(57)【要約】【課題】被評価セルパタンに基づいて半導体製造プロセスを実施した際に致命的なエラーの発生を抑えることができるパタンデータの作成方法を提供する。【解決手段】評価対象であるデータ上の被評価セルパタンに基づくマスクパタンデータにプロセスシミュレーションを行って第一のシミュレーション結果を得、この結果から被評価セルパタン中のマージナルエラーパタンを抽出し、マスクパタンデータを作成してプロセスシミュレーションを行って得られる第二のシミュレーション結果が第一のシミュレーション結果よりも悪化するように周辺環境パタンをマージナルエラーパタンに配置した周辺環境パタン付き被評価セルを作成し、周辺環境パタン付き被評価セルパタンに基づくマスクパタンデータにプロセスシミュレーションを行い、致命的なエラーパタンがあれば、マージナルエラーパタンを含む被評価セルパタンまたは被評価セルに基づくマスクパタンデータを修正する。【選択図】        図２−１
2010079184.tif 000002
【特許請求の範囲】
【請求項１】
評価対象であるデータ上の被評価セルパタンに基づくマスクパタンデータに対してプロセスシミュレーションを実施することで得られた第一のシミュレーション結果を得る第１の工程と、
前記第一のシミュレーション結果から、マージンが十分でない前記被評価セルパタン中の箇所であるマージナルエラーパタンが存在するか評価する第２の工程と、
前記マージナルエラーパタンを抽出し、マスクパタンデータを作成して前記プロセスシミュレーションを実施した場合に得られる第二のシミュレーション結果が前記第一のシミュレーション結果よりも悪化するように周辺環境パタンを前記マージナルエラーパタンに対して配置した周辺環境パタン付き被評価セルを作成する第３の工程と、
前記周辺環境パタン付き被評価セルパタンに基づくマスクパタンデータに対してプロセスシミュレーションを行って得られた結果から、致命的なエラーパタンが存在するかを判定し、致命的なエラーパタンがあれば、前記マージナルエラーパタンを含む前記被評価セルパタンまたは前記被評価セルに基づくマスクパタンデータを修正する第４の工程と、
を含むことを特徴とするパタンデータの作成方法。
【請求項２】
前記周辺環境パタンは、前記マージナルエラーパタンのシミュレーション結果がネック部である場合にはリング状パタンであり、前記マージナルエラーパタンのシミュレーション結果がブリッジ部である場合にはリング状パタンまたは円形状パタンであることを特徴とする請求項１に記載のパタンデータの作成方法。
【請求項３】
前記第３の工程では、前記周辺環境パタンの中心を、前記被評価セル中の１つの前記マージナルエラーパタンに合わせて配置し、前記周辺環境パタンの前記被評価セルと重なる部分のパタンを除去した前記周辺環境パタンを作成することを特徴とする請求項１または２に記載のパタンデータの作成方法。
【請求項４】
評価対象であるデータ上の被評価セルパタンの周囲に配置されるパタンからの影響を受ける前記被評価セルパタンの領域に、セル周辺領域を設定する第１の工程と、
前記セル周辺領域を複数の検証領域に分割する第２の工程と、
前記検証領域の中から１つの検証領域を選択し、該検証領域内に存在するネック部またはブリッジ部をエラーの方向に加速する周辺環境パタンを発生する第３の工程と、
前記周辺環境パタンを前記被評価セルの周辺に配置した周辺環境パタン付き被評価セルパタンを作成する第４の工程と、
前記周辺環境パタン付き被評価セルパタンに対して、ＯＰＣ処理とリソグラフィシミュレーションを行って、致命的なエラーパタンが存在するかを判定する第５の工程と、
前記致命的なエラーが存在する場合に、前記被評価セルパタンを修正する第６の工程と、
を含み、前記第５の工程で致命的なエラーパタンが存在しなくなるまで、前記第５および前記第６の工程を繰り返すことを特徴とするパタンデータの作成方法。
【請求項５】
データ上の被評価セルパタンに基づくマスクパタンデータに対してプロセスシミュレーションを実施することで得られた第一のシミュレーション結果から、マージンが十分でない前記被評価セルパタン中の箇所であるマージナルエラーパタンが存在するか評価する手段と、
前記マージナルエラーパタンを抽出し、マスクパタンデータを作成して前記プロセスシミュレーションを実施した場合に得られる第二のシミュレーション結果が前記第一のシミュレーション結果よりも悪化するように周辺環境パタンを前記マージナルエラーパタンに対して配置した周辺環境パタン付き被評価セルを作成する手段と、
前記周辺環境パタン付き被評価セルパタンに基づいて作成されたマスクパタンデータに対してプロセスシミュレーションを行って得られた結果から、致命的なエラーパタンが存在するかを判定し、致命的なエラーパタンがあれば、前記マージナルエラーパタンを含む前記被評価セルパタン又は前記被評価セルパタンに基づくマスクパタンデータを修正する手段と、
をコンピュータに実行させるパタンデータ作成プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パタンデータの作成方法およびパタンデータ作成プログラムに関するものである。
【背景技術】
【０００２】
近年の半導体集積回路の微細化に伴って、半導体集積回路上の最小線幅として光露光装置の光源波長の１／２以下の寸法が求められるようになってきている。このような微細化によって、回路設計図面通りにフォトマスク上に形成されたマスクパタンをウェハ上に露光転写しても、所望形状のパタンを転写できなくなる現象（光近接効果：Optical  Proximity  Effects）が顕在化してきている。このような問題を解決するため、フォトマスク上に形成されたマスクパタンをウェハ上に転写した際に、転写後の形状を所望の設計パタンどおりに仕上げる技術（光近接効果補正、以下、ＯＰＣ（Optical  Proximity  Correction）という）が一般的に実施されている。このＯＰＣを用いる場合には、ＯＰＣを経て作製されたマスクパタンによって、設計パタンどおりの回路パタンを形成できるかを評価するリソグラフィ検証が行われる（たとえば、特許文献１参照）。
【０００３】
ところで、リソグラフィやエッチングプロセス等の半導体製造プロセスにおいては、形成したい回路パタンの周辺に配置された他の回路パタン（以下、周辺パタンという）が、形成したい回路パタンの寸法精度に大きく影響する。そのため、形成したい回路パタンの周囲に考えられる有限の周辺パタンを配置してプロセス評価を行って、問題が生じないように形成したい回路パタンの修正などを行う。
【０００４】
しかし、従来の有限の周辺パタンの配置によるプロセス評価では問題なくても、実際の製品における想定していない配置バリエーション（周辺パタン環境）によって設計時のプロセス評価では、予想できなかった致命的なエラーが発生することがある。これを避けるために、被評価セルに対して想定される周辺パタン環境による評価が、現実的な評価時間で終了するものであれば問題ないが、周辺に配置されるセルやパタンのバリエーションが無限に想定される場合には、それを現実に評価するのは不可能となる。
【０００５】
【特許文献１】特開２００７−５７９４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、被評価セルパタンに基づいて半導体製造プロセスを実施した際に致命的なエラーの発生を抑えることができるパタンデータの作成方法およびパタンデータの作成プログラムを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様によれば、評価対象であるデータ上の被評価セルパタンに基づくマスクパタンデータに対してプロセスシミュレーションを実施することで得られた第一のシミュレーション結果を得る第１の工程と、前記第一のシミュレーション結果から、マージンが十分でない前記被評価セルパタン中の箇所であるマージナルエラーパタンが存在するか評価する第２の工程と、前記マージナルエラーパタンを抽出し、マスクパタンデータを作成して前記プロセスシミュレーションを実施した場合に得られる第二のシミュレーション結果が前記第一のシミュレーション結果よりも悪化するように周辺環境パタンを前記マージナルエラーパタンに対して配置した周辺環境パタン付き被評価セルを作成する第３の工程と、前記周辺環境パタン付き被評価セルパタンに基づくマスクパタンデータに対してプロセスシミュレーションを行って得られた結果から、致命的なエラーパタンが存在するかを判定し、致命的なエラーパタンがあれば、前記マージナルエラーパタンを含む前記被評価セルパタンまたは前記被評価セルに基づくマスクパタンデータを修正する第４の工程と、を含むことを特徴とするパタンデータの作成方法が提供される。
【０００８】
また、本発明の一態様によれば、評価対象であるデータ上の被評価セルパタンの周囲に配置されるパタンからの影響を受ける前記被評価セルパタンの領域に、セル周辺領域を設定する第１の工程と、前記セル周辺領域を複数の検証領域に分割する第２の工程と、前記検証領域の中から１つの検証領域を選択し、該検証領域内に存在するネック部またはブリッジ部をエラーの方向に加速する周辺環境パタンを発生する第３の工程と、前記周辺環境パタンを前記被評価セルの周辺に配置した周辺環境パタン付き被評価セルパタンを作成する第４の工程と、前記周辺環境パタン付き被評価セルパタンに対して、ＯＰＣ処理とリソグラフィシミュレーションを行って、致命的なエラーパタンが存在するかを判定する第５の工程と、前記致命的なエラーが存在する場合に、前記被評価セルパタンを修正する第６の工程と、を含み、前記第５の工程で致命的なエラーパタンが存在しなくなるまで、前記第５および前記第６の工程を繰り返すことを特徴とするパタンデータの作成方法が提供される。
【０００９】
さらに、本発明の一態様によれば、データ上の被評価セルパタンに基づくマスクパタンデータに対してプロセスシミュレーションを実施することで得られた第一のシミュレーション結果から、マージンが十分でない前記被評価セルパタン中の箇所であるマージナルエラーパタンが存在するか評価する手段と、前記マージナルエラーパタンを抽出し、マスクパタンデータを作成して前記プロセスシミュレーションを実施した場合に得られる第二のシミュレーション結果が前記第一のシミュレーション結果よりも悪化するように周辺環境パタンを前記マージナルエラーパタンに対して配置した周辺環境パタン付き被評価セルを作成する手段と、前記周辺環境パタン付き被評価セルパタンに基づいて作成されたマスクパタンデータに対してプロセスシミュレーションを行って得られた結果から、致命的なエラーパタンが存在するかを判定し、致命的なエラーパタンがあれば、前記マージナルエラーパタンを含む前記被評価セルパタン又は前記被評価セルパタンに基づくマスクパタンデータを修正する手段と、をコンピュータに実行させるパタンデータ作成プログラムが提供される。
【発明の効果】
【００１０】
本発明によれば、被評価セルパタンに基づいて半導体製造プロセスを実施した際に致命的なエラーの発生を抑えることができるパタンデータの作成方法およびパタンデータの作成プログラムを提供することができるという効果を奏する。
【発明を実施するための最良の形態】
【００１１】
以下に添付図面を参照して、本発明の実施の形態にかかるパタンデータの作成方法およびパタンデータ作成プログラムを詳細に説明する。なお、これらの実施の形態により本発明が限定されるものではない。
【００１２】
図１は、リソグラフィ検証による問題点を説明するための図である。図１（ａ）では、単体の被評価セルパタンが示されており、この被評価セルパタン１０において、×印の箇所１１について注目する。この×印の箇所１１は、マスクデータを作成してリソグラフィを実施した際に転写パタンがネック（Ｎｅｃｋ）状となる部分であり、このネック状の部分の幅が、予め定められた危険箇所判定基準値の７２ｎｍよりも細くならないように、設計されなければならない。
【００１３】
図１（ａ）に示される被評価セルパタンにＭＤＰ／ＯＰＣ処理した後、被評価セルパタンに存在する危険箇所をさらに悪化させるような周辺環境パタンを、被評価セルパタンの周辺に配置して、ベストフォーカスの状態とアンダーフォーカスの状態とでそれぞれ評価した場合が図１の（ｂ）と（ｃ）に示されている。（ｂ）のようにベストフォーカスの状態では、ネック状の×印の箇所１１の幅が７２ｎｍよりも太く、危険箇所判定基準値を満たしており、さらに、（ｃ）のようにアンダーフォーカスの状態でも、ネック状の×印の箇所１１の幅が７５．５ｎｍで危険箇所判定基準値よりも太くなっている。そのため、このような被評価セルパタン１０は、従来のリソグラフィ検証の場合には、問題のないパタンであるはずである。
【００１４】
しかし、従来では、有限の周辺環境パタンで評価を行っており、無限の配列の可能性のある実際の製品にレイアウトされた場合には、対応できない場合がある。たとえば、図１（ｄ）に示されるように、（ａ）に示される被評価セルパタンが実際の製品２０中で配置された場合、（ｅ）のようにベストフォーカスの状態では、ネック状の×印の箇所１１は危険箇所判定基準値を満たしているが、（ｆ）のようにアンダーフォーカスの状態では、ネック状の×印の箇所１１の幅が６６．７５ｎｍとなり、危険箇所判定基準値よりも細くなってしまい、致命的なエラー（以下、Ｆａｔａｌエラーという）となってしまう。そこで、以下に示す実施の形態では、実際の製品に被評価セルパタンを配置した場合でも、Ｆａｔａｌエラーが発生しないようにすることができるパタンデータの作成方法およびパタンデータの作成プログラムについて説明する。
【００１５】
（第１の実施の形態）
第１の実施の形態では、リソグラフィ検証の結果、Ｆａｔａｌエラーではないが、少しでも条件が変わると危険箇所になり得るマージンが十分でない位置（パタン）をマージナルエラーパタンとして抽出し、マージナルエラーパタンをＦａｔａｌエラーへと加速するような周辺環境パタンをマージナルエラーパタンの周辺に配置してリソグラフィ検証を行うようにするものである。ここで、マージナルエラーパタンは周辺環境マージンがないパタンであり、Ｆａｔａｌエラーはプロセスがばらついたとき（ばらつかなくても）転写パタンが危険箇所となるパタンである。また、マージナルパタンをＦａｔａｌエラーへ加速するとは、上記のリソグラフィ検証の結果を第１のシミュレーション結果とすると、マスクパタンデータを作成してリソグラフィシミュレーションを実施した場合に得られる第２のシミュレーション結果が、第１のシミュレーション結果よりも悪化することをいう。また、ここで、悪化とは、設計セルと転写パタンが乖離する（許容条件から遠ざかる）ことをいう。
【００１６】
図２−１と図２−２は、本発明の第１の実施の形態にかかるパタンデータの作成方法の処理手順の一例を示すフローチャートである。まず、入力データであり評価対象となる被評価セルパタンに対して、ＭＤＰ（Mask  Date  Processing）／ＯＰＣプログラムを適用してＭＤＰ／ＯＰＣ処理を行って（ステップＳ１１）、ＯＰＣ後パタンを生成する。ここで、被評価セルとは、半導体集積回路のデジタル回路機能ブロックセル、アナログ回路機能ブロックセル、メモリマクロセル、入出力回路セルのいずれかである。また、ＭＤＰ処理は、図形演算処理やデザインルールチェッカなどを用いてマスクパタンを生成、変化させる処理であり、ＯＰＣ処理は、ＯＰＥを補正するための処理である。
【００１７】
ついで、ＯＰＣ後パタンに基づくマスクパタンデータと、レジスト膜への光のドーズ量やフォーカスの状態などが規定された種々のリソグラフィ条件と、を入力データとして、リソグラフィシミュレーションを行う（ステップＳ１２）。これによって、シミュレーション結果を得る。
【００１８】
その後、シミュレーション結果と被評価セルパタンとを用いて、リソグラフィ評価を行い（ステップＳ１３）、リソグラフィ評価結果を得る。具体的には、被評価セルパタンと、ＯＰＣ後パタンに対してリソグラフィシミュレーションを行ったシミュレーション結果との差分（設計パタン（被評価セルパタン）平面形状とシミュレーションしたウェハ上での仕上がり平面形状との差分）を取り、この差分をリソグラフィ評価結果とする。
【００１９】
ついで、リソグラフィ評価結果と危険箇所評価基準を入力データとして、Ｆａｔａｌエラー評価を行い（ステップＳ１４）、Ｆａｔａｌエラー評価結果を得る。このＦａｔａｌエラー評価は、リソグラフィ評価で得られた被評価セルパタンとシミュレーション結果との差分が、予め与えられている許容変動量内に収まっているか否かを判断するものである。
【００２０】
ここで、許容変動量について説明する。シミュレーションされた（全体の）パタンを構成する各パタンにはパラメータが与えられており、このパラメータの値に対して許容変動量が予め決められている。このパラメータとしては、たとえば、そのパタンの周囲にある同一レイヤ内のパタンとの関係、そのパタンの上または下にあるパタンとの関係、デバイス特性、そのパタン形状などがある。また、許容変動量は、たとえば所定のデバイス特性が得られるか否かを基準として決められる。この許容変動量の上限値および下限値が危険箇所であるか否かの評価基準である危険箇所評価基準に対応するものである。ここで、危険箇所とは、デバイス的に問題となる条件であり、歩留まりを大幅に落とす致命的なエラーとなる部分である。
【００２１】
Ｆａｔａｌエラー評価の結果、Ｆａｔａｌエラーが存在する場合（ステップＳ１５でＹｅｓ）には、そのＦａｔａｌエラーパタン（危険箇所）を抽出し（ステップＳ１６）、被評価セルパタンを修正し（ステップＳ１７）、ステップＳ１１へと戻る。以上の処理が、Ｆａｔａｌエラーが存在しなくなるまで繰り返し行われる。
【００２２】
以上の処理によって、Ｆａｔａｌエラーが存在しない状態となった場合（ステップＳ１５でＮｏの場合）には、リソグラフィ評価結果とマージナルエラーパタン評価基準を入力データとして、マージナルエラー評価を行い（ステップＳ１８）、マージナルエラー評価結果を得る。このマージナルエラー評価結果は、たとえばマージナルエラーパタンと判定された部分の座標値である。また、このマージナルエラー評価は、被評価セルパタンとシミュレーション結果との差分が、予め与えられている許容変動量内に収まっているが、デバイス的に問題となる条件であり、Ｆａｔａｌエラーになりそうなパタン（箇所）が存在するか否かを判断するものである。
【００２３】
このステップＳ１８でのマージナルエラー評価は、致命的ではないが、少しでも条件が変わると危険箇所になり得るマージンが十分でないマージナルエラーパタンを抽出する処理である。そのため、許容変動量の上限値を含む許容変動量内の所定の範囲、および許容変動量の下限値を含む許容変動量内の所定の範囲がマージナルエラーパタン評価基準として設定される。このマージナルエラー評価では、マージナルエラー評価基準を用いて、マージナルエラー箇所評価基準を満たす部分がある場合には、マージナルエラーと判定する。
【００２４】
なお、被評価セルパタンの周囲に他のパタンを配置したときに、被評価セルパタンの中心部近傍のパタンほど周囲に配置されたパタンの影響を受けず、周縁部ほど周囲に配置されたパタンの影響を受けやすくなる。そこで、マージナルエラー評価基準を、被評価セルパタンの周縁部に近いほど厳しい基準とし、周縁部からの距離が大きくなるほど、緩い基準とするようにしてもよい。
【００２５】
その後、マージナルエラー評価結果より、マージナルエラーが存在するか否かが判定される（ステップＳ１９）。マージナルエラーが存在する場合（ステップＳ１９でＹｅｓの場合）には、マージナルエラー評価結果でマージナルエラーパタンと評価された中から１つのマージナルエラーパタンを抽出する（ステップＳ２０）。
【００２６】
ついで、抽出されたマージナルエラーパタンについて、その評価結果に対して予め決められた周辺環境パタンを発生する（ステップＳ２１）。ここで発生される周辺環境パタンは、そのマージナルエラーパタンのパタン転写忠実度を、現在の周辺環境パタンでのマージナルエラーパタンのパタン転写忠実度よりも悪化させるものであればよい。この例では、周辺環境パタンとして、そのマージナルエラーパタンのパタン転写忠実度を最も悪化させるようなパタンを用いるものとし、このような周辺環境パタンはある評価関数に基づいて求められるものである。たとえばマージナルエラーパタンがネックエラーである場合、そのネック部を細らせる周辺環境パタンを発生する。また、マージナルエラーパタンがブリッジ（Ｂｒｉｄｇｅ）エラーである場合、２つの隣接したパタンの太さを太らせる（２つの隣接したパタン間の距離を細らせる）ことができる周辺環境パタンを発生する。この場合にも、発生させる周辺環境パタンは、現在の周辺環境パタンでのマージナルエラーパタンのパタン転写忠実度よりも悪化させるものであればよい。なお、以上において、パタン転写忠実度とは、設計パタンの形状、位置、大きさなどが転写パタンにどれほど忠実に再現されるかを表す度合いをいう。
【００２７】
その後、被評価セルと発生した周辺環境パタンとを用いて、新たに評価すべき被評価セルパタンである周辺環境パタン付き被評価セルパタンを作成する（ステップＳ２２）。新たな被評価セルパタンデータは、周辺環境パタンを、その中心が被評価セルパタンのマージナルエラーパタンの位置と一致するように配置し、被評価セルと重なる周辺環境パタンの位置を取り除くことによって、形成される。
【００２８】
その後、周辺環境パタン付き被評価セルパタンに対して、ＭＤＰ／ＯＰＣプログラムを適用してＭＤＰ／ＯＰＣ処理を行って（ステップＳ２３）、ＯＰＣ後パタンを生成し、ＯＰＣ後パタンに基づくマスクパタンデータと種々のリソグラフィ条件とを入力データとして、リソグラフィシミュレーションを行って（ステップＳ２４）、シミュレーション結果を得る。
【００２９】
ついで、ステップＳ２４で得られたシミュレーション結果と被評価セルパタンとを用いて、リソグラフィ評価を行い（ステップＳ２５）、リソグラフィ評価結果を得る。そして、ステップＳ２５で得られたリソグラフィ評価結果と危険箇所評価基準を入力データとして、Ｆａｔａｌエラー評価を行い（ステップＳ２６）、Ｆａｔａｌエラー評価結果を得る。ステップＳ２６のＦａｔａｌエラー評価の結果、Ｆａｔａｌエラーが存在する場合（ステップＳ２７でＹｅｓの場合）には、被評価セルパタンの修正を行う（ステップＳ２８）。ここで、被評価セルパタンの修正として、設計パタンの修正、ＯＰＣの修正などを例示することができる。その後、ステップＳ２１へと戻り、Ｆａｔａｌエラーが存在しなくなるまで、上述した処理が繰り返し行われる。
【００３０】
ステップＳ２７でＦａｔａｌエラーが存在しない場合（ステップＳ２７でＮｏの場合）ステップＳ１８のマージナルエラー評価で抽出されたすべてのマージナルエラーパタンについて評価したか否かを判定する（ステップＳ２９）。すべてのマージナルエラーについて評価していない場合（ステップＳ２９でＮｏの場合）には、ステップＳ２０に戻り、上述した処理が繰り返し実行される。また、すべてのマージナルエラーパタンについて評価した場合（ステップＳ２９でＹｅｓの場合）、またはステップＳ１９でマージナルエラーが存在しない場合（ステップＳ１９でＮｏの場合）には、実際の製品にレイアウトされてもＦａｔａｌエラーが発生する確率が非常に低くなるので、パタンデータの作成方法が終了する。
【００３１】
つぎに、このパタンデータの作成方法の具体例について説明する。図３は、ネックエラーの場合のパタンデータの作成方法の具体的な手順を模式的に示す図である。まず、図３（ａ）に示されるような被評価セルパタン３０について、周辺環境パタン付き被評価セルパタンの作成を行うものとする。この被評価セルパタン３０に基づくマスクパタンデータに対して、ＭＤＰ／ＯＰＣ処理、リソグラフィシミュレーションおよびリソグラフィ評価を行う。ここでは、Ｆａｔａｌエラーが修正によって除去されているものとする。そして、リソグラフィ評価結果とマージナルエラーパタン評価基準とを用いてマージナルエラー評価を行う。図３（ａ）では、マージナルエラー評価の結果得られたマージナルエラーパタン３１Ａ，３１Ｂ，３１Ｃの位置を×印で示している。これらのマージナルエラーパタン３１Ａ，３１Ｂ，３１Ｃの抽出後、被評価セルパタン３０について修正が行われる。
【００３２】
その後、マージナルエラーパタン３１Ａ，３１Ｂ，３１Ｃのうちの１つを選択する。ここでは、図３（ａ）のマージナルエラーパタン３１Ｃを選択したものとする。このマージナルエラーパタン３１Ｃはネックエラーが懸念される部分である。そのため、図３（ｂ）に示されるネック用の周辺環境パタン４１が発生される。ここでは、ネック用の周辺環境パタン４１の一例として、リング状パタンを示している。このリング状パタンは、その中心４１ａに配置されるパタンを細らせる作用を有する。なお、リングの内周の半径Ｒ１と、リングの外周の半径Ｒ２と、リングの幅Ｗは、被評価セルパタンのレイヤや工程、またアンダー条件かオーバー条件かによって最適な値が異なるので、被評価セルパタンのレイヤや工程、アンダー条件かオーバー条件かなどの条件ごとに、中心４１ａに配置されるパタンを最も細らせることができる値が予め実験によって求められる。
【００３３】
ついで、図３（ｃ）に示されるように、リング状のネック用周辺環境パタン４１の中心４１ａを選択したマージナルエラーパタン３１Ｃの位置に合わせて、被評価セルパタン３０に重ねて配置する。そして、図３（ｄ）に示されるように、リング状のネック用周辺環境パタン４１の被評価セルパタン３０と重なる位置のリングを除去して、新たな被評価セルパタン、すなわち周辺環境パタン付き被評価セルパタン５０を作成する。
【００３４】
なお、この周辺環境パタン付き被評価セルパタン５０の作成処理は、抽出されたすべてのマージナルエラーパタン３１Ａ，３１Ｂ，３１Ｃごとに行われる。つまり、マージナルエラーパタンの数だけ、周辺環境パタン付き被評価セルパタンが作成される。
【００３５】
また、ブリッジエラーの場合についても、ネックエラーの場合と同様にして周辺環境パタン付き被評価セルパタンの作成処理が行われる。ただし、この場合には、ネック用の周辺環境パタンと異なり、ブリッジ用の周辺環境パタンが使用される。図４は、ブリッジ用の周辺環境パタンの一例を示す図である。図４（ａ）の例では、アンダー条件におけるブリッジ用の周辺環境パタン４２Ａは円形状を示している。このブリッジ用の周辺環境パタン４２Ａの円の半径Ｒ１と幅Ｗについても、被評価セルパタンのレイヤや工程によって最適な値が異なるので、被評価セルパタンのレイヤや工程などの条件ごとに、中心に配置されるパタンを最も太らせることができる値が予め実験によって求められる。
【００３６】
また、図４（ｂ）の例では、オーバー条件におけるブリッジ用の周辺環境パタン４２Ｂはリング状を示している。このブリッジ用の周辺環境パタン４２Ｂのリングの内周の半径Ｒ１と、リングの外周の半径Ｒ２と、リングの幅Ｗについても、被評価セルパタンのレイヤや工程によって最適な値が異なるので、被評価セルパタンのレイヤや工程などの条件ごとに、中心に配置されるパタンを最も太らせることができる値が予め実験によって求められる。
【００３７】
上記のような中心のパタンを悪化させるような周辺環境パタンは、ある評価関数に基づいて求められる。また、このような周辺環境パタンは、光源などの露光条件によっても変わってくる。図５は、ネック用の周辺環境パタンの他の例を示す図である。たとえば、図３（ｂ）で説明したネック用の周辺環境パタン４１は、通常の１つ目の光源を利用した場合であるが、４つ目状（Ｑｕａｓａｒ型）の光源である場合には、図５に示されるような形状のパタンとなる。図３（ｂ）に示されるネック用の周辺環境パタン４１において、光源に対応する位置（光が透過する位置）にパタン４３１を残し、光源のない位置（光が透過しない位置）４３２のパタンを除去した構造を有する。
【００３８】
また、上述した説明では、被評価セルパタンのマージナルエラーパタンの位置に周辺環境パタンの中心が来るように配置し、被評価セルパタンと重なる位置の周辺環境パタンを除去して新たな被評価セルパタンを作成したが、このとき、被評価セルパタンの外縁から所定の範囲を周辺環境パタン発生禁止領域として設けるようにしてもよい。この場合、被評価セルパタンの周囲に周辺環境パタン発生禁止領域を設け、この状態で被評価セルパタン内のマージナルエラーパタンの位置に周辺環境パタンの中心位置を配置して、上記した新たな被評価セルパタンの作成処理を行う。
【００３９】
このような周辺環境パタン発生禁止領域を設けないと、被評価セルパタンに近接して周辺環境パタンを配置してしまい、デザインルール違反のパタンが作られてしまう可能性がある。また、リング状などの周辺環境パタンと実際の被評価セルパタンとの間で干渉を起こしてしまう。さらに、周辺環境パタンを配置したことによって、本体の被評価セルパタンとの間にパタンを作ってしまう虞もある。そこで、被評価セルパタンの外縁から所定の範囲に、周辺環境パタン発生禁止領域を設けることによって、以上のような問題を抑制することが可能となる。
【００４０】
さらに、上述した説明では、周辺環境パタンを、その中心位置が被評価セルのマージナルエラーパタンとなるように重ねて新たな被評価セルパタンを形成していたが、他の方法によって新たな被評価セルパタンを形成してもよい。図６は、ネックエラーの場合のパタンデータの作成方法の具体的手順の他の例を模式的に示す図である。ここでは、ネック用の周辺環境パタンをメッシュパタンとして管理している場合について説明する。
【００４１】
選択したマージナルエラーパタン３１Ａ，３１Ｂ，３１Ｃを抽出する処理は、図３（ａ）で説明したものと同じである。図６（ａ）に示されるマージナルエラーパタン３１Ａ，３１Ｂ，３１Ｃのうちの１つを選択する。ここでは、マージナルエラーパタン３１Ｃを選択したものとする。このマージナルエラーパタン３１Ｃはネックエラーとなる部分である。そのため、図６（ｂ）に示されるネック用の周辺環境用メッシュパタン４５が発生される。このネック用の周辺環境用メッシュパタン４５は、リング状パタンであり、メッシュによって区切られており、リングを構成する部分の座標位置が規定されている。この図６（ｂ）に示されるネック用の周辺環境用メッシュパタン４５は、図６（ｃ）に示されるように、座標によってパタンの有無が管理されている。ここでは、図６（ｂ）において紙面の左右方向をＸ軸とし、上下方向をＹ軸とし、それぞれの（Ｘ，Ｙ）の組に対して、パタンが存在しない場合には値として「０」が入力され、パタンが存在する場合には値として「１」が入力されるものとする。なお、単位は「μｍ」であるとする。
【００４２】
ついで、図６（ｃ）に示されるように、このネック用の周辺環境用メッシュパタン４５の中心４５ａを、選択したマージナルエラーパタン３１Ｃの位置に合わせて、被評価セルパタン３０に重ねて配置し、リング状パタンを構成するメッシュのうち、被評価セルパタン３０と重なる部分のメッシュのみを取り除く。つまり、選択したマージナルエラーパタン３１Ｃの位置を原点として、被評価セルパタン３０が配置されている座標位置のデータを除いて、新たな被評価セルパタンを作成することができる。なお、ブリッジ用周辺環境パタンでも同様にして新たな被評価セルを作成することができる。
【００４３】
図７は、第１の実施の形態にかかるパタンデータの作成方法を実行する情報処理装置の構成を模式的に示す図である。この図７に示されるように、情報処理装置１００は、少なくとも、ＣＰＵ（Central  Processing  Unit）１０１、記憶部１０２、入力部１０３、および出力部１０４を有する。
【００４４】
記憶部１０２は、たとえば、ＲＯＭ（Read  Only  Memory）、ＲＡＭ（Random  Access  Memory）などを含む。記憶部１０２には、後述の記録媒体１１０に格納される上記のパタンデータの作成方法を情報処理装置１００に実行させるための実行プログラムを一時的に記憶する。
【００４５】
ＲＯＭは、ＣＰＵ１０１によって使用される制御プログラムなどを格納する。ＲＡＭは、揮発性メモリであり、ＣＰＵ１０１の作業エリアとして使用され、制御プログラムなどの各種のプログラムを記憶する。
【００４６】
ＣＰＵ１０１は、情報処理装置１００全体の動作を司る。ＣＰＵ１０１は、たとえば、情報処理装置１００が電源供給を受けた際に、ＲＯＭ中に格納されているファームウェア（制御プログラム）をＲＡＭ上にロードし、所定の処理を実行する。そして、ＣＰＵ１０１は、制御プログラムおよび記憶媒体から読み出された実行プログラムにしたがって、上述したパタンデータの作成方法の処理を実行する。
【００４７】
入力部１０３は、たとえば所定の処理に必要な条件および数値などを入力するインタフェースの機能を有する。出力部１０４は、たとえば処理の経過および結果などを含む種々の情報を出力するものであり、これらの情報を出力するディスプレイなどを含んでいてもよい。
【００４８】
実行プログラムは、記録媒体１１０に収められている。または、記憶部１０２の一部としての磁気ディスク（ハードディスク）などの固定ディスクに格納されていてもよい。記録媒体１１０としては、フレキシブルディスクなどの磁気ディスク、ＣＤ（Compact  Disk）、ＤＶＤ（Digital  Versatile  Disk）などの光ディスク、ＭＯ（Magneto-Optical  disk）などの光磁気ディスク、半導体メモリなどを用いることができる。または、実行プログラムは、インタネットなどの通信回線（有線回線または無線回線）によって情報処理装置に伝送されてもよい。
【００４９】
この第１の実施の形態によれば、被評価セルパタンから、リソグラフィ評価がＦａｔａｌエラーとはならないが、Ｆａｔａｌエラーに近い値となったものをマージナルエラーパタンとして抽出し、そのマージナルエラーパタンの位置で、転写忠実度を現在のものよりも低下させるような周辺環境パタンを、マージナルエラーパタンの被評価セルパタン形成位置以外の位置に配置して新たな被評価セルパタンを形成し、マージナルエラーパタンが抽出されないように被評価セルパタンを修正するようにした。これによって、被評価セルパタンを実際の製品にレイアウトしたときに、予期しない周辺パタンによるＦａｔａｌエラーの発生を防ぐことができる。
【００５０】
また、従来では、予期しない周辺パタンによるＦａｔａｌエラーを回避するために、マージナルエラーパタンの周囲に無限の組み合わせの周辺パタンを配置して評価しなければならず、処理に要する時間が天文学的数字となって現実的でなかったが、この第１の実施の形態では、マージナルエラーパタンの位置で転写忠実度を低下させるパタンを用いて評価を行うので、従来に比して評価時間を抑えることができるという効果を有する。
【００５１】
（第２の実施の形態）
図８は、第２の実施の形態にかかるパタンデータの作成方法の手順の一例を示すフローチャートである。まず、入力データであり評価対象となる被評価セルパタンを１つ選択する（ステップＳ５１）。ついで、選択した被評価セルパタンの周囲に配置される周辺環境パタンによって影響を受ける領域であるセル周辺領域を指定し、このセル周辺領域を複数の検証領域に分割する（ステップＳ５２）。
【００５２】
図９は、セル周辺領域の分割の一例を示す図である。この図に示されるように、セル周辺領域６１は、被評価セルパタン６０の周縁部に額縁状に形成される。図９において、紙面の左右方向をＸ軸方向とし、上下方向をＹ軸方向とすると、セル周辺領域６１には、被評価セルパタン６０のＹ軸方向の長さと同じ長さを有し、Ｘ軸方向に所定の幅を有する矩形状の複数の検証領域Ｘ１，Ｘ２，Ｘ３，・・・が形成される。また、セル周辺領域６１には、被評価セルパタン６０のＸ軸方向の長さと同じ長さを有し、Ｙ軸方向に所定の幅を有する矩形状の複数の検証領域Ｙ１，Ｙ２，・・・が形成される。
【００５３】
その後、複数の検証領域Ｘ１，Ｘ２，Ｘ３，・・・，Ｙ１，Ｙ２，Ｙ３，・・・から１つの検証領域を選択し（ステップＳ５３）、その検証領域に含まれるネック部またはブリッジ部を、規定を満たさない方向に加速する周辺環境パタンを発生させる（ステップＳ５４）。ここで発生される周辺環境パタンは、選択した検証領域に含まれる転写形状がネック部またはブリッジ部の転写忠実度を最も悪化させるようなパタンであり、予め実験によって求められるものである。なお、一つの検証領域に対して、ネックエラー検出用の周辺環境パタンとブリッジエラー検出用の周辺環境パタンが発生される。
【００５４】
図１０は、周辺環境パタンの一例を示す図である。ここでは、検証領域Ｘ１が選択され、この検証領域Ｘ１に含まれるシミュレーションなどによる転写形状がネック部となる部分を細らせる方向に加速する周辺環境パタン７１の一例を示している。この周辺環境パタン７１の大きさや、検証領域Ｘ１からの距離は、上記したように、検証領域Ｘ１に含まれるシミュレーションなどによる転写形状がネック部となる部分を最も細らせることができるように実験によって予め求められるものである。なお、この周辺環境パタン７１の大きさや検証領域からの距離は、レイヤや工程などによっても異なるものであり、それぞれの場合について予め求められる。
【００５５】
その後、被評価セルと発生させた環境パタンとを用いて、周辺環境パタン付き被評価セルパタンを作成する（ステップＳ５５）。周辺環境パタン付き被評価セルパタンは、周辺環境パタンを、検証領域と発生させるエラーパタンなどの条件によって予め定められた被評価セルの周囲に配置し、被評価セルと重なる周辺環境パタンが重なる場合には、重なった周辺環境パタンを取り除くことによって、形成される。
【００５６】
ついで、周辺環境パタン付き被評価セルに対して、ＭＤＰ／ＯＰＣ処理を行って（ステップＳ５６）、ＯＰＣ後パタンを生成する。その後、生成したＯＰＣ後パタンに基づくマスクパタンデータと、レジスト膜への光のドーズ量やフォーカスの状態などが規定された種々のリソグラフィ条件と、を入力データとして、リソグラフィシミュレーションを行って（ステップＳ５７）、シミュレーション結果を得る。
【００５７】
ついで、シミュレーション結果と周辺環境パタン付き被評価セルパタンとを用いて、リソグラフィ評価を行い（ステップＳ５８）、リソグラフィ評価結果を得る。具体的には、被評価セルパタンと、ＯＰＣ後パタンに対してリソグラフィシミュレーションを行ったシミュレーション結果との差分を取り、この差分をリソグラフィ評価結果とする。
【００５８】
ついで、リソグラフィ評価結果と危険箇所評価基準を入力データとして、Ｆａｔａｌエラー評価を行い（ステップＳ５９）、Ｆａｔａｌエラー評価結果を得る。このＦａｔａｌエラー評価は、被評価セルパタンとシミュレーション結果との差分が予め与えられている許容変動量内に収まっているか否かを判断するものである。
【００５９】
その後、Ｆａｔａｌエラー評価結果より、Ｆａｔａｌエラーが存在するか否かが判定される（ステップＳ６０）。Ｆａｔａｌエラーが存在する場合（ステップＳ６０でＹｅｓの場合）には、被評価セルパタンの修正を行う（ステップＳ６１）。ここで、被評価セルパタンの修正として、設計パタンの修正、ＯＰＣの修正などを例示することができる。なお、マージナルエラーパタンが複数抽出された場合には、複数の箇所について修正が行われる。その後、ステップＳ５６に戻り、Ｆａｔａｌエラーがなくなるまで上述した処理が繰り返し行われる。
【００６０】
その後、Ｆａｔａｌエラーが存在しなくなった場合（ステップＳ６０でＮｏの場合）には、セル周辺領域中のすべての検証領域について評価したか否かを判定する（ステップＳ６２）。すべての検証領域について評価していない場合（ステップＳ６２でＮｏの場合）には、ステップＳ５３へと戻り、上述した処理がすべての検証領域について行われる。そして、すべての検証領域について評価が終了すると（ステップＳ６２でＹｅｓの場合）、パタンデータの作成方法が終了する。
【００６１】
この第２の実施の形態においても、第１の実施の形態と同様に、上述したパタンデータの作成方法を情報処理装置で実行することが可能である。また、これらの処理を情報処理装置で実行させるための実行プログラムによって実現することもできる。
【００６２】
この第２の実施の形態によれば、周辺に配置されるパタンによって影響を受けるセル周辺領域を複数の検証領域に分割し、それぞれの検証領域に含まれるシミュレーションなどによる転写形状がネック部となる部分が細くなるように、またはシミュレーションなどによる転写形状がブリッジ部となる部分が太くなるように加速する周辺環境パタンを配置して、リソグラフィ検証を行うようにした。その結果、セル周辺領域に含まれるＦａｔａｌエラーパタンやＦａｔａｌエラーパタンにはならないが、条件を変えることでもう少しでＦａｔａｌエラーになりやすいマージナルエラーパタンをここに抽出せずに、被評価セルパタンの修正を行うことができるという効果を有する。
【００６３】
なお、上述したパタンデータの作成方法は、半導体装置の製造方法に適用可能である。具体的には、上述した実施の形態の方法を用いてパタンを生成し、生成されたパタンに基づいてフォトマスクを作製する。続いて、フォトマスクに形成されたマスクパタンをウェハ上のフォトレジストに転写し、現像してフォトレジストパタンを形成する。そして、フォトレジストパタンをマスクとしてエッチングを行って、ウェハ上に所望のパタンを形成し、半導体装置を製造することができる。
【００６４】
また、上述した説明では、リソグラフィプロセスにおけるリソグラフィシミュレーションを行って、その結果を評価する場合を例に挙げた。しかし、この発明は、この場合に限定されるものではなく、マスクプロセス、リソグラフィプロセスおよびエッチングプロセスのプロセスのうち少なくとも１つを含むプロセスシミュレーションを行い、その結果を評価する場合にも同様に適用することができる。
【図面の簡単な説明】
【００６５】
【図１】リソグラフィ検証による問題点を説明するための図である。
【図２−１】本発明の第１の実施の形態にかかるパタンデータの作成方法の処理手順の一例を示すフローチャートである（その１）。
【図２−２】本発明の第１の実施の形態にかかるパタンデータの作成方法の処理手順の一例を示すフローチャートである（その２）。
【図３】ネックエラーの場合のパタンデータの作成方法の具体的な手順を模式的に示す図である。
【図４】ブリッジ用の周辺環境パタンの一例を示す図である。
【図５】ネック用の周辺環境パタンの他の例を示す図である。
【図６】ネックエラーの場合のパタンデータの作成方法の具体的手順の他の例を模式的に示す図である。
【図７】第１の実施の形態にかかるパタンデータの作成方法を実行する情報処理装置の構成を模式的に示す図である。
【図８】第２の実施の形態にかかるパタンデータの作成方法の手順の一例を示すフローチャートである。
【図９】セル周辺領域の分割の一例を示す図である。
【図１０】周辺環境パタンの一例を示す図である。
【符号の説明】
【００６６】
３０，６０…被評価セルパタン、３１Ａ，３１Ｂ，３１Ｃ…マージナルエラーパタン、４１，４２Ａ，４２Ｂ，４３，７１…周辺環境パタン、４５…メッシュパタン、５０…周辺環境パタン付き被評価セルパタン、６１…セル周辺領域。
【図１】
2010079184.tif 000003
【図２−１】
2010079184.tif 000004
【図２−２】
2010079184.tif 000005
【図３】
2010079184.tif 000006
【図４】
2010079184.tif 000007
【図５】
2010079184.tif 000008
【図６】
2010079184.tif 000009
【図７】
2010079184.tif 000010
【図８】
2010079184.tif 000011
【図９】
2010079184.tif 000012
【図１０】
2010079184.tif 000013