(57)【要約】【課題】処理速度を低下させることなく、システムバスの本数を削減する。【解決手段】マスタモジュールがシステムバスを介して、スレーブモジュールに対してアクセスを行う場合のアクセス制御を行うアクセス制御手段を備えるバスアクセス回路装置であって、システムバスの数より多い数のマスタモジュールのそれぞれから要求信号が入力された場合に、入力された要求信号の中からいずれか１つの要求信号を選択し、該選択された要求信号を除く要求信号の中からいずれか１つを選択する動作を、該選択動作によって選択された要求信号の数がシステムバスの数になるまで繰り返し行う要求信号選択手段と、要求信号選択手段によって選択された要求信号を出力したマスタモジュールがスレーブモジュールに対してアクセスするのに必要な信号の授受をシステムバスを介して行う信号入出力手段とを備えた。【選択図】図１
2010033314.tif 000002
【特許請求の範囲】
【請求項１】
３つ以上のマスタモジュールと、
前記マスタモジュールのアクセス対象である複数のスレーブモジュールと、
前記スレーブモジュールのそれぞれが接続され、前記マスタモジュールの数より少なく、かつ２つ以上であるシステムバスと、
前記マスタモジュール及び前記システムバスのそれぞれと接続され、前記マスタモジュールが前記システムバスを介して、前記スレーブモジュールに対してアクセスを行う場合のアクセス制御を行うアクセス制御手段とを備えるバスアクセス回路装置であって、
前記アクセス制御手段は、
前記システムバスの数より多い数の前記マスタモジュールのそれぞれから要求信号が入力された場合に、入力された前記要求信号の中からいずれか１つの要求信号を選択し、該選択された前記要求信号を除く前記要求信号の中からいずれか１つを選択する動作を、該選択動作によって選択された前記要求信号の数が前記システムバスの数になるまで繰り返し行う要求信号選択手段と、
前記要求信号選択手段によって選択された要求信号を出力した前記マスタモジュールが前記スレーブモジュールに対してアクセスするのに必要な信号の授受を前記システムバスを介して行う信号入出力手段と
を備えたことを特徴とするバスアクセス回路装置。
【請求項２】
３つ以上のマスタモジュールと、
前記マスタモジュールのアクセス対象である複数のスレーブモジュールと、
前記スレーブモジュールのそれぞれが接続され、前記マスタモジュールの数より少なく、かつ２つ以上であるシステムバスと、
前記マスタモジュール及び前記システムバスのそれぞれと接続され、前記マスタモジュールが前記システムバスを介して、前記スレーブモジュールに対してアクセスを行う場合のアクセス制御を行うアクセス制御手段とを備えるバスアクセス回路装置におけるバスアクセス方法であって、
前記アクセス制御手段が、前記システムバスの数より多い数の前記マスタモジュールのそれぞれから要求信号が入力された場合に、入力された前記要求信号の中からいずれか１つの要求信号を選択し、該選択された前記要求信号を除く前記要求信号の中からいずれか１つを選択する動作を、該選択動作によって選択された前記要求信号の数が前記システムバスの数になるまで繰り返し行う要求信号選択ステップと、
前記アクセス制御手段が、前記要求信号選択ステップによって選択された要求信号を出力した前記マスタモジュールが前記スレーブモジュールに対してアクセスするのに必要な信号の授受を前記システムバスを介して行う信号入出力ステップと
を有することを特徴とするバスアクセス方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マスタモジュールがシステムバスを介して、スレーブモジュールに対してアクセスを行う場合のアクセス制御を行うバスアクセス回路装置及びバスアクセス方法に関する。
【背景技術】
【０００２】
従来から、異なるスレーブモジュールへの並列アクセスを可能とすることにより、処理速度を大幅に向上させることができる半導体集積回路装置が知られている（例えば、特許文献１参照）。これは、ＤＭＡＣがスレーブモジュールとのアクセスを要求すると、バスコントローラはバスアクセス調停部にバスアクセス要求信号を出力し、これを受けて、バスアクセス調停部は、ＤＭＡＣがスレーブモジュールにアクセスできるように調停を行うものである。また、ＤＭＡＣのアクセス中に、ＣＰＵがスレーブモジュールとのアクセスを要求すると、バスコントローラは、バスアクセス調停部にバスアクセス要求信号を出力し、バスアクセス調停部は、ＤＭＡＣがアクセス中であってもＣＰＵがスレーブモジュールにアクセスできるように調停を行うことにより、複数のバスマスタが、異なるスレーブモジュールにそれぞれアクセスすることが可能となる。
【特許文献１】特開２００７−１８８２１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、ＬＳＩ（Large Scale Integrated Circuit；大規模集積回路）内部に備えられるモジュール間をバスを使用して接続する場合に、ＣＰＵ（Central Processing Unit）のような制御処理を行うマスタモジュールが複数あり、これらのマスタモジュールのアクセス対象であるスレーブモジュールが複数ある場合に、全てのマスタモジュールから全てのスレーブモジュールに対するアクセスを可能にしようとすると、図４に示す接続形態が一般的に知られている。図４に示す接続形態では、３本のシステムバスＬ１、Ｌ２、Ｌ３それぞれに対して、１つのマスタモジュール１、２、３が接続されている。４つのスレーブモジュール５、６、７、８にのそれぞれには、３本のシステムバスＬ１、Ｌ２、Ｌ３のいずれかを選択するバス選択部１３、１４、１５、１６が接続されている。この接続形態を用いた場合、１つのスレーブモジュールに対して２つ以上のマスタモジュールから同時にアクセスを行わなければマスタモジュールは待機が発生することなくアクセスを実行することが可能である。
【０００４】
しかしながら、図４に示す接続形態では、マスタモジュールと同数のシステムバスが必要であるため、マスタモジュールの数が増加すると、システムバスの数を増やさなければならない。システムバスの数が増加すると、ＬＳＩ内部のレイアウトを行う場合に、各モジュールのタイミング調整が困難であるとともに、タイミング調整のために挿入するリピータバッファの数が増大するため、消費電力が増大してしまうという問題がある。
【０００５】
一方、他の接続形態として、図５に示す接続形態も知られている。図５に示す接続形態では、３つのマスタモジュール１、２、３と４つのスレーブモジュール５、６、７、８のそれぞれがアクセス制御部１７に接続され、アクセス制御部１７がマスタモジュールからスレーブモジュールに対するアクセスの調停を行うことにより、システムバスの本数を削減することができ、ＬＳＩ内部のレイアウトも容易に行うことができる。
【０００６】
しかしながら、図５に示す接続形態は、それぞれのマスタモジュールからスレーブモジュールに対してアクセスを行う場合に、アクセス制御部１７によって調停が行われて、アクセス動作が順番に実行されることになるため、マスタモジュールはアクセス動作を開始できるまで待機しなければならず、処理動作速度が低下するという問題がある。
【０００７】
本発明は、このような事情に鑑みてなされたもので、処理速度を低下させることなく、システムバスの本数を削減することができるバスアクセス回路装置及びバスアクセス方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、３つ以上のマスタモジュールと、前記マスタモジュールのアクセス対象である複数のスレーブモジュールと、前記スレーブモジュールのそれぞれが接続され、前記マスタモジュールの数より少なく、かつ２つ以上であるシステムバスと、前記マスタモジュール及び前記システムバスのそれぞれと接続され、前記マスタモジュールが前記システムバスを介して、前記スレーブモジュールに対してアクセスを行う場合のアクセス制御を行うアクセス制御手段とを備えるバスアクセス回路装置であって、前記アクセス制御手段は、前記システムバスの数より多い数の前記マスタモジュールのそれぞれから要求信号が入力された場合に、入力された前記要求信号の中からいずれか１つの要求信号を選択し、該選択された前記要求信号を除く前記要求信号の中からいずれか１つを選択する動作を、該選択動作によって選択された前記要求信号の数が前記システムバスの数になるまで繰り返し行う要求信号選択手段と、前記要求信号選択手段によって選択された要求信号を出力した前記マスタモジュールが前記スレーブモジュールに対してアクセスするのに必要な信号の授受を前記システムバスを介して行う信号入出力手段とを備えたことを特徴とする。
【０００９】
本発明は、３つ以上のマスタモジュールと、前記マスタモジュールのアクセス対象である複数のスレーブモジュールと、前記スレーブモジュールのそれぞれが接続され、前記マスタモジュールの数より少なく、かつ２つ以上であるシステムバスと、前記マスタモジュール及び前記システムバスのそれぞれと接続され、前記マスタモジュールが前記システムバスを介して、前記スレーブモジュールに対してアクセスを行う場合のアクセス制御を行うアクセス制御手段とを備えるバスアクセス回路装置におけるバスアクセス方法であって、前記アクセス制御手段が、前記システムバスの数より多い数の前記マスタモジュールのそれぞれから要求信号が入力された場合に、入力された前記要求信号の中からいずれか１つの要求信号を選択し、該選択された前記要求信号を除く前記要求信号の中からいずれか１つを選択する動作を、該選択動作によって選択された前記要求信号の数が前記システムバスの数になるまで繰り返し行う要求信号選択ステップと、前記アクセス制御手段が、前記要求信号選択ステップによって選択された要求信号を出力した前記マスタモジュールが前記スレーブモジュールに対してアクセスするのに必要な信号の授受を前記システムバスを介して行う信号入出力ステップとを有することを特徴とする。
【発明の効果】
【００１０】
本発明によれば、マスタモジュールの数より少ないシステムバスを介して、マスタモジュールとスレーブモジュールとの間で信号の授受を行う場合に、入力された要求信号の中からいずれか１つの要求信号を選択し、この選択された要求信号を除く要求信号の中からいずれか１つの要求信号を選択する動作を、この選択動作によって選択された要求信号の数がシステムバスの数になるまで繰り返し行うようにし、選択された要求信号を出力したマスタモジュールがスレーブモジュールに対してアクセスするのに必要な信号の授受をシステムバスを介して行うようにしたため、アクセス動作の処理速度を低下させることなく、バスラインを削減することが可能となり、回路装置の消費電力を削減することができるという効果が得られる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の一実施形態によるバスアクセス回路装置を図面を参照して説明する。図１は同実施形態の構成を示すブロック図である。符号１、２、３は、ＣＰＵ機能、ＤＳＰ（Digital Signal Processor）機能等を実現するマスタモジュールである。符号４は、２本のシステムバスＬ１、Ｌ２を介したマスタモジュール１、２、３のアクセス動作を制御するアクセス制御部である。符号５、６、７、８は、マスタモジュール１、２、３のアクセス対象であるスレーブモジュールである。符号９、１０、１１、１２は、４つのスレーブモジュール５、６、７、８のそれぞれに接続され、アクセス動作に用いる２つのシステムバスＬ１、Ｌ２のいずれかを選択するバス選択部である。
【００１２】
次に、図１を参照して、マスタモジュール１、２、３、アクセス制御部４及びシステムバスＬ１、Ｌ２の間で授受される信号について説明する。ＲＥＱ信号は、マスタモジュール１〜３のそれぞれがスレーブモジュール５〜８に対してアクセスを要求する要求信号である。ＧＲＡＮＴ信号は、スレーブモジュール５〜８のそれぞれがＲＥＱ信号に対して、アクセスの許可を出す許可信号である。ＡＤＤＲＥＳＳ信号は、マスタモジュール１〜３のいずれかからアクセス対象のスレーブモジュール５〜８を特定するアドレスを指定するアドレス信号である。ＤＡＴＡ信号は、マスタモジュール１〜３のいずれかとスレーブモジュール５〜８のいずれかとの間で行われるアクセス動作において授受されるデータのデータ信号である。
【００１３】
次に、図２を参照して、図１に示すアクセス制御部４におけるアクセス要求動作を説明する。図２は、図１に示すアクセス制御部４のアクセス要求時の機能を実現する機能ブロックを示すブロック図である。まず、第１選択部４１は、マスタモジュール１から出力されるＲＥＱ信号Ｓ１、マスタモジュール２から出力されるＲＥＱ信号Ｓ２及びマスタモジュール３から出力されるＲＥＱ信号Ｓ３を入力する。ここでは、ＲＥＱ信号が３つのマスタモジュール１〜３のそれぞれから同時に出力された場合の動作を説明する。第１選択部４１は、ＲＥＱ信号を受けると、３つのＲＥＱ信号のうち、いずれかを１つを選択する。この選択は、予め選択優先順位が決められており、この優先順位に基づいてＲＥＱ信号のいずれか１つを選択することによって行う。
【００１４】
選択優先順位は、例えば、マスタモジュール１、マスタモジュール２、マスタモジュール３の順に決めておき、１回目の選択動作においては、マスタモジュール１が選択される。２回目の選択動作においては、予め決めておいた選択優先順位を入れ替えて、マスタモジュール３、マスタモジュール２、マスタモジュール１の順にする。そして、３回目の選択動作においては、マスタモジュール２、マスタモジュール１、マスタモジュール３の順というように、選択動作の度に優先順位が入れ替えられる。このようにすることにより、選択されるマスタモジュールが１つのマスタモジュールに偏らないようにすることができる。ここでは、ＲＥＱ信号Ｓ１（マスタモジュール１が出力したＲＥＱ信号）が選択されたものとする。
【００１５】
次に、第１選択部４１は、ＲＥＱ信号の選択結果を示す要求選択信号Ｓ４を出力する。この要求選択信号Ｓ４は、システムバスＬ１を介して信号の授受を行うべきマスタモジュールを識別することが可能な信号である。この要求選択信号Ｓ４は、第２選択部４２と要求信号出力部４３に入力する。第２選択部４２は、要求選択信号Ｓ４が入力されると、要求選択信号Ｓ４で示されるマスタモジュールを除く２つのマスタモジュールが出力した要求信号（Ｓ１、Ｓ２、Ｓ３のうちの２つ）のうち、１つのＲＥＱ信号を選択する。この選択においても第１選択部と同様に、選択優先順位が決められており、選択動作の度に、選択優先順位を入れ替えながら選択を行う。ここでは、ＲＥＱ信号Ｓ２（マスタモジュール２が出力したＲＥＱ信号）が選択されたものとする。第２選択部４２は、ＲＥＱ信号の選択結果を示す要求選択信号Ｓ５を出力する。この要求選択信号Ｓ５は、システムバスＬ２を介して信号の授受を行うべきマスタモジュールを識別することが可能な信号である。この要求選択信号Ｓ５は、要求信号出力部４４に入力する。
【００１６】
次に、要求信号出力部４３は、３つのＲＥＱ信号Ｓ１、Ｓ２、Ｓ３及びこのＲＥＱ信号に伴ってマスタモジュール１から出力されるＡＤＤＲＥＳＳ信号Ｓ６、マスタモジュール２から出力されるＡＤＤＲＥＳＳ信号Ｓ７、マスタモジュール３から出力されるＡＤＤＲＥＳＳ信号Ｓ８を入力する。そして、要求信号出力部４３は、第１選択部４１から出力された要求選択信号Ｓ４を参照して、選択されたマスタモジュール（ここでは、マスタモジュール１）が出力したＲＥＱ信号Ｓ９（ここでは、ＲＥＱ信号Ｓ１）とＡＤＤＲＥＳＳ信号Ｓ１０（ＡＤＤＲＥＳＳ信号Ｓ６）を選択してＬ１入出力部４５へ出力する。Ｌ１入出力部４５は、このＲＥＱ信号Ｓ９とＡＤＤＲＥＳＳ信号Ｓ１０をシステムバスＬ１を介して、アクセス要求対象のスレーブモジュールに対して出力する。
【００１７】
一方、要求信号出力部４４は、３つのＲＥＱ信号Ｓ１、Ｓ２、Ｓ３及びこのＲＥＱ信号に伴ってマスタモジュール１から出力されるＡＤＤＲＥＳＳ信号Ｓ６、マスタモジュール２から出力されるＡＤＤＲＥＳＳ信号Ｓ７、マスタモジュール３から出力されるＡＤＤＲＥＳＳ信号Ｓ８を入力する。そして、要求信号出力部４４は、第２選択部４２から出力された要求選択信号Ｓ５を参照して、選択されたマスタモジュール（ここでは、マスタモジュール２）が出力したＲＥＱ信号Ｓ１１（ここでは、ＲＥＱ信号Ｓ２）とＡＤＤＲＥＳＳ信号Ｓ１２（ＡＤＤＲＥＳＳ信号Ｓ７）を選択してＬ２入出力部４６へ出力する。Ｌ２入出力部４６は、このＲＥＱ信号Ｓ１１とＡＤＤＲＥＳＳ信号Ｓ１２をシステムバスＬ２を介して、アクセス要求対象のスレーブモジュールに対して出力する。
【００１８】
次に、Ｌ１入出力部４５は、スレーブモジュールから出力されるＧＲＡＮＴ信号Ｓ１３をシステムバスＬ１を介して入力し、このＧＲＡＮＴ信号Ｓ１３を応答出力部４７、４８、４９のそれぞれに対して出力する。応答出力部４７、４８、４９のそれぞれは第１選択部４１が出力する要求選択信号Ｓ４を入力する。そして、応答出力部４７は、入力した要求選択信号Ｓ４がマスタモジュール１を示す信号であり、Ｌ１入出力部４５からＧＲＡＮＴ信号Ｓ１３が出力された場合、ＧＲＡＮＴ信号Ｓ１５をマスタモジュール１に対して出力する。このＧＲＡＮＴ信号Ｓ１５は、要求選択信号Ｓ４がマスタモジュール１を示す信号でない場合には出力されない。この例においては、第１選択部４１によってマスタモジュール１が選択されているため、ＧＲＡＮＴ信号Ｓ１５が出力されることになる。
【００１９】
また、応答出力部４８は、入力した要求選択信号Ｓ４がマスタモジュール２を示す信号であり、Ｌ１入出力部４５からＧＲＡＮＴ信号Ｓ１３が出力された場合、ＧＲＡＮＴ信号Ｓ１６をマスタモジュール２に対して出力する。このＧＲＡＮＴ信号Ｓ１６は、要求選択信号Ｓ４がマスタモジュール２を示す信号でない場合には出力されない。また、応答出力部４９は、入力した要求選択信号Ｓ４がマスタモジュール３を示す信号であり、Ｌ１入出力部４５からＧＲＡＮＴ信号Ｓ１３が出力された場合、ＧＲＡＮＴ信号Ｓ１７をマスタモジュール３に対して出力する。このＧＲＡＮＴ信号Ｓ１７は、要求選択信号Ｓ４がマスタモジュール３を示す信号でない場合には出力されない。
【００２０】
一方、Ｌ２入出力部４６は、スレーブモジュールから出力されるＧＲＡＮＴ信号Ｓ１４をシステムバスＬ２を介して入力し、このＧＲＡＮＴ信号Ｓ１４を応答出力部４７、４８、４９のそれぞれに対して出力する。応答出力部４７、４８、４９のそれぞれは第２選択部４２が出力する要求選択信号Ｓ５を入力する。そして、応答出力部４７は、入力した要求選択信号Ｓ５がマスタモジュール１を示す信号であり、Ｌ２入出力部４６からＧＲＡＮＴ信号Ｓ１４が出力された場合、ＧＲＡＮＴ信号Ｓ１５をマスタモジュール１に対して出力する。このＧＲＡＮＴ信号Ｓ１５は、要求選択信号Ｓ５がマスタモジュール１を示す信号でない場合には出力されない。
【００２１】
また、応答出力部４８は、入力した要求選択信号Ｓ５がマスタモジュール２を示す信号であり、Ｌ２入出力部４６からＧＲＡＮＴ信号Ｓ１４が出力された場合、ＧＲＡＮＴ信号Ｓ１６をマスタモジュール２に対して出力する。このＧＲＡＮＴ信号Ｓ１６は、要求選択信号Ｓ５がマスタモジュール２を示す信号でない場合には出力されない。この例においては、第２選択部４２によってマスタモジュール２が選択されているため、ＧＲＡＮＴ信号Ｓ１６が出力されることになる。また、応答出力部４９は、入力した要求選択信号Ｓ５がマスタモジュール３を示す信号であり、Ｌ２入出力部４６からＧＲＡＮＴ信号Ｓ１４が出力された場合、ＧＲＡＮＴ信号Ｓ１７をマスタモジュール３に対して出力する。このＧＲＡＮＴ信号Ｓ１７は、要求選択信号Ｓ５がマスタモジュール３を示す信号でない場合には出力されない。
【００２２】
このような動作によって、ＲＥＱ信号がマスタモジュールからスレーブモジュールに対して出力され、ＧＲＡＮＴ信号がスレーブモジュールからマスタモジュールに対して出力されることになる。
【００２３】
次に、図３を参照して、図１に示すアクセス制御部４におけるデータアクセス動作を説明する。図２は、図１に示すアクセス制御部４のデータアクセス時の機能を実現する機能ブロックを示すブロック図である。図３における第１選択部４１及び第２選択部４２は、図２に示す第１選択部４１及び第２選択部４２と同一であるため、処理動作の詳細な説明を省略する。ここでは、前述したように、第１選択部４１によってマスタモジュール１が選択され、第２選択部４２によってマスタモジュール２が選択されたものとする。
【００２４】
次に、データ信号出力部５０は、マスタモジュール１から出力されるＤＡＴＡ信号Ｓ１８、マスタモジュール２から出力されるＤＡＴＡ信号Ｓ１９、マスタモジュール３から出力されるＤＡＴＡ信号Ｓ２０を入力する。そして、データ信号出力部５０は、第１選択部４１から出力された要求選択信号Ｓ４を参照して、選択されたマスタモジュール（ここでは、マスタモジュール１）が出力したＤＡＴＡ信号Ｓ２１（ここでは、ＤＡＴＡ信号Ｓ１８）を選択してＬ１入出力部４５へ出力する。Ｌ１入出力部４５は、このＤＡＴＡ信号Ｓ２１をシステムバスＬ１を介して、データアクセス対象のスレーブモジュール（ＧＲＡＮＴ信号を出力したスレーブモジュール）に対して出力する。
【００２５】
一方、データ信号出力部５１は、マスタモジュール１から出力されるＤＡＴＡ信号Ｓ１８、マスタモジュール２から出力されるＤＡＴＡ信号Ｓ１９、マスタモジュール３から出力されるＤＡＴＡ信号Ｓ２０を入力する。そして、データ信号出力部５１は、第２選択部４２から出力された要求選択信号Ｓ５を参照して、選択されたマスタモジュール（ここでは、マスタモジュール２）が出力したＤＡＴＡ信号Ｓ２２（ここでは、ＤＡＴＡ信号Ｓ１９）を選択してＬ２入出力部４６へ出力する。Ｌ２入出力部４６は、このＤＡＴＡ信号Ｓ２２をシステムバスＬ２を介して、データアクセス対象のスレーブモジュール（ＧＲＡＮＴ信号を出力したスレーブモジュール）に対して出力する。
【００２６】
次に、Ｌ１入出力部４５は、スレーブモジュールから出力されるＤＡＴＡ信号Ｓ２３をシステムバスＬ１を介して入力し、このＤＡＴＡ信号Ｓ２３をデータ信号入力部５２、５３、５４のそれぞれに対して出力する。データ信号入力部５２、５３、５４のそれぞれは第１選択部４１が出力する要求選択信号Ｓ４を入力する。そして、データ信号入力部５２は、入力した要求選択信号Ｓ４がマスタモジュール１を示す信号であり、Ｌ１入出力部４５からＤＡＴＡ信号Ｓ２３が出力された場合、ＤＡＴＡ信号Ｓ２５をマスタモジュール１に対して出力する。このＤＡＴＡ信号Ｓ２５は、要求選択信号Ｓ４がマスタモジュール１を示す信号でない場合には出力されない。この例においては、第１選択部４１によってマスタモジュール１が選択されているため、ＤＡＴＡ信号Ｓ２５が出力されることになる。
【００２７】
また、データ信号入力部５３は、入力した要求選択信号Ｓ４がマスタモジュール２を示す信号であり、Ｌ１入出力部４５からＤＡＴＡ信号Ｓ２３が出力された場合、ＤＡＴＡ信号Ｓ２６をマスタモジュール２に対して出力する。このＤＡＴＡ信号Ｓ２６は、要求選択信号Ｓ４がマスタモジュール２を示す信号でない場合には出力されない。また、データ信号入力部５４は、入力した要求選択信号Ｓ４がマスタモジュール３を示す信号であり、Ｌ１入出力部４５からＤＡＴＡ信号Ｓ２３が出力された場合、ＤＡＴＡ信号Ｓ２７をマスタモジュール３に対して出力する。このＤＡＴＡ信号Ｓ２７は、要求選択信号Ｓ４がマスタモジュール３を示す信号でない場合には出力されない。
【００２８】
一方、Ｌ２入出力部４６は、スレーブモジュールから出力されるＤＡＴＡ信号Ｓ２４をシステムバスＬ２を介して入力し、このＤＡＴＡ信号Ｓ２４をデータ信号入力部５２、５３、５４のそれぞれに対して出力する。データ信号入力部５２、５３、５４のそれぞれは第２選択部４２が出力する要求選択信号Ｓ５を入力する。そして、データ信号入力部５２は、入力した要求選択信号Ｓ５がマスタモジュール１を示す信号であり、Ｌ２入出力部４６からＤＡＴＡ信号Ｓ２４が出力された場合、ＤＡＴＡ信号Ｓ２５をマスタモジュール１に対して出力する。このＤＡＴＡ信号Ｓ２５は、要求選択信号Ｓ５がマスタモジュール１を示す信号でない場合には出力されない。
【００２９】
また、データ信号入力部５３は、入力した要求選択信号Ｓ５がマスタモジュール２を示す信号であり、Ｌ２入出力部４６からＤＡＴＡ信号Ｓ２４が出力された場合、ＤＡＴＡ信号Ｓ２６をマスタモジュール２に対して出力する。このＤＡＴＡ信号Ｓ２６は、要求選択信号Ｓ５がマスタモジュール２を示す信号でない場合には出力されない。この例においては、第２選択部４２によってマスタモジュール２が選択されているため、ＤＡＴＡ信号Ｓ２６が出力されることになる。また、データ信号入力部５４は、入力した要求選択信号Ｓ５がマスタモジュール３を示す信号であり、Ｌ２入出力部４６からＤＡＴＡ信号Ｓ２４が出力された場合、ＤＡＴＡ信号Ｓ２７をマスタモジュール３に対して出力する。このＤＡＴＡ信号Ｓ１７は、要求選択信号Ｓ５がマスタモジュール３を示す信号でない場合には出力されない。
【００３０】
このような動作によって、ＤＡＴＡ信号がマスタモジュールとスレーブモジュールとの間で授受されることになる。
【００３１】
なお、前述した説明においては、３つのマスタモジュールと２本のシステムバスの例を示したが、マスタモジュールとシステムバスの数はこれに限るものではない。すなわち、マスタモジュールの数が３つ以上で、システムバスの数がマスタモジュールの数より少なく、かつ２つ以上であれば本発明を適用することができる。この場合、選択部、要求信号出力部、データ信号出力部の数がシステムバスの数と同数になるように、図２、３に示す第１選択部４１、第２選択部４２、要求信号出力部４３、４４、データ信号出力部５０、５１に加えて、新たな選択部、要求信号出力部、データ信号出力部を設ければよい。また、応答出力部、データ信号入力部の数は、マスタモジュールの数と同数になるように、図２、３に示す応答出力部４７、４８、４９、データ信号入力部５２、５３、５４に加えて、新たな応答出力部、データ信号入力部を設ければよい。
【００３２】
そして、システムバスの数より多い数のマスタモジュールのそれぞれから要求信号が入力された場合に、入力された要求信号の中からいずれか１つの要求信号を選択し、この選択された要求信号を除く要求信号の中からいずれか１つを選択する動作を、この選択動作によって選択された要求信号の数がシステムバスの数になるまで繰り返し行うようにすればよい。このようにすることによって、マスタモジュールの数が４で、システムバスの数が２の場合やマスタモジュールの数が４で、システムバスの数が３の場合などに適用することが可能である。
【００３３】
以上説明したように、マスタモジュールの数より少ないシステムバスを介して、マスタモジュールとスレーブモジュールとの間で信号の授受を行う場合に、入力された要求信号の中からいずれか１つの要求信号を選択し、この選択された要求信号を除く要求信号の中からいずれか１つの要求信号を選択する動作を、この選択動作によって選択された要求信号の数がシステムバスの数になるまで繰り返し行うようにし、選択された要求信号を出力したマスタモジュールがスレーブモジュールに対してアクセスするのに必要な信号の授受をシステムバスを介して行うようにしたため、アクセス動作の処理速度を低下させることなく、バスラインを削減することが可能となり、回路装置の消費電力を削減することができる。
【００３４】
一般にＬＳＩで構成するプロセッサ等のシステムバスは、アドレスバスやデータバスで構成されるため、信号線の接続本数が非常に多く、プロセッサを高速で動作させるために、高速な伝送を行うことができる必要がある。信号線の接続本数が多数でかつ高速なバスラインの複数信号線間において、同期関係を維持させたまま、ＬＳＩ内部にスレーブモジュール等を配置して、配線を行うのは非常に困難である。これを解決するためには、バスラインにリピータバッファを挿入する必要があるともに、クロックラインにもバッファを挿入する必要がある。このため、レイアウトが複雑になるともに、バッファが消費する電力が増大して、ＬＳＩの消費電力が増大してしまう。
【００３５】
本発明は、バスラインの数を減らすことができるため、ＬＳＩで構成するプロセッサの能力を維持したまま、消費電力を低減することができる。また、リピータバッファを挿入する必要がなくなるため、回路の規模を小さくすることができる。さらに、タイミング調整の対象となるロジックラインを削減することができるため、レイアウト時の調整作業の難易度を低くすることができる。
【００３６】
なお、本発明によるバスアクセス回路装置は、前述したように、ＬＳＩ内部に設けられるのに加え、ＬＳＩで構成するプロセッサと、記憶装置、入出力装置などの装置との間で命令やデータの転送を行う外部バスや、周辺機器を接続したり、機能を強化したりするための拡張カードとコンピュータ本体間で命令やデータの転送を行う拡張バス等にも適用することができる。
【図面の簡単な説明】
【００３７】
【図１】本発明の一実施形態の構成を示すブロック図である。
【図２】図１に示すアクセス制御部４の詳細な構成を示すブロック図である。
【図３】図１に示すアクセス制御部４の詳細な構成を示すブロック図である。
【図４】従来技術によるマスタモジュールとスレーブモジュールの接続形態を示すブロック図である。
【図５】従来技術によるマスタモジュールとスレーブモジュールの接続形態を示すブロック図である。
【符号の説明】
【００３８】
１、２、３・・・マスタモジュール、４・・・アクセス制御部、５、６、７、８・・・スレーブモジュール、９、１０、１１、１２・・・バス選択部、Ｌ１、Ｌ２・・・システムバス
【図１】
2010033314.tif 000003
【図２】
2010033314.tif 000004
【図３】
2010033314.tif 000005
【図４】
2010033314.tif 000006
【図５】
2010033314.tif 000007