(57)【要約】【課題】信号書込時間の変動を抑制可能な表示装置を提供する。【解決手段】サンプリング用トランジスタＴ１は、スキャナ４から供給された制御パルスが立ち上ってから立ち下がるまでの間一水平周期よりも短い時間幅でオンし、信号線ＳＬから映像信号Ｖｓｉｇをサンプリングして保持容量Ｃ１に書き込む。サンプリング用トランジスタＴ１は、一対のトランジスタ素子を信号線ＳＬと駆動用トランジスタＴ２のゲートＧとの間に直列接続し且つ両トランジスタ素子のゲートを共通接続したダブルゲート構造を有し、ダブルゲート構造にしない場合に比べてサンプリング用トランジスタＴ２の閾電圧変動を抑え、以ってサンプリング用トランジスタＴ２がオンする時間幅の変動を抑制する。【選択図】図８
2010039397.tif 000002
【特許請求の範囲】
【請求項１】
画素アレイ部とこれを駆動する駆動部とからなり、
前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素とを備え、
前記駆動部は、各走査線に所定の水平周期で順次制御パルスを印加し、画素を行単位で線順次走査する制御用スキャナと、該線順次走査に合わせて列状の信号線に映像信号を供給する信号セレクタとを備え、
前記画素は、ゲートが該走査線に接続しソース及びドレインの一方が該信号線に接続するサンプリング用トランジスタと、ゲートが該サンプリング用トランジスタのソース及びドレインの他方に接続し、ソース及びドレインの一方が電源に接続する駆動用トランジスタと、該駆動用トランジスタのソース及びドレインの他方に接続する発光素子と、該駆動用トランジスタのソースとゲートの間に接続する保持容量とを有しており、
前記サンプリング用トランジスタは、該制御用スキャナから供給された制御パルスが立ち上ってから立ち下がるまでの間一水平周期よりも短い時間幅でオンし、該信号線から映像信号をサンプリングして該保持容量に書き込むとともに、
前記サンプリング用トランジスタは、一対のトランジスタ素子を該信号線と該駆動用トランジスタのゲートとの間に直列接続し且つ両トランジスタ素子のゲートを共通接続したダブルゲート構造を有し、
前記駆動用トランジスタは、該保持容量に書き込まれた映像信号に応じた駆動電流を該発光素子に流して発光させる表示装置。
【請求項２】
前記サンプリング用トランジスタは、一対のトランジスタ素子を相互に接続した中間ノードとゲートとの間に容量が形成されている請求項１記載の表示装置。
【請求項３】
前記容量を形成する絶縁膜の膜厚は、該一対のトランジスタ素子のゲートとチャネルの間にある絶縁膜の膜厚よりも厚い請求項１記載の表示装置。
【請求項４】
前記一対のトランジスタ素子のチャネル領域は、ゲートに対しチャネルをはさんで反対側に形成され且つゲートと同電位の金属によって覆われている請求項１記載の表示装置。
【請求項５】
前記一対のトランジスタ素子のチャネル長が異なる請求項１記載の表示装置。
【請求項６】
前記一対のトランジスタ素子は、信号線側にあるトランジスタ素子のチャネル長が、駆動用トランジスタのゲート側にあるトランジスタ素子のチャネル長よりも長い請求項１記載の表示装置。
【請求項７】
前記一対のトランジスタ素子は、チャネル幅が等しい請求項６記載の表示装置。
【請求項８】
前記サンプリング用トランジスタがオンし該信号線から映像信号をサンプリングして該保持容量に書き込む該時間幅で、該駆動用トランジスタに流れる駆動電流を該保持容量に負帰還し、以って該駆動用トランジスタの移動度に対する補正を該保持容量に書き込まれた映像信号にかける請求項１記載の表示装置。
【請求項９】
本体部と、本体部から出力された情報を表示する表示部とからなり、
前記表示部は、画素アレイ部とこれを駆動する駆動部とからなり、
前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素とを備え、
前記駆動部は、各走査線に所定の水平周期で順次制御パルスを印加し、画素を行単位で線順次走査する制御用スキャナと、該線順次走査に合わせて列状の信号線に映像信号を供給する信号セレクタとを備え、
前記画素は、ゲートが該走査線に接続しソース及びドレインの一方が該信号線に接続するサンプリング用トランジスタと、ゲートが該サンプリング用トランジスタのソース及びドレインの他方に接続し、ソース及びドレインの一方が電源に接続する駆動用トランジスタと、該駆動用トランジスタのソース及びドレインの他方に接続する発光素子と、該駆動用トランジスタのソースとゲートの間に接続する保持容量とを有しており、
前記サンプリング用トランジスタは、該制御用スキャナから供給された制御パルスが立ち上ってから立ち下がるまでの間一水平周期よりも短い時間幅でオンし、該信号線から映像信号をサンプリングして該保持容量に書き込むとともに、
前記サンプリング用トランジスタは、一対のトランジスタ素子を該信号線と該駆動用トランジスタのゲートとの間に直列接続し且つ両トランジスタ素子のゲートを共通接続したダブルゲート構造を有し、
前記駆動用トランジスタは、該保持容量に書き込まれた映像信号に応じた駆動電流を該発光素子に流して発光させる電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置に関する。またこの様な表示装置を備えた電子機器に関する。より詳しくは、画素に形成された能動素子の動作安定化技術に関する。
【背景技術】
【０００２】
発光素子として有機ＥＬデバイスを用いた平面自発光型の表示装置の開発が近年盛んになっている。有機ＥＬデバイスは有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ＥＬデバイスは印加電圧が１０Ｖ以下で駆動するため低消費電力である。また有機ＥＬデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。さらに有機ＥＬデバイスの応答速度は数μｓ程度と非常に高速であるので、動画表示時の残像が発生しない。
【０００３】
有機ＥＬデバイスを画素に用いた平面自発光型の表示装置の中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型の表示装置の開発が盛んである。アクティブマトリクス型平面自発光表示装置は、例えば以下の特許文献１に記載されている。
【特許文献１】特開２００７−３１０３１１公報
【０００４】
図２８は従来のアクティブマトリクス型表示装置の一例を示す模式的な回路図である。表示装置は画素アレイ部１と周辺の駆動部とで構成されている。駆動部は水平セレクタ３とライトスキャナ４を備えている。画素アレイ部１は列状の信号線ＳＬと行状の走査線ＷＳを備えている。各信号線ＳＬと走査線ＷＳの交差する部分に画素２が配されている。図では理解を容易にするため、１個の画素２のみを表してある。ライトスキャナ４はシフトレジスタを備えており、外部から供給されるクロック信号ｃｋに応じて動作し同じく外部から供給されるスタートパルスｓｐを順次転送することで、走査線ＷＳに順次制御信号を出力する。水平セレクタ３はライトスキャナ４側の線順次走査に合わせて映像信号を信号線ＳＬに供給する。
【０００５】
画素２はサンプリング用トランジスタＴ１と駆動用トランジスタＴ２と保持容量Ｃ１と発光素子ＥＬとで構成されている。駆動用トランジスタＴ２はＰチャネル型であり、そのソースは電源ラインに接続し、そのドレインは発光素子ＥＬに接続している。駆動用トランジスタＴ２のゲートはサンプリング用トランジスタＴ１を介して信号線ＳＬに接続している。サンプリング用トランジスタＴ１はライトスキャナ４から供給される制御信号に応じて導通し、信号線ＳＬから供給される映像信号をサンプリングして保持容量Ｃ１に書き込む。駆動用トランジスタＴ２は保持容量Ｃ１に書き込まれた映像信号をゲート電圧Ｖｇｓとしてそのゲートに受け、ドレイン電流Ｉｄｓを発光素子ＥＬに流す。これにより発光素子ＥＬは映像信号に応じた輝度で発光する。ゲート電圧Ｖｇｓは、ソースを基準にしたゲートの電位を表している。
【０００６】
駆動用トランジスタＴ２は飽和領域で動作し、ゲート電圧Ｖｇｓとドレイン電流Ｉｄｓの関係は以下の特性式で表される。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）２
ここでμは駆動用トランジスタの移動度、Ｗは駆動用トランジスタのチャネル幅、Ｌは同じくチャネル長、Ｃｏｘは同じく単位面積あたりのゲート絶縁膜容量、Ｖｔｈは同じく閾電圧である。この特性式から明らかなように駆動用トランジスタＴ２は飽和領域で動作するとき、ゲート電圧Ｖｇｓに応じてドレイン電流Ｉｄｓを供給する定電流源として機能する。
【０００７】
図２９は、発光素子ＥＬの電圧／電流特性を示すグラフである。横軸にアノード電圧Ｖを示し、縦軸に駆動電流Ｉｄｓをとってある。なお発光素子ＥＬのアノード電圧は駆動用トランジスタＴ２のドレイン電圧となっている。発光素子ＥＬは電流／電圧特性が経時変化し、特性カーブが時間の経過と共に寝ていく傾向にある。このため駆動電流Ｉｄｓが一定であってもアノード電圧（ドレイン電圧）Ｖが変化してくる。その点、図２５に示した画素回路２は駆動用トランジスタＴ２が飽和領域で動作し、ドレイン電圧の変動に関わらずゲートで電圧Ｖｇｓに応じた駆動電流Ｉｄｓを流すことができるので、発光素子ＥＬの特性経時変化に関わらず発光輝度を一定に保つことが可能である。
【０００８】
図３０は、従来の画素回路の他の例を示す回路図である。先に示した図２５の画素回路と異なる点は、駆動用トランジスタＴ２がＰチャネル型からＮチャネル型に変わっていることである。回路の製造プロセス上は、画素を構成する全てのトランジスタをＮチャネル型にすることが有利である場合が多い。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
従来の表示装置は、基本的に画素アレイ部とこれを駆動する駆動部とからなる。画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素とを備えている。駆動部は、各走査線に所定の水平周期で順次制御パルスを印加し、画素を行単位で線順次走査する制御用スキャナ（ライトスキャナ）と、この線順次走査に合わせて列状の信号線に映像信号を供給する信号セレクタ（水平セレクタ）とを備えている。
【００１０】
画素は、ゲートが走査線に接続しソース及びドレインの一方が信号線に接続するサンプリング用トランジスタと、ゲートがサンプリング用トランジスタのソース及びドレインの他方に接続し、ソース及びドレインの一方が電源に接続する駆動用トランジスタと、駆動用トランジスタのソース及びドレインの他方に接続する発光素子と、駆動用トランジスタのソースとゲートの間に接続する保持容量とを有している。サンプリング用トランジスタは、制御用スキャナから供給された制御パルスが立上がってから立下がるまでの間１水平周期よりも短い時間幅でオンし、信号線から映像信号をサンプリングして保持容量に書き込む。以下本明細書では、サンプリング用トランジスタがオンしている時間幅を、信号書込時間と呼ぶ場合がある。駆動用トランジスタは、保持容量に書き込まれた映像信号に応じた駆動電流を発光素子に流す。発光素子は駆動電流に応じた輝度で発光する。サンプリング用トランジスタがオンしている信号書込時間は一水平期間よりも短い。画面の高精細化に伴い、走査線数（ライン数）が増加すると、その分水平期間も短くなる。画面の高精細化が進むにつれてサンプリング用トランジスタがオンしている信号書込時間も短くなる傾向にある。
【００１１】
個々の画素に形成されるサンプリング用トランジスタは、必ずしも電気特性が一定ではなく、経時的に閾電圧が変動する。このため、サンプリング用トランジスタがオンしている書込時間も変動する。信号書込時間が短くなるにつれ、その変動の影響は大きくなり、画質に影響を与える。信号書込時間が変動すると、駆動用トランジスタが発光素子に供給する駆動電流も変動するため、結果的に発光輝度が変化し画質が劣化するという課題がある。
【課題を解決するための手段】
【００１２】
上述した従来の技術の課題に鑑み、本発明は信号書込時間の変動を抑制可能な表示装置を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明にかかる表示装置は、基本的に画素アレイ部とこれを駆動する駆動部とからなる。前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素とを備えている。前記駆動部は、各走査線に所定の水平周期で順次制御パルスを印加し、画素を行単位で線順次走査する制御用スキャナと、該線順次走査に合わせて列状の信号線に映像信号を供給する信号セレクタとを備えている。前記画素は、ゲートが該走査線に接続しソース及びドレインの一方が該信号線に接続するサンプリング用トランジスタと、ゲートが該サンプリング用トランジスタのソース及びドレインの他方に接続し、ソース及びドレインの一方が電源に接続する駆動用トランジスタと、該駆動用トランジスタのソース及びドレインの他方に接続する発光素子と、該駆動用トランジスタのソースとゲートの間に接続する保持容量とを有している。前記サンプリング用トランジスタは、該制御用スキャナから供給された制御パルスが立ち上ってから立ち下がるまでの間一水平周期よりも短い時間幅でオンし、該信号線から映像信号をサンプリングして該保持容量に書き込むとともに、前記サンプリング用トランジスタは、一対のトランジスタ素子を該信号線と該駆動用トランジスタのゲートとの間に直列接続し且つ両トランジスタ素子のゲートを共通接続したダブルゲート構造を有し、前記駆動用トランジスタは、該保持容量に書き込まれた映像信号に応じた駆動電流を該発光素子に流して発光させる。
【００１３】
好ましくは、前記サンプリング用トランジスタは、一対のトランジスタ素子を相互に接続した中間ノードとゲートとの間に容量が形成されている。又前記容量を形成する絶縁膜の膜厚は、該一対のトランジスタ素子のゲートとチャネルの間にある絶縁膜の膜厚よりも厚い。又前記一対のトランジスタ素子のチャネル領域は、ゲートに対しチャネルをはさんで反対側に形成され且つゲートと同電位の金属によって覆われている。
【００１４】
又好ましくは、前記一対のトランジスタ素子のチャネル長が異なる。具体的には、前記一対のトランジスタ素子は、信号線側にあるトランジスタ素子のチャネル長が、駆動用トランジスタのゲート側にあるトランジスタ素子のチャネル長よりも長い。前記一対のトランジスタ素子は、チャネル幅が等し。又前記サンプリング用トランジスタがオンし該信号線から映像信号をサンプリングして該保持容量に書き込む該時間幅で、該駆動用トランジスタに流れる駆動電流を該保持容量に負帰還し、以って該駆動用トランジスタの移動度に対する補正を該保持容量に書き込まれた映像信号にかける。
【発明の効果】
【００１５】
本発明によれば、サンプリング用トランジスタは、一対のトランジスタ素子を信号線と駆動用トランジスタのゲートとの間に直列接続したダブルゲート構造を有する。これにより、ダブルゲート構造にしない場合に比べてサンプリング用トランジスタの閾電圧変動を抑えることができる。ダブルゲート構造とすることで動作特性が安定するので、サンプリング用トランジスタがオンしている時間幅で決まる信号書込時間が安定化する。従って、発光輝度の変動や低下が生じないので、画質を維持することができる。
【発明を実施するための最良の形態】
【００１６】
以下図面を参照して本発明の実施の形態を詳細に説明する。図１は本発明にかかる表示装置の全体構成を示すブロック図である。図示するように、本表示装置は、画素アレイ部１とこれを駆動する駆動部（３，４，５）とからなる。画素アレイ部１は、行状の走査線ＷＳと、列状の信号線ＳＬと、両者が交差する部分に配された行列状の画素２と、各画素２の各行に対応して配された給電線ＤＳとを備えている。駆動部（３，４，５）は、各走査線ＷＳに順次制御信号パルスを供給して画素２を行単位で線順次走査する制御用スキャナ（ライトスキャナ）４と、この線順次走査に合わせて各給電線ＤＳに第１電位と第２電位で切換る電源電圧を供給する電源スキャナ（ドライブスキャナ）５と、この線順次走査に合わせて列状の信号線ＳＬに映像信号となる信号電位と基準電位を供給する信号セレクタ（水平セレクタ）３とを備えている。なおライトスキャナ４は外部から供給されるクロック信号ＷＳｃｋに応じて動作し同じく外部から供給されるスタートパルスＷＳｓｐを順次転送することで、各走査線ＷＳに制御信号パルスを出力している。ドライブスキャナ５は外部から供給されるクロック信号ＤＳｃｋに応じて動作し、同じく外部から供給されるスタートパルスＤＳｓｐを順次転送することで、給電線ＤＳの電位を線順次で切換えている。
【００１７】
図２は、図１に示した表示装置に含まれる画素２の具体的な構成を示す回路図である。（Ａ）に示すように、本画素回路２は、有機ＥＬデバイスなどで代表される２端子型（ダイオード型）の発光素子ＥＬと、Ｎチャネル型のサンプリング用トランジスタＴ１と、同じくＮチャネル型の駆動用トランジスタＴ２と、薄膜タイプの保持容量Ｃ１とで構成されている。サンプリング用トランジスタＴ１はそのゲートが走査線ＷＳに接続し、そのソース及びドレインの一方が信号線ＳＬに接続し、他方が駆動用トランジスタＴ２のゲートＧに接続している。駆動用トランジスタＴ２は、そのソース及びドレインの一方が発光素子ＥＬに接続し、他方が給電線ＤＳに接続している。本形態は駆動用トランジスタＴ２がＮチャネル型であり、発光素子ＥＬの発光時におけるドレイン側が給電線ＤＳに接続し、ソースＳ側が発光素子ＥＬのアノード側に接続している。発光素子ＥＬのカソードは所定のカソード電位Ｖｃａｔに固定されている。保持容量Ｃ１は駆動用トランジスタＴ２のソースＳとゲートＧとの間に接続している。かかる構成を有する画素２に対して、制御用スキャナ（ライトスキャナ）４は、走査線ＷＳを低電位と高電位の間で切り換えることで順次制御信号パルスを出力し、画素２を行単位で線順次走査する。電源スキャナ（ドライブスキャナ）５は、線順次走査に合わせて各給電線ＤＳに第１電位Ｖｃｃと第２電位Ｖｓｓで切換る電源電圧を供給している。信号セレクタ（水平セレクタ）３は、線順次走査に合わせて列状の信号線ＳＬに映像信号となる信号電位Ｖｓｉｇと基準電位Ｖｏｆｓを供給している。信号電位Ｖｓｉｇと基準電位Ｖｏｆｓは、一水平期間（１Ｈ）内で交互に切り換る。
【００１８】
サンプリング用トランジスタＴ１は、信号線ＳＬに供給された映像信号が信号電位Ｖｓｉｇにある時間帯に、制御用スキャナ（ライトスキャナ）４から走査線ＷＳに供給された制御パルスが立上ってから立下るまでの間オンし、信号線ＳＬから信号電位Ｖｓｉｇをサンプリングして保持容量Ｃ１に書き込むと共に、そのとき駆動用トランジスタＴ２に流れる駆動電流を保持容量Ｃ１に負帰還し、以って駆動用トランジスタＴ２の移動度μに対する補正を保持容量Ｃ１に書き込まれた信号電位にかける。
【００１９】
かかる構成において、サンプリング用トランジスタＴ１は、制御用スキャナから走査線ＷＳに供給された制御パルスが立上がってから立下がるまでの間１水平周期（１Ｈ）よりも短い時間幅でオンし、信号線ＳＬから信号電位Ｖｓｉｇをサンプリングして保持容量Ｃ１に書き込む。本発明の特徴事項として、サンプリング用トランジスタＴ１は、一対のトランジスタ素子を信号線ＳＬと駆動用トランジスタＴ２のゲートＧとの間に直列接続し且つ両トランジスタ素子のゲートを共通接続したダブルゲート構造を有する。ダブルゲート構造にしない場合に比べてサンプリング用トランジスタＴ１の閾電圧変動を抑え、以ってサンプリング用トランジスタＴ１がオンする時間幅（信号書込時間）の変動を抑制する。駆動用トランジスタＴ２は、保持容量Ｃ１に書き込まれた信号電位Ｖｓｉｇに応じた駆動電流を発光素子ＥＬに流す。発光素子ＥＬは、この駆動電流に応じた輝度で発光する。
【００２０】
引き続き図２の（Ｂ）を参照して、本画素回路２の動作を説明する。サンプリング用トランジスタＴ１をダブルゲートとした時の信号書込み終了時について考えると、信号書込み終了時にサンプリング用トランジスタＴ１をオフする際、サンプリング用トランジスタＴ１を構成する２つのトランジスタ素子の中間点Ａにサンプリング用トランジスタＴ１のゲートからのカップリングが入力される。このカップリング量はＡ点に保持容量がないため大きくなる。この時駆動用トランジスタＴ２のゲートにもカップリングが入るが、駆動用トランジスタＴ２のゲートからは保持容量Ｃ１、駆動用トランジスタのゲートソース間電圧Ｃｇｓ、ゲートドレイン間容量Ｃｇｄ、発光素子ＥＬの寄生容量Ｃｅｌの合成容量が見えるため、サンプリング用トランジスタＴ１がオフ時のカップリング量は小さい。また、白表示時において駆動用トランジスタＴ２のゲート電圧はブートストラップ動作により上昇し、Ｖｓｉｇ白’という電位になる。
【００２１】
白表示時には信号線電位はＶｓｉｇとＶｏｆｓという電位を繰り返すこととなる。ここで信号線がＶｏｆｓという電位の時について考えると、白表示においてサンプリング用トランジスタＴ１の各ノードの電位の大小関係は前述の通りカップリングを考えると以下のようになる。
信号線＜Ａ点＜＜駆動用トランジスタＴ２ゲート
【００２２】
この時、サンプリング用トランジスタＴ１を構成する２つのトランジスタ素子のうち、駆動用トランジスタＴ２のゲート側のトランジスタ素子にはそのゲート電位によって大きな電界がかかる。駆動用トランジスタＴ２のゲート側のトランジスタ素子のドレインソース間電圧は信号線側のトランジスタ素子のドレインソース間電圧よりも大きくなる。一般にトランジスタの閾電圧の経時変化はそのドレインソース間電圧に依存するため、この時駆動用トランジスタＴ２のゲート側のトランジスタ素子の方が閾電圧の変化量は大きくなり、閾電圧が負側にシフトする。しかし、信号線側のトランジスタ素子のドレインソース間電圧は小さくなるため、トータルで考えると時間が経つにつれサンプリング用トランジスタＴ１の閾電圧は信号線側の閾電圧に依存するようになる。なぜなら、駆動用トランジスタＴ２のゲート側のトランジスタ素子の閾電圧が負側にシフトするため、駆動用トランジスタＴ２のゲート側のトランジスタの抵抗が下がるようにみなせるからである。
【００２３】
以上より、サンプリング用トランジスタＴ１をダブルゲートトランジスタとすることでサンプリング用トランジスタ全体としての閾電圧の経時変化量を小さく抑えることができ、信号書込み時間の変動量も小さくすることが可能となる。その結果、時間変化に対して発光素子ＥＬに流れる電流及び発光輝度の減少や、スジやムラといった画質不良の発生を軽減することができる。
【００２４】
図３は、図２に示したサンプリング用トランジスタＴ１の構成例を示す模式的な断面図である。図示するように、サンプリング用トランジスタＴ１は一対のトランジスタ素子Ｔ１１，Ｔ１２を中間ノードＡで直列接続したダブルゲート構造となっている。このダブルゲート構造は、基板５１の上に形成されている。基板５１には、一対のゲート電極Ｇ１，Ｇ２が配されている。一方のゲート電極Ｇ１はトランジスタ素子Ｔ１１の制御端となり、他方のゲート電極Ｇ２はトランジスタ素子Ｔ１２の制御端となる。一対のゲート電極Ｇ１，Ｇ２は共通接続されており、サンプリング用トランジスタＴ１のゲートとなる。前述したように、サンプリング用トランジスタＴ１のゲートは走査線ＷＳに接続している。
【００２５】
一対のゲート電極Ｇ１，Ｇ２はゲート絶縁膜５２で被覆されている。その上には半導体薄膜５３が島状に形成されている。この半導体薄膜５３は、例えば多結晶シリコン薄膜、非晶質シリコン薄膜もしくは微結晶シリコン薄膜である。この半導体薄膜５３は、ゲート電極Ｇ１の直上に位置する領域が、トランジスタ素子Ｔ１１のチャネル領域ＣＨ１となる。またゲート電極Ｇ２の直上に位置する領域がトランジスタ素子Ｔ１２のチャネル領域ＣＨ２となる。両チャネル領域ＣＨ１，ＣＨ２は中間ノードＡで相互に接続されている。
【００２６】
半導体薄膜５３は層間絶縁膜５４で被覆されている。その上にはソース電極Ｓ及びドレイン電極Ｄが形成されており、層間絶縁膜５４に開口したコンタクトホールを介して、半導体薄膜５３の両端に接続している。この様にして、サンプリング用トランジスタＴ１の電流端となるソース電極Ｓ及びドレイン電極Ｄが形成される。図ではソース電極Ｓが信号線ＳＬ側に接続し、ドレイン電極Ｄが駆動用トランジスタＴ２のゲートに接続している。
【００２７】
図４は、本発明の第２実施形態を示す模式的な回路図である。図２に示した第１実施形態と対応する部分には対応する参照番号を付して理解を容易にしている。第２実施形態は第１実施形態をさらに改良したものであり、サンプリング用トランジスタＴ１の閾電圧変動をさらに抑制する構成となっている。サンプリング用トランジスタＴ１は、一対のトランジスタ素子を相互に接続した中間ノードＡと走査線ＷＳに接続したゲートとの間に容量Ｃ２が形成されている。サンプリング用トランジスタＴ１の制御ラインと中間点Ａ間に容量Ｃ２を設けることでサンプリング用トランジスタＴ１がオフの時に第１実施形態よりもＡ点に入力されるカップリング量の値を大きくすることができる。つまり白発光時において中間点Ａの電位を第１実施形態よりも小さくすることが可能となっている。
【００２８】
これにより、白発光時における信号線側のトランジスタ素子のドレインソース間電圧（信号線―Ａ点間電圧）の値を第１実施形態よりも小さくすることができる。前述のようにトランジスタの閾電圧の経時変化はそのドレインソース間電圧に依存するため、ダブルゲートを構成する信号線側のトランジスタ素子の閾電圧の経時変化量は小さくなる。よって本実施形態を用いることで信号書込み終了時でのカップリングによる信号線側のトランジスタ素子の動作点の軽減効果を大きくすることが可能となる。
【００２９】
また、サンプリング用トランジスタ全体としての閾電圧の経時変化量は前述の通り、時間が経つにつれて信号線側のトランジスタ素子の閾電圧の変動量によって決定されるので、本実施形態を用いることでサンプリング用トランジスタ全体としての閾電圧の変動量を更に小さく抑えることができる。よって、発光輝度の時間に対する減少やスジ、ムラといった画質不良の発生を第１実施形態よりも軽減することができる。
【００３０】
また本実施形態は画素回路におけるサンプリング用トランジスタのみに限らず、数μ秒オーダーでオン、オフを行うスイッチングトランジスタについて適用可能であり、そのオン時間の経時変化を小さくすることが可能となっている。
【００３１】
図５は、図４に示した第２実施形態にかかるサンプリング用トランジスタの構成例を示した模式図である。（Ａ）はサンプリング用トランジスタの平面図であり、（Ｂ）は同じく断面図である。理解を容易にするため、（Ｂ）の断面図は、図３に示した第１実施形態のサンプリング用トランジスタＴ１の断面図と同様の表記を採用している。図示するように、層間絶縁膜５４の上に、電極ＧＡが形成されている。この電極ＧＡはソース電極Ｓやドレイン電極Ｄと同じように、アルミニウムなどの金属を所定のパターンにエッチングして形成したものである。一方半導体薄膜５３には、一対のチャネル領域ＣＨ１，ＣＨ２の間に中間ノードＡとなる領域が形成されている。上述した電極ＧＡは、層間絶縁膜５４を介して、この中間ノード領域Ａに対面しており、前述した容量Ｃ２を生成している。ここで平面図（Ａ）に示すように、電極ＧＡは、コンタクトホールＣを介して下側のゲート電極Ｇ１，Ｇ２に接続している。即ち、ゲート電極Ｇ１，Ｇ２と容量電極ＧＡは共通接続されている。本実施形態体では、サンプリング用トランジスタＴ１のゲート容量Ｃ２を形成する絶縁膜５４の膜厚は、一対のトランジスタ素子Ｔ１１，Ｔ１２のゲートＧ１，Ｇ２とチャネル領域ＣＨ１，ＣＨ２の間にある絶縁膜５２の膜厚よりも厚い。即ち、容量Ｃ２の単位面積当たりの容量値と、ゲート（Ｇ１，Ｇ２）とチャネル領域（ＣＨ１，ＣＨ２）の間の単位面積当たりの容量値を比較すると、前者の方が小さい。このため、半導体薄膜５３の中間ノード領域Ａと、層間絶縁膜５４の上に形成された電極ＧＡとで、必要な容量Ｃ２を形成することで、両者のオーバーラップ面積のばらつきに対してマージンが広くなるという利点がある。
【００３２】
図６は、図５に示したダブルゲート構造のサンプリング用トランジスタの変形例を示す模式図である。理解を容易にするため、図５に示したサンプリング用トランジスタと対応する部分には対応する参照番号を付してある。本例は、層間絶縁膜５４の上に形成された容量電極ＧＡを拡大して、一対のトランジスタ素子Ｔ１１，Ｔ１２を上方から覆うようにしている。即ち、一対のトランジスタ素子Ｔ１１，Ｔ１２のチャネル領域ＣＨ１，ＣＨ２は、ゲート（Ｇ１，Ｇ２）とチャネル領域（ＣＨ１，ＣＨ２）を挟んで反対側に形成され且つゲート（Ｇ１，Ｇ２）と同電位の金属からなる電極ＧＡによって覆われている。
【００３３】
この様に本例では、ダブルゲート構造のサンプリング用トランジスタＴ１のチャネル領域（ＣＨ１，ＣＨ２）をアルミニウムなどからなる電極ＧＡで覆う構造となっている。つまり本例のサンプリング用トランジスタはサンドイッチゲート構造となっている。加えて一対のチャネル領域ＣＨ１，ＣＨ２を相互に接続する中間領域Ａもこの金属電極ＧＡで覆われている。この様にサンドイッチゲート構造とすることで、発光時サンプリング用トランジスタＴ１がオフしているときに、サンプリング用トランジスタＴ１のゲート（Ｇ１，Ｇ２）から発生する電界をゲートと逆側で且つゲートと同電位の金属電極ＧＡで打ち消すことができる。これにより、半導体薄膜５３内の電子が層間絶縁膜５４内にトラップされることがほとんどなくなるため、閾電圧の時間に対するシフトを抑制できる。さらに、ダブルゲート構造のサンプリング用トランジスタの中間ノードＡにカップリングを入力することで、動作点的にも信号線側のトランジスタ素子Ｔ１１の閾値変動量を小さくすることが可能となり、発光輝度の時間に対する減少や、スジムラといった画質不良の発生を一層軽減することができる。
【００３４】
本実施形態によって、サンプリング用トランジスタをダブルゲートとし、さらにダブルゲートを構成する２つのトランジスタ素子の接続点とサンプリング用トランジスタの制御ライン間に容量を形成することで、サンプリング用トランジスタがオフ時に接続点に入力されるカップリング量の値を大きくすることができ、発光素子ＥＬ発光時における信号線側のトランジスタのドレインソース間電圧を小さくすることができる。
【００３５】
本実施形態によって、信号線側のトランジスタ素子のドレインソース間電圧を小さくすることができるため、サンプリング用トランジスタ全体としての閾値変動を抑えることができ、発光輝度の時間に対する減少やスジやムラといった画質不良の発生を抑えることができる。
【００３６】
本実施形態によって、接続点Ａと制御ラインＷＳ間に接続される容量Ｃ２を制御ラインに接続されたＡｌ電極ＧＡとＰｏｌｙ−Ｓｉ膜５３で形成することでプロセス起因のバラツキに対してマージンを大きくとることができる。
【００３７】
本実施形態によって、制御ラインに接続されたＡｌでＰｏｌｙ−Ｓｉ領域を全て覆うことでサンドイッチゲート構造とし、前述のダブルゲートの中間点へのカップリング量の増加に加えてゲートから発生する電界による効果を軽減することができるため、サンプリング用トランジスタ全体としての閾値変動を抑えることができ、発光輝度の時間に対する減少やスジやムラといった画質不良の発生を抑えることができる。
【００３８】
図７は本発明にかかる表示装置の第３実施形態を示す模式的な回路図である。理解を容易にするため、図２に示した第１実施形態と対応する部分には対応する参照番号を付してある。本実施形態にかかるサンプリング用トランジスタＴ１は、一対のトランジスタ素子Ｔ１１，Ｔ１２のチャネル長が異なっている。具体的には、一対のトランジスタ素子Ｔ１１，Ｔ１２は、信号線ＳＬ側にあるトランジスタ素子Ｔ１１のチャネル長が、駆動用トランジスタＴ２のゲートＧ側にあるトランジスタ素子Ｔ１２のチャネル長よりも長い。好ましくは、一対のトランジスタ素子Ｔ１１，Ｔ１２はチャネル幅が等しい。
【００３９】
本実施形態ではサンプリング用トランジスタＴ１をダブルゲート構造とし、更にダブルゲートを構成する２つのトランジスタのうち、信号線側のトランジスタチャネル長を駆動用トランジスタのゲート側のトランジスタチャネル長よりも大きくすることを特徴とする。一般にトランジスタの時間に対する閾電圧変化量はそのチャネル長が長ければ小さくなる傾向にある。本実施形態を用いることで前述のように信号書込み終了時でのカップリングによる信号線側のトランジスタの動作点の軽減効果に加えて、チャネル長を大きくすることによる軽減効果も加えることができる。また、サンプリング用トランジスタ全体としての閾電圧の経時変化量は前述の通り、時間が経つにつれて信号線側のトランジスタ素子の閾電圧の変動量によって決定されるので、本実施形態を用いることでサンプリング用トランジスタ全体としての閾電圧の変動量を更に小さく抑えることができる。その結果、発光輝度の時間に対する減少やスジやムラといった画質不良の発生を軽減することができる。また本実施形態は画素回路におけるサンプリング用トランジスタのみに限らず、数μ秒オーダーでオン、オフを行うスイッチングトランジスタについて適用可能であり、そのオン時間の経時変化を小さくすることが可能となっている。
【００４０】
次に、本発明にかかる表示装置の全体的な動作を詳細に説明する。図８は、本発明にかかる表示装置の回路構成を示す回路図である。図示を簡単にし且つ理解を容易にするため、本表示装置の画素アレイ部１に、１個分の画素回路を代表して表してある。本画素回路２は、有機ＥＬデバイスなどで代表される２端子型（ダイオード型）の発光素子ＥＬと、Ｎチャネル型のサンプリング用トランジスタＴ１と、同じくＮチャネル型の駆動用トランジスタＴ２と、薄膜タイプの保持容量Ｃ１とで構成されている。サンプリング用トランジスタＴ１はそのゲートが走査線ＷＳに接続し、そのソース及びドレインの一方が信号線ＳＬに接続し、他方が駆動用トランジスタＴ２のゲートＧに接続している。駆動用トランジスタＴ２は、そのソース及びドレインの一方が発光素子ＥＬに接続し、他方が給電線ＤＳに接続している。本形態は駆動用トランジスタＴ２がＮチャネル側であり、発光素子ＥＬの発光時におけるドレイン側が給電線ＤＳに接続し、ソースＳ側が発光素子ＥＬのアノード側に接続している。発光素子ＥＬのカソードは所定のカソード電位Ｖｃａｔに固定されている。保持容量Ｃ１は駆動用トランジスタＴ２のソースＳとゲートＧとの間に接続している。かかる構成を有する画素２に対して、制御用スキャナ（ライトスキャナ）４は、走査線ＷＳを低電位と高電位の間で切り換えることで順次制御信号を出力し、画素２を行単位で線順次走査する。電源スキャナ（ドライブスキャナ）５は、線順次走査に合わせて各給電線ＤＳに第１電位Ｖｃｃと第２電位Ｖｓｓで切換る電源電圧を供給している。信号セレクタ（水平セレクタ）３は、線順次走査に合わせて列状の信号線ＳＬに映像信号となる信号電位Ｖｓｉｇと基準電位Ｖｏｆｓを供給している。
【００４１】
かかる構成において、サンプリング用トランジスタＴ１は、信号線ＳＬに供給された映像信号が信号電位Ｖｓｉｇにある時間帯に、制御用スキャナ（ライトスキャナ）４から走査線ＷＳに供給された制御パルスが立上ってから立下るまでの間オンし、信号線ＳＬから信号電位Ｖｓｉｇをサンプリングして保持容量Ｃ１に書き込むと共に、そのとき駆動用トランジスタＴ２に流れる駆動電流を保持容量Ｃ１に負帰還し、以って駆動用トランジスタＴ２の移動度μに対する補正を保持容量Ｃ１に書き込まれた信号電位にかける。
【００４２】
図８に示した画素回路は、上述した移動度補正機能に加え閾電圧補正機能も備えている。即ち電源スキャナ（ドライブスキャナ）５はサンプリング用トランジスタＴ１が信号電位Ｖｓｉｇをサンプリングする前に、第１タイミングで給電線ＤＳを第１電位Ｖｃｃから第２電位Ｖｓｓに切り換える。制御用スキャナ（ライトスキャナ）４は、同じくサンプリング用トランジスタＴ１が信号電位Ｖｓｉｇをサンプリングする前に、第２タイミングでサンプリング用トランジスタＴ１を導通させて信号線ＳＬから基準電位Ｖｏｆｓを駆動用トランジスタＴ２のゲートＧに印加すると共に、発光時における駆動用トランジスタＴ２のソースＳを第２電位Ｖｓｓにセットする。電源スキャナ（ドライブスキャナ）５は、第２タイミングの後の第３タイミングで、給電線ＤＳを第２電位Ｖｓｓから第１電位Ｖｃｃに切り換えて、駆動用トランジスタＴ２の閾電圧Ｖｔｈに相当する電圧を保持容量Ｃ１に保持しておく。かかる閾電圧補正機能より、本表示装置は画素毎にばらつく駆動用トランジスタＴ２の閾電圧Ｖｔｈの影響をキャンセルすることができる。なお、第１タイミングと第２タイミングの前後は問わない。
【００４３】
図８に示した画素回路２はさらにブートストラップ機能も備えている。即ちライトスキャナ４は、保持容量Ｃ１に信号電位Ｖｓｉｇが保持された時点で、サンプリング用トランジスタＴ１を非導通状態にして駆動用トランジスタＴ２のゲートＧを信号線ＳＬから電気的に切り離し、以って駆動用トランジスタＴ２のソース電位の変動にゲート電位が連動しゲートＧとソースＳ間の電圧Ｖｇｓを一定に維持する。発光素子ＥＬの電流／電圧特性が経時変動しても、ゲート電圧Ｖｇｓを一定に維持することができ、輝度の変化が生じない。
【００４４】
図９は、図８に示した画素の動作説明に供するタイミングチャートである。なおこのタイミングチャートは一例であって、図８に示した画素回路の制御シーケンスは図９のタイミングチャートに限られるものではない。このタイミングチャートは時間軸を共通にして、走査線ＷＳの電位変化、給電線ＤＳの電位変化、信号線ＳＬの電位変化を表してある。走査線ＷＳの電位変化は制御信号を表し、サンプリング用トランジスタＴ１の開閉制御を行っている。給電線ＤＳの電位変化は、電源電圧Ｖｃｃ，Ｖｓｓの切換えを表している。また信号線ＳＬの電位変化は入力信号の信号電位Ｖｓｉｇと基準電位Ｖｏｆｓの切換えを表している。またこれらの電位変化と並行に、駆動用トランジスタＴ２のゲートＧ及びソースＳの電位変化も表している。前述したようにゲートＧとソースＳの電位差がＶｇｓである。
【００４５】
このタイミングチャートは画素の動作の遷移に合わせて期間を（１）〜（７）のように便宜的に区切ってある。当該フィールドに入る直前の期間（１）では発光素子ＥＬが発光状態にある。その後線順次走査の新しいフィールドに入ってまず最初の期間（２）で給電線ＤＳを第１電位Ｖｃｃから第２電位Ｖｓｓに切り換える。次の期間（３）に進み入力信号をＶｓｉｇからＶｏｆｓに切り換える。さらに次の期間（４）でサンプリングトランジスタＴ１をオンする。この期間（２）〜（４）で駆動用トランジスタＴ２のゲート電圧及び発光時におけるソース電圧を初期化する。その期間（２）〜（４）は閾電圧補正のための準備期間であり、駆動用トランジスタＴ２のゲートＧがＶｏｆｓに初期化される一方、ソースＳがＶｓｓに初期化される。続いて閾値補正期間（５）で実際に閾電圧補正動作が行われ、駆動用トランジスタＴ２のゲートＧとソースＳとの間に閾電圧Ｖｔｈに相当する電圧が保持される。実際にはＶｔｈに相当する電圧が、駆動用トランジスタＴ２のゲートＧとソースＳとの間に接続された保持容量Ｃ１に書き込まれることになる。一旦サンプリング用トランジスタＴ１をオフした後、書込期間／移動度補正期間（６）に進む。ここで映像信号の信号電位ＶｓｉｇがＶｔｈに足し込まれる形で保持容量Ｃ１に書き込まれると共に、移動度補正用の電圧ΔＶが保持容量Ｃ１に保持された電圧から差し引かれる。この書込期間／移動度補正期間（６）では、信号線ＳＬが信号電位Ｖｓｉｇにある時間帯にサンプリング用トランジスタＴ１を導通状態にする必要がある。この後発光期間（７）に進み、信号電位Ｖｓｉｇに応じた輝度で発光素子が発光する。その際信号電位Ｖｓｉｇは閾電圧Ｖｔｈに相当する電圧と移動度補正用の電圧ΔＶとによって調整されているため、発光素子ＥＬの発光輝度は駆動用トランジスタＴ２の閾電圧Ｖｔｈや移動度μのばらつきの影響を受けることはない。なお発光期間（７）の最初でブートストラップ動作が行われ、駆動用トランジスタＴ２のゲートＧ／ソースＳ間電圧Ｖｇｓを一定に維持したまま、駆動用トランジスタＴ２のゲート電位及びソース電位が上昇する。
【００４６】
引き続き図１０〜図１７を参照して、図８に示した画素回路の動作を詳細に説明する。まず図１０に示したように発光期間（１）では、電源電位がＶｃｃにセットされ、サンプリング用トランジスタＴ１はオフしている。このとき駆動用トランジスタＴ２は飽和領域で動作するようにセットされているため、発光素子ＥＬに流れる駆動電流Ｉｄｓは駆動用トランジスタＴ２のゲートＧ／ソースＳ間に印加される電圧Ｖｇｓに応じて、前述したトランジスタ特性式で示される値を取る。
【００４７】
続いて図１１に示すように準備期間（２），（３）に入ると給電線（電源ライン）の電位をＶｓｓにする。このときＶｓｓは発光素子ＥＬの閾電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和よりも小さくなるように設定している。即ちＶｓｓ＜Ｖｔｈｅｌ＋Ｖｃａｔであるので、発光素子ＥＬは消灯し、電源ライン側が駆動用トランジスタＴ２のソースとなる。このとき発光素子ＥＬのアノードはＶｓｓに充電される。
【００４８】
さらに図１２に示すように次の準備期間（４）に入ると、信号線ＳＬの電位がＶｏｆｓになる一方サンプリング用トランジスタＴ１がオンして、駆動用トランジスタＴ２のゲート電位をＶｏｆｓとする。この様にして発光時における駆動用トランジスタＴ２のソースＳ及びゲートＧが初期化され、このときのゲートソース間電圧ＶｇｓはＶｏｆｓ−Ｖｓｓの値となる。Ｖｇｓ＝Ｖｏｆｓ−Ｖｓｓは駆動用トランジスタＴ２の閾電圧Ｖｔｈよりも大きな値となるように設定されている。この様にＶｇｓ＞Ｖｔｈになるように駆動用トランジスタＴ２を初期化することで、次に来る閾電圧補正動作の準備が完了する。
【００４９】
続いて図１３に示すように閾電圧補正期間（５）に進むと、給電線ＤＳ（電源ライン）の電位がＶｃｃに戻る。電源電圧をＶｃｃとすることで発光素子ＥＬのアノードが駆動用トランジスタＴ２のソースＳとなり、図示のように電流が流れる。このとき発光素子ＥＬの等価回路は図示のようにダイオードＴｅｌと容量Ｃｅｌの並列接続で表される。アノード電位（即ちソース電位Ｖｓｓ）がＶｃａｔ＋Ｖｔｈｅｌよりも低いので、ダイオードＴｅｌはオフ状態にあり、そこに流れるリーク電流は駆動用トランジスタＴ２に流れる電流よりもかなり小さい。よって駆動用トランジスタＴ２に流れる電流はほとんどが保持容量Ｃ１と等価容量Ｃｅｌを充電するために使われる。その後一旦サンプリング用トランジスタをオフする。
【００５０】
図１４は図１３に示した閾電圧補正期間（５）における駆動用トランジスタＴ２のソース電圧の時間変化を表している。図示するように、駆動用トランジスタＴ２のソース電圧（即ち発光素子ＥＬのアノード電圧）は時間と共にＶｓｓから上昇する。閾電圧補正期間（５）が経過すると駆動用トランジスタＴ２はカットオフし、そのソースＳとゲートＧとの間の電圧ＶｇｓはＶｔｈとなる。このときソース電位はＶｏｆｓ−Ｖｔｈで与えられる。この値Ｖｏｆｓ−Ｖｔｈは依然としてＶｃａｔ＋Ｖｔｈｅｌよりも低くなっていれば、発光素子ＥＬは遮断状態にある。
【００５１】
次に図１５に示すように書込期間／移動度補正期間（６）に入ると、サンプリング用トランジスタＴ１を再びオンした状態で信号線ＳＬの電位をＶｏｆｓからＶｓｉｇに切り換える。このとき信号電位Ｖｓｉｇは階調に応じた電圧となっている。駆動用トランジスタＴ２のゲート電位はサンプリング用トランジスタＴ１をオンしているためＶｓｉｇとなる。一方ソース電位は電源Ｖｃｃから電流が流れるため時間と共に上昇していく。この時点でも駆動用トランジスタＴ２のソース電位が発光素子ＥＬの閾電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和を超えていなければ、駆動用トランジスタＴ２から流れる電流はもっぱら等価容量Ｃｅｌと保持容量Ｃ１の充電に使われる。このとき既に駆動用トランジスタＴ２の閾電圧補正動作は完了しているため、駆動用トランジスタＴ２が流す電流は移動度μを反映したものとなる。具体的に言うと移動度μが大きい駆動用トランジスタＴ２はこのときの電流量が大きく、ソースの電位上昇分ΔＶも大きい。逆に移動度μが小さい場合駆動用トランジスタＴ２の電流量が小さく、ソースの上昇分ΔＶは小さくなる。かかる動作により駆動用トランジスタＴ２のゲート電圧Ｖｇｓは移動度μを反映してΔＶだけ圧縮され、移動度補正期間（６）が完了した時点で完全に移動度μを補正したＶｇｓが得られる。
【００５２】
図１６は、上述した移動度補正期間（６）における駆動用トランジスタＴ２のソース電圧の時間的な変化を示すグラフである。図示するように駆動用トランジスタＴ２の移動度が大きいとソース電圧は速く上昇し、それだけＶｇｓが圧縮される。即ち移動度μが大きいとその影響を打ち消すようにＶｇｓが圧縮され、駆動電流が抑制できる。一方移動度μが小さい場合駆動用トランジスタＴ２のソース電圧はそれほど速く上昇しないので、Ｖｇｓも強く圧縮を受けることはない。したがって移動度μが小さい場合、駆動用トランジスタのＶｇｓは小さい駆動能力を補うように大きな圧縮がかからない。
【００５３】
図１７は発光期間（７）の動作状態を表している。この発光期間（７）ではサンプリング用トランジスタＴ１をオフして発光素子ＥＬを発光させる。駆動用トランジスタＴ２のゲート電圧Ｖｇｓは一定に保たれており、駆動用トランジスタＴ２は前述した特性式に従って一定の電流Ｉｄｓ´を発光素子ＥＬに流す。発光素子ＥＬのアノード電圧（即ち駆動用トランジスタＴ２のソース電圧）は発光素子ＥＬにＩｄｓ´という電流が流れるため、Ｖｘまで上昇しこれがＶｃａｔ＋Ｖｔｈｅｌを超えた時点で発光素子ＥＬが発光する。発光素子ＥＬは発光時間が長くなるとその電流／電圧特性は変化してしまう。そのため図１７に示したソースＳの電位が変化する。しかしながら駆動用トランジスタＴ２のゲート電圧Ｖｇｓはブートストラップ動作により一定値に保たれているので、発光素子ＥＬに流れる電流Ｉｄｓ´は変化しない。よって発光素子ＥＬの電流／電圧特性が劣化しても、一定の駆動電流Ｉｄｓ´が常に流れていて、発光素子ＥＬの輝度が変化することはない。
【００５４】
図９に示した画素回路の動作シーケンスでは、移動度補正時間（信号書込時間）の適応制御を行っている。具体的には、サンプリング用トランジスタＴ１のゲートに印加する制御信号パルスの立下りに傾斜をつけることで、信号書込期間（即ち移動度補正期間）の適応制御を行っている。適応制御とは、信号電位に応じて移動度補正期間が最適となるように、自動的に可変調整する方式である。映像信号の信号電位は黒レベルから白レベルまで階調に応じて変化する。最適な移動度補正時間は必ずしも一定ではなく、映像信号の階調レベルに依存している。一般的な傾向として、輝度が白レベルのとき最適な移動度補正期間は短く、輝度が黒レベルのとき最適な移動度補正期間は長くなる。
【００５５】
図１８を参照して、上述した移動度補正期間の適応制御を具体的に説明する。走査線ＷＳに供給される制御信号パルスは特徴的な立下り波形を有しており、最初に急峻でその後なだらかに変化し、最後に再び急峻に立下る形状となっている。この立下り波形はサンプリング用トランジスタＴ１の制御端（ゲート）に印加される。一方このサンプリング用トランジスタＴ１のソースには信号電位Ｖｓｉｇが印加される。従ってサンプリング用トランジスタＴ１のオンオフを制御するゲート電圧Ｖｇｓは、ソースに印加される信号電位Ｖｓｉｇに依存している。
【００５６】
白表示のときの信号電位をＶｓｉｇ白とし、サンプリング用トランジスタＴ１の閾電圧をＶｔｈＴ１とすると、制御信号パルスの立下りが丁度鎖線で示すＶｓｉｇ白＋ＶｔｈＴ１のレベルを横切ったとき、サンプリング用トランジスタＴ１がオフする。このオフするタイミングは制御信号パルスが丁度急峻に立下り始めた時点であるので、サンプリング用トランジスタＴ１がオンしてからオフするまでの白表示時信号書込み期間は短くなる。よって白表示時における移動度補正期間も短くなる。
【００５７】
一方黒表示時の信号電位をＶｓｉｇ黒とすると、図示のように制御信号パルスの立下り部分が点線で示すＶｓｉｇ黒＋ＶｔｈＴ１を下回ったときにサンプリング用トランジスタＴ１がオフする。よって黒表示時の信号書込み期間は長くなる。この様にして信号電位に応じた移動度補正期間の適応制御を行っている。
【００５８】
この様にサンプリング用トランジスタＴ１のゲートに印加する制御波形の立下りに傾斜を付けることで、全階調にわたって適切な移動度補正をかけることができ、スジやムラのない均一な画質を得ることが可能である。特に本発明ではサンプリング用トランジスタＴ１としてダブルゲート構造を採用することにより、サンプリング用トランジスタＴ１の閾電圧ＶｔｈＴ１の変動を抑えている。従って上述した移動度補正時間の適応制御を安定的に行うことができる。ダブルゲート構造を有しないサンプリング用トランジスタＴ１は、経時的にＶｔｈＴ１が変動していくため、移動度補正時間も変化してしまい、最適な適応制御を安定的に行うことができない。
【００５９】
図１９は、ダブルゲート構造ではない通常のサンプリング用トランジスタＴ１を示す模式的な断面図である。理解を容易にするため、図３に示したダブルゲート構造のサンプリング用トランジスタＴ１と対応する部分には対応する参照番号を付してある。図示するように単純構造のサンプリング用トランジスタＴ１は、基板５１の上にゲート電極Ｇが形成されており、その上にゲート絶縁膜５２を介して半導体薄膜５３が島状に形成されている。この半導体薄膜５３で、ゲート電極Ｇと対向する部分がチャネル領域ＣＨとなり、その両側がソース領域とドレイン領域になる。半導体薄膜５３は層間絶縁膜５４により被覆されており、その上にソース電極Ｓとドレイン電極Ｄが形成されている。前述したように、ソース電極Ｓは信号線ＳＬ側に接続し、ドレイン電極Ｄは駆動用トランジスタＴ２のゲートＧ側に接続する。
【００６０】
ここで発光素子ＥＬ発光時（特に白表示時）のサンプリング用トランジスタＴ１の動作点について考える。前述の通り信号書込み終了後にサンプリング用トランジスタＴ１をオフした後、駆動用トランジスタＴ２のゲートはソースの上昇とともにブートストラップ上昇するため、その電圧は信号電圧Ｖｓｉｇよりも高い電圧となる。また信号線電圧はＶｏｆｓとＶｓｉｇを繰り返すこととなる。
【００６１】
しかしながら図１９に示す通り白発光時においてサンプリング用トランジスタＴ１のゲートドレイン間（サンプリング用トランジスタＴ１のゲートと駆動用トランジスタＴ２のゲート間）には大きな電界がかかることとなる。図中のＶｓｉｇ白は白表示時の駆動用トランジスタのゲート電位、Ｖｓｓｗｓはサンプリング用トランジスタＴ１のオフ電位であり、Ｖｓｓｗｓ＜Ｖｏｆｓ＜Ｖｓｉｇ白である。その結果、電界が発生し続けるとＰｏｌｙ−Ｓｉ膜５３内の電子がＰｏｌｙ−Ｓｉ上の絶縁膜５４にトラップされてしまい、電界を打ち消す方向に逆電界を発生させようとする。このトラップされた電子はサンプリング用トランジスタＴ１がオンする際にも存在するために、この逆側の電界によってサンプリング用トランジスタＴ１の閾電圧が負側へシフトしてしまう。またこの変化は時間とともにより顕著に現れてくる。
【００６２】
サンプリング用トランジスタＴ１の閾値が負側にシフトしてしまうと図２０に示すように白表示時、黒表示時における移動度補正時間がシフトした閾電圧分だけ長くなってしまう。この効果は特にサンプリング用トランジスタＴ１の制御波形がなまる立下りにおいて顕著に現れる。前述のように白表示時は移動度補正時間自体が短く、電源から供給される電流が大きいので移動度補正時間が少しでも長くなってしまうと駆動用トランジスタＴ２のソース電圧の上昇が大きく、発光素子ＥＬに流れる電流が小さくなり、発光輝度が時間とともに減少したり、スジやムラといった画質不良が発生したりする。サンプリング用トランジスタＴ１の制御波形は図１８に示すように立下りはなまっている。このため、オフ時には少しの閾電圧変化量でもその補正時間の変化量は大きくなってしまう。
【００６３】
本発明にかかる表示装置は、図２１に示すような薄膜デバイス構成を有する。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスタ部（図では１個のＴＦＴを例示）、保持容量などの容量部及び有機ＥＬ素子などの発光部とを含む。基板の上にＴＦＴプロセスでトランジスタ部や容量部が形成され、その上に有機ＥＬ素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。
【００６４】
本発明にかかる表示装置は、図２２に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機ＥＬ素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部（画素マトリックス部）を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてももよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばＦＰＣ（フレキシブルプリントサーキット）を設けてもよい。
【００６５】
以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなど、電子機器の本体部に入力された、若しくは、電子機器の本体部内で生成した情報を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイ(表示部)に適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。
【００６６】
図２３は本発明が適用されたテレビであり、フロントパネル１２、フィルターガラス１３等から構成される映像表示画面１１を含み、本発明の表示装置をその映像表示画面１１に用いることにより作製される。
【００６７】
図２４は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部１５、表示部１６、コントロールスイッチ、メニュースイッチ、シャッター１９等を含み、本発明の表示装置をその表示部１６に用いることにより作製される。
【００６８】
図２５は本発明が適用されたノート型パーソナルコンピュータであり、本体２０には文字等を入力するとき操作されるキーボード２１を含み、本体カバーには画像を表示する表示部２２を含み、本発明の表示装置をその表示部２２に用いることにより作製される。
【００６９】
図２６は本発明が適用された携帯端末装置であり、左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体２３、下側筐体２４、連結部（ここではヒンジ部）２５、ディスプレイ２６、サブディスプレイ２７、ピクチャーライト２８、カメラ２９等を含み、本発明の表示装置をそのディスプレイ２６やサブディスプレイ２７に用いることにより作製される。
【００７０】
図２７は本発明が適用されたビデオカメラであり、本体部３０、前方を向いた側面に被写体撮影用のレンズ３４、撮影時のスタート／ストップスイッチ３５、モニター３６等を含み、本発明の表示装置をそのモニター３６に用いることにより作製される。
【図面の簡単な説明】
【００７１】
【図１】本発明にかかる表示装置の全体構成を示すブロック図である。
【図２】本発明にかかる表示装置の第１実施形態を示す画素回路図である。
【図３】図２に示した画素回路に含まれるサンプリング用トランジスタのダブルゲート構造を示す模式的な断面図である。
【図４】本発明にかかる表示装置の第２実施形態を示す画素回路図である。
【図５】図４に示した画素回路に含まれるサンプリング用トランジスタのダブルゲート構造を示す模式的な平面図及び断面図である。
【図６】図５に示した実施形態の変形例を示す平面図及び断面図である。
【図７】本発明にかかる表示装置の第３実施形態を示す回路図である。
【図８】本発明にかかる表示装置の構成例を示す回路図である。
【図９】図８に示した表示装置の動作説明に供するタイミングチャートである。
【図１０】図８に示した画素の動作説明に供する模式図である。
【図１１】同じく動作説明に供する模式図である。
【図１２】同じく動作説明に供する模式図である。
【図１３】同じく動作説明に供する模式図である。
【図１４】同じく動作説明に供するグラフである。
【図１５】同じく動作説明に供する模式図である。
【図１６】同じく動作説明に供するグラフである。
【図１７】同じく動作説明に供する模式図である。
【図１８】同じく動作説明に供する波形図である。
【図１９】サンプリング用トランジスタの参考例を示す断面図である。
【図２０】図１９に示した参考例の問題点の説明に供する波形図である。
【図２１】本発明にかかる表示装置のデバイス構成を示す断面図である。
【図２２】本発明にかかる表示装置のモジュール構成を示す平面図である。
【図２３】本発明にかかる表示装置を備えたテレビジョンセットを示す斜視図である。
【図２４】本発明にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。
【図２５】本発明にかかる表示装置を備えたノート型パーソナルコンピューターを示す斜視図である。
【図２６】本発明にかかる表示装置を備えた携帯端末装置を示す模式図である。
【図２７】本発明にかかる表示装置を備えたビデオカメラを示す斜視図である。
【図２８】従来の表示装置の一例を示す回路図である。
【図２９】発光素子の電流／電圧特性を示すグラフである。
【図３０】従来の表示装置の他の例を示す回路図である。
【符号の説明】
【００７２】
１・・・画素アレイ部、２・・・画素、３・・・信号セレクタ、４・・・制御用スキャナ、５・・・電源スキャナ、５１・・・基板、５２・・・ゲート絶縁膜、５３・・・半導体薄膜、５４・・・層間絶縁膜、Ｔ１・・・サンプリング用トランジスタ、Ｔ１１・・・トランジスタ素子、Ｔ１２・・・トランジスタ素子、Ｔ２・・・駆動用トランジスタ、Ｃ１・・・保持容量、Ｃ２・・・容量、ＥＬ・・・発光素子、ＷＳ・・・走査線、ＤＳ・・・給電線、ＳＬ・・・信号線
【図１】
2010039397.tif 000003
【図２】
2010039397.tif 000004
【図３】
2010039397.tif 000005
【図４】
2010039397.tif 000006
【図５】
2010039397.tif 000007
【図６】
2010039397.tif 000008
【図７】
2010039397.tif 000009
【図８】
2010039397.tif 000010
【図９】
2010039397.tif 000011
【図１０】
2010039397.tif 000012
【図１１】
2010039397.tif 000013
【図１２】
2010039397.tif 000014
【図１３】
2010039397.tif 000015
【図１４】
2010039397.tif 000016
【図１５】
2010039397.tif 000017
【図１６】
2010039397.tif 000018
【図１７】
2010039397.tif 000019
【図１８】
2010039397.tif 000020
【図１９】
2010039397.tif 000021
【図２０】
2010039397.tif 000022
【図２１】
2010039397.tif 000023
【図２２】
2010039397.tif 000024
【図２３】
2010039397.tif 000025
【図２４】
2010039397.tif 000026
【図２５】
2010039397.tif 000027
【図２６】
2010039397.tif 000028
【図２７】
2010039397.tif 000029
【図２８】
2010039397.tif 000030
【図２９】
2010039397.tif 000031
【図３０】
2010039397.tif 000032