(57)【要約】【課題】  システム開発のコストを低減し、かつ最終製品使用者の幅広いニーズに対応した製品やチップの開発を可能にし、また、最終製品使用者が後からネットワークを経由して「機能」あるいは「性能」をソフトウェアあるいはデータの形で入手することを可能にする。【解決手段】  第１ＣＰＵコアを有する基本ＩＰ群、第２ＣＰＵコアを有する拡張ＩＰ群、及び認証ＩＰを具備するチップを有し、前記第１ＣＰＵコアは、前記チップの出荷時までに使用可能とされ、前記第２ＣＰＵコアは、前記チップの前記出荷時には稼動を制限され、前記認証ＩＰによって前記制限を解除されることを特徴とする。【選択図】  図１
2010039964.tif 000002
【特許請求の範囲】
【請求項１】
第１ＣＰＵコアを有する基本ＩＰ群、複数の第２ＣＰＵコアを有する拡張ＩＰ群、及び認証ＩＰを具備するチップを有し、
前記第１ＣＰＵコアは、前記チップの出荷時までに稼動が可能な状態とされ、
前記複数の第２ＣＰＵコアは、前記チップの前記出荷時には稼動を制限され、前記認証ＩＰによって前記制限を解除されることを特徴とする半導体集積回路装置。
【請求項２】
請求項１記載の半導体集積回路装置において、
前記第１ＣＰＵコアと前記複数の第２ＣＰＵコアのそれぞれは、同一のコアであることを特徴とする半導体集積回路装置。
【請求項３】
請求項２記載の半導体集積回路装置において、
前記複数の第２ＣＰＵコアのそれぞれは、前記第１ＣＰＵコアの冗長セルとして稼動されることを特徴とする半導体集積回路装置。
【請求項４】
請求項１記載の半導体集積回路装置において、
前記複数の第２ＣＰＵコアのそれぞれは、同一のコアであることを特徴とする半導体集積回路装置。
【請求項５】
請求項１記載の半導体集積回路装置において、
前記認証ＩＰは、前記半導体集積回路装置の外部のプロバイダに対し、前記複数の第２ＣＰＵコアの前記制限を解除することを要求するための第１情報を送信することを特徴とする葉半導体集積回路装置。
【請求項６】
請求項１記載の半導体集積回路装置において、
前記認証ＩＰは、前記半導体集積回路装置の外部のプロバイダから、前記複数の第２ＣＰＵコアの前記制限を解除するための第２情報を受信することを特徴とする半導体集積回路装置。
【請求項７】
請求項６記載の半導体集積回路装置において、
前記第２情報は、前記複数の第２ＣＰＵコアが用いるためのソフトウェア又はデータを有すること特徴とする半導体集積回路装置。
【請求項８】
請求項７記載の半導体集積回路装置において、
前記第２記憶情報を格納するための第１記憶媒体をさらに有し、
前記第１記憶媒体の記憶情報は、前記認証ＩＰによって、前記半導体集積回路装置の外部へコピーすることが禁止されていることを特徴とする半導体集積回路装置。
【請求項９】
請求項６記載の半導体集積回路装置において、
前記認証ＩＰが前記第２情報を受信したことを示す第３情報を格納するための第２記憶媒体をさらに有することを特徴とする半導体集積回路装置。
【請求項１０】
請求項９記載の半導体集積回路装置において、
前記第２ＣＰＵコアの稼動時間を測定するための時計をさらに有し、
前記第２情報は、前記第２情報の使用期限を示す情報を有し、
前記第２記憶媒体は、前記第３情報を受信した時刻を示す第４情報をさらに格納することを特徴とする半導体集積回路装置。
【請求項１１】
請求項６記載の半導体集積回路装置において、
前記第２記憶媒体は、複数の機能からなるグループに対して前記複数の第２ＣＰＵの前記制限を解除する第５情報をさらに格納し、
前記認証ＩＰは、前記第５情報が前記第２記憶媒体に格納されている間は、前記複数の機能に対応したソフトウェア又はデータを受信することを特徴とする半導体集積回路装置。
【請求項１２】
請求項１記載の半導体集積回路装置において、
前記複数の第２ＣＰＵコアの稼働時間を測定するための時計と、
第２記憶媒体とをさらに有し、
前記認証ＩＰは、前記半導体集積回路装置の外部のプロバイダから、複数の機能を有するサービスへの加入を示し、かつ使用期限の設定された第６情報を送信して、前記第２記憶媒体に格納し
前記認証ＩＰは、前記第６情報が前記第２記憶媒体に格納されかつ前記時計の示す前記稼働時間が前記使用期限の範囲内にある場合は、前記複数の第２ＣＰＵコアの前記制限を解除する情報及び前記複数の機能に対応したソフトウェア又はデータを受信することが可能となることを特徴とする半導体集積回路装置。
【請求項１３】
請求項６記載の半導体集積回路装置において、
前記複数の第２ＣＰＵコアのうち前記制限を解除されたものは、前記第１ＣＰＵコアと演算の並列処理を行うことを特徴とする半導体集積回路装置。
【請求項１４】
請求項６記載の情報処理装置において、
前記第２情報の受信は、前記基本ＩＰ群のソフトウェアのアップロードと併せて行われることを特徴とする半導体集積回路装置。
【請求項１５】
請求項８記載の半導体集積回路装置において、
前記第１記憶媒体は、不揮発メモリ又は磁気記録装置であることを特徴とする半導体集積回路装置。
【請求項１６】
請求項９記載の半導体集積回路装置において、
前記第２記憶媒体は、不揮発メモリ又は磁気記憶装置であることを特徴とする半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特に利用シーンやユーザに応じて機能・性能を適応させることができ、それに応じた料金収集が可能な半導体集積回路装置に関する。
【背景技術】
【０００２】
例えば、プラズマＴＶや液晶ＴＶなどのデジタル家電に組み込むチップは、所望の動きまたは動作をするように専用のものが製品毎に開発されて、使用されている。そのような中で、いくつかの開発でチップ開発を共通化する方法として、例えば特開２００２−２３０４２９号に開示された方法では、複数の機能（ＩＰ）をあらかじめ埋め込んだチップを開発し、チップにユニークな識別番号を内蔵し、暗号化したＩＤ番号をデータベースセンタで管理することで、ネットワーク機器に組み込むチップの利用料金の回収を可能にするシステムの提案がなされている。
【０００３】
【特許文献１】特開２００２−２３０４２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記したデジタル家電事業においては、販売競争が激化され、コスト競争に陥り、各デジタル家電のメーカは収益確保が困難な状況になっている。このような中では、特にコストがかかる高性能なチップの開発、採用が困難になっている。これは逆に製品の優位化を阻害し、デジタル家電そのものの他社に対する優位化が薄らぎ、上記コスト競争を引き起こし、負のスパイラルが形成されている。基本性能のみを低コストにサポートする傾向が強まり、ユーザの幅広いニーズに対応した製品やチップの開発ができない。
【０００５】
特許文献１に開示された方法では、複数の製品をまたがって共通のチップを開発し、最終製品間での部品の共通化によって上記コスト低減を図ることができ、ユーザの幅広いニーズに対応した製品やチップの開発が可能である。しかし、機能をＩＰとして予め搭載する必要があるために、その機能の全てをチップ出荷までに検証する必要があり、使用頻度の少ないあるいは可能性として全く使用しないような機能の組み合わせまで全件、検査し、保証する必要が生じる。したがって、共通化したチップの開発費が著しく増加するという課題がある。
【課題を解決するための手段】
【０００６】
本発明で上記課題を解決する主な手段は、第１ＣＰＵコアを有する基本ＩＰ群、第２ＣＰＵコアを有する拡張ＩＰ群、及び認証ＩＰを具備するチップを有し、第１ＣＰＵコアの稼動は、チップの出荷時までに決定され、第２ＣＰＵコアは、チップの前記出荷時には稼動を制限され、認証ＩＰによって制限を解除されることを特徴とする。
【発明の効果】
【０００７】
本発明の半導体集積回路装置によれば、システム開発のコスト低減を図ることができ、幅広いニーズに対応した製品やチップの開発が可能である。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の実施形態を説明する。
【０００９】
図１に本発明の基本構成図を示す。100, 200は本発明のシステムを実現する機能拡張可能チップであり、システム１、システム２はそれぞれ、そのチップを用いた機能拡張可能なシステムである。ここで、システムとは例えば、デジタル家電等を想定している。特に、本実施例の拡張可能チップを用いて機能や性能を拡張できるものを想定している。それらは常時あるいは機能拡張・変更時にネットワークに接続され、そのネットワークを介して拡張機能データセンタおよびプロバイダ（ここではプロバイダは、課金処理を行うための課金センタとしての役割も果たすことを想定している）に接続されている。拡張可能チップはそれぞれ、認証ＩＰ101、201、基本ＩＰ群102、202、拡張ＩＰ群103、203を具備している。
【００１０】
本実施例においては、基本ＩＰ群は出荷時に使用可能とされ、拡張ＩＰ群は出荷時には使用を制限されている。そして、認証ＩＰによって、拡張ＩＰ群の制限が解除される。この構成により、高スペックを求めるユーザからの機能拡張要求にしたがって、機能拡張チップの中の拡張ＩＰ群を用いて要求された機能を実現することができる。また、基本ＩＰ群の機能で十分なユーザにとっては、後述する拡張ＩＰ群への課金が不要となり、低コストで基本ＩＰの機能を享受することが可能となる。よって、本実施例の発明を適用することで、幅広いユーザに対応した製品を開発することが可能となる。
【００１１】
図２に機能拡張可能チップの、より詳細な構成図を示す。基本ＩＰ群は一個以上のＣＰＵコア（以下、ＣＰＵコアは単にコアと記す。図２では、コア１〜コア２）と、各種インターフェースＩＰ等（図２では、ＤＤＲ３ I/Fと画像処理ＩＰ）からなる。拡張ＩＰ群（図２ではコア３〜コア１０）は一個以上のコアからなり、図では省略しているがバスによって基本ＩＰ群と接続されている。
【００１２】
拡張ＩＰ群のコアと基本ＩＰ群のコアは同一である必要は特に無いが、同じものであれば検査が必要な基本ＩＰ群と一部の検査を共通化することが可能になり、拡張ＩＰ群の検査工数が削減できる。いわゆるホモニジアス・マルチコアあるいはホモニジアス・メニイコア構造にすればよい。同一でない場合でも、拡張ＩＰ群を構成するコアについて、同一のものを多数搭載する形式（ホモニジアス・マルチコアあるいはホモニジアス・メニイコア構造）にすることで検査工数の削減が可能である。ここで、コアが同一であるとは、それぞれのコアについて基本的な命令セットアーキテクチャ(instruction sec architecture)が共通することを意味する。このように、拡張ＩＰ群の検査工数を減らすことは、機能拡張可能チップのコストを下げることに有効であり、これはユーザの幅広いニーズに対応したチップを現実的なものにするためには極めて重要である。
【００１３】
図３のフロー図を用いて、機能拡張チップに機能を拡張・修正する仕組みを説明する。前述したように、出荷時には機能拡張チップは認証ＩＰによって、基本ＩＰ群のみ使用可能とされている。ここで本実施例の認証ＩＰは、ネットワーク経由でプロバイダに機能拡張要求を送信することを特徴とする。この特徴により、各ユーザが各々の希望する拡張機能等の情報を、プロバイダに送信することが可能となる。また、ユーザからの機能拡張要求にしたがって、ネットワーク経由でプロバイダ（図３ではネットワークプロバイダ）がユーザに対して課金処理を行うことが可能となる。それに基づいて拡張機能データセンタが承認処理を行い、プロバイダ経由で「機能」のユーザへの転送処理が実施される。すなわち、認証ＩＰは、拡張ＩＰ群のコアの稼動制限を解除するための情報をダウンロードする。ダウンロードが終了するとユーザはサービス開始にとなり、拡張ＩＰ群を用いて要求された機能が実現される。このように、本実施例の認証ＩＰは、プロバイダから拡張ＩＰ群のコアの稼動制限を解除するための情報を受信することを特徴とする。この特徴により、各ユーザからの要求に応じた拡張機能等を稼動させることが可能となる。
【００１４】
ここで、転送された「機能」は必要なコア数とそれらのコアで動作するソフトウェアあるいはデータによって構成されている。ダウンロードされたソフトウェアあるいはデータの格納場所については、図２では省略されているが、不揮発メモリやハードディスクなどの磁気記録装置などの第１記録媒体に格納される。それらは認証ＩＰによって保護され、異なるシステム間でのコピーは禁止される。そのメカニズムの詳細は特に限定しないが、ＤＲＭ（Digital Rights Management）などのデジタル著作権管理手法と同様な方法が使用できる。このように、認証ＩＰが記録媒体へとダウンロードした情報を記憶することにより、不正なコピー等を排除することが可能となる。また、著作権の適切な管理を行うことも可能となる。
【００１５】
また、ネットワークを介したそれらプログラムあるいはデータの伝送においては、それらは暗号化され、第三者に盗聴されても利用できないような構造にしておくことが望ましい。
【００１６】
また、プロバイダとの課金処理や転送処理は全て機能拡張可能チップに搭載された認証ＩＰを介して行う。認証ＩＰは拡張機能データセンタによって管理され、システム使用者（ユーザ）や第三者が拡張ＩＰ群を拡張機能データセンタの許可無くして使用できないように制御されている。
【００１７】
課金処理およびシステム使用者（ユーザ）との間の契約には多くの実施例が考えられる。例えば、
(1) システム内に第２記録媒体を具備し、一度支払いを行い「機能」（拡張ＩＰ群内のコアの制限を解除し、当該コアを稼動させるための情報）のダウンロードを認証ＩＰが行えば、その記録を第２記録媒体に記憶し、その後はその「機能」が使用可能になる。
【００１８】
本実施例は、認証ＩＰが拡張ＩＰ群内のコアの制限を解除するための情報をダウンロードしたことを、第２記録媒体に記録することを特徴とする。この特徴により、プロバイダとの間で正当な課金処理が行われたことを第２記録媒体の記録情報に基づいて示すことで、正当なユーザは希望する拡張機能を使用することが可能となり、不正なユーザの使用は排除することが可能となる。
【００１９】
(2) システム内に時計と第２記憶媒体を具備し、一度課金処理を行い「機能」のダウンロードを行えば、その記録を第２記憶媒体にタイムスタンプとともに記憶し、一定期間その「機能」が使用可能になる。
【００２０】
本実施例は、(1)に加えて、「機能」に使用期限を示す情報が含まれており、システム内に「機能」の使用時間を測定するための時計をさらに具備していることを特徴とする。この特徴により、「機能」の一定の期間のみユーザに提供することが可能となる。
【００２１】
(3) 認証ＩＰの中に第２記憶媒体を具備し、複数の「機能」の集合であるグループという単位で課金処理を行えば、その記録を第２記憶媒体に記憶し、そのグループに属する「機能」は追加課金処理なしでダウンロードして使用可能になる。
【００２２】
本実施例は、複数の「機能」を示すグループ単位で課金処理を行ったことを示す情報を、第２記録媒体に記録することを特徴とする。ここで、例えばＴＶ番組の配信であれば、各番組のそれぞれが「機能」に該当し、それらをまとめたチャンネル等が「グループ」に該当する関係になる。このように、各機能が共通する属性（ＴＶの例であれば、ニュース、ドラマ、スポーツ番組等）を持っている場合は、個々の「機能」に対して課金処理を行うことは煩雑となる。グループ単位で課金処理を行うことによって、課金処理の煩雑さの問題を解消し、ユーザが望むグループの「機能」に対する手続を効率よく行うことが可能となる。
【００２３】
(4) システム内に時計と第２記憶媒体を具備し、プロバイダに所定の登録を行うことで、ある期間毎（例えば月極め）に基本料金の課金処理を行われる。その後、「機能」ごとに課金処理を行い「機能」のダウンロードを行えば、その記録を不揮発メモリに記憶し、その後はその「機能」が使用可能になる。その際、上記基本料金には無料で上記ダウンロードが可能な料金設定を行ってもよい。
【００２４】
本実施例は、基本料金の課金処理と「機能」毎の課金処理をしたことを示す情報を第２記録媒体に記録することを特徴とする。この特徴により、まず基本料金を支払うことによりサービスに加入し、その後サービス内のコンテンツを「機能」としてダウンロードするような実施形態が可能となる。
【００２５】
また、上記(1)〜(4)の組み合わせも可能である。いずれにしても、幅広いユーザの要求に対応して、チップがシステム使用者（ユーザ）の手に渡ってからユーザが「機能」を購入することが可能になる。
【００２６】
上記第２記録媒体としては、例えば、機能拡張可能チップ上に集積する形態や、フラッシュメモリを機能拡張可能チップに接続する形態、そして、ハードディスクなどの磁気記録装置を用いて実現する形態等が考えられる。
【００２７】
また、「機能」だけではなく、「性能」も追加できる。すなわち、基本ＩＰ群上のソフトウェアを複数のコアで並列処理が可能なように構成していれば（たとえば、スレッドプログラミングされている場合など）、コア数を増やすことでその動作速度、レスポンスを向上できる。図３のフローなどを使って、拡張ＩＰ群の認証ＩＰを介して使用を許可することで、従来の基本ＩＰ群で動作していた基本ソフトウェアを基本ＩＰ群と拡張ＩＰ群を用いて従来よりも高速に動作させることができ、ユーザは「性能」も購入できる。
【００２８】
また、拡張ＩＰ群への「機能」あるいは「性能」のダウンロードは、基本ＩＰ群のファームウェアを含むソフトウェアのアップデートと仕組みを一部あるいは全てを共通化してもよい。図４にそのフローの一例を示す。拡張機能データセンタからのアップデート要求に従い、プロバイダを介してユーザへ新規プログラムのダウンロードが行われる。この仕組みは、例えばFOTA(Firmware over the air)のようなネットワーク負荷の軽い仕組みを設けることもできる。
【００２９】
次に、拡張ＩＰ群の別の使用方法の実施例を示す。基本ＩＰ群と拡張ＩＰ群が同一コアで構成されている場合、基本ＩＰ群を構成されているコアの冗長性を拡張ＩＰ群も視野に入れて考えることができる。すなわち、出荷時あるいは出荷後に基本ＩＰ群で不良が見つかった場合に、不良の発生した基本ＩＰ群のコアの代わりに拡張ＩＰ群のコアを用いて処理を行う。チップ出荷時の歩留まりや、不良発生率を向上できる。図５にその例を示す。ここではコア１が不良により使用禁止とし、代わりにコア３を使用して基本ＩＰ群を構成し、機能・性能を実現している。
【００３０】
また、図２では図中に記載していないが、コア毎にコアへの電源給電が制限できるような仕組みを設け、使用されないコアの電源給電を抑制することでシステム全体の省電力化を図ることもできる。
【００３１】
また、図１の拡張機能データセンタとプロバイダは物理的には同一センタでも良い。
【００３２】
以上、詳述した実施例については、特に、マルチコアやメニイコア等の複数のコアを並列化する環境において特に重要となる。とりわけ、数十個〜数百個のオーダーでの並列化がなされるメニイコア環境においては、拡張ＩＰ群の実施により幅広いユーザのニーズを反映し、かつ低コストを実現できる点において有効である。
【図面の簡単な説明】
【００３３】
【図１】メニイコア並列演算管理装置の一実施例を示す構成図。
【図２】機能拡張可能チップの内部構造の一実施例を示す構成図。
【図３】機能拡張要求のフローの一実施例を示す概念図。
【図４】アップデート要求のフローの一実施例を示す概念図。
【図５】拡張ＩＰ群のコアを基本ＩＰ群の冗長コアとして用いる一実施例を示す構成図。
【符号の説明】
【００３４】
１００、２００…機能拡張可能チップ、
１０１、２０１…認証ＩＰ、
１０２、２０２…基本ＩＰ群、
１０３、２０３…拡張ＩＰ群。
【図１】
2010039964.tif 000003
【図２】
2010039964.tif 000004
【図３】
2010039964.tif 000005
【図４】
2010039964.tif 000006
【図５】
2010039964.tif 000007