(57)【要約】      （修正有）【課題】アレイ状に配置される接続ピンからの配線引出し方向を決定する設計装置を提供する。【解決手段】半導体装置の設計装置は、アレイ状に配置される接続ピンのピン割当て情報に基づいて、接続ピンに接続される配線の引出し方向を演算する引出し方向演算部９を備える。配線引出し方向情報演算部９は、ピンアサイン情報演算部８が演算したピンアサイン情報、又は、ピンアサイン入力部５から入力するピンアサイン情報に基づいて、各配線の引出し方向を決定し、配線引出し方向情報として出力する。配線引出し方向情報は、配線引出し方向情報出力部１２から出力され、また、配線優先順位情報演算部１０に入力される。【選択図】図１
2010050179.tif 000002
【特許請求の範囲】
【請求項１】
アレイ状に配列される接続ピンを有する半導体装置のための設計装置であって、
前記接続ピンの配列情報に基づいて、前記接続ピンに接続される配線の引出し方向を演算する引出し方向演算部を備えることを特徴とする半導体装置の設計装置。
【請求項２】
前記引出し方向演算部は、接続ピンのＸ方向及びＹ方向の列数に基づいて、前記接続ピンのそれぞれに接続される配線の引出し方向を演算する、請求項１に記載の半導体装置の設計装置。
【請求項３】
前記引出し方向演算部は、前記接続ピンのＸ方向及びＹ方向の列数をＬｐ、演算対象となる接続ピンのＸ方向及びＹ方向の列番号をそれぞれＸｐ及びＹｐ、Ｉｎｔを括弧内の計算値の整数値を取得する関数とすると、
P=1×(Int((Xp-Yp)/Lp)+1)+2×(Int((Lp-Xp-Yp)/Lp)+1)
を演算し、Ｐの演算値に基づいて、前記演算対象となる接続ピンからの配線の引出し方向を決定する、請求項１又は２に記載の半導体装置の設計装置。
【請求項４】
前記引出し方向演算部は、前記接続ピンのＸ方向及びＹ方向の列数をＬｐ、演算対象となる接続ピンのＸ方向及びＹ方向の列番号をそれぞれＸｐ及びＹｐ、Ｉｎｔを括弧内の計算値の整数値を取得する関数とすると、
P=1×(Int((Xp-Yp)/Lp)+1)+2×(Int((Lp-Xp-Yp)/Lp)+1)
＋4×(Int((Xp-1)/(Lp/2)))+8×(Int((Yp-1)/(Lp/2)))
を演算し、Ｐの演算値に基づいて、前記演算対象となる接続ピンからの配線の引出し方向を決定する、請求項１又は２に記載の半導体装置の設計装置。
【請求項５】
前記引出し方向演算部の出力から、同じ方向に引き出される複数の配線の優先順位を演算する優先順位演算部を更に備える、請求項１〜４の何れか一に記載の半導体装置の設計装置。
【請求項６】
前記優先順位演算部は、前記接続ピンの配列ピッチと、前記接続ピンに接続される配線の配列制約と、前記接続ピンに接続される配線の層数とに基づいて、前記優先順位を演算する、請求項５に記載の半導体装置の設計装置。
【請求項７】
前記優先順位演算部の出力に基づいて、前記接続ピンに接続される回路要素の配置を演算する部品配置演算部を更に備える、請求項５又は６に記載の半導体装置の設計装置。
【請求項８】
前記部品配置演算部は、前記優先順位演算部の出力と、前記接続ピンに接続される配線の層数と、回路要素の寸法とに基づいて、前記回路要素の配置を演算する、請求項７に記載の半導体装置の設計装置。
【請求項９】
設計対象の半導体装置が、前記接続ピンを有する半導体チップと、該半導体チップを搭載する配線基板とを備える、請求項１〜８の何れか一に記載の半導体装置の設計装置。
【請求項１０】
設計対象の半導体装置が、前記接続ピン及び該接続ピンに接続される半導体素子を含む半導体チップである、請求項１〜８の何れか一に記載の半導体装置の設計装置。
【請求項１１】
アレイ状に配列される接続ピンを有する半導体装置のための設計方法であって、
前記接続ピンの配列情報に基づいて、前記接続ピンに接続される配線の引出し方向を演算するステップを有することを特徴とする半導体装置の設計方法。
【請求項１２】
前記引出し方向演算ステップの出力から、同じ方向に引き出される複数の配線の優先順位を演算するステップを更に有する、請求項１１に記載の半導体装置の設計方法。
【請求項１３】
前記優先順位演算ステップの出力に基づいて、前記接続ピンに接続され配線基板に搭載される電気部品の配置を演算するステップを更に有する、請求項１２に記載の半導体装置の設計方法。
【請求項１４】
アレイ状に配列される接続ピンを有する半導体装置を設計するＣＡＤ装置のためのプログラムであって、コンピュータに、
前記接続ピンのピン割当て情報に基づいて、前記接続ピンに接続される配線の引出し方向を演算するステップを実行させることを特徴とするプログラム。
【請求項１５】
コンピュータに、前記引出し方向演算ステップの出力から、同じ方向に引き出される複数の配線の優先順位を演算するステップを更に実行させる、請求項１４に記載のプログラム。
【請求項１６】
コンピュータに、前記優先順位演算ステップの出力に基づいて、前記接続ピンに接続され配線基板に搭載される電気部品の配置を演算するステップを更に実行させる、請求項１５に記載のプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の設計装置、設計方法及びプログラムに関し、更に詳しくは、アレイ状に配列される接続ピンを有する半導体装置を設計対象とする、半導体装置の設計装置、設計方法、及び、プログラムに関する。
【背景技術】
【０００２】
半導体チップでは、チップの大規模化、多機能化に伴い、ＢＧＡ（Ball Grid Array）デバイスやＰＬＣＣ（Plastic Leaded Chip Carrier）デバイスなど、アレイ状に接続ピンを配列した多ピンのチップが主流となっている。このため、例えば半導体チップを搭載した配線基板（多層配線基板）上で、半導体チップと他の半導体チップや、抵抗、コンデンサなどの電気部品（回路要素）との接続を行う配線の設計も複雑化している。一般に、コンピュータを利用して半導体装置の設計を行うＣＡＤ(computer-aided design)システムでは、半導体チップや電気部品の回路設計が終了すると、それに基づいて配線基板の配線層数が決定され、半導体チップや電気部品の自動配置設計がなされ、それに従って回路内配線の自動配線設計が行われる。
【０００３】
回路設計や電気部品の自動配置設計が終了した半導体装置では、配線基板上での自動配線設計の段階において、ＢＧＡ半導体チップと他の電気部品との配線接続が出来ないなどの事態が発生することがある。このような場合には、既に終了した半導体チップ上でのピン割当て（ピンアサイン）の変更が発生し、或いは、多層配線基板の配線層数の追加や、配線基板上での配置の変更などが発生する。このため、半導体装置の設計リードタイムが長くなり、そのＱＣＤ（Quality Cost Delivery）確保が困難になる。
【０００４】
特許文献１は、配線基板上での半導体装置の実装設計において、コンピュータを利用した自動配線技術を記載している。特許文献１の技術では、回路要素の自動配置の段階で、半導体チップや電気部品から引き出される引出し配線のための領域確保に際して、半導体チップや電気部品の実際のサイズを予め拡大しておき、その拡大した仮想サイズで配線基板上に配置する手法を採用する。この拡大では、自動配線の段階での配線ピッチの制約を考慮して、配線の引出しに際して配線の折れ曲がりが幾つ発生するかを予測している。
【特許文献１】特開平１０−１３４０９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１の技術は、多ピンの半導体チップを搭載する配線基板における引出し配線の配置設計を行うものの、そこで考慮されているのは、配線を引き出した後に折れ曲げが幾つ発生するかである。つまり、半導体チップからどの方向に配線を引き出すかについては具体的な記載がない。半導体装置の設計では、接続ピンから配線を引き出す方向を適切に設定しないと、配線長が無駄に長くなり、このため、配線の配置効率が低下し、或いは、信号伝播に大きな遅延が発生する。更には、これらを回避するために、先に行った電気部品の自動配置の修正が必要になる。また、半導体チップのピンアサイン自体を見直す必要が生ずることもある。
【０００６】
本発明は、ＣＡＤを用いる半導体装置の設計に際して、設計の後戻りが少なく且つ効率的な配線設計や配置設計が可能な半導体装置の設計装置、設計方法、及び、プログラムを提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明は、アレイ状に配列される接続ピンを有する半導体装置のための設計装置であって、
前記接続ピンの配列情報に基づいて、前記接続ピンに接続される配線の引出し方向を演算する引出し方向演算部を備えることを特徴とする半導体装置の設計装置を提供する。
【０００８】
本発明は、また、アレイ状に配列される接続ピンを有する半導体装置のための設計方法であって、
前記接続ピンの配列情報に基づいて、前記接続ピンに接続される配線の引出し方向を演算するステップを有することを特徴とする半導体装置の設計方法を提供する。
【０００９】
本発明は、更に、アレイ状に配列される接続ピンを有する半導体装置を設計するＣＡＤ装置のためのプログラムであって、コンピュータに、
前記接続ピンの配列情報に基づいて、前記接続ピンに接続される配線の引出し方向を演算するステップを実行させることを特徴とするプログラムを提供する。
【発明の効果】
【００１０】
本発明の半導体装置の設計装置、設計方法、及び、プログラムによると、接続ピンに接続される配線の引出し方向を、接続ピンの配列情報に基づいて演算で求めることにより、設計の後戻りが少なく且つ効率的な半導体装置の自動配線設計が可能になる。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照し本発明の実施形態について説明する。本発明の第１の実施形態に係る半導体装置の設計装置は、ＣＡＤシステムとして構成されており、ハードウエアとして、演算処理を行うコンピュータと、半導体チップを含む電気部品や、配線基板、配線仕様などのライブラリ情報を格納するデータベースと、設計者からの入力を受け付けるキーボードや、データベースから情報を取得する通信部などの入力装置と、プログラムやデータを格納する記憶装置と、演算結果を出力するディスプレイやプリンタなどの出力装置とを含む。
【００１２】
図１は、本実施形態に係る半導体装置の設計装置の機能ブロック図である。設計装置は、入力部１、演算部２、及び、出力部３を含む。入力部１は、列数入力部４と、ピンアサイン入力部５と、ネット情報入力部６と、基板情報入力部７とを含む。列数入力部４は、半導体チップの設計段階で、ＢＧＡデバイスやＰＬＣＣデバイスなどのアレイ状に配列される接続ピンのＸ方向及びＹ方向の列数を入力する。ピンアサイン入力部５は、半導体チップの設計が終了した時点で決定される、各配線のピン割当てを入力する。ネット情報入力部６は、各配線（ネット）の始点及び終点のデバイス名及び端子番号を含む情報を入力する。基板情報入力部７は、配線基板の層数、電気部品のサイズや仕様などの情報を含む配線基板の各種情報を入力する。
【００１３】
演算部２は、プログラムで作動するコンピュータによって構成され、ピンアサイン情報演算部８と、配線引出し方向情報演算部９と、配線優先順位情報演算部１０と、対向部品配置情報演算部１１とを有する。ピンアサイン情報演算部８は、列数入力部４から入力される列数に基づいて、接続ピンの配置を仮定又は決定する。例えば、列数Ｘと列数Ｙとが等しい場合には、接続ピンの配置は一意に決定できる。配線引出し方向情報演算部９は、ピンアサイン情報演算部８が出力する接続ピンの配列を含むピンアサイン情報に基づいて、又は、ピンアサイン入力部５から入力する配線毎のピンアサイン情報に基づいて、半導体チップの接続ピンに接続される配線の引き出し方向を決定する。
【００１４】
配線引出し方向情報演算部９は、ピンアサイン情報演算部８が演算したピンアサイン情報、又は、ピンアサイン入力部５から入力するピンアサイン情報に基づいて、各配線の引出し方向を決定し、配線引出し方向情報として出力する。配線引出し方向情報は、配線引出し方向情報出力部１２から出力され、また、配線優先順位情報演算部１０に入力される。配線優先順位情報演算部１０は、配線引出し方向情報に基づいて、又は、これとネット情報入力部６から入力するネット情報、及び、基板情報入力部７から入力する基板情報とに基づいて配線優先順位を決定し、配線優先順位情報として出力する。配線優先順位情報は、配線優先順位情報出力部１３から出力され、また、対向部品配置情報演算部１１に入力される。対向部品配置情報演算部１１は、半導体チップの接続ピンに接続される電気部品である対向部品の配置を、配線優先順位に基づいて決定する。決定した対向部品配置情報は、対向部品配置情報出力部１４を経由して出力される。
【００１５】
出力部３は、配線引出し方向情報出力部１２と、配線優先順位情報出力部１３と、対向部品配置情報出力部１４とを有する。出力部３の各要素は、ユーザである設計者の設定により活性化されて、ユーザに必要な情報を出力する。
【００１６】
列数入力部４は、半導体チップの設計段階で使用される。列数入力部４は、ユーザの入力を受け付けて、ピンアサイン情報演算部８にデバイスの最大列数を入力する。例えば、ＢＧＡデバイスが２５６ピンでフルグリッドのデバイスであれば、ピン配列は１６列×１６列であり、例えば数字“１６”を入力する。ピンアサイン情報演算部８は、半導体チップの設計段階では、列数入力部４からの入力に基づいて、ピン配列を出力する。配線基板の設計段階では、既に割当てが終了したネット毎のピンアサイン情報がピンアサイン入力部５から入力される。
【００１７】
図２は、ピンアサイン情報演算部８が出力する、Ｘ方向に１６列、Ｙ方向に１６列の接続ピンを配置したピン配列を例示している。ピンアサイン情報演算部８は、列数の入力を受け付けると、図２の予測的なピン配列をピンアサイン情報として出力する。各接続ピンには、Ｘ方向の列番号１、２、....、１６、及び、Ｙ方向の列番号（ＩＤ）Ａ、Ｂ、．．．Ｔ（或いは、１、２、....、１６）が付される。配線引出し方向情報演算部９は、各接続ピンの列番号や列ＩＤを含むピンアサイン情報に基づいて、配線引出し方向情報を演算によって求める。この際に、配線引出し方向情報演算部９は、各計算対象の接続ピンについて、下記の数式：
P=1×(Int((Xp-Yp)/Lp)+1)+2×(Int((Lp-Xp-Yp)/Lp)+1)            （１）
を用いて配線の引出し方向を演算する。式中の各記号は、以下の通りである。
Ｐ：引出し方向を示す数値
Ｘｐ：演算対象ピンのＸ方向の列番号
Ｙｐ：演算対象ピンのＹ方向の列番号
Ｌｐ：デバイスの接続ピンの列数
Ｉｎｔ：計算値の整数値を取得する関数
【００１８】
計算対象ピンについて、式（１）によって求められた数値０〜３に基づいて、図３に例示する数値に従って、配線引出し方向が定まる。図３において、計算対象ピンの演算結果が“０”の場合は下方向へ、“１”の場合は右方向へ、“２”の場合は左方向へ、“３”の場合は上方向へ、それぞれ配線を引き出すと決定する。配線引出し方向情報出力部１２は、配線引出し方向情報演算部９による演算結果を出力する。配線の引出しグループ“０”〜“３”は、接続ピンが搭載される４角形状の半導体チップの底面を、２つの対角線で４つに区分して得られる。対角線上に位置する接続ピンは、予めの設定によって何れかのグループに区分される。この場合、好ましくは、各グループに属する接続ピンの数は、図３に示すように同数とする。
【００１９】
配線優先順位情報演算部１０は、配線引出し方向情報演算部９により得られた配線引出し方向と、基板情報入力部７から入力された配線基板の構成（配線層の層数、貫通プラグの有無など）、及び、ネット情報入力部６から入力されるネット情報とに基づいて配線順位を計算する。配線優先順位情報演算部１０は、配線の引出し効率を考慮した配線優先順位を演算し、配線優先順位を示す番号を、配線引出し方向の各グループ毎に演算し、配線優先順位情報出力部１３と対向部品配置情報演算部１１とに演算結果を受け渡す。
【００２０】
図４は、配線優先順位の決定プロセスが行われる対象となる配線基板の配線を模式的に示している。この配線基板は、配線基板の表面配線層から最下層配線層までが１本の貫通プラグで挿通される、いわゆる貫通基板である。また、各隣接する２つの接続ピンの間、及び、各隣接する２本の貫通プラグの間では、１つの配線層内で唯１本の引出し配線が通過できる例を示している。この条件下では、図４に示すように、表面配線層（第１配線層）１７では、外側から２列の接続ピンから配線の引出しが可能である。表面配線層１７のすぐ下側の第２配線層１８からは、外側から３列目及び４列目の接続ピンからの配線引出しが可能である。次の第３配線層１９及びそれ以降の各配線層では、１列の接続ピンからのみ配線引出しが可能である。なお、上記した配線ピッチなどの制約や、配線層の層数、配線基板の種類は単なる例示であり、使用される配線基板の種別に応じて設定される。
【００２１】
図５は、図３の“１”グループのピンについて、図４を参照して説明した配線引出し条件下で得られた配線優先順位の一部を示す。図５の各接続ピン上に示された数字が優先順位である。この例では、Ｘ方向で最も外側の第１５列及び第１６列の接続ピンからは、配線基板内の第１配線層を経由しての引出しが可能であり、優先順位が高い旨が示されている。同図の例では、Ｙ方向の順位は例示である。次に外側の第１３列及び第１４列の接続ピンは、その内側の第２配線層から引出し可能であり、最も外側の接続ピンの次に高い優先順位を有する。それ以降は、１列の接続ピンが１層の内側の配線層から引き出され、順次に優先順位が付されている。
【００２２】
なお、ネット情報入力部６において、配線をしないピンや、電源、及び、ＧＮＤのような貫通プラグを打つのみで、配線基板の配線層内で配線を実施しないピンが存在した場合には、優先順位の割振りを回避して演算を行う。
【００２３】
配線優先順位情報出力部１３は、配線優先順位情報演算部１０の結果を出力する。対向部品配置情報演算部１１は、配線引出し方向情報演算部９と配線優先順位情報演算部１０の演算結果から、配線効率を考慮した対向部品の配置を演算し、対向部品配置情報出力部１４へ情報を渡す。
【００２４】
対向部品配置情報演算部１１は、半導体チップに接続される対向部品の位置を演算する。対向部品配置情報演算部１１は、Ｘ方向（又はＹ方向）に引き出される配線に接続され、且つ、優先順位が最も高い接続ピンに接続される対向部品が、半導体チップから見てＸ方向（又はＹ方向）に最も近い位置に配置する。また、対象となる接続ピンの引出し方向がＸ方向の場合には、接続ピンのＹ方向位置に最も近いＹ方向位置に配置する。ここで、対向部品とは、ネット情報入力部６から入力されたネット情報の各ネットについて、接続先部品がある場合にはその部品を、そのような部品がない場合には、又は、ネット情報が入力されない段階では、擬似的にテストピン又はテストパッドを準備して、対向部品とすることが出来る。
【００２５】
図６は、図５に示した配線優先順位情報を有する接続ピンと対向部品とを、Ｘ方向に引き出される配線を介して接続した例を示す。対向部品は、例えば抵抗器又はキャパシタである。優先順位が高い引出し配線で、従って第１配線層で接続される対向部品は、Ｘ方向で半導体チップに最も近い位置に配置する。優先順位が低い配線に接続される対向部品は、その優先順位に対応して順次に半導体チップからＸ方向で遠い位置に配置している。また、Ｙ方向には、その対象となる接続ピンのＹ方向位置に近い位置に配置している。対向部品配置情報出力部１４は、対向部品配置情報演算部１１の結果を出力する。
【００２６】
本実施形態の半導体装置の設計装置では、以下のような効果が得られる。まず、回路設計の段階で、配線基板の設計情報がない場合にも、ピンアサインの最適化と対向部品の配置検討が可能になる。従来は、回路設計の段階で同様の検討をすると、手作業が必要になり、検討時間が多く必要であった。しかし、本実施形態では、現実に明確になっている条件のみを入力するだけで瞬時に検討が可能となる。また、瞬時に検討結果が得られるので、トライアル及びエラー修正などの繰り返し検討が容易になる。従って、精度の高い検討結果が得られる。
【００２７】
上記実施形態では、式（１）に従って演算を行う例を示した。しかし、式（１）は単に例示であり、その他の方法が採用できる。例えば、予め式（１）で計算し、必要に応じて修正を加えた結果を表形式で記憶装置に記憶してよい。表には、例えばピンのＸ方向及びＹ方向の列番号に対応して、引出し方向を記述する。
【００２８】
本発明の第２の実施形態について示す。本実施形態の半導体装置の設計装置の構成は、第１の実施形態と同様である。本実施形態では、配線引出し方向のための演算を行う式に、以下に示す式（２）を採用する点で第１の実施形態と異なる。
P=1×(Int((Xp-Yp)/Lp)+1)+2×(Int((Lp-Xp-Yp)/Lp)+1)
+4×(Int((Xp-1)/(Lp/2)))+8×(Int((Yp-1)/(Lp/2)))      （２）
式中の記号は、式（１）と同様である。
【００２９】
図７は、図２の２５６ピンのＢＧＡデバイスについて、式（２）で計算した結果のＰの数値を示す。本実施形態では、先の実施形態における２つの対角線による引出し方向の区分に加えて、引出し方向が同じグループの接続ピンを、その引出し位置に対応して２つに区分している。つまり、ピンを８つのグループに区分する。この計算結果において、例えばＸ方向に引き出される接続ピンを、Ｙ方向に２つのグループに区分する。これにより、対向部品を配置する際に、この計算結果に基づいて、対向部品の優先順位からＸ方向位置を演算し、且つ、グループ区分に基づいてＹ方向位置を演算することが出来る。グループ内の区分については、２以上で任意の数に区分可能である。
【００３０】
本実施形態では、対向部品配置情報演算部１１の結果を、基板設計ＣＡＤのフォーマットに合わせて出力することで、配線基板の設計に流用が可能である。計算結果の実施例を図８に示した。図８は、基板設計ＣＡＤのフォーマットに合せて出力したファイルを基板ＣＡＤで読み込み、これを配置した例である。
【００３１】
配線優先順位情報演算部１０では、ネット情報が未だ得られてない場合には、基板設計ＣＡＤのフォーマットに合せたネットリストを作成することにより、図８と同様のデータが生成できる。このため、その出力データを使用して基板設計ＣＡＤのオートルータ機能を利用し、配線基板の配線層数の検討が回路設計の段階で実施できる。
【００３２】
上記実施形態の半導体装置の設計装置及び方法は、半導体チップ（ＬＳＩ）の設計にも流用が可能である。この場合、接続ピンに接続されるチップ内の回路要素や回路配線の効率的な設計が可能になる。また、配線引出し方向情報出力部１２の結果を、ＦＰＧＡのようなプログラマブルＬＳＩのピンアサイン表に色分けし表示することで、配線効率を考慮したピンアサインが容易となる。
【００３３】
上記各実施形態の設計装置は、格子状に接続ピンが配置されたＢＧＡデバイスや、ＰＬＣＣデバイスのような多ピンデバイスのピン配列数、又は、ピンアサイン情報、及び、基板の設計条件、ネット情報を入力部１に入力することが出来る。この場合、各ピンの配線方向の区分け及び配線優先順位、及び、対向部品の配置情報を演算部で演算し、出力部３を介して出力できる。このため、設計で後戻りが発生し難く、ＱＣＤの確保が容易になる。
【００３４】
なお、上記実施形態では、接続ピンの列数がＸ方向とＹ方向で同数の例を示したが、この例には、限定されない。接続ピンの列数がＸ方向とＹ方向とで異なる場合にも、例えば各接続ピンに対応して引出し方向を記述したテーブルなどを利用して演算が可能である。
【００３５】
本発明を特別に示し且つ例示的な実施形態を参照して説明したが、本発明は、その実施形態及びその変形に限定されるものではない。当業者に明らかなように、本発明は、添付のクレームに規定される本発明の精神及び範囲を逸脱することなく、種々の変更が可能である。
【図面の簡単な説明】
【００３６】
【図１】本発明の第１の実施形態に係る半導体装置の設計装置のブロック図。
【図２】接続ピンの配置の具体例を模式的に示す半導体チップの裏面図。
【図３】図２の接続ピンからの配線の引出し方向の演算結果を例示する半導体チップの裏面図。
【図４】配線基板上で優先順位を決定する演算対象となる引出し配線を例示する模式的平面図。
【図５】図３の引出し配線の一部について、配線基板上で決定された配線優先順位を示す平面図。
【図６】図５の配線優先順位を有する配線に対応して電気部品を配置した例を示す平面図。
【図７】本発明の第２の実施形態の設計装置によって決定される配線引出し方向を例示する裏面図。
【図８】本発明の手法で得られた半導体チップと電気部品との接続関係を示す実施例の設計データ。
【符号の説明】
【００３７】
１：入力部
２：演算部
３：出力部
４：列数入力部
５：ピンアサイン入力部
６：ネット情報入力部
７：基板情報入力部
８：ピンアサイン情報演算部
９：配線引出し方向情報演算部
１０：配線優先順位情報演算部
１１：対向部品配置情報演算部
１２：配線引出し方向情報出力部
１３：配線優先順位情報出力部
１４：対向部品配置情報出力部
１７：第１層配線
１８：第２層配線
１９：第３層配線
【図１】
2010050179.tif 000003
【図２】
2010050179.tif 000004
【図３】
2010050179.tif 000005
【図４】
2010050179.tif 000006
【図５】
2010050179.tif 000007
【図６】
2010050179.tif 000008
【図７】
2010050179.tif 000009
【図８】
2010050179.tif 000010