(57)【要約】【課題】静電気による懸念をすることなく実装部品を用いることができる電子装置を提供すること。【解決手段】入力端子３０と、入力端子３０から入力される信号を処理する処理回路１１と、入力端子３０から入力される静電気による処理回路３０への悪影響を抑制する静電気保護回路１２と、入力端子から入力される静電気による自身に対する悪影響を抑制する機能を有していない実装部品２０とを備え、実装部品２０は、静電気保護回路１２と処理回路１１との間に配置する。【選択図】図１
2010165746.tif 000002
【特許請求の範囲】
【請求項１】
入力端子と、
前記入力端子から入力される信号を処理する処理回路と、
前記入力端子から入力される静電気による前記処理回路への悪影響を抑制する静電気保護回路と、
前記入力端子から入力される静電気による自身に対する悪影響を抑制する機能を有していない実装部品と、
を備え、
前記実装部品は、前記静電気保護回路と前記処理回路との間に配置されることを特徴とする電子装置。
【請求項２】
前記静電気保護回路は、前記入力端子と前記処理回路との間に配置され、前記処理回路と共に集積化されることを特徴とする請求項１に記載の電子装置。
【請求項３】
前記静電気保護回路と前記実装部品とは、一体的に構成されることを特徴とする請求項１に記載の電子装置。
【請求項４】
前記静電気保護回路と前記実装部品とは、並列配置されることを特徴とする請求項３に記載の電子装置。
【請求項５】
前記静電気保護回路と前記実装部品とは、積層配置されることを特徴とする請求項３に記載の電子装置。
【請求項６】
前記静電気保護回路は、静電気を電源側もしくはグランド側に逃がすことを特徴とする請求項１乃至請求項５のいずれか一項に記載の電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置に関するものである。
【背景技術】
【０００２】
従来、入力端子から入る大きな静電気による悪影響を抑制する回路の一例として、特許文献１の従来技術に記載される集積回路があった。特許文献１の従来技術に記載されている集積回路は、入力端子から入る大きな静電気による悪影響を抑制する入力保護回路を入力端子と、入力端子からの信号を処理する集積回路領域との間に備えるものである。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開昭５９−２２８７５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一方、特許文献１に示されるような入力保護回路を備える集積回路と入力端子との間に、集積回路の外部に実装される外付部品（以下、実装部品とも称する）を設ける場合がある。このような実装部品には、入力端子から入る静電気による自身への悪影響を抑制する機能を有していないものがある。このような実装部品の場合、実装部品内を静電気が流れることにより、特性が変動して仕様を満たすことができなくなったり、破壊に至ることもありうる。
【０００５】
このような実装部品に対する静電気への耐量に関しては、高耐圧品を使用することによって解決することも考えられる。しかしながら、実装部品の種類、サイズ、特性等要求仕様を満たすことができるものを入手できない場合もある。
【０００６】
本発明は、上記問題点に鑑みなされたものであり、静電気による懸念をすることなく実装部品を用いることができる電子装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために請求項１に記載の電子装置は、
入力端子と、
入力端子から入力される信号を処理する処理回路と、
入力端子から入力される静電気による処理回路への悪影響を抑制する静電気保護回路と、
入力端子から入力される静電気による自身に対する悪影響を抑制する機能を有していない実装部品と、
を備え、
実装部品は、静電気保護回路と処理回路との間に配置されることを特徴とするものである。
【０００８】
このようにすることによって、入力端子から静電気が入ったとしても、実装部品に特性変動や破壊などの悪影響が生じる可能性を低減することができる。したがって、静電気による懸念をすることなく実装部品を用いることができる。つまり、実装部品に対する静電気の影響を考慮することなく電子装置に用いる実装部品を選択することができるので、どのような実装部品でも用いることができる。
【０００９】
さらに、実装部品に対して静電気による悪影響が生じる可能性を低減することができるので、電極間隔の狭い小型の実装部品を用いた場合であっても、静電気が電極間を飛ぶことを抑制できる。
【００１０】
また、静電気保護回路は、請求項２に示すように、入力端子と処理回路との間に配置され、処理回路と共に集積化してもよい。
【００１１】
このようにすることによって、静電気保護回路と処理回路とが集積化されたＩＣに実装部品用の入力、出力端子を設けるだけで、実装部品を静電気保護回路と処理回路との間に配置することができる。
【００１２】
また、請求項３に示すように、静電気保護回路と実装部品とは、一体的に構成してもよい。
【００１３】
このようにすることによって、処理回路に実装部品用の入力、出力端子を設けることなく、実装部品を静電気保護回路と処理回路との間に配置することができる。
【００１４】
また、静電気保護回路と実装部品とは、請求項４に示すように、並列配置してもよい。
【００１５】
また、請求項５に示すように、静電気保護回路と実装部品とは、積層配置してもよい。
【００１６】
このように、積層配置することによって、静電気保護回路と実装部品とで必要となる実装面積を小さくすることができるので好ましい。
【００１７】
また、静電気保護回路は、請求項６に示すように、静電気を電源側もしくはグランド側に逃がすようにしてもよい。
【００１８】
このようにすることによって、静電気による悪影響をより一層低減することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１の実施の形態における電子装置の概略構成を示す説明図である。
【図２】本発明の変形例１における電子装置の概略構成を示す断面図である。
【図３】本発明の変形例２における静電気保護回路の概略構成を示す回路図である。
【図４】本発明の第２の実施の形態における電子装置の概略構成を示す断面図である。
【発明を実施するための形態】
【００２０】
以下、本発明の実施の形態を図に基づいて説明する。
【００２１】
（第１の実施の形態）
まず、第１の実施の形態について説明する。図１に示すように、本実施の形態における電子装置は、ＩＣ（Integrated Circuit：集積回路）１０と、本発明の実装部品に相当するものであり二つの電極２１を有するチップ抵抗２０と、入力端子３０などを備えるものである。
【００２２】
ＩＣ１０は、入力端子３０から入力される信号を処理する処理回路１１、入力端子３０から入力される静電気による処理回路１１への悪影響を抑制する静電気保護回路１２などが集積化されたものである。
【００２３】
処理回路１１は、例えば、周知技術であるＣＰＵなどの処理回路を採用することができる。また、静電気保護回路１２は、図１に示す一例のように、ツェナーダイオードとＭＯＳトランジスタとを入力端子に接続される線とグランドとの間に設ける構成を採用することができる。この静電気保護回路１２は、入力端子３０から入った静電気をグランド側に逃がすように構成されるものである。このように、静電気保護回路１２は、静電気をグランド側に逃がすことによって、静電気対策用の抵抗などに比べて、静電気による悪影響をより一層低減することができる。
【００２４】
また、本実施の形態においては、実装部品としてチップ抵抗２０を採用して説明するが、本発明はこれに限定されるものではない。実装部品は、ＩＣ１０の外部に実装される外付部品で、入力端子３０から入力される静電気による自身に対する悪影響を抑制する機能を有していないものであればよい。例えば、印刷抵抗（トリミングできるもの、トリミングできないもの）、コンデンサ、ＥＥＰＲＯＭ、インバータ、トランジスタなどを用いることができる。
【００２５】
このような実装部品は、静電気が入力すると、特性が変動（例えば、チップ抵抗２０の場合、静電気が印加されると抵抗値が増加）したり、破壊したりする可能性がある。
【００２６】
さらに、近年、ＩＣ１０やチップ抵抗２０が搭載される電子装置（製品）の小型化が要求されることがある。チップ抵抗２０に設けられた複数の電極２１（ここでは、二つ）を基板に設けられた複数のランドに対して電気的に接続することによって実装する場合、小型化の要求に伴ってチップ抵抗２０の電極２１間の間隔及びランド間の間隔を狭くする必要がある。
【００２７】
このような場合、静電気がチップ抵抗２０の一方の電極２１に印加されると、電極２１間の間隔が狭いため、静電気がランド間を飛んでしまうことがある。従って、チップ抵抗２０が静電気保護回路を介すことなく入力端子３０とＩＣ１０との間に配置された場合、静電気は、チップ抵抗２０の電極２１間を飛んで直接ＩＣ１０に入力されてしまう。
【００２８】
そこで、本実施の形態における電子装置においては、図１に示すように、実装部品であるチップ抵抗２０は、静電気保護回路１２と処理回路１１との間に配置することを特徴とするものである。
【００２９】
このようにすることによって、入力端子３０から静電気が入ったとしても、チップ抵抗２０に特性変動や破壊などの悪影響が生じる可能性を低減することができる。したがって、静電気による懸念をすることなくチップ抵抗２０を用いることができる。
【００３０】
つまり、静電気のチップ抵抗２０に対する影響を考慮することなく電子装置に用いるチップ抵抗２０を選択することができるので、どのような実装部品でも用いることができる。よって、チップ抵抗２０の大型化を抑制でき、電子装置の大型化も抑制することもできる。
【００３１】
また、このように処理回路１１と静電気保護回路１２とを集積化したＩＣ１０を用いることによって、ＩＣ１０にチップ抵抗２０用の入力、出力端子を設けるだけで、チップ抵抗２０を静電気保護回路１２と処理回路１１との間に配置することができる。
【００３２】
さらに、チップ抵抗２０に対して静電気による悪影響が生じる可能性を低減することができるので、電極２１間の間隔の狭い小型のチップ抵抗２０を用いた場合であっても、静電気が電極２１間を飛ぶことを抑制できる。
【００３３】
（変形例１）
また、実装部品としてチップ抵抗２０のかわりに、印刷抵抗２０ａを用いた場合の例を説明する。印刷抵抗２０ａの場合、図２に示すように、電極２１ａとバンプ４０とを電気的に接続することによって印刷抵抗２０ａとＩＣ１０とを積層配置することができる。このように、印刷抵抗２０ａとＩＣ１０とを積層配置することによって、実装部品（印刷抵抗２０ａ）の分だけ実装面積を小さくすることができるので好ましい。
【００３４】
（変形例２）
また、静電気保護回路１２は、図３に示すような回路構成を採用してもよい。つまり、入力端子３０とグランドとの間に、ツェナーダイオード１２ａ、抵抗１２ｂ、ＭＯＳトランジスタ１２ｃ、抵抗１２ｄ、ツェナーダイオード１２ｅ、ＭＯＳトランジスタ１２ｆを接続する。このようにすることによって、正、負の静電気をグランドに逃がすことができるので好ましい。
【００３５】
（第２の実施の形態）
次に、第２の実施の形態について説明する。本実施の形態における電子装置は、静電気保護回路１２０と、本発明の実装部品に相当するものであり二つの電極２１ｂを有するチップ抵抗２０ｂと、図示は省略するがＩＣ（Integrated Circuit：集積回路）と入力端子などを備えるものである。
【００３６】
ＩＣは、入力端子から入力される信号を処理する処理回路（例えば、周知技術であるＣＰＵなど）などが集積化されたものである。
【００３７】
静電気保護回路１２０は、入力端子から入力される静電気による処理回路への悪影響を抑制するためのものであり、上述の第１の実施の形態や変形例２などで説明した回路を採用することができる。よって、回路構成に関する詳しい説明は省略する。
【００３８】
本実施の形態においては、実装部品としてチップ抵抗２０ｂを採用して説明する。しかし、本発明はこれに限定されるものではない。実装部品は、ＩＣ１０の外部に実装される外付部品で、入力端子３０から入力される静電気による自身に対する悪影響を抑制する機能を有していないものであればよい。例えば、印刷抵抗（トリミングできるもの、トリミングできないもの）、コンデンサ、ＥＥＰＲＯＭ、インバータ、トランジスタなどを用いることができる。
【００３９】
このような実装部品は、静電気が入力すると、特性が変動（例えば、チップ抵抗２０ｂの場合、静電気が印加されると抵抗値が増加）したり、破壊したりする可能性がある。
【００４０】
さらに、近年、ＩＣやチップ抵抗２０ｂが搭載される電子装置（製品）の小型化が要求されることがある。チップ抵抗２０ｂに設けられた複数の電極２１ｂ（ここでは、二つ）を基板に設けられた複数のランドに対して電気的に接続することによって実装する場合、小型化の要求に伴ってチップ抵抗２０ｂの電極２１ｂ間の間隔及びランド間の間隔を狭くする必要がある。
【００４１】
このような場合、静電気がチップ抵抗２０ｂの一方の電極２１ｂに印加されると、電極２１ｂ間の間隔が狭いため、静電気がランド間を飛んでしまうことがある。従って、チップ抵抗２０ｂが静電気保護回路１２０を介すことなく入力端子とＩＣとの間に配置された場合、静電気は、チップ抵抗２０ｂの電極２１ｂ間を飛んで直接ＩＣに入力されてしまう。
【００４２】
そこで、本実施の形態におけるチップ抵抗２０ｂは、図４に示すように、静電気保護回路１２０のチップと一体的に構成されるものである。より具体的には、電極５２がインサート成型された樹脂基板に静電気保護回路１２０のチップとチップ抵抗２０ｂとが搭載される。そして、静電気保護回路１２０のチップは、ボンディングワイヤーＷで電極５２と電気的に接続され、チップ抵抗２０ｂは、電極２１ｂで電極５２と電気的に接続される。そして、この静電気保護回路１２０とチップ抵抗２０ｂは、入力側に静電気保護回路１２０が配置され、出力側に静電気保護回路１２０と直列に接続されてチップ抵抗２０ｂが配置され、モールド樹脂にて封止されて一体的に構成される。入力側の電極５２と出力側の電極５２とがモールド樹脂から外部に露出される。つまり、チップ抵抗２０ｂは、静電気保護回路１２０が一体的に設けられた実装部品とみなすこともできる。
【００４３】
そして、このように構成された静電気保護回路１２０と一体的に構成されたチップ抵抗２０ｂを入力端子とＩＣとの間に配置する。
【００４４】
このようにすることによって、入力端子３０から静電気が入ったとしても、チップ抵抗２０ｂに特性変動や破壊などの悪影響が生じる可能性を低減することができる。したがって、静電気による懸念をすることなくチップ抵抗２０ｂを用いることができる。
【００４５】
つまり、静電気のチップ抵抗２０ｂに対する影響を考慮することなく電子装置に用いるチップ抵抗２０ｂを選択することができるので、どのような実装部品でも用いることができる。よって、チップ抵抗２０ｂの大型化を抑制でき、電子装置の大型化も抑制することもできる。
【００４６】
また、このようにすることによって、ＩＣ（処理回路）に実装部品用の入力、出力端子を設けることなく、チップ抵抗２０ｂを静電気保護回路１２０と処理回路との間に配置することができる。
【００４７】
さらに、チップ抵抗２０ｂに対して静電気による悪影響が生じる可能性を低減することができるので、電極２１ｂ間の間隔の狭い小型のチップ抵抗２０ｂを用いた場合であっても、静電気が電極２１ｂ間を飛ぶことを抑制できる。
【００４８】
なお、図面は省略するが、静電気保護回路１２０とチップ抵抗２０ｂは、積層配置してもよい。このように、積層配置することによって、静電気保護回路１２０とチップ抵抗２０ｂとで必要となる実装面積を小さくすることができるので好ましい。
【符号の説明】
【００４９】
１０    ＩＣ
１１    処理回路
１２    静電気保護回路
２０    チップ抵抗（実装部品）
２１    電極
３０    入力端子
【図１】
2010165746.tif 000003
【図２】
2010165746.tif 000004
【図３】
2010165746.tif 000005
【図４】
2010165746.tif 000006