(57)【要約】【課題】配線インダクタンスを十分に低減することができ、大型化やコストが嵩むといったことを防止することができる積層配線導体の接続構造及びこれを使用した電力変換装置を提供する。【解決手段】それぞれ絶縁層７を介して複数の帯状導体５，６，９，１０を積層した第１及び第２の積層配線導体３，４を備え、前記積層配線導体３，４を互いに同層の帯状導体５，６と、帯状導体９，１０とを電気的に接続して導電路を形成する。前記第１及び第２の積層配線導体３，４のそれぞれは、両者の連結位置で、同層の帯状導体５，６，９，１０同士の露出部５ｂ，６ｂを重ねて接合部ＣＯＮ１，ＣＯＮ２を形成し、各層の帯状導体５，６，９，１０の前記接合部ＣＯＮ１，ＣＯＮ２を、最下段の前記帯状導体５，９から上方の前記帯状導体６，１０に行くに従い基準位置から長手方向に順次所定距離ずらした位置に形成し、各接合部ＣＯＮ１，ＣＯＮ２を接続部材８で固定する。【選択図】図２
2010219216.tif 000002
【特許請求の範囲】
【請求項１】
それぞれ絶縁層を介して複数の帯状導体を積層した第１及び第２の積層配線導体を備え、前記第１及び第２の積層配線導体を互いに同層の帯状導体同士を電気的に接続することにより連結して導電路を形成する積層配線導体の接続構造であって、
前記第１及び第２の積層配線導体のそれぞれは、両者の連結位置で、同層の帯状導体同士の露出部を重ねて接合部を形成し、各層の帯状導体の前記接合部を、最下段の前記帯状導体から上方の前記帯状導体に行くに従い基準位置から長手方向に順次所定距離ずらした位置に形成し、各接合部を接続部材で固定することを特徴とする積層配線導体の接続構造。
【請求項２】
前記第１及び第２の積層配線導体は、２層、３層及び５層のいずれかの帯状導体で構成されていることを特徴とする請求項１に記載の積層配線導体の接続構造。
【請求項３】
前記第１及び第２の積層配線導体の帯状導体は、上下に隣接する帯状導体のうち前記接合部が基準位置より遠い一方の帯状導体に、他方の帯状導体を固定する前記接続部材を望ませる透孔が形成されていることを特徴とする請求項１又２に記載の積層配線導体の接続構造。
【請求項４】
前記請求項１乃至３の何れか１項に記載の積層配線導体の接続構造を導電路に適用したことを特徴とする電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、それぞれ絶縁層を介して複数の帯状導体を積層した第１及び第２の積層配線導体を備え、前記第１及び第２の積層配線導体を互いに同層の帯状導体同士を電気的に接続することにより連結して導電路を形成する積層配線導体の接続構造及びこれを使用した電力変換装置に関する。
【背景技術】
【０００２】
この種の積層配線導体の接続構造は、例えば図１３に示すような商用交流電源等から得られた入力電力を半導体スイッチング素子によって所定周波数の電力に変換して出力するインバータ等の電力変換装置に用いられている。
ここで、各半導体スイッチング素子にＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇｅｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）が適用された従来の１相あたりの出力電圧として二つの電位（レベル）を出力可能な２レベル電力変換装置、及び１相あたりの出力電圧として三つの電位（レベル）を出力可能な３レベル電力変換装置の１相分について説明する。
【０００３】
２レベル電力変換装置の１相分１００は、図１３に示すように、半導体スイッチング素子Ｑ３０及びこれに逆並列に接続されたダイオードＤ３０と、半導体スイッチング素子Ｑ３１及びこれに逆並列に接続されたダイオードＤ３１とが帯状導体１０１を介して接続されてスイッチングアームＳＡ３０が形成されている。そして、充放電用コンデンサＣ３０とスイッチングアームＳＡ３０との正極側には、個別に帯状導体１０３及び帯状導体１０４が接続され、これら帯状導体１０３及び帯状導体１０４が接合部ＣＯＮ３０で接続されている。また、充放電用コンデンサＣ３０とスイッチングアームＳＡ３０との負極側には、個別に帯状導体１０５及び帯状導体１０６が接続され、これら帯状導体１０５及び帯状導体１０６が接合部ＣＯＮ３１で接続されている。さらに、帯状導体１０３及び帯状導体１０５から個別に正極ラインＰ及び負極ラインＮが導出され、スイッチングアームＳＡ３０の帯状導体１０１から交流端子ＡＣが導出されている。
【０００４】
そして、この２レベル電力変換装置の１相分の動作は、次の通りである。
充放電用コンデンサＣ３０に充電されている正の電荷による電流は、半導体スイッチング素子Ｑ３０がオン状態であると、充放電用コンデンサＣ３０の正極側→帯状導体１０３→接合部ＣＯＮ３０→帯状導体１０４→半導体スイッチング素子Ｑ３０→帯状導体１０１→交流端子ＡＣに至る電流経路Ｌ３０に流れる。
この状態から半導体スイッチング素子Ｑ３０をターンオフさせると、電流経路Ｌ３０を流れる電流が減少する。帯状導体１０３、接合部ＣＯＮ３０及び帯状導体１０４は、インダクタンスを有しているので、この電流変化に伴って充放電用コンデンサＣ３０に対して半導体スイッチング素子Ｑ３０の方が高い極性の電圧が発生する。
【０００５】
一方、半導体スイッチング素子Ｑ３０がターンオフすると、充放電用コンデンサＣ３０の負極側→帯状導体１０５→接合部ＣＯＮ３１→帯状導体１０６→半導体スイッチング素子Ｑ３１→帯状導体１０１→交流端子ＡＣに至る電流経路Ｌ３１が形成される。帯状導体１０５、接合部ＣＯＮ３１及び帯状導体１０６は、インダクタンスを有しているので、この電流変化に伴って半導体スイッチング素子Ｑ３１に対して充放電用コンデンサＣ３０の方が高い極性の電圧が発生する。
【０００６】
そして、スイッチング時の電流の変化に伴って電圧の跳ね上がりが発生すると、その電圧は直流電圧に加え合わされて半導体スイッチング素子Ｑ３０，Ｑ３１に印加される。この電圧値が半導体スイッチング素子Ｑ３０，Ｑ３１の電圧規格値を超えると半導体スイッチング素子Ｑ３０，Ｑ３１の破壊を引き起こしてしまう。
このようなスイッチング時の電流変化に伴う電圧の跳ね上がりを抑制する方法には、半導体スイッチング素子Ｑ３０，Ｑ３１に流れる電流を低減する方法と、配線インダクタンスを低減する方法とが考えられる。
【０００７】
半導体スイッチング素子Ｑ３０，Ｑ３１に流れる電流を低減する方法では、電力変換装置の容量を下げることになるので、コストが嵩むといった問題が発生してしまう。このため、通常は、配線インダクタンスを低減することで、スイッチング時の電流の変化に伴う電圧の跳ね上がりを抑制する方法が採用されている。
一方、配線インダクタンスを低減する方法には、スナバ回路を用いる方法があるが、半導体素子、抵抗及びコンデンサ等が別途必要になるので、電力変換装置の大型化及びコストが嵩むといった問題が発生してしまう。
【０００８】
この問題を解決するために、配線インダクタンスを低減する方法としては、充放電用コンデンサＣ３０→帯状導体１０３→接合部ＣＯＮ３０→帯状導体１０４→半導体スイッチング素子Ｑ３０→帯状導体１０１→半導体スイッチング素子Ｑ３１→帯状導体１０６→接合部ＣＯＮ３１→帯状導体１０５→充放電用コンデンサＣ３０の電流経路上において、半導体スイッチング素子のターンオフ時に電流が増加する部分の帯状導体と半導体スイッチング素子のターンオフ時に電流が減少する部分の帯状導体とを一対として配置することでインダクタンス成分を相殺する方法もある（例えば、特許文献１参照）。
【０００９】
この方法では、帯状導体１０３、接合部ＣＯＮ３０及び帯状導体１０４と、帯状導体１０５、接合部ＣＯＮ３１及び帯状導体１０６とを一対に配置することで、半導体スイッチング素子Ｑ３０のターンオフ時に発生する磁束を互いに打ち消し合うことができ、インダクタンス成分を相殺することが可能となり、スイッチング時の電流の変化に伴う電圧の跳ね上がりを抑制することができる。
【００１０】
しかしながら、上記方法は、ターンオフ時に電流が増加する部分及び電流が減少する部分である帯状導体１０３、接合部ＣＯＮ３０及び帯状導体１０４と、帯状導体１０５、接合部ＣＯＮ３１及び帯状導体１０６とを所定間隔を保って並設した積層配線導体を必要とする。さらに、電力変換装置が大型化した場合には、積層配線導体を例えば第１及び第２の積層配線導体に分割して、その分割した第１及び第２の積層配線導体を接続する必要がある。
【００１１】
このように分割した第１及び第２の積層配線導体を接合する接合構造としては図１４〜図１６に示す接合構造とするのが一般的である。
第１の積層配線導体１１０は、図１４及び図１５に示すように、同一幅の帯状導体１０３，１０５が上下方向に所定間隔を保った状態で絶縁部材１１２に埋設された構成とされている。ここで、帯状導体１０３は、図１４及び図１５に示すように、絶縁部材１１２に覆われたインダクタンス相殺部となる比較的幅広の本体部１０３ａを有し、この本体部１０３ａの先端に、その幅の１／３程度の幅で左端側から所定長さだけ絶縁部材１１２に対して突出された露出部１０３ｂを有する。
【００１２】
また、帯状導体１０５も、図１４及び図１５に示すように、絶縁部材１１２に覆われてインダクタンス相殺部となる比較的幅広の本体部１０５ａを有し、この本体部１０５ａの先端に、絶縁部材１１２から所定長さだけ絶縁部材１１２に対して突出された露出部１０５ｂを有する。したがって、露出部１０５ｂは、露出部１０３ｂと上下方向で重なることがなく、幅方向でも接触しないように形成されている。
【００１３】
そして、露出部１０３ｂ，１０５ｂの先端には、図１６に示すように、固定ねじ１１３の雄ねじ部１１３ｂを螺合する雌ねじ部１０３ｃ，１０５ｃが形成されている。
第２の積層配線導体１１１は、図１４及び図１５に示すように、第１の積層配線導体１１０とその幅方向に延長する線を挟んで対称に構成され、帯状導体１０３，１０５と同層の帯状導体１０４，１０６が絶縁部材１１２内に所定間隔を保って埋設された構成とされている。ここで、帯状導体１０４は、図１４及び図１５に示すように、絶縁部材１１２に覆われたインダクタンス相殺部となる本体部１０４ａと、この本体部１０４ａに連接して絶縁部材１１２から本体部１０４ａの幅の１／３程度の幅で突出された露出部１０４ｂを有する。
【００１４】
また、帯状導体１０６も、同様に図１４及び図１５に示すように、絶縁部材１１２に覆われてインダクタンス相殺部となる本体部１０６ａと、この本体部１０６ａに連接して絶縁部材１１２から本体部１０６ａの幅の１／３程度の幅で突出された露出部１０６ｂを有する。したがって、露出部１０６ｂは、露出部１０４ｂと上下方向で重ならないとともに、幅方向でも接触しないように形成されている。
そして、露出部１０４ｂ，１０６ｂの先端には、図１６に示すように、固定ねじ１１３の雄ねじ部１１３ｂを挿通する挿通孔１０４ｃ，１０６ｃが形成されている。
【００１５】
また、第１の積層配線導体１１０と第２の積層配線導体１１１の同層の露出部１０３ｂ，１０４ｂと露出部１０５ｂ，１０６ｂとが互いに上下方向に重ねられて接合部ＣＯＮ３０，ＣＯＮ３１が形成される。この状態で、露出部１０４ｂの挿通孔１０４ｃと露出部１０３ｂの雌ねじ部１０３ｃとを略一致させて、固定ねじ１１３の雄ねじ部１１３ｂを挿通孔１０４ｃに挿通して、雄ねじ部１１３ｂを雌ねじ部１０３ｃに螺合させる。そして、固定ねじ１１３の頭部１１３ａを露出部１０４ｂの上面に当接させて締付けることにより、帯状導体１０３と帯状導体１０４とを接続する。
【００１６】
同様に、露出部１０６ｂの挿通孔１０６ｃと露出部１０５ｂの雌ねじ部１０５ｃとを略一致させて、固定ねじ１１３の雄ねじ部１１３ｂを挿通孔１０６ｃに挿通して、雄ねじ部１１３ｂを雌ねじ部１０５ｃに螺合させる。そして、固定ねじ１１３の頭部１１３ａを露出部１０６ｂの上面に当接させて締付けることにより、帯状導体１０５と帯状導体１０６とを接続する。
【００１７】
この状態から半導体スイッチング素子Ｑ３０をターンオフさせると、本体部１０３ａ，１０４ａと本体部１０５ａ，１０６ａとは、電流変化の向きが互いに異なるようになり、磁束の向きが互いに異なるようになる。このため、半導体スイッチング素子Ｑ３０のターンオフ時に発生する磁束を打ち消し合わせることができ、インダクタンス成分を相殺することが可能となることから、スイッチング時の電流の変化に伴う電圧の跳ね上がりを抑制することができる。
【００１８】
しかしながら、このような構成では、第１の積層配線導体１１０と第２の積層配線導体１１１とを接続するために、露出部１０３ｂ，１０４ｂ，１０５ｂ，１０６ｂの幅Ｈ３１が本体部１０３ａ，１０４ａ，１０５ａ，１０６ａの幅Ｈ３０の１／３程度の幅狭に形成されていると共に、露出部１０３ｂ，１０４ｂと露出部１０５ｂ，１０６ｂとが上下方向に重ならないように配置されているので、接合部ＣＯＮ３０，ＣＯＮ３１においてインダクタンス成分を十分に低減することができない。
【００１９】
これを解決するために、第２の積層配線導体１１１に、図１７及び図１８に示すように、露出部１０４ｂ，１０６ｂの互いに対向する側面から上方に所定長さ突出するインダクタンス相殺部としての一対の対向側板部１０４ｄ，１０６ｄを形成することが考えられる。
このようにすることで、半導体スイッチング素子Ｑ３０のターンオフ時に発生する磁束を一対の対向側板部１０４ｄ，１０６ｄによって打ち消し合わせることができ、インダクタンス成分を相殺することが可能となることから、接合部ＣＯＮ３０，ＣＯＮ３１においても、スイッチング時の電流の変化に伴う電圧の跳ね上がりを抑制することができる。
【００２０】
次に、従来の３レベル電力変換装置の１相分について説明する。
この３レベル電力変換装置の１相分１５０は、図１９に示すように、直列に接続された充放電用コンデンサＣ３１，Ｃ３２と、直列に接続された半導体スイッチング素子Ｑ３２〜Ｑ３５で構成されるスイッチングアームＳＡ３１とが、正極ラインＰと負極ラインＮとの間に並列に接続されている。そして、各半導体スイッチング素子Ｑ３２〜Ｑ３５には、逆並列にダイオードＤ３２〜Ｄ３５が接続されている。また、半導体スイッチング素子Ｑ３３，Ｑ３４間の中点には、交流電圧を出力する交流端子ＡＣが設けられている。さらに、半導体スイッチング素子Ｑ３３，Ｑ３４には、ダイオードＤ３６，Ｄ３７が逆並列に接続され、そのダイオードＤ３６，Ｄ３７間の中点が充放電用コンデンサＣ３１，Ｃ３２間の中点に設けられた中性点ラインＭに接続されている。
【００２１】
ここで、半導体スイッチング素子Ｑ３２〜Ｑ３５間は、夫々帯状導体１５１〜１５３によって電気的に接続されている。さらに、充放電用コンデンサＣ３１の正極側と半導体スイッチング素子Ｑ３２とは、帯状導体１５４と帯状導体１５５とを接合部ＣＯＮ３２を介して接続することで電気的に接続されている。そして、充放電用コンデンサＣ３２の負極側と半導体スイッチング素子Ｑ３５とは、帯状導体１５６と帯状導体１５７とを接合部ＣＯＮ３３を介して接続することで電気的に接続されている。また、充放電用コンデンサＣ３１の負極側と充放電用コンデンサＣ３２の正極側とは、帯状導体１５８によって電気的に接続されている。
【００２２】
さらに、ダイオードＤ３６のアノード側とダイオードＤ３７のカソード側とは、帯状導体１５９によって電気的に接続されている。また、ダイオードＤ３６のカソード側と半導体スイッチング素子Ｑ３２，Ｑ３３間の中点とは、帯状導体１６０によって電気的に接続されている。そして、ダイオードＤ３７のアノード側と半導体スイッチング素子Ｑ３４，Ｑ３５間の中点とは、帯状導体１６１によって電気的に接続されている。
【００２３】
さらにまた、充放電用コンデンサＣ３１，Ｃ３２間の中点とダイオードＤ３６，Ｄ３７間の中点とは、帯状導体１６２と帯状導体１６３とを接合部ＣＯＮ３４を介して接続することで電気的に接続されている。
そして、３レベル電力変換装置の１相分１５０の動作を説明すると、図１９に示すように、充放電用コンデンサＣ３１に充電されている正の電荷の放電によって半導体スイッチング素子Ｑ３２がオン状態であると、充放電用コンデンサＣ３１の正極側（高電位側）→帯状導体１５４→接合部ＣＯＮ３２→帯状導体１５５→半導体スイッチング素子Ｑ３２→帯状導体１５１→半導体スイッチング素子Ｑ３３→帯状導体１５２→交流端子ＡＣに至る電流経路Ｌ３３が形成される。
【００２４】
この状態から半導体スイッチング素子Ｑ３２をターンオフさせると、電流経路Ｌ３３を流れる電流が減少する。このとき、電流変化に伴って発生する帯状導体１５４、接合部ＣＯＮ３２及び帯状導体１５５のインダクタンスによる電圧は、充放電用コンデンサＣ３１に対して半導体スイッチング素子Ｑ３２の方が高くなる向きに発生する。
一方、半導体スイッチング素子Ｑ３２がターンオフすると、充放電用コンデンサＣ３１の負極側→帯状導体１６２→接合部ＣＯＮ３４→帯状導体１６３→帯状導体１５９→ダイオードＤ３６→帯状導体１６０→帯状導体１５１→半導体スイッチング素子Ｑ３３→帯状導体１５２→交流端子ＡＣに至る電流経路Ｌ３４が形成される。このため、電流変化に伴って発生する帯状導体１６２、接合部ＣＯＮ２４及び帯状導体１６３のインダクタンスによる電圧は、半導体スイッチング素子Ｑ３３に対して充放電用コンデンサＣ３１の方が高くなる向きに発生する。
【００２５】
そして、充放電用コンデンサＣ３２に充電されている正の電荷の放電によって図１９に示すように、半導体スイッチング素子Ｑ３３がオン状態であると、充放電用コンデンサＣ３２の正極側（高電位側）→帯状導体１５８→帯状導体１６２→接合部ＣＯＮ３４→帯状導体１６３→帯状導体１５９→ダイオードＤ３６→帯状導体１６０→帯状導体１５１→半導体スイッチング素子Ｑ３３→帯状導体１５２→交流端子ＡＣに至る電流経路Ｌ３５が形成される。
【００２６】
この状態から半導体スイッチング素子Ｑ３３をターンオフさせると、電流経路Ｌ３５を流れる電流が減少する。このとき、電流変化に伴って発生する帯状導体１６２、接合部ＣＯＮ３４及び帯状導体１６３のインダクタンスによる電圧は、充放電用コンデンサＣ３２に対して半導体スイッチング素子Ｑ３３の方が高くなる向きに発生する。
一方、半導体スイッチング素子Ｑ３３がターンオフすると、充放電用コンデンサＣ３２の負極側→帯状導体１５６→接合部ＣＯＮ３３→帯状導体１５７→半導体スイッチング素子Ｑ３５→帯状導体１５３→半導体スイッチング素子Ｑ３４→帯状導体１５２→交流端子ＡＣに至る電流経路Ｌ３６が形成される。このため、電流変化に伴って発生する帯状導体１５６、接合部ＣＯＮ３３及び帯状導体１５７のインダクタンスによる電圧は、半導体スイッチング素子Ｑ３５に対して充放電用コンデンサＣ３２の方が高くなる向きに発生する。
【００２７】
このような３レベル電力変換装置の１相分１５０における分割した第１及び第２の積層配線導体の接合構造は図２０〜図２２に示すように、上述した２レベル電力変換装置の１相分１００と同様に、第１の積層配線導体１７０と第２の積層配線導体１７１とを接合部ＣＯＮ３２，ＣＯＮ３３，ＣＯＮ３４を介して接続することによって構成されている。
【００２８】
第１の積層配線導体１７０は、図２０及び図２１に示すように、同一幅の帯状導体１５４，１６２，１５６が下方から所定間隔を保った状態でその順に配置し、その帯状導体１５４，１６２，１５６が絶縁部材１１２に埋設された構成とされている。ここで、帯状導体１５４は、図２１に示すように、絶縁部材１１２に覆われたインダクタンス相殺部となる本体部１５４ａを有し、この本体部１５４ａの先端に、その幅の１／６程度の幅で左端側から所定長さだけ絶縁部材１１２から突出された露出部１５４ｂを有する。また、帯状導体１６２は、図２１に示すように、絶縁部材１１２に覆われてインダクタンス相殺部となる本体部１６２ａを有し、この本体部１６２ａの先端の略中央位置に所定長さだけ絶縁部材１１２から突出された露出部１６２ｂを有する。さらに、帯状導体１５６は、図２１に示すように、絶縁部材１１２に覆われてインダクタンス相殺部となる本体部１５６ａを有し、この本体部１５６ａの先端の右端側から所定長さだけ絶縁部材１１２から突出された露出部１５６ｂを有する。ここで、露出部１５４ｂ，１６２ｂ，１５６ｂは、上下方向に互いが重ならないように形成されている。
そして、露出部１５４ｂ，１５６ｂ，１６２ｂの先端には、図２２に示すように、固定ねじ１１３の雄ねじ部１１３ｂを挿通する挿通孔１５４ｃ，１５６ｃ，１６２ｃが形成されている。
【００２９】
第２の積層配線導体１７１は、図２０及び図２１に示すように、第１の積層配線導体１７０とその幅方向に延長する線を挟んで対称に構成され、帯状導体１５４，１６２，１５６と同層の帯状導体１５５，１６３，１５７が絶縁部材１１２内に下方からその順に配置された構成とされている。ここで、帯状導体１５５は、図２１に示すように、絶縁部材１１２に覆われたてインダクタンス相殺部となる本体部１５５ａを有し、この本体部１５５ａの先端の右端側から所定長さ突出された露出部１５５ｂを有する。そして、帯状導体１６３は、図２１に示すように、絶縁部材１１２に覆われてインダクタンス相殺部となる本体部１６３ａを有し、この本体部１６３ａの先端の略中央位置から所定長さ突出された露出部１６３ｂを有する。そして、帯状導体１５７は、図２１に示すように、絶縁部材１１２に覆われてインダクタンス相殺部となる本体部１５７ａを有し、この本体部１５７ａの先端の左端側から所定長さ突出された露出部１５７ｂを有する。ここで、露出部１５５ｂ，１６３ｂ，１５７ｂは、上下方向に重ならないようにされている。そして、露出部１５５ｂ，１５７ｂ，１６３ｂの先端には、固定ねじ１１３の雄ねじ部１１３ｂを螺合する雌ねじ部１５５ｃ，１５７ｃ，１６３ｃが形成されている。
【００３０】
そして、第１の積層配線導体１７０と第２の積層配線導体１７１の同層の露出部１５４ｂ，１５５ｂ、露出部１６２ｂ，１６３ｂ、露出部１５６ｂ，１５７ｂが互いに上下方向に重ねられて接合部ＣＯＮ３２、接合部ＣＯＮ３３及び接合部ＣＯＮ３４が形成されている。そして、露出部１５５ｂの雌ねじ部１５５ｃと露出部１５４ｂの挿通孔１５４ｃとを略一致させた状態で、固定ねじ１１３の雄ねじ部１１３ｂを挿通孔１５４ｃに挿通して、雄ねじ部１１３ｂを雌ねじ部１５５ｃに螺合させる。そして、固定ねじ１１３の頭部１１３ａを露出部１５４ｂの上面に当接させて締付けることにより、帯状導体１５４と帯状導体１５５とを接続する。
【００３１】
同様に、露出部１５７ｂの雌ねじ部１５７ｃと露出部１５６ｂの挿通孔１５６ｃとを略一致させた状態で、固定ねじ１１３の雄ねじ部１１３ｂを挿通孔１５６ｃに挿通して、雄ねじ部１１３ｂを雌ねじ部１５７ｃに螺合させる。そして、固定ねじ１１３の頭部１１３ａを露出部１５６ｂの上面に当接させて締付けることにより、帯状導体１５６と帯状導体１５７とを接続する。
【００３２】
同様に、露出部１６３ｂの雌ねじ部１６３ｃと露出部１６２ｂの挿通孔１６２ｃとを略一致させた状態で、固定ねじ１１３の雄ねじ部１１３ｂを挿通孔１６２ｃに挿通して、雄ねじ部１１３ｂを雌ねじ部１６３ｃに螺合させる。そして、固定ねじ１１３の頭部１１３ａを露出部１６２ｂの上面に当接させて締付けることにより、帯状導体１６２と帯状導体１６３とを接続する。
【００３３】
しかしながら、このような構成では、上述した２レベル電力変換装置の一相分１００と同様に、スイッチング時の電流の変化に伴う電圧の跳ね上がりを抑制することができるが、第１の積層配線導体１７０と第２の積層配線導体１７１とを接続するために、露出部１５４ｂ，１５５ｂ，１５６ｂ，１５７ｂ，１６２ｂ，１６３ｂの幅Ｈ３３が本体部１５４ａ，１５５ａ，１５６ａ，１５７ａ，１６２ａ，１６３ａの幅Ｈ３２の１／６程度の幅狭に形成されていると共に、露出部１５４ｂ，１５５ｂ、露出部１５６ｂ，１５７ｂ、露出部１６２ｂ，１６３ｂが上下方向に重ならないように配置されているので、接合部ＣＯＮ３２、接合部ＣＯＮ３３及び接合部ＣＯＮ３４においてインダクタンス成分を十分に低減することができない。
【００３４】
これを解決するために、露出部１５４ｂ，１５６ｂ，１６２ｂには、図示しないが図１７及び図１８と同様に、露出部１５４ｂ，１６２ｂの互いに対向する側面から上方に所定長さ突出するインダクタンス相殺部としての一対の対向側板部が形成されていると共に、露出部１５６ｂ，１６２ｂの互いに対向する側面から上方に所定長さ突出するインダクタンス相殺部としての一対の対向側板部を形成することが考えられる。
【００３５】
このようにすることで、半導体スイッチング素子Ｑ３２，Ｑ３３のターンオフ時に発生する磁束を露出部１５４ｂ，１５６ｂ，１６２ｂに形成された一対の対向側板部によって打ち消し合わせることができ、インダクタンス成分を相殺することが可能となることから、接合部ＣＯＮ３２、接合部ＣＯＮ３３及び接合部ＣＯＮ３４においても、スイッチング時の電流の変化に伴う電圧の跳ね上がりを抑制することができる。
【先行技術文献】
【特許文献】
【００３６】
【特許文献１】特開２００１−１１９９２５号公報
【発明の概要】
【発明が解決しようとする課題】
【００３７】
しかしながら、上記従来例にあっては、各接合部で電位の異なる少なくとも２つの帯状導体の露出部を上下方向に重ならないように接続するために、インダクタンス成分を十分に相殺することができないと共に、露出部の幅が本体部の幅より幅狭とされることで、露出部の抵抗が増大することになり、この部分の抵抗損失による発熱のために電力変換装置の温度が上昇してしまうという未解決の課題がある。
【００３８】
また、帯状導体の本体部の幅を半導体スイッチング素子に流れる電流に基づいて選定しているので、露出部の幅を半導体スイッチング素子に流れる電流に基づいて選定すると、露出部同士が上下方向に重ならないように配置するために本体部の幅を必要以上に広くする必要があり、電力変換装置の大型化やコストが嵩むといった未解決の課題がある。
さらに、本体部と図１７及び図１８の一対の対向側板部とにおいては、インダクタンス成分を相殺することは可能であるが、わざわざ一対の対向側板部を形成する必要があり、製造コストが嵩むといった未解決の課題がある。
【００３９】
さらにまた、上記従来例にあっては、所定間隔を保って対向する少なくとも２つの帯状導体間の絶縁性を確保するために、接合部における沿面距離（帯状導体間の絶縁層の表面に沿った最短距離）を増加させると、帯状導体間の間隔が大きくなり、電力変換装置の大型化やコストが嵩むといった未解決の課題がある。
そこで、本発明は、上記従来例の未解決の課題に着目してなされたものであり、接合部において配線インダクタンスを十分に低減することができると共に、露出部の抵抗を減少させ、さらに大型化やコストが嵩むといったことを防止することができる積層配線導体の接続構造及びこれを使用した電力変換装置を提供することを目的としている。
【課題を解決するための手段】
【００４０】
上記目的を達成するために、請求項１に係る積層配線導体の接続構造は、それぞれ絶縁層を介して複数の帯状導体を積層した第１及び第２の積層配線導体を備え、前記第１及び第２の積層配線導体を互いに同層の帯状導体同士を電気的に接続することにより連結して導電路を形成する積層配線導体の接続構造であって、前記第１及び第２の積層配線導体のそれぞれは、両者の連結位置で、同層の帯状導体同士の露出部を重ねて接合部を形成し、各層の帯状導体の前記接合部を、最下段の前記帯状導体から上方の前記帯状導体に行くに従い基準位置から長手方向に順次所定距離ずらした位置に形成し、各接合部を接続部材で固定することを特徴としている。
【００４１】
また、請求項２に係る接続帯状導体の接続構造は、請求項１に係る発明において、前記第１及び第２の積層配線導体を２層、３層及び５層のいずれかの帯状導体で構成したことを特徴としている。
さらに、請求項３に係る積層配線導体の接続構造は、請求項１又は２に係る発明において、前記第１及び第２の積層配線導体の帯状導体を上下に隣接する帯状導体のうち前記接合部が基準位置より遠い一方の帯状導体に、他方の帯状導体を固定する前記接続部材を望ませる透孔が形成したことを特徴としている。
さらにまた、請求項４に係る電力変換装置は、前記請求項１乃至３の何れか１項に記載の積層配線導体の接続構造を導電路に適用したことを特徴としている。
【発明の効果】
【００４２】
本発明によれば、第１及び第２の積層配線導体の同層の帯状導体同士の露出部を重ねた接合部を基準位置から順次所定距離ずらした位置に形成することで、接合部における露出部の幅を広いままとすることができ、電位が異なる帯状導体との間で配線インダクタンスを十分に低減することができると共に、抵抗の増加を抑制し、大型化やコストが嵩むといったことを防止することができるという効果が得られる。
また、上記構成を有する積層配線導体の接続構造を導電路に適用して電力変換装置を構成することにより、良好な電力変換効果を発揮することができる。
【図面の簡単な説明】
【００４３】
【図１】本発明の第１の実施形態における積層配線導体の接続構造の説明に供する一例の回路図である。
【図２】本発明の第１の実施形態における積層配線導体の接続構造を示す斜視図である。
【図３】図２の積層配線導体の帯状導体を示す斜視図である。
【図４】図２のＡ−Ａ線上の積層配線導体の接続構造を示す断面図である。
【図５】本発明の第２の実施形態における積層配線導体の接続構造の説明に供する一例の回路図である。
【図６】本発明の第２の実施形態における積層配線導体の接続構造を示す斜視図である。
【図７】図６の積層配線導体の帯状導体を示す斜視図である。
【図８】図６のＢ−Ｂ線上の積層配線導体の接続構造を示す断面図である。
【図９】本発明の第３の実施形態における積層配線導体の接続構造の説明に供する一例の回路図である。
【図１０】本発明の第３の実施形態における積層配線導体の接続構造を示す斜視図である。
【図１１】図１０の積層配線導体の帯状導体を示す斜視図である。
【図１２】図１０のＣ−Ｃ線上の積層配線導体の接続構造を示す断面図である。
【図１３】従来の積層配線導体の接続構造の説明に供する一例の回路図である。
【図１４】図１３の積層配線導体の接続構造を示す斜視図である。
【図１５】図１４の積層配線導体の帯状導体を示す斜視図である。
【図１６】図１４のＤ−Ｄ線上の積層配線導体の接続構造を示す断面図である。
【図１７】従来の積層配線導体の接続構造の他の一例を示す斜視図である。
【図１８】図１７の２層積層配線導体の帯状導体を示す斜視図である。
【図１９】従来の積層配線導体の接続構造の説明に供する他の一例の回路図である。
【図２０】図１９の積層配線導体の接続構造を示す斜視図である。
【図２１】図１９の積層配線導体の帯状導体を示す斜視図である。
【図２２】図２０のＥ−Ｅ線上の積層配線導体の接続構造を示す断面図である。
【発明を実施するための形態】
【００４４】
以下、本発明の実施の形態を図面に基づいて説明する。
図１は、本発明を電力変換装置に適用した場合の一実施形態を説明する回路図であり、図中１は、２レベル電力変換装置の１相分であって、充放電用コンデンサＣ１と並列に接続された２レベル電力変換装置を構成する直列回路としての１相分のスイッチングアームＳＡ１が正極ラインＰと負極ラインＮとの間に接続されている。このスイッチングアームＳＡ１は、半導体スイッチング素子Ｑ１，Ｑ２を、帯状導体２を介して直列に接続し、半導体スイッチング素子Ｑ１，Ｑ２間の中点に交流電圧を出力する交流端子ＡＣが設けられている。そして、各半導体スイッチング素子Ｑ１，Ｑ２には、逆並列にダイオードＤ１，Ｄ２が接続されている。
【００４５】
ここで、各半導体スイッチング素子Ｑ１，Ｑ２は、例えばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）やパワーＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）等を用いることができる。
そして、充放電用コンデンサＣ１とスイッチングアームＳＡ１とは、図１〜図４に示すように、第１の積層配線導体３と第２の積層配線導体４とを接合部ＣＯＮ１及び接合部ＣＯＮ２を介して接続することで電気的に並列に接続されている。
【００４６】
第１の積層配線導体３は、図２〜図４に示すように、充放電用コンデンサＣ１の正極側に接続された第１の帯状導体５と、充放電用コンデンサＣ１の負極側に接続された第２の帯状導体６とが所定間隔を保って上方からその順に配置され、その第１の帯状導体５と第２の帯状導体６とが絶縁層７によって絶縁された構成とされている。
第１の帯状導体５は、図２〜図４に示すように、絶縁層７に覆われたインダクタンス相殺部となる比較的幅広の本体部５ａと、この本体部５ａの先端に絶縁層７から本体部５ａの幅と略等しい幅で基準位置Ｓ１となる絶縁層７の端部から所定長さ露出するように突出された露出部５ｂとを備えている。ここで、露出部５ｂには、図４に示すように、本体部５ａとは反対側の端部寄りの位置に幅方向に所定間隔を保って固定ねじ８の雄ねじ部８ｂを挿通する例えば２つの挿通孔５ｃが形成されている。
【００４７】
また、第２の帯状導体６は、図２〜図４に示すように、絶縁層７に覆われ、長手方向の先端が露出部５ｂの先端より所定長さ突き出したインダクタンス相殺部となる比較的幅広の本体部６ａと、この本体部６ａの先端に、露出部５ｂの先端より突出した絶縁層７の端部から本体部５ａの幅と略等しい幅で所定長さ露出するように突出された露出部６ｂとを備えている。したがって、露出部６ｂは、露出部５ｂより右方に突出し、両者が上下方向で重なることがなく長手方向にずれた状態に配置されている。そして、本体部６ａの挿通孔５ｃと対向する位置には、固定ねじ８の頭部８ａを挿通する２つの透孔６ｃが形成されている。さらに、露出部６ｂには、本体部６ａとは反対側の端部寄りの位置の幅方向に所定間隔を保って固定ねじ１１の雄ねじ部１１ｂを螺合する例えば２つの雌ねじ部６ｄが形成されている。
【００４８】
ここで、第１の積層配線導体３を形成するには、先ず、図３に示すように、第１の帯状導体５に挿通孔５ｃを形成し、第２の帯状導体６に透孔６ｃ及び雌ねじ部６ｄを形成した状態で、成形型に第１の帯状導体５及び第２の帯状導体６を所定間隔を保って平行に配置し、且つ挿通孔５ｃと透孔６ｃとを同軸上に対向させた状態で、例えば合成樹脂材をモールド成形することによって絶縁層７を形成する。この絶縁層７は、図２及び図４に示すように、本体部５ａ，６ａを所定厚さで覆うと共に、透孔６ｃの内周面を所定厚さで覆うように形成され、透孔６ｃに対応する位置に透孔６ｃより小径の挿通孔７ａが形成されている。
【００４９】
第２の積層配線導体４は、図２〜図４に示すように、半導体スイッチング素子Ｑ１及びダイオードＤ１に接続された帯状の第１の帯状導体９と、半導体スイッチング素子Ｑ２及びダイオードＤ２に接続された帯状の第２の帯状導体１０とが所定間隔を保って上方からその順に配置され、その第１の帯状導体９と第２の帯状導体１０とが絶縁層１５によって絶縁された構成とされている。
【００５０】
第２の帯状導体１０は、図２〜図４に示すように、絶縁層１５に覆われたインダクタンス相殺部となる比較的幅広の本体部１０ａと、この本体部１０ａの先端に絶縁層１５から本体部１０ａの幅と略等しい幅で基準位置Ｓ２となる絶縁層１５の端部から所定長さ露出するように突出された露出部１０ｂとを備えている。ここで、露出部１０ｂには、図４に示すように、本体部１０ａとは反対側の端部寄りの位置に幅方向に所定間隔を保って固定ねじ１１の雄ねじ部１１ｂを挿通する例えば２つの挿通孔１０ｃが形成されている。
【００５１】
また、第１の帯状導体９は、図２〜図４に示すように、絶縁層１５に覆われ、長手方向の先端が露出部１０ｂの先端より所定長さ突き出したインダクタンス相殺部となる比較的幅広の本体部９ａと、この本体部９ａの先端に、露出部１０ｂの先端より左方に突出した絶縁層１５の端部から本体部９ａの幅と略等しい幅で所定長さ露出するように突出された露出部９ｂとを備えている。したがって、露出部９ｂは、露出部１０ｂより左方に突出し、両者が上下方向で重なることがなく長手方向にずれた状態に配置されている。そして、本体部９ａの挿通孔１０ｃと対向する位置には、固定ねじ１１の頭部１１ａを挿通する２つの透孔９ｃが形成されている。さらに、露出部９ｂには、本体部９ａとは反対側の端部寄りの位置の幅方向に所定間隔を保って固定ねじ８の雄ねじ部８ｂを螺合する例えば２つの雌ねじ部９ｄが形成されている。
【００５２】
この第２の積層配線導体４は、第１の積層配線導体の表裏を反転させたものであり、第１の積層配線導体と同一形状を有するので、前述した第１の積層配線導体３と同様の方法でモールド成形によって形成される。そして、絶縁層１５には、絶縁層７と同様に第１の帯状導体９の透孔９ｃに対応する位置に、この透孔９ｃより小径の挿通孔１５ａが形成されている。
【００５３】
次に、上記第１の実施形態の動作を説明する。
第１の積層配線導体３と第２の積層配線導体４とを接合するには、先ず、第１の積層配線導体３の第１の帯状導体５を上側とし、第２の積層配線導体４の第１の帯状導体９を上側として、第１の積層配線導体３の露出部５ｂ，６ｂ上に、第２の積層配線導体４の露出部９ｂ，１０ｂが重なるように互いに突き合わせて配置する。このように配置することにより、露出部５ｂ，９ｂで第１の接合部ＣＯＮ１が形成され、露出部６ｂ，１０ｂで第２の接合部ＣＯＮ２が形成され、両接合部ＣＯＮ１，ＣＯＮ２が基準位置Ｓ１又は基準位置Ｓ２から順に長手方向にずれて上下方向に重なることがなく互い違いに配置される。
【００５４】
そして、固定ねじ８を第２の帯状導体６の下方から絶縁層７の挿通孔７ａを通じて第１の帯状導体９の雌ねじ部９ｄに螺合させることにより、第１の帯状導体５を第１の帯状導体９に電気的に接続する。
また、固定ねじ１１を第１の帯状導体９の上方から絶縁層１５の挿通孔１５ａを通じて第２の帯状導体６の雌ねじ部６ｄに螺合させることにより、第２の帯状導体１０を第２の帯状導体６に電気的に接続することができる。
このようにして、第１の積層配線導体３と第２の積層配線導体４との接合が完了する。この接合が完了した時点で、側面から見ると、図４に示すように、固定ねじ８，１１の頭部８ａ，１１ａが絶縁層７，１５の挿通孔７ａ，１５ａ内に収まり、外方に突出することがない。
【００５５】
次に、上記第１の実施形態の第１の積層配線導体３と第２の積層配線導体４とに流れる電流の経路について説明する。
今、スイッチングアームＳＡ１の半導体スイッチング素子Ｑ１をオン状態としたときの図１の電流経路Ｌ１には、充放電用コンデンサＣ１の正極側（高電位側）→第１の帯状導体５の本体部５ａ→第１の帯状導体５の露出部５ｂ→第１の帯状導体９の露出部９ｂ→第１の帯状導体９の本体部９ａ→半導体スイッチング素子Ｑ１→帯状導体２→交流端子ＡＣの順に電流が流れる。
【００５６】
そして、半導体スイッチング素子Ｑ１がターンオフしたときの図１の電流経路Ｌ２には、充放電用コンデンサＣ１の正極側（低電位側）→第２の帯状導体６の本体部６ａ→第２の帯状導体６の露出部６ｂ→第２の帯状導体１０の露出部１０ｂ→第２の帯状導体１０の本体部１０ａ→半導体スイッチング素子Ｑ２→帯状導体２→交流端子ＡＣの順に電流が流れる。
ここで、半導体スイッチング素子Ｑ１がオン状態で、図１に示すように、電流経路Ｌ１に電流が流れていたとする。そして、この状態で、半導体スイッチング素子Ｑ１がターンオフすると、電流経路Ｌ１に流れる電流が減少すると共に、電流経路Ｌ２に流れる電流が増加する。
【００５７】
このため、半導体スイッチング素子Ｑ１のターンオフ時には、半導体スイッチング素子Ｑ１と充放電用コンデンサＣ１の正極側とを接続する第１の帯状導体５，９と、半導体スイッチング素子Ｑ２と充放電用コンデンサＣ１の負極側とを接続する第２の帯状導体６，１０との間で逆方向の電流が流れる。
このため、互いに所定間隔を保って対向する帯状導体の板部間で逆方向の電流が流れることにより、発生する磁束の向きが逆方向となる。この結果、逆方向の磁束が互いに打ち消し合うことになり、インダクタンス成分を十分に低減することができ、スイッチング時の電流の変化に伴う電圧の跳ね上がりを確実に抑制することができる。
【００５８】
さらに、接合部ＣＯＮ１及び接合部ＣＯＮ２において、露出部５ｂ，６ｂ，９ｂ，１０ｂの幅を本体部５ａ，６ａ，９ａ，１０ａの幅と略等しく設定し、同層すなわち同電位の帯状導体を重ね合わせて接続することにより、この接合部ＣＯＮ１及び接合部ＣＯＮ２がそれぞれ異なる電位の第２の帯状導体６及び第１の帯状導体９に全面で対向することになり、インダクタンス成分を十分に低減することができ、抵抗の増大を防止することもできるので、発熱も抑制することができる。しかも、第１及び第２の積層配線導体３，４は同一形状を有することから同一成形型を利用して成形することができ、個別の成形型を必要としないので、この分製造コストを低減することができる。
さらに、帯状導体６に形成した透孔６ｃ及び帯状導体９に形成した透孔９ｃの内周面が夫々絶縁層７及び絶縁層１５によって覆われて露出していないので、帯状導体５，９及び帯状導体１０，６を接合する固定ねじ８，１１との間で短絡を生じることを確実に防止することができる。
【００５９】
次に、本発明における第２の実施形態を図５〜図７について説明する。
この第２の実施形態では、前述した２レベル電力変換装置に代えて３レベル電力変換装置を第１及び第２の積層配線導体で電気的に接続するようにしたものである。
すなわち、３レベル電力変換装置の１相分は、図５に示すように、直列に接続された充放電用コンデンサＣ２，Ｃ３と、直列に接続された４個の半導体スイッチング素子Ｑ３〜Ｑ６で構成されるスイッチングアームＳＡ２とが、正極ラインＰと負極ラインＮとの間に並列に接続されている。そして、各半導体スイッチング素子Ｑ３〜Ｑ６には、逆並列にダイオードＤ３〜Ｄ６が接続されている。そして、半導体スイッチング素子Ｑ４，Ｑ５間の中点に交流電圧を出力する交流端子ＡＣが設けられている。さらに、半導体スイッチング素子Ｑ４，Ｑ５には、直列に接続されたダイオードＤ７，Ｄ８が逆並列に接続され、そのダイオードＤ７，Ｄ８間の中点が充放電用コンデンサＣ２，Ｃ３間の中点に設けられた中性点ラインＭに接続されている。
【００６０】
ここで、半導体スイッチング素子Ｑ３〜Ｑ６間は、夫々帯状導体３０〜３２によって電気的に接続されている。
そして、充放電用コンデンサＣ２の負極側と充放電用コンデンサＣ３の正極側とは、帯状導体３４によって電気的に接続されている。
さらに、ダイオードＤ７のアノード側とダイオードＤ８のカソード側とは、帯状導体３５によって電気的に接続されている。そして、ダイオードＤ７のカソード側と半導体スイッチング素子Ｑ３，Ｑ４間の中点とは、帯状導体３６によって電気的に接続されている。そして、ダイオードＤ８のアノード側と半導体スイッチング素子Ｑ５，Ｑ６間の中点とは、帯状導体３７によって電気的に接続されている。
【００６１】
そして、充放電用コンデンサＣ２の正極側と半導体スイッチング素子Ｑ３との間と、充放電用コンデンサＣ２，Ｃ３間の中点とダイオードＤ７，Ｄ８間の中点と、充放電用コンデンサＣ３の負極側と半導体スイッチング素子Ｑ６との間とは、第１の積層配線導体４０と第２の積層配線導体４１とを接合部ＣＯＮ３、接合部ＣＯＮ４及び接合部ＣＯＮ５を介して接続することで電気的に接続されている。
【００６２】
第１の積層配線導体４０は、図６〜図８に示すように、充放電用コンデンサＣ２の正極側に接続された第１の帯状導体４３と、充放電用コンデンサＣ２，Ｃ３間の中点に接続された第２の帯状導体４４と、充放電用コンデンサＣ３の負極側に接続された第３の帯状導体４５とが所定間隔を保って上方からその順に配置され、その夫々の帯状導体４３〜４５が絶縁層７によって絶縁された構成とされている。
【００６３】
ここで、第１の帯状導体４３は、図６〜図８に示すように、前述した第１の実施形態における第１の帯状導体５と同様の構成を有し、本体部４３ａ、露出部４３ｂ及び挿通孔４３ｃを有する。
また、第２の帯状導体４４は、図６〜図８に示すように、前述した第１の実施形態における第２の帯状導体６と同様の構成を有し、本体部４４ａ、露出部４４ｂ、透孔４４ｃ及び挿通孔４４ｄを有する。
【００６４】
さらに、第３の帯状導体４５は、図６〜図８に示すように、絶縁層７に覆われ長手方向の先端が第２の帯状導体４４の露出部４４ｂの先端より所定長さ突き出したインダクタンス相殺部となる本体部４５ａと、この本体部４５ａの先端に絶縁層７から本体部４５ａの幅と略等しい幅で所定長さ露出するように突出された露出部４５ｂとを備えている。ここで、本体部４５ａの第２の帯状導体４４の透孔４４ｃと対向する位置には、固定ねじ８の頭部８ａを挿通する２つの透孔４５ｃが形成されている。さらに、本体部４５ａの第２の帯状導体４４の挿通孔４４ｄと対向する位置には、固定ねじ１１の頭部１１ａを挿通する２つの透孔４５ｄが形成されている。また、露出部４５ｂには、本体部４５ａとは反対側の端部寄りの位置の幅方向に所定間隔を保って固定ねじ１２の雄ねじ部１２ｂを螺合する例えば２つの雌ねじ部４５ｅが形成されている。
【００６５】
さらに、絶縁層７には、帯状導体４４の透孔４４ｃ及び帯状導体４５の透孔４５ｃに対応する挿通孔７ａと、帯状導体４５の透孔４５ｄに対応する挿通孔７ｂとが形成されている。
第２の積層配線導体４１は、図６〜図８に示すように、半導体スイッチング素子Ｑ３及びダイオードＤ３に接続された第１の帯状導体４６と、ダイオードＤ７，Ｄ８間の中点に接続された第２の帯状導体４７と、半導体スイッチング素子Ｑ６及びダイオードＤ６に接続された帯状の第３の帯状導体４８とが所定間隔を保って上方からその順に配置され、その夫々の帯状導体４６〜４８が絶縁層１５によって絶縁された構成とされている。
【００６６】
ここで、第１の帯状導体４６は、図６〜図８に示すように、前述した第３の帯状導体４５を幅方向の線で線対称とした構成を有し、本体部４６ａ、露出部４６ｂ、透孔４６ｃ，４６ｄ及び雌ねじ部４６ｅを有する。
また、第２の帯状導体４７は、図６〜図８に示すように、前述した第１の実施形態における第１の帯状導体９と同様の構成を有し、本体部４７ａ、露出部４７ｂ、透孔４７ｃ及び雌ねじ部４７ｄを有する。
【００６７】
さらに、第３の帯状導体４８は、図６〜図８に示すように、前述した第１の実施形態における第２の帯状導体１０と同様の構成を有し、本体部４８ａ、露出部４８ｂ及び挿通孔４８ｃを有する。
さらにまた、絶縁層１５には透孔４６ｃ，４７ｃに対応する位置に挿通孔１５ａが形成され、透孔４６ｄに対応する位置に挿通孔１５ｂが形成されている。
【００６８】
次に、上記第２の実施形態の動作を説明する。
第１の積層配線導体４０と第２の積層配線導体４１とを接合するには、先ず、第１の積層配線導体４０の第１の帯状導体４３を上方とし、第２の積層配線導体４１の第１の帯状導体４６を上方とした状態で、第１の帯状導体４３の露出部４３ｂ上に第１の帯状導体４６の露出部４６ｂを重ね、同様に第２の帯状導体４４の露出部４４ｂ上に第２の帯状導体４７の露出部４７ｂを重ね、さらに第３の帯状導体４５の露出部４５ｂ上に第３の帯状導体４８の露出部４８ｂを重ねた状態として配置する。
【００６９】
このとき、第１の帯状導体４６の雌ねじ部４６ｅを、第１の帯状導体４３の挿通孔４３ｃと対向させ、第２の帯状導体４７の雌ねじ部４７ｄを、第２の帯状導体４４の挿通孔４４ｄと対向させ、第３の帯状導体４５の雌ねじ部４５ｅを、第３の帯状導体４８の挿通孔４８ｃと対向させる。
この状態で、固定ねじ８を第３の帯状導体４５の下方から絶縁層７の挿通孔７ａを通じて第１の帯状導体４６の雌ねじ部４６ｅに螺合させて、第１の帯状導体４３を第１の帯状導体４６に電気的に接続して接合部ＣＯＮ３を形成する。
【００７０】
また、固定ねじ１１を第３の帯状導体４５の下方から絶縁層７の挿通孔７ｂを通じて第２の帯状導体４７の雌ねじ部４７ｄに螺合させて、第２の帯状導体４４を第２の帯状導体４７に電気的に接続して接合部ＣＯＮ４を形成する。
さらに、固定ねじ１２を第１の帯状導体４６の上方から絶縁層１５の挿通孔１５ａを通じて第３の帯状導体４５の雌ねじ部４５ｅに螺合させて、第３の帯状導体４５を第３の帯状導体４８に電気的に接続して接合部ＣＯＮ５を形成する。
【００７１】
このとき、接合部ＣＯＮ３、接合部ＣＯＮ４及び接合部ＣＯＮ５は、図８で見て、第１の帯状導体４３の本体部４３ａを覆う絶縁層７の端面を基準位置Ｓ３としてこの基準位置から接合部ＣＯＮ３〜ＣＯＮ５が順次右方側に所定距離ずらした位置に設定され、接合部同士が上下に重ならないように設定されている。
このようにして、第１の積層配線導体４０と第２の積層配線導体４１との接合が完了する。この組付けが完了した時点で、側面から見ると、図８に示すように、各固定ねじ８，１１，１２の頭部８ａ，１１ａ，１２ａが絶縁層７，１５の挿通孔７ａ，７ｂ，１５ａ，１５ｂ内に収容されて外方に突出しない。
【００７２】
以下、第２の実施形態の第１の積層配線導体４０と第２の積層配線導体４１とに流れる電流の経路について説明する。
ここで、半導体スイッチング素子Ｑ３をオン状態としたときの図５の電流経路Ｌ３には、充放電用コンデンサＣ１の正極側（高電位側）→第１の帯状導体４３の本体部４３ａ→第１の帯状導体４３の露出部４３ｂ→第１の帯状導体４６の露出部４６ｂ→第１の帯状導体４６の本体部４６ａ→半導体スイッチング素子Ｑ３→帯状導体３０→半導体スイッチング素子Ｑ４→帯状導体３１→交流端子ＡＣの順に電流が流れる。
【００７３】
そして、半導体スイッチング素子Ｑ３がターンオフしたときの図５の電流経路Ｌ４には、充放電用コンデンサＣ２の負極側→帯状導体３４→第２の帯状導体４４の本体部４４ａ→第２の帯状導体４４の露出部４４ｂ→第２の帯状導体４７の露出部４７ｂ→第２の帯状導体４７の本体部４７ａ→帯状導体３５→ダイオードＤ７→帯状導体３６→帯状導体３０→半導体スイッチング素子Ｑ４→帯状導体３１→交流端子ＡＣの順に電流が流れる。
【００７４】
そして、充放電用コンデンサＣ３に充電されている正の電荷の図５の電流経路Ｌ５には、半導体スイッチング素子Ｑ４がオン状態であると、充放電用コンデンサＣ３の正極側（高電位側）→帯状導体３４→第２の帯状導体４４の本体部４４ａ→第２の帯状導体４４の露出部４４ｂ→第２の帯状導体４７の露出部４７ｂ→第２の帯状導体４７の本体部４７ａ→帯状導体３５→ダイオードＤ７→帯状導体３６→帯状導体３０→半導体スイッチング素子Ｑ４→帯状導体３１→交流端子ＡＣの順に電流が流れる。
【００７５】
そして、半導体スイッチング素子Ｑ４がターンオフしたときの図５の電流経路Ｌ６には、充放電用コンデンサＣ３の負極側→第３の帯状導体４５の本体部４５ａ→第３の帯状導体４５の露出部４５ｂ→第３の帯状導体４８の露出部４８ｂ→第３の帯状導体４８の本体部４８ａ→半導体スイッチング素子Ｑ６→帯状導体３２→半導体スイッチング素子Ｑ５→帯状導体３１→交流端子ＡＣの順に電流が流れる。
【００７６】
今、半導体スイッチング素子Ｑ３がオン状態で、図５に示すように、電流経路Ｌ３に電流が流れていたとする。そして、この状態で、半導体スイッチング素子Ｑ３がターンオフすると、電流経路Ｌ３に流れる電流が減少する一方、電流経路Ｌ４に流れる電流が増加する。
このため、半導体スイッチング素子Ｑ３のターンオフ時には、半導体スイッチング素子Ｑ３と充放電用コンデンサＣ２の正極側とを接続する第１の帯状導体４３，４６と、ダイオードＤ７，Ｄ８間の中点と充放電用コンデンサＣ２，Ｃ３間の中点とを接続する第２の帯状導体４４，４７との間で逆方向の電流が流れる。
【００７７】
さらに、半導体スイッチング素子Ｑ４がオン状態で、図５に示すように、電流経路Ｌ５に電流が流れていたとする。そして、この状態で、半導体スイッチング素子Ｑ４がターンオフすると、電流経路Ｌ５に流れる電流が減少すると共に、電流経路Ｌ６に流れる電流が増加する。
このため、半導体スイッチング素子Ｑ４のターンオフ時には、ダイオードＤ７，Ｄ８間の中点と充放電用コンデンサＣ２，Ｃ３間の中点とを接続する第２の帯状導体４４，４７と、半導体スイッチング素子Ｑ６と充放電用コンデンサＣ３の負極側とを接続する第３の帯状導体４５，４８との間で逆方向の電流が流れる。
【００７８】
したがって、互いに所定間隔を保って対向する帯状導体の板部間で逆方向の電流が流れることにより、通電によって発生する磁束の向きが逆方向となる。この結果逆方向の磁束が互いに打ち消し合うことになり、インダクタンス成分を十分に低減することができ、スイッチング時の電流の変化に伴う電圧の跳ね上がりを確実に抑制することができる。
【００７９】
さらに、接合部ＣＯＮ３〜ＣＯＮ５において、露出部４３ｂ〜４８ｂの幅を本体部４３ａ〜４８ａの幅と略等しく形成し、同層すなわち同電位の帯状導体を互い違いに接続することにより、各接合部ＣＯＮ３、接合部ＣＯＮ４及び接合部ＣＯＮ５が対向する帯状導体４４，４６，４５，４７にその全面が対向することになり、接合部ＣＯＮ３〜ＣＯＮ５でのインダクタンス成分を十分に低減することができ、抵抗の増大も防止することができるので、発熱も抑制することができる。しかも、第１及び第２の積層配線導体４０，４１は同一形状を有することから同一成形型を利用して成形することができ、個別の成形型を必要としないので、この分製造コストを低減することができる。
【００８０】
さらに、各帯状導体４４，４５の透孔４４ｃ，４５ｃ，４５ｄと各帯状導体４６，４７の透孔４７ｃ，４６ｄ，４７ｃとが絶縁層７，１５で覆われて露出していないので、接合部ＣＯＮ３〜ＣＯＮ５の接合用の固定ねじ８，１１，１２との間で短絡を生じることを確実に防止することができる。
なお、上記第２の実施形態においては、第２の帯状導体４７に雌ねじ部４７ｄを形成する場合について説明したが、雌ねじ部４７ｄを省略して挿通孔とし、第２の帯状導体４４に雌ねじ部を形成して、これに固定ねじ１１を螺合させるようにしてもよい。
【００８１】
次に、本発明における第３の実施形態を図９〜図１２について説明する。
この第３の実施形態では、前述した３レベル電力変換装置に代えて５レベル電力変換装置を第１及び第２の積層配線導体で電気的に接続するようにしたものである。
すなわち、５レベル電力変換装置の１相分は、図９に示すように、直列に接続された４個の充放電用コンデンサＣ４〜Ｃ７と、直列に接続された８個の半導体スイッチング素子Ｑ１１〜Ｑ１８で構成されるスイッチングアームＳＡ３とが、正極ラインＰ１と負極ラインＮ１との間に並列に接続されている。各半導体スイッチング素子Ｑ１１〜Ｑ１８には、夫々逆並列にダイオードＤ１１〜Ｄ１８が接続されている。そして、半導体スイッチング素子Ｑ１４，Ｑ１５間の中点に交流電圧を出力する交流端子ＡＣが設けられている。
【００８２】
また、充放電用コンデンサＣ４，Ｃ５間の中点に正極ラインＰ２が接続され、充放電用コンデンサＣ５，Ｃ６間の中点に中性点ラインＭが接続され、充放電用コンデンサＣ６，Ｃ７間の中点に負極ラインＮ２が接続されている。
さらに、半導体スイッチング素子Ｑ１２〜Ｑ１５には、直列に接続されたダイオードＤ１９，Ｄ２０が逆並列に接続され、そのダイオードＤ１９，Ｄ２０間の中点が充放電用コンデンサＣ４，Ｃ５間の中点を介して正極ラインＰ２に接続されている。
【００８３】
また、半導体スイッチング素子Ｑ１３〜Ｑ１６には、直列に接続されたダイオードＤ２１，Ｄ２２が逆並列に接続され、そのダイオードＤ２１，Ｄ２２間の中点が充放電用コンデンサＣ５，Ｃ６間の中点を介して中性点ラインＭに接続されている。
また、半導体スイッチング素子Ｑ１４〜Ｑ１７には、直列に接続されたダイオードＤ２３，Ｄ２４が逆並列に接続され、そのダイオードＤ２３，Ｄ２４間の中点が充放電用コンデンサＣ６，Ｃ７間の中点を介して負極ラインＮ２に接続されている。
【００８４】
ここで、半導体スイッチング素子Ｑ１１〜Ｑ１８間は、夫々帯状導体５０〜５６によって電気的に接続されている。
また、充放電用コンデンサＣ４〜Ｃ７間は、夫々帯状導体５７〜５９によって電気的に接続されている。
さらに、ダイオードＤ１９のアノード側とダイオードＤ２０のカソード側とは、帯状導体６０によって電気的に接続されている。そして、ダイオードＤ１９のカソード側と半導体スイッチング素子Ｑ１１，Ｑ１２間の中点とは、帯状導体６１によって電気的に接続されている。そして、ダイオードＤ２０のアノード側と半導体スイッチング素子Ｑ１５，Ｑ１６間の中点とは、帯状導体６２によって電気的に接続されている。
【００８５】
また、ダイオードＤ２１のアノード側とダイオードＤ２２のカソード側とは、帯状導体６３によって電気的に接続されている。そして、ダイオードＤ２１のカソード側と半導体スイッチング素子Ｑ１２，Ｑ１３間の中点とは、帯状導体６４によって電気的に接続されている。そして、ダイオードＤ２２のアノード側と半導体スイッチング素子Ｑ１６，Ｑ１７間の中点とは、帯状導体６５によって電気的に接続されている。
【００８６】
また、ダイオードＤ２３のアノード側とダイオードＤ２４のカソード側とは、帯状導体６６によって電気的に接続されている。そして、ダイオードＤ２３のカソード側と半導体スイッチング素子Ｑ１３，Ｑ１４間の中点とは、帯状導体６７によって電気的に接続されている。そして、ダイオードＤ２４のアノード側と半導体スイッチング素子Ｑ１７，Ｑ１８間の中点とは、帯状導体６８によって電気的に接続されている。
【００８７】
一方、充放電用コンデンサＣ４の正極側と半導体スイッチング素子Ｑ１１との間と、充放電用コンデンサＣ４，Ｃ５間の中点とダイオードＤ１９，２０間の中点との間と、充放電用コンデンサＣ５，Ｃ６間の中点とダイオードＤ２１，Ｄ２２間の中点との間と、充放電用コンデンサＣ６，Ｃ７間の中点とダイオードＤ２３，Ｄ２４間の中点との間と、充放電用コンデンサＣ７の負極側と半導体スイッチング素子Ｑ１８との間とが、第１の積層配線導体７０と第２の積層配線導体７１とを接合部ＣＯＮ１１〜ＣＯＮ１５を介して接続することで電気的に接続されている。
【００８８】
第１の積層配線導体７０は、図１０〜図１２に示すように、充放電用コンデンサＣ４の正極側に接続された第１の帯状導体７５と、充放電用コンデンサＣ４，Ｃ５間の中点に接続された第２の帯状導体７６と、充放電用コンデンサＣ５，Ｃ６間の中点に接続された第３の帯状導体７７と、充放電用コンデンサＣ６，Ｃ７間の中点に接続された第４の帯状導体７８と、充放電用コンデンサＣ７の負極側に接続された第５の帯状導体７９とが所定間隔を保って上方からその順に配置され、その夫々の帯状導体７５〜７９が絶縁層７によって絶縁された構成とされている。
【００８９】
ここで、第１の帯状導体７５は、図１１及び図１２に示すように、前述した第１の実施形態における第１の帯状導体５と同様の構成を有し、本体部７５ａ、露出部７５ｂ及び挿通孔７５ｃを有する。
また、第２の帯状導体７６は、図１１及び図１２に示すように、前述した第１の実施形態における第２の帯状導体６と同様の構成を有し、本体部７６ａ、露出部７６ｂ、透孔７６ｃ及び挿通孔７６ｄを有する。
【００９０】
また、第３の帯状導体７７は、図１１及び図１２に示すように、前述した第２の実施形態における第３の帯状導体４５と同様の構成を有し、本体部７７ａ、露出部７７ｂ、透孔７７ｃ，７７ｄ及び雌ねじ部７７ｅを有する。
また、第４の帯状導体７８は、図１１及び図１２に示すように、絶縁層７に覆われ長手方向の先端が第３の帯状導体７７の露出部７７ｂの先端より所定長さ突き出したインダクタンス相殺部となる本体部７８ａと、この本体部７８ａの先端に絶縁層７から本体部７８ａの幅と略等しい幅で所定長さ露出するように突出された露出部７８ｂとを備えている。
【００９１】
ここで、本体部７８ａの第３の帯状導体７７の透孔７７ｃ，７７ｄと対向する位置には、固定ねじ８，１１の頭部８ａ，１１ａを挿通する２つずつの透孔７８ｃ，７８ｄが形成されている。また、本体部７８ａの第３の帯状導体７７の雌ねじ部７７ｅと対向する位置には、固定ねじ１２の頭部１２ａを挿通する２つの透孔７８ｅが形成されている。さらに、露出部７８ｂには、本体部７８ａとは反対側の端部寄りの位置の幅方向に所定間隔を保って固定ねじ１３の雄ねじ部１３ｂを螺合する例えば２つの雌ねじ部７８ｆが形成されている。
【００９２】
また、第５の帯状導体７９は、図１１及び図１２に示すように、絶縁層７に覆われ長手方向の先端が第４の帯状導体７８の露出部７８ｂの先端より所定長さ突き出したインダクタンス相殺部となる本体部７９ａと、この本体部７９ａの先端に絶縁層７から本体部７９ａの幅と略等しい幅で所定長さ露出するように突出された露出部７９ｂとを備えている。
ここで、本体部７９ａの第４の帯状導体７８の透孔７８ｃ，７８ｄ，７８ｅと対向する位置には、固定ねじ８，１１，１２の頭部８ａ，１１ａ，１２ａを挿通する２つずつの透孔７９ｃ，７９ｄ，７９ｅが形成されている。また、本体部７９ａの第４の帯状導体７８の雌ねじ部７８ｆと対向する位置には、固定ねじ１３の頭部１３ａを挿通する２つの透孔７９ｆが形成されている。さらに、露出部７９ｂには、本体部７９ａとは反対側の端部寄りの位置の幅方向に所定間隔を保って固定ねじ１４の雄ねじ部１４ｂを螺合する例えば２つの雌ねじ部７９ｇが形成されている。
【００９３】
さらに、絶縁層７には、帯状導体７６〜７９の透孔７６ｃ〜７９ｃに対応する位置に挿通孔７ａが形成され、帯状導体７７〜７９の透孔７７ｄ〜７９ｄに対応する位置に挿通孔７ｂが形成され、帯状導体７８，７９の透孔７８ｅ，７９ｅに対応する位置に挿通孔７ｃが形成され、帯状導体７９の透孔７９ｆに対応する位置に挿通孔７ｄが形成されている。
第２の積層配線導体７１は、図１０〜図１２に示すように、半導体スイッチング素子Ｑ１１及びダイオードＤ１１に接続された第１の帯状導体８０と、ダイオードＤ１９，Ｄ２０間の中点に接続された第２の帯状導体８１と、ダイオードＤ２１，Ｄ２２間の中点に接続された第３の帯状導体８２と、ダイオードＤ２３，Ｄ２４間の中点に接続された第４の帯状導体８３と、半導体スイッチング素子Ｑ１８及びダイオードＤ１８に接続された第５の帯状導体８４とが所定間隔を保って上方からその順に配置され、その夫々の帯状導体８０〜８４が絶縁層１５によって絶縁された構成とされている。
【００９４】
ここで、第１の帯状導体８０は、図１１及び図１２に示すように、前述した第５の帯状導体７９を幅方向の線で線対称とした構成を有し、本体部８０ａ、露出部８０ｂ、透孔８０ｃ，８０ｄ，８０ｅ，８０ｆ及び雌ねじ部８０ｇを有する。
また、第２の帯状導体８１は、図１１及び図１２に示すように、前述した第４の帯状導体７８を幅方向の線で線対称とした構成を有し、本体部８１ａ、露出部８１ｂ、透孔８１ｃ，８１ｄ，８１ｅ及び雌ねじ部８１ｆを有する。
【００９５】
また、第３の帯状導体８２は、図１１及び図１２に示すように、前述した第３の帯状導体７７を幅方向の線で線対称とした構成を有し、本体部８２ａ、露出部８２ｂ、透孔８２ｃ，８２ｄを有し、雌ねじ部７７ｅに代えて挿通孔８２ｅを有する。
また、第４の帯状導体８３は、図１１及び図１２に示すように、前述した第１の実施形態における第２の帯状導体６と同様の構成を有し、本体部８３ａ、露出部８３ｂ、透孔８３ｃ及び挿通孔８３ｄを有する。
【００９６】
また、第５の帯状導体８４は、図１１及び図１２に示すように、前述した第１の実施形態における第２の帯状導体１０と同様の構成を有し、本体部８４ａ、露出部８４ｂ及び挿通孔８４ｃを有する。
さらに、絶縁層１５には、帯状導体８０〜８３の透孔８０ｃ〜８３ｃに対応する位置に挿通孔１５ａが形成され、帯状導体８０〜８２の透孔８０ｄ〜８２ｄに対応する位置に挿通孔１５ｂが形成され、帯状導体８０，８１の透孔８０ｅ，８１ｅに対応する位置に挿通孔１５ｃが形成され、帯状導体８０の透孔８０ｆに対応する位置に挿通孔１５ｄが形成されている。
【００９７】
次に、上記第３の実施形態の動作を説明する。
第１の積層配線導体７０と第２の積層配線導体７１とを接合するには、先ず、第１の積層配線導体７０の第１の帯状導体７５を上方とし、第２の積層配線導体７１の第１の帯状導体８０を上方とした状態で、第１の帯状導体７５の露出部７５ｂ上に第１の帯状導体８０の露出部８０ｂを重ね、同様に第２の帯状導体７６の露出部７６ｂ上に第２の帯状導体８１の露出部８１ｂを重ねた状態として配置する。さらに、この状態で第３の帯状導体７７の露出部７７ｂ上に第３の帯状導体８２の露出部８２ｂを重ね、さらに第４の帯状導体７８の露出部７８ｂ上に第４の帯状導体８３の露出部８３ｂを重ね、さらに第５の帯状導体７９の露出部７９ｂ上に第５の帯状導体８４の露出部８４ｂを重ねた状態として配置する。
【００９８】
このとき、図１２に示すように、第１の帯状導体８０の雌ねじ部８０ｇを、第１の帯状導体７５の挿通孔７５ｃと対向させ、第２の帯状導体８１の雌ねじ部８１ｆを第２の帯状導体７６の挿通孔７６ｄと対向させ、第３の帯状導体８２の挿通孔８２ｅを第３の帯状導体７７の雌ねじ部７７ｅと対向させ、第４の帯状導体８３の挿通孔８３ｄを第４の帯状導体７８の雌ねじ部７８ｆに対向させ、さらに第５の帯状導体８４の挿通孔８４ｃを第５の帯状導体７９の雌ねじ部７９ｇに対向させる。
【００９９】
これにより、図１２に示すように、第１の帯状導体７５の挿通孔７５ｃが絶縁層７の挿通孔７ａを通じて下端に臨まされ、第２の帯状導体７６の挿通孔７６ｄが絶縁層７の挿通孔７ｂを通じて下端に臨まされ、第３の帯状導体８２の挿通孔８２ｅが絶縁層１５の挿通孔１５ｃを通じて上端に臨まされ、第４の帯状導体８３の挿通孔８３ｄが絶縁層１５の挿通孔１５ｂを通じて上端に臨まされ、さらに第５の帯状導体８４の挿通孔８４ｃが絶縁層１５の挿通孔１５ａを通じて上端に臨まされる。
【０１００】
この状態で、固定ねじ８を絶縁層７の挿通孔７ａ及び第１の帯状導体７５の挿通孔７５ｃを通じて第１の帯状導体８０の雌ねじ部８０ｇに螺合させて、第１の帯状導体７５を第１の帯状導体８０に電気的に接続して接合部ＣＯＮ１１を形成する。
また、固定ねじ１１を絶縁層７の挿通孔７ｂ及び第２の帯状導体７６の挿通孔７６ｄを通じて第２の帯状導体８１の雌ねじ部８１ｆに螺合させて、第２の帯状導体７６を第２の帯状導体８１に電気的に接続して接合部ＣＯＮ１２を形成する。
【０１０１】
さらに、固定ねじ１２を絶縁層１５の挿通孔１５ｃ及び第３の帯状導体８２の挿通孔８２ｅを通じて第３の帯状導体７７の雌ねじ部７７ｅに螺合させて、第３の帯状導体８２を第３の帯状導体７７に電気的に接続して接合部ＣＯＮ１３を形成する。
また、固定ねじ１３を絶縁層１５の挿通孔１５ｂ及び第４の帯状導体８３の挿通孔８３ｄを通じて第４の帯状導体７８の雌ねじ部７８ｆに螺合させて、第４の帯状導体８３を第４の帯状導体７８に電気的に接続して接合部ＣＯＮ１４を形成する。
【０１０２】
さらに、固定ねじ１４を絶縁層１５の挿通孔１５ａ及び第５の帯状導体８４の挿通孔８４ｃを通じて第５の帯状導体７９の雌ねじ部７９ｇに螺合させて、第５の帯状導体８４を第５の帯状導体７９に電気的に接続して接合部ＣＯＮ１５を形成する。
このとき、接合部ＣＯＮ１１〜ＣＯＮ１５は、図１２で見て、第１の帯状導体７５の本体部７５ａを覆う絶縁層７の端面を基準位置Ｓ４としてこの基準位置から接合部ＣＯＮ１１〜ＣＯＮ１５が順次右方側に所定距離ずらした位置に設定され、接合部同士が上下に重ならないように設定されている。
【０１０３】
このようにして、第１の積層配線導体７０と第２の積層配線導体７１との接合が完了する。この組付けが完了した時点で、側面から見ると、図１２に示すように、各固定ねじ８，１１，１２，１３，１４の頭部８ａ，１１ａ，１２ａ，１３ａ，１４ａが絶縁層７の挿通孔７ａ，７ｂ，絶縁層１５の挿通孔１５ｂ，１５ｃ，１５ｄ内に収容されて外方に突出することはない。
【０１０４】
この第３の実施形態によると、前述した第２の実施形態と同様に互いに所定間隔を保って対向する帯状導体の板部間で逆方向の電流が流れることにより、通電によって発生する磁束の向きが逆方向となる。この結果逆方向の磁束が互いに打ち消し合うことになり、インダクタンス成分を十分に低減することができ、スイッチング時の電流の変化に伴う電圧の跳ね上がりを確実に抑制することができる。
【０１０５】
さらに、接合部ＣＯＮ１１〜ＣＯＮ１５において、露出部７５ｂ〜８４ｂの幅を本体部７５ａ〜８４ａの幅と略等しく形成し、同層すなわち同電位の帯状導体を互い違いに接続することにより、各接合部ＣＯＮ１１、接合部ＣＯＮ１２、接合部ＣＯＮ１３、接合部ＣＯＮ１４及び接合部ＣＯＮ１５が対向する帯状導体７６，８０，７７，８１，７８，８２，７９，８３にその全面が対向することになり、接合部ＣＯＮ１１〜ＣＯＮ１５でのインダクタンス成分を十分に低減することができ、抵抗の増大も防止することができるので、発熱も抑制することができる。しかも、第１及び第２の積層配線導体７０，７１は同一形状を有することから同一成形型を利用して成形することができ、個別の成形型を必要としないので、この分製造コストを低減することができる。
【０１０６】
さらに、各帯状導体７６〜７９の透孔７６ｃ〜７９ｃ，７７ｄ〜７９ｄ，７８ｅ，７９ｅ，７９ｆと各導体８０〜８３の透孔８０ｃ〜８３ｃ，８０ｄ〜８２ｄ、８０ｅ，８１ｅ，８０ｆとが絶縁層７，１５で覆われて露出していないので、接合部ＣＯＮ１１〜ＣＯＮ１５の接合用の固定ねじ８，１１，１２，１３，１４との間で短絡を生じることを確実に防止することができる。
なお、上記第３の実施形態においては、第３の帯状導体７７に雌ねじ部７７ｅを形成する場合について説明したが、雌ねじ部７７ｅを省略して挿通孔とし、第３の帯状導体８２に雌ねじ部を形成して、これに固定ねじ１２を螺合させるようにしてもよい。
【０１０７】
また、上記第１〜第３の実施形態においては、各帯状導体６，９，４５，４６，４７，７７，７８，７９，８０，８１の露出部６ｂ，９ｂ，４５ｂ，４６ｂ，４７ｂ，７７ｂ，７８ｂ，７９ｂ，８０ｂ，８１ｂに雌ねじ部６ｄ，９ｄ，４５ｅ，４６ｅ，４７ｄ，７７ｅ，７８ｆ，７９ｇ，８０ｇ，８１ｆを形成した場合について説明したが、これに限定されるものではなく、各雌ねじ部６ｄ，９ｄ，４５ｅ，４６ｅ，４７ｄ，７７ｅ，７８ｆ，７９ｇ，８０ｇ，８１ｆを挿通孔５ｃ，１０ｃ，４３ｃ，４４ｅ，４８ｃ，７５ｃ，７６ｄ，８２ｅ，８３ｄ，８４ｃの径と略等しい挿通孔とし、これら挿通孔に固定ねじ８，１１，１２，１３，１４を挿通してナット締めするようにしてもよく、第１及び第２の積層配線導体を着脱可能としない場合にはリベットを挿通して固定することもできる。さらに、帯状導体の厚さが薄く雄ねじ部が形成できない場合には、プレス圧入取付タイプの雌ねじ（例えばセルファスナ）を用いて雄ねじ部を螺合させるようにしてもよい。
【０１０８】
また、上記第１〜第３の実施形態においては、第１の積層配線導体３，４０，７０と第２の積層配線導体４，４１，７１とを同一形状に形成する場合について説明したが、これに限定されるものではなく、固定ねじ８，１１〜１４の挿通に供さない挿通孔を省略して別形状とすることもできる。
また、上記第１〜第３の実施形態においては、第１の積層配線導体３，４０，７０と第２の積層配線導体４，４１，７１とをモールド成型によって形成する場合について説明したが、これに限定されるものではなく、露出部を露出させて絶縁層で覆った単体の帯状導体を形成し、この単体の帯状導体を所要数積層して接着、溶着等の固着手段で固着するようにしてもよい。
【０１０９】
また、上記第１〜第３の実施形態においては、本発明を電力変換装置に適用した場合について説明したが、これに限定されるものではなく、比較的高電圧・高電流を取り扱う電力機器や、高周波の電流が流れる機器に本発明を適用することができる。
また、上記第１〜第３の実施形態においては、第１及び第２の積層配線導体が２層、３層又は５層の帯状導体を有する場合について説明したが、これに限定されるものではなく、２層、３層及び５層以外の積層帯状導体にも適用することができる。
【符号の説明】
【０１１０】
Ｑ１〜Ｑ６，Ｑ１１〜Ｑ１８…半導体スイッチング素子、Ｄ１〜Ｄ６，Ｄ１１〜Ｄ１８…ダイオード、ＣＯＮ１〜ＣＯＮ５，ＣＯＮ１１〜ＣＯＮ１５…接合部、Ｃ１〜Ｃ７…充放電用コンデンサ、Ｌ１〜Ｌ６…電流経路、ＳＡ１，ＳＡ２，ＳＡ３…スイッチングアーム、２…帯状導体、３，４０，７０…第１の積層配線導体、４，４１，７１…第２の積層配線導体、５，９，４３，４６，７５，８０…第１の帯状導体、５ａ，６ａ，９ａ，１０ａ…本体部、５ｂ，６ｂ，９ｂ，１０ｂ…露出部、５ｃ，１０ｃ…挿通孔、６，１０…第２の帯状導体、６ｃ，９ｃ…透孔、６ｄ，９ｄ…雌ねじ部、７…絶縁層、８，１１…固定ねじ、８ａ，１１ａ…頭部、８ｂ，１１ｂ…雄ねじ部
【図１】
2010219216.tif 000003
【図２】
2010219216.tif 000004
【図３】
2010219216.tif 000005
【図４】
2010219216.tif 000006
【図５】
2010219216.tif 000007
【図６】
2010219216.tif 000008
【図７】
2010219216.tif 000009
【図８】
2010219216.tif 000010
【図９】
2010219216.tif 000011
【図１０】
2010219216.tif 000012
【図１１】
2010219216.tif 000013
【図１２】
2010219216.tif 000014
【図１３】
2010219216.tif 000015
【図１４】
2010219216.tif 000016
【図１５】
2010219216.tif 000017
【図１６】
2010219216.tif 000018
【図１７】
2010219216.tif 000019
【図１８】
2010219216.tif 000020
【図１９】
2010219216.tif 000021
【図２０】
2010219216.tif 000022
【図２１】
2010219216.tif 000023
【図２２】
2010219216.tif 000024