(57)【要約】【課題】スイッチング素子の過電流保護機能を有するスイッチング制御回路、およびスイッチング電源装置を提供する。【解決手段】スイッチング電源装置の出力電圧が低い起動時や過負荷時において、スイッチング素子のオン期間が短くなり、スイッチング素子に電流制限以上の素子電流が流れる過電流状態が発生したときに、これを検出し、ブランキング期間を定常動作時のブランキング期間より短くしてスイッチング素子のオン期間を短くする。これにより、スイッチング動作の各パルスにおいてスイッチング素子に流れる素子電流を小さくすることができると同時に、素子電流がスイッチング動作のパルスごとに増加していくことを抑制することができる。それゆえに、スイッチング素子に許容電流値以上の素子電流が流れることによるスイッチング素子の劣化や損傷を防止することができる。【選択図】図１
2010022097.tif 000002
【特許請求の範囲】
【請求項１】
オン状態とオフ状態とが繰り返されるスイッチング素子と、
前記スイッチング素子を流れる電流の大きさを検出し、電流検出信号を生成する電流検出回路と、
電流検出信号の目標レベルを設定する目標レベル設定回路と、
電流検出信号のレベルを目標レベルと比較し、比較結果信号を生成する比較回路と、
周期的に第１レベルから第２レベルへ変化し、比較結果信号に基づいて第２レベルから第１レベルへ変化する駆動信号を生成する駆動信号生成回路と、
駆動信号に基づいて、所定の無効化期間の間、比較結果信号を無効化する比較結果信号無効化回路と、
電流検出信号に基づいて、前記スイッチング素子の過電流状態を検出すると、無効化期間を調整する信号を表す無効化期間調整信号を生成する無効化期間調整回路と、を有し、
前記スイッチング素子は、
駆動信号が第１レベルの場合、オフ状態にあり、駆動信号が第２レベルの場合、オン状態にあり、
無効化期間調整信号が生成されると、オン状態の期間が短くされる、スイッチング制御回路。
【請求項２】
前記比較結果信号無効化回路は、無効化期間調整信号が生成されると、無効化期間を短くする、請求項１に記載のスイッチング制御回路。
【請求項３】
前記比較結果信号無効化回路は、
駆動信号が第１レベルから第２レベルへ変化した時点から無効化期間の間、無効化信号を生成する無効化信号生成回路と、
無効化信号が生成されている間、比較結果信号を無効化する無効化実行回路と、を含む、請求項１に記載のスイッチング制御回路。
【請求項４】
前記無効化期間調整回路は、
電流検出信号が所定の第１限界レベル以上になると、前記スイッチング素子の過電流状態を検出し、過電流検出信号を生成する過電流検出回路と、
過電流検出信号が生成されると、無効化期間調整信号を生成する無効化期間調整信号生成回路と、を含み、
前記無効化信号生成回路は、無効化期間調整信号が生成されると、無効化期間を短くする、請求項３に記載のスイッチング制御回路。
【請求項５】
第１限界レベルは、目標レベルよりも高い、請求項４に記載のスイッチング制御回路。
【請求項６】
前記無効化期間調整信号生成回路は、過電流検出信号の生成が停止されると、無効化期間調整信号の生成を停止する、請求項４に記載のスイッチング制御回路。
【請求項７】
前記無効化期間調整信号生成回路は、電流検出信号が第１限界レベルよりも低い第２限界レベル未満になると、無効化期間調整信号の生成を停止する、請求項４に記載のスイッチング制御回路。
【請求項８】
前記無効化期間調整信号生成回路は、無効化期間調整信号が生成されてから、駆動信号が第２レベルとなる回数が所定回数に達すると、無効化期間調整信号の生成を停止する、請求項４に記載のスイッチング制御回路。
【請求項９】
前記無効化期間調整信号生成回路は、無効化期間調整信号が生成されてから所定期間経過後に、無効化期間調整信号の生成を停止する、請求項４に記載のスイッチング制御回路。
【請求項１０】
前記過電流検出回路は、駆動信号が第２レベルになってから所定期間経過後に、電流検出信号が所定レベル以上の場合、過電流検出信号を生成する、請求項４に記載のスイッチング制御回路。
【請求項１１】
前記電流検出回路は、前記スイッチング素子両端の電圧を検出する、請求項１に記載のスイッチング制御回路。
【請求項１２】
請求項１に記載のスイッチング制御回路を、１つの半導体チップで構成した、半導体装置。
【請求項１３】
請求項１２に記載の半導体装置を含む、スイッチング電源装置。
【請求項１４】
請求項１に記載のスイッチング制御回路を、複数の半導体チップで構成し、該複数の半導体チップを１つのモジュールで構成した、半導体装置。
【請求項１５】
請求項１４に記載の半導体装置を含む、スイッチング電源装置。
【請求項１６】
請求項１に記載のスイッチング制御回路を含む、スイッチング電源装置。
【請求項１７】
さらに、
実質的に直流の入力電圧を受ける入力端子と、
前記スイッチング素子によりスイッチングされた入力電圧を、出力交流電圧に変換するスイッチングトランスと、
出力交流電圧を整流および平滑化し、実質的に直流の出力電圧を生成する出力電圧生成回路と、
出力電圧の大きさを検出し、出力電圧検出信号を生成する出力電圧検出回路と、を含み、
前記目標レベル設定回路は、出力電圧検出信号に基づいて目標レベルを設定する、請求項１６に記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子の過電流保護機能を有するスイッチング制御回路、半導体装置、およびスイッチング電源装置に関する。
【背景技術】
【０００２】
負荷に安定した直流電圧を供給するスイッチング電源装置において、一般に、所定の値以上の電流がスイッチング素子に流れることを防止するために、電流制限が設けられている。出力電圧が低い状態である起動時や過負荷時においては、この所定値以上の電流がスイッチング素子に流れる、いわゆるスイッチング素子の過電流状態が発生し、さらにはスイッチング素子の許容電流値以上にまで電流が大きくなる場合がある。この過電流によるスイッチング素子の劣化や損傷を防止するために、スイッチング素子の過電流状態が発生した場合に、即座にスイッチング素子に流れる電流の増加を抑制する、または電流を小さくするように保護をかける必要がある。
【０００３】
まず、従来例のスイッチング電源装置において、スイッチング素子の過電流状態が発生する原因について説明する。
【０００４】
図１６は、従来例のスイッチング電源装置の構成例を示すブロック図である。このスイッチング電源装置は、一次巻線１０１ａおよび二次巻線１０１ｂを有するスイッチングトランス１０１を備えるフライバック型電源である。一次巻線１０１ａにはスイッチング制御回路１０２におけるスイッチング素子１０３が直列接続され、一次巻線１０１ａおよびスイッチング素子１０３に入力電圧ＶＩＮｐが印加される。スイッチング素子１０３が制御回路１０４によってオン・オフ制御されることにより、スイッチングトランス１０１の一次巻線１０１ａから二次巻線１０１ｂへ電力が伝達される。
【０００５】
スイッチング素子１０３のオン・オフ動作（以下、スイッチング動作）によりスイッチングトランス１０１の二次巻線１０１ｂに誘起される交流電圧は、ダイオード１０５ａおよびコンデンサ１０５ｂで構成される出力電圧生成回路１０５よって整流および平滑されることにより出力電圧ＶＯＵＴｐが生成され、負荷１０６に供給される。この出力電圧ＶＯＵＴｐは、出力電圧検出回路７によって検出され、出力電圧ＶＯＵＴｐの電圧レベルに応じたフィードバック信号ＦＢ＿Ｓｐを制御回路１０４にフィードバックする。これにより、スイッチング動作が制御され、負荷１０６に供給するエネルギーが調整されるため、出力電圧ＶＯＵＴｐが所定の電圧に安定化される。
【０００６】
図１７は、このスイッチング電源装置に使用される従来例のスイッチング制御回路１０２の構成例を示すブロック図である。
【０００７】
図１７において、スイッチング制御回路１０７は、スイッチング素子１０３と制御回路１０４によって構成されており、スイッチング素子１０３のオン・オフ動作の制御方式としては、電流モードのＰＷＭ制御を採用している。
【０００８】
スイッチング素子１０３がターンオンすると、スイッチング素子１０３を流れる素子電流ＩＤｐが素子電流検出回路１１１により検出され、素子電流ＩＤｐと目標レベルＩＬ＿１ｐが比較回路１１２で比較される。素子電流ＩＤｐが目標レベルＩＬ＿１ｐより高くなると、比較回路１１２はその比較結果に応じた比較結果信号ＯＣ＿１ｐをＡＮＤ回路１１３に出力する。ＡＮＤ回路１１３のもう一つの入力信号は、ブランキングパルス生成回路１１４から出力され、スイッチング素子１０３がターンオンしてから一定期間（以下、ブランキング期間ＴＢＬＫｐ）はスイッチング素子１０３がターンオフしないようにするためのブランキングパルス信号ＢＬＫｐである。このブランキング期間ＴＢＬＫｐは、ターンオン直後にスイッチング素子１０３に流れるスパイク電流によりスイッチング素子１０３がターンオフされる誤動作を防止するために設けられている。
【０００９】
よって、比較回路１１２から比較結果信号ＯＣ＿１ｐが出力され、かつブランキング期間ＴＢＬＫｐが経過した後に、ＡＮＤ回路１１３は、出力信号ＯＦＦ＿１ｐを出力し、スイッチング素子１０３をターンオフさせるように制御を行う。また、比較回路１１２において素子電流ＩＤｐが目標レベルＩＬ＿１ｐより高くなったことを検出してから実際にスイッチング素子１０３をターンオフさせるまでには、遅れ時間Ｔｄｐが存在する。
【００１０】
つまり、このスイッチング制御回路１０２は、素子電流ＩＤｐが目標レベルＩＬ＿１ｐ以上にならないように、比較回路１１２により素子電流ＩＤｐに電流制限を設けている。また、スイッチング素子は、ブランキング期間ＴＢＬＫｐと遅れ時間Ｔｄｐとの和で決定される最小オン期間Ｔｏｎｍｉｎｐ以上でオンされる構成となっている。
【００１１】
ここで、このスイッチング電源装置において、たとえば入力電圧ＶＩＮｐが印加され、出力電圧ＶＯＵＴｐが立ち上がる前の起動時の動作について説明する。図１８は、このときの動作を示すタイミングチャートである。
【００１２】
図１８のように、入力電圧ＶＩＮｐが上昇すると、スイッチング素子１０３のＰＷＭ制御が開始され、周期的に素子電流ＩＤｐが流れるようになる。しかし、出力電圧ＶＯＵＴｐが低い状態であるため、入力電圧ＶＩＮｐの上昇に伴ってスイッチング素子１０３のオン期間がパルスごとに短くなる。クロック期間Ｃ２ｐにおいて、スイッチング素子１０３のオン期間が、最小オン期間Ｔｏｎｍｉｎｐまで短くなると、クロック期間ごとに最小オン期間Ｔｏｎｍｉｎｐだけ必ずオンされることになり、制御回路１０４の比較回路１１２による素子電流ＩＤｐの電流制限が働かなくなる。このことが原因で、クロック期間Ｃ２ｐ以降、最小オン期間Ｔｏｎｍｉｎｐ中に目標レベルＩＬ＿１ｐ以上の素子電流ＩＤｐがスイッチング素子１０３に流れる過電流状態が発生する。さらには、クロック期間Ｃ３ｐ、Ｃ４ｐの順に経過するにつれて、素子電流ＩＤｐが増加していき、スイッチング素子１０３の許容電流値以上にまで達すると、スイッチング素子１０３の劣化や損傷を引き起こす恐れがあった。
【００１３】
次に、従来例のスイッチング電源装置におけるスイッチング素子の過電流保護について説明する。
【００１４】
たとえば、特許文献１に示されているスイッチング制御回路は、スイッチング素子を流れる素子電流が過電流検出の限界レベルより高くなったときを、スイッチング素子の過電流状態として検出し、スイッチング動作の周波数を低い周波数に切り替えることにより過電流保護を実現している。
【００１５】
図１９は、このスイッチング制御回路の構成例を示すブロック図である。なお、図１７に示すスイッチング制御回路を構成するブロックに対応するブロックには同一符号を付して、説明を省略する。
【００１６】
図１９に示すスイッチング制御回路１０２ａにおいて、素子電流ＩＤｐは、比較回路１１２における目標レベルＩＬ＿１ｐより予め高いレベルに設定された限界レベルＩＬ＿２ｐと、比較回路１２０により比較され、この比較回路１２０から比較結果信号ＯＣ＿２ｐが出力される。かつ、ブランキング期間ＴＢＬＫｐが経過した後にＡＮＤ回路１２１から出力される出力信号ＯＦＦ＿２ｐが、フリップフロップ回路１２２を介して周波数制御回路１２３に入力される。そして、この周波数制御回路１２３からの出力信号ＦＲＥＱ＿Ｃｐによってクロック発生回路１１６のクロック周波数が制御される。
【００１７】
図２０は、このスイッチング制御回路１０２ａを、たとえば図１６に示したスイッチング電源装置に使用した場合の過電流保護作動時のタイミングチャートである。
【００１８】
図２０に示す過電流保護された素子電流ＩＤ２ｐにおいて、上述のようにオン期間がクロック期間Ｃ２ｐで最小オン期間Ｔｏｎｍｉｎｐまで短くなる。さらに周波数制御回路１２３は、素子電流ＩＤ２ｐが波形部分Ｆ２０ａのように限界レベルＩＬ＿２ｐまで高くなるときを、スイッチング素子の過電流状態として検出し、クロック発生回路１１６のクロック周波数を低い周波数に切り替える。このことにより、過電流保護されていない素子電流ＩＤ１ｐに比べてスイッチング動作におけるオフ期間Ｔｏｆｆ１ｐが長くなり、素子電流ＩＤ２ｐが素子電流低下分ＩＤｄ１ｐだけ低下する。このように、スイッチング動作のパルスごとに素子電流ＩＤ２ｐが増加することを抑制することにより、過電流保護を実現している。
【００１９】
また、たとえば、特許文献２に示されたスイッチング電源装置は、スイッチング素子のオン期間がしきい期間まで短くなったときを、スイッチング素子における過電流状態として検出し、図１９に示したスイッチング制御回路と同様にスイッチング動作の周波数を低い周波数に切り替えることにより過電流保護を実現している。
【００２０】
図２１は、このスイッチング制御回路の構成例を示すブロック図である。なお、図１７および図１９に示すスイッチング制御回路を構成するブロックに対応するブロックには同一符号を付して、説明を省略する。
【００２１】
このスイッチング制御回路１０２ｂと図１９に示したスイッチング制御回路１０２ａとの違いは、図１９における比較回路１２０とＡＮＤ回路１２１の代わりに、短オン期間検出回路１２４を備えている点である。この短オン期間検出回路１２４は、ＡＮＤ回路１１３の反転された出力信号ＲＯＦＦ＿１ｐ、ブランキングパルス信号ＢＬＫｐ、およびスイッチング動作における制御信号ＤＲＩＶＥｐの３つの信号を入力する。さらに短オン期間検出回路１２４は、これら３つの入力信号によりスイッチング素子１０３のオン期間がしきい期間まで短くなったときを、スイッチング素子１０３の過電流状態として検出し、出力信号ＯＦＦ＿２ｐを出力する。
【００２２】
出力信号ＯＦＦ＿２ｐは、図１９に示したスイッチング制御回路１０２ａと同様に、フリップフロップ回路１２２を介して周波数制御回路１２３に入力される。この周波数制御回路１２３からの出力信号ＦＲＥＱ＿Ｃｐによって、クロック発生回路１１６が生成するクロック信号ＣＬＯＣＫｐの周波数が制御される。
【００２３】
よって、図１９に示したスイッチング制御回路１０２ａとはスイッチング素子における過電流状態の検出構成が異なる。
【００２４】
図２２は、図２１に示すスイッチング制御回路１０２ｂを、たとえば図１６に示したスイッチング電源装置に使用した場合の起動時におけるタイミングチャートである。
【００２５】
図２２において、スイッチング素子１０３のオン期間がしきい期間Ｔｏｎ１ｐ（図２２では、しきい期間Ｔｏｎ１ｐが最小オン期間Ｔｏｎｍｉｎｐと等しい場合を示す）まで短くなるときを、スイッチング素子１０３の過電流状態として検出し、クロック発生回路１１６が生成するクロック信号ＣＬＯＣＫｐの周波数を低い周波数に切り替える。これにより、スイッチング動作におけるオフ期間Ｔｏｆｆ２ｐが長くなり、素子電流ＩＤ２ｐが素子電流低下分ＩＤｄ２ｐだけ低下する。このように、スイッチング動作のパルスごとに素子電流ＩＤ２ｐが増加するのを抑制することにより、過電流保護を実現している。スイッチング制御回路１０２ｂは、図１９に示したスイッチング制御回路１０２ａを使用した場合よりも早期に、つまり素子電流ＩＤ２ｐが高くなる前に過電流保護を作動させる。
【特許文献１】特開２００７−２０３９４号公報
【特許文献２】特開２００７−２０３９３号公報
【発明の開示】
【発明が解決しようとする課題】
【００２６】
しかしながら、従来例のスイッチング制御回路における過電流保護には、以下の問題点があった。
【００２７】
上述のように、特許文献１および特許文献２に示されている過電流保護では、スイッチング素子１０３の過電流状態を検出して、スイッチング動作の周波数を低い周波数に切り替える。これによりオフ期間を長くし、過電流検出後のスイッチング動作のパルスごとに素子電流ＩＤｐが増加することを抑制し、スイッチング素子１０３に過電流が流れ続けることを防いでいる。しかし、素子電流ＩＤｐの波形の傾きが大きく、各パルスにおける素子電流ＩＤｐの増加量が大きくなればなるほど、パルスごとに素子電流ＩＤｐがより増加していくため、結果としてパルスごとに素子電流ＩＤｐが増加することを抑制する効果が小さくなる。この抑制効果を大きくするためには、スイッチング動作の周波数をより低くすればいいが、スイッチング動作の周波数を低くしすぎると、たとえば起動時においては、出力電圧ＶＯＵＴｐを所定の電圧まで上昇させるために必要なエネルギーが得られなくなり、電源が起動できない起動不良状態になるといった別の問題が発生する。
【００２８】
図２３は、素子電流ＩＤｐの波形の傾きが大きいときにスイッチング素子１０３の過電流状態が発生した場合の素子電流ＩＤｐを示す波形図である。上述した従来例の過電流保護により、スイッチング動作の周波数が十分に低い周波数に切り替わり、各オフ期間Ｔｏｆｆ３ｐ、Ｔｏｆｆ４ｐが十分に長くなっている。
【００２９】
素子電流ＩＤｐの波形の傾きは、入力電圧ＶＩＮｐとスイッチングトランス１０１の一次巻線１０１ａにおけるインダクタンスＬａｐとの比（ＶＩＮｐ／Ｌａｐ）で決定される。このため、入力電圧ＶＩＮｐが高く、インダクタンスＬａｐが小さい場合は、素子電流ＩＤｐの波形の傾きが大きくなる。
【００３０】
図２３では、各オフ期間Ｔｏｆｆ３ｐ、Ｔｏｆｆ４ｐは十分に長く、素子電流ＩＤｐの各パルスにおける初期電流はゼロである。つまり、スイッチング素子１０３がターンオンするときは、スイッチングトランス１０１にエネルギーがまったく蓄えられていない。しかし、素子電流ＩＤｐの傾きが大きいために、素子電流ＩＤｐのピーク値ＩＤｐｋ１ｐは目標レベルＩＬ＿１ｐを大きく越え、過電流状態は解消されない。この場合は、これ以上にオフ期間を長くしても素子電流ＩＤｐを低下させることができない。起動時など入力電圧ＶＩＮｐがさらに高くなると、素子電流ＩＤｐがスイッチング素子１０３の許容電流値に達する可能性がある。また、スイッチングトランス１０１の部品のバラツキや温度特性によりインダクタンスＬａｐが小さくなった場合にも、素子電流ＩＤｐの傾きが大きくなるため、確実に保護を行うことが困難である。
【００３１】
また、素子電流ＩＤｐの各パルスにおける初期電流の大きさは、スイッチングトランス１０１に蓄えられたエネルギーがオフ期間中に減少するスピード、つまりオフ期間中にスイッチングトランス１０１の二次巻線１０１ｂに流れる電流の傾きに依存し、出力電圧ＶＯＵＴｐとインダクタンスＬｂｐの比（ＶＯＵＴｐ／Ｌｂｐ）で決定される。このため、特に出力電圧ＶＯＵＴｐがより低くなるほど、二次巻線１０１ｂに流れる電流の傾きが小さくなるため、素子電流ＩＤｐの各パルスにおける初期電流が大きくなる。
【００３２】
図２４では、たとえば出力電圧ＶＯＵＴｐは限りなくゼロに近く、スイッチングトランス１０１に蓄えられたエネルギーは、各オフ期間Ｔｏｆｆ３ｐ、Ｔｏｆｆ４ｐ中にほとんど減少しない。この場合に、スイッチング素子１０３の過電流状態が発生し、上述した従来例の過電流保護により、スイッチング動作の周波数が十分に低い周波数に切り替わりと、各オフ期間Ｔｏｆｆ３ｐ、Ｔｏｆｆ４ｐは十分に長くなる。
【００３３】
しかし、スイッチングトランス１０１に蓄えられたエネルギーが、各オフ期間Ｔｏｆｆ３ｐ、Ｔｏｆｆ４ｐ中に波線Ｆ２４ａのようにほとんど減少しない。このため、オフ期間を長くしても、スイッチング動作のパルスごとに素子電流ＩＤｐの初期電流が大きくなっていく。その結果、過電流保護が作動しているにも関わらず、素子電流ＩＤｐのピーク値ＩＤｐｋ２ｐは目標レベルＩＬ＿１ｐを大きく越え、パルスごとに増加する。このため、この場合には過電流保護の効果が得られないという問題がある。
【００３４】
さらには、素子電流ＩＤｐの傾きが大きく、かつ出力電圧ＶＯＵＴｐが非常に低くスイッチングトランス１０１に蓄えられたエネルギーがオフ期間中にほとんど減少しないような場合には、上述した２つの現象が組み合わされる。このため、従来例の過電流保護では、スイッチング素子１０３を劣化や損傷から保護することができない。
【００３５】
本発明は、以上の問題点に鑑み、素子電流の傾きが大きい場合、またはスイッチングトランスに蓄えられたエネルギーがオフ期間中にほとんど減少しないような場合であっても、確実にスイッチング素子の過電流状態を検出し、スイッチング素子の過電流保護を行うことを目的とする。
【課題を解決するための手段】
【００３６】
上述した課題を解決するために、本発明のスイッチング電源装置は、オン状態とオフ状態とが繰り返されるスイッチング素子と、前記スイッチング素子を流れる電流の大きさを検出し、電流検出信号を生成する電流検出回路と、電流検出信号の目標レベルを設定する目標レベル設定回路と、電流検出信号のレベルを目標レベルと比較し、比較結果信号を生成する比較回路と、周期的に第１レベルから第２レベルへ変化し、比較結果信号に基づいて第２レベルから第１レベルへ変化する駆動信号を生成する駆動信号生成回路と、駆動信号に基づいて、所定の無効化期間の間、比較結果信号を無効化する比較結果信号無効化回路と、電流検出信号に基づいて、前記スイッチング素子の過電流状態を検出すると、無効化期間を調整する信号を表す無効化期間調整信号を生成する無効化期間調整回路と、を有し、前記スイッチング素子は、駆動信号が第１レベルの場合、オフ状態にあり、駆動信号が第２レベルの場合、オン状態にあり、無効化期間調整信号が生成されると、オン状態の期間が短くされる。
【００３７】
また、本発明の半導体装置は、上述したスイッチング制御回路を、１つの半導体チップで構成する。
【００３８】
また、本発明の半導体装置は、複数の半導体チップで構成し、該複数の半導体チップを１つのモジュールで構成する。
【００３９】
さらに、本発明のスイッチング電源装置は、上述したスイッチング制御回路を含む。
【００４０】
さらに、本発明のスイッチング電源装置は、上述した半導体装置を含む。
【発明の効果】
【００４１】
本発明のスイッチング制御回路、半導体装置、およびスイッチング電源装置によれば、スイッチング電源装置の出力電圧が低い起動時や過負荷時において、スイッチング素子のオン期間が短くなり、スイッチング素子に電流制限以上の電流が流れる過電流状態が発生したときに、過電流状態を検出する。この検出結果を用いて、無効化期間を定常動作時の無効化期間より短くし、スイッチング素子のオン期間を短くする。これにより、スイッチング動作の各パルスにおいて、スイッチング素子に流れる電流を小さくすることができると同時に、電流がスイッチング動作のパルスごとに増加していくことを抑制することができる。このため、スイッチング素子の過電流状態を解消し、スイッチング素子に許容電流値以上の電流が流れることによるスイッチング素子の劣化や損傷を防止することができる。
【００４２】
また、スイッチング素子に流れる電流の波形の傾きが大きく、すなわちスイッチング動作の各パルスにおける電流の増加スピードが速い場合や、出力電圧が限りなくゼロに近く、スイッチングトランスに蓄えられたエネルギーがスイッチング素子のオフ期間中にほとんど減少しないような場合であっても、スイッチング動作の各パルスにおけるオン期間を短くするように保護が働く。このため、スイッチング動作の各パルスにおける電流を小さくすることができ、かつスイッチング動作のパルスごとに電流が増加していくことを抑制することができ、スイッチング素子の劣化や損傷を防止することができる。
【００４３】
また、スイッチング電源装置内の部品バラツキや温度特性により特性変化が生じた場合においても、スイッチング動作の各パルスにおけるオン期間を短くするように保護が働く。このため、ほとんど効果が低下することはなく、スイッチング電源装置の信頼性を向上させることができる。
【００４４】
また、スイッチング素子および制御回路については１つの半導体チップ内に設けて容易にモノリシックＩＣ化することができる。このように、主要な回路部品を１つの半導体チップ内に設けることで、回路を構成するための部品点数を削減することができるため、電源装置として、容易に小型化および軽量化さらに低コスト化を実現することができる。
【発明を実施するための最良の形態】
【００４５】
以下、本発明を実施するための最良の形態に関するいくつかの例について、図面を参照しながら説明する。図面において、実質的に同一の構成、動作、および効果を表す要素については、同一の符号を付す。また、以下において記述される数字は、すべて本発明を具体的に説明するために例示するものであり、本発明は例示された数字に制限されない。さらに、ハイ／ローにより表される論理レベルまたはオン／オフにより表されるスイッチング状態は、本発明を具体的に説明するために例示するものであり、例示された論理レベルまたはスイッチング状態の異なる組み合わせにより、同等な結果を得ることも可能である。また、構成要素間の接続関係は、本発明を具体的に説明するために例示するものであり、本発明の機能を実現する接続関係はこれに限定されない。さらに、以下の実施の形態は、ハードウェアおよび／またはソフトウェアを用いて構成されるが、ハードウェアを用いる構成は、ソフトウェアを用いても構成可能であり、ソフトウェアを用いる構成は、ハードウェアを用いても構成可能である。
【００４６】
≪実施の形態１≫
図１は、実施の形態１に係るスイッチング電源装置の一構成例を示すブロック図である。
このスイッチング電源装置は、スイッチング素子におけるスイッチング動作の制御方式として、電流モードのＰＷＭ（パルス幅変調：Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）制御方式を用いて構成している。
【００４７】
図１において、スイッチング電源装置は、入力端子ＩＮ１、入力端子ＩＮ２、出力端子ＯＵＴ１、出力端子ＯＵＴ２、スイッチングトランス１、出力電圧生成回路５、出力電圧検出回路７、コンデンサ８、およびスイッチング制御回路２を含む。スイッチング電源装置は、入力端子ＩＮ１、ＩＮ２に入力される実質的に直流の入力電圧ＶＩＮに基づいて、出力端子ＯＵＴ１、ＯＵＴ２間に接続された負荷６へ、実質的に直流の出力電圧ＶＯＵＴを供給する。スイッチング制御回路２は、スイッチング素子３、ドレイン端子ＤＲＡＩＮ、内部回路電源端子ＶＤＤ、フィードバック信号入力端子ＦＢ、接地端子ＧＮＤ、および制御回路４を含む。スイッチングトランス１は、一次巻線１ａおよび二次巻線１ｂを有する。接地端子ＧＮＤは常に接地電位に保持され、スイッチング電源装置全体の接地端子として機能する。
【００４８】
入力端子ＩＮ２は、接地端子ＧＮＤに接続される。一次巻線１ａの一方の端子は、入力端子ＩＮ１に接続され、一次巻線１ａの他方の端子は、ドレイン端子ＤＲＡＩＮを介してスイッチング素子３のドレインに接続される。スイッチング素子３のゲートは、制御回路４のゲートドライバ２２に接続され、スイッチング素子３のソースは接地端子ＧＮＤに接続される。スイッチング素子３は、制御回路４が生成する、詳しくはゲートドライバ２２が生成する制御信号Ｓ４に基づいてオン・オフ制御される。すなわち、スイッチング素子３は、オン状態とオフ状態とが繰り返され、スイッチング素子３のドレインとソースとの間を流れる素子電流ＩＤを、スイッチングする。素子電流ＩＤは、単に電流とも呼ばれる。
【００４９】
スイッチング素子３は、ＮＭＯＳ（Ｎｅｇａｔｉｖｅ  ｃｈａｎｎｅｌ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：Ｎチャネル金属酸化膜半導体）トランジスタまたは絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）トランジスタなどの、１個のトランジスタ素子により構成されるが、複数個のトランジスタ素子により構成されてもよい。
【００５０】
二次巻線１ｂは、ダイオード５ａとコンデンサ５ｂとから構成される出力電圧生成回路５に接続される。二次巻線１ｂの一方の端子は、ダイオード５ａのアノードに接続され、二次巻線１ｂの他方の端子は接地端子ＧＮＤに接続される。ダイオード５ａのカソードは、コンデンサ５ｂの正極端子に接続され、コンデンサ５ｂの負極端子は接地端子ＧＮＤに接続される。コンデンサ５ｂの正極端子は出力端子ＯＵＴ１に接続され、コンデンサ５ｂの負極端子は出力端子ＯＵＴ２に接続される。
【００５１】
スイッチングトランス１において、一次巻線１ａと二次巻線１ｂの極性は逆になっており、このスイッチング電源装置はフライバック型の構成となっている。スイッチング素子３がオンされている期間に、入力電圧ＶＩＮに基づいて、入力端子ＩＮ１からドレイン端子ＤＲＡＩＮの方向へ、一次巻線１ａに一次電流Ｉ１ａ（実質的に素子電流ＩＤに等しい）が流れ、エネルギーが蓄積される。このとき二次電流Ｉ１ｂは、このエネルギーを打ち消す方向、すなわちダイオード５ａの導通方向とは逆方向（図１に示す二次電流Ｉ１ｂの方向とは逆方向）に流れようとするが、ダイオード５ａに阻止されて流れない。次にスイッチング素子３がオフされると、蓄積されたエネルギーに基づいて、ダイオード５ａの導通方向に二次電流Ｉ１ｂが流れ、コンデンサ５ｂで平滑化される。
【００５２】
このように、スイッチングトランス１は、スイッチング素子３によりスイッチングされた入力電圧を、出力交流電圧に変換する。出力電圧生成回路５は、スイッチング素子３のスイッチング動作により二次巻線１ｂに誘起される出力交流電圧を整流および平滑化して出力電圧ＶＯＵＴを生成し、出力端子ＯＵＴ１、ＯＵＴ２に接続された負荷６に、出力電圧ＶＯＵＴを供給する。
【００５３】
出力電圧検出回路７は、出力電圧ＶＯＵＴの電圧レベルを検出し、出力電圧ＶＯＵＴの電圧レベルに基づいて、スイッチング制御回路２のフィードバック信号入力端子ＦＢを介して制御回路４内の目標レベル設定回路１５へ、出力電圧ＶＯＵＴの電圧レベルに比例するフィードバック信号ＦＢ＿Ｓを出力する。フィードバック信号ＦＢ＿Ｓは、出力電圧検出信号とも呼ばれる。コンデンサ８は、内部回路電源端子ＶＤＤと接地端子ＧＮＤとの間に接続される。
【００５４】
制御回路４は、起動用定電流源１３、レギュレータ１２、起動制御回路１４、素子電流検出回路１１、素子電流検出用比較回路１６、ＡＮＤ回路１８、目標レベル設定回路１５、過電流検出回路２３、ブランキング調整回路２４、ブランキングパルス生成回路１７、クロック発生回路１９、フリップフロップ回路２０、３入力ＮＡＮＤ回路２１、およびゲートドライバ２２を含む。
【００５５】
素子電流検出回路１１は、単に電流検出回路とも呼ばれろ。素子電流検出用比較回路１６は単に比較回路とも呼ばれる。ＡＮＤ回路１８は無効化実行回路とも呼ばれる。ブランキング調整回路２４は無効化期間調整信号生成回路とも呼ばれる。ブランキングパルス生成回路１７は無効化信号生成回路とも呼ばれる。ブランキングパルス生成回路１７およびＡＮＤ回路１８は、比較結果信号無効化回路を構成する。過電流検出回路２３およびブランキング調整回路２４は、無効化期間調整回路を構成する。クロック発生回路１９、フリップフロップ回路２０、および３入力ＮＡＮＤ回路２１は、駆動信号生成回路を構成する。
【００５６】
起動用定電流源１３は、ドレイン端子ＤＲＡＩＮとレギュレータ１２との間に接続され、入力電圧ＶＩＮに基づき、レギュレータ１２および内部回路電源端子ＶＤＤを介して、コンデンサ８へ起動用の回路電流を供給する。レギュレータ１２は、起動用定電流源１３と内部回路電源端子ＶＤＤとの間に接続される。レギュレータ１２およびコンデンサ８は、起動用定電流源１３からの回路電流により、内部回路電源端子ＶＤＤと接地端子ＧＮＤとの間に生成される内部回路電源電圧Ｖｄｄを、所定電圧に安定化する。さらにレギュレータ１２およびコンデンサ８は、内部回路電源電圧Ｖｄｄを、スイッチング制御回路２に含まれる各回路に供給する。
【００５７】
起動制御回路１４は、内部回路電源電圧Ｖｄｄに基づいて、スイッチング素子３のスイッチング動作を可能または停止する信号を表す起動制御信号Ｓ１４を生成し、３入力ＮＡＮＤ回路２１へ出力する。起動制御回路１４は、内部回路電源電圧Ｖｄｄが所定の起動電圧未満の場合、起動制御信号Ｓ１４をローレベルにし、スイッチング素子３のスイッチング動作を停止させる。さらに起動制御回路１４は、内部回路電源電圧Ｖｄｄが所定の起動電圧以上の場合、起動制御信号Ｓ１４をハイレベルにし、スイッチング素子３のスイッチング動作を可能にする。換言すれば、起動制御回路１４は、内部回路電源電圧Ｖｄｄが所定の起動電圧未満の場合、スイッチング素子３をスイッチング停止状態に制御し、内部回路電源電圧Ｖｄｄが所定の起動電圧以上の場合、スイッチング素子３をスイッチング可能状態に制御する。
【００５８】
素子電流検出回路１１は、スイッチング素子３のドレイン／ソース間を流れる素子電流ＩＤの大きさを検出し、素子電流ＩＤの大きさに対して単調増加する信号を表す素子電流検出信号ＩＤ＿Ｓを生成する。素子電流検出信号ＩＤ＿Ｓは、単に電流検出信号とも呼ばれる。
【００５９】
目標レベル設定回路１５は、その入力端子がフィードバック信号入力端子ＦＢに接続され、出力電圧検出回路７により生成されたフィードバック信号ＦＢ＿Ｓに基づいて、素子電流検出信号ＩＤ＿Ｓの目標レベルを表す目標レベル信号ＩＬ＿１を生成する。符号ＩＬ＿１は、目標レベル信号もしくは目標レベルを表す。すなわち、目標レベル設定回路１５は、フィードバック信号ＦＢ＿Ｓに基づいて、電流検出信号ＩＤ＿Ｓの目標レベルＩＬ＿１を設定する。
【００６０】
目標レベル設定回路１５は、フィードバック信号ＦＢ＿Ｓが小さくなると、目標レベルＩＬ＿１を高くし、フィードバック信号ＦＢ＿Ｓが大きくなると、目標レベルＩＬ＿１を低くする。すなわち、目標レベル設定回路１５は、出力電圧ＶＯＵＴが減少すると、素子電流ＩＤの目標レベルを高くし、出力電圧ＶＯＵＴが増加すると、素子電流ＩＤの目標レベルを低くする。さらに目標レベル設定回路１５は、目標レベルＩＬ＿１を所定の限界レベル（後述する）以下に制限する。
【００６１】
素子電流検出用比較回路１６は、素子電流検出信号ＩＤ＿Ｓを非反転入力端子に入力し、目標レベル信号ＩＬ＿１を反転入力端子に入力する。素子電流検出用比較回路１６は、素子電流検出信号ＩＤ＿Ｓのレベルを目標レベルＩＬ＿１と比較し、その比較結果を表す比較結果信号ＯＣ＿１を生成する。具体的には、素子電流検出用比較回路１６は、素子電流検出信号ＩＤ＿Ｓのレベルが目標レベルＩＬ＿１以上になったとき、比較結果信号ＯＣ＿１をローレベルからハイレベルに切り替える。
【００６２】
過電流検出回路２３は、素子電流検出信号ＩＤ＿Ｓに基づいて、スイッチング素子３における過電流状態を検出し、過電流検出信号ＯＣを生成する。たとえば、過電流検出回路２３は、素子電流検出信号ＩＤ＿Ｓが所定レベル以上になると、過電流検出信号ＯＣをローレベルからハイレベルに切り替える。
【００６３】
ブランキング調整回路２４は、過電流検出信号ＯＣに基づいて、ブランキングパルス信号ＢＬＫのブランキング期間ＴＢＬＫ（後述の図３および図４に示す）を調整する信号を表す調整信号ＢＬＫ＿Ｃを生成する。具体的には、ブランキング調整回路２４は、過電流検出信号ＯＣがローレベルからハイレベルになると、すなわち過電流検出信号ＯＣが生成されると、調整信号ＢＬＫ＿Ｃをローレベルからハイレベルにする、すなわち調整信号ＢＬＫ＿Ｃを生成する。調整信号ＢＬＫ＿Ｃは、無効化期間調整信号とも呼ばれる。ブランキング期間ＴＢＬＫは、無効化期間とも呼ばれる。過電流検出回路２３およびブランキング調整回路２４は、無効化期間調整回路を構成する。無効化期間調整回路は、素子電流検出信号ＩＤ＿Ｓに基づいて、スイッチング素子３の過電流状態を検出すると、調整信号ＢＬＫ＿Ｃを生成する。
【００６４】
ブランキングパルス生成回路１７は、３入力ＮＡＮＤ回路２１から出力される駆動信号ＤＲＩＶＥおよび調整信号ＢＬＫ＿Ｃに基づいて、ブランキング期間ＴＢＬＫの間、比較結果信号ＯＣ＿１を無効にする信号を表すブランキングパルス信号ＢＬＫを生成する。ブランキングパルス信号ＢＬＫは、無効化信号とも呼ばれる。ブランキングパルス生成回路１７は、駆動信号ＤＲＩＶＥがハイレベルからローレベルへ変化した時点からブランキング期間ＴＢＬＫの間、ブランキングパルス信号ＢＬＫをローレベルにする、すなわちブランキングパルス信号ＢＬＫを生成する。駆動信号ＤＲＩＶＥがハイレベルからローレベルになると、スイッチング素子３はオフ状態からオン状態に切り替わる（ターンオンする）ため、ブランキング期間ＴＢＬＫは、スイッチング素子３がターンオンした時点からの期間を表す。
【００６５】
ブランキングパルス生成回路１７は、調整信号ＢＬＫ＿Ｃがローレベルの間、ブランキング期間ＴＢＬＫを所定の通常期間に設定し、調整信号ＢＬＫ＿Ｃがハイレベルの間、ブランキング期間ＴＢＬＫを通常期間よりも短い調整期間に設定する。すなわち、ブランキングパルス生成回路１７は、調整信号ＢＬＫ＿Ｃが生成されると、ブランキング期間ＴＢＬＫを短くする。ブランキング期間ＴＢＬＫが通常期間の場合、通常状態と呼ばれ、ブランキング期間ＴＢＬＫが調整期間の場合、調整状態と呼ばれる。
【００６６】
ＡＮＤ回路１８は、比較結果信号ＯＣ＿１とブランキングパルス信号ＢＬＫとの論理積を表す論理積信号ＯＦＦ＿１を生成する。ＡＮＤ回路１８は、比較結果信号ＯＣ＿１およびブランキングパルス信号ＢＬＫの両方がハイレベルのとき、論理積信号ＯＦＦ＿１をハイレベルにし、それ以外のとき、論理積信号ＯＦＦ＿１をローレベルにする。したがって、ＡＮＤ回路１８は、ブランキング期間ＴＢＬＫの間、すなわちブランキングパルス信号ＢＬＫが生成されている間（ブランキングパルス信号ＢＬＫがローレベルの間）、比較結果信号ＯＣ＿１を無効化し、論理積信号ＯＦＦ＿１をローレベルに保持する。逆に、ＡＮＤ回路１８は、ブランキング期間ＴＢＬＫ以外の間、論理積信号ＯＦＦ＿１を比較結果信号ＯＣ＿１と一致させる。ブランキングパルス生成回路１７およびＡＮＤ回路１８は、比較結果信号無効化回路を構成する。比較結果信号無効化回路は、駆動信号ＤＲＩＶＥに基づいて、ブランキング期間ＴＢＬＫの間、比較結果信号ＯＣ＿１を無効化し、調整信号ＢＬＫ＿Ｃが生成されると、ブランキング期間ＴＢＬＫを短くする。
【００６７】
クロック発生回路１９は、所定周期数のクロック信号ＣＬＯＣＫ、および１クロック周期内においてスイッチング素子３がオンされている最大の期間を表す最大デューティーサイクル信号ＭＡＸＤＣを生成する。クロック信号ＣＬＯＣＫは、ＰＷＭ方式においてキャリヤ周波数で発生するパルス信号を表す。
【００６８】
フリップフロップ回路２０は、セット端子Ｓにクロック信号ＣＬＯＣＫ、リセット端子Ｒに論理積信号ＯＦＦ＿１をそれぞれ入力し、ＳＲフリップフロップの動作を行うことにより、非反転出力端子Ｑにフリップフロップ信号Ｓ２０を生成する。フリップフロップ回路２０は、クロック信号ＣＬＯＣＫがハイレベルでかつ論理積信号ＯＦＦ＿１がローレベルのとき、フリップフロップ信号Ｓ２０をハイレベルにし、クロック信号ＣＬＯＣＫがローレベルでかつ論理積信号ＯＦＦ＿１がハイレベルのとき、フリップフロップ信号Ｓ２０をローレベルにする。換言すれば、フリップフロップ回路２０は、クロック信号ＣＬＯＣＫが立ち上がってから、論理積信号ＯＦＦ＿１が立ち上がるまでの間、フリップフロップ信号Ｓ２０をハイレベルに保持し、論理積信号ＯＦＦ＿１が立ち上がってから、クロック信号ＣＬＯＣＫが立ち上がるまでの間、フリップフロップ信号Ｓ２０をローレベルに保持する。さらに換言すれば、フリップフロップ回路２０は、クロック信号ＣＬＯＣＫがローレベルからハイレベルに周期的に立ち上がると、フリップフロップ信号Ｓ２０をローレベルからハイレベルへ変化させ、論理積信号ＯＦＦ＿１がローレベルからハイレベルに立ち上がると、フリップフロップ信号Ｓ２０をハイレベルからローレベルへ変化させる。
【００６９】
３入力ＮＡＮＤ回路２１は、フリップフロップ信号Ｓ２０、最大デューティーサイクル信号ＭＡＸＤＣ、および起動制御信号Ｓ１４の３入力信号の否定論理積を表す駆動信号ＤＲＩＶＥを生成する。３入力ＮＡＮＤ回路２１は、フリップフロップ信号Ｓ２０、最大デューティーサイクル信号ＭＡＸＤＣ、および起動制御信号Ｓ１４がすべてハイレベルのとき、駆動信号ＤＲＩＶＥをローレベルにし、それ以外のとき、駆動信号ＤＲＩＶＥをハイレベルにする。
【００７０】
ゲートドライバ２２は、駆動信号ＤＲＩＶＥの論理否定を表す制御信号Ｓ４を生成する。
スイッチング素子３は、制御信号Ｓ４がハイレベルのとき、オン状態にあり、制御信号Ｓ４がローレベルのとき、オフ状態にある。換言すれば、スイッチング素子３は、駆動信号ＤＲＩＶＥがローレベルのとき、オン状態にあり、駆動信号ＤＲＩＶＥがハイレベルのとき、オフ状態にある。
【００７１】
以上のような制御回路４の状態を、原則的状態と例外的状態に分けて説明する。原則的状態では、ブランキングパルス信号ＢＬＫ、起動制御信号Ｓ１４、および最大デューティーサイクル信号ＭＡＸＤＣは、すべてハイレベルとする。この場合、クロック信号ＣＬＯＣＫが周期的にローレベルからハイレベルへ立ち上がると、駆動信号がハイレベルからローレベルへ立ち下がり、スイッチング素子３はオフ状態からオン状態へ切り替わる（ターンオンする）。他方、素子電流検出信号ＩＤ＿Ｓが目標レベルＩＬ＿１以上になり、比較結果信号ＯＣ＿１が生成されると、駆動信号がローレベルからハイレベルへ立ち上がり、スイッチング素子３はオン状態からオフ状態へ切り替わる（ターンオフする）。
【００７２】
次に例外的状態について、説明する。
第１番目に、ブランキングパルス信号ＢＬＫがローレベルの場合、比較結果信号ＯＣ＿１は無効化されている。このため、ブランキング期間ＴＢＬＫの間、素子電流検出信号ＩＤ＿Ｓが、たとえ目標レベルＩＬ＿１以上になっても、スイッチング素子３はオフ状態に切り替わらない（ターンオフしない）。これにより、スイッチング素子３がターンオンするときに発生するスパイク状の素子電流ＩＤによってスイッチング素子３がターンオフする誤動作を防止することができる。
【００７３】
スイッチング素子３は、ターンオン以降、当初のスパイク状の素子電流ＩＤを除いて、単調増加的に素子電流ＩＤを増加させる。スイッチング素子３がターンオンされた時点からブランキング期間ＴＢＬＫの終了時点までに、素子電流検出信号ＩＤ＿Ｓが目標レベルＩＬ＿１まで達しなければ、上述した原則的状態と同様に、目標レベルＩＬ＿１に達した時点で、スイッチング素子３はターンオフする。一方、ブランキング期間ＴＢＬＫの終了時点までに、素子電流検出信号ＩＤ＿Ｓが目標レベルＩＬ＿１まで達すれば、ブランキング期間ＴＢＬＫの終了時点で、スイッチング素子３はターンオフする。
【００７４】
第２番目に、起動制御信号Ｓ１４がローレベルの場合、内部回路電源電圧Ｖｄｄが所定の起動電圧未満であるので、上述したようにスイッチング素子３のスイッチング動作を停止させる。これにより、内部回路電源電圧Ｖｄｄが不十分な状態におけるスイッチング制御回路２の誤動作を防止することができる。
【００７５】
第３番目に、最大デューティーサイクル信号ＭＡＸＤＣについて説明する。最大デューティーサイクル信号ＭＡＸＤＣは、クロック信号ＣＬＯＣＫの任意のクロック期間において、クロック信号ＣＬＯＣＫと同時にローレベルからハイレベルへ立ち上がり、このクロック期間が終了する（次のクロック期間におけるクロック信号ＣＬＯＣＫが立ち上がる）前に、ローレベルへ変化する。スイッチング素子３のオン期間が長くなり、最大デューティーサイクル信号ＭＡＸＤＣがローレベルになってから、素子電流検出信号ＩＤ＿Ｓが目標レベルＩＬ＿１以上になる場合、スイッチング素子３は最大デューティーサイクル信号ＭＡＸＤＣがローレベルになる時点でターンオフする。これにより、スイッチング素子３のオン期間は、最大デューティーサイクル信号ＭＡＸＤＣのハイレベルの期間に制限される。
【００７６】
このように、このスイッチング電源装置は、素子電流ＩＤのピーク値を制御して出力電圧ＶＯＵＴを所定の電圧に安定化させる電流モードのＰＷＭ制御を実現している。
【００７７】
図２は、図１に示したスイッチング電源装置に使用され、実施の形態１に係るスイッチング制御回路のより具体的な一構成例を示すブロック図である。
【００７８】
図２に示す過電流検出回路２３Ａは、過電流検出用比較回路２３ａを含む。限界レベルＩＬ＿２は、目標レベルＩＬ＿１よりも高いレベルに設定されている。過電流検出用比較回路２３ａは、素子電流検出信号ＩＤ＿Ｓのレベルを限界レベルＩＬ＿２と比較し、比較結果を表す過電流検出信号ＯＣを生成する。
【００７９】
具体的には、過電流検出回路２３Ａは、素子電流検出信号ＩＤ＿Ｓが、限界レベルＩＬ＿２以上になったとき、スイッチング素子３の過電流状態を検出し、過電流検出信号ＯＣをローレベルからハイレベルに切り替える。
【００８０】
また、ブランキング調整回路２４Ａは、過電流検出回路２３Ａから出力される過電流検出信号ＯＣに応じて、ブランキングパルス信号ＢＬＫのパルス期間を調整する調整信号ＢＬＫ＿Ｃを出力する。ブランキング調整回路２４Ａは、ＡＮＤ回路２４ａ、ＮＯＴ回路２４ｄ、３入力ＮＯＲ回路２４ｃ、およびフリップフロップ回路２４ｂを含む。
【００８１】
ＡＮＤ回路２４ａは、過電流検出信号ＯＣおよびブランキングパルス信号ＢＬＫの両方がハイレベルのとき、論理積信号Ｓ２４ａをハイレベルにし、それ以外のとき、論理積信号Ｓ２４ａをローレベルにする。一方、ＮＯＴ回路２４ｄは、ブランキングパルス信号ＢＬＫを反転し、反転ブランキングパルス信号Ｓ２４ｄを生成する。３入力ＮＯＲ回路２４ｃは、駆動信号ＤＲＩＶＥ、過電流検出信号ＯＣ、および反転ブランキングパルス信号Ｓ２４ｄの３信号がすべてローレベルのとき、否定論理和信号Ｓ２４ｃをハイレベルにし、それ以外のとき、否定論理和信号Ｓ２４ｃをローレベルにする。
【００８２】
フリップフロップ回路２４ｂは、Ｓ端子に入力される論理積信号Ｓ２４ａがハイレベルになってからＲ端子に入力される否定論理和信号Ｓ２４ｃがハイレベルになるまでの間、Ｑ端子から出力される調整信号ＢＬＫ＿Ｃをハイレベルに保持する。さらに、フリップフロップ回路２４ｂは、否定論理和信号Ｓ２４ｃがハイレベルになってから論理積信号Ｓ２４ａがハイレベルになるまでの間、調整信号ＢＬＫ＿Ｃをローレベルに保持する。すなわち、フリップフロップ回路２４ｂは、論理積信号Ｓ２４ａがハイレベルになると、調整信号ＢＬＫ＿Ｃをハイレベルにし、否定論理和信号Ｓ２４ｃがハイレベルになると、調整信号ＢＬＫ＿Ｃをローレベルにする。
【００８３】
上述したように、ブランキングパルス生成回路１７は、調整信号ＢＬＫ＿Ｃがハイレベルのとき、ブランキングパルス信号ＢＬＫのブランキング期間ＴＢＬＫを通常期間よりも短い調整期間に設定し、調整信号ＢＬＫ＿Ｃがローレベルのとき、ブランキング期間ＴＢＬＫを通常期間に設定する。
【００８４】
以上のように構成されたスイッチング電源装置の動作を、図１〜図４を用いて説明する。
【００８５】
図１において、入力端子ＩＮ１、ＩＮ２には、直流電圧ＶＩＮが印加される。直流電圧ＶＩＮは、たとえば商用の交流電源が整流・平滑されて生成される。入力直流電圧ＶＩＮが印加された直後のスイッチング停止状態において、レギュレータ１２は、ドレイン端子ＤＲＡＩＮから内部回路電源端子ＶＤＤを介して、内部回路電源として動作するコンデンサ８に電流を供給し、内部回路電源電圧Ｖｄｄを上昇させる。
【００８６】
その後、起動制御回路１４は、内部回路電源電圧Ｖｄｄを入力し、内部回路電源電圧Ｖｄｄが、所定の起動電圧ＶＤＤＯＮに達すると、起動制御信号Ｓ１４を、ローレベルからハイレベルに切り替える。起動電圧ＶＤＤＯＮは、内部回路電源電圧Ｖｄｄが起動電圧ＶＤＤＯＮに達することにより、スイッチング制御回路２に含まれる各回路が十分に動作可能になるように、設定される。また、クロック発生回路１９は、内部回路電源電圧Ｖｄｄが起動電圧ＶＤＤＯＮに達すると、クロック信号ＣＬＯＣＫおよび最大デューティーサイクル信号ＭＡＸＤＣを出力する。これにより、スイッチング素子３のスイッチング動作が開始され、スイッチング可能状態となる。
【００８７】
スイッチング素子３のスイッチング動作開始後、レギュレータ１２は、引き続き、内部回路電源端子ＶＤＤを介してコンデンサ８に電流を供給し、内部回路電源電圧Ｖｄｄを所定の電圧に安定化させる。
【００８８】
また、起動制御回路１４は、スイッチング可能状態において、何らかの原因で内部回路電源電圧Ｖｄｄが所定の停止電圧ＶＤＤＯＦＦまで低下すると、起動制御信号Ｓ１４をハイレベルからローレベルに切り替え、スイッチング素子３のスイッチング動作を停止させ、スイッチング素子３をスイッチング停止状態にする。
【００８９】
スイッチング素子３のスイッチング動作が開始すると、スイッチングトランス１は、二次巻線１ｂに交流電圧を誘起し、出力電圧生成回路５は、出力電圧ＶＯＵＴを、出力端子ＯＵＴ１、ＯＵＴ２に接続された負荷６に供給する。
【００９０】
出力電圧検出回路７は、出力電圧ＶＯＵＴを検出し、出力電圧ＶＯＵＴの電圧レベルに応じたフィードバック信号ＦＢ＿Ｓを生成する。制御回路４は、フィードバック信号ＦＢ＿Ｓに基づいて、スイッチング素子３のスイッチング動作を制御し、出力電圧ＶＯＵＴを所定電圧に安定化する。
【００９１】
スイッチング可能状態は、出力電圧ＶＯＵＴが所定の電圧に安定化された定常状態と、起動時または過負荷時のように、出力電圧ＶＯＵＴが低く不安定な非定常状態とに分けることができる。図３に示すように、定常状態においては、スイッチング動作におけるオン期間Ｔｏｎが、ブランキング期間ＴＢＬＫと遅れ時間Ｔｄとの和で表される最小オン期間Ｔｏｎｍｉｎより長い。このため、素子電流ＩＤは、目標レベルＩＬ＿１によって制限され、波形部分Ｆ３ａのように素子電流ＩＤが目標レベルＩＬ＿１に達すると、波形部分Ｆ３ｂのように所定の遅れ時間Ｔｄ後にスイッチング素子３がターンオフされる。
【００９２】
一方、非定常状態においては、スイッチング動作におけるオン期間Ｔｏｎが短くなり、素子電流ＩＤがブランキング期間ＴＢＬＫ中に目標レベルＩＬ＿１まで達する状態になる。この場合、ブランキング期間ＴＢＬＫにおいてブランキングパルス発生回路１７が、ブランキングパルス信号ＢＬＫにより比較結果信号ＯＣ＿１を無効にする。このため、素子電流ＩＤが目標レベルＩＬ＿１まで達しても、すぐにはスイッチング素子３はターンオフされない。スイッチング素子３は、ブランキング期間ＴＢＬＫが終わり、かつ遅れ時間Ｔｄ後にターンオフされる。つまり、この場合、スイッチング素子３のオン期間Ｔｏｎが最小オン期間Ｔｏｎｍｉｎになる。
【００９３】
前述のように、スイッチング素子３のオン期間Ｔｏｎが最小オン期間Ｔｏｎｍｉｎまで短くなると、素子電流検出用比較回路１６において目標レベルＩＬ＿１による電流制限が働かなくなる。このため、素子電流ＩＤが目標レベルＩＬ＿１より大きくなり、場合によって、過電流検出用比較回路２３ａにおける限界レベルＩＬ＿２まで達するような過電流状態が発生する。
【００９４】
図４は、過電流状態における素子電流ＩＤの波形の一例を示す波形図である。素子電流ＩＤ１の場合、電流の増加スピードが速く、波形Ｆ４ａのように波形の傾きが大きい。一方、素子電流ＩＤ２の場合、スイッチング素子３がターンオンするときにスイッチングトランス１に蓄えられているエネルギーが大きく、波形Ｆ４ｆのように初期電流が大きい。
【００９５】
素子電流ＩＤ１は、波形部分Ｆ４ｂで目標レベルＩＬ＿１に達しているが、ブランキング期間ＴＢＬＫ内では電流制限が働かず、ブランキング期間ＴＢＬＫ終了時点の波形部分Ｆ４ｃで目標レベルＩＬ＿１による電流制限が作動する。そして、ブランキング期間ＴＢＬＫ終了時点から遅れ時間Ｔｄ後の波形部分Ｆ４ｅで、スイッチング素子３はターンオフする。しかし、遅れ時間Ｔｄ中の波形部分Ｆ４ｄで素子電流ＩＤ１は限界レベルＩＬ＿２まで達しており、スイッチング素子３の過電流状態が発生している。同様に、素子電流ＩＤ２は、波形部分Ｆ４ｇで目標レベルＩＬ＿１に達しているが、ブランキング期間ＴＢＬＫ内では電流制限が働かず、ブランキング期間ＴＢＬＫ終了時点の波形部分Ｆ４ｈで目標レベルＩＬ＿１による電流制限が作動する。そして、ブランキング期間ＴＢＬＫ終了時点から遅れ時間Ｔｄ後の波形部分Ｆ４ｊで、スイッチング素子３はターンオフする。しかし、遅れ時間Ｔｄ中の波形部分Ｆ４ｉで素子電流ＩＤ２は限界レベルＩＬ＿２まで達しており、スイッチング素子３の過電流状態が発生している。
【００９６】
図５は、図２のスイッチング制御回路２を使用したスイッチング電源装置において、スイッチング素子３の過電流状態が検出され、オン期間Ｔｏｎが短くなるときのタイミングチャートである。図２および図５を用いて、スイッチング制御回路２の動作を説明する。
【００９７】
図５のクロック期間Ｃ１において、スイッチング素子３のオン期間Ｔｏｎは、ブランキング期間ＴＢＬＫ１（通常期間）と遅れ時間Ｔｄとの和で表される最小オン期間Ｔｏｎｍｉｎまで短くなっている。波形部分Ｆ５ａのように、素子電流ＩＤが限界レベルＩＬ＿２まで達すると、過電流検出回路２３Ａはスイッチング素子３の過電流状態を検出し、過電流検出信号ＯＣをローレベルからハイレベルに切り替える。過電流検出回路２３Ａは、スイッチング素子３がターンオフするまで、過電流検出信号ＯＣをハイレベルに保持する。このとき、ＡＮＤ回路２４ａは、ブランキングパルス信号ＢＬＫがハイレベルであれば、論理積信号Ｓ２４ａをハイレベルにする。フリップフロップ回路２４ｂは、論理積信号Ｓ２４ａによりセットされ、調整信号ＢＬＫ＿Ｃを、波形部分Ｆ５ｂのようにローレベルからハイレベルに切り替える。
【００９８】
ブランキングパルス生成回路１７は、調整信号ＢＬＫ＿Ｃがハイレベルになると、次のクロック期間Ｃ２において、通常期間よりも短い調整期間のブランキングパルス信号ＢＬＫを生成する。この結果、過電流検出回路２３Ａが過電流状態を検出すると、クロック期間Ｃ２におけるブランキング期間ＴＢＬＫ２（調整期間）は、ブランキング期間ＴＢＬＫ１（通常期間）よりも短くなる。したがって、スイッチング素子３がターンオンした後に素子電流検出用比較回路１６による電流制限が働くタイミングが、過電流状態が検出される前より早くなるため、スイッチング素子３のオン期間Ｔｏｎが短くなる。
【００９９】
このように、実施の形態１のスイッチング制御回路によれば、スイッチング素子３の過電流状態を検出し、過電流検出されたクロック期間Ｃ１の次のクロック期間Ｃ２においてオン期間Ｔｏｎを短くすることができる。その結果、スイッチング動作の各パルスにおける素子電流ＩＤを素子電流変化値ＩＤｄだけ小さくすることができ、パルスごとの素子電流ＩＤの増加を抑制することができる。これにより、素子電流ＩＤがスイッチング素子３の許容電流値以上にまで大きくなることを防ぐことができ、スイッチング素子３を劣化や損傷から保護する過電流保護を実現することができる。
【０１００】
過電流保護によりブランキング期間ＴＢＬＫが短くなり、スイッチング素子３のオン期間Ｔｏｎが短い状態が保持され続けると、たとえば起動時においては、出力電圧ＶＯＵＴを所定の電圧まで上昇させるために必要なエネルギーが得られなくなる。その結果、電源が起動できない起動不良状態が生じる可能性がある。したがって、過電流保護が作動することにより、図５のように素子電流ＩＤが限界レベルＩＬ＿２より小さくなり過電流状態が解消された場合には、過電流保護を解除する必要がある。
【０１０１】
図６は、過電流保護により素子電流ＩＤが限界レベルＩＬ＿２より小さくなり、すなわち過電流状態が解消され、過電流保護が解除されるときのタイミングチャートである。図２および図６を用いて、スイッチング素子３の過電流保護が作動した後に、素子電流ＩＤが限界レベルＩＬ＿２より小さくなり、すなわち過電流状態が解消された場合の動作について説明する。
【０１０２】
クロック期間Ｃ１の少なくとも１クロック前のクロック期間において、スイッチング素子３の過電流保護が作動し、調整信号ＢＬＫ＿Ｃがハイレベルになったとする。この場合、クロック期間Ｃ１の開始時点において、ブランキングパルス生成回路１７は、通常期間よりも短い調整期間のブランキングパルス信号ＢＬＫ１を生成するように、ブランキング調整回路２４Ａにより制御されている。この状態において、クロック発生回路１９がクロック信号ＣＬＯＣＫを出力すると、３入力ＮＡＮＤ回路２１は駆動信号ＤＲＩＶＥをハイレベルからローレベルに切り替え、スイッチング素子３をターンオンする。ブランキングパルス生成回路１７は、短いブランキング期間ＴＢＬＫ１の後、ブランキングパルス信号ＢＬＫをローレベルからハイレベルに切り替える。その結果、反転ブランキングパルス信号Ｓ２４ｄはローレベルとなる。また、過電流保護が作動したことにより、クロック期間Ｃ１のブランキング期間ＴＢＬＫ１終了時点では、素子電流ＩＤは、波形部分Ｆ６ａのように限界レベルＩＬ＿２より小さくなっている。その結果、過電流検出回路２３Ａは、過電流検出信号ＯＣをローレベルにし、過電流検出信号ＯＣの生成を停止する。
【０１０３】
このように、３入力ＮＯＲ回路２４ｃにおける３つの入力信号がすべてローレベルとなり、３入力ＮＯＲ回路２４ｃは否定論理和信号Ｓ２４ｃをハイレベルにする。その結果、フリップフロップ回路２４ｂは、否定論理和信号Ｓ２４ｃによりリセットされ、波形部分Ｆ６ｂのように調整信号ＢＬＫ＿Ｃをハイレベルからローレベルに切り替える。すなわち、ブランキング調整回路２４Ａは、調整信号ＢＬＫ＿Ｃの生成を停止する。このように、ブランキング調整回路２４Ａは、過電流検出信号ＯＣの生成が停止されると、調整信号ＢＬＫ＿Ｃの生成を停止する。調整信号ＢＬＫ＿Ｃがローレベルであるときは、ブランキングパルス生成回路１７は通常期間のブランキングパルス信号ＢＬＫを生成するように制御されるため、これにより過電流保護が解除される。
【０１０４】
このように、実施の形態１のスイッチング制御回路によれば、過電流状態が解消された場合に過電流保護を解除し、過電流保護が解除されたクロック期間Ｃ１の次のクロック期間Ｃ２においてブランキング期間ＴＢＬＫを通常期間の長さに戻すことができ、たとえば起動時における電源の起動不良状態が生じることを防ぐことができる。
【０１０５】
なお、図２に示したスイッチング制御回路２を使用したスイッチング電源装置における過電流保護は、過電流保護が一度解除された後に再度過電流状態が検出された場合にも、直ちに過電流保護を作動させ、過電流状態が検出されたパルスの次のオンパルスのブランキング期間ＴＢＬＫを短くすることができる。
【０１０６】
したがって、実施の形態１におけるスイッチング電源装置では、スイッチング動作の各パルスにおいて過電流状態を検出して保護をかける、いわゆるパルスバイパルス検出の過電流保護を行う。
【０１０７】
≪実施の形態２≫
実施の形態２では、実施の形態１と異なる点を中心に説明する。その他の構成、動作、および効果は、実施の形態１と同等であるので、説明を省略する。
【０１０８】
図７は、実施の形態２に係るスイッチング制御回路の一構成例を示すブロック図である。図７において、制御回路４ａ内のブランキング調整回路２４Ｂが過電流解除用比較回路２４ｅを含み、３入力ＮＯＲ回路２４ｃが過電流検出信号ＯＣの代わりに過電流解除用比較回路２４ｅからの出力信号を用いる点が、実施の形態１における制御回路４と異なる。
【０１０９】
過電流解除用比較回路２４ｅは、素子電流検出信号ＩＤ＿Ｓのレベルを、限界レベルＩＬ＿２よりも低いレベルの限界レベルＩＬ＿３と比較し、比較結果信号ＯＣ＿ＨＹＳを生成する。過電流解除用比較回路２４ｅは、素子電流ＩＤが、限界レベルＩＬ＿３以上のときは比較結果信号ＯＣ＿ＨＹＳをハイレベルにし、逆に素子電流ＩＤが限界レベルＩＬ＿３より低いときは比較結果信号ＯＣ＿ＨＹＳをローレベルにする。３入力ＮＯＲ回路２４ｃは、駆動信号ＤＲＩＶＥ、比較結果信号ＯＣ＿ＨＹＳ、および反転ブランキングパルス信号Ｓ２４ｄの３信号がすべてローレベルのとき、否定論理和信号Ｓ２４ｃをハイレベルにし、それ以外のとき、否定論理和信号Ｓ２４ｃをローレベルにする。
【０１１０】
図８は、過電流保護により素子電流ＩＤが限界レベルＩＬ＿３より小さくなった場合に、過電流保護が解除されるときのタイミングチャートである。図７および図８を用いて、実施の形態２における制御回路４ａの動作について説明する。
【０１１１】
クロック期間Ｃ１の少なくとも１クロック前のクロック期間において、スイッチング動作におけるオン期間Ｔｏｎが最小オン期間Ｔｏｎｍｉｎまで短くなり、素子電流ＩＤが限界レベルＩＬ＿２まで達したとする。このとき、過電流検出回路２３Ａはスイッチング素子３の過電流状態を検出し、実施の形態１と同様の動作により、スイッチング素子３の過電流保護が作動し、調整信号ＢＬＫ＿Ｃがハイレベルとなる。
【０１１２】
この場合、クロック期間Ｃ１の開始時点において、ブランキングパルス生成回路１７は、通常期間よりも短い調整期間のブランキングパルス信号ＢＬＫ１を生成するように、ブランキング調整回路２４Ｂにより制御されている。この状態において、クロック発生回路１９がクロック信号ＣＬＯＣＫを出力すると、３入力ＮＡＮＤ回路２１は駆動信号ＤＲＩＶＥをハイレベルからローレベルに切り替え、スイッチング素子３をターンオンする。ブランキングパルス生成回路１７は、短いブランキング期間ＴＢＬＫ１の後、ブランキングパルス信号ＢＬＫをローレベルからハイレベルに切り替える。その結果、反転ブランキングパルス信号Ｓ２４ｄはローレベルとなる。このように、３入力ＮＯＲ回路２４ｃに入力される３つの入力信号のうち２つの信号、つまり駆動信号ＤＲＩＶＥおよび反転ブランキングパルス信号Ｓ２４ｄがローレベルとなる。
【０１１３】
過電流保護が作動したことにより、クロック期間Ｃ１のブランキング期間ＴＢＬＫ１終了時点では、素子電流ＩＤは、波形部分Ｆ８ａのように限界レベルＩＬ＿２より小さくなるが限界レベルＩＬ＿３よりもまだ大きいため、比較結果信号ＯＣ＿ＨＹＳはハイレベルになっている。したがって、クロック期間Ｃ１では、調整信号ＢＬＫ＿Ｃはハイレベルを継続し、ブランキング調整回路２４Ｂはブランキング期間ＴＢＬＫが短くなるようにブランキングパルス信号ＢＬＫをそのまま制御し続けるため、過電流保護が解除されない。
【０１１４】
次にクロック期間Ｃ２において、素子電流ＩＤがさらに小さくなり、波形部分Ｆ８ｂのように限界レベルＩＬ＿３より小さくなると、比較結果信号ＯＣ＿ＨＹＳがローレベルとなるため、３入力ＮＯＲ回路２４ｅにおける３つの入力信号がすべてローレベルとなる。これにより、ブランキング調整回路２４Ｂは、調整信号ＢＬＫ＿Ｃを、波形部分Ｆ８ｃのようにハイレベルからローレベルに切り替え、調整信号ＢＬＫ＿Ｃの生成を停止する。すなわち、ブランキング調整回路２４Ｂは、素子電流検出信号ＩＤ＿Ｓが限界レベルＩＬ＿３未満になると、調整信号ＢＬＫ＿Ｃの生成を停止する。その結果、過電流保護が解除される。したがって、クロック期間Ｃ３では、ブランキング期間ＴＢＬＫ３は、通常期間の長さに戻る。
【０１１５】
このように、実施の形態２のスイッチング制御回路によれば、過電流検出に用いられる限界レベルＩＬ＿２とは別の限界レベルＩＬ＿３を備える構成により、素子電流ＩＤにおける過電流検出レベル（限界レベルＩＬ＿２）と過電流保護解除レベル（限界レベルＩＬ＿３）に、ヒステリシスを設けることができる。よって、素子電流ＩＤが過電流保護解除レベルまで小さくなってから過電流保護を解除するため、スイッチング素子の劣化や損傷をより確実に防止することができ、信頼性の高い過電流保護を実現することができる。
【０１１６】
なお、限界レベルＩＬ＿３は、限界レベルＩＬ＿２より低いレベルであれば、任意のレベルに設定することができ、また目標レベルＩＬ＿１と同じレベルに設定されていても構わない。さらに、過電流解除用比較回路２４ｅが、素子電流検出信号ＩＤ＿Ｓを目標レベルＩＬ＿１と比較し、比較結果信号ＯＣ＿ＨＹＳを生成する構成であっても前述と同様の効果が得られる。
【０１１７】
≪実施の形態３≫
実施の形態３では、実施の形態１および２と異なる点を中心に説明する。その他の構成、動作、および効果は、実施の形態１および２と同等であるので、説明を省略する。
【０１１８】
図９は、実施の形態３に係るスイッチング制御回路の一構成例を示すブロック図である。図９において、制御回路４ｂ内のブランキング調整回路２４ＣがＡＮＤ回路２４ｇおよび過電流解除用カウント回路２４ｆを含み、ＡＮＤ回路２４ｇおよび過電流解除用カウント回路２４ｆを用いてフリップフロップ回路２４ｂをリセットする点が、実施の形態１もしくは２の構成と異なる。
【０１１９】
ＡＮＤ回路２４ｇは、調整信号ＢＬＫ＿Ｃおよびクロック信号ＣＬＯＣＫの両方がハイレベルのとき、論理積信号Ｓ２４ｇをハイレベルにし、それ以外のとき、論理積信号Ｓ２４ｇをローレベルにする。過電流解除用カウント回路２４ｆは、論理積信号Ｓ２４ｇがローレベルからハイレベルに切り替わるとカウントを開始し、ローレベルからハイレベルへの立ち上がりエッジの回数をカウントする。そして、カウント数が１以上の所定の最大カウント数に達すると、過電流解除用カウント回路２４ｆはカウント信号Ｓ２４ｆをローレベルからハイレベルに切り替え、その後カウント数をリセットする。
【０１２０】
図１０は、たとえば、過電流解除用カウント回路２４ｆの最大カウント数が３である場合において、スイッチング素子３の過電流状態が検出され、その後、過電流保護が解除されるときのタイミングチャートである。図９および図１０を用いて、実施の形態３における制御回路４ｂの動作について説明する。
【０１２１】
クロック期間Ｃ１の１クロック前のクロック期間において、調整信号ＢＬＫ＿Ｃはローレベルであり、過電流保護が作動していないので、過電流解除用カウント回路２４ｆのカウント数は０である。クロック期間Ｃ１において、波形部分Ｆ１０ａのようにスイッチング素子３の過電流状態が発生すると、調整信号ＢＬＫ＿Ｃが波形部分Ｆ１０ｂのようにローレベルからハイレベルに切り替わり、過電流保護が作動する。過電流保護が作動している間は、調整信号ＢＬＫ＿Ｃはハイレベルに保持され、この状態で、ＡＮＤ回路２４ｇは、クロック発生回路からクロック信号ＣＬＯＣＫが出力されるごとに、論理積信号Ｓ２４ｇをローレベルからハイレベルに切り替える。
【０１２２】
過電流解除用カウント回路２４ｆは、クロック期間Ｃ２のクロック信号ＣＬＯＣＫによりカウントを開始し、カウント数を１にするが、カウント数が最大カウント数に達するまでは、ローレベルのカウント信号Ｓ２４ｆを出力し続ける。その後も調整信号ＢＬＫ＿Ｃはハイレベルに保持されるため、クロック発生回路１９からクロック信号ＣＬＯＣＫが出力されるごとに、過電流解除用カウント回路２４ｆはカウント数を１つずつ増加させる。クロック期間Ｃ４において、カウント数が最大カウント数３に達すると、過電流解除用カウント回路２４ｆはカウント信号Ｓ２４ｆをローレベルからハイレベルに切り替える。その結果、フリップフロップ回路２４ｂは、カウント信号Ｓ２４ｆによりリセットされ、波形部分Ｆ１０ｃのように調整信号ＢＬＫ＿Ｃをハイレベルからローレベルに切り替え、過電流保護を解除する。すなわち、ブランキング調整回路２４Ｃは、調整信号ＢＬＫ＿Ｃが生成されてから、駆動信号ＤＲＩＶＥがローレベルとなる回数が最大カウント数に達すると、調整信号ＢＬＫ＿Ｃの生成を停止する。
【０１２３】
このように、実施の形態３のスイッチング制御回路によれば、スイッチング素子３の過電流状態を検出し、過電流保護を作動させてから、スイッチング動作の所望のパルス数が発生するまで、過電流保護が解除されないようにする。これにより、過電流解除用カウント回路２４ｆの最大カウント数に応じた所望の期間、過電流保護を作動させた状態に保持することができる。このため、過電流保護が解除されるときの素子電流ＩＤをより小さくすることができ、より効果の大きい過電流保護を実現することができる。
【０１２４】
≪実施の形態４≫
実施の形態４では、実施の形態３と異なる点を中心に説明する。その他の構成、動作、および効果は、実施の形態３と同等であるので、説明を省略する。
【０１２５】
図１１は、実施の形態４に係るスイッチング制御回路の一構成例を示すブロック図である。図１１において、制御回路４ｃ内のブランキング調整回路２４Ｄが過電流解除用タイマー回路２４ｈを含み、過電流解除用タイマー回路２４ｈを用いてフリップフロップ回路２４ｂをリセットする点が、実施の形態３の構成と異なる。
【０１２６】
過電流解除用タイマー回路２４ｈは、調整信号ＢＬＫ＿Ｃを受け取り、調整信号ＢＬＫ＿Ｃがローレベルからハイレベルに切り替わると、タイマー動作を開始する。所定のタイマー設定期間が経過すると、過電流解除用タイマー回路２４ｈは、タイマー信号２４ｈをローレベルからハイレベルに切り替え、その後タイマーをリセットする。
【０１２７】
図１２は、スイッチング素子３の過電流状態が検出され、その後、タイマー設定期間が経過し、過電流保護が解除されるときのタイミングチャートである。図１１および図１２を用いて、実施の形態４における制御回路４ｃの動作について説明する。
【０１２８】
クロック期間Ｃ１の１クロック前のクロック期間において、調整信号ＢＬＫ＿Ｃはローレベルであり、過電流保護が作動していないので、過電流解除用タイマー回路２４ｈはタイマー動作を行っておらず、ローレベルのタイマー信号Ｓ２４ｈを出力している。
【０１２９】
クロック期間Ｃ１において、波形部分Ｆ１２ａのようにスイッチング素子３の過電流状態が発生すると、波形部分Ｆ１２ｂのように調整信号ＢＬＫ＿Ｃがローレベルからハイレベルに切り替わる。過電流保護が作動すると同時に、過電流解除用タイマー回路２４ｈはタイマー動作を開始するが、タイマー設定期間ＴＳＴが経過するまでは、過電流解除用タイマー回路２４ｈはローレベルのタイマー信号Ｓ２４ｈを出力し続ける。
【０１３０】
その後も調整信号ＢＬＫ＿Ｃはハイレベルに保持され、タイマー設定期間ＴＳＴが経過すると、過電流解除用タイマー回路２４ｈはタイマー信号Ｓ２４ｈをローレベルからハイレベルに切り替える。その結果、フリップフロップ回路２４ｂは、タイマー信号Ｓ２４ｈによりリセットされ、波形部分Ｆ１２ｃのように調整信号ＢＬＫ＿Ｃをハイレベルからローレベルに切り替え、過電流保護を解除する。すなわち、ブランキング調整回路２４Ｄは、調整信号ＢＬＫ＿Ｃが生成されてからタイマー設定期間ＴＳＴ経過後に、調整信号ＢＬＫ＿Ｃの生成を停止する。
【０１３１】
このように、実施の形態４のスイッチング制御回路によれば、スイッチング素子３の過電流状態を検出し、過電流保護を作動させてから所望の期間が経過するまで、過電流保護が解除されないようにする。その結果、過電流解除用タイマー回路２４ｈのタイマー設定期間に応じて、過電流保護を作動させてから解除するまでに遅れ時間を設けることができる。これにより、実施の形態３と同様に、過電流保護が解除されるときの素子電流ＩＤをより小さくする効果を得ることができる。
【０１３２】
≪実施の形態５≫
実施の形態５では、実施の形態３と異なる点を中心に説明する。その他の構成、動作、および効果は、実施の形態３と同等であるので、説明を省略する。
【０１３３】
図１３は、実施の形態５に係るスイッチング制御回路の一構成例を示すブロック図である。図１３において、制御回路４ｄ内の過電流検出回路２３Ｂの構成が、実施の形態３の構成と異なっている。過電流検出回路２３Ｂは、限界期間設定回路２６およびオン期間検出回路２５を含む。オン期間検出回路２５は、短オン期間検出用比較回路２５ａおよびＡＮＤ回路２５ｂを含む。
【０１３４】
実施の形態３では、素子電流ＩＤが、目標レベルＩＬ＿１より高い限界レベルＩＬ＿２以上になったとき、スイッチング素子３の過電流状態を検出し、過電流保護を作動させる構成を説明した。これに対して実施の形態５では、スイッチング素子３のオン期間Ｔｏｎが所定の限界期間（後述）近傍まで短くなったとき、スイッチング素子３の過電流状態を検出し、過電流保護を作動させる構成を説明する。
【０１３５】
限界期間設定回路２６は、駆動信号ＤＲＩＶＥに基づいて、スイッチング素子３のターンオン時点でハイレベルからローレベルに立ち下がり、ターンオン時点から所定の限界期間ＴＳＰＷ経過後に、ローレベルからハイレベルに立ち上がる限界期間信号ＳＰＷを生成する。短オン期間検出回路２５は、限界期間信号ＳＰＷおよび素子電流検出信号ＩＤ＿Ｓに基づいて、スイッチング素子３の短いオン期間Ｔｏｎを検出し、過電流検出信号ＯＣを生成する。
【０１３６】
短オン期間検出回路２５において、短オン期間検出用比較回路２５ａは、素子電流検出信号ＩＤ＿Ｓを所定の最大目標レベルＩＬ＿１ｍａｘと比較し、比較結果信号Ｓ２５ａを生成する。最大目標レベルＩＬ＿１ｍａｘは、目標レベルＩＬ＿１の最大レベルに大略等しいレベルを表し、あらかじめ設定される。ＡＮＤ回路２５ｂは、限界期間信号ＳＰＷがローレベルの間、比較結果信号Ｓ２５ａを無効化し、限界期間信号ＳＰＷがハイレベルになると、比較結果信号Ｓ２５ａを通過させ、過電流検出信号ＯＣとして出力する。
【０１３７】
なお、限界期間設定回路２６は、限界期間ＴＳＰＷを、通常期間のブランキング期間ＴＢＬＫ以上で、最小オン期間Ｔｏｎｍｉｎより短い期間に設定する。
【０１３８】
図１４は、図１３に示した制御回路４ｄの過電流検出回路２３Ｂにおいて、スイッチング素子３の過電流状態が検出されるときのタイミングチャートである。図１４では、限界期間設定回路２６は、限界期間ＴＳＰＷを、通常状態時のブランキング期間ＴＢＬＫ１（すなわち、通常期間）よりも少し長い期間に設定している。また図１４では、目標レベル設定回路１５は、目標レベルＩＬ＿１を、最大目標レベルＩＬ＿１ｍａｘと等しいレベルに設定している。次に、図１３および図１４を用いて、制御回路４ｄの過電流検出回路２３Ｂにおいて、スイッチング素子３の過電流状態を検出するときの動作を説明する。
【０１３９】
起動時および過負荷時において出力電圧ＶＯＵＴが低い場合に、スイッチング素子３のオン期間Ｔｏｎは短くなっていく。続いて、クロック期間Ｃ１において、限界期間ＴＳＰＷの終了時点からスイッチング素子３がターンオフする時点までの間で、波形部分Ｆ１４ａのように素子電流ＩＤが最大目標レベルＩＬ＿１ｍａｘ以上となる。このとき、比較結果信号Ｓ２５ａはハイレベルとなり、限界期間信号ＳＰＷもハイレベルであるため、過電流検出信号ＯＣはハイレベルとなる。スイッチング素子３がターンオフされると、素子電流ＩＤは最大目標レベルＩＬ＿１ｍａｘ未満となるため、過電流検出信号ＯＣはローレベルに戻る。このように、スイッチング素子３の過電流状態が検出され、波形部分Ｆ１４ｂのように過電流保護が作動する。
【０１４０】
したがって、ブランキングパルス信号ＢＬＫのブランキング期間ＴＢＬＫは、クロック期間Ｃ１では通常期間のブランキング期間ＴＢＬＫ１であったが、クロック期間Ｃ２では調整期間のブランキング期間ＴＢＬＫ２となる。これにより、ブランキング期間ＴＢＬＫ２と遅れ時間Ｔｄとの和で表されるオン期間Ｔｏｎは、限界期間信号ＳＰＷよりも短くなり、過電流検出信号ＯＣはローレベルを保持する。逆に言えば、限界期間信号ＳＰＷは、調整期間のブランキング期間ＴＢＬＫ２と遅れ時間Ｔｄとの和で表される期間よりも、短く設定される。以上のように、過電流検出回路２３Ｂは、駆動信号ＤＲＩＶＥがローレベルになってから限界期間ＴＳＰＷ経過後に、素子電流検出信号ＩＤ＿Ｓが最大目標レベルＩＬ＿１ｍａｘ以上の場合、過電流検出信号ＯＣを生成する。
【０１４１】
このように、実施の形態５のスイッチング制御回路によれば、スイッチング素子３がターンオンし、限界期間ＴＳＰＷが経過する前に素子電流ＩＤが目標レベルＩＬ＿１ｍａｘより大きくなったことをスイッチング素子３の過電流状態として検出する。これにより、実際に素子電流ＩＤが大きくなる前に、早期に過電流保護を作動させて素子電流ＩＤを小さくすることができる。このため、実施の形態５によっても実施の形態３と同様か、それ以上の効果を得ることができる。
【０１４２】
≪実施の形態６≫
実施の形態６では、実施の形態４および５と異なる点を中心に説明する。その他の構成、動作、および効果は、実施の形態１〜５と同等であるので、説明を省略する。
【０１４３】
図１５は、実施の形態６に係るスイッチング制御回路の一構成例を示すブロック図である。
【０１４４】
制御回路４ｅ内の過電流検出回路２３Ｂは、実施の形態５と同様の構成となっており、またブランキング調整回路２４Ｆは、実施の形態４と同様に過電流解除用タイマー回路２４ｈを備えている。よって、実施の形態５と同様の動作により、スイッチング素子３の過電流状態を検出して過電流保護を作動させ、実施の形態４と同様の動作により過電流保護を解除する。
【０１４５】
実施の形態６によれば、実施の形態４および５のそれぞれの効果を組み合わせた過電流保護を実現できる。
【０１４６】
≪実施の形態のまとめ≫
以上のように、実施の形態１〜６によれば、スイッチング電源装置の出力電圧が低い起動時や過負荷時において、スイッチング素子のオン期間が短くなり、スイッチング素子に電流制限以上の素子電流が流れる過電流状態が発生したときに、過電流状態を検出する。この検出結果を用いて、ブランキング期間を定常動作時のブランキング期間より短くし、スイッチング素子のオン期間を短くする。これにより、スイッチング動作の各パルスにおいて、スイッチング素子に流れる素子電流を小さくすることができると同時に、素子電流がスイッチング動作のパルスごとに増加していくことを抑制することができる。このため、スイッチング素子の過電流状態を解消し、スイッチング素子に許容電流値以上の素子電流が流れることによるスイッチング素子の劣化や損傷を防止することができる。
【０１４７】
また、スイッチング素子に流れる素子電流の波形の傾きが大きく、すなわちスイッチング動作の各パルスにおける素子電流の増加スピードが速い場合や、出力電圧が限りなくゼロに近く、スイッチングトランスに蓄えられたエネルギーがスイッチング素子のオフ期間中にほとんど減少しないような場合であっても、スイッチング動作の各パルスにおけるオン期間を短くするように保護が働く。このため、スイッチング動作の各パルスにおける素子電流を小さくすることができ、かつスイッチング動作のパルスごとに素子電流が増加していくことを抑制することができ、スイッチング素子の劣化や損傷を防止することができる。
【０１４８】
さらに、スイッチング電源装置内の部品バラツキや温度特性により特性変化が生じた場合においても、スイッチング動作の各パルスにおけるオン期間を短くするように保護が働く。このため、ほとんど効果が低下することはなく、スイッチング電源装置の信頼性を向上させることができる。
【０１４９】
また、実施の形態２〜６によれば、スイッチング素子の過電流保護が作動してから所定の期間、過電流保護を解除しない機能を備えることにより、過電流保護が解除されるときの素子電流をより小さくすることができ、スイッチング素子の劣化や損傷をより確実に防止することができる。
【０１５０】
なお、スイッチング素子および制御回路を含むスイッチング制御回路を、１つの半導体チップ内に設けて、容易にモノリシックＩＣ化した半導体装置を形成することができる。さらに、たとえば、スイッチング素子を１つの半導体チップ、および制御回路を１つの半導体チップでそれぞれ構成し、これら２つの半導体チップを含めて１つのモジュールを構成することにより、半導体装置を形成することができる。このように、主要な回路部品を１つの半導体チップ内に設けることで、回路を構成するための部品点数を削減することができるため、電源装置として、容易に小型化および軽量化さらに低コスト化を実現することができる。
【０１５１】
なお、実施の形態１〜６では、素子電流検出回路はスイッチング素子を流れる素子電流を検出するように構成されているが、素子電流を反映したスイッチング素子のドレイン／ソース間電圧（オン電圧）、すなわちスイッチング素子の両端電圧を検出するような構成であっても構わない。
【０１５２】
なお、実施の形態１〜６では、一次二次絶縁型もしくは非絶縁型のフライバック型スイッチング電源について説明を行っているが、この技術はこの電源の構成に影響を受けるものではなく、たとえば、チョークコイルを使用したチョッパ型電源などの構成であっても構わない。
【０１５３】
なお、実施の形態１〜６では、出力電圧を所定の電圧に安定化させる構成として、出力電圧検出回路が生成するフィードバック信号を制御回路にフィードバックさせる構成を採用した。しかしながら、フィードバック構成は特に限定されず、たとえばスイッチングトランスに補助巻線を設け、二次巻線とこの補助巻線を利用してフィードバックする巻線帰還方式のフィードバックを行う構成であっても構わない。
【０１５４】
実施の形態１〜６によれば、スイッチング素子に許容電流値以上の素子電流が流れることによるスイッチング素子の劣化や損傷を防止することができる。また、素子電流の変化の状態や、さらにはスイッチング電源装置内の部品のバラツキや温度特性に依存して、これらの効果が低下することがほとんどない。このため、スイッチング電源装置の信頼性を向上させることができ、スイッチング制御回路を使用する装置・機器全般、特に民生機器の組み込み電源や、各種電子機器に有用である。
【０１５５】
以上、実施の形態におけるこれまでの説明は、すべて本発明を具体化した一例であって、本発明はこれらの例に限定されず、本発明の技術を用いて当業者が容易に構成可能な種々の例に展開可能である。
【産業上の利用可能性】
【０１５６】
本発明は、スイッチング制御回路、半導体装置、およびスイッチング電源装置に利用できる。
【図面の簡単な説明】
【０１５７】
【図１】本発明の実施の形態１におけるスイッチング電源装置の一構成例を示すブロック図である。
【図２】本発明の実施の形態１におけるスイッチング制御回路の一構成例を示すブロック図である。
【図３】本発明の実施の形態１におけるスイッチング電源装置の定常動作時の素子電流波形を示す波形図である。
【図４】本発明の実施の形態１におけるスイッチング電源装置の過電流状態の素子電流波形を示す波形図である。
【図５】本発明の実施の形態１におけるスイッチング電源装置の過電流保護作動時を示すタイミングチャートである。
【図６】本発明の実施の形態１におけるスイッチング電源装置の過電流保護解除時を示すタイミングチャートである。
【図７】本発明の実施の形態２におけるスイッチング制御回路の一構成例を示すブロック図である。
【図８】本発明の実施の形態２におけるスイッチング電源装置の過電流保護解除時を示すタイミングチャートである。
【図９】本発明の実施の形態３におけるスイッチング制御回路の一構成例を示すブロック図である。
【図１０】本発明の実施の形態３におけるスイッチング電源装置の過電流保護解除時を示すタイミングチャートである。
【図１１】本発明の実施の形態４におけるスイッチング制御回路の一構成例を示すブロック図である。
【図１２】本発明の実施の形態４におけるスイッチング電源装置の過電流保護解除時を示すタイミングチャートである。
【図１３】本発明の実施の形態５におけるスイッチング制御回路の一構成例を示すブロック図である。
【図１４】本発明の実施の形態５におけるスイッチング電源装置の過電流保護作動時を示すタイミングチャートである。
【図１５】本発明の実施の形態６におけるスイッチング制御回路の一構成例を示すブロック図である。
【図１６】従来例のスイッチング電源装置の一構成例を示すブロック図である。
【図１７】従来例のスイッチング制御回路の一構成例を示すブロック図である。
【図１８】従来例のスイッチング電源装置における過電流状態発生時を示すタイミングチャートである。
【図１９】従来例のスイッチング制御回路の一構成例を示すブロック図である。
【図２０】従来例のスイッチング電源装置における過電流保護作動時を示すタイミングチャートである。
【図２１】従来例のスイッチング制御回路の一構成例を示すブロック図である。
【図２２】従来例のスイッチング電源装置における過電流保護作動時を示すタイミングチャートである。
【図２３】従来例のスイッチング電源装置における過電流状態の素子電流波形を示す波形図である。
【図２４】従来例のスイッチング電源装置における過電流状態の素子電流波形を示す波形図である。
【符号の説明】
【０１５８】
１  スイッチングトランス
１ａ  一次巻線
１ｂ  二次巻線
２  スイッチング制御回路
３  スイッチング素子
４  制御回路
５  出力電圧生成回路
５ａ  ダイオード
５ｂ  コンデンサ
６  負荷
７  出力電圧検出回路
８  コンデンサ
１１  素子電流検出回路
１２  レギュレータ
１３  起動用定電流源
１４  起動制御回路
１５  目標レベル設定回路
１６  素子電流検出用比較回路
１７  ブランキングパルス生成回路
１８  ＡＮＤ回路
１９  クロック発生回路
２０  フリップフロップ回路
２１  ＮＡＮＤ回路
２２  ゲートドライバ
２３、２３Ａ、２３Ｂ  過電流検出回路
２３ａ  過電流検出用比較回路
２４、２４Ａ、２４Ｂ、２４Ｃ、２４Ｄ、２４Ｅ、２４Ｆ  ブランキング調整回路
２４ａ  ＡＮＤ回路
２４ｂ  フリップフロップ回路
２４ｃ  ＮＯＲ回路
２４ｄ  インバータ
２４ｅ  過電流解除用比較回路
２４ｆ  過電流解除用カウント回路
２４ｇ  ＡＮＤ回路
２４ｈ  過電流解除用タイマー回路
２５  短オン期間検出回路
２５ａ  短オン期間検出用比較回路
２５ｂ  ＡＮＤ回路
２６  限界期間設定回路
【図１】
2010022097.tif 000003
【図２】
2010022097.tif 000004
【図３】
2010022097.tif 000005
【図４】
2010022097.tif 000006
【図５】
2010022097.tif 000007
【図６】
2010022097.tif 000008
【図７】
2010022097.tif 000009
【図８】
2010022097.tif 000010
【図９】
2010022097.tif 000011
【図１０】
2010022097.tif 000012
【図１１】
2010022097.tif 000013
【図１２】
2010022097.tif 000014
【図１３】
2010022097.tif 000015
【図１４】
2010022097.tif 000016
【図１５】
2010022097.tif 000017
【図１６】
2010022097.tif 000018
【図１７】
2010022097.tif 000019
【図１８】
2010022097.tif 000020
【図１９】
2010022097.tif 000021
【図２０】
2010022097.tif 000022
【図２１】
2010022097.tif 000023
【図２２】
2010022097.tif 000024
【図２３】
2010022097.tif 000025
【図２４】
2010022097.tif 000026