(57)【要約】【課題】電源起動時の突入電流や出力電圧のオーバーシュートを低減させるソフトスタートを実行するとともに、そのソフトスタート期間に主スイッチング素子に最大許容電流値以上の電流が流れることによる主スイッチング素子の劣化や損傷を防止することができるスイッチング電源装置を提供する。【解決手段】主スイッチング素子２がターンオンしてからブランキング時間が経過するまで、主スイッチング素子２がターンオンするのを禁止するブランキング期間発生回路２３を備えたスイッチング電源装置において、主スイッチング素子２が発振を開始してからソフトスタート時間が経過するまでのソフトスタート期間を決定するソフトスタート期間発生回路２５と、ソフトスタート期間中に、ソフトスタート期間の経過後に比べてブランキング時間を短くするための信号を生成するブランキング時間調整回路２６を設ける。【選択図】図１
2010124573.tif 000002
【特許請求の範囲】
【請求項１】
第１の直流電圧をスイッチングする主スイッチング素子と、
前記主スイッチング素子によりスイッチングされた前記第１の直流電圧を、前記第１の直流電圧とは電圧値が異なる第２の直流電圧に変換する変換回路と、
前記主スイッチング素子の動作を制御する制御回路と、
前記第２の直流電圧の電圧値を示すフィードバック信号を前記制御回路へ帰還させる出力電圧検出回路とを備え、
前記制御回路は、
前記主スイッチング素子のターンオンのタイミングを決める信号を発振する発振回路と、
前記主スイッチング素子に流れる電流の電流値を示す素子電流検出信号を生成する素子電流検出回路と、
前記フィードバック信号を基に前記第２の直流電圧の電圧値に応じた信号レベルの信号を生成するフィードバック信号制御回路と、
前記主スイッチング素子に流れる電流の最大電流値を固定するためのクランプ信号を生成するクランプ回路と、
前記フィードバック信号制御回路が生成する信号と前記クランプ回路が生成する前記クランプ信号のうちの低い方の信号レベルと、前記素子電流検出信号の信号レベルとを比較することで、前記主スイッチング素子のターンオフのタイミングを決める信号を生成する比較器と、
前記発振回路が発振する信号を基に前記主スイッチング素子をターンオンさせるための信号を生成し、前記比較器が生成する信号を基に前記主スイッチング素子をターンオフさせるための信号を生成するスイッチング制御信号生成回路と、
前記スイッチング制御信号生成回路が生成する信号を基に前記主スイッチング素子を駆動する駆動信号を生成する駆動回路と、
前記駆動信号を基に、前記主スイッチング素子がターンオンしてからブランキング時間が経過するまで、前記主スイッチング素子がターンオンするのを禁止するブランキング期間発生回路と、
前記主スイッチング素子が発振を開始してからソフトスタート時間が経過するまでのソフトスタート期間を決定するソフトスタート期間発生回路と、
前記ソフトスタート期間中に、前記ソフトスタート期間の経過後に比べて前記ブランキング時間を短くするための信号を生成するブランキング時間調整回路とを備える
ことを特徴とするスイッチング電源装置。
【請求項２】
前記ブランキング時間調整回路は、前記ソフトスタート期間の開始時を最小値として、前記ソフトスタート期間中に前記ブランキング時間を増加させることを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記クランプ回路は、前記ソフトスタート期間中に、前記ソフトスタート期間の経過後に比べて前記クランプ信号の信号レベルを低くすることを特徴とする請求項１もしくは２のいずれかに記載のスイッチング電源装置。
【請求項４】
前記クランプ回路は、前記ソフトスタート期間の開始時を最小値として、前記ソフトスタート期間中に前記クランプ信号の信号レベルを増加させることを特徴とする請求項３記載のスイッチング電源装置。
【請求項５】
前記ブランキング期間発生回路は、前記主スイッチング素子がターンオンしてから前記ブランキング時間が経過するまで、前記素子電流検出回路が生成する前記素子電流検出信号または前記比較器が生成する信号を無効にすることを特徴とする請求項１ないし４のいずれかに記載のスイッチング電源装置。
【請求項６】
前記素子電流検出回路は、前記主スイッチング素子のオン電圧を基に前記素子電流検出信号を生成することを特徴とする請求項１ないし５のいずれかに記載のスイッチング電源装置。
【請求項７】
前記素子電流検出回路は、
前記主スイッチング素子と共通に駆動され、前記主スイッチング素子に流れる電流よりも電流値が小さく、且つ前記主スイッチング素子に流れる電流に対して電流値が一定の比率の電流が流れる副スイッチング素子と、
前記副スイッチング素子に流れる電流が供給される抵抗と、
を備え、前記抵抗に発生する電圧を基に前記素子電流検出信号を生成する
ことを特徴とする請求項１ないし５のいずれかに記載のスイッチング電源装置。
【請求項８】
第１の直流電圧をスイッチングする主スイッチング素子と、
前記主スイッチング素子によりスイッチングされた前記第１の直流電圧を、前記第１の直流電圧とは電圧値が異なる第２の直流電圧に変換する変換回路と、
前記主スイッチング素子の動作を制御する制御回路と、
前記第２の直流電圧の電圧値を示すフィードバック信号を前記制御回路へ帰還させる出力電圧検出回路とを備え、
前記制御回路は、
前記主スイッチング素子のターンオンのタイミングを決める信号を発振する発振回路と、
前記主スイッチング素子を駆動する駆動信号を生成する駆動回路と、
前記主スイッチング素子が発振を開始してからソフトスタート時間が経過するまでのソフトスタート期間を決定するソフトスタート期間発生回路とを備え、前記発振回路が発振する信号を基に前記主スイッチング素子をターンオンさせ、前記フィードバック信号を基に前記主スイッチング素子をターンオフさせ、
前記駆動回路は、前記ソフトスタート期間が経過するまで、前記ソフトスタート期間の経過後に比べて前記主スイッチング素子がターンオンするのにかかる時間が長くなるように前記主スイッチング素子を駆動する
ことを特徴とするスイッチング電源装置。
【請求項９】
前記変換回路は、ダイオード、コイルおよびコンデンサの直列回路から構成されたことを特徴とする請求項８記載のスイッチング電源装置。
【請求項１０】
前記駆動回路は、前記ソフトスタート期間が経過するまで、前記ソフトスタート期間の経過後に比べて前記主スイッチング素子のターンオン駆動能力を低減させることを特徴とする請求項８もしくは９のいずれかに記載のスイッチング電源装置。
【請求項１１】
前記制御回路は、
前記主スイッチング素子に流れる電流の電流値を示す素子電流検出信号を生成する素子電流検出回路と、
前記フィードバック信号を基に前記第２の直流電圧の電圧値に応じた信号レベルの信号を生成するフィードバック信号制御回路と、
前記主スイッチング素子に流れる電流の最大電流値を固定するためのクランプ信号を生成するクランプ回路と、
前記フィードバック信号制御回路が生成する信号と前記クランプ回路が生成する前記クランプ信号のうちの低い方の信号レベルと、前記素子電流検出信号の信号レベルとを比較することで、前記主スイッチング素子のターンオフのタイミングを決める信号を生成する比較器と、
前記発振回路が発振する信号を基に前記主スイッチング素子をターンオンさせるための信号を生成し、前記比較器が生成する信号を基に前記主スイッチング素子をターンオフさせるための信号を生成するスイッチング制御信号生成回路と、
前記駆動回路が生成する前記駆動信号を基に、前記主スイッチング素子がターンオンしてからブランキング時間が経過するまで、前記主スイッチング素子がターンオンするのを禁止するブランキング期間発生回路とをさらに備え、
前記駆動回路は、前記スイッチング制御信号生成回路が生成する信号を基に前記駆動信号を生成する
ことを特徴とする請求項８ないし１０のいずれかに記載のスイッチング電源装置。
【請求項１２】
前記クランプ回路は、前記ソフトスタート期間中に、前記ソフトスタート期間の経過後に比べて前記クランプ信号の信号レベルを低くすることを特徴とする請求項１１記載のスイッチング電源装置。
【請求項１３】
前記クランプ回路は、前記ソフトスタート期間の開始時を最小値として、前記ソフトスタート期間中に前記クランプ信号の信号レベルを増加させることを特徴とする請求項１２記載のスイッチング電源装置。
【請求項１４】
前記制御回路は、前記ソフトスタート期間中に、前記ソフトスタート期間の経過後に比べて前記ブランキング時間を短くするための信号を生成するブランキング時間調整回路をさらに備えることを特徴とする請求項１１ないし１３のいずれかに記載のスイッチング電源装置。
【請求項１５】
前記ブランキング時間調整回路は、前記ソフトスタート期間の開始時を最小値として、前記ソフトスタート期間中に前記ブランキング時間を増加させることを特徴とする請求項１４記載のスイッチング電源装置。
【請求項１６】
前記ブランキング期間発生回路は、前記主スイッチング素子がターンオンしてから前記ブランキング時間が経過するまで、前記素子電流検出回路が生成する前記素子電流検出信号または前記比較器が生成する信号を無効にすることを特徴とする請求項１１ないし１５のいずれかに記載のスイッチング電源装置。
【請求項１７】
前記素子電流検出回路は、前記主スイッチング素子のオン電圧を基に前記素子電流検出信号を生成することを特徴とする請求項１１ないし１６のいずれかに記載のスイッチング電源装置。
【請求項１８】
前記素子電流検出回路は、
前記主スイッチング素子と共通に駆動され、前記主スイッチング素子に流れる電流よりも電流値が小さく、且つ前記主スイッチング素子に流れる電流に対して電流値が一定の比率の電流が流れる副スイッチング素子と、
前記副スイッチング素子に流れる電流が供給される抵抗と、
を備え、前記抵抗に発生する電圧を基に前記素子電流検出信号を生成する
ことを特徴とする請求項１１ないし１６のいずれかに記載のスイッチング電源装置。
【請求項１９】
前記ソフトスタート期間発生回路は、前記制御回路に外付けされた外付けコンデンサを充電する定電流源を備え、前記定電流源によって充電された前記外付けコンデンサの電圧レベルで前記ソフトスタート期間を決定することを特徴とする請求項１ないし１８のいずれかに記載のスイッチング電源装置。
【請求項２０】
前記ソフトスタート期間発生回路は、前記制御回路に外付けされた外付けコンデンサを充放電するための複数個の定電流源と、前記外付けコンデンサの電圧の上限と下限を検出する２つのコンパレータと、前記２つのコンパレータが生成する信号に基づき前記外付けコンデンサの充電と放電を切り替える複数個のスイッチと、前記２つのコンパレータが生成する信号に基づきカウント値をカウントアップするカウンタ回路とを備え、前記カウンタ回路のカウント値で前記ソフトスタート期間を決定することを特徴とする請求項１ないし１８のいずれかに記載のスイッチング電源装置。
【請求項２１】
前記制御回路は、前記第１の直流電圧に基づき制御回路用電源の電圧を一定に保つレギュレータと、外部起動端子とをさらに備え、前記外部起動端子に供給される信号に基づき前記主スイッチング素子の発振開始タイミングを決定することを特徴とする請求項１ないし１８のいずれかに記載のスイッチング電源装置。
【請求項２２】
請求項２１記載のスイッチング電源装置であって、前記第１の直流電圧が所定の電圧になると外部起動信号を発生する外部起動信号発生回路をさらに備え、前記制御回路は、前記外部起動信号が発生することによって前記外部起動端子に供給される信号に基づき、前記主スイッチング素子の発振開始タイミングを決定することを特徴とするスイッチング電源装置。
【請求項２３】
前記制御回路は、前記第１の直流電圧に基づき制御回路用電源の電圧を一定に保つレギュレータと、外部起動端子とをさらに備え、前記外部起動端子に供給される信号に基づき前記主スイッチング素子の発振開始タイミングを決定することを特徴とする請求項１９もしくは２０のいずれかに記載のスイッチング電源装置。
【請求項２４】
請求項２３記載のスイッチング電源装置であって、前記第１の直流電圧が所定の電圧になると外部起動信号を発生する外部起動信号発生回路をさらに備え、前記制御回路は、前記外部起動信号が発生することによって前記外部起動端子に供給される信号に基づき、前記主スイッチング素子の発振開始タイミングを決定することを特徴とするスイッチング電源装置。
【請求項２５】
前記外部起動端子は前記外付けコンデンサと接続しており、前記制御回路は、前記ソフトスタート期間発生回路によって充電された前記外付けコンデンサの電圧レベルに基づき前記主スイッチング素子の発振開始タイミングを決定することを特徴とする請求項２３もしくは２４のいずれかに記載のスイッチング電源装置。
【請求項２６】
請求項１ないし２５のいずれかに記載のスイッチング電源装置に使用される半導体装置であって、前記主スイッチング素子および前記制御回路が同一の半導体基板上に形成されているか、または同一のパッケージに組み込まれていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源装置、及びそれに用いる半導体装置に関する。
【背景技術】
【０００２】
入力電源電圧とは電圧値が異なる出力電圧を得るために用いられるスイッチング電源装置は、一般的に、出力電圧を帰還した信号に基づいてＰＷＭ（パルス幅変調）制御を行い、そのＰＷＭ制御によって生成されたＰＷＭ信号に基づいて主スイッチング素子を駆動してコイルやトランス等のエネルギ変換器に交流電圧を発生させ、その交流電圧を整流且つ平滑化することで、所定の出力電圧を発生させる。
【０００３】
このようなスイッチング電源装置は、電源起動時に、出力側の平滑用コンデンサを充電しようとして主スイッチング素子をＰＷＭ信号の最大オンデューティでスイッチングしようとする。そのため、出力電圧がオーバーシュートして、所定値よりも高い出力電圧が一定期間発生するという問題や、過大な電流（突入電流）が主スイッチング素子や、コイルやトランス等のエネルギ変換器に流れて、それらの部材が破壊されるという問題があった。
【０００４】
そこで、電源起動時の突入電流と出力電圧オーバーシュートを軽減させるために、電源起動時にＰＷＭ信号のオンデューティを徐々に増加させるソフトスタートを実行するスイッチング電源装置が特許文献１に開示されている。以下、この特許文献１に開示されている従来のスイッチング電源装置について、図９を用いて説明する。図９は、従来のスイッチング電源装置の回路図である。
【０００５】
図９に示すように、ＩＣ１００の外部に、ＩＣ１００の端子１０１に接続する電源スイッチ１０２とコンデンサ１０３が設けられており、ＩＣ１００の内部に、端子１０１に接続する定電流源１０４が設けられている。
【０００６】
電源を起動するために電源スイッチ１０２がオフされると、定電流源１０４によりコンデンサ１０３が充電され、端子１０１の電圧が比較器１０５の基準電圧Ｖｆ以上になると、バイアス回路１０６がＩＣ１００内部の各回路（ブロック）への電源電圧Ｖｃｃの供給を開始する。逆に、電源を停止させるために電源スイッチ１０２がオンされると、コンデンサ１０３が放電され、端子１０１の電圧が比較器１０５の基準電圧Ｖｆを下回ると、バイアス回路１０６が電源電圧Ｖｃｃの供給を停止する。
【０００７】
また、ＩＣ１００には、主スイッチング素子であるスイッチングトランジスタ１０７、整流ダイオード１０８、エネルギ変換器であるコイル１０９、および平滑用コンデンサ１１０からなるスイッチング電圧発生部１１１が設けられている。このスイッチング電圧発生部１１１が、バイアス回路１０６から供給される電源電圧Ｖｃｃとは電圧値が異なる出力電圧を生成し、この出力電圧が電源電圧として所望の回路に供給される。また、この出力電圧は、帰還信号として、２つの抵抗からなる分圧回路１１２を介して誤差増幅器１１３にも供給される。
【０００８】
誤差増幅器１１３は、分圧回路１１２から供給される電圧を基準電圧Ｖｒと比較し、それらの差に応じた電圧の誤差信号を生成する。この誤差信号は、ＰＷＭ比較器１１４に供給される。ＰＷＭ比較器１１４は、通常動作時には、誤差信号を三角波発生器１１５が発生する基準三角波と比較することで、誤差信号の電圧に応じたデューティー比となるパルス信号（ＰＷＭ信号）を発生する。このＰＷＭ信号は、トランジスタドライバ１１６に供給される。トランジスタドライバ１１６は、ＰＷＭ信号のデューティー比に応じてスイッチングトランジスタ１０７のオン時間を制御する。
【０００９】
以上説明した構成により、出力電圧が低い時には、誤差信号の電圧が大きくなり、スイッチングトランジスタ１０７のオン時間が増え、出力電圧が上昇し、逆に出力電圧が高い時には、スイッチングトランス１０７のオン時間が減り、出力電圧が減少する。
【００１０】
また、ＰＷＭ比較器１１４は３入力の比較器であり、他の入力端子には端子１０１が接続している。ＰＷＭ比較器１１４は、誤差信号の電圧と端子１０１の電圧のうちの低いほうの電圧と基準三角波を比較する。上述したように、電源を起動するために電源スイッチ１０２がオフされると端子１０１の電圧が徐々に上昇する。したがって、電源起動時には、ＰＷＭ比較器１１４は、徐々に上昇する端子１０１の電圧を基準三角波と比較して、徐々にオンデューティが増加するパルス信号（ＰＷＭ信号）を発生する。
【００１１】
このように、電源起動時に、徐々に上昇する外付けのコンデンサの電圧と基準三角波とをＰＷＭ比較器により比較させ、オンデューティが徐々に増加するＰＷＭ信号を発生させることで、ソフトスタートを実行するスイッチング電源装置が従来より提案されている。
【００１２】
また、スイッチング電源装置には、主スイッチング素子のオン期間に主スイッチング素子に流れるドレイン電流の過電流保護のための過電流保護機能を備えたものがある。このようなスイッチング電源装置において、電源起動時にドレイン電流の過電流検出値を小さく抑えることで、電源起動時の突入電流と出力電圧オーバーシュートを緩和させるソフトスタート回路が、特許文献２に開示されている。
【００１３】
このソフトスタート回路は、基準電圧とフィードバック電圧を入力するエラーアンプと、基準電圧を階段状に上昇させる第１カウンタと、エラーアンプのエラー出力信号と三角波を比較するコンパレータと、コンパレータのコンパレータ出力信号を定期的に調べ、フィードバック電圧の上昇が基準電圧の上昇に追いついていない場合にはカウント値をカウントアップする第２カウンタと、コンパレータのコンパレータ出力信号によって導通状態を制御される出力トランジスタ（主スイッチング素子）と、出力トランジスタに流れるドレイン電流をモニタする過電流保護回路と、第２カウンタのカウント値にしたがって、出力トランジスタに流れるドレイン電流の検出電流値（過電流検出値）を設定する検出電流値制御回路と、過電流保護回路によりモニタされたドレイン電流と、検出電流値制御回路が設定した検出電流値とを比較する電流コンパレータとを備える。
【００１４】
そして、このソフトスタート回路は、電源起動時にエラーアンプの基準電圧を階段状に上昇させるとともに、検出電流値を小さく抑えておくことで、電源起動時の突入電流と出力電圧オーバーシュートを緩和させる。
【００１５】
さらに、このソフトスタート回路は、徐々に上昇していく基準電圧とフィードバック電圧を定期的に比較して、フィードバック電圧の上昇が基準電圧の上昇に追いついていない場合に、電源起動時に小さく抑えておいた検出電流値を随時ステップアップさせる。この構成により、負荷の大小にかかわらず、出力電圧が所定値まで上昇する。
【特許文献１】特許第３２５１７７０号公報
【特許文献２】特開２００６−２８８０５４公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、ＰＷＭ信号のオンデューティを徐々に増加させる従来の方法では、スイッチング電源装置がチョッパ方式の場合、電源起動時にオンデューティを最小にしていても、主スイッチング素子がターンオンする際に主スイッチング素子に流れる電流の電流値が主スイッチング素子の定格電流値以上となり、主スイッチング素子が破壊されるおそれがある。
【００１７】
詳しくは、電源起動時は出力電圧が限りなくゼロに近いために、主スイッチング素子のオン期間に主スイッチング素子に流れるドレイン電流の傾きが急峻となり、主スイッチング素子がターンオフする際に流れるドレイン電流の電流値（ドレイン電流の最大電流値）が高くなる。また、出力電圧が限りなくゼロに近いと、主スイッチング素子のオン期間にコイルに蓄積されたエネルギが、主スイッチング素子のオフ期間中にほとんど減少しないため、電源起動時には、ドレイン電流の電流波形が連続モードとなり、ドレイン電流の初期電流値および最大電流値（ピーク値）が増加する。また、チョッパ方式のスイッチング電源装置では、ドレイン電流の電流波形が連続モードの場合、主スイッチング素子がオフ状態からオン状態に切り替わる際に、整流ダイオードの逆回復電流Ｉｒｒが主スイッチング素子を介して整流ダイオードに流れる。この逆回復電流Ｉｒｒに、主スイッチング素子のオフ期間に主スイッチング素子や整流ダイオード等の寄生容量に充電された電流を加えた電流はスパイク電流と呼ばれており、主スイッチング素子がターンオンする際には、初期電流値にスパイク電流成分の電流値を加えた電流値の電流が主スイッチング素子に流れる。また、逆回復電流Ｉｒｒの電流値は、初期電流値が高くなるほど大きくなる。したがって、電源起動時にオンデューティを最小にしていても、主スイッチング素子のスイッチング周期ごとに、主スイッチング素子がターンオンする際に主スイッチング素子に流れる電流の電流値が大きくなり、やがて主スイッチング素子の定格電流値以上となり、主スイッチング素子が破壊されるおそれがある。
【００１８】
さらに、チョッパ方式のスイッチング電源では、スイッチングロス低減のために一般的に逆回復時間ｔｒｒの短いファーストリカバリーダイオード（以下、ＦＲＤと称す。）が使用されるが、ＦＲＤを使用した場合には逆回復電流Ｉｒｒの電流値がさらに高くなり、主スイッチング素子が破壊される可能性が大きくなる。
【００１９】
また、主スイッチング素子に流れるドレイン電流の過電流保護のための過電流保護機能を備えたスイッチング電源装置において、ドレイン電流の過電流検出値を小さく抑える従来の方法では、実際には主スイッチング素子の最小オン期間が存在するために、電源起動時にドレイン電流を過電流検出値で制限できず、ドレイン電流のピーク値が主スイッチング素子の定格電流値以上となり、主スイッチング素子が破壊されるおそれがある。
【００２０】
詳しくは、ドレイン電流が検出されてから実際に主スイッチング素子がターンオフするまでに遅れ時間（検出遅れ時間）が存在し、また通常は、過電流保護機能を備えたスイッチング電源装置は、スパイク電流によって主スイッチング素子がターンオフすることがないように、主スイッチング素子がターンオンしてから一定時間（ブランキング時間）が経過するまでの期間（ブランキング期間）、ドレイン電流のターンオフを禁止する構成となっているため、ドレイン電流の過電流検出値を小さくしても、ブランキング時間に検出遅れ時間を加えた最小オン期間は主スイッチング素子が必ずオンする。また、上述したように、電源起動時にはドレイン電流の電流波形が連続モードとなり、ドレイン電流の初期電流値およびピーク値が増加する。したがって、電源起動時にドレイン電流の過電流検出値を小さくしても、主スイッチング素子が最小オン期間で駆動されてドレイン電流の初期電流値およびピーク値が増加する最小パルス駆動が繰り返され、ドレイン電流のピーク値が徐々に大きくなり、やがて主スイッチング素子の定格電流値以上となり、主スイッチング素子が破壊されるおそれがある。
【００２１】
また、過電流保護機能を備えたスイッチング電源装置が、ブランキング期間を発生させる構成となっていない場合には、スパイク電流によって主スイッチング素子がターンオフしてしまう。よって、この場合、十分なオン時間を得られず、必要なエネルギを出力側へ伝達できないため、出力電圧が所定値とならず、起動不良状態が発生する。
【００２２】
さらに、図９に示すスイッチング電源装置は、ＩＣ１００の端子数を減少させるために、ソフトスタート用のコンデンサ１０３と電源オンオフ用の電源スイッチ１０２を１つの端子１０１に接続する構成となっている。しかし、電源スイッチ１０２をオフしてから、バイアス回路１０６がＩＣ１００内の各ブロックへの電源電圧Ｖｃｃの供給を開始するまでに遅れ時間が発生する。また、バイアス回路１０６が電源電圧Ｖｃｃの供給を開始してから、端子１０１の電圧が基準三角波の最低電位以上になるまでは、スイッチングトランジスタ１０７は動作を停止したままであるため、主スイッチング素子の発振開始はさらに遅れる。この結果、電源スイッチ１０２をオフしてから実際にスイッチングトランジスタ１０７が動作を開始するまでには大きな遅れ時間が発生してしまう。
【００２３】
本発明は、上記従来の問題点に鑑み、電源起動時の突入電流や出力電圧のオーバーシュートを低減させるソフトスタートを実行するとともに、そのソフトスタート期間に主スイッチング素子に最大許容電流値以上の電流が流れることによる主スイッチング素子の劣化や損傷を防止することができるスイッチング電源装置、及びそれに用いる半導体装置を提供することを目的とする。
【００２４】
また、本発明は、上記従来の問題点に鑑み、主スイッチング素子の動作を制御する制御回路に、制御回路用電源の電圧を入力電源電圧に基づき一定にするレギュレータと、主スイッチング素子の発振開始タイミングを決める信号が供給される外部起動端子とを設けることにより、主スイッチング素子の発振開始タイミングにかかわらず制御回路への電源電圧の供給を開始でき、外部起動端子に供給される信号が発生してから実際に主スイッチング素子が発振を開始するまでの遅れ時間を少なくすることが可能なスイッチング電源装置、及びそれに用いる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００２５】
上記目的を達成するために、本発明の第１のスイッチング電源装置は、第１の直流電圧をスイッチングする主スイッチング素子と、前記主スイッチング素子によりスイッチングされた前記第１の直流電圧を、前記第１の直流電圧とは電圧値が異なる第２の直流電圧に変換する変換回路と、前記主スイッチング素子の動作を制御する制御回路と、前記第２の直流電圧の電圧値を示すフィードバック信号を前記制御回路へ帰還させる出力電圧検出回路とを備え、前記制御回路が、前記主スイッチング素子のターンオンのタイミングを決める信号を発振する発振回路と、前記主スイッチング素子に流れる電流の電流値を示す素子電流検出信号を生成する素子電流検出回路と、前記フィードバック信号を基に前記第２の直流電圧の電圧値に応じた信号レベルの信号を生成するフィードバック信号制御回路と、前記主スイッチング素子に流れる電流の最大電流値を固定するためのクランプ信号を生成するクランプ回路と、前記フィードバック信号制御回路が生成する信号と前記クランプ回路が生成する前記クランプ信号のうちの低い方の信号レベルと、前記素子電流検出信号の信号レベルとを比較することで、前記主スイッチング素子のターンオフのタイミングを決める信号を生成する比較器と、前記発振回路が発振する信号を基に前記主スイッチング素子をターンオンさせるための信号を生成し、前記比較器が生成する信号を基に前記主スイッチング素子をターンオフさせるための信号を生成するスイッチング制御信号生成回路と、前記スイッチング制御信号生成回路が生成する信号を基に前記主スイッチング素子を駆動する駆動信号を生成する駆動回路と、前記駆動信号を基に、前記主スイッチング素子がターンオンしてからブランキング時間が経過するまで、前記主スイッチング素子がターンオンするのを禁止するブランキング期間発生回路と、前記主スイッチング素子が発振を開始してからソフトスタート時間が経過するまでのソフトスタート期間を決定するソフトスタート期間発生回路と、前記ソフトスタート期間中に、前記ソフトスタート期間の経過後に比べて前記ブランキング時間を短くするための信号を生成するブランキング時間調整回路とを備えることを特徴とする。
【００２６】
このように構成されたスイッチング電源装置は、主スイッチング素子が発振を開始してから、ソフトスタート期間発生回路により決定されるソフトスタート期間が経過するまで、ブランキング時間を通常動作時よりも短くすることができる。よって、ソフトスタート期間における主スイッチング素子のオン時間が通常動作時よりも短くなり、主スイッチング素子に流れる素子電流のピーク値（最大電流値）が抑制される。また、ソフトスタート期間ではスイッチング周期ごとに素子電流が増加するが、その増加量を抑制することができる。したがって、主スイッチング素子に最大許容電流値以上の電流が流れることによる主スイッチング素子の劣化や損傷を防止することができる。また、素子電流の波形の傾きが大きい場合、すなわちスイッチング周期ごとの素子電流の増加スピードが速い場合や、第２の直流電圧（出力電圧）が限りなくゼロに近く、コイルやトランス等のエネルギ変換器に蓄えられたエネルギが主スイッチング素子のオフ期間中にほとんど減少しないような場合であっても、主スイッチング素子のオン時間が短いために、素子電流のピーク値が抑制され、且つスイッチング周期ごとに増加する素子電流の増加量が抑制されるので、主スイッチング素子の劣化や損傷を防止することができる。
【００２７】
また、上記の第１のスイッチング電源装置において、前記ブランキング時間調整回路が、前記ソフトスタート期間の開始時を最小値として、前記ソフトスタート期間中に前記ブランキング時間を増加させる構成としてもよい。
【００２８】
このように構成されたスイッチング電源装置は、ソフトスタート期間中にブランキング時間が徐々に長くなるため、ソフトスタート期間経過後の通常動作時に必要なブランキング時間にスムーズに移行することが可能となる。
【００２９】
また、上記の第１のスイッチング電源装置において、前記クランプ回路が、前記ソフトスタート期間中に、前記ソフトスタート期間の経過後に比べて前記クランプ信号の信号レベルを低くする構成としてもよい。さらに、前記クランプ回路が、前記ソフトスタート期間の開始時を最小値として、前記ソフトスタート期間中に前記クランプ信号の信号レベルを増加させる構成としてもよい。
【００３０】
このように構成されたスイッチング電源装置は、ソフトスタート期間中にクランプ信号の信号レベル（過電流検出値）が低くなるため、第２の直流電圧（出力電圧）が限りなくゼロに近く、コイルやトランス等のエネルギ変換器に蓄えられたエネルギが主スイッチング素子のオフ期間中にほとんど減少しないような場合に主スイッチング素子に流れる素子電流の電流波形が連続モードになっても、主スイッチング素子のターンオフ時に流れる素子電流の電流値を小さく制限することが可能となり、次に主スイッチング素子がターンオンする際に主スイッチング素子に流れる初期電流の電流値を小さくすることが可能となる。
【００３１】
さらに、ソフトスタート期間中にクランプ信号の信号レベルが増加する構成とすれば、ソフトスタート期間経過後の通常動作時に必要なクランプ信号の信号レベルにスムーズに移行することが可能となる。また、ソフトスタート期間中に出力側に伝達されるエネルギが徐々に大きくなるので、ソフトスタート期間経過後に第２の直流電圧（出力電圧）が所定値に達することができずに起動不良状態となることがない。
【００３２】
また、上記の第１のスイッチング電源装置において、前記ブランキング期間発生回路が、前記主スイッチング素子がターンオンしてから前記ブランキング時間が経過するまで、前記素子電流検出回路が生成する前記素子電流検出信号または前記比較器が生成する信号を無効にする構成としてもよい。
【００３３】
また、上記の第１のスイッチング電源装置において、前記素子電流検出回路が、前記主スイッチング素子のオン電圧を基に前記素子電流検出信号を生成する構成としてもよい。このように構成されたスイッチング電源装置は、主スイッチング素子に流れる素子電流を検出するのに検出抵抗を使用する必要がないので、検出抵抗で発生するロスを低減することができる。
【００３４】
また、上記の第１のスイッチング電源装置において、前記素子電流検出回路が、前記主スイッチング素子と共通に駆動され、前記主スイッチング素子に流れる電流よりも電流値が小さく、且つ前記主スイッチング素子に流れる電流に対して電流値が一定の比率の電流が流れる副スイッチング素子と、前記副スイッチング素子に流れる電流が供給される抵抗と、を備え、前記抵抗に発生する電圧を基に前記素子電流検出信号を生成する構成としてもよい。
【００３５】
このように構成されたスイッチング電源装置は、主スイッチング素子に流れる素子電流を抵抗で直接検出する必要がないため、検出抵抗で発生するロスを低減することができる。また、主スイッチング素子のオン電圧を用いて素子電流を検出する方法では、主スイッチング素子の入力電圧が十分小さくなるまで（一般的には数百ｎｓｅｃ）、素子電流を正確に検出できない。これに対して、このスイッチング電源装置は、抵抗に流れる電流を検出するので、主スイッチング素子がオフ状態からオン状態に移行した直後であっても正確に素子電流を検出できる。
【００３６】
また、上記目的を達成するために、本発明の第２のスイッチング電源装置は、第１の直流電圧をスイッチングする主スイッチング素子と、前記主スイッチング素子によりスイッチングされた前記第１の直流電圧を、前記第１の直流電圧とは電圧値が異なる第２の直流電圧に変換する変換回路と、前記主スイッチング素子の動作を制御する制御回路と、前記第２の直流電圧の電圧値を示すフィードバック信号を前記制御回路へ帰還させる出力電圧検出回路とを備え、前記制御回路が、前記主スイッチング素子のターンオンのタイミングを決める信号を発振する発振回路と、前記主スイッチング素子を駆動する駆動信号を生成する駆動回路と、前記主スイッチング素子が発振を開始してからソフトスタート時間が経過するまでのソフトスタート期間を決定するソフトスタート期間発生回路とを備え、前記発振回路が発振する信号を基に前記主スイッチング素子をターンオンさせ、前記フィードバック信号を基に前記主スイッチング素子をターンオフさせ、前記駆動回路が、前記ソフトスタート期間が経過するまで、前記ソフトスタート期間の経過後に比べて前記主スイッチング素子がターンオンするのにかかる時間が長くなるように前記主スイッチング素子を駆動することを特徴とする。
【００３７】
このように構成されたスイッチング電源装置は、主スイッチング素子が発振を開始してから、ソフトスタート期間発生回路により決定されるソフトスタート期間が経過するまで、主スイッチング素子のターンオン時間が通常動作時よりも長くなる。したがって、主スイッチング素子がオフ状態からオン状態に切り替わる際に、整流ダイオードの逆回復電流Ｉｒｒが主スイッチング素子を介して整流ダイオードに流れる構成において、大きな逆回復電流Ｉｒｒが流れる場合であっても、主スイッチング素子のターンオン時間が長くｄＶ／ｄｔ及びｄＩ／ｄｔが緩やかであるため、主スイッチング素子がターンオンする際に主スイッチング素子に流れる電流の電流値は高くならず、主スイッチング素子に最大許容電流値以上の電流が流れることによる主スイッチング素子の劣化や損傷を防止することができる。
【００３８】
また、上記の第２のスイッチング電源装置において、変換回路はダイオード、コイルおよびコンデンサの直列回路から構成してもよい。
【００３９】
また、上記の第２のスイッチング電源装置において、前記駆動回路が、前記ソフトスタート期間が経過するまで、前記ソフトスタート期間の経過後に比べて前記主スイッチング素子のターンオン駆動能力を低減させる構成とすることにより、ソフトスタート期間中のターンオン時間をソフトスタート期間経過後の通常動作時のターンオン時間に比べて長くしてもよい。
【００４０】
また、上記の第２のスイッチング電源装置において、前記制御回路が、前記主スイッチング素子に流れる電流の電流値を示す素子電流検出信号を生成する素子電流検出回路と、前記フィードバック信号を基に前記第２の直流電圧の電圧値に応じた信号レベルの信号を生成するフィードバック信号制御回路と、前記主スイッチング素子に流れる電流の最大電流値を固定するためのクランプ信号を生成するクランプ回路と、前記フィードバック信号制御回路が生成する信号と前記クランプ回路が生成する前記クランプ信号のうちの低い方の信号レベルと、前記素子電流検出信号の信号レベルとを比較することで、前記主スイッチング素子のターンオフのタイミングを決める信号を生成する比較器と、前記発振回路が発振する信号を基に前記主スイッチング素子をターンオンさせるための信号を生成し、前記比較器が生成する信号を基に前記主スイッチング素子をターンオフさせるための信号を生成するスイッチング制御信号生成回路と、前記駆動回路が生成する前記駆動信号を基に、前記主スイッチング素子がターンオンしてからブランキング時間が経過するまで、前記主スイッチング素子がターンオンするのを禁止するブランキング期間発生回路とをさらに備え、前記駆動回路が、前記スイッチング制御信号生成回路が生成する信号を基に前記駆動信号を生成する構成としてもよい。
【００４１】
この場合、上記した第１のスイッチング電源装置と同様に、前記クランプ回路が、前記ソフトスタート期間中に、前記ソフトスタート期間の経過後に比べて前記クランプ信号の信号レベルを低くする構成としてもよい。さらに、前記クランプ回路が、前記ソフトスタート期間の開始時を最小値として、前記ソフトスタート期間中に前記クランプ信号の信号レベルを増加させる構成としてもよい。
【００４２】
このように構成されたスイッチング電源装置は、ソフトスタート期間中にクランプ信号の信号レベル（過電流検出値）が低くなるため、第２の直流電圧（出力電圧）が限りなくゼロに近く、コイルやトランス等のエネルギ変換器に蓄えられたエネルギが主スイッチング素子のオフ期間中にほとんど減少しないような場合に主スイッチング素子に流れる素子電流の電流波形が連続モードになっても、主スイッチング素子のターンオフ時に流れる素子電流の電流値を小さく制限することが可能となり、次に主スイッチング素子がターンオンする際に主スイッチング素子に流れる初期電流の電流値を小さくすることが可能となる。さらに、ソフトスタート期間中にクランプ信号の信号レベルが増加する構成とすれば、ソフトスタート期間経過後の通常動作時に必要なクランプ信号の信号レベルにスムーズに移行することが可能となる。また、ソフトスタート期間中に出力側に伝達されるエネルギが徐々に大きくなるので、ソフトスタート期間経過後に第２の直流電圧（出力電圧）が所定値に達することができずに起動不良状態となることがない。
【００４３】
また、上記した第１のスイッチング電源装置と同様に、前記制御回路が、前記ソフトスタート期間中に、前記ソフトスタート期間の経過後に比べて前記ブランキング時間を短くするための信号を生成するブランキング時間調整回路をさらに備える構成としてもよい。さらに、前記ブランキング時間調整回路が、前記ソフトスタート期間の開始時を最小値として、前記ソフトスタート期間中に前記ブランキング時間を増加させる構成としてもよい。
【００４４】
このように構成されたスイッチング電源装置は、ソフトスタート期間が経過するまでブランキング時間を通常動作時よりも短くすることができる。よって、ソフトスタート期間における主スイッチング素子のオン時間が通常動作時よりも短くなり、主スイッチング素子のターンオフ時に流れる素子電流の電流値が抑制される。また、スイッチング周期ごとに増加する素子電流の増加量を抑制することができる。したがって、主スイッチング素子に最大許容電流値以上の電流が流れることによる主スイッチング素子の劣化や損傷を防止することができる。さらに、ソフトスタート期間中にブランキング時間が増加する構成とすれば、ソフトスタート期間経過後の通常動作時に必要なブランキング時間にスムーズに移行することが可能となる。
【００４５】
また、上記した第１のスイッチング電源装置と同様に、前記ブランキング期間発生回路が、前記主スイッチング素子がターンオンしてから前記ブランキング時間が経過するまで、前記素子電流検出回路が生成する前記素子電流検出信号または前記比較器が生成する信号を無効にする構成としてもよい。
【００４６】
また、上記した第１のスイッチング電源装置と同様に、前記素子電流検出回路が、前記主スイッチング素子のオン電圧を基に前記素子電流検出信号を生成する構成としてもよい。このように構成されたスイッチング電源装置は、主スイッチング素子に流れる素子電流を検出するのに検出抵抗を使用する必要がないので、検出抵抗で発生するロスを低減することができる。
【００４７】
また、上記した第１のスイッチング電源装置と同様に、前記素子電流検出回路が、前記主スイッチング素子と共通に駆動され、前記主スイッチング素子に流れる電流よりも電流値が小さく、且つ前記主スイッチング素子に流れる電流に対して電流値が一定の比率の電流が流れる副スイッチング素子と、前記副スイッチング素子に流れる電流が供給される抵抗と、を備え、前記抵抗に発生する電圧を基に前記素子電流検出信号を生成する構成としてもよい。
【００４８】
このように構成されたスイッチング電源装置は、主スイッチング素子に流れる素子電流を抵抗で直接検出する必要がないため、検出抵抗で発生するロスを低減することができる。また、主スイッチング素子のオン電圧を用いて素子電流を検出する方法では、主スイッチング素子の入力電圧が十分小さくなるまで（一般的には数百ｎｓｅｃ）、素子電流を正確に検出できない。これに対して、このスイッチング電源装置は、抵抗に流れる電流を検出するので、主スイッチング素子がオフ状態からオン状態に移行した直後であっても正確に素子電流を検出できる。
【００４９】
また、上記の第１および第２のスイッチング電源装置において、前記ソフトスタート期間発生回路が、前記制御回路に外付けされた外付けコンデンサを充電する定電流源を備え、前記定電流源によって充電された前記外付けコンデンサの電圧レベルで前記ソフトスタート期間を決定する構成としてもよい。このように構成されたスイッチング電源装置は、ソフトスタート期間を外付けコンデンサの容量値で調整することが可能となる。
【００５０】
また、上記の第１および第２のスイッチング電源装置において、前記ソフトスタート期間発生回路が、前記制御回路に外付けされた外付けコンデンサを充放電するための複数個の定電流源と、前記外付けコンデンサの電圧の上限と下限を検出する２つのコンパレータと、前記２つのコンパレータが生成する信号に基づき前記外付けコンデンサの充電と放電を切り替える複数個のスイッチと、前記２つのコンパレータが生成する信号に基づきカウント値をカウントアップするカウンタ回路とを備え、前記カウンタ回路のカウント値で前記ソフトスタート期間を決定する構成としてもよい。
【００５１】
このように構成されたスイッチング電源装置は、ソフトスタート期間を定電流値と外付けコンデンサの容量値とカウンタ回路のカウント値によって調整することができるので、外付けコンデンサの容量値を小さくすることが可能となる。
【００５２】
また、上記の第１および第２のスイッチング電源装置において、前記制御回路が、前記第１の直流電圧に基づき制御回路用電源の電圧を一定に保つレギュレータと、外部起動端子とをさらに備え、前記外部起動端子に供給される信号に基づき前記主スイッチング素子の発振開始タイミングを決定する構成としてもよい。この場合、前記第１の直流電圧が所定の電圧になると外部起動信号を発生する外部起動信号発生回路を設けて、前記制御回路が、前記外部起動信号が発生することによって前記外部起動端子に供給される信号に基づき、前記主スイッチング素子の発振開始タイミングを決定する構成としてもよい。
【００５３】
このように構成されたスイッチング電源装置は、レギュレータが第１の直流電圧（入力電源電圧）に基づき制御回路用電源の電圧を一定に保ち、主スイッチング素子の発振開始タイミングが、外部起動端子に供給される信号に基づき決定されるので、主スイッチング素子の発振開始タイミングにかかわらず制御回路への電源電圧の供給を開始でき、外部起動端子に供給される信号が発生してから実際に主スイッチング素子が発振を開始するまでの遅れ時間を少なくすることが可能となる。
【００５４】
さらに、前記ソフトスタート期間発生回路が、前記制御回路に外付けされた前記外付けコンデンサを充電または充放電する構成において、前記外部起動端子に前記外付けコンデンサが接続し、前記制御回路が、前記ソフトスタート期間発生回路によって充電された前記外付けコンデンサの電圧レベルに基づき前記主スイッチング素子の発振開始タイミングを決定する構成としてもよい。このように構成されたスイッチング電源装置は、外部起動端子とソフトスタート用の外付けコンデンサの接続端子が共通化され、半導体集積回路の端子数を削減することができる。また、外部起動端子とソフトスタート用の外付けコンデンサの接続端子を共通化しても、レギュレータが第１の直流電圧（入力電源電圧）に基づき制御回路用電源の電圧を一定に保つので、主スイッチング素子の発振開始タイミングにかかわらず制御回路への電源電圧の供給を開始でき、外部起動端子に供給される信号が発生してから実際に主スイッチング素子が発振を開始するまでの遅れ時間を少なくすることが可能となる。
【００５５】
また、本発明の半導体装置は、上記のいずれかのスイッチング電源装置に使用される半導体装置であって、前記主スイッチング素子および前記制御回路が同一の半導体基板上に形成されているか、または同一のパッケージに組み込まれていることを特徴とする。このように構成された半導体装置は、主スイッチング素子と制御回路を１つのパッケージに組み込むことが可能となる。したがって、この半導体装置を用いてスイッチング電源装置を構成すれば、スイッチング電源装置の部品点数を大幅に削減することができ、スイッチング電源装置の小型化および軽量化さらには低コスト化を容易に実現することができる。
【発明の効果】
【００５６】
本発明の好ましい形態によれば、電源起動時の突入電流や出力電圧のオーバーシュートを低減させるソフトスタートを実行するとともに、そのソフトスタート期間に主スイッチング素子に最大許容電流値以上の電流が流れることによる主スイッチング素子の劣化や損傷を防止することができる。
【００５７】
また、制御回路に、制御回路用電源の電圧を第１の直流電圧（入力電源電圧）に基づき一定にするレギュレータと、主スイッチング素子の発振開始タイミングを決める信号が供給される外部起動端子とを設けることにより、主スイッチング素子の発振開始タイミングにかかわらず制御回路への電源電圧の供給を開始でき、外部起動端子に供給される信号が発生してから実際に主スイッチング素子が発振を開始するまでの遅れ時間を少なくすることが可能となる。
【発明を実施するための最良の形態】
【００５８】
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、各図面において同一部材には同じ符号を付し、重複する説明は省略する。また、以下の実施の形態では、フライバック方式のスイッチング電源装置とチョッパ方式のスイッチング電源装置を例に説明しているが、本発明は、それらの電源方式のスイッチング電源装置に限定されるものではない。また、チョッパ方式のスイッチング電源装置について、出力負荷が正極性の場合を例に説明しているが、本発明は、出力負荷が負極性の場合にも適用することができる。また、チョッパ方式のスイッチング電源装置について、降圧型の場合を例に説明しているが、本発明は、昇圧型の場合にも適用することができる。さらに、以下の実施の形態は、本発明を具体化した一例を示すものであって、本発明は、例えば構成部材の配置等が下記のものに特定されるものではない。本発明は、特許請求の範囲において様々な変更を加えることができる。
【００５９】
（実施の形態１）
図１は本発明の実施の形態１に係るスイッチング電源装置及び半導体装置の一例を示す回路図である。このスイッチング電源装置は、主スイッチング素子のスイッチング動作の制御方式として、電流モードのＰＷＭ制御を採用している。
【００６０】
図１に示すように、スイッチングトランス１は一次巻線１ａと二次巻線１ｂを有する。一次巻線１ａと二次巻線１ｂの極性は逆になっており、このスイッチング電源装置はフライバック方式となっている。
【００６１】
一次巻線１ａの一端は、入力電源電圧（第１の直流電圧）ＶＩＮが印加される２端子のうちの高電位側の端子（入力電源端子）ＩＮに接続される。一次巻線１ａの他端は、主スイッチング素子２の入力端子に接続される。主スイッチング素子２は入力端子、出力端子および制御端子を有する。主スイッチング素子２には、例えば高耐圧トランジスタなどを用いる。主スイッチング素子２の出力端子は、入力電源電圧ＶＩＮが印加される２端子のうちの低電位側の端子ＲＥＴＵＲＮに接続される。主スイッチング素子２の制御端子は、制御回路ブロック３のゲートドライブ回路（駆動回路）４に接続される。主スイッチング素子２は、ゲートドライブ回路４が生成する駆動信号に従いスイッチング動作する。このスイッチング動作により、入力電源電圧ＶＩＮがスイッチングされる。
【００６２】
スイッチングトランス１の二次巻線１ｂには、整流ダイオード５と平滑用コンデンサ６が接続される。エネルギ変換器であるスイッチングトランス１、整流ダイオード５、および平滑用コンデンサ６はエネルギ変換回路７を構成する。エネルギ変換回路７は、主スイッチング素子２によりスイッチングされた入力電源電圧ＶＩＮを、入力電源電圧ＶＩＮとは電圧値が異なる出力電圧ＶＯＵＴ（第２の直流電圧）に変換する。詳しくは、エネルギ変換回路７は、主スイッチング素子２のスイッチング動作により二次巻線１ｂに誘起される交流電圧を整流且つ平滑化して出力電圧ＶＯＵＴを生成する。
【００６３】
出力電圧ＶＯＵＴは、出力端子ＯＵＴに接続された負荷８に印加される。出力電圧検出回路９は、出力電圧ＶＯＵＴの電圧レベルを検出し、その検出した電圧レベルを示すフィードバック信号ＦＢ＿Ｓを制御回路ブロック３へ帰還させる。
【００６４】
主スイッチング素子２と、主スイッチング素子２の動作を制御する制御回路ブロック３は同一基板上に集積化され、半導体装置１０に内包されている。半導体装置１０は、外部接続用の端子として、主スイッチング素子２の入力端子および制御回路ブロック３の入力端子に接続するＤＲＡＩＮ端子と、主スイッチング素子２の出力端子および制御回路ブロック３の基準電位端子に接続するＳＯＵＲＣＥ端子と、制御回路ブロック３の電源端子に接続するＶＤＤ端子と、制御回路ブロック３のフィードバック端子に接続するＦＢ端子を備える。さらに、半導体装置１０は、外部接続用の端子として、ソフトスタートのためのＳＳ端子を備える。
【００６５】
ＤＲＡＩＮ端子には、スイッチングトランス１の一次巻線１ａを介して入力電源端子ＩＮが接続される。ＳＯＵＲＣＥ端子には端子ＲＥＴＵＲＮが接続される。ＶＤＤ端子には、半導体装置１０の外部において、制御回路ブロック３の電源として機能する電源用コンデンサ１１が接続される。ＦＢ端子には、出力電圧検出回路９からのフィードバック信号ＦＢ＿Ｓが供給される。ＳＳ端子には、半導体装置１０の外部において、ソフトスタート用コンデンサ（外付けコンデンサ）１２が接続される。
【００６６】
制御回路ブロック３は、レギュレータ１３を備える。レギュレータ１３は定電流源とスイッチからなり、一端がＤＲＡＩＮ端子に接続され、他端がＶＤＤ端子に接続される。レギュレータ１３は、ＤＲＩＮ端子にスイッチングトランス１の一次巻線１ａを介して供給される入力電源電圧ＶＩＮに基づき、制御回路ブロック３の電源として機能する電源用コンデンサ１１の電圧（ＶＤＤ端子電圧）を一定に保つ。このＶＤＤ端子電圧が、制御回路ブロック３の電源電圧となる。
【００６７】
また、制御回路ブロック３は、起動／停止回路１４を備える。起動／停止回路１４は、ＶＤＤ端子電圧が一定電圧に達するまでは、レギュレータ１３のスイッチをオン状態にして、レギュレータ１３からＶＤＤ端子へ充電電流を供給させる。その後、ＶＤＤ端子電圧が一定電圧以上になると、起動／停止回路１４は、レギュレータ１３のスイッチをオフ状態にして、レギュレータ１３からＶＤＤ端子への電流供給を停止させる。また、起動／停止回路１４は、ＶＤＤ端子電圧が起動電圧に達すると起動信号を生成し、ＶＤＤ端子電圧が起動停止電圧まで低下すると起動停止信号を生成する。
【００６８】
また、制御回路ブロック３は、発振器（発振回路）１５を備える。発振器１５は、主スイッチング素子２の最大オンデューティサイクルを決める最大オンデューティサイクル信号と、主スイッチング素子２の発振周波数を決めるクロック信号ｃｌｏｃｋを発振する。このクロック信号ｃｌｏｃｋにより、主スイッチング素子２のターンオンのタイミングが決まる。
【００６９】
また、制御回路ブロック３は、ドレイン電流検出回路（素子電流検出回路）１６を備える。ドレイン電流検出回路１６は、主スイッチング素子２に流れる素子電流（ドレイン電流ＩＤＳ）を、主スイッチング素子２のオン電圧を基に検出し、その検出したドレイン電流ＩＤＳを電圧に変換することで、ドレイン電流ＩＤＳの電流レベルを示す素子電流検出信号を生成する。
【００７０】
また、制御回路ブロック３は、フィードバック信号制御回路ＦＢ１７を備える。フィードバック信号制御回路ＦＢ１７は、ＦＢ端子に供給される出力電圧生成回路９からのフィードバック信号ＦＢ＿Ｓを基に、出力電圧ＶＯＵＴの電圧レベルに応じた電圧レベルの信号を生成する。このフィードバック信号制御回路ＦＢ１７が生成する信号により、ドレイン電流ＩＤＳの検出値（電流検出値ＩＬＩＭＲ）に対応する第１の基準電圧ＶＲが決定される。通常動作時には、電流検出値ＩＬＩＭＲによりドレイン電流ＩＤＳが検出される。
【００７１】
また、制御回路ブロック３は、ドレイン電流ＩＤＳの過電流保護のためのクランプ回路１８を備える。クランプ回路１８は、主スイッチング素子２に流れるドレイン電流ＩＤＳの最大電流値を固定するためのクランプ信号（または、過電流を検出するためのクランプ信号）を生成する。このクランプ信号により、ドレイン電流ＩＤＳの最大電流検出値ＩＬＩＭＩＴに対応する第２の基準電圧ＶＳ（過電流検出値）が決定される。
【００７２】
また、制御回路３は、比較器１９を備える。比較器１９は、フィードバック信号制御回路ＦＢ１７が生成する信号により決定される第１の基準電圧ＶＲとクランプ回路１８が生成するクランプ信号により決定される第２の基準電圧ＶＳのうちの低い方の電圧レベルと、ドレイン電流検出回路１６が生成する素子電流検出信号の電圧レベルとを比較して、その比較結果を示す比較信号を生成する。この比較信号により、主スイッチング素子２のターンオフのタイミングが決定される。
【００７３】
また、制御回路３は、発振器１５が発振するクロック信号ｃｌｏｃｋと比較器１９が生成する比較信号を基にスイッチング制御信号（パルス信号）を生成するスイッチング制御信号生成回路２０を備える。
【００７４】
詳しくは、スイッチング制御信号生成回路２０は、セット端子に発振器１５が発振するクロック信号ｃｌｏｃｋが供給され、リセット端子に比較器１９からの比較信号が供給されるフリップフロップ回路２１を備える。また、スイッチング制御信号生成回路２０は、フリップフロップ回路２１の出力端子Ｑからの信号と、起動／停止回路１４からの起動信号または起動停止信号と、発振器１５が発振する最大オンデューティサイクル信号が入力され、これらの信号を論理演算してスイッチング制御信号を生成する３入力のＮＡＮＤ回路２２を備える。このスイッチング制御信号生成回路２０は、発振器１５が発振するクロック信号ｃｌｏｃｋを基にスイッチング制御信号の信号レベルを主スイッチング素子２をターンオンさせるための信号レベルへ遷移させ、比較器１９が生成する比較信号を基にスイッチング制御信号の信号レベルを主スイッチング素子２をターンオフさせるための信号レベルに遷移させる。また、スイッチング制御信号生成回路２０は、発振器１５が発振する最大オンデューティサイクル信号により決まる最大オンデューティサイクル期間内に、比較器１９から主スイッチング素子２のターンオフのタイミングを決める信号が供給されないときには、最大オンデューティサイクル信号を基にスイッチング制御信号の信号レベルを主スイッチング素子２をターンオフさせるための信号レベルに遷移させる。また、起動／停止回路１４から起動停止信号が供給されると、スイッチング制御信号生成回路２０は、スイッチング制御信号の信号レベルを主スイッチング素子２をターンオフさせるための信号レベルに遷移させる。
【００７５】
また、制御回路３は、ゲートドライブ回路４を備える。ゲートドライブ回路４は、スイッチング制御信号生成回路２０からのスイッチング制御信号を基に主スイッチング素子２を駆動する駆動信号を生成する。
【００７６】
詳しくは、ゲートドライブ回路４は、スイッチング制御信号生成回路２０からのスイッチング制御信号に基づき、主スイッチング素子２の制御端子に印加する電圧の電圧値及び印加時間、並びに主スイッチング素子２の制御端子に供給する電流量を制御することで、主スイッチング素子２に流れるドレイン電流ＩＤＳの電流量を制御する。
【００７７】
また、制御回路３は、ブランキング期間発生回路２３を備える。ブランキング期間発生回路２３は、ゲートドライブ回路４が生成する駆動信号を基に、主スイッチング素子２がターンオンしてからブランキング時間が経過するまでの期間（ブランキング期間）、主スイッチング素子２がターンオンするのを禁止するためのオン時ブランキングパルス信号ＢＬＫを生成する。
【００７８】
詳しくは、このスイッチング電源装置では、ドレイン電流検出回路１６がスイッチ２４を介して比較器１９に接続する構成となっており、ブランキング期間発生回路２３は、ブランキング期間中は、オン時ブランキングパルス信号ＢＬＫによりスイッチ２４をオフ状態にして、ドレイン電流検出回路１６が生成する信号を無効にすることで、主スイッチング素子２がターンオンするのを禁止し、ブランキング期間が経過した後は、オン時ブランキングパルス信号ＢＬＫによりスイッチ２４をオン状態にして、ドレイン電流検出回路１６が生成する信号を有効にすることで、主スイッチング素子２がターンオンするのを許可する。このブランキング期間発生回路２３を備えることにより、主スイッチング素子２がターンオンするときに発生するスパイク電流によって主スイッチング素子２がターンオフしてしまう誤動作を防ぐことができる。
【００７９】
また、制御回路３は、ソフトスタート期間発生回路２５を備える。ソフトスタート期間発生回路２５は、主スイッチング素子２が発振を開始してからソフトスタート時間が経過するまでのソフトスタート期間ＴＳＳを決定する。
【００８０】
詳しくは、ソフトスタート期間発生回路２５は、半導体装置４のＳＳ端子に外付けされたソフトスタート用コンデンサ１２を充電する定電流源とスイッチからなり、起動／停止回路１４からの起動信号によりスイッチがオン状態になると、定電流源によるソフトスタート用コンデンサ１２の充電を開始し、ソフトスタート用コンデンサ１２の電圧レベル（ＳＳ端子電圧）でソフトスタート期間ＴＳＳを決定する。
【００８１】
また、制御回路３は、ブランキング時間調整回路２６を備える。ブランキング時間調整回路２６は、ブランキング時間を調整する調整する調整信号をブランキング期間発生回路２３へ供給する。この調整信号によりブランキング時間が調整される。
【００８２】
詳しくは、ブランキング時間調整回路２６にはＳＳ端子電圧が伝達される。ブランキング時間調整回路２６は、ソフトスタート期間発生回路２５によって決定されるソフトスタート期間ＴＳＳ、すなわちＳＳ端子電圧によって決定されるソフトスタート期間ＴＳＳが経過するまで、ソフトスタート期間ＴＳＳ経過後の通常動作時に比べてブランキング時間を短くするための調整信号を生成する。また、ブランキング時間調整回路２６は、ソフトスタート期間ＴＳＳの経過時に、通常動作時のブランキング時間に戻すための調整信号を生成する。
【００８３】
また、このスイッチング電源装置では、クランプ回路１８にもＳＳ端子電圧が伝達され、クランプ回路１８は、ＳＳ端子電圧によって決定されるソフトスタート期間ＴＳＳが経過するまで、ソフトスタート期間ＴＳＳ経過後の通常動作時に比べて、過電流検出値であるクランプ信号の電圧レベル（第２の基準電圧ＶＳ）を低くする構成となっている。
【００８４】
以上のように構成されたスイッチング電源装置の動作について説明する。主スイッチング素子２の入力端子に接続されたＤＲＡＩＮ端子に入力電源端子ＩＮから入力電源電圧ＶＩＮ（図示はしないが、例えば商用の交流電圧をダイオードブリッジなどの整流器により整流した電圧を入力コンデンサにより平滑した電圧等の直流電圧）がスイッチングトランス１の一次巻線１ａを介して印加されると、制御回路ブロック３のレギュレータ１３によりＶＤＤ端子に接続された電源用コンデンサ１１に電流が供給されて、ＶＤＤ端子電圧が上昇する。
【００８５】
レギュレータ１３のスイッチはＶＤＤ端子電圧が一定電圧に達するまでオン状態となり、レギュレータ１３からＶＤＤ端子へ電流が供給される。その後、ＶＤＤ端子電圧が一定電圧以上になると、レギュレータ１３のスイッチはオフ状態となり、レギュレータ１３からＶＤＤ端子への電流供給が停止し、ＶＤＤ端子電圧は一定電位に保持される。
【００８６】
なお、レギュレータ１３の定電流源とＤＲＡＩＮ端子との間に接合型ＦＥＴ（Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：電界効果トランジスタ）を設けてもよい（図示せず）。このようにすれば、接合型ＦＥＴによるピンチオフ効果により、接合型ＦＥＴの高電位側に印加される高電圧が接合型ＦＥＴの低電位側で低い電圧でピンチオフされるので、高電圧を直接制御回路ブロック３へ供給することが可能となる。したがって、起動抵抗等による電力損失が少なくなり、電力変換効率が高いスイッチング電源装置を実現できる。この構成は、本実施の形態１に係るスイッチング電源装置に限定される構成ではなく、他の実施の形態に係るスイッチング電源装置にも適用することができる。
【００８７】
起動／停止回路１４は、ＶＤＤ端子電圧が一定電圧に達するまでは、レギュレータ１３のスイッチをオン状態にし、ＶＤＤ端子電圧が一定電圧以上になると、レギュレータ１３のスイッチをオフ状態にする。また、起動／停止回路１４は、ＶＤＤ端子電圧が起動電圧に達すると起動信号を生成し、ＶＤＤ端子電圧が起動停止電圧まで低下すると起動停止信号を生成する。
【００８８】
ソフトスタート期間発生回路２５は、起動／停止回路１４から起動信号が供給されると、定電流源からＳＳ端子に接続されたソフトスタート用コンデンサ１２に定電流を流し、ＳＳ端子電圧を上昇させる。このＳＳ端子電圧が一定電圧に達するまでがソフトスタート期間ＴＳＳとなる。
【００８９】
起動／停止回路１４からの起動信号により主スイッチング素子２の発振（スイッチング動作）が開始すると、二次巻線１ｂに交流電圧が誘起され、エネルギ変換回路７から出力端子ＯＵＴに接続された負荷８へ出力電圧ＶＯＵＴが印加される。
【００９０】
この出力電圧ＶＯＵＴは、出力電圧検出回路９によって検出される。出力電圧検出回路９は、出力電圧ＶＯＵＴの電圧レベルを示すフィードバック信号ＦＢ＿Ｓを生成する。このフィードバック信号ＦＢ＿ＳはＦＢ端子を介して制御回路ブロック３のフィードバック信号制御回路ＦＢ１７に供給される。
【００９１】
フィードバック信号制御回路ＦＢ１７は、フィードバック信号ＦＢ＿Ｓを基に、負荷状態が軽くなり出力電圧ＶＯＵＴが上昇すると第１の基準電圧ＶＲを減少させ、逆に負荷状態が重くなり出力電圧ＶＯＵＴが減少すると第１の基準電圧ＶＲを上昇させる。
【００９２】
ソフトスタート期間ＴＳＳ経過後の通常動作時においては、ドレイン電流ＩＤＳの検出値（電流検出値ＩＬＩＭＲ）に対応する第１の基準電圧ＶＲが比較器１９の基準電圧となっており、負荷状態が軽くなり第１の基準電圧ＶＲが減少すると、ドレイン電流ＩＤＳの検出値が減少して主スイッチング素子２のオン時間が短くなり、主スイッチング素子２に流れるドレイン電流ＩＤＳのピーク値（最大電流値）が減少し、出力電圧ＶＯＵＴが減少する。逆に負荷状態が重くなり第１の基準電圧ＶＲが上昇すると、ドレイン電流ＩＤＳの検出値が上昇して主スイッチング素子２のオン時間が長くなり、主スイッチング素子２に流れるドレイン電流ＩＤＳのピーク値（最大電流値）が上昇し、出力電圧ＶＯＵＴが上昇する。このスイッチング電源装置は、このように電流モードによるＰＷＭ制御を実行して、出力電圧ＶＯＵＴを所定の電圧値に安定化している。
【００９３】
続いて、主スイッチング素子２に流れるドレイン電流ＩＤＳについて、図２を用いて説明する。図２は、主スイッチング素子２に流れるドレイン電流ＩＤＳの状態を示す波形図（タイムチャート）である。
【００９４】
図２において、主スイッチング素子２がオンしている期間をＴｏｎ、その期間に主スイッチング素子２に流れるドレイン電流の電流波形をＩＤＳ、クランプ回路１８で決定されるドレイン電流ＩＤＳの最大電流検出値をＩＬＩＭＩＴ、比較器１９が主スイッチング素子２のターンオフのタイミングを決める信号を生成してから実際に主スイッチング素子２がターンオフするまでにかかる遅れ時間（検出遅れ時間）をＴｄ、ドレイン電流ＩＤＳのスイッチング周期ごとの最大電流値（ピーク値）をＩＤｐｅａｋ、主スイッチング素子２の最大許容電流値をＩＭＡＸとする。主スイッチング素子２の最大許容電流値ＩＭＡＸと最大電流検出値ＩＬＩＭＩＴの関係は各メーカでさまざまであるが、概ねＩＬＩＭＩＴはＩＭＡＸの２／３以下で設定される。
【００９５】
図２（ａ）は電源起動後に十分な時間が経過してソフトスタート期間ＴＳＳが終了し、出力電圧ＶＯＵＴが所定の電圧値に安定化された通常動作時における、ドレイン電流ＩＤＳの波形を示している。
【００９６】
図２（ａ）において、主スイッチング素子２がオフしている期間にエネルギ変換回路７の整流ダイオード５に回生電流ＩＦＲＤが流れている期間をＴｏｆｆ１、ブランキング期間発生回路２３で決定されるブランキング時間をＴＢＬＫ、フィードバック信号制御回路ＦＢ１７で決定される電流検出値をＩＬＩＭＲ（ＩＬＩＭＲの絶対値はＩＬＩＭＩＴ以下の任意の値）とする。また、主スイッチング素子２がスイッチング動作するスイッチング周期をＴ１１、Ｔ１２、Ｔ１３、Ｔ１４とする。なお、図２（ａ）において、期間Ｔｏｆｆ１に流れる回生電流ＩＦＲＤを一点鎖線で示している。
【００９７】
主スイッチング素子２がオンしている期間Ｔｏｎに流れるドレイン電流ＩＤＳは下記の式で表される。
ＩＤＳ＝（ＶＩＮ−ＶＯＵＴ）／Ｌ×Ｔｏｎ・・・式（１）
【００９８】
また、主スイッチング素子２がオフしている期間に整流ダイオード５に流れる回生電流ＩＦＲＤは下記の式で表される。
ＩＦＲＤ＝−ＶＯＵＴ／Ｌ×Ｔｏｆｆ１・・・式（２）
【００９９】
なお、上記の式（１）、式（２）において、ＶＩＮは入力電源電圧、ＶＯＵＴは出力電圧、Ｌはスイッチングトランス１のインダクタンス値である。
【０１００】
上記の式（１）より、主スイッチング素子２がオンしている期間Ｔｏｎに流れるドレイン電流ＩＤＳの電流波形の傾きは、スイッチングトランス１のインダクタンス値Ｌが一定の場合、入力電源電圧ＶＩＮと出力電圧ＶＯＵＴとの電圧差で決定される。また、上記の式（２）より、主スイッチング素子２がオフしている期間に整流ダイオード５に流れる回生電流ＩＦＲＤの電流波形の傾きは、出力電圧ＶＯＵＴで決定される。
【０１０１】
図２（ａ）に示すように、出力電圧ＶＯＵＴが所定の電圧値に安定化された通常動作時においては、主スイッチング素子２のオン期間Ｔｏｎが、ブランキング時間ＴＢＬＫと検出遅れ時間Ｔｄとの和で決定される最小オン期間Ｔｍｉｎより長いため、主スイッチング素子２に流れるドレイン電流ＩＤＳは、最大電流検出値ＩＬＩＭＩＴよりも小さい電流検出値ＩＬＩＭＲによって制限され、ドレイン電流ＩＤＳが電流検出値ＩＬＩＭＲに達すると、所定の検出遅れ時間Ｔｄ後に主スイッチング素子２がターンオフする。
【０１０２】
また、図２（ａ）に示すように、出力電圧ＶＯＵＴが安定化された状態なので、ドレイン電流ＩＤＳの電流波形の傾きと回生電流ＩＦＲＤの電流波形の傾きは、スイッチング周期Ｔ１１、Ｔ１２、Ｔ１３、Ｔ１４において大きな差異は無く安定している。
【０１０３】
図２（ｂ）は、電源起動時のソフトスタート期間ＴＳＳにおいて、従来の一般的なスイッチング電源装置と同様に、ドレイン電流ＩＤＳの最大電流検出値を、通常動作時のＩＬＩＭＩＴよりも小さいＩＬＩＭＩＴｓｓに設定した場合のドレイン電流ＩＤＳの波形を示している。
【０１０４】
図２（ｂ）において、主スイッチング素子２がオフしている期間をＴｏｆｆ２とする。また、主スイッチング素子２がスイッチング動作するスイッチング周期をＴ１、Ｔ２、Ｔ３、Ｔ４とする。また、ドレイン電流ＩＤＳのスイッチング周期ごとの初期電流値をＩｓとする。なお、図２（ｂ）において、期間Ｔｏｆｆ２に流れる回生電流ＩＦＲＤを二点鎖線で示している。また、比較のために、スイッチング周期Ｔ１には、通常動作時の回生電流ＩＦＲＤを一点鎖線で示している。
【０１０５】
電源起動時は出力電圧ＶＯＵＴが小さいので、式（１）から、主スイッチング素子２がオンしている期間Ｔｏｎに流れるドレイン電流ＩＤＳの電流波形の傾きは急峻になる。また、式（２）から、主スイッチング素子２がオフしている期間に整流ダイオード５に流れる回生電流ＩＦＲＤの電流波形の傾きは緩やかになる。
【０１０６】
図２（ｂ）に示すように、スイッチング周期Ｔ１においては、主スイッチング素子２に流れるドレイン電流ＩＤＳの傾きが急峻になるため、ブランキング期間内でドレイン電流ＩＤＳが最大電流検出値ＩＬＩＭＩＴｓｓに達する。しかし、ブランキング期間では主スイッチング素子２のターンオフが禁止されており、主スイッチング素子２は、ブランキング期間が経過して、さらに検出遅れ時間Ｔｄを経てからターンオフする。つまり、主スイッチング素子２のオン期間が最小オン期間Ｔｍｉｎ＝ＴＢＬＫ＋Ｔｄとなる。
【０１０７】
また、整流ダイオード５に流れる回生電流ＩＦＲＤの傾きが緩やかなため、主スイッチング素子２がオンしている期間Ｔｏｎにスイッチングトランス１の二次巻線１ｂに蓄積されたエネルギの一部のみが、主スイッチング素子２がオフしている期間Ｔｏｆｆ２にスイッチングトランス１の出力側へ伝達される。スイッチング周期Ｔ１において回生されずに残ったエネルギは、スイッチング周期Ｔ２において主スイッチング素子２に流れるドレイン電流ＩＤＳの初期電流となる。このように、初期電流が存在する状態から主スイッチング素子２がターンオンする場合のドレイン電流ＩＤＳの電流波形を連続モードと呼ぶ。
【０１０８】
そして、スイッチング周期Ｔ２においても、主スイッチング素子２が最小オン期間Ｔｍｉｎで駆動されるので、ドレイン電流ＩＤＳの最大電流値はさらに大きくなる。このように、主スイッチング素子２に流れるドレイン電流ＩＤＳが過電流検出値によって制限されず、主スイッチング素子２が最小オン期間Ｔｍｉｎで駆動されてスイッチング周期ごとにドレイン電流ＩＤＳの初期電流値およびピーク値が増加してしまう現象を最小パルス駆動と呼ぶ。
【０１０９】
次に、スイッチング周期Ｔ３において、出力電圧ＶＯＵＴが少し上昇した場合について説明する。出力電圧ＶＯＵＴは、スイッチング周期ごとにスイッチングトランス１の出力側から伝達されるエネルギによって徐々に上昇する。その結果、式（１）から、主スイッチング素子２がオンしている期間Ｔｏｎに主スイッチング素子２に流れるドレイン電流ＩＤＳの電流波形の傾きは、スイッチング周期Ｔ２における傾きよりも緩やかになる。また式（２）から、主スイッチング素子２がオフしている期間Ｔｏｆｆ２に整流ダイオード５に流れる回生電流ＩＦＲＤの電流波形の傾きは、スイッチング周期Ｔ２における傾きよりも急峻になる。回生電流ＩＦＲＤの電流波形の傾きの違いを示すために、スイッチング周期Ｔ２における回生電流ＩＦＲＤの波形と同じ波形を破線で示す。
【０１１０】
このように、出力電圧ＶＯＵＴの上昇とともに、主スイッチング素子２に流れるドレイン電流ＩＤＳの増加量は若干減少するが、ドレイン電流ＩＤＳのピーク値ＩＤｐｅａｋが上昇することを防ぐことはできない。
【０１１１】
以上説明した動作の結果、ドレイン電流ＩＤＳの最大電流検出値を、通常動作時のＩＬＩＭＩＴよりも小さいＩＬＩＭＩＴｓｓに設定するだけでは、主スイッチング素子２に流れるドレイン電流ＩＤＳが最大許容電流値ＩＭＡＸ以上となり、主スイッチング素子２の劣化や破壊が起こる。
【０１１２】
図２（ｃ）は、電源起動時のソフトスタート期間ＴＳＳにおいて、ブランキング時間が通常動作時のＴＢＬＫよりも短いＴＢＬＫｓに設定された場合のドレイン電流ＩＤＳの波形を示している。
【０１１３】
図２（ｃ）には、ＴＢＬＫｓがＴＢＬＫの１／２に設定されている場合を示している。この場合、スイッチング周期Ｔ１、Ｔ２、Ｔ３、Ｔ４におけるドレイン電流ＩＤＳと回生電流ＩＦＲＤの電流波形の傾きは、図２（ｂ）と同一となる。
【０１１４】
図２（ｃ）において、主スイッチング素子２がオフしている期間をＴｏｆｆ２とする。また、主スイッチング素子２がスイッチング動作するスイッチング周期をＴ１、Ｔ２、Ｔ３、Ｔ４とする。また、ドレイン電流ＩＤＳのスイッチング周期ごとの初期電流値をＩｓとする。なお、図２（ｃ）において、期間Ｔｏｆｆ２に流れる回生電流ＩＦＲＤを二点鎖線で示している。また、比較のために、スイッチング周期Ｔ２、Ｔ３、Ｔ４には、図２（ｂ）に示したドレイン電流ＩＤＳの波形を破線で示している。
【０１１５】
図２（ｃ）に示すように、ブランキング時間を短くすることによって、スイッチング周期Ｔ１においては、ドレイン電流ＩＤＳは最大電流検出値ＩＬＩＭＩＴで制限される。また、スイッチング周期Ｔ２において初期電流値が高くなり最小パルス駆動となったとしても、ドレイン電流ＩＤＳの増加量（ＩＤｐｅａｋ−Ｉｓ）は、図２（ｂ）に示すスイッチング周期Ｔ２におけるドレイン電流ＩＤＳの増加量よりも小さくなる。また、スイッチング周期Ｔ３以降で出力電圧ＶＯＵＴが徐々に上昇すると、初期電流値も小さくなっていく。その結果、ドレイン電流ＩＤＳのピーク値ＩＤｐｅａｋは、図２（ｂ）に示すドレイン電流ＩＤＳのピーク値ＩＤｐｅａｋよりも低い値となり、スイッチング周期Ｔ３以降において次第に減少していく。したがって、ドレイン電流ＩＤＳが主スイッチング素子２の最大許容電流値以上まで大きくなることを防ぐことができ、主スイッチング素子２を劣化や損傷から保護する過電流保護を実現できる。
【０１１６】
スイッチング周期Ｔ３以降は、出力電圧ＶＯＵＴの上昇とともに、ドレイン電流ＩＤＳの傾きが緩やかになり、回生電流ＩＦＲＤの傾きが急峻となり、初期電流値が小さくなっていくので、ブランキング時間をＴＢＬＫｓからＴＢＬＫへ変化させても、ドレイン電流ＩＤＳがフィードバック信号制御回路ＦＢ１７で決定される電流検出値ＩＬＩＭＲで制限され、主スイッチング素子２のオン期間が、通常動作時のブランキング時間ＴＢＬＫと検出遅れ時間Ｔｄの合計値よりも長くなる。
【０１１７】
図２（ｄ）は、電源起動時のソフトスタート期間ＴＳＳにおいて、ブランキング時間が通常動作時のＴＢＬＫよりも短いＴＢＬＫｓに設定され、且つドレイン電流ＩＤＳの最大電流検出値が、通常動作時のＩＬＩＭＩＴよりも小さいＩＬＩＭＩＴｓｓに設定された場合のドレイン電流ＩＤＳの波形を示している。
【０１１８】
図２（ｄ）には、ＴＢＬＫｓがＴＢＬＫの１／２に設定され、且つＩＬＩＭＩＴｓｓがＩＬＩＭＩＴの１／２に設定されている場合を示している。この場合、スイッチング周期Ｔ１、Ｔ２、Ｔ３、Ｔ４におけるドレイン電流ＩＤＳと回生電流ＩＦＲＤの電流波形の傾きは、図２（ｃ）と同一となる。
【０１１９】
図２（ｄ）において、主スイッチング素子２がオフしている期間をＴｏｆｆ２とする。また、主スイッチング素子２がスイッチング動作するスイッチング周期をＴ１、Ｔ２、Ｔ３、Ｔ４とする。また、ドレイン電流ＩＤＳのスイッチング周期ごとの初期電流値をＩｓとする。なお、図２（ｄ）において、期間Ｔｏｆｆ２に流れる回生電流ＩＦＲＤを二点鎖線で示している。また、比較のために、図２（ｃ）に示したドレイン電流ＩＤＳの波形を破線で示している。
【０１２０】
図２（ｄ）に示すように、ブランキング時間を短くし、且つ最大電流検出値を小さくすることによって、スイッチング周期Ｔ１における主スイッチング素子２のオン期間が最小オン期間Ｔｍｉｎｓ＝ＴＢＬＫｓ＋Ｔｄとなるので、スイッチング周期Ｔ１において主スイッチング素子２に流れるドレイン電流ＩＤＳの最大電流値が、図２（ｃ）に示すスイッチング周期Ｔ１におけるドレイン電流ＩＤＳの最大電流値よりも小さくなる。その結果、スイッチング周期Ｔ２以降のドレイン電流ＩＤＳの増加量は一定であるが、初期電流値Ｉｓが図２（ｃ）に示すドレイン電流ＩＤＳの初期電流値よりも小さくなる。したがって、ドレイン電流ＩＤＳのピーク値ＩＤｐｅａｋが、図２（ｃ）に示すドレイン電流ＩＤＳのピーク値ＩＤｐｅａｋよりも低い値となり、スイッチング周期Ｔ３以降において次第に減少していく。これにより、ドレイン電流ＩＤＳが主スイッチング素子２の最大許容電流値以上まで大きくなることを防ぐことができ、主スイッチング素子２を劣化や損傷から保護するより安全な過電流保護を実現できる。
【０１２１】
また、電源起動時のソフトスタート期間ＴＳＳにおいてドレイン電流ＩＤＳの最大電流検出値を通常動作時よりも小さく設定することによって、単位時間当たりのエネルギ変換量が小さくなり、出力電圧ＶＯＵＴを滑らかに立ち上げることができる。
【０１２２】
スイッチング周期Ｔ３以降は、出力電圧ＶＯＵＴの上昇とともに、ドレイン電流ＩＤＳの傾きが緩やかになり、回生電流ＩＦＲＤの傾きが急峻となり、初期電流値が小さくなっていくので、ブランキング時間をＴＢＬＫｓからＴＢＬＫへ変化させ、かつドレイン電流ＩＤＳの最大電流検出値をＩＬＩＭＩＴｓｓからＩＬＩＭＩＴへ変化させても、ドレイン電流ＩＤＳがフィードバック信号制御回路ＦＢ１７で決定される電流検出値ＩＬＩＭＲで制限され、主スイッチング素子２のオン期間が、通常動作時のブランキング時間ＴＢＬＫと検出遅れ時間Ｔｄの合計値よりも長くなる。
【０１２３】
なお、図２（ｃ）、（ｄ）では、電源起動時のソフトスタート期間ＴＳＳにおけるブランキング時間と最大電流検出値をそれぞれ通常動作時の１／２に設定する場合について説明したが、これに限定される必要はない。
【０１２４】
また、図２（ｃ）、（ｄ）では、電源起動時のソフトスタート期間ＴＳＳにおけるブランキング時間を通常動作時の１／２に設定する場合について説明したが、ソフトスタート期間発生回路２５により決定されるソフトスタート期間ＴＳＳの開始時を最小値として、ソフトスタート期間ＴＳＳ中にブランキング時間が徐々に長くなる構成としてもよい。さらに、この場合、ソフトスタート期間ＴＳＳ中にブランキング時間が段階的（またはデジタル的）に長くなる構成としてもよい。このような構成としても、上記したように、スイッチング周期Ｔ３以降は、出力電圧ＶＯＵＴの上昇とともに、ドレイン電流ＩＤＳの傾きが緩やかになり、回生電流ＩＦＲＤの傾きが急峻となり、初期電流値が小さくなるので、ドレイン電流ＩＤＳのピーク値は減少していき、やがて、ブランキング時間がＴＢＬＫｓからＴＢＬＫとなっても、ドレイン電流ＩＤＳがフィードバック信号制御回路ＦＢ１７で決定される電流検出値ＩＬＩＭＲで制限され、主スイッチング素子２のオン期間が、通常動作時のブランキング時間ＴＢＬＫと検出遅れ時間Ｔｄの合計値よりも長くなる。この構成によれば、ソフトスタート期間ＴＳＳ経過後の通常動作時に必要なブランキング時間にスムーズに移行することが可能となる。
【０１２５】
また、図２（ｄ）では、電源起動時のソフトスタート期間ＴＳＳにおける最大電流検出値を通常動作時の１／２に設定する場合について説明したが、ソフトスタート期間発生回路２５により決定されるソフトスタート期間ＴＳＳの開始時を最小値として、ソフトスタート期間ＴＳＳ中にクランプ回路１８が生成するクランプ信号の電圧レベルが徐々に増加して、ドレイン電流ＩＤＳの最大電流検出値が徐々に増加する構成としてもよい。さらに、この場合、ソフトスタート期間ＴＳＳ中にクランプ信号の電圧レベルが段階的（またはデジタル的）に増加して、ドレイン電流ＩＤＳの最大電流検出値が段階的（デジタル的）に増加する構成としてもよい。このような構成としても、上記したように、スイッチング周期Ｔ３以降は、出力電圧ＶＯＵＴの上昇とともに、ドレイン電流ＩＤＳの傾きが緩やかになり、回生電流ＩＦＲＤの傾きが急峻となり、初期電流値が小さくなるので、ドレイン電流ＩＤＳのピーク値は減少していき、やがて、ブランキング時間がＴＢＬＫｓからＴＢＬＫとなり、ドレイン電流ＩＤＳの最大電流検出値がＩＬＩＭＩＴｓｓからＩＬＩＭＩＴとなっても、ドレイン電流ＩＤＳがフィードバック信号制御回路ＦＢ１７で決定される電流検出値ＩＬＩＭＲで制限され、主スイッチング素子２のオン期間が、通常動作時のブランキング時間ＴＢＬＫと検出遅れ時間Ｔｄの合計値よりも長くなる。この構成によれば、ソフトスタート期間ＴＳＳ経過後の通常動作時に必要な最大電流検出値（過電流検出値）にスムーズに移行することが可能となる。また、時間の経過とともに、スイッチングトランス１の出力側に伝達されるエネルギが大きくなるため、ソフトスタート期間ＴＳＳ経過後に出力電圧ＶＯＵＴが所定の電圧値に達することができず起動不良状態となることがない。
【０１２６】
本実施の形態１では、主スイッチング素子２と制御回路ブロック３が同一基板上に集積化され、１つのパッケージに組み込まれている場合について説明した。このように、主スイッチング素子２と制御回路ブロック３が組み込まれたパッケージを用いてスイッチング電源装置を構成することにより、スイッチング電源装置の部品点数を大幅に削減することができる。さらに、主スイッチング素子２に流れるドレイン電流ＩＤＳの検出がパッケージ内部で行われるため、その検出に外部からのノイズなどの影響が及ぶ可能性が低くなる。よって、ドレイン電流ＩＤＳの誤検出の確率を低くすることができ、安全性を高めることができる。
【０１２７】
（実施の形態２）
続いて、本発明の実施の形態２について説明する。図３は本実施の形態２に係るスイッチング電源装置及び半導体装置の一例を示す回路図である。図３において図１に示す部材に相当する部材には図１と同じ符号を付し、それらについての説明は省略する。このスイッチング電源装置は、主スイッチング素子のスイッチング動作の制御方式として、前述の実施の形態１と同様に電流モードのＰＷＭ制御を採用している。
【０１２８】
図３に示すように、このスイッチング電源装置は、エネルギ変換回路７が、エネルギ変換器であるコイル２７、平滑用コンデンサ６、および整流ダイオード２８からなる直列回路で構成されており、出力負荷が正極性のチョッパ方式降圧型となっている。詳しくは、コイル２７の一端が平滑用コンデンサ６の一端に接続し、平滑用コンデンサ６の他端が整流ダイオード２８のアノードに接続し、整流ダイオード２８のカソードがコイル２７の他端に接続している。また、主スイッチング素子２の入力端子が接続する半導体装置１０のＤＲＡＩＮ端子に入力電源端子ＩＮが接続し、主スイッチング素子２の出力端子が接続するＳＯＵＲＣＥ端子に、コイル２７と整流ダイオード２８のカソードの共通接続部が接続している。また、平滑用コンデンサ６の他端と整流ダイオード２８のアノードには、基準電位となる端子ＲＥＴＵＲＮが接続している。なお、チョッパ方式のスイッチング電源装置の整流ダイオード２８には、スイッチングロスの低減のために、一般的に逆回復時間ｔｒｒの短いファーストリカバリーダイオード（ＦＲＤ）が使用される。
【０１２９】
エネルギ変換回路７は、主スイッチング素子２によりスイッチングされた入力電源電圧ＶＩＮを、入力電源電圧ＶＩＮとは電圧値が異なる出力電圧ＶＯＵＴに変換する。詳しくは、エネルギ変換回路７は、主スイッチング素子２のスイッチング動作によりコイル２７に蓄積されるエネルギを平滑用コンデンサ６によって平滑化して出力電圧ＶＯＵＴを生成する。
【０１３０】
また、このスイッチング電源装置は、制御回路ブロック３の構成が前述した実施の形態１と異なる。詳しくは、制御回路ブロック３は、ＳＳ端子電圧を基準電圧と比較して、その比較結果を示す比較信号を生成するコンパレータ２９を備えている。また、このスイッチング電源装置は、ブランキング時間調整回路を備えておらず、クランプ回路１８がＳＳ端子と接続していない。したがって、このスイッチング電源装置では、ブランキング時間ＴＢＬＫと過電流検出値（最大電流検出値ＩＬＩＭＩＴ）は一定となる。
【０１３１】
また、このスイッチング電源装置は、ゲートドライブ回路４の構成が前述した実施の形態１と異なる。詳しくは、ゲートドライブ回路４は、Ｎｃｈ型ＭＯＳトランジスタ３０と、Ｐｃｈ型ＭＯＳトランジスタ３１ａ、３１ｂと、ＯＲ回路３２で構成されている。Ｐｃｈ型ＭＯＳトランジスタ３１ａとＰｃｈ型ＭＯＳトランジスタ３１ｂは同じ電流駆動能力を有する。Ｐｃｈ型ＭＯＳトランジスタ３１ｂとＮｃｈ型ＭＯＳトランジスタ３０はプリドライバ３３を構成しており、ゲートドライブ回路４とプリドライバ３３の共通出力部は、主スイッチング素子２の制御端子に接続される。ＯＲ回路３２の一方の入力端子とプリドライバ３３の入力端子には、スイッチング制御信号生成回路２０からのスイッチング制御信号が供給され、ＯＲ回路３２の他方の入力端子にはコンパレータ２９からの比較信号が供給される。また、Ｐｃｈ型ＭＯＳトランジスタ３１ａのゲートにはＯＲ回路３２が生成する信号が供給される。
【０１３２】
以上のように構成されたスイッチング電源装置の動作について説明する。主スイッチング素子２の入力端子に接続されたＤＲＡＩＮ端子に入力電源端子ＩＮから入力電源電圧ＶＩＮ（図示はしないが、例えば商用の交流電圧をダイオードブリッジなどの整流器により整流した電圧を入力コンデンサにより平滑した電圧等の直流電圧）が印加されると、制御回路ブロック３のレギュレータ１３によりＶＤＤ端子に接続された電源用コンデンサ１１に電流が供給されて、ＶＤＤ端子電圧が上昇する。
【０１３３】
レギュレータ１３のスイッチはＶＤＤ端子電圧が一定電圧に達するまでオン状態となり、レギュレータ１３からＶＤＤ端子へ電流が供給される。その後、ＶＤＤ端子電圧が一定電圧以上になると、レギュレータ１３のスイッチはオフ状態となり、レギュレータ１３からＶＤＤ端子への電流供給が停止し、ＶＤＤ端子電圧は一定電位に保持される。
【０１３４】
起動／停止回路１４は、ＶＤＤ端子電圧が一定電圧に達するまでは、レギュレータ１３のスイッチをオン状態にし、ＶＤＤ端子電圧が一定電圧以上になると、レギュレータ１３のスイッチをオフ状態にする。また、起動／停止回路１４は、ＶＤＤ端子電圧が起動電圧に達すると起動信号を生成し、ＶＤＤ端子電圧が起動停止電圧まで低下すると起動停止信号を生成する。
【０１３５】
ソフトスタート期間発生回路２５は、起動／停止回路１４から起動信号が供給されると、定電流源からＳＳ端子に接続されたソフトスタート用コンデンサ１２に定電流を流し、ＳＳ端子電圧を上昇させる。このＳＳ端子電圧がコンパレータ２９の基準電圧よりも高くなり、コンパレータ２９が生成する比較信号の論理レベルがＬレベルに遷移するまでがソフトスタート期間ＴＳＳとなる。
【０１３６】
ソフトスタート期間ＴＳＳ中は、コンパレータ２９が生成する比較信号の論理レベルがＨレベルであるので、ＯＲ回路３２からＰｃｈ型ＭＯＳトランジスタ３１ａのゲートへ供給される信号の論理レベルもＨレベルであり、Ｐｃｈ型ＭＯＳトランジスタ３１ａはオフしている。よって、ソフトスタート期間ＴＳＳ中は、スイッチング制御信号生成回路２０からのスイッチング制御信号にしたがって、Ｐｃｈ型ＭＯＳトランジスタ３１ｂとＮｃｈ型ＭＯＳトランジスタ３０が動作して、主スイッチング素子２を駆動する。
【０１３７】
ソフトスタート期間ＴＳＳが経過した後は、コンパレータ２９が生成する比較信号の論理レベルがＬレベルであるので、スイッチング制御信号生成回路２０からのスイッチング制御信号にしたがって、Ｐｃｈ型ＭＯＳトランジスタ３１ａ、Ｐｃｈ型ＭＯＳトランジスタ３１ｂ、およびＮｃｈ型ＭＯＳトランジスタ３０が動作して、主スイッチング素子２を駆動する。
【０１３８】
このように、このスイッチング電源装置では、ソフトスタート期間ＴＳＳにおけるゲートドライブ回路４のターンオン駆動能力が、ソフトスタート期間ＴＳＳが経過した後の通常動作時に比べて低減するため、ソフトスタート期間ＴＳＳにおける主スイッチング素子２のターンオン時間を通常動作時に比べて長くすることができる。
【０１３９】
起動／停止回路１４からの起動信号により主スイッチング素子２の発振（スイッチング動作）が開始すると、ＳＯＵＲＣＥ端子を介してコイル２７、平滑用コンデンサ６、および整流ダイオード２８からなるエネルギ変換回路７に電力が供給され、エネルギ変換回路７から出力端子ＯＵＴに接続された負荷８へ出力電圧ＶＯＵＴが印加される。
【０１４０】
この出力電圧ＶＯＵＴは、出力電圧検出回路９によって検出される。出力電圧検出回路９は、出力電圧ＶＯＵＴの電圧レベルを示すフィードバック信号ＦＢ＿Ｓを生成する。このフィードバック信号ＦＢ＿ＳはＦＢ端子を介して制御回路ブロック３のフィードバック信号制御回路ＦＢ１７に供給される。
【０１４１】
フィードバック信号制御回路ＦＢ１７は、フィードバック信号ＦＢ＿Ｓを基に、負荷状態が軽くなり出力電圧ＶＯＵＴが上昇すると第１の基準電圧ＶＲを減少させ、逆に負荷状態が重くなり出力電圧ＶＯＵＴが減少すると第１の基準電圧ＶＲを上昇させる。
【０１４２】
ソフトスタート期間ＴＳＳ経過後の通常動作時においては、ドレイン電流ＩＤＳの検出値（電流検出値ＩＬＩＭＲ）に対応する第１の基準電圧ＶＲが比較器１９の基準電圧となっており、負荷状態が軽くなり第１の基準電圧ＶＲが減少すると、ドレイン電流ＩＤＳの検出値が減少して主スイッチング素子２のオン時間が短くなり、主スイッチング素子２に流れるドレイン電流ＩＤＳのピーク値（最大電流値）が減少し、出力電圧ＶＯＵＴが減少する。逆に負荷状態が重くなり第１の基準電圧ＶＲが上昇すると、ドレイン電流ＩＤＳの検出値が上昇して主スイッチング素子２のオン時間が長くなり、主スイッチング素子２に流れるドレイン電流ＩＤＳのピーク値（最大電流値）が上昇し、出力電圧ＶＯＵＴが上昇する。このスイッチング電源装置は、このように電流モードによるＰＷＭ制御を実行して、出力電圧ＶＯＵＴを所定の電圧値に安定化している。
【０１４３】
続いて、主スイッチング素子２に流れるドレイン電流ＩＤＳついて、図４、図５を用いて説明する。図４、図５はドレイン電流ＩＤＳの状態を示す波形図（タイムチャート）である。
【０１４４】
図４は、電源起動後に十分な時間が経過してソフトスタート期間ＴＳＳが終了し、出力電圧ＶＯＵＴが所定の電圧値に安定化された通常動作時における、主スイッチング素子２に流れるドレイン電流ＩＤＳと整流ダイオード２８のアノードからカソードに流れる回生電流ＩＦＲＤの波形を示している。
【０１４５】
チョッパ方式のスイッチング電源装置の場合、通常動作時におけるスイッチング制御信号のオンデューティは、入力電源電圧ＶＩＮと出力電圧ＶＯＵＴとの電圧差で決定される。また、主スイッチング素子２に流れるドレイン電流ＩＤＳの電流波形が連続モードとなるのか不連続モードとなるのかについても、入力電源電圧ＶＩＮと出力電圧ＶＯＵＴとの電圧差で決定される。
【０１４６】
図４（ａ）は、ドレイン電流ＩＤＳの電流波形が不連続モードの場合のドレイン電流ＩＤＳと回生電流ＩＦＲＤの波形を示している。図４（ａ）において、主スイッチング素子２がオンしている期間をＴｏｎ、その期間に流れるドレイン電流の電流波形をＩＤＳ、主スイッチング素子２がオフしている期間にエネルギ変換回路７の整流ダイオード２８に回生電流ＩＦＲＤが流れている期間をＴｏｆｆ１、その期間に流れる回生電流の電流波形をＩＦＲＤ、主スイッチング素子２がターオフする際に流れている電流の電流値をＩＤｐｅａｋ、主スイッチング素子２がターンオンする際に流れるスパイク電流成分の電流値をIｓｐ１とする。
【０１４７】
通常動作時においては、ドレイン電流ＩＤＳは、クランプ回路１８で決定される最大電流検出値ＩＬＩＭＩＴ以下のフィードバック信号制御回路ＦＢ１７で決定される電流検出値ＩＬＩＭＲ（絶対値はＩＬＩＭＩＴ以下の任意の値）によって制限され、ドレイン電流ＩＤＳが電流検出値ＩＬＩＭＲに達すると、所定の検出遅れ時間Ｔｄ後に主スイッチング素子２がターンオフする。このとき、ドレイン電流ＩＤＳの電流値はＩＤｐｅａｋに達する（ＩＬＩＭＩＴ、ＩＬＩＭＲ、Ｔｄは図示せず。）。
【０１４８】
主スイッチング素子２がオンしている期間Ｔｏｎにコイル２７に蓄積されたエネルギによって、主スイッチング素子２がオフしている期間に、コイル２７から平滑用コンデンサ６、整流ダイオード２８のループに回生電流ＩＦＲＤが流れる。整流ダイオード２８に流れる回生電流ＩＦＲＤは、ＩＤｐｅａｋと同じ値のピーク値から一定の傾きで減少していく。不連続モードの場合、次に主スイッチング素子２がターンオンする前に、コイル２７に蓄積されたエネルギが無くなるので、主スイッチング素子２がターンオンする際には、回生電流ＩＦＲＤは流れていない。
【０１４９】
主スイッチング素子２がターンオンする際には、主スイッチング素子２のオフ期間に主スイッチング素子２や整流ダイオード２８等の寄生容量等に充電された電流がスパイク電流として流れる。但し、寄生容量値は数ｐＦ程度なので、スパイク電流成分の電流値Ｉｓｐ１はＩＤｐｅａｋよりもはるかに微小な値となる。
【０１５０】
図４（ｂ）は、ドレイン電流ＩＤＳの電流波形が連続モードの場合のドレイン電流ＩＤＳと回生電流ＩＦＲＤの波形を示している。図４（ｂ）において、主スイッチング素子２がオンしている期間をＴｏｎ、その期間に流れるドレイン電流の電流波形をＩＤＳ、主スイッチング素子２がオフしている期間をＴｏｆｆ２、その期間に流れる回生電流の電流波形をＩＦＲＤ、主スイッチング素子２がターオフする際に流れている電流の電流値をＩＤｐｅａｋ、主スイッチング素子２がターンオンする際に流れる電流のうち、スパイク電流成分の電流値をＩｓｐ２、スパイク電流成分以外の初期電流の電流値をＩｓとする。
【０１５１】
通常動作時においては、ドレイン電流ＩＤＳは、クランプ回路１８で決定される最大電流検出値ＩＬＩＭＩＴ以下のフィードバック信号制御回路ＦＢ１７で決定される電流検出値ＩＬＩＭＲ（絶対値はＩＬＩＭＩＴ以下の任意の値）によって制限され、ドレイン電流ＩＤＳが電流検出値ＩＬＩＭＲに達すると、所定の検出遅れ時間Ｔｄ後に主スイッチング素子２がターンオフする。このとき、ドレイン電流ＩＤＳの電流値はＩＤｐｅａｋに達する（ＩＬＩＭＩＴ、ＩＬＩＭＲ、Ｔｄは図示せず。）。
【０１５２】
主スイッチング素子２がオンしている期間Ｔｏｎにコイル２７に蓄積されたエネルギによって、主スイッチング素子２がオフしている期間に、コイル２７から平滑用コンデンサ６、整流ダイオード２８のループに回生電流ＩＦＲＤが流れる。整流ダイオード２８に流れる回生電流ＩＦＲＤは、ＩＤｐｅａｋと同じ値のピーク値から一定の傾きで減少していく。連続モードの場合、次に主スイッチング素子２がターンオンする直前まで整流ダイオード２８に順方向電圧が印加されているため、主スイッチング素子２がターンオンする際にも回生電流ＩＦＲＤは流れており、そのときの正の電流値がドレイン電流ＩＤＳの初期電流値Ｉｓとなる。
【０１５３】
主スイッチング素子２がターンオンすると、整流ダイオード２８に印加される電圧が順方向電圧から逆方向電圧に変化するため、整流ダイオード２８のカソードからアノード方向に負の電流、すなわち逆回復電流Ｉｒｒが流れる。このとき、整流ダイオード２８に印加される電圧は主スイッチング素子２を介して印加されており、またチョッパ方式のスイッチング電源装置の場合、整流ダイオード２８と主スイッチング素子２は直接接続されているため、逆回復電流Ｉｒｒと同じ電流値の電流が主スイッチング素子２にも流れる。また、このとき、主スイッチング素子２のオフ期間に主スイッチング素子２や整流ダイオード２８等の寄生容量に充電された電流も流れる。
【０１５４】
なお、フライバック方式のスイッチング電源装置等では、整流ダイオードと主スイッチング素子との間に磁気結合したトランスが介在しており、整流ダイオードの逆回復電流Ｉｒｒと同じ電流値の電流は主スイッチング素子には流れない。
【０１５５】
主スイッチング素子２がターンオンする際に発生するスパイク電流成分の電流値Ｉｓｐ２は、主スイッチング素子２のオフ期間に主スイッチング素子２や整流ダイオード２８等の寄生容量に充電された電流の電流値と逆回復電流Ｉｒｒの電流値の和となる。逆回復電流Ｉｒｒの電流値は、整流ダイオード２８の固有特性である逆回復時間ｔｒｒに依存するが、それ以外にも、印加される逆方向電圧に大きく依存する。すなわち逆方向電圧が高くてｄＶ／ｄｔ及びｄＩ／ｄｔが高く、高速で電位変動が起こるほど、逆回復電流Ｉｒｒの電流値は大きくなる。また、逆方向電圧が印加される際に流れていた順方向電流の電流値（初期電流値Ｉｓ）が大きいほどｄＩ／ｄｔが高いため、逆回復電流Ｉｒｒの電流値も大きくなる。
【０１５６】
以上のように、連続モードの場合、主スイッチング素子２のターンオン時に流れる電流の電流値は初期電流値Ｉｓとスパイク電流成分の電流値Ｉｓｐ２の合計値となり、不連続モードの場合に主スイッチング素子２のターンオン時に流れる電流の電流値Ｉｓｐ１よりもはるかに大きな値となる。
【０１５７】
図５は、電源起動時のソフトスタート期間ＴＳＳにおける、主スイッチング素子に流れるドレイン電流ＩＤＳの波形を示しており、図５（ａ）は従来の一般的なチョッパ方式のスイッチング電源装置におけるドレイン電流ＩＤＳの波形を、図５（ｂ）は本実施の形態２に係るスイッチング電源装置におけるドレイン電流ＩＤＳの波形をそれぞれ示している。
【０１５８】
図５において、主スイッチング素子がオンしている期間をＴｏｎ、その期間に主スイッチング素子に流れるドレイン電流の電流波形をＩＤＳ、主スイッチング素子がオフしている期間をＴｏｆｆ２、ドレイン電流ＩＤＳのスイッチング周期ごとの最大電流値（ピーク値）をＩＤｐｅａｋ、ドレイン電流ＩＤＳのスイッチング周期ごとの初期電流値をＩｓ、スイッチング周期ごとのスパイク電流成分の電流値をＩｓｐ２、主スイッチング素子の最大許容電流値をＩＭＡＸとする。また、主スイッチング素子がスイッチング動作するスイッチング周期をＴ１、Ｔ２、Ｔ３、Ｔ４とする。なお、期間Ｔｏｆｆ２に整流ダイオードのアノードからカソードに流れる回生電流ＩＦＲＤを二点鎖線で示している。
【０１５９】
図５（ａ）に示すように、電源起動時は入力電源電圧ＶＩＮが高く、出力電圧ＶＯＵＴが限りなくゼロに近いため、主スイッチング素子がオンしている期間Ｔｏｎに流れるドレイン電流ＩＤＳの電流波形の傾きが急峻になり、また主スイッチング素子がオフしている期間Ｔｏｆｆ２に整流ダイオードに流れる回生電流ＩＦＲＤの電流波形の傾きが緩やかになる。そのため、電源起動時は、主スイッチング素子に流れるドレイン電流ＩＤＳの電流波形は連続モードとなる。したがって、従来の一般的なスイッチング電源装置のように主スイッチング素子のオン時間を最小にしても、過電流検出値を低く抑えても、図５（ａ）に示すようにスイッチング周期Ｔ１、Ｔ２においては、主スイッチング素子が最小オン期間で駆動されてドレイン電流ＩＤＳの初期電流値および最大電流値（ピーク値）が増加する最小パルス駆動が繰り返され、ドレイン電流ＩＤＳの初期電流値Ｉｓおよびピーク値ＩＤｐｅａｋが増加する。
【０１６０】
さらに、主スイッチング素子がターンオンする際には、整流ダイオードに印加される電圧が順方向電圧から逆方向電圧に変化するため、整流ダイオードに逆回復電流Ｉｒｒが流れ、主スイッチング素子に、主スイッチング素子のオフ期間に主スイッチング素子や整流ダイオード等の寄生容量に充電された電流と逆回復電流Ｉｒｒの和であるスパイク電流が流れる。電源起動時にはスイッチング周期ごとにドレイン電流ＩＤＳの初期電流値Ｉｓが大きくなるため、スパイク電流成分の電流値Ｉｓｐ２もスイッチング周期ごとに増加する。
【０１６１】
この結果、最小パルス駆動が続くと、ドレイン電流ＩＤＳの初期電流値Ｉｓとスパイク電流成分の電流値Ｉｓｐ２がスイッチング周期ごとに増加し、スパイク電流成分の電流値Ｉｓｐ２の増加率がドレイン電流ＩＤＳのピーク値ＩＤｐｅａｋの増加率よりも大きいために、初期電流値Ｉｓにスパイク電流成分の電流値Ｉｓｐ２を加算した電流値がドレイン電流ＩＤＳのピーク値ＩＤｐｅａｋよりも高くなる。
【０１６２】
次に、スイッチング周期Ｔ３において、出力電圧ＶＯＵＴが少し上昇した場合について説明する。スイッチング周期ごとにコイルの出力側から伝達されるエネルギによって出力電圧ＶＯＵＴは徐々に上昇する。その結果、主スイッチング素子がオンしている期間Ｔｏｎに主スイッチング素子に流れるドレイン電流ＩＤＳの電流波形の傾きは、スイッチング周期Ｔ２における傾きよりも緩やかになる。また、主スイッチング素子がオフしている期間Ｔｏｆｆ２に整流ダイオードに流れる回生電流ＩＦＲＤの電流波形の傾きは、スイッチング周期Ｔ２における傾きよりも急峻になる。回生電流ＩＦＲＤの電流波形の傾きの違いを示すために、スイッチング周期Ｔ２における回生電流ＩＦＲＤの波形と同じ波形を破線で示す。
【０１６３】
このように、出力電圧ＶＯＵＴの上昇とともに、主スイッチング素子に流れるドレイン電流ＩＤＳの増加量は若干減少するが、ドレイン電流ＩＤＳの初期電流値Ｉｓとスパイク電流成分の電流値Ｉｓｐ２が上昇することを防ぐことはできない。
【０１６４】
以上説明した動作の結果、従来の一般的なスイッチング電源装置のように主スイッチング素子のオン時間を最小にしても、過電流検出値を低く抑えても、図５（ａ）に示すように、初期電流値Ｉｓにスパイク電流成分の電流値Ｉｓｐ２を加算した電流値が最大許容電流値ＩＭＡＸ以上となり、スイッチング素子の劣化や破壊が起こる。
【０１６５】
これに対して、本実施の形態２に係るスイッチング電源装置は、通常動作時には２つのＰｃｈ型ＭＯＳトランジスタ３１ａ、３１ｂの電流駆動能力で主スイッチング素子２をターンオンさせ、電源起動時のソフトスタート期間ＴＳＳにおいては、Ｐｃｈ型ＭＯＳトランジスタ３１ｂのみの電流駆動能力で主スイッチング素子２をターンオンさせており、ソフトスタート期間ＴＳＳにおいてゲートドライブ回路４のターンオン駆動能力が半減する構成となっている。その結果、ソフトスタート期間ＴＳＳにおける主スイッチング素子２のターンオン時間が通常動作時におけるターンオン時間よりも長くなり、ｄＶ／ｄｔ及びｄＩ／ｄｔが緩やかになるため、逆回復電流Ｉｒｒを小さく抑えることができ、スパイク電流成分の電流値Ｉｓｐ２を小さく抑えることができる。したがって、図５（ｂ）に示すように、スイッチング周期ごとに増加するドレイン電流ＩＤＳの初期電流値Ｉｓとスパイク電流成分の電流値Ｉｓｐ２を小さく抑えることができ、初期電流値Ｉｓにスパイク電流成分の電流値Ｉｓｐ２を加算した電流値が主スイッチング素子２の最大許容電流値ＩＭＡＸ以上まで大きくなることを防ぐことができ、主スイッチング素子２を劣化や損傷から保護する過電流保護を実現できる。
【０１６６】
なお、本実施の形態２では、ソフトスタート期間ＴＳＳにおけるゲートドライブ回路４のターンオン駆動能力を通常動作時から半減させた場合について説明したが、これに限定される必要はない。
【０１６７】
（実施の形態３）
続いて、本発明の実施の形態３について説明する。図６は本実施の形態３に係るスイッチング電源装置及び半導体装置の一例を示す回路図である。図６において図１および図３に示す部材に相当する部材には図１および図３と同じ符号を付し、それらについての説明は省略する。
【０１６８】
図６に示すように、このスイッチング電源装置は、前述した実施の形態１と同様に、制御回路ブロック３がブランキング時間調整回路２６を備えており、クランプ回路１８がＳＳ端子と接続している点で、前述した実施の形態２と異なる。
【０１６９】
この構成により、ソフトスタート期間ＴＳＳにおいて、ゲートドライバ回路４のターンオン駆動能力を低減させるだけでなく、ブランキング時間を通常動作時よりも短くすることができ、さらに、主スイッチング素子２に流れるドレイン電流ＩＤＳの最大電流検出値を通常動作時よりも小さくすることができる。
【０１７０】
したがって、電源起動時に最小パルス駆動となった場合でも、主スイッチング素子２のターンオン時に流れる電流（初期電流にスパイク電流を加えた電流）の電流値と、主スイッチング素子２のターンオフ時に流れるドレイン電流ＩＤＳの電流値を共に低減することが可能となり、主スイッチング素子２に流れる電流の電流値が主スイッチング素子２の最大許容電流値以上となることを防ぐことができ、主スイッチング素子２を劣化や損傷から保護するより安全な過電流保護を実現できる。
【０１７１】
また、電源起動時のソフトスタート期間ＴＳＳにおいてドレイン電流ＩＤＳの最大電流検出値を通常動作時よりも小さく設定することによって、単位時間当たりのエネルギ変換量が小さくなり、出力電圧ＶＯＵＴを滑らかに立ち上げることができる。
【０１７２】
なお、実施の形態１で説明したように、電源起動時のソフトスタート期間ＴＳＳにおけるブランキング時間が、ソフトスタート期間ＴＳＳの開始時を最小値として、ソフトスタート期間ＴＳＳ中に徐々に長くなる構成としてもよい。さらに、この場合、ソフトスタート期間ＴＳＳ中にブランキング時間が階段的（またはデジタル的）に長くなる構成としてもよい。このようにすれば、ソフトスタート期間ＴＳＳ経過後の通常動作時に必要なブランキング時間にスムーズに移行することが可能となる。
【０１７３】
また実施の形態１で説明したように、電源起動時のソフトスタート期間ＴＳＳにおけるクランプ信号の電圧レベルが、ソフトスタート期間ＴＳＳの開始時を最小値として、ソフトスタート期間ＴＳＳ中に徐々に増加する構成としてもよい。さらに、この場合、ソフトスタート期間ＴＳＳ中にクランプ信号の電圧レベルが段階的（またはデジタル的）に増加して、ドレイン電流ＩＤＳの最大電流検出値が段階的（またはデジタル的）に増加する構成としてもよい。このようにすれば、ソフトスタート期間ＴＳＳ経過後の通常動作時に必要な最大電流検出値（過電流検出値）にスムーズに移行することが可能となる。また、時間の経過とともに、コイル２７の出力側に伝達されるエネルギが大きくなるため、ソフトスタート期間ＴＳＳ経過後に出力電圧ＶＯＵＴが所定の電圧値に達することができず起動不良状態となることがない。
【０１７４】
（実施の形態４）
続いて、本発明の実施の形態４について説明する。本実施の形態４に係るスイッチング電源装置及び半導体装置は、ソフトスタート期間発生回路２５の構成が、前述した実施の形態１ないし３と異なる。図７に、本実施の形態４に係るスイッチング電源装置及び半導体装置が備えるソフトスタート期間発生回路２５の一例を示す。
【０１７５】
図７に示すように、このソフトスタート期間発生回路２５は、ＳＳ端子に接続する図示しないソフトスタート用コンデンサへ定電流ＩＬＳ（ＳＳ１）を供給する第１の定電流源３４と、ＳＳ端子に接続する図示しないソフトスタート用コンデンサから定電流ＩＬＳ（ＳＳ２）で電流を引き抜く第２の定電流源３５と、ＳＳ端子に反転入力端子が接続し、非反転入力端子に予め設定された基準電圧ＶＬＳ２が印加されるコンパレータ３６と、ＳＳ端子に反転入力端子が接続し、非反転入力端子に予め設定された基準電圧ＶＬＳ１（＜基準電圧ＶＬＳ２）が印加されるコンパレータ３７と、コンパレータ３６とコンパレータ３７の共通出力部からの信号を反転させるインバータ３８と、コンパレータ３６とコンパレータ３７の共通出力部からの信号が供給されるカウンタ回路３９と、ＳＳ端子に接続する図示しないソフトスタート用コンデンサへ定電流ＩＬＳ（ＳＳ３）を供給する第３の定電流源４０と、第１の定電流源３４とＳＳ端子との間に介在し、図示しない起動／停止回路からの信号により状態が制御されるスイッチ４１と、スイッチ４１とＳＳ端子との間に介在し、コンパレータ３６とコンパレータ３７の共通出力部からの信号により状態が制御されるスイッチ４２と、第２の定電流源３５とＳＳ端子との間に介在し、インバータ３８からの信号により状態が制御されるスイッチ４３と、コンパレータ３６とコンパレータ３７の共通出力部からの信号により状態が制御され、コンパレータ３６への電源供給を決定するスイッチ４４と、インバータ３８からの信号により状態が制御され、コンパレータ３７への電源供給を決定するスイッチ４５と、第３の定電流源４０とＳＳ端子との間に介在し、カウンタ回路３９が生成するソフトスタート期間の終了を示す信号ＳＳ＿ＥＮＤにより状態が制御されるスイッチ４６と、を備える。
【０１７６】
このソフトスタート期間発生回路２５において、２つの定電流源３４、３５は、図示しないソフトスタート用コンデンサを充放電する。また、２つのコンパレータ３６、３７は、図示しないソフトスタート用コンデンサの電圧レベル（ＳＳ端子電圧）の上限を基準電圧ＶＬＳ２で検出し、下限を基準電圧ＶＬＳ１で検出する。また４つのスイッチ４２、４３、４４、４５は、２つのコンパレータ３６、３７が生成する信号に基づき、図示しないソフトスタート用コンデンサの充電と放電を切り替える。また、カウンタ回路３９は、２つのコンパレータ３６、３７が生成する信号に基づきカウント値をカウントアップし、カウント値が所定値に達するとソフトスタート期間の終了を示す信号ＳＳ＿ＥＮＤを生成する。
【０１７７】
図示しない起動／停止回路から各ブロックへ起動信号が供給される前は、ＳＳ端子電圧はＳＯＵＲＣＥ端子電圧と同電位に固定されており、その起動／停止回路から各ブロックへ起動信号が供給されると、ＳＳ端子電圧の固定が解除される（図示しない）。
【０１７８】
図示しない起動／停止回路から起動信号が各ブロックへ供給されたとき、その停止起動／停止回路からの起動信号によりスイッチ４１はオン状態となる。また、このとき、ＳＳ端子電圧はＶＬＳ１とＶＬＳ２よりも低い。また、このとき、スイッチ４４、４５は共にオン状態となっている。よって、このときコンパレータ３６、３７から論理レベルがＨレベルの信号が発生する。
【０１７９】
スイッチ４２、４４は、コンパレータ３６とコンパレータ３７の共通出力部から論理レベルがＨレベルの信号が供給されている期間にオン状態となり、論理レベルがＬレベルの信号が供給されている期間にオフ状態となる。一方、スイッチ４３、４５は、コンパレータ３６とコンパレータ３７の共通出力部から論理レベルがＬレベルの信号が供給されている期間にオン状態となり、論理レベルがＨレベルの信号が供給されている期間にオフ状態となる。
【０１８０】
したがって、起動信号が各ブロックへ供給されたときには、スイッチ４４はオン状態を維持し、スイッチ４５がオフ状態となるので、コンパレータ３６には内部回路用電源電圧（制御回路ブロック３の電源電圧）が供給されるが、コンパレータ３７には内部回路用電源電圧が供給されなくなり、コンパレータ３７は動作を停止し、コンパレータ３６とコンパレータ３７の共通出力部からは、コンパレータ３６が生成する論理レベルがＨレベルの信号が供給される。その結果、第１の定電流源３４からの定電流ＩＬＳ（ＳＳ１）がＳＳ端子を介して図示しないソフトスタート用コンデンサに供給される。また、このとき、カウンタ回路３９は論理レベルがＨレベルの信号を受信する。
【０１８１】
定電流ＩＬＳ（ＳＳ１）により図示しないソフトスタート用コンデンサが充電され、ＳＳ端子電圧がＶＬＳ２に達すると、コンパレータ３６は論理レベルがＬレベルの信号を発生する。この結果、スイッチ４２がオフ状態となり、第１の定電流源３４から図示しないソフトスタート用コンデンサへの定電流ＩＬＳ（ＳＳ１）の供給が停止する。そして、スイッチ４３がオン状態となり、第２の定電流源３５が定電流ＩＬＳ（ＳＳ２）で図示しないソフトスタート用コンデンサを放電させる。また、このとき、スイッチ４４がオフ状態となり、スイッチ４５がオン状態となるので、コンパレータ３６の動作が停止する一方で、コンパレータ３７が動作を開始して、論理レベルがＬレベルの信号を発生する。また、このとき、カウンタ回路３９は論理レベルがＬレベルの信号を受信する。
【０１８２】
次に、定電流ＩＬＳ（ＳＳ２）により図示しないソフトスタート用コンデンサが放電され、ＳＳ端子電圧がＶＬＳ１まで低下すると、コンパレータ３７は論理レベルがＨレベルの信号を発生する。この結果、スイッチ４３がオフ状態となり、第２の定電流源３５による図示しないソフトスタート用コンデンサの放電が停止する。そして、スイッチ４２がオン状態となり、第１の定電流源３４から図示しないソフトスタート用コンデンサへの定電流ＩＬＳ（ＳＳ１）の供給が開始する。また、このとき、スイッチ４５がオフ状態となり、スイッチ４４がオン状態となるので、コンパレータ３７の動作が停止する一方で、コンパレータ３６が動作を開始して、論理レベルがＨレベルの信号を発生する。また、このとき、カウンタ回路３９は論理レベルがＨレベルの信号を受信して、カウント値をカウントアップする。
【０１８３】
以上説明した一連の動作が複数回繰り返されて、カウンタ回路３９のカウント値が所定値に達すると、カウンタ回路３９は、ソフトスタート期間の終了を示す信号ＳＳ＿ＥＮＤを生成する。ＳＳ_ＥＮＤ信号はスイッチ４６をオン状態にし、第３の定電流源４０からの定電流ＩＬＳ（ＳＳ３）を図示しないソフトスタート用コンデンサへ供給させる。また、ＳＳ_ＥＮＤ信号が発生すると、スイッチ４４、４５は共にオフ状態となりコンパレータ３６、３７は動作を停止する（図示しない）。この結果、ソフトスタート期間が終了すると、ＳＳ端子電圧は内部回路用電源電圧まで上昇して固定される。
【０１８４】
以上説明したソフトスタート期間発生回路２５を使用すると、ソフトスタート期間が定電流値とソフトスタート用コンデンサの容量値とカウンタ回路のカウント値によって決定されるので、半導体装置に外付けするソフトスタート用コンデンサの容量値を小さくすることが可能となる。
【０１８５】
なお、カウンタ回路３９がカウント値に応じた電圧レベルの信号を発生させる構成としてもよい。このようにすれば、クランプ回路で決定される過電流検出値をソフトスタート期間中に徐々に高くしたり、ブランキング時間調整回路によってソフトスタート期間中にブランキング時間を徐々に長くすることが可能となる。
【０１８６】
（実施の形態５）
続いて、本発明の実施の形態５について説明する。図８は本実施の形態５に係るスイッチング電源装置及び半導体装置の一例を示す回路図である。図８において図１、図３、および図６に示す部材に相当する部材には図１、図３、および図６と同じ符号を付し、それらについての説明は省略する。
【０１８７】
図８に示すように、このスイッチング電源装置は、主スイッチング素子２に流れるドレイン電流を検出するための構成と、スパイク電流によって主スイッチング素子２がターンオフしてしまう誤動作を防止するための構成が、前述した実施の形態１ないし３と異なる。また、このスイッチング電源装置は、半導体装置１０へ主スイッチング素子２の発振開始タイミングを決める信号が供給されると、主スイッチング素子２の発振を開始し、半導体装置１０へ主スイッチング素子２の発振停止タイミングを決める信号が供給されると、主スイッチング素子２の発振を停止する構成となっている点で、前述した実施の形態１ないし３と異なる。
【０１８８】
まず、このスイッチング電源装置におけるドレイン電流を検出するための構成について説明する。前述した実施の形態１ないし３に係るスイッチング電源装置では、ドレイン電流検出回路１６は主スイッチング素子２のオン電圧を基に主スイッチング素子２に流れるドレイン電流を検出する構成であった。これに対して、このスイッチング電源装置のドレイン電流検出回路１６は、副スイッチング素子４７と、副スイッチング素子４７に流れる電流が供給される抵抗４８とからなる直列回路が主スイッチング素子２に並列接続された構成となっている。詳しくは、副スイッチング素子４７の入力端子は主スイッチング素子２の入力端子に接続しており、副スイッチング素子４７の出力端子は主スイッチング素子２の出力端子に抵抗４８を介して接続している。また、副スイッチング素子４７の制御端子は主スイッチング素子２の制御端子に接続しており、ゲートドライブ回路４が副スイッチング素子４７と主スイッチング素子２を共通に駆動する構成となっており、この副スイッチング素子４７には、主スイッチング素子２に流れる電流よりも電流値が小さく、且つ主スイッチング素子２に流れる電流に対して電流値が一定の比率の電流が流れる。 
【０１８９】
このように構成されたドレイン電流検出回路１６は、副スイッチング素子４７に流れる電流の電流値に応じた電圧値の電圧を抵抗４８の両端に発生させる。この抵抗４８に発生する電圧が、ドレイン電流ＩＤＳの電流レベルを示す素子電流検出信号として比較器１９に供給される。
【０１９０】
前述した実施の形態１ないし３に係るスイッチング電源装置のように、主スイッチング素子２のオン電圧を基に主スイッチング素子２のドレイン電流を検出する構成では、主スイッチング素子２がオフ状態からオン状態に移行してから一定の時間（一般的には数百ｎｓｅｃ）、ドレイン電流を正確に検出できない。これに対して、本実施の形態５のように、抵抗４８に流れる電流を基に主スイッチング素子２のドレイン電流を検出する構成によれば、主スイッチング素子２がオフ状態からオン状態に移行した直後であっても、確実かつ正確にドレイン電流を検出することができる。
【０１９１】
なお、以上説明したドレイン電流を検出するための構成は、本実施の形態５に係るスイッチング電源装置に限定される構成ではなく、他の実施の形態に係るスイッチング電源装置にも適用することができる。
【０１９２】
続いて、このスイッチング電源装置におけるスパイク電流によって主スイッチング素子２がターンオフしてしまう誤動作を防止するための構成について説明する。前述した実施の形態１ないし３では、ブランキング期間発生回路２３が生成するオン時ブランキングパルス信号ＢＬＫにより、ドレイン電流検出回路１６から比較器１９へ素子電流検出信号が供給されないようにする構成であった。これに対して、このスイッチング電源装置では、比較器１９がＡＮＤ回路４９を介してスイッチング制御信号生成回路２０に接続し、一方の入力端子に比較器１９からの比較信号が供給されるＡＮＤ回路４９の他方の入力端子にブランキング期間発生回路２３からのオン時ブランキングパルス信号ＢＬＫが供給される構成となっている。詳しくは、ブランキング期間発生回路２３は、ブランキング期間に論理レベルがＬレベルの信号をＡＮＤ回路４９へ供給して、比較器１９が生成する比較信号を無効にすることで、主スイッチング素子２がターンオフするのを禁止する。
【０１９３】
なお、以上説明したスパイク電流によって主スイッチング素子２がターンオフしてしまう誤動作を防止するための構成は、本実施の形態５に係るスイッチング電源装置に限定される構成ではなく、他の実施の形態に係るスイッチング電源装置にも適用することができる。
【０１９４】
続いて、このスイッチング電源装置における主スイッチング素子２の発振開始および発振停止を制御する構成について説明する。このスイッチング電源装置は、半導体装置１０の外部に、入力電源端子ＩＮに接続される入力電源電圧検出回路（外部起動信号発生回路）５０を備える。また、このスイッチング電源装置は、半導体装置１０の外部において、ＳＳ端子にソフトスタート用コンデンサ１２だけではなく発振開始／発振停止用スイッチ５１も接続されており、ＳＳ端子が、スイッチング素子２の発振開始タイミング／発振停止タイミングを決める信号が供給される外部起動端子も兼ねている。発振開始／発振停止用スイッチ５１は、ＳＳ端子とＳＯＵＲＣＥ端子との間に接続されており、入力電源電圧検出回路５０からの信号によって状態が制御される。ここでは、ソフトスタート用コンデンサ１２の電圧は、ソフトスタート期間を決める役割だけではなく、スイッチング素子２の発振開始タイミング／発振停止タイミングを決める信号の役割も担う。また、半導体装置１０に内包される制御回路ブロック３に、一方の入力端子がＳＳ端子に接続され、他方の入力端子に予め設定された基準電圧が印加される発振開始／発振停止用コンパレータ５２が追加されている。この発振開始／発振停止用コンパレータ５２は、ソフトスタート用コンデンサ１２の電圧（ＳＳ端子電圧）と基準電圧とを比較して、その比較結果を示す信号を生成する。この信号は、起動／停止回路１４が生成する起動信号／起動停止信号の代わりに、スイッチング制御信号生成回路２０のＮＡＮＤ回路２２の入力端子に供給される。
【０１９５】
主スイッチング素子２を強制的にオフさせたい場合には、発振開始／発振停止用スイッチ５１をオン状態にする。その結果、ＳＳ端子電圧がＳＯＵＲＣＥ端子電圧と同電位となるため、発振開始／発振停止用コンパレータ５２から論理レベルがＬレベルの信号がスイッチング制御回路２２へ供給されて、主スイッチング素子２がオフ状態で保持される。主スイッチング素子２がオフ状態であっても、入力電源電圧ＶＩＮがＤＲＡＩＮ端子に印加されているので、制御回路ブロック３の電源電圧を起動電圧以上に保持することができる。
【０１９６】
また、発振開始／発振停止用スイッチ５１がオフ状態になると、ソフトスタート期間発生２５の定電流源によりソフトスタート用コンデンサ１２が充電されて、ＳＳ端子電圧が上昇する。そしてＳＳ端子電圧が、発振開始／発振停止用コンパレータ５２の基準電圧よりも高くなると、発振開始／発振停止用コンパレータ５２から論理レベルがＨレベルの信号がスイッチング制御回路２２へ供給される。その結果、主スイッチング素子２の発振を開始することができる。
【０１９７】
このように、このスイッチング電源装置は、半導体装置１０へ供給する信号によって主スイッチング素子の発振開始と発振停止を制御することが可能であり、且つ半導体装置１０へ供給する信号によって主スイッチング素子が発振を停止していても、半導体装置１０の内部回路用電源電圧は一定に保持されるため、遅れ時間のない再起動（主スイッチング素子の発振開始）が可能である。
【０１９８】
また、このスイッチング電源装置は、入力電源電圧ＶＩＮを検出して、入力電源電圧ＶＩＮが所定値に達すると、発振開始／発振停止用スイッチ５１をオフ状態にする外部起動信号を発生する入力電源電圧検出回路５０を備えた構成となっている。半導体装置１０の内部回路用電源電圧は１０Ｖ程度である。よって、電源起動時に入力電源電圧ＶＩＮが１０Ｖ以上になると制御回路ブロック３の各ブロックに電源電圧が供給されて、動作可能状態となる。そこで、入力電源電圧検出回路５０に所定値として半導体装置１０の内部回路用電源電圧以上の電圧値を設定することで、入力電源電圧ＶＩＮが所定値に達すると、遅れ時間が発生することなく主スイッチング素子の発振を開始することが可能となる。
【０１９９】
なお、以上説明した半導体装置１０へ供給する信号によって主スイッチング素子２の発振開始と発振停止を制御する構成は、本実施の形態５に係るスイッチング電源装置に限定される構成ではなく、他の実施の形態に係るスイッチング電源装置にも適用することができる。また、ここでは、ソフトスタート期間発生回路２５が定電流源とスイッチからなる場合について説明したが、図７に示す構成のソフトスタート期間発生回路２５であってもよい。この場合、発振開始／発振停止用コンパレータ５２の基準電圧を、ソフトスタート期間発生回路２５のコンパレータ３７の基準電圧ＶＬＳ１以下に設定すればよい。
【産業上の利用可能性】
【０２００】
本発明にかかるスイッチング電源装置および半導体装置は、電源起動時の突入電流や出力電圧のオーバーシュートを低減させるソフトスタート機能を有したスイッチング電源装置として有用である。
【図面の簡単な説明】
【０２０１】
【図１】本発明の実施の形態１に係るスイッチング電源装置及び半導体装置の一例を示す回路図
【図２】同実施の形態１に係るスイッチング電源装置におけるドレイン電流を示す波形図
【図３】本発明の実施の形態２に係るスイッチング電源装置及び半導体装置の一例を示す回路図
【図４】同実施の形態２に係るスイッチング電源装置の通常動作時におけるドレイン電流及び回生電流を示す波形図
【図５】同実施の形態２に係るスイッチング電源装置のソフトスタート期間におけるドレイン電流を示す波形図
【図６】本発明の実施の形態３に係るスイッチング電源装置及び半導体装置の一例を示す回路図
【図７】本発明の実施の形態４に係るスイッチング電源装置及び半導体装置が備えるソフトスタート期間発生回路の一例を示す回路図
【図８】本発明の実施の形態５に係るスイッチング電源装置及び半導体装置の一例を示す回路図
【図９】従来のスイッチング電源装置を示す回路図
【符号の説明】
【０２０２】
１      スイッチングトランス
１ａ    一次巻線
１ｂ    二次巻線
２      主スイッチング素子
３      制御回路ブロック
４      ゲートドライブ回路
５      整流ダイオード
６      平滑用コンデンサ
７      エネルギ変換回路
８      負荷
９      出力電圧検出回路
１０      半導体装置
１１      電源用コンデンサ
１２      ソフトスタート用コンデンサ
１３      レギュレータ
１４      起動／停止回路
１５      発振器
１６      ドレイン電流検出回路
１７      フィードバック信号制御回路
１８      クランプ回路
１９      比較器
２０      スイッチング制御信号生成回路
２１      フリップフロップ回路
２２      ＮＡＮＤ回路
２３      ブランキング期間発生回路
２４      スイッチ
２５      ソフトスタート期間発生回路
２６      ブランキング時間調整回路
２７      コイル
２８      整流ダイオード
２９      コンパレータ
３０      Ｎｃｈ型ＭＯＳトランジスタ
３１ａ、３１ｂ      Ｐｃｈ型ＭＯＳトランジスタ
３２      ＯＲ回路
３３      プリドライバ
３４      第１の定電流源
３５      第２の定電流源
３６、３７      コンパレータ
３８      インバータ
３９      カウンタ回路
４０      第３の定電流源
４１〜４６      スイッチ
４７      副スイッチング素子
４８      抵抗
４９      ＡＮＤ回路
５０      入力電源電圧検出回路
５１      発振開始／発振停止用スイッチ
５２      発振開始／発振停止用コンパレータ
１００      ＩＣ
１０１      端子
１０２      電源スイッチ
１０３      コンデンサ
１０４      定電流源
１０５      比較器
１０６      バイアス回路
１０７      スイッチングトランジスタ
１０８      整流ダイオード
１０９      コイル
１１０      平滑用コンデンサ
１１１      スイッチング電圧発生部
１１２      分圧回路
１１３      誤差増幅器
１１４      ＰＷＭ比較器
１１５      三角波発生器
１１６      トランジスタドライバ
【図１】
2010124573.tif 000003
【図２】
2010124573.tif 000004
【図３】
2010124573.tif 000005
【図４】
2010124573.tif 000006
【図５】
2010124573.tif 000007
【図６】
2010124573.tif 000008
【図７】
2010124573.tif 000009
【図８】
2010124573.tif 000010
【図９】
2010124573.tif 000011