(57)【要約】      （修正有）【課題】インピーダンス整合回路を構成する部品点数を増加させず、製造工程数の増加を抑制する。また、実装にあたって位置決め等の手間を緩和する構造体を提供する。【解決手段】高周波信号が扱われる半導体装置で用いられるインピーダンス整合回路４０ａと、このインピーダンス整合回路４０ａと一体に構成された半導体装置用パッケージに関して、それぞれ一枚の絶縁性基板５０ａ及び５０ｂと、絶縁性基板の１の平坦な表面上に形成された伝送線路６０ａ及び６０ｂとを備えて構成される。また、インピーダンス整合回路４０ａ及び４０ｂを半導体装置用パッケージと一体に構成する。【選択図】図１
2010165853.tif 000002
【特許請求の範囲】
【請求項１】
伝送線路を伝播する高周波信号の、入力側と出力側におけるインピーダンスを整合させるインピーダンス整合回路であって、
一枚の絶縁性基板と、
前記絶縁性基板の１の平坦な表面上に形成された伝送線路と
を備えることを特徴とするインピーダンス整合回路。
【請求項２】
伝送線路を伝播する高周波信号の、入力側と出力側におけるインピーダンスを整合させるインピーダンス整合回路を備える半導体装置用パッケージであって、
導電性の筺体と、
該筺体の底面上に形成された絶縁体部と、
該絶縁体部の１の平坦な表面上に形成された伝送線路と
を備えることを特徴とする半導体装置用パッケージ。
【請求項３】
前記絶縁性基板の厚みが、前記入力側から前記出力側にかけて階段状に変化している
ことを特徴とする請求項１に記載のインピーダンス整合回路。
【請求項４】
前記絶縁体部の厚みが、前記入力側から前記出力側にかけて階段状に変化している
ことを特徴とする請求項２に記載の半導体装置用パッケージ。
【請求項５】
前記伝送線路が、前記入力側と前記出力側の一方の側から他方の側にかけて分岐している
ことを特徴とする請求項１又は３に記載のインピーダンス整合回路。
【請求項６】
さらに、半導体素子を搭載可能な導体部を備え、
前記絶縁性基板が、前記導体部上に設けられている
ことを特徴とする請求項１、３又は５のいずれか一項に記載のインピーダンス整合回路。
【請求項７】
前記伝送線路が、前記入力側と前記出力側の一方の側から他方の側にかけて分岐している
ことを特徴とする請求項２又は４に記載の半導体装置用パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、高周波信号が扱われる半導体装置で用いられる、インピーダンス整合回路と、このインピーダンス整合回路と一体に構成された半導体装置用パッケージに関するものである。
【背景技術】
【０００２】
一般に、高周波信号が扱われるシステムでは、高周波信号が伝送される伝送線路の特性インピーダンスは５０Ωとされている。半導体装置は、出力電力を確保するために、伝送線路に並列に接続されることが行われる。一般に、半導体装置の特性インピーダンスは低いので、伝送線路と半導体装置との間にインピーダンス整合回路を設けることが広く行われている（例えば、特許文献１参照）。
【０００３】
特許文献１に開示されたインピーダンス整合回路は、一枚のセラミックス基板にμストリップラインからなる伝送線路と、スタブとを備えている。しかし、このインピーダンス整合回路は、高周波信号の周波数、セラミックス基板の厚み及び誘電率、並びに整合すべきインピーダンスにより、スタブや伝送線路の寸法がほぼ一義に決まってしまい、設計自由度が非常に低い。
【０００４】
この問題を解決するために、誘電率の異なる２枚の基板を用いて、インピーダンス整合回路を形成する技術が開示されている（例えば、非特許文献１参照）。
【０００５】
非特許文献１に開示されたインピーダンス整合回路は、互いに金線で結ばれた誘電率の異なる２枚の基板に跨って、形成されている。このように構成することにより、インピーダンス整合回路の寸法上の設計自由度は向上する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平６−６１５１号公報
【非特許文献】
【０００７】
【非特許文献１】辻聖一他、「Ｋｕ帯ＶＳＡＴ用高出力ＧａＡｓＦＥＴ」、三菱電機技報  Ｖｏｌ．７８、Ｎｏ．３、２００４、ｐｐ．４２−４５
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述の非特許文献１に開示されているインピーダンス整合回路では、新たに、
（１）インピーダンス整合回路を構成する部品点数が増すことにより、製造工程数が増加する
（２）インピーダンス整合回路を構成する２枚の基板を正確に位置合せする必要がある
（３）インピーダンス整合回路の設計にあたり、２枚の基板の接続に用いられる金線に由来して余分なインダクタンス成分を考慮する必要がある
（４）誘電率の異なる２枚の基板を使うことにより、製造コストが増加する
などの課題が生じる。
【０００９】
また、インピーダンス整合回路を実装するには、位置決め等の手間がかかる。
【００１０】
この発明は、上述の課題に鑑みてなされたものであり、この発明の目的は、上述した課題を解決するインピーダンス整合回路と、実装にあたって、位置決め等の手間が緩和される、インピーダンス整合回路が組み込まれた半導体装置用パッケージを提供することにある。
【課題を解決するための手段】
【００１１】
上述した目的を達成するために、この発明の、伝送線路を伝播する高周波信号の、入力側と出力側におけるインピーダンスを整合させるインピーダンス整合回路は、一枚の絶縁性基板と、絶縁性基板の１の平坦な表面上に形成された伝送線路とを備えて構成される。
【００１２】
上述したインピーダンス整合回路の好適な実施形態によれば、絶縁性基板の厚みが、入力側から出力側にかけて階段状に変化しているのが良い。
【００１３】
また、伝送線路が、入力側と出力側の一方の側から他方の側にかけて分岐しているのが良い。
【００１４】
また、上述したインピーダンス整合回路の好適な実施形態によれば、半導体素子を搭載可能な導体部を備え、伝送線路が形成された絶縁性基板が、導体部上に設けられているのが良い。
【００１５】
また、上述した目的を達成するために、この発明の、伝送線路を伝播する高周波信号の、入力側と出力側におけるインピーダンスを整合させるインピーダンス整合回路を備える半導体装置用パッケージは、導電性の筺体と、筺体の底面上に形成された絶縁体部と、絶縁体部の１の平坦な表面上に形成された伝送線路とを備えて構成される。
【００１６】
上述した半導体装置用パッケージの好適な実施形態によれば、絶縁体部の厚みが、入力側から出力側にかけて階段状に変化しているのが良い。
【００１７】
また、伝送線路が、入力側と出力側の一方の側から他方の側にかけて分岐しているのが良い。
【発明の効果】
【００１８】
この発明のインピーダンス整合回路は、１枚の絶縁性基板と、絶縁性基板の１の平坦な表面上に形成された伝送線路とを備えて構成される。このため、インピーダンス整合回路を構成する部品点数が増加せず、製造工程数の増加を抑制することができる。
【００１９】
また、インピーダンス整合回路が１枚の基板で構成されるので、従来の２枚の基板を用いたインピーダンス整合回路で必要な、２枚の基板の正確な位置合せが不要になる。また、２枚の基板の接続に用いられる金線に由来するインダクタンス成分の考慮が不要になる。
【００２０】
また、従来の２枚の基板を用いたインピーダンス整合回路では、誘電率の異なる２枚の基板が使われるので、製造コストが増加する。これに対し、この発明のインピーダンス整合回路は、１枚の基板で構成されるので、製造コストの増加を抑えることができる。
【００２１】
また、伝送線路を、絶縁性基板の１の平坦な表面上に形成している。このため、例えば、マイクロストリップラインで形成される伝送線路に段差がなく、設計及び製造が容易になる。
【００２２】
また、絶縁性基板の厚みが、入力側から出力側にかけて階段状に変化していることにより、インピーダンス変換が複数箇所で段階的に行われるので、変換ロスが少なくなる。
【００２３】
また、この発明の半導体装置用パッケージは、導電性の筺体に、インピーダンス整合回路が一体として形成されている。このため、半導体素子を搭載するに当たって、位置決め等の手間が緩和される。
【図面の簡単な説明】
【００２４】
【図１】第１実施形態の半導体装置用パッケージの平面図である。
【図２】第１実施形態の半導体装置用パッケージの側面図である。
【図３】マイクロストリップラインとして形成される伝送線路の設計を説明するための概略図である。
【図４】第１実施形態の半導体装置用パッケージの製造方法について説明するための工程図（１）である。
【図５】第１実施形態の半導体装置用パッケージの製造方法について説明するための工程図（２）である。
【図６】第２実施形態の半導体装置用パッケージの側面図である。
【図７】第２実施形態の半導体装置用パッケージの他の構成例の側面図である。
【図８】第２実施形態の半導体装置用パッケージの製造方法について説明するための工程図（１）である。
【図９】第２実施形態の半導体装置用パッケージの製造方法について説明するための工程図（２）である。
【発明を実施するための形態】
【００２５】
以下、図を参照して、この発明の実施の形態について説明するが、各構成要素の形状、大きさ及び配置関係については、この発明が理解できる程度に概略的に示したものに過ぎない。また、以下、この発明の好適な構成例につき説明するが、各構成要素の材質及び数値的条件などは、単なる好適例にすぎない。従って、この発明は以下の実施の形態に限定されるものではなく、この発明の構成の範囲を逸脱せずにこの発明の効果を達成できる多くの変更又は変形を行うことができる。なお、各図において、所要の領域を強調して示すために、平面図あるいは側面図に、領域を区別するためにハッチングを施して示す場合がある。
【００２６】
（第１実施形態）
図１及び図２を参照して、第１実施形態のインピーダンス整合回路及びインピーダンス整合回路を備える半導体装置用パッケージについて説明する。
【００２７】
図１は、インピーダンス整合回路を一体として備える半導体装置用パッケージの平面図である。図２は、インピーダンス整合回路を備える半導体装置用パッケージの側面図であって、フレームを一部取り除いた状態について示している。
【００２８】
半導体装置用パッケージ（以下、単にパッケージと称することもある。）に半導体素子２０が搭載された半導体装置１０は、伝送線路（図示を省略する。）に接続される。高周波信号が伝播する伝送線路の特性インピーダンスは、一般に５０Ωである。これに対し、半導体素子２０の特性インピーダンスは、数Ω程度と低い場合がある。そこで、伝送線路と半導体素子２０の特性インピーダンスの整合をとるために、インピーダンス整合回路が用いられる。
【００２９】
図１及び図２に示す第１実施形態の半導体装置用パッケージは、２つのインピーダンス整合回路４０ａ及び４０ｂを備えて構成されている。一方のインピーダンス整合回路４０ａは、伝送線路から、パッケージに搭載される半導体素子２０へ高周波信号を入力する際に用いられる。また、他方のインピーダンス整合回路４０ｂは、半導体素子から伝送線路へ高周波信号を出力する際に用いられる。パッケージに搭載される半導体素子２０は、インピーダンス整合回路４０ａ及び４０ｂと金線９０を用いて接続される。
【００３０】
２つのインピーダンス整合回路４０ａ及び４０ｂは、それぞれ、絶縁体部５０ａ及び５０ｂと、絶縁体部５０ａ及び５０ｂの１の平坦な表面５１ａ及び５１ｂ上に形成された伝送線路６０ａ及び６０ｂとを備えて構成される。また、絶縁性基板５０の伝送線路６０が形成された表面５１と反対側の面には、電極６６ａ及び６６ｂが設けられている。また、表面に伝送線路６０ａ及び６０ｂと電極６６ａ及び６６ｂが形成された絶縁体部５０ａ及び５０ｂは、導体部３０上に設けられている。この導体部３０は、インピーダンス整合回路の接地線路として機能する。また、この導体部３０は、半導体素子２０が搭載可能となっている。なお、インピーダンス整合回路を、パッケージと一体として構成する場合、パッケージの導電性の筺体を、導体部３０として用いることができる。この場合、絶縁体部５０ａ及び５０ｂは、筺体の底面上に設けられる。
【００３１】
ここで、絶縁体部５０ａ及び５０ｂは、それぞれ、一枚の絶縁性基板として構成される。すなわち、第１実施形態の半導体装置用パッケージが備えるインピーダンス整合回路は、一枚の絶縁性基板（絶縁体部）と、この絶縁性基板に形成された伝送線路を備えて構成される。
【００３２】
絶縁性基板は、例えば、セラミック基板とすることができる。なお、誘電率が高いと、基板上に作成した伝送線路の長さが、数ｍｍ、場合によっては数μｍ単位で変わった場合であっても、伝送される高周波信号の位相が大きく変化する。このため、シミュレーションの精度や、製造精度として、より高い精度が求められ、実施が困難な場合がある。従って、誘電率は最大でも２００とするのが良い。なお、誘電率の下限は、特に限定されず、真空の誘電率である１に近いものを用いても良い。
【００３３】
伝送線路６０ａ及び６０ｂは、例えば、マイクロストリップラインで構成される。伝送線路６０ａ及び６０ｂは、絶縁性基板５０ａ及び５０ｂの上面５１ａ及び５１ｂ上に、所定の形状に金属膜をパターニングすることにより形成される。絶縁性基板５０ａ及び５０ｂの上面５１ａ及び５１ｂは、平坦な平面である。すなわち、伝送線路６０ａ及び６０ｂは、絶縁性基板５０ａ及び５０ｂの１の平坦な上面５１ａ及び５１ｂ上に形成される。また、金属膜は、金メッキ又は金蒸着により形成できる。
【００３４】
この伝送線路６０ａ及び６０ｂのパターニングは、任意好適に行うことができるが、１枚の絶縁性基板上に形成された伝送線路が、インピーダンス整合を行う機能に加えて、電力合成又は分配を行う機能を有するために、伝送線路６０ａ及び６０ｂが、入力端と出力端の一方から他方にかけて分岐しているのが良い。半導体素子への高周波信号の入力に用いられる、入力用インピーダンス整合回路４０ａは、入力端から出力端にかけて分岐しており、伝送線路から入力端側に入力される高周波信号を分配して、半導体素子に送る。一方、半導体素子からの高周波信号の出力に用いられる、出力用インピーダンス整合回路４０ｂは、出力端から入力端にかけて分岐しており、半導体素子から入力端側に入力される高周波信号を合成して、伝送線路に送る。
【００３５】
図３を参照して、伝送線路の設計について説明する。図３は、マイクロストリップラインとして形成される伝送線路の設計を説明するための概略図である。
【００３６】
マイクロストリップラインでは、絶縁性基板５２の誘電率εｒ、伝送線路６２の幅Ｗ、絶縁性基板５２の厚みｈとの間で、以下の関係が成り立つことが知られている。
【００３７】
【数１】
2010165853.tif 000003
【００３８】
なお、上記の式（１）〜（４）では、定数に繰り込まれているが、特性インピーダンスＺ０を決定するパラメータとしては、絶縁性基板の誘電率εｒ、伝送線路の幅Ｗ、及び、絶縁性基板の厚みｈに加えて、高周波信号の周波数ｆと、伝送線路の厚みｔが存在する。
【００３９】
従って、伝送線路の入力端側と出力端側のそれぞれに対して、所望の特性インピーダンスＺ０の値が得られるように、上述のパラメータを決定すれば良い。
【００４０】
（第１実施形態の製造方法）
図４及び図５を参照して、半導体装置用パッケージの製造方法について説明する。図４及び図５は、半導体装置用パッケージの製造方法について説明するための工程図である。
【００４１】
先ず、絶縁性基板５０として、例えば、セラミック基板を用意する（図４（Ａ））。
【００４２】
次に、絶縁性基板５０の１の平坦な表面５１上に、従来周知のフォトリソグラフィ法を用いてレジストパターン１００を形成する。このレジストパターン１００により、伝送線路が形成される領域の絶縁性基板５０の表面５１が露出し、他の領域の表面が覆われる（図４（Ｂ））。
【００４３】
次に、金メッキ又は蒸着を行い、その後、レジストパターンを剥離する。この結果、表面５１上に伝送線路６０が形成された絶縁性基板５０が得られる（図４（Ｃ））。また、絶縁性基板５０の伝送線路６０が形成された表面５１と反対側の面には、一面に電極６６が形成される。
【００４４】
次に、導体部３０上に、絶縁性基板５０ａ及び５０ｂを搭載する。導体部３０は、半導体装置用パッケージの筺体の底部となる。導体部３０の材質は、導電性を有していて、半体装置用パッケージとして利用できるものであれば良く、例えば、銅を用いることができる。
【００４５】
次に、入力側インピーダンス整合回路４０ａ又は４０ｂの入力端、及び、出力側インピーダンス整合回路４０ａ又は４０ｂの出力端に、それぞれ伝送線路と電気的に接続されるリード８０ａ及び８０ｂが取り付けられる。
【００４６】
次に、導体部３０、絶縁性基板５０ａ及び５０ｂ、リード８０ａ及び８０ｂ、伝送線路６０ａ及び６０ｂなどの上に、絶縁性のフレーム７０を接続して、半導体装置用パッケージを形成する。
【００４７】
リード８０ａ及び８０ｂや、フレーム７０の材質は、設計に応じて任意好適な従来周知のものを用いれば良い。また、各部品の接続は、任意好適な方法を用いれば良く、ロウ付けなどで行うことができる。
【００４８】
第１実施形態のインピーダンス整合回路は、１枚の絶縁性基板と、絶縁性基板の１の平坦な表面上に形成された伝送線路とを備えて構成される。このため、インピーダンス整合回路を構成する部品点数が増加せず、製造工程数の増加を抑制することができる。
【００４９】
また、インピーダンス整合回路が１枚の基板で構成されるので、従来の２枚の基板を用いたインピーダンス整合回路で必要な、２枚の基板の正確な位置合せが不要になる。また、２枚の基板の接続に用いられる金線に由来するインダクタンス成分の考慮が不要になる。
【００５０】
また、従来の２枚の基板を用いたインピーダンス整合回路では、誘電率の異なる２枚の基板が使われるので、製造コストが増加する。これに対し、この発明のインピーダンス整合回路は、１枚の基板で構成されるので、製造コストの増加を抑えることができる。
【００５１】
また、伝送線路を、平坦な表面上に形成すると、伝送線路に段差がないので設計が容易になる。また、段差の部分での断線が発生する恐れがないなど、製造も容易になる。
【００５２】
さらに、第１実施形態の半導体装置用パッケージは、導電性の筺体に、インピーダンス整合回路が一体として形成されている。このため、半導体素子を搭載するに当たって、インピーダンス整合回路の位置決め等の手間が緩和される。
【００５３】
（第２実施形態）
図６を参照して、第２実施形態のインピーダンス整合回路及びインピーダンス整合回路を備える半導体装置用パッケージについて説明する。
【００５４】
図６は、第２実施形態のインピーダンス整合回路を一体として備える半導体装置用パッケージの側面図である。
【００５５】
第２実施形態のインピーダンス整合回路４４ａ又は４４ｂ及びインピーダンス整合回路を備える半導体装置用パッケージは、絶縁性基板５４ａ及び５４ｂの厚みが、入力側から出力側にかけて階段状に変化している点が、第１実施形態と異なっており、その他の構成は同様である。
【００５６】
次に、伝送線路の設計について説明する。
【００５７】
高周波信号の周波数ｆを２ＧＨz，絶縁性基板５４ａ及び５４ｂの誘電率εｒを１０、伝送線路６４ａ及び６４ｂの厚みｔを４μｍ、伝送線路６４ａ及び６４ｂの幅Ｗを２ｍｍとして、上記の式（１）〜（４）を用いたシミュレーションを行うと、絶縁性基板５４ａ及び５４ｂの厚みｈが２．５ｍｍのとき、特性インピーダンスＺ０は、５４．１Ωとなり、ｈが２ｍｍのとき、特性インピーダンスＺ０は４８．７Ωとなる。
【００５８】
このように、絶縁性基板５４ａ及び５４ｂの厚みを変えることで、伝送線路６４ａ及び６４ｂの幅Ｗが同じ場合であっても、特性インピーダンスを変えることができる。言い換えれば、上記のシミュレーションの結果にも示されているように、絶縁性基板５４ａ及び５４ｂの厚みを薄くすると、特性インピーダンスＺ０が小さくなる。同じ特性インピーダンスを得るのに、絶縁性基板５４ａ及び５４ｂの厚みを薄くすると、伝送線路６４ａ及び６４ｂの幅Ｗを小さくできるので、伝送線路６４ａ及び６４ｂの寸法を小さくすることができる。
【００５９】
なお、図６では、厚みの変化点が１つの例を示したが、この例に限定されない。
【００６０】
図７は、第２実施形態のインピーダンス整合回路４６ａ及び４６ｂを一体として備える半導体装置用パッケージの他の構成例の側面図である。この構成例では、絶縁性基板５６ａ及び５６ｂの厚みの変化点が２つである。この場合、導体部３０上には、サブ導体部３６ａ及び３６ｂを接続する。このように、基板の厚みの変化点を複数設けると、各変化点での特性インピーダンスの変化量が小さくなるので、変換ロスが減る。
【００６１】
（第２実施形態の製造方法）
図８及び図９を参照して、第２実施形態の半導体装置用パッケージの製造方法について説明する。図８及び図９は、図６に示した半導体装置用パッケージの製造方法について説明するための工程図である。
【００６２】
先ず、絶縁性基板５４として、例えば、厚み２．５ｍｍのセラミック基板を用意する。続いて、絶縁性基板５４に対して、機械的研摩を施して、一部の領域の厚みを２．０ｍｍにする（図８（Ａ））。
【００６３】
ここで、厚みの異なる絶縁性基板の生成は、２枚のグリーンシートを貼り合わせることで行っても良い。例えば、厚み２ｍｍのグリーンシートの一部の領域に、厚み０．５ｍｍのグリーンシートを貼り合わせ、その後、焼成することで、図８（Ａ）を参照して説明した絶縁性基板５４が得られる。なお、図７に示した絶縁性基板５６ａ及び５６ｂは、３枚のグリーンシートを貼り合わせて焼成することで得られる。
【００６４】
ここで、「グリーンシート」とは、セラミックスが焼成される前のシート状の材料を示す。つまり、グリーンシートを焼成することにより絶縁性基板として、セラミック基板が得られる。
【００６５】
次に、絶縁性基板５４の、機械的研摩を施した面とは反対側の平坦な表面５５上に、従来周知のフォトリソグラフィ法を用いてレジストパターンを形成する。次に、金メッキ又は蒸着を行い、その後、レジストパターンを剥離する。この結果、表面５５上に伝送線路６４が形成された絶縁性基板５４が得られる。なお、このレジストパターンを形成する工程と、伝送線路を形成する工程は、第１実施形態と同様に行えばよい（図８（Ｂ））。
【００６６】
次に、導体部３０上に、サブ導体部３４ａ及び３４ｂを接続する。このサブ導体部３４ａ及び３４ｂの寸法は、絶縁性基板の研磨された部分の大きさに合わせて定められる。ここでは、厚み２．５ｍｍのセラミック基板を研磨して、厚み２ｍｍの領域を形成しているので、サブ導体部３４ａ及び３４ｂの厚みは０．５ｍｍ程度にすればよい。なお、サブ導体部３４ａ及び３４ｂの材質は、導体部３０と同様の材質にすることができる。
【００６７】
次に、絶縁性基板５４ａ及び５４ｂを搭載する。以後の工程は、図５を参照して説明した第１実施形態と同様なので、重複する説明を省略する。
【００６８】
なお、サブ導体部３４ａ及び３４ｂの導体部３０への接続は、任意好適な方法を用いれば良く、ロウ付けなどで行うことができる。  
【００６９】
第２実施形態のインピーダンス整合回路及び半導体装置用パッケージによれば、第１実施形態のインピーダンス整合回路及び半導体装置用パッケージで得られる効果に加えて、伝送線路の寸法、すなわち、インピーダンス整合回路の面積を小さくする効果が得られる。
【００７０】
さらに、絶縁性基板の厚みを、入力側から出力側にかけて複数箇所で階段状に変化させると、インピーダンス変換の際の、変換ロスが少なくなる。
【符号の説明】
【００７１】
１０    半導体装置    
２０    半導体素子
３０    導体部（筺体）
３４ａ、３４ｂ、３６ａ、３６ｂ    サブ導体部
４０ａ、４０ｂ、４４ａ、４４ｂ、４６ａ、４６ｂ    インピーダンス整合回路
５０、５０ａ、５０ｂ、５２、５４、５４ａ、５４ｂ、５６ａ、５６ｂ    絶縁体部（絶縁性基板）
６０、６０ａ、６０ｂ、６２、６４、６４ａ、６４ｂ    伝送線路
６６、６６ａ、６６ｂ、    電極
７０    フレーム
８０ａ、８０ｂ    リード
９０    金線
【図１】
2010165853.tif 000004
【図２】
2010165853.tif 000005
【図３】
2010165853.tif 000006
【図４】
2010165853.tif 000007
【図５】
2010165853.tif 000008
【図６】
2010165853.tif 000009
【図７】
2010165853.tif 000010
【図８】
2010165853.tif 000011
【図９】
2010165853.tif 000012