(57)【要約】【課題】シェーディングの発生を防止でき、再生画面の画質を向上できる固体撮像装置およびその製造方法を提供する。【解決手段】固体撮像装置は、半導体基板４０上に、光電変換部及び信号走査回路部を含む単位セル行列を配置して成る撮像領域１２と、信号走査回路を駆動するための駆動回路を配置して成る駆動回路領域１４とを備え、前記信号走査回路部が形成される基板表面とは反対側の基板表面に受光面が形成され、前記受光面側の前記半導体基板上の周辺領域に設けられる第１パッド４１と、前記信号走査回路部が形成される側の前記半導体基板上に基準電位Ｖssを供給するために設けられ、前記半導体基板の厚さ方向で前記撮像領域と重なる位置にのみ配置される第２パッド４２とを具備する。【選択図】      図１６
2010050149.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に、光電変換部及び信号走査回路部を含む単位セル行列を配置して成る撮像領域と、信号走査回路を駆動するための駆動回路を配置して成る駆動回路領域とを備え、
前記信号走査回路部が形成される基板表面とは反対側の基板表面に受光面が形成され、前記受光面側の前記半導体基板上の周辺領域に設けられる第１パッドと、
前記信号走査回路部が形成される側の前記半導体基板上に基準電位を供給するために設けられ、前記半導体基板の厚さ方向で前記撮像領域と重なる位置にのみ配置される第２パッドとを具備すること
を特徴とする固体撮像装置。
【請求項２】
前記信号走査回路部が形成される側の前記半導体基板上に設けられ、前記第２パッドを形成するために貫通されるビアが形成される支持基板を更に具備すること
を特徴とする請求項１記載の固体撮像装置。
【請求項３】
基準電源を与えるために前記第２パッドと電気的に接続され、前記半導体基板中に設けられる第１拡散層と、
電源電位を与えるために前記第２パッドと電気的に接続され、前記半導体基板中に設けられる第２拡散層とを更に具備すること
を特徴とする請求項１または２に記載の固体撮像装置。
【請求項４】
半導体基板の光照射面と反対側の表面上に、信号走査回路部を形成する工程と、
前記信号走査回路部上に第１支持基板を形成する工程と、
前記半導体基板の光照射面側の表面上に光電変換部を形成する工程と、
周辺領域における前記半導体基板の光照射面側の表面上から前記信号走査回路部配線層に至る第１ビアを形成し、前記第１ビアから前記光照射面側の半導体基板の表面上に第１パッドを形成する工程と、
前記光照射面側の前記半導体基板の表面上に接続材を形成する工程と、
前記接続材上に第２支持基板を形成する工程と、
前記周辺領域以外の撮像領域のみにおいて、前記第１支持基板の表面上から前記信号走査回路部に至る第２ビアを形成し、前記第２ビアから前記信号走査回路部側の半導体基板の表面上に第２パッドを形成する工程とを具備すること
を特徴とする固体撮像装置の製造方法。
【請求項５】
前記第２支持基板および前記接続材を除去する工程と、
前記第１、第２パッドのボールランド上にボンディングワイヤを形成する工程とを更に具備すること
を特徴とする請求項４に記載の固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、固体撮像装置およびその製造方法に関し、例えば、ＭＯＳ型固体撮像装置等に適用されるものである。
【背景技術】
【０００２】
ＣＭＯＳセンサを始めとする固体撮像装置は、例えば、現在では、デジタルスチルカメラやビデオムービー、また監視カメラ等の多様な用途で使われている。中でも単一の画素アレイで複数の色情報を取得する単版式撮像素子がその主流となっている。
【０００３】
ところが、近年の多画素化や光学サイズ縮小の要請により、画素サイズが縮小される傾向にある。例えば、近年デジタルカメラ等で多く使われているＣＭＯＳセンサの画素サイズは１．７５ｕｍから２．８ｕｍ程度の微細なものである。
【０００４】
このような微細画素に対する構成として、例えば、裏面照射型の固体撮像装置がある（例えば、特許文献１参照）。裏面照射型の固体撮像装置では、入射光は信号走査回路及びその配線層が形成されるシリコン（Ｓｉ）表面（表面）とは反対側のシリコン（Ｓｉ）表面（裏面）から入射光が照射される。このように、信号走査回路及びその配線層が形成されるシリコン（Ｓｉ）表面側とは反対側のシリコン（Ｓｉ）表面から入射させる裏面照射型の構成では、画素に入射する光が配線層に阻害されることなくシリコン（Ｓｉ）基板内に形成された受光領域に到達することができる。そのため、微細な画素においても高い量子効率を実現することができる。
【０００５】
しかしながら、従来では、信号走査回路部に基準電位を与えるためのパッドは、光照射面側の周辺領域に配置されていた。そのため、基準電位は、撮像素子チップ外部からこのパッドを介して印加され、さらに配線及びコンタクトを介して基準電位が印加される拡散層に印加される。ここで、基準電位が印加される拡散層は、画素アレイ内に縦横に形成されており、この拡散層により画素アレイ内部に基準電位が印加されることになる。
【０００６】
ここで、画素アレイを駆動する際には、単位画素内部に配置された信号走査回路を駆動するため、例えば、ゲートに駆動パルスが印加される、あるいは入力信号となる入射光の強さに応じて信号線の電位が変化する等、の種々の電位変動が発生する。
【０００７】
一方で、上記のように、基準電位は光照射面側のみに周辺領域に配置されたパッドから印加されることにより入力されるため、単位画素に直接導入されるのではなく、画素アレイ外周で与えられる。そうすると、前述した単位画素内部での電位変動が生じた際に、ゲートと基準電位が印加される拡散間の結合容量、あるいは、信号電位が印加される拡散層と基準電位が印加される拡散層間の結合容量により基準電位が一時的に変動してしまう。
【０００８】
従って、画素アレイ端部と画素アレイ中心部では、基準電位に差が生じてしまうことになる。その場合、画素アレイ内で信号検出を行う浮遊拡散層の電位が、画素アレイ端部と画素アレイ中心部で変ってしまうことになり、それがそのまま出力信号の差となってしまう。そうすると再生画面上で画素アレイ端部と画素アレイ中心部で信号量に差が発生してしまい、一様な絵柄の被写体を撮像しているのにもかかわらず、再生画面上では絵柄が非一様となるシェーディングと呼ばれる偽信号が発生してしまう。シェーディングが発生するとそれが雑音となり再生画面の画質を著しく損なうという問題がある。
【０００９】
また、従来の技術においては以下のような問題もあった。すなわち輝度の極めて高い被写体を撮像した場合には、基板内で光電変換により発生した光電子は単位画素内の電源端子に流入し、それが前述のコンタクト、配線を介して撮像素子外に電流として流出することになる。そして、これに起因する電位差ΔＶが、輝度の高い被写体を撮像している単位画素の電源電位に加わる。その場合、信号出力が変化するので、輝度の高い被写体を撮像している画素と電源配線を共通化している画素に偽信号が発生してしまうことになり、そのため再生画面上では絵柄が非一様となり、それが雑音となって再生画面の画質を著しく損なうという問題である。
【００１０】
上記のように、従来の固体撮像装置およびその製造方法では、シェーディングが発生するため、それが雑音となり再生画面の画質を著しく損なうという問題がある。
【特許文献１】特開２００６−１２８３９２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
この発明は、シェーディングの発生を防止でき、再生画面の画質を向上できる固体撮像装置およびその製造方法を提供する。
【課題を解決するための手段】
【００１２】
この発明の一態様によれば、半導体基板上に、光電変換部及び信号走査回路部を含む単位セル行列を配置して成る撮像領域と、信号走査回路を駆動するための駆動回路を配置して成る駆動回路領域とを備え、前記信号走査回路部が形成される基板表面とは反対側の基板表面に受光面が形成され、前記受光面側の前記半導体基板上の周辺領域に設けられる第１パッドと、前記信号走査回路部が形成される側の前記半導体基板上に基準電位を供給するために設けられ、前記半導体基板の厚さ方向で前記撮像領域と重なる位置にのみ配置される第２パッドとを具備する固体撮像装置を提供できる。
【００１３】
この発明の一態様によれば、半導体基板の光照射面と反対側の表面上に、信号走査回路部を形成する工程と、前記信号走査回路部上に第１支持基板を形成する工程と、前記半導体基板の光照射面側の表面上に光電変換部を形成する工程と、周辺領域における前記半導体基板の光照射面側の表面上から前記信号走査回路部配線層に至る第１ビアを形成し、前記第１ビアから前記光照射面側の半導体基板の表面上に第１パッドを形成する工程と、前記光照射面側の前記半導体基板の表面上に接続材を形成する工程と、前記接続材上に第２支持基板を形成する工程と、前記周辺領域以外の撮像領域のみにおいて、前記第１支持基板の表面上から前記信号走査回路部に至る第２ビアを形成し、前記第２ビアから前記信号走査回路部側の半導体基板の表面上に第２パッドを形成する工程とを具備する固体撮像装置の製造方法を提供できる。
【発明の効果】
【００１４】
この発明によれば、シェーディングの発生を防止でき、再生画面の画質を向上できる固体撮像装置およびその製造方法が得られる。
【発明を実施するための最良の形態】
【００１５】
以下、この発明の実施形態について図面を参照して説明する。尚、この説明においては、全図にわたり共通の部分には共通の参照符号を付す。以下、ここでは、受光面（光照射面）が信号走査回路部の形成される半導体基板表面と反対側の半導体基板に設けられる裏面照射型の固体撮像装置を一例に挙げて説明する。
【００１６】
［第１の実施形態］  
＜１．構成例＞  
まず、図１乃至図７を用いて、この発明の第１の実施形態に係る固体撮像装置の構成例について説明する。  
１−１．全体構成例  
図１を用いて、本例に係る固体撮像装置の全体構成例について説明する。図１は、本例に係る固体撮像装置の全体構成例を示すシステムブロック図である。図１では、画素アレイのカラム位置にＡＤ変換回路が配置された場合の一構成について示した。
【００１７】
図示するように、本例に係る固体撮像装置１０は、画素アレイ（撮像領域）１２と駆動回路領域１４により構成されている。  
画素アレイ１２は、半導体基板に、光電変換部及び信号走査回路部を含み単位画素行列を配置して成るものである。  
光電変換部は、光電変換し蓄積するフォトダイオードを含む単位画素１を備え、撮像部として機能する。信号走査回路部は、後述する増幅トランジスタ等を備え、光電変換部からの信号を読み出し増幅しＡＤ変換回路１５に送信する。本例の場合、受光面（光電変換部）は、信号走査回路部が形成される半導体基板表面と反対側の半導体基板の裏面側に設けられる。
【００１８】
駆動回路領域１４は、上記信号走査回路部を駆動するための垂直シフトレジスタ１３およびＡＤ変換回路等の駆動回路を配置して成るものである。
【００１９】
尚、ここでは、ＣＭＯＳセンサの全体構成の一部として説明したが、これに限られるものではない。即ち、例えば、カラム並列にＡＤＣ回路が配置されずチップレベルにＡＤＣ回路が配置される構成、或いはセンサーチップ上にＡＤＣが配置されない構成等であっても良い。
【００２０】
垂直シフトレジスタ（Vertical Shift register）１３は、信号ＬＳ１〜ＳＬｋを画素アレイ１２に出力し、単位画素１を行毎に選択する選択部として機能する。選択された行の単位画素１からはそれぞれ、入射された光の量に応じたアナログ信号Ｖsigが垂直信号線ＶＳＬを介して出力される。
【００２１】
ＡＤ変換回路（ＡＤＣ）１５は、垂直信号線ＶＳＬを介して入力されたアナログ信号Ｖsigを、デジタル信号に変換する。
【００２２】
１−２．画素アレイ（撮像領域）の構成例  
次に、図２を用いて、図１中の画素アレイ（撮像領域）１２の構成例について説明する。図２は、本例に係る画素アレイの構成例を示す等価回路図である。本例では、単一の画素アレイ１２で複数の色情報を取得する単版式撮像素子を一例に挙げて説明する。
【００２３】
図示するように、画素アレイ１２は、垂直シフトレジスタ１３からの読み出し信号線と垂直信号線ＶＳＬとの交差位置にマトリクス状に配置された複数の単位画素１を備えるものである。
【００２４】
単位画素（PIXEL）１は、フォトダイオード２、増幅トランジスタ３、読み出しトランジスタ４、リセットトランジスタ９、アドレストランジスタ３１を備えている。
【００２５】
上記において、フォトダイオード２は光電変換部を構成する。増幅トランジスタ３、読み出しトランジスタ４、リセットトランジスタ９、およびアドレストランジスタ３１は、信号走査回路部を構成する。
【００２６】
フォトダイオード２のカソードには、基準電位Ｖssが与えられる。後述するように、この基準電位Ｖssは、信号走査回路形成面側に配置される第２パッド４２により与えられるものである。  
増幅トランジスタ３は、浮遊拡散層（フローティングディフュージョン）４２からの信号を増幅して出力するように構成されている。増幅トランジスタ３のゲートは浮遊拡散層３２に接続され、ソースは垂直信号線ＶＳＬに接続され、ドレインはアドレストランジスタ３１のソースに接続されている。垂直信号線ＶＳＬにより送信される単位画素１の出力信号は、ＣＤＳ雑音除去回路８により雑音が除去された後、出力端子８１から出力される。
【００２７】
読み出しトランジスタ４は、フォトダイオード２での信号電荷の蓄積を制御するように構成されている。読み出しトランジスタ４のゲートは読み出し信号線ＴＲＦに接続され、ソースはフォトダイオード２のアノードに接続され、ドレインは浮遊拡散層３２に接続されている。
【００２８】
リセットトランジスタ９は、増幅トランジスタ３のゲート電位をリセットするように構成されている。リセットトランジスタ９のゲートはリセット信号線ＲＳＴに接続され、ソースは浮遊拡散層３２に接続され、ドレインはドレイン電源に接続される電源端子５に接続されている。
【００２９】
アドレストランジスタ３１のゲートは、アドレス信号線ＡＤＲに接続されている。
【００３０】
また、負荷トランジスタ６のゲートは選択信号線ＳＦに接続され、ドレインは増幅トランジスタ３のソースに接続され、ソースは制御信号線ＤＣに接続されている。
【００３１】
読み出し駆動動作  
この画素アレイ構造による読み出し駆動動作は、次のようになっている。まず、読み出し行のアドレストランジスタ３１が、垂直シフトレジスタ１３から送られる行選択パルスによりオン（ＯＮ）状態になる。
【００３２】
続いて、同様に垂直シフトレジスタ１３から送られたリセットパルスによりリセットトランジスタ９が、オン（ＯＮ）状態になり、浮遊拡散層３２の電位に近い電圧にリセットされる。その後、リセットトランジスタ９は、オフ（ＯＦＦ）状態になる。
【００３３】
続いて、トランスファゲート４が、オン（ＯＮ）状態になり、フォトダイオード２に蓄積された信号電荷が浮遊拡散層３２に読み出され、浮遊拡散層３２の電位が読み出された信号電荷数に応じて変調される。
【００３４】
続いて、変調された信号が、ソースフォロワを構成するＭＯＳトランジスタにより垂直信号線ＶＳＬに読み出され、読み出し動作を完了する。
【００３５】
１−３．平面構成例  
次に、図３および図４を用いて、本例に係る固体撮像装置の平面構成例について説明する。図３は光照射面側の平面構成例であり、図４は図３の裏面である信号走査回路形成面側の平面構成例を示す図である。
【００３６】
図３に示すように、光照射面側においては、撮像領域１２以外の周辺領域に、撮像領域１２を囲むように第１パッド４１が配置されている。この第１パッド４１には、基準電位Ｖss以外の、例えば、駆動パルス、信号入出力等が与えられる。尚、結合光学系からの入射光も、この光照射面側から照射される。
【００３７】
第１パッド４１に与えられた上記駆動パルス等は、第１パッド４１と電気的に接続される信号走査回路を介して、各単位画素１に与えられる。
【００３８】
図４に示すように、信号走査回路形成面側においては、半導体基板の厚さ方向で撮像領域１２と重なる位置のみに、第２パッド４２が配置されている。この第２パッド４２には、上記第１パッドには与えられない基準電位Ｖssが与えられる。そのため、第２パッド４２は、基準電位（Ｖss）用のパッドである。
【００３９】
第２パッド４２に与えられた上記基準電位Ｖssは、後述するように、第２パッド４２と電気的に接続される配線層４７−２を介して、単位画素１を囲むように撮像領域１２に格子状に配置される拡散層４８により各単位画素１に与えられる。
【００４０】
１−４．断面構成例  
次に、図５を用いて、本例に係る固体撮像装置の平面構成例について説明する。ここでは、図３および図４中のＶ−Ｖ線に沿った断面構成を一例に挙げて説明する。
【００４１】
図５に示すように、単位画素１は、光電変換部と信号走査回路部とにより構成される。
【００４２】
光電変換部は、光照射面側のシリコンからなる半導体基板（Ｓｉ−ｓｕｂ）４０の表面上において、基準電位Ｖssが与えられる拡散層４８、反射防止膜５１、色フィルタ５２、およびマイクロレンズ５３を備えている。基準電位Ｖssが与えられる拡散層４８は、例えば、後述するように、信号電荷蓄積領域を成すフォトダイオード２を構成するｐ型拡散層等である。
【００４３】
信号走査回路部は、信号走査回路形成面側の半導体基板４０の表面上に設けられる層間絶縁膜５５中に形成される上記増幅トランジスタ３等および多層配線層を備えている。
【００４４】
また、信号走査回路部が形成される側の層間絶縁膜５５上に設けられ、第２パッド４２を形成するために貫通されるビア４６−２が形成される支持基板５０を備えている。尚、支持基板５０の厚さの比率は、この図においてその詳細を省略して示している。
【００４５】
第１パッド４１は、半導体基板４０を貫通し層間絶縁膜５５中の配線層４６−１に至るビア４６−１中に設けられる。第１パッド４１のボールランド上に外部と電気的に接続するためのボンドディングワイヤ４３が設けられる。
【００４６】
第２パッド４２は、支持基板５０を貫通し層間絶縁膜５５中の配線層４６−２に至るビア４６−２中に設けられる。第２パッド４２のボールランド上に外部と電気的に接続するためのボンドディングワイヤ４３が設けられる。
【００４７】
１−５．色フィルタの平面構成例  
次に、図６を用いて、本例に係る固体撮像装置が有する色フィルタ５２の平面構成例について説明する。図６は、単版式固体撮像素子構造において色信号を取得するために、どのように色フィルタが配置されているかを示したレイアウト図である。
【００４８】
図中において、Ｒと示した画素は主に赤の波長領域の光を透過させる色フィルタが配置された画素、Ｇと示した画素は主に緑の波長領域の光を透過させる色フィルタが配置された画素、Ｂと示した画素は主に青の波長領域の光を透過させる色フィルタが配置された画素である。
【００４９】
本例では、ベイヤー（Bayer）配置として最もよく使用される色フィルタ配置を示した。図示するように、隣接する色フィルタ（Ｒ，Ｇ，Ｂ）は、ロウ方向およびカラム方向において、互いに異なる色信号を取得するように配置されている。
【００５０】
１−６．単位画素の構成例  
次に、図７を用いて、本例に係る固体撮像装置が有する単位画素１の構成例について、より詳しく説明する。
【００５１】
図示する断面において、単位画素１は、シリコン基板４０の表面上に設けられた読み出しトランジスタ４、およびシリコン基板４０中に設けられたフォトダイオード２を備えている。本実施例ではシリコン基板がｎ型拡散層である場合について例示したが、これに限られず、ｐ型拡散層等であっても良い。
【００５２】
読み出しトランジスタ４は、層間絶縁膜５５中に設けられたゲート絶縁膜５６、ゲート絶縁膜５６上の層間絶縁膜５５中に設けられたゲート電極５７、およびゲート電極５７を挟むようにシリコン基板４０中に隔離して設けられたソース５９（ｎ＋拡散層）、ドレイン５８（ｎ＋拡散層）により構成される。
【００５３】
フォトダイオード２は、ソース５９であるｎ＋拡散層と、このソース５９と接するようにシリコン基板４０中に設けられソース５９とｐｎ接合を形成するＰウェル層４８により構成される。このＰウェル層４８は、上記第２パッド４２と電気的に接続され、第２パッド４２から与えられる基準電位Ｖssが印加される拡散層である。
【００５４】
ドレイン５８は、ドレイン５８上の層間絶縁膜５５中に設けられたコンタクト配線層６０を介して多層配線層に電気的に接続される。そして、この多層配線層から出力された電気信号に従い、単位画素１の画素がそれぞれ表示される。その他の単位画素の構成も同様であるため、詳細な説明を省略する。
【００５５】
＜２．製造方法＞  
次に、図８乃至図１５を用いて、本例に係る固体撮像装置の製造方法について説明する。
【００５６】
まず、図８には、加工前のシリコン基板（Ｓｉ−ｓｕｂ）４０を示している。
【００５７】
続いて、図９に示すように、信号走査回路形成側の半導体基板４０の表面上に、例えば、ＣＶＤ（Chemical Vapor Deposition）法等を用いてシリコン酸化膜等を形成し、層間絶縁膜５５を形成する。続いて、層間絶縁膜中にＣｕ配線層等を形成し、信号走査回路部を構成する多層配線層を形成する。この際、周辺領域に第１パッド４１が接続される配線層４７−１、および撮像領域１２に第２パッド４２が接続される配線層４７−２を、同様の深さに同時に形成する。
【００５８】
続いて、図１０に示すように、層間絶縁膜５５の表面上に、（第１）支持基板５０を接着する。
【００５９】
続いて、図１１に示すように、受光面側のシリコン基板４０の表面上を、例えば、ＲＩＥ（Reactive Ion Etching）法等のエッチングにより薄膜化する。本例の場合、この工程の際、シリコン基板４０の厚さを、例えば、３〜７ｕｍ程度となるまで薄くする。続いて、反射防止膜５１（図示せず）、色フィルタ５２、マイクロレンズ５３を形成する。  
続いて、例えば、ＲＩＥ法等を用いて、周辺領域における半導体基板４０の光照射面側の表面上から信号走査回路部の配線層４７−１に至る第１ビア４６−１を形成する。続いて、第１ビア４７−１中から半導体基板４０の光照射面側の表面上に渡って、例えば、ＣＶＤ法等によりＣｕ等の金属層を形成し、第１パッド４１を形成する。
【００６０】
続いて、図１２に示すように、半導体基板４０の光照射面側の表面上の周辺領域における最端部に、接続材６１を形成する。続いて、接続部６１上に、（第２）支持基板６２を接着する。
【００６１】
続いて、図１３に示すように、例えば、ＲＩＥ法等を用いて、周辺領域以外の撮像領域１２のみにおいて、第１支持基板５０の表面上から層間絶縁膜５５中の信号走査回路部の配線層４７−２に至る第２ビア４６−２を形成する。続いて、第２ビア４６−２から半導体基板４０の信号走査回路部側の表面上に渡って、例えば、ＣＶＤ法等によりＣｕ等の金属層を形成し、第２パッド４２を形成する。
【００６２】
続いて、図１４に示すように、（第２）支持基板６２、および接続材６１を順次除去する。
【００６３】
続いて、図１５に示すように、ＬＳＩ製造工程を用いて、第１、第２パッド４１、４２のボールランド上に外部と電気的に接続するようにボンディングワイア４３を形成する。
【００６４】
＜３．第１の実施形態に係る効果＞  
この実施形態に係る固体撮像装置およびその製造方法によれば、少なくとも下記（１）乃至（２）の効果が得られる。
【００６５】
（１）シェーディングの発生を防止でき、再生画面の画質を向上できる。  
ここで、画素アレイ（撮像領域）１２を駆動する際には、単位画素１の内部に配置された信号走査回路を駆動するため、例えば、ゲートに駆動パルスが印加される、あるいは入力信号となる入射光の強さに応じて信号線の電位が変化する等、の種々の電位変動が発生する。
【００６６】
この際、図２５乃至図２７において後述する比較例のような構成であると、基準電位Ｖssは光照射面側のみに周辺領域に配置されたパッド１４１から印加されることにより入力されるため、単位画素に直接導入されるのではなく、撮像領域（画素アレイ）１１２外周で与えられる。そうすると、上記単位画素１の内部での電位変動が生じた際に、ゲートと基準電位が印加される拡散層（例えば、拡散層１４８）間の結合容量、あるいは、信号電位が印加される拡散層と基準電位が印加される拡散層（例えば、拡散層１４８）間の結合容量により、基準電位Ｖssが一時的に変動してしまう。
【００６７】
ここで、その変動の時間変化の速さτは、主に基準電位Ｖssが印加される拡散層の単位画素あたりの抵抗Ｒ及びそれに連なる単位画素の容量Ｃにより、画素アレイ中心部では概略以下の式（１）のように示される。
【００６８】
τ＝Ｒ*Ｃ／２  …  式（１）
上記式（１）に示すように、撮像領域１１２の端部と画素アレイ１１２の中心部では、概略τの期間基準電位に差が生じてしまうことになる。その場合、単位画素１内で信号検出を行う浮遊拡散層の電位が、撮像領域１１２端部とその中心部で変ってしまうことになり、それがそのまま出力信号の差となってしまう。そうすると再生画面上で画素アレイ１１２端部と画素アレイ１１２中心部で信号量に差が発生してしまい、一様な絵柄の被写体を撮像しているのにもかかわらず、再生画面上では絵柄が非一様となるシェーディングと呼ばれる偽信号が発生してしまう。シェーディングが発生するとそれが雑音となり再生画面の画質を著しく損なう。
【００６９】
しかしながら、以上に説明したように、本第１の実施形態に係る固体撮像装置は、半導体基板４０上に、光電変換部及び信号走査回路部を含む単位セル行列を配置して成る撮像領域１２と、信号走査回路を駆動するための駆動回路を配置して成る駆動回路領域１４とを備え、信号走査回路部が形成される基板表面とは反対側の基板表面に受光面が形成される裏面型固体撮像装置である。さらに、第１の実施形態に係る固体撮像装置は、受光面側の半導体基板４０上に設けられる第１パッド４１と、信号走査回路部が形成される側に基準電位Ｖssを供給するために設けられ、半導体基板４０の厚さ方向で撮像領域１２と重なる位置にのみ配置される第２パッド４２とを具備する。
【００７０】
基準電位印加用の第２パッド４２は、半導体基板４０の厚さ方向で撮像領域１２と重なる位置のみに配置される。このため、撮像領域１２において上記のような電位変動が生じた裏面型固体撮像装置であっても、基準電位Ｖssの供給を、撮像領域１２内のどの単位画素１に対しても均一に行うことができる。その結果、シェーディングの発生を防止して、偽信号の発生を減少でき、再生画面の画質を向上できる点で有利である。
【００７１】
（２）輝度の高い被写体を撮像した場合であっても、輝度の高い被写体に対応する画素とそれ以外の画素との間の偽信号の発生を防止でき、再生画面上では絵柄の非一様を防止し、再生画面の画質を向上できる。  
ここで、輝度の極めて高い被写体を撮像した場合には、半導体基板４０内で光電変換により発生した光電子は、単位画素１内の電源端子に流入し、それが多層配線中のコンタクト、配線を介して撮像素子外に電流として流出することになるが、被写体の輝度が極めて高く、従って、排出される電流値Ｉｅが著しく大きい場合の電位差ΔＶは、コンタクト抵抗Ｒｃ、配線抵抗Ｒｌにより、以下の式（２）のように示される。
【００７２】
ΔＶ＝(Ｒｃ＋Ｒｌ)＊Ｉｅ  …  式（２）
式（２）に示すように、電位差ΔＶが、輝度の高い被写体を撮像している単位画素１の電源電位に加わる。その場合、図２５乃至図２７において後述する比較例のような構成であると、基準電位用のパッド１４１が上下面に振り分けられておらず、基準電位Ｖssを撮像領域１１２とその他の領域に振り分けて与えることができないため、信号出力が変化する。従って、輝度の高い被写体を撮像している画素と電源配線を共通化している画素に偽信号が発生してしまうことになり、そのため再生画面上では絵柄が非一様となり、それが雑音となって再生画面の画質を著しく損なう。
【００７３】
しかしながら、以上に説明したように、本第１の実施形態に係る固体撮像装置は、基準電位（Ｖss）印加用の第２パッド４２は、半導体基板４０の厚さ方向で撮像領域１２と重なる位置のみに配置される。このため、輝度の極めて高い被写体を撮像しために、上記電位差ΔＶに起因して撮像領域１２において電位変動が生じた裏面型固体撮像装置であっても、基準電位Ｖssの供給を、撮像領域１２内のどの単位画素１に対しても均一に行うことができる。その結果、輝度の高い被写体を撮像した場合であっても、輝度の高い被写体に対応する画素とそれ以外の画素との間の偽信号の発生を防止でき、再生画面上では絵柄の非一様を防止し、再生画面の画質を向上できる点で有利である。
【００７４】
［変形例１（ボールランドを一面側に備える一例）］  
次に、変形例１に係る固体撮像装置について、図１６を用いて説明する。この実施形態は、ボールランドを信号走査回路形成面側に備える一例に関するものである。この説明において、上記第１の実施形態と重複する部分の詳細な説明を省略する。
【００７５】
図示するように、本変形例１に係る固体撮像装置は、信号走査回路形成面側の第２パッド４２上に、半田ボール６５が設けられている点で、上記第１の実施形態と相違する。
【００７６】
その他製造方法等は、上記第１の実施形態と実質的に同様であるため、詳細な説明を省略する。
【００７７】
この変形例１によれば、少なくとも上記（１）乃至（２）と同様の効果が得られる。さらに、必要に応じ、本変形例１を適用することが可能である。
【００７８】
［変形例２（ボールランドを両面側に備える一例）］  
次に、変形例２に係る固体撮像装置について、図１７を用いて説明する。この実施形態は、ボールランドを光照射面側および信号走査回路形成面側に備える一例に関するものである。この説明において、上記第１の実施形態と重複する部分の詳細な説明を省略する。
【００７９】
図示するように、本変形例２に係る固体撮像装置は、光照射面側の第１パッド４１上および信号走査回路形成面側の第２パッド４２上に、半田ボール６５、６６が設けられている点で、上記第１の実施形態と相違する。
【００８０】
その他製造方法等は、上記第１の実施形態と実質的に同様であるため、詳細な説明を省略する。
【００８１】
この変形例２によれば、少なくとも上記（１）乃至（２）と同様の効果が得られる。さらに、必要に応じ、本変形例２を適用することが可能である。
【００８２】
［第２の実施形態（基準電位用の拡散層のレイアウトのその他の一例）］  
次に、第２の実施形態に係る固体撮像装置について、図１８乃至図２０を用いて説明する。この第２の実施形態は、基準電位用の拡散層の平面レイアウトのその他の一例に関するものである。この説明において、上記第１の実施形態と重複する部分の詳細な説明を省略する。
【００８３】
図１８に示すように、この第２の実施形態に係る固体撮像装置は、第２パッド４２から基準電位Ｖss等が与えられ、平面レイアウトがくし型状の拡散層７０が設けられている点で、上記第１の実施形態と相違する。拡散層７０は、図２０に示すように、拡散層７０は、層間絶縁膜５０上に単位画素１ごとに設けられている。尚、この拡散層７０には、基準電位Ｖssに限らず、例えば、電源電位Ｖdd（またはＶcc）が与えられても良い。
【００８４】
その他製造方法等は、上記第１の実施形態と実質的に同様であるため、詳細な説明を省略する。
【００８５】
この第２の実施形態に係る固体撮像装置およびその製造方法によれば、上記（１）乃至（２）と同様の効果が得られる。さらに、必要に応じて、本例を適用することが可能である。
【００８６】
［変形例３（ボールランドを両面側に備える一例）］  
次に、変形例３に係る固体撮像装置について、図２１を用いて説明する。この変形例３は、上記第２の実施形態に係る構成において、ボールランドを光照射面側および信号走査回路形成面側に備える一例に関するものである。この説明において、上記第２の実施形態と重複する部分の詳細な説明を省略する。
【００８７】
図示するように、本変形例３に係る固体撮像装置は、光照射面側の第１パッド４１上および信号走査回路形成面側の第２パッド４２上に、半田ボール６６が設けられている点で、上記第２の実施形態と相違する。
【００８８】
その他製造方法等は、上記第１の実施形態と実質的に同様であるため、詳細な説明を省略する。
【００８９】
この変形例３によれば、少なくとも上記（１）乃至（２）と同様の効果が得られる。さらに、必要に応じ、本変形例２を適用することが可能である。
【００９０】
［第３の実施形態（二層の拡散層が同層に設けられる一例）］  
次に、第３の実施形態に係る固体撮像装置について、図２２乃至図２４を用いて説明する。この第３の実施形態は、二層の拡散層４８、７０が同層に設けられる一例に関するものである。この説明において、上記第１の実施形態と重複する部分の詳細な説明を省略する。
【００９１】
図するように、この第３の実施形態に係る固体撮像装置は、二層の拡散層４８、７０が、層間絶縁膜５０上に同層（同一の深さ）に設けられている点で、上記第１の実施形態と相違する。拡散層７０には、第２パッド４２−１より基準電位Ｖssが与えられる。拡散層４８には、第２パッド４２−２より電源電位Ｖdd（またはＶcc）が与えられる。
【００９２】
その他製造方法等は、上記第１の実施形態と実質的に同様であるため、詳細な説明を省略する。
【００９３】
上記のように、この実施形態に係る固体撮像装置によれば、上記（１）乃至（２）と同様の効果が得られる。さらに、必要に応じ、本第３の実施形態を適用することが可能である。
【００９４】
［比較例（基準電位用パッドを上下面に分けていない一例）］  
次に、上記実施形態および変形例に係る固体撮像装置と比較するために、比較例に係る固体撮像装置について、図２５乃至図２７を用いて説明する。この比較例は、基準電位（Ｖss）用パッドを上下面に分けていない一例に関するものである。この説明において、上記第１の実施形態と重複する部分の詳細な説明を省略する。
【００９５】
図示するように、本比較例に係る固体撮像装置では、基準電位（Ｖss）用のパッド１４１が、光照射面側の周辺領域のみに配置されている。そのため、図２６に示すように、基準電位用のパッド１４１は、信号走査回路形成面側には配置されていない。このように、比較例に係る構成では、基準電位用のパッド１４１が上下面に振り分けられていないため、基準電位Ｖssを撮像領域１１２とその他の領域とに振り分けて与えることができない。
【００９６】
より具体的には、基準電位Ｖssは光照射面側のみに周辺領域に配置されたパッド１４１から印加されることにより入力されるため、単位画素に直接導入されるのではなく、撮像領域（画素アレイ）１１２外周で与えられる。そうすると、上記のように、単位画素の内部での電位変動が生じた際に、ゲートと基準電位Ｖssが印加される拡散層（例えば、拡散層１４８）間の結合容量、あるいは、信号電位が印加される拡散層と基準電位Ｖssが印加される拡散層（例えば、拡散層１４８）間の結合容量により、基準電位Ｖssが一時的に変動してしまう。
【００９７】
上記式（１）に示すように、撮像領域１１２の端部とその中心部では、概略τの期間基準電位に差が生じてしまうことになる。その場合、単位画素１内で信号検出を行う浮遊拡散層の電位が、撮像領域１１２端部と撮像領域１１２中心部で変ってしまうことになり、それがそのまま出力信号の差となってしまう。そうすると再生画面上で画素アレイ１１２端部と画素アレイ１１２中心部で信号量に差が発生してしまい、一様な絵柄の被写体を撮像しているのにもかかわらず、再生画面上では絵柄が非一様となるシェーディングと呼ばれる偽信号が発生してしまう。シェーディングが発生するとそれが雑音となり再生画面の画質を著しく損なう点で不利である。
【００９８】
加えて、輝度の極めて高い被写体を撮像した場合には、半導体基板１４０内で光電変換により発生した光電子は、単位画素内の電源端子に流入し、それが多層配線中のコンタクト、配線を介して撮像素子外に電流として流出することになる。
【００９９】
上記式（２）に示すように、電位差ΔＶが、輝度の高い被写体を撮像している単位画素１の電源電位に加わる。その場合、本比較例のような構成であると、基準電位用のパッド１４１が上下面に振り分けられておらず、基準電位を撮像領域１１２とその他の領域に振り分けて与えることができないため、信号出力が変化する。従って、輝度の高い被写体を撮像している画素と電源配線を共通化している画素に偽信号が発生してしまうことになり、そのため再生画面上では絵柄が非一様となり、それが雑音となって再生画面の画質を著しく損なう点で不利である。
【０１００】
［その他の応用例］  
以上説明した以外にも、基準電位印加用パッド或いはボールランドと電源電位印加用パッド或いはボールランドの両方を、信号走査回路形成面側の画素領域１２と重なる領域に配置することも可能である。その場合には、基準電位の変動が抑えられ、また電源電位の変動を抑えられるため、一層雑音の低減した再生画像を得ることができる点でより有利である。
【０１０１】
また、以上の実施例においては、信号走査回路形成面側に設けられる基準電位印加用パッドの個数が６個の場合については示したが、示した個数に限定されるものではない。即ち、この個数については、少なくとも画素領域１２と重なる領域に一個あればよく、また一個以上であれば幾つあっても良く、その個数に限定されるものではない。
【０１０２】
以上、第１乃至第３の実施形態、変形例１乃至３、および比較例を用いて本発明の説明を行ったが、この発明は上記各実施形態、各変形例、比較例に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記各実施形態、各変形例、および比較例には種々の段階の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば各実施形態および各変形例に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも１つが解決でき、発明の効果の欄で述べられている効果の少なくとも１つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【図面の簡単な説明】
【０１０３】
【図１】この発明の第１の実施形態に係る固体撮像装置の全体構成例を示すブロック図。
【図２】第１の実施形態に係る固体撮像装置が有する画素アレイを示す等価回路図。
【図３】第１の実施形態に係る固体撮像装置の平面構成例（光照射面側）を示す平面図。
【図４】第１の実施形態に係る固体撮像装置の平面構成例（信号走査回路形成面側）を示す平面図。
【図５】図３、図４中のＶ−Ｖ線における断面構成例を示す断面図。
【図６】第１の実施形態に係る色フィルタの配置を説明するための平面図。
【図７】第１の実施形態に係る単位画素の断面構成例を示す断面図。
【図８】第１の実施形態に係る固体撮像装置の一製造工程を示す断面図。
【図９】第１の実施形態に係る固体撮像装置の一製造工程を示す断面図。
【図１０】第１の実施形態に係る固体撮像装置の一製造工程を示す断面図。
【図１１】第１の実施形態に係る固体撮像装置の一製造工程を示す断面図。
【図１２】第１の実施形態に係る固体撮像装置の一製造工程を示す断面図。
【図１３】第１の実施形態に係る固体撮像装置の一製造工程を示す断面図。
【図１４】第１の実施形態に係る固体撮像装置の一製造工程を示す断面図。
【図１５】第１の実施形態に係る固体撮像装置の一製造工程を示す断面図。
【図１６】変形例１に係る固体撮像装置の断面構成例を示す断面図。
【図１７】変形例２に係る固体撮像装置の断面構成例を示す断面図。
【図１８】第２の実施形態に係る固体撮像装置の平面構成例（光照射面側）を示す平面図。
【図１９】第２の実施形態に係る固体撮像装置の平面構成例（信号走査回路形成面側）を示す平面図。
【図２０】図１８、図１９中のＸＸ−ＸＸ線における断面構成例を示す断面図。
【図２１】変形例３に係る固体撮像装置の断面構成例を示す断面図。
【図２２】第３の実施形態に係る固体撮像装置の平面構成例（光照射面側）を示す平面図。
【図２３】第３の実施形態に係る固体撮像装置の平面構成例（信号走査回路形成面側）を示す平面図。
【図２４】図２２、図２３中のＸＸＩＶ−ＸＸＩＶ線における断面構成例を示す断面図。
【図２５】比較例に係る固体撮像装置の平面構成例（光照射面側）を示す平面図。
【図２６】比較例に係る固体撮像装置の平面構成例（信号走査回路形成面側）を示す平面図。
【図２７】図２５、図２６中のＸＸＶＩＩ−ＸＸＶＩＩ線における断面構成例を示す断面図。
【符号の説明】
【０１０４】
１２…撮像領域、４０…半導体基板、４１…第１パッド、４２…第２パッド、５０…支持基板。
【図１】
2010050149.tif 000003
【図２】
2010050149.tif 000004
【図３】
2010050149.tif 000005
【図４】
2010050149.tif 000006
【図５】
2010050149.tif 000007
【図６】
2010050149.tif 000008
【図７】
2010050149.tif 000009
【図８】
2010050149.tif 000010
【図９】
2010050149.tif 000011
【図１０】
2010050149.tif 000012
【図１１】
2010050149.tif 000013
【図１２】
2010050149.tif 000014
【図１３】
2010050149.tif 000015
【図１４】
2010050149.tif 000016
【図１５】
2010050149.tif 000017
【図１６】
2010050149.tif 000018
【図１７】
2010050149.tif 000019
【図１８】
2010050149.tif 000020
【図１９】
2010050149.tif 000021
【図２０】
2010050149.tif 000022
【図２１】
2010050149.tif 000023
【図２２】
2010050149.tif 000024
【図２３】
2010050149.tif 000025
【図２４】
2010050149.tif 000026
【図２５】
2010050149.tif 000027
【図２６】
2010050149.tif 000028
【図２７】
2010050149.tif 000029