(57)【要約】【課題】圧電素子を駆動する電気信号の出力電圧を切り換える際に発生するパワーの損失を、低く抑えることができる超音波撮像装置を実現する。【解決手段】マルチレベルパルサー３３の出力ライン１に、省電力化手段をなす、中間駆動電圧±ＨＶＬと接続されたダイオードＤ７およびＤ８並びに抵抗Ｒ７およびＲ８が接続されるので、マルチレベルパルサー３３で発生する定常的な電流の消費がなくなり、消費電力を低く抑え、ひいてはマルチレベルパルサー３３の発熱を低くすることを実現させる。【選択図】図６
2010022761.tif 000002
【特許請求の範囲】
【請求項１】
圧電素子に所定の電圧を供給して超音波を送信する超音波撮像装置であって、
前記圧電素子と接続される出力ラインと該出力ラインに出力部が接続される複数のプッシュプル回路とを有するパルサーを備えるとともに、前記複数のプッシュプル回路に大きさが異なる複数の電源電圧を供給する電源部を備え、
複数の前記プッシュプル回路のうち、少なくともいずれか一のプッシュプル回路は、該プッシュプル回路を構成する相補トランジスタに逆方向電流が流れることを防止する第１の整流素子を有しており、
さらに、前記パルサーは、第２の整流素子および抵抗を含む省電力化手段を有し、該省電力化手段を構成する前記第２の整流素子および前記抵抗は、前記第１の整流素子を有するプッシュプル回路に供給される電源電圧に前記出力ラインを接続する
ことを特徴とする超音波撮像装置。
【請求項２】
前記電源部は、前記プッシュプル回路に出力される、大きさが等しい正負の電源電圧を発生することを特徴とする請求項１に記載の超音波撮像装置。
【請求項３】
前記パルサーは、前記出力ラインと接地端子との接続をオン／オフする接地回路を備えることを特徴とする請求項２に記載の超音波撮像装置。
【請求項４】
前記省電力化手段は、前記出力ラインを、前記電源部が出力する複数の電源電圧の中で大きさが最大でない電源電圧の少なくとも１つに接続することを特徴とする請求項１から３のいずれか１項に記載の超音波撮像装置。
【請求項５】
前記省電力化手段は、前記電源電圧を分圧して前記出力ラインに接続する分圧手段を備えることを特徴とする請求項１から４のいずれか１項に記載の超音波撮像装置。
【請求項６】
前記超音波撮像装置は、前記複数のプッシュプル回路によって、矩形波または正弦波に近似する擬似正弦波が出力ラインに出力されるように、前記複数のプッシュプル回路を動作させるパルサー制御部を備えることを特徴とする請求項１から５のいずれか１項に記載の超音波撮像装置。
【請求項７】
前記パルサーは、前記省電力手段と、前記第１の整流素子を有するプッシュプル回路に供給される電源電圧との接続及び非接続を切り換える接続切換手段を備えることを特徴とする請求項１から６のいずれか１項に記載の超音波撮像装置。
【請求項８】
前記接続切換手段は、前記電気信号が矩形波である場合に、前記省電力手段を前記複数の電源電圧の中で大きさが最大の電源電圧に接続するか、または前記複数の電源電圧のいずれにも接続しないことを特徴とする請求項７に記載の超音波撮像装置。
【請求項９】
前記接続切換手段は、前記電気信号が擬似正弦波である場合に、前記出力ラインを前記複数の電源電圧の中で大きさが最大でない電源電圧の少なくとも１つに接続することを特徴とする請求項７に記載の超音波撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、圧電素子を駆動させる電気信号の発生を行う送信部を備える超音波撮像装置に関する。
【背景技術】
【０００２】
近年、超音波撮像装置において、超音波を発生する圧電素子を駆動する電気信号は、複数の同一波形を含むバースト（ｂｕｒｓｔ）波形が用いられる（特許文献１参照）。このバースト波形は、圧電素子の共振周波数に一致する３〜１０ＭＨｚ程度の周波数を有し、１００Ｖ前後の振幅電圧を有する。同時駆動される圧電素子の数が数十チャネル（ｃｈａｎｎｅｌ）になること、また超音波撮像装置は、コンパクト（ｃｏｍｐａｃｔ）であることに特徴を有することなどから、これらバースト波形を発生させる送信部は、簡易な構成であることが好ましい。
【０００３】
バースト波形を発生させる簡易な構成の送信部として、異なる大きさの電源電圧を有するプッシュプル（ｐｕｓｈ  ｐｕｌｌ）回路を並列に接続したマルチレベルパルサー（ｍｕｌｔｉ  ｌｅｖｅｌ  ｐｕｌｓｅｒ）が存在する。このマルチレベルパルサーは、プッシュプル回路のオンオフ（ｏｎ  ｏｆｆ）により、出力電圧を段階的に切り換えて、正弦波に近似する擬似正弦波からなるバースト波形を簡易に発生させることができる。
【特許文献１】特開２０００−００５１６９号公報、（第1頁、第７図）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記背景技術によれば、出力電圧を段階的に切り換える際に、パワー（ｐｏｗｅｒ）の損失が発生する。すなわち、マルチレベルパルサーの出力電圧を切り換える際に、容量性の電気特性を有する圧電素子に充電された電荷の充放電が生じる。この充放電は、容量性の圧電素子に並列接続された接地抵抗との間で生じ、パワーの損失が発生する要因となる。
【０００５】
特に、このパワーの損失は、発熱の原因ともなり、多チャネル駆動を行う超音波撮像装置にとっては、無視できない大きさとなる。
【０００６】
この発明は、上述した背景技術による課題を解決するために為されたものであり、圧電素子を駆動する電気信号の出力電圧を切り換える際に発生するパワーの損失を、低く抑えることができる超音波撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決し、目的を達成するために、第１の観点の発明にかかる超音波撮像装置は、圧電素子に所定の電圧を供給して超音波を送信する超音波撮像装置であって、前記圧電素子と接続される出力ラインと該出力ラインに出力部が接続される複数のプッシュプル回路とを有するパルサーを備えるとともに、前記複数のプッシュプル回路に大きさが異なる複数の電源電圧を供給する電源部を備え、複数の前記プッシュプル回路のうち、少なくともいずれか一のプッシュプル回路は、該プッシュプル回路を構成する相補トランジスタに逆方向電流が流れることを防止する第１の整流素子を有しており、さらに、前記パルサーは、第２の整流素子および抵抗を含む省電力化手段を有し、該省電力化手段を構成する前記第２の整流素子および前記抵抗は、前記第１の整流素子を有するプッシュプル回路に供給される電源電圧に前記出力ラインを接続することを特徴とする。
【０００８】
この第１の観点による発明では、パルサーは、整流素子および抵抗を含む省電力化手段により、前記第１の整流素子を有するプッシュプル回路に供給される電源電圧と前記出力ラインとを接続する。
【０００９】
また、第２の観点の発明にかかる超音波撮像装置は、第１の観点に記載の超音波撮像装置において、前記電源部が、前記プッシュプル回路に出力される、大きさが等しい正負の電源電圧を発生することを特徴とする。
【００１０】
この第２の観点の発明では、接地電位を中心にして正負に振動する電圧波形を、発生させる。
【００１１】
また、第３の観点の発明にかかる超音波撮像装置は、第２の観点に記載の超音波撮像装置において、前記パルサーが、前記出力ラインと接地端子との接続をオン／オフする接地回路を備えることを特徴とする。
【００１２】
この第３の観点の発明では、いずれのプッシュプル回路の出力部もフローティング状態にある時、出力ラインを接地電位にする。
【００１３】
また、第４の観点の発明にかかる超音波撮像装置は、第１から３の観点のいずれか１つに記載の超音波撮像装置において、前記省電力化手段は、前記出力ラインを、前記電源部が出力する複数の電源電圧の中で大きさが最大でない電源電圧の少なくとも１つに接続することを特徴とする。
【００１４】
この第４の観点の発明では、電気信号の電圧が最大の最大駆動電圧から、最大でない電圧に移行する際の、電力消費を軽減する。
【００１５】
また、第５の観点の発明にかかる超音波撮像装置は、第１から４の観点のいずれか１つに記載の超音波撮像装置において、前記省電力化手段が、前記電源電圧を分圧して前記出力ラインに接続する分圧手段を備えることを特徴とする。
【００１６】
この第５の観点の発明では、出力ラインに接続される電圧の大きさを、電源電圧の大きさよりも小さいものにして、電気信号の電圧変化を高速に行う。
【００１７】
また、第６の観点の発明にかかる超音波撮像装置は、第１から５の観点のいずれか１つに記載の超音波撮像装置において、前記超音波撮像装置は、前記複数のプッシュプル回路によって、矩形波または正弦波に近似する擬似正弦波が出力ラインに出力されるように、前記複数のプッシュプル回路を動作させるパルサー制御部を備えることを特徴とする。
【００１８】
この第６の観点の発明では、パルサー制御部からの制御信号により、矩形波または擬似正弦波のバースト波形を発生する。
【００１９】
また、第７の観点の発明にかかる超音波撮像装置は、第１から６の観点のいずれか１つに記載の超音波撮像装置において、前記パルサーは、前記省電力手段と、前記第１の整流素子を有するプッシュプル回路に供給される電源電圧との接続及び非接続を切り換える接続切換手段を備えることを特徴とする。
【００２０】
この第７の観点の発明では、接続切換手段により、省電力化手段を有効または無効にする。
【００２１】
また、第８の観点の発明にかかる超音波撮像装置は、第７の観点に記載の超音波撮像装置において、前記接続切換手段が、前記電気信号が矩形波である場合に、前記省電力手段を前記複数の電源電圧の中で大きさが最大の電源電圧に接続するか、または前記複数の電源電圧のいずれにも接続しないことを特徴とする。
【００２２】
この第８の観点の発明では、接続切換手段は、電気信号が矩形波である場合に、省電力化手段が動作しない無効状態にする。
【００２３】
また、第９の観点の発明にかかる超音波撮像装置は、第７の観点に記載の超音波撮像装置において、前記接続切換手段が、前記電気信号が擬似正弦波である場合に、前記出力ラインを前記複数の電源電圧の中で大きさが最大でない電源電圧の少なくとも１つに接続することを特徴とする。
【００２４】
この第９の観点の発明では、接続切換手段は、電気信号が擬似正弦波である場合に、省電力化手段が動作する有効状態にする。
【発明の効果】
【００２５】
本発明によれば、擬似正弦波を発生するパルサーで発生する定常的な電流の消費をなくすので消費電力を低く抑えることができ、ひいては発熱を低くすることができる。
【発明を実施するための最良の形態】
【００２６】
以下に添付図面を参照して、この発明にかかる超音波撮像装置を実施するための最良の形態について説明する。なお、これにより本発明が限定されるものではない。
【００２７】
（実施の形態１）
まず、本実施の形態１にかかる超音波撮像装置１００の全体構成について説明する。図１は、本実施の形態１にかかる超音波撮像装置１００の全体構成を示すブロック（ｂｌｏｃｋ）図である。超音波撮像装置１００は、超音波プローブ（ｐｒｏｂｅ）１０、画像取得部１０２、画像メモリ（ｍｅｍｏｒｙ）部１０４、画像表示制御部１０５、表示部１０６、入力部１０７および制御部１０８を含む。
【００２８】
超音波プローブ１０は、圧電素子アレイ（ａｒｒａｙ）を内蔵し、超音波の送受信を行う。被検体２の表面に密着された超音波プローブ１０は、撮像断面に超音波を照射し、被検体２の内部からその都度反射された超音波エコー（ｅｃｈｏ）を、時系列的な音線として受信する。超音波プローブ１０は、超音波の照射方向を順次切り替えながら電子走査を行う。
【００２９】
画像取得部１０２は、超音波プローブの圧電素子アレイを駆動する電気信号を発生すると共に、圧電素子アレイで受信された電気信号からＢモード（ｍｏｄｅ）処理あるいはドップラ（ｄｏｐｐｌｅｒ）処理を行いＢモード画像情報あるいはドップラ画像情報を形成する。画像取得部１０２の詳細な機能については、後に述べる。
【００３０】
画像メモリ部１０４は、大容量メモリからなり、２次元断層画像情報、時間変化する２次元断層画像情報であるシネ（ｃｉｎｅ）画像情報等を保存する。
【００３１】
画像表示制御部１０５は、Ｂモード処理で生成されたＢモード画像情報およびドップラ処理で生成された血流画像情報等の表示フレームレート（ｆｒａｍｅ ｒａｔｅ）変換、並びに、画像表示の形状や位置制御を行う。
【００３２】
表示部１０６は、ＣＲＴ（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ）あるいはＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）等からなり、Ｂモード画像あるいは血流画像等の表示を行う。
【００３３】
入力部１０７は、キーボード（ｋｅｙｂｏａｒｄ）等からなり、オペレータ（ｏｐｅｒａｔｏｒ）により、操作情報が入力される。入力部１０７は、例えば、Ｂモードによる表示あるいはドップラ処理の表示を選択するための操作情報およびドップラ処理を行うドップラ撮像領域の設定を行う操作情報等が入力される。
【００３４】
制御部１０８は、入力部１０７から入力された操作情報および予め記憶したプログラム（ｐｒｏｇｒａｍ）やデータ（ｄａｔａ）に基づいて、上述した超音波プローブを含む超音波撮像装置各部の動作を制御する。
【００３５】
図２は、画像取得部１０２の構成を示すブロック図である。画像取得部１０２は、送信ビームフォーマ（ｂｅａｍｆｏｒｍｅｒ）２１、送信部２２、受信部２３、受信ビームフォーマ２４、Ｂモード処理部２５およびドップラ処理部２６を含む。送信ビームフォーマ２１は、制御部１０８からの情報に基づいて、焦点深度位置に電子フォーカス（ｆｏｃｕｓ）を行う様に、所定の遅延時間を有する駆動信号を発生する。
【００３６】
送信部２２は、送信ビームフォーマ２１からの駆動信号に基づいて、超音波プローブ１０の圧電素子を駆動するバースト波形を形成する。なお、送信部２２については、後に詳述する。
【００３７】
受信部２３は、超音波プローブ１０の圧電素子で受信された電気信号の初段増幅を行う。受信ビームフォーマ２４は、受信部２３で受信された電気信号に、送信時と同様の所定の遅延時間を加えた遅延加算を行い、音線上の電気信号を形成する。
【００３８】
Ｂモード処理部２５は、遅延加算された音線上の電気信号に対数変換、フィルタ（ｆｉｌｔｅｒ）処理等の処理を行ってＢモード画像を形成する。ドップラ処理部２６は、遅延加算された音線上の電気信号に直交検波、フィルタ処理等を行い被検体２内の血流情報を、周波数スペクトル（ｓｐｅｃｔｒｕｍ）情報あるいはＣＦＭ（Ｃｏｌｏｕｒ  Ｆｌｏｗ  Ｍａｐｐｉｎｇ）情報として表示する。
【００３９】
図３は、送信部２２の構成を示すブロック図である。送信部２２は、パルサー（ｐｕｌｓｅｒ）電源部３１、パルサー制御部３２および複数のマルチレベルパルサー３３を含む。パルサー制御部３２は、送信ビームフォーマ２１からの駆動信号に基づいて、マルチレベルパルサー３３に擬似正弦波を発生させる。なお、パルサー制御部３２が発生する、マルチレベルパルサー３３に擬似正弦波を発生させる制御信号については、後に説明する。
【００４０】
パルサー電源部３１は、スイッチングレギュレータ（ｓｗｉｔｃｈｉｎｇ  ｒｅｇｕｌａｔｏｒ）等を用いて構成される高圧の電源部である。パルサー電源部３１は、発生される擬似正弦波の最大振幅に相当する正負の最大駆動電圧＋ＨＶＨ、−ＨＶＨおよび概ね最大駆動電圧±ＨＶＨの半分程度の大きさを有する正負の中間駆動電圧＋ＨＶＬ、−ＨＶＬを発生する。
【００４１】
マルチレベルパルサー３３は、パルサー制御部３２からの制御信号に基づいて、擬似正弦波を発生する。図４は、マルチレベルパルサー３３の構成を示す回路図である。マルチレベルパルサー３３は、圧電素子１１に接続される出力ライン（ｌｉｎｅ）１、トランジスタ（ｔｒａｎｓｉｓｔｏｒ）Ｑ１〜Ｑ６、ダイオード（ｄｉｏｄｅ）Ｄ１〜Ｄ８、Ｄ３０、Ｄ４０,抵抗Ｒ１〜Ｒ４，Ｒ７およびＲ８、キャパシタ（ｃａｐａｃｉｔｏｒ）Ｃ１〜Ｃ４を含む。
【００４２】
トランジスタＱ１〜Ｑ６は、PチャネルのＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を用いたＱ１、Ｑ３，Ｑ５およびＮチャネルのＦＥＴを用いたＱ２，Ｑ４、Ｑ６を含む。
【００４３】
トランジスタＱ１およびＱ２は、1つのプッシュプル回路を構成し、Ｑ１およびＱ２のソース（ｓｏｕｒｃｅ）端子に接続される最大駆動電圧である正負の電源電圧±ＨＶＨと出力ライン１との接続を、トランジスタＱ１およびＱ２のオンオフ動作により制御する。トランジスタＱ１およびＱ２をオンオフする電気信号は、パルサー制御部３２で形成され、交流結合を行うキャパシタＣ１およびＣ２を介してＱ１およびＱ２のゲート（ｇａｔｅ）端子に入力される。トランジスタＱ１およびＱ２のゲート端子は、ソース端子との間に抵抗Ｒ１およびＲ２、並びに、保護ダイオードＤ１およびＤ２が接続され、ゲート端子の動作電位の確定および過電圧保護を行っている。トランジスタＱ１およびＱ２のドレイン（ｄｒａｉｎ）端子は、互いに接続され、プッシュプル回路の出力部をなす。この出力部は、出力ライン１と接続される。
【００４４】
トランジスタＱ３およびＱ４は、プッシュプル回路を構成し、Ｑ３およびＱ４のソース端子に接続される中間駆動電圧である正負の電源電圧±ＨＶＬと出力ライン１との接続を、トランジスタＱ３およびＱ４のオンオフにより制御する。トランジスタＱ３およびＱ４をオンオフする電気信号は、パルサー制御部３２で形成され、交流結合を行うキャパシタＣ３およびＣ４を介してＱ３およびＱ４のゲート端子に入力される。トランジスタＱ３およびＱ４のゲート端子には、ソース端子との間に抵抗Ｒ３およびＲ４、並びに保護ダイオードＤ３およびＤ４が接続され、ゲート端子の動作電位の確定および過電圧保護を行っている。
【００４５】
トランジスタＱ３およびＱ４のドレイン端子は、第１の整流素子であるダイオードＤ３０およびＤ４０を介して互いに接続され、この接続部はプッシュプル回路の出力部をなす。この出力部は、出力ライン１と接続される。ダイオードＤ３０は、出力ライン１の電圧がトランジスタＱ３のソース端子の電圧＋ＨＶＬよりも高くなる際に、この電圧＋ＨＶＬの供給側（前記パルサー電源部３１側）へ向かう逆電流が前記トランジスタＱ３に流れることを防止する。ダイオードＤ４０は、出力ライン１の電圧がトランジスタＱ４のソース端子の電圧−ＨＶＬよりも低くなる際に、出力ライン１側へ向かう逆電流が前記トランジスタＱ４に流れることを防止する。
【００４６】
トランジスタＱ５およびＱ６は、接地端子と出力ライン１との接続を、トランジスタＱ５およびＱ６のオンオフにより制御する接地回路をなす。接地回路であるトランジスタＱ５およびＱ６をオンオフする制御信号は、パルサー制御部３２で形成される。
【００４７】
第２の整流素子であるダイオードＤ７および抵抗Ｒ７は、電源電圧＋ＨＶＬと出力ライン１の間に直列接続される。ダイオードＤ７は、出力ライン１の電圧が電源電圧＋ＨＶＬよりも大きくなる際に、電流を流す向きに配置される。また、第２の整流素子であるダイオードＤ８および抵抗Ｒ８は、電源電圧−ＨＶＬと出力ライン１の間に直列接続される。ダイオードＤ８は、出力ライン１の電圧が、電源電圧−ＨＶＬよりも低くなる際に、電流を流す向きに配置される。ダイオードＤ７および抵抗Ｒ７並びにダイオードＤ８および抵抗Ｒ８は、本発明において、第１の整流素子を有するプッシュプル回路に供給される電源電圧に前記出力ラインを接続する省電力化手段をなし、これらの動作については後に詳述する。
【００４８】
マルチレベルパルサー３３のトランジスタＱ１〜Ｑ６に対するパルサー制御部３２からの制御信号は、各々ＤＶＰＨ、ＤＶＮＨ、ＤＶＰＬ、ＤＶＮＬ、ＣＰＰおよびＣＰＮで現す。これら文字列では、ＤＶはＤｒｉｖｅ、ＮはＮチャネル、ＰはＰチャネル、Ｈは最大駆動電圧ＨＶＨ、Ｌは中間駆動電圧ＨＶＬを略語表記している。
【００４９】
つぎに、マルチレベルパルサー３３の動作について、図５および６を用いて説明する。図５は、マルチレベルパルサー３３のトランジスタＱ１〜Ｑ６を駆動する制御信号の時間変化および出力される擬似正弦波を示す図である。横軸は時間軸、縦軸は電圧を示す。なお、図５（Ａ）および（Ｂ）に示す図は、共通の時間軸を有している。
【００５０】
ここで、ＰチャネルＦＥＴを用いたＱ３、Ｑ１およびＱ５の制御信号であるＤＶＰＬ、ＤＶＰＨおよびＣＰＰは、電圧の低いレベル（ｌｅｖｅｌ）であるＬレベルで、トランジスタがオン状態となり、電圧の高いレベルであるＨレベルで、トランジスタがオフ状態となる。また、ＮチャネルＦＥＴを用いたＱ２，Ｑ４およびＱ６の制御信号であるＤＶＮＬ、ＤＶＮＨおよびＣＰＮは、電圧の低いレベルであるＬレベルで、トランジスタがオフ状態となり、電圧の高いレベルであるＨレベルで、トランジスタがオン状態となる。
【００５１】
図５（Ａ）では、まず制御信号のＤＶＰＬがＬレベルとされ、トランジスタＱ３がオン状態にされる（ステップ１）。このタイミング（ｔｉｍｉｎｇ）では、図５（Ｂ）のステップ（ｓｔｅｐ）１に示す様に出力電圧として、中間駆動電圧＋ＨＶＬが出力される。
【００５２】
その後、制御信号のＤＶＰＬがＨレベルとされ、トランジスタＱ３がオフ状態にされると同時に制御信号のＤＶＰＨがＬレベルとされ、トランジスタＱ１がオン状態にされる（ステップ２）。このタイミングでは、図５（Ｂ）のステップ２に示す様に出力電圧として、最大駆動電圧＋ＨＶＨが出力される。
【００５３】
その後、制御信号のＤＶＰＨがＨレベルとされ、トランジスタＱ１がオフ状態にされると同時に制御信号のＤＶＰＬがＬレベルとされ、トランジスタＱ３がオン状態にされる（ステップ３）。このタイミングでは、図５（Ｂ）のステップ３に示す様に出力電圧として、中間駆動電圧＋ＨＶＬが出力される。
【００５４】
その後、制御信号のＤＶＰＬがＨレベルとされ、トランジスタＱ３がオフ状態にされると同時に制御信号のＣＰＮがＨレベルとされ、トランジスタＱ６がオン状態にされる（ステップ４）。このタイミングでは、図５（Ｂ）のステップ４に示す様に出力電圧として接地電位が出力される。
【００５５】
その後、制御信号のＣＰＮがＬレベルとされ、トランジスタＱ６がオフ状態にされると同時に制御信号のＤＶＮＬがＨレベルとされ、トランジスタＱ４がオン状態にされる（ステップ５）。このタイミングでは、図５（Ｂ）のステップ５に示す様に出力電圧として、負の中間駆動電圧−ＨＶＬが出力される。
【００５６】
その後、制御信号のＤＶＮＬがＬレベルとされ、トランジスタＱ４がオフ状態にされると同時に制御信号のＤＶＮＨがＨレベルとされ、トランジスタＱ２がオン状態にされる（ステップ６）。このタイミングでは、図５（Ｂ）のステップ６に示す様に出力電圧として、負の最大駆動電圧−ＨＶＨが出力される。
【００５７】
その後、制御信号のＤＶＮＨがＬレベルとされ、トランジスタＱ２がオフ状態にされると同時に制御信号のＤＶＮＬがＨレベルとされ、トランジスタＱ４がオン状態にされる（ステップ７）。このタイミングでは、図５（Ｂ）のステップ７に示す様に出力電圧として、負の中間駆動電圧−ＨＶＬが出力される。
【００５８】
その後、制御信号のＤＶＮＬがＬレベルとされ、トランジスタＱ４がオフ状態にされると同時に制御信号のＣＰＰがＬレベルとされ、トランジスタＱ５がオン状態にされる（ステップ８）。このタイミングでは、図５（Ｂ）のステップ８に示す様に出力電圧として、接地電位が出力される。
【００５９】
以上の動作により、１波長の擬似正弦波が形成される。以後、このステップ１〜８の動作を繰り返し、所定の数の擬似正弦波を有するバースト波形が形成される。
【００６０】
図６は、ステップ３において、トランジスタＱ１がオフにされ、トランジスタＱ３がオンにされた回路の状態を模式的に示した説明図である。この図では、トランジスタＱ１〜Ｑ４は、簡略化したオンオフスイッチとして図示され、接地回路をなすトランジスタＱ５およびＱ６は、図示を省略した。また、図７（Ａ）は、ステップ２〜４における出力ライン１に出力される電圧波形を拡大して示した説明図、図７（Ｂ）は、ステップ２〜４における抵抗Ｒ７の電流の大きさを示す説明図である。ちなみに、図７（Ａ）（Ｂ）において、横軸は同一の時間軸になっている。
【００６１】
ステップ２では、出力ライン１に最高駆動電圧＋ＨＶＨが出力されている。この状態では、容量性の負荷である圧電素子１１には、＋ＨＶＨの印加電圧に対応する電荷が充電されている。ちなみに、このステップ２では、抵抗Ｒ７に出力ライン１から中間駆動電圧＋ＨＶＬの電源へ向かう電流が流れる。
【００６２】
その後、図６に示した様にトランジスタＱ１のオフと同時にトランジスタＱ３がオンにされる。この際、圧電素子１１に充電された電荷により、出力ライン１は＋ＨＶＨの電圧が維持され、ダイオードＤ３０はオフ状態となる。一方、省電力化手段であるダイオードＤ７は、順方向電圧が印加されオン状態となる。この状態で、圧電素子１１に充電された＋ＨＶＨの電位を有する電荷は、ダイオードＤ７および抵抗Ｒ７を通り、中間駆動電圧＋ＨＶＬの電源に放電される。この際、出力ライン１の電位は、所定の時定数を有する過渡応答を示し、出力ライン１には、過渡電流が流れる。この過渡電流が生じる時間は、図７（Ａ）（Ｂ）では、ステップ２からステップ３に移行する際の過渡時間Ｔ１として示されている。なお、抵抗Ｒ７は、５０〜１５０Ω程度の値にされる。
【００６３】
その後、出力ライン１の電圧は、圧電素子１１に蓄積された電荷の放電により＋ＨＶＨから低下し、＋ＨＶＬの電圧になる。この際、ダイオードＤ７はオフ状態となる一方で、ダイオードＤ３０はオン状態となる。トランジスタＱ３がオン状態にある間、出力ライン１は、中間駆動電圧＋ＨＶＬに維持される。図７（Ａ）の出力電圧波形では、ステップ３で過渡時間Ｔ１が経過した後に、ステップ４に移行する迄の間＋ＨＶＬの電圧が、出力ライン１に出力される。
【００６４】
また、ステップ６からステップ７に移行する場合にも、電圧極性は異なるものの、全く同様のことが生じ、出力ライン１の電圧が負の最大駆動電圧−ＨＶＨから負の中間駆動電圧−ＨＶＬに移行する際に、ダイオードＤ８がオン状態となり、抵抗Ｒ８およびダイオードＤ８を流れ、圧電素子１１へ向かう順方向の電流が発生し、圧電素子１１に充電された電荷が過渡時間の間放電される。
【００６５】
マルチレベルパルサー３３で消費される電力は、例えば以下に述べる構成のマルチレベルパルサー４３と比較して、小さなものとなる。図８は、マルチレベルパルサー４３の構成を簡略化して示した、図６と同様の説明図である。マルチレベルパルサー４３のトランジスタＱ１〜Ｑ４、ダイオードＤ３０およびＤ４０、電源電圧±ＨＶＨおよび±ＨＶＬ、図示しない接地回路であるトランジスタＱ５およびＱ６並びに出力ライン１は、マルチレベルパルサー３３と同様である。マルチレベルパルサー３３の省電力化手段であるダイオードＤ７およびＤ８並びに抵抗Ｒ７およびＲ８は、マルチレベルパルサー４３において出力ライン１と接地端子を接続する抵抗Ｒ４４に置き換えられ、簡易な構成とされる。ここで、抵抗Ｒ４４は、１００〜３００Ω程度の大きさとされ、抵抗Ｒ７およびＲ８と比較して大きな値にされる。
【００６６】
ここで、ステップ２では、図６と同様に出力ライン１に最高駆動電圧＋ＨＶＨが出力されている。この状態では、容量性の負荷である圧電素子１１には、＋ＨＶＨの印加電圧に対応する電荷が充電されている。
【００６７】
その後、図８に示した様にトランジスタＱ１のオフと同時にトランジスタＱ３がオンにされる。この際、圧電素子１１に充電された電荷により、出力ライン１は＋ＨＶＨの電圧が維持され、ダイオードＤ３０はオフ状態となる。この状態で、圧電素子１１に充電された電荷は、抵抗Ｒ４４を通り、接地端子に電流が流れ、所定の時定数を有する過渡電流が発生する。
【００６８】
図９は、マルチレベルパルサー４３を用いた場合の動作を示す説明図である。図９（Ａ）は、横軸をステップ２〜４に変化する時間軸とし、縦軸をマルチレベルパルサー４３の出力電圧の変化を示す電圧軸とする。図９（Ｂ）は、図９（Ａ）と同様の時間軸を有し、縦軸で抵抗Ｒ４４に流れる電流の変化を示した図である。抵抗Ｒ４４に流れる過渡電流が生じる時間は、図９（Ａ）の電圧波形では、ステップ２からステップ３に移行する際の過渡時間Ｔ２として図示されている。なお、抵抗Ｒ４４は、１００〜３００Ω程度の値にされる。
【００６９】
その後、出力ライン１の電圧は、圧電素子１１に蓄積された電荷の放電により＋ＨＶＨから低下し、＋ＨＶＬの電圧になる。ここで、ダイオードＤ３０はオン状態となり、トランジスタＱ３がオン状態にある間、出力ライン１は中間駆動電圧＋ＨＶＬに維持される。図９（Ａ）の電圧波形では、ステップ３で過渡時間Ｔ２が経過した後に、ステップ４に移行する迄の間、＋ＨＶＬの電圧が出力ライン１に出力される。なお、この間、抵抗Ｒ４４では、電流＋ＨＶＬ／Ｒ４４が流れる。
【００７０】
ここで、マルチレベルパルサー４３の消費電力は、省電力化手段をなすダイオードＤ７およびＤ８並びに抵抗Ｒ７およびＲ８を含むマルチレベルパルサー３３の消費電力と比較して、大きな値となる。すなわち、マルチレベルパルサー４３では、ステップ１〜８の出力電圧が０Ｖではない期間において、抵抗Ｒ４４に定常的に流れる電流が生じる。この電流は、抵抗Ｒ４４を用いたマルチレベルパルサー４３の消費電力を大きなものとする。一方、本実施形態１のマルチレベルパルサー３３では、ステップ２および６における定常的な電流およびステップ３および７で生じる圧電素子１１に充電された電荷の放電を除いて、電力消費は生じない。
【００７１】
上述してきたように、本実施の形態１では、マルチレベルパルサー３３は、省電力化手段をなす、中間駆動電圧±ＨＶＬと接続されたダイオードＤ７およびＤ８並びに抵抗Ｒ７およびＲ８を有するので、定常的に消費される電流をなくすことができる。これにより、消費電力を低く抑え、ひいてはマルチレベルパルサー３３の発熱を低くすることができる。
【００７２】
また、本実施の形態１では、マルチレベルパルサー３３に出力ライン１と接地端子との間を接続する抵抗を設けなかったが、別途抵抗を設けることもできる。この場合、抵抗の値は、マルチレベルパルサー４３の抵抗Ｒ４４と比較して大きな値の５００Ω以上とされる。これにより、簡易な構成のマルチレベルパルサー４３と比較して、消費電力の増加が軽減されたマルチレベルパルサーを構成することができる。
【００７３】
（実施の形態２）
ところで、上記実施の形態１では、省電力化手段のダイオードＤ７およびＤ８並びに抵抗Ｒ７およびＲ８を、中間駆動電圧である±ＨＶＬに接続したが、圧電素子１１の駆動電圧波形として矩形波を用いる場合には、省電力化手段は電力の消費を増加させる要因となる。そこで、本実施の形態２では、圧電素子１１の駆動電圧波形が矩形波を用いる場合において電力消費の増加を防止するため、前記マルチレベルパルサー３３は、省電力手段が中間駆動電圧±ＨＶＬと接続された状態と、省電力手段が中間駆動電圧±ＨＶＬと非接続の状態とを切り換える接続切換手段を備えていてもよい。この接続切換手段は、省電力手段の接続先を±ＨＶＨおよび±ＨＶＬとの間で切り換えるか、または省電力化手段を±ＨＶＨと接続された接続状態と、±ＨＶＨおよび±ＨＶＬのいずれとも接続しない非接続状態とを切り換える。
【００７４】
前記接続切換手段について具体的に説明する。図１０は、本実施の形態２にかかるマルチレベルパルサー５３の構成を示すブロック図である。マルチレベルパルサー５３は、図６に示したマルチレベルパルサー３３に対応するものであり、接続切換手段であるスイッチ５７および５８を除いてマルチレベルパルサー３３と全く同様であるので、スイッチ５７および５８以外の部分の説明を省略する。
【００７５】
スイッチ５７は、抵抗Ｒ７に接続されるパルサー電源部３１の出力を、最大駆動電圧＋ＨＶＨまたは中間駆動電圧＋ＨＶＬのいずれか一方に選択するか、抵抗Ｒ７が最大駆動電圧+ＨＶＨと接続された状態と、抵抗Ｒ７がいずれの電源電圧とも接続されない状態のいずれか一方を選択する接続切換手段である。スイッチ５７は、リレー等を用いて構成され、制御部１０８からの指示により、圧電素子１１の駆動電圧波形として矩形波を用いる場合には、最大駆動電圧＋ＨＶＨに接続されるか、最大駆動電圧+ＨＶＨおよび中間駆動電圧−ＨＶＬのいずれとも接続されず、圧電素子１１の駆動電圧波形として擬似正弦波を用いる場合には、中間駆動電圧＋ＨＶＬに接続される。スイッチ５８もスイッチ５７と全く同様に、抵抗Ｒ８に接続される電源を、最大駆動電圧−ＨＶＨまたは中間駆動電圧−ＨＶＬのいずれか一方に選択するか、抵抗Ｒ８が最大駆動電圧−ＨＶＨと接続された状態と、抵抗Ｒ８がいずれの電源電圧とも接続されない状態のいずれか一方を選択する接続切換手段である。
【００７６】
マルチレベルパルサー５３は、スイッチ５７および５８が中間駆動電圧±ＨＶＬに接続され、圧電素子１１の波形として擬似正弦波を用いる場合には、上述した実施の形態１と全く同様の動作を行う。また、マルチレベルパルサー５３は、スイッチ５７および５８が最大駆動電圧±ＨＶＨに接続され、圧電素子１１の波形として矩形波を用いる場合には、ダイオードＤ７およびＤ８は常に逆バイアス（ｂｉａｓ）の電圧が印加されオフ状態となる。また、マルチレベルパルサー５３は、同様に圧電素子１１の波形として矩形波を用いる場合には、スイッチ５７および５８がいずれの電源電圧にも接続されない場合もある。従って、圧電素子１１の波形として矩形波を用いる場合に、省電力化手段は、抵抗Ｒ７およびＲ８に電流が流れることはなく、電力を消費する要因とはならない。
【００７７】
なお、圧電素子１１の駆動電圧波形として矩形波を用いる場合には、トランジスタＱ１およびＱ２を含むプッシュプル回路のみが動作する（トランジスタＱ３およびＱ４はオフ状態）。この場合、出力ライン１には、±ＨＶＨの電圧が出力される。ここで、仮に省電力化手段であるダイオードＤ７およびＤ８並びに抵抗Ｒ７およびＲ８が、中間駆動電圧である±ＨＶＬに接続されていると、ダイオードＤ７およびＤ８は、交互にオン状態となり、電力の消費が生じる。
【００７８】
上述してきたように、本実施の形態２では、接続切換手段であるスイッチ５７および５８により、矩形波を発生する際には、省電力化手段を動作しない状態とし、擬似正弦波を発生する際には、省電力化手段を動作する状態とし、消費電力を低減することができる。
【００７９】
（実施の形態３）
ところで、上記実施の形態１では、省電力化手段のダイオードＤ７は、ステップ３においては、過渡時間Ｔ１の間電流を流し、抵抗Ｒ７で電力の消費が行われたが、この過渡時間Ｔ１を高速化することにより、電力の消費を低減することもできる。そこで、本実施の形態３では、省電力化手段に接続される電源電圧を分圧手段により小さくして過渡時間を短いものとし、ひいては消費電力を低減する場合を示すことにする。
【００８０】
図１１は、本実施の形態３にかかるマルチレベルパルサー６３の構成を示すブロック図である。マルチレベルパルサー６３は、図６に示したマルチレベルパルサー３３に対応するものであり、分圧手段であるレベルシフト（ｌｅｖｅｌ  ｓｈｉｆｔ）回路６０および６１を除いてマルチレベルパルサー３３と全く同様であるので、レベルシフト回路６０および６１以外の部分の説明を省略する。
【００８１】
レベルシフト回路６０は、抵抗Ｒ７とパルサー電源部３１の出力である中間駆動電圧＋ＨＶＬの間に接続され、抵抗Ｒ７に供給される電圧を中間駆動電圧＋ＨＶＬよりも低いものにする分圧手段である。レベルシフト回路６０は、トランジスタＱ５、抵抗Ｒ１０およびＲ１１を含む。抵抗Ｒ１０およびＲ１１は、中間駆動電圧＋ＨＶＬを分圧する。例えば、Ｒ１０は２０ｋΩ、Ｒ１１は８０ｋΩとされ、中間駆動電圧＋ＨＶＬの８０％の電圧を出力する。
【００８２】
トランジスタＱ５は、抵抗Ｒ１０およびＲ１１で分圧された電圧を、省電力化手段である抵抗Ｒ７およびダイオードＤ７に供給するドライバー（ｄｒｉｖｅｒ）であり、例えばＰＮＰ型のバイポーラトランジスタ（ｂｉｐｏｌａｒ  ｔｒａｎｓｉｓｔｏｒ）が用いられる。
【００８３】
レベルシフト回路６１は、抵抗Ｒ８とパルサー電源部３１の出力である中間駆動電圧−ＨＶＬの間に接続され、抵抗Ｒ８に供給される電圧を中間駆動電圧−ＨＶＬよりも高いものにする分圧手段である。レベルシフト回路６１は、トランジスタＱ６、抵抗Ｒ１０およびＲ１１を含み、レベルシフト回路６０と全く同様の動作を行う。
【００８４】
図１２は、分圧手段であるレベルシフト回路６０の動作を示す説明図である。図１２は、図７に示したマルチレベルパルサー３３の動作と同様に、トランジスタＱ１がオフとなりトランジスタＱ３がオンとなる、ステップ２からステップ３への移行期間における出力ライン１の出力電圧および過渡応答を示している。
【００８５】
過渡応答９０は、分圧手段であるレベルシフト回路６０を有するマルチレベルパルサー６３が示す過渡応答である。過渡応答９０は、電圧が概ね圧電素子１１の容量Ｃおよび抵抗Ｒ７で決定される時定数を持って、出力電圧＋ＨＶＨからレベルシフト回路６０の出力である０．８×ＨＶＬの電圧に指数関数的に減少する。また、過渡応答９１は、レベルシフト回路６０を有しないマルチレベルパルサー３３が示す過渡応答である。過渡応答９１は、電圧が概ね圧電素子１１の容量および抵抗Ｒ７で決定される時定数で、出力電圧＋ＨＶＨから＋ＨＶＬの電圧に指数関数的に減少する。
【００８６】
過渡応答９０および９１は、同一の過渡時間Ｔ１を有する。従って、電圧の変化が大きい過渡応答９０は、過渡応答９１と比較して早期に電圧＋ＨＶＬに到達し、切り換えの高速化が行われる。一方、過渡応答９１は、出力電圧が＋ＨＶＬに近接するに従い勾配が小さなものとなるので電圧＋ＨＶＬに到達する過渡時間Ｔ１は、長いものとなる。
【００８７】
また、過渡応答９０では、出力電圧が＋ＨＶＨから＋ＨＶＬの間だけ抵抗Ｒ７に電流が流れるので、この時間間隔の短縮に伴い消費電流の軽減も計られる。なお、レベルシフト回路６１も全く同様にステップ６からステップ７への移行に伴い過渡応答の高速化を行う。
【００８８】
上述してきたように、本実施の形態３では、分圧手段であるレベルシフト回路６０および６１により、省電力化手段であるダイオードＤ７およびＤ８並びに抵抗Ｒ７およびＲ８に接続される電源電圧を分圧し、小さなものとしているので、ステップ２からステップ３への過渡応答を高速で行うと共に、この高速化により消費電力の軽減を図ることもできる。
【００８９】
以上、本発明を前記実施の形態によって説明したが、本発明はこれに限られないことはもちろんであり、図４に示したマルチレベルパルサー３３の構成を示す回路図は、本発明の主旨を変更しない範囲で適宜変更可能である。
【図面の簡単な説明】
【００９０】
【図１】超音波撮像装置の全体構成を示すブロック図である。
【図２】実施の形態１にかかる画像取得部の構成を示すブロック図である。
【図３】実施の形態１にかかる送信部の構成を示すブロック図である。
【図４】実施の形態１にかかるマルチレベルパルサーの構成を示す回路図である。
【図５】実施の形態１にかかるマルチレベルパルサーの全体的な出力動作を示す説明図である。
【図６】実施の形態１にかかるマルチレベルパルサーの回路動作を示す説明図である。
【図７】実施の形態１にかかるマルチレベルパルサーの出力電圧および電流の変化を示す説明図である。
【図８】簡易な構成のマルチレベルパルサーの構成および動作を示す説明図である。
【図９】簡易な構成のマルチレベルパルサーの出力電圧が切り換えられる際の動作および電流の変化を示す説明図である。
【図１０】実施の形態２にかかるマルチレベルパルサーの構成を示す回路図である。
【図１１】実施の形態３にかかるマルチレベルパルサーの構成を示す回路図である。
【図１２】実施の形態３にかかるマルチレベルパルサーの過渡応答を示す説明図である。
【符号の説明】
【００９１】
１  出力ライン
２  被検体
１０  超音波プローブ
１１  圧電素子
２１  送信ビームフォーマ
２２  送信部
２３  受信部
２４  受信ビームフォーマ
２５  Ｂモード処理部
２６  ドップラ処理部
３１  パルサー電源部
３２  パルサー制御部
３３、４３、５３、６３  マルチレベルパルサー
５７、５８  スイッチ
６０、６１  レベルシフト回路
９０、９１  過渡応答
１００  超音波撮像装置
１０２  画像取得部
１０４  画像メモリ部
１０５  画像表示制御部
１０６  表示部
１０７  入力部
１０８  制御部
Ｃ１〜Ｃ３  キャパシタ
D１〜４、Ｄ７、Ｄ８、Ｄ３０、Ｄ４０  ダイオード
Q１〜Ｑ６  トランジスタ
R１〜Ｒ４、Ｒ７、Ｒ８、Ｒ１０、Ｒ１１、Ｒ４４  抵抗
【図１】
2010022761.tif 000003
【図２】
2010022761.tif 000004
【図３】
2010022761.tif 000005
【図４】
2010022761.tif 000006
【図５】
2010022761.tif 000007
【図６】
2010022761.tif 000008
【図７】
2010022761.tif 000009
【図８】
2010022761.tif 000010
【図９】
2010022761.tif 000011
【図１０】
2010022761.tif 000012
【図１１】
2010022761.tif 000013
【図１２】
2010022761.tif 000014