(57)【要約】【課題】アンチヒューズメモリ素子に対し、負の温度係数を持つ電圧を印加することで、書き込み時間を一定にし、かつ、誤書き込みを低減させた信頼性の高い不揮発性半導体記憶装置を提供する。【解決手段】不揮発性半導体記憶装置は、電気的ストレスによって絶縁膜を破壊することで情報がプログラムされるメモリセルからなるメモリセルアレイと、電気的ストレスとなる負の温度係数を持つプログラム電圧を前記メモリセルに供給する電源回路とを備えることを特徴とする。【選択図】図４
2010165397.tif 000002
【特許請求の範囲】
【請求項１】
電気的ストレスによって絶縁膜を破壊することで情報がプログラムされるメモリセルからなるメモリセルアレイと、
電気的ストレスとなる負の温度係数を持つプログラム電圧を前記メモリセルに供給する電源回路と
を備える
ことを特徴とする不揮発性半導体記憶装置。
【請求項２】
前記電源回路は、
供給電圧を昇圧し、前記プログラム電圧を生成する昇圧回路と、
前記プログラム電圧に応じたモニタ電圧と参照電圧とを比較し、その結果に応じて前記昇圧回路を活性化させる差動増幅器と、
負の温度係数を持つ前記参照電圧を生成する参照電源回路と
を備える
ことを特徴とする請求項１記載の不揮発性半導体記憶装置。
【請求項３】
前記電源回路は、直列接続された抵抗素子及び可変抵抗素子を有し、前記プログラム電圧を分圧し、前記モニタ電圧を生成する分圧回路を備えた
ことを特徴とする請求項２記載の不揮発性半導体記憶装置。
【請求項４】
前記参照電源回路は、
複数の並列接続されたダイオード、可変抵抗素子、及び抵抗素子が直列接続され、前記参照電圧を分圧し、第１電圧を生成する第１電圧発生回路と、
ダイオード、及び抵抗素子が直列接続され、前記参照電圧を分圧し、第２電圧を生成する第２電圧発生回路と
前記第１及び第２電圧が入力され、前記参照電圧を出力する演算増幅回路と、
を備えた
ことを特徴とする請求項２又は３記載の不揮発性半導体記憶装置。
【請求項５】
前記電源回路は、前記メモリセルに対し、プログラム時に、前記プログラム電圧を出力し、読み出し時に、前記供給電圧を出力する
ことを特徴とする請求項２〜４のいずれか１項記載の不揮発性半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性半導体記憶装置に関し、特に、アンチヒューズ素子を用いたＯＰＴ（One-Time Programmable）メモリに関する。
【背景技術】
【０００２】
近年、電源を切っても情報を保持し続ける不揮発性のメモリが普及している。そのいくつかの用途において、複数回の書き換えを必要とせず、ただ一度の書き込みを行うことができれば良いものがある。このような用途の不揮発性メモリとして、アンチヒューズ素子を利用した不揮発性半導体記憶装置が提案されている。
【０００３】
アンチヒューズ素子は、初期状態では、絶縁膜を有するため高抵抗状態にある。しかし、一旦、電気的ストレスとなる高電圧を印加することで絶縁膜の組成が破壊され、電気抵抗が低下する。これにより、１ビットのデータを不揮発に記憶することができる。したがって、誤読み出しを防止するためには、絶縁膜を完全な破壊状態にすることが重要となる。
【０００４】
ここで、一般的に、絶緑膜は、印加電圧や環境温度が高いほど、完全な破壊状態にするまでの時間が長くなるという電圧及び温度依存性を有する。そのため、印加電圧や環境温度によっては、プログラム動作が短いと十分に絶縁膜を破壊することができない。また、逆にプログラム動作が長すぎるとアンチヒューズ素子に過度な電気的ストレスをかけることになり信頼性上好ましいものではない。
【０００５】
そこで、この問題を解決する技術として、アンチヒューズメモリ素子に電圧を供給する電源回路に、絶縁膜破壊の状態を検知する機能を設け、絶縁膜の完全な破壊に至るまで電圧の印加を維持するというものがある（特許文献１）。このようにすることで、良好な読み出し特性を得られるばかりでなく、必要な時間だけプログラム動作するため、アンチヒューズメモリ素子に過度な電気的ストレスをかけることもない。
【０００６】
しかし、この場合、印加電圧や環境温度によりプログラム時間が変動するため問題となる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−１９６０７９号
【発明の概要】
【発明が解決しようとする課題】
【０００８】
アンチヒューズメモリ素子に対し、負の温度係数を持つ電圧を印加することで、書き込み時間を一定にし、かつ、誤書き込みを防止した信頼性の高い不揮発性半導体記憶装置を提供する。
【課題を解決するための手段】
【０００９】
本発明の一態様に係る不揮発性半導体記憶装置は、電気的ストレスによって絶縁膜を破壊することで情報がプログラムされるメモリセルからなるメモリセルアレイと、電気的ストレスとなる負の温度係数を持つプログラム電圧を前記メモリセルに供給する電源回路とを備えることを特徴とする。
【発明の効果】
【００１０】
本発明によれば、アンチヒューズメモリ素子に対し、負の温度係数を持つ電圧を印加することで、書き込み時間を一定にし、かつ、誤書き込みを防止した信頼性の高い不揮発性半導体記憶装置を提供する。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態に係る不揮発性半導体記憶装置のメモリセルのブレイクダウン時間の電圧依存性を示すグラフである。
【図２】同実施形態に係る不揮発性半導体記憶装置のメモリセルのブレイクダウン時間の温度依存性を示すグラフである。
【図３】同実施形態に係る不揮発性半導体記憶装置の動作概念を示す図である。
【図４】同実施形態に係る不揮発性半導体記憶装置の一部を示すブロック図である。
【図５】同実施形態に係る不揮発性半導体記憶装置の参照電源電圧を示す回路図である。
【発明を実施するための形態】
【００１２】
以下、図面を参照しながら、本発明に係る不揮発性半導体記憶装置の実施の形態について詳細に説明する。
【００１３】
［アンチヒューズメモリ素子の特性］
まず、本発明の具体的な実施形態の説明の前に、本実施形態に用いられるアンチヒューズメモリ素子の特性について説明する。
【００１４】
アンチヒューズメモリ素子は、通常のＭＯＳトランジスタの構造とほぼ同じ構造となっており、ゲート絶縁膜が破壊されるか否かにより情報を記憶する。ゲート絶縁膜は、高電圧（以下、「プログラム電圧」と呼ぶ）の印加により破壊され、通常、直径５０ｎｍ程度のピンホール破壊となる。以下において、プログラム電圧印加からピンホールができるまでの時間を「ブレイクダウン時間」と呼ぶ。
【００１５】
図１は、アンチヒューズメモリ素子のブレイクダウン時間の電圧依存性を示すグラフで、横軸がプログラム電圧ＶＰＰ、縦軸がブレイクダウン時間ｔＢＤとなる。
【００１６】
図から、例えば、プログラム電圧ＶＰＰが６．４Ｖの場合、ブレイクダウン時間ｔＢＤは３０μｓ程度であるのに対し、プログラム電圧ＶＰＰが６．８Ｖの場合、ブレイクダウン時間ｔＢＤは３μｓ程度となっている。このことから、ブレイクダウン時間ｔＢＤは、プログラム電圧ＶＰＰに対し、およそ−２０ｄＢ／０．４Ｖの傾きがあり、高い電圧依存性を持つことが分かる。
【００１７】
図２は、アンチヒューズメモリ素子のブレイクダウン時間の温度依存性を示すグラフで、横軸が環境温度Ｔ、縦軸がブレイクダウン時間ｔＢＤとなる。
【００１８】
図から、環境温度Ｔが２５度の場合、ブレイクダウン時間ｔＢＤは１０μｓ程度であるのに対し、環境温度Ｔが１２５度の場合、ブレイクダウン時間ｔＢＤは１μｓ程度となっている。このことから、ブレイクダウン時間ｔＢＤは、環境温度Ｔに対し、およそ−２０ｄＢ／１００Ｋの傾きがあり、高い温度依存性を持つことが分かる。
【００１９】
そこで、本実施形態では、図１及び図２の特性を利用することで、ブレイクダウン時間ｔＢＤを一定にする。つまり、図３に示すように、環境温度Ｔが低い場合には、高いプログラム電圧ＶＰＰを印加し（図３中のI）、逆に、環境温度Ｔが高い場合には、低いプログラム電圧ＶＰＰを印加するようにする（図３中のII）。このように、アンチヒューズメモリ素子が有するブレイクダウン時間ｔＢＤの電圧依存性を積極的に利用することで、温度依存性を相殺することができる。
【００２０】
［全体構成］
次に、以上の効果を実現する本実施形態に係る不揮発性半導体記憶装置の構成について説明する。
【００２１】
図４は、本実施形態に係る不揮発性半導体記憶装置の一部を示すブロック図である。
【００２２】
この不揮発性半導体記憶装置は、互いに直交する複数のワード線ＷＬ＜０＞〜＜３＞及びビット線ＢＬ＜０＞〜＜３＞、これらの各交差部に配置された複数のメモリセル１１０からなるメモリセルアレイ１００を備える。また、ワード線ＷＬの一端に配置され、ワード線ＷＬを選択的に活性化させるロウデコード２００と、ビット線ＢＬの一端に配置され、データ読み出し時、メモリセル１１０からの微小信号を増幅し、データ書き込み時、外部からのデータに応じてビット線ＢＬを駆動するデータバッファ群３００とを備える。さらに、メモリセル１１０に対してプログラム電圧ＶＰＰを供給する電源回路４００を備える。
【００２３】
メモリセルアレイ１００の各メモリセル１１０は、アンチヒューズ素子１１１と選択トランジスタ１１２から構成される。同一ロウに配置された複数のメモリセル１１０の選択トランジスタ１１２のゲートは、それぞれワード線ＷＬ＜０＞〜ＷＬ＜３＞に共通に接続されている。また、同一カラムに配置された複数のメモリセル１１０の選択トランジスタ１１２のソースは、それぞれビット線ＢＬ＜０＞〜ＢＬ＜３＞に共通に接続されている。さらに、選択トランジスタ１１２のドレインは、それぞれアンチヒューズ素子１１１の一端に接続されている。一方、アンチヒューズ素子１１１の他端には、共通に電源回路４００の出力端に接続されている。
【００２４】
ロウデコーダ２００は、ワード線ＷＬ＜０＞〜ＷＬ＜３＞にそれぞれ接続されるワード線選択論理回路２１０及びワード線駆動回路２２０を備える。ワード線駆動回路２１０の入力端の１つには、書き込み指示信号ＷＥ及び読み出し指示信号ＲＥを入力とするＯＲゲート２３０の出力端が接続されている。また、他の２つの入力端には、それぞれアドレス信号Ａ＜０＞、Ａ＜１＞が接続されている。ここで、アドレス信号Ａ＜０＞、Ａ＜１＞は、これらの状態に応じて１つのワード線ＷＬが一意に選択されるように、それぞれが反転および非反転処理がされてワード線選択論理回路２１０に入力されている。また、ワード線選択論理回路２１０の出力は、ワード線駆動回路２２０に入力されている。これにより、ワード線駆勣回路２２０はその入力の状態を反転して、ワード線ＷＬ＜０＞〜ＷＬ＜３＞をそれぞれ駆動する。
【００２５】
データバッファ群３００は、ビット線ＢＬ＜０＞〜ＢＬ＜３＞にそれぞれ接続されたデータバッファからなる。各データバッファは、書き込み指示信号ＷＥが入力されたときにデータ入力信号Ｄ＜０＞〜Ｄ＜３＞を受け、ビット線ＢＬ＜０＞〜ＢＬ＜３＞を駆動する書き込みバッファ３１０を備える。さらに、読み出し指示信号ＲＥが入力されたときにビット線ＢＬ＜０＞〜ＢＬ＜３＞と参照電位ＶＲＥＦとの間に生じる微小電位差を増幅してデータ出力信号Ｑ＜０＞〜Ｑ＜３＞を駆動するセンスアンプ３２０を備える。
【００２６】
電源回路４００は、供給電圧ＶＤＤを昇圧し、プログラム電圧ＶＰＰを出力する昇圧回路４４０と、負の温度係数を持つ参照電圧ＶＲＥＦを出力する参照電源回路４１０とを備える。また、抵抗値Ｒａの抵抗４２１及び抵抗値Ｒｂの可変抵抗４２２の直列接続からなり、フィードバックされたプログラム電圧ＶＰＰを分圧しモニタ電圧ＶＭＯＮを出力する分圧回路４２０と、参照電圧ＶＲＥＦ及びモニタ電圧ＶＭＯＮとを比較し、その結果に応じて昇圧回路４４０を活性化させる昇圧活性化信号ＢＡＣＴを出力する差動増幅器４３０とを備える。さらに、読み出し指示信号ＲＥにより制御され、データ読み出し時に供給電圧ＶＤＤをメモリセル１１０に与える電源スイッチ４５０を備える。
【００２７】
続いて、この不揮発性半導体記憶装置の動作について説明する。
【００２８】
電源回路４００が書き込み信号ＷＥを受けた場合、参照電源回路４１０において、負の温度係数を持つ参照電圧ＶＲＥＦが生成され出力される。この参照電圧ＶＲＥＦと分圧回路４２０から出力されるモニタ電圧ＶＭＯＮとは、それぞれ差動増幅器４３０の非反転入力端子（＋）と反転入力端子（−）とに入力される。差動増幅器４３０では、これら電圧の差が増幅され昇圧活性化信号ＢＡＣＴが生成される。この昇圧活性化信号ＢＡＣＴは、昇圧回路４４０に送信される。その結果、昇圧回路４４０が活性化され、供給電圧ＶＤＤよりも高いプログラム電圧ＶＰＰが生成される。このプログラム電圧ＶＰＰは、メモリセル１１０に供給されると同時に、分圧回路４２０に入力される。分圧回路４２０では、プログラム電圧ＶＰＰが分圧され、抵抗素子４２１及び可変抵抗素子４２２の接続点からモニタ電圧ＶＭＯＮが出力される。この可変抵抗素子４２２を固定抵抗素子とした場合であっても、本実施形態の効果を得ることができるが、可変抵抗素子４２２を用いることで、分圧比を調整することが可能となり、参照電圧ＶＲＥＦに対するプログラム電圧ＶＰＰの倍率を調整することができる。
【００２９】
電源電圧４４０が読み出し信号ＲＥを受けた場合、参照電源回路４１０は活性化されない。一方、電源スイッチ４５０はオン状態となるため、プログラム電圧ＶＰＰが供給電圧ＶＤＤとなって、メモリセル１１０に供給される。
【００３０】
［参照電源回路］
次に、本実施形態の参照電源回路４１０について説明する。この回路は、温度依存性のない参照電圧を生成するバンドギャップリファレンス回路に対し、この回路を構成する抵抗の抵抗値を調整することで、負の温度係数を持つ参照電圧ＶＲＥＦを得るものである。
【００３１】
図５は、参照電源回路４１０の回路図である。
【００３２】
参照電源回路４１０は、参照電圧ＶＲＥＦから第１電圧を生成する第１電圧生成回路と、参照電圧ＶＲＥＦから第２電圧を生成する第２電圧生成回路と、これら第１電圧及び第２電圧を入力とし、参照電圧ＶＲＥＦを出力する演算増幅回路４１３からなる。
【００３３】
第１電圧発生回路は、抵抗値Ｒ１の抵抗素子４１１、及びこの抵抗素子４１１にアノードが接続されたダイオード４１２の直列回路からなる。
【００３４】
第２電圧発生回路は、抵抗４１１と同等の抵抗素子４１４、可変抵抗素子４１５、及び並列接続された１００個のダイオード４１６ａ、４１６ｂ、・・・からなるダイオード群４１６が直列接続されてなる。ここで、ダイオード群４１６を構成するダイオード４１６ａ、４１６ｂ、・・・は、いずれも第１電圧発生回路のダイオード４１２と同等の特性を有する。
【００３５】
差動増幅器４１３の非反転入力端子（＋）は、第１電圧発生回路の抵抗素子４１１及びダイオード４１２の接続点と接続されている。一方、反転入力端子（−）は、第２電圧発生回路の抵抗素子４１４及び可変抵抗素子４１５の接続点と接続されている。また、差動増幅器４１３の出力端子は、参照電圧ＶＲＥＦを出力すると共に、抵抗素子４１１及び抵抗素子４１４をそれぞれ介して非反転入力端子（＋）及び反転入力端子（−）に接続されている。
【００３６】
この場合、差動増幅器４１３、抵抗素子４１１、可変抵抗素子４１５、及びダイオード群４１６は、フィードバック制御回路を構成している。これにより、差動増幅器４１３の反転入力端子（−）の電圧と非反転入力端子（＋）の電圧とが等しくなるように、差動増幅器４１３の出力である参照電圧ＶＲＥＦが生成される。上述の通り、抵抗素子４１１及び４１４の一端が共通接続されている。一方、他端が、差動増幅器４１３の非反転入力端子（＋）及び反転入力端子（−）にそれぞれ接続されているため両入力端子はフィードバック制御回路の作用で互いに同電圧となっている。また、抵抗素子４１１及び抵抗素子４１３の抵抗値は共にＲ１であるため、各抵抗素子４１１及び４１４を流れる電流は、Ｉｄ１で等しくなる。
【００３７】
抵抗素子４１１に流れる電流Ｉｄ１は、差動増幅器４１３が安定状態のとき、その非反転人力端子（＋）に流入する電流はゼロであるため、そのまま、ダイオード４１２を流れる。このダイオード４１２を流れる電流Ｉｄ１と、その両端の電圧Ｖｄ１の関係は、ダイオード４１２の逆方向飽和電流をＩｓ１、電子電荷（１．６０２×１０-１９Ｃ）をｑ、ボルツマン定数（１．３８１×１０-２３Ｊ／Ｋ）をｋＢ、絶対温度をＴとすると、（１）式のように表すことができる。
【００３８】
【数１】
2010165397.tif 000003
【００３９】
ここで、絶対温度Ｔを室温付近である３００Ｋとすると、ｋＢ×Ｔ／ｑ＝２６ｍＶとなる。Ｖｄ１が２６ｍＶより十分に大きい範囲では、（２）式のように近似することができる。
【００４０】
【数２】
2010165397.tif 000004
【００４１】
さらに、これを変形すると（３）式を得る。
【００４２】
【数３】
2010165397.tif 000005
【００４３】
同様に、抵抗素子４１４に流れる電流Ｉｄｌは、差動増幅器４１３が安定状態のとき、その反転入力端子（−）に流れ込む電流はゼロであるから、そのまま可変抵抗素子４１５を流れ、ダイオード群４１６に流れる。したがって、ダイオード群４１６を流れる電流Ｉｄ２とその両端の電圧Ｖｄ２の関係は（４）式のようになる。
【００４４】
【数４】
2010165397.tif 000006
【００４５】
ここで、ダイオード群４１６を構成する１００個の各ダイオード４１６ａ、４１６ｂ、・・・は、ダイオード４１２と同じ特性を有することから、（５）、（６）式を導出することができる。
【００４６】
【数５】
2010165397.tif 000007
【００４７】
【数６】
2010165397.tif 000008
【００４８】
したがって、ＶｄｌとＶｄ２の電位差ΔＶｄは（７）式のように表すことができる。
【００４９】
【数７】
2010165397.tif 000009
【００５０】
つまり、電位差ΔＶｄは温度に対して正の傾きを持って比例することが分かる。例えば、Ｔ＝３００Ｋのとき、ΔＶｄ３００Ｋ＝１２０ｍＶとなり、Ｔ＝４００Ｋのとき、ΔＶｄ４００Ｋ＝１６０ｍＶとなる。
【００５１】
一方、ダイオードの両端電圧Ｖｄは（８）式のように温度に対して負の傾きを持つ。
【００５２】
【数８】
2010165397.tif 000010
【００５３】
通常のバンドギャップリフアレンス回路では、温度依存性のない参照電圧ＶＢＧＲが生成される。そのために、温度係数−２ｍＶ／Ｋを打ち消すように、抵抗素子４１１と４１５との抵抗比Ｒ１／Ｒ２を調整する。
【００５４】
参照電圧ＶＢＧＲは、（９）式のように表すことができる。
【００５５】
【数９】
2010165397.tif 000011
【００５６】
次に、（９）式の両辺を温度Ｔで微分すると（１０）式を得ることができる。
【００５７】
【数１０】
2010165397.tif 000012
【００５８】
ここで、ｄ（ＶＢＧＲ）／ｄＴ＝０から、Ｒ１／Ｒ２は（１１）式のようになる。
【００５９】
【数１１】
2010165397.tif 000013
【００６０】
これに対し、本実施形態の参照電源回路４１０では、その出力ＶＲＥＦが温度係数を持つようにＲ１／Ｒ２を調整する。ここでは仮に、参照電圧ＶＲＥＦの温度係数を−０．５ｍＶ／Ｋとする場合を考える。
【００６１】
参照電圧ＶＲＥＦは（１２）式のようになる。
【００６２】
【数１２】
2010165397.tif 000014
【００６３】
（１２）式の両辺を温度Ｔで微分すると（１３）式のようになる。
【００６４】
【数１３】
2010165397.tif 000015
【００６５】
ここで、ｄ（ＶＲＥＦ）／ｄＴ＝-０．５ｍＶ／Ｋから、Ｒ１／Ｒ２は、（１４）式のように表すことができる。
【００６６】
【数１４】
2010165397.tif 000016
【００６７】
このように構成された参照電源回路４１０では、絶対温度Ｔ=３００Ｋの場合、参照電圧ＶＲＥＦ３００Ｋは、絶対温度Ｔ=３００Ｋの時のダイオード４１２の両端電圧Ｖｄ１３００Ｋ＝０．６Ｖとすると、ΔＶｄ３００Ｋ＝１２０ｍＶ、Ｒ１／Ｒ２＝３．７５であるため、（１５）式のようになる。
【００６８】
【数１５】
2010165397.tif 000017
【００６９】
また、絶対温度Ｔ=４００Ｋの時の参照電圧ＶＲＥＦ４００Ｋは、ダイオード４１２の温度係数ｄ（Ｖｄ）／ｄＴ＝−２ｍＶ／Ｋ、ΔＶｄ４００Ｋ＝１６０ｍＶ、Ｒ１／Ｒ２＝３．７５となるため、（１６）式のようになる。
【００７０】
【数１６】
2010165397.tif 000018
【００７１】
このように得られた負の温度依存性を持つ参照電源ＶＲＥＦは差動増幅器４３０の非反転人力端子（＋）に入力される。一方、差動増幅器４３０の反転入力端子（−）には分圧回路４２０により生成されるモニタ電圧ＶＭＯＮが入力されている。分圧回路４２０、差動増幅器４３０、及び昇圧回路４４０は、フィードバック制御回路を構成していることから、参照電源ＶＲＥＦとモニタ電圧ＶＭＯＮが同電位となるようにプログラム電圧ＶＰＰが制御される。つまり、分圧回路４２０の分圧比Ｒｂ／（Ｒａ＋Ｒｂ）から、プログラム電圧ＶＰＰは、（１７）式のようになる。
【００７２】
【数１７】
2010165397.tif 000019
【００７３】
ここで、分圧比Ｒｂ／（Ｒａ＋Ｒｂ）が１／６になるように、Ｒｂを１０ｋΩ、Ｒａを５０ｋΩと定める。この場合、絶対温度Ｔ＝３００Ｋの参照電圧ＶＲＥＦ３００Ｋは１．０５Ｖ、絶対温度Ｔ＝４００Ｋの参照電圧ＶＲＥＦ４００Ｋは、１．０Ｖであるから、絶対温度Ｔ＝３００Ｋのプログラム電圧ＶＰＰ３００Ｋ及び絶対温度Ｔ＝４００Ｋのプログラム電圧ＶＰＰ４００Ｋはそれぞれ、（１８）、（１９）式のようになる。
【００７４】
【数１８】
2010165397.tif 000020
【００７５】
【数１９】
2010165397.tif 000021
【００７６】
このように生成されたプログラム電圧ＶＰＰは、書き込み時において、アンチヒューズ素子１１０に供給される。アンチヒューズ素子１１０には、プログラム電圧が０．３Ｖ高くなると、ブレイクダウン時間が１／１０に短縮するという特性がある。また、環境温度を１００度高くすると、ブレイクダウン時間が１／１０に短縮するという特性がある。したがって、このような温度依存性のあるプログラム電圧ＶＰＰをアンチヒューズ素子１１０に供給することで、ブレイクダウン時間を環境温度に因らず一定に保つことができる。
【００７７】
なお、可変抵抗素子４１５を固定抵抗素子にした場合であっても、本実施形態の効果を得ることができるが、可変抵抗素子４１５を用いることで、参照電圧ＶＲＥＦの温度係数の調整を容易にすることができる。
【００７８】
［書き込み動作、読み出し動作］
次に、本実施形態に係る不揮発性半導体記憶装置の動作について説明する。
【００７９】
書き込み動作では、先ず、書き込み指示信号ＷＥが入力される。この書き込み指示信号ＷＥを受けた電源回路４００では、プログラム電圧ＶＰＰが生成される。同時に、ロウデコーダ２００は、アドレス信号Ａ＜０＞及びＡ＜１＞の状態に応じて、任意の１本のワード線ＷＬを選択する。
【００８０】
続いて、書き込み対象となるメモリセル１１０に接続されたビット線ＢＬを駆動する書き込みバッファ３１０のデータ人力端子に対してデータ“１”が入力されたとする。この場合、書き込みバッファ３１０は、ビット線ＢＬを低電圧状態に駆動する。そのため、書き込み対象となるメモリセル１１０の選択トランジスタ１１２はオン状態となり、アンチヒューズ素子１１１との接続点の電圧が降下する。これら一連の動作により任意のアンチヒューズ素子１１１には、電気的ストレスとなる高電圧が印加される。この状態がしばらく維持されることで、アンチヒューズ素子１１１の絶緑膜が破壊され、低抵抗状態になる。
【００８１】
最後に、書き込み指示信号ＷＥを非活性状態に戻し、書き込み動作が完了する。
【００８２】
一方、読み出し動作では、まず、読み出し指示信号ＲＥが入力される。この読み出し指示信号ＲＥを受けて、電源スイッチ４５０により、供給電圧ＶＤＤとプログラム電圧ＶＰＰとが直接接続される。これにより、セルアレイ１００内の全てのアンチヒューズ素子１１１に対して、それらが持つ絶縁膜を破壊することなく、データ読み出しに必要な電圧が供給される。同時に、読み出し指示信号ＲＥを受けて、ロウデコーダ２はアドレス信号Ａ＜０＞及びＡ＜１＞の状態に基づいて、任意のワード線ＷＬを選択する。その結果、選択されたワード線ＷＬに接続された選択トランジスタ１１２により、それぞれアンチヒューズ素子１１１とビット線ＢＬが電気的に接続される。ここでアンチヒューズ素子１１１の絶縁膜が破壊されている場合、選択されたビット線ＢＬには、このアンチヒューズ素子１１１を介して、供給電圧ＶＤＤが電気的に接続される。これにより、ビット線ＢＬの電圧が高くなる。一方、アンチヒューズ素子１１１の絶縁膜が破壊されていない場合、アンチヒューズ素子１１１は、電気的に絶縁状態となるため、ビット線ＢＬの電圧は低いまま維持される。
【００８３】
最後に、このように得られたビット線ＢＬの電圧と、センスアンプ参照電圧ＶＳＡＲＥＦとの電圧差がセンスアンプ３２０で増幅され、データ出力信号Ｑ＜０＞〜Ｑ＜３＞として出力される。
【００８４】
上記の通り、アンチヒューズ素子は、プログラム電圧、あるいは環境電圧が高いほど早くブレイクダウンするという特性がある。したがって、環境温度が低い場合には、ブレイクダウン時間が長くなり、環境温度が高い場合には、誤書き込みの危険性が増大する。
【００８５】
その点、本実施形態によれば、環境温度が低い場合には、通常より高いプログラム電圧ＶＰＰをアンチヒューズ素子１１１に供給することで、ブレイクダウン時間を短縮することができる。逆に環境温度が高い場合には、通常よりも低いプログラム電圧ＶＰＰをアンチヒューズ素子１１１に供給することで、誤書き込みの危険性を軽減することができる。
【００８６】
以上から、環境温度によらず書き込み速度が一定で、かつ、誤書き込みの危険性が低い信頼性の高い不揮発性半導体記憶装置を提供することができる。
【符号の説明】
【００８７】
１００・・・メモリセルアレイ、１１０・・・メモリセル、１１１・・・アンチヒューズメモリ素子、１１２・・・選択トランジスタ、２００・・・ロウデコーダ、２１０・・・ワード線選択論理回路、２２０・・・ワード線駆動回路、３００・・・データバッファ群、３１０・・・書き込みバッファ、３２０・・・センスアンプ、４００・・・電源回路、４１０・・・参照電源回路、４１１・・・抵抗素子、４１２・・・ダイオード、４１３・・・演算増幅回路、４１５・・・可変抵抗素子、４１６・・・ダイオード群、４２０・・・分圧回路、４２１・・・抵抗素子、４２２・・・可変抵抗素子、４３０・・・差動増幅器、４４０・・・昇圧回路、４５０・・・読み出し用電源スイッチ。
【図１】
2010165397.tif 000022
【図２】
2010165397.tif 000023
【図３】
2010165397.tif 000024
【図４】
2010165397.tif 000025
【図５】
2010165397.tif 000026