(57)【要約】【課題】  発光装置の画素部において、発光色の異なるＥＬ素子の発光輝度をそろえ、さらにＥＬ素子の発光輝度を上げることを目的とする。【解決手段】  発光装置の画素部にトリプレット化合物を含むＥＬ層を有するＥＬ素子とシングレット化合物を含むＥＬ層を有するＥＬ素子とを組み合わせて形成することにより、複数形成されたＥＬ素子の発光輝度をそろえることができる。さらに正孔輸送層を積層構造にすることでより発光輝度の高いＥＬ素子を形成することができる。【選択図】なし【特許請求の範囲】
【請求項１】
第１の電極と、前記第１の電極上に設けられた第１のＥＬ層と、前記第１のＥＬ層上に設けられた第４の電極と、を有する第１のＥＬ素子と、
第２の電極と、前記第２の電極上に設けられた第２のＥＬ層と、前記第２のＥＬ層上に設けられた第５の電極と、を有する第２のＥＬ素子と、
第３の電極と、前記第３の電極上に設けられた第３のＥＬ層と、前記第３のＥＬ層上に設けられた第６の電極と、を有する第３のＥＬ素子と、を有し、
前記第１のＥＬ層は、第１のトリプレット化合物を含み赤色に発光する第１の発光層と、前記第１の発光層と前記第１の電極との間に設けられた第１の複数の正孔輸送層と、を有し、
前記第２のＥＬ層は、第２のトリプレット化合物を含み青色に発光する第２の発光層と、前記第２の発光層と前記第２の電極との間に設けられた第２の複数の正孔輸送層と、を有し、
前記第３のＥＬ層は、シングレット化合物を含み緑色に発光する第３の発光層と、前記第３の発光層と前記第３の電極との間に設けられた第３の複数の正孔輸送層と、を有し、
前記第１のＥＬ素子と前記第２のＥＬ素子と前記第３のＥＬ素子とは、動作電圧及び発光輝度の双方が揃っていることを特徴とする発光装置。
【請求項２】
請求項１において、
前記第１乃至第３のＥＬ素子は基板上に設けられており、
前記第１乃至第３のＥＬ素子上にはカバー材が設けられており、
前記基板と前記カバー材とは第１のシール材により接着されており、
前記第１のシール材の露呈面を覆うように第２のシール材が設けられていることを特徴とする発光装置。
【請求項３】
請求項２において、
前記カバー材の下面には第１の炭素膜が設けられており、
前記カバー材の上面には第２の炭素膜が設けられていることを特徴とする発光装置。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記第１の電極と前記第２の電極と前記第３の電極との間を埋めるように設けられたバンクを有し、
前記バンクには金属粒子が含有されていることを特徴とする発光装置。
【請求項５】
請求項１乃至請求項３のいずれか一項において、
前記第１の電極、前記第２の電極、及び前記第３の電極の間を埋めるように設けられたバンクを有し、
前記バンクにはカーボン粒子が含有されていることを特徴とする発光装置。
【請求項６】
請求項１乃至請求項５のいずれか一項において、
前記第１のＥＬ素子と電気的に接続された第１の電流制御ＴＦＴと、前記第１の電流制御ＴＦＴと電気的に接続された第１のスイッチングＴＦＴと、を有し、
前記第２のＥＬ素子と電気的に接続された第２の電流制御ＴＦＴと、前記第２の電流制御ＴＦＴと電気的に接続された第２のスイッチングＴＦＴと、を有し、
前記第３のＥＬ素子と電気的に接続された第３の電流制御ＴＦＴと、前記第３の電流制御ＴＦＴと電気的に接続された第３のスイッチングＴＦＴと、を有し、
前記第１の電流制御ＴＦＴは前記第１のスイッチングＴＦＴよりもチャネル幅が大きく、
前記第２の電流制御ＴＦＴは前記第２のスイッチングＴＦＴよりもチャネル幅が大きく、
前記第３の電流制御ＴＦＴは前記第３のスイッチングＴＦＴよりもチャネル幅が大きく、
且つ、前記第１乃至第３の電流制御ＴＦＴに流れる電流が０．５〜２μＡとなるようにチャネル長が設計されていることを特徴とする発光装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電極間に発光性材料を挟んだ素子（以下、発光素子という）を有する装置（以下、発光装置という）に関する。特に発光性材料としてＥＬ（Electro Luminescence）が得られる有機化合物を用いた発光素子（以下、ＥＬ素子という）を有する発光装置に関する。
【背景技術】
【０００２】
近年、陽極と陰極との間にＥＬが得られる有機化合物からなる薄膜（ＥＬ層）
を挟んだ構造を有するＥＬ素子の研究が進み、ＥＬ素子の発光特性を利用した発光装置の開発が進められている。
【０００３】
なお、ＥＬ層は通常、積層構造となっており、代表的には、コダック・イーストマン・カンパニーのTangらが提案した「正孔輸送層／発光層／電子輸送層」という積層構造が挙げられる。この構造は非常に発光効率が高く、現在、研究開発が進められているＥＬディスプレイは殆どこの構造を採用している。
【０００４】
また他にも、陽極上に正孔注入層／正孔輸送層／発光層／電子輸送層、または正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層の順に積層する構造でも良い。発光層に対して蛍光性色素等をドーピングしても良い。
【０００５】
本明細書において陰極と陽極の間に設けられる全ての層を総称してＥＬ層と呼ぶ。よって上述した正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等は、全てＥＬ層に含まれる。
【０００６】
そして、上記構造でなるＥＬ層に一対の電極から所定の電圧をかけると、発光層においてキャリヤの再結合が起こり、発光が得られる。なお本明細書中では、陽極、ＥＬ層及び陰極で形成される発光素子をＥＬ素子と呼ぶ。
【０００７】
ＥＬ素子においては、駆動電圧が高くなるとＥＬ層の劣化が促進されることから、通常の発光材料である、一重項励起子（シングレット）により発光する有機化合物（以下、シングレット化合物という）の他に、低い駆動電圧で高い発光輝度が得られる三重項励起子（トリプレット）により発光する有機化合物（以下、トリプレット化合物という）が知られている。
【０００８】
なお、本明細書中において、シングレット化合物とは一重項励起のみを経由して発光する化合物を指し、トリプレット化合物とは三重項励起を経由して発光する化合物を指す。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ＥＬ素子における発光輝度は、ＥＬ層に印加される電圧によって制御されているが、ＥＬ層中の発光層を形成する発光材料によって、電圧に対する発光輝度は異なる。つまり、発光輝度の低い発光材料を用いた場合には、より高い輝度を得るために高電圧をかける必要が生じる。しかし、高電圧をかけると発光材料が劣化するという問題がある。さらに、同一基板上に形成されるＥＬ素子が電圧ごとに異なる発光輝度を示す場合には、輝度をそろえるために異なる電圧をかけることになり、結果的にＥＬ素子の寿命に差が出るなどの問題が生じる。
【課題を解決するための手段】
【００１０】
本発明は、上記課題を解決するためになされたものであり、低い電圧で所望の発光輝度が得られる寿命の長いＥＬ素子を形成する。
【００１１】
本発明は、同一基板上の画素部に複数形成されるＥＬ素子のうちで、発光輝度の低い発光材料（シングレット化合物）を含むＥＬ層を有するＥＬ素子だけでなく、低い電圧で高い発光輝度が得られるトリプレット化合物を含むＥＬ層を有するＥＬ素子をうまく組み合わせて用いることで、ＥＬ素子の低消費電力化だけでなく、複数のＥＬ素子の発光輝度を制御し、そろえることを可能にする。
【００１２】
図１（Ａ）に本発明で利用することのできる画素部の回路構成を示す。１０１は、ゲート配線であり、１０２ａ〜１０２ｃは、ソース配線、１０３ａ〜１０３ｃは、電流供給線である。そして、これらの配線に囲まれた領域に３つの画素ａ（１０４ａ）、画素ｂ（１０４ｂ）及び画素ｃ（１０４ｃ）がそれぞれ形成されている。
【００１３】
また、１０５はスイッチングトランジスタであり、３つの画素にそれぞれ形成されている。なお、ここではソース領域とドレイン領域との間に二つのチャネル形成領域を有した構造を例示しているが、二つ以上もしくは一つであっても構わない。
【００１４】
また、１０６は電流制御トランジスタであり、各画素においてゲートはスイッチングトランジスタに、ソースは電流供給線に、ドレインはＥＬ素子に接続される。なお、１０７はコンデンサであり、電流制御トランジスタ１０６のゲートに印加される電圧を保持する。但し、コンデンサ１０７は省略することも可能である。
【００１５】
また、画素ａ（１０４ａ）、画素ｂ（１０４ｂ）及び画素ｃ（１０４ｃ）は、ＥＬ素子ａ（１０８ａ）、ＥＬ素子ｂ（１０８ｂ）及びＥＬ素子ｃ（１０８ｃ）
をそれぞれ有している。
【００１６】
なお、これらのＥＬ素子は、図１（Ｂ）に示すような素子構造を有している。
ＥＬ素子１１１は、陰極１１２、陽極１１３及びＥＬ層１１４から形成され、陰極１１２又は、陽極１１３に電圧がかけられることにより、ＥＬ層１１４が発光する。
【００１７】
ＥＬ層１１４は複数の層からなり、発光材料からなる発光層１１５、陰極１１２と発光層１１５に挟まれて、陰極からの電子の注入性を良くするための電子注入層１１６、さらに注入された電子を発光層１１５に輸送する役割を持つ電子輸送層１１７が形成される。
【００１８】
また、陽極１１３と発光層１１５に挟まれて、陽極からの正孔（ホール）の注入性を良くするための正孔注入層１１８、さらに注入された正孔を発光層１１５に輸送する役割を持つ正孔輸送層１１９が形成される。
【００１９】
なお、通常、陰極１１２から注入された電子と陽極１１３から注入された正孔が発光層１１５で再結合することにより発光が得られるが、本発明は、より発光輝度を高めるために正孔輸送層を設ける構造である。つまり、陰極１１２、陽極１１３、発光層１１５及び正孔輸送層以外の層は必要に応じて設ければよい。
【００２０】
本発明においては、図１（Ｂ）に示すＥＬ層１１４のうち、発光層１１５にトリプレット化合物を用いたＥＬ素子または、シングレット化合物を用いたＥＬ素子を形成する。そして、図１（Ａ）に示す画素ａ〜画素ｃ（１０４ａ〜１０４ｃ）にこれらのＥＬ素子を組み合わせて形成することにより、複数のＥＬ素子の発光輝度をそろえたり、特定のＥＬ素子のみの劣化を防いだりすることができる。
【００２１】
例えば、３色の画素表示を行う場合に、画素ａ（１０４ａ）を表示する色の発光材料の発光輝度が他の２色を表示する画素ｂ（１０４ｂ）や画素ｃ（１０４ｃ）に比べて低かった場合には、ＥＬ素子ａ（１０８ａ）の発光層にトリプレット化合物を用い、その他のＥＬ素子の発光層には、シングレット化合物を用いる。
【００２２】
又、２種類の画素ａ（１０４ａ）及び画素ｂ（１０４ｂ）を表示する色の発光輝度が、１種類の画素ｃ（１０４ｃ）を表示する色の発光輝度に比べて低かった場合には、２種類のＥＬ素子ａ（１０８ａ）及びＥＬ素子ｂ（１０８ｂ）の発光層にトリプレット化合物を用い、ＥＬ素子ｃ（１０８ｃ）の発光層にはシングレット化合物を用いる。
【００２３】
さらに、３種類の画素ａ（１０４ａ）、画素ｂ（１０４ｂ）及び画素ｃ（１０４ｃ）のいずれとも発光輝度が低く、より低電圧で高い発光輝度を得たい場合には、３種類のＥＬ素子ａ（１０８ａ）、ＥＬ素子ｂ（１０８ｂ）及びＥＬ素子ｃ（１０８ｃ）の全ての発光層にトリプレット化合物を用いればよい。
【００２４】
なお、トリプレット化合物としては、以下の論文に記載の有機化合物が代表的な材料として挙げられる。
（１）T.Tsutsui, C.Adachi, S.Saito, Photochemical Processes in Organized Molecular Systems, ed.K.Honda, (Elsevier Sci.Pub., Tokyo,1991) p.437.  （２）M.A.Baldo, D.F.O'Brien, Y.You, A.Shoustikov, S.Sibley, M.E.Thompson, S.R.Forrest, Nature 395 (1998) p.151.  （３）M.A.Baldo, S.Lamansky, P.E.Burrrows, M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75 (1999) p.4.  （４）T.Tsutsui, M.J.Yang, M.Yahiro, K.Nakamura, T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys., 38 (12B) (1999) L1502.
【００２５】
また、上記論文に記載された発光性材料だけでなく、次の分子式で表される発光性材料（具体的には金属錯体もしくは有機化合物）を用いることが可能であると考えられる。
【００２６】
【化１】
2010282981.tif 000002
【００２７】
【化２】
2010282981.tif 000003
【００２８】
上記化学式において、Ｍは周期表の８〜１０族に属する元素であり、ｎは２または３である。上記論文では、白金、イリジウムが用いられている。さらにニッケル、コバルトもしくはパラジウムは、白金やイリジウムとその物理的特性が類似しているために好ましい。特に、ニッケルは錯体を形成しやすいことから中心金属として好ましい。
【００２９】
その他にもユーロピウムや、テルビウム、セリウムといった希土類元素のイオンが、配位子と構成する希土類錯体もトリプレット化合物として用いることが可能である。
【００３０】
上記トリプレット化合物は、シングレット化合物よりも発光効率が高いことから、同じ発光輝度を得るにも動作電圧（ＥＬ素子を発光させるに要する電圧）を低くすることが可能である。
【００３１】
さらに、本発明では、図２に示すように陽極と発光層１２５との間に複数の正孔輸送層を設けることで、陽極から注入されたキャリヤ（電子及び正孔）の移動性を高めることを可能とした。なお、本明細書中では、正孔輸送層を積層にする場合についてのみ示しているが、電子輸送層についても正孔輸送層と同様に、陰極と電子輸送層の間にさらにエネルギー準位（ＬＵＭＯ準位）の差を小さくするような化合物を用いることで本発明を実施することができる。
【００３２】
図２（Ａ）には、図１（Ｂ）と同様のＥＬ素子の構造を示す。陰極１２３と陽極１２４との間に発光層１２５を有し、さらに、陰極１２３と発光層１２５の間に電子注入層１２６および電子輸送層１２７を有し、陽極１２４と発光層１２５との間に正孔注入層１２８及び正孔輸送層１（１２９）を有している。
【００３３】
これに対して、図２（Ｂ）は、正孔輸送層１（１２９）と正孔注入層１２８との間に正孔輸送層２（１３０）をもう１層挟んだ積層構造になっている。
【００３４】
また、これらの積層構造は、図２（Ｃ）のバンド構造で示すことができる。なおここでは、図２（Ａ）及び図２（Ｂ）で用いたのと同様の符号を用いる。つまり、正孔輸送層１（１２９）と正孔注入層１２８との間に、正孔輸送層２（１３０）を形成した積層構造とすることで、正孔注入層と正孔輸送層との間のＨＯＭＯ準位の差を小さくすることができる。これにより正孔注入層と正孔輸送層との間での正孔の移動が容易になり、結果として、低電圧でのＥＬ素子の高輝度化が達成される。
【００３５】
なお、ここでは、例として正孔輸送層１（１２９）及び正孔輸送層２（１３０）からなる積層構造で形成されている様子を示すが、これらの積層構造は、先に述べたように正孔注入層と正孔輸送層との間のＨＯＭＯ準位の差を小さくすることができるのであれば、正孔輸送層は２層以上の異なる材料から形成されていても良いが、２層〜５層の積層構造であることが好ましい。
【発明の効果】
【００３６】
本発明を実施することにより、同一基板上に形成されたＥＬ素子の発光輝度をそろえることが容易になり、さらに低電圧で輝度の高い発光が得られる低消費電力の発光装置を製造することができる。また、これらの発光装置を表示部に用いることで低消費電力化を実現した電気器具を提供することが可能となる。
【図面の簡単な説明】
【００３７】
【図１】発光装置を説明する図。
【図２】ＥＬ素子の積層構造を説明する図。
【図３】発光装置の製造工程を示す図。
【図４】発光装置の製造工程を示す図。
【図５】発光装置の製造工程を示す図。
【図６】発光装置の上面構造および断面構造を示す図。
【図７】ＥＬ素子の積層構造を示す図。
【図８】ＥＬ素子の素子特性を示す図。
【図９】ＥＬ素子の積層構造を示す図。
【図１０】ＥＬ素子の素子特性を示す図。
【図１１】ＥＬ素子の素子特性を示す図。
【図１２】発光装置の断面構造を示す図。
【図１３】発光装置の画素の回路構成を示す図。
【図１４】発光装置の断面構造を示す図。
【図１５】発光装置の画素の回路構成を示す図。
【図１６】発光装置の断面構造を示す図。
【図１７】発光装置の製造工程を示す図。
【図１８】発光装置の画素の回路構成を示す図。
【図１９】駆動回路外付け型発光装置の構造を示す図。
【図２０】コントローラー外付け型発光装置の構造を示す図。
【図２１】電気器具の具体例を示す図。
【図２２】電気器具の具体例を示す図。
【図２３】発光装置の上面および断面構造を示す図。
【図２４】発光装置の画素の回路構成を示す図。
【図２５】ＥＬ素子の素子特性を示す図。
【発明を実施するための形態】
【００３８】
本発明の実施の形態について、以下に示す実施例を用いて詳細な説明を行うこととする。
【実施例１】
【００３９】
本実施例では、画素部とその周辺に設けられる駆動回路を同一の絶縁体上に製造する方法について説明する。但し、説明を簡単にするために、駆動回路に関してはｎチャネル型トランジスタとｐチャネル型トランジスタを組み合わせたＣＭＯＳ回路を図示することとする。
【００４０】
まず、図３（Ａ）に示すように、絶縁体としてガラス基板２０１を用意する。
本実施例ではガラス基板２０１の両面（表面および裏面）に図示しない保護膜（炭素膜、具体的にはダイヤモンドライクカーボン膜）を設けている。また、可視光を透過する材料であればガラス以外の材料（例えばプラスチック）を用いても良い。
【００４１】
次にガラス基板２０１上に下地膜２０２を３００ｎｍの厚さに形成する。本実施例では下地膜２０２として窒化酸化珪素膜を積層して用いる。この時、ガラス基板２０１に接する層の窒素濃度を１０〜２５ｗｔ％としておき、他の層よりも高めに窒素を含有させると良い。
【００４２】
次に下地膜２０２の上に５０ｎｍの厚さの非晶質珪素膜（図示せず）をスパッタ法で形成する。なお、非晶質珪素膜に限定する必要はなく、非晶質構造を含む半導体膜（微結晶半導体膜を含む）であれば良い。非晶質半導体膜としては非晶質珪素膜もしくは非晶質シリコンゲルマニウム膜（ゲルマニウムを１×１０18〜１×１０21atoms/cm3の濃度で含むシリコン膜）を用いることができる。また、膜厚は２０〜１００ｎｍの厚さであれば良い。
【００４３】
そして、公知のレーザー結晶化法を用いて非晶質珪素膜の結晶化を行い、結晶質珪素膜２０３を形成する。なお、本実施例では固体レーザー（具体的にはＮｄ：ＹＡＧレーザーの第２高調波）を用いるが、エキシマレーザーを用いても良い。また、結晶化方法はファーネスアニール法を用いても良い。
【００４４】
次に、図３（Ｂ）に示すように、結晶質珪素膜２０３を１回目のフォトリソグラフィ工程によりエッチングして島状の結晶質珪素膜２０４〜２０７を形成する。これらは後にトランジスタの活性層となる結晶質珪素膜である。
【００４５】
なお、本実施例ではトランジスタの活性層として結晶質珪素膜を用いているが、非晶質珪素膜を活性層として用いることも可能である。
【００４６】
ここで本実施例では、島状の結晶質珪素膜２０４〜２０７上に酸化珪素膜からなる保護膜（図示せず）を１３０ｎｍの厚さにスパッタ法で形成し、半導体をｐ型半導体とする不純物元素（以下、ｐ型不純物元素という）を島状の結晶質珪素膜２０４〜２０７に添加する。ｐ型不純物元素としては周期表の１３族に属する元素（典型的にはボロンもしくはガリウム）を用いることができる。なお、この保護膜は不純物を添加する際に結晶質珪素膜が直接プラズマに曝されないようにするためと、微妙な濃度制御を可能にするために設ける。
【００４７】
また、このとき添加されるｐ型不純物元素の濃度は、１×１０15〜５×１０17atoms/cm3（代表的には１×１０16〜１×１０17atoms/cm3）とすれば良い。この濃度で添加されたｐ型不純物元素はｎチャネル型トランジスタのしきい値電圧の調節に用いられる。
【００４８】
次に、島状の結晶質珪素膜２０４〜２０７の表面を洗浄する。まず、オゾンを含む純水を用いて表面を洗浄する。その際、表面に薄い酸化膜が形成されるため、さらに１％に希釈したフッ酸水溶液を用いて薄い酸化膜を除去する。この処理により島状の結晶質珪素膜２０４〜２０７の表面に付着した汚染物を除去できる。このときオゾンの濃度は６ｍｇ／Ｌ以上とすることが好ましい。これら一連の処理は大気開放することなく行われる。
【００４９】
そして、島状の結晶質珪素膜２０４〜２０７を覆ってゲート絶縁膜２０８を形成する。ゲート絶縁膜２０８としては、１０〜１５０ｎｍ、好ましくは５０〜１００ｎｍの厚さの珪素を含む絶縁膜を用いれば良い。これは単層構造でも積層構造でも良い。本実施例では８０ｎｍ厚の窒化酸化珪素膜を用いる。
【００５０】
本実施例では、島状の結晶質珪素膜２０４〜２０７の表面洗浄からゲート絶縁膜２０８の形成までを大気開放することなく行い、半導体膜とゲート絶縁膜の界面における汚染物および界面準位の低減を図っている。この場合、洗浄室とスパッタ室とを少なくとも有したマルチチャンバー方式（もしくはインライン方式）
の装置を用いれば良い。
【００５１】
次に、第１の導電膜２０９として３０ｎｍ厚の窒化タンタル膜を形成し、さらに第２の導電膜２１０として３７０ｎｍのタングステン膜を形成する。他にも第１の導電膜としてタングステン膜、第２の導電膜としてアルミニウム合金膜を用いる組み合わせ、または第１の導電膜としてチタン膜、第２の導電膜としてタングステン膜を用いる組み合わせを用いても良い。
【００５２】
これらの金属膜はスパッタ法で形成すれば良い。また、スパッタガスとしてＸｅ、Ｎｅ等の不活性ガスを添加すると応力による膜はがれを防止することができる。また、タングステンターゲットの純度を９９．９９９９％とすることで、抵抗率が２０ｍΩｃｍ以下の低抵抗なタングステン膜を形成することができる。
【００５３】
また、前述の半導体２０４〜２０７の表面洗浄から第２の導電膜２１０の形成までを大気開放することなく行うことも可能である。この場合、洗浄室、絶縁膜を形成するスパッタ室および導電膜を形成するスパッタ室を少なくとも有したマルチチャンバー方式（もしくはインライン方式）の装置を用いれば良い。
【００５４】
次に、レジスト２１１a〜２１１eを形成し、第２の導電膜２１０をエッチングする。このエッチング条件は、ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）を用いたドライエッチングにより行うことが好ましい。エッチングガスとしては四フッ化炭素（ＣＦ4）ガスと塩素（Ｃｌ2）ガスと酸素（Ｏ2）との混合ガスを用いる。
【００５５】
典型的なエッチング条件としては、ガス圧力を１Ｐａとし、この状態でコイル型の電極に５００ＷのＲＦ電力（１３．５６ＭＨｚ）を印加してプラズマを生成する。また、基板を乗せたステージには自己バイアス電圧として１５０ＷのＲＦ電力（１３．５６ＭＨｚ）を印加して、負の自己バイアスが基板に加わるようにする。また、このとき各ガスの流量は、四フッ化炭素ガスを２．５×１０-5ｍ3/ｍｉｎ、塩素ガスを２．５×１０-5ｍ3/ｍｉｎ、酸素ガスを１．０×１０-5ｍ3/ｍｉｎとすると良い（図３（Ｃ））。
【００５６】
これにより第２の導電膜（タングステン膜）２１０が選択的にエッチングされ、第２の導電膜からなる電極２１２〜２１６が形成される。第２の導電膜２１０が選択的にエッチングされる理由は、エッチングガスに酸素が加わることで第１の導電膜（窒化タンタル膜）のエッチングの進行が極端に遅くなるためである。
【００５７】
なお、ここで第１の導電膜２０９を残しておくには理由がある。このとき第１の導電膜をも一緒にエッチングすることは可能であるが、第１の導電膜をエッチングしてしまうと、同工程でゲート絶縁膜２０８もエッチングされて膜減りしてしまう。このときゲート絶縁膜２０８の膜厚が１００ｎｍ以上ならば問題とならないが、それ以下の厚さではその後の工程中にゲート絶縁膜２０８の一部が除去され、その下の半導体膜が露呈し、トランジスタのソース領域もしくはドレイン領域となる半導体膜まで除去されてしまうことが起こりうるからである。
【００５８】
しかしながら、本実施例のように第１の導電膜２０９を残しておくことで上記問題を解決することができる。
【００５９】
次に、レジスト２１１a〜２１１eおよび電極２１２〜２１６をマスクとして自己整合的にｎ型不純物元素（本実施例ではリン）を添加する。このときリンは第１の導電膜２０９を貫通して添加される。こうして形成される不純物領域２１７〜２２５にはｎ型不純物元素が１×１０20〜１×１０21atoms/cm3（代表的には２×１０20〜５×１０21atoms/cm3）の濃度で含む。
【００６０】
次に、レジスト２１１a〜２１１eをマスクとして、第１の導電膜２０９のエッチングを行う。このエッチングは、ＩＣＰを用いたドライエッチング法により行い、エッチングガスとしては四フッ化炭素（ＣＦ4）ガスと塩素（Ｃｌ2）ガスとの混合ガスを用いる。典型的なエッチング条件は、ガス圧力を１Ｐａとし、この状態でコイル型の電極に５００ＷのＲＦ電力（１３．５６ＭＨｚ）を印加してプラズマを生成する。また、基板を乗せたステージには自己バイアス電圧として２０ＷのＲＦ電力（１３．５６ＭＨｚ）を印加して、負の自己バイアスが基板に加わるようにする。また、このとき各ガスの流量は、四フッ化炭素ガスを３．０×１０-5ｍ3/ｍｉｎ、塩素ガスを３．０×１０-5ｍ3/ｍｉｎとすると良い。こうして、第１の導電膜からなる電極２２６〜２３０が形成される（図３（Ｄ））。
【００６１】
次に、図３（Ｅ）に示すように、レジスト２１１a〜２１１gをそのまま用いて第２の導電膜からなる電極２１２〜２１６を選択的にエッチングする。このエッチングは、ＩＣＰを用いたドライエッチング法で行い、エッチングガスとしては四フッ化炭素（ＣＦ4）ガスと塩素（Ｃｌ2）ガスと酸素（Ｏ2）との混合ガスを用いる。典型的なエッチング条件は、ガス圧力を１Ｐａとし、この状態でコイル型の電極に５００ＷのＲＦ電力（１３．５６ＭＨｚ）を印加してプラズマを生成する。また、基板を乗せたステージには自己バイアス電圧として２０ＷのＲＦ電力（１３．５６ＭＨｚ）を印加して、負の自己バイアスが基板に加わるようにする。また、このとき各ガスの流量は、四フッ化炭素ガスを２．５×１０-5ｍ3/ｍｉｎ、塩素ガスを２．５×１０-5ｍ3/ｍｉｎ、酸素ガスを１．０×１０-5ｍ3/ｍｉｎとすると良い。この酸素の存在により窒化タンタル膜のエッチングレートが抑制される。こうして第２のゲート電極２３１〜２３５が形成される。
【００６２】
次に、ｎ型不純物元素（本実施例ではリン）を添加する。この工程では第２のゲート電極２３１〜２３５がマスクとして機能し、第１の導電膜からなる電極２２６〜２３０の一部を貫通してリンが添加され、リンを２×１０16〜５×１０19atoms/cm3（代表的には５×１０17〜５×１０18atoms/cm3）の濃度で含むｎ型不純物領域２３６〜２４５が形成される。
【００６３】
また、ここでの添加条件は、リンが第１の導電膜およびゲート絶縁膜を貫通して島状の結晶質珪素膜に到達するよう加速電圧を７０〜１２０ｋＶ（本実施例では９０ｋＶ）と高めに設定する。
【００６４】
次に、図４（Ａ）に示すように、第１の導電膜からなる電極２２６〜２３０をエッチングして第１のゲート電極２４６〜２５０を形成する。このエッチングは、ＩＣＰを用いたドライエッチング法もしくはＲＩＥ（Reactive Ion Etching）
モードによるドライエッチング法により行い、エッチングガスとしては四フッ化炭素（ＣＦ4）ガスと塩素（Ｃｌ2）ガスとの混合ガスを用いる。典型的なエッチング条件は、ガス圧力を１Ｐａとし、この状態でコイル型の電極に５００ＷのＲＦ電力（１３．５６ＭＨｚ）を印加してプラズマを生成する。また、基板を乗せたステージには自己バイアス電圧として２０ＷのＲＦ電力（１３．５６ＭＨｚ）
を印加して、負の自己バイアスが基板に加わるようにする。また、このとき各ガスの流量は、四フッ化炭素ガスを２．５×１０-5ｍ3/ｍｉｎ、塩素ガスを２．５×１０-5ｍ3/ｍｉｎ、酸素ガスを１．０×１０-5ｍ3/ｍｉｎとすると良い。
【００６５】
このとき、第１のゲート電極２４６〜２５０はｎ型不純物領域（ｂ）２３６〜２４５とゲート絶縁膜２０８を介して一部重なるようにエッチングされる。例えば、ｎ型不純物領域（ｂ）２３６は、ゲート絶縁膜２０８を介して第１のゲート電極２４６に重ならない領域２３６aおよび重なる領域２３６bに分けられ、ｎ型不純物領域（ｂ）２３７は、ゲート絶縁膜２０８を介して第１のゲート電極２４６に重ならない領域２３７aおよび重なる領域２３７bに分けられる。
【００６６】
次に、レジスト２５１a、２５１bを形成し、半導体をｐ型半導体にする不純物元素（以下、ｐ型不純物元素という）を添加する。ｐ型不純物元素としては周期表の１３族に属する元素（代表的にはボロン）を添加すれば良い。ここではボロンが第１のゲート電極２４７、２５０およびゲート絶縁膜２０８を貫通して半導体膜に到達するよう加速電圧を設定する。こうしてｐ型不純物領域２５２〜２５５が形成される（図４（Ｂ））。
【００６７】
次に、図４（Ｃ）に示すように、第１の無機絶縁膜２５６として３０〜１００ｎｍの厚さの窒化珪素膜もしくは窒化酸化珪素膜を形成する。その後、添加されたｎ型不純物元素およびｐ型不純物元素を活性化する。活性化手段としては、ファーネスアニール、レーザーアニール、ランプアニールもしくはそれらを併用することができる。
【００６８】
次に、図４（Ｄ）に示すように、窒化珪素膜もしくは窒化酸化珪素膜からなる第２の無機絶縁膜２５７を５０〜２００ｎｍの厚さに形成する。この第２の無機絶縁膜２５７を形成したら、３５０〜４５０℃の温度範囲で加熱処理を行う。なお、第２の無機絶縁膜２５７を形成する前に、水素（Ｈ2）ガスもしくはアンモニア（ＮＨ3）ガスを用いたプラズマ処理を行うことは有効である。
【００６９】
次に、有機絶縁膜２５８として可視光を透過する樹脂膜を１〜２μmの厚さに形成する。樹脂膜としては、ポリイミド膜、ポリアミド膜、アクリル樹脂膜もしくはＢＣＢ（ベンゾシクロブテン）膜を用いれば良い。また、感光性樹脂膜を用いることも可能である。
【００７０】
なお、本実施例では第１の無機絶縁膜２５６、第２の無機絶縁膜２５７および有機絶縁膜２５８の積層膜を総称して層間絶縁膜と呼ぶ。
【００７１】
次に、図５（Ａ）に示すように、有機絶縁膜２５８の上に仕事関数が大きく、可視光に対して透明な酸化物導電膜からなる画素電極（陽極）２５９を８０〜１２０ｎｍの厚さに形成する。本実施例では、酸化亜鉛に酸化ガリウムを添加した酸化物導電膜を形成する。また、他の酸化物導電膜として、酸化インジウム、酸化亜鉛、酸化スズ、もしくはそれらを組み合わせた化合物からなる酸化物導電膜を用いることも可能である。
【００７２】
なお、酸化物導電膜を成膜した後、パターニングを行って画素電極２５９を形成するが、パターニング前に酸化物導電膜の表面の平坦化処理を行うこともできる。平坦化処理は、プラズマ処理でも良いし、ＣＭＰ（ケミカルメカニカルポリッシング）処理でも良い。
【００７３】
次に、層間絶縁膜に対してコンタクトホールを形成し、配線２６０〜２６６を形成する。また、このとき配線２６６は画素電極２５９と接続されるように形成する。なお、本実施例ではこの配線を、下層側から１５０ｎｍのチタン膜、３００ｎｍのチタンを含むアルミニウム膜、１００ｎｍのチタン膜をスパッタ法で連続形成した三層構造の積層膜とする。
【００７４】
このとき、配線２６０、２６２はＣＭＯＳ回路のソース配線、２６１はドレイン配線として機能する。また、配線２６３はスイッチングトランジスタのソース配線、配線２６４はスイッチングトランジスタのドレイン配線である。また、２６５は電流制御トランジスタのソース配線（電流供給線に相当する）、２６６は電流制御トランジスタのドレイン配線であり、画素電極２５９に接続される。
【００７５】
次に、図５（Ｂ）に示すようにバンク２６７を形成する。バンク２６７は１００〜４００ｎｍの珪素を含む絶縁膜もしくは有機樹脂膜をパターニングして形成すれば良い。このバンク２６７は画素と画素との間（画素電極と画素電極との間）を埋めるように形成される。また、次に形成する発光層等の有機ＥＬ膜が画素電極２５９の端部に直接触れないようにする目的もある。
【００７６】
なお、バンク２６７は絶縁膜であるため、成膜時における素子の静電破壊には注意が必要である。バンク２６７の材料となる絶縁膜中にカーボン粒子や金属粒子を添加して抵抗率を下げると、成膜時の静電気の発生を抑制することができる。その場合、バンク２６７の材料となる絶縁膜の抵抗率が１×１０6〜１×１０12Ωｍ（好ましくは１×１０8〜１×１０10Ωｍ）となるようにカーボン粒子や金属粒子の添加量を調節すれば良い。
【００７７】
また、バンク２６７にカーボン粒子や金属粒子を添加すると光吸収性が高まり、透過率が低下する。即ち、発光装置の外部からの光が吸収されるのでＥＬ素子の陰極面に外部の景色が映り込むといった不具合を避けることができる。
【００７８】
次に、ＥＬ層２６８を蒸着法により形成する。なお、本実施例では、正孔注入層および発光層の積層体をＥＬ層と呼んでいる。即ち、発光層に対して正孔注入層、正孔輸送層、正孔阻止層（もしくは、ホールブロッキング層という）、電子輸送層もしくは電子注入層を組み合わせた積層体であるが、本明細書中では、これらのうち少なくとも発光層と正孔輸送層を含む積層体であれば、ＥＬ層と呼ぶことにする。
【００７９】
なお、ここでは、ＥＬ層として発光層にトリプレット化合物を用い、緑色の発光を示す層を形成させる方法について説明する。
【００８０】
本実施例では、まず正孔注入層として銅フタロシアニン（ＣｕＰｃ）膜を２０ｎｍの厚さに成膜する。次に、正孔輸送層として、スターバーストアミンと呼ばれる芳香族アミンのＭＴＤＡＴＡを２０ｎｍ、同じく芳香族アミン系の化合物であるα−ＮＰＤを１０ｎｍの厚さに成膜する。つまり、本実施例では、正孔輸送層をＭＴＤＡＴＡとα−ＮＰＤとの２層で形成される構造の場合について説明している。
【００８１】
正孔輸送層を形成する材料には、大きく分けて正孔輸送性低分子化合物と正孔輸送性高分子化合物があるが、これらを複数用いて積層構造の正孔輸送層を形成することができる。具体的には、正孔輸送性低分子化合物としては、ＴＰＡＣやＰＤＡ及びＴＰＤといった化合物を用いることができる。又、正孔輸送性高分子化合物としては、ポリビニルカルバゾール（ＰＶＫ）やＴＰＤを高分子の主鎖や側鎖に組み込んだ種々の高分子化合物を用いることができる。
【００８２】
なお、正孔輸送層は、複数の材料を積層させて形成することができるが、正孔輸送層全体の膜厚は、２０〜１００ｎｍ程度が好ましく、積層する層の数が増えると一層あたりの膜厚は薄くする必要がある。そのため、積層数は、２〜４層程度が好ましい。
【００８３】
さらに発光層としてＣＢＰとＩｒ（ｐｐｙ）3を共蒸着法により２０ｎｍの厚さに成膜する。発光層を形成した後で、ホールブロッキング層としてＢＣＰを１０ｎｍ、電子輸送層としてアルミキノリラト錯体（Ａｌｑ3）を４０ｎｍの厚さに形成する。
【００８４】
なお、ここでは、緑色の発光を示すＥＬ層を形成する場合について説明したが、緑色の発光材料としては、先に電子輸送層を形成する材料として挙げたアルミキノリラト錯体（Ａｌｑ3）、ベンゾキノリノラトベリリウム錯体（ＢｅＢｑ）
を用いることもできる。さらには、アルミキノリラト錯体（Ａｌｑ3）にクマリン６やキナクリドンといった材料をドーパントとして用いたものを発光材料として用いることもできる。
【００８５】
さらに、赤色の発光を示すＥＬ層を形成する場合には、Ｅｕ錯体（Ｅｕ（ＤＣＭ）3（Ｐｈｅｎ）の他にアルミキノリラト錯体（Ａｌｑ3）にＤＣＭ−１をドーパントとして用いたもの等を発光材料として用いることができる。
【００８６】
また、青色の発光を示すＥＬ層を形成する場合には、ジスチリル誘導体であるＤＰＶＢｉの他に、アゾメチン化合物を配位子に持つ亜鉛錯体及びＤＰＶＢｉにペリレンをドーピングしたものを発光材料に用いることができる。
【００８７】
本発明を実施する上で、例えば、赤色、青色及び緑色のＥＬ層を形成させる場合には、以上に示したような発光材料を用いることができる。又、発光材料としては、必要に応じてシングレット化合物とトリプレット化合物とを自由に組み合わせて用いることができる。なお、トリプレット化合物には、発明を解決する手段のところで紹介した材料を用いることもできる。
【００８８】
しかし、赤色、青色及び緑色のＥＬ層を形成させるのは、実施例の一つであるためこれに限定されることはなく、その他の色を複数組み合わせて形成することも可能である。
【００８９】
ＥＬ層２６８を形成したら、仕事関数の小さい導電膜からなる陰極２６９を３００ｎｍの厚さに形成する。仕事関数の小さい導電膜としては、長周期型周期律表の１族もしくは２族に属する元素や３〜１１族に属する遷移元素を含む導電膜を用いれば良い。本実施例では、イッテルビウム（Ｙｂ）からなる導電膜を用いるが、その他にリチウムとアルミニウムとの化合物からなる導電膜を用いることもできる。こうして画素電極（陽極）２５９、ＥＬ層２６８および陰極２６９を含むＥＬ素子２７０が形成される。
【００９０】
なお、陰極２６９を形成した後、ＥＬ素子２７０を完全に覆うようにしてパッシベーション膜２７１を設けることは有効である。パッシベーション膜２７１としては、炭素膜、窒化珪素膜もしくは窒化酸化珪素膜を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層で用いる。
【００９１】
この際、カバレッジの良い膜をパッシベーション膜として用いることが好ましく、炭素膜、特にＤＬＣ（ダイヤモンドライクカーボン）膜を用いることは有効である。ＤＬＣ膜は室温から１００℃以下の温度範囲で成膜可能であるため、耐熱性の低いＥＬ層２６８の上方にも容易に成膜することができる。また、ＤＬＣ膜は酸素に対するブロッキング効果が高く、ＥＬ層２６８の酸化を抑制することが可能である。そのため、この後に続く封止工程を行う間にＥＬ層２６８が酸化するといった問題を防止することができる。
【００９２】
さらに、少なくとも画素部を囲むように基板２０１（もしくは下地膜２０２）
上に、シール材（図示せず）を設け、カバー材２７２を貼り合わせる。シール材としては脱ガスが少なく水や酸素を透過しにくい紫外線硬化樹脂を用いれば良い。また、空隙２７３は不活性ガス（窒素ガスもしくは希ガス）、樹脂（紫外線硬化樹脂もしくはエポキシ樹脂）または不活性気体で充填すれば良い。
【００９３】
また、空隙２７３に吸湿効果を有する物質もしくは酸化防止効果を有する物質を設けることは有効である。また、カバー材２７２はガラス基板、金属基板（好ましくはステンレス基板）、セラミックス基板もしくはプラスチック基板（プラスチックフィルムを含む）を用いれば良い。なお、プラスチック基板を用いる場合、表面および裏面に炭素膜（好ましくはダイヤモンドライクカーボン膜）を設けて酸素や水の透過を防ぐことが好ましい。
【００９４】
こうして図５（Ｂ）に示すような構造の発光装置が完成する。なお、バンク２６７を形成した後、パッシベーション膜２７１を形成するまでの工程をマルチチャンバー方式（またはインライン方式）の成膜装置を用いて、大気解放せずに連続的に処理することは有効である。また、さらに発展させてカバー材２７２を貼り合わせる工程までを大気解放せずに連続的に処理することも可能である。
【００９５】
こうして、基板２０１上にｎチャネル型トランジスタ６０１、ｐチャネル型トランジスタ６０２、スイッチングトランジスタ（映像データ信号を画素内に伝送するスイッチング素子として機能するトランジスタ）６０３および電流制御トランジスタ（ＥＬ素子に流れる電流を制御する電流制御素子として機能するトランジスタ）６０４が形成される。
【００９６】
このとき駆動回路は基本回路としてｎチャネル型トランジスタ６０１とｐチャネル型トランジスタ６０２とを相補的に組み合わせたＣＭＯＳ回路を含む。また、画素部はスイッチングトランジスタ６０３および電流制御トランジスタ６０４を含む複数の画素により形成されている。
【００９７】
ここまでの製造工程で必要としたフォトリソグラフィ工程は７回であり、一般的なアクティブマトリクス型発光装置よりも少ない。即ち、トランジスタの製造工程が大幅に簡略化されており、歩留まりの向上および製造コストの低減が実現できる。
【００９８】
さらに、図４（Ａ）を用いて説明したように、第１のゲート電極にゲート絶縁膜を介して重なる不純物領域を設けることによりホットキャリア効果に起因する劣化に強いｎチャネル型トランジスタを形成することができる。そのため、信頼性の高い発光装置を実現できる。
【００９９】
さらに、ＥＬ素子を保護するための封止（または封入）工程まで行った本実施例の発光装置について図６（Ａ）、（Ｂ）を用いて説明する。なお、必要に応じて図３〜図５で用いた符号を引用する。
【０１００】
図６（Ａ）は、ＥＬ素子の封止までを行った状態を示す上面図、図６（Ｂ）は図６（Ａ）をＡ−Ａ’で切断した断面図である。点線で示された５０１は画素部、５０２はソース側駆動回路、５０３はゲート側駆動回路である。また、５０４はカバー材、５０５は第１シール材、５０６は第２シール材である。
【０１０１】
なお、５０７はソース側駆動回路５０２及びゲート側駆動回路５０３に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）５０８からビデオ信号やクロック信号を受け取る。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。
【０１０２】
次に、断面構造について図６（Ｂ）を用いて説明する。基板２０１の上方には画素部５０１、ソース側駆動回路５０２が形成されており、画素部５０１は電流制御用トランジスタ６０４とそのドレインに電気的に接続された画素電極２５９を含む複数の画素により形成される。また、ソース側駆動回路５０２はｎチャネル型トランジスタ６０１とｐチャネル型トランジスタ６０２とを組み合わせたＣＭＯＳ回路（図５（Ｂ）参照）を用いて形成される。なお、基板２０１に偏光板（代表的には円偏光板）を貼り付けても良い。
【０１０３】
画素電極２５９はＥＬ素子の陽極として機能する。また、画素電極２５９の両端にはバンク２６７が形成され、画素電極２５９上にはＥＬ層２６８およびＥＬ素子の陰極２６９が形成される。陰極２６９は全画素に共通の配線としても機能し、接続配線５０７を経由してＦＰＣ５０８に電気的に接続されている。さらに、画素部５０１及びソース側駆動回路５０２に含まれる素子は全てパッシベーション膜２７１で覆われている。
【０１０４】
また、第１シール材５０５によりカバー材５０４が貼り合わされている。なお、カバー材５０４とＥＬ素子との間隔を確保するためにスペーサを設けても良い。そして、第１シール材５０５の内側には空隙２７３が形成されている。なお、第１シール材５０５は水分や酸素を透過しない材料であることが望ましい。さらに、空隙２７３の内部に吸湿効果をもつ物質や酸化防止効果をもつ物質を設けることは有効である。
【０１０５】
なお、カバー材５０４の表面および裏面には保護膜として炭素膜（具体的にはダイヤモンドライクカーボン膜）５０９a、５０９bを２〜３０ｎｍの厚さに設けると良い。このような炭素膜は、酸素および水の侵入を防ぐとともにカバー材５０４の表面を機械的に保護する役割をもつ。
【０１０６】
また、カバー材５０４を接着した後、第１シール材５０５の露呈面を覆うように第２シール材５０６を設けている。第２シール材５０６は第１シール材５０５と同じ材料を用いることができる。
【０１０７】
以上のような構造でＥＬ素子を封入することにより、ＥＬ素子を外部から完全に遮断することができ、外部から水分や酸素等のＥＬ層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い発光装置が得られる。
【０１０８】
なお、図６（Ａ）、（Ｂ）に示したように、同一の基板上に画素部および駆動回路を有しＦＰＣまで取り付けられた発光装置を、本明細書中では特に駆動回路内蔵型発光装置と呼ぶ。
【０１０９】
また、本実施例を実施して作製された発光装置は、デジタル信号により動作させることもアナログ信号により動作させることも可能である。
【実施例２】
【０１１０】
本実施例では、本発明を実施する上で用いることができる複数のＥＬ層を形成し、これらを用いたＥＬ素子の特性を示す。なお、本実施例において作製したＥＬ層の構成を図７に示す。
【０１１１】
図７（Ａ）は、ＥＬ素子ａの構成を示す。まず、酸化インジウムと酸化スズを組み合わせた化合物からなる陽極上に正孔輸送層としてα−ＮＰＤを蒸着法により、４０ｎｍの膜厚で形成する。その上に発光層を形成する発光材料としてトリプレット化合物であるＩｒ（ｐｐｙ）3とＣＢＰを共蒸着法により２０ｎｍに成膜する。さらに発光層上に電子輸送層としてＢＣＰを１０ｎｍ、Ａｌｑ3を４０ｎｍ、それぞれ蒸着法により形成した後、陰極としてＹｂを４００ｎｍの膜厚に蒸着することによりＥＬ素子ａが形成される。なお、ＥＬ素子ａにより得られる発光は、トリプレット化合物による三重項励起エネルギーを利用したものである。
【０１１２】
図７（Ｂ）は、ＥＬ素子ｂの構成を示す。まず、酸化インジウムと酸化スズを組み合わせた化合物からなる陽極上に正孔注入層として、銅フタロシアニンを２０ｎｍ、正孔輸送層としてＭＴＤＡＴＡを２０ｎｍ、α−ＮＰＤを１０ｎｍ、それぞれ蒸着法により形成する。その上に発光層を形成する発光材料としてシングレット化合物であるＡｌｑ3を蒸着法により５０ｎｍに成膜する。そして、陰極としてＹｂを４００ｎｍの膜厚に蒸着することによりＥＬ素子ｂが形成される。
なお、ＥＬ素子ｂにより得られる発光は、シングレット化合物による一重項励起エネルギーを利用したものである。
【０１１３】
図７（Ｃ）は、ＥＬ素子ｃの構成を示す。まず、酸化インジウムと酸化スズを組み合わせた化合物からなる陽極上に正孔輸送層として、α−ＮＰＤを５０ｎｍ蒸着法により形成する。その上に発光層を形成する発光材料としてシングレット化合物であるＡｌｑ3を蒸着法により５０ｎｍに成膜する。そして、陰極としてＹｂを４００ｎｍの膜厚に蒸着することによりＥＬ素子ｃを形成する。なお、ＥＬ素子ｃにより得られる発光は、シングレット化合物による一重項励起エネルギーを利用したものである。また、ＥＬ素子ｃは、発光層と正孔輸送層のみでＥＬ層が形成されている。
【０１１４】
図７（Ｄ）は、ＥＬ素子ｄの構成を示す。まず、酸化インジウムと酸化スズを組み合わせた化合物からなる陽極上に正孔注入層として、ポリチオフェン誘導体であるＰＥＤＯＴをスピンコート法により３０ｎｍの膜厚で成膜する。さらに、発光材料としてポリパラフェニレンビニレン（以下ＰＰＶで示す）をその上にスピンコート法により８０ｎｍの膜厚で形成する。そして、陰極としてＹｂを４００ｎｍの膜厚に蒸着法を用いて形成することによりＥＬ素子ｄを形成する。なお、ＥＬ素子ｄにより得られる発光は、シングレット化合物による一重項励起エネルギーを利用したものである。また、ＥＬ素子ｄは、発光層に高分子材料を用いている点において、これまで示した他のＥＬ素子と異なる。
【０１１５】
次に、図７において説明したＥＬ素子を用いて電気的な特性評価を行った。この結果を図８に示す。まず、図８（Ａ）に電流密度に対する輝度特性を示す。
大きく分けると、トリプレット化合物を用いたＥＬ素子とシングレット化合物を用いたＥＬ素子で、電流密度に対する特性に違いが見られた。すなわち、トリプレット化合物を用いたＥＬ素子ａについては、６０mA/cm2の電流密度に対して６０００cd/m2位の輝度が得られたが、シングレット化合物を用いたＥＬ素子ｂ、ＥＬ素子ｃ及びＥＬ素子ｄに関しては、約３分の１である２０００cd/m2位の輝度しか得られなかった。
【０１１６】
さらに、図８（Ｂ）には、電流密度に対する外部量子効率を測定した結果を示す。外部量子効率に関しても輝度特性と同様にトリプレット化合物をＥＬ素子に用いたＥＬ素子ａが圧倒的に良い特性を示した。最も差の大きいところでは、７倍程度の高量子効率が得られている。
【０１１７】
図８の結果で示されたように、ＥＬ素子にトリプレット化合物を用いることでより効率よく発光を得ることができる。
【０１１８】
そこで、トリプレット化合物を用いた図７（Ａ）のＥＬ素子ａにより得られる発光をさらに改善するために、さらに別の層を設けた。
【０１１９】
図９（Ａ）には、図７（Ａ）で示したのと同じＥＬ素子ａを示す。そして、図９（Ｂ）には、ＥＬ素子ａの陽極上に銅フタロシアニンを蒸着法により２０ｎｍの膜厚で形成させたものである。この時の電気特性に関して図１０に示したが、図１０（Ａ）で示されるように、銅フタロシアニンを陽極上に設けることでＥＬ素子の輝度自体はそれほど変化しなかったが、輝度が保持される時間が長くなった。
【０１２０】
また、図１０（Ｂ）からは、膜が一層増えることにより初期に流れる電流の値に差が生じるが、時間の経過とともにほぼ同じになることから、図１０（Ａ）及び図１０（Ｂ）により同じ電流量を流した時のＥＬ素子の耐久性は向上することが明らかになった。通常、銅フタロシアニンは、陽極からの正孔の注入性を良くする正孔注入材料として知られているが、ここでは、ＥＬ素子の耐久性を向上させる材料であることが言える。なお、この結果は、６．５Ｖの低電圧下で、連続的にＥＬ素子を点灯させて、時間の経過に伴うＥＬ素子の輝度およびＥＬ素子に流れる電流量を測定したものである。また、本実施例で示した銅フタロシアニンの代わりにポリチオフェン系の材料、例えばＰＥＤＯＴ（poly(3,4‐ethylene dioxythiophene)）を用いることも可能である。
【０１２１】
そこで、図９（Ｃ）で示すようなＥＬ素子を作製した。図９（Ｂ）の正孔輸送層であるα−ＮＰＤ（４０ｎｍ）の代わりにＭＴＤＡＴＡを２０ｎｍ、α−ＮＰＤを１０ｎｍ、蒸着法によりそれぞれ形成した。つまり、これまでの銅フタロシアニンと正孔輸送層との２層間にもう１層の正孔輸送層を設けて、２層間のＨＯＭＯ準位におけるエネルギー差を小さくしている。なお、本明細書中では、図９（Ｃ）の素子をＥＬ素子ａ’と呼ぶことにする。
【０１２２】
図９（Ｃ）で示すＥＬ素子の電気特性について、図１１に示す。図１１（Ａ）
は、図９（Ａ）に示すＥＬ素子ａとＥＬ素子ａに銅フタロシアニンからなる正孔注入層とＭＴＤＡＴＡからなる正孔輸送層を形成させたＥＬ素子ａ’について、その電流密度に対する発光輝度を測定した結果である。これにより、銅フタロシアニン及びＭＴＤＡＴＡを積層することによるＥＬ素子の発光輝度に影響がないことが分かる。
【０１２３】
また、図１１（Ｂ）は、ＥＬ素子に電圧を印加したときの発光輝度について測定した結果であるが、銅フタロシアニン及びＭＴＤＡＴＡを積層することによる輝度の向上が見られる。同じ電圧を印加したときの輝度が向上したことから、同じ発光輝度をより低電圧で行えることになる。
【０１２４】
さらに、図１１（Ｃ）には、ＥＬ素子に電圧を印加したときの電流量について測定した結果を示す。ここでは、印加電圧に対する電流量は、同じ電圧で見たときにＥＬ素子ａよりもＥＬ素子ａ’において増加している。
【０１２５】
以上の結果は、ＥＬ素子ａに銅フタロシアニン及びＭＴＤＡＴＡを積層してＥＬ素子ａ’を形成することにより、ＥＬ素子の低電圧化が実現されたことを示している。
【０１２６】
さらにＥＬ素子ａ’における応答速度について、測定を行った。
測定は、任意の電源により、ＤＣ（直流電流）を印加して、これをＯＮ、ＯＦＦにより切り替える。なお、ＯＮは、選択期間であり、電圧を印加する期間のことをいう。また、ＯＦＦは、非選択期間であり、電圧は０Ｖである。又、これらの期間は、いずれも２５０μsである。
【０１２７】
なお、具体的には、顕微鏡に光電子増倍管（Photomultiplier）を設置し、光電子増倍管の出力をオシロスコープで読みとった値で、評価を行った。また、本測定においては、ＯＦＦからＯＮへの切り替えを立ち上がり、ＯＮからＯＦＦへの切り替えを立ち下がりと定義する。そして、電源の電圧がＯＦＦからＯＮに切り替わった瞬間から、それに追従する光学応答が１００％の発光輝度に対して９０％まで増加した発光輝度を示すのに要する時間を立ち上がりの応答時間とした。また、電源の電圧がＯＮからＯＦＦに切り替わった瞬間から、それに追従する光学応答が、それまでの１００％の発光輝度に対して１０％まで減少した発光輝度を示すのに要する時間を立ち下がりの応答時間とした。
【０１２８】
この時の測定の様子を図２５に示す。なお、図２５において矢印ａで示されるのが電源の出力（電圧）であり、矢印ｂで示されるのが出力に対する光学応答である。また、光電子増倍管は、マイナス出力タイプを用いたため、ＯＦＦ（０Ｖ）からＯＮ（ここでは６Ｖの例を示す）に切り替わったときに、負電位が出力されている。
【０１２９】
図２５に９０％の輝度が得られた点を矢印ｃで示したが、この時の立ち上がりの応答時間は２８μｓであった。なお、本実施例において、電源の出力が６Ｖであるとき、ＥＬ素子により多少のバラツキはあるものの、立ち上がり及び立ち下がりの応答時間は、いずれも１〜１００μｓ、好ましくは１〜５０μｓの範囲で実施することができる。さらにＯＮにおける電圧を６Ｖから１０Ｖまで１Ｖずつ変えて測定した結果（立ち上がり時間及び立ち下がり時間）を表１に示す。
【０１３０】
【表１】
2010282981.tif 000004
【０１３１】
表１からこれらの電圧の範囲における応答速度は非常に速いため、通常のデジタル駆動においても問題なく使用できることが示された。
【実施例３】
【０１３２】
本実施例のアクティブマトリクス型発光装置における画素部の断面構造を図１２に示す。図１２において、１０は絶縁体、１１は図５（Ｂ）の電流制御トランジスタ（ＴＦＴ）６０４、１２は画素電極（陽極）、１３はバンク、１４は公知の正孔注入層、１５は赤色に発光する発光層、１６は緑色に発光する発光層、１７は青色に発光する発光層、１８は公知の電子輸送層、１９は陰極である。
【０１３３】
このとき本実施例では、赤色に発光する発光層１５および青色に発光する発光層１７としてトリプレット化合物を用い、緑色に発光する発光層１６としてシングレット化合物を用いる。即ち、シングレット化合物を用いたＥＬ素子は緑色に発光するＥＬ素子であり、前記トリプレット化合物を用いたＥＬ素子は赤色に発光するＥＬ素子および青色に発光するＥＬ素子である。
【０１３４】
低分子の有機化合物を発光層として用いる場合、現状では赤色に発光する発光層と青色に発光する発光層の寿命が緑色に発光する発光層よりも短い。これは発光効率が劣るため、緑色と同じ発光輝度を得るためには動作電圧を高く設定しなければならず、その分劣化の進行が早まるためである。
【０１３５】
しかしながら、本実施例では赤色に発光する発光層１５と青色に発光する発光層１７として発光効率の高いトリプレット化合物を用いているため、緑色に発光する発光層１６と同じ発光輝度を得ながらも動作電圧を揃えることが可能である。従って、赤色に発光する発光層１５及び青色に発光する発光層１７の劣化が極端に早まることはなく、色ずれ等の問題を起こさずにカラー表示を行うことが可能となる。また、動作電圧を低く抑えることができることは、トランジスタの耐圧のマージンを低く設定できる点からも好ましいことである。
【０１３６】
なお、本実施例では、赤色に発光する発光層１５及び青色に発光する発光層１７としてトリプレット化合物を用いた例を示しているが、さらに緑色に発光する発光層１６にトリプレット化合物を用いることも可能である。
【０１３７】
次に、本実施例を実施した場合における画素部の回路構成を図１３に示す。なお、ここでは赤色に発光するＥＬ素子を含む画素（画素（赤））２０a、緑色に発光するＥＬ素子を含む画素（画素（緑））２０bおよび青色に発光するＥＬ素子を含む画素（画素（青））２０cの三つを図示しているが、いずれも回路構成は同一である。
【０１３８】
図１３（Ａ）において、２１はゲート配線、２２a〜２２cはソース配線（データ配線）、２３a〜２３cは電流供給線である。電流供給線２３はＥＬ素子の動作電圧を決定する配線であり、赤色発光の画素２０a、緑色発光の画素２０bおよび青色発光の画素２０cのいずれの画素においても同じ電圧が印加される。従って、配線の線幅（太さ）も全て同一設計で良い。
【０１３９】
また、２４a〜２４cはスイッチングトランジスタであり、ここではｎチャネル型トランジスタで形成されている。なお、ここではソース領域とドレイン領域との間に二つのチャネル形成領域を有した構造を例示しているが、二つ以上もしくは一つであっても構わない。
【０１４０】
また、２５a〜２５cは電流制御トランジスタであり、ゲートはスイッチングトランジスタ２４a〜２４cのいずれかに、ソースは電流供給線２３a〜２３cのいずれかに、ドレインはＥＬ素子２６a〜２６cのいずれかに接続される。なお、２７a〜２７cはコンデンサであり、各々電流供給線２５a〜２５cのゲートに印加される電圧を保持する。但し、コンデンサ２７a〜２７cは省略することも可能である。
【０１４１】
なお、図１３（Ａ）ではｎチャネル型トランジスタからなるスイッチングトランジスタ２４a〜２４cおよびｐチャネル型トランジスタからなる電流制御トランジスタ２５a〜２５cを設けた例を示しているが、図１３（Ｂ）に示すように、画素（赤）３０a、画素（緑）３０bおよび画素（青）３０cの各々に、ｐチャネル型トランジスタからなるスイッチングトランジスタ２８a〜２８cおよびｎチャネル型トランジスタからなる電流制御トランジスタ２９a〜２９cを設けることも可能である。
【０１４２】
さらに、図１３（Ａ）、（Ｂ）では一つの画素内に二つのトランジスタを設けた例を示しているが、トランジスタの個数は二つ以上（代表的には三つ〜六つ）
であっても良い。その場合においても、ｎチャネル型トランジスタとｐチャネル型トランジスタとをどのように組み合わせて設けても構わない。
【０１４３】
本実施例では、ＥＬ素子２６aが赤色発光のＥＬ素子であり、ＥＬ素子２６cが青色発光のＥＬ素子であり、いずれも発光層としてトリプレット化合物を用いている。また、ＥＬ素子２６bが緑色発光のＥＬ素子であり、発光層としてシングレット化合物を用いている。
【０１４４】
こうしてトリプレット化合物とシングレット化合物を使い分けることでＥＬ素子２６a〜２６cの動作電圧をすべて同一（１０Ｖ以下、好ましくは３〜１０Ｖ）
とすることが可能となる。従って、発光装置に必要な電源を例えば３Ｖもしくは５Ｖで統一することができるため、回路設計が容易となる利点がある。
【０１４５】
なお、本実施例の構成は、実施例１または、実施例２のいずれの構成とも組み合わせて実施することが可能である。
【実施例４】
【０１４６】
本実施例では、画素部および駆動回路をすべてｎチャネル型トランジスタで形成した場合について説明する。なお、ｎチャネル型トランジスタの製造工程は実施例１に従えば良いので説明は省略する。
【０１４７】
本実施例の発光装置の断面構造を図１４に示す。なお、基本的な構造は実施例１に示した図５（Ｂ）の断面構造と同じであるため、ここでは相違点のみを説明することとする。
【０１４８】
本実施例では、図５（Ｂ）のｐチャネル型トランジスタ６０２の代わりにｎチャネル型トランジスタ１２０１が設けられ、電流制御トランジスタ６０４の代わりにｎチャネル型トランジスタからなる電流制御トランジスタ１２０２が設けられている。
【０１４９】
また、電流制御トランジスタ１２０２のドレインに接続された配線２６６はＥＬ素子の陰極として機能し、その上にＥＬ層１２０３、酸化物導電膜からなる陽極１２０４、パッシベーション膜１２０５が設けられている。このとき配線２６６は周期表の１族もしくは２族に属する元素を含む金属膜で形成されるか、少なくともＥＬ層１２０３と接する面が、周期表の１族もしくは２族に属する元素を含む金属膜で形成されることが望ましい。
【０１５０】
また、本実施例で用いるｎチャネル型トランジスタはすべてエンハンスメント型トランジスタであっても良いし、すべてデプレッション型トランジスタであっても良い。勿論、両者を作り分けて組み合わせて用いることも可能である。
【０１５１】
ここで画素の回路構成を図１５に示す。なお、図１３と同一の符号を付した部分については図１３の説明を参照すれば良い。
【０１５２】
図１５に示すように、画素（赤）３５a、画素（緑）３５b、画素（青）３５cの各々に設けられたスイッチングトランジスタ２４a〜２４cおよび電流制御トランジスタ３６a〜３６cは、すべてｎチャネル型トランジスタで形成されている。
【０１５３】
本実施例の構成によれば、実施例１の発光装置の製造工程においてｐチャネル型トランジスタを形成するためのフォトリソグラフィ工程、及び実施例１における画素電極（陽極）を形成するためのフォトリソグラフィ工程を省略することができるため、さらに製造工程を簡略化することが可能である。
【０１５４】
なお、本実施例の構成は実施例１〜実施例３のいずれの構成とも組み合わせて実施することが可能である。
【実施例５】
【０１５５】
本実施例では、画素部および駆動回路をすべてｐチャネル型トランジスタで形成した場合について説明する。本実施例の発光装置の断面構造を図１６に示す。
なお、実施例１に示した図５（Ｂ）と同一の符号を付してある部分は実施例１の説明を参照すれば良い。
【０１５６】
本実施例では、駆動回路がｐチャネル型トランジスタ１４０１およびｐチャネル型トランジスタ１４０２で形成されるＰＭＯＳ回路で形成され、画素部がｐチャネル型トランジスタからなるスイッチングトランジスタ１４０３およびｐチャネル型トランジスタからなる電流制御トランジスタ１４０４を有している。なお、ｐチャネル型トランジスタ１４０１の活性層は、ソース領域４１、ドレイン領域４２、ＬＤＤ領域４３a、４３bおよびチャネル形成領域４４を含む。活性層の構成は、ｐチャネル型トランジスタ１４０２、スイッチングトランジスタ１４０３、電流制御トランジスタ１４０４も同様である。
【０１５７】
ここで本実施例のｐチャネル型トランジスタの製造工程について図１７を用いて説明する。まず、実施例１の製造工程に従って図３（Ｂ）の工程まで行う。
【０１５８】
次に、レジスト２１１a〜２１１eを用いて第２の導電膜からなる電極２１２〜２１６を形成する。そして、レジスト２１１a〜２１１eおよび第２の導電膜からなる電極２１２〜２１６をマスクとして周期表の１３族に属する元素（本実施例ではボロン）を半導体膜に添加し、１×１０20〜１×１０21atoms/cm3の濃度でボロンを含む領域（以下、ｐ型不純物領域（ａ）という）３０１〜３０９を形成する（図１７（Ａ））。
【０１５９】
次に、レジスト２１１a〜２１１eを用いて第２の導電膜からなる電極２１２〜２１６を図３（Ｅ）と同様のエッチング条件でエッチングし、第２のゲート電極３１０〜３１４を形成する（図１７（Ｂ））。
【０１６０】
次に、レジスト２１１a〜２１１eおよび第２のゲート電極３１０〜３１４をマスクとして第１の導電膜２０９を図３（Ｄ）と同様のエッチング条件でエッチングし、第１のゲート電極３１５〜３１９を形成する。
【０１６１】
そして、レジスト２１１a〜２１１eおよび第２のゲート電極３１０〜３１４をマスクとして周期表の１３族に属する元素（本実施例ではボロン）を半導体膜に添加し、１×１０16〜１×１０19atoms/cm3（代表的には１×１０17〜１×１０18atoms/cm3）の濃度でボロンを含む領域（以下、ｐ型不純物領域（ｂ）という）
３２０〜３２９を形成する（図１７（Ｃ））。
【０１６２】
この後の工程は実施例１の図４（Ｃ）以降の工程に従えば良い。以上のような工程により図１６に示す構造の発光装置を形成することができる。
【０１６３】
また、本実施例で用いるｐチャネル型トランジスタはすべてエンハンスメント型トランジスタであっても良いし、すべてデプレッション型トランジスタであっても良い。勿論、両者を作り分けて組み合わせて用いることも可能である。
【０１６４】
ここで画素の回路構成を図１８に示す。なお、図１３と同一の符号を付した部分については図１３の説明を参照すれば良い。
【０１６５】
図１８に示すように、画素（赤）５０a、画素（緑）５０b、画素（青）５０cの各々に設けられたスイッチングトランジスタ５１a〜５１cおよび電流制御トランジスタ５２a〜５２cはすべてｐチャネル型トランジスタで形成される。
【０１６６】
本実施例の構成によれば、実施例１の発光装置の製造工程において１回のフォトリソグラフィ工程を省略することができるため、実施例１よりも製造工程を簡略化することが可能である。
【０１６７】
なお、本実施例の構成は実施例１〜実施例４のいずれの構成とも組み合わせて実施することが可能である。
【実施例６】
【０１６８】
本発明のアクティブマトリクス型の発光装置は、半導体素子としてＭＯＳ（Metal Oxide Semiconductor）トランジスタを用いることもできる。その場合、半導体基板（典型的にはシリコンウエハ）に公知の方法で形成されたＭＯＳトランジスタを用いれば良い。
【０１６９】
なお、本実施例における半導体素子以外の構成は、実施例１〜５の構成と組み合わせて実施することが可能である。
【実施例７】
【０１７０】
実施例１において、図６に示した駆動回路内蔵型発光装置は、同一の絶縁体上に画素部および駆動回路が一体形成された例であるが、駆動回路を外付けＩＣ（集積回路）で設けることも可能である。このような場合、構造は図１９（Ａ）のようになる。
【０１７１】
図１９（Ａ）に示すモジュールは、アクティブマトリクス基板６０（画素部６１、配線６２a、６２bを含む）にＦＰＣ６３が取り付けられ、そのＦＰＣ６３を介してプリント配線板６４が取り付けられている。ここでプリント配線板６４の機能ブロック図を図１９（Ｂ）に示す。
【０１７２】
図１９（Ｂ）に示すように、プリント配線板６４の内部には少なくともＩ／Ｏポート（入力もしくは出力部ともいう）６５、６８、ソース側駆動回路６６およびゲート側駆動回路６７として機能するＩＣが設けられている。
【０１７３】
このように、基板面に画素部が形成されたアクティブマトリクス基板にＦＰＣが取り付けられ、そのＦＰＣを介して駆動回路としての機能を有するプリント配線板が取り付けられた構成のモジュールを、本明細書では特に駆動回路外付け型発光モジュールと呼ぶことにする。
【０１７４】
また、図２０（Ａ）に示すモジュールは、駆動回路内蔵型発光装置７０（画素部７１、ソース側駆動回路７２、ゲート側駆動回路７３、配線７２a、７３aを含む）にＦＰＣ７４が取り付けられ、そのＦＰＣ７４を介してプリント配線板７５が取り付けられている。ここでプリント配線板７５の機能ブロック図を図２０（Ｂ）に示す。
【０１７５】
図２０（Ｂ）に示すように、プリント配線板７５の内部には少なくともＩ／Ｏポート７６、７９、コントロール部７７として機能するＩＣが設けられている。
なお、ここではメモリ部７８が設けられているが、必ずしも必要ではない。また、コントロール部７７は、駆動回路の制御、映像データの補正などをコントロールするための機能を有した部位である。
【０１７６】
このように、基板面に画素部および駆動回路が形成された駆動回路内蔵型発光装置にコントローラーとしての機能を有するプリント配線板が取り付けられた構成のモジュールを、本明細書では特にコントローラー外付け型発光モジュールと呼ぶことにする。
【実施例８】
【０１７７】
本発明を実施して形成された発光装置（実施例９に示した形態のモジュールも含む）は様々な電気器具に内蔵され、画素部は映像表示部として用いられる。本発明の電気器具としては、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響機器、ノート型パーソナルコンピュータ、ゲーム機器、携帯機器（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍）、記録媒体を備えた画像再生装置などが挙げられる。それら電気器具の具体例を図２１、図２２に示す。
【０１７８】
図２１（Ａ）は表示装置であり、筐体２００１、支持台２００２、表示部２００３を含む。本発明の発光装置は表示部２００３に用いることができる。表示部２００３にＥＬ素子を有した発光装置を用いる場合、ＥＬ素子が自発光型であるためバックライトが必要なく薄い表示部とすることができる。
【０１７９】
図２１（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６を含む。本発明の発光装置は表示部２１０２に用いることができる。
【０１８０】
図２１（Ｃ）はデジタルカメラであり、本体２２０１、表示部２２０２、接眼部２２０３、操作スイッチ２２０４を含む。本発明の発光装置もしくは液晶表示装置は表示部２２０２に用いることができる。
【０１８１】
図２１（Ｄ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）
であり、本体２３０１、記録媒体（ＣＤ、ＬＤまたはＤＶＤ等）２３０２、操作スイッチ２３０３、表示部（ａ）２３０４、表示部（ｂ）２３０５を含む。表示部（ａ）は主として画像情報を表示し、表示部（ｂ）は主として文字情報を表示するが、本発明の発光装置はこれら表示部（ａ）、（ｂ）に用いることができる。なお、記録媒体を備えた画像再生装置には、ＣＤ再生装置、ゲーム機器なども含まれうる。
【０１８２】
図２１（Ｅ）は携帯型（モバイル）コンピュータであり、本体２４０１、表示部２４０２、受像部２４０３、操作スイッチ２４０４、メモリスロット２４０５を含む。本発明の発光装置は表示部２４０２に用いることができる。この携帯型コンピュータはフラッシュメモリや不揮発性メモリを集積化した記録媒体に情報を記録したり、それを再生したりすることができる。
【０１８３】
図２１（Ｆ）はパーソナルコンピュータであり、本体２５０１、筐体２５０２、表示部２５０３、キーボード２５０４を含む。本発明の発光装置は表示部２５０３に用いることができる。
【０１８４】
また、上記電気器具はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。表示部にＥＬ素子を有した発光装置を用いた場合、ＥＬ素子の応答速度が非常に高いため遅れのない動画表示が可能となる。
【０１８５】
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響機器のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
【０１８６】
図２２（Ａ）は携帯電話であり、本体２６０１、音声出力部２６０２、音声入力部２６０３、表示部２６０４、操作スイッチ２６０５、アンテナ２６０６を含む。本発明の発光装置は表示部２６０４にて用いることが出来る。なお、表示部２６０４は黒色の背景に白色の文字を表示することで携帯電話の消費電力を抑えることができる。
【０１８７】
図２２（Ｂ）も携帯電話であるが、図２２（Ａ）とは異なり、二つ折りのタイプである。本体２６１１、音声出力部２６１２、音声入力部２６１３、表示部ａ２６１４、表示部ｂ２６１５、アンテナ２６１６を含む。なお、このタイプの携帯電話には、操作スイッチが付いていないが、表示部ａ又は、表示部ｂのうち、一方の表示部に図２２（Ｃ）、（Ｄ）、（Ｅ）で示すような文字情報を表示をさせてその機能をもたせている。また、もう一方の表示部には、主として画像情報を表示することになる。なお、本発明の発光装置は表示部ａ２６１４又は、表示部ｂ２６１５にて用いることができる。
【０１８８】
図２２（Ｂ）に示した携帯電話の場合、表示部に用いた発光装置にＣＭＯＳ回路でセンサ（ＣＭＯＳセンサ）を内蔵させ、指紋もしくは手相を読みとることで使用者を認証する認証システム用端末として用いることもできる。また、外部の明るさ（照度）を読みとり、設定されたコントラストで情報表示が可能となるように発光させることもできる。
【０１８９】
さらに、操作スイッチ２６０５を使用している時に輝度を下げ、操作スイッチの使用が終わったら輝度を上げることで低消費電力化することができる。また、着信した時に表示部２６０４の輝度を上げ、通話中は輝度を下げることによっても低消費電力化することができる。また、継続的に使用している場合に、リセットしない限り時間制御で表示がオフになるような機能を持たせることで低消費電力化を図ることもできる。なお、これらはマニュアル制御であっても良い。
【０１９０】
図２２（Ｆ）は音響再生装置、具体的には車載用オーディオであり、本体２６２１、表示部２６２２、操作スイッチ２６２３、２６２４を含む。本発明の発光装置は表示部２６２２にて用いることが出来る。また、本実施例では車載用オーディオを示すが、携帯型や家庭用の音響再生装置に用いても良い。なお、表示部２６２２は黒色の背景に白色の文字を表示することで消費電力を抑えられる。これは携帯型の音響再生装置において特に有効である。
【０１９１】
また、本実施例で示した携帯型電気器具において、消費電力を低減するための方法として、外部の明るさを感知するセンサ部を設け、暗い場所で使用する際には、表示部の輝度を落とすなどの機能を付加するといった方法が挙げられる。
【０１９２】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電気器具に用いることが可能である。また、本実施例の電気器具は実施例１〜実施例８に示したいずれの構成を適用しても良い。
【実施例９】
【０１９３】
実施例１では、トランジスタ（以下、ＴＦＴと示す）がトップゲート型の構造を有する場合について説明したが、本発明はＴＦＴ構造に限定されるものではないので、図２３に示すようにボトムゲート型ＴＦＴ（代表的には逆スタガ型ＴＦＴ）を用いて実施しても構わない。また、逆スタガ型ＴＦＴは如何なる手段で形成されたものでも良い。
【０１９４】
なお、図２３（Ａ）は、ボトムゲート型ＴＦＴを用いた発光装置の作製において、形成されたＥＬモジュールの上面図である。ソース側駆動回路３００１、ゲート側駆動回路３００２及び画素部３００３が形成されている。また、図２３（Ａ）において、ｘ−ｘ’で発光装置を切ったときの画素部３００３の領域ａ３００４の断面図を図２３（Ｂ）に示す。
【０１９５】
図２３（Ｂ）では、画素ＴＦＴのうち電流制御ＴＦＴについてのみ説明する。
３０１１は基板であり、３０１２は下地となる絶縁膜（以下、下地膜という）である。基板３０１１としては透光性基板、代表的にはガラス基板、石英基板、ガラスセラミックス基板、又は結晶化ガラス基板を用いることができる。但し、作製プロセス中の最高処理温度に耐えるものでなくてはならない。
【０１９６】
また、下地膜３０１２は特に可動イオンを含む基板や導電性を有する基板を用いる場合に有効であるが、石英基板には設けなくても構わない。下地膜３０１２としては、珪素（シリコン）を含む絶縁膜を用いれば良い。なお、本明細書において「珪素を含む絶縁膜」とは、具体的には酸化珪素膜、窒化珪素膜若しくは窒化酸化珪素膜（ＳｉＯｘＮｙ：ｘ、ｙは任意の整数、で示される）など珪素に対して酸素若しくは窒素を所定の割合で含ませた絶縁膜を指す。
【０１９７】
３０１３は電流制御ＴＦＴであり、ｐチャネル型ＴＦＴで形成されている。本実施例に示すように、ＥＬの発光方向が基板の上面（ＴＦＴ及びＥＬ層が設けられている面）の場合、スイッチングＴＦＴがｎチャネル型ＴＦＴで形成され、電流制御ＴＦＴもｎチャネル型ＴＦＴで形成される構成であることが好ましい。しかし本発明はこの構成に限定されない。スイッチングＴＦＴと電流制御ＴＦＴは、ｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでも、どちらでも構わない。
【０１９８】
電流制御ＴＦＴ３０１３は、ソース領域３０１４、ドレイン領域３０１５及びチャネル形成領域３０１６を含む活性層と、ゲート絶縁膜３０１７と、ゲート電極３０１８と、第１層間絶縁膜３０１９と、ソース配線３０２０並びにドレイン配線３０２１を有して形成される。本実施例において電流制御ＴＦＴ３０１３はｎチャネル型ＴＦＴである。
【０１９９】
また、スイッチングＴＦＴのドレイン領域は電流制御ＴＦＴ３０１３のゲート電極３０１８に接続されている。図示してはいないが、具体的には電流制御ＴＦＴ３０１３のゲート電極３０１８はスイッチングＴＦＴのドレイン領域（図示せず）とドレイン配線（図示せず）を介して電気的に接続されている。なお、ゲート電極３０１８はシングルゲート構造となっているが、マルチゲート構造であっても良い。また、電流制御ＴＦＴ３０１３のソース配線３０２０は電流供給線（図示せず）に接続される。
【０２００】
電流制御ＴＦＴ３０１３はＥＬ素子に注入される電流量を制御するための素子であり、比較的多くの電流が流れる。そのため、チャネル幅（Ｗ）はスイッチングＴＦＴのチャネル幅よりも大きく設計することが好ましい。また、電流制御ＴＦＴ３０１３に過剰な電流が流れないように、チャネル長（Ｌ）は長めに設計することが好ましい。望ましくは一画素あたり０．５〜２μＡ（好ましくは１〜１．５μＡ）となるようにする。
【０２０１】
さらに、電流制御ＴＦＴ３０１３の活性層（特にチャネル形成領域）の膜厚を厚くする（好ましくは５０〜１００ｎｍ、さらに好ましくは６０〜８０ｎｍ）ことによって、ＴＦＴの劣化を抑えてもよい。
【０２０２】
そして、電流制御ＴＦＴ３０１３の形成後、第１層間絶縁膜３０１９及び第２層間絶縁膜（図示せず）が形成され、電流制御ＴＦＴ３０１３と電気的に接続された画素電極３０２３が形成される。本実施例では、導電膜からなる画素電極３０２３がＥＬ素子の陰極として機能する。
【０２０３】
具体的には、アルミニウムとリチウムの合金膜を用いるが、周期表の１族もしくは２族に属する元素からなる導電膜もしくはそれらの元素を添加した導電膜を用いればよい。
【０２０４】
そして、画素電極３０１３が形成された後に、第３層間絶縁膜３０２４が形成される。なお、この第３層間絶縁膜３０２４は、いわゆるバンクの役割を果たす。
【０２０５】
つぎにＥＬ層３０２５が形成される。なお、図２３（Ｂ）には、同じＥＬ層が形成される画素列が並ぶ断面図を示している。
【０２０６】
本実施例におけるＥＬ層は、電子注入層としてＡｌｑ３、電子輸送層としてＢＣＰを用い、発光層としてＣＢＰにＩｒ（ｐｐｙ）３をドープさせたものを用いた。さらに正孔輸送層としてα−ＮＰＤを用いて形成させた。
【０２０７】
次にＥＬ層の上には、透明導電膜からなる陽極３０２６が形成される。これにより、ＥＬ素子３０２７が形成される。なお、本実施例の場合、透明導電膜として酸化インジウムと酸化スズとの化合物もしくは、酸化インジウムと酸化亜鉛との化合物からなる導電膜を用いる。
【０２０８】
さらに陽極上に絶縁材料からなるパッシベーション膜を形成することにより、逆スタガ型のＴＦＴ構造を有するＥＬモジュールを形成することができる。なお、本実施例により作製した発光装置は、図２３（Ｂ）の矢印の方向（上面）に光を出射させることができる。
【０２０９】
逆スタガ型ＴＦＴは工程数がトップゲート型ＴＦＴよりも少なくし易い構造であるため、本発明の課題である製造コストの低減には非常に有利である。
【０２１０】
なお、本実施例の構成は、実施例１〜実施例８のいずれの構成とも自由に組み合わせて実施することが可能である。
【実施例１０】
【０２１１】
次に本実施例では、画素部にＳＲＡＭを導入する場合について説明する。図２４に画素３１０４の拡大図を示す。図２４において、３１０５はスイッチングＴＦＴである。スイッチングＴＦＴ３１０５のゲート電極は、ゲート信号を入力するゲート信号線（Ｇ１〜Ｇｎ）のうちの１つであるゲート信号線３１０６に接続されている。スイッチングＴＦＴ３１０５のソース領域とドレイン領域は、一方が信号を入力するソース信号線（Ｓ１〜Ｓｎ）のうちの１つであるソース信号線３１０７に、もう一方がＳＲＡＭ３１０８の入力側に接続されている。ＳＲＡＭ３１０８の出力側は電流制御ＴＦＴ３１０９のゲート電極に接続されている。
【０２１２】
また、電流制御ＴＦＴ３１０９のソース領域とドレイン領域は、一方が電流供給線（Ｖ１〜Ｖｎ）の１つである電流供給線３１１０に接続され、もう一方はＥＬ素子３１１１に接続される。
【０２１３】
ＥＬ素子３１１１は陽極と陰極と、陽極と陰極との間に設けられたＥＬ層とからなる。陽極が電流制御ＴＦＴ３１０９のソース領域またはドレイン領域と接続している場合、言い換えると陽極が画素電極の場合、陰極は対向電極となる。逆に陰極が電流制御ＴＦＴ３１０９のソース領域またはドレイン領域と接続している場合、言い換えると陰極が画素電極の場合、陽極は対向電極となる。
【０２１４】
ＳＲＡＭ３１０８はｐチャネル型ＴＦＴとｎチャネル型ＴＦＴを２つずつ有しており、ｐチャネル型ＴＦＴのソース領域は高電圧側のＶｄｄｈに、ｎチャネル型ＴＦＴのソース領域は低電圧側のＶｓｓに、それぞれ接続されている。１つのｐチャネル型ＴＦＴと１つのｎチャネル型ＴＦＴとが対になっており、１つのＳＲＡＭの中にｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとの対が２組存在することになる。
【０２１５】
また、対になったｐチャネル型ＴＦＴとｎチャネル型ＴＦＴは、そのドレイン領域が互いに接続されている。また対になったｐチャネル型ＴＦＴとｎチャネル型ＴＦＴは、そのゲート電極が互いに接続されている。そして互いに、一方の対になっているｐチャネル型ＴＦＴ及びｎチャネル型ＴＦＴのドレイン領域が、他の一方の対になっているｐチャネル型ＴＦＴ及びｎチャネル型ＴＦＴのゲート電極と同じ電位に保たれている。
【０２１６】
そして、一方の対になっているｐチャネル型及びｎチャネル型ＴＦＴのドレイン領域は入力の信号（Ｖｉｎ）が入る入力側であり、もう一方の対になっているｐチャネル型及びｎチャネル型ＴＦＴのドレイン領域は出力の信号（Ｖｏｕｔ）
が出力される出力側である。
【０２１７】
ＳＲＡＭはＶｉｎを保持し、Ｖｉｎを反転させた信号であるＶｏｕｔを出力するように設計されている。つまり、ＶｉｎがＨｉだとＶｏｕｔはＶｓｓ相当のＬｏの信号となり、ＶｉｎがＬｏだとＶｏｕｔはＶｄｄｈ相当のＨｉの信号となる。
【０２１８】
なお、本実施例で示すように、ＳＲＡＭが画素３１０４に一つ設けられている場合には、画素中のメモリーデータが保持されているため外部回路の大半を止めた状態で静止画を表示することが可能である。これにより、低消費電力化を実現することができる。また、画素に複数のＳＲＡＭを設けることも可能であり、ＳＲＡＭを複数設けた場合には、複数のデータを保持することができるので、時間階調による階調表示を可能になる。
【０２１９】
なお、本実施例の構成は、実施例１〜実施例９のいずれの構成とも自由に組み合わせて実施することが可能である。
【図１】
2010282981.tif 000005
【図２】
2010282981.tif 000006
【図３】
2010282981.tif 000007
【図４】
2010282981.tif 000008
【図５】
2010282981.tif 000009
【図６】
2010282981.tif 000010
【図７】
2010282981.tif 000011
【図８】
2010282981.tif 000012
【図９】
2010282981.tif 000013
【図１０】
2010282981.tif 000014
【図１１】
2010282981.tif 000015
【図１２】
2010282981.tif 000016
【図１３】
2010282981.tif 000017
【図１４】
2010282981.tif 000018
【図１５】
2010282981.tif 000019
【図１６】
2010282981.tif 000020
【図１７】
2010282981.tif 000021
【図１８】
2010282981.tif 000022
【図１９】
2010282981.tif 000023
【図２０】
2010282981.tif 000024
【図２１】
2010282981.tif 000025
【図２２】
2010282981.tif 000026
【図２３】
2010282981.tif 000027
【図２４】
2010282981.tif 000028
【図２５】
2010282981.tif 000029