(57)【要約】【課題】無線通信機能を有する半導体装置に振幅の大きい信号が供給された場合においても正常に動作し、且つ信頼性の高い半導体装置を提供する。【解決手段】半導体装置は、交流電圧を生成するアンテナ１０１と、交流電圧を整流し、内部電圧Ｖｉｎを生成する整流回路１０２と、第１の保護回路１０７と、第２の保護回路１０８と、を有する。第１の保護回路１０７は、第１のダイオード２０１と、第２のダイオード２０２と、を有し、第２の保護回路は、容量素子２０３と、トランジスタ２０４と、を有する。第１の保護回路は、アンテナ１０１で生成される交流電圧の絶対値がある値よりも大きい場合に、その余剰分をカットし、第２の保護回路１０８は、整流回路１０２で生成された内部電圧Ｖｉｎが大きい場合に機能し、共振周波数をずらすことにより、半導体装置に入力される信号を減少させることができる。【選択図】図２
2010108486.tif 000002
【特許請求の範囲】
【請求項１】
アンテナと、
前記アンテナに電気的に接続された整流回路と、
第１端子が前記アンテナに電気的に接続され、第２端子が接地された第１の保護回路と、
第１端子が前記整流回路の出力端子に電気的に接続され、第２端子が前記アンテナに電気的に接続され、第３端子が接地された第２の保護回路と、を有し、
前記第１の保護回路が、
アノードが前記アンテナに電気的に接続され、カソードが接地された第１のダイオードと、
カソードが前記アンテナに電気的に接続され、アノードが接地され、前記第１のダイオードと並列接続された第２のダイオードと、を有し、
前記第２の保護回路が、
一方の電極が前記アンテナに電気的に接続された容量素子と、
ゲート電極が前記整流回路の出力端子に接続され、ソース電極及びドレイン電極の一方が前記容量素子の他方の電極に電気的に接続され、ソース電極及びドレイン電極の他方が接地されたトランジスタと、を有する半導体装置。
【請求項２】
請求項１において、
前記第２の保護回路が、
一端が前記整流回路の出力端子に電気的に接続され、他端が前記トランジスタのゲート電極に電気的に接続されたフィルタ用抵抗素子と、
一方の電極が前記トランジスタのゲート電極及び前記フィルタ用抵抗素子の他端に電気的に接続され、他方の電極が接地されたフィルタ用容量素子と、を有する半導体装置。
【請求項３】
アンテナと、
前記アンテナに電気的に接続された整流回路と、
第１端子が前記アンテナに電気的に接続され、第２端子が接地された第１の保護回路と、
第１端子が前記整流回路の出力端子に電気的に接続され、第２端子が前記アンテナに電気的に接続され、第３端子が接地された第２の保護回路と、を有し、
前記第１の保護回路が、
アノードが前記アンテナに電気的に接続され、カソードが接地された第１のダイオードと、
カソードが前記アンテナに電気的に接続され、アノードが接地され、前記第１のダイオードと並列接続された第２のダイオードと、を有し、
前記第２の保護回路が、
一端が前記整流回路の出力端子に電気的に接続された第１の抵抗素子と、
アノードが前記第１の抵抗素子の他端に電気的に接続され、カソードが接地された分圧用ダイオードと、
ゲート電極が前記第１の抵抗素子の他端及び前記分圧用ダイオードのアノードに電気的に接続され、ソース電極及びドレイン電極の一方が前記整流回路の出力端子に電気的に接続されたＰ型トランジスタと、
一端が前記Ｐ型トランジスタのソース電極及びドレイン電極の他方に電気的に接続され、他端が接地された第２の抵抗素子と、
一方の電極が前記アンテナに電気的に接続された容量素子と、
ゲート電極が前記Ｐ型トランジスタのソース電極及びドレイン電極の他方並びに前記第２の抵抗素子の一端に電気的に接続され、ソース電極及びドレイン電極の一方が前記容量素子の他方の電極に電気的に接続され、ソース電極及びドレイン電極の他方が接地されたＮ型トランジスタと、を有する半導体装置。
【請求項４】
請求項３において、
前記第２の保護回路が、
一端が前記Ｐ型トランジスタのソース電極及びドレイン電極の他方並びに前記第２の抵抗素子の一端に電気的に接続され、他端が前記Ｎ型トランジスタのゲート電極に電気的に接続されたフィルタ用抵抗素子と、
一方の電極が前記Ｎ型トランジスタのゲート電極及び前記フィルタ用抵抗素子の他端に電気的に接続され、他方の電極が接地されたフィルタ用容量素子と、を有する半導体装置。
【請求項５】
請求項１乃至４のいずれか一項において、
前記第１の保護回路が、前記第１のダイオード及び前記第２のダイオードをそれぞれ複数且つ同数有する半導体装置。
【請求項６】
請求項１乃至５のいずれか一項において、
前記第１のダイオード及び前記第２のダイオードが、ＰＩＮダイオードであり、
前記ＰＩＮダイオードが、
一導電型の不純物元素を含有する第１の半導体領域と、
前記不純物元素とは逆の導電型の不純物元素を含有する第２の半導体領域と、
前記第１の半導体領域及び前記第２の半導体領域に挟まれた、前記第１の半導体領域及び前記第２の半導体領域よりも抵抗値の高い第３の半導体領域と、を同一平面上に有する半導体装置。
【請求項７】
請求項３乃至６のいずれか一項において、
前記分圧用ダイオードが、ダイオード接続されたトランジスタである半導体装置。
【請求項８】
請求項１乃至７のいずれか一項において、
前記第１の保護回路が、前記アンテナで生成された交流電圧の振幅が第１の振幅以上の時に機能し、
前記第２の保護回路が、前記アンテナで生成された交流電圧の振幅が第２の振幅以上の時に機能し、
前記第１の振幅が前記第２の振幅よりも大きい半導体装置。
【請求項９】
請求項１乃至８のいずれか一項において、
前記半導体装置が、
入力端子が前記アンテナに電気的に接続された復調回路と、
入力端子が前記整流回路の出力端子に電気的に接続された定電圧回路と、
第１の入力端子が前記復調回路の出力端子に電気的に接続され、第２の入力端子が前記定電圧回路の出力端子に電気的に接続された論理回路と、
入力端子が前記論理回路の出力端子に電気的に接続され、出力端子が前記アンテナに電気的に接続された変調回路と、を有する半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体素子を用いて作製された無線通信機能を有する半導体装置に関する。
【背景技術】
【０００２】
無線でのデータの送受信が可能な無線通信機能を有する半導体装置は、様々な分野において実用化が進められている。無線通信機能を有する半導体装置は、新しい形態の通信情報端末としてさらなる市場の拡大が見込まれている。実用化されている無線通信機能を有する半導体装置は、アンテナと、半導体素子を用いて形成された集積回路とが同一基板上に形成されている。また、無線通信機能を有する半導体装置は、無線タグ、ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）タグ、ＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タグ、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）タグ、またはＩＤ（Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タグとも呼ばれる。
【０００３】
無線通信機能を有する半導体装置は、電力供給源兼送受信器である無線通信装置（質問器、リーダ／ライタともいう）との間で通信を行うことが出来る。従来の無線通信機能を有する半導体装置の構成について図１０のブロック図を用いて以下に説明する。
【０００４】
図１０に示す従来の無線通信機能を有する半導体装置（単に、半導体装置とも言う）は、アンテナ１１、整流回路１２、復調回路１３、定電圧回路１４、論理回路１５及び変調回路１６を有する。半導体装置が無線通信装置から送信される電波を受信すると、内部のアンテナ１１において交流の電圧（交流電圧）が生成される。生成された交流電圧は、整流回路１２及び復調回路１３に入力される。整流回路１２で整流された交流電圧は、定電圧回路１４によって直流電圧に変換され、論理回路１５に入力される。復調回路１３では交流電圧が復調され、復調された信号が論理回路１５に入力される。論理回路１５では、信号の解析及び応答信号の生成が行われ、変調回路１６へと応答信号が出力される。変調回路１６は応答信号を用いてアンテナ１１に負荷変調を与えることで、無線通信装置に信号を送信する。以上により、半導体装置と無線通信装置の間で無線通信が行われている。
【０００５】
一般に、半導体装置に無線通信装置から供給される電力は、半導体装置と無線通信装置の間の距離（以下、通信距離とする）の二乗に比例して減衰する。つまり、通信距離によって半導体装置に供給される電力は異なる。
【０００６】
通信距離が遠くなると、半導体装置に供給される電力が低下する。当然のことながら、この電力を基に生成される直流電圧も小さくなるため、集積回路を動作させることが出来なくなる。そのため、通信距離向上を目的として、通信距離が遠ざかった場合にも所望の駆動電源を生成することができる半導体装置の研究開発が盛んに行われている（例えば、特許文献１参照）。端的に言うと、入力された信号を増幅することが可能な半導体装置の開発が盛んに行われている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００８−１９３６６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
入力信号の増幅が可能な半導体装置は、従来と比較して、通信距離を拡大することが可能である。その一方で、半導体装置と無線通信装置が接触するなど、通信距離が近くなる、又は外部の電子機器から発せられた不要輻射などにより、半導体装置に振幅の大きい信号が供給されると、アンテナにおいて所定の範囲を逸脱するような大きい交流電圧が生成される。所定の範囲を逸脱するような大きい交流電圧が生成されると、半導体装置が無線通信装置からの信号を正確に復調できずに誤動作し、半導体装置内の半導体素子が劣化する。また、最悪の場合には、半導体素子に印加される電圧の急激な上昇によって、絶縁破壊がおき、半導体素子が破壊される。
【０００９】
特に近年は、半導体製造プロセスの微細化によって、半導体素子の絶縁耐圧が低下の傾向にある。
【００１０】
本発明の一態様は、上記課題を鑑みてなされたものであり、無線通信機能を有する半導体装置に振幅の大きい信号が供給された場合においても正常に動作し、且つ信頼性の高い半導体装置を提供する。
【課題を解決するための手段】
【００１１】
本発明の一態様の半導体装置は、アノードがアンテナに電気的に接続され、カソードが接地された第１のダイオードと、カソードがアンテナに電気的に接続され、アノードが接地され、第１のダイオードと並列接続された第２のダイオードと、を有する第１の保護回路、並びに、一方の電極がアンテナに電気的に接続された容量素子と、ゲート電極が整流回路の出力端子に電気的に接続され、ソース電極及びドレイン電極の一方が容量素子の他方の電極に電気的に接続され、ソース電極及びドレイン電極の他方が接地されたトランジスタと、を有する第２の保護回路を有することを特徴とする。
【００１２】
なお、ソース電極及びドレイン電極は、トランジスタの構造や動作条件等によって替わるため、いずれがソース電極又はドレイン電極であるかを特定することが困難である。そこで、本書類においては、一方をソース電極及びドレイン電極の一方、他方をソース電極及びドレイン電極の他方と表記する。
【００１３】
本発明の一態様を以下に示す。半導体装置は、無線通信装置からの信号を受信し、交流電圧を生成するアンテナと、生成された交流電圧を整流し、直流電圧を生成する整流回路と、第１の保護回路と、第２の保護回路と、を有する。
【００１４】
第１の保護回路は、アノードがアンテナに電気的に接続され、カソードが接地された第１のダイオードと、カソードがアンテナに電気的に接続され、アノードが接地された第２のダイオードとを有する。なお、第１のダイオード及び第２のダイオードは並列接続される。また、第１のダイオード及び第２のダイオードは、共に複数設けられてもよい。この時、第１のダイオード及び第２のダイオードは同数設けられ、且つ第１のダイオード及び第２のダイオードは並列接続される。なお、第１のダイオード同士及び第２のダイオード同士の接続は直列又は並列に限定されず、任意に接続する。第１のダイオード及び第２のダイオード又は複数の第１のダイオード及び複数の第２のダイオードは、アンテナで生成された交流電圧の振幅が第１の振幅（順方向電圧降下）以上の時に導通する。
【００１５】
第２の保護回路は、一方の電極がアンテナに電気的に接続された容量素子と、ゲート電極が整流回路の出力端子に電気的に接続され、ソース電極及びドレイン電極の一方が容量素子の他方の電極に電気的に接続され、ソース電極及びドレイン電極の他方が接地されるトランジスタを有する。なお、当該トランジスタは、アンテナで生成される交流電圧の振幅が第２の振幅以上の時にオンする。これにより、アンテナ及びトランジスタの間に設けられた容量素子が共振容量として機能し、共振周波数をずらすことで半導体装置への入力信号を減少させる。また、第２の保護回路は、整流回路の出力電位（内部電圧Ｖｉｎともいう）に準じる電位又は接地電位に準じる電位を出力する分圧回路と、分圧回路の出力電位が入力され、整流回路に準じる電位又は接地電位に準じる電位を出力する選択回路と、整流回路の出力電位にノイズが侵入するのを防止するローパスフィルタと、を有する構成とすることもできる。
【００１６】
また、第１の振幅は第２の振幅より大きくなるように設計してもよい。
【００１７】
また、上述の第１の保護回路及び第２の保護回路に加えて、入力端子がアンテナに電気的に接続された復調回路と、入力端子が整流回路の出力端子に電気的に接続された定電圧回路と、第１の入力端子が復調回路の出力端子に電気的に接続され、第２の入力端子が定電圧回路の出力端子に電気的に接続された論理回路と、入力端子が論理回路の出力端子に電気的に接続され、出力端子がアンテナに電気的に接続された変調回路と、を有する半導体装置も本発明の一態様である。
【００１８】
なお、半導体装置に含まれるトランジスタには、様々な形態のトランジスタを適用させることができる。よって、適用可能なトランジスタの種類に限定はない。したがって、シリコンに代表される半導体膜を用いた薄膜トランジスタ、半導体基板やＳＯＩ基板を用いて形成されるトランジスタ、ＭＯＳ型トランジスタ、接合型トランジスタ、バイポーラトランジスタ、ＺｎＯ、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系などの化合物半導体を用いたトランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他のトランジスタを適用することができる。なお、半導体膜には水素またはハロゲンが含まれていても良い。
【００１９】
同様に、半導体装置に含まれるダイオードには、様々な形態のダイオードを適用させることができる。よって、適用可能なダイオードの種類に限定はない。したがって、半導体のＰＮ接合を利用したＰＮダイオード、ＰＮ接合間に電気抵抗の大きな半導体を挟んだＰＩＮダイオード、金属と半導体との接合面のショットキー効果を利用したショットキーダイオード、ダイオード接続されたトランジスタ、その他のダイオードを適用することができる。
【００２０】
また、トランジスタやダイオードが配置される基板には、様々なものを用いることができ、特定のものに限定されることはない。したがって、たとえば、単結晶基板、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、紙基板、セロファン基板などに配置することができる。さらに、ある基板でトランジスタやダイオードを形成した後、別の基板にトランジスタやダイオードを移動させて配置することもできる。
【発明の効果】
【００２１】
本発明の一態様の半導体装置は、第１の保護回路が機能することによって、半導体装置が有する整流回路等の回路に過電圧が印加されるのを防止することができる。また、本発明の一態様の半導体装置は、第２の保護回路が機能することによって、入力信号を減少させることができる。そのため、無線通信機能を有する半導体装置に振幅の大きい信号が供給された場合においても正常に動作し、且つ信頼性の高い半導体装置を提供することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の一態様に係る半導体装置の一構成例を示すブロック図である。
【図２】本発明の一態様に係る半導体装置の一構成例を示す図である。
【図３】本発明の一態様に係る半導体装置の一構成例を示す図である。
【図４】本発明の一態様に係る半導体装置の一構成例を示す図である。
【図５】本発明の一態様に係る半導体装置の一構成例を示す図である。
【図６】本発明の一態様に係る第１の保護回路に適用可能なダイオードの一例を示す図である。
【図７】本発明の一態様に係る第１の保護回路に適用可能なダイオードの一例を示す図である。
【図８】本発明の一態様に係る半導体装置の作製工程の一例を示す断面図である。
【図９】本発明の一態様に係る半導体装置の作製工程の一例を示す断面図である。
【図１０】従来の無線通信機能を有する半導体装置の一構成例を示すブロック図である。
【図１１】本発明の一態様に係る半導体装置の使用例を示す模式図である。
【図１２】本発明の一態様に係る半導体装置のレイアウトの一例を示す図である。
【発明を実施するための形態】
【００２３】
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００２４】
（実施の形態１）
本実施の形態では、本発明の半導体装置に適用可能な回路について図１及び図２を用いて説明する。
【００２５】
半導体装置の構成ブロック図を図１に示す。半導体装置は、交流電圧を生成するアンテナ１０１と、交流電圧を整流し、内部電圧Ｖｉｎを生成する整流回路１０２と、アンテナ１０１で生成された交流電圧から信号を復調し、内部信号を生成する復調回路１０３と、整流回路１０２にて生成された内部電圧Ｖｉｎを定電圧化して電源電圧Ｖｄｄとして出力する定電圧回路１０４と、定電圧回路１０４で生成された電源電圧Ｖｄｄ及び復調回路１０３で生成された復調信号を用いた信号の解析、並びに応答信号の生成を行う論理回路１０５と、論理回路１０５からの信号を変調し、アンテナ１０１に変調信号を出力する変調回路１０６と、アンテナ１０１で生成された交流電圧の振幅が大きい場合に機能し、アンテナ１０１で生成される交流電圧の絶対値がある値よりも大きい場合に、その余剰分をカットする第１の保護回路１０７と、整流回路１０２で生成された内部電圧Ｖｉｎが大きい場合に機能し、共振周波数をずらすことにより、半導体装置に入力される信号を減少させる第２の保護回路１０８と、を有する。
【００２６】
以下に、図２を参照して、アンテナ１０１、整流回路１０２、第１の保護回路１０７及び第２の保護回路１０８の構成を説明する。
【００２７】
図２に示す第１の保護回路１０７は、第１端子及び第２端子を有する。なお、第１端子はアンテナ１０１に電気的に接続し、第２端子は接地する。第１の保護回路１０７は、アンテナ１０１側にアノードが設けられた第１のダイオード２０１と、アンテナ１０１側にカソードが設けられた第２のダイオード２０２と、を有する。図２では、３つずつ直列接続された第１のダイオード２０１及び第２のダイオード２０２がそれぞれ２列ずつ並列接続されているが、第１の保護回路１０７の構成は、この構成に限定されない。第１の保護回路１０７の構成としては、第１のダイオード２０１及び第２のダイオード２０２が同数設けられ、且つ第１のダイオード２０１及び第２のダイオード２０２が並列接続される構成であればよい。なお、第１のダイオード２０１同士及び第２のダイオード２０２同士の接続は直列又は並列に限定されず、任意に接続すればよい。
【００２８】
図２に示す第２の保護回路１０８は、第１端子乃至第３端子を有する。なお、第１端子は整流回路１０２の出力端子に電気的に接続し、第２端子はアンテナ１０１に電気的に接続し、第３端子は接地する。第２の保護回路１０８は、一方の電極がアンテナ１０１に電気的に接続された容量素子２０３と、ゲート電極が整流回路１０２の出力端子に電気的に接続され、ソース電極及びドレイン電極の一方が容量素子２０３の他方の電極に電気的に接続され、ソース電極及びドレイン電極の他方が接地されたトランジスタ２０４とを有する。
【００２９】
第１の保護回路１０７は、アンテナ１０１で生成される交流電圧の振幅が大きくなると機能する。つまり、ある正の電圧以上になると第１のダイオード２０１が導通し、ある負の電圧以下になると第２のダイオードが導通する。第１のダイオード２０１又は第２のダイオード２０２が導通することにより、整流回路１０２に入力される交流電圧のうち、ある絶対値以上の電圧をカットすることができる。
【００３０】
また、第１のダイオード２０１及び第２のダイオード２０２をそれぞれ直列に複数個接続する時、直列接続するダイオードの個数によって、第１の保護回路１０７の動作電圧が決定される。さらに、直列に複数個接続された第１のダイオード２０１及び第２のダイオード２０２を、複数並列に接続することによって、同時に流すことのできる電流量を増加させることができる。
【００３１】
第２の保護回路１０８は、整流回路１０２で生成された内部電圧Ｖｉｎがトランジスタ２０４のしきい値電圧以上の時に機能する。つまり、トランジスタ２０４がオンすることにより、容量素子２０３が共振容量として機能し、半導体装置に入力される信号を減少させることができる。
【００３２】
また、トランジスタ２０４は、なるべく電流駆動能力が大きく、絶縁破壊や劣化等が起こり難いサイズを用いることが好ましい。なお、トランジスタ２０４のしきい値電圧は、トランジスタ２０４のチャネル長を任意に設定することによって制御することができる。
【００３３】
第１の保護回路１０７は、入力信号を基にアンテナ１０１で生成される交流電圧のうち、絶対値がある値よりも大きい余剰分をカットする。そのため、振幅変調で伝送される信号に対して第１の保護回路１０７が機能すると、復調回路１０３において交流電圧から信号を正確に復調できない可能性がある。一方、共振周波数をずらすことにより、入力信号を減少させることができる第２の保護回路１０８が機能すると、アンテナ１０１で生成される交流電圧の振幅は小さくなるが、振幅変調で伝送される信号自体は保存される。そのため、復調回路１０３において正確な信号の復調を行うことができる。
【００３４】
第２の保護回路１０８は、整流回路１０２から出力される内部電圧Ｖｉｎを基に過電圧の制御を行っている。そのため、整流回路１０２への過電圧の入力が避けられず、整流回路１０２内の半導体素子の過大な発熱又は劣化及び破壊が起きる可能性がある。加えて、トランジスタ２０４のゲート電極に整流回路１０２から内部電圧Ｖｉｎが印加されるため、トランジスタ２０４の絶縁破壊が起きる可能性もある。一方、入力信号を基にアンテナ１０１で生成される交流電圧のうち、絶対値がある値よりも大きい余剰分をカットする第１の保護回路１０７が機能すると、整流回路１０２に過電圧が入力されない。そのため、整流回路１０２内の半導体素子の過大な発熱若しくは劣化及び破壊、又はトランジスタ２０４の絶縁破壊を予防することができる。
【００３５】
上述したように、第１の保護回路１０７及び第２の保護回路１０８は、お互いの機能を補完することができる。さらに、アンテナ１０１で生成される交流電圧の振幅が第２の振幅を超えると第２の保護回路１０８が機能し、アンテナ１０１で生成される交流電圧の振幅が第２の振幅よりも大きい第１の振幅を超えると、第１の保護回路１０７が機能するように設計することが好ましい。このように設計することによって、整流回路１０２以降に設けられた回路内の半導体素子の過大な発熱又は劣化及び破壊を防止することに加えて、第１の保護回路１０７により第２の保護回路１０８の半導体素子の劣化及び破壊を防止すること、並びに入力信号の正確な復調を行うことができる。
【００３６】
さらに、図３に示すように、図２の構成の第２の保護回路１０８にローパスフィルタ２１１を加え、第２の保護回路が、過電圧制御回路２１０及びローパスフィルタ２１１を有する構成とすることもできる。ローパスフィルタ２１１は、一端が整流回路１０２の出力端子に電気的に接続され、他端がトランジスタ２０４のゲート電極に電気的に接続されたフィルタ用抵抗素子２０５と、一方の電極がトランジスタ２０４のゲート電極及びフィルタ用抵抗素子２０５の他端に電気的に接続され、他方の電極が接地されたフィルタ用容量素子２０６とを有する。ローパスフィルタ２１１を設けることにより、アンテナ１０１で生成された交流電圧が内部電圧Ｖｉｎのノイズとして侵入することを防止できる。
【００３７】
無線通信機能を有する半導体装置に、上述したような第１の保護回路１０７及び第２の保護回路１０８を設けることによって、半導体装置に振幅の大きい信号が供給された場合においても、正常に動作し、且つ信頼性の高い半導体装置が得られる。
【００３８】
（実施の形態２）
本実施の形態では、図４を参照して、アンテナ、整流回路、第１の保護回路、及び第２の保護回路に適用可能な回路の実施の形態１とは異なる構成について説明する。なお、図４に示す第１の保護回路１０７は、図２に示した第１の保護回路１０７と同一であるため、図４の第１の保護回路１０７の説明は実施の形態１の説明を援用することとする。
【００３９】
以下に、図４に示した第２の保護回路の構成について詳述する。
【００４０】
図４に示す第２の保護回路１０８は、第１端子乃至第３端子を有する。なお、第１端子は整流回路１０２の出力端子に電気的に接続し、第２端子はアンテナ１０１に電気的に接続し、第３端子は接地する。
【００４１】
第２の保護回路１０８は、第１端子乃至第３端子を有する分圧回路３２０と、第１端子乃至第４端子を有する選択回路３２１と、第１端子乃至第３端子を有する過電圧制御回路３２２とを有する。
【００４２】
分圧回路３２０の第１端子は整流回路１０２の出力端子に電気的に接続し、第２端子は接地する。
【００４３】
選択回路３２１の第１端子は整流回路１０２の出力端子に電気的に接続し、第２端子は分圧回路３２０の第３端子に電気的に接続し、第３端子は接地する。
【００４４】
過電圧制御回路３２２の第１端子は選択回路３２１の第４端子に電気的に接続し、第２端子はアンテナ１０１に電気的に接続し、第３端子は接地する。
【００４５】
分圧回路３２０は、一端が整流回路１０２の出力端子に電気的に接続された第１の抵抗素子３０１と、アノードが第１の抵抗素子３０１の他端に電気的に接続され、カソードが接地された分圧用ダイオード３０２、３０３、３０４、３０５とを有する。
【００４６】
選択回路３２１は、ゲート電極が第１の抵抗素子３０１の他端及び分圧用ダイオード３０２、３０３、３０４、３０５のアノードに電気的に接続され、ソース電極及びドレイン電極の一方が整流回路１０２の出力端子に電気的に接続されたＰ型トランジスタ３０６と、一端がＰ型トランジスタ３０６のソース電極及びドレイン電極の他方に電気的に接続され、他端が接地された第２の抵抗素子３０７とを有する。
【００４７】
過電圧制御回路３２２は、一方の電極がアンテナ１０１に電気的に接続された容量素子３１２と、ゲート電極がＰ型トランジスタ３０６のソース電極及びドレイン電極の他方並びに第２の抵抗素子３０７の一端に電気的に接続され、ソース電極及びドレイン電極の一方が容量素子３１２の他方の電極に電気的に接続され、ソース電極及びドレイン電極の他方が接地されたＮ型トランジスタ３１３を有する。
【００４８】
分圧回路３２０は、第１の抵抗素子３０１及び分圧用ダイオード３０２、３０３、３０４、３０５で分圧された電位を第３端子から出力する。具体的には、第３端子から内部電圧Ｖｉｎ又は接地電位に準じる電位を出力する。
【００４９】
選択回路３２１は、Ｐ型トランジスタ３０６及び第２の抵抗素子３０７で分圧された電位を第４端子から出力する。具体的には、第４端子から内部電圧Ｖｉｎ又は接地電位に準じる電位を出力する。
【００５０】
過電圧制御回路３２２では、選択回路３２１からの出力電位が内部電圧Ｖｉｎに準じる電位の時にＮ型トランジスタ３１３がオンする。これにより、容量素子３１２が共振容量として機能し、半導体装置に入力される信号を減少させることができる。
【００５１】
なお、図４では分圧回路３２０に４つのダイオードを適用した例を示したが、本発明はこの構成に限定されない。つまり、分圧用ダイオードとして、任意の個数のダイオードを設けることができる。また、回路面積の増大を最小限に留めるため、トランジスタのオン時にチャネルが形成されるダイオード接続されたトランジスタを分圧用ダイオード３０２、３０３、３０４、３０５に適用するのが好ましい。
【００５２】
以下に、上述した図４の第２の保護回路１０８の動作について詳述する。
【００５３】
まず、整流回路１０２から出力される内部電圧Ｖｉｎが、分圧用ダイオード３０２、３０３、３０４、３０５の順方向電圧降下の値を下回る場合について説明する。
【００５４】
第１の抵抗素子３０１の抵抗値及び分圧用ダイオード３０２、３０３、３０４、３０５のそれぞれの抵抗値を、Ｒ３０１及びＲ３０２、Ｒ３０３、Ｒ３０４、Ｒ３０５としたときの、分圧回路３２０の出力電位Ｖｏｕｔを数式１に示す。
【００５５】
【数１】
2010108486.tif 000003
【００５６】
ここで、分圧用ダイオード３０２、３０３、３０４、３０５は、印加される電圧が、順方向電圧降下を下回るために導通しない。そのため、分圧用ダイオード３０２、３０３、３０４、３０５の抵抗値（Ｒ３０２、Ｒ３０３、Ｒ３０４、Ｒ３０５）が第１の抵抗素子３０１の抵抗値（Ｒ３０１）と比較し、非常に高くなる。また、第１の抵抗素子３０１の抵抗値（Ｒ３０１）は一定であるため、分圧回路３２０の出力電位Ｖｏｕｔは、内部電圧Ｖｉｎに準じる電位となる。この分圧回路３２０の出力電位Ｖｏｕｔ（内部電圧Ｖｉｎに準じる電位）は、選択回路３２１のＰ型トランジスタ３０６のゲート電極に与えられる。
【００５７】
このとき、Ｐ型トランジスタ３０６は、ゲート電極とソース電極共に内部電圧Ｖｉｎに準じる電位が与えられるため、オフする。これにより、選択回路３２１のＰ型トランジスタ３０６の抵抗値が第２の抵抗素子３０７の抵抗値と比較して、非常に高くなる。第２の抵抗素子３０７の抵抗値は一定であるため、選択回路３２１の出力電位は、接地電位に準じる電位となる。
【００５８】
接地電位は理論上０Ｖであり、それがＮ型トランジスタ３１３のゲート電極へと入力されることになる。そのため、Ｎ型トランジスタ３１３はオフし、Ｎ型トランジスタ３１３のソース電極及びドレイン電極間の電流はほとんど流れない。結果として、第２の保護回路１０８は機能しない。
【００５９】
次に、整流回路１０２から出力される内部電圧Ｖｉｎが、分圧用ダイオード３０２、３０３、３０４、３０５の順方向電圧降下の値を上回る場合について説明する。
【００６０】
分圧用ダイオード３０２、３０３、３０４、３０５は、印加される電圧が、順方向電圧降下を上回るために導通する。そのため、抵抗値が第１の抵抗素子３０１の抵抗値と比較し、非常に低くなる。結果として、選択回路３２１のＰ型トランジスタ３０６のゲート電極には接地電位に準じる電位が入力される。
【００６１】
このとき、Ｐ型トランジスタ３０６は、ゲート電極に接地電位が与えられるため、オンする。これにより、選択回路３２１のＰ型トランジスタ３０６の抵抗値は、第２の抵抗素子３０７の抵抗値と比較して、非常に低くなる。そのため、選択回路３２１の出力電位Ｖｏｕｔは、内部電圧Ｖｉｎに準じる電位となる。この電位がＮ型トランジスタ３１３のゲート電極へと入力され、Ｎ型トランジスタ３１３はオンする。これにより、容量素子３１２が共振容量として機能し、半導体装置に入力される信号を減少させる。
【００６２】
実施の形態１で示した第２の保護回路１０８では、１つのトランジスタ２０４によって第２の保護回路１０８が機能するか否かが決定されていたが（図２参照）、本実施の形態で示した第２の保護回路１０８では、複数の半導体素子によって第２の保護回路が機能するか否かが決定される（図４参照）。そのため、作製された半導体装置間でのばらつきを抑制することができ、信頼性の高い半導体装置を供給することができる。
【００６３】
また、図４に示した第２の保護回路１０８の構成に加えて、図５に示すように、ローパスフィルタ３２３を設けることもできる。ローパスフィルタ３２３は、一端がＰ型トランジスタ３０６のソース電極及びドレイン電極の他方並びに第２の抵抗素子３０７の一端に電気的に接続され、他端がＮ型トランジスタ３１３のゲート電極に電気的に接続されたフィルタ用抵抗素子３０８と、一方の電極がＮ型トランジスタ３１３のゲート電極及びフィルタ用抵抗素子３０８の他端に電気的に接続され、他方の電極が接地されたフィルタ用容量素子３０９とを有する。ローパスフィルタ３２３を設けることにより、アンテナ１０１で生成された交流電圧が内部電圧Ｖｉｎのノイズとして侵入することを防止できる。
【００６４】
無線通信機能を有する半導体装置に、上述したような第２の保護回路１０８を設けることによって、半導体装置に振幅の大きい信号が供給された場合においても、正常に動作し、且つ信頼性の高い半導体装置が得られる。
【００６５】
（実施の形態３）
本実施の形態では、実施の形態１及び２で示した第１の保護回路及び第２の保護回路に含まれる半導体素子の作製方法について説明する。具体的には、当該半導体素子をフォトリソグラフィ法を用いて、同一基板上に作製する方法について説明する。
【００６６】
本実施の形態では、実施の形態１及び２で示した半導体装置のトランジスタとして、フォトリソグラフィ法を用いて作製可能な薄膜トランジスタを適用する。薄膜トランジスタは、ゲート電極の数が２つ以上になっていても良い（マルチゲート構造）。マルチゲート構造にすることにより、オフ電流を低減し、トランジスタの耐圧性を向上させて信頼性を向上させることができる。また、チャネルの上下にゲート電極が配置されている構造でも良い。また、トランジスタの構造は、チャネルの上にゲート電極が配置されている構造、チャネルの下にゲート電極が配置されている構造、正スタガ構造、逆スタガ構造、いずれの構造でも良い。チャネル領域が複数の領域に分かれていても良いし、並列に接続されていても良いし、直列に接続されていても良い。また、チャネル領域（もしくはその一部）にソース電極やドレイン電極が重なっていても良い。チャネル領域（もしくはその一部）にソース電極やドレイン電極が重なっている構造にすることにより、チャネルの一部に電荷がたまり、動作が不安定になるのを防ぐことができる。また、ソース領域及びドレイン領域にＬＤＤ領域があっても良い。ＬＤＤ領域を設けることにより、オフ電流を低減し、薄膜トランジスタの耐圧性を向上させて信頼性を高めることができる。
【００６７】
また、本実施の形態では、実施の形態１で説明した第１の保護回路１０７の第１のダイオード２０１及び第２のダイオード２０２として、ＰＩＮダイオードを適用する（図２参照）。フォトリソグラフィ法を用いてＰＩＮダイオードを作製する場合、以下に示す２種類の構造のどちらかを形成すればよい。
【００６８】
図６に示すＰＩＮダイオードは、一導電型の不純物元素を含有する半導体膜４０１、一導電型とは逆の導電型の不純物元素を含有する半導体膜４０３、及び前記２つの半導体膜に挟まれる半導体膜４０２の３層が積層された構造を持つ。また、一導電型の不純物元素を含有する半導体膜４０１及び一導電型とは逆の導電型の不純物元素を含有する半導体膜４０３のそれぞれの外側に、配線４０４が形成されている。このＰＩＮダイオードは、各層を順に形成し、堆積していくことによって作製される。
【００６９】
図７に示すＰＩＮダイオードは、一導電型の不純物元素を含有する第１の半導体領域５０１と、一導電型とは逆の導電型の不純物元素を含有する第２の半導体領域５０３と、第１の半導体領域５０１及び第２の半導体領域５０３に挟まれ、且つ第１の半導体領域５０１及び第２の半導体領域５０３よりも抵抗値の高い第３の半導体領域５０２とが同一平面上に形成されている。また、第１の半導体領域５０１及び第２の半導体領域５０３のそれぞれに、絶縁膜５０５に設けられたコンタクトホールにおいて配線５０４が形成されている。このＰＩＮダイオードは、半導体膜に対し、ｐ型及びｎ型を付与する不純物元素を打ち分けることで作製される。
【００７０】
図６及び図７に示す構造のＰＩＮダイオードは、共に実施の形態１で説明した第１のダイオード及び第２のダイオードとして適用可能である。ただし、ダイオード及び薄膜トランジスタを同一基板上に作製するという観点で見ると、後者の構造を有するＰＩＮダイオードを適用する方が好ましい。また、後者の構造を有するＰＩＮダイオードは、第３の半導体領域５０２の長さＬを不純物元素の打ち分け工程時に制御できるため、第３の半導体領域５０２の長さＬを増加させ、絶縁耐圧を向上させることが容易である。そのため、絶縁耐圧の高いダイオードが求められる第１のダイオード及び第２のダイオードには好適である。
【００７１】
また、本実施の形態では、実施の形態２で説明した第２の保護回路１０８の分圧用ダイオード３０２、３０３、３０４、３０５として、ダイオード接続されたトランジスタを適用する（図４参照）。ダイオード接続されたトランジスタはオン時にチャネルが形成されるため、電流駆動能力を上げるためにダイオードの面積を増加させる必要がなく、回路面積の増大を最小限に留めることができるため、分圧用ダイオードとして好適である。
【００７２】
また、回路を同一基板上に形成することにより、部品点数を減らしてコストを削減し、他回路部品との接続点数を減らして信頼性を向上させることができる。また、回路の一部がある基板上に形成されており、回路の別の一部が別基板上に形成されていても良い。つまり、回路のすべてが同じ基板上に形成されていなくても良い。たとえば、回路の一部はガラス基板上にトランジスタを用いて形成し、回路の別の一部は単結晶基板上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）で接続してガラス基板上に配置しても良い。また、そのＩＣチップをＴＡＢ（Ｔａｐｅ  Ａｕｔｏ  Ｂｏｎｄｉｎｇ）やプリント基板を用いてガラス基板と接続しても良い。このように、回路の一部が同じ基板上に形成されていることにより、部品点数を減らしてコストを削減し、回路と部品との接続点数を減らして、信頼性を向上させることができる。また、駆動電圧が高い部分や駆動周波数の高い部分を同じ基板上に形成しないようにすれば、消費電力の増大を防ぐことができる。
【００７３】
図８及び図９を用いて、実施の形態１で説明した第１の保護回路１０７の第１のダイオード２０１及び第２のダイオード２０２に適用可能なＰＩＮダイオード、並びに実施の形態２で説明した第２の保護回路１０８のＰ型トランジスタ３０６に適用可能なｐチャネル型薄膜トランジスタ、分圧用ダイオード３０２、３０３、３０４、３０５に適用可能なダイオード接続されたｎチャネル型薄膜トランジスタ、Ｎ型トランジスタ３１３に適用可能なマルチゲート構造のｎチャネル型薄膜トランジスタ、及び容量素子３１２に適用可能な容量素子を同一基板上に作製する方法を例示する。
【００７４】
まず、基板１００１の表面に下地膜として機能する絶縁膜１００２と非晶質半導体膜１００３（例えば、非晶質シリコンを含む膜）を積層して形成する（図８（Ａ）参照）。なお、絶縁膜１００２及び非晶質半導体膜１００３は、連続して形成することができる。
【００７５】
基板１００１は、ガラス基板、石英基板、ステンレス等の金属基板、セラミック基板、シリコン基板等の半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板等などから選択されるものである。他にもプラスチック基板として、ポリエチレンテレフタラート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、アクリルなどの基板を選択することもできる。
【００７６】
絶縁膜１００２は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁材料を用いて形成する。例えば、絶縁膜１００２を２層構造とする場合、第１層目の絶縁膜として窒化酸化シリコン膜を形成し、第２層目の絶縁膜として酸化窒化シリコン膜を形成するとよい。また、第１層目の絶縁膜として窒化シリコン膜を形成し、第２層目の絶縁膜として酸化シリコン膜を形成してもよい。絶縁膜１００２は基板１００１からその上に形成される素子に不純物元素が混入するのを防ぐブロッキング層として機能する。このように、ブロッキング層として機能する絶縁膜１００２を形成することによって、基板１００１からナトリウムなどのアルカリ金属やアルカリ土類金属が、この上に形成する素子に悪影響を与えることを防ぐことができる。なお、基板１００１として石英を用いるような場合には絶縁膜１００２を省略してもよい。
【００７７】
非晶質半導体膜１００３は、スパッタリング法、ＬＰＣＶＤ法、プラズマＣＶＤ法等により、２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで形成する。
【００７８】
次に、非晶質半導体膜１００３にレーザー光を照射して結晶化を行う。なお、レーザー光の照射と、ＲＴＡ若しくはファーネスアニール炉を用いる熱結晶化法、又は結晶化を助長する金属元素を用いる熱結晶化法とを組み合わせた方法等により非晶質半導体膜１００３の結晶化を行ってもよい。その後、得られた結晶質半導体膜を所望の形状にエッチングして、結晶質半導体膜１００３ａ〜１００３ｆを形成し、基板１００１及び結晶質半導体膜１００３ａ〜１００３ｆ上にゲート絶縁膜１００４を形成する。なお、結晶質半導体膜１００３ｄは、容量素子の電極として利用されるため、結晶質半導体膜１００３ｄには、不純物元素が導入される（図８（Ｂ）参照）。
【００７９】
ゲート絶縁膜１００４は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の絶縁材料を用いて形成する。例えば、ゲート絶縁膜１００４を２層構造とする場合、第１層目の絶縁膜として酸化窒化シリコン膜を形成し、第２層目の絶縁膜として窒化酸化シリコン膜を形成するとよい。また、第１層目の絶縁膜として酸化シリコン膜を形成し、第２層目の絶縁膜として窒化シリコン膜を形成してもよい。
【００８０】
結晶質半導体膜１００３ａ〜１００３ｆの作製工程の一例を以下に簡単に説明すると、まず、プラズマＣＶＤ法を用いて、膜厚５０〜６０ｎｍの非晶質半導体膜１００３を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体膜１００３上に保持させた後、非晶質半導体膜１００３に脱水素化の処理（５００℃、１時間）と熱結晶化の処理（５５０℃、４時間）を行って結晶質半導体膜を形成する。その後、レーザー光を照射し、フォトリソグラフィ法を用いることよって結晶質半導体膜１００３ａ〜１００３ｆを形成する。なお、結晶化を助長する金属元素を用いる熱結晶化を行わずに、レーザー光の照射だけで非晶質半導体膜１００３の結晶化を行ってもよい。
【００８１】
結晶化に用いるレーザー発振器としては、連続発振型のレーザービーム（ＣＷレーザービーム）やパルス発振型のレーザービーム（パルスレーザービーム）を用いることができる。ここで用いることができるレーザービームは、Ａｒレーザー、Ｋｒレーザー、エキシマレーザーなどの気体レーザー、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザー、ガラスレーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、銅蒸気レーザーまたは金蒸気レーザーのうち一種または複数種から発振されるものを用いることができる。このようなレーザービームの基本波、及びこれらの基本波の第２高調波から第４高調波のレーザービームを照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ：ＹＶＯ４レーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。このときレーザーのパワー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。なお、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザー、Ａｒイオンレーザー、またはＴｉ：サファイアレーザーは、連続発振をさせることが可能であり、Ｑスイッチ動作やモード同期などを行うことによって１０ＭＨｚ以上の発振周波数でパルス発振をさせることも可能である。１０ＭＨｚ以上の発振周波数でレーザービームを発振させると、半導体膜がレーザーによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。従って、発振周波数が低いパルスレーザーを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることができる。
【００８２】
また、ゲート絶縁膜１００４は、結晶質半導体膜１００３ａ〜１００３ｆに対し高密度プラズマ処理を行い、表面を酸化又は窒化することで形成しても良い。例えば、ヘリウム、アルゴン、クリプトン、キセノンなどの希ガスと、酸素、酸化窒素（ＮＯ２）、アンモニア、窒素、水素などの混合ガスを導入したプラズマ処理で形成する。この場合のプラズマの励起は、マイクロ波の導入により行うと、低電子温度で高密度のプラズマを生成することができる。この高密度プラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体膜の表面を酸化又は窒化することができる。
【００８３】
このような高密度プラズマを用いた処理により、１〜２０ｎｍ、代表的には５〜１０ｎｍの絶縁膜が半導体膜に形成される。この場合の反応は、固相反応であるため、当該絶縁膜と半導体膜との界面準位密度をきわめて低くすることができる。このような、高密度プラズマ処理は、半導体膜（結晶質シリコン、或いは多結晶シリコン）を直接酸化（若しくは窒化）するため、形成される絶縁膜の厚さは理想的には、ばらつきをきわめて小さくすることができる。加えて、結晶質シリコンの結晶粒界でも酸化が強くされることがないため、非常に好ましい状態となる。すなわち、ここで示す高密度プラズマ処理で半導体膜の表面を固相酸化することにより、結晶粒界において異常に酸化反応をさせることなく、均一性が良く、界面準位密度が低い絶縁膜を形成することができる。
【００８４】
ゲート絶縁膜１００４は、高密度プラズマ処理によって形成される絶縁膜のみを用いても良いし、それにプラズマや熱反応を利用したＣＶＤ法で酸化シリコン、酸化窒化シリコン、窒化シリコンなどの絶縁膜を堆積し、積層させても良い。いずれにしても、高密度プラズマで形成した絶縁膜をゲート絶縁膜の一部又は全部に含んで形成されるトランジスタは、特性のばらつきを小さくすることができる。
【００８５】
また、非晶質半導体膜１００３に対し、連続発振レーザー若しくは１０ＭＨｚ以上の周波数で発振するレーザービームを照射しながら一方向に走査して結晶化させて得られた結晶質半導体膜１００３ａ〜１００３ｆは、そのビームの走査方向に結晶が成長する特性がある。その走査方向をチャネル長方向（チャネル形成領域が形成されたときにキャリアが流れる方向）に合わせてトランジスタを配置し、上記ゲート絶縁膜を組み合わせることで、特性ばらつきが小さく、しかも電界効果移動度が高い薄膜トランジスタ（ＴＦＴ）を得ることができる。
【００８６】
ゲート絶縁膜１００４の形成前又は形成後に、結晶質半導体膜１００３ａ〜１００３ｄ及び１００３ｆをレジストで覆い、イオンドープ法またはイオン注入法によりｎ型またはｐ型を示す不純物元素を容量素子の電極として利用される結晶質半導体膜１００３ｄに選択的に導入する。ｎ型を付与する不純物元素としては、リン（Ｐ）又はヒ素（Ａｓ）等を用いることができる。ｐ型を付与する不純物元素としては、ボロン（Ｂ）、アルミニウム（Ａｌ）又はガリウム（Ｇａ）等を用いることができる。本実施の形態では、ｎ型を付与する不純物元素としてリン（Ｐ）を用い、結晶質半導体膜１００３ｄに選択的に導入する。
【００８７】
次に、ゲート絶縁膜１００４上に、第１の導電膜と、第２の導電膜とを積層して形成する。ここでは、第１の導電膜は、ＣＶＤ法やスパッタリング法等により、２０〜１００ｎｍの厚さで形成する。第２の導電膜は、１００〜４００ｎｍの厚さで形成する。第１の導電膜と第２の導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。または、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材料により形成する。第１の導電膜と第２の導電膜の組み合わせの例を挙げると、窒化タンタル膜とタングステン膜、窒化タングステン膜とタングステン膜、窒化モリブデン膜とモリブデン膜等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第１の導電膜と第２の導電膜を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、２層構造ではなく、３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。
【００８８】
次に、フォトリソグラフィ法を用いて選択的に形成されたレジストをマスクとして、エッチング処理を行って、結晶質半導体膜１００３ａ〜１００３ｄの上方にゲート電極１００５を形成する。本実施の形態では、ゲート電極１００５を、第１の導電膜１００５ａと第２の導電膜１００５ｂの積層構造で設けた例を示している。なお、結晶質半導体膜１００３ｃを用いて、マルチゲート構造のｎチャネル型薄膜トランジスタを形成するため、結晶質半導体膜１００３ｃ上には、ゲート電極が二つ形成される。また、結晶質半導体膜１００３ｅ、１００３ｆを用いて、ＰＩＮダイオードを形成するため、結晶質半導体膜１００３ｅ、１００３ｆ上には、ゲート電極が形成されない。
【００８９】
次に、フォトリソグラフィ法を用いて選択的に形成されたレジストと、ゲート電極１００５をマスクとして、ｐ型を付与する不純物元素を、イオンドープ法またはイオン注入法により添加する。ｐ型を付与する不純物元素としては、ボロン（Ｂ）、アルミニウム（Ａｌ）又はガリウム（Ｇａ）等を用いることができる。本実施の形態では、結晶質半導体膜１００３ｂ〜１００３ｄ、１００３ｅの一部、及び結晶質半導体膜１００３ｆの一部の上にレジストを形成し、ｐ型を付与する不純物元素としてボロン（Ｂ）を用い、１×１０１９〜１×１０２０ａｔｏｍｓ／ｃｍ３の濃度で含まれるように結晶質半導体膜１００３ａ、１００３ｅ、及び１００３ｆに選択的に導入し、ｐ型の不純物元素を含有する半導体領域１００６を形成する（図８（Ｃ）参照）。
【００９０】
次に、フォトリソグラフィ法を用いて選択的に形成されたレジストと、ゲート電極１００５をマスクとして、ｎ型を付与する不純物元素を、イオンドープ法またはイオン注入法により添加する。ｎ型を付与する不純物元素としては、リン（Ｐ）又はヒ素（Ａｓ）等を用いることができる。本実施の形態では、結晶質半導体膜１００３ａ、１００３ｅの一部、及び１００３ｆの一部の上にレジストを形成し、ｎ型を付与する不純物元素としてリン（Ｐ）を用い、１×１０１９〜１×１０２０ａｔｏｍｓ／ｃｍ３の濃度で含まれるように結晶質半導体膜１００３ｂ〜１００３ｄ、１００３ｅ、１００３ｆに選択的に導入し、ｎ型の不純物元素を含有する半導体領域１００７を形成する（図８（Ｄ）参照）。
【００９１】
次に、ゲート絶縁膜１００４、ゲート電極１００５上に、単層又は積層の絶縁膜１００８を形成する。絶縁膜１００８に、選択的にコンタクトホールを形成し、ｎ型の不純物元素を含有する不純物領域及びｐ型の不純物元素を含有する不純物領域、並びに容量素子の電極として利用される結晶質半導体膜１００３ｄ上にあるゲート電極と接続する導電膜を形成する。フォトリソグラフィ法を用いて形成されるレジストをマスクとして、導電膜をエッチングし、配線１００９を形成する（図９（Ａ）参照）。
【００９２】
絶縁膜１００８は、ＣＶＤ法、スパッタ法、ＳＯＧ法、液滴吐出法、スクリーン印刷法等により、シリコンの酸化物やシリコンの窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料やシロキサン材料等により、単層又は積層で形成する。本実施の形態では、絶縁膜１００８を２層で設け、１層目の絶縁膜１００８ａを窒化酸化シリコン膜で形成し、２層目の絶縁膜１００８ｂを酸化窒化シリコン膜で形成する。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、有機基（例えばアルキル基、芳香族炭化水素）やフルオロ基を用いてもよい。また、有機基は、フルオロ基を有していてもよい。
【００９３】
なお、絶縁膜１００８ａ、１００８ｂを形成する前、または絶縁膜１００８ａ、１００８ｂのうちの１つ又は双方の薄膜を形成した後に、結晶質半導体膜１００３ａ〜１００３ｆの結晶性の回復や、結晶質半導体膜１００３ａ〜１００３ｆに添加された不純物元素の活性化、結晶質半導体膜１００３ａ〜１００３ｆに水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール、レーザーアニール法またはＲＴＡ法などを適用するとよい。
【００９４】
配線１００９は、ＣＶＤ法やスパッタリング法等により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料の単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素とシリコンの一方若しくは両方とを含む合金材料に相当する。配線１００９は、例えば、バリア膜と、アルミニウムシリコン膜と、バリア膜との積層構造、バリア膜と、アルミニウムシリコン膜と、窒化チタン膜と、バリア膜との積層構造を採用するとよい。アルミニウム又はアルミニウムシリコンは抵抗値が低く、安価であるため、配線１００９を形成する材料として好適である。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン又はモリブデンの窒化物からなる薄膜に相当する。上層と下層にバリア層を設けると、アルミニウム又はアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体膜１００３ａ〜１００３ｆ上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体膜１００３ａ〜１００３ｆと良好なコンタクトをとることができる。
【００９５】
次に、絶縁膜１００８及び配線１００９上に、絶縁膜１０１０を形成する。次いで、絶縁膜１０１０に、コンタクトホールを形成する。なお、当該コンタクトホールは、結晶質半導体膜１００３ｅのｎ型の不純物元素を含有する不純物領域と電気的に接続する配線及び結晶質半導体膜１００３ｆのｐ型の不純物元素を含有する不純物領域と電気的に接続する配線が露出するように形成される。次いで、導電膜を形成する。その後、当該導電膜をエッチングし、配線１０１１を形成する。配線１０１１は、上述した配線１００９で示したいずれかの材料を用いて形成することができる。
【００９６】
続いて、アンテナ１０１３として機能する導電膜１０１２を、配線１０１１と電気的に接続するように形成する（図９（Ｂ）参照）。
【００９７】
絶縁膜１０１０は、ＣＶＤ法やスパッタ法等により、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。
【００９８】
導電膜１０１２は、ＣＶＤ法、スパッタリング法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。導電膜１０１２は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。
【００９９】
例えば、スクリーン印刷法を用いてアンテナ１０１３として機能する導電膜１０１２を形成する場合には、粒径が数ｎｍから数十μｍの導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを選択的に印刷することによって設けることができる。導電体粒子としては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹脂、シリコーン樹脂等の有機樹脂が挙げられる。また、導電膜１０１２の形成にあたり、導電性のペーストを設けた後に焼成することが好ましい。例えば、導電性のペーストの材料として、銀を主成分とする微粒子（例えば粒径１ｎｍ以上１００ｎｍ以下）を用いる場合、１５０〜３００℃の温度範囲で焼成することにより硬化させて導電膜１０１２を得ることができる。また、はんだや鉛フリーのはんだを主成分とする微粒子を用いてもよく、この場合は粒径２０μｍ以下の微粒子を用いることが好ましい。はんだや鉛フリーのはんだは、低コストであるといった利点を有している。
【０１００】
また、本実施の形態においては、成膜後にエッチングし所望の形状に形成、もしくはスクリーン印刷によって、絶縁膜１０１０上に直接、導電膜１０１２でなるアンテナ１０１３を形成しているが、アンテナ１０１３の作製方法はこの方法に限定されない。アンテナ１０１３については別途、前述した基板、もしくは可撓性を有するプラスチック基板等の上に形成し、配線１０１１上で導通が取れるように接触させ、貼り付けることによって形成しても良い。
【０１０１】
以上により、実施の形態１で説明した第１の保護回路１０７の第１のダイオード２０１に適用可能なＰＩＮダイオード１０２６、及び第２のダイオード２０２に適用可能なＰＩＮダイオード１０２５、並びに実施の形態２で説明した第２の保護回路１０８のＰ型トランジスタ３０６に適用可能なｐチャネル型薄膜トランジスタ１０２１、分圧用ダイオード３０２、３０３、３０４、３０５に適用可能なダイオード接続されたｎチャネル型薄膜トランジスタ１０２２、Ｎ型トランジスタ３１３に適用可能なマルチゲート構造のｎチャネル型薄膜トランジスタ１０２３、及び容量素子３１２に適用可能な容量素子１０２４を同一基板上に作製することができる。
【０１０２】
（実施の形態４）
本実施の形態では、上記実施の形態の半導体装置の使用例について説明する。
【０１０３】
上記半導体装置は、様々な用途で使用される。上記半導体装置の使用例について図１１を用いて説明する。図１１は半導体装置の使用例を示す模式図である。
【０１０４】
図１１に示すように、半導体装置の用途は広範囲にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票など、図１１（Ａ）参照）、記録媒体（ＤＶＤソフトやビデオテープなど、図１１（Ｂ）参照）、包装用容器類（包装紙やボトルなど、図１１（Ｃ）参照）、乗り物類（自転車など、図１１（Ｄ）参照）、身の回り品（鞄や眼鏡など）、食品類、植物類、動物類、人体、衣類、生活用品類、または電子機器（液晶表示装置、ＥＬ表示装置、テレビジョン装置、または携帯電話）などの物品、若しくは各物品に取り付ける荷札（図１１（Ｅ）、図１１（Ｆ）参照）などに設けて使用することができる。
【０１０５】
半導体装置２０００は、プリント基板に実装、表面に貼る、または埋め込むことにより、物品に固定される。例えば、本であれば紙に埋め込む、または有機樹脂からなるパッケージであれば当該有機樹脂に埋め込み、各物品に固定される。半導体装置２０００は、小型、薄型、軽量を実現するため、物品に固定した後もその物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、または証書類などに半導体装置２０００を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、または電子機器などに半導体装置を取り付けることにより、検品システムなどのシステムの効率化を図ることができる。また、乗り物類であっても、半導体装置２０００を取り付けることにより、盗難などに対する安全性を高めることができる。
【０１０６】
以上のように、上記実施の形態の半導体装置は、高い信頼性を有するため、情報のやりとりに用いられるデータを正確の値のまま維持することができ、物品に対する高い認証性、または高い安全性など、高い信頼性が必要な用途においても用いることができる。
【実施例１】
【０１０７】
本実施例では、上記実施の形態の第１の保護回路及び第２の保護回路を有する半導体装置について図１２を用いて説明する。
【０１０８】
半導体装置３０００は、アンテナで生成された交流電圧を直流へ変換するための整流回路３００１と、アンテナで生成された交流電圧をデジタル信号へ復調するための復調回路３００２と、安定した電圧を内部回路へ供給するための定電圧回路３００３と、記憶回路３００４と、論理回路３００５と、符号化されたデータを変調するための変調回路３００６と、第１の保護回路３００７と、第２の保護回路３００８とを有する。なお、アンテナは、半導体装置３０００上に積層して形成されるため、図１２では図示されていない。また、アンテナは、整流回路３００１、復調回路３００２、定電圧回路３００３、記憶回路３００４、論理回路３００５、変調回路３００６、第１の保護回路３００７、及び第２の保護回路３００８を有するチップとは別に製版し、別の工程にて接続して半導体装置３０００を形成することができるが、アンテナとチップ本体は同じ工程で形成されることが好ましい。
【０１０９】
論理回路３００５は、復調回路３００２で復調されたデータを解析する命令解析回路と、復調されたデータが正常に受信できたかどうかを判定するための判定回路と、記憶回路３００４を制御するためのコントローラ回路と、データを符号化するための符号化回路と、を有する。図１２に示す本実施例の論理回路３００５では、前述した各回路がそれぞれ分散している。
【０１１０】
本実施例において、変調回路３００６は、論理回路３００５の符号化回路において符号化された信号が入力され、負荷変調をおこなう。復調回路３００２は、アンテナから入力された交流電圧を復調する。復調回路３００２の出力端子は論理回路３００５に接続される。定電圧回路３００３は、整流回路３００１において平滑化された内部電圧Ｖｉｎが入力され、内部電圧Ｖｉｎから生成した電源電圧Ｖｄｄを論理回路３００５のコントローラ回路に出力する。
【０１１１】
本実施例の半導体装置は、整流回路等の回路に過電圧が印加されるのを防止する機能を有する第１の保護回路と、入力信号を減少させることができる第２の保護回路とを有する。そのため、本実施例の半導体装置は、極端に短い距離で外部からの信号を受信、又は外部の電子機器から発せられた不要輻射などを受信することにより、大電力の信号が回路内に供給されてしまった場合であっても、正常に動作し、且つ信頼性の高い半導体装置である。
【符号の説明】
【０１１２】
１１          アンテナ
１２          整流回路
１３          復調回路
１４          定電圧回路
１５          論理回路
１６          変調回路
１０１        アンテナ
１０２        整流回路
１０３        復調回路
１０４        定電圧回路
１０５        論理回路
１０６        変調回路
１０７        第１の保護回路
１０８        第２の保護回路
２０１        第１のダイオード
２０２        第２のダイオード
２０３        容量素子
２０４        トランジスタ
２０５        フィルタ用抵抗素子
２０６        フィルタ用容量素子
２１０        過電圧制御回路
２１１        ローパスフィルタ
３０１        抵抗素子
３０２        分圧用ダイオード
３０３        分圧用ダイオード
３０４        分圧用ダイオード
３０５        分圧用ダイオード
３０６        Ｐ型トランジスタ
３０７        抵抗素子
３０８        フィルタ用抵抗素子
３０９        フィルタ用容量素子
３１２        容量素子
３１３        Ｎ型トランジスタ
３２０        分圧回路
３２１        選択回路
３２２        過電圧制御回路
３２３        ローパスフィルタ
４０１        一導電型の不純物元素を含有する半導体膜
４０２        半導体膜
４０３        一導電型とは逆の導電型の不純物元素を含有する半導体膜
４０４        配線
５０１        第１の半導体領域
５０２        第３の半導体領域
５０３        第２の半導体領域
５０４        配線
５０５        絶縁膜
１００１      基板
１００２      絶縁膜
１００３      非晶質半導体膜
１００３ａ    結晶質半導体膜
１００３ｂ    結晶質半導体膜
１００３ｃ    結晶質半導体膜
１００３ｄ    結晶質半導体膜
１００３ｅ    結晶質半導体膜
１００３ｆ    結晶質半導体膜
１００４      ゲート絶縁膜
１００５      ゲート電極
１００５ａ    導電膜
１００５ｂ    導電膜
１００６      ｐ型の不純物元素を含有する半導体領域
１００７      ｎ型の不純物元素を含有する半導体領域
１００８      絶縁膜
１００８ａ    絶縁膜
１００８ｂ    絶縁膜
１００９      配線
１０１０      絶縁膜
１０１１      配線
１０１２      導電膜
１０１３      アンテナ
１０２１      ｐチャネル型薄膜トランジスタ
１０２２      ダイオード接続されたｎチャネル型薄膜トランジスタ
１０２３      マルチゲート構造のｎチャネル型薄膜トランジスタ
１０２４      容量素子
１０２５      ＰＩＮダイオード
１０２６      ＰＩＮダイオード
２０００      半導体装置
３０００      半導体装置
３００１      整流回路
３００２      復調回路
３００３      定電圧回路
３００４      記憶回路
３００５      論理回路
３００６      変調回路
３００７      第１の保護回路
３００８      第２の保護回路
【図１】
2010108486.tif 000004
【図２】
2010108486.tif 000005
【図３】
2010108486.tif 000006
【図４】
2010108486.tif 000007
【図５】
2010108486.tif 000008
【図６】
2010108486.tif 000009
【図７】
2010108486.tif 000010
【図８】
2010108486.tif 000011
【図９】
2010108486.tif 000012
【図１０】
2010108486.tif 000013
【図１１】
2010108486.tif 000014
【図１２】
2010108486.tif 000015