(57)【要約】【課題】Ｉ／Ｏモジュールに対するアクセス順位を、制御システム全体の制御効率を高めることができるように決定可能とする。【解決手段】本方式は、それぞれが制御対象機器との間でデータを入出力するものでモジュールバスに共通接続される複数のモジュールと、各モジュールそれぞれにシーケンスプログラムに従い、データの処理のためにアクセスするＰＬＣ本体とを備え、各モジュールはそれぞれＩＤを有し、ＰＬＣ本体は上記ＩＤを参照して各モジュールにアクセスするプログラマブルコントローラにおいて、上記ＰＬＣ本体は、上記ＩＤとして、各モジュールそれぞれの処理速度に対応した速度ＩＤを付け、好ましい態様は、上記ＰＬＣ本体は、上記速度ＩＤを参照して各モジュールへのアクセス順位を変更したり決定することができるようにした。【選択図】図２
2010039740.tif 000002
【特許請求の範囲】
【請求項１】
モジュールバスに共通接続される複数のモジュールと、各モジュールそれぞれにシーケンスプログラムに従いアクセスするプログラマブルコントローラ（ＰＬＣ）本体とを備え、各モジュールはそれぞれＩＤを有し、ＰＬＣ本体は上記ＩＤを参照して各モジュールにアクセスするプログラマブルコントローラにおいて、
上記ＰＬＣ本体は、上記ＩＤとして、各モジュールそれぞれの処理速度に対応した速度ＩＤを付ける、ことを特徴とするプログラマブルコントローラ。
【請求項２】
上記ＰＬＣ本体は、上記速度ＩＤを参照して各モジュールへのアクセス順位を変更ないし決定する、ことを特徴とする請求項１に記載のプログラマブルコントローラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プログラマブルコントローラ（ＰＬＣ）において、Ｉ／Ｏモジュール等の複数モジュールへのＩＤの付与ならびにその付与したＩＤを参照してのアクセス順位の変更ないしは決定することに関するものである。
【背景技術】
【０００２】
プログラマブルコントローラは、シーケンスプログラムを実行してそれに接続された制御機器をシーケンス制御するようになっている。このようなプログラマブルコントローラにおいて、ＣＰＵ内蔵のＰＬＣ本体にはモジュールバスを介して複数のＩ／Ｏモジュール等の各種モジュールが接続されている。ＰＬＣ本体は内蔵するＣＰＵによりシーケンスプログラムを実行することで、例えばＩ／Ｏモジュールに対してデータ送信要求を行い、Ｉ／Ｏモジュールはこれに応答してセンサなどの入力デバイスデータをＣＰＵ（プロフェッサ）に送信し、ＣＰＵはアクチュエータなどの出力デバイスを制御する。
【０００３】
図５に示すプログラマブルコントローラにおいて、モジュールバス１にはＰＬＣ本体３と、複数のＩ／Ｏモジュール５ａ，５ｂ，５ｃが接続されている。Ｉ／Ｏモジュール５ａ，５ｂ，５ｃは、制御対象機器が接続される、図示略の１ないし複数の入力端子（入力点）、および図示略の１ないし複数の出力端子（出力点）を具備している。制御対象機器にはセンサ、アクチュエータ、モータ等の各種機器がある。各Ｉ／Ｏモジュール５ａ，５ｂ，５ｃはそれら端子数は各様であり、また、すべて同数の端子を備えたＩ／Ｏモジュール５ａ，５ｂ，５ｃがモジュールバスに接続される場合がある。Ｉ／Ｏモジュール５ａ，５ｂ，５ｃでは、端子に接続される制御対象機器の数が増加するほど、それら制御対象機器との間での入出力信号の処理に時間がより長くかかる。Ｉ／Ｏモジュール５ａ，５ｂ，５ｃそれ自体での信号処理速度も各様である。
【０００４】
ＰＬＣ本体３は、ＣＰＵ、システムプログラムやシーケンスプログラム等を格納するメモリ、データを格納するメモリ等を内蔵しており、そのＣＰＵは、スキャンごとに、シーケンスプログラムの実行、シーケンスプログラムによる演算結果の出力処理や演算のためのデータの入力処理である入出力リフレッシュ、および、スキャンエンド処理を行う。入出力リフレッシュは、ＰＬＣ本体３内のＣＰＵにより、Ｉ／Ｏモジュール５ａ，５ｂ，５ｃで入力した制御対象機器からの入力信号をメモリに取り込み（入力リフレッシュ ）、メモリに格納されたシーケンスプログラムを読み出し、制御対象機器からの入力信号を用いて論理演算を行うと共に、その演算実行結果である制御出力信号をメモリに書き込んだのち、Ｉ／Ｏモジュールに送出して制御対象機器側へ出力させる（出力リフレッシュ）処理である。（特許文献１参照。）。
【０００５】
しかしながら、従来では、ＰＬＣ本体３からＩ／Ｏモジュール５ａ，５ｂ，５ｃに対する入出力リフレッシュ実行等のためのアクセス順位には、Ｉ／Ｏモジュール５ａ，５ｂ，５ｃの処理速度は考慮されておらず、スロット位置（モジュールバス上での接続位置）とモジュール番号とからＩ／Ｏモジュールアドレスを決め、そのＩ／Ｏモジュールアドレスにより、図６で示すようにＩ／Ｏモジュール５ａ，５ｂ，５ｃにアクセスしていたから、処理を急がないのに処理速度が最も遅いＩ／Ｏモジュール５ａが一番順位（図５中にアクセス順位１で示す）でアクセスされ、処理を急ぐ他のＩ／Ｏモジュール５ｃが後順位（図５中にアクセス順位２、アクセス順位３で示す）でアクセスされるようなことがあり、結果として、処理速度が最も遅いＩ／Ｏモジュール５ａが、アクセス順位１となり、そこでの処理１に要する時間が長くかかるものとなり、処理３の速度が最速でかつ処理が優先されるべきＩ／Ｏモジュール５ｃがアクセス順位３となっている。
【０００６】
このようなアクセス順位では、処理速度が遅くかつその処理１も急ぐ必要もないＩ／Ｏモジュール５ａでの処理１が終了するまでは、処理を急ぐべきＩ／Ｏモジュール５ｃでの処理３が待たされ、全体のスキャンタイムＡが長くなって、プログラマブルコントローラを用いた制御システム全体の制御効率の低下を招いていることになっていた。
【特許文献１】特開２００８−０９０６５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明により解決すべき課題は、制御システム全体の制御効率を高めることができるようにＩ／Ｏモジュール等のモジュールへのＩＤの付与方式ならびにその付与したＩＤを参照しての各モジュールへのアクセス順位の変更ないし決定を行うことができるようにすることである。
【課題を解決するための手段】
【０００８】
本発明によるプログラマブルコントローラは、モジュールバスに共通接続される複数のモジュールと、各モジュールそれぞれにシーケンスプログラムに従い、アクセスするＰＬＣ本体とを備え、各モジュールはそれぞれＩＤを有し、ＰＬＣ本体は上記ＩＤを参照して各モジュールにアクセスするプログラマブルコントローラにおいて、上記ＰＬＣ本体は、上記ＩＤとして、各モジュールそれぞれに処理速度に対応した速度ＩＤを付けることを特徴とするものである。
【０００９】
本発明において、好ましい態様は、上記ＰＬＣ本体は、上記速度ＩＤを参照して各モジュールへのアクセス順位を決定することである。
【００１０】
上記モジュールは制御対象機器との間でデータを入出力するＩ／Ｏモジュールに限定しない。
【発明の効果】
【００１１】
本発明によれば、各モジュールへのＩＤに速度ＩＤを付与することができるので、その付与した速度ＩＤを参照して例えば各モジュールのアクセス順位の変更ないしは決定をすることができるので、例えば最速に処理したい処理に対応したモジュールがある場合、そのモジュールに付与した速度ＩＤを参照してその処理を最先に実行することが可能となり、制御システムの制御効率を高めることができるようになる。
【発明を実施するための最良の形態】
【００１２】
以下、添付した図面を参照して、本発明の実施の形態に係るプログラマブルコントローラ、特に、各モジュールへのＩＤの付与方式や付与したＩＤを参照しての各モジュールへのアクセス順位の変更や決定について詳細に説明する。実施の形態ではＩ／Ｏモジュールをモジュール代表例としている。
【００１３】
図１は本実施の形態のプログラマブルコントローラの概略構成を示し、図１において、１はモジュールバス、３はＰＬＣ本体、５ａ，５ｂ，５ｃはＩ／Ｏモジュールを示す。
【００１４】
Ｉ／Ｏモジュール５ａ，５ｂ，５ｃのうち、Ｉ／Ｏモジュール５ｃは最速で処理３を実行し、Ｉ／Ｏモジュール５ａは最も遅く処理１を実行し、Ｉ／Ｏモジュール５ｂはそれらの中間速度で処理２を実行するようになっている。ここで、各Ｉ／Ｏモジュール５ａ，５ｂ，５ｃそれぞれにはＰＬＣ本体３から処理速度を示すＩＤ（速度ＩＤ）が付されている。Ｉ／Ｏモジュール５ｃは最速処理速度を示す速度ＩＤ１、Ｉ／Ｏモジュール５ｂは中間処理速度を示す速度ＩＤ２、Ｉ／Ｏモジュール５ｃは最も遅い処理速度を示す速度ＩＤ３が付されている。
【００１５】
なお、図１ではＩ／ＯモジュールはＩ／Ｏモジュール５ａ，５ｂ，５ｃの３つだけ示したが、他のＩ／Ｏモジュールも含むことができる。そして、Ｉ／Ｏモジュール５ａ，５ｂ，５ｃ間での相対的な処理速度に対応して速度ＩＤを付けたものである。
【００１６】
ここで、処理速度は例えば処理１−３の処理開始から処理終了に至るまでに入出力信号の処理に要する時間である。
【００１７】
図２を参照して、ＰＬＣ本体３は、各Ｉ／Ｏモジュール５ａ，５ｂ，５ｃそれぞれの処理速度１−３にＩＤ１−ＩＤ３（速度ＩＤ）を付けると共に、その速度ＩＤを参照して各Ｉ／Ｏモジュール５ａ，５ｂ，５ｃに対してアクセス順位を決定してアクセスを実行するようになっている。すなわち、Ｉ／Ｏモジュール５ｃのＩＤは処理速度が最高速であることを示す速度ＩＤ１であり、Ｉ／Ｏモジュール５ｂのＩＤは処理速度が中間速であることを示す速度ＩＤ２であり、Ｉ／Ｏモジュール５ａのＩＤは処理速度が最低速であることを示す速度ＩＤ３である。
【００１８】
そして、本実施の形態では、ＰＬＣ本体３は、Ｉ／Ｏモジュール５ａ，５ｂ，５ｃ三者間でのアクセス順位に関してそれぞれが有する速度ＩＤ１−３を参照し、Ｉ／Ｏモジュール５ａ，５ｂ，５ｃ三者間では速度が早いＩ／Ｏモジュール５ｃを例えばアクセス順位１、速度が中間速であるＩ／Ｏモジュール５ｃをアクセス順位２、速度が最低速であるＩ／Ｏモジュール５ａをアクセス順位３としアクセスしてスキャンを開始する。そのため、制御システム全体では、処理を優先されるべきＩ／Ｏモジュール５ｃから先にアクセスし、信号処理をすることができるので、制御システムの制御効率が向上するようになる。
【００１９】
このことをさらに説明すると、例えば、処理３は高速のＩ／Ｏモジュール５ｃにより実行される高速処理であると共に例えば、その処理３の結果を待つ次の処理が多くある一方、処理１は低速のＩ／Ｏモジュール５ａにより実行される低速処理であると共にその処理１の結果を待つ次の処理が少ないとする場合、制御システム全体では、制御対象機器に接続される機械や装置に対するシーケンス制御の効率に大きく影響してしまう。これに対して実施の形態では、処理３の結果をアクセス順位１として最初にアクセスし、処理３の結果を高速で得ることができるので、次の多くの処理は待たされずに実行することができ、シーケンス制御の効率化を図ることができるようになる。
【００２０】
図３を参照して、ＰＬＣ本体３は、シーケンスプログラムを実行するＣＰＵ３ａと、システムプログラムを格納するシステムメモリ３ｂと、シーケンスプログラムを格納するプログラムメモリ３ｃと、ＣＰＵ３ａの作業等に用いるワークメモリ３ｄと，モジュールバス１へのインターフェース３ｅとを備えると共に、各Ｉ／Ｏモジュール５ａ，５ｂ，５ｃへのアクセス順位データが記憶されているアクセス順位データメモリ３ｆと、各Ｉ／Ｏモジュール５ａ，５ｂ，５ｃの処理速度に関するデータが蓄積されているデータべース３ｇとを備える。
【００２１】
ＣＰＵ３ａは、データべース３ｇから各Ｉ／Ｏモジュール５ａ，５ｂ，５ｃそれぞれの処理速度に関するデータに基づいて各Ｉ／Ｏモジュール５ａ，５ｂ，５ｃへのアクセス順位を演算して決定し、アクセス順位データメモリ３ｆにアクセス順位と速度ＩＤとを対応テーブル化して記憶させ、また、バスインターフェース３ｅから各Ｉ／Ｏモジュール５ａ，５ｂ，５ｃに、それぞれ対応する速度ＩＤを送信する。
【００２２】
図４を参照して、各Ｉ／Ｏモジュール５ａ，５ｂ，５ｃは、バスインターフェース５１、内部メモリ５２、入出力インターフェース５３、およびアクセス順位データメモリ５４を具備しており、ＰＬＣ本体３のＣＰＵ３ａから送信されてくる速度ＩＤをバスインターフェース５１を介してアクセス順位データメモリ５４に格納する。
【００２３】
以上において、ＰＬＣ本体３のＣＰＵ３ａは、シーケンスプログラムの実行において、Ｉ／Ｏモジュール５ａ，５ｂ，５ｃそれぞれのアクセス順位データメモリ５４に格納されている速度ＩＤを読み込み、読み込んだ速度ＩＤをアクセス順位データメモリ３ｆに格納している速度ＩＤに対応させ、これに対応する速度ＩＤからアクセス順位を決定する。すなわち、Ｉ／Ｏモジュール５ｃのアクセス順位データメモリ５４に格納されている速度ＩＤがＩＤ１であるから、アクセス順位１と決定し、Ｉ／Ｏモジュール５ａ，５ｂ，５ｃ三者のうち、Ｉ／Ｏモジュール５ｃにまず最初にアクセスしてその処理３を実行することができ、次いで、速度ＩＤがＩＤ２であるＩ／Ｏモジュール５ｂは、上記同様、アクセス順位２と決定し、Ｉ／Ｏモジュール５ｃの次にＩ／Ｏモジュール５ｂにアクセスしてその処理２を実行する。そして、速度ＩＤがＩＤ３であるＩ／Ｏモジュール５ａは、上記同様、アクセス順位３と決定し、Ｉ／Ｏモジュール５ｂの次にＩ／Ｏモジュール５ａにアクセスしてその処理１を実行する。こうして、処理速度が早いＩ／Ｏモジュール５ｃからアクセスし処理を実行することができるので、制御システムでは、高速で行いたい処理を先に行うことで、制御システム上の制御効率を向上させることができるようになる。
【図面の簡単な説明】
【００２４】
【図１】図１は本発明の実施形態に係るプログラマブルコントローラの構成を示す図である。
【図２】図２は実施の形態による各Ｉ／Ｏモジュールへのアクセス順位を示す図である。
【図３】図３は実施の形態のプログラマブルコントローラにおけるＰＬＣ本体のブロック構成を示す図である。
【図４】図４は実施の形態のプログラマブルコントローラにおけるＩ／Ｏモジュールのブロック構成を示す図である。
【図５】図５は従来のプログラマブルコントローラの構成を示す図である。
【図６】図６は従来による各Ｉ／Ｏモジュールへのアクセス順位を示す図である。
【符号の説明】
【００２５】
１  モジュールバス
３  ＰＬＣ本体
５ａ，５ｂ，５ｃ  Ｉ／Ｏモジュール
【図１】
2010039740.tif 000003
【図２】
2010039740.tif 000004
【図３】
2010039740.tif 000005
【図４】
2010039740.tif 000006
【図５】
2010039740.tif 000007
【図６】
2010039740.tif 000008