(57)【要約】      （修正有）【課題】ガードリングの形状や間隔はシュリンクレートに依存しないため、半導体装置の小型化を実現する。【解決手段】対向配置された表面および裏面と、表面と裏面の間の側面とを備えた半導体基板１と、半導体基板１の表面側に設けられた能動領域２と、能動領域２を囲むように設けられた無端状のガードリング３と、半導体基板１の能動領域２上に設けられた表面電極４と、半導体基板１の裏面側に設けられた裏面電極５とを含み、表面電極４と裏面電極５との間に電圧が印加される縦型の半導体装置であって、半導体基板１の側面に沿って導電性領域が設けられる。【選択図】図１
2010219311.tif 000002
【特許請求の範囲】
【請求項１】
対向配置された表面および裏面と、表面と裏面の間の側面とを備えた半導体基板と、
該半導体基板の表面側に設けられた能動領域と、該能動領域を囲むように設けられた無端状のガードリングと、
該半導体基板の該能動領域上に設けられた表面電極と、
該半導体基板の裏面側に設けられた裏面電極とを含み、
該表面電極と該裏面電極との間に電圧が印加される縦型の半導体装置であって、
該半導体基板の側面に沿って導電性領域が設けられたことを特徴とする半導体装置。
【請求項２】
上記導電性領域は、上記半導体基板の側面上に設けられた金属層であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
上記導電性領域は、上記半導体基板の側面に沿って設けられた拡散層であることを特徴とする請求項１に記載の半導体装置。
【請求項４】
更に、上記半導体基板の裏面側にも、上記裏面電極を囲むように設けられた無端状のガードリングを含むことを特徴とする請求項１〜３のいずれかに記載の半導体装置。
【請求項５】
更に、上記裏面電極の周りの上記半導体基板の裏面を覆うように設けられたレジスト層を含むことを特徴とする請求項誠意有効１〜４のいずれかに記載の半導体装置。
【請求項６】
請求項１〜５のいずれかに記載された半導体装置と、表面に電極が設けられた支持基板とを含み、
該半導体素子が、該電極に、導電性固着層で固定されたことを特徴とする半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力用半導体装置に関し、特に、ガードリングを備えた縦型の電力用半導体装置に関する。
【背景技術】
【０００２】
パワーＦＥＴやＩＧＢＴのような縦型の電力用半導体装置では、オフ状態において、表面電極（エミッタ電極）と裏面電極（コレクタ電極）との間に大きな電圧が印加される。このため、ラッチアップによる絶縁破壊を防止するため、電界の集中を緩和する必要がある。従来は、例えば、基板表面に設けられた能動領域の周囲を囲むようにガードリングを形成し、電界強度の緩和が行われていた。即ち、能動領域と素子の外縁との間に、独立したリング状で等電位となるガードリングを複数形成して絶縁距離を一定にすることで電界強度を緩和し、放電が起こる電圧を大幅に高め、耐電圧を向上させていた。また、基板の裏面において、裏面電極の周囲にガードリングが形成される場合もあった。このように、従来は、ガードリングを設けることにより、絶縁破壊を防止し、電力用半導体装置の耐電圧を向上させていた（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−１８３８９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、ガードリングの形状や間隔はシュリンクレートに依存しないため、半導体装置の微細化に伴ってガードリングを同様に小型化すると絶縁破壊等が発生する。また、Ｓｉに代えてＳｉＣやＧａＮ等の半導体基板を用いることも検討されるが、半導体基板の価格がＳｉに比べて１０倍程度高く、コストの上昇を招いてしまう。
【０００５】
一方、従来のＳｉ基板を用いた素子では、素子間はダイシングにより切断されるため、側面（切断面）の形状や位置は素子間でばらつく。このため、素子の最外周のフィールドストップの表裏の間で、電流が流れやすい箇所と流れにくい箇所ができていた。また、基本的には最外周は絶縁性の材料であるため部分的に帯電し、電界が不均一となっていた。即ち、このような局所的な電界集中を防止することにより、絶縁破壊を防止しながらガードリングの形成面積が小型化できることを見出し、本発明を完成した。
【０００６】
そこで、本発明は、半導体素子の切断面に依存する電界集中を防止することにより、ガードリングの小型化を可能とした電力用半導体装置の提供を目的とする。
【課題を解決するための手段】
【０００７】
本発明は、対向配置された表面および裏面と、表面と裏面の間の側面とを備えた半導体基板と、半導体基板の表面側に設けられた能動領域と、能動領域を囲むように設けられた無端状のガードリングと、半導体基板の能動領域上に設けられた表面電極と、半導体基板の裏面側に設けられた裏面電極とを含み、表面電極と裏面電極との間に電圧が印加される縦型の半導体装置であって、半導体基板の側面に沿って導電性領域が設けられたことを特徴とする半導体装置である。
【０００８】
また、本発明は、上述の半導体装置と、表面に電極が設けられた支持基板とを含み、半導体素子が、電極に、導電性固着層で固定されたことを特徴とする半導体モジュールでもある。
【発明の効果】
【０００９】
本発明の半導体装置では、ガードリングの最外周における電位を均一化することにより、安定した耐電圧特性を得るとともに、半導体装置の小型化が可能となる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態１にかかる半導体素子の断面図である。
【図２】本発明の実施の形態２にかかる半導体素子の断面図である。
【図３】本発明の実施の形態３にかかる半導体モジュールの断面図である。
【発明を実施するための形態】
【００１１】
以下に、図面を参照しながら、本発明の好適な実施の形態について説明する。なお、以下の説明では、「上」、「下」、「左」、「右」およびこれらの用語を含む名称を適宜使用するが、これらの方向は図面を参照した発明の理解を容易にするために用いるものであり、実施形態を上下反転、あるいは任意の方向に回転した形態も、当然に本願発明の技術的範囲に含まれる。
【００１２】
実施の形態１．
図１は、全体が１００で表される、本実施の形態１にかかる電力用の半導体素子（ＩＧＢＴ）の断面図である。
【００１３】
半導体素子１００は、例えばｎ型のシリコンからなる半導体基板１から形成される。半導体基板１の表面側には能動領域２が形成されている。能動領域２については詳細には記載しないが、例えばｐ型のベース層と、その中に形成されたｎ型のエミッタ層等を含む。
【００１４】
能動領域２の周囲には、ｐ型のガードリング３が形成されている。ガードリング３は、能動領域２の周囲を無端状（リング状）に囲むように設けられている。図１では、２重に設けられたガードリング３を示したが、緩和する電界の強さに応じて１重または３重以上であっても良い。
【００１５】
能動領域２の上には、表面電極（エミッタ電極）４が設けられている。図示しないが、能動領域２を構成するベース領域の上にはゲート電極が設けられている。
【００１６】
半導体基板１の裏面側には、ｐ型のコレクタ領域が形成され、その上に裏面電極５が形成されている。また、コレクタ領域を囲むように、無端状のガードリング３が形成されている。
【００１７】
更に、半導体基板１の側面を覆うように、例えばＮｉやＡｕの金属からなる導電層６が形成されている。導電層６は、半導体基板１の全側面を覆うように設けられる。導電層６の形成には、例えば無電解メッキ法が用いられる。
【００１８】
このように、本実施の形態１にかかる半導体素子１００では、半導体基板１の側面に導電層６を形成し、表面と裏面が略同電位（無視できる程度の電位差）に保たれる。即ち、ガードリング３の最外周の領域の電位を略同一にできる。
【００１９】
上述のように、半導体基板１の側面はダイシングによる切断で形成されるため、形状等の不均一性のために電流が流れやすい箇所と流れにくい箇所ができ、また、部分的な帯電によりガードリング３の周囲で局所的に電界が集中する箇所ができる。これに対して、導電層６を設けることによりガードリング３の最外周における電位を均一化でき、安定した耐電圧特性を得ることができる。また、ガードリング３の面積も小さくすることができる。この結果、半導体素子１００の小型化が可能となる。
【００２０】
なお、導電層６を無電解メッキ法で作製する場合、表面電極４等の電極をまずスパッタ法で形成し、表面の酸化膜を除去した後、ジンケート処理を行うことで亜鉛と置換し、この亜鉛をさらに置換してＮｉＰめっきを行い、最後にＡｕめっきを行うことが好ましい。このようなプロセスを用いることにより、シリコンが露出した半導体基板１の側面も同時にメッキされ、製造工程の簡略化を図ることができる。この場合、導電層６と表面電極４等は、同じメッキ層で覆われることとなる。
【００２１】
実施の形態２．
図２は、全体が２００で表される、本実施の形態２にかかる半導体素子の断面図である。図２中、図１と同一符号は、同一または相当箇所を示す。
【００２２】
半導体素子２００では、導電層６を設ける代わりに、半導体基板１の側面に沿って貫通拡散層７が設けられている。貫通拡散層７は、全ての側面が貫通拡散層７となるように設けられる。貫通拡散層７は、例えば、半導体基板１中で重なるように、半導体基板１の表面と裏面からｐ型不純物をそれぞれイオン注入して形成する。貫通拡散層７中で基板をダイシングすることにより、半導体素子１の側面に沿った貫通拡散層７が形成できる。
【００２３】
なお、貫通拡散層７の形成には、半導体基板１の表面または裏面の一方からのイオン注入を用いてもよい。また、イオン注入に代えて熱拡散を用いても構わない。
【００２４】
このように、貫通拡散層７を設けることによっても、半導体素子１００と同様に、ガードリング３の最外周における電位を均一化でき、安定した耐電圧特性を得ることができるとともに、ガードリング３の面積も小さくできる。
【００２５】
実施の形態３．
図３は、本実施の形態３にかかる、半導体素子１００を用いた半導体モジュール３００の断面図である。図３の半導体モジュール３００では、例えば電極１０が表面に設けられたアルミナ等からなる支持基板９が準備され、その上に、例えばＰｂフリー半田のような導電性固着層１２を用いて、半導体素子１００が接続されている。
【００２６】
裏面電極５の周囲の半導体基板１の裏面、および表面電極４の周囲の半導体基板１の表面は、例えばポリイミドからなる絶縁性のレジスト層１１で覆われている。ポリイミドの耐熱温度は２５０℃〜３００℃程度であるため、導電性固着層１２をガードリング３等に付着させることなく、裏面電極５を電極１０に接続することができる。なお、レジスト層１１は、表面電極４、裏面電極、導電層６をメッキで形成する場合のマスクを兼ねても構わない。
【００２７】
なお、実施の形態１〜３では、半導体素子１００、２００としてＩＧＢＴを用いて説明したが、ＦＥＴ等を用いてもかまわない。また、半導体基板１としてシリコンを用いる場合ついて説明したが、ＳｉＣやＧａＮ等、他の材料からなる半導体基板を用いることも可能である。また、ガードリング３は、半導体基板１の表面側のみに形成しても構わない。
【符号の説明】
【００２８】
１  パワー素子、２  能動領域、３  ガードリング、４  表面電極、５  裏面電極、６  導電層、７  貫通拡散層、８  コレクタ領域、９  支持基板、１０  電極、１１  レジスト、１２  導電性固着層、１００、２００  半導体素子、３００  半導体モジュール。
【図１】
2010219311.tif 000003
【図２】
2010219311.tif 000004
【図３】
2010219311.tif 000005