(57)【要約】【課題】  高周波信号を制御するスイッチング回路の動作試験のコストを低減すること。【解決手段】  本発明は、複数の入出力端子３４及び３６の間に接続されるＦＥＴ５と、複数の入出力端子３４及び３６のうち少なくとも一つとＦＥＴ５との間に接続されるキャパシタＣ５及びＣ６と、キャパシタＣ５及びＣ６と並列に接続され、ゲート電極が接地端子３８に接続されるＦＥＴ６及びＦＥＴ７と、を有するスイッチング回路の試験方法であって、接地端子３８にＦＥＴ６及びＦＥＴ７を接続状態にする電位を印加するステップと、ＦＥＴ６及びＦＥＴ７を介して、ＦＥＴ５の直流試験を実施するステップと、を備えることを特徴とするスイッチング回路の試験方法である。【選択図】図３
2010219977.tif 000002
【特許請求の範囲】
【請求項１】
複数の入出力端子の間に接続される第１ＦＥＴと、前記複数の入出力端子のうち少なくとも一つと前記第１ＦＥＴとの間に接続されるキャパシタと、前記キャパシタと並列に接続され、ゲート電極が接地端子に接続される第２ＦＥＴと、を有するスイッチング回路の試験方法であって、
前記接地端子に前記第２ＦＥＴを接続状態にする電位を印加するステップと、
前記第２ＦＥＴを介して、前記第１ＦＥＴの直流試験を実施するステップと、
を備えることを特徴とするスイッチング回路の試験方法。
【請求項２】
前記第２ＦＥＴは、前記第２ＦＥＴのゲート電極に接地電位が印加される場合に遮断状態であることを特徴とする請求項１記載のスイッチング回路の試験方法。
【請求項３】
前記第２ＦＥＴは、エンハンスメント型ＦＥＴであることを特徴とする請求項２記載のスイッチング回路の試験方法。
【請求項４】
前記複数の入出力端子は、一つの主入出力端子と、複数の副入出力端子と、で構成され、
前記第１ＦＥＴは、前記主入出力端子と、前記複数の副入出力端子のうち少なくとも一つと、の間に接続されることを特徴とする請求項１記載のスイッチング回路の試験方法。
【請求項５】
複数の入出力端子の間に接続される第１ＦＥＴと、
前記複数の入出力端子のうち少なくとも一つと前記第１ＦＥＴとの間に接続されるキャパシタと、
前記キャパシタと並列に接続され、ゲート電極が接地端子に接続される第２ＦＥＴと、
を有することを特徴とするスイッチング回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング回路及びその試験方法に関する。
【背景技術】
【０００２】
携帯電話等の高周波信号を扱う機器では、高周波信号の経路を切り替えるスイッチング回路が使用される。このようなスイッチング回路の動作試験では、入出力端子に高周波信号源を接続して、導通状態やスイッチング回路に接続される回路間のアイソレーション等を確認する。
【０００３】
特許文献１には、安価で小型のスイッチング回路、スイッチングモジュール及び半導体装置が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−１３５６６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、高周波信号源は高価である。そのため、高周波信号を制御するスイッチング回路の動作試験のコストは高いという課題がある。
【０００６】
本発明は、上記課題に鑑みなされたものであり、コストを低減した、高周波信号を制御するスイッチング回路の試験方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明は、複数の入出力端子の間に接続される第１ＦＥＴと、前記複数の入出力端子のうち少なくとも一つと前記第１ＦＥＴとの間に接続されるキャパシタと、前記キャパシタと並列に接続され、ゲート電極が接地端子に接続される第２ＦＥＴと、を有するスイッチング回路の試験方法であって、前記接地端子に前記第２ＦＥＴを接続状態にする電位を印加するステップと、前記第２ＦＥＴを介して、前記第１ＦＥＴの直流試験を実施するステップと、を備えることを特徴とするスイッチング回路の試験方法である。
【０００８】
これにより、安価な直流信号源及び直流測定装置を用いて、高周波信号を制御するスイッチング回路の動作試験のコストを低減することができる。
【０００９】
上記構成において、前記第２ＦＥＴは、前記第２ＦＥＴのゲート電極に接地電位が印加される場合に遮断状態であることを特徴とする。また、上記構成において、前記第２ＦＥＴは、エンハンスメント型ＦＥＴであることを特徴とする。これにより、高周波信号を制御するスイッチング回路の動作試験のコストの低減に加え、通常の使用時に第２ＦＥＴがスイッチング回路へ与える影響を抑えることができる。
【００１０】
上記構成において、前記複数の入出力端子は、一つの主入出力端子と、複数の副入出力端子と、で構成され、前記第１ＦＥＴは、前記主入出力端子と、前記複数の副入出力端子のうち少なくとも一つと、の間に接続されることを特徴とする。
【００１１】
本発明は、複数の入出力端子の間に接続される第１ＦＥＴと、前記複数の入出力端子のうち少なくとも一つと前記第１ＦＥＴとの間に接続されるキャパシタと、
前記キャパシタと並列に接続され、ゲート電極が接地端子に接続される第２ＦＥＴと、を有することを特徴とするスイッチング回路である。これにより、安価な直流信号源及び直流測定装置を用いて、高周波信号を制御するスイッチング回路の動作試験のコストを低減することができる。
【発明の効果】
【００１２】
本発明によれば、安価な直流信号源及び直流測定装置を用いて、高周波信号を制御するスイッチング回路の動作試験のコストを低減することができる。
【図面の簡単な説明】
【００１３】
【図１】図１は比較例１に係るスイッチング回路１０の回路図である。
【図２】図２は実施例１に係るスイッチング回路３０の回路図である。
【図３】図３は実施例１に係るスイッチング回路３０の動作試験回路の回路図である。
【図４】図４は実施例１に係るスイッチング回路３０の動作試験の処理を示すフローチャートである。
【図５】図５は実施例２に係るスイッチング回路５０の回路図である。
【図６】図６は実施例２に係るスイッチング回路５０の動作試験回路の回路図である。
【図７】図７は実施例２に係るスイッチング回路５０の動作試験の処理を示すフローチャートである。
【発明を実施するための形態】
【００１４】
以下、図面を参照して、本発明の実施例を詳細に説明する。
【００１５】
まず、本発明の実施例との比較のため、比較例１を説明する。
【００１６】
図１は比較例１に係るスイッチング回路１０の回路図である。スイッチング回路１０は通常の使用時に高周波信号の経路の切り替えを行う。図１を参照に、スイッチング回路１０は、複数の入出力端子である主入出力端子１２と、副入出力端子１４及び１６と、接地端子１８と、ＦＥＴ１〜ＦＥＴ４と、キャパシタＣ１〜Ｃ４を有する。ＦＥＴ１のソース電極は主入出力端子１２に接続され、ＦＥＴ１のドレイン電極は副入出力端子１４に接続される。ＦＥＴ３のソース電極は主入出力端子１２に接続され、ＦＥＴ３のドレイン電極は副入出力端子１６に接続される。ＦＥＴ２のソース電極は接地端子１８に接続され、ＦＥＴ２のドレイン電極は副入出力端子１４に接続される。ＦＥＴ４のソース電極は接地端子１８に接続され、ＦＥＴ４のドレイン電極は副入出力端子１６に接続される。主入出力端子１２とＦＥＴ１及びＦＥＴ３との間に、キャパシタＣ２が接続される。副入出力端子１４とＦＥＴ１との間に、キャパシタＣ１が接続され、副入出力端子１６とＦＥＴ３との間に、キャパシタＣ３が接続される。接地端子１８とＦＥＴ２及びＦＥＴ４との間に、キャパシタＣ４が接続される。
【００１７】
スイッチング回路１０は、ＳＰＤＴ（Single Pole Double Throw）とよばれるタイプの回路であり、主入出力端子１２、副入出力端子１４及び１６に、それぞれ他の回路が接続されて使用される。例えば、スイッチング回路１０が携帯電話に使用される場合、主入出力端子１２がアンテナ、副入出力端子１４が送信回路、副入出力端子１６が受信回路にそれぞれ接続される。接地端子１８は、図１のように、接地される。副入出力端子１４及び１６のうちいずれか一方を選択し、他方を接地端子１８を介して接地することにより、アンテナと副入出力端子１４及び１６のうち一方に接続される回路とを接続して使用することができる。また、アンテナと副入出力端子１４及び１６のうち他方に接続される回路とをカットオフすることができる。よって、主入出力端子１２に接続されるアンテナを、送信回路と受信回路とで共用することができる。
【００１８】
ＦＥＴ１及びＦＥＴ３は、主入出力端子１２と、副入出力端子１４及び１６のうちいずれか一方と、の間の導通のスイッチングに使われる。ＦＥＴ２及びＦＥＴ４は、シャントＦＥＴであり、副入出力端子１４及び１６のうち他方を接地させるために使われる。ゲート電極２０、２２、２４及び２６に印加される制御信号の切り替えにより、ＦＥＴ１〜ＦＥＴ４の接続状態と遮断状態とが切り替わる。主入出力端子１２と副入出力端子１４との間を導通にして、主入出力端子１２と副入出力端子１６との間を非導通にするには、ＦＥＴ１及びＦＥＴ４を接続状態、ＦＥＴ２及びＦＥＴ３を遮断状態とする。逆に、主入出力端子１２と副入出力端子１６との間を導通にして、主入出力端子１２と副入出力端子１４との間を非導通にするには、ＦＥＴ２及びＦＥＴ３を接続状態、ＦＥＴ１及びＦＥＴ４を遮断状態とする。これにより、主入出力端子１２と副入出力端子１４とを導通にする場合、主入出力端子１２と副入出力端子１６に対し、及び、主入出力端子１２と副入出力端子１６とを導通にする場合、主入出力端子１２と副入出力端子１４に対し、それぞれアイソレーションを高くすることができる。
【００１９】
スイッチング回路１０の通常の使用時において、キャパシタＣ１、Ｃ２及びＣ３には、高周波信号のみが流れる。また、キャパシタＣ１、Ｃ２及びＣ３は、スイッチング回路１０と、外部に接続される回路と、を直流的に遮断する。よって、キャパシタＣ１、Ｃ２及びＣ３により、スイッチング回路１０を安定に動作させることができる。
【００２０】
スイッチング回路１０は、直流信号を遮断するキャパシタＣ１、Ｃ２及びＣ３を有するため、動作試験において安価な直流信号源を使用することができない。そこで、高価な高周波信号源を使用する。しかしながら、高周波信号源は高価であるため、スイッチング回路１０の動作試験のコストが高くなるという問題がある。
【実施例１】
【００２１】
以下に、高周波信号源を使わずにコストを低減した、高周波信号を制御するスイッチング回路の試験方法である実施例１について、図面を参照に詳細に説明する。
【００２２】
図２は、実施例１に係るスイッチング回路３０の回路図である。スイッチング回路３０は通常の使用時に高周波信号の経路の切り替えを行う。図２を参照に、スイッチング回路３０は、入出力端子３４と入出力端子３６との間に、スイッチング用のＦＥＴ５を設けた、ＳＰＳＴ（Single Port Single Throw）と呼ばれるタイプである。第１ＦＥＴであるＦＥＴ５は、複数の入出力端子３４及び３６の間に接続される。キャパシタＣ５及びＣ６は、複数の入出力端子３４及び３６とＦＥＴ５との間にそれぞれ接続される。第２ＦＥＴであるＦＥＴ６及びＦＥＴ７は、キャパシタＣ５及びＣ６とそれぞれ並列に接続され、キャパシタＣ５及びＣ６をバイパスする経路をそれぞれ形成する。ＦＥＴ６及びＦＥＴ７のそれぞれのゲート電極は接地端子３８に直接に接続される。接地端子３８は、通常の使用時には、接地される。ＦＥＴ５は、ＦＥＴ５のゲート電極３２に印加される制御信号の切り替えにより、入出力端子３４と入出力端子３６との導通のスイッチングを行う。入出力端子３４とＦＥＴ６のソース電極とが接続される。ＦＥＴ６のドレイン電極とＦＥＴ５のソース電極とが接続される。ＦＥＴ５のドレイン電極とＦＥＴ７のソース電極とが接続される。ＦＥＴ７のドレイン電極と入出力端子３６とが接続される。ＦＥＴ５はデプレッション型のＭＥＳＦＥＴ（Metal Semiconductor Field Effect Transistor）であり、ＦＥＴ６及びＦＥＴ７はエンハンスメント型のＭＥＳＦＥＴである。ＦＥＴ５、ＦＥＴ６及びＦＥＴ７のゲート幅は、それぞれ例えば０．５ｍｍである。キャパシタＣ５及びＣ６の容量は、それぞれ例えば５ｐＦである。
【００２３】
直流信号源を用いてスイッチング回路３０の動作試験を行う場合に、ＦＥＴ６及びＦＥＴ７は、後述するように、接続状態となる。これにより、ＦＥＴ６及びＦＥＴ７によるキャパシタＣ５及びＣ６をバイパスする経路が導通となる。一方、スイッチング回路３０が高周波信号を扱う通常の使用時に、ＦＥＴ６及びＦＥＴ７は、それぞれのゲート電極に接地端子３８を介して接地電位が印加されることにより、遮断状態となる。これにより、ＦＥＴ６及びＦＥＴ７によるキャパシタＣ５及びＣ６をバイパスする経路が非導通となる。よって、スイッチング回路３０が高周波信号を扱う通常の使用時に、ＦＥＴ６及びＦＥＴ７が高周波信号へ与える影響を抑えることができる。
【００２４】
スイッチング回路３０の動作試験用回路の構成を説明する。図３は、スイッチング回路３０の動作試験用回路の構成を示す回路図である。図３では、図２と同様の構成に同一の符号を付している。
【００２５】
図３を参照に、スイッチング回路３０の動作試験用回路は、スイッチング回路３０と、直流信号源４２と、直流測定器４４と、制御電源４６と、制御部４８とを有する。直流信号源４２は、入出力端子３４と入出力端子３６との間に接続され、スイッチング回路４０に直流信号を印加する。直流測定器４４は、入出力端子３４と入出力端子３６との間に接続され、スイッチング回路４０を流れる電流を測定する。制御電源４６は、接地端子３８に接続され、ＦＥＴ６及びＦＥＴ７を接続状態にする電位を印加する。制御部４８は、直流信号源４２、直流測定器４４及び制御電源４６の制御を行う。
【００２６】
スイッチング回路３０の動作試験の手順を説明する。図４は、スイッチング回路３０の動作試験の処理を示すフローチャートである。図４を参照に、まず、図３のようにスイッチング回路３０の動作試験用回路を準備する（ステップＳ１）。制御部４８は、制御電源４６を制御して、スイッチング回路３０の接地端子３８に、ＦＥＴ６及びＦＥＴ７を接続状態にする電位（例えば３Ｖ）を印加する（ステップＳ２）。これにより、キャパシタＣ５及びＣ６をバイパスして直流信号が流れるための経路が導通となる。制御部４８は、直流信号源４２を駆動する（ステップＳ３）。これにより、入出力端子３４と入出力端子３６との間に電位（例えば０．４Ｖ）を印加する。制御部４８は、ＦＥＴ５が接続状態となるようにゲート電極３２を制御し、直流測定器４４により電流を測定して、スイッチング回路４０の導通状態を試験する（ステップＳ４）。例えば、ステップＳ４において、ＦＥＴ５のオン抵抗値が１０Ω、印加される電位が０．４Ｖの場合、測定される電流値は４０ｍＡ（＝０．４Ｖ÷１０Ω）である。
【００２７】
制御部４８は、ステップＳ４で測定した電流値が所定の範囲内であるか否かを判定して、試験結果が正常であるか否かを判定する（ステップＳ５）。試験結果が正常である場合（ステップＳ５のＹｅｓ）、スイッチング回路３０は良品であると判定する（ステップＳ６）。試験結果が異常である場合（ステップＳ５のＮｏ）、スイッチング回路３０は不良品であると判定する（ステップＳ７）。以上で、動作試験を終了する。
【００２８】
実施例１のスイッチング回路の試験方法によれば、図４のステップＳ２のように、制御部４８が、接地端子３８にＦＥＴ６及びＦＥＴ７を接続状態にする電位を印加する。これにより、キャパシタＣ５及びＣ６をバイパスして直流信号が流れるための経路が導通となる。図４のステップＳ４のように、制御部４８が、ＦＥＴ６及びＦＥＴ７によるキャパシタＣ５及びＣ６をバイパスする経路を介して、ＦＥＴ５に直流電流を注入し、ＦＥＴ５をゲート電極３２によりスイッチングして、ＦＥＴ５の直流試験を実施する。これにより、高周波信号源よりも安価な直流信号源及び直流測定装置を用いて、高周波信号を扱うスイッチング回路の動作試験のコストを低減することができる。
【００２９】
実施例１において、スイッチング回路３０は、複数の入出力端子３４及び３６の全てと第１ＦＥＴであるＦＥＴ５との間に接続されるキャパシタＣ５及びＣ６を有する例を説明した。キャパシタは、複数の入出力端子のうち少なくとも一つと第１ＦＥＴとの間に接続されていればよい。例えば、スイッチング回路３０は、キャパシタＣ５及びＣ６のうち少なくとも一つを有していればよい。
【００３０】
実施例１において、第２ＦＥＴであるＦＥＴ６及びＦＥＴ７は、第２ＦＥＴのゲート電極に接地電位が印加される状態では遮断状態である例を説明した。スイッチング回路３０が高周波信号を扱う通常の使用時に第２ＦＥＴを遮断状態とすることにより、第２ＦＥＴが高周波信号へ与える影響を抑えることができる。
【００３１】
実施例１において、第２ＦＥＴであるＦＥＴ６及びＦＥＴ７は、エンハンスメント型ＦＥＴである例を説明した。第２ＦＥＴは、通常の使用時において、ゲート電極に接地電位が印加される状態では遮断状態となり、動作試験において、接続状態となることが好ましい。よって、第２ＦＥＴはエンハンスメント型ＦＥＴであることが望ましい。
【００３２】
実施例１において、第２ＦＥＴであるＦＥＴ６及びＦＥＴ７は、接地端子３８に接続されることを説明した。スイッチング回路が形成されるチップが搭載されるパッケージには通常、接地電位となる接地端子が設けられる。よって、第２ＦＥＴを追加する場合、パッケージにすでに設けられた接地端子と、第２ＦＥＴが接続される接地端子と、を共用することができる。したがって、第２ＦＥＴの追加によるコストを低減することができる。
【００３３】
実施例１において、第２ＦＥＴであるＦＥＴ６及びＦＥＴ７は、ＭＥＳＦＥＴである例を説明した。第２ＦＥＴは、例えば、ＨＥＭＴ（High Electron Mobility Transistor）やＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）でもよい。
【００３４】
実施例１において、ＦＥＴ５〜ＦＥＴ７のドレイン電極及びソース電極の接続の一例を説明した。ＦＥＴ５〜ＦＥＴ７のドレイン電極及びソース電極を入れ替えて接続してもよい。
【実施例２】
【００３５】
以下に、高周波信号源を使わずにコストを低減した、高周波信号を制御するスイッチング回路の試験方法である実施例２について、図面を参照に詳細に説明する。
【００３６】
図５は、実施例２に係るスイッチング回路５０の回路図である。スイッチング回路５０は、比較例１で説明したスイッチング回路１０に、以下で説明するＦＥＴを付加した構成である。そのため、図５では、図１と同様の構成に同一の符号を付している。以下、図１と重複する構成の説明は省略する。
【００３７】
図５を参照に、第２ＦＥＴであるＦＥＴ８、ＦＥＴ９及びＦＥＴ１０は、キャパシタＣ１、Ｃ２及びＣ３とそれぞれ並列に接続され、キャパシタＣ１、Ｃ２及びＣ３をバイパスする経路をそれぞれ形成する。ＦＥＴ８、ＦＥＴ９及びＦＥＴ１０のそれぞれのゲート電極は接地端子１８に接続される。ＦＥＴ９のドレイン電極がＦＥＴ１及びＦＥＴ３のソース電極と接続され、ＦＥＴ９のソース電極が主入出力端子１２と接続される。ＦＥＴ８のドレイン電極が副入出力端子１４と接続され、ＦＥＴ８のソース電極がＦＥＴ１のドレイン電極と接続される。ＦＥＴ１０のソース電極がＦＥＴ３のドレイン電極と接続され、ＦＥＴ１０のドレイン電極が副入出力端子１６と接続される。ＦＥＴ１、ＦＥＴ２、ＦＥＴ３及びＦＥＴ４はデプレッション型のＭＥＳＦＥＴであり、ＦＥＴ８、ＦＥＴ９及びＦＥＴ１０はエンハンスメント型のＭＥＳＦＥＴである。
【００３８】
直流信号源を用いてスイッチング回路５０の動作試験を行う場合に、ＦＥＴ８、ＦＥＴ９及びＦＥＴ１０は、後述するように、接続状態となる。これにより、ＦＥＴ８、ＦＥＴ９及びＦＥＴ１０によるキャパシタＣ１、Ｃ２及びＣ３をバイパスする経路が導通となる。一方、スイッチング回路５０が高周波信号を扱う通常の使用時に、ＦＥＴ８、ＦＥＴ９及びＦＥＴ１０は、それぞれのゲート電極に接地端子１８を介して接地電位が印加されることにより、遮断状態となる。これにより、ＦＥＴ８、ＦＥＴ９及びＦＥＴ１０によるキャパシタＣ１、Ｃ２及びＣ３をバイパスする経路が非導通となる。よって、スイッチング回路５０が高周波信号を扱う通常の使用時に、ＦＥＴ８、ＦＥＴ９及びＦＥＴ１０が高周波信号へ与える影響を抑えることができる。
【００３９】
スイッチング回路５０の動作試験用回路の構成を説明する。図６は、スイッチング回路５０の動作試験用回路の構成を示す回路図である。図６では、図５と同様の構成に同一の符号を付している。
【００４０】
図６を参照に、スイッチング回路５０の動作試験用回路は、スイッチング回路５０と、直流信号源６２と、直流測定器６４と、制御電源６６と、制御部６８と、切替部７０と、を有する。直流信号源６２は、スイッチング回路５０に直流信号を印加する。直流測定器６４は、スイッチング回路５０を流れる電流を測定する。直流信号源６２及び直流測定器６４は、主入出力端子１２と、副入出力端子１４及び１６のいずれか一方との間に接続され、この接続は切替部７０により切り替わる。主入出力端子１２と副入出力端子１４とが接続されるとき、切替部７０と副入出力端子１４とが図６中の実線７２のように接続される。主入出力端子１２と副入出力端子１６とが接続されるとき、切替部７０と副入出力端子１６とが図６中の破線７４のように接続される。制御電源６６は、接地端子１８に接続され、ＦＥＴ８、ＦＥＴ９及びＦＥＴ１０を接続状態にする電位を印加する。制御部６８は、直流信号源６２、直流測定器６４、制御電源６６及び切替部７０の制御を行う。
【００４１】
接地端子１８と、複数の副入出力端子１４及び１６と接地端子１８との間に接続される第３ＦＥＴであるＦＥＴ２及びＦＥＴ４と、の間にキャパシタＣ４が接続される。スイッチング回路５０の通常の使用時に、ＦＥＴ８、ＦＥＴ９及びＦＥＴ１０が遮断状態となるように接地端子１８は接地される。このとき、ＦＥＴ２及びＦＥＴ４は、キャパシタＣ４を介して高周波的に接地された状態となる。一方、スイッチング回路５０の動作試験の場合に、ＦＥＴ８、ＦＥＴ９及びＦＥＴ１０が接続状態となるように、接地端子１８は制御電源６６に接続され、直流信号が流れる。この場合、キャパシタＣ４は直流信号を遮断するため、ＦＥＴ２及びＦＥＴ４は、直流的に接地されない状態となる。このように、スイッチング回路５０の通常の使用時にＦＥＴ２及びＦＥＴ４を高周波的に接地する端子と、スイッチング回路５０の動作試験の場合にＦＥＴ８、ＦＥＴ９及びＦＥＴ１０を接続状態にする電位を印加する制御電源６６を接続する端子と、を共用することができる。よって、スイッチング回路５０の端子数を削減することができる。
【００４２】
スイッチング回路５０の動作試験の手順を説明する。図７は、スイッチング回路５０の動作試験の手順を示すフローチャートである。図６及び図７を参照に、まず、図６のようにスイッチング回路５０の動作試験用回路を準備する（ステップＳ１１）。制御部６８は、制御電源６６を制御して、スイッチング回路の接地端子１８に、ＦＥＴ８、ＦＥＴ９及びＦＥＴ１０を接続状態にする電位（例えば３Ｖ）を印加する（ステップＳ１２）。これにより、キャパシタＣ１、Ｃ２及びＣ３をバイパスして直流信号が流れるための経路が導通となる。制御部６８は、切替部７０を制御して、実線７２のように、主入出力端子１２と副入出力端子１４との間に直流信号源６２及び直流測定器６４を接続し、直流測定器６４を駆動する（ステップＳ１３）。これにより、主入出力端子１２と副入出力端子１６の間に電位（例えば０．４Ｖ）を印加する。制御部６８は、ＦＥＴ１、ＦＥＴ２、ＦＥＴ３及びＦＥＴ４のゲート電極２０、２２、２４及び２６に印加される制御信号を切り替える。制御部６８は、直流測定器４４を制御して、電流を測定して、スイッチング回路５０の導通状態を試験する（ステップＳ１４）。ステップＳ１４では、まず、ＦＥＴ１及びＦＥＴ４が接続状態、ＦＥＴ２及びＦＥＴ３が遮断状態となるように、ゲート電極２０、２２、２４及び２６を制御して、試験する。次に、ＦＥＴ１及びＦＥＴ４が遮断状態、ＦＥＴ２及びＦＥＴ３が接続状態となるように、ゲート電極２０、２２、２４及び２６を制御して、試験する。以上により、主入出力端子１２と副入出力端子１４との間の導通状態を試験できる。
【００４３】
続いて、制御部６８は、切替部７０を制御して、破線７４のように、主入出力端子１２と副入出力端子１６との間に直流信号源６２及び直流測定器６４を接続し、直流測定器６４を駆動する（ステップＳ１５）。これにより、主入出力端子１２と副入出力端子１６の間に電位（例えば０．４Ｖ）を印加する。制御部６８は、ＦＥＴ１、ＦＥＴ２、ＦＥＴ３及びＦＥＴ４のゲート電極２０、２２、２４及び２６に印加される制御信号を切り替える。制御部６８は、直流測定器４４を制御して、電流を測定して、スイッチング回路５０の導通状態を試験する（ステップＳ１６）。ステップＳ１６では、ステップＳ１４と同様に、ＦＥＴ１及びＦＥＴ４を接続状態、ＦＥＴ２及びＦＥＴ３を遮断状態となるように、ゲート電極２０、２２、２４及び２６を制御して、試験する。次に、ＦＥＴ１及びＦＥＴ４を遮断状態、ＦＥＴ２及びＦＥＴ３を接続状態となるように、ゲート電極２０、２２、２４及び２６を制御して、試験する。以上により、主入出力端子１２と副入出力端子１６との間の導通状態を試験できる。
【００４４】
制御部６８は、ステップＳ１４及びＳ１６で測定した電流値が所定の範囲内であるか否かを判定して、試験結果が正常であるか否かを判定する（ステップＳ１７）。試験結果が正常である場合（ステップＳ１７のＹｅｓ）、スイッチング回路５０は良品であると判定する（ステップＳ１８）。試験結果が異常である場合（ステップＳ１７のＮｏ）、スイッチング回路５０は不良品であると判定する（ステップＳ１９）。以上で、動作試験を終了する。
【００４５】
実施例２において、複数の入出力端子１２、１４及び１６は、一つの主入出力端子１２と、複数の副入出力端子１４及び１６と、で構成され、第１ＦＥＴであるＦＥＴ１及びＦＥＴ３は、それぞれ、主入出力端子１２と副入出力端子１４との間、及び、主入出力端子１２と副入出力端子１６との間に接続される例を説明した。第１ＦＥＴは、主入出力端子１２と、複数の副入出力端子１４及び１６のうち少なくとも一つと、の間に接続されればよい。
【００４６】
実施例２において、ＦＥＴ１〜ＦＥＴ４、ＦＥＴ８〜ＦＥＴ１０のドレイン電極及びソース電極の接続の一例を説明した。ＦＥＴ１〜ＦＥＴ４、ＦＥＴ８〜ＦＥＴ１０のドレイン電極及びソース電極を入れ替えて接続してもよい。
【００４７】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００４８】
１０  スイッチング回路
１２  主入出力端子
１４、１６  副入出力端子
１８  接地端子
２０、２２、２４、２６  ゲート電極
３０  スイッチング回路
３４、３６  入出力端子
３８  接地端子
４２  直流信号源
４４  直流測定器
４６  制御電源
４８  制御部
５０  スイッチング回路
６２  直流信号源
６４  直流測定器
６６  制御電源
６８  制御部
７０  切替部
Ｃ１〜Ｃ６  キャパシタ
ＦＥＴ１〜ＦＥＴ１０  ＦＥＴ
【図１】
2010219977.tif 000003
【図２】
2010219977.tif 000004
【図３】
2010219977.tif 000005
【図４】
2010219977.tif 000006
【図５】
2010219977.tif 000007
【図６】
2010219977.tif 000008
【図７】
2010219977.tif 000009