(57)【要約】【課題】画素において閾値の異なる複数のトランジスタを必ずしも要することなく、素子耐圧が下がってもダイナミックレンジの減少を抑える。【解決手段】転送トランジスタ１４は、フォトダイオード１１からフローティングディフュージョン（ＦＤ）１２に電荷を転送する。ＦＤ１２は、その電荷を電圧に変換する。増幅トランジスタ１３は、ＦＤ１２の電位に応じた信号を出力する。リセットトランジスタ１５は、オン期間中にＦＤ１２を電源電位Ｖｒｓｔ電位にリセットする。増幅トランジスタ１３のドレインに印加される電源電位Ｖｄｄは、常に一定の低い電源電位ＶＤＤとされる。リセットトランジスタ１５のドレインに印加される電源電位Ｖｄｄは、常に一定の高いＶＤＤＵとされる。リセットトランジスタ１５のオン期間中にリセットトランジスタのゲートに印加される電位は、高い電源電位ＶＤＤＵとされる。【選択図】図１
2010050710.tif 000002
【特許請求の範囲】
【請求項１】
入射光に応じた信号電荷を生成し蓄積する光電変換部と、
前記信号電荷を受け取って前記電荷を電圧に変換する電荷電圧変換部と、
一定の第１の電源電位が印加される第１ドレインを有し、前記電荷電圧変換部の電位に応じた信号を出力する増幅トランジスタと、
前記第１の電源電位よりも絶対値が大きい一定の第２の電源電位が印加される第２ドレインと、オン期間中における少なくとも最後の所定期間に前記第１の電源電位よりも絶対値が大きい電位が印加される第２ゲートとを有し、前記オン期間中に前記電荷電圧変換部を前記第２ドレインに印加されている電位に応じた電位にリセットするリセットトランジスタと、
を有することを特徴とする固体撮像素子。
【請求項２】
入射光に応じた信号電荷を生成し蓄積する光電変換部と、前記信号電荷を受け取って前記電荷を電圧に変換する電荷電圧変換部と、前記電荷電圧変換部の電位に応じた信号を出力する増幅トランジスタと、オン期間中に前記電荷電圧変換部を自身のドレインに印加されている電位に応じた電位にリセットするリセットトランジスタとを備えた固体撮像素子であって、
前記リセットトランジスタのオン期間中における少なくとも最後の所定期間に前記リセットトランジスタのゲートに印加される電位は、前記少なくとも最後の所定期間に前記増幅トランジスタのドレインに印加される第１の電源電位と同一であるかあるいはその電位よりも絶対値が大きく、
前記少なくとも最後の所定期間に前記リセットトランジスタのドレインに印加される前記第２の電源電位は、前記少なくとも最後の所定期間に前記増幅トランジスタのドレインに印加される前記第１の電源電位と同一であるかあるいはその電位よりも絶対値が大きく、
前記少なくとも最後の所定期間に前記リセットトランジスタのドレインに印加される前記第２の電源電位は、前記少なくとも最後の所定期間以外の期間の少なくとも一部の期間において前記リセットトランジスタのドレインに印加される前記第２の電源電位よりも、絶対値が大きく、
前記少なくとも最後の所定期間に前記増幅トランジスタのドレインに印加される前記第１の電源電位は、前記少なくとも最後の所定期間以外の期間の少なくとも一部の期間において前記増幅トランジスタのドレインに印加される前記第１の電源電位よりも、絶対値が大きい、
ことを特徴とする固体撮像素子。
【請求項３】
入射光に応じた信号電荷を生成し蓄積する光電変換部と、前記信号電荷を受け取って前記電荷を電圧に変換する電荷電圧変換部と、前記電荷電圧変換部の電位に応じた信号を出力する増幅トランジスタと、オン期間中に前記電荷電圧変換部を自身のドレインに印加されている電位に応じた電位にリセットするリセットトランジスタとを備えた固体撮像素子であって、
前記増幅トランジスタのドレインに印加される第１の電源電位は一定であり、
前記リセットトランジスタのオン期間中における少なくとも最後の所定期間に前記リセットトランジスタのゲートに印加される電位、及び、前記少なくとも最後の所定期間に前記リセットトランジスタのドレインに印加される第２の電源電位は、前記第１の電源電位よりも絶対値が大きく、
前記少なくとも最後の所定期間に前記リセットトランジスタのドレインに印加される前記第２の電源電位は、前記少なくとも最後の所定期間以外の期間の少なくとも一部の期間において前記リセットトランジスタのドレインに印加される前記第２の電源電位よりも、絶対値が大きい、
ことを特徴とする固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子に関するものである。
【背景技術】
【０００２】
従来より、入射光に応じて各画素で発生した信号を画素内部で増幅してから出力する増幅型固体撮像素子が提供されている。このような固体撮像素子において、画素を構成する所定のトランジスタ間の閾値を異ならせることによって、ダイナミックレンジを広げた固体撮像素子が、提案されている（下記特許文献１）。
【特許文献１】特開平１１−１９６３３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
近年固体撮像素子は微細化する傾向にあり、それと共に素子耐圧が小さくなるため、電源電圧も下がる傾向にある。電源電圧が下がると、それに応じて最大信号電圧も減少し、ダイナミックレンジが狭くなるという問題が生じる。
【０００４】
前記従来の固体撮像素子では、ダイナミックレンジは広がるものの、閾値の異なる複数のトランジスタを要するので、それらのトランジスタを一括して形成することができない。このため、前記従来の固体撮像素子では、製造工程が増えてしまう。
【０００５】
本発明は、このような事情に鑑みてなされたもので、画素において閾値の異なる複数のトランジスタを必ずしも要することなく、素子耐圧が下がってもダイナミックレンジの減少を抑えることができる固体撮像素子を提供することを目的とする。
【課題を解決するための手段】
【０００６】
前記課題を解決するための手段として、以下の各態様を提示する。第１の態様による固体撮像素子は、（i）入射光に応じた信号電荷を生成し蓄積する光電変換部と、（ii）前記信号電荷を受け取って前記電荷を電圧に変換する電荷電圧変換部と、（iii）一定の第１の電源電位が印加される第１ドレインを有し、前記電荷電圧変換部の電位に応じた信号を出力する増幅トランジスタと、（iv）前記第１の電源電位よりも絶対値が大きい一定の第２の電源電位が印加される第２ドレインと、オン期間中における少なくとも最後の所定期間に前記第１の電源電位よりも絶対値が大きい電位が印加される第２ゲートとを有し、前記オン期間中に前記電荷電圧変換部を前記第２ドレインに印加されている電位に応じた電位にリセットするリセットトランジスタと、を有するものである。
【０００７】
第２の態様による固体撮像素子は、入射光に応じた信号電荷を生成し蓄積する光電変換部と、前記信号電荷を受け取って前記電荷を電圧に変換する電荷電圧変換部と、前記電荷電圧変換部の電位に応じた信号を出力する増幅トランジスタと、オン期間中に前記電荷電圧変換部を自身のドレインに印加されている電位に応じた電位にリセットするリセットトランジスタとを備えた固体撮像素子であって、（i）前記リセットトランジスタのオン期間中における少なくとも最後の所定期間に前記リセットトランジスタのゲートに印加される電位は、前記少なくとも最後の所定期間に前記増幅トランジスタのドレインに印加される第１の電源電位と同一であるかあるいはその電位よりも絶対値が大きく、（iii）前記少なくとも最後の所定期間に前記リセットトランジスタのドレインに印加される前記第２の電源電位は、前記少なくとも最後の所定期間に前記増幅トランジスタのドレインに印加される前記第１の電源電位と同一であるかあるいはその電位よりも絶対値が大きく、（iv）前記少なくとも最後の所定期間に前記リセットトランジスタのドレインに印加される前記第２の電源電位は、前記少なくとも最後の所定期間以外の期間の少なくとも一部の期間において前記リセットトランジスタのドレインに印加される前記第２の電源電位よりも、絶対値が大きく、（v）前記少なくとも最後の所定期間に前記増幅トランジスタのドレインに印加される前記第１の電源電位は、前記少なくとも最後の所定期間以外の期間の少なくとも一部の期間において前記増幅トランジスタのドレインに印加される前記第１の電源電位よりも、絶対値が大きいものである。
【０００８】
第３の態様による固体撮像素子は、入射光に応じた信号電荷を生成し蓄積する光電変換部と、前記信号電荷を受け取って前記電荷を電圧に変換する電荷電圧変換部と、前記電荷電圧変換部の電位に応じた信号を出力する増幅トランジスタと、オン期間中に前記電荷電圧変換部を自身のドレインに印加されている電位に応じた電位にリセットするリセットトランジスタとを備えた固体撮像素子であって、（i）前記増幅トランジスタのドレインに印加される第１の電源電位は一定であり、（ii）前記リセットトランジスタのオン期間中における少なくとも最後の所定期間に前記リセットトランジスタのゲートに印加される電位、及び、前記少なくとも最後の所定期間に前記リセットトランジスタのドレインに印加される第２の電源電位は、前記第１の電源電位よりも絶対値が大きく、（iii）前記少なくとも最後の所定期間に前記リセットトランジスタのドレインに印加される前記第２の電源電位は、前記少なくとも最後の所定期間以外の期間の少なくとも一部の期間において前記リセットトランジスタのドレインに印加される前記第２の電源電位よりも、絶対値が大きいものである。
【０００９】
第４の態様による固体撮像素子は、前記第１乃至第３のいずれかの態様において、複数の画素を備え、前記各画素は、前記光電変換部、前記電荷電圧変換部、前記増幅トランジスタ及び前記リセットトランジスタを有するものである。
【発明の効果】
【００１０】
本発明によれば、画素において閾値の異なる複数のトランジスタを必ずしも要することなく、素子耐圧が下がってもダイナミックレンジの減少を抑えることができる固体撮像素子を提供することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明による固体撮像素子について、図面を参照して説明する。
【００１２】
［第１の実施の形態］
【００１３】
図１は、本発明の第１の実施の形態による固体撮像素子を示す概略構成図である。本実施の形態による固体撮像素子は、図１に示すように、２次元状に配置された複数の単位画素１（図１では、４つの画素１のみを示す。）と、垂直走査回路２と、水平走査回路３と、信号蓄積部４と、垂直信号線５と、負荷電流源６と、転送ゲート７ａ，７ｂと、電位供給部８とを備えている。
【００１４】
各画素１は、入射光に応じた信号電荷を生成し蓄積する光電変換部としてのフォトダイオード１１と、前記信号電荷を受け取って前記信号電荷を電圧に変換する電荷電圧変換部としてのフローティングディフュージョン（ＦＤ）１２と、ＦＤ１２の電位に応じた信号を出力する増幅トランジスタ１３と、フォトダイオード１１からＦＤ１２に電荷を転送する転送トランジスタ１４と、オン期間中にＦＤ１２を自身のドレインに印加される電位にリセットするリセットトランジスタ１５と、当該画素１を選択する選択部としての選択トランジスタ１６とを有している。本実施の形態では、各トランジスタ１２〜１６はいずれもｎＭＯＳトランジスタで構成されている。
【００１５】
転送トランジスタ１４のゲートは、行毎に、垂直走査回路２からの転送トランジスタ１４を制御する制御信号φＴＸ（ｎ，ｎ＋１）を転送トランジスタ１４に供給する制御信号線に、接続されている。リセットトランジスタ１５のゲートは、行毎に、垂直走査回路２からのリセットトランジスタ１５を制御する制御信号φＲＥＳ（ｎ，ｎ＋１）をリセットトランジスタ１５に供給する制御信号線に、接続されている。選択トランジスタ１６のゲートは、行毎に、垂直走査回路２からの選択トランジスタ１６を制御する制御信号φＳＥＬ（ｎ，ｎ＋１）を選択トランジスタ１６に供給する制御信号線に、接続されている。
【００１６】
各画素１の選択トランジスタ１６のドレインは共通に接続され、これらの選択トランジスタ１６のドレインには、電位供給部８から供給される第１の電源電位Ｖｄｄが印加されている。選択トランジスタ１６のソースが増幅トランジスタ１３のドレインに接続され、増幅トランジスタ１３のソースが対応する列の垂直信号線５に接続されている。したがって、増幅トランジスタ１３のドレインには、選択トランジスタ１６のオン時に選択トランジスタ１６を介して、第１の電源電位Ｖｄｄが印加される。各画素１のリセットトランジスタ１５のドレインは共通に接続され、これらのリセットトランジスタ１５のドレインには、電位供給部８から供給される第２の電源電位Ｖｒｓｔが印加されている。
【００１７】
本実施の形態による固体撮像素子は、外部から一定の電源電位ＶＤＤ及び一定の電源電位ＶＤＤＵの供給を受ける。これらの電源電位ＶＤＤ，ＶＤＤＵは、電位供給部８のみならず垂直走査回路２にも入力されている。本実施の形態では、各トランジスタ１２〜１６がいずれもｎＭＯＳトランジスタで構成されていることに伴い、電源電位ＶＤＤ，ＶＤＤＵは正の電位である。そして、本実施の形態では、電源電位ＶＤＤＵは、電源電位ＶＤＤよりも高くなっており、絶対値が電源電位ＶＤＤよりも大きくなっている。
【００１８】
垂直走査回路２は、各制御信号φＴＸ，φＲＥＳ，φＳＥＬのローレベルとして接地レベルを出力し、各制御信号φＴＸ，φＳＥＬのハイレベルとして電源電位ＶＤＤを出力し、制御信号φＲＥＳのハイレベルとして電源電位ＶＤＤＵを出力する。
【００１９】
本実施の形態では、電位供給部８は、各画素１の選択トランジスタ１６のドレインに印加される第１の電源電位Ｖｄｄとして、常に電源電位ＶＤＤを供給し、各画素１のリセットトランジスタ１５のドレインに印加される第２の電源電位Ｖｒｓｔとして、常に電源電位ＶＤＤＵを供給する。具体的には、本実施の形態では、電位供給部８は、電源電位ＶＤＤを各画素１の選択トランジスタ１６のドレインに導く配線（後述する配線４１）と、電源電位ＶＤＤＵを各画素１のリセットトランジスタ１５のドレインに導く配線（後述する配線４２及びこれと接続された配線）とから構成され、切替回路等は有していない。
【００２０】
図面には示していないが、本実施の形態による固体撮像素子が有する回路は、垂直走査回路２における制御信号φＲＥＳのハイレベルを出力する部分及びリセットトランジスタ１５のドレイン部分を除いて、電源電位ＶＤＤＵではなく電源電位ＶＤＤによって作動されるようになっている。
【００２１】
図２は、図１中の単位画素１を模式的に示す概略平面図である。本実施の形態では、複数層による多層金属配線が用いられているが、図２では、一部の配線層等は省略して示している。また、実際には、フォトダイオード１１の上部（図２中の紙面手前側）にはカラーフィルタやマイクロレンズが配置されるが、ここでは省略する。
【００２２】
図２において、符号２１ａ，２１ｂ，２２，２３は、Ｎ型のシリコン基板（図示せず）上に形成されたＰ型ウエル（図示せず）に形成されたＮ型不純物拡散領域である。また、ＦＤ１２も、前記Ｐ型ウエルに形成されたＮ型不純物拡散領域となっている。
【００２３】
図２において、符号２７〜３０は、ポリシリコン層で構成された前記各トランジスタのゲート電極である。フォトダイオード１１は、図面には示していないが、前記Ｐ型ウエルにＮ型の電荷蓄積層と、その基板表面側に付加されたＰ型の空乏化防止層とを有し、埋め込みフォトダイオードとして構成されている。
【００２４】
フォトダイオード１１は、入射する光を光電変換し、生じた電荷を電荷蓄積層に蓄積する。フォトダイオード１１の電荷蓄積層に蓄積された電荷は、転送トランジスタ１４がオン状態とされることによってＦＤ１２に転送される。
【００２５】
転送トランジスタ１４は、フォトダイオード１１の電荷蓄積層をドレイン、ＦＤ１２をソースとするＭＯＳトランジスタである。転送トランジスタ１４は、そのゲート２７に印加される制御信号φＴＸ（ｎ，ｎ＋１）により駆動される。
【００２６】
ＦＤ１２は、アルミニウムなどからなる１層目の配線層で構成された配線４０によって、増幅トランジスタ１３のゲート３０に電気的に接続されている。増幅トランジスタ１３は、拡散領域２２をドレイン、拡散領域２３をソースとするＭＯＳトランジスタである。増幅トランジスタ１３は、そのゲート３０の電圧に応じた電気信号を出力する。したがって、増幅トランジスタ１３は、フォトダイオード１１で生成・蓄積された電荷の量に応じた電気信号を出力する。垂直信号線５は、１層目の配線層で構成され、拡散領域２３に接続されている。
【００２７】
選択トランジスタ１６は、拡散領域２１ｂをドレイン、拡散領域２２をソースとするＭＯＳトランジスタである。ゲート２９は、選択トランジスタ１６のゲートである。拡散領域２１ｂは、前記第１の電源電位Ｖｄｄを導く配線４１に接続されている。配線４１は、１層目の配線層で構成されている。選択トランジスタ１６は、オン状態にされることで、増幅トランジスタ１３の出力を垂直信号線５に出力させる。すなわち、増幅トランジスタ１３と選択トランジスタ１６によって、ソースフォロワによる読み出しが可能となっている。
【００２８】
リセットトランジスタ１５は、拡散領域２１ａをドレイン、ＦＤ１２をソースとするＭＯＳトランジスタである。ゲート２８は、リセットトランジスタ１５のゲートである。拡散領域２１ａは、拡散領域２１ｂから分離されており、両者は電気的に接続されていない。すなわち、リセットトランジスタ１５のドレインは、選択トランジスタ１６のドレインと電気的に接続されていない。拡散領域２１ａは、１層目の配線層からなる配線４２とこれに接続された図示しない２層目の配線層からなる配線とによって、前記第２の電源電位Ｖｒｓｔの供給を受ける。リセットトランジスタ１５は、オン状態にされることで、ＦＤ１２の電位を第２の電源電位Ｖｒｓｔにリセットすることで、ＦＤ１２に蓄積されている電荷をリセットする。
【００２９】
なお、図面には示していないが、前述した制御信号φＴＸ，φＲＥＳ，φＳＥＬをそれぞれ供給する各制御信号線は、２層目の配線層によって構成されている。
【００３０】
再び図１を参照すると、光電変換はフォトダイオード１１で行われ、光量電荷の蓄積期間中は転送トランジスタ１４はオフ状態であり、増幅トランジスタ１３のゲート（したがって、ＦＤ１２）には、このフォトダイオード１１で光電変換された電荷は転送されない。増幅トランジスタ１３のゲートは、蓄積開始前にリセットトランジスタ１５がオンし、第２の電源電位Ｖｒｓｔに初期化されている。すなわちこれがダークレベルとなる。次に又は同時に選択トランジスタ１６がオンになると、負荷電流源６と増幅トランジスタ１３で構成されるソース・フォロワー回路が動作状態になり、ここで転送トランジスタ１４をオンさせることで、フォトダイオード１１に蓄積されていた電荷は、ＦＤ１２に転送され、ＦＤ１２により電圧に変換され、その電位が増幅トランジスタ１３のゲートに印加されることになる。
【００３１】
ここで、選択行の出力が垂直信号線５上に発生する。この出力は転送ゲート７ａ，７ｂを介して、信号蓄積部４に蓄積される。信号蓄積部４に一時記憶された出力は、水平走査回路３によって順次出力部Ｖ０へ読み出される。
【００３２】
図３は、本実施の形態による固体撮像素子の動作を示すタイミングチャートである。全画素リセット期間Ｔ１のタイミングで、制御信号φＴＸ（ｎ），φＴＸ（ｎ＋１）がアクティブになり、全画素のフォトダイオード１１の電荷は、転送トランジスタ１４を介して増幅トランジスタ１３のゲートに転送され、フォトダイオード１１はリセットされる。
【００３３】
この時、対象画像の光量を導光するメカシャッター（図示せず）は開いており、期間Ｔ１の終了と同時に、全画素同時に蓄積を開始する。このメカシャッターは期間Ｔ３において開いたままで、この期間Ｔ３がフォトダイオード１１の蓄積期間となる。
【００３４】
期間Ｔ３が終了する時点Ｔ４で前記メカシャッターは閉じ、フォトダイオード１１の光電荷（信号電荷）の蓄積が終了する。この状態では、フォトダイオード１１に電荷が蓄積されている。次に、各行毎に読み出しがスタートする。すなわち、ｎ−１行目を読み出してからｎ行目を読み出す。
【００３５】
期間Ｔ５において制御信号φＳＥＬ（ｎ）がアクティブになり、当該行の選択トランジスタ１６がオンし、ｎ行目の全ての画素１の増幅トランジスタ１３で構成されるソース・フォロワー回路が動作状態になる。ここで、増幅トランジスタ１３のゲートは期間Ｔ２において制御信号φＲＥＳ（ｎ）がアクティブ（本実施の形態では、ハイレベル＝電源電位ＶＤＤＵ）になり、リセットトランジスタ１５がオンとなり、増幅トランジスタ１３のゲートは初期化される。すなわち、垂直信号線５にはこのダークレベルの信号が出力される。
【００３６】
次に、期間Ｔ８において制御信号φＴＮ（ｎ）がアクティブになり、転送ゲート７ｂがオンし、ダークレベルが信号蓄積部４に保持される。この動作は、ｎ行目の全ての画素１に対して同時並列に実行される。ダークレベルの信号蓄積部４への転送が終了した後の期間Ｔ９において、制御信号φＴＸ（ｎ）をアクティブとすることで、転送トランジスタ１４をオンとし、フォトダイオード１１に蓄積されていた信号電荷を、ＦＤ１２に転送する。この信号電荷がＦＤ１２により電圧に変換され、転送されてきた信号電荷に見合う分だけリセットレベルから電位が変動し、信号レベルが確定する。
【００３７】
期間Ｔ９の終了後に、制御信号φＴＳがアクティブになり、転送ゲート７ａがオンし、信号レベルが信号蓄積部４に保持される。この動作は、ｎ行目の全ての画素１に対して同時並列に実行される。ここで、信号蓄積部４には、ｎ行目の全ての画素１のダークレベルと信号レベルを保持しており、各画素１でのダークレベルと信号レベルとの差をとることでソース・フォロワーのスレシホールド電圧Ｖｔｈバラツキによる固定パターンノイズ（ＦＰＮ）やリセットトランジスタ１５がリセット時に発生するＫＴＣノイズをキャンセルし、Ｓ／Ｎの高いノイズ成分を除去された信号が得られる。
【００３８】
水平走査回路３によって、信号蓄積部４に蓄積されたダークレベルと信号レベルの差信号を水平走査し、時系列的に、期間Ｔ７のタイミングで出力される。これでｎ行目の出力は終了である。同様に、制御信号φＳＥＬ（ｎ＋１），φＲＥＳ（ｎ＋１），φＴＸ（ｎ＋１），φＴＮ，φＴＳを図２に示すようにｎ行目と同様に駆動することで、ｎ＋１行目の信号を読み出すことができる。
【００３９】
ここで、画素１のダイナミックレンジは、次のように定義される。
【００４０】
画素ダイナミックレンジ＝｜画素の飽和出力−画素のダークレベル｜
【００４１】
この定義において、画素の飽和出力は、電流源６が定電流を保つことができる最低の電位Ｖｓａｔである。
【００４２】
一方、画素１のダークレベルＶｄａｒｋは、次の式［１］〜［３］で表される。
【００４３】
［１］ＶＧｒｓｔ＜Ｖｒｓｔ＋ＶＴＨｒｓｔの時：
Ｖｄａｒｋ＝Ｖｒｓｔ−ＶＴＨｒｓｔ−ＶＴＨａｍｉ
［２］ＶＧｒｓｔ＞Ｖｒｓｔ＋ＶＴＨｒｓｔの時：
Ｖｄａｒｋ＝Ｖｒｓｔ−ＶＴＨａｍｉ
［３］Ｖｓａｔ＞Ｖｒｓｔ−ＶＴＨｒｓｔ−ＶＴＨａｍｉの時：
Ｖｄａｒｋ＝Ｖｓａｔ
【００４４】
これらの式において、各符号の意味は次の通りである。
Ｖｓａｔ：画素１の飽和出力
Ｖｄａｒｋ：画素１のダークレベル
ＶＧｒｓｔ：リセットトランジスタ１５のオン時のリセットトランジスタ１５のゲート電位（制御信号φＲＥＳのハイレベル）
Ｖｒｓｔ：リセットトランジスタ１５のドレイン電位（第２の電源電位Ｖｒｓｔ）
ＶＴＨｒｓｔ：リセットトランジスタ１５のスレッシュホールド電圧
ＶＴＨａｍｉ：増幅トランジスタ１３のスレッシュホールド電圧
Ｖｄｄ：選択トランジスタ１６のオン時に増幅トランジスタ１３に印加される第１の電源電位Ｖｄｄ（ここでは、選択トランジスタ１６のオン抵抗は無視した。）
【００４５】
前記式［１］〜［３］から、リセットトランジスタ１５のゲート電位ＶＧｒｓｔと画素１のダークレベルＶｄａｒｋとの関係は、図４に示す通りとなる。画素１のダイナミックレンジを大きくするためには、画素１の飽和出力Ｖｓａｔに対して画素１のダークレベルＶｄａｒｋをなるべく高くすれば良い。そのためには、図４から、ＶＧｒｓｔとＶｒｓｔを大きくすれば良いことがわかる。
【００４６】
本実施の形態では、リセットトランジスタ１５のドレインと増幅トランジスタ１３のドレインとが電気的に分離され、図３にも示すように、ＶＧｒｓｔ（φＲＥＳのハイレベル）＝ＶＤＤＵ、Ｖｒｓｔ＝ＶＤＤＵ、Ｖｄｄ＝ＶＤＤとされている。また、ＶＤＤＵ＞ＶＤＤである。したがって、本実施の形態によれば、電源電位ＶＤＤＵを高くすることで、ＶＧｒｓｔとＶｒｓｔを大きくして、画素１のダイナミックレンジを大きくすることができる一方、電源電位ＶＤＤを低くすることで、トランジスタのホットキャリア耐圧が低くてもそのホットキャリア耐圧を越えないようにすることができる。ホットキャリアは大きな電流を流すトランジスタ、例えば信号蓄積部４の出力部に配置される出力アンプ（図示せず）や電流源６を構成するトランジスタで発生し易いが、電源電位ＶＤＤを高くしてしまえば、これらのトランジスタのホットキャリア耐圧低下が問題となる。
【００４７】
なお、本実施の形態では、前述したようにＶＧｒｓｔとＶｒｓｔを大きくすることで、画素１のダイナミックレンジを大きくするので、画素１におけるトランジスタの閾値を異ならせておく必要は必ずしもない。
【００４８】
以上の理由から、本実施の形態によれば、画素１において閾値の異なる複数のトランジスタを必ずしも要することなく、素子耐圧が下がってもダイナミックレンジの減少を抑えることができる。
【００４９】
図５は、本実施の形態による固体撮像素子と比較される比較例による固体撮像素子の単位画素を模式的に示す概略平面図であり、図２に対応している。図５において、図２中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
【００５０】
この比較例が本実施の形態と異なる所は、以下に説明する点のみである。この比較例では、リセットトランジスタ１５のドレインをなす拡散領域２１ａと選択トランジスタ１６のドレインをなす拡散領域２１ｂが連続して１つの拡散領域２１として形成されることで、両ドレインが電気的に接続されている。これに伴い、配線４２及びこれに接続された配線が除去され、配線４１によって両ドレインに共通して同じ電位が供給される。すなわち、常に、Ｖｒｓｔ＝Ｖｄｄとなる。そして、この比較例では、配線４１に常に一定の電源電位ＶＤＤが印加され、常に、Ｖｒｓｔ＝Ｖｄｄ＝ＶＤＤとされている。また、この比較例では、外部から電源電位ＶＤＤＵは供給されず、外部から電源電位ＶＤＤのみが供給される。この比較例では、垂直走査回路２は、制御信号φＲＥＳのハイレベル（リセットトランジスタ１５のオン時のリセットトランジスタのゲート電位ＶＧｒｓｔ）として、電源電位ＶＤＤＵではなく、電源電位ＶＤＤを出力する。
【００５１】
図６は、この比較例による固体撮像素子の動作を示すタイミングチャートであり、図３に対応している。この動作は、図３に示すタイミングチャートと基本的に同じであるが、Ｖｒｓｔ＝Ｖｄｄ＝ＶＤＤとされ、制御信号φＲＥＳのハイレベルも電源電位ＶＤＤとされている。
【００５２】
この比較例においても、電源電位ＶＤＤを低くすることで、トランジスタのホットキャリア耐圧が低くてもそのホットキャリア耐圧を越えないようにすることができる。しかし、この比較例では、常にＶｒｓｔ＝Ｖｄｄ＝ＶＤＤとされるとともに、制御信号φＲＥＳのハイレベルも電源電位ＶＤＤとされているので、電源電位ＶＤＤを低くすると、Ｖｒｓｔ及びＶＧｒｓｔが小さくなってしまい、画素１のダイナミックレンジが小さくなってしまう。一方、この比較例において、電源電位ＶＤＤの代わりに常にそれよりも高い電源電位ＶＤＤＵを供給すれば、本実施の形態と同様に、Ｖｒｓｔ及びＶＧｒｓｔが大きくなり、画素１のダイナミックレンジを大きくすることができる。しかし、この比較例では、この場合には、各部のトランジスタにも高い電源電位ＶＤＤＵが印加されることになるため、そのトランジスタのホットキャリア耐圧が低いと、そのホットキャリア耐圧を越えてしまい、問題が生じる。
【００５３】
これに対し、本実施の形態では、前述したように、リセットトランジスタ１５のゲートと増幅トランジスタ１３のゲートとが電気的に分離され、図３にも示すように、ＶＧｒｓｔ（φＲＥＳのハイレベル）＝ＶＤＤＵ、Ｖｒｓｔ＝ＶＤＤＵ、Ｖｄｄ＝ＶＤＤとされているので、素子耐圧が下がっても問題を生ずることなく、ダイナミックレンジの減少を抑えることができるのである。
【００５４】
なお、図６からわかるように、本実施の形態では、リセットトランジスタ１５のオン期間の全期間において、当該リセットトランジスタ１５のゲートに印加される電位（φＲＥＳのハイレベル）＝ＶＤＤＵは、第１の電源電位Ｖｄｄ＝ＶＤＤよりも高くなっている。
【００５５】
［第２の実施の形態］
【００５６】
図７は、本発明の第２の実施の形態による固体撮像素子の単位画素１を示す回路である。本実施の形態が前記第１の実施の形態と異なる所は、単位画素１における選択トランジスタ１６と増幅トランジスタ１３との回路上の位置関係のみである。すなわち、前記第１の実施の形態では、第１の電源電位Ｖｄｄが選択トランジスタ１６のドレインに直接的に印加され、選択トランジスタ１６のソースが増幅トランジスタ１３のドレインに接続され、増幅トランジスタ１３のソースが垂直信号線５に接続されている。これに対し、本実施の形態では、第１の電源電位Ｖｄｄが増幅トランジスタ１３のドレインに直接的に印加され、増幅トランジスタ１３のソースが選択トランジスタ１６のドレインに接続され、選択トランジスタ１６のソースが垂直信号線５に接続されている。
【００５７】
前記第１の実施の形態では、第１の電源電位Ｖｄｄが選択トランジスタ１６を介して増幅トランジスタ１３のソースに印加されるのに対し、本実施の形態では、第１の電源電位Ｖｄｄが直接的に増幅トランジスタ１３のソースに印加されるが、両者は実質的に同一である。本実施の形態によっても、前記第１の実施の形態と同様の利点が得られる。
【００５８】
なお、以下に説明する各実施の形態においても、図１に示す単位画素１に代えて、図７に示す単位画素１を採用してもよい。
【００５９】
［第３の実施の形態］
【００６０】
図８は、本発明の第３の実施の形態による固体撮像素子の動作を示すタイミングチャートであり、図３に対応している。本実施の形態が前記第１の実施の形態と異なる所は、前記第１の実施の形態では、垂直走査回路２が、図３に示す制御信号φＲＥＳに代えて、図８に示す制御信号φＲＥＳを出力するように、構成されている点のみである。前記第１の実施の形態では、ｎ行目の制御信号φＲＥＳ（ｎ）は期間Ｔ２のみハイレベルにされ、ｎ行目のリセットトランジスタ１５は期間Ｔ２のみオンにされているのに対し、本実施の形態では、ｎ行目の制御信号φＲＥＳ（ｎ）は期間Ｔ２の終了時点から期間Ｔ５の終了時点までの期間だけローレベルにされそれ以外の期間がハイレベルにされ、ｎ行目のリセットトランジスタ１５はそのハイレベルにされた期間においてオンされている。この点は、ｎ行目以外の他の行についても同様である。
【００６１】
本実施の形態においても、前記第１の実施の形態と実質的に同一の動作が行われ、前記第１の実施の形態と同様の利点が得られる。
【００６２】
なお、図８からわかるように、本実施の形態では、リセットトランジスタ１５のオン期間の全期間において、当該リセットトランジスタ１５のゲートに印加される電位（φＲＥＳのハイレベル）＝ＶＤＤＵは、第１の電源電位Ｖｄｄ＝ＶＤＤよりも高くなっている。もっとも、例えば、ｎ行目の制御信号φＲＥＳ（ｎ）はリセットトランジスタ１５のオン期間の最後の一部の期間である期間Ｔ２だけ電源電位ＶＤＤＵとし、ｎ行目の制御信号φＲＥＳ（ｎ）はリセットトランジスタ１５のオン期間の残りの期間では電源電位ＶＤＤ（すなわち、第１の電源電位Ｖｄｄと同じ電位）にしてよく、他の行についても同様である。この場合にも、本実施の形態や前記第１の実施の形態と同様の利点が得られる。この点は、後述する図１０に示す第５の実施の形態及び図１２に示す第７の実施の形態についても同様である。
【００６３】
［第４の実施の形態］
【００６４】
図９は、本発明の第４の実施の形態による固体撮像素子の動作を示すタイミングチャートであり、図３に対応している。本実施の形態が前記第１の実施の形態と異なる所は、以下に説明する点のみである。前記第１の実施の形態では、電位供給部８は、図３に示すように全期間においてＶｒｓｔ＝ＶＤＤＵでかつＶｄｄ＝ＶＤＤとなるように、構成されている。これに対し、本実施の形態では、電位供給部８は、前述した図６に示す比較例と同じく全期間においてＶｒｓｔ＝Ｖｄｄであるが、前述した図６に示す比較例とは異なりＶｒｓｔ及びＶｄｄを期間に応じて電源電位ＶＤＤ，ＶＤＤＵのいずれかに切り替えるように、その切替を行う切替回路を含んで構成されている。なお、このような切替回路は、固体撮像素子の外部に配置することも可能である。
【００６５】
本実施の形態では、選択トランジスタ１６のドレインへの第１の電源電位Ｖｄｄの供給及びリセットトランジスタ１５のドレインへの第２の電源電位Ｖｒｓｔの供給に関する配線等の構造として、前記第１の実施の形態と同じく図２に示す構造を採用してもよい。しかし、本実施の形態では、前記比較例と同じく全期間においてＶｒｓｔ＝Ｖｄｄであるので、図５に示す構造を採用してもよい。
【００６６】
本実施の形態では、図９に示すように、Ｖｒｓｔ及びＶｄｄを、画素１のダークレベルが決まる期間Ｔ２を含む期間Ｔ１０（ｎ行以外の行に関する期間Ｔ１０に相当する期間も含む）においてのみ高い電源電位ＶＤＤＵとし、他の期間において低い電源電位ＶＤＤとする。期間Ｔ１０は、期間Ｔ２と同時に開始し、期間Ｔ２の終了時点よりも若干後の時点で終了する。このように、期間Ｔ１０を期間Ｔ２よりも若干長くしているのは、信号切替のばらつき等の影響を避けるための余裕を見込んだものである。もっとも、期間Ｔ１０を期間Ｔ２と一致させてもよい。
【００６７】
本実施の形態では、画素１のダークレベルが決まる期間Ｔ２において、前記第１の実施の形態と同じく、ＶＧｒｓｔ（φＲＥＳのハイレベル）＝ＶＤＤＵでかつＶｒｓｔ＝ＶＤＤＵとなっている。よって、本実施の形態によっても、前記第１の実施の形態と同様に画素１のダイナミックレンジを大きくすることができる。また、本実施の形態では、全期間においてＶｒｓｔ＝Ｖｄｄであるため、期間Ｔ１０においてＶｒｓｔ＝Ｖｄｄ＝ＶＤＤＵであるものの、期間Ｔ１０以外の期間においてＶｒｓｔ＝Ｖｄｄ＝ＶＤＤとされ、電位Ｖｒｓｔ，Ｖｄｄが高い電位ＶＤＤＵとなるデューティが低くなり、ホットキャリアが増大する時間が短縮されることになる。したがって、本実施の形態によれば、電位Ｖｒｓｔ，Ｖｄｄを、回路の種々の箇所を作動させる電源電位として用いたとした場合において、トランジスタのホットキャリア耐圧が低くても、そのホットキャリア耐圧を越えないようにすることができる。
【００６８】
このように、本実施の形態によっても、前記第１の実施の形態と同様に、素子耐圧が下がってもダイナミックレンジの減少を抑えることができる。
【００６９】
なお、ホットキャリア耐圧の観点からは、Ｖｒｓｔ，Ｖｄｄが高い電位ＶＤＤＵとなるデューティは極力低いことが好ましい。しかしながら、期間Ｔ１０を延ばしてそのデューティを比較的高くしたとしても、全期間においてＶｒｓｔ＝Ｖｄｄを高い電位ＶＤＤＵとしてそのデューティを１００％にする場合に比べれば、ホットキャリアの増大が抑制され、ホットキャリア耐圧を越え難くなる。
【００７０】
なお、図９からわかるように、本実施の形態では、リセットトランジスタ１５のオン期間の全期間である期間Ｔ１２において、Ｖｒｓｔ＝Ｖｄｄ＝ＶＤＤＵとされ、リセットトランジスタ１５のオン期間以外の大部分の期間において、Ｖｒｓｔ＝Ｖｄｄ＝ＶＤＤとされている。
【００７１】
［第５の実施の形態］
【００７２】
図１０は、本発明の第５の実施の形態による固体撮像素子の動作を示すタイミングチャートであり、図９に対応している。本実施の形態が前記第４の実施の形態と異なる所は、前記第４の実施の形態では、垂直走査回路２が、図９に示す制御信号φＲＥＳに代えて、図１０に示す制御信号φＲＥＳを出力するように、構成されている点のみである。前記第４の実施の形態では、ｎ行目の制御信号φＲＥＳ（ｎ）は期間Ｔ２のみハイレベルにされ、ｎ行目のリセットトランジスタ１５は期間Ｔ２のみオンにされているのに対し、本実施の形態では、ｎ行目の制御信号φＲＥＳ（ｎ）は期間Ｔ２の終了時点から期間Ｔ５の終了時点までの期間だけローレベルにされそれ以外の期間がハイレベルにされ、ｎ行目のリセットトランジスタ１５はそのハイレベルにされた期間においてオンされている。この点は、ｎ行目以外の他の行についても同様である。
【００７３】
本実施の形態においても、前記第４の実施の形態と実質的に同一の動作が行われ、前記第４の実施の形態と同様の利点が得られる。
【００７４】
なお、図１０からわかるように、本実施の形態では、リセットトランジスタ１５のオン期間の最後の一部の期間である期間Ｔ２におけるＶｒｓｔ＝Ｖｄｄ＝ＶＤＤＵは、期間Ｔ２以外の大部分の期間におけるＶｒｓｔ＝Ｖｄｄ＝ＶＤＤよりも高くなっている（すなわち、絶対値が大きくなっている。）。
【００７５】
［第６の実施の形態］
【００７６】
図１１は、本発明の第６の実施の形態による固体撮像素子の動作を示すタイミングチャートであり、図３に対応している。本実施の形態が前記第１の実施の形態と異なる所は、以下に説明する点のみである。前記第１の実施の形態では、電位供給部８は、図３に示すように全期間においてＶｒｓｔ＝ＶＤＤＵでかつＶｄｄ＝ＶＤＤとなるように、構成されている。これに対し、本実施の形態では、電位供給部８は、全期間においてＶｄｄ＝ＶＤＤとなるように構成されているが、Ｖｒｓｔを期間に応じて電源電位ＶＤＤ，ＶＤＤＵのいずれかに切り替えるように、その切替を行う切替回路を含んで構成されている。
【００７７】
本実施の形態では、一部の期間においてＶｒｓｔ≠Ｖｄｄとされるので、選択トランジスタ１６のドレインへの第１の電源電位Ｖｄｄの供給及びリセットトランジスタ１５のドレインへの第２の電源電位Ｖｒｓｔの供給に関する配線等の構造として、前記第１の実施の形態と同じく図２に示す構造が採用されている。
【００７８】
本実施の形態では、図１１に示すように、Ｖｒｓｔを、画素１のダークレベルが決まる期間Ｔ２を含む期間Ｔ１０（ｎ行以外の行に関する期間Ｔ１０に相当する期間も含む）においてのみ高い電源電位ＶＤＤＵとし、他の期間において低い電源電位ＶＤＤとする。期間Ｔ１０は、期間Ｔ２と同時に開始し、期間Ｔ２の終了時点よりも若干後の時点で終了する。このように、期間Ｔ１０を期間Ｔ２よりも若干長くしているのは、信号切替のばらつき等の影響を避けるための余裕を見込んだものである。もっとも、期間Ｔ１０を期間Ｔ２と一致させてもよい。
【００７９】
本実施の形態によっても、前記第４の実施の形態と同様の利点が得られる。
【００８０】
なお、図１１からわかるように、本実施の形態では、リセットトランジスタ１５のオン期間の全期間である期間Ｔ１２において、Ｖｒｓｔ＝ＶＤＤＵとされ、リセットトランジスタ１５のオン期間以外の大部分の期間において、Ｖｒｓｔ＝ＶＤＤとされている。
【００８１】
［第７の実施の形態］
【００８２】
図１２は、本発明の第７の実施の形態による固体撮像素子の動作を示すタイミングチャートであり、図１１に対応している。本実施の形態が前記第６の実施の形態と異なる所は、前記第６の実施の形態では、垂直走査回路２が、図１１に示す制御信号φＲＥＳに代えて、図１２に示す制御信号φＲＥＳを出力するように、構成されている点のみである。前記第６の実施の形態では、ｎ行目の制御信号φＲＥＳ（ｎ）は期間Ｔ２のみハイレベルにされ、ｎ行目のリセットトランジスタ１５は期間Ｔ２のみオンにされているのに対し、本実施の形態では、ｎ行目の制御信号φＲＥＳ（ｎ）は期間Ｔ２の終了時点から期間Ｔ５の終了時点までの期間だけローレベルにされそれ以外の期間がハイレベルにされ、ｎ行目のリセットトランジスタ１５はそのハイレベルにされた期間においてオンされている。この点は、ｎ行目以外の他の行についても同様である。
【００８３】
本実施の形態においても、前記第６の実施の形態と実質的に同一の動作が行われ、前記第６の実施の形態と同様の利点が得られる。
【００８４】
なお、図１２からわかるように、本実施の形態では、リセットトランジスタ１５のオン期間の最後の一部の期間である期間Ｔ２におけるＶｒｓｔ＝ＶＤＤＵは、期間Ｔ２以外の大部分の期間におけるＶｒｓｔ＝ＶＤＤよりも高くなっている（すなわち、絶対値が大きくなっている。）。
【００８５】
以上、本発明の各実施の形態及びその変形例について説明したが、本発明はこれらに限定されるものではない。
【００８６】
例えば、前述した各実施の形態では、各トランジスタがｎＭＯＳトランジスタであったが、その代わりにｐＭＯＳトランジスタを採用してもよい。この場合、各電位の正負が逆になり、各電位の高低の関係は逆になるが、各電位の絶対値の大小関係は変わらない。
【図面の簡単な説明】
【００８７】
【図１】本発明の第１の実施の形態による固体撮像素子を示す概略構成図である。
【図２】図１中の単位画素を模式的に示す概略平面図である。
【図３】本発明の第１の実施の形態による固体撮像素子の動作を示すタイミングチャートである。
【図４】リセットトランジスタのゲート電位と画素のダークレベルとの関係を示す図である。
【図５】比較例による固体撮像素子の単位画素を模式的に示す概略平面図である。
【図６】図５に示す比較例による固体撮像素子の動作を示すタイミングチャートである。
【図７】本発明の第２の実施の形態による固体撮像素子の単位画素を示す回路である。
【図８】本発明の第３の実施の形態による固体撮像素子の動作を示すタイミングチャートである。
【図９】本発明の第４の実施の形態による固体撮像素子の動作を示すタイミングチャートである。
【図１０】本発明の第５の実施の形態による固体撮像素子の動作を示すタイミングチャートである。
【図１１】本発明の第６の実施の形態による固体撮像素子の動作を示すタイミングチャートである。
【図１２】本発明の第７の実施の形態による固体撮像素子の動作を示すタイミングチャートである。
【符号の説明】
【００８８】
１  画素
８  電位供給部
１１  フォトダイオード
１２  フローティングディフュージョン（ＦＤ）
１３  増幅トランジスタ
１４  転送トランジスタ
１５  リセットトランジスタ
１６  選択トランジスタ
Ｖｄｄ  第１の電源電位
Ｖｒｓｔ  第２の電源電位
ＶＤＤ，ＶＤＤＵ  電源電位
【図１】
2010050710.tif 000003
【図２】
2010050710.tif 000004
【図３】
2010050710.tif 000005
【図４】
2010050710.tif 000006
【図５】
2010050710.tif 000007
【図６】
2010050710.tif 000008
【図７】
2010050710.tif 000009
【図８】
2010050710.tif 000010
【図９】
2010050710.tif 000011
【図１０】
2010050710.tif 000012
【図１１】
2010050710.tif 000013
【図１２】
2010050710.tif 000014