(57)【要約】【課題】設計ミスをなくし、設計工数を削減することが可能な記述装置及び記述方法を提供することを目的とする。【解決手段】上記課題は、ハードウェア記述言語によって回路を記述する記述装置であって、複数のパワードメインに対する電源供給を制御する制御信号のパターンのうち、前記複数のパワードメインを誤動作させる制御信号のパターンを生成する生成手段と、前記生成手段により生成された前記制御信号のパターンに基づき、前記複数のパワードメイン間における貫通電流の発生を防止する保護回路を前記ハードウェア記述言語により記述する記述手段と、を有する記述装置により達成される。【選択図】図６
2010079603.tif 000002
【特許請求の範囲】
【請求項１】
ハードウェア記述言語によって回路を記述する記述装置であって、
複数のパワードメインに対する電源供給を制御する制御信号のパターンのうち、前記複数のパワードメインを誤動作させる制御信号のパターンを生成する生成手段と、
前記生成手段により生成された前記制御信号のパターンに基づき、前記複数のパワードメイン間における貫通電流の発生を防止する保護回路を前記ハードウェア記述言語により記述する記述手段と、を有する記述装置。
【請求項２】
前記複数のパワードメインに対する制御信号のパターンを示す制御信号パターン情報が記憶された記憶装置を有し、
前記生成手段は、
前記記憶装置に記憶された前記制御信号パターン情報に含まれない制御信号のパターンを、前記複数のパワードメインを誤動作させる制御信号のパターンとして生成する請求項１記載の記述装置。
【請求項３】
前記記述手段は、
電源供給の制御対象として選択されたパワードメイン以外のパワードメインに供給される制御信号のパターンに、前記生成手段により生成された制御信号のパターンに一致するパターンが含まれるか否かを判断し、
前記選択されたパワードメイン以外のパワードメインに供給される制御信号のパターンに、前記生成手段により生成された制御信号のパターンと一致するパターンが含まれない場合、
前記保護回路から出力される前記選択されたパワードメインに対する制御信号が、前記保護回路に入力される前記選択されたパワードメインに対する信号と等しくなるように記述する請求項１又は２に記載の記述装置。
【請求項４】
前記記述手段は、
前記選択されたパワードメイン以外のパワードメインに供給される制御信号のパターンに、前記生成手段により生成された制御信号のパターンと一致するパターンが含まれる場合、
前記保護回路から出力される前記選択されたパワードメインに対する制御信号が、前記選択されたパワードメインを常にオン状態とする信号となるように記述する請求項３記載の記述装置。
【請求項５】
コンピュータがハードウェア記述言語によって回路を記述する記述方法であって、
複数のパワードメインに対する電源供給を制御する制御信号のパターンのうち、前記複数のパワードメインを誤動作させる制御信号のパターンを生成する生成手順と、
前記生成手順により生成された前記制御信号のパターンに基づき、前記複数のパワードメイン間における貫通電流の発生を防止する保護回路を前記ハードウェア記述言語により記述する記述手順と、を実行する記述方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ハードウェア記述言語によって回路を記述する記述装置及び記述方法に関する。
【背景技術】
【０００２】
近年では、ＬＳＩ（Large Scale Integration）の高性能化及び高機能化に伴い、消費電力や待機電力が増大しつつあり、低消費電力化がＬＳＩの性能を維持する上でも重要な課題となってきた。
【０００３】
低消費電力化を進めるため、ＬＳＩの構成回路を機能別にブロック化し、それらブロックの電源系統を、電源が常時オンになっている非制御電源グループと、電源をオン・オフできる制御電源グループとに分けて、処理の必要とするブロックのみ電源がオンとなるようにした電源制御技術がある。
【０００４】
また、上述した電源制御技術では、例えば電源制御を行う回路の設計ミス等により、各ブロックに誤動作を発生させる制御信号が供給されたとき、各ブロック間の貫通電流の発生を防止するために、例えばＡＮＤゲート等により構成される保護回路が設けられていた。
【特許文献１】特開２００４−１４７１７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来の電源制御技術では、各ブロックへの電源供給の制御を行う制御回路、貫通電流の発生を防止する保護回路等は、回路設計者の知識に基づき設計されていた。特に貫通電流の発生を防止する保護回路は、各ブロックへの電源供給を制御する制御信号のパターンを確認しながら行う比較的単純な記述を羅列する作業である。単純な記述を羅列する作業等では、人的ミスによる設計ミス、設計ミスの発生による設計工数の増大等が起こり得る。
【０００６】
よって本発明の目的は、設計ミスをなくし、設計工数を削減することが可能な記述装置及び記述方法を提供することである。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、ハードウェア記述言語によって回路を記述する記述装置であって、複数のパワードメインに対する電源供給を制御する制御信号のパターンのうち、前記複数のパワードメインを誤動作させる制御信号のパターンを生成する生成手段と、前記生成手段により生成された前記制御信号のパターンに基づき、前記複数のパワードメイン間における貫通電流の発生を防止する保護回路を前記ハードウェア記述言語により記述する記述手段と、を有する。
【０００８】
上記手段を機能としてコンピュータに実行させるためのプログラム、そのプログラムを記憶したコンピュータ読み取り可能な記憶媒体とすることもできる。
【発明の効果】
【０００９】
設計ミスをなくし、設計工数を削減することができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の一実施形態を図面に基づいて説明する。
【００１１】
本実施形態の記述装置は、電源をオン・オフできる制御電源グループの各ブロックに対する電源供給を制御する制御回路において、貫通電流の発生を防止する保護回路を自動的に記述する。
【００１２】
以下に本実施形態の記述装置の説明に先立ち、本実施形態の記述装置により記述される保護回路について説明する。図１は、本実施形態の記述装置により記述される保護回路を説明するための図である。
【００１３】
図１では、ＬＳＩにおいて構成回路を機能別にブロック化して複数のパワードメイン（以下、ＰＤ）とし、複数のＰＤに供給する電源を制御する電源制御ユニット（以下、ＰＭＵ）１０を設けた例を示している。ＰＭＵ１０は、レジスタ１１、１２と保護回路２０とを有する。
【００１４】
複数のＰＤには、ＰＤ１、ＰＤ２が含まれる。ＰＤ１、ＰＤ２は、レジスタ１１、１２から保護回路２０を介して出力される制御信号ＰＧ１、ＰＧ２によりオン状態とオフ状態が制御される。
【００１５】
レジスタ１１、１２は、レジスタ１１、１２の設定に基づきＰＤ１、ＰＤ２への電源供給を制御する制御信号ＰＧ１、ＰＧ２を出力する。制御信号ＰＧ１、ＰＧ２は、保護回路２０を介してスイッチ素子Ｍ１、Ｍ２に供給される。
【００１６】
ＰＤ１は、電源ＶＤＤ１とグランドＶＳＳとの間に接続されている。また電源ＶＤＤ１とＰＤ１との間には、制御信号ＰＧ１によりオン・オフが制御されるスイッチ素子Ｍ１が接続されている。スイッチ素子Ｍ１は、制御信号ＰＧ１がローレベル（以下、Ｌレベル）のときオンとなる。スイッチ素子Ｍ１がオンになると電源ＶＤＤ１がＰＤ１へ供給され、ＰＤ１がオン状態となる。またスイッチ素子Ｍ１は制御信号ＰＧ１がハイレベル（以下、Ｈレベル）のときオフとなり、ＰＤ１に対する電源ＶＤＤ１の供給が停止されてＰＤ１はオフ状態となる。
【００１７】
ＰＤ２は、電源ＶＤＤ２とグランドＶＳＳとの間に接続されている。また電源ＶＤＤ２とＰＤ２との間には、制御信号ＰＧ２によりオン・オフが制御されるスイッチ素子Ｍ２が接続されている。スイッチ素子Ｍ２は、制御信号ＰＧ２がローレベル（以下、Ｌレベル）のときオンとなる。スイッチ素子Ｍ２がオンになると電源ＶＤＤ２がＰＤ２へ供給され、ＰＤ２がオン状態となる。またスイッチ素子Ｍ２は制御信号ＰＧ２がハイレベル（以下、Ｈレベル）のときオフとなり、ＰＤ２に対する電源ＶＤＤ２の供給が停止され、ＰＤ２はオフ状態となる。
【００１８】
尚本実施形態では、パワードメイン以外の箇所を示すデフォルトドメインをＰＤ０として示し、以下の説明では複数のＰＤにＰＤ０も含まれるものとして説明する。
【００１９】
ここで、例えばレジスタ１１、１２から出力される制御信号ＰＧ１と制御信号ＰＧ２のパターンが、ＰＤ１とＰＤ２を誤動作させるパターンである場合、保護回路２０は制御信号ＰＧ１、ＰＧ２のパターンを誤動作が発生しないパターンとして出力する。ＰＤ１とＰＤ２を誤動作させる制御信号のパターンは、例えば回路設計時のミス等により発生するものであり、ハードウェア設計と対応しない制御信号パターンを示す。
【００２０】
例えば制御信号ＰＧ１がＨレベルでＰＤ１がオフ、制御信号ＰＧ２がＬレベルでＰＤ２がオンである場合、ＰＤ１には電源が供給されずフローティングの状態となり、隣接するＰＤ２からの貫通電流が発生する。ＰＤ１とＰＤ２は、この貫通電流により誤動作をする可能性がある。よって保護回路２０は、この貫通電流が発生しないように、ハードウェア設計と対応しない制御信号パターンが出力された際の誤動作を防止するように設計される。
【００２１】
本実施形態の記述装置は、予め設定されたハードウェア設計に基づき、誤動作を起こす可能性のある制御信号パターンを生成し、生成された制御信号パターンと一致するパターンの制御信号がレジスタ１１、１２から入力されたとき、制御信号パターンを誤動作を発生させないパターンに設定する保護回路の記述を行う。
【００２２】
以下に本実施形態の記述装置について説明する。
【００２３】
図２は、本実施形態の記述装置のハードウェア構成の一例を示す図である。
【００２４】
図２において、記述装置１００は、それぞれバスＢで相互に接続されている入力装置１１、出力装置１２、ドライブ装置１３、補助記憶装置１４、メモリ装置１５、演算処理装置１６およびインターフェース装置１７で構成される。
【００２５】
入力装置１１はキーボードやマウスなどで構成され、各種信号を入力するために用いられる。出力装置１２はディスプレイ装置などで構成され、各種ウインドウやデータ等を表示するために用いられる。インターフェース装置１７は、モデム、ＬＡＮカードなどで構成されており、ネットワークに接続する為に用いられる。
【００２６】
本発明の記述プログラムは、記述装置１００を制御する各種プログラムの少なくとも一部である。記述プログラムは例えば記録媒体１８の配布やネットワークからのダウンロードなどによって提供される。記述プログラムを記録した記録媒体１８は、ＣＤ−ＲＯＭ、フレキシブルディスク、光磁気ディスク等の様に情報を光学的、電気的或いは磁気的に記録する記録媒体、ＲＯＭ、フラッシュメモリ等の様に情報を電気的に記録する半導体メモリ等、様々なタイプの記録媒体を用いることができる。
【００２７】
また、記述プログラムを記録した記録媒体１８がドライブ装置１３にセットされると、記述プログラムは記録媒体１８からドライブ装置１３を介して補助記憶装置１４にインストールされる。ネットワークからダウンロードされた記述プログラムは、インターフェース装置１７を介して補助記憶装置１４にインストールされる。
【００２８】
補助記憶装置１４は、インストールされた記述プログラムを格納すると共に、必要なファイル、データ等を格納する。メモリ装置１５は、コンピュータの起動時に補助記憶装置１４から記述プログラムを読み出して格納する。そして、演算処理装置１６はメモリ装置１５に格納された記述プログラムに従って、後述するような各部の処理を実現している。
【００２９】
次に図３を参照して本実施形態の記述装置１００の機能について説明する。図３は、本実施形態の記述装置の機能構成について説明するための図である。
【００３０】
本実施形態の記述装置１００は、データベース１１０、記述処理部１２０、シミュレーション部１４０を含む。
【００３１】
データベース１１０は、例えば補助記憶装置１４内に設けられている。データベース１１０には、モード情報１１１、制御信号パターン情報１１３が含まれる。モード情報１１１は複数のＰＤにおいて低消費電力化のためになされるモード毎の各ＰＤのオン・オフ状態を示す電源制御情報である。制御信号パターン情報１１３は、各ＰＤのオン・オフを制御するスイッチ素子に供給される制御信号のパターンを示す情報である。
【００３２】
記述処理部１２０は、モード情報１１１と制御信号パターン情報１１３とを参照して、保護回路２０を例えばＲＴＬ等のハードウェア記述言語で記述する。記述処理部１２０により記述されたデータは、記述ファイル１５０として出力される。
【００３３】
シミュレーション部１４０は、記述ファイル１５０をＲＴＬファイル１６０へ含ませたファイルのシミュレーションを行う。本実施形態のシミュレーション部１４０は、記述処理部１２０により記述された記述ファイル１５０のみのシミュレーションを行っても良いし、記述ファイル１５０が含まれるＲＴＬファイル１６０のシミュレーションを行っても良い。ＲＴＬファイル１６０は、マニュアルで記述されたファイルである。
【００３４】
次に図４、図５を参照して本実施形態のモード情報１１１と制御信号パターン情報１１３について説明する
図４は、本実施形態のモード情報の一例を示す図である。
【００３５】
図４に示すモード情報１１１では、図１の例におけるＰＤ０、ＰＤ１、ＰＤ２に対してモード１からモード３が定義されている。モード１では、ＰＤ０の電源状態はオン、ＰＤ１の電源状態はオン、ＰＤ２の電源状態はオンと制御される。モード２では、ＰＤ０の電源状態はオン、ＰＤ１の電源状態はオン、ＰＤ２の電源状態はオフと制御される。モード３では、ＰＤ０の電源状態はオン、ＰＤ１の電源状態はオフ、ＰＤ２の電源状態はオフと制御される。
【００３６】
図５は、本実施形態の制御信号パターン情報の一例を示す図である。
【００３７】
図５に示す制御信号パターン情報１１３では、ＰＤ１、ＰＤ２のオン・オフ状態を制御する制御信号ＰＧ１、ＰＧ２のレベルのパターンがモード毎に定義されている。モード１では、ＰＤ１及びＰＤ２を共にオン状態とするために制御信号ＰＧ１、ＰＧ２は何れもＬレベルの信号である。モード２では、ＰＤ１をオン状態、ＰＤ２をオフ状態とするため、制御信号ＰＧ１はＬレベル、制御信号ＰＧ２はＨレベルの信号である。モード３では、ＰＤ１及びＰＤ２を共にオフ状態とするため、制御信号ＰＧ１、ＰＧ２は何れもＨレベルの信号である。
【００３８】
尚モード情報１１１と制御パターン情報１１３とは、モードを指定する一つの情報として扱われても良い。
【００３９】
次に、図６を参照して本実施形態の記述処理部１２０の処理について説明する。図６は、本実施形態の記述処理部による処理を説明するためのフローチャートである。
【００４０】
本実施形態の記述処理部１２０は、保護回路の記述指示を受けると、データベース１１０からモード情報１１１を読み込み、モード毎の各ＰＤの電源状態の情報を取得する（ステップＳ６１）。
【００４１】
次に記述処理部１２０は、データベース１１０から制御信号パターン情報１１３を読み込み、ステップＳ６１で取得したモード情報１１１に定義されたモードの数分に対応した制御信号パターンを取得する。そして記述処理部１２０は、取得した制御信号パターンを設定情報として記述する（ステップＳ６２）。
【００４２】
ここで図７を参照して、各ステップを実行した結果について説明する。図７は、記述処理部により記述されたファイルの一例を示す図である。図７の例は、電源の供給が制御されるＰＤが２つである場合にＲＴＬ等のハードウェア言語により保護回路が記述された例を示す。
【００４３】
図７のＬ１０は、図６のステップＳ６１の処理により記述される箇所である。本実施形態では、モード情報１１１に定義された各モードにおいて、電源状態がオン状態であるＰＤが記述される。よってモード１におけるＰＤの電源状態が示される行Ｌ１１では、ＰＤ０、ＰＤ１、ＰＤ２の電源状態がオン状態であることがわかる。またモード２におけるＰＤの電源状態が示される行Ｌ１２では、ＰＤ０、ＰＤ２の電源状態がオン状態であることがわかる。モード３におけるＰＤの電源状態が示される行Ｌ１３では、ＰＤ０の電源状態がオン状態であることがわかる。
【００４４】
図７のＬ２０は、図６のステップＳ６２の処理で記述される箇所である。本実施形態では、制御信号パターン情報１１３においてモード毎に定義された制御信号パターンが代入される。制御信号パターン情報１１３では、モード１において制御信号ＰＧ１、ＰＧ２は共にＬレベルであるから、Ｌ２０においてモード１の制御信号パターンを示す行Ｌ２１は（０，０）となる。またモード２において制御信号ＰＧ１はＬレベル、制御信号ＰＧ２はＨレベルであるから、Ｌ２０においてモード２の制御信号パターンを示す行Ｌ２２は（０，１）となる。モード３において制御信号ＰＧ１、ＰＧ２は共にＨレベルであるから、Ｌ２０においてモード３の制御信号パターンを示す行Ｌ２３は（１，１）となる。
【００４５】
図６に戻って、記述処理部１２０は、ステップＳ６２で取得した制御信号パターン情報１１３に基づき、制御信号パターン情報１１３に定義されていない制御信号パターン（以下、ＮＧパターン）を生成する（ステップＳ６３）。
【００４６】
図７のＬ３０は、図６のステップＳ６３において生成されたＮＧパターンである。図７の例では、制御信号パターン情報１１３で定義されたパターン情報は、Ｌ２０において取得されている。図７の例では、電源状態の制御が行われるＰＤは、ＰＤ１、ＰＤ２の二つである。よって定義できる制御信号パターンは、（０，０）（０，１）（１，０）（１，１）の４パターンである。
【００４７】
記述処理部１２０は、定義できる制御信号パターンから、ステップＳ６２で設定された制御信号パターン以外を生成し、生成された制御信号パターンをＮＧパターンとする。図７の例では、設定可能な制御信号パターンのうちステップＳ６２で設定されていない制御パターンは、（０，１）である。よって記述処理部１２０は、制御信号パターン（０，１）を生成してＮＧパターンとして設定する記述を行う。
【００４８】
図６に戻って、記述処理部１２０は、ＮＧパターンを生成すると保護回路を記述して出力し（ステップＳ６４）、処理を終了する。本実施形態の記述処理部１２０は、例えばＲＴＬ等のハードウェア記述言語により保護回路を記述する。
【００４９】
以下に、図８を参照してステップＳ６４における記述処理部１２０による保護回路の記述について説明する。図８は、本実施形態の記述処理部による保護回路の記述について説明するフローチャートである。
【００５０】
本実施形態の記述処理部１２０は、ＮＧモードが生成されると、電源状態の制御対象となるＰＤを選択する（ステップＳ８０１）。制御対象となるＰＤは、任意に選択可能であるが、図８の説明ではＰＤ１から順に選択するものとした。
【００５１】
制御対象のＰＤが選択されると、記述処理部１２０は、制御対象のＰＤ以外のＰＤの電源制御を行う制御信号パターンで、ＮＧモードに該当するものを取得する（ステップＳ８０２）。ステップＳ８０２でＮＧモードに該当する制御信号パターンの取得があった場合（ステップＳ８０３）、記述処理部１２０は、取得された制御信号パターンから、制御対象ＰＤがオフになる制御信号パターンを取得する（ステップＳ８０４）。
【００５２】
ステップＳ８０３においてＮＧモードに該当する制御信号パターンの取得がない場合、後述するステップＳ８０７へ進む。
【００５３】
ステップＳ８０４において制御対象ＰＤがオフになる制御信号パターンの取得があった場合（ステップＳ８０５）、記述処理部１２０は制御信号パターンを制御対象ＰＤがオンとなるパターンを記述する（ステップＳ８０６）。ステップＳ８０４において制御対象ＰＤがオフになる制御信号パターンの取得がない場合、記述処理部１２０は、制御信号パターンに設定された値をそのまま出力する設定を記述する（ステップＳ８０７）。次に記述処理部１２０は、デフォルトを記述する（ステップＳ８０８）。
【００５４】
ここで図７を参照してステップＳ８０１からステップステップＳ８０７までの処理による記述の例を説明する。
【００５５】
図７のＬ４０は、ステップＳ８０１からステップＳ８０８までの処理により記述された例である。
【００５６】
Ｌ４０における行Ｌ４１の記述は、ステップＳ８０１の処理と対応する。行Ｌ４１では、レジスタ１１から保護回路２０に入力されるＰＤ２に対する信号（制御信号ＰＧ２）に基づき、保護回路２０からＰＤ１へ出力される信号（制御信号ＰＧ１）が制御されることが示されている。よってＬ４０の処理は、ＰＤ１を電源供給の制御対象としている。
【００５７】
まず記述処理部１２０は、保護回路２０に入力されるＰＤ２に対する制御信号ＰＧ２（ｉｎ２）が０（Ｌレベル）のとき、制御信号ＰＧ２＝０且つＮＧモードに該当する制御信号パターンを取得する。図７の例では、ＮＧモードは（０，１）であるから、制御信号ＰＧ２＝０且つＮＧモードに該当する制御信号パターンは存在しないため、該当する制御信号パターンは取得されない。よって、記述処理部１２０は、保護回路２０からＰＤ１に対して出力される制御信号ＰＧ１（ｏｕｔ１）がレジスタ１２から入力された信号（ｉｎ１）と同様の信号となるように記述する。この処理の結果として、行Ｌ４２にｉｎ２が０のときｏｕｔ１＝ｉｎ１となることが記述される。
【００５８】
次に記述処理部１２０は、保護回路２０に入力されるＰＤ２に対する制御信号ＰＧ（ｉｎ２）が１（Ｈレベル）のとき、制御信号ＰＧ２＝１且つＮＧモードに該当する制御信号パターンを取得する。
【００５９】
ここで該当する制御信号パターンとして、ＮＧモード（０，１）が取得される。取得された制御信号パターンでは、ＰＤ１に対する制御信号ＰＧ１がＬレベル、すなわちＰＤ１がオン状態となる。よって記述処理部１２０は、保護回路２０からＰＤ１に対して出力される制御信号ＰＧ１（ｏｕｔ１）がレジスタ１２から入力された信号（ｉｎ１）と同様の信号となるように記述する。この処理の結果として、行Ｌ４３にｉｎ２が１のときｏｕｔ１＝ｉｎ１となることが記述される。
【００６０】
ここまでの処理が、ステップＳ８０２乃至ステップＳ８０７の処理により得られる結果である。記述処理部１２０は、ステップＳ８０７までの処理結果を記述すると、行Ｌ４４でデフォルトを記述する。
【００６１】
図８に戻って、ステップＳ８０８でデフォルトの記述が終わると、全てのＰＤに対してステップＳ８０１からステップＳ８０８までの処理が実行されたか否かを判断する（ステップＳ８０９）。全てのＰＤに対して処理が実行されていない場合は、ステップＳ８０１からステップＳ８０８までの処理を繰り返す。
【００６２】
ここで、図７を参照してＰＤ２を制御対象としてステップＳ８０１からステップＳ８０８までの処理を繰り返した場合について説明する。
【００６３】
Ｌ５０の行Ｌ５１は、レジスタ１１から保護回路２０に入力されるＰＤ１に対する信号（制御信号ＰＧ１）に基づき、保護回路２０からＰＤ２へ出力される信号（制御信号ＰＧ２）が制御されることが示されている。よってＬ５０の処理は、ＰＤ２を電源供給の制御対象としている。
【００６４】
まず記述処理部１２０は、保護回路２０に入力されるＰＤ１に対する制御信号ＰＧ１（ｉｎ１）が０（Ｌレベル）のとき、制御信号ＰＧ１＝０且つＮＧモードに該当する制御信号パターンを取得する。図７の例では、ＮＧモードは（０，１）であるから、制御信号ＰＧ１＝０且つＮＧモードに該当する制御信号パターンとして（０，１）が取得される。
【００６５】
取得された制御信号パターン（０，１）では、制御対象であるＰＤ２に対する制御信号ＰＧ２がＨレベル、すなわちＰＤ２がオフ状態となる。よって、記述処理部１２０は、保護回路２０からＰＤ２に対して出力される制御信号ＰＧ２（ｏｕｔ２）を、ＰＤ２をオン状態とする制御信号ＰＧ２＝０にする設定を記述する。この処理の結果として、行Ｌ５２にｉｎ１が０のときｏｕｔ２＝０となることが記述される。
【００６６】
次に記述処理部１２０は、保護回路２０に入力されるＰＤ１に対する制御信号ＰＧ１（ｉｎ１）が１（Ｈレベル）のとき、制御信号ＰＧ１＝１且つＮＧモードに該当する制御信号パターンを取得する。図７の例では、ＮＧモードは（０，１）であるから、制御信号ＰＧ１＝０且つＮＧモードに該当する制御信号パターンは取得されない。よって記述処理部１２０は、保護回路２０からＰＤ２に対して出力される制御信号ＰＧ２（ｏｕｔ２）がレジスタ１２から入力された信号（ｉｎ２）と同様の信号となるように記述する。この処理の結果として、行Ｌ５３にｉｎ１が１のときｏｕｔ２＝ｉｎ２となることが記述される。
【００６７】
図８に戻って、ステップＳ８０９において全てのＰＤに対してステップＳ８０１からステップＳ８０８までの処理が完了すると、記述処理部１２０は、処理結果を記述ファイル１５０として出力し（ステップＳ８１０）、処理を終了する。
【００６８】
本実施形態の記述処理部１２０から出力されるファイルは、例えばＲＴＬ等のハードウェア言語により保護回路２０が記述されたファイルである。
【００６９】
以上に説明したように、本実施形態の記述処理部１２０では、レジスタ１１、１２からＮＧモードと一致する制御信号パターンが入力された場合に、ＮＧモードと一致しない制御信号パターンに変更して出力する保護回路２０を自動的に記述することができる。よって本実施形態によれば、複数のＰＤ間に貫通電流が流れることを防止する保護回路を自動的に記述することができる。
【００７０】
図９は、記述処理部により記述されたファイルの他の例を示す図である。図９の例は、電源の供給が制御されるＰＤがＰＤ１、ＰＤ、ＰＤ３の３つである場合にＲＴＬ等のハードウェア言語により保護回路が記述された例を示す。
【００７１】
図９において、Ｌ６０には電源状態がオン状態であるＰＤが記述される。モード１では、ＰＤ０、ＰＤ１、ＰＤ２、ＰＤ３の電源状態がオン状態であることがわかる。またモード２では、ＰＤ０、ＰＤ２の電源状態がオン状態であることがわかる。モード３では、ＰＤ０の電源状態がオン状態であることがわかる。
【００７２】
Ｌ７０には、各モード毎のＰＤ１ないしＰＤ３に対する制御信号パターンが示されている。モード１では、ＰＤ１の制御信号ＰＧ１、ＰＤ２の制御信号ＰＧ２、ＰＤ３の制御信号ＰＧ３はＬレベルである。モード２では、制御信号ＰＧ１と制御信号ＰＧ３がＨレベルであり、制御信号ＰＧ２はＬレベルである。モード３では、制御信号ＰＧ１、ＰＧ２、ＰＧ３は共にＨレベルである。
【００７３】
Ｌ８０には、Ｌ７０に示される制御信号パターンに該当しない制御信号パターンがＮＧモードとして生成されている。図９の例では、ＮＧモード０からＮＧモード４までの５つの制御信号パターンが生成されている。
【００７４】
Ｌ９０では、ＰＤ１が制御対象として選択されており、行Ｌ９１にはＰＤ２に対する信号（制御信号ＰＧ２）とＰＤ３に対する信号（制御信号ＰＧ３）に基づき、ＰＤ１へ出力される信号（制御信号ＰＧ１）が制御されることが示されている。
【００７５】
Ｌ９０において記述処理部１２０は、制御対象以外のＰＤであるＰＤ２、ＰＤ３の制御信号パターンが（０，０）且つＮＧモードと一致する制御信号パターンを取得する。ここで取得される制御信号パターンは、ＮＧモード３の（１，０，０）である。このとき制御対象のＰＤ１に対する制御信号ＰＧ１はＨレベルであり、ＰＤ１はオフ状態である。よって記述処理部１２０は、ＰＤ１をオン状態とするように制御信号ＰＧ１をＬレベルとする設定を記述する。この処理の結果として、行Ｌ９２にｉｎ２、ｉｎ３が共に０のときｏｕｔ１＝０となることが記述される。
【００７６】
次に記述処理部１２０は、ＰＤ２、ＰＤ３の制御信号パターンが（０，１）且つＮＧモードと一致する制御信号パターンを取得する。ここで取得される制御信号パターンは、ＮＧモード０の（０，０，１）である。このとき制御対象のＰＤ１に対する制御信号ＰＧ１はＬレベルであり、ＰＤ１はオン状態である。すなわちＰＤ１がオフ状態となる制御信号パターンは取得されない。よって記述処理部１２０は、ＰＤ１に対する制御信号ＰＧ１（ｏｕｔ１）がＰＤ１の制御信号として入力される信号（ｉｎ１）と同様の信号となるように記述する。この処理の結果として、行Ｌ９３にｉｎ２、ｉｎ３が（０，１）のときｏｕｔ１＝ｉｎ１となることが記述される。
【００７７】
次に記述処理部１２０は、ＰＤ２、ＰＤ３の制御信号パターンが（１，０）且つＮＧモードと一致する制御信号パターンを取得する。ここで取得される制御信号パターンは、ＮＧモード１（０，１，０）、ＮＧモード４（１，１，０）である。このときＮＧモード４が、ＰＤ１がオフ状態となるパターンとして取得される。よって記述処理部１２０は、ＰＤ１をオン状態とするように制御信号ＰＧ１をＬレベルとする設定を記述する。この処理の結果として、行Ｌ９４にｉｎ２、ｉｎ３が（１，０）のときｏｕｔ１＝０となることが記述される。
【００７８】
次に記述処理部１２０は、ＰＤ２、ＰＤ３の制御信号パターンが（１，１）且つＮＧモードと一致する制御信号パターンを取得する。ここで取得される制御信号パターンは、ＮＧモード２（０，１，１）である。このとき制御対象のＰＤ１に対する制御信号ＰＧ１はＬレベルであり、ＰＤ１はオン状態である。すなわちＰＤ１がオフ状態となる制御信号パターンは取得されない。よって記述処理部１２０は、ＰＤ１に対する制御信号ＰＧ１（ｏｕｔ１）がＰＤ１の制御信号として入力される信号（ｉｎ１）と同様の信号となるように記述する。この処理の結果として、行Ｌ９５にｉｎ２、ｉｎ３が（１，１）のときｏｕｔ１＝ｉｎ１となることが記述される。
【００７９】
記述処理部１２０は、Ｌ１００では、制御対象としてＰＤ２が選択され、Ｌ９０と同様の処理が行われる。Ｌ１１０では、制御対象としてＰＤ３が選択され、Ｌ９０と同様の処理を行う。
【００８０】
よって本実施形態では、ＮＧモードと一致する制御信号パターンがレジスタから入力された場合にも、複数のＰＤがＮＧモードと一致する制御信号パターンにより制御されることを回避でき、ＰＤ間における貫通電流の発生を防止する保護回路を記述することができる。
【００８１】
よって本実施形態では、人的ミス等の設計ミスをなくし、設計工数を削減することができる。
【００８２】
本発明の実施形態は、以下に記載する付記のような構成が考えられる。
（付記１）
ハードウェア記述言語によって回路を記述する記述装置であって、
複数のパワードメインに対する電源供給を制御する制御信号のパターンのうち、前記複数のパワードメインを誤動作させる制御信号のパターンを生成する生成手段と、
前記生成手段により生成された前記制御信号のパターンに基づき、前記複数のパワードメイン間における貫通電流の発生を防止する保護回路を前記ハードウェア言語により記述する記述手段と、を有する記述装置。
（付記２）
前記複数のパワードメインに対する制御信号のパターンを示す制御信号パターン情報が記憶された記憶装置を有し、
前記生成手段は、
前記記憶装置に記憶された前記制御信号パターン情報に含まれない制御信号のパターンを、前記複数のパワードメインを誤動作させる制御信号のパターンとして生成する付記１記載の記述装置。
（付記３）
前記記述手段は、
電源供給の制御対象として選択されたパワードメイン以外のパワードメインに供給される制御信号のパターンに、前記生成手段により生成された制御信号のパターンに一致するパターンが含まれるか否かを判断し、
前記選択されたパワードメイン以外のパワードメインに供給される制御信号のパターンに、前記生成手段により生成された制御信号のパターンと一致するパターンが含まれない場合、
ひ前記保護回路から出力される前記選択されたパワードメインに対する制御信号が、前記保護回路に入力される前記選択されたパワードメインに対する信号と等しくなるように記述する付記１又は２に記載の記述装置。
（付記４）
前記記述手段は、
前記選択されたパワードメイン以外のパワードメインに供給される制御信号のパターンに、前記生成手段により生成された制御信号のパターンと一致するパターンが含まれる場合、
前記保護回路から出力される前記選択されたパワードメインに対する制御信号が、前記選択されたパワードメインを常にオン状態とする信号となるように記述する付記３記載の記述装置。
（付記５）
前記複数のパワードメインに対する電源供給の制御を行う電源制御回路に前記記述手段により記述された保護回路が実装された状態でシミュレーションを行うシミュレーション手段を有する付記１乃至４の何れか一項に記載の記述装置。
（付記６）
前記シミュレーション手段は、前記記述手段により記述された保護回路のシミュレーションを行う付記５記載の記述装置。
（付記７）
コンピュータがハードウェア記述言語によって回路を記述する記述方法であって、
複数のパワードメインに対する電源供給を制御する制御信号のパターンのうち、前記複数のパワードメインを誤動作させる制御信号のパターンを生成する生成手順と、
前記生成手順により生成された前記制御信号のパターンに基づき、前記複数のパワードメイン間における貫通電流の発生を防止する保護回路を前記ハードウェア言語により記述する記述手順と、を実行する記述方法。
（付記８）
コンピュータに、ハードウェア記述言語によって回路を記述させる記述プログラムであって、
複数のパワードメインに対する電源供給を制御する制御信号のパターンのうち、前記複数のパワードメインを誤動作させる制御信号のパターンを生成する生成ステップと、
前記生成ステップにより生成された前記制御信号のパターンに基づき、前記複数のパワードメイン間における貫通電流の発生を防止する保護回路を前記ハードウェア言語により記述する記述ステップと、を実行させる記述プログラム。
【００８３】
本発明の実施形態は、具体的に開示された実施例に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
【図面の簡単な説明】
【００８４】
【図１】本実施形態の記述装置により記述される保護回路を説明するための図である。
【図２】本実施形態の記述装置のハードウェア構成の一例を示す図である。
【図３】本実施形態の記述装置の機能構成について説明するための図である。
【図４】本実施形態のモード情報の一例を示す図である。
【図５】本実施形態の制御信号パターン情報の一例を示す図である。
【図６】本実施形態の記述処理部による処理を説明するためのフローチャートである。
【図７】記述処理部により記述されたファイルの一例を示す図である。
【図８】本実施形態の記述処理部による保護回路の記述について説明するフローチャートである。
【図９】記述処理部により記述されたファイルの他の例を示す図である。
【符号の説明】
【００８５】
１００  記述装置
１１０  データベース
１１１  モード情報
１１３  制御信号パターン情報
１２０  記述処理部
１４０  シミュレーション部
【図１】
2010079603.tif 000003
【図２】
2010079603.tif 000004
【図３】
2010079603.tif 000005
【図４】
2010079603.tif 000006
【図５】
2010079603.tif 000007
【図６】
2010079603.tif 000008
【図７】
2010079603.tif 000009
【図８】
2010079603.tif 000010
【図９】
2010079603.tif 000011