(57)【要約】【課題】スイッチ部が冗長化されたＬ２／Ｌ３スイッチにおいて、各スイッチ部からのフレームの遅延時間の差の拡大を防止する。【解決手段】冗長化されたスイッチ部２８，３０内のバッファ５６に滞留するフレームの量を宛先出力インターフェースごとに検出し、その差に基いてスケジューラ部６４による読み出しを規制することによって、滞留量の差の拡大を防止して遅延時間の差の拡大を防止する。【選択図】図３
2010050903.tif 000002
【特許請求の範囲】
【請求項１】
複数の入力インターフェースと、
複数の出力インターフェースと、
複数の入力インターフェースと複数の出力インターフェースの間に設けられ、複数の入力インターフェースからのフレームをその宛先の出力インターフェースへ転送する第１のスイッチ部と、
複数の入力インターフェースと複数の出力インターフェースの間に、第１のスイッチ部と並列に設けられ、複数の入力インターフェースからのフレームをその宛先の出力インターフェースへ転送する第２のスイッチ部とを具備し、
第１および第２のスイッチ部はいずれも、複数の入力インターフェースからのフレームを宛先の出力インターフェース別に格納するバッファと、バッファからフレームを読み出して宛先の出力インターフェースへ転送するスケジューラを含み、
第１および第２のスイッチ部のバッファに滞留するフレーム量を宛先出力インターフェースごとに検出するフレーム量検出部と、
フレーム量検出部が検出した宛先出力インターフェースごとに第１および第２のスイッチ部のバッファに滞留するフレーム量の差に基づいて第１および第２のスイッチ部のスケジューラの読み出しを宛先出力インターフェースごとに制御する読み出し制御部をさらに具備する伝送装置。
【請求項２】
前記複数の入力インターフェースのそれぞれは、入力したフレームおよびその複製を第１および第２のスイッチ部へ並列に転送し、
前記複数の出力インターフェースのそれぞれは、第１および第２のスイッチ部からのフレームおよびその複製のうち、先着のフレームを転送し、後着のフレームを廃棄する請求項１記載の伝送装置。
【請求項３】
前記複数の入力インターフェースのそれぞれはそれらと同数の前記複数の出力インターフェースの１つと１対１で対になっており、
前記フレーム量検出部は、
前記第１および第２のスイッチ部のそれぞれに設けられ、前記第１および第２のスイッチ部のバッファから取り出されるフレームに、そのフレームの宛先の出力インターフェースと同じ出力インターフェースを宛先とするフレームでバッファに格納されているものの量を示す第１の情報を挿入する２つの第１の情報挿入部を含み、
前記読み出し制御部は、前記複数の出力インターフェースのそれぞれに設けられ、前記第１および第２のスイッチ部からのフレームに含まれる第１の情報を互いに比較することによって、その出力インターフェースを宛先とするフレームをバッファから読み出すことを制限すべきか否かを判定する複数のフレーム量比較部と、
前記複数の入力インターフェースのそれぞれに設けられた複数の第２の情報挿入部であって、それが設けられている入力インターフェースと対になっている出力インターフェースに設けられたフレーム量比較部の判定結果に従って、それが設けられている入力インターフェースを通過するフレームのうち、バッファからの読み出しを制限すべきスイッチ部へ向かうフレームに、バッファからの読み出しを制限すべきことを示す第２の情報を挿入する複数の第２の情報挿入部とを含み、
前記第１および第２のスイッチ部のスケジューラは、入力インターフェースから入力されるフレームに第２の情報が挿入されている間、そのフレームを出力した入力インターフェースと対になっている出力インターフェースを宛先とするフレームの読み出しを制限する請求項１または２記載の伝送装置。
【請求項４】
前記複数のフレーム量比較部のそれぞれは、前記第１の情報が示す第１のスイッチ部のバッファのフレーム量と第２のスイッチ部のバッファのフレーム量との差が第１の閾値以上のとき、フレーム量が小さい方のスイッチ部のスケジューラの読み出しを制限すべきと判定し、第１の閾値よりも小さい第２の閾値以下のとき読み出し制限を解除すべきと判定する請求項３記載の伝送装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はスイッチ部分を冗長化したレイヤ２スイッチ（Ｌ２スイッチ、スイッチングハブ）、レイヤ３スイッチなどの伝送装置に関する。
【背景技術】
【０００２】
例えばレイヤ２スイッチには、複数の入出力インターフェースの間をフルメッシュで接続することによってすべての入力インターフェースへ入力されるフレームをすべての出力インターフェースに分配し、各出力インターフェースにおいて、自己を宛先とするフレームを選択的に取り込んで転送する方式のものがある。しかしながらこの方式では、大規模なスイッチでは、カード間の接続の数が指数関数的に増大するという問題がある。そこで大規模なスイッチでは、スイッチ部を入出力インターフェースから独立して設け、スイッチ部において集中的にスイッチングを行う集中スイッチ構成が採用されている。この方式において、図１に示すように、スイッチ部を冗長化して信頼性を高めることが考えられる。なお、集中スイッチ構成のＬ２／Ｌ３スイッチでは、高レートでの転送を実現するため、可変長のフレームやパケットを固定長のセグメントに分割してスイッチングが行なわれる場合があるが、以下、このセグメント、パケットまたはフレームを「フレーム」と総称する。
【０００３】
図１において、入力インターフェース１０から現用系に定められた一方のスイッチ部１２のみにフレームを転送する方式と、双方のスイッチ部１２，１４へフレームおよびその複製を並列に供給し、出力インターフェース１６において現用系に定められた一方のスイッチ部１２の出力のみを選択する方式とが考えられる。前者の方式において現用系のスイッチ部１２において障害が発生したら、スイッチ部１２へのフレームの転送が停止され、新たに現用系に定められたスイッチ部１４への転送が開始される。後者の方式においては、スイッチ部１２に障害が発生したら、出力インターフェース１６においてスイッチ部１４の出力を選択するように選択が切り替えられる。
【０００４】
しかしながら、いずれの場合にも、障害の発生が検出されてから切り替えが完了するまでの間にフレームの欠落が発生する、という問題がある。
【０００５】
特願２００７−０７２５６５には、この問題を克服し、障害発生時においてもフレームの欠落が発生しない冗長化構成のスイッチが提案されている。提案されている装置においては、図１において、入力インターフェース１０からスイッチ部１２，１４へフレームおよびその複製を並列に供給する。出力インターフェース１６においては、到着したフレームを一定期間バッファ（図示せず）に滞留させ、同一のフレームについて先着したものを転送し、後着のフレームを廃棄する。すなわち、スイッチ部１２，１４の一方を現用側に固定的に定めることなく、動的な現用／予備切替制御が行なわれる。
【０００６】
この構成において、スイッチ部１２，１４の一方に障害が発生したとき、それがその時点で後着側であれば、先着側のフレームを引き続き欠落なく転送することができる。先着側のスイッチ部に障害が発生した時でも、遅れて到着した後着側のフレームを引き続き転送することにより、フレームの欠落なく転送を続けることができる。
【０００７】
しかしながら、パケット系の伝送装置は非同期転送を基本としているので、スイッチ部１２とスイッチ部１４の間にはクロック偏差がある。スイッチ部１２，１４間のバッファ（図示せず）内にフレームが滞留する状態（輻輳状態）が続くと、このクロック偏差のためにバッファに滞留するフレームの量の差が徐々に拡大する。そのため、スイッチ部１２，１４から出力されるフレームの遅延時間に差を生じその差が徐々に拡大することになる。前述したように、出力インターフェース１６においても到着したフレームを一定期間バッファに滞留させ、先着／後着の判断を行っている。フレームの遅延時間の差が出力インターフェース１６内のバッファの滞留時間を超えると、後着側のフレームの到着前に先着側のフレームがバッファから読み出されて転送されることになる。したがって、現用側を一方の系に固定せず、先着した方を現用側とする、という動的な現用／予備切替制御が継続できなくなる、という問題がある。
【０００８】
より大きい遅延差を許容するためには出力インターフェース側で遅延差を吸収できるだけのバッファを持つことが必要になるが、遅延差は有限ではないのでバッファ容量を増加させただけでは完全な対処にならない。また、出力インターフェースに配備できるバッファ容量にも物理的な限界がある。
【０００９】
また、ＳＤＨ／ＳＯＮＥＴなどの同期網で採られる手法で、スイッチ部１２，１４のクロックを同期化させることで遅延差を小さくすることも考えられるが、スイッチ部に搭載する部品点数が増加するため、コストアップに繋がるという欠点がある。
【００１０】
さらに、クロックを完全に同期化させた場合でも、出力インターフェース１６側からスイッチ部１２，１４への輻輳制御（スイッチ部１２，１４のバッファからのフレーム読み出しの制御）が一定の周期でスイッチ部とは非同期で継続的に行なわれると、同様に遅延時間の差が徐々に拡大することになる。
【００１１】
【特許文献１】特開平８−８９２２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
したがって本発明の目的は、冗長化したスイッチ部から出力されるフレームの遅延時間の差が拡大することのない伝送装置を提供することにある。
【課題を解決するための手段】
【００１３】
上記の課題は、複数の入力インターフェースと、複数の出力インターフェースと、複数の入力インターフェースと複数の出力インターフェースの間に設けられ、複数の入力インターフェースからのフレームをその宛先の出力インターフェースへ転送する第１のスイッチ部と、複数の入力インターフェースと複数の出力インターフェースの間に、第１のスイッチ部と並列に設けられ、複数の入力インターフェースからのフレームをその宛先の出力インターフェースへ転送する第２のスイッチ部とを具備し、第１および第２のスイッチ部はいずれも、複数の入力インターフェースからのフレームを宛先の出力インターフェース別に格納するバッファと、バッファからフレームを読み出して宛先の出力インターフェースへ転送するスケジューラを含み、第１および第２のスイッチ部のバッファに滞留するフレーム量を宛先出力インターフェースごとに検出するフレーム量検出部と、フレーム量検出部が検出した宛先出力インターフェースごとに第１および第２のスイッチ部のバッファに滞留するフレーム量の差に基づいて第１および第２のスイッチ部のスケジューラの読み出しを宛先出力インターフェースごとに制御する読み出し制御部をさらに具備する伝送装置により達成される。
【００１４】
前記複数の入力インターフェースのそれぞれは、例えば、入力したフレームおよびその複製を第１および第２のスイッチ部へ並列に転送し、前記複数の出力インターフェースのそれぞれは、第１および第２のスイッチ部からのフレームおよびその複製のうち、先着のフレームを転送し、後着のフレームを廃棄する。
【００１５】
前記複数の入力インターフェースのそれぞれは、例えば、それらと同数の前記複数の出力インターフェースの１つと１対１で対になっており、前記フレーム量検出部は、前記第１および第２のスイッチ部のそれぞれに設けられ、前記第１および第２のスイッチ部のバッファから取り出されるフレームに、そのフレームの宛先の出力インターフェースと同じ出力インターフェースを宛先とするフレームでバッファに格納されているものの量を示す第１の情報を挿入する２つの第１の情報挿入部を含み、前記読み出し制御部は、前記複数の出力インターフェースのそれぞれに設けられ、前記第１および第２のスイッチ部からのフレームに含まれる第１の情報を互いに比較することによって、その出力インターフェースを宛先とするフレームをバッファから読み出すことを制限すべきか否かを判定する複数のフレーム量比較部と、前記複数の入力インターフェースのそれぞれに設けられた複数の第２の情報挿入部であって、それが設けられている入力インターフェースと対になっている出力インターフェースに設けられたフレーム量比較部の判定結果に従って、それが設けられている入力インターフェースを通過するフレームのうち、バッファからの読み出しを制限すべきスイッチ部へ向かうフレームに、バッファからの読み出しを制限すべきことを示す第２の情報を挿入する複数の第２の情報挿入部とを含み、前記第１および第２のスイッチ部のスケジューラは、入力インターフェースから入力されるフレームに第２の情報が挿入されている間、そのフレームを出力した入力インターフェースと対になっている出力インターフェースを宛先とするフレームの読み出しを制限する。
【発明の効果】
【００１６】
読み出し制御部で第１および第２のスイッチ部のバッファに格納されるフレームの量の差を制御してフレーム量の差が拡大しないようにすることにより、第１および第２のスイッチ部から出力されるフレームの遅延時間の差の拡大を回避することができる。
【発明を実施するための最良の形態】
【００１７】
図２は、一実施形態に係る、スイッチ部が冗長化されたレイヤ２スイッチ（Ｌ２ＳＷ）の物理的なカード構成の一例を示す。図２に示した例はそれぞれが４つのポートＰ０〜Ｐ３を有する４枚のＬＩＵ（Ｌｉｎｅ  Ｉｎｔｅｒｆａｃｅ  Ｕｎｉｔ）カード２０，２２，２４，２６と、冗長構成のＳＷ（Ｓｗｉｔｃｈ）カード２８，３０とで構成されている。各ＬＩＵカード２２，２４，２６，２８は、図１の入力インターフェース１０の機能に相当するＩｎｇｒｅｓｓ機能３２と出力インターフェース１６の機能に相当するＥｇｒｅｓｓ機能３４を有している。ＬＩＵカード２０，２２，２４，２６のポートＰ０〜Ｐ３から入力されるフレームはＩｎｇｒｅｓｓ機能３２において複製され、ＳＷカード２８，３０に並列に入力される。ＳＷカード２８，３０へ入力されたフレームはその宛先に従ってＬＩＵカード２０，２２，２４，２６のいずれかのＥｇｒｅｓｓ機能３４へ転送され、ポートＰ０〜Ｐ３から出力される。すなわち、図１の入力インターフェース＃ｉ（ｉ＝１・・・Ｎ）と出力インターフェース＃ｉ（ｉ＝１・・・Ｎ）とは、図２の例に示すように好ましくは１対１で対になっており、同一のカード上に存在する。
【００１８】
図３は図２のレイヤ２スイッチの各カードの機能の詳細を示す機能ブロック図である。図３は図１と同様な形式で表わされている。すなわち、図３においては、図２のＬＩＵカード２０，２２，２４，２６の機能のうち、Ｉｎｇｒｅｓｓ機能３２に相当する部分が図の左側に入力インターフェース＃１〜＃Ｎとして示され、Ｅｇｒｅｓｓ機能３４に相当する部分が図の右側に出力インターフェース＃１〜＃Ｎとして示されている。しかしながら、物理的には、入力インターフェース＃ｉ（ｉ＝１・・・Ｎ）と出力インターフェースｉ（ｉ＝１・・・Ｎ）とは対になっており、同じカード上に存在する。
【００１９】
図３において、ＬＩＵカード２０，２２，２４，２６の各入力インターフェース＃１〜＃Ｎに設けられる装置内フォーマット変換部４０は、入力したフレームを固定長のセグメントに分割し、そのそれぞれに装置内ヘッダを付加する。図４に示すように、装置内ヘッダ４３には、出力ＩＦ番号４４、入力ＩＦ番号４６、シーケンス番号４８、読出規制情報５０およびバッファ内セグメント数５２のフィールドが含まれる。出力ＩＦ番号のフィールド４４には、学習結果に基づきフレームの宛先アドレスから決定される出力インターフェース＃１〜＃Ｎの番号（出力インターフェース＃ｉを宛先とするものであれば“ｉ”）が格納される。入力ＩＦ番号のフィールド４６にはフレームが入力された入力インターフェース＃１〜＃Ｎの番号（入力インターフェース＃ｉから入力されたものであれば“ｉ”）が格納される。シーケンス番号のフィールド４８には各セグメントに付された入力インターフェースごとの通し番号が格納される。
【００２０】
ＬＩＵカード２０，２２，２４，２６の各入力インターフェース＃１〜＃Ｎの装置内ヘッダ挿入部４２は、出力インターフェース＃１〜＃Ｎからの情報に基づき装置内ヘッダ４３の読出規制情報のフィールド５０に情報を設定する。読出規制情報については後に詳述する。
【００２１】
入力インターフェース＃１〜＃Ｎからスイッチ部２８に入力されたセグメントはセグメント多重部５４において１本のラインに多重化される。そして、多重化されたセグメントのそれぞれについて、セグメント多重化５４から書込ポインタ供給部６２へポインタ要求が発行される。書込ポインタ供給部６２は、セグメント発生部５４からの要求に応じて、各セグメントを共有バッファ部５６に格納するときの格納位置を決定し、決定された格納位置を示すポインタを各セグメントについて供給する。宛先・読出規制検出部５８は各セグメントの装置内ヘッダ４３内の出力ＩＦ番号４４と読出規制情報５０を検出する。検出された読出規制情報はスケジューラ部６４へ転送される。各セグメントは、共有バッファ部５６の、ポインタが示す位置に格納され、ポインタはそのセグメントの出力ＩＦ番号別にポインタ格納部６０にＦ１ＦＯキューの形で格納される。
【００２２】
スケジューラ部６４は所定のスケジュールに従ってポインタ格納部６０を参照し、参照したキューにポインタが格納されていればそれを読み出して共有バッファ部５６へ転送する。共有バッファ部５６では、ポインタが示す格納位置からセグメントが読み出され、宛先出力インターフェース毎に設けられた装置内ヘッダ更新部６６へ転送される。このとき読み出すべきセグメントがなければ無効データを装置内ヘッダ更新部６６へ転送する。読出規制情報に基づくスケジューラ部６４の制御については後述する。
【００２３】
宛先出力インターフェースごとに設けられている装置内ヘッダ更新部６６は、ポインタ格納部６０の同じ出力インターフェースのキューを参照することによって、当該宛先出力インターフェースについて、現在共有バッファ部５６に滞留しているセグメントの数を検出する。そして、共有バッファ部５６からのセグメントの「バッファ内セグメント数」のフィールドに、検出されたセグメント数を設定してセグメントを宛先出力インターフェースへ転送する。
【００２４】
装置内ヘッダ更新部６６では、転送すべきセグメントがなくスケジューラ部６４から無効データが転送される場合でもアイドルセグメントを生成し、「バッファ内セグメント数」の値を設定して出力インターフェースへ転送する。
【００２５】
スイッチ３０もスイッチ部２８と同一の構成を有しており、入力インターフェース＃１〜＃Ｎから格納されるセグメントの複製に対してスイッチ部２８と同一の処理を行う。
【００２６】
ＬＩＵカード２０，２２，２４，２６の各出力インターフェース＃１〜＃Ｎに設けられるヘッダ情報抽出部７２は、スイッチ部２８から転送されるセグメントからヘッダ情報の抽出を行う。ヘッダ情報抽出部７４は、スイッチ部３０から転送されるセグメントからヘッダ情報の抽出を行う。抽出される情報のうち、「バッファ内セグメント数」の情報はセグメント数比較部７６へ送られ、「入力ＩＦ番号」および「シーケンス番号」はプロテクション部７０へ送られる。
【００２７】
プロテクション部７０は、スイッチ部２８，３０からのセグメントを一定期間バッファ（図示せず）に格納し、同じ「入力ＩＦ番号」および同じ「シーケンス番号」を持つセグメントについて、先着したものを転送し、後着のものを廃棄する。
【００２８】
セグメント数比較部７６は、ヘッダ情報抽出部７２からの「バッファ内セグメント数」とヘッダ情報抽出部７４からの「バッファ内セグメント数」とを比較し、それに基いて共用バッファ部５６からの読出規制の要否を判定する。この詳細については後述する。セグメント数比較部７６の判定結果はそれが設けられている出力インターフェース（出力インターフェース＃ｉ）と対になっている入力インターフェース（入力インターフェース＃ｉ）の装置内ヘッダ挿入部４２に与えられる。装置内ヘッダ挿入部４２はセグメント数比較部７６の判定結果に基づいて、通過するセグメントの装置内ヘッダ４３の読出規制情報５０（図４）を設定する。スイッチ部２８，３０のスケジューラ部６４では、入力ＩＦ番号がｉ（ｉ＝１・・・Ｎ）であるセグメントの読出規制情報５０に基づいて出力インターフェース＃ｉを宛先とするセグメントについて読出規制の制御を行う。例えば、入力インターフェース＃３からのセグメントが運ぶ読出規制情報は、入力インターフェース＃３と対になっている出力インターフェース＃３に設けられたセグメント数比較部７６の判定結果に基づくものであるから、これに基づいて、出力インターフェース＃３を宛先とするセグメントの読み出しを制御する。
【００２９】
この様に構成し、カード間で転送されるセグメントに制御情報を乗せて伝達することにより、新たにカードを追加することなく、スイッチ部２８の共用バッファ部５６に滞留するセグメントの数とスイッチ部３０の共用バッファ部５６に滞留するセグメントの数の差をそれぞれの宛先出力インターフェースごとに制御することができる。その代わりとして、例えば、独立して設けられた制御部が、スイッチ部２８とスイッチ部３０のポインタ格納部６０からセグメント数の情報を直接抽出し、比較して、スケジューラ部６４における読出を直接制御するよう構成することももちろん可能である。なお、各セグメントは固定長であるので、セグメント数の差を制御すれば滞留しているセグメントの量の差を制御することができ、それによって遅延時間の差を制御することができる。
【００３０】
図５は判定処理およびそれに基づく読出規制の制御の詳細の一例を示すフローチャートである。図５においてスイッチ部２８（ＳＷ０系）からセグメントを受信したとき、ヘッダ情報抽出部７２において受信したセグメントの装置内ヘッダから「バッファ内セグメント数」のデータを抽出する（ステップ１０００）。スイッチ部３０（ＳＷ１Ｉ）からセグメントを受信したとき、ヘッダ情報抽出部７４において受信したセグメントの装置内ヘッダから「バッファ内セグメント数」のデータを抽出する（ステップ１００２）。両者のセグメント数を比較し（ステップ１００４）、セグメント数の差が上限閾値を越えていれば（ステップ１００６）、どちらが多いかを比較し（ステップ１００８）、装置内ヘッダ挿入部４２において、蓄積量が少ない方のスイッチ部へ向かうセグメントの「読出制御情報」５０をオンにして少い方からのバッファの読み出しを制御もしくは停止する（ステップ１０１０，１０１２）。バッファへ入力されるセグメントのレートは両系で等しいので、蓄積量の少ない方のバッファからの読み出しを規制すればバッファに滞留するセグメント数が相対的に増加してセグメント数の差が縮まることになる。
【００３１】
ステップ１００６においてセグメント数の差が上限閾値以下であれば、下限閾値と比較し（ステップ１０１４）、セグメント数の差が下限閾値以下であれば、読出規制を解除する（ステップ１０１６）。
【００３２】
セグメント数の差が上限閾値以下で下限閾値以上であるときは、前回の規制状態を維持する（ステップ１０１８）。
【図面の簡単な説明】
【００３３】
【図１】Ｌ２スイッチのスイッチ部の冗長化を説明する図である。
【図２】実施形態に係る、スイッチ部が冗長化されたＬ２スイッチの物理的なカード構成の一例を示す図である。
【図３】図２のＬ２スイッチの機能の詳細を示す機能ブロック図である。
【図４】装置内で転送されるセグメントのフォーマットの一例を示す図である。
【図５】判定処理および読出規制の制御のフローチャートである。
【図１】
2010050903.tif 000003
【図２】
2010050903.tif 000004
【図３】
2010050903.tif 000005
【図４】
2010050903.tif 000006
【図５】
2010050903.tif 000007