(57)【要約】【課題】正規の遊技者の遊技進行にトラブルを与えず、ソフトウェア処理を複雑化することなく不正遊技行為を有効に排除できるスロットマシンを提供する。【解決手段】メダルの移動経路に沿って隣接して配置された２つのメダル通過センサの出力Ｓ１，Ｓ２に基づいて、メダルの投入を把握するよう構成され、メダルをセンサ位置に案内する閉鎖状態と、メダルをセンサ位置に案内しない開放状態とを切換え動作するブロッカーＢＫをセンサの上流側に配置し、ブロッカーＢＫより上流側に位置する基準位置でメダルを検出すると、その後の所定の許可時間ＴＷだけ、ブロッカーＢＫを閉鎖状態に制御する一方、許可時間ＴＷ以外は、ブロッカーＢＫを開放状態に制御する開閉制御回路７２を設けた。【選択図】図７
2010284203.tif 000002
【特許請求の範囲】
【請求項１】
遊技媒体の投入を受けてゲームを開始させると共に、遊技者の操作に起因して所定の停止状態が達成されると、停止状態に応じた配当が得られるよう動作する遊技機において、
遊技媒体の移動経路に沿って隣接して配置された２つのセンサの出力に基づいて、遊技媒体の投入を把握するよう構成され、
遊技媒体を前記センサ位置に案内する第１状態と、遊技媒体を前記センサ位置に案内しない第２状態とを切換えて動作する開閉部材を、前記センサの上流側に配置し、
前記開閉部材より上流側に位置する基準位置で遊技媒体を検出すると、その後の所定の許可時間だけ、前記開閉部材を第１状態に制御する一方、前記許可時間以外は、前記開閉部材を第２状態に制御する開閉制御回路を設けたことを特徴とする遊技機。
【請求項２】
前記２つのセンサの出力は、各出力に対応する２つの通過ゲート部を経由して伝送されるよう構成され、
前記開閉制御回路は、前記開閉部材を第１状態に制御するときには、前記２つの通過ゲート部を通過状態に制御する一方、開閉部材を第２状態に制御するときには、前記２つの通過ゲート部を非通過状態に制御するよう構成されている請求項１に記載の遊技機。
【請求項３】
第１状態では、開閉部材が閉鎖状態となって遊技媒体を所定姿勢に保持する一方、
第２状態では、開閉部材が開放状態となって遊技媒体を所定姿勢から転倒させることで返却口に移動させる請求項１又は２に記載の遊技機。
【請求項４】
前記２つのセンサは、単一の遊技媒体の先端部と後端部とを同時に検出できる程度に近接して配置される請求項1〜３に記載の遊技機。
【請求項５】
前記基準位置には、遊技媒体の通過に対応してＯＮ／ＯＦＦ動作する検出スイッチが配置されている請求項1〜４の何れかに記載の遊技機。
【請求項６】
前記検出スイッチは、開閉レバーが遊技媒体に押圧されて移動してＯＮ／ＯＦＦ動作するよう構成されている請求項５に記載の遊技機。
【請求項７】
前記検出スイッチは、遊技媒体の外周によって短絡される導通スイッチで構成されている請求項５に記載の遊技機。
【請求項８】
前記通過ゲート部は、３状態バッファで構成されている請求項１〜７の何れかに記載の遊技機。
【請求項９】
前記開閉制御回路は、前記基準位置に配置された検出スイッチの出力信号を受けて、所定パルス幅の検知信号を生成するパルス生成部と、前記検知信号を受けると出力電圧を漸増又は漸減させる遅延回路と、前記遅延回路の出力電圧を基準電圧と対比して、前記基準電圧を超えると出力電圧のレベルを変化させるコンパレータとを有して構成されている請求項１〜８の何れかに記載の遊技機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンピュータ装置を内蔵する電子遊技機に関し、特に、遊技媒体としてメダルを用いる回胴遊技機に好適に適用される。
【背景技術】
【０００２】
スロットマシンなどの回胴遊技機では、遊技者がメダル投入口にメダルを投入してスタートレバーを操作すると、これに応じて、回転リールの回転が開始される。そして、遊技者がストップボタンを押して回転リールを停止させたとき、停止ライン上の図柄が揃うと、その図柄に応じた配当メダルが払い出されるようになっている。
【０００３】
このようにスロットマシンでは、メダル投入を偽装するため、不正遊技者が違法器具を使用することがある。違法器具としては、例えば、板状部材の先端に発光ダイオードを配置したものが報告されており、このような板状部材をメダル投入口から挿入した状態で、発光ダーオードを適宜に点滅させることでメダル投入を偽装している。
【０００４】
そこで、かかる不正遊技を確実に排除するため、各種の提案がされている（例えば、特許文献１）。特許文献１に記載の発明では、メダル投入口と、メダル検出センサとの間に、メダルの通過を阻止するブロッカーを配置し、メダル検出センサの検出結果に基づいてメダル投入枚数をカウントしている。そして、メダル投入口をメダルが通過した後、一定時間だけブロッカーを開放状態とし、その後は、ブロッカーを閉鎖状態にする構成を採っている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−６１３３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、このような構成では、ブロッカーを閉鎖状態にすることで、挿入済みの違法器具を保持することはできても、違法器具の先端側の発光ダイオードを適宜に点滅させると、引き続き違法行為を成功させてしまうおそれがある。
【０００７】
また、メダル挿入通路は、所定時間経過後にブロッカーによって閉鎖されるので、ブロッカーがメダルを噛み込んでしまったような場合には、正規の遊技者に対しても、その後のメダル投入が阻止されてしまうおそれもある。
【０００８】
更にまた、特許文献１の構成ではソフトウェア負担が増加して、ソフトウェア処理が煩雑化する。そもそも、万が一の不正遊技のために、煩雑なソフトウェア処理を繰返して無駄な時間を浪費するより、その時間を有効利用して、複雑高度な遊技演出を実現するべきである。
【０００９】
本発明は、上記の問題点に鑑みてなされたものであって、正規の遊技者の遊技進行にトラブルを与えず、且つ、ソフトウェア処理を複雑化することなく不正遊技行為を有効に排除できる遊技機を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記の目的を達成するため、本発明は、遊技媒体の投入を受けてゲームを開始させると共に、遊技者の操作に起因して所定の停止状態が達成されると、停止状態に応じた配当が得られるよう動作する遊技機において、遊技媒体の移動経路に沿って隣接して配置された２つのセンサの出力に基づいて、遊技媒体の投入を把握するよう構成され、遊技媒体を前記センサ位置に案内する第１状態と、遊技媒体を前記センサ位置に案内しない第２状態とを切換え動作する開閉部材を、前記センサの上流側に配置し、前記開閉部材より上流側に位置する基準位置で遊技媒体を検出すると、その後の所定の許可時間だけ、前記開閉部材を第１状態に制御する一方、前記許可時間以外は、前記開閉部材を第２状態に制御する開閉制御回路を設けたことを特徴とする。なお、本発明において、「遊技媒体の投入を受けてゲームを開始させる」とは、遊技媒体の擬似的投入も含む概念である。
【００１１】
何れにしても、本発明では、開閉部材を開閉制御するためのソフトウェア処理が不要となるので、その時間を有効利用して、より複雑高度な遊技演出を実現することができる。
【００１２】
前記２つのセンサの出力は、各出力に対応する２つの通過ゲート部を経由して伝送されるよう構成するのが好ましく、この場合には、前記開閉制御回路は、前記開閉部材を第１状態に制御するときには、前記２つの通過ゲート部を通過状態に制御する一方、開閉部材を第２状態に制御するときには、前記２つの通過ゲート部を非通過状態に制御するよう構成されている。このような構成を採ると、本来、遊技媒体がセンサ位置に達するはずのないタイミングでは、センサ出力が伝送されないので、違法行為が発生しているか否かを一々判定する必要がなく、ソフトウェア処理が簡素化される。
【００１３】
なお、開閉部材が第２状態である時に、２つのセンサの何れかの出力が、アクティブレベル（遊技媒体を検出したレベル）であることを検知する異常検知回路を設けるだけで、違法遊技を検出することができる。なお、このような場合には、通過ゲート部は必ずしも必須ではない。
【００１４】
好ましくは、第１状態では、開閉部材が閉鎖状態となって遊技媒体を所定姿勢に保持する一方、第２状態では、開閉部材が開放状態となって遊技媒体を所定姿勢から転倒させることで返却口に移動させるべきである。このような構成を採ると、遊技媒体の噛み込みを確実に防止することができる。
【００１５】
前記２つのセンサは、単一の遊技媒体の先端部と後端部とを同時に検出できる程度に近接して配置されるのが好ましく、また、前記基準位置には、遊技媒体の通過に対応してＯＮ／ＯＦＦ動作する検出スイッチが配置されるのが好ましい。ここで、前記検出スイッチは、開閉スイッチが遊技媒体に押圧されて移動してＯＮ／ＯＦＦ動作するよう構成されているか、或いは、遊技媒体の外周によって短絡される導通スイッチで構成されているのが好ましい。特に、後者の場合には、違法器具でON動作させることが容易でないので、違法器具によって開閉部材を第１状態に変化させることが困難となる。
【００１６】
前記通過ゲート部は、好ましくは、３状態バッファで構成され、その出力は、好ましくは、プルダウンされている。また、前記開閉制御回路は、前記基準位置に配置された検出スイッチの出力信号を受けて、所定パルス幅の検知信号を生成するパルス生成部と、前記検知信号を受けると出力電圧を漸増又は漸減させる遅延回路と、前記遅延回路の出力電圧を基準電圧と対比して、前記基準電圧を超えると出力電圧のレベルを変化させるコンパレータとを有して構成されているのが効果的である。
【発明の効果】
【００１７】
上記した本発明によれば、正規の遊技者の遊技進行にトラブルを与えず、且つ、ソフトウェア処理を複雑化することなく不正遊技行為を有効に排除することができる。
【図面の簡単な説明】
【００１８】
【図１】実施例に係るスロットマシンの正面図である。
【図２】図１のスロットマシンの右側面図と平面図である。
【図３】スロットマシンの前面パネルを背面から図示した図面である。
【図４】スロットマシンの本体ケースの内部正面図である。
【図５】図１のスロットマシンの回路構成を示すブロック図である。
【図６】主制御基板の回路構成を示すブロック図である。
【図７】開閉制御回路の回路構成を説明する図面である。
【図８】開閉制御回路の動作を説明するタイムチャートである。
【図９】開閉制御回路の動作を説明する別のタイムチャートである。
【図１０】主制御部におけるメインルーチンを説明するフローチャートである。
【図１１】主制御部におけるタイマ割込みルーチンと電源効果割込みルーチンとを示すフローチャートである。
【発明を実施するための形態】
【００１９】
以下、実施例に基づいて本発明を更に詳細に説明する。図１〜図４は、実施例に係るスロットマシンＡＭＵを図示したものである。本スロットマシンＡＭＵは、矩形箱状の本体ケース１と、各種の遊技部材を装着した前面パネル２とが、ヒンジ３を介して連結され、前面パネル２が本体ケース１に対して開閉可能に構成されている（図２）。そして、図１は前面パネル２の正面図、図２はスロットマシンＡＭＵの右側面図（ａ）と平面図（ｂ）、図３は前面パネル２の背面図、図４は本体ケース１の内部正面図を示している。
【００２０】
図４に示す通り、本体ケース１の略中央には、３つの回転リール４ａ〜４ｃを備える図柄回転ユニット４が配置され、その下側に、メダル払出装置５が配置されている。メダル払出装置５には、メダルを貯留するメダルホッパー５ａと、払出モータＭと、メダル払出制御基板５５と、払出中継基板６３と、払出センサ（不図示）などが設けられている。ここで、メダルは、払出モータＭの回転に基づいて、払出口５ｂから図面手前に向けて導出される。なお、限界量を越えて貯留されたメダルは、オーバーフロー部５ｃを通して、補助タンク６に落下するよう構成されている。
【００２１】
上記のメダル払出装置５に隣接して電源基板６２が配置され、また、図柄回転ユニット４の上部に主制御基板５０が配置され、主制御基板５０に隣接して回胴設定基板５４が配置されている。なお、図柄回転ユニット４の内部には、回胴ＬＥＤ中継基板５８と回胴中継基板５７とが設けられ、図柄回転ユニット４に隣接して外部集中端子板５６が配置されている。
【００２２】
図１に示すように、前面パネル２の上部には液晶表示ユニット７が配置され、その下部には、回転リール４ａ〜４ｃに対応する３つの表示窓８ａ〜８ｃが配置されている。そして、表示窓８ａの左側には、遊技状態を示すＬＥＤ群９が設けられ、その下方には、遊技成果として払出されるメダル数を表示する払出表示部１０や、クレジット状態のメダル数を表示する貯留数表示部１１が設けられている。
【００２３】
前面パネル２の中央には、メダルを投入するメダル投入口１２が設けられ、これに隣接して、メダル投入口１２に詰まったメダルを返却させるための返却ボタン１３が設けられている。また、クレジット状態のメダルを払出すクレジット精算ボタン１４と、メダル投入口１２へのメダル投入に代えてクレジット状態のメダルを擬似的に一枚投入する投入ボタン１５と、クレジット状態のメダルを擬似的に三枚投入するマックス投入ボタン１６とが設けられている。
【００２４】
これらの遊技部材の下方には、回転リール４ａ〜４ｃの回転を開始させるスタートレバー１７と、回転中の回転リール４ａ〜４ｃを停止させるためのストップボタン１８ａ〜１８ｃが設けられている。その他、前面パネル２の下方には、メダルを蓄える横長の受け皿１９と、払出装置５の払出口５ｂに連通するメダル導出口２０とが設けられている。なお、メダル導出口２０の左右にはスピーカＳＰが配置されている。
【００２５】
図３に示すように、前面パネル３の裏側には、メダル投入口１２に投入されたメダルの選別を行うメダル選別装置２１と、メダル選別装置２１により不適正と判別されたメダルをメダル導出口２０に案内する返却通路２２とが設けられている。また、前面パネル３の裏側上部には、演出制御基板５１、演出インタフェイス基板５２、及び液晶制御基板６１などを収容する基板ケース２３が配置されている。そして、メダル選別装置２１の上部には、図１に示す各種の遊技部材と主制御基板５０との間の信号を中継する遊技中継基板５３が設けられている。
【００２６】
図５は、実施例に係るスロットマシンＡＭＵの回路構成を示すブロック図である。図示の通り、このスロットマシンＡＭＵは、回転リール４ａ〜４ｃを含む各種の遊技部材の動作を制御する主制御基板５０と、主制御基板５０から受けた制御コマンドに基づいて演出動作を実現する演出制御基板５１と、交流電圧（２４Ｖ）を直流電圧（５Ｖ，１２Ｖ，２４Ｖ）に変換して装置各部に供給する電源基板６２とを中心に構成されている。
【００２７】
主制御基板５０は、演出制御基板５１に対して、スピーカＳＰによる音声演出、ＬＥＤランプや冷陰極線管放電管によるランプ演出、及び、液晶表示ユニット７による図柄演出を実現するための制御コマンドを出力している。そして、演出制御基板５１は、演出インタフェイス基板５２を通して、液晶制御基板６１に接続されており、液晶制御基板６１は、液晶表示（ＬＣＤ）ユニット７における図柄演出を実現している。
【００２８】
演出制御基板５１は、演出インタフェイス基板５２と共に、ＬＥＤ基板５９やインバータ基板６０や回胴ＬＥＤドライブ基板５８を経由して、各種のＬＥＤや冷陰極線管放電管におけるランプ演出を実現している。また、演出制御基板５１は、演出インタフェイス基板５２を通してスピーカＳＰを駆動して音声演出を実現している。
【００２９】
主制御基板５０は、遊技中継基板５３を通して、スロットマシンの各種遊技部材に接続されている。具体的には、スタートレバー１７の始動スイッチ、ストップボタン１８ａ〜１８ｃの停止スイッチ、投入ボタン１５，１６の投入スイッチ、清算ボタン１４の清算スイッチ、レバー検知センサＳＷ、第１と第２のメダル通過センサＳＮ１，ＳＮ２（ＰＨ１，ＰＨ２）、ブロッカーＢＫを開閉するソレノイドＳＬ、及び、各種ＬＥＤ素子９〜１１などに接続されている。
【００３０】
本実施例のブロッカーＢＫは、メダルの移動通路に沿って保持板を配置して構成されている（図７（ａ））。この保持板は、ソレノイドＳＬの通電に対応して開閉されるよう構成され、ソレノイドＳＬが通電されていない定常状態では保持板が開放状態となっている。一方、ソレノイドＳＬの通電時には、保持板が閉鎖されることで、移動中のメダルを略直立状態で保持する。
【００３１】
図７（ａ）に示す通り、メダル投入口１２に投入されたメダルは、レバー検知センサＳＷ→ブロッカーＢＫ→メダル通過センサＳＮ１→メダル通過センサＳＮ２の経路で移動する。
【００３２】
投入されたメダルは、その板面がやや傾斜した略直立姿勢で、レバー検知センサＳＷの位置からブロッカーＢＫの位置に誘導される。そのため、その時にブロッカーＢＫ（保持板）が開放状態であると、メダルの略直立姿勢が維持できないことで、メダルが返却通路２２に落下する。一方、ブロッカーＢＫが閉鎖状態であると、メダルは、転倒することなくメダル通過センサＳＮ１の位置に到達する。
【００３３】
レバー検知センサＳＷは、弾発レバーと、弾発レバーで開閉される開閉接点とを有して構成されている。そして、メダル通過時に、メダル板面が弾発レバーを押圧することで開閉接点がＯＦＦ状態からＯＮ状態に遷移し、メダル通過後、開閉接点がＯＦＦ状態に自動復帰するよう構成されている（図６参照）。
【００３４】
メダル通過センサＳＮ１，ＳＮ２は、メダルの移動方向に連続して設けられた２つのフォトインタラプタＰＨ１、ＰＨ２で構成されている。そして、各フォトインタラプタＰＨ１、ＰＨ２は、検査光を発光する発光ダイオードと、検査光を受けるフォトトランジスタとで構成され、メダルが検査光を遮光するよう通過する。そのため、フォトトランジスタからの検出信号Ｓ１，Ｓ２は、検査光が遮光されない定常状態ではＯＮ状態（Ｌレベル）であり、検査光が遮光されるメダル通過時にだけＯＦＦ状態（Ｈレベル）となる。そして、検査光がメダルによって遮断される回数をカウントすることで、投入されたメダルの枚数を把握するようにしている。なお、メダル通過センサＳＮ１，ＳＮ２は、同一メダルの先端部と後端部とを同時に検出できる程度に近接して配置されている。この近接配置は、後述する防犯上の意味を持っている。
【００３５】
図５に示す通り、主制御基板５０は、回胴中継基板５７を経由して、回転リール４ａ〜４ｃを回転させる３つのステッピングモータ、及び、回転リール４ａ〜４ｃの基準位置を検出するためのインデックスセンサに接続されている。そして、ステッピングモータを駆動又は停止させることによって、回転リール４ａ〜４ｃの回転動作と、目的位置での停止動作を実現している。
【００３６】
主制御基板５０は、払出中継基板６３を通してメダル払出装置５にも接続されている。メダル払出装置５には、メダル払出制御基板５５と、メダル払出センサと、払出モータＭとが設けられており、メダル払出制御基板５５は、主制御基板５０からの制御コマンドに基づいて払出モータＭを回転させて、所定量のメダルを払出している。
【００３７】
その他、主制御基板５０は、外部集中端子板５６と、回胴設定基板５４にも接続されている。外部集中端子板５６は、例えばホールコンピュータＨＣに接続されており、主制御基板５０は、外部集中端子板５６を通して、メダルの投入枚数やメダルの払出枚数などを出力している。また、回胴設定基板５４は、係員が設定した確率的なメダル払出枚数の設定値を示す設定キー信号などを出力している。
【００３８】
図６は、主制御基板５０の回路構成を図示したものであり、特に、主制御基板５０と、レバー検知センサＳＷ、ブロッカーソレノイドＳＬ、メダル通過センサＳＮ１及びメダル通過センサＳＮ２との接続関係を示している。図示の通り、レバー検知センサＳＷと、メダル通過センサＳＮ１，ＳＮ２と、ブロッカーソレノイドＳＬとは、遊技中継基板５３を経由して、主制御基板５０のインタフェイス回路６８に接続されている。インタフェイス回路６８には、開閉制御回路７２と出力回路７３とが設けられ、各センサからの検出信号Ｓ０，Ｓ１，Ｓ２に基づいて、ソレノイドＳＬを制御してブロッカーＢＫを適宜に開閉している。また、ワンチップマイコン６４への信号伝送についても適宜に制御しているが、これらの動作については更に後述する。
【００３９】
図６に示す通り、レバー検知センサＳＷには電流制限抵抗ｒ２が接続され、レバー検知センサＳＷの両端電圧が、プルアップ抵抗ｒｐが接続されたインバータＧＴを経由して出力されるようになっている。インバータＧＴの出力Ｓ０は、弾発レバーが押圧されない定常状態ではＬレベルであって、弾発レバーが押圧されるメダル検知時だけがＨレベルとなる。
【００４０】
メダル通過センサＳＮ１，ＳＮ２（フォトインタラプタＰＨ１，ＰＨ２）のフォトダイオードにも電流制限抵抗ｒ１が接続され、コレクタ抵抗ｒｃが接続されたフォトトランジスタから検出信号Ｓ１，Ｓ２が出力される。メダル投入口１２から投入されたメダルは、フォトインタラプタＰＨ１，ＰＨ２を遮光して通過するので、このメダル通過時だけ、各センサからは、Ｈレベルの検出信号Ｓ１，Ｓ２が出力される。そして、インバータＧの出力信号Ｓ０と、メダル通過センサの検出信号Ｓ１，Ｓ２は、開閉制御回路７２に供給されている。
【００４１】
ところで、主制御基板５０は、ワンチップマイコン６４と、８ｂｉｔパラレルデータを入出力するＩ／Ｏポート回路６５と、ハードウェア的に乱数値を生成するカウンタ回路６６と、演出制御基板５１などの外部基板とのインタフェイス回路とを中心に構成されている。ここで、ワンチップマイコン６４は、Ｚ８０相当品のＣＰＵコア６４ａ、ＲＯＭ、ＲＡＭなどの他に、ＣＴＣ(Counter/Timer Circuit)６４ｂや、割込みコントローラ６４ｃなどを内蔵している。
【００４２】
ＣＴＣ６４ｂは、８ｂｉｔのカウンタやタイマを集積した回路であり、Ｚ８０システムに、周期的割り込みや一定周期のパルス出力作成機能（ビットレートジェネレータ）や時間計測の機能を付与するものである。そこで、本実施例では、ＣＴＣ６４ｂを利用して、Ｚ８０ＣＰＵ６４ａに１．５ｍＳ程度の時間間隔でタイマ割込みをかけている。
【００４３】
インタフェイス回路としては、電源回路とのインタフェイス回路６７、遊技中継基板５３とのインタフェイス回路６８と、回胴モータ駆動回路６９と、演出制御基板と５１のインタフェイス回路７０などが設けられている。そして、電源降下時には、インタフェイス回路６７を通して、Ｚ８０ＣＰＵ６４ａに電圧降下割込みをかけている。なお、回胴モータ駆動回路６９は、回転リール４ａ〜４ｃのステッピングモータの駆動信号を生成する回路であり、インタフェイス回路７０は、演出制御基板５１に制御コマンドを出力するための８ビットパラレルポートである。
【００４４】
図７（ｃ）は、開閉制御回路７２を具体的に示す回路図である。開閉制御回路７２は、レバー検知センサＳＷの出力信号Ｓ０を受けて、所定パルス幅の検知パルスＤＴを生成するパルス生成部８０と、検知パルスＤＴを受けた後に、出力電圧を０Ｖから漸増させる遅延回路８１と、遅延回路８１の出力電圧を基準電圧Ｅｒと対比する比較回路８２と、メダル通過センサの出力信号Ｓ１，Ｓ２を通過させるか否かを制御する３状態バッファＢＵＦとを有して構成されている。
【００４５】
パルス生成部８０は、レバー検知センサＳＷの検出信号Ｓ０を受けるＮＯＴゲートＧ１と、ＮチャンネルＭＯＳトランジスタＱ１と、コンデンサＣ１及び抵抗Ｒ１が直列接続された充電回路と、ＮＯＴゲートＧ２と、ＮＯＴゲートＧ２の出力と検出信号Ｓ０とを受けるＡＮＤゲートＧ３とで構成されている。そして、ＮＯＴゲートＧ１の出力が、トランジスタＱ１のゲート端子に供給され、トランジスタＱ１のドレイン端子とソース端子の間に、コンデンサＣ１が接続されている。なお、コンデンサＣ１と抵抗Ｒ１の時定数（＝Ｃ１＊Ｒ１）は、検出信号Ｓ０のパルス幅より十分に小さい値に設定されている。
【００４６】
パルス生成部８０は、上記の通りに構成されているので、レバー検知センサＳＷの検出信号Ｓ０がＬレベル（定常状態）であって、ＮＯＴゲートＧ１の出力がＨレベルであると、トランジスタＱ１がＯＮ動作してコンデンサＣ１の両端電圧はＬレベルとなる。そのため、定常状態では、ＮＯＴゲートＧ２の出力がＨレベルである（図７（ｂ）参照）。
【００４７】
この定常状態で、レバー検知センサＳＷの検出信号Ｓ０がＨレベルに変化して、ＮＯＴゲートＧ１の出力がＬレベルに遷移すると、トランジスタＱ１がＯＦＦ状態に遷移することで、コンデンサＣ１の充電動作が開始される。先に説明した通り、充電回路の時定数（Ｃ１＊Ｒ１）は適宜に小さい値に設定されているので、コンデンサＣ１の両端電圧は素早く増加してＨレベルとなり、これに対応してＮＯＴゲートＧ２の出力はＬレベルとなる。したがって、ＮＯＴゲートＧ２の出力は、レバー検知センサＳＷの検出信号Ｓ０を若干の遅延時間τだけ遅延させた波形となる。そのため、ＡＮＤゲートＧ３の出力は、パルス幅τの正パルス波となる（図７（ｂ）参照）。
【００４８】
上記の通りに動作するパルス生成部８０が出力する検知パルスＤＴを受ける遅延回路８１は、ＮチャンネルＭＯＳトランジスタＱ２と、コンデンサＣ２及び抵抗Ｒ２が直列接続された充電回路とで構成されている。図示の通り、検知パルスＤＴは、トランジスタＱ２のゲート端子に供給され、トランジスタＱ２のドレイン端子とソース端子の間に、コンデンサＣ２が接続されている。コンデンサＣ２と抵抗Ｒ２の時定数（＝Ｃ２＊Ｒ２）は、レバー検知センサＳＷで検出されたメダルが、ブロッカーＢＫに誘導されて、メダル通過センサＳ２を通過し終わるまでの時間に対応して、十分に大きい値に設定されている。
【００４９】
比較回路８２は、分圧抵抗Ｒ３，Ｒ４と、コンパレータＣＭＰとで構成されている。そして、コンパレータＣＭＰの（＋）端子には、コンデンサＣ２の両端電圧が供給され、（−）端子には、電源電圧Ｖｃｃを分圧した基準電圧Ｅｒが供給されている。基準電圧Ｅｒは、分圧抵抗Ｒ３，Ｒ４に基づいて、Ｖｃｃ＊Ｒ４／（Ｒ３＋Ｒ４）となる。
【００５０】
遅延回路８１と比較回路８２は、上記の通りに構成されている。そのため、遅延回路８１が検知パルスＤＴを受けた後、コンデンサＣ２の充電電圧が基準電圧Ｅｒを上回らない限り、比較回路８２の出力は、Ｌレベルである。一方、コンデンサＣ２の充電電圧が、基準電圧Ｅｒを上回ると、比較回路８２の出力がＨレベルに遷移する。
【００５１】
したがって、比較回路８２の出力は、コンデンサＣ２及び抵抗Ｒ２による時定数（Ｃ２＊Ｒ２）で決まる一定時間（許可時間ＴＷ）だけＬレベルとなり、それ以外はＨレベルを維持することになる。先に説明した通り、時定数Ｃ２＊Ｒ２は、レバー検知センサＳＷで検出されたメダルが、メダル通過センサＳ２を通過し終わるまでに要する時間に対応して決定されており、具体的には、レバー検知センサＳＷを通過したメダルがメダル通過センサＳ２を通過し終わるまで、比較回路８２の出力がＬレベルを維持するよう構成されている。
【００５２】
上記の通りに動作する比較回路８２の出力は、Ｉ／Ｏポート回路６５から出力される制御信号ＣＴＬと共に、ＯＲゲートＧ４に供給されている。この制御信号ＣＴＬは、貯留メダル数が５０枚を超えた場合や、回転リールが回転している遊技動作中などにメダルの受付を拒否するための信号であり、定常状態ではＬレベルであるが、受付拒否タイミングにはＨレベルとなる。
【００５３】
ＯＲゲートＧ４の出力は、遅延回路８１の出力がＨレベルであるか、或いは、制御信号ＣＴＬがＨレベルであるかの何れかの条件下でＨレベルとなるので、これを言い換えると、受付拒否タイミングでなく、且つ、遅延回路８１の出力がＬレベルの場合だけＯＲゲートＧ４の出力がＬレベルとなる。
【００５４】
ＯＲゲートＧ４の出力は、ソレノイド用の駆動パルスＤＲとして出力回路（ドライバー）７３に供給され、電流増幅されてブロッカー用のソレノイドＳＬに供給される。したがって、ＯＲゲートＧ４が出力する駆動パルスＤＲがＬレベルの場合だけ、ソレノイドＳＬが通電状態となる。先に説明した通り、ソレノイドＳＬが通電状態となると、ブロッカーＢＫが閉鎖状態となり、略直立姿勢のメダルが保持されて、メダル通過センサＳ１，Ｓ２の位置までメダルが誘導される。
【００５５】
また、この実施例では、ＯＲゲートＧ４が出力する駆動パルスＤＲは、３状態バッファＢＵＦの制御端子に供給されている。この３状態バッファＢＵＦは、その制御端子がＬレベルであると、メダル通過センサからの検出信号Ｓ１，Ｓ２を同位相で通過させるよう構成されている。一方、制御端子がＨレベルであると、出力端子がハイインピーダンス（Ｈｉ−Ｚ）状態となるが、出力端子がプルダウン抵抗Ｒｄで終端されているので、実際には、Ｌレベルを出力する。
【００５６】
図８は、開閉制御回路７２の動作内容を説明するタイムチャートである。図８（ａ）に示す通り、レバー検知センサＳＷがメダルを検知するタイミングＴ０で、検出信号Ｓ０が立上がる。すると、パルス生成部８０が前述の通りに動作して、パルス幅τの検知パルスＤＴを出力する（図８（ｄ））。
【００５７】
また、検知パルスＤＴが立上がるタイミングＴ０では、トランジスタＱ２がＯＮ動作することで、コンパレータＣＭＰの（＋）端子が０Ｖとなるので、コンパレータＣＭＰの出力はＬレベルとなる（図８（ｆ）参照）。制御信号ＣＴＬは、定常状態ではＬレベルであるので、タイミングＴ０以降は、駆動パルスＤＲがＬレベルとなり、ソレノイドＳＬが通電される。そのため、ブロッカーＢＫが閉鎖状態となって、通過するメダルの略直立姿勢が保持される。また、駆動パルスＤＲがＬレベルであることから、３状態バッファＢＵＦも動作状態となり、メダル通過センサＳＮ１，ＳＮ２からの検出信号Ｓ１，Ｓ２は、Ｉ／Ｏポート回路６５の入力ポートに伝送される。
【００５８】
タイミングＴ０で立上がった検知パルスＤＴは、タイミングＴ１で立下がる（図８（ｄ））。そのため、タイミングＴ１以降は、コンデンサＣ２の充電が開始される（図８（ｅ）参照）。先に説明した通り、時定数Ｃ２＊Ｒ２は、十分に大きい値に設定されているので、コンデンサＣ２の両端電圧は、レバー検知センサＳＷをＯＮ動作させたメダルが、メダル通過センサＳ１，Ｓ２を通過し終わるまで（充電完了時間ＴＷ）は、基準電圧Ｅｒを上回ることがない。したがって、メダル通過センサからの検出信号Ｓ１，Ｓ２は、３状態バッファＢＵＦで阻止されることなくＩ／Ｏポート回路６５に伝送され、ワンチップマイコン６４は、Ｉ／Ｏポート回路６５から検出信号Ｓ１，Ｓ２を取得することができる。
【００５９】
コンデンサＣ２の両端電圧は、図８（ｅ）に示す通りに漸増を続けるので、メダル通過センサの検出信号Ｓ２の立下りタイミングＴ２を経過した後、タイミングＴ３では、基準電圧Ｅｒを上回る。すると、コンパレータＣＭＰの出力がＬレベルからＨレベルに遷移することで、駆動パルスＤＲもＨレベルに遷移し、ソレノイドＳＬが非通電状態となり、ブロッカーＢＫは開放状態となる。また、駆動パルスＤＲがＨレベルに遷移することで、３状態バッファＢＵＦもＨｉ−Ｚ状態となり、メダル通過センサからの検出信号Ｓ１，Ｓ２がＩ／Ｏポート回路６５の入力ポートに伝送されることはない。
【００６０】
もっとも、続いて投入されたメダルが、レバー検知センサＳＷで検出されると（タイミングＴ４）、その後は、Ｔ０〜Ｔ３と同様の動作を経て、メダル通過センサからの検出信号Ｓ１，Ｓ２が、３状態バッファＢＵＦで阻止されることなくＩ／Ｏポート回路６５に伝送され、ワンチップマイコン６４が検出信号Ｓ１，Ｓ２を取得する。
【００６１】
図８では、３枚のメダルが投入された状態を図示しているが、３枚のメダルの通過を把握した後は（タイミングＴ５）、コンパレータＣＭＰの出力がＨレベルを維持する。そのため、ブロッカーＢＫは開放状態となり、３状態バッファＢＵＦはＨｉ−Ｚ状態となるので、仮に、検出信号Ｓ１，Ｓ２が生じても、これがＩ／Ｏポート回路６５に伝送されることはない。したがって、違法器具を使用して違法な検出信号Ｓ１，Ｓ２を発生させても、そのような検出信号Ｓ１，Ｓ２が、ワンチップマイコン６４に取得される可能性はなく違法行為は成功しない。
【００６２】
図９は、３枚のメダルが、互いに近接して連続投入された状態を示している。このような場合には、コンパレータＣＭＰがＬレベルを維持する充電完了時間ＴＷが満了するまでに、次のメダルがレバー検知センサＳＷに検出される。しかし、レバー検知センサＳＷがＯＮ動作した瞬間に、コンデンサＣ２の電荷が瞬間的に放電され、その後、遅延時間τの後に、コンデンサＣ２の充電動作が再開されるので、何ら問題が生じない（図９（ｅ）参照）。
【００６３】
また、何らかのトラブルで、メダルが移動通路をゆっくり移動して充電完了時間ＴＷの時間内にメダル通過センサＳ１，Ｓ２に到達できない可能性もある。しかし、本発明では、充電完了時間ＴＷを超えた後は、ブロッカーが定常的に開放状態となり、メダルを拘束しないので、そのメダルは返却通路２２に返却されるので全く問題が生じない。また、ブロッカーは、定常的に開放状態であるので、メダルが移動通路に拘束されて詰まる可能性は事実上皆無である。この点、引用文献１の構成のように、ブロッカーを完全閉鎖状態に制御すると、メダルを噛み込む可能性が否定できず、メダル詰まりのトラブルが避けられない。
【００６４】
ところで、ワンチップマイコン６４は、１．５ｍＳ程度の時間間隔で起動されるタイマ割込み処理によって検出信号Ｓ０，Ｓ１，Ｓ２を取得している。そして、検出信号Ｓ０，Ｓ１，Ｓ２のレベル変化の時間的推移に基づいて、以下の状態を検出するとエラー報知をして違法行為の排除に万全を期している。
【００６５】
［エラー判定１］検出信号Ｓ０を取得することなく、検出信号Ｓ１，Ｓ２を得たとき
［エラー判定２］検出信号Ｓ１，Ｓ２が同時にＯＮ状態となるとき
［エラー判定３］検出信号Ｓ１より先に検出信号Ｓ２がＯＮ状態となったとき
［エラー判定４］検出信号Ｓ１がＯＮ状態、且つ、検出信号Ｓ２がＯＦＦ状態で、検出信号Ｓ１がＯＦＦ状態に遷移したとき
［エラー判定５］検出信号のＯＮ状態と検出信号Ｓ２のＯＦＦ状態が、所定時間以上継続したとき
［エラー判定６］検出信号Ｓ１がＯＮ状態、且つ検出信号Ｓ２がＯＮ状態で、検出信号Ｓ２がＯＦＦ状態に遷移したとき
［エラー判定７］検出信号Ｓ１のＯＮ状態と検出信号Ｓ２のＯＮ状態が、所定時間以上継続したとき、
［エラー判定８］検出信号Ｓ１がＯＦＦ状態、且つ検出信号Ｓ２がＯＮ状態で、検出信号Ｓ１がＯＮに遷移したとき
［エラー判定９］検出信号Ｓ１のＯＦＦ状態と検出信号Ｓ２のＯＮ状態が、所定時間以上継続したとき
［エラー判定１０］検出信号Ｓ１と検出信号Ｓ２が同時にＯＦＦ状態となるとき
【００６６】
ワンチップマイコンでは、１．５ｍＳ間隔で、上記の１０種類の判定を繰り返す必要があり、それなりに煩雑であるところ、本実施例では、ブロッカーＢＫが自動的に動作すると共に、不合理な検出信号Ｓ１，Ｓ２の伝送が自動的に阻止されるので、ワンチップマイコンの制御負担が大きく改善される。
【００６７】
図１０〜図１１は、主制御部５０が実行する制御プログラムを説明するフローチャートである。主制御部５０の制御プログラムは、電源投入時に開始されるメイン処理（図１０）と、ＣＴＣからの定時割込みで起動されるタイマ割込み処理（図１１（ａ））と、電源降下時に電源基板６２からの割込み信号ＩＮＴで起動される電圧降下割込み処理（図１１（ｂ））とで構成されている。ここで、タイマ割込み、及び電圧降下割込みは、共にマスク可能な割込みであり(maskable interrupt)、本実施例ではＮＭＩ(non-maskable interrupt)を使用していない。
【００６８】
先ず、図１０のメイン処理から説明すると、電源が投入されると初期処理（ＳＴ１）の後、ＲＡＭのワークエリアをクリアする（ＳＴ２）。次に、満杯検知用金具のＯＮ／ＯＦＦ状態を監視し、満杯状態であればエラー処理を行う（ＳＴ３）。満杯検知用金具は、補助タンク６に設けられた一対の導通センサＦＬ１，ＦＬ２であり、これらがメダルによって導通されているか否かで満杯状態を検出している。
【００６９】
次に、メダル投入口１２から実際に投入されたメダル、及び、投入ボタン１５、１６の押下によって擬似的に投入されたメダルについてのメダル投入処理を行う（ＳＴ４）。具体的には、投入されたメダルの検出処理や、メダル枚数を判定する処理や、上記したエラー判定処理を含んでいる。
【００７０】
メダル投入処理（ＳＴ４）の後、カウンタ回路６６のカウンタ値に基づいて乱数値を抽出し（ＳＴ５）、今回のゲームの当否を決定するため、乱数値に基づいた抽選処理を行う（ＳＴ６）。抽選処理で決定される当選状態には、例えば、最高価値のＢＢ（ビッグボーナス）当り、次に価値の高いＲＢ（レギュラーボーナス）当り、２〜１５枚程度の配当メダルが払出されるフルーツ図柄当り、再ゲームが可能なリプレイゲーム当りなどが設けられている。
【００７１】
次に、回転リール４ａ〜４ｃを回転させるための準備作業を行い、タイマ割込みによる回転リール４ａ〜４ｃの回転を可能にし（ＳＴ７）、その後、ストップボタン１８ａ〜１８ｃが押されたら、対応する回転リール４ａ〜４ｃを停止させる回胴停止処理を行う（ＳＴ８）。そして、全ての回転リールが停止したら、有効な停止ライン上に、当選図柄が揃ったか否かが判定され（ＳＴ９）、必要数のメダルが払出される（ＳＴ１０）。
【００７２】
そして、リプレイ図柄が揃っているか否か判定され（ＳＴ１１）、リプレイ図柄が揃っている場合には、再遊技動作の開始処理（ＳＴ１２）を実行した後、ステップＳＴ２に移行する。リプレイ図柄が揃っていない場合には、ＲＢ図柄が揃っているか否か判定され、ＲＢ図柄が揃っている場合には、レギュラーボーナスの開始処理（ＳＴ１４）を実行した後、ステップＳＴ２に移行する。また、現在がレギュラーボーナスゲーム中であるか否か判定され（ＳＴ１５）、レギュラーボーナスゲーム中であれば必要な処理（ＳＴ１６）を実行した後、ステップＳＴ２に移行する。
【００７３】
一方、ステップＳＴ１５の判定がＮＯの場合には、ＢＢ図柄が揃っているか否か判定され（ＳＴ１７）、ＢＢ図柄が揃っている場合には、ビッグボーナスの開始処理（ＳＴ１８）を実行した後、ステップＳＴ２に移行する。また、現在がビッグボーナスゲーム中であるか否か判定され（ＳＴ１９）、ＮＯであれば何もしないでステップＳＴ２に移行する。一方、ビッグボーナスゲーム中であれば、ビッグボーナスゲームに必要な処理（ＳＴ２０）を実行した後、ビッグボーナスゲームの終了条件を満たすか否か判定される（ＳＴ２１）。そして、判定結果がＮＯの場合には、何もしないでステップＳＴ２に移行するが、判定結果がＹＥＳの場合には、ＢＢゲーム中に使用したＲＡＭエリアも含めワークエリアをクリアしてステップＳＴ２に移行する。
【００７４】
続いて、図１１（ａ）に示すタイマ割込み処理について説明する。なお、このタイマ割込み処理は、ワンチップマイコン６４内部のＣＴＣからのマスク可能な割込み信号に基づいて、１．５ｍＳの時間間隔で起動される。
【００７５】
タイマ割込みがかかると、ＣＰＵのレジスタを退避した後（ＳＴ３０）、ポート入力処理を行う（ＳＴ３１）。ポート入力処理では、始動スイッチ、停止スイッチ、貯留メダルスイッチ、清算スイッチ、ドアスイッチなど、スロットマシンに配置された全てのスイッチからの信号が、Ｉ／Ｏポート回路６５を通して入力される。また、ポート入力処理では、レバー検知センサＳＷやフォトインタラプタＰＨ１、ＰＨ２からの検出信号Ｓ０〜Ｓ２も、Ｉ／Ｏポート回路６５を通して入力される。そして、前記した１０種類のエラー判定の一部の処理も実行している。
【００７６】
次に、３つの回転リール４ａ〜４ｃの現在位置を常に把握するために、回胴回転制御処理が実行される（ＳＴ３２）。主制御部５０は、インデックセンサからの入力信号の入力タイミングと、その後、ステッピングモータに供給する駆動パルスの個数によって、各回転リール４ａ〜４ｃの現在位置を把握することができる。なお、回胴回転制御処理（ＳＴ３２）では、回転リール４ａ〜４ｃの起動処理や停止処理も実施しており、例えば、停止状態から定速回転まで、段階的に回転リールを加速させる駆動信号も生成している。
【００７７】
回胴回転制御処理（ＳＴ３２）が終われば、定期更新処理を実行する（ＳＴ３３）。定時更新処理とは、ワンチップマイコンに内蔵されているウォッチドッグタイマを定期的にクリアする処理である。プログラムが暴走するなどして、この定時更新処理が実行されないと、ウォッチドッグタイマが限界値までカウントアップされて、ＣＰＵコア６４ａが自動的にリセットされてプログラム暴走状態から復帰することになる。
【００７８】
次に、演出制御部５１に対して制御コマンドの１バイト分を出力する（ＳＴ３４）。１つの制御コマンドは２バイト長であるので、連続する二回のタイマ割込みで１つの制御コマンドを送信することになる。なお、制御コマンドは、主制御部５０の遊技状態を示すもので、スタートレバー１７やストップボタン１８ａ〜１８ｃが操作されたことも含んだ遊技状態が、制御コマンドによって演出制御部５１に通知される。これのような制御コマンドを受けた演出制御部５１ではＬＥＤランプを点灯させたり、効果音を発生させるべく制御動作を実行する。
【００７９】
次に、メダル情報出力処理を実行して、外部集中端子板５６に対して、例えば、各々１ビット信号であるメダル投入信号やメダル払出信号を出力する（ＳＴ３５）。このメダル投入信号や払出信号によって、ホールコンピュータＨＣは、各スロットマシンＡＭＵの投入されたメダル数や、各スロットマシンＡＭＵから払出されたメダル数を把握することができる。また、主制御部５０は、各ＬＥＤランプ群を駆動するための駆動データを、遊技中継基板５３や回胴中継基板５７に対して出力する（ＳＴ３６）。その後、退避しておいたレジスタを復帰させた後（ＳＴ３７）、ＣＰＵを割込み許可状態に設定して割込み処理を終える（ＳＴ３８）。
【００８０】
続いて、図１１（ｂ）に基づいて、電圧降下時の割込み処理を説明する。なお、このスロットマシンＡＭＵでは、遊技状態を示す各データを一時的に保存するＲＡＭのワークエリアは、電池でバックアップされており、電源電圧の降下に係わらず、少なくとも数日は記憶内容が保護されるようになっている。また、電源基板６２には電圧検出遅延ＩＣ（Ｍ５１９５７ＢＬ）が搭載されており、電源電圧が所定値を下回ると、主制御部５０に、異常信号ＡＬＭが供給され、ＣＰＵコア６４ａに割込みがかかるようになっている。また、この異常信号ＡＬＭは、Ｉ／Ｏポート回路６５を通してＣＰＵコア６４ａに入力可能に構成されている（図１１参照）。
【００８１】
したがって、電圧降下割込みでは、最初に異常信号ＡＬＭをＩ／Ｏポート回路６５から入力して、そのレベルを確認する（ＳＴ４０）。これはノイズなどによる異常割込みを排除するためであり、もし取得した異常信号ＡＬＭが電圧降下を意味しない正常値ならそのまま割込み処理を終える（ＳＴ４１）。
【００８２】
逆に、異常信号ＡＬＭが電圧降下を意味する異常値なら、レジスタを退避した後（ＳＴ４２）、スタックポインタを退避する（ＳＴ４３）。次に、電池でバックアップされるワークエリアに、所定の８ビットデータ（電源断キーワード）を格納する（ＳＴ４４）。これは、電源遮断時にレジスタ類が正しくスタック領域に格納されたことを意味するデータであり、言い換えると、電源が復旧した際に、ステップＳＴ４２，４３でＰＵＳＨ処理したデータをＰＯＰ処理して良いことを意味するデータである。
【００８３】
以上の処理が終われば、ＲＡＭをアクセス不能に設定すると共に（ＳＴ４５）、出力ポートをＯＦＦ状態に設定して（ＳＴ４６）、その後は無限ループ処理に突入する。通常は、その後電源電圧が更に降下して、主制御部５０は動作不能となる。但し、その後、電源が復旧すると、主制御部５０は、電源断キーワードを確認した後、退避処理（ＳＴ４２，ＳＴ４３）したレジスタを復帰することで遊技状態を復元することが可能となる。なお、ワークエリアのデータが、数日以上バックアップされていることは前述した通りである。
【００８４】
以上、本発明の実施例について具体的に説明したが、具体的な記載内容は特に本発明を限定する趣旨ではなく、適宜に変更可能である。特に、パルス生成回路８０や遅延回路８１は、例示した回路構成に限定されない。例えば、パルス生成回路８０は、ＣＲ遅延回路などで遅延させた検出信号Ｓ０’と、元の検出信号Ｓ０とのＮＡＮＤ出力と、元の検出信号Ｓ０とのＡＮＤ出力で生成しても良い。なお、この場合には、検知パルスＤＴは、ＤＴ＝｛ＮＯＴ（Ｓ０・Ｓ０’）｝・Ｓ０の論理関係となる。
【００８５】
なお、実施例では、発光ダイオードとフォトトランジスタとがメダル通路を隔てて対面して配置される透過型センサを使用したが、何らこれに限定されない。すなわち、発光ダイオードとフォトトランジスタとが、メダル投入通路を隔てることなく、隣接して配置される反射型センサであっても良い。
【００８６】
図７（ｃ）の実施例では、レバー検知センサＳＷの立上りエッジに基づいて、検知パルスＤＴを生成したが、例えば、レバー検知センサＳＷとは別に、その下流側に、短絡センサＳＨを配置して検知パルスＤＴを自動生成するのも好適である（図７（ａ）参照）。短絡センサＳＨは、メダルの外周で短絡される位置に配置される２つの短絡接点を有し、移動するメダルが一瞬だけ短絡接点を短絡させる。
【００８７】
このような短絡センサＳＨを設ける回路構成では、レバー検知センサＳＷの出力ではなく、短絡センサＳＨの出力が、パルス生成部８０のＮＯＴゲートＧ１に供給される。また、短絡センサＳＨは、可能な限り、メダル投入口１２から遠い位置に配置される。この実施例では、短絡センサＳＨの配置位置が、レバー検知センサよりも遠い分だけ違法器具の使用が困難となる。また、短絡センサＳＨの配置位置が、ブロッカーＢＫに近づく分だけ、Ｒ１＊Ｃ１やＲ２＊Ｃ２の時定数を小さく設定することができ、部品の小型化が図れる。
【００８８】
なお、違法器具によって短絡センサＳＨのＯＮ状態が維持されるようなことがあっても、パルス生成部８０は、短絡センサＳＨの立上りエッジから遅延時間τ後に、検知パルスＤＴを立下げるので、何ら問題が生じない。すなわち、充電完了時間ＴＷ後には、ブロッカーＢＫが開放状態になり、３状態バッファＢＵＦも非動作状態となるので、違法行為を成功させることはない。
【００８９】
また、図７（ｃ）の実施例では、３状態バッファＢＵＦを設けたが、これを省略しても良い。この場合には、不合理な検出信号Ｓ１，Ｓ２もＩＯポート回路６５に伝送されるので、例えば、検出信号Ｓ０を１回検出した後に、検出信号Ｓ１，Ｓ２を、所定回数（例えば５回）を超えて検出した場合には、ワンチップマイコン６４がエラー発生と判定する防犯機能を設けても良い。
【００９０】
もっとも、このような防犯処理を付加するとワンチップマイコン６４の制御負担が増加することは避けられない。そこで、図７（ｄ）のように、検出信号Ｓ１，Ｓ２を受けるＯＲゲートＧ５と、ＯＲゲートＧ５の出力と駆動パルスＤＲとを受けるＮＡＮＤゲートＧ６とを設け、ＮＡＮＤゲートＧ６の出力をエラー信号ＥＲＲとしてワンチップマイコン６４に伝送するのが好ましい。なお、図示例では、エラー信号ＥＲＲがＬレベルとなると、エラー報知ランプＤが点灯するようになっている。
【００９１】
本発明では、レバー検知センサＳＷがメダルを検知した後の所定時間ＴＷだけ、駆動パルスＤＲがＬレベルになる。そのため、違法行為時は、駆動パルスＤＲがＨレベルを維持しているが、この定常状態で、検出信号Ｓ１，Ｓ２の何れかがＨレベルになると、ＮＡＮＤゲートＧ６の出力がＬレベルに変化することで異常事態の発生が露見する。
【符号の説明】
【００９２】
ＳＬ            遊技機
ＰＨ１，ＰＨ２  センサ
ＴＷ            許可時間
ＢＫ            開閉部材
７２            開閉制御回路
【図１】
2010284203.tif 000003
【図２】
2010284203.tif 000004
【図３】
2010284203.tif 000005
【図４】
2010284203.tif 000006
【図５】
2010284203.tif 000007
【図６】
2010284203.tif 000008
【図７】
2010284203.tif 000009
【図８】
2010284203.tif 000010
【図９】
2010284203.tif 000011
【図１０】
2010284203.tif 000012
【図１１】
2010284203.tif 000013