(57)【要約】【課題】大電力送信時において、高温時のゲートリーク電流が増加しても、それに起因する高調波歪み特性の悪化を抑圧可能とする。【解決手段】  第１及び第２のスイッチ素子３１，３２と、第１のＤＣカットキャパシタ４１を介してのアンテナ端子１１との接続点Ａは、高周波信号通過経路のバイアス電圧供給点であって、かかる接続点Ａには、昇圧回路２１の昇圧電圧を降圧して出力するレベルシフト回路２３から電圧供給が行われるため、雰囲気温度が高温状態の際に大電力送信が行われても、従来と異なり、非導通状態にある電界効果トランジスタにおけるリーク電流増加に起因する通過経路のバイアス電圧の低下が最小限に抑制され、それと共に高調波歪み特性の悪化が抑圧されるようになっている。【選択図】図１
2010050769.tif 000002
【特許請求の範囲】
【請求項１】
複数の個別高周波入出力端子と、少なくとも１つの共通高周波入出力端子とを有し、前記複数の個別高周波入出力端子のいずれか１つと、前記共通高周波入出力端子との接続を選択的に切り替えて、所望する通過経路が形成可能に構成されてなる半導体スイッチ回路であって、
回路外部から入力された電圧をレベルシフトして前記通過経路に対するバイアス電圧として出力するよう構成されてなるレベルシフト回路を具備してなることを特徴とする半導体スイッチ回路。
【請求項２】
前記複数の個別高周波入出力端子と前記共通高周波入出力端子との間に、それぞれ配されてその導通・非導通が外部から制御可能な複数のスイッチ素子を有してなるスイッチ回路と、
外部からの制御信号に応じて、所望する通過経路の形成に必要な前記スイッチ素子を導通状態とするデコーダ回路と、
外部から供給される電源電圧を昇圧し、前記デコーダ回路へ供給する昇圧回路とを有し、
前記レベルシフト回路は、前記昇圧回路の昇圧電圧を降圧して前記通過経路のバイアス電圧として出力するよう構成されてなることを特徴とする請求項１記載の半導体スイッチ回路。
【請求項３】
前記レベルシフト回路は、前記通過経路のバイアス電圧供給点と前記昇圧回路との間において直列接続されたダイオードあるいは電界効果トランジスタ及び抵抗器と、前記ダイオードあるいは電界効果トランジスタと抵抗器の接続点とグランドとの間に接続されたキャパシタとを有してなり、前記ダイオードは、前記昇圧回路から前記通過経路のバイアス電圧供給点へ順方向となるように設けられてなることを特徴とする請求項２記載の半導体スイッチ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、移動体通信機器や高周波機器における高周波信号の伝送経路の切り替えに用いられる半導体スイッチ回路に係り、特に、高出力化、低歪化等を図ったものに関する。
【背景技術】
【０００２】
携帯電話などの無線を用いた機器においては、送受信の切り替えや、周波数帯の切替、さらには、アンテナ切替などに半導体スイッチが多く用いられている。
特に、最近、携帯電話において、ＧＳＭ方式、ＷＣＤＭＡ方式、ＣＤＭＡ方式などの多モード、多バンド化が促進され、これに対応するよう多数の経路間の切替を低損失で行うことができるスイッチが必要となってきている。
このような用途に用いられる半導体スイッチに要求される重要な特性の１つとして、送信動作時における高調波ひずみ特性がある。かかる高調波ひずみ特性は、半導体スイッチに大電力の送信信号を入力した際に、送信入力信号周波数の整数倍の周波数において発生する歪み成分を示すものである。
【０００３】
この歪み成分である高調波ひずみは、その周波数を使用する他のアプリケーションへの妨害波となるため、その発生量については法的な規制が設けられている。
ところで、高調波歪み電力は、一般に、入力電力の増加に対して２倍高調波では入力電力の２乗、３倍高調波では入力電力の３乗に比例して増大する。このため、特に、ＧＳＭ方式のように最大で３５ｄＢｍもの大電力信号を半導体スイッチに入力する場合に、歪み成分を抑圧することは、難易度の高い技術が要求される。
【０００４】
このような大電力の送信機と受信機を切り替えるスイッチは、特に、アンテナスイッチと称される。
図４には、アンテナスイッチとして機能する半導体スイッチ回路の構成例が示されており、以下、同図を参照しつつ従来のアンテナスイッチについて説明する。
このアンテナスイッチとしての半導体スイッチ回路は、一つのアンテナ端子に対して、送信端子と受信端子のいずれかを、外部からの制御信号によって択一的に選択、接続するための最も簡単な構成例であり、ＳＰＤＴ(Single Pole Double Through：単極双投)と称される構成を有するものである。なお、送信端子には送信機が、受信端子には受信機が、それぞれ接続される。
【０００５】
具体的には、この半導体スイッチ回路は、昇圧回路（図４においては「ＢＯＯＳＴ」と表記）２１Ａと、デコーダ回路（図４においては「ＤＥＣ」と表記）２２Ａと、スイッチ回路２０Ａとに大別されて構成されたものとなっている。
この構成例において、アンテナ端子１１Ａと送信端子１２Ａとの間には、ディプレッション型ＦＥＴ（以下「ＤＦＥＴ」と称する）３１Ａが設けられ、アンテナ端子１１Ａと送信端子１２Ａ間の通過、非通過を切り替えるスイッチ素子として機能するものとなっている。
また、アンテナ端子１１Ａと受信端子１３Ａとの間には、ＤＦＥＴ３２Ａが設けられ、アンテナ端子１１Ａと受信端子１３Ａ間の通過、非通過を切り替えるスイッチ素子として機能するものとなっている。
【０００６】
そして、これらスイッチ素子であるＤＦＥＴ３１Ａ，３２Ａを動作せしめる電源として、電源電圧供給端子１４Ａから電源電圧ＶＤＤが供給されると共に、スイッチ経路切替信号入力端子１５Ａには、送信経路と受信経路切り替えのための外部制御信号が供給されるものとなっている。
また、この半導体スイッチ回路には、昇圧回路２１Ａが組み込まれており、電源電圧ＶＤＤよりも高い電圧Ｖ１（Ｖ１＞ＶＤＤ）が発生、出力されるようになっている。この高い電圧Ｖ１によって、スイッチ素子を駆動する。
【０００７】
一般に、半導体スイッチ回路の高調波ひずみ特性は、スイッチ素子の駆動電圧が高いほど向上する。一方、スイッチ素子をＯＦＦ状態（非導通状態）に保つには、適宜なＤＣバイアス電圧を印加するが、大電力信号は電圧振幅が大きいために、ＤＣバイアス電圧を上回る電圧振幅ではＯＦＦ状態が保てなくなる。この場合、スイッチ素子の伝達特性上は、非線形特性として現れ、入力された大電力信号はひずみを受けてしまう。非常に低いひずみ特性を議論する場合には、スイッチ素子の動作状態は、ＯＦＦ状態が保てなくなるほどに悪化するものではないが、単純にバックオフを取ったものとして説明することができる。
【０００８】
ここで、図４に示された半導体スイッチ回路における主要部の電圧の関係について説明すれば、まず、最も高い電位は、昇圧回路２１Ａの出力電圧Ｖ１である。この昇圧電圧Ｖ１を用いて駆動されるデコーダ回路２２Ａの論理値Ｈｉｇｈの出力電圧は、昇圧電圧Ｖ１とほぼ同程度となる。実際には、デコーダ回路２２Ａにおけるロスにより、僅かに電圧降下するが、以下の回路動作の説明においては、かかる電圧降下は無いものとして説明することとする。
【０００９】
まず、送信端子１２Ａとアンテナ端子１１Ａとの間を通過経路として選択する場合の回路動作について説明すれば、この場合、ＤＦＥＴ３１ＡをＯＮ状態（導通状態）とする必要がある。そのため、ＤＦＥＴ３１Ａのゲートには、デコーダ回路２２Ａから、論理値Ｈｉｇｈに相当する出力電圧Ｖ１が出力される。ＤＦＥＴ３１Ａは、ゲート電位がＶ１になると、ソース・ドレイン間が順方向バイアス状態となる。順方向バイアス状態においては、ゲート・ソース間及びゲート・ドレイン間には、多少の電位差Ｖｆが生じ、結局、ＤＦＥＴ３１Ａのソース、ドレインは、ゲートよりも低い電圧ＶＴ＝Ｖ１−Ｖｆにそれぞれバイアスされることとなる。
【００１０】
この電圧ＶＴは、端子の選択、非選択に関わらず高周波信号の通過経路となり得る全ての端子、すなわち、ドレイン、ソースのバイアス電位となるものである。
したがって、図４に示された回路構成におけるスイッチ素子であるＤＦＥＴ３１Ａ、ＤＦＥＴ３２Ａのそれぞれのソース、ドレインは、全てＶＴにバイアスされる。
【００１１】
かかる前提の下、送信端子１２Ａとアンテナ端子１１Ａとの間を通過経路として選択する場合、ＤＦＥＴ３１ＡをＯＮ状態とすると同時に、非通過経路である受信端子１３Ａとアンテナ端子１１Ａ間に設けられたＤＦＥＴ３２ＡをＯＦＦ状態とする必要があるため、デコーダ回路２２Ａからは、ＤＦＥＴ３２Ａのゲートに対して論理値Ｌｏｗに相当する０Ｖが印加されるようになっている。このとき、ＤＦＥＴ３２Ａのゲートは、ドレイン、ソースに対して逆バイアス状態となる。
【００１２】
このようにして逆バイアスされたＤＦＥＴ３２Ａは、ＯＦＦ状態に設定される結果、この半導体スイッチ回路は、送信端子１２Ａとアンテナ端子１１Ａとが通過状態となる一方、受信端子１３Ａとアンテナ端子１１Ａ間は、非通過状態となる。
なお、このような半導体スイッチ回路は、例えば、特許文献１等に開示されている。
【特許文献１】特開２００５−３５４２７９号公報（第４−７頁、図１−図３）
【発明の開示】
【発明が解決しようとする課題】
【００１３】
ここで、上述のようにＯＦＦ状態となったＤＦＥＴ３２Ａのゲートは、接地電位となるのに対し、そのソース及びドレインは高電位となるので、ゲートリーク電流が発生する。
ところで、通常、ゲートリーク電流が微少な電流となるよう素子設計されるものとなっているが、一般論として、半導体におけるリーク電流は、電圧、温度の増大に対して指数関数的に増加する。
上述の従来回路の場合、電源電圧ＶＤＤより高い昇圧電圧Ｖ１によってスイッチ素子を駆動しているため、ゲートリーク電流は比較的多く、温度が高温になるとより顕著になる。
【００１４】
ここで、上述の従来回路にあっては、ＤＦＥＴ３２ＡのＯＦＦ状態を低ひずみ特性を含めて維持するには、端子電圧ＶＴが低下しないことが必要である。
端子電圧ＶＴは、ＯＮ状態のＤＦＥＴ３１Ａのゲートから供給されるので、昇圧電圧に対して、ゲート抵抗器３３Ａ、ＤＦＥＴ３１Ａのゲート・ドレイン、及び、ゲート・ソース間電位差だけ低下した電圧として現れる。
上述のようにＯＦＦ状態のＤＦＥＴ３２Ａのゲートリーク電流が増加すると、特に、ゲート抵抗器３３Ａでの電圧降下が増大するため、端子電圧ＶＴは低下してしまう。したがって、従来の回路にあっては、ＯＦＦ状態のＤＦＥＴ３２Ａのゲートリーク電流が増加する高温では端子電圧ＶＴが低下し、それに伴ってひずみ特性が悪化するという問題があった。
【００１５】
本発明は、上記実状に鑑みてなされたもので、大電力送信時において、高温時のゲートリーク電流が増加しても、それに起因する高調波歪み特性の悪化を招くことのない半導体スイッチ回路を提供するものである。
【課題を解決するための手段】
【００１６】
上記本発明の目的を達成するため、本発明に係る半導体スイッチ回路は、
複数の個別高周波入出力端子と、少なくとも１つの共通高周波入出力端子とを有し、前記複数の個別高周波入出力端子のいずれか１つと、前記共通高周波入出力端子との接続を選択的に切り替えて、所望する通過経路が形成可能に構成されてなる半導体スイッチ回路であって、
回路外部から入力された電圧をレベルシフトして前記通過経路に対するバイアス電圧として出力するよう構成されてなるレベルシフト回路を具備してなるものである。
かかる構成において、前記複数の個別高周波入出力端子と前記共通高周波入出力端子との間に、それぞれ配されてその導通・非導通が外部から制御可能な複数のスイッチ素子を有してなるスイッチ回路と、
外部からの制御信号に応じて、所望する通過経路の形成に必要な前記スイッチ素子を導通状態とするデコーダ回路と、
外部から供給される電源電圧を昇圧し、前記デコーダ回路へ供給する昇圧回路とを有し、
前記レベルシフト回路は、前記昇圧回路の昇圧電圧を降圧して前記通過経路のバイアス電圧として出力するよう構成されてなるものが好適である。
さらに、上述の構成において、前記レベルシフト回路は、前記通過経路のバイアス電圧供給点と前記昇圧回路との間において直列接続されたダイオードあるいは電界効果トランジスタ及び抵抗器と、前記ダイオードあるいは電界効果トランジスタと抵抗器の接続点とグランドとの間に接続されたキャパシタとを有してなり、前記ダイオードは、前記昇圧回路から前記通過経路のバイアス電圧供給点へ順方向となるように設けられてなるものが好適である。
【発明の効果】
【００１７】
本発明によれば、高周波信号の通過経路の直流バイアス電圧を、ＯＮ状態のスイッチ素子を介して供給される従来のルートに加えて、別個にバイアス電圧を供給できるよう構成したので、雰囲気温度が高温状態の際に大電力送信が行われても、従来と異なり、非導通状態にある個別高周波入出力端子と共通高周波入出力端子間に設けられたスイッチ素子としての電界効果トランジスタにおけるリーク電流増加に起因する通過経路のバイアス電圧の低下を、最小限に抑制できると共に、高調波歪み特性の悪化を最小限に抑圧することができ、良好な高調波歪み特性の半導体スイッチ回路を提供することができるという効果を奏するものである。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態について、図１乃至図３を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における半導体スイッチ回路の構成例について、図１を参照しつつ説明する。
本発明の実施の形態における半導体スイッチ回路は、共通高周波入出力端子としてのアンテナ端子１１、個別高周波入出力端子としての送信端子１２、及び、受信端子１３を有するスイッチ回路２０と、デコーダ回路（図１においては「ＤＥＣ」と表記）２２と、昇圧回路（図１においては「ＢＯＯＳＴ」と表記）２１と、レベルシフト回路２３とを主たる構成要素として構成されてなるものである。
【００１９】
なお、本発明の実施の形態において、説明の便宜上、送信端子１２は送信のための端子、受信端子１３は受信のための端子と、それぞれ区別しているが、特に、送信、受信に限定される必要はなく、高周波信号が通過する端子であれば良いものである。
【００２０】
スイッチ回路２０は、第１及び第２のスイッチ素子３１，３２を主たる構成要素として、ＳＰＤＴ(Single Pole Double Through：単極双投)スイッチが構成されたものとなっている。
この構成例においては、第１及び第２のスイッチ素子３１，３２は、具体的には、ディプレッション型電界効果トランジスタ（ＤＦＥＴ）を用いたものとなっている。
【００２１】
以下、具体的に回路構成を説明すると、第１のスイッチ素子３１のドレイン（又はソース）は、第２のＤＣカットキャパシタ４２を介して送信端子１２に接続される一方、ソース（又はドレイン）は、第１のＤＣカットキャパシタ４１を介してアンテナ端子１１に接続されている。
そして、第１のスイッチ素子３１のゲートは、第１のゲート抵抗器３３を介してデコーダ回路２２の第１の出力段２４に接続されており、後述するように選択される高周波信号の通過経路に応じて、所定のスイッチ制御電圧が印加されるようになっている。
なお、第１のスイッチ素子３１のドレインとソースの間には、第１のドレイン・ソース間抵抗器３５が接続されている。
【００２２】
一方、第２のスイッチ素子３２は、そのドレイン（又はソース）が、第３のＤＣカットキャパシタ４３を介して受信端子１３に接続される一方、ソース（又はドレイン）は、第１のＤＣカットキャパシタ４１を介してアンテナ端子１１に接続されている。
そして、第２のスイッチ素子３２のゲートは、第２のゲート抵抗器３４を介してデコーダ回路２２の第２の出力段２５に接続されており、後述するように選択される高周波信号の通過経路に応じて、所定のスイッチ制御電圧が印加されるようになっている。なお、第２のスイッチ素子３２のドレインとソースの間には、第２のドレイン・ソース間抵抗器３６が接続されている。
また、第１のスイッチ素子３１のソース（又はドレイン）と第２のスイッチ素子３２のソース（又はドレイン）との接続点Ａと、グランドとの間には抵抗器４４が接続されている。
【００２３】
デコーダ回路２２は、スイッチ経路切替信号入力端子１５を介して入力される制御信号に応じて、第１のスイッチ素子３１と第２のスイッチ素子３２のいずれか一方を、択一的に導通状態とすべく、それぞれに所定のゲート電圧を出力するよう構成されてなるものである。すなわち、デコーダ回路２２は、第１のスイッチ素子３１を導通状態とする一方、第２のスイッチ素子３２を非導通状態とすべく所定の制御信号が入力された場合には、第１のスイッチ素子３１のゲートに、次述する昇圧回路２１により供給される電圧Ｖ１、又は、電圧Ｖ１に対してデコーダ回路２２内における微少な電圧降下ΔＶdcだけ低い出力電圧ＶＣ１（＝Ｖ１−ΔＶdc）を出力する一方、スイッチ素子３２のゲートには、０Ｖを出力するようになっている。
【００２４】
また、デコーダ回路２２は、第１のスイッチ素子３１を非導通状態とする一方、第２のスイッチ素子３２を導通状態とすべく所定の制御信号が入力された場合には、上述の場合とは逆に、第１のスイッチ素子３１のゲートに、０Ｖを出力する一方、第２のスイッチ素子３２のゲートには、昇圧回路２１から供給される電圧Ｖ１、又は、電圧ＶＣ１（＝Ｖ１−ΔＶdc）を出力するようになっている。
なお、デコーダ回路２２には、電源電圧供給端子１４及び逆電圧防止用ダイオード４８を介して外部から印加される電源電圧ＶＤＤが供給されるようになっていると共に、次述する昇圧回路２１からの昇圧電圧も供給されるようになっている。
【００２５】
昇圧回路２１は、電源電圧供給端子１４を介して印加された電源電圧ＶＤＤを、所定の電圧Ｖ１（Ｖ１＞ＶＤＤ）に昇圧し、出力するよう構成されたもので、その構成自体は従来から良く知られたものである。
この昇圧回路２１の出力電圧は、デコーダ回路２２の駆動電源として用いられると共に、後述するレベルシフト回路２３にも印加されるものとなっっている。
なお、この昇圧回路２１には、デコーダ回路２２と共にスイッチ経路切替信号入力端子１５へ印加される制御信号が入力されて、昇圧動作の制御に供されるようになっている。
【００２６】
レベルシフト回路２３は、第１のスイッチ素子３１のソース（又はドレイン）と第２のスイッチ素子３２のソース（又はドレイン）との接続点Ａと昇圧回路２１の出力段２６との間に設けられており、後述するように昇圧回路２１の出力電圧をレベルシフトするものとなっている。
本発明の実施の形態におけるレベルシフト回路２３は、レベルシフト用ダイオード４６と抵抗器４５とバイパスキャパシタ４７とを有して構成されたものとなっている。
【００２７】
具体的には、抵抗器４５の一端がバイアス電圧供給点としての接続点Ａ、すなわち、第１のスイッチ素子３１のソース（又はドレイン）と第２のスイッチ素子３２のソース（又はドレイン）との接続点に接続され、抵抗器４５の他端は、レベルシフト用ダイオード４６のカソードに接続されて、レベルシフト用ダイオード４６のアノードが昇圧回路２１の出力段２６に接続されるようにして、抵抗器４５とレベルシフト用ダイオード４６が直列接続されて設けられている。
そして、抵抗器４５とレベルシフト用ダイオード４６のカソードとの接続点とグランドとの間には、バイパスキャパシタ４７が直列接続されて設けられている。
【００２８】
次に、上記構成における動作について説明する。
最初に、送信状態、すなわち、送信端子１２とアンテナ端子１１間を通過経路とすべく、スイッチ経路切替信号入力端子１５に、所定の制御電圧が入力された場合について説明する。
この場合、デコーダ回路２２により第１のスイッチ素子３１のゲートに、スイッチ制御電圧として論理値Ｈｉｇｈに相当する電圧ＶＣ１が印加される一方、第２のスイッチ素子３２のゲートには、スイッチ制御電圧として論理値Ｌｏｗに相当する電圧０Ｖが印加される。
【００２９】
図２には、この時の回路の主要部における電位関係を、高い電位から接地電位に至るまで示した説明図が示されており、以下、同図を参照しつつ回路動作を説明する。まず、最も高い電位となるのは、昇圧回路２１の出力電圧Ｖ１（出力点２６）であり、デコーダ回路２２内での電圧降下ΔＶdc分だけ低下して、デコーダ回路２２の出力電圧ＶＣ１（出力点２４）となる。
【００３０】
このデコーダ出力電圧ＶＣ１は、第１のスイッチ素子３１のゲート抵抗器３３によって電圧降下せしめられ、それによって生ずる電位差は、このゲート抵抗器３３の抵抗値Ｒg1と流れる電流Ｉg1の積によって求められるＶg1（＝Ｒg1×Ｉg1）となる。
さらに、第１のスイッチ素子３１のゲート・ソース間は、ショットキー接合の順方向バイアスとなるため、順方向電位Ｖｆの電位差が生ずる。したがって、高周波信号が伝達される信号経路の直流電位である端子電圧ＶＴ、すなわち、第１のスイッチ素子３１のドレイン、ソース電位は、下記する式で表されるものとなる。
【００３１】
ＶＴ（Ｖ）＝ＶＣ１−Ｖg1−Ｖｆ＝Ｖ１−ΔＶdc−Ｒg1×Ｉg1−Ｖｆ
【００３２】
一方、レベルシフト回路２３を経て接続点Ａに至る経路も端子電圧ＶＴの供給源となっており、その大きさは、下記する式によって表される。
【００３３】
ＶＴ（Ｖ）＝Ｖ１−ＶL−Ｒpu×Ｉpu
【００３４】
ここで、ＶLは、レベルシフト用ダイオード４６の順方向電位、Ｒpuは、抵抗器４５の抵抗値、Ｉpuは、抵抗器４５に流れる電流である。
【００３５】
本発明の実施の形態において、端子電圧ＶＴから接地電位０Ｖへ至る経路には、ＯＦＦ状態の第２のスイッチ素子３２を経由する電流ルートと、抵抗器４４を経由するルートとがあり、これらのルート間には、下記する関係がある。
【００３６】
ＶＴ＝Ｒdr×Ｉdr−Ｖg2＝Ｒdr×Ｉdr−Ｒg2×Ｉg2
【００３７】
ここで、Ｒdrは、抵抗器４４の抵抗値であり、Ｉdrは、抵抗器４４を流れる電流であり、Ｖg2は、第２のスイッチ素子３２のゲート電位、Ｒg2は、第２のゲート抵抗器３４の抵抗値である。また、Ｉg2は、抵抗器４５に流れる電流、すなわち、換言すれば、第２のスイッチ素子３２のゲートリーク電流である。
【００３８】
ところで、通常の動作では、第２のスイッチ素子３２のゲートリーク電流Ｉg2は極めて小さく、Ｉdr≫Ｉg2となるように素子設計がなされるものとなっている。
一方、本発明の実施の形態におけるレベルシフト回路２３も、通常動作において、電流供給を制限するように設計することにより、結局、端子電圧ＶＴは、従来回路同様に、第１のスイッチ素子３１を経由するルートと、抵抗器４４を経由するルートによって決定される。
【００３９】
これに対して、動作状態が高温の場合には、第２のスイッチ素子３２のゲートリーク電流Ｉg2が大幅に増加すると、ＩdrとＩg2の大きさが無視できないか、同程度となる。第１のスイッチ素子３１を経由するルートから電流供給されると、電流が増加した分だけＩg1も増加するため、第１のゲート抵抗器３３において電圧降下を生じてしまうこととなる。
レベルシフト回路２３は、かかる状態において、主たる電流供給源となるよう設計されるものとなっている。
【００４０】
すなわち、接続点Ａの端子電圧ＶＴは、主としてレベルシフト回路２３からの電圧供給で決定され、端子電圧ＶＴの低下が防がれ、端子電圧ＶＴの大幅な低下が確実に回避されるため、良好な低歪み特性が実現されるものとなっている。
なお、図２においては、本発明の実施の形態の半導体スイッチ回路における端子電圧ＶＴが、雰囲気温度が室温時と高温時のそれぞれについて示されると共に、従来回路（図４参照）についても同様に示されている。
【００４１】
次に、本発明の実施の形態における半導体スイッチ回路における雰囲気温度変化に対する高調波特性及び送信端子１２における端子電圧の変化例について、図３を参照しつつ説明する。
まず、同図において、温度変化を表す軸を横軸としてこれを正面に見て、左側の縦軸はアンテナ端子１１における高調波のレベルを、右側の縦軸は図１に示された回路構成における接続点Ａ、又は、図４に示された従来回路における接続点Ａ´の端子電圧をそれぞれ示している。
同図において、符号ａが付された実線の特性線は、本発明の実施の形態における半導体スイッチ回路の雰囲気温度変化に対する接続点Ａにおける端子電圧の変化を示し、符号ｃが付された点線の特性線は、従来回路（図４参照）の雰囲気温度変化に対する接続点Ａ´における端子電圧の変化を示している。
【００４２】
これらを比較すると、従来回路の場合、雰囲気温度が上昇するに従い、端子電圧が６Ｖから徐々に低下してゆくのに対して、本発明の実施の形態における半導体スイッチ回路にあっては、６Ｖから５.６Ｖまでは下がるが、３５℃以上においては５.６Ｖで一定となっており、格段の特性改善がなされていることが確認できるものとなっている。
【００４３】
次に、図３において、符号ｂが付された実線の特性線は、本発明の実施の形態の半導体スイッチ回路における雰囲気温度変化に対する高調波レベルの変化を、符号ｄが付された点線の特性線は、従来回路における雰囲気温度変化に対する高調波レベルの変化を示している。
これらを比較すると、従来回路の場合、雰囲気温度の上昇に伴う上述の端子電圧の低下によって、高周波レベルは比例的に増大し、最大時には、約−６７ｄＢｃ付近に至っているのに対して、本発明の実施の形態における半導体スイッチ回路にあっては、３５℃以上において雰囲気温度の上昇に伴う高調波レベルの若干の上昇はあるものの、最大でも約−７１ｄＢｃであり、確実に高調波特性の改善がなされたものであることが確認できるものとなっている。
【００４４】
このような本発明の実施の形態における半導体スイッチ回路の特性改善は、接続点Ａに昇圧回路２１から直列接続されたレベルシフト回路２３を通して電圧ＶＴを安定的に供給することにより、高温時において電圧ＶＴの変化量が従来に比して格段に抑制され、アンテナ端子１１の電圧の変化が抑制されて高調波特性の悪化が抑圧されたことによるものである。
【００４５】
本発明の実施の形態においては、単純なＳＰＤＴスイッチを例として説明したが、高周波入力出力端子を複数有するｎＰｍＴ（n Pole m Through：ｎ極ｍ投、ｎ、ｍは自然数）スイッチにおいても同様に適用することができるものである。
特に、高周波入出力端子が多い場合には、ＯＦＦ状態のスイッチ数が多くなるため、スイッチ数に比例して増加するゲートリーク電流に対して本発明の効果はより顕著になる。
【００４６】
また、本発明の実施の形態においてスイッチ素子として例示した第１のスイッチ素子３１や第２のスイッチ素子３２は、単独のＦＥＴを用いて説明したが、それぞれ複数直列接続された構成としても同様に適用できるものである。
またさらに、本発明の実施の形態におけるレベルシフト回路２３においては、レベルシフト用ダイオード４６を単独で用いるようにしたが、複数直列接続して用いるようにしても良い。また、ダイオードに代えて、電界効果トランジスタを用いるようにしても良い。
さらに、本発明は、昇圧回路２１、デコーダ回路２２，スイッチ回路２０、及び、レベルシフト回路２３を集積回路化して、１チップ集積回路で実現する場合のみならず、それぞれ別個に集積回路化し、マルチチップ集積回路で構成するなど、いずれの場合にも同様に適用できるものである。
【図面の簡単な説明】
【００４７】
【図１】本発明の実施の形態における半導体スイッチ回路の構成例を示す構成図である。
【図２】本発明の実施の形態における半導体スイッチ回路及び従来回路の主要部における電位関係を説明する説明図。
【図３】本発明の実施の形態における半導体スイッチ回路及び従来回路の雰囲気温度変化に対する高調波特性及び送信端子における端子電圧の変化例を示す特性線図である。
【図４】従来回路の回路構成例を示す回路図である。
【符号の説明】
【００４８】
１１…アンテナ端子
１２…送信端子
１３…受信端子
２０…スイッチ回路
２１…昇圧回路
２２…デコーダ回路
２３…レベルシフト回路
【図１】
2010050769.tif 000003
【図２】
2010050769.tif 000004
【図３】
2010050769.tif 000005
【図４】
2010050769.tif 000006