(57)【要約】【課題】内部状態を保持しつつ、リーク電流をより削減する半導体集積回路、半導体集積回路の内部状態退避回復方法を提供する。【解決手段】半導体集積回路は、第３回路部（１２２）と第４回路部（１２４）とを備える第１回路部（１２０）と、第１回路部（１２０）に供給する第１電源（ＭＰＷ）の投入切断を制御する第２回路部（１１０）とを具備する。第３回路部（１２２）は、第１電源（ＭＰＷ）の切断により保持する情報が消去されるフリップフロップ群（１４０）に内部状態を格納する。第４回路部（１２４）は、第１電源（ＭＰＷ）が切断される前の情報を退避し、第１電源（ＭＰＷ）が再投入されたときに回復するリテンションフリップフロップ群（１５０）に内部状態を格納する。【選択図】図２
2010282411.tif 000002
【特許請求の範囲】
【請求項１】
第１回路部と、
前記第１回路部に供給する第１電源の投入切断を制御する第２回路部と
を具備し、
前記第１回路部は、
前記第１電源の切断により保持する情報が消去されるフリップフロップ群に内部状態を格納する第３回路部と、
前記第１電源が切断される前の情報を退避し、前記第１電源が再投入されたときに回復するリテンションフリップフロップ群に内部状態を格納する第４回路部と
を備える
半導体集積回路。
【請求項２】
前記リテンションフリップフロップ群のそれぞれは、
前記第１電源が供給され、閾値電圧の低いトランジスタにより高速に動作する主要部と、
前記第１電源の供給が停止しても設定された情報を保持する保持部と
を備え、
前記第１電源の供給が停止される直前に前記主要部に保持される情報を前記保持部に退避して保持し、前記第１電源の供給が再開された直後に前記保持部に保持される情報を前記主要部に回復する
請求項１に記載の半導体集積回路。
【請求項３】
前記リテンションフリップフロップ群のそれぞれは、
前記第１電源が供給され、閾値電圧の低いトランジスタにより高速に動作する主要部と、
第２電源が供給され、閾値電圧の高いトランジスタによりリーク電流が少なく、前記第１電源が切断されるときに、前記主要部の情報を退避して保持する保持部と
を有し、
前記第１電源が再投入されたときに、前記保持部に保持される情報を前記主要部に回復して高速に動作する
請求項１または請求項２に記載の半導体集積回路。
【請求項４】
前記第３回路部は、前記第１電源が再投入されたときにリセットされる
請求項１から請求項３のいずれかに記載の半導体集積回路。
【請求項５】
前記第３回路部から前記第４回路部に至る信号経路のそれぞれに信号伝搬を防止するマスク回路を備え、
前記第１電源が再投入された後に前記第３回路部に設定される情報が前記第４回路部に伝搬されないようにマスクする
請求項１から請求項４のいずれかに記載の半導体集積回路。
【請求項６】
第１回路部と、前記第１回路部に供給する第１電源の投入切断を制御する第２回路部とを備える半導体集積回路の内部状態退避回復方法であって、
待機状態になるときに、前記第２回路部が前記第１回路部に内部状態の退避を指示するステップと、
前記退避の指示に基づいて、前記第１回路部内のリテンションフリップフロップ群のそれぞれが、主要部に格納される情報を保持部に退避させるステップと、前記リテンションフリップフロップ群のそれぞれは、前記第１電源が供給され、閾値電圧の低いトランジスタにより高速に動作する主要部と、前記第１電源の供給が停止しても設定された情報を保持する保持部とを備え、
前記第２回路部が前記第１電源の供給を停止するステップと、
前記第１回路部内の前記第１電源の停止により情報が消去されるフリップフロップ群に格納される内部状態と、前記第１回路部内の前記リテンションフリップフロップ群の主要部に格納される内部状態とを消去するステップと、
通常動作状態に回復する要求を受けて前記第２回路部が前記第１電源の供給を再開するステップと、
前記リテンションフリップフロップ群の前記保持部に保持される情報を前記主要部に回復するステップと、
前記待機状態になる直前の状態から動作を再開するステップと
を具備する半導体集積回路の内部状態退避回復方法。
【請求項７】
前記第１回路部内の前記第１電源の停止により情報が消去されるフリップフロップ群を前記第１電源が再投入されたときにリセットするステップをさらに備える
請求項６に記載の半導体集積回路の内部状態退避回復方法。
【請求項８】
前記第１電源が再投入された後に、前記第１回路部内の前記第１電源の停止により情報が消去されるフリップフロップ群に設定される情報が前記リテンションフリップフロップ群に伝搬されないようにマスクするステップをさらに備える
請求項６または請求項７に記載の半導体集積回路の内部状態退避回復方法。
【請求項９】
第１回路部と、
前記第１回路部に供給する第１電源の投入切断を制御する第２回路部と
を具備し、
前記第１回路部は、
前記第１電源の切断により保持する情報が消去されるフリップフロップ群に内部状態を格納する第３回路部と、
前記第１電源が切断される前の情報を退避し、前記第１電源が再投入されたときに回復するリテンションフリップフロップ群に内部状態を格納する第４回路部と
を備える半導体集積回路の設計方法であって、
前記第３回路部を設計する設計層に含まれるフリップフロップ全てを前記第１電源の切断により保持する情報が消去されるフリップフロップとするステップと、
前記第４回路部を設計する設計層に含まれるフリップフロップ全てを前記リテンションフリップフロップとするステップと
を具備する半導体集積回路の設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路、半導体集積回路の内部状態の退避および回復方法に関する。
【背景技術】
【０００２】
近年、スタンバイやレジューム機能等の低消費電力モードを備えた半導体集積回路が注目されている。通常、半導体集積回路は、電源供給が停止されるとその内部状態は不揮発性メモリを除いて消去される。電源供給を再開した時、回路の電源供給を停止する直前の状態から回路の動作を再開させるためには、フリップフロップに格納されている内部状態を保存しなくてはならない。
【０００３】
例えば、特開２００７−１５７０２７号公報には、半導体集積回路の内部状態をバックアップメモリにスキャンパスを利用して退避・回復させる技術が開示されている。内部状態をバックアップメモリに退避させて電源供給を停止し、電源供給再開後にバックアップメモリから内部状態を読み込んでフリップフロップに格納し、内部状態を回復する。
【０００４】
また、内部状態の保持は、リテンションフリップフロップによっても可能である。リテンションフリップフロップは、種々の実現方法があるが、例えば、主要部と保持部とを備える構成により実現することができる。高速動作が要求される主要部は、閾値電圧の低いトランジスタによるフリップフロップを備える。保持部は、閾値電圧の高いトランジスタによるフリップフロップを備える。主要部のフリップフロップは、閾値電圧が低いため、高速に動作するがリーク電流が大きい。保持部のフリップフロップは、動作は遅いがリーク電流が小さい。この保持部のフリップフロップは、主要部のフリップフロップ近傍に配置される。そのため、リテンションフリップフロップは、配線が複雑に入り込みやすい。
【０００５】
電源供給を停止する直前に、保持部のフリップフロップは主要部のフリップフロップから出力されるデータを取り込んで保持する。電源供給が遮断されている間、保持部のフリップフロップ以外は動作を停止し、保持部のフリップフロップが小さいリーク電流で内部状態を保持する。電源供給が再開されると、保持部のフリップフロップから主要部のフリップフロップにデータが戻される。これによって、半導体集積回路の内部状態は迅速に復元され、電源遮断前の状態から引き続いて動作可能となる。
【０００６】
また、リテンションフリップフロップに関して、例えば、特表２００７−５３５０３１号公報に開示されている技術が知られる。これによると、リテンションフリップフロップは、入力及び出力ノードと、マスタラッチ及びスレーブラッチの２つのラッチとを含む。その各ラッチは、入力及び出力ノードと直列に接続された回路要素を含む。そして、ラッチの内の第１のラッチは、電力がラッチの内の第２のラッチから切り離される電力管理モードの時にフリップフロップの状態を保持するように構成される。
【０００７】
このように、リテンションフリップフロップを用いると、動作再開の時間は短縮されるが、上述のように、主要部と保持部とにそれぞれフリップフロップを備えるため、回路面積が大きくなる。また、保持部のフリップフロップにデータを保持するときにバックアップ用の電源が供給される。そのため、リテンションフリップフロップは、保持部のフリップフロップにデータを保持するときに少ないながらもリーク電流が流れる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特表２００７−５３５０３１号公報
【特許文献２】特開２００７−１５７０２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、内部状態を保持しつつ、リーク電流をより削減する半導体集積回路、半導体集積回路の内部状態退避回復方法を提供する。
【課題を解決するための手段】
【００１０】
以下に、［発明を実施するための形態］で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１１】
本発明の観点では、半導体集積回路は、第３回路部（１２２）と第４回路部（１２４）とを備える第１回路部（１２０）と、第１回路部（１２０）に供給する第１電源（ＭＰＷ）の投入切断を制御する第２回路部（１１０）とを具備する。第３回路部（１２２）は、第１電源（ＭＰＷ）の切断により保持する情報が消去されるフリップフロップ群（１４０）に内部状態を格納する。第４回路部（１２４）は、第１電源（ＭＰＷ）が切断される前の情報を退避し、第１電源（ＭＰＷ）が再投入されたときに回復するリテンションフリップフロップ群（１５０）に内部状態を格納する。
【００１２】
本発明の他の観点では、半導体集積回路の内部状態退避回復方法は、第１回路部（１２０）と、第１回路部（１２０）に供給する第１電源（ＭＰＷ）の投入切断を制御する第２回路部（１１０）とを備える半導体集積回路の内部状態退避回復方法であり、内部状態の退避を指示するステップと、情報を保持部に退避させるステップと、供給を停止するステップと、内部状態を消去するステップと、供給を再開するステップと、回復するステップと、動作を再開するステップとを具備する。リテンションフリップフロップ群のそれぞれは、第１電源（ＭＰＷ）が供給され、閾値電圧の低いトランジスタにより高速に動作する主要部と、第１電源（ＭＰＷ）の供給が停止しても設定された情報を保持する保持部とを備える。内部状態の退避を指示するステップでは、待機状態になるときに、第２回路部（１１０）が第１回路部（１２０）に内部状態の退避を指示する。情報を保持部に退避させるステップでは、退避の指示に基づいて、第１回路部（１２０）内のリテンションフリップフロップ群（１５０）のそれぞれが、主要部に格納される情報を保持部に退避させる。供給を停止するステップでは、第２回路部（１１０）が第１電源（ＭＰＷ）の供給を停止する。内部状態を消去するステップでは、第１回路部（１２０）内の第１電源（ＭＰＷ）の停止により情報が消去されるフリップフロップ群（１４０）に格納される内部状態と、第１回路部（１２０）内のリテンションフリップフロップ群（１５０）の主要部に格納される内部状態とが消去される。供給を再開するステップでは、通常動作状態に回復する要求を受けて第２回路部（１１０）が第１電源（ＭＰＷ）の供給を再開する。回復するステップでは、リテンションフリップフロップ群（１５０）の保持部に保持される情報が主要部に回復される。動作を再開するステップでは、待機状態になる直前の状態から動作が再開される。
【発明の効果】
【００１３】
本発明によれば、内部状態を保持しつつ、リーク電流をより削減する半導体集積回路、半導体集積回路の内部状態退避回復方法を提供することができる。また、本発明によれば、回路面積を小さくすることができ、配線性を改善することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態に係る半導体集積回路内部の電源供給経路を説明するための図である。
【図２】本発明の実施の形態に係る半導体集積回路の内部回路構成を示す図である。
【図３】本発明の実施の形態に係る半導体集積回路の内部情報保持回復動作を示すタイミング図である。
【図４】本発明の実施の形態に係る半導体集積回路の他の回路へのバックアップ用電源供給を説明する図である。
【図５】本発明の実施の形態に係る半導体集積回路における不定状態の伝搬防止を説明する図である。
【図６】本発明の実施の形態に係るリテンションフリップフロップの回路例を示す図である。
【発明を実施するための形態】
【００１５】
図面を参照して、本発明を実施するための形態を説明する。
【００１６】
図１は、リーク電流を削減するための半導体集積回路内部の電源供給経路を示す図である。図１（ａ）に示されるように、半導体集積回路１００は、待機状態のときに電源の供給が停止される電源供給制限回路部１２０と、常時電源が供給されて電源供給制限回路部１２０への電源供給を制御する共通制御回路部１１０とを備える。半導体集積回路１００は、待機状態になると、動作再開を監視する共通制御部１１０を除き、動作を停止している電源供給制限回路部１２０の電源供給を遮断し、リーク電流を削減する。
【００１７】
このとき、電源供給制限回路部１２０に含まれるフリップフロップに上記に説明されたリテンションフリップフロップを用いると、リテンションフリップフロップの保持部にバックアップ用電源ＢＰＷを供給しなければならない。したがって、図１（ｂ）に示されるように、共通制御回路部１１０には電源ＰＯＷが常時供給され、電源供給制限回路部１２０には共通制御回路部１１０によって制御されるメイン電源ＭＰＷとバックアップ用電源ＢＰＷとが供給される。バックアップ用電源ＢＰＷは、リテンションフリップフロップ（ＲＦＦ）に供給され、リテンションフリップフロップはメイン電源ＭＰＷの供給が停止している間、電源供給制限回路部１２０の内部状態を保持する。共通制御回路部１１０には常時電源ＰＯＷが供給されるため、内部状態を保持するフリップフロップは、通常のフリップフロップ（ＮＦＦ）、すなわち、電源ＰＯＷが遮断されると保持データが消去されるフリップフロップである。
【００１８】
このように、リテンションフリップフロップを使用し、電源供給制御回路部１２０が待機状態になったときに供給制御回路部１１０はメイン電源ＭＰＷを遮断し、電源供給制限回路部１２０のリーク電流を削減することができる。本発明では、この電源供給制限回路部１２０のリーク電流をさらに削減する。すなわち、電源供給制限回路部１２０内に組み込まれている試験回路、デバッグ回路等、通常の動作に関与しない回路のフリップフロップとして、リテンションフリップフロップではなく通常のフリップフロップが使用される。図１（ｃ）に示されるように、電源供給制限回路部１２０内のフリップフロップは、通常の動作に関与するものと、関与しないものとに分類される。通常の動作に関与するフリップフロップにはリテンションフリップフロップ（ＲＦＦ）が用いられ、ここでは、その集合をＲＦＦ回路部１２４とする。通常の動作に関与しないフリップフロップには通常のフリップフロップ（ＮＦＦ）が用いられ、ここでは、その集合をＮＦＦ回路部１２２とする。ここでは、ＮＦＦ回路部１２２、ＲＦＦ回路部１２４の２つの回路部として記載するが、回路数が限定されることはない。
【００１９】
図２を参照して、さらに詳細な構成が説明される。半導体集積回路１００は、共通制御回路部１１０として、バックアップ制御回路１１２、電源制御回路１１４を備え、電源供給制限回路部１２０としてＲＦＦ回路部１２４、ＮＦＦ回路部１２２、論理回路１２６を備える。電源供給制限回路部１２０は、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）を含む情報処理装置を具現化する回路であることが好ましく、処理する情報がないときには動作を停止して待機状態になる。
【００２０】
電源供給制限回路部１２０が待機状態になるとき、ＣＰＵはインストラクションを実行してスタンバイ指示信号ＳＢを出力する。バックアップ制御回路１１２は、電源供給制限回路部１２０が待機状態になるときに、リテンションフリップフロップ１５０内の主要部に保持される内部状態を保持部に格納するように指示する。保持部に格納が終わると、バックアップ制御回路１１２は、電源制御回路１１４へメイン電源ＭＰＷの遮断を指示する。また、バックアップ制御回路１１２は、起動要求信号ＲＱによって電源供給制限回路部１２０の動作再開の要求を検知し、電源制御信号ＰＣによって電源制御回路１１４へメイン電源ＭＰＷの投入を指示する。メイン電源ＭＰＷが再投入されてリテンションフリップフロップ１５０の保持部に保持されている内部状態を主要部に回復する時間を経過した後、バックアップ制御回路１１２は、リテンション制御信号ＮＲＴを解除し、電源供給制限回路部１２０は通常動作を再開する。
【００２１】
ＲＦＦ回路部１２４は、リテンションフリップフロップ１５０に内部状態を保持する。したがって、ＲＦＦ回路部１２４には、電源制御回路１１４によって制御されるメイン電源ＭＰＷと、バックアップ用電源ＢＰＷとが供給される。
【００２２】
ＮＦＦ回路部１２２は、回路試験やデバック時に使用される回路を含み、電源供給制限回路部１２０の通常動作に寄与する回路ではない。しかしながら、ＮＦＦ回路部１２２は、回路試験やデバッグ動作時に遅延時間等の条件から、通常動作に使用されるＲＦＦ回路部１２４の近傍に配置されるため、電源供給制限回路部１２０内にＲＦＦ回路部１２４と混在する。ＮＦＦ回路部１２２は、高速に動作する通常のフリップフロップ１４０に内部状態を保持する。したがって、ＮＦＦ回路部１２２には、メイン電源ＭＰＷが供給され、メイン電源ＭＰＷの供給が停止されるとＮＦＦ回路部１２２のリーク電流はゼロになる。
【００２３】
このように、バックアップ用電源ＢＰＷを供給するリテンションフリップフロップの数が少なくなり、待機状態における消費電力が低減される。また、通常のフリップフロップ１４０は、リテンションフリップフロップ１５０に比べ、保持部を有しないため、回路面積が小さい。したがって、リテンションフリップフロップ１５０の数を少なくすることによって、電源供給制限回路部１２０の面積を削減することができる。さらに、通常のフリップフロップ１４０は、バックアップ用電源ＢＰＷの配線が不要であり、配線性が良好になる。特に遅延時間が問題になる試験回路やデバッグ回路は、通常動作に使用されるリテンションフリップフロップ１５０の近傍に配置されるため、配線が少なくなる効果は大きい。
【００２４】
次に、半導体集積回路１００の待機状態へ移行する保持動作と待機状態から動作を再開する回復動作について説明する。図３は、保持動作、回復動作およびその前後の各信号を示すタイミング図である。通常動作時、スタンバイ指示信号ＳＢ（図３（ａ））、起動要求信号ＲＱ（図３（ｂ））は、インアクティブ（Ｌ）であり、リテンション制御信号（図３（ｃ））は、インアクティブ（Ｈ）である。メイン電源ＭＰＷは、供給されている（図３（ｄ））。
【００２５】
電源供給制限回路部１２０は、実行すべき処理がなくなり待機状態に移行するとき、命令を実行してスタンバイ指示信号ＳＢをアクティブ（Ｈ）にする（図３（ａ））。これにより保持動作が開始される。バックアップ制御回路１１２は、電源供給制限回路部１２０が待機状態に移行することを検知すると、電源供給制限回路部１２０の内部状態をリテンションフリップフロップ１５０内の保持部に格納するように、リテンション制御信号ＮＲＴをアクティブ（Ｌ）にして指示する（図３（ｃ））。その後、バックアップ制御回路１１２は、電源制御回路１１４に対して電源制御信号ＰＣによりメイン電源ＭＰＷの遮断を指示する。電源制御回路１１４は、メイン電源ＭＰＷの供給を停止する（図３（ｄ））。したがって、電源供給制限回路部１２０は、バックアップ用電源ＢＰＷだけが供給されてリーク電流の少ない待機状態になる。
【００２６】
回復動作は、外部からの操作やタイマ起動等により起動要求信号ＲＱがアクティブ（Ｈ）になることから開始される（図３（ｂ））。バックアップ制御回路１１２は、起動要求信号ＲＱによって動作再開の要求を検知すると、電源制御回路１１４に対して電源制御信号ＰＣによりメイン電源ＭＰＷの投入を指示する（図３（ｄ））。リテンションフリップフロップ１５０の保持部に保持されている内部状態を主要部に回復する時間を経過した後、バックアップ制御回路１１２は、リテンション制御信号ＮＲＴを解除する（図３（ｄ））。リテンション制御信号ＮＲＴがインアクティブ（Ｈ）になって、電源供給制限回路部１２０は、通常動作を再開する。
【００２７】
論理回路１２６によって生成されるリセット信号ＮＲＳＴがＮＦＦ回路部１２２の各フリップフロップ１４０に供給される。リセット信号ＮＲＳＴは、電源供給制限回路部１２０に与えられるリセット信号ＲＳＴＢと、リテンション制御信号ＮＲＴとの論理和である。すなわち、リセット信号ＲＳＴＢ、リテンション制御信号ＮＲＴ共にアクティブロウであり、少なくともどちらかの信号がアクティブ（Ｌ）であれば、リセット信号ＮＲＳＴはアクティブ（Ｌ）になる。したがって、通常動作再開直前までリテンション制御信号ＮＲＴがアクティブ（Ｌ）であるため、動作再開時、各フリップフロップが初期状態にリセットされて動作が開始される。
【００２８】
このように、電源供給制限回路部１２０に供給されるメイン電源ＭＰＷが遮断されてリーク電流が削減される。このとき、ＮＦＦ回路部１２２では、含まれる全てのフリップフロップ１４０の電源供給が停止されるため、含まれる組み合わせ回路１６２、バッファ回路１４６に供給される電源も遮断されても問題はない。しかし、ＲＦＦ回路部１２４では、含まれるリテンションフリップフロップ１５０に接続されるリテンション制御信号ＮＲＴは、メイン電源ＭＰＷの供給が停止されても不定になることが許されない。すなわち、電源供給制限回路部１２０が待機状態である期間にリテンション制御信号がリテンション解除を示すと動作不良を起こすことになる。
【００２９】
したがって、図４に示されるように、ＲＦＦ回路部１２４内の組み合わせ回路のうち、リテンション制御信号ＮＲＴを中継するバッファ回路１５８には、バックアップ用電源ＢＰＷが供給される必要がある。リテンション制御信号ＮＲＴがアクティブ状態にあれば、その他の信号が不定となってもリテンションフリップフロップ１５０は影響を受けない。例えば、リテンションフリップフロップ１５０に供給されるクロック信号ＣＬＫを中継するバッファ１５６、入力データを生成する組み合わせ回路１７２にはメイン電源ＭＰＷが供給され、待機状態になって電源供給が停止されても、リテンションフリップフロップ１５０の保持部に保持される内部状態は変わらない。
【００３０】
また、上述では、ＮＦＦ回路部１２２内の内部状態がメイン電源ＭＰＷの再投入時に不定となることに対して、動作再開時にＮＦＦ回路部１２２をリセットすることによって対策するように説明したが、図５に示されるように、マスク回路１２８（論理積回路、バリアゲート）を挿入してもよい。図５（ａ）に示されるように、電源供給制限回路部１２０のＮＦＦ回路部１２２は、通常のフリップフロップ１４２と組み合わせ回路１６４を備え、ＲＦＦ回路部１２４は、リテンションフリップフロップ１５２、１５４と、組み合わせ回路１７４とを備えるとする。組み合わせ回路１７４は、通常のフリップフロップ１４２の出力、リテンションフリップフロップ１５２の出力を取り込み、論理演算結果をリテンションフリップフロップ１５４に出力する。この場合、通常のフリップフロップ１４２の出力が不定であると、組み合わせ回路１７４の出力も不定となり、リテンションフリップフロップ１５４は、正常な結果を取り込むことができない。したがって、図５（ｂ）に示されるように、通常のフリップフロップ１４２とＲＦＦ回路部１２４とを接続する部分にマスク回路１２８を挿入し、通常のフリップフロップ１４２の影響を遮断するとよい。マスク回路１２８は、リテンション制御信号ＮＲＴがインアクティブ（“１”）の場合に固定値“０”を出力し、フリップフロップ１４２の出力がマスクされる。ＮＦＦ回路１２２に含まれるフリップフロップのうち出力が組み合わせ回路１７４に接続されるフリップフロップの出力をマスクすることによって、ＲＦＦ回路１２４はＮＦＦ回路１２２の影響を受けないようにすることができる。
【００３１】
ここでは、説明を簡単にするために、マスク回路を制御する信号としてリテンション制御信号ＮＲＴを用いたが、他の信号であってもよい。また、このように、ＲＦＦ回路部１２４がＮＦＦ回路部１２２の影響を受けないように信号を遮断すると、通常動作時にＮＦＦ回路部１２２の電源供給を遮断しておくことも可能である。
【００３２】
以上述べたように、本発明では、電源供給制限回路部１２０に含まれるフリップフロップは、内部状態を示すデータを保持すべき保持対象フリップフロップと、保持しない保持非対象フリップフロップとに分類される。保持対象フリップフロップとは、通常の動作（本来の機能動作）において動作する回路に含まれるフリップフロップであり、リテンションフリップフロップ（ＲＦＦ）がマッピングされる。保持非対象フリップフロップとは、デバッグ回路やテスト回路等のように動作せずとも通常の機能に影響しない回路に含まれるフリップフロップであり、通常のフリップフロップ（ＮＦＦ）がマッピングされる。
【００３３】
保持非対象フリップフロップ（ＮＦＦ）は、電源再投入後の保持データが不定となり、誤動作の原因となるため、保持非対象フリップフロップからの不定データの伝搬を抑制する回路が追加される。この不定データの伝搬を抑制する回路は、保持非対象フリップフロップ（ＮＦＦ）から、保持対象フリップフロップ（ＲＦＦ）を含むＲＦＦ回路部１２４への経路に不定状態を遮断するマスク回路を設ける方法、電源供給後に保持非対象フリップフロップ（ＮＦＦ）のみリセットをかける回路を設ける方法による回路とする。
【００３４】
マスク回路は、ＲＦＦ回路部１２４に影響を与える経路にのみ挿入されることが好ましい。また、電源供給時のＮＦＦ回路部１２２のリーク電流削減のために、通常動作時にもＮＦＦ回路部１２２の電源を遮断しておいてもよい。この場合、ＲＦＦ回路部１２４とＮＦＦ回路部１２２の電源構造を分離し、ＲＦＦ回路部１２４とＮＦＦ回路部１２２との間の全経路にバリアゲートを挿入することが好ましい。
【００３５】
リテンションフリップフロップを用いる回路と通常のフリップフロップを用いる回路とを機能的に分類すると、本来機能を実現するための回路はリテンションフリップフロップを備え、試験回路、デバッグ回路は通常のフリップフロップを備えることになる。回路を階層的に設計する場合、本来機能を実現するための回路と、試験回路およびデバッグ回路とは回路設計時の設計階層が異なる。したがって、設計階層によって分けた回路毎に使用するフリップフロップを通常のフリップフロップ、リテンションフリップフロップとすると本発明の回路分割ができることになる。
【００３６】
このように、リテンションフリップフロップにマッピングされるフリップフロップを通常機能を実現するフリップフロップに限定することができ、試験回路やデバッグ回路を除くことができるため、リテンションフリップフロップの数を削減することができる。したがって、回路面積を小さくすることができ、リーク電流を削減することができる。さらに、配線性を改善することができる。なお、リテンションフリップフロップは、ここでは、図６に示されるように、バックアップ用電源を必要とするタイプの回路として説明したが、磁性体や強誘電体を利用したバックアップ用電源を必要としないタイプの回路であっても同様に適用することができる。
【符号の説明】
【００３７】
１００  半導体集積回路
１１０  共通制御回路部
１１２  バックアップ制御回路
１１４  電源制御回路
１２０  電源供給
１２２  ＮＦＦ回路部
１２４  ＲＦＦ回路部
１２６、１２８  ゲート回路（論理回路）
１４０、１４２  通常のフリップフロップ
１４６  バッファ回路
１５０、１５２、１５４  リテンションフリップフロップ
１５６、１５８  バッファ回路
１６２、１６４、１７２、１７４  組み合わせ回路
【図１】
2010282411.tif 000003
【図２】
2010282411.tif 000004
【図３】
2010282411.tif 000005
【図４】
2010282411.tif 000006
【図５】
2010282411.tif 000007
【図６】
2010282411.tif 000008