(57)【要約】【課題】耐衝撃性に優れ、加速度の検出特性の低下が抑えられた加速度センサーを得ること。【解決手段】固定電極４１および可動電極２１以外にダンピング用構造体８０を設けるので、固定電極４１と可動電極２１との電極間間隙７０を狭くすることなく、ダンピング用構造体８０によってダンピングの調整ができる。したがって、可動部２０と支持体１０との衝突破壊が低減して耐衝撃性に優れ、固定電極４１と可動電極２１との衝突を避けながら加速度の検出が可能な、加速度の検出特性の低下の少ない加速度センサー１００を得ることができる。【選択図】図１
2010190636.tif 000002
【特許請求の範囲】
【請求項１】
支持体と、
前記支持体に形成されている固定電極と、
前記支持体に形成されている第１ダンピング用構造体と、
可動部と、
前記可動部に設けられた可動電極と、
前記可動部に設けられた第２ダンピング用構造体とを備え、
前記固定電極と前記可動電極とは、第１間隙を隔てて対向配置されて容量を形成し、
前記第１ダンピング用構造体と前記第２ダンピング用構造体とは、第２間隙を隔てて対向配置されている
ことを特徴とする加速度センサー。
【請求項２】
請求項１に記載の加速度センサーにおいて、
前記第２間隙は、前記第１間隙より狭い
ことを特徴とする加速度センサー。
【請求項３】
請求項２に記載の加速度センサーにおいて、
前記第１間隙の変動方向と前記第２間隙の変動方向とが略一致している
ことを特徴とする加速度センサー。
【請求項４】
請求項１〜請求項３のいずれか一項に記載の加速度センサーにおいて、
前記第１ダンピング用構造体および前記第２ダンピング用構造体は、それぞれ複数形成されて、前記第１間隙の変動方向または前記可動部の重心に対して対称な位置に配置されている
ことを特徴とする加速度センサー。
【請求項５】
請求項１〜請求項４のいずれか一項に記載の加速度センサーにおいて、
前記固定電極、前記可動電極、前記可動部および前記第１ダンピング用構造体および前記第２ダンピング用構造体が、集積回路で用いられる積層構造を有している
ことを特徴とする加速度センサー。
【請求項６】
請求項１〜請求項４のいずれか一項に記載の加速度センサーにおいて、
前記固定電極、前記可動電極、前記可動部、前記第１ダンピング用構造体および前記第２ダンピング用構造体が、単結晶シリコンから形成されている
ことを特徴とする加速度センサー。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固定電極と可動電極との間の容量変化に基づいて加速度を検出する加速度センサーに関する。
【背景技術】
【０００２】
加速度センサーとして、支持体に設けられた固定電極と可動電極との間の容量変化に基づいて加速度を検出する加速度センサーが知られている。可動電極は、錘を備えた可動部に形成され、可動部は、ばねによって支持体と連結されている。このような加速度センサーにおいては、固定電極と可動電極との間の容量が変化する方向の成分を持つ加速度の検出が可能である。
上述の構造を備えた加速度センサーの構造共振周波数は、可動部の質量ｍ、ばね定数ｋから一義的に決まる。また、共振の鋭さを示すＱ値は、可動部の質量ｍ、ばね定数ｋに減衰定数ｃを加えた計算式から決まり、減衰定数ｃに反比例する。
加速度センサーでは、過渡応答、耐衝撃特性の点から、低いＱ値が要求される。例えば０．５〜１．０程度のＱ値が要求される。加速度センサーの構造共振周波数は、構造によって決まるため、Ｑ値は、支持体、可動部等とそれらを取り巻く気体との相互作用による減衰定数ｃで表されるダンピング（減衰力）を考慮して設計される。減衰定数ｃが大きくなれば、Ｑ値が低減する。
Ｑ値を低減させる方法として、可動部である可動体と支持体である支持基板との間隔を狭くし、可動体と支持基板とがずれる時に生じるスライドダンピングを利用し、減衰定数ｃであるダンピング係数を大きくする方法が知られている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−２８６６４９号公報（３〜４頁、図１）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、可動部と支持体との間隔を狭くすると、可動部と支持体との間隔を狭くした方向に対する衝撃で、可動部と支持体との衝突破壊が起こり、耐衝撃性が低下する。
また、固定電極と可動電極との間隙を利用したダンピングでは、固定電極と可動電極との間隙を狭くする必要がある。この場合、静電力により固定電極と可動電極とが接触してくっついてしまったり、静電力による線形性の確保が困難になったりして、加速度の検出特性が低下する。
【課題を解決するための手段】
【０００５】
本発明は、上述の課題の少なくとも一つを解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００６】
［適用例１］
支持体と、前記支持体に形成されている固定電極と、前記支持体に形成されている第１ダンピング用構造体と、可動部と、前記可動部に設けられた可動電極と、前記可動部に設けられた第２ダンピング用構造体とを備え、前記固定電極と前記可動電極とは、第１間隙を隔てて対向配置されて容量を形成し、前記第１ダンピング用構造体と前記第２ダンピング用構造体とは、第２間隙を隔てて対向配置されていることを特徴とする加速度センサー。
【０００７】
この適用例によれば、固定電極および可動電極以外に第１ダンピング用構造体と第２ダンピング用構造体とからなるダンピング用構造体を設けるので、第１間隙を狭くすることなく、ダンピング用構造体の第２間隙によってダンピングの調整ができる。したがって、可動部と支持体との衝突破壊が低減して耐衝撃性に優れ、固定電極と可動電極との衝突を避けながら加速度の検出が可能な、加速度の検出特性の低下の少ない加速度センサーが得られる。
【０００８】
［適用例２］
上記加速度センサーであって、前記第２間隙は、前記第１間隙より狭いことを特徴とする加速度センサー。
この適用例では、第２間隙を、第１間隙より狭くして、ダンピングをより大きくできる。
【０００９】
［適用例３］
上記加速度センサーであって、前記第１間隙の変動方向と前記第２間隙の変動方向とが略一致していることを特徴とする加速度センサー。
この適用例では、第１間隙の変動方向と第２間隙の変動方向が略一致しているので、減衰力が固定電極と可動電極との間の第２間隙の変動に効率よく働く。
【００１０】
［適用例４］
上記加速度センサーであって、前記第１ダンピング用構造体および前記第２ダンピング用構造体は、それぞれ複数形成されて、前記第１間隙の変動方向または前記可動部の重心に対して対称な位置に配置されていることを特徴とする加速度センサー。
この適用例では、第１ダンピング用構造体および第２ダンピング用構造体が、第１間隙の変動方向または可動部の重心に対して対称に配置されているので、第１間隙の変動方向に対して均等に減衰力が働き、他方向への感度が押さえられる。
【００１１】
［適用例５］
上記加速度センサーであって、前記固定電極、前記可動電極、前記可動部および前記第１ダンピング用構造体および前記第２ダンピング用構造体が、集積回路で用いられる積層構造を有していることを特徴とする加速度センサー。
この適用例では、固定電極、可動電極、可動部、第１ダンピング用構造体および第２ダンピング用構造体が積層構造であるので、集積回路が形成された基板上に加速度センサーが形成できる。
【００１２】
［適用例６］
上記加速度センサーであって、前記固定電極、前記可動電極、前記可動部、前記第１ダンピング用構造体および前記第２ダンピング用構造体が、単結晶シリコンから形成されていることを特徴とする加速度センサー。
この適用例では、固定電極、可動電極、可動部、第１ダンピング用構造体および第２ダンピング用構造体が、単結晶シリコンから形成されているので、熱応力による変形が少なく、厚い構造体の形成も容易になる。
【図面の簡単な説明】
【００１３】
【図１】第１実施形態における（ａ）は加速度センサーの概略平面図、（ｂ）は（ａ）におけるＡ−Ａ概略断面図。
【図２】ＣＭＯＳ集積回路および加速度センサーを基板に形成する場合の製造工程の概略断面図。
【図３】第２実施形態における（ａ）は加速度センサーの概略平面図、（ｂ）は（ａ）におけるＡ−Ａ概略断面図。
【図４】ＣＭＯＳ集積回路および加速度センサーを基板に形成する場合の製造工程の概略断面図。
【図５】変形例における加速度センサーの概略平面図。
【発明を実施するための形態】
【００１４】
以下、実施形態を図面に基づいて詳しく説明する。
（第１実施形態）
図１に、本実施形態における加速度センサー１００の概略図を示した。（ａ）は加速度センサー１００の概略平面図、（ｂ）は（ａ）におけるＡ−Ａ概略断面図である。図中には、Ｘ，Ｙ，Ｚ軸方向を示している。また、図中の両矢印は、加速度検出方向を示し、本実施形態では、Ｘ軸方向が加速度検出方向である。
【００１５】
図１において、加速度センサー１００は、支持体１０と可動部２０とを備えている。
支持体１０は、基板３０と基板３０上に形成された支持部４０とを備えている。また、可動部２０も基板３０上に形成されている。
基板３０は、シリコン基板からなり、可動部２０との間に間隔を持たせるために、基板３０の可動部２０に対向する面には、凹部３１が形成されている。凹部３１の深さは、可動部２０のＺ軸方向に衝撃が加わって、可動部２０が基板３０側に撓んでも衝突しない深さになっている。
【００１６】
可動部２０および支持部４０は、例えば、基板３０上の他の領域に形成された後述する集積回路としてのＣＭＯＳ（Complementary  Metal  Oxide  Semiconductor）集積回路４００を構成する配線層５０、層間絶縁膜６０等からなる積層構造を利用して形成されている。
配線層５０としては、例えば、Ａｌ、Ｃｕ、Ａｌ合金、Ｍｏ、Ｔｉ、Ｗ、Ｐｔ等を用いることができる。配線層５０には、ＣＭＯＳ集積回路４００を形成する際に用いられるＴｉＮ、Ｔｉ、ＴｉＷ、ＴａＮ、ＷＮ、ＶＮ、ＺｒＮ、ＮｂＮ等からなるバリア膜、ＴｉＮ、Ｔｉ等からなる反射防止膜も含まれる。また、配線層５０には、ＣＭＯＳのゲート電極も含む。ゲート電極は、不純物を含んだ多結晶シリコン、シリサイド、Ｗ等からなる。
層間絶縁膜６０としては、ＳｉＯ2、ＴＥＯＳ（Tetraethoxysilane）、ＢＰＳＧ（Borophosphosilicate  Glass）、ＮＳＧ（Non-doped  silicon  glass）、ＳＯＧ（Spin  on  glass）等を用いることができる。また、積層構造には、ＣＭＯＳ集積回路４００の最表面に形成されるＳｉＮ、ＳｉＯ2等からなる保護膜を含んでいてもよい。
【００１７】
Ａｌ等の配線層５０は、スパッタ、真空蒸着、ＣＶＤ（Chemical  Vapor  Deposition）等で形成でき、ＳｉＯ2等の層間絶縁膜６０は、ＣＶＤ、熱酸化、スピンコートおよび焼成等で形成することができる。
なお、可動部２０および支持部４０は、ＣＭＯＳ集積回路４００の積層構造を利用して形成されるものに限らず、独自に積層構造を形成したものであってもよい。
【００１８】
支持部４０は、基板３０上に略矩形の枠体として形成されている。支持部４０は、固定電極４１を備えている。固定電極４１は、支持部４０の一つの対向する内面の略中央に、枠体の内側に向かって形成されている。固定電極４１の形状は、板状の直方体である。
可動部２０は、可動電極２１と錘部２２とばね部２３，２４とを備えている。錘部２２の形状は、略直方体に形成されている。可動部２０は、固定電極４１が形成されていない残りの一対の支持体の内面と２つのばね部２３，２４を介して、略矩形の枠体である支持部４０で囲まれた略中心に２ヵ所で保持されている。
ばね部２３，２４は、対向する２つの板ばねを向かい合わせて、両端で固定した構造となっている。２つの板ばねのうち、一方の板ばねは支持部４０と接続され、他方の板ばねは錘部２２に接続されている。
【００１９】
可動電極２１は、錘部２２の固定電極４１に対向する位置に形成されている。可動電極２１も固定電極４１と同様に板状の直方体である。
可動電極２１と固定電極４１とは、電極間で容量が得られるように、間隔ａの第１間隙としての電極間間隙７０を介して対向している。
【００２０】
加速度センサー１００は、ダンピング用構造体８０を備えている。本実施形態では、対向する可動電極２１と固定電極４１とを挟むように、両側にダンピング用構造体８０が設けられ、計４ヵ所にダンピング用構造体８０が設けられている。ダンピング用構造体８０は、電極間間隙７０の変動方向に対して対称な位置に配置されている。
【００２１】
ダンピング用構造体８０は、第１ダンピング構造体としての固定体４２と第２ダンピング構造体としての可動体２５とを備えている。
可動体２５は、錘部２２の可動電極２１の両側で、支持部４０に向かって形成されている。一方、固定体４２は、支持部４０の固定電極４１の両側で、可動体２５に対向する位置に、間隔ｂの第２間隙としての間隙９０を隔てて形成されている。ここで、間隔ａは間隔ｂより大きく設定されている。
【００２２】
ＣＭＯＳ集積回路４００とともに、基板３０上に加速度センサー１００を形成する場合の各構成要素の大きさは特に限定されないが、例えば、以下の通りである。
可動部２０および支持部４０の積層構造の厚さは、数μｍ程度で、支持部４０は、数ｍｍ角程度の枠体である。積層構造の各層は、１μｍ程度である。可動電極２１と固定電極４１との電極間距離である電極間間隙７０の間隔ａは数μｍ程度である。また、錘部２２の質量は、数×１０-6ｇ程度である。
【００２３】
可動部２０と支持部４０は、配線層５０および層間絶縁膜６０からなる積層構造の表面側からの異方性エッチングと等方性エッチングを組み合わせることで形成できる。
図２（ａ）〜（ｃ）に、例として、ＣＭＯＳ集積回路４００と加速度センサー１００とを基板３０に形成する場合の製造工程の簡略断面図を示した。
図２（ａ）は、ＣＭＯＳ集積回路４００とエッチング前の加速度センサー部１１０を形成する工程を、（ｂ）は層間絶縁膜６０等の異方性エッチング工程を、（ｃ）は基板３０の等方性エッチング工程を示している。
【００２４】
図２（ａ）において、基板３０にトランジスター４１０を構成する不純物拡散層４１１、ソース４１２、ドレイン４１３、ＬＯＣＯＳ（Local  Oxidation  of  Silicon）４１４、ゲート酸化膜４１５、ゲート４１６等を形成後、トランジスター４１０上にプラグ４２０、配線層５０、層間絶縁膜６０、保護膜４３０等を積層、エッチングを繰り返しＣＭＯＳ集積回路４００を周知の方法で形成する。
このとき、エッチング前の加速度センサー部１１０には、ＬＯＣＯＳ４１４、ゲート酸化膜４１５、ゲート４１６等を形成し、その上に、層間絶縁膜６０、配線層５０、保護膜４３０等を積層する。
【００２５】
図２（ｂ）において、保護膜４３０側から層間絶縁膜６０等の異方性エッチングを行う。異方性エッチングは、例えば、ＩＣＰ（Inductively  Coupled  Plasma）エッチングによって行う。エッチングガスとしては、ＣＦ4、ＣＨ3、Ｈｅ等の混合ガスを用い、圧力を１０〜２０Ｐａ、ＲＦパワーを６００〜８００Ｗで行う。エッチング時間は、保護膜４３０と層間絶縁膜６０の合計膜厚が４〜６μｍの場合、１０〜２０分である。
【００２６】
図２（ｃ）において、保護膜４３０側からシリコンの基板３０の等方性エッチングを行い、凹部３１を形成する。等方性エッチングは、例えば、ＩＣＰ（Inductively  Coupled  Plasma）エッチングによって行う。エッチングガスとしては、ＳＦ6、Ｏ2の混合ガスを用い、圧力を１〜１００Ｐａ、ＲＦパワーを１００Ｗ程度で行う。エッチング時間は、凹部３１の深さが２〜３μｍの場合、数分である。このエッチングにより、可動部２０等が基板３０から切り離される。
【００２７】
加速度センサー１００では、Ｘ軸方向に加速度が加わると、固定電極４１と可動電極２１との間の距離が変化し容量が変化する。この容量の変化を検出することによって加速度を測定することができる。
【００２８】
このような本実施形態によれば、以下の効果がある。
（１）固定電極４１および可動電極２１以外にダンピング用構造体８０を設けるので、固定電極４１と可動電極２１との電極間間隙７０を狭くすることなく、ダンピング用構造体８０によってダンピングの調整ができる。したがって、可動部２０と支持体１０との衝突破壊が低減して耐衝撃性に優れ、固定電極４１と可動電極２１との衝突を避けながら加速度の検出が可能な、加速度の検出特性の低下の少ない加速度センサー１００を得ることができる。
【００２９】
（２）ダンピング用構造体８０の可動体２５と固定体４２との間の間隙９０の間隔ｂを、固定電極４１と可動電極２１との電極間間隙７０の間隔ａより狭くして、ダンピングをより大きくできる。
【００３０】
（３）間隙９０の変動方向と電極間間隙７０の変動方向が略一致しているので、減衰力が固定電極４１と可動電極２１との間の電極間間隙７０の変動に効率よく働くようにできる。
【００３１】
（４）ダンピング用構造体８０が、間隙９０の変動方向または可動部２０の重心に対して対称に配置されているので、間隙９０の変動方向に対して均等に減衰力が働き、他方向への感度を押さえることができる。
【００３２】
（５）固定電極４１、可動電極２１、可動部２０およびダンピング用構造体８０が積層構造であるので、ＣＭＯＳ集積回路４００が形成された基板３０上に加速度センサー１００を形成できる。
【００３３】
（第２実施形態）
図３に本実施形態における加速度センサー２００の概略図を示した。（ａ）は加速度センサー２００の概略平面図、（ｂ）は（ａ）におけるＡ−Ａ概略断面図である。図中には、軸方向を示している。図中の両矢印は、加速度検出方向を示し、本実施形態では、Ｘ軸方向が加速度検出方向である。
第１実施形態と同じ構成要素には同じ符号を付した。以下には、第１実施形態と異なる点を中心に説明する。
【００３４】
図３において、加速度センサー２００の構造は、第１実施形態で示した加速度センサー１００と略同様である。構造で異なる点は、ダンピング用構造体８０を対向する可動電極２１と固定電極４１との両側でなく片側にだけ設けた点である。
ダンピング用構造体８０は、可動部２０の重心２２１に対して点対称の位置に２ｌヵ所配置されている。
【００３５】
第１実施形態と第２実施形態とでは、以下の点で大きく異なる。
第１実施形態では、基板３０は、シリコン基板からなり、支持部４０と可動部２０とは、基板３０上の他の領域に形成されたＣＭＯＳ集積回路４００を構成する配線層５０および層間絶縁膜６０を利用した積層構造となっている。一方、第２実施形態では、ＳＯＩ（Silicon  On  Insulator）構造の半導体基板３５を利用する。ＳＯＩ構造は、酸化シリコンからなる埋め込み酸化膜２１０を挟んで、埋め込み酸化膜上に形成された単結晶シリコン層２２０を備えている。
【００３６】
可動部２０および支持部４０は、単結晶シリコン層２２０をエッチングすることによって得られる。また、基板３０の貫通部３２は、単結晶シリコン層２２０が形成された面に対向する面からエッチングすることによって形成できる。
図４（ａ）〜（ｃ）に、例として、ＣＭＯＳ集積回路４００と加速度センサー２００とをＳＯＩ構造の半導体基板３５に形成する場合の製造工程を簡略化して示した。
図４（ａ）は、ＣＭＯＳ集積回路４００を形成する工程を、（ｂ）は単結晶シリコン層２２０のＣＭＯＳ集積回路４００形成面側からの異方性エッチング工程を、（ｃ）は基板３０の基板３０側からの異方性エッチング工程を示している。
【００３７】
図４（ａ）において、第１実施形態と同様に、単結晶シリコン層２２０にＣＭＯＳ集積回路４００を周知の方法で形成する。このとき、加速度センサー部１１０には、何も形成しない。
【００３８】
図４（ｂ）において、単結晶シリコン層２２０のＣＭＯＳ集積回路４００形成面側から異方性エッチングを行う。異方性エッチングは、ＳｉＯ2等で加速度センサー２００の形状に応じてマスクを施し、ＫＯＨによるウェットエッチングで行うことができる。
【００３９】
図４（ｃ）において、基板３０側から基板３０および埋め込み酸化膜２１０をエッチングし、貫通部３２を形成した後、基板３０側から異方性エッチングを行う。異方性エッチングは、単結晶シリコン層２２０のＣＭＯＳ集積回路４００形成面側から行った方法と同様の方法で行うことができる。
【００４０】
このような本実施形態によれば、以下の効果がある。
（６）固定電極４１、可動電極２１、可動部２０およびダンピング用構造体８０が、単結晶シリコンから形成されているので、熱応力による変形を少なくでき、厚い構造体の形成を容易にできる。
【００４１】
（変形例）
図５に変形例における加速度センサー３００の概略平面図を示した。
図５において、第１実施形態および第２実施形態と異なる点は、Ｘ軸方向への加速度を検出する可動電極２１および固定電極４１の他に、Ｙ軸方向への加速度を検出する可動電極２６および固定電極４３を設け、これらの電極の両側にもダンピング用構造体８０を設けた点が異なる。また、可動電極２１および固定電極４１と、可動電極２６および固定電極４３とは、差動検出タイプとはなっていない。
上記以外の構造および製造方法については、第１実施形態と同様の積層構造、第２実施形態と同様の構造および第１、第２実施形態と同様の製造方法を用いることができる。
変形例では、２方向の加速度の測定が可能になる。
【００４２】
上述した実施形態以外にも、種々の変更を行うことが可能である。
ばね部２３，２４の構造は、どのようなものであってもよい。例えば、一つの板ばねの両端が支持部４０に接続され、中央部が錘部２２に接続された構造であってもよい。
【００４３】
実施形態では、可動電極２１と固定電極４１とは２対しか示されていないが、３対以上でくし歯が入り込んだ状態の構成としてもよい。また、可動電極２１および固定電極４１は、矩形状の電極が向かい合う構造になっていたが、矩形状以外の形状であってもよい。
また、加速度の印加によって電極同士が衝突しなければ、平行平板でなくてもよい。
【００４４】
さらに、気体は空気以外のＨｅ、Ｎｅ等の希ガス、窒素ガス等であってもよい。空気よりも粘性係数の大きな媒体を用いることで、より大きな減衰定数ｃが得られる。
【００４５】
ダンピング用構造体８０は、可動体２５と固定体４２との間の間隙９０の間隔ｂを変えるだけでなく、可動体２５および固定体４２の形状を変えてもよい。また、可動体２５と固定体４２とは２対および４対しか示されていないが、６対以上でくし歯が入り込んだ状態の構成としてもよい。
【符号の説明】
【００４６】
１０…支持体、２０…可動部、２１…可動電極、２５…第２ダンピング用構造体としての可動体、４１…固定電極、４２…第１ダンピング用構造体としての固定体、７０…第１間隙としての電極間間隙、９０…第２間隙としての間隙、１００，２００，３００…加速度センサー、４００…ＣＭＯＳ集積回路、２２０…単結晶シリコンとしての単結晶シリコン層、２２１…重心。
【図１】
2010190636.tif 000003
【図２】
2010190636.tif 000004
【図３】
2010190636.tif 000005
【図４】
2010190636.tif 000006
【図５】
2010190636.tif 000007