(57)【要約】【課題】溝幅によらず素子分離構造の高さを一定にできる素子分離構造を提供する。【解決手段】半導体基板の上にシリコン窒化膜を形成し、これをマスクに用いて半導体基板をエッチングして素子分離溝を形成する工程と、素子分離溝を埋め込むようにポリシラザン膜を形成する工程と、ポリシラザン膜を水蒸気雰囲気で加熱してシリコン酸化膜とする工程と、シリコン酸化膜を不活性ガス雰囲気で、１１００℃より高く１２００℃以下に加熱し緻密化する工程と、シリコン窒化膜をストッパ膜に用いたＣＭＰによりシリコン酸化膜の膜厚を減じ、シリコン窒化膜上のシリコン酸化膜を除去する工程と、シリコン酸化膜を不活性ガス雰囲気で、１１００℃より高く１２００℃以下に加熱し緻密化する工程と、シリコン窒化膜を除去した後に、フッ化水素を含む水溶液で処理し、半導体基板の表面から突出するようにシリコン酸化膜を残す工程とを含む。【選択図】図１E
2010050145.tif 000002
【特許請求の範囲】
【請求項１】
素子間を電気的に分離する素子分離構造の製造方法であって、
半導体基板を準備する工程と、
該半導体基板の上にシリコン窒化膜を形成する工程と、
該シリコン窒化膜をパターニングし、パターニングした該シリコン窒化膜をマスクに用いて該半導体基板をエッチングして素子分離溝を形成する工程と、
該素子分離溝を埋め込むように、該半導体基板上にポリシラザン膜を形成する工程と、
該ポリシラザン膜を水蒸気雰囲気で加熱してシリコン酸化膜とする工程と、
該シリコン酸化膜を不活性ガス雰囲気で、１１００℃より高く１２００℃以下の保持温度に加熱し、緻密化する第１熱処理工程と、
該シリコン窒化膜をストッパ膜に用いたＣＭＰにより該シリコン酸化膜の膜厚を減じ、該シリコン窒化膜上の該シリコン酸化膜を除去する工程と、
該シリコン酸化膜を不活性ガス雰囲気で、１１００℃より高く１２００℃以下の保持温度に加熱し、緻密化する第２熱処理工程と、
該シリコン窒化膜を除去した後に、フッ化水素を含む水溶液で処理し、該半導体基板の表面から突出するように該シリコン酸化膜を残す工程と、を含むことを特徴とする素子分離構造の製造方法。
【請求項２】
素子間を電気的に分離する素子分離構造の製造方法であって、
半導体基板を準備する工程と、
該半導体基板の上にシリコン窒化膜を形成する工程と、
該シリコン窒化膜をパターニングし、パターニングした該シリコン窒化膜をマスクに用いて該半導体基板をエッチングして素子分離溝を形成する溝形成工程と、
該素子分離溝を埋め込むように、該半導体基板上にポリシラザン膜を形成する工程と、
該ポリシラザン膜を水蒸気雰囲気で加熱してシリコン酸化膜とする工程と、
該シリコン酸化膜を不活性ガス雰囲気で、１１００℃より高く１２００℃以下の保持温度に加熱し、緻密化する第１熱処理工程と、
該シリコン窒化膜をストッパ膜に用いたＣＭＰにより該シリコン酸化膜の膜厚を減じ、該シリコン窒化膜上の該シリコン酸化膜を除去する工程と、
該シリコン酸化膜を不活性ガス雰囲気で、１１００℃より高く１２００℃以下の保持温度に加熱し、緻密化する第２熱処理工程と、
該シリコン酸化膜をフッ化水素を含む水溶液でエッチバックし、該シリコン窒化膜の上面と下面との間に該シリコン酸化膜の上面が位置するように該シリコン酸化膜の膜厚を減じるエッチバック工程と、
該シリコン酸化膜を覆うように、ＣＶＤ法を用いて、該半導体基板上にＣＶＤ膜を形成する工程と、
該シリコン窒化膜をストッパ膜に用いたＣＭＰにより該ＣＶＤ膜の膜厚を減じ、該シリコン窒化膜上の該ＣＶＤ膜を除去する工程と、
該シリコン窒化膜を除去した後に、フッ化水素を含む水溶液で処理し、該半導体基板の表面から突出するように該ＣＶＤ膜を残す工程と、を含むことを特徴とする素子分離構造の製造方法。
【請求項３】
上記溝形成工程に続いて、上記素子分離溝の表面を、酸化薄膜を形成する工程を含むことを特徴とする請求項１または２に記載の製造方法。
【請求項４】
更に、上記酸化薄膜を窒化処理する工程を含むことを特徴とする請求項３に記載の製造方法。
【請求項５】
上記溝形成工程は、溝幅の異なる複数の分離溝を同時に形成する工程であることを特徴とする請求項１または２に記載の製造方法。
【請求項６】
上記分離溝が、溝幅が１００ｎｍ以下の分離溝と、溝幅が３００ｎｍ以上の分離溝を同時に形成する工程であることを特徴とする請求項５に記載の製造方法。
【請求項７】
上記第１熱処理工程および上記第２熱処理工程が、上記保持温度で６０分以下の間保持する工程であることを特徴とする請求項１〜６のいずれか１項に記載の製造方法。
【請求項８】
上記第１熱処理工程および上記第２熱処理工程が、Ａｒ雰囲気またはＮ２雰囲気で行われる工程であることを特徴とする請求項１〜６のいずれか１項に記載の製造方法。
【請求項９】
上記第１熱処理工程および上記第２熱処理工程が、１１５０℃の保持温度で行われる工程であることを特徴とする請求項１〜６のいずれか１項に記載の製造方法。
【請求項１０】
上記フッ化水素を含む水溶液は、希弗酸溶液、またはアンモニア溶液と弗酸溶液を混合したバッファード弗酸溶液であることを特徴とする請求項１〜６のいずれか１項に記載の製造方法。
【請求項１１】
上記ＣＶＤ膜は、プラズマＣＶＤ膜、またはＯ３−ＴＥＯＳを用いたＣＶＤ膜であることを特徴とする請求項２に記載の製造方法。
【請求項１２】
上記エッチバック工程は、該シリコン窒化膜の下面と該シリコン酸化膜の上面が同一平面となるように該シリコン酸化膜の膜厚を減じる工程であることを特徴とする請求項２に記載の製造方法。
【請求項１３】
請求項１〜１２のいずれかの製造方法で素子分離構造を形成した後に、該素子分離構造を覆うようにゲート電極を形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１４】
溝幅（ｗ）の異なる素子分離溝を備えた素子分離構造であって、
半導体基板と、
該半導体基板に形成された、溝幅（ｗ）の異なる２つの素子分離溝と、
該素子分離溝をポリシラザンで埋め込み、水蒸気雰囲気で加熱して形成したシリコン酸化膜とを含み、
該シリコン酸化膜の上面が該半導体基板の上面から上方に突出した高さ（ｈ）の差が、２つの該素子分離溝の間で１０ｎｍ以下であることを特徴とする素子分離構造。
【請求項１５】
溝幅（ｗ）の異なる素子分離溝を備えた素子分離構造であって、
半導体基板と、
該半導体基板に形成された、溝幅（ｗ）の異なる２つの素子分離溝と、
該素子分離溝をポリシラザンで埋め込み、水蒸気雰囲気で加熱して形成したシリコン酸化膜と、
該シリコン酸化膜の上面を覆うＣＶＤ膜とを含み、
該ＣＶＤ酸化膜の上面が該半導体基板の上面から上方に突出した高さ（ｈ）の差が、２つの該素子分離溝の間で１０ｎｍ以下であることを特徴とする素子分離構造。
【請求項１６】
上記高さ（ｈ）が、２つの上記素子分離溝の間で等しいことを特徴とする請求項１４または１５に記載の素子分離構造。
【請求項１７】
請求項１４〜１６のいずれかの素子分離構造と、該素子分離構造を覆うように形成されたゲート電極とを含むことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、素子分離構造を有する半導体装置の製造方法に関し、特に、素子分離構造の幅が８０ｎｍ以下の微細構造の半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の微細化、高集積化に伴い、素子分離の幅も狭くなってきている。これに伴い、埋め込み酸化膜の形成方法も、従来のＨＤＰ−ＣＶＤ（HDP-CVD high density plasma chemical vapor deposition）法やＳＡ−ＣＶＤ（Sub-Atmospheric Chemical Vapor Deposition）法に代えて、スピンコーティング法によりポリシラザンを塗布し、素子分離溝を埋め込む方法が用いられている。スピンコーティング法を用いることにより、幅が狭くアスペクト比の高い素子分離溝でも、ボイドやシームを発生させずに埋め込むことが可能となる。かかる方法では、スピンコーティング法によって得られた膜（ポリシラザン膜）を、水蒸気雰囲気で熱処理し、シリコン酸化膜にする。続いて、熱処理（高温アニール）を行ない、シリコン酸化膜の緻密化を行なう。シリコン酸化膜の緻密化により、希弗酸溶液に対するウェットエッチングレートを低くできる。
【特許文献１】特開２００４−１７９６１４号公報
【特許文献２】特開２００５−３４７６３６号公報
【特許文献３】特開２００６−２２２２２０号公報
【特許文献４】特開２００７−０７３８９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、熱処理を行った場合の、シリコン酸化膜の緻密化の程度は、素子分離溝の幅によって異なり、溝幅が狭いほど緻密化の程度が低くなる。このため、幅の異なる複数の素子分離溝を形成した場合、溝幅の狭い素子分離溝に埋め込まれたシリコン酸化膜の方が、溝幅の広い素子分離溝に埋め込まれたシリコン酸化膜より、希弗酸溶液を用いた場合のエッチング速度が大きくなり、希弗酸溶液で処理した後の素子分離構造の高さ（基板表面から埋め込み酸化膜の上面までの距離）にばらつきが生じるという問題があった。特に、素子分離溝の幅が８０ｎｍ以下の素子分離構造においては、溝内のシリコン酸化膜の緻密化が進まず、素子分離構造の高さが非常に低くなっていた。
【０００４】
そこで、本発明は、ポリシラザンを用いた素子分離構造において、素子分離溝の幅によらず素子分離構造の高さを一定にできる素子分離構造の提供を目的とする。
【課題を解決するための手段】
【０００５】
本発明は、素子間を電気的に分離する素子分離構造の製造方法であって、半導体基板を準備する工程と、半導体基板の上にシリコン窒化膜を形成する工程と、シリコン窒化膜をパターニングし、パターニングしたシリコン窒化膜をマスクに用いて半導体基板をエッチングして素子分離溝を形成する工程と、素子分離溝を埋め込むように、半導体基板上にポリシラザン膜を形成する工程と、ポリシラザン膜を水蒸気雰囲気で加熱してシリコン酸化膜とする工程と、シリコン酸化膜を不活性ガス雰囲気で、１１００℃より高く１２００℃以下の保持温度に加熱し、緻密化する第１熱処理工程と、シリコン窒化膜をストッパ膜に用いたＣＭＰによりシリコン酸化膜の膜厚を減じ、シリコン窒化膜上のシリコン酸化膜を除去する工程と、シリコン酸化膜を不活性ガス雰囲気で、１１００℃より高く１２００℃以下の保持温度に加熱し、緻密化する第２熱処理工程と、シリコン窒化膜を除去した後に、フッ化水素を含む水溶液で処理し、半導体基板の表面から突出するようにシリコン酸化膜を残す工程とを含むことを特徴とする素子分離構造の製造方法である。
【発明の効果】
【０００６】
以上のように、本発明では、素子分離の溝幅ｗに依存せず、素子分離構造の高さｈが略一定となる素子分離構造を提供できる。
【発明を実施するための最良の形態】
【０００７】
実施の形態１．
図１Ａ〜図１Ｅに、全体が１００で表される、本発明の実施の形態１にかかる素子分離構造（ＳＴＩ：Shallow Trench Isolation）の製造工程の断面図を示す。かかる製造工程は、以下の工程１〜７を含む。
【０００８】
工程１：図１Ａに示すように、シリコン基板１を準備する。続いて、シリコン基板１の表面上に膜厚５〜２０ｎｍのシリコン酸化膜２、膜厚５０〜２００ｎｍのシリコン窒化膜３を、例えばＣＶＤ法を用いて順次形成する。続いて、写真製版技術を用いてシリコン酸化膜２、シリコン窒化膜３をパターニングし、これらをマスクにしてシリコン基板１をエッチングして、素子分離溝１ａ、１ｂを形成する。素子分離溝１ａ、１ｂの深さは３００〜５００ｎｍ程度である。また、素子分離溝１ａ、１ｂの開口部の幅（シリコン基板１の表面における幅）は、例えば１００ｎｍ以下と３００ｎｍ以上、より具体的には８０ｎｍと５００ｎｍである。続いて、素子分離溝１ａ、１ｂの内壁を覆うように、例えば熱ＣＶＤ法を用いて薄いシリコン酸化膜４を形成する。シリコン酸化膜４の膜厚は、例えば３〜２０ｎｍである。この後に、シリコン酸化膜４に対して窒化処理を行っても構わない。
【０００９】
工程２：図１Ｂに示すように、ポリシラザンをジブチルエーテルに溶かした溶液をスピンコーティング法により全面に塗布する。続いて、１００〜２００℃の温度で、１〜５分間程度のベーク処理を行ない、ジブチルエーテルを除去し、素子分離溝１ａ、１ｂをポリシラザン膜５で埋め込む。
【００１０】
工程３：例えば、３００〜９００℃の水蒸気雰囲気中で熱処理を行なう。この結果、以下の式（１）に示す加水分解反応により、ポリシラザン膜５はアモルファス状のシリコン酸化膜６に変化する。
【００１１】
ＳｉＨ２ＮＨ＋２Ｈ２Ｏ  →  ＳｉＯ２＋ＨＮ３＋２Ｈ２  ........（１）
【００１２】
この結果、図１Ｃに示すように、素子分離溝１ａ、１ｂを埋め込むように、シリコン酸化膜６が形成される。
【００１３】
工程３の熱処理は、例えば、以下のような第１段階と２段階からなる熱処理工程とすることが好ましい。
第１段階：３００〜５００℃（好適には４００℃）、３０分、水蒸気雰囲気
第２段階：５００〜９００℃（好適には６００℃）、３０分、水蒸気雰囲気
【００１４】
工程４：シリコン酸化膜６を緻密化するために、不活性ガス雰囲気中で熱処理工程を行う。かかる熱処理は、Ｎ２またはＡｒのような不活性ガス雰囲気で、１１００〜１２００℃、好適には１１５０℃で、例えば１０〜６０分間行なわれる。１１００℃より高い温度での不活性ガス雰囲気での熱処理の前に、１１００℃より低い温度で不活性ガス雰囲気での熱処理が行なわれてもよい。工程４において、素子分離溝１ａ、１ｂを埋め込むシリコン酸化膜６が緻密化される。
【００１５】
工程５：図１Ｄに示すように、シリコン窒化膜３をストッパ膜に用いたＣＭＰ工程を行う。ＣＭＰ工程では、シリコン窒化膜３の上のシリコン酸化膜６が除去されて、素子分離溝１ａ、１ｂの中にシリコン酸化膜６が埋め込まれる。シリコン酸化膜６の上面は、シリコン窒化膜３の上面と同じ高さとなる。
【００１６】
工程６：Ｎ２またはＡｒのような不活性ガス雰囲気で、１１００〜１２００℃、好適には１１５０℃で、例えば１０〜６０分間、再度、熱処理が行なわれる。かかる熱処理工程により、更に、シリコン酸化膜６が緻密化される。工程６の熱処理工程は、工程４の熱処理工程と同一条件で行っても構わない。
【００１７】
工程７：熱燐酸を用いたウェットエッチングによりシリコン窒化膜３を除去する。続いて希弗酸溶液を用いたウェットエッチングによりシリコン酸化膜２を除去する。かかる工程で、素子分離溝１ａ、１ｂにシリコン酸化膜６が埋め込まれた素子分離構造が完成する。
シリコン酸化膜２のエッチング工程では、希弗酸溶液に替えて、アンモニア溶液と弗酸溶液を混合したバッファード弗酸溶液を用いても良い。バッファード弗酸溶液を用いることにより、シリコン酸化膜６の熱処理の程度（ポリシラザン膜５の焼成の程度）に若干の差があっても、エッチングレートの差が小さくなるため、素子分離の溝幅に依存したシリコン酸化膜の高さｈのばらつきをより低減できる。
【００１８】
イオン注入のスクリーン膜となるシリコン酸化膜（図示せず）をシリコン基板１の表面に熱酸化法で形成し、イオン注入法によりウエル注入またはトランジスタの閾値を決めるための注入を行ない、再び希弗酸溶液を用いたウェットエッチング法でスクリーン膜を除去する。更に、所定の膜厚のゲート酸化膜７を形成した後、パターニングによりゲート電極８を形成する。図１Ｅは、素子分離構造の上にゲート電極８を形成した半導体装置の断面図である。
【００１９】
図２は、図１Ｅの構造における素子分離幅ｗと素子分離酸化膜高さｈの関係である。
ここで、素子分離幅ｗは、シリコン基板１の表面における開口幅をいい、素子分離酸化膜高さｈは、シリコン基板１の表面から埋め込み酸化膜６の上面までの距離をいう（図１Ｅ参照）。
図２からわかるように、素子分離の溝幅ｗが８０ｎｍ以上で素子分離酸化膜高さｈは略一定となっている。
【００２０】
このように、本実施の形態１にかかる素子分離構造の製造方法では、１１００〜１２００℃の熱処理温度でシリコン酸化膜の緻密化工程を行うことにより、素子分離の溝幅ｗが狭い素子分離構造においても、溝幅ｗの広い素子分離構造と同程度に埋め込まれたシリコン酸化膜を緻密化できる。このため、希弗酸溶液でエッチング処理した後の素子分離構造の高さｈは、溝幅ｗによらず略一定（少なくとも差が１０ｎｍ以下）となる。特に、溝幅ｗが８０ｎｍ程度の素子分離構造と、溝幅ｗが５００ｎｍ程度の素子分離構造においても、素子分離構造の高さｈを略同じ程度にすることができる。
かかる素子分離構造では、図１Ｅに示すように素子分離構造の上にゲート電極８を形成した場合に、閾値電圧を揃えることが可能となる。
【００２１】
実施の形態２．
図３Ａ〜図３Ｃに、全体が２００で表される、本発明の実施の形態２にかかる素子分離構造（ＳＴＩ）の製造工程の断面図を示す。図３Ａ〜図３Ｃ中、図１Ａ〜図１Ｅと同一符号は、同一又は相当箇所を示す。かかる製造工程は、以下の工程１〜９を含む。
【００２２】
工程１〜４：実施の形態１の工程１〜４（図１Ａ〜図１Ｃ）と同様の工程からなる。工程１〜４を行うことにより、素子分離溝１ａ、１ｂに、緻密化されたシリコン酸化膜６が埋め込まれる。この状態では、シリコン酸化膜６の上面は、シリコン窒化膜３の上面と同じ高さとなる。
【００２３】
工程５：図３Ａに示すように、希弗酸溶液を用いたウェットエッチングにより、シリコン酸化膜６をエッチバックする。エッチバック工程は、シリコン窒化膜３の上面と下面との間にシリコン酸化膜６の上面が位置するように行われ、好ましくは、シリコン酸化膜６の上面は、シリコン窒化膜３とシリコン酸化膜２の界面と略同じ高さとなる。
シリコン酸化膜６の上面を、シリコン窒化膜３の下面より下方にすると、かかる希弗酸溶液を用いたウェットエッチング工程でシリコン酸化膜２もエッチングされる。この場合、シリコン酸化膜７をＨＤＰ（高密度プラズマ）−ＣＶＤで形成すると、埋め込み不良が発生する。また、シリコン酸化膜９の成膜に、Ｏ３−ＴＥＯＳのＳＡ−ＣＶＤを用いた場合、埋め込み不良が発生する。このため、図３Ａに示すように、シリコン酸化膜６のエッチバックは、シリコン窒化膜３とシリコン酸化膜２の界面近傍で停止する必要がある。
【００２４】
工程６：図３Ｂに示すように、例えば、ＨＤＰ−ＣＶＤを用いてシリコン酸化膜（ＣＶＤ膜）９を全面に形成する。
【００２５】
工程７：シリコン窒化膜３をストッパ膜に用いたＣＭＰ工程を行う。ＣＭＰ工程では、シリコン窒化膜３の上のシリコン酸化膜９が除去されて、素子分離溝１ａ、１ｂの中にシリコン酸化膜６とシリコン酸化膜９が埋め込まれる。シリコン酸化膜９の上面は、シリコン窒化膜３の上面と同じ高さとなる。
【００２６】
工程８：熱燐酸を用いたウェットエッチングによりシリコン窒化膜３を除去する。続いて、希弗酸溶液を用いたウェットエッチングによりシリコン酸化膜２を除去する。希弗酸溶液を用いたエッチング工程では、シリコン酸化膜９もエッチングされるが、シリコン酸化膜９はＨＤＰ−ＣＶＤで形成されるため、素子分離溝の溝幅によらずエッチング速度は略一定である。シリコン酸化膜２のエッチング工程では、実施の形態１と同様に、希弗酸溶液に替えて、アンモニア溶液と弗酸溶液を混合したバッファード弗酸溶液を用いても良い。
【００２７】
工程９：実施の形態１と同様に、イオン注入のスクリーン膜（図示せず）をシリコン基板１の表面に形成し、イオン注入を行ない、再び希弗酸溶液を用いたウェットエッチング法でスクリーン膜を除去する。更に、所定の膜厚のゲート酸化膜７を形成した後、パターニングによりゲート電極８を形成する。図３Ｃは、素子分離構造の上にゲート電極８を形成した半導体装置の断面図である。
【００２８】
図４は、図３Ｃの構造における素子分離幅ｗと素子分離酸化膜高さｈの関係である。ここで、素子分離幅ｗは、シリコン基板１の表面における開口幅をいい、素子分離酸化膜高さｈは、シリコン基板１の表面から埋め込み酸化膜９の上面までの距離をいう（図３Ｃ参照）。
図４からわかるように、素子分離の溝幅ｗが８０ｎｍ以下においても、溝幅ｗが５００ｎｍの場合と素子分離酸化膜高さｈは略同程度となっている。
【００２９】
このように、本実施の形態２にかかる素子分離構造の製造方法では、１１００〜１２００℃の熱処理温度でシリコン酸化膜の緻密化工程を行うことにより、素子分離の溝幅ｗが狭い素子分離構造においても、溝幅ｗの広い素子分離構造と同程度に埋め込まれたシリコン酸化膜を緻密化できる。更に、緻密化したシリコン酸化膜の上面を、ＨＤＰ−ＣＶＤで作成したシリコン酸化膜で覆っている。このため、希弗酸溶液でエッチング処理した後の素子分離構造の高さｈは、溝幅ｗによらず略一定（少なくとも差が１０ｎｍ以下）となる。特に、溝幅ｗが８０ｎｍ以下の素子分離構造と、溝幅ｗが５００ｎｍ程度の素子分離構造においても、素子分離構造の高さｈを略同じ程度にすることができる。
かかる素子分離構造では、図３Ｃに示すように素子分離構造の上にゲート電極８を形成した場合に、閾値電圧を揃えることが可能となる。
【産業上の利用可能性】
【００３０】
本発明は、ポリシラザンを用いて素子分離溝を埋め込んだ素子分離構造を有する半導体装置、特に、３２ｎｍノード以降の世代の半導体装置に適用できる。
【図面の簡単な説明】
【００３１】
【図１Ａ】本発明の実施の形態１にかかる素子分離構造の製造工程の断面図である。
【図１Ｂ】本発明の実施の形態１にかかる素子分離構造の製造工程の断面図である。
【図１Ｃ】本発明の実施の形態１にかかる素子分離構造の製造工程の断面図である。
【図１Ｄ】本発明の実施の形態１にかかる素子分離構造の製造工程の断面図である。
【図１Ｅ】本発明の実施の形態１にかかる素子分離構造の製造工程の断面図である。
【図２】本発明の実施の形態１にかかる素子分離構造の、素子分離幅ｗと素子分離酸化膜高さｈの関係である。
【図３Ａ】本発明の実施の形態２にかかる素子分離構造の製造工程の断面図である。
【図３Ｂ】本発明の実施の形態２にかかる素子分離構造の製造工程の断面図である。
【図３Ｃ】本発明の実施の形態２にかかる素子分離構造の製造工程の断面図である。
【図４】本発明の実施の形態２にかかる素子分離構造の、素子分離幅ｗと素子分離酸化膜高さｈの関係である。
【符号の説明】
【００３２】
１  シリコン基板、１ａ、１ｂ  素子分離溝、２、４、６、７、９  シリコン酸化膜、３  シリコン窒化膜、５  ポリシラザン膜、８  ゲート電極、１００  素子分離構造。
【図１Ａ】
2010050145.tif 000003
【図１Ｂ】
2010050145.tif 000004
【図１Ｃ】
2010050145.tif 000005
【図１Ｄ】
2010050145.tif 000006
【図１Ｅ】
2010050145.tif 000007
【図２】
2010050145.tif 000008
【図３Ａ】
2010050145.tif 000009
【図３Ｂ】
2010050145.tif 000010
【図３Ｃ】
2010050145.tif 000011
【図４】
2010050145.tif 000012