(57)【要約】【課題】インバータ装置側の制御プログラムを、必要に応じて簡単に更新できるインバータ制御システムを提供する。【解決手段】リモートパネル４側のフラッシュメモリ３６に、インバータ制御プログラム３９も当該プログラム３９のバージョン情報（Ｖ１２１）と共に記憶させ、周辺制御ＣＰＵ３５は、起動時においてインバータ装置１が保持しているインバータ制御プログラム２０のバージョン情報を取得し、フラッシュメモリ３６に記憶されている制御プログラム３９のバージョンが新しい場合には、制御プログラム３９をインバータ装置１側に送信し、インバータ制御ＣＰＵは１７、リモートパネル４より受信した制御プログラム３９をフラッシュメモリ１８に書き込んで更新する。【選択図】図１
2010022175.tif 000002
【特許請求の範囲】
【請求項１】
インバータ回路と、このインバータ回路を制御するインバータ制御ＣＰＵと、このインバータ制御ＣＰＵにより実行されるインバータ制御プログラムが、当該プログラムのバージョン情報と共に記憶される第１記憶手段と、外部と通信を行う通信手段とを備えるインバータ装置と、
このインバータ装置との間で通信手段を介して通信を行うと共に周辺制御機能を実行する周辺制御ＣＰＵと、この周辺制御ＣＰＵにより実行される周辺制御プログラムが、当該プログラムのバージョン情報と共に記憶される第２記憶手段とを備える１つ以上の周辺機器とからなるインバータ制御システムにおいて、
前記第２記憶手段には、インバータ制御プログラムも、当該プログラムのバージョン情報と共に記憶されており、
前記周辺制御ＣＰＵは、起動時において前記インバータ装置が保持している前記インバータ制御プログラムのバージョン情報を取得し、そのバージョンよりも前記第２記憶手段に記憶されているインバータ制御プログラムのバージョンが新しい場合には、前記第２記憶手段に記憶されているインバータ制御プログラムを前記インバータ装置側に送信し、
前記インバータ制御ＣＰＵは、前記周辺機器より受信したインバータ制御プログラムを前記第１記憶手段に書き込んで更新することを特徴とするインバータ制御システム。
【請求項２】
前記周辺制御ＣＰＵは、前記インバータ装置が保持している前記インバータ制御プログラムのバージョンが、前記第２記憶手段に記憶されているインバータ制御プログラムのバージョンよりも新しい場合には、前記インバータ装置に対してプログラム転送命令を送信し、
前記インバータ制御ＣＰＵは、前記第１記憶手段に記憶されているインバータ制御プログラムを前記周辺機器側に送信し、
前記周辺制御ＣＰＵは、前記インバータ装置より受信したインバータ制御プログラムを前記第２記憶手段に書き込んで更新することを特徴とする請求項１記載のインバータ制御システム。
【請求項３】
前記第１記憶手段には、周辺制御プログラムも記憶されており、
前記インバータ制御ＣＰＵは、起動時において前記周辺機器が保持している前記周辺制御プログラムのバージョン情報を取得し、そのバージョンよりも前記第１記憶手段に記憶されている周辺制御プログラムのバージョンが新しい場合には、前記第１記憶手段に記憶されている周辺制御プログラムを前記周辺機器側に送信し、
前記周辺制御ＣＰＵは、前記インバータ装置より受信した周辺制御プログラムを前記第２記憶手段に書き込んで更新することを特徴とする請求項１又は２記載のインバータ制御システム。
【請求項４】
前記周辺機器は、前記起動時の処理を行う場合、前記インバータ装置側に対応する機能を実行させるための動作電源を供給可能とする電源供給手段を備えていることを特徴とする請求項１乃至３の何れかに記載のインバータ制御システム。
【請求項５】
前記ＣＰＵは、前記記憶手段に書き込んで更新した新しいバージョンの制御プログラムにおいて、制御パラメータが格納される領域を初期化することを特徴とする請求項１乃至４の何れかに記載のインバータ制御システム。
【請求項６】
前記自身が保持している制御プログラムのバージョンが、相手側の制御プログラムのバージョンよりも新しい場合に、その新バージョンの制御プログラムを相手側に送信して更新させるか否かを、ユーザにより選択可能とする更新許否設定手段を備えることを特徴とする請求項１乃至５の何れかに記載のインバータ制御システム。
【請求項７】
前記周辺制御ＣＰＵは、前記更新許否設定手段による設定が更新拒否であった場合に、インバータ装置側の制御プログラムにおいて使用されていない制御パラメータの設定を、スキップすることを特徴とする請求項６記載のインバータ制御システム。
【請求項８】
前記インバータ装置は、前記インバータ制御ＣＰＵが複数搭載され、前記複数のＣＰＵが協働して前記インバータ回路を制御すると共に、前記複数のＣＰＵのそれぞれにより実行される制御プログラムが、各プログラムのバージョン情報と共に個別の記憶手段に記憶され、各ＣＰＵ毎にＣＰＵユニットを構成している場合、
前記各ＣＰＵユニットの記憶手段には、その他のＣＰＵユニットに対応する制御プログラムもそれぞれのバージョン情報と併せて記憶され、
前記複数のＣＰＵは、自身以外のＣＰＵユニットが保持している制御プログラムのバージョン情報を取得し、そのバージョンよりも自身が属するユニットが保持している制御プログラムのバージョンが新しい場合には、その制御プログラムを対応するＣＰＵユニットに送信し、
前記新バージョンの制御プログラムを受信したＣＰＵユニットのＣＰＵは、受信した制御プログラムを自身の記憶手段に書き込んで更新することを特徴とする請求項１乃至７の何れかに記載のインバータ制御システム。
【請求項９】
インバータ回路と、このインバータ回路を制御するインバータ制御ＣＰＵと、このインバータ制御ＣＰＵにより実行されるインバータ制御プログラムが、当該プログラムのバージョン情報と共に記憶される第１記憶手段とを備えるインバータ装置に通信手段を介して接続され、周辺制御機能を実行する周辺機器において、
前記インバータ装置との間で通信を行うと共に前記周辺制御機能を実行する周辺制御ＣＰＵと、
この周辺制御ＣＰＵにより実行される周辺制御プログラムが記憶されると共に、インバータ制御プログラムが、当該プログラムのバージョン情報と共に記憶される第２記憶手段とを備え、
前記周辺制御ＣＰＵは、起動時において前記インバータ装置が保持している前記インバータ制御プログラムのバージョン情報を取得し、そのバージョンよりも前記第２記憶手段に記憶されているインバータ制御プログラムのバージョンが新しい場合には、前記第２記憶手段に記憶されているインバータ制御プログラムを前記インバータ装置側に送信して、前記第１記憶手段に記憶されている制御プログラムを更新させることを特徴とするインバータ装置の周辺機器。
【請求項１０】
前記周辺制御ＣＰＵは、前記インバータ装置が保持している前記インバータ制御プログラムのバージョンが、前記第２記憶手段に記憶されているインバータ制御プログラムのバージョンよりも新しい場合には、前記インバータ装置に前記第１記憶手段に記憶されているインバータ制御プログラムを送信させて、当該制御プログラムを前記第２記憶手段に書き込んで更新することを特徴とする請求項９記載のインバータ装置の周辺機器。
【請求項１１】
前記周辺機器は、前記起動時の処理を行う場合、前記インバータ装置側に対応する機能を実行させるための動作電源を供給可能とする電源供給手段を備えていることを特徴とする請求項９又は１０記載のインバータ装置の周辺機器。
【請求項１２】
前記インバータ装置より取得した制御プログラムのバージョンよりも、前記第２記憶手段に記憶されている制御プログラムのバージョンが新しい場合に、その新バージョンの制御プログラムを送信して更新させるか否かを、ユーザにより選択可能とする更新許否設定手段を備えることを特徴とする請求項９乃至１１の何れかに記載のインバータ装置の周辺機器。
【請求項１３】
前記周辺制御ＣＰＵは、前記更新許否設定手段による設定が更新拒否であった場合に、インバータ装置側の制御プログラムにおいて使用されていない制御パラメータの設定を、スキップすることを特徴とする請求項１２記載のインバータ装置の周辺機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インバータ装置とその周辺機器とからなるインバータ制御システム，インバータ装置の周辺機器に関する。
【背景技術】
【０００２】
一般に、インバータ制御システムにおいて、インバータ装置にはインバータ回路（主回路）を直接制御するＣＰＵが存在し、ユーザが操作入力等を行う操作パネル等の周辺機器には、その操作入力機能を実現するＣＰＵが存在する。そして、それぞれのＣＰＵは、それぞれの装置に記憶されている制御プログラムに従って動作し、両者間で所定のインターフェイスに基づき通信を行うようになっている。
このような制御システムでは、インバータ装置と周辺機器との間で制御プログラムが互いに対応している（バージョンが等しい）ことが前提であり、機能の追加などにより一方の制御プログラムがバージョンアップされると、それに応じて他方のプログラムもバージョンアップさせる必要がある。
【０００３】
また、昨今は、数々のオープンネットワークが広まり、各種のネットワークを用いてインバータ装置を制御することも行われており、インバータ装置にもそれらへの対応が要求されている。そして、周辺機器側の通信オプションが後からリリースされた場合、インバータ装置側の制御プログラムもそのオプションに対応したバージョンでなければ通信を行うことができなくなる。
例えば、特許文献１，２には、メモリタイプのＵＳＢ機器からモータ制御装置の拡張プログラムをダウンロードしたり、外部から通信手段を介してインバータ制御用のプログラムを転送する技術が開示されている。また、特許文献３には、上位コントローラが複数のコンベア装置のインバータのプログラムを管理し、必要に応じて書き換えを行う構成が開示されている。
【特許文献１】特開２００６−１９７６７７号公報
【特許文献２】特許第３７５４０９２号公報
【特許文献３】特開２００４−１８５２４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、これらの技術は、何れも作業者がインバータ装置のバージョンを確認した後、制御プログラムの書き換えが必要と判断した場合に書き換えを行うことを想定しており、作業者の負担が大きいという問題がある。
本発明は上記事情に鑑みてなされたものであり、その目的は、インバータ装置側の制御プログラムを、必要に応じて簡単に更新できるインバータ制御システム，インバータ装置の周辺機器を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するため、請求項１記載のインバータ制御システムは、インバータ回路と、このインバータ回路を制御するインバータ制御ＣＰＵと、このインバータ制御ＣＰＵにより実行されるインバータ制御プログラムが、当該プログラムのバージョン情報と共に記憶される第１記憶手段と、外部と通信を行う通信手段とを備えるインバータ装置と、
このインバータ装置との間で通信手段を介して通信を行うと共に周辺制御機能を実行する周辺制御ＣＰＵと、この周辺制御ＣＰＵにより実行される周辺制御プログラムが、当該プログラムのバージョン情報と共に記憶される第２記憶手段とを備える１つ以上の周辺機器とからなるものにおいて、
前記第２記憶手段には、インバータ制御プログラムも、当該プログラムのバージョン情報と共に記憶されており、
前記周辺制御ＣＰＵは、起動時において前記インバータ装置が保持している前記インバータ制御プログラムのバージョン情報を取得し、そのバージョンよりも前記第２記憶手段に記憶されているインバータ制御プログラムのバージョンが新しい場合には、前記第２記憶手段に記憶されているインバータ制御プログラムを前記インバータ装置側に送信し、
前記インバータ制御ＣＰＵは、前記周辺機器より受信したインバータ制御プログラムを前記第１記憶手段に書き込んで更新することを特徴とする。
【０００６】
斯様に構成すれば、インバータ装置と周辺機器とを接続するだけで、両者が記憶しているインバータ制御プログラムのバージョン情報が比較され、周辺機器側が保持しているプログラムのバージョンが新しい場合にはインバータ装置側に送信されて、第１記憶手段に記憶されているプログラムが自動的に更新されるようになる。
【０００７】
請求項９記載のインバータ装置の周辺機器は、インバータ回路と、このインバータ回路を制御するインバータ制御ＣＰＵと、このインバータ制御ＣＰＵにより実行されるインバータ制御プログラムが、当該プログラムのバージョン情報と共に記憶される第１記憶手段とを備えるインバータ装置に通信手段を介して接続され、周辺制御機能を実行するものにおいて、
前記インバータ装置との間で通信を行うと共に前記周辺制御機能を実行する周辺制御ＣＰＵと、
この周辺制御ＣＰＵにより実行される周辺制御プログラムが記憶されると共に、インバータ制御プログラムが、当該プログラムのバージョン情報と共に記憶される第２記憶手段とを備え、
前記周辺制御ＣＰＵは、起動時において前記インバータ装置が保持している前記インバータ制御プログラムのバージョン情報を取得し、そのバージョンよりも前記第２記憶手段に記憶されているインバータ制御プログラムのバージョンが新しい場合には、前記第２記憶手段に記憶されているインバータ制御プログラムを前記インバータ装置側に送信して、前記第１記憶手段に記憶されている制御プログラムを更新させることを特徴とする。
【０００８】
斯様に構成すれば、インバータ装置と周辺機器とを接続するだけで、両者が記憶しているインバータ制御プログラムのバージョン情報が比較され、周辺機器側が保持しているプログラムのバージョンが新しい場合にはインバータ装置側に送信されて、インバータ装置側でプログラムが自動的に更新されるようになる。
【発明の効果】
【０００９】
請求項１記載のインバータ制御システム，または請求項９記載のインバータ装置の周辺機器によれば、インバータ装置と周辺機器とを接続するだけでインバータ制御プログラムが新しいバージョンに自動的に更新されるので、ユーザが両者のバージョンをそれぞれ幾つであるのかを確認した上で、新バージョンのプログラムを送信させて更新させるという作業が不要となり、利便性を向上させることができる。
【発明を実施するための最良の形態】
【００１０】
（第１実施例）
以下、本発明の第１実施例について図１乃至図９を参照して説明する。図２は、インバータ制御システムの全体構成を示すものである。インバータ装置１は、交流電源装置２から電源が与えられ、その電源に基づいて電動機（インダクションモータ）３を駆動するようになっている。リモートパネル４（周辺機器）は、ユーザがインバータ装置１を制御するための操作入力を行ったり、制御情報を表示させるもので、インバータ装置１と通信部２５及びシリアル通信ライン５により接続されている。
【００１１】
インバータ装置１の通信部６（通信手段）は、通信オプション装置７と通信部９によりシリアル通信ライン８を介して通信を行うようになっている。通信オプション装置７は、通信部９を介してインバータ装置１側と通信し、その他に、制御部１１、インタフェース回路部（Ｉ／Ｆ）１２ならびにネットワークインタフェース部１３を備えて構成されている。そして、この通信オプション装置７は、ネットワークインタフェース部１３を介して、オープンネットワーク１４が接続されるようになっている。
【００１２】
このように、インバータ装置１が複数の通信部を備える場合もあるが、インバータ装置の１つの通信部をリモートパネル４や通信オプション装置が共通で使用する場合もある。
そして、通信オプション装置７は、制御部１１内部のメモリに格納されているインバータ指令値をインバータ装置１に出力するようになっている。これを受けて、インバータ装置１は、通信オプション装置７から送信されたインバータ指令値にしたがって動作することが可能となる。また、通信オプション装置７は、インバータ装置１から状態データを読出し、これを受けて、インバータ装置１から送信された状態データを制御部１１内部のメモリに格納することが可能となる。
このように通信オプション装置７とインバータ装置１とを構成することで、オープンネットワーク１４からインバータ装置１を制御することができ、また、オープンネットワーク１４にインバータ装置１の情報を出力することが可能となる。
【００１３】
図１は、インバータ装置１とリモートパネル４との内部構成を示すものである。インバータ装置１は、例えばＭＯＳＦＥＴやＩＧＢＴなどのスイッチング素子を３相ブリッジ接続して構成されるインバータ回路１５と、インバータ回路１５を制御する制御部１６とを備えている。尚、図１のインバータ装置１では、図２に示す通信部６の図示を省略している。
制御部１６は、マイクロコンピュータで構成されており、ＣＰＵ１７，フラッシュメモリ１８（第１記憶手段），ＲＡＭ１９などを備えている。不揮発性の記憶手段であるフラッシュメモリ１８には、ＣＰＵ１７によって実行され、インバータ回路１５を制御するための制御プログラム２０（ｉ−Ｓ／Ｗ）が当該プログラムのバージョン情報（Ｖ１２０）と共に記憶されている。また、フラッシュメモリ１８には、リモートパネル４側の制御プログラム２１（Ｔ−Ｓ／Ｗ）も、当該プログラムのバージョン情報（Ｖ３１１）と共に記憶されている。ＲＡＭ１８は、ＣＰＵ１７が処理を実行する場合のワークエリアとして使用される。
【００１４】
制御部１６に外付けされているＥＥＰＲＯＭ２２には、インバータ装置１の機種識別パラメータ２３や、制御パラメータデータ２４等が記憶されている。機種識別パラメータ２３としては、インバータ装置１のシリーズ形式や、容量形式（例えば２００Ｖ，３．７ｋＷなど）を示すコードなどがある。そして、制御部１６は、通信部２５を介して、例えばＭｏｄｂｕｓ（登録商標）や各メーカオリジナルの通信プロトコルによりリモートパネル４側と通信を行うようになっている。また、インバータ装置１には、２４Ｖの電源が供給されると、制御部１６等に対しては、その２４Ｖ電源を電圧変更部２６により５Ｖに降圧した制御電源が供給されている。尚、電圧変更部２６に対しては、２４Ｖ電源がダイオード２７を介して供給されており、また、後述するように、リモートパネル４側からも２４Ｖ電源が、ダイオード２７とカソードが共通に接続されたダイオード２８を介して供給されるようになっている（電源供給手段）。
【００１５】
一方、リモートパネル４は、操作・表示部３１，制御部３２，ＥＥＰＲＯＭ３３，通信部３４等を備えている。制御部３２は、制御部１６と同様にマイクロコンピュータで構成されており、ＣＰＵ３５，フラッシュメモリ３６（第２記憶手段），ＲＡＭ３７などを備えている。フラッシュメモリ３６には、ＣＰＵ３５によって実行され、操作・表示部３１による操作入力や表示制御をおこなう制御プログラム３８（周辺制御プログラム）が当該プログラムのバージョン情報（Ｖ３１１）と共に記憶されている。また、フラッシュメモリ３６には、インバータ装置側の制御プログラム３９も、当該プログラムのバージョン情報（Ｖ１２１）と共に記憶されている。ＲＡＭ３７は、ＣＰＵ３５が処理を実行する場合のワークエリアとして使用される。
【００１６】
制御部３２に外付けされているＥＥＰＲＯＭ３３には、リモートパネル４の機種識別パラメータや、制御パラメータデータ等が記憶されている。そして、制御部３２は、通信部３４を介してインバータ装置１側と通信を行うようになっている。また、リモートパネル４には２４Ｖの電源が供給されており、具体的には図示しないが、インバータ装置１側と同様に５Ｖの制御電源を生成して各部に供給するが、その２４Ｖ電源を、シリアル通信ケーブル５を介してインバータ装置１側にも供給するよう構成されている。
【００１７】
次に、本実施例の作用について図３乃至図９も参照して説明する。図４及び図５は、インバータ装置１及びリモートパネル４に電源が投入されて起動する場合に、両者間並びにユーザにより行われる処理の内容を示すシーケンス図であり、図６乃至図９は、インバータ装置１，リモートパネル４でそれぞれ実行される処理を示すフローチャートである。尚、図６等で使用されている用語「リフラッシュ」は、フラッシュメモリ１８，３６に記憶されているプログラムやデータを上書きして更新することを意味する。
【００１８】
図４において、先ず、リモートパネル４がインバータ装置１に対して、インバータ制御プログラム２０のバージョン情報の送信要求を出し、インバータ装置１は、その送信要求を受信することでリモートパネル４が接続されていることを認識する（図６，ステップＡ１：ＹＥＳ）。すると、インバータ装置１は、フラッシュメモリ１８よりインバータ制御プログラム２０のバージョン情報（Ｖ１２０）を読み出して、リモートパネル４に送信する（図６，ステップＡ２）。
【００１９】
リモートパネル４は、送信要求に応じてバージョン情報が返信されると、インバータ装置１が接続されていることを認識し（図７，Ｂ１：ＹＥＳ）、そのバージョン情報を読み込む（図７，Ｂ２）。そして、上記バージョンが、自身のフラッシュメモリ３６に記憶されているインバータ制御プログラム３９のバージョン（Ｖ１２１）と一致するか否かを判断する（図７，Ｂ３）。両者が一致すれば（ＹＥＳ）特段の処理を行うことなく、リモートパネル４は、周辺制御プログラム３８に従って通常動作を行う（図７，Ｂ８）。
ここで、図３は、フラッシュメモリ３６のマップイメージの一例を示す。最初にリモートパネル４の周辺制御プログラム３８の格納エリアがあり、それに続いてインバータ制御プログラム３９のバージョン情報（Ｖ１２１），スタートアドレス（Ｃ０１００）及びプログラムサイズ（１００ｋＢ）が格納されている。その後のアドレスＣ０１００より、制御プログラム３９が１００ｋＢ配置されている。
【００２０】
一方、両者のバージョンが一致しない場合は（図７，Ｂ３：ＮＯ）、インバータ制御プログラム３９のバージョンの方が新しいか否かを判断する（図７，Ｂ４）。制御プログラム３９のバージョンの方が新しい場合（ＹＥＳ）、リモートパネル４におけるユーザの設定により（更新許否設定手段）インバータ装置１側の制御プログラム書き換えを行うか否かを判断し（図７，Ｂ６）、ユーザ設定が書き換えを禁止している場合は（ＮＯ）通常動作を行う（図７，Ｂ８）。ただしこの場合、インバータ制御プログラム２０のバージョンでは使用されない制御パラメータがあれば、その設定処理はスキップするように動作する（例えば、Ｖ１２１はＶ１２０よりも新しい）。
【００２１】
ユーザ設定が書き換えを禁止していない場合（図７，Ｂ６：ＹＥＳ）、リモートパネル４は、フラッシュメモリ３６よりインバータ制御プログラム３９を読み出し、通信部34を介してインバータ装置１側に送信する（図７，Ｂ７）。インバータ装置１は、制御プログラム３９が送信されると（図６，Ａ３：ＹＥＳ）、その制御プログラム３９をフラッシュメモリ１８に書き込む（図６，Ａ４）。
【００２２】
また、インバータ制御プログラム２０のバージョンの方が新しい場合は（図７，Ｂ４：ＮＯ）、インバータ装置１に対して制御プログラム２０の転送要求を与え、インバータ装置１は、その転送供給を受信すると（図６，Ａ５：ＹＥＳ）リモートパネル４側に制御プログラム２０を送信する（図６，Ａ６）。リモートパネル４は、送信された制御プログラム２０をフラッシュメモリ３６に書き込んで更新する（図７，Ｂ５）。
尚、図７のステップＢ６において、インバータ装置１側の制御プログラム書き換えを行う場合、リモートパネル４におけるユーザ設定により「手動書換え」を選択することもできるようになっている。「手動書換え」を選択すると、リモートパネル４が直ちに書き換えを行うはことなく、ユーザがリモートパネル４を介して「書き換え」を指示した時点で、インバータ装置１に制御プログラム３６の送信が実行される。
また、図６のステップＡ５において、リモートパネル４に対する制御プログラム２０の転送が禁止に設定されている場合は（ＮＯ）ステップＡ６を実行することなく、リモートパネル４が通常動作において送信するキー情報（操作入力情報）を受信して、インバータ装置１としての通常動作を行う（ステップＡ７）。
【００２３】
図５は、図４のシーケンスを、リモートパネル４の周辺制御プログラム３８，２１を対象として同様に実施する場合を示したものである。すなわち、リモートパネル４が、インバータ装置１のフラッシュメモリ１８に記憶されている周辺制御プログラム２１のバージョン情報を取得して、自身が保持している制御プログラム３８のバージョンと比較する。そして、両者が一致する場合は通常動作し、制御プログラム３８のバージョンが新しければ当該制御プログラム３８をインバータ装置１側に送信して更新させる。また、インバータ装置１が保持している制御プログラム２１のバージョンが新しい場合は、当該制御プログラム２１を送信させて、フラッシュメモリ３６に書き込んで更新する。
【００２４】
図８は、インバータ装置１が、リモートパネル４より送信されたインバータ制御プログラム３９をフラッシュメモリ１９に書き込んで更新する場合の処理（図６，Ａ４）を、より詳細に示すフローチャートである。リモートパネル４は、インバータ装置１側にフラッシュメモリ１８の書き換え指令と、それに先立ちインバータ回路１５の動作を停止させるためのゲートブロック指令とを送信する（ステップＢ１１）。インバータ装置１は、それらの指令を受けてゲートブロックを完了すると（ステップＡ１１：ＹＥＳ）、リモートパネル４側にその旨を通知する。
【００２５】
すると、リモートパネル４のＣＰＵ３５は、フラッシュメモリ３６から制御プログラム３９を読み出し、通信部３４を介してインバータ装置１側に転送する（ステップＢ１２）。インバータ装置１側では、転送された制御プログラム３９のデータが通信部２５を介して一旦ＲＡＭ１９に書き込まれる。転送が終了すると、インバータ装置１のＣＰＵ１７は、ＲＡＭ１９に書き込まれた制御プログラム３９のデータを読み出してフラッシュメモリ１８に書き込むことで書き換えを実行する（ステップＡ１２）。書き換えを終了すると、新バージョンの制御プログラム３９において、機種別パラメータ及び新たに追加された制御パラメータが格納される記憶領域：ＥＥＰＲＯＭ２２の領域を初期化する（ステップＡ１３）。
【００２６】
また、図９は、リモートパネル４が、インバータ装置１より送信された周辺制御プログラム２１（バージョンが新しい場合）をフラッシュメモリ１９に書き込んで更新する場合の処理（図７，Ｂ５）を、より詳細に示すフローチャートである。リモートパネル４は、フラッシュメモリ３６の書き換え指令が発行（ＯＮ）されると（ステップＢ２１：ＹＥＳ）、インバータ装置１側に周辺制御プログラム２１の転送指令を送信する（ステップＢ２２）。すると、インバータ装置１のＣＰＵ１７は、その指令を受けてフラッシュメモリ１８から制御プログラム２１を読み出し、通信部２５を介してリモートパネル４側に転送する（ステップＡ２１）。
【００２７】
リモートパネル４側では、転送された制御プログラム２１のデータが通信部３４を介して一旦ＲＡＭ３７に書き込まれる。転送が終了すると、リモートパネル４のＣＰＵ３５は、ＲＡＭ３７に書き込まれた制御プログラム２１のデータを読み出してフラッシュメモリ３６に書き込むことで書き換えを実行する（ステップＢ２３）。この場合、図８のステップＡ１３と同様に、新バージョンの制御プログラム２１において、新たに追加された制御パラメータが格納されるＥＥＰＲＯＭ３３の領域を初期化しても良い。
【００２８】
以上のように本実施例によれば、リモートパネル４側のフラッシュメモリ３６に、インバータ制御プログラム３９も当該プログラム３９のバージョン情報と共に記憶させ、周辺制御ＣＰＵ３５は、起動時においてインバータ装置１が保持しているインバータ制御プログラム２０のバージョン情報を取得し、そのバージョンよりもフラッシュメモリ３６に記憶されている制御プログラム３９のバージョンが新しい場合には、制御プログラム３９をインバータ装置１側に送信し、インバータ制御ＣＰＵ１７は、リモートパネル４より受信した制御プログラム３９をフラッシュメモリ１８に書き込んで更新する。
【００２９】
したがって、インバータ装置１とリモートパネル４とを接続するだけで、両者が記憶しているインバータ制御プログラム２０,３９のバージョンが比較され、リモートパネル４側が保持している制御プログラム３９のバージョンが新しければインバータ装置１側に送信されて、フラッシュメモリ１８上のプログラムが自動的に更新されるので、ユーザが両者のバージョンをそれぞれ幾つであるのかを確認した上で、新バージョンのプログラムを送信させて更新させるという作業が不要となり（バージョンフリー）、利便性を向上させることができる。
【００３０】
また、周辺制御ＣＰＵ３５は、インバータ装置１が保持している制御プログラム２０のバージョンが、フラッシュメモリ３６に記憶されている制御プログラム３６のバージョンよりも新しい場合には、インバータ装置１に対してプログラム転送命令を送信し、インバータ制御ＣＰＵ１７は、フラッシュメモリ１８に記憶されている制御プログラム２０をリモートパネル４側に送信し、周辺制御ＣＰＵ３５は、受信した制御プログラム２０をフラッシュメモリ３６に書き込んで更新する。したがって、リモートパネル４側のインバータ制御プログラムをバージョンアップすることができる。
【００３１】
更に、インバータ装置１のフラッシュメモリ１８に、周辺制御プログラム２１も記憶して、インバータ制御ＣＰＵ１７は、起動時においてリモートパネル４が保持している周辺制御プログラム３８のバージョン情報を取得し、制御プログラム２１のバージョンが新しい場合には、周辺制御プログラム２１をリモートパネル４側に送信し、周辺制御ＣＰＵ３５は、受信した周辺制御プログラム２１をフラッシュメモリ３６に書き込んで更新する。したがって、リモートパネル４が保持している制御プログラム３８のバージョンが古い場合に、バージョンアップすることができる。
【００３２】
また、リモートパネル４は、インバータ装置１側に通信ケーブル５を介して２４Ｖ電源を供給することで、インバータ装置１が起動時の処理を行う場合、対応する機能を実行させるための動作電源を制御部１６に供給可能とする。すなわち、インバータ装置１に交流電源装置２からの電源が投入されていない状態であっても、通信ケーブル５を介してリモートパネル４を接続すれば、ダイオード２８を介して電圧変更部２６に電源が供給されるので、制御プログラムの更新処理を行うことができる。
また、ＣＰＵ１７は、フラッシュメモリ１８に書き込んで更新した新バージョンの制御プログラム３９において、新たに追加された制御パラメータが格納されるＥＥＰＲＯＭ２２の領域を初期化するので、上記パラメータが更新設定されない場合に、不適切な値が用いられることを回避できる。
【００３３】
また、リモートパネル４は、自身が保持している制御プログラム３９のバージョンが、インバータ装置１側よりも新しい場合に、その新バージョンの制御プログラム３９を相手側に送信して更新させるか否かをユーザにより選択可能とするので、インバータ装置１の管理上、ユーザが認知し得ない状況でインバータ制御プログラムが更新されると問題がある場合に、プログラムの更新にユーザの意思を反映させることができる。
また、周辺制御ＣＰＵ３５は、ユーザによる設定が更新拒否であった場合に、インバータ装置１側の制御プログラムにおいて使用されていない制御パラメータの設定を、スキップするので、インバータ装置１側で対応していない制御パラメータが設定されることを回避できる。
【００３４】
（第２実施例）
図１０は本発明の第２実施例を示すものであり、第１実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。第２実施例は、インバータ装置１の内部に、制御部１６Ａ（ＣＰＵユニット）とは別に、もう１つの制御部４１（ＣＰＵユニット）を備えている場合を示す。制御部４１は、ＣＰＵ４２，ＲＡＭ４３，フラッシュメモリ４４（第１記憶手段）で構成されており、通信部４５（通信手段）を介して制御部１６Ａの通信部４６（通信手段）とシリアル通信を行うようになっている。制御部４１は、図中に破線で分けて示すように、制御部１６Ａが構成されている回路基板とは異なる回路基板上に構成されており、電圧変更部２６を介して５Ｖ電源が供給されている。
【００３５】
フラッシュメモリ４４には、ＣＰＵ４２によって実行されるインバータ制御プログラム４７（ｉ２−Ｓ／Ｗ，Ｖ１０８）と、制御部１６ＡのＣＰＵ１７により実行されるインバータ制御プログラム４８（ｉ１−Ｓ／Ｗ，Ｖ１２０）とが記憶されている。また、制御部１６Ａのフラッシュメモリ１８Ａにも、ＣＰＵ４２によって実行されるインバータ制御プログラム４９（ｉ２−Ｓ／Ｗ，Ｖ１０８）が記憶されている。制御部１６ＡのＣＰＵ１７は、通信部４６を介して制御部４１のＣＰＵ４２と通信を行う。
【００３６】
斯様に構成される場合、制御部４１は、後からインバータ装置１に組み込まれて制御部１６Ａと接続されることで、制御部１６Ａと制御部４１とが協働するようになっている。例えば前者がマスタ、後者がスレーブとなることで、マスタ側がインバータ回路１５を制御するための複数のタスクの処理を分散させるように切り分けを行い、それぞれに実行させるなどする。
【００３７】
すると、制御部１６Ａが保持している制御プログラム２０，４９と、制御部４１が保持している制御プログラム４７，４８との間で、互いにバージョンが異なることも想定される。そこで、第１実施例と同様に、制御部１６Ａ，制御部４１の間においても、それぞれの制御プログラムｉ１−Ｓ／Ｗ，ｉ２−Ｓ／Ｗのバージョン情報を取得して、自身が保持している制御プログラムｉ１−Ｓ／Ｗ，ｉ２−Ｓ／Ｗのバージョンと比較し、新しいバージョンの制御プログラムを保持している方が、当該プログラムを相手側に送信して書き込みを行わせ、更新させてバージョンアップを図るようにする。
【００３８】
以上のように第２実施例によれば、インバータ装置１に、２つのインバータ制御ＣＰＵ１７，４２を搭載し、それぞれが協働してインバータ回路３を制御すると共に、各ＣＰＵ１７，４２により実行される制御プログラムｉ１−Ｓ／Ｗ，ｉ２−Ｓ／Ｗがバージョン情報と共にフラッシュメモリ１８Ａ，４４に記憶され、各ＣＰＵ毎に制御部１６Ａ，４１を構成している場合、メモリフラッシュメモリ１８Ａ，４４には、他方の制御部４１，１６Ａに対応する制御プログラムｉ２−Ｓ／Ｗ，ｉ１−Ｓ／Ｗもそれぞれのバージョン情報と併せて記憶される。
【００３９】
そして、ＣＰＵ１７，４２は、他方の制御部４１，１６Ａが保持している制御プログラム４８，４９のバージョン情報を取得し、そのバージョンよりも制御部１６Ａ，４１が保持している制御プログラム２０，４７のバージョンが新しい場合には、その制御プログラムを対応する制御部に送信し、新バージョンの制御プログラムを受信した制御部のＣＰＵは、受信した制御プログラムを自身のフラッシュメモリ１８Ａ，４４に書き込んで更新する。したがって、インバータ装置１が２台の制御部１６Ａ，４１を内蔵して動作する場合でも、本発明を適用することができる。
【００４０】
本発明は上記しかつ図面に記載した実施例にのみ限定されるものではなく、以下のような変形または拡張が可能である。
図２に示す通信オプション装置７は、必要に応じて設ければ良い。
また、電源供給手段や更新拒否設定手段も、個別の設計に応じて設ければ良い。
インバータ装置１のフラッシュメモリ１８には、リモートパネル４側の制御プログラム２１を持たせずに、インバータ制御プログラムのバージョンチェックと更新だけを行うように構成しても良い。また、リモートパネル４側のインバータ制御プログラムよりも、インバータ装置１が保持している制御プログラムのバージョンが新しい場合に、リモートパネル４側の制御プログラムを更新する処理も、必要に応じて行えば良い。
【００４１】
更に、新バージョンの制御プログラムで新たに追加された制御パラメータの格納領域を初期化する処理も、必要に応じて行えば良い。
フラッシュメモリとＥＥＰＲＯＭとを一体化させた１つの不揮発性メモリを使用しても良い。その場合、制御部のオンチップメモリでも、外付けメモリの何れであっても良い。
第２実施例において、インバータ装置１に制御部が３つ以上内蔵されていても良い。
周辺機器は、リモートパネル４に限ることはない。
図２に示すように、インバータ装置１に対してリモートパネル４や通信オプション装置７等の複数のオプション装置が接続される場合、各装置がそれぞれの装置の制御プログラムを保持することで、第２実施例と同様に相互にバージョン情報の取得や更新処理を行うようにしても良い。
インバータ装置１の駆動対象は誘導モータに限らず、ブラシレスＤＣモータやＩＰＭ（Interior Permanent Magnet）モータ等の永久磁石型モータであっても良い。
【図面の簡単な説明】
【００４２】
【図１】本発明の第１実施例であり、インバータ装置とリモートパネルとの内部構成を示す
【図２】インバータ制御システムの全体構成を示す図
【図３】リモートパネル側フラッシュメモリのマップイメージを示す図
【図４】電源が投入されて起動する場合に、インバータ装置，リモートパネル，ユーザにより行われる処理の内容を示すシーケンス図
【図５】リモートパネルの周辺制御プログラムを対象とした図４相当図
【図６】インバータ装置側で実行される処理を示すフローチャート
【図７】リモートパネル側で実行される処理を示すフローチャート
【図８】インバータ装置における制御プログラムの更新処理を詳細に示すフローチャート
【図９】リモートパネル側の図８相当図
【図１０】本発明の第２実施例を示す図１相当図
【符号の説明】
【００４３】
図面中、１はインバータ装置、４はリモートパネル（周辺機器）、１５はインバータ回路、１６は制御部、１６Ａは制御部（ＣＰＵユニット）、１７はインバータ制御ＣＰＵ、１８はフラッシュメモリ（第１記憶手段）、２０はインバータ制御プログラム、２１は周辺制御プログラム、２５，３４は通信部（通信手段）、３５は周辺制御ＣＰＵ、３６はフラッシュメモリ（第２記憶手段）、３８は周辺制御プログラム、３９はインバータ制御プログラム、４１は制御部（ＣＰＵユニット）、４２はインバータ制御ＣＰＵ、４４はフラッシュメモリ（第１記憶手段）、４５，４６は通信部（通信手段）、４７〜４９はインバータ制御プログラムを示す。
【図１】
2010022175.tif 000003
【図２】
2010022175.tif 000004
【図３】
2010022175.tif 000005
【図４】
2010022175.tif 000006
【図５】
2010022175.tif 000007
【図６】
2010022175.tif 000008
【図７】
2010022175.tif 000009
【図８】
2010022175.tif 000010
【図９】
2010022175.tif 000011
【図１０】
2010022175.tif 000012