(57)【要約】【課題】特性が安定した半導体装置及びその製造方法を提供する。【解決手段】ｎ−型の半導体基板の上部にｐ型ベース層１３を形成し、半導体基板の下部にｎ型バッファ層１５及びｐ型コレクタ層１６を形成する。次に、半導体基板の上面から、ｐ型ベース層１３を貫き、半導体基板内に進入するように、複数本のトレンチ２２を形成する。次に、トレンチ２２の底面２２ａに対してリンを注入し、拡散させる。次に、トレンチ２２の底面２２ａに対してボロンを注入し、拡散させる。このとき、ボロンの注入位置をリンの注入位置よりも下方とする。これにより、ｎ型バリア層２２内におけるトレンチゲート電極２４の配列方向に沿ったリン及びボロンの各濃度プロファイルは、トレンチゲート電極２４の直下において極大値をとり、ボロンの拡散中心線Ｃ２はリンの拡散中心線Ｃ１よりも下方に位置する。【選択図】図１
2010219361.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型のドリフト層と、
前記ドリフト層上に設けられ、実効的な不純物濃度が前記ドリフト層の実効的な不純物濃度よりも高い第１導電型のバリア層と、
前記バリア層上に設けられた第２導電型のベース層と、
前記ベース層の上層部分の一部に設けられた第１導電型のエミッタ層と、
前記ドリフト層の下方に設けられた第２導電型のコレクタ層と、
前記ベース層及び前記エミッタ層に接続されたエミッタ電極と、
前記エミッタ層及び前記ベース層を貫き、前記バリア層内に進入した複数本のトレンチゲート電極と、
前記エミッタ層、前記ベース層及び前記バリア層と前記トレンチゲート電極との間に設けられたゲート絶縁膜と、
前記コレクタ層に接続されたコレクタ電極と、
を備え、
前記バリア層における前記トレンチゲート電極の直下域を含む領域には、第２導電型不純物が拡散されており、
前記バリア層内における前記トレンチゲート電極の配列方向に沿った第１導電型不純物及び第２導電型不純物の各濃度プロファイルは、前記トレンチゲート電極の直下において極大値をとることを特徴とする半導体装置。
【請求項２】
前記バリア層内の前記トレンチゲート電極の直下域において、上下方向に沿った第２導電型不純物の濃度プロファイルにおいて最大値をとる位置は、上下方向に沿った第１導電型不純物の濃度プロファイルにおいて最大値をとる位置よりも下方であることを特徴とする請求項１記載の半導体装置。
【請求項３】
第１導電型の半導体基板の上部又は上方に第２導電型のベース層を形成する工程と、
前記半導体基板の下部又は下方に第２導電型のコレクタ層を形成する工程と、
前記ベース層を貫き、前記半導体基板内に進入するように複数本のトレンチを形成する工程と、
前記トレンチの底面に対して第１導電型不純物を注入する工程と、
前記第１導電型不純物を拡散させる工程と、
前記トレンチの底面に対して第２導電型不純物を注入する工程と、
前記第２導電型不純物を拡散させる工程と、
前記トレンチの内面上にゲート絶縁膜を形成する工程と、
前記トレンチの内部にトレンチゲート電極を埋設する工程と、
前記ベース層の上層部分における前記トレンチの周囲に第１導電型のエミッタ層を形成する工程と、
前記ベース層及び前記エミッタ層に接続されるようにエミッタ電極を形成する工程と、
前記コレクタ層に接続されるようにコレクタ電極を形成する工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項４】
前記半導体基板の上面全体に第１導電型不純物を注入する工程をさらに備えたことを特徴とする請求項３記載の半導体装置の製造方法。
【請求項５】
前記トレンチの底面に対する前記第２導電型不純物の注入位置を、前記トレンチの底面に対する前記第１導電型不純物の注入位置よりも下方とすることを特徴とする請求項３または４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、電力制御用の縦型半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来より、電力制御用の半導体装置の一種として、ＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）が使用されている。一般に、縦型のＩＧＢＴにおいては、コレクタ電極上にｐ型コレクタ層、ｎ型ドリフト層、ｐ型ベース層がこの順に積層され、ｐ型ベース層の上層部分にｎ型エミッタ層が形成されており、ｐ型ベース層及びｎ型エミッタ層に接続するようにエミッタ電極が設けられている。またトレンチＩＧＢＴの場合は、ｎ型エミッタ層及びｐ型ベース層を貫くようにトレンチゲート電極が埋設されている。
【０００３】
そして、例えば、特許文献１においては、ｎ型ドリフト層とｐ型ベース層の間に、ｎ型ドリフト層よりも実効的なドナー濃度が高いｎ型バリア層を形成することにより、正孔がｐ型ベース層に抜けることを制限し、ｎ型ドリフト層内の蓄積キャリア量を増やす技術が開示されている。また、特許文献１においては、トレンチゲート電極の直下域にｐ型領域を形成することにより、トレンチゲート電極の下端部に印加される電界を緩和し、ＩＧＢＴの耐圧を向上させる技術も開示されている。
【０００４】
しかしながら、特許文献１に記載された技術においては、製造上のばらつきによりｎ型バリア層の深さとトレンチの深さがそれぞればらつくと、ｎ型バリア層内におけるｐ型領域の相対的な位置もばらつき、電気特性がばらついてしまうという問題がある。また、ｎ型バリア層は基板表面からのドナーの熱拡散によって形成されるため、ｎ型バリア層の深さがばらつくと、ｐ型ベース層における実効的なアクセプタ濃度もばらつき、ＩＧＢＴの閾値電圧がばらついてしまうという問題がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平８−３１６４７９号公報（段落００６２、段落００６９、図４３、図４４）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、特性が安定した半導体装置及びその製造方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明の一態様によれば、第１導電型のドリフト層と、前記ドリフト層上に設けられ、実効的な不純物濃度が前記ドリフト層の実効的な不純物濃度よりも高い第１導電型のバリア層と、前記バリア層上に設けられた第２導電型のベース層と、前記ベース層の上層部分の一部に設けられた第１導電型のエミッタ層と、前記ドリフト層の下方に設けられた第２導電型のコレクタ層と、前記ベース層及び前記エミッタ層に接続されたエミッタ電極と、前記エミッタ層及び前記ベース層を貫き、前記バリア層内に進入した複数本のトレンチゲート電極と、前記エミッタ層、前記ベース層及び前記バリア層と前記トレンチゲート電極との間に設けられたゲート絶縁膜と、前記コレクタ層に接続されたコレクタ電極と、を備え、前記バリア層における前記トレンチゲート電極の直下域を含む領域には、第２導電型不純物が拡散されており、前記バリア層内における前記トレンチゲート電極の配列方向に沿った第１導電型不純物及び第２導電型不純物の各濃度プロファイルは、前記トレンチゲート電極の直下において極大値をとることを特徴とする半導体装置が提供される。
【０００８】
本発明の他の一態様によれば、第１導電型の半導体基板の上部又は上方に第２導電型のベース層を形成する工程と、前記半導体基板の下部又は下方に第２導電型のコレクタ層を形成する工程と、前記ベース層を貫き、前記半導体基板内に進入するように複数本のトレンチを形成する工程と、前記トレンチの底面に対して第１導電型不純物を注入する工程と、前記第１導電型不純物を拡散させる工程と、前記トレンチの底面に対して第２導電型不純物を注入する工程と、前記第２導電型不純物を拡散させる工程と、前記トレンチの内面上にゲート絶縁膜を形成する工程と、前記トレンチの内部にトレンチゲート電極を埋設する工程と、前記ベース層の上層部分における前記トレンチの周囲に第１導電型のエミッタ層を形成する工程と、前記ベース層及び前記エミッタ層に接続されるようにエミッタ電極を形成する工程と、前記コレクタ層に接続されるようにコレクタ電極を形成する工程と、を備えたことを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【０００９】
本発明によれば、特性が安定した半導体装置及びその製造方法を実現することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１の実施形態に係る半導体装置を例示する断面図及び不純物濃度プロファイルを例示するグラフ図である。
【図２】（ａ）及び（ｂ）は、第１の実施形態に係る半導体装置におけるリン及びボロンの濃度分布の重なりを例示する模式図であり、（ａ）は等濃度線を示し、（ｂ）は濃度プロファイルを示す。
【図３】（ａ）〜（ｃ）は、第１の実施形態に係る半導体装置の製造方法を例示する工程断面図、及び、縦軸に位置をとり横軸に濃度をとって各不純物の濃度プロファイルを例示するグラフ図である。
【図４】（ａ）及び（ｂ）は、半導体チップ内の電界分布のシミュレーション結果を例示する図であり、（ａ）はボロンの拡散領域が形成されていない場合を示し、（ｂ）はボロンの拡散領域が形成されている場合を示す。
【図５】第１の実施形態の第１の変形例に係る半導体装置を例示する断面図及び不純物濃度プロファイルを例示するグラフ図である。
【図６】第１の実施形態の第２の変形例に係る半導体装置を例示する断面図及び不純物濃度プロファイルを例示するグラフ図である。
【図７】本発明の第２の実施形態に係る半導体装置を例示する断面図及び不純物濃度プロファイルを例示するグラフ図である。
【図８】（ａ）〜（ｃ）は、第２の実施形態に係る半導体装置の製造方法を例示する工程断面図、及び、縦軸に位置をとり横軸に濃度をとって各不純物の濃度プロファイルを例示するグラフ図である。
【図９】比較例に係る半導体装置を例示する断面図及び不純物濃度プロファイルを例示するグラフ図である。
【発明を実施するための形態】
【００１１】
以下、図面を参照しつつ、本発明の実施形態について説明する。
先ず、本発明の第１の実施形態について説明する。
図１は、本実施形態に係る半導体装置を例示する断面図及び不純物濃度プロファイルを例示するグラフ図である。
図１に示すグラフ図は、一方の軸に位置をとり、他方の軸に不純物濃度をとって、断面図中のＡ−Ａ’線及びＢ−Ｂ’線におけるリン及びボロンの濃度プロファイルを示すものであり、各グラフ図における位置は、断面図における位置と対応している。後述する図５、図６、図７及び図９についても同様である。
図２（ａ）及び（ｂ）は、本実施形態に係る半導体装置におけるリン及びボロンの濃度分布の重なりを例示する模式図であり、（ａ）は等濃度線を示し、（ｂ）は濃度プロファイルを示す。
なお、図２（ａ）及び（ｂ）において、実線はリン濃度を表し、破線はボロン濃度を表し、太い二点鎖線は実効的な不純物濃度を表す。
【００１２】
図１に示すように、本実施形態に係る半導体装置１は縦型のＩＧＢＴである。半導体装置１においては、導電型がｎ−型のｎ型ドリフト層１１が設けられている。ｎ型ドリフト層１１上には、導電型がｎ型のｎ型バリア層１２が設けられている。ｎ型バリア層１２の実効的な不純物濃度はｎ型ドリフト層１１の実効的な不純物濃度よりも高い。なお、「実効的な不純物濃度」とは、全不純物からドナー（ｎ型不純物）とアクセプタ（ｐ型不純物）の相殺分を除いた電気伝導に寄与する不純物の濃度をいう。ｎ型バリア層１２上には、導電型がｐ型のｐ型ベース層１３が設けられており、ｐ型ベース層１３の上層部分の一部には、導電型がｎ型のｎ型エミッタ層１４が設けられている。例えば、ｎ型エミッタ層１４は、図１の紙面に垂直な方向に沿って帯状に延びている。
【００１３】
一方、ｎ型ドリフト層１１の下方には、導電型がｎ型のｎ型バッファ層１５が設けられている。ｎ型バッファ層１５の実効的な不純物濃度はｎ型ドリフト層１１の実効的な不純物濃度よりも高い。ｎ型バッファ層１５の下方には、導電型がｐ型のｐ型コレクタ層１６が設けられている。
【００１４】
ｎ型ドリフト層１１、ｎ型バリア層１２、ｐ型ベース層１３、ｎ型エミッタ層１４、Ｎｎバッファ層１５及びｐ型コレクタ層１６により、半導体チップ１０が構成されている。半導体チップ１０は全体が単結晶の半導体材料により形成されており、例えば、単結晶のシリコン（Ｓｉ）により形成されている。
【００１５】
半導体チップ１０の上面上には、金属からなるエミッタ電極２１が設けられている。エミッタ電極２１はｐ型ベース層１３の上面及びｎ型エミッタ層１４の上面に接しており、ｐ型ベース層１３及びｎ型エミッタ層１４に接続されている。
【００１６】
また、半導体チップ１０の上層部分には、ｎ型エミッタ層１４の上面から、ｎ型エミッタ層１４及びｐ型ベース層１３を貫通してｎ型バリア層１２の内部に到達するように、複数本のトレンチ２２が形成されている。なお、トレンチ２２はｎ型ドリフト層１１には到達していない。トレンチ２２の形状は、例えば、図１の紙面に対して垂直な方向（以下、「トレンチ方向」ともいう）に延びるストライプ状である。
【００１７】
トレンチ２２の内面上には、ゲート絶縁膜２３が形成されている。半導体チップ１０がシリコンにより形成されている場合は、ゲート絶縁膜２３は例えばシリコン酸化物（ＳｉＯ２）により形成されている。トレンチ２２の内部には、導電材料、例えば不純物が導入されて導電性が付与されたポリシリコンが埋め込まれており、これにより、トレンチゲート電極２４が形成されている。
【００１８】
従って、トレンチゲート電極２４は、ｎ型エミッタ層１４及びｐ型ベース層１３を貫き、ｎ型バリア層１２内に進入している。また、ゲート絶縁膜２３は、ｎ型エミッタ層１４、ｐ型ベース層１３及びｎ型バリア層１２とトレンチゲート電極２４との間に配置されており、トレンチゲート電極２４をｎ型エミッタ層１４、ｐ型ベース層１３及びｎ型バリア層１２から絶縁している。更に、トレンチゲート電極２４とエミッタ電極２１との間にも絶縁膜が設けられており、両電極を相互に絶縁している。更にまた、トレンチゲート電極２４は複数本設けられており、例えば、トレンチ方向に沿ってストライプ状に延びている。
【００１９】
半導体チップ１０の下面上には、金属からなるコレクタ電極２５が設けられている。コレクタ電極２５はｐ型コレクタ層１６の下面に接しており、ｐ型コレクタ層１６に接続されている。
【００２０】
そして、図１並びに図２（ａ）及び（ｂ）に示すように、本実施形態に係る半導体装置１においては、ｎ型バリア層１２に含まれているドナーとなる不純物（ｎ型不純物）、例えばリン（Ｐ）は、トレンチ２２の底面２２ａの直下域に位置する中心線Ｃ１を中心として略円柱状に拡散している。中心線Ｃ１はトレンチ方向に延びている。これにより、リンの拡散領域３１同士が相互に接触して、トレンチゲート電極２４の配列方向（以下、単に「配列方向」ともいう）に沿って連続的にｎ型バリア層１２を形成している。
【００２１】
また、ｎ型バリア層１２におけるトレンチ２２の直下域及びその周囲には、アクセプタとなる不純物（ｐ型不純物）、例えばボロン（Ｂ）が拡散しており、拡散領域３２が形成されている。拡散領域３２は中心線Ｃ２を中心として略円柱状に形成されている。中心線Ｃ２は中心線Ｃ１に対して平行であり、中心線Ｃ１の直下に位置している。また、ボロンの平均拡散距離はリンの平均拡散距離よりも短い。すなわち、ボロンの拡散領域３２はｎ型バリア層１２を形成するリンの拡散領域３１よりも小さい。更に、ボロンの拡散領域３２はリンの拡散領域３１と重なっており、例えば、リンの拡散領域３１の内部に位置している。なお、リンの平均拡散距離とは、中心線Ｃ１からリンの各原子までの距離の平均値をいい、ボロンの平均拡散距離とは、中心線Ｃ２からボロンの各原子までの距離の平均値をいう。
【００２２】
この結果、ｎ型バリア層１２内におけるトレンチゲート電極２４の配列方向に沿ったリンの濃度プロファイルは、周期がトレンチゲート電極２４の配列周期と等しい連続的な波形となり、トレンチゲート電極２４の直下において極大値をとる。また、配列方向に沿ったボロンの濃度プロファイルは、周期がトレンチゲート電極２４の配列周期と等しい断続的な波形となり、トレンチゲート電極２４の直下において極大値をとる。
【００２３】
また、ｎ型バリア層１２内のトレンチゲート電極２４の直下域において、コレクタ電極２５からエミッタ電極２１に向かう方向（以下、「上下方向」という）に沿ったボロンの濃度プロファイルが最大値をとる位置、すなわち、中心線Ｃ２の位置は、上下方向に沿ったリンの濃度プロファイルが最大値をとる位置、すなわち、中心線Ｃ１の位置よりも下方となる。
【００２４】
ボロンの拡散領域３２内における各位置の導電型は、リンの濃度分布とボロンの濃度分布との重なり具合によって決定される。すなわち、リン濃度がボロン濃度よりも高い領域の導電型はｎ型のままであり、ボロン濃度がリン濃度よりも高い領域はｐ型領域１７となる。例えば、本実施形態においては、図１に示すように、ｐ型領域１７の上端はトレンチ２２の下端に接しており、ｐ型領域１７のトレンチ方向に対して直交する断面形状は、下部が上部よりも広がっている。但し、後述の変形例において説明するように、濃度分布の重なり具合によっては、ｐ型領域がより狭い領域に出現する場合もあり、ｐ型領域が出現しない場合もある。
【００２５】
次に、本実施形態に係る半導体装置１の製造方法について説明する。
図３（ａ）〜（ｃ）は、本実施形態に係る半導体装置の製造方法を例示する工程断面図、及び、縦軸に位置をとり横軸に濃度をとって各不純物の濃度プロファイルを例示するグラフ図である。
【００２６】
先ず、図３（ａ）に示すように、導電型がｎ−型の半導体基板４０を準備する。半導体基板４０は、例えばシリコンウェーハである。そして、半導体基板４０の上面全体にアクセプタとなる不純物、例えば、ボロンをイオン注入して、半導体基板４０の上層部分にｐ型ベース層１３を形成する。
【００２７】
一方、半導体基板４０の下面に対してリンをイオン注入することにより、半導体基板４０の下部にｎ型バッファ層１５（図１参照）を形成し、ボロンを注入することにより、ｎ型バッファ層１５の下部にｐ型コレクタ層１６（図１参照）を形成する。
【００２８】
次に、ｐ型ベース層１３上に例えばシリコン酸化膜を成膜し、トレンチ２２を形成する予定の領域を開口してハードマスク４１を形成する。そして、このハードマスク４１をマスクとしてＲＩＥ（reactive ion etching：反応性イオンエッチング）等の異方性エッチングを施し、ｐ型ベース層１３及び半導体基板４０の上層部分にトレンチ２２を形成する。次に、ハードマスク４１をマスクとしてリンをイオン注入する。これにより、トレンチ２２の底面２２ａに対してリンが注入され、底面２２ａの直下に位置する中心線Ｃ１を中心として分布する。
【００２９】
次に、図３（ｂ）に示すように、熱処理を行い、図３（ａ）に示す工程でイオン注入したリンを拡散させる。これにより、リンは、中心線Ｃ１を中心として略円柱状に拡散する。次に、ハードマスク４１をマスクとしてボロンをイオン注入する。これにより、トレンチ２２の底面２２ａに対してボロンが注入される。このとき、ボロンの注入深さをリンの注入深さよりも深くする。この結果、ボロンは中心線Ｃ１の直下域に位置する中心線Ｃ２を中心として分布する。
【００３０】
次に、ハードマスク４１（図３（ｂ）参照）を除去し、図３（ｃ）に示すように、熱処理を行う。これにより、リンがより一層拡散し、中心線Ｃ１を中心とした略円柱状の拡散領域３１を形成する。そして、複数の拡散領域３１が相互に重なって連なることにより、配列方向に沿って連続的にｎ型バリア層１２が形成される。
【００３１】
また、このときボロンも拡散し、中心線Ｃ２を中心とした略円柱状の拡散領域３２を形成する。その際、リンは図３（ｂ）に示す工程においても熱処理を受けて拡散しているため、ボロンの平均拡散距離がリンの平均拡散距離よりも長くなることはない。そして、図２（ａ）及び（ｂ）に示すように、リンの濃度分布とボロンの濃度分布との重なりにより、ｎ型バリア層１２内にｐ型領域１７が形成される。中心線Ｃ１付近及びそれより上方においては、リンの濃度が相対的に高く、ボロンの濃度は相対的に低いため、ｐ型領域１７の幅は相対的に狭くなる。一方、中心線Ｃ２付近及びそれより下方においては、リンの濃度が相対的に低く、ボロンの濃度が相対的に高いため、ｐ型領域１７の幅は相対的に広くなる。このとき、ｐ型領域１７同士は接触しないようにする。なお、半導体基板４０におけるｎ型バリア層１２、ｐ型ベース層１３、ｐ型領域１７、ｎ型バッファ層１５及びｐ型コレクタ層１６にならなかった部分が、ｎ型ドリフト層１１となる。
【００３２】
次に、図１に示すように、例えば熱酸化処理を行って、トレンチ２２の内面上にシリコン酸化物からなるゲート絶縁膜２３を形成する。次に、トレンチ２２の内部に例えばポリシリコンを埋め込んで、トレンチゲート電極２４を埋設する。次に、リンを選択的にイオン注入して、ｐ型ベース層１３の上層部分におけるトレンチ２２の周囲にｎ型エミッタ層１４を形成する。
【００３３】
その後、ｐ型ベース層１３及びｎ型エミッタ層１４の上面上に、金属からなるエミッタ電極２１を形成する。エミッタ電極２１はｐ型ベース層１３及びｎ型エミッタ層１４に接続される。一方、ｐ型コレクタ層１６の下面上にも、金属からなるコレクタ電極２５を形成する。コレクタ電極２５はｐ型コレクタ層１６に接続される。その後、半導体基板４０がシリコンウェーハ等のウェーハである場合には、このウェーハをダイシングして半導体チップに切り分ける。このようにして、本実施形態に係る半導体装置１が製造される。
【００３４】
次に、本実施形態の作用効果について説明する。
先ず、半導体装置１の構成に起因する作用効果について説明する。
図１に示すように、半導体装置１においては、ｎ型ドリフト層１１とｐ型ベース層１３との間にｎ型バリア層１２が設けられており、ｎ型バリア層１２の実効的なドナー濃度はｎ型ドリフト層１１の実効的なドナー濃度よりも高い。これにより、ｎ型ドリフト層１１からｐ型ベース層１３へ正孔が抜けることを制限し、正孔をｎ型ドリフト層１１内により多く蓄積することができる。この結果、半導体チップ１０のオン抵抗を低減することができる。
【００３５】
また、半導体装置１においては、ボロンの拡散領域３２が形成されている。ボロンの拡散領域３２においては、リンのドナーとしての作用がボロンのアクセプタとしての作用によって相殺されるため、ボロンの拡散領域３２における実効的な不純物濃度は、リンの拡散領域３１におけるボロンの拡散領域３２と重なっていない部分の実効的な不純物濃度よりも低くなる。これにより、ボロンの拡散領域３２が電界緩和領域となり、トレンチゲート電極２４の下端部における電界の集中を緩和することができる。以下、この効果を図面を用いて説明する。
【００３６】
図４（ａ）及び（ｂ）は、半導体チップ内の電界分布のシミュレーション結果を例示する図であり、（ａ）はボロンの拡散領域が形成されていない場合を示し、（ｂ）はボロンの拡散領域が形成されている場合を示す。図４（ａ）及び（ｂ）に示す曲線は等電位線を表し、階調は電界強度を表す。
【００３７】
図４（ａ）に示すように、ボロンの拡散領域３２が形成されていない場合は、等電位線Ｅはトレンチ２２に沿って延びる。これにより、半導体チップ１０におけるゲート絶縁膜２３の下端部に接した領域Ｒ１において電界が集中する。この結果、この領域Ｒ１においてアバランシェ降伏が発生しやすくなり、アバランシェ降伏が発生するとゲート絶縁膜２３がダメージを受ける。このため、半導体装置の信頼性が低下する。
【００３８】
これに対して、図４（ｂ）に示すように、トレンチ２２の直下域にボロンの拡散領域３２が形成されている場合は、等電位線Ｅはトレンチ２２の下端部において実効的な不純物濃度が低い領域、例えば、ボロンの拡散領域３２の外縁に沿って広がり、その下端部近傍の領域Ｒ２において電界が集中する。このため、アバランシェ降伏は、ゲート絶縁膜２３から離れた領域Ｒ２において発生しやすくなる。領域Ｒ２においてアバランシェ降伏が発生しても、ゲート絶縁膜２３から離れているため、ゲート絶縁膜２３に与えるダメージが少ない。この結果、半導体装置の信頼性が向上する。
【００３９】
更に、本実施形態においては、ボロンの拡散領域３２がトレンチ２２の直下域を中心として形成されており、ｎ型バリア層１２内におけるトレンチゲート電極２４の配列方向に沿ったボロン濃度プロファイルは、トレンチゲート電極２４の直下において極大値をとっている。これにより、ｐ型領域１７同士が重なり合うことがなく、ｐ型領域１７間にｎ型バリア層１２が介在する。この結果、ｐ型領域１７によって電子の移動経路を塞いでしまうことがなく、コレクタ電極２５とエミッタ電極２１との間に確実に電子電流を流すことができる。
【００４０】
そして、本実施形態においては、リンの拡散領域３１もトレンチゲート電極２４の直下域に位置する中心線Ｃ１を中心として形成されているため、ｎ型バリア層１２内における配列方向に沿ったリン濃度プロファイルも、トレンチゲート電極２４の直下において極大値をとっている。これにより、配列方向において、ボロン濃度が極大値をとる位置とリン濃度が極大値をとる位置とが重なり、ボロンの拡散領域３２の上部を、リンの拡散領域３１における相対的に高濃度の中心部が包み込むことによって、ｐ型領域１７の配列方向への広がりを抑えることができる。この結果、隣り合うｐ型領域１７同士を接触させることなく、ボロンの注入量をより一層増加させることができ、電界が集中する位置をゲート絶縁膜２３からより一層遠ざけることができる。
【００４１】
また、本実施形態においては、トレンチゲート電極２４の直下域において、上下方向に沿ったボロンの濃度プロファイルが最大値をとる位置が、上下方向に沿ったリンの濃度プロファイルが最大値をとる位置よりも下方に位置している。すなわち、ボロンの拡散中心線Ｃ２がリンの拡散中心線Ｃ１よりも下方に位置している。この結果、リンとボロンとの相殺分を減らすことができ、導入した不純物を有効に活用できると共に、実効的な不純物濃度が低い領域をより一層下方に伸ばすことができ、電界が集中する位置をゲート絶縁膜２３からより一層遠ざけることができる。
【００４２】
次に、半導体装置１の製造方法に起因する作用効果について説明する。
図３（ａ）及び（ｂ）に示すように、本実施形態においては、トレンチ２２を形成した後、トレンチ２２の底面２２ａに対してリンを注入し、拡散させている。このため、トレンチ２２の深さにプロセス上のばらつきが生じても、リンの拡散領域３１の位置はトレンチ２２の底面２２ａの位置を基準として決定されるため、底面２２ａとリンの拡散領域３１との相対的な位置関係はばらつかない。また、図３（ｂ）及び（ｃ）に示すように、本実施形態においては、トレンチ２２の底面２２ａに対してボロンを注入し、拡散させている。このため、トレンチ２２の深さがばらついても、底面２２ａとボロンの拡散領域３２との相対的な位置関係もばらつかない。このように、ｎ型バリア層１２及びボロンの拡散領域３２を、同じトレンチ２２を利用してセルフアラインで形成しているため、トレンチ２２の深さがばらついても、リンの拡散領域３１からなるｎ型バリア層１２とボロンの拡散領域３２との相対的な位置関係はばらつくことがない。この結果、電界が集中してアバランシェ降伏が発生する位置とゲート絶縁膜２３との間の距離が一定となり、耐圧のばらつきを抑えることができる。
【００４３】
また、トレンチ２２の底面２２ａに対してリンを注入することにより、ｎ型バリア層１２を深い位置に形成して、リンがｐ型ベース層１３内に進入することを防止できる。これにより、ｎ型バリア層１２におけるリンの濃度を高くしても、ｐ型ベース層１３における実効的なボロン濃度を安定的に確保し、半導体装置の閾値電圧のばらつきを抑えることができる。ｐ型ベース層１３内におけるゲート絶縁膜２３の近傍に導入されたボロンは、ゲート絶縁膜２３を形成する際にゲート絶縁膜２３中に取り込まれてしまい、反転層が形成される領域のボロン濃度は低下しがちであるため、この効果は重要である。なお、ｎ型バリア層１２を深い位置に形成するためには、半導体基板４０の上面に対して高い加速電圧でドナーを打ち込むことも考えられるが、加速電圧を高くしてドナーを深く打ち込むほど、半導体基板４０の結晶がダメージを受けて漏れ電流が増大する問題がある。
【００４４】
次に、本実施形態の第１の変形例について説明する。
図５は、本変形例に係る半導体装置を例示する断面図及び不純物濃度プロファイルを例示するグラフ図である。
【００４５】
図５に示すように、本変形例に係る半導体装置１ａにおいては、前述の第１の実施形態に係る半導体装置１（図１参照）と比較して、ボロンの注入量が少ない。このため、ボロンの拡散領域３２の位置及び大きさは第１の実施形態と同様であるが、ボロン濃度が全体的に低い。この結果、リンの拡散領域３１及びボロンの拡散領域３２の重ね合わせとして出現するｐ型領域１７のサイズが小さく、トレンチ２２から下方に離隔している。この場合においても、ボロンの拡散領域３２の実効的な不純物濃度はその周囲よりも低いため、図４（ｂ）に示すような電界を緩和する効果は得られる。本変形例における上記以外の構成、製造方法及び作用効果は、前述の第１の実施形態と同様である。
【００４６】
次に、本実施形態の第２の変形例について説明する。
図６は、本変形例に係る半導体装置を例示する断面図及び不純物濃度プロファイルを例示するグラフ図である。
【００４７】
図６に示すように、本変形例に係る半導体装置１ｂにおいては、前述の第１の変形例に係る半導体装置１ａ（図５参照）と比較して、ボロンの注入量がより少ない。このため、ボロンの拡散領域３２の位置及び大きさは第１の実施形態及びその第１の変形例と同様であるが、ボロン濃度が全体的により低く、ｐ型領域１７（図１参照）が出現しない。この場合においても、ボロンの拡散領域３２の実効的な不純物濃度はその周囲よりも低いため、図４（ｂ）に示すような電界を緩和する効果は得られる。本変形例における上記以外の構成、製造方法及び作用効果は、前述の第１の実施形態と同様である。
【００４８】
先ず、本発明の第２の実施形態について説明する。
図７は、本実施形態に係る半導体装置を例示する断面図及び不純物濃度プロファイルを例示するグラフ図である。
【００４９】
図７に示すように、本実施形態に係る半導体装置２は、前述の第１の実施形態に係る半導体装置１（図１参照）の構成に加えて、半導体チップ１０の上面側からもドナーとなる不純物、例えばリンが注入されることにより、半導体チップ１０の上層部分に層状の拡散領域３３が形成されている。拡散領域３３のリン濃度は、最上層部分において最も高く、下方にいくほど低くなっている。そして、ｎ型バリア層１２は、略円柱状の拡散領域３１及び層状の拡散領域３３の重ね合わせとして形成されている。本実施形態における上記以外の構成は、前述の第１の実施形態と同様である。
【００５０】
次に、本実施形態に係る半導体装置の製造方法について説明する。
図８（ａ）〜（ｃ）は、本実施形態に係る半導体装置の製造方法を例示する工程断面図、及び、縦軸に位置をとり横軸に濃度をとって各不純物の濃度プロファイルを例示するグラフ図である。
【００５１】
先ず、図８（ａ）に示すように、前述の第１の実施形態と同様に、導電型がｎ−型の半導体基板４０を準備する。次に、半導体基板４０の上面全体に、ドナーとなる不純物、例えばリンを注入し、リンの拡散領域３３を層状に形成する。次に、半導体基板４０の上面全体に、アクセプタとなる不純物、例えばボロンを注入し、ｐ型ベース層１３を形成する。一方、半導体基板４０の下部又は下方にｎ型バッファ層１５及びｐ型コレクタ層１６を形成する。
【００５２】
以後の工程は、前述の第１の実施形態と同様である。すなわち、ｐ型ベース層１３上にハードマスク４１を形成し、これをマスクとしてトレンチ２２を形成する。そして、トレンチ２２の底面２２ａに対してリンを注入する。
次に、図８（ｂ）に示すように、注入したリンを拡散させて拡散領域３１を形成する。これにより、リンの拡散領域３３及び３１によって、ｎ型バリア層１２が形成される。次に、トレンチ２２の底面２２ａに対してボロンを注入する。
次に、図８（ｃ）に示すように、注入したボロンを拡散させて、ボロンの拡散領域３２を形成する。このとき、ボロン濃度がリン濃度よりも高い領域はｐ型領域１７となる。その後、ゲート絶縁膜２３、ゲート電極２４、ｎ型エミッタ層１４、エミッタ電極２１及びコレクタ電極２５を形成する。これにより、半導体装置２が製造される。本実施形態における上記以外の製造方法は、前述の第１の実施形態と同様である。
【００５３】
次に、本実施形態の作用効果について説明する。
本実施形態によれば、図８（ａ）に示す工程において、半導体基板４０の上層部分にリンの拡散領域３３を形成することにより、ｎ型バリア層１２の上部のリン濃度を高くすることができる。これにより、正孔がｐ型ベース層に抜けることをより多く制限することができ、半導体チップ内の正孔濃度を高めることができる。本実施形態における上記以外の作用効果は、前述の第１の実施形態と同様である。
【００５４】
なお、本実施形態においても、前述の第１の実施形態の第１及び第２の変形例と同様に、リンの濃度分布とボロンの濃度分布の重なり具合によってはｐ型領域１７がトレンチ２２から離隔した領域に形成される場合もあり、ｐ型領域１７が形成されない場合もある。
【００５５】
次に、比較例について説明する。
図９は、本比較例に係る半導体装置を例示する断面図及び不純物濃度プロファイルを例示するグラフ図である。
【００５６】
図９に示すように、本比較例に係る半導体装置１０１においては、ｎ型バリア層１２が、半導体基板４０の上面全体にリンがイオン注入されることによって形成されている。このため、ｎ型バリア層１２におけるリン濃度は、トレンチ方向及び配列方向において均一である。
【００５７】
本比較例においては、ｎ型バリア層１２のリン濃度が配列方向において均一であるため、ｐ型領域１７の配列方向への広がりを効果的に抑制することができない。このため、ｐ型領域１７同士の接触を防止するためには、ボロンの注入量を抑えなくてはならず、この結果、トレンチ底部における電界の集中を効果的に抑制することができない。
【００５８】
また、製造条件のぱらつきによりトレンチ２２の深さがばらつくと、Ｂ−Ｂ’線上のリン濃度が変化してしまう。しかし、ボロン濃度は変わらないために、実効的な不純物濃度は変化してしまい、耐圧がばらついてしまう。
【００５９】
更に、本比較例においては、ｎ型バリア層１２を形成するために注入するリンが、ｐ型ベース層１３内にも注入されてしまう。このため、ｎ型バリア層１２の形成深さがばらつくと、ｐ型ベース層１３における実効的なｐ型不純物濃度がばらついてしまい、半導体装置１０１の閾値電圧がばらついてしまう。
【００６０】
以上、実施形態及びその変形例を参照して本発明を説明したが、本発明はこれらの実施形態及び変形例に限定されるものではない。前述の各実施形態及び各変形例に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含有される。例えば、前述の各実施形態においては、ドナーとしてリンを使用し、アクセプタとしてボロンを使用する例を示したが、本発明はこれに限定されない。また、前述の各実施形態においては、半導体材料としてシリコンを用いる例を示したが、本発明はこれに限定されない。
【符号の説明】
【００６１】
１、１ａ、１ｂ、２、１０１  半導体装置、１０  半導体チップ、１１  ｎ型ドリフト層、１２  ｎ型バリア層、１３  ｐ型ベース層、１４  ｎ型エミッタ層、１５  ｎ型バッファ層、１６  ｐ型コレクタ層、１７  ｐ型領域、２１  エミッタ電極、２２  トレンチ、２２ａ  底面、２３  ゲート絶縁膜、２４  トレンチゲート電極、２５  コレクタ電極、３１  リンの拡散領域、３２  ボロンの拡散領域、３３  リンの拡散領域、４０  半導体基板、４１  ハードマスク、Ｃ１、Ｃ２  中心線、Ｅ  等電位線、Ｒ１、Ｒ２  領域
【図１】
2010219361.tif 000003
【図２】
2010219361.tif 000004
【図３】
2010219361.tif 000005
【図５】
2010219361.tif 000006
【図６】
2010219361.tif 000007
【図７】
2010219361.tif 000008
【図８】
2010219361.tif 000009
【図９】
2010219361.tif 000010
【図４】
2010219361.tif 000011