(57)【要約】      （修正有）【課題】工程を単純化することのできる酸化物薄膜トランジスタを備えた表示素子及びその製造方法を提供する。【解決手段】表示素子は、第１基板１２０及び第２基板１４０と、第１基板の画素領域に形成され、ゲート電極１２１、ゲート絶縁層１２６、酸化物半導体層１２２、並びにソース電極１２３及びドレイン電極１２４からなる薄膜トランジスタと、第１基板のゲートパッド領域に形成されたゲートパッド１１８、及び第１基板のデータパッド領域に形成されたデータパッド１１９と、ゲートパッド領域のゲート絶縁層上に形成され、コンタクトホールを介してゲート電極に接続する金属層１５５と、第１基板の全体にわたって形成された保護層１２８と、画素領域の保護層に形成された画素電極と、ゲートパッド領域に形成された第１透明導電層１２９ａ及びデータパッド領域に形成された第２透明導電層１２９ｂと、基板間に形成された液晶層１３０とから構成される。【選択図】図１
2010282173.tif 000002
【特許請求の範囲】
【請求項１】
画素領域、ゲートパッド領域、及びデータパッド領域を含む第１基板及び第２基板を準備する段階と、
前記第１基板の画素領域にゲート電極を形成し、前記第１基板のゲートパッド領域にゲートパッドを形成する段階と、
前記第１基板の全体にわたって窒化物系ゲート絶縁層及び酸化物半導体物質を積層する段階と、
前記画素領域の酸化物半導体物質をエッチングして前記ゲート電極の上部に酸化物半導体層を形成し、前記ゲートパッド領域の酸化物半導体物質及びゲート絶縁層をエッチングして前記ゲートパッドを露出させ、前記データパッド領域の酸化物半導体物質をエッチングする段階と、
前記画素領域の酸化物半導体層上にソース電極及びドレイン電極を形成し、前記ゲートパッド領域の露出したゲートパッド上及びゲート絶縁層上に金属層を形成し、前記データパッド領域にデータパッドを形成する段階と、
前記第１基板の全体にわたって保護層を形成し、前記保護層をエッチングして前記ドレイン電極、金属層、及びデータパッド上の保護層にコンタクトホールを形成する段階と、
透明導電物質を積層してエッチングすることにより、前記画素領域に前記ドレイン電極に接続する画素電極を形成し、前記ゲートパッド領域の金属層及び前記データパッド領域のデータパッドに透明導電層を形成する段階と、
前記第１基板と前記第２基板とを液晶層を介して貼り合わせる段階と
を含むことを特徴とする薄膜トランジスタを備えた表示素子の製造方法。
【請求項２】
前記ゲート絶縁層を積層する段階は、ＳｉＮｘを積層することにより行われることを特徴とする請求項１に記載の薄膜トランジスタを備えた表示素子の製造方法。
【請求項３】
前記酸化物半導体物質を積層する段階は、Ｚｎ、Ｉｎ、Ｇａ、又はこれらの混合物を含む酸化物を積層することにより行われることを特徴とする請求項１に記載の薄膜トランジスタを備えた表示素子の製造方法。
【請求項４】
前記エッチングする段階は、
前記ゲート絶縁層の上部にフォトレジスト層を形成した後、前記フォトレジスト層の上部に透過領域、半透過領域、及び遮断領域からなるマスクを配置する段階と、
光を照射した後に前記フォトレジスト層を現像することにより、前記ゲートパッド領域のゲートパッド上部の酸化物半導体物質を露出させる段階と、
前記現像されたフォトレジスト層を利用して前記ゲートパッド領域の露出した酸化物半導体物質をエッチングする段階と、
前記現像されたフォトレジスト層をアッシングすることにより、前記画素領域の一部の領域、前記ゲートパッド領域、及び前記データパッド領域の酸化物半導体物質を露出させる段階と、
前記アッシングされたフォトレジスト層を利用して前記露出した酸化物半導体物質をエッチングすることにより、前記画素領域に酸化物半導体層を形成し、前記データパッド領域及び前記ゲートパッド領域の酸化物半導体物質を除去する段階と
を含むことを特徴とする請求項１に記載の薄膜トランジスタを備えた表示素子の製造方法。
【請求項５】
前記エッチングする段階は、
前記ゲート絶縁層の上部にフォトレジスト層を形成した後、マスクを利用して前記フォトレジスト層を現像することにより、前記ゲートパッド上部の酸化物半導体層を露出させる段階と、
前記現像されたフォトレジスト層を利用して前記ゲートパッド上部の酸化物半導体層及びゲート絶縁層をエッチングする段階と、
前記ゲート絶縁層の上部に再びフォトレジスト層を形成した後、他のマスクを利用して前記フォトレジスト層を現像することにより、前記酸化物半導体層を露出させる段階と、
前記現像されたフォトレジスト層を利用して前記酸化物半導体層をエッチングする段階と
を含むことを特徴とする請求項１に記載の薄膜トランジスタを備えた表示素子の製造方法。
【請求項６】
前記酸化物半導体物質が、エッチングガスによりエッチングされることを特徴とする請求項４に記載の薄膜トランジスタを備えた表示素子の製造方法。
【請求項７】
前記ゲート絶縁層が、エッチングガスによりエッチングされることを特徴とする請求項４に記載の薄膜トランジスタを備えた表示素子の製造方法。
【請求項８】
前記保護層を形成する段階は、ＳｉＯ2を積層することにより行われることを特徴とする請求項１に記載の薄膜トランジスタを備えた表示素子の製造方法。
【請求項９】
前記保護層が、エッチング液によりエッチングされることを特徴とする請求項８に記載の薄膜トランジスタを備えた表示素子の製造方法。
【請求項１０】
前記第２基板の画素領域の画像非表示領域、ゲートパッド領域、及びデータパッド領域に、光の透過を防止するブラックマトリクスを形成する段階と、
前記画素領域にカラーを実現するカラーフィルタ層を形成する段階と
をさらに含むことを特徴とする請求項１に記載の薄膜トランジスタを備えた表示素子の製造方法。
【請求項１１】
画素領域、ゲートパッド領域、及びデータパッド領域を含む第１基板及び第２基板と、
前記第１基板の画素領域に形成され、前記第１基板に形成されたゲート電極、前記第１基板の全体にわたって形成されたゲート絶縁層、前記ゲート絶縁層上に形成された酸化物半導体層、並びに前記酸化物半導体層上に形成されたソース電極及びドレイン電極からなる酸化物薄膜トランジスタと、
前記第１基板のゲートパッド領域に形成されたゲートパッド、及び前記第１基板のデータパッド領域に形成されたデータパッドと、
前記ゲートパッド領域のゲート絶縁層上に形成され、前記ゲート絶縁層に形成されたコンタクトホールを介して前記ゲート電極に接続する金属層と、
前記第１基板の全体にわたって形成された保護層と、
前記画素領域の保護層に形成された画素電極と、
前記ゲートパッド領域に形成された第１透明導電層、及び前記データパッド領域に形成された第２透明導電層と、
前記第１基板と前記第２基板との間に形成された液晶層と
から構成されることを特徴とする薄膜トランジスタを備えた表示素子。
【請求項１２】
前記酸化物半導体層が、Ｚｎ、Ｉｎ、Ｇａ、又はこれらの混合物を含む酸化物からなることを特徴とする請求項１１に記載の薄膜トランジスタを備えた表示素子。
【請求項１３】
前記ゲート絶縁層が、ＳｉＮｘからなることを特徴とする請求項１１に記載の薄膜トランジスタを備えた表示素子。
【請求項１４】
前記保護層が、ＳｉＯ2からなることを特徴とする請求項１１に記載の薄膜トランジスタを備えた表示素子。
【請求項１５】
前記金属層が、前記酸化物薄膜トランジスタのソース電極と同一の金属からなることを特徴とする請求項１１に記載の薄膜トランジスタを備えた表示素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタを備えた表示素子及びその製造方法に関し、特に、ゲートパッド上にソース金属層を形成することにより、製造工程の単純化及び製造コストの低減を図ることのできる薄膜トランジスタを備えた表示素子及びその製造方法に関する。
【背景技術】
【０００２】
近年、携帯電話、ＰＤＡ、ノートブックコンピュータなどの各種携帯用電子機器が発展するにつれて、小型・軽量・薄型の表示装置だけではなく、高画質の大型表示装置に対する要求が増大し、フラットパネルディスプレイ装置が広く利用されている。このようなフラットパネルディスプレイ装置としては、ＬＣＤ（Liquid Crystal Display）やＰＤＰ（Plasma Display Panel）などがあるが、量産化技術、駆動手段の容易性及び低電力性、高画質の実現という理由により、現在は、ＬＣＤ（液晶表示素子）が脚光を浴びている。
【０００３】
このような液晶表示素子は、概略、カラーフィルタ基板と、アレイ基板と、カラーフィルタ基板とアレイ基板との間に形成された液晶層とから構成される。
【０００４】
液晶表示素子に主に用いられる駆動方式であるアクティブマトリクス（Active Matrix; AM）方式は、スイッチング素子として非晶質シリコン薄膜トランジスタ（Amorphous Silicon Thin Film Transistor; a-Si TFT）を使用して、画素部の液晶を駆動する方式である。
【０００５】
以下、図３を参照して一般的な液晶表示素子の構造について詳細に説明する。
図３は、一般的な液晶表示素子を概略的に示す分解斜視図である。図３に示すように、液晶表示素子は、主にカラーフィルタ基板５と、アレイ基板１０と、カラーフィルタ基板５とアレイ基板１０との間に形成された液晶層３０とから構成される。
【０００６】
カラーフィルタ基板５は、赤（Red; R）、緑（Green; G）、及び青（Blue; B）の色を実現する複数のサブカラーフィルタ７から構成されるカラーフィルタＣと、サブカラーフィルタ７を区分して液晶層３０を透過する光を遮断するブラックマトリクス６と、液晶層３０に電圧を印加する透明な共通電極８とからなる。
【０００７】
また、アレイ基板１０は、縦横に配列されて複数の画素領域Ｐを定義する複数のゲートライン１６及びデータライン１７と、ゲートライン１６とデータライン１７との交差領域に形成されたスイッチング素子である薄膜トランジスタＴと、画素領域Ｐ上に形成された画素電極とからなる。
【０００８】
ゲートライン１６の端部にはゲートパッド１８が形成され、データライン１７の端部にはデータパッド１９が形成される。ゲートパッド１８には外部のゲート駆動回路が接続されており、ゲートライン１６を介して走査信号を供給する。データパッド１９には、外部のデータ駆動回路が接続されており、データライン１７を介して画像信号を供給する。
【０００９】
カラーフィルタ基板５及びアレイ基板１０の画像表示領域の外郭領域にシーラント（図示せず）を塗布し、カラーフィルタ基板５とアレイ基板１０とを対向して貼り合わせることにより、液晶表示パネルを構成する。ここで、カラーフィルタ基板５とアレイ基板１０との貼り合わせは、カラーフィルタ基板５又はアレイ基板１０に形成された貼り合わせキー（図示せず）を用いて行う。
【００１０】
一方、液晶表示素子においては、スイッチング素子として主に非晶質シリコンを使用する。非晶質シリコンは、製造コストが安価であり、低温での製造が可能であることから、液晶表示素子のスイッチング素子として主に使用されている。
【００１１】
ところが、非晶質シリコンは、移動度が非常に低くて静電特性が悪いため、大面積・高画質の表示素子を製造した場合、画質が低下するという問題があった。このような問題を解決するために、薄膜トランジスタを多結晶シリコンで製造する方法が提案されているが、多結晶シリコンからなる薄膜トランジスタは、製造コストが高価であり、大面積に形成した場合に特性を均一にすることが難しく、高温で工程が行われるという欠点があった。さらに、多結晶シリコンは、非晶質シリコンと同様に、静電特性がよくないという問題があった。
【００１２】
このような問題を解決するために、近年、酸化物半導体を利用した酸化物薄膜トランジスタが提案されている。酸化物薄膜トランジスタは、低温で製造工程が行われるという利点だけではなく、非晶質シリコンや多結晶シリコンに比べて静電特性がよいため、液晶表示素子に適用した場合、安価なコストで均一な特性の薄膜トランジスタを形成できるという利点がある。
【００１３】
図４は、図３の断面図であり、スイッチング素子として酸化物薄膜トランジスタを備えた液晶表示素子の構造を示す図である。図４においては、説明の便宜上、実際に画像が実現される画素領域と、外部の駆動回路に接続されて画素領域に信号を供給するパッド領域とに分けて示している。
【００１４】
図４に示すように、液晶表示素子は、対向する第１基板２０及び第２基板４０と、第１基板２０と第２基板４０との間に形成された液晶層３０とからなる。
【００１５】
第１基板２０は、アレイ基板であり、画素領域には酸化物薄膜トランジスタＴが形成される。酸化物薄膜トランジスタＴは、第１基板２０に形成されたゲート電極２１と、ゲート電極２１を覆うように第１基板２０の全体にわたって形成されたゲート絶縁層２６と、ゲート絶縁層２６上に形成された酸化物半導体層２２と、酸化物半導体層２２上に形成されたソース電極２３及びドレイン電極２４とから構成され、第１基板２０の全体にわたって保護層２８が形成されて酸化物薄膜トランジスタＴを覆っている。
【００１６】
また、第１基板２０のパッド領域には、ゲートパッド１８、及びゲートパッド１８上に形成されて工程中にゲートパッド１８が酸化することを防止する透明導電層２９ａが配置される。図示していないが、パッド領域のゲート絶縁層２６上には、データパッド及び透明導電層が形成されており、外部の信号が入力される。
【００１７】
保護膜２８上には画素電極２９が形成されるが、保護膜２８に形成されたコンタクトホールを介して酸化物薄膜トランジスタＴのドレイン電極２４と電気的に接続され、酸化物薄膜トランジスタＴを介して画像信号が供給される。
【００１８】
第２基板４０の画素領域には、実際にカラーを実現するカラーフィルタ層７が形成され、画素領域の画像非表示領域とパッド領域には、光が透過することを防止するブラックマトリクス４２が形成される。
【００１９】
ところが、前記のような酸化物半導体層を備えた液晶表示素子においては、次のような問題があった。
【００２０】
一般的な液晶表示素子においては、ゲート絶縁層２６は、ＳｉＮｘなどの窒化物無機絶縁物質で形成され、保護膜２８は、ＳｉＯ2などの酸化物有機絶縁物質で形成される。このように、ゲート絶縁層２６としてＳｉＮｘを使用し、保護膜２８としてＳｉＯ2を使用するのは、次のような理由による。酸化物半導体層２２で実際に電子が流れるチャネル層は、酸化物半導体層２２の上面に沿って形成される。従って、酸化物半導体層２２の上面と接触する保護膜２８としてＳｉＮｘを使用した場合は、酸化物半導体層２２と保護膜２８との界面で酸素が保護膜２８に流入し、界面付近（すなわち、酸化物半導体層２２の上面付近）の結晶性が低下する。このような結晶性の低下は、該当領域の電気伝導度の低下を引き起こすため、酸化物薄膜トランジスタの特性が低下する。このような理由によって、酸化物薄膜トランジスタＴのゲート絶縁層２６は、ＳｉＮｘなどの窒化物無機絶縁物質で形成し、保護膜２８は、ＳｉＯ2などの酸化物有機絶縁物質で形成している。
【００２１】
ここで、窒化物無機絶縁物質は、ドライエッチング法によりエッチングし、酸化物有機絶縁物質は、ウェットエッチング法によりエッチングするが、このようなエッチング法の違いにより、パッド領域のゲート絶縁層２６及び保護膜２８をエッチングするとき、工程上の問題が発生する。ゲート絶縁層２６及び保護膜２８をエッチングする工程を、図５Ａ〜図５Ｅに示す。ゲート絶縁層２６及び保護膜２８のエッチングは、画素領域の酸化物薄膜トランジスタＴを形成した後、酸化物薄膜トランジスタＴのドレイン電極２４と画素電極２９とを電気的に接続するためのコンタクトホールを形成する工程中に実質的には行われるが、図５Ａ〜図５Ｅにおいては、説明の便宜上、パッド領域におけるゲート絶縁層２６及び保護膜２８のエッチングについてのみ説明する。
【００２２】
図５Ａに示すように、パッド領域の第１基板２０に積層されたゲート絶縁層２６及び保護膜２８の上部に、フォトレジスト層５４ａを形成した後、フォトマスクを利用して現像することにより、図５Ｂに示すように、フォトレジストパターン５４ｂを形成した後、フォトレジストパターン５４ｂにより保護層２８をブロックした状態でエッチング液を作用させて保護層２８をエッチングする。
【００２３】
次に、図５Ｃに示すように、露出したゲート絶縁層２６にエッチングガスを作用させると、図５Ｄに示すように、ゲート絶縁層２６がエッチングされてゲートパッド１８が外部に露出する。ここで、ゲート絶縁層２６のエッチングにエッチングガスを使用することによって、ゲート絶縁層２６が等方性にエッチングされ、図５Ｄに示すように、保護層２８下部のゲート絶縁層２６にアンダーカットが発生するため、保護膜２８にオーバーハングＡが発生する。
【００２４】
保護層２８のオーバーハングＡは、後続する透明導電層２９ａの形成時、透明導電層２９ａに断線を起こす大きな原因となるので、図５Ｄに示すように、エッチング液を作用させて保護層２８に形成されたオーバーハングＡをエッチングすることにより、オーバーハングＡを除去する。
【００２５】
次に、図５Ｅに示すように、オーバーハングＡが除去された保護層２８上に透明な導電物質を積層して、透明導電層２９ａを形成する。
【発明の概要】
【発明が解決しようとする課題】
【００２６】
前記のように、一般的な酸化物薄膜トランジスタを備えた液晶表示素子においては、ゲートパッド１８上部のゲート絶縁層２６及び保護層２８をエッチングしてゲートパッド１８を露出させる際、ゲート絶縁層２６のエッチング工程及び保護層２８のエッチング工程に加えて、保護層２８に形成されたオーバーハングＡの除去工程が追加される。このような工程の追加により、製造工程が複雑になり、製造コストが増加する。
【００２７】
本発明は、このような点に鑑みなされたもので、ゲートパッド領域のゲート絶縁層と保護層との間に金属層を形成して、ゲート絶縁層及び保護層のエッチング時に保護層にオーバーハングが発生することを防止することにより、工程を単純化することのできる薄膜トランジスタを備えた表示素子及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２８】
上記の目的を達成するために、本発明による表示素子の製造方法は、画素領域、ゲートパッド領域、及びデータパッド領域を含む第１基板及び第２基板を準備する段階と、前記第１基板の画素領域にゲート電極を形成し、前記第１基板のゲートパッド領域にゲートパッドを形成する段階と、前記第１基板の全体にわたって窒化物系ゲート絶縁層及び酸化物半導体物質を積層する段階と、前記画素領域の酸化物半導体物質をエッチングして前記ゲート電極の上部に酸化物半導体層を形成し、前記ゲートパッド領域の酸化物半導体物質及びゲート絶縁層をエッチングして前記ゲートパッドを露出させ、前記データパッド領域の酸化物半導体物質をエッチングする段階と、前記画素領域の酸化物半導体層上にソース電極及びドレイン電極を形成し、前記ゲートパッド領域の露出したゲートパッド上及びゲート絶縁層上に金属層を形成し、前記データパッド領域にデータパッドを形成する段階と、前記第１基板の全体にわたって保護層を形成し、前記保護層をエッチングして前記ドレイン電極、金属層、及びデータパッド上の保護層にコンタクトホールを形成する段階と、透明導電物質を積層してエッチングすることにより、前記画素領域に前記ドレイン電極に接続する画素電極を形成し、前記ゲートパッド領域の金属層及び前記データパッド領域のデータパッドに透明導電層を形成する段階と、前記第１基板と前記第２基板とを液晶層を介して貼り合わせる段階とを含む。
【００２９】
前記ゲート絶縁層は、ＳｉＮｘなどの窒化物系絶縁層からなり、前記保護層は、ＳｉＯ2などの酸化物系絶縁層からなり、前記酸化物半導体層は、Ｚｎ、Ｉｎ、Ｇａ、又はこれらの混合物を含む酸化物からなる。
【００３０】
前記エッチングする段階は、前記ゲート絶縁層の上部にフォトレジスト層を形成した後、前記フォトレジスト層の上部に透過領域、半透過領域、及び遮断領域からなるマスクを配置する段階と、光を照射した後に前記フォトレジスト層を現像することにより、前記ゲートパッド領域のゲートパッド上部の酸化物半導体物質を露出させる段階と、前記現像されたフォトレジスト層を利用して前記ゲートパッド領域の露出した酸化物半導体物質をエッチングする段階と、前記現像されたフォトレジスト層をアッシングすることにより、前記画素領域の一部の領域、前記ゲートパッド領域、及び前記データパッド領域の酸化物半導体物質を露出させる段階と、前記アッシングされたフォトレジスト層を利用して前記露出した酸化物半導体物質をエッチングすることにより、前記画素領域に酸化物半導体層を形成し、前記データパッド領域及び前記ゲートパッド領域の酸化物半導体物質を除去する段階とを含む。
【００３１】
また、本発明による表示素子は、画素領域、ゲートパッド領域、及びデータパッド領域を含む第１基板及び第２基板と、前記第１基板の画素領域に形成され、前記第１基板に形成されたゲート電極、前記第１基板の全体にわたって形成されたゲート絶縁層、前記ゲート絶縁層上に形成された酸化物半導体層、並びに前記酸化物半導体層上に形成されたソース電極及びドレイン電極からなる酸化物薄膜トランジスタと、前記第１基板のゲートパッド領域に形成されたゲートパッド、及び前記第１基板のデータパッド領域に形成されたデータパッドと、前記ゲートパッド領域のゲート絶縁層上に形成され、前記ゲート絶縁層に形成されたコンタクトホールを介して前記ゲート電極に接続する金属層と、前記第１基板の全体にわたって形成された保護層と、前記画素領域の保護層に形成された画素電極と、前記ゲートパッド領域に形成された第１透明導電層、及び前記データパッド領域に形成された第２透明導電層と、前記第１基板と前記第２基板との間に形成された液晶層とから構成される。
【発明の効果】
【００３２】
本発明においては、ゲートパッド領域のゲート絶縁層と保護層との間に金属層を形成して、ゲート絶縁層及び保護層のエッチング時に保護層にオーバーハングが発生することを防止することにより、製造工程の単純化及び製造コストの低減を図ることができる。
【図面の簡単な説明】
【００３３】
【図１】本発明による酸化物薄膜トランジスタを備えた液晶表示素子の構造を示す断面図である。
【図２Ａ】本発明による酸化物薄膜トランジスタを備えた液晶表示素子の製造方法を示す断面図である。
【図２Ｂ】図２Ａに続く工程の断面図である。
【図２Ｃ】図２Ｂに続く工程の断面図である。
【図２Ｄ】図２Ｃに続く工程の断面図である。
【図２Ｅ】図２Ｄに続く工程の断面図である。
【図２Ｆ】図２Ｅに続く工程の断面図である。
【図２Ｇ】図２Ｆに続く工程の断面図である。
【図２Ｈ】図２Ｇに続く工程の断面図である。
【図３】一般的な液晶表示素子を概略的に示す分解斜視図である。
【図４】一般的な酸化物薄膜トランジスタを備えた液晶表示素子の構造を示す断面図である。
【図５Ａ】一般的な酸化物薄膜トランジスタを備えた液晶表示素子のゲートパッド領域の製造工程を示す断面図である。
【図５Ｂ】図５Ａに続く工程の断面図である。
【図５Ｃ】図５Ｂに続く工程の断面図である。
【図５Ｄ】図５Ｃに続く工程の断面図である。
【図５Ｅ】図５Ｄに続く工程の断面図である。
【発明を実施するための形態】
【００３４】
以下、添付図面を参照して、本発明による酸化物薄膜トランジスタを備えた表示素子及びその製造方法について詳細に説明する。
【００３５】
酸化物半導体は、非晶質シリコンより移動度が約１０〜１００倍高いだけではなく、オン／オフ電流比（Ion/Ioff ratio）も１０5〜１０7であり、非常に優れた半導体特性を有する。また、酸化物半導体は、バンドギャップが約３．２〜３．４ｅＶであり、非晶質半導体層のバンドギャップに比べて大きいため、可視光線が照射された場合も漏れ電流がほとんど発生しないという利点がある。
【００３６】
本発明においては、前述のような利点のため、表示素子に酸化物薄膜トランジスタを適用する際、ゲートパッド上のゲート絶縁層と保護層との間に金属層を形成することにより、工程を単純化することを特徴とする。
【００３７】
すなわち、窒化物系ゲート絶縁層と酸化物系保護層との間に金属層を形成して、ゲート絶縁層と保護層を不連続的に形成することにより、ゲート絶縁層及び保護層のエッチングが互いに影響しないようにして、工程を単純化する。
【００３８】
このような本発明の構成は、スイッチング素子として薄膜トランジスタを使用する全ての表示素子、例えば、液晶表示素子や有機電界発光素子などに使用できるが、説明の便宜上、以下では液晶表示素子についてのみ説明する。
【００３９】
図１は、本発明による酸化物薄膜トランジスタを備えた液晶表示素子の構造を示す断面図である。図１においては、説明の便宜上、画素領域、ゲートパッド領域、及びデータパッド領域に分けて示す。
【００４０】
図１に示すように、本発明による液晶表示素子は、ガラスなどの透明な物質からなり、対向する第１基板１２０及び第２基板１４０と、第１基板１２０と第２基板１４０との間に形成された液晶層１３０とからなる。
【００４１】
第１基板１２０の画素領域には、酸化物薄膜トランジスタＴが形成される。酸化物薄膜トランジスタＴは、第１基板１２０に形成されたゲート電極１２１と、ゲート電極１２１を覆うように第１基板１２０の全体にわたって形成されたゲート絶縁層１２６と、ゲート絶縁層１２６上に形成された酸化物半導体層１２２と、酸化物半導体層１２２上に形成されたソース電極１２３及びドレイン電極１２４とから構成され、第１基板１２０の全体にわたって保護層１２８が形成されて酸化物薄膜トランジスタＴを覆っている。
【００４２】
酸化物半導体層１２２は、酸化物半導体物質で形成されるが、この酸化物半導体物質としては、Ｚｎ、Ｉｎ、Ｇａ、又はこれらの混合物を含む酸化物などを使用することができる。
【００４３】
ゲート絶縁層１２６としては、ＳｉＮｘやＳｉＯ2などの様々な無機絶縁物質を使用することができるが、第１基板１２０及びゲート電極１２１との界面特性のために、ゲート絶縁層１２６は、ＳｉＮｘを積層して形成することが好ましい。
【００４４】
保護層１２８上には、透明な導電物質からなる画素電極１２９が形成されるが、保護膜１２８に形成されたコンタクトホールを介して酸化物薄膜トランジスタＴのドレイン電極１２４と電気的に接続されており、画素電極１２９に対して酸化物薄膜トランジスタＴを介して外部から画像信号が供給される。
【００４５】
保護層１２８としては、ＳｉＮｘなどの窒化物系無機絶縁物質やＳｉＯ2などの酸化物系無機絶縁物質など、様々な無機絶縁物質を使用することができるが、保護層１２８と接触する酸化物半導体層１２２のチャネル領域の結晶性のためには、ＳｉＯ2などの酸化物系絶縁物質を使用することが好ましい。つまり、保護層１２８としてＳｉＮｘなどの窒化物系絶縁物質を使用した場合には、保護層１２８と接触する酸化物半導体層１２２の酸素が窒化物系絶縁物質からなる保護層１２８に流入し、保護層１２８との界面での酸化物半導体層１２２の結晶性が低下する。ところが、酸化物薄膜トランジスタＴが製造されると、酸化物半導体層１２２のチャネル領域が保護層１２８との界面付近に形成されるため、この領域の結晶性が低下すると、チャネル領域の伝導度が低下し、酸化物薄膜トランジスタＴの特性が低下する。従って、保護層１２８としては、ＳｉＯ2などの酸化物系絶縁物質を使用することが好ましい。
【００４６】
また、第１基板１２０のゲートパッド領域には、ゲートパッド１１８が形成される。ゲートパッド１１８は、画素領域に形成されるゲートラインと外部のゲート駆動回路とを接続して、ゲート駆動回路から出力される走査信号を酸化物薄膜トランジスタＴに供給するためのものであり、酸化物薄膜トランジスタＴのゲート電極１２１とは異なる金属で形成してもよいが、工程の単純化のためには、同一の金属で形成することが好ましい。
【００４７】
ゲートパッド１１８は、ゲート絶縁層１２６及び保護層１２８により覆われ、ゲート絶縁層１２６及び保護層１２８には、その一部が除去されてホールが形成され、ゲート絶縁層１２６及びゲートパッド１１８の上部には、金属層１５５が形成される。ここで、金属層１５５は、酸化物薄膜トランジスタＴのソース電極１２３及びドレイン電極１２４とは異なる金属で形成してもよいが、工程の単純化のためには、同一の金属で形成することが好ましい。
【００４８】
第１基板１２０のデータパッド領域のゲート絶縁層１２６上には、データパッド１１９が形成される。データパッド１１９は、画素領域に形成されるデータラインと外部のデータ駆動回路とを接続して、データ駆動回路から出力される画像信号を、酸化物薄膜トランジスタＴを介して画素電極１２９に供給するためのものであり、酸化物薄膜トランジスタＴのソース電極１２３及びドレイン電極１２４とは異なる金属で形成してもよいが、工程の単純化のためには、同一の金属で形成することが好ましい。
【００４９】
ゲートパッド領域の保護層１２８上には、第１透明導電層１２９ａが形成され、データパッド領域の保護層１２８上には、第２透明導電層１２９ｂが形成される。第１透明導電層１２９ａ及び第２透明導電層１２９ｂは、ＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）などの透明な導電物質からなり、工程中にゲートパッド１１８及びデータパッド１１９が外部に露出して酸化することを防止するために形成される。第１透明導電層１２９ａ及び第２透明導電層１２９ｂは、画素領域の工程とは別に形成してもよいが、工程の単純化のためには、画素領域の画素電極１２９と同時に形成することが好ましい。
【００５０】
一方、第２基板１４０の画素領域には、実際にカラーを実現するカラーフィルタ層１０７が形成され、画素領域の画像非表示領域、ゲートパッド領域、及びデータパッド領域には、光の透過を防止するブラックマトリクス１４２が形成される。
【００５１】
前記のように、本発明においては、ゲートパッド領域のゲート絶縁層１２６及びゲートパッド１１８の上部に金属層１５５が形成されている。金属層１５５は、液晶表示素子の製造工程を単純化するためのものであり、以下、本発明による液晶表示素子の製造工程を詳細に説明することにより、この金属層１５５の役割を説明する。
【００５２】
図２Ａ〜図２Ｈは、本発明による酸化物薄膜トランジスタを備えた液晶表示素子の製造方法を示す断面図である。
【００５３】
まず、図２Ａに示すように、ガラスなどの透明な絶縁物質からなる第１基板１２０の全体にわたって、Ａｌ、ＡｌＮｄなどのＡｌ合金、Ｃｕ、Ｍｏ、Ｔａ、Ａｕなどの金属をスパッタリング法により積層してエッチングすることにより、画素領域にゲート電極１２１を形成し、ゲートパッド領域にゲートパッド１１８を形成する。ここで、ゲートパッド１１８は、ゲート電極１２１とは異なる金属を用いて異なる工程で形成してもよいが、工程の単純化及びコストの低減のためには、同一の金属を用いて同一の工程で形成することが好ましい。次に、ゲート電極１２１及びゲートパッド１１８が形成された第１基板１２０の全体にわたって、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）法によりＳｉＮｘなどの無機絶縁物質を積層して、ゲート絶縁層１２６を形成する。
【００５４】
その後、図２Ｂに示すように、第１基板１２０の全体にわたって酸化物半導体物質を積層して、ゲート絶縁層１２６上に酸化物半導体層１２２ａを形成する。酸化物半導体層１２２ａは、スパッタリング法、パルスレーザ蒸着（Pulse Laser Deposition）法、分子線エピタキシー（Molecular-beam Epitaxy）法、プリント法、スピンコート法、原子層蒸着法、又は有機金属化学気相蒸着（Metal Organic Chemical Vapor Deposition）法などにより、Ｚｎ、Ｉｎ、Ｇａ、又はこれらの混合物を含む酸化物をゲート絶縁層１２６上に積層することにより形成される。
【００５５】
次に、酸化物半導体層１２２ａ上にフォトレジストを積層してフォトレジスト層１５４ａを形成した後、その上にマスク１６０を配置する。マスク１６０は、ハーフトーンマスク又は回折マスクであって、光（又は、紫外線）を遮断する遮断領域、光の一部のみを透過させる半透過領域、及び光を全て透過させる透過領域からなる。ここで、遮断領域は、画素領域の薄膜トランジスタ形成領域に対応する領域に形成され、透過領域は、ゲートパッド１１８に対応する領域に形成され、半透過領域は、遮断領域及び透過領域以外の領域に形成される。
【００５６】
前記のように、マスク１６０を第１基板１２０上に配置した後、紫外線などの光を照射して現像液を作用させると、透過領域に対応する領域のフォトレジストは、完全に除去され、半透過領域に対応する領域のフォトレジストは、全体の厚さの半分が除去され、遮断領域に対応する領域のフォトレジストは、そのまま残る。
【００５７】
つまり、フォトレジスト層１５４ａの現像により、酸化物半導体層１２２ａ上には、図２Ｃに示すように、ゲートパッド１１８上部の酸化物半導体層１２２ａが外部に露出するフォトレジストパターン１５４ｂが形成される。
【００５８】
このようなフォトレジストパターン１５４ｂにより、酸化物半導体層１２２ａをエッチングすると、外部に露出したゲートパッド１１８上部の酸化物半導体層１２２ａがエッチングされ、ゲートパッド１１８上部のゲート絶縁層１２６が外部に露出する。ここで、酸化物半導体層１２２ａのエッチングは、ドライエッチング法により行われるもので、露出した酸化物半導体層１２２ａにエッチングガスを作用させて行う。
【００５９】
その後、図２Ｄに示すように、フォトレジストパターン１５４ｂをアッシングすると、マスクの遮断領域に対応するフォトレジストパターン１５４ｂを除いた残りのフォトレジストパターン１５４ｂが除去されて、図２Ｅに示すように、フォトレジストパターン１５４ｃが画素領域の薄膜トランジスタ形成領域にのみ残る。
【００６０】
このように、フォトレジストパターン１５４ｃにより酸化物半導体層１２２ａの一部をブロックした状態で、露出した酸化物半導体層１２２ａをエッチングガスによるドライエッチング法によりエッチングすると、フォトレジストパターン１５４ｃ下部の酸化物半導体層１２２ａを除いた残りの酸化物半導体層１２２ａが全て除去される。このとき、酸化物半導体層１２２ａのエッチングとともに、ゲートパッド領域のゲートパッド１１８上部の露出したゲート絶縁層１２６もエッチングされ、ゲートパッド１１８が外部に露出する。
【００６１】
なお、酸化物半導体層１２２ａは、エッチング液によるウェットエッチング法によりエッチングしてもよい。
【００６２】
一方、酸化物半導体層１２２ａのエッチング及びゲートパッド１１８上部のゲート絶縁層１２６のエッチングのために、ハーフトーンマスク又は回折マスクを使用するのではなく、遮断領域及び透過領域のみ形成された一般的なフォトマスクを使用してもよい。この場合、２つのマスクを使用した２回のフォト工程で、フォトレジスト層１５４ａをパターニングした後、それぞれのフォト工程でゲートパッド１１８上部の酸化物半導体層１２２ａ及びゲート絶縁層１２６、並びに酸化物薄膜トランジスタ形成領域以外の領域の酸化物半導体層１２２ａをエッチングすればよい。つまり、フォトレジスト層を形成して１つのマスクにより現像した後、ゲートパッド１１８上部の酸化物半導体層１２２ａ及びゲート絶縁層１２６をエッチングし、次に、再びフォトレジスト層を形成して他のマスクにより現像した後、酸化物薄膜トランジスタ形成領域以外の領域の酸化物半導体層１２２ａをエッチングする。
【００６３】
次に、図２Ｆに示すように、第１基板１２０の全体にわたってＡｌ、Ａｌ合金、Ｃｒ、Ｔｉ、Ｍｏなどの金属をスパッタリング法により積層した後、フォトリソグラフィ法によりフォトレジストを利用してエッチングすることにより、画素領域の酸化物半導体層１２２上にソース電極１２３及びドレイン電極１２４を形成し、ゲートパッド領域の露出したゲートパッド１１８の上部及びゲート絶縁層１２６の一部領域上に金属層１５５を形成する。
【００６４】
次に、図２Ｇに示すように、第１基板１２０の全体にわたって、ＰＥＣＶＤ法によりＳｉＯ2などの無機絶縁物質を積層して保護層１２８を形成した後、エッチング液によりエッチングすることにより、画素領域のドレイン電極１２４上部の保護層１２８を除去してコンタクトホールを形成し、ゲートパッド領域の金属層１５５上部の保護層１２８を除去してコンタクトホールを形成し、データパッド領域のデータパッド１１９上部の保護層１２８を除去してコンタクトホールを形成する。
【００６５】
一般的な酸化物薄膜トランジスタを備えた液晶表示素子においては、ゲートパッド１１８の上部にゲート絶縁層１２６と保護層１２８が連続的に積層されているため、ゲート絶縁層１２６と保護層１２８をエッチングしてゲートパッド１１８を外部に露出させるためには、ウェットエッチングによる保護層１２８のエッチングとドライエッチングによるゲート絶縁層１２６のエッチングを順次行わなければならず、保護層１２８の下部において、ゲート絶縁層１２６の等方性エッチングにより保護層１２８にオーバーハングが発生する。従って、保護層１２８のオーバーハングを除去する工程が追加されていた。
【００６６】
これに対して、本発明においては、前述のように、ゲート絶縁層１２６を形成してエッチングした後、ゲートパッド１１８及びゲート絶縁層１２６のコンタクトホールに金属層１５５を形成し、次に、保護層１２８を積層してエッチングするため、保護層１２８にオーバーハングが発生しなくなる。従って、本発明においては、保護層１２８のオーバーハングを除去する工程が必要なくなり、製造工程を単純化することができる。
【００６７】
その後、第１基板１２０の全体にわたってＩＴＯやＩＺＯなどの透明導電物質をスパッタリング法により積層した後、フォトリソグラフィ法によりエッチングすることにより、保護層１２８上に画素電極１２９を形成する。ここで、画素電極１２９は、保護層１２８に形成されたコンタクトホールを介して酸化物薄膜トランジスタのドレイン電極１２４と電気的に接続する。そして、ゲートパッド領域の金属層１５５の上部及び保護層１２８の一部領域の上部には、第１透明導電層１２９ａが形成され、データパッド領域のデータパッド１１９の上部及び保護層１２８の一部領域の上部には、第２透明導電層１２９ｂが形成される。
【００６８】
次に、図２Ｈに示すように、ガラスなどの透明な絶縁物質からなる第２基板１４０上に、ＣｒやＣｒＯｘなどを積層してエッチングすることにより、画素領域の画像が実現されない領域、すなわち酸化物薄膜トランジスタ形成領域、ゲートライン及びデータライン形成領域、ゲートパッド領域、データパッド領域にブラックマトリクスを形成した後、カラーインク又はカラー樹脂を積層してエッチングすることにより、画素領域にＲ（Red）、Ｇ（Green）、Ｂ（Blue）のサブカラーフィルタ層からなるカラーフィルタ層１０７を形成する。
【００６９】
次に、第１基板１２０と第２基板１４０との間に液晶層１３０を配置した状態で、第１基板１２０と第２基板１４０とを貼り合わせることにより、液晶表示素子を完成する。液晶層１３０の形成は、第１基板１２０又は第２基板１４０にシーラントを塗布し、前記シーラントにより第１基板１２０と第２基板１４０とを貼り合わせた後、液晶注入口から液晶を注入するようにして行ってもよく、第１基板１２０又は第２基板１４０上に液晶を滴下した後、シーラントにより第１基板１２０と第２基板１４０とを貼り合わせるときに、液晶が基板上に広がるようにして行ってもよい。
【００７０】
前述のように、本発明においては、ゲート絶縁層１２６を形成してエッチングした後、ゲートパッド１１８及びゲート絶縁層１２６のコンタクトホールに金属層１５５を形成し、次に、保護層１２８を積層してエッチングしており、ゲート絶縁層１２６のエッチングと保護層１２８のエッチングとは別々の工程で行われる。従って、ゲート絶縁層１２６のエッチング時、ゲート絶縁層１２６の等方性エッチングによる保護層１２８のオーバーハングが発生しなくなり、その結果、保護層１２８のオーバーハングを除去する工程が必要なくなり、製造工程を単純化することができる。
【００７１】
以上では、特定構造の液晶表示素子についてのみ説明しているが、本発明はこのような構造に限定されるものではない。例えば、本発明は、液晶表示素子に限定されるものではなく、有機発光素子などのように、スイッチング素子として薄膜トランジスタを使用する全ての表示素子に適用することができ、酸化物薄膜トランジスタではなく、シリコン薄膜トランジスタを使用する表示素子にも適用することができる。つまり、ゲート絶縁層として窒化物絶縁層を使用し、かつ保護層として酸化物絶縁層を使用する全ての表示素子に適用することができる。
【００７２】
また、酸化物半導体層として、前述した特定の物質のみ適用されるのではなく、現在知られている全ての物質を適用することができる。
【符号の説明】
【００７３】
１１８  ゲートパッド、１１９  データパッド、１２０  第１基板、１２１  ゲート電極、１２２  酸化物半導体層、１２３  ソース電極、１２４  ドレイン電極、１２６  ゲート絶縁層、１２８  保護層、１２９  画素電極、１２９ａ  第１透明導電層、１２９ｂ  第２透明導電層、１４０  第２基板、１５５  金属層、１６０  マスク。
【図１】
2010282173.tif 000003
【図２Ａ】
2010282173.tif 000004
【図２Ｂ】
2010282173.tif 000005
【図２Ｃ】
2010282173.tif 000006
【図２Ｄ】
2010282173.tif 000007
【図２Ｅ】
2010282173.tif 000008
【図２Ｆ】
2010282173.tif 000009
【図２Ｇ】
2010282173.tif 000010
【図２Ｈ】
2010282173.tif 000011
【図３】
2010282173.tif 000012
【図４】
2010282173.tif 000013
【図５Ａ】
2010282173.tif 000014
【図５Ｂ】
2010282173.tif 000015
【図５Ｃ】
2010282173.tif 000016
【図５Ｄ】
2010282173.tif 000017
【図５Ｅ】
2010282173.tif 000018