(57)【要約】【課題】半導体チップを搭載する配線基板の配線密度を低下させることなく、反りの発生を低減した半導体装置を実現できるようにする。【解決手段】半導体装置は、複数の内層配線層２２を有する多層配線基板１１と、多層配線基板１１の上に搭載された半導体チップ１２とを備えている。多層配線基板１１は、下面側に形成された溝部４１を有し、溝部４１は、最も下側の内層配線層２２に到達していない。【選択図】図１
2010050150.tif 000002
【特許請求の範囲】
【請求項１】
複数の内層配線層を有する多層配線基板と、
前記多層配線基板の上に搭載された半導体チップとを備え、
前記多層配線基板は、下面側に形成された溝部を有し、
前記溝部は、最も下側の前記内層配線層に到達していないことを特徴とする半導体装置。
【請求項２】
複数の内層配線層を有する多層配線基板と、
前記多層配線基板の上に搭載された半導体チップとを備え、
前記多層配線基板は、下面側に形成された溝部を有し、
前記溝部は、最も下側の前記内層配線層よりも上側の位置に到達し且つ前記内層配線層に埋め込まれた内層配線を避けて形成されていることを特徴とする半導体装置。
【請求項３】
多層配線基板と、
前記多層配線基板の上に搭載された半導体チップとを備え、
前記多層配線基板は、２つのビルドアップ層と、該ビルドアップ層の間に挟まれたコア層とを有するビルドアップ基板であり且つ下面側から形成された溝部を有し、
前記溝部は、前記半導体チップを搭載している側の前記ビルドアップ層に到達していないことを特徴とする半導体装置。
【請求項４】
前記多層配線基板は、複数の内層配線層を有し、
前記溝部は、最も下側の前記内層配線層に到達していないことを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記溝部は、複数であり、互いに異なる方向に直線的に延びるように形成されていることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
【請求項６】
前記溝部は、断続的に形成されていることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記半導体チップは、フリップチップ実装により前記多層配線基板のチップ搭載領域に搭載されており、
前記溝部は、チップ搭載領域の下側を含む領域に形成されていることを特徴とする請求項１〜６のいずれか１項に記載の半導体装置。
【請求項８】
複数の半導体装置が積層された半導体モジュールであって、
前記複数の半導体装置のうちの少なくとも１つは、請求項１〜７のいずれか１項に記載の半導体装置であることを特徴とする半導体モジュール。
【請求項９】
前記半導体装置同士を接続する接続端子をさらに備え、
前記溝部は、前記多層配線基板における前記接続端子と接続されている領域よりも内側に形成されていることを特徴とする請求項８に記載の半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板に半導体チップが搭載された半導体装置及び半導体モジュールに関する。
【背景技術】
【０００２】
携帯電話及びデジタルカメラ等を含む各種電子機器の小型化及び高機能化の要請に伴い、半導体装置に対する小型化及び薄型化の要請が益々増大している。特に近年は、回路基板上の占有面積を大幅に縮小できるため、半導体装置同士が積層された積層型半導体モジュールが注目されている。積層型半導体モジュールは、半導体基板に搭載する前にバーンイン試験を行い、良品と確認できた半導体装置のみを用いることができるのでモジュールとしての信頼性を補償しやすいという特徴を有している。積層型半導体モジュールに用いる半導体装置は、さらに薄型化することが要求される。
【０００３】
半導体装置を回路基板等の実装基板に搭載する場合には、反りが発生する。半導体装置と実装基板とを接続する際には、半導体装置及び基板をそれぞれ加熱することにより接続部を形成する。半導体装置と基板との加熱時の挙動は一致していないため、反りの発生が増大する。反りが発生すると、半導体装置と実装基板との接続の信頼性が低下する。このような反りの発生は、半導体装置同士を積層した半導体積層モジュールを作製する際にも同様に発生する。薄型化された半導体装置を用いる積層型半導体モジュールにおいては、反りの量が大きくなるため、信頼性の低下はより顕著になる。
【０００４】
配線基板の上に半導体チップが搭載された半導体装置同士を積層する場合に、反りの影響を低減するために以下のような方法が検討されている（例えば、特許文献１を参照。）。この場合、第１の半導体装置と第２の半導体装置とに突出電極を設け、突出電極同士を接続する。これにより、第１の半導体装置の配線基板及び第２の半導体装置の配線基板の少なくとも一方に反りが発生したとしても、突出電極により反りの影響を吸収できるため、接続の信頼性を向上することができる。
【０００５】
また、半導体チップを搭載する配線基板の両面に溝を設けることにより、半導体装置のフレキシビリティを向上させ、反りの発生に対応することも検討されている（例えば、特許文献２を参照。）。
【特許文献１】特開平６−１３５４１号公報
【特許文献２】特開平９−４５８０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、前記従来の半導体装置は以下のような問題を有している。まず、突出電極を介在させて半導体装置同士を積層する場合には、半導体チップが搭載された領域よりも外側に突出電極を設ける必要がある。このため、大きな半導体チップを搭載した半導体装置又は複数の半導体チップを搭載した半導体装置の場合には、半導体チップを搭載した基板のサイズが大きくなる。従って、突出電極が広い領域に配置されるため、外部からの衝撃又は熱応力等が加わった際に、接続部の不良が発生しやすくなる。また、突出電極は通常はんだボールバンプを用いるが、はんだを溶融する際の温度により、半導体チップを搭載した基板が変形するおそれがあり、接続部の不良が発生しやすくなる。
【０００７】
一方、半導体チップを搭載する配線基板の両面に溝を設ける場合には、配線基板の配線領域と溝とが干渉するため、配線基板の配線収容能力が低下する。特に、近年多く利用される多層配線基板の場合には、配線の密度が高いため溝を形成する場合には、配線基板内の配線設計が大きく制約されてしまう。また影響が著しい場合には、配線が形成できなくなる。
【０００８】
本発明は、前記従来の問題を解決し、半導体チップを搭載する配線基板の配線密度を低下させることなく反りの発生を低減し、信頼性が高い半導体装置を実現できるようにすることを目的とする。
【課題を解決するための手段】
【０００９】
前記の目的を達成するため、本発明は半導体装置を、多層配線基板の下面側に形成された溝部を有する構成とする。
【００１０】
具体的に本発明に係る第１の半導体装置は、複数の内層配線層を有する多層配線基板と、多層配線基板の上に搭載された半導体チップとを備え、多層配線基板は、下面側に形成された溝部を有し、溝部は、最も下側の内層配線層に到達していないことを特徴とする。
【００１１】
第１の半導体装置は、溝部が、最も下側の内層配線層に到達していない。このため、溝部と内層配線とが干渉することがない。従って、多層配線基板の配線密度は低下しない。一方、多層配線基板に溝部が形成されていることにより、半導体装置のフレキシビリティが向上し、反りの発生が抑えられる。その結果、配線密度を低下させることなく、回路基板等との接続性が良好な半導体装置を実現できる。
【００１２】
本発明に係る第２の半導体装置は、複数の内層配線層を有する多層配線基板と、多層配線基板の上に搭載された半導体チップとを備え、多層配線基板は、下面側に形成された溝部を有し、溝部は、最も下側の内層配線層よりも上側の位置に到達し且つ内層配線層に埋め込まれた内層配線を避けて形成されていることを特徴とする。
【００１３】
第２の半導体装置は、溝部が、最も下側の内層配線層よりも上側の位置に到達し且つ内層配線層に埋め込まれた内層配線を避けて形成されている。このため、溝部と内層配線とが干渉することがない。従って、多層配線基板の配線密度は低下しない。一方、溝部を深くできるため、反りの発生がさらに抑えられる。その結果、配線密度を低下させることなく、回路基板等との接続性が良好な半導体装置を実現できる。
【００１４】
第３の半導体装置は、多層配線基板と、多層配線基板の上に搭載された半導体チップとを備え、多層配線基板は、２つのビルドアップ層と、該ビルドアップ層の間に挟まれたコア層とを有するビルドアップ基板であり且つ下面側から形成された溝部を有し、溝部は、半導体チップを搭載している側のビルドアップ層に到達していないことを特徴とする。
【００１５】
第３の半導体装置は、溝部が、半導体チップを搭載している側のビルドアップ層に到達していない。一般に、下側のビルドアップ層の配線密度は上側のビルドアップ層の配線密度よりも低い。従って、溝部は配線密度が高い上側のビルドアップ層の配線密度に影響を与えることがない。一方、多層配線基板に溝部が形成されていることにより、半導体装置のフレキシビリティが向上し、反りの発生が抑えられる。その結果、配線密度を低下させることなく、回路基板等との接続性が良好な半導体装置を実現できる。
【００１６】
第３の半導体装置において、多層配線基板は、複数の内層配線層を有し、溝部は、最も下側の内層配線層に到達していない構成としてもよい。
【００１７】
本発明の半導体装置において、溝部は複数であり、互いに異なる方向に直線的に延びるように形成されていてもよい。この場合において、溝部は断続的に形成されていてもよい。
【００１８】
本発明の半導体装置において、半導体チップは、フリップチップ実装により多層配線基板のチップ搭載領域に搭載されており、溝部は、チップ搭載領域の下側を含む領域に形成されていてもよい。
【００１９】
本発明に係る半導体モジュールは、複数の半導体装置が積層された半導体モジュールを対象とし、複数の半導体装置のうちの少なくとも１つは、本発明に係る半導体装置であることを特徴とする。
【００２０】
本発明の半導体モジュールにおいて、半導体装置同士を接続する接続端子をさらに備え、溝部は、多層配線基板における接続端子と接続されている領域よりも内側に形成されていてもよい。
【発明の効果】
【００２１】
本発明に係る半導体装置及び半導体モジュールによれば、半導体チップを搭載する配線基板の配線密度を低下させることなく反りの発生を低減し、信頼性が高い半導体装置及び半導体モジュールを実現できる。
【発明を実施するための最良の形態】
【００２２】
本発明の一実施形態について図面を参照して説明する。図１（ａ）及び（ｂ）は本発明の一実施形態に係る半導体装置であり、（ａ）は下側から見た平面構成を示し、（ｂ）は（ａ）のＩｂ−Ｉｂ線における断面構成を示している。
【００２３】
図１に示すように、本実施形態の半導体装置は、多層配線基板１１の上に半導体チップ１２が搭載されている。多層配線基板１１は、樹脂等からなる基材の表面及び層内に形成された複数層の配線を有する。多層配線基板１１の基材は、コストの面から樹脂を用いることが好ましく、ガラスエポキシ樹脂、ポリイミド樹脂及びアラミド樹脂等を用いればよい。また、アルミナセラミック、窒化アルミニウムセラミック、ガラス又は石英等を用いてもよい。
【００２４】
多層配線基板１１のチップ搭載面（上面）には、チップ接続用電極２１及びチップ接続用電極２１と接続された表面配線（図示せず）が形成されている。多層配線基板１１の層内には、内層配線２２ａを有する内層配線層２２が形成されている。多層配線基板１１のチップ搭載面と反対側の面（下面）には、外部接続用電極２５が形成されている。外部接続用電極２５は、内層配線２２ａ及び表面配線を介在させて対応するチップ接続用電極２１と電気的に接続されている。また、外部接続用電極２５の表面には回路基板等と接続するための外部接続用突起電極２７が設けられている。
【００２５】
多層配線基板１１の下面側には、溝部４１が形成されている。本実施形態の半導体装置においては、溝部４１の深さは最も下側の内層配線層２２よりも浅い。このように、溝部４１が最も下側の内層配線層２２に到達していないため、溝部４１により内層配線２２ａの配置が制限されることはない。従って、多層配線基板１１の配線密度が低下することはない。
【００２６】
本実施形態の半導体装置は、溝部４１を多層配線基板１１の対角線に一致させて２本形成している。このように互いに交差する複数の方向に延びる溝部４１を形成すれば、多層配線基板１１のフレキシビリティが各方向に均一に向上する。このため、反りによる信頼性の低下がほとんど生じない。但し、必ずしも対角線に一致させて形成する必要はない。
【００２７】
また、図１においては半導体チップ１２の下側の領域にも溝部４１を形成している。半導体チップ１２の下側の領域においては、外部接続用電極が形成されていない領域があることが多く、溝部４１の形成が容易である。また、半導体チップ１２の下側においては外縁部よりも配線密度が低いことが多い。このため、半導体チップの下側の領域に溝部を形成すれば、配線基板の外縁部において配線の設計がさらに容易となる。但し、必ずしも半導体チップの下側の領域に溝部を形成する必要はない。
【００２８】
また、溝部４１は、グリッドアレイ状に形成された外部接続用電極２５と重ならないように断続的に形成されている。このようにすれば、外部接続用電極２５のレイアウトが制限されることがない。外部接続用電極２５と重ならないようにすることができる場合には、連続して形成してもよい。溝部４１は直線的である方が形成が容易であるが、曲線的であっても問題ない。
【００２９】
溝部４１は、多層配線基板１１の反りの発生を抑えることができればよく、形成する本数及び位置には特に制限はない。例えば、図２に示すように、外部接続用電極２５の間に格子状に形成してもよい。このようにすれば、フレキシビリティを非常に大きくすることができる。この場合には、半導体チップ１２が搭載された領域の下側には溝部４１を形成しなくてもよい。このようにすれば、半導体チップ１２が搭載された領域の強度が低下することがない。但し、半導体チップ１２が搭載された領域の下側に溝部４１を形成してもよい。
【００３０】
半導体チップ１２は、例えば、シリコン単結晶基板の上に形成した回路素子を有している。基板は、必要に応じて研磨して薄くしておけばよい。但し、モジュール構成によっては研磨しなくてもよい。また、シリコン単結晶基板以外の、化合物半導体基板又はＳＯＩ（Silicon on Insulator）基板等を用いた半導体チップでもよい。
【００３１】
本実施形態の半導体チップ１２は、チップ突起電極３１を有しており、チップ突起電極３１とチップ接続電極２１とが接続されるように、多層配線基板１１の上にフリップチップ実装されている。半導体チップ１２と多層配線基板１１との間には封止樹脂３２が充填されている。これにより、半導体チップ１２と多層配線基板１１とは接着封止されている。封止樹脂３２は、絶縁性接着フィルム（ＮＣＦ）、異方性導電性フィルム（ＡＣＦ）又は液状樹脂等を用いればよい。液状樹脂の場合には、チップ突起電極３１とチップ接続用電極２１とを接続した後、液状樹脂を充填すればよい。また、異方性導電性フィルム（ＡＣＦ）を用いる場合には、異方性導電性フィルムをチップ搭載領域に貼り付けた後、半導体チップ１２を位置合わせして加圧及び加熱することにより、チップ突起電極３１とチップ接続用電極２１との接続及び接着封止を同時に行うこともできる。
【００３２】
半導体チップ１２は、フリップチップ実装に代えて、ワイヤボンディング方式又はテープオートメイテッドボンディング（ＴＡＢ）方式により多層配線基板１１の上に搭載してもよい。
【００３３】
本実施形態の半導体装置は、積層モジュールとすることも可能である。例えば、図３に示すように、半導体装置１０Ａと半導体装置１０Ｂとを接続端子５１を介在させて積層すれば、積層モジュールとすることができる。この場合、半導体装置１０Ａの多層配線基板１１に溝部４１を形成しておけば、積層モジュールのフレキシビリティが向上し、積層モジュールと回路基板との接続の信頼性が向上する。また、積層モジュールを構成する半導体装置同士の接続の信頼性も向上する。半導体装置１０Ａの多層配線基板１１に代えて、半導体装置１０Ｂの多層配線基板１１に溝部４１を形成してもよく、半導体装置１０Ａ及び半導体装置１０Ｂの両方の多層配線基板１１に溝部４１を形成してもよい。
【００３４】
積層モジュールとする場合には、下側の半導体装置１０Ａの上面に接続電極５２を形成し、上側の半導体装置１０Ｂの下面に接続電極５３を形成し、接続電極５２と接続電極５３とを接続端子５１により接続すればよい。但し、半導体チップ１２同士が対向するようにして積層してもよい。また、３つ以上の半導体装置を積層してもよい。
【００３５】
接続端子５１が接続された接続電極５２は、半導体チップ１２の搭載領域を避けて、多層配線基板１１の外縁部に形成すればよい。この場合、溝部４１は、多層配線基板１１における接続端子５１が接続された部分よりも内側に形成することが好ましい。このようにすれば、接続端子５１と接続された部分の強度が低下することがない。
【００３６】
本実施形態の半導体装置は、溝部４１が最下層の内層配線層２２に到達しないようにすることにより、内層配線２２ａと溝部４１との干渉を回避している。しかし、多層配線基板１１には、内層配線２２ａが形成されていない部分も存在する。内層配線２２ａが形成されている部分を避けて溝部４１を形成すれば、図４に示すように溝部４１が最下層の内層配線層２２よりも深い位置に到達していても問題ない。溝部４１の深さを深くすることにより、多層配線基板１１のフレキシビリティがより大きくなる。このため、半導体装置の接続時の反りを抑制する効果が大きくなり、安定した接続を形成できる。
【００３７】
また、多層配線基板１１は、図５に示すように、ビルドアップ層１１Ａとビルドアップ層１１Ｂとの間にコア層１１Ｃが挟まれたビルドアップ基板としてもよい。図５においては、上側のビルドアップ層１１Ａ及び下側のビルドアップ層１１Ｂは複数の内層配線層２２を有し、コア層１１Ｃは上側のビルドアップ層１１Ａと下側のビルドアップ層１１Ｂとを接続する接続配線６１を有している。
【００３８】
一般に下側のビルドアップ層１１Ｂの配線密度は上側のビルドアップ層１１Ａと比べて小さい。このため、図５に示すように、下側のビルドアップ層１１Ｂ側からコア層１１Ｃに到達する溝部４１を形成したとしても、多層配線基板１１全体の配線収容力を著しく低下させることがない。但し、溝部４１がコア層１１Ｃに到達していなくてもよい。例えば、下側のビルドアップ層１１Ｂの最下層の内層配線層２２に到達していない場合にも、一定の効果が得られる。
【００３９】
本実施形態の半導体チップ１２は、平面正方形状である例を示したが、これに限らず平面長方形状等としてもよい。多層配線基板１１についても平面正方形状である必要はなく、平面長方形状等であってもよい。また、多層配線基板１１の上に複数の半導体チップ１２が搭載されていてもよい。外部接続用電極２５の配置はグリッドアレイ状としたが、他の形状であってもよい。グリッドアレイ状とは、表面実装型パッケージに用いられるボールグリッドアレイ（ＢＧＡ）と同様のマトリックス状の配置をいう。
【産業上の利用可能性】
【００４０】
本発明に係る半導体装置及び半導体モジュールは、半導体チップを搭載する配線基板の配線密度を低下させることなく、反りの発生を低減した半導体装置を実現でき、配線基板に半導体チップが搭載された半導体装置及び半導体モジュール等として有用である。
【図面の簡単な説明】
【００４１】
【図１】（ａ）及び（ｂ）は本発明の一実施形態に係る半導体装置を示し、（ａ）は平面図であり、（ｂ）は（ａ）のＩｂ−Ｉｂ線における断面図である。
【図２】本発明の一実施形態に係る半導体装置の変形例を示す平面図である。
【図３】本発明の一実施形態に係る半導体積層モジュールを示す断面図である。
【図４】本発明の一実施形態に係る半導体装置の変形例を示す断面図である。
【図５】本発明の一実施形態に係る半導体装置の変形例を示す断面図である。
【符号の説明】
【００４２】
１０Ａ    半導体装置
１０Ｂ    半導体装置
１１      多層配線基板
１１Ａ    ビルドアップ層
１１Ｂ    ビルドアップ層
１１Ｃ    コア層
１２      半導体チップ
２１      チップ接続用電極
２２      内層配線層
２２ａ    内層配線
２５      外部接続用電極
２７      外部接続用突起電極
３１      チップ突起電極
３２      封止樹脂
４１      溝部
５１      接続端子
５２      接続電極
５３      接続電極
６１      接続配線
【図１】
2010050150.tif 000003
【図２】
2010050150.tif 000004
【図３】
2010050150.tif 000005
【図４】
2010050150.tif 000006
【図５】
2010050150.tif 000007