(57)【要約】      （修正有）【課題】サンプリング用トランジスタの閾電圧の変動を抑制可能な表示装置を提供する。【解決手段】サンプリング用トランジスタＴ１は、スキャナ４から走査線ＷＳに供給された制御パルスが立ち上ってから立ち下がるまでの間一水平周期よりも短い時間幅でオンし、信号線ＳＬから映像信号をサンプリングして保持容量Ｃ１に書き込むとともに、駆動用トランジスタＴ２は、保持容量Ｃ１に書き込まれた映像信号に応じた駆動電流を発光素子ＥＬに流して発光させる。サンプリング用トランジスタＴ１は、ソースとドレインの間にチャネル領域があり、ゲートが絶縁膜を介してチャネル領域の一面側に有り、チャネル領域を電気的に遮蔽するシールドがチャネル領域の他面側に配されているサンドイッチゲート構造を有し、サンドイッチゲート構造にしない場合に比べて閾電圧の変動を抑え、以ってサンプリング用トランジスタＴ１がオンする時間幅の変動を抑制する。【選択図】図２
2010039118.tif 000002
【特許請求の範囲】
【請求項１】
画素アレイ部とこれを駆動する駆動部とからなり、
前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素とを備え、
前記駆動部は、各走査線に水平周期で順次制御パルスを印加し、画素を行単位で線順次走査する制御用スキャナと、該線順次走査に合わせて列状の信号線に映像信号を供給する信号セレクタとを備え、
前記画素は、ゲートが該走査線に接続しソース及びドレインの一方が該信号線に接続するサンプリング用トランジスタと、ゲートが該サンプリング用トランジスタのソース及びドレインの他方に接続し、ソース及びドレインの一方が電源に接続する駆動用トランジスタと、該駆動用トランジスタのソース及びドレインの他方に接続する発光素子と、該駆動用トランジスタのソースとゲートの間に接続する保持容量とを有しており、
前記サンプリング用トランジスタは、該制御用スキャナから該走査線に供給された制御パルスが立ち上ってから立ち下がるまでの間一水平周期よりも短い時間幅でオンし、該信号線から映像信号をサンプリングして該保持容量に書き込むとともに、
前記サンプリング用トランジスタは、ソースとドレインの間にチャネル領域があり、該ゲートが絶縁膜を介して該チャネル領域の一面側に有り、該チャネル領域を電気的に遮蔽するシールドが該チャネル領域の他面側に配されているサンドイッチゲート構造を有し、  前記駆動用トランジスタは、該保持容量に書き込まれた映像信号に応じた駆動電流を該発光素子に流して発光させる表示装置。
【請求項２】
前記シールドは、該ゲートと同電位に接続されている請求項１記載の表示装置。
【請求項３】
前記駆動用トランジスタは、該サンプリング用トランジスタとは異なるシールド構造を有する請求項１記載の表示装置。
【請求項４】
本体部と、該本体部が出力した情報を表示する表示部とを有し、
前記表示部は、画素アレイ部とこれを駆動する駆動部とからなり、
前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素とを備え、
前記駆動部は、各走査線に水平周期で順次制御パルスを印加し、画素を行単位で線順次走査する制御用スキャナと、該線順次走査に合わせて列状の信号線に映像信号を供給する信号セレクタとを備え、
前記画素は、ゲートが該走査線に接続しソース及びドレインの一方が該信号線に接続するサンプリング用トランジスタと、ゲートが該サンプリング用トランジスタのソース及びドレインの他方に接続し、ソース及びドレインの一方が電源に接続する駆動用トランジスタと、該駆動用トランジスタのソース及びドレインの他方に接続する発光素子と、該駆動用トランジスタのソースとゲートの間に接続する保持容量とを有しており、
前記サンプリング用トランジスタは、該制御用スキャナから該走査線に供給された制御パルスが立ち上ってから立ち下がるまでの間一水平周期よりも短い時間幅でオンし、該信号線から映像信号をサンプリングして該保持容量に書き込むとともに、
前記サンプリング用トランジスタは、ソースとドレインの間にチャネル領域があり、該ゲートが絶縁膜を介して該チャネル領域の一面側に有り、該チャネル領域を電気的に遮蔽するシールドが該チャネル領域の他面側に配されているサンドイッチゲート構造を有し、  前記駆動用トランジスタは、該保持容量に書き込まれた映像信号に応じた駆動電流を該発光素子に流して発光させる電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置に関する。より詳しくは、画素に形成する薄膜トランジスタの信頼性改善技術に関する。
【背景技術】
【０００２】
発光素子として有機ＥＬデバイスを用いた平面自発光型の表示装置の開発が近年盛んになっている。有機ＥＬデバイスは有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ＥＬデバイスは印加電圧が１０Ｖ以下で駆動するため低消費電力である。また有機ＥＬデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。さらに有機ＥＬデバイスの応答速度は数μｓ程度と非常に高速であるので、動画表示時の残像が発生しない。
【０００３】
有機ＥＬデバイスを画素に用いた平面自発光型の表示装置の中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型の表示装置の開発が盛んである。アクティブマトリクス型平面自発光表示装置は、例えば以下の特許文献１に記載されている。
【特許文献１】特開２００７−３１０３１１公報
【０００４】
図２３は従来のアクティブマトリクス型表示装置の一例を示す模式的な回路図である。表示装置は画素アレイ部１と周辺の駆動部とで構成されている。駆動部は水平セレクタ３とライトスキャナ４を備えている。画素アレイ部１は列状の信号線ＳＬと行状の走査線ＷＳを備えている。各信号線ＳＬと走査線ＷＳの交差する部分に画素２が配されている。図では理解を容易にするため、１個の画素２のみを表してある。ライトスキャナ４はシフトレジスタを備えており、外部から供給されるクロック信号ｃｋに応じて動作し同じく外部から供給されるスタートパルスｓｐを順次転送することで、走査線ＷＳに順次制御信号を出力する。水平セレクタ３はライトスキャナ４側の線順次走査に合わせて映像信号を信号線ＳＬに供給する。
【０００５】
画素２はサンプリング用トランジスタＴ１と駆動用トランジスタＴ２と保持容量Ｃ１と発光素子ＥＬとで構成されている。駆動用トランジスタＴ２はＰチャネル型であり、そのソースは電源ラインに接続し、そのドレインは発光素子ＥＬに接続している。駆動用トランジスタＴ２のゲートはサンプリング用トランジスタＴ１を介して信号線ＳＬに接続している。サンプリング用トランジスタＴ１はライトスキャナ４から供給される制御信号に応じて導通し、信号線ＳＬから供給される映像信号をサンプリングして保持容量Ｃ１に書き込む。駆動用トランジスタＴ２は保持容量Ｃ１に書き込まれた映像信号をゲート電圧Ｖｇｓとしてそのゲートに受け、ドレイン電流Ｉｄｓを発光素子ＥＬに流す。これにより発光素子ＥＬは映像信号に応じた輝度で発光する。ゲート電圧Ｖｇｓは、ソースを基準にしたゲートの電位を表している。
【０００６】
駆動用トランジスタＴ２は飽和領域で動作し、ゲート電圧Ｖｇｓとドレイン電流Ｉｄｓの関係は以下の特性式で表される。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）２
ここでμは駆動用トランジスタの移動度、Ｗは駆動用トランジスタのチャネル幅、Ｌは同じくチャネル長、Ｃｏｘは同じく単位面積あたりのゲート絶縁膜容量、Ｖｔｈは同じく閾電圧である。この特性式から明らかなように駆動用トランジスタＴ２は飽和領域で動作するとき、ゲート電圧Ｖｇｓに応じてドレイン電流Ｉｄｓを供給する定電流源として機能する。
【０００７】
図２４は、発光素子ＥＬの電圧／電流特性を示すグラフである。横軸にアノード電圧Ｖを示し、縦軸に駆動電流Ｉｄｓをとってある。なお発光素子ＥＬのアノード電圧は駆動用トランジスタＴ２のドレイン電圧となっている。発光素子ＥＬは電流／電圧特性が経時変化し、特性カーブが時間の経過と共に寝ていく傾向にある。このため駆動電流Ｉｄｓが一定であってもアノード電圧（ドレイン電圧）Ｖが変化してくる。その点、図２３に示した画素回路２は駆動用トランジスタＴ２が飽和領域で動作し、ドレイン電圧の変動に関わらずゲートで電圧Ｖｇｓに応じた駆動電流Ｉｄｓを流すことができるので、発光素子ＥＬの特性経時変化に関わらず発光輝度を一定に保つことが可能である。
【０００８】
図２５は、従来の画素回路の他の例を示す回路図である。先に示した図２３の画素回路と異なる点は、駆動用トランジスタＴ２がＰチャネル型からＮチャネル型に変わっていることである。回路の製造プロセス上は、画素を構成する全てのトランジスタをＮチャネル型にすることが有利である場合が多い。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
サンプリング用トランジスタＴ１は、ライトスキャナ４から走査線ＷＳに供給された制御パルスが立上がってから立下がるまでの間１水平周期（１Ｈ）よりも短い時間幅でオンし、信号線ＳＬから映像信号をサンプリングして保持容量Ｃ１に書き込む。画素アレイ部１の高精細化に伴い、走査線ＷＳの本数が増加していく。これに伴い、１水平期間（１Ｈ）が短くなってきており、これに合わせてサンプリング用トランジスタＴ１が映像信号をサンプリングする時間幅（以下、本明細書ではこの時間幅を信号書込時間と呼ぶ場合がある）も非常に短縮化されている。
【００１０】
一方、サンプリング用トランジスタＴ１は多結晶シリコン膜などを素子領域とする薄膜トランジスタ（ＴＦＴ）が多用されている。薄膜トランジスタは時間の経過と共に閾電圧が変動していく傾向があり、これに伴ってサンプリング用トランジスタの動作点が変化していく。即ち、サンプリング用トランジスタがオンする時間幅（信号書込期間）が変化するので、保持容量Ｃ１に書き込む映像信号のレベルも変化する。これに伴って、発光素子の輝度が低下していくという課題がある。また、サンプリング用トランジスタＴ１の閾電圧の変動が画素間で異なる場合、輝度にばらつきが生じ、画面のユニフォーミティを損なうという課題がある。
【課題を解決するための手段】
【００１１】
上述した従来の技術の課題に鑑み、本発明はサンプリング用トランジスタの閾電圧の変動を抑制可能な表示装置を提供すること目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明にかかる表示装置は、画素アレイ部とこれを駆動する駆動部とからなる。前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素とを備えている。前記駆動部は、各走査線に水平周期で順次制御パルスを印加し、画素を行単位で線順次走査する制御用スキャナと、該線順次走査に合わせて列状の信号線に映像信号を供給する信号セレクタとを備えてえいる。前記画素は、ゲートが該走査線に接続しソース及びドレインの一方が該信号線に接続するサンプリング用トランジスタと、ゲートが該サンプリング用トランジスタのソース及びドレインの他方に接続し、ソース及びドレインの一方が電源に接続する駆動用トランジスタと、該駆動用トランジスタのソース及びドレインの他方に接続する発光素子と、該駆動用トランジスタのソースとゲートの間に接続する保持容量とを有している。前記サンプリング用トランジスタは、該制御用スキャナから該走査線に供給された制御パルスが立ち上ってから立ち下がるまでの間一水平周期よりも短い時間幅でオンし、該信号線から映像信号をサンプリングして該保持容量に書き込む。前記駆動用トランジスタは、該保持容量に書き込まれた映像信号に応じた駆動電流を該発光素子に流して発光させる。ここで前記サンプリング用トランジスタは、ソースとドレインの間にチャネル領域があり、該ゲートが絶縁膜を介して該チャネル領域の一面側に有り、該チャネル領域を電気的に遮蔽するシールドが該チャネル領域の他面側に配されているサンドイッチゲート構造を有している。
【００１２】
好ましくは前記シールドは、該ゲートと同電位に接続されている。又前記駆動用トランジスタは、該サンプリング用トランジスタとは異なるシールド構造を有する。
【発明の効果】
【００１３】
本発明によれば、サンプリング用トランジスタは、ソースとドレインの間にチャネル領域があり、ゲートが絶縁膜を介してチャネル領域の一面側にあり、チャネル領域を電気的に遮蔽するシールドがチャネル領域の他面側に配されているサンドイッチゲート構造となっている。シールドはゲートと同電位に接続されている。この様に、サンプリング用トランジスタをサンドイッチゲート構造とすることで、その閾電圧変動を抑えることができ、発光輝度の経時的な減少やスジ・ムラといった画質不良の発生を抑えることができる。また、サンプリング用トランジスタをサンドイッチゲート構造とすることで、その移動度を上げることができ、オン電圧を下げることが可能であるため、低消費電力化を実現できる。特にサンプリング用トランジスタが１水平期間より短い時間幅で高速にオンオフ動作を行う場合、閾電圧の変動を防ぐことで動作点が安定化し、画質向上の効果が大となる。
【発明を実施するための最良の形態】
【００１４】
以下図面を参照して本発明の実施の形態を詳細に説明する。図１は本発明にかかる表示装置の全体構成を示すブロック図である。図示するように、本表示装置は、画素アレイ部１とこれを駆動する駆動部（３，４，５）とからなる。画素アレイ部１は、行状の走査線ＷＳと、列状の信号線ＳＬと、両者が交差する部分に配された行列状の画素２と、各画素２の各行に対応して配された給電線ＤＳとを備えている。駆動部（３，４，５）は、各走査線ＷＳに順次制御信号パルスを供給して画素２を行単位で線順次走査する制御用スキャナ（ライトスキャナ）４と、この線順次走査に合わせて各給電線ＤＳに第１電位と第２電位で切換る電源電圧を供給する電源スキャナ（ドライブスキャナ）５と、この線順次走査に合わせて列状の信号線ＳＬに映像信号となる信号電位と基準電位を供給する信号セレクタ（水平セレクタ）３とを備えている。なおライトスキャナ４は外部から供給されるクロック信号ＷＳｃｋに応じて動作し同じく外部から供給されるスタートパルスＷＳｓｐを順次転送することで、各走査線ＷＳに制御信号パルスを出力している。ドライブスキャナ５は外部から供給されるクロック信号ＤＳｃｋに応じて動作し、同じく外部から供給されるスタートパルスＤＳｓｐを順次転送することで、給電線ＤＳの電位を線順次で切換えている。
【００１５】
図２は、図１に示した表示装置に含まれる画素２の具体的な構成を示す回路図である。図示するように信号セレクタ（水平セレクタ）３は、線順次走査に合わせて列状の信号線ＳＬに映像信号となる信号電位Ｖｓｉｇと基準電位Ｖｏｆｓを供給している。この線順次走査は、各走査線ＷＳに水平周期で順次パルス状の制御信号を印加することにより行われる。この線順次走査と合わせるように、信号セレクタ３は、１水平周期（１Ｈ）内で信号電位Ｖｓｉｇと基準電位Ｖｏｆｓを切換えている。
【００１６】
かかる構成において、サンプリング用トランジスタＴ１は、信号線ＳＬに供給された映像信号が信号電位Ｖｓｉｇにある時間帯に、制御用スキャナ（ライトスキャナ）４から走査線ＷＳに供給された制御パルスが立上ってから立下るまでの間オンし、信号線ＳＬから信号電位Ｖｓｉｇをサンプリングして保持容量Ｃ１に書き込むと共に、そのとき駆動用トランジスタＴ２に流れる駆動電流を保持容量Ｃ１に負帰還し、以って駆動用トランジスタＴ２の移動度μに対する補正を保持容量Ｃ１に書き込まれた信号電位にかける。
【００１７】
図２に示した画素回路は、上述した移動度補正機能に加え閾電圧補正機能も備えている。即ち電源スキャナ（ドライブスキャナ）５はサンプリング用トランジスタＴ１が信号電位Ｖｓｉｇをサンプリングする前に、第１タイミングで給電線ＤＳを第１電位Ｖｃｃから第２電位Ｖｓｓに切り換える。制御用スキャナ（ライトスキャナ）４は、同じくサンプリング用トランジスタＴ１が信号電位Ｖｓｉｇをサンプリングする前に、第２タイミングでサンプリング用トランジスタＴ１を導通させて信号線ＳＬから基準電位Ｖｏｆｓを駆動用トランジスタＴ２のゲートＧに印加すると共に、発光時における駆動用トランジスタＴ２のソースＳを第２電位Ｖｓｓにセットする。電源スキャナ（ドライブスキャナ）５は、第２タイミングの後の第３タイミングで、給電線ＤＳを第２電位Ｖｓｓから第１電位Ｖｃｃに切り換えて、駆動用トランジスタＴ２の閾電圧Ｖｔｈに相当する電圧を保持容量Ｃ１に保持しておく。かかる閾電圧補正機能より、本表示装置は画素毎にばらつく駆動用トランジスタＴ２の閾電圧Ｖｔｈの影響をキャンセルすることができる。なお、第１タイミングと第２タイミングの前後は問わない。
【００１８】
図２に示した画素回路２はさらにブートストラップ機能も備えている。即ちライトスキャナ４は、保持容量Ｃ１に信号電位Ｖｓｉｇが保持された時点で、サンプリング用トランジスタＴ１を非導通状態にして駆動用トランジスタＴ２のゲートＧを信号線ＳＬから電気的に切り離し、以って駆動用トランジスタＴ２のソース電位の変動にゲート電位が連動しゲートＧとソースＳ間の電圧Ｖｇｓを一定に維持する。発光素子ＥＬの電流／電圧特性が経時変動しても、ゲート電圧Ｖｇｓを一定に維持することができ、輝度の変化が生じない。
【００１９】
本発明の特徴事項として、サンプリング用トランジスタＴ１は、ソースとドレインの間にチャネル領域があり、ゲートＦＧが絶縁膜を介してチャネル領域の一面側にあり、チャネル領域を電気的に遮蔽するシールドＢＧがチャネル領域の他面側に配されているサンドイッチゲート構造を有する。サンドイッチゲート構造にしない場合に比べて、サンプリング用トランジスタＴ１の閾電圧の変動を抑えることができ、以ってサンプリング用トランジスタＴ１がオンする時間幅（即ち信号書込期間）の変動を抑制している。シールドＢＧは、ゲートＦＧと同電位に接続されている。従ってシールドＢＧはバックゲートとして機能する。これに対し、駆動用トランジスタＴ２は、サンプリング用トランジスタＴ１のようにサンドイッチゲート構造ではなく、これとは異なるシールド構造を有する。
【００２０】
図３は、サンドイッチ構造を有するサンプリング用トランジスタＴ１の断面構造を示した模式図である。図示するように、ガラスなどからなる基板５１の上に、金属Ｍｏからなるゲート電極ＦＧが形成されている。その上には、ゲート絶縁膜５２を介して、半導体薄膜５３が島状に形成されている。この半導体薄膜５３は例えば多結晶シリコン（Ｐｏｌｙ−Ｓｉ）からなり、一対の電流端とその間のチャネル領域ＣＨに分かれている。一対の電流端は片方がソースＳとなり他方がドレインＤとなる。チャネル領域ＣＨは丁度ゲート電極ＦＧの直上に位置する。チャネル領域ＣＨは層間絶縁膜５４により被覆されている。層間絶縁膜５４にはコンタクトホールが開口しており、サンプリング用トランジスタＴ１のソースＳ及びドレインＤに接続する電極が形成されている。図では、ソースＳ側の電極が信号線ＳＬに接続し、１Ｈの間にＶｏｆｓとＶｓｉｇが交互に印加される。図ではＶｏｆｓのみを表している。一方ドレインＤは駆動用トランジスタＴ２のゲートＧに接続している。図は白発光時における状態を示しており、駆動用トランジスタＴ２のゲートには白レベルの信号電圧Ｖｓｉｇ白´が書き込まれた状態を示している。層間絶縁膜５４の上には金属シールドＢＧが形成されており、チャネル領域ＣＨを電気的に遮蔽している。このシールドＢＧはゲート電極ＦＧと同電位に接続されている。ゲート電極ＦＧには走査線ＷＳから制御パルス信号が印加される。制御信号の低レベルをＶｓｓｗｓで表してある。
【００２１】
図３に示すように白発光時におけるサンプリング用トランジスタＴ１のゲートはＶｓｓｗｓ、ソース（信号線）はＶｏｆｓとＶｓｉｇ（図中にはＶｏｆｓのみ表記）、ドレイン（駆動用トランジスタＴ２のゲート）はＶｓｉｇ白´という電位となっている。本発明においてはゲート電極の上方に同電位のＡｌシールドが存在しており、従来のようにＰｏｌｙ−Ｓｉには電界が殆どかからない。このため、Ｐｏｌｙ−Ｓｉ内の電子が絶縁膜５４にトラップされることがないので、時間が経ってもサンプリング用トランジスタＴ１の閾電圧のシフトはなくなる。これによりサンプリング用トランジスタＴ１のＶｔｈシフトによって移動度補正時間が長くなることがなくなるため、時間とともに発光輝度が暗くなることがなく、またスジやムラの発生もない。
【００２２】
なお本発明はサンプリング用トランジスタのみに限らず、数μ秒オーダーでオン、オフを行うスイッチングトランジスタについて適用可能である。本発明によって、サンプリング用トランジスタをサンドイッチゲートとすることでサンプリング用トランジスタの閾値変動を抑えることができ、発光輝度の時間に対する減少やスジやムラといった画質不良の発生を抑えることができる。本発明によって、サンプリング用トランジスタをサンドイッチゲートとすることでサンプリング用トランジスタの移動度を上げることができ、オン電圧を下げることが可能となる。
【００２３】
一方本発明において駆動用トランジスタＴ２をサンドイッチゲート構造とする必要がない理由について述べる。一般に低温ポリシリコンＴＦＴはその移動度が高く、小さいゲートソース間電圧でも大きな電流を流すことができることが特徴である。また白表示を行うために発光素子ＥＬに必要とされる電流は小さいために、信号電圧を小さくしたり、駆動用トランジスタのＬ長を長くしたりするのが一般的である。しかしながら信号電圧の振幅（白電圧と黒電圧の差分）がある電圧以下になってしまうと、１階調に相当する電圧が小さくなってしまい、正常に階調電圧が取れなくなってしまう。この様な状態になると駆動用トランジスタのＬ長を大きくするほかない。
【００２４】
一般にトランジスタをサンドイッチゲートとすることで、その移動度は大きくなる。つまり同じ電流を流すという観点から考えるとトランジスタをサンドイッチゲートとすればトランジスタサイズやゲートソース電圧を小さくすることができる。しかしながら前述のように信号振幅はある一定の電圧以下にはできないため、駆動用トランジスタにサンドイッチゲートを採用した場合、そのＬ長を大きくする必要がある。しかしトランジスタのＬ長が大きくなるとその面積が大きくなってしまうため、高精細化や高歩留まり化という点で難しくなる。
【００２５】
また駆動用トランジスタは発光状態、非発光状態を問わず本駆動においてはオン状態となっており、閾値補正動作、移動度補正動作を行っているためその閾電圧がシフトしても補正が行われるために問題とならず、サンドイッチゲートとする必要がない。
【００２６】
図４は、図２に示した画素の動作説明に供するタイミングチャートである。なおこのタイミングチャートは一例であって、図２に示した画素回路の制御シーケンスは図４のタイミングチャートに限られるものではない。このタイミングチャートは時間軸を共通にして、走査線ＷＳの電位変化、給電線ＤＳの電位変化、信号線ＳＬの電位変化を表してある。走査線ＷＳの電位変化は制御信号を表し、サンプリング用トランジスタＴ１の開閉制御を行っている。給電線ＤＳの電位変化は、電源電圧Ｖｃｃ，Ｖｓｓの切換えを表している。また信号線ＳＬの電位変化は入力信号の信号電位Ｖｓｉｇと基準電位Ｖｏｆｓの切換えを表している。またこれらの電位変化と並行に、駆動用トランジスタＴ２のゲートＧ及びソースＳの電位変化も表している。前述したようにゲートＧとソースＳの電位差がＶｇｓである。
【００２７】
このタイミングチャートは画素の動作の遷移に合わせて期間を（１）〜（７）のように便宜的に区切ってある。当該フィールドに入る直前の期間（１）では発光素子ＥＬが発光状態にある。その後線順次走査の新しいフィールドに入ってまず最初の期間（２）で給電線ＤＳを第１電位Ｖｃｃから第２電位Ｖｓｓに切り換える。次の期間（３）に進み入力信号をＶｓｉｇからＶｏｆｓに切り換える。さらに次の期間（４）でサンプリングトランジスタＴ１をオンする。この期間（２）〜（４）で駆動用トランジスタＴ２のゲート電圧及び発光時におけるソース電圧を初期化する。その期間（２）〜（４）は閾電圧補正のための準備期間であり、駆動用トランジスタＴ２のゲートＧがＶｏｆｓに初期化される一方、ソースＳがＶｓｓに初期化される。続いて閾値補正期間（５）で実際に閾電圧補正動作が行われ、駆動用トランジスタＴ２のゲートＧとソースＳとの間に閾電圧Ｖｔｈに相当する電圧が保持される。実際にはＶｔｈに相当する電圧が、駆動用トランジスタＴ２のゲートＧとソースＳとの間に接続された保持容量Ｃ１に書き込まれることになる。この後一旦サンプリング用トランジスタＴ１をオフし、書込期間／移動度補正期間（６）に進む。ここで映像信号の信号電位ＶｓｉｇがＶｔｈに足し込まれる形で保持容量Ｃ１に書き込まれると共に、移動度補正用の電圧ΔＶが保持容量Ｃ１に保持された電圧から差し引かれる。この書込期間／移動度補正期間（６）では、信号線ＳＬが信号電位Ｖｓｉｇにある時間帯にサンプリング用トランジスタＴ１を導通状態にする必要がある。この後発光期間（７）に進み、信号電位Ｖｓｉｇに応じた輝度で発光素子が発光する。その際信号電位Ｖｓｉｇは閾電圧Ｖｔｈに相当する電圧と移動度補正用の電圧ΔＶとによって調整されているため、発光素子ＥＬの発光輝度は駆動用トランジスタＴ２の閾電圧Ｖｔｈや移動度μのばらつきの影響を受けることはない。なお発光期間（７）の最初でブートストラップ動作が行われ、駆動用トランジスタＴ２のゲートＧ／ソースＳ間電圧Ｖｇｓを一定に維持したまま、駆動用トランジスタＴ２のゲート電位及びソース電位が上昇する。
【００２８】
引き続き図５〜図１２を参照して、図２に示した画素回路の動作を詳細に説明する。まず図５に示したように発光期間（１）では、電源電位がＶｃｃにセットされ、サンプリング用トランジスタＴ１はオフしている。このとき駆動用トランジスタＴ２は飽和領域で動作するようにセットされているため、発光素子ＥＬに流れる駆動電流Ｉｄｓは駆動用トランジスタＴ２のゲートＧ／ソースＳ間に印加される電圧Ｖｇｓに応じて、前述したトランジスタ特性式で示される値を取る。
【００２９】
続いて図６に示すように準備期間（２），（３）に入ると給電線（電源ライン）の電位をＶｓｓにする。このときＶｓｓは発光素子ＥＬの閾電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和よりも小さくなるように設定している。即ちＶｓｓ＜Ｖｔｈｅｌ＋Ｖｃａｔであるので、発光素子ＥＬは消灯し、電源ライン側が駆動用トランジスタＴ２のソースとなる。このとき発光素子ＥＬのアノードはＶｓｓに充電される。
【００３０】
さらに図７に示すように次の準備期間（４）に入ると、信号線ＳＬの電位がＶｏｆｓになる一方サンプリング用トランジスタＴ１がオンして、駆動用トランジスタＴ２のゲート電位をＶｏｆｓとする。この様にして発光時における駆動用トランジスタＴ２のソースＳ及びゲートＧが初期化され、このときのゲートソース間電圧ＶｇｓはＶｏｆｓ−Ｖｓｓの値となる。Ｖｇｓ＝Ｖｏｆｓ−Ｖｓｓは駆動用トランジスタＴ２の閾電圧Ｖｔｈよりも大きな値となるように設定されている。この様にＶｇｓ＞Ｖｔｈになるように駆動用トランジスタＴ２を初期化することで、次に来る閾電圧補正動作の準備が完了する。
【００３１】
続いて図８に示すように閾電圧補正期間（５）に進むと、給電線ＤＳ（電源ライン）の電位がＶｃｃに戻る。電源電圧をＶｃｃとすることで発光素子ＥＬのアノードが駆動用トランジスタＴ２のソースＳとなり、図示のように電流が流れる。このとき発光素子ＥＬの等価回路は図示のようにダイオードＴｅｌと容量Ｃｅｌの並列接続で表される。アノード電位（即ちソース電位Ｖｓｓ）がＶｃａｔ＋Ｖｔｈｅｌよりも低いので、ダイオードＴｅｌはオフ状態にあり、そこに流れるリーク電流は駆動用トランジスタＴ２に流れる電流よりもかなり小さい。よって駆動用トランジスタＴ２に流れる電流はほとんどが保持容量Ｃ１と等価容量Ｃｅｌを充電するために使われる。その後一旦サンプリング用トランジスタＴ１をオフする。
【００３２】
図９は図８に示した閾電圧補正期間（５）における駆動用トランジスタＴ２のソース電圧の時間変化を表している。図示するように、駆動用トランジスタＴ２のソース電圧（即ち発光素子ＥＬのアノード電圧）は時間と共にＶｓｓから上昇する。閾電圧補正期間（５）が経過すると駆動用トランジスタＴ２はカットオフし、そのソースＳとゲートＧとの間の電圧ＶｇｓはＶｔｈとなる。このときソース電位はＶｏｆｓ−Ｖｔｈで与えられる。この値Ｖｏｆｓ−Ｖｔｈは依然としてＶｃａｔ＋Ｖｔｈｅｌよりも低くなっていれば、発光素子ＥＬは遮断状態にある。
【００３３】
次に図１０に示すように書込期間／移動度補正期間（６）に入ると、サンプリング用トランジスタＴ１を再度オンした状態で信号線ＳＬの電位をＶｏｆｓからＶｓｉｇに切り換える。このとき信号電位Ｖｓｉｇは階調に応じた電圧となっている。駆動用トランジスタＴ２のゲート電位はサンプリング用トランジスタＴ１をオンしているためＶｓｉｇとなる。一方ソース電位は電源Ｖｃｃから電流が流れるため時間と共に上昇していく。この時点でも駆動用トランジスタＴ２のソース電位が発光素子ＥＬの閾電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和を超えていなければ、駆動用トランジスタＴ２から流れる電流はもっぱら等価容量Ｃｅｌと保持容量Ｃ１の充電に使われる。このとき既に駆動用トランジスタＴ２の閾電圧補正動作は完了しているため、駆動用トランジスタＴ２が流す電流は移動度μを反映したものとなる。具体的に言うと移動度μが大きい駆動用トランジスタＴ２はこのときの電流量が大きく、ソースの電位上昇分ΔＶも大きい。逆に移動度μが小さい場合駆動用トランジスタＴ２の電流量が小さく、ソースの上昇分ΔＶは小さくなる。かかる動作により駆動用トランジスタＴ２のゲート電圧Ｖｇｓは移動度μを反映してΔＶだけ圧縮され、移動度補正期間（６）が完了した時点で完全に移動度μを補正したＶｇｓが得られる。
【００３４】
図１１は、上述した移動度補正期間（６）における駆動用トランジスタＴ２のソース電圧の時間的な変化を示すグラフである。図示するように駆動用トランジスタＴ２の移動度が大きいとソース電圧は速く上昇し、それだけＶｇｓが圧縮される。即ち移動度μが大きいとその影響を打ち消すようにＶｇｓが圧縮され、駆動電流が抑制できる。一方移動度μが小さい場合駆動用トランジスタＴ２のソース電圧はそれほど速く上昇しないので、Ｖｇｓも強く圧縮を受けることはない。したがって移動度μが小さい場合、駆動用トランジスタのＶｇｓは小さい駆動能力を補うように大きな圧縮がかからない。
【００３５】
図１２は発光期間（７）の動作状態を表している。この発光期間（７）ではサンプリング用トランジスタＴ１をオフして発光素子ＥＬを発光させる。駆動用トランジスタＴ２のゲート電圧Ｖｇｓは一定に保たれており、駆動用トランジスタＴ２は前述した特性式に従って一定の電流Ｉｄｓ´を発光素子ＥＬに流す。発光素子ＥＬのアノード電圧（即ち駆動用トランジスタＴ２のソース電圧）は発光素子ＥＬにＩｄｓ´という電流が流れるため、Ｖｘまで上昇しこれがＶｃａｔ＋Ｖｔｈｅｌを超えた時点で発光素子ＥＬが発光する。発光素子ＥＬは発光時間が長くなるとその電流／電圧特性は変化してしまう。そのため図１１に示したソースＳの電位が変化する。しかしながら駆動用トランジスタＴ２のゲート電圧Ｖｇｓはブートストラップ動作により一定値に保たれているので、発光素子ＥＬに流れる電流Ｉｄｓ´は変化しない。よって発光素子ＥＬの電流／電圧特性が劣化しても、一定の駆動電流Ｉｄｓ´が常に流れていて、発光素子ＥＬの輝度が変化することはない。
【００３６】
図４に示した画素回路の動作シーケンスでは、移動度補正時間（信号書込時間）の適応制御を行っている。具体的には、サンプリング用トランジスタＴ１のゲートに印加する制御信号パルスの立下りに傾斜をつけることで、信号書込期間（即ち移動度補正期間）の適応制御を行っている。適応制御とは、信号電位に応じて移動度補正期間が最適となるように、自動的に可変調整する方式である。映像信号の信号電位は黒レベルから白レベルまで階調に応じて変化する。最適な移動度補正時間は必ずしも一定ではなく、映像信号の階調レベルに依存している。一般的な傾向として、輝度が白レベルのとき最適な移動度補正期間は短く、輝度が黒レベルのとき最適な移動度補正期間は長くなる。
【００３７】
図１３を参照して、上述した移動度補正期間の適応制御を具体的に説明する。走査線ＷＳに供給される制御信号パルスは特徴的な立下り波形を有しており、最初に急峻でその後なだらかに変化し、最後に再び急峻に立下る形状となっている。この立下り波形はサンプリング用トランジスタＴ１の制御端（ゲート）に印加される。一方このサンプリング用トランジスタＴ１のソースには信号電位Ｖｓｉｇが印加される。従ってサンプリング用トランジスタＴ１のオンオフを制御するゲート電圧Ｖｇｓは、ソースに印加される信号電位Ｖｓｉｇに依存している。
【００３８】
白表示のときの信号電位をＶｓｉｇ白とし、サンプリング用トランジスタＴ１の閾電圧をＶｔｈＴ１とすると、制御信号パルスの立下りが丁度鎖線で示すＶｓｉｇ白＋ＶｔｈＴ１のレベルを横切ったとき、サンプリング用トランジスタＴ１がオフする。このオフするタイミングは制御信号パルスが丁度急峻に立下り始めた時点であるので、サンプリング用トランジスタＴ１がオンしてからオフするまでの白表示時信号書込期間は短くなる。よって白表示時における移動度補正期間も短くなる。
【００３９】
一方黒表示時の信号電位をＶｓｉｇ黒とすると、図示のように制御信号パルスの立下り部分が点線で示すＶｓｉｇ黒＋ＶｔｈＴ１を下回ったときにサンプリング用トランジスタＴ１がオフする。よって黒表示時の信号書込期間は長くなる。この様にして信号電位に応じた移動度補正期間の適応制御を行っている。この様にサンプリング用トランジスタＴ１のゲートに印加する制御波形の立下りに傾斜を付けることで、全階調にわたって適切な移動度補正をかけることができ、スジやムラのない均一な画質を得ることが可能である。特に本発明ではサンプリング用トランジスタＴ１としてサンドイッチゲート構造を採用することにより、サンプリング用トランジスタＴ１の閾電圧ＶｔｈＴ１の変動を抑えている。従って上述した移動度補正時間の適応制御を安定的に行うことができる。サンドイッチゲート構造を有しないサンプリング用トランジスタＴ１は、経時的にＶｔｈＴ１が変動していくため、移動度補正時間も変化してしまい、最適な適応制御を安定的に行うことができない。
【００４０】
図１４は、サンプリング用トランジスタＴ１の参考例を示す模式的な断面図である。図３に示した本発明にかかるサンドイッチゲート構造とは異なり、通常のボトムゲート構造となっている。理解を容易にするため、図３に示したサンプリング用トランジスタＴ１と対応する部分には対応する参照番号を付してある。この参考例にかかるサンプリング用トランジスタＴ１は、層間絶縁膜５４の上に形成されたソース電極Ｓ及びドレイン電極Ｄの端部をチャネル領域ＣＨの上方まで延長して、電気シールドとしている。
【００４１】
ここで発光素子ＥＬ発光時（特に白表示時）のサンプリング用トランジスタＴ１の動作点について考える。前述の通り信号書込み終了後にサンプリング用トランジスタＴ１をオフした後、駆動用トランジスタＴ２のゲートはソースの上昇とともに上昇するため、その電圧は信号電圧Ｖｓｉｇよりも高い電圧となる。また信号線電圧はＶｏｆｓとＶｓｉｇを繰り返すこととなる。
しかしながら図１４に示す通り白発光時においてサンプリング用トランジスタＴ１のゲート・ドレイン間（サンプリング用トランジスタＴ１のゲートと駆動用トランジスタＴ２のゲート間）には大きな電界がかかることとなる。図中のＶｓｉｇ白´は白表示時の駆動用トランジスタのゲート電位、Ｖｓｓｗｓはサンプリング用トランジスタＴ１のオフ電位であり、Ｖｓｓｗｓ＜Ｖｏｆｓ＜Ｖｓｉｇ白´である。その結果、電界が発生し続けるとＰｏｌｙ−Ｓｉ内の電子がＰｏｌｙ−Ｓｉ上の絶縁膜５４にトラップされてしまい、電界を打ち消す方向に逆電界を発生させようとする。このトラップされた電子はサンプリング用トランジスタＴ１がオンする際にも存在するために、この逆側の電界によってサンプリング用トランジスタＴ１の閾電圧が負側へシフトしてしまう。またこの変化は時間とともにより顕著に現れてくる。
【００４２】
サンプリング用トランジスタＴ１の閾値が負側にシフトしてしまうと図１５に示すように白表示時、黒表示時における移動度補正時間がシフトした閾電圧分だけ長くなってしまう。この効果は特にサンプリング用トランジスタＴ１の制御波形がなまる立下りにおいて顕著に現れる。前述のように白表示時は移動度補正時間自体が短く、電源から供給される電流が大きいので移動度補正時間が少しでも長くなってしまうと駆動用トランジスタＴ２のソース電圧の上昇が大きく、発光素子ＥＬに流れる電流が小さくなり、発光輝度が時間とともに減少したり、スジやムラといった画質不良が発生したりする。サンプリング用トランジスタＴ１の制御波形は図１８に示すように立下りはなまっている。このため、オフ時には少しの閾電圧変化量でもその補正時間の変化量は大きくなってしまう。
【００４３】
本発明にかかる表示装置は、図１６に示すような薄膜デバイス構成を有する。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスタ部（図では１個のＴＦＴを例示）、保持容量などの容量部及び有機ＥＬ素子などの発光部とを含む。基板の上にＴＦＴプロセスでトランジスタ部や容量部が形成され、その上に有機ＥＬ素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。
【００４４】
本発明にかかる表示装置は、図１７に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機ＥＬ素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部（画素マトリックス部）を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてももよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばＦＰＣ（フレキシブルプリントサーキット）を設けてもよい。
【００４５】
以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなど、電子機器の本体部に入力された、若しくは、電子機器の本体部内で生成した情報を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイ(表示部)に適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。
【００４６】
図１８は本発明が適用されたテレビであり、フロントパネル１２、フィルターガラス１３等から構成される映像表示画面１１を含み、本発明の表示装置をその映像表示画面１１に用いることにより作製される。
【００４７】
図１９は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部１５、表示部１６、コントロールスイッチ、メニュースイッチ、シャッター１９等を含み、本発明の表示装置をその表示部１６に用いることにより作製される。
【００４８】
図２０は本発明が適用されたノート型パーソナルコンピュータであり、本体２０には文字等を入力するとき操作されるキーボード２１を含み、本体カバーには画像を表示する表示部２２を含み、本発明の表示装置をその表示部２２に用いることにより作製される。
【００４９】
図２１は本発明が適用された携帯端末装置であり、左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体２３、下側筐体２４、連結部（ここではヒンジ部）２５、ディスプレイ２６、サブディスプレイ２７、ピクチャーライト２８、カメラ２９等を含み、本発明の表示装置をそのディスプレイ２６やサブディスプレイ２７に用いることにより作製される。
【００５０】
図２２は本発明が適用されたビデオカメラであり、本体部３０、前方を向いた側面に被写体撮影用のレンズ３４、撮影時のスタート／ストップスイッチ３５、モニター３６等を含み、本発明の表示装置をそのモニター３６に用いることにより作製される。
【図面の簡単な説明】
【００５１】
【図１】本発明にかかる表示装置の全体構成を示すブロック図である。
【図２】図１に示した表示装置に形成される画素の一例を示す回路図である。
【図３】図２に示した画素に形成されるサンプリング用トランジスタの構造を示す断面図である。
【図４】図２に示した画素の動作説明に供するタイミングチャートである。
【図５】図２に示した画素の動作説明に供する模式図である。
【図６】同じく動作説明に供する模式図である。
【図７】同じく動作説明に供する模式図である。
【図８】同じく動作説明に供する模式図である。
【図９】同じく動作説明に供するグラフである。
【図１０】同じく動作説明に供する模式図である。
【図１１】同じく動作説明に供するグラフである。
【図１２】同じく動作説明に供する模式図である。
【図１３】同じく動作説明に供する波形図である。
【図１４】サンプリング用トランジスタの参考例を示す模式的な断面図である。
【図１５】参考例の動作説明に供する波形図である。
【図１６】本発明にかかる表示装置のデバイス構成を示す断面図である。
【図１７】本発明にかかる表示装置のモジュール構成を示す平面図である。
【図１８】本発明にかかる表示装置を備えたテレビジョンセットを示す斜視図である。
【図１９】本発明にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。
【図２０】本発明にかかる表示装置を備えたノート型パーソナルコンピューターを示す斜視図である。
【図２１】本発明にかかる表示装置を備えた携帯端末装置を示す模式図である。
【図２２】本発明にかかる表示装置を備えたビデオカメラを示す斜視図である。
【図２３】従来の表示装置の一例を示す回路図である。
【図２４】発光素子の電流／電圧特性を示すグラフである。
【図２５】従来の表示装置の他の例を示す回路図である。
【符号の説明】
【００５２】
１・・・画素アレイ部、２・・・画素、３・・・信号セレクタ、４・・・制御用スキャナ、５・・・電源スキャナ、５１・・・基板、５２・・・ゲート絶縁膜、５３・・・半導体薄膜、５４・・・層間絶縁膜、Ｔ１・・・サンプリング用トランジスタ、Ｔ２・・・駆動用トランジスタ、Ｃ１・・・保持容量、Ｃ２・・・容量、ＥＬ・・・発光素子、ＷＳ・・・走査線、ＤＳ・・・給電線、ＳＬ・・・信号線、ＦＧ・・・ゲート電極、ＢＧ・・・シールド、ＣＨ・・・チャネル領域
【図１】
2010039118.tif 000003
【図２】
2010039118.tif 000004
【図３】
2010039118.tif 000005
【図４】
2010039118.tif 000006
【図５】
2010039118.tif 000007
【図６】
2010039118.tif 000008
【図７】
2010039118.tif 000009
【図８】
2010039118.tif 000010
【図９】
2010039118.tif 000011
【図１０】
2010039118.tif 000012
【図１１】
2010039118.tif 000013
【図１２】
2010039118.tif 000014
【図１３】
2010039118.tif 000015
【図１４】
2010039118.tif 000016
【図１５】
2010039118.tif 000017
【図１６】
2010039118.tif 000018
【図１７】
2010039118.tif 000019
【図１８】
2010039118.tif 000020
【図１９】
2010039118.tif 000021
【図２０】
2010039118.tif 000022
【図２１】
2010039118.tif 000023
【図２２】
2010039118.tif 000024
【図２３】
2010039118.tif 000025
【図２４】
2010039118.tif 000026
【図２５】
2010039118.tif 000027