(57)【要約】【課題】ＵＳＢ３．０規格に対応する集積回路を提供する。【解決手段】ＵＳＢ３．０レセプタクルを介してユニバーサル・シリアル・バス（ＵＳＢ）デバイスにアクセスするための集積回路が提供される。集積回路は、複数のピン及び制御ユニットを含む。ピンは、ＵＳＢデバイスの第１の差動信号対を送受信する第１のグループと、第２の差動信号対をＵＳＢデバイスから受信する第２のグループと、第３の差動信号対をＵＳＢデバイスに送信する第３のグループとを含む。第２のグループは、第１のグループと第３のグループの間に配置されている。制御ユニットは、第１、第２、または第３の差動信号対を受信または送信するように複数のピンを制御をする。【選択図】図７
2010219531.tif 000002
【特許請求の範囲】
【請求項１】
ＵＳＢ３．０レセプタクルを介してユニバーサル・シリアル・バス（ＵＳＢ）デバイスにアクセスするための集積回路であって、
複数のリードによって前記ＵＳＢ３．０レセプタクルに結合されている複数のピンを含み、該複数のピンが、
前記ＵＳＢデバイスのＵＳＢ２．０信号に対応する前記ＵＳＢデバイスの第１の差動信号対を送受信する第１のグループと、
前記ＵＳＢデバイスのＵＳＢ３．０信号に対応する第２の差動信号対を前記ＵＳＢデバイスから受信する第２のグループと、
前記ＵＳＢデバイスのＵＳＢ３．０信号に対応する第３の差動信号対を前記ＵＳＢデバイスに送信する第３のグループとを含み、前記第２のグループが、前記第１のグループと前記第３のグループの間に配置され、
前記集積回路がさらに、
前記第１、第２、または第３の差動信号対を受信または送信するように前記複数のピンを制御する制御ユニットを含むことを特徴とする集積回路。
【請求項２】
前記第１のグループが、
前記ＵＳＢ３．０レセプタクルのＤ−ピンに結合されている第１のピンと、
前記ＵＳＢ３．０レセプタクルのＤ＋ピンに結合されている第２のピンとを含むことを特徴とする請求項１の集積回路。
【請求項３】
前記第２のグループが、
前記ＵＳＢ３．０レセプタクルのＳＳＴＸ−ピンに結合されている第３のピンと、
前記ＵＳＢ３．０レセプタクルのＳＳＴＸ＋ピンに結合されている第４のピンとを含み、前記第３のピンが、前記第２のピンと前記第４のピンの間に配置されていることを特徴とする請求項２の集積回路。
【請求項４】
前記第３のグループが、
前記ＵＳＢ３．０レセプタクルのＳＳＴＸ−ピンに結合されている第５のピンと、
前記ＵＳＢ３．０レセプタクルのＳＳＴＸ＋ピンに結合されている第６のピンとを含み、前記第５のピンが、前記第４のピンと前記第６のピンの間に配置されていることを特徴とする請求項３の集積回路。
【請求項５】
前記第３のグループが、
前記ＵＳＢ３．０レセプタクルのＳＳＴＸ＋ピンに結合されている第５のピンと、
前記ＵＳＢ３．０レセプタクルのＳＳＴＸ−ピンに結合されている第６のピンとを含み、前記第５のピン、前記第４のピンと前記第６のピンの間に配置されていることを特徴とする請求項３の集積回路。
【請求項６】
前記第２のグループが、
前記ＵＳＢ３．０レセプタクルのＳＳＴＸ＋ピンに結合されている第３のピンと、
前記ＵＳＢ３．０レセプタクルのＳＳＴＸ−ピンに結合されている第４のピンとを含み、前記第３のピンが、前記第２のピンと前記第４のピンの間に配置されていることを特徴とする請求項２の集積回路。
【請求項７】
前記第３のグループが、
前記ＵＳＢ３．０レセプタクルのＳＳＴＸ＋ピンに結合されている第５のピンと、
前記ＵＳＢ３．０レセプタクルのＳＳＴＸ−ピンに結合されている第６のピンとを含み、前記第５のピンが、前記第４のピンと前記第６のピンの間に配置されていることを特徴とする請求項６の集積回路。
【請求項８】
前記第３のグループが、
前記ＵＳＢ３．０レセプタクルのＳＳＴＸ−ピンに結合されている第５のピンと、
前記ＵＳＢ３．０レセプタクルのＳＳＴＸ＋ピンに結合されている第６のピンとを含み、前記第５のピンが、前記第４のピンと前記第６のピンの間に配置されていることを特徴とする請求項６の集積回路。
【請求項９】
前記ＵＳＢ３．０レセプタクルが、Standard-Aレセプタクル、Standard-Bレセプタクル、Micro-ABレセプタクルまたはMicro-Bレセプタクルであることを特徴とする請求項１の集積回路。
【請求項１０】
前記複数のピンが、前記第１のグループと前記第２のグループの間に配置されている接地ピンをさらに含むことを特徴とする請求項１の集積回路。
【請求項１１】
前記複数のピンが、前記第２のグループと前記第３のグループの間に配置されている接地ピンをさらに含むことを特徴とする請求項１の集積回路。
【請求項１２】
複数のＵＳＢ３．０レセプタクルを介してアクセスするための、複数のユニバーサル・シリアル・バス（ＵＳＢ）デバイスにアクセスするための特定のパッケージ内に配置されている集積回路であって、
複数のピングループを含み、各ピングループが、前記特定のパッケージの異なる側面上に配置されかつ前記対応するＵＳＢ３．０レセプタクルに結合されており、各ピングループが、
前記対応するＵＳＢデバイスの第１の差動信号対を送受信する第１のサブグループと、
前記対応するＵＳＢデバイスから第２の差動信号対を受信する第２のサブグループと、
前記対応するＵＳＢデバイスに第３の差動信号対を送信する第３のサブグループとを含み、前記第２のサブグループが、前記第１のサブグループと前記第３のサブグループの間に配置され、
前記集積回路がさらに、
各々が前記対応する第１、第２及び第３の差動信号対を受信または送信するように前記対応するピングループを制御をする複数の制御ユニットを含み、前記対応するＵＳＢ３．０レセプタクルが、Standard-Aレセプタクル、Standard-Bレセプタクル、Micro-ABレセプタクルまたはMicro-Bレセプタクルであることを特徴とする集積回路。
【請求項１３】
前記特定のパッケージがクワッド・フラット・ノーリード（ＱＦＮ）パッケージまたはロープロファイル・クワッド・フラット（ＬＱＦＰ）パッケージであることを特徴とする請求項１２の集積回路。
【請求項１４】
前記第１のサブグループが、
前記対応するＵＳＢ３．０レセプタクルのＤ−ピンに結合されている第１のピンと、
前記対応するＵＳＢ３．０レセプタクルのＤ＋ピンに結合されている第２のピンとを含むことを特徴とする請求項１２の集積回路。
【請求項１５】
前記第２のサブグループが、
前記対応するＵＳＢ３．０レセプタクルのＳＳＴＸ−ピンに結合されている第３のピンと、
前記対応するＵＳＢ３．０レセプタクルのＳＳＴＸ＋ピンに結合されている第４のピンとを含み、前記第３のピンが、前記第２のピンと前記第４のピンの間に配置されていることを特徴とする請求項１４の集積回路。
【請求項１６】
前記第３のサブグループが、
前記対応するＵＳＢ３．０レセプタクルのＳＳＴＸ−ピンに結合されている第５のピンと、
前記対応するＵＳＢ３．０レセプタクルのＳＳＴＸ＋ピンに結合されている第６のピンとを含み、前記第５のピンが、前記第４のピンと前記第６のピンの間に配置されていることを特徴とする請求項１５の集積回路。
【請求項１７】
前記第３のサブグループが、
前記対応するＵＳＢ３．０レセプタクルのＳＳＴＸ＋ピンに結合されている第５のピンと、
前記対応するＵＳＢ３．０レセプタクルのＳＳＴＸ−ピンに結合されている第６のピンとを含み、前記第５のピンが、前記第４のピンと前記第６のピンの間に配置されていることを特徴とする請求項１５の集積回路。
【請求項１８】
前記第２のサブグループが、
前記対応するＵＳＢ３．０レセプタクルのＳＳＲＸ＋ピンに結合されている第３のピンと、
前記対応するＵＳＢ３．０レセプタクルのＳＳＴＸ−ピンに結合されている第４のピンとを含み、前記第３のピンが、前記第２のピンと前記第４のピンの間に配置されていることを特徴とする請求項１４の集積回路。
【請求項１９】
前記第３のサブグループが、
前記対応するＵＳＢ３．０レセプタクルのＳＳＴＸ＋ピンに結合されている第５のピンと、
前記対応するＵＳＢ３．０レセプタクルのＳＳＴＸ−ピンに結合されている第６のピンとを含み、前記第５のピンが、前記第４のピンと前記第６のピンの間に配置されていることを特徴とする請求項１８の集積回路。
【請求項２０】
前記第３のサブグループが、
前記対応するＵＳＢ３．０レセプタクルのＳＳＴＸ−ピンに結合されている第５のピンと、
前記対応するＵＳＢ３．０レセプタクルのＳＳＴＸ＋ピンに結合されている第６のピンとを含み、前記第５のピンが、前記第４のピンと前記第６のピンの間に配置されていることを特徴とする請求項１８の集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この出願は、２００９年３月１３日付けで出願された台湾特許出願第０９８１０８２０７号に基づく優先権を主張し、この出願の明細書（特許文献１）は引用を以て本明細書の一部となす。
【０００２】
本発明は、集積回路（ＩＣ）に関し、より詳細には、ユニバーサル・シリアル・バス（ＵＳＢ）３．０機能を備えた集積回路に関する。
【背景技術】
【０００３】
ユニバーサル・シリアル・バス（ＵＳＢ）は、ホットプラグ、プラグアンドプレイなどを提供する能力を有する外部装置を接続するためのシリアルバス規格である。
【０００４】
現在、ＵＳＢ２．０規格は、それぞれ１．５Ｍｂｐｓ、１２Ｍｂｐｓ及び４８０Ｍｂｐｓのデータ転送速度をサポートするロースピード、フルスピード及びハイスピードの３つの転送速度を提供する。しかし、電子装置の機能がより一層複雑になっているので、外部装置からのデータに素早くアクセスし、引き続いて関連作業を実行するために、電子装置にはさらに高速な転送速度が要求されている。
【０００５】
従って、ＵＳＢインプリメンターズ・フォーラムは、スーパースピードデータ転送及び非スーパースピード（すなわちＵＳＢ２．０）データ転送を同時に行うために、次世代ＵＳＢ業界標準であるＵＳＢ３．０を策定した。ＵＳＢ３．０では、スーパースピードデータ転送は５Ｇｂｐｓのデータ転送速度をサポートする。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】台湾特許出願第０９８１０８２０７号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ＵＳＢ３．０機能を備えた集積回路を提供する。
【課題を解決するための手段】
【０００８】
ＵＳＢ３．０レセプタクル（ソケット）を介してユニバーサル・シリアル・バス（ＵＳＢ）デバイスにアクセスするための集積回路が提供される。ＵＳＢ３．０レセプタクルを介してユニバーサル・シリアル・バス（ＵＳＢ）デバイスにアクセスするための集積回路の例示的実施形態が提供される。集積回路は、複数のリードによってＵＳＢ３．０レセプタクルに結合されている複数のピンと、制御ユニットとを含む。複数のピンは、ＵＳＢデバイスの第１の差動信号対を送受信する第１のグループと、ＵＳＢデバイスから第２の差動信号対を受信する第２のグループと、第３の差動信号対をＵＳＢデバイスに送信する第３のグループとを含む。第１の差動信号対は、ＵＳＢデバイスのＵＳＢ２．０信号に対応する。第２の差動信号対は、ＵＳＢデバイスのＵＳＢ３．０信号に対応する。第３の差動信号対は、ＵＳＢデバイスのＵＳＢ３．０信号に対応する。第２のグループは、第１のグループと第３のグループの間に配置されている。制御ユニットは、第１、第２、または第３の差動信号対を受信または送信するように複数のピンを制御をする。
【０００９】
また、複数のＵＳＢ３．０レセプタクルを介してユニバーサル・シリアル・バス（ＵＳＢ）デバイスにアクセスするための、特定のパッケージ内に配置されている集積回路の例示的実施形態が提供される。集積回路は、各ピングループ（ピン群）が特定のパッケージの異なる側面上に配置されかつ対応するＵＳＢ３．０レセプタクルに結合されているような複数のピングループと、複数の制御ユニットとを含む。各ピングループは、対応するＵＳＢデバイスの第１の差動信号対を送受信する第１のサブグループと、対応するＵＳＢデバイスから第２の差動信号対を受信する第２のサブグループと、対応するＵＳＢデバイスに第３の差動信号対を送信する第３のサブグループとを含む。第２のサブグループは、第１のサブグループと第３のサブグループの間に配置されている。各制御ユニットは、対応する第１、第２及び第３の差動信号対を受信または送信するように対応するピングループを制御をする。対応するＵＳＢ３．０レセプタクルは、Standard-Aレセプタクル、Standard-Bレセプタクル、Micro-ABレセプタクルまたはMicro-Bレセプタクルである。
【発明の効果】
【００１０】
本発明の集積回路は、ＵＳＢ３．０規格に対応し、さらに、後述するように、レセプタクルとＵＳＢピングループ間の、またはＵＳＢピングループ同士間の、リード・クロストークを回避することができる。
【００１１】
以下の実施形態において添付図面を参照しながら詳細な説明を行う。
【図面の簡単な説明】
【００１２】
【図１】ＵＳＢ３．０用のStandard-Aレセプタクル。
【図２】ＵＳＢ３．０用のStandard-Bレセプタクル。
【図３】ＵＳＢ３．０用のMicro-Bレセプタクル。
【図４】ＵＳＢ３．０用のMicro-ABレセプタクル。
【図５】Standard-A及びStandard-Bレセプタクルのピン割当を示す表。
【図６】Micro-B及びMicro-ABレセプタクルのピン割当を示す表。
【図７】本発明の或る実施形態に従ってStandard-Aレセプタクルと集積回路（ＩＣ）間の相互接続を示す概略図。
【図８】本発明の他の実施形態に従ってStandard-AレセプタクルとＩＣ間の相互接続を示す概略図。
【図９】本発明の他の実施形態に従ってStandard-AレセプタクルとＩＣ間の相互接続を示す概略図。
【図１０】本発明の他の実施形態に従ってStandard-AレセプタクルとＩＣ間の相互接続を示す概略図。
【図１１】本発明の或る実施形態に従ってStandard-BレセプタクルとＩＣ間の相互接続を示す概略図。
【図１２】本発明の或る実施形態に従ってMicro-BレセプタクルとＩＣ間の相互接続を示す概略図。
【図１３】本発明の或る実施形態に従ってMicro-ABレセプタクルとＩＣ間の相互接続を示す概略図。
【図１４】本発明の或る実施形態に従って複数のレセプタクルとＩＣ間の相互接続を示す概略図。
【図１５】本発明の別の実施形態に従って複数のレセプタクルとＩＣ間の相互接続を示す概略図。
【発明を実施するための形態】
【００１３】
以下の説明は、本発明を実行する最良と思われるモードの説明である。この説明は、本発明の一般原理を説明するためになされるものであり、限定的な意味で解釈されるべきではない。本発明の範囲は、添付の請求項を参照することにより最も良く決定される。
【００１４】
図１ないし図４は、ユニバーサル・シリアル・バス（ＵＳＢ）３．０規格対応の互いに異なるタイプのレセプタクルを示している。図１及び図２は、それぞれStandard-A及びStandard-Bレセプタクルを示しており、そのピン割当が図５に示されている。図３及び図４は、それぞれMicro-B及びMicro-ABレセプタクルを示しており、そのピン割当が図６に示されている。ＵＳＢ３．０は、物理ＵＳＢ２．０バスと並列に結合され、それによってスーパースピード及び非スーパースピード（すなわちＵＳＢ２．０）に対するデータ転送を同時に行う物理スーパースピードバスである。従って、ＵＳＢ３．０デバイスは、ＵＳＢ２．０用の差動信号対Ｄ＋／Ｄ−の信号線と、スーパースピード用の２つの差動信号対と、接地線ＧＮＤ及び電源線ＶＢＵＳとを含み、ここで、スーパースピードの差動信号は、トランスミッタ差動信号対ＳＳＴＸ＋/ＳＳＴＸ−及びレシーバ差動信号対ＳＳＲＸ＋／ＳＳＲＸ−を含み、電源線ＶＢＵＳは、ＵＳＢ３．０デバイスに電力を供給するための線である。
【００１５】
図７は、本発明の或る実施形態に従ってStandard-Aレセプタクル２００と集積回路（ＩＣ）１００間の相互接続を示す概略図を示している。図７では、ＩＣ１００及びStandard-Aレセプタクル２００は、電子装置のプリント基板（ＰＣＢ）内に配置されており、ここで、ＩＣ１００は、レセプタクル２００を介して外部ＵＳＢデバイス（図示せず）にアクセスし得る。図７に示すように、ＩＣ１００は制御ユニット１２０を含み、ここで、制御ユニット１２０は、ＵＳＢ物理層のための回路であり、外部ＵＳＢデバイスにアクセスするためにレセプタクル２００に結合されている複数のピンを有する。複数のピンは、ピン１２１及び１２２により形成される第１のグループと、ピン１２３及び１２４により形成される第２のグループと、ピン１２５及び１２６により形成される第３のグループとを含み、第２のグループは、第１のグループと第３のグループの間に配置されている。この実施形態では、ピン１２１及び１２２は、ＩＣ１００用のＤ−及びＤ＋ピンとしても定義され、これらはＵＳＢ２．０差動信号対に対応するＵＳＢデバイスの信号を送受信するためにレセプタクル２００のＤ−及びＤ＋ピンに別々に結合されている。従って、ＵＳＢ２．０規格をサポートするデバイスがレセプタクル２００にプラグで接続されていれば、制御ユニット１２０は、ピン１２１及び１２２を介して差動信号対（すなわちＤ＋及びＤ−信号）を送受信することによって、プラグ接続されているデバイスにアクセスし得る。
【００１６】
また、一実施形態では、ピン１２３及び１２４は、図７に示すようにＩＣ１００用のＳＳＲＸ＋及びＳＳＲＸ−ピンとしても定義される。ピン１２３及び１２４は、レセプタクル２００のＳｔｄＡ＿ＳＳＲＸ−及びＳｔｄＡ＿ＳＳＲＸ＋ピンに別々に結合されており、これらはＵＳＢ３．０差動信号対に対応する信号をＵＳＢデバイスから受信するために用いられる。従って、スーパースピード規格をサポートするデバイスがレセプタクル２００にプラグで接続されていれば、制御ユニット１２０は、プラグ接続されているデバイスからデータを受信しかつ受信データに応じて関連作業を実行するために、ピン１２３及び１２４を介してプラグ接続されているデバイスから差動信号対（すなわちＩＣ１００のＳＳＲＸ−及びＳＳＲＸ＋信号）を受信し得る。一実施形態では、ピン１２５及び１２６はまた、図７に示すように、ＩＣ１００のためのＳＳＴＸ−及びＳＳＴＸ＋ピンとして画定される。ピン１２５及び１２６は、レセプタクル２００のＳｔｄＡ＿ＳＳＴＸ−及びＳｔｄＡ＿ＳＳＴＸ＋ピンに別々に結合されており、これらはＵＳＢ３．０差動信号対に対応する信号をＵＳＢデバイスに送信するために用いられる。従って、スーパースピード規格をサポートするデバイスがレセプタクル２００にプラグで接続されていれば、制御ユニット１２０は、プラグ接続されているデバイスにデータを送信するために、ピン１２５及び１２６を介して差動信号対（すなわちＩＣ１００のＳＳＴＸ−及びＳＳＴＸ＋信号）を送信し得る。さらに、ＩＣ１００において、制御ユニットは、レセプタクル２００の接地信号線に結合されているＧＮＤピンをさらに含み、ここで、ＧＮＤピンは、ピン１２２と１２３の間またはピン１２４と１２５の間に配置されている。一実施形態では、レセプタクル２００の接地信号線がＰＣＢの接地端子から直接供給される。また、制御ユニット１２０は、制御ユニット１２０に様々な作動電圧を供給する電源ピンであるＶＣＣ及びＶＤＤピンをさらに含む。
【００１７】
ＵＳＢ３．０の用途に照らして、差動信号対ＳＳＴＸ−とＳＳＴＸ＋を入れ替えてもよく、差動信号対ＳＳＴＸ−とＳＳＴＸ＋も入れ替えてもよい。従って、ＩＣ１００では、図８〜図１０に示すように、ピン１２３と１２４の配置場所を入れ替えてもよく、ピン１２５と１２６の配置場所を入れ替えてもよい。
【００１８】
図１１は、本発明の或る実施形態に従ってStandard-Bレセプタクル３００とＩＣ１００間の相互接続を示す概略図を示している。図１２は、本発明の或る実施形態に従ってMicro-Bレセプタクル４００とＩＣ１００間の相互接続を示す概略図を示している。図１３は、本発明の或る実施形態に従ってMicro-ABレセプタクル５００とＩＣ１００間の相互接続を示す概略図を示している。同様に、ＩＣ１００及びレセプタクル３００、４００または５００は、電子装置のＰＣＢに配置されており、ここで、ＩＣ１００は、レセプタクル３００、４００または５００を介して外部ＵＳＢデバイス（図示せず）にアクセスし得る。この実施形態では、制御ユニット１２０のピンの構成を、様々なタイプのレセプタクルと接続するために、差動信号対を受信するピン１２３及び１２４がＩＣ１００の一連のＵＳＢピンの中心に配置されるようにすることによって、レセプタクルとＵＳＢピングループの間のリード・クロストークを回避している。
【００１９】
図１４は、本発明の或る実施形態に従って複数のレセプタクルとＩＣ７００間の相互接続を示す概略図を示している。ＩＣ７００は、クワッド・フラット・ノーリード（Quad Flat No-lead：ＱＦＮ）パッケージまたはロープロファイル・クワッド・フラット（Low profile Quad Flat：ＬＱＦＰ）パッケージ内に配置されている。この実施形態では、ＩＣ７００は、様々なＵＳＢデバイスにアクセスするために複数のＵＳＢピングループを有する。例えば、複数の制御ユニットが或るＩＣの同じ側面に配置されており、ここで、各制御ユニットはＵＳＢ物理層のための回路である。図１４に示すように、制御ユニット７１０のＵＳＢピングループ７３０が第１のＵＳＢデバイスにアクセスするためにレセプタクル７５０に結合され、制御ユニット７２０のＵＳＢピングループ７４０が第２のＵＳＢデバイスにアクセスするためにレセプタクル７６０に結合されており、ここで、制御ユニット７１０及び７２０はＩＣ７００の同じ側面に配置されている。従って、様々な制御ユニットによって提供されるＵＳＢピングループが、対応するレセプタクルにそれぞれ結合されており、そのようにして種々のレセプタクルと種々の制御ユニット用のＵＳＢピングループ間のリード・クロストークを回避している。一実施形態では、レセプタクル７５０及び７６０は、互いに異なるタイプのＵＳＢ３．０レセプタクルである。例えば、レセプタクル７５０はStandard-Aレセプタクルであり、レセプタクル７６０はStandard-Bレセプタクルである。
【００２０】
図１５は、本発明の別の実施形態に従って複数のレセプタクルとＩＣ８００間の相互接続を示す概略図を示している。ＩＣ８００は、ＱＦＮパッケージまたはＬＱＦＰパッケージ内に配置されている。この実施形態では、例としてＱＦＮまたはＬＱＦＰパッケージが用いられているが、本発明を限定するものではない。一実施形態では、ＵＳＢデバイスにアクセスするためにＩＣ８００内に複数のＵＳＢピングループが配置されている。例えば、複数の制御ユニット及び対応するＵＳＢピングループが或るＩＣの異なる側面に配置されている。図１５に示すように、第１の制御ユニットのＵＳＢピングループ８１０が、ＩＣ８００の第１の側面に配置されており、第１のＵＳＢデバイスにアクセスするためにレセプタクル８５０に結合されている。第２の制御ユニットのＵＳＢピングループ８２０が、ＩＣ８００の第２の側面に配置されており、第２のＵＳＢデバイスにアクセスするためにレセプタクル８６０に結合されている。第３の制御ユニットのＵＳＢピングループ８３０が、ＩＣ８００の第３の側面に配置されており、第３のＵＳＢデバイスにアクセスするためにレセプタクル８７０に結合されている。第４の制御ユニットのＵＳＢピングループ８４０が、ＩＣ８００の第４の側面に配置されており、第４のＵＳＢデバイスにアクセスするためにレセプタクル８８０に結合されている。従って、種々のＵＳＢピングループが、対応するレセプタクルに別々に結合されており、そのようにして互いに異なるＵＳＢピングループ同士間のリード・クロストークを回避している。一実施形態では、レセプタクル８５０、８６０、８７０及び８８０は、互いに異なるタイプのＵＳＢ３．０レセプタクルであり、これらは実際の用途に照らして決定される。例えば、レセプタクル８５０及び８６０はStandard-Aレセプタクルであり、レセプタクル８７０及び８８０はStandard-Bレセプタクルである。あるいは、レセプタクル８５０がStandard-Aレセプタクルであり、レセプタクル８６０がStandard-Bレセプタクルであり、レセプタクル８７０がMicro-ABレセプタクルであり、レセプタクル８８０がMicro-Bレセプタクルである。
【００２１】
また、本発明で説明したＩＣは、フリップチップ・パッケージ、ボール・グリッド・アレー（ＢＧＡ）パッケージなどの他のパッケージにおいて配置され得る。同じＵＳＢピングループに対応する互いに異なるピンが隣接位置に配置されており、そのようにして種々のレセプタクルと種々の制御ユニット用のＵＳＢピングループ間のリード・クロストークを回避している。
【００２２】
本発明について、例としてかつ好適実施形態の観点から説明してきたが、本発明はこれに限定されるものではないことを理解されたい。当業者は、本発明の範囲及び趣旨から逸脱することなしに、さらに様々な変更及び改変を行うことができる。従って、本発明の範囲は、以下の請求項及びそれと等価なものによって画定されかつ保護されるものとする。
【符号の説明】
【００２３】
１００、７００、８００  集積回路（ＩＣ）
１２０、７１０、７２０  制御ユニット
１２１、１２２、１２３、１２４、１２５、１２６  ピン
２００、３００、４００、５００、７５０、７６０、８５０、８６０、８７０、８８０  レセプタクル
８１０、８２０、８３０、８４０  ＵＳＢピングループ
【図１】
2010219531.tif 000003
【図２】
2010219531.tif 000004
【図３】
2010219531.tif 000005
【図４】
2010219531.tif 000006
【図５】
2010219531.tif 000007
【図６】
2010219531.tif 000008
【図７】
2010219531.tif 000009
【図８】
2010219531.tif 000010
【図９】
2010219531.tif 000011
【図１０】
2010219531.tif 000012
【図１１】
2010219531.tif 000013
【図１２】
2010219531.tif 000014
【図１３】
2010219531.tif 000015
【図１４】
2010219531.tif 000016
【図１５】
2010219531.tif 000017
【外国語明細書】
2010219531000001.pdf
2010219531000002.pdf
2010219531000003.pdf
2010219531000004.pdf