(57)【要約】【課題】簡単な工程で画素電極とコンタクトホールとを形成するＴＦＴアレイ基板の製造方法を提供する。【解決手段】絶縁膜を成膜する工程と、絶縁膜の上に導電膜を成膜する工程と、導電膜をパターニングして開口が設けられた画素電極を形成する工程と、開口が設けられた画素電極をエッチングマスクとしてエッチング法により絶縁膜に開口と連通するコンタクトホールを形成する工程と、を有することを特徴とするＴＦＴアレイ基板の製造方法。【選択図】図２
2010039097.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に形成された駆動素子の上に絶縁膜と画素電極とを順に形成し、前記絶縁層に設けたコンタクトホールにより前記駆動素子の電極と前記画素電極とを電気的に接続するＴＦＴアレイ基板の製造方法において、
絶縁膜を成膜する工程と、
前記絶縁膜の上に導電膜を成膜する工程と、
前記導電膜をパターニングして開口が設けられた画素電極を形成する工程と、
前記開口が設けられた画素電極をエッチングマスクとしてエッチング法により前記絶縁膜に前記開口と連通するコンタクトホールを形成する工程と、
を有することを特徴とするＴＦＴアレイ基板の製造方法。
【請求項２】
前記開口が設けられた画素電極を形成する工程は、
前記導電膜の上に感光性有機樹脂材料を塗布する工程と、
前記開口が設けられた画素電極のパターンを前記感光性有機樹脂材料に露光する工程と、
前記感光性有機樹脂材料を現像する工程と、
前記導電膜の上に残った前記感光性有機樹脂材料をエッチングマスクとして前記導電膜をエッチングする工程と、
から成り、
前記絶縁膜を成膜する工程で有機材料を用いて前記絶縁膜を成膜し、前記コンタクトホールを形成する工程で前記導電膜の上に残った前記感光性有機樹脂材料を前記絶縁膜の一部とともに除去することを特徴とする請求項１記載のＴＦＴアレイ基板の製造方法。
【請求項３】
前記電極と前記コンタクトホールと前記画素電極との間に導電材料を塗布する工程を含むことを特徴とする請求項１または２に記載のＴＦＴアレイ基板の製造方法。
【請求項４】
前記コンタクトホールを形成する工程の後に、前記絶縁膜が除去された部位に絶縁材料を塗布する工程を行うことを特徴とする請求項１乃至３の何れか１項に記載のＴＦＴアレイ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＴＦＴアレイ基板の製造方法に関する。
【背景技術】
【０００２】
一般に平板型の表示装置においては液晶、有機ＥＬ、電気泳動などを利用した素子を用いて表示媒体を形成している。またこうした表示媒体では画面輝度の均一性や画面書き換え速度などを確保するために、駆動素子として薄膜トランジスタ（ＴＦＴ）により構成されたアクティブ駆動素子を用いる技術が主流になっている。
【０００３】
ここでＴＦＴ素子は、通常、ガラス基板上に、主にａ−Ｓｉ（アモルファスシリコン）、ｐ−Ｓｉ（ポリシリコン）などの半導体薄膜や、ソース、ドレイン、ゲート電極などの金属薄膜を基板上に順次形成していくことで製造される。このＴＦＴ素子を用いるフラットパネルディスプレイの製造には通常、ＣＶＤ、スパッタリングなどの真空系設備や高温処理工程を要する薄膜形成工程に加え、精度の高いフォトリソグラフィ工程が必要とされ、設備コスト、ランニングコストの負荷が非常に大きい。さらに、近年のディスプレイの大画面化のニーズに伴い、それらのコストは非常に膨大なものとなっている。
【０００４】
近年、従来のＴＦＴ素子のデメリットを補う技術として、有機半導体材料を用いた有機ＴＦＴ素子の研究開発が盛んに進められている（特許文献１、非特許文献１等参照）。
【０００５】
一方、ディスプレイの開口率向上のためには、画素上に絶縁層を形成し、さらにこの上に画素電極を設けたＰｉｘｃｅｌ  ｏｎ  Ｐａｓｓｉｖａｔｉｏｎ構造にすることが有効である（例えば、特許文献２参照）。
【０００６】
従来、このような構造にするためには、まずＴＦＴ素子が形成された基板の最上層に絶縁層を形成した後、絶縁層の全面にフォトレジストを塗布し、この絶縁層上にコンタクトホールの形状にパターニングしたマスクでパターン露光した後、現像してレジスト層を形成する。次に、ドライエッチングにより絶縁層にコンタクトホールを設けた後、フォトレジストを除去していた。
【０００７】
次に、このようにして形成したコンタクトホールを設けた絶縁層の上層とコンタクトホールの側壁とにスパッタを用いて導電膜を形成する。さらに、導電膜の上に例えばスピンコート法でフォトレジストを塗布し、画素電極の形状にパターニングしたマスクでパターン露光し、現像、エッチング、フォトレジスト除去を行って画素電極を形成していた。
【０００８】
このように従来の製造工程ではフォトリソグラフィ工程を繰り返し行う必要があり、基板作製のコストアップになっていた。
【０００９】
このような問題点を解決するため、ＴＦＴ素子が形成された絶縁性基板上に、絶縁層を形成して、コンタクトホールを形成する際のフォトレジストの塗布工程やレジスト除去工程を省く方法が提案されている。（例えば、特許文献３参照）。
【特許文献１】特開平１０−１９０００１号公報
【非特許文献１】Ａｄｖａｎｃｅｄ  Ｍａｔｅｒｉａｌ誌  ２００２年  第２号  ９９頁（レビュー）
【特許文献２】特開平４−６８３１８号公報
【特許文献３】特開平１０−２２１７１２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、特許文献３では、画素電極層形成時の工程削減に関する開示はなく、画素電極層形成に、上述したような従来の方法を用いれば、フォトリソグラフィ工程が追加されることになるので、基板作製コストを十分に下げることはできない。
【００１１】
本発明は、上記課題に鑑みてなされたものであって、画素電極層形成工程まで含めた形で基板作製コストを下げ、簡単な工程で画素電極とコンタクトホールを形成するＴＦＴアレイ基板の製造方法を提供することを課題とする。
【課題を解決するための手段】
【００１２】
１．基板の上に形成された駆動素子の上に絶縁膜と画素電極とを順に形成し、前記絶縁層に設けたコンタクトホールにより前記駆動素子の電極と前記画素電極とを電気的に接続するＴＦＴアレイ基板の製造方法において、
絶縁膜を成膜する工程と、
前記絶縁膜の上に導電膜を成膜する工程と、
前記導電膜をパターニングして開口が設けられた画素電極を形成する工程と、
前記開口が設けられた画素電極をエッチングマスクとしてエッチング法により前記絶縁膜に前記開口と連通するコンタクトホールを形成する工程と、
を有することを特徴とするＴＦＴアレイ基板の製造方法。
【００１３】
２．前記開口が設けられた画素電極を形成する工程は、
前記導電膜の上に感光性有機樹脂材料を塗布する工程と、
前記開口が設けられた画素電極のパターンを前記感光性有機樹脂材料に露光する工程と、
前記感光性有機樹脂材料を現像する工程と、
前記導電膜の上に残った前記感光性有機樹脂材料をエッチングマスクとして前記導電膜をエッチングする工程と、
から成り、
前記絶縁膜を成膜する工程で有機材料を用いて前記絶縁膜を成膜し、前記コンタクトホールを形成する工程で前記導電膜の上に残った前記感光性有機樹脂材料を前記絶縁膜の一部とともに除去することを特徴とする前記１記載のＴＦＴアレイ基板の製造方法。
【００１４】
３．前記電極と前記コンタクトホールと前記画素電極との間に導電材料を塗布する工程を含むことを特徴とする前記１または２に記載のＴＦＴアレイ基板の製造方法。
【００１５】
４．前記コンタクトホールを形成する工程の後に、前記絶縁膜が除去された部位に絶縁材料を塗布する工程を行うことを特徴とする前記１乃至３の何れか１項に記載のＴＦＴアレイ基板の製造方法。
【発明の効果】
【００１６】
本発明によれば、ＴＦＴ素子が形成された基板の上に絶縁膜を成膜し、絶縁膜の上に導電膜を成膜し、さらに、導電膜をパターニングしてコンタクトホール用の開口が設けられた画素電極を形成し、画素電極をエッチングマスクとしてエッチング法により絶縁膜に開口と連通するコンタクトホールを形成する。このようにすると、絶縁膜にＴＦＴ素子の半導体材料を劣化させない材料を用いながら、絶縁膜をパターニングする際のフォトレジストの塗布工程やレジスト除去工程を省くことができる。
【００１７】
したがって、ＴＦＴ素子の特性を劣化させることなく、簡単な工程で画素電極とコンタクトホールとを形成するＴＦＴアレイ基板の製造方法を提供できる。
【発明を実施するための最良の形態】
【００１８】
以下、実施形態により本発明を詳しく説明するが、本発明はこれに限定されるものではない。
【００１９】
本発明のＴＦＴアレイ基板は、マトリックス型液晶表示装置やマトリックス型有機ＥＬ表示装置に用いられ、対向基板との間に液晶や有機ＥＬなどの表示材料を挟持し、この表示材料に対して、画素ごとに選択的に電圧が印加されるように構成されている。ＴＦＴアレイ基板は、ガラスなどからなる絶縁性基板上に各画素ごとにマトリックス状にＴＦＴおよび画素電極などが設けられ、ゲート配線やソース配線などの信号線が設けられている。
【００２０】
図１は、本発明に係わるＴＦＴアレイ基板の製造方法の概略を説明するための工程図、図２は、本発明に係わるＴＦＴアレイ基板の製造方法の概略を説明するための説明図である。図１、図２を用いて、図１の工程の順に説明する。図２（１−ａ）〜図２（６−ａ）は、基板１を上面から見た平面図であり、図２（１−ｂ）〜図２（６−ｂ）は基板１を図２（１−ａ）〜図２（６−ａ）の断面Ａ−Ａ’で切断した断面図である。
【００２１】
Ｓ１０・・・・・ＴＦＴ素子を形成する工程。
【００２２】
基板１上に駆動素子としてＴＦＴ素子を形成する工程である。図２（１−ｂ）の断面図のように、本実施形態では、基板１上にゲート電極２を設け、更にゲート絶縁層７、ソース電極８とドレイン電極９とを形成し半導体層１０を設けたボトムゲートボトムコンタクト型のＴＦＴを例示している。
【００２３】
図２（１−ａ）は、基板１上にマトリックス状に形成された１画素の平面図であり、透明な絶縁膜２０の下層に形成されているＴＦＴ素子のゲート電極２、ソース電極８、ドレイン電極９、半導体層１０が図２（１−ａ）に図示されている。ソース電極８はソース電極線８ａにより他の画素のソース電極８と結線されている。
【００２４】
ゲート電極２は、Ｃｒ、Ａｌなどの導電材料を基板１上に蒸着して形成する。ゲート絶縁層７は、例えば、蒸着、スパッタリング、ＣＶＤ法、大気圧プラズマ法などのドライプロセスで形成する。ゲート絶縁層７としては、特に材料は限定されず種々の絶縁膜を用いることができるが、無機酸化物及び無機窒化物から選ばれる化合物、及びポリマーを含む材料から選定することが好ましい。
【００２５】
ソース電極８、ドレイン電極９は、例えば、金など金属材料をスパッタにより成膜することにより形成する。または、塗布材料としてＰＥＤＯＴ／ＰＳＳに代表される導電性有機材料、金属ナノ粒子を分散させた塗布材料を用いることもできる。
【００２６】
次に、ソース電極８、ドレイン電極９と電気的に接合し、かつゲート絶縁層７に接するように半導体層１０を成膜する。半導体材料は、ａ−Ｓｉ、Ｐｏｌｙ−ＳｉのようなＳｉ系材料、あるいはペンタセン誘導体、ペンタセン前駆体、オリゴチオフェン前駆体、ポルフィリン前駆体などの有機材料を用いることができる。
【００２７】
本実施形態では、以降ボトムゲートボトムコンタクト型のＴＦＴを例に説明するが、本発明の適用は特に限定されるものではなく、ボトムゲートトップコンタクト型やトップゲートボトムコンタクト型、トップゲートトップコンタクト型のＴＦＴにも適用できる。
【００２８】
Ｓ１１・・・・・絶縁膜を成膜する工程。
【００２９】
ＴＦＴ素子を作成後、図２（１−ｂ）のように絶縁膜２０を基板１の全面に形成する。絶縁膜２０は、例えば、ＣＶＤ法、ＴＥＯＳ  ＣＶＤ法、蒸着、スパッタリングなどの方法で形成する。絶縁膜２０の材料は、良好な絶縁性を持ち、成膜時にＴＦＴ素子の半導体材料を劣化させないものが適用可能である。
【００３０】
半導体材料がａ−Ｓｉ、Ｐｏｌｙ−Ｓｉの場合は、酸化ケイ素等の無機酸化物や、窒化ケイ素等の無機窒化物が適用できる。あるいは、ポリイミド、ポリアミド、ポリエステル、ポリアクリレート、光ラジカル重合系、光カチオン重合系の光硬化性樹脂、アクリロニトリル成分を含有する共重合体、ポリビニルフェノール、ポリビニルアルコール、ノボラック樹脂、シアノエチルプルラン、パリレン等の有機化合物が適用可能である。
【００３１】
半導体材料が有機材料の場合は、ポリビニルアルコールやパリレンなどパラキシリレン系樹脂等の有機材料が適用可能である。さらには、ガスバリア性や電気絶縁性、成膜工程における半導体材料への影響を考慮して、有機材料と無機材料の複数層の重ね合わせとしてもよい。
【００３２】
Ｓ１２・・・・・導電膜を成膜する工程。
【００３３】
導電膜２９を図２（２−ａ）、図２（２−ｂ）のように絶縁膜２０の上に全面に成膜する。導電膜２９は、例えば、蒸着、スパッタリングなどのドライプロセスで形成する。絶縁膜２０の材料は、例えばＣｕ、Ａｕ、Ａｌ、Ａｇ、Ｐｔ、Ｐｄ、Ｃｒなど各種金属材料やＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）などの透明電極材料を用いることができる。
【００３４】
Ｓ１３・・・・・導電膜をパターニングする工程。
【００３５】
導電膜２９をフォトリソグラフィ法などを用いてパターニングし、図２（３−ａ）、図２（３−ｂ）のように後の工程でコンタクトホール４０の一部となる開口３９が設けられた画素電極３０と遮光膜３１とを形成する。導電膜２９が不透明の材料で形成されている場合は、遮光膜３１によりＴＦＴ素子に光が照射して誤動作するのを防止することができる。
【００３６】
本工程の詳細は後に説明する。
【００３７】
Ｓ１４・・・・・絶縁膜をパターニングする工程。
【００３８】
ステップＳ１３でパターニングされた導電膜２９をエッチングマスクとして、絶縁膜２０の導電膜２９に覆われていない部分をエッチング法によりパターニングする。エッチング後、画素電極３０によりエッチングマスクされた領域の絶縁膜２０は、図２（４−ｂ）のように画素電極３０と略同じ形状の部分が残り、開口３９の部分にはコンタクトホール４０が形成される。
【００３９】
このように、本発明では開口３９が設けられた画素電極３０をエッチングマスクとして、開口３９と連通するコンタクトホール４０を形成している。そのため、従来の絶縁膜２０をパターニングする工程で必要だったレジスト塗布工程、パターン露光工程、現像工程、レジスト除去工程を省略することができる。また、これらの工程の削減により、生産コストを下げることができる。
【００４０】
Ｓ１５・・・・・導電材料を塗布する工程。
【００４１】
ドレイン電極９とコンタクトホール４０と導電膜２９とに導電材料を塗布し、図２（５−ａ）、（５−ｂ）のように、ドレイン電極９と導電膜２９とを電気的に接続する配線部４１を形成する。配線部４１の形成方法は、導電材料の塗布と同時にパターン形成可能な方法であれば特に制限がなく、インクジェット法、ディスペンサ法、スクリーン印刷、マイクロコンタクトプリントなどの塗布方法が本発明に適用可能である。導電材料としてＰＥＤＯＴ／ＰＳＳに代表される導電性有機材料、金属ナノ粒子を分散させた導電材料を用いることもできる。
【００４２】
このように本発明では塗布法を用いるので、簡単な工程で配線部４１を形成できる。
【００４３】
本工程の詳細は後に説明する。
【００４４】
Ｓ１６・・・・・絶縁材料を塗布する工程。
【００４５】
図２（６−ａ）、（６−ｂ）のように、露出しているソース電極８、ソース電極線８ａ、ドレイン電極９を覆うように絶縁材料５０を塗布する工程である。絶縁材料５０の塗布と同時にパターン形成可能な方法であれば特に制限がなく、インクジェット法、ディスペンサ法、スクリーン印刷、マイクロコンタクトプリントなどの塗布方法が本発明に適用可能である。絶縁材料としては、例えばポリビニルアルコールなどの各種樹脂材料を用いることができる。
【００４６】
ステップＳ１４の工程で絶縁膜２０が除去された箇所のうち、必要な個所に絶縁材料を塗布し、ＴＦＴアレイ基板の長期信頼性を確保する。
【００４７】
ＴＦＴアレイ基板の製造方法の概略の説明は以上である。
【００４８】
次に、図３、図４、図５を用いて導電膜をパターニングする工程と絶縁膜をパターニングする工程とを詳しく説明する。図３は、第１の実施形態の導電膜をパターニングする工程と絶縁膜をパターニングする工程とを説明するための説明図である。図４は、第２の実施形態の導電膜をパターニングする工程と絶縁膜をパターニングする工程とを説明するための説明図である。図５は、第３の実施形態の導電膜をパターニングする工程と絶縁膜をパターニングする工程とを説明するための説明図である。
【００４９】
図３、図４、図５は、図２（１−ｂ）〜図２（６−ｂ）と同様に基板１を図２（１−ａ）〜図１（６−ａ）の断面Ａ−Ａ’で切断した断面図である。
【００５０】
最初に、図３の第１の実施形態の導電膜をパターニングする工程と絶縁膜をパターニングする工程を説明する。
【００５１】
図３（ａ）は、ステップＳ１２の導電膜を成膜する工程を終えた図２（２−ｂ）と同じ状態である。図３（ｂ）〜図３（ｆ）が第１の実施形態の導電膜をパターニングする工程であり、図３（ｇ）は、ステップＳ１４の絶縁膜をパターニングする工程を終えた図２（４−ｂ）と同じ状態である。
【００５２】
ステップＳ１３の導電膜をパターニングする工程は、本実施形態ではステップＳ１００〜Ｓ１０４の各工程からなる。
【００５３】
Ｓ１００・・・・・フォトレジストを塗布する工程。
【００５４】
図３（ｂ）は、導電膜２９の上にフォトレジスト材を塗布しフォトレジスト３５を形成する工程である。
【００５５】
Ｓ１０１・・・・・パターン露光する工程。
【００５６】
図３（ｃ）のように、矢印で示す光をマスク３６を介してフォトレジスト３５に照射し、マスク３６のパターンをフォトレジスト３５に露光する。なお、本実施形態ではポジ型のフォトレジスト３５を用いる例で説明するが、ネガ型を用いても良い。
【００５７】
Ｓ１０２・・・・・フォトレジストを現像する工程
現像液で基板１を現像し、図３（ｄ）のようにフォトレジスト３５の露光した部分を除去する。
【００５８】
Ｓ１０３・・・・・導電膜をエッチングする工程
図３（ｅ）のように、導電膜２９のフォトレジスト３５に覆われていない部分をエッチングにより除去する。
【００５９】
Ｓ１０４・・・・・フォトレジストを除去する工程
図３（ｆ）のように、溶剤を用いてフォトレジスト３５を除去する。
【００６０】
Ｓ１４・・・・・絶縁膜をパターニングする工程。
【００６１】
ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）法などのドライエッチング法を用いて絶縁膜２０の導電膜２９（画素電極３０、遮光膜３１）に覆われていない部分をエッチングし、図３（ｇ）の状態にする。
【００６２】
第１の実施形態の導電膜をパターニングする工程と絶縁膜をパターニングする工程の説明は以上である。
【００６３】
次に、図４の第２の実施形態の導電膜をパターニングする工程と絶縁膜をパターニングする工程を説明する。
【００６４】
絶縁膜２０がパリレンなど有機材料により形成されている場合は、絶縁膜をパターニングする工程で同時にフォトレジスト３５を除去することができる。本実施形態ではこの点に着目し、第１の実施形態で説明したフォトレジストを除去する工程を省略し、工程を簡略にしている。
【００６５】
図４（ａ）は、ステップＳ１２の導電膜を成膜する工程を終えた図２（２−ｂ）と同じ状態である。図４（ｂ）〜図４（ｅ）が第２の実施形態の導電膜をパターニングする工程であり、図４（ｆ）は、ステップＳ１４の絶縁膜をパターニングする工程を終えた図２（４−ｂ）と同じ状態である。
【００６６】
ステップＳ１３の導電膜をパターニングする工程は、本実施形態ではステップＳ１００〜Ｓ１０３の各工程からなり、フォトレジストの除去はステップＳ１４の絶縁膜をパターニングする工程で同時に行われる。
【００６７】
Ｓ１００・・・・・フォトレジストを塗布する工程。
【００６８】
図４（ｂ）は、導電膜２９の上に感光性有機樹脂材料を塗布しフォトレジスト３５を形成する工程である。
【００６９】
Ｓ１０１・・・・・パターン露光する工程。
【００７０】
図４（ｃ）のように、矢印で示す光をマスク３６を介してフォトレジスト３５に照射し、マスク３６のパターンをフォトレジスト３５に露光する。なお、本実施形態ではポジ型のフォトレジスト３５を用いる例で説明するが、ネガ型を用いても良い。
【００７１】
Ｓ１０２・・・・・フォトレジストを現像する工程
現像液で基板１を現像し、図４（ｄ）のように感光性有機樹脂材料からなるフォトレジスト３５の露光した部分を除去する。
【００７２】
Ｓ１０３・・・・・導電膜をエッチングする工程
図４（ｅ）のように、導電膜２９のフォトレジスト３５に覆われていない部分をエッチングにより除去する。
【００７３】
Ｓ１４・・・・・絶縁膜をパターニングする工程。
【００７４】
Ｏ２アッシング法を用いて感光性有機樹脂材料からなるフォトレジスト３５と有機材料からなる絶縁膜２０の導電膜２９に覆われていない部分とをエッチングし、図４（ｆ）の状態にする。
【００７５】
第２の実施形態の導電膜をパターニングする工程と絶縁膜をパターニングする工程の説明は以上である。
【００７６】
次に、図５の第３の実施形態の導電膜をパターニングする工程と絶縁膜をパターニングする工程を説明する。
【００７７】
図５（ａ）〜図５（ｅ）が第３の実施形態の導電膜をパターニングする工程であり、図５（ｆ）は、ステップＳ１４の絶縁膜をパターニングする工程を終えた図２（４−ｂ）と同じ状態である。
【００７８】
本実施形態では第１の実施形態と同様にステップＳ１００〜Ｓ１０２の工程を行った後、導電膜２９を成膜しリフトオフして導電膜をパターニングしている。
【００７９】
Ｓ１００・・・・・フォトレジストを塗布する工程。
【００８０】
図５（ａ）は、絶縁層２０の上にフォトレジスト３５を塗布する工程である。
【００８１】
Ｓ１０１・・・・・パターン露光する工程。
【００８２】
図５（ｂ）のように、矢印で示す光をマスク３６を介してフォトレジスト３５に照射し、マスク３６のパターンをフォトレジスト３５に露光する。なお、本実施形態ではポジ型のフォトレジスト３５を用いる例で説明するが、ネガ型を用いても良い。
【００８３】
Ｓ１０２・・・・・フォトレジストを現像する工程
現像液で基板１を現像し、図５（ｃ）のようにフォトレジスト３５の露光した部分を除去する。
【００８４】
Ｓ１１３・・・・・導電膜を成膜する工程
蒸着法などを用いて導電膜２９を図５（ｄ）のように成膜する。
【００８５】
Ｓ１１４・・・・・導電膜をパターニングする工程
導電膜２９の成膜されたフォトレジスト３５を溶剤で除去し、図５（ｅ）のように導電膜２９をパターニングする。
【００８６】
Ｓ１４・・・・・絶縁膜をパターニングする工程。
【００８７】
Ｏ２アッシング法、ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）法などのドライエッチング法を用いて絶縁膜２０の導電膜２９に覆われていない部分をエッチングし、図５（ｆ）の状態にする。
【００８８】
第３の実施形態では第１の実施形態と同じ工程数で導電膜をパターニングできる。
【００８９】
第３の実施形態の導電膜をパターニングする工程と絶縁膜をパターニングする工程の説明は以上である。
【００９０】
次に、図６、図７を用いて導電材料塗布工程を詳しく説明する。図６は、第４の実施形態の導電材料塗布工程を説明するための説明図、図７は、第５の実施形態の導電材料塗布工程を説明するための説明図である。図６（ａ）、図７（ａ）は、図２（４−ｂ）と同じ断面図であり、図６（ｃ）、図７（ｃ）は、図２（５−ｂ）と同じ断面図であり説明を省略する。
【００９１】
図６（ｂ）の第４の実施形態の導電材料塗布工程を説明する。
【００９２】
第４の実施形態ではインクジェット法を用いて導電材料を塗布している。図６（ｂ）に示すように、インクジェット装置のヘッド８０からＡｇナノインクの液滴をコンタクトホール４０に滴下する。滴下後、加熱処理を行って図６（ｃ）に示すようにドレイン電極９とコンタクトホール４０と画素電極３０とを電気的に接続する。
【００９３】
次に、図７（ｂ）の第５の実施形態の導電材料塗布工程を説明する。
【００９４】
第５の実施形態ではマイクロコンタクトプリント法を用いて導電材料を塗布している。
【００９５】
コンタクトホール４０に挿入可能な突起部を有する版８５は、例えばポリジメチルシロキサン（ＰＤＭＳ）から成り、モールド法により成型されている。版深は例えば２μｍである。版８５の表面には、導電性高分子材料（ＰＥＤＯＴ／ＰＳＳ）の水溶液８６が例えばスピンコートにより図７（ｂ）に示すように塗布されている。
【００９６】
マイクロコンタクトプリンタを用いて、版８５の突起部を図７（ａ）の絶縁膜パターニング工程まで終了した基板１のコンタクトホール４０に重ね、接触加圧し、導電性高分子材料の水溶液８６を版８５からコンタクトホール４０に転写する。
【００９７】
転写後、真空中で加熱処理を行って乾燥させ、図７（ｃ）に示すようにドレイン電極９とコンタクトホール４０と画素電極３０とを電気的に接続する。
【００９８】
このように本発明の導電材料塗布工程は塗布法を用いるので、簡単な工程でドレイン電極９とコンタクトホール４０と画素電極３０とを電気的に接続することができる。
【実施例】
【００９９】
以下、本発明の効果を確認するために行った実施例について説明するが、本発明はこれらに限定されるものではない。
【０１００】
［実施例１］
〔ＴＦＴアレイ基板の作製〕
図１で説明したＳ１０〜Ｓ１６の工程と図３で説明したＳ１００〜Ｓ１０４の工程で作製したので、各工程の番号を付して順に説明し、共通する点は説明を省略する。
【０１０１】
Ｓ１０・・・・・ＴＦＴ素子を形成する工程。
【０１０２】
基板１は、導電性薄膜２としてＡｌ膜を表面に１３０ｎｍ形成した１５０ｍｍ×１５０ｍｍの大きさの住友ベークライト製ポリエーテルスルホン（ＰＥＳ）基板を用いた。図２（１−ｂ）の断面図のように、ボトムゲートボトムコンタクト型のＴＦＴ素子を形成した。半導体層１０はペンタセン誘導体溶液を塗布して形成した。
【０１０３】
Ｓ１１・・・・・絶縁膜を成膜する工程。
【０１０４】
ＴＥＯＳ  ＣＶＤ法にて、ＳｉＯ２を１００ｎｍ堆積し絶縁膜２０を成膜した。
【０１０５】
Ｓ１２・・・・・導電膜を成膜する工程。
【０１０６】
ＩＴＯをスパッタで５０ｎｍ堆積し導電膜２９を成膜した。
【０１０７】
Ｓ１３・・・・・導電膜をパターニングする工程。
【０１０８】
導電膜２９をパターニングする工程は、図３で説明した下記工程で行った。
【０１０９】
Ｓ１００・・・・・フォトレジストを塗布する工程。
【０１１０】
導電膜２９の上にポジ型のＯＦＰＲ−８００（商品名）を塗布し、フォトレジスト３５を２μｍ厚に成膜した。
【０１１１】
Ｓ１０１・・・・・パターン露光する工程。
【０１１２】
図３（ｃ）のように、矢印で示す光をマスク３６を介してフォトレジスト３５に照射し、マスク３６のパターンをフォトレジスト３５に露光した。
【０１１３】
Ｓ１０２・・・・・フォトレジストを現像する工程
現像液で基板１を現像し、図３（ｄ）のようにフォトレジスト３５の露光した部分を除去した。
【０１１４】
Ｓ１０３・・・・・導電膜をエッチングする工程
図３（ｅ）のように、導電膜２９のフォトレジスト３５に覆われていない部分をエッチングにより除去した。本工程により孔径１０μｍの円形の開口４０が設けられた画素電極３０を形成した。
【０１１５】
Ｓ１０４・・・・・フォトレジストを除去する工程
図３（ｆ）のように、溶剤を用いてフォトレジスト３５を除去した。
【０１１６】
Ｓ１４・・・・・絶縁膜をパターニングする工程。
【０１１７】
導電膜２９をエッチングマスクとして、絶縁膜２０の導電膜２９に覆われていない部分をＣＨＦ３ガスを用いたＲＩＥ法によりパターニングした。基板１を載置した減圧容器内の圧力は２．９Ｐａ、ＣＨＦ３ガスの流量は０．１３５Ｐａ・ｍ３／ｓｅｃ、プラズマ出力は９０Ｗとした。本工程により絶縁膜２０をパターニングして、開口４０と連通する孔径１０μｍのコンタクトホール４０を形成した。
【０１１８】
Ｓ１５・・・・・導電材料を塗布する工程。
【０１１９】
インクジェット装置を用いて、コンタクトホール４０にＡｇインクを塗布した後、加熱処理を行って配線部４１を形成した。インクジェット装置の滴下するＡｇインクの液滴量は約１ｐｌである。
【０１２０】
Ｓ１６・・・・・絶縁材料を塗布する工程。
【０１２１】
インクジェット装置を用いてポリビニルアルコールを絶縁材料５０として露出している電極の上に塗布し、加熱処理を施して固化させた。
【０１２２】
実施例１のＴＦＴアレイ基板を作製する工程は以上である。
【０１２３】
［実施例２］
〔ＴＦＴアレイ基板の作製〕
図１で説明したＳ１０〜Ｓ１６の工程と図４で説明したＳ１００〜Ｓ１０２、Ｓ１１３、Ｓ１１４の工程で作製したので、各工程の番号を付して順に説明し、共通する点は説明を省略する。
【０１２４】
実施例１との違いは、導電膜２９の材料をパリレンとし、絶縁膜２０をパターニングする工程でＯ２アッシング法を用いてフォトレジスト３５も除去する点である。
【０１２５】
Ｓ１０・・・・・ＴＦＴ素子を形成する工程。
【０１２６】
基板１は、導電性薄膜２としてＡｌ膜を表面に１３０ｎｍ形成した１５０ｍｍ×１５０ｍｍの大きさの住友ベークライト製ポリエーテルスルホン（ＰＥＳ）基板を用いた。図２（１−ｂ）の断面図のように、ボトムゲートボトムコンタクト型のＴＦＴ素子を形成した。半導体層１０はペンタセン誘導体溶液を塗布して形成した。
【０１２７】
Ｓ１１・・・・・絶縁膜を成膜する工程。
【０１２８】
ＣＶＤ法にて、パリレンを１００ｎｍ堆積し絶縁膜２０を成膜した。
【０１２９】
Ｓ１２・・・・・導電膜を成膜する工程。
【０１３０】
ＩＴＯをスパッタで５０ｎｍ堆積し導電膜２９を成膜した。
【０１３１】
Ｓ１３・・・・・導電膜をパターニングする工程。
【０１３２】
導電膜２９をパターニングする工程は、図３で説明した下記工程で行った。
【０１３３】
Ｓ１００・・・・・フォトレジストを塗布する工程。
【０１３４】
導電膜２９の上にポジ型のＯＦＰＲ−８００（商品名）を塗布しフォトレジスト３５を２μｍ厚に成膜した。
【０１３５】
Ｓ１０１・・・・・パターン露光する工程。
【０１３６】
図４（ｃ）のように、矢印で示す光をマスク３６を介してフォトレジスト３５に照射し、マスク３６のパターンをフォトレジスト３５に露光した。
【０１３７】
Ｓ１０２・・・・・フォトレジストを現像する工程
現像液で基板１を現像し、図４（ｄ）のようにフォトレジスト３５の露光した部分を除去した。
【０１３８】
Ｓ１０３・・・・・導電膜をエッチングする工程
図４（ｅ）のように、導電膜２９のフォトレジスト３５に覆われていない部分をエッチングにより除去した。本工程により孔径１０μｍの円形の開口４０が設けられた画素電極３０を形成した。
【０１３９】
Ｓ１４・・・・・絶縁膜をパターニングする工程。
【０１４０】
導電膜２９をエッチングマスクとして、絶縁膜２０の導電膜２９に覆われていない部分をＯ２ガスを用いたＯ２アッシング法によりパターニングした。基板１を載置した減圧容器内の圧力は５．３Ｐａ、Ｏ２ガスの流量は０．１０１Ｐａ・ｍ３／ｓｅｃ、プラズマ出力は１００Ｗとした。本工程によりフォトレジスト３５を除去し、絶縁膜２０をパターニングして開口４０と連通する孔径１０μｍのコンタクトホール４０を形成した。
【０１４１】
Ｓ１５・・・・・導電材料を塗布する工程。
【０１４２】
インクジェット装置を用いて、コンタクトホール４０にＡｇインクを塗布した後、加熱処理を行って配線部４１を形成した。インクジェット装置の滴下するＡｇインクの液滴量は約１ｐｌである。
【０１４３】
Ｓ１６・・・・・絶縁材料を塗布する工程。
【０１４４】
インクジェット装置を用いてポリビニルアルコールを絶縁材料５０として露出している電極の上に塗布し、加熱処理を施して固化させた。
【０１４５】
実施例２のＴＦＴアレイ基板を作製する工程は以上である。
【０１４６】
実施例１、実施例２で作製したＴＦＴアレイ基板の画素電極３０の中央にそれぞれネマティック液晶を適量塗布し、対向基板との間に挟持させて液晶表示装置を作成したところ、各画素は仕様通り動作し、従来の製法による液晶表示装置と同等以上の表示画質が得られることが確認できた。また、液晶表示装置を４０℃の環境下で３０００時間連続運転し、耐久試験を行った結果、表示画質の劣化は確認できなかった。
【０１４７】
以上このように、本発明によれば、簡単な工程で画素電極とコンタクトホールとを形成するＴＦＴアレイ基板の製造方法を提供できる。
【図面の簡単な説明】
【０１４８】
【図１】本発明に係わるＴＦＴアレイ基板の製造方法の概略を説明するための工程図である。
【図２】本発明に係わるＴＦＴアレイ基板の製造方法の概略を説明するための説明図である。
【図３】第１の実施形態の導電膜をパターニングする工程と絶縁膜をパターニングする工程とを説明するための説明図である。
【図４】第２の実施形態の導電膜をパターニングする工程と絶縁膜をパターニングする工程とを説明するための説明図である。
【図５】第３の実施形態の導電膜をパターニングする工程と絶縁膜をパターニングする工程とを説明するための説明図である。
【図６】第４の実施形態の導電材料塗布工程を説明するための説明図である。
【図７】第５の実施形態の導電材料塗布工程を説明するための説明図である。
【符号の説明】
【０１４９】
１  基板
２  ゲート電極
７  ゲート絶縁層
８  ソース電極
９  ドレイン電極
１０  半導体層
２０  絶縁膜
２９  導電膜
３０  画素電極
３５  フォトレジスト
３９  開口
４０  コンタクトホール
４１  配線部
８０  ヘッド
８５  版
８６  水溶液
【図１】
2010039097.tif 000003
【図２】
2010039097.tif 000004
【図３】
2010039097.tif 000005
【図４】
2010039097.tif 000006
【図５】
2010039097.tif 000007
【図６】
2010039097.tif 000008
【図７】
2010039097.tif 000009