(57)【要約】【課題】  電力変換装置の各アームを構成する半導体素子に対して設けられるフリーホイーリングダイオードのサージ電圧を抑制し、半導体素子のターンオン損失を低減する。【解決手段】従来のゲート駆動装置に対し、抵抗Ｒ，コンデンサＣからなる遅延回路、抵抗Rg（on）１およびトランジスタTR10を接続することにより、フリーホイーリングダイオード逆回復時の低電流域では、半導体素子IGBTを抵抗Rg（on）により、また高電流域では抵抗Rg（on）と抵抗Rg（on）１との並列抵抗により、それぞれターンオンさせることで掲記課題の解決を図る。【選択図】      図１
2010022190.tif 000002
【特許請求の範囲】
【請求項１】
電力変換装置の各アームに接続される電圧駆動型半導体素子をそれぞれオン，オフ駆動するためのゲート駆動装置であって、
前記電圧駆動型半導体素子を第１の抵抗値で駆動する第１の駆動部と、この第１の駆動部から所定の時間だけ遅延して動作し前記第１の抵抗値よりも低い第２の抵抗値で電圧駆動型半導体素子を駆動する第２の駆動部とを備え、前記電圧駆動型半導体素子と逆並列に接続されるフリーホイーリングダイオード逆回復時の低電流域では前記第１の駆動部により、その高電流域では前記第２の駆動部により電圧駆動型半導体素子をターンオンさせることを特徴とする電圧駆動型半導体素子のゲート駆動装置。
【請求項２】
前記各アームに接続される電圧駆動型半導体素子を複数個とすることを特徴とする電圧駆動型半導体素子のゲート駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電力変換装置を構成する電圧駆動型半導体素子のゲート駆動装置、特に電力変換装置を高電圧化するために、電圧駆動型半導体素子を直列接続して構成される電力変換装置に用いて好適なゲート駆動装置に関する。
【背景技術】
【０００２】
図３に、電圧駆動型半導体素子としてＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）を用いたチョッパ回路の例を示す。これは、直流電源Ｅｄに対し上アームにはＩＧＢＴ１と、これに逆並列に接続されたフリーホイーリングダイオードＦＷＤ１と、下アームにはＩＧＢＴ２とこれに逆並列に接続されたＦＷＤ２とが設けられ、ＩＧＢＴ１には負荷が接続されている。ＧＤＵ１，ＧＤＵ２はゲート駆動装置で、具体的には例えば図４に示すように、ＩＧＢＴをオン，オフさせるためのトランジスタＴＲ１，ＴＲ２、抵抗Ｒｇ（ｏｎ），Ｒｇ（ｏｆｆ）およびインターフェイス回路ＩＦなどから構成される。
【０００３】
いま、図３のＩＧＢＴ２をターンオンすると、負荷を通して電流が流れる。次に、ＩＧＢＴ２をターンオフすると負荷よりＩＧＢＴ２を流れていた電流は、ＦＷＤ１へ転流する（フリーホイーリングモード）。この状態でＩＧＢＴ２がターンオンするとＦＷＤ１は逆回復し、電流は再度負荷からＩＧＢＴ２を通るルートに切り替わる。このとき、ＦＷＤ１へ転流したフリーホイーリング電流が、素子の定格の１／１０以下の低電流時にＦＷＤ１が逆回復すると、大きなサージ電圧が発生することが指摘されている。そのときの様子を示すのが図５，図６で、ＦＷＤ１に定格以上のサージ電圧が印加された例が示されている。なお、図６は図５の部分（要部）拡大図である。
【０００４】
図３では１つのアームに１つの電圧駆動型半導体素子を用いる例であるが、上記の問題は図７のように１つのアームに複数（図では２つ）の素子を設けて高電圧化を図る電力変換装置の場合も同様で、そのときの様子を図８に点線で示している。これは、ゲート駆動装置ＧＤＵ３，４により下アーム素子ＩＧＢＴ３，４を動作させるときの上アームのＦＷＤ１，２の逆回復時にＩＧＢＴ１，２に印加される電圧波形を示している。ＩＧＢＴ１，２のいずれにも点線で示すような定格以上のサージ電圧が印加されていることが分かる。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
このようなサージ電圧は時に素子の定格耐圧を大きく超え、最悪の場合は素子破壊に至るおそれがある。このため、従来は例えば図４に示すゲートオン抵抗Ｒｇ（ｏｎ）の値を大きくすることで、ＩＧＢＴ２のターンオン時間を遅くしＩＧＢＴ２側で電圧を保持する時間を長くし、ＦＷＤ１に印加される電圧を低くしてサージ電圧を抑制する方法が用いられている。しかし、ゲート抵抗が大きいと電圧保持時間が増大し、ターンオン損失が増加する。このターンオン損失の増加は、素子全体の総損失を増加させ、動作周波数を低下させたり出力電流を低下させなければならないという問題が生じる。
【０００６】
また、１つのアームに複数の素子を設けて高電圧化を図る場合には、上記の問題に加えてさらに、素子特性のばらつき等による問題が発生する。この問題を説明するのが図９で、複数の素子間の素子特性のばらつき等によりＩＧＢＴのターンオンタイミングに違いが生じ、電圧分担にアンバランスが生じた場合を示す。ここでは、例えば図７の上アームのＩＧＢＴ２の方が早くオンし、このときＩＧＢＴ１がオフしているため、ＩＧＢＴ１にだけ電圧が印加されると言うアンバランスが生じている例である。このとき、ＩＧＢＴ１のコレクタ−エミッタ間電圧ＶＣＥ（１）と、ＩＧＢＴ２のコレクタ−エミッタ間電圧ＶＣＥ（２）を加えた電圧が直流電圧Ｅｄに等しくならない期間があるのは、スナバコンデンサＣと主回路浮遊インダクタンスＬｍとの共振動作によるものである。
【０００７】
このように電圧アンバランスが発生するが、その対策として、例えば図７にも示すように各ＩＧＢＴにスナバコンデンサＣ，スナバ抵抗Ｒ等からなるＲＣスナバ回路を付加することによって、遅れてオンするＩＧＢＴ１の電圧上昇率（ｄｖ／ｄｔ）を低減させて、ＩＧＢＴ１にオン信号が入るまでの期間（Δｔ）、ＩＧＢＴ１に印加される電圧を抑制するようにしている。
【０００８】
ＩＧＢＴを直列接続して用いる場合、上述のように、各ＩＧＢＴにＲＣスナバ回路を付加することにより、ターンオンタイミングがずれた場合の電圧アンバランスによる過電圧印加およびそれによる素子破壊を防ぐことができるが、許容可能なターンオンタイミングの時間差を大きくしようとすると、付加するスナバのコンデンサ容量を大きくしなければならず、そうすると発生損失が増大するために抵抗Ｒの形状が大きくなり、装置全体も大きくなるなどの問題が生じる。
したがって、この発明の課題は、電力変換装置の各アームを構成する電圧駆動型半導体素子に対し逆並列接続されるフリーホイーリングダイオードのサージ電圧を抑制し、電圧駆動型半導体素子のターンオン損失を低減することにある。
【課題を解決するための手段】
【０００９】
このような課題を解決するため、請求項1の発明では、電力変換装置の各アームに接続される電圧駆動型半導体素子をそれぞれオン，オフ駆動するためのゲート駆動装置であって、
前記電圧駆動型半導体素子を第１の抵抗値で駆動する第１の駆動部と、この第１の駆動部から所定の時間だけ遅延して動作し前記第１の抵抗値よりも低い第２の抵抗値で電圧駆動型半導体素子を駆動する第２の駆動部とを備え、前記電圧駆動型半導体素子と逆並列に接続されるフリーホイーリングダイオード逆回復時の低電流域では前記第１の駆動部により、その高電流域では前記第２の駆動部により電圧駆動型半導体素子をターンオンさせることを特徴とする。
この請求項1の発明においては、前記各アームに接続される電圧駆動型半導体素子を複数個とすることができる（請求項２の発明）。
【発明の効果】
【００１０】
この発明によれば、電力変換装置の各アームに接続される素子の数に関わらず、ＦＷＤの低電流逆回復時に発生するサージ電圧が抑制されるだけでなく、ターンオン損失を増加させることなく過電圧による素子破壊から、ＩＧＢＴ等の電圧駆動型形素子を保護することが可能となる。
【図面の簡単な説明】
【００１１】
【図１】この発明の実施の形態を示す構成図である。
【図２】図１の動作を説明するための波形図である。
【図３】チョッパ回路の従来例を示す構成図である。
【図４】ゲート駆動装置の従来例を示す回路図である。
【図５】図４の動作説明図である。
【図６】図５の要部拡大図である。
【図７】素子直列接続式電力変換装置の１相分を示す回路図である。
【図８】図７の逆回復時の動作説明図である。
【図９】図７電圧アンバランス動作説明図である。
【発明を実施するための形態】
【００１２】
図１はこの発明の実施の形態を示す構成図である。
これは、ＦＷＤ逆回復時のサージ電圧に対処するためのもので、図４に示す従来のゲート駆動装置に対し、抵抗Ｒ，コンデンサＣからなる遅延回路、抵抗Ｒｇ（ｏｎ）１およびトランジスタＴＲ１０を付加して構成される。
したがって、インターフェイス回路ＩＦを介してＴＲ１をオンさせると、まず抵抗Ｒｇ（ｏｎ）を介してＩＧＢＴのゲートが駆動される。その後、遅延回路のＣＲ時定数で決まる一定時間が経過するとＴＲ１０がオンし、これによりＩＧＢＴのゲートは、抵抗Ｒｇ（ｏｎ）と抵抗Ｒｇ（ｏｎ）１の並列抵抗により駆動される。このとき、並列抵抗値は抵抗Ｒｇ（ｏｎ）よりも小さくなるので、このゲート駆動装置を用いれば、ＩＧＢＴのゲートは最初は高抵抗で、一定時間後は低抵抗で駆動されることになる。なお、トランジスタＴＲ２側の遅延回路は、ＴＲ１側で遅延させた分だけターンオフタイミングを調整するためのものである。
【００１３】
図２は図１の動作を説明するための波形図である。
図１のゲート駆動装置が先の図３に示すＧＤＵ２に対応するものとし、インターフェイス回路ＩＦを介してＴＲ１をオンとしＩＧＢＴ２を動作させる場合、図２のＧＤＵ２波形に示すように、ＦＷＤ１の低電流逆回復時の期間ｔ１までは高抵抗で駆動し、ＩＧＢＴ２側で電圧を保持することでＦＷＤ１側のサージ電圧を抑制する。また、大電流逆回復時である期間ｔ２では低抵抗で駆動することによりターンオン時間を早め、ターンオン損失を低減するようにしている。その結果、ＩＧＢＴ２のコレクタ−エミッタ間電圧，ＦＷＤ１電圧，電流波形は図示のようになり、図５，６の場合に比べてサージ電圧が抑制されていることが分かる。なお、ＩＧＢＴ２のコレクタ−エミッタ間電圧，ＦＷＤ１電圧，電流波形は実線で大電流時の動作を、また、点線で低電流時の動作を示している。
【００１４】
以上は、図３の如きアームの素子が１つの場合であるが、図７のようにアームの素子が複数の場合も上記と同様に、図１に示すゲート駆動装置により最初は高抵抗で駆動し、一定時間後は低抵抗で駆動することにより、サージ電圧を抑制しターンオン損失を低減させることが可能となる。このときの様子を示すのが図８で、ゲート駆動装置ＧＤＵ３，４で下アーム素子ＩＧＢＴ３，４を動作させるときの上アームのＦＷＤの逆回復時にＩＧＢＴ１，２に印加される電圧波形を示している。すなわち、Δｔだけ早く逆回復するＩＧＢＴ２側の電圧は、ＩＧＢＴ１側で分担する電圧が重畳し、点線で示すようにさらにサージ電圧が発生し、素子破壊に至る可能性がある。しかし、図１に示すゲート駆動装置を用いた場合の逆回復動作では、実線で示すようにサージ電圧の発生を抑制し、Δｔだけ早く
逆回復するＩＧＢＴ２側の電圧分担を最小限に抑えることが可能となり、素子破壊を防止できることになる。
【符号の説明】
【００１５】
ＩＧＢＴ…絶縁ゲートバイポーラトランジスタスイッチ、ＩＦ…インターフェイス回路、Ｒ，Ｒｇ（ｏｎ），Ｒｇ（ｏｎ）１，Ｒｇ（ｏｆｆ）…抵抗、Ｃ…コンデンサ、ＴＲ１，ＴＲ２，ＴＲ１０…トランジスタ、ＧＤＵ…ゲート駆動装置、Ｅｄ…直流電源、ＦＷＤ…フリーホイーリングダイオード。
【図１】
2010022190.tif 000003
【図２】
2010022190.tif 000004
【図３】
2010022190.tif 000005
【図４】
2010022190.tif 000006
【図５】
2010022190.tif 000007
【図６】
2010022190.tif 000008
【図７】
2010022190.tif 000009
【図８】
2010022190.tif 000010
【図９】
2010022190.tif 000011