(57)【要約】【課題】サンプリング用トランジスタのカップリングの影響を排除可能なアクティブマトリクス型の表示装置を提供する。【解決手段】サンプリング用トランジスタＴ１とスイッチングトランジスタＴ６は、第１制御パルス及び第２制御パルスに応じ所定のシーケンスでオンオフ動作し、信号線ＳＬから映像信号をサンプリングして駆動用トランジスタＴ２の制御端に書込む。駆動用トランジスタＴ２は、書込まれた映像信号に応じて駆動電流を発光素子ＥＬに供給して発光させる。サンプリング用トランジスタＴ１及びスイッチングトランジスタＴ６は、一方がオンし更に他方がオンした時点で映像信号の書込みを開始し、スイッチングトランジスタＴ６がオフした時点で書込みを終了する。スイッチングトランジスタＴ６は、サンプリング用トランジスタＴ１がオフした後、再びオンする。【選択図】図２−１
2010039117.tif 000002
【特許請求の範囲】
【請求項１】
画素アレイ部とこれを駆動する回路部とを有し、
前記画素アレイ部は、列状に配された信号線と、行状に配された第１走査線と、各信号線と各第１走査線との交差部に配された行列状の画素と、第１走査線と平行に配された第２走査線とを有し、
前記回路部は、各第１走査線に順次第１制御パルスを供給する第１スキャナと、各第２走査線に順次第２制御パルスを供給する第２スキャナと、各信号線に映像信号を供給する信号セレクタとを有し、
前記画素は、制御端が第１走査線に接続し、一方の電流端が信号線に接続したサンプリング用トランジスタと、制御端が第２走査線に接続し、一方の電流端が該サンプリング用トランジスタの他方の電流端に接続したスイッチングトランジスタと、制御端が該スイッチングトランジスタの他方の電流端に接続した駆動用トランジスタと、該駆動用トランジスタの電流端に接続した発光素子とを含み、
前記サンプリング用トランジスタと前記スイッチングトランジスタは、第１制御パルス及び第２制御パルスに応じ所定のシーケンスでオンオフ動作し、該信号線から映像信号をサンプリングして該駆動用トランジスタの制御端に書込み、
前記駆動用トランジスタは、該書込まれた映像信号に応じて駆動電流を発光素子に供給して発光させる表示装置。
【請求項２】
前記サンプリング用トランジスタ及びスイッチングトランジスタは、一方がオンし更に他方がオンした時点で該映像信号の書込みを開始し、
前記スイッチングトランジスタがオフした時点で書込みを終了する請求項１記載の表示装置。
【請求項３】
前記スイッチングトランジスタは、該サンプリング用トランジスタがオフした後、再びオンする請求項２記載の表示装置。
【請求項４】
本体部と、該本体部から出力された情報を表示する表示部とを有し、
前記表示部は、画素アレイ部とこれを駆動する回路部とを有し、
前記画素アレイ部は、列状に配された信号線と、行状に配された第１走査線と、各信号線と各第１走査線との交差部に配された行列状の画素と、第１走査線と平行に配された第２走査線とを有し、
前記回路部は、各第１走査線に順次第１制御パルスを供給する第１スキャナと、各第２走査線に順次第２制御パルスを供給する第２スキャナと、各信号線に映像信号を供給する信号セレクタとを有し、
前記画素は、制御端が第１走査線に接続し、一方の電流端が信号線に接続したサンプリング用トランジスタと、制御端が第２走査線に接続し、一方の電流端が該サンプリング用トランジスタの他方の電流端に接続したスイッチングトランジスタと、制御端が該スイッチングトランジスタの他方の電流端に接続した駆動用トランジスタと、該駆動用トランジスタの電流端に接続した発光素子とを含み、
前記サンプリング用トランジスタと前記スイッチングトランジスタは、第１制御パルス及び第２制御パルスに応じ所定のシーケンスでオンオフ動作し、該信号線から映像信号をサンプリングして該駆動用トランジスタの制御端に書込み、
前記駆動用トランジスタは、該書込まれた映像信号に応じて駆動電流を発光素子に供給して発光させる電子機器。
【請求項５】
画素アレイ部とこれを駆動する回路部とを有し、前記画素アレイ部は、列状に配された信号線と、行状に配された第１走査線と、各信号線と各第１走査線との交差部に配された行列状の画素と、第１走査線と平行に配された第２走査線とを有し、前記回路部は、各第１走査線に順次第１制御パルスを供給する第１スキャナと、各第２走査線に順次第２制御パルスを供給する第２スキャナと、各信号線に映像信号を供給する信号セレクタとを有し、前記画素は、制御端が第１走査線に接続し、一方の電流端が信号線に接続したサンプリング用トランジスタと、制御端が第２走査線に接続し、一方の電流端が該サンプリング用トランジスタの他方の電流端に接続したスイッチングトランジスタと、制御端が該スイッチングトランジスタの他方の電流端に接続した駆動用トランジスタと、該駆動用トランジスタの電流端に接続した発光素子とを含む表示装置を駆動するため、
前記サンプリング用トランジスタと前記スイッチングトランジスタは、第１制御パルス及び第２制御パルスに応じ所定のシーケンスでオンオフ動作し、該信号線から映像信号をサンプリングして該駆動用トランジスタの制御端に書込み、
前記駆動用トランジスタは、該書込まれた映像信号に応じて駆動電流を発光素子に供給して発光させる表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置及びその駆動方法に関する。またこの様な表示装置を備えた電子機器に関する。
【背景技術】
【０００２】
発光素子として有機ＥＬデバイスを用いた平面自発光型の表示装置の開発が近年盛んになっている。有機ＥＬデバイスは有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ＥＬデバイスは印加電圧が１０Ｖ以下で駆動するため低消費電力である。また有機ＥＬデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。さらに有機ＥＬデバイスの応答速度は数μｓ程度と非常に高速であるので、動画表示時の残像が発生しない。
【０００３】
有機ＥＬデバイスを画素に用いた平面自発光型の表示装置の中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型の表示装置の開発が盛んである。アクティブマトリクス型平面自発光表示装置は、例えば以下の特許文献１ないし７に記載されている。
【特許文献１】特開２００３−２５５８５６
【特許文献２】特開２００３−２７１０９５
【特許文献３】特開２００４−１３３２４０
【特許文献４】特開２００４−０２９７９１
【特許文献５】特開２００４−０９３６８２
【特許文献６】特開２００５−２５８４１５
【特許文献７】特開２００５−３１６３８５
【０００４】
図３１は従来のアクティブマトリクス型表示装置の一例を示す模式的な回路図である。表示装置は画素アレイ部１と周辺の回路部とで構成されている。回路部は水平セレクタ３とライトスキャナ４を備えている。画素アレイ部１は列状の信号線ＳＬと行状の走査線ＷＳを備えている。各信号線ＳＬと走査線ＷＳの交差する部分に画素２が配されている。図では理解を容易にするため、１個の画素２のみを表してある。ライトスキャナ４はシフトレジスタを備えており、外部から供給されるクロック信号ｃｋに応じて動作し同じく外部から供給されるスタートパルスｓｐを順次転送することで、走査線ＷＳに順次パルス状の制御信号（制御パルス）を出力する。水平セレクタ３はライトスキャナ４側の線順次走査に合わせて映像信号を信号線ＳＬに供給する。
【０００５】
画素２はサンプリング用トランジスタＴ１と駆動用トランジスタＴ２と保持容量Ｃ１と発光素子ＥＬとで構成されている。駆動用トランジスタＴ２はＰチャネル型であり、そのソースは電源ラインに接続し、そのドレインは発光素子ＥＬに接続している。駆動用トランジスタＴ２のゲートはサンプリング用トランジスタＴ１を介して信号線ＳＬに接続している。サンプリング用トランジスタＴ１はライトスキャナ４から供給される制御信号に応じて導通し、信号線ＳＬから供給される映像信号をサンプリングして保持容量Ｃ１に書き込む。駆動用トランジスタＴ２は保持容量Ｃ１に書き込まれた映像信号をゲート電圧Ｖｇｓとしてそのゲートに受け、ドレイン電流Ｉｄｓを発光素子ＥＬに流す。これにより発光素子ＥＬは映像信号に応じた輝度で発光する。ゲート電圧Ｖｇｓは、ソースを基準にしたゲートの電位を表している。
【０００６】
駆動用トランジスタＴ２は飽和領域で動作し、ゲート電圧Ｖｇｓとドレイン電流Ｉｄｓの関係は以下の式１で表される。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）２・・・（１）
ここでμは駆動用トランジスタの移動度、Ｗは駆動用トランジスタのチャネル幅、Ｌは同じくチャネル長、Ｃｏｘは同じくゲート絶縁容量、Ｖｔｈは同じく閾電圧である。この特性式から明らかなように駆動用トランジスタＴ２は飽和領域で動作するとき、ゲート電圧Ｖｇｓに応じてドレイン電流Ｉｄｓを供給する定電流源として機能する。
【０００７】
図３２は、発光素子ＥＬの電圧／電流特性を示すグラフである。横軸にアノード電圧Ｖを示し、縦軸に駆動電流Ｉｄｓをとってある。なお発光素子ＥＬのアノード電圧は駆動用トランジスタＴ２のドレイン電圧となっている。発光素子ＥＬは電流／電圧特性が経時変化し、特性カーブが時間の経過と共に寝ていく傾向にある。このため駆動電流Ｉｄｓが一定であってもアノード電圧（ドレイン電圧）Ｖが変化してくる。その点、図３１に示した画素回路２は駆動用トランジスタＴ２が飽和領域で動作し、ドレイン電圧の変動に関わらずゲート電圧Ｖｇｓに応じた駆動電流Ｉｄｓを流すことができるので、発光素子ＥＬの特性経時変化に関わらず発光輝度を一定に保つことが可能である。
【０００８】
図３３は、従来の画素回路の他の例を示す回路図である。先に示した図３１の画素回路と異なる点は、駆動用トランジスタＴ２がＰチャネル型からＮチャネル型に変わっていることである。回路の製造プロセス上は、画素を構成する全てのトランジスタをＮチャネル型にすることが有利である場合が多い。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
従来の表示装置は、サンプリング用トランジスタが信号線から映像信号をサンプリングし、駆動用トランジスタＴ２のゲートＧに書き込む。駆動用トランジスタＴ２はゲートに書き込まれた映像信号に応じて駆動電流Ｉｄｓを発光素子ＥＬに供給する。ここでサンプリング用トランジスタＴ１はライトスキャナ４から走査線ＷＳを介して供給された制御パルスに応答して動作し、映像信号を信号線ＳＬからサンプリングする。具体的には、制御パルスの立上りに応じてサンプリング用トランジスタＴ１はオンし、制御パルスの立下りに応じてサンプリング用トランジスタＴ１はオフする。サンプリング用トランジスタＴ１はオンしてからオフするまでの間に映像信号をサンプリングして駆動用トランジスタＴ２のゲートに書き込む。
【００１０】
しかしながら、サンプリング用トランジスタＴ１はオフするときに、そのゲートからドレイン側にカップリングが入り電位が変動する。このカップリングにより、サンプリング用トランジスタＴ１のドレインに接続している駆動用トランジスタＴ２のゲート電位が変動し、書き込まれた映像信号に誤差が生じる。個々の画素のサンプリング用トランジスタＴ１でこのカップリング量にばらつきがあるため、駆動用トランジスタＴ２のゲートに書き込まれたゲート電圧Ｖｇｓがばらつく。これにより、画素間で駆動電流Ｉｄｓがばらつくため、結果的に画素の発光輝度がばらつき画面のユニフォーミティを損なうという課題がある。
【課題を解決するための手段】
【００１１】
上述した従来の技術の課題に鑑み、本発明はサンプリング用トランジスタのカップリングの影響を排除可能なアクティブマトリクス型の表示装置を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明にかかる表示装置は、画素アレイ部とこれを駆動する回路部とを有する。前記画素アレイ部は、列状に配された信号線と、行状に配された第１走査線と、各信号線と各第１走査線との交差部に配された行列状の画素と、第１走査線と平行に配された第２走査線とを有する。前記回路部は、各第１走査線に順次第１制御パルスを供給する第１スキャナと、各第２走査線に順次第２制御パルスを供給する第２スキャナと、各信号線に映像信号を供給する信号セレクタとを有する。前記画素は、制御端が第１走査線に接続し、一方の電流端が信号線に接続したサンプリング用トランジスタと、制御端が第２走査線に接続し、一方の電流端が該サンプリング用トランジスタの他方の電流端に接続したスイッチングトランジスタと、制御端が該スイッチングトランジスタの他方の電流端に接続した駆動用トランジスタと、該駆動用トランジスタの電流端に接続した発光素子とを含む。前記サンプリング用トランジスタと前記スイッチングトランジスタは、第１制御パルス及び第２制御パルスに応じ所定のシーケンスでオンオフ動作し、該信号線から映像信号をサンプリングして該駆動用トランジスタの制御端に書込む。前記駆動用トランジスタは、該書込まれた映像信号に応じて駆動電流を発光素子に供給して発光させる。
【００１２】
好ましくは前記サンプリング用トランジスタ及びスイッチングトランジスタは、一方がオンし更に他方がオンした時点で該映像信号の書込みを開始し、前記スイッチングトランジスタがオフした時点で書込みを終了する。又前記スイッチングトランジスタは、該サンプリング用トランジスタがオフした後、再びオンする。
【発明の効果】
【００１３】
本発明によれば、サンプリング用トランジスタの電流端（ドレイン）と駆動用トランジスタの制御端（ゲート）との間にスイッチングトランジスタを挿入している。換言すると、信号線と駆動用トランジスタのゲートの間に、サンプリング用トランジスタとスイッチングトランジスタを直列接続している。このサンプリング用トランジスタとスイッチングトランジスタを所定のシーケンスでオンオフ動作することにより、ノイズ原因となるカップリングが駆動用トランジスタのゲートに入らないようにしている。これにより、カップリングに起因する発光輝度のばらつきを抑制することが可能となり、ムラのない均一な画質の表示装置を得ることができる。
【発明を実施するための最良の形態】
【００１４】
以下図面を参照して本発明の実施の形態を詳細に説明する。図１は本発明にかかる表示装置の第１実施形態を示す全体的なブロック図である。図示するように、本表示装置は、基本的に画素アレイ部１とこれを駆動する回路部とを有する。画素アレイ部１は、列状に配された信号線ＳＬと、行状に配された第１走査線ＷＳと、各信号線ＳＬと各第１走査線ＷＳとの交差部に配された行列状の画素２と、第１走査線ＷＳと平行に配された第２走査線ＳＳとを有する。回路部は、各第１走査線ＷＳに順次第１制御パルスを供給する第１スキャナ（ライトスキャナ）４と、各第２走査線ＳＳに順次第２制御パルスを供給する第２スキャナ（補助スキャナ）６と、各信号線ＳＬに映像信号を供給する信号セレクタ（水平セレクタ）３とを有する。
【００１５】
本実施形態では、回路部は上述したライトスキャナ４、補助スキャナ６、水平セレクタ３の他に、第１補正用スキャナ７１、第２補正用スキャナ７２、ドライブスキャナ５を含んでいる。第１補正用スキャナ７１は走査線ＷＳと平行に配された走査線ＡＺ１を介して各画素２に接続している。第２補正用スキャナ７２は走査線ＷＳと平行に配されたさらに別の走査線ＡＺ２を介して各画素２に接続している。ドライブスキャナ５はやはり第１の走査線ＷＳと平行に配されたさらに別の走査線ＤＳを介して各画素２に接続している。
【００１６】
ライトスキャナ４はシフトレジスタからなり、外部から供給されるクロック信号ＷＳｃｋに応じて動作し、同じく外部から供給されるスタートパルスＷＳｓｐを順次転送することで、対応する走査線ＷＳに所定の制御信号を線順次で出力している。同様にドライブスキャナ５もシフトレジスタからなり、クロック信号ＤＳｃｋ及びスタートパルスＤＳｓｐに従って動作し、所定の制御信号を対応する走査線ＤＳに出力している。補助スキャナ６も同じくシフトレジスタからなり、外部から供給されるクロック信号ＳＳｃｋに応じて動作し、同じく外部から供給されるスタートパルスＳＳｓｐを順次転送することで、対応する走査線ＳＳにパルス状の制御信号（制御パルス）を線順次で出力している。同様に第一補正用スキャナ７１もクロック信号ＡＺ１ｃｋとスタートパルスＡＺ１ｓｐの入力を受けて動作する。第二補正用スキャナ７２もクロック信号ＡＺ２ｃｋとＡＺ２ｓｐの供給を外部から受けて、所定の制御信号を対応する走査線ＡＺ２に出力する。
【００１７】
図２−１は、図１に示した表示装置に組み込まれる画素回路の構成を示す回路図である。まず最初に、本発明の要部となる構成を抽出して説明する。即ち画素２は、少なくともサンプリング用トランジスタＴ１と、スイッチングトランジスタＴ６と、駆動用トランジスタＴ２と、発光素子ＥＬとを含む。サンプリング用トランジスタＴ１はその制御端（ゲート）が第１走査線ＷＳに接続し、一方の電流端（ソース）が信号線ＳＬに接続している。スイッチングトランジスタＴ６は、その制御端（ゲート）が第２走査線ＳＳに接続し、一方の電流端がサンプリング用トランジスタＴ１の他方の電流端（ドレイン）に接続している。駆動用トランジスタＴ２は、その制御端（ゲートＧ）がスイッチングトランジスタＴ６の他方の電流端に接続している。発光素子ＥＬはこの駆動用トランジスタＴ２の電流端に接続している。より具体的には、発光素子ＥＬは２端子型であり、そのアノードが駆動用トランジスタＴ２のソースＳに接続し、そのカソードが所定のカソード電位Ｖｃａｔに接続している。
【００１８】
かかる構成において、サンプリング用トランジスタＴ１とスイッチングトランジスタＴ６は、第１走査線ＷＳから供給される第１制御パルス及び第２走査線ＳＳから供給される第２制御パルスにそれぞれ応答して、所定のシーケンスでオンオフ動作し、信号線ＳＬから映像信号Ｖｓｉｇをサンプリングして駆動用トランジスタＴ２のゲートＧに書き込む。駆動用トランジスタＴ２は、書き込まれた映像信号Ｖｓｉｇに応じて駆動電流を発光素子ＥＬに供給して発光させる。
【００１９】
具体的には、サンプリング用トランジスタＴ１及びスイッチングトランジスタＴ６は、一方がオンしさらに他方がオンした時点で映像信号Ｖｓｉｇの書き込みを開始し、スイッチングトランジスタＴ６がオフした時点で書き込みを終了する。続いてサンプリング用トランジスタＴ１がオフした後、スイッチングトランジスタＴ６が再びオン状態に復帰する。かかる構成により、サンプリング用トランジスタＴ１のゲートから駆動用トランジスタＴ２のゲートＧに飛び込むカップリングを抑制することができる。
【００２０】
図２−１に示した画素２は、上述した基本的な構成要素に加え、さらに追加のスイッチングトランジスタＴ３，Ｔ４，Ｔ５と保持容量Ｃ１を備えている。スイッチングトランジスタＴ３はそのゲートが走査線ＤＳに接続し、一方の電流端が電源Ｖｃｃに接続している。他方の電流端は駆動用トランジスタＴ２のドレインに接続している。スイッチングトランジスタＴ４は、そのゲートが走査線ＡＺ２に接続し、一方の電流端が駆動用トランジスタＴ２のソースＳに接続し、他方の電流端が所定の電位Ｖｓｓに接続している。スイッチングトランジスタＴ５は、そのゲートが走査線ＡＺ１に接続し、一方の電流端が所定の電位Ｖｏｆｓに接続し、他方の電流端が駆動用トランジスタＴ２のゲートＧに接続している。保持容量Ｃ１は一端が駆動用トランジスタＴ２のゲートＧに接続し、他方が駆動用トランジスタＴ２のソースＳに接続している。
【００２１】
図２−２はサンプリング用トランジスタＴ１の構造を示す模式的な平面図及び断面図である。図示するように、このサンプリング用トランジスタはボトムゲート構造を有し、基板の上にＭｏからなるゲート電極Ｇが形成されている。その上にはゲート絶縁膜を介してチャネル領域ＣＨとなる半導体薄膜が形成されている。本例では、この半導体薄膜はアモルファスシリコン（ａ−Ｓｉ）である。チャネル領域ＣＨの上はストッパ（ＳＴＯ）で被覆されており、その上にソース電極Ｓ及びドレイン電極Ｄが金属アルミニウム（Ａｌ）で形成されている。ソース電極Ｓは信号線側に接続し、ドレイン電極Ｄは駆動用トランジスタＴ２のゲート側に接続している。
【００２２】
従来の表示装置のように、サンプリング用トランジスタＴ１のドレインＤを駆動用トランジスタＴ２のゲートＧに直結した構成とした場合、発光素子ＥＬの発光は、映像信号の書き込みを行った後、サンプリング用トランジスタＴ１をオフすることで行う。しかしながらこの場合には、サンプリング用トランジスタＴ１がオフするとき駆動用トランジスタＴ２のゲートＧに飛び込むカップリングのばらつきによって、駆動用トランジスタＴ２のゲート電圧Ｖｇｓにばらつきが生じてしまい、発光輝度のムラの原因となる。
【００２３】
このサンプリング用トランジスタＴ１がオフ時のカップリングは、駆動用トランジスタＴ２のゲートに接続するドレイン電極Ｄとサンプリング用トランジスタＴ１のゲート電極Ｇとの間の寄生容量に起因するところが大である。図２−２に示したアモルファスシリコンＴＦＴの場合、サンプリング用トランジスタＴ１のゲート金属（Ｍｏ）と駆動用トランジスタＴ２のゲート金属に接続するドレイン（Ａｌ）とは、Ｍｏ／ゲート絶縁膜／アモルファスシリコン／Ａｌと、Ｍｏ／ゲート絶縁膜／アモルファスシリコン／ＳＴＯ絶縁膜／Ａｌという２つの領域でオーバーラップしており、それぞれのレイヤーの線幅バラツキ、膜厚バラツキ、合わせズレ等によってその寄生容量は変化する。
【００２４】
この寄生容量をＣｗｓとし、そのバラツキをΔＣｗｓ、駆動用トランジスタＴ２のゲートから見える全ての容量の合成容量をＣｇとすると、サンプリング用トランジスタＴ１がオフする時のカップリングΔＶは式２で示す値となる。ここでＶｗｓはサンプリング用トランジスタＴ１がオフ時のサンプリング用トランジスタＴ１のオン電圧とオフ電圧の差分（電圧変化量）である。このΔＣｗｓによって前述のように駆動用トランジスタＴ２のゲートソース間電圧にバラツキが生じてしまい、発光輝度のバラツキの原因となる。
【数１】
2010039117.tif 000003
【００２５】
この現象の対策としてサンプリング用トランジスタＴ１の振幅Ｖｗｓを減らしてカップリング量を減らすという方法がある。しかし、サンプリング用トランジスタＴ１の振幅を減らすということはオン電圧を下げるかオフ電圧を上げるかのどちらかであり、オン電圧を下げると白の信号書込みが行えなくなる恐れがある。またオフ電圧を上げるとオフ時のリーク電流が大きくなり、ザラというような画質不良が現れてしまう。また、本例ではアモルファスシリコンについて説明したが、低温ポリシリコンにおいてもサンプリング用トランジスタＴ１の寄生容量による輝度バラツキの問題は存在する。
【００２６】
上述した問題点に対処するため、本発明では図２−１に示した通りの画素回路構成を採用している。即ち、サンプリング用トランジスタＴ１のドレインと駆動用トランジスタＴ２のゲート間に、新たにスイッチングトランジスタＴ６を接続している。このスイッチングトランジスタＴ６のゲートは、第１走査線ＷＳとは別に設けた第２走査線ＳＳに接続されている。ここでスイッチング用トランジスタＴ６は，サンプリング用トランジスタＴ１がオンして信号書き込みを開始した後、一定時間経過後にオフして信号書き込みを終了し、その後サンプリング用トランジスタＴ１をオフし、さらにスイッチングトランジスタＴ６をオン状態に復帰させている。これにより、サンプリング用トランジスタＴ１で発生するカップリングをスイッチングトランジスタＴ６で遮断しつつ、駆動用トランジスタＴ２のゲートＧに必要な映像信号を書き込むことができる。
【００２７】
図３は、図２−１に示した画素２の動作説明に供するタイミングチャートである。時間軸に沿って、各走査線ＷＳ、ＳＳ、ＡＺ１、ＡＺ２及びＤＳに印加されるパルス状の制御信号（制御パルス）の波形を表してある。全てのトランジスタＴ１，Ｔ６，Ｔ５，Ｔ４，Ｔ３はＮチャネル型なので、走査線ＷＳ，ＳＳ，ＡＺ１，ＡＺ２，ＤＳがそれぞれハイレベルのときオンし、ローベルのときオフする。従ってこのタイミングチャートは、各トランジスタＴ１，Ｔ６，Ｔ５，Ｔ４，Ｔ３のオンオフ状態も表してある。なおこのタイミングチャートは各制御信号ＷＳ，ＳＳ，ＡＺ１，ＡＺ２，ＤＳの波形と共に、駆動用トランジスタＴ２のゲートＧ及びソースＳの電位変化も表してある。ゲートＧとソースＳとの間に生じる電圧がゲート電圧Ｖｇｓであり、駆動用トランジスタＴ２のゲートＧに書き込まれる入力電圧になる。
【００２８】
図示するように、タイミングチャートは便宜的に期間（１）〜（８）に区切ってある。最初の発光期間（１）は前のフィールドに属する。発光期間（１）が終わって次のフィールドに入る。まず閾電圧補正のための準備期間（２）及び（３）があり、続いて閾電圧補正期間（４）があり、調整期間（５）の後、書き込み期間（６）及び（７）に進む。なおこの書き込み期間（６）及び（７）は、移動度補正期間（７）を含む。この後本フィールドの発光期間（８）となる。ここで発光期間（１）及び（８）では、駆動用トランジスタＴ２のソースＳ（接続ノード）は比較的高い電位にあり、発光素子ＥＬはオン状態となって発光している。これに対し期間（２）〜（７）は非発光期間であり、駆動用トランジスタＴ２のソースＳは比較的低い電位にあり、発光素子ＥＬは非発光状態にある。
【００２９】
図３のタイミングチャートで、特に本発明の要部となる書き込み期間（６，７）の動作を説明する。前述したように、この書き込み期間（６，７）は所定の補正期間（７）を含んでおり、その補正が終了する時点が丁度信号書き込みを終了する時点と一致している。
【００３０】
サンプリング用トランジスタＴ１とスイッチングトランジスタＴ６は直列に接続されているために信号を書き込むにはその両方のトランジスタがオン状態となる必要がある。また、オフ状態とするにはどちらかのトランジスタがオフとなればよい。まず、信号書込みにおいてスイッチングトランジスタＴ６はオン状態であるため、信号の書込みはサンプリング用トランジスタＴ１のオンによって決定される。サンプリング用トランジスタＴ１をオンして信号電圧を駆動用トランジスタのゲートに入力した後、Ｔ３をオンして移動度補正動作を開始する。
【００３１】
一定時間経過後、移動度補正動作終了時においてスイッチングトランジスタＴ６をオフする。この時スイッチングトランジスタＴ６の寄生容量によるカップリングが駆動用トランジスタＴ２のゲートに入力され、発光素子ＥＬは発光を開始する。スイッチングトランジスタＴ６をオフした後サンプリング用トランジスタＴ１をオフする。この時、スイッチングトランジスタＴ６がオフしているため、サンプリング用トランジスタＴ１のオフは駆動用トランジスタＴ２のゲートソース間電圧Ｖｇｓには影響を与えない。
【００３２】
最後にスイッチングトランジスタＴ６を再びオンする。この時サンプリング用トランジスタＴ１はオフしているので信号線の電圧が駆動用トランジスタのゲートに入力されることはない。スイッチングトランジスタＴ６をオンすることでスイッチングトランジスタＴ６の寄生容量によるカップリングが駆動用トランジスタＴ２のゲートに入力される。スイッチングトランジスタＴ６がオン時の振幅がスイッチングトランジスタＴ６がオフ時の振幅と同じであれば、このカップリング量はスイッチングトランジスタＴ６がオフ時のカップリングと同じ値であるため、スイッチングトランジスタＴ６がオフ時のカップリングは殆どキャンセルされることとなる。
【００３３】
これにより、スイッチングトランジスタＴ６がオフ時のカップリングバラツキをスイッチングトランジスタＴ６のオンによってキャンセルできるため、駆動用トランジスタＴ２のゲートソース間電圧のバラツキを軽減することができ、発光輝度のバラツキも軽減される。この結果、ムラのない均一な画質を得ることができる。
【００３４】
続いて図４〜図１１を参照して、図２−１に示した画素回路の動作を詳細に説明する。まず図４に示すように発光期間（１）では、トランジスタＴ３及びＴ６がオンした状態である。この時駆動用トランジスタＴ２は飽和領域で動作するように設定されているため、発光素子ＥＬに流れる駆動電流Ｉｄｓは、駆動用トランジスタＴ２のゲートＧ／ソースＳ間に印加される入力電圧Ｖｇｓに応じて、前述のトランジスタ特性式１に示された値を取る。
【００３５】
続いて図５に示すように準備期間（２）を経て準備期間（３）に入ると、トランジスタＴ３がオフになって発光が停止する一方、トランジスタＴ４とＴ５がオンする。これにより、駆動用トランジスタＴ２のゲートＧは所定の電位Ｖｏｆｓに充電され、ソースＳは所定の電位Ｖｓｓに充電される。よって駆動用トランジスタＴ２のゲート電圧ＶｇｓはＶｏｆｓ−Ｖｓｓという値をとる。ここで発光素子ＥＬをオフ状態とするため、発光素子ＥＬにかかるアノード電圧Ｖｅｌを、発光素子ＥＬの閾電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和よりも小さくなるように、ＶｏｆｓとＶｓｓの電圧を設定する。ここではソースＳの電位はＶｓｓに充電されている。このソースＳの電位が発光素子ＥＬのアノード電位Ｖｅｌとなっている。したがってこの準備期間（３）ではＶｓｓが、カソード電位Ｖｃａｔを基準とした閾電圧Ｖｔｈｅｌよりも大幅に低く設定されているため、発光素子ＥＬは逆バイアス状態となりオフしている。なおこの準備期間（３）では、トランジスタＴ５及びＴ４を同時にオンしているが、どちらか先にオンさせても良い。
【００３６】
図６に示すように閾電圧補正期間（４）に進むと、トランジスタＴ４をオフする一方、トランジスタＴ３をオン状態とする。これにより、接続ノード（ソースＳ）はＶｓｓから切り離される一方、電源Ｖｃｃ側に接続される。
【００３７】
図７は、図６に示した発光素子ＥＬをダイオード接続されたトランジスタＴｅｌと容量Ｃｅｌで表した等価回路図である。ここでＶｅｌ＜Ｖｃａｔ＋Ｖｔｈｅｌに設定されているため、発光素子ＥＬはオフ状態にあり、オフしている発光素子ＥＬを流れるリーク電流は、駆動用トランジスタＴ２が供給する出力電流よりもかなり小さい。したがって駆動用トランジスタＴ２が供給する電流はその大部分が保持容量Ｃ１と等価容量Ｃｅｌを充電するために使われる。
【００３８】
図８は、この充電過程を示すグラフである。横軸に時間をとり、縦軸に駆動用トランジスタＴ２のソース電圧（発光素子ＥＬのアノード電圧Ｖｅｌ）を示す。グラフから明らかなように、発光素子のアノード電圧Ｖｅｌは時間と共にＶｓｓからＶｏｆｓ−Ｖｔｈに向かって上昇していく。閾電圧補正期間（４）が終わった時点で、駆動用トランジスタＴ２のゲートＧ／ソースＳ間電圧ＶｇｓはＶｔｈ相当の値になる。この時Ｖｅｌ＝Ｖｏｆｓ−Ｖｔｈ＜Ｖｃａｔ＋Ｖｔｈｅｌの条件が保たれており、発光素子ＥＬは引き続きオフ状態に置かれている。
【００３９】
閾電圧補正期間（４）の後調整期間（５）に入り、スイッチングトランジスタＴ３及びスイッチングトランジスタＴ５をオフする。このスイッチングトランジスタＴ３をスイッチングトランジスタＴ５よりも先にオフすることで、駆動用トランジスタＴ２のゲート電圧Ｖｇｓの変動を抑えることが可能である。
【００４０】
続いて図９−１に示すように信号書き込み期間（６）に進むと、サンプリング用トランジスタＴ１がオンし、信号線ＳＬと駆動用トランジスタＴ２のゲートＧが電気的に接続状態となる。これにより信号線ＳＬから映像信号Ｖｓｉｇが駆動用トランジスタＴ２のゲートＧに書き込まれる。この時駆動用トランジスタＴ２のゲートＧ／ソースＳ間電圧Ｖｇｓは、以下の式のように表される。
Ｖｇｓ＝（Ｖｓｉｇ−Ｖｏｆｓ）×Ｃｅｌ／（Ｃｅｌ＋Ｃ１＋Ｃ２）＋Ｖｔｈ
ここでＣｅｌは発光素子の等価容量、Ｃ１は保持容量、Ｃ２は駆動用トランジスタＴ２の寄生容量である。ＣｅｌはＣ１及びＣ２に比べて大きいため、ゲート電圧ＶｇｓはほぼＶｓｉｇ＋Ｖｔｈとなる。但しＶｏｆｓは計算の都合上０Ｖに設定している。
【００４１】
続いて図９−２に示すように移動度補正期間（７）に進むと、サンプリング用トランジスタＴ１を引き続きオンした状態で、スイッチグトランジスタＴ３をオンする。この時駆動用トランジスタＴ２のソースＳの電位は依然として発光素子ＥＬの閾電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和を超えておらず、発光素子ＥＬはオフ状態に置かれている。よって発光素子ＥＬを流れるリーク電流は駆動用トランジスタＴ２が供給する電流よりもかなり少なく、駆動用トランジスタＴ２の出力電流はほとんど保持容量Ｃ１と等価容量Ｃｅｌを充電するために使われる。この時駆動用トランジスタＴ２に対する閾電圧補正動作は完了しているため、駆動用トランジスタＴ２が流す電流はもっぱら移動度μを反映したものとなる。具体的に言うと移動度μが大きい場合駆動用トランジスタＴ２の電流量が大きく、ソースＳの電位上昇も早い。逆に移動度μが小さい場合駆動用トランジスタＴ２の電流量が小さく、ソースＳの電位上昇は遅くなる。
【００４２】
図１０は、この移動度補正期間（７）におけるソースＳの電位上昇を示すグラフである。横軸に時間をとり、縦軸に駆動用トランジスタＴ２のソース電圧をとってある。グラフから明らかなように移動度μが大きいと保持容量Ｃ１に対する負帰還が大きくかかり、駆動用トランジスタＴ２のソースＳの電位上昇分が大きくなる。その分Ｖｇｓが圧縮されるため、駆動用トランジスタＴ２の電流供給能力が抑えられる。即ち移動度が大きいとその影響を抑制するように移動度補正機能が働く。逆に移動度μが小さい場合、ソース電位の上昇分が少なく、Ｖｇｓはそれほど圧縮されない。よって駆動用トランジスタＴ２の電流供給能力を確保することができる。この様に移動度補正期間（７）では駆動用トランジスタＴ２のＶｇｓが移動度μを反映して小さくなり、一定時間経過後完全に移動度μに対する補正がかかったＶｇｓとなる。
【００４３】
図１１に示すように発光期間（８）に進むと、スイッチングトランジスタＴ６をオフして、駆動用トランジスタＴ２のゲートＧを信号線ＳＬから切り離す。駆動用トランジスタＴ２のゲートＧ／ソースＳ間電圧Ｖｇｓは一定であるので、駆動用トランジスタＴ２は一定電流Ｉｄｓ´を発光素子ＥＬに流そうとする。アノード電圧Ｖｅｌは発光素子ＥＬに駆動電流Ｉｄｓ´が流れる電圧Ｖｘまで上昇し、発光素子ＥＬは実際に発光を開始する。ここで発光素子ＥＬは発光時間が長くなるとその電流／電圧特性は変化してしまう。そのため時間の経過と共にアノード電位（ソース電位）が変動する。しかしながら駆動用トランジスタＴ２のゲート／ソース間電圧Ｖｇｓは一定値に保たれているので、発光素子ＥＬに流れる電流Ｉｄｓ´は変化しない。よって発光素子ＥＬの電流／電圧特性が劣化しても、常に一定の電流Ｉｄｓ´が流れ続け、発光素子ＥＬの輝度が変化することはない。
【００４４】
この後サンプリング用トランジスタＴ１をオフし、その直後にスイッチングトランジスタＴ６をオン状態に復帰させる。これによりスイッチングトランジスタＴ６をオフしたときのカップリングばらつきは、同じスイッチングトランジスタＴ６をオン状態に復帰したときに生じるカップリングでキャンセルできるため、駆動用トランジスタＴ２のゲート電圧のばらつきを軽減することが可能となり、発光輝度のばらつきが軽減され、ムラのない均一な画質を得ることができる。
【００４５】
図１２は、図２−１に示した第１実施形態にかかる表示装置の動作シーケンスの別の例を示すタイミングチャートである。理解を容易にするため、図３に示したタイミングチャートと同様の表記を採用している。異なる点は、信号書き込みの開始タイミングを、サンプリング用トランジスタＴ１のオンではなく、スイッチングトランジスタＴ６のオンで規定していることである。換言すると、本例では信号書き込みをスイッチングトランジスタＴ６のオン／オフで決定している。本例においても、スイッチングトランジスタＴ６をオフして信号書き込みを終了した後、サンプリング用トランジスタＴ１をオフしさらにその後スイッチングトランジスタＴ６をオン状態に復帰している。これにより、駆動用トランジスタＴ２のゲートに加わるカップリングを実質的になくすことができる。
【００４６】
図１３は、本発明にかかる表示装置の第２実施形態の全体構成を示すブロック図である。理解を容易にするため、図１に示した第１実施形態と対応する部分には対応する参照番号を付してある。異なる点は、第１補正用スキャナ７１及び第２補正用スキャナ７２を除いて、周辺回路部の構成を簡略化したことである。
【００４７】
図１４は、図１３に示した第２実施形態の画素構成を示す回路図である。理解を容易にするため、図２−１に示した第１実施形態の画素回路と対応する部分には対応する参照番号を付してある。周辺回路部の構成を簡略化したことと対応して、画素２の構成も単純になっている。第１実施形態と比較して、３個のスイッチングトランジスタＴ３，Ｔ４，Ｔ５が除かれている。本画素回路２はサンプリング用トランジスタＴ１，駆動用トランジスタＴ２及びスイッチングトランジスタＴ６のみで構成している。
【００４８】
図１５は、図１４に示した第２実施形態にかかる画素の動作説明に供するタイミングチャートである。このタイミングチャートは画素の動作の遷移に合わせて期間を（１）〜（７）のように便宜的に区切ってある。当該フィールドに入る直前の期間（１）では発光素子ＥＬが発光状態にある。その後線順次走査の新しいフィールドに入ってまず最初の期間（２）で給電線ＤＳを第１電位Ｖｃｃから第２電位Ｖｓｓに切り換える。次の期間（３）に進み入力信号をＶｓｉｇからＶｏｆｓに切り換える。さらに次の期間（４）でサンプリングトランジスタＴ１をオンする。この期間（２）〜（４）で駆動用トランジスタＴ２のゲート電圧及び発光時におけるソース電圧を初期化する。その期間（２）〜（４）は閾電圧補正のための準備期間であり、駆動用トランジスタＴ２のゲートＧがＶｏｆｓに初期化される一方、ソースＳがＶｓｓに初期化される。続いて閾値補正期間（５）で実際に閾電圧補正動作が行われ、駆動用トランジスタＴ２のゲートＧとソースＳとの間に閾電圧Ｖｔｈに相当する電圧が保持される。実際にはＶｔｈに相当する電圧が、駆動用トランジスタＴ２のゲートＧとソースＳとの間に接続された保持容量Ｃ１に書き込まれることになる。この後書き込み期間／移動度補正期間（６）に進む。ここで映像信号の信号電位ＶｓｉｇがＶｔｈに足し込まれる形で保持容量Ｃ１に書き込まれると共に、移動度補正用の電圧ΔＶが保持容量Ｃ１に保持された電圧から差し引かれる。この書き込み期間／移動度補正期間（６）では、信号線ＳＬが信号電位Ｖｓｉｇにある時間帯にサンプリング用トランジスタＴ１を導通状態にする必要がある。この後発光期間（７）に進み、信号電位Ｖｓｉｇに応じた輝度で発光素子が発光する。その際信号電位Ｖｓｉｇは閾電圧Ｖｔｈに相当する電圧と移動度補正用の電圧ΔＶとによって調整されているため、発光素子ＥＬの発光輝度は駆動用トランジスタＴ２の閾電圧Ｖｔｈや移動度μのばらつきの影響を受けることはない。なお発光期間（７）の最初でブートストラップ動作が行われ、駆動用トランジスタＴ２のゲートＧ／ソースＳ間電圧Ｖｇｓを一定に維持したまま、駆動用トランジスタＴ２のゲート電位及びソース電位が上昇する。
【００４９】
本実施形態においては信号書込みと移動度補正を同時に行っているが、その動作はサンプリング用トランジスタＴ１のオンとスイッチングトランジスタＴ６のオフで決定しており、その後サンプリング用トランジスタＴ１をオフ、スイッチングトランジスタＴ６をオンする。本実施形態においてもスイッチングトランジスタＴ６がオフ時のカップリングバラツキをスイッチングトランジスタＴ６のオンによってキャンセルできるため、駆動用トランジスタＴ２のゲートソース間電圧のバラツキを軽減することができ、発光輝度のバラツキも軽減される。この結果、ムラのない均一な画質を得ることができることとなる。
【００５０】
引き続き図１６〜図２３を参照して、図１４に示した画素回路の動作を詳細に説明する。まず図１６に示したように発光期間（１）では、電源電位がＶｃｃにセットされ、サンプリング用トランジスタＴ１はオフしている。スイッチングトランジスタはオンしている。このとき駆動用トランジスタＴ２は飽和領域で動作するようにセットされているため、発光素子ＥＬに流れる駆動電流Ｉｄｓは駆動用トランジスタＴ２のゲートＧ／ソースＳ間に印加される電圧Ｖｇｓに応じて、前述したトランジスタ特性式１で示される値を取る。
【００５１】
続いて図１７に示すように準備期間（２），（３）に入ると給電線（電源ライン）の電位をＶｓｓにする。このときＶｓｓは発光素子ＥＬの閾電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和よりも小さくなるように設定している。即ちＶｓｓ＜Ｖｔｈｅｌ＋Ｖｃａｔであるので、発光素子ＥＬは消灯し、電源ライン側が駆動用トランジスタＴ２のソースとなる。このとき発光素子ＥＬのアノードはＶｓｓに充電される。
【００５２】
さらに図１８に示すように次の準備期間（４）に入ると、信号線ＳＬの電位がＶｏｆｓになる一方サンプリング用トランジスタＴ１がオンして、駆動用トランジスタＴ２のゲート電位をＶｏｆｓとする。この様にして発光時における駆動用トランジスタＴ２のソースＳ及びゲートＧが初期化され、このときのゲートソース間電圧ＶｇｓはＶｏｆｓ−Ｖｓｓの値となる。Ｖｇｓ＝Ｖｏｆｓ−Ｖｓｓは駆動用トランジスタＴ２の閾電圧Ｖｔｈよりも大きな値となるように設定されている。この様にＶｇｓ＞Ｖｔｈになるように駆動用トランジスタＴ２を初期化することで、次に来る閾電圧補正動作の準備が完了する。
【００５３】
続いて図１９に示すように閾電圧補正期間（５）に進むと、給電線ＤＳ（電源ライン）の電位がＶｃｃに戻る。電源電圧をＶｃｃとすることで発光素子ＥＬのアノードが駆動用トランジスタＴ２のソースＳとなり、図示のように電流が流れる。このとき発光素子ＥＬの等価回路は図示のようにダイオードＴｅｌと容量Ｃｅｌの並列接続で表される。アノード電位（即ちソース電位Ｖｓｓ）がＶｃａｔ＋Ｖｔｈｅｌよりも低いので、ダイオードＴｅｌはオフ状態にあり、そこに流れるリーク電流は駆動用トランジスタＴ２に流れる電流よりもかなり小さい。よって駆動用トランジスタＴ２に流れる電流はほとんどが保持容量Ｃ１と等価容量Ｃｅｌを充電するために使われる。充電が終わった後、サンプリング用トランジスタＴ１は一旦オフする。
【００５４】
図２０は図１９に示した閾電圧補正期間（５）における駆動用トランジスタＴ２のソース電圧の時間変化を表している。図示するように、駆動用トランジスタＴ２のソース電圧（即ち発光素子ＥＬのアノード電圧）は時間と共にＶｓｓから上昇する。閾電圧補正期間（５）が経過すると駆動用トランジスタＴ２はカットオフし、そのソースＳとゲートＧとの間の電圧ＶｇｓはＶｔｈとなる。このときソース電位はＶｏｆｓ−Ｖｔｈで与えられる。この値Ｖｏｆｓ−Ｖｔｈは依然としてＶｃａｔ＋Ｖｔｈｅｌよりも低くなっていれば、発光素子ＥＬは遮断状態にある。
【００５５】
次に図２１に示すように書き込み期間／移動度補正期間（６）に入ると、信号線ＳＬの電位をＶｏｆｓからＶｓｉｇに切り換えた後、サンプリング用トランジスタＴ１を再びオンする。このとき信号電位Ｖｓｉｇは階調に応じた電圧となっている。駆動用トランジスタＴ２のゲート電位はサンプリング用トランジスタＴ１をオンしているためＶｓｉｇとなる。一方ソース電位は電源Ｖｃｃから電流が流れるため時間と共に上昇していく。この時点でも駆動用トランジスタＴ２のソース電位が発光素子ＥＬの閾電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和を超えていなければ、駆動用トランジスタＴ２から流れる電流はもっぱら等価容量Ｃｅｌと保持容量Ｃ１の充電に使われる。このとき既に駆動用トランジスタＴ２の閾電圧補正動作は完了しているため、駆動用トランジスタＴ２が流す電流は移動度μを反映したものとなる。具体的に言うと移動度μが大きい駆動用トランジスタＴ２はこのときの電流量が大きく、ソースの電位上昇分ΔＶも大きい。逆に移動度μが小さい場合駆動用トランジスタＴ２の電流量が小さく、ソースの上昇分ΔＶは小さくなる。かかる動作により駆動用トランジスタＴ２のゲート電圧Ｖｇｓは移動度μを反映してΔＶだけ圧縮され、スイッチングトランジスタＴ６をオフして移動度補正期間（６）が完了した時点で完全に移動度μを補正したＶｇｓが得られる。
【００５６】
図２２は、上述した移動度補正期間（６）における駆動用トランジスタＴ２のソース電圧の時間的な変化を示すグラフである。図示するように駆動用トランジスタＴ２の移動度が大きいとソース電圧は速く上昇し、それだけＶｇｓが圧縮される。即ち移動度μが大きいとその影響を打ち消すようにＶｇｓが圧縮され、駆動電流が抑制できる。一方移動度μが小さい場合駆動用トランジスタＴ２のソース電圧はそれほど速く上昇しないので、Ｖｇｓも強く圧縮を受けることはない。したがって移動度μが小さい場合、駆動用トランジスタのＶｇｓは小さい駆動能力を補うように大きな圧縮がかからない。
【００５７】
図２３は発光期間（７）の動作状態を表している。この発光期間（７）ではスイッチングトランジスタＴ６をオフして発光素子ＥＬを発光させる。駆動用トランジスタＴ２のゲート電圧Ｖｇｓは一定に保たれており、駆動用トランジスタＴ２は前述した特性式に従って一定の電流Ｉｄｓ´を発光素子ＥＬに流す。発光素子ＥＬのアノード電圧（即ち駆動用トランジスタＴ２のソース電圧）は発光素子ＥＬにＩｄｓ´という電流が流れるため、Ｖｘまで上昇しこれがＶｃａｔ＋Ｖｔｈｅｌを超えた時点で発光素子ＥＬが発光する。発光素子ＥＬは発光時間が長くなるとその電流／電圧特性は変化してしまう。そのためソースＳの電位が変化する。しかしながら駆動用トランジスタＴ２のゲート電圧Ｖｇｓはブートストラップ動作により一定値に保たれているので、発光素子ＥＬに流れる電流Ｉｄｓ´は変化しない。よって発光素子ＥＬの電流／電圧特性が劣化しても、一定の駆動電流Ｉｄｓ´が常に流れていて、発光素子ＥＬの輝度が変化することはない。その後、サンプリングトランジスタＴ１をオフし、スイッチングトランジスタＴ６をオンする。
【００５８】
本発明にかかる表示装置は、図２４に示すような薄膜デバイス構成を有する。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスタ部（図では１個のＴＦＴを例示）、保持容量などの容量部及び有機ＥＬ素子などの発光部とを含む。基板の上にＴＦＴプロセスでトランジスタ部や容量部が形成され、その上に有機ＥＬ素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。
【００５９】
本発明にかかる表示装置は、図２５に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機ＥＬ素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部（画素マトリックス部）を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてももよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばＦＰＣ（フレキシブルプリントサーキット）を設けてもよい。
【００６０】
以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなど、電子機器の本体部に入力された、若しくは、電子機器の本体部内で生成した情報を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイ（表示部）に適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。
【００６１】
図２６は本発明が適用されたテレビであり、フロントパネル１２、フィルターガラス１３等から構成される映像表示画面１１を含み、本発明の表示装置をその映像表示画面１１に用いることにより作製される。
【００６２】
図２７は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部１５、表示部１６、コントロールスイッチ、メニュースイッチ、シャッター１９等を含み、本発明の表示装置をその表示部１６に用いることにより作製される。
【００６３】
図２８は本発明が適用されたノート型パーソナルコンピュータであり、本体２０には文字等を入力するとき操作されるキーボード２１を含み、本体カバーには画像を表示する表示部２２を含み、本発明の表示装置をその表示部２２に用いることにより作製される。
【００６４】
図２９は本発明が適用された携帯端末装置であり、左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体２３、下側筐体２４、連結部（ここではヒンジ部）２５、ディスプレイ２６、サブディスプレイ２７、ピクチャーライト２８、カメラ２９等を含み、本発明の表示装置をそのディスプレイ２６やサブディスプレイ２７に用いることにより作製される。
【００６５】
図３０は本発明が適用されたビデオカメラであり、本体部３０、前方を向いた側面に被写体撮影用のレンズ３４、撮影時のスタート／ストップスイッチ３５、モニター３６等を含み、本発明の表示装置をそのモニター３６に用いることにより作製される。
【図面の簡単な説明】
【００６６】
【図１】本発明にかかる表示装置の第１実施形態の全体構成を示すブロック図である。
【図２−１】図１に示した表示装置に形成される画素の構成を示す回路図である。
【図２−２】図２−１に示した画素回路に含まれるサンプリング用トランジスタの構成を示す模式図である。
【図３】図２−１に示した画素の動作説明に供するタイミングチャートである。
【図４】図２−１に示した画素の動作説明に供する模式図である。
【図５】同じく動作説明に供する模式図である。
【図６】同じく動作説明に供する模式図である。
【図７】同じく動作説明に供する模式図である。
【図８】同じく動作説明に供するグラフである。
【図９−１】同じく動作説明に供する模式図である。
【図９−２】同じく動作説明に供する模式図である。
【図１０】同じく動作説明に供するグラフである。
【図１１】同じく動作説明に供する模式図である。
【図１２】第１実施形態の変形例を示すタイミングチャートである。
【図１３】本発明にかかる表示装置の第２実施形態の全体構成を示すブロック図である。
【図１４】図１３に示した表示装置に形成される画素の構成を示す回路図である。
【図１５】図１４に示した画素の動作説明に供するタイミングチャートである。
【図１６】同じく図１４に示した画素の動作説明に供する模式図である。
【図１７】同じく動作説明に供する模式図である。
【図１８】同じく動作説明に供する模式図である。
【図１９】同じく動作説明に供する模式図である。
【図２０】同じく動作説明に供するグラフである。
【図２１】同じく動作説明に供する模式図である。
【図２２】同じく動作説明に供するグラフである。
【図２３】同じく動作説明に供する模式図である。
【図２４】本発明にかかる表示装置のデバイス構成を示す断面図である。
【図２５】本発明にかかる表示装置のモジュール構成を示す平面図である。
【図２６】本発明にかかる表示装置を備えたテレビジョンセットを示す斜視図である。
【図２７】本発明にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。
【図２８】本発明にかかる表示装置を備えたノート型パーソナルコンピューターを示す斜視図である。
【図２９】本発明にかかる表示装置を備えた携帯端末装置を示す模式図である。
【図３０】本発明にかかる表示装置を備えたビデオカメラを示す斜視図である。
【図３１】従来の表示装置の一例を示す回路図である。
【図３２】発光素子の電流／電圧特性を示すグラフである。
【図３３】従来の表示装置の他の例を示す回路図である。
【符号の説明】
【００６７】
１・・・画素アレイ部、２・・・画素、３・・・水平セレクタ、４・・・ライトスキャナ、５・・・ドライブスキャナ、６・・・補助スキャナ、Ｔ１・・・サンプリング用トランジスタ、Ｔ２・・・駆動用トランジスタ、Ｔ６・・・スイッチングトランジスタ、Ｃ１・・・保持容量、ＥＬ・・・発光素子、ＳＳ・・・走査線
【図１】
2010039117.tif 000004
【図２−１】
2010039117.tif 000005
【図２−２】
2010039117.tif 000006
【図３】
2010039117.tif 000007
【図４】
2010039117.tif 000008
【図５】
2010039117.tif 000009
【図６】
2010039117.tif 000010
【図７】
2010039117.tif 000011
【図８】
2010039117.tif 000012
【図９−１】
2010039117.tif 000013
【図９−２】
2010039117.tif 000014
【図１０】
2010039117.tif 000015
【図１１】
2010039117.tif 000016
【図１２】
2010039117.tif 000017
【図１３】
2010039117.tif 000018
【図１４】
2010039117.tif 000019
【図１５】
2010039117.tif 000020
【図１６】
2010039117.tif 000021
【図１７】
2010039117.tif 000022
【図１８】
2010039117.tif 000023
【図１９】
2010039117.tif 000024
【図２０】
2010039117.tif 000025
【図２１】
2010039117.tif 000026
【図２２】
2010039117.tif 000027
【図２３】
2010039117.tif 000028
【図２４】
2010039117.tif 000029
【図２５】
2010039117.tif 000030
【図２６】
2010039117.tif 000031
【図２７】
2010039117.tif 000032
【図２８】
2010039117.tif 000033
【図２９】
2010039117.tif 000034
【図３０】
2010039117.tif 000035
【図３１】
2010039117.tif 000036
【図３２】
2010039117.tif 000037
【図３３】
2010039117.tif 000038