(57)【要約】【課題】許容電力と挿入損出との特性を両立させるとともに、アンテナスイッチ回路の小型化を可能とし、且つスイッチング状態の更なる安定化を図ることができるようにする。【解決手段】本発明によるアンテナスイッチ回路は、送信ポートとアンテナポートとの間に直列に接続された直列トランジスタ回路と、前記送信ポートと前記アンテナポートとの間に並列に接続された並列トランジスタ回路と、前記送信ポートと前記並列トランジスタ回路との間に設けられ、インピーダンス変換を行うことによって、前記送信ポートから入力された送信信号の電圧振幅を所定の変換比率で縮小するインピーダンス変換回路とを備え、前記インピーダンス変換回路は、前記並列トランジスタ回路に出力される端子間電圧が当該並列トランジスタ回路の閾値以下となるように前記所定の変換比率が設定されていることを特徴とする。【選択図】図６
2010219955.tif 000002
【特許請求の範囲】
【請求項１】
送信ポートとアンテナポートとの間に直列に接続された直列トランジスタ回路と、
前記送信ポートと前記アンテナポートとの間に並列に接続された並列トランジスタ回路と、
前記送信ポートと前記並列トランジスタ回路との間に設けられ、インピーダンス変換を行うことによって、前記送信ポートから入力された送信信号の電圧振幅を所定の変換比率で縮小するインピーダンス変換回路とを備え、
前記インピーダンス変換回路は、前記並列トランジスタ回路に出力される端子間電圧が当該並列トランジスタ回路の閾値以下となるように前記所定の変換比率が設定されている
ことを特徴とするアンテナスイッチ回路。
【請求項２】
整合回路を伴う電力増幅器を備え、
前記整合回路を除いた前記電力増幅器部分と複合化されたインピーダンス変換回路が、送信ポートと並列トランジスタ回路との間に設けられ、
前記整合回路が直列トランジスタ回路の出力側に設けられている
請求項１記載のアンテナスイッチ回路。
【請求項３】
インピーダンス変換回路は、トランスを用いて構成されている
請求項１又は請求項２記載のアンテナスイッチ回路。
【請求項４】
インピーダンス変換回路は、バランを用いて構成されている
請求項１又は請求項２記載のアンテナスイッチ回路。
【請求項５】
インピーダンス変換回路は、マイクロストリップ線路を用いて構成されている
請求項１又は請求項２記載のアンテナスイッチ回路。
【請求項６】
インピーダンス変換回路は、インダクタンスとキャパシタンスとを含む整合回路を用いて構成されている
請求項１又は請求項２記載のアンテナスイッチ回路。
【請求項７】
アンテナの接続先を送信ポート又は受信ポートに切り換えるアンテナスイッチ回路を備え、
前記アンテナスイッチ回路は、
送信ポートとアンテナポートとの間に直列に接続された直列トランジスタ回路と、
前記送信ポートと前記アンテナポートとの間に並列に接続された並列トランジスタ回路と、
前記送信ポートと前記並列トランジスタ回路との間に設けられ、インピーダンス変換を行うことによって、前記送信ポートから入力された送信信号の電圧振幅を所定の変換比率で縮小するインピーダンス変換回路とを含み、
前記インピーダンス変換回路は、前記並列トランジスタ回路に出力される端子間電圧が当該並列トランジスタ回路の閾値以下となるように前記所定の変換比率が設定されている
ことを特徴とする通信端末。
【請求項８】
アンテナスイッチ回路は、整合回路を伴う電力増幅器を含み、
前記整合回路を除いた前記電力増幅器部分と複合化されたインピーダンス変換回路が、送信ポートと並列トランジスタ回路との間に設けられ、
前記整合回路が直列トランジスタ回路の出力側に設けられている
請求項７記載の通信端末。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アンテナの接続先を送信ポート又は受信ポートに切り換えるアンテナスイッチ回路に関する。また、本発明は、アンテナスイッチ回路を搭載した通信端末に関する。
【背景技術】
【０００２】
携帯電話機では、近年、ＷＣＤＭＡとＧＳＭとの２つのシステムを搭載したデュアルモード（ＤｕａｌＭｏｄｅ）の方式のものが主流となりつつある。この場合、ＧＳＭのシステムを用いる場合には、高出力であるため、アンテナスイッチ回路において、許容電力と挿入損出特性との２つの特性を両立させることが重要になってきている。
【０００３】
また、アンテナスイッチ回路に関連する技術が、例えば、特許文献１に記載されている。特許文献１には、アンテナ端子、受信端子及び送信端子とスイッチ回路との間にそれぞれインピーダンス変換回路を設けた信号切換えスイッチが記載されている。そして、スイッチ回路からインピーダンス変換回路をみたときにインピーダンスが、アンテナ端子、受信端子及び送信端子からインピーダンス変換回路をみたときのインピーダンスよりも小さくなるようにすることによって、スイッチ回路内部を伝搬する信号電力の電圧波の振幅を小さくしている。そのように構成することによって、大電力の信号を入力した場合においても、ある程度スイッチング状態を安定に保ち、最大伝送可能電力を向上させている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−９３４７１号公報（段落００３７−００３８、図４）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
アンテナスイッチ回路において、一般に、次のような課題がある。例えば、ＧＳＭ９００を用いる場合、出力が最大約＋３５ｄＢｍとなり、５０Ω負荷では約±１７．８Ｖの電圧振幅となる。この大きな電圧振幅に耐え得るために、アンテナスイッチ回路においてＦＥＴを多段接続することが行われている。そのため、アンテナスイッチ回路を小型化することができない。なお、一般に、アンテナスイッチ回路で発生する非線形歪はオフしているＦＥＴの容量が原因となっており、オフ容量を低減させることでＦＥＴの線形性を確保できると知られている。
【０００６】
また、例えば、アンテナスイッチ回路において良好な特性を得るために、アンテナスイッチ回路に昇圧回路を搭載することが行われている。このことからも、アンテナスイッチ回路を小型化することができない。
【０００７】
図７は、アンテナスイッチ回路のＳＰＤＴ（Single Pole Double Throw）の概要を示す説明図である。アンテナスイッチ回路では、高出力システムに対応するために、図７に示すように、ＦＥＴ９１，９２を多段接続することが行われている。そのように、１個あたりのＦＥＴにかかるドレインソース間電圧を分圧することによって、ゲートソース電圧を分圧し、最大許容電力を向上させている。
【０００８】
しかしながら、ＦＥＴを多段接続すると、通過ロスを生じたり、オフ容量やチップ面積の増加を招いてしまう。また、更に多段接続しても、通信システムの電源電圧では、電圧振幅を並列ＦＥＴ９１の閾値以下に抑えることができない場合があり、最大許容電力が制限されてしまう。
【０００９】
上記のような最大許容電力の制限等の不都合を改善するために、図７に示すように、アンテナスイッチ回路において、別途昇圧回路９３を用いて論理回路９４の出力を増幅することが行われている。そのように構成することによって、通信システムの電源電圧よりもＦＥＴに印加されるゲート電位の方を大きくすることができ、ゲートソース間電圧を大きく保つことできる。従って、高出力の電圧振幅においても、並列ＦＥＴ９１の閾値以下で動作することを可能とし、並列ＦＥＴ９１がオフ状態となり且つ直列ＦＥＴ９２がオン状態となる状態を確実に保つようにしている。
【００１０】
しかしながら、昇圧回路９３を設けるようにすると、アンテナスイッチ回路内に大規模なチップ面積を必要とするので、微細化が困難となり、コスト増加に影響を与える。また、昇圧回路は発振回路を内蔵しているので、不要なスプリアスを発生し、通信システムの受信特性に影響を与えてしまう。さらに、昇圧回路９３分の消費電流が生じ、消費電流の増加を招いてしまう。
【００１１】
特許文献１に記載された関連技術を用いれば、インピーダンス変換回路を設けることによって、大電力の信号を入力した場合におけるスイッチング状態の安定化や最大伝送可能電力の向上をある程度確保することができる。しかし、特許文献１には、高出力の電圧振幅においても信号切換えスイッチにおける並列ＦＥＴの閾値以下で動作可能とするように構成することは開示されておらず、必ずしもスイッチング状態を安定化できるとはかぎらない。
【００１２】
そこで、本発明は、許容電力と挿入損出との特性を両立させるとともに、アンテナスイッチ回路の小型化を可能とし、且つスイッチング状態の更なる安定化を図ることができるアンテナスイッチ回路及び通信端末を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明によるアンテナスイッチ回路は、送信ポートとアンテナポートとの間に直列に接続された直列トランジスタ回路と、送信ポートとアンテナポートとの間に並列に接続された並列トランジスタ回路と、送信ポートと並列トランジスタ回路との間に設けられ、インピーダンス変換を行うことによって、送信ポートから入力された送信信号の電圧振幅を所定の変換比率で縮小するインピーダンス変換回路とを備え、インピーダンス変換回路は、並列トランジスタ回路に出力される端子間電圧が当該並列トランジスタ回路の閾値以下となるように所定の変換比率が設定されていることを特徴とする。
【００１４】
本発明による通信端末は、アンテナの接続先を送信ポート又は受信ポートに切り換えるアンテナスイッチ回路を備え、アンテナスイッチ回路は、送信ポートとアンテナポートとの間に直列に接続された直列トランジスタ回路と、送信ポートとアンテナポートとの間に並列に接続された並列トランジスタ回路と、送信ポートと並列トランジスタ回路との間に設けられ、インピーダンス変換を行うことによって、送信ポートから入力された送信信号の電圧振幅を所定の変換比率で縮小するインピーダンス変換回路とを含み、インピーダンス変換回路は、並列トランジスタ回路に出力される端子間電圧が当該並列トランジスタ回路の閾値以下となるように所定の変換比率が設定されていることを特徴とする。
【発明の効果】
【００１５】
本発明によれば、許容電力と挿入損出との特性を両立させるとともに、アンテナスイッチ回路の小型化を可能とし、且つスイッチング状態の更なる安定化を図ることができる。
【図面の簡単な説明】
【００１６】
【図１】本発明によるＳＰＤＴアンテナスイッチ回路の構成の一例を示すブロック図である。
【図２】図１に示すＳＰＤＴアンテナスイッチ回路が搭載するインピーダンス変換回路の動作原理を説明するための説明図である。
【図３】並列ＦＥＴに入力されるゲートソース間電圧ＶＧＳ２を説明するための説明図である。
【図４】直列ＦＥＴ１のゲートソース間電圧ＶＧＳ１を説明するための説明図である。
【図５】第２の実施形態におけるＳＰＤＴアンテナスイッチ回路の構成の一例を示すブロック図である。
【図６】ＳＰＤＴアンテナスイッチ回路の最小の構成例を示すブロック図である。
【図７】アンテナスイッチ回路のＳＰＤＴの概要を示す説明図である。
【発明を実施するための形態】
【００１７】
実施形態１．
以下、本発明の第１の実施形態を図面を参照して説明する。図１は、本発明によるＳＰＤＴアンテナスイッチ回路の構成の一例を示すブロック図である。本実施形態において、ＳＰＤＴアンテナスイッチ回路は、例えば、アンテナポート（ＡＮＴポート）の接続先を送信ポート（Ｔｘポート）側又は受信ポート（Ｒｘポート）側に切り換えるために用いられる。なお、本実施形態では、１つのアンテナポートと２つの送受信ポートとの接続を切り替えるＳＰＤＴ型のアンテナスイッチ回路の場合を説明するが、本発明は、ＳＰＤＴ型以外のアンテナスイッチ回路にも適用可能である。例えば、本発明は、複数のアンテナポートや３以上の送受信ポートを備えたシステムにおいて、アンテナポートと送受信ポートとの間の接続を切り替えるｎＰｎＴ型のアンテナスイッチ回路にも適用可能である。
【００１８】
本実施の形態では、ＳＰＤＴアンテナスイッチ回路は、例えば、ＷＣＤＭＡやＧＳＭ等のシステムを搭載した携帯電話機等の携帯端末に適用されるものとする。なお、ＳＰＤＴアンテナスイッチ回路は、携帯電話機にかぎらず、例えば、ＷＬＡＮ通信端末や、Ｂｌｕｅｔｏｏｔｈ等の通信手段を用いた携帯端末通信装置等の通信端末に適用されてもよい。
【００１９】
図１に示すように、ＳＰＤＴアンテナスイッチ回路において、Ｔｘポート側にはインピーダンス変換回路３が接続されている。インピーダンス変換回路３は、コンデンサ等の回路素子を含み、Ｔｘポート側からＳＰＤＴアンテナスイッチ回路側に直流電流を直接流さないように構成されている。また、インピーダンス変換回路３は、隣接して配置される電界効果トランジスタ（ＦＥＴ）１，２がバイアス可能に構成されている。なお、本実施形態では、ＳＰＤＴアンテナスイッチ回路内において、Ｔｘポート及びＲｘポートとＡＮＴポートとの間にそれぞれ並列接続されたＦＥＴ１，１１を並列ＦＥＴという。また、Ｔｘポート及びＲｘポートとＡＮＴポートとの間にそれぞれ直列接続されたＦＥＴ２，１０を直列ＦＥＴという。
【００２０】
また、インピーダンス変換回路３には、並列ＦＥＴ１のソース電極及び直列ＦＥＴ２のソース電極が接続されている。インピーダンス変換回路３は、Ｔｘポートと並列ＦＥＴ１との間に設けられ、インピーダンス変換を行うことによって、Ｔｘポートから入力された送信信号の電圧振幅を所定の変換比率で縮小する機能を備える。なお、本実施形態では、インピーダンス変換回路３は、並列ＦＥＴ１に出力されるゲートソース間電圧が並列ＦＥＴ１の閾値以下となるように変換比率が設定されている。
【００２１】
また、それらのＦＥＴ１，２のソース電極及びドレイン電極には、バイアス抵抗を介して同電位の電圧がバイアスされており、直流的に安定している。また、並列ＦＥＴ１のドレイン電極は、コンデンサを介して高周波的に接地されている。
【００２２】
また、並列ＦＥＴ１及び直列ＦＥＴ２のゲート電極には、それぞれ、論理回路５から発生する制御電圧ＶＣＴ１及びＶＣＴ２が、ゲート抵抗を介して印加される。また、並列ＦＥＴ１及び直列ＦＥＴ２のゲートとソースとの間には、それぞれ、ゲートソース電圧ＶＧＳ１及びＶＧＳ２が印加される。また、並列ＦＥＴ１に印加される制御電圧ＶＣＴ１は、Ｒｘポート側に接続される直列ＦＥＴ１０のゲート電極にも印加される。また、直列ＦＥＴ２に印加される制御電圧ＶＣＴ２は、Ｒｘポート側に接続される並列ＦＥＴ１１にも印加される。そして、そのような接続状態及び制御電圧の印加状態によって、各々のＦＥＴの動作状態の同期がとれているものとする。
【００２３】
さらに、直列ＦＥＴ２のドレイン電極とアンテナポート（ＡＮＴポート）との間には、インピーダンス変換回路４が配置され、携帯端末が搭載するＷＣＤＭＡやＧＳＭ等のシステムの負荷インピーダンス１２とインピーダンス整合される。すなわち、本実施形態では、インピーダンス変換回路３によって電圧振幅が縮小された送信信号が並列ＦＥＴ１及び直列ＦＥＴ２に入力されるのであるから、直列ＦＥＴ２からの出力側に、元の電圧振幅レベルに戻すためのインピーダンス変換回路４が必要となる。
【００２４】
また、Ｒｘポート側についても、同様に、直列ＦＥＴ１０及び並列ＦＥＴ１１のソース電極が、それぞれＲｘポートに接続されている。また、それらのＦＥＴ１０，１１のソース電極及びドレイン電極には、バイアス抵抗を介して同電位の電圧がバイアスされており、直流的に安定している。また、並列ＦＥＴ１１のドレイン電極は、コンデンサを介して高周波的に接地されている。さらに、直列ＦＥＴ１０のドレイン電極は、アンテナポート（ＡＮＴポート）に接続されている。
【００２５】
以上に説明したように、ＳＰＤＴアンテナスイッチ回路は構成される。なお、本実施形態で示した構成にかぎらず、例えば、ＦＥＴはゲート電極に対して対称構造であるので、図１に示すＳＰＤＴアンテナスイッチ回路において、ソース電極とドレイン電極とを逆に配置して構成するようにしてもよい。
【００２６】
また、ＳＰＤＴアンテナスイッチ回路において、ＦＥＴとして、Ｎ型（Ｎｃｈ）のＦＥＴを用いてもよく、Ｐ型（Ｐｃｈ）のＦＥＴを用いてもよい。また、本実施形態では、各ＦＥＴ１，２，１０，１１を単体で構成する場合を示したが、各ＦＥＴ１，２，１０，１１を複数のＦＥＴを用いて多段に接続した構造としてもよい。
【００２７】
また、本実施形態では、インピーダンス変換回路３，４として、コンデンサ等の回路素子を用いて構成される回路を用いる場合を示したが、ＳＰＤＴアンテナスイッチ回路が搭載するインピーダンス変換回路は、本実施形態で示したものにかぎられない。例えば、ＳＰＤＴアンテナスイッチ回路は、バラン（平衡・不平衡変換器）や、トランス、インダクタンスＬとキャパシタンスＣとで構成されるＬＣ整合回路、マイクロストリップ線路を用いて構成されたインピーダンス変換回路３，４を搭載していてもよい。
【００２８】
次に、動作について説明する。図２は、図１に示すＳＰＤＴアンテナスイッチ回路が搭載するインピーダンス変換回路３の動作原理を説明するための説明図である。図２に示すように、インピーダンス変換回路３には、例えば、ＷＣＤＭＡやＧＳＭ等のシステムから高出力の送信信号が入力される。図２に示す例では、インピーダンス変換回路３は、例えば、電圧振幅をｎ：１に変換するトランスを用いて構成されている。そして、インピーダンス変換回路３は、入力した高出力の送信信号をインピーダンス変換し、電圧振幅を１／ｎに変換した信号を出力する。
【００２９】
理想な状態を仮定し変換ロスを０とすると、変換後の送信信号の電流振幅はｎ倍となり、電力が変動しないように保存される。インピーダンス変換回路３によって電圧振幅が１／ｎに変換された送信信号は、図１に示す直列ＦＥＴ２及び並列ＦＥＴ１のソース電極に入力される。
【００３０】
本実施形態では、インピーダンス変換回路３として、適切な変換比率ｎを有する回路を用いるものとし、図３に示すように、並列ＦＥＴ１に入力されるゲートソース間電圧ＶＧＳ１を常にＦＥＴの閾値以下に抑えることが可能であるとする。そのため、並列ＦＥＴ１のオフ状態を確実に保つことができる。従って、並列ＦＥＴ１がオン状態にならないので、送信信号がグランド（ＧＮＤ）に漏れることのない伝送モードを保つことができ、挿入損出を改善することができる。
【００３１】
また、本実施形態では、並列ＦＥＴ１のゲートソース間電圧を大きく（すなわち、ゲートとソースとの間の電位差を大きく）することができる。従って、ゲート直下におけるチャネルが完全に空乏化されることにより、確実なオフ容量の低減を図ることができる。また、高出力の送信信号が入力された場合であっても、オフ容量が電圧によって変動することを抑制することができる。すなわち、オフ容量の線形性を高めることができる。よって、オフ容量の低減により容量損失を低減することができ、オフ容量の線形性が向上することによりＩＭＤ（Inter Modulation Distortion ）や高調波歪の発生を抑制することができる。
【００３２】
逆に、図４に示すように、直列ＦＥＴ２のゲートソース間電圧ＶＧＳ２については、常にＦＥＴの閾値以上となるように印加することが可能となり、直列ＦＥＴ２のオン状態を確実に保つことができる。従って、直列ＦＥＴ２がオフ状態にならないので、ドレインソース間のオン抵抗が電圧によって変動することを抑制することができ、送信信号入力時における挿入損出を改善することがでえきる。
【００３３】
以上に説明したように、本実施形態によれば、ＳＰＤＴアンテナスイッチ回路において、Ｔｘポート側のＦＥＴ１，２の入出力の両側にインピーダンス変換回路３を備える。そのように構成することによって、高出力の送信信号が入力された場合であっても、ＦＥＴ１，２に入力される信号の電圧振幅が変換されるので、ＦＥＴの閾値電圧以下で安定に動作させることができる。さらに、インピーダンス変換回路４を設けることによって、ＷＣＤＭＡやＧＭＳ等のシステムのインピーダンスに戻すことができ、通常の電圧振幅の送信信号を得ることができる。そのため、携帯端末等が搭載する通信システムのアンテナスイッチ回路において、高出力な通信システムを用いる場合であっても、昇圧回路を不要とすることができ、ＦＥＴで発生する非線形歪を抑え、低挿入損出を確保することができる。
【００３４】
すなわち、本実施形態によれば、ＳＰＤＴアンテナスイッチ回路において、昇圧回路を必要とすることなく構成できるので、チップ面積を抑えることができ、小型化且つ低コスト化を実現することができる。また、昇圧回路を必要としていないので、不要なスプリアスを抑えることができるとともに、消費電流を抑えることができる。
【００３５】
また、本実施形態によれば、ＦＥＴを必要以上に多段接続することなく構成できるので、挿入損出を抑えることができる。また、ＦＥＴを必要以上に多段接続することなく構成できるので、チップ面積を抑えることができ、小型化且つ低コスト化を実現することができる。
【００３６】
従って、許容電力と挿入損出との特性を両立させるとともに、ＳＰＤＴアンテナスイッチ回路の小型化を可能とし、且つスイッチング状態の更なる安定化を図ることができる。
【００３７】
実施形態２．
次に、本発明の第２の実施形態を図面を参照して説明する。図５は、第２の実施形態におけるＳＰＤＴアンテナスイッチ回路の構成の一例を示すブロック図である。本実施形態では、図５に示すように、ＳＰＤＴアンテナスイッチ回路の基本的構成は第１の実施形態と同様であるが、インピーダンス変換回路を電力増幅器（以下、パワーアンプという。）と複合化して構成している。なお、図５に示す例では、インピーダンス変換回路がコンデンサを用いて実現されている場合が示されている。
【００３８】
本実施形態では、ＳＰＤＴアンテナスイッチ回路には、パワーアンプが搭載されている。一般に、パワーアンプを用いる場合、パワーアンプ本体部分と出力整合を行うための出力整合回路とがセットで用いられることが多い。本実施形態では、図５に示すように、ＳＰＤＴアンテナスイッチ回路において、出力整合回路４２を除いたパワーアンプ４１部分のみがＴｘポート側に接続されている。
【００３９】
出力制御回路４２を除いたパワーアンプ４１部分のみの場合、パワーアンプ４１の出力インピーダンスは、本来、電力を取り出すために低い値となっている。そのため、パワーアンプ４１が出力する信号の出力電圧振幅も最大で電源電圧の約２倍程度である。従って、本実施形態では、アンテナスイッチ回路のＦＥＴ１，２に印加するゲートソース間電圧をパワーアンプ４１が出力する信号の出力振幅に合わせるようにし、且つＦＥＴ１，２通過後の直列ＦＥＴ２の出力側にパワーアンプ４１の整合回路４２を配置している。そのように構成することによって、ＳＰＤＴアンテナスイッチ回路において、パワーアンプ４１の出力整合回路４２を代用することによって、第１の実施形態で示したインピーダンス変換回路４を設ける必要をなくすことができ、パワーアンプを用いた場合のＳＰＤＴアンテナスイッチ回路のコストを低減させることができる。
【００４０】
以上に説明したように、本実施形態によれば、第１の実施形態で示した効果に加えて、パワーアンプ４１の出力整合回路４２を代用することによって、インピーダンス変換回路４を設ける必要をなくすことができ、パワーアンプを用いた場合のＳＰＤＴアンテナスイッチ回路のコストを低減させることができる。
【００４１】
次に、本発明によるＳＰＤＴアンテナスイッチ回路の最小構成について説明する。図６は、ＳＰＤＴアンテナスイッチ回路の最小の構成例を示すブロック図である。図６に示すように、ＳＰＤＴアンテナスイッチ回路は、最小の構成要素として、直列ＦＥＴ２と、並列ＦＥＴ１と、インピーダンス変換回路３とを含む。
【００４２】
ＳＰＤＴアンテナスイッチ回路において、直列ＦＥＴ２は、ＴｘポートとＡＮＴポートとの間に直列に接続される。また、並列ＦＥＴ１は、ＴｘポートとＡＮＴポートとの間に並列に接続される。また、インピーダンス変換回路３は、Ｔｘポートと並列ＦＥＴ１との間に設けられ、インピーダンス変換を行うことによって、Ｔｘポートから入力された送信信号の電圧振幅を所定の変換比率で縮小する機能を備える。また、インピーダンス変換回路３は、並列ＦＥＴ１に出力される端子間電圧が当該並列ＦＥＴ１の閾値以下となるように所定の変換比率が設定されている。
【００４３】
図６に示す最小構成のＳＰＤＴアンテナスイッチ回路によれば、許容電力と挿入損出との特性を両立させるとともに、ＳＰＤＴアンテナスイッチ回路の小型化を可能とし、且つスイッチング状態の更なる安定化を図ることができる。
【００４４】
なお、上記に示した各実施形態では、以下の（１）〜（６）に示すようなアンテナスイッチ回路の特徴的構成が示されている。
【００４５】
（１）アンテナスイッチ回路（例えば、ＳＰＤＴアンテナスイッチ回路）は、送信ポート（例えば、Ｔｘポート）とアンテナポート（例えば、ＡＮＴポート）との間に直列に接続された直列トランジスタ回路（例えば、直列ＦＥＴ２）と、送信ポートとアンテナポートとの間に並列に接続された並列トランジスタ回路（例えば、並列ＦＥＴ１）と、送信ポートと並列トランジスタ回路との間に設けられ、インピーダンス変換を行うことによって、送信ポートから入力された送信信号の電圧振幅を所定の変換比率（例えば、ｎ：１）で縮小するインピーダンス変換回路（例えば、インピーダンス変換回路３）とを備え、インピーダンス変換回路は、並列トランジスタ回路に出力される端子間電圧（例えば、ゲートソース間電圧ＶＧＳ１）が当該並列トランジスタ回路の閾値以下となるように所定の変換比率が設定されていることを特徴とする。
【００４６】
（２）また、アンテナスイッチ回路は、整合回路（例えば、出力整合回路４２）を伴う電力増幅器（例えば、パワーアンプ４１）を備え、整合回路を除いた電力増幅器部分と複合化されたインピーダンス変換回路が、送信ポートと並列トランジスタ回路との間に設けられ、整合回路が直列トランジスタ回路の出力側に設けられているように構成されていてもよい。
【００４７】
（３）また、アンテナスイッチ回路において、インピーダンス変換回路は、トランスを用いて構成されていてもよい。
【００４８】
（４）また、アンテナスイッチ回路において、インピーダンス変換回路は、バランを用いて構成されていてもよい。
【００４９】
（５）また、アンテナスイッチ回路において、インピーダンス変換回路は、マイクロストリップ線路を用いて構成されていてもよい。
【００５０】
（６）また、アンテナスイッチ回路において、インピーダンス変換回路は、インダクタンスとキャパシタンスとを含む整合回路（例えば、ＬＣ整合回路）を用いて構成されていてもよい。
【産業上の利用可能性】
【００５１】
本発明は、例えば、ＷＣＤＭＡやＧＳＭ等のシステムを搭載した携帯電話機等の携帯端末に適用される。また、本発明は、例えば、ＷＬＡＮ通信端末や、Ｂｌｕｅｔｏｏｔｈ等の通信手段を用いた携帯端末通信装置等の通信端末に適用される。
【符号の説明】
【００５２】
１，１１  並列ＦＥＴ
２，１０  直列ＦＥＴ
３，４  インピーダンス変換回路
５  論理回路
１２  負荷インピーダンス
４１  電力増幅器
４２  出力整合回路
【図１】
2010219955.tif 000003
【図２】
2010219955.tif 000004
【図３】
2010219955.tif 000005
【図４】
2010219955.tif 000006
【図５】
2010219955.tif 000007
【図６】
2010219955.tif 000008
【図７】
2010219955.tif 000009