(57)【要約】【課題】平坦性の良好な絶縁膜を所望の膜厚に精度良く且つ容易に形成可能な半導体装置の製造方法を提供すること。【解決手段】複数の凸パターンが配置された半導体基板上に第１の絶縁膜を堆積する第１の工程と、凸パターンの上面に対応した領域の第１の絶縁膜を凸パターンの上面をストッパとして異方性エッチングにより除去し、凸パターンを露出させるとともに第１の絶縁膜からなる凸部を形成する第２の工程と、半導体基板上に、凸パターンおよび第１の絶縁膜からなる凸部を覆うように第２の絶縁膜を堆積する第３の工程と、第１の絶縁膜からなる凸部および該凸部を覆う第２の絶縁膜を少なくとも凸パターン上の第２の絶縁膜の表面高さまでＣＭＰ処理により除去することで平坦化し、凸パターン上に堆積された第２の絶縁膜と、隣接する凸パターン間の領域上に堆積された第１の絶縁膜と、を有する絶縁層を形成する第４の工程と、を含む。【選択図】        図３
2010050343.tif 000002
【特許請求の範囲】
【請求項１】
複数の凸パターンが配置された半導体基板上に第１の絶縁膜を堆積する第１の工程と、
前記凸パターンの上面に対応した領域の前記第１の絶縁膜を前記凸パターンの上面をストッパとして異方性エッチングにより除去し、前記凸パターンを露出させるとともに前記第１の絶縁膜からなる凸部を形成する第２の工程と、
前記半導体基板上に、前記凸パターンおよび前記第１の絶縁膜からなる凸部を覆うように第２の絶縁膜を堆積する第３の工程と、
前記第１の絶縁膜からなる凸部および該凸部を覆う前記第２の絶縁膜を少なくとも前記凸パターン上の前記第２の絶縁膜の表面高さまでＣＭＰ処理により除去することで平坦化し、前記凸パターン上に堆積された前記第２の絶縁膜と、隣接する前記凸パターン間の領域上に堆積された前記第１の絶縁膜と、を有する絶縁層を形成する第４の工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記第１の工程で堆積する前記第１の絶縁膜の膜厚寸法は、前記凸パターンの高さ寸法と略同じであること、
を特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第２の工程は、前記凸パターンの上面に対応した領域の前記第１の絶縁膜を、前記凸パターンよりも縮小したパターンで除去すること、
を特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第１の絶縁膜と前記第２の絶縁膜とが同じ材料からなること、
を特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記凸パターンは、上面に前記異方性エッチングのストッパとなる膜を有すること、
を特徴とする請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
半導体装置の製造プロセスにおけるＰＭＤ（Pre  Metal  Dielectric）の形成は、下地層に形成された凸段差を覆って絶縁膜を堆積させ、凸段差上に所定の厚みの絶縁膜が残るようにこの絶縁膜をＣＭＰ（Chemical  Mechanical  Polishing）によって研磨除去することにより行われている。この場合の絶縁膜の堆積膜厚は、凸段差の高さ分と、ＣＭＰでの研磨量と、凸部分の上に残す残膜厚と、を足し合わせた厚い膜厚が必要である。
【０００３】
絶縁膜が厚い場合、凸段差が密に形成された部分では凸段差間の凹部領域が絶縁膜により閉塞し、全体として大面積の凸部を有する絶縁膜のパターン（以下、大面積絶縁膜パターンと呼ぶ）となる。一方、凸段差が疎に形成された部分では、凸段差間の凹部領域の閉塞は起こらず、凸段差と同等の形状の小面積の凸部を有する絶縁膜のパターン（以下、小面積絶縁膜パターンと呼ぶ）となる。このように、大面積絶縁膜パターンと小面積絶縁膜パターンとが混在すると、ＣＭＰによる絶縁膜の平坦化が困難となり、平坦性の劣化が生じる。
【０００４】
そこで、このようなＣＭＰによる平坦化の劣化を防止するために、凸段差に対応する部分の絶縁膜をフォトリソグラフィ技術とＲＩＥ（Reactive  Ion  Etching）とによって除去した後にＣＭＰによる平坦化を行う方法がある（例えば、特許文献１参照）。
【０００５】
しかしながら、上記の技術においても、絶縁膜が閉塞した部分があるとＣＭＰによる平坦化が困難となり、ＣＭＰ処理後に凸段差が残る場合がある、という問題がある。このため、絶縁膜が閉塞した部分もＲＩＥでエッチングすることが望ましいが、そのためには、下地層に形成された凸段差のパターンのデザイン、絶縁膜の膜厚や成膜特性などから閉塞場所を予め算出し、専用のマスクを用いてＲＩＥを行わなければならない。また、凸段差のパターンのデザイン変更や、膜種の変更、膜厚の変更などにより閉塞場所が変わるため、このような場合にはＲＩＥ用のマスクの変更が必要となる。
【０００６】
また、ＣＭＰ処理後の残膜厚の制御の面においても問題が存在する。絶縁膜が厚い場合には、堆積後の膜厚にばらつきが生じる虞がある。この場合、ＲＩＥ処理後の絶縁膜の膜厚にもばらつきが生じる。また、ＲＩＥ処理ではストッパを使用せずに絶縁膜の途中でエッチングを止めるため、エッチング量の制御が困難である。特に、下地層に形成された凸段差を露出させてしまう可能性があるため、残膜の薄膜化は困難である。
【０００７】
そこで、絶縁膜の堆積膜厚は、これらのことを考慮して、ＲＩＥ処理後の絶縁膜の膜厚にばらつきが生じた場合でもＣＭＰでの削り代が確保されるように厚く設定される。このため、絶縁膜がさらに閉塞しやすくなるという問題がある。また、この厚い膜厚から目的の膜厚までＣＭＰによって絶縁膜を削り込むため、ＣＭＰでの研磨量が多くなり、負荷が増加し、平坦性の劣化が生じる、という問題がある。このように、平坦性の良好な絶縁膜を所望の膜厚で形成することは困難であった。
【０００８】
【特許文献１】特開２００７−４８９８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、上記に鑑みてなされたものであって、平坦性の良好な絶縁膜を所望の膜厚に精度良く且つ容易に形成可能な半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本願発明の一態様によれば、複数の凸パターンが配置された半導体基板上に第１の絶縁膜を堆積する第１の工程と、前記凸パターンの上面に対応した領域の前記第１の絶縁膜を前記凸パターンの上面をストッパとして異方性エッチングにより除去し、前記凸パターンを露出させるとともに前記第１の絶縁膜からなる凸部を形成する第２の工程と、前記半導体基板上に、前記凸パターンおよび前記第１の絶縁膜からなる凸部を覆うように第２の絶縁膜を堆積する第３の工程と、前記第１の絶縁膜からなる凸部および該凸部を覆う前記第２の絶縁膜を少なくとも前記凸パターン上の前記第２の絶縁膜の表面高さまでＣＭＰ処理により除去することで平坦化し、前記凸パターン上に堆積された前記第２の絶縁膜と、隣接する前記凸パターン間の領域上に堆積された前記第１の絶縁膜と、を有する絶縁層を形成する第４の工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【００１１】
本発明によれば、平坦性の良好な絶縁膜を所望の膜厚で容易に形成することができる、という効果を奏する。
【発明を実施するための最良の形態】
【００１２】
以下に添付図面を参照して、この発明にかかる半導体装置の製造方法の実施の形態を詳細に説明する。なお、本発明は以下の記述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。また、以下に示す図面においては、理解の容易のため、各部材の縮尺が実際とは異なる場合がある。各図面間においても同様である。
【００１３】
（実施の形態）
以下では、本発明の実施の形態にかかる半導体装置の製造方法を適用したＰＭＤ（Pre  Metal  Dielectric）の形成方法について図１〜図３を用いて説明する。図１〜図３は、本実施の形態にかかる半導体装置の製造方法を説明するための断面図である。
【００１４】
まず、半導体基板１１上に、複数のトランジスタ素子を形成する。すなわち、半導体基板１１上に、シリコン酸化膜からなるゲート絶縁膜１２を介してポリシリコン膜からなるゲート電極１３を形成する。また、ゲート電極１３上には、シリコン窒化膜からなるストッパ膜１４を形成する（図１（ａ））。これにより、半導体基板１１上に、ゲート絶縁膜１２、ゲート電極１３、ストッパ膜１４が積層された複数の下地凸段差からなる下地凸パターンが形成される。なお、半導体基板１１にはソースドレイン領域が形成されるが、本発明とは直接関係ないため、説明は省略する。
【００１５】
次に、半導体基板１１の全面に第１の絶縁膜２１として例えばＣＶＤ（Chemical  Vapor  Deposition）法によりシリコン酸化膜を堆積する（図１（ｂ））。ここで、第１の絶縁膜２１の膜厚寸法は、下地凸段差の高さである半導体基板１１の表面からストッパ膜１４の表面までの高さ寸法と略同等の薄い膜厚とされる。すなわち、隣接する下地凸段差間の凹部上の領域である第１の絶縁膜２１の凹領域は、下地凸段差と略同等の高さとされる。
【００１６】
このように第１の絶縁膜２１の膜厚を薄くすることで、トランジスタが密に形成されて隣接するゲート電極１３間の間隔が狭い場合においても、隣接する下地凸段差間の凹領域が第１の絶縁膜２１で閉塞して該凹領域の高さがボトムアップすることが抑制される。これにより、後述する第１の絶縁膜２１の除去工程において、閉塞箇所の第１の絶縁膜２１を除去することが不要となり、閉塞箇所の特定計算や、閉塞箇所の第１の絶縁膜２１の除去のためのマスクが不要となる。
【００１７】
続いて、リソグラフィーおよびエッチング等により、第１の絶縁膜２１上にマスク２２を形成する（図１（ｃ））。マスク２２は、第１の絶縁膜２１の一部が除去される領域のパターンがパターニングされた例えばフォトレジスト膜からなるマスクであり、第１の絶縁膜２１の一部を除去するためのマスクである。ここでは、下地凸段差の上面に対応した領域を開口したパターンのマスク２２を形成する。このマスク２２を形成する際には、下地凸段差を形成する際に使用したフォトマスクを使用することができ、専用のフォトマスクは不要である。
【００１８】
続いて、マスク２２を用いたＲＩＥにより、下地凸段差の最上層に形成されたストッパ膜１４をストッパとして第１の絶縁膜２１の一部を除去する（図２（ｄ））。ここでは、ＲＩＥでの第１の絶縁膜２１に対するエッチング選択比が大きい材料によりストッパ膜１４を形成しているため、第１の絶縁膜２１のエッチングはストッパ膜１４が露出した時点で停止する。このＲＩＥにより、下地凸段差の上面に対応した領域の第１の絶縁膜２１は全て除去される。このようにストッパ膜１４を用いることにより、この第１の絶縁膜２１のエッチングにおいてはエッチング量を制御する必要が無く、エッチングの制御が容易となる。なお、下地凸段差の最上層にストッパ膜１４を形成しなくても、下地凸段差の最上層がＲＩＥでの第１の絶縁膜２１に対するエッチング選択比の大きい材料により形成されていれば、同様の効果が得られる。
【００１９】
第１の絶縁膜２１の膜厚は下地凸段差の高さと略同等とされているため、ＲＩＥによるエッチング後は、下地凸段差のパターンの輪郭部分に第１の絶縁膜２１からなる微細な凸部が形成され、第１の絶縁膜２１の凹領域の高さと下地凸段差の高さとが略同等とされる。
【００２０】
その後、マスク２２を除去し（図２（ｅ））、半導体基板１１の全面に第２の絶縁膜２３として例えばＣＶＤ法によりシリコン酸化膜を堆積する（図２（ｆ））。ここで、第２の絶縁膜２３の膜厚は、最終的に下地凸段差の上に残したい所望の膜厚、すなわちストッパ膜１４の上に残したい膜厚と略同等とする。または、ＣＭＰでの研磨を想定し、最終的に下地凸段差の上に残したい所望の膜厚にＣＭＰでの研磨量を加算した膜厚としてもよい。
【００２１】
このように第２の絶縁膜２３の膜厚を最終的に必要な所望の膜厚とすることで第２の絶縁膜２３の膜厚を薄くすることができるため、第１の絶縁膜２１の表面における微少な凸部間の凹領域が閉塞することが無い。そして、第２の絶縁膜２３の堆積後も、下地凸段差のパターンの輪郭部分に、第１の絶縁膜２１の表面における微少な凸部に第２の絶縁膜２３が堆積した微小な凸部が独立して残存する。これにより、第２の絶縁膜２３の表面の凸部の個々の面積を小さくして第２の絶縁膜２３の凸部の存在率を減らすことができ、後工程のＣＭＰ工程における負荷を低減することができる。
【００２２】
第２の絶縁膜２３は、第１の絶縁膜２１と同じ材料で形成してもよく、また第１の絶縁膜２１と異なる材料で形成してもよい。ただし、例えば後の半導体装置の製造プロセスにおいて半導体基板１１に達するコンタクトホールを形成する場合には、第２の絶縁膜２３と第１の絶縁膜２１とを同一工程において容易にエッチングすることができるように、第２の絶縁膜２３と第１の絶縁膜２１とを同じ材料により形成することが好ましい。
【００２３】
続いて、例えば図４に示すような研磨装置を用いたＣＭＰにより第２の絶縁膜２３と第１の絶縁膜２１とからなる微少な凸部を研磨除去し、半導体基板１１の表面の平坦化を行う。図４は、本実施の形態にかかる半導体装置の製造方法を適用して半導体基板１１表面の絶縁膜の平坦化処理を行う研磨装置の概略構成を示す模式図である。
【００２４】
この研磨装置は、モータにより回転可能な研磨定盤（研磨テーブル）３１と、研磨定盤３１上に貼付された研磨パッド３２と、研磨定盤３１の上方に配置されておりモータにより回転可能な真空チャックホルダ３３と、研磨液タンクに接続されるとともに吐出部が研磨パッド３２近傍まで延出した研磨液供給用配管３４と、を備えて構成されている。研磨対象となる半導体基板１１は、研磨パッド３２に被研磨面が対向するように真空チャックホルダ３３に真空チャックされる。また、研磨液供給用配管３４は、研磨液の供給量を制御する手段（図示せず）を備えている。
【００２５】
ここで第２の絶縁膜２３の膜厚は予め最終的に下地凸段差の上に残したい所望の膜厚とされている。これにより、このＣＭＰにおいては下地凸段差のパターンの輪郭部分に形成されている第２の絶縁膜２３と第１の絶縁膜２１とからなる微小な凸部を研磨除去して緩和するだけでよいためＣＭＰ処理での負荷が少なく研磨が容易であり、少ない研磨量で平坦化を行うことができ、良好な平坦性を実現できる。また、ＣＭＰでの研磨を想定して、第２の絶縁膜２３の膜厚を、最終的に下地凸段差の上に残したい所望の膜厚にＣＭＰでの研磨量を多少加算した膜厚として形成した場合には、上記の第２の絶縁膜２３と第１の絶縁膜２１とからなる微小な凸部の研磨後の第２の絶縁膜２３および第１の絶縁膜２１の表面を所定の厚みだけ研磨して平坦化を行う。この場合も、微少な凸部の研磨後の第２の絶縁膜２３および第１の絶縁膜２１の表面を研磨する厚みは少ないため、研磨が容易であり、少ない研磨量で平坦化を行うことができる。
【００２６】
このＣＭＰは、第２の絶縁膜２３と第１の絶縁膜２１とからなる微少な凸部を選択的に研磨し、第２の絶縁膜２３の凹領域は研磨量を極力抑えるような研磨特性で行うことが好ましい。このため研磨パッド３２は、ウレタン等の樹脂素材が適している。また、研磨処理中の微少な凸部の緩和状況は、研磨中の絶縁膜表面と研磨パッド３２との接触面積が変化することを利用して、研磨定盤３１を回転させるモータの研磨中の電流値、または真空チャックホルダ３３を回転させるモータの研磨中の電流値によりモニターすることができる。
【００２７】
研磨装置は、研磨定盤３１および真空チャックホルダ３３をそれぞれ回転させて研磨を行うが、設定された所定の回転数を維持するようにモータの電流値を調整して回転数を制御する。図５は、ＣＭＰにより絶縁膜の表面を研磨する際の、研磨定盤３１を回転させるモータの電流値と時間との関係を模式的に示す特性図である。なお、図５では研磨定盤３１を回転させるモータにおける電流値と時間との関係を示しているが、真空チャックホルダ３３を回転させるモータについても電流値と時間とは同様の傾向を示す。
【００２８】
図５に示すように、研磨開始時は微少な凸部の角部と研磨パッド３２との引っかかりにより絶縁膜表面と研磨パッド３２との摩擦抵抗が大きく、モータの電流値が大きくなる。この引っかかりが解消されると、研磨表面と研磨パッド３２との接触面積は小さいため、絶縁膜表面と研磨パッド３２との摩擦抵抗は小さくなる。このため、研磨定盤３１を回転させるモータは、小さい電流値で研磨定盤３１を回転させて所定の回転数を維持することができる。同様に、真空チャックホルダ３３を回転させるモータは、小さい電流値で真空チャックホルダ３３を回転させて所定の回転数を維持することができる。
【００２９】
その後、研磨が進んで微少な凸部が除去されて無くなる際に、絶縁膜表面と研磨パッド３２との接触面積が大きくなり、絶縁膜表面と研磨パッド３２との摩擦抵抗は大きくなる。このため、研磨定盤３１を回転させるモータの電流値は急激に大きくなる。その後、微少な凸部が除去されて無くなり、絶縁膜の表面が平坦な形状になると、モータの電流値は一定になる。
【００３０】
したがって、研磨定盤３１を回転させるモータの研磨中の電流値、または真空チャックホルダ３３を回転させるモータの研磨中の電流値をモニターし、電流値の急激な変化が終わって一定になった場合に、微少な凸部の緩和が終了したと判断することができる。これにより、ＣＭＰの停止時を容易且つ確実に制御することができ、所望の膜厚の第２の絶縁膜２３を下地凸段差の上に残すことができる。
【００３１】
以上のような方法を用いることで、下地凸パターン上に堆積された第２の絶縁膜２３と、隣接する下地凸パターン間の領域上に堆積された第１の絶縁膜２１とを有する絶縁層であり、膜厚のばらつきが抑制された良好な平坦性を有するＰＭＤを形成することができる（図３（ｇ））。得られたＰＭＤにおいて下地凸段差の上に残る絶縁膜の残膜厚は、第２の絶縁膜２３の堆積膜厚、または第２の絶縁膜２３の堆積膜厚からＣＭＰでの研磨量を差し引いた膜厚になる。
【００３２】
なお、ＲＩＥによるエッチング後は（図２（ｄ））、第１の絶縁膜２１の凹領域の高さと下地凸段差の高さとが略同等であるため、第１の絶縁膜２１の凹領域上と下地凸段差上とにおいて第２の絶縁膜２３の堆積表面の高さに大きな差は発生しない。このため、第２の絶縁膜２３の表面をＣＭＰにより研磨する場合においても研磨量はわずかに抑えられることから、ＣＭＰ後に下地凸段差の上に残る絶縁膜の残膜厚は、第２の絶縁膜２３の膜厚の堆積膜厚とほぼ等しくなる。また、ＣＭＰでは下地凸段差の上の第２の絶縁膜２３をほとんど研磨しないため、下地凸段差を露出させることが無く、下地凸段差の上に残す絶縁膜の薄膜化を図ることができる。
【００３３】
また、上記においては、リソグラフィーおよびエッチング等により、第１の絶縁膜２１上にマスク２２を形成しているが（図１（ｃ））、マスク２２の形成位置にずれが生じると、図６に示すようにストッパ膜１４が形成されていない領域にエッチングがかかり、下地凸段差の横の領域に凹段差が形成される。図６は、下地凸段差の横の領域に凹段差が形成された状態を説明するための断面図である。
【００３４】
これに対する対策として、マスク２２の開口パターンサイズを小さくリサイズして、マスク２２の形成位置にずれが生じた場合でも第１の絶縁膜２１のエッチングされる領域がストッパ膜１４から外れないようにすることが好ましい。マスク２２の開口パターンサイズを小さくするには、マスク２２の形成時に、下地凸段差を形成する際に使用したフォトマスクを使用せずに、開口パターンサイズを小さくした専用のフォトマスクを使用することで実現できる。
【００３５】
また、マスク２２を覆う新たなマスクを形成することで開口パターンサイズを小さくリサイズしてもよい。以下、マスク２２の開口パターンサイズを小さくリサイズする方法について図７を参照して説明する。図７は、開口パターンサイズを小さくリサイズしたマスクを形成する方法を説明するための断面図である。
【００３６】
この場合は、上記のマスク２２を、例えば適当な加熱処理により内部に酸成分が発生する第１のレジストを使用して、第１のレジストパターン４１として形成する。このような第１のレジストとしては、ノボラック樹脂、ナフトキノンジアジド系感光剤から構成されるポジ型レジストなどが挙げられる。
【００３７】
次に、図７（ａ）に示すように、半導体基板１１上に、酸の存在により架橋する架橋性の材料を主成分とし、第１のレジストパターン４１のレジストを溶解しない溶剤に溶解された第２のレジストを塗布して第２のレジスト層４２ａを形成する。第２のレジストの塗布方法は、第１のレジストパターン４１上に均一に塗布可能であれば、特に限定されない。
【００３８】
次に、半導体基板１１に形成された第１のレジストパターン４１と、この上に形成された第２のレジスト層４２ａとを加熱処理し、第１のレジストパターン４１から酸の拡散を促進させ、第２のレジスト層４２ａ中へ供給し、第２のレジスト層４２ａと第１のレジストパターン４１との界面において架橋反応を発生させる。これにより、図７（ｂ）に示すように、架橋反応を起こした架橋層４３が、第１のレジストパターン４１を被覆するように第２のレジスト層４２ａの中に形成される。
【００３９】
次に、図７（ｃ）に示すように、水、またはＴＭＡＨ（テトラメチルアンモニウムヒドロキシド）等のアルカリ水溶液の現像液を用いて、架橋していない第２のレジスト層４２ａを現像剥離し、第２のレジストパターン４２を形成する。以上の処理により、マスク２２（第１のレジストパターン４１）の開口パターンサイズを小さくリサイズして、ゲート電極１３のゲート長方向における下地凸段差の長さＬよりも短い開口径ＬＲを有する第２のレジストパターン４２を形成することができる。
【００４０】
そして、図８（ｄ）に示すように、このような第２のレジストパターン４２をマスクに用いたＲＩＥにより、下地凸段差よりも縮小したパターンで第１の絶縁膜２１の一部を除去する。図８（ｄ）は、第２のレジストパターン４２をマスクに用いたＲＩＥ後の状態を示す断面図である。このように開口パターンサイズを小さくリサイズした第２のレジストパターン４２をマスクに用いてＲＩＥを行うことにより、マスク形成のリソグラフィー時に多少の合わせずれが発生した場合でも、図６に示したように下地凸段差の横の領域に凹段差が形成されることを防止できる。
【００４１】
上述したように、本実施の形態においては第１の絶縁膜２１を堆積した後に下地凸段差の上の第１の絶縁膜２１を下地凸段差が露出するまで除去し、その上から第２の絶縁膜２３を堆積させ、表面に形成された微少な凸部をＣＭＰにより研磨除去して平坦化を行う。このような工程を経ることにより、下地凸段差の上に残る絶縁膜の残膜厚の制御を、第２の絶縁膜２３の堆積膜厚により行うことができる。すなわち、最終的に下地凸段差の上に残したい所望の膜厚で第２の絶縁膜２３を堆積することで、下地凸段差の上に残る絶縁膜の残膜厚を制御することが可能である。また、絶縁膜のＣＭＰ処理においては、第２の絶縁膜２３と第１の絶縁膜２１とからなる微少な凸部を研磨除去して緩和するだけでよいためＣＭＰ処理での負荷が少なく研磨が容易であり、少ない研磨量で平坦化を行うことができ、良好な平坦性を実現することができる。
【００４２】
したがって、本実施の形態にかかる半導体装置の製造方法によれば、下地凸段差の上に残る絶縁膜の残膜厚を希望の膜厚に高精度に且つ容易に制御することが可能であり、平坦性の良好なＰＭＤを所望の膜厚で容易に形成することができる。また、下地凸段差の上に残る絶縁膜の残膜厚およびＰＭＤの薄膜化を図ることも可能となる。
【図面の簡単な説明】
【００４３】
【図１】この発明の一実施形態に従った半導体装置の製造方法を説明するための断面図である。
【図２】この発明の一実施形態に従った半導体装置の製造方法を説明するための断面図である。
【図３】この発明の一実施形態に従った半導体装置の製造方法を説明するための断面図である。
【図４】この発明の一実施形態に従った半導体装置の製造方法を適用して絶縁膜の平坦化処理を行う研磨装置の概略構成を示す模式図である。
【図５】この発明の一実施形態に従った半導体装置の製造方法を適用してＣＭＰにより半導体基板の表面を研磨する際の研磨定盤を回転させるモータの電流値と時間との関係を模式的に示す特性図である。
【図６】下地凸段差の横の領域に凹段差が形成された状態を説明するための断面図である。
【図７】この発明の一実施形態に従った半導体装置の製造方法において、開口パターンサイズを小さくリサイズしたマスクを形成する方法を説明するための断面図である。
【図８】この発明の一実施形態に従った半導体装置の製造方法において、第２のレジストパターンをマスクに用いたＲＩＥ後の状態を示す断面図である。
【符号の説明】
【００４４】
半導体基板１１、ゲート絶縁膜１２、ゲート電極１３、ストッパ膜１４、第１の絶縁膜２１、マスク２２、第２の絶縁膜２３、研磨定盤（研磨テーブル）３１、研磨パッド３２、真空チャックホルダ３３、研磨液供給用配管３４、第１のレジストパターン４１、第２のレジストパターン４２、第２のレジスト層４２ａ、架橋層４３。
【図１】
2010050343.tif 000003
【図２】
2010050343.tif 000004
【図３】
2010050343.tif 000005
【図４】
2010050343.tif 000006
【図５】
2010050343.tif 000007
【図６】
2010050343.tif 000008
【図７】
2010050343.tif 000009
【図８】
2010050343.tif 000010