(57)【要約】【課題】既存の劣化モデル式に比べて、評価対象のトランジスタの適用範囲を広くしたシミュレーション方法を提供する。【解決手段】情報処理装置が実行するシミュレーション方法であって、ゲート電圧、ドレイン電圧およびバックバイアス電圧の３種の電圧についてトランジスタの基準劣化率における寿命の電圧依存性のデータを記述したテーブル、または、３種の電圧についてトランジスタの基準時間における劣化率の電圧依存性のデータを記述したテーブルによりストレス時間と劣化率との関係式を求め、劣化後のドレイン電流について基準劣化率における実測データ、特定のトランジスタモデルの初期状態のドレイン電流および関係式に基づいた、ドレイン電流の変化を示す情報の３種の電圧の依存性を記述したテーブルを用いて、ドレイン電流の変化量を劣化率に対応して算出するものである。【選択図】図２
2010108360.tif 000002
【特許請求の範囲】
【請求項１】
情報処理装置が実行するシミュレーション方法であって、
ゲート電圧、ドレイン電圧およびバックバイアス電圧の３種の電圧について評価対象のトランジスタの基準劣化率における寿命の電圧依存性のデータを記述したテーブル、または、前記３種の電圧について前記評価対象のトランジスタの基準時間における劣化率の電圧依存性のデータを記述したテーブルに基づいて、ストレス時間と劣化率との関係式を求め、
前記評価対象のトランジスタの前記ストレス時間に応じた劣化後のドレイン電流について前記基準劣化率における実測データ、特定のトランジスタモデルの初期状態のドレイン電流および前記関係式に基づいた、ドレイン電流の変化を示す情報の前記３種の電圧の依存性を記述したテーブルを用いて、前記ドレイン電流の変化量を前記劣化率に対応して算出する、シミュレーション方法。
【請求項２】
前記基準劣化率における寿命のゲート電圧依存性のデータを記述したテーブルである第１のテーブルが入力されると、該第１のテーブルから前記基準劣化率における寿命のドレイン電圧依存性のデータを記述したテーブルである第２のテーブルを生成する、請求項１記載のシミュレーション方法。
【請求項３】
前記第１のテーブルのゲート電圧に対してスレッシュホールド電圧分を補正した値に前記第２のテーブルのドレイン電圧の範囲に対応するドレイン電圧比を按分し、前記第１のテーブルの前記所定の劣化率における寿命に対して所定の倍率を乗算して前記第２のテーブルを生成する、請求項２記載のシミュレーション方法。
【請求項４】
特定のトランジスタモデルのプログラムが格納された記憶部と、
ゲート電圧、ドレイン電圧およびバックバイアス電圧の３種の電圧について評価対象のトランジスタの基準劣化率における寿命の電圧依存性のデータを記述したテーブル、または、前記３種の電圧について前記評価対象のトランジスタの基準時間における劣化率の電圧依存性のデータを記述したテーブルに基づいてストレス時間と劣化率との関係式を求め、前記評価対象のトランジスタの前記ストレス時間に応じた劣化後のドレイン電流について前記基準劣化率における実測データ、前記特定のトランジスタモデルの初期状態のドレイン電流および前記関係式に基づいた、ドレイン電流の変化を示す情報の前記３種の電圧の依存性を記述したテーブルを用いて、前記ドレイン電流の変化量を前記劣化率に対応して算出する制御部と、
を有する情報処理装置。
【請求項５】
前記制御部は、
前記基準劣化率における寿命のゲート電圧依存性のデータを記述したテーブルである第１のテーブルが入力されると、該第１のテーブルから前記基準劣化率における寿命のドレイン電圧依存性のデータを記述したテーブルである第２のテーブルを生成する、請求項４記載の情報処理装置。
【請求項６】
前記制御部は、
前記第１のテーブルのゲート電圧に対してスレッシュホールド電圧分を補正した値に前記第２のテーブルのドレイン電圧の範囲に対応するドレイン電圧比を按分し、前記第１のテーブルの前記所定の劣化率における寿命に対して所定の倍率を乗算して前記第２のテーブルを生成する、請求項５記載の情報処理装置。
【請求項７】
トランジスタの劣化現象をシミュレーションするコンピュータに実行させるためのプログラムであって、
ゲート電圧、ドレイン電圧およびバックバイアス電圧の３種の電圧について前記トランジスタの基準劣化率における寿命の電圧依存性のデータを記述したテーブル、または、前記３種の電圧について前記トランジスタの基準時間における劣化率の電圧依存性のデータを記述したテーブルに基づいて、ストレス時間と劣化率との関係式を求め、
前記トランジスタの前記ストレス時間に応じた劣化後のドレイン電流について前記基準劣化率における実測データ、特定のトランジスタモデルの初期状態のドレイン電流および前記関係式に基づいた、ドレイン電流の変化を示す情報の前記３種の電圧の依存性を記述したテーブルを用いて、前記ドレイン電流の変化量を前記劣化率に対応して算出する処理を前記コンピュータに実行させるためのプログラム。
【請求項８】
前記基準劣化率における寿命のゲート電圧依存性のデータを記述したテーブルである第１のテーブルが入力されると、該第１のテーブルから前記基準劣化率における寿命のドレイン電圧依存性のデータを記述したテーブルである第２のテーブルを生成する処理を有する請求項７記載のプログラム。
【請求項９】
前記第１のテーブルのゲート電圧に対してスレッシュホールド電圧分を補正した値に前記第２のテーブルのドレイン電圧の範囲に対応するドレイン電圧比を按分し、前記第１のテーブルの前記所定の劣化率における寿命に対して所定の倍率を乗算して前記第２のテーブルを生成する処理を有する請求項８記載のプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ホットキャリアおよびＮＢＴＩ(Negative Bias Temperature Instability)等のトランジスタ劣化によるＩＶ特性変化を予測するためのシミュレーション方法、情報処理装置、および、コンピュータに実行させるためのプログラムに関する。
【背景技術】
【０００２】
ＭＯＳＦＥＴの信頼性を低下させる現象として、ホットキャリアおよびＮＢＴＩが知られている。ＮＭＯＳＦＥＴの特性劣化にはホットキャリアが支配的であり、ＰＭＯＳＦＥＴの特性劣化にはＮＢＴＩが支配的である。これらの現象による影響は、ゲート酸化膜への電荷注入により、ソース電極とドレイン電極間に流れるドレイン電流の減少と電圧印加時間との関係に現れる。
【０００３】
ＮＭＯＳＦＥＴに対するホットキャリアは、ドレイン電圧Ｖｄｓに高電圧を印加し、ゲート電圧ＶｇｓにＶｄｓの中間電位を印加すると、ゲート長Ｌｇが短いほどその影響が大きくなる。ＰＭＯＳＦＥＴに対するＮＢＴＩは、Ｖｇｓに高電圧を印加したとき、任意のＶｄｓ、任意のＬｇで起こる。これらの現象は、バックバイアス電圧Ｖｂｓによる影響もあると言われている。バックバイアス電圧とは、トランジスタが形成されている基板に印加される電圧であり、ウェル拡散層にトランジスタが形成されていればウェル拡散層に印加される電圧である。
【０００４】
トランジスタ劣化を評価するための値としてドレイン電流を用いるが、ドレイン電流Ｉｄｓは、Ｖｇｓ＝Ｖｃｃ、Ｖｄｓ＝Ｖｃｃ／２の条件で測定される。ドレイン電流の変化率は、ΔＩｄｓ／Ｉｄｓ０＝（Ｉｄｓ（初期状態）−Ｉｄｓ（劣化後））／Ｉｄｓ（初期状態）の式で定義される。Ｉｄｓ０は、電圧印加開始時の初期状態におけるＩｄｓである。トランジスタ寿命τは、電圧印加開始からΔＩｄｓ／Ｉｄｓ０＝１０％になるまでの時間で定義される。１０％を基準劣化率とする。
【０００５】
図５はトランジスタ寿命を実測値から求めるためのグラフの一例を示す。図５の縦軸は劣化率を示し、横軸は時間を示す。以下に、図５に示す特性の測定方法を説明する。
【０００６】
Ｖｃｃの所定の範囲から選択した１つの電圧にゲート電圧ＶＧＳを設定し、ドレイン電圧ＶＤＳにＶｃｃ／２を設定し、一定時間毎にドレイン電流ＩＤを測定した。図５には、電圧印加開始時のドレイン電流でその変化量を除算した値をグラフにプロットし、プロットした点を線で結んだものを示す。上記と同様にして、複数種のＶｃｃのそれぞれについても同様に測定を行った。このようにして、選択したＶｃｃ毎に測定点をプロットし、プロットした点を線で結んだものが図５に示すグラフである。
【０００７】
図５に示すグラフでは、Ｖｇｓ＝Ｖｇｓ１の測定条件に注目し、劣化率１０％となる時間を矢印で示す。このようにして実測データからトランジスタ寿命τが求まる。この結果を、Ｄｅｇ＝ｆ（Ｖｇｓ，Ｖｄｓ，Ｌｇ，ｔ）の式にあてはめて劣化モデルパラメータを決める。
【０００８】
図６は図５の測定結果から得られるトランジスタ特性を示すグラフである。図６（ａ）はトランジスタ寿命とドレイン電圧の逆数との関係を示し、図６（ｂ）はトランジスタ寿命とゲート電圧との関係を示す。
【０００９】
図６（ａ）に示すように、トランジスタ寿命τとドレイン電圧の逆数（１／Ｖｄｓ）との関係が右肩上がりの直線になっている。このグラフから、１／Ｖｄｓが大きいほどτが長くなり、Ｖｄｓが大きいほどτが短くなることがわかる。また、この直線でＶｄｓの値を決めれば、そのときのτを予測することが可能となる。
【００１０】
また、図６（ｂ）に示すグラフでは、Ｖｇｓ毎にτをプロットし、プロットした点を線で結ぶと、４次関数になっている。図６（ｂ）のグラフに示すように、図５の測定結果から、トランジスタの劣化現象をモデル化することが可能となる。
【００１１】
このようにして、図５の測定結果からトランジスタ劣化を予測することができるため、測定結果をコンピュータに入力して、トランジスタの劣化現象および回路動作を予測する信頼性シミュレーションが行われている。
【００１２】
信頼性シミュレーションについて簡単に説明する。信頼性シミュレーションは、トランジスタの製品動作時における劣化寿命を予測する劣化シミュレーションと、その結果を利用して回路動作を予測する回路シミュレーションとからなる。
【００１３】
はじめに、測定結果から求められた劣化モデルパラメータを劣化モデル式にあてはめる劣化シミュレーションを行うことで、製品動作時のデバイス劣化情報が出力される。続いて、デバイス劣化情報にストレスＩＶモデルパラメータを加味し、劣化後のトランジスタモデルパラメータを用いて回路シミュレーションを行うことで、劣化後の回路波形が得られる。これらのシミュレーションの一例が特許文献１に開示されている。
【００１４】
トランジスタモデルパラメータは、通常の回路シミュレーションに必要な、ＢＳＩＭなどの特定のトランジスタモデルに基づくものである。ＢＳＩＭは、米国の大学で開発されたトランジスタモデルであり、標準モデルとして広く利用されている。
【００１５】
劣化シミュレーションから出力されるデバイス劣化情報の一例を説明する。図７はトランジスタのドレイン電流の測定値とシミュレーション結果の一例を示すグラフである。
【００１６】
図７のグラフには、Ｉｄｓ−Ｖｄｓ依存性について、初期状態、５０％劣化した状態、および８０％劣化した状態を示す。グラフのプロット点は測定結果であり、プロット点に沿って引かれた線はシミュレーション値である。図７を見ると、測定値とシミュレーション値とがほぼ一致しており、評価対象のトランジスタがシミュレーションの劣化モデル式に適合していることがわかる。
【特許文献１】特開２００３−１８８１８４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
しかし、半導体集積回路のさらなる縮小化の要望によりトランジスタのゲート長が短くなるにつれて、トランジスタの劣化現象が既存の劣化寿命シミュレーションの劣化モデル式に適合しなくなってきた。トランジスタの劣化現象が劣化モデル式に適合していないと、そのシミュレーション結果は実際の電気特性と対応しないものになる。
【００１８】
例えば、劣化モデル式がτ−Ｖｇｓ依存性を４次関数にあてはめるモデルだと、図６（ｂ）のグラフのτ−Ｖｇｓ依存性を示すトランジスタに対しては劣化モデル式が適合するが、５次関数や６次関数など、４次関数とは異なるτ−Ｖｇｓ依存性を示すトランジスタには劣化モデル式は適合しない。
【００１９】
また、ＢＳＩＭなどの特定のトランジスタモデルが様々な種類のトランジスタの全てに対応できるように作られたモデルであっても、既存の劣化寿命シミュレーションは、劣化モデル式と特定のトランジスタモデルとが密接に関連しているため、劣化モデル式の適合可能なトランジスタに限られ、劣化モデルの式に適合しないトランジスタに対応するのは困難である。
【課題を解決するための手段】
【００２０】
本発明のシミュレーション方法は、情報処理装置が実行するシミュレーション方法であって、
ゲート電圧、ドレイン電圧およびバックバイアス電圧の３種の電圧について評価対象のトランジスタの基準劣化率における寿命の電圧依存性のデータを記述したテーブル、または、前記３種の電圧について評価対象のトランジスタの基準時間における劣化率の電圧依存性のデータを記述したテーブルに基づいて、ストレス時間と劣化率との関係式を求め、
前記評価対象のトランジスタの前記ストレス時間に応じた劣化後のドレイン電流について前記基準劣化率における実測データ、特定のトランジスタモデルの初期状態のドレイン電流および前記関係式に基づいた、ドレイン電流の変化を示す情報の前記３種の電圧の依存性を記述したテーブルを用いて、前記ドレイン電流の変化量を前記劣化率に対応して算出するものである。
【００２１】
また、本発明の情報処理装置は、
特定のトランジスタモデルのプログラムが格納された記憶部と、
ゲート電圧、ドレイン電圧およびバックバイアス電圧の３種の電圧について評価対象のトランジスタの基準劣化率における寿命の電圧依存性のデータを記述したテーブル、または、前記３種の電圧について評価対象のトランジスタの基準時間における劣化率の電圧依存性のデータを記述したテーブルに基づいてストレス時間と劣化率との関係式を求め、前記評価対象のトランジスタの前記ストレス時間に応じた劣化後のドレイン電流について前記基準劣化率における実測データ、前記特定のトランジスタモデルの初期状態のドレイン電流および前記関係式に基づいた、ドレイン電流の変化を示す情報の前記３種の電圧の依存性を記述したテーブルを用いて、前記ドレイン電流の変化量を前記劣化率に対応して算出する制御部と、
を有する構成である。
【００２２】
さらに、本発明のプログラムは、トランジスタの劣化現象をシミュレーションするコンピュータに実行させるためのプログラムであって、
ゲート電圧、ドレイン電圧およびバックバイアス電圧の３種の電圧について前記トランジスタの基準劣化率における寿命の電圧依存性のデータを記述したテーブル、または、前記３種の電圧について前記トランジスタの基準時間における劣化率の電圧依存性のデータを記述したテーブルに基づいて、ストレス時間と劣化率との関係式を求め、
前記トランジスタの前記ストレス時間に応じた劣化後のドレイン電流について前記基準劣化率における実測データ、特定のトランジスタモデルの初期状態のドレイン電流および前記関係式に基づいた、ドレイン電流の変化を示す情報の前記３種の電圧の依存性を記述したテーブルを用いて、前記ドレイン電流の変化量を前記劣化率に対応して算出する処理を前記コンピュータに実行させるためのプログラム。
【００２３】
本発明では、テーブルモデルを使用して関係式を導いているため、評価対象のトランジスタが固定の劣化モデル式に適合するものに限定されない。
【発明の効果】
【００２４】
本発明によれば、トランジスタの劣化シミュレーションを行う際、評価対象のトランジスタが固定の劣化モデル式に適合するものに限定されず、評価対象のトランジスタの適用範囲が広くなる。また、固定した劣化モデル式に比べて、実際の劣化特性に近いシミュレーション結果が得られる。
【発明を実施するための最良の形態】
【００２５】
本実施形態のシミュレーション方法を実行する情報処理装置の構成を説明する。
【００２６】
図１は本実施形態のシミュレーション方法を実行するための情報処理装置の一構成例を示すブロック図である。情報処理装置は、パーソナルコンピュータおよびワークステーション等のコンピュータである。
【００２７】
図１に示すように、本実施形態の情報処理装置１０は、記憶部１２と、制御部１４とを有する。記憶部１２には、ＢＳＩＭに代表される特定のトランジスタモデルのプログラムが格納されている。制御部１４は、プログラムにしたがって処理を実行するＣＰＵ（Central Processing Unit）１４１と、プログラムを格納するためのメモリ１４２とを有する。
【００２８】
制御部１４は、ゲート電圧、ドレイン電圧およびバックバイアス電圧の３種の電圧について評価対象トランジスタの基準劣化率における寿命の電圧依存性のデータを記述したテーブル、または、上記３種の電圧について評価対象トランジスタの基準時間における劣化率の電圧依存性のデータを記述したテーブルに基づいて、ストレス時間と劣化率との関係式を求める。そして、評価対象のトランジスタのストレス時間に応じた劣化後のドレイン電流について基準劣化率における実測データ、特定のトランジスタモデルの初期状態のドレイン電流および上記関係式に基づいて、ドレイン電流の変化を示す情報の上記３種の電圧の依存性を記述したテーブルを作成する。このようにして、作成したテーブルを参照して、ドレイン電流の変化量を劣化率に対応して算出する。
【００２９】
なお、制御部１４は、評価対象のトランジスタについて、τ−Ｖｇｓ依存性テーブルに基づいてＶｇｓ、Ｖｄｓ依存性のτを示すτ−Ｖｇｓ，Ｖｄｓテーブルを作成してもよい。この場合、上記プログラムには、τ−Ｖｇｓ依存性テーブルをτ−Ｖｄｓ依存性テーブルに変換するための変換式が記述されている。
【００３０】
次に、図１に示した情報処理装置に実行させるシミュレーション方法を説明する。図２は本実施形態のシミュレーション方法の手順を示すフローチャートである。
【００３１】
はじめに、次のようにして、ストレス電圧とトランジスタ寿命τの関係を求める（ステップ１０１）。
【００３２】
τ-Ｖｇｓ依存性のデータを実測データより求め、その実測データをテーブルにする。このように、実測データ、または実測データに基づいて算出したデータを表にすることを「テーブルモデル化」と称する。同様にして、τ-Ｖｄｓ依存性およびτ-Ｖｂｓ依存性のそれぞれについてもテーブルモデル化する。
【００３３】
τ-Ｖｄｓ依存性をテーブルモデル化する際、τ-Ｖｇｓ依存性と同様にして実測データによりテーブルモデル化してもよいが、以下のようにして、関数式によりτ-Ｖｇｓ依存性テーブルからτ-Ｖｇｓ，Ｖｄｓ依存性テーブルに変換して、τ-Ｖｄｓ依存性テーブルを求めてもよい。
【００３４】
図３はτ-Ｖｇｓ依存性テーブルからτ-Ｖｇｓ，Ｖｄｓ依存性テーブルを求める方法の一例を説明するための図である。
【００３５】
ＭＯＳＦＥＴでは、一般的に、活性領域におけるキャリア密度がゲート電圧により制御され、キャリアのソース電極およびドレイン電極間に流れる量がドレイン電圧により制御される。このことから、いずれの電圧もドレイン電流に関与し、τ−Ｖｇｓ依存性とτ−Ｖｄｓ依存性は相関関係にある。この関係から、例えば、次のようにして、τ−Ｖｇｓ依存性テーブルからτ−Ｖｄｓ依存性テーブルを求める。
【００３６】
実測データによるτ−Ｖｇｓ依存性テーブルは、ドレイン電圧Ｖｄｓ＝（一定値）で求められている。そのため、Ｖｄｓ依存性を考慮したＶｇｓを求める必要がある。τ−Ｖｇｓ依存性テーブルのゲート電圧をＶｇｓ＿ｔａｂｌｅ、τ−Ｖｄｓ依存性テーブルのドレイン電圧をＶｄｓ＿ｔａｂｌｅ、スレッシュホールド電圧ＶｔｈをＶｔｈ０、任意のパラメータをＦとすると、求めたいドレイン電圧の範囲Ｖｄｓとドレイン電圧依存を考慮したＶｇｓの関係は、次の式（１）で表せる。
【００３７】
【数１】
2010108360.tif 000003
【００３８】
ただし、評価対象のトランジスタの種類によっては、ゲート電圧がドレイン電圧の変化による影響を受けないものもある。その場合、パラメータＦ＝０とすると式（１）はＶｇｓ＝Ｖｔｈ０になってしまうので、式（１）の代わりに、Ｖｇｓ＝Ｖｇｓ＿ｔａｂｌｅを用いる。また、τ−Ｖｇｓ依存性のτをτｔａｂｌｅとし、任意のパラメータをＡとすると、Ｖｄｓ依存性を考慮したτは次の式で求まる。
【００３９】
【数２】
2010108360.tif 000004
【００４０】
上述の処理は、τ−Ｖｇｓ依存性テーブルのＶｇｓに対してスレッシュホールド電圧Ｖｔｈ分を補正した値に、τ−Ｖｄｓ依存性テーブルのＶｄｓの範囲に対応するＶｄｓ比を按分し、τに対しては倍率Ｍを乗算することで、τ−Ｖｄｓ依存性テーブルを求めることになる。このようにして、τ−Ｖｇｓ依存性に基づいてτ−Ｖｄｓ依存性を求める関数化を行うことが可能となる。式（１）および式（２）は、本発明を完成させるまでの過程で、発明者が導き出したものである。
【００４１】
なお、Ｖｇｓに対してＶｔｈ補正を行うか否かや倍率Ｍは、トランジスタの種類毎に異なる。そのため、１つの関数式を全てのトランジスタにあてはめるのではなく、トランジスタに対応してτ-Ｖｄｓ依存性のデータもテーブル化しておくことが望ましい。この場合、劣化モデル式で限定する場合に比べて評価対象となるトランジスタの適合可能な範囲が広くなる。
【００４２】
トランジスタ寿命τは、次の式でモデル化される。
【００４３】
【数３】
2010108360.tif 000005
【００４４】
式（３）のｆ（Ｖｄｓ，Ｖｇｓ）は、ステップ１０１で求めた「ストレス電圧とτの関係」に関する項である。この項に、τ−Ｖｇｓ依存性テーブルおよびτ−Ｖｄｓ依存性テーブルをあてはめる。ｆ（Ｌｇ）×ｆ（Ｖｂｓ）の項は関数化することが可能な項である。ｆ（Ｌｇ）は、ゲート長Ｌｇに関する項であり、例えば、ｆ（Ｌｇ）＝ｅｘｐ（−Ｇ／Ｌｇ）が知られている。Ｇは定数である。ｆ（Ｖｂｓ）は、バックバイアス電圧Ｖｂｓの依存性に関する項であり、τ−Ｖｂｓ依存性テーブルをあてはめる。これにより、ゲート電圧、ドレイン電圧およびバックバイアス電圧の３種の電圧について基準劣化率における寿命の電圧依存性のデータを記述したテーブルが作成される。式（３）のトランジスタ寿命τを次の式（４）に挿入する。
【００４５】
【数４】
2010108360.tif 000006
【００４６】
式（４）のｔはストレス時間であり、ＤｅｇFはトランジスタ寿命τが定義されている基準劣化度（劣化率１０％であるから劣化度は０．１）である。式（４）から、任意のストレス時間ｔにおける劣化率Ｄｅｇが求まる。なお、ｎは、ストレスレベルに依存せず、プロセスに依存する係数であり、実測結果より決定される。
【００４７】
本実施形態では、上述のようにして、ゲート電圧、ドレイン電圧およびバックバイアス電圧の３種の電圧のそれぞれについて基準劣化率における寿命の電圧依存性のデータを記述したテーブルを作成し、作成した３種のテーブルを用いてストレス時間と劣化率との関係式を求める場合を説明したが、基準時間における劣化率の電圧依存性のデータを記述したテーブルを用いてもよい。基準時間とは、例えば、１０年である。
【００４８】
次に、次のようにして劣化ＩＶ特性を求める（ステップ１０２）。図４は劣化ＩＶ特性を求める方法を説明するための図である。トランジスタの任意の劣化時におけるドレイン電流Ｉｄｓは次の式で表せる。
【００４９】
【数５】
2010108360.tif 000007
【００５０】
式（５）のＴｒＭｏｄｅｌは特定のトランジスタモデルである。特定のトランジスタモデルは、例えば、ＢＳＩＭである。式（５）に示すように、トランジスタの任意の劣化時におけるドレイン電流Ｉｄｓは、特定のトランジスタモデルの初期状態のドレイン電流に劣化分αを表す項が加えられたものに相当している。式（５）は、Ｉｄｓ＝Ｉｄｓ０＋αと表せる。
【００５１】
この方法によれば、適用範囲の広いトランジスタモデルをベースにした初期特性に劣化分αを加算しているだけなので、劣化モデル式と特定のトランジスタモデルとを密接に関連させる場合に比べて、評価対象となるトランジスタの適用範囲が広くなる。
【００５２】
図４（ａ）は劣化率とドレイン電圧の関係を示すグラフであり、図４（ｂ）は関数化するためのグラフである。
【００５３】
式（３）の劣化分αは図４（ａ）のΔＩｄｓに相当する。図４（ａ）に示すように、ドレイン電流が１０％劣化したときの変化率（＝変化量（ΔＩｄｓ）／初期値（Ｉｄｓ０））−Ｖｄｓ依存性を測定する。図４（ａ）に示すＮ１からＮｎ（ｎは任意の自然数）の点が実測データである。この実測データに式（４）を適用して関数化すると、α＝ｆｄｅｇ．（Ｖｄｓ，Ｖｇｓ，Ｖｂｓ，Ｄｅｇ，ｅｔｃ．）と表せる。なお、ドレイン電流が１０％劣化したときのＮ１からＮｎをテーブルモデル化してもよい。また、関数化しているので、実測データ間の点についても算出することができ、算出したデータをテーブルに追加してもよい。
【００５４】
続いて、図４（ａ）のグラフでＮ１に注目して、α＝ｆｄｅｇ．（Ｖｄｓ，Ｖｇｓ，Ｖｂｓ，Ｄｅｇ，ｅｔｃ．）の式でＤｅｇ＝２０％、３０％のそれぞれの場合の値を求めて、それをグラフにプロットしたのが図４（ｂ）である。図４（ｂ）の縦軸はＮ１のΔＩｄｓ／Ｉｄｓ０であり、横軸は劣化率を示す。劣化率は寿命と関係することから、横軸を寿命（Ａｇｅ）としてもよい。なお、図４（ｂ）のプロット点を結ぶ直線の式を求めることで、Ｖｄｓ一定のときのＮ１についてΔＩｄｓ／Ｉｄｓ０−Ｄｅｇ依存性を関数化することが可能である。この式をＮ１（Ｄｅｇ）＝ｆ（Ｄｅｇ）とする。
【００５５】
続いて、Ｎ２、Ｎ３、・・・、Ｎｎのそれぞれについても、Ｎ１（Ｄｅｇ）＝ｆ（Ｄｅｇ）に対応する関数式を求め、Ｎ１と同様にして、２０％劣化および３０％劣化の値を求める。それらを全てグラフにプロットすると図４（ａ）のようになる。
【００５６】
この関係式から任意の劣化率に関するＩｄｓの変化量ΔＩｄｓ＝α（Ｄｅｇ）が求まる。図４では、Ｖｄｓ依存の場合で求めたが、同じようにして、Ｖｇｓ依存、Ｖｂｓ依存についても同様に求める。その結果、ドレイン電流の変化量についてゲート電圧、ドレイン電圧およびバックバイアス電圧の依存性のデータを記述したテーブルを作成することができる。
【００５７】
なお、作成されるテーブルのドレイン電流の変化量（ΔＩｄｓ）の代わりに変化率（ΔＩｄｓ／Ｉｄｓ０）にしたテーブルを作成してもよい。この場合、特定のトランジスタモデルの初期状態のドレイン電流をＩｄｓ０として変化率に乗算すれば、変化量を算出することができる。そのため、テーブルを作成するにあたって、ドレイン電流の変化を示す情報としては、ドレイン電流の変化量であってもよく、変化率であってもよい。
【００５８】
このようにして、ステップ１０１で「ストレス(時間、電圧)→劣化率」を行い、ステップ１０２で「劣化率→劣化ＩＶ特性」を行う。その結果として求まるΔＩｄｓ（変化量）を回路シミュレータに入力することで、実際の製品デバイスの動作に近い回路波形を出力させることができる。
【００５９】
本実施形態では、トランジスタの劣化シミュレーションに固定した劣化モデル式を使用するのではなく、実際の測定結果を表にしたテーブルモデルを使用しているため、評価対象のトランジスタが劣化モデル式に適合するものに限定されず、評価対象のトランジスタの適用範囲が広くなる。また、評価対象のトランジスタに合わせて、実測データに基づくテーブルモデルから関数式を導いているため、固定した劣化モデル式に比べて、実際の劣化特性に近いシミュレーション結果が得られる。
【図面の簡単な説明】
【００６０】
【図１】本実施形態のシミュレーション方法を実行するための情報処理装置の一構成例を示すブロック図である。
【図２】本実施形態のシミュレーション方法の手順を示すフローチャートである。
【図３】τ-Ｖｇｓ依存性テーブルからτ-Ｖｇｓ，Ｖｄｓ依存性テーブルを求める方法の一例を説明するための図である。
【図４】劣化ＩＶ特性を求める方法を説明するための図である。
【図５】トランジスタ寿命を実測値から求めるためのグラフの一例である。
【図６】図５の測定結果から得られるトランジスタ特性を示すグラフである。
【図７】トランジスタのドレイン電流の測定値とシミュレーション結果の一例を示すグラフである。
【符号の説明】
【００６１】
１０    情報処理装置
１２    記憶部
１４    制御部
【図１】
2010108360.tif 000008
【図２】
2010108360.tif 000009
【図３】
2010108360.tif 000010
【図４】
2010108360.tif 000011
【図５】
2010108360.tif 000012
【図６】
2010108360.tif 000013
【図７】
2010108360.tif 000014