(57)【要約】【課題】本発明は、放電過電流を検出したときに、リーク電流を抑制する二次電池の過電流保護回路を提供することを目的とする。【解決手段】二次電池ＣＥＬＬの放電電流を電圧Ｖｄに変換して検出する電流検出端子Ｖ−と、  該電流検出端子Ｖ−により検出された前記電圧Ｖｄが所定の放電過電流検出電圧以上となり、前記二次電池ＣＥＬＬから過電流が放電されている放電過電流状態を検出したときに、前記電流検出端子Ｖ−により検出された前記電圧Ｖｄの大きさに応じて、前記電流検出端子Ｖ−を、大きさが異なる過電流復帰抵抗ＲＳに接続する過電流復帰抵抗接続手段５５と、を有することを特徴とする。【選択図】図１
2010124600.tif 000002
【特許請求の範囲】
【請求項１】
二次電池の放電電流を電圧に変換して検出する電流検出端子と、
該電流検出端子により検出された前記電圧が所定の放電過電流検出電圧以上となり、前記二次電池から過電流が放電されている放電過電流状態を検出したときに、前記電流検出端子により検出された前記電圧の大きさに応じて、前記電流検出端子を、大きさが異なる過電流復帰抵抗に接続する過電流復帰抵抗接続手段と、を有することを特徴とする二次電池の過電流保護回路。
【請求項２】
前記過電流復帰抵抗接続手段は、前記電流検出端子に第１の過電流復帰抵抗と第２の過電流復帰抵抗が並列接続されており、前記第１の過電流復帰抵抗と前記第２の過電流復帰抵抗の並列接続状態と、前記第２の過電流復帰抵抗のみが前記電流検出端子に接続された状態を切り替えるスイッチング手段を含むことを特徴とする請求項１に記載の二次電池の過電流保護回路。
【請求項３】
前記スイッチング手段は、前記第１の過電流復帰抵抗を含む第１の分岐路内に前記第１の過電流復帰抵抗に直列接続された第１のスイッチング素子と、前記第２の過電流復帰抵抗を含む第２の分岐路内に前記第２の過電流復帰抵抗に直列接続された第２のスイッチング素子と、を含むことを特徴とする請求項２に記載の二次電池の過電流保護回路。
【請求項４】
前記第２の過電流復帰抵抗は、前記第１の過電流復帰抵抗の１０倍以上１０００倍以下の大きさの抵抗値であることを特徴とする請求項３に記載の二次電池の過電流保護回路。
【請求項５】
前記過電流復帰抵抗切替手段は、前記電圧が所定の閾値電圧以下のときには、前記第１のスイッチング素子及び前記第２のスイッチング素子をオンとし、前記電圧が所定の閾値以上の場合には、前記第１のスイッチング素子をオフとし、前記第２のスイッチング素子をオンとする論理演算手段を含むことを特徴とする請求項３又は４に記載の二次電池の過電流保護回路。
【請求項６】
前記論理演算手段は、出力が前記第１のスイッチング素子のスイッチング制御入力に接続されたＮＡＮＤゲートであり、
前記所定の閾値電圧は、前記ＮＡＮＤゲートの閾値電圧であり、
前記放電過電流状態を検出したときには、前記第２のスイッチング素子がオンとされるとともに、前記ＮＡＮＤゲートの一方の入力にハイレベルの信号が入力され、
前記電流検出端子で検出された前記電圧が、前記ＮＡＮＤゲートの他方の入力に入力され、前記電圧が前記閾値電圧よりも高いときはハイレベルの信号が入力されることを特徴とする請求項５に記載の二次電池の過電流保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、二次電池の過電流保護回路に関し、特に、二次電池の過電流状態を電流検出端子により検出したときに、電流検出端子を過電流復帰抵抗に接続して二次電池の過電流保護を行う二次電池の過電流保護回路に関する。
【背景技術】
【０００２】
従来から、リチウムイオン電池やリチウムポリマ電池等の二次電池の保護回路が知られている。図３は、従来から用いられている一般的な二次電池の保護回路２５０の全体構成の一例を示した図である。図３において、二次電池ＣＥＬＬの保護パック３００は、二次電池ＣＥＬＬと、接続端子Ｐ＋、Ｐ−と、保護回路１５０とを有する。保護回路２５０は、二次電池保護用集積回路１２０と、外付けの抵抗Ｒ１、Ｒ２と、コンデンサＣ１と、充電制御ＭＯＳ（Metal Oxide Semiconductor）トランジスタＭ１１と、放電制御ＭＯＳトランジスタＭ１２とを有する。
【０００３】
充電制御ＭＯＳトランジスタＭ１１及び放電制御ＭＯＳトランジスタＭ１２には、オン抵抗数１０〔ｍΩ〕程度のＮチャネルＭＯＳＦＥＴ（Field Effect Transistor）が使用されており、このオン抵抗により充放電電流を電圧に変換して検出し、電流検出端子Ｖ−で監視している。充電制御ＭＯＳトランジスタＭ１は、ＣＯＵＴ端子によってオン・オフ制御され、過充電状態、異常充電器接続状態（充電過電流状態）でオフし、二次電池ＣＥＬＬを保護する。放電制御ＭＯＳトランジスタは、ＤＯＵＴ端子によってオン・オフ制御され、過放電状態、放電過電流状態、出力短絡状態でオフし、二次電池ＣＥＬＬを保護する。また、過充電状態、過放電状態は、ＶＤＤ端子の電圧を監視することによって検出される。
【０００４】
ここで、充電制御ＭＯＳトランジスタＭ１１及び放電制御ＭＯＳトランジスタＭ１２のオン抵抗の合計値をＲｏｎとすると、電池パック３００に負荷ＲＬが接続され、放電電流Ｉｄが流れた場合、電流検出端子Ｖ−の電位Ｖｄは、Ｖｄ＝Ｉｄ×Ｒｏｎとなる。Ｉｄが増加し、電流検出端子Ｖ−が放電過電流検出電圧を超えると、ＤＯＵＴ端子はローレベルを出力し、放電制御ＭＯＳトランジスタＭ１２をオフさせ、放電過電流検出状態となる。
【０００５】
このとき、電流検出端子Ｖ−は、数１０〔ｋΩ〕〜数１００〔ｋΩ〕程度の過電流復帰抵抗ＲＳ５によってＶＳＳ端子へプルダウンされて引き込まれる。これにより、負荷ＲＬが解放されたときには、電流検出端子Ｖ−の電位が放電過電流検出電圧より小さくなり、過電流保護状態から通常状態に復帰させることができる。
【０００６】
なお、過充電検出回路、過放電検出回路、充電過電流検出回路、放電過電流検出回路、充放電回路に直列に設けられた充電制御用ＦＥＴおよび放電制御用ＦＥＴを具備し、過充電検出回路で過充電を検出した場合および充電過電流検出回路で充電過電流を検出した場合に、充電制御用ＦＥＴをＯＦＦにし、過放電検出回路で過放電を検出した場合および放電過電流検出回路で放電過電流を検出した場合に、放電制御用ＦＥＴをＯＦＦにすることにより、２次電池を過充電、過放電、充電過電流、または放電過電流から保護する充放電保護回路であって、過放電検出時に充電器が接続された場合に、所定時間経過後、放電制御用ＦＥＴを強制的にＯＮにし、放電制御用ＦＥＴの寄生ダイオードから充電が復帰して放電制御用ＦＥＴが劣化するのを抑制し、効率のよい短時間充電を可能とした充放電保護回路が知られている（例えば、特許文献１参照）。
【特許文献１】特開２００７−３２５４３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述の図３の従来技術においては、通常は、ＲＬ≪ＲＳ５であるため、放電過電流保護状態では、電流検出端子Ｖ−の電位Ｖｄは、Ｖｄ≒Ｐ＋（＝ＶＤＤ）となる。ここで、上述の過電流復帰抵抗ＲＳ５を介して、接続端子Ｐ＋からＶＳＳ（接地電位）へリーク電流Ｉｌｅａｋ＝ＶＤＤ／（ＲＳ５＋ＲＬ＋Ｒ２）の電流が流れる。ここで、例えば、ＶＤＤ＝４．０〔Ｖ〕、ＲＳ５＝５０〔ｋΩ〕とすると、リーク電流Ｉｌｅａｋ≒７７〔μＡ〕となるが、二次電池保護用集積回路１２０の消費電力は数〔μＡ〕レベルであるため、これは非常に大きな電流である。つまり、二次電池の保護回路２５０による過電流状態の保護は、保護状態であるにも関わらず、大きなリーク電流Ｉｌｅａｋが流れてしまい、二次電池ＣＥＬＬの寿命が短くなってしまうという問題があった。
【０００８】
また、この対策として、過電流復帰抵抗ＲＳ５を大きくし、リーク電流Ｉｌｅａｋを小さくする対応が考えられる。図４は、従来の二次電池ＣＥＬＬの保護回路２５０の過電流復帰抵抗ＲＳ５とその関連構成要素を拡大して示した詳細図である。図４において、過電流復帰抵抗ＲＳ５を単純に大きくした場合には、電流検出端子Ｖ−に流れ込む電流Ｉｖ−によって電流検出端子Ｖ−の電位Ｖｄが上昇し、負荷ＲＬを解放しても、電流検出端子Ｖ−の電位Ｖｄが放電過電流検出電圧よりも大きくなってしまい、放電過電流保護状態から復帰しなくなってしまうという問題を生ずる。例えば、図４において、電流検出端子Ｖ−から過電流復帰抵抗ＲＳ５に流れ込む電流Ｉｖ−を５００〔ｎＡ〕、放電過電流検出電圧を１００〔ｍＶ〕とすると、過電流復帰抵抗ＲＳ５の最大値は２００〔ｋΩ〕となり、単純に過電流復帰抵抗ＲＳ５を大きくするのにも制約があることが分かる。
【０００９】
また、上述の特許文献１に記載の構成においては、このようなリーク電流Ｉｌｅａｋについては、何ら課題として認識されていないため、過電流保護状態においては、やはり大きな電流が流れてしまう問題があった。
【００１０】
そこで、本発明は、放電過電流を検出したときに、リーク電流を抑制する二次電池の過電流保護回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、第１の発明に係る二次電池（ＣＥＬＬ）の過電流保護回路は、二次電池（ＣＥＬＬ）の放電電流を電圧（Ｖｄ）に変換して検出する電流検出端子（Ｖ−）と、
該電流検出端子（Ｖ−）により検出された前記電圧（Ｖｄ）が所定の放電過電流検出電圧以上となり、前記二次電池（ＣＥＬＬ）から過電流が放電されている放電過電流状態を検出したときに、前記電流検出端子（Ｖ−）により検出された前記電圧（Ｖｄ）の大きさに応じて、前記電流検出端子（Ｖ−）を、大きさが異なる過電流復帰抵抗（ＲＳ）に接続する過電流復帰抵抗接続手段（５５）と、を有することを特徴とする。
【００１２】
これにより、電流検出端子で検出した電圧の大きさに応じて適切な過電流復帰抵抗を接続することができ、電圧の大きさに合わせてリーク電流を適切に抑制することができる。
【００１３】
第２の発明は、第１の発明に係る二次電池（ＣＥＬＬ）の過電流保護回路において、
前記過電流復帰抵抗接続手段（５５）は、前記電流検出端子（Ｖ−）に第１の過電流復帰抵抗（ＲＳ１）と第２の過電流復帰抵抗（ＲＳ２）が並列接続されており、前記第１の過電流復帰抵抗（ＲＳ１）と前記第２の過電流復帰抵抗（ＲＳ２）の並列接続状態と、前記第２の過電流復帰抵抗（ＲＳ２）のみが前記電流検出端子（Ｖ−）に接続された状態を切り替えるスイッチング手段（Ｍ）を含むことを特徴とする。
【００１４】
これにより、２つの抵抗の接続方法を切り替えることにより、容易に過電流復帰抵抗の抵抗値を変更することができる。
【００１５】
第３の発明は、第２の発明に係る二次電池（ＣＥＬＬ）の過電流保護回路において、
前記スイッチング手段（Ｍ）は、前記第１の過電流復帰抵抗（ＲＳ１）を含む第１の分岐路（Ｌ１）内に前記第１の過電流復帰抵抗（ＲＳ１）に直列接続された第１のスイッチング素子（Ｍ１）と、前記第２の過電流復帰抵抗（ＲＳ２）を含む第２の分岐路（Ｌ２）内に前記第２の過電流復帰抵抗（ＲＳ２）に直列接続された第２のスイッチング素子（Ｍ２）と、を含むことを特徴とする。
【００１６】
これにより、接続自体を変更することなく、分岐路内に設けたスイッチの開閉のみによって容易に過電流復帰抵抗の大きさを変更することができる。
【００１７】
第４の発明は、第３の発明に係る二次電池（ＣＥＬＬ）の過電流保護回路において、
前記第２の過電流復帰抵抗（ＲＳ２）は、前記第１の過電流復帰抵抗（ＲＳ１）の１０倍以上１０００倍以下の大きさの抵抗値であることを特徴とする。
【００１８】
これにより、第１の過電流復帰抵抗と第２の過電流復帰抵抗の抵抗値に大幅に差を付け、電流検出端子で検出された電圧が大きい場合であっても、十分にリーク電流を抑制する過電流復帰抵抗を生成することができる。
【００１９】
第５の発明は、第３又は第４の発明に係る二次電池（ＣＥＬＬ）の過電流保護回路において、
前記過電流復帰抵抗切替手段（５５）は、前記電圧（Ｖｄ）が所定の閾値電圧以下のときには、前記第１のスイッチング素子（Ｍ１）及び前記第２のスイッチング素子（Ｍ２）をオンとし、前記電圧（Ｖｄ）が所定の閾値以上の場合には、前記第１のスイッチング素子（Ｍ１）をオフとし、前記第２のスイッチング素子（Ｍ２）をオンとする論理演算手段（ＮＡ）を含むことを特徴とする。
【００２０】
これにより、論理回路を用いて、電流検出端子で検出された電圧に応じて、容易かつ確実に過電流復帰抵抗切替の制御を行うことができる。
【００２１】
第６の発明は、第５の発明に係る二次電池（ＣＥＬＬ）の過電流保護回路において、
前記論理演算手段は、出力が前記第１のスイッチング素子（Ｍ１）のスイッチング制御入力に接続されたＮＡＮＤゲート（ＮＡ）であり、
前記所定の閾値電圧は、前記ＮＡＮＤゲート（ＮＡ）の閾値電圧（Ｖｔｈｎａ）であり、
前記放電過電流状態を検出したときには、前記第２のスイッチング素子（Ｍ２）がオンとされるとともに、前記ＮＡＮＤゲート（ＮＡ）の一方の入力にハイレベルの信号が入力され、
前記電流検出端子（Ｖ−）で検出された前記電圧（Ｖｄ）が、前記ＮＡＮＤゲート（ＮＡ）の他方の入力に入力され、前記電圧（Ｖｄ）が前記閾値電圧（Ｖｔｈｎａ）よりも高いときはハイレベルの信号が入力されることを特徴とする。
【００２２】
これにより、ＮＡＮＤゲートを用いた簡素なロジック回路を用いて、チップ面積をあまり増加させることなく過電流復帰抵抗の切替を行う回路を構成することができる。
【００２３】
なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例に過ぎず、図示の態様に限定されるものではない。
【発明の効果】
【００２４】
本発明によれば、二次電池の放電過電流検出時に流れるリーク電流を抑制することができる。
【発明を実施するための最良の形態】
【００２５】
以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。
【００２６】
図１は、本発明を適用した実施例に係る二次電池ＣＥＬＬの過電流保護回路２００の全体構成を示した図である。本実施例に係る二次電池ＣＥＬＬの過電流保護回路２００は、主要構成要素として、電流検出端子Ｖ−と、過電流復帰抵抗接続手段５５とを備える。また、本実施例に係る二次電池ＣＥＬＬの過電流保護回路２００は、関連構成要素として、過電流復帰抵抗接続手段５５を含む放電制御論理回路５０と、放電過電流検出回路３０と、充電制御論理回路８０と、第３のスイッチング素子Ｍ３と、充電制御端子ＣＯＵＴと、ＶＤＤ端子と、接続端子Ｐ＋と、負荷ＲＬとを含んでよい。
【００２７】
なお、図１においては、図３と異なる構成についてのみ記載しているが、本実施例に係る二次電池ＣＥＬＬの過電流保護回路２００は、その他の構成要素については、図３の二次電池ＣＥＬＬの保護回路２５０において説明したような二次電池ＣＥＬＬの過充電状態、異常充電器接続状態（充電過電流状態）、過放電状態、出力短絡状態を検出し、これを保護する構成及び機能を必要に応じて備えてよい。つまり、本実施例に係る二次電池ＣＥＬＬの過電流保護回路２００は、必要に応じて、図３に示した過充電検出回路１０、過放電検出回路２０、充電過電流検出回路４０、短絡検出回路６０、遅延回路７０、レベルシフト回路９０、発振器１００、カウンタ１１０等を二次電池保護用集積回路内に備えてもよい。また、本実施例に係る二次電池ＣＥＬＬの過電流保護回路２００を搭載した二次電池保護用集積回路は、二次電池ＣＥＬＬの監視及び保護制御を行うため、必要に応じて、二次電池の負電極に接続されたＶＳＳ端子、二次電池ＣＥＬＬの放電を制御するための放電制御端子ＤＯＵＴ、検査時に遅延時間を短縮するための遅延時間短縮端子ＤＳ等を備えてもよい。また、本実施例に係る二次電池ＣＥＬＬの過電流保護回路２００を搭載した二次電池保護モジュールも、図３に示した外付けＭＯＳトランジスタＭ１１、Ｍ１２、抵抗Ｒ１、Ｒ２、コンデンサＣ１等を必要に応じて備えてよい。
【００２８】
図１に戻り、個々の構成要素について説明を行う。
【００２９】
電流検出端子Ｖ−は、二次電池ＣＥＬＬの負電極及び充電器の負電極に接続され、二次電池ＣＥＬＬの充電電流及び放電電流を電圧に変換して検出するための端子である。放電時は、電流検出端子Ｖ−から正電圧が検出され、充電時は、電流検出端子Ｖ−から負電圧が検出される。本実施例に係る二次電池ＣＥＬＬの過電流保護回路２００においては、電流検出端子Ｖ−は、放電過電流状態を検出したときに保護動作を行うので、電流検出端子Ｖ−からは正電圧が検出されたときに動作することになる。
【００３０】
電流検出端子Ｖ−には、外付け抵抗Ｒ２が必要に応じて接続されてよい。また、本実施例に係る二次電池ＣＥＬＬの過電流保護回路は、接続端子Ｐ＋、Ｐ−に負荷ＲＬが接続されることにより、放電過電流が流れた状態で動作するので、図１においては、電流検出端子Ｖ−に外付け抵抗Ｒ２、負荷ＲＬ及び接続端子Ｐ＋が接続された状態が示されている。
【００３１】
放電過電流検出回路３０は、電流検出端子Ｖ−の電位Ｖｄが所定の放電過電流検出電圧以上になったときに、二次電池ＣＥＬＬの放電過電流状態を検出する回路である。図１においては、電流検出端子Ｖ−と放電過電流検出回路３０とは接続されていないが、実際には、図３に示したように、電流検出端子Ｖ−で検出された電位は、放電過電流検出回路３０に入力されるようになっている。放電過電流検出回路３０においては、上述のように、電流検出端子Ｖ−で検出された電圧が、所定の放電過電流検出電圧以上となっているか否かの判定を行う。このとき、例えば、放電過電流検出電圧以上となっている状態が、所定の遅延時間以上継続するか否かを併せて判定し、放電過電流検出電圧以上の状態が、所定の遅延時間以上継続したときに、放電過電流状態にあると判定するようにしてもよい。放電過電流検出回路３０が、二次電池ＣＥＬＬの放電過電流状態を検出したときには、過電流検出信号を出力する。
【００３２】
放電制御論理回路５０は、過電流復帰抵抗接続手段５５を含み、放電過電流検出回路３０で放電過電流状態が検出されたときに、過電流復帰抵抗ＲＳとの接続を行う手段である。また、放電制御論理回路５０は、放電過電流状態を検出した際、放電制御端子ＤＯＵＴに外付け放電制御ＭＯＳトランジスタＭ１２（図３参照）が接続されている場合には、放電制御端子ＤＯＵＴから出力される信号を制御し、放電制御ＭＯＳトランジスタＭ１２のオン・オフを制御する動作を行ってもよい。
【００３３】
放電制御論理回路５０は、電流源Ｉｓ１、Ｉｓ２と、インバータＩＮＶ１、ＩＮＶ２と、コンデンサＣ２と、過電流復帰抵抗接続手段５０とを備える。また、過電流復帰抵抗接続手段５５は、ＮＡＮＤゲートＮＡと、第１のスイッチング素子Ｍ１及び第２のスイッチング素子Ｍ２を含むスイッチング手段Ｍと、第１の過電流復帰抵抗ＲＳ１及び第２の過電流復帰抵抗ＲＳ２を含む過電流復帰抵抗ＲＳとを備える。
【００３４】
インバータＩＮＶ１、ＩＮＶ２は、第１インバータＩＮＶ１と、第２インバータＩＮＶ２とを含み、ともに、高電位側のＰチャネルＭＯＳトランジスタ（図示せず）と低電位側のＮチャネルＭＯＳトランジスタ（図示せず）のゲート同士及びドレイン同士が接続されたＣＭＯＳ（Complementary Metal Oxide Semiconductor）インバータとして構成されてよい。また、電流源Ｉｓ１、Ｉｓ２も、第１電流源Ｉｓ１と、第２電流源Ｉｓ２とを含む。
【００３５】
放電過電流検出回路３０からの出力は、第１インバータＩＮＶ１に入力される。第１インバータＩＮＶ１のＰチャネルＭＯＳトランジスタとＶＤＤ端子の間には、第１電流源Ｉｓ１が接続されている。これにより、第１インバータＩＮＶ１の閾値電圧を、ＶＤＤ／２よりも低下させ、ＮチャネルＭＯＳトランジスタのスレッショルド電位Ｖｔｈｎに変更することができる。第１インバータＩＮＶ１からの出力は、第２インバータＩＮＶ２の入力に入力される。第２インバータＩＮＶ２のＮチャネルＭＯＳトランジスタとＶＳＳ端子（ＧＮＤ）との間には、第２電流源Ｉｓ２が接続されている。これにより、第２インバータの閾値電圧を、ＰチャネルＭＯＳトランジスタのスレッショルド電位Ｖｔｈｐに変更し、インバータＩＮＶ２の閾値電圧をＶＤＤ／２よりも高く設定することができる。
【００３６】
このように、放電過電流検出回路３０で検出された過電流検出信号は、第１インバータＩＮＶ１で波形整形されながら反転し、第２インバータＩＮＶ２で波形整形されながら反転する。よって、過電流検出回路３０で出力された過電流検出信号がハイレベルであればハイレベルの信号、過電流検出信号がローレベルであればローレベルの信号が、波形整形されて第２インバータＩＮＶから出力される。なお、本実施例においては、放電過電流検出回路３０で放電過電流状態が検出された場合には、ハイレベルの信号を出力し、第１インバータＩＮＶ１に入力される例を挙げて説明する。
【００３７】
過電流復帰抵抗接続手段５５は、放電過電流検出回路３０で放電過電流状態が検出されたときに、電流検出端子Ｖ−を、過電流復帰抵抗ＲＳに接続させるための手段である。過電流復帰抵抗接続手段５５は、過電流検出ＮＡＮＤゲートＮＡと、スイッチング手段Ｍと、過電流復帰抵抗ＲＳとを含む。スイッチング手段Ｍは、第１のスイッチング素子Ｍ１と、第２のスイッチング素子Ｍ２とを含む。また、過電流復帰抵抗ＲＳも、第１の過電流復帰抵抗ＲＳ１と、第２の過電流復帰抵抗ＲＳ２とを含む。第１のスイッチング素子Ｍ１は、第１の過電流復帰抵抗ＲＳ１と直列接続され、第１の分岐路Ｌ１を構成する。また、第２のＭＯＳトランジスタＭ２は、第２の過電流復帰抵抗ＲＳ２と直列に接続され、第２の分岐路Ｌ２を構成する。
【００３８】
なお、第１のスイッチング素子Ｍ１及び第２のスイッチング素子Ｍ２は、スイッチング素子であれば、種々のスイッチング素子を適用することができ、例えば、アナログスイッチ、バイポーラトランジスタであってもよい。本実施例においては、第１のスイッチング素子Ｍ１及び第２のスイッチング素子Ｍ２にＮチャネルＭＯＳトランジスタを適用した例を挙げて説明する。また、以後、第１のスイッチング素子Ｍ１を第１のＭＯＳトランジスタＭ１、第２のスイッチング素子Ｍ２を第２のＭＯＳトランジスタＭ２とも呼ぶこととする。
【００３９】
ＮＡＮＤゲートＮＡは、２入力と１出力を備え、２つの入力信号の論理積を演算する論理演算手段である。図１において、ＮＡＮＤゲートＮＡの２入力のうち、一方の入力を第１の入力ＩＮ１とし、他方の入力をＩＮ２とする。本実施例に係る二次電池ＣＥＬＬの過電流保護回路においては、第２インバータＩＮＶ２の出力が、第２の入力ＩＮ２に接続されているとともに、第２のＭＯＳトランジスタＭ２のスイッチング制御入力であるゲートに接続されている。つまり、第２のインバータＩＮＶ２の出力信号は、ＮＡＮＤゲートＮＡの第２の入力ＩＮ２に入力されるとともに、第２のＭＯＳトランジスタＭ２のゲートに入力され、第２のＭＯＳトランジスタＭ２のオン・オフ駆動を制御する。
【００４０】
ＮＡＮＤゲートＮＡの第１の入力ＩＮ１は、第３のスイッチング素子Ｍ３を介して、電流検出端子Ｖ−に接続されている。これにより、第３のスイッチング素子Ｍ３がオンのときには、電流検出端子Ｖ−の電圧がＮＡＮＤゲートＮＡの第１の入力ＩＮ１に入力される構成となっている。なお、第３のスイッチング素子Ｍ３は、本実施例においては、ＮチャネルＭＯＳトランジスタが適用されているが、用途に応じて、他のスイッチング素子を適用してもよい。なお、以後、第３のスイッチング素子Ｍ３も、第３のＭＯＳトランジスタと呼んでもよいこととする。
【００４１】
ＮＡＮＤゲートＮＡの出力は、第１のＭＯＳトランジスタＭ１のスイッチング制御入力であるゲートに接続されている。つまり、ＮＡＮＤゲートＮＡの出力信号は、第１のＭＯＳトランジスタＭ１のオン・オフを制御する。
【００４２】
第１の過電流復帰抵抗ＲＳ１及び第１のＭＯＳトランジスタＭ１を含む第１の分岐路Ｌ１と、第２の過電流復帰抵抗ＲＳ２及び第２のＭＯＳトランジスタＭ２を含む第２の分岐路Ｌ２は、電流検出端子Ｖ−に対して、並列接続で接続されている。よって、第１のＭＯＳトランジスタＭ１がオンのときには、第１の過電流復帰抵抗ＲＳ１が電流検出端子Ｖ−に接続された状態とすることができる。逆に、第１のＭＯＳトランジスタＭ１がオフのときには、第１の過電流復帰抵抗ＲＳ１が電流検出端子Ｖ−に接続されていない状態とすることができる。同様に、第２の過電流復帰抵抗ＲＳ２についても、第２のＭＯＳトランジスタＭ２をオンとすれば、電流検出端子Ｖ−に接続された状態とすることができ、第２のＭＯＳトランジスタＭ２をオフとすれば、電流検出端子Ｖ−に接続されていない状態とすることができる。
【００４３】
このように、電流検出端子Ｖ−に並列に接続された分岐路Ｌ１、Ｌ２内に過電流復帰抵抗ＲＳ１、ＲＳ２を設け、同じ分岐路Ｌ１、Ｌ２内にスイッチング素子Ｍ１、Ｍ２を設けるようにすれば、スイッチング素子Ｍ１、Ｍ２のオン・オフ制御により、第１の過電流復帰抵抗ＲＳ１のみ、第２の過電流復帰抵抗ＲＳ２のみ、又は第１の過電流復帰抵抗ＲＳ１及び第２の過電流復帰抵抗Ｒ２の双方を並列接続で電流検出端子Ｖ−に切替接続が可能となる。よって、第１の過電流復帰抵抗ＲＳ１、第２の過電流復帰抵抗ＲＳ２の抵抗値を異なる設定としておけば、電流検出端子Ｖ−の電圧の大きさに応じて、適切な過電流復帰抵抗ＲＳ１、ＲＳ２の接続を行うことができる。本実施例に係る二次電池ＣＥＬＬの過電流保護回路においては、第１の過電流復帰抵抗ＲＳ１を小さく数１０〔ｋΩ〕とし、第２の過電流復帰抵抗ＲＳ２を大きく数１００〔ｋΩ〕から数〔ＭΩ〕と設定するが、この点の詳細については、後述する。
【００４４】
充電制御論理回路８０は、ＶＤＤ端子から検出される端子電圧に基づいて二次電池ＣＥＬＬが過充電状態か否かを検出し、充電制御端子ＣＯＵＴに制御信号を出力し、充電制御端子ＣＯＵＴに外付けで充電制御ＭＯＳトランジスタＭ１１（図３参照）が接続されている場合には、充電制御ＭＯＳトランジスタＭ１１を制御する回路である。例えば、ＶＤＤ端子で検出された電圧が、所定の過充電検出電圧より高くなり、二次電池ＣＥＬＬの過充電状態を検出した場合には、充電制御端子ＣＯＵＴからローレベルの信号を出力し、外付けの充電制御ＭＯＳトランジスタＭ１１をオフとし、充電を停止させる。よって、逆に、充放電が可能な状態では、充電制御論理回路８０からは、充電制御端子ＣＯＵＴに常にハイレベルの信号が出力されることになる。なお、図１においては図示されていないが、充電制御論理回路８０からの出力は、図３に示したようなレベルシフト回路９０を経て出力がなされてもよい。
【００４５】
充電制御論理回路８０は、第３のスイッチング素子Ｍ３をオン・オフ制御する。図１において、充電制御論理回路８０の最終段から３段のインバータＩＮＶ３、ＩＮＶ４、ＩＮＶ５が示されているが、第３のインバータＩＮＶ３の出力と第４のインバータＩＮＶ４の入力の間が、第３のＭＯＳトランジスタＭ３のゲートに接続されている。よって、第３のＭＯＳトランジスタＭ３は、充電制御端子ＣＯＵＴに出力される信号がハイレベルであれば、ハイレベルの信号が入力され、充電制御端子ＣＯＵＴに出力される信号がローレベルであれば、ローレベルの信号が入力されることになる。つまり、二次電池ＣＥＬＬが充放電可能な状態であれば、充電制御端子ＣＯＵＴからはハイレベルの信号が出力されているので、第３のＭＯＳトランジスタＭ３のゲートにはハイレベルの信号が印加され、第３のＭＯＳトランジスタＭ３はオンの状態を保つことになる。
【００４６】
次に、図１に構成を有する本実施例に係る二次電池ＣＥＬＬの過充電保護回路２００の動作について説明する。図１において、負荷ＲＬが接続され、放電過電流が流れた場合には、電流検出端子Ｖ−の電圧が上昇し、電流検出端子Ｖ−の電圧Ｖｄが所定の過電流検出電圧以上となった場合には、放電過電流検出回路３０により、放電過電流状態が検出される。よって、放電制御論理回路５０の第１のインバータＩＮＶ１の入力には、ハイレベルの信号が入力される。このとき、第１のインバータＩＮＶ１と第２のインバータＩＮＶ２で２回反転するので、ＮＡＮＤゲートＮＡの第２の入力ＩＮ２への入力信号は、ハイレベルの信号となる。また、第２のＭＯＳトランジスタＭ２もオンとなる。
【００４７】
ここで、充電制御端子ＣＯＵＴに着目すると、放電過電流検出状態では、通常は過充電状態ではあり得ないので、充電制御端子ＣＯＵＴは、ハイレベルを出力している。よって、第３のＭＯＳトランジスタＭ３は、常にオン状態となっている。そうすると、ＮＡＮＤゲートＮＡの第１の入力ＩＮ１への入力信号は、電流検出端子Ｖ−で検出された電圧Ｖｄの電圧レベルということになる。
【００４８】
ＮＡＮＤゲートＮＡの第１の入力ＩＮ１への入力信号Ｖｄが、ＮＡＮＤゲートＮＡの閾値Ｖｔｈｎａよりも小さいときには、ＮＡＮＤゲートＮＡの第１の入力ＩＮ１にはローレベルの入力信号、第２の入力ＩＮ２はハイレベルの入力信号が入力されるので、ＮＡＮＤゲートＮＡの出力はハイレベルとなり、第１のＭＯＳトランジスタＭ１及び第２のＭＯＳトランジスタＭ２の双方ともオン状態となる。よって、合成後の過電流復帰抵抗をＲＳは、ＲＳ＝（ＲＳ１×ＲＳ２）／（ＲＳ１＋ＲＳ２）となる。
【００４９】
一方、ＮＡＮＤゲートＮＡの第１の入力ＩＮ１への入力信号Ｖｄが、ＮＡＮＤゲートＮＡの閾値Ｖｔｈｎａよりも大きいときには、ＮＡＮＤゲートＮＡの第１の入力ＩＮ１への入力信号はハイレベル信号が入力され、かつ第２の入力ＩＮ２にもハイレベルの信号が入力されるので、ＮＡＮＤゲートＮＡの出力はローレベルとなる。よって、第１のＭＯＳトランジスタＭ１はオフとなり、第２のＭＯＳトランジスタＭ２はオンとなる。すると、過電流復帰抵抗ＲＳは、ＲＳ＝ＲＳ２となる。
【００５０】
ここで、第１の過電流復帰抵抗ＲＳ１を小さく、例えば数１０〔ｋΩ〕とし、第２の過電流復帰抵抗ＲＳ２を大きく、例えば数１００〔ｋΩ〕〜数〔ＭΩ〕とすることで、合成過電流復帰抵抗を、数１０〔ｋΩ〕の場合と、数１００〔ｋΩ〕〜数〔ＭΩ〕の場合に切り替えることができる。これにより、電流検出端子Ｖ−で検出された電圧Ｖｄが、ＮＡＮＤゲートＮＡの閾値Ｖｔｈｎａより小さい場合には、過電流復帰抵抗ＲＳを数１０〔ｋΩ〕とし、電圧Ｖｄが、ＮＡＮＤゲートＮＡの閾値Ｖｔｈｎａより大きい場合には、過電流復帰抵抗ＲＳをその１０倍以上１０００倍以下の抵抗値に切り替えることができる。つまり、電流検出端子Ｖ−で検出された電圧Ｖｄの大きさ、即ち放電過電流の大きさに応じた過電流復帰抵抗ＲＳを設定できることとなり、ＶＳＳ端子（ＧＮＤ）に流れるリーク電流Ｉｌｅａｋを大幅に減少させることができる。
【００５１】
図２は、本実施例に係る二次電池ＣＥＬＬの過充電保護回路２００において、電流検出端子Ｖ−で検出された電圧Ｖｄと、過電流復帰抵抗ＲＳとの関係を示した図である。図２において、横軸が電流検出端子Ｖ−で検出された電圧Ｖｄの値を示し、縦軸が過電流復帰抵抗ＲＳを示している。
【００５２】
図２に示されるように、電流検出端子Ｖ−の電位の値に応じて、過電流復帰抵抗ＲＳの値が、数１０〔ｋΩ〕から１．２〔ＭΩ〕以上に大きく切り替わっている。切り替わりの電圧は、ＮＡＮＤゲートＮＡの閾値電圧Ｖｔｈｎａである。つまり、電流検出端子Ｖ−の電位がＮＡＮＤゲートＮＡの閾値電圧Ｖｔｈｎａ以上のときには、過電流復帰抵抗ＲＳは、１．２〔ＭΩ〕以上と大きな値を取り、ＮＡＮＤゲートＮＡの閾値電圧Ｖｔｈｎａ未満のときには、数１０〔ｋΩ〕の小さな値を取っている。
【００５３】
発明者の実験によれば、本実施例に係る二次電池ＣＥＬＬの過電流保護回路２００は、過電流保護状態（放電制御端子ＤＯＵＴ＝ローレベル、電流検出端子Ｖ−の電圧Ｖｄ＝Ｐ＋）において、ＶＤＤ端子電圧＝４．０〔Ｖ〕、過電流復帰抵抗ＲＳ＝１〔ＭΩ〕であれば、ＶＳＳ端子に流れるリーク電流ＩｌｅａｋをＩｌｅａｋ＝４．０〔μＡ〕程度とすることができる。従来品の二次電池の過電流保護回路のリーク電流Ｉｌｅａｋは、Ｉｌｅａｋ＝７７〔μＡ〕程度であるから、従来品と比べて、リーク電流Ｉｌｅａｋを大幅に抑制して減少させることができ、二次電池ＣＥＬＬを長寿命化することができる。
【００５４】
以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。
【００５５】
特に、図１においては、過電流復帰抵抗接続手段５５を、ＮＡＮＤゲートＮＡを用いた構成としたが、その接続切替の構成は、種々の変形が考えられる。例えば、単純に第１のＭＯＳトランジスタＭ１と第２のＭＯＳトランジスタＭ２の一方をオンとして電流検出端子Ｖ−への接続を切り替えるようなロジックを組んで構成することも可能である。また、過電流復帰抵抗ＲＳ１、ＲＳ２の接続方法も、種々の接続方法を適用してよい。本実施例に係る二次電池ＣＥＬＬの過電流保護回路２００においては、過電流保護状態が検出された状態で、電流検出端子Ｖ−により検出された電圧Ｖｄの大きさに応じて、過電流復帰抵抗ＲＳの大きさを異ならせることができれば、種々の形態を適用することができる。
【図面の簡単な説明】
【００５６】
【図１】本実施例に係る二次電池ＣＥＬＬの過電流保護回路の全体構成図である。
【図２】本実施例の電流検出端子Ｖ−の電圧Ｖｄと過電流復帰抵抗ＲＳとの関係図である。
【図３】一般的な二次電池の保護回路１５０の全体構成図の一例である。
【図４】従来の二次電池ＣＥＬＬの保護回路１５０の過電流復帰抵抗ＲＳの詳細図である。
【符号の説明】
【００５７】
１０    過充電検出回路
２０    過放電検出回路
３０    放電過電流検出回路
４０    充電過電流検出回路
５０、１５０    放電制御論理回路
５５    過電流復帰抵抗接続手段
６０    短絡検出回路
７０    遅延回路
８０    充電制御論理回路
９０    レベルシフト回路
１００    発振器
１１０    カウンタ
２００    過電流保護回路
Ｖ−    電流検出端子
ＩＮＶ１、ＩＮＶ２、ＩＮＶ３、ＩＮＶ４、ＩＮＶ５    インバータ
Ｉｓ１、Ｉｓ２    電流源
ＮＡ    ＮＡＮＤゲート
Ｍ１、Ｍ２、Ｍ３    スイッチング素子
ＲＳ、ＲＳ１、ＲＳ２、ＲＳ５    過電流復帰抵抗
Ｌ１、Ｌ２    分岐路
ＶＳＳ    ＧＮＤ端子
ＣＯＵＴ    充電制御端子
ＤＯＵＴ    放電制御端子
【図１】
2010124600.tif 000003
【図２】
2010124600.tif 000004
【図３】
2010124600.tif 000005
【図４】
2010124600.tif 000006