(57)【要約】【課題】２つのＣＰＵを搭載した低コストの半導体集積回路を提供する。【解決手段】１チップの半導体集積回路は、スタンバイマイコン１００とメインマイコン２００と、マイコン間の信号を遮断する遮断部１１０とを備え、スタンバイマイコン１００は、第１ブートプログラムを格納する第１ＲＯＭ１０２と、第１ブートプログラムを実行する第１処理部１０１とを備え、メインマイコン２００は、第２ブートプログラムを格納する第２ＲＯＭ２０２と、第２ブートプログラムを実行する第２処理部２０１とを備え、第１処理部１０１は、第１の電源がオンしたとき、第１ブートプログラムを実行し、第２処理部２０１は、第２の電源がオンしたとき第２ブートプログラムを実行する。【選択図】図１
2010282378.tif 000002
【特許請求の範囲】
【請求項１】
１チップの半導体集積回路であって、
第１の電源から電力供給を受けるスタンバイマイコンと、
前記第１の電源とは独立した第２の電源から電力供給を受けるメインマイコンと、
前記第１の電源がオンかつ前記第２の電源がオフのときに前記スタンバイマイコンから前記メインマイコンに入力される信号を遮断する遮断回路と
を備え、
前記スタンバイマイコンは、
第１ブートプログラムを格納する第１ＲＯＭ（Read Only Memory）と、
前記第１ブートプログラムを実行する第１処理部と
を備え、
前記メインマイコンは、
第２ブートプログラムを格納する第２ＲＯＭと、
前記第２ブートプログラムを実行する第２処理部と
を備え、
前記第１処理部は、前記第１の電源がオンしたとき、前記第１ブートプログラムを実行することによって、前記第２の電源をオンにする処理と外部不揮発メモリから第１プログラムをロードする処理とを行い、ロードされた前記第１プログラムを実行し、
前記第２処理部は、前記第２の電源がオンしたとき、前記第２ブートプログラムを実行することによって、前記外部不揮発メモリから第２プログラムをロードする処理を行い、ロードされた前記第２プログラムを実行する
１チップの半導体集積回路。
【請求項２】
前記メインマイコンは、前記第２の電源から電力供給を受けるメモリインタフェースを備え、
前記メモリインタフェースは、前記チップ外部の前記外部不揮発メモリ、および前記チップ外部の外部揮発メモリに接続され、
前記外部不揮発メモリは、ロードされるべき前記第１プログラムおよび前記第２プログラムを記憶する
請求項１に記載の１チップの半導体集積回路。
【請求項３】
前記スタンバイマイコンは、揮発性の第１ＲＡＭを有し、
前記第１処理部は、前記第１ブートプログラムを実行することによって、前記外部不揮発メモリから前記メモリインタフェースを介して前記第１ＲＡＭ（Random Access Memory）に前記第１プログラムをロードし、
前記第２処理部は、前記第２ブートプログラムを実行することによって、前記外部不揮発メモリから前記メモリインタフェースを介して前記外部揮発メモリに前記第２プログラムをロードする
請求項２に記載の１チップの半導体集積回路。
【請求項４】
前記第１処理部は、
前記第１の電源がオンしたとき前記第１ブートプログラムの実行を開始し、
前記第２の電源をオン状態にし、
前記メインマイコンを停止状態にし、
前記遮断回路をイネーブル状態にし、
前記第１プログラムをロードする処理を行い、
ロードされた第１プログラムの実行を開始し、
前記第１プログラムを実行することによって前記２の電源のオンおよびオフと、前記メインマイコンの起動および停止とを管理する
請求項３に記載の１チップの半導体集積回路。
【請求項５】
前記外部不揮発メモリは、ＮＡＮＤ型フラッシュメモリであり、
前記第１処理部は、前記外部不揮発メモリから前記第１プログラムをブロック単位に読み出すリードコマンドを前記メモリインタフェースに発行することによって前記第１プログラムをロードする
請求項３に記載の１チップの半導体集積回路。
【請求項６】
前記外部不揮発メモリは、ＮＯＲ型フラッシュメモリであり、
前記第１処理部は、前記外部不揮発メモリから前記第１プログラムを複数バイト単位に読み出すリードコマンドを前記メモリインタフェースに発行することによって前記第１プログラムをロードする
請求項３に記載の１チップの半導体集積回路。
【請求項７】
前記メモリインタフェースは、さらに、メモリカードを接続し、
前記メモリカードは、新バージョンの第１プログラムおよび新バージョンの第２プログラムの少なくとも一方を格納し、
前記第２処理部は、さらに、前記第２プログラムを実行することによって、前記メモリカードから前記外部不揮発メモリに新バージョンの第１プログラムおよび新バージョンの第２プログラムの少なくとも一方をコピーする
請求項３に記載の１チップの半導体集積回路。
【請求項８】
前記メモリインタフェースは、さらに、メモリカードを接続し、
前記メモリカードは、新バージョンの第１プログラムおよび新バージョンの第２プログラムの少なくとも一方を格納し、
前記第１処理部は、さらに、前記第１プログラムを実行することによって、前記メモリカードから前記外部不揮発メモリに新バージョンの第１プログラムおよび新バージョンの第２プログラムの少なくとも一方をコピーする
請求項３に記載の１チップの半導体集積回路。
【請求項９】
前記メモリインタフェースは、さらに、メモリカードを接続し、
前記メモリカードは、新バージョンの第１プログラムおよび新バージョンの第２プログラムの少なくとも一方を格納し、
前記メインマイコンは、さらに、ブート用の初期パラメータを取得する初期パラメータ取得部を有し、
前記第２処理部は、
前記初期パラメータが第１の値であるとき、前記第２ブートプログラムを実行することによって、前記外部不揮発メモリから前記メモリインタフェースを介して前記外部揮発メモリに前記第２プログラムをロードし、
前記初期パラメータが第２の値であるとき、前記第２ブートプログラムを実行することによって、前記メモリカードから前記メモリインタフェースを介して前記外部揮発メモリに前記新バージョンの第２プログラムをロードする
請求項３に記載の１チップの半導体集積回路。
【請求項１０】
前記メモリインタフェースは、前記外部不揮発メモリとして、ＮＡＮＤ型フラッシュメモリとＮＯＲ型フラッシュメモリの何れかを接続可能であり、
前記第２処理部は、さらに、
前記初期パラメータが第２の値であるとき、前記第２ブートプログラムを実行することによって、前記メモリカードからメモリインタフェースを介して前記外部揮発メモリに新バージョンの第１プログラムおよび新バージョンの第２プログラムの少なくとも一方をコピーする
請求項９に記載の１チップの半導体集積回路。
【請求項１１】
前記メモリインタフェースは、さらに、メモリカードを接続し、
前記メモリカードは、新バージョンの第１プログラムおよび新バージョンの第２プログラムの少なくとも一方を格納し、
前記メインマイコンは、さらに、ブート用の初期パラメータを取得する初期パラメータ取得部を有し、
前記第２処理部は、前記初期パラメータの値に応じて、前記第２プログラムのロード元が前記外部不揮発メモリであるか前記メモリカードであるかを判別し、前記不揮発メモリがＮＡＮＤ型フラッシュメモリであるか、ＮＯＲ型フラッシュメモリであるかを判別し、
判別結果に応じて前記第２プログラムのロード処理を行う
請求項３に記載の１チップの半導体集積回路。
【請求項１２】
前記メインマイコンは、メモリインタフェースを備え、
前記メモリインタフェースは、前記チップ外部の外部不揮発メモリと、前記チップ外部の外部揮発メモリとに接続され、
前記スタンバイマイコンは、
前記第１処理部は、前記第１ブートプログラムを実行することによって、前記外部不揮発メモリから前記外部揮発メモリに第１プログラムをロードし、
前記第２処理部は、前記第２ブートプログラムを実行することによって、前記外部不揮発メモリから前記外部揮発メモリに第２プログラムをロードする
請求項２に記載の１チップの半導体集積回路。
【請求項１３】
請求項１に記載の１チップの半導体集積回路を備え、
前記メインマイコンは、前記第２プログラムの実行によりデジタル放送を再生する
テレビ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２つのＣＰＵを備える半導体集積回路に関し、特にテレビ受像機、映像音声再生装置、映像音声記録装置等に備えられる半導体集積回路およびテレビに関する。
【背景技術】
【０００２】
特許文献１は、メインＣＰＵとサブＣＰＵとを備えるマイクロコンピュータを開示している。図１４は、背景技術におけるマイクロコンピュータＭＣＵの構成を示すブロック図である。このＭＣＵは、不揮発性メモリ４と、コントローラ１０５と、メインＣＰＵ２とを有する。不揮発性メモリ４の書き込み・消去は、コントローラ１０５のサブＣＰＵ（ＦＣＰＵ）１１２の制御プログラムを実行することによって実行される。書き込み・消去制御プログラムの不揮発性メモリ４からコントロールＲＡＭ１５への転送をメインＣＰＵ２の要求に応答するコントローラ１０５、ＦＣＰＵ１２の何れかが実行する。
【０００３】
このように、不揮発性メモリ４の書き込みおよび消去の制御はコントローラ１０５のサブＣＰＵ１１２のプログラム制御によって行うことにより、リアルタイム性能を向上するとともに、メインＣＰＵによる不揮発性メモリに格納されたユーザープログラムの実行開始時間を短縮することを図っている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−５９０５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記背景技術によれば、電気的に書き込みおよび消去可能な不揮発性メモリモジュール（つまりフラッシュメモリ）を半導体集積回路に搭載しているので、製造コストを押し上げるという問題がある。というのは、今日の微細化プロセスにフラッシュメモリ混載プロセスを実現するのは困難であり、混載したとしても製造プロセスが複雑になり、製造コストを上昇させるからである。
【０００６】
本発明は、フラッシュメモリ混載を回避し、２つのＣＰＵを搭載した低コストの半導体集積回路およびテレビを提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために半導体集積回路は、１チップの半導体集積回路であって、第１の電源から電力供給を受けるスタンバイマイコンと、前記第１の電源とは独立した第２の電源から電力供給を受けるメインマイコンと、前記第１の電源がオンかつ前記第２の電源がオフのときに前記スタンバイマイコンから前記メインマイコンに入力される信号を遮断する遮断回路とを備える。前記スタンバイマイコンは、第１ブートプログラムを格納する第１ＲＯＭ（Read Only Memory）と、前記第１ブートプログラムを実行する第１処理部とを備える。前記メインマイコンは、第２ブートプログラムを格納する第２ＲＯＭと、前記第２ブートプログラムを実行する第２処理部とを備える。前記第１処理部は、前記第１の電源がオンしたとき、前記第１ブートプログラムを実行することによって、前記第２の電源をオンにする処理と外部不揮発メモリから第１プログラムをロードする処理とを行い、ロードされた前記第１プログラムを実行する。前記第２処理部は、前記第２の電源がオンしたとき、前記第２ブートプログラムを実行することによって、前記外部不揮発メモリから第２プログラムをロードする処理を行い、ロードされた前記第２プログラムを実行する。
【０００８】
この構成によれば、スタンバイマイコンとメインマイコンは、ブート時（立ち上げ時）に第１、第２プログラムをロードするので、フラッシュメモリを半導体集積回路内部に混載しなくてよいので、低コストにすることができる。
【０００９】
さらに、スタンバイマイコンとメインマイコンとは独立した別個の電源から電力供給を受けるが、ブート時のプログラム供給元である外部不揮発メモリは共通なので、プログラム供給元を独立にする場合と比べて、回路構成を簡単にすることができ、低コスト化に適している。
【００１０】
ここで、前記メインマイコンは、前記第２の電源から電力供給を受けるメモリインタフェースを備え、前記メモリインタフェースは、前記チップ外部の前記外部不揮発メモリ、および前記チップ外部の外部揮発メモリに接続され、前記外部不揮発メモリは、ロードされるべき前記第１プログラムおよび前記第２プログラムを記憶するようにしてもよい。
【００１１】
この構成によれば、メモリインタフェースは、メインマイコンと共通の第２の電源から電力供給を受けるので、スタンバイマイコンがオン状態で、メインマイコンがオフ状態の場合に、メモリインタフェースにおける消費電力を低減することができる。
【００１２】
ここで、前記スタンバイマイコンは、揮発性の第１ＲＡＭを有し、前記第１処理部は、前記第１ブートプログラムを実行することによって、前記外部不揮発メモリから前記メモリインタフェースを介して前記第１ＲＡＭ（Random Access Memory）に前記第１プログラムをロードし、前記第２処理部は、前記第２ブートプログラムを実行することによって、前記外部不揮発メモリから前記メモリインタフェースを介して前記外部揮発メモリに前記第２プログラムをロードしてもよい。
【００１３】
この構成によれば、スタンバイマイコンは第１ＲＡＭを内蔵するので、メインマイコンとの独立性が高い。メインマイコンは外部揮発メモリにロードされた第２プログラムを実行するので、より大規模なプログラムを実行可能である。
【００１４】
ここで、前記第１処理部は、前記第１の電源がオンしたとき前記第１ブートプログラムの実行を開始し、前記第２の電源をオン状態にし、前記メインマイコンを停止状態にし、前記遮断回路をイネーブル状態にし、前記第１プログラムをロードする処理を行い、ロードされた第１プログラムの実行を開始し、前記第１プログラムを実行することによって前記２の電源のオンおよびオフと、前記メインマイコンの起動および停止とを管理するようにしてもよい。
【００１５】
この構成によれば、スタンバイマイコンは、立ち上げ後にメインマイコンを容易にオンおよびオフすることができる。
【００１６】
ここで、前記外部不揮発メモリは、ＮＡＮＤ型フラッシュメモリであり、前記第１処理部は、前記外部不揮発メモリから前記第１プログラムをブロック単位に読み出すリードコマンドを前記メモリインタフェースに発行することによって前記第１プログラムをロードしてもよい。
【００１７】
ここで、前記外部不揮発メモリは、ＮＯＲ型フラッシュメモリであり、前記第１処理部は、前記外部不揮発メモリから前記第１プログラムを複数バイト単位に読み出すリードコマンドを前記メモリインタフェースに発行することによって前記第１プログラムをロードしてもよい。
【００１８】
この構成によれば、外部不揮発メモリは、ブロック単位にアクセスされるＮＡＮＤ型フラッシュメモリと、バイト単位にアクセスされるＮＯＲ型の何れかを利用することができる。
【００１９】
ここで、前記メモリインタフェースは、さらに、メモリカードを接続し、前記メモリカードは、新バージョンの第１プログラムおよび新バージョンの第２プログラムの少なくとも一方を格納し、前記第２処理部は、さらに、前記第２プログラムを実行することによって、前記メモリカードから前記外部不揮発メモリに新バージョンの第１プログラムおよび新バージョンの第２プログラムの少なくとも一方をコピーしてもよい。
【００２０】
この構成によれば、メインマイコンは、外部不揮発性メモリに格納された第１プログラムまたは第２プログラムのアップデートを容易にすることができる。
【００２１】
ここで、前記メモリインタフェースは、さらに、メモリカードを接続し、前記メモリカードは、新バージョンの第１プログラムおよび新バージョンの第２プログラムの少なくとも一方を格納し、前記第１処理部は、さらに、前記第１プログラムを実行することによって、前記メモリカードから前記外部不揮発メモリに新バージョンの第１プログラムおよび新バージョンの第２プログラムの少なくとも一方をコピーしてもよい。
【００２２】
この構成によれば、スタンバイマイコンは、不揮発性メモリに格納された第１プログラムまたは第２プログラムのバージョンアップを容易にすることができる。
【００２３】
ここで、前記メモリインタフェースは、さらに、メモリカードを接続し、前記メモリカードは、新バージョンの第１プログラムおよび新バージョンの第２プログラムの少なくとも一方を格納し、前記メインマイコンは、さらに、ブート用の初期パラメータを取得する初期パラメータ取得部を有し、前記第２処理部は、前記初期パラメータが第１の値であるとき、前記第２ブートプログラムを実行することによって、前記外部不揮発メモリから前記メモリインタフェースを介して前記外部揮発メモリに前記第２プログラムをロードし、前記初期パラメータが第２の値であるとき、前記第２ブートプログラムを実行することによって、前記メモリカードから前記メモリインタフェースを介して前記外部揮発メモリに前記新バージョンの第２プログラムをロードしてもよい。
【００２４】
この構成によれば、初期パラメータの値に応じて、外部不揮発メモリからブートするのか、メモリカードからブートするのかを切替えることができる。外部不揮発性メモリの代わりにメモリカードからブートする場合（つまり、メモリカードから第１プログラムおよび第２プログラムをロードする場合）は、例えば、プログラム開発段階におけるデバッグ作業で利用でき、デバッグを円滑にすることができる。
【００２５】
ここで、前記メモリインタフェースは、前記外部不揮発メモリとして、ＮＡＮＤ型フラッシュメモリとＮＯＲ型フラッシュメモリの何れかを接続可能であり、前記第２処理部は、さらに、前記初期パラメータが第２の値であるとき、前記第２ブートプログラムを実行することによって、前記メモリカードからメモリインタフェースを介して前記外部揮発メモリに新バージョンの第１プログラムおよび新バージョンの第２プログラムの少なくとも一方をコピーしてもよい。
【００２６】
この構成によれば、メモリカードからブートした後、外部揮発メモリに格納された第２プログラムをバージョンアップすることができる。例えば、半導体集積回路の製造直後に外部不揮発性メモリが初期状態（空の状態）で、メモリカードからブートした後に、第１プログラムおよび第２プログラムの一方または両方を外部不揮発メモリに格納することができる。
【００２７】
ここで、前記メモリインタフェースは、さらに、メモリカードを接続し、前記メモリカードは、新バージョンの第１プログラムおよび新バージョンの第２プログラムの少なくとも一方を格納し、前記メインマイコンは、さらに、ブート用の初期パラメータを取得する初期パラメータ取得部を有し前記第２処理部は、前記初期パラメータの値に応じて、前記第２プログラムのロード元が前記外部不揮発メモリであるか前記メモリカードであるかを判別し、前記不揮発メモリがＮＡＮＤ型フラッシュメモリであるか、ＮＯＲ型フラッシュメモリであるかを判別し、判別結果に応じて前記第２プログラムのロード処理を行うようにしてもよい。
【００２８】
この構成によれば、第２プログラムのロード元は、ＮＡＮＤ型フラッシュメモリ、ＮＯＲ型フラッシュメモリ、メモリカードの何れでも選択的に利用することができ、システムを柔軟に構成することができる。
【００２９】
ここで、前記メインマイコンは、メモリインタフェースを備え、前記メモリインタフェースは、前記チップ外部の外部不揮発メモリと、前記チップ外部の外部揮発メモリとに接続され、前記スタンバイマイコンは、前記第１処理部は、前記第１ブートプログラムを実行することによって、前記外部不揮発メモリから前記外部揮発メモリに第１プログラムをロードし、前記第２処理部は、前記第２ブートプログラムを実行することによって、前記外部不揮発メモリから前記外部揮発メモリに第２プログラムをロードしてもよい。
【００３０】
この構成よれば、スタンバイマイコン、メインマイコンは、外部揮発メモリにロードされた第１、第２プログラムを実行する。
【００３１】
上記課題を解決するためのテレビは、上記の半導体集積回路を備え、前記メインマイコンは、前記第２プログラムの実行によりデジタル放送を再生する。
【発明の効果】
【００３２】
本発明によれば、フラッシュメモリを半導体集積回路内部に混載しなくてよいので、低コストにすることができる。
【００３３】
さらに、スタンバイマイコンおよびメインマイコンはブート時のプログラム供給元である外部不揮発メモリが共通なので、プログラム供給元を独立にする場合と比べて、回路構成を簡単にすることができ、低コスト化に適している。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施の形態１における半導体集積回路およびその周辺の構成を示すブロック図である。
【図２】本発明の実施の形態１における半導体集積回路のブートシーケンスを示す説明図である。
【図３】本発明の実施の形態２における半導体集積回路およびその周辺の構成を示すブロック図である。
【図４】本発明の実施の形態２における外部不揮発メモリに格納されたプログラムの更新シーケンス例を示す説明図である。
【図５】本発明の実施の形態２におけるメモリカードからのブートシーケンス例を示す説明図である。
【図６】本発明の実施の形態２におけるブートフローの一例を示すフローチャートである。
【図７】外部不揮発メモリがＮＡＮＤ型フラッシュメモリである場合の、通常ブート時のブート手順を示す図である。
【図８】外部不揮発メモリがＮＯＲ型フラッシュメモリである場合の、通常ブート時のブート手順を示す図である。
【図９】外部不揮発メモリがＲＯＭである場合の通常ブート時のブート手順を示す図である。
【図１０】外部不揮発メモリがＮＡＮＤ型フラッシュメモリである場合の、メモリカードから直接ブートするブート手順を示す図である。
【図１１】外部不揮発メモリがＮＯＲ型フラッシュメモリである場合の、当該ＮＯＲ型フラッシュメモリから直接ブートするブート手順を示す図である。
【図１２】外部不揮発メモリがＲＯＭの場合のブート手順を示す図である。
【図１３】テレビ受像機の外観を示す図である。
【図１４】従来技術におけるマイクロコンピュータの構成を示すブロック図である。
【発明を実施するための形態】
【００３５】
（実施の形態１）
本実施の形態の半導体集積回路は、１チップの半導体集積回路であって、２つの電源から独立して電力供給を受ける２つのマイコンと、２つのマイコン間で入出力される信号を遮断する遮断回路とを有し、２つのマイコンがそれぞれブート機能を有する構成について説明する。ここで、ブート機能とは、マイコンの立ち上げ時に外部からプログラムをロードする機能をいう。２つのマイコンがそれぞれブート機能を有するので、マイコン内部に大容量のフラッシュメモリを混載する必要がなく、低コスト化を達成している。
【００３６】
図１は、本発明の実施の形態１における半導体集積回路およびその周辺の構成を示すブロック図である。同図では、半導体集積回路１のほかに、その周辺の回路である、第１の電源１０、第２の電源２０、外部不揮発メモリ３１、外部揮発メモリ３２も図示してある。
【００３７】
第１の電源１０は、例えば３端子レギュレータであり、スタンバイマイコン１００に電圧ＶＤＤ１（１０）を供給する。
【００３８】
第２の電源２０は、例えば３端子レギュレータであり、メインマイコン２００に電圧ＶＤＤ２（２１）を供給する。第２の電源２０は、スタンバイマイコン１００から出力されるイネーブル信号１０４によってオンおよびオフ（またはイネーブルおよびディスエーブル）を制御される。
【００３９】
外部不揮発メモリ３１は、スタンバイマイコン１００用のプログラム、およびメインマイコン２００用のプログラムを記憶する。両者のプログラムを区別するために、以降第１プログラム、第２プログラムと呼ぶ。第１プログラムは、スタンバイマイコン１００用のオペレーティングシステムＯＳおよびアプリケーションプログラムを含む。第２プログラムは、メインマイコン２００用のオペレーティングシステムＯＳおよびアプリケーションプログラムを含む。外部不揮発メモリ３１は、具体的には、ＮＡＮＤ型フラッシュメモリ、ＮＯＲ型フラッシュメモリ、またはＲＯＭで構成することが望ましい。
【００４０】
外部揮発メモリ３２は、ＳＤＲＡＭであり、例えば、メインマイコン２００のブート時に第２プログラムがロードされ、メインマイコン２００のメインメモリの一部として機能する。
【００４１】
半導体集積回路１は、１チップの半導体集積回路であって、第１の電源１０から電力供給を受けるスタンバイマイコン１００と、第１の電源１０とは独立した第２の電源２０から電力供給を受けるメインマイコン２００とを備える。
【００４２】
スタンバイマイコン１００は、第１ブートプログラムを格納する第１ＲＯＭ１０２と、第１ＲＡＭ１０３と、ブートプログラムを実行する第１処理部１０１と、遮断部１１０とを備える。
【００４３】
ここで、一般に、ブートプログラムは、マイコンの立ち上げ時に実行されるプログラムであって、外部からメインメモリにプログラム（主にオペレーティングシステム（ＯＳ））をロードするためのプログラムであり、ＩＰＬ（Initial Program Loader）とも呼ばれる。第１ＲＯＭ１０２に格納されたブートプログラムと、第２ＲＯＭ２０２に格納されたブートプログラムとを区別するために、以下では、前者を第１ブートプログラム、後者を第２ブートプログラムと呼ぶ。
【００４４】
第１ＲＯＭ１０２は、スタンバイマイコン１００による命令フェッチの対象となるメインメモリの一部であり、第１ブートプログラムを格納する。第１ＲＯＭ１０２は、例えば、マスクＲＯＭ、ＥＥＰＲＯＭ等で構成され、ＮＡＮＤ型フラッシュメモリやＮＯＲ型フラッシュメモリ以外のＲＯＭで構成することが望ましい。
【００４５】
第１ＲＡＭ１０３は、スタンバイマイコン１００による命令をフェッチの対象となるメインメモリの一部であり、例えばＳＲＡＭにより構成される。
【００４６】
第１処理部１０１は、ＣＰＵであり、第１の電源１０がオンしたとき、第１ブートプログラムを実行することによって、第２の電源２０をオンにする処理と、外部不揮発メモリ３１から第１ＲＡＭ１０３に第１プログラムをロードする処理とを行い、ロードされた第１プログラムを実行する。第１処理部１０１は、第１ＲＡＭ１０３の代わりに外部揮発メモリ３２に第１プログラムをロードするようにしてもよい。
【００４７】
遮断部１１０は、第１の電源１０がオンかつ前記第２の電源２０がオフのときにスタンバイマイコン１００からメインマイコン２００に入力される各種信号線１１１を遮断する。ここでいう遮断は、当該信号のレベルを強制的にローレベルにすることをいう。これにより、電源オフ状態でトランジスタのゲートにハイレベルが印加されることを回避し、トランジスタの特性劣化を防止する。
【００４８】
メインマイコン２００は、第２ブートプログラムを格納する第２ＲＯＭ２０２と、第２ブートプログラムを実行する第２処理部２０１と、メモリインタフェース２１０とを備える。
【００４９】
第２ＲＯＭ２０２は、メインマイコン２００による命令フェッチの対象となるメインメモリの一部であり、第２ブートプログラムを格納する。第２ＲＯＭ２０２は、例えば、マスクＲＯＭ、ＥＥＰＲＯＭ等で構成され、ＮＡＮＤ型フラッシュメモリやＮＯＲ型フラッシュメモリ以外のＲＯＭで構成することが望ましい。
【００５０】
第２処理部２０１は、ＣＰＵであり、第２ＲＯＭ２０２および外部揮発メモリ３２をメインメモリとして使用する。つまり、第２ＲＯＭ２０２および外部揮発メモリ３２を命令フェッチの対象とする。第２処理部２０１は、第２の電源２０がオンしたとき、第２ブートプログラムを実行することによって、外部不揮発メモリ３１から外部揮発メモリ３２に第２プログラムをロードする処理を行い、ロードされた第２プログラムを実行する。
【００５１】
メモリインタフェース２１０は、チップ外部の外部不揮発メモリ３１および外部揮発メモリ３２に接続され、スタンバイマイコン１００およびメインマイコン２００からアクセス要求を受けて外部不揮発メモリ３１および外部揮発メモリ３２にアクセスする。
【００５２】
以上のように構成された本実施の形態における半導体集積回路１について、その動作を説明する。
【００５３】
図２は、本発明の実施の形態１における半導体集積回路のブートシーケンスの一例を示す説明図である。図中の（１）、（２）、・・・はブートシーケンスの手順を示す。点線は第１、第２ブートプログラムの実行による制御を意味し、太線は第１、第２プログラムの転送経路を意味する。以下、ブートシーケンスの手順に沿って動作を説明する。
【００５４】
（１）第１の電源１０がオンしたとき、第１処理部１０１は、第１ＲＯＭ１０２に記憶された第１ブートプログラムの実行を開始する。
【００５５】
（２）第１処理部１０１は、第１ブートプログラムの実行により第２の電源２０をオン状態（イネーブル）にする。第２の電源オン直後は、メインマイコン２００が命令フェッチ停止状態、遮断部１１０がイネーブル状態（遮断状態）であるものとする。
【００５６】
（３）第１処理部１０１は、第１ブートプログラムの実行により前記メインマイコン２００を初期化する。
【００５７】
（４）第１処理部１０１は、第１ブートプログラムの実行により遮断部１１０をディスエーブル状態にする（遮断状態を解除する）。
【００５８】
（５）第１処理部１０１は、第１ブートプログラムの実行により外部不揮発メモリ３１から第１ＲＡＭ１０３に第１プログラムをロードする処理を行う。
【００５９】
（６）第１処理部１０１は、第１ＲＡＭ１０３にロードされた第１プログラムの実行を開始する。
【００６０】
（７）第１処理部１０１は、第１プログラムを実行、つまり、ＯＳおよびアプリケーションプログラムを実行する。このアプリケーションプログラムは、第２電源２０のオンおよびオフと、メインマイコン２００の起動および停止とを管理する機能を含む。
【００６１】
（８）第１処理部１０１は、第１プログラムの実行によりメインマイコン２００を停止状態から動作状態にする（リセット解除、スリープ解除あるいはホールト解除）。
【００６２】
（９）第２処理部２０１は、第２ＲＯＭ２０２に記憶された第２ブートプログラムの実行を開始する。
【００６３】
（１０）第２処理部２０１は、外部不揮発メモリ３１から外部揮発メモリ３２に第２プログラムをロードする処理を行う。
【００６４】
（１１）第２処理部２０１は、ロードされた第２プログラムの実行を開始する。
【００６５】
（１２）第２処理部２０１は、第２プログラム（ＯＳおよびアプリケーションプログラム）を実行する。このアプリケーションプログラムは、例えば、映像音声データの再生等を含む。
【００６６】
このように、スタンバイマイコン１００、メインマイコン２００は、個別にブートすることができる。ロードされる対象である第１および第２プログラムの供給元は外部不揮発メモリ３１であり、スタンバイマイコン１００およびメインマイコン２００に共通である。
【００６７】
以上説明してきたように、本実施の形態における半導体集積回路によれば、スタンバイマイコン１００とメインマイコン２００は、ブート時（立ち上げ時）に第１、第２プログラムをロードするので、半導体集積回路内部にフラッシュメモリを混載しなくてよい。これにより低コストにすることができる。
【００６８】
さらに、ブート時のプログラム供給元である外部不揮発メモリが共通なので、プログラム供給元を独立にする場合と比べて、回路構成を簡単にすることができ、低コスト化に適している。
【００６９】
また、プログラム供給元である外部不揮発メモリが共通であることから、メモリインタフェースも共通にすることができる。スタンバイマイコンがオン状態で、メインマイコンがオフ状態の場合に、メモリインタフェースにおける消費電力を低減することができる。
【００７０】
なお、スタンバイマイコン１００は、第１ＲＡＭ１０３を備えない構成としてもよい。この場合、上記ブートシーケンスの手順（５）において、第１処理部１０１は、第１プログラムを外部揮発メモリ３２にロードする処理を行えばよい。手順（６）において、第１処理部１０１は、外部揮発メモリ３２にロードされた第１プログラムの実行を開始すればよい。
【００７１】
さらに、スタンバイマイコン１００は、第１ＲＡＭ１０３の代わりに、外部揮発メモリ３２のキャッシュとして機能するキャッシュメモリを備える構成としてもよい。
【００７２】
（実施の形態２）
本実施の形態では、アクセス対象としてメモリカードが追加されたメモリインタフェース２１０を有する半導体集積回路について説明する。この半導体集積回路は、実施の形態１の機能に加えて、メモリカードを利用した第１、第２プログラムのバージョンアップ機能と、メモリカードからのブート機能とを有する。
【００７３】
図３は、本発明の実施の形態２における半導体集積回路およびその周辺の構成を示すブロック図である。同図の半導体集積回路は、図１と比較して、メモリインタフェース２１０がカードスロット３４を接続する点と、初期パラメータ取得部２０３およびキャッシュメモリ２０４が追加された点とが異なっている。以下、同じ機能は説明を省略し異なる機能を中心に説明する。
【００７４】
メモリインタフェース２１０は、実施の形態１で説明した機能に加えて、カードスロット３４を介してメモリカード３３にアクセスする点が異なっている。メモリカードは、カードスロット３４に着脱可能であり、不揮発性のメモリを有し、例えば、ＳＤカード等である。メモリカードは、例えば、新バージョンの第１プログラムおよび新バージョンの第２プログラムの少なくとも一方、または、開発段階のデバッグ対象となる第１プログラムおよび第２プログラムの少なくとも一方を格納する。
【００７５】
初期パラメータ取得部２０３は、ブートにおける初期パラメータを外部から取得し、または、初期パラメータを保持する。初期パラメータは、例えば、ロードすべき第２プログラムの供給元が、外部不揮発メモリ３１であるかメモリカード３３であるかを示し、第２ブートプログラムによって読み出される。
【００７６】
キャッシュメモリ２０４は、外部揮発メモリ３２のデータキャッシュ、命令キャッシュとして機能する。
【００７７】
以上のように構成された本実施の形態における半導体集積回路について、その動作を説明する。
【００７８】
図４は、本発明の実施の形態２における外部不揮発メモリに格納されたプログラムの更新シーケンスの一例を示す説明図である。同図の更新シーケンスは、外部不揮発メモリ３１に格納された第１プログラムおよび第２プログラムの少なくとも一方をバージョンアップする処理である。この更新シーケンスは、図２のブートシーケンス完了後に、第２プログラム中の「更新用プログラム」の実行により行われる。メモリカード３３には、第１プログラムおよび第２プログラムの少なくとも一方の新バージョンが格納されているものとする。図中の（２１）、（２２）は更新シーケンスの手順を示す。点線は第２プログラムの実行による制御を意味し、太線は新バージョンの第１プログラムおよび／または第２プログラムの転送経路を意味する。
【００７９】
以下、ブートシーケンスの手順に沿って動作を説明する。
【００８０】
（２１）第２処理部２０１は、第２プログラム中の「更新用プログラム」の実行を開始する。
【００８１】
（２２）第２処理部２０１は、更新用プログラムの実行により、メモリカード３３から外部不揮発メモリ３１に新バージョンの第１プログラムおよび／または第２プログラムを転送することによってコピーする。外部不揮発メモリ３１には、新バージョンの第１プログラムおよび／または第２プログラムが旧バージョンに上書きされる。または、新バージョンと旧バージョンとが並存し、ブート時に新バージョンが選択されるようにしてもよい。
【００８２】
このように、メモリカードを用いて、外部不揮発メモリに格納されたプログラムの更新を簡単に行うことができる。
【００８３】
図５は、本発明の実施の形態２におけるメインマイコン２００がメモリカードからブートするブートシーケンスの一例を示す説明図である。
【００８４】
同図のブートシーケンスは、メモリカード３３に格納された第２プログラムをメインマイコン２００のＯＳおよびアプリケーションプログラムとして、外部揮発メモリ３２にロードする処理である。このブートシーケンスは、図２のブートシーケンスのうち手順（１）〜（８）に引き続き行われる処理であって、第２ブートプログラムの実行により（９）〜（１２）の代わりに行われる処理である。
【００８５】
メモリカード３３には、少なくとも第２プログラムの新バージョンが格納されているものとする。図中の（３１）、（３２）、・・・はメインマイコン２００のブートシーケンスの手順を示す。点線は第２プログラムの実行による制御を意味し、太線は新バージョンの第１プログラムおよび／または第２プログラムの転送経路を意味する。
【００８６】
以下、ブートシーケンスの手順に沿って動作を説明する。
【００８７】
（３１）第２処理部２０１は、第２ブートプログラムの実行を開始する。
【００８８】
（３２）第２処理部２０１は、第２ブートプログラムを実行することにより、初期パラメータ取得部２０３から初期値を読み出し、第２プログラムの供給元を判別する。例えば、第２処理部２０１は、初期パラメータが第１の値であるとき、第２プログラムの供給元が外部不揮発メモリ３１であると判別する。この場合は、図２の（１０）以降と同じ処理が行われる。一方、初期パラメータが第２の値であるとき、第２プログラムの供給元がメモリカード３３であると判別する。この場合は、以下の処理が行われる。
【００８９】
（３３）第２処理部２０１は、第２ブートプログラムを実行することにより、メモリカード３３から外部揮発メモリ３２に新バージョンの第２プログラムをロードする。
【００９０】
（３４）第２処理部２０１は、外部揮発メモリ３２から新バージョンの第２プログラムの実行を開始する。
【００９１】
（３５）第２処理部２０１は、新バージョンの第２プログラムを実行することにより、メモリカード３３から外部不揮発メモリ３１に新バージョンの第２プログラムをロードする。外部不揮発メモリ３１には、新バージョンの第２プログラムが上書きされる。または、上書きではなく、新バージョンと旧バージョンとが並存するようにしてもよい。
【００９２】
このように、メインマイコン２００においてメモリカードからのブート機能を容易に実現することができる。
【００９３】
なお、メモリカードに新バージョンの第１プログラムが格納されている場合には、手順（３５）に続けて、さらに第２処理部２０１が第１処理部１０１に第１プログラムの更新を要求し、第１処理部１０１が、メモリカード３３または外部不揮発メモリ３１から第１ＲＡＭ１０３に第１プログラムを転送し、第１ＲＡＭ１０３の第１プログラムを更新するようにしてもよい。こうすれば、メインマイコン２００とともにスタンバイマイコン１００を容易にメモリカードからリブートすることができる。
【００９４】
次に、本発明の実施の形態２における半導体集積回路のブートシーケンスについてフローを用いて説明する。
【００９５】
図６は、本発明の実施の形態２におけるブートフローの一例を示すフローチャートである。同図のように、第１の電源１０がオンしたとき、第１処理部１０１は、第１ＲＯＭ１０２に記憶された第１ブートプログラムの実行を開始する（Ｓ１０）。第１処理部１０１は、第１ブートプログラムの実行により、まず、通常ブートをすべきかＳＤブートをすべきかを判定する（Ｓ１１）。ここで、通常ブートは、外部不揮発メモリ３１からブートすること、つまり、外部不揮発メモリ３１から第１プログラムをロードすることをいう。ＳＤブートは、メモリカード（ここではＳＤカード）からブートすること、つまり、メモリカード３３から第１プログラムロードすることをいう。
【００９６】
通常ブートをすべきであると判定された場合、第１処理部１０１は、起動選択初期値を読み出して、外部不揮発メモリ３１がＮＡＮＤ型フラッシュメモリであるか、ＮＯＲ型フラッシュメモリであるかを判別する（Ｓ１２）。起動初期値は、例えば、スタンバイマイコン１００に固定値として設定された値、または外部から供給される値であり、少なくとも外部不揮発メモリ３１のタイプ（ＮＡＮＤ型かＮＯＲ型か）を示す。判別の理由は、ＮＡＮＤ型では、ブロック単位にアクセスが必要であり、ＮＯＲ型では、最小で１バイト単位のアクセスが可能だからである。
【００９７】
外部不揮発メモリ３１がＮＡＮＤ型フラッシュメモリである場合、第１処理部１０１は、ブロック単位にアクセスするアクセス要求を外部不揮発メモリ３１に発行することによって、外部不揮発メモリ３１から第１ＲＡＭ１０３に第１プログラムを転送する（Ｓ１３）。ステップＳ１３の詳細は、図２の手順（２）〜（５）と同様でよい。
【００９８】
外部不揮発メモリ３１がＮＯＲ型フラッシュメモリである場合、第１処理部１０１は、
最小で１バイト単位（例えば４バイト単位）にアクセスするアクセス要求を外部不揮発メモリ３１に発行することによって、外部不揮発メモリ３１から第１ＲＡＭ１０３に第１プログラムを転送する（Ｓ１４）。ステップＳ１４の詳細は、図２の手順（２）〜（５）と同様でよい。
【００９９】
スタンバイマイコン１００の通常ブート完了後、起動されたメインマイコン２００において第２処理部２０１は、起動選択初期値の値を判定し、命令フェッチ先を判別する（Ｓ２１）。起動初期値は、例えば、メインマイコン２００に固定値として設定された値、または外部から供給される値であり、少なくとも起動時の命令フェッチ先が第２ＲＯＭ２０２であるか、ＮＯＲ型フラッシュメモリの外部不揮発メモリ３１であるかを示す。
【０１００】
命令フェッチ先が第２ＲＯＭ２０２である場合、第２処理部２０１は、第２ＲＯＭ２０２に記憶された第２ブートプログラムの実行を開始する（Ｓ２２）。第２処理部２０１は、第２ブートプログラムの実行により、まず、通常ブートをすべきかＳＤブートをすべきかを判定する（Ｓ２３）。ここでの通常ブートは、外部不揮発メモリ３１からブートすること、つまり、ＮＡＮＤ型フラッシュメモリである外部不揮発メモリ３１から第２プログラムをロードすることをいう。ＳＤブートは、メモリカード（ここではＳＤカード）からブートすること、つまり、メモリカード３３から第２プログラムロードすることをいう。
【０１０１】
通常ブートであると判定された場合、第２処理部２０１は、ブロック単位にアクセスするアクセス要求を外部不揮発メモリ３１に発行することによって、外部不揮発メモリ３１から、キャッシュメモリ２０４を介して外部揮発メモリ３２に第２プログラムを転送する（Ｓ２４、Ｓ２５）。ステップＳ２３の詳細は、図２の手順（１０）、（１１）と同様でよい。
【０１０２】
命令フェッチ先がＮＯＲ型フラッシュメモリの外部不揮発メモリ３１である場合、第２処理部２０１は、外部不揮発メモリ３１への命令フェッチを開始し、外部不揮発メモリ３１に格納された第２ブートプログラムの実行を開始する（Ｓ２６）。この場合、外部不揮発メモリ３１は、第２ブートプログラムも格納しているものとする。ＮＯＲ型フラッシュメモリはバイト単位のアクセスが可能なので、第２処理部２０１は直接外部不揮発メモリ３１から第２ブートプログラムの命令をフェッチして実行することができる。第２処理部２０１は、この第２ブートプログラムを実行することにより、外部不揮発メモリ３１から外部揮発メモリ３２に第２プログラムを転送する（Ｓ２７）。
【０１０３】
ステップＳ２６およびステップＳ２７のように、メインマイコン２００は、ＮＯＲ型フラッシュメモリである外部不揮発メモリ３１からブート処理を実行することができる。
【０１０４】
一方、ステップＳ１１においてＳＤブートをすべきであると判定された場合、第１処理部１０１は、メインマイコン２００を起動する。例えば、図２の手順（２）（３）（８）を行う。この場合、メインマイコン２００の第２処理部２０１は、Ｓ２３においてＳＤブートをすべきであると判定し、第２ＲＯＭ２０２の第２ブートプログラムの実行により、メモリカード３３からキャッシュメモリ２０４を介して外部揮発メモリ３２に第２プログラムを転送する（Ｓ２８、Ｓ２９）。さらに第２処理部２０１が第１処理部１０１にＳＤブートを要求し、第１処理部１０１が、メモリカード３３から第１ＲＡＭ１０３に第１プログラムを転送する（Ｓ１５）。
【０１０５】
以上のブートシーケンスのフローでは、スタンバイマイコン１００における通常ブートとＳＤブートとの何れかが選択可能で、メインマイコン２００における通常ブート、ＮＯＲ型の外部不揮発メモリ３１からのブートおよびＳＤブートの何れかが選択可能になっている。
【０１０６】
なお、スタンバイマイコン１００においてＮＯＲ型の外部不揮発メモリ３１からブートするようにしてもよい。
【０１０７】
また、ステップＳ２４では、外部不揮発メモリ３１がＮＡＮＤ型でなくＮＯＲ型であってもよい。
【０１０８】
以下では、本実施形態における通常ブートの手順について、外部不揮発メモリ３１の種類毎の場合を分けて説明する。
【０１０９】
図７は、外部不揮発メモリがＮＡＮＤ型フラッシュメモリである場合の、ブート手順を示す図である。
【０１１０】
図中の「ＳＴＭ」はスタンバイマイコン１００を、「ＢＥ」はバックエンドの略でありメインマイコン２００を意味する。「ＮＡＮＤ（  ）」は外部不揮発メモリ３１がＮＡＮＤ型フラッシュメモリであることを示す。（  ）内に外部不揮発メモリ３１に格納されているプログラムを示す。「ＳＴＭｐｒｏｇ」はスタンバイマイコン１００にロードされる第１プログラムを、「ＢＥｐｒｏｇ」はメインマイコンにロードされる第２プログラムを意味する。「第１ＲＯＭブート」は、第１ＲＯＭ１０２内のブートプログラムを実行することを意味する。「第２ＲＯＭブート」、「ＲＯＭブート」等も対象のメモリが異なる点以外同様である。「第１ＲＡＭ実行」は、第１ＲＡＭ１０３のプログラムを実行することを意味する。「第２ＲＡＭ実行」、「ＳＤＲＡＭ実行」等も対象のメモリが異なる点以外同様である。
【０１１１】
同図右欄中の（１）、（２）、・・・は、ブート手順を、ＳＴＭ（スタンバイマイコン１００）、ＢＥ（メインマイコン２００）毎に示している。
【０１１２】
同図では、外部不揮発メモリ３１がＮＡＮＤ型フラッシュメモリである場合の、（Ａ）通常ブート時における（ａ）通常セット機能としてブートする手順、（ｂ）ＳＤカードからフラッシュメモリ（外部不揮発メモリ３１）へのコピーする手順、（ｃ）ＳＤカードからＳＤＲＡＭ（外部揮発メモリ３２）へロードして実行する手順を記してある。
【０１１３】
図８は、外部不揮発メモリがＮＯＲ型フラッシュメモリである場合の、通常ブート時のブート手順を示す図である。図中の記載の意味は図７と同様である。「ＮＯＲ直接ブート」は、第２処理部２０１がＮＯＲ型の外部不揮発メモリ３１から直接命令をフェッチして実行することを意味する。
【０１１４】
同図では、外部不揮発メモリ３１がＮＯＲ型フラッシュメモリである場合の、（Ａ）通常ブート時における（ａ）通常セット機能としてブートする手順、（ｂ）ＳＤカードからフラッシュメモリ（外部不揮発メモリ３１）へのコピーする手順、（ｃ）ＳＤカードからＳＤＲＡＭ（外部揮発メモリ３２）へロードして実行する手順を記してある。
【０１１５】
図９は、外部不揮発メモリがＲＯＭである場合の ブート手順を示す図である。ここでいうＲＯＭは、フラッシュメモリ以外のマスクＲＯＭ、ＥＥＰＲＯＭ等である。
【０１１６】
同図では、外部不揮発メモリ３１がＲＯＭである場合の、（Ａ）通常ブート時における（ａ）通常セット機能としてブートする手順、（ｂ）ＳＤカードからフラッシュメモリ（外部不揮発メモリ３１）へのコピーする手順、（ｃ）ＳＤカードからＳＤＲＡＭ（外部揮発メモリ３２）へロードして実行する手順を記してある。
【０１１７】
図１０は、外部不揮発メモリがＮＡＮＤ型フラッシュメモリである場合の、メモリカードを用いたブート手順を示す図である。同図では、（Ｂ）ＳＤカードを用いたブートにおいて、（ａ）ＳＤカードから外部不揮発メモリ３１および外部揮発メモリ３２へ転送する手順、（ｂ）ＳＤカードから外部揮発メモリ３２に転送する手順を記してある。
【０１１８】
図１１は、外部不揮発メモリがＮＯＲ型フラッシュメモリである場合の、メモリカードを用いたブート手順を示す図である。同図では、（Ｂ）ＳＤカードを用いたブートにおいて、（ａ）ＳＤカードから外部不揮発メモリ３１および外部揮発メモリ３２へ転送する手順、（ｂ）ＳＤカードから外部揮発メモリ３２に転送する手順を記してある。
【０１１９】
図１２は、外部不揮発メモリがＲＯＭの場合に メモリカードを用いたブート手順を示す図である。同図では、（Ｂ）ＳＤカードを用いたブートにおいて、（ａ）ＳＤカードから外部不揮発メモリ３１および外部揮発メモリ３２へ転送する手順、（ｂ）ＳＤカードから外部揮発メモリ３２に転送する手順を記してある。
【０１２０】
以上説明してきたように、本実施の形態における半導体集積回路１は、低コスト化を実現し、かつ、異なるタイプの外部不揮発メモリ３１を利用可能であり、さらに、メモリカードを利用したブート機能、バージョンアップ機能を利用することができる。
【０１２１】
図１３は、テレビ受像機の外観を示す図である。このテレビ受像機は、実施の形態１または実施の形態２の半導体集積回路を備える。スタンバイマイコン１００は、例えば、ユーザのリモコン操作を受け付けてテレビ受像機全体の制御を行う。メインマイコン２００は、例えば、第２プログラムの実行によりデジタル放送を再生する機能を有する。
【産業上の利用可能性】
【０１２２】
本発明は、メインＣＰＵとサブＣＰＵとを備える半導体集積回路に適しており、特にテレビ受像機、映像音声再生装置、映像音声記録装置等に備えられる半導体集積回路に適している。
【符号の説明】
【０１２３】
１  半導体集積回路
１０  第１の電源
１１  ＶＤＤ１
２１  ＶＤＤ２
２０  第２の電源
３１  外部不揮発メモリ
３２  外部揮発メモリ
３３  メモリカード
３４  カードスロット
１００  スタンバイマイコン
１０１  第１処理部
１０２  第１ＲＯＭ
１０３  第１ＲＡＭ
１０４  イネーブル信号
１１０  遮断部
１１１  各種信号線
２００  メインマイコン
２０１  第２処理部
２０２  第２ＲＯＭ
２０３  初期パラメータ取得部
２０４  キャッシュメモリ
２１０  メモリインタフェース
【図１】
2010282378.tif 000003
【図２】
2010282378.tif 000004
【図３】
2010282378.tif 000005
【図４】
2010282378.tif 000006
【図５】
2010282378.tif 000007
【図６】
2010282378.tif 000008
【図７】
2010282378.tif 000009
【図８】
2010282378.tif 000010
【図９】
2010282378.tif 000011
【図１０】
2010282378.tif 000012
【図１１】
2010282378.tif 000013
【図１２】
2010282378.tif 000014
【図１３】
2010282378.tif 000015
【図１４】
2010282378.tif 000016