(57)【要約】【課題】半導体チップ実装基板、マザーボード、プローブカード用基板などに適用され得る多層配線基板に関し、重量や厚さを増やすことなく、適切に低熱膨張率化を図ることのできる多層配線基板を提供する。【解決手段】  磁性材料を含む導体層１１と、前記導体層１１の少なくとも一方の表面に形成され、導電粒子を含む絶縁樹脂層１２とを有する多層配線基板。絶縁樹脂層１２は金属材料よりも比重を小さくできるため、コア基板を軽量化することができ、ひいては多層配線基板を軽量化することができる。【選択図】  図３
2010050154.tif 000002
【特許請求の範囲】
【請求項１】
磁性材料を含む導体層と、
前記導体層の少なくとも一方の表面に形成され、導電粒子を含む絶縁樹脂層と
を有することを特徴とする多層配線基板。
【請求項２】
前記導体層が、電源層若しくはグランド層の少なくとも一部であることを特徴とする、請求項１に記載の多層配線基板。
【請求項３】
前記導体層が、複数備えられていることを特徴とする、請求項１又は２に記載の多層配線基板。
【請求項４】
前記絶縁樹脂層が、前記導電粒子の表面の全部或いは一部を絶縁性樹脂が被覆された複合フィラーを含むことを特徴とする、請求項１から３のいずれか１つに記載の多層配線基板。
【請求項５】
前記導体層と、
前記導体層の両面に、前記絶縁樹脂層を含む絶縁層を介して形成される配線層と、
前記導体層を貫通するスルーホールの内壁に形成され、前記配線層同士を電気的に接続するスルーホール電極と、
前記導体層と前記スルーホール電極との間を電気的に絶縁するように備えられる絶縁樹脂部と
を有することを特徴とする、請求項１から４のいずれか１つに記載の多層配線基板。
【請求項６】
前記導体層と、
前記導体層の両面に、前記絶縁樹脂層を含む絶縁層を介して形成される配線層と、
前記導体層を貫通するスルーホールの内壁に形成され、前記配線層同士と前記導体層を電気的に接続するスルーホール電極と
を有することを特徴とする、請求項１から４のいずれか１つに記載の多層配線基板。
【請求項７】
磁性材料を含む導体層と、
前記導体層の少なくとも一方の表面に形成され、導電粒子を含む絶縁樹脂層とを含む多層配線基板と、
前記多層配線基板に電気的に接続する半導体チップと
を有することを特徴とする電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップ実装基板、マザーボード、プローブカード用基板などに適用され得る多層配線基板及びそれを用いた電子装置に関する。
【背景技術】
【０００２】
近年、電子機器に対する高性能化および小型化などの要求に伴い、電子機器に組み込まれる電子部品の高密度実装化が急速に進んでいる。そのような高密度実装化に対応するために、半導体チップについては、ベアチップの状態で配線基板に面実装される即ちフリップチップ実装される場合が増えてきている。
【０００３】
フリップチップ実装するための配線基板については、半導体チップの多ピン化に伴って、配線の高密度化を達成するうえで好適な多層配線基板が採用される傾向にある。このような半導体チップおよび多層配線基板による実装構造を有する半導体パッケージは、所定の電子回路の一部を構成すべく、更にマザーボードに実装される。マザーボードについても、配線の高密度化を達成するうえで好適な多層配線基板が採用される場合がある。
【０００４】
また、複数の半導体素子が造り込まれた半導体ウエハや単一の半導体チップを検査する際に当該ウエハやチップが搭載されるプローブカードの基板においても、素子やチップの多ピン化に応じて多層配線基板が採用されている。
【０００５】
フリップチップ実装においては、配線基板と半導体チップの間に熱膨張率の差が存在する。シリコンを用いた一般的な半導体チップにおける面内方向の熱膨張率は約３．５ｐｐｍ／℃であるのに対し、コア基板にガラスエポキシ基板を用いた一般的な配線基板における面内方向の熱膨張率は１２〜２０ｐｐｍ／℃であり、両者の熱膨張率の差は比較的大きい。そのため、環境温度の変化により、或は、環境温度の変化を経ることにより、配線基板と半導体チップの間における電気的接続部には応力が発生しやすくなる。電気的接続部にて所定以上の応力が発生すると、電気的接続部における半導体チップのバンプと配線基板の電極パッドとの界面においてクラックや剥がれが生じやすくなる。
【０００６】
とりわけ近年では、半導体チップの高速化を図るために、従来の材料よりも機械的な物性の劣るｌｏｗ−ｋ材料が採用されるようになっている。また、環境への配慮から鉛フリーはんだが採用され、リフロー温度が高温化したことで、この問題が以前よりも顕在化してきている。フリップチップ実装において半導体チップと配線基板の間に充填されるアンダーフィル剤は、電気的接続部に発生するこのような応力を緩和する機能を有している。この応力緩和機能により、電気的接続部におけるクラックや剥がれが抑制され、フリップチップ実装における接続信頼性の確保が図られている。
【０００７】
しかしながら、大型の半導体チップを配線基板に実装する場合には、アンダーフィル剤の応力緩和機能のみでは、充分な接続信頼性を確保できない場合が多い。これは、半導体チップおよび配線基板の熱膨張率の差に起因する両者の熱膨張差の絶対量が、チップが大型であるほど大きくなり、電気的接続部にて発生する応力が大きくなるからである。このような不具合は、半導体ウエハや比較的大型の半導体チップの機能を検査する際、これらをプローブカードに搭載した状態においても生じ得る。
【０００８】
配線基板および半導体チップの熱膨張率の差に起因する上述の不具合を解消ないし軽減するための手法の一つとして、熱膨張率の小さな配線基板を採用することが考えられる。熱膨張率の小さな配線基板としては、低熱膨張率の金属をコア基板として採用する配線基板が知られている。例えば、熱膨張率が１〜３ｐｐｍ／℃であるインバーを用いたＣＩＣ（銅／インバー／銅クラッド材）をコア基板として採用し、コア基板と電源層或いはグランド層を兼ねるようにした多層配線基板が提案されている。
【０００９】
その他の例としては、カーボンファイバ材に樹脂材料を含浸させたカーボンファイバ強化樹脂をコア基板に使用して低熱膨張率化を図った多層配線基板が知られている。
【特許文献１】特開平０８−３１６３７７号公報
【特許文献２】特開２０００−１３８４５３号公報
【特許文献３】特開２００３−２７３４８２号公報
【特許文献４】特開２００４−８７８５６号公報
【特許文献５】特開２００４−１１９６９１号公報
【非特許文献１】Ryan D. McBride et al. "Modeling and Simulation of 12.5 Gb/s on a HyperBGAR Package", 2003 IEEE/CPMT/SEMIR Int'l Electronics Manufacturing Technology Symposium, pp.143-147, July 2003
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上述の通り、ＣＩＣをコア基板に用いた場合、所要部位に電気的に接続することにより、コア基板と電源層或いはグランド層を兼ねることができる。しかしながら、ＣＩＣは材料自体の比重が大きいため、得られる配線基板の重量が大きくなり、回路基板の搬送やハンドリング等が困難となるという問題点があった。
【００１１】
これに対して、上述のカーボンファイバ強化樹脂をコア基板に用いた場合は、カーボンファイバ材の比重が小さいため、配線基板の重量の増大を抑えることができる。しかしながら、カーボンファイバ強化樹脂は樹脂材料であるため、ＣＩＣのようにコア基板と電源層或いはグランド層を兼ねることはできず、別途、配線層が必要となる。その結果、層数が増えて配線基板の厚さが大きくなるだけでなく、配線基板の製造工程数が増加して製造コストが上昇するという問題点が生じた。
【００１２】
本発明は、このような事情のもとで考え出されたものであって、重量や厚さを増やすことなく、適切に低熱膨張率化を図ることのできる多層配線基板を提供することを目的とする。
【課題を解決するための手段】
【００１３】
発明の一観点によれば、磁性材料を含む導体層と、前記導体層の少なくとも一方の表面に形成され、導電粒子を含む絶縁樹脂層とを有する多層配線基板が提供される。
【発明の効果】
【００１４】
開示の多層配線基板は、例えば磁性材料であるインバーに絶縁樹脂を被覆した材料をコア基板とした場合、ＣＩＣのような、インバーに銅を被覆した材料を使用する場合に比べてコア基板を軽量化することができ、ひいては配線基板を軽量化することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。
（第一の実施形態）
図１（ａ）は、本発明に係る多層配線基板が用いられた、フリップチップ・ボール・グリッド・アレイ（ＦＣ−ＢＧＡ）と呼ばれる電子装置の一実施例の断面図を示している。ここでは、多層配線基板を構成する配線パターンや層間絶縁膜などの詳細構造は省略してある。
【００１６】
半導体チップ１は、多層配線基板３に備えられている半導体チップ用電極５２上でバンプ２を介してフリップチップ実装されており、半導体チップ１と多層配線基板３の間隙はアンダーフィル剤４で充填されている。バンプ２は、例えば半田、金、導電ペーストを用いることができる。そして、半導体チップ1の周囲には、多層配線基板３に備えられているキャパシタ用電極５３上でキャパシタ６ａが複数個実装されている。
【００１７】
また、多層配線基板３の、半導体チップ１が実装された面と反対の面では、複数の外部接続端子５が半田などの接合材を介してランド電極５５に接続されている。そして、多層配線基板３の中央部では、複数のキャパシタ６ｂが半田などの接合材を介してキャパシタ用電極５６に接続されている。外部接続端子５は、例えば半田ボールや半田バンプが用いられる。
【００１８】
上記電子装置に採用されている多層配線基板３の半導体チップ搭載面の平面図を図１（ｂ）、外部接続端子面の平面図を図１（ｃ）にそれぞれ示す。ここでも、配線パターンやビアホール、ソルダレジストなどは省略してある。
【００１９】
半導体チップ搭載面には、多層配線基板３の中央部に半導体チップ１が搭載される半導体チップ実装領域５１を有しており、その領域内では、フリップチップ接続用の電極パッド５２がマトリックス状に配置されている。半導体チップ実装領域５１の周囲には、複数のキャパシタ６ａが搭載されるキャパシタ用電極５３が備えられており、各々のキャパシタ６ａは、半田などの接合材を介してキャパシタ実装領域５４のごとく２対のキャパシタ用電極に接続される。
【００２０】
外部接続端子面では、外部接続端子５が接続されるランド電極５５が規則的に配置されており、多層配線基板３の中央部には、複数のキャパシタ６ｂを搭載するためのキャパシタ用電極５６を有している。そして、各々のキャパシタ６ｂは、半田などの接合材を介してキャパシタ実装領域５７のごとく２対のキャパシタ用電極５６に接続される。
【００２１】
上述の実施例ではキャパシタ６ａ，６ｂが搭載された電子装置について示したが、電子装置の変形例として、図２（ａ）に示すように、半導体チップと多層配線基板との接続にワイヤボンディング法が採用された電子装置を用いることができる。また、キャパシタ６ａ、６ｂに代えて、インダクタや抵抗など、キャパシタ以外の電子部品が搭載されている電子装置を用いることもできる。さらに、図２（ｂ）に示すように、半導体チップのみ搭載され、前記電子部品が全く搭載されていない電子装置も一実施例として挙げることができる。
【００２２】
本発明の第一の実施形態に係る多層配線基板の部分断面図を図３に示す。多層配線基板は、コア基板１０およびコア基板１０の両面に積層形成されたコア上配線部２０を有するベース基板１００と、当該ベース基板１００の両面に積層形成されたビルドアップ部３０とを備えている。ベース基板１００には、その厚み方向に延びるスルーホール電極４０が形成されている。
【００２３】
コア基板１０は、磁性材料の板材から加工されたものであり、磁性材料を含む導体層１１と、導体層１１の両面を被覆している絶縁樹脂層１２と、絶縁樹脂部１３とを含むものである。
【００２４】
導体層１１は、インバーや４２アロイに代表される鉄とニッケルを含む合金、スーパーインバーに代表される鉄とニッケルとコバルトを含む合金、ステンレスインバーに代表される鉄とコバルトとクロムを含む合金など、シリコンチップと同程度の低い熱膨張率を持つものが広く利用可能である。
【００２５】
絶縁樹脂層１２は、導電粒子をバインダ樹脂に含ませて得られる材料層である。導電粒子は、例えば鉄、コバルト、ニッケル、クロムのうちの少なくとも一つを含む材料を用いることができる。バインダ樹脂は、例えばエポキシ樹脂、ポリイミド樹脂、オレフィン系樹脂、フッ素系樹脂を用いることができる。絶縁樹脂層１２は金属材料よりも比重を小さくすることが可能であるため、例えば磁性材料であるインバーに絶縁樹脂層１２を被覆した材料をコア基板１０とした場合、ＣＩＣのような、インバーに銅を被覆した材料を使用する場合に比べてコア基板１０を軽量化することができ、ひいては多層配線基板を軽量化することができる。
【００２６】
また、コア基板１０に導体層１１が用いられていることから、電源層或いはグランド層を兼ねることができる。そのため、新たに配線層を増やす必要がなく、多層配線基板の厚さの増大を抑えることができる。
【００２７】
磁性材料を含む導体層１１を絶縁樹脂層１２で被覆するその他の利点として、多層配線基板の熱膨張率の増大を抑えながら、導体層１１から発生する電磁ノイズを遮蔽できる点を挙げることができる。
【００２８】
磁性材料を多層配線基板のコア基板１０に使用し、電源層或いはグランド層を兼ねるようにした際に、導体層１１から電磁ノイズが発生し、他の配線層に干渉して信号の劣化や誤動作を引き起こすことがある。ＣＩＣをコア基板１０に用いた多層配線基板では、インバー層の両面が非磁性体の金属、即ち銅で被覆されていることから、インバー層から発生する電磁ノイズを減衰させることが構造上可能である。ただし、銅の熱膨張率が約１７ｐｐｍ／℃とインバーに比べて大きいため、熱膨張率の低い磁性材料を用いているにも関わらず、基板の低熱膨張率化の効果が小さくなるという問題がある。
【００２９】
そこで、銅の代わりに絶縁樹脂層１２で導体層１１を被覆すると、絶縁樹脂層１２中に含まれる導電粒子の含有率を変化させるなどの手段により、絶縁樹脂層１２の熱膨張率を銅よりも下げることができる。
【００３０】
絶縁樹脂層１２の薄型化を図る際には、導電粒子の表面を絶縁樹脂で被覆した複合フィラーがより好ましい。当該複合フィラーは表面が絶縁樹脂で被覆されているため、たとえ複合フィラー同士の平均距離が短くなっても樹脂の絶縁性を維持することができ、薄型化にとって好都合である。
【００３１】
複合フィラーは、これまでに例えばアンダーフィル用途の導電材料に採用されている。複合フィラーの形状は、図４（ａ）から図４（ｅ）に示すように、代表例として球状、楕円球状、針状、破砕状など、種々の例が挙げられるが、導電粒子１６が絶縁樹脂１７で被覆されていればよく、形状について特に限定はない。多層配線基板が製造される前のバインダ樹脂の材料形態は、シート状、ワニス状、シート状とワニス状の複合形態のいずれでも構わない。
【００３２】
導電粒子１６の表面を絶縁樹脂１７で被覆する方法としては、例えば１種類のモノマを導電粒子の表面でｉｎ−ｓｉｔｕ重合させてポリマ化し、コーティングする方法や、２種類以上のモノマを用いて導電粒子１６の表面で界面重合させてポリマ化し、コーティングする方法などが知られている。
【００３３】
図３を参照して、絶縁樹脂層１２中における複合フィラーの含有率は、５０重量％未満では十分な遮蔽効果が得にくくなり、また９５重量％を超えると複合フィラーを樹脂へ含有させることが難しくなる傾向があるため、５０〜９５重量％であることが好ましい。
【００３４】
絶縁樹脂部１３は、コア基板１０の導体層１１とスルーホール電極４０との間の電気的絶縁を確保するためのものである。絶縁樹脂部１３は、例えば、ポリサルホン、ポリエーテルサルホン、ポリフェニルサルホン、ポリフタルアミド、ポリアミドイミド、ポリケトン、ポリアセタール、ポリイミド、ポリカーボネート、変性ポリフェニレンエーテル、ポリフェニレンオキサイド、ポリブチレンテレフタレート、ポリアクリレート、ポリスルホン、ポリフェニレンスルフィド、ポリエーテルエーテルケトン、テトラフルオロエチレン、エポキシ、シアネートエステル、ビスマレイミドから選択される材料を用いることができる。
【００３５】
コア上配線部２０は、コア基板１０の両面に形成した部位であり、プリプレグ２１および配線パターン３２による積層構造を有する。プリプレグ２１は、ガラスクロスに樹脂材料を含浸させて形成されたものであって、当該樹脂は硬化されている。プリプレグ２１の樹脂材料としては、絶縁樹脂部１３に関して上述した樹脂を採用することができる。
【００３６】
ビルドアップ部３０は、いわゆるビルドアップ法により配線が多層化された部位であり、絶縁層３１および配線パターン３２ｃによる積層構造を有する。絶縁層３１は、例えば、絶縁樹脂部１３に関して上述した樹脂を用いることができる。配線パターン３２ｃは、例えば銅を用いることができ、各々所望の形状を有している。各層の配線パターン３２ｃは、ビア３３によって相互に電気的に接続されている。
【００３７】
最上層の配線パターン３２ｃには、外部接続用の電極パッド３４が形成されている。ビルドアップ部３０の最上表面には、電極パッド３４に対応して開口しているソルダレジスト層３５が設けられている。
【００３８】
スルーホール電極４０は、ベース基板１００の両側に設けられている配線構造、即ち、コア上配線部２０の配線パターン３２およびビルドアップ部３０の配線パターン３２ｃによる配線構造を、相互に電気的に接続するためのものである。
【００３９】
次に、当該多層配線基板の製造方法について説明する。
【００４０】
図５乃至図８は、第一の実施形態に係る多層配線基板の製造工程を示す工程断面図である。
【００４１】
まず、物理的、若しくは例えばクロメート処理などの化学的な表面粗化処理を施した２００μｍ厚さの磁性材料を含むインバー箔１１ａを準備する。
【００４２】
次に、図５（ａ）に示すように、鉄粉末の表面を絶縁被覆した複合フィラーを６０重量％含有した膜厚４０μｍの絶縁樹脂シート１２ａをインバー箔１１ａの両面に貼り付けた後、真空プレスで押圧しながら加熱処理を行い、硬化させて一体化する。なお、インバー箔１１ａは後の工程を経てインバー層１１となり、絶縁樹脂シート１２ａは絶縁樹脂層１２となる。
【００４３】
次に、図５（ｂ）に示すように、その上から、両側に１００μｍ厚さのＢステージ状態のガラス繊維強化樹脂であるプリプレグ２１と３５μｍ厚さの銅箔３２ａを、真空プレスにより３ＭＰａおよび１８０℃の条件で積層し、硬化させる。
【００４４】
次に、図５（ｃ）に示すように、所定の箇所に、ドリルにより、開口径０．５ｍｍのスルーホール４１ａを形成する。スルーホール４１ａの形成方法としては、ドリル加工の他に、パンチング金型による打ち抜き加工、或いは、レーザによるアブレーション加工を採用することができる。なお、孔の数、位置および形状は特に限定されず、配線引き回しの設計情報に基づいてこれらを決定すればよい。
【００４５】
その後、図６（ａ）に示すように、スルーホール４１ａ内を穴埋め樹脂で充填した後に、孔径がスルーホール４１ａの径よりも小さいスルーホール４１をドリル加工により形成する。当該スルーホール４１は、その軸心がスルーホール４１ａのそれと略一致するように形成する。この工程によって、スルーホール４１の内壁に残存する穴埋め樹脂は、インバー層１１と、後で説明するスルーホール電極４０との間の電気的絶縁を確保するための絶縁樹脂部１３として機能することとなる。スルーホール４１の形成方法としては、ドリル加工の他に、炭酸ガスレーザ、ＵＶ−ＹＡＧレーザ、エキシマレーザ、プラズマを利用するドライエッチング法などを採用することができる。
【００４６】
次に、図６（ｂ）に示すように、配線パターン３２を形成するとともにスルーホール４１壁面にスルーホール電極４０を形成する。具体的には、まず、必要に応じてデスミア処理を行った後、無電解めっき法および電気めっき法により、銅箔層３２ａの表面と絶縁樹脂部１３の表面に無電解銅めっき膜および電気銅めっき膜３２ｂを一括形成する。次に、無電解銅めっき膜および電気銅めっき膜３２ｂの上に図示しないフォトレジストを成膜した後、これを露光および現像することによって、レジストパターンを形成する。当該レジストパターンは、形成を目的とする配線パターンに対応するマスク領域を有する。次に、マスク開口部に対してエッチングを行い、表出している無電解銅めっき膜および電気銅めっき膜３２ｂとその直下の銅箔３２ａを一括でエッチング除去する。
【００４７】
そして最後に、レジストパターンを剥離除去する。このようなサブトラクティブ法により、ビルドアップ部における最下層の配線パターン３２と、コア基板を貫通して当該最下層配線パターン間を電気的に接続するスルーホール電極４０が形成できる。本発明では、スルーホール電極４０を形成する際に、銅めっきに代えて、或は銅めっきに加えて、銀粉末や銅粉末を含有する導電ペーストをスルーホール４１に対して充填してもよい。
【００４８】
次に、最下層配線パターン３２の上方から更にビルドアップ部３０を積層形成する。具体的には、まず、図６（ｃ）に示すように、最下層配線パターン３２の表面を粗化処理した後、真空プレスにより、１５０℃，１ＭＰａ，３分間の条件で、ビルドアップ絶縁樹脂シート３１ａを基板両面にラミネートする。その後、大気圧下で１７０℃および１時間の条件でキュアを行う。このとき、スルーホール４１内はビルドアップ絶縁樹脂シート３１ａの一部によって充填されている。スルーホール４１の穴埋めについては、ビルドアップ絶縁樹脂シート３１ａをラミネートする前に、別の樹脂材料を用いて穴埋めを行っても良い。
【００４９】
次に、図７（ａ）に示すように、ビルドアップ絶縁樹脂シート３１ａを供給して形成したビルドアップ絶縁層３１の所定箇所に対して、炭酸ガスレーザによりφ６０μｍのビアホール３３ａを形成する。ビアホール３３ａの形成方法としては、炭酸ガスレーザ、ＵＶ−ＹＡＧレーザ、エキシマレーザ、プラズマを利用するドライエッチング法などを採用することができる。或は、ビルドアップ絶縁層３１が感光性樹脂により形成されている場合にはフォトリソグラフィにより形成することができる。
【００５０】
次に、ビアホール３３ａのスミアをデスミア処理し、無電解めっき法により、ビルドアップ絶縁層３１およびビアホール３３ａの表面に図示しない無電解銅めっき膜を形成する。その後、無電解銅めっき膜上に図示しないフォトレジストを成膜した後、これを露光および現像することによって、レジストパターンを形成する。当該レジストパターンは、形成を目的とする配線パターンに対応する非マスク領域を有する。
【００５１】
次に、電気めっき法により、当該非マスク領域に対して、無電解銅めっき膜をシード層として利用して電気銅めっきを堆積させる。その際の電気銅めっき厚は約３０μｍとする。レジストパターンを剥離除去した後、それまでレジストパターンで被覆されていた無電解銅めっき膜をエッチング除去することにより配線パターン３２ｃが完成し、図７（ｂ）に示す構造を得る。エッチング液としては、例えば過酸化水素水および硫酸の混合液が使用可能である。
【００５２】
この後、ビルドアップ絶縁層３１の積層形成から配線パターン３２ｃおよびビア３３の形成までの一連の工程を、コア基板の両面にて所定の回数繰り返すことにより、多層配線構造のビルドアップ層を形成する。本実施形態では、図８（ａ）に示すように、ビルドアップ絶縁層３１の積層形成から配線パターン３２ｃおよびビア３３の形成までの一連の工程を更に２回繰り返すことにより、コア基板の両面において３層配線構造のビルドアップ部３０が形成されている。
【００５３】
そして最後に、図８（ｂ）に示すように、スクリーン印刷およびフォトリソグラフィにより、ビルドアップ部の表面にソルダレジスト層３５を形成する。ソルダレジスト層３５の所定箇所には、ビルドアップ部における最上層の配線パターンの一部が電極パッド３４として臨むように開口部を設けた。このようにして、本実施例の多層配線基板を製造する。
【００５４】
多層配線基板の熱膨張率を比較すると、インバー層１１をガラスエポキシ樹脂に置き換えて製造した多層配線基板の熱膨張率が約２０ｐｐｍ／℃であるのに対して、上記実施例をもとに製造した、インバー層１１を含む多層配線基板の熱膨張率は約１０ｐｐｍ／℃となる。
【００５５】
以上の実施形態は、インバー層１１とスルーホールビア配線４０との電気的絶縁性を保つ場合における実施形態であり、スルーホール４１の形成位置一箇所について、孔形成および穴埋め工程を各々２回ずつ行っている。しかし、インバー層１１とスルーホール電極４０との電気的絶縁性を必要としない場合は、これらの孔形成および穴埋め工程は各々１回のみとしても構わない。その例として、第一の実施形態に係る多層配線基板の変形例を図９に示す。図９は孔形成および穴埋め工程を各々１回のみ行って製造した多層配線基板を示しており、図２に示されているような絶縁樹脂部１３を持たないため、インバー層１１とスルーホール電極４０が電気的に接続されている。この構成を適宜採用すると、配線基板の回路設計を行う上での自由度が広がり、配線の引き回しがより容易になる作用がある。
【００５６】
さらに、同一多層配線基板内に複数のインバー層１１が存在し、これらのインバー層１１が前記絶縁樹脂層により各々被覆されていても構わない。第一の実施形態に係る多層配線基板の別の変形例として、インバーがコア基板１０に使用され、これに加えてビルドアップ部３０にインバー層１１を有する多層配線基板の部分断面図を図１０に示す。
【００５７】
また、同一基板内において、インバー層１１と絶縁性を保つスルーホールビア配線４０と、絶縁性を保たないスルーホールビア配線４０は混在していてもよい。一箇所のスルーホール形成位置に対する孔形成の回数を、インバー層１１と絶縁性を保つ場合は２回、絶縁性を保たない場合は１回とすることで容易に実現可能である。
【００５８】
なお、上述の多層配線基板は、いずれもコア基板１０の両面にコア上配線部２０およびビルドアップ部３０を形成した実施例であったが、コア基板の片面のみにコア上配線部２０およびビルドアップ部３０を積層した形態であっても構わない。
（第二の実施形態）
図１１乃至図１４は、第二の実施形態に係る多層配線基板の製造工程を示す工程断面図である。
【００５９】
まず、物理的、若しくは例えばクロメート処理などの化学的な表面粗化処理を施した厚さ０．２ｍｍのインバー箔１１ａを準備する。
【００６０】
次に、図１１（ａ）に示すように、鉄粉末の表面を絶縁被覆した複合フィラーを５５重量％含有した膜厚０．１ｍｍの絶縁樹脂シート１２ａを両側に貼り付けた後、真空プレスで押圧しながら加熱処理を行い、硬化させて一体化する。なお、インバー箔１１ａは後の工程を経てインバー層１１となり、絶縁樹脂シート１２ａは絶縁樹脂層１２となる。
【００６１】
次に、図１１（ｂ）に示すように、所定の箇所に、ドリルにより、開口径０．５ｍｍのスルーホール４１ａを形成する。スルーホール４１ａの形成方法としては、ドリル加工の他に、パンチング金型による打ちぬき加工、或いは、レーザによるアブレーション加工を採用することができる。
【００６２】
その後、図１１（ｃ）に示すように、スルーホール４１ａ内を穴埋め樹脂で充填した後に、ドリルにより、開口径０．２ｍｍのスルーホール４１を形成する。当該スルーホール４１は、その軸心がスルーホール４１ａのそれと略一致するように形成する。この工程によって、スルーホール４１の内壁に残存する穴埋め樹脂は、インバー層１１と、後で説明するスルーホール電極４０との間の電気的絶縁を確保するための絶縁樹脂部１３として機能することとなる。
【００６３】
次に、図１２（ａ）に示すように、配線パターン３２を形成するとともに、スルーホール４１壁面にスルーホール電極４０を形成する。具体的には、まず、必要に応じてデスミア処理を行った後、無電解めっき法および電気めっき法により、絶縁樹脂層１２の表面と絶縁樹脂部１３の表面に無電解銅めっき膜および電気銅めっき膜を一括形成する。
【００６４】
次に、無電解銅めっき膜および電気銅めっき膜の上に図示しないフォトレジストを成膜した後、これを露光および現像することによって、レジストパターンを形成する。当該レジストパターンは、形成を目的とする配線パターンに対応するマスク領域を有する。次に、マスク開口部に対してエッチングを行い、表出している無電解銅めっき膜および電気銅めっき膜をエッチング除去して配線パターン３２を得る。
【００６５】
そして最後に、レジストパターンを剥離除去する。このようなサブトラクティブ法により、ビルドアップ部における最下層の配線パターン３２と、コア基板１０を貫通して当該最下層配線パターン間を電気的に接続するスルーホール電極４０が形成される。
【００６６】
次に、配線パターン３２から更にビルドアップ絶縁層３１を積層形成する。具体的には、図１２（ｂ）に示すように、配線パターン３２の表面を粗化処理した後、真空プレスにより、１５０℃，１ＭＰａ，３分間の条件で、基板両面にビルドアップ絶縁樹脂シート３１ａをラミネートする。その後、大気圧下で１７０℃および１時間の条件でキュアを行う。このとき、スルーホール４１内は、ビルドアップ絶縁樹脂シート３１ａの一部によって充填される。
【００６７】
次に、図１２（ｃ）に示すように、ビルドアップ絶縁樹脂シート３１ａの所定箇所に対して、炭酸ガスレーザによりφ６０μｍのビアホール３３ａを形成する。
【００６８】
次に、図１３（ａ）に示すように、ビアホール３３ａのスミアをデスミア処理し、無電解めっき法により、ビルドアップ絶縁層３１およびビアホール３３ａの表面に無電解銅めっき膜３２ｂを形成する。その後、無電解銅めっき膜３２ｂ上に図示しないフォトレジストを成膜した後、これを露光および現像することによって、レジストパターンを形成する。当該レジストパターンは、形成を目的とする配線パターンに対応する非マスク領域を有する。
【００６９】
次に、電気めっき法により、当該非マスク領域に対して、無電解銅めっき膜３２ｂをシード層として利用して電気銅めっきを堆積させる。その際の電気銅めっき厚は約３０μｍとした。次に、レジストパターンを剥離除去した後、それまでレジストパターンで被覆されていた無電解銅めっき膜３２ｂをエッチング除去することにより配線パターン３２ｃおよびビア３３が完成し、図１３（ｂ）に示す構造を得る。エッチング液としては、過酸化水素水および硫酸の混合液を使用する。
【００７０】
この後、ビルドアップ絶縁層３１の積層形成から配線パターン３２ｃおよびビア３３の形成までの一連の工程を、コア基板の両面にて所定の回数繰り返すことにより、多層配線構造のビルドアップ層を形成する。本実施形態では、図１４（ａ）に示すように、ビルドアップ絶縁層３１の積層形成から配線パターン３２およびビア３３の形成までの一連の工程を更に２回繰り返すことにより、コア基板の両面において３層配線構造のビルドアップ部３０が形成されている。
【００７１】
そして最後に、図１４（ｂ）に示すように、スクリーン印刷およびフォトリソグラフィにより、ビルドアップ部の表面にソルダレジスト層３５を形成する。ソルダレジスト層３５の所定箇所には、ビルドアップ部における最上層の配線パターンの一部が電極パッド３４として臨むように開口部を設けた。このようにして、本実施例の多層配線基板を製造する。
【００７２】
この構成によると、コア基板はインバー層１１とその両面を覆う絶縁樹脂層１２による３層構成のみとなっているため、プリプレグを有する第一の実施形態よりも配線基板の薄型化や低熱膨張率化がより容易になる作用がある。
【００７３】
多層配線基板の熱膨張率を比較すると、インバー層１１をガラスエポキシ樹脂に置き換えて製造した多層配線基板の熱膨張率が約２８ｐｐｍ／℃であるのに対して、上記実施例をもとに製造した、インバー層１１を含む多層配線基板の熱膨張率は約１２ｐｐｍ／℃となる。
【００７４】
なお、上述の多層配線基板は、コア基板１０の両面にコア上配線部２０およびビルドアップ部３０を形成した実施例であったが、コア基板１０の片面のみにコア上配線部２０およびビルドアップ部３０を積層した形態であっても構わない。
（第三の実施形態）
図１５乃至図１８は、第三の実施形態に係る多層配線基板の製造工程を示す工程断面図である。
【００７５】
まず、フェライト粉末の表面を絶縁被覆して形成した複合フィラーを６０重量％含有した、膜厚６０μｍの未硬化の絶縁樹脂シート１２ａを準備する。
【００７６】
次に、図１５（ａ）に示すように、ガラス繊維強化樹脂１４に銅箔を貼着させた厚さ０．５ｍｍの銅張積層板に、サブトラクティブ法により配線パターン３２を形成する。
【００７７】
その後、配線パターン３２の表面に対して物理的、若しくは化学的な粗化処理を施した後、図１５（ｂ）に示すように、真空プレスにより１５０℃，１ＭＰａ，３分間の条件で、銅張積層板の両面に絶縁樹脂シート１２ａと５０μｍ厚さのインバー箔１１ａを順々にラミネートして一体化する。その後、大気圧下で１７０℃および１時間の条件でキュアを行う。なお、インバー箔１１ａは後の工程を経てインバー層１１となり、絶縁樹脂シート１２ａは絶縁樹脂層１２となる。
【００７８】
次に、図１５（ｃ）に示すように、インバー層１１に対してサブトラクティブ法を施すことにより配線を形成するとともに、所定の箇所にドリルにより、開口径０．５ｍｍの貫通孔４１ａを形成する。
【００７９】
次に、図１６（ａ）に示すように、貫通孔４１ａ内を穴埋め樹脂１３ａで充填した後、インバー層１１表面を粗化処理し、新たな絶縁樹脂シート１２ａを上記と同様に両側にラミネートして硬化させ、絶縁樹脂層１２を形成する。スルーホール４１ａの穴埋めについては、絶縁樹脂シート１２ａの一部によりスルーホール４１ａの穴埋めを行っても良い。
【００８０】
その後、図１６（ｂ）に示すように、ドリルにより、開口径０．２ｍｍのスルーホール４１を形成する。当該スルーホール４１は、その軸心がスルーホール４１ａのそれと略一致するように形成する。この工程によって、スルーホール４１の内壁に残存する穴埋め樹脂１３ａは絶縁樹脂部１３となり、インバー層１１と後で説明するスルーホールビア４０との間の電気的絶縁を確保するために機能することとなる。
【００８１】
次に、図１６（ｃ）に示すように、絶縁樹脂層１２の所定箇所に対して、炭酸ガスレーザによりφ６０μｍのビアホール３３ａを形成する。
【００８２】
次に、図１７（ａ）に示すように、ビアホールのスミアをデスミア処理し、無電解めっき法により、絶縁樹脂層１２の表面およびビアホールの表面に無電解銅めっき膜３２ｂを一括形成する。その後、無電解銅めっき膜３２ｂ上にフォトレジストを成膜した後、これを露光および現像することによって、レジストパターンを形成する。当該レジストパターンは、形成を目的とする配線パターンに対応する非マスク領域を有する。
【００８３】
次に、電気めっき法により、当該非マスク領域に対して、無電解銅めっき膜３２ｂをシード層として利用して電気銅めっきを堆積させる。その際の電気銅めっき厚は約３０μｍとした。次に、レジストパターンを剥離除去した後、それまでレジストパターンで被覆されていた無電解銅めっき膜３２ｂをエッチング除去することにより配線パターン３２が完成し、図１７（ｂ）に示す構造を得る。エッチング液としては、過酸化水素水および硫酸の混合液を使用する。
【００８４】
この後、ビルドアップ絶縁層３１の積層形成から配線パターン３２およびビア３３の形成までの一連の工程を、コア基板の両面にて所定の回数繰り返すことにより、多層配線構造のビルドアップ層を形成する。本実施形態では、図１８（ａ）に示すように、ビルドアップ絶縁層３１の積層形成から配線パターン３２ｃおよびビア３３の形成までの一連の工程を更に２回繰り返すことにより、コア基板の両面において３層配線構造のビルドアップ部３０を形成する。
【００８５】
そして最後に、図１８（ｂ）に示すように、スクリーン印刷およびフォトリソグラフィにより、ビルドアップ部３０の表面にソルダレジスト層３５を形成する。ソルダレジスト層３５の所定箇所には、ビルドアップ部３０における最上層の配線パターンの一部が電極パッド３４として臨むように開口部を設ける。このようにして、本実施例の多層配線基板を製造する。
【００８６】
この構成によると、コア上配線層にもインバー層１１を設けることができるため、回路設計情報をもとに配線基板の構成材料を検討する上で、材料選択の幅が広がる作用がある。
【００８７】
多層配線基板の熱膨張率を比較すると、インバー層１１を銅に置き換えて製造した多層配線基板の熱膨張率が約１８ｐｐｍ／℃であるのに対して、上記実施例をもとに製造した、インバー層１１を含む多層配線基板の熱膨張率は約９ｐｐｍ／℃となる。
【００８８】
本発明の第三の実施形態に係る多層配線基板の変形例として、インバーがコア基板に使用され、これに加えてコア上配線層２０にインバー層１１を有する多層配線基板の部分断面図を図１９に示す。図に示されるように、同一多層配線基板内に複数のインバー層１１が存在し、これらのインバー層１１が前記絶縁樹脂層により各々被覆されていても構わない。この構成によると、熱膨張率の小さいインバー層１１を複数層で使用できるため、配線基板の熱膨張率を半導体チップにより近づけられる作用がある。
【００８９】
なお、上述の多層配線基板は、いずれもコア基板１０の両面にコア上配線部２０およびビルドアップ部３０を形成した実施例であったが、コア基板１０の片面のみにコア上配線部２０およびビルドアップ部３０を積層した形態であっても構わない。
【図面の簡単な説明】
【００９０】
【図１】図１は、本発明に係る多層配線基板およびこれを用いた半導体装置の実施例について、その構成を説明するための図である。
【図２】図２は、本発明に係る半導体装置の変形例について、その構成を説明するための図である。
【図３】図３は、本発明の第一実施形態による多層配線基板の部分断面図である。
【図４】図４は、本発明に係る、複合フィラーの形状の一実施例である。
【図５】図５は、第一の実施形態による多層配線基板の製造工程を示す工程断面図（その１）である。
【図６】図６は、第一の実施形態による多層配線基板の製造工程を示す工程断面図（その２）である。
【図７】図７は、第一の実施形態による多層配線基板の製造工程を示す工程断面図（その３）である。
【図８】図８は、第一の実施形態による多層配線基板の製造工程を示す工程断面図（その４）である。
【図９】図９は、第一の実施形態による多層配線基板の変形例である。
【図１０】図１０は、第一の実施形態による多層配線基板の別の変形例である。
【図１１】図１１は、第二の実施形態による多層配線基板の製造工程を示す工程断面図（その１）である。
【図１２】図１２は、第二の実施形態による多層配線基板の製造工程を示す工程断面図（その２）である。
【図１３】図１３は、第二の実施形態による多層配線基板の製造工程を示す工程断面図（その３）である。
【図１４】図１４は、第二の実施形態による多層配線基板の製造工程を示す工程断面図（その４）である。
【図１５】図１５は、第三の実施形態による多層配線基板の製造工程を示す工程断面図（その１）である。
【図１６】図１６は、第三の実施形態による多層配線基板の製造工程を示す工程断面図（その２）である。
【図１７】図１７は、第三の実施形態による多層配線基板の製造工程を示す工程断面図（その３）である。
【図１８】図１８は、第三の実施形態による多層配線基板の製造工程を示す工程断面図（その４）である。
【図１９】図１９は、第三の実施形態による多層配線基板の変形例である。
【符号の説明】
【００９１】
３  多層配線基板
１１  導体層
１２  絶縁樹脂層
１３  絶縁樹脂部
１６  導電粒子
１７  絶縁樹脂
３２  配線パターン
４０  スルーホール電極
４１  スルーホール
【図１】
2010050154.tif 000003
【図２】
2010050154.tif 000004
【図３】
2010050154.tif 000005
【図４】
2010050154.tif 000006
【図５】
2010050154.tif 000007
【図６】
2010050154.tif 000008
【図７】
2010050154.tif 000009
【図８】
2010050154.tif 000010
【図９】
2010050154.tif 000011
【図１０】
2010050154.tif 000012
【図１１】
2010050154.tif 000013
【図１２】
2010050154.tif 000014
【図１３】
2010050154.tif 000015
【図１４】
2010050154.tif 000016
【図１５】
2010050154.tif 000017
【図１６】
2010050154.tif 000018
【図１７】
2010050154.tif 000019
【図１８】
2010050154.tif 000020
【図１９】
2010050154.tif 000021