(57)【要約】【課題】  ３つ以上の光素子部をバットジョイント集積する集積光素子の製造方法において、バットジョイント接続部近傍の膜厚不均一性や、バットジョイント接続部近傍の多重量子井戸構造における結晶欠陥の発生を抑制し、光損失の少なく光結合効率の高い集積光デバイスを実現する手法を提供する。【解決手段】  ２回以上のバットジョイント技術を用いて３つ以上の光素子部を次々と継ぎ足していく要領で集積する集積光デバイスの製造方法において、第二のバットジョイントプロセスに用いる誘電体マスクパターンの形状を、先端部が細くなった形状とする。【選択図】図３
2010165759.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板または半導体基板上に形成された第一のクラッド層上に、第一の半導体層を形成する工程と、
第一の半導体層の一部を覆う第一のマスクパターンを形成する工程と、
第一のマスクパターンに覆われていない第一の半導体層を第一のエッチングにより除去する工程と、
第一のエッチングにより第一の半導体層を除去した領域に第二の半導体層を形成する工程と、
第一の半導体層の全てと第二の半導体層の一部を覆う第二のマスクパターンを形成する工程と、
第二のマスクパターンに覆われていない第二の半導体層を第二のエッチングにより除去する工程と、
第二のエッチングにより第二の半導体層を除去した領域に第三の半導体層を形成する工程と、
上記の工程により形成した第一の半導体層と第二の半導体層と第三の半導体層が集積された半導体構造の上部に第二のクラッド層を含む第四の半導体層を形成する工程と、
第四の半導体層の上部に第三のマスクパターンを形成し、該第三のマスクパターンを用いて第一の半導体層と第二の半導体層と第三の半導体層に光を導波させる光導波路構造を形成する工程とを有する集積光デバイスの製造方法において、
第二のマスクパターンの寸法を、光導波路の光軸に対して垂直な方向に引いた直線に沿って測定したときの長さである第二のマスクパターンの幅が、光導波路の光軸上の位置によって異なり、
光導波路の光軸に垂直な方向に引いた直線が第一のマスクパターンと交差していない場所における第二のマスクパターンの主たる部分の幅が、光導波路の光軸に垂直な方向に引いた直線が第一のマスクパターンと交差している場所における第二のマスクパターンの幅と比較して短いことを特徴とする集積光デバイスの製造方法。
【請求項２】
請求項１に記載の集積光デバイスの製造方法において、第一のマスクパターンの、光導波路と交差する辺が、光導波路の光軸に垂直な方向から傾斜しており、その傾斜角度が５度から８５度の範囲にあることを特徴とする集積光デバイスの製造方法。
【請求項３】
請求項１に記載の集積光デバイスの製造方法において、第二のマスクパターンの、光導波路と交差する辺が、光導波路の光軸に垂直な方向から傾斜しており、その傾斜角度が５度から８５度の範囲にあることを特徴とする集積光デバイスの製造方法。
【請求項４】
請求項１に記載の集積デバイスの製造方法において、前記第一のマスクパターンの光導波路と交差する辺の傾斜角度と、前記第二のマスクパターンの光導波路と交差する辺の傾斜角度が異なることを特徴とする集積光デバイスの製造方法。
【請求項５】
請求項１に記載の集積光デバイスの製造方法において、前記第一の半導体層と前記第三の半導体層が量子井戸構造を有すると共に、前期第二の半導体層のコア部分がバルク結晶であることを特徴とする集積光デバイスの製造方法。
【請求項６】
請求項５に記載の集積光デバイスの製造方法において、前記の量子井戸構造が歪量子井戸構造であることを特徴とする集積光デバイスの製造方法。
【請求項７】
請求項１に記載の集積光デバイスの製造方法において、前記半導体基板がＩｎＰであることを特徴とする集積光デバイスの製造方法。
【請求項８】
請求項１に記載の集積光デバイスの製造方法において、前記第一の半導体層がＩｎＧａＡｌＡｓ層を含む層構造であり、前記第二の半導体層がＩｎＧａＡｓＰ層を含む層構造であり、前記第三の半導体層がＩｎＧａＡｓＰ層を含む層構造であることを特徴とする集積光デバイスの製造方法。
【請求項９】
請求項１に記載の集積光デバイスの製造方法において、前記第一の半導体層から構成される第一の光素子部が光変調器であり、前記第二の半導体層から構成される第二の光素子部が光導波路であり、前記第三の半導体層から構成される第三の光素子部が半導体レーザであることを特徴とする集積光デバイスの製造方法。
【請求項１０】
請求項１に記載の集積光デバイスの製造方法において、前記第一の半導体層から構成される第一の光素子部が半導体レーザであり、前記第二の半導体層から構成される第二の光素子部が光導波路であり、前記第三の半導体層から構成される第三の光素子部が光変調器であることを特徴とする集積光デバイスの製造方法。
【請求項１１】
半導体基板または半導体基板上に形成された第一のクラッド層上に、第一の半導体層を形成する工程と、
第一の半導体層の一部を覆う第一のマスクパターンを形成する工程と、
第一のマスクパターンに覆われていない第一の半導体層を第一のエッチングにより除去する工程と、
第一のエッチングにより第一の半導体層を除去した領域に第二の半導体層を形成する工程と、
第一の半導体層の全てと第二の半導体層の一部を覆う第二のマスクパターンを形成する工程と、
第二のマスクパターンに覆われていない第二の半導体層を第二のエッチングにより除去する工程と、
第二のエッチングにより第二の半導体層を除去した領域に第三の半導体層を形成する工程と、
上記の工程により形成した第一の半導体層と第二の半導体層と第三の半導体層が集積された半導体構造の上部に第二のクラッド層を含む第四の半導体層を形成する工程と、
第四の半導体層の上部に第三のマスクパターンを形成し、該第三のマスクパターンを用いて第一の半導体層と第二の半導体層と第三の半導体層に光を導波させる光導波路構造を形成する工程を有する集積光デバイスの製造方法において、
前記第三のマスクパターンを用いて第一の半導体層と第二の半導体層と第三の半導体層に光を導波させる光導波路構造を形成する工程がエッチング工程であり、
前記エッチング工程で形成した光導波路構造を、ルテニウムがドーピングされた半絶縁性ＩｎＰで埋め込む工程を有することを特徴とする集積光デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積光デバイスの製造方法に係り、特に、半導体レーザや電界吸収型光変調器等の光素子部を複数集積形成した集積光デバイスの製造方法に関する。
【背景技術】
【０００２】
インターネットを介したブロードバンドサービスが普及する等，ネットワーク上を行き交う通信トラフィック量が急速に増加しており、大都市間や大陸間の幹線ネットワークや、近接都市間を結ぶメトロ系ネットワークの大容量化が活発化している。また、従来の通信ネットワーク（テレコム）だけでなく、ストレージ用ネットワークやイーサネット等のデータコムにおいても、システムの大容量化技術が益々重要になっている。これらの高速インターフェイス装置のスループットは、チャンネル当りの速度以外に、モジュールサイズと消費電力で決まる実装密度により制限される。このことからモジュールの小型化が重要な課題となっている。たとえば１０Ｇｂｐｓの光送受信モジュールでは、従来の比較的大きな３００ｐｉｎモジュールから，ＸＥＮＰＡＫ（１０−Ｇｉｇａｂｉｔ  Ｅｔｈｅｒｎｅｔ  Ｔｒａｎｓｃｅｉｖｅｒ  Ｐａｃｋａｇｅ）やＸＦＰ（１０−Ｇｉｇａｂｉｔ  Ｓｍａｌｌ  Ｆｏｒｍ  Ｆａｃｔｏｒ  Ｐｌｕｇｇａｂｌｅ）といった，より小型なモジュールが求められるようになっている。このため光モジュールに搭載される光デバイスの小型化が重要な開発課題になっている。
【０００３】
小型な光モジュールを実現するためのキー技術は光デバイスの集積化技術である。たとえば、メトロ系ネットワークの中/長距離伝送用送受信モジュールでは、半導体電界吸収型（ＥＡ：  Ｅｌｅｃｔｒｏａｂｓｏｒｐｔｉｏｎ）変調器をモノリシック集積した分布帰還型（ＤＦＢ：  Ｄｉｓｔｒｉｂｕｔｅｄ  Ｆｅｅｄｂａｃｋ）レーザ光源を送信側に用いることで、小型な送受信機を実現する方式が既に実用化されている。
【０００４】
このように、半導体レーザや光変調器等の複数の光素子を半導体基板上に集積形成する手法の一つにバットジョイント技術がある。バットジョイント技術とは、同一基板上に光軸を揃えて、複数の光素子を突き合わせ接合させる技術である。バットジョイント技術のプロセス手順は、まず、第一の光素子に対応する半導体層を半導体基板上に結晶成長し、つぎにその一部をマスクパターンで覆ってからマスクパターンに覆われていない部分をエッチング除去し、続いて第一の光素子に対応する半導体層をエッチング除去した部分に第二の光素子に対応する半導体層を有機金属気相成長法（ＭＯＶＰＥ：Ｍｅｔａｌｏｒｇａｎｉｃ  Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ）を用いて成長して接続するということを必要回数繰り返すというものである。本技術を用いれば、それぞれの光素子に対応する半導体層の材料や組成、層数、および膜厚を個別に最適化できる。このため、本技術は一回の選択成長で複数の光素子に対応する半導体層を一括形成する、いわゆるＳＡＧ（Ｓｅｌｅｃｔｉｖｅ  Ａｒｅａ  Ｇｒｏｗｔｈ）技術と比較して、高性能な集積光デバイスの製造方法として適している。
【０００５】
バットジョイント技術を用いて２つの光素子部を集積形成した集積光デバイスの例としては例えば、ＤＦＢレーザにＥＡ変調器を集積したＥＡ変調器集積ＤＦＢレーザや、ビーム拡大器とＦＰ（Ｆａｂｒｙ―Ｐｅｒｏｔ）型レーザを集積したビーム拡大器集積ＦＰレーザ等がある。
【０００６】
２つの光素子部を集積形成する場合のプロセス手順は上記に述べたバットジョイントプロセス手順を一回行えばよく、まず第一の光素子に対応する半導体層を半導体基板上に結晶成長し、次にその一部をマスクパターンで覆ってからマスクパターンで覆われていない部分をエッチング除去し、続いて第一の光素子に対応する半導体層をエッチング除去した部分に第二の光素子に対応する半導体層を形成すればよい。
【０００７】
また、バットジョイント技術を用いて３つ以上の光素子部を集積形成した集積光デバイスの例としては例えば、多重量子井戸構造（ＭＱＷ：Ｍｕｌｔｉｐｌｅ  Ｑｕａｎｔｕｍ  Ｗｅｌｌ）を有するＤＦＢレーザと、バルク結晶からなる光導波路と、ＭＱＷ構造を有するＥＡ変調器を集積した導波路接続型ＥＡ変調器集積ＤＦＢレーザや、ＤＦＢレーザと第一のＥＡ変調器と第二のＥＡ変調器を集積した集積光デバイス等が知られている。
【０００８】
３つ以上の光素子部をバットジョイント集積する場合の代表的な製造方法としては、まず第一の光素子に対応する半導体層を半導体基板上に結晶成長し、次にその一部を第一のマスクパターンで覆ってから第一のマスクパターンで覆われていない部分をエッチング除去し、続いて第一の光素子に対応する半導体層をエッチング除去した部分に第二の光素子に対応する半導体層を結晶成長し、続いて第一の光素子に対応する半導体層の全体と第二の光素子に対応する半導体層の一部を第二のマスクパターンで覆ってから第二のマスクパターンで覆われていない部分をエッチング除去し、続いて第三の光素子に対応する半導体層を結晶成長するというように、各光素子に対応する半導体層を次々と継ぎ足していく方法が知られている。
【０００９】
３つ以上の光素子部をバットジョイント集積する場合の製造方法の公知例としては、まず基板上にＩｎＧａＡｌＡｓ系ＭＱＷからなるＥＡ変調器を形成し、次にその一部を方形形状に残す形でエッチングし、次にそのエッチング除去した部分にＩｎＧａＡｓＰ系バルク結晶からなる光導波路をバットジョイント接続し、次にＥＡ変調器部の全てとバルク導波路部の一部を残す形で方形形状にエッチングし、そのエッチング除去した部分にＩｎＧａＡｓＰ系ＭＱＷからなるＤＦＢレーザをバットジョイント接続する導波路接続型ＥＡ変調器集積ＤＦＢレーザの製造方法が、特許文献１に公開されている。
【００１０】
また、３つ以上の光素子部をバットジョイント集積する場合の製造方法の第二の公知例としては、まずＤＦＢレーザの半導体層を形成し、つぎにその上面に方形のマスクパターンを形成してＤＦＢレーザの半導体層の一部をエッチングし、このエッチング除去した部分に第一のＥＡ変調器の半導体層を形成し、さらにＤＦＢレーザの半導体層の全てと第一のＥＡ変調器の半導体層の一部を覆う方形のマスクパターンを形成して第一のＥＡ変調器の半導体層の一部をエッチングし、このエッチングした部分に第二のＥＡ変調器の半導体層を形成する集積光デバイスの製造方法が特許文献２に公開されている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００７−２２７５０４号公報
【特許文献２】特開２００５−１４２２３０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
従来のバットジョイント技術を用いて３つ以上の光素子部を集積した場合には、後から形成する光素子部ほど、バットジョイント接続部近傍での膜厚不連続性が大きくなると共に、バットジョイント成長する半導体層がＭＱＷ構造を有する場合にはバットジョイント接続部近傍のＭＱＷの結晶性が低下するという問題があった。以下、後から形成する光素子部ほど、バットジョイント接続部近傍の膜厚の均一性とＭＱＷの結晶性が低下する理由について、図１および図２を用いて説明する。
【００１３】
図１（ａ）〜（ｈ）は、ＩｎＧａＡｌＡｓ系ＭＱＷ構造を有するＥＡ変調器に、ＩｎＧａＡｓＰ系バルク結晶構造を有する光導波路とＩｎＧａＡｓＰ系ＭＱＷ構造を有するＤＦＢレーザを次々と継ぎ足すようにバットジョイント集積する場合の従来の代表的なプロセスフローを示す素子上面図である。図２（ａ）〜（ｈ）は、図１（ａ）〜（ｈ）のＡ−Ｂ断面を示す素子断面図である。
【００１４】
本プロセスフローでは、まずＩｎＰ基板１１上にＩｎＧａＡｌＡｓ系ＭＱＷ構造を有するＥＡ変調器の半導体層１２を形成し、その一部に誘電体膜からなる長方形の第一のマスクパターン１３を形成する（図１（ａ）および図２（ａ））。次に第一のマスクパターン１３で覆われていない領域のＩｎＧａＡｌＡｓ系ＥＡ変調器の半導体層１２をエッチング除去する（図１（ｂ）および図２（ｂ））。なお、ここではエッチング手法としてドライエッチングを用いた場合を想定してエッチング側壁が垂直なエッチング断面形状を図示したが、エッチング手法としてウェットエッチングを用いた場合や、あるいはドライエッチングとウェットエッチングを併用した場合には、ＥＡ変調器の半導体層１２の横方向にサイドエッチングが入ることを付記しておく。続いてＩｎＧａＡｌＡｓ系ＥＡ変調器の半導体層１２をエッチング除去した部分に、エッチングに用いた第一のマスクパターン１３を選択成長用マスクとしてそのまま用いて、ＩｎＧａＡｓＰ系光導波路の半導体層１４をバットジョイント成長する（図１（ｃ）および図２（ｃ））。このとき、ＩｎＧａＡｓＰ系光導波路の半導体層１４の、第一のマスクパターン１３近傍の領域は、成長原料ガスの供給量が多くなるいわゆる選択成長効果のために膜厚が厚くなり、バットジョイント接続部近傍では、バットジョイント成長した光導波路の半導体層１４に、膜厚が不均一な領域が生じてしまう。
【００１５】
次に、ＩｎＧａＡｌＡｓ系ＥＡ変調器の半導体層１２の全体と、ＩｎＧａＡｓＰ系光導波路の半導体層１４の一部を覆うように誘電体膜からなる長方形の第二のマスクパターン１５を形成する（図１（ｄ）および図２（ｄ））。このとき、第二のマスクパターン１５は第一のマスクパターン領域の全体を覆うように形成するために、第二のマスクパターン１５の幅は第一のマスクパターン１３の幅よりも太くなることに注意されたい。続いて第二のマスクパターン１５で覆われていない領域のＩｎＧａＡｓＰ系光導波路の半導体層１４をエッチング除去する（図１（ｅ）および図２（ｅ））。さらに、ＩｎＧａＡｓＰ系光導波路の半導体層１４をエッチング除去した部分に、エッチングに用いた第二のマスクパターン１５を選択成長用マスクとしてそのまま用いて、ＩｎＧａＡｓＰ系ＤＦＢレーザの半導体層１６をバットジョイント成長する（図１（ｆ）および図２（ｆ））。このとき、ＩｎＧａＡｓＰ系ＤＦＢレーザの半導体層１６の、第二のマスクパターン１５近傍の領域では、成長原料ガスの供給量が多くなるためにＭＱＷ層のウェルおよびバリア層が厚くなってＭＱＷの吸収端波長が長波長化すると共に、ＭＱＷ層の結晶欠陥領域１７が生じる。このとき、第二のマスクパターン１５の幅は第一のマスクパターン１３の幅よりも広くなっているために、成長原料ガスの供給量が多くなり成長膜厚の厚くなるいわゆる選択成長効果が大きく、バットジョイント接続部近傍で膜厚が厚くなる程度とバットジョイント接続部近傍でＭＱＷ層の結晶性が劣化する程度が第一のマスクパターンを用いた第一のバットジョイント接続の場合と比較して大きくなってしまうのである。集積光デバイスの作製にあたっては、これらの結晶成長工程に続けて、第二のマスクパターン１５を除去した後に基板全面にＩｎＰクラッド層を有する半導体層１８を形成した後（図１（ｇ）および図２（ｇ））、さらに、メサ構造を形成するために誘電体膜からなるストライプ状の第三のマスクパターン１９を、ＩｎＧａＡｌＡｓ系ＥＡ変調器の半導体層１２とＩｎＧａＡｓＰ系光導波路の半導体層１４と、ＩｎＧａＡｓＰ系ＤＦＢレーザの半導体層１６の領域を直線的に横断するように形成し（図１（ｈ）および図２（ｈ））、メサ加工を行うことになる。このように、第一のマスクパターン１３と第二のマスクパターン１５で限定した領域に第三のマスクパターン１９を用いてストライプ状の光導波路構造を形成するので、第一のマスクパターン１３と第二のマスクパターン１５の幅は、少なくとも第三のマスクパターン１９の幅よりも広くなくてはならないことを付記しておく。
【００１６】
このように従来のプロセスフローを用いて３つ以上の光素子部をバットジョイント接続した場合には、後から接続した光素子部ほど、マスクパターンの寸法が大きくなるために選択成長効果が強くなり、バットジョイント接続部近傍における半導体層の膜厚不均一性が大きくなるとともに、選択成長により接続した領域がＭＱＷ構造を有する場合にはバットジョイント接続部近傍でＭＱＷの結晶性が著しく劣化するという問題があった。バットジョイント接続部に膜厚不均一性の大きな領域が生じれば、光散乱が起こるため、光結合効率が低下する。また、バットジョイント接続部近傍でＭＱＷの結晶性が著しく低下すれば光吸収が生じて光結合効率が低下する。このため、従来のプロセスフローを用いた場合には、半導体レーザのスロープ効率に代表される集積光デバイスの性能が低下するという問題がおこった。
【００１７】
このように従来技術では、光素子部が３つ以上集積形成された集積光デバイスを製造しようとした場合、光散乱や光吸収の少ない高品質な集積光デバイスを製造することは出来なかった。
【００１８】
つまり、本発明の目的は、３つ以上の光素子部をバットジョイント集積する場合に、バットジョイント接続部における膜厚不均一性やＭＱＷ結晶性低下が少なく、高い光結合効率で光素子部を結合することができる集積光デバイスの製造方法を提供することにある。
【課題を解決するための手段】
【００１９】
本願に含まれる上記目的を達成する代表的な手段を列挙すると次の通りである。
（１）半導体基板または半導体基板上に形成された第一のクラッド層上に、第一の半導体層を形成する工程と、第一の半導体層の一部を覆う第一のマスクパターンを形成する工程と、第一のマスクパターンに覆われていない第一の半導体層を第一のエッチングにより除去する工程と、第一のエッチングにより第一の半導体層を除去した領域に第二の半導体層を形成する工程と、第一の半導体層の全てと第二の半導体層の一部を覆う第二のマスクパターンを形成する工程と、第二のマスクパターンに覆われていない第二の半導体層を第二のエッチングにより除去する工程と、第二のエッチングにより第二の半導体層を除去した領域に第三の半導体層を形成する工程と、上記の工程により形成した第一の半導体層と第二の半導体層と第三の半導体層が集積された半導体構造の上部に第二のクラッド層を含む第四の半導体層を形成する工程と、第四の半導体層の上部に第三のマスクパターンを形成し、該第三のマスクパターンを用いて第一の半導体層と第二の半導体層と第三の半導体層に光を導波させる光導波路構造を形成する工程とを有し、第二のマスクパターンの寸法を、光導波路の光軸に対して垂直な方向に引いた直線に沿って測定したときの長さである第二のマスクパターンの幅が、光導波路の光軸上の位置によって異なっており、光導波路の光軸に垂直な方向に引いた直線が第一のマスクパターンと交差（重畳）していない場所における第二のマスクパターンの主たる部分の幅が、光導波路の光軸に垂直な方向に引いた直線が第一のマスクパターンと交差（重畳）している場所における第二のマスクパターンの幅と比較して短いことを特徴とする集積光デバイスの製造方法により達成される。
（２）（１）の集積光デバイスの製造方法において、第一のマスクパターンの、光導波路と交差する辺を、光導波路の光軸に垂直な方向から傾斜させ、その傾斜角度を５度から８５度の範囲とする。
（３）（１）の集積光デバイスの製造方法において、第二のマスクパターンの、光導波路と交差する辺を、光導波路の光軸に垂直な方向から傾斜させ、その傾斜角度を５度から８５度の範囲とする。
（４）（１）の集積デバイスの製造方法において、前記第一のマスクパターンの光導波路と交差する辺の傾斜角度と、前記第二のマスクパターンの光導波路と交差する辺の傾斜角度とを異ならせる。
（５）（１）の集積光デバイスの製造方法において、前記第一の半導体層と前記第三の半導体層に量子井戸構造を備えさせると共に、前期第二の半導体層のコア部分をバルク結晶を備えさせる。
（６）（５）の集積光デバイスの製造方法において、前記量子井戸構造を歪量子井戸構造とする。
（７）（１）の集積光デバイスの製造方法において、前記半導体基板をＩｎＰで構成する。
（８）（１）の集積光デバイスの製造方法において、前記第一の半導体層をＩｎＧａＡｌＡｓ層を含む構造とし、前記第二の半導体層をＩｎＧａＡｓＰ層を含む層構造とし、前記第三の半導体層をＩｎＧａＡｓＰ層を含む層構造とする。
（９）（１）の集積光デバイスの製造方法において、前記第一の半導体層から構成される第一の光素子部で光変調器を構成し、前記第二の半導体層から構成される第二の光素子部で光導波路を構成し、前記第三の半導体層から構成される第三の光素子部で半導体レーザを構成する。
（１０）（１）の集積光デバイスの製造方法において、前記第一の半導体層から構成される第一の光素子部で半導体レーザを構成し、前記第二の半導体層から構成される第二の光素子部で光導波路を構成し、前記第三の半導体層から構成される第三の光素子部で光変調器を構成する。
（１１）半導体基板または半導体基板上に形成された第一のクラッド層上に、第一の半導体層を形成する工程と、第一の半導体層の一部を覆う第一のマスクパターンを形成する工程と、第一のマスクパターンに覆われていない第一の半導体層を第一のエッチングにより除去する工程と、第一のエッチングにより第一の半導体層を除去した領域に第二の半導体層を形成する工程と、第一の半導体層の全てと第二の半導体層の一部を覆う第二のマスクパターンを形成する工程と、第二のマスクパターンに覆われていない第二の半導体層を第二のエッチングにより除去する工程と、第二のエッチングにより第二の半導体層を除去した領域に第三の半導体層を形成する工程と、上記の工程により形成した第一の半導体層と第二の半導体層と第三の半導体層が集積された半導体構造の上部に第二のクラッド層を含む第四の半導体層を形成する工程と、第四の半導体層の上部に第三のマスクパターンを形成し、該第三のマスクパターンを用いて第一の半導体層と第二の半導体層と第三の半導体層に光を導波させる光導波路構造を形成する工程を有する集積光デバイスの製造方法において、前記第三のマスクパターンを用いて第一の半導体層と第二の半導体層と第三の半導体層に光を導波させる光導波路構造を形成する工程がエッチング工程であり、前記エッチング工程で形成した光導波路構造を、ルテニウムがドーピングされた半絶縁性ＩｎＰで埋め込む。
【００２０】
さらに、上記列挙した発明も含めた本願に含まれる発明の作用について説明する。本願は、バットジョイント接続部近傍における膜厚不均一性やＭＱＷ結晶性低下を抑制する手法として三通りの手法を含んでいる。
【００２１】
まず、第一の手法について図３および図４を用いて説明する。第一の手法のポイントは、誘電体膜からなる第二のマスクパターンの形状を凸状の形状としてバットジョイント接続部近傍部分のマスク幅を細くすることにより、バットジョイント接続部近傍における膜厚不均一性やＭＱＷ結晶性低下を抑制するというものである。図３（ａ）〜（ｈ）は、ＩｎＧａＡｌＡｓ系ＭＱＷ構造のＥＡ変調器に、ＩｎＧａＡｓＰ系バルク結晶構造の光導波路とＩｎＧａＡｓＰ系ＭＱＷ構造のＤＦＢレーザを次々と継ぎ足すように集積する場合のプロセスフローを示す素子上面図である。図４（ａ）〜（ｈ）は、図３（ａ）〜（ｈ）のＡ−Ｂ断面を示す素子断面図である。
【００２２】
まず、第一番目のバットジョイント工程（図３（ａ）〜（ｃ）および図４（ａ）〜（ｃ））であるが、この工程については前述の従来の方法（図１（ａ）〜（ｃ）および図２（ａ）〜（ｃ））と同一であるので説明は省略する。
【００２３】
次に行う第二番目のバットジョイント工程が、本発明のポイントとなる部分である。本発明では図３（ｄ）〜（ｆ）および図４（ｄ）〜（ｆ）に示す如く、第二のマスクパターン１５の形状を、バットジョイント接続部分近傍となるマスク先端部分のみマスク幅を狭くしていることである。この狭くしている形状を別に表現するならば、「階段」形状とも「突起」形状とも呼ぶことができる。このように、バットジョイント接続部近傍のマスク幅を細くすることにより、バットジョイント接続部における選択成長効果が抑制されるので、図３（ｆ）および図４（ｆ）に示すように、膜厚増大量およびＭＱＷ結晶性劣化を抑制できるのである。なお、第二のマスクパターン１５のバットジョイント接続部近傍のみを細くしている理由は、第二のマスクパターン１５のバットジョイント接続部近傍でない、第一のマスクパターン１３で限定された領域と重なる領域は第一のマスクパターン１３で限定された領域の全体を覆わなくてはならないため、第一のマスクパターン１３で限定された領域と重なる領域ではマスクの幅を第一のマスクパターン１３よりも太くしなければならないからである。
【００２４】
なお、図３（ｇ）、（ｈ）および図４（ｇ）、（ｈ）に示した、第二のバットジョイント工程の後に行う工程については、前述した従来の方法（図１（ｇ）、（ｈ）および図２（ｇ）、（ｈ））と同様の工程であるので詳細な説明は省略する。ただし、本手法で用いたマスクパターンの特徴的な形状が、図３（ｇ）、（ｈ）および図４（ｇ）、（ｈ）の点線で示すように、半導体表面上の段差として最終形態である集積光デバイスにまで痕跡として残ることを付記しておく。
【００２５】
次に、第二の手法の基本的アイデアについて図５および図６を用いて説明する。図５（ａ）〜（ｈ）は、ＩｎＧａＡｌＡｓ系ＭＱＷ構造のＥＡ変調器に、ＩｎＧａＡｓＰ系バルク結晶構造の光導波路とＩｎＧａＡｓＰ系ＭＱＷ構造のＤＦＢレーザを次々と継ぎ足すように集積する場合のプロセスフローを示す素子上面図である。図６（ａ）〜（ｈ）は、図５（ａ）〜（ｈ）のＡ−Ｂ断面を示す素子断面図である。なお、第二の手法の製造方法は、マスクパターンの形状を除けば前述のプロセスフローと同様であるので各工程の詳細な説明は省略し、ここでは本手法のポイントに絞って説明する。
【００２６】
第二の手法のポイントは、第一の手法の更なる改善形態であり、第一のマスクパターン１３および第二のマスクパターン１５の各バットジョイント接続部近傍部分の形状に傾斜をつけることにより、先端部分のマスク幅を実効的に一層細くして選択成長効果を抑制し、バットジョイント接続部近傍における膜厚不均一性やＭＱＷ結晶性低下をさらに抑制するというものである。発明者らが鋭意検討した結果、図５（ａ）および図５（ｄ）に示すように、第一のマスクパターン１３および第二のマスクパターン１５の、光導波路の光軸方向（Ａ-Ｂ方向）と交差する辺と、光導波路の光軸（光導波路の平面レイアウトの中心軸でもよい。）に垂直な方向との傾斜角度をそれぞれα、βとしたときに、これらの角度を５度から８５度の範囲の角度に傾斜させることで、バットジョイント接続部近傍における膜厚不均一性およびＭＱＷ結晶性低下を抑制できることを見出したのである。
【００２７】
ここで、この角度範囲を定めた根拠について述べると、傾斜角度が５度よりも小さい場合にはバットジョイント接続部近傍における膜厚不均一性の低減効果が観測されず、また角度が８５度よりも大きい場合には、膜厚不均一性の低減効果は大きいが、光導波路形成用のストライプパターンの位置合わせがずれた場合に、ストライプパターン内のバットジョイント接合位置が許容範囲を超えてずれるため５度から８５度の角度が好ましいのである。最も好ましい傾斜角度はこの範囲の丁度中心である４５度である。
【００２８】
このように、先端が傾斜したマスクパターンを用いた結果、第一のバットジョイント工程においては図５（ｃ）および図６（ｃ）に示すように、ＩｎＧａＡｓＰ系バルク光導波路用半導体層１４のバットジョイント接続部近傍における膜厚増大量を大幅に抑制することに成功した。また、第二のバットジョイント工程においては図５（ｆ）および図６（ｆ）に示すように、ＩｎＧａＡｓＰ系ＤＦＢレーザ用半導体層１６のバットジョイント接続部近傍における膜厚の増大とＭＱＷ結晶性の劣化を大幅に抑制することに成功したのである。
【００２９】
なお、ここでは図５および図６に示すとおり、αとβが共に、好適な角度範囲５度〜８５度の中心にあって最も好適な角度である４５度の場合の例を用いて第二の手法の基本的なアイデアを説明したが、さらに本発明者らはバットジョイント接続する材料の組み合わせによっては最適なマスクパターンの傾斜角度が異なることも明らかにした。具体的には、図６（ｃ）に示す通り、ＩｎＧａＡｌＡｓ系材料にＩｎＧａＡｓＰ系材料をバットジョイント接続する場合には、上記傾斜角度範囲内であれば、マスクパターンの傾斜角度に依らず良好な接続形状が得られるが、図６（ｆ）に示す通り、ＩｎＧａＡｓＰ系材料にＩｎＧａＡｓＰ系材料をバットジョイント接続する場合には、マスクパターンの傾斜角度を１５度より大きくすると、ＩｎＰのマストランスポート現象が顕著に発生し、ＩｎＧａＡｓＰ系材料同士が直接接合すべき部分にＩｎＰ層２１が挟まってしまう場合があることを見出したのである。
【００３０】
このように、ＩｎＧａＡｓＰ系材料の半導体層同士が直接接合すべき部分にＩｎＰの層が挟まると、光散乱等が生じて光結合効率が低下し、素子特性に悪影響を及ぼす。このため、ＩｎＧａＡｓＰ系材料同士をバットジョイント接続する場合のマスクパターンの傾斜角度の最も好ましい範囲は５度〜１５度の範囲にあることを見出した。
【００３１】
この知見に基づいて発明した、バットジョイント接続する材料の組合せにより異なる傾斜角度のマスクパターンを用いるプロセスフローの例を図７および図８に示す。本プロセスフローは、本発明の第二の手法のバリエーションと位置づけられる。図７（ａ）〜（ｈ）は、ＩｎＧａＡｌＡｓ系ＭＱＷ構造のＥＡ変調器に、ＩｎＧａＡｓＰ系バルク結晶構造の光導波路とＩｎＧａＡｓＰ系ＭＱＷ構造のＤＦＢレーザを次々と継ぎ足すように集積する場合のプロセスフローを示す素子上面図であり、図８（ａ）〜（ｈ）は、図７（ａ）〜（ｈ）のＡ−Ｂ断面を示す素子断面図である。
【００３２】
本プロセスフローは、マスクパターンの傾斜角度が第一のマスクパターン１３と第二のマスクパターン１５で異なることを除けば、これまでの図１〜６におけるもとの同様であるので詳細な説明は省略するが、この例では図７（ａ）に示す通りＩｎＧａＡｌＡｓ系材料にＩｎＧａＡｓＰ系材料を接続する第一のマスクパターン１３の傾斜角度を４５度とし、図７（ｄ）に示す通りＩｎＧａＡｓＰ系材料にＩｎＧａＡｓＰ系材料を接続する第二のマスクパターン１５の傾斜角度を１５度として、二つのマスクパターンの先端の傾斜角度を接合する材料の組合せに応じて変えていることに大きな特徴がある。このように、第二のマスクパターン１５として先端部が１５度に傾斜したマスクパターンを用いることにより、ＩｎＰマストランスポートにより生じるＩｎＰ層２１の量が低減され、ＩｎＧａＡｓＰ光導波路の半導体層１４とＩｎＧａＡｓＰレーザの半導体層１６が直接接続した良好なバットジョイント接続が得られた。なお、マスク先端部の傾斜角度を１５度以下に低減することによりＩｎＰマストランスポートが低減する理由は、傾斜角度が小さくなるにしたがってエッチング側壁の表面エネルギーが低下し、マストランスポートが生じにくくなるためと推定される。このように、材料に応じた適切なマスクパターン角度を用いることにより、光散乱や光損失の少ない良質なバットジョイント接続形状を得ることができるようになった。
【００３３】
次に、本発明の第三の手法について図９および図１０を用いて説明する。本手法のポイントは、３つ以上の光素子部を集積した基板に、いわゆる埋込みへテロ構造の光導波路構造をもつ集積光デバイスを形成する場合に、その埋込み層のドーパントとしてルテニウムを用いることで、バットジョイント部の光損失を更に低減するというものである。
【００３４】
図９および図１０は、図７および図８に示すプロセスフローに引き続いて行う、メサエッチング工程と埋込み成長工程を示すプロセスフローである。本プロセスフローではまず、図７（ｈ）および図８（ｈ）に図示したように、光導波路を形成するための、誘電体からなるストライプ状の第三のマスクパターン１９を形成した後（図９（ａ）および図１０（ａ））、例えば塩素系の反応性イオンエッチング技術を用いてバットジョイント接続された３つの半導体層を突き抜けるところまでメサエッチングを行う（図９（ｂ）および図１０（ｂ））。続いて、このメサストライプ構造を半絶縁性ＩｎＰ２２で埋め込んでいわゆる埋込みへテロ構造を作るのであるが、発明者等が鋭意検討した結果によると、半絶縁性を得るためのドーパントとして、従来広く用いられてきた鉄ではなく、ルテニウムを用いることでバットジョイント接続部における光損失を抑制できることを見出したのである。
【００３５】
この現象が起こる理由は次のように説明される。すなわち、３つ以上の半導体層をバットジョイント集積する場合、本発明の第一の手法や第二の手法を用いても依然として若干のＭＱＷ結晶欠陥層がバットジョイント接合部近傍に生じてしまうのであるが、ここに半絶縁ＩｎＰのドーパントとして拡散しやすい鉄を用いた場合にはこの結晶欠陥層に鉄原子が拡散して複合結晶欠陥が生じ、光吸収損失が増大するのに対し、拡散が起こりにくいドーパントであるルテニウムを用いればこのような複合結晶欠陥が生じないためであると推定される。
【発明の効果】
【００３６】
本発明によれば、３つ以上の光素子部をバットジョイント集積する際に、光散乱や光吸収が少なく光結合効率の高いバットジョイント集積構造を実現できる。このため集積光デバイスの高性能化に効果がある。
【図面の簡単な説明】
【００３７】
【図１】従来の代表的なプロセスフローを示す素子上面図である。
【図２】図１（ａ）〜（ｈ）のＡ−Ｂ断面を示す素子断面図である。
【図３】本発明の第１手法のプロセスフローを示す素子上面図である。
【図４】図３（ａ）〜（ｈ）のＡ−Ｂ断面を示す素子断面図である。
【図５】本発明である第２手法のプロセスフローを示す素子上面図である。
【図６】図５（ａ）〜（ｈ）のＡ−Ｂ断面を示す素子断面図である。
【図７】本発明の第２手法のバリエーションのプロセスフローを示す素子上面図である。
【図８】図７（ａ）〜（ｈ）のＡ−Ｂ断面を示す素子断面図である。
【図９】本発明の第３手法のプロセスフローを示す素子上面図である。
【図１０】図９（ａ）〜（ｈ）のＡ−Ｂ断面を示す素子断面図である。
【図１１】第一の実施例の製造方法により作製した導波路接続型ＥＡ変調器集積化半導体レーザの斜視図である。
【図１２】第一の実施例の製造工程を説明する上面図である。
【図１３】第一の実施例の製造工程を説明する光軸方向の断面図であり、図１２（ａ）〜（ｈ）のＡ−Ｂ断面に対応する図である。
【図１４】第一の実施例の製造工程を説明する上面図であり、図１２および図１３に示した工程に引き続いて行う工程を示すものである。
【図１５】第一の実施例の製造工程を説明する光軸に垂直な方向の断面図であり、図１４（ａ）〜（ｄ）のＡ−Ｂ断面に対応する図である。
【図１６】第二の実施例の製造方法により作製したバルク導波路接続型ＥＡ変調器集積ＤＦＢレーザの斜視図である。
【図１７】第二の実施例の製造工程を説明する上面図である。
【図１８】第二の実施例の製造工程を説明する光軸方向の断面図であり、図１７（ａ）〜（ｈ）のＡ−Ｂ断面に対応する図である。
【図１９】第二の実施例の製造工程を説明する上面図であり、図１７および図１８に示した工程に引き続いて行う工程を示すものである。
【図２０】図２０（ａ）〜（ｃ）は、第二の実施例の製造工程を説明する光軸に垂直な方向の断面図であり、図１９（ａ）〜（ｃ）のＡ−Ｂ断面に対応する図である。
【発明を実施するための形態】
【００３８】
以下、本発明の実施例を以下に図を用いて説明する。なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【実施例１】
【００３９】
本発明の第一の実施例を、図１１〜１５を用いて説明する。本実施例はＥＡ変調器とＤＦＢレーザをバルク導波路で接続する形で集積した波長１．５５μm帯の導波路接続型ＥＡ変調器集積ＤＦＢレーザの製造方法である。図１１は、第一の実施例の製造方法により作製した導波路接続型ＥＡ変調器集積化半導体レーザの斜視図である。図１２（ａ）〜（ｈ）は、第一の実施例の製造工程を説明する上面図である。図１３（ａ）〜（ｈ）は、第一の実施例の製造工程を説明する光軸方向の断面図であり、図１２（ａ）〜（ｈ）のＡ−Ｂ断面に対応する図である。図１４（ａ）〜（ｄ）は、第一の実施例の製造工程を説明する上面図であり、図１２および図１３に示した工程に引き続いて行う工程を示すものである。図１５（ａ）〜（ｄ）は、第一の実施例の製造工程を説明する光軸に垂直な方向の断面図であり、図１４（ａ）〜（ｄ）のＡ−Ｂ断面に対応する図である。
【００４０】
図１１に示すように、本集積デバイスはレーザ部４１と変調器部４２から構成され、レーザ用ｐ電極４３と変調器用ｐ電極４４が独立に形成されている。レーザ部４１と変調器部４２の間には、両者を電気的に分離するための溝４５が形成されている。素子の光導波路部分はストライプ状に加工され、埋込みヘテロ構造４６を有する。この構造は「BH型」としてよく知られたものである。この例では、埋込みへテロ構造４６におけるストライプ状の光導波路部分の周囲は、ルテニウムをドープした半絶縁性のＩｎＰ２２で埋め込まれている。
【００４１】
当該実施例における半導体の積層構造を図１３（ｈ）および図１１を用いて説明する。素子特性を最適化するために、レーザ部４１とＥＡ変調器部４２を独立に最適な構造としているため、レーザ部４１とＥＡ変調器部４２はそれぞれ異なった積層構造を有している。ただし、基板はｎ型ＩｎＰ基板１１で共通である。レーザ部の半導体層１６は、詳細の図示は省略するがＩｎＧａＡｓＰ光閉じ込め層に挟まれたＩｎＧａＡｓＰＭＱＷ構造からなっており、活性領域となるＭＱＷ構造は、厚さ６ｎｍのウェル層と厚さ１０ｎｍのバリア層を７周期積層し、レーザとして十分な特性を実現できるように設計した。これらの層の上方には、ＩｎＧａＡｓＰ系材料からなる回折格子５１を形成した。活性層領域および回折格子５１の構造は、室温でのＤＦＢレーザの発振波長が１５５０ｎｍとなるように形成した。
【００４２】
尚、ここで、量子井戸層を挟んで設けられた光閉じ込め層は、量子井戸層の光閉じ込めを強化するための層である。光導波機能はコア領域を、これより屈折率の低いクラッド層で挟み込むことによって生じるものであり、クラッド層／量子井戸層／クラッド層の積層構造により光導波機能が実現されるものであるが、具体的形態では、量子井戸層における光閉じ込めを強化するため、量子井戸層を挟んで光閉じ込め層を設けているのである。その目的より、クラッド層の屈折率は光閉じ込め層の屈折率より低い値とする。尚、本実施例では基板側のクラッド層は当該ＩｎＰ基板１１がこの役割を担っているが、勿論、半導体基板上に基板側クラッド層を別に設けることも可能である。
【００４３】
回折格子５１の極性はｎ型、ｐ型のいずれでも良い。ｐ型の場合には、ＤＦＢレーザは、光の伝播方向に屈折率のみが周期的に変化する屈折率結合型となる。また、ｎ型の回折格子では、利得結合型ＤＦＢレーザとなる。それは、既に知られているように、回折格子が周期的な電流阻止層として機能するために、屈折率のみならず、活性層内の利得に周期的変化が生じるためである。また、本実施例では、回折格子５１がＤＦＢレーザの全領域で均一に形成されたものを説明したが、必要に応じて、領域の一部に回折格子の位相をずらして構成した、いわゆる位相シフト構造を設けても良い。
【００４４】
一方、ＥＡ変調器部の半導体層１２は、詳細の図示は省略するがＩｎＧａＡｌＡｓ光閉じ込め層に挟まれたＩｎＧａＡｌＡｓＭＱＷ構造からなっている。光吸収層となるＩｎＧａＡｌＡｓＭＱＷの構造は、ウェル層の厚さを８ｎｍ、バリア層の厚さを５ｎｍとし、これらを１０周期積層したものである。変調器のバリア層をレーザのバリア層と比較して薄くする理由は、吸収層内でのキャリアの移動を容易にして変調器特性を向上させるためである。
【００４５】
また、レーザ部４１と変調器部４２は、バルク光導波路部５２を介して結合されている。
【００４６】
次に、本実施例の製造プロセスを、図１２〜１５を用いて説明する。まず、ＥＡ変調器部分の構造を形成するために、ｎ型ＩｎＰ基板１１上に、ｎ型ＩｎＧａＡｌＡｓ光閉じ込め層とＩｎＧａＡｌＡｓ系多重量子井戸光吸収層とアンドープＩｎＧａＡｌＡｓ光閉じ込め層からなるＥＡ変調器の半導体層１２と、ｐ型ＩｎＰクラッド層５３を積層した。この多層構造を有するＩｎＰウェハ上に、先端部分の形状が４５°の傾斜角を有する二酸化珪素膜からなる第一のマスクパターン１３を形成し、ＥＡ変調器部とする部分に保護マスクを形成した。この第一のマスクパターン１３の幅は１０ミクロンとした（図１２（ａ）および図１３（ａ））。なお、第一のマスクパターン１３の形成方法としては、本プロセスではまず通常のプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法で二酸化珪素膜をウェハ全面に形成した後に、密着露光法を用いてレジストパターンを形成し、これをフッ酸水素系ウェットエッチング液で二酸化珪素膜に転写する方法を用いた。しかしながらマスクパターンの形成方法はその他通例の各種方法を用いてもよく、例えば膜形成には熱ＣＶＤやスパッタ法等を用いてもよいし、また露光法には縮小投影露光法等を用いてもよいし、またパターン転写にはドライエッチング法を用いてもよい。
【００４７】
次に、この第一のマスクパターン１３を用いて、ＩｎＰクラッド層５３と光吸収層を含むＥＡ変調器の半導体層１２の、第一のマスクパターン１３に覆われていない部分をエッチング除去した。エッチングは半導体層最下部のｎ型ＩｎＧａＡｌＡｓ光閉じ込め層部分まで行い、ｎ型ＩｎＰ基板１１上で選択的に停止させた。エッチングには、例えば反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）等のドライエッチング、あるいは酸化剤を含有した通常の選択性ウェットエッチング液、あるいは両者の併用、いずれの手法を用いても良い。ここでは、塩素系ガスのＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）を用いたＲＩＥの後に選択エッチングを行う方法を用いた。ウェットエッチングを併用したために、ＥＡ変調器の半導体層１２に若干のサイドエッチングが入った（図１２（ｂ）および図１３（ｂ））。
【００４８】
次に、本試料を結晶成長炉に搬入してＭＯＶＰＥ法を用いて６００℃にてアンドープＩｎＧａＡｓＰからなるバルク光導波路層１４、およびアンドープＩｎＰ層５４を形成した。この時、第一のマスクパターン１３の先端形状に傾斜をつけて細くした本発明の効果により、ＩｎＧａＡｓＰバルク光導波路層のバットジョイント接続部近傍の形状の乱れは非常に小さくなり、ＥＡ変調器側の半導体層１２と、ＩｎＧａＡｓＰ光導波路側の半導体層１４がほぼ直線的に接続された、光散乱の少ない良好なバットジョイント接続形状が得られた（図１２（ｃ）および図１３（ｃ））。
【００４９】
次に、ＥＡ変調器用半導体層１２の全てとバルク導波路用半導体層１４の必要な部分を残してエッチングするためのマスクとして、凸状に先端部分が細くなっており、さらにマスク先端部分の辺が光軸方向に垂直な方向に対して４５°の傾斜角を有する、二酸化珪素からなる第二のマスクパターン１５を形成した。このとき、第二のマスクパターン１５の幅は、第一のマスクパターン１３で限定されたＥＡ変調器の領域を覆う太い部分で２０ミクロン、第一のマスクパターン１３で限定された領域以外のバルク導波路の部分を覆う細い部分で１０ミクロンとした。（図１２（ｄ）および図１３（ｄ））。
【００５０】
続いて、この二酸化珪素からなる第二のマスクパターン１５を用いて、アンドープＩｎＰ層５４とＩｎＧａＡｓＰバルク光導波路層１４をエッチング除去した。このとき、エッチングはｎ型ＩｎＰ基板１１上で選択的に停止させた。エッチング方法としてここでは、エタン系ガスのＲＩＥと酸化剤を含んだ通常の選択ウェットエッチングを併用する手法でエッチングした。ウェットエッチングを併用したために、バルク光導波路層１４には若干のサイドエッチングが入った（図１２（ｅ）および図１３（ｅ））。
【００５１】
次に、本試料を結晶成長炉に搬入してレーザ部分の多層構造を形成した。レーザ部分の多層構造は、ＩｎＧａＡｓＰ光閉じ込め層で挟まれたＩｎＧａＡｓＰ多重量子井戸層からなる半導体層１６と、その上方に形成された、ＩｎＧａＡｓＰ系材料からなる回折格子供給層５５からなっている。この時、第二のマスクパターンの先端を細くして、さらにマスク先端に傾斜をつけることによって選択成長効果を抑制する本発明の効果により、レーザ部分の多層構造のバットジョイント接続部近傍における形状の乱れは極めて小さく、ＩｎＧａＡｓＰバルク導波路側の半導体層１４と、ＩｎＧａＡｓＰ系レーザ側の半導体層１６がほぼ直線的に接続された、光散乱の少ない良好なバットジョイント接続形状が得られた。また、レーザ用ＭＱＷ層のバットジョイント接合部近傍に生じる結晶欠陥の生成量も少なかった。ただし、本実施例ではマスクパターンの傾斜角を４５°と大きくしたために、ＩｎＰのマストランスポート量は大きく、ＩｎＧａＡｓＰバルク導波路の半導体層１４とＩｎＧａＡｓＰレーザの半導体層１６とのバットジョイント接続部にＩｎＰ層２１が少量挟まった形状となった（図１２（ｆ）および図１３（ｆ））。
【００５２】
続いて、通常の干渉露光法とウェットエッチング技術を用いて回折格子供給層５５を回折格子５１の形状に加工してから第二のマスクパターン１５を除去し、ｐ型ＩｎＰクラッド層５６とｐ型ＩｎＧａＡｓコンタクト層５７を形成した。これらの結晶成長工程には、ＭＯＶＰＥ法を用いた。なお、ｐ型ＩｎＧａＡｓコンタクト層５７は、電極形成時に良好なオーミック接続を得るために形成した。このとき、製造プロセスで用いた第一および第二のマスクパターンの特徴的な形状が、図１２（ｇ）および図１３（ｇ）の点線に示すような半導体表面上の微小な段差として、半導体表面に痕跡を残すことを付記しておく。
【００５３】
これに引き続き、光導波路を形成するための二酸化珪素からなる幅２ミクロンのストライプ状の第三のマスクパターン１９を、各光素子部を直線的に横断するように形成した（図１２（ｈ）および図１３（ｈ）および図１４（ａ）および図１５（ａ））。続いて塩素とアルゴンの混合ガスのＥＣＲ（Ｅｌｅｃｔｒｏｎ  Ｃｙｃｌｏｔｒｏｎ  Ｒｅｓｏｎａｎｃｅ）プラズマを用いた反応性イオンエッチングでメサ加工を行った。ここで、エッチング深さはＩｎＰ基板１１部分を２ミクロン掘り込む深さとした。なお、ドライエッチング後にも本発明で用いたマスクパターンの特徴的な形状が半導体表面上の微小な段差として痕跡を残すことを付記しておく（図１４（ｂ）および図１５（ｂ））。
【００５４】
続いてＭＯＶＰＥ法により、ルテニウムをドープした半絶縁性ＩｎＰ２２を結晶成長し、いわゆる埋込みへテロ構造を作製した（図１４（ｃ）および図１５（ｃ））。ここで、埋込みへテロ構造とは、光導波路の光の進行方向の両側を光を閉じ込め得る材料で埋め込んだ構造である。埋め込みに用いる材料は、通例半絶縁性の材料とする。本例では、ルテニウムをドープした半絶縁性のＩｎＰ２２を用いた。本製造プロセスでは、半絶縁性を得るためのドーパントとして、拡散を起こしにくいルテニウムを用いたことの効果により、バットジョイント接合部近傍のＭＱＷ欠陥領域における欠陥複合化が起こらず、光損失の少ないバットジョイント接合状態を維持することができた。
【００５５】
続いてメサエッチングと埋込み成長のマスクとして用いた第三のマスクパターン１９を除去することで、集積光デバイス作製に向けたベースとなる半導体集積構造が完成した（図１４（ｄ）および図１５（ｄ））。このとき、本製造プロセスで用いた本発明の第一および第二のマスクパターンの特徴的な形状が、図１４（ｄ）の点線に示すように半導体表面上の微小な痕跡として残ることを付記しておく。
【００５６】
以上の半導体集積構造形成工程に引き続き、通常のプロセスによりアイソレーション溝４５、レーザ用ｐ電極４３、変調器用ｐ電極４４、およびｎ電極５８を形成すると共に、素子の前端面および後端面に、それぞれ通例の半導体光素子で用いられる低反射膜５９および高反射膜６０を形成することでバルク導波路接続型ＥＡ変調器集積化ＤＦＢレーザが完成した。
【００５７】
本発明のバルク導波路接続型ＥＡ変調器集積レーザは、光導波路の接続形状不良およびＭＱＷ結晶欠陥領域に起因する光損失が少ない本発明の効果を反映して、室温、連続条件におけるスロープ効率の平均値が０.４Ｗ／Ａの、高効率な発振特性を示した。一方、本発明の効果を示すため比較用に作製した、従来型の長方形の第一のマスクパターンと長方形の第二のマスクパターンを用いて作製した集積デバイスでは、スロープ効率の平均値は０．３Ｗ／Ａであった。
【００５８】
この結果、本発明の効果により、素子のスロープ効率が約１．３倍に改善することが分かった。これは、本発明を適用した素子では、光導波路上に光散乱や光吸収の原因となる形状の乱れやＭＱＷの欠陥領域が少ないために、導波路内の光損失が従来の製造方法に比べて小さくなったことによるものである。また、本発明のバルク導波路接続型ＥＡ変調器集積レーザに対し５０℃、５ｍＷでの一定光出力通電試験を行った結果、推定寿命として１００万時間が得られ、本発明の集積デバイスが高い信頼性を有することが実証された。
【実施例２】
【００５９】
本発明の第二の実施例を、図１６〜２０を用いて説明する。本実施例はＥＡ変調器とＤＦＢレーザをバルク導波路で接続する形で集積した波長１．３μm帯のバルク導波路接続型ＥＡ変調器集積ＤＦＢレーザである。図１６は、第二の実施例の製造方法により作製したバルク導波路接続型ＥＡ変調器集積ＤＦＢレーザの斜視図である。図１７（ａ）〜（ｈ）は、第二の実施例の製造工程を説明する上面図である。図１８（ａ）〜（ｈ）は、第二の実施例の製造工程を説明する光軸方向の断面図であり、図１７（ａ）〜（ｈ）のＡ−Ｂ断面に対応する図である。図１９（ａ）〜（ｃ）は、第二の実施例の製造工程を説明する上面図であり、図１７および図１８に示した工程に引き続いて行う工程を示すものである。図２０（ａ）〜（ｃ）は、第二の実施例の製造工程を説明する光軸に垂直な方向の断面図であり、図１９（ａ）〜（ｃ）のＡ−Ｂ断面に対応する図である。
【００６０】
図１６に示すように、本集積デバイスはレーザ部４１と変調器部４２から構成され、レーザ用ｐ電極４３と変調器用ｐ電極４４が独立に形成されている。レーザ部４１と変調器部４２の間は、バルク光導波路部５２で接続されている。これら３つの光素子部を貫くように形成されたストライプ状の光導波路は、いわゆるリッジ導波路型構造６１に加工されている。この構造はよく知られたものである。この例では、リッジ導波路構造６１におけるストライプ状のリッジ導波路部分の周囲は、二酸化珪素膜６２で半導体表面を保護した上で、ポリイミド６３で埋め込まれている。
【００６１】
当該実施例における半導体の積層構造を、図１８（ｈ）および図１６を用いて説明する。素子特性を最適化するために、レーザ部４１とＥＡ変調器部４２を独立に最適な構造としているため、レーザ部４１とＥＡ変調器部４２はそれぞれ異なった積層構造を有している。ただし、基板はｎ型ＩｎＰ基板１１で共通である。レーザ部の半導体層１６は、詳細の図示は省略するがＩｎＧａＡｌＡｓ光閉じ込め層に挟まれたＩｎＧａＡｌＡｓＭＱＷ構造からなっており、活性領域となる歪ＭＱＷ構造は、厚さ５ｎｍのウェル層と厚さ９ｎｍのバリア層を４周期積層し、レーザとして十分な特性を実現できるように設計した。これらの層の上方には、ＩｎＧａＡｓＰからなる回折格子構造６４を形成した。活性層領域および回折格子構造６４の構造は、室温でのＤＦＢレーザの発振波長が１３１０ｎｍとなるように形成した。尚、本実施例では基板側のクラッド層は当該基板がこの役割を担っているが、勿論、半導体基板上に基板側クラッド層を別に設けることも可能である。
【００６２】
一方、ＥＡ変調器部の半導体層１２は、詳細の図示は省略するがＩｎＧａＡｓＰ光閉じ込め層に挟まれたＩｎＧａＡｓＰ歪ＭＱＷ構造からなっている。光吸収層となるＩｎＧａＡｓＰ歪ＭＱＷの構造は、ウェル層の厚さを７ｎｍ、バリア層の厚さを５ｎｍとし、これらを１０周期積層したものである。変調器部４２のバリア層をレーザ部４１のバリア層と比較して薄くする理由は、吸収層内でのキャリアの移動を容易にして変調器特性を向上させるためである。また、レーザ部４１と変調器部４２は、バルク光導波路層部５２を介して結合されている。
【００６３】
次に、本実施例の製造プロセスを、図１７〜２０を用いて説明する。まず、ＤＦＢレーザ部分の構造を形成するために、ｎ型ＩｎＰ基板１１上に、ｎ型ＩｎＧａＡｌＡｓ光閉じ込め層とＩｎＧａＡｌＡｓ系ＭＱＷ活性層とｐ型ＩｎＧａＡｌＡｓ光閉じ込め層からなるレーザ用の半導体層１６を積層し、その上方に回折格子構造６４を形成した。次にこの多層構造を有するＩｎＰウェハ上に、先端部分の形状が６０°の傾斜角を有する窒化珪素膜からなる第一のマスクパターン１３を形成し、レーザ部として残す部分に保護マスクを形成した。この第一のマスクパターンの幅は５ミクロンとした（図１７（ａ）および図１８（ａ））。なお、第一のマスクパターン１３の形成方法としては、まずプラズマＣＶＤ法を用いて窒化珪素膜をウェハ全面に形成した後に、縮小投影露光法等を用いてレジストパターンを形成し、フッ化炭素系ガスのドライエッチング法を用いてレジストパターン形状を二酸化珪素膜に転写するという方法を用いた。また、本マスクパターン先端の傾斜の方向は、第一の実施例の場合をプラス４５度とすると、マイナス６０度に対応する異なる方向であるが、どちらの方向に傾斜させても本発明では同様の効果が得られる。このようにどちら側にマスク形状を傾斜させても同じ効果が得られる理由は、ＩＩＩ−Ｖ族化合物半導体の結晶構造の対称性に起因するものである。
【００６４】
次にこの第一のマスクパターン１３を用いて、回折格子構造６４と活性層を含む半導体層１６をエッチング除去する。エッチングには塩素系ガスのＩＣＰによるドライエッチングを用い、半導体層１６の最下部のｎ型ＩｎＧａＡｌＡｓ光閉じ込め層部分までエッチングしてｎ型ＩｎＰ基板１１上部で停止させた（図１７（ｂ）および図１８（ｂ））。ここで、エッチングの終点検知はプラズマ分光法と光干渉法を併用することにより行った。
【００６５】
次に、本試料を結晶成長炉に搬入してＭＯＶＰＥ法を用いてアンドープＩｎＧａＡｓＰからなるバルク光導波路層１４、およびアンドープＩｎＰ層５４を形成した。この時、第一のマスクパターン１３の先端形状に６０度の傾斜角度をつけて細くした本発明の効果により、ＩｎＧａＡｓＰバルク光導波路層１４のバットジョイント接続部近傍の形状の乱れは非常に小さく、レーザ側の半導体層１６と、ＩｎＧａＡｓＰ光導波路側の半導体層１４がほとんど膜厚に乱れなく接続された、光散乱の少ない良好なバットジョイント続形状が得られた（図１７（ｃ）および図１８（ｃ））。
【００６６】
次に、レーザ部と光導波路部の必要な部分を残してエッチングするためのマスクとして、凸状に先端部分が細くなっており、さらにマスク先端部分の辺が光軸方向に垂直な方向に対して１５°の傾斜角を有する窒化珪素膜からなる第二のマスクパターン１５を形成した。このとき、第二のマスクパターン１５の幅は、レーザ部分を覆う太い部分で１０ミクロン、レーザ部分につながるバルク導波路部分を覆う細い部分で５ミクロンとした。（図１７（ｄ）および図１８（ｄ））。
【００６７】
続いて、この第二のマスクパターン１５を用いて、アンドープＩｎＰ層５４とＩｎＧａＡｓＰバルク光導波路層１４をエッチング除去した。このとき、エッチングはｎ型ＩｎＰ基板１１上で選択的に停止させた。エッチングは、まず塩素ガスのＥＣＲプラズマを用いたＲＩＥドライエッチングを施した後、通常の選択ウェットエッチング液で残ったＩｎＧａＡｓＰバルク構造を除去した（図１７（ｅ）および図１８（ｅ））。
【００６８】
次に、本試料を結晶成長炉に搬入してＭＯＶＰＥ法によりＥＡ変調器部分の多層構造を選択成長した。ＥＡ変調器部分の構造は、ＩｎＧａＡｓＰ光閉じ込め層で挟まれたＩｎＧａＡｓＰ歪多重量子井戸層からなる半導体層１２とｐ型ＩｎＰクラッド層５３からなっている。この時、第二のマスクパターン１５の形状を凸状にして先端部分を細くし、さらにマスク先端に傾斜をつけて細くした本発明の効果により、バットジョイント接続部近傍におけるＥＡ変調器用半導体層１２の形状の乱れは無視できる程に小さくなり、また、ＩｎＧａＡｓＰ系ＭＱＷのバットジョイント接合部近傍における結晶欠陥も少なくなったため、極めて光損失の少ないバットジョイント接続が得られた。さらに、第二のマスクパターン１５の傾斜角度を１５°に設定したことにより、ＩｎＰのマストランスポート現象を大幅に抑制することに成功し、ＩｎＧａＡｓＰバルク導波路１４とＩｎＧａＡｓＰ系ＭＱＷ１２が直接接合する良好なバットジョイント接続が得られた（図１７（ｆ）および図１８（ｆ））。
【００６９】
続いて第二のマスクパターン１５を除去し、ＭＯＶＰＥ法によりｐ型ＩｎＰクラッド層５６とｐ型ＩｎＧａＡｓコンタクト層５７を形成した。このｐ型ＩｎＧａＡｓコンタクト層５７は、電極形成時に良好なオーミック接続を得るために形成した。これに引き続き、光導波路を形成するための二酸化珪素からなる幅１．５ミクロンのストライプ状の第三のマスクパターン１９を、ＤＦＢレーザ部、バルク導波路部、ＥＡ変調器部の３つの光素子部を直線的に横断するように形成した（図１７（ｈ）および図１８（ｈ）および図１９（ａ）および図２０（ａ））。
【００７０】
上記の結晶成長工程に引き続き、メタンと酸素と水素の混合ガスを用いた選択ドライエッチングによりリッジ構造のメサストライプを形成した（図１９（ｂ）および図２０（ｂ））。このとき、エッチングはバットジョイント接続した半導体層の上面まで行った。この後、メサストライプの加工に用いた第三のマスクパターン１９を除去し、集積デバイス作製のベースとなる半導体層が完成した（図１９（ｃ）および図２０（ｃ））。
【００７１】
この後の工程は通例の製造方法と同様であるので詳細は省略するが、その概略を記載すると、まずＥＡ変調器部４２とレーザ部４１の間のｐ型ＩｎＧａＡｓコンタクト層６７を除去して電気的に分離するアイソレーション工程を行ったのち、リッジ導波路構造６１の半導体表面を二酸化珪素膜６２で保護するパッシベーション工程、そしてポリイミド６３を用いた埋込み平坦化工程によりリッジ導波路構造を形成した。さらに、レーザ用ｐ電極４３およびＥＡ変調器用ｐ電極４４、そしてｎ電極５８を形成した。また、素子の前端面および後端面には、それぞれ通例の半導体光素子で用いられる低反射膜５９および高反射膜６０を形成することでバルク導波路接続構造を有するリッジ導波路構造のＥＡ変調器集積レーザが完成した。
【００７２】
本発明のＥＡ変調器集積レーザは、バットジョイント接続部の形状不良およびＭＱＷ結晶欠陥に起因する光損失が少ない本発明の効果を反映して、室温、連続条件におけるスロープ効率の平均値が０.３５Ｗ／Ａの、高効率な発振特性を示した。また、本発明のＥＡ変調器集積レーザに対し８０℃、１０ｍＷでの一定光出力通電試験を行った結果、推定寿命として１５０万時間が得られ、本発明の集積デバイスが高い信頼性を有することが実証された。
【００７３】
なお、本実施例では本発明のＥＡ変調器集積レーザ素子への適用例について述べたが、本発明はビーム拡大器集積レーザ等のその他の集積光デバイスにも同様に適用可能である。また、本実施例ではＩｎＰ基板上の光素子への適用例について述べたが、本発明はＧａＡｓ基板などの、その他の化合物半導体基板上の光素子へも適用可能である。また、本実施例では３つの光素子部が集積形成された集積デバイスへの適用例について述べたが、たとえば半導体レーザアレイと合分波器と半導体光増幅器とフォトダイオードが集積された集積デバイスのように、４つ以上の光素子部が集積形成された集積光デバイスにも適用可能である。
【符号の説明】
【００７４】
１１…ＩｎＰ基板、１２…ＥＡ変調器の半導体層、１３…第一のマスクパターン、１４…光導波路の半導体層、１５…第二のマスクパターン、１６…ＤＦＢレーザの半導体層、１７…ＭＱＷ層の結晶欠陥領域、１８…ＩｎＰクラッド層を有する半導体層、１９…第三のマスクパターン、２１…ＩｎＰ層、２２…ルテニウムドープ半絶縁性ＩｎＰ、４１…レーザ部、４２…変調器部、４３…レーザ用ｐ電極、４４…変調器用ｐ電極、４５…分離溝、４６…埋込みへテロ構造、５１…回折格子、５２…バルク光導波路部、５３…ｐ型ＩｎＰクラッド層、５４…アンドープＩｎＰ層、５５…回折格子供給層、５６…ｐ型ＩｎＰクラッド層、５７…ｐ型ＩｎＧａＡｓコンタクト層、５８…ｎ電極、５９…低反射膜、６０…高反射膜、６１…リッジ導波路構造、６２…二酸化珪素膜、６３…ポリイミド、６４…回折格子構造
【図１】
2010165759.tif 000003
【図２】
2010165759.tif 000004
【図３】
2010165759.tif 000005
【図４】
2010165759.tif 000006
【図５】
2010165759.tif 000007
【図６】
2010165759.tif 000008
【図７】
2010165759.tif 000009
【図８】
2010165759.tif 000010
【図９】
2010165759.tif 000011
【図１０】
2010165759.tif 000012
【図１１】
2010165759.tif 000013
【図１２】
2010165759.tif 000014
【図１３】
2010165759.tif 000015
【図１４】
2010165759.tif 000016
【図１５】
2010165759.tif 000017
【図１６】
2010165759.tif 000018
【図１７】
2010165759.tif 000019
【図１８】
2010165759.tif 000020
【図１９】
2010165759.tif 000021
【図２０】
2010165759.tif 000022