(57)【要約】【課題】電界効果型トランジスタにおいて、半導体形成が簡便であり、かつ半導体形成によって前記上部画素電極への電圧の印加に問題が生じないようにバンク層を用いた構造を提供すること。【解決手段】ゲート電極と、前記ゲート電極を覆うゲート絶縁層と、ソース電極と、下部画素電極と、前記下部画素電極に接続されたドレイン電極と、前記ソース電極及び前記ドレイン電極の間に形成された半導体と、前記半導体を囲み、前記下部電極を覆うように形成されたバンク層と、少なくとも前記下部画素電極上に開口部を有する層間絶縁層と、前記バンク層を介して前記下部画素電極に静電接続された上部画素電極とを備えることを特徴とする電界効果型トランジスタとする。【選択図】図１
2010079225.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極と、前記ゲート電極上に形成されたゲート絶縁層と、ソース電極と、下部画素電極と、前記下部画素電極に接続されたドレイン電極と、前記ソース電極及び前記ドレイン電極の間に形成された半導体と、前記半導体を囲み、前記下部電極を覆うように形成されたバンク層と、少なくとも前記下部画素電極上に開口部を有する層間絶縁層と、前記バンク層を介して前記下部画素電極に静電接続された上部画素電極とを備えることを特徴とする電界効果型トランジスタ。
【請求項２】
前記半導体が有機半導体であることを特徴とする請求項１記載の電界効果型トランジスタ。
【請求項３】
前記バンク層が撥インク性を有することを特徴とする請求項１または２に記載の電界効果型トランジスタ。
【請求項４】
前記バンク層がフッ素を含むことを特徴とする請求項３記載の電界効果型トランジスタ。
【請求項５】
前記バンク層の厚さが５０ｎｍ以上１μｍ以下であることを特徴とする請求項１から４のいずれか１項に記載の電界効果型トランジスタ。
【請求項６】
前記半導体と前記層間絶縁層の間に封止層を有することを特徴とする請求項１から５のいずれか１項に記載の電界効果型トランジスタ。
【請求項７】
少なくとも、基板上にゲート電極を形成する工程と、ゲート絶縁層を形成する工程と、ソース電極、ドレイン電極及び下部画素電極を形成する工程と、ソース電極及びドレイン電極及びそれらに挟まれる部分を開口部として残してバンク層を形成する工程と、前記開口部に半導体溶液を塗布し乾燥すること、または半導体を真空蒸着することにより半導体を形成する工程と、下部画素電極上に開口部を有する層間絶縁膜を形成する工程と、前記開口部のバンク層上に上部画素電極を形成する工程を含むことを特徴とする電界効果型トランジスタの製造方法。
【請求項８】
前記半導体を形成する工程は、前記開口部に半導体溶液を塗布する工程と、前記半導体溶液を乾燥する工程と有することを特徴とする請求項７に記載の電界効果型トランジスタの製造方法。
【請求項９】
前記半導体上に封止層を形成する工程を含むことを特徴とする請求項７又は８に記載の電界効果型トランジスタの製造方法。
【請求項１０】
請求項１から６のいずれか１項に記載の電界効果型トランジスタを用いた画像表示装置。
【請求項１１】
請求項１０に記載の画像表示装置の表示部に液晶表示素子又は電子ペーパーを用いたことを特徴とする画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、少なくともゲート電極と、ゲート絶縁層と、ソース電極と、下部画素電極及びそれに接続されたドレイン電極と、ソース電極−ドレイン電極間に形成された半導体と、層間絶縁層と、上部画素電極から構成される電界効果型トランジスタ、及びその製造方法、及びそれを用いた画像表示装置に関する。
【背景技術】
【０００２】
近年、一般に普及している液晶ディスプレイ、有機ＥＬディスプレイ及び電気泳動型ディスプレイ等の表示装置の多くは薄膜トランジスタ（ＴＦＴ）を表示スイッチングデバイスとしたアクティブマトリックス型の駆動装置を利用している。このような表示スイッチとしてのトランジスタには、ゲート電極、ゲート絶縁層、ソース−ドレイン電極、ソース−ドレイン電極間に配置された半導体からなる電界効果型トランジスタ（ＦＥＴ）が利用されている。ＦＥＴの駆動原理は、ゲート電極に電圧を印加することにより半導体中の電子またはホールからなるチャージキャリア量をコントロールし、ソース−ドレイン間のチャージ移動、すなわち電流を制御するもので、このような作用によりスイッチの役割を果たしている。
【０００３】
以上のようなＴＦＴアレイの半導体には、従来、アモルファスもしくは多結晶の薄膜シリコンを半導体として利用したものが使われているが、一般的に、薄膜シリコンＴＦＴの電極や半導体、絶縁層等の各層は真空プロセス及び３００℃以上の高温プロセスが必要で、更にパターニングにはフォトリソグラフィーを用いるなど、比較的煩雑で高コストなプロセスにより形成されている。
【０００４】
これに対して近年では、電極材料には溶液分散型ナノ金属粒子、半導体には有機半導体、絶縁材料には有機高分子等の溶媒に可溶または分散可能な材料を用いることが提案され、インクジェット、スピンコートやフレキソ印刷等の塗布方式を用いた方法が数多く報告されるようになってきており、これによりプロセスの低温化、高速化、低コスト化が実現可能となってきた。
【０００５】
半導体を溶液から塗布する場合、溶媒に可溶にするための置換基を有する有機半導体や酸化物半導体の分散液や前駆体溶液などが用いられ、ソース電極、ドレイン電極に挟まれたチャネル部を覆うように塗布、乾燥することで半導体が形成される。半導体溶液を塗布する際には、溶液が所望の場所のみに塗布できるようにチャネル部に開口部を作ったバンク層を用いて、開口部の窪みに溶液が溜まるようにする方法を用いることができる（特許文献１参照）。しかしながら、画素面積を大きくするために上部画素電極を採用する際には、ドレイン電極に接続された下部画素電極を上部画素電極と接続し、接続部以外は層間絶縁膜で絶縁した構造を取るため、バンク層が下部画素電極を完全に覆わないように下部画素電極上にも開口部を作る。
【０００６】
しかしながら、下部画素電極上にもバンク層の開口部を作製すると、半導体溶液を塗布する際にその開口部にも溶液が溜まってしまい半導体層が形成される。その結果、下部画素電極と上部画素電極を接続するビア部が半導体によって隔離され、高抵抗となり上部画素に電位を印加できない問題があった。
【０００７】
【特許文献１】特開２００５−１４２４７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、少なくともゲート電極と、ゲート絶縁層と、ソース電極と、下部画素電極及びそれに接続されたドレイン電極と、ソース電極−ドレイン電極間に形成された半導体と、層間絶縁層と、上部画素電極から構成される電界効果型トランジスタにおいて、半導体形成が簡便であり、かつ半導体形成によって前記上部画素電極への電圧の印加に問題が生じないようにバンク層を用いた構造を提供することを目的とする。また、その構造を用いた電界効果型トランジスタの製造方法、及びそれを用いた画像表示装置を提供する。
【課題を解決するための手段】
【０００９】
上記課題を解決するために為された請求項１に係る発明は、ゲート電極と、前記ゲート電極を覆うゲート絶縁層と、ソース電極と、下部画素電極と、前記下部画素電極に接続されたドレイン電極と、前記ソース電極及び前記ドレイン電極の間に形成された半導体と、前記半導体を囲み、前記下部電極を覆うように形成されたバンク層と、少なくとも前記下部画素電極上に開口部を有する層間絶縁層と、前記バンク層を介して前記下部画素電極に静電接続された上部画素電極とを備えることを特徴とする電界効果型トランジスタである。
また請求項２に係る発明は、前記半導体が有機半導体であることを特徴とする請求項１記載の電界効果型トランジスタである。
また請求項３に係る発明は、前記バンク層が撥インク性を有することを特徴とする請求項１または２に記載の電界効果型トランジスタである。
また請求項４に係る発明は、前記バンク層がフッ素を含むことを特徴とする請求項３記載の電界効果型トランジスタである。
また請求項５に係る発明は、前記バンク層の厚さが５０ｎｍ以上１μｍ以下であることを特徴とする請求項１から４のいずれか１項に記載の電界効果型トランジスタである。
また請求項６に係る発明は、前記半導体と前記層間絶縁層の間に封止層を有することを特徴とする請求項１から５のいずれか１項に記載の電界効果型トランジスタである。
また請求項７に係る発明は、少なくとも、基板上にゲート電極を形成する工程と、ゲート絶縁層を形成する工程と、ソース電極、ドレイン電極及び下部画素電極を形成する工程と、ソース電極及びドレイン電極及びそれらに挟まれる部分を開口部として残してバンク層を形成する工程と、前記開口部に半導体溶液を塗布し乾燥すること、または半導体を真空蒸着することにより半導体を形成する工程と、下部画素電極上に開口部を有する層間絶縁膜を形成する工程と、該開口部のバンク層上に上部画素電極を形成する工程を含むことを特徴とする電界効果型トランジスタの製造方法である。
また請求項８に係る発明は、前記半導体を形成する工程は、前記開口部に半導体溶液を塗布する工程と、前記半導体溶液を乾燥する工程と有することを特徴とする請求項７に記載の電界効果型トランジスタの製造方法である。
また請求項９に係る発明は、前記半導体上に封止層を形成する工程を含むことを特徴とする請求項７又は８に記載の電界効果型トランジスタの製造方法である。
また請求項１０に係る発明は、請求項１から６のいずれか１項に記載の電界効果型トランジスタを用いた画像表示装置である。
また請求項１１に係る発明は、請求項１０に記載の画像表示装置の表示部に液晶表示素子又は電子ペーパーを用いたことを特徴とする画像表示装置である。
【発明の効果】
【００１０】
本発明の電界効果型トランジスタは、バンク層が下部画素電極を覆うことによって、半導体層が下部電極上に形成されしまうことを防ぐことができ、また上部画素電極は静電接続されることにより安定した電圧の印加が可能となった。またバンク層の開口部に半導体層を形成すれば良いことから、簡易な工程で半導体層を形成することができ、生産性が向上した。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態について詳細に説明する。
図１、５、及び７に本発明における電界効果型トランジスタの基本的な構造例の一部、または全部を示した。また図２、図４、図６には従来例を示した。図１から図３における破線は電界効果型トランジスタを画像表示装置に用いた時の一画素の輪郭を表す。図１から図３はいずれもソース電極、ドレイン電極、下部画素電極、及びバンク層の位置関係を画素上部から捉えた様子を模式的に示した例である。図１及び図２における太実線はそれぞれ図４及び図５の断面構造を示す位置を示した線である。
【００１２】
本発明は少なくとも、ゲート電極と、ゲート絶縁層と、ソース電極と、下部画素電極及びそれに接続されたドレイン電極と、ソース電極−ドレイン電極間に形成された半導体と、前記半導体を囲むように配置されたバンク層と、少なくとも前記下部画素電極上に開口部を有する層間絶縁層と、前記バンク層を介して前記下部画素電極に静電接続された上部画素電極より構成されたことを特徴とする電界効果型トランジスタである。
また、本発明は少なくとも、基板上にゲート電極を形成する工程と、ゲート絶縁層を形成する工程と、ソース電極、ドレイン電極及び下部画素電極を形成する工程と、ソース電極及びドレイン電極及びそれらに挟まれる部分を残してバンク層を形成する工程と、前記バンク層非形成部に半導体溶液を塗布し乾燥すること、または半導体を真空蒸着することにより半導体を形成する工程と、下部画素電極上に開口部を有する層間絶縁膜を形成する工程と、該開口部のバンク層上に上部画素電極を形成する工程を含むことを特徴とする電界効果型トランジスタの製造方法である。
【００１３】
本発明の絶縁基板１０としては、表面に絶縁性がありシート状で、表面が平坦であれば何でも用いることができ、例えば、ソーダライムガラス、石英ガラス、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、シクロオレフィンポリマー、ポリイミド（ＰＩ）、ポリエーテルスルホン（ＰＥＳ）、ポリメチルメタクリレート（ＰＭＭＡ）、ポリカーボネート（ＰＣ）、ポリアリルレートなどを使用することができる。また、ステンレスシート、アルミ箔、銅箔、シリコンウェハー等の導電性あるいは半導体性の基材であっても、表面に絶縁性の、例えば高分子材料あるいは金属酸化物などを塗布または積層することにより、絶縁基板として用いることができる。更に、以上の絶縁基板は表面に易接着層等の表面処理層を形成しても良いし、コロナ処理、プラズマ処理、ＵＶ／オゾン処理等の表面処理を施しても良い。
【００１４】
本発明のゲート電極２１及びソース電極４１、ドレイン電極４２、下部画素電極４３、及び上部画素電極９０としては、Ａｌ、Ｃｒ、Ｍｏ、Ｃｕ、Ａｕ、Ｐｔ、Ｐｄ、Ｆｅ、Ｍｎ、Ａｇなどの金属をＰＶＤやＣＶＤ、めっき等の方法で製膜した後にフォトリソグラフィーなどの公知の方法を用いて形成できる。また、インジウム・錫酸化物（ＩＴＯ）フッ素ドープ酸化錫（ＦＴＯ）、アルミニウムドープ酸化亜鉛（ＡＺＯ）、ガリウムドープ酸化亜鉛（ＧＺＯ）等、公知の透明導電性材料や、ＰＥＤＯＴ：ＰＳＳ、ポリアニリン、ポリチオフェン等、公知の有機導電性材料等を用いることもできるが、これらを用いた時に比較的高い配線抵抗を有する場合は金属バス電極を用いて抵抗の軽減を図ることがより好ましい。また、以上の金属、透明酸化物、有機導電性高分子等の導電性材料あるいはそれらの前駆体を、溶液、ペースト、ナノ粒子分散液等に加工した後、印刷法で塗工し、乾燥、焼成、光硬化あるいはエージング等によって形成することも出来る。用いられる印刷方法は、特に限定されることはないが、凸版印刷、凹版印刷、平版印刷、反転オフセット印刷、スクリーン印刷法、インクジェット、熱転写印刷、ディスペンサ等のパターニング可能な印刷方法を用いた方が工程の簡略化、低コスト化、高速化を達成でき、より好ましい。また、スピンコート、ダイコート、マイクログラビアコート、ディップコート等とフォトリソグラフィー等のパターニング手法を組み合わせても良い。さらに、以上の印刷法を組み合わせて用いても良い。
【００１５】
また、電子ペーパーや液晶表示装置等の画像表示装置に本発明の電界効果型トランジスタを用いる場合は、通常、下部画素電極の下に絶縁層を介してキャパシタ電極２２を配置する。これにより下部画素電極に蓄積容量を具備し、電圧を安定化する。キャパシタ電極は、上記ゲート電極等と同様に形成できる。
【００１６】
本発明のゲート絶縁層３０としては、ポリビニルフェノール（ＰＶＰ）、ポリスチレン（ＰＳ）、ポリメチルメタクリレート（ＰＭＭＡ）、ポリビニルアルコール（ＰＶＡ）、ポリ塩化ビニル（ＰＶＣ）、ポリフッ化ビニリデン（ＰＶＤＦ）、ポリテトラフルオロエチレン（ＰＴＦＥ）、ポリイミド（ＰＩ）、エポキシ樹脂、ポリジメチルシロキサン（ＰＤＭＳ）、ブタジエンゴム等の有機高分子化合物、またはこれらの混合物、またはアルコキシシラン基やビニル基、アクリル酸エステル、エポキシ基など反応性置換基を有する化合物との混合物を用いることができ、更には、酸化ケイ素、酸化チタン、酸化タンタル、酸化アルミニウム、酸化ニオブ、酸化ジルコニウム、酸化銅、酸化ニッケル、酸化インジウム、酸化ハフニウム等の酸化物、あるいはこれらの複合酸化物または酸化物混合物、酸窒化物なども用いることができるが、十分な絶縁性を有し、膜厚１μｍ以下の薄膜を形成可能であればこれらに限定されるものではない。また、これらを混合しても良いし、積層してもよい。これら有機高分子化合物の形成方法としては、マイクログラビアコート、ディップコート、スクリーンコート、ダイコート、スピンコート等既存のウエットコーティング法を用いることができる。また、無機酸化物、酸窒化物等の形成方法としては、蒸着法、スパッタリング法、イオンプレーティング、ＣＶＤなどの真空成膜法を用いることができ、また成膜中に任意のガスを用いたプラズマやイオン銃、ラジカル銃などを併用してもよい。また、それぞれの金属酸化物に対応する前駆体、具体的には塩化物、臭化物などの金属ハロゲン化物や金属アルコキシド、金属水酸化物等を、アルコールや水中で塩酸、硫酸、硝酸などの酸や水酸化ナトリウム、水酸化カリウムなどの塩基と反応させて加水分解することにより形成してもよい。このような溶液系のプロセスを用いる場合、マイクログラビアコート、ディップコート、スクリーンコート、ダイコート、スピンコート等既存のウエットコーティング法を用いることができる。以上のゲート絶縁層は、コロナ処理、プラズマ処理、ＵＶ／オゾン処理等の表面処理を施しても良いが、処理による表面粗さが粗くならないように注意する必要がある。ゲート絶縁層の表面は比較的平滑でピンホールや突起、起伏が無いことが好ましい。
【００１７】
本発明のゲート絶縁層の最上層に自己組織化単分子膜を形成しても良い。自己組織化単分子膜を形成する化合物として、末端に（モノ、ジ、トリ）アルコキシシラン基、（モノ、ジ、トリ）クロロシラン基、ホスホン酸、ホスフィン酸、リン酸、亜リン酸、次亜リン酸、アミノ基、ハライド基、カルボン酸、ヒドロキシル基、チオール基、ジスルフィド基、アジ基、アセチレン基、ビニル基、ニトロ基、シアノ基等の官能基を有し、分子内にアルキル基、フェニル基、フェノキシ基、チオフェン環、ピロール環、ピリジン環、フルオレン環、エーテル、エチレン基、アセチレン基の少なくともいずれか一つを含む炭素数２以上の置換基を有するものが挙げられる。
【００１８】
主骨格は、好ましくは分岐しておらず、例えば直鎖状のノルマルアルキル（ｎ−アルキル）基や、フェニル基が三個直列に配置されたｔｅｒ−フェニル基や、フェニル基のパラ位の両側にｎ−アルキル基が配置されたような構造が良い。また、アルキル鎖の中にエーテル結合を含めても良いし、炭素−炭素二重結合や三重結合を含めても良い。自己組織化単分子膜は分子の一方の反応性置換基が、対応する基材表面の反応性部位と相互作用、あるいは反応し、結合を形成することにより、該基材上に単分子層を形成するものである。分子がより緻密に充填されることにより、自己組織化単分子膜の表面は、より平滑で表面エネルギーの低い表面を与えることから、分子の主骨格は直線状であり、分子長が揃っていることが望ましい。
【００１９】
自己組織化単分子膜を形成する化合物は、対応する基材表面に次のような反応により形成される。例えば、トリクロロシラン基を有するものは、シリコン基板表面のシラノール基と反応し、化学結合により吸着し（下記参考文献１）、またホスホン酸、ホスフィン酸等はアルミナ基板上のヒドロキシル基と反応し、化学結合により吸着する（下記参考文献２）ことが良く知られている。自己組織化単分子膜は、該自己組織化単分子を形成する化合物を真空下で対応する基板に蒸着する方法、該化合物の溶液中に基板を浸漬する方法、Ｌａｎｇｍｕｉｒ−Ｂｌｏｄｇｅｔｔ法などを用いて形成することができるが、これに限るものではない。しかしながら、例えば、該化合物がより緻密で確実に単分子膜のみを得る方法として下記参考文献３、４等に記載の方法を用いることがより好ましい。
［参考文献１］Ｊ． Ａｍ． Ｃｈｅｍ．Ｓｏｃ． １０２，９２ （１９８０）
［参考文献２］Ｊ． Ｐｈｙｓ． Ｃｈｅｍ．Ｂ １０７，５８７７ （２００３）
［参考文献３］Ｌａｎｇｍｕｉｒ １９， １１５９（２００３）
［参考文献４］Ｊ． Ｐｈｙｓ． Ｃｈｅｍ．Ｂ １１０，２１１０１ （２００６）
【００２０】
本発明のバンク層５０としては、ポリビニルフェノール（ＰＶＰ）、ポリスチレン（ＰＳ）、ポリメチルメタクリレート（ＰＭＭＡ）、ポリビニルアルコール（ＰＶＡ）、ポリ塩化ビニル（ＰＶＣ）、ポリフッ化ビニリデン（ＰＶＤＦ）、ポリテトラフルオロエチレン（ＰＴＦＥ）、ポリイミド（ＰＩ）、エポキシ樹脂、ポリジメチルシロキサン（ＰＤＭＳ）、ブタジエンゴム等の有機高分子化合物、またはこれらの混合物、またはアルコキシシラン基やビニル基、アクリル酸エステル、エポキシ基など反応性置換基を有する化合物との混合物を用いることができ、更には、酸化ケイ素、酸化チタン、酸化タンタル、酸化アルミニウム、酸化ニオブ、酸化ジルコニウム、酸化銅、酸化ニッケル、酸化インジウム、酸化ハフニウム等の酸化物、あるいはこれらの複合酸化物または酸化物混合物、酸窒化物などの絶縁性材料を用いることができる。また、これらの絶縁材料に撥インク性を付与するために、アルキル鎖と反応性置換基を有する化合物やフッ素含有化合物を添加しても良い。これらの添加する化合物としては、例えば、オクチルトリメトキシシラン、ヘキシルトリメトキシシラン、オクタデシルトリクロロシラン、トリデカフルオロ−１，１，２，２−テトラヒドロオクチルトリクロロシラン、ドデシルジメチルクロロシラン、ヘキサメチレンジシラザン、オクタデシルホスホン酸、オクタデセン、ヘキサン酸、ペンタフルオロチオフェノール、２−パーフルオロオクチルエタノールなどが挙げられる。更には、フッ素系高分子やポリシロキサン化合物等を用いても良く、より具体的にはフッ素系樹脂であるサイトップ（旭硝子株式会社製）を用いることがより好ましい。
【００２１】
本発明のバンク層は、図１に示したように、一画素において、ソース電極、ドレイン電極、及びそれらに挟まれたチャネル部を囲むように開口部を有し、下部画素電極上は全て覆い開口部を持たない形状を有することを特徴とする。このような構造にした際、図７に示したように上部画素電極と下部画素電極は構造的には隔離されるが、下部電極に電位が加わることによって、誘電体であるバンク層を介して静電的に上部画素電極に電圧を印加することができる。このような作用によって電子ペーパーや液晶表示素子を駆動することが可能となる。
【００２２】
このことを、図８を用いて更に詳細に説明する。図８は本発明の電界効果型トランジスタに表示装置として電気泳動型マイクロカプセル前面板（特許第３８３３２６６号）を用いた電子ペーパーを張り合わせた場合の回路図である。図８において、Ｖｇはゲート電圧、Ｖｓはソース電圧、Ｖｄはドレイン電圧、Ｖｐは画素印加電圧、Ｃｂはバンク層容量、Ｃｓは蓄積容量、Ｃｐはマイクロカプセル前面板の容量、Ｒｐはマイクロカプセル前面板の抵抗である。この時、トランジスタを経由して印加されたＶｄとバンク層を介して得られる電位Ｖｐがほぼ同じ値を取れば、表示装置（前面板）を動作させることができる。Ｖｐを式１で算出する。
【００２３】
Ｖｐ＝｛Ｒｐ／／（１／ｊωＣｐ）／Ｒｐ／／（１／ｊωＣｐ）＋（１／ｊωＣｂ）｝Ｖｄ 
＝｛ｊωＣｂＲｐ／（ｊωＣｂＲｐ＋ｊωＣｐＲｐ＋１）｝Ｖｄ           （式１）
【００２４】
式１において、／／は並列接続の合成を表す。
式１より、Ｃｂ≫Ｃｐかつ｜ωＣｂ｜≫１／Ｒｐの時、Ｖｐ≒Ｖｄとなる。通常、ＣｂはＣｐより二桁以上大きく、｜ωＣｂ｜も１／Ｒｐより二桁以上大きくなるが、画素の回路を設計する際には、上に記載した条件を満たすように設計し、材料を選択する必要がある。
【００２５】
本発明のバンク層が、図１のような構造を持つことによって、半導体を堆積させる際には特別なパターニング手法を用いずともバンク層の開口部、すなわちチャネル部のみに半導体を形成することができる。例えば、半導体溶液を塗布し、乾燥させることで実現できるが、その場合、バンク層は撥インク性を有することが望ましく、表面エネルギーの低い材料、すなわちフッ素を含む有機材料や、長鎖アルキル基を有する材料を用いた時に際立って得ることができる。このようなバンク層の開口部のみに半導体を形成する手法は、半導体を溶液から塗布する方法のみならず、真空成膜法を用いた際にも基板温度や成膜レート、真空度などを制御することによって得ることができる。従来例（図２）のようにバンク層の下部画素電極上に開口部を有している場合、半導体は厳密なパターニングを施さないと上部画素電極と下部画素電極の間に堆積し、抵抗となる。このような問題が発生した場合、下部画素電極上の半導体を封止層形成後に除去する工程を設けなければならない。
【００２６】
バンク層の厚さは５０ｎｍ〜１μｍが望ましい。５０ｎｍ未満だと全面に均一形成することが困難となり、１μｍ以上では前述のＣｂが小さくなり式１を満たすのが困難となる。
【００２７】
本発明のバンク層は、チャネル部上にレジストを形成した後、マイクログラビアコート、ディップコート、スクリーンコート、ダイコート、スピンコート、フレキソ印刷等既存のウエットコーティング法、あるいは、蒸着法、スパッタリング法、イオンプレーティング、ＣＶＤなどの真空成膜法を用いてバンク層を形成し、その後レジストを剥離することによって形成することができる。また、オフセットグラビア印刷、反転オフセット印刷、スクリーンコート、フレキソ印刷等既存の印刷手法用いてダイレクトに図１に示したような形状を作製する方法を用いてもよい。
【００２８】
本発明の半導体６０としては、半導体性を示すπ共役有機高分子、例えば、ポリピロール類、ポリチオフェン類、ポリアニリン類、ポリアリルアミン類、フルオレン類、ポリカルバゾール類、ポリインドール類、ポリ（ｐ−フェニレンビニレン）類などや、π共役系を持つ低分子物質、例えば、ペンタセンなどの多環芳香族の誘導体、フタロシアニン誘導体、ペリレン誘導体、テトラチアフルバレン誘導体、テトラシアノキノジメタン誘導体、フラーレン類、カーボンナノチューブ類などを用いることができるがこの限りではない。
【００２９】
また、アモルファスシリコン、ゲルマニウム、カドミウムテルル、セレン化亜鉛、窒化ガリウム、窒化アルミニウムのような無機半導体、及び酸化インジウムガリウム亜鉛（ＩＧＺＯ）や酸化亜鉛、酸化錫、酸化インジウムなどの酸化物半導体を用いても良い。
【００３０】
本発明の半導体の形成法は、真空蒸着法、ＣＶＤ法、スパッタリング法、溶液を用いた印刷法等を用いることができるが、生産性、低コスト化等の観点から溶媒に可溶な半導体を用いて塗工する方法を用いることがより好ましい。印刷法を用いる場合は、特に限定されることはないが、凸版印刷、凹版印刷、平版印刷、反転オフセット印刷、スクリーン印刷法、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコート等を用いることができ、以上の印刷法を組み合わせて用いても良い。
【００３１】
層間絶縁膜が半導体を劣化させる恐れがある場合は半導体上に封止層を設けても良い。そのような恐れが無い場合には封止層を設けなくても良い。本発明の封止層７０としては、半導体、電極等と電気的、化学的に相互作用を及ぼしにくい材料を用いることが好ましく、例えば、ポリビニルフェノール（ＰＶＰ）、ポリスチレン（ＰＳ）、ポリメチルメタクリレート（ＰＭＭＡ）、ポリビニルアルコール（ＰＶＡ）、ポリ塩化ビニル（ＰＶＣ）、ポリフッ化ビニリデン（ＰＶＤＦ）、ポリテトラフルオロエチレン（ＰＴＦＥ）、ポリイミド（ＰＩ）、エポキシ樹脂、ポリジメチルシロキサン（ＰＤＭＳ）、ブタジエンゴム、ベンゾシクロブテン樹脂、フェノール樹脂や、これらの樹脂のポリマーアロイや共重合体を用いることができ、更には、含フッ素アクリル樹脂、含フッ素ポリイミドなどの縮合系含フッ素ポリマー、含フッ素エーテルポリマー、含フッ素環状エーテルポリマーなどを用いることができ、これらはトリフロロメタン置換基などを有していてもよい。また、可視光やＵＶ、ＥＢなどの電磁波によって硬化させる可視光硬化樹脂、ＵＶ硬化樹脂、ＥＢ硬化樹脂もしくは、熱によって硬化する熱硬化樹脂を用いることもできる。また、酸化ケイ素、酸化チタン、酸化タンタル、酸化アルミニウム、酸化ニオブ、酸化ジルコニウム、酸化銅、酸化ニッケル、酸化インジウム、酸化ハフニウム等の酸化物、あるいはこれらの複合酸化物または酸化物混合物、酸窒化物、これら金属の窒化物、炭化物なども用いることができる。
【００３２】
高分子や樹脂などを塗布する際には用いる材料が可溶な溶媒を適宜選択し、例えば、凸版印刷法、反転オフセット印刷法、インクジェット印刷、スクリーン印刷、スプレーコート、スピンコート、ダイコート、ロールコート、リバースグラビアコート、バーコート法、ディップコート、ブレードコート、ラミネート等の印刷法を用いて形成することができる。
【００３３】
無機酸化物、酸窒化物等の形成方法としては、蒸着法、スパッタリング法、イオンプレーティング、ＣＶＤなどの真空成膜法を用いることができ、また成膜中に任意のガスを用いたプラズマやイオン銃、ラジカル銃などを併用してもよい。
【００３４】
本発明の層間絶縁層８０としては、比較的厚膜である１μｍから１０μｍの膜厚が形成可能で、パターニングしやすく、低誘電率で絶縁性の材料が好ましく、エポキシ、アクリル樹脂、ポリイミド、ポリビニルフェノール、ポリビニルアルコール、フッ素系高分子等の樹脂を、フォトリソグラフィー法やスクリーン印刷法によって形成することができる。
【００３５】
また、以上で形成した本発明の電界効果型トランジスタを用いて液晶表示装置や電子ペーパー等の画像表示装置を得ることができる。具体的には、電界効果型トランジスタを用いたアクティブマトリックス型のＴＦＴアレイを背面板として有する画像表示素子とし、その背面板上の表示部に液晶表示素子、電子ペーパー等の表示素子を形成し、画像表示装置とすることができる。
【実施例】
【００３６】
以下、具体的な実施例によって本発明を詳細に説明するが、これらの実施例は説明を目的としたもので、本発明はこれに限定されるものではない。
【００３７】
［実施例１］
図７と同様の構造を有する電界効果型トランジスタを８０×６０のアレイ状に作製した。絶縁基板１０として０．７ｍｍ厚のガラスを用い、ゲート電極２１、キャパシタ電極２２としてアルミニウムを真空蒸着法により５０ｎｍ形成したのちフォトリソグラフィー及びエッチングによってパターニングした。続いて絶縁層３０としてＳｉＯＮをスパッタリング法によって３００ｎｍ積層し、金を真空蒸着法により膜厚４０ｎｍで形成し、ゲート電極及びキャパシタ電極と同様の方法でパターニングすることにより、ソース電極４１、ドレイン電極４２、及び下部画素電極４３となる電極パターンを形成した。この時、金と絶縁層の密着性を上げる為に金を蒸着する前にクロムを３ｎｍ程度積層している。
【００３８】
次に、チャネル部にレジストをフォトリソグラフィーにより形成し、旭硝子（株）製サイトップを膜厚１００ｎｍでスピンコートし、１２０℃で１分加熱した後、レジストを剥離することで、チャネル部に開口部を有するバンク層５０を得た。さらにＰ３ＨＴ（ポリ（３−ヘキシルチオフェン））を半導体６０としてクロロホルム溶液からスピンコートで塗布、５０℃で乾燥することにより、チャネル部に形成した。封止層７０としてサイトップをスクリーン印刷により塗工後、９０℃で乾燥し、層間絶縁層８０としてネガ型アクリル樹脂を塗工、１５０℃でアニール後、フォトリソグラフィーにより下部画素電極上に開口部を作製した。最後にレジストをパターン形成した後、上部画素電極９０としてアルミニウムを蒸着し、レジストを剥離することにより形成することにより、上部画素電極を有する電界効果型トランジスタのアレイを得た。
【００３９】
以上より得られた電界効果型トランジスタの一つを用いて、ゲート電極、ソース電極、及びドレイン電極の三端子で接続し、ゲート電圧−２０Ｖから４０Ｖ、ソース電圧−４０Ｖで伝達特性を測定したところ、移動度は０．０１ｃｍ２／Ｖｓ、ｏｎ／ｏｆｆは１０５、閾値電圧は−５Ｖであった。さらに、得られたアレイに電気泳動型マイクロカプセルと透明電極を有する前面板をラミネートし、表示駆動を行ったところアレイ全体に渡って良好に表示した。
【００４０】
［比較例１］
図６と同様の構造を有する電界効果型トランジスタを８０×６０のアレイ状に作製した。絶縁基板１０として０．７ｍｍ厚のガラス上に、実施例１と同様にゲート電極２１、キャパシタ電極２２、絶縁層３０、ソース電極４１、ドレイン電極４２、及び下部画素電極４３となる電極パターンを形成した。
【００４１】
次に、チャネル部と下部画素電極上にレジストをフォトリソグラフィーにより形成し、旭硝子（株）製サイトップを膜厚１００ｎｍでスピンコートし、１２０℃で１分加熱した後、レジストを剥離することで、チャネル部と下部画素電極上に開口部を有するバンク層５０を得た。さらに実施例１と同様に半導体６０をスピンコートで塗布、５０℃で乾燥することにより形成し、封止層７０を形成した後、クロロホルム溶液に浸漬し、５分間超音波洗浄することによって、下部画素電極上のバンク開口部に堆積した半導体を除去した。さらに層間絶縁層８０及び上部画素電極９０を実施例１と同様に形成することにより、上部画素電極を有する電界効果型トランジスタのアレイを得た。
【００４２】
以上より得られた電界効果型トランジスタの一つを用いて、ゲート電極、ソース電極、及びドレイン電極の三端子で接続し、ゲート電圧−２０Ｖから４０Ｖ、ソース電圧−４０Ｖで伝達特性を測定したところ、移動度は０．０１ｃｍ２／Ｖｓ、ｏｎ／ｏｆｆは１０５、閾値電圧は−7Ｖであった。さらに、得られたアレイに電気泳動型マイクロカプセルと透明電極を有する前面板をラミネートし、表示駆動を行ったところアレイ全体に渡って良好に表示した。
【００４３】
実施例１は比較例１と比較して、より簡便な工程であるにも関わらず従来法と同等以上の性能を有する電界効果型トランジスタが作製できていた。
【００４４】
［実施例２］
図７と同様の構造を有する電界効果型トランジスタを８０×６０のアレイ状に作製した。絶縁基板１０として２００μｍ厚のポリエチレンナフタレート（ＰＥＮ）を用い、ゲート電極２１、キャパシタ電極２２としてアルミニウムを真空蒸着法により５０ｎｍ形成したのちフォトリソグラフィー及びエッチングによってパターニングした。続いて絶縁層３０としてポリビニルフェノール（ＰＶＰ）を、シクロヘキサノン溶液をスピンコートすることにより３００ｎｍ積層し、さらに金を真空蒸着法により膜厚４０ｎｍで形成し、ゲート電極及びキャパシタ電極と同様の方法でパターニングすることにより、ソース電極４１、ドレイン電極４２、及び下部画素電極４３となる電極パターンを形成した。この時、金と絶縁層の密着性を上げる為に金を蒸着する前にクロムを３ｎｍ程度積層している。
【００４５】
次に、チャネル部にレジストをスクリーン印刷により形成し、旭硝子（株）製サイトップを膜厚１００ｎｍでスピンコートし、１２０℃で１分加熱した後、レジストを剥離することで、チャネル部に開口部を有するバンク層５０を得た。さらにペンタセンを半導体６０として、基板温度１２０℃で真空蒸着することにより、チャネル部に形成した。封止層７０、層間絶縁層８０、上部画素電極９０を実施例１と同様に形成することにより、上部画素電極を有する電界効果型トランジスタのアレイを得た。
【００４６】
以上より得られた電界効果型トランジスタの一つを用いて、ゲート電極、ソース電極、及びドレイン電極の三端子で接続し、ゲート電圧−２０Ｖから４０Ｖ、ソース電圧−４０Ｖで伝達特性を測定したところ、移動度は０．６ｃｍ２／Ｖｓ、ｏｎ／ｏｆｆは１０６、閾値電圧は−７Ｖであった。さらに、得られたアレイに電気泳動型マイクロカプセルと透明電極を有する前面板をラミネートし、表示駆動を行ったところアレイ全体に渡って良好に表示した。
【００４７】
［比較例２］
図６と同様の構造を有する電界効果型トランジスタを８０×６０のアレイ状に作製した。絶縁基板１０として２００μｍ厚のガラス上に、実施例２と同様にゲート電極２１、キャパシタ電極２２、絶縁層３０、ソース電極４１、ドレイン電極４２、及び下部画素電極４３となる電極パターンを形成した。さらにバンク層５０を比較例１と同様に形成した。
さらに実施例２と同様に半導体６０を真空蒸着により形成し、封止層７０、層間絶縁層８０及び上部画素電極９０を実施例２と同様に形成することにより、上部画素電極を有する電界効果型トランジスタを得た。
【００４８】
以上より得られた電界効果型トランジスタの一つを用いて、ゲート電極、ソース電極、及ドレイン電極の三端子で接続し、ゲート電圧−２０Ｖから４０Ｖ、ソース電圧−４０Ｖで伝達特性を測定したところ、移動度は０．６ｃｍ２／Ｖｓ、ｏｎ／ｏｆｆは１０６、閾値電圧は−８Ｖであった。さらに、得られたアレイに電気泳動型マイクロカプセルと透明電極を有する前面板をラミネートし、表示駆動を行ったところ一部の画素のみ良好に表示し、大部分は正常に動作しなかった。
【００４９】
比較例２では、下部画素電極上に乗った半導体が、下部画素電極と上部画素電極の接触を阻害しており、大きな抵抗となったためと考えられる。
【産業上の利用可能性】
【００５０】
本発明は、ＴＦＴを用いたアクティブマトリックス型のＴＦＴアレイを背面板として有する液晶表示素子、電子ペーパー等の表示素子に利用される。
【図面の簡単な説明】
【００５１】
【図１】本発明における下部画素電極上に開口部があるバンク層を有する画素の一部を上部から示した一例である。
【図２】従来例における下部画素電極上に開口部がないバンク層を有する画素の一部を上部から示した一例である。
【図３】図１及び図２におけるソース電極、ドレイン電極、及び下部画素電極を上部から示した図である。
【図４】従来例の図２における太実線部の断面構造の一例である。
【図５】本発明例の図１における太実線部の断面構造の一例である。
【図６】従来例の図４において上部画素電極まで形成した一画素の断面構造の一例である。
【図７】本発明例の図５において上部画素電極まで形成した一画素の断面構造の一例である。
【図８】本発明の電界効果型トランジスタを電気泳動型電子ペーパーに用いた時の回路図である。
【符号の説明】
【００５２】
１０      絶縁基板
２１      ゲート電極
２２     キャパシタ電極
３０      ゲート絶縁層
４１      ソース電極
４２      ドレイン電極
４３     下部画素電極
５０      バンク層
６０     半導体
７０     封止層
８０     層間絶縁層
９０     上部画素電極
【図１】
2010079225.tif 000003
【図２】
2010079225.tif 000004
【図３】
2010079225.tif 000005
【図４】
2010079225.tif 000006
【図５】
2010079225.tif 000007
【図６】
2010079225.tif 000008
【図７】
2010079225.tif 000009
【図８】
2010079225.tif 000010