(57)【要約】【課題】活性層としてＩｎ−Ｇａ−Ｚｎ−Ｏ系ホモロガス酸化物半導体を用い、エッチングストッパー層を形成することなく活性層のダメージを抑制するとともに、ソース・ドレイン電極の低抵抗化を図ることが可能な薄膜トランジスタの製造方法及び電気光学装置の製造方法を提供する。【解決手段】Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜１６を形成する工程と、前記酸化物半導体膜を活性層１８にパターン加工する工程と、前記酸化物半導体膜を５００℃以上で熱処理する工程と、前記酸化物半導体膜がパターン加工され、かつ、熱処理した活性層を覆うように金属膜を形成する工程と、前記金属膜をエッチングしてパターン加工することにより前記活性層と接触するソース電極２０Ａ及びドレイン電極２０Ｂの少なくとも一方を形成する工程と、を含むことを特徴とする薄膜トランジスタの製造方法。【選択図】図１
2010165999.tif 000002
【特許請求の範囲】
【請求項１】
Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を形成する工程と、
前記酸化物半導体膜を活性層にパターン加工する工程と、
前記酸化物半導体膜を５００℃以上で熱処理する工程と、
前記酸化物半導体膜がパターン加工され、かつ、熱処理された活性層を覆うように金属膜を形成する工程と、
前記金属膜をエッチングしてパターン加工することにより前記活性層と接触するソース電極及びドレイン電極の少なくとも一方を形成する工程と、
を含むことを特徴とする薄膜トランジスタの製造方法。
【請求項２】
前記金属膜が、Ａｌ又はＡｌを主成分としてＮｄ、Ｙ、Ｚｒ、Ｔａ、Ｓｉ、Ｗ、及びＮｉの少なくとも一種を含む金属より成る層を有することを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
【請求項３】
前記金属膜が、前記酸化物半導体膜側から、Ａｌ又はＡｌを主成分としてＮｄ、Ｙ、Ｚｒ、Ｔａ、Ｓｉ、Ｗ、及びＮｉの少なくとも一種を含む金属より成る第１の層と、Ｍｏ又はＴｉを主成分とする第２の層を有することを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
【請求項４】
前記金属膜のパターン加工を、燐酸、硝酸、及び酢酸を含む水溶液を用いたウエットエッチング法により行うことを特徴とする請求項１〜請求項３のいずれか一項に記載の薄膜トランジスタの製造方法。
【請求項５】
前記酸化物半導体膜を熱処理する工程を、７００℃未満で行うことを特徴とする請求項１〜請求項４のいずれか一項に記載の薄膜トランジスタの製造方法。
【請求項６】
前記酸化物半導体膜を熱処理する工程の前後において該酸化物半導体膜が非晶質となるように前記酸化物半導体膜の形成及び熱処理を行うことを特徴とする請求項１〜請求項５のいずれか一項に記載の薄膜トランジスタの製造方法。
【請求項７】
前記酸化物半導体膜を熱処理する工程を、該酸化物半導体膜を活性層にパターン加工した後に行うことを特徴とする請求項１〜請求項６のいずれか一項に記載の薄膜トランジスタの製造方法。
【請求項８】
前記酸化物半導体膜を熱処理する工程を、酸素ガスの存在下において行うことを特徴とする請求項１〜請求項７のいずれか一項に記載の薄膜トランジスタの製造方法。
【請求項９】
前記金属膜をエッチングしてパターン加工する工程において、前記熱処理した酸化物半導体膜のエッチングレートを、前記金属膜のエッチングレートの１／４以下にすることを特徴とする請求項１〜請求項８のいずれか一項に記載の薄膜トランジスタの製造方法。
【請求項１０】
請求項１〜請求項９のいずれか一項に記載の薄膜トランジスタの製造方法を含むことを特徴とする電気光学装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタの製造方法及び電気光学装置の製造方法に関する。
【背景技術】
【０００２】
近年、液晶やエレクトロルミネッセンス（ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ：ＥＬ）技術等の進歩により、平面薄型画像表示装置（Ｆｌａｔ  Ｐａｎｅｌ  Ｄｉｓｐｌａｙ：ＦＰＤ）が実用化されている。特に、電流を通じることによって励起されて発光する材料を用いた有機電界発光素子（有機ＥＬ素子）は、低電圧で高輝度の発光が得られるために、携帯電話ディスプレイ、パーソナルデジタルアシスタント（ＰＤＡ）、コンピュータディスプレイ、自動車の情報ディスプレイ、ＴＶモニター、あるいは一般照明を含む広い分野で開発が進んでいる。
【０００３】
これらのＦＰＤの駆動方法は、主にパッシブマトリクス方式とアクティブマトリクス方式に分けられる。アクティブマトリクス方式では、ガラス等の基板上に、電界効果型薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）、ＴＦＴと接続させる配線（ゲート配線、データ配線など）、画素電極、共通電極などを形成する。
【０００４】
ＴＦＴの半導体層（活性層）を構成する材料としては、一般的には、非晶質シリコンや多結晶シリコンが用いられるが、近年では、酸化物半導体を用いることが提案されている。例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系ホモロガス酸化物半導体（以下、適宜、「ＩＧＺＯ」という。）は室温成膜が可能である上、非晶質シリコンと同等以上の移動度を達成することができるため、ＴＦＴの活性層を構成する材料として注目を浴びている。
【０００５】
ＴＦＴの活性層としてＩＧＺＯを用いる場合、一般的には、スパッタリングによって非晶質ＩＧＺＯ膜（ａ−ＩＧＺＯ膜）を成膜した後、エッチングにより活性層にパターン加工する必要がある。しかし、特にａ−ＩＧＺＯ膜は、従来、活性層として一般的に用いられてきたシリコン等の半導体材料と比べて酸等のエッチング液に対する耐性が極めて低く、素子作製プロセスへの対応が難しい。
【０００６】
例えば、絶縁基板上に、ゲート電極、ゲート絶縁膜、ソース電極及びドレイン電極（ソース・ドレイン電極）を順次形成した後、酸化物半導体膜を成膜し、ソース・ドレイン電極間のゲート絶縁膜上及びソース・ドレイン電極の一部の上に酸化物半導体膜の一部が活性層として残留するようにエッチングする方法が提案されている（特許文献１参照）。
【０００７】
また、絶縁基板上に、ゲート電極、ゲート絶縁膜、及びａ−ＩＧＺＯ膜（活性層）を順次形成した後、活性層上にエッチングストッパーをパターニングし、次いで、ソース・ドレイン電極としてＭｏなどの金属膜を成膜した後、ドライエッチングによって金属膜をパターニングする方法が開示されている（非特許文献１参照）。
【０００８】
【特許文献１】特開２００８−７２０１２号公報
【非特許文献１】Ｊ．Ｓ．Ｐａｒｋ，  Ｊ．Ｋ．Ｊｅｏｎｇ，  Ｙ．Ｇ．Ｍｏ，  ａｎｄ  Ｈ．Ｄ．Ｋｉｍ，  ＡＭ−ＦＰＤ  ０８  Ｄｉｇｅｓｔ，  ２７５  （２００８）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
特許文献１に開示されている方法では、先にソース・ドレイン電極を形成し、その後、ソース・ドレイン電極間のゲート絶縁膜とソース・ドレイン電極の一部をＩＧＺＯ膜で覆う素子構造であるため、ソース・ドレイン電極及びそれに接続する配線を形成するための配線層（導電層）の厚みを薄くする必要がある。そのため配線層の厚みを十分確保できず、配線抵抗が増大し、特に大型の液晶ディスプレイや有機ＥＬディスプレイのように低抵抗の配線が要求されるディスプレイ装置においては、電圧降下等による輝度不均一等、画質の低下を引き起こし易い。
【００１０】
また、通常、ＩＧＺＯのエッチングレートが速く、酸化インジウム錫（ＩＴＯ）等の配線材料との選択比が５／２０（＝０．２５）〜５０／７０（≒０．７）と１よりも小さい。そのため、活性層を形成した後にソース・ドレイン電極をパターニングする素子構造を採用することは困難である。そこで、非特許文献１に開示されている方法のように、活性層上にエッチングストッパー層を形成しておけば、ソース・ドレイン電極をパターニングする際に活性層のダメージを防ぐことが可能であるが、エッチングストッパー層を形成するための成膜、フォトリソグラフィ、エッチング等の工程が増加し、生産性の低下や製造コストの上昇を招き易い。
【００１１】
本発明は、活性層としてＩｎ−Ｇａ−Ｚｎ−Ｏ系ホモロガス酸化物半導体を用い、エッチングストッパー層を形成することなく活性層のダメージを抑制するとともに、ソース・ドレイン電極の低抵抗化を図ることが可能な薄膜トランジスタの製造方法及び電気光学装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するため、本発明では以下の薄膜トランジスタの製造方法及び電気光学装置の製造方法が提供される。
【００１３】
＜１＞  Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を形成する工程と、
前記酸化物半導体膜を活性層にパターン加工する工程と、
前記酸化物半導体膜を５００℃以上で熱処理する工程と、
前記酸化物半導体膜がパターン加工され、かつ、熱処理された活性層を覆うように金属膜を形成する工程と、
前記金属膜をエッチングしてパターン加工することにより前記活性層と接触するソース電極及びドレイン電極の少なくとも一方を形成する工程と、
を含むことを特徴とする薄膜トランジスタの製造方法。
＜２＞  前記金属膜が、Ａｌ又はＡｌを主成分としてＮｄ、Ｙ、Ｚｒ、Ｔａ、Ｓｉ、Ｗ、及びＮｉの少なくとも一種を含む金属より成る層を有することを特徴とする＜１＞に記載の薄膜トランジスタの製造方法。
＜３＞  前記金属膜が、前記酸化物半導体膜側から、Ａｌ又はＡｌを主成分としてＮｄ、Ｙ、Ｚｒ、Ｔａ、Ｓｉ、Ｗ、及びＮｉの少なくとも一種を含む金属より成る第１の層と、Ｍｏ又はＴｉを主成分とする第２の層を有することを特徴とする＜１＞に記載の薄膜トランジスタの製造方法。
＜４＞  前記金属膜のパターン加工を、燐酸、硝酸、及び酢酸を含む水溶液を用いたウエットエッチング法により行うことを特徴とする＜１＞〜＜３＞のいずれかに記載の薄膜トランジスタの製造方法。
＜５＞  前記酸化物半導体膜を熱処理する工程を、７００℃未満で行うことを特徴とする＜１＞〜＜４＞のいずれかに記載の薄膜トランジスタの製造方法。
＜６＞  前記酸化物半導体膜を熱処理する工程の前後において該酸化物半導体膜が非晶質となるように前記酸化物半導体膜の形成及び熱処理を行うことを特徴とする＜１＞〜＜５＞のいずれかに記載の薄膜トランジスタの製造方法。
＜７＞  前記酸化物半導体膜を熱処理する工程を、該酸化物半導体膜を活性層にパターン加工した後に行うことを特徴とする＜１＞〜＜６＞のいずれかに記載の薄膜トランジスタの製造方法。
＜８＞  前記酸化物半導体膜を熱処理する工程を、酸素ガスの存在下において行うことを特徴とする＜１＞〜＜７＞のいずれかに記載の薄膜トランジスタの製造方法。
＜９＞  前記金属膜をエッチングしてパターン加工する工程において、前記熱処理した酸化物半導体膜のエッチングレートを、前記金属膜のエッチングレートの１／４以下にすることを特徴とする＜１＞〜＜８＞のいずれかに記載の薄膜トランジスタの製造方法。
＜１０＞  ＜１＞〜＜９＞のいずれかに記載の薄膜トランジスタの製造方法を含むことを特徴とする電気光学装置の製造方法。
【発明の効果】
【００１４】
本発明によれば、活性層としてＩｎ−Ｇａ−Ｚｎ−Ｏ系ホモロガス酸化物半導体を用い、エッチングストッパー層を形成することなく活性層のダメージを抑制するとともに、ソース・ドレイン電極の低抵抗化を図ることが可能な薄膜トランジスタの製造方法及び電気光学装置の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１５】
以下、添付の図面を参照しながら、本発明に係る薄膜トランジスタの製造方法及び電気光学装置の製造方法について説明する。
図１は、本発明に係る薄膜トランジスタの製造方法の一例を示す工程図である。
【００１６】
−基板−
まず、薄膜トランジスタを形成するための基板（支持体）１０を用意する（図１（Ａ））。基板１０は、少なくともＴＦＴを形成する面が絶縁性を有し、寸法安定性、耐溶剤性、加工性などを有するほか、後述する熱処理（５００℃以上）に対して耐熱性を有するものを用いる。また、最終製品として、例えば有機ＥＬディスプレイを製造する場合は、水分や酸素の透過を抑制し、また、基板１０側から光を透過させて発光や表示を行う場合は、光透過性を有する基板を用いる。
【００１７】
上記のような条件を満たす基板１０としては、ガラス、ジルコニア安定化酸化イットリウム（ＹＳＺ）等の無機材料が好適である。なお、ガラスからの溶出イオンを少なくするため、無アルカリガラスを用いることが好ましい。また、ソーダライムガラスを用いる場合には、シリカなどのバリアコートを施したものを使用することが好ましい。
【００１８】
基板１０側から光を取り出す必要がない場合は、例えば、ステンレス、Ｆｅ、Ａｌ、Ｎｉ、Ｃｏ、Ｃｕやこれらの合金等の金属基板やＳｉなどの半導体基板を用い、基板１０上に電気絶縁性を確保するための絶縁膜を設けてもよい。金属製の基板であれば、安価なものもあり、厚みが薄くても、強度が高く、大気中の水分や酸素に対して高いバリア性を有するものとなる。
【００１９】
基板１０の形状、構造、大きさ等については特に制限はなく、目的等に応じて適宜選択することができる。一般的には、基板１０の形状としては、取り扱い性、ＴＦＴの形成容易性等の観点から、板状であることが好ましい。基板１０の構造は、単層構造であってもよいし、積層構造であってもよい。また、基板１０は、単一部材で構成されていてもよいし、２つ以上の部材で構成されていてもよい。
【００２０】
−ゲート電極−
基板１０上にゲート電極１２を形成する（図１（Ｂ））。
ゲート電極１２は、導電性及び耐熱性（５００℃以上）を有するものを用い、例えば、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ａｇ等の金属、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜等を用いて形成することができる。
【００２１】
例えば、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、などの中から使用する材料との適性を考慮して適宜選択した方法に従って基板１０上に成膜する。ゲート電極１２の厚みは、１０ｎｍ以上１０００ｎｍ以下とすることが好ましい。
成膜後、フォトリソグラフィ法によって所定の形状にパターニングを行う。このとき、ゲート電極１２及びゲート配線（不図示）を同時にパターニングすることが好ましい。
【００２２】
−ゲート絶縁膜−
基板１０上にゲート電極１２を形成した後、ゲート絶縁膜１４を形成する（図１（Ｃ））。
ゲート絶縁膜１４は、絶縁性及び耐熱性（５００℃以上）を有するものとし、例えば、ＳｉＯ２、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５、ＨｆＯ２等の絶縁膜、又はこれらの化合物を少なくとも二つ以上含む絶縁膜としてもよい。
【００２３】
ゲート絶縁膜１４も、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、などの中から使用する材料との適性を考慮して適宜選択した方法に従って基板１０上に成膜し、必要に応じてフォトリソグラフィ法によって所定の形状にパターニングを行う。
【００２４】
なお、ゲート絶縁膜１４は、リーク電流の低下及び電圧耐性の向上のための厚みを有する必要がある一方、ゲート絶縁膜１４の厚みが大き過ぎると駆動電圧の上昇を招いてしまう。ゲート絶縁膜１４の材質にもよるが、ゲート絶縁膜１４の厚みは１０ｎｍ〜１０μｍが好ましく、５０ｎｍ〜１０００ｎｍがより好ましい。
【００２５】
−活性層−
ゲート絶縁膜１４を形成した後、活性層として、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜１６を成膜する（図１（Ｄ））。
Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体の多結晶焼結体をターゲットとして気相成膜法を用いて成膜することが好ましい。気相成膜法の中でも、スパッタリング法及びパルスレーザー蒸着法（ＰＬＤ法）がより好ましく、量産性の観点から、スパッタリング法が特に好ましい。
【００２６】
Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系ホモロガス酸化物半導体）は、一般的にはＩｎ１−ｘＧａｘＯ３（ＺｎＯ）ｍで表され、本発明に係る活性層としては、ｍ≧２の材料系でもよいが、エッチング特性及びデバイス特性の観点からはｍ＝１のものが望ましい。なお、厳密にＩｎ：Ｇａ：Ｚｎ＝１：１：１となる必要はないが、好ましくは、Ｉｎの組成比を１とすると、Ｇａの比は０．１〜１０であり、Ｚｎの比は０．１〜１０である。
【００２７】
例えば、スパッタリング法又はＰＬＤ法によりＩｎＧａＺｎＯ４の非晶質膜１６を２０〜１５０ｎｍの厚みで成膜する。
成膜したＩＧＺＯ膜１６は、Ｘ線回折法により非晶質膜であることを確認することができる。また、膜厚は、触針式表面形状測定により求めることができ、組成比は、ＲＢＳ（ラザフォード後方散乱）分析法、ＸＲＦ（蛍光Ｘ線分析）等により求めることができる。
【００２８】
非晶質ＩＧＺＯ膜１６を形成した後、活性層１８にパターン加工するとともに５００℃以上で熱処理する（図１（Ｅ））。
非晶質ＩＧＺＯ膜１６はエッチングによって活性層１８にパターン加工する必要がある。活性層１８のパターン加工以降に用いるエッチング液に耐性がない場合、例えば、いわゆるリフトオフ等でパターン形成する方法が最も簡便であるが、リフトオフ法では原理的にゴミの発生が避けられず、歩留まりの低下をもたらすことになる。
【００２９】
一方、本発明では活性層となる非晶質ＩＧＺＯ膜１６を形成した後に熱処理することによって活性層のエッチングレートを大幅に低下させる。これにより、エッチングストッパーを設けずに、かつ、リフトオフ法によらずに、以降のソース・ドレイン電極を形成する工程において金属膜のパターン加工等を好適に行うことができる。
【００３０】
なお、ゲート絶縁膜１４上に成膜したＩＧＺＯ膜１６は、熱処理後に活性層の形状にパターン加工することもできるが、熱処理後のＩＧＺＯ膜１６は、熱処理前に比べてエッチングされ難くなるため、ＩＧＺＯ膜１６を活性層にパターン加工した後に熱処理を行うことが好ましい。
【００３１】
ＩＧＺＯ膜１６のパターン加工は、フォトリソグラフィ法とエッチング法により行うことができる。具体的には、ゲート絶縁膜１４上に成膜したＩＧＺＯ膜１６を、活性層１８として残存させる部分にフォトリソグラフィによってレジストマスクをパターン形成し、塩酸、硝酸、希硫酸、又は、燐酸、硝酸、及び酢酸の混合液（Ａｌエッチング液；関東化学（株）製）等の酸溶液によりエッチングすることにより活性層を形成する。例えば、燐酸、硝酸、及び酢酸を含む水溶液を用いれば、ＩＧＺＯ膜１６の露出部分を確実に除去することができるため好ましい。
【００３２】
図２は、石英ガラス基板上にスパッタリングによって成膜した非晶質ＩＧＺＯ膜を酸素雰囲気下で熱処理（熱処理時間：１時間）した後のＸ線回折による分析結果を示している。５００℃及び６００℃では結晶化は見られないが、７００℃から結晶化の兆候が見られ、熱処理温度の上昇に伴って結晶化が進んでいる。
【００３３】
図３は、非晶質ＩｎＧａＺｎＯ４膜の熱処理温度と、燐酸、硝酸、及び酢酸の混合溶液を用いた場合のエッチングレートの関係を示している。５００〜１０００℃の範囲では非晶質ＩｎＧａＺｎＯ４膜の熱処理温度の上昇に伴ってエッチングレートが減少し、予め４５０℃以上で熱処理することによりエッチングレートを１／２以下にすることができる。特に５００℃以上の熱処理を行うことによりＩＧＺＯ膜のエッチングレートが急激に低下している。
【００３４】
活性層１８の熱処理は、基板１０ごと熱処理チャンバー内に投入し、基板１０（ゲート絶縁膜１４）表面の温度を活性層１８の熱処理温度とみなして５００℃以上で熱処理を行えばよい。
熱処理時間は、熱処理によりＩＧＺＯ膜のエッチング耐性を確実に高めるとともに、生産性の観点から１分以上２時間以下とすることが好ましい。
【００３５】
加熱手段は特に限定されず、赤外線ヒータ、赤外線ランプ、抵抗加熱ヒータなどを用いることができる。チャンバー内の雰囲気は、大気、Ａｒ等の不活性ガス雰囲気、又は酸素雰囲気とすればよいが、活性層は酸化物半導体であるため、特に、酸素ガスの存在下で熱処理を行うことが好ましい。
【００３６】
基板１０としてガラスを用いる場合、その耐熱性等を考慮すると、熱処理温度は１０００℃以下とすることが好ましいが、酸化物半導体膜１６（活性層１８）が非晶質の状態に保てるように熱処理条件を選択すれば、熱処理を行わない場合と比較して、デバイス特性やその均一性を著しく低下させることなく、ＴＦＴ素子の作製が可能となる。すなわち、熱処理する工程の前後において酸化物半導体膜１６（活性層１８）が非晶質となるように酸化物半導体膜１６の形成及び熱処理を行うことが好ましい。具体的には、熱処理温度が７００℃未満であれば、ＩｎＧａＺｎＯ４膜はほぼ非晶質の状態を保つため、ＴＦＴ素子を作製した場合の特性バラツキを小さく抑えることも可能となる。
以上のような観点から、望ましくは５００℃以上１０００℃以下、より望ましくは５００℃以上７００℃未満の温度で１〜２時間熱処理を行う。
【００３７】
−ソース・ドレイン電極−
次に、活性層１８及びゲート絶縁膜１４の上にソース・ドレイン電極２０Ａ，２０Ｂを形成すための金属膜を形成する。
金属膜は、電極及び配線としての導電性を有し、エッチングによってパターン加工することができる金属により活性層１８を覆うように形成すればよい。具体的には、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ａｇ等の金属、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロールなどの有機導電性化合物、またはこれらの混合物が挙げられる。
【００３８】
特に、成膜性、導電性、パターニング性などの観点から、Ａｌ又はＡｌを主成分としてＮｄ、Ｙ、Ｚｒ、Ｔａ、Ｓｉ、Ｗ、及びＮｉの少なくとも一種を含む金属より成る層（Ａｌ系金属膜）、あるいは、酸化物半導体膜側から、Ａｌ又はＡｌを主成分としてＮｄ、Ｙ、Ｚｒ、Ｔａ、Ｓｉ、Ｗ、及びＮｉの少なくとも一種を含む金属より成る第１の層と、Ｍｏ又はＴｉを主成分とする第２の層をそれぞれスパッタリング、蒸着等の手法により成膜して積層することが好ましい。ここで「主成分」とは、金属膜を構成する成分のうち最も含有量（質量比）が多い成分であり、５０質量％以上であることが好ましく、９０質量％以上であることがより好ましい。
【００３９】
既に活性層１８を形成されているため、金属膜の厚みは、ソース・ドレイン電極の後で活性層を形成する場合のような制限はなく、厚く形成することができる。成膜性、エッチングによるパターン加工性、導電性（低抵抗化）などを考慮すると、ソース・ドレイン電極及びそれに接続する配線となる金属膜の総厚は、１０ｎｍ以上１０００ｎｍ以下とすることが好ましい。
なお、Ａｌ系金属膜（第１の層）と、Ｍｏ又はＴｉを主成分とするＭｏ系金属膜又はＴｉ系金属膜（第２の層）を積層させる場合は、第１の層の厚みは１０ｎｍ以上１０００ｎｍ以下とし、第２の層の厚みは１ｎｍ以上３００ｎｍ以下とすることが好ましい。
【００４０】
次いで、金属膜をエッチングしてパターン加工することにより活性層１８と接触するソース電極２０Ａ及びドレイン電極２０Ｂを形成する（図１（Ｆ））。
ここでは、金属膜を残留させる部分にフォトリソグラフィ法によってレジストマスクを形成し、例えば、燐酸及び硝酸に酢酸又は硫酸を加えた酸溶液を用いてエッチングを行い、ソース電極及びドレイン電極の少なくとも一方を形成する。工程の簡略化などの観点から、ソース・ドレイン電極及びこれらの電極に接続する配線（データ配線など）を同時にパターン加工することが好ましい。
【００４１】
成膜手段や条件等によりａ−ＩＧＺＯの組成や膜密度等が若干異なり、それに応じてエッチング速度も異なるが、例えば、燐酸／硝酸／酢酸系のエッチング液を用いる場合、常温では、下記の表１に示すように、スパッタリング等によって成膜された非晶質ＩｎＧａＺｎＯ４膜は、通常はＡｌの約２〜４倍の速度でエッチングされる。そのため、非晶質ＩｎＧａＺｎＯ４膜上にＡｌ又はＡｌを主成分とするＡｌ系膜を形成してソース・ドレイン電極のパターン加工のためのエッチングを行うと、非晶質ＩｎＧａＺｎＯ４膜までもエッチングされて活性層の特性に多大な影響を及ぼしてしまう。
【００４２】
【表１】
2010165999.tif 000003
【００４３】
しかし、図３に示したように、５００℃以上の熱処理を行うことによりＩｎＧａＺｎＯ４膜のエッチングレートを大幅に低下させることができるため、十分な選択比を確保することが可能となる。例えば、ＩｎＧａＺｎＯ４膜を５００℃以上で熱処理しておけば、Ｍｏ膜のエッチングレートの１／４以下とすることができ、ＩｎＧａＺｎＯ４膜を６１０℃以上で熱処理しておけば、Ａｌ膜のエッチングレートの１／４以下とすることができる。従って、金属膜のエッチングの際、ソース・ドレイン電極２０Ａ，２０Ｂ間で活性層１８の一部が露出しても、活性層１８のエッチングを効果的に抑制することができる。
【００４４】
−層間絶縁膜−
金属膜をエッチングによりパターン加工してソース・ドレイン電極２０Ａ，２０Ｂ及び配線を形成した後、層間絶縁膜２２を形成する（図１（Ｇ））。
層間絶縁膜２２を形成する材料としては、ＭｇＯ、ＳｉＯ、ＳｉＯ２、Ａｌ２Ｏ３、ＧｅＯ、ＮｉＯ、ＣａＯ、ＢａＯ、Ｆｅ２Ｏ３、Ｙ２Ｏ３、又はＴｉＯ２等の金属酸化物、ＳｉＮｘ、ＳｉＮｘＯｙ等の金属窒化物、ＭｇＦ２、ＬｉＦ、ＡｌＦ３、又はＣａＦ２等の金属フッ化物、ポリエチレン、ポリプロピレン、ポリメチルメタクリレート、ポリイミド、ポリウレア、ポリテトラフルオロエチレン、ポリクロロトリフルオロエチレン、ポリジクロロジフルオロエチレン、クロロトリフルオロエチレンとジクロロジフルオロエチレンとの共重合体、テトラフルオロエチレンと少なくとも１種のコモノマーとを含むモノマー混合物を共重合させて得られる共重合体、共重合主鎖に環状構造を有する含フッ素共重合体、吸水率１％以上の吸水性物質、吸水率０．１％以下の防湿性物質等が挙げられる。
【００４５】
また、層間絶縁膜２２の形成方法は特に限定はなく、例えば、真空蒸着法、スパッタリング法、反応性スパッタリング法、ＭＢＥ（分子線エピタキシ）法、クラスターイオンビーム法、イオンプレーティング法、プラズマ重合法（高周波励起イオンプレーティング法）、プラズマＣＶＤ法、レーザーＣＶＤ法、熱ＣＶＤ法、ガスソースＣＶＤ法、コーティング法、印刷法、転写法などが挙げられ、材料に応じて選択すればよい。
層間絶縁膜２２の厚みはその材質等にもよるが、通常は５０〜１００００ｎｍである。
【００４６】
−画素電極等−
次いで、層間絶縁膜２２にフォトリソグラフィ及びエッチングによりコンタクトホール２４を形成した後、画素電極２６等を形成する（図１（Ｈ））。
例えば、酸化インジウム錫（ＩＴＯ）をスパッタリングにより成膜した後、フォトリソグラフィ法及びエッチングによりパターニングを行うことにより、画素電極２６をパターン形成することができるとともに、コンタクトホール２４を通じて画素電極２６をドレイン電極２０Ｂと接続させることができる。
【００４７】
画素電極を形成した後は、最終的に製造する電気光学装置（表示装置、撮像装置など）に応じて製造を進めればよい。例えば、有機ＥＬディスプレイを製造する場合は、画素電極２６上に、例えば、有機エレクトロルミネッセンス層及びＡｌ等により上部電極（共通電極）を順次形成した後、ガラス等で封止する。
【００４８】
以上のように、本発明では、活性層となるＩＧＺＯ膜の形成後、５００℃以上の熱処理を行うことで、作製コストの上昇を最小限に抑えつつ、ＩＧＺＯからなる活性層を形成した後でソース・ドレイン電極をパターン形成することが可能である。そのため、ソース・ドレイン電極の厚みを十分確保して低抵抗化を図ることができ、特に大型の液晶ディスプレイや有機ＥＬディスプレイのように低抵抗配線が要求されるディスプレイ装置の製造に好適に適用することができ、高精細化や表示品位の向上を図ることもできる。
【００４９】
以上、本発明について説明したが、本発明は上記実施形態に限定されるものではない。
例えば、ＩＧＺＯ膜及び金属膜をウエットエッチングしてパターン加工する場合について説明したが、ドライエッチングによりパターン加工してもよい。
また、本発明はボトムゲート型のＴＦＴの製造に限定されず、例えば図４に示すような構成のトップゲート型のＴＦＴを製造する場合にも適用することできる。この場合、絶縁基板１０上にＩｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を形成して活性層１８にパターン加工及び熱処理を行った後、ソース・ドレイン電極２０Ａ，２０Ｂを形成し、その後、ゲート絶縁膜１４及びゲート電極１２を順次形成すればよい。この場合も酸化物半導体膜の熱処理後に活性層１８にパターン加工してもよい。
【００５０】
また、上記実施形態では、ＴＦＴを形成した後、有機ＥＬディスプレイを製造する場合について説明したが、ＴＦＴを備えた他の電気光学装置、具体的には、液晶表示装置などの表示装置や、Ｘ線イメージャなどの撮像装置の製造に適用することができる。
【図面の簡単な説明】
【００５１】
【図１】本発明に係る薄膜トランジスタの製造方法の一例を示す工程図である。
【図２】ＩｎＧａＺｎＯ４膜の熱処理温度とＸ線回折による分析結果を示す図である。
【図３】ＩｎＧａＺｎＯ４膜の熱処理温度とエッチングレートとの関係を示す図である。
【図４】トップゲート型ＴＦＴの構成の一例を示す概略図である。
【符号の説明】
【００５２】
１０   基板
１２   ゲート電極
１４   ゲート絶縁膜
１６   酸化物半導体膜
１８   活性層
２０Ａ ソース電極
２０Ｂ ドレイン電極
２２   層間絶縁膜
２４   コンタクトホール
２６   画素電極
【図１】
2010165999.tif 000004
【図４】
2010165999.tif 000005
【図２】
2010165999.tif 000006
【図３】
2010165999.tif 000007