(57)【要約】【課題】確実に発振でき、発振起動時間を短縮できる発振駆動装置、これを用いた物理量測定装置及び電子機器等を提供する。【解決手段】振動子と発振ループを形成し、該振動子に駆動振動を励振するための発振駆動装置は、所与の電圧を基準に、前記発振ループ内の信号に基づいて前記振動子に駆動振動を励振するコンパレーターと、前記発振ループ内の発振を検出する発振検出器と、前記発振検出器の発振結果に基づいて、スイッチ制御信号を生成する信号発生回路と、前記発振ループ内の振動子と前記コンパレーターの出力との間に挿入されたスイッチ回路とを含み、前記スイッチ回路は、発振起動過程において、前記コンパレーターの出力と前記振動子とを電気的に接続する期間と前記振動子に所与の設定電圧を供給する期間とを前記スイッチ制御信号に基づいて交互に切り替える。【選択図】図１
2010190766.tif 000002
【特許請求の範囲】
【請求項１】
振動子と発振ループを形成し、該振動子に駆動振動を励振するための発振駆動装置であって、
所与の電圧を基準に、前記発振ループ内の信号に基づいて前記振動子に駆動振動を励振するコンパレーターと、
前記発振ループ内の発振を検出する発振検出器と、
前記発振検出器の発振結果に基づいて、スイッチ制御信号を生成する信号発生回路と、
前記発振ループ内の振動子と前記コンパレーターの出力との間に挿入されたスイッチ回路とを含み、
前記スイッチ回路は、
前記発振検出器により前記発振ループ内の発振が検出されない発振起動過程において、前記コンパレーターの出力と前記振動子とを電気的に接続する期間と前記振動子に所与の設定電圧を供給する期間とを前記スイッチ制御信号に基づいて交互に切り替えることを特徴とする発振駆動装置。
【請求項２】
請求項１において、
前記発振検出器により前記発振ループ内の発振が検出された発振定常状態において、前記スイッチ回路が、前記スイッチ制御信号に基づいて前記コンパレーターの出力と前記振動子とを電気的に接続することを特徴とする発振駆動装置。
【請求項３】
請求項１又は２において、
前記設定電圧が、
前記コンパレーターの高電位側電圧と前記コンパレーターの低電位側電圧との間の電圧であることを特徴とする発振駆動装置。
【請求項４】
振動子と発振ループを形成し、該振動子に駆動振動を励振するための発振駆動装置であって、
所与の電圧を基準に、前記発振ループ内の信号に基づいて前記振動子に駆動振動を励振するコンパレーターと、
前記発振ループ内の信号に基づいて同期検波用の参照信号を生成する同期検波コンパレーターと、
前記発振ループ内の発振を検出する発振検出器と、
前記発振検出器の発振結果に基づいて、スイッチ制御信号を生成する信号発生回路と、
前記発振ループ内の振動子と前記コンパレーターの出力との間に挿入された第１のスイッチ回路と、
前記同期検波コンパレーターの出力と前記振動子との間に挿入された第２のスイッチ回路とを含み、
前記発振検出器により前記発振ループ内の発振が検出されない発振起動過程において、前記第１のスイッチ回路が、前記スイッチ制御信号に基づいて前記コンパレーターの出力と前記振動子とを電気的に遮断すると共に、前記第２のスイッチ回路が、前記同期検波コンパレーターの出力と前記振動子とを電気的に接続する期間と前記振動子に所与の設定電圧を供給する期間とを前記スイッチ制御信号に基づいて交互に切り替えることを特徴とする発振駆動装置。
【請求項５】
請求項４において、
前記発振検出器により前記発振ループ内の発振が検出された発振定常状態において、前記スイッチ制御信号に基づいて前記同期検波コンパレーターの出力を前記参照信号として出力すると共に、前記第１のスイッチ回路が、前記スイッチ制御信号に基づいて前記コンパレーターの出力と前記振動子とを電気的に接続することを特徴とする発振駆動装置。
【請求項６】
請求項４又は５において、
前記コンパレーターの出力の極性と前記同期検波コンパレーターの出力の極性とが同一であることを特徴とする発振駆動装置。
【請求項７】
請求項４乃至６のいずれかにおいて、
前記設定電圧が、
前記同期検波コンパレーターの高電位側電圧と前記同期検波コンパレーターの低電位側電圧との間の電圧であることを特徴とする発振駆動装置。
【請求項８】
請求項１乃至７のいずれかにおいて、
前記コンパレーターが、
前記発振ループ内の発振振幅を前記振動子に駆動振動を励振するゲインコントロールアンプであることを特徴とする発振駆動装置。
【請求項９】
請求項１乃至８のいずれかにおいて、
前記信号生成回路が、
前記発振駆動装置のパワーオンリセットの開始タイミングを基準とした所定の期間だけ、所与の周波数を有する前記スイッチ制御信号を生成することを特徴とする発振駆動装置。
【請求項１０】
請求項９において、
前記所定期間の終了タイミングが、
前記発振ループ内の信号が所定の閾値レベルを超えたことが検出されたタイミング、又は前記所定期間の開始タイミングを基準に所定のカウント数をカウントしたことが検出されたタイミングであることを特徴とする発振駆動装置。
【請求項１１】
請求項１乃至１０のいずれかにおいて、
前記信号発生回路が、
パワーオンリセット信号を生成するパワーオンリセット回路と、
所定の期間内に前記パワーオンリセット信号に基づいて１又は複数のパルスを発生させるパルス発生回路とを含み、
前記パルス発生回路が、
各ディレイユニットが、入力信号に基づいてパルスを発生させる複数のディレイユニットを有し、各ディレイユニットが発生したパルスの論理和演算結果を出力し、
前記パワーオンリセット信号の変化タイミングを基準に、前記発振ループ内の信号が所定の閾値レベルを超えたことを示す検出結果信号の変化タイミングまでの期間に、前記所与の周波数の信号を出力することを特徴とする発振駆動装置。
【請求項１２】
振動子に励振される駆動振動及び測定すべき物理量に基づいて前記振動子から出力される検出信号に対応した物理量を測定するための物理量測定装置であって、
振動子と、
前記振動子に駆動振動を励振する請求項１乃至１１のいずれか記載の発振駆動装置と、
前記検出信号に基づいて前記物理量に対応した出力信号を検出する検出装置とを含み、
前記検出装置が、
前記発振ループ内の信号に基づいて同期検波の参照信号を生成する同期検波コンパレーターの出力に基づき、前記検出信号を同期検波する同期検波器を含むことを特徴とする物理量測定装置。
【請求項１３】
請求項１２において、
前記検出装置が、
前記同期検波コンパレーターの出力と前記検出信号との位相を調整するための移相器を含むことを特徴とする物理量測定装置。
【請求項１４】
請求項１２又は１３記載の物理量測定装置を含むことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振駆動装置、物理量測定装置及び電子機器等に関する。
【背景技術】
【０００２】
いわゆるジャイロスコープには、物体に働く力の検出方法によって回転型や振動型等がある。中でも、振動型ジャイロスコープは、構成部品等の観点から小型化や低コスト化に有利とされている。このような振動型ジャイロスコープのうち、物体に働く角速度を検出する振動型ジャイロセンサーには、信頼性や小型化に有利な水晶や圧電素子を励振する圧電振動型ジャイロセンサーがある。圧電振動型ジャイロセンサーは、振動している物体に角速度が加わると、その振動と直角方向にコリオリ力が生じることを利用している。
【０００３】
振動型ジャイロセンサーが適用される用途は広く、例えばビデオカメラやデジタルカメラの手振れ検出や、カーナビゲーションシステムのＧＰＳ（Global Positioning System）の位置検出、航空機やロボットの姿勢検出等に用いられる。
【０００４】
こうした用途において、振動型ジャイロセンサーは、電池によって駆動される。従って、振動型ジャイロセンサーの消費電力をできるだけ減らし、電池の寿命を長くする必要がある。この場合、角速度の検出等を行わない期間は振動型ジャイロセンサーへの電源供給を停止させ、振動型ジャイロセンサーを使用する期間のみ電池から電源供給を行わせることが好ましい。そのため、振動型ジャイロセンサーを起動してから短時間で正常な動作を行わせる必要が生じる。
【０００５】
このような振動型ジャイロセンサーの起動時間の短縮化を図る技術は、例えば特許文献１に開示されている。特許文献１には、発振ループ内にＣＲ発振回路又はリングオシレーターを付加した構成により、起動直後であっても、増幅器により発振振幅を増大させるようにした技術が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−２８６５０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、振動型ジャイロセンサーの駆動装置には、振動子に働く角速度を安定して検出するために、振動子を共振周波数で一定に振動（発振）させる必要がある。また、短時間で振動子が発振し正常な動作を開始させる必要がある。更には、低コストで、電池の寿命を長くするために、小型で低消費電力な回路で構成させることが好ましい。
【０００８】
一方、例えば振動子をＱ値の高い水晶によって形成し、該振動子をパッケージ内に真空封止すると、振動子の駆動Ｑ値が非常に高くなる。そのため、振動子に駆動振動を励振する際に、振動子からの信号が安定するまでの時間（起動時間）が長くなるという問題がある。
【０００９】
しかしながら、特許文献１の技術では、水晶振動子の駆動周波数に近い周波数で発振させようとすると、ＣＲ発振回路のコンデンサや抵抗器の素子面積が大きくなる。そのため、振動型ジャイロスコープ（振動型ジャイロセンサー）の大型化及びコスト高を招くという問題がある。また、特許文献１の技術では、起動時には一旦別の周波数で起動させているため、Ｑ値の高い水晶振動子の駆動周波数に引き込みにくい。そのため、製造ばらつき等の影響を受けると、より一層安定発振までの時間が長くなるという問題がある。
【００１０】
また、特許文献１の技術では、振動子が発振しているか否かにかかわらず、ＣＲ発振回路等からの信号のエネルギーを振動子に注入している。この場合、振動子の共振周波数にかかわらず所定の固定周波数でエネルギーが加えられるため、振動子の定常発振に近づくのに伴い、ＣＲ発振回路の信号が定常発振の妨げとなってしまう。従って、振動子を定常発振させる起動時間を短縮するためには、振動子を含む発振ループの定常発振条件から大きく離れて振動子の発振の妨害とならないように、発振ループ内にエネルギーを注入する必要がある。
【００１１】
更に、振動子の駆動振動の励振を単純にコンパレーターで行い、このコンパレーターの入力側でＣＲ発振回路等からの信号のエネルギーを注入しようとすると、コンパレーターが高い周波数成分の出力信号を発生させてしまい、振動子の等価回路定数によって与えているエネルギーのタイミングが定常発振条件から大きく離れてしまい起動不良を起こしてしまうという問題がある。
【００１２】
本発明は、以上のような技術的課題に鑑みてなされたものである。本発明によれば、確実に発振でき、発振起動時間を短縮できる発振駆動装置、これを用いた物理量測定装置及び電子機器等を提供することができる。
【課題を解決するための手段】
【００１３】
（１）本発明の一態様は、振動子と発振ループを形成し、該振動子に駆動振動を励振するための発振駆動装置が、所与の電圧を基準に、前記発振ループ内の信号に基づいて前記振動子に駆動振動を励振するコンパレーターと、前記発振ループ内の発振を検出する発振検出器と、前記発振検出器の発振結果に基づいて、スイッチ制御信号を生成する信号発生回路と、前記発振ループ内の振動子と前記コンパレーターの出力との間に挿入されたスイッチ回路とを含み、前記スイッチ回路は、前記発振検出器により前記発振ループ内の発振が検出されない発振起動過程において、前記コンパレーターの出力と前記振動子とを電気的に接続する期間と前記振動子に所与の設定電圧を供給する期間とを前記スイッチ制御信号に基づいて交互に切り替える。
【００１４】
本態様によれば、発振起動時にはコンパレーターとスイッチ回路とにより、コンパレーターの出力側で振動子にエネルギーが注入され、そのエネルギーが、発振ループ内の他のアナログ回路に供給されることなく振動子にのみ供給されることになるため、確実に振動子の発振を開始させることができるようになる。更に、このエネルギーは、他のアナログ回路にとってはノイズ成分であるため、本態様のような構成とすることでアナログ回路の誤動作や無駄な電力消費を抑えることができるようになる。
【００１５】
（２）本発明の他の態様では、前記発振検出器により前記発振ループ内の発振が検出された発振定常状態において、前記スイッチ回路が、前記スイッチ制御信号に基づいて前記コンパレーターの出力と前記振動子とを電気的に接続する。
【００１６】
本態様によれば、上記の効果に加えて、発振定常状態においてはコンパレーターの出力と振動子とを継続的に接続することで、簡素な構成で、発振定常状態を継続させることができるようになる。
【００１７】
（３）本発明の他の態様では、前記設定電圧が、前記コンパレーターの高電位側電圧と前記コンパレーターの低電位側電圧との間の電圧である。
【００１８】
本態様によれば、発振起動時において発振ループ内の信号の振幅が小さくてコンパレーターの出力が高電位側電圧側又は低電位側電圧側で固定された場合であっても、温度条件、電源条件、プロセス条件の変動にかかわらず、発振起動時においてコンパレーターの出力が固定されることはなく、確実に振動子の発振を開始させることができるようになる。
【００１９】
（４）本発明の他の態様では、振動子と発振ループを形成し、該振動子に駆動振動を励振するための発振駆動装置が、所与の電圧を基準に、前記発振ループ内の信号に基づいて前記振動子に駆動振動を励振するコンパレーターと、前記発振ループ内の信号に基づいて同期検波用の参照信号を生成する同期検波コンパレーターと、前記発振ループ内の発振を検出する発振検出器と、前記発振検出器の発振結果に基づいて、スイッチ制御信号を生成する信号発生回路と、前記発振ループ内の振動子と前記コンパレーターの出力との間に挿入された第１のスイッチ回路と、前記同期検波コンパレーターの出力と前記振動子との間に挿入された第２のスイッチ回路とを含み、前記発振検出器により前記発振ループ内の発振が検出されない発振起動過程において、前記第１のスイッチ回路が、前記スイッチ制御信号に基づいて前記コンパレーターの出力と前記振動子とを電気的に遮断すると共に、前記第２のスイッチ回路が、前記同期検波コンパレーターの出力と前記振動子とを電気的に接続する期間と前記振動子に所与の設定電圧を供給する期間とを前記スイッチ制御信号に基づいて交互に切り替える。
【００２０】
本態様においては、振動子に励振される駆動振動及び測定すべき物理量に基づいて振動子から出力される検出信号を同期検波した出力信号を用いて物理量を測定するのに際して、同期検波の参照信号を生成する同期検波コンパレーターが設けられる。そして、この同期検波コンパレーターにより、発振ループ内の信号に基づいて上記の参照信号を生成するようにすると共に、発振起動時には、発振ループ内の信号に基づいて所与の設定電圧と同期検波コンパレーターの出力とを切り替えながら振動子に駆動振動を励振するようにしている。これにより、同期検波処理に必要な同期検波コンパレーターを、発振起動の高速化の手段として兼用でき、同期検波処理と発振起動の高速化とを実現させることができる。更に、発振起動時には同期検波コンパレーターとスイッチ回路とにより、同期検波コンパレーターの出力側で振動子にエネルギーが注入され、そのエネルギーが、発振ループ内の他のアナログ回路に供給されることなく振動子にのみ供給されることになるため、確実に振動子の発振を開始させることができるようになる。更に、このエネルギーは、他のアナログ回路にとってはノイズ成分であるため、本態様のような構成とすることでアナログ回路の誤動作や無駄な電力消費を抑えることができるようになる。
【００２１】
（５）本発明の他の態様では、前記発振検出器により前記発振ループ内の発振が検出された発振定常状態において、前記スイッチ制御信号に基づいて前記同期検波コンパレーターの出力を前記参照信号として出力すると共に、前記第１のスイッチ回路が、前記スイッチ制御信号に基づいて前記コンパレーターの出力と前記振動子とを電気的に接続する。
【００２２】
本態様によれば、上記の効果に加えて、発振定常状態においては同期検波コンパレーターの出力と振動子とを継続的に接続することで、簡素な構成で、発振定常状態を継続させることができるようになる。
【００２３】
（６）本発明の他の態様では、前記コンパレーターの出力の極性と前記同期検波コンパレーターの出力の極性とが同一である。
【００２４】
本態様によれば、上記の効果に加えて、例えば発振ループを切り替えたとしても、極性を反転させる回路を付加する必要が無くなり、回路規模の増大を抑えることができるようになる。
【００２５】
（７）本発明の他の態様では、前記設定電圧が、前記同期検波コンパレーターの高電位側電圧と前記同期検波コンパレーターの低電位側電圧との間の電圧である。
【００２６】
本態様によれば、発振起動時において発振ループ内の信号の振幅が小さくて同期検波コンパレーターの出力が高電位側電圧側又は低電位側電圧側で固定された場合であっても、温度条件、電源条件、プロセス条件の変動にかかわらず、発振起動時において同期検波コンパレーターの出力が固定されることはなく、確実に振動子の発振を開始させることができるようになる。
【００２７】
（８）本発明の他の態様では、前記コンパレーターが、前記発振ループ内の発振振幅を前記振動子に駆動振動を励振するゲインコントロールアンプである。
【００２８】
本態様によれば、コンパレーターが発振ループを構成する場合に、発振ループ内の発信振幅制御を行うことができ、上記の効果に加えて、発振定常状態の継続が容易になる。
【００２９】
（９）本発明の他の態様では、前記信号生成回路が、前記発振駆動装置のパワーオンリセットの開始タイミングを基準とした所定の期間だけ、所与の周波数を有する前記スイッチ制御信号を生成する。
【００３０】
本態様によれば、所定の期間の開始タイミングを特定するために、発振ループ内で発振振幅を制御するために必要な回路を流用するか、或いは発振ループ内のレベルを検出する回路自体を省略できるので、回路規模の増大を抑えることができる。所定の期間の開始タイミングを明確にできると、ユーザーの使い勝手を向上させることが可能となる。更に、例えば開始タイミングを基準に所与の基準クロックをカウントすることで所定期間の長さを定めることができるので、例えば発振振幅を検出する回路を省略でき、回路規模を縮小させることもできるようになる。
【００３１】
（１０）本発明の他の態様では、前記所定期間の終了タイミングが、前記発振ループ内の信号が所定の閾値レベルを超えたことが検出されたタイミング、又は前記所定期間の開始タイミングを基準に所定のカウント数をカウントしたことが検出されたタイミングである。
【００３２】
本態様によれば、所定の期間の終了タイミングを特定するために、発振ループ内で発振振幅を制御するために必要な回路を流用するか、或いは発振ループ内のレベルを検出する回路自体を省略できるので、回路規模の増大を抑えることができる。
【００３３】
（１１）本発明の他の態様では、前記信号発生回路が、パワーオンリセット信号を生成するパワーオンリセット回路と、所定の期間内に前記パワーオンリセット信号に基づいて１又は複数のパルスを発生させるパルス発生回路とを含み、前記パルス発生回路が、各ディレイユニットが、入力信号に基づいてパルスを発生させる複数のディレイユニットを有し、各ディレイユニットが発生したパルスの論理和演算結果を出力し、前記パワーオンリセット信号の変化タイミングを基準に、前記発振ループ内の信号が所定の閾値レベルを超えたことを示す検出結果信号の変化タイミングまでの期間に、前記所与の周波数の信号を出力する。
【００３４】
本態様によれば、信号発生回路の構成を簡素化できるようになる。
【００３５】
（１２）本発明の他の態様では、振動子に励振される駆動振動及び測定すべき物理量に基づいて前記振動子から出力される検出信号に対応した物理量を測定するための物理量測定装置が、振動子と、前記振動子に駆動振動を励振する上記のいずれか記載の発振駆動装置と、前記検出信号に基づいて前記物理量に対応した出力信号を検出する検出装置とを含み、前記検出装置が、前記発振ループ内の信号に基づいて同期検波の参照信号を生成する同期検波コンパレーターの出力に基づき、前記検出信号を同期検波する同期検波器を含む。
【００３６】
本態様によれば、確実に発振でき、発振起動時間を短縮できる発振駆動装置を用いた物理量測定装置を提供できるようになる。
【００３７】
（１３）本発明の他の態様では、前記検出装置が、前記同期検波コンパレーターの出力と前記検出信号との位相を調整するための移相器を含む。
【００３８】
本態様によれば、微少な検出信号の検出処理中の位相変化に応じて位相調整を行うことができるので、その結果として、高精度な位相調整と回路規模増大の防止とを両立させることができる。
【００３９】
（１４）本発明の他の態様では、電子機器が、上記のいずれか記載の物理量測定装置を含む。
【００４０】
本態様によれば、確実に発振でき、発振起動時間を短縮できる物理量測定装置を含む電子機器を提供できるようになる。これにより、物理量の測定結果を用いて所与の処理を行う電子機器の小型化及び低消費電力化に寄与できるようになる。
【図面の簡単な説明】
【００４１】
【図１】実施形態１における発振駆動回路の構成例の回路ブロック図。
【図２】実施形態１における発振駆動回路の動作例を模式的に示す図。
【図３】図１の発振駆動回路の構成例の回路図。
【図４】図４（Ａ）、図４（Ｂ）は、ＧＣＡの構成例の回路図。
【図５】図１のインパルス発生制御回路の構成例のブロック図。
【図６】図５のパワーオンリセット回路の動作説明図。
【図７】図７（Ａ）〜図７（Ｄ）は、図５のパルス発生回路の説明図。
【図８】実施形態２における発振駆動回路の構成例のブロック図。
【図９】実施形態２における発振駆動回路の動作例を模式的に示す図。
【図１０】図８の発振駆動回路の構成例の回路図。
【図１１】図８のコンパレーターの構成例の回路図。
【図１２】図８のコンパレーターの他の構成例の回路図。
【図１３】図８のコンパレーターの更に別の構成例の回路図。
【図１４】図１４（Ａ）は図１３のアナログ制御ロジック部の構成例の回路図。図１４（Ｂ）は図１４（Ａ）のアナログ制御ロジック部の動作例のタイミング図。
【図１５】図１３の出力回路部の構成例を示す図。
【図１６】図８のインパルス発生制御回路の構成例の回路図。
【図１７】図１６のスイッチ制御信号生成回路の動作例のタイミング図。
【図１８】実施形態１又は実施形態２における発振駆動回路が適用された振動型ジャイロセンサーの構成例のブロック図。
【発明を実施するための形態】
【００４２】
以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の課題を解決する手段として必須のものであるとは限らない。
【００４３】
〔実施形態１〕
１．  発振駆動装置
図１に、本発明に係る実施形態１における発振駆動装置としての発振駆動回路の構成例のブロック図を示す。実施形態１における発振駆動回路は、振動子に励振される駆動振動及び測定すべき物理量に基づいて振動子から出力される検出信号を同期検波した出力信号を用いて物理量を測定するのに用いられる。
【００４４】
発振駆動回路１０には、第１及び第２の接続端子ＴＭ１、ＴＭ２（電極、パッド）が設けられ、発振駆動回路１０の外部において、第１及び第２の接続端子の間に振動子１２が挿入されている。振動子１２には、励振手段１４が取り付けられており、この励振手段１４が発振駆動回路１０に対して接続され、発振ループを構成している。
【００４５】
このような発振駆動回路１０では、まず、発振駆動回路１０内の駆動器の利得（ゲイン）が大きい状態（ゲインが１より大きい状態）で発振スタートする。この時点では、駆動器への入力は雑音のみである。この雑音は、目的とする駆動振動の固有共振周波数を含む幅広い周波数の波動を含む。この雑音を、振動子１２に入力する。
【００４６】
振動子１２は、例えば後述するような圧電性単結晶からなる。振動子１２の周波数フィルター作用によって、目的とする固有共振周波数の波動を多く含む信号が出力され、この信号が駆動器に入力される。発振ループ内でこうした操作が繰り返されることによって、目的とする固有共振周波数の信号の割合が高くなり、駆動器への入力信号の振幅が大きくなる。
【００４７】
発振定常状態においては、例えば、振動子１２からの出力電流を電流電圧変換器３０により電圧値に変換し、この電圧値に基づいてＡＧＣ（Auto Gain Control）回路（広義にはゲイン制御回路）４０によって発振ループ内の発振振幅を制御する。これによって、発振ループを信号が１周する間の利得（ループゲイン）が１となり、この状態で振動子１２が安定発振する。
【００４８】
振動子の安定発振は、物理量の測定に必要不可欠である。なぜなら、振動子において発振している駆動信号の振幅が一定でないと、振動子から出力されるべき出力信号の値も一定とならず、正確な測定を行うことができないからである。
【００４９】
また、振動子及び発振駆動回路を含むシステムの低消費電力化には、振動子の発振起動の高速化が必要不可欠である。なぜなら、迅速に安定発振を得ることで、必要なときにのみ発振を起動させることができるようになり、電力を消費する動作期間を短くできるからである。
【００５０】
実施形態１では、発振駆動回路１０において、駆動器としてゲインコントロールアンプ（Gain Control Amplifier:以下、ＧＣＡ）２０が設けられる。ＧＣＡ２０は、ＡＧＣ回路４０によってゲインが制御されるが、コンパレーターとして機能することができる。
【００５１】
より具体的には、発振駆動回路１０は、発振ループ内に設けられたＧＣＡ２０と第１のスイッチ回路ＳＷ１とを含む。発振駆動回路１０は、更に、信号生成回路としてのインパルス発生制御回路４８を含み、インパルス発生制御回路４８が所与の周波数のスイッチ制御信号（図１では、スイッチ制御信号ＳＷＣＴＬ及びＸＳＷＣＴＬ）を生成し、このスイッチ制御信号（スイッチ制御信号ＳＷＣＴＬ、ＸＳＷＣＴＬ）により第１のスイッチ回路ＳＷ１がスイッチ制御される。スイッチ制御信号ＸＳＷＣＴＬは、スイッチ制御信号ＳＷＣＴＬの論理反転信号である。
【００５２】
第１のスイッチ回路ＳＷ１は、スイッチ制御信号ＳＷＣＴＬに基づいて、振動子１２をＧＣＡ２０の出力に電気的に接続したり、振動子１２に所与の設定電圧Ｖｘを印加したりする。第１のスイッチ回路ＳＷ１は、例えばスイッチ素子ＳＷａ、ＳＷｂを含むことができ、スイッチ素子ＳＷａはスイッチ制御信号ＳＷＣＴＬに基づきＧＣＡ２０の出力と振動子１２とを電気的に接続したり遮断したりすることができ、スイッチ素子ＳＷｂはスイッチ制御信号ＸＳＷＣＴＬに基づき振動子１２に設定電圧Ｖｘを印加したり印加しなかったりすることができる。このような第１のスイッチ回路ＳＷ１の構成は、図１に示す構成に限定されるものではない。
【００５３】
なお、設定電圧Ｖｘは、コンパレーターとして機能するＧＶＡ２０の高電位側電圧と低電位側電圧との間の電圧であることが望ましく、例えばＧＶＡ２０の高電位側電圧と低電位側電圧との間の中間電圧とすることができる。こうすることで、発振起動時において発振ループ内の信号の振幅が小さくてＧＣＡ２０の出力がＨ側（高電位側電圧側）又はＬ側（低電位側電圧側）で固定された場合であっても、発振起動時においてＧＣＡ２０の出力が固定されることはなく、確実に振動子１２の発振を開始させることができるようになる。また、ＧＶＡ２０の高電位側電圧と低電位側電圧との間の中間電圧とすることで、設定電圧Ｖｘを簡素な構成の回路で生成できるようになる。なお、設定電圧Ｖｘは、固定電圧でなくてもよく、例えば所与の周波数で、ＧＶＡ２０の高電位側電圧と低電位側電圧との間を変化する電圧であってもよい。
【００５４】
このような発振駆動回路１０は、第１のスイッチ回路ＳＷ１により振動子１２にＧＣＡ２０の出力を接続したり振動子１２に所与の設定電圧Ｖｘを印加したりすることで振動子１２に駆動振動を励振した後に、振動子１２とＧＣＡ２０とにより形成される発振ループ内の発振振幅を制御して振動子１２に駆動振動を励振する。
【００５５】
一般的に、発振ループ内では、発振ループ内のホワイトノイズのうち振動子１２がその共振周波数のみを通す。その結果、共振周波数の信号成分のみが増幅されて発振が開始される。即ち、一般的な発振回路では、発振ループ内の真性雑音（特にホワイトノイズ）から振動子１２の共振周波数成分のみを増幅させて発振を開始させる。ところが、真性雑音は、温度条件、電源条件、プロセス条件の変動によって大きく変化する。従って、発振を開始して、発振が定常状態になるまでの時間もまた、温度条件、電源条件、プロセス条件の変動に大きく変化することになる。
【００５６】
これに対し、実施形態１によれば、発振起動時にはＧＣＡ２０と第１のスイッチ回路ＳＷ１とにより振動子１２にエネルギーが注入されるため、発振起動時において発振ループ内の信号の振幅が小さくてＧＣＡ２０の出力がＨ側（高電位側電圧側）又はＬ側（低電位側電圧側）で固定された場合であっても、温度条件、電源条件、プロセス条件の変動にかかわらず、発振起動時においてＧＣＡ２０の出力が固定されることはなく、確実に振動子１２の発振を開始させることができる上に、発振を開始して発振が定常状態になるまでの時間を確実に短縮させることができるようになる。
【００５７】
更に、発振駆動回路１０では、第１のスイッチ回路ＳＷ１が発振ループ内においてＧＣＡ２０の出力側に設けられ、振動子１２の一端と電気的に接続されるように設けられる。こうすることで、第１のスイッチ回路ＳＷ１によって切り替えられた信号が、発振ループ内の他のアナログ回路に供給されることなく振動子１２にのみ供給されることになる。第１のスイッチ回路ＳＷ１によって切り替えられた信号は他のアナログ回路にとってはノイズ成分であるため、上記のような構成とすることでアナログ回路の誤動作や無駄な電力消費を抑えることができるようになる。
【００５８】
更にまた、発振駆動回路１０には、ＧＣＡ２０と並列にコンパレーター５０（同期検波コンパレーター）が設けられている。コンパレーター５０には、ＧＣＡ２０の入力が接続されており、発振駆動回路１０は、コンパレーター５０の出力信号ＳＤＥＴを、同期検波の参照信号としての同期検波用クロックとして出力することができる。
【００５９】
このような発振駆動回路１０において、ＡＧＣ回路４０は、全波整流器４２と、スタートアップ比較判定回路としての発振検出器４４と、駆動電流比較判定回路としての積分器４６とを含む。全波整流器４２は、電流電圧変換器３０によって変換された電圧値を直流信号としての電圧値に変換する。発振検出器４４は、全波整流器４２によって変換された電圧値に基づいて、振動子１２を含む発振ループが発振状態か否かを検出し、その検出結果に対応した検出信号ＯＤＥＴをインパルス発生制御回路４８に出力する。例えば発振検出器４４は、全波整流器４２によって変換された電圧値と所与の基準電圧値とを比較し、発振検出器４４の比較結果に基づいてインパルス発生制御回路４８がスイッチ制御信号ＳＷＣＴＬ、ＸＳＷＣＴＬを生成する。また、積分器４６は、全波整流器４２によって変換された電圧値の積分結果に基づいて、ＧＣＡ２０による発振ループ内の発振制御を行うための制御信号ＶＣＴＬを生成する。例えば、積分器４６は、全波整流器４２によって変換された電圧値を積分して直流成分のレベルを求め、該レベルと所与の基準信号レベルとを比較し、その比較結果に基づいて制御信号ＶＣＴＬを生成する。例えばＧＣＡ２０の出力段（最終段）の回路（出力回路）の高電位側電源電圧は、制御信号ＶＣＴＬに基づいて制御されるようになっており、ＧＣＡ２０は、制御信号ＶＣＴＬに基づいてその出力レベルが制御されるようになっている。
【００６０】
インパルス発生制御回路４８は、上記のように、発振検出器４４の検出結果に基づいてスイッチ制御信号ＳＷＣＴＬ、ＸＳＷＣＴＬを生成する。スイッチ制御信号ＳＷＣＴＬ、ＸＳＷＣＴＬによる第１のスイッチ回路ＳＷ１のスイッチ制御は、発振ループ内に高い周波数の信号を与える。このため、振動子１２には、高い周波数の信号が起動信号として供給されることになる。
【００６１】
理想的なインパルス信号は、すべての周波数成分を有する信号であるため、発振ループ内の起動の種となる周波数成分を必ず有している。従って、インパルス信号を発振ループ内に与えると振動子１２の共振周波数に一致する成分によりエネルギーが確実に注入されるが、理想的なインパルス信号を生成することは困難である。そこで実施形態１では、上述のようなスイッチ制御を行うことで生成される高い周波数の信号を擬似的なインパルス信号として発生させ、振動子１２の起動を確実、かつ、スムーズに行い、発振起動時間を短縮させる。
【００６２】
図２に、実施形態１における発振駆動回路１０の動作例を模式的に示す。図２は、発振起動過程における発振ループ内の信号と、発振定常状態における発振ループ内の信号とを模式的に表す。
【００６３】
発振起動過程は、図１の発振検出器４４によって発振ループ内の発振が検出されない状態である。発振定常状態は、図１の発振検出器４４によって発振ループ内の発振が検出された状態である。
【００６４】
発振起動時には、上記のように、発振ループ内の起動の種を基に信号の発振動作が開始される。このとき、ＧＣＡ２０に入力された信号の振幅が十分でなく、この信号の振幅がＧＣＡ２０の閾値電圧付近のとき、ＧＣＡ２０の出力は、ＧＣＡ２０の高電位側電源電圧ＶＨとなったり、ＧＣＡ２０の低電位側電源電圧ＶＬとなったりして、このままでは、発振起動時においてＧＣＡ２０の出力がどちらかの電圧に固定されることがある。
【００６５】
そこで、実施形態１では、ＧＣＡ２０の高電位側電源電圧ＶＨと低電位側電源電圧ＶＬとの間の設定電圧Ｖｘを用意し、発振起動過程において、ＧＣＡ２０の出力を周期的に設定電圧Ｖｘに切り替えて振動子１２に与えるようにしている。これは、スイッチ制御信号ＳＷＣＴＬ、ＸＳＷＣＴＬによる第１のスイッチ回路ＳＷ１のスイッチ制御により実現され、第１のスイッチ回路ＳＷ１は、発振検出器４４により発振ループ内の発振が検出されない発振起動過程において、ＧＣＡ２０の出力と振動子１２とを電気的に接続する期間と振動子１２に所与の設定電圧Ｖｘを供給する期間とをスイッチ制御信号ＳＷＣＴＬ、ＸＳＷＣＴＬに基づいて交互に切り替えることができる。
【００６６】
その後、発振定常状態になると、スイッチ制御信号ＳＷＣＴＬにより、第１のスイッチ回路ＳＷ１がＧＣＡ２０の出力と振動子１２とを電気的に接続し続ける。従って、ＧＣＡ２０により発振ループ内のゲインが制御された状態で発振状態が継続されることになる。
【００６７】
図２では、発振起動過程において、例えば、従来であればＧＣＡ２０の出力が高電位側電源電圧ＶＨに固定されてしまう場合であっても高電位側電源電圧ＶＨと設定電圧Ｖｘとが周期的に振動子１２に与えられる。また、例えば、従来であればＧＣＡ２０の出力が低電位側電源電圧ＶＬに固定される場合であっても低電位側電源電圧ＶＬと設定電圧Ｖｘとが周期的に振動子１２に与えられる。
【００６８】
このように、従来であればＧＣＡ２０の出力がどちらかの電圧に固定されるようなケースであっても、振動子１２に強制的にパルスが与えられることになり、確実に振動子１２の発振起動を実現させることができる。しかも、発振起動過程において、ＧＣＡ２０の高電位側電源電圧ＶＨと低電位側電源電圧ＶＬにより発振ループ内にエネルギーが注入されるため、発振起動時間を短縮させることができるようになる。
【００６９】
次に、以上のような発振駆動回路１０を構成する各部の詳細な構成例について説明する。
【００７０】
１．１  具体的な構成例
図３に、図１の発振駆動回路１０の構成例の回路図を示す。図３において、図１と同一部分には同一符号を付し、適宜説明を省略する。
【００７１】
１．１．１  ＡＧＣ回路の構成例
上記のように、ＡＧＣ回路４０は、全波整流器４２、発振検出器４４、積分器４６を含む。
【００７２】
電流電圧変換器３０は、オペアンプＯＰ１、帰還キャパシタＣ１及び帰還抵抗Ｒ１を含む。オペアンプＯＰ１の非反転入力端子（＋）には、所与の基準電圧ＶＲ０が供給され、反転入力端子（−）には第１の接続端子ＴＭ１が電気的に接続される。
【００７３】
全波整流器４２は、オペアンプＯＰ２、ＯＰ３、抵抗Ｒ２、Ｒ３を含む。オペアンプＯＰ２、抵抗Ｒ２、Ｒ３は、反転回路として機能する。またオペアンプＯＰ３は、電流電圧変換器３０の出力電圧と基準電圧ＶＲ０とを比較するコンパレーターとして機能する。全波整流器４２は、オペアンプＯＰ２の出力側に設けられるスイッチ素子と、全波整流器４２の入力と出力とをバイパスするスイッチ素子とを含む。両スイッチ素子は、オペアンプＯＰ３の出力信号に基づいて排他的にオンオフ制御される。
【００７４】
発振検出器４４は、ローパスフィルター（Low Pass Filter：以下、ＬＰＦ）と、オペアンプＯＰ４を含む。ＬＰＦは、抵抗Ｒ４、キャパシタＣ２を含む。抵抗Ｒ４は、ＬＰＦの入力と出力との間に直列に挿入される。キャパシタＣ２の一端は、ＬＰＦの出力ノードに電気的に接続される。キャパシタＣ２の他端には、基準電圧ＶＲ１が供給される。このＬＰＦのカットオフ周波数は１／（２π×Ｃ２×Ｒ４）である。オペアンプＯＰ４の反転入力端子に、ＬＰＦの出力ノードが接続される。オペアンプＯＰ４の出力と非反転入力端子との間に、抵抗Ｒ５が帰還抵抗として挿入される。オペアンプＯＰ４の非反転入力端子には、抵抗Ｒ６を介して基準電圧ＶＲ１が供給される。オペアンプＯＰ４の出力信号が、検出信号ＯＤＥＴとして出力される。
【００７５】
積分器４６は、オペアンプＯＰ５、抵抗Ｒ７、Ｒ８、キャパシタＣ３を含む。キャパシタＣ３は、オペアンプＯＰ５の帰還キャパシタとして接続される。抵抗Ｒ８は、オペアンプＯＰ５の帰還抵抗として挿入される。抵抗Ｒ７は、オペアンプＯＰ５の反転入力端子と全波整流器４２の出力ノードとの間に挿入される。積分器４６では、抵抗Ｒ７、Ｒ８により入力電圧オフセットや入力電流オフセットの影響を低減し、ゲイン調整が行われる。オペアンプＯＰ５の非反転入力端子には、基準電圧ＶＲ２が供給されている。積分器４６のキャパシタＣ３、抵抗Ｒ８によりＬＰＦの機能を備え、カットオフ周波数は１／（２π×Ｃ３×Ｒ８）である。オペアンプＯＰ５の出力信号が、制御信号ＶＣＴＬとしてＧＣＡ２０に供給される。
【００７６】
ここで、発振起動過程において振動子１２に流れる電流をＩｄ、発振定常状態において振動子１２に流れる電流をＩｄ´とする。電流電圧変換器３０によって平滑化されることを考慮すると、基準電圧ＶＲ２は、次式のように表すことができる。
ＶＲ２＝（Ｉｄ×Ｒ１×２／π）＋ＶＲ０      ・・・（１）
【００７７】
上式において、Ｒ１は、電流電圧変換器３０の帰還抵抗の抵抗値を意味する。同様に、基準電圧ＶＲ１は、次式のように表すことができる。
ＶＲ１＝（Ｉｄ´×Ｒ１×２／π）＋ＶＲ０    ・・・（２）
【００７８】
Ｉｄ´＜Ｉｄであるため、ＶＲ２＞ＶＲ１である。また、基準電圧ＶＲ０との関係で、以下の関係を有することが好ましい。
ＶＲ０＜ＶＲ１＜ＶＲ２                      ・・・（３）
【００７９】
１．１．２  ＧＣＡの構成例
図４（Ａ）、図４（Ｂ）に、図３のＧＣＡ２０の構成例の回路図を示す。図４（Ａ）は、ＧＣＡ２０を、Ｐ型差動増幅器を用いて構成した場合の構成例を表し、図４（Ｂ）は、ＧＣＡ２０を、Ｎ型差動増幅器を用いて構成した場合の構成例を表す。
【００８０】
図４（Ａ）では、電流源で発生した電流Ｉ０が、２つのカレントミラー回路によってＰ型差動増幅器の動作電流Ｉ０´として供給されている。Ｐ型差動増幅器のＰ型差動トランジスター対の一方のゲートには、入力信号ＩＮとして電流電圧変換器３０の出力ノードの電圧が供給される。Ｐ型差動増幅器のＰ型差動トランジスター対の他方のゲートには、基準電圧ＶＲ０が供給される。Ｐ型差動増幅器の出力電圧は、出力バッファに供給される。出力バッファの出力信号は、第１のスイッチ回路ＳＷ１の一端に供給される。
【００８１】
ここで、上記の２つのカレントミラー回路及びＰ型差動増幅器は、高電位側電源電圧が電圧ＶＤＤであり、低電位側電源電圧が電圧ＡＧＮＤである。一方、出力バッファは、Ｐ型出力トランジスター及びＮ型出力トランジスターにより構成されるインバーター回路である。この出力バッファのＮ型トランジスターのソースには電圧ＡＧＮＤが供給され、Ｐ型トランジスターのソースに、ＡＧＣ回路４０からの制御信号ＶＣＴＬが供給される。
【００８２】
また図４（Ｂ）では、電流源で発生した電流Ｉ１が、２つのカレントミラー回路によってＮ型差動増幅器の動作電流Ｉ１´として供給されている。Ｎ型差動増幅器のＮ型差動トランジスター対の一方のゲートには、入力信号ＩＮとして電流電圧変換器３０の出力ノードの電圧が供給される。Ｎ型差動増幅器のＮ型差動トランジスター対の他方のゲートには、基準電圧ＶＲ０が供給される。Ｎ型差動増幅器の出力電圧は、出力バッファに供給される。出力バッファの出力信号は、第１のスイッチ回路ＳＷ１のスイッチ素子ＳＷａの一端に供給される。
【００８３】
ここで、上記の２つのカレントミラー回路及びＮ型差動増幅器は、高電位側電源電圧が電圧ＶＤＤであり、低電位側電源電圧が電圧ＡＧＮＤである。一方、出力バッファは、Ｐ型出力トランジスター及びＮ型出力トランジスターにより構成されるインバーター回路である。この出力バッファのＮ型トランジスターのソースには電圧ＡＧＮＤが供給され、Ｐ型トランジスターのソースに、ＡＧＣ回路４０からの制御信号ＶＣＴＬが供給される。従って、制御信号ＶＣＴＬを変化させることで、出力バッファの出力電圧を変化させることができる。
【００８４】
また、図４（Ａ）、図４（Ｂ）において出力バッファのＰ型出力トランジスターの基板電位として制御信号ＶＣＴＬを与えることで基板バイアス効果を防止することができる。
【００８５】
１．１．３  インパルス発生制御回路の構成例
図５に、図１のインパルス発生制御回路４８の構成例のブロック図を示す。
【００８６】
インパルス発生制御回路４８は、パワーオンリセット回路２００、パルス発生回路２１０、スイッチ制御信号生成回路２２０を含む。インパルス発生制御回路４８には、発振検出器４４からの検出信号ＯＤＥＴが入力され、検出信号ＯＤＥＴにより出力制御されるスイッチ制御信号ＳＷＣＴＬ、ＸＳＷＣＴＬを出力する。
【００８７】
パワーオンリセット回路２００は、パワーオンリセット信号ＰＯＲを生成する。このパワーオンリセット信号ＰＯＲに基づいて、パルス発生回路２１０は、パルス信号ＰＬＳＡを出力する。
【００８８】
図６に、図５のパワーオンリセット回路２００の動作説明図を示す。
【００８９】
パワーオンリセット回路２００は、電源投入直後から電源電圧の高電位側が電圧ＶＤＤに達するまでの過程において、該電源電圧が所与の閾値レベルに達したときにアクティブとなるようにパワーオンリセット信号ＰＯＲを生成する。このようなパワーオンリセット回路２００の構成としては、公知の回路を採用できる。
【００９０】
パルス発生回路２１０は、所定の期間内に、パワーオンリセット回路２００からのパワーオンリセット信号ＰＯＲに基づいて１又は複数のパルスを有するパルス信号ＰＬＳＡを生成する。このとき、パルス発生回路２１０は、上記の期間だけＨレベルとなるディレイ信号ＤＬＹを出力できる。
【００９１】
図７（Ａ）〜図７（Ｄ）に、図５のパルス発生回路２１０の説明図を示す。図７（Ａ）は、図５のパルス発生回路２１０の構成例のブロック図を表す。図７（Ｂ）は、図７（Ａ）のディレイユニットの構成例の回路図を表す。図７（Ｃ）は、図７（Ｂ）のディレイユニットのタイミングの一例を表す。図７（Ｄ）は、図７（Ａ）のパルス発生回路２１０の動作例のタイミング図を表す。
【００９２】
図７（Ａ）に示すように、パルス発生回路２１０は、複数のディレイユニットを有する。各ディレイユニットは、入力信号に基づいて１つのパルスを発生させる。初段のディレイユニットには、パワーオンリセット信号ＰＯＲが入力される。各ディレイユニットにおいて生成されたパルス同士は論理和演算されて、パルス信号ＰＬＳＡとして出力される。
【００９３】
図７（Ｂ）、図７（Ｃ）に示すように、ディレイユニットは、入力信号ＩＮをインバーター列で遅延させて、次段のディレイユニットの入力となる出力信号ＯＵＴを生成する。各ディレイユニットが出力するパルス信号ＰＬＳは、インバーター列のうち初段のインバーター回路の入力と出力とにより生成され、例えば入力信号ＩＮの立ち下がりエッジ検出パルスとして出力される。このような各ディレイユニットのパルス信号ＰＬＳ同士を論理和演算することで、パルス信号ＰＬＳＡが生成される。出力信号ＯＵＴは、入力信号ＩＮの立ち下がりエッジを基準に、インバーター列による遅延時間だけ遅れて立ち下がる。
【００９４】
図７（Ｂ）、図７（Ｃ）に示すようなディレイユニットの論理和演算をすることで、図７（Ｄ）に示すようにパワーオンリセット信号ＰＯＲの立ち下がりエッジを基準に開始される所定期間内に、ディレイユニット数のパルスを有するパルス信号ＰＬＳＡが生成される。
【００９５】
図５に戻って説明を続ける。図５のスイッチ制御信号生成回路２２０には、発振検出器４４からの検出信号ＯＤＥＴ及びパルス信号ＰＬＳＡが入力される。スイッチ制御信号生成回路２２０は、検出信号ＯＤＥＴ及びパルス信号ＰＬＳＡに基づいて、所定期間内に１又は複数のパルスを有するスイッチ制御信号ＳＷＣＴＬ、ＸＳＷＣＴＬを生成する。より具体的には、スイッチ制御信号生成回路２２０は、パルス信号ＰＬＳＡを検出信号ＯＤＥＴにより出力マスク制御することで、スイッチ制御信号ＳＷＣＴＬとその論理反転信号であるスイッチ制御信号ＸＳＷＣＴＬを生成する。
【００９６】
以上のような構成により、インパルス発生制御回路４８は、パワーオンリセット信号ＰＯＲの立ち下がりエッジ（変化タイミング）を基準に、発振ループ内の信号が所定の閾値レベルを超えたことを示す検出信号ＯＤＥＴの立ち下がりエッジ（変化タイミング）までの期間に、１又は複数のパルスを有するスイッチ制御信号ＳＷＣＴＬ、ＸＳＷＣＴＬ（所与の周波数の信号）を出力することができる。
【００９７】
このように開始タイミングを明確にすることで、ユーザーの使い勝手を向上させることが可能となる。また、例えば開始タイミングを基準に所与の基準クロックをカウントすることで所定期間の長さを定めることができるので、例えば発振振幅を検出する発振検出器４４を省略でき、回路規模を縮小させることもできるようになる。
【００９８】
なお、インパルス発生制御回路４８は、図５に示す構成に限定されるものではない。例えば、図５、図７（Ａ）、図７（Ｂ）では、ディレイユニット数のパルスを固定的に発生させるものとして説明したが、本発明はこれに限定されるものではない。パワーオンリセット信号ＰＯＲの変化タイミングを基準に、発振回路の出力のクロック数をカウントし、所定のカウント値になるまでの期間に、発振回路の出力をスイッチ制御信号ＳＷＣＴＬ、ＸＳＷＣＴＬとして出力させるようにしてもよい。この場合、インパルス発生制御回路４８がパルス状のスイッチ制御信号ＳＷＣＴＬ、ＸＳＷＣＴＬを出力する所定期間の終了タイミングが、該所定期間の開始タイミングを基準に所定のカウント数をカウントしたことが検出されたタイミングとなる。
【００９９】
〔実施形態２〕
なお、本発明に係る発振駆動装置は、実施形態１の構成に限定されるものではない。本発明に係る実施形態２における発振駆動装置は、発振起動過程においてＧＣＡ２０の出力を、適宜、設定電圧Ｖｘに切り替えるのではなく、発振起動過程においてコンパレーター５０の出力を用いて発振起動を行い、かつ、コンパレーター５０の出力を、適宜、設定電圧Ｖｘに切り替え、発振定常状態においてＧＣＡ２０による発振振幅制御を行うようにしている。
【０１００】
２．  発振駆動装置
図８に、本発明に係る実施形態２における発振駆動装置としての発振駆動回路の構成例のブロック図を示す。図８において、図１と同一部分には同一符号を付し、適宜説明を省略する。
【０１０１】
実施形態２における発振駆動回路３００が実施形態１における発振駆動回路１０と異なる点は、第１のスイッチ回路ＳＷ１に代えてＧＣＡ２０の出力にスイッチ素子ＳＷｃ（広義には第１のスイッチ回路）が設けられ、コンパレーター５０の出力に第２のスイッチ回路ＳＷ２及びスイッチ素子ＳＷｄが設けられる点と、インパルス発生制御回路４８に代えてインパルス発生制御回路３１０が設けられる点である。
【０１０２】
スイッチ素子ＳＷｄは、ＧＣＡ２０の出力と第２の接続端子ＴＭ２との間に挿入され、発振検出器４４からの検出信号ＯＤＥＴに基づいてオンオフ制御される。スイッチ素子ＳＷｅは、コンパレーター５０の出力に接続され、発振検出器４４からの検出信号ＯＤＥＴに基づいてオンオフ制御される。このコンパレーター５０の出力信号ＳＤＥＴが、同期検波の参照信号としての同期検波用クロックとなる。スイッチ素子ＳＷｃ、ＳＷｄは、同じようにオンオフ制御され、スイッチ素子ＳＷｃが導通状態のときはスイッチ素子ＳＷｄが導通状態に設定され、スイッチ素子ＳＷｃが非導通状態のときはスイッチ素子ＳＷｄが非導通状態に設定される。
【０１０３】
これに対して、第２のスイッチ回路ＳＷ２は、コンパレーター５０の出力と第２の接続端子ＴＭ２との間に挿入される。第２のスイッチ回路ＳＷ２は、スイッチ素子ＳＷｅ、ＳＷｆを含む。スイッチ素子ＳＷｅは、インパルス発生制御回路３１０からのスイッチ制御信号ＳＷＣＴＬ１に基づきコンパレーター５０の出力と振動子１２とを電気的に接続したり遮断したりすることができる。スイッチ素子ＳＷｆは、インパルス発生制御回路３１０からのスイッチ制御信号ＳＷＣＴＬ２に基づき振動子１２に設定電圧Ｖｘを印加したり印加しなかったりすることができる。このような第２のスイッチ回路ＳＷ２の構成は、図８に示す構成に限定されるものではない。
【０１０４】
実施形態２においても、設定電圧Ｖｘは、コンパレーター５０の高電位側電圧と低電位側電圧との間の電圧であることが望ましく、例えばコンパレーター５０の高電位側電圧と低電位側電圧との間の中間電圧とすることができる。こうすることで、発振起動時において発振ループ内の信号の振幅が小さくてコンパレーター５０の出力がＨ側（高電位側電圧側）又はＬ側（低電位側電圧側）で固定された場合であっても、発振起動時においてコンパレーター５０の出力が固定されることはなく、確実に振動子１２の発振を開始させることができるようになる。また、設定電圧Ｖｘは、固定電圧でなくてもよく、例えば所与の周波数で、コンパレーター５０の高電位側電圧と低電位側電圧との間を変化する電圧であってもよい。
【０１０５】
インパルス発生制御回路３１０は、発振検出器４４の検出結果に基づいてスイッチ制御信号ＳＷＣＴＬ１、ＳＷＣＴＬ２を生成する。ここで、スイッチ制御信号ＳＷＣＴＬ１、ＳＷＣＴＬ２による第２のスイッチ回路ＳＷ２のスイッチ制御は、発振ループ内に高い周波数の信号を与える。このため、振動子１２には、高い周波数の信号が起動信号として供給されることになる。
【０１０６】
このような発振駆動回路３００は、発振起動過程において、検出信号ＯＤＥＴによりスイッチ素子ＳＷｃ、ＳＷｄが非導通状態に設定され、コンパレーター５０によって発振ループ内の発振起動が行われる。そのため、第２のスイッチ回路ＳＷ２は、発振起動過程において、振動子１２にＧＣＡ２０の出力を接続したり振動子１２に所与の設定電圧Ｖｘを印加したりすることで振動子１２に駆動振動を励振することができる。そして、発振起動後に、スイッチ素子ＳＷｃ、ＳＷｄを導通状態に設定して、振動子１２とＧＣＡ２０とにより形成される発振ループ内の発振振幅を制御して振動子１２に駆動振動を励振すると共に、コンパレーター５０の出力信号ＳＤＥＴである同期検波用クロックを出力する。
【０１０７】
従って、実施形態２においても、発振駆動回路３００では、第１のスイッチ回路ＳＷ２が発振ループ内においてコンパレーター５０の出力側に設けられ、振動子１２の一端と電気的に接続されるように設けられる。こうすることで、第２のスイッチ回路ＳＷ２によって切り替えられた信号が、発振ループ内の他のアナログ回路に供給されることなく振動子１２にのみ供給されることになる。第２のスイッチ回路ＳＷ２によって切り替えられた信号は他のアナログ回路にとってはノイズ成分であるため、上記のような構成とすることでアナログ回路の誤動作や無駄な電力消費を抑えることができるようになる。
【０１０８】
図９に、実施形態２における発振駆動回路３００の動作例を模式的に示す。図９は、発振起動過程における発振ループ内の信号と、発振定常状態における発振ループ内の信号とを模式的に表す。
【０１０９】
実施形態２においても、発振起動時には、発振ループ内の起動の種を基に信号の発振動作が開始される。このとき、スイッチ素子ＳＷｃが非導通状態に設定されるため、コンパレーター５０に入力された信号の振幅が十分でなく、この信号の振幅がコンパレーター５０の閾値電圧付近のとき、コンパレーター５０の出力は、コンパレーター５０の高電位側電源電圧ＶＨｃとなったり、コンパレーター５０の低電位側電源電圧ＶＬｃとなったりして、このままでは、発振起動時においてコンパレーター５０の出力がどちらかの電圧に固定されることがある。
【０１１０】
そこで、実施形態２では、コンパレーター５０の高電位側電源電圧ＶＨｃと低電位側電源電圧ＶＬｃとの間の設定電圧Ｖｘを用意し、発振起動過程において、コンパレーター５０の出力を周期的に設定電圧Ｖｘに切り替えて振動子１２に与えるようにしている。これは、スイッチ制御信号ＳＷＣＴＬ１、ＳＷＣＴＬ２による第２のスイッチ回路ＳＷ２のスイッチ制御により実現され、第２のスイッチ回路ＳＷ２は、発振検出器４４により発振ループ内の発振が検出されない発振起動過程において、コンパレーター５０の出力と振動子１２とを電気的に接続する期間と振動子１２に所与の設定電圧Ｖｘを供給する期間とをスイッチ制御信号ＳＷＣＴＬ１、ＳＷＣＴＬ２に基づいて交互に切り替えることができる。
【０１１１】
その後、発振定常状態になると、スイッチ制御信号ＳＷＣＴＬ１、ＳＷＣＴＬ２により、第２のスイッチ回路ＳＷ２がコンパレーター５０の出力と振動子１２とを電気的に接続し続ける。従って、コンパレーター５０により発振ループ内のゲインが制御された状態で発振状態が継続されることになる。実施形態２では、発振定常状態において、ＧＣＡ２０の高電位側電源電圧ＶＨＧＣＡと低電位側電源電圧ＶＬＧＣＡの電圧を振幅として発振状態が継続され、発振起動過程と発振定常状態とは発振ループ内の信号の振幅が異なる。
【０１１２】
図９では、発振起動過程において、例えば、従来であればコンパレーター５０の出力が高電位側電源電圧ＶＨｃに固定されてしまう場合であっても高電位側電源電圧ＶＨｃと設定電圧Ｖｘとが周期的に振動子１２に与えられる。また、例えば、従来であればコンパレーター５０の出力が低電位側電源電圧ＶＬｃに固定される場合であっても低電位側電源電圧ＶＬｃと設定電圧Ｖｘとが周期的に振動子１２に与えられる。
【０１１３】
このように、従来であればコンパレーター５０の出力がどちらかの電圧に固定されるようなケースであっても、振動子１２に強制的にパルスが与えられることになり、確実に振動子１２の発振起動を実現させることができる。しかも、発振起動過程において、コンパレーター５０の高電位側電源電圧ＶＨｃと低電位側電源電圧ＶＬｃにより発振ループ内にエネルギーが注入されるため、発振起動時間を短縮させることができるようになる。
【０１１４】
２．１  具体的な構成例
次に、以上のような発振駆動回路３００を構成する各部の詳細な構成例について説明する。
【０１１５】
図１０に、図８の発振駆動回路３００の構成例の回路図を示す。図１０において、図３又は図８と同一部分には同一符号を付し、適宜説明を省略する。
【０１１６】
発振駆動回路３００は、ＧＣＡ２０、コンパレーター５０、電流電圧変換器３０、全波整流器４２、発振検出器４４、積分器４６、第２のスイッチ回路ＳＷ２、インパルス発生制御回路３１０を含む。ＧＣＡ２０、コンパレーター５０、電流電圧変換器３０、全波整流器４２、発振検出器４４、及び積分器４６の構成は、実施形態１と同様であるため、説明を省略する。また、第２のスイッチ回路ＳＷ２は、その構成が第１のスイッチ回路ＳＷ１の構成と同様であり、上記のように、第１のスイッチ回路ＳＷ１を制御するスイッチ制御信号が異なる。
【０１１７】
２．１．１  コンパレーターの構成例
ところで、実施形態２のように発振ループ内の発振振幅を制御する場合、振動子１２に流れる電流が変動することになる。ところが、例えば低消費電力化を目的としてＡＧＣ回路４０の動作をディセーブル状態に設定した場合には、振動子１２に流れる電流が過剰になると（該電流が所与の閾値を超える等）、振動子１２が破壊される場合も想定される。そこで、実施形態２では、コンパレーター５０が電流制限機能を備えることが望ましい。この電流制限機能とは、例えば振動子１２に流れる電流が所与の値以上にならないように制御するリミッタ機能ということができる。
【０１１８】
このため、コンパレーター５０には、高電位側電源として電源電圧ＶＤＤが供給され、低電位側電源としてアナログ電源電圧ＡＧＮＤが供給される。このとき、コンパレーター５０の電流制限機能は、高電位側電源及び低電位側電源の少なくとも１つへの電流経路の電流を制限する機能である。
【０１１９】
図１１に、図８のコンパレーター５０の構成例の回路図を示す。
【０１２０】
図１１では、電流源で発生した電流Ｉ２が、２つのカレントミラー回路によってＰ型差動増幅器の動作電流として供給されると共に、Ｐ型の出力駆動トランジスターのドレイン電流Ｉ２´として供給される。Ｐ型差動増幅器のＰ型差動トランジスター対の一方のゲートには、入力信号ＩＮとして電流電圧変換器３０の出力ノードの電圧が供給される。Ｐ型差動増幅器のＰ型差動トランジスター対の他方のゲートには、基準電圧ＶＲ０が供給される。Ｐ型差動増幅器の出力電圧は、Ｎ型の出力駆動トランジスターのゲート電圧として供給される。
【０１２１】
Ｐ型の出力駆動トランジスターとＮ型の出力駆動トランジスターとが、電源電圧ＶＤＤとアナログ電源電圧ＡＧＮＤとの間に直列に接続され、その接続ノード（Ｐ型の出力駆動トランジスターのドレイン）の電圧である出力信号ＳＤＥＴが、同期検波の参照信号としての同期検波用クロックとして出力される。
【０１２２】
このような構成により、図１１のコンパレーター５０では、電流Ｉ２´により出力電圧ＯＵＴの高電位側の電流駆動能力が制限される。
【０１２３】
なお、コンパレーター５０の構成は、図１１に示す構成に限定されるものではない。
【０１２４】
図１２に、図８のコンパレーター５０の他の構成例の回路図を示す。
【０１２５】
図１２では、電流源で発生した電流Ｉ３が、２つのカレントミラー回路によってＮ型差動増幅器の動作電流として供給されると共に、Ｎ型の出力駆動トランジスターのドレイン電流Ｉ３´として供給される。Ｎ型差動増幅器のＮ型差動トランジスター対の一方のゲートには、入力信号ＩＮとして電流電圧変換器３０の出力ノードの電圧が供給される。Ｎ型差動増幅器のＮ型差動トランジスター対の他方のゲートには、基準電圧ＶＲ０が供給される。Ｎ型差動増幅器の出力電圧は、Ｐ型の出力駆動トランジスターのゲート電圧として供給される。
【０１２６】
Ｐ型の出力駆動トランジスターとＮ型の出力駆動トランジスターとが、電源電圧ＶＤＤとアナログ電源電圧ＡＧＮＤとの間に直列に接続され、その接続ノード（Ｎ型の出力駆動トランジスターのドレイン）の電圧である出力信号ＳＤＥＴが、同期検波の参照信号としての同期検波用クロックとして出力される。
【０１２７】
このような構成により、図１２のコンパレーター５０では、電流Ｉ３´により出力電圧ＯＵＴの高電位側の電流駆動能力が制限される。
【０１２８】
図１１及び図１２では、高電位側電源及び低電位側電源のいずれか一方への電流経路の電流を制限していたが、高電位側電源及び低電位側電源の両方への電流経路の電流を制限するようにしてもよい。
【０１２９】
図１３に、図８のコンパレーター５０の更に別の構成例の回路図を示す。
【０１３０】
図１３において、コンパレーター５０は、オペアンプＯＰ１０と、アナログ制御ロジック部１２０と、出力回路部１２２とを含むことができる。オペアンプＯＰ１０は、コンパレーターとして機能し、電流電圧変換器３０の出力信号を入力信号とし、基準電圧ＶＲ０とを比較した比較結果信号ＣＲＥＳを出力する。アナログ制御ロジック部１２０は、オペアンプＯＰ１０によって生成された比較結果信号ＣＲＥＳに基づいて、出力回路部１２２を制御する制御信号Ｓ、ＸＳ、ＸＨ、Ｈを生成する。出力回路部１２２は、アナログ制御ロジック部１２０からの制御信号Ｓ、ＸＳ、ＸＨ、Ｈに基づいて、高電位側電源からの電流又は低電位側電源への電流を制限しながら、出力信号を生成する。
【０１３１】
図１４（Ａ）、図１４（Ｂ）に、アナログ制御ロジック部１２０の動作説明図を示す。図１４（Ａ）は、図７のアナログ制御ロジック部１２０の構成例の回路図を表す。図１４（Ｂ）は、図１４（Ａ）のアナログ制御ロジック部１２０の動作例のタイミング図を表す。
【０１３２】
アナログ制御ロジック部１２０は、比較結果信号ＣＲＥＳに基づいて、互いの変化タイミングが同一とならないように制御信号Ｓ、Ｈを生成する。制御信号ＸＳは、制御信号Ｓの反転信号である。制御信号ＸＨは、制御信号Ｈの反転信号である。図１４（Ａ）では、比較結果信号ＣＲＥＳとその反転信号が、それぞれ２入力１出力ＮＯＲ回路の一方の入力信号となる。第１のＮＯＲ回路の他方の入力信号は、第２のＮＯＲ回路の出力信号を遅延させた信号であり、第２のＮＯＲ回路の他方の入力信号は、第１のＮＯＲ回路の出力信号を遅延させた信号である。このように構成することで、制御信号Ｓの立ち下がりに起因して制御信号Ｈが立ち上がるようにすると共に、制御信号Ｈの立ち下がりに起因して制御信号Ｓが立ち上がるようにしている。
【０１３３】
この結果、制御信号Ｓ、Ｈは、それぞれＨレベルとなる期間が非重複となるように生成される。同様に制御信号ＸＳ、ＸＨは、それぞれＬレベルとなる期間が非重複となるように生成される。
【０１３４】
図１５に、図１３の出力回路部１２２の構成例を示す。
【０１３５】
出力回路部１２２は、第１及び第２のトランスファーゲートと、一端に電源電圧ＶＤＤが供給され他端に第１のトランスファーゲートが接続される第１の電流源と、一端に第２のトランスファーゲートが接続され他端にアナログ電源電圧ＡＧＮＤが供給される第２の電流源とを含む。第１の電流源は、電流Ｉ４を発生する。第２の電流源は、電流Ｉ５を発生する。第１及び第２のトランスファーゲートは直列に接続され、その接続ノードの電圧ＯＵＴが、コンパレーター５０が出力する出力信号ＳＤＥＴとなる。
【０１３６】
第１の電流源に接続されるトランスファーゲートを構成するＰ型トランジスターのゲートに制御信号ＸＳ、Ｎ型トランジスターのゲートに制御信号Ｓが供給される。第２の電流源に接続されるトランスファーゲートを構成するＰ型トランジスターのゲートに制御信号ＸＨ、Ｎ型トランジスターのゲートに制御信号Ｈが供給される。
【０１３７】
このような構成により、第１及び第２のトランスファーゲートが同時にオンとならないように制御される。そして、第１のトランスファーゲートがオンのときには第２のトランスファーゲートがオフとなり、出力電圧ＯＵＴは、第１の電流源の電流Ｉ４で電流制限された状態で変化する。同様に、第２のトランスファーゲートがオンのときには第１のトランスファーゲートがオフとなり、出力電圧ＯＵＴは、第２の電流源の電流Ｉ５で電流制限された状態で変化する。
【０１３８】
また、ＧＣＡ２０を構成するオペアンプの極性（反転、非反転）と、コンパレーター５０を構成するオペアンプの極性とを同一にすることが望ましい。こうすることで、スイッチ素子ＳＷｃと第２のスイッチ回路ＳＷ２により発振ループを切り替えたとしても、極性を反転させる回路を付加する必要が無くなり、回路規模の増大を抑えることができる。なお、実施形態１においても、ＧＣＡ２０を構成するオペアンプの極性と、コンパレーター５０を構成するオペアンプの極性とを同一にしてもよい。
【０１３９】
２．１．２  インパルス発生制御回路の構成例
図１６に、図８のインパルス発生制御回路３１０の構成例の回路図を示す。図１６において、図５と同一部分には同一符号を付し、適宜説明を省略する。
【０１４０】
インパルス発生制御回路３１０は、パワーオンリセット回路２００、パルス発生回路２１０、スイッチ制御信号生成回路３１２を含む。インパルス発生制御回路３１０には、発振検出器４４からの検出信号ＯＤＥＴが入力され、検出信号ＯＤＥＴにより出力制御されるスイッチ制御信号ＳＷＣＴＬ１、ＳＷＣＴＬ２を出力する。
【０１４１】
インパルス発生制御回路３１０がインパルス発生制御回路４８と異なる点は、スイッチ制御信号生成回路２２０に代えてスイッチ制御信号生成回路３１２が設けられている点である。このスイッチ制御信号生成回路３１２には、発振検出器４４からの検出信号ＯＤＥＴ及びパルス信号ＰＬＳＡが入力される。スイッチ制御信号生成回路３１２は、検出信号ＯＤＥＴ及びパルス信号ＰＬＳＡに基づいて、所定期間内に１又は複数のパルスを有するスイッチ制御信号ＳＷＣＴＬ１、ＳＷＣＴＬ２を生成する。
【０１４２】
図１７に、図１６のスイッチ制御信号生成回路３１２の動作例のタイミング図を示す。図１７は、例えば発振検出器４４により発振ループ内の発振が検出されない状態から発振が検出された状態に変化したときの検出信号ＯＤＥＴ、その論理反転信号ＸＯＤＥＴ、スイッチ制御信号ＳＷＣＴＬ１、ＳＷＣＴＬ２の時間変化を模式的に表したものである。
【０１４３】
発振検出器４４により発振が検出されないとき、検出信号ＯＤＥＴは、例えばＨレベルとなる。従って、検出信号ＯＤＥＴの論理反転信号ＸＯＤＥＴは、Ｌレベルとなる。このとき、スイッチ制御信号生成回路３１２は、パルス発生回路２１０からのパルス信号ＰＬＳＡをスイッチ制御信号ＳＷＣＴＬ１として出力し、パルス信号ＰＬＳＡの論理反転信号をスイッチ制御信号ＳＷＣＬＴ２として出力する。そのため、スイッチ素子ＳＷｃ、ＳＷｄは、非導通状態に設定され、第２のスイッチ回路ＳＷ２では、コンパレーター５０の出力のＨレベル又はＬレベルに対応した電圧と設定電圧Ｖｘと切り替えながら振動子１２にエネルギーを注入していく。
【０１４４】
発振検出器４４により発振が検出されると、検出信号ＯＤＥＴは、例えばＬレベルとなる。従って、検出信号ＯＤＥＴの論理反転信号ＸＯＤＥＴは、Ｈレベルとなる。このとき、スイッチ制御信号生成回路３１２は、スイッチ制御信号ＳＷＣＬＴ１、ＳＷＣＬＴ２ともＬレベルに設定される。そのため、スイッチ素子ＳＷｃ、ＳＷｄは、導通状態に設定され、第２のスイッチ回路ＳＷ２では、スイッチ素子ＳＷｅ、ＳＷｆは、非導通状態に設定される。
【０１４５】
以上のような構成により、インパルス発生制御回路３１０もまた、パワーオンリセット信号ＰＯＲの立ち下がりエッジ（変化タイミング）を基準に、発振ループ内の信号が所定の閾値レベルを超えたことを示す検出信号ＯＤＥＴの立ち下がりエッジ（変化タイミング）までの期間に、１又は複数のパルスを有するスイッチ制御信号ＳＷＣＴＬ１、ＳＷＣＴＬ２（所与の周波数の信号）を出力することができる。
【０１４６】
なお、インパルス発生制御回路３１０は、図１６に示す構成に限定されるものではなく、例えば、パワーオンリセット信号ＰＯＲの変化タイミングを基準に、発振回路の出力のクロック数をカウントし、所定のカウント値になるまでの期間に、発振回路の出力をスイッチ制御信号ＳＷＣＴＬ１、ＳＷＣＴＬ２として出力させるようにしてもよい。この場合、インパルス発生制御回路３１０がパルス状のスイッチ制御信号ＳＷＣＴＬ１、ＳＷＣＴＬ２を出力する所定期間の終了タイミングが、該所定期間の開始タイミングを基準に所定のカウント数をカウントしたことが検出されたタイミングとなる。
【０１４７】
３．  物理量測定装置
実施形態１又は実施形態２における発振駆動回路は、例えば、次のような物理量測定装置としての振動型ジャイロセンサーに適用することができる。
【０１４８】
図１８に、実施形態１又は実施形態２における発振駆動回路が適用された振動型ジャイロセンサーの構成例のブロック図を示す。図１８において、図１又は図８と同一部分には同一符号を付し、適宜説明を省略する。
【０１４９】
振動型ジャイロセンサー（広義には物理量測定装置）７００は、発振回路８００と検出回路（広義には検出装置）９００とを含む。発振回路８００は、振動子１２と発振駆動回路１０又は発振駆動回路３００とを含む。発振駆動回路１０又は発振駆動回路３００は、振動子１２の駆動振動部１２ａを励振するためのものである。
【０１５０】
発振起動時には、発振駆動回路１０に対してＧＣＡ２０の出力、又は発振駆動回路３００に対してコンパレーター５０の出力を雑音として入力する。この雑音は、振動子１２の駆動振動部１２ａを通過して周波数選択を受け、次いで駆動振動部１２ａを通過した信号の一部を取り出し、全波整流器４２に入力し、振幅に変換する。この振幅の信号を発振検出器４４に入力し、発振検出器４４からの検出信号ＯＤＥＴを受けたインパルス発生制御回路４８又はインパルス発生制御回路３１０が、上記のスイッチ制御信号を生成する。発振起動時には、振動子１２ａを通過して周波数選択を受けた信号の振幅が小さく、インパルス発生制御回路４８又はインパルス発生制御回路３１０は、上記のようなスイッチ制御信号を出力する。
【０１５１】
そして、発振起動直後には、振動子１２ａを通過して周波数選択を受けた信号の振幅が大きくなると、振動子１２ａを通過して周波数選択を受けた信号は、ＧＣＡ２０により振幅制御されるようになる。その後、駆動振動部１２ａにおいて雑音の大部分がカットされて全波整流器４２からの出力が比較的小さい場合には、ＧＣＡ２０における利得を大きくし、発振ループを一周する間のループゲインが１になるようにする。時間が経過すると、全波整流器４２からの出力が大きくなるので、ＧＣＡ２０における利得を小さくし、ループゲインが１になるようにする。
【０１５２】
駆動信号の発振状態が安定化すると、振動子１２の駆動検出部１２ｂ、１２ｃからの信号の検出を開始する。即ち、振動子の駆動検出部１２ｂ、１２ｃからの検出信号（交流）を交流増幅回路９１０の交流増幅器９１２Ａ、９１２Ｂを用いて増幅し、各増幅器９１２Ａ、９１２Ｂからの出力を加算器９１４によって加算する。
【０１５３】
加算器９１４の出力は移相器９２０に通し、移相信号を得る。移相信号の位相は、発振駆動回路１０又は発振駆動回路３００のコンパレーター５０の出力である同期検波用クロックの位相に対して、所定角度、例えば９０度ずれている。この移相信号と同期検波用クロックとを同期検波器９３０に入力し、振動子１２からの出力信号を検波する。この結果、検波後の出力信号においては、不要な漏れ信号は消去されており、あるいは少なくとも低減されているはずである。このように検出回路９００において同期検波用クロックと検出信号との位相調整を行うことで、微少信号の検出処理中の位相変化に応じて位相調整を行うことができるので、その結果として、高精度な位相調整と回路規模増大の防止とを両立させることができる。
【０１５４】
この検波後の出力信号をローパスフィルター９４０に入力し、平滑化し、次いで０点調整器９５０に入力する。この０点調整器９５０の出力を、測定すべき物理量（例えば角速度）に対応した出力信号として外部に取り出す。
【０１５５】
図１８の振動型ジャイロセンサー７００は、電子機器として例えばビデオカメラやデジタルカメラや、カーナビゲーションシステム、航空機やロボットに搭載されることが好ましい。
【０１５６】
以上、本発明に係る発振駆動装置、物理量測定装置及び電子機器等を上記の実施形態に基づいて説明したが、本発明は上記の実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
【０１５７】
（１）本発明は、実施形態１又は実施形態２における振動子１２に限定されるものではない。振動子１２を構成する材質としては、エリンバー等の恒弾性合金、強誘電性単結晶（圧電性単結晶）を例示できる。こうした単結晶としては、水晶、ニオブ酸リチウム、タンタル酸リチウム、ニオブ酸リチウム−タンタル酸リチウム固溶体、ホウ酸リチウム、ランガサイトを例示できる。また、振動子１２は、パッケージ内に気密封止されることが好ましい。パッケージ内の雰囲気は、乾燥窒素又は真空とするのが、好ましい。
【０１５８】
（２）本発明において測定されるべき物理量は、実施形態１又は実施形態２のような角速度に限定されるものではない。振動子に駆動振動を励振し、駆動振動中の振動子に対する物理量の影響によって振動子の振動状態に変化が生じたときに、この振動状態の変化から検出回路を通して検出可能な物理量を対象とする。こうした物理量としては、振動子に印加される角速度の他に、加速度、角加速度が特に好ましい。また、検出装置としては慣性センサーが好ましい。
【符号の説明】
【０１５９】
１０，３００…発振駆動回路、  １２…振動子、  １２ａ…駆動振動部、
１２ｂ，１２ｃ…駆動検出部、  １４…励振手段、  ２０…ＧＣＡ、
３０…電流電圧変換器、  ４０…ＡＧＣ回路、  ４２…全波整流器、
４４…発振検出器、  ４６…積分器、  ４８，３１０…インパルス発生制御回路、
５０…コンパレーター、  １２０…アナログ制御ロジック部、  １２２…出力回路部、
２００…パワーオンリセット回路、  ２１０…パルス発生回路、
２２０，３１２…スイッチ制御信号生成回路、  ７００…振動型ジャイロセンサー、
８００…発振回路、  ９００…検出回路、  ９１０…交流増幅回路、
９１２Ａ、９１２Ｂ…交流増幅器、  ９１４…加算器、  ９２０…移相器、
９３０…同期検波器、  ９４０…ＬＰＦ、  ９５０…０点調整器、
ＤＬＹ…ディレイ信号、  ＯＤＥＴ…検出信号、  ＰＬＳＡ…パルス信号、
ＰＯＲ…パワーオンリセット信号、  ＳＷ１…第１のスイッチ回路、
ＳＷ２…第２のスイッチ回路、
ＳＷａ，ＳＷｂ，ＳＷｃ，ＳＷｄ，ＳＷｅ，ＳＷｆ…スイッチ素子、
ＳＷＣＴＬ，ＳＷＣＴＬ１，ＳＷＣＴＬ２，ＸＳＷＣＴＬ…スイッチ制御信号、
ＶＣＴＬ…制御信号、  Ｖｘ…設定電圧
【図１】
2010190766.tif 000003
【図２】
2010190766.tif 000004
【図３】
2010190766.tif 000005
【図４】
2010190766.tif 000006
【図５】
2010190766.tif 000007
【図６】
2010190766.tif 000008
【図７】
2010190766.tif 000009
【図８】
2010190766.tif 000010
【図９】
2010190766.tif 000011
【図１０】
2010190766.tif 000012
【図１１】
2010190766.tif 000013
【図１２】
2010190766.tif 000014
【図１３】
2010190766.tif 000015
【図１４】
2010190766.tif 000016
【図１５】
2010190766.tif 000017
【図１６】
2010190766.tif 000018
【図１７】
2010190766.tif 000019
【図１８】
2010190766.tif 000020