(57)【要約】【課題】トランジスタのダイオード動作によるＮＦの劣化を軽減する。【解決手段】ＮＰＮトランジスタＱ１〜Ｑｎ（ｎは２以上の整数）、抵抗素子Ｒ１〜Ｒｎ、容量素子Ｃ１〜Ｃｎを備える。ＮＰＮトランジスタＱｉ（ｉ＝１〜ｎ）は、コレクタを負荷抵抗Ｒｃの一端および抵抗素子Ｒｉの一端に接続し、ベースを抵抗素子Ｒｉの他端および容量素子Ｃｉの一端に接続し、エミッタを接地する。容量素子Ｃｉの他端は、ｉ＝１〜ｎについて共通に入力端ＩＮに接続され、入力信号が供給される。負荷抵抗Ｒｃの他端は、電源Ｖｃｃに接続され、負荷抵抗Ｒｃの一端は、出力端ＯＵＴとして出力信号を出力する。【選択図】図１
2010050806.tif 000002
【特許請求の範囲】
【請求項１】
２以上の増幅回路を含む増幅器であって、
それぞれの前記増幅回路は、
エミッタ接地されるトランジスタと、
前記トランジスタのコレクタ・ベース間に接続される抵抗素子と、
入力端と前記トランジスタのベース間に接続される容量素子と、
を備え、
それぞれの前記入力端は、共通に接続され、前記トランジスタのコレクタは、出力端として共通に接続されることを特徴とする増幅器。
【請求項２】
前記出力端と電源との間に負荷抵抗を備えることを特徴とする請求項１記載の増幅器。
【請求項３】
それぞれの前記トランジスタのサイズが同一であることを特徴とする請求項１記載の増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅器に関し、特に低雑音用の増幅器に関する。
【背景技術】
【０００２】
低雑音用の増幅器は、雑音指数（以下、ＮＦと呼ぶ）を低減するために、トランジスタの内部抵抗を低減する必要があり、トランジスタのサイズを大きくするか、又はトランジスタを多数並列に接続する等の対策を行っている。ＩＣ等の複数の製品で使用されるプロセスでは、基本的なトランジスタのサイズが決まっていることが多く、トランジスタを多数並列に接続してＮＦを低減するように構成することが広く行われる。
【０００３】
図３は、トランジスタを多数並列に接続した典型的な増幅器の回路図である。図３において、ＮＰＮトランジスタＱｉ（ｉ＝１〜ｎ）は、コレクタを負荷抵抗Ｒｃの一端および抵抗素子Ｒｂの一端に接続し、ベースを抵抗素子Ｒｂの他端に接続し、エミッタを接地する。抵抗素子Ｒｂの他端は、入力端ＩＮに相当し、入力信号が供給される。負荷抵抗Ｒｃの他端は、電源Ｖｃｃに接続され、負荷抵抗Ｒｃの一端は、出力端ＯＵＴとして出力信号を出力する。
【０００４】
なお、トランジスタを多数並列に接続して増幅器を構成することは、特許文献１〜３等において記載されている。
【０００５】
【特許文献１】特開２００６−３２５０９６号公報
【特許文献２】特開昭５６−１４３７０４号公報
【特許文献３】特開昭５６−１４３７０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
以下の分析は本発明において与えられる。
【０００７】
図３に示す増幅器において、コレクタ配線の異常等の原因により、一部のトランジスタのコレクタに正常にバイアスが印加されない場合、各トランジスタのベースが共通となっているために抵抗素子Ｒｂから全トランジスタのベースに電圧が印加される。コレクタに正常にバイアスが印加されていないトランジスタのベースにも電圧が印加されるため、そのトランジスタは、ベース−エミッタ間のダイオードとして動作する。ダイオード動作するトランジスタはノイズを発生するため、増幅器全体のＮＦが悪化する。
【０００８】
ところで、大量生産を行う自動化された設備では、ＤＣ特性や信号増幅特性の測定等は可能である。しかし、ＮＦ特性は設備自体のノイズの影響を受けるために量産ラインでの測定が困難であり、ＮＦ特性が悪化した不良の増幅器の特定は難しい。また、多数のトランジスタが並列に接続されているため、一部のトランジスタがダイオード動作状態となっても、量産ラインで測定可能なＤＣ特性や信号増幅特性への影響が小さく、異常品を除去することは難しい。
【課題を解決するための手段】
【０００９】
本発明の１つのアスペクト（側面）に係る増幅器は、２以上の増幅回路を含む増幅器であって、それぞれの増幅回路は、エミッタ接地されるトランジスタと、トランジスタのコレクタ・ベース間に接続される抵抗素子と、入力端とトランジスタのベース間に接続される容量素子と、を備え、それぞれの入力端は、共通に接続され、トランジスタのコレクタは、出力端として共通に接続される。
【発明の効果】
【００１０】
本発明によれば、トランジスタのダイオード動作によるＮＦの劣化を軽減することができる。
【発明を実施するための最良の形態】
【００１１】
本発明の実施形態に係る増幅器は、２以上の増幅回路を含む。それぞれの増幅回路は、エミッタ接地されるトランジスタ（図１のＱｉ）と、トランジスタのコレクタ・ベース間に接続される抵抗素子（図１のＲｉ）と、入力端（図１のＩＮ）とトランジスタのベース間に接続される容量素子（図１のＣｉ）と、を備える。それぞれの入力端は、共通に接続され、トランジスタのコレクタは、出力端（図１のＯＵＴ）として共通に接続される。
【００１２】
また、出力端と電源（図１のＶｃｃ）との間に負荷抵抗（図１のＲｃ）を備えるようにしてもよい。
【００１３】
さらに、それぞれのトランジスタのサイズが同一であってもよい。
【００１４】
以上のような構成の増幅器によれば、配線異常等が発生した場合、異常部となるトランジスタのベースにのみバイアスが印加されないようにすることで、異常部のトランジスタのダイオード動作を防ぐことができる。したがって、トランジスタがダイオード動作することなく、増幅器におけるＮＦの劣化が軽減される。
【００１５】
以下、実施例に即し、図面を参照して詳しく説明する。
【実施例１】
【００１６】
図１は、本発明の実施例に係る増幅器の回路図である。図１において、増幅器は、ＮＰＮトランジスタＱ１〜Ｑｎ（ｎは２以上の整数）、抵抗素子Ｒ１〜Ｒｎ、容量素子Ｃ１〜Ｃｎを備える。ＮＰＮトランジスタＱｉ（ｉ＝１〜ｎ）は、コレクタを負荷抵抗Ｒｃの一端および抵抗素子Ｒｉの一端に接続し、ベースを抵抗素子Ｒｉの他端および容量素子Ｃｉの一端に接続し、エミッタを接地する。容量素子Ｃｉの他端は、ｉ＝１〜ｎについて共通に入力端ＩＮに接続され、入力信号が供給される。負荷抵抗Ｒｃの他端は、電源Ｖｃｃに接続され、負荷抵抗Ｒｃの一端は、出力端ＯＵＴとして出力信号を出力する。
【００１７】
このような構成の増幅器において、トランジスタＱｉのバイアス回路は、個別にトランジスタＱｉのコレクタから抵抗素子Ｒｉを介してベースに接続し、容量素子Ｃｉにより、各バイアス回路をＤＣ的に分離した構成となる。したがって、コレクタ配線の異常等によってＮＰＮトランジスタＱｉのコレクタ・ベース間の抵抗素子Ｒｉに電流が流れないような場合、ＮＰＮトランジスタＱｉのベースに電圧が印加されず、ＮＰＮトランジスタＱｉは、オフ状態となる。一方、バイアス回路は、それぞれのトランジスタに関しＤＣ的に分離されているため、ＮＰＮトランジスタＱｉを除く他のＮＰＮトランジスタは、正常に動作する。
【００１８】
本実施例の増幅器では、コレクタ配線異常等によってコレクタ・ベース間の抵抗素子Ｒｉに電流が流れないトランジスタＱｉはオフ状態となる。したがって、トランジスタＱｉのベース・エミッタ間がダイオード動作することがなくノイズを発生することがない。したがって、増幅器全体のＮＦの大きな劣化は発生しない。また、異常部のトランジスタＱｉがオフ状態となり、増幅器を構成するトランジスタの数は減少するが、オフ状態のトランジスタが少数である場合、ＮＦの劣化は小さい。
【００１９】
図２は、トランジスタが１つオフ状態となった場合の増幅器のＮＦ特性を示す図である。正常な増幅器におけるＮＦ値（周波数１ＧＨｚにおいて）が０．８９ｄＢである場合、一つのトランジスタのベース・エミッタ間がダイオード動作した状態では、ＮＦ値は２．３ｄＢである。これに対し、本実施例の増幅器では、一つのトランジスタがオフ状態である場合にＮＦ値は０．９８ｄＢであって、ＮＦの劣化量は極めて小さい。
【００２０】
なお、本実施例の増幅器において、多数の異常があり、多数のトランジスタがオフ状態となった場合、ＮＦの劣化も大きくなる。しかし、この場合には、増幅器のＤＣ特性等に差が生じるため、ＤＣテストでの異常品の選別が可能である。
【００２１】
また、個々のトランジスタのベース、エミッタ配線に異常があっても、オープン時はダイオード動作せず、ＮＦの悪化はない。また、ショート時はＤＣテストで異常品の除去が可能である。
【００２２】
なお、前述の特許文献等の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施例に係る増幅器の回路図である。
【図２】一つのトランジスタがオフ状態となった場合の増幅器のＮＦ特性を示す図である。
【図３】トランジスタを多数並列に接続した従来の増幅器の回路図である。
【符号の説明】
【００２４】
Ｃ１〜Ｃｎ  容量素子
ＩＮ  入力端
ＯＵＴ  出力端
Ｑ１〜Ｑｎ  ＮＰＮトランジスタ
Ｒ１〜Ｒｎ  抵抗素子
Ｒｃ  負荷抵抗
Ｖｃｃ  電源
【図１】
2010050806.tif 000003
【図２】
2010050806.tif 000004
【図３】
2010050806.tif 000005