(57)【要約】【課題】占有面積を増大させることなくオフリーク電流を低減できる薄膜トランジスタを備える表示装置の提供。【解決手段】表示部が形成される基板に薄膜トランジスタを備える表示装置であって、  前記薄膜トランジスタは、ゲート電極と、前記ゲート電極を被って形成されたゲート絶縁膜と、前記ゲート絶縁間の上面に前記ゲート電極を跨って形成された半導体層と、前記半導体層を被って形成された絶縁膜と、前記絶縁膜の上面に前記ゲート電極と重畳する箇所に形成された一対のスルーホールのそれぞれを通して前記半導体層と電気的に接続される一対の電極とを備え、  前記一対の電極のそれぞれは、不純物がドープされた半導体層と金属層の順次積層体から構成されている。【選択図】図１
2010039228.tif 000002
【特許請求の範囲】
【請求項１】
表示部が形成される基板に薄膜トランジスタを備える表示装置であって、
前記薄膜トランジスタは、ゲート電極と、前記ゲート電極を被って形成されたゲート絶縁膜と、前記ゲート絶縁間の上面に前記ゲート電極を跨って形成された半導体層と、前記半導体層を被って形成された絶縁膜と、前記絶縁膜の上面に前記ゲート電極と重畳する箇所に形成された一対のスルーホールのそれぞれを通して前記半導体層と電気的に接続される一対の電極とを備え、
前記一対の電極のそれぞれは、不純物がドープされた半導体層と金属層の順次積層体から構成されていることを特徴とする表示装置。
【請求項２】
前記半導体層はアモルファスシリコンからなることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記半導体層はポリシリコンからなることを特徴とする請求項１に記載の表示装置。
【請求項４】
前記半導体層は、ポリシリコン層、およびアモルファスシリコン層の順次積層体からなることを特徴とする請求項１に記載の表示装置。
【請求項５】
前記表示部は、複数の画素の集合体から構成され、前記画素のそれぞれに前記薄膜トランジスタが備えられていることを特徴とする請求項１に記載の表示装置。
【請求項６】
前記表示部の周辺に前記表示部の各画素を駆動する回路が形成され、前記回路に前記薄膜トランジスタが備えられていることを特徴とする請求項１に記載の表示装置。
【請求項７】
前記表示部は、複数の画素の集合体から構成されるとともに、カラー表示用の各色を担当する複数の隣接する画素をカラー表示用の単位画素として構成され、
各単位画素における同色を担当する画素毎に、順次、他の色を担当する画素に映像信号を供給する時分割駆動回路が備えられ、前記時分割駆動回路に前記薄膜トランジスタが備えられていることを特徴とする請求項１に記載の表示装置。
【請求項８】
表示装置は液晶表示装置であることを特徴とする請求項１に記載の表示装置。
【請求項９】
前記薄膜トランジスタが形成される基板の液晶と反対側の面にバックライトが配置されていることを特徴とする請求項８に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に係り、特に、表示部が形成される基板に薄膜トランジスタを備える表示装置に関する。
【背景技術】
【０００２】
たとえば、液晶表示装置は、液晶を挟持して対向配置される一対の基板の液晶側の面にマトリックス状に配列された複数の画素からなる表示部が形成され、これら各画素は独立に駆動され当該画素の液晶を通した光透過率が制御されるようになっている。
【０００３】
そして、いわゆるアクティブ・マトリックス型と称される液晶表示装置は、各画素にたとえばアモルファスシリコン（ａ−Ｓｉ）の半導体層を備える薄膜トランジスタを備えて構成される。
【０００４】
これにより、行方向に配列された各画素（画素群）をそれらに共通に接続されているゲート信号線への信号供給によって前記薄膜トランジスタをオンさせ（画素群の選択）、このオン（選択）のタイミングに合わせて、列方向に配列された各画素に共通に接続されているドレイン信号線へ供給する信号（映像信号）を前記薄膜トランジスタを通して各画素に供給するようになっている。
【０００５】
この場合、前記薄膜トランジスタとして、いわゆるボトムゲート型と称されるものが知られている。すなわち、図７に示すように、半導体層ＡＳに対してゲート電極ＧＴがゲート絶縁膜ＧＩを介して下層に位置づけられる構造からなり、比較的幅の狭いゲート電極ＧＴを跨って半導体層ＡＳが形成されている。前記半導体層ＡＳの上面に、ゲート電極ＧＴと重畳する領域を間にして互いに対向配置させた一対の電極ＴＭを形成することによって、ＭＩＳ（Metal Insulator Semiconductor）型の薄膜トランジスタＴＦＴを構成できる。
【０００６】
この場合、半導体層ＡＳがアモルファスシリコンの場合、電極ＡＳとの界面に該半導体層に高濃度の不純物をドープされた高濃度半導体層ＨＤＳを介在させた構成とするのが通常である。該高濃度半導体層ＨＤＳをコンタクト層として機能させ、電極ＴＭと半導体層ＡＳとのオーミック接触を図らんがためである。
【０００７】
なお、図７に示す構成の説明は、ここでは、概略を示すのみに止める。後に、図７に対応した図を本発明の実施例として揚げ、その説明の際に、他の構成にまで及んで説明するからである。
【０００８】
本願発明の関連する文献としては、他に下記特許文献１等がある。
【特許文献１】特開２００３−１０７５２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
図７に示した構成の薄膜トランジスタＴＦＴは、上述したように、半導体層ＡＳがゲート電極ＧＴを跨って形成されているため、ゲート電極ＧＴからはみ出した半導体層ＡＳの両端部の領域に、それぞれ、基板ＳＵＢ１を通してバックライトからの光Ｌが照射される場合がある。
【００１０】
この場合、光が照射された半導体層ＡＳ内にホトコンが発生し、その近傍に電極ＴＭが存在するため、該ホトコンの発生によって生じる電流がドレイン電流として流れてしまうことになる。
【００１１】
この結果、薄膜トランジスタＴＦＴのオフリーク電流を増大させるようになり、該薄膜トランジスタＴＦＴを含む回路の高速化、消費電力の低減を阻害させることになってしまう。
【００１２】
このような不都合を解消する構造として、ゲート電極ＧＴの幅を広く形成することによって、半導体層ＡＳへの光の照射を該ゲート電極ＧＴによって完全に遮断するようにしたものが知られているが、結果として薄膜トランジスタＴＦＴの占有面積を増大させることになり、表示装置の画素の開口率の向上の妨げとなる不都合を有する。
【００１３】
本発明の目的は、占有面積を増大させることなくオフリーク電流を低減できる薄膜トランジスタを備える表示装置を提供することにある。
【課題を解決するための手段】
【００１４】
本発明の構成は、たとえば、以下のようなものとすることができる。
【００１５】
（１）本発明の表示装置は、表示部が形成される基板に薄膜トランジスタを備える表示装置であって、
前記薄膜トランジスタは、ゲート電極と、前記ゲート電極を被って形成されたゲート絶縁膜と、前記ゲート絶縁間の上面に前記ゲート電極を跨って形成された半導体層と、前記半導体層を被って形成された絶縁膜と、前記絶縁膜の上面に前記ゲート電極と重畳する箇所に形成された一対のスルーホールのそれぞれを通して前記半導体層と電気的に接続される一対の電極とを備え、
前記一対の電極のそれぞれは、不純物がドープされた半導体層と金属層の順次積層体から構成されていることを特徴とする。
【００１６】
（２）本発明の表示装置は、（１）において、前記半導体層はアモルファスシリコンからなることを特徴とする。
【００１７】
（３）本発明の表示装置は、（１）において、前記半導体層はポリシリコンからなることを特徴とする。
【００１８】
（４）本発明の表示装置は、（１）において、前記半導体層は、ポリシリコン層、およびアモルファスシリコン層の順次積層体からなることを特徴とする。
【００１９】
（５）本発明の表示装置は、（１）において、前記表示部は、複数の画素の集合体から構成され、前記画素のそれぞれに前記薄膜トランジスタが備えられていることを特徴とする。
【００２０】
（６）本発明の表示装置は、（１）において、前記表示部の周辺に前記表示部の各画素を駆動する回路が形成され、前記回路に前記薄膜トランジスタが備えられていることを特徴とする。
【００２１】
（７）本発明の表示装置は、（１）において、前記表示部は、複数の画素の集合体から構成されるとともに、カラー表示用の各色を担当する複数の隣接する画素をカラー表示用の単位画素として構成され、
各単位画素における同色を担当する画素毎に、順次、他の色を担当する画素に映像信号を供給する時分割駆動回路が備えられ、前記時分割駆動回路に前記薄膜トランジスタが備えられていることを特徴とする。
【００２２】
（８）本発明の表示装置は、（１）において、表示装置は液晶表示装置であることを特徴とする。
【００２３】
（９）本発明の表示装置は、（８）において、前記薄膜トランジスタが形成される基板の液晶と反対側の面にバックライトが配置されていることを特徴とする。
【００２４】
なお、上記した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、上記した構成以外の本発明の構成の例は、本願明細書全体の記載または図面から明らかにされる。
【発明の効果】
【００２５】
このように構成した表示装置によれば、占有面積を増大させることなくオフリーク電流を低減できる薄膜トランジスタを備えたものを得ることができる。
【００２６】
本発明のその他の効果については、明細書全体の記載から明らかにされる。
【発明を実施するための最良の形態】
【００２７】
本発明の実施例を、図面を参照しながら説明する。なお、各図および各実施例において、同一または類似の構成要素には同じ符号を付し、説明を省略する。
【００２８】
〈実施例１〉
（表示領域の等価回路）
図２は、たとえば液晶表示装置の表示領域ＡＲにおける等価回路図である。図２に示す等価回路は、液晶を挟持して対向配置される一対の基板のうち一方の基板の液晶側の面に形成されている。また、当該等価回路は実際の幾何学的配置に対応させて描いている。
【００２９】
図２において、基板上に、図中ｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬと、図中ｙ方向に延在しｘ方向に並設されるドレイン信号線ＤＬが形成されている。一対の隣接するゲート信号線ＧＬと一対の隣接するドレイン信号線ＤＬとで囲まれる領域は、画素ＰＩＸの領域（たとえば図中点線枠内で示す）を構成し、これら画素の領域が集合されて表示領域ＡＲを構成するようになっている。
【００３０】
各画素ＰＩＸには、ゲート信号線ＧＬからの信号（走査信号）によってオンされる薄膜トランジスタＴＦＴ、このオンされた薄膜トランジスタＴＦＴを通してドレイン信号線ＤＬからの信号（映像信号）が供給される画素電極ＰＸ、この画素電極ＰＸと対をなし、対向電圧信号線ＣＬを通して基準信号（映像信号に対して基準となる信号）が供給される対向電極ＣＴを備えている。当該画素の液晶の分子は、画素電極ＰＸと対向電極ＣＴの間の電圧差（階調）に応じた電界によって駆動されるようになっている。
【００３１】
（画素の構成）
図３は、図２の点線枠内における画素ＰＩＸの構成を示した図で、図３（ａ）は平面図、図３（ｂ）は図３（ａ）のｂ−ｂ線における断面図を示している。また、図１（ａ）は、図３（ａ）に示す薄膜トランジスタＴＦＴ（図中点線枠内に示す）を拡大して示した平面図、図１（ｂ）は、図１（ａ）のｂ−ｂ線における断面図である。
【００３２】
まず、図３（ａ）において、基板ＳＵＢ１（図３（ｂ）参照）の液晶側の面（表面）に、図中ｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬが形成されている。このゲート信号線ＧＬは当該画素の領域側に延在する突起部を有し、この突起部は後述の薄膜トランジスタＴＦＴのゲート電極ＧＴとして機能する。
【００３３】
基板ＳＵＢ１の表面には、ゲート信号線ＧＬをも被って絶縁膜ＧＩ（図３（ｂ）、図１（ｂ）参照）が形成されている。この絶縁膜ＧＩは薄膜トランジスタＴＦＴの形成領域において当該薄膜トランジスタＴＦＴのゲート絶縁膜として機能する。
【００３４】
絶縁膜ＧＩの表面にたとえばアモルファスシリコンからなる島状の半導体層ＡＳが形成され、この半導体層ＡＳはゲート電極ＧＴを跨るようにして形成されている。すなわち、半導体層ＡＳはゲート電極ＧＴと交差するようにして配置され、その両端のそれぞれはゲート電極ＧＴからはみ出した状態で形成されている。この半導体層ＡＳは薄膜トランジスタＴＦＴの半導体層となるものである。
【００３５】
絶縁膜ＧＩの表面には、半導体層ＡＳをも被って第１絶縁膜ＩＮ１（図３（ｂ）、図１（ｂ）参照）が形成されている。この第１絶縁膜ＩＮ１は、薄膜トランジスタＴＦＴの形成領域において、半導体層ＡＳの表面を露出させるスルーホールＴＨ１、スルーホールＴＨ２（図１参照）が形成されている。スルーホールＴＨ１は後述のドレイン電極ＤＴを半導体層ＡＳと電気的に接続させるために設けられ、スルーホールＴＨ２は後述のソース電極ＳＴを半導体層ＡＳと電気的に接続させるために設けられる。ここで、スルーホールＴＨ１、スルーホールＴＨ２は、図１（ａ）、（ｂ）に示すように、いずれもゲート電極ＧＴと重畳する箇所に配置され、ゲート電極ＧＴと交差する方向に互いに離間されて形成されている。すなわち、スルーホールＴＨ１、スルーホールＴＨ２はゲート電極ＧＴからはみ出した箇所に形成されていないものとなっている。このように、前記第１絶縁膜ＩＮ１を設けるともに、スルーホールＴＨ１、スルーホールＴＨ２を上述した位置に形成することによって、後述で明らかとなるように、薄膜トランジスタＴＦＴのオフリーク電流の低減を図ることができる。
【００３６】
図３（ａ）に戻り、第１絶縁膜ＩＮ１の表面には、図中ｙ方向に延在されｘ方向に並設されるドレイン信号線ＤＬが形成されている。ドレイン信号線ＤＬは、薄膜トランジスタＴＦＴの近傍において、該薄膜トランジスタＴＦＴ側に延在する突起部を有し、この突起部は該薄膜トランジスタＴＦＴのドレイン電極ＤＴを構成するようになっている。ここで、ドレイン信号線ＤＬおよびドレイン電極ＤＴは、高濃度の不純物がドープされた半導体層（以下、高濃度半導体層ＨＤＳと称する）と金属層ＭＴとの順次積層体から構成され、図１（ｂ）に示すように、ドレイン電極ＤＴにおける前記高濃度半導体層ＨＤＳが前記スルーホールＴＨ１を通して半導体層ＡＳと接触することにより、該半導体層ＡＳとドレイン電極ＤＴとの電気的接続が図れるようになっている。ドレイン信号線ＤＬおよびドレイン電極ＤＴの形成の際に、同時に、薄膜トランジスタＴＦＴのソース電極ＳＴが形成されるようになっている。ソース電極ＳＴは、ドレイン電極ＤＴと同様に、高濃度半導体層ＨＤＳと金属層ＭＴとの順次積層体から構成され、図１（ｂ）に示すように、ソース電極ＳＴにおける前記高濃度半導体層ＨＤＳが前記スルーホールＴＨ２を通して半導体層ＡＳと接触することにより、該半導体層ＡＳとソース電極ＳＴとの電気的接続が図れるようになっている。このソース電極ＳＴは、図３（ａ）に示すように、画素領域側に延在され、比較的広い面積を有するパッド部ＰＤを有する。このパッド部ＰＤは後述の画素電極ＰＸと電気的な接続を図らんがために設けられる。
【００３７】
なお、ドレイン信号線ＤＬ、ドレイン電極ＤＴ、およびソース電極ＳＴの上述した構成は、第１絶縁膜ＩＮ１上に、高濃度半導体層ＨＤＳ、金属層ＭＴを順次形成し、一回のフォトリソグラフィ技術によって、金属層ＭＴ、高濃度半導体層ＨＤＳの順次エッチングによって形成することができる。
【００３８】
第１絶縁膜ＩＮ１の表面には、保護膜ＰＡＳ（図３（ｂ）、図１（ｂ）参照）が形成されている。この保護膜ＰＡＳは、薄膜トランジスタＴＦＴの液晶との直接の接触を回避する膜で、たとえば、無機材料膜および有機材料膜の順次積層体から構成されている。有機材料膜として塗布により形成できる樹脂膜を選定することによって、表面が平坦な保護膜ＰＡＳを構成することができる。
【００３９】
保護膜ＰＡＳの表面には、たとえばＩＴＯ（Indium Tin Oxide）の透明導電膜からなる対向電極ＣＴが形成されている。この対向電極ＣＴは画素領域の大部分を被って形成される面状の電極からなり、たとえば、図中ｘ方向に隣接する他の画素領域の対向電極ＣＴとドレイン信号線ＤＬを跨いで相互に接続されている。これにより、図２に示した対向電圧信号線ＣＬをも透明導電膜で形成した構成となっている。
【００４０】
保護膜ＰＡＳの表面には、対向電極ＣＴをも被って第２絶縁膜ＩＮ２が形成され、この第２絶縁膜ＩＮ２の表面の画素領域には、画素電極ＰＸが形成されている。画素電極ＰＸは、たとえば図中ｙ方向に延在しｘ方向に並設される複数（図では２個）の線状の電極からなり、対向電極ＣＴに重畳されて形成されている。画素電極ＰＸの線状の各電極は薄膜トランジスタＴＦＴ側において互いに接続され、この接続部において、第２絶縁膜ＩＮ２および保護膜ＰＡＳに形成されたスルーホールＴＨ３を通して前記薄膜トランジスタＴＦＴのソース電極ＳＴ（パッド部ＰＤ）に電気的に接続されている。この場合、保護膜ＰＡＳと第２絶縁膜ＩＮ２の間にある対向電極ＣＴは、画素電極ＰＸとの短絡を回避させるために、前記スルーホールＴＨ３の近傍に切り欠き（あるいは孔）ＣＳが形成されている。
【００４１】
画素電極ＰＸと対向電極ＣＴの間には、基板ＳＵＢ１の面と平行な成分を含む電界が発生し、このような電界によって液晶を駆動させるようになっている。このような構成の液晶表示装置は、ＩＰＳ（In Plane Switching）型と称される。
【００４２】
このように構成された表示装置において、基板ＳＵＢ１側からの光が薄膜トランジスタＴＦＴの形成領域に照射される場合を想定する。この場合、当該薄膜トランジスタＴＦＴにおいて、その半導体層ＡＳのゲート電極ＧＴからはみ出した部分、すなわち、半導体層ＡＳの両端部に光が照射されることになる。  半導体層ＡＳの両端部には従来と同様にホトコンが発生するが、そのホトコンの発生箇所は電極ＴＭ（スルーホールＴＨ１、ＴＨ２が形成された部分に相当する）から比較的遠い位置にあり、該電極ＴＭ側へ流れる間にホール、エレクトロン対の再結合が生じ消滅してしまうことになる。このため、前記ホトコンの発生によって生じる電流が電極ＴＭを通してドレイン電流として流れてしまうことを回避できることになる。したがって、薄膜トランジスタＴＦＴのオフリーク電流の発生を抑制でき、該薄膜トランジスタＴＦＴを含む回路の高速化、消費電力の低減を図ることができる。
【００４３】
〈実施例２〉
図４は、本発明の表示装置の実施例２を示す構成図で、図１（ａ）に対応する図となっている。図４においては、ゲート電極ＧＴと一体に形成されるゲート信号線ＧＬ、ドレイン電極ＤＴと一体に形成されるドレイン信号線ＤＬをも合わせて描画している。図４に示す薄膜トランジスタＴＦＴは、図１（ａ）、（ｂ）に示す薄膜トランジスタＴＦＴと構造的には同じとなっている。
【００４４】
図４において、図１（ａ）、（ｂ）の場合と比較して異なる部分は、まず、薄膜トランジスタＴＦＴのゲート電極ＧＴを、ゲート信号線ＧＬの一部において形成した突出部ＰＪと、この突出部ＰＪの近傍のゲート信号線ＧＬとで構成していることにある。このことは、ドレイン電極ＤＴの半導体層ＡＳとの電気的接続を図るスルーホールＴＨ１、ソース電極ＳＴの半導体層ＡＳとの電気的接続を図るスルーホールＴＨ２は、それぞれ、前記突出部ＰＪ上に限らずゲート信号線ＧＬ上にも位置づけられていることからも判る。これにより、ゲート信号線ＧＬの突起部ＰＪの突出方向への長さを短くでき、画素の開口率の向上を図ることができるようになる。また、前記突出部ＰＪの幅ｗは比較的小さく構成され、半導体層ＡＳはゲート電極ＧＴを充分に被うように形成されている。さらに、前記突出部ＰＪはドレイン信号線ＤＬと一部重なるようにして形成され、これにより、薄膜トランジスタＴＦＴをドレイン信号線ＤＬ側へ寄せて配置させることができる。したがって、画素の開口率の向上を図ることができるようになる。
【００４５】
〈実施例３〉
図５は、本発明の表示装置の実施例３を示す構成図で、図１（ｂ）に対応した図となっている。図５において、図１（ｂ）の場合と比較して異なる部分は、薄膜トランジスタＴＦＴの半導体層がポリシリコン（ｐ−Ｓｉ）からなる半導体層ＰＳとアモルファスシリコンからなる半導体層ＡＳの順次積層体から構成されていることにある。アモルファスシリコンは比較的電気抵抗が大きいため、ポリシリコンとの積層構造とすることにより、電気抵抗の低減を図る趣旨である。また、同様の趣旨で、図には示していないが、薄膜トランジスタＴＦＴの半導体層として、ポリシリコンからなる半導体層のみで構成するようにしてもよい。
【００４６】
〈実施例４〉
上述した実施例で示した薄膜トランジスタＴＦＴは、表示領域ＡＲを構成する各画素ＰＩＸに形成される薄膜トランジスタについて説明したものである。
【００４７】
しかし、液晶表示装置は、たとえば、図６（ａ）に示すように、基板ＳＵＢ１の表示領域ＡＲの周辺において、各ゲート信号線ＧＬに走査信号を供給する走査信号駆動回路Ｖ、各ドレイン信号線ＤＬに映像信号を供給する映像信号駆動回路Ｈｅを備え、これら走査信号駆動回路Ｖ、映像信号駆動回路Ｈｅは、各画素ＰＩＸに形成される薄膜トランジスタの形成の際に並行して形成される薄膜トランジスタを備えたものがある。このような液晶表示装置において、走査信号駆動回路Ｖ、あるいは映像信号駆動回路Ｈｅ内の薄膜トランジスタに上述した構成の薄膜トランジスタを適用させることができる。
【００４８】
また、カラー表示用の液晶表示装置であって、たとえば、図６（ｂ）に示すように、Ｒ、Ｇ、Ｂの各色を担当する３個の隣接（図中ｘ方向に隣接）する画素をカラー表示用の単位画素として構成し、映像信号駆動回路Ｈｅと各ドレイン信号線ＤＬとの間に、ＲＧＢ時分割駆動回路を設けたものがある。ＲＧＢ時分割駆動回路は、前記各単位画素における同色を担当する画素毎に、順次、他の色を担当する画素に映像信号を切り替えて供給するように構成され、その切り替えを行うスイッチング素子として薄膜トランジスタが用いられている。本発明はこのような薄膜トランジスタにも適用することができる。
【００４９】
上述した各実施例は、いずれも、液晶表示装置を例に揚げて説明したものである。しかし、本発明は、液晶表示装置に限らず、たとえば、有機ＥＬ表示装置等の他の表示装置にも適用できる。
【図面の簡単な説明】
【００５０】
【図１】本発明の表示装置に具備される薄膜トランジスタの一実施例を示す構成図である。
【図２】本発明の表示装置の表示部の一実施例を示す等価回路図である。
【図３】本発明の表示装置の画素の一実施例を示す構成図である。
【図４】本発明の表示装置に具備される薄膜トランジスタの他の実施例を示す平面図である。
【図５】本発明の表示装置に具備される薄膜トランジスタの他の実施例を示す断面図である。
【図６】本発明の表示装置の他の実施例を示す平面図である。
【図７】従来の表示装置に具備される薄膜トランジスタの不都合を示す説明図である。
【符号の説明】
【００５１】
ＳＵＢ１……基板、ＧＬ……ゲート信号線、ＤＬ……ドレイン信号線、ＣＬ……対向電圧信号線、ＴＦＴ……薄膜トランジスタ、ＴＭ……電極、ＤＴ……ドレイン電極、ＳＴ……ソース電極、ＰＸ……画素電極、ＣＴ……対向電極、ＰＩＸ……画素、ＡＲ……表示領域、ＧＩ……ゲート絶縁膜、ＩＮ１……第１絶縁膜、ＩＮ２……第２絶縁膜、ＰＡＳ……保護膜、ＴＨ１、ＴＨ２、ＴＨ３……スルーホール、ＭＴ……金属層、ＨＤＳ……高濃度半導体層、ＰＪ……突出部、ＡＳ……半導体層（アモルファスシリコン）、ＰＳ……半導体層（ポリシリコン）、Ｖ……走査信号駆動回路、Ｈｅ……映像信号駆動回路、ＨＰＣ……ＲＧＢ時分割駆動回路。
【図１】
2010039228.tif 000003
【図２】
2010039228.tif 000004
【図３】
2010039228.tif 000005
【図４】
2010039228.tif 000006
【図５】
2010039228.tif 000007
【図６】
2010039228.tif 000008
【図７】
2010039228.tif 000009