(57)【要約】      （修正有）【課題】性能を劣化させずに小型化に対応できるディジタル電力増幅器を提供する。【解決手段】高低の電源電圧間に接続されたスイッチング素子対を備え、２つの出力端が負荷の２つの入力端に接続されている出力部３０を有する。スイッチング素子を駆動する正相及び逆相パルス信号を出力するものであって、外部制御信号が中央値のときに、所定のデューティ比を有する信号帯域より高い所定周波数の正相及び逆相パルス信号を発振し、外部制御信号に応じ、デューティ比及び又は発振周波数を変更させる電流制御発振部１３を有する。信号帯域については発振しないように位相操作し、発振周波数成分については自励発振させるように位相操作し、さらにゲイン調整して入力段に戻す帰還ループ５０を有する。さらに、入力信号と、帰還信号とに基づいて、発振信号を制御するための上述の外部制御信号を生成する比較器１１を入力段に有する。【選択図】図１
2010124136.tif 000002
【特許請求の範囲】
【請求項１】
増幅対象の入力信号に応じた増幅電力を負荷に供給するディジタル電力増幅器において、
２つのスイッチング素子が高低の電源電圧間に直列に接続されたスイッチング素子対を備えるフルブリッジ若しくはハーフブリッジ構成を有し、２つの出力端が負荷の２つの入力端に接続されている出力部と、
上記各スイッチング素子をそれぞれオンオフ駆動するドライバを有するドライバ部と、
正相パルス信号を第１グループの上記ドライバに与えると共に、逆相パルス信号を第２グループの上記ドライバに与えて、上記負荷の２つの入力端への印加電圧の方向を切り替えさせるものであって、外部制御信号が中央値のときに、所定のデューティ比を有する上記入力信号帯域より高い所定周波数の正相パルス信号及び逆相パルス信号を発振し、外部制御信号に応じ、デューティ比及び又は発振周波数を変更させる外部制御発振部と、
上記負荷への供給電力における上記入力信号に応じた信号成分の位相を、目的の信号帯域に対してはネガティブフィードバックが掛かるように操作すると共に、上記負荷への供給電力における上記外部制御発振器による発振周波数成分の位相を、フィードバックによって自励発振させるように操作する積分要素と、
上記積分要素の出力にフィードバックゲインを乗算する帰還部と、
上記入力信号と、上記帰還部を介したフィードバック信号とに基づいて、上記外部制御発振器へ与える外部制御信号を生成する外部制御信号生成部と
を有することを特徴とするディジタル電力増幅器。
【請求項２】
上記負荷がローパスフィルタとして機能する部分を備え、上記出力部がローパスフィルタを備えず、増幅されたパルス電圧を出力するものであることを特徴とする請求項１に記載のディジタル電力増幅器。
【請求項３】
上記積分要素は、上記出力部の出力端と上記帰還部との間に設けられていることを特徴とする請求項２に記載のディジタル電力増幅器。
【請求項４】
上記出力部へ高低の電源電圧を与える電源部が、直列に接続され、接続点が接地されている正負電源を備えたものであり、
上記出力部が、スイッチング素子対を１対備え、その接続点を上記負荷の一方の入力端側に接続し、上記負荷の他方の入力端側を接地しているものである
ことを特徴とする請求項１に記載のディジタル電力増幅器。
【請求項５】
上記出力部へ高低の電源電圧を与える電源部がフローティング電源を適用したものであり、
上記出力部が、スイッチング素子対を２対備え、一方のスイッチング素子対の接続点を上記負荷の一方の入力端側に接続し、他方のスイッチング素子対の接続点を接地させながら上記負荷の他方の入力端側に接続しているものである
ことを特徴とする請求項１に記載のディジタル電力増幅器。
【請求項６】
増幅対象の入力信号が差動入力信号であることを特徴とする請求項１に記載のディジタル電力増幅器。
【請求項７】
上記出力部がローパスフィルタを備え、上記ローパスフィルタの出力を上記負荷に供給することを特徴とする請求項１に記載のディジタル電力増幅器。
【請求項８】
上記ローパスフィルタに上記積分要素の機能を持たせ、上記積分要素を省略したことを特徴とする請求項７に記載のディジタル電力増幅器。
【請求項９】
上記ローパスフィルタに上記積分要素の機能を持たせ、上記ローパスフィルタの出力端末を上記帰還部を介して、上記外部制御信号生成部の入力端に接続すると共に、
上記ローパスフィルタへの入力端を、第２の積分要素及び第２の帰還部を介して、上記外部制御信号生成部の入力端に接続した
ことを特徴とする請求項７に記載のディジタル電力増幅器。
【請求項１０】
上記入力信号が直流信号であり、上記負荷に直流電力を供給することを特徴とする請求項１に記載のディジタル電力増幅器。
【請求項１１】
請求項１〜１０のいずれかに記載のディジタル電力増幅器を複数系統備えてなるディジタル電力増幅器であって、
各系統のディジタル電力増幅器における上記外部制御発振部として、外部からクロック信号を取り込み、出力する発振信号をそのクロック信号に同期させるものを適用すると共に、
各系統のディジタル電力増幅器における上記外部制御発振部へのクロック信号として、各系統に共通な同期キャリア信号を与える同期キャリア信号生成部を有する
ことを特徴とするディジタル電力増幅器。
【請求項１２】
スピーカホーン基端部内に、請求項１〜１１のいずれかに記載のディジタル電力増幅器を実装したことを特徴とするスピーカユニット。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はディジタル電力増幅器（いわゆるスイッチングアンプ）に関し、特に、小型化を可能にしようとしたものである。
【背景技術】
【０００２】
一般に、スイッチングアンプでは、出力にアナログ波形を再生するために、出力段にローパスフィルタを設ける必要がある（特許文献１、２参照）。ローパスフィルタは、主に、コイル（又は抵抗）及びコンデンサの組み合わせで構成される。
【０００３】
また、スイッチングアンプとして、本来の増幅対象信号が入力される信号処理部に誤差アンプを有するものがある（特許文献１参照）。誤差アンプは、フィードバック増幅器の位相補正を目的とし、ローパスフィルタからのフィードバック信号を、誤差成分を有する信号として本来の増幅対象信号とを合成させるように信号処理部内に挿入されている。
【特許文献１】特開２００３−８３６６号公報
【特許文献２】特開２００６−９４２２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、ローパスフィルタを構成するコイルは、（ア）重く、大きく、高価であり、（イ）良い特性を得ることが難しく、（ウ）複数個の特性を揃えることが困難であるなど、様々な課題を抱えている。
【０００５】
また、ローパスフィルタを構成するコンデンサも、（ア）物理的に大きく、（イ）特性を揃えることが困難で、（ウ）種類によって特性が大きく異なるため増幅器の性能に与える影響が小さくないなど、様々な課題を抱えている。
【０００６】
さらに、信号処理部の誤差アンプは、信号処理部の回路規模を増大させるという課題を有するものである。
【０００７】
本発明は、以上の点を考慮してなされたものであり、性能を落とすことなく小型化に対応することができるディジタル電力増幅器を提供しようとしたものである。また、そのようなディジタル電力増幅器を利用したスピーカユニットを提供しようとしたものである。
【課題を解決するための手段】
【０００８】
第１の本発明は、増幅対象の入力信号に応じた増幅電力を負荷に供給するディジタル電力増幅器において、（１）２つのスイッチング素子が高低の電源電圧間に直列に接続されたスイッチング素子対を備えるフルブリッジ若しくはハーフブリッジ構成を有し、２つの出力端が負荷の２つの入力端に接続されている出力部と、（２）上記各スイッチング素子をそれぞれオンオフ駆動するドライバを有するドライバ部と、（３）正相パルス信号を第１グループの上記ドライバに与えると共に、逆相パルス信号を第２グループの上記ドライバに与えて、上記負荷の２つの入力端への印加電圧の方向を切り替えさせるものであって、外部制御信号が中央値のときに、所定のデューティ比を有する上記入力信号帯域より高い所定周波数の正相パルス信号及び逆相パルス信号を発振し、外部制御信号に応じ、デューティ比及び又は発振周波数を変更させる外部制御発振部と、（４）上記負荷への供給電力における上記入力信号に応じた信号成分の位相を、目的の信号帯域に対してはネガティブフィードバックが掛かるように操作すると共に、上記負荷への供給電力における上記外部制御発振器による発振周波数成分の位相を、フィードバックによって自励発振させるように操作する積分要素と、（５）上記積分要素の出力にフィードバックゲインを乗算する帰還部と、（６）上記入力信号と、上記帰還部を介したフィードバック信号とに基づいて、上記外部制御発振器へ与える外部制御信号を生成する外部制御信号生成部とを有することを特徴とする。
【０００９】
第２の本発明のスピーカユニットは、スピーカホーン基端部内に、第１の本発明のディジタル電力増幅器を実装したことを特徴とする。
【発明の効果】
【００１０】
本発明によれば、性能を落とすことなく小型化に対応できるディジタル電力増幅器やスピーカユニットを提供することができる。
【発明を実施するための最良の形態】
【００１１】
（Ａ）第１の実施形態
以下、本発明によるディジタル電力増幅器の第１の実施形態を、図面を参照しながら詳述する。
【００１２】
（Ａ−１）第１の実施形態の構成
図１は、第１の実施形態に係るディジタル電力増幅器１の全体構成を示すブロック図である。第１の実施形態に係るディジタル電力増幅器１は、全体で反転アンプ構成をしているものである。
【００１３】
図１において、第１の実施形態のディジタル電力増幅器１は、信号処理部１０、ドライバ部２０、出力部３０、電源部４０及び帰還ループ部５０を有し、負荷６０に対して増幅電力を供給するものである。
【００１４】
ここで、第１の実施形態に係るディジタル電力増幅器１は、負荷６０が、例えば、スピーカやモータなど、自身にインダクタンスを持ってローパスフィルタ６１と機能し得るものを有することを前提としている。
【００１５】
信号処理部１０は、比較器１１、電圧／電流変換器（Ｖ／Ｉ）１２及び電流制御発振器１３を有する。
【００１６】
比較器１１の第２の比較入力端子（−）には、増幅対象の入力信号が入力抵抗２を介して入力されると共に、後述する逆相フィードバック信号が入力されるようになされている。また、比較器１１の第１の比較入力端子（＋）はバイアス抵抗３に接続されており、後述する正相フィードバック信号が入力されるようになされている。比較器１１は、第２の比較入力端子への信号より第１の比較入力端子への信号が大きいときに「Ｈ」をとると共に、第１の比較入力端子への信号が第２の比較入力端子への信号以下のときに「Ｌ」をとるパルス信号（電圧信号）を非反転出力端子（＋）から出力するものである。
【００１７】
電圧／電流変換器１２は、比較器１１からの出力パルス信号を電流信号に変換するものである。
【００１８】
電流制御発振器１３は、電圧／電流変換器１２の出力パルス信号（電流信号）が０のときには、デューティ比が５０％の所定の周波数を有するパルス信号を発振するものである。電流制御発振器１３は、電圧／電流変換器１２の出力パルス信号（電流信号）に応じ、発振周波数、及び、デューティ比を変更させる。なお、デューティ比だけを変更させるものであっても良い。電流制御発振器１３は、電圧／電流変換器１２の出力パルス信号が「Ｈ」のときに当該発振器１３からの非反転出力の「Ｈ」出力期間を延長し、電圧／電流変換器１２の出力パルス信号が「Ｌ」のときに当該発振器１３からの非反転出力の「Ｈ」出力期間を短縮するように働くものである。
【００１９】
電源部４０は、単一の電源４１と、電源４１に並列に接続されている電源電圧の安定化用の大容量コンデンサ４２と、正負電源を形成するために直列に接続されていて接続点が接地されている２つのコンデンサ４３及び４４とを有する。コンデンサ４３及び４４の直列回路は、電源４１に並列に接続されている。
【００２０】
ドライバ部２０は、４個のドライバ２１−１〜２１−４を有し、出力部３０は、４個のスイッチング素子３１−１〜３１−４とＥＭＩフィルタ３２とを有する。各スイッチング素子３１−１〜３１−４は、例えばＦＥＴ（電界効果トランジスタ）である。
【００２１】
ドライバ２１−１〜２１−４はそれぞれ、電流制御発振器１３から出力された正相又は逆相のパルス信号に基づいて、対応するスイッチング素子３１−１〜３１−４をオンオフ駆動するものである。なお、ドライバ２１−１〜２１−４は、電流制御発振器１３側と、スイッチング素子３１−１〜３１−４側とを電気的に絶縁する光電カプラなどを内部に有するものであっても良い。
【００２２】
電源部４０からの正電源電圧ライン及び負電源電圧ライン間には、スイッチング素子３１−１及び３１−２の直列回路と、スイッチング素子３１−４及び３１−３の直列回路とが接続されている。すなわち、第１の実施形態の出力部３０は、スイッチング素子対を２対有するフルブリッジのものである。ドライバ２１−１及び２１−３には電流制御発振器１３から出力された正相のパルス信号が与えられ、ドライバ２１−２及び２１−４には電流制御発振器１３から出力された逆相のパルス信号が与えられるようになされており、これにより、スイッチング素子３１−１及び３１−３と、スイッチング素子３１−２及び３１−４とは、相補的にオンオフ動作を行うようになされている。
【００２３】
スイッチング素子３１−１及び３１−２間の接続点はＥＭＩフィルタ３２を介して負荷６０の一端に接続され、スイッチング素子３１−４及び３１−３間の接続点はＥＭＩフィルタ３２を介して負荷６０の他端に接続されている。従って、スイッチング素子３１−１及び３１−３がオン動作しているときには、電源部４０→スイッチング素子３１−１→負荷６０→スイッチング素子３１−３→電源部４０の経路で負荷６０に電力が供給され、一方、スイッチング素子３１−２及び３１−４がオン動作しているときには、電源部４０→スイッチング素子３１−４→負荷６０→スイッチング素子３１−２→電源部４０の経路で負荷６０に電力が供給され、負荷６０におけるローパスフィルタ６１としての機能部により、入力信号に応じた増幅信号が負荷６０に印加される。
【００２４】
ディジタル電力増幅器は、一般に、ＰＷＭやＰＤＭなどのアナログ量を持った矩形波状の離散時間信号電圧を出力する。回路の構成として負荷に出力を与える前に、ローパスフィルタなどの積分要素を通してアナログ波形を再生してから、負荷に電力を供給することが多い。しかし、スピーカやモータのように負荷自身がインダクタンスを持つ場合、矩形波状の電圧を直接加えても積分した形の電流が流れるので、負荷自身でアナログ波形を再生でき、明示的にローパスフィルタをディジタル電力増幅器に設けなくても所望の電力を負荷に供給することができる。第１の実施形態は、このような考え方により、出力部３０からローパスフィルタをなくしている。
【００２５】
ＥＭＩフィルタ３２は、ＥＭＩの問題を抑制するために設けられたフィルタである。上述のように、スイッチング素子３１−１〜３１−４はパルス信号（矩形波信号）によって駆動されるものである。パルス信号（矩形波信号）は周知のように高い周波数成分を持っており、負荷６０への配線が長くなると、ＥＭＩの問題を発生することがあるため、出力部３０の出力端と負荷６０との間にＥＭＩフィルタ３２を設けている。
【００２６】
帰還ループ部５０は、２つの積分要素５１Ｐ及び５１Ｎと、２つの帰還部５２Ｐ及び５２Ｎとを有する。
【００２７】
スイッチング素子３１−１及び３１−２間の接続点側の負荷６０の一端は、積分要素５１Ｐ及び帰還部５２Ｐを順次介して、比較器１１の第１の比較入力端子（＋）に接続されている。また、スイッチング素子３１−４及び３１−３間の接続点側の負荷６０の他端は、積分要素５１Ｎ及び帰還部５２Ｎを順次介して、比較器１１の第２の比較入力端子（−）に接続されている。積分要素５１Ｐ及び５１Ｎに入力される負荷６０の両端から得る信号は、それぞれ逆相の同一振幅の波形である。
【００２８】
積分要素５１Ｐ及び５１Ｎはそれぞれ、従来のディジタル電力増幅器で用いていたローパスフィルタに相当する遅延特性を挿入するものである。すなわち、積分要素５１Ｐ及び５１Ｎへの入力は、パルス（矩形波）信号であり、出力はそれを再生したアナログ信号波形と残留キャリア成分となる。ここで、残留キャリア成分とは、電流制御発振器１３からの出力信号における基本周波数（以下、キャリア周波数と呼ぶ）と同様な周波数を有する成分である。
【００２９】
図２は、積分要素５１Ｐ及び５１Ｎの周波数特性を示す説明図である。図２（Ａ）は周波数（横軸は周波数の対数に応じたピッチを有する）に対するゲイン特性を示し、図２（Ｂ）は周波数（横軸は周波数の対数に応じたピッチを有する）に対する位相特性を示している。
【００３０】
積分要素５１Ｐ及び５１Ｎは、増幅対象の入力信号が取り得る帯域（信号帯域）の上限（以下、カットオフ周波数と呼ぶ）までのゲインは概ね０［ｄＢ］であって位相変化も生じさせないものである。これにより、入力信号帯域が正帰還によって発振することを防止するようにしている。
【００３１】
キャリア周波数はカットオフ周波数より高く選定されている。積分要素５１Ｐ及び５１Ｎは、キャリア周波数のゲインをかなり抑える（−４０［ｄＢ］）と共に、ループを通じて発振するように位相を反転させるものである。この特性により、電流制御発振器１３を有する当該ディジタル電力増幅器１が自励発振するようになる。
【００３２】
各帰還部５２Ｐ、５２Ｎはそれぞれ、対応する積分要素５１Ｐ、５１Ｎの出力信号に対して、同一の帰還率βを適用して、信号処理部１０に帰還させるものである。帰還部５２Ｐからの出力信号は、正相フィードバック信号として信号処理部１０に与えられ、帰還部５２Ｎからの出力信号は、逆相フィードバック信号として信号処理部１０に与えられるようになされている。
【００３３】
図３は、電流制御発振器１３の構成例を示す回路図であり、図４は、図３の各部タイミングチャートである。図３に示す電流制御発振器１３の構成例は、ロジックインバータを用いたリングオシレータと呼ばれる発振器構成を利用しているものである。
【００３４】
図３において、電流制御発振器１３は、直列接続された３個のインバータ７０〜７２と、３個のインバータ７０〜７２の直列回路に対して並列に接続された抵抗７３と、１段目及び２段目のインバータ７０及び７１の直列回路に対して並列に接続されたコンデンサ７４とを有しており、電圧／電流変換器１２の出力電流ｉが入力されるものである。そして、２段目のインバータ７１の出力電圧を非反転出力とすると共に、３段目のインバータ７２の出力電圧を反転出力とするものである。
【００３５】
コンデンサ７４の電圧／電流変換器１２側の電位をｖ１、コンデンサ７４の反対側の電位（非反転出力となっている）をｖ２とする。
【００３６】
まず、図４（Ａ１）及び（Ａ２）を参照して、電流ｉが０である場合を説明する。電流ｉが０である場合において、電位ｖ２が「Ｌ（０Ｖ）」のときを考える。このとき、インバータ７２の出力が「Ｈ」となるので、コンデンサ７４へ図３における左から右へ充電電流が流れ、電位ｖ１は徐々に上昇する。電位ｖ１が、１段目のインバータ７０の閾値電圧ＶＴＨを越えると、１段目のインバータ７０は、自己への入力が「Ｌ」から「Ｈ」に切り替わったとして反転動作し、これにより、２段目のインバータ７１の出力、すなわち、電位ｖ２が「Ｈ」に変化する。電位ｖ２が「Ｈ」になった瞬間では、電位ｖ１は、電位ｖ２にコンデンサ７４の両端電圧が加算された電位となる。また、電位ｖ２が「Ｈ」になると、インバータ７２の出力が「Ｌ」になり、コンデンサ７４へ図３における右から左へ充電電流（言い換えると放電電流）が流れ、電位ｖ１は徐々に下降する。電位ｖ１が、１段目のインバータ７０の閾値電圧ＶＴＨを割ると、１段目のインバータ７０は、自己への入力が「Ｈ」から「Ｌ」に切り替わったとして反転動作し、これにより、２段目のインバータ７１の出力、すなわち、電位ｖ２が「Ｌ」に変化する。以下、同様な動作を繰り返す。コンデンサ７４の容量を適宜選定することにより、電流ｉが０である場合に、２段目のインバータ７１からの非反転出力や、３段目のインバータ７２からの反転出力のデューティ比を５０％とすることができる。
【００３７】
次に、図４（Ｂ１）及び（Ｂ２）を参照して電流ｉが正の場合における電流制御発振器１３の機能を説明する。電流ｉが正の場合は、電流ｉが０である場合に比較し、コンデンサ７４へ図３における左から右へ充電させる充電電流が電流ｉの分だけ大きくなり、逆に、コンデンサ７４が充電電力を放電する放電電流は電流ｉの分だけ小さくなる。その結果、２段目のインバータ７１からの非反転出力（電位ｖ２）のデューティ比は大きくなる（キャリア周波数は僅かに低くなる）。
【００３８】
図示は省略するが、電流ｉが負の場合には、２段目のインバータ７１からの非反転出力（電位ｖ２）のデューティ比は小さくなる（キャリア周波数は僅かに高くなる）。
【００３９】
（Ａ−２）第１の実施形態の全体動作
次に、第１の実施形態に係るディジタル電力増幅器１の全体動作を、図面を参照しながら説明する。ここで、図５は、図１の各部タイミングチャートである。なお、図５では残留キャリア成分を実際のレベルより強調して示している。
【００４０】
図５（Ａ）に示すような増幅対象の入力信号Ｖｉｎは、入力抵抗２を介して比較器１１の第２の比較入力端子（−）に入力され、また、帰還部５２Ｎからの逆相フィードバック信号も、比較器１１の第２の比較入力端子（−）に入力される。また、帰還部５２Ｐからの正相フィードバック信号は、比較器１１の第１の比較入力端子（＋）に入力される。
【００４１】
ここで、図５（Ｆ）は、帰還部５２Ｎに入力される信号から帰還部５２Ｐに入力される信号を減算した差信号Ｖｌｐｆを示しており、この差信号Ｖｌｐｆに帰還率βを掛けた信号が、帰還部５２Ｎからの逆相フィードバック信号から帰還部５２Ｐからの正相フィードバック信号を減算した差信号β・Ｖｌｐｆとなる。上述のように、比較器１１の第２の比較入力端子（−）には増幅対象の入力信号Ｖｉｎが入力されているので、比較器１１の第２の比較入力端子（−）への入力から第１の比較入力端子（＋）への入力を見た入力電圧Ｖｃｏｍｐ＿ｉｎは、図５（Ｂ）に示すようにＶｉｎ＋β・Ｖｌｐｆとなる。
【００４２】
上述した積分要素５１Ｐ及び５１Ｎの周波数特性により、信号Ｖｃｏｍｐ＿ｉｎ（＝Ｖｉｎ＋β・Ｖｌｐｆ）における信号帯域はフィードバックにより所定分が打ち消され、信号Ｖｃｏｍｐ＿ｉｎにはキャリア成分（残留キャリア成分）が残る。すなわち、信号Ｖｃｏｍｐ＿ｉｎは、入力信号Ｖｉｎを反転増幅した信号と、残留キャリア成分との重畳信号となっている。
【００４３】
比較器１１への２入力（の差）が上述のようであるので、比較器１１の非反転出力端子からは、図５（Ｃ）に示すように、信号Ｖｃｏｍｐ＿ｉｎの正の期間で「Ｈ」をとり、信号Ｖｃｏｍｐ＿ｉｎの負の期間で「Ｌ」をとるパルス信号Ｖｃｏｍｐ＿ｏｕｔが出力される。このパルス信号（電圧信号）Ｖｃｏｍｐ＿ｏｕｔは、電圧／電流変換器１２によって電流信号に変換されて電流制御発振器１３に与えられる。
【００４４】
電流制御発振器１３においては、電圧／電流変換器１２の出力パルス信号（電流信号）に応じて、基本的な発振波形（デューティ比が５０％の所定の周波数を有するパルス信号）から、発振周波数及びデューティ比を変更させた発振信号が形成される。図５（Ｄ）は、電流制御発振器１３の非反転出力端子から出力された正相の発振パルス信号Ｖｏｓｃ＋を示しており、電流制御発振器１３の反転出力端子からは図５（Ｄ）に示すパルス信号の逆相の発振パルス信号Ｖｏｓｃ−が出力される。
【００４５】
正相の発振パルス信号Ｖｏｓｃ＋はドライバ２１−１及び２１−３に与えられ、スイッチング素子３１−１及び３１−３のオンオフ制御に用いられる。また、逆相の発振パルス信号Ｖｏｓｃ−はドライバ２１−２及び２１−４に与えられ、スイッチング素子３１−２及び３１−４のオンオフ制御に用いられる。スイッチング素子３１−１及び３１−２の接続点から、スイッチング素子３１−４及び３１−３の接続点を臨んだ電圧Ｖｏｕｔは、図５（Ｅ）に示すようになり、この電圧信号ＶｏｕｔがＥＭＩフィルタ３２を介して、負荷６０に印加される。
【００４６】
負荷６０が有するローパスフィルタ６１と機能し得る部分により電圧信号Ｖｏｕｔが入力信号Ｖｉｎに応じたアナログ信号（電力増幅信号）に変換され、負荷６０に電力供給がなされる。
【００４７】
負荷６０との２つの接続端子の電位（この電位の差は電圧信号Ｖｏｕｔに等しい）はそれぞれ、対応する積分要素５１Ｐ、５１Ｎと、帰還部５２Ｐ、５２Ｎを介して信号処理部１０にフィードバックされる。ここで、積分要素５１Ｐ、５１Ｎは、入力信号Ｖｉｎがフィードバックしても発振することがないようにすると共に、電流制御発振器１３の発振（自励発振）が継続するように、自己への入力信号の周波数特性を操作する。また、帰還部５２Ｐ、５２Ｎは、所定の帰還率β倍することでフィードバックゲインを所望のものとする。
【００４８】
（Ａ−３）第１の実施形態の効果
第１の実施形態によれば、出力部におけるローパスフィルタと、フィードバック信号を取り込む入力段の誤差アンプとを必要としないディジタル電力増幅器を実現できる。
【００４９】
その結果、大きく重いコイルやコンデンサの部品が不要になるので、小型軽量な実装を実現でき、また、安価にもできる。例えば、携帯機器のオーディオアンプへの適用に向いている。
【００５０】
なお、積分処理を行う積分要素５１Ｐ、５１Ｎを必要としているが、これは、負荷を駆動するための信号を形成するローパスフィルタとは異なり、フィードバックループに介在させているものである。そのため、例えば、プリント配線基板に対するパターンで形成するコンデンサや、チップコンデンサや、ＳＡＷフィルタなどを利用して、積分要素５１Ｐ、５１Ｎを小型軽量に構成することができる。
【００５１】
また、第１の実施形態によっても、スイッチング素子３１−１〜３１−４のオンオフにより方向を制御して負荷６０が有するローパスフィルタ６１へ電源電圧を印加して、入力信号に応じた電力供給を行うようにしたので、一般的なディジタル電力増幅器の特長である、高効率の特長も備えている。その結果、例えば、電池駆動の機器へ適用すると、運転可能時間を伸ばすことができる。
【００５２】
さらに、第１の実施形態によれば、負荷とディジタル電力増幅器の間にローパスフィルタのコイルが存在しないため、一般のディジタル電力増幅器で問題となるパンピング現象（ローパスフィルタのコイルに蓄えられたエネルギーが電源に回生し、電源電圧を変動させ、特に低域のアンプ性能に悪影響を与える現象）が起こらない。そのため、電源部に大きなコンデンサを設けたり、パンピング防止回路を設けたりするなどの必要がなくなり、電源部の小型化を実現できる。
【００５３】
以上を整理して述べると、性能を落とすことなく小型化に対応できるディジタル電力増幅器を提供することができる。
【００５４】
また、第１の実施形態によれば、ディジタル電力増幅器の安定度は電源電圧に依存しないので、電源電圧が可変なディジタル電力増幅器を実現することができる。
【００５５】
（Ｂ）第２の実施形態
次に、本発明によるディジタル電力増幅器の第２の実施形態を、図面を参照しながら詳述する。第２の実施形態に係るディジタル電力増幅器は、正負電源を適用したシングルエンド出力のものであり、また、スイッチング素子対が一対であるハーフブリッジ構成のものである。
【００５６】
図６は、第２の実施形態に係るディジタル電力増幅器１Ａの全体構成を示すブロック図であり、第１の実施形態に係る図１との同一、対応部分には同一、対応符号を付して示している。
【００５７】
図６において、第２の実施形態のディジタル電力増幅器１Ａにおける信号処理部１０も、比較器１１、電圧／電流変換器（Ｖ／Ｉ）１２及び電流制御発振器１３を有する。但し、比較器１１の第１の比較入力端子（＋）は接地されており、固定電位（０）をとるようになされており、比較器１１の第２の比較入力端子（−）に、入力信号Ｖｉｎ及び逆相フィードバック信号が入力されるようになされている。
【００５８】
第２の実施形態のドライバ部２０Ａは、２個のドライバ２１−１及び２１−２を有し、第２の実施形態の出力部３０Ａは、２個のスイッチング素子３１−１及び３１−２とＥＭＩフィルタ３２とを有する。ドライバ２１−１には電流制御発振器１３の反転出力（逆相パルス信号）が与えられ、対応するスイッチング素子３１−１をオンオフ駆動する。また、ドライバ２１−２には電流制御発振器１３の非反転出力（正相パルス信号）が与えられ、対応するスイッチング素子３１−２をオンオフ駆動する。
【００５９】
第２の実施形態の電源部４０Ａは、接続点が接地されている正負電源４１Ｐ及び４１Ｎと、各電源４１Ｐ、４１Ｎにそれぞれ並列に接続されているコンデンサ４３、４４とを備えて構成されている。
【００６０】
電源部４０からの正電源電圧ライン及び負電源電圧ライン間には、上述したスイッチング素子３１−１及び３１−２の直列回路が接続されている。スイッチング素子３１−１及び３１−２間の接続点はＥＭＩフィルタ３２を介して負荷６０の一端に接続され、また、接地点がＥＭＩフィルタ３２を介して負荷６０の他端に接続されている。従って、スイッチング素子３１−１がオン動作しているときには、電源部４０（正電源電圧）→スイッチング素子３１−１→負荷６０→電源部４０（接地）の経路で負荷６０に電力が供給され、一方、スイッチング素子３１−２がオン動作しているときには、電源部４０（接地）→負荷６０→スイッチング素子３１−２→電源部４０（負電源電圧）の経路で負荷６０に電力が供給され、負荷６０におけるローパスフィルタ６１としての機能部により、入力信号に応じた増幅信号が負荷６０に印加される。
【００６１】
スイッチング素子３１−１及び３１−２間の接続点側の負荷６０の一端は、積分要素５１及び帰還部５２を順次介して、比較器１１の第２の比較入力端子（−）に接続されている。積分要素５１及び帰還部５２の機能は、第１の実施形態のものと同様である。
【００６２】
第２の実施形態に係るディジタル電力増幅器１Ａは、正負電源を適用したシングルエンド出力のものであり、スイッチング素子対が一対であるハーフブリッジ構成のものであるという点で、第１の実施形態と異なっているが、増幅面については、第１の実施形態と同様な作用効果を発揮する。
【００６３】
（Ｃ）第３の実施形態
次に、本発明によるディジタル電力増幅器の第３の実施形態を、図面を参照しながら詳述する。第３の実施形態に係るディジタル電力増幅器は、フローティング電源を適用してスイッチングブリッジの片側を接地し、シングルエンド出力としたものである。以下では、第１の実施形態及び第２の実施形態と異なる点を説明する。
【００６４】
図７は、第３の実施形態に係るディジタル電力増幅器１Ｂの全体構成を示すブロック図であり、第１の実施形態に係る図１や第２の実施形態に係る図６との同一、対応部分には同一、対応符号を付して示している。
【００６５】
第３の実施形態の電源部４０Ｂは、単一の電源４１と、電源４１に並列に接続されている電源電圧の安定化用の大容量コンデンサ４２とでなるフローティング電源である。出力部３０Ｂにおけるスイッチング素子３１−４及び３１−３間の接続点は接地されている。
【００６６】
従って、スイッチング素子３１−１及び３１−３がオン動作しているときには、電源部４０の低電源電圧が接地電位となり、電源部４０→スイッチング素子３１−１→負荷６０→スイッチング素子３１−３→電源部４０の経路で負荷６０に電力が供給され、一方、スイッチング素子３１−２及び３１−４がオン動作しているときには、電源部４０の高電源電圧が接地電位となり、電源部４０→スイッチング素子３１−４→負荷６０→スイッチング素子３１−２→電源部４０の経路で負荷６０に電力が供給され、負荷６０におけるローパスフィルタ６１としての機能部により、入力信号に応じた増幅信号が負荷６０に印加される。
【００６７】
第３の実施形態に係るディジタル電力増幅器１Ｂは、フローティング電源を適用してスイッチングブリッジの片側を接地し、シングルエンド出力としている点で、既述した実施形態と異なっているが、増幅面については、既述した実施形態と同様な作用効果を発揮する。
【００６８】
第３の実施形態に係るディジタル電力増幅器１Ｂによれば、単一電源で、シングルエンド出力を実施することができる。
【００６９】
（Ｄ）第４の実施形態
次に、本発明によるディジタル電力増幅器の第４の実施形態を、図面を参照しながら詳述する。第４の実施形態に係るディジタル電力増幅器は、差動入力信号が入力されて増幅処理するものである。以下では、既述した実施形態と異なる点を説明する。
【００７０】
図８は、第４の実施形態に係るディジタル電力増幅器１Ｃの全体構成を示すブロック図であり、第１の実施形態に係る図１との同一、対応部分には同一、対応符号を付して示している。
【００７１】
比較器１１の第２の比較入力端子（−）には、増幅対象の正相入力信号が入力抵抗２を介して入力されると共に、帰還部５２Ｎからの逆相フィードバック信号が入力されるようになされている。また、比較器１１の第１の比較入力端子（＋）には、増幅対象の逆相入力信号が入力抵抗３Ｃを介して入力されると共に、帰還部５２Ｐからの正相フィードバック信号が入力されるようになされている。
【００７２】
第４の実施形態に係るディジタル電力増幅器１Ｃでは、比較器１１における２つの比較入力が、既述した実施形態と異なっているが、増幅面については、既述した実施形態と同様な作用効果を発揮する。
【００７３】
（Ｅ）第５の実施形態
次に、本発明によるディジタル電力増幅器の第５の実施形態を、図面を参照しながら詳述する。第５の実施形態に係るディジタル電力増幅器は、一般的なスイッチングアンプ（ディジタル電力増幅器）と同様に出力部がローパスフィルタを備えるものである。以下では、既述した実施形態と異なる点を説明する。
【００７４】
図９は、第５の実施形態に係るディジタル電力増幅器１Ｄの全体構成を示すブロック図であり、第１の実施形態に係る図１との同一、対応部分には同一、対応符号を付して示している。
【００７５】
第５の実施形態の出力部３０Ｄは、４個のスイッチング素子３１−１〜３１−４と、２個のローパスフィルタ（ＬＰＦ）３３及び３４とを有し、ＥＭＩフィルタ（３２）は設けられていない。また、第５の実施形態の帰還ループ部５０Ｄは、２つの帰還部５２Ｐ及び５２Ｎだけを備え、積分要素（５１Ｐ、５１Ｎ）は設けられていない。
【００７６】
ローパスフィルタ３３は、スイッチング素子３１−１及び３１−２間の接続点に接続され、その接続点の電位変化（電圧パルス信号）をアナログ信号に変換し、負荷６０の一端に入力すると共に、帰還部５２Ｐに入力するものである。また、ローパスフィルタ３４は、スイッチング素子３１−４及び３１−３間の接続点に接続され、その接続点の電位変化（電圧パルス信号）をアナログ信号に変換し、負荷６０の他端に入力すると共に、帰還部５２Ｎに入力するものである。
【００７７】
各ローパスフィルタ３３、３４はそれぞれ、第１の実施形態における積分要素５１Ｐ、５１Ｎの機能も兼ねているものである。すなわち、ローパスフィルタ３３、３４はそれぞれ、信号帯域では位相変化も生じさせず、信号帯域が正帰還によって発振することを防止させ、キャリア周波数のゲインをかなり抑えると共に、ループを通じて発振（自励発振）するように位相を反転させるものである。
【００７８】
第５の実施形態に係るディジタル電力増幅器１Ｄも、出力部３０Ｄがローパスフィルタを備えているが、自励発振を利用しており、増幅面については、既述した実施形態と同様な作用効果を発揮する。
【００７９】
出力部３０Ｄがローパスフィルタを備えているので、負荷６０がローパスフィルタ機能部（６１）を備えている必要はなく、抵抗負荷など一般の負荷を接続することができる。
【００８０】
また、出力部３０Ｄがローパスフィルタを備えているが、信号処理部に誤差アンプは不要となっており、従来より小形にできることが期待できる。
【００８１】
（Ｆ）第６の実施形態
次に、本発明によるディジタル電力増幅器の第５の実施形態を、図面を参照しながら詳述する。第６の実施形態に係るディジタル電力増幅器は、出力部がローパスフィルタを備え、ローパスフィルタの入力端及び出力端のそれぞれからフィードバック信号を得るものである。以下では、既述した実施形態（第５の実施形態）と異なる点を説明する。
【００８２】
図１０は、第６の実施形態に係るディジタル電力増幅器１Ｅの全体構成を示すブロック図であり、第５の実施形態に係る図９との同一、対応部分には同一、対応符号を付して示している。
【００８３】
第６の実施形態に係るディジタル電力増幅器１Ｅは、第５の実施形態の構成に加え、第２の積分要素５３Ｐ及び５３Ｎと、第２の帰還部５４Ｐ及び５４Ｎとを有している。
【００８４】
一方の第２の積分要素５３Ｐ及び第２の帰還部５４Ｐは、スイッチング素子３１−１及び３１−２の接続点（ローパスフィルタ３３の入力端）の信号を、比較器１１の第１の比較入力端子（＋）にフィードバックさせるものであり、他方の第２の積分要素５３Ｎ及び第２の帰還部５４Ｎは、スイッチング素子３１−４及び３１−３の接続点（ローパスフィルタ３４の入力端）の信号を、比較器１１の第２の比較入力端子（−）にフィードバックさせるものである。第２の積分要素５３Ｐ及び５３Ｎの機能は、第１の実施形態の積分要素（５１Ｐ及び５１Ｎ）の機能と同様である。第２の帰還部５４Ｐ及び５４Ｎの帰還ゲインβ’は適宜選定すれば良い。第２の帰還部５４Ｐ、５４Ｎを有する帰還ループの方を、帰還部５２Ｐ、５４Ｎを有する帰還ループより優先させるように帰還ゲインβ’を定めても良く、優先関係がその逆になるように帰還ゲインβ’を定めても良い。
【００８５】
第６の実施形態に係るディジタル電力増幅器１Ｅは、第５の実施形態に係るディジタル電力増幅器１Ｄと同様な効果に加え、ローパスフィルタの入力端及び出力端のそれぞれからフィードバックさせていることにより、以下の効果を奏することができる。
【００８６】
２重のフィードバックにより、自励発振不良の発生を抑えて動作を安定させることができる。また、ローパスフィルタの入力端からのフィードバックにより、ローパスフィルタによる歪みを低減でき、性能向上を少ない追加部品で実現することができる。
【００８７】
（Ｇ）第７の実施形態
次に、本発明によるディジタル電力増幅器の第７の実施形態を、図面を参照しながら詳述する。第７の実施形態に係るディジタル電力増幅器は、複数系統のディジタル電力増幅器部分を備えるものである。以下では、既述した実施形態と異なる点を説明する。
【００８８】
図１１は、第７の実施形態に係るディジタル電力増幅器１Ｆの全体構成を示すブロック図であり、第２の実施形態に係る図６との同一、対応部分には同一、対応符号を付して示している。
【００８９】
第７の実施形態に係るディジタル電力増幅器１Ｆは、同一構成のＲ、Ｌの２系統の増幅器部分４Ｒ、４Ｌを有する。２系統（なお、３系統以上であっても良い）の増幅器部分４Ｒ、４Ｌはそれぞれ、上述した第２の実施形態のディジタル電力増幅器１Ａと同様な構成を有するが、電流制御発振器１３Ｒ、１３Ｌとして、出力する発振信号を外部からのクロック信号（同期キャリア信号）に同期させる構成のものを適用している。また、第７の実施形態に係るディジタル電力増幅器１Ｆは、２系統の増幅器部分４Ｒ、４Ｌに共通な同期キャリア信号発生源５を備え、同期キャリア信号発生源５が発生した同期キャリア信号が、電流制御発振器１３Ｒ及び１３Ｌに与えられるようになされている。
【００９０】
Ｒ、Ｌの２系統の増幅器部分４Ｒ及び４Ｌはそれぞれ、第２の実施形態のディジタル電力増幅器１Ａと同様に動作するが、電流制御発振器１３Ｒ、１３Ｌとして、発振信号を外部からのクロック信号に同期させる構成のものを適用し、電流制御発振器１３Ｒ、１３Ｌに共通の同期キャリア信号を入力するようにしたので、Ｒ、Ｌの２系統の増幅器部分４Ｒ及び４Ｌはスイッチング素子対を概ね同一周波数で駆動した同期動作を行う。
【００９１】
第７の実施形態に係るディジタル電力増幅器１Ｆも、複数の系統を備えているが、増幅面については、既述した実施形態と同様な作用効果を発揮する。
【００９２】
また、複数系統の増幅器部分に対して、それぞれの電流制御発振器に外部キャリア信号を与えることにより、同一周波数で駆動することができる。これにより、複数台運転時や、スイッチング電源を用いる場合などにビートの発生問題を避けることができる。
【００９３】
（Ｈ）第８の実施形態
次に、本発明によるディジタル電力増幅器の第８の実施形態を、図面を参照しながら詳述する。第８の実施形態に係るディジタル電力増幅器は、直流入力を増幅して出力するＤＣ／ＤＣコンバータとして適用したものである。
【００９４】
図１２は、第８の実施形態に係るディジタル電力増幅器１Ｇの全体構成を示すブロック図であり、第５の実施形態に係る図９との同一、対応部分には同一、対応符号を付して示している。
【００９５】
第８の実施形態に係るディジタル電力増幅器１Ｇは、入力信号が直流信号（直流電圧）であって、負荷６０に対する出力信号も直流信号であるものである。直流信号が入力されても、第５の実施形態と同様に動作し、増幅された直流電力を負荷６０に供給することができる。
【００９６】
第８の実施形態によれば、第８の実施形態に係るディジタル電力増幅器１Ｇを、低ノイズの小形の高性能スイッチング電源として用いることができる。
【００９７】
（Ｉ）他の実施形態
上記各実施形態の説明でも種々変形実施形態に言及したが、さらに、以下に例示するような変形実施形態を挙げることができる。
【００９８】
上記各実施形態の技術思想は組み合わせることが可能ならば、組み合わせて適用するようにしても良い。例えば、第５の実施形態の積分要素を省略して出力部内にローパスフィルタを設けるという技術思想を、第２の実施形態の正負電源を適用したシングルエンド出力のハーフブリッジ構成に適用するようにしても良い。また、第７の実施形態の複数系統を同期化させる技術思想が適用される各増幅器部分の構成は、第１、第３〜第５の実施形態のいずれかのディジタル電力増幅器の構成であっても良い。
【００９９】
上記各実施形態では、発振器として電流制御発振器を適用したものを示したが、電流制御発振器に代え、電圧制御発振器やディジタル制御発振器などの外部指令によりデューティ比や周波数を変更できる機能を有する一般的な発振器を用いるようにしても良い。電圧制御発振器を適用する場合であれば、比較器１１は２入力の差分電圧を得るものに置換され、ディジタル制御発振器を適用する場合であれば、比較器１１は２入力の差分電圧のディジタル値を得るものに置換される。電圧制御発振器やディジタル制御発振器等においても、外部キャリア信号に同期して発振する形式のものがあり、上述した第６の実施形態においても、電流制御発振器に代え、電圧制御発振器やディジタル制御発振器などを適用することができる。
【０１００】
電源部４０は、所望の直流電圧を供給できるものであればどのような構成のものであっても良い。例えば、電池を利用したものであっても良く、ＡＣ電源を整流したものであっても良い。また、上記では、ＧＮＤ（接地）を電源電圧の中点電位として説明したが、回路の簡単な変更により、ＧＮＤ電位は自由に設計しても良いものである。
【０１０１】
上記第５の実施形態では、出力部がローパスフィルタを備える場合には、積分要素を省略するものを示したが、出力部がローパスフィルタを備えていても積分要素を設けるようにしても良い。この場合、ローパスフィルタ及び積分要素とで、第１の実施形態の積分要素のような位相操作を行うようにすれば良い。
【０１０２】
ローパスフィルタが兼用していない積分要素を有する上記各実施形態では、積分要素の後段に、帰還部を備えるものであったが、帰還部によってフィードバックゲインを乗算した後に、積分要素によって、所望帯域の位相を操作するようにしても良い。特許請求の範囲の表現では、積分要素が前段にある場合だけに読めるが、特許請求の範囲の表現は、積分要素が帰還部の前段にある場合、積分要素が帰還部の後段にある場合の双方を含むものとする。
【０１０３】
上記各実施形態のディジタル電力増幅器の用途は限定されるものではなく、アナログ信号や直流信号の増幅を要するあらゆる機器、装置に適用することができる。但し、今までのディジタル電力増幅器より大幅な小型化が可能であり、ある機器、装置に対し、新たな形式で実装することができる。図１３は、このような用途の説明図である。すなわち、一般的なダイナミックスピーカに対して非常に小さい実装が可能であるので、スピーカユニット８０の、電気／振動変換を行う構成等を収容したスピーカホーン基端部８１内に、いずれかの実施形態のディジタル電力増幅器８２を内蔵させることができる。すなわち、アンプ内蔵スピーカユニット８０を構成させることができる。アンプとスピーカを一体として扱う機器、例えば、ギターアンプなどに適用すると有用である。
【図面の簡単な説明】
【０１０４】
【図１】第１の実施形態に係るディジタル電力増幅器の全体構成を示すブロック図である。
【図２】第１の実施形態における積分要素の周波数特性を示す説明図である。
【図３】第１の実施形態における電流制御発振器の構成例を示す回路図である。
【図４】図３の各部タイミングチャートである。
【図５】図１の各部タイミングチャートである。
【図６】第２の実施形態に係るディジタル電力増幅器の全体構成を示すブロック図である。
【図７】第３の実施形態に係るディジタル電力増幅器の全体構成を示すブロック図である。
【図８】第４の実施形態に係るディジタル電力増幅器の全体構成を示すブロック図である。
【図９】第５の実施形態に係るディジタル電力増幅器の全体構成を示すブロック図である。
【図１０】第６の実施形態に係るディジタル電力増幅器の全体構成を示すブロック図である。
【図１１】第７の実施形態に係るディジタル電力増幅器の全体構成を示すブロック図である。
【図１２】第８の実施形態に係るディジタル電力増幅器の全体構成を示すブロック図である。
【図１３】各実施形態に係るディジタル電力増幅器の用途の説明図である。
【符号の説明】
【０１０５】
１、１Ａ〜１Ｇ、８２…ディジタル電力増幅器、４Ｒ、４Ｌ…ディジタル電力増幅器部、５…同期キャリア信号発生源、１０、１０Ｒ、１０Ｌ…信号処理部、１１…比較器、１３…電流制御発振器、２０、２０Ａ…ドライバ部、３０、３０Ａ、３０Ｄ…出力部、３１−１〜３１−４…スイッチ素子、３３、３４…ローパスフィルタ、４０、４０Ａ、４０Ｂ…電源部、５０…帰還ループ部、５１、５１Ｐ、５１Ｎ、５３Ｐ、５３Ｎ…積分要素、５２、５２Ｐ、５２Ｎ、５４Ｐ、５４Ｎ…帰還部、６０…負荷、８０…アンプ内蔵スピーカユニット。
【図１】
2010124136.tif 000003
【図２】
2010124136.tif 000004
【図３】
2010124136.tif 000005
【図４】
2010124136.tif 000006
【図５】
2010124136.tif 000007
【図６】
2010124136.tif 000008
【図７】
2010124136.tif 000009
【図８】
2010124136.tif 000010
【図９】
2010124136.tif 000011
【図１０】
2010124136.tif 000012
【図１１】
2010124136.tif 000013
【図１２】
2010124136.tif 000014
【図１３】
2010124136.tif 000015