(57)【要約】【課題】本発明は、寄生容量値が低く、低電圧の静電気印加に対しても動作し、静電気抑制効果が高く、また高電圧の静電気を繰り返し印加してもショートの恐れがない、高性能かつ高信頼性で高速信号回路にも適した静電気対策部品を提供することを目的としている。【解決手段】素体１の内部に設けられた放電空洞部２と、少なくとも先端部が放電空洞部２と接する面を有する第１放電電極３、第２放電電極４、第３放電電極５および第４放電電極６と、第１放電電極３および第２放電電極４と電気的に接続され素体１の外部に形成された第１端子電極７と、第３放電電極５および第４放電電極６と電気的に接続され素体１の外部に形成された第２端子電極８とを備えた構成である。【選択図】図１
2010108746.tif 000002
【特許請求の範囲】
【請求項１】
素体と、
前記素体の内部に設けられた放電空洞部と、
少なくとも先端部が前記放電空洞部と接する面を有する第１放電電極、第２放電電極、第３放電電極および第４放電電極と、
前記第１放電電極および前記第２放電電極と電気的に接続され前記素体の外部に形成された第１端子電極と、
前記第３放電電極および前記第４放電電極と電気的に接続され前記素体の外部に形成された第２端子電極とを備え、
前記第１放電電極が前記放電空洞部と接する面の少なくとも一部と、前記第２放電電極が前記放電空洞部と接する面の少なくとも一部は、前記放電空洞部を介して互いに対向し、前記第３放電電極が前記放電空洞部と接する面の少なくとも一部と、前記第４放電電極が前記放電空洞部と接する面の少なくとも一部は、前記放電空洞部を介して互いに対向し、前記第１放電電極と前記第３放電電極は互いにそれぞれの先端部においてギャップを隔て同一平面空間内に位置し、
前記第２放電電極と前記第４放電電極は互いにそれぞれの先端部においてギャップを隔て同一平面空間内に位置している静電気対策部品。
【請求項２】
前記第１放電電極と前記第２放電電極間の距離が１０μｍ以上５０μｍ以下、前記第１放電電極と前記第３放電電極とのギャップ間隔および前記第２放電電極と前記第４放電電極とのギャップ間隔が２５μｍ以上７５μｍ以下である請求項１記載の静電気対策部品。
【請求項３】
前記第１放電電極が前記放電空洞部と接する面の一部と前記第４放電電極が前記放電空洞部と接する面の一部が前記放電空洞部を介して互いに対向し、または前記第２放電電極が前記放電空洞部と接する面の一部と前記第３放電電極が前記放電空洞部と接する面の一部が前記放電空洞部を介して互いに対向しており、前記第１放電電極および前記第４放電電極を互いに対向している方向へ投影した際に重複する部分の長さが、前記第１放電電極と前記第２放電電極の間の長さよりも短い、または前記第２放電電極および前記第３放電電極を互いに対向している方向へ投影した際に重複する部分の長さが、前記第１放電電極と前記第２放電電極の間の長さよりも短い請求項１記載の静電気対策部品。
【請求項４】
前記第１放電電極、前記第２放電電極、前記第３放電電極および前記第４放電電極の先端部はいずれも凹部と凸部とが交互に形成された形状であり、前記第１放電電極の凹部は前記第３放電電極の凸部と前記第１放電電極の凸部は前記第３放電電極の凹部とそれぞれギャップを隔てて対向して位置し、前記第２放電電極の凹部は前記第４放電電極の凸部と前記第２放電電極の凸部は前記第４放電電極の凹部とそれぞれギャップを隔てて対向して位置する請求項１記載の静電気対策部品。
【請求項５】
前記素体は、アルミナ、フォルステライト、ステアタイト、ムライト、コージライトのうちから選ばれる少なくとも一つのセラミック組成物を含有する絶縁体である請求項１記載の静電気対策部品。
【請求項６】
請求項１に記載の静電気対策部品を製造する方法であって、
絶縁体からなる第１グリーンシート上に第１放電電極となる第１金属層および第３放電電極となる第３金属層を形成する工程と、
前記第１金属層および前記第２金属層上に樹脂ペーストを形成する工程と、
前記樹脂ペースト上に第２放電電極となる第２金属層および第４放電電極となる第４金属層を形成する工程と、
前記樹脂ペーストを介在した前記第１〜第４金属層を被覆するように、前記第１グリーンシート上に絶縁体からなる第２グリーンシートを積層する工程と、
前記樹脂ペーストを介在した前記第１〜第４金属層および前記第１、第２グリーンシートを一体焼成し、前記樹脂ペーストの樹脂成分を揮発させて放電空洞部を形成した素体を形成する工程を備えることを特徴とした静電気対策部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、静電気対策部品、特に信号側配線に侵入する静電気を回避させるための静電気対策部品に関する。
【背景技術】
【０００２】
近年、電子機器の小型化、高性能化の要望に応えるため、ＩＣのさらなる微細化、高集積化が進んでいるが、一方で耐電圧が低下している。人体と電子機器の端子などが接触したときに発生する静電気放電サージのようにエネルギの小さいサージでも、ＩＣの破壊や誤動作が発生するようになった。
【０００３】
対策として、静電気が侵入してくる配線とグランド間に静電気対策部品を設け、静電気をバイパスさせＩＣに印加される高電圧を抑える方法が行われている。静電気対策部品は、通常の状態では高抵抗値で電気を流さず、静電気などの高圧信号の侵入により抵抗値が低くなり電気を流す特性を示す部品である。このような特性を有する静電気対策部品としては、ツェナーダイオード、積層チップバリスタ、ギャップ放電素子などが知られている。
【０００４】
従来の静電気対策部品としてのギャップ放電素子は、素体に空洞部を設け、この空洞部に配置された一対以上の放電用電極と、各々の放電用電極に接続する端子電極とが形成されている。通常はオープン状態（絶縁状態）であるが、静電気などの高電圧電流が侵入すると、空洞部内で放電し電流が流れる。
【０００５】
このような、ギャップ放電素子は、通常数十μｍのギャップ間隔で隣接する一対の放電用電極を備え、侵入してきた静電気などの放電サージをギャップ間で放電させる方式であり、特許文献１、２などに開示されている。
【特許文献１】特開平１−１０２８８４号公報
【特許文献２】特開平１１−１５４５８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ギャップ放電素子は、ツェナーダイオード、積層チップバリスタと比較して寄生静電容量値が根本的に小さい。寄生静電容量値が高くなると、高速信号を取り扱う回路では信号品質を劣化させるため、静電気対策部品の寄生静電容量値は低い方が望ましく、ギャップ放電素子は有利である。また、空洞部は気体であるため高電圧の静電気が印加されても空洞部は破壊されないという点で有利である。
【０００７】
しかし、電圧の低い静電気印加に対しては空洞部内で放電が生じにくく、静電気耐圧が低い最新のＩＣなどのデバイスに対する静電気対策効果が現れない場合があるという課題を有していた。
【０００８】
また一方では、従来よりもさらに高電圧の静電気対策が求められ、さらにその印加頻度を増すことが求められる中、従来の電圧よりもさらに高い電圧の静電気が複数回連続して印加されるとショートしてしまう課題を有していた。静電気対策部品がショート状態となるのは、高電圧の静電気が連続して繰り返し印加されることにより放電用電極が溶け出し、対向する放電用電極に接触したり、放電用電極が溶け出さない場合であっても素体から剥がれて対向する放電用電極に接触したりするためである。静電気は放電時において、瞬間的に２５００℃以上の高温に達することがあり、これにより放電用電極が溶け出すおそれがあった。
【０００９】
従来のギャップ放電型静電気対策素子としては、例えば図１１に示すように、一方の端子電極１０５に接続された放電電極１０３と、他方の端子電極１０６に接続された放電電極１０４が、素子１０１の内部に形成された放電空洞部１０２を介して対向させた素子構造のものがある（特許文献１）。この構造では、放電電極１０３と１０４の対向面積が大きいため、電圧の低い静電気印加に対しても放電空洞部１０２内で放電が比較的生じやすいという長所があるが、高電圧の静電気が連続して繰り返し印加された場合、放電電極の一部が溶けたり、素体から剥がれたりすることによりショートが発生しやすいという短所を有していた。また寄生静電容量値が比較的大きくなってしまう。
【００１０】
また例えば図１２に示すように、ギャップ１１７を隔て放電電極１１５と１１６が基板１１１の表面上に位置し、これらの上面に放電室カバー１１８により放電空洞部１１２を形成することにより一体化した基板１１１に端子電極１１３、１１４を形成した構造のものがある（特許文献２）。この構造では、寄生静電容量値が低いとともに、高電圧の静電気が連続して繰り返し印加してもショート不良に至る可能性は低い。しかし一対の放電電極の表面が基板１１１の同一平面上にあるため、その物理的位置関係から、電圧の低い静電気印加に対しては一方の放電電極から他方の放電電極へ電子が放出されにくく、静電気保護素子として動作しないという短所を有していた。
【００１１】
本発明は上記問題点を解決するもので、寄生静電容量値が低く、低電圧の静電気印加に対しても動作し静電気抑制効果に優れ、高電圧の静電気を繰り返し印加してもショートの恐れがない高性能かつ高信頼性で高速信号回路にも適した静電気対策部品を提供することを目的としている。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明は、素体と、前記素体の内部に設けられた放電空洞部と、少なくとも先端部が前記放電空洞部と接する面を有する第１放電電極、第２放電電極、第３放電電極および第４放電電極と、第１放電電極および第２放電電極と電気的に接続され前記素体の外部に形成された第１端子電極と、第３放電電極および第４放電電極と電気的に接続され前記素体の外部に形成された第２端子電極とを備え、第１放電電極が放電空洞部と接する面の少なくとも一部と、第２放電電極が放電空洞部と接する面の少なくとも一部は放電空洞部を介して互いに対向し、第３放電電極が放電空洞部と接する面の少なくとも一部と、第４放電電極が放電空洞部と接する面の少なくとも一部は放電空洞部を介して互いに対向し、第１放電電極と第３放電電極は互いにそれぞれの先端部においてギャップを隔て同一平面空間内に位置し、第２放電電極と第４放電電極は互いにそれぞれの先端部においてギャップを隔て同一平面空間内に位置させることとした構成である。
【発明の効果】
【００１３】
本発明によれば、第１放電電極、第２放電電極、第３放電電極、第４放電電極の放電空洞部内の物理的位置関係から、寄生静電容量値を低くできるとともに、高電圧の静電気が連続して繰り返し印加された場合、放電電極が溶融したり、素体から剥がれたりしてもショートに至る可能性は極めて低い。また静電気対策素子の極性が異なる第１放電電極と第３放電電極、および第２放電電極と第４放電電極はそれぞれ先端部においてギャップを隔てて同一平面空間に位置しているとともに、同じく極性の異なる第１放電電極の表面と第４放電電極の表面、第２放電電極の表面と第３放電電極の表面は、放電空洞部を介してお互い露出しているため、静電気の印加によって高い電界が放電空洞部に生じるとともに、放電電極表面から電子が飛び出し放電しやすい構造となっている。
【００１４】
このような構造であるので寄生静電容量値が低く、低電圧の静電気印加に対しても動作し静電気抑制効果に優れ、高電圧の静電気を繰り返し印加してもショートの恐れがない高性能かつ高信頼性で高速信号回路にも適した静電気対策部品を提供することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の一実施の形態における静電気対策部品について、図面を参照しながら説明する。
【００１６】
（実施の形態１）
図１は本発明の実施の形態１における静電気対策部品の側面からの断面図である。本発明の実施の形態１における静電気対策部品は、素体１と、素体の内部に設けられた放電空洞部２と、少なくとも先端部が放電空洞部２と接する面を有する第１放電電極３、第２放電電極４、第３放電電極５および第４放電電極６と、第１放電電極３および第２放電電極４と電気的に接続され素体１の外部に形成された第１端子電極７と、第３放電電極５および第４放電電極６と電気的に接続され素体１の外部に形成された第２端子電極８とを備えている。また第１放電電極３が放電空洞部２と接する面の少なくとも一部と、第２放電電極４が放電空洞部２と接する面の少なくとも一部は、放電空洞部２を介して互いに対向している。さらに第３放電電極５が放電空洞部２と接する面の少なくとも一部と、第４放電電極６が放電空洞部２と接する面の少なくとも一部は、放電空洞部２を介して互いに対向している。さらに第１放電電極３と第３放電電極５は互いにそれぞれの先端部においてギャップ９を隔て同一平面空間内に位置し、第２放電電極４と第４放電電極６は互いにそれぞれの先端部においてギャップ１０を隔て同一平面内に位置している。
【００１７】
また図２は放電空洞部２を境界とした平面断面図であり、第１放電電極３と第３放電電極５がギャップ９を隔て同一平面上で位置していることを示している。
【００１８】
素体１は、アルミナ、フォルステライト、ステアタイト、ムライト、コージライトのうち選ばれる少なくとも一つのセラミック組成物を主成分として含有する絶縁体が望ましい。これらの絶縁体は、比誘電率が１５以下と低く、寄生容量値を低減できるからである。
【００１９】
第１〜第４放電電極３、４、５、６は、タングステンを主成分とする金属で形成している。本発明はこれに限定されるものではないが、静電気放電時の高温に耐えるために、タングステンのような高融点の金属が望ましい。また静電気抑制効果の高い静電気対策部品を得るためには、静電気などのサージが印加されたとき、第１〜第４放電電極３〜６の表面から電子が放出性能を示す仕事関数の低い金属であることが望ましい。その観点からはアルミニウム、チタン、タングステン、金、銅などが望ましいが、本発明はこれに限定されるものではない。
【００２０】
また第１〜第４放電電極３、４、５、６と端子電極７、８は、静電気進入時の衝撃に耐えられる固着力を確保するために、同じ種類の金属、またはお互い合金を形成する金属で形成するのが望ましいが、本発明はこれに限定されるものではない。
【００２１】
また第１放電電極３と第２放電電極４、および第３放電電極５と第４放電電極６は、図１のように放電空洞部２上下の放電電極形成方向のほぼ同じ位置（５μｍ未満の精度）に形成され、放電空洞部２を介して対向している。
【００２２】
また第１放電電極３と第３放電電極５とのギャップ９の間隔は、第２放電電極４と第４放電電極６とのギャップ１０と同じ間隔とした。
【００２３】
また素子の大きさは横１．６ｍｍ×縦０．８ｍｍ×高さ０．８ｍｍ、放電空洞部の底面の大きさは横０．６ｍｍ×縦０．３ｍｍ、全ての放電電極の幅は０．２５ｍｍ、電極の厚みは約５μｍとなるよう形成した。
【００２４】
静電気対策部品の評価方法について説明する。
【００２５】
図３は静電気試験方法の説明図で、静電気放電ガン１２からＩＥＣ６１０００−４−２規格に準ずる静電気シミュレーション波形を一方の端子電極をグランドに接続した静電気対策部品１１に入力し、デジタルオシロスコープ１３で静電気波形を観測する。
【００２６】
図４は、静電気放電ガンによって静電気シミュレーション波形を入力し、静電気対策部品１１内で放電が起きた場合にデジタルオシロスコープ１３で観測される静電気波形の一例である。初期に高電圧のピークが観測され、その後すぐに減衰する。この高電圧ピークにより機器の故障、誤作動が引き起こされると考えられ、この電圧が低いほど静電気抑制効果の優れた静電気対策部品であると言える。この電圧を抑制ピーク電圧と呼び、入力した静電気電圧に対して測定する。一方観測される静電気波形と入力した静電気シミュレーション波形が同じ場合は、静電気対策部品１１内で放電が起きておらず静電気対策部品として動作していないことを意味する。入力電圧を２ｋＶから１ｋＶずつ順次高電圧へ上げていき、図４に示したような波形が観測された入力電圧をトリガー開始電圧と呼ぶ。この電圧が低いほど、低電圧の静電気に対しても動作する優れた静電気対策部品であると言える。
【００２７】
図５、図６は本発明の静電気対策部品に対する比較例を示したものである。図５の比較例は第１放電電極３と第３放電電極５がない構成で、第２放電電極４と第４放電電極６がギャップ１０を隔て位置された構成であり、本質的に特許文献２と同じである。また図６の比較例は第２放電電極４と第３放電電極５がない構成で、第１放電電極３の先端と第４放電電極６の先端が放電空洞部２を隔て位置している。特許文献１と似た構成であるが、放電空洞部２を介して対向するように投影した際、重複する部分がなく、高電圧の静電気を繰り返し印加してもショートしにくい構造としている。
【００２８】
（表１）に、本発明の構成で検討した静電気対策部品の第１放電電極と第２放電電極間の距離（放電空洞部の高さ）、第１放電電極と第３放電電極とのギャップ間隔と、トリガー開始電圧、８ｋＶにおける抑制ピーク電圧を示す。また比較例として図５、図６の構成で作製した静電気対策部品の検討した結果と比較する。なお、（表１）中のＡ〜Ｉは本発明の図１に該当する構造のもので、Ｊは比較例としての図５、Ｋは比較例としての図６にそれぞれ該当するものである。
【００２９】
【表１】
2010108746.tif 000003
【００３０】
（表１）に示した結果のように、本発明の構成で作製した静電気対策部品Ａ〜Ｉは、トリガー開始電圧が４ｋＶ〜６ｋＶ、８ｋＶにおける抑制ピーク電圧が６５０Ｖ〜９００Ｖと概ね良好な結果が得られた。一方比較例であるＪ、Ｋのトリガー開始電圧は８ｋＶよりも高かったため、８ｋＶの抑制ピーク電圧は測定できなかった。ＩＥＣ６１０００−４−２規格で規定されている印加電圧は、最も印加電圧の高いレベル４でも８ｋＶであることから（レベルＸを除く）、トリガー開始電圧が８ｋＶよりも大きくなっては、静電気対策部品として不適格である。
【００３１】
放電高さ、ギャップ間隔が同じで構造の異なるサンプルＡとサンプルＪを比較すると、ギャップ間隔は同じなので、放電電極間の電界は同じであるが、サンプルＪでは電位の異なる放電電極が同一平面上にあるのに対し、サンプルＡではギャップが放電空洞部の上下２カ所あり、電位の異なる放電電極の表面が放電空洞部を介して露出しているため、電極表面からの電子放出性が高まり、トリガー開始電圧、抑制ピーク電圧を低下させるものと推定される。またサンプルＫでは、第１放電電極と第４放電電極の電界は、放電空洞部を介した各電極先端の距離で決まることになり、素子表面上のギャップで電界が決まるサンプルＡなどと比較すると電界が不安定となり、トリガー開始電圧、および抑制ピーク電圧が高くなってしまうものと推定される。
【００３２】
放電空洞部の高さは低く、ギャップ間隔は狭くなるほどトリガー開始電圧および抑制ピーク電圧は低くなる傾向にある。しかし、放電空洞部の高さを１０μｍよりも低くしようとすると、放電空洞部がセラミック材料で埋まってしまい容易に形成できなくなるなどの不具合が生じる可能性が高い。またギャップ間隔を２５μｍよりも狭くしようとすると、スクリーン印刷等のコストの安い厚膜プロセスが使えないなどの不具合が生じやすい。
【００３３】
また逆に、放電空洞部が高く、ギャップ間隔が広くなるほど、トリガー開始電圧および抑制ピーク電圧は高くなる傾向にあるが、素子の大きさ、放電電極の幅にも関係するので、本発明は特に限定しないが、本実施の形態のように小形で優れた特性を有する静電気対策部品を低コストで容易に得るためには、（表１）に示した範囲内、すなわち第１放電電極と第２放電電極間の距離（放電空洞部の高さ）を１０μｍ以上５０μｍ以下、第１放電電極と前記第３放電電極とのギャップ間隔および第２放電電極と第４放電電極とのギャップ間隔が２５μｍ以上７５μｍ以下であることがより好ましい。なお本実施の形態では、第１放電電極と前記第３放電電極とのギャップ間隔と第２放電電極と第４放電電極とのギャップ間隔を同じ間隔としたが、本発明の範囲内であれば特に限定しない。
【００３４】
次に１５ｋＶの静電気電圧を２５０回まで繰り返し連続放電印加し、繰り返し試験後の静電気対策部品の絶縁抵抗値を測定した。本発明の構成で作製した静電気対策部品Ａ〜Ｉはいずれも繰り返し試験後の絶縁抵抗値は、試験前の絶縁抵抗値５×１０10Ωから２×１０8Ω〜５×１０10Ωとほとんど変わらず、繰り返し試験によるショート不良は認められなかった。繰り返し試験後の素子内放電空洞部を、Ｘ線ＣＴ法で観察したところ、第１放電電極と前記第３放電電極とのギャップ、第２放電電極と第４放電電極とのギャップには金属物質は確認されず、またそれらの間隔は試験前よりも広がっており、本発明による放電電極構造はショート不良がきわめて発生しにくい構造であることを確認した。
【００３５】
次に、本発明の静電気対策部品の製造方法について図を用いて説明する。なおセラミック素体材料としてフォルステライトにホウケイ酸アルカリ土類ガラスを５ｗｔ％加えた混合材料、第１〜第４放電電極としてタングステンを用いているが、本発明の範囲内であれば特に限定するものではない。
【００３６】
以下に、以上のように構成された実施の形態１における静電気対策部品の製造方法について説明する。
【００３７】
図７は、本発明の実施の形態１における静電気対策部品の製造方法の説明図である。
【００３８】
平均粒径約２μｍのフォルステライト−ガラス混合粉にアクリル樹脂、可塑剤を加えトルエン等の溶剤で混合したスラリーからドクターブレード法などによって約１００μｍ厚のグリーンシート２１を作製する。このグリーンシート上に、直径２００μｍの孔２２、２３を金型などによってあけ、後の全ての印刷工程における基準穴とする。
【００３９】
平均粒径１μｍのタングステン粉を用いて印刷用ペーストを作製し、上記フォルステライトグリーンシート２１上に、孔２２、２３を基準として第１放電電極となる第１金属層２４と第３放電電極となる第３金属層２５をスクリーン印刷法によってパターン形成する。
【００４０】
次にグリーンシートを作製した同じフォルステライト−ガラス混合粉を用いて印刷用ペーストを作製し、グリーンシート２１、第１金属層２４と第３金属層２５の上に空洞部壁層２６（空洞部を抜いたパターン）をスクリーン印刷法によってパターン形成する。
【００４１】
直径約３μｍのアクリルビーズとアクリル系樹脂を混練した樹脂ペーストを作製し、空洞部壁層２６に囲まれた空洞形成部２７に、スクリーン印刷法によって印刷充填する。なお樹脂ペーストとして、アクリル系樹脂を用いているのは、アクリル系樹脂が他の樹脂と比較して低温で分解しやすいため、焼成後に空洞形成部２７周辺の欠陥が発生しにくいという効果があるからであり、他の樹脂であってもさらに低温で分解しやすい樹脂であればよい。またアクリルビーズは後工程のプレス工程によって空洞形成部２７が変形しないようにするために混合している。
【００４２】
これをプレスすることによって表面を平坦化した後、その上部に第２放電電極となる第２金属層２８と第４放電電極となる第４金属層２９を、それぞれ第１金属層２４、第３金属層２５と対向するようにスクリーン印刷によってパターン形成する。
【００４３】
部品としての厚みをかせぐために、上下に無効層グリーンシート３０を複数枚積層する。通常グリーンシート積層体内には複数個の部品が集積されているため、個片分割切断ライン３１に沿ってカッターによって切断して個々の部品に分離する。
【００４４】
これらを３００℃で熱処理して樹脂成分を飛散させた後、窒素水素混合ガス（グリーンガス）雰囲気において１２５０℃で一体焼成する。空洞形成部２７に充填されたアクリルビーズと樹脂成分はこれらの工程で飛散し空洞部が形成される。最後に素体側面に第１〜第４放電電極２４、２５、２８、２９と接続する端子電極（図７では図示せず）を形成することにより、図１に示す本発明の静電気対策部品が得られる。
【００４５】
この方法によれば、第１〜第４放電電極２４、２５、２８、２９、空洞部壁層２６、空洞形成部２７は全てグリーンシート２１上にあけた孔２２、２３を基準として形成しているので、放電空洞部と各放電電極をきわめて高い位置精度で形成することができる。
【００４６】
なお、図７における第１金属層２４は最終的には図１における第１放電電極３に該当し、同様に第３金属層２５は第３放電電極５に、第２金属層２８は第２放電電極４に、第４金属層２９は第４放電電極６に該当する。グリーンシート２１、空洞部壁層２６および無効層グリーンシート３０は素体１に該当し、空洞形成部２７は放電空洞部２に該当するものである。
【００４７】
（実施の形態２）
本発明の実施の形態２における静電気対策部品について、図８を用いて説明をする。
【００４８】
図８は、本発明の実施の形態２における静電気対策部品の側面断面図である。図８において、図１と同じ構成要素には同じ符号を付している。
【００４９】
本実施の形態の静電気対策部品は、第１放電電極３と第３放電電極５、第２放電電極４と第４放電電極６の放電空洞部２に対する形成位置をずらし、第１放電電極３の先端部の一部と第４放電電極６の先端部の一部が放電空洞部２を介して対向させた場合について検討した。このとき前記第１放電電極および前記第４放電電極を互いに対向している方向へ投影した際に重複する部分の長さをｄとする。
【００５０】
（表２）に空洞の高さ３０μｍ、ギャップ間隔５０μｍで、ｄを５、２５、３５μｍと変えたときのトリガー開始電圧、８ｋＶ印加における抑制ピーク電圧、および１５ｋＶの静電気電圧を２５０回まで繰り返し連続放電印加し、繰り返し試験後の静電気対策部品の絶縁抵抗値を示した。なおいずれのサンプルも繰り返し試験前の絶縁抵抗値は３〜５×１０10Ωであった。
【００５１】
【表２】
2010108746.tif 000004
【００５２】
（表２）の結果から明らかなようにサンプルＬ〜Ｎは、第１放電電極３と第４放電電極６の対向長さｄの値を変えても、空洞の高さ３０μｍ、ギャップ間隔５０μｍが同じサンプルＥと比較して、トリガー開始電圧、８ｋＶ印加における抑制ピーク電圧はほとんど変わらないが、ｄが空洞の高さ（第１放電電極３と第２放電電極４の距離）３０μｍを超えると繰り返し試験後の絶縁抵抗値は、ショートには至らないものの１０5Ω台まで低下し、シビアなＥＳＤ試験条件を求められる場合には望ましくない。図８のように第１放電電極３の先端部の一部と第４放電電極６の先端部の一部が放電空洞部２を介して対向させた場合は、第１放電電極３と第４放電電極６の対向長さｄを空洞の高さ（第１放電電極３と第２放電電極４の距離）よりも短くすることが望ましい。
【００５３】
（実施の形態３）
本発明の実施の形態３における静電気対策部品について、図９を用いて説明をする。
【００５４】
図９は、本発明の実施の形態３における静電気対策部品の放電空洞部における平面断面図である。図９において、図２と同じ構成要素には同じ符号を付している。
【００５５】
本実施の形態の静電気対策部品は、第１放電電極３、第２放電電極４、第３放電電極５および第４放電電極６の先端部はいずれも凹部と凸部とが交互に形成された形状であり、第１放電電極３の凹部は第３放電電極５の凸部と、第１放電電極３の凸部は第３放電電極５の凹部とそれぞれギャップを隔てて対向して位置している。また第２放電電極４の凹部は第４放電電極６の凸部と第２放電電極４の凸部は第４放電電極６の凹部とそれぞれギャップを隔てて対向して位置している。
【００５６】
空洞の高さ３０μｍ、ギャップ間隔５０μｍ（凹部、凸部先端の間隔）とし放電電極３〜６の先端が直線のサンプルＥと比較すると、図９の構成の静電気対策部品のトリガー開始電圧は３ｋＶ、８ｋＶを印加したときの抑制ピーク電圧は５５０Ｖといずれも低くなった。これは、静電気電圧が入力されたとき放電電極の凹部、凸部を形成している先端部分に電界が集中しやすく、電子放出性が高まるためと推定される。なお１５ｋＶの静電気電圧を２５０回まで繰り返し連続放電印加し、繰り返し試験後の静電気対策部品の絶縁抵抗値は９×１０9Ωであり、放電電極先端が直線の場合と変わらないことを確認した。
【００５７】
また図１０のように、第１放電電極３と第３放電電極５、第２放電電極４と第４放電電極６の放電空洞部２に対する形成位置をずらし、前記第１放電電極および前記第４放電電極を互いに対向している方向へ投影した際に重複する部分の長さをｄとした場合、ｄの値が空洞の高さ（第１放電電極３と第２放電電極４の距離）よりも短い場合は、実施の形態２の結果と同様、繰り返し試験後の静電気対策部品の絶縁抵抗値は１０8Ω台以上を確保できるが、長くなると１０6Ω未満となる場合があり、好ましくない。
【００５８】
なお、実施の形態１〜３の静電気対策部品において、いずれも、素体１を一つの材料で放電空洞部２を囲む構成になっているが、複数の構成要素で素体１を構成してもよく、さらに、この複数の構成要素が互いに異なる材料からなるものであってもよい。
【産業上の利用可能性】
【００５９】
以上のように、本発明にかかる静電気対策部品は、寄生容量値が小さく、低電圧の静電気印加に対しても動作し、静電気抑制効果が高く、また高電圧の静電気を繰り返し印加してもショート不良の恐れがない、高性能かつ高信頼性で高速信号回路にも適した静電気対策部品であるため、静電気対策が要求される各種機器、デバイスに広く適用できる。
【図面の簡単な説明】
【００６０】
【図１】本発明の実施の形態１における静電気対策部品の側面断面図
【図２】本発明の実施の形態１における静電気対策部品の放電空洞部平面断面図
【図３】静電試験方法の説明図
【図４】入力静電気電圧に対する静電気抑制ピーク電圧の関係を示す特性グラフ
【図５】比較例を示す側面断面図
【図６】比較例を示す側面断面図
【図７】本発明の実施の形態１における静電気対策部品の製造方法の説明図
【図８】本発明の実施の形態２における静電気対策部品の側面断面図
【図９】本発明の実施の形態３における静電気対策部品の放電空洞部平面断面図
【図１０】本発明の実施の形態３における静電気対策部品の放電空洞部平面断面図および側面断面図
【図１１】先行技術に係る平面断面図
【図１２】先行技術に係る平面断面図
【符号の説明】
【００６１】
１  素体
２  放電空洞部
３  第１放電電極
４  第２放電電極
５  第３放電電極
６  第４放電電極
７、８  端子電極
９、１０  ギャップ間隔
１１  静電気対策部品
１２  静電気放電ガン
１３  デジタルオシロスコープ
２１  グリーンシート
２２、２３  印刷基準穴
２４  第１放電電極
２５  第３放電電極
２６  空洞部壁層
２７  空洞形成部
２８  第２放電電極
２９  第４放電電極
３０  無効層グリーンシート
３１  個片分割切断ライン
１０１  素子
１０２  放電空洞部
１０３、１０４  放電電極
１０５、１０６  端子電極
１１１  基板
１１２  放電空洞部
１１３、１１４  端子電極
１１５、１１６  放電電極
１１７  ギャップ
１１８  放電室カバー
【図１】
2010108746.tif 000005
【図２】
2010108746.tif 000006
【図３】
2010108746.tif 000007
【図４】
2010108746.tif 000008
【図５】
2010108746.tif 000009
【図６】
2010108746.tif 000010
【図７】
2010108746.tif 000011
【図８】
2010108746.tif 000012
【図９】
2010108746.tif 000013
【図１０】
2010108746.tif 000014
【図１１】
2010108746.tif 000015
【図１２】
2010108746.tif 000016