(57)【要約】【課題】正相出力信号の基準電位と逆相出力信号の基準電位とが揃えられた全差動増幅器を提供する。【解決手段】正相出力信号ＶＯＵＴ＋の基準電位と逆相出力信号ＶＯＵＴ−の基準電位とを揃える基準電位一致手段をさらに備え、正相回路２は、正相回路２の入力と正相回路２の出力とを接続するキャパシタ１１７２をさらに有し、逆相回路３は、逆相回路３の入力と逆相回路３の出力とを接続するキャパシタ１２７２をさらに有する。【選択図】図１
2010124432.tif 000002
【特許請求の範囲】
【請求項１】
正相出力信号を出力する正相信号出力手段と、
逆相出力信号を出力する逆相信号出力手段と、
正相入力信号または逆相入力信号が一端に印加され、上記正相信号出力手段の入力が他端に接続される第１容量と、
上記逆相入力信号または上記正相入力信号が一端に印加され、上記逆相信号出力手段の入力が他端に接続される第２容量とを備え、
上記正相入力信号は、上記第１容量と上記第２容量との一方の一端に印加され、
上記逆相入力信号は、上記第１容量と上記第２容量との他方の一端に印加される全差動増幅器において、
上記正相出力信号の基準電位と上記逆相出力信号の基準電位とを揃える基準電位一致手段をさらに備え、
上記基準電位一致手段は、上記正相信号出力手段の入力と上記正相信号出力手段の出力とを接続する第１フィードバック容量、および上記逆相信号出力手段の入力と上記逆相信号出力手段の出力とを接続する第２フィードバック容量をさらに有することを特徴とする全差動増幅器。
【請求項２】
上記基準電位一致手段は、
一端が、第５スイッチ手段を介して上記第１容量の他端と接続され、上記第１容量に対して並列に配置された第３容量と、
一端が、第７スイッチ手段を介して上記第２容量の他端と接続され、上記第２容量に対して並列に配置された第４容量と、
一端が上記第１フィードバック容量の一端と接続され、上記第１容量に対して並列に配置された第５容量と、
一端が上記第２フィードバック容量の一端と接続され、上記第２容量に対して並列に配置された第６容量と、
上記第１フィードバック容量と並列に接続される第２１スイッチ手段と、
上記第２フィードバック容量と並列に接続される第２２スイッチ手段と、
上記第５スイッチ手段、上記第７スイッチ手段、上記第２１スイッチ手段および上記第２２スイッチ手段の４つのスイッチ手段に制御信号を入力し、上記４つのスイッチ手段の開閉を制御する制御手段とをさらに有し、
上記第３容量の他端は上記第６容量の他端と接続されており、
上記第４容量の他端は上記第５容量の他端と接続されており、
上記第３容量の一端は、第６スイッチ手段を介して第１固定電位が印加され、
上記第４容量の一端は、第８スイッチ手段を介して上記第１固定電位が印加され、
上記第３容量の他端は、第９スイッチ手段を介して第２固定電位が印加され、
上記第４容量の他端は、第１０スイッチ手段を介して上記第２固定電位が印加され、
上記制御手段は、上記第６スイッチ手段、上記第８スイッチ手段、上記第９スイッチ手段および上記第１０スイッチ手段の他の４つのスイッチ手段に制御信号を入力し、さらに上記他の４つのスイッチ手段の開閉を制御することを特徴とする請求項１に記載の全差動増幅器。
【請求項３】
上記基準電位一致手段は、
一端が、第５スイッチ手段を介して上記第１容量の他端と接続され、上記第１容量に対して並列に配置された第３容量と、
一端が、第７スイッチ手段を介して上記第２容量の他端と接続され、上記第２容量に対して並列に配置された第４容量と、
一端が、第１３スイッチ手段を介して上記第１容量の他端と接続され、上記第１容量に対して並列に配置された第５容量と、
一端が、第１７スイッチ手段を介して上記第２容量の他端と接続され、上記第２容量に対して並列に配置された第６容量と、
上記第１フィードバック容量と並列に接続される第２１スイッチ手段と、
上記第２フィードバック容量と並列に接続される第２２スイッチ手段と、
上記第５スイッチ手段、上記第７スイッチ手段、上記第１３スイッチ手段、上記第１７スイッチ手段、上記第２１スイッチ手段および上記第２２スイッチ手段の６つのスイッチ手段に制御信号を入力し、上記６つのスイッチ手段の開閉を制御する制御手段とをさらに有し、
上記第３容量の他端は、第１４スイッチ手段を介して上記第５容量の一端と接続され、
上記第４容量の他端は、第１８スイッチ手段を介して上記第６容量の一端と接続され、
上記第５容量の他端は、第１６スイッチ手段を介して上記第２フィードバック容量の一端と接続され、
上記第６容量の他端は、第２０スイッチ手段を介して上記第１フィードバック容量の一端と接続され、
上記第３容量の一端は、第６スイッチ手段を介して第１固定電位が印加され、
上記第４容量の一端は、第８スイッチ手段を介して上記第１固定電位が印加され、
上記第３容量の他端は、第９スイッチ手段を介して第２固定電位が印加され、
上記第４容量の他端は、第１０スイッチ手段を介して上記第２固定電位が印加され、
上記第５容量の他端は、第１５スイッチ手段を介して上記第２固定電位が印加され、
上記第６容量の他端は、第１９スイッチ手段を介して上記第２固定電位が印加され、
上記制御手段は、上記第６スイッチ手段、上記第８スイッチ手段、上記第９スイッチ手段、上記第１０スイッチ手段、上記第１４スイッチ手段、上記第１５スイッチ手段、上記第１６スイッチ手段、上記第１８スイッチ手段、上記第１９スイッチ手段および上記第２０スイッチ手段の１０個のスイッチ手段に制御信号を入力し、さらに上記１０個のスイッチ手段の開閉を制御することを特徴とする請求項１に記載の全差動増幅器。
【請求項４】
一端に正相入力信号が印加され、他端が第１容量の一端に接続される第１スイッチ手段と、
一端に上記正相入力信号が印加され、他端が第２容量の一端に接続される第２スイッチ手段と、
一端に逆相入力信号が印加され、他端が上記第１容量の一端に接続される第３スイッチ手段と、
一端に上記逆相入力信号が印加され、他端が上記第２容量の一端に接続される第４スイッチ手段と、
上記第１容量の他端が入力に接続され、正相出力信号を出力する正相信号出力手段と、
上記第２容量の他端が入力に接続され、逆相出力信号を出力する逆相信号出力手段と、
上記第１スイッチ手段ないし上記第４スイッチ手段に制御信号を入力し、上記第１スイッチ手段ないし上記第４スイッチ手段の開閉を制御する制御手段とを備え、
上記正相信号出力手段は、正相信号出力トランジスタと、
上記正相信号出力トランジスタのゲートと上記正相信号出力トランジスタのドレインとの間を開閉する第２１スイッチ手段とを有し、
上記正相信号出力トランジスタのゲートが上記正相信号出力手段の入力であり、
上記正相信号出力トランジスタのドレインから上記正相出力信号が出力され、
上記正相信号出力トランジスタのソースが電気的に接地されており、
上記逆相信号出力手段は、逆相信号出力トランジスタと、
上記逆相信号出力トランジスタのゲートと上記逆相信号出力トランジスタのドレインとの間を開閉する第２２スイッチ手段とを有し、
上記逆相信号出力トランジスタのゲートが上記逆相信号出力手段の入力であり、
上記逆相信号出力トランジスタのドレインから上記逆相出力信号が出力され、
上記逆相信号出力トランジスタのソースが電気的に接地されている全差動増幅器において、
上記第１容量の他端と上記正相信号出力手段の入力との節点である第１節点と、第３容量の一端との間を開閉する第５スイッチ手段と、
一端に第１固定電位が入力され、他端が上記第３容量の一端に接続される第６スイッチ手段と、
上記第２容量の他端と上記逆相信号出力手段の入力との節点である第２節点と、第４容量の一端との間を開閉する第７スイッチ手段と、
一端に上記第１固定電位が入力され、他端が上記第４容量の一端に接続される第８スイッチ手段と、
一端に第２固定電位が入力され、他端が上記第３容量の他端に接続される第９スイッチ手段と、
一端に上記第２固定電位が入力され、他端が上記第４容量の他端に接続される第１０スイッチ手段と、
一端が上記第１節点に接続され、他端が上記第４容量の他端に接続される第５容量と、
一端が上記第２節点に接続され、他端が上記第３容量の他端に接続される第６容量と、
上記第２１スイッチ手段と並列に接続される第１フィードバック容量と、
上記第２２スイッチ手段と並列に接続される第２フィードバック容量とをさらに備え、
上記正相信号出力手段は、上記正相出力信号を第１出力節点へ出力する第１１スイッチ手段を有し、
上記逆相信号出力手段は、上記逆相出力信号を第２出力節点へ出力する第１２スイッチ手段を有し、
上記制御手段は、上記第５スイッチ手段ないし上記第１２スイッチ手段、上記２１スイッチ手段および上記２２スイッチ手段に制御信号を入力し、上記第５スイッチ手段ないし上記第１２スイッチ手段、上記２１スイッチ手段および上記２２スイッチ手段の開閉をさらに制御することを特徴とする全差動増幅器。
【請求項５】
一端に正相入力信号が印加され、他端が第１容量の一端に接続される第１スイッチ手段と、
一端に上記正相入力信号が印加され、他端が第２容量の一端に接続される第２スイッチ手段と、
一端に逆相入力信号が印加され、他端が上記第１容量の一端に接続される第３スイッチ手段と、
一端に上記逆相入力信号が印加され、他端が上記第２容量の一端に接続される第４スイッチ手段と、
上記第１容量の他端が入力に接続され、正相出力信号を出力する正相信号出力手段と、
上記第２容量の他端が入力に接続され、逆相出力信号を出力する逆相信号出力手段と、
上記第１スイッチ手段ないし上記第４スイッチ手段に制御信号を入力し、上記第１スイッチ手段ないし上記第４スイッチ手段の開閉を制御する制御手段とを備え、
上記正相信号出力手段は、正相信号出力トランジスタと、
上記正相信号出力トランジスタのゲートと上記正相信号出力トランジスタのドレインとの間を開閉する第２１スイッチ手段とを有し、
上記正相信号出力トランジスタのゲートが上記正相信号出力手段の入力であり、
上記正相信号出力トランジスタのドレインから上記正相出力信号が出力され、
上記正相信号出力トランジスタのソースが電気的に接地されており、
上記逆相信号出力手段は、逆相信号出力トランジスタと、
上記逆相信号出力トランジスタのゲートと上記逆相信号出力トランジスタのドレインとの間を開閉する第２２スイッチ手段とを有し、
上記逆相信号出力トランジスタのゲートが上記逆相信号出力手段の入力であり、
上記逆相信号出力トランジスタのドレインから上記逆相出力信号が出力され、
上記逆相信号出力トランジスタのソースが電気的に接地されている全差動増幅器において、
上記第１容量の他端と上記正相信号出力手段の入力との節点である第１節点と、第３容量の一端との間を開閉する第５スイッチ手段と、
一端に第１固定電位が入力され、他端が上記第３容量の一端に接続される第６スイッチ手段と、
上記第２容量の他端と上記逆相信号出力手段の入力との節点である第２節点と、第４容量の一端との間を開閉する第７スイッチ手段と、
一端に上記第１固定電位が入力され、他端が上記第４容量の一端に接続される第８スイッチ手段と、
一端に第２固定電位が入力され、他端が上記第３容量の他端に接続される第９スイッチ手段と、
一端に上記第２固定電位が入力され、他端が上記第４容量の他端に接続される第１０スイッチ手段と、
上記第１節点と、第５容量の一端との間を開閉する第１３スイッチ手段と、
上記第３容量の他端と、上記第５容量の一端との間を開閉する第１４スイッチ手段と、
一端に上記第２固定電位が入力され、他端が上記第５容量の他端に接続される第１５スイッチ手段と、
上記第５容量の他端と、上記第２節点との間を開閉する第１６スイッチ手段と、
上記第２節点と、第６容量の一端との間を開閉する第１７スイッチ手段と、
上記第４容量の他端と、上記第６容量の一端との間を開閉する第１８スイッチ手段と、
一端に上記第２固定電位が入力され、他端が上記第６容量の他端に接続される第１９スイッチ手段と、
上記第６容量の他端と、上記第１節点との間を開閉する第２０スイッチ手段と、
上記第２１スイッチ手段と並列に接続される第１フィードバック容量と、
上記第２２スイッチ手段と並列に接続される第２フィードバック容量とをさらに備え、
上記正相信号出力手段は、上記正相出力信号を第１出力節点へ出力する第１１スイッチ手段を有し、
上記逆相信号出力手段は、上記逆相出力信号を第２出力節点へ出力する第１２スイッチ手段を有し、
上記制御手段は、上記第５スイッチ手段ないし上記第２２スイッチ手段に制御信号を入力し、上記第５スイッチ手段ないし上記第２２スイッチ手段の開閉をさらに制御することを特徴とする全差動増幅器。
【請求項６】
上記第１フィードバック容量と上記第２フィードバック容量との第１容量値をＣＢ、
上記第３容量と上記４容量との第２容量値をＣＣ、
上記第５容量と上記６容量との第３容量値をＣＤとした場合に、以下の式が成立することを特徴とする請求項２〜５のいずれか１項に記載の全差動増幅器。
ＣＣ×ＣＤ＝ＣＢ×（ＣＣ＋ＣＤ）
【請求項７】
上記第１容量値、上記第２容量値および上記第３容量値に関して以下の式が成立することを特徴とする請求項６に記載の全差動増幅器。
ＣＢ：ＣＣ：ＣＤ＝１：２：２
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はアナログ回路に関し、特に全差動増幅器のアーキテクチャーに関する。
【背景技術】
【０００２】
多結晶シリコン、アモルファスシリコンまたはプラスチックなどの上に作製されるＴＦＴ（Thin Film Transistor：薄膜トランジスタ）や、近年の単結晶シリコン上の微細ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor：金属酸化膜半導体電界効果トランジスタ）などといったトランジスタは、素子毎にしきい値や移動度がばらついている。従来のアナログ回路アーキテクチャーは、しきい値や移動度が揃っていることを前提としているので、しきい値や移動度がばらついているトランジスタを用いることはできない。
【０００３】
図７（ａ）は、従来のアナログ回路アーキテクチャーによる全差動増幅器１００の一例を示す回路図である。図７（ｂ）は、全差動増幅器１００の入力ＶＩＮ＋，ＶＩＮ−を示す波形図である。図７（ｃ）は、しきい値や移動度が揃っている場合の全差動増幅器１００の出力ＶＯＵＴ＋,ＶＯＵＴ−を示す波形図であり、図７（ｄ）および図７（ｅ）は、しきい値や移動度が揃っていない場合の全差動増幅器１００の出力ＶＯＵＴ＋,ＶＯＵＴ−を示す波形図である。
【０００４】
全差動増幅器１００は，正相入力信号ＶＩＮ＋と逆相入力信号ＶＩＮ−との一組の入力信号から、正相出力信号ＶＯＵＴ＋と逆相出力信号ＶＯＵＴ−との一組の出力信号を作る回路であり、それぞれの信号の差である、（ＶＩＮ＋−ＶＩＮ−）および（ＶＯＵＴ＋−ＶＯＵＴ−）に意味がある。
【０００５】
図７（ａ）の全差動増幅器１００において、右側のトランジスタの組（Ｔ１０１，Ｔ１０２）と左側のトランジスタの組（Ｔ１０３，Ｔ１０４）とのしきい値や移動度がそろっている場合は、図７（ｃ）に示されるように、右側の出力ＶＯＵＴ＋（正相）の基準電位（基準点）と左側の出力ＶＯＵＴ−（逆相）の基準電位とが揃っている、即ち２つの基準電位の差がゼロである。このため、全差動増幅器１００は所望の動作を行うことが可能である。
【０００６】
しかし、上記右側のトランジスタの組と上記左側のトランジスタの組との間で、しきい値や移動度が揃っていない場合は、図７（ｄ）および図７（ｅ）に示されるように、右側の出力ＶＯＵＴ＋の基準電位と左側の出力ＶＯＵＴ−の基準電位とが揃っていない、即ち２つの出力において基準電位の差がゼロではない。このため、全差動増幅器１００は所望の動作を行うことが出来ない。
【０００７】
非特許文献１では、スイッチの切り換えにより、正相信号出力及び逆相信号出力を同一トランジスタＴ１１０で実現する、図８に示される回路１１０が提案されている。
【０００８】
回路１１０では、スイッチｓｗ１及びスイッチｓｗ２を閉じ、他のスイッチを開いて正相信号ＶＩＮ＋を入力する。次にスイッチｓｗ１及びスイッチｓｗ２を開く。その後スイッチｓｗ３及びスイッチｓｗ４を閉じ逆相信号ＶＩＮ−を入力し、他のスイッチを開いて正相信号ＶＯＵＴ＋を出力する。
【０００９】
逆相についても同様に、スイッチｓｗ１及びスイッチｓｗ３を閉じ、他のスイッチを開いて逆相信号ＶＩＮ−を入力する。次にスイッチｓｗ１及びスイッチｓｗ３を開く。その後スイッチｓｗ２及びスイッチｓｗ５を閉じ正相信号ＶＩＮ＋を入力し、他のスイッチを開いて逆相信号ＶＯＵＴ−を出力する。
【非特許文献１】薄膜材料デバイス研究会第４回研究集会（Thin Film Materials & Devices Meeting 2007）アブストラクト集 pp.123-125
【発明の開示】
【発明が解決しようとする課題】
【００１０】
現在，液晶ディスプレイなどで使われているＴＦＴは、しきい値や移動度がそろっていない。このため、このようなＴＦＴを実装した基板上では、Ｄ／Ａコンバータ（digital-to-analog converter）やアナログバッファといったアナログ回路を構成することができず、別基板である単結晶シリコン上に作製されたアナログ回路の出力を、ガラス基板上の回路にケーブルで接続して実現している。
【００１１】
それゆえ，ＴＦＴの作製とは別に単結晶シリコン上へのアナログ回路の作製も必要となり、それによるコスト増加という問題点が生じる。
【００１２】
また、ケーブルに付随するキャパシタの充放電による消費電力の増加、およびケーブル接続による歩留まりの悪化などの問題点も生じる。
【００１３】
さらに、単結晶シリコン上のＭＯＳＦＥＴによるアナログ回路でも、作製可能な最短のチャネル長よりも長いチャネル長のＭＯＳＦＥＴを用い、これらのＭＯＳＦＥＴのばらつきを抑えている。そのため回路実装面積が大きくなり，コスト増大につながる。
【００１４】
さらに、図７（ａ）の全差動増幅器１００では、上記右側のトランジスタの組と上記左側のトランジスタの組との間で、しきい値や移動度が揃っていない場合は、所望の動作を行うことが出来ない。
【００１５】
そして、図８の回路１１０では、正相の入力信号ＶＩＮ＋と逆相の入力信号ＶＩＮ−とを違った時刻に増幅するために、本質的にいくらかの歪みが生じる。
【００１６】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、正相出力信号の基準電位と逆相出力信号の基準電位とが揃えられた全差動増幅器を提供することにある。
【課題を解決するための手段】
【００１７】
本発明の全差動増幅器は、上記課題を解決するために、正相出力信号を出力する正相信号出力手段と、逆相出力信号を出力する逆相信号出力手段と、正相入力信号または逆相入力信号が一端に印加され、上記正相信号出力手段の入力が他端に接続される第１容量と、上記逆相入力信号または上記正相入力信号が一端に印加され、上記逆相信号出力手段の入力が他端に接続される第２容量とを備え、上記正相入力信号は、上記第１容量と上記第２容量との一方の一端に印加され、上記逆相入力信号は、上記第１容量と上記第２容量との他方の一端に印加される全差動増幅器において、上記正相出力信号の基準電位と上記逆相出力信号の基準電位とを揃える基準電位一致手段をさらに備え、上記基準電位一致手段は、上記正相信号出力手段の入力と上記正相信号出力手段の出力とを接続する第１フィードバック容量、および上記逆相信号出力手段の入力と上記逆相信号出力手段の出力とを接続する第２フィードバック容量をさらに有することを特徴とする。
【００１８】
上記発明によれば、上記第１フィードバック容量を設けることにより、上記正相信号出力手段の入力の電位が保持される。同様に、上記第２フィードバック容量を設けることより、上記逆相信号出力手段の入力の電位が保持される。
【００１９】
上記基準電位一致手段は、上記第１容量に上記正相入力信号が印加されると共に上記第２容量に上記逆相入力信号が印加され、上記正相信号出力トランジスタの入力の電位と、上記逆相信号出力トランジスタの入力の電位が保持されることにより、上記第１容量、上記第２容量、上記第１フィードバック容量および上記第２フィードバック容量に適切な電荷を蓄える。これにより、上記第１容量には上記正相入力信号が記憶され、上記第２容量には上記逆相入力信号が記憶される。
【００２０】
その後、上記第１容量に上記逆相入力信号が印加されると共に上記第２容量に上記正相入力信号が印加される。これにより、上記正相信号出力手段は、上記第１容量が記憶していた上記正相入力信号と、上記第１容量に入力された上記逆相入力信号との差を増幅し、上記正相出力信号を得る。同様に、上記逆相信号出力手段は、上記第２容量が記憶していた上記逆相入力信号と、上記第２容量に入力された上記正相入力信号との差を増幅し、上記逆相出力信号を得る。そして上記正相信号出力手段および上記逆相信号出力手段において上記基準電位一致手段によりそれらの出力信号の基準電位が揃えられる。
【００２１】
従って、上記正相出力信号の基準電位と上記逆相出力信号の基準電位とが揃えられた全差動増幅器を提供することが可能となる。
【００２２】
上記全差動増幅器では、上記基準電位一致手段は、一端が、第５スイッチ手段を介して上記第１容量の他端と接続され、上記第１容量に対して並列に配置された第３容量と、一端が、第７スイッチ手段を介して上記第２容量の他端と接続され、上記第２容量に対して並列に配置された第４容量と、一端が上記第１フィードバック容量の一端と接続され、上記第１容量に対して並列に配置された第５容量と、一端が上記第２フィードバック容量の一端と接続され、上記第２容量に対して並列に配置された第６容量と、上記第１フィードバック容量と並列に接続される第２１スイッチ手段と、上記第２フィードバック容量と並列に接続される第２２スイッチ手段と、上記第５スイッチ手段、上記第７スイッチ手段、上記第２１スイッチ手段および上記第２２スイッチ手段の４つのスイッチ手段に制御信号を入力し、上記４つのスイッチ手段の開閉を制御する制御手段とをさらに有し、上記第３容量の他端は上記第６容量の他端と接続されており、上記第４容量の他端は上記第５容量の他端と接続されており、上記第３容量の一端は、第６スイッチ手段を介して第１固定電位が印加され、上記第４容量の一端は、第８スイッチ手段を介して上記第１固定電位が印加され、上記第３容量の他端は、第９スイッチ手段を介して第２固定電位が印加され、上記第４容量の他端は、第１０スイッチ手段を介して上記第２固定電位が印加され、上記制御手段は、上記第６スイッチ手段、上記第８スイッチ手段、上記第９スイッチ手段および上記第１０スイッチ手段の他の４つのスイッチ手段に制御信号を入力し、さらに上記他の４つのスイッチ手段の開閉を制御する。
【００２３】
上記第３容量ないし上記第６容量を設けることにより、上記基準電位一致手段は、上記第１フィードバック容量および上記第２フィードバック容量に適切な電荷が蓄えることが可能となる。
【００２４】
従って、上記正相出力信号の基準電位と上記逆相出力信号の基準電位とが、上記正相入力信号の基準電位、上記逆相入力信号の基準電位および調整電位の和に揃えられた全差動増幅器を提供することが可能となる。
【００２５】
上記全差動増幅器では、上記基準電位一致手段は、一端が、第５スイッチ手段を介して上記第１容量の他端と接続され、上記第１容量に対して並列に配置された第３容量と、一端が、第７スイッチ手段を介して上記第２容量の他端と接続され、上記第２容量に対して並列に配置された第４容量と、一端が、第１３スイッチ手段を介して上記第１容量の他端と接続され、上記第１容量に対して並列に配置された第５容量と、一端が、第１７スイッチ手段を介して上記第２容量の他端と接続され、上記第２容量に対して並列に配置された第６容量と、上記第１フィードバック容量と並列に接続される第２１スイッチ手段と、上記第２フィードバック容量と並列に接続される第２２スイッチ手段と、上記第５スイッチ手段、上記第７スイッチ手段、上記第１３スイッチ手段、上記第１７スイッチ手段、上記第２１スイッチ手段および上記第２２スイッチ手段の６つのスイッチ手段に制御信号を入力し、上記６つのスイッチ手段の開閉を制御する制御手段とをさらに有し、上記第３容量の他端は、第１４スイッチ手段を介して上記第５容量の一端と接続され、上記第４容量の他端は、第１８スイッチ手段を介して上記第６容量の一端と接続され、上記第５容量の他端は、第１６スイッチ手段を介して上記第２フィードバック容量の一端と接続され、上記第６容量の他端は、第２０スイッチ手段を介して上記第１フィードバック容量の一端と接続され、上記第３容量の一端は、第６スイッチ手段を介して第１固定電位が印加され、上記第４容量の一端は、第８スイッチ手段を介して上記第１固定電位が印加され、上記第３容量の他端は、第９スイッチ手段を介して第２固定電位が印加され、上記第４容量の他端は、第１０スイッチ手段を介して上記第２固定電位が印加され、上記第５容量の他端は、第１５スイッチ手段を介して上記第２固定電位が印加され、上記第６容量の他端は、第１９スイッチ手段を介して上記第２固定電位が印加され、上記制御手段は、上記第６スイッチ手段、上記第８スイッチ手段、上記第９スイッチ手段、上記第１０スイッチ手段、上記第１４スイッチ手段、上記第１５スイッチ手段、上記第１６スイッチ手段、上記第１８スイッチ手段、上記第１９スイッチ手段および上記第２０スイッチ手段の１０個のスイッチ手段に制御信号を入力し、さらに上記１０個のスイッチ手段の開閉を制御する。
【００２６】
上記第３容量ないし上記第６容量を設けることにより、上記基準電位一致手段は、上記第１フィードバック容量および上記第２フィードバックに適切な電荷が供給される。
【００２７】
従って、上記正相出力信号の基準電位と上記逆相出力信号の基準電位とが、上記正相入力信号の基準電位に２を乗じた電位、上記逆相入力信号の基準電位に２を乗じた電位、および調整電位の和に揃えられた全差動増幅器を提供することが可能となる。
【００２８】
本発明の全差動増幅器は、上記課題を解決するために、一端に正相入力信号が印加され、他端が第１容量の一端に接続される第１スイッチ手段と、一端に上記正相入力信号が印加され、他端が第２容量の一端に接続される第２スイッチ手段と、一端に逆相入力信号が印加され、他端が上記第１容量の一端に接続される第３スイッチ手段と、一端に上記逆相入力信号が印加され、他端が上記第２容量の一端に接続される第４スイッチ手段と、上記第１容量の他端が入力に接続され、正相出力信号を出力する正相信号出力手段と、上記第２容量の他端が入力に接続され、逆相出力信号を出力する逆相信号出力手段と、上記第１スイッチ手段ないし上記第４スイッチ手段に制御信号を入力し、上記第１スイッチ手段ないし上記第４スイッチ手段の開閉を制御する制御手段とを備え、上記正相信号出力手段は、正相信号出力トランジスタと、上記正相信号出力トランジスタのゲートと上記正相信号出力トランジスタのドレインとの間を開閉する第２１スイッチ手段とを有し、上記正相信号出力トランジスタのゲートが上記正相信号出力手段の入力であり、上記正相信号出力トランジスタのドレインから上記正相出力信号が出力され、上記正相信号出力トランジスタのソースが電気的に接地されており、上記逆相信号出力手段は、逆相信号出力トランジスタと、上記逆相信号出力トランジスタのゲートと上記逆相信号出力トランジスタのドレインとの間を開閉する第２２スイッチ手段とを有し、上記逆相信号出力トランジスタのゲートが上記逆相信号出力手段の入力であり、上記逆相信号出力トランジスタのドレインから上記逆相出力信号が出力され、上記逆相信号出力トランジスタのソースが電気的に接地されている全差動増幅器において、上記第１容量の他端と上記正相信号出力手段の入力との節点である第１節点と、第３容量の一端との間を開閉する第５スイッチ手段と、一端に第１固定電位が入力され、他端が上記第３容量の一端に接続される第６スイッチ手段と、上記第２容量の他端と上記逆相信号出力手段の入力との節点である第２節点と、第４容量の一端との間を開閉する第７スイッチ手段と、一端に上記第１固定電位が入力され、他端が上記第４容量の一端に接続される第８スイッチ手段と、一端に第２固定電位が入力され、他端が上記第３容量の他端に接続される第９スイッチ手段と、一端に上記第２固定電位が入力され、他端が上記第４容量の他端に接続される第１０スイッチ手段と、一端が上記第１節点に接続され、他端が上記第４容量の他端に接続される第５容量と、一端が上記第２節点に接続され、他端が上記第３容量の他端に接続される第６容量と、上記第２１スイッチ手段と並列に接続される第１フィードバック容量と、上記第２２スイッチ手段と並列に接続される第２フィードバック容量とをさらに備え、上記正相信号出力手段は、上記正相出力信号を第１出力節点へ出力する第１１スイッチ手段を有し、上記逆相信号出力手段は、上記逆相出力信号を第２出力節点へ出力する第１２スイッチ手段を有し、上記制御手段は、上記第５スイッチ手段ないし上記第１２スイッチ手段、上記第２１スイッチ手段および上記第２２スイッチ手段に制御信号を入力し、上記第５スイッチ手段ないし上記第１２スイッチ手段、上記第２１スイッチ手段および上記第２２スイッチ手段の開閉をさらに制御することを特徴とする。
【００２９】
上記発明によれば、上記全差動増幅器の動作の第１段階において、上記第１スイッチ手段、上記第４スイッチ手段、上記第５スイッチ手段、上記第７スイッチ手段、上記第９スイッチ手段、上記第１０スイッチ手段、上記第２１スイッチ手段および上記第２２スイッチ手段を閉じる。上記第１スイッチ手段と上記第４スイッチ手段とを閉じることで、上記正相入力信号が上記第１容量を介して上記正相信号出力手段に入力され、上記逆相入力信号が上記第２容量を介して上記逆相信号出力手段に入力される。また同時に、上記第２１スイッチ手段と上記第２２スイッチ手段とを閉じることで、上記正相信号出力トランジスタと上記逆相信号出力トランジスタとが、それぞれゲートとドレインとが接続されたダイオード接続となる。
【００３０】
これにより、上記正相信号出力手段の基準電位および上記逆相信号出力手段の基準電位が決まる。また、上記第１節点の電位と上記第２固定電位との電位差により、上記第３容量および上記第５容量が充電される。さらに、上記第２節点の電位と上記第２固定電位との電位差により、上記第４容量および上記第６容量が充電される。
【００３１】
次に、実際に出力を行う第２段階の前に第２’段階を設ける。該第２’段階では、上記第１スイッチ手段、上記第４スイッチ手段、上記第５スイッチ手段、上記第７スイッチ手段、上記第９スイッチ手段および上記第１０スイッチ手段、上記第２１スイッチ手段および上記第２２スイッチ手段を開き、上記第３スイッチ手段、上記第２スイッチ手段、上記第６スイッチ手段および上記第８スイッチ手段を閉じる。すると上記第３スイッチ手段と上記第２スイッチ手段とを閉じることで、上記正相入力信号が上記第２容量を介して上記逆相信号出力手段に入力され、上記逆相入力信号が上記第１容量を介して上記正相信号出力手段に入力され、上記正相信号出力手段の出力電位および上記逆相信号出力手段の出力電位が出力される。
【００３２】
上記第１フィードバック容量を設けることより、上記第１節点に接続されている容量がいくら充電されていようとも、上記正相信号出力トランジスタの入力の電位は、上記第１段階における上記正相信号出力トランジスタの入力の電位と略同一となる点、および上記第４容量と上記第５容量とに蓄えられた電荷の状態に基づいて、上記第１容量および上記第１フィードバック容量に適切な電荷が蓄えられる。
【００３３】
同様に、上記第２フィードバック容量を設けることより、上記第２節点に接続されている容量がいくら充電されていようとも、上記逆相信号出力トランジスタの入力の電位は、上記第１段階における上記逆相信号出力トランジスタの入力の電位と略同一となる点、および上記第３容量と上記第６容量とに蓄えられた電荷の状態に基づいて、上記第２容量および上記第２フィードバック容量に適切な電荷が蓄えられる。
【００３４】
よって、正相入力信号の電位と逆相入力信号の電位とが等しい時、上記第１フィードバック容量に蓄えられた電荷と上記第１フィードバック容量の容量値との商で表される電位と上記第１節点の電位との和の電位と、上記第２フィードバック容量に蓄えられた電荷と上記第２フィードバック容量の容量値との商で表される電位と上記第２節点の電位との和の電位とが、上記正相信号出力手段および上記逆相信号出力手段において揃う。
【００３５】
従って、上記第１フィードバック容量および上記第２フィードバック容量により、上記正相信号出力手段および上記逆相信号出力手段において、上記正相出力信号および上記逆相出力信号の基準電位が揃う。
【００３６】
上記第２段階では、更に上記第１１スイッチ手段および上記第１２スイッチ手段を閉じることにより、上記正相信号出力手段から上記正相出力信号が上記第１出力節点へ出力され、上記逆相信号出力手段から上記逆相出力信号が上記第２出力節点へ出力される。
【００３７】
従って、上記正相出力信号の基準電位と上記逆相出力信号の基準電位とが、上記正相入力信号の基準電位、上記逆相入力信号の基準電位および調整電位の和に揃えられた全差動増幅器を提供することが可能となる。
【００３８】
本発明の全差動増幅器は、上記課題を解決するために、一端に正相入力信号が印加され、他端が第１容量の一端に接続される第１スイッチ手段と、一端に上記正相入力信号が印加され、他端が第２容量の一端に接続される第２スイッチ手段と、一端に逆相入力信号が印加され、他端が上記第１容量の一端に接続される第３スイッチ手段と、一端に上記逆相入力信号が印加され、他端が上記第２容量の一端に接続される第４スイッチ手段と、上記第１容量の他端が入力に接続され、正相出力信号を出力する正相信号出力手段と、上記第２容量の他端が入力に接続され、逆相出力信号を出力する逆相信号出力手段と、上記第１スイッチ手段ないし上記第４スイッチ手段に制御信号を入力し、上記第１スイッチ手段ないし上記第４スイッチ手段の開閉を制御する制御手段とを備え、上記正相信号出力手段は、正相信号出力トランジスタと、上記正相信号出力トランジスタのゲートと上記正相信号出力トランジスタのドレインとの間を開閉する第２１スイッチ手段とを有し、上記正相信号出力トランジスタのゲートが上記正相信号出力手段の入力であり、上記正相信号出力トランジスタのドレインから上記正相出力信号が出力され、上記正相信号出力トランジスタのソースが電気的に接地されており、上記逆相信号出力手段は、逆相信号出力トランジスタと、上記逆相信号出力トランジスタのゲートと上記逆相信号出力トランジスタのドレインとの間を開閉する第２２スイッチ手段とを有し、上記逆相信号出力トランジスタのゲートが上記逆相信号出力手段の入力であり、上記逆相信号出力トランジスタのドレインから上記逆相出力信号が出力され、上記逆相信号出力トランジスタのソースが電気的に接地されている全差動増幅器において、上記第１容量の他端と上記正相信号出力手段の入力との節点である第１節点と、第３容量の一端との間を開閉する第５スイッチ手段と、一端に第１固定電位が入力され、他端が上記第３容量の一端に接続される第６スイッチ手段と、上記第２容量の他端と上記逆相信号出力手段の入力との節点である第２節点と、第４容量の一端との間を開閉する第７スイッチ手段と、一端に上記第１固定電位が入力され、他端が上記第４容量の一端に接続される第８スイッチ手段と、一端に第２固定電位が入力され、他端が上記第３容量の他端に接続される第９スイッチ手段と、一端に上記第２固定電位が入力され、他端が上記第４容量の他端に接続される第１０スイッチ手段と、上記第１節点と、第５容量の一端との間を開閉する第１３スイッチ手段と、上記第３容量の他端と、上記第５容量の一端との間を開閉する第１４スイッチ手段と、一端に上記第２固定電位が入力され、他端が上記第５容量の他端に接続される第１５スイッチ手段と、上記第５容量の他端と、上記第２節点との間を開閉する第１６スイッチ手段と、上記第２節点と、第６容量の一端との間を開閉する第１７スイッチ手段と、上記第４容量の他端と、上記第６容量の一端との間を開閉する第１８スイッチ手段と、一端に上記第２固定電位が入力され、他端が上記第６容量の他端に接続される第１９スイッチ手段と、上記第６容量の他端と、上記第１節点との間を開閉する第２０スイッチ手段と、上記第２１スイッチ手段と並列に接続される第１フィードバック容量と、上記第２２スイッチ手段と並列に接続される第２フィードバック容量とをさらに備え、上記正相信号出力手段は、上記正相出力信号を第１出力節点へ出力する第１１スイッチ手段を有し、上記逆相信号出力手段は、上記逆相出力信号を第２出力節点へ出力する第１２スイッチ手段を有し、上記制御手段は、上記第５スイッチ手段ないし上記第２２スイッチ手段に制御信号を入力し、上記第５スイッチ手段ないし上記第２２スイッチ手段の開閉をさらに制御することを特徴とする。
【００３９】
上記発明によれば、上記全差動増幅器の動作の第１段階において、上記第１スイッチ手段、上記第４スイッチ手段、上記第５スイッチ手段、上記第７スイッチ手段、上記第９スイッチ手段、上記第１０スイッチ手段、上記第１３スイッチ手段、上記第１７スイッチ手段、上記第１５スイッチ手段、上記第１９スイッチ手段、上記第２１スイッチ手段および上記第２２スイッチ手段を閉じる。上記第１スイッチ手段と上記第４スイッチ手段とを閉じることで、上記正相入力信号が上記第１容量を介して上記正相信号出力手段に入力され、上記逆相入力信号が上記第２容量を介して上記逆相信号出力手段に入力される。また同時に、上記第２１スイッチ手段と上記第２２スイッチ手段とを閉じることで、上記正相信号出力トランジスタと上記逆相信号出力トランジスタとが、それぞれゲートとドレインとが接続されたダイオード接続となる。
【００４０】
これにより、上記正相信号出力手段の基準電位および上記逆相信号出力手段の基準電位が決まる。また、上記第１節点の電位と上記第２固定電位との電位差により、上記第３容量および上記第５容量が充電される。さらに、上記第２節点の電位と上記第２固定電位との電位差により、上記第４容量および上記第６容量が充電される。
【００４１】
次に、実際に出力を行う第２段階の前に第２’段階を設ける。該第２’段階では、上記第１スイッチ手段、上記第４スイッチ手段、上記第５スイッチ手段、上記第７スイッチ手段、上記第９スイッチ手段、上記第１０スイッチ手段、上記第１３スイッチ手段、上記第１７スイッチ手段、上記第１５スイッチ手段、上記第１９スイッチ手段、上記第２１スイッチ手段および上記第２２スイッチ手段を開き、上記第３スイッチ手段、上記第２スイッチ手段、上記第６スイッチ手段、上記第８スイッチ手段、上記第１４スイッチ手段、上記第１８スイッチ手段、上記第１６スイッチ手段および上記第２０スイッチ手段を閉じる。すると上記第３スイッチ手段と上記第２スイッチ手段とを閉じることで、上記正相入力信号が上記第２容量を介して上記逆相信号出力手段に入力され、上記逆相入力信号が上記第１容量を介して上記正相信号出力手段に入力され、上記正相信号出力手段の出力電位および上記逆相信号出力手段の出力電位が出力される。
【００４２】
上記第１フィードバック容量を設けることより、上記第１節点に接続されている容量がいくら充電されていようとも、上記正相信号出力トランジスタの入力の電位は、上記第１段階における上記正相信号出力トランジスタの入力の電位と略同一となる点、および上記第４容量と上記第６容量とに蓄えられた電荷の状態に基づいて、上記第１容量および上記第１フィードバック容量に適切な電荷が蓄えられる。
【００４３】
同様に、上記第２フィードバック容量を設けることより、上記第２節点に接続されている容量がいくら充電されていようとも、上記逆相信号出力トランジスタの入力の電位は、上記第１段階における上記逆相信号出力トランジスタの入力の電位と略同一となる点、および上記第３容量と上記第５容量とに蓄えられた電荷の状態に基づいて、上記第２容量および上記第２フィードバック容量に適切な電荷が蓄えられる。
【００４４】
よって、正相入力信号の電位と逆相入力信号の電位とが等しい時、上記第１フィードバック容量に蓄えられた電荷と上記第１フィードバック容量の容量値との商で表される電位と上記第１節点の電位との和の電位と、上記第２フィードバック容量に蓄えられた電荷と上記第２フィードバック容量の容量値との商で表される電位と上記第２節点の電位との和の電位とが、上記正相信号出力手段および上記逆相信号出力手段において揃う。
【００４５】
従って、上記第１フィードバック容量および上記第２フィードバック容量により、上記正相信号出力手段および上記逆相信号出力手段において、上記正相出力信号および上記逆相出力信号の基準電位が揃う。
【００４６】
上記第２段階では、更に上記第１１スイッチ手段および上記第１２スイッチ手段を閉じることにより、上記正相信号出力手段から上記正相出力信号が上記第１出力節点へ出力され、上記逆相信号出力手段から上記逆相出力信号が上記第２出力節点へ出力される。
【００４７】
従って、上記正相出力信号の基準電位と上記逆相出力信号の基準電位とが、上記正相入力信号の基準電位に２を乗じた電位、上記逆相入力信号の基準電位に２を乗じた電位、および調整電位の和に揃えられた全差動増幅器を提供することが可能となる。
【００４８】
上記全差動増幅器では、上記第１フィードバック容量と上記第２フィードバック容量との第１容量値をＣＢ、上記第３容量と上記４容量との第２容量値をＣＣ、上記第５容量と上記６容量との第３容量値をＣＤとした場合に、以下の式が成立する。
ＣＣ×ＣＤ＝ＣＢ×（ＣＣ＋ＣＤ）
これにより、上記正相出力信号の基準電位と上記逆相出力信号の基準電位とが揃えられた全差動増幅器を提供することが可能となる。
【００４９】
上記全差動増幅器では、上記第１容量値、上記第２容量値および上記第３容量値に関して以下の式が成立してもよい。
ＣＢ：ＣＣ：ＣＤ＝１：２：２
これにより、上記式ＣＣ×ＣＤ＝ＣＢ×（ＣＣ＋ＣＤ）を満足することが可能となる。
【発明の効果】
【００５０】
本発明の全差動増幅器は、以上のように、正相出力信号の基準電位と逆相出力信号の基準電位とを揃える基準電位一致手段をさらに備え、正相信号出力手段は、該正相信号出力手段の入力と上記正相信号出力手段の出力とを接続する第１フィードバック容量をさらに有し、逆相信号出力手段は、該逆相信号出力手段の入力と上記逆相信号出力手段の出力とを接続する第２フィードバック容量をさらに有するものである。
【００５１】
また、本発明の全差動増幅器は、以上のように、第１容量の他端と正相信号出力手段の入力との節点である第１節点と、第３容量の一端との間を開閉する第５スイッチ手段と、一端に第１固定電位が入力され、他端が上記第３容量の一端に接続される第６スイッチ手段と、第２容量の他端と逆相信号出力手段の入力との節点である第２節点と、第４容量の一端との間を開閉する第７スイッチ手段と、一端に上記第１固定電位が入力され、他端が上記第４容量の一端に接続される第８スイッチ手段と、一端に第２固定電位が入力され、他端が上記第３容量の他端に接続される第９スイッチ手段と、一端に上記第２固定電位が入力され、他端が上記第４容量の他端に接続される第１０スイッチ手段と、一端が上記第１節点に接続され、他端が上記第４容量の他端に接続される第５容量と、一端が上記第２節点に接続され、他端が上記第３容量の他端に接続される第６容量と、第２１スイッチ手段と並列に接続される第１フィードバック容量と、第２２スイッチ手段と並列に接続される第２フィードバック容量とをさらに備え、上記正相信号出力手段は、上記正相出力信号を第１出力節点へ出力する第１１スイッチ手段を有し、上記逆相信号出力手段は、上記逆相出力信号を第２出力節点へ出力する第１２スイッチ手段を有し、制御手段は、上記第５スイッチ手段ないし上記第１２スイッチ手段、上記第２１スイッチ手段および上記第２２スイッチ手段に制御信号を入力し、上記第５スイッチ手段ないし上記第１２スイッチ手段、上記第２１スイッチ手段および上記第２２スイッチ手段の開閉を制御するものである。
【００５２】
さらに、本発明の全差動増幅器は、以上のように、第１容量の他端と正相信号出力手段の入力との節点である第１節点と、第３容量の一端との間を開閉する第５スイッチ手段と、一端に第１固定電位が入力され、他端が上記第３容量の一端に接続される第６スイッチ手段と、第２容量の他端と逆相信号出力手段の入力との節点である第２節点と、第４容量の一端との間を開閉する第７スイッチ手段と、一端に上記第１固定電位が入力され、他端が上記第４容量の一端に接続される第８スイッチ手段と、一端に第２固定電位が入力され、他端が上記第３容量の他端に接続される第９スイッチ手段と、一端に上記第２固定電位が入力され、他端が上記第４容量の他端に接続される第１０スイッチ手段と、上記第１節点と、第５容量の一端との間を開閉する第１３スイッチ手段と、上記第３容量の他端と、上記第５容量の一端との間を開閉する第１４スイッチ手段と、一端に上記第２固定電位が入力され、他端が上記第５容量の他端に接続される第１５スイッチ手段と、上記第５容量の他端と、上記第２節点との間を開閉する第１６スイッチ手段と、上記第２節点と、第６容量の一端との間を開閉する第１７スイッチ手段と、上記第４容量の他端と、上記第６容量の一端との間を開閉する第１８スイッチ手段と、一端に上記第２固定電位が入力され、他端が上記第６容量の他端に接続される第１９スイッチ手段と、上記第６容量の他端と、上記第１節点との間を開閉する第２０スイッチ手段と、第２１スイッチ手段と並列に接続される第１フィードバック容量と、第２２スイッチ手段と並列に接続される第２フィードバック容量とをさらに備え、上記正相信号出力手段は、上記正相出力信号を第１出力節点へ出力する第１１スイッチ手段を有し、上記逆相信号出力手段は、上記逆相出力信号を第２出力節点へ出力する第１２スイッチ手段を有し、制御手段は、上記第５スイッチ手段ないし上記第２２スイッチ手段に制御信号を入力し、上記第５スイッチ手段ないし上記第２２スイッチ手段の開閉を制御することを特徴とするものである。
【００５３】
それゆえ、正相出力信号の基準電位と逆相出力信号の基準電位とが揃えられた全差動増幅器を提供するという効果を奏する。
【発明を実施するための最良の形態】
【００５４】
本発明の一実施形態について実施例１、実施例２、および図１〜図６に基づいて説明すると以下の通りである。なお、本実施の形態に記載の全てのスイッチは、制御回路１０から制御信号を入力し、該制御信号により上記全てのスイッチの開閉が制御される。
【００５５】
〔実施例１〕
図１は、本実施例１に係る全差動増幅器１の回路図である。全差動増幅器１は、スイッチ１１０１〜スイッチ１１０７、キャパシタ１１７１〜キャパシタ１１７４、ｎ型トランジスタ１１９０、ｐ型トランジスタ１１９１、スイッチ１２０１〜スイッチ１２０７、キャパシタ１２７１〜キャパシタ１２７４、ｎ型トランジスタ１２９０およびｐ型トランジスタ１２９１を備えている。
【００５６】
キャパシタ１１７１の容量値はＣＡｕであり、キャパシタ１１７２の容量値はＣＢｕであり、キャパシタ１１７３の容量値はＣＣｕであり、キャパシタ１１７４の容量値はＣＤｕである。キャパシタ１２７１の容量値はＣＡｄであり、キャパシタ１２７２の容量値はＣＢｄであり、キャパシタ１２７３の容量値はＣＣｄであり、キャパシタ１２７４の容量値はＣＤｄである。
【００５７】
全差動増幅器１において、スイッチ１１０２の一端とスイッチ１２０２の一端とは、互いに接続され、正相入力信号ＶＩＮ＋が入力される。スイッチ１１０３の一端とスイッチ１２０３の一端とは、互いに接続され、逆相入力信号ＶＩＮ−が入力される。
【００５８】
スイッチ１１０６の一端とスイッチ１２０６の一端とが互いに接続された節点Ｋには、固定電位ＶＫが入力される。スイッチ１１０７の一端とスイッチ１２０７の一端とが互いに接続された節点Ｊには、固定電位ＶＪが入力される。
【００５９】
スイッチ１１０２の他端は、キャパシタ１１７１の一端およびスイッチ１１０３の他端に接続されている。スイッチ１２０３の他端は、キャパシタ１２７１の一端およびスイッチ１２０２の他端に接続されている。
【００６０】
キャパシタ１１７１の他端は、節点ｇｕおよびスイッチ１１０５の一端に接続されている。スイッチ１１０５の他端は、スイッチ１１０７の他端およびキャパシタ１１７３の一端に接続されている。キャパシタ１１７３の他端は、スイッチ１１０６の他端およびキャパシタ１２７４の一端に接続され、キャパシタ１２７４の他端は節点ｇｄに接続されている。
【００６１】
キャパシタ１２７１の他端は、節点ｇｄおよびスイッチ１２０５の一端に接続されている。スイッチ１２０５の他端は、スイッチ１２０７の他端およびキャパシタ１２７３の一端に接続されている。キャパシタ１２７３の他端は、スイッチ１２０６の他端およびキャパシタ１１７４の一端に接続され、キャパシタ１１７４の他端は節点ｇｕに接続されている。
【００６２】
節点ｇｕには、スイッチ１１０１の一端、キャパシタ１１７２の一端およびｎ型トランジスタ１１９０のゲートがさらに接続されている。ｐ型トランジスタ１１９１のゲートには、バイアス電圧ＶＢＩＡＳが印加される。ｐ型トランジスタ１１９１のソースには、電源電圧ＶＤＤが印加される。ｐ型トランジスタ１１９１のドレインは、節点ｍｕに接続され、節点ｍｕには、スイッチ１１０１の他端、キャパシタ１１７２の他端、ｎ型トランジスタ１１９０のドレインおよびスイッチ１１０４の一端がさらに接続されている。スイッチ１１０４の他端は出力節点ｏｕに接続され、正相出力信号ＶＯＵＴ＋が出力される。ｎ型トランジスタ１１９０のソースは、電気的に接地されている。
【００６３】
節点ｇｄには、スイッチ１２０１の一端、キャパシタ１２７２の一端およびｎ型トランジスタ１２９０のゲートがさらに接続されている。ｐ型トランジスタ１２９１のゲートには、バイアス電圧ＶＢＩＡＳが印加される。ｐ型トランジスタ１２９１のソースには、電源電圧ＶＤＤが印加される。ｐ型トランジスタ１２９１のドレインは、節点ｍｄに接続され、節点ｍｄには、スイッチ１２０１の他端、キャパシタ１２７２の他端、ｎ型トランジスタ１２９０のドレインおよびスイッチ１２０４の一端がさらに接続されている。スイッチ１２０４の他端は出力節点ｏｄに接続され、逆相出力信号ＶＯＵＴ−が出力される。ｎ型トランジスタ１２９０のソースは、電気的に接地されている。
【００６４】
全差動増幅器１の動作は２段階から構成される。第１段階（フェーズ１）において、スイッチ１１０１、スイッチ１２０１、スイッチ１１０２、スイッチ１２０３、スイッチ１１０５、スイッチ１２０５、スイッチ１１０６およびスイッチ１２０６を閉じる。スイッチ１１０２とスイッチ１２０３とを閉じることで、正相入力信号ＶＩＮ＋がキャパシタ１１７１を介して正相回路２に入力され、逆相入力信号ＶＩＮ−がキャパシタ１２７１を介して逆相回路３に入力される。なお、正相入力信号ＶＩＮ＋の電位と逆相入力信号ＶＩＮ−の電位とは等しくてもよい。
【００６５】
第１段階において、正相回路２のｎ型トランジスタ１１９０は、そのゲートとドレインとを接続したダイオード接続になり、ｐ型トランジスタ１１９１の、しきい値や移動度、およびｎ型トランジスタ１１９０の、しきい値や移動度などに応じて、節点ｇｕの電位Ｖｇｕ、即ち節点ｍｕの電位Ｖｍｕが決まる。
【００６６】
なお、本実施の形態において、しきい値とは、トランジスタがオフ状態（ドレイン電流が流れない状態）からオン状態（ドレイン電流が流れる状態）に移り変わるときの、境界となるゲート電圧のことを示す。
【００６７】
また、本実施の形態において、移動度とは、電子の動き易さ、即ちトランジスタ内を電子が走る速度を表すものであり、この数値が大きいほどトランジスタの動作スピードが早くなる。移動度の単位は、例えば〔ｃｍ２／Ｖｓ〕である。ここで、ｃｍはセンチメートル、Ｖはボルト、ｓは秒である。
【００６８】
節点ｇｕの電位Ｖｇｕは、以下に示す（１）式で求められる。（１）式はＭＯＳＦＥＴの２乗則より導かれる。ＭＯＳＦＥＴの２乗則とは、ＭＯＳトランジスタの飽和領域において、ドレイン−ソース間電流が、ゲート−ソース間電圧としきい値との差の２乗に比例することを示す法則である。
【００６９】
ここでＶｔｈＰ１はｐ型トランジスタ１１９１のしきい値、ＶｔｈＮ１はｎ型トランジスタ１１９０のしきい値、μＰ１はｐ型トランジスタ１１９１の移動度、μＮ１はｎ型トランジスタ１１９０の移動度である。
【００７０】
また、ＷＰ１はｐ型トランジスタ１１９１のチャネル幅、ＬＰ１はｐ型トランジスタ１１９１のチャネル長さ、ＷＮ１はｎ型トランジスタ１１９０のチャネル幅、ＬＮ１はｎ型トランジスタ１１９０のチャネル長さであり、ＣＯＸは、ｎ型トランジスタ１１９０およびｐ型トランジスタ１１９１において、チャネルに蓄積される電荷に対する単位面積当りの容量である。チャネルは、半導体基板とゲート酸化膜との接合面に隣接している。
Ｖｇｕ＝｛（μＰ１×ＣＯＸ×ＷＰ１／ＬＰ１）／（μＮ１×ＣＯＸ×ＷＮ１／ＬＮ１）｝１／２×（ＶＤＤ−ＶＢＩＡＳ−｜ＶｔｈＰ１｜）＋ＶｔｈＮ１    （１）
（１）式より、正相回路２において、各トランジスタの移動度やしきい値が異なれば節点ｇｕの電位Ｖｇｕも異なる。
【００７１】
第１段階において、逆相回路３のｎ型トランジスタ１２９０は、正相回路２のｎ型トランジスタ１１９０と同様に、そのゲートとドレインとを接続したダイオード接続になり、ｐ型トランジスタ１２９１の、しきい値や移動度、およびｎ型トランジスタ１２９０の、しきい値や移動度などに応じて、節点ｇｄの電位Ｖｇｄ、即ち節点ｍｄの電位Ｖｍｄが決まる。
【００７２】
節点ｇｄの電位Ｖｇｄは、以下に示す（２）式で求められる。（２）式も（１）式と同様にＭＯＳＦＥＴの２乗則より導かれる。
【００７３】
ここでＶｔｈＰ２はｐ型トランジスタ１２９１のしきい値、ＶｔｈＮ２はｎ型トランジスタ１２９０のしきい値、μＰ２はｐ型トランジスタ１２９１の移動度、μＮ２はｎ型トランジスタ１２９０の移動度である。
【００７４】
また、ＷＰ２はｐ型トランジスタ１２９１のチャネル幅、ＬＰ２はｐ型トランジスタ１２９１のチャネル長さ、ＷＮ２はｎ型トランジスタ１２９０のチャネル幅、ＬＮ２はｎ型トランジスタ１２９０のチャネル長さであり、ＣＯＸは、ｎ型トランジスタ１２９０およびｐ型トランジスタ１２９１において、チャネルに蓄積される電荷に対する単位面積当りの容量である。
Ｖｇｄ＝｛（μＰ２×ＣＯＸ×ＷＰ２／ＬＰ２）／（μＮ２×ＣＯＸ×ＷＮ２／ＬＮ２）｝１／２×（ＶＤＤ−ＶＢＩＡＳ−｜ＶｔｈＰ２｜）＋ＶｔｈＮ２    （２）
（２）式より、逆相回路３において、各トランジスタの移動度やしきい値が異なれば節点ｇｄの電位Ｖｇｄも異なる。
【００７５】
第１段階において、スイッチ１１０５、スイッチ１２０５、スイッチ１１０６およびスイッチ１２０６を閉じている。よって、キャパシタ１１７３、キャパシタ１２７３、キャパシタ１１７４およびキャパシタ１２７４は、節点ｇｕの電位Ｖｇｕ、節点ｇｄの電位Ｖｇｄおよび固定電位ＶＫに応じた電荷が蓄えられる。
【００７６】
より具体的には、キャパシタ１１７３およびキャパシタ１１７４は、節点ｇｕの電位Ｖｇｕと固定電位ＶＫとの電位差に応じた電荷が蓄えられる。キャパシタ１２７３およびキャパシタ１２７４は、節点ｇｄの電位Ｖｇｄと固定電位ＶＫとの電位差に応じた電荷が蓄えられる。
【００７７】
また、第１段階では、キャパシタ１１７１には正相入力信号ＶＩＮ＋が記憶され、キャパシタ１２７１には逆相入力信号ＶＩＮ−が記憶される。
【００７８】
次に、実際に出力を行う第２段階（フェーズ２）の前に第２’段階（フェーズ２’）を設ける。このフェーズ２’では、フェーズ１で閉じた、スイッチ１１０１、スイッチ１２０１、スイッチ１１０２、スイッチ１２０３、スイッチ１１０５、スイッチ１２０５、スイッチ１１０６およびスイッチ１２０６を開き、スイッチ１１０３、スイッチ１２０２、スイッチ１１０７およびスイッチ１２０７を閉じる。すると節点ｍｕおよび節点ｍｄに増幅された電位が現れ、それらの電位が現れた後に第２段階（フェーズ２）に入る。
【００７９】
フェーズ２では、更にスイッチ１１０４およびスイッチ１２０４を閉じ、出力節点ｏｕと節点ｍｕとを接続し、出力節点ｏｄと節点ｍｄと接続する。これにより、出力節点ｏｕから正相出力信号ＶＯＵＴ＋が出力され、出力節点ｏｄから逆相出力信号ＶＯＵＴ−が出力される。
【００８０】
ここで，各キャパシタの容量値を、ＣＡｕ＝ＣＡｄ＝ＣＡ、ＣＢｕ＝ＣＢｄ＝ＣＢ、ＣＣｕ＝ＣＣｄ＝ＣＣ、ＣＤｕ＝ＣＤｄ＝ＣＤとすると、全差動増幅器１の増幅率は、２×ＣＡ÷ＣＢとなる。
【００８１】
また全差動増幅器１において、ＣＢ×（ＣＣ＋ＣＤ）＝ＣＣ×ＣＤを満足する必要がある。特にこれを満たす値として、ＣＢ：ＣＣ：ＣＤ＝１：２：２がある。以下の記載において、ＣＢ、ＣＣ、ＣＤの関係について詳細に説明する。
【００８２】
図２（ａ）は、図１の正相回路２に接続されている、キャパシタ１１７３およびキャパシタ１１７４を取り除いた、正相回路４である。図２（ｂ）は、図１の正相回路２に接続されている、キャパシタ１１７３およびキャパシタ１１７４を取り除いた、正相回路５である。図２（ａ）は前述のフェーズ１の状態であり、図２（ｂ）は前述のフェーズ２’の状態である。
【００８３】
図２（ａ）の正相回路４において，前述の通りｎ型トランジスタ１１９０のゲートとｎ型トランジスタ１１９０のドレインとがダイオード接続になる。
【００８４】
この時、キャパシタ１１７１にはＣＡ×（Ｖｇｕ−ＶＩＮ＋）の電荷が蓄えられるが、キャパシタ１１７２はスイッチ１１０１が接続されているため、電荷は蓄えられない。
【００８５】
図２（ｂ）において節点ｇｕの電位Ｖｇｕは、キャパシタ１１７２によるフィードバックにより、図２（ａ）における節点ｇｕの電位Ｖｇｕと略同一になる。
【００８６】
この場合、キャパシタ１１７１に蓄えられる電荷は、ＣＡ×（Ｖｇｕ−ＶＩＮ−）となる。また、キャパシタ１１７２に蓄えられる電荷は、節点ｍｕの電位をＶｍｕとすればＣＢ×（Ｖｇｕ−Ｖｍｕ）となる。
【００８７】
なお、ｎ型トランジスタ１１９０の増幅率がマイナス無限大であれば、キャパシタ１１７２によりｎ型トランジスタ１１９０のゲート電位は同一となるが、実際は有限の増幅率である。よって、ｎ型トランジスタ１１９０ゲート電位は微妙に異なる、即ち略同一となる。
【００８８】
ｎ型トランジスタ１１９０のゲートキャパシタ（ゲート容量）を無視すると、節点ｇｕにおける電荷が保存されるので、以下に示す（３）が成立する。
ＣＡ×（Ｖｇｕ−ＶＩＮ＋）＝ＣＡ×（Ｖｇｕ−ＶＩＮ−）＋ＣＢ×（Ｖｇｕ−Ｖｍｕ）  （３）
（３）式より（４）式が得られる。
Ｖｍｕ＝ＣＡ÷ＣＢ×（ＶＩＮ＋−ＶＩＮ−）＋Ｖｇｕ    （４）
ここで節点ｍｕは、図１と同様に，スイッチを通して出力節点ｏｕと接続されるので、節点ｍｕの電位Ｖｍｕが、出力電位となる。
【００８９】
出力電位Ｖｍｕを示す（４）式より、電位Ｖｇｕが出力電位Ｖｍｕの基準電位（基準点）となっていることは明らかである。
【００９０】
それゆえ、図３に示すように、正相回路１２と、逆相回路１３とをただ単に並べただけでは、図７（ｄ）や図７（ｅ）に示したように出力の基準点がそろっていないため、所望の動作、即ち正相の基準電位と逆相の基準電位とが揃えられた状態での全差動増幅を行うことが出来ない。
【００９１】
図４は、本実施例１における出力電位の模式図である。正相回路の出力電位Ｖｍｕは、電位Ｖｇｕを基準点として現れている。同様に、逆相回路の出力電位Ｖｍｄは、電位Ｖｇｄを基準点として現れている。
【００９２】
ここで電位ＶｍｕにＶｇｄ＋Ｖαを，ＶｍｄにＶｇｕ＋Ｖαを加算したものを出力できれば，正相出力信号ＶＯＵＴ＋および逆相出力信号ＶＯＵＴ−それぞれにおいて、基準点がＶｇｕ＋Ｖｇｄ＋Ｖαに揃う。ここでＶαは調整電位である。この点について以下に説明する。
【００９３】
図１の全差動増幅器１の逆相回路３について、フェーズ１では、キャパシタ１２７３は、逆相回路３の節点ｇｄと、ある固定電位ＶＫが印加されている節点Ｋとの間に接続されている。同様に、キャパシタ１１７４は、正相回路２の節点ｇｕと、ある固定電位ＶＫが印加されている節点Ｋとの間に接続されている。
【００９４】
フェーズ２’およびフェーズ２では、キャパシタ１２７３とキャパシタ１１７４とは、節点Ｋから切り離し、キャパシタ１２７３の一端とキャパシタ１１７４の一端とをお互い接続したままにする。
【００９５】
また、キャパシタ１１７４の他端の節点ｇｕへの接続はそのままとし、キャパシタ１２７３の他端の接続先を、節点ｇｄから他の固定電位ＶＪが印加されている節点Ｊに変更する。
【００９６】
すると同様に電荷が保存されるので，ｎ型トランジスタ１１９０のゲート容量を無視すると、節点ｇｕにおける電荷が保存され、以下に示す（５）式が成立する。（５）式の左辺は、フェーズ１の時の節点ｇｕにおける電荷であり、（５）式の右辺は、フェーズ２’の時の節点ｇｕにおける電荷である。
ＣＡ×（Ｖｇｕ−ＶＩＮ＋）
＋ＣＤ×（Ｖｇｕ−ＶＫ）
＝ＣＡ×（Ｖｇｕ−ＶＩＮ−）
＋ＣＢ×（Ｖｇｕ−Ｖｍｕ）
＋ＣＣ×ＣＤ÷（ＣＣ＋ＣＤ）×（Ｖｇｕ−ＶＪ）
−ＣＤ÷（ＣＣ＋ＣＤ）×｛ＣＣ×（ＶＫ−Ｖｇｄ）＋ＣＤ×（ＶＫ−Ｖｇｕ）｝    （５）
（５）式より以下に示す（６）式が成立する。
Ｖｍｕ＝ＣＡ÷ＣＢ×（ＶＩＮ＋−ＶＩＮ−）＋Ｖｇｕ
＋ＣＣ×ＣＤ÷｛ＣＢ×（ＣＣ＋ＣＤ）｝×Ｖｇｄ
−ＣＣ×ＣＤ÷｛ＣＢ×（ＣＣ＋ＣＤ）｝×ＶＪ    （６）
ここでＶＪが固定電位であることも考慮して、ＣＣ×ＣＤ＝ＣＢ×（ＣＣ＋ＣＤ）となるように、ＣＢの容量値、ＣＣの容量値およびＣＤの容量値を選択すれば、出力電位Ｖｍｕの基準点が、Ｖｇｕ＋Ｖｇｄ＋Ｖαに揃うことが分かる。そして、ＣＣ×ＣＤ＝ＣＢ×（ＣＣ＋ＣＤ）の時、Ｖα＝−ＶＪとなる。
【００９７】
以上のように、出力電位Ｖｍｕの基準点がＶｇｕ＋Ｖｇｄ＋Ｖαに揃うことを示したが、出力電位Ｖｍｄについても同様である。
【００９８】
図１の全差動増幅器１の逆相回路３について、フェーズ１では、キャパシタ１２７４を、逆相回路３の節点ｇｄと、ある固定電位ＶＫが印加されている節点Ｋとの間に接続する。同様に、キャパシ１１７３を正相回路２の節点ｇｕと、ある固定電位ＶＫが印加されている節点Ｋとの間に接続する。
【００９９】
フェーズ２’およびフェーズ２では、キャパシタ１２７４とキャパシタ１１７３とは、節点Ｋから切り離し、キャパシタ１２７４の一端とキャパシタ１１７３の一端とをお互い接続したままにする。
【０１００】
また、キャパシタ１２７４の他端の節点ｇｄへの接続はそのままとし、キャパシタ１１７３の他端の接続先を、節点ｇｕから他の固定電位ＶＪが印加されている節点Ｊに変更する。
【０１０１】
すると同様に電荷が保存されるので，ｎ型トランジスタ１２９０のゲート容量を無視すると、節点ｇｄにおける電荷が保存されるので、以下に示す（７）式が成立する。（７）式の左辺は、フェーズ１の時の節点ｇｄにおける電荷であり、（７）式の右辺は、フェーズ２’の時の節点ｇｄにおける電荷である。
ＣＡ×（Ｖｇｄ−ＶＩＮ−）
＋ＣＤ×（Ｖｇｄ−ＶＫ）
＝ＣＡ×（Ｖｇｄ−ＶＩＮ＋）
＋ＣＢ×（Ｖｇｄ−Ｖｍｄ）
＋ＣＣ×ＣＤ÷（ＣＣ＋ＣＤ）×（Ｖｇｄ−ＶＪ）
−ＣＤ÷（ＣＣ＋ＣＤ）×｛ＣＣ×（ＶＫ−Ｖｇｕ）＋ＣＤ×（ＶＫ−Ｖｇｄ）｝    （７）
（７）式より以下に示す（８）式が成立する。
Ｖｍｄ＝ＣＡ÷ＣＢ×（ＶＩＮ−−ＶＩＮ＋）＋Ｖｇｄ
＋ＣＣ×ＣＤ÷｛ＣＢ×（ＣＣ＋ＣＤ）｝×Ｖｇｕ
−ＣＣ×ＣＤ÷｛ＣＢ×（ＣＣ＋ＣＤ）｝×ＶＪ    （８）
ここでＶＪが固定電位であることも考慮して、ＣＣ×ＣＤ＝ＣＢ×（ＣＣ＋ＣＤ）となるように、ＣＢの容量値、ＣＣの容量値およびＣＤの容量値を選択すれば、出力電位Ｖｍｄの基準点が、Ｖｇｕ＋Ｖｇｄ＋Ｖαに揃うことが分かる。そして、ＣＣ×ＣＤ＝ＣＢ×（ＣＣ＋ＣＤ）の時、Ｖα＝−ＶＪとなる。
【０１０２】
従って、正相回路２および逆相回路３において、正相出力信号ＶＯＵＴ＋および逆相出力信号ＶＯＵＴ−の基準電位がＶｇｕ＋Ｖｇｄ＋Ｖαに揃う。
【０１０３】
全差動増幅器１全体としての増幅率は、正相回路２側でＣＡ÷ＣＢ倍、逆相回路３側でＣＡ÷ＣＢ倍であるので、合計で２×ＣＡ÷ＣＢ倍となる。
【０１０４】
電荷注入（Charge Injection）を考慮すると、フェーズ１からフェーズ２’に移行する時は、以下に示す手順で各スイッチの開閉を行うと良い。
【０１０５】
まずスイッチ１１０２、スイッチ１２０３、スイッチ１１０６およびスイッチ１２０６を開く。次にスイッチ１１０５およびスイッチ１２０５を開く。次にスイッチ１１０１およびスイッチ１２０１を開く。そしてスイッチ１１０３、スイッチ１２０２、スイッチ１１０７およびスイッチ１２０７を閉じれば良い。
【０１０６】
ここで、本実施例１の全差動増幅器１では、フェーズ１においてｎ型トランジスタ１１９０のゲートにキャパシタ１１７１を介して正相入力信号ＶＩＮ＋を入力し、ｎ型トランジスタ１２９０のゲートにキャパシタ１２７１を介して逆相入力信号ＶＩＮ−を入力する。また、フェーズ２’においてｎ型トランジスタ１１９０のゲートにキャパシタ１１７１を介して逆相入力信号ＶＩＮ−を入力し、ｎ型トランジスタ１２９０のゲートにキャパシタ１２７１を介して正相入力信号ＶＩＮ＋を入力する。全差動増幅器１と同様に、ｐ型トランジスタのゲートにキャパシタを介して、正相入力信号および逆相入力信号を入力する全差動増幅器にも、本実施例に示す手法が適用できることは、明らかである。
【０１０７】
〔実施例２〕
図５は、本実施例２に係る全差動増幅器６の回路図である。全差動増幅器６は、全差動増幅器１に、スイッチ１１０８〜スイッチ１１１１、およびスイッチ１２０８〜スイッチ１２１１を設けた増幅器である。
【０１０８】
全差動増幅器６において、スイッチ１１０２の一端とスイッチ１２０２の一端とは、互いに接続され、正相入力信号ＶＩＮ＋が入力される。スイッチ１１０３の一端とスイッチ１２０３の一端とは、互いに接続され、逆相入力信号ＶＩＮ−が入力される。
【０１０９】
スイッチ１１０６の一端、スイッチ１１１０の一端、スイッチ１２０６の一端およびスイッチ１２１０の一端が互いに接続された節点Ｋには、固定電位ＶＫが入力される。スイッチ１１０７の一端とスイッチ１２０７の一端とが互いに接続された節点Ｊには、固定電位ＶＪが入力される。
【０１１０】
スイッチ１１０２の他端は、キャパシタ１１７１の一端およびスイッチ１１０３の他端に接続されている。スイッチ１２０３の他端は、キャパシタ１２７１の一端およびスイッチ１２０２の他端に接続されている。
【０１１１】
キャパシタ１１７１の他端は、節点ｇｕおよびスイッチ１１０５の一端に接続されている。スイッチ１１０５の他端は、スイッチ１１０７の他端およびキャパシタ１１７３の一端に接続されている。キャパシタ１１７３の他端は、スイッチ１１０６の他端およびスイッチ１１０８の一端に接続されている。
【０１１２】
スイッチ１１０８の他端は、スイッチ１１０９の一端およびキャパシタ１１７４の一端に接続されている。スイッチ１１０９の他端は節点ｇｕに接続されている。キャパシタ１１７４の他端は、スイッチ１１１０の他端およびスイッチ１１１１の一端に接続されている。
【０１１３】
キャパシタ１２７１の他端は、節点ｇｄおよびスイッチ１２０５の一端に接続されている。スイッチ１２０５の他端は、スイッチ１２０７の他端およびキャパシタ１２７３の一端に接続されている。キャパシタ１２７３の他端は、スイッチ１２０６の他端およびスイッチ１２０８の一端に接続されている。
【０１１４】
スイッチ１２０８の他端は、スイッチ１２０９の一端およびキャパシタ１２７４の一端に接続されている。スイッチ１２０９の他端は節点ｇｄに接続されている。キャパシタ１２７４の他端は、スイッチ１２１０の他端およびスイッチ１２１１の一端に接続されている。
【０１１５】
節点ｇｕには、スイッチ１１０１の一端、キャパシタ１１７２の一端、スイッチ１２１１の他端およびｎ型トランジスタ１１９０のゲートがさらに接続されている。ｐ型トランジスタ１１９１のゲートには、バイアス電圧ＶＢＩＡＳが印加される。ｐ型トランジスタ１１９１のソースには、電源電圧ＶＤＤが印加される。ｐ型トランジスタ１１９１のドレインは、節点ｍｕに接続され、節点ｍｕには、スイッチ１１０１の他端、キャパシタ１１７２の他端、ｎ型トランジスタ１１９０のドレインおよびスイッチ１１０４の一端がさらに接続されている。スイッチ１１０４の他端は出力節点ｏｕに接続され、正相出力信号ＶＯＵＴ＋が出力される。ｎ型トランジスタ１１９０のソースは、電気的に接地されている。
【０１１６】
節点ｇｄには、スイッチ１２０１の一端、キャパシタ１２７２の一端、スイッチ１１１１の他端およびｎ型トランジスタ１２９０のゲートがさらに接続されている。ｐ型トランジスタ１２９１のゲートには、バイアス電圧ＶＢＩＡＳが印加される。ｐ型トランジスタ１２９１のソースには、電源電圧ＶＤＤが印加される。ｐ型トランジスタ１２９１のドレインは、節点ｍｄに接続され、節点ｍｄには、スイッチ１２０１の他端、キャパシタ１２７２の他端、ｎ型トランジスタ１２９０のドレインおよびスイッチ１２０４の一端がさらに接続されている。スイッチ１２０４の他端は出力節点ｏｄに接続され、逆相出力信号ＶＯＵＴ−が出力される。ｎ型トランジスタ１２９０のソースは、電気的に接地されている。
【０１１７】
全差動増幅器６の動作は２段階から構成される。第１段階（フェーズ１）において、スイッチ１１０１、スイッチ１２０１、スイッチ１１０２、スイッチ１２０３、スイッチ１１０５、スイッチ１２０５、スイッチ１１０６、スイッチ１２０６、スイッチ１１０９、スイッチ１２０９、スイッチ１１１０およびスイッチ１２１０を閉じる。スイッチ１１０２とスイッチ１２０３とを閉じることで、正相入力信号ＶＩＮ＋がキャパシタ１１７１を介して正相回路７に入力され、逆相入力信号ＶＩＮ−がキャパシタ１２７１を介して逆相回路８に入力される。
【０１１８】
第１段階において、正相回路７のｎ型トランジスタ１１９０は、そのゲートとドレインとを接続したダイオード接続になり、ｐ型トランジスタ１１９１の、しきい値や移動度、およびｎ型トランジスタ１１９０の、しきい値や移動度などに応じて、節点ｇｕの電位Ｖｇｕ、即ち節点ｍｕの電位Ｖｍｕが決まる。節点ｇｕの電位Ｖｇｕは、実施例１に記載の（１）式で求められる。
【０１１９】
第１段階において、逆相回路８のｎ型トランジスタ１２９０は、正相回路７のｎ型トランジスタ１１９０と同様に、そのゲートとドレインとを接続したダイオード接続になり、ｐ型トランジスタ１２９１の、しきい値や移動度、およびｎ型トランジスタ１２９０の、しきい値や移動度などに応じて、節点ｇｄの電位Ｖｇｄ、即ち節点ｍｄの電位Ｖｍｄが決まる。節点ｇｄの電位Ｖｇｄは、実施例１に記載の（２）式で求められる。
【０１２０】
第１段階において、スイッチ１１０５、スイッチ１２０５、スイッチ１１０６、スイッチ１２０６、スイッチ１１０９、スイッチ１２０９、スイッチ１１１０およびスイッチ１２１０を閉じている。よって、キャパシタ１１７３、キャパシタ１２７３、キャパシタ１１７４およびキャパシタ１２７４は、節点ｇｕの電位Ｖｇｕ、節点ｇｄの電位Ｖｇｄおよび固定電位ＶＫに応じた電荷が蓄えられる。
【０１２１】
より具体的には、キャパシタ１１７３およびキャパシタ１１７４は、節点ｇｕの電位Ｖｇｕと固定電位ＶＫとの電位差に応じた電荷が蓄えられる。キャパシタ１２７３およびキャパシタ１２７４は、節点ｇｄの電位Ｖｇｄと固定電位ＶＫとの電位差に応じた電荷が蓄えられる。
【０１２２】
次に、実際に出力を行う第２段階（フェーズ２）の前に第２’段階（フェーズ２’）を設ける。このフェーズ２’では、フェーズ１で閉じた、スイッチ１１０１、スイッチ１２０１、スイッチ１１０２、スイッチ１２０３、スイッチ１１０５、スイッチ１２０５、スイッチ１１０６、スイッチ１２０６、スイッチ１１０９、スイッチ１２０９、スイッチ１１１０およびスイッチ１２１０を開き、スイッチ１１０３、スイッチ１２０２、スイッチ１１０７、スイッチ１２０７、スイッチ１１０８、スイッチ１２０８、スイッチ１１１１およびスイッチ１２１１を閉じる。すると節点ｍｕおよび節点ｍｄに増幅された電位が現れ、それらの電位があらわれた後に第２段階（フェーズ２）に入る。
【０１２３】
フェーズ２では、更にスイッチ１１０４およびスイッチ１２０４を閉じ、出力節点ｏｕと節点ｍｕとを接続し、出力節点ｏｄと節点ｍｄと接続する。これにより、出力節点ｏｕから正相出力信号ＶＯＵＴ＋が出力され、出力節点ｏｄから逆相出力信号ＶＯＵＴ−が出力される。
【０１２４】
ここで，各キャパシタの容量値を、ＣＡｕ＝ＣＡｄ＝ＣＡ、ＣＢｕ＝ＣＢｄ＝ＣＢ、ＣＣｕ＝ＣＣｄ＝ＣＣ、ＣＤｕ＝ＣＤｄ＝ＣＤとすると、全差動増幅器６の増幅率は、２×ＣＡ÷ＣＢとなる。
【０１２５】
また全差動増幅器６において、ＣＢ×（ＣＣ＋ＣＤ）＝ＣＣ×ＣＤを満足する必要がある。特にこれを満たす値として、ＣＢ：ＣＣ：ＣＤ＝１：２：２がある。以下の記載において、ＣＢ、ＣＣ、ＣＤの関係について詳細に説明する。
【０１２６】
図６は、本実施例２における出力電位の模式図である。正相回路の出力電位Ｖｍｕは、電位Ｖｇｕを基準点として現れている。同様に、逆相回路の出力電位Ｖｍｄは、電位Ｖｇｄを基準点として現れている。
【０１２７】
ここで電位ＶｍｕにＶｇｄ×２＋Ｖｇｕ＋Ｖαを，ＶｍｄにＶｇｕ×２＋Ｖｇｄ＋Ｖαを加算したものを出力できれば，正相出力信号ＶＯＵＴ＋および逆相出力信号ＶＯＵＴ−それぞれにおいて、基準点がＶｇｕ×２＋Ｖｇｄ×２＋Ｖαに揃う。この点について以下に説明する。
【０１２８】
図５の全差動増幅器６の正相回路７について、フェーズ１では、キャパシタ１１７３は、正相回路７の節点ｇｕと、ある固定電位ＶＫが印加されている節点Ｋとの間に接続されている。同様に、キャパシタ１１７４は、正相回路７の節点ｇｕと、ある固定電位ＶＫが印加されている節点Ｋとの間に接続されている。
【０１２９】
また、キャパシタ１２７３は、逆相回路８の節点ｇｄと、ある固定電位ＶＫが印加されている節点Ｋとの間に接続されている。さらに、キャパシタ１２７４は、逆相回路８の節点ｇｄと、ある固定電位ＶＫが印加されている節点Ｋとの間に接続されている。
【０１３０】
フェーズ２’およびフェーズ２では、キャパシタ１１７３とキャパシタ１１７４とは、節点Ｋから切り離し、キャパシタ１１７３の他端とキャパシタ１１７４の一端とをスイッチ１１０８により接続する。
【０１３１】
同様に、キャパシタ１２７３とキャパシタ１２７４とは、節点Ｋから切り離し、キャパシタ１２７３の他端とキャパシタ１２７４の一端とをスイッチ１２０８により接続する。
【０１３２】
また、キャパシタ１１７４の他端の接続先を、ある固定電位ＶＫが印加されている節点Ｋから節点ｇｄに変更し、キャパシタ１１７３の一端の接続先を、節点ｇｕから他の固定電位ＶＪが印加されている節点Ｊに変更する。
【０１３３】
さらに、キャパシタ１２７４の他端の接続先を、ある固定電位ＶＫが印加されている節点Ｋから節点ｇｕに変更し、キャパシタ１２７３の一端の接続先を、節点ｇｄから他の固定電位ＶＪが印加されている節点Ｊに変更する。
【０１３４】
すると節点ｇｄおよび節点ｇｕそれぞれにおいて電荷が保存されるので，ｎ型トランジスタ１１９０のゲート容量およびｎ型トランジスタ１２９０のゲート容量を無視すると、以下に示す（９）式および（１０）式が成立する。
【０１３５】
（９）式の左辺は、フェーズ１の時の節点ｇｕにおける電荷であり、（９）式の右辺は、フェーズ２’の時の節点ｇｕにおける電荷である。また、（１０）式の左辺は、フェーズ１の時の節点ｇｄにおける電荷であり、（１０）式の右辺は、フェーズ２’の時の節点ｇｄにおける電荷である。
ＣＡ×（Ｖｇｕ−ＶＩＮ＋）
＋ＣＤ×（ＶＫ−Ｖｇｄ）
＝ＣＡ×（Ｖｇｕ−ＶＩＮ−）
＋ＣＢ×（Ｖｇｕ−Ｖｍｕ）
＋ＣＣ×ＣＤ÷（ＣＣ＋ＣＤ）×（Ｖｇｕ−ＶＪ）
−ＣＤ÷（ＣＣ＋ＣＤ）×｛ＣＣ×（ＶＫ−Ｖｇｄ）＋ＣＤ×（Ｖｇｄ−ＶＫ）｝  （９）
ＣＡ×（Ｖｇｄ−ＶＩＮ−）
＋ＣＤ×（ＶＫ−Ｖｇｕ）
＝ＣＡ×（Ｖｇｄ−ＶＩＮ＋）
＋ＣＢ×（Ｖｇｄ−Ｖｍｄ）
＋ＣＣ×ＣＤ÷（ＣＣ＋ＣＤ）×（Ｖｇｄ−ＶＪ）
−ＣＤ÷（ＣＣ＋ＣＤ）×｛ＣＣ×（ＶＫ−Ｖｇｕ）＋ＣＤ×（Ｖｇｕ−ＶＫ）｝  （１０）
（９）式より以下に示す（１１）式が成立する。
Ｖｍｕ＝ＣＡ÷ＣＢ×（ＶＩＮ＋−ＶＩＮ−）＋Ｖｇｕ
＋ＣＣ×ＣＤ÷｛ＣＢ×（ＣＣ＋ＣＤ）｝×Ｖｇｕ
＋２×ＣＣ×ＣＤ÷｛ＣＢ×（ＣＣ＋ＣＤ）｝×Ｖｇｄ
−２×ＣＣ×ＣＤ÷｛ＣＢ×（ＣＣ＋ＣＤ）｝×ＶＫ
−ＣＣ×ＣＤ÷｛ＣＢ×（ＣＣ＋ＣＤ）｝×ＶＪ    （１１）
ここでＶＪおよびＶＫが固定電位であることも考慮して、ＣＣ×ＣＤ＝ＣＢ×（ＣＣ＋ＣＤ）となるように、ＣＢの容量値、ＣＣの容量値およびＣＤの容量値を選択すれば、出力電位Ｖｍｕの基準点が、Ｖｇｕ×２＋Ｖｇｄ×２＋Ｖαに揃うことが分かる。そして、ＣＣ×ＣＤ＝ＣＢ×（ＣＣ＋ＣＤ）の時、Ｖα＝−ＶＪ−２×ＶＫとなる。
【０１３６】
（１０）式より以下に示す（１２）式が成立する。
Ｖｍｄ＝ＣＡ÷ＣＢ×（ＶＩＮ−−ＶＩＮ＋）＋Ｖｇｄ
＋ＣＣ×ＣＤ÷｛ＣＢ×（ＣＣ＋ＣＤ）｝×Ｖｇｄ
＋２×ＣＣ×ＣＤ÷｛ＣＢ×（ＣＣ＋ＣＤ）｝×Ｖｇｕ
−２×ＣＣ×ＣＤ÷｛ＣＢ×（ＣＣ＋ＣＤ）｝×ＶＫ
−ＣＣ×ＣＤ÷｛ＣＢ×（ＣＣ＋ＣＤ）｝×ＶＪ    （１２）
（１１）式の場合と同様に、ＶＪおよびＶＫが固定電位であることも考慮して、ＣＣ×ＣＤ＝ＣＢ×（ＣＣ＋ＣＤ）となるように、ＣＢの容量値、ＣＣの容量値およびＣＤの容量値を選択すれば、出力電位Ｖｍｄの基準点が、Ｖｇｕ×２＋Ｖｇｄ×２＋Ｖαに揃うことが分かる。そして、ＣＣ×ＣＤ＝ＣＢ×（ＣＣ＋ＣＤ）の時、Ｖα＝−ＶＪ−２×ＶＫとなる。
【０１３７】
従って、正相回路６および逆相回路７において、正相出力信号ＶＯＵＴ＋および逆相出力信号ＶＯＵＴ−の基準電位がＶｇｕ×２＋Ｖｇｄ×２＋Ｖαに揃う。
【０１３８】
全差動増幅器６全体としての増幅率は、実施例１の全差動増幅器１と同様に、正相回路７側でＣＡ÷ＣＢ倍、逆相回路８側でＣＡ÷ＣＢ倍であるので、合計で２×ＣＡ÷ＣＢ倍となる。
【０１３９】
電荷注入（Charge Injection）を考慮すると、フェーズ１からフェーズ２’に移行する時は、以下に示す手順で各スイッチの開閉を行うと良い。
【０１４０】
まずスイッチ１１０２、スイッチ１２０３、スイッチ１１０６、スイッチ１２０６、スイッチ１１１０およびスイッチ１２１０を開く。次にスイッチ１１０５、スイッチ１２０５、スイッチ１１０９およびスイッチ１２０９を開く。次にスイッチ１１０１およびスイッチ１２０１を開く。そしてスイッチ１１０３、スイッチ１２０２、スイッチ１１０７、スイッチ１２０７、スイッチ１１０８、スイッチ１２０８、スイッチ１１１１およびスイッチ１２１１を閉じれば良い。
【０１４１】
ここで、本実施例２の全差動増幅器６では、フェーズ１においてｎ型トランジスタ１１９０のゲートにキャパシタ１１７１を介して正相入力信号ＶＩＮ＋を入力し、ｎ型トランジスタ１２９０のゲートにキャパシタ１２７１を介して逆相入力信号ＶＩＮ−を入力する。また、フェーズ２’においてｎ型トランジスタ１１９０のゲートにキャパシタ１１７１を介して逆相入力信号ＶＩＮ−を入力し、ｎ型トランジスタ１２９０のゲートにキャパシタ１２７１を介して正相入力信号ＶＩＮ＋を入力する。全差動増幅器６と同様に、ｐ型トランジスタのゲートにキャパシタを介して、正相入力信号および逆相入力信号を入力する全差動増幅器にも、本実施例に示す手法が適用できることは、明らかである。
【０１４２】
以上のように、本実施形態に係る全差動増幅器１，６は、正相出力信号ＶＯＵＴ＋の基準電位と逆相出力信号ＶＯＵＴ−の基準電位とを揃えることが出来る。よって、ＴＦＴディスプレイに必要なアナログ信号が、そのＴＦＴ上（ガラス基板上）で生成可能となり、製作工程数の減少による費用低減、および別チップ回路との接続で形成される容量への充放電が無くなることによる消費電力低減が達成される。
【産業上の利用可能性】
【０１４３】
本発明の全差動増幅器は、正相出力信号の基準電位と逆相出力信号の基準電位とを揃えることが出来るので、ＴＦＴディスプレイのＤ／Ａコンバータ等のアナログ回路に好適に用いることが出来る。
【図面の簡単な説明】
【０１４４】
【図１】本発明の実施例に係る全差動増幅器の回路図である。
【図２】（ａ）は、図１の正相回路に接続されているキャパシタを取り除いた正相回路の、フェーズ１における回路図であり、（ｂ）は、図１の正相回路に接続されているキャパシタを取り除いた正相回路の、フェーズ２’とフェーズ２とにおける回路図である。
【図３】逆相回路と、正相回路とを単に並べた回路の回路図である。
【図４】本発明の実施例における出力電位の模式図である。
【図５】本発明の他の実施例に係る全差動増幅器の回路図である。
【図６】本発明の他の実施例における出力電位の模式図である。
【図７】（ａ）は従来のアナログ回路アーキテクチャーによる全差動増幅器の一例を示す回路図であり、（ｂ）は全差動増幅器の入力を示す波形図であり、（ｃ）はしきい値や移動度が揃っている場合の全差動増幅器の出力を示す波形図であり、（ｄ）および（ｅ）はしきい値や移動度が揃っていない場合の全差動増幅器の出力を示す波形図である。
【図８】入力信号を異なる時刻に増幅する従来の全差動増幅器の回路図である。
【符号の説明】
【０１４５】
１、６  全差動増幅器
２、７  正相回路（正相信号出力手段）
４  フェーズ１における正相回路
３、８  逆相回路（逆相信号出力手段）
５  フェーズ２’とフェーズ２とにおける正相回路
１０  制御回路（制御手段、基準電位一致手段）
１２  正相回路
１３  逆相回路
１１０１  スイッチ（第２１スイッチ手段，基準電位一致手段）
１１０２  スイッチ（第１スイッチ手段、基準電位一致手段）
１１０３  スイッチ（第３スイッチ手段、基準電位一致手段）
１１０４  スイッチ（第１１スイッチ手段）
１１０５  スイッチ（第５スイッチ手段、基準電位一致手段）
１１０６  スイッチ（第９スイッチ手段、基準電位一致手段）
１１０７  スイッチ（第６スイッチ手段、基準電位一致手段）
１１０８  スイッチ（第１４スイッチ手段、基準電位一致手段）
１１０９  スイッチ（第１３スイッチ手段、基準電位一致手段）
１１１０  スイッチ（第１５スイッチ手段、基準電位一致手段）
１１１１  スイッチ（第１６スイッチ手段、基準電位一致手段）
１２０１  スイッチ（第２２スイッチ手段，基準電位一致手段）
１２０２  スイッチ（第２スイッチ手段、基準電位一致手段）
１２０３  スイッチ（第４スイッチ手段、基準電位一致手段）
１２０４  スイッチ（第１２スイッチ手段）
１２０５  スイッチ（第７スイッチ手段、基準電位一致手段）
１２０６  スイッチ（第１０スイッチ手段、基準電位一致手段）
１２０７  スイッチ（第８スイッチ手段、基準電位一致手段）
１２０８  スイッチ（第１８スイッチ手段、基準電位一致手段）
１２０９  スイッチ（第１７スイッチ手段、基準電位一致手段）
１２１０  スイッチ（第１９スイッチ手段、基準電位一致手段）
１２１１  スイッチ（第２０スイッチ手段、基準電位一致手段）
１１７１  キャパシタ（第１容量、基準電位一致手段）
１１７２  キャパシタ（第１フィードバック容量，基準電位一致手段）
１１７３  キャパシタ（第３容量、基準電位一致手段）
１１７４  キャパシタ（第５容量、基準電位一致手段）
１２７１  キャパシタ（第２容量、基準電位一致手段）
１２７２  キャパシタ（第２フィードバック容量，基準電位一致手段）
１２７３  キャパシタ（第４容量、基準電位一致手段）
１２７４  キャパシタ（第６容量、基準電位一致手段）
１１９０  ｎ型トランジスタ（正相信号出力トランジスタ）
１１９１、１２９１  ｐ型トランジスタ
１２９０  ｎ型トランジスタ（逆相信号出力トランジスタ）
ＣＡ  容量値
ＣＢ  容量値（第１容量値）
ＣＣ  容量値（第２容量値）
ＣＤ  容量値（第３容量値）
ＣＯＸ  単位面積当りの容量
ＬＮ１、ＬＮ２、ＬＰ１、ＬＰ２  チャネル長さ
ＶＤＤ  電源電圧
ＶＢＩＡＳ  バイアス電圧
ＶＩＮ＋  正相入力信号
ＶＩＮ−  逆相入力信号
ＶＯＵＴ＋  正相出力信号
ＶＯＵＴ−  逆相出力信号
Ｖｇｄ、Ｖｇｕ  電位
ＶＪ  固定電位（第１固定電位）
ＶＫ  固定電位（第２固定電位）
Ｖｍｄ、Ｖｍｕ  出力電位
ＶｔｈＮ１、ＶｔｈＮ２、ＶｔｈＰ１、ＶｔｈＰ２  しきい値  
Ｖα  調整電位
ＷＮ１、ＷＮ２、ＷＰ１、ＷＰ２  チャネル幅
ｇｕ  節点（第１節点）
ｇｄ  節点（第２節点）
Ｊ、Ｋ、ｍｄ、ｍｕ  節点
ｏｕ  出力節点（第１出力節点）
ｏｄ  出力節点（第２出力節点）
μＮ１、μＮ２、μＰ１、μＰ２  移動度
【図１】
2010124432.tif 000003
【図２】
2010124432.tif 000004
【図３】
2010124432.tif 000005
【図４】
2010124432.tif 000006
【図５】
2010124432.tif 000007
【図６】
2010124432.tif 000008
【図７】
2010124432.tif 000009
【図８】
2010124432.tif 000010