(57)【要約】【課題】金属酸化物半導体層を薄膜トランジスターのチャネル領域として使用した場合でも薄膜トランジスターのオン／オフ比の低下やオン電流のばらつきが発生しない半導体装置の製造方法、半導体装置、該半導体装置を備えた電気光学装置、および該電気光学装置を備えた電子機器を提供すること。【解決手段】薄膜トランジスター１ｃのチャネル領域７ｃを酸化物半導体層により構成するにあたって、高抵抗の酸化物半導体層からなる半導体層７ａを用いるため、プラズマの影響によって、半導体層７ａの抵抗値が低下する問題が発生しにくい。また、半導体層７ａに接するように易酸化性金属層５ａを形成しておき、加熱工程によって、半導体層７ａ（酸化物半導体層）から易酸化性金属層５ａに酸素を移動させるため、半導体層７ａの抵抗値を下げることができる。【選択図】図４
2010219094.tif 000002
【特許請求の範囲】
【請求項１】
薄膜トランジスターを基板上に有する半導体装置の製造方法であって、
前記薄膜トランジスターのチャネル領域を形成するための酸化物半導体層を形成する酸化物半導体層形成工程と、
該酸化物半導体層形成工程の前および後の少なくとも一方において、前記酸化物半導体層の上面および下面のうちの少なくとも一方の面側で前記チャネル領域に接するように、アルミニウム、タンタル、チタン、ジルコニウム、ハフニウム、およびニオブからなる群から選ばれた単体金属あるいはそれらの合金からなる易酸化性金属層を形成する易酸化性金属層形成工程と、
前記酸化物半導体層形成工程および前記易酸化性金属層形成工程を行なった後、熱処理を行なって前記酸化物半導体層から前記易酸化性金属層に酸素を移動させる加熱工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記酸化物半導体層は、インジウム−ガリウム−亜鉛酸化物層であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記易酸化性金属層の膜厚は、０．５〜２．０ｎｍであることを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記薄膜トランジスターはボトムゲート構造を備え、
前記薄膜トランジスターのゲート電極を形成するゲート電極形成工程と、
前記薄膜トランジスターのゲート絶縁層を形成するゲート絶縁層形成工程と、
前記易酸化性金属層形成工程と、
前記酸化物半導体層形成工程と、
前記加熱工程と、
を順に行なうことを特徴とする請求項１乃至３の何れか一項に記載の半導体装置の製造方法。
【請求項５】
前記酸化物半導体層の上層にエッチングストッパー用薄膜を形成した後、当該エッチングストッパー用薄膜を前記易酸化性金属層と同一形状にパターニングしてエッチングストッパー層を前記易酸化性金属層と平面的に重なる位置に形成し、
前記エッチングストッパー層上でソース電極とドレイン電極との分離を行なうことを特徴とする請求項１乃至４の何れか一項に記載の半導体装置の製造方法。
【請求項６】
請求項１乃至５の何れか一項に記載の製造方法により得られたことを特徴とする半導体装置。
【請求項７】
酸化物半導体層をチャネル領域に用いた薄膜トランジスターを基板上に有する半導体装置であって、
前記酸化物半導体層の上面および下面のうちの少なくとも一方の面側では、アルミニウム、タンタル、チタン、ジルコニウム、ハフニウム、およびニオブからなる群から選ばれた単体金属あるいはそれらの合金からなる易酸化性金属層の酸化物層が１．０〜４．０ｎｍの膜厚をもって前記チャネル領域に接していることを特徴とする半導体装置。
【請求項８】
前記酸化物半導体層は、インジウム−ガリウム−亜鉛酸化物層であることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記薄膜トランジスターはボトムゲート構造を備え、
前記基板上には、ゲート電極、ゲート絶縁膜、前記易酸化性金属層の酸化物層、および前記酸化物半導体層が順に積層されていることを特徴とする請求項６乃至８の何れか一項に記載の半導体装置。
【請求項１０】
前記酸化物半導体層の上層には、前記易酸化性金属層と同一形状をもって当該易酸化性金属層に平面的に重なるチャネルストッパー層を備え、
当該チャネルストッパー層の上層でソース電極とドレイン電極とが分離されていることを特徴とする請求項９に記載の半導体装置。
【請求項１１】
請求項６乃至１０の何れか一項に記載の半導体装置を備えた電気光学装置であって、
前記半導体装置は、前記薄膜トランジスターからなる画素トランジスターと、該画素トランジスターに電気的に接続する画素電極を備えた素子基板であることを特徴とする電気光学装置。
【請求項１２】
請求項１１に記載の電気光学装置を備えていることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスターを備えた半導体装置の製造方法、半導体装置、電気光学装置および電子機器に関するものである。
【背景技術】
【０００２】
基板上に薄膜トランジスターが形成された半導体装置としては、液晶装置や有機エレクトロルミネッセンス装置等の電気光学装置に用いる素子基板や、受光素子を用いた固体撮像装置に用いる素子基板を挙げることができ、かかる半導体装置（素子基板）では、薄膜トランジスターによって画素トランジスターが構成されている。また、薄膜トランジスターを利用した半導体装置としては電子ペーパーもある。
【０００３】
かかる半導体装置に用いる薄膜トランジスターとしては、アモルファスシリコン膜を例示することができるが、かかるアモルファスシリコン膜は抵抗値が高いため、薄膜トランジスターの動作速度が遅いなどの問題点がある。
【０００４】
そこで、近年は、インジウム（Ｉｎ）−ガリウム（Ｇａ）−亜鉛（Ｚｎ）酸化物層などの金属酸化物半導体層を薄膜トランジスターのチャネル領域として利用することが提案されている（特許文献１）。
【０００５】
かかる金属酸化物半導体層については、成膜時の酸素分圧によって抵抗値が１０2〜１０6Ωｃｍの範囲で変化することが報告されている（非特許文献１参照）。また、金属酸化物半導体層は、アルゴンプラズマなどに曝されると酸素欠陥が発生し、抵抗値が低下することが報告されている（非特許文献２参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−２３５８７１号公報
【非特許文献】
【０００７】
【非特許文献１】Applied Physics Letters 89、112123(2006)
【非特許文献２】Applied Physics Letters 93、203506(2008)
【発明の概要】
【発明が解決しようとする課題】
【０００８】
このように、金属酸化物半導体層は、酸素含有量やプラズマによって抵抗値が低下するという問題点がある。これらの問題点のうち、前者についてはスパッタ時のターゲットや酸素分圧を制御することにより回避できるが、プラズマの影響を解消することは困難である。すなわち、薄膜トランジスターを形成する際に、金属酸化物半導体層を形成した以降、金属酸化物半導体層のドライエッチングによるパターニング、エッチングストッパー用の薄膜のプラズマＣＶＤ法による成膜、導電膜のスパッタ形成、ソース・ドレイン電極のドライエッチングによるパターニング形成などが必要であるが、かかる工程を行なうと、酸素欠陥が発生し、金属酸化物半導体層の抵抗値が低下してしまう。かかる抵抗値の低下は、ソース・ドレイン電極のコンタクト抵抗の低下に寄与するため問題ないが、チャネル領域の抵抗値の低下は薄膜トランジスターのオン／オフ比を低下させてしまうため、好ましくない。また、基板上では、位置によってプラズマの影響が相違する結果、基板上の位置によって金属酸化物半導体層の抵抗値がばらついてしまう。かかるばらつきは、薄膜トランジスターのオン電流をばらつかせてしまうため、好ましくない。
【０００９】
以上の問題点に鑑みて、本発明の課題は、金属酸化物半導体層を薄膜トランジスターのチャネル領域として使用した場合でも薄膜トランジスターのオン／オフ比の低下やオン電流のばらつきが発生しない半導体装置の製造方法、かかる製造方法で得られた半導体装置、該半導体装置を備えた電気光学装置、および該電気光学装置を備えた電子機器を提供することにある。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明は、薄膜トランジスターを基板上に有する半導体装置の製造方法であって、前記薄膜トランジスターのチャネル領域を形成するための酸化物半導体層を形成する酸化物半導体層形成工程と、該酸化物半導体層形成工程の前および後の少なくとも一方において、前記酸化物半導体層の上面および下面のうちの少なくとも一方の面側で前記チャネル領域に接するように、アルミニウム（Ａｌ）、タンタル（Ｔａ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、およびニオブ（Ｎｂ）からなる群から選ばれた単体金属あるいはそれらの合金からなる易酸化性金属層を形成する易酸化性金属層形成工程と、前記酸化物半導体層形成工程および前記易酸化性金属層形成工程を行なった後、熱処理を行なって前記酸化物半導体層から前記易酸化性金属層に酸素を移動させる加熱工程と、を有することを特徴とする。
【００１１】
本発明では、薄膜トランジスターのチャネル領域を酸化物半導体層により構成するにあたって、たとえば１０4〜１０10Ωｃｍの高抵抗の酸化物半導体層に接するように易酸化性金属層を形成しておき、加熱工程によって、酸化物半導体層から易酸化性金属層に酸素を移動させることでチャネル領域を１０1〜１０7Ωｃｍの抵抗値にする。このため、たとえば１０4Ωｃｍ未満の金属酸化物半導体層を形成した場合と違って、金属酸化物半導体層のドライエッチングによるパターニング、エッチングストッパー用の薄膜のプラズマＣＶＤ法による成膜、導電膜のスパッタ形成、ソース・ドレイン電極のドライエッチングによるパターニング形成などの際のプラズマの影響によって金属酸化物半導体層の抵抗値が低下することを防止することができる。従って、プラズマの影響に起因する薄膜トランジスターのオン／オフ比の低下を解消できる。また、本発明では、加熱工程を通して高抵抗の酸化物半導体層から不安定な酸素を易酸化性金属層に移動させる分、金属酸化物半導体層の抵抗値を下げる。それ故、オン／オフ比が高くてオン電流特性に優れた薄膜トランジスターを得ることができる。また、基板上において、位置によってプラズマの影響が相違する結果、基板上の位置によって金属酸化物半導体層の抵抗値がばらついた場合でも、かかるばらつきは、加熱処理による酸化物半導体層からの不安定な酸素の引き抜きによって解消することができる。さらに、易酸化性金属層の酸化物層であれば、ゲート絶縁膜と同様に機能するので、易酸化性金属層の酸化物層とチャネル領域とが接している場合でも、薄膜トランジスターが動作するのに支障がない。
【００１２】
本発明において、前記酸化物半導体層は、例えば、インジウム−ガリウム−亜鉛酸化物層である。かかる酸化物半導体層は、アモルファスシリコン層より１０倍程度、抵抗値が低いので、オン電流が大きな薄膜トランジスターを得ることができる。
【００１３】
本発明において、前記易酸化性金属層の膜厚は、例えば、０．５〜２．０ｎｍである。かかる方法で製造された本発明に係る半導体装置は以下の構成を有している。すなわち、本発明は、酸化物半導体層をチャネル領域に用いた薄膜トランジスターを基板上に有する半導体装置であって、前記酸化物半導体層の上面および下面のうちの少なくとも一方の面側では、アルミニウム、タンタル、チタン、ジルコニウム、ハフニウム、およびニオブからなる群から選ばれた単体金属あるいはそれらの合金からなる易酸化性金属層の酸化物層が１．０〜４．０ｎｍの膜厚をもって前記チャネル領域に接していることを特徴とする。かかる易酸化性金属層の膜厚であれば、加熱工程によって、略全体が酸化膜層になるので、ゲート絶縁膜と同様に機能する。それ故、薄膜トランジスターが動作するのに支障がない。
【００１４】
本発明に係る半導体装置の製造方法において、前記薄膜トランジスターがボトムゲート構造を備えている場合、前記薄膜トランジスターのゲート電極を形成するゲート電極形成工程と、前記薄膜トランジスターのゲート絶縁層を形成するゲート絶縁層形成工程と、前記易酸化性金属層形成工程と、前記酸化物半導体層形成工程と、前記加熱工程と、を順に行なう。ここでいう「順に行なう」とは、ゲート電極形成工程、ゲート絶縁層形成工程、易酸化性金属層形成工程、加熱工程をこの順に行なうのであれば、それらの工程の間に他の工程を行なってもよいことを意味する。
【００１５】
かかる方法で製造された本発明に係る半導体装置は、前記基板上に、ゲート電極、ゲート絶縁膜、前記易酸化性金属層の酸化物層、および前記酸化物半導体層が順に積層されている構成を有することになる。
【００１６】
本発明に係る半導体装置の製造方法においては、前記酸化物半導体層の上層にエッチングストッパー用薄膜を形成した後、当該エッチングストッパー用薄膜を前記易酸化性金属層と同一形状にパターニングしてエッチングストッパー層を前記易酸化性金属層と平面的に重なる位置に形成し、前記エッチングストッパー層上でソース電極とドレイン電極との分離を行なうことが好ましい。かかる方法によれば、エッチングストッパー層をパターニング形成するためのレジストマスクと、易酸化性金属層をパターニング形成するためのレジストマスクとが同一のマスクパターンであるので、レジストマスクを形成する際の露光マスクを共通化することができる。
【００１７】
かかる方法で製造された本発明に係る半導体装置は、前記酸化物半導体層の上層には前記易酸化性金属層の酸化物層と同一形状をもって当該易酸化性金属層の酸化物層と重なるチャネルストッパー層を備え、当該チャネルストッパー層の上層でソース電極とドレイン電極とが分離されている構成を有することになる。
【００１８】
本発明を適用した半導体装置は、液晶装置や有機エレクトロルミネッセンス装置等の電気光学装置の素子基板として用いることができる。かかる半導体装置（素子基板）は、前記薄膜トランジスターからなる画素トランジスターと、該画素トランジスターに電気的に接続する画素電極と、を備えた構成を有している。
【００１９】
本発明を適用した電気光学装置は、携帯電話機あるいはモバイルコンピューター等の電子機器において直視型の表示部等として用いられる。また、本発明を適用した半導体装置は電子ペーパー等として用いることもできる。
【図面の簡単な説明】
【００２０】
【図１】（ａ）、（ｂ）は各々、本発明を適用した液晶装置（電気光学装置）をその上に形成された各構成要素と共に対向基板の側から見た平面図、およびそのＨ−Ｈ′断面図である。
【図２】図１に示す液晶装置の素子基板の電気的な構成を示す説明図である。
【図３】（ａ）、（ｂ）は、本発明を適用した液晶装置の画素１つ分の平面図、およびＡ１−Ｂ１に相当する位置で液晶装置を切断したときの断面図である。
【図４】（ａ）、（ｂ）は各々、本発明を適用した液晶装置に用いた薄膜トランジスターの拡大断面図、および半導体層の下面に接する酸化物層の説明図である。
【図５】本発明を適用した液晶装置に用いた素子基板の製造方法を示す工程断面図である。
【図６】本発明を適用した液晶装置に用いた素子基板の製造方法を示す工程断面図である。
【図７】本発明を適用した液晶装置に用いた素子基板の製造方法を示す工程断面図である。
【図８】本発明を適用した液晶装置に用いた別の素子基板の説明図である。
【図９】本発明を適用した電気光学装置を搭載した電子機器の説明図である。
【発明を実施するための形態】
【００２１】
図面を参照して、本発明の実施の形態として、本発明を適用した半導体装置を液晶装置の素子基板として構成した例を説明する。なお、以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００２２】
（液晶装置の全体構成）
図１（ａ）、（ｂ）は各々、本発明を適用した液晶装置（電気光学装置）をその上に形成された各構成要素と共に対向基板の側から見た平面図、およびそのＨ−Ｈ′断面図である。図１（ａ）、（ｂ）において、本形態の液晶装置１は、ＴＮ（Twisted Nematic）モード、ＥＣＢ（Electrically Controlled Birefringence）モード、あるいはＶＡＮ（Vertical Aligned Nematic）モードの透過型のアクティブマトリクス型の液晶装置である。この液晶装置１では、シール材２２を介して素子基板１０（半導体装置）と対向基板２０とが貼り合わされ、その間に液晶１ｆが保持されている。素子基板１０において、シール材２２の外側に位置する端部領域には、データ線駆動用ＩＣ６０、および走査線駆動用ＩＣ３０がＣＯＧ（Chip On Glass）実装されているとともに、基板辺に沿って実装端子１２が形成されている。シール材２２は、素子基板１０と対向基板２０とをそれらの周辺で貼り合わせるための光硬化樹脂や熱硬化性樹脂などからなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材が配合されている。シール材２２には、その途切れ部分によって液晶注入口２５が形成され、液晶１ｆを注入した後、封止材２６により封止されている。
【００２３】
詳しくは後述するが、素子基板１０には薄膜トランジスター１ｃや画素電極２ａがマトリクス状に形成され、その表面に配向膜１９が形成されている。対向基板２０には、シール材２２の内側領域に遮光性材料からなる額縁２４（図１（ｂ）では図示を省略）が形成され、その内側が画像表示領域１ａになっている。対向基板２０には、図示を省略するが、各画素の縦横の境界領域と対向する領域にブラックマトリクス、あるいはブラックストライプなどと称せられる遮光膜が形成され、その上層側には、対向電極２８および配向膜２９が形成されている。図１（ｂ）では図示を省略するが、対向基板２０において、素子基板１０の各画素に対向する領域には、ＲＧＢのカラーフィルターがその保護膜とともに形成され、それにより、液晶装置１をモバイルコンピューター、携帯電話機、液晶テレビなどといった電子機器のカラー表示装置として用いることができる。
【００２４】
（素子基板１０の構成）
図２は、図１に示す液晶装置の素子基板１０の電気的な構成を示す説明図である。図２に示すように、素子基板１０には、画像表示領域１ａに相当する領域に複数のソース線６ａ（データ線）およびゲート線３ａ（走査線）が互いに交差する方向に形成され、これらの配線の交差部分に対応する位置に画素１ｂが構成されている。ゲート線３ａは走査線駆動用ＩＣ３０から延びており、ソース線６ａはデータ線駆動用ＩＣ６０から延びている。また、素子基板１０には、液晶１ｆの駆動を制御するための画素スイッチング用の薄膜トランジスター１ｃが各画素１ｂに形成され、薄膜トランジスター１ｃのソースにはソース線６ａが電気的に接続され、薄膜トランジスター１ｃのゲートにはゲート線３ａが電気的に接続されている。
【００２５】
さらに、素子基板１０には、ゲート線３ａと並行して容量線３ｂが形成されている。本形態では、薄膜トランジスター１ｃに対して、対向基板２０との間に構成された液晶容量１ｇが直列に接続されているとともに、液晶容量１ｇに対して並列に保持容量１ｈが接続されている。ここで、容量線３ｂは、走査線駆動用ＩＣ３０に接続されているが、定電位に保持されている。なお、保持容量１ｈは、前段のゲート線３ａとの間に構成される場合があり、この場合、容量線３ｂは省略できる。
【００２６】
このように構成した液晶装置１では、薄膜トランジスター１ｃを一定期間だけそのオン状態とすることにより、ソース線６ａから供給される画像信号を各画素１ｂの液晶容量１ｇに所定のタイミングで書き込む。液晶容量１ｇに書き込まれた所定レベルの画像信号は、液晶容量１ｇで一定期間保持されるとともに、保持容量１ｈは、液晶容量１ｇに保持された画像信号がリークするのを防止している。
【００２７】
（各画素の構成）
図３（ａ）、（ｂ）は、本発明を適用した液晶装置（電気光学装置）の画素１つ分の平面図、およびＡ１−Ｂ１に相当する位置で液晶装置を切断したときの断面図である。図３（ａ）では、画素電極を太くて長い点線で示し、ゲート線およびそれと同時形成された薄膜を細い実線で示し、ソース線およびそれと同時形成された薄膜を細い一点鎖線で示し、半導体層を細くて短い点線で示してある。コンタクトホールについては、ゲート線などと同様、細い実線で示してある。
【００２８】
図３（ａ）に示すように、素子基板１０では、ゲート線３ａとソース線６ａで囲まれた画素領域１ｅに画素１ｂを構成する以下の要素が構成されている。まず、画素領域１ｅには、ボトムゲート型の薄膜トランジスター１ｃの能動層を構成する半導体層７ａが形成されている。また、ゲート線３ａからの突出部分によってゲート電極が形成されている。半導体層７ａのうち、ソース側の端部には、ソース線６ａがソース電極として重なっており、ドレイン側の端部にはドレイン電極６ｂが重なっている。また、ゲート線３ａと並列して容量線３ｂが形成されている。
【００２９】
また、画素領域１ｅには、容量線３ｂからの突出部分を下電極３ｃとし、ドレイン電極６ｂからの延設部分を上電極６ｃとする保持容量１ｈが形成されている。また、上電極６ｃに対しては、コンタクトホール９ａを介して、膜厚が１００ｎｍ程度のＩＴＯ膜（Indium Tin Oxide）からなる画素電極２ａが電気的に接続されている。
【００３０】
このように構成した素子基板１０のＡ１−Ｂ１断面は、図３（ｂ）に示すように表される。まず、ガラス基板や石英基板からなる絶縁基板１１上には、導電膜からなるゲート線３ａ（ゲート電極）、および容量線３ｂ（保持容量１ｈの下電極３ｃ）が形成されている。ゲート線３ａおよび容量線３ｂは、例えば、膜厚が１５０ｎｍのネオジウム含有のアルミニウム合金膜の上層に膜厚が２０ｎｍのモリブデン膜を積層した２層構造になっている。
【００３１】
本形態において、ゲート線３ａの上層側にはゲート線３ａを覆うように、酸化シリコン、窒化シリコン、酸窒化シリコン、窒酸化シリコン、酸化ハフニウム、酸化ジルコニウム、酸化アルミニウム、酸化イットリウムなどからなるゲート絶縁層４が形成されている。本形態において、ゲート絶縁層４は酸窒化シリコンからなる。
【００３２】
ゲート絶縁層４の上層のうち、ゲート線３ａの突出部分（ゲート電極）と部分的に重なる領域には、薄膜トランジスター１ｃの能動層を構成する半導体層７ａが形成されている。半導体層７ａのうち、ソース領域の上層にはソース線６ａ（ドレイン電極）が積層され、ドレイン領域の上層にはドレイン電極６ｂが形成され、薄膜トランジスター１ｃが構成されている。また、ドレイン電極６ｂの延設部分によって上電極６ｃが形成されている。かかる上電極６ｃは、ゲート絶縁層４の一部からなる誘電体層４ｃを介して下電極３ｃに対向することにより、保持容量１ｈを構成している。ソース線６ａおよびドレイン電極６ｂ（上電極６ｃ）は、例えば、下層側から上層側に向けて、膜厚が５ｎｍのモリブデン膜、膜厚が１５００ｎｍのアルミニウム膜、および膜厚が５０ｎｍのモリブデン膜を積層した３層構造を備えている。
【００３３】
ソース線６ａ、ドレイン電極６ｂおよび上電極６ｃの上層側には、酸化シリコン膜などからなる層間絶縁膜９が形成されており、層間絶縁層９の上層には画素電極２ａが形成されている。画素電極２ａは、層間絶縁膜９に形成されたコンタクトホール９ａを介して上電極６ｃに電気的に接続し、上電極６ｃおよびドレイン電極６ｂを介して薄膜トランジスター１ｃのドレイン領域に電気的に接続している。画素電極２ａの表面には配向膜１９が形成されている。
【００３４】
このように構成された素子基板１０に対向するように対向基板２０が配置され、素子基板１０と対向基板２０との間には液晶１ｆが保持されている。対向基板２０には、各色のカラーフィルター２７、対向電極２８および配向膜２９が形成されており、画素電極２ａと対向電極２８との間に液晶容量１ｇ（図２参照）が構成される。なお、対向基板２０の側にはブラックマトリクスや保護膜などが形成される場合があるが、それらの図示を省略する。なお、液晶装置１００が反射型であれば、画素電極２ａとして光反射性金属により形成すればよい。
【００３５】
（半導体層７ａおよびその周辺の構成）
図４（ａ）、（ｂ）は各々、本発明を適用した液晶装置（電気光学装置）に用いた薄膜トランジスター１ｃの拡大断面図、および半導体層７ａの下面に接する酸化物層の説明図である。
【００３６】
図３（ａ）、（ｂ）および図４（ａ）において、本形態では、薄膜トランジスター１ｃの能動層を構成する半導体層７ａは酸化物半導体層からなり、かかる酸化物半導体層として、アモルファスのインジウム−ガリウム−亜鉛酸化物（ＩＧＺＯ層）が用いられている。
【００３７】
また、本形態では、半導体層７ａの下面とゲート絶縁層４との間には、アルミニウム、タンタル、チタン、ジルコニウム、ハフニウム、ニオブなどの単体金属あるいはそれらの合金からなる易酸化性金属層の酸化物層５ｃが形成されており、かかる酸化物層５ｃは、ゲート絶縁層４の一部として機能する。本形態において、酸化物層５ｃは、例えば、チタンの酸化物からなり、半導体層７ａのうち、チャネル領域７ｃに相当する部分のみに接している。
【００３８】
酸化物層５ｃの詳細な機能などについては後述するが、酸化物層５ｃは、図５（ｂ）に示すように、半導体層７ａの下面に形成したアルミニウム、タンタル、チタン、ジルコニウム、ハフニウム、ニオブなどの単体金属あるいはそれらの合金からなる易酸化性金属層５ａを酸化してなる層であり、かかる酸化は、加熱工程によって、半導体層７ａ（酸化物半導体層）から酸素を易酸化性金属層５ａに移動させることにより行なう。すなわち、アルミニウム、タンタル、チタン、ジルコニウム、ハフニウム、ニオブはいずれも、いわゆる弁金属であり、酸素との親和性が高いため、半導体層７ａ（酸化物半導体層）と接する状態で加熱処理を行なうと、半導体層７ａ（酸化物半導体層）から余分な酸素を引き抜くゲッター層として機能する。また、易酸化性金属層５ａは、膜厚が０．５〜２．０ｎｍ程度と薄いため、加熱した際、その全体が１．０〜４．０ｎｍ程度の膜厚をもった酸化物層５ｃとなる。なお、易酸化性金属層５ａは、厚さ方向の全体が酸化されなくても、半導体層７ａ（酸化物半導体層）と接する部分が酸化されれば、薄膜トランジスター１ｃの動作に支障はない。
【００３９】
また、本形態では、半導体層７ａの上にはエッチングストッパー層８ａが形成されており、エッチングストッパー層８ａの上でソース電極（ソース線６ａ）とドレイン電極６ｂとが分離されている。ここで、エッチングストッパー層８ａは、酸化物層５ｃと同一形状をもって酸化物層５ｃと平面的に重なっている。エッチングストッパー層８ａは、シリコン酸化膜や、アルミニウム、タンタル、チタン、ジルコニウム、ハフニウム、ニオブなどの単体金属あるいはそれらの合金からなる易酸化性金属層の上層にシリコン酸化膜などを積層した構造でもよく、後者の場合でも、半導体層７ａ（酸化物半導体層）と接する状態で加熱工程を行なった際、易酸化性金属層は酸化物に変化する。
【００４０】
（液晶装置１の製造方法）
図５〜図７は、本形態の液晶装置１に用いた素子基板１０の製造方法を示す工程断面図である。なお、素子基板１０を製造するには、素子基板１０を多数取りできる大型基板の状態で以下の工程が行われるが、以下の説明では、大型基板についても素子基板１０として説明する。
【００４１】
まず、図５（ａ）に示すゲート電極形成工程において、絶縁基板１１の表面に金属膜（膜厚が１５０ｎｍのアルミニウム合金膜と、膜厚が２０ｎｍのモリブデン膜との積層膜）を形成した後、フォトリソグラフィ技術を用いて金属膜をパターニングし、ゲート線３ａ（ゲート電極）、および容量線３ｂ（下電極３ｃ）を同時形成する。
【００４２】
次に、図５（ｂ）に示すゲート絶縁層形成工程において、プラズマＣＶＤ法により、例えば膜厚が約３００ｎｍ程度の酸窒化シリコン膜からなるゲート絶縁層４を形成する。かかるゲート絶縁層４のうち、下電極３ｃ上に形成された部分は誘電体層４ｃとして利用される。
【００４３】
次に、図５（ｃ）に示す易酸化性金属層形成工程では、スパッタ法や蒸着法などによって、ゲート絶縁層４の上にアルミニウム、タンタル、チタン、ジルコニウム、ハフニウム、ニオブなどの単体金属あるいはそれらの合金からなる易酸化性金属層５を形成する。かかる易酸化性金属層５の膜厚は、０．５〜２．０ｎｍである。
【００４４】
次に、易酸化性金属層パターニング工程では、フォトリソグラフィ技術により、易酸化性金属層５の上にレジストマスク９１を形成した後、易酸化性金属層５をエッチングする。かかるエッチングは、ウエットエッチングおよびドライエッチングのいずれであってもよい。そして、アッシング工程により、レジストマスク９１を除去する。その結果、図５（ｄ）に示すように、易酸化性金属層５において、ゲート線３ａのうち、ゲート電極を構成する部分に対して平面的に重なる部分に易酸化性金属層５ａが残る。
【００４５】
次に、図５（ｅ）に示す酸化物半導体層形成工程では、アルゴンガスを用いたスパッタ法などによって、ゲート絶縁層４および易酸化性金属層５ａの上に酸化物半導体層７を形成する。本形態では、酸化物半導体層７として、アモルファスのインジウム−ガリウム−亜鉛酸化物層を形成し、かかる酸化物半導体層７の金属組成比は、例えばＩｎ：Ｇａ：Ｚｎ＝１．００：０．９４：０．６５である。かかるスパッタ工程では、ターゲットとしてインジウム−ガリウム−亜鉛の焼結体を用い、その際の酸素分圧を調整する。例えば、スパッタ成膜に用いる焼結体として、金属組成比がＩｎ：Ｇａ：Ｚｎ＝１：１：１の焼結体を用い、スパッタガスにおける酸素分圧を調節して酸化物半導体層７の抵抗率を制御して、酸化物半導体層７として、抵抗率が１０4〜１０10Ωｃｍのインジウム−ガリウム−亜鉛酸化物層を形成する。かかるインジウム−ガリウム−亜鉛酸化物層の膜厚は、例えば２０〜５０ｎｍ程度である。
【００４６】
次に、酸化物半導体層パターニング工程では、フォトリソグラフィ技術により、酸化物半導体層７の上にレジストマスク９２を形成した後、酸化物半導体層７をドライエッチングする。そして、アッシング工程により、レジストマスク９２を除去する。その結果、図５（ｆ）に示すように、ゲート線３ａのうち、ゲート電極を構成する部分に対して平面的に重なる部分に半導体層７ａが残る。
【００４７】
次に、図６（ａ）、（ｂ）に示すエッチングストッパー層形成工程では、まず、図６（ａ）に示すように、プラズマＣＶＤ法などにより、酸化シリコン膜などからなるエッチングストッパー用薄膜８を形成する。次に、エッチングストッパー用薄膜パターニング工程では、フォトリソグラフィ技術により、エッチングストッパー用薄膜８の上にレジストマスク９３を形成した後、エッチングストッパー用薄膜８をエッチングする。そして、アッシング工程により、レジストマスク９３を除去する。その結果、図６（ｂ）に示すように、半導体層７ａの上には、半導体層７ａのチャネル領域７ｃに重なるようにエッチングストッパー層８ａが残る。
【００４８】
ここで、図６（ａ）に示すエッチングストッパー用薄膜パターニングのレジストマスク９３と、図５（ｃ）に示す易酸化性金属膜パターニングのレジストマスク９１とは同一のパターンである。従って、エッチングストッパー層８ａは、易酸化性金属層５ａと同一形状をもって易酸化性金属膜５ａと平面的に重なっている。また、図６（ａ）に示すエッチングストッパー用薄膜パターニングのレジストマスク９３と、図５（ｃ）に示す易酸化性金属膜パターニングのレジストマスク９１とを形成する際、共通の露光マスクを用いるので、露光マスク費用を低減することができる。
【００４９】
次に、図６（ｃ）、（ｄ）に示すソース・ドレイン電極形成工程では、まず、図６（ｃ）に示すように、アルゴンを用いたスパッタ法などにより、導電膜６（膜厚が５ｎｍのモリブデン膜、膜厚が１５００ｎｍのアルミニウム膜、および膜厚が５０ｎｍのモリブデン膜の積層膜）を形成する。次に、導電膜パターニング工程では、フォトリソグラフィ技術により、導電膜６の上にレジストマスク９４を形成した後、導電膜６をエッチングする。かかるエッチングでは、ウエットエッチングおよびドライエッチングのいずれでもよいが、本形態ではドライエッチングを行なう。そして、アッシング工程により、レジストマスク９４を除去する。その結果、図６（ｄ）に示すように、半導体層７ａの上には、ソース電極（ソース線６ａ）おおよびドレイン電極６ｂが残る。このようにして、ボトムゲート型の画素スイッチング用の薄膜トランジスター１ｃが形成される。また、ドレイン電極６ｂの延在部分からなる上電極６ｃは、誘電体層４ｃを介して下電極３ｃに対向し、保持容量１ｈが形成される。
【００５０】
次に、図６（ｅ）に示す加熱工程において、炉内でのアニール処理や、ＵＶランプ、赤外線ランプ、近赤外線ランプ、遠赤外線ランプ、可視光レーザー等を用いたアニール処理によって、素子基板１０を加熱する。その結果、図５（ｂ）を参照して説明したように、半導体層７ａ（酸化物半導体層）中の不安点な酸素は、易酸化性金属層５ａに移動する。このため、易酸化性金属層５ａは酸化物層５ｃに変化する。このため、半導体層７ａにおいて酸化物層５ｃと接する部分の抵抗率（チャネル領域７ｃの抵抗率）は１０1〜１０7Ωｃｍまで低下し、成膜時の１／１０００倍の抵抗率となる。本形態では、易酸化性金属層５ａの膜厚が０．５〜２．０ｎｍ程度であるため、酸化物層５ｃの膜厚は１．０〜４．０ｎｍ程度となる。かかる加熱工程において、加熱温度に関しては制約がないが、加熱温度が５００°以下であれば、半導体層７ａを構成するインジウム−ガリウム−亜鉛酸化物層はアモルファスのままである。なお、熱工程による加熱によって、半導体層７ａを構成するインジウム−ガリウム−亜鉛酸化物層が多結晶化した場合でも、本発明を適用することができる。
【００５１】
次に、図７（ａ）、（ｂ）に示す層間絶縁膜形成工程では、まず、図７（ａ）に示すように、プラズマＣＶＤ法などにより、シリコン酸化膜などからなる厚い層間絶縁膜９を形成した後、必要に応じて、層間絶縁膜９の表面を研磨して平坦化する。次に、フォトリソグラフィ技術により、層間絶縁膜９の上にレジストマスク９５を形成した後、層間絶縁膜９をエッチングする。そして、レジストマスク９５を除去する。その結果、図７（ｂ）に示すように、層間絶縁膜９にコンタクトホール９ａが形成される。
【００５２】
次に、図７（ｃ）、（ｄ）に示す画素電極形成工程では、まず、スパッタ法により、膜厚が１００ｎｍのＩＴＯ膜２を形成する。次に、フォトリソグラフィ技術により、ＩＴＯ膜２の上にレジストマスク９６を形成した後、ＩＴＯ膜２をエッチングする。そして、レジストマスク９６を除去する。その結果、図７（ｄ）に示すように、画素電極２ａが形成される。続いて、図３（ｂ）に示す配向膜１９を形成するためのポリイミド膜を形成した後、ラビング処理を施す。
【００５３】
このようにして各種配線や薄膜トランジスター１ｃを形成した素子基板１０については、別途形成した対向基板２０とシール材２２で貼り合わせた後、所定のサイズに切断する。それにより、液晶注入口２５が開口するので、液晶注入口２５から素子基板１０と対向基板２０との間に液晶１ｆを注入した後、液晶注入口２５を封止材２６により封止する。
【００５４】
（本形態の主な効果）
以上説明したように、本形態では、薄膜トランジスター１ｃのチャネル領域７ｃを酸化物半導体層により構成するにあたって、図５（ｂ）を参照して説明したように、高抵抗の酸化物半導体層７からなる半導体層７ａを形成する。このため、酸化物半導体層７を形成した以降、酸化物半導体層７のドライエッチングによるパターニング、エッチングストッパー用薄膜８のプラズマＣＶＤ法による成膜、ソース・ドレイン電極のドライエッチングによるパターニング形成などの際のプラズマの影響を受けても、半導体層７ａの抵抗値が低下しにくい。それ故、薄膜トランジスター１ｃのオン／オフ比が低下しない。また、高抵抗の酸化物半導体層７（半導体層７ａ）に接するように易酸化性金属層５ａを形成しておき、図６（ｅ）に示す加熱工程によって、半導体層７ａ（酸化物半導体層）から易酸化性金属層５ａに酸素を移動させることにより、半導体層７ａの抵抗値を下げる。このため、オン電流が高い薄膜トランジスター１ｃを得ることができる。
【００５５】
また、素子基板１０上において、位置によってプラズマの影響が相違する結果、素子基板１０上の位置によって半導体層７ａの抵抗値がばらついた場合でも、かかるばらつきは、加熱処理による半導体層７ａからの不安定な酸素の引き抜きによって解消することができる。
【００５６】
さらに、易酸化性金属層５ａの酸化物層５ｃであれば、ゲート絶縁膜４と同様に機能するので、易酸化性金属層５ａの酸化物層５ｃとチャネル領域７ｃとが接している場合でも、薄膜トランジスター１ｃが動作するのに支障がない。
【００５７】
［エッチングストッパー層８ａに関する別の実施の形態］
図５〜図８を参照して説明した製造方法では、酸化シリコン膜によってエッチングストッパー層８ａを形成したが、アルミニウム、タンタル、チタン、ジルコニウム、ハフニウム、ニオブなどの単体金属あるいはそれらの合金からなる易酸化性金属層の上層にシリコン酸化膜などを積層したものをエッチングストッパー層８ａとして用いてもよい。かかる場合でも、図６（ｅ）に示す加熱工程を行なった際、易酸化性金属層が酸化物に変化するので、ソース電極（ソース線６ａ）とドレイン電極６ｂとが短絡することがない。
【００５８】
また、図８（ａ）に示すように、エッチングストッパー層８ａを設けずに、ドライエッチンにより導電膜６をパターニングして、図８（ｂ）に示すように、ソース電極（ソース線６ａ）とドレイン電極６ｂとを形成してもよい。この場合、導電膜６をドライエッチングする際のプラズマが直接、半導体層７ａに照射されることになる。それでも、本形態では、図６（ｅ）に示す加熱工程によって、高抵抗の半導体層７ａ（酸化物半導体層）から易酸化性金属層５ａに酸素を移動させるため、半導体層７ａの抵抗値の低下やばらつきを解消することができる。
【００５９】
［その他の実施の形態］
上記実施の形態では、ソース電極（ソース線６ａ）およびドレイン電極６ｂのパターニング形成後に加熱工程を行なったが、半導体層７ａ（酸化物半導体層７）および酸化性金属層５ａを形成した以降であればいずれのタイミングで加熱工程を行なってもよい。
【００６０】
上記実施の形態では、半導体層７ａ（酸化物半導体層７）に、金属組成比がＩｎ：Ｇａ：Ｚｎ＝１．００：０．９４：０．６５のインジウム−ガリウム−亜鉛酸化物層を用いたが、他の金属組成比をもったインジウム−ガリウム−亜鉛酸化物層や、他の酸化物半導体を用いた場合に本発明を適用してもよい。
【００６１】
上記実施の形態では、半導体層７ａ（酸化物半導体層７）の下面側に易酸化性金属層５ａを形成したが、半導体層７ａ（酸化物半導体層７）の上面側に易酸化性金属層５ａを形成してもよい。この場合には、半導体層７ａ（酸化物半導体層７）を形成した後、易酸化性金属層５ａを形成する。
【００６２】
上記実施の形態では、ボトムゲート型の薄膜トランジスター１ｃを例に説明したが、トップゲート型の薄膜トランジスター１ｃに本発明を適用してもよい。
【００６３】
上記実施の形態では、透過型の液晶装置を例に説明したが、半透過反射型の液晶装置や全反射型の液晶装置に本発明を適用してもよい。また、上記実施の形態では、ＴＮモード、ＥＣＢモード、ＶＡＮモードのアクティブマトリクス型の液晶装置を例に説明したが、ＩＰＳ（In-Plane Switching）モード等の他のモードを本発明の液晶装置（電気光学装置）に適用してもよい。また、上記形態では、本発明に係る半導体装置として液晶装置の素子基板を例に説明したが、有機エレクトロルミネッセンス装置（電気光学装置）でも、素子基板上に薄膜トランジスターが構成されることから、かかる有機エレクトロルミネッセンス装置の素子基板に本発明を適用してもよい。また、電気光学装置の素子基板に限らず、固体撮像装置に用いる素子基板や、電子ペーパー等といったその他の半導体装置においても、基板上に薄膜トランジスターが構成されることから、かかる半導体装置に本発明を適用してもよい。
【００６４】
［電子機器への搭載例］
次に、上述した実施形態に係る電気光学装置１００を搭載した電子機器について説明する。図９（ａ）に、電気光学装置１００を備えたモバイル型のパーソナルコンピューターの構成を示す。パーソナルコンピューター２０００は、表示ユニットとしての電気光学装置１００と本体部２０１０を備える。本体部２０１０には、電源スイッチ２００１及びキーボード２００２が設けられている。図９（ｂ）に、電気光学装置１００を備えた携帯電話機の構成を示す。携帯電話機３０００は、複数の操作ボタン３００１及びスクロールボタン３００２、並びに表示ユニットとしての電気光学装置１００を備える。スクロールボタン３００２を操作することによって、電気光学装置１００に表示される画面がスクロールされる。図９（ｃ）に、電気光学装置１００を適用した情報携帯端末（ＰＤＡ：Personal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１及び電源スイッチ４００２、並びに表示ユニットとしての電気光学装置１００を備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が電気光学装置１００に表示される。
【００６５】
なお、電気光学装置１００が適用される電子機器としては、図９に示すものの他、デジタルスチールカメラ、液晶テレビ、ビューファインダー型、モニター直視型のビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等が挙げられる。そして、これらの各種電子機器の表示部として、前述した電気光学装置１００が適用可能である。
【符号の説明】
【００６６】
１・・液晶装置（電気光学装置）、１ｂ・・画素、１ｃ・・薄膜トランジスター、１ｆ・・液晶、２ａ・・画素電極、３ａ・・ゲート線（ゲート電極／走査線）、３ｂ・・容量線、４・・ゲート絶縁層、５、５ａ・・易酸化性金属層、５ｃ・・易酸化性金属層の酸化物層、６ａ・・ソース線（データ線）、６ｂ・・ドレイン電極、７・・酸化物半導体層、７ａ・・半導体層、７ｃ・・チャネル領域、８ａ・・エッチングストッパー層
【図１】
2010219094.tif 000003
【図２】
2010219094.tif 000004
【図３】
2010219094.tif 000005
【図４】
2010219094.tif 000006
【図５】
2010219094.tif 000007
【図６】
2010219094.tif 000008
【図７】
2010219094.tif 000009
【図８】
2010219094.tif 000010
【図９】
2010219094.tif 000011