(57)【要約】【課題】  信号振幅が大きい高調波信号を提供することができる発振器を提供する。【解決手段】  一導電型又は逆導電型の第１のＭＯＳトランジスタ２０と、第１のＭＯＳトランジスタ２０のドレイン端子に接続された負荷素子３０と、第１のＭＯＳトランジスタ２０のソース端子に接続され、高調波信号を出力する基本発振器４０とを備え、第１のＭＯＳトランジスタ２０のドレイン端子から、基本発振器４０から出力される高調波信号の増幅信号を出力することを特徴とする発振回路。【選択図】  図１
2010219769.tif 000002
【特許請求の範囲】
【請求項１】
第１のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタのドレイン端子に接続された負荷素子と、
前記第１のＭＯＳトランジスタのソース端子に接続され、基本波及び高調波信号を出力する基本発振器と、
を備え、
前記第１のＭＯＳトランジスタのドレイン端子から、前記基本発振器から出力される前記高調波信号の増幅信号を出力することを特徴とする発振回路。
【請求項２】
前記基本発振器が差動回路から構成され、
前記第１のＭＯＳトランジスタのソース端子が前記差動回路の中間と接続されていることを特徴とする請求項１に記載の発振回路。
【請求項３】
前記基本発振器が、
正相信号を出力する第１の端子と、
逆相信号を出力する第２の端子と、
並列に接続された複数のインダクタと複数のキャパシタの両端が前記第１の端子及び前記第２の端子に接続され、且つ、前記複数のインダクタの中間に前記第１のＭＯＳトランジスタのソース端子が接続された共振部と、
前記第１の端子にドレイン端子が接続され、前記第２の端子にゲート端子が接続され、前記第１のＭＯＳトランジスタと同じ導電型を有する第２のＭＯＳトランジスタと、
前記第１の端子にゲート端子が接続され、前記第２の端子にドレイン端子が接続され、前記第１のＭＯＳトランジスタと同じ導電型を有する第３のＭＯＳトランジスタと、
を備え、
前記第２のＭＯＳトランジスタのソース端子が前記第３のＭＯＳトランジスタのソース端子と接続されていることを特徴とする請求項１に記載の発振回路。
【請求項４】
前記基本発振器が、
正相信号を出力する第１の端子と、
逆相信号を出力する第２の端子と、
並列に接続された複数のインダクタと複数のキャパシタの両端が前記第１の端子及び第２の端子に接続された共振部と、
前記第１の端子にドレイン端子が接続され、前記第２の端子にゲート端子が接続され、前記第１のＭＯＳトランジスタと異なる導電型を有する第２のＭＯＳトランジスタと、
前記第１の端子にゲート端子が接続され、前記第２の端子にドレイン端子が接続され、前記第２のＭＯＳトランジスタのソース端子にソース端子が接続され、前記第１のＭＯＳトランジスタと異なる導電型を有する第３のＭＯＳトランジスタと、
を備え、
前記第２のＭＯＳトランジスタのソース端子と前記第３のＭＯＳトランジスタのソース端子に前記第１のＭＯＳトランジスタのソース端子が接続されていることを特徴とする請求項１に記載の発振回路。
【請求項５】
前記第１のＭＯＳトランジスタのゲート端子にゲート端子及びドイレン端子が接続された一導電型の第２のＭＯＳトランジスタと、
前記第２のＭＯＳトランジスタのドレイン端子に接続された電流源と、
前記第２のＭＯＳトランジスタのソース端子に、ゲート端子及びドレイン端子が接続された一導電型の第３のＭＯＳトランジスタと、
を有することを特徴とする請求項３に記載の発振回路。
【請求項６】
第１の発振器と第２の発振器から構成される発振回路であって、
前記第１の発振器が、
第１のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタのドレイン端子に接続された第１の負荷素子と、
前記第１のＭＯＳトランジスタのソース端子に接続された第１の基本発振器と、
前記第１の基本発振器に設けられた正相信号を出力する第１の端子と、
前記第１の基本発振器に設けられた逆相信号を出力する第２の端子と、
を備え、
前記第１の基本発振器が、
並列に接続された第１の複数のインダクタと第１の複数のキャパシタの両端が前記第１及び前記第２の端子に接続され、且つ、前記第１の複数のインダクタの中間に前記第１のＭＯＳトランジスタのソース端子が接続された共振部と、
前記第１の端子にドレイン端子が接続され、前記第２の端子にゲート端子が接続され、前記第１のＭＯＳトランジスタと同じ導電型を有する第２のＭＯＳトランジスタと、
前記第１の端子にゲート端子が接続され、前記第２の端子にドレイン端子が接続され、前記第１のＭＯＳトランジスタと同じ導電型を有する第３のＭＯＳトランジスタと、
前記第２のＭＯＳトランジスタのドレイン端子にドレイン端子が接続され、前記第２のＭＯＳトランジスタのソース端子にソース端子が接続され、前記第１のＭＯＳトランジスタと同じ導電型を有する第４のＭＯＳトランジスタと、
前記第３のＭＯＳトランジスタのドレイン端子にドレイン端子が接続され、前記第３のＭＯＳトランジスタのソース端子にソース端子が接続され、前記第１のＭＯＳトランジスタと同じ導電型を有する第５のＭＯＳトランジスタと、
を備え、
前記第２の発振器が、
前記第１のＭＯＳトランジスタと同じ導電型を有する第６のＭＯＳトランジスタと、
前記第６のＭＯＳトランジスタのドレイン端子に接続された第２の負荷素子と、
前記第６のＭＯＳトランジスタのソース端子に接続された第２の基本発振器と、
前記第２の基本発振器に設けられた前記第１の端子に対して９０°ずれた位相を出力する第３の端子と、
前記第２の基本発振器に設けられた前記第２の端子に対して９０°ずれた位相を出力する第４の端子と、
を備え、
前記第２の基本発振器が、
並列に接続され第２の複数のインダクタと第２の複数のキャパシタの両端が前記第３及び前記第４の端子に接続され、且つ、前記第２の複数のインダクタの中間に前記第６のＭＯＳトランジスタのソース端子が接続された共振部と、
前記第３の端子にドレイン端子が接続され、前記第４の端子にゲート端子が接続され、前記第１のＭＯＳトランジスタと同じ導電型を有する第７のＭＯＳトランジスタと、
前記第４の端子にドレイン端子が接続され、前記第３の端子にゲート端子が接続され、前記第１のＭＯＳトランジスタと同じ導電型を有する第８のＭＯＳトランジスタと、
前記第７のＭＯＳトランジスタのドレイン端子にドレイン端子が接続され、前記第２のＭＯＳトランジスタのソース端子にソース端子が接続され、前記第１のＭＯＳトランジスタと同じ導電型を有する第９のＭＯＳトランジスタと、
前記第８のＭＯＳトランジスタのドレイン端子にドレイン端子が接続され、前記第８のＭＯＳトランジスタのソース端子にソース端子が接続され、前記第１のＭＯＳトランジスタと同じ導電型を有する第１０のＭＯＳトランジスタと、
を備え、
前記第３のＭＯＳトランジスタのゲート端子が前記第４の端子と接続され、
前記第５のＭＯＳトランジスタのゲート端子が前記第３の端子と接続され、
前記第８のＭＯＳトランジスタのゲート端子が前記第１の端子と接続され、
前記第１０のＭＯＳトランジスタのゲート端子が前記第２の端子と接続されていることを特徴とする発振回路。
【請求項７】
前記第６のＭＯＳトランジスタのソース端子と前記第２の基本発振器の間に形成された第５の端子と、
前記第５の端子と前記第１のＭＯＳトランジスタのゲート端子との間に接続された第１のキャパシタと、
前記第１のＭＯＳトランジスタのソース端子と前記第１の基本発振器の間に形成された第６の端子と、
前記第６の端子と前記第６のＭＯＳトランジスタのゲート端子との間に接続された第２のキャパシタと、
前記第１のキャパシタと前記第１のＭＯＳトランジスタのゲート端子との間に形成された第７の端子と、
前記第２のキャパシタと前記第６のＭＯＳトランジスタのゲート端子との間に形成された第８の端子と、
前記第７の端子と前記第８の端子の間に接続された第１の抵抗及び第２の抵抗と、
前記第１の抵抗と前記第２の抵抗の間に形成されたバイアスと、
を備えたことを特徴とする請求項６に記載の発振回路。
【請求項８】
第１の無線信号を受信する第１のアンテナと、
前記第１の無線信号を増幅する第１の低雑音増幅器と、
請求項６に記載の発振回路と、
前記発振回路によって生成された高調波信号と前記第１の低雑音増幅器によって増幅された前記第１の無線信号とを乗算し、第１のＩＦ信号を生成する第１のミキサ回路と、
前記発振回路の前記第１端子及び前記第２の端子又は前記第３端子及び前記第４の端子から生成されたＩ±信号と前記第１のＩＦ信号とをそれぞれ乗算し、第１のＢＢ信号を生成する第２のミキサ回路と、
前記発振回路から生成されたＱ±信号と前記第１のＩＦ信号とを乗算し、第２のＢＢ信号を生成する第３のミキサ回路と、
第３のＢＢ信号と前記Ｉ±信号とを乗算し、第２のＩＦ信号を生成する第４のミキサ回路と、
第４のＢＢ信号と前記Ｑ±信号とを乗算し、第３のＩＦ信号を生成する第５のミキサ回路と、
前記第２及び前記第３のＩＦ信号を加算して得られる第４のＩＦ信号と前記発振回路から生成された前記高調波信号とを乗算して、第２の無線信号を生成する第６のミキサ回路と、
前記第２の無線信号を増幅する第１の電力増幅器と、
前記第１の電力増幅器によって増幅された前記第２の無線信号を送信する第２のアンテナと、
を備えたことを特徴とする無線機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振器に関し、特に発振信号及び高調波信号を出力する発振器に関する。
【背景技術】
【０００２】
無線装置における局部発振器に、ＶＣＯ（Ｖｏｌｔａｇｅ−Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）回路を用いる方法が知られている。一般的に発振周波数の高調波は、ＬＣ共振器型のＶＣＯにおいて発振周波数の高調波を得るために、インダクタの中点部分と電源との間に高調波周波数でハイインピーダンスとなるインダクタあるいは伝送線路を挿入し、高調波周波数を得るＰｕｓｈ−ｐｕｓｈ  ＶＣＯが知られている（例えば、非特許文献１を参照）。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】Ren-Chieh Liu, Hong-Yeh Chang, Chi-Hsueh Wang, Huei Wang, “A 63GHz VCO Using a Standard 0.25μm CMOS Process,”IEEE International Solid-State Circuits Conference, pp.446-447, 2004
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記した非特許文献１の方式では、高調波信号振幅が小さい。あるいは、追加で増幅器が必要となる。
【０００５】
そこで、本発明の目的は、信号増幅の大きい高調波信号を得ることができる発振回路及び、その発振回路を用いた無線機を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の発振回路は、一導電型又は逆導電型の第１のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタのドレイン端子に接続された負荷素子と、前記第１のＭＯＳトランジスタのソース端子に接続され、高調波信号を出力する基本発振器とを備え、前記第１のＭＯＳトランジスタのドレイン端子から、前記基本発振器から出力される前記高調波信号の増幅信号を出力することを特徴とする。
【発明の効果】
【０００７】
本発明に係わる発振回路及び、その発振回路を用いた無線機によれば、信号振幅が大きい高調波信号を得ることができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１の実施形態に係わる発振器の構成を示す回路図。
【図２】図１の第１の実施形態に係わる発振器の詳細な構成を示す回路図。
【図２−２】第１の実施形態に係わる発振器の変形例。
【図３】図１の第１の実施形態に係わる発振器の詳細な構成を示す他の回路図。
【図３−２】第１の実施形態に係わる発振器の変形例。
【図４】本発明の第２の実施形態に係わる発振器の構成を示す回路図。
【図５】本発明の第３の実施形態に係わる発振器の構成を示す回路図。
【図６】本発明の第３の実施形態に係わる発振器の詳細な構成を示す回路図。
【図７】本発明の第４の実施形態に係わる発振器の構成を示す回路図。
【図８】本発明の第５の実施形態に係わる発振器の構成を示す回路図。
【発明を実施するための形態】
【０００９】
以下、図面を参照しつつ本発明の実施形態について説明する。また、図１乃至図８において、参照符号が同じもの、若しくは参照符号が異なっていても名称が同じものは、特に説明のない限り同じものを示しており、重複した説明は省略する。
【００１０】
（第１の実施形態）
図１は、本発明の第１の実施形態に係わる発振器の回路図を示す。
【００１１】
本実施形態で示す発振器１０は、ＮＭＯＳトランジスタ（一導電型ＭＯＳトランジスタとも称する）２０のドレイン端子８０に負荷素子３０が接続され、ソース端子７０に基本発振器４０が接続された構成である。
【００１２】
基本発振器４０は、第１の出力端子５０から発振信号（以下、正相信号と称する）を出力し、第２の出力端子６０から正相信号に対して位相が１８０°ずれた逆相信号を出力する。基本発振器４０の回路構成としては、コルピッツ型発振器、ハートレー型発振器、負性抵抗発振器、リング型発振器等が例として挙げられる。
【００１３】
負荷素子３０はインダクタ、伝送経路等の高周波においてインピーダンスを有する素子を示す。
【００１４】
基本発振器４０によって、ＮＭＯＳトランジスタ２０のソース側の端子７０より高調波信号を出力することができる。また、ＮＭＯＳトランジスタ２０と負荷素子３０はゲート接地増幅器として働き、端子７０より出力した高調波信号の振幅を増幅した信号をドレイン側の端子８０より出力することができる。
【００１５】
これは、ＮＭＯＳトランジスタ２０のゲート電圧ｖｂｉａｓ（電位）が一定であるために、ＮＭＯＳトランジスタ２０のゲートとソース間の電圧が変化し、それにともなってＮＭＯＳトランジスタ２０に流れる電流が変化し、さらに、このＮＭＯＳトランジスタ２０に流れる電流が負荷素子３０を流れるため、端子７０より出力した高調波信号の振幅を増幅した信号を端子８０に出力することができる。
【００１６】
次に、図２を用いて、基本発振器４０について具体的な回路構成を説明する。
【００１７】
図２は、本発明の一例として、図１の基本発振器４０に差動の負性抵抗型発振器を用いた２次高調波を出力する発振器１０の回路を示す。
【００１８】
図２に示す回路は、図１と同様、ＮＭＯＳトランジスタ２０のドレイン端子に負荷素子３０が接続され、ソース端子に基本発振器４０が接続された構成である。
【００１９】
また、基本発振器４０は、２つのインダクタ９０及びインダクタ１００と、このインダクタ９０及びインダクタ１００の接続に対して、並列に接続されたキャパシタ１１０及びキャパシタ１２０から構成されている。
【００２０】
これらのインダクタとキャパシタは、ＬＣ共振回路（共振部）として動作する。そして、ＬＣ共振回路は、２つのインダクタ９０及びインダクタ１００のインダクタンスと、キャパシタ１１０及びキャパシタ１２０の容量値によって決まる共振周波数で発振する。
【００２１】
また、ＮＭＯＳトランジスタ１３０のドレイン端子はインダクタ９０とキャパシタ１１０に接続され、ＮＭＯＳトランジスタ１４０のドレイン端子はインダクタ１００とキャパシタ１２０に接続されている。また、ＮＭＯＳトランジスタ１３０のゲート端子はインダクタ１００とキャパシタ１２０に接続され、ＮＭＯＳトランジスタ１４０のゲート端子はインダクタ１１０とキャパシタ１１０に接続されている。そして、ＮＭＯＳトランジスタ１３０と１４０のソース端子が接地接続されている。さらに、ＮＭＯＳトランジスタ２０のソース端子は２つのインダクタ９０とインダクタ１００の間に接続されている。
【００２２】
ＮＭＯＳトランジスタ１３０、１４０は負性抵抗として動作し、インダクタ９０及び１００、並びにキャパシタ１１０及びキャパシタ１２０から構成される共振回路の損失を補償することで、ＬＣ共振回路の発振が継続する。
【００２３】
この基本発振回路４０の発振周波数は、以下の（式１）により表される。
【数１】
2010219769.tif 000003
【００２４】
ｆ０は発振周波数、Ｌはインダクタンス、Ｃｔｏｔａｌは容量及びインダクタ、トランジスタの寄生容量を含めた全ての容量を表す。
【００２５】
周波数ｆ０の発振信号は、ＮＭＯＳトランジスタ１３０のドレイン側端子５０より正相信号として出力され、ＮＭＯＳトランジスタ１４０のドレイン側端子６０より逆相信号として出力される。端子５０と端子６０からの出力信号は差動で動作している。このため、ＮＭＯＳトランジスタ２０のソース側端子７０には奇数次の高調波信号は表れず、偶数次の高調波信号のみ表れる。ここでは、偶数次の高調波信号のうち、２次高調波のみを考える。一般的に２次から高次の高調波になるにつれて、その信号強度は減少することが知られている。なお、本実施形態の構成を用いれば、２次高調波でなくとも、それよりも高次の高調波を出力することが可能である。例えば、４次高調波を出力する際には、その周波数においてインピーダンスが高くなるように負荷素子３０の値を調整すればよい。
【００２６】
また、本実施形態に係わる基本発振器４０は図２−２に示すように、ＰＭＯＳトランジスタ１３５のソース端子とＰＭＯＳトランジスタ１４５のソース端子の中間にＮＭＯＳトランジスタ２０のソース端子が接続された構成としてもよい。つまり、ＮＭＯＳトランジスタ２０のソース端子は差動回路の中間点と接続された構造をとる。差動回路の中間点とは、基本発振器４０を構成するキャパシタ１１０とキャパシタ１２０の中間、インダクタ９０とインダクタ１００の中間、又はＮＭＯＳトランジスタ１３０のソース端子とＮＭＯＳトランジスタ１４０のソース端子の中間を示す。
【００２７】
また、ＮＭＯＳトランジスタ２０はＰＭＯＳトランジスタ（逆導電型ＭＯＳトランジスタとも称する）２５であっても良い。ＰＭＯＳトランジスタ２５を使用した場合、図３又は図３−２に示すような回路構成になる。また、図３又は図３−２に示す回路構成であっても、ＮＭＯＳトランジスタ、又はＰＭＯＳトランジスタのどちらのトランジスタを用いてもよい。なお、上記した差動回路の中間点との接続は図３及び図３−２についても同様である。
【００２８】
本実施形態により、基本発振器４０の発振周波数であるｆ０の信号に加え、高調波信号を出力することが可能となる。高調波信号の出力振幅は、ＰＭＯＳトランジスタ２５及び負荷素子３０から構成されるゲート接地回路により、ＰＭＯＳトランジスタ２５のソース側端子７０より出力される２次高調波信号の振幅を増幅した信号をＰＭＯＳトランジスタ２５のドレイン側端子８０から出力することが可能となる。
【００２９】
また、２次高調波信号を増幅するゲート接地増幅器（ＮＭＯＳトランジスタ２０又はＰＭＯＳトランジスタ２５）に流れる電流は発振器１０に流れる電流に等しく、電流を再利用しているため、消費電流を下げることができる。更に、ゲート接地増幅器（ＮＭＯＳトランジスタ２０又はＰＭＯＳトランジスタ２５）のゲート端子に与えるバイアス電圧により、発振器１０に流れる電流を調整することができる。
【００３０】
（第２の実施形態）
図４は、本発明の第２の実施形態に係る発振器の回路図を示す。
【００３１】
本実施形態では、ゲート接地トランジスタ（ＮＭＯＳトランジスタ２０）のゲート電圧を生成し、発振器に流れる電流量を定めるバイアス回路１５０を有している点が第１の実施形態と異なる点である。なお、右側に示す発振器１０の構成および動作は、図２に示した第１の実施形態と同様であるため、その説明は省略する。
【００３２】
本実施形態に係る発振回路は、発振器１０を構成するＮＭＯＳトランジスタ２０のゲート端子にバイアス回路１５０のＮＭＯＳトランジスタ１６０のゲート端子が接続されている。さらに、このＮＭＯＳトランジスタ１６０のドレイン端子には電流を生成する電流源１８０が接続され、ＮＭＯＳトランジスタ１６０のソース端子にはもう一つのＮＭＯＳトランジスタ１７０のドレイン端子が接続された構成である。また、ＮＭＯＳトランジスタ１６０のゲート端子は電流源１８０とも接続されており、またＮＭＯＳトランジスタ１７０のゲート端子は、ＮＭＯＳトランジスタ１６０のドレイン端子側に接続されている。ここで、基本発振器４０のＮＭＯＳトランジスタ１３０及び１４０のゲート長をＬ１、ゲート幅をＷ１、ＮＭＯＳトランジスタ２０のゲート長をＬ２、ゲート幅をＷ２とする。
【００３３】
次に、第２の実施形態に係る発振器１０及びバイアス回路１５０の動作原理について説明する。まず、発振器１０の動作原理について説明する。
【００３４】
直流動作を考えた場合、基本発振器４０内の回路を構成するインダクタ９０及びインダクタ１００による電圧降下は無視できるぐらい微小なものであり、２つのＮＭＯＳトランジスタ１３０及びＮＭＯＳトランジスタ１４０はドレインとゲートが接続された、すなわちダイオード接続された回路とみなすことができる。
【００３５】
このとき、基本発振器４０内の回路に流れる直流電流は、ダイオード接続されたＮＭＯＳトランジスタ１３０、１４０、及びＮＭＯＳトランジスタ２０のゲート長、ゲート幅、およびＮＭＯＳトランジスタ２０のゲート電圧によって決まる。
【００３６】
次に、バイアス回路１５０の動作原理について説明する。
【００３７】
ＮＭＯＳトランジスタ１７０は、ＮＭＯＳトランジスタ１３０及びＮＭＯＳトランジスタ１４０のゲート幅を２倍したものを１／ａ倍したものであり、ＮＭＯＳトランジスタ１６０はＮＭＯＳトランジスタ２０のゲート幅を１／ａ倍したものである。ここで、ａは任意の定数とする。
【００３８】
上記したのと同様、直流動作において、バイアス回路１５０は発振器１０の１／ａ倍のレプリカ回路となる。つまり、電源流１８０よりバイアス回路１５０に流れる電流をｉＶＣＯ／ａとすると、発振器１０にはｉＶＣＯが流れることになる。
【００３９】
以上、第２の実施形態を用いることで、第１の実施形態と同様の効果を奏し、電流源１８０の電流量を調整することによってＮＭＯＳトランジスタ１６０のゲート電圧が決まり、このゲート電圧によって、発振器１０の回路内のＮＭＯＳトランジスタ２０のゲート電圧も決まるので、発振器１０の回路内の電流を調整することが可能である。
【００４０】
（第３の実施形態）
図５は、本発明の第３の実施形態に係る発振器の回路図を示す。
【００４１】
本実施形態では、２つの発振器１９０及び発振器２００から構成される。
【００４２】
更に、発振器１９０及び発振器２００に対して位相差を与える回路が接続されており、この位相差を与える回路は発振器１９０においては基本発振器２１０内に、発振器２００においては基本発振器２８０内にそれぞれ配置されている。
【００４３】
また、それ以外の発振器１９０及び発振器２００の回路構成は図２の第１の実施形態で説明した構成と同様である。
【００４４】
なお、本実施形態では、基本発振器２１０から出力される信号と、基本発振器２８０から出力される信号の位相差は９０°に設定している。
【００４５】
このとき、基本発振器２１０はＩＶＣＯ（Ｉｎ−ｐｈａｓｅ  Ｖｏｌｔａｇｅ−Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）として動作し、それに対して基本発振器２８０はＱＶＣＯ（Ｑｕａｄｒａｔｕｒｅ  Ｖｏｌｔａｇｅ−Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）として動作する。
【００４６】
次に、図６を用いて基本発振器２１０及び基本発振器２８０について具体的に回路構成について説明する。
【００４７】
なお、図６の左図はＩＶＣＯ（発振器１９０）を示し、右図はＱＶＣＯ（発振器２００）を示している。
【００４８】
上記したように、基本発振器２１０及び基本発振器２８０の回路構成は図２の第１の実施形態と同様であるが、基本発振器２１０においては、ＮＭＯＳトランジスタ３５０及びＮＭＯＳトランジスタ３６０に対して、それぞれ、新たにＮＭＯＳトランジスタ３７０及びＮＭＯＳトランジスタ３８０が並列に接続されている点が異なる。即ち、ＮＭＯＳトランジスタ３５０とＮＭＯＳトランジスタ３７０のドレイン端子同士、ソース端子同士が接続されている。また、ＮＭＯＳトランジスタ３６０とＮＭＯＳトランジスタ３８０のドレイン端子同士、ソース端子同士が接続されている。
【００４９】
また、基本発振器２８０についても基本発振器２１０と同様に、ＮＭＯＳトランジスタ４３０及びＮＭＯＳトランジスタ４４０に対して、それぞれ、新たにＮＭＯＳトランジスタ４５０及びＮＭＯＳトランジスタ４６０が並列に接続されている。この場合も上記したのと同様にドレイン端子同士、ソース端子同士が接続されている。
【００５０】
なお、ＮＭＯＳトランジスタ３７０及びＮＭＯＳトンジスタ３８０のゲート端子はそれぞれＮＭＯＳトランジスタ４４０のドレイン端子およびＮＭＯＳトランジスタ４３０のドレイン端子に接続されている。ＮＭＯＳトランジスタ４５０及びＮＭＯＳトランジスタ４６０のゲート端子も同様にそれぞれＮＭＯＳトランジスタ３５０のドレイン端子およびＮＭＯＳトランジスタ３６０のドレイン端子に接続されている。さらに、ＮＭＯＳトランジスタ３７０のゲート端子は基本発振器２００の端子３００と接続され、ＮＭＯＳトランジスタ３８０のゲート端子は基本発振器２００の端子２９０と接続されている。また、ＮＭＯＳトランジスタ４５０のゲート端子は基本発振器１９０の端子２２０と接続され、ＮＭＯＳトランジスタ４６０のゲート端子は基本発振器１９０の端子２３０と接続されている。
【００５１】
これらの接続により２つの基本発振器２１０及び２８０から出力される発振信号の位相差は９０°となる。
【００５２】
また、基本発振器２１０内に設けられるインダクタ４１０とインダクタ４２０との間に接続されたＮＭＯＳトランジスタ２５０のソース側端子２４０では、発振周波数の２倍の２次高調波信号が出力される。同様に、基本発振器２８０内に設けられるインダクタ４９０とインダクタ５００との間に接続されたＮＭＯＳトランジスタ３２０のソース側端子３１０においても発振周波数の２倍の２次高調波信号が出力される。この結果、基本発振器２１０のドレイン側端子２６０から出力される信号と、基本発振器２８０のドレイン側端子３３０から出力される信号の位相差は１８０°となる。第１の実施形態で説明した原理に基づいて、ゲート接地増幅器により２次高調波信号は増幅され、端子２６０及び、端子３３０に差動信号として出力される。
【００５３】
なお、第１の実施形態で説明した図２−２〜図３−２と同様な変形をすることができる。
【００５４】
以上、第３の実施形態を用いることで、第１の実施形態と同様の効果を奏する。さらに、９０°の位相差を持つ４相信号と、その２次高調波周波数の差動信号を得ることができる。
【００５５】
（第４の実施形態）
図７は、本発明の第４の実施形態に係る発振器の回路図を示す。
【００５６】
本実施形態に係る発振器は、図５の第３の実施形態で示した発振器１９０及び発振器２００から構成される。そして、基本発振器２１０に接続されたＮＭＯＳトランジスタ２５０のゲート端子と基本発振器２８０に接続されたＮＭＯＳトランジスタ３２０のゲート端子の間には抵抗５１０及び抵抗５２０が接続されており、その抵抗５１０と抵抗５２０の間にはバイアス端子５３０が設けられている。
【００５７】
また、ＮＭＯＳトランジスタ２５０のソース端子と基本発振器２１０との間の端子２４０は、キャパシタ５５０を介して、ＮＭＯＳトランジスタ３２０のゲート端子と抵抗５２０との間の端子５４０に接続されている。さらに、ＮＭＯＳトランジスタ３２０のソース端子と基本発振器２８０との間の端子３１０は、キャパシタ５６０を介して、ＮＭＯＳトランジスタ２５０のゲート端子と抵抗５１０との間の端子５７０に接続されている。上記以外の構造は第３の実施形態と同様であるので、その説明は省略する。
【００５８】
次に、第４の実施形態の動作原理について説明する。
【００５９】
ＮＭＯＳトランジスタ２５０及び負荷素子２７０はゲート接地回路を形成している。ＮＭＯＳトランジスタ２５０のゲート直流電圧は、抵抗５１０を介してバイアス端子５３０より電圧が印加されている。交流動作において、ＮＭＯＳトランジスタ２５０に印加されるゲート電圧は、ソース電圧に対して逆位相の関係になるため、ＮＭＯＳトランジスタ２５０のドレイン側端子２６０から出力される２次高調波をさらに増幅させる効果がある。これは、ＮＭＯＳトランジスタ２５０のドレイン側端子２６０においては、発振器２００を構成するＮＭＯＳトランジスタ３２０のソース電圧の交流電流成分がキャパシタ５６０を介してＮＭＯＳトランジスタ２５０のゲート端子５７０に伝わって、ＮＭＯＳトランジスタ２５０のゲートソース電圧を上昇させるためである。また、ＮＭＯＳトランジスタ３２０についても同様に動作する。
【００６０】
以上、第４の実施形態を用いることにより、第１の実施形態と同様の効果を奏し、２次高調波の信号を増幅する効果を得ることができる。
【００６１】
（第５の実施形態）
図８は、本発明の第５の実施形態に係る発振器の回路図を示す。
【００６２】
図８は、図５の第３の実施形態で示した発振器２００（ＱＶＣＯ）を用いた無線機５８０のブロック図を示している。
【００６３】
本実施形態に係る無線機５８０は、受信機５９０、発振器２００（局部発振器）、及び送信機６００から構成される。
【００６４】
受信機５９０は、ＲＦ信号（無線信号）を受信するためのアンテナ６１０、低雑音増幅器６２０、ミキサ回路６３０，６４０，６５０、増幅器６６０，６７０、及びローパスフィルタ６８０，６９０から構成される。
【００６５】
また、送信機６００は、ＲＦ信号を送信するためのアンテナ７００、電力増幅器７１０、ミキサ回路７２０，７３０，７４０、増幅器７５０，７６０、及びローパスフィルタ７７０，７８０から構成される。
【００６６】
また、発振器２００は、受信機５９０のミキサ回路６４０及び送信機６００のミキサ回路７４０に対してＩ＋信号及びＩ−信号を出力し、受信機５９０のミキサ回路６５０及び送信機６００のミキサ回路７３０に対してはＱ＋信号及びＱ−信号を出力する。なお、Ｑ±信号はＩ±信号に対して信号の位相差が９０°であることを示している。さらに、発振器２００は、受信機５９０のミキサ回路６３０及び送信機６００のミキサ回路７２０に対して２次高調波信号（図８に示す２ｎｄ  ｈａｒｍｏｎｉｃ）を出力する。
【００６７】
次に、受信機５９０の動作原理について説明する。なお、送信機６００は受信機５９０の動作とは逆の信号処理が行われるものであるため、その説明については省略する。
【００６８】
低雑音増幅器６２０は、アンテナ６１０で受信したＲＦ信号を増幅する。そして、ミキサ６３０は、低雑音増幅器６２０で増幅されたＲＦ信号と発振器２００から出力される２次高調波信号とを乗算することによってＩＦ信号を生成する。
【００６９】
ミキサ回路６４０は、無線信号の受信によってアンテナ６１０、低雑音増幅器６２０を介しミキサ回路６３０で生成されたＩＦ信号と、発振器２００から出力されたＩ＋信号及びＩ−信号とを乗算することによって、ベースバンド（ＢＢ）信号を生成する。
【００７０】
そして、増幅器６６０は、ミキサ回路６４０により生成されたＢＢ信号を増幅し、ローパスフィルタ６８０でＢＢ信号の高周波成分を除去し、Ｉ−ｃｈ信号を生成する。
【００７１】
一方で、ミキサ回路６５０においても同様に、ミキサ回路６３０で生成されたＩＦ信号と、発振器２００から出力されたＱ＋信号及びＱ−信号とを乗算することによって、ＢＢ信号を生成する。そして、増幅器６７０でＢＢ信号を増幅し、ローパスフィルタ６９０と順に処理をしてＱ−ｃｈ信号を生成する。Ｉ−ｃｈ信号及びＱ−ｃｈ信号は、それぞれＡ／Ｄ変換、復調等の信号処理が行われる。
【００７２】
また、図８に示すように、２次高調波信号（図８に示す、２ｎｄ  ｈａｒｍｏｎｉｃ）は、Ｉ＋、Ｉ−、Ｑ＋及びＱ−信号（ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路の出力である発振信号）の２倍の周波数をもつ差動信号である。よって、この２次高調波信号をミキサ回路６３０及びミキサ回路７２０に出力することで、１つのＰＬＬ回路で２段階の周波数変換を実現することが可能である。
【００７３】
具体的には、例えば、６０ＧＨｚの無線信号を受信する場合の例を説明する。この場合、発振器２００が、２０ＧＨｚの発振信号を出力すると仮定すると、２次高調波信号Ｉｃ及びＱｃは、４０ＧＨｚの信号となる。ミキサ回路６３０で４０ＧＨｚの２次高調波信号と６０ＧＨｚの無線信号とを乗算することで、２０ＧＨｚのＩＦ信号を得る。ミキサ回路６６０及びミキサ回路６７０で、２０ＧＨｚのＩＦ信号と、発振器２００の出力である２０ＧＨｚの発振信号（Ｉ＋、Ｉ−、Ｑ＋及びＱ−信号）とを乗算するとＢＢ信号が得られる。
【００７４】
本実施形態における発振器２００を用いることで、ミキサ回路６３０及びミキサ回路７２０に対して、複数の発振器を配置することなく２次高調波信号を出力することが可能となる。
【００７５】
つまり、２次高調波の信号を増幅する効果を得られるとともに、２段階の周波数変換を行う無線方式において、複数の発振器が不要となり、無線機の回路規模を小さくすることができる。また、２段階の周波数変換を行う無線方式において、分周器を用いることにより発振器を１つのみ用いる無線機も知られているが、この場合、異なる周波数の信号を得るために、分周器を用いる必要があるが、本実施例の無線機では分周器を用いる必要がない。さらに、本実施形態の無線機５８０に限られず、２段階の周波数変換を行う無線機５８０であれば同様に、第１の実施形態に係る発振器を本実施形態と同様に応用することも可能である。
【００７６】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素からいくつかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【００７７】
１０、１９０、２００  ・・・  発振器
２０、１３０、１４０、１６０、１７０、２５０、３２０、３５０、３６０、３７０、３８０、４３０、４４０、４５０、４６０  ・・・  ＮＭＯＳトランジスタ
２５、１３５、１４５  ・・・  ＰＭＯＳトランジスタ
３０、２７０、３４０  ・・・  負荷素子
４０、２１０、２８０  ・・・  基本発振器
５０、６０、７０、８０、２２０、２３０、２４０、２６０、２９０、３００、３１０、３３０、５４０、５７０  ・・・  端子
９０、１００、４１０、４２０、４９０、５００  ・・・  インダクタ
１１０、１２０、３９０、４００、４７０、４８０、５５０、５６０  ・・・  キャパシタ
１５０  ・・・  バイアス回路
１８０  ・・・  電流源
５１０、５２０  ・・・  抵抗
５３０  ・・・  バイアス端子
５８０  ・・・  無線機
５９０  ・・・  受信機
６００  ・・・  送信機
６１０、７００  ・・・  アンテナ
６２０、７１０  ・・・  低雑音増幅器
６３０、６４０、６５０、７２０、７３０、７４０  ・・・  ミキサ回路
６６０、６７０、７５０、７６０  ・・・  増幅器
６８０、６９０、７７０、７８０  ・・・  ローパスフィルタ
【図１】
2010219769.tif 000004
【図２】
2010219769.tif 000005
【図２−２】
2010219769.tif 000006
【図３】
2010219769.tif 000007
【図３−２】
2010219769.tif 000008
【図４】
2010219769.tif 000009
【図５】
2010219769.tif 000010
【図６】
2010219769.tif 000011
【図７】
2010219769.tif 000012
【図８】
2010219769.tif 000013