(57)【要約】【課題】静電気ノイズ等の外来ノイズに対する耐性が高く、なおかつ放射ノイズも抑制できるプリント回路板を実現する。【解決手段】プリント回路板１のフレームグラウンドパターン２は、スリット部４によってシグナルグラウンドパターン３と分離されている。スリット部４を跨ぐ信号配線５の真下には、導電性を有する接続部材２０が配設され、信号配線５のリターン電流経路を確保する。また、接続部材２０に集中する静電気ノイズを分散させるために、接続部材２０から分岐する導電体２１、２２をスリット部４に沿って配置する。【選択図】図１
2010050298.tif 000002
【特許請求の範囲】
【請求項１】
外部インターフェースを搭載する領域に設けられたフレームグラウンドパターンと、
信号配線によって前記外部インターフェースと接続された回路部品を搭載する領域に設けられたシグナルグラウンドパターンと、
前記フレームグラウンドパターンと前記シグナルグラウンドパターンとを分離するスリット部と、
前記信号配線とともに前記スリット部を跨いで配置され、前記フレームグラウンドパターンと前記シグナルグラウンドパターンを電気的に接続する接続部材と、
前記接続部材と電気的に接続され、前記フレームグラウンドパターン及びシグナルグラウンドパターンとは分離されて前記スリット部に沿って延在する導電体と、を有することを特徴とするプリント回路板。
【請求項２】
前記フレームグラウンドパターンと前記導電体とが、抵抗性素子もしくは容量性素子、あるいはその両方を介して接続されたことを特徴とする請求項１に記載のプリント回路板。
【請求項３】
前記導電体は、誘導性素子を備えたことを特徴とする請求項１又は２に記載のプリント回路板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器に搭載されるプリント回路板に関するものである。
【背景技術】
【０００２】
近年、プリンタ等の電子機器の小型化、高モールド率化が進み、機器をシールドする筐体面積が縮小化してきている。また、プリント回路板においても、高密度実装化に伴い、ＬＳＩ等の実装部品の微細化や低電圧化が顕著になってきている。このような筐体面積縮小化、ＬＳＩ微細化及び低電圧化は、静電気ノイズ等の外来ノイズによる機器の回路の誤動作を招く確率を高くさせている。
【０００３】
静電気ノイズによる誤動作を防止するための対策として、従来からプリント回路板に採用されている構成の一例を図１３及び図１４を用いて説明する。ここでは、プリント回路板１０１を２層板として説明する。プリント回路板１０１には、第１の導体層１０１ａと第２の導体層１０１ｂの間を導通するビア、第１の導体層１０１ａに形成されるクリアランス、第１の導体層１０１ａと第２の導体層１０１ｂに挟まれた誘電体層等を有しているが、図では省略してある。プリント回路板１０１は、ビス、金属スペーサ等の導通部材１１１、１１２、１１３、１１４、１１５、１１６を介して機器筐体１１７と接続されている。なお、図１４では、導通部材１１１、１１２、１１３、１１４及び機器筐体１１７については、省略してある。プリント回路板１０１に実装された、コネクタ、スイッチ等の外部インターフェース１０６の周囲において、フレームグラウンドパターン１０２、１１８と、シグナルグラウンドパターン１０３、１１９とが、スリット部１０４により分離されている。機器筐体１１７との導通部材１１１、１１２はフレームグラウンドパターン１０２、１１８と短絡され、機器筐体１１７との導通部材１１３、１１４、１１５、１１６はシグナルグラウンドパターン１０３、１１９と短絡されている。
【０００４】
例えば、機器筐体１１７において、外部インターフェース１０６の近傍に静電気ノイズが印加されると、静電気ノイズはフレームグラウンドパターン１０２、１１８に流れ込む。しかし、フレームグラウンドパターン１０２、１１８とシグナルグラウンドパターン１０３、１１９とがスリット部１０４により分離されているため、静電気ノイズはシグナルグラウンドパターン１０３、１１９まで及びにくい。つまり、スリット部１０４を跨がない信号配線１０８で信号のやり取りをしているＩＣ等の半導体素子１０９、１１０の静電気ノイズに対する耐性は高いと言える。
【０００５】
しかしながら、上記構成では、外部インターフェース１０６に接続されている信号配線１０５に、半導体素子１０７とやり取りする信号が流れる場合、スリット部１０４によって信号のリターン電流経路が阻害されるために、放射ノイズが増大する。
【０００６】
上記問題を解決する手法として、非特許文献１に開示された構成が知られている。この構成は、図１５及び図１６に示すように、スリット部１０４を跨ぐ信号配線１０５の直下の導体層１０１ｂにおいて、フレームグラウンドパターン１１８とシグナルグラウンドパターン１１９とが、導電性を有する接続部材１２０を介して接続されている。導電性を有する接続部材１２０はパターンであってもよいし、実装部品であってもよい。接続部材１２０で、グラウンド間を電気的に接続することにより、スリットを跨ぐ信号配線１０５に信号が流れていても、リターン電流経路を確保でき、放射ノイズも抑制できる。
【０００７】
【非特許文献１】Ｍａｒｋ  Ｉ．  Ｍｏｎｔｒｏｓｅ著「プリント回路のＥＭＣ設計」オーム社、１９９７年１１月、ｐ１３４−１３６
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、非特許文献１に開示された構成においては、印加された静電気ノイズの一部がフレームグラウンドパターン１１８からシグナルグラウンドパターン１１９に流れ込む際に、接続部材１２０に集中してしまう。そこで発生した磁界が、スリット部１０４を跨ぐ信号配線１０５と強く結合することで、信号配線１０５への静電気ノイズの伝播量が増加する。その結果、半導体素子１０７の静電気ノイズに対する耐性が低くなってしまうという問題がある。
【０００９】
本発明は、静電気ノイズ等の外来ノイズ及び放射ノイズを効果的に抑制できるプリント回路板を提供することを目的とするものである。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、本発明のプリント回路板は、外部インターフェースを搭載する領域に設けられたフレームグラウンドパターンと、信号配線によって前記外部インターフェースと接続された回路部品を搭載する領域に設けられたシグナルグラウンドパターンと、前記フレームグラウンドパターンと前記シグナルグラウンドパターンとを分離するスリット部と、前記信号配線とともに前記スリット部を跨いで配置され、前記フレームグラウンドパターンと前記シグナルグラウンドパターンを電気的に接続する接続部材と、前記接続部材と電気的に接続され、前記フレームグラウンドパターン及びシグナルグラウンドパターンとは分離されて前記スリット部に沿って延在する導電体と、を有することを特徴とする。
【発明の効果】
【００１１】
スリット部に導電体を配置するだけの、低コストで単純な構成により、静電気ノイズ等の外来ノイズに対する耐性を強化し、なおかつ放射ノイズも抑制できるプリント回路板を実現できる。
【００１２】
また、低コストかつ単純な構成でインピーダンス調整が可能となるため、静電気ノイズ等の外来ノイズに対する耐性をより一層向上させることができる。
【発明を実施するための最良の形態】
【００１３】
本発明を実施するための最良の形態を図面に基づいて説明する。
【実施例１】
【００１４】
図１及び図２は、実施例１を示す平面図及び部分斜視図である。図１に示すように、プリント回路板１は、フレームグラウンドパターン２及びシグナルグラウンドパターン３を有し、両者はスリット部４によって分離される。スリット部４を跨ぐ信号配線５は、フレームグラウンドパターン２を有するフレーム領域における外部インターフェース６と、シグナルグラウンドパターン３を有するシグナル領域における回路部品である半導体素子７を接続する。シグナルグラウンドパターン上には、信号配線８によって互に接続された２つの半導体素子９、１０が実装されている。
【００１５】
図２に示すように、プリント回路板１は、第１の導体層１ａと第２の導体層１ｂを積層した２層構成である。プリント回路板１には、第１の導体層１ａと第２の導体層１ｂの間を導通するビア、第１の導体層１ａに形成されるクリアランス、第１の導体層１ａと第２の導体層１ｂに挟まれた誘電体層等を有しているが、図では省略してある。プリント回路板１は、ビス、金属スペーサ等の導通部材１１、１２、１３、１４、１５、１６を介して機器筐体１７と接続されている。なお、図２では、導通部材１１、１２、１３、１４及び機器筐体１７については省略してある。プリント回路板１に実装された、コネクタ、スイッチ等の外部インターフェース６の周囲において、フレームグラウンドパターン２、１８と、シグナルグラウンドパターン３、１９とが、スリット部４により分離されている。なお、機器筐体１７との導通部材１１、１２はフレームグラウンドパターン２、１８と短絡され、機器筐体１７との導通部材１３、１４、１５、１６はシグナルグラウンドパターン３、１９と短絡されている。
【００１６】
スリット部４を跨ぐ信号配線５の直下の導体層１ｂにおいて、フレームグラウンドパターン１８とシグナルグラウンドパターン１９とを接続する導電性を有する接続部材２０が、スリット部４を信号配線５とともに跨ぐように配置される。さらに、接続部材２０と電気的に接続された導電体２１、２２が、接続部材２０から分岐され、スリット部４に沿って延在する。導電体２１、２２は、フレームグラウンドパターン１８及びシグナルグラウンドパターン１９とは分離されている。なお、導電体２１，２２は、パターンであってもよいし、実装部品であってもよい。
【００１７】
導電体２１、２２を設けることによって、導電性を有する接続部材２０に流れる静電気ノイズ等の外来ノイズを分散させることができる。すなわち、スリット部４を跨ぐ信号配線５への静電気ノイズの伝播量が減少し、信号配線５によって信号のやり取りを行う半導体素子７の静電気ノイズ耐性が向上する。半導体素子７の静電気ノイズ耐性は、導電体２１、２２の接続部材２０側の入力インピーダンスが低い程、向上する。入力インピーダンスが低くなれば、導電性を有する接続部材２０に流れるノイズ分散効果が増すからである。
【００１８】
図１及び図２に示すように、スリット部４に沿って、線状に延びる導電体２１、２２の線幅を太くすることにより、導電体２１，２２の入力インピーダンスを低くするとよい。
【００１９】
また、グラウンド間にスリット部４を有しているため、スリット部４を跨がない信号配線８への静電気ノイズの伝播量を減らすことになり、信号配線８で信号のやり取りを行う半導体素子９、１０の静電気ノイズに対する耐性も高くなる。
【００２０】
さらに、前述のように、グラウンド間は導電体２１、２２が延在した接続部材２０で電気的に接続しているため、リターン経路を確保し、スリット部４を跨ぐ信号配線５から放射されるノイズは抑制される。
【００２１】
（実験例１）
図３は、実施例１の構成を示した図１における、導電体２１（もしくは導電体２２）を含むスリット部４の等価回路図である。スリット部４は、導電体を有しているのでインダクタ成分が含まれる。接続部材２０から見たスリット部４の入力インピーダンスを算出した結果を図４に示す。１７００ＭＨｚ付近において、入力インピーダンスが約６Ω、つまり非特許文献１に開示された構成の場合の１／１００倍である。
【００２２】
図５は、図１における信号配線５の静電気ノイズ伝搬量を算出した結果を示している。静電気ノイズ伝搬量は、非特許文献１に開示された構成のそれに対して約１７％低減された値を示している。入力インピーダンスが低いために、静電気ノイズは、スリット部４（厳密には、導電体２１（もしくは導電体２２））の方にも流れ、シグナルグラウンドパターン３に流れる静電気ノイズを分散させているためである。
【００２３】
図６は、電磁界シミュレータにて放射ノイズ強度（水平偏波）を算出した結果を示している。実施例１の構成での放射ノイズ強度は、非特許文献１の構成でのそれに比べて最大１０ｄＢ程度低い。
【００２４】
以上の結論として、静電気ノイズが集中して流れる接続部材に入力インピーダンスの低い導電体を付け加え、静電気ノイズを分散させれば、スリットを跨ぐ信号配線の静電気ノイズ伝搬量を低減できるということが言える。
【００２５】
（比較実験例）
図１７は、非特許文献１に開示された構成を示した図１５における、スリット部１０４の等価回路図である。スリット部１０４は、容量素子としてみなせる。接続部材１２０から見たスリット部１０４の入力インピーダンスを算出した結果を図１８に示す。また、図１５における信号配線１０５の静電気ノイズ伝搬量を算出した結果を図１９に示す。１７００ＭＨｚ付近に信号配線１０５の共振によるピークが存在するが、そのピーク周波数において、スリット部１０４の入力インピーダンスは約６００Ωと高い値を示している。静電気ノイズは、入力インピーダンスの高いスリット部１０４には、ほとんど流れず、入力インピーダンスの低いシグナルグラウンドパターン１０３の方に多く流れてしまう。結果として、信号配線１０５への静電気ノイズ伝搬量が増えてしまう。
【実施例２】
【００２６】
図７は実施例２の主要部を示す部分斜視図である。本実施例は、実施例１の構成に対して、第１の導体層１ａにおいても、第２の導体層１ｂと同様に、フレームグラウンドパターン２とシグナルグラウンドパターン３とを接続する接続部材２３と、接続部材２３から分岐する導電体２４、２５を付加したものである。また、図示していないが、導電体２４、２５と導電体２１、２２とが、ビアで導通してあってもよい。
【００２７】
（実験例２）
図８は、図７における信号配線５の静電気ノイズ伝搬量を算出した結果を示している。実施例２の構成の場合における静電気ノイズ伝搬量は、非特許文献１に対して９７％程度低減された値を示し、半導体素子７の静電気ノイズ耐性が大幅に向上する。
また、図６には、実施例２の構成の場合における放射ノイズ強度（水平偏波）も示している。放射ノイズ強度が、非特許文献１に対して２０〜４０ｄＢ程度、低減する。
【００２８】
このように、複数の層においてそれぞれ、スリット部、導電性を有する接続部材及び導電体を形成することは、半導体素子の静電気ノイズ耐性向上と放射ノイズ抑制を両立するうえで有効である。
【実施例３】
【００２９】
図９及び図１０は、実施例３を示す平面図及び部分斜視図である。本実施例は、実施例１の構成に対して、導電体２１、２２とフレームグラウンドパターン１８とを接続する抵抗性素子２６、２７を付加したものである。抵抗性素子２６、２７はチップ抵抗であってもよいし、リード抵抗であってもよい。
【００３０】
抵抗性素子の代わりに、セラミックコンデンサ、電解コンデンサ等の容量性素子を用いてもよい。あるいは抵抗性素子と容量性素子を直列、並列接続などして、同時に複数使用してもよい。
【００３１】
抵抗性素子もしくは容量性素子あるいはその両方を設けることにより、プリント回路板のインピーダンス特性を調整することができる。プリント回路板のインピーダンス特性は、プリント回路板から放射されるノイズ特性に大きな影響を与える。このときの接続部材２０から見た導電体２１、２２の入力インピーダンスにより、導電体２１、２２による接続部材２０に流れる静電気ノイズの分散効果は変動する。この入力インピーダンスは、抵抗性素子および容量性素子の定数により定まるため、抵抗性素子もしくは容量性素子の値を変えることで、信号配線５の共振周波数における入力インピーダンスが低くなるよう調整すればよい。
【００３２】
プリント回路板作製時に、予め、インピーダンス調整を可能にするための抵抗性素子もしくは容量性素子の実装用ランドを形成しておけば、問題が発生したときに、プリント基板を作り直すことなく、対処できる。これによって、プリント回路板の製造コストの低減及び製造時間の短縮に貢献できる。
【実施例４】
【００３３】
図１１及び図１２は、実施例４を示す平面図及び部分斜視図である。本実施例は、実施例１の構成に対して、導電性を有する接続部材２０から分岐される導電体が、それぞれ導電体２１ａ、２１ｂ及び導電体２２ａ、２２ｂに分割されている。そして、導電体２１ａと導電体２１ｂとが、誘導性素子２８を介して接続され、導電体２２ａと導電体２２ｂとが、誘導性素子２９を介して接続されている。誘導性素子２８、２９は、フレームグラウンドパターン１８及びシグナルグラウンドパターン１９には接続されていない。誘導性素子は、チップインダクタであってもよいし、リードインダクタであってもよい。
【００３４】
誘導性素子を設けた場合においても、実施例３と同様に、誘導性素子の値を変えることで、信号配線の共振周波数における接続部材から見た導電体の入力インピーダンスが低くなるよう調整すればよい。ただし、誘導性素子の値をあまり大きくすると、静電気ノイズ分散効果を損なう恐れがあるので、注意が必要である。
【００３５】
プリント回路板作製時に、予め、インピーダンス調整を可能にするための誘導性素子の実装用ランドを形成しておけば、問題が発生したときに、プリント基板を作り直すことなく、対処できる。これによって、プリント回路板の製造コストの低減及び製造時間の短縮に貢献できる。
【００３６】
なお、実施例３と実施例４を組み合わせることによって、より柔軟性を持ったインピーダンス調整が可能となる。
【図面の簡単な説明】
【００３７】
【図１】実施例１によるプリント回路板を示す平面図である。
【図２】実施例１のプリント回路板の主要部を示す部分斜視図である。
【図３】実施例１のプリント回路板のスリット部の等価回路図である。
【図４】実施例１のプリント回路板の入力インピーダンスを示すグラフである。
【図５】実施例１における静電気ノイズ伝搬量を示すグラフである。
【図６】実施例１、実施例２、非特許文献１の放射ノイズ強度を示すグラフである。
【図７】実施例２のプリント回路板の主要部を示す部分斜視図である。
【図８】実施例２における静電気ノイズ伝搬量を示すグラフである。
【図９】実施例３によるプリント回路板を示す平面図である。
【図１０】実施例３のプリント回路板の主要部を示す部分斜視図である。
【図１１】実施例４によるプリント回路板を示す平面図である。
【図１２】実施例４のプリント回路板の主要部を示す部分斜視図である。
【図１３】一従来例によるプリント回路板を示す平面図である。
【図１４】図１３のプリント回路板の主要部を示す部分斜視図である。
【図１５】別の従来例によるプリント回路板を示す平面図である。
【図１６】図１５のプリント回路板の主要部を示す部分斜視図である。
【図１７】図１５のプリント回路板のスリット部の等価回路図である。
【図１８】図１５のプリント回路板の入力インピーダンスを示すグラフである。
【図１９】図１５のプリント回路板の静電気ノイズ伝搬量を示すグラフである。
【符号の説明】
【００３８】
１    プリント回路板
１ａ、１ｂ    導体層
２、１８    フレームグラウンドパターン
３、１９    シグナルグラウンドパターン
４    スリット部
５    スリットを跨ぐ信号配線
６    外部インターフェース
７、９、１０    半導体素子
８    スリットを跨がない信号配線
１１、１２、１３、１４、１５、１６    導通部材
１７    機器筐体
２０、２３    接続部材
２１、２１ａ、２１ｂ、２２、２２ａ、２２ｂ、２４、２５    導電体
２６、２７    抵抗性素子
２８、２９    誘導性素子
【図１】
2010050298.tif 000003
【図２】
2010050298.tif 000004
【図３】
2010050298.tif 000005
【図４】
2010050298.tif 000006
【図５】
2010050298.tif 000007
【図６】
2010050298.tif 000008
【図７】
2010050298.tif 000009
【図８】
2010050298.tif 000010
【図９】
2010050298.tif 000011
【図１０】
2010050298.tif 000012
【図１１】
2010050298.tif 000013
【図１２】
2010050298.tif 000014
【図１３】
2010050298.tif 000015
【図１４】
2010050298.tif 000016
【図１５】
2010050298.tif 000017
【図１６】
2010050298.tif 000018
【図１７】
2010050298.tif 000019
【図１８】
2010050298.tif 000020
【図１９】
2010050298.tif 000021