(57)【要約】【課題】ユーザが簡易に部品のシミュレーションモデルを生成できる生成装置および方法を得ること。【解決手段】デバイスシミュレーションモデル生成装置１０は、ボード設計に必要な予め定めた電気特性でボードに使用する部品の電気的な入出力特性を分類したライブラリから部品に適用する電気的な入出力特性を選定する入出力特性選定手段１１と、選定した入出力特性の電気特性モデルを生成する電気特性モデル生成手段１２と、生成した電気特性モデルを、ボードに配置する部品の物理的な入出力端子を対応付ける端子対応付け手段１３と、部品の電気特性モデルに対してパッケージモデルを追加してデバイスシミュレーションモデルを生成するデバイスシミュレーションモデル生成手段１４とを備えている。【選択図】図１
2010165135.tif 000002
【特許請求の範囲】
【請求項１】
ボード設計に必要な予め定めた電気特性でボードに使用する部品の電気的な入出力特性を予め分類したライブラリからデバイスシミュレーションモデルを生成しようとする部品に適用する所望の電気的な入出力特性を選定する入出力特性選定手段と、
この入出力特性選定手段によって選定した入出力特性の電気特性モデルを生成する電気特性モデル生成手段と、
この電気特性モデル生成手段によって生成した電気特性モデルを、ボードに配置する前記部品の物理的な入出力端子を対応付ける端子対応付け手段と、
この端子対応付け手段で対応付けた前記部品の電気特性モデルに対して、前記部品のパッケージに対応したパッケージモデルを追加して部品全体としてのデバイスシミュレーションモデルを生成するデバイスシミュレーションモデル生成手段
とを具備することを特徴とするデバイスシミュレーションモデル生成装置。
【請求項２】
ボード設計に必要な予め定めた電気特性でボードに使用する部品の電気的な入出力特性を予め分類したライブラリからデバイスシミュレーションモデルを生成しようとする部品に適用する所望の電気的な入出力特性を選定する入出力特性選定ステップと、
この入出力特性選定ステップで選定した入出力特性の電気特性モデルを生成する電気特性モデル生成ステップと、
この電気特性モデル生成ステップで生成した電気特性モデルを、ボードに配置する前記部品の物理的な入出力端子を対応付ける端子対応付けステップと、
この端子対応付けステップで対応付けた前記部品の電気特性モデルに対して、前記部品のパッケージに対応したパッケージモデルを追加して部品全体としてのデバイスシミュレーションモデルを生成するデバイスシミュレーションモデル生成ステップ
とを具備することを特徴とするデバイスシミュレーションモデル生成方法。
【請求項３】
前記電気特性は、電源電圧、駆動能力、入力クランプダイオード特性等のボード設計に必要な電気的な特性であることを特徴とする請求項１記載のデバイスシミュレーションモデル生成装置。
【請求項４】
前記電気特性は、電源電圧、駆動能力、入力クランプダイオード特性等のボード設計に必要な電気的な特性であることを特徴とする請求項２記載のデバイスシミュレーションモデル生成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント配線板上に形成される回路の検証に用いるデバイスシミュレーションモデル生成装置およびデバイスシミュレーションモデル生成方法に関する。
【背景技術】
【０００２】
半導体装置には、プリント配線板（以下、ボードという。）が使用されている。ボートの多くには、高密度にＩＣ（Integrated Circuit）、ＬＳＩ（Large Scale Integration）等の部品（デバイス）が実装されている。ボード上では、部品間の配線もわずかの間隔を置いて隣り合ったり、多層基板上で上下に重なり合ったりすることもある。
【０００３】
したがって、ある半導体装置の回路を机上で設計したら、次にこれをボード上で実際に配置して配線を行って、信号伝送の伝播遅延時間や、クロストークノイズの影響を検査する必要がある。この結果、不具合があれば、部品の仕様を変更したり配線のピッチを変えたりする等の対処をする。
【０００４】
ところが、ボード上に実装される個々の部品にはある程度の特性上のバラツキがある。このため、ボードのサンプルを実際に作成して、半導体装置の特性を検査した結果、クロストークの問題が生じなかったとしても、実際に製造されるボードの幾つかではクロストークが問題となる場合が生じる可能性がある。また、半導体装置の具体的な回路を基にボードを実際に製造してからその各端子の入出力をチェックして不具合を見つけるのでは、ボード設計を満足に終了させるまでに長時間が必要になる場合もある。
【０００５】
そこで、基板に実際に部品を実装したり、部品や端子間に配線を現実に行う代わりに、部品や配線のシミュレーション（模擬）モデルを用いて、ボードにおける信号伝送の伝播遅延時間や、クロストークノイズの影響を検査することが行われている。このために、ボード上で使用される各部品のＶＩ（電圧−電流）特性やインダクタンス（Ｌ）、容量（Ｃ）、抵抗（Ｒ）等の値を格納する標準フォーマットとしてＩＢＩＳ（Input・Output Buffer Information Specification）モデルといった回路検証用電気特性モデルが存在している。本明細書では、ＩＢＩＳモデルを一例として採り上げて説明する。
【０００６】
ＩＢＩＳモデルは、ＳＰＩＣＥ（Simulation Program with Integrated Circuit Emphasis）と呼ばれる回路シミュレータによる解析に基づいてキャラクタライズすることができる。すなわち、ＳＰＩＣＥで求めたＶＩ特性をＩＢＩＳモデルのフォーマットに従ってテーブル化することができる。
【０００７】
ボード上の半導体装置は、ＩＣやＬＳＩといった各種の部品と、これらの部品の端子に接続される配線パターンに分けることができる。このうち配線パターンに関しては、その具体的なパターン形状や、印加される電圧あるいは電圧変化を具体的に特定することで、たとえばクロストークノイズの発生状況を把握することができる。
【０００８】
一方、各部品の標準フォーマットとしてＩＢＩＳモデルについては、ＩＣやＬＳＩといった部品の製造メーカが提供するのが一般的である。そこで、ボード設計者としてのユーザに各部品についてＩＢＩＳモデルを提供し、更に配線のためのパッド容量についてのファイルを準備しておくことが、本発明の関連技術として提案されている（たとえば特許文献１参照）。この関連技術によれば、ボード設計者はＩＢＩＳモデルを選択するだけでよく、シミュレーションモデルを短期間で入手することが可能である。これにより、半導体装置開発にかかる時間を削減することが可能である。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００６−３２３４７０号公報（第００１３〜第００１６段落、第００６８段落、図１、図２）
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、部品メーカは、ＩＣやＬＳＩといった部品のデータシートで特定の電圧−電流特性を定義しているだけでボード設計者側の要求するＩＢＩＳモデルを用意していない場合もある。
【００１１】
半導体装置で高速な信号伝送を行うシステムのボード設計を行うような場合、ボード設計者はボードの信号伝送の伝播遅延時間や、クロストークノイズの問題についての電気的な回路検証が重要である。また、回路検証の精度を向上させようとすると、ボード設計者はすべての部品に対してＩＢＩＳモデルを準備する必要があるが、時間的な都合やメーカが対応しない場合などですべてのＩＢＩＳモデルを準備できない場合がある。
【００１２】
このような理由で、メーカ側がＩＢＩＳモデルのような回路検証用電気特性モデルの提供を行えないような場合、半導体装置のボード設計者は、次の２つの選択肢のいずれかを採用せざるを得なかった。すなわち、該当する部品についてのみデフォルトのモデルを使用して、電気的な回路検証の精度を犠牲にするか、該当する部品の特性を実測やＳＰＩＣＥモデルをシミュレーションして、その回路検証用電気特性モデルのデータを自前で作成するかの選択を行わなければならなかった。しかしながら、前者の場合には電気的な回路検証を十分に行えないという問題がある。また、後者の場合には半導体装置の電気的な回路検証を十分行えるものの、部品の特性の実測のために、かなりの時間と手間を必要とするという問題がある。
【００１３】
そこで本発明の目的は、ユーザが簡易に部品のシミュレーションモデルを生成できるデバイスシミュレーションモデル生成装置およびデバイスシミュレーションモデル生成方法を提供することにある。
【課題を解決するための手段】
【００１４】
本発明では、（イ）ボード設計に必要な予め定めた電気特性でボードに使用する部品の電気的な入出力特性を予め分類したライブラリからデバイスシミュレーションモデルを生成しようとする部品に適用する所望の電気的な入出力特性を選定する入出力特性選定手段と、（ロ）この入出力特性選定手段によって選定した入出力特性の電気特性モデルを生成する電気特性モデル生成手段と、（ハ）この電気特性モデル生成手段によって生成した電気特性モデルを、ボードに配置する前記した部品の物理的な入出力端子を対応付ける端子対応付け手段と、（ニ）この端子対応付け手段で対応付けた前記した部品の電気特性モデルに対して、前記した部品のパッケージに対応したパッケージモデルを追加して部品全体としてのデバイスシミュレーションモデルを生成するデバイスシミュレーションモデル生成手段とをデバイスシミュレーションモデル生成装置が具備する。
【００１５】
また、本発明では、（イ）ボード設計に必要な予め定めた電気特性でボードに使用する部品の電気的な入出力特性を予め分類したライブラリからデバイスシミュレーションモデルを生成しようとする部品に適用する所望の電気的な入出力特性を選定する入出力特性選定ステップと、（ロ）この入出力特性選定ステップで選定した入出力特性の電気特性モデルを生成する電気特性モデル生成ステップと、（ハ）この電気特性モデル生成ステップで生成した電気特性モデルを、ボードに配置する前記した部品の物理的な入出力端子を対応付ける端子対応付けステップと、（ニ）この端子対応付けステップで対応付けた前記した部品の電気特性モデルに対して、前記した部品のパッケージに対応したパッケージモデルを追加して部品全体としてのデバイスシミュレーションモデルを生成するデバイスシミュレーションモデル生成ステップとをデバイスシミュレーションモデル生成方法が具備する。
【発明の効果】
【００１６】
以上説明したように本発明によれば、部品の電気的な入出力特性を自在に選定できるので、部品が具体的に特定されていなくてもボードにおける信号伝送の伝播遅延時間や、クロストークノイズの影響を検証することができる。また、ユーザの用途に応じて部品の電気的な入出力特性を必要最低限の分だけ選定することができるので、精度のよいデバイスシミュレーションモデルを容易に生成可能になる。
【図面の簡単な説明】
【００１７】
【図１】本発明のデバイスシミュレーションモデル生成装置のクレーム対応図である。
【図２】本発明のデバイスシミュレーションモデル生成方法のクレーム対応図である。
【図３】本発明の実施の形態によるボードの設計処理の流れを表わした説明図である。
【図４】本実施の形態でボード設計を行う情報処理装置の構成の概要を表わした説明図である。
【図５】Ｉ／Ｏ分類電気特性モデルにおける出力を分類した一例を示す説明図である。
【図６】Ｉ／Ｏ分類電気特性モデルにおける入力を分類した一例を示す説明図である。
【図７】本発明の変形例におけるボードの設計処理の流れを表わした説明図である。
【発明を実施するための形態】
【００１８】
図１は、本発明のデバイスシミュレーションモデル生成装置のクレーム対応図を示したものである。本発明のデバイスシミュレーションモデル生成装置１０は、ボード設計に必要な予め定めた電気特性でボードに使用する部品の電気的な入出力特性を予め分類したライブラリからデバイスシミュレーションモデルを生成しようとする部品に適用する所望の電気的な入出力特性を選定する入出力特性選定手段１１と、この入出力特性選定手段１１によって選定した入出力特性の電気特性モデルを生成する電気特性モデル生成手段１２と、この電気特性モデル生成手段１２によって生成した電気特性モデルを、ボードに配置する前記した部品の物理的な入出力端子を対応付ける端子対応付け手段１３と、この端子対応付け手段１３で対応付けた前記した部品の電気特性モデルに対して、前記した部品のパッケージに対応したパッケージモデルを追加して部品全体としてのデバイスシミュレーションモデルを生成するデバイスシミュレーションモデル生成手段１４とを備えている。
【００１９】
図２は、本発明のデバイスシミュレーションモデル生成方法のクレーム対応図を示したものである。本発明のデバイスシミュレーションモデル生成方法２０は、ボード設計に必要な予め定めた電気特性でボードに使用する部品の電気的な入出力特性を予め分類したライブラリからデバイスシミュレーションモデルを生成しようとする部品に適用する所望の電気的な入出力特性を選定する入出力特性選定ステップ２１と、この入出力特性選定ステップ２１で選定した入出力特性の電気特性モデルを生成する電気特性モデル生成ステップ２２と、この電気特性モデル生成ステップ２２で生成した電気特性モデルを、ボードに配置する前記した部品の物理的な入出力端子を対応付ける端子対応付けステップ２３と、この端子対応付けステップ２３で対応付けた前記した部品の電気特性モデルに対して、前記した部品のパッケージに対応したパッケージモデルを追加して部品全体としてのデバイスシミュレーションモデルを生成するデバイスシミュレーションモデル生成ステップ２４とを備えている。
【００２０】
＜発明の実施の形態＞
【００２１】
次に本発明の実施の形態を説明する。
【００２２】
図３は、本発明の実施の形態によるボードの設計処理の流れを表わしたものである。まず、ボード設計者は開発中の半導体装置の回路図を具体的に設計する（ステップＳ１０１）。次に、設計した回路図に基づいて、ボード上でのＬＳＩやＩＣといった部品の配置を定めると共に、これらの部品の端子に接続する配線の具体的な設計を行う（ステップＳ１０２）。これらの設計によって得られた設計データは所定のデータ格納領域に格納しておく（ステップＳ１０３）。
【００２３】
一方、ステップＳ１０１で具体的な回路図を設計したら、この中からＬＳＩやＩＣといった部品を抽出する（ステップＳ１０４）。これらの部品については、前記したようにＩＢＩＳモデル等の回路検証用電気特性モデルが全部揃っていればよいが、揃っていない場合も多い。そこで本実施の形態では回路検証用電気特性モデルを収集し、このような回路検証用電気特性モデルが存在しない場合には、新たに回路検証用電気特性モデルを作成する（ステップＳ１０５）。そして、ボードに使用するＬＳＩやＩＣのデバイスシミュレーションモデルを所定のデータ格納領域に格納しておく（ステップＳ１０６）。この後、ステップＳ１０３で格納した設計データと共に、設計したボードについて、信号伝送の伝播遅延時間や、クロストークノイズの影響の有無といった電気的な回路検証が行われることになる（ステップＳ１０７）。
【００２４】
ここで、ステップＳ１０７で示したボードの電気的な回路検証自体は、従来から行われている技術である。たとえば配線の形状や配線同士の接近の度合いがクロストークノイズにどのような影響を与えるかといった問題は、ステップＳ１０３で所定のデータ格納領域に集積された配線に関する設計データを用いて公知の手法で解析することができる。そこで、本実施の形態では、ステップＳ１０７に示した電気的回路検証に関する説明は省略する。
【００２５】
そこで、本実施の形態で独自の処理となるステップＳ１０５およびステップＳ１０６で示した処理を、次に具体的に説明する。
【００２６】
図４は、本実施の形態でボード設計を行う情報処理装置の構成の概要を表わしたものである。この情報処理装置２００は、入力データ領域２０１と、この入力データ領域２０１から入力されたデータの処理を行うデータ処理部２０２およびデバイスシミュレーションモデルを格納する生成モデル領域２０３に分かれている。このような情報処理装置２００は、たとえば専用の制御プログラムを備えたパーソナルコンピュータに、図示しないタッチパネルやキーボードあるいはポインティングデバイスとしてのマウスを接続することで構成することができる。
【００２７】
情報処理装置２００の入力データ領域２０１には、ＬＳＩ・ＩＣピンＩ／Ｏ（Input/Output）分類対応表２１１と、Ｉ／Ｏ分類電気特性モデル２１２およびパッケージ電気特性モデル２１３が用意されている。ここで、ＬＳＩ・ＩＣピンＩ／Ｏ分類対応表２１１は、ボード設計に使用する可能性のある各ＬＳＩおよびＩＣについて、これらのピン（物理的な入出力端子）と論理的な入出力端子の関係を対応付けた表である。
【００２８】
Ｉ／Ｏ分類電気特性モデル２１２は、ボードに使用する各部品の電気特性モデルを、伝播遅延やクロストークノイズといったボードの配線設計の回路検証に好適な電気的な特性で分類したライブラリをいう。電気特性としては、電源電圧、信号の種類、入出力の特性などをボード設計に影響する条件をあらゆる部品を対象にして分類したものである。
【００２９】
図５は、Ｉ／Ｏ分類電気特性モデルにおける出力を分類した一例であり、図６はＩ／Ｏ分類電気特性モデルにおける入力を分類した一例である。これらは、ボード設計者側がボードの電気的な回路検証を行う上でボード設計に影響を与える電気的特性を選択できるように考慮して分類したものである。したがって、これら図５および図６に示す電気的な特性そのものは、ボードに使用する部品そのものの電気的な特性を具体的に表わしている必要はなく、実際にボードで使用する部品としての回路のモデルを作成するのでもない。図５および図６に示す電気的な特性は、ボード設計に必要な電気的特性で分類された代表的な電気特性モデルを作成するために用意されるものである。したがって、ボード設計者にとっては、検証に本質的に不要な電気的特性を選択の対象から外すことができ、また、パッケージのモデルと切り離して、目的とする伝播遅延やクロストークノイズといった回路検証を効率的に行う電気特性モデルを生成することができる。
【００３０】
図４に戻って説明する。パッケージ電気特性モデル２１３は、ＬＳＩやＩＣといった部品のパッケージの形状をモデル化したものである。Ｉ／Ｏ分類電気特性モデル２１２は実際の部品の形状と無関係な電気特性モデルなので、パッケージ電気特性モデル２１３がこれとは別に必要となる。
【００３１】
データ処理部２０２では、まず、ボードに使用する部品のＬＳＩ・ＩＣピンＩ／Ｏ分類対応表２１１と、Ｉ／Ｏ分類電気特性モデル２１２を合成することで、使用する部品としてのＬＳＩやＩＣの物理的な端子と論理的な端子を対応付ける（ステップＳ１１１）。そして、以上のようにして合成したモデルにパッケージモデルを追加して（ステップＳ１１２）、生成モデル領域２０３でＬＳＩあるいはＩＣについてのデバイスシミュレーションモデルを生成する（ステップＳ１１３）。
【００３２】
このように本実施の形態では、ボードの配線設計における伝播遅延、クロストークノイズといった回路検証でシミュレーションを実施するために使用する部品のシミュレーション用モデルを精度よく、かつ効率的に生成することができる。また、本実施の形態では、Ｉ／Ｏ分類の電気特性モデルを実際の部品のモデルから作成するのではなく、ボード設計に必要な電気的特性としての電源電圧、駆動能力、入力クランプダイオード特性等の特性で分類したものを使用して作成する。このため、部品の電気特性モデルが存在しなくても、あるいはボードに搭載する部品が具体的に定まっていない状態でも、Ｉ／Ｏ分類電気特性モデル２１２やパッケージ電気特性モデル２１３を使用して、デバイスシミュレーションモデルを生成して、伝播遅延やクロストークノイズといった回路検証を行うことができる。更に、シミュレーション用モデルの設計をボード設計者が行うことができるので、ボード設計に最適な精度や最低限の分類数でモデルを作成することも可能である。
【００３３】
＜発明の変形例＞
【００３４】
図７は、本発明の変形例を示したものである。図７で図４と同一部分には同一の符号を付しており、これらの説明を適宜省略する。
【００３５】
この変形例の情報処理装置２００Ａでは、データ処理部２０２Ａで、まずパッケージ電気特性モデル２１３を使用して、ボードに実際に使用する部品のパッケージのみの部品モデルを先に生成し（ステップＳ１２１）、続いてＬＳＩ・ＩＣピンＩ／Ｏ分類対応表２１１と、Ｉ／Ｏ分類電気特性モデル２１２を用いて合成した電気特性モデルにパッケージモデルを追加する（ステップＳ１２２）。そして、生成モデル領域２０３でＬＳＩあるいはＩＣについてのデバイスシミュレーションモデルを生成する（ステップＳ１２３）。
【００３６】
すなわち、本発明は部品の電気特性モデルを生成する処理と、これにより得られた電気特性モデルにパッケージモデルを追加して、部品（ＬＳＩやＩＣ）のデバイスシミュレーションモデルを生成する処理から成り立っているが、これらの処理の順序を先の実施の形態と変形例とで入れ換えるこきができる。このようにした変形例でも、先の実施の形態と同様の効果を得ることができる。
【符号の説明】
【００３７】
１０  デバイスシミュレーションモデル生成装置
１１  入出力特性選定手段
１２  電気特性モデル生成手段
１３  端子対応付け手段
１４  デバイスシミュレーションモデル生成手段
２０  デバイスシミュレーションモデル生成方法
２１  入出力特性選定ステップ
２２  電気特性モデル生成ステップ
２３  端子対応付けステップ
２４  デバイスシミュレーションモデル生成ステップ
２００、２００Ａ  情報処理装置
２０１  入力データ領域
２０２、２０２Ａ  データ処理部
２０３  生成モデル領域
２１１  ＬＳＩ・ＩＣピンＩ／Ｏ分類対応表
２１２  Ｉ／Ｏ分類電気特性モデル
２１３  パッケージ電気特性モデル
【図１】
2010165135.tif 000003
【図２】
2010165135.tif 000004
【図３】
2010165135.tif 000005
【図４】
2010165135.tif 000006
【図５】
2010165135.tif 000007
【図６】
2010165135.tif 000008
【図７】
2010165135.tif 000009