(57)【要約】【課題】静止画解像度を向上させると共に、感度を向上させる。【解決手段】撮像装置は、撮像モードを通常モード又は画素加算モードに切り換え可能であり、通常モードにおいて、複数の画素の各々に蓄積された電荷に応じた値の撮像信号を順次出力し、画素加算モードにおいて、複数の画素の内の隣接する所定数（例えば、２個）の画素１１ａ、１１ｂの電荷を加算し、加算された電荷に応じた値の撮像信号を、所定数の画素の中から選択された画素１１ｂの撮像信号として出力し、且つ、加算された電荷に応じた値の撮像信号の出力が１フレーム分終了するごとに、撮像信号が出力される選択された画素の位置を切り換える。【選択図】図４
2010124277.tif 000002
【特許請求の範囲】
【請求項１】
複数行及び複数列に配列され、それぞれが入射した光の量に応じた量の電荷を蓄積する複数の画素と、
入力される駆動パルスに応じたタイミングで、前記複数の画素に蓄積された電荷を転送する転送手段と、
前記駆動パルスを生成し、前記転送手段に供給する駆動手段と、
前記駆動手段による前記駆動パルスの生成を制御する制御手段と
を有する撮像装置において、
前記制御手段は、前記駆動手段による前記駆動パルスの生成を制御することによって、撮像モードを通常モード又は画素加算モードに切り換え可能であり、
前記通常モードにおいて、前記転送手段は、前記複数の画素の各々に蓄積された電荷に応じた値の撮像信号を順次出力する手段であり、
前記画素加算モードにおいて、前記転送手段は、前記複数の画素の内の隣接する所定数の画素の電荷を加算し、前記加算された電荷に応じた値の撮像信号を、前記所定数の画素の中から選択された画素の撮像信号として出力し、且つ、前記加算された電荷に応じた値の撮像信号の出力が１フレーム分終了するごとに、前記撮像信号が出力される前記選択された画素の位置を切り換える手段である
ことを特徴とする撮像装置。
【請求項２】
前記転送手段は、
前記複数の画素の内の第１の方向に並ぶ画素から読み出された電荷を第１の方向に転送する第１の転送手段と、
前記第１の転送手段から出力された電荷を前記第１の方向に直交する第２の方向に転送する第２の転送手段と
を有することを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記所定数の画素は、同一色の光が入射する複数の画素であることを特徴とする請求項１又は２に記載の撮像装置。
【請求項４】
被写体の明るさを検出する明るさ検出手段を有し、
前記制御手段は、前記明るさ検出手段の検出信号に基づいて、撮像モードを前記通常モード又は前記画素加算モードのいずれかに切り換える
ことを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置。
【請求項５】
前記制御手段は、前記明るさ検出手段の検出信号に基づいて、前記画素加算モードにおいて画素が加算される前記所定数の画素の数を増やすことを特徴とする請求項４に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の画素（光電変換素子）を有する撮像素子を用いた撮像装置に関するものである。
【背景技術】
【０００２】
複数のＣＣＤに蓄積した画像信号を垂直方向に混合して出力する混合読み出しによって、ＣＣＤセンサの感度を上げる撮像装置が提案されている（例えば、特許文献１参照）。
【０００３】
【特許文献１】特開２００２−１４２１５１号公報（請求項１、段落００２０〜００２９、図１、及び図４）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、例えば、垂直４８０画素（ライン）のプログレッシブスキャンの画素データを、垂直方向に２画素混合する混合読み出しでは、１フィールド期間のライン数が２４０ラインになり、静止画解像度が低下するという問題がある。
【０００５】
そこで、本発明は、上記従来技術の課題を解決するためになされたものであり、その目的は、静止画解像度を向上させると共に、感度を向上させることができる撮像装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明に係る撮像装置は、複数行及び複数列に配列され、それぞれが入射した光の量に応じた量の電荷を蓄積する複数の画素と、入力される駆動パルスに応じたタイミングで、前記複数の画素に蓄積された電荷を転送する転送手段と、前記駆動パルスを生成し、前記転送手段に供給する駆動手段と、前記駆動手段による前記駆動パルスの生成を制御する制御手段とを有する撮像装置であって、前記制御手段は、前記駆動手段による前記駆動パルスの生成を制御することによって、撮像モードを通常モード又は画素加算モードに切り換え可能であり、前記通常モードにおいて、前記転送手段は、前記複数の画素の各々に蓄積された電荷に応じた値の撮像信号を順次出力する手段であり、前記画素加算モードにおいて、前記転送手段は、前記複数の画素の内の隣接する所定数の画素の電荷を加算し、前記加算された電荷に応じた値の撮像信号を、前記所定数の画素の中から選択された画素の撮像信号として出力し、且つ、前記加算された電荷に応じた値の撮像信号の出力が１フレーム分終了するごとに、前記撮像信号が出力される前記選択された画素の位置を切り換える手段であることを特徴とする。
【発明の効果】
【０００７】
本発明の撮像装置によれば、静止画解像度を向上させると共に、感度を向上させることができるという効果が得られる。
【発明を実施するための最良の形態】
【０００８】
実施の形態１．
図１は、本発明の実施の形態１に係る撮像装置の構成を概略的に示すブロック図である。図１に示されるように、実施の形態１に係る撮像装置は、レンズ１と、撮像素子２と、アナログ処理部３と、Ａ／Ｄ変換部４と、信号処理部５と、撮像素子２の駆動手段としての駆動部６と、駆動部５の制御手段としての駆動パルス制御部７とを有する。
【０００９】
撮像素子２は、複数行及び複数列（マトリクス状）に配列され、それぞれが入射した光の量に応じた量の電荷を蓄積する複数の画素（フォトダイオード）と、入力される駆動パルスに応じたタイミングで、複数の画素に蓄積された電荷を転送する転送手段（後述の図２に示す。）とを備えている。撮像素子２は、複数の画素から読み出された電荷に対応する撮像信号（画素データ信号）を出力する。
【００１０】
アナログ処理部３は、撮像素子２から出力された画素データ信号に相関二重サンプリング（ＣＤＳ）処理を行い、相関二重サンプリングされた信号を利得調整する。
【００１１】
Ａ／Ｄ変換部４は、アナログ処理部３から出力されたアナログ信号を、デジタル信号に変換する。
【００１２】
信号処理部５は、Ａ／Ｄ変換部４から出力されたデジタル信号を、フレーム単位で表示装置（図示せず）に表示できる映像信号に変換する。
【００１３】
駆動部６は、撮像素子２の駆動パルスを生成し、撮像素子２に供給する。駆動部６は、例えば、撮像素子２の画素に蓄積された電荷を撮像素子２の転送手段（水平転送ＣＣＤ及び垂直転送ＣＣＤ）内で転送させるために必要な水平転送パルス及び垂直転送パルス、撮像素子２の画素に蓄積された電荷（画素データとして用いない電荷）を基板へ掃き出させる電子シャッタを実現するための電荷掃き出しパルス、撮像素子２の画素から垂直転送ＣＣＤに電荷を移動させるトランスファーゲートパルス、及び撮像素子２の画素の電荷をリセットするリセットゲートパルスを生成する。また、駆動部６は、アナログ処理部３のデータ部（データレベル）とリセット部（リセットレベル）をサンプリングするサンプルホールドパルスを生成し、駆動パルス制御部７からの制御信号に応じて、サンプルホールドパルスを切り換える。
【００１４】
駆動パルス制御部７は、駆動部６による駆動パルスの生成を制御する。駆動パルス制御部７は、駆動部６を制御するための制御信号を駆動部６に出力する。また、駆動パルス制御部７は、フレームをカウントする機能を有し、駆動部６が生成する駆動パルスをフレームごとに変更させる制御信号を生成する。
【００１５】
実施の形態１に係る撮像装置において、駆動パルス制御部７は、駆動部６による駆動パルスの生成を制御することによって、撮像素子２の撮像モードを通常モード又は画素加算モードに切り換えることができる。撮像モードの切り換えは、図示しない操作部からのユーザ操作による切り換え、又は、自動切り換え（後述の実施の形態３）が含まれる。
【００１６】
通常モードにおいて、転送手段（水平転送ＣＣＤ及び垂直転送ＣＣＤ）は、複数の画素の各々に蓄積された電荷（画素データ）に応じた値の撮像信号を、複数の画素の各々の撮像信号として順次出力する（後述の図７に示す。）。
【００１７】
画素加算モードにおいて、転送手段は、複数の画素の内の隣接する所定数の画素の電荷を加算し、加算された電荷に応じた値の撮像信号を、所定数の画素の中から選択された画素の撮像信号として出力し、且つ、前記加算された電荷に応じた値の撮像信号の出力が１フレーム分終了するごとに、撮像信号が出力される選択された画素の位置を切り換える（後述の図８及び図９に示す。）。
【００１８】
図２は、図１に示される撮像素子２の一部の構成を概略的に示す図である。図２に示されるように、撮像素子２は、複数行及び複数列に配列された複数の画素（フォトダイオード）１１と、各列の複数の画素１１ごとに備えられ、複数の画素１１に蓄積された電荷を垂直方向（列方向）に転送する垂直転送ＣＣＤ１２と、垂直転送ＣＣＤ１２の出力電荷を水平方向（行方向）に転送する水平方向ＣＣＤ１３とを有する。垂直転送ＣＣＤ１２及び水平方向ＣＣＤ１３は、複数の画素１１に蓄積された電荷（画素データ）を転送して撮像信号（画素データ信号）として出力する転送手段を構成する。
【００１９】
垂直転送ＣＣＤ１２は、複数の画素１１に蓄積された電荷を、駆動部６からの電荷読出しパルスによって読み出して、垂直転送ＣＣＤ１２上に移動させ、垂直転送ＣＣＤ１２上の電荷を水平転送ＣＣＤ１３まで、垂直転送する。垂直転送ＣＣＤ１２に接続されている４つの端子２１に、垂直転送パルス（図２には４相の垂直転送パルスＶφ１，…，Ｖφ４を示す。）を印加することによって、垂直転送ＣＣＤ１２上の電荷を垂直転送することができる。垂直転送パルスＶφ１，…，Ｖφ４としては、撮像素子の特性を考慮して最適化されたタイミングパルス（撮像素子の製造メーカが指定するタイミングパルス）を用いる。また、垂直転送パルスＶφ１，…，Ｖφ４に、電荷読出しパルスを重畳することで、電荷読み出しすることができる。
【００２０】
垂直転送ＣＣＤ１２の端部（図２における下端であって、水平転送ＣＣＤ１３との境界部分）に到達した電荷は、水平転送ＣＣＤ１３に移動する。水平転送ＣＣＤ１３は、端子２２に印加された２相の水平転送パルスＨφ１，Ｈφ２によって、水平方向に転送される。水平転送ＣＣＤ１３を転送された電荷に応じた信号は、オバーフロードレインアンプで増幅され、撮像信号として端子２３から出力される。端子２４は、リセットゲートパルスφＲＧが印加される端子であり、リセットゲートパルスφＲＧを印加した期間は、端子２３から出力される撮像信号はリセットされる。
【００２１】
撮像素子２は、駆動部６から出力される水平転送ＣＣＤ１３を駆動するための２相の水平転送パルスφＨ１，φＨ２と、垂直転送ＣＣＤ１２を駆動するための４相の垂直転送パルスφＶ１，…，φＶ４と、電荷をリセットするためのリセットゲートパルスφＲＧと、基板電位から蓄積した電荷を排出する機能で電子シャッタを実現する電子シャッタ制御パルスφＳＵＢとにより、所定の手順にしたがって駆動制御され、蓄積電荷を撮像信号として出力する。
【００２２】
図３は、実施の形態１に係る撮像装置の通常モードの動作を説明するための図であり、図４は、実施の形態１に係る撮像装置の２画素加算モードの動作を説明するための図である。図３及び図４において、時刻（ｔ＋Δｔ）、（ｔ＋２×Δｔ）、（ｔ＋３×Δｔ）、（ｔ＋４×Δｔ）は、撮像装置の撮像素子２の画素に蓄積された電荷（画素データ）に基づく撮像信号を撮像素子２から出力する時点を示す。時間差Δｔは、あるフレームの開始時点と次のフレームの開始時点の時間間隔（フレーム時間）を示す。時間間隔Δｔの逆数１／Δｔは、フレーム周波数を示す。また、図３において、ＦＬ（ｔ＋Δｔ）は時刻（ｔ＋Δｔ）におけるフレーム画像を示し、ＦＬ（ｔ＋２×Δｔ）は時刻（ｔ＋２×Δｔ）に撮像素子２から出力されたフレーム画像を示し、ＦＬ（ｔ＋３×Δｔ）は時刻（ｔ＋３×Δｔ）に撮像素子２から出力されたフレーム画像を示し、ＦＬ（ｔ＋４×Δｔ）は時刻（ｔ＋４×Δｔ）に撮像素子２から出力されたフレーム画像を示す。また、図４において、ＦＬａ（ｔ＋Δｔ）は時刻（ｔ＋Δｔ）に撮像素子２から出力されたフレーム画像を示し、ＦＬａ（ｔ＋２×Δｔ）は時刻（ｔ＋２×Δｔ）に撮像素子２から出力されたフレーム画像を示し、ＦＬａ（ｔ＋３×Δｔ）は時刻（ｔ＋３×Δｔ）に撮像素子２から出力されたフレーム画像を示し、ＦＬａ（ｔ＋４×Δｔ）は時刻（ｔ＋４×Δｔ）に撮像素子２から出力されたフレーム画像を示す。
【００２３】
図３にハッチング付きの四角で示されるように、通常モードにおいては、複数の画素１１の各々に蓄積された電荷に応じた値の撮像信号は、複数の画素の各々の撮像信号として撮像素子２から順次出力される。
【００２４】
また、図４にクロスハッチング付きの四角で示されるように、画素加算モードにおいては、複数の画素の内の隣接する所定数（２個）の画素１１ａ，１１ｂの電荷を加算し、加算された電荷に応じた値の撮像信号を、所定数（２個）の画素の中から選択された画素１１ｂの撮像信号として出力し、且つ、加算された電荷に応じた値の撮像信号の出力が１フレーム分終了するごとに、撮像信号が出力される選択された画素の位置を切り換える。図４には、選択された画素をクロスハッチング付きの四角で示された画素（転送先の画素）１１ｂで示し、２種類の画素加算画像を、時間Δｔごとに切り換える２フレーム駆動シーケンスを示している。実施の形態１においては、１つの画素１１ｂに他の１つの画素１１ａの電荷が加算される２画素間の加算を行なっているので、この方式を「２画素加算」と呼ぶ。なお、実際には、画素１１ａから画素１１ｂに電荷が移動するわけではなく、電荷の水平方向の加算は水平転送ＣＣＤ１３により行なわれる。
【００２５】
また、実施の形態１においては、フレーム時間Δｔごとに、フレーム画像を切り換える。このため、例えば、時刻（ｔ＋Δｔ）においては図４の左から奇数列目の画素１１ｂの撮像信号が出力され、時刻（ｔ＋２×Δｔ）においては図４の左から偶数列目の画素１１ｂの撮像信号が出力され、フレーム単位で、撮像信号が出力される画素１１ｂが奇数列目と偶数列目で交互に切り替わる。このような切り換えを行なうことによって、切り換えを行なわない場合に比べて２倍の静止画解像度、すなわち、図３の通常モードの場合と同じ静止画解像度を得ることができる。
【００２６】
図５は、実施の形態１に係る撮像装置の２画素加算モードの水平加算パターン１を示す図であり、図６は、実施の形態１に係る撮像装置の２画素加算モードの水平加算パターン２を示す図である。図５は、図４におけるフレームＦＬａ（ｔ＋Δｔ）及びＦＬａ（ｔ＋３×Δｔ）に相当し、図６は、図４におけるフレームＦＬａ（ｔ＋２×Δｔ）及びＦＬａ（ｔ＋４×Δｔ）に相当する。図５においては、例えば、行Ｃ１列Ｒ１の画素の電荷を、行Ｃ１列Ｒ２の画素の電荷に加算し、画素加算後の電荷（加算画素電荷）Ｅ１１（ｔ＋ｔ０）を行Ｃ１列Ｒ２の画素の撮像信号として出力する。ここで、ｔ０＝Δｔ，３×Δｔ，…である。他の画素についても、同様に処理される。図６においては、例えば、行Ｃ１列Ｒ２の画素の電荷を、行Ｃ１列Ｒ３の画素の電荷に加算し、画素加算後の電荷（加算画素電荷）Ｅ１２（ｔ＋ｔ１）を行Ｃ１列Ｒ３の画素の撮像信号として出力する。他の画素についても、同様に処理される。図５及び図６はフレーム画像を示しており、２画素加算モードにおいて、撮像信号を出力する画素の位置をフレーム時間Δｔごとに切り換える。ここで、ｔ１＝２×Δｔ，４×Δｔ，…である。具体的には、実施の形態１に係る撮像装置の２画素加算モードにおいては、撮像信号を出力する画素（クロスハッチングで示す）を、図５、図６、図５、図６、…のように順次繰り返す。このような制御により、撮像信号を出力する画素の位置をフレーム時間Δｔごとに切り換えない場合に比べて、静止画解像度は水平方向に２倍になる。
【００２７】
図７は、図２の水平転送ＣＣＤ１３を示す図である。図７には、水平転送ＣＣＤを構成する各ＣＣＤに電荷Ｅ１，…，Ｅ４が蓄積されている初期状態を示している。実施の形態１における画素加算は、水平転送ＣＣＤ１３における水平転送パルスを制御することによって、電荷Ｅ１＋Ｅ２、電荷Ｅ３＋Ｅ４を得ることによって実現できる。
【００２８】
図８は、実施の形態１に係る撮像装置の通常モードの駆動パルス及び撮像信号を示す図である。図８に示されるように、水平転送パルスＨφ１は、水平転送ＣＣＤ１３を画素の電荷が転送するためのパルスである。２相で水平転送する場合、水平転送パルスＨφ１と逆相の水平転送クロックＨφ２（図８には示さず）を印加する。ＲＧパルスφＲＧは、水平転送ＣＣＤ１３内に蓄積された画素の電荷をリセットするためのパルスである。撮像信号は、撮像素子２の出力である。図８においては、光学的黒レベルを得る画素（ＯＢ画素）と、有効な信号を得る画素（有効画素）の波形を示している。図８において、ｔａは、ＯＢ画素の領域と有効画素の領域の境界の時刻を示している。また、Ｔｈは、水平転送パルスの１周期を示している。
【００２９】
なお、撮像素子２の撮像信号には、リセット部とデータ部の両方をサンプリングし、サンプリング結果の減算処理を行うことでリセットノイズを低減するための相関二重サンプリングが行われる。データ部のサンプルホールドパルスＳＨＤは、撮像信号のデータ部をサンプルホールドするタイミングを与える信号である。リセット部のサンプルホールドパルスＳＨＰは、撮像信号のリセット部をサンプルホールドするタイミングを与える信号である。
【００３０】
図９及び図１０は、実施の形態１に係る撮像装置の２画素加算モードの駆動パルス及び撮像信号を示す図である。図９は、水平画素の撮像信号の加算動作（水平加算パターン１）の波形図である。水平転送パルスＨφ１は、図８と同じである。水平加算パターン１では、ＲＧパルスφＲＧが２水平転送パルスの周期（２×Ｔｈ）ごとに生成されている点が、図８の場合と異なる。ＲＧパルスφＲＧが２水平転送パルスの周期で生成されているので、水平転送ＣＣＤ１３において２周期分の信号が加算され、Ｅ１（ｔ）＋Ｅ２（ｔ）、Ｅ３（ｔ）＋Ｅ４（ｔ）、…の撮像信号が出力される。
【００３１】
２画素加算モードの場合は、撮像素子２の撮像信号についての、データ部のサンプルホールドパルスＳＨＤとリセット部のサンプルホールドパルスＳＨＰのタイミングが図８の場合と異なる。また、２画素加算モードの場合は、データ部とリセット部のサンプルホールドパルスをＲＧパルスφＲＧに同期して、制御している点が図８の場合と異なる。
【００３２】
この撮像信号の１画面（１フレーム）は、図５に示されるフレームである。図５は、図４の時刻（ｔ＋Δｔ）における画素加算画像を示し、図９の駆動波形を用いた場合の画像である。ここで、列Ｒ１，…，Ｒ８は、撮像素子２の水平方向に並ぶ列であり、行Ｃ１，…，Ｃ８は、撮像素子の垂直方向に並ぶ行（ライン）である。
【００３３】
図１０は、図９に続くフレーム期間の画素加算を行うためのパルスを示している。ＲＧパルスφＲＧと、リセット部のサンプルホールドパルス、データ部のサンプルホールドパルスが異なる点を除いては、同様の機能を実現するためのパルスである。ＲＧパルス、リセット部のサンプルホールドパルス、データ部のサンプルホールドパルスを水平転送クロックの２周期で切り換えることで、画素データの加算処理ができる。図１０の場合には、図９の場合よりも、水平転送パルスＨφ１を１水平転送パルス期間シフトすることで、画素加算のタイミングをずらしている。この撮像信号の１画面（１フレーム）は、図６に示されるフレームである。
【００３４】
実施の形態１に係る撮像装置の画素加算モードにおいては、フレーム時間Δｔが経過するごとに、図９の駆動制御による画素加算パターンと図１０の駆動制御による画素加算パターンを切り換えて、撮像を行なう。
【００３５】
以上の説明においては、行Ｃ１列Ｒ１の画素と行Ｃ１列Ｒ２の画素の加算について説明したが、他の画素加算（例えば、行Ｃ２、行Ｃ３、又は、列Ｒ３、列Ｒ４など）についても同じ加算処理が繰り返される。同様の処理をすることによって、撮像素子２から、行Ｃｉ列Ｒ２、行Ｃｉ列Ｒ４、行Ｃｉ列Ｒ６、…の各画素（ｉは、自然数であり、垂直ライン番号に一致）の画素データとして、加算画素電荷（図５におけるＥ１１（ｔ＋ｔ０）、Ｅ１２（ｔ＋ｔ０）、Ｅ１３（ｔ＋ｔ０）、Ｅ１４（ｔ＋ｔ０））に基づく画素データが出力される。
【００３６】
また、同様の処理をすることによって、撮像素子２から、行Ｃｉ列Ｒ１、行Ｃｉ列Ｒ３、行Ｃｉ列Ｒ５、…の各画素の画素データとして、加算画素電荷（図６におけるＥ１１（ｔ＋ｔ１）、Ｅ１２（ｔ＋ｔ１）、Ｅ１３（ｔ＋ｔ１）、Ｅ１４（ｔ＋ｔ１））に基づく画素データが出力される。
【００３７】
以上に説明したように、実施の形態１に係る撮像装置によれば、２画素加算モードにより、画素の電荷を増幅できるので、感度を向上させることができる。
【００３８】
また、画素加算期間（例えば、１フレーム期間）ごとに、画素加算により欠落する（撮像信号が出力されない）画素の電荷を補間（すなわち、時間軸方向に補間）することができるので、水平方向の静止画解像度を向上させることができる。このため、通常モードと同じ静止画解像度を実現することができる。
【００３９】
また、実施の形態１においては、画素加算によって１画素の電荷を増やすことができるので、アナログ処理部３の増幅の利得を小さくすることができる。この場合には、アナログ処理部３の増幅によるノイズの増加を抑制することができる。
【００４０】
さらに、実施の形態１においては、Ａ／Ｄ変換部４でデジタル化する前に画素加算によって、１画素の電荷を増やしているので、階調の欠落を抑制することができる。
【００４１】
また、実施の形態１に係る撮像素子は、駆動パルス制御部７の制御内容を変更して駆動部６によって生成される駆動パルスを変更するだけで実現できるので、信号処理部５に高価で大容量なＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）、高価なメモリなどのデバイスを追加する必要が無い。このため、装置のコストを低下させることができる。
【００４２】
実施の形態２．
図１１は、本発明の実施の形態２に係る撮像装置の構成を概略的に示すブロック図である。図１１において、図１の構成と同一又は対応する構成には同じ符号を付す。図１１に示されるように、実施の形態２に係る撮像装置は、駆動パルス制御部７ａによる制御内容が実施の形態１に係る撮像装置と相違する。実施の形態２に係る撮像装置においては、実施の形態１において説明された水平方向の画素加算に加えて、垂直方向の画素加算を行なう。
【００４３】
図１２（ａ）乃至（ｆ）は、実施の形態２に係る撮像装置において行なわれる垂直方向の画素加算を説明するための図である。なお、水平方向の画素加算は、実施の形態１の場合と同様の方法で実行される。図１２（ａ）は、垂直方向に並ぶ複数の画素１１に電荷Ｅ１，…，Ｅ４が蓄積される状態を示す。図１２（ｂ）は、垂直方向に並ぶ複数の画素１１の電荷Ｅ１，…，Ｅ４が垂直転送ＣＣＤ１２に転送された状態を示す。図１２（ｃ）は、図１２（ｂ）の状態から電荷を垂直方向（下向き）に転送して、水平転送ＣＣＤ１３に電荷Ｅ１が転送された状態を示す。図１２（ｄ）は、図１２（ｃ）の状態から電荷を垂直方向（下向き）にさらに転送し、水平転送ＣＣＤ１３に電荷Ｅ２が転送されて、水平転送ＣＣＤ１３に電荷Ｅ１＋Ｅ２が保持された状態を示す。このように、図１２（ｄ）の時点で、水平転送を行なわずに、電荷Ｅ１を蓄積した水平転送ＣＣＤ１３に垂直転送ＣＣＤ１２の電荷Ｅ２を転送することによって、垂直方向の画素加算（垂直加算）を実現することができる。垂直加算を行うことによって、アナログ処理部４の増幅を用いず、ノイズを増幅させること無く、感度を向上させることができる。同様の処理により、図１２（ｅ）及び（ｆ）に示されるように、電荷Ｅ３＋Ｅ４を得ることができる。
【００４４】
図１３から図１６までは、実施の形態２に係る撮像装置の４画素加算モードにおける水平垂直画素加算パターン１、２、３、４を示す図である。図１３から図１６までは、水平画素方向（列Ｒ１，…，Ｒ８）と垂直画素方向（行Ｃ１，…，Ｃ８）の各２画素からなる４画素の電荷を混合する４画素混合を行う場合の撮像素子２の各フレームの画素データを示している。
【００４５】
実施の形態２においては、時刻（ｔ＋Δｔ）のタイミングで図１３に示す水平垂直画素加算パターン１の電荷読出しを行い、時刻（ｔ＋２×Δｔ）のタイミングで図１４に示す水平垂直画素加算パターン２の電荷読出しを行い、時刻（ｔ＋３×Δｔ）のタイミングで図１５に示す水平垂直画素加算パターン３の電荷読出しを行い、時刻（ｔ＋４×Δｔ）のタイミングで図１６に示す水平垂直画素加算パターン４の電荷読出しを行う。このように、時刻（ｔ＋４×Δｔ）以降においても、時刻（ｔ＋Δｔ）で示される水平垂直画素加算パターン１から時刻（ｔ＋４×Δｔ）で示される水平垂直画素加算パターン４までを行なう４フレーム駆動シーケンスを繰り返すことで、静止画解像度を低下させない構成が実現できる。
【００４６】
なお、４フレーム駆動シーケンスにおける水平垂直画素加算パターンの繰り返しの順番は、図１１、図１２、図１３，図１４の順番に限定されない、例えば、図１１、図１３、図１４、図１２の順番や、図１１、図１４、図１２、図１３の順番や、図１１、図１３、図１２、図１４の順番や、図１１、図１４、図１３、図１２の順番などであってもよい。このように、実施の形態２の水平垂直画素加算パターンの４フレーム駆動シーケンスで撮像素子を駆動することによって、実施の形態２の４フレーム駆動シーケンスを採用しない場合に比べて、４倍の感度が得られる。また、実施の形態２の水平垂直画素加算パターンの４フレーム駆動シーケンスを採用することによって、通常モードに比べて、静止画解像度は低下しないという効果がある。
【００４７】
なお、水平方向の画素加算と垂直方向の画素加算の組合せは、画素加算する画素数と、繰り返し回数を同じにすることを条件として、任意である。
【００４８】
また、水平画素加算を行うことなく、垂直画素加算のみを行なってもよく、この場合には、実施の形態１に係る撮像装置と同様の効果が得られる。
【００４９】
また、実施の形態２において、上記以外の点は、上記実施の形態１の場合と同様である。
【００５０】
実施の形態３．
図１７は、本発明の実施の形態３に係る撮像装置の構成を概略的に示すブロック図である。図１７において、図１又は図１１の構成と同一又は対応する構成には同じ符号を付す。図１７に示されるように、実施の形態３に係る撮像装置は、明るさ検出部８を備える点、及び、駆動パルス制御部７ｂによる制御内容が実施の形態１又は２に係る撮像装置と相違する。
【００５１】
明るさ検出部８は、被写体の明るさを検出し、駆動パルス制御部７に検出信号を出力する。明るさ検出の方法として、一般的な撮像装置で用いられる露出補正を用いる方法を用いることができる。具体的には、明るさ検出部８は、自動露出補正を行うために、信号処理部５の測光窓ごとの輝度の積算値から露光指標を求め、これを明るさの検出信号として駆動パルス制御部７に出力する。なお、明るさ検出部８は、撮像装置の外部に配置された測光素子であってもよい。また、明るさ検出部８に代えて、目で明るさを判断したユーザが明るさ情報を入力部を入力する操作部を備えてもよい。
【００５２】
実施の形態３に係る撮像装置においては、駆動パルス制御部７ｂは、被写体の明るさを示す明るさ検出部８からの検出信号に基づいて、撮像モードを通常モード又は画素加算モードのいずれかに切り換える。具体的には、駆動パルス制御部７ｂは、被写体の明るさが第１の基準レベル以上の場合には通常モードを選択し、被写体の明るさが第１の基準値よりも暗い場合に画素加算モードを選択する。画素加算モードとしては、実施の形態１の２画素加算モード又は実施の形態２の４画素加算モードを用いることができる。ただし、画素加算モードとして、他の画素加算モードを採用してもよい。
【００５３】
また、実施の形態３に係る撮像装置においては、駆動パルス制御部７ｂは、明るさ検出部８の検出信号に基づいて、画素加算モードにおける方式を変更するように構成してもよい。例えば、明るさ検出部８の検出信号に基づく明るさが暗いほど、画素加算モードで加算される所定数の画素の数を増やすように構成してもよい。具体的には、画素加算モードにおいて、明るさ検出部８の検出信号が示す明るさが第２の基準レベル以上の場合には２画素加算モードを選択し、被写体の明るさが第２の基準レベルよりも暗い場合には４画素加算モードを選択するように構成してもよい。
【００５４】
以上に説明したように、実施の形態３に係る撮像装置によれば、上記実施の形態１及び２の効果に加え、被写体の明るさに応じて自動的に好適な感度に調整することができるという効果がある。
【００５５】
なお、実施の形態３において、上記以外の点は、上記実施の形態１又は２の場合と同様である。
【００５６】
また、上記説明においては、撮像素子２をＣＣＤセンサとして説明したがが、本発明は、画素混合機能を持つＣＭＯＳセンサによって構成される撮像素子にも適用可能である。この場合には、駆動部６の駆動パルスは、ＣＭＯＳセンサに適合するように、代える必要がある。
【００５７】
また、以上の説明においては、同一色の光を受光する画素が連続して配置されている場合を説明したが、ベイヤ配列などのように同一色の光を受光する画素が連続して配置されていない場合にも、本発明を適用できる。
【図面の簡単な説明】
【００５８】
【図１】本発明の実施の形態１に係る撮像装置の構成を概略的に示すブロック図である。
【図２】図１に示される撮像素子の一部の構成を概略的に示す図である。
【図３】実施の形態１に係る撮像装置の通常モードにおける状態遷移を示す図である。
【図４】実施の形態１に係る撮像装置の２画素加算モードにおける状態遷移を示す図である。
【図５】実施の形態１に係る撮像装置の２画素加算モードにおける水平加算１を示す図である。
【図６】実施の形態１に係る撮像装置の２画素加算モードにおける水平加算２を示す図である。
【図７】実施の形態１に係る撮像装置の２画素加算モードにおける水平方向の画素加算動作を説明するための図である。
【図８】実施の形態１に係る撮像装置の通常モードにおける駆動パルス及び撮像信号を示す図である。
【図９】実施の形態１に係る撮像装置の２画素加算モードにおける水平加算パターン１の駆動パルス及び撮像信号を示す図である。
【図１０】実施の形態１に係る撮像装置の２画素加算モードにおける水平加算パターン２の駆動パルス及び撮像信号を示す図である。
【図１１】本発明の実施の形態２に係る撮像装置の構成を概略的に示すブロック図である。
【図１２】（ａ）乃至（ｆ）は、実施の形態２に係る撮像装置における垂直方向の画素加算を説明するための図である。
【図１３】実施の形態２に係る撮像装置の４画素加算モードにおける水平垂直加算パターン１を示す図である。
【図１４】実施の形態２に係る撮像装置の４画素加算モードにおける水平垂直加算パターン２を示す図である。
【図１５】実施の形態２に係る撮像装置の４画素加算モードにおける水平垂直加算パターン３を示す図である。
【図１６】実施の形態２に係る撮像装置の４画素加算モードにおける水平垂直加算パターン４を示す図である。
【図１７】本発明の実施の形態３に係る撮像装置の構成を概略的に示すブロック図である。
【符号の説明】
【００５９】
１  レンズ、  ２  撮像素子、  ３  アナログ処理部、  ４  Ａ／Ｄ変換部、  ５  信号処理部、  ６  駆動部、  ７，７ａ，７ｂ  駆動パルス制御部、  ８  明るさ検出部、  １１，１１ａ，１１ｂ  画素（フォトダイオード）、  １２  垂直転送ＣＣＤ、  １３  水平転送ＣＣＤ。
【図１】
2010124277.tif 000003
【図２】
2010124277.tif 000004
【図３】
2010124277.tif 000005
【図４】
2010124277.tif 000006
【図５】
2010124277.tif 000007
【図６】
2010124277.tif 000008
【図７】
2010124277.tif 000009
【図８】
2010124277.tif 000010
【図９】
2010124277.tif 000011
【図１０】
2010124277.tif 000012
【図１１】
2010124277.tif 000013
【図１２】
2010124277.tif 000014
【図１３】
2010124277.tif 000015
【図１４】
2010124277.tif 000016
【図１５】
2010124277.tif 000017
【図１６】
2010124277.tif 000018
【図１７】
2010124277.tif 000019