(57)【要約】【課題】遮断周波数の高い電界効果型トランジスタを提供する。【解決手段】酸化物を含む半導体層、及び半導体層の保護層を有し、前記半導体層の、下記Ａ又はＢに対するエッチングレートが、酸化ケイ素のエッチングレートの２分の１以下である、電界効果型トランジスタ。    Ａ：１０質量％の弗化水素酸を含むウェットエッチング液    Ｂ：１５質量％の弗化アンモニウムを含むウェットエッチング液【選択図】図１
2010165922.tif 000002
【特許請求の範囲】
【請求項１】
酸化物を含む半導体層、及び前記半導体層の保護層を有し、
前記半導体層の、下記Ａ又はＢに対するエッチングレートが、酸化ケイ素のエッチングレートの２分の１以下である、電界効果型トランジスタ。
Ａ：１０質量％の弗化水素酸を含むウェットエッチング液
Ｂ：１５質量％の弗化アンモニウムを含むウェットエッチング液
【請求項２】
前記半導体層が、Ｉｎ、Ｚｎ、Ｓｎ及びＧａから選択される少なくとも１以上の元素を含む酸化物からなる請求項１に記載の電界効果型トランジスタ。
【請求項３】
前記半導体層が、結晶状態の酸化物を含む請求項１又は２に記載の電界効果型トランジスタ。
【請求項４】
前記半導体層が、Ｉｎ元素を含み、かつ希土類酸化物Ｃ型の結晶構造を示す酸化物を含む請求項１〜３のいずれかに記載の電界効果型トランジスタ。
【請求項５】
前記半導体層が、Ｉｎ元素と、少なくとも１種類以上の正二価元素又は少なくとも１種類以上の正三価元素を含む酸化物である請求項１〜４のいずれかに記載の電界効果型トランジスタ。
【請求項６】
遮断周波数が１ＭＨｚ以上である請求項１〜５のいずれかに記載の電界効果型トランジスタ。
【請求項７】
ゲート電極をパターンとして、半導体保護層を形成した半導体素子。
【請求項８】
前記半導体保護層がウェットエッチングで選択エッチングされて形成されている請求項７に記載の半導体素子。
【請求項９】
前記ウェットエッチングに弗化水素酸又は弗化アンモニウムを含むウェットエッチング液を用いる請求項８に記載の半導体素子。
【請求項１０】
電界効果型トランジスタである、請求項９に記載の半導体素子。
【請求項１１】
Ｉｎ、Ｚｎ、Ｓｎ及びＧａから選択される少なくとも１以上の元素を含む酸化物膜を形成する工程と、
前記酸化物膜上に、ゲート電極をマスクにして保護層を形成する工程を含み、
前記保護層を形成する際のエッチングプロセスで、弗化水素酸又は弗化アンモニウムを含むウェットエッチング液を用いる、電界効果型トランジスタの製造方法。
【請求項１２】
前記酸化物膜の、下記Ａ又はＢに対するエッチングレートが、酸化ケイ素のエッチングレートの２分の１以下である、請求項１１に記載の電界効果型トランジスタの製造方法。
Ａ：１０質量％の弗化水素酸を含むウェットエッチング液
Ｂ：１５質量％の弗化アンモニウムを含むウェットエッチング液
【請求項１３】
前記酸化物膜が結晶状態の酸化物である請求項１１又は１２に記載の電界効果型トランジスタの製造方法。
【請求項１４】
請求項１〜６の電界効果型トランジスタを有するドライバ回路を含むディスプレイ用基板。
【請求項１５】
第一の導電体層、第一の絶縁体層、酸化物を含む半導体層、第二の絶縁体層及び第二の導電体層を、この順に有する積層体。
【請求項１６】
請求項１５に記載の積層体を含む電界効果型トランジスタ。
【請求項１７】
前記第一の絶縁体層が酸化物であり、前記酸化物を含む半導体層がＩｎを含み希土類酸化物Ｃ型の結晶構造を示す多結晶酸化物であり、第二の絶縁体層が酸化物である請求項１６に記載の電界効果型トランジスタ。
【請求項１８】
ゲート電極と半導体層の保護層が自己整合している請求項１６又は１７に記載の電界効果型トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果型トランジスタ、半導体素子の製造方法及び電界効果型トランジスタの製造方法に関する。
【背景技術】
【０００２】
電界効果型トランジスタは、半導体メモリ集積回路の単位電子素子、高周波信号増幅素子、液晶駆動用素子等として広く用いられており、現在、最も多く実用化されている電子デバイスである。
【０００３】
そのなかでも、近年における表示装置のめざましい発展に伴い、液晶表示装置（ＬＣＤ）のみならず、エレクトロルミネッセンス表示装置（ＥＬ）や、フィールドエミッションディスプレイ（ＦＥＤ）等の各種の表示装置において、表示素子に駆動電圧を印加して表示装置を駆動させるスイッチング素子として、薄膜トランジスタ（ＴＦＴ）が多用されている。
【０００４】
ＴＦＴの材料としては、シリコン半導体化合物が最も広く用いられている。一般に、高速動作が必要な高周波増幅素子、集積回路用素子等には、シリコン単結晶が用いられ、液晶駆動用素子等には、大面積化の要求からアモルファスシリコンが用いられている。
【０００５】
しかしながら、結晶性のシリコン系薄膜は、結晶化を図る際に、例えば、８００℃以上の高温が必要であるため、ガラス基板上や有機物基板上への構成が困難である。このため、シリコンウェハーや石英等の耐熱性の高い高価な基板上にしか形成できなかった。また、製造に際して多大なエネルギーと工程数を要する等の問題があった。
また、結晶性のシリコン系薄膜は、通常ＴＦＴの素子構成がトップゲート構成に限定されるため、マスク枚数の削減等によるコストダウンが困難であった。
【０００６】
一方、比較的低温で形成できる非晶性のシリコン半導体（アモルファスシリコン）は、結晶性のものに比べてスイッチング速度が遅いため、表示装置を駆動するスイッチング素子として使用したときに、高速な動画の表示に追従できない場合がある。
【０００７】
尚、現在、表示装置を駆動させるスイッチング素子としては、シリコン系の半導体膜を用いた素子が主流を占めているが、それは、シリコン薄膜の安定性、加工性の良さの他、スイッチング速度が速い等、種々の性能が良好なためである。そして、このようなシリコン系薄膜は、一般に化学蒸気析出法（ＣＶＤ）法により製造されている。
【０００８】
また、従来のＴＦＴは、ガラス等の基板上にゲ−ト電極、ゲ−ト絶縁層、水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）等の半導体層、ソ−ス及びドレイン電極を積層した逆スタガ構造のものがある。このＴＦＴは、イメ−ジセンサを始め、大面積デバイスの分野において、アクティブマトリスク型の液晶ディスプレイに代表されるフラットパネルディスプレイ等の駆動素子として用いられている。これらの用途では、ドライバ回路等の周辺回路の高精細化、高周波数化、大画面化に伴う作動の高速化が求められてきている。
【０００９】
このような状況下、近年にあっては、シリコン系半導体薄膜よりも安定性が優れるものとして、金属酸化物からなる透明半導体薄膜が注目されている。一般に、酸化物結晶の電子移動度は、金属イオンのｓ軌道の重なりが大きくなるほど大きくなり、原子番号の大きなＺｎ，Ｉｎ，Ｓｎの酸化物結晶は、０．１から２００ｃｍ２／Ｖｓの大きな電子移動度を持つ。さらに、酸化物では、酸素と金属イオンとがイオン結合しているために、化学結合の方向性がなく、結合の方向が不均一な非晶質状態でも、結晶状態の移動度に近い電子移動度を有することが可能となる。そのため、Ｓｉ系半導体と異なり、金属酸化物は非晶質でも電界効果移動度の高いトランジスタを作ることが可能である。
上記の利点から、Ｚｎ，Ｉｎ，Ｓｎを含む結晶質・非晶質の金属酸化物を用いた様々な半導体デバイスや、それを用いた回路等が検討されている。
【００１０】
金属酸化物を用いた半導体デバイスとして、例えば、酸化亜鉛（ＺｎＯ）を使用したＴＦＴが検討されている。しかしながら、酸化亜鉛からなる半導体層は、電界効果移動度が１ｃｍ２／Ｖ・ｓｅｃ程度と低く、ｏｎ−ｏｆｆ比も小さかった。また、漏れ電流が発生しやすいため、工業的には実用化が困難であった。
【００１１】
酸化亜鉛の結晶質を含む酸化物半導体膜を使用したＴＦＴについては、多数の検討がなされている。しかしながら、工業的に一般に行われているスパッタリング法で半導体膜を成膜した場合には、移動度が低い、ｏｎ−ｏｆｆ比が低い、漏れ電流が大きい、ピンチオフが不明瞭である、ノーマリーオンになりやすい等の問題があり、ＴＦＴの性能が低くなるおそれがあった。
また、耐薬品性が劣るため、ウェットエッチングが難しい等、製造プロセスや使用環境の制限があった。
また、性能を上げるには半導体膜を高い圧力で成膜する必要がある。そのため、成膜速度が遅く、また、７００℃以上の高温処理が必要である等、工業化には問題があった。
また、ボトムゲート型のＴＦＴとした場合、電解移動度等の性能が低かった。性能を上げるには、トップゲート型のＴＦＴとし、半導体層の膜厚を５０ｎｍ以上にする必要があるため、ＴＦＴの構成についても制限があった。
【００１２】
酸化亜鉛の半導体膜の他に、酸化インジウムと酸化亜鉛からなる非晶質の酸化物半導体膜や、インジウム、亜鉛及びガリウム元素を含む複合酸化物（ＩＧＺＯ）の膜を、ＴＦＴに応用することが検討されている。
しかしながら、酸化物半導体を用いたＴＦＴを検討したところ、膜の組成や製造条件にもよるが、ＴＦＴのトランジスタ特性（Ｉｄ−Ｖｇ特性）にばらつきが生じる場合があった。特性のばらつきは、例えば、ディスプレイの画素回路等に用いる場合に、駆動対象となる有機ＥＬや液晶等の動作にばらつきを生じさせ、最終的にディスプレイの画像品位を低下させる原因となる。特性のばらつきは、ＴＦＴを構成する各部材の形成位置や寸法の精度が十分でないため、各ＴＦＴ間で寄生容量がばらつくためと思われる。
また、ドライバ等の周辺回路やリングオシレーター（ＲＯ）等の回路を構成した時に動作周波数低いという問題があった。これは、寄生容量が大きいため、遮断周波数が小さくなっていることによるものと思われる。
【００１３】
上記の課題を解決するために、ゲート電極とソース・ドレイン電極が自己整合したトランジスタの製造が検討されている（特許文献１）。この製法では、イオン注入法により、非晶質の酸化物半導体のソース・ドレイン部位の性質をチャンネル部位と異ならせている。しかしながら、イオン注入を用いると、注入したイオンが散乱元となり移動度が低下する、ゲート絶縁膜に欠陥が発生しリーク電流が増加する、界面にトラップが発生し閾値電圧が上昇する、注入されたイオンが駆動時のストレスで移動して特性が変化する等、トランジスタ性能が大きく低下するという問題点があった。また、イオン注入の設備は大型化が難しく、かつ製造コストが高くなるという問題点があった。
【００１４】
また、リフトオフプロセスにより非晶質の酸化物半導体を用いた、ゲート電極とソース・ドレイン電極が自己整合したトランジスタの製造が検討されている（特許文献２）。しかしながら、リフトオフプロセスは工業的に問題が多く実用化が困難である。即ち、歩留りが低い、加工精度が低くばらつきが大きい、微細化が難しい（ＴＦＴ部が大きくなり開口率が小さくなる）等の問題があった。
特に、リフトオフプロセスではＴＦＴの微細化が困難であるという問題がある。得られるＴＦＴが比較的大きなものとなり、その結果、ＴＦＴの遮断周波数が低くなるため、回路を構成したときの動作周波数（発振周波数等）に限界があった（非特許文献１）。
【特許文献１】特開２００７−２５０９８３号公報
【特許文献２】特開２００６−１６５５２７号公報
【非特許文献１】ＩＥＥＥ  ＥＬＥＣＴＲＯＮ  ＤＥＶＩＣＥ  ＬＥＴＴＥＲＳ，ｖｏｌ．２８，Ｎｏ．４，（２００７）２７３
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明の目的は、遮断周波数の高い電界効果型トランジスタを提供することである。
また、遮断周波数の高い電界効果型トランジスタによって、動作周波数の高い回路やばらつきの小さいＴＦＴ基板を提供することである。
【課題を解決するための手段】
【００１６】
本発明者らは、ゲート電極と半導体層（チャンネル層）の保護層を自己整合させて形成することにより、トランジスタ特性のばらつきが低減でき、また、トランジスタの遮断周波数が高くなると考えた。
上述したように、ゲート電極とソース・ドレイン電極が自己整合したＴＦＴは検討されている。一方、ゲート電極と保護層を自己整合させることはほとんど検討されていない。これは、各層の成膜方法の相違や、酸化物半導体層と保護層の、化学的及び物理的性質により、製造方法が制限されるためである。
【００１７】
具体的に、チャンネル層の保護層としては、通常、酸化ケイ素（ＳｉＯｘ）等が使用され、保護層のパターニングは、リフトオフ、ドライエッチング、ウェットエッチングで行われている。しかしながら、リフトオフは歩留りや加工精度が低く、ばらつきが大きかった。また、微細化が難しい等の問題があり、工業化が困難であった。
また、ドライエッチングはエッチング速度が非常に遅いため、保護層が厚い場合、エッチング時間が長くなるという問題があり、こちらも工業化が困難であった。
【００１８】
一方、半導体層として従来から盛んに検討されている酸化物半導体（結晶質であるＺｎＯや、アモルファスであるＩＧＺＯやインジウム亜鉛酸化物等）では、弗化水素酸系エッチング液に対する耐性が十分でないものがあった。そのため、これらの酸化物半導体上のＳｉＯｘを、弗化水素酸系エッチング液でウェットエッチングすると、酸化物半導体が溶けてしまうため、半導体層を形成することが困難であった。
以上の理由から、ウェットエッチングを用いゲート電極と保護層を自己整合させた酸化物半導体を用いた電界効果型トランジスタの作製は困難であった。
【００１９】
そこで、本発明者らは弗化水素酸系エッチング液に溶けにくく、良好な電界効果型トランジスタとなりうる酸化物半導体材料や組成比を各種検討した。その結果、ゲート電極と保護層を自己整合させることができ、電界効果型トランジスタのトランジスタ特性を向上できることを見出した。
【００２０】
本発明によれば、以下の電界効果型トランジスタ等が提供される。
１．酸化物を含む半導体層、及び前記半導体層の保護層を有し、前記半導体層の、下記Ａ又はＢに対するエッチングレートが、酸化ケイ素のエッチングレートの２分の１以下である、電界効果型トランジスタ。
Ａ：１０質量％の弗化水素酸を含むウェットエッチング液
Ｂ：１５質量％の弗化アンモニウムを含むウェットエッチング液
２．前記半導体層が、Ｉｎ、Ｚｎ、Ｓｎ及びＧａから選択される少なくとも１以上の元素を含む酸化物からなる１に記載の電界効果型トランジスタ。
３．前記半導体層が、結晶状態の酸化物を含む１又は２に記載の電界効果型トランジスタ。
４．前記半導体層が、Ｉｎ元素を含み、かつ希土類酸化物Ｃ型の結晶構造を示す酸化物を含む１〜３のいずれかに記載の電界効果型トランジスタ。
５．前記半導体層が、Ｉｎ元素と、少なくとも１種類以上の正二価元素又は少なくとも１種類以上の正三価元素を含む酸化物である１〜４のいずれかに記載の電界効果型トランジスタ。
６．遮断周波数が１ＭＨｚ以上である１〜５のいずれかに記載の電界効果型トランジスタ。
７．ゲート電極をパターンとして、半導体保護層を形成した半導体素子。
８．前記半導体保護層がウェットエッチングで選択エッチングされて形成されている７に記載の半導体素子。
９．前記ウェットエッチングに弗化水素酸又は弗化アンモニウムを含むウェットエッチング液を用いる８に記載の半導体素子。
１０．電界効果型トランジスタである、請求項９に記載の半導体素子。
１１．Ｉｎ、Ｚｎ、Ｓｎ及びＧａから選択される少なくとも１以上の元素を含む酸化物膜を形成する工程と、前記酸化物膜上に、ゲート電極をマスクにして保護層を形成する工程を含み、前記保護層を形成する際のエッチングプロセスで、弗化水素酸又は弗化アンモニウムを含むウェットエッチング液を用いる、電界効果型トランジスタの製造方法。
１２．前記酸化物膜の、下記Ａ又はＢに対するエッチングレートが、酸化ケイ素のエッチングレートの２分の１以下である、請求項１１に記載の電界効果型トランジスタの製造方法。
Ａ：１０質量％の弗化水素酸を含むウェットエッチング液
Ｂ：１５質量％の弗化アンモニウムを含むウェットエッチング液
１３．前記酸化物膜が結晶状態の酸化物である１１又は１２に記載の電界効果型トランジスタの製造方法。
１４．上記１〜６の電界効果型トランジスタを有するドライバ回路を含むディスプレイ用基板。
１５．第一の導電体層、第一の絶縁体層、酸化物を含む半導体層、第二の絶縁体層及び第二の導電体層を、この順に有する積層体。
１６．上記１５に記載の積層体を含む電界効果型トランジスタ。
１７．前記第一の絶縁体層が酸化物であり、前記酸化物を含む半導体層がＩｎを含み希土類酸化物Ｃ型の結晶構造を示す多結晶酸化物であり、第二の絶縁体層が酸化物である１６に記載の電界効果型トランジスタ。
１８．ゲート電極と半導体層の保護層が自己整合している１６又は１７に記載の電界効果型トランジスタ。
【発明の効果】
【００２１】
本発明によれば、遮断周波数の高い電界効果型トランジスタが得られる。また、本発明の電界効果型トランジスタにより、動作周波数の高い回路や特性のばらつきが小さいＴＦＴ基板が製造できる。
また、ゲート電極とチャンネル層の保護層を自己整合させた電界効果型トランジスタを製造できる。
【発明を実施するための最良の形態】
【００２２】
本発明の電界効果型トランジスタは、酸化物を含む半導体層、及び半導体層の保護層を有する。
図１は、本発明の一実施形態の電界効果型トランジスタの概略断面図である。
この電界効果型トランジスタでは、基板１０上に、ゲート電極１１がストライプ状に形成されている。このゲート電極１１を覆うようにゲート絶縁膜１２を有し、このゲート絶縁膜１２上であって、かつ、ゲート電極１２上に酸化物半導体層１３（チャンネル層）が形成されている。
半導体層１３の一端側に、ゲート電極１１と直交する方向にソース電極１４が接続されている。また、半導体層１３の他端側にドレイン電極１５が接続されている。
半導体層１３、ソース電極１４及びドレイン電極１５の中間の位置に保護層（エッチングストッパー）１６が形成されている。
【００２３】
本発明の電界効果型トランジスタでは、酸化物半導体層１３の、下記Ａ又はＢに対するエッチングレートが、酸化ケイ素のエッチングレートの二分の一以下であることを特徴とする。
Ａ：１０質量％の弗化水素酸を含むウェットエッチング液
Ｂ：１５質量％の弗化アンモニウムを含むウェットエッチング液
【００２４】
半導体層１３のエッチングレートが酸化ケイ素（ＳｉＯｘ）の２分の１以下である場合、保護層１６を、ゲート電極１１をマスクとして、背面露光ウェットエッチングによりパターニングすることができる。これにより、ゲート電極１１と保護層１６を自己整合させた電界効果型トランジスタが得られる。
【００２５】
ここで、自己整合とは、ゲート電極１１と保護層１６の重なりが実質的に無いことである。即ち、ゲート電極１１の両端部と保護層１６の両端部が、ほぼ図１に示す線Ｘ，Ｙの位置にあることを意味する。
本発明の自己整合では、ゲート電極１１と保護層１６の重なりは、通常３．０μｍ以下、好ましくは２．０μｍ以下、より好ましくは１．０μｍ以下、さらに好ましくは０．５μｍ以下、特に好ましくは０．２μｍ以下である。
【００２６】
ゲート電極１１と、ソース電極１４及びドレイン電極１５の重なり部分は、寄生容量として働く場合がある。この寄生容量は、トランジスタの高速動作を妨げる。また、上記の重なり部分が各トランジスタ間でばらつくと、各トランジスタのトランジスタ特性がばらつくことになる。
本発明では、保護層１６をゲート電極１１に自己整合させて形成できるので、上記の重なり部分を各トランジスタ間で均一とすることができる。従って、トランジスタの寄生容量を均一にできる。その結果、駆動能力が高く、均一性に優れたトランジスタを作製することができる。
【００２７】
本発明の電界効果型トランジスタは、半導体層１３、保護層１６、ソース電極１４及びドレイン電極１５の順で積層された部位を含むことが好ましい。ゲート電極１１とソース電極１４やドレイン電極１５の重なり部分があっても、これらの電極間に保護層１６を介することで寄生容量を小さくでき、遮断周波数の高い電界効果型トランジスタが得られる。
【００２８】
本発明では、ソース電極１４又はドレイン電極１５が、保護層１６に接していることが好ましい。また、ソース電極１４又はドレイン電極１５が、ともにゲート電極１１と自己整合している保護層１６に接していることがより好ましい。ソース電極１４又はドレイン電極１５が、ゲート電極１１と自己整合している保護層１６に接していると、ソース電極１４、ドレイン電極１５と、ゲート電極１１の間に生じる容量が一定となる。これにより、同一の基板内に複数形成された電界効果型トランジスタ間のばらつきを低減できる。
尚、ゲート電極１１と保護層１６が自己整合していればよく、ゲート電極１１とソース電極１４、ドレイン電極１５は、必ずしも自己整合していなくともよい。
【００２９】
本発明において、電界効果型トランジスタはボトムゲート型であることが好ましい。ボトムゲート型では、製造時のマスク枚数を少なくできる。また、ガラス基板等の金属イオンが半導体層に移動する危険が少ない等の利点がある。さらに、トランジスタ特性も良好であり、ゲート電極１１と保護層１６の自己整合も取りやすい。
以下、本発明の電界効果型トランジスタを構成する部材の例について説明する。
【００３０】
１．基板
特に制限はなく、本技術分野で公知のものを使用できる。例えば、ケイ酸アルカリ系ガラス、無アルカリガラス、石英ガラス等のガラス基板、シリコン基板、アクリル、ポリカーボネート、ポリエチレンナフタレート（ＰＥＮ）等の樹脂基板、ポリエチレンテレフタレート（ＰＥＴ）、ポリアミド等の高分子フィルム基材等が使用できる。基板や基材の厚さは０．１〜１０ｍｍが一般的であり、０．３〜５ｍｍが好ましい。ガラス基板の場合は、化学的に、或いは熱的に強化させたものが好ましい。透明性や平滑性が求められる場合は、ガラス基板、樹脂基板が好ましく、ガラス基板が特に好ましい。軽量化が求められる場合は樹脂基板や高分子機材が好ましい。
【００３１】
２．半導体層
半導体層は上述したエッチング特性を有する。エッチング速度が、酸化ケイ素（ＳｉＯｘ）よりも遅いと、半導体層に積層した保護層（ＳｉＯｘ）をウェットエッチングで選択エッチングできる。選択比（酸化ケイ素のエッチングレート÷半導体層のエッチングレート）が５以上であるとより好ましく、１０以上であるとさらに好ましい。
本発明で使用する半導体層としては、Ｉｎ、Ｚｎ、Ｓｎ及びＧａから選択される少なくとも１以上の元素を含む酸化物からなるものが挙げることができる。好ましくは、ＩｎとＺｎ、ＩｎとＧａ、ＺｎとＳｎ、ＩｎとＺｎとＳｎ、ＩｎとＺｎとＧａ、ＺｎとＳｎとＧａを含む酸化物である。これらの酸化物を使用することにより、得られる電界効果型トランジスタの特性がよくなる。特に、ＩｎとＺｎ、ＩｎとＧａ、ＺｎとＳｎ、ＩｎとＺｎとＳｎを含むものが好ましく、最も好ましくは、ＩｎとＺｎ、ＩｎとＧａ、ＩｎとＺｎとＳｎを含むものである。
【００３２】
半導体層は結晶状態の酸化物を含むことが好ましい。結晶状態であることは、Ｘ線回折で確認することができる。結晶とは、Ｘ線で特定の回折線を示すものをいう。ＴＥＭ等の観察により非晶質中に微結晶が確認できるものを含む。尚、非晶質とは、Ｘ線回折でハローパターンが観測され特定の回折線を示さないものをいう。
【００３３】
半導体層の結晶質酸化物としては、少なくともインジウム元素（Ｉｎ）を含む酸化物が好ましい。インジウム元素を含む場合、酸素を除く全原子に占めるインジウム元素の含有率は、好ましくは８５原子％以上１００原子％以下であり、より好ましくは８７原子％以上１００原子％以下、さらに好ましくは９０原子％以上１００原子％以下である。インジウム元素の含有率が８５原子％以上だと、半導体層を低温で結晶化させることができる。
【００３４】
また、半導体層はＩｎを含み、かつ希土類酸化物Ｃ型の結晶構造を示す酸化物を含むことが好ましい。希土類酸化物Ｃ型の結晶構造を示す酸化物は、弗化水素酸系エッチング液に対する耐性が高く好ましい。
ここで、希土類酸化物Ｃ型の結晶構造とは、（Ｔｈ７，Ｉａ３）の空間群を持つ立方晶系のことで、Ｍｎ２Ｏ３（Ｉ）型酸化物結晶構造とも言う。Ｘ線回折では、ＪＣＰＤＳカードＮｏ．６−０４１６のパターンを示す。Ｓｃ２Ｏ３、Ｙ２Ｏ３、Ｔｌ２Ｏ３、Ｐｕ２Ｏ３、Ａｍ２Ｏ３、Ｃｍ２Ｏ３、Ｉｎ２Ｏ３、ＩＴＯ（Ｉｎ２Ｏ３に１０ｗｔ％程度以下のＳｎをドープしたもの）が上記の結晶構造を示す。
本願では、半導体層をＸ線回折により評価した結果、ＪＣＰＤＳカードＮｏ．６−０４１６のパターンが確認される場合に、希土類酸化物Ｃ型の結晶構造を持つと判断する。尚、ＪＣＰＤＳカードＮｏ．６−０４１６のパターンを示していれば、格子間距離の変化や膜応力等によってピーク位置がシフトしていてもよい（一般に格子間距離が狭くなればピーク位置は広角側にシフトする）。
また、希土類酸化物Ｃ型の結晶構造は、Ｘ線回折でＪＣＰＤＳカードＮｏ．６−０４１６のパターンを示していれば、化学量論比がＭ２Ｘ３からずれていてもよい。即ち、Ｍ２Ｏ３−ｄとなっていてもよい。ここで、酸素欠損量ｄが３×１０−５〜３×１０−１の範囲であることが好ましい。酸素欠損量ｄとは、１モルの酸化物結晶中に含まれる酸素イオンの数を、化学量論量の酸素イオンの数から差し引いた値である。酸素欠損量ｄは、成膜条件や、成膜後の後処理等で調整することができる。
酸化物結晶中に含まれる酸素イオンの数は、例えば、酸化物を炭素粉末中で加熱させて生成する二酸化炭素の量を赤外吸収スペクトルで測定することで算出することができる。また、化学量論量の酸素イオンの数は酸化物結晶の質量から算出することができる。
【００３５】
希土類酸化物Ｃ型の結晶構造は、化学量論比がＭ２Ｘ３（Ｍ：陽イオン、Ｘ：陰イオン）である。これは、ＭＸ２で示される化合物の結晶構造の一つである蛍石型結晶構造から、陰イオンが一つ抜けた構造である。陽イオンに対して、陰イオン（通常酸化物の場合は、酸素）が６配位し、残りの二つの陰イオンサイトは空となっている（空となっている陰イオンサイトは準イオンサイトとも呼ばれる）。陽イオンに酸素（陰イオン）が６配位した希土類酸化物Ｃ型の結晶構造は、酸素八面体稜共有構造を有している。酸素八面体稜共有構造を有していると、陽イオンであるｐ金属のｎｓ軌道が互いに重なり合って電子の伝導路を形成し、また、有効質量が小さくなるので、高い電子移動度を示す。
【００３６】
希土類酸化物Ｃ型の結晶構造を得るためには、半導体層は酸素元素及びＩｎ元素以外に、Ｇａ、Ｚｎ、Ｓｎ、Ｍｇ、Ａｌ、Ｂ、Ｓｃ、Ｙ、ランタノイド類（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）、Ｚｒ、Ｈｆ、Ｇｅ、Ｓｉ、Ｔｉ、Ｍｎ、Ｗ、Ｍｏ、Ｖ、Ｃｕ、Ｎｉ、Ｃｏ、Ｆｅ、Ｃｒ及びＮｂから選択される２種類以上の元素を含むことが好ましい。
【００３７】
本発明の半導体層は、希土類酸化物Ｃ型の結晶構造を主成分とすることが好ましい。主成分であるとは、Ｘ線回折で希土類酸化物Ｃ型の結晶構造に帰属されるピークの最大強度が、他の結晶型に帰属されるピークの最大強度の、２倍以上であることを意味する。Ｘ線回折で希土類酸化物Ｃ型の結晶構造に帰属されるピークの最大強度が他の結晶型に帰属されるピークの最大強度の５倍以上がより好ましく、１０倍以上がさらに好ましく、２０倍以上が特に好ましい。
【００３８】
尚、半導体層のＸ線回折測定において、β−Ｇａ２Ｏ３構造（ＪＣＰＤＳカードＮｏ．４３−１０１２）やβ−ＧａＩｎＯ３構造（ＪＣＰＤＳカードＮｏ．２１−０３３４）が確認できないことが好ましい。特に、β−Ｇａ２Ｏ３構造は、Ｘ線回折で確認されないことが好ましい。β−Ｇａ２Ｏ３構造が存在すると移動度が低下するおそれがある。
【００３９】
結晶質酸化インジウム薄膜を半導体層とする場合、結晶質酸化インジウム薄膜の格子定数は、酸化インジウム単体からなる薄膜の格子定数より小さいことが好ましい。結晶格子が縮小されることは、金属元素間距離が小さくなることを意味し、これにより、金属元素の軌道上を移動する電子の動く速度が大きくなり、得られるトランジスタの移動度が大きくなる効果がある。
【００４０】
また、本発明では半導体層が、Ｉｎ元素と、正二価元素及び正三価元素から選択される１種以上の元素を含む酸化物であることが好ましい。
正二価の金属元素とは、イオン状態での価数として正二価を取り得る元素である。正三価の元素であるインジウムと正二価の金属元素を含むことにより、半導体層を結晶化する際に、酸素欠損により生じる電子を制御することができるため、キャリア密度を低く保つことができる。
正二価の金属元素としては、Ｚｎ，Ｂｅ，Ｍｇ，Ｃａ，Ｓｒ，Ｂａ，Ｔｉ，Ｖ，Ｃｒ，Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ｐｄ，Ｐｔ，Ｃｕ，Ａｇ，Ｃｄ，Ｈｇ，Ｓｍ，Ｅｕ，Ｙｂ等が挙げられる。効率的にキャリア濃度を制御できる観点から、好ましくはＺｎ，Ｍｇ，Ｍｎ，Ｃｏ，Ｎｉ，Ｃｕ又はＣａである。添加によるキャリア制御効果の観点から、より好ましくはＣｕ及びＮｉである。また、透過率及びバンドギャップの広さの観点からでは、より好ましくはＺｎ及びＭｇである。
正二価の金属元素は、２種以上含まれていてもよい。
【００４１】
正二価の金属元素Ｘの原子比［Ｘ／（Ｘ＋Ｉｎ）］は、好ましくは０．０００１〜０．１３である。原子比［Ｘ／（Ｘ＋Ｉｎ）］が０．０００１未満の場合、正二価の金属元素の含有率が少なく、キャリア数が制御できないおそれがある。一方、原子比［Ｘ／（Ｘ＋Ｉｎ）］が０．１３を超える場合、結晶質層及び非晶質層の界面又は結晶質層の表面が変質しやすくなって不安定となる、結晶化温度が高なって結晶化が困難になる、キャリア濃度が高くなる、ホール移動度が低下する、トランジスタを駆動させた際に閾値電圧が変動する、又は駆動が不安定となるおそれがある。
【００４２】
正三価の金属元素とは、イオン状態での価数として正三価を取りうる元素である。上記正三価の元素としては、Ｇａ、Ａｌ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ等が挙げられる。正三価の金属元素は、２種以上含まれていてもよい。正三価の金属元素の含有量は、好ましくは２０原子％以下である。
【００４３】
さらに、正四価の金属元素を含んでいてもよい。正四価の金属元素とは、イオン状態での価数として正四価を取りうる元素である。上記正四価の元素として、Ｓｎ、Ｇｅ、Ｓｉ、Ｚｒ、Ｔｉ、Ｈｆ、Ｖ等が挙げられる。正四価の金属元素は、２種以上含まれていてもよい。
正四価の金属元素の含有量は、好ましくは半導体層に含まれる正三価の金属元素の０．０１原子％〜１０原子％である。
【００４４】
尚、正二価元素、正三価元素及び正四価元素のうち、２種以上を組み合わせて含むことが好ましい。
【００４５】
半導体層は、例えば、酸化物ターゲット（半導体層用ターゲット）を使用して薄膜を形成することで作製できる。
【００４６】
半導体層の電子キャリア濃度は、１０１３〜１０１８／ｃｍ３であることが好ましく、特に１０１４〜１０１７／ｃｍ３であることが好ましい。電子キャリア濃度が上記の範囲であれば、非縮退半導体となりやすく、トランジスタとして用いた際に移動度とオンオフ比のバランスが良好となり好ましい。また、バンドギャップが２．０〜６．０ｅＶであることが好ましく、特に、２．８〜５．０ｅＶがより好ましい。バンドギャップは、２．０ｅＶより小さいと可視光を吸収し電界効果型トランジスタが誤動作するおそれがある。一方、６．０ｅＶより大きいとキャリアが供給されにくくなり電界効果型トランジスタが機能しなくなるおそれがある。
【００４７】
半導体層は、熱活性型を示す非縮退半導体であることが好ましい。縮退半導体であるとキャリアが多すぎてオフ電流・ゲートリーク電流が増加する、閾値が負になりノーマリーオンとなるおそれがある。半導体層が非縮退半導体であるかは、ホール効果を用いた移動度とキャリア密度の温度変化の測定を行うことにより判断できる。また、半導体層を非縮退半導体とするには、成膜時の酸素分圧を調整する、後処理をする等で酸素欠陥量を制御しキャリア密度を最適化することで達成できる。
【００４８】
半導体層の表面粗さ（ＲＭＳ）は、１ｎｍ以下が好ましく、０．６ｎｍ以下がさらに好ましく、０．３ｎｍ以下が特に好ましい。１ｎｍより大きいと、移動度が低下するおそれがある。
【００４９】
半導体層の膜厚は、通常０．５〜５００ｎｍ、好ましくは１〜１５０ｎｍ、より好ましくは３〜８０ｎｍ、特に好ましくは１０〜６０ｎｍである。０．５ｎｍより薄いと工業的に均一に成膜することが難しい。一方、５００ｎｍより厚いと成膜時間が長くなり工業的に採用できない。また、３〜８０ｎｍの範囲内にあると、移動度やオンオフ比等ＴＦＴ特性が特に良好である。
【００５０】
３．半導体層の保護層
本発明の電界効果型トランジスタは、半導体の保護層を有する。保護層が無いと、真空中や低圧下で、半導体層表面付近の酸素が脱離し電流が流れるため、オフ電流が高くなり、また、閾値電圧が負になるおそれがある。また、大気下でも湿度等周囲の影響を受けるため、閾値電圧等のトランジスタ特性のばらつきが大きくなるおそれがある。
【００５１】
保護層の厚みは、１００〜１０００ｎｍが好ましく、２００〜８００ｎｍがより好ましく、２５０〜７００ｎｍがさらに好ましい。保護層が１００ｎｍ以上あると、ソース・ドレイン電極の寄生容量への影響が小さくなる。
また、保護層の厚みは半導体層よりも厚いことが好ましい。保護層の厚みは半導体層の厚みの２倍以上であることがより好ましく、３倍以上であることがさらに好ましい。これにより、寄生容量のばらつきが小さくなり、また、寄生容量自体も小さくなる。
【００５２】
半導体の保護層を形成する材料は、上述したウェットエッチング液（Ａ又はＢ）に対するエッチング速度が、酸化ケイ素と同様以上であればよく、特に制限されない。本発明の効果を失わない範囲で一般に用いられているものを任意に選択できる。
例えば、ＳｉＯｘ（ＳｉＯ２），ＳｉＮｘ，Ａｌ２Ｏ３，Ｔａ２Ｏ５，ＴｉＯ２，ＭｇＯ，ＺｒＯ２，ＣｅＯ２，Ｋ２Ｏ，Ｌｉ２Ｏ，Ｎａ２Ｏ，Ｒｂ２Ｏ，Ｓｃ２Ｏ３，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３，ＰｂＴｉ３，ＢａＴａ２Ｏ６，ＳｒＴｉＯ３，ＡｌＮ等を用いることができる。これらのなかでも、ＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３を用いるのが好ましく、より好ましくはＳｉＯ２，ＳｉＮｘ，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３であり、特に好ましくはＳｉＯｘ，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３等の酸化物である。これらの酸化物の酸素数は、必ずしも化学量論比と一致していなくともよい（例えば、ＳｉＯ２でもＳｉＯｘでもよい）。また、ＳｉＮｘは水素元素を含んでいてもよい（ＳｉＮｘ：Ｈでもよい）。
ＳｉＯｘが特に好ましい。これにより、保護層成膜時に酸化物を含む半導体から酸素が抜けてキャリアが発生することを防ぐことができる。
【００５３】
尚、保護層は、異なる２層以上の絶縁膜を積層した構造でもよい。
また、保護層は、結晶質、多結晶質、非晶質のいずれであってもよいが、工業的に製造しやすい多結晶質か、非晶質であるのが好ましい。しかし、保護層が非晶質であることが特に好ましい。非晶質膜でないと界面の平滑性が悪く移動度が低下する、閾値電圧やＳ値が大きくなりすぎるおそれがある。
【００５４】
半導体層の保護層は、非晶質酸化物あるいは非晶質窒化物であることが好ましく、非晶質酸化物であることが特に好ましい。また、保護層が酸化物でないと半導体中の酸素が保護層側に移動し、オフ電流が高くなったり、閾値電圧が負になりノーマリーオフを示すおそれがある。
【００５５】
４．ゲート絶縁膜
ゲート絶縁膜を形成する材料には特に制限はない。本発明の効果を失わない範囲で一般に用いられているものを任意に選択できる。例えば、ＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３，Ｔａ２Ｏ５，ＴｉＯ２，ＭｇＯ，ＺｒＯ２，ＣｅＯ２，Ｋ２Ｏ，Ｌｉ２Ｏ，Ｎａ２Ｏ，Ｒｂ２Ｏ，Ｓｃ２Ｏ３，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３，ＰｂＴｉ３，ＢａＴａ２Ｏ６，ＳｒＴｉＯ３，ＡｌＮ等を用いることができる。これらのなかでも、ＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３を用いるのが好ましく、より好ましくはＳｉＯ２，ＳｉＮｘ，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３である。これらの酸化物の酸素数は、必ずしも化学量論比と一致していなくともよい（例えば、ＳｉＯ２でもＳｉＯｘでもよい）。また、ＳｉＮｘは水素元素を含んでいても良い。
また、露光波長の光線透過率が高いものが、露光が容易となるのでより好ましい。
【００５６】
ゲート絶縁膜は、異なる２層以上の絶縁膜を積層した構造でもよい。また、ゲート絶縁膜は、結晶質、多結晶質、非晶質のいずれであってもよいが、工業的に製造しやすい多結晶質か、非晶質であるのが好ましい。
【００５７】
ゲート絶縁膜は、ＳｉＯｘかＳｉＮｘが好ましく、ＳｉＯｘが特に好ましい。ＳｉＯｘとＳｉＮｘは工業的に実績があり、安価に安定して成膜することができる。
【００５８】
５．電極
ゲート電極、ソ−ス電極及びドレイン電極の各電極を形成する材料に特に制限はなく、本発明の効果を失わない範囲で一般に用いられているものを任意に選択することができる。例えば、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物、ＺｎＯ、ＳｎＯ２等の透明電極や、Ａｌ，Ａｇ，Ｃｒ，Ｎｉ，Ｍｏ，Ａｕ，Ｔｉ，Ｔａ、Ｃｕ等の金属電極、又はこれらを含む合金の金属電極を用いることができる。
尚、ゲート電極をマスクとして使用する場合には、光を遮断する材料を使用する。
また、２層以上を積層してもよい。これにより、接触抵抗を低減したり、界面強度を向上させることが好ましい。
ソ−ス電極、ドレイン電極の接触抵抗を低減させるため半導体の電極との界面をプラズマ処理、オゾン処理等で抵抗を調整してもよい。
【００５９】
ソース電極・ドレイン電極は半導体層がホモ接合していると好ましい。ホモ接合していると接触抵抗が下げられ、またソース電極・ドレイン電極と半導体層の間の物質の移動が起りにくく、安定性が向上する。ホモ接合とは、主成分や構造が同一のもの同士の接合をいう。
【００６０】
本発明の電界効果型トランジスタでは、チャンネル幅Ｗとチャンネル長Ｌの比Ｗ／Ｌは、通常０．１〜１００、好ましくは０．５〜２０、特に好ましくは１〜８である。Ｗ／Ｌが１００を越えると漏れ電流が増えたり、ｏｎ−ｏｆｆ比が低下したりするおそれがある。０．１より小さいと電界効果移動度が低下したり、ピンチオフが不明瞭になったりするおそれがある。また、チャンネル長Ｌは通常０．１〜１０００μｍ、好ましくは１〜１００μｍ、さらに好ましくは２〜１０μｍである。０．１μｍ以下は工業的に製造が難しくまた漏れ電流が大きくなるおそれがある、１０００μｍ以上では素子が大きくなりすぎて好ましくない。
【００６１】
本発明の電界効果型トランジスタでは、半導体層とソース電極・ドレイン電極との間にコンタクト層を設けてもよい。コンタクト層は半導体層よりも抵抗が低いことが好ましい。コンタクト層の形成材料は、上述した半導体層と同様な組成の複合酸化物が使用できる。
【００６２】
コンタクト層の作製方法に特に制約はないが、成膜条件を変えて半導体層と同じ組成比のコンタクト層を成膜したり、半導体層と組成比の異なる層を成膜したり、半導体の電極とのコンタクト部分をプラズマ処理やオゾン処理により抵抗を高めることで構成したり、半導体層を成膜する際に酸素分圧等の成膜条件により抵抗を高くなる層を構成してもよい。
【００６３】
また、本発明の電界効果型トランジスタでは、半導体層とゲート絶縁膜との間、及び／又は半導体層と保護層との間に、半導体層よりも抵抗の高い酸化物抵抗層を有していてもよい。酸化物抵抗層があるとオフ電流が低減でき、閾値電圧が正となりノーマリーオフとしやすい、保護層成膜やエッチング等の後処理工程時に半導体層が変質し特性が劣化するおそれが低減できる。
【００６４】
本発明の電界効果型トランジスタの特性について、遮断周波数は１ＭＨｚ以上であることが好ましく、１０ＭＨｚ以上がより好ましく、さらに１００ＭＨｚ以上が好ましく、特に、１ＧＨｚ以上が好ましい。遮断周波数が１ＭＨｚ以上だと、周辺回路を構成したときに、回路の動作周波数を高くできる。遮断周波数を高くするには、トランジスタの寄生容量を小さくし、チャンネル長を短くし、移動度を高くすることが効果的である。遮断周波数を高くするためにトランジスタの寄生容量を小さくする場合には、ゲート電極と保護膜を自己整合させることが効果的である。
【００６５】
遮断周波数とは電流増幅率（遮断周波数／使用周波数）が１になる周波数である。遮断周波数よりも低い周波数で素子を動作させるほど、電流増幅率が上がる。即ち、遮断周波数が高くなるほど、高速動作や消費電力の面で有利となる。
遮断周波数（ｆＴ）は、ゲート容量（ＣＧ）と相互コンダクタンス（ｇｍ）から、下記の式で求めることができる
ｆＴ＝ｇｍ／２πＣＧ
【００６６】
移動度は３ｃｍ２／Ｖｓ以上が好ましく、８ｃｍ２／Ｖｓ以上がより好ましく、１２ｃｍ２／Ｖｓ以上がさらに好ましく、１６ｃｍ２／Ｖｓ以上が特に好ましい。１ｃｍ２／Ｖｓより大きいとスイッチング速度が速くなり大画面高精細のディスプレイに用いることができるようになる。
【００６７】
オンオフ比は、１０６以上が好ましく、１０７以上がより好ましく、１０８以上が特に好ましい。
【００６８】
オフ電流は、２ｐＡ以下が好ましく、１ｐＡ以下がより好ましい。オフ電流が２ｐＡより大きいとディスプレイのＴＦＴとして用いた場合にコントラストが悪くなる、画面の均一性が悪くなるおそれがある。
【００６９】
ゲートリーク電流は１ｐＡ以下が好ましい。１ｐＡより小さいとディスプレイのＴＦＴとして用いた場合にコントラストが悪くなるおそれが減る。
【００７０】
閾値電圧は、通常−５〜１０Ｖであるが、−２〜４Ｖが好ましく、−１〜３Ｖがより好ましく、０〜２Ｖが特に好ましい。−５Ｖより大きいとオフ時の電圧を小さくでき消費電力を小さく出来る。１０Ｖより小さいと駆動電圧を小さくでき、消費電力を抑えることができる。
【００７１】
また、Ｓ値は０．８Ｖ／ｄｅｃ以下が好ましく、０．３Ｖ／ｄｅｃ以下がより好ましく、０．２５Ｖ／ｄｅｃ以下がさらに好ましく、０．２Ｖ／ｄｅｃ以下が特に好ましい。０．８Ｖ／ｄｅｃより小さいと駆動電圧が小さくでき消費電力がちいさくできる。特に、有機ＥＬディスプレイで用いる場合は、直流駆動のためＳ値を０．３Ｖ／ｄｅｃ以下にすると消費電力を大幅に低減できるため好ましい。尚、Ｓ値（Ｓｗｉｎｇ  Ｆａｃｔｏｒ）とは、オフ状態からゲート電圧を増加させた際に、オフ状態からオン状態にかけてドレイン電流が急峻に立ち上がるが、この急峻さを示す値である。下記式で定義されるように、ドレイン電流が１桁（１０倍）上昇するときのゲート電圧の増分をＳ値とする。
Ｓ値＝ｄＶｇ／ｄｌｏｇ（Ｉｄｓ）
Ｓ値が小さいほど急峻な立ち上がりとなる（「薄膜トランジスタ技術のすべて」、鵜飼育弘著、２００７年刊、工業調査会）。Ｓ値を小さくできると、オンからオフに切り替える際に高いゲート電圧をかける必要がなくなり、消費電力を小さくできる。
【００７２】
また、１０μＡの直流電圧５０℃で１００時間加えた前後の閾値電圧のシフト量は、１．０Ｖ以下が好ましく、０．５Ｖ以下がより好ましい。１Ｖより大きいと有機ＥＬディスプレイのトランジスタとして利用した場合、画質が変化してしまうおそれがある。
【００７３】
また、伝達曲線でゲート電圧を昇降させた場合のヒステリシスが小さい方が好ましい。
【００７４】
続いて、本発明の半導体素子の製造方法について説明する。
本発明の製造方法は、酸化物を含む半導体の上の絶縁体をウェットエッチングで選択エッチングする工程を含む。絶縁体をウェットエッチングした場合、ドライエッチングに比べ処理時間を短くでき、コストも低くなる。
【００７５】
酸化物を含む半導体と、その上の絶縁体との選択比（絶縁体のエッチングレート／酸化物を含む半導体のエッチングレート）は、２以上が好ましく、５以上がより好ましく、１０以上がさらに好ましく、２０以上が特に好ましい。選択比が高いほど、半導体側のダメージを少なくして絶縁体のエッチングができる。また、エッチング時間のマージン（許容される範囲）も広くなる。
【００７６】
ウェットエッチングに用いるウェットエッチング液は、弗化水素酸系が好ましい。弗化水素酸系のウェットエッチング液としては、弗酸／水系、弗酸／弗化アンモニウム／水系（ＢＨＦともいう、後述）、弗酸／過酸化水素水／水系などが一般的である。このような弗化水素酸を含むウェットエッチング液を用いると、酸化ケイ素（ＳｉＯｘ）等の酸化膜やＳｉＮｘ（ＳｉＮｘ：Ｈを含む）等の窒化膜をエッチングすることができる。また、エッチングレートが高いので、他のウェットエッチング液でエッチングが難しい酸化膜、特に酸化ケイ素（ＳｉＯｘ）のウェットエッチングに適する。
【００７７】
弗化水素酸は、通常４７ｗｔ％程度の水溶液で市販されている。これを希釈して０．１〜１０ｗｔ％で使用することが好ましく、０．５〜７．５ｗｔ％がより好ましく、１〜５ｗｔ％が特に好ましい。１０ｗｔ％以下だと、ガラスが溶ける速度が遅くなるのでガラス基板を用いることができる。また、弗化水素酸は、弗化アンモニウムとの緩衝溶液（ＢＨＦ：Ｂｕｆｆｅｒｅｄ  ＨＦ）の状態で用いてもよい。ＢＨＦはｐＨが一定に保たれるので、条件の再現性がよくなり好ましい。
【００７８】
上記の緩衝溶液は、８〜３５重量％の弗化アンモニウムと、０．１〜１０重量％の弗化水素酸を含有することが好ましい。この範囲だとエッチングレートが高くなり、また、エッチング液の温度が低くてもエッチングが可能である等の利点がある。
【００７９】
ウェットエッチング液は、ＳｉＯｘに対する３０℃でのエッチングレートが５０〜４５０ｎｍのものが好ましく、７０〜３００ｎｍがより好ましい。この範囲だと、タクトタイムに適したエッチングレートでエッチングができる。
【００８０】
弗化水素酸を含むウェットエッチング液には、界面活性剤を添加することが好ましい。界面活性剤が含まれるとエッチングの均一性が向上し好ましい。
【００８１】
エッチング温度は、５〜５０℃が好ましく、１０〜３５℃がより好ましく、１５〜３０℃が特に好ましい。上記の温度範囲だと、適切なエッチングレートに制御しやすく、また、簡易な設備で温度制御が可能である。
【００８２】
本発明の製造方法は、電界効果型トランジスタ、ガスセンサーや紫外線センサー等のセンサー、抵抗変化型メモリ等のメモリ、太陽電池等の、半導体素子の製造に適用できる。
半導体素子は、半導体／絶縁体／導電体、又は半導体／絶縁体／半導体の順に積層された構造を含むものが好ましい。上記構造だと、絶縁体をウェットエッチングすることで微細加工が可能となる。
以下、電界効果型トランジスタの製造に適用した例を説明する。
【００８３】
図２ａ〜２ｃは、本発明の半導体素子（電界効果型トランジスタ）の製造方法の一実施形態を説明するための工程図である。
基板１０上にゲート電極１１、ゲート絶縁膜１２及び酸化物膜１３ａを順次形成する（図２ａ（ａ）〜（ｃ））。酸化物膜１３ａをパターニングし、半導体層１３とする（図２ａ（ｄ））。半導体層１３及びゲート絶縁膜１２上に半導体層の保護層となる絶縁層１６ａを形成し（図２ａ（ｅ））、その上にフォトレジスト２１を形成する（図２ａ（ｆ））。
尚、本実施形態では、半導体層１３が「酸化物を含む半導体」に該当し、絶縁層１６ａが「半導体の上の絶縁体」に該当する。
【００８４】
フォトレジスト２１を露光する（図２ｂ（ｇ））。本実施形態では、基板１０側から光を照射し、フォトレジスト２１をパターニングしている。ゲート電極１１は光を透過しないので、その背面部にあるフォトレジスト２１は露光されない（図２ｂ（ｈ）、非露光部２１ａ）。即ち、ゲート電極１１をマスクとして利用している。一方、ゲート電極１１を除き、光を透過する部材を使用することにより、フォトレジスト２１は非露光部２１ａを除き露光される（露光部２１ｂ）。
非露光部２１ａは、保護層１６の形状となるものである。従って、保護層１６はゲート電極１１に自己整合する。
【００８５】
自己整合させることにより、ゲート電極１１と保護層１６の位置関係を自動的に決定することができる。即ち、誤差の生じやすい、マスクの位置合わせ等の工程が不要となる。また、マスクの位置合わせで生じる誤差を考慮する必要がないため、トランジスタの寸法を小さくすることができる。
【００８６】
露光後、フォトレジストの露光部２１ｂを洗浄等により除去して、フォトレジストのパターンを形成する（図２ｂ（ｉ））。
その後、ウェットエッチングにより絶縁層１６ａをエッチングし、フォトレジストを除去して、保護層１６を形成する（図２ｃ（ｊ）（ｋ））。
【００８７】
続けて、保護層１６等の上にソース電極及びドレイン電極となる金属層１４ａを形成し、公知の方法にてパターニングすることにより、ソース電極１４及びドレイン電極１５を形成する。以上により、電界効果型トランジスタが製造できる。
尚、ソース電極１４及びドレイン電極１５の形成後、さらに、第二の保護層１７を形成してもよい（図２ｃ（ｎ））。この場合、ソース電極１４及びドレイン電極１５と外部電極を接続するためのコンタクトホール１８を形成してもよい。
保護層１６がＳｉＯｘ等の酸化膜の場合、第二の保護層１７はＳｉＮｘ等の窒化膜であることが好ましい。窒化膜を形成すると耐湿性が向上する。第二の保護層１７は保護層１６の片面側に積層させてもよい。
【００８８】
本発明の電界効果型トランジスタの製造方法では、特に、以下の工程を有することが好ましい。
工程１：Ｉｎ、Ｚｎ、Ｓｎ及びＧａから選択される少なくとも１以上の元素を含む酸化物膜を形成する工程
工程２：酸化物膜上に、ゲート電極をマスクにして保護層を形成する工程
【００８９】
工程１について、酸化物膜１３ａとして、Ｉｎ、Ｚｎ、Ｓｎ及びＧａから選択される少なくとも１以上の元素を含む酸化物膜を形成する（図２ａ（ｄ））。酸化物膜の材料の具体例は上述した本発明のトランジスタの半導体層の例と同様である。酸化物膜は、スパッタリングで形成できるが、形成された膜は非晶質膜である場合があるが、その後の加熱処理等により結晶化させることができる。本発明では、酸化物膜を、非晶質の状態でエッチングし、その後、非晶質膜を結晶化させることが好ましい。非晶質の状態でエッチングするとエッチングしやすい。また、非晶質膜を形成してから結晶化させると、結晶質膜を直接形成するよりも均一で移動度の高い膜を形成しやすい。
非晶質膜はキャリア密度が１０１８ｃｍ−３以上の縮退半導体、非晶質膜を結晶化させてできた結晶膜はキャリア密度が１０１８ｃｍ−３未満の非縮退半導体であることが好ましい。
【００９０】
工程２おいて、保護層を形成する際のエッチングプロセスでは、弗化水素酸又は弗化アンモニウムを含むウェットエッチング液を用いる。
【００９１】
上述した電界効果型トランジスタの各構成部材（層）は、本技術分野で公知の手法で形成できる。
具体的に、成膜方法としては、スプレー法、ディップ法、ＣＶＤ法等の化学的成膜方法、又はスパッタ法、真空蒸着法、イオンプレーティング法、パルスレーザーディポジション法等の物理的成膜方法を用いることができる。キャリア密度が制御し易い、及び膜質向上が容易であることから、好ましくは物理的成膜方法を用い、より好ましくは生産性が高いことからスパッタ法を用いる。
【００９２】
スパッタリングでは、複合酸化物の焼結ターゲットを用いる方法、複数の焼結ターゲットを用いコスパッタを用いる方法、合金ターゲットを用い反応性スパッタを用いる方法等が利用できる。但し、複数の焼結ターゲットを用いコスパッタを用いる方法や、合金ターゲットを用い反応性スパッタを用いる方法では、均一性や再現性が悪くなる場合や、非局在準位のエネルギー幅（Ｅ０）が大きくなる場合があり、移動度が低下する、閾値電圧が大きくなる等、トランジスタ特性が低下するおそれがある。好ましくは、複合酸化物の焼結ターゲットを用いる。
【００９３】
形成した膜を各種エッチング法によりパターニングできる。
本発明では半導体層を、ＤＣ又はＡＣスパッタリングにより成膜することが好ましい。ＤＣ又はＡＣスパッタリングを用いることにより、ＲＦスパッタリングの場合と比べて、成膜時のダメージを低減できる。このため、電界効果型トランジスタにおいて、閾値電圧シフトの低減、移動度の向上、閾値電圧の減少、Ｓ値の減少等の効果が期待できる。
【００９４】
また、本発明では半導体層と半導体の保護層を形成した後に、７０〜４５０℃で熱処理することが好ましい。７０℃より高いと得られるトランジスタの熱安定性や耐熱性が低下したり、移動度が低くなったり、Ｓ値が大きくなったり、閾値電圧が高くなるおそれが減る。一方、４５０℃より高いと耐熱性のない基板が使用できない、熱処理用の設備費用がかかるおそれがある。
【００９５】
熱処理温度は８０〜３５０℃が好ましく、９０〜２８０℃がより好ましく、１００〜１８０℃がさらに好ましい。特に、熱処理温度が１８０℃以下であれば、基板としてＰＥＮ等の耐熱性の低い樹脂基板を利用できるため好ましい。
【００９６】
熱処理時間は、通常１秒〜２４時間が好ましいが、処理温度により調整することが好ましい。例えば、７０〜１８０℃では、１０分から２４時間がより好ましく、２０分から６時間がさらに好ましく、３０分〜３時間が特に好ましい。１８０〜２６０℃では、６分から４時間がより好ましく、１５分から２時間がさらに好ましい。２６０〜３００℃では、３０秒から４時間がより好ましく、１分から２時間が特に好ましい。３００〜３５０℃では、１秒から１時間がより好ましく、２秒から３０分が特に好ましい。
【００９７】
熱処理は、不活性ガス中で酸素分圧が１０−３Ｐａ以下の環境下で行うか、あるいは半導体層を保護層で覆った後に行うことが好ましい。上記条件下だと再現性が向上する。
【００９８】
続いて、本発明の積層体について説明する。
本発明の積層体は、第一の導電体層、第一の絶縁体層、酸化物を含む半導体層、第二の絶縁体層及び第二の導電体層を、この順に有する。
図３は本発明の積層体の一実施形態を示す概略断面図である。本図は図１と同じ電界効果型トランジスタを示す。このトランジスタは本発明の積層体を含む。ゲート電極１１は第一の導電体層に、ゲート絶縁膜１２は第一の絶縁体層に、酸化物半導体層１３は酸化物を含む半導体層に、保護層１６は第二の絶縁体層に、ドレイン電極１５が第二の導電体層に相当する。
この積層体の構造を、電界効果型トランジスタ等の素子に用いることで、導電体と導電体間で生じる寄生容量が低減され、導電体と導電体の重なり部分がばらついても素子の容量のばらつきを小さくできる。
【００９９】
第一又は二の導電体層は、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物、ＺｎＯ、ＳｎＯ２等の透明電極や、Ａｌ，Ａｇ，Ｃｒ，Ｎｉ，Ｍｏ，Ａｕ，Ｔｉ，Ｔａ、Ｃｕ等の金属電極、又はこれらを含む合金の金属電極を用いることができる。また、これらを２層以上積層してもよい。
【０１００】
第一又は二の絶縁層は、酸化物あるいは窒化物が好ましく、酸化物がより好ましく、酸化ケイ素（ＳｉＯｘ）は誘電率が低く、電気容量も小さいので特に好ましい。窒化物は積層時に酸化物を含む半導体層を還元して導電体としてしまうおそれがある。
【０１０１】
酸化物を含む半導体は、インジウム元素を含む希土類酸化物Ｃ型の結晶構造示す多結晶酸化物半導体が好ましい。
【０１０２】
第一の絶縁体が酸化物であり、酸化物を含む半導体層がＩｎを含み希土類酸化物Ｃ型の結晶構造を示す多結晶酸化物であり、第二の絶縁体層が酸化物であることが好ましい。
酸化物からなる絶縁体は、ＳｉＯ２，ＳｉＯｘ，Ａｌ２Ｏ３，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＴｉＯ２、ＣａＨｆＯ３を用いるのが好ましく、特に、ＳｉＯｘは誘電率が低く寄生容量が小さいため好ましい。
【０１０３】
また、積層体構造を有する電界効果型トランジスタは、ゲート電極と半導体層の保護層が自己整合していることが好ましい。
【実施例】
【０１０４】
実施例１[電界効果型トランジスタの作製]
（１）スパッタリングターゲットの製造
原料として、酸化インジウム及び酸化ガリウムの粉末を、原子比〔Ｉｎ／（Ｉｎ＋Ｇａ）〕が０．９５、原子比〔Ｇａ／（Ｉｎ＋Ｇａ）〕が０．０５となるように混合した。これを湿式ボールミルに供給し、混合粉砕して原料微粉末を得た。
【０１０５】
得られた原料微粉末を造粒した後、直径１０ｃｍ、厚さ５ｍｍの寸法にプレス成形し、これを焼成炉に入れ、１４００℃で１２時間焼成して、焼結体（ターゲット）を得た。
【０１０６】
ターゲットのバルク抵抗は１２ｍΩ、理論相対密度は０．９９であった。尚、理論相対密度は各酸化物の比重とその量比から計算した密度を、アルキメデス法で測定した密度との比率を計算して求めた。
【０１０７】
（２）トランジスタの作製
図１に示す電界効果型トランジスタを、図２ａ〜ｃに示す工程で作製した。
ガラス基板１０上に、室温のＲＦスパッタリングでモリブデン金属を２００ｎｍ積層した後、ウェットエッチングでパターニングし、ゲート電極１１を作製した（図２ａ（ａ））。
次に、ゲート電極１１を作製した基板にプラズマ化学気相成長装置（ＰＥＣＶＤ）にて、ＳｉＮｘを３００℃で成膜（厚さ２００ｎｍ）し、ゲート絶縁膜１２を形成した（図２ａ（ｂ））。
次に、上記（１）で製造したターゲットを、ＤＣマグネトロンスパッタリングの成膜装置に装着し、酸化物膜をゲート絶縁膜１２上に成膜し、その後、フォトリソ工程によりパターニングして半導体層（チャンネル部）１３（膜厚５０ｎｍ）を形成した（図２ａ（ｃ）〜（ｄ））。
【０１０８】
尚、スパッタ条件は、基板温度；２５℃、到達圧力；１×１０−６Ｐａ、雰囲気ガス；Ａｒ９９％及び酸素１％、スパッタ圧力（全圧）；４×１０−１Ｐａ、投入電力１００Ｗ、Ｓ−Ｔ距離８０ｍｍとした。
半導体層１３をＸ線回折で確認したところ、非晶質膜であった。この非晶質膜は弗化水素酸系エッチング液に対して耐性がなかった。また、半導体層１３のキャリア密度は１×１０２０ｃｍ−３であり、縮退半導体であった。
【０１０９】
尚、キャリア密度はホール測定装置で下記の測定条件で測定した。
・ホール測定装置
東陽テクニカ製：Ｒｅｓｉ  Ｔｅｓｔ８３１０
・測定条件
測定温度：室温（２５℃）
測定磁場：０．５Ｔ
測定電流：１０−１２〜１０−４Ａ
測定モード：ＡＣ磁場ホール測定
また、非縮退半導体と縮退半導体は移動度の温度依存性で判断した。
図４に移動度の温度依存性の例を示す。直線の傾きから活性化エネルギーを計算できる。図中（１）が縮退半導体に相当し、（２）が非縮退半導体に相当する。
【０１１０】
次に、保護層１６（エッチングストッパー）となる、ＳｉＯ２膜１６ａをＰＥＣＶＤ法で３００ｎｍ成膜した（図２ａ（ｅ））。次に、基板を温度３００℃で１時間熱処理した。
Ｘ線回折で確認した結果、半導体層１３は結晶化していた（外角側に若干シフトしていた）。また、結晶化した半導体層１３のキャリア密度は１×１０１６ｃｍ−３の非縮退半導体であった。また、結晶化した半導体層１３は弗化水素酸系エッチング液に対して耐性があった。
【０１１１】
その後、ポジ型のフォトレジスト２１を形成し（図２ａ（ｆ））、ゲート電極１１をマスクとして背面から露光した（図２ｂ（ｇ））。フォトレジスト露光部２１ｂを除去した後（図２ｂ（ｉ））、ＳｉＯ２膜１６ａを弗化水素酸系エッチング液（ＢＨＦ：ＨＦ（弗化水素酸）２ｗｔ％、ＮＨ４Ｆ（弗化アンモニウム）１５ｗｔ％）でエッチングし、ゲート電極１１と自己整合した保護層１６を形成した（図２ｃ（ｋ））。
続いて、モリブデン金属層１４ａ（厚さ２００ｎｍ）を形成し、フォトリソ工程によりパターニングすることにより、ソース電極１４、ドレイン電極１５形成した。
以上の工程により、ボトムゲート構造のエッチングストッパー型電界効果型トランジスタを製造した（図１、ソース・ドレイン電極間間隙（Ｌ）が２０μｍ、幅（Ｗ）が２０μｍ）。
【０１１２】
尚、作製した電界効果型トランジスタの保護層１６の端部付近は、第一の導電体、第一の絶縁体、酸化物を含む半導体、第二の絶縁体、第二の導電体の順に積層されている積層体になっている。保護層１６は第二の絶縁体である。
【０１１３】
（３）トランジスタの評価
（Ａ）電界効果移動度（μ）、オンオフ比、オフ電流、Ｓ値、閾値電圧（Ｖｔｈ）及び遮断周波数
半導体パラメーターアナライザー（ケースレー４２００）を用い、室温かつ遮光環境下で測定した。
（Ｂ）ヒステリシス
半導体パラメーターアナライザーを用い、昇電圧時の伝達曲線（Ｉ−Ｖ特性）と降電圧時の伝達曲線（Ｉ−Ｖ特性）を測定し、昇降時の電圧の差をΔＶｇとする。ΔＶｇの最大値が０．５Ｖ以下であるものを「少ない」、０．５〜３Ｖであるものを「ある」、３Ｖ以上であるものを「大きい」とした。
（Ｃ）半導体層の弗化水素酸系エッチング液耐性
弗化水素酸系エッチング液（弗化水素酸  １０ｗｔ％）でのエッチングレートを測定し、下記式で選択比を計算した。
選択比＝（ＳｉＯｘのエッチングレート）／（半導体膜のエッチングレート）
選択比が２未満のものを、弗化水素酸系エッチング液耐性が無し、２以上のもの（エッチングレートがＳｉＯｘの２分の１以下）を弗化水素酸系エッチング液耐性が有りとした。
尚、上記選択比の計算の際のＳｉＯｘのエッチングレートは熱酸化膜のものを使用した。
【０１１４】
（４）ＴＦＴ基板の評価
（Ａ）ばらつき
同一基板内に作製した１０００個のＴＦＴを評価し、遮断周波数の変動係数を計算した。
変動係数＝３σ（標準偏差）／平均値×１００（％）
変動係数を以下の基準で評価した。
○：１％未満、△：１％以上１０％未満、×：１０％以上
（Ｂ）歩留り
同一基板内の１０００個のＴＦＴを評価し、電界効果移動度、Ｓ値及び遮断周波数のいずれかが、３σから外れるものを不良品として、歩留りを計算した。
歩留りを以下の基準で評価した。
○：９９．５％以上、△：９９％以上９９．５％未満、×：９９％未満
【０１１５】
（５）リングオシレーター作製による評価
実施例１において、Ｗ／Ｌ＝６０／１０μｍとした他は、同様に作製した電界効果型トランジスタについて、１１段のリングオシレーターを作製し、段当りの遅延時間を評価した。尚、後述する実施例及び比較例においても、Ｗ／Ｌは６０／１０μｍとした。
評価結果を表１に示す。
【０１１６】
・半導体層の吸収係数
実施例１の半導体層（熱処理後）と、実施例１の半導体層と同様にして成膜したアモルファスシリコン層の吸収係数を比較した。図５に吸収係数と波長の関係を示す。５００ｎｍ以下の短波長の光において、実施例１の半導体層（結晶膜）の吸収係数は、アモルファスシリコン層の１／１０以下であった。このため、照射光が半導体層を通過して背面の層を露光する際、照射光のロスが少なく、また、部分的な発熱による特性変化や不均一な結晶成長等を防げる。実施例１では、ゲート電極をマスクとして、フォトレジストを問題なく露光できた。尚、短波長の光を用いて加工精度を上げることが可能であった。
【０１１７】
実施例２
第二の保護層１７を形成した他は、実施例１と同様にして電界効果型トランジスタを製造した（図２ｃ（ｏ））。結果を表１示す。
尚、第二の保護層は、ＳｉＮｘをＰＥＣＶＤで形成した（厚さ１００ｎｍ）。ＳｉＮｘを積層したため耐湿性が向上した。
【０１１８】
実施例３
図６に示す電界効果型トランジスタを製造した。
具体的には、半導体層１３とソース電極１４、ドレイン電極１５をドライエッチングで一括成形し、第二の保護膜やコンタクトホールを設けなかった他は、実施例１と同様とした。結果を表１に示す。
【０１１９】
実施例４〜２５
半導体層の組成等を表１〜３に示すように変更した他は、実施例１同様に電界効果型トランジスタを作製し、評価した。結果を表１〜３に示す。
【０１２０】
実施例２６
実施例１と同様の材料、方法を用いて、図７の製造工程にて電界効果型トランジスタを作製し、評価した。
具体的に、支持基板９０１上にゲート電極９０３を形成し（図７（ａ））、ゲート電極９０３を覆うようにしてゲート絶縁膜９０５を成膜し、成膜したゲート絶縁膜９０５上に非晶質酸化物膜９０７を形成した（図７（ｂ））。非晶質酸化物膜９０７を熱処理により結晶化し、半導体層９０７’とした（図７（ｃ））。続いて、第一の保護膜９１１を形成した（図７（ｄ））。第一の保護膜９１１上にレジスト９１５を積層した（（図７（ｅ））。
この積層体について、ゲート電極９０３をマスクとして支持基板９０１側からの露光及びレジスト除去（付番９１５ｂの部分）を行い、レジストをパターニングした（（図７（ｆ）（ｇ））、付番９１５ａ）。レジストをパターニングした後、第一の保護膜９１１をエッチングし、第一の保護膜９１１をパターニングし、レジスト９１５ａを除去した（図７（ｈ））。第一の保護膜のエッチングは、弗酸系のエッチング液を用いウェットエッチングで行った。
半導体層９０７’の一部を低抵抗化させ、半導体層にチャンネル部位９０９及びソース部位・ドレイン部位９０７ａ、９０７ｂを形成した。さらに、第二の保護膜９１７を形成した（図７（ｉ））。次に、コンタクトホールを通してソース・ドレイン電極９１９を形成し電界効果型トランジスタとする（図７（ｊ））。
尚、第一の保護膜として、ＰＥＣＶＤによりＳｉＯｘを、第二の保護膜としてＰＥＣＶＤによりＳｉＮｘ：Ｈを形成した。その際、ＰＥＣＶＤによるＳｉＮｘ：Ｈと同時に半導体層を低抵抗化させ、ソース部・ドレイン部を形成した。
結果を表１に示す。
【０１２１】
【表１】
2010165922.tif 000003
【０１２２】
【表２】
2010165922.tif 000004
【０１２３】
【表３】
2010165922.tif 000005
【０１２４】
尚、上記の実施例において、実施例２と２６は実施例１に比べ耐湿性が向上した。これは、第二の保護膜としてＳｉＮｘ：Ｈを積層した効果と考えられる。
【０１２５】
また、実施例５において、ＳｉＯ２膜１６ａをし、基板を温度３００℃で１時間熱処理した後（図２ａ（ｅ））、半導体層１３のＸ線回折を測定した。結果を図８に示す。図８中、ＡはＸ線回折チャートであり、ＢはＪＣＰＤＳカードＮｏ．０６−０４１６のパターンを示している。測定角度（２θ）の範囲は１０〜４２°である。
半導体層の非晶質膜は結晶化し、希土類酸化物Ｃ型の結晶構造（ＪＣＰＤＳカードＮｏ．０６−０４１６）を示す結晶膜になっていた。β−Ｇａ２Ｏ３構造（ＪＣＰＤＳカードＮｏ．４３−１０１２）やβ−ＧａＩｎＯ３構造（ＪＣＰＤＳカードＮｏ．２１−０３３４）は確認されなかった。
【０１２６】
比較例１〜４
半導体層の組成を表４に示すように変更し、保護層１６の形成をリフトオフで実施した他は、実施例１と同様に電界効果型トランジスタを作製し、評価した。結果を表４に示す。半導体層は弗化水素酸系エッチング液耐性が無かった。
【０１２７】
【表４】
2010165922.tif 000006
【０１２８】
比較例５
図９に示す工程により、電界効果型トランジスタを作製した。
先ず、基板１０上にチャンネル層１１であるＩＧＺＯ膜をパターニング形成する。次いでゲート絶縁層１２を堆積する。さらにゲート電極１１をパターニング形成する。さらに、水素添加工程として、プラズマ処理装置を用い、水素プラズマ処理により水素添加を行う。水素プラズマ処理は、平行平板型のプラズマＣＶＤ装置あるいはＲＩＥタイプのプラズマエッチング装置を用いて行うことができる。ゲート電極１１をマスクとして水素酸化物薄膜に注入する（図９（ａ））ことで、ソース部位１４’、ドレイン部位１５’を形成する（図９（ｂ））。この後、水素量の均質化をはかるために、アニール処理を施した。
その後、絶縁層１７’、ソース電極１４、ドレイン電極１５を形成して電界効果型トランジスタを作製した（図９（ｃ））。結果を表４に示す。
全体的にＴＦＴ特性が低く、酸化物半導体内に水素が拡散したためと思われる。
【０１２９】
比較例６
図１０に示す工程により、電界効果型トランジスタを作製した。
まず、ガラス基板１０上にドレイン電極１４及びソース電極１５を形成する（図１０（ａ））。
ゲート絶縁層１２を形成後、ＩＧＺＯ膜及びゲート絶縁膜となるＹ２Ｏ３膜１３を成膜する（図１０（ｂ））。
【０１３０】
その上にポジレジスト２１を塗布し、その後、基板の裏側から金膜からなるソース・ドレイン電極のパターンを通して波長４３６ｎｍの光でポジレジスト２１を露光する（図１０（ｃ））。
【０１３１】
ポストべークを行った後、現像処理してゲート電極１１が形成されるべき場所のレジストを除去する（図１０（ｄ））。
【０１３２】
次に、ゲート電極１１としてＮｉ膜１１’を８０ｎｍ蒸着する（図１０（ｅ））。
その後、リフトオフ工程によりレジスト膜を除去し、先に形成されたソース・ドレイン電極の端に整合する位置・形状のゲート電極を得る（図１０（ｆ））。
完成した電界効果型トランジスタの断面観察より、ソース電極１４、ドレイン電極１５とゲート電極１１の重なり幅Ｌは、０．５μｍであった。
【０１３３】
比較例７
半導体層の組成を、原子比〔Ｉｎ／（Ｉｎ＋Ｇａ＋Ｚｎ）〕が０．４、原子比〔Ｇａ／（Ｉｎ＋Ｇａ＋Ｚｎ）〕が０．４、原子比〔Ｚｎ／（Ｉｎ＋Ｇａ＋Ｚｎ）〕が０．２とした他は、実施例１と同様にして電界効果型トランジスタの作製を試みた。
その結果、実施例１と異なり、半導体層１３（非晶質膜）は、温度３００℃で１時間熱処理しても、非晶質膜のままであった（Ｘ線回折で確認）。この非晶質膜は弗化水素酸系エッチング液に対するエッチングレートが酸化ケイ素（ＳｉＯｘ）よりも高かった。そのため、背面露光した後にウェットエッチングにより保護層を形成するときに、半導体層までが溶けてしまった。従って、電界効果型トランジスタが作製できなかった。
【０１３４】
比較例８
半導体層の組成を、原子比〔Ｉｎ／（Ｉｎ＋Ｇａ＋Ｚｎ）〕が０．３４、原子比〔Ｇａ／（Ｉｎ＋Ｇａ＋Ｚｎ）〕が０．３３、原子比〔Ｚｎ／（Ｉｎ＋Ｇａ＋Ｚｎ）〕が０．３３とした他は、実施例１と同様にして電界効果型トランジスタの作製を試みた。
その結果、比較例７と同様の理由により、電界効果型トランジスタを作製できなかった。
【０１３５】
比較例９
半導体層に酸化亜鉛（ＺｎＯ）を用いた他は、実施例１と同様にして電界効果型トランジスタを作製した。
その結果、実施例１と異なり、半導体層は成膜時から多結晶質膜であり、３００℃で１時間の熱処理後も、多結晶質膜のままであった。この多結晶質膜は弗化水素酸系エッチング液に対するエッチングレートが酸化ケイ素（ＳｉＯｘ）よりも高かった。そのため、背面露光した後にウェットエッチングにより保護層を形成するときに、半導体層までが溶けてしまった。従って、電界効果型トランジスタが作製できなかった。
【産業上の利用可能性】
【０１３６】
本発明の電界効果型トランジスタは、ドライバ回路を含むディスプレイ用基板に好適である。特に、シフトレジスター等のゲートドライバー用回路等に適している。
【図面の簡単な説明】
【０１３７】
【図１】本発明の電界効果型トランジスタの一実施形態の概略断面図である。
【図２ａ】本発明の半導体素子の製造方法の一実施形態を説明するための工程図である。
【図２ｂ】本発明の半導体素子の製造方法の一実施形態を説明するための工程図である。
【図２ｃ】本発明の半導体素子の製造方法の一実施形態を説明するための工程図である。
【図３】本発明の積層体の一実施形態の概略断面図である。図である。
【図４】酸化物半導体の、温度と移動度の関係を示す図である。
【図５】実施例１の半導体層とアモルファスシリコン層の、吸収係数と波長の関係を示す図である。
【図６】実施例３で作製した電界効果型トランジスタの概略断面図である。
【図７ａ】実施例２６で作製した電界効果型トランジスタの製造工程を示す図である。
【図７ｂ】実施例２６で作製した電界効果型トランジスタの製造工程を示す図である。
【図８】実施例５で作製した半導体層のＸ線回折チャートである。
【図９】比較例５の電界効果型トランジスタの製造工程を示す図である。
【図１０】比較例６の電界効果型トランジスタの製造工程を示す図である。
【符号の説明】
【０１３８】
１０  基板
１１  ゲート電極
１２  ゲート絶縁膜
１３  半導体層
１４  ソース電極
１５  ドレイン電極
１６  第一の保護層
１７  第二の保護層
１８  コンタクトホール
３０  積層体
【図１】
2010165922.tif 000007
【図２ａ】
2010165922.tif 000008
【図２ｂ】
2010165922.tif 000009
【図２ｃ】
2010165922.tif 000010
【図３】
2010165922.tif 000011
【図４】
2010165922.tif 000012
【図５】
2010165922.tif 000013
【図６】
2010165922.tif 000014
【図７ａ】
2010165922.tif 000015
【図７ｂ】
2010165922.tif 000016
【図８】
2010165922.tif 000017
【図９】
2010165922.tif 000018
【図１０】
2010165922.tif 000019