(57)【要約】【課題】歩留まりを改善した表示駆動用基板を提供する。【解決手段】表示領域１２にマトリクス状に設けられた複数の画素回路１１と、表示領域１２の各行に設けられ、対応行の各画素回路１１に共通に接続されたゲート線と、各ゲート線に接続されたゲートドライバ１３と、前記各ゲート線の延長部に設けられたゲートドライバ接続端子１５とを備える表示駆動用基板１０が、集合基板１上に複数形成されている。表示駆動用基板１０は、さらに、電気的に接続された状態から電気的に切断された状態へ変更できる切断部１４を備えてもよい。【選択図】図１
2010282060.tif 000002
【特許請求の範囲】
【請求項１】
基板上の表示領域にマトリクス状に設けられた複数の画素回路と、
前記表示領域の各行に設けられ、対応行の各画素回路に共通に接続されたゲート線と、
前記基板上に形成され、前記各ゲート線に接続されたゲートドライバと、
前記基板上の前記各ゲート線の延長部に設けられ、ゲートドライバ用半導体装置を接続可能なゲートドライバ接続端子と
を備える表示駆動用基板。
【請求項２】
前記表示駆動用基板は、さらに、
前記基板上に、電気的に接続された状態から電気的に切断された状態へ変更できる切断部を備え、
前記ゲートドライバと前記各ゲート線とは前記切断部を介して接続されている
請求項１に記載の表示駆動用基板。
【請求項３】
前記ゲートドライバと前記ゲートドライバ接続端子とは前記表示領域を挟んで反対側に配置されている
請求項１または２に記載の表示駆動用基板。
【請求項４】
前記ゲートドライバと前記ゲートドライバ接続端子とは前記表示領域の同じ側に配置されており、
前記ゲートドライバ接続端子は、前記ゲートドライバよりも前記基板の縁に近い位置に配置されている
請求項１または２に記載の表示駆動用基板。
【請求項５】
前記基板上に、少なくとも第１金属膜、第２金属膜が、絶縁膜を介してこの順に積層されており、
前記各画素回路は、対応行のゲート線に接続された薄膜トランジスタを有し、
前記第１金属膜は、前記ゲート線、前記ゲートドライバ接続端子、および前記薄膜トランジスタのゲート電極として用いられ、
前記第２金属膜は、前記薄膜トランジスタのソースおよびドレイン電極として用いられている
請求項１から４のいずれか１項に記載の表示駆動用基板。
【請求項６】
前記基板上に、少なくとも第１金属膜、第２金属膜、第３金属膜が、それぞれ絶縁膜を介してこの順に積層されており、
前記各画素回路は、対応行のゲート線に接続された薄膜トランジスタを有し、
前記第１金属膜は、前記ゲート線および前記薄膜トランジスタのゲート電極として用いられ、
前記第２金属膜は、前記薄膜トランジスタのソースおよびドレイン電極として用いられ、
前記第１金属膜とビアで接続された前記第３金属膜が、前記ゲートドライバ接続端子として用いられている
請求項１から４のいずれか１項に記載の表示駆動用基板。
【請求項７】
前記ゲートドライバと前記各ゲート線とは前記切断部において電気的に切断されており、
前記ゲートドライバ接続端子に、前記ゲートドライバ用半導体装置が接続されている
請求項２から６のいずれか１項に記載の表示駆動用基板。
【請求項８】
請求項１から７のいずれか１項に記載の表示駆動用基板と、
前記表示駆動用基板上に形成された表示機能層と
を備える表示装置。
【請求項９】
請求項１に記載の表示駆動用基板を製造する方法であって、
前記ゲートドライバの動作を検査する工程と、
前記ゲートドライバの動作が不良の場合に、前記ゲートドライバと前記ゲート線との間を電気的に切断された状態にし、前記ゲートドライバ接続端子に前記ゲートドライバ用半導体装置を接続する工程と
を含む表示駆動用基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ表示装置や液晶表示装置などのＦＰＤ（Ｆｌａｔ  Ｐａｎａｌ  Ｄｉｓｐｌａｙ）に用いられる表示駆動用基板、及びそれを用いた表示装置に関する。
【背景技術】
【０００２】
従来のＣＲＴ（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ）に代わり、近年、ＦＰＤに対する関心が高まってきている。代表的なＦＰＤとしてはＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）、ＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）が既に実現されているが、以下に挙げるような問題点を有していることが知られている。
【０００３】
ＬＣＤは、液晶自体が非発光であるため高輝度のバックライトを必要とし、消費電力が高くなる傾向がある。また、視野角、応答速度の面でもＣＲＴに及ばない。ＰＤＰは自発光であり、視野角、応答速度の面でＣＲＴと同等以上であるものの、駆動するためには高電圧が必要であり、低消費電力化が困難であるという問題がある。
【０００４】
近年、次世代のＦＰＤ候補として有機ＥＬ表示装置が注目されている。有機ＥＬ表示装置は、ＬＣＤ、ＰＤＰで問題となっている上記の課題を解決しうる可能性がある。
【０００５】
一方で、有機ＥＬディスプレイの実現のためには解決すべき課題が多い。すなわち、有機ＥＬは電流駆動型の素子であるため、大画面のディスプレイを実現するためには、配線の抵抗を低抵抗化することが必要である。なぜなら、有機ＥＬを流れる電流Ｉと配線抵抗Ｒの積Ｉ×Ｒが電圧降下として発生し、結果ディスプレイのムラの原因となってしまうからである。もう１つの課題として、一般的に有機ＥＬ素子や液晶素子を駆動するためにＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）素子が必要となるが、有機ＥＬを駆動するためにはこのＴＦＴ素子を液晶駆動用と比べて高性能化することが必要である。
【０００６】
大型液晶を駆動するためのＴＦＴとして、一般的にゲート電極が半導体層よりも下にあり、かつ半導体層がアモルファスシリコンである、ボトムゲート構造のアモルファスシリコンＴＦＴが用いられるが、この構造においてＴＦＴを高性能化するためには半導体層をアモルファスシリコンから結晶性を向上させた、マイクロクリスタルシリコン、ポリシリコンにする必要がある。
【０００７】
中小型の液晶、有機ＥＬでは一般的にポリシリコンＴＦＴが用いられ、その高移動度、高信頼性を利用して画素部の周辺駆動回路部も作りこまれる、所謂ＳＯＧ（Ｓｙｓｔｅｍ  Ｏｎ  Ｇｌａｓｓ）によるシステム集積化が盛んに行われている。この周辺駆動回路としてはゲートドライバ、ソースドライバ、電源回路、インターフェース回路等が含まれる。従来、周辺駆動回路としてパネルに実装していたものを一体形成できるため、コストを削減できるというメリットがある。
【０００８】
近年、このＳＯＧ技術を利用し、アモルファスシリコンＴＦＴでゲートドライバ回路を構成する試みが盛んになされている（例えば、特許文献１を参照）。大型パネルでは画素数が多くなり、結果として画素を駆動するためのドライバが多数必要になりがちであるため、このゲートドライバ回路のパネルへの一体形成によるコスト削減効果は大きい。さらに、有機ＥＬでは液晶に比べて配線数が多くなる傾向があるため、より効果が大きいことが期待できる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００２−５５６６０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかし、大型パネルでＳＯＧを実現するには以下の課題がある。すなわち、大型パネルではガラス基板上に一度に形成される個数（以下、取れ数と呼ぶ）が中小型パネルと比べて非常に少ないため、パネルの製造過程における歩留まりの影響が大きい。つまり、ゲートドライバ回路を一体形成することで歩留まりの低下が懸念される。
【００１１】
さらに、一般的にパネルの画素部は簡易な回路パターンであるため製造途中での修正を実施しやすく歩留まり向上が期待できるが、ゲートドライバ回路部はパターンが密集している、複雑な回路構成であるため修正による歩留まり向上が期待しにくいという課題がある。
【００１２】
本発明は、このような事情に鑑みてなされたものであり、表示駆動用基板上に形成されたゲートドライバを備えるとともに、歩留まりの向上に適した構成の表示駆動用基板およびそのような表示駆動用基板を製造する方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記課題を解決するため、本発明の表示駆動用基板は、基板上の表示領域にマトリクス状に設けられた複数の画素回路と、前記表示領域の各行に設けられ、対応行の各画素回路に共通に接続されたゲート線と、前記基板上に形成され、前記各ゲート線に接続されたゲートドライバと、前記基板上の前記各ゲート線の延長部に設けられ、ゲートドライバ用半導体装置を接続可能なゲートドライバ接続端子とを備える。
【００１４】
この構成によれば、前記ゲートドライバ接続端子を介して、前記ゲートドライバ用半導体装置を前記各ゲート線に接続することができるため、前記ゲートドライバの動作が不良であっても、前記ゲートドライバ用半導体装置による代替が可能となる。その結果、表示駆動用基板の歩留まりが改善され、表示駆動用基板の低価格化や材料利用効率の向上に貢献できる。
【００１５】
また、前記表示駆動用基板は、さらに、前記基板上に、電気的に接続された状態から電気的に切断された状態へ変更できる切断部を備え、前記ゲートドライバと前記各ゲート線とは前記切断部を介して接続されていてもよい。
【００１６】
この構成によれば、前記ゲートドライバが不良である場合に、前記ゲートドライバを前記切断部にて前記各ゲート線から確実に分離することができる。
【００１７】
また、前記ゲートドライバと前記ゲートドライバ接続端子とは前記表示領域を挟んで反対側に配置されていてもよい。
【００１８】
この構成によれば、前記ゲートドライバを構成する配線と前記ゲートドライバ接続端子を構成する配線とが干渉しない簡素な配線構造となり、表示駆動用基板の歩留まりをさらに向上させることができる。
【００１９】
また、前記ゲートドライバと前記ゲートドライバ接続端子とは前記表示領域の同じ側に配置されており、前記ゲートドライバ接続端子は、前記ゲートドライバよりも前記基板の縁に近い位置に配置されていてもよい。
【００２０】
この構成によれば、前記表示領域の、前記ゲートドライバおよび前記ゲートドライバ接続端子とは反対の側を、自由な用途に利用することができる。例えば、前記表示領域の反対側に、もう１組の前記ゲートドライバおよび前記ゲートドライバ接続端子を設けてもよい。そのような構成は、表示領域の両側からゲート線を駆動する大型の表示装置に好適である。
【００２１】
また、前記基板上に、少なくとも第１金属膜、第２金属膜が、絶縁膜を介してこの順に積層されており、前記各画素回路は、対応行のゲート線に接続された薄膜トランジスタを有し、前記第１金属膜は、前記ゲート線、前記ゲートドライバ接続端子、および前記薄膜トランジスタのゲート電極として用いられ、前記第２金属膜は、前記薄膜トランジスタのソースおよびドレイン電極として用いられているとしてもよい。
【００２２】
この構成によれば、前記第１金属膜および前記第２金属膜のみを用いた簡素な構成で、前記表示駆動用基板を実現することができる。
【００２３】
また、前記基板上に、少なくとも第１金属膜、第２金属膜、第３金属膜が、それぞれ絶縁膜を介してこの順に積層されており、前記各画素回路は、対応行のゲート線に接続された薄膜トランジスタを有し、前記第１金属膜は、前記ゲート線および前記薄膜トランジスタのゲート電極として用いられ、前記第２金属膜は、前記薄膜トランジスタのソースおよびドレイン電極として用いられ、前記第１金属膜とビアで接続された前記第３金属膜が、前記ゲートドライバ接続端子として用いられているとしてもよい。
【００２４】
この構成によれば、前記薄膜トランジスタのゲート電極、ソース電極、およびドレイン電極のいずれとも干渉しない前記第３金属膜を前記ゲートドライバ接続端子として用いるので、前記ゲートドライバ接続端子の配置の自由度が高まる。
【００２５】
また、前記ゲートドライバと前記各ゲート線とは前記切断部において電気的に切断されており、前記ゲートドライバ接続端子に、前記ゲートドライバ用半導体装置が接続されていてもよい。
【００２６】
この構成によれば、前記ゲートドライバの動作不良が適切にリペアされた前記表示駆動用基板が得られる。
【００２７】
本発明は、表示駆動用基板として実現できるだけでなく、表示駆動用基板を用いた表示装置、および表示駆動用基板を製造する方法として実現することもできる。
【発明の効果】
【００２８】
本発明の表示駆動用基板は、表示駆動用基板上に形成されたゲートドライバを備えるとともに、当該ゲートドライバの動作不良時に、代替用の外付けのゲートドライバ用半導体装置を接続できるゲートドライバ接続端子を備えているので、ゲートドライバの不良を外付けのゲートドライバ用半導体装置にてリペアすることができる。その結果、歩留まりを大きく向上することが可能となる。
【図面の簡単な説明】
【００２９】
【図１】本発明の第１の実施の形態に係る表示駆動用基板のレイアウトの一例を示す平面図
【図２】表示駆動用基板の機能的な構成の一例を示すブロック図
【図３】表示駆動用基板を用いた有機ＥＬ表示装置の構造の一例を示す斜視図
【図４】（Ａ）〜（Ｃ）表示駆動用基板の要部の構造の一例を示す平面図および断面図
【図５】表示駆動用基板の製造方法を説明するフローチャート
【図６】有機ＥＬ表示装置を用いたテレビジョンセットの一例を示す外観図
【図７】本発明の第２の実施の形態に係る表示駆動用基板の構造の一例を示す平面図
【図８】表示駆動用基板の機能的な構成の一例を示すブロック図
【図９】（Ａ）〜（Ｃ）表示駆動用基板の要部の構造の一例を示す平面図および断面図
【発明を実施するための形態】
【００３０】
本発明の表示駆動用基板は、有機ＥＬ材料、液晶材料、電極などからなる表示機能層を積層することによって表示装置を構成するための基板であり、いわゆるバックプレーンと呼ばれる、表示装置の一部品である。
【００３１】
本発明の表示駆動用基板は、表示駆動用基板上に形成されたゲートドライバを備えるとともに、当該ゲートドライバの動作不良時に、代替用の外付けのゲートドライバ用半導体装置を接続できるゲートドライバ接続端子を備えていることを特徴とする。
【００３２】
以下、図面を参照して、本発明の実施の形態に係る表示駆動用基板、および当該表示駆動用基板を用いて構成される表示装置について説明する。
【００３３】
（実施の形態１）
図１は、本発明の実施の形態１に係る表示駆動用基板のレイアウトの一例を示す平面図である。図１には、複数の表示駆動用基板１０が形成された集合基板１が示されている。集合基板１は、切断線２において個々の表示駆動用基板１０に切り分けられる。
【００３４】
集合基板１上には、個々の表示駆動用基板１０に対応して、表示領域１２にマトリクス状に設けられた複数の画素回路１１と、ゲートドライバ１３と、電気的に接続された状態から電気的に切断された状態へ変更できる切断部１４と、ゲートドライバ接続端子１５と、ソースドライバ接続端子１６とが形成されている。
【００３５】
図２は、表示駆動用基板１０の機能的な構成の一例を示すブロック図である。
【００３６】
図２には、図１に示されている構成要素に加えて、表示領域１２の行ごとに形成されているゲート線１７、および列ごとに形成されているソース線１８が示されている。ゲートドライバ接続端子１５は、ゲート線１７の延長部１９に設けられている。ソースドライバ接続端子１６は、ソース線１８の延長部に設けられている。
【００３７】
個々の画素回路１１は、選択用ＴＦＴ３１、コンデンサ３２、駆動用ＴＦＴ３３、および、後に上層に設けられる表示素子と接続される接続端子３４から構成される。このように構成される画素回路１１は、アクティブマトリクス型の有機ＥＬ表示装置を駆動する画素回路の最も基本的な一例である。実用には、駆動用ＴＦＴ３３の画素間でのばらつきを補償し、また経時的に劣化する有機ＥＬ素子の発光特性を回復させるためＴＦＴを追加的に設けてもよい。
【００３８】
なお、画素回路１１は、有機ＥＬ素子を駆動する回路に限定されるものでなく、液晶素子を駆動する回路であってもよい。液晶素子を駆動する場合の画素回路１１は、選択用ＴＦＴ３１と接続端子３４とで構成される。
【００３９】
ゲートドライバ１３は、各ゲート線１７に順次、行選択信号を供給する回路である。ゲートドライバ１３の回路構成は本発明の特徴ではないため詳細な説明は省略するが、一例として、選択される行を示すビットをラインクロック信号に同期して循環させるシフトレジスタと、当該シフトレジスタの出力に従ってゲート線１７を駆動する行ごとのバッファとで構成してもよい。
【００４０】
切断部１４は、一例として、ＮチャネルＭＯＳＦＥＴで構成される行ごとの切断用ＴＦＴ２２から構成される。切断用ＴＦＴ２２のソースはゲートドライバ１３の対応行の出力に接続され、ドレインは対応行のゲート線１７に接続されている。各切断用ＴＦＴ２２のゲートは制御線２４に共通に接続され、制御線２４を介して、ゲートドライバ１３の動作の良否に応じた制御信号が印加される。
【００４１】
すなわち、ゲートドライバ１３が良好に動作するとき、Ｈｉｇｈレベルの制御信号が制御線２４を介してゲートに印加されて、各切断用ＴＦＴ２２はオンする。これにより、ゲートドライバ１３の出力信号は、切断用ＴＦＴ２２を介してゲート線１７に伝送される。
【００４２】
ゲートドライバ１３の動作不良時（つまり、外付けのゲートドライバ用半導体装置の使用時）には、Ｌｏｗレベルの制御信号が制御線２４を介してゲートに印加されて、各切断用ＴＦＴ２２はオフする。これにより、ゲートドライバ１３と各ゲート線１７との間は電気的に切断された状態となり、ゲートドライバ１３の出力信号は、各ゲート線１７に伝送されない。
【００４３】
本発明は、このような制御信号を生成するための構成を限定しないが、一例を挙げれば、表示駆動用基板１０上に図示しない切断部制御回路を設け、切断部制御回路にて上述の制御信号を生成して、制御線２４へ供給してもよい。また、外付けのソースドライバ用半導体装置にて上述の制御信号を生成し、ソースドライバ接続端子１６を介して制御線２４へ供給する構成も考えられる。
【００４４】
なお、切断用ＴＦＴ２２に異常があり、制御線２４からの電圧に従ってオフさせることができない場合は、ゲート線１７を、ゲートドライバ１３と表示領域１２との間で、レーザ等により機械的に切り離してもよい。
【００４５】
ゲートドライバ接続端子１５は、ゲート線１７の延長部１９を、外付けのゲートドライバ用半導体装置が接続できる形状に並べて構成される。
【００４６】
ゲートドライバ接続端子１５には、ゲートドライバ１３の動作不良時に、外付けのゲートドライバ用半導体装置が接続される。このとき、ゲートドライバ１３と各ゲート線１７とは切断部１４において電気的に切断された状態とし、ゲート線１７は外付けのゲートドライバ用半導体装置によって駆動される。
【００４７】
一例として、外付けのゲートドライバ用半導体装置がＦＰＣ（フレキシブルプリント基板）にマウントされている場合に、ゲートドライバ接続端子１５は、ゲート線１７の延長部１９を、ゲートドライバ用半導体装置がマウントされたＦＰＣの接続端子のピッチで配置することによって構成される。
【００４８】
ソースドライバ接続端子１６は、ゲートドライバ接続端子１５と同様に、ソース線１８の延長部を、外付けのソースドライバ用半導体装置が接続できる形状に並べて構成される。ソースドライバ接続端子１６には、外付けのソースドライバ用半導体装置が接続される。
【００４９】
次に、表示駆動用基板１０の全体構成、および表示駆動用基板１０を用いて構成される有機ＥＬ表示装置について説明する。
【００５０】
図３は、表示駆動用基板１０の全体構成、および表示駆動用基板１０を用いて構成される有機ＥＬ表示装置５０の概念的な構成を説明する斜視図である。
【００５１】
図３では、表示駆動用基板１０の全体構成として、ソースドライバ接続端子１６に、ＦＰＣ４１にマウントされた外付けのソースドライバ用半導体装置４２が接続されている例が示される。表示駆動用基板１０上に形成されているゲートドライバ１３は正常に動作しており、ゲートドライバ接続端子１５には何も接続されていない。
【００５２】
なお、ゲートドライバ１３の動作不良時には、切断部１４の電気的な接続が切断され、ＦＰＣ４３にマウントされた外付けのゲートドライバ用半導体装置４４がゲートドライバ接続端子１５に取り付けられる。
【００５３】
ＦＰＣ４１にマウントされた外付けのソースドライバ用半導体装置４２、およびゲートドライバ接続端子１５に取り付けられている場合のＦＰＣ４３にマウントされた外付けのゲートドライバ用半導体装置４４は、表示駆動用基板１０に含まれる。
【００５４】
このように構成された表示駆動用基板１０上に、一例として、平坦化膜５１、発光機能層５２、および封止基板５３からなる表示機能層５４を積層することによって、有機ＥＬ表示装置５０が構成される。
【００５５】
発光機能層５２は、少なくとも陽極、有機発光層、および陰極を含む積層体であり、正孔注入層、正孔輸送層、電子輸送層、電子注入層などの機能層が含まれていてもよい。表示機能層５４の詳細については、後ほど説明する。
【００５６】
次に、表示駆動用基板１０の要部の構造について説明する。
【００５７】
図４（Ａ）は、表示駆動用基板１０の要部である図２の破線部１０１および破線部１０２の構造の一例を示す平面図である。図４(Ｂ）は、図４（Ａ）のＡＡ切断面を示す断面図であり、図４（Ｃ）は図４（Ａ）のＢＢ切断面を示す断面図である。
【００５８】
図４に示されるように、表示駆動用基板１０は、基板１１０上に、第１金属膜１２０、ゲート絶縁膜１３０、半導体層１４０、第２金属膜１５０、および層間絶縁膜１６０をこの順に積層して構成されている。
【００５９】
第１金属膜１２０はパターニングされ、切断部１４における制御線２４、切断用ＴＦＴ２２のゲート電極２２１、画素回路１１における選択用ＴＦＴ３１のゲート電極３１１、ゲート線１７、およびゲート線１７の延長部１９として用いられている。
【００６０】
半導体層１４０はパターニングされ、切断用ＴＦＴ２２のチャネル領域２２０、および選択用ＴＦＴ３１のチャネル領域３１０として用いられている。
【００６１】
第２金属膜１５０はパターニングされ、切断用ＴＦＴ２２のソース電極２２２、ドレイン電極２２３、ソース線１８、選択用ＴＦＴ３１のソース電極３１２、ドレイン電極３１３として用いられている。
【００６２】
また、ゲート絶縁膜１３０に開けられた貫通孔に、ゲート線１７と切断用ＴＦＴ２２のドレイン電極２２３とを接続するビア１３１が設けられている。
【００６３】
次に、図４（Ａ）〜図４（Ｃ）に示される構造を作製する方法の一例を説明する。なお、以下に説明する製造方法は、図１に示される集合基板１について実施され、集合基板１上の複数の表示駆動用基板１０が同時に作製される。
【００６４】
まず、基板１１０を準備する。基板１１０には、一般的に、ガラス、石英等の絶縁性材料が用いられる。基板１１０からの不純物の拡散を防止するために、基板１１０の上面に、図示しない酸化珪素膜または窒化珪素膜を１００ｎｍ程度の厚みで形成してもよい。
【００６５】
次に、第１金属膜１２０を成膜し、フォトリソグラフィー法、エッチング法などによりパターニングすることで、切断部１４における制御線２４、切断用ＴＦＴ２２のゲート電極２２１、画素回路１１における選択用ＴＦＴ３１のゲート電極３１１、ゲート線１７、およびゲート線１７の延長部１９を形成する。
【００６６】
第１金属膜１２０には、耐熱性を有する金属として、Ｍｏ（モリブデン）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｔｉ（チタン）、Ｎｉ（ニッケル）から選択される金属単体またはこれらの合金が用いられる。厚みは１００ｎｍ程度が望ましい。
【００６７】
続いて、ゲート絶縁膜１３０と半導体層１４０とを同一真空内で連続して、プラズマＣＶＤ法等により形成する。
【００６８】
ゲート絶縁膜１３０として、酸化珪素膜、窒化珪素膜、またはこれらの積層膜を、２００ｎｍ程度の厚みに成膜する。
【００６９】
半導体層１４０として、まず非晶質シリコン膜を５０ｎｍ程度の厚みに成膜し、その後、例えば４００℃〜５００℃の炉内で脱水素を行った後、エキシマレーザ等により非晶質シリコン膜を多結晶シリコン膜へ改質し、さらに、真空中で数秒〜数１０秒の水素プラズマ処理を行う。
【００７０】
次に、半導体層１４０を、フォトリソグラフィー法、エッチング法等によりパターニングすることで、切断用ＴＦＴ２２のチャネル領域２２０、および選択用ＴＦＴ３１のチャネル領域３１０を形成する。
【００７１】
続いて、ゲート絶縁膜１３０に、フォトリソグラフィー法、エッチング法等により、後にビア１３１を設けるための貫通孔を形成する。
【００７２】
その後、第２金属膜１５０を成膜しパターニングすることで、切断用ＴＦＴ２２のソース電極２２２、ドレイン電極２２３、ソース線１８、選択用ＴＦＴ３１のソース電極３１２、ドレイン電極３１３を形成する。第２金属膜１５０には、低抵抗金属であるＡｌを用い、厚みは３００ｎｍ程度である。
【００７３】
第２金属膜１５０を構成する材料はゲート絶縁膜１３０に形成された貫通孔内にも配置され、ビア１３１が形成される。ビア１３１により、ゲート線１７と切断用ＴＦＴ２２のドレイン電極２２３とが接続される。
【００７４】
また、一般的に、第２金属膜１５０を構成するＡｌの上部、下部、もしくは両方にＭｏ等の耐熱性の金属がバリアメタルとして形成される。バリアメタルの厚みは５０ｎｍ程度である。より低い抵抗が求められる場合、Ａｌの代わりにＣｕが用いられる場合もある。また、厚みを増加させることでも、より低い抵抗が実現できる。
【００７５】
また、切断用ＴＦＴ２２のソース電極２２２およびドレイン電極２２３とチャネル領域２２０との間、ならびに選択用ＴＦＴ３１のソース電極３１２およびドレイン電極３１３とチャネル領域３１０との間には、一般的に、図示しない低抵抗半導体層が形成される。
【００７６】
低抵抗半導体層は、一般的に、リン等のｎ型ドーパントがドーピングされた非晶質シリコン層、もしくはボロン等のｐ型ドーパントがドーピングされた非晶質シリコン層が用いられる。厚みとしては２０ｎｍ程度である。
【００７７】
その後、酸化珪素膜、窒化珪素膜、またはこれらの積層膜からなる層間絶縁膜１６０を形成する。
【００７８】
これらの工程を経て、図４（Ａ）〜図４（Ｃ）に示される構造が作製される。
【００７９】
上記の説明では、図２の破線部１０１および破線部１０２の構造に着目して説明したが、第１金属膜１２０、半導体層１４０、および第２金属膜１５０を所望の形状にパターニングすることで、図２の全体に対応する構造が作製される。
【００８０】
次に、ソースドライバ用半導体装置４２およびゲートドライバ用半導体装置４４を含む表示駆動用基板１０の全体を製造する方法について、図５を参照して説明する。
【００８１】
図５は、表示駆動用基板１０の全体を製造するための方法を説明するフローチャートである。
【００８２】
まず、上述した製造方法に従って集合基板１を作製し（Ｓ１１）、集合基板１を個々の表示駆動用基板１０に切り分ける（Ｓ１２）。集合基板１の切り分けは、例えば、集合基板１の切断線２（図１を参照）の位置にダイヤモンドカッターなどでスクライブを設け、スクライブにおいて集合基板１を割ることで行ってもよい。
【００８３】
表示駆動用基板１０上に形成されているゲートドライバ１３の動作を検査する（Ｓ１３）。ゲートドライバ１３の検査は、一例として、表示駆動用基板１０にプローブを介して接続した電気検査機にて行ってもよい。このとき、プローブはゲートドライバ接続端子１５もしくは検査用に予め設けてある端子に接続される。
【００８４】
検査結果がＯＫである場合は（Ｓ１４でＯＫ）、ステップＳ１７へ進む。検査結果がＮＧである場合のみ（Ｓ１４でＮＯ）、切断部１４を切断し（Ｓ１５）、表示駆動用基板１０にゲートドライバ用半導体装置４４を接続する（Ｓ１６）。
【００８５】
切断部１４は、制御線２４を介して切断用ＴＦＴ２２のゲートにＬｏｗレベルの制御信号を印加することで切断される。Ｌｏｗレベルの制御信号の印加で切断用ＴＦＴ２２がオフし、ゲートドライバ１３と各ゲート線１７との電気的な接続が切断される。
【００８６】
なお、前述したように、制御線２４からの電圧に従って切断用ＴＦＴ２２をオフさせることができない場合は、ゲート線１７を、ゲートドライバ１３と表示領域１２との間で、レーザ等により機械的に切り離してもよい。
【００８７】
ゲートドライバ用半導体装置４４の接続は、例えば、表示駆動用基板１０のゲートドライバ接続端子１５と、ゲートドライバ用半導体装置４４がマウントされているＦＰＣ４３の接続端子とを位置合わせした後、異方性導電シートを介して圧着することで行ってもよい。
【００８８】
表示駆動用基板１０にソースドライバ用半導体装置４２を接続する（Ｓ１７）。ソースドライバ用半導体装置４２の接続は、例えば、表示駆動用基板１０のソースドライバ接続端子１６と、ソースドライバ用半導体装置４２がマウントされているＦＰＣ４１の接続端子とを位置合わせした後、異方性導電シートを介して圧着することで行ってもよい。
【００８９】
これらの工程を経て、表示駆動用基板１０が完成する。完成した表示駆動用基板１０は、いわゆるバックプレーンと呼ばれ、表示装置の一部品として流通される。
【００９０】
以上説明した表示駆動用基板１０の構成および製造方法によれば、表示駆動用基板１０上に形成されたゲートドライバ１３の動作不良時には、ゲートドライバ１３と各ゲート線１７との間を切断部１４において電気的に切断された状態とすると共に、ゲートドライバ接続端子１５にゲートドライバ用半導体装置４４を接続し、ゲートドライバ用半導体装置４４にて各ゲート線１７を駆動する。
【００９１】
その結果、ゲートドライバ１３が動作不良であっても、ゲートドライバ用半導体装置４４による代替が可能となり、表示駆動用基板１０の歩留まりが改善されるので、表示駆動用基板１０の低価格化や材料利用効率の向上に貢献できる。
【００９２】
次に、表示駆動用基板１０を用いて有機ＥＬ表示装置５０を製造する方法について説明する。図３に示されるように、有機ＥＬ表示装置５０は、表示駆動用基板１０上に、平坦化膜５１、発光機能層５２、封止基板５３を積層して構成される。
【００９３】
まず、表示駆動用基板１０の表示領域１２に、絶縁性の材料からなる平坦化膜５１を形成する。形成された平坦化膜５１、ならびに、表示駆動用基板１０の層間絶縁膜１６０およびゲート絶縁膜１３０に、各画素回路１１の接続端子３４に達する貫通孔を形成する。
【００９４】
次に、発光機能層５２を構成する陽極を形成する。陽極には、例えば、Ｍｏ、Ａｌ、Ａｕ（金）、Ａｇ（銀）、Ｃｕ（銅）から選択される金属単体またはこれらの合金、ＰＥＤＯＴ：ＰＳＳなどの有機導電性材料、酸化亜鉛、および、鉛添加酸化インジウムのうちのいずれかの材料が用いられる。
【００９５】
陽極を構成する材料を、真空蒸着法、電子ビーム蒸着法、ＲＦスパッタ法などにより平坦化膜５１上に成膜した後、フォトリソグラフィー法、エッチング法等によりパターニングすることで、画素ごとに分離された陽極を形成する。また、陽極を構成する材料を、印刷法により平坦化膜５１上の所望の位置のみに配置することで、画素ごとに分離された陽極を形成してもよい。
【００９６】
陽極を構成する材料は、平坦化膜５１、層間絶縁膜１６０、およびゲート絶縁膜１３０に形成された貫通孔内にも配置され、陽極は画素回路１１の接続端子３４に接続される。
【００９７】
次に、パターニングされた陽極上に、発光機能層５２を構成する正孔注入層、正孔輸送層、有機発光層、電子輸送層、電子注入層、および陰極を形成する。
【００９８】
これらの層の材料として、例えば、正孔注入層には銅フタロシアニン、正孔輸送層にはα−ＮＰＤ（Ｂｉｓ［Ｎ−（１−Ｎａｐｈｔｈｙｌ）−Ｎ−Ｐｈｅｎｙｌ］ｂｅｎｚｉｄｉｎｅ）、有機発光層にはＡｌｑ3（ｔｒｉｓ（８−ｈｙｄｒｏｘｙｑｕｉｎｏｌｉｎｅ）ａｌｕｍｉｎｕｍ）、電子輸送層にはオキサゾール誘導体、電子注入層にはＡｌｑ3を用いることができる。なお、これらの材料は一例であって他の材料を用いてもよい。
【００９９】
また、陰極には、可視光透過性を有する導電性材料として、例えば、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、ＳｎＯ2、Ｉｎ2Ｏ3、ＺｎＯ、またはこれらを組み合わせた材料が用いられる。
【０１００】
最後に、ガラスまたは樹脂などの透明材料からなる封止基板５３およびガラスフリットなどを用いて表示駆動用基板１０の表示領域１２を封止して、有機ＥＬ表示装置５０が完成する。
【０１０１】
図６は、完成した有機ＥＬ表示装置５０を組み込んだテレビジョンセット３の一例を示す外観図である。歩留まりが改善された表示駆動用基板１０を用いた有機ＥＬ表示装置５０を組み込むことで、テレビジョンセット３をより安価に製造することができる。
【０１０２】
（実施の形態２）
次に、本発明の実施の形態２に係る表示駆動用基板について説明する。なお、実施の形態１と同じ構成要素については、実施の形態１と同じ符号を付し、説明を省略することがある。
【０１０３】
図７は、本発明の実施の形態２に係る表示駆動用基板のレイアウトの一例を示す平面図である。図７には、複数の表示駆動用基板６０が形成された集合基板４が示されている。集合基板４は、切断線２において個々の表示駆動用基板６０に切り分けられる。
【０１０４】
表示駆動用基板６０は、実施の形態１に係る表示駆動用基板１０と比べて、ゲートドライバ１３、切断部１４、およびゲートドライバ接続端子１５がそれぞれ２つずつ、互いに表示領域１２を挟んで反対側に設けられている点、および、ゲートドライバ接続端子１５は表示領域１２の同じ側に設けられたゲートドライバ１３よりも表示駆動用基板６０の縁に近い位置（つまり、表示駆動用基板６０のより外側）に配置されている点で異なっている。
【０１０５】
表示駆動用基板６０において、２つのゲートドライバ１３を同期させてゲート線１７を両側から駆動すれば、表示領域１２の大型化に伴ってゲート線１７が長くなった場合でも、１つのゲートドライバ１３ではゲート線１７を駆動する能力が不足する懸念が緩和される。
【０１０６】
また、表示領域１２の一側に配置されたゲートドライバ１３で奇数行のゲート線１７だけを駆動し、他側に配置されたゲートドライバ１３で偶数行のゲート線１７だけを駆動してもよい。そうすれば、個々のゲートドライバ１３に要求される動作速度を下げることができるので、回路設計の簡素化や消費電力の低減に役立つ。
【０１０７】
表示駆動用基板６０は、このような特徴と、実施の形態１で説明した表示駆動用基板１０の特徴とを併せ持つ基板である。
【０１０８】
図８は、表示駆動用基板６０の機能的な構成の一例を示すブロック図である。図２に示される表示駆動用基板１０の機能的な構成と比べて、ゲートドライバ１３、切断部１４、およびゲートドライバ接続端子１５がそれぞれ２つずつ設けられている点の他に、２つの延長部２０がそれぞれ表示領域１２を挟んだ反対側でゲート線１７から分岐しており、ゲートドライバ接続端子１５がゲート線１７から分岐した延長部２０に設けられている点が異なっている。
【０１０９】
画素回路１１、ゲートドライバ１３、および切断部１４の内容は、実施の形態１と同様であるため説明を省略する。
【０１１０】
次に、表示駆動用基板６０の要部の構造について説明する。
【０１１１】
図９（Ａ）は、表示駆動用基板６０の要部である図８の破線部６０１および破線部６０２の構造の一例を示す平面図である。図９(Ｂ）は、図９（Ａ）のＡＡ切断面を示す断面図であり、図９（Ｃ）は図９（Ａ）のＢＢ切断面を示す断面図である。
【０１１２】
図４（Ａ）〜図４（Ｃ）に示される表示駆動用基板１０の要部の構造と比べて、層間絶縁膜１６０の上に第３金属膜１７０が追加されている。第３金属膜１７０はパターニングされ、ゲート線１７の延長部２０として用いられている。
【０１１３】
また、層間絶縁膜１６０およびゲート絶縁膜１３０に設けられた貫通孔に、ゲート線１７と、ゲート線１７の延長部２０とを接続するビア１３２が追加されている。
【０１１４】
次に、図９（Ａ）〜図９（Ｃ）に示される構造を作製する方法の一例を説明する。
【０１１５】
まず、実施の形態１で説明した製造方法に従って、基板１１０から層間絶縁膜１６０までの構造を形成する。
【０１１６】
続いて、層間絶縁膜１６０およびゲート絶縁膜１３０に、フォトリソグラフィー法、エッチング法等により、後にビア１３２を設けるための貫通孔を形成する。
【０１１７】
その後、第３金属膜１７０を成膜しパターニングすることで、ゲート線１７の延長部２０を形成する。第３金属膜１７０には、低抵抗金属であるＡｌを用い、厚みは３００ｎｍ程度である。第３金属膜１７０には、第２金属膜１５０と同様に、バリアメタルを設けてもよい。
【０１１８】
第３金属膜１７０を構成する材料は層間絶縁膜１６０およびゲート絶縁膜１３０に形成された貫通孔内にも配置され、ビア１３２が形成される。ビア１３２により、ゲート線１７と、ゲート線１７の延長部２０とが接続される。
【０１１９】
これらの工程を経て、図９（Ａ）〜図９（Ｃ）に示される構造が作製される。
【０１２０】
表示駆動用基板６０の全体を製造するための方法、および表示駆動用基板６０を用いて有機ＥＬ表示装置を製造する方法については、表示駆動用基板１０に関して実施の形態１で説明した内容と同等であるため、説明を省略する。
【０１２１】
以上、本発明の表示駆動用基板、表示駆動用基板の製造方法、および表示駆動用基板を用いた表示装置について、実施の形態に基づいて説明した。本発明は、これらの実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を各実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。
【産業上の利用可能性】
【０１２２】
本発明は、歩留まりが改善された表示駆動用基板であり、表示駆動用基板を用いた表示装置、表示装置を組み込んだテレビジョンセットなどの、各種電子機器の低価格化や材料利用効率の向上に貢献できる。
【符号の説明】
【０１２３】
１    集合基板
２    切断線
３    テレビジョンセット
４    集合基板
１０、６０    表示駆動用基板
１１    画素回路
１２    表示領域
１３    ゲートドライバ
１４    切断部
１５    ゲートドライバ接続端子
１６    ソースドライバ接続端子
１７    ゲート線
１８    ソース線
１９、２０    延長部
２２    切断用ＴＦＴ
２４    制御線
３１    選択用ＴＦＴ
３２    コンデンサ
３３    駆動用ＴＦＴ
３４    接続端子
４１、４３    ＦＰＣ
４２    ソースドライバ用半導体装置
４４    ゲートドライバ用半導体装置
５０    有機ＥＬ表示装置
５１    平坦化膜
５２    発光機能層
５３    封止基板
５４    表示機能層
１０１、１０２、６０１、６０２    破線部
１１０    基板
１２０    第１金属膜
１３０    ゲート絶縁膜
１３１、１３２    ビア
１４０    半導体層
１５０    第２金属膜
１６０    層間絶縁膜
１７０    第３金属膜
２２０、３１０    チャネル領域
２２１、３１１    ゲート電極
２２２、３１２    ソース電極
２２３、３１３    ドレイン電極
【図１】
2010282060.tif 000003
【図２】
2010282060.tif 000004
【図３】
2010282060.tif 000005
【図４】
2010282060.tif 000006
【図５】
2010282060.tif 000007
【図６】
2010282060.tif 000008
【図７】
2010282060.tif 000009
【図８】
2010282060.tif 000010
【図９】
2010282060.tif 000011