(57)【要約】【課題】同一表面上に両極が形成され、フリップチップボンディングが可能なＳＢＤを提供する。また、ＶＦ特性に優れたＳＢＤを提供する。【解決手段】  本発明のＳＢＤは、Ｎ+型の第１の半導体領域の上にＮ-型の第２の半導体領域を積層した構造の半導体基板と、第２の半導体領域とショットキーコンタクトを形成するバリアメタルとを有する。第２の半導体領域の表面から第１の半導体領域まで延在するＮ+型の第３の半導体領域を有する。第２の半導体領域とバリアメタルと電気的に接続する１つ以上の第１の外部電極と、第３の半導体領域と電気的に接続する１つ以上の第２の外部電極とを有する。第３の半導体領域が第２の半導体領域内に等間隔で島状に複数形成され、第１の外部電極と第２の外部電極が半導体基板の同一表面上にいずれも形成されていることを特徴とする。【選択図】  図１
2010050315.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の第１の半導体領域の上に該第１の半導体領域よりも不純物濃度の低い同一導電型の第２の半導体領域を積層した構造の半導体基板と、第２の半導体領域との間でショットキーコンタクトを形成するバリアメタルとを有するショットキーバリアダイオードにおいて、
第１導電型で該第２の半導体領域よりも不純物濃度が高く、それぞれが該第２の半導体領域の表面から該第１の半導体領域まで延在するように形成され、なおかつ、該第２の半導体領域内に等間隔で島状に配置された複数の第３の半導体領域と、
該第２の半導体領域と該バリアメタルと電気的に接続する１つ以上の第１の外部電極と、
該第３の半導体領域と電気的に接続する１つ以上の第２の外部電極とを有し、
該第１の外部電極と該第２の外部電極が該半導体基板の同一表面上にいずれも形成されていることを特徴とするショットキーバリアダイオード。
【請求項２】
第１導電型の第１の半導体領域の上に該第１の半導体領域よりも不純物濃度の低い同一導電型の第２の半導体領域を積層した構造の半導体基板と、第２の半導体領域との間でショットキーコンタクトを形成するバリアメタルとを有するショットキーバリアダイオードにおいて、
第１導電型で該第２の半導体領域よりも不純物濃度が高く、それぞれが該第２の半導体領域の表面から該第１の半導体領域まで延在するように形成され、なおかつ、該第２の半導体領域内に配置された格子状の第３の半導体領域と、
該第２の半導体領域と該バリアメタルと電気的に接続する１つ以上の第１の外部電極と、
該第３の半導体領域と電気的に接続する１つ以上の第２の外部電極とを有し、
該第１の外部電極と該第２の外部電極が該半導体基板の同一表面上にいずれも形成されていることを特徴とするショットキーバリアダイオード。
【請求項３】
前記ショットキーバリアダイオードがバンプボールを複数有し、
前記第１の外部電極と前記第２の外部電極がそれぞれ該バンプボールと電気的に接続されていることを特徴とする請求項１または請求項２に記載のショットキーバリアダイオード。
【請求項４】
前記ショットキーバリアダイオードが前記第２の半導体領域に第２導電型のガードリングを有することを特徴とする請求項１乃至請求項３に記載のショットキーバリアダイオード。
【請求項５】
前記第１の半導体基板の前記第１の半導体領域側の表面に金属膜が形成されていることを特徴とする請求項１乃至請求項４に記載のショットキーバリアダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ダイオードの両極が同一表面に形成され、その表面上に形成されたバンプによりフリップチップボンディングを可能とするショットキーバリアダイオードに関する。
【背景技術】
【０００２】
情報通信機器や携帯端末機器の高効率化、小型化に伴って、基板への電子部品の実装密度が年々高くなっている。そのような状況の中で、高密度実装が可能な電子部品が要求されている。そこで従来から、フェイスダウンボンディングにより高密度実装が可能なフリップチップやチップサイズパッケージのディスクリート半導体の開発が進んでいる。
【０００３】
高速スイッチングや周波数変換、検波を目的とした回路に広く用いられるショットキーバリアダイオード（以下、ＳＢＤ）においても、フリップチップ化が図られている。ＳＢＤのフリップチップでは、アノード電極とカソード電極の両方を同一表面上に形成させる必要がある。そのため、一般的にＳＢＤのフリップチップでは、縦型ＳＢＤではなく横型ＳＢＤを用いる。特許文献１に従来の横型ＳＢＤの一例が示されている。
【０００４】
図１８に従来の横型ＳＢＤの構造を示す。図１８に示すように、Ｎ＋型の第１の半導体領域１０１の上にエピタキシャル成長法によって形成されたＮ−型の第２の半導体領域１０２を積層した半導体基板を用いる。第２の半導体領域１０２の片側に第２の半導体領域の表面から第１の半導体領域まで延在するＮ＋型の第３の半導体領域１０３が形成されている。また、第２の半導体領域にＰ＋型不純物を拡散したガードリング１０４とＮ＋型のアニュラリング１０５が設けられ、これにより第２の半導体領域１０２のガードリング１０４に囲まれた部分がアノード領域となっている。
【０００５】
アノード領域と第３の半導体領域の上面以外の部分には表面保護のために酸化層等の絶縁層１０６が形成されている。アノード領域の上面にはＭｏやＴｉ等からなるバリアメタル１０７が形成される。これによって、バリアメタル１０７と第２の半導体領域との間にショットキーコンタクトが形成される。バリアメタル１０７の全面を覆うようにＡｌ等よりなるアノード電極１０８が設けられる。また、第３の半導体領域１０３の上にＡｌ等よりなるカソード電極１０９が設けられ、第３の半導体領域１０３とカソード電極１０９の間にオーミックコンタクトが形成される。アノード電極１０８とカソード電極１０９上にバンプボール１１０が形成されている。
【０００６】
上記のようにして得られた従来の横型ＳＢＤは、半導体基板の同一表面にアノード電極とカソード電極が形成されている。この横型ＳＢＤに順方向に電流を流せば、アノード電極、バリアメタル、第２の半導体領域、第１及び第３の半導体領域、カソード電極という経路で電流が流れる。
【特許文献１】特開平１０−２８４７４１号
【特許文献２】特開２００５−２６８２９６号
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来の一般的な縦型ＳＢＤでは、そのアノード電極とカソード電極は対向する表面のそれぞれに形成される。すなわち、縦型ＳＢＤにおいて、アノード領域はカソード領域が形成される表面とは異なる表面に形成される。一方、横型ＳＢＤのアノード電極とカソード電極は同一表面に形成される。そのため、同一チップサイズの縦型ＳＢＤと横型ＳＢＤを比較すると、横型ＳＢＤのアノード領域の面積（以下、ショットキーコンタクト面積）は縦型ＳＢＤのショットキーコンタクト面積よりも小さくせざるを得ない。図１９に同一チップサイズの従来の縦型ＳＢＤと横型ＳＢＤのＩＦ−ＶＦ特性図を示す。ここで用いられる縦型ＳＢＤと横型ＳＢＤは、いずれもチップの一辺が１ｍｍのものである。また、縦型ＳＢＤと横型ＳＢＤのショットキーコンタクト面積はそれぞれ、縦型ＳＢＤがチップサイズに対して８５％、横型ＳＢＤは縦型ＳＢＤの半分とした。図１９から明らかなように、ＶＦ値は縦型ＳＢＤよりも横型ＳＢＤの方が著しく高くなってしまう。ショットキーコンタクト面積が小さくなると、順方向電圧降下（以下、ＶＦ特性）が悪化してしまう。
【０００８】
また、縦型ＳＢＤではアノード領域とカソード領域が平行に形成されるため、アノード−カソード間距離が一定である。そのため、縦型ＳＢＤは順方向電流が縦方向に均一に流れる。しかし、前述したような構造の横型ＳＢＤはアノード−カソード間距離が一定にならない。そのため、電流分布が不均一になりやすい。特に、アノード領域とカソード領域が近接する部分（図１８中の破線囲み部ｐ付近）では、電流密度の増加からＶＦ特性が悪化してしまう。電流分布を均一にするために、たとえば特許文献２のような構造の横型ＳＢＤが提案されている。しかし、この構造では電流分布を均一にできるが、アノード領域をチップサイズに対して半分程度しか形成できない。
【０００９】
そこで本発明は、同一表面上に両極が形成され、その表面上に付設されたバンプボールによりフリップチップボンディングが可能なＳＢＤを提供することを第１の目的とする。さらに、良好なショットキーコンタクト面積を有し、電流分布が均一でＶＦ特性に優れたＳＢＤを提供することを第２の目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために本発明のショットキーバリアダイオードは、第１導電型の第１の半導体領域の上に第１の半導体領域よりも不純物濃度の低い同一導電型の第２の半導体領域を積層した構造の半導体基板と、第２の半導体領域との間でショットキーコンタクトを形成するバリアメタルとを有する。第１導電型で第２の半導体領域よりも不純物濃度が高く、それぞれが第２の半導体領域の表面から第１の半導体領域まで延在するように形成され、なおかつ、第２の半導体領域内に等間隔で島状に配置された複数の第３の半導体領域を有する。第２の半導体領域とバリアメタルと電気的に接続する１つ以上の第１の外部電極と、第３の半導体領域と電気的に接続する１つ以上の第２の外部電極とを有する。第１の外部電極と第２の外部電極が半導体基板の同一表面上にいずれも形成されていることを特徴とする。
【発明の効果】
【００１１】
本発明のＳＢＤは、同一表面にアノード領域とカソードアイランドを形成し、それぞれと接続する金属配線層を形成する。これによって、容易にＳＢＤの同一表面側にアノード電極とカソード電極を設けることができる。さらに、その金属配線層上にバンプボールを付設することによって、容易にフリップチップボンディングを実現できる。
【００１２】
また、本発明のＳＢＤは、アノード領域内に等間隔に微小なカソードアイランドが複数形成されている。順方向電流を加えると、アノード電極から等間隔に配された複数のカソードアイランドへ流れる。これにより従来の横型ＳＢＤよりも電流分布を均一にすることができ、電流集中を防ぐことができる。また、微小なカソードアイランドを複数形成するため、従来の横型ＳＢＤと比べてショットキーコンタクト面積の低減が少ない。これらから、本発明のＳＢＤは非常にＶＦ特性の良好なＳＢＤとなる。
【発明を実施するための最良の形態】
【００１３】
以下に図面を参照しながら本発明のＳＢＤの製造方法の一例を示し、本発明のＳＢＤの構造を説明する。図１〜図１２に本発明のＳＢＤの製造工程の模式図を示す。なお図１〜１２中の（ａ）は上面図である。また、（ｂ）は（ａ）のＡ−Ｂ−Ｃ−Ｄ線組合せ断面図であり、Ｂ，Ｃ一点鎖線よりも左側がＡ−Ｂ断面、右側がＣ−Ｄ断面を示す。
【００１４】
まず図１に示すように、Ｎ＋型（第１導電型で高不純物濃度）のサブ層１（第１の半導体領域）の主面の一方にエピタキシャル成長法等によってＮ−型（第１導電型で低不純物濃度）のエピ層２（第２の半導体領域）が形成された半導体基板を用いる。エピ層２の表面にパッシベーション膜３を選択的に形成し、周知の方法でＮ型不純物を拡散して、Ｎ＋型のカソードアイランド４（第３の半導体領域）とアニュラリング５を形成する。カソードアイランド４はエピ層２の表面からサブ層１まで延在するように、等間隔に複数形成する。アニュラリング５は、ＳＢＤの形成部分の最外周を囲うように枠上に形成する。
【００１５】
図２に示すように、さらにエピ層２の表面にパッシベーション膜３を選択的に形成し、周知の方法でＰ型不純物を拡散して、ガードリング６を形成する。ガードリング６は、アニュラリング５よりもＳＢＤの内側の領域を囲うように枠上に形成し、複数のカソードアイランド４はガードリング５に囲われたエピ層２の領域内に配置される。また、エピ層２のガードリング６に囲われた部分がアノード領域となる。
【００１６】
図３に示すように、ＳＢＤチップの周縁部とカソードアイランド４の周縁部以外のパッシベーション膜３を除去する。次に、図４に示すようにエピ層２のアノード領域の表面にショットキーコンタクトを形成するようにバリアメタル７を形成する。バリアメタル７には例えばＴｉやＭｏなどを用いれば良いが、その用途によって適宜選択する。
【００１７】
図５に示すように、カソードアイランド４を縁取るように、エピ層２とバリアメタル７の表面の一部に絶縁層８を形成する。また同時に、カソードアイランド４を縁取る絶縁層８同士が連結するようにバリアメタル７の表面の一部にも絶縁層８を形成する。このとき、カソードアイランド４の中心付近は露出した状態にする。次に、図６に示すように、露出しているバリアメタル７を覆うようにアノード配線層９を複数形成する。そして、露出しているカソードアイランド４を覆うようにカソード配線層１０を形成する。また、絶縁層８上にもカソード配線層１０を形成し、カソードアイランド４を覆うすべてのカソード配線層１０を連結させる。アノード配線層９とカソード配線層１０は例えばＡｌなどを用いれば良く、また、その形成方法は蒸着などを用いればよい。
【００１８】
図７に示すように、半導体基板のエピ層２側を覆うように第２の絶縁膜１１を形成し、アノード配線層９とカソード配線層１０を露出する開口部を必要数設ける。次に、図８に示すように、第２の絶縁膜１１の開口部からアノード配線層９と接触するようにアノード電極パッド１２を形成する。そして、同様に第２の絶縁膜１１の開口部からカソード配線層１０と接触するようにカソード電極パッド１３を形成する。アノード配線層９とカソード配線層１０は例えばＡｌなどを用いれば良く、蒸着などを用いて形成すればよい。
【００１９】
図９に示すように、半導体基板のエピ層２側を覆うように表面保護膜１４を形成し、アノード電極パッド１２とカソード電極パッド１３を露出する開口部を設ける。表面保護膜１４は、例えばポリイミドなどの樹脂を用いれば良い。次に、図１０に示すように、表面保護膜１４の開口部を覆うようにアンダーバンプメタル１５（以下、ＵＢＭ１５）を形成する。ＵＢＭ１５はＴｉ／Ｎｉ／Ｃｕなどを用い、適宜選択される。
【００２０】
図１１に示すように、ＵＢＭ１５上にアノード電極となるバンプボール１６とカソード電極となるバンプボール１７を形成する。次に、図１２に示すように、サブ層１をバックグラインドして薄くした後、半導体基板の裏面側（サブ層１側）に裏面金属層１８を形成し、本発明のＳＢＤを得る。裏面金属層１８にはＴｉ／ＡｇやＴｉ／Ａｕなどを用いればよく、裏面金属層１８を設けることによってカソード部のシリーズ抵抗を低減する効果を得られる。
【００２１】
本発明のＳＢＤの動作原理について説明する。図１３に本発明のＳＢＤの電流経路の模式図を示す。図１３の破線矢印に示すように、本発明のＳＢＤはアノード電極１６から供給された電流が、アノード電極パッド１２、アノード配線層９、バリアメタル７、エピ層２、サブ層１、裏面金属層１８、サブ層１、カソードアイランド４、カソード配線層１０、カソード電極パッド１３、カソード電極１７という順で導通する。
【００２２】
このように、アノード電極１６から供給された電流が等間隔に配された複数のカソードアイランド４に流入しながら導通するため、本発明のＳＢＤは電流分布が非常に均一である。また、本発明のＳＢＤではエピ層１側に裏面金属層１８を設けているため、アノード電極から供給された電流の少なくとも一部は裏面金属層１８まで到達してからカソードアイランド４に流入する。そのため、従来の横型ＳＢＤのように電流集中が生じにくい。また、カソードアイランドはエピ層２の表面からサブ層１まで延在すれば従来の横型ＳＢＤに比べて小さい面積で設ければよく、従来の横型ＳＢＤのようにショットキーコンタクト面積を著しく低減しない。そのため、本発明のＳＢＤはアノード電極とカソード電極を同一表面上に有しながら、非常に良好なＶＦ特性を有するＳＢＤとなる。
【実施例】
【００２３】
（第１の実施例）
本発明のショットキーバリアダイオードの第１の実施例について、図１４と図１５を参照しながら説明する。なお、本実施例のＳＢＤの製造方法は、上記に記載した方法と同様であるため、詳細な説明は割愛する。図１４に第１の実施例のＳＢＤのカソードアイランドの形成パターンを示す。図１４に示すように、本実施例ではガードリング３に囲まれたエピ層２の領域（アノード領域）に島状のカソードアイランド４を形成した。本実施例では、チップの一辺Ｌが１ｍｍとし、エピ層２のガードリング３に囲まれている領域がチップサイズに対して８５％の面積になるように設定した。また、カソードアイランド４は、直径ＤＫが１μｍの円柱状とし、その間隔Ｉを１０μｍとして１チップ中に８２８１個形成した。
【００２４】
図１５に第１の実施例のＳＢＤのＩＦ−ＶＦ特性図を示す。なお、比較のために、従来の縦型ＳＢＤ横型ＳＢＤも記載する。図１５から明らかなように、本実施例のＳＢＤは縦型ＳＢＤとほぼ同値になった。従来の横型ＳＢＤと比較すると、ＶＦ値が大きく低減していることが分かる。それは、従来の横型ＳＢＤではアノード領域をカソード領域によって縦型ＳＢＤの半分程度しか形成できない。しかし、本実施例のＳＢＤでは、カソードアイランド４の占める割合はアノード領域内の０．８％程度で良い。そのため、アノード電極とカソード電極を同一表面に形成しても、縦型ＳＢＤとほぼ同等のＶＦ特性を得られる。
【００２５】
（第２の実施例）
本発明のショットキーバリアダイオードの第２の実施例について、図１６と図１７を参照しながら説明する。なお、本実施例のＳＢＤの製造方法は、上記に記載した方法と同様であるため、詳細な説明は割愛する。図１６に第２の実施例のＳＢＤのカソードアイランドの形成パターンを示す。図１６に示すように、本実施例ではガードリング３に囲まれたエピ層２の領域（アノード領域）に格子状のカソードアイランド４を形成した。本実施例では、チップの一辺Ｌが１ｍｍとし、エピ層２のガードリング３に囲まれている領域がチップサイズに対して８５％の面積になるように設定した。また、カソードアイランド４は、幅ＷＫが１μｍとし、その間隔Ｉを１０μｍとして１チップ中に１８２本形成するように設定した。
【００２６】
図１７に第２の実施例のＳＢＤのＩＦ−ＶＦ特性図を示す。なお、比較のために、従来の縦型ＳＢＤ横型ＳＢＤも記載する。図１７から明らかなように、従来の縦型ＳＢＤよりもＶＦ値がやや高くなったが、従来の横型ＳＢＤと比較するとＶＦ値が大きく低減していることが分かる。従って、本実施例のように格子状にカソードアイランドを形成しても、ＶＦ特性を向上させる効果が得られる。
【００２７】
上記実施例ではカソードアイランドを直径ＤＫや幅ＷＫを１μｍ、間隔Ｉを１０μｍと設定したが、それに限定されることなくチップサイズや用途によって適宜設定される。また、上記実施例ではエピ層側に裏面金属層を設けたが、裏面金属層を必ずしも設ける必要はない。しかし、エピ層側に裏面金属層を設ければ、カソード部のシリーズ抵抗を低減する効果や電流集中をより抑制する効果を得られるため設けるほうが望ましい。また、上記第１の実施例では、カソードアイランドを円柱状で形成した。カソードアイランドは角柱状でも良いが、角柱状の場合は角部に電流集中生じる可能性があるため、円柱状の方が望ましい。
【００２８】
上記実施例のように微小なカソードアイランドを設けるのではなく、カソードアイランド大きく設ける、もしくはアノード領域とカソードアイランドを反転させたパターンでＳＢＤを得れば、ＶＦ特性は悪化するが非常に逆方向漏洩電流の少ないＳＢＤとなる。
【図面の簡単な説明】
【００２９】
【図１】本発明のショットキーバリアダイオードの製造工程を示す模式図であり、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ｂ−Ｃ−Ｄ線組合せ断面図である。
【図２】本発明のショットキーバリアダイオードの製造工程を示す模式図であり、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ｂ−Ｃ−Ｄ線組合せ断面図である。
【図３】本発明のショットキーバリアダイオードの製造工程を示す模式図であり、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ｂ−Ｃ−Ｄ線組合せ断面図である。
【図４】本発明のショットキーバリアダイオードの製造工程を示す模式図であり、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ｂ−Ｃ−Ｄ線組合せ断面図である。
【図５】本発明のショットキーバリアダイオードの製造工程を示す模式図であり、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ｂ−Ｃ−Ｄ線組合せ断面図である。
【図６】本発明のショットキーバリアダイオードの製造工程を示す模式図であり、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ｂ−Ｃ−Ｄ線組合せ断面図である。
【図７】本発明のショットキーバリアダイオードの製造工程を示す模式図であり、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ｂ−Ｃ−Ｄ線組合せ断面図である。
【図８】本発明のショットキーバリアダイオードの製造工程を示す模式図であり、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ｂ−Ｃ−Ｄ線組合せ断面図である。
【図９】本発明のショットキーバリアダイオードの製造工程を示す模式図であり、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ｂ−Ｃ−Ｄ線組合せ断面図である。
【図１０】本発明のショットキーバリアダイオードの製造工程を示す模式図であり、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ｂ−Ｃ−Ｄ線組合せ断面図である。
【図１１】本発明のショットキーバリアダイオードの製造工程を示す模式図であり、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ｂ−Ｃ−Ｄ線組合せ断面図である。
【図１２】本発明のショットキーバリアダイオードの製造工程を示す模式図であり、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ｂ−Ｃ−Ｄ線組合せ断面図である。
【図１３】本発明のショットキーバリアダイオードの電流経路を示す模式図である。
【図１４】本発明の第１の実施例のＳＢＤのカソードアイランドの形成パターンを示す上面図である。
【図１５】本発明の第１の実施例のＳＢＤのＩＦ−ＶＦ特性図である。
【図１６】本発明の第２の実施例のＳＢＤのカソードアイランドの形成パターンを示す上面図である。
【図１７】本発明の第２の実施例のＳＢＤのＩＦ−ＶＦ特性図である。
【図１８】従来の横型ＳＢＤの断面図である。
【図１９】従来の縦型ＳＢＤと横型ＳＢＤのＩＦ−ＶＦ特性図である。
【符号の説明】
【００３０】
１：サブストレート層（サブ層）、２：エピタキシャル成長層（エピ層）、３：パッシベーション膜、４：カソードアイランド、５：アニュラリング、６：ガードリング、７：バリアメタル、８：第１の絶縁層、９：アノード配線層、１０：カソード配線層、１１：第２の絶縁膜、１２：アノード電極層、１３：カソード電極層、１４：表面保護膜、１５：アンダーバンプメタル（ＵＢＭ）、１６：バンプボール（アノード電極）、１７：バンプボール（カソード電極）、１８：裏面金属層
【図１】
2010050315.tif 000003
【図２】
2010050315.tif 000004
【図３】
2010050315.tif 000005
【図４】
2010050315.tif 000006
【図５】
2010050315.tif 000007
【図６】
2010050315.tif 000008
【図７】
2010050315.tif 000009
【図８】
2010050315.tif 000010
【図９】
2010050315.tif 000011
【図１０】
2010050315.tif 000012
【図１１】
2010050315.tif 000013
【図１２】
2010050315.tif 000014
【図１３】
2010050315.tif 000015
【図１４】
2010050315.tif 000016
【図１５】
2010050315.tif 000017
【図１６】
2010050315.tif 000018
【図１７】
2010050315.tif 000019
【図１８】
2010050315.tif 000020
【図１９】
2010050315.tif 000021