(57)【要約】【課題】２つの補間対象値についての補間値を簡潔な回路構成・処理手法により、高い精度で求めることができるようにする。【解決手段】補間係数α（０≦α≦１）・出力画素数ｎ（ｎは１以上の正の整数）を設定する。演算部によるｎ回の演算過程で、ζの小数部 point（ζ）の値がゼロとならないように初期位置βを設定する。式ζ＝ｋ・α＋β（ｋは１からｎまで）に従って補間対象の２つの画素の座標を特定する。補間対象の２つの画素の値Ａ，Ｂ、補間係数αおよび出力画素数ｎに基づき、補間位置の画素値Ｃを、一般的な線形補間と同様の式に従って求める。線形補間処理を基本とするから回路規模や演算処理ステップが簡易である。ζの小数部 point（ζ）の値がゼロとならないように初期位置βを設定するので、演算処理過程での場合分けの対処の仕組みが不要となり、場合分けの対処のための余分な回路や処理ステップを設けることが不要になる。【選択図】図４
2010033406.tif 000002
【特許請求の範囲】
【請求項１】
補間係数α（０≦α≦１）を設定する補間係数設定部と、
出力画素数ｎ（ｎは１以上の正の整数）を設定する出力画素数設定部と、
初期位置βとして式ζ＝ｋ・α＋β（ｋは１からｎまで）に従って補間対象の２つの画素の座標を特定し、前記補間対象の２つの画素の値Ａ，Ｂ、前記補間係数α、および前記出力画素数ｎに基づき補間位置の画素値Ｃを式（Ｘ）に従って求める演算部と、
前記演算部によるｎ回の演算過程で、前記ζの小数部 point（ζ）の値がゼロとならないように前記初期位置βを設定する初期位置設定部と、
を備えた画像処理装置。
Ｃ＝（１− point（α））・Ａ＋ point（α）・Ｂ  …（Ｘ）
【請求項２】
前記演算部は、前記小数部 point（ζ）のビット幅をｐビットとし、
前記初期位置設定部は、前記ｐビットの最小ステップ単位の整数倍を前記初期位置βとする
請求項１に記載の画像処理装置。
【請求項３】
前記演算部は、前記ｎ回の演算過程の都度、前記ζの整数部 int（ζ）に基づき前記補間対象の２つの画素の座標をint（ζ）， int（ζ）＋１により特定し、前記補間対象の２つの画素の値Ａ，ＢをＤ［ int（ζ）］，Ｄ［ int（ζ）＋１］とし、補間位置［ｉ］の画素値Ｃを式（Ｙ）に従って求める
請求項１または２に記載の画像処理装置。
Ｃ＝Resamp［ｉ］＝（１−  point（ζ））×Ｄ［ int（ζ）］＋ point（ζ）×Ｄ［ int（ζ）＋１］…（Ｙ）
【請求項４】
前記演算部は、前記小数部 point（ζ）および１−  point（ζ）のビット幅をともにｐビットとする
請求項１〜３の内の何れか一項に記載の画像処理装置。
【請求項５】
前記補間係数αおよび前記前記初期位置βは、小数部のステップが１／（２のべき乗）であり、
前記演算部はビットシフト処理により除算処理を実行する
請求項１〜４の内の何れか一項に記載の画像処理装置。
【請求項６】
画像データを記憶するデータ記憶部と、
画像データを取得し前記データ記憶部に格納する画像データ取得部と、
補間係数α（０≦α≦１）を設定する補間係数設定部と、
出力画素数ｎ（ｎは１以上の正の整数）を設定する出力画素数設定部と、
初期位置βとして式ζ＝ｋ・α＋β（ｋは１からｎまで）に従って補間対象の２つの画素の座標を特定して前記データ記憶部から読み出し、前記補間対象の２つの画素の値Ａ，Ｂ、前記補間係数α、および前記出力画素数ｎに基づき補間位置の画素値Ｃを式（Ｘ）に従って求め前記データ記憶部に格納する演算部と、
前記演算部によるｎ回の演算過程で、前記ζの小数部 point（ζ）の値がゼロとならないように前記初期位置βを設定する初期位置設定部と、
を備えた画像機器。
Ｃ＝（１− point（α））・Ａ＋ point（α）・Ｂ  …（Ｘ）
【請求項７】
補間係数α（０≦α≦１）を設定する補間係数設定工程と、
出力画素数ｎ（ｎは１以上の正の整数）を設定する出力画素数設定工程と、
初期位置βとして式ζ＝ｋ・α＋β（ｋは１からｎまで）に従って補間対象の２つの画素の座標を特定する補間対象座標特定工程と、
前記補間対象の２つの画素の値Ａ，Ｂ、前記補間係数α、および前記出力画素数ｎに基づき補間位置の画素値Ｃを式（Ｘ）に従って求める演算工程と、
前記演算工程におけるｎ回の演算過程で、前記ζの小数部 point（ζ）の値がゼロとならないように前記初期位置βを設定する初期位置設定工程と、
を備えた画像処理方法。
Ｃ＝（１− point（α））・Ａ＋ point（α）・Ｂ  …（Ｘ）
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像処理装置、画像機器、画像処理方法に関する。より詳細には、線形補間演算に関し、特に、高い精度を持った補間値を演算することが可能で、簡潔な処理手法の実現技術に関する。
【背景技術】
【０００２】
離散化されたデジタルデータで表わされるデジタル画像について、解像度変換やアスペクト変換などの拡大・縮小処理を始めとする各種のグラフィックス処理において、オリジナルと異なるサンプリングレートでリサンプリングを行なうことがある（特許文献１〜３）。
【０００３】
【特許文献１】特開平１１−３５３４７３号公報
【特許文献２】特開平０７−２００８６９号公報
【特許文献３】特開２００７−２２６４２２号公報
【０００４】
ハードウェア（Ｈ／Ｗ：HardWare）やソフトウェア（Ｓ／Ｗ：SoftWare）でリサンプリング処理を実現する場合、できるだけ精度の高い演算結果を得ることが望まれる一方で、回路の小型化および低コスト化や処理ステップの簡易化も望まれる。一般的には、その両者を同時に満たすことは困難であり、離散化誤差に影響する演算精度と回路規模や処理規模のトレードオフが問題となる。このため、高い精度をもった補間値を演算することが可能で簡潔な処理手法の実現が求められている。
【０００５】
精度の高い演算結果を得る仕組みとしては、たとえば、予め与えられた離散値間の値を求めるデータ補間方法として、sinc関数などの標本化関数を用いてデータ補間を行なう手法が知られている（特許文献１を参照）。sinc関数を標本化関数として用いる場合には、理論的には−∞から＋∞までの画素値に対応した各標本化関数の値を畳込みによって加算すれば正確な補間値を得ることができる。しかしながら、畳込み演算が必要になるので回路規模は大きくなる。
【０００６】
これに対して、簡易な補間演算方式として、２つの値の中間的な値を補間によって求める線形補間が知られている。線形補間では、デジタル画像の隣接する２（Ａ，Ｂ）点から１点（Ｃ）の画素値を演算する際に、補間係数αを用いて、α：（１−α）の比率（０≦α≦１）で補間位置の画素値を合成する。式で表わせば、Ｃ＝（１−α）・Ａ＋α・Ｂで示される線形補間値Ｃを求める。
【０００７】
特許文献２，３には、この線形補間に従った演算を行なう仕組みが開示されている。特許文献２に記載の線形補間演算器では、精度の高い演算結果を得ることができる反面、除算を行なう構成となっており、複雑な構成となっている。
【０００８】
一方、特許文献３に記載の線形補間演算器では、補間係数αの小数部の分母を２＾ｎ（２のべき乗）ではなく、２＾ｎ−１（２のべき乗−１）とし演算精度の低下を抑えながら回路の小規模化を試みている。このとき、有限範囲の演算対処のために、補間係数αの値の小数点以下第（ｎ＋１）桁（１／２＾（ｎ＋１）の桁）を０捨１入してまるめることで、小数点以下第ｎ桁（１／２＾ｎの桁）までの有効桁を有する近似値α′を求める。そして、α＝Ｄ／（２＾ｎ−１）なる除算を行なう代わりに、加算によって近似値α′を求めることで、除算を含まない簡潔な回路を実現している。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献３の仕組みは、補間係数αの値の小数点以下第（ｎ＋１）桁（１／２＾（ｎ＋１）の桁）を「０捨１入」してまるめる処理を伴う。つまり、演算処理過程での場合分けの対処の仕組みが必要となる。たとえば、小数部を８ビットで扱う場合には、９ビット目（１／２＾９の桁）について、「０捨」するのか「１入」するのかを判別する余分な回路を設ける必要があり、回路構成が複雑になる。
【００１０】
本発明は、上記事情に鑑みてなされたものであり、２つの補間対象値についての補間値を簡潔な回路構成や簡易な処理手法により、高い精度で求めることができる仕組みを提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の一態様は、補間係数α（０≦α≦１）、および出力画素数ｎ（ｎは１以上の正の整数）を設定する。また、補間演算に当たっては、初期位置βとして式ζ＝ｋ・α＋β（ｋは１からｎまで）に従って補間対象の２つの画素の座標を特定し、補間対象の２つの画素の値Ａ，Ｂ、補間係数αおよび出力画素数ｎに基づき補間位置の画素値Ｃを、一般的な線形補間と同様に、式（Ｘ）に従って求める。
【００１２】
ここで、本発明においては、演算部によるｎ回の演算過程で、ζの小数部 point（ζ）の値がゼロとならないように初期位置βを設定する。
【００１３】
線形補間処理を基本としているので、基本的には回路規模や演算処理ステップが簡易である。加えて、ζの小数部 point（ζ）の値がゼロとならないように初期位置βを設定するので、演算処理過程での場合分けの対処の仕組みが不要となる。場合分けの対処のための余分な回路や処理ステップを設けることが不要になる。
【発明の効果】
【００１４】
本発明の一態様によれば、２つの補間対象値についての補間値を簡潔な回路構成や簡易な処理手法により、高い精度で求めることができる。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照して本発明の実施形態について詳細に説明する。
【００１６】
図１は、本発明に係る画像処理方法を適用した画像処理装置（画像処理システム）の構成例を示す図である。
【００１７】
＜画像処理装置の全体構成＞
本実施形態の画像処理装置１は、画像データを記憶（格納）するデータ記憶部１０（画像格納メモリ）と、補間演算処理を実行する補間演算処理部２０と、データ記憶部１０から補間対象データを読み出して補間演算処理部２０に入力する補間対象値入力部３０（入力制御回路）と、補間演算処理部２０により取得された補間データをデータ記憶部１０に出力（記憶）する演算値出力部４０（出力制御回路）を備える。
【００１８】
補間演算処理部２０は、サンプリングレート（補間係数）αを設定する補間係数設定部２２と、サンプリング初期位置βを設定する初期位置設定部２４と、出力画素数ｎを設定する出力画素数設定部２６と、補間対象の２つの画素Ａ，Ｂ、サンプリングレートα、サンプリング初期位置β、および出力画素数ｎに基づき、補間位置の画素値を求めるリサンプリング部２８（演算部）を有する。
【００１９】
リサンプリング部２８は、補間対象データ位置計算部２９を有している。補間対象データ位置計算部２９は、サンプリングレートαをｐビットの固定小数部とｑビットの整数部とに分け、サンプリングレートαを１ステップとして、ｋ・α（２・α，３・α，４・α，５・α，…）と加算を繰り返した値を計算し保持する。
【００２０】
リサンプリング部２８には、サンプリングレートαが補間係数設定部２２により設定され、サンプリング初期位置βが初期位置設定部２４により設定され、出力画素数ｎが出力画素数設定部２６により設定される。リサンプリング部２８は、補間対象値入力部３０から入力されるデジタル画像の隣接する（近傍の）２（Ａ，Ｂ）点から１点（Ｃ）の画素値を、線形補間を実行して取得する。
【００２１】
補間対象値入力部３０は、リサンプリング部２８から指定された水平または垂直画素位置のｎビットのデータ（画素値Ａ，Ｂ）を、データ記憶部１０より一次元方向に取得してリサンプリング部２８に供給する。演算値出力部４０は、設定された画素数ｎ回、演算結果をデータ記憶部１０の指定されたアドレスに格納する動作を繰り返すことで、最終的には、リサンプリング部２８で取得されたｍビットからなる画素値Ｃをデータ記憶部１０に出力する。
【００２２】
このとき、リサンプリング部２８は、補間対象データ位置計算部２９の計算結果の整数部によって入力画素Ａ，Ｂの画素位置を特定し、この画素位置の座標データを補間対象値入力部３０に通知する。この通知を受けた補間対象値入力部３０は、その座標データの画素データＡ，Ｂをデータ記憶部１０から取得してリサンプリング部２８に渡す。
【００２３】
リサンプリング部２８は、その座標データの画素データＡ，Ｂと補間対象データ位置計算部２９の計算結果の小数部 point（α）に基づき２点補間処理により補間位置の演算値Ｃを求め、演算値出力部４０を介してデータ記憶部１０に記憶する。その結果、データ記憶部１０には、解像度の異なるデジタル画像が記憶される。
【００２４】
ここで、補間演算処理部２０は、サンプリングレートαの固定小数部である point（α）を使用し“Ｃ＝（１− point（α））・Ａ＋ point（α）・Ｂ”による線形補間を行なう。このとき、 小数部point（α）に固定小数の最小ステップ単位で、小数部 point（α）の値が“０”とならないように初期値を設定する。また、線形補間に従った演算を行なうに当たり、特許文献３とは異なり、補間係数αの小数部 point（α）の分母を２＾ｎ（２のべき乗）とし、ビットシフト処理により除算処理を実行する。
【００２５】
＜補間演算の基本概念＞
図２は、補間演算処理部２０（特にリサンプリング部２８）による補間演算の基本概念を説明する図である。基本的なリサンプリングの例として近傍の２点による線形補間がある。本実施形態のリサンプリング部２８も、基本的にはこの手法を採用する。サンプリングレートαのとき、整数部を int（α）、小数部を point（α）と表記する。データ列Ｄ［ｉ］（ｉ＝０，１，…，ｎ）に対する線形補間によるリサンプリング値Resamp［ｉ］は式（１）で表現される。
【００２６】
Resamp［ｉ］＝（１− point（α））×Ｄ［ int（α）］＋ point（α）×Ｄ［ int（α）＋１］…（１）
【００２７】
小数部point（α）のビット幅が広いほど、理想値との誤差が小さくなり良好（高精度）な信号処理が実現できる。本実施形態では、精度を維持したリサンプリング処理を、省回路構成で実現する。精度とは、サンプリングレートαの小数部 point（α）を意味し、たとえば、２ビット（１／４＝０．２５）や５ビット（１／３２＝０．０３１２５）である。
【００２８】
離散化誤差を抑えるためには、サンプリングレートαの小数部 point（α）をできる限り精度よく表現できるようビットレンジを大きく取ればよい。２進数で表現する場合、たとえば２ビット（１／４＝０．２５）より５ｂｉｔ（１／３２＝０．０３１２５）の方が８倍の精度でサンプリングレートαを表現できる。１ビットでも多くビットレンジを用いた方が、精度のよいリサンプリングが実現される。
【００２９】
サンプリングレートαの小数部 point（α）のステップは１／（２のべき乗）であり、ビットシフト処理により事実上の除算処理を実現することで、後段での演算に一般的な除算器を不要とする。小数部のビット幅を大きく取るほど演算精度が高まる。演算精度は離散化誤差の低減に繋がり、良好なリサンプリングが実現される。
【００３０】
＜２点近傍線形補間演算＞
図３〜図６は、本実施形態の補間演算処理部２０による２点近傍線形補間演算の仕組みを説明する図である。ここで、図３は、本実施形態のリサンプリング部２８の構成例を示す図である。図３Ａは、本実施形態の２点近傍線形補間演算を適用しない比較例のリサンプリング部２８Ｚの構成例を示す図である。図４〜図５は、リサンプリング部２８，２６Ｚにおいて補間位置を特定する手法を説明する図である。図６は、本実施形態のリサンプリング部２８におけるリサンプリング値Resamp［ｉ］の演算手法を説明する図である。
【００３１】
リサンプリング部２８は、リサンプリン方式として図２に示したような近傍の２点による線形補間を用いる。サンプリングレートαの整数部 int（α）、小数部 point（α）としたとき、演算は式（２）に従って行なう。
【００３２】
Ｃ＝（１− point（α））・Ａ＋ point（α）・Ｂ  …（２）
出力をｎ画素生成するため、演算値出力部４０との協働作業により式（２）の演算を反復して行なう。このとき、図４（１）に示す補間対象データ位置計算部２９を用いて、図５（１）に示すように、サンプリングレートαおよびサンプリング初期位置βに基づき、式（３）に従った補間対象座標ζを得る。リサンプリング部２８は、この計算結果の整数部から入力画素Ａ，Ｂの画素位置を特定する。たとえば、整数部 int（ζ）としたとき、演算オペレータｋ（ｋは１〜ｎ）としたとき、画素Ａ［ int（ζ）］と画素Ｂ［ int（ζ）＋１］による２点の式（２）に従った線形補間により画素値Ｃを特定する。
【００３３】
ζ＝ｋ・α＋β…（３）
式（３）に示すように、本実施形態では、補間対象座標ζを取得するに当たり、ζ＝ｋ・αではなく、サンプリング初期位置βを使って補間対象座標ζを調整可能とする点に特徴がある。サンプリング初期位置βの設定は、小数部 point（α）の値が“０”（ゼロ）とならないように調整することを目的とするものである。式（３）を使用する場合においても、その整数部 int（ζ）から補間対象の２点Ａ，Ｂの画素位置が簡単に特定される。
【００３４】
入力制御回路からのデータ列Ｄ［ｉ］（ｉ＝０，１，…，ｍ）に対してリサンプリング値Resamp［ｉ］は式（４）で表現される（図６を参照）。
【００３５】
Resamp［ｉ］＝（１−  point（ζ））×Ｄ［ int（ζ）］＋ point（ζ）×Ｄ［ int（ζ）＋１］…（４）
【００３６】
サンプリングレートαおよびサンプリング初期位置βは、小数のステップは１／（２のべき乗）であり、ビットシフト処理により事実上の除算処理を実現することで、後段での演算に一般的な除算器を不要とする。小数のビット幅を大きく取るほど演算精度が高まる。演算精度は離散化誤差の低減に繋がり、良好なリサンプリングが実現される。
【００３７】
ただし、小数のビット幅は２つの乗算器と後段の加算器の規模に影響する。たとえば、図３Ａに示す比較例の補間演算処理部２０Ｚ（通常のリサンプリング回路）では、図４（２）に示すように“ζ＝ｋ・α”でサンプリングを反復するため、図５（２）に示すように、小数部 point（ζ）は値“０”を取り得る。 point（α）が値“０”を取り得るため、“１− point（α）”は“小数部のビット幅＋１”に拡張する必要があり、その分だけ無駄な回路が要求される。たとえば、小数ビット幅が５ビットのとき、“１− point（α）”は６ビットなる。
【００３８】
これに対して、本実施形態の補間演算処理部２０では、小数部 point（ζ）の値が“０”とならないよう、サンプリング初期位置βを利用して式（３）に従ってリサンプリングの開始位置 point（ζ）を調整するようにしている。リサンプリングの開始位置 point（ζ）を制御することで、“１− point（ζ）”のビット幅を拡張することなく、ｐ＋１ビット同等の精度をｐビットで演算結果が算出されるようになる。
【００３９】
つまり、本実施形態の仕組みでは、小数部 point（α）は回路において、２のべき乗分の実数（たとえば３ビットであれば５／８など）で表現される。そして、リサンプリングはαのステップで反復し、必要なリサンプリング値Resamp［ｎ］まで演算を行なう。このとき、小数部 point（α）の開始位置は、小数部 point（ζ）の値が“０”（ゼロ）とならないように、サンプリング初期位置βを利用して、小数部 point（α）のビット幅（小数ビット幅：たとえば３ビット）の最小ステップ（３ビットのときは１／８）の整数倍で設定するものとする。サンプリング初期位置βの設定値は、当該分野の一般概念としての有限範囲で、つまり必要なリサンプリング値Resamp［ｎ］まで演算を行なう限りにおいて、“０”を除く、たとえば１／８〜７／８の何れかに設定する。
【００４０】
リサンプリング処理を実行する際、離散化誤差に影響する演算精度と回路規模や処理規模とのトレードオフが問題となるが、前述のような対応を採ることで、精度を維持したリサンプリング処理が省回路構成・省処理規模で実現される。たとえば、映像信号処理のスケーリングで多用されるリサンプリング処理において、演算精度を維持しつつ省面積で実現する演算処理方式が構築される。初期位置設定部２４による前述のような対処により、サンプリング初期位置β（サンプリング開始点）も任意に設定可能で、汎用性の高いサンプリング処理が実現される。たとえば、高精度センタズームなどの用途に好適なものとなるなど、汎用性の高い補間演算機能が実現される。
【００４１】
＜実施例＞
図７は、実施例を示す図である。ここでは、補間対象のデータが１０ビット、小数部 point（α）は８ビット精度の例である。
【００４２】
図７（１）に示すように、比較例の補間演算処理部２０Ｚの場合、“ζ＝ｋ・α”でサンプリングを反復するため、 point（ζ）は値“０”を取り得る。この対処のため、 point（ζ）をｐビットの小数とした場合、１− point（ζ）は小数のｐ＋１ビットに拡張する必要があり、小数ビット幅＝８ビットのとき、“１− point（α）”は９ビットとなる。１− point（ζ）はpoint（ζ）よりも１ビット拡張が必要となる。
【００４３】
また、point（ζ）と“１− point（α）”で、小数ビット幅が異なる（１ビット分の差がある）ために、回路レイアウトを対称にすることができない。異なるビット幅の演算器を使用するため、回路の対称性を保つことができず、レイアウトの困難性が顕在化する。このことは、乗算後の加算回路についても同様であり、入力のビット幅が異なることで、乗算器同様にレイアウト的なデメリットが顕在化する。
【００４４】
一方、図７（２）に示すように、本実施形態の補間演算処理部２０では、小数部 point（α）の値が“０”とならないように、リサンプリングの開始位置 point（ζ）をサンプリング初期位置βによって制御する。これにより、point（ζ）および“１− point（α）”の双方について小数ビット幅＝８ビットでよくなる。乗算器のビット数を拡張することなく、演算精度の高いリサンプリングが実現される。
【００４５】
また、point（ζ）および“１− point（α）”の双方について同じ小数ビット幅でよくなるため、同ビット幅の演算器を使用可能となり、回路の対称性が保たれる。その結果、レイアウトの容易性が向上することで面積に対する回路の充填率が上がる。さらに、乗算後の加算回路についてもビット幅が抑えられ、同等の演算精度が得られる。また、入力のビット幅が揃うことで、乗算器同様にレイアウト的なメリットが得られる。
【００４６】
＜画像機器への適用＞
図８は、本実施形態の画像機器を説明する図である。本実施形態の画像機器７は、前述の本実施形態の画像処理装置１の線形補間の仕組みを画像機器に適用したものである。画像機器７は、離散化されたデジタルデータで表わされるデジタル画像について、解像度変換やアスペクト変換などの拡大・縮小処理を始めとする各種のグラフィックス処理を行なうものであればよく、たとえばＣＣＤ（Charge Coupled Device）やＣＭＯＳ（Complementary Metal-oxide Semiconductor）などを撮像デバイスに使用する固体撮像装置や撮像装置、あるいは複写装置などが、一例として該当する。何れにしても、オリジナルと異なるサンプリングレートでリサンプリングを行なう画像機器７であれば、前記の画像処理装置１の仕組みが同様に適用可能である。
【００４７】
図示した画像機器７は、画像処理装置１の各構成要素に加えて、画像データを取得しデータ記憶部１０に格納する画像データ取得部５０を備えている。画像処理装置１の各機能部の基本的な動作は、前記の画像処理装置１と同様である。たとえば、補間係数設定部２２はサンプリングレートα（０≦α≦１）を設定し、出力画素数設定部２６は出力画素数ｎ（ｎは１以上の正の整数）を設定する。
【００４８】
リサンプリング部２８は、初期位置βとしてζ＝ｋ・α＋β（ｋは１からｎまで）に従って補間対象の２つの画素の座標を特定し、補間対象の２つの画素の値Ａ，Ｂ、補間係数α、出力画素数ｎに基づき補間位置の画素値Ｃを式（１）〜（４）に従って求める。ここで、初期位置設定部２４は、リサンプリング部２８における演算工程におけるｎ回の演算過程で、ζの小数部 point（ζ）の値がゼロとならないように、小数部 point（α）のビット幅の最小ステップの整数倍でサンプリング初期位置βを設定する。
【００４９】
以上、本発明について実施形態を用いて説明したが、本発明の技術的範囲は前記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で前記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。
【００５０】
また、前記の実施形態は、クレーム（請求項）にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。
【００５１】
たとえば、前記実施形態の各構成要素が同一筐体内にあるものには限らない。さらに、前記実施形態で説明した一連の処理を実現するための各部（機能ブロックを含む）の具体的手段は、ハードウェアまたはソフトウェアあるいは両者の複合構成、さらにはネットワークを利用した組み合わせ、その他の任意の手段を用いることができ、このこと自体は当業者において自明である。また、機能ブロック同士が複合して一つの機能ブロックを構成するものであってもよい。
【００５２】
ソフトウェアによる処理を実行する場合は、処理シーケンスを記録したプログラムを、専用のハードウェアに組み込まれたコンピュータ内のメモリにインストールして実行させるたり、各種処理が実行可能な汎用コンピュータにプログラムをインストールして実行させたりする。また、各種の処理は、前記実施形態の記載に従って時系列に実行されるのみならず、処理を実行する装置の処理能力や必要に応じて並列的にあるいは個別に実行されてもよい。
【図面の簡単な説明】
【００５３】
【図１】本発明に係る画像処理方法を適用した画像処理装置（画像処理システム）の構成例を示す図である。
【図２】補間演算の基本概念を説明する図である。
【図３】本実施形態のリサンプリング部の構成例を示す図である。
【図３Ａ】比較例のリサンプリング部の構成例を示す図である。
【図４】補間位置を特定する手法を説明する図（その１）である。
【図５】補間位置を特定する手法を説明する図（その２）である。
【図６】リサンプリング値の演算手法を説明する図である。
【図７】実施例を示す図である。
【図８】本実施形態の画像機器を説明する図である。
【符号の説明】
【００５４】
１…画像処理装置、１０…データ記憶部、２０…補間演算処理部、２２…補間係数設定部、２４…初期位置設定部、２６…出力画素数設定部、２８…リサンプリング部（演算部）、２９…補間対象データ位置計算部、３０…補間対象値入力部、４０…演算値出力部、５０…画像データ取得部、７…画像機器
【図１】
2010033406.tif 000003
【図２】
2010033406.tif 000004
【図３】
2010033406.tif 000005
【図３Ａ】
2010033406.tif 000006
【図４】
2010033406.tif 000007
【図５】
2010033406.tif 000008
【図６】
2010033406.tif 000009
【図７】
2010033406.tif 000010
【図８】
2010033406.tif 000011