(57)【要約】【課題】ＦＩＲフィルタ回路が、等化を行う信号と、フィルタ係数生成時間分遅延したフィルタ係数とを入力し、フィルタ係数を用いて等化を行う場合に、そのフィルタ係数生成時間内にフィルタ係数に位相回転が生じたとしても、正常に等化を行う。【解決手段】フィルタ係数補正回路２４−１は、フィルタ係数生成時間内に生じたフィルタ係数の位相回転を、シンボル番号ｘのフィルタ係数Ｗ（ｋ，ｘ）及びシンボル番号ｘ−１のフィルタ係数Ｗ（ｋ，ｘ−１）に基づいて算出し、フィルタ係数生成時間（ｙシンボル）分先の新たなフィルタ係数Ｗ’（ｋ，ｘ＋ｙ）を推定する。ＦＩＲフィルタ回路１４は、新たなフィルタ係数Ｗ’（ｋ，ｘ＋ｙ）を用いて等化を行う。これにより、推定されたフィルタ係数Ｗ’（ｋ，ｘ＋ｙ）は位相回転が補正されており、等化を行う信号に対応しているから、ＦＩＲフィルタ回路１４において正常に等化を行うことが可能となる。【選択図】図４
2010050834.tif 000002
【特許請求の範囲】
【請求項１】
ＯＦＤＭ信号を周波数変換及びＡＤ変換する第１の変換回路と、前記変換されたＯＦＤＭ信号を直交復調する直交復調回路と、前記直交復調回路により直交復調された信号に基づいて、フィルタ係数を生成するフィルタ係数生成回路と、前記フィルタ係数生成回路により生成されたフィルタ係数を用いて、前記直交復調回路により直交復調された信号を等化するＦＩＲフィルタ回路と、前記ＦＩＲフィルタ回路により等化された信号を直交変調する直交変調回路と、前記直交変調回路により直交変調されたＯＦＤＭ信号をＤＡ変換及び周波数変換する第２の変換回路とを備えたＯＦＤＭデジタル信号等化装置において、
前記フィルタ係数生成回路は、
前記直交復調回路により直交復調された時間領域信号に対してＦＦＴ処理の演算を行い、周波数領域信号であるキャリヤシンボルに変換するＦＦＴ演算回路と、
前記ＦＦＴ演算回路により変換されたキャリヤシンボルからＳＰ信号を抽出し、前記抽出したＳＰ信号に基づいて、チャネル応答を算出するＳＰ抽出回路と、
前記ＳＰ抽出回路により算出されたチャネル応答の周波数領域信号に対してＩＦＦＴ処理の演算を行い、時間領域信号であるフィルタ係数に変換するＩＦＦＴ演算回路と、
前記ＩＦＦＴ演算回路により変換された現在のフィルタ係数及び過去のフィルタ係数に基づいて、前記現在のフィルタ係数を補正し、前記ＦＦＴ演算回路による変換処理から当該新たなフィルタ係数を生成するまでの間のフィルタ係数生成時間分先の新たなフィルタ係数を推定するフィルタ係数補正回路と、を備え、
前記ＦＩＲフィルタ回路は、
前記フィルタ係数生成回路のフィルタ係数補正回路により推定された新たなフィルタ係数を用いて等化を行う、ことを特徴とするＯＦＤＭデジタル信号等化装置。
【請求項２】
請求項１に記載のＯＦＤＭデジタル信号等化装置において、
前記フィルタ係数補正回路は、
現在のフィルタ係数と、現在よりも１シンボル前のフィルタ係数とを記憶するデータ記憶部と、
前記データ記憶部に記憶された現在のフィルタ係数及び現在よりも１シンボル前のフィルタ係数を用いて、１シンボル間の補正量を演算し、前記１シンボル間の補正量に基づいて、前記フィルタ係数生成時間における補正量を演算し、前記現在のフィルタ係数を補正して新たなフィルタ係数を推定する演算部と、
を備えたことを特徴とするＯＦＤＭデジタル信号等化装置。
【請求項３】
請求項１に記載のＯＦＤＭデジタル信号等化装置において、
前記フィルタ係数補正回路は、
現在のフィルタ係数と、現在よりも前記フィルタ係数生成時間前のフィルタ係数とを記憶するデータ記憶部と、
前記データ記憶部に記憶された現在のフィルタ係数及び前記フィルタ係数生成時間前のフィルタ係数を用いて、前記フィルタ係数生成時間における補正量を演算し、前記現在のフィルタ係数を補正して新たなフィルタ係数を推定する演算部と、
を備えたことを特徴とするＯＦＤＭデジタル信号等化装置。
【請求項４】
請求項１に記載のＯＦＤＭデジタル信号等化装置において、
前記フィルタ係数補正回路は、
前記フィルタ係数生成時間前から現在までのフィルタ係数をシンボル毎に記憶するデータ記憶部と、
前記データ記憶部に記憶されたフィルタ係数を用いて、１シンボル間の補正量を前記フィルタ係数生成時間前から現在までの間でそれぞれ演算し、前記１シンボル間のそれぞれの補正量に基づいて、前記フィルタ係数生成時間における補正量を演算し、前記現在のフィルタ係数を補正して新たなフィルタ係数を推定する演算部と、
を備えたことを特徴とするＯＦＤＭデジタル信号等化装置。
【請求項５】
請求項１から４までのいずれか一項に記載のＯＦＤＭデジタル信号等化装置において、
前記新たなフィルタ係数の推定を、予め設定された時間間隔で行う、ことを特徴とするＯＦＤＭデジタル信号等化装置。
【請求項６】
請求項３に記載のＯＦＤＭデジタル信号等化装置において、
前記新たなフィルタ係数の推定を、前記フィルタ係数生成時間毎に行う、ことを特徴とするＯＦＤＭデジタル信号等化装置。
【請求項７】
ＯＦＤＭ信号を周波数変換及びＡＤ変換し、前記変換したＯＦＤＭ信号を直交復調し、前記直交復調した信号に基づいてフィルタ係数を生成し、前記直交復調した信号を、前記フィルタ係数を用いて等化し、前記等化した信号を直交変調し、前記直交変調したＯＦＤＭ信号をＤＡ変換及び周波数変換するＯＦＤＭデジタル信号等化方法において、
前記直交復調した時間領域信号に対してＦＦＴ処理の演算を行い、周波数領域信号であるキャリヤシンボルに変換するステップと、
前記変換したキャリヤシンボルからＳＰ信号を抽出し、前記抽出したＳＰ信号に基づいて、チャネル応答を算出するステップと、
前記算出したチャネル応答の周波数領域信号に対してＩＦＦＴ処理の演算を行い、時間領域信号であるフィルタ係数に変換するステップと、
前記変換したフィルタ係数を現在のフィルタ係数として記憶し、既に記憶している現在よりも１シンボル前のフィルタ係数を引き続き記憶するステップと、
前記記憶した現在のフィルタ係数及び現在よりも１シンボル前のフィルタ係数を用いて、１シンボル間の補正量を演算するステップと、
前記１シンボル間の補正量に基づいて、前記フィルタ係数生成時間における補正量を演算するステップと、
前記現在のフィルタ係数を補正して新たなフィルタ係数を推定するステップと、
を有することを特徴とするＯＦＤＭデジタル信号等化方法。
【請求項８】
ＯＦＤＭ信号を周波数変換及びＡＤ変換し、前記変換したＯＦＤＭ信号を直交復調し、前記直交復調した信号に基づいてフィルタ係数を生成し、前記直交復調した信号を、前記フィルタ係数を用いて等化し、前記等化した信号を直交変調し、前記直交変調したＯＦＤＭ信号をＤＡ変換及び周波数変換するＯＦＤＭデジタル信号等化方法において、
前記直交復調した時間領域信号に対してＦＦＴ処理の演算を行い、周波数領域信号であるキャリヤシンボルに変換するステップと、
前記変換したキャリヤシンボルからＳＰ信号を抽出し、前記抽出したＳＰ信号に基づいて、チャネル応答を算出するステップと、
前記算出したチャネル応答の周波数領域信号に対してＩＦＦＴ処理の演算を行い、時間領域信号であるフィルタ係数に変換するステップと、
前記変換したフィルタ係数を現在のフィルタ係数として記憶し、既に記憶している前記フィルタ係数生成時間前のフィルタ係数を引き続き記憶するステップと、
前記記憶した現在のフィルタ係数及び前記フィルタ係数生成時間前のフィルタ係数を用いて、前記フィルタ係数生成時間における補正量を演算するステップと、
前記現在のフィルタ係数を補正して新たなフィルタ係数を推定するステップと、
を有することを特徴とするＯＦＤＭデジタル信号等化方法。
【請求項９】
ＯＦＤＭ信号を周波数変換及びＡＤ変換し、前記変換したＯＦＤＭ信号を直交復調し、前記直交復調した信号に基づいてフィルタ係数を生成し、前記直交復調した信号を、前記フィルタ係数を用いて等化し、前記等化した信号を直交変調し、前記直交変調したＯＦＤＭ信号をＤＡ変換及び周波数変換するＯＦＤＭデジタル信号等化方法において、
前記直交復調した時間領域信号に対してＦＦＴ処理の演算を行い、周波数領域信号であるキャリヤシンボルに変換するステップと、
前記変換したキャリヤシンボルからＳＰ信号を抽出し、前記抽出したＳＰ信号に基づいて、チャネル応答を算出するステップと、
前記算出したチャネル応答の周波数領域信号に対してＩＦＦＴ処理の演算を行い、時間領域信号であるフィルタ係数に変換するステップと、
既に記憶しているフィルタ係数をシフトし、前記変換したフィルタ係数を含めて、前記フィルタ係数生成時間前から現在までの間のフィルタ係数をシンボル毎に記憶するステップと、
前記記憶したフィルタ係数を用いて、１シンボル間の補正量を前記フィルタ係数生成時間前から現在までの間でそれぞれ演算するステップと、
前記１シンボル間のそれぞれの補正量に基づいて、前記フィルタ係数生成時間における補正量を演算し、前記現在のフィルタ係数を補正して新たなフィルタ係数を推定するステップと、
を有することを特徴とするＯＦＤＭデジタル信号等化方法。
【請求項１０】
請求項１から６までのいずれか一項に記載のＯＦＤＭデジタル信号等化装置を用いたＯＦＤＭデジタル信号中継装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ：直交周波数分割多重）デジタル信号等化装置、等化方法及び中継装置に関し、特に、フィルタ係数の生成時間に起因して生じるフィルタ係数の位相変化を、既に演算したフィルタ係数を用いて補正する技術に関する。
【背景技術】
【０００２】
デジタル信号を伝送する方式のひとつとして、ＯＦＤＭと呼ばれる方式が用いられている。このＯＦＤＭ方式は、伝送帯域内に多数の直交するサブキャリヤを設け、それぞれのサブキャリヤの振幅及び位相にデータを割り当て、ＱＡＭ（Ｑｕａｄｒａｔｕｒｅ  Ａｍｐｌｉｔｕｄｅ  Ｍｏｄｕｌａｔｉｏｎ）等によりデジタル変調を行う方式である。
【０００３】
このような方式によりデジタル変調されたＯＦＤＭ信号は、送信局からデジタル伝送される。そして、中継局に設置されたＯＦＤＭデジタル信号中継装置は、デジタル伝送されたＯＦＤＭ信号を受信し、等化装置によって、送信局と中継局との間の伝送路の影響を受けて歪んだ信号を元の信号に戻すために、マルチパスを等化する。そして、ＯＦＤＭデジタル信号中継装置は、等化した信号を電力増幅して再送信する。このような等化処理は、等化装置に備えたＦＩＲ（Ｆｉｎｉｔｅ  Ｉｍｐｕｌｓｅ  Ｒｅｓｐｏｎｓｅ）フィルタ回路によって行われ、ＦＩＲフィルタ回路の特性は、フィルタ係数生成回路にて生成されるフィルタ係数によって決定される。例えば、特許文献１には、ＦＩＲフィルタが、フィルタ係数を用いて受信信号の特性劣化を改善する技術が記載されている。
【０００４】
図８は、従来の等化装置におけるフィルタ係数生成回路の構成を示すブロック図である。このフィルタ係数生成回路１５０は、前述した等化処理が行われるＦＩＲフィルタ回路１４のフィルタ係数を生成する回路であり、ＦＦＴ（Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）演算回路２０、ＳＰ（Ｓｃａｔｔｅｒｅｄ  Ｐｉｌｏｔ）抽出回路２１、演算回路２２及びＩＦＦＴ（Ｉｎｖｅｒｓｅ  Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）演算回路２３を備えている。
【０００５】
フィルタ係数生成回路１５０が前段の直交復調回路１３により直交復調された信号を入力すると、ＦＦＴ演算回路２０が、その直交復調された時間領域の信号をＦＦＴ（高速フーリエ変換）により周波数領域の信号に変換し、ＳＰ抽出回路２１が、ＳＰ信号を抽出してチャネル応答Ｈ（ｎ）を生成する。そして、演算回路２２が、チャネル応答Ｈ（ｎ）の逆数を演算し、ＩＦＦＴ演算回路２３が、チャネル応答Ｈ（ｎ）の逆数である周波数領域の信号をＩＦＦＴ（逆高速フーリエ変換）により時間領域の信号に変換し、フィルタ係数Ｗ（ｋ）を生成する。フィルタ係数生成回路１５０により生成されたフィルタ係数Ｗ（ｋ）は、後段のＦＩＲフィルタ回路１４へ出力される。ここで、ｎはキャリヤ番号を示し、ｋはフィルタ係数番号（タップ番号）を示す。
【０００６】
このフィルタ係数Ｗ（ｋ）はフィルタ係数生成回路１５０により生成されるが、フィルタ係数Ｗ（ｋ）が生成されるまでには約数ミリ秒の時間（フィルタ係数生成時間）を要する。このため、ＦＩＲフィルタ回路１４において、等化を行う信号を入力するタイミングと、その等化を行う信号に対応したフィルタ係数Ｗ（ｋ）を入力するタイミングとが異なり、両データ間に時間的なずれが生じる。
【０００７】
本来は、ＦＩＲフィルタ回路１４が等化を行う信号を入力するにあたり、その前段に遅延回路を設け、その遅延回路によってフィルタ係数Ｗ（ｋ）の生成時間分、等化を行う信号の入力タイミングを遅らせることにより、両データの入力タイミングを合わせるべきである。しかしながら、等化を行う信号を遅らせることは、全体の処理遅延となり妥当でないことから、このような遅延回路は設けられていない。
【０００８】
【特許文献１】特開２００２−１５８６３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、地形や建物等に反射した電波であるマルチパスを受信する場合は、受信信号がフィルタ係数Ｗ（ｋ）の生成時間内に大きく変化することがないことから、ＦＩＲフィルタ回路１４において、等化を行う信号の入力タイミングとフィルタ係数Ｗ（ｋ）の入力タイミングとが異なっていても、等化性能に影響を与えることがなく、正常にマルチパスを等化することができる。これは、フィルタ係数Ｗ（ｋ）の生成時間内にフィルタ係数Ｗ（ｋ）の値が大きく変わることがなく、マルチパスの影響が問題にならないからである。
【００１０】
しかしながら、ＳＦＮ（Ｓｉｎｇｌｅ  Ｆｒｅｑｕｅｎｃｙ  Ｎｅｔｗｏｒｋ）局からの電波（ＳＦＮ波）を受信する場合は、送信局からの希望波とＳＦＮ局からのＳＦＮ波との間の送信周波数の差によって受信信号が変化し、特に、送信周波数の差が大きくなると、受信信号の変化も大きくなってしまう。このため、ＦＩＲフィルタ回路１４において、等化を行う信号の入力タイミングとフィルタ係数Ｗ（ｋ）の入力タイミングとが異なるときには、等化性能に影響を与え、正常にＳＦＮ波を等化することができない。これは、フィルタ係数Ｗ（ｋ）の生成時間内にフィルタ係数Ｗ（ｋ）の値が変わることから、ＳＦＮ波の影響が問題になるからである。
【００１１】
図９は、マルチパスを受信する場合（ａ）と、ＳＦＮ波を受信する場合（ｂ）におけるフィルタ係数を模式的に示す図である。図９（ａ）に示すように、マルチパスを受信する場合、マルチパスのフィルタ係数の位相は、主波のフィルタ係数の位相に対して一定であるから、回転することはない。一方、図９（ｂ）に示すように、ＳＦＮ波を受信する場合、ＳＦＮ波のフィルタ係数の位相は、主波のフィルタ係数の位相に対して一定でないから、回転する。これは、主波である希望波の送信周波数とＳＦＮ波の送信周波数との差が管理上１Ｈｚ以内になっており、必ずしも同一の周波数であるとは限らず、また、１Ｈｚ以上の差となることもあり得るからである。
【００１２】
このように、ＳＦＮ波を受信する場合、ＦＩＲフィルタ回路１４において、等化を行う信号の入力タイミングとフィルタ係数Ｗ（ｋ）の入力タイミングとが異なるときには、希望波とＳＦＮ波との間の送信周波数の差によって、ＳＦＮ波のフィルタ係数の位相が回転してしまう。この位相回転は、送信周波数の差が大きいほど速くなる。このため、等化性能が低下し、正常にＳＦＮ波を等化することができない。
【００１３】
そこで、本発明は前記課題を解決するためになされたものであり、本発明の目的は、ＦＩＲフィルタ回路が、等化を行う信号と、フィルタ係数生成時間分遅延したフィルタ係数とを入力し、そのフィルタ係数を用いて等化を行う場合に、フィルタ係数生成時間内にフィルタ係数に位相回転が生じたとしても、正常に等化を行うことが可能なＯＦＤＭデジタル信号等化装置、等化方法及び中継装置を提供することにある。
【課題を解決するための手段】
【００１４】
前記課題を解決するため、本発明による請求項１のＯＦＤＭデジタル信号等化装置は、ＯＦＤＭ信号を周波数変換及びＡＤ変換する第１の変換回路と、前記変換されたＯＦＤＭ信号を直交復調する直交復調回路と、前記直交復調回路により直交復調された信号に基づいて、フィルタ係数を生成するフィルタ係数生成回路と、前記フィルタ係数生成回路により生成されたフィルタ係数を用いて、前記直交復調回路により直交復調された信号を等化するＦＩＲフィルタ回路と、前記ＦＩＲフィルタ回路により等化された信号を直交変調する直交変調回路と、前記直交変調回路により直交変調されたＯＦＤＭ信号をＤＡ変換及び周波数変換する第２の変換回路とを備えたＯＦＤＭデジタル信号等化装置において、前記フィルタ係数生成回路が、前記直交復調回路により直交復調された時間領域信号に対してＦＦＴ処理の演算を行い、周波数領域信号であるキャリヤシンボルに変換するＦＦＴ演算回路と、前記ＦＦＴ演算回路により変換されたキャリヤシンボルからＳＰ信号を抽出し、前記抽出したＳＰ信号に基づいて、チャネル応答を算出するＳＰ抽出回路と、前記ＳＰ抽出回路により算出されたチャネル応答の周波数領域信号に対してＩＦＦＴ処理の演算を行い、時間領域信号であるフィルタ係数に変換するＩＦＦＴ演算回路と、前記ＩＦＦＴ演算回路により変換された現在のフィルタ係数及び過去のフィルタ係数に基づいて、前記現在のフィルタ係数を補正し、前記ＦＦＴ演算回路による変換処理から当該新たなフィルタ係数を生成するまでの間のフィルタ係数生成時間分先の新たなフィルタ係数を推定するフィルタ係数補正回路と、を備え、前記ＦＩＲフィルタ回路が、前記フィルタ係数生成回路のフィルタ係数補正回路により推定された新たなフィルタ係数を用いて等化を行う、ことを特徴とする。
【００１５】
また、本発明による請求項２のＯＦＤＭデジタル信号等化装置は、請求項１に記載のＯＦＤＭデジタル信号等化装置において、前記フィルタ係数補正回路が、現在のフィルタ係数と、現在よりも１シンボル前のフィルタ係数とを記憶するデータ記憶部と、前記データ記憶部に記憶された現在のフィルタ係数及び現在よりも１シンボル前のフィルタ係数を用いて、１シンボル間の補正量を演算し、前記１シンボル間の補正量に基づいて、前記フィルタ係数生成時間における補正量を演算し、前記現在のフィルタ係数を補正して新たなフィルタ係数を推定する演算部と、を備えたことを特徴とする。
【００１６】
また、本発明による請求項３のＯＦＤＭデジタル信号等化装置は、請求項１に記載のＯＦＤＭデジタル信号等化装置において、前記フィルタ係数補正回路が、現在のフィルタ係数と、現在よりも前記フィルタ係数生成時間前のフィルタ係数とを記憶するデータ記憶部と、前記データ記憶部に記憶された現在のフィルタ係数及び前記フィルタ係数生成時間前のフィルタ係数を用いて、前記フィルタ係数生成時間における補正量を演算し、前記現在のフィルタ係数を補正して新たなフィルタ係数を推定する演算部と、を備えたことを特徴とする。
【００１７】
また、本発明による請求項４のＯＦＤＭデジタル信号等化装置は、請求項１に記載のＯＦＤＭデジタル信号等化装置において、前記フィルタ係数補正回路が、前記フィルタ係数生成時間前から現在までのフィルタ係数をシンボル毎に記憶するデータ記憶部と、前記データ記憶部に記憶されたフィルタ係数を用いて、１シンボル間の補正量を前記フィルタ係数生成時間前から現在までの間でそれぞれ演算し、前記１シンボル間のそれぞれの補正量に基づいて、前記フィルタ係数生成時間における補正量を演算し、前記現在のフィルタ係数を補正して新たなフィルタ係数を推定する演算部と、を備えたことを特徴とする。
【００１８】
また、本発明による請求項５のＯＦＤＭデジタル信号等化装置は、請求項１から４までのいずれか一項に記載のＯＦＤＭデジタル信号等化装置において、前記新たなフィルタ係数の推定を、予め設定された時間間隔で行う、ことを特徴とする。
【００１９】
また、本発明による請求項６のＯＦＤＭデジタル信号等化装置は、請求項３に記載のＯＦＤＭデジタル信号等化装置において、前記新たなフィルタ係数の推定を、前記フィルタ係数生成時間毎に行う、ことを特徴とする。
【００２０】
また、本発明による請求項７のＯＦＤＭデジタル信号等化方法は、ＯＦＤＭ信号を周波数変換及びＡＤ変換し、前記変換したＯＦＤＭ信号を直交復調し、前記直交復調した信号に基づいてフィルタ係数を生成し、前記直交復調した信号を、前記フィルタ係数を用いて等化し、前記等化した信号を直交変調し、前記直交変調したＯＦＤＭ信号をＤＡ変換及び周波数変換するＯＦＤＭデジタル信号等化方法において、前記直交復調した時間領域信号に対してＦＦＴ処理の演算を行い、周波数領域信号であるキャリヤシンボルに変換するステップと、前記変換したキャリヤシンボルからＳＰ信号を抽出し、前記抽出したＳＰ信号に基づいて、チャネル応答を算出するステップと、前記算出したチャネル応答の周波数領域信号に対してＩＦＦＴ処理の演算を行い、時間領域信号であるフィルタ係数に変換するステップと、前記変換したフィルタ係数を現在のフィルタ係数として記憶し、既に記憶している現在よりも１シンボル前のフィルタ係数を引き続き記憶するステップと、前記記憶した現在のフィルタ係数及び現在よりも１シンボル前のフィルタ係数を用いて、１シンボル間の補正量を演算するステップと、前記１シンボル間の補正量に基づいて、前記フィルタ係数生成時間における補正量を演算するステップと、前記現在のフィルタ係数を補正して新たなフィルタ係数を推定するステップと、を有することを特徴とする。
【００２１】
また、本発明による請求項８のＯＦＤＭデジタル信号等化方法は、ＯＦＤＭ信号を周波数変換及びＡＤ変換し、前記変換したＯＦＤＭ信号を直交復調し、前記直交復調した信号に基づいてフィルタ係数を生成し、前記直交復調した信号を、前記フィルタ係数を用いて等化し、前記等化した信号を直交変調し、前記直交変調したＯＦＤＭ信号をＤＡ変換及び周波数変換するＯＦＤＭデジタル信号等化方法において、前記直交復調した時間領域信号に対してＦＦＴ処理の演算を行い、周波数領域信号であるキャリヤシンボルに変換するステップと、前記変換したキャリヤシンボルからＳＰ信号を抽出し、前記抽出したＳＰ信号に基づいて、チャネル応答を算出するステップと、前記算出したチャネル応答の周波数領域信号に対してＩＦＦＴ処理の演算を行い、時間領域信号であるフィルタ係数に変換するステップと、前記変換したフィルタ係数を現在のフィルタ係数として記憶し、既に記憶している前記フィルタ係数生成時間前のフィルタ係数を引き続き記憶するステップと、前記記憶した現在のフィルタ係数及び前記フィルタ係数生成時間前のフィルタ係数を用いて、前記フィルタ係数生成時間における補正量を演算するステップと、前記現在のフィルタ係数を補正して新たなフィルタ係数を推定するステップと、を有することを特徴とする。
【００２２】
また、本発明による請求項９のＯＦＤＭデジタル信号等化方法は、ＯＦＤＭ信号を周波数変換及びＡＤ変換し、前記変換したＯＦＤＭ信号を直交復調し、前記直交復調した信号に基づいてフィルタ係数を生成し、前記直交復調した信号を、前記フィルタ係数を用いて等化し、前記等化した信号を直交変調し、前記直交変調したＯＦＤＭ信号をＤＡ変換及び周波数変換するＯＦＤＭデジタル信号等化方法において、前記直交復調した時間領域信号に対してＦＦＴ処理の演算を行い、周波数領域信号であるキャリヤシンボルに変換するステップと、前記変換したキャリヤシンボルからＳＰ信号を抽出し、前記抽出したＳＰ信号に基づいて、チャネル応答を算出するステップと、前記算出したチャネル応答の周波数領域信号に対してＩＦＦＴ処理の演算を行い、時間領域信号であるフィルタ係数に変換するステップと、既に記憶しているフィルタ係数をシフトし、前記変換したフィルタ係数を含めて、前記フィルタ係数生成時間前から現在までの間のフィルタ係数をシンボル毎に記憶するステップと、前記記憶したフィルタ係数を用いて、１シンボル間の補正量を前記フィルタ係数生成時間前から現在までの間でそれぞれ演算するステップと、前記１シンボル間のそれぞれの補正量に基づいて、前記フィルタ係数生成時間における補正量を演算し、前記現在のフィルタ係数を補正して新たなフィルタ係数を推定するステップと、を有することを特徴とする。
【００２３】
また、本発明による請求項１０のＯＦＤＭデジタル信号中継装置は、請求項１から６までのいずれか一項に記載のＯＦＤＭデジタル信号等化装置を用いたことを特徴とする。
【発明の効果】
【００２４】
以上のように、本発明によれば、フィルタ係数生成時間内に生じたフィルタ係数の位相回転を、過去のデータに基づいて算出し、その位相回転を補正する新たなフィルタ係数を推定するようにした。これにより、ＦＩＲフィルタ回路が、等化を行う信号と、フィルタ係数生成時間分遅延したフィルタ係数とを入力し、そのフィルタ係数を用いて等化を行う場合に、そのフィルタ係数生成時間内に位相回転が生じたとしても、そのフィルタ係数が、等化を行う信号に時間的に対応しているから、正常に等化を行うことが可能となる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明を実施するための最良の形態について図面を用いて詳細に説明する。
〔等化装置〕
まず、等化装置について説明する。図１は、本発明の実施形態による等化装置の構成を示すブロック図である。この等化装置１は、基準信号発振回路１０、周波数変換回路１１、ＡＤ変換回路１２、直交復調回路１３、ＦＩＲフィルタ回路１４、フィルタ係数生成回路１５、直交変調回路１６、ＤＡ変換回路１７及び周波数変換回路１８を備えている。
【００２６】
基準信号発振回路１０は、周波数変換回路１１，１８においてＯＦＤＭ信号を周波数変換するための基準となる信号を発振し、基準信号として周波数変換回路１１，１８に出力する。  
【００２７】
周波数変換回路１１は、受信したＯＦＤＭ信号を入力すると共に、基準信号発振回路１０から基準信号を入力し、基準信号に基づいてＯＦＤＭ信号を周波数変換し、ＩＦ信号をＡＤ変換回路１２に出力する。ＡＤ変換回路１２は、周波数変換回路１１からＩＦ信号を入力し、アナログＩＦ信号をデジタルＩＦ信号にＡＤ変換し、デジタルＩＦ信号を直交復調回路１３に出力する。
【００２８】
直交復調回路１３は、ＡＤ変換回路１２からデジタルＩＦ信号を入力し、直交復調処理を行い、複素ベースバンド信号に変換してＦＩＲフィルタ回路１４及びフィルタ係数生成回路１５に出力する。
【００２９】
フィルタ係数生成回路１５は、直交復調回路１３から直交復調された信号を入力し、フィルタ係数Ｗ（ｋ）を生成して位相補正し、位相補正したフィルタ係数Ｗ’（ｋ）をＦＩＲフィルタ回路１４に出力する。フィルタ係数Ｗ（ｋ）を生成する処理、及びフィルタ係数Ｗ（ｋ）を位相補正してフィルタ係数Ｗ’（ｋ）を生成する処理の詳細については後述する。
【００３０】
ＦＩＲフィルタ回路１４は、直交復調回路１３から直交復調された信号を入力すると共に、フィルタ係数生成回路１５からフィルタ係数Ｗ’（ｋ）を入力し、フィルタ係数Ｗ’（ｋ）を用いて入力した信号を等化し、等化した信号を直交変調回路１６に出力する。
【００３１】
直交変調回路１６は、ＦＩＲフィルタ回路１４により等化された信号である複素ベースバンド信号を入力し、直交変調処理を行い、デジタルＩＦ信号に変換してＤＡ変換回路１７に出力する。
【００３２】
ＤＡ変換回路１７は、直交変調回路１６からデジタルＩＦ信号を入力し、デジタルＩＦ信号をアナログＩＦ信号にＤＡ変換し、アナログＩＦ信号を周波数変換回路１８に出力する。周波数変換回路１８は、ＤＡ変換回路１７からアナログＩＦ信号を入力すると共に、基準信号発振回路１０から基準信号を入力し、基準信号に基づいてアナログＩＦ信号を周波数変換し、ＯＦＤＭ信号を出力する。
【００３３】
〔フィルタ係数生成回路〕
次に、図１に示したフィルタ係数生成回路１５について説明する。図２は、図１に示した等化装置１の構成要素からＦＩＲフィルタ回路１４及びフィルタ係数生成回路１５を取り出した構成図であり、等化装置１におけるフィルタ係数生成回路１５の遅延時間を説明する図である。また、図３は、フィルタ係数生成回路１５の構成を示すブロック図である。このフィルタ係数生成回路１５は、ＦＦＴ演算回路２０、ＳＰ抽出回路２１、演算回路２２、ＩＦＦＴ演算回路２３及びフィルタ係数補正回路２４を備えており、直交復調回路１３から直交復調された信号を入力し、フィルタ係数Ｗ（ｋ）を生成し、フィルタ係数Ｗ（ｋ）を位相補正して新たなフィルタ係数Ｗ’（ｋ）を生成し、その新たなフィルタ係数Ｗ’（ｋ）をＦＩＲフィルタ回路１４に出力する。
【００３４】
図２を参照して、フィルタ係数生成回路１５は、直交復調回路１３により直交復調された信号を入力してからフィルタ係数Ｗ’（ｋ）を生成するまでには所定の時間（フィルタ係数生成時間）を要する。したがって、ＦＩＲフィルタ回路１４は、直交復調回路１３から直交復調された信号を入力し、フィルタ係数Ｗ’（ｋ）を用いて等化を行う場合に、等化を行う信号に対し、フィルタ係数生成時間分遅延したフィルタ係数Ｗ’（ｋ）を用いて等化を行うことになる。
【００３５】
ところで、マルチパスを受信した場合は、フィルタ係数生成時間内において、マルチパスのフィルタ係数の位相は回転しないので、主波のフィルタ係数の位相に対して一定である。このため、ＦＩＲフィルタ回路１４は、等化を行う信号に対し、フィルタ係数生成時間分遅延したフィルタ係数Ｗ’（ｋ）を用いて等化を行ったとしても、フィルタ係数生成時間内でフィルタ係数Ｗ’（ｋ）がさほど変化しないから、正常に等化を行うことができる。
【００３６】
しかしながら、ＳＦＮ波を受信した場合は、フィルタ係数生成時間内において、希望波である主波の送信周波数とＳＦＮ波の送信周波数とが異なるから、ＳＦＮ波のフィルタ係数の位相は回転してしまう。このため、本発明の実施形態では、フィルタ係数生成回路１５が、生成した現在のフィルタ係数Ｗ（ｋ）及び過去のフィルタ係数に基づいて回転位相を算出し、現在のフィルタ係数Ｗ（ｋ）に対し、その算出した位相回転分の補正を加え、新たなフィルタ係数Ｗ’（ｋ）を生成する。そして、ＦＩＲフィルタ回路１４が、その新たなフィルタ係数Ｗ’（ｋ）を用いて等化を行う。これにより、フィルタ係数Ｗ’（ｋ）が、等化を行う信号に対応したフィルタ係数になるから、ＦＩＲフィルタ回路１４は、等化を行う信号に対し、フィルタ係数生成時間分遅延したフィルタ係数Ｗ’（ｋ）を用いて等化を行ったとしても、正常に等化を行うことができる。
【００３７】
図３を参照して、ＦＦＴ演算回路２０は、直交復調回路１３から直交復調された信号を入力し、その時間領域信号に対してＦＦＴ処理を行い、周波数領域信号であるキャリヤシンボルに変換し、そのキャリヤシンボルをＳＰ抽出回路２１に出力する。
【００３８】
ＳＰ抽出回路２１は、ＦＦＴ演算回路２０からキャリヤシンボルを入力し、入力したキャリヤシンボルからＳＰ信号を抽出し、抽出したＳＰ信号を、予め設定された振幅及び位相を持つ送信ＳＰ信号で除算し、チャネル応答Ｈ（ｎ）を算出する。そして、ＳＰ信号について算出したチャネル応答Ｈ（ｎ）を用いて周波数方向及びシンボル方向に補間し、全てのキャリヤシンボルのチャネル応答Ｈ（ｎ）を演算回路２２に出力する。
【００３９】
演算回路２２は、ＳＰ抽出回路２１からチャネル応答Ｈ（ｎ）を入力し、１／Ｈ（ｎ）を演算し、チャネル応答の逆数１／Ｈ（ｎ）をＩＦＦＴ演算回路２３に出力する。ＩＦＦＴ演算回路２３は、演算回路２２からチャネル応答の逆数１／Ｈ（ｎ）を入力し、その周波数領域信号に対してＩＦＦＴ処理を行い、時間領域信号であるフィルタ係数Ｗ（ｋ）に変換し、そのフィルタ係数Ｗ（ｋ）をフィルタ係数補正回路２４に出力する。
【００４０】
フィルタ係数補正回路２４は、ＩＦＦＴ演算回路２３からフィルタ係数Ｗ（ｋ）を入力し、入力したフィルタ係数Ｗ（ｋ）及び過去に入力したフィルタ係数を用いて、フィルタ係数生成時間後のフィルタ係数Ｗ’（ｋ）を推定し、そのフィルタ係数Ｗ’（ｋ）をＦＩＲフィルタ回路１４に出力する。この場合、ＦＩＲフィルタ回路１４は、等化する信号に（時間的に）対応したフィルタ係数Ｗ’（ｋ）を用いて、等化を行うことができる。
【００４１】
〔実施例１〕
次に、図２及び図３に示したフィルタ係数補正回路２４について説明する。まず、実施例１のフィルタ係数補正回路２４−１について説明する。図４は、実施例１のフィルタ係数補正回路２４−１の構成を示すブロック図である。このフィルタ係数補正回路２４−１は、データ記憶部３０及び演算部３１〜３３を備えており、ＩＦＦＴ演算回路２３からフィルタ係数Ｗ（ｋ，ｘ）を入力し、現在のフィルタ係数Ｗ（ｋ，ｘ）及び１シンボル前のフィルタ係数Ｗ（ｋ，ｘ−１）を用いて、フィルタ係数Ｗ（ｋ，ｘ）の位相回転の補正量を算出し、ｙシンボル先のフィルタ係数Ｗ’（ｋ，ｘ＋ｙ）を推定する。そして、推定したフィルタ係数Ｗ’（ｋ，ｘ＋ｙ）をＦＩＲフィルタ回路１４に出力する。このようにして出力された、現在を基準にしたｙシンボル先のフィルタ係数Ｗ’（ｋ，ｘ＋ｙ）は、ＦＩＲフィルタ回路１４において等化する信号に対応したフィルタ係数となる。ここで、ｘはシンボル番号を示す。尚、ｙは、予め設定された値とする（実施例２，３についても同じ）。また、フィルタ係数生成時間内に、フィルタ係数の振幅は変化しないものとする（実施例２，３についても同じ）。
【００４２】
データ記憶部３０は、現在のシンボル番号ｘのフィルタ係数Ｗ（ｋ，ｘ）を格納する第１の記憶部と、現在のシンボル番号ｘから１つ手前のシンボル番号ｘ−１のフィルタ係数Ｗ（ｋ，ｘ−１）を記憶する第２の記憶部とを備えている。時間の経過に伴ってシンボル番号が進む毎に、第１の記憶部に記憶されたフィルタ係数Ｗ（ｋ，ｘ）は、第２の記憶部へシフトし、第２の記憶部にフィルタ係数Ｗ（ｋ，ｘ−１）として記憶される。そして、新たなシンボル番号ｘのフィルタ係数Ｗ（ｋ，ｘ）が第１の記憶部に記憶される。
【００４３】
演算部３１は、データ記憶部３０からフィルタ係数Ｗ（ｋ，ｘ）及びフィルタ係数Ｗ（ｋ，ｘ−１）を読み出し、以下の複素演算式により補正量Ｃを算出し、補正量Ｃを演算部３２に出力する。
Ｃ＝Ｗ（ｋ，ｘ）／Ｗ（ｋ，ｘ−１）
ここで、補正量Ｃは、フィルタ係数番号ｋにおいて、シンボル番号ｘ−１のフィルタ係数Ｗ（ｋ，ｘ−１）を基準にして、シンボル番号ｘのフィルタ係数Ｗ（ｋ，ｘ）に対する位相回転度合い（角度のずれ量）を示している。つまり、シンボル番号ｘ−１からシンボル番号ｘまでの期間である１シンボルの位相回転度合いを示している。
【００４４】
演算部３２は、演算部３１から補正量Ｃを入力し、以下の式により、フィルタ係数生成時間であるｙシンボルの補正量Ｃ’を演算し、その補正量Ｃ’を演算部３３に出力する。
Ｃ’＝Ｃｙ
ここで、補正量Ｃ’は、フィルタ係数番号ｋにおいて、シンボル番号ｘ−１のフィルタ係数Ｗ（ｋ，ｘ−１）を基準にして、シンボル番号ｘのフィルタ係数Ｗ（ｋ，ｘ）に対する位相回転度合い（１シンボルの位相回転度合い）をｙシンボルに拡張した、ｙシンボルの位相回転度合いを示している。
【００４５】
演算部３３は、データ記憶部３０からシンボル番号ｘのフィルタ係数Ｗ（ｋ，ｘ）を読み出すと共に、演算部３２から補正量Ｃ’を入力し、以下の式によりフィルタ係数Ｗ（ｋ，ｘ）を位相補正し、ｙシンボル先の新たなフィルタ係数Ｗ’（ｋ，ｘ＋ｙ）を推定する。このようにして推定されたフィルタ係数Ｗ’（ｋ）はＦＩＲフィルタ回路１４へ出力される。
Ｗ’（ｋ，ｘ＋ｙ）＝Ｗ（ｋ，ｘ）・Ｃ’
＝Ｗ（ｋ，ｘ）・Ｃｙ
【００４６】
以上のように、実施例１のフィルタ係数補正回路２４−１を含むフィルタ係数生成回路１５を備えた等化装置１によれば、フィルタ係数生成時間内に生じたフィルタ係数の位相回転を、現在のシンボル番号ｘのフィルタ係数Ｗ（ｋ，ｘ）及び過去のシンボル番号ｘ−１のフィルタ係数Ｗ（ｋ，ｘ−１）に基づいて算出し、その位相回転を補正してフィルタ係数生成時間（ｙシンボル）分先の新たなフィルタ係数Ｗ’（ｋ，ｘ＋ｙ）を推定するようにした。そして、ＦＩＲフィルタ回路１４は、等化を行う信号と、フィルタ係数生成時間分先のフィルタ係数Ｗ’（ｋ，ｘ＋ｙ）とを入力し、等化を行うようにした。これにより、フィルタ係数生成時間内にフィルタ係数に位相回転が生じたとしても、推定されたフィルタ係数Ｗ’（ｋ，ｘ＋ｙ）は位相回転が補正されており、等化を行う信号に対応しているから、ＦＩＲフィルタ回路１４において正常に等化を行うことが可能となる。
【００４７】
例えばＳＦＮ波を受信した場合は、フィルタ係数生成時間内にフィルタ係数の位相回転が生じることがあり、等化装置１は、前述した処理により正常に等化を行うことが可能となる。また、マルチパスを受信した場合は、フィルタ係数生成時間内にフィルタ係数の位相回転が生じないが、フィルタ係数補正回路２４−１において補正量がゼロになるから、等化装置１は、マルチパスを正しく等化することができる。したがって、前記等化装置１によれば、ＳＦＮ波及びマルチパスを同時に受信した場合であっても、正常に等化を行うことが可能となる。
【００４８】
また、前記等化装置１によれば、データ記憶部３０は、２つのフィルタ係数Ｗ（ｋ，ｘ）及びフィルタ係数Ｗ（ｋ，ｘ−１）を記憶すればよいから、ｙ＋１個のフィルタ係数を記憶する実施例２及び３（詳細については後述する）に比べ、記憶量が少なくて済む。
【００４９】
〔実施例２〕
次に、実施例２のフィルタ係数補正回路２４−２について説明する。図５は、実施例２のフィルタ係数補正回路２４−２の構成を示すブロック図である。このフィルタ係数補正回路２４−２は、データ記憶部４０及び演算部４１，４２を備えており、ＩＦＦＴ演算回路２３からフィルタ係数Ｗ（ｋ，ｘ）を入力し、現在のフィルタ係数Ｗ（ｋ，ｘ）及びｙシンボル（フィルタ係数生成時間）前のフィルタ係数Ｗ（ｋ，ｘ−ｙ）を用いて、フィルタ係数Ｗ（ｋ，ｘ）の位相回転の補正量を算出し、ｙシンボル先のフィルタ係数Ｗ’（ｋ，ｘ＋ｙ）を推定する。そして、推定したフィルタ係数Ｗ’（ｋ，ｘ＋ｙ）をＦＩＲフィルタ回路１４に出力する。このようにして出力された、現在を基準にしてｙシンボル先のフィルタ係数Ｗ’（ｋ，ｘ＋ｙ）は、ＦＩＲフィルタ回路１４において等化する信号に対応したフィルタ係数となる。
【００５０】
データ記憶部４０は、現在のシンボル番号ｘのフィルタ係数Ｗ（ｋ，ｘ）を格納する第１の記憶部と、現在のシンボル番号ｘから１つ手前のシンボル番号ｘ−１のフィルタ係数Ｗ（ｋ，ｘ−１）を記憶する第２の記憶部と、同様にして、現在のシンボル番号からｙシンボル手前のシンボル番号ｘ−ｙのフィルタ係数Ｗ（ｋ，ｘ−ｙ）を記憶する第ｙ＋１の記憶部とを備えている。つまり、データ記憶部４０は、シンボル番号ｘからシンボル番号ｘ−ｙまでのｙ＋１個のフィルタ係数を記憶する。時間の経過に伴ってシンボル番号が進む毎に、第１の記憶部に記憶されたフィルタ係数Ｗ（ｋ，ｘ）は第２の記憶部へシフトし、第２の記憶部にフィルタ係数Ｗ（ｋ，ｘ−１）として記憶される。また、第２の記憶部に記憶されたフィルタ係数Ｗ（ｋ，ｘ−１）は第３の記憶部へシフトし、第３の記憶部にフィルタ係数Ｗ（ｋ，ｘ−２）として記憶される。同様にして、第ｙの記憶部に記憶されたフィルタ係数Ｗ（ｋ，ｘ−ｙ＋１）は第ｙ＋１の記憶部へシフトし、第ｙ＋１の記憶部にフィルタ係数Ｗ（ｋ，ｘ−ｙ）として記憶される。そして、新たなシンボル番号ｘのフィルタ係数Ｗ（ｋ，ｘ）が第１の記憶部に記憶される。
【００５１】
演算部４１は、データ記憶部４０からフィルタ係数Ｗ（ｋ，ｘ）及びフィルタ係数Ｗ（ｋ，ｘ−ｙ）を読み出し、以下の複素演算式により補正量Ｃを算出し、補正量Ｃを演算部４２に出力する。
Ｃ＝Ｗ（ｋ，ｘ）／Ｗ（ｋ，ｘ−ｙ）
ここで、補正量Ｃは、フィルタ係数番号ｋにおいて、シンボル番号ｘ−ｙのフィルタ係数Ｗ（ｋ，ｘ−ｙ）を基準にして、シンボル番号ｘのフィルタ係数Ｗ（ｋ，ｘ）に対する位相回転度合い（角度のずれ量）を示している。つまり、補正量Ｃは、シンボル番号ｘ−ｙからシンボル番号ｘまでの期間であるｙシンボルの位相回転度合いを示している。
【００５２】
演算部４２は、データ記憶部４０からシンボル番号ｘのフィルタ係数Ｗ（ｋ，ｘ）を読み出すと共に、演算部４１から補正量Ｃを入力し、以下の式によりフィルタ係数Ｗ（ｋ，ｘ）を位相補正し、ｙシンボル先の新たなフィルタ係数Ｗ’（ｋ，ｘ＋ｙ）を推定する。このようにして推定されたフィルタ係数Ｗ’（ｋ）はＦＩＲフィルタ回路１４へ出力される。
Ｗ’（ｋ，ｘ＋ｙ）＝Ｗ（ｋ，ｘ）・Ｃ
【００５３】
以上のように、実施例２のフィルタ係数補正回路２４−２を含むフィルタ係数生成回路１５を備えた等化装置１によれば、フィルタ係数生成時間内に生じたフィルタ係数の位相回転を、現在のシンボル番号ｘのフィルタ係数Ｗ（ｋ，ｘ）及び過去のシンボル番号ｘ−ｙのフィルタ係数Ｗ（ｋ，ｘ−ｙ）に基づいて算出し、その位相回転を補正してフィルタ係数生成時間（ｙシンボル）分先の新たなフィルタ係数Ｗ’（ｋ，ｘ＋ｙ）を推定するようにした。そして、ＦＩＲフィルタ回路１４は、等化を行う信号と、フィルタ係数生成時間分先のフィルタ係数Ｗ’（ｋ，ｘ＋ｙ）とを入力し、等化を行うようにした。これにより、フィルタ係数生成時間内にフィルタ係数に位相回転が生じたとしても、推定されたフィルタ係数Ｗ’（ｋ，ｘ＋ｙ）はその位相回転が補正されており、等化を行う信号に対応しているから、ＦＩＲフィルタ回路１４において正常に等化を行うことが可能となる。実施例１と同様に、例えばＳＦＮ波を受信した場合に有効である。また、実施例１と同様に、マルチパスを受信した場合、及び、ＳＦＮ波及びマルチパスを同時に受信した場合であっても、等化装置１は、正常に等化を行うことが可能となる。
【００５４】
〔実施例３〕
次に、実施例３のフィルタ係数補正回路２４−３について説明する。図６は、実施例３のフィルタ係数補正回路２４−３の構成を示すブロック図である。このフィルタ係数補正回路２４−３は、データ記憶部５０及び演算部５１，５２を備えており、ＩＦＦＴ演算回路２３からフィルタ係数Ｗ（ｋ，ｘ）を入力し、現在のフィルタ係数Ｗ（ｋ，ｘ）、１シンボル前のフィルタ係数Ｗ（ｋ，ｘ−１）、さらに、ｙシンボル（フィルタ係数生成時間）前のフィルタ係数Ｗ（ｋ，ｘ−ｙ）を用いて、すなわち、現在からｙシンボル前までのｙ＋１個のフィルタ係数を用いて、フィルタ係数Ｗ（ｋ，ｘ）の位相回転の補正量を算出し、ｙシンボル先のフィルタ係数Ｗ’（ｋ，ｘ＋ｙ）を推定する。そして、推定したフィルタ係数Ｗ’（ｋ，ｘ＋ｙ）をＦＩＲフィルタ回路１４に出力する。このようにして出力された、現在を基準にしてｙシンボル先のフィルタ係数Ｗ’（ｋ，ｘ＋ｙ）は、ＦＩＲフィルタ回路１４において等化する信号に対応したフィルタ係数となる。
【００５５】
データ記憶部５０は、実施例２のデータ記憶部４０と同様に、現在のシンボル番号ｘのフィルタ係数Ｗ（ｋ，ｘ）、現在のシンボル番号ｘから１つ手前のシンボル番号ｘ−１のフィルタ係数Ｗ（ｋ，ｘ−１）等のｙ＋１個のフィルタ係数を記憶する。時間の経過に伴ってシンボル番号が進む毎に、記憶されたフィルタ係数はシフトする。
【００５６】
演算部５１は、データ記憶部５０における第ｙの記憶部からフィルタ係数Ｗ（ｋ，ｘ−ｙ＋１）を読み出すと共に、第ｙ＋１の記憶部からフィルタ係数Ｗ（ｋ，ｘ−ｙ）を読み出し、以下の複素演算式により補正量Ｗ’ｙ−１を演算する。
Ｗ’ｙ−１＝Ｗ（ｋ，ｘ−ｙ＋１）／Ｗ（ｋ，ｘ−ｙ）
ここで、補正量Ｗ’ｙ−１は、フィルタ係数番号ｋにおいて、シンボル番号ｘ−ｙのフィルタ係数Ｗ（ｋ，ｘ−ｙ）を基準にして、シンボル番号ｘ−ｙ＋１のフィルタ係数Ｗ（ｋ，ｘ−ｙ＋１）の位相回転度合い（角度のずれ量）を示している。つまり、補正量Ｗ’ｙ−１は、シンボル番号ｘ−ｙからシンボル番号ｘ−ｙ＋１までの期間である１シンボルの位相回転度合いを示している。
【００５７】
演算部５１は、データ記憶部５０における第ｙ−１の記憶部からフィルタ係数Ｗ（ｋ，ｘ−ｙ＋２）を読み出すと共に、第ｙの記憶部からフィルタ係数Ｗ（ｋ，ｘ−ｙ＋１）を読み出し、以下の複素演算式により補正量Ｗ’ｙ−２を演算する。
Ｗ’ｙ−２＝（Ｗ（ｋ，ｘ−ｙ＋２）／Ｗ（ｋ，ｘ−ｙ＋１））・Ｗ’ｙ−１
ここで、補正量Ｗ’ｙ−２は、フィルタ係数番号ｋにおいて、シンボル番号ｘ−ｙのフィルタ係数Ｗ（ｋ，ｘ−ｙ）を基準にして、シンボル番号ｘ−ｙ＋２のフィルタ係数Ｗ（ｋ，ｘ−ｙ＋２）に対する位相回転度合い（角度のずれ量）を示している。つまり、補正量Ｗ’ｙ−２は、シンボル番号ｘ−ｙからシンボル番号ｘ−ｙ＋２までの期間である２シンボルの位相回転度合いを示している。
【００５８】
演算部５１は、同様の処理を繰り返し、データ記憶部５０における第２の記憶部からフィルタ係数Ｗ（ｋ，ｘ−１）を読み出すと共に、第３の記憶部からフィルタ係数Ｗ（ｋ，ｘ−２）を読み出し、以下の複素演算式により補正量Ｗ’１を演算する。
Ｗ’１＝（Ｗ（ｋ，ｘ−１）／Ｗ（ｋ，ｘ−２））・Ｗ’２
ここで、補正量Ｗ’１は、フィルタ係数番号ｋにおいて、シンボル番号ｘ−ｙのフィルタ係数Ｗ（ｋ，ｘ−ｙ）を基準にして、シンボル番号ｘ−１のフィルタ係数Ｗ（ｋ，ｘ−１）に対する位相回転度合い（角度のずれ量）を示している。つまり、補正量Ｗ’１は、シンボル番号ｘ−ｙからシンボル番号ｘ−１までの期間であるｙ−１シンボルの位相回転度合いを示している。
【００５９】
演算部５１は、データ記憶部５０における第１の記憶部からフィルタ係数Ｗ（ｋ，ｘ）を読み出すと共に、第２の記憶部からフィルタ係数Ｗ（ｋ，ｘ−１）を読み出し、以下の複素演算式により補正量Ｃを演算する。
Ｃ＝（Ｗ（ｋ，ｘ）／Ｗ（ｋ，ｘ−１））・Ｗ’１
ここで、補正量Ｃは、フィルタ係数番号ｋにおいて、シンボル番号ｘ−ｙのフィルタ係数Ｗ（ｋ，ｘ−ｙ）を基準にして、シンボル番号ｘのフィルタ係数Ｗ（ｋ，ｘ）に対する位相回転度合い（角度のずれ量）を示している。つまり、補正量Ｃは、シンボル番号ｘ−ｙからシンボル番号ｘまでの期間であるｙシンボルの位相回転度合いを示している。
【００６０】
演算部５２は、データ記憶部５０からシンボル番号ｘのフィルタ係数Ｗ（ｋ，ｘ）を読み出すと共に、演算部５１から補正量Ｃを読み出し、以下の式によりフィルタ係数Ｗ（ｋ，ｘ）を位相補正し、ｙシンボル先の新たなフィルタ係数Ｗ’（ｋ，ｘ＋ｙ）を推定する。このようにして推定されたフィルタ係数Ｗ’（ｋ）はＦＩＲフィルタ回路１４へ出力される。
Ｗ’（ｋ，ｘ＋ｙ）＝Ｗ（ｋ，ｘ）・Ｃ
【００６１】
以上のように、実施例３のフィルタ係数補正回路２４−３を含むフィルタ係数生成回路１５を備えた等化装置１によれば、フィルタ係数生成時間内に生じたフィルタ係数の位相回転を、現在のシンボル番号ｘのフィルタ係数Ｗ（ｋ，ｘ）から、ｙシンボル前のシンボル番号ｘ−ｙのフィルタ係数Ｗ（ｋ，ｘ−ｙ）までの間のフィルタ係数に基づいて算出し、その位相回転を補正してフィルタ係数生成時間（ｙシンボル）分先の新たなフィルタ係数Ｗ’（ｋ，ｘ＋ｙ）を推定するようにした。そして、ＦＩＲフィルタ回路１４は、等化を行う信号と、フィルタ係数生成時間分先のフィルタ係数Ｗ’（ｋ，ｘ＋ｙ）とを入力し、等化を行うようにした。これにより、フィルタ係数生成時間内にフィルタ係数に位相回転が生じたとしても、推定されたフィルタ係数Ｗ’（ｋ，ｘ＋ｙ）はその位相回転が補正されており、等化を行う信号に対応しているから、ＦＩＲフィルタ回路１４において正常に等化を行うことが可能となる。実施例１，２と同様に、例えばＳＦＮ波を受信した場合に有効である。また、実施例１，２と同様に、マルチパスを受信した場合、及び、ＳＦＮ波及びマルチパスを同時に受信した場合であっても、等化装置１は、正常に等化を行うことが可能となる。
【００６２】
また、前記等化装置１によれば、現在のシンボル番号ｘのフィルタ係数Ｗ（ｋ，ｘ）から、ｙシンボル前のシンボル番号ｘ−ｙのフィルタ係数Ｗ（ｋ，ｘ−ｙ）までの間のそれぞれのフィルタ係数に基づいて補正量Ｃを算出するようにした。これにより、２シンボルのフィルタ係数に基づいて補正量を算出する実施例１及び２に比べ、精度の高いフィルタ係数Ｗ’（ｋ，ｘ＋ｙ）を推定することができる。例えば、ＳＦＮ波を受信する場合、フィルタ係数生成時間内に周波数が変化したとしても、フィルタ係数補正回路２４−３は、シンボル毎のフィルタ係数に基づいて補正量Ｃを算出しているから、その周波数変化に対応したフィルタ係数Ｗ’（ｋ，ｘ＋ｙ）を推定することができる。
【００６３】
〔中継装置〕
次に、実施例１から３までのいずれかのフィルタ係数補正回路２４を備えた等化装置１を用いた中継装置について説明する。図７は、中継装置の構成を示すブロック図である。この中継装置２は、受信アンテナ３、周波数変換部４、等化装置１、電力増幅部５及び送信アンテナ６を備えている。
【００６４】
上位の送信局から送信された希望波は、放送波中継局の中継装置２において、受信アンテナ３によって受信される。周波数変換部４は、受信アンテナ３から給電線を通して受信信号を入力し、希望波の周波数帯域外の不要な信号成分を除去し、出力レベルが一定になるようにＡＧＣ（Ａｕｔｏｍａｔｉｃ  Ｇａｉｎ  Ｃｏｎｔｒｏｌ）増幅した後、周波数変換してＯＦＤＭ信号のＩＦ信号を出力する。周波数変換部４により周波数変換されたＯＦＤＭ信号のＩＦ信号は、等化装置１に出力される。
【００６５】
等化装置１は、周波数変換部４からＯＦＤＭ信号を入力し、周波数変換、ＡＤ変換、直交復調、等化、直交変調、ＤＡ変換及び周波数変換のそれぞれの処理を行い、ＯＦＤＭ信号のＩＦ信号を電力増幅部５に出力する。
【００６６】
電力増幅部５は、等化装置１からＯＦＤＭ信号のＩＦ信号を入力し、ＩＦ信号をＲＦ帯に周波数変換し、一定レベルになるように電力増幅した後、必要な周波数帯域外の信号成分を除去する。給電線を通して送信アンテナ６に供給された信号は、電波となって放射される。
【００６７】
以上、実施例を挙げて本発明を説明したが、本発明は前記実施例に限定されるものではなく、その技術思想を逸脱しない範囲で種々変形可能である。前記実施例１〜３のフィルタ係数補正回路２４−１〜２４−３では、１シンボル毎に補正量を算出し、新たなフィルタ係数Ｗ’（ｋ，ｘ＋ｙ）を推定しているが、本発明はこれに限定されるものではなく、例えば２以上のシンボル毎に補正量を算出し、新たなフィルタ係数Ｗ’（ｋ，ｘ＋ｙ）を推定するようにしてもよい。例えば、ｙシンボル毎とすることにより、実施例２のフィルタ係数補正回路２４−２におけるデータ記憶部４０は、ｙシンボル毎に２つのフィルタ係数Ｗ（ｋ，ｘ），Ｗ（ｋ，ｘ−ｙ）を記憶すればよいから、記憶量は少なくて済む。
【図面の簡単な説明】
【００６８】
【図１】本発明の実施形態による等化装置の構成を示すブロック図である。
【図２】等化装置におけるフィルタ係数生成回路の遅延時間を説明する図である。
【図３】等化装置におけるフィルタ係数生成回路の構成を示すブロック図である。
【図４】実施例１のフィルタ係数補正回路の構成を示すブロック図である。
【図５】実施例２のフィルタ係数補正回路の構成を示すブロック図である。
【図６】実施例３のフィルタ係数補正回路の構成を示すブロック図である。
【図７】本発明の実施形態による等化装置を用いた中継装置の構成を示すブロック図である。
【図８】従来の等化装置におけるフィルタ係数生成回路の構成を示すブロック図である。
【図９】マルチパスを受信する場合及びＳＦＮ波を受信する場合におけるフィルタ係数を模式的に示す図である。
【符号の説明】
【００６９】
１  等化装置
２  中継装置
３  受信アンテナ
４  周波数変換部
５  電力増幅部
６  送信アンテナ
１０  基準信号発振回路
１１  周波数変換回路
１２  ＡＤ変換回路
１３  直交復調回路
１４  ＦＩＲフィルタ回路
１５，１５０  フィルタ係数生成回路
１６  直交変調回路
１７  ＤＡ変換回路
１８  周波数変換回路
２０  ＦＦＴ演算回路
２１  ＳＰ抽出回路
２２  演算回路
２３  ＩＦＦＴ演算回路
２４  フィルタ係数補正回路
３０，４０，５０  データ記憶部
３１，３２，３３，４１，４２，５１，５２  演算部
【図１】
2010050834.tif 000003
【図２】
2010050834.tif 000004
【図３】
2010050834.tif 000005
【図４】
2010050834.tif 000006
【図５】
2010050834.tif 000007
【図６】
2010050834.tif 000008
【図７】
2010050834.tif 000009
【図８】
2010050834.tif 000010
【図９】
2010050834.tif 000011