(57)【要約】【課題】配置配線ツールとレイアウト検証ツールとのそれぞれで用いる制約を自動生成するには、様々な手間がかかってしまっていた。また、目視確認で制約をチェックしていると、レイアウト制約の見落としにつながる虞もあった。【解決手段】配置配線ツールとレイアウト検証ツールとを備えた回路設計支援装置について、配置配線ツールで用いる第１の制約と、レイアウト検証ツールで用いる第２の制約とを、共通のアサーションを含むものとして自動生成するようにする。【選択図】図１
2010039682.tif 000002
【特許請求の範囲】
【請求項１】
配置配線ツールとレイアウト検証ツールとを備えた回路設計支援装置であって、
前記配置配線ツールで用いる第１の制約と、前記レイアウト検証ツールで用いる第２の制約とを、共通のアサーションを含むものとして生成する共通化手段を備えたことを特徴とする回路設計支援装置。
【請求項２】
前記共通化手段は、予め設定されたアサーションを、前記第１の制約および前記第２の制約それぞれに埋め込むことを特徴とする請求項１記載の回路設計支援装置。
【請求項３】
前記共通化手段は、前記配置配線ツールで生成されたアサーションを、前記レイアウト検証ツールで用いる前記第２の制約に埋め込むことを特徴とする請求項１記載の回路設計支援装置。
【請求項４】
複数のアサーションを読み込み可能な読み込み手段を備え、
前記共通化手段は、前記読み込み手段により読み込まれたアサーションを用いて制約の生成を行うことを特徴とする請求項１から３の何れか１項に記載の回路設計支援装置。
【請求項５】
配置配線ツールとレイアウト検証ツールとを備えた回路設計支援装置のプログラムであって、
コンピュータを、請求項１から４の何れか１項に記載の手段として機能させることを特徴とする回路設計支援装置のプログラム。
【請求項６】
請求項５記載の回路設計支援装置のプログラムが記録されたことを特徴とする回路設計支援装置のプログラムを記録した記録媒体。
【請求項７】
配置配線ツールとレイアウト検証ツールとを用いる回路設計支援方法であって、
前記配置配線ツールで用いる第１の制約を生成する第１の生成工程と、
前記レイアウト検証ツールで用いる第２の制約を生成する第２の生成工程と、を備え、
前記第１の制約および前記第２の制約は、共通のアサーションを含むものとして生成されることを特徴とする回路設計支援方法。
【請求項８】
前記第１の生成工程では、予め設定されたアサーションを前記第１の制約に埋め込み、
前記第２の生成工程では、該予め設定されたアサーションを前記第２の制約に埋め込むことを特徴とする請求項７記載の回路設計支援方法。
【請求項９】
前記第１の生成工程では、前記前記配置配線ツールでアサーションが設定され、
前記第２の生成工程では、該設定されたアサーションを前記第２の制約に埋め込むことを特徴とする請求項７記載の回路設計支援方法。
【請求項１０】
複数のアサーションを読み込み可能な読み込み工程を前記第２の生成工程より前に備え、
前記第２の生成工程では、前記読み込み工程により読み込まれたアサーションを用いて前記第２の制約の生成を行うことを特徴とする請求項９記載の回路設計支援方法。
【請求項１１】
請求項７から１０の何れか１項に記載の工程を設計に含むことを特徴とする半導体集積回路製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば半導体集積回路の設計などに用いられる回路設計支援装置、装置のプログラム、プログラムを記録した記録媒体、回路設計支援方法、および半導体集積回路製造方法に関する。
【背景技術】
【０００２】
一般に、半導体集積回路をレイアウト設計する場合、例えばアナログ回路や高速デジタル回路の特性を確保するために配線に関して配線長や付加容量の制約、ノイズ対策のために配線同士のクロスを回避する、平行配線を回避する、アナログブロックとデジタルブロックの配置間隔の規定する、などの制約が発生する。
【０００３】
また、半導体集積回路の低消費電力化を実現するために、各機能ブロック毎や特定セルに対して異なる電源電圧を割り当てる制約や、異電源間やパワーマネージメントブロックの入出力に特定のセルを挿入するなどの制約、特定機能ブロック内へのセルの追加の禁止や特定機能ブロック内へ追加されるセルの種類を指定する制約も発生する。
【０００４】
回路設計の際には、これらの制約を満たすようにレイアウトエディタおよび自動配置配線ツールを用いてレイアウト設計する。例えば、自動配置配線ツールを用いたデジタル回路のレイアウト設計においては、これらの制約をツールに入力し、自動で制約を満たすようなレイアウトを作成させる。自動で制約を満たせない制約によっては手動で配置、配線する。
【０００５】
図４は、従来技術でのレイアウト設計フローを示す。この図４に示すように、端子間の接続情報などを含むネットリストと、ライブラリ群とを自動配置配線ツールで読み込み、レイアウト設計制約スクリプトを用いて、回路設計者が自動配置配線ツールでの回路設計を行う。そして、プロセスデザインルールテストパターンを用いて、レイアウト設計者がレイアウト検証ツールでの検証を行う。
制約が満たされているかどうかの確認はレイアウトビューアツール等でレイアウトを目視にて確認する。
【０００６】
また、特許文献１のものでは、デザイン仕様書等の設計資料から入出力記述子および論理条件データを取得し、アサーションを自動生成するようにしている。
また、特許文献２のものでは、設計データを元に、半導体集積回路の仕様に関して検証すべきプロパティをアサーション記述に変換してアサーションを自動生成するようにしている。
【０００７】
また、特許文献３のものでは、半導体装置の三次元的な構造を示す複数のパラメータを備えたテンプレートを用いて、レイアウト検証ルールの自動生成を行うようにしている。
【０００８】
また、特許文献４では、遅延時間調整機能を有する半導体装置において、遅延時間を指令するためのデータを生成し、外部から入力されるデータと何れのデータを遅延時間選択部に出力するかを外部からの所定の信号に応じて切り替えるようにしている。
【特許文献１】特開２００７−１１４６７号公報
【特許文献２】特開２００６−９９５１８号公報
【特許文献３】特開２００５−２９３０５６号公報
【特許文献４】特開２００１−２５０９２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述したレイアウト制約群には、レイアウト検証に反映されていない制約もあり、目視確認による見落としが発生する可能性がある。
また、レイアウト制約は、レイアウト設計者の技量に委ねられるところが大きく、回路設計者やレイアウト検証者が検証を行うことが難しい。
さらに、自動配置配線時のロジック最適化により変更された回路、負荷分散、ＣＴＳ等により追加されたバッファーセルが、従来技術の項目に挙げたようなレイアウト制約群を満たしているかどうかを確認するのは、回路設計者やレイアウト検証者だけでなく、レイアウト設計者が確認することも難しい。
【００１０】
また、従来技術として、Synopsys, Inc.やCadence Design Systems, Inc.の自動配置配線ツールでは、レイアウト制約群を取り扱うために、自動配置配線ツール内のコマンドとして直接制約を与えることが必要である。また、外部ファイルとして与えることが出来るレイアウト制約も存在するが、独自もしくは汎用言語として記述しなくてはならなかった。
また、自動配置配線ツールに与えられたレイアウト制約群を満たしているかどうか確認する手段は、自動配置配線ツール内でしか存在せず、第三者検証を行う為には目視を行うしかなかった。さらに、自動配置配線ツールに与えられた制約群をレイアウト検証ツールへ与える方法もなかった。
【００１１】
また、上述した特許文献１、特許文献２におけるアサーションの自動生成は、回路検証を目的としており、レイアウト設計やレイアウト検証に用いることについてまで考慮されたものではなかった。
【００１２】
また、上述した特許文献３におけるレイアウト検証ルールは、上述したレイアウト検証ルールとは異なるものであり、自動配置配線ツールに与えるレイアウト制約群をレイアウト検証時にチェック可能とするためのレイアウト検証ルールについてまで考慮されたものではなかった。
【００１３】
また、上述した特許文献４のものは、ウエハプロセス後のテストにおけるテスト結果に従ってクロック遅延や信号遅延の調整を行うようにするものであり、配置配線ツールとレイアウト検証ツールとのそれぞれで用いる制約を生成することについてまで考慮されたものではなかった。
【００１４】
本発明はこのような状況に鑑みてなされたものであり、配置配線ツールとレイアウト検証ツールとのそれぞれで用いる制約を簡単な手間で適切に生成でき、レイアウト制約の目視確認による見落としを回避することができる回路設計支援装置、装置のプログラム、プログラムを記録した記録媒体、回路設計支援方法、および半導体集積回路製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
かかる目的を達成するために、本発明に係る回路設計支援装置は、配置配線ツールとレイアウト検証ツールとを備えた回路設計支援装置であって、上記配置配線ツールで用いる第１の制約と、上記レイアウト検証ツールで用いる第２の制約とを、共通のアサーションを含むものとして生成する共通化手段を備えたことを特徴とする。
【００１６】
また、本発明に係る回路設計支援装置のプログラムは、配置配線ツールとレイアウト検証ツールとを備えた回路設計支援装置のプログラムであって、コンピュータを、上述した本発明に係る回路設計支援装置に記載の手段として機能させることを特徴とする。
【００１７】
また、本発明に係る回路設計支援装置のプログラムを記録した記録媒体は、上述した本発明に係る回路設計支援装置のプログラムが記録されたことを特徴とする。
【００１８】
また、本発明に係る回路設計支援方法は、配置配線ツールとレイアウト検証ツールとを用いる回路設計支援方法であって、上記配置配線ツールで用いる第１の制約を生成する第１の生成工程と、上記レイアウト検証ツールで用いる第２の制約を生成する第２の生成工程と、を備え、上記第１の制約および上記第２の制約は、共通のアサーションを含むものとして生成されることを特徴とする。
【００１９】
また、本発明に係る半導体集積回路製造方法は、上述した本発明に係る回路設計支援方法に記載の工程を設計に含むことを特徴とする。
【発明の効果】
【００２０】
以上のように、本発明によれば、配置配線ツールとレイアウト検証ツールとのそれぞれで用いる制約を簡単な手間で適切に生成でき、レイアウト制約の目視確認による見落としを回避することができる。このため、第三者検証も容易とすることができる。
【発明を実施するための最良の形態】
【００２１】
次に、本発明に係る回路設計支援装置、装置のプログラム、プログラムを記録した記録媒体、回路設計支援方法、および半導体集積回路製造方法を適用した一実施形態について、図面を用いて詳細に説明する。
【００２２】
図１に、本実施形態の第１の構成例を示す。この図１を参照して、本実施形態の構成について説明する。
レイアウト設計制約読み込み手段（１）は、アサーション言語のような可読性のある表現を用いて記したレイアウト設計制約群（２）を読み込む。
【００２３】
アサーションは検証する必要のある設計意図を明記したものであり、設計と作られた物の整合性を保証するために使用する。例えば論理回路検証分野では回路の内部信号の振る舞いを定義し、回路がそのとおりに動作しているかをシミュレータに自動監視させる役割を果たしている。
【００２４】
レイアウトエディタおよび自動配置配線ツール用制約スクリプト生成手段（３）は、レイアウト設計制約読み込み手段（１）により読み込まれたレイアウト設計制約群（２）の内容を埋め込んで、レイアウトエディタおよび自動配置配線ツール用制約ファイル（第１の制約）（５）を出力する。回路設計者などのユーザは、この自動配置配線ツール用制約ファイル（５）をふまえて動作する自動配置配線ツール（１１）を用いて、回路設計を行う。
【００２５】
レイアウト制約を検証できるレイアウト検証用デザインルールテストパターン生成手段（４）は、レイアウト設計制約読み込み手段（１）により読み込まれたレイアウト設計制約群（２）の内容を埋め込んで、レイアウト検証用デザインルールファイル（第２の制約）（６）を出力する。レイアウト設計者やレイアウト検証者などのユーザは、このレイアウト検証用デザインルールファイル（６）およびプロセスデザインルールテストパターン（７）をふまえて動作するレイアウト検証ツール（１２）を用いて、レイアウト設計、レイアウト検証を行う。
【００２６】
以上のようにして、図１に示す第１の構成例では、配置配線ツールで用いる自動配置配線ツール用制約ファイル（５）と、レイアウト検証ツールで用いるレイアウト検証用デザインルールファイル（６）とを、レイアウト設計制約群（２）として記述された共通のアサーションを含むものとして自動生成する。
このため、回路設計者、レイアウト設計者、レイアウト検証者が、レイアウト設計制約（２）によるアサーションの内容を、自動配置配線ツール（１１）およびレイアウト検証ツール（１２）で簡単に共有でき、ルールを統一することができる。
【００２７】
図２に、本実施形態の第２の構成例を示す。この図２に示す構成例は、レイアウトエディタおよび自動配置配線ツールでレイアウト制約ファイルを出力した場合を示す。次に、この図２を参照して、本実施形態の構成について説明する。
【００２８】
自動配置配線ツール（１３）は、自動配置配線用レイアウト設計制約スクリプトを読み込む。回路設計者などのユーザは、この自動配置配線用レイアウト設計制約スクリプトをふまえて動作する自動配置配線ツール（１３）およびレイアウトエディタを用いて、回路設計を行う。そしてこの設計の際に、回路設計者などのユーザが必要な制約をアサーションとしてまとめ、自動配置配線ツール（１３）がこのアサーション（第１の制約）をふまえて動作すると共に、自動配置配線ツール（１３）がこのアサーションを埋め込んだレイアウト設計制約群（８）を生成する。
【００２９】
レイアウト検証用デザインルールテストパターン生成手段（４）は、レイアウトエディタおよび自動配置配線ツールで作成したレイアウト設計制約群（８）を読み込む。レイアウト制約を検証できるレイアウト検証用デザインルールテストパターン生成手段（４）では、上述した自動配置配線ツール（１３）で生成されたアサーションを埋め込んだレイアウト検証用デザインルールファイル（第２の制約）（６）を出力する。
【００３０】
レイアウト設計者やレイアウト検証者などのユーザは、このレイアウト検証用デザインルールファイル（６）およびプロセスデザインルールテストパターン（７）をふまえて動作するレイアウト検証ツール（１２）を用いて、レイアウト設計、レイアウト検証を行う。
【００３１】
以上のようにして、図２に示す第２の構成例では、配置配線ツール（１３）が用いるアサーションを、レイアウト検証ツール（１２）で用いるレイアウト検証用デザインルールファイル（６）にも含めるように自動生成する。
このため、回路設計者、レイアウト設計者、レイアウト検証者が、自動配置配線ツール（１１）およびレイアウト検証ツール（１２）で共通のアサーションを簡単に共有でき、ルールを統一することができる。
【００３２】
次に、図３を用いてアサーションの例を示す。
アナログ回路や高速デジタル回路の特性を確保するために出来るだけノイズを回避したい配線（配線ａ）があり、この配線に関しては、他の配線とのクロスを禁止したい設計意図があるとする。配線ａ以外の配線（図３の例における配線ｂ、配線ｃ、配線ｄ、配線ｅ）は、多少のノイズは許容できる配線であり、他の配線とクロスしても構わないとする。
【００３３】
この図３の例では、アサーション例を以下のように記述できる。
アサーション例１：  配線ａは、その他の配線とクロスすることを禁止とする。
アサーション例２：  配線ａ以外の配線は、その他の配線とクロスしても構わない。
アサーションの数は２つに限定されず、任意の数であってよい。
【００３４】
従来手法では、回路設計者からレイアウト設計者へ口頭ないし文書にてレイアウト設計制約が伝えられてきたが、本実施形態では、レイアウト設計制約をアサーションとして回路設計者が記述し、レイアウト設計制約として、レイアウト設計者へ渡される。これにより、従来手法で起こりがちであった回路設計者やレイアウト設計者の力量不足によるレイアウト設計制約の誤認識をなくすことができる。
【００３５】
次に、図１の実施形態をさらに具体的に説明し、本実施形態の優位性についてより詳細に説明する。
レイアウト設計制約読み込み手段（１）がレイアウト設計制約（２）を読み込み、レイアウトエディタおよび自動配置配線ツール用制約スクリプト生成手段（３）がレイアウトエディタおよび自動配置配線ツール用制約ファイル（５）を出力する。
このレイアウトエディタおよび自動配置配線ツール用制約ファイル（５）を自動配置配線ツール（１１）が読み込むことにより、自動配置配線ツール（１１）が用いる自動配置配線ツール用制約ファイル（５）に、予め設定されたアサーションであるレイアウト設計制約（２）の内容を自動的に埋め込むことができる。このため、従来手法で問題となっていたレイアウト設計制約漏れを回避できる。
【００３６】
また、レイアウト検証の工程では、レイアウト検証用デザインルールテストパターン生成手段（４）を用いて出力した、レイアウト検証用デザインルールファイル（６）を、レイアウト検証ツールに入力する。こうしてレイアウト検証ツール（１２）が用いるレイアウト検証用デザインルールファイル（６）に、予め設定されたアサーションであるレイアウト設計制約（２）の内容を自動的に埋め込むことができる。このため、回路設計者、レイアウト設計者、レイアウト検証者が、レイアウト設計制約（２）を共通のルールとして情報の共有化、統一化が図れる。
【００３７】
また、従来のレイアウト検証ツールでは、配線が特定パターンとなった状態をエラーと判定しており、特定の配線だけを判別してエラーの判定を行うことが出来なかった。図３のような特定配線のクロスをレイアウト検証する場合、全配線を複数の異なるエラーパターンで検証し、それぞれの検証結果より、特定の配線のレイアウト検証結果を導き出すことが必要となっていた。このため、膨大な手間と時間が必要で、有効な手法ではなかった。
これに対し、本実施形態を用いることで、特定の配線のクロスを禁止するようなアサーション（レイアウト設計制約）からレイアウト検証用デザインルールテストパターンを作成できるため、容易に検証することが可能となる。
【００３８】
以上のように、上述した実施形態としての配置配線ツールとレイアウト検証ツールとを備えた回路設計支援装置では、レイアウトにアサーションを埋め込む手段を備える。
【００３９】
より詳述すると、回路検証に使用するアサーション言語のような可読性のある表現を用いて記したレイアウト設計制約群を読み込む手段と、レイアウトエディタおよび自動配置配線ツールおよびレイアウト検証ツールで使用するレイアウト設計制約ファイルを生成する手段とを備える。
【００４０】
また、レイアウトエディタおよび自動配置配線ツールで作成したレイアウト設計制約群を読み込む手段と、レイアウト検証ツールで使用するレイアウト設計制約ファイルを生成する手段とを備える構成であってもよい。
この構成の場合、複数のレイアウト設計制約群を読み込むことができる構成であることが好ましい。
【００４１】
以上のように、上述した実施形態によれば、以下の効果が得られる。
まず、レイアウト制約群をアサーションとして定義してレイアウト設計支援を行うことにより、レイアウト設計時の制約漏れを回避することが可能であり、従来のレイアウト検証において検証出来なかった制約をレイアウト検証時に反映することができる。このため、制約の目視確認による見落としを回避することを支援できる。
【００４２】
また、配置配線ツールとレイアウト検証ツールとのそれぞれで用いる制約を、共通のアサーションを含むものとして、簡単な手間で適切に生成できる。このため、回路設計者、レイアウト設計者、レイアウト検証者といったそれぞれの立場で回路設計に関わるユーザたちが共通のアサーションを簡単な手間で共有できる。このため、各立場間での制約情報の伝達ミスや、レイアウト制約の目視確認による見落としを回避することができる。
【００４３】
また、これまでレイアウト設計者の技量に委ねられてきた制約をアサーションとして定義することにより、回路設計者からレイアウト検証者まで共通の認識が可能となり、第三者検証が容易となる。
【００４４】
また、第２の構成例では、レイアウトエディタおよび自動配置配線ツールで作成したレイアウト設計制約群をレイアウト検証に反映することができる。
【００４５】
また、上述した手段を用いる手法を設計工程として備える半導体集積回路製造方法により、上述した各効果が得られる半導体集積回路製造方法を提供することができる。
【００４６】
なお、上述した各実施形態は本発明の好適な実施形態であり、本発明はこれに限定されることなく、本発明の技術的思想に基づいて種々変形して実施することが可能である。
例えば、上述した各実施形態としてのサービス提供システムを実現するための処理手順をプログラムとして記録媒体に記録することにより、本発明の各実施形態による上述した各機能を、その記録媒体から供給されるプログラムによって、システムを構成するコンピュータのＣＰＵに処理を行わせて実現させることができる。
この場合、上記の記録媒体により、あるいはネットワークを介して外部の記録媒体から、プログラムを含む情報群を出力装置に供給される場合でも本発明は適用されるものである。
すなわち、記録媒体から読み出されたプログラムコード自体が本発明の新規な機能を実現することになり、そのプログラムコードを記憶した記録媒体および該記録媒体から読み出された信号は本発明を構成することになる。
この記録媒体としては、例えばフレキシブルディスク、ハードディスク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ、磁気テープ、不揮発性のメモリーカード、ＲＯＭ等を用いてよい。
【００４７】
この本発明に係るプログラムによれば、当該プログラムによって制御されるコンピュータに、上述した各実施形態における各機能を実現させることができる。
【図面の簡単な説明】
【００４８】
【図１】本発明の実施形態の第１の構成例を示すブロック図である。
【図２】本発明の実施形態の第２の構成例を示すブロック図である。
【図３】アサーション例を説明するための図である。
【図４】従来の回路設計支援装置を示すブロック図である。
【符号の説明】
【００４９】
１    レイアウト設計制約読み込み手段
２    レイアウト設計制約群
３    自動配置配線ツール用制約スクリプト生成手段
４    レイアウト検証用デザインルールテストパターン生成手段
５    自動配置配線ツール用制約スクリプトファイル
６    レイアウト検証用デザインルールテストパターンファイル
７    プロセスデザインルールテストパターンファイル
８    レイアウト設計制約群
１１、１３    自動配置配線ツール
１２    レイアウト検証ツール
【図１】
2010039682.tif 000003
【図２】
2010039682.tif 000004
【図３】
2010039682.tif 000005
【図４】
2010039682.tif 000006