(57)【要約】【課題】単位水平ライン周期で列駆動回路の出力先のデータ線を切り替えることによって生じる横筋の発生を抑制し、表示品位の高い表示装置を提供する。【解決手段】複数の列駆動回路１のうちのｎ個を複数のデータ線６のうちのｎ本に接続する選択回路５を具備する。そして、選択回路５がｎ個の列駆動回路をｎ本のデータ線に１対１に接続する期間と、ｎ本のデータ線の各々をｎ個の列駆動回路のうちの２つに接続する期間とを有する。また、ｎ個の列駆動回路をｎ本のデータ線に１対１に接続する期間と、ｎ本のデータ線をｎ個の列駆動回路のいずれにも接続しない期間とを有する。【選択図】図１
2010039279.tif 000002
【特許請求の範囲】
【請求項１】
行方向及び列方向に配列された複数の発光素子と、
前記複数の発光素子毎に設けられ、当該発光素子に駆動電流を供給する画素回路と、
前記画素回路を行毎に共通に接続する複数の行選択線と、
前記画素回路を列毎に共通に接続する複数のデータ線と、
前記複数のデータ線に供給するデータ信号を生成する複数の列駆動回路と、
前記複数の列駆動回路のうちのｎ個（ｎは２以上の整数）を、前記複数のデータ線のうちのｎ本に接続する選択回路と、
を有する表示装置であって、
前記選択回路が前記ｎ個の列駆動回路を前記ｎ本のデータ線に１対１に接続する期間と、前記選択回路が前記ｎ本のデータ線の各々を前記ｎ個の列駆動回路のうちの２つに接続する期間とを有することを特徴とする表示装置。
【請求項２】
行方向及び列方向に配列された複数の発光素子と、
前記複数の発光素子毎に設けられ、当該発光素子に駆動電流を供給する画素回路と、
前記画素回路を行毎に共通に接続する複数の行選択線と、
前記画素回路を列毎に共通に接続する複数のデータ線と、
前記複数のデータ線に供給するデータ信号を生成する複数の列駆動回路と、
前記複数の列駆動回路のうちのｎ個（ｎは２以上の整数）を、前記複数のデータ線のうちのｎ本に接続する選択回路と、
を有する表示装置であって、
前記選択回路が前記ｎ個の列駆動回路を前記ｎ本のデータ線に１対１に接続する期間と、前記選択回路が前記ｎ本のデータ線を前記ｎ個の列駆動回路のいずれにも接続しない期間とを有することを特徴とする表示装置。
【請求項３】
請求項１又は２に記載の表示装置を有する電子機器。
【請求項４】
行方向及び列方向に配列された複数の発光素子と、
前記複数の発光素子毎に設けられ、当該発光素子に駆動電流を供給する画素回路と、
前記画素回路を行毎に共通に接続する複数の行選択線と、
前記画素回路を列毎に共通に接続する複数のデータ線と、
前記複数のデータ線に供給するデータ信号を生成する複数の列駆動回路と、
前記複数の列駆動回路のうちのｎ個（ｎは２以上の整数）を、前記複数のデータ線のうちのｎ本に接続する選択回路と、
を有する表示装置の駆動方法であって、
前記選択回路が前記ｎ個の列駆動回路を前記ｎ本のデータ線に１対１に接続する期間と、前記選択回路が前記ｎ本のデータ線の各々を前記ｎ個の列駆動回路のうちの２つに接続する期間とを有することを特徴とする表示装置の駆動方法。
【請求項５】
行方向及び列方向に配列された複数の発光素子と、
前記複数の発光素子毎に設けられ、当該発光素子に駆動電流を供給する画素回路と、
前記画素回路を行毎に共通に接続する複数の行選択線と、
前記画素回路を列毎に共通に接続する複数のデータ線と、
前記複数のデータ線に供給するデータ信号を生成する複数の列駆動回路と、
前記複数の列駆動回路のうちのｎ個（ｎは２以上の整数）を、前記複数のデータ線のうちのｎ本に接続する選択回路と、
を有する表示装置の駆動方法であって、
前記選択回路が前記ｎ個の列駆動回路を前記ｎ本のデータ線に１対１に接続する期間と、前記選択回路が前記ｎ本のデータ線を前記ｎ個の列駆動回路のいずれにも接続しない期間とを有することを特徴とする表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学素子又は画素回路をマトリクス状に配置した表示装置及びその駆動方法に関するものである。
【背景技術】
【０００２】
近年、次世代ディスプレイとして電気光学素子を用いたディスプレイが注目されている。その１つとして、電流制御型の発光素子である有機エレクトロルミネッセンス（ＥＬ）素子を利用した有機ＥＬ表示装置が挙げられる。
【０００３】
周辺回路を含んだ有機ＥＬ表示装置では、表示領域に限らず、周辺回路においても薄膜トランジスタ（ＴＦＴ）が用いられ、表示領域及び周辺回路にＴＦＴを用いた例として特許文献１に記載の表示装置が提案されている。
【０００４】
特許文献１のものでは、表示部の各列のデータ線にＴＦＴで構成された列駆動回路が接続されており、列駆動回路では入力映像信号（電圧信号）を画素に供給するデータ信号に変換する。
【０００５】
ＴＦＴは非単結晶半導体を活性層に用いているため、その特性上、単結晶を活性層に用いたトランジスタに比べて素子間のばらつきが大きく、近接的にもばらつきに相関性が保証できない。ＴＦＴの閾値やキャリア移動度等のばらつきにより列駆動回路の電圧電流変換ゲインが素子間で異なると、有機ＥＬ素子に供給される電流値が画素間でばらつく。そうすると、有機ＥＬ素子が所望の輝度で発光することができない。その結果、表示領域において輝度のばらつきとなって現われ、縦筋が発生する。
【０００６】
そこで、画素或いは画素回路に供給する電流の値のばらつきを視覚的に平均化、換言すれば空間的に分散させるため、列駆動回路の出力先となるデータ線を一垂直走査期間より短い単位水平走査期間毎に順次変更する方法がある。そうすることで、画面に現われる縦筋のような表示画像の不均一性を視覚的に低減できる。
【０００７】
図６は特許文献１の表示装置を説明する概略図である。図６において、Ｒ、Ｇ、ＢはＲＧＢ各色に対応する入力映像信号、Ｇｍ１乃至Ｇｍ３は１列の画素を構成するＲ列、Ｇ列、Ｂ列の画素回路に対応する３つの列駆動回路１を示す。Ｍ１１乃至Ｍ１３、Ｍ２１乃至Ｍ２３、Ｍ３１乃至Ｍ３３は、Ｇｍ１、Ｇｍ２、Ｇｍ３の出力先をデータ線６に接続するスイッチとしてのＴＦＴを示す。選択回路５は列駆動回路１の出力先となるデータ線６を順次変更する。
【０００８】
Ｌ１はＭ１１、Ｍ２１、Ｍ３１のゲート端子に、Ｌ２はＭ１２、Ｍ２２、Ｍ３２のゲート端子に、Ｌ３はＭ１３、Ｍ２３、Ｍ３３のゲート端子にそれぞれ接続されるＯＮ／ＯＦＦ制御用の制御信号を示す。１４ｒ、１４ｇ、１４ｂは、１列の画素を構成するＲ列、Ｇ列、Ｂ列の各画素回路に接続されるＲ列、Ｇ列、Ｂ列の各データ線６のそれぞれに接続される共通線を示す。
【０００９】
図６において、Ｇｍ１、Ｇｍ２、Ｇｍ３の各入力端には、Ｒ、Ｇ、Ｂ各色の映像信号の配線に個別に接続されている。そして、列駆動回路の出力先の変更に応じて各列駆動回路がサンプリングする映像信号の種類（色）も変更する。
【００１０】
Ｇｍ１の出力端には、スイッチＭ１１、Ｍ１２、Ｍ１３及びそれらの接続配線と、共通線１４ｒ、１４ｇ、１４ｂを介してＲ、Ｇ、Ｂ各色のデータ線６が接続されている。Ｇｍ２の出力端には、スイッチＭ２１、Ｍ２２、Ｍ２３及びそれらの接続配線と、共通線１４ｒ、１４ｇ、１４ｂを介してＲ、Ｇ、Ｂ各色のデータ線６が接続されている。Ｇｍ３の出力端には、スイッチＭ３１、Ｍ３２、Ｍ３３とそれらの接続配線と、共通線１４ｒ、１４ｇ、１４ｂを介してＲ、Ｇ、Ｂ各色のデータ線６が接続されている。
【００１１】
図７は図６に示す選択回路５に入力される制御信号Ｌ１乃至Ｌ３のタイミングチャートである。Ｔ１乃至Ｔ４は予め設定された単位水平走査期間（単位水平ライン周期）を示す。制御信号がＨｉｇｈレベルの場合は各スイッチがＯＮ、Ｌｏｗレベルの時は各スイッチがＯＦＦとなる。
【００１２】
図７に示す制御信号により単位水平走査期間がＴ１→Ｔ２→Ｔ３→Ｔ４となるに従ってＧｍ１の出力先のデータ線６はＢ列→Ｇ列→Ｒ列→Ｂ列のように単位水平走査期間毎に切り替えることが可能である。また、Ｇｍ２の出力先のデータ線６はＲ列→Ｂ列→Ｇ列→Ｒ列、Ｇｍ３の出力先のデータ線６はＧ列→Ｒ列→Ｂ列→Ｇ列のように単位水平走査期間毎に切り替えることが可能である。
【００１３】
こうして、画素或いは画素回路に供給される電流の値のばらつきを時間的に平均化、換言すれば空間的に分散させることができる。よって、画面に現れる縦筋のような、表示画像の不均一性を視覚的に低減している。
【特許文献１】特開２００７−１３３３５１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
上記表示装置では、Ｍ１１乃至Ｍ１３、Ｍ２１乃至Ｍ２３、Ｍ３１乃至Ｍ３３のスイッチはＴＦＴで形成されているため、閾値やキャリア移動度等がばらついてしまう。また、Ｌ１乃至Ｌ３の制御信号を出力する制御回路を表示パネルと同じ基板上にＴＦＴで形成した場合には、制御信号Ｌ１乃至Ｌ３の波形特性である立ち上がり時間、立ち下り時間にばらつきが生じる。
【００１５】
そのため、図８（Ａ）、図８（Ｂ）に示す状況が発生する。即ち、図８のＬａ、Ｌｂ、Ｌｃ、Ｌｄはスイッチに入力される制御信号であり、ＨｉｇｈレベルからＬｏｗレベル、ＬｏｗレベルからＨｉｇｈレベルへの切り換わりを示す。図８では省略しているが、実際には図８に示すように制御信号の切り換わりには立ち上がり時間、立ち下り時間が存在し、その時間は制御信号が出力される制御回路の出力毎にばらつく。
【００１６】
図８においてＶｔｈはスイッチの閾値電圧を示しており、Ｖｔｈより高い電位ではスイッチはＯＮ、低い電位ではスイッチはＯＦＦである。従って、図８（Ａ）に示す期間Ｔａは制御信号Ｌａ、Ｌｂが入力されるスイッチはどちらもＯＦＦ、図８（Ｂ）に示す期間Ｔｂは制御信号Ｌｃ、Ｌｄが入力されるスイッチはどちらもＯＮとなる。
【００１７】
このことから、図６におけるＬ１乃至Ｌ３の制御信号の状態が切り換わる際には、列駆動回路Ｇｍ１、Ｇｍ２、Ｇｍ３の各出力がいずれのデータ線にも接続されない状態が発生する。或いは、列駆動回路Ｇｍ１、Ｇｍ２、Ｇｍ３の各出力とＲＧＢ列の各データ線がショートした状態が発生する。
【００１８】
列駆動回路から出力されたデータ信号は選択回路のスイッチを介して画素回路に入力されるので、上記現象が生じるとデータ信号に影響を及ぼし、それがＥＬ素子を駆動する電流に影響を与える。
【００１９】
データ線がいずれの列駆動回路にも接続されないオープン期間が発生すると、その間にデータ線電位が上昇し、その後、接続が復帰して信号電流が流れるとデータ線電位が信号電流に対応した電位に向かって変化する。信号電流を流す期間が十分に長ければデータ線電位は信号電流で決まる定常値に達するが、信号電流を流す期間、即ち、画素の選択期間は限られている。そのため、選択期間終了時のデータ線電位はオープン期間のデータ線電位上昇の影響を受けて正しい電圧より高くなってしまう。正しい輝度を与える電圧より高い電圧が書き込まれると、ＥＬ素子には信号から決まる電流よりも大きな電流が流れ、輝度が高くなる。
【００２０】
一方、データ線が２つの列駆動回路に同時に接続されると、短絡された２つの列駆動回路から信号電流が同時に流れ、データ線電位が低下する。その後はデータ線に信号電流が流れ、データ線電位は正しい値より低くなる。正しい輝度を与える電圧より低い電圧が書き込まれると、ＥＬ素子には信号から決まる電流よりも小さな電流が流れ、輝度が低くなってしまう。
【００２１】
図８に示すＴａ，ＴｂによってＧｍ１，Ｇｍ２，Ｇｍ３が切り替わるタイミングは１周期の間に３回あるが、ＴＦＴの閾値やβにばらつきがあると、３回の切り替わりのうちにオープン期間と短絡期間とが混在するようになる。これは、周期的な横筋となって現れ、表示品位を低下させる可能性がある。
【００２２】
本発明の目的は、単位水平ライン周期で列駆動回路の出力先のデータ線を切り替えることによって生じる横筋の発生を抑制し、表示品位の高い表示装置及びその駆動方法を提供することにある。
【課題を解決するための手段】
【００２３】
本発明の表示装置は、行方向及び列方向に配列された複数の発光素子と、前記複数の発光素子毎に設けられ、当該発光素子に駆動電流を供給する画素回路と、前記画素回路を行毎に共通に接続する複数の行選択線と、前記画素回路を列毎に共通に接続する複数のデータ線と、前記複数のデータ線に供給するデータ信号を生成する複数の列駆動回路と、前記複数の列駆動回路のうちのｎ個（ｎは２以上の整数）を、前記複数のデータ線のうちのｎ本に接続する選択回路と、を有する表示装置であって、前記選択回路が前記ｎ個の列駆動回路を前記ｎ本のデータ線に１対１に接続する期間と、前記選択回路が前記ｎ本のデータ線の各々を前記ｎ個の列駆動回路のうちの２つに接続する期間とを有することを特徴とする。
【００２４】
また、本発明の表示装置は、行方向及び列方向に配列された複数の発光素子と、前記複数の発光素子毎に設けられ、当該発光素子に駆動電流を供給する画素回路と、前記画素回路を行毎に共通に接続する複数の行選択線と、前記画素回路を列毎に共通に接続する複数のデータ線と、前記複数のデータ線に供給するデータ信号を生成する複数の列駆動回路と、前記複数の列駆動回路のうちのｎ個（ｎは２以上の整数）を、前記複数のデータ線のうちのｎ本に接続する選択回路と、を有する表示装置であって、前記選択回路が前記ｎ個の列駆動回路を前記ｎ本のデータ線に１対１に接続する期間と、前記選択回路が前記ｎ本のデータ線を前記ｎ個の列駆動回路のいずれにも接続しない期間とを有することを特徴とする。
【００２５】
また、本発明の表示装置の駆動方法は、行方向及び列方向に配列された複数の発光素子と、前記複数の発光素子毎に設けられ、当該発光素子に駆動電流を供給する画素回路と、前記画素回路を行毎に共通に接続する複数の行選択線と、前記画素回路を列毎に共通に接続する複数のデータ線と、前記複数のデータ線に供給するデータ信号を生成する複数の列駆動回路と、前記複数の列駆動回路のうちのｎ個（ｎは２以上の整数）を、前記複数のデータ線のうちのｎ本に接続する選択回路と、を有する表示装置の駆動方法であって、前記選択回路が前記ｎ個の列駆動回路を前記ｎ本のデータ線に１対１に接続する期間と、前記選択回路が前記ｎ本のデータ線の各々を前記ｎ個の列駆動回路のうちの２つに接続する期間とを有することを特徴とする。
【００２６】
また、本発明の表示装置の駆動方法は、行方向及び列方向に配列された複数の発光素子と、前記複数の発光素子毎に設けられ、当該発光素子に駆動電流を供給する画素回路と、前記画素回路を行毎に共通に接続する複数の行選択線と、前記画素回路を列毎に共通に接続する複数のデータ線と、前記複数のデータ線に供給するデータ信号を生成する複数の列駆動回路と、前記複数の列駆動回路のうちのｎ個（ｎは２以上の整数）を、前記複数のデータ線のうちのｎ本に接続する選択回路と、を有する表示装置の駆動方法であって、前記選択回路が前記ｎ個の列駆動回路を前記ｎ本のデータ線に１対１に接続する期間と、前記選択回路が前記ｎ本のデータ線を前記ｎ個の列駆動回路のいずれにも接続しない期間とを有することを特徴とする。
【発明の効果】
【００２７】
本発明によれば、列駆動回路の出力先のデータ線を順次変更する際に生じるデータ信号及び画素回路への影響によって画面に現れる、横筋のような表示画像の不均一性を低減することができる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明に係る表示装置を実施するための最良の形態について図面を参照して具体的に説明する。
【００２９】
本発明に用いる電気光学素子としては、有機ＥＬ素子、無機ＥＬ素子、電子放出素子を用いた発光素子、発光ダイオード等が挙げられる。画素は電気光学素子からなるパッシブマトリクス回路であってもよく、或いは、少なくとも１つのトランジスタを有するアクティブマトリクス回路を構成してもよい。以上のような発光素子は行方向及び列方向に配列され、表示領域が構成されている。また、複数の発光素子毎に駆動電流を供給する画素回路が配列されている。
【００３０】
本発明に用いる列駆動回路は、映像信号をデータ信号に変換する回路が好ましい。映像信号としては、アナログ電圧信号、デジタル信号等が好適に用いられる。データ信号としては、画素の輝度を決定するためのアナログ電流信号が好ましく用いられる。
【００３１】
そして、列駆動回路は、パッシブマトリクス回路を構成する電気光学素子に供給されるデータ信号を生成する回路、或いは、アクティブマトリクス回路を構成する画素回路に供給するデータ信号を生成する回路となる。
【００３２】
本発明は、列駆動回路を構成するトランジスタに製造プロセスに起因する特性ばらつきが生じやすい回路に有効に働くため、非単結晶半導体を活性層に用いたＴＦＴにて構成された列駆動回路に好適に用いられる。非単結晶半導体とは非晶質シリコン、多結晶シリコン、微結晶シリコンである。或いは、単結晶シリコンのような単結晶半導体を活性層に用いたトランジスタであっても、特性ばらつきが無視し得ない回路であれば、本発明は適用可能である。
【００３３】
本発明のデータ信号は、マトリクス回路の画素又は画素回路のうち同じ行選択線により選択可能な同一行の画素又は画素回路に同時に供給される。この行選択期間は水平走査期間に相当し、全ての行を順次選択することで１フレーム走査期間におけるデータ信号の出力が完了する。
【００３４】
本発明においては、列駆動回路の出力先となるデータ線を単位水平走査期間毎に順次変更する。単位水平走査期間とは１水平走査期間或いは２乃至３水平走査期間ように所定の水平走査期間であればよいが、好ましくは１水平走査期間である。
【００３５】
本発明においてインターレース走査により行を選択する場合には、共通のデータ線に接続された隣接行の画素には、１フレーム走査期間内に同じ列駆動回路からの出力が供給されないようにデータ線を単位水平走査期間毎に順次変更することが好ましい。
【００３６】
本発明は、電気光学素子を用いたマトリクス型表示装置に適用されるが、ＥＬ素子のような電気光学素子を形成する前のアクティブマトリクス装置にも好ましく用いることが可能である。
【００３７】
本発明に係る表示装置は、電気光学素子及びＴＦＴを含む画素回路が行方向及び列方向にマトリクス状に配置された表示部（アクティブマトリクス部）を有する。そして、データ線にデータ信号を出力する列駆動回路と、行選択線（走査線）に走査信号を出力する行駆動回路とを有する。
【００３８】
また、映像信号や制御信号の入力、及び電源供給を行う端子部と、各画素の電気光学素子と接続された共通配線とを有する。共通配線は表示領域の周辺を囲んで配置されており、配線引出部から配線を引いて端子部の一部と接続されている。
【００３９】
本発明においては、必要に応じて複数の列駆動回路の出力電流を検出し、それを評価して、当該複数の列駆動回路へ入力される映像信号を補正する補正回路を有することも好ましいものである。
【００４０】
また、本発明においては、列駆動回路の出力先が単位水平走査期間毎に変更されるため、列駆動回路に入力される映像信号は、その変更を考慮してサンプリングするか、映像信号の供給順序を列単位で並び替える必要がある。具体的には、列駆動回路への入力サンプリングを制御するか、映像信号を供給する回路（補正回路）側で供給順序を列単位で並び替える制御を行えばよい。
【００４１】
本発明によれば、列駆動回路の出力先のデータ線を順次変更しながらその出力を画素或いは画素回路に供給する際に、列駆動回路の出力先を次に接続するデータ線に電気的に確実に接続した後に接続中のデータ線を電気的に切断する。つまり、選択回路は複数の列駆動回路のうちのｎ個（ｎは２以上の整数）を、複数のデータ線のうちのｎ本に接続する。その際、選択回路はｎ本のデータ線の各々がｎ個の列駆動回路のうちの２つに同時に接続される期間を含むように制御する（以下の実施形態ではｎ＝３とする）。その後、接続中のデータ線を電気的に切断する。
【００４２】
また、本発明によれば、列駆動回路の出力先のデータ線を順次変更しながらその出力を画素或いは画素回路に供給する際に、接続中のデータ線を電気的に確実に切断した後に次に接続するデータ線に電気的に接続する。
【００４３】
つまり、選択回路はｎ本のデータ線の各々がｎ個の列駆動回路のうちのいずれにも接続されない期間を含むように制御する。そうすることで、列駆動回路の出力先のデータ線を順次変更する際に生じるデータ信号への影響によって画面に現れる、横筋のような表示画像の不均一性を低減することが可能となる。
【００４４】
（第１の実施形態）
図１は本発明の第１の実施形態に係る表示装置の駆動方法を説明するタイミングチャートである。図２は本発明の第１の実施形態に係る表示装置の構成を示すブロック図である。図６の説明と同様に図１に示す制御信号Ｌ１乃至Ｌ３により単位水平走査期間がＴ１→Ｔ２→Ｔ３→Ｔ４となるに従い列駆動回路Ｇｍ１の出力先のデータ線はＢ列→Ｇ列→Ｒ列→Ｂ列のように単位水平走査期間毎に切り替えられる。また、Ｇｍ２の出力先のデータ線はＲ列→Ｂ列→Ｇ列→Ｒ列、Ｇｍ３の出力先のデータ線はＧ列→Ｒ列→Ｂ列→Ｇ列のように単位水平走査期間毎に切り替えられる。
【００４５】
図２に示す表示装置には、ＲＧＢ原色数のＥＬ素子と、このＥＬ素子に入力する電流を制御するためのＴＦＴから構成される画素回路２とが行方向と列方向にマトリクス状に配列された画像表示部と、周辺回路とが配置されている。周辺回路には、列駆動回路１、選択回路５、制御回路３、行駆動回路４を備えている。
【００４６】
図２には図示していないが、映像信号電圧Ｖｉｄｅｏが列駆動回路１に入力される。列駆動回路１はデータ線６に供給するデータ信号を生成する。そして、列駆動回路１から選択回路５及びデータ線６を介してデータ信号を画素回路に供給する。また、画素回路の行毎に共通に接続された複数の行選択線７、画素回路の列毎に共通に接続された複数のデータ線６を備えている。
【００４７】
上記構成のうち、選択回路５には、背景技術で説明した図６の構成を適用することが可能であり、以下の説明においては図６の選択回路５を用いるものとする。列駆動回路１、画素回路２についても、前述した特許文献１の先行技術文献に開示されている回路構成を適用可能である。
【００４８】
図１に示す制御信号Ｌ１乃至Ｌ３は、図２の制御回路３で生成され、選択回路５に入力される。図１及び図６を参照して選択回路５の動作を説明する。図１のタイミングチャートは、選択回路５のトランジスタで構成されたスイッチのゲート端子に入力されるＬ１乃至Ｌ３の信号の電位を示す。Ｔ１乃至Ｔ４は予め設定された単位水平走査期間（単位水平ライン周期）を示す。
【００４９】
Ｔ１は期間Ｔ１’及びＴｘ１からなり、期間Ｔ１’後に期間Ｔｘ１が設定される。Ｔ２は期間Ｔ２’及びＴｘ２からなり、期間Ｔ２’後に期間Ｔｘ２が設定される。Ｔ３は期間Ｔ３’及びＴｘ３からなり、期間Ｔ３’後に期間Ｔｘ３が設定される。Ｔ４は期間Ｔ４’及びＴｘ４からなり、期間Ｔ４’後に期間Ｔｘ４が設定される。
【００５０】
図１に示すように、期間Ｔ１’では、Ｌ１にはＨｉｇｈレベルの信号が入力される。Ｌ２及びＬ３にはＬｏｗレベルの信号が入力される。この時、図６に示す選択回路５のスイッチＭ１１、Ｍ２１、Ｍ３１がＯＮとなり、その他のスイッチはＯＦＦである。この状態では、Ｇｍ１はＢ列のデータ線に、Ｇｍ２はＲ列のデータ線に、Ｇｍ３はＧ列のデータ線に、それぞれ接続されている。すなわち、この期間、Ｒ列、Ｇ列、Ｂ列の３本のデータ線は３つの列駆動回路Ｇｍ１−Ｇｍ３に１対１に接続されている。列駆動回路Ｇｍ１はトランジスタＭ１１と共通線１４ｂを介してデータ信号をＢ列のデータ線に出力し、Ｇｍ２はＭ２１と共通線１４ｒを介してデータ信号をＲ列に出力し、Ｇｍ３はＭ３１と共通線１４ｇを介してデータ信号をＧ列に出力する。
【００５１】
次いで、期間Ｔｘ１において、Ｌ２にＨｉｇｈレベルの信号が入力され、この時、選択回路５では、ＯＮとなっているスイッチＭ１１、Ｍ２１、Ｍ３１に加え、Ｍ１２、Ｍ２２、Ｍ３２がＯＮとなる。
【００５２】
この時、Ｂ列のデータ線は列駆動回路Ｇｍ１とＧｍ２に同時に接続され、Ｇ列のデータ線はＧｍ１とＧｍ３に同時に接続され、Ｒ列のデータ線はＧｍ２とＧｍ３に同時に接続される。即ち、選択回路５は、Ｒ列，Ｇ列，Ｂ列の３本のデータ線６の各々が、Ｇｍ１、Ｇｍ２，Ｇｍ３の３個の列駆動回路１のうちの２つに同時に接続される。
【００５３】
このように、列駆動回路の出力先は、次に接続するデータ線に接続された後に、それまで接続されていたデータ線が切断される。データ線から見ると、１つのデータ線は、同時に２つの列駆動回路に接続される。すべてのデータ線がこのように２つの列駆動回路に接続される期間を持つので、一部のデータ線がオープンになって電位が変化することによる画像の不均一は解消される。
【００５４】
期間Ｔ２’以降は、Ｍ１１−Ｍ３３の状態が異なるが、上と同じことが繰り返される。期間Ｔ２’では、Ｌ１にＬｏｗレベルの信号が入力される。この時、選択回路５のスイッチＭ１１、Ｍ２１、Ｍ３１はＯＦＦとなり、スイッチＭ１２、Ｍ２２、Ｍ３２のみがＯＮとなる。この期間、Ｒ列、Ｇ列、Ｂ列の３本のデータ線は３つの列駆動回路Ｇｍ１−Ｇｍ３に１対１に接続されている。この状態では、共通線１４ｂ、１４ｒ、１４ｇを介してＧｍ１からデータ信号をＧ列に出力し、Ｇｍ２からデータ信号をＢ列に出力し、Ｇｍ３からデータ信号をＲ列に出力する。
【００５５】
次に、期間Ｔｘ２においてはＬ３にＨｉｇｈレベルの信号が入力され、この時、選択回路５では、ＯＮとなっているスイッチＭ１２、Ｍ２２、Ｍ３２に加え、Ｍ１３、Ｍ２３、Ｍ３３がＯＮとなる。この期間、３本のデータ線６の各々が３個の列駆動回路のうちの２つに同時に接続されている。
【００５６】
次いで、期間Ｔ３’では、Ｌ２にＬｏｗレベルの信号が入力される。この時、選択回路５のスイッチＭ１２、Ｍ２２、Ｍ３２はＯＦＦとなり、Ｍ１３、Ｍ２３、Ｍ３３のみがＯＮとなる。この状態では、共通線１４ｂ、１４ｒ、１４ｇを介してＧｍ１からデータ信号をＲ列に出力し、Ｇｍ２からデータ信号をＧ列に出力し、Ｇｍ３からデータ信号をＢ列に出力する。
【００５７】
次に、期間Ｔｘ３においてはＬ１にＨｉｇｈレベルの信号が入力され、この時、選択回路５では、ＯＮとなっているスイッチＭ１３、Ｍ２３、Ｍ３３に加え、Ｍ１１、Ｍ２１、Ｍ３１がＯＮとなる。この場合も同様に３本のデータ線６の各々が３個の列駆動回路のうちの２つに同時に接続される期間を含むように制御する。
【００５８】
次いで、期間Ｔ４’では、Ｌ３にＬｏｗレベルの信号が入力される。この時、選択回路５のスイッチＭ１３、Ｍ２３、Ｍ３３はＯＦＦとなり、Ｍ１１、Ｍ２１、Ｍ３１のみがＯＮとなっている。これは期間Ｔ１’と同様の動作であり、これ以降、上記と同様の動作を繰り返し実行する。
【００５９】
以上のように列駆動回路１の出力先を順次変更する際に、列駆動回路の出力先を次に接続するデータ線に電気的に接続して、一定期間Ｔｘ１、Ｔｘ２、Ｔｘ３が経過した後に、接続中のデータ線を電気的に切断する。
【００６０】
以上の説明は、ＲＧＢの３列を例としているが、一般に、ｎ個（ｎは２以上の整数）の列駆動回路と、ｎ×ｎ個のトランジスタスイッチを含む選択回路と、ｎ本のデータ線とで接続を切り替える場合について、本発明が適用できる。
【００６１】
選択回路５は複数の列駆動回路１のうちのｎ個（ｎは２以上の整数）を、複数のデータ線６のうちのｎ本に接続する。その際、ｎ本のデータ線６の各々が、ｎ個の列駆動回路に１対１で接続される期間と、ｎ個の列駆動回路のうちの２つに同時に接続される期間を含むように選択回路５が制御される。１対１接続の期間に列駆動回路からデータ線にデータが与えられ、別の１対１接続に切り替わるときに、２つの列駆動回路に同時に接続される期間が挿入される。
【００６２】
本実施形態では、列駆動回路１の出力先のデータ線を順次変更する際に列駆動回路の各出力がいずれのデータ線にも接続されていない状態または列駆動回路の各出力とＲＧＢ列の各データ線がショートした状態のどちらかが不定で発生することを防止できる。そのため、上述のように列駆動回路の出力先のデータ線を順次変更する際に生じるデータ信号及び画素回路への影響によって画面に現れる、横筋のような表示画像の不均一性を低減でき、画質を向上させることが可能となる。
【００６３】
以下、画質を改善することに関して説明する。図３（Ａ）は本実施形態の駆動方法を適用した表示状態を示す。図３（Ｂ）は従来例の駆動方法による表示状態を示す。いずれも全面グレー表示を行ったものであり、列駆動回路の出力先を１水平走査期間毎に順次変更している。
【００６４】
図３（Ｂ）では列駆動回路の出力先を順次変更する際に３回に１回だけ出力がいずれのデータ線にも接続されていない状態が発生している。そのため、データ線に未接続状態では電流が流れず、そのタイミングに対応する行は暗くなり、３行毎に周期的な横筋が発生している。この周期的な横筋は極めて画質を低下させている。これに対して、本実施形態の駆動方法を適用した図３（Ａ）では、３行毎の周期的な横筋の発生は抑制され、均一で良好な画質を得ることが可能となる。
【００６５】
なお、図中の選択回路５のトランジスタをＮチャネル型のトランジスタとして説明したが、本発明は、それに限ることはない。また、画素構成をＲＧＢの３色一組としたが、それに限ることはない。
【００６６】
（第２の実施形態）
図４は本発明の第２の実施形態に係る表示装置の駆動方法を説明するタイミングチャートである。表示装置の構成としては図２と同様であるため説明は省略する。図４に示す制御信号Ｌ１乃至Ｌ３は図２の制御回路３で生成され、選択回路５に入力される。図４及び図６を参照して選択回路５の動作を説明する。なお、第の１実施形態と同様に選択回路５には図６の構成を用い、列駆動回路１、画素回路２についても特許文献１の回路構成を用いるものとする。
【００６７】
図４のタイミングチャートは図１と同様に選択回路５のトランジスタで構成されたスイッチのゲート端子に入力されるＬ１乃至Ｌ３の信号の電位を示す。Ｔ１乃至Ｔ４は予め設定された単位水平走査期間（単位水平ライン周期）を示す。
【００６８】
Ｔ１は期間Ｔ１”及びＴｙ１からなり、期間Ｔ１”後に期間Ｔｙ１が設定される。Ｔ２は期間Ｔ２”及びＴｙ２からなり、期間Ｔ２”後に期間Ｔｙ２が設定される。Ｔ３は期間Ｔ３”及びＴｙ３からなり、期間Ｔ３”後に期間Ｔｙ３が設定される。Ｔ４は期間Ｔ４”及びＴｙ４からなり、期間Ｔ４”後に期間Ｔｙ４が設定される。
【００６９】
図４に示すように期間Ｔ１”では、Ｌ１にはＨｉｇｈレベルの信号が入力される。Ｌ２及びＬ３にはＬｏｗレベルの信号が入力される。この時、図６に示す選択回路５のスイッチＭ１１、Ｍ２１、Ｍ３１がＯＮとなり、その他のスイッチはＯＦＦである。この状態では、Ｇｍ１はＢ列のデータ線に、Ｇｍ２はＲ列のデータ線に、Ｇｍ３はＧ列のデータ線に、それぞれ接続されている。すなわち、この期間、Ｒ列、Ｇ列、Ｂ列の３本のデータ線は３つの列駆動回路Ｇｍ１−Ｇｍ３に１対１に接続されている。列駆動回路Ｇｍ１はトランジスタＭ１１と共通線１４ｂを介してデータ信号をＢ列のデータ線に出力し、Ｇｍ２はＭ２１と共通線１４ｒを介してデータ信号をＲ列に出力し、Ｇｍ３はＭ３１と共通線１４ｇを介してデータ信号をＧ列に出力する。
【００７０】
次いで、期間Ｔｙ１において、Ｌ１にＬｏｗレベルの信号が入力され、この時、選択回路５では、スイッチＭ１１、Ｍ２１、Ｍ３１を含むすべてのスイッチがＯＦＦとなる。この期間は、いずれのデータ線も列駆動回路に接続されないオープン期間である。この期間では接続中のデータ線を電気的に確実に切断する。後述する期間Ｔｙ２、期間Ｔｙ３でも同様である。
【００７１】
次に、期間Ｔ２”では、Ｌ２にＨｉｇｈレベルの信号が入力される。この時、選択回路５のスイッチＭ１２、Ｍ２２、Ｍ３２がＯＮとなる。この状態では、共通線１４ｂ、１４ｒ、１４ｇを介してＧｍ１からデータ信号をＧ列に出力し、Ｇｍ２からデータ信号をＢ列に出力し、Ｇｍ３からデータ信号をＲ列に出力する。
【００７２】
次いで、期間Ｔｙ２においてはＬ２にＬｏｗレベルの信号が入力され、この時、選択回路５では、スイッチＭ１２、Ｍ２２、Ｍ３２がＯＦＦとなり、すべてのスイッチがＯＦＦとなる。
【００７３】
次に、期間Ｔ３”では、Ｌ３にＨｉｇｈレベルの信号が入力される。この時、選択回路５のスイッチＭ１２、Ｍ２２、Ｍ３２がＯＮとなる。この状態では、共通線１４ｂ、１４ｒ、１４ｇを介してＧｍ１からデータ信号をＲ列に出力し、Ｇｍ２からデータ信号をＧ列に出力し、Ｇｍ３からデータ信号をＢ列に出力する。
【００７４】
次いで、期間Ｔｙ３においてはＬ３にＬｏｗレベルの信号が入力され、この時、選択回路５では、スイッチＭ１３、Ｍ２３、Ｍ３３がＯＦＦとなり、すべてのスイッチがＯＦＦとなる。
【００７５】
次に、期間Ｔ４”では、Ｌ１にＨｉｇｈレベルの信号が入力される。この時、選択回路５のスイッチＭ１１、Ｍ２１、Ｍ３１がＯＮとなる。これは期間Ｔ１”と同様の動作であり、これ以降、上記と同様の動作を繰り返し実行する。
【００７６】
以上のように列駆動回路１の出力先を順次変更する際に、列駆動回路の出力をデータ線から電気的に切断して、一定期間Ｔｙ１、Ｔｙ２、Ｔｙ３が経過した後に、次に接続するデータ線に電気的に接続する。つまり、選択回路５はｎ本のデータ線の各々がｎ個の列駆動回路のうちのいずれにも接続されない期間Ｔｙ１、Ｔｙ２、Ｔｙ３を含むように制御する（本例ではｎ＝３とする）。
【００７７】
本実施形態では、列駆動回路１の各出力が１対１でデータ線に伝達される期間と、列駆動回路１の各出力がいずれのデータ線にも接続されていない期間とがある。１対１接続が別の１対１に切り替わるときに、そのあいだに、列駆動回路の各出力がいずれのデータ線にも接続されていないオープン期間が挿入される。
【００７８】
これにより、列駆動回路の出力とデータ線が、或るところでは接続され或るところではオープンになるということがなくなり、横筋のような表示画像の不均一性を低減できる。
【００７９】
以下、画質を改善することに関して図３（Ａ）、（Ｂ）を用いて説明する。いずれも全面グレー表示を行ったものであり、列駆動回路の出力先を１水平走査期間毎に順次変更している。図３（Ｂ）では列駆動回路の出力先を順次変更する際、３回に１回だけ出力がいずれのデータ線にも接続されていない状態が発生している。
【００８０】
そのため、データ線に未接続状態では電流が流れず、そのタイミングに対応する行は暗くなり、３行毎に周期的な横筋が発生する。この周期的な横筋は極めて画質を低下させている。これに対して、列駆動回路の出力先を順次変更する毎にデータ線が未接続となる状態を挿入する本実施形態の駆動方法を適用した図３（Ａ）では、３行毎の周期的な横筋の発生は抑制され、均一で良好な画質を得ることが可能となる。
【００８１】
なお、図中の選択回路５のトランジスタをＮチャネル型のトランジスタとして説明したが、本発明はそれに限ることはない。また、画素構成をＲＧＢの３色一組としたが、それに限ることはない。
【００８２】
（第３の実施形態）
上述のような本発明に係る表示装置は各種電子機器に適用できる。図５は本発明に係る表示装置を電子機器として、例えば、デジタルスチルカメラシステムに使用した場合の一実施形態を示すブロック図である。図中、５０はデジタルスチルカメラシステム、５１は撮影部、５２は映像信号処理回路、５３は本発明の表示装置を適用した表示パネル、５４はメモリ、５５はＣＰＵ、５６は操作部を示す。
【００８３】
撮像部５１で撮影した映像またはメモリ５４に記録された映像を、映像信号処理回路５２で信号処理し、表示パネル５３で見ることができる。ＣＰＵ５５では、操作部５６からの入力によって、撮影部５１、メモリ５４、映像信号処理回路５２等を制御して、状況に適した撮影、記録、再生、表示を行う。また、表示パネル５３は、この他にも各種電子機器の表示部として利用できる。
【産業上の利用可能性】
【００８４】
本発明の表示装置は、例えば、携帯電話機、携帯コンピュータ、スチルカメラもしくはビデオカメラ等の電子機器に使用できる。もしくは、それらの機能の複数機能を有する電子機器に使用できる。
【００８５】
上述のような電子機器は、情報入力部を備えている。例えば、携帯電話機の場合には情報入力部はアンテナを含んで構成されている。ＰＤＡや携帯ＰＣの場合には、情報入力部はネットワークに対するインターフェース部を含んで構成されている。スチルカメラやムービーカメラの場合には、情報入力部はＣＣＤやＣＭＯＳ等による光センサ部を含んで構成されている。
【図面の簡単な説明】
【００８６】
【図１】本発明の第１の実施形態に係る表示装置の駆動方法を説明するためのタイミングチャートである。
【図２】本発明の第１の実施形態に係る表示装置の構成を示す概略図である。
【図３】第１の実施形態の駆動方法を適用した表示状態と従来例の駆動方法による表示状態を示す図である。
【図４】本発明の第２の実施形態に係る表示装置の駆動方法を説明するためのタイミングチャートである。
【図５】本発明に係る表示装置を用いたデジタルスチルカメラシステムの一実施形態を示すブロック図である。
【図６】従来例の表示装置を説明する概略図である。
【図７】従来例の表示装置の動作を説明するためのタイミングチャートである。
【図８】従来例の表示装置における問題点を説明するための図である。
【符号の説明】
【００８７】
１  列駆動回路
２  画素回路
３  制御回路
４  行駆動回路
５  選択回路
６  データ線
７  行選択線
５０  デジタルスチルカメラシステム
５１  撮影部
５２  映像信号処理回路
５３  表示パネル
５４  メモリ
５５  ＣＰＵ
５６  操作部
【図１】
2010039279.tif 000003
【図２】
2010039279.tif 000004
【図３】
2010039279.tif 000005
【図４】
2010039279.tif 000006
【図５】
2010039279.tif 000007
【図６】
2010039279.tif 000008
【図７】
2010039279.tif 000009
【図８】
2010039279.tif 000010