(57)【要約】【課題】電気的な接続が良好であるとともに、半導体素子部にダメージが生じるのを抑制することが可能な半導体装置を提供する。【解決手段】この半導体装置１は、トランジスタを含む半導体素子部２０と、金属配線層４および６と、金属配線層４および６の間に配置された層間絶縁膜５とを備える。金属配線層６は、ボンディングパッド部６ａを含み、ボンディングパッド部６ａは、層間絶縁膜５を介して、半導体素子部２０と重なるように配置され、層間絶縁膜５は、少なくともボンディングパッド部６ａの真下の領域、および、半導体素子部の真上の領域に配置される平坦な上面を有するポリイミド膜５ｂを含む。【選択図】図１
2010050177.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタおよび抵抗体の少なくとも一方を含む半導体素子部と、
複数の金属配線層と、
前記複数の金属配線層の間に配置された層間絶縁膜とを備え、
前記複数の金属配線層のうちの最上層の金属配線層は、ボンディングパッド部を含み、
前記ボンディングパッド部上には、バンプ電極が形成されておらず、
前記ボンディングパッド部は、前記層間絶縁膜を介して、前記半導体素子部と重なるように配置され、
前記層間絶縁膜は、少なくとも前記ボンディングパッド部の真下の領域、および、前記半導体素子部の真上の領域に配置される平坦な上面を有する有機絶縁膜を含むことを特徴とする半導体装置。
【請求項２】
前記有機絶縁膜は、ポリイミド膜を含むことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ボンディングパッド部と前記有機絶縁膜との間、および、前記有機絶縁膜と前記半導体素子部との間の少なくとも一方には、ＳｉＮ膜が形成されていることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記ボンディングパッド部と前記有機絶縁膜との間に、ＳｉＮ膜が形成されていることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記有機絶縁膜と前記半導体素子部との間に、減圧ＣＶＤ法を用いて形成されるとともに、前記半導体素子部の動作に寄与しないＳｉＮ膜が形成されていることを特徴とする請求項３または４に記載の半導体装置。
【請求項６】
前記ＳｉＮ膜は、前記ボンディングパッド部の真下の領域以外の領域で、ＳｉＮ容量として機能することを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記最上層の金属配線層は、高融点金属層と、前記高融点金属層上に形成されたＡｌ層とを含むことを特徴とする請求項１〜６のいずれか１項に記載の半導体装置。
【請求項８】
前記有機絶縁膜と前記半導体素子部との間には、前記半導体素子部の動作に寄与しないポリシリコン膜が形成されていることを特徴とする請求項１〜７のいずれか１項に記載の半導体装置。
【請求項９】
前記ポリイミド膜は、３μｍ以上の厚みを有することを特徴とする請求項２に記載の半導体装置。
【請求項１０】
前記半導体素子部は、第１導電型の第１半導体領域と、前記第１半導体領域内にイオン注入により形成された第２導電型の第２半導体領域とにより構成される抵抗体を含むことを特徴とする請求項１〜９のいずれか１項に記載の半導体装置。
【請求項１１】
前記層間絶縁膜には、前記ボンディングパッド部の少なくとも１つのコーナー部に位置する領域に、スルーホールが形成されており、
前記最上層の金属配線層と、最上層以外の前記金属配線層とは、前記スルーホールを介して電気的に接続されていることを特徴とする請求項１〜１０のいずれか１項に記載の半導体装置。
【請求項１２】
前記層間絶縁膜のスルーホールは、前記ボンディングパッド部の４つのコーナー部に位置する領域に形成されているとともに、前記ボンディングパッド部が前記層間絶縁膜から剥がれるのを抑制する機能を有することを特徴とする請求項１１に記載の半導体装置。
【請求項１３】
前記ボンディングパッド部は、プラズマ処理された後、ワイヤーボンディングされることを特徴とする請求項１〜１２のいずれか１項に記載の半導体装置。
【請求項１４】
前記半導体素子部は、機械的ダメージを検出するための半導体素子部を含むことを特徴とする請求項１〜１３のいずれか１項に記載の半導体装置。
【請求項１５】
前記機械的ダメージを検出するための半導体素子部は、第１導電型の第３半導体領域と、第２導電型の第４半導体領域とにより構成されるＰＮ接合部を有する抵抗体であることを特徴とする請求項１４に記載の半導体装置。
【請求項１６】
前記機械的ダメージを検出するための半導体素子部は、ＰＮ接合部を有するＥＳＤ保護素子であることを特徴とする請求項１４に記載の半導体装置。
【請求項１７】
前記複数の金属配線層のうちの最下層の金属配線層の少なくとも一部は、ＧＮＤ電位に設定されており、
前記最下層の金属配線層のＧＮＤ電位に設定された部分と、前記ボンディングパッド部との間の短絡を検出することにより、機械的ダメージが検出されることを特徴とする請求項１〜１６のいずれか１項に記載の半導体装置。
【請求項１８】
電源用ＩＣとして用いられることを特徴とする請求項１〜１７のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置に関し、特に、半導体素子部と重なるように配置されたボンディングパッド部を備えた半導体装置に関する。
【背景技術】
【０００２】
半導体装置は、搭載される電子機器の高機能化および高性能化の進展に伴い、集積度（１つのチップ上に集積された半導体素子部の数）が増大し、チップサイズが大きくなる傾向にある。一方で、半導体装置を搭載したパッケージの小型化が求められ、加工寸法の微細化（デザインルールの縮小化）や、パッケージの小型化等によるチップサイズの小型化が行われている。電源用ＩＣなどの半導体装置は、汎用デバイスである事などから他社とのベンチマーク、技術競争およびコスト競争が激しい分野であり、低コスト化のためのチップサイズの小型化およびパッケージの小型化が、特に重要である。
【０００３】
半導体装置のチップは、チップ内部の動作領域（活性領域と呼ばれることもある）と、チップ表面に形成されるボンディングパッド領域とに大別出来る。動作領域は、トランジスタや抵抗体等の半導体素子部が形成された領域（活性領域）と、半導体素子部間を繋ぐ金属配線層が形成された領域（配線領域）とを含んでいる。
【０００４】
ボンディングパッド領域は、ボンディングパッドが形成される領域である。ボンディングパッドは、半導体装置の信号の入出力などのために、例えば金の細線（ボンディングワイヤー）を用いたワイヤーボンディング等により外部と電気的に接続される接続用の電極である。通常、ボンディングパッドは、活性領域と重なる領域を避けてチップの周縁部に設けられている。これは、ワイヤーボンディング等のボンディングを行う際に、ボンディングパッドに加わる荷重や圧力等が、半導体素子部が形成された活性領域に印加されないようにするためである。
【０００５】
また、かつては、半導体素子部間を繋ぐ金属配線層は１層で充分であったが、機能・性能の向上、および、集積度の増大に伴って、金属配線層が複雑かつ長くなり、信号が正しく伝送されない等の不都合が生じていた。
【０００６】
この不都合を解決する方法として、層間絶縁膜を介して複数の金属配線層を積層する多層配線構造が提案された。これにより、金属配線層の自由度が増し、半導体装置の機能・性能の向上、および、集積度の向上が容易に達成できるようになった。
【０００７】
一方、半導体装置の高機能化や高性能化に伴い、その入出力等のためのパッケージの端子数も増えている。ボンディングパッドは、パッケージの端子毎に必要である。このため、ボンディングパッドの数もパッケージの端子数の増加および機能の増加に対応して増加している。このようなボンディングパッドの数の増加に伴い、チップ表面におけるボンディングパッド領域の占める面積が増大している。これにより、半導体装置のチップサイズの小型化ができず、半導体装置を搭載する電子機器の小型化及び低価格化の要請に応えられなくなる。
【０００８】
チップサイズを縮小する１つの手法として、従来はチップの活性領域と重なる領域を避けてチップ周縁部に設けられていたボンディングパッドを、チップの活性領域と重なる領域（活性領域の真上の領域）に設ける手法が提案されている。このように、チップの活性領域と重なるように配置されたボンディングパッドは、「エリアパッド」と呼ばれている。
【０００９】
図９は、活性領域と重なるように配置されたボンディングパッド（エリアパッド）を備えた従来の一例による半導体装置の一部の構造を示した断面図である。
【００１０】
従来の一例による半導体装置１００１は、図９に示すように、半導体素子部１０２０が形成された領域である活性領域（動作領域）を含むシリコン基板１００２と、シリコン基板１００２上に配置され、半導体素子部１０２０と電気的に接続された配線層１００３と、配線層１００３上に層間絶縁膜１００４を介して配置された配線層１００５と、配線層１００５と電気的に接続され、少なくとも一部が半導体素子部１０２０（活性領域）と重なるように配置されたボンディングパッド（エリアパッド）１００６とを備えている。
【００１１】
シリコン基板１００２の表面部分には、ソース領域１００７と、ドレイン領域１００８と、素子分離領域１００９とが形成されている。また、シリコン基板１００２の上面上には、ゲート絶縁膜１０１０を介してゲート電極１０１１が形成されている。そして、ソース領域１００７、ドレイン領域１００８、ゲート絶縁膜１０１０およびゲート電極１０１１によって、ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタからなる半導体素子部１０２０が構成されている。
【００１２】
また、ゲート電極１０１１および素子分離領域１００９を覆うように、絶縁膜１０１２が形成されている。そして、絶縁膜１０１２上には、アルミニウムからなる配線層１００３が形成されており、配線層１００３の一部は、絶縁膜１０１２のスルーホール１０１２ａを介して半導体素子部１０２０（ソース領域１００７およびドレイン領域１００８）に電気的に接続されている。
【００１３】
また、配線層１００３上には、層間絶縁膜１００４が形成されている。この層間絶縁膜１００４は、シリコン基板１００２側（下側）から順に積層されたシリコン酸化膜１００４ａ、ＳＯＧ膜１００４ｂおよびシリコン酸化膜１００４ｃによって構成されている。シリコン酸化膜１００４ａおよびシリコン酸化膜１００４ｃは、例えば、約５００ｎｍの厚みに形成されている。また、ＳＯＧ膜１００４ｂは、配線層１００３に起因して発生した表面の凹凸形状を平坦化する機能を有する。
【００１４】
層間絶縁膜１００４上には、アルミニウムからなる配線層１００５が形成されており、配線層１００５の一部は、層間絶縁膜１００４のスルーホール１００４ｄを介して配線層１００３の一部に電気的に接続されている。
【００１５】
また、層間絶縁膜１００４および配線層１００５上に、ＳｉＯ2膜やＳｉＮ膜からなる保護膜１０１３が形成されている。この保護膜１０１３には、配線層１００５上の所定領域に、開口部１０１３ａが形成されている。また、保護膜１０１３の表面は、配線層１００５に起因して凹凸形状に形成されている。
【００１６】
また、保護膜１０１３上の所定領域には、ポリイミド膜１０１４が形成されている。このポリイミド膜１０１４には、保護膜１０１３の開口部１０１３ａに対応する位置（半導体素子部１０２０の真上の位置）に開口部１０１４ａが形成されている。
【００１７】
また、保護膜１０１３およびポリイミド膜１０１４上の所定領域には、ボンディングパッド（エリアパッド）１００６が形成されている。このボンディングパッド１００６は、ポリイミド膜１０１４の開口部１０１４ａおよび保護膜１０１３の開口部１０１３ａを介して、配線層１００５の一部に電気的に接続されている。
【００１８】
また、ボンディングパッド１００６は、配線層１００５、保護膜１０１３およびポリイミド膜１０１４に接するように形成されたバリアメタル層１００６ａと、バリアメタル層１００６ａ上に形成されたＡｕバンプ（バンプ電極）１００６ｂとによって構成されている。
【００１９】
従来の一例による半導体装置１００１では、ポリイミド膜１０１４は、ボンディングパッド１００６の中央部から外周部に向かって、厚みが大きくなるように形成されている。すなわち、ポリイミド膜１０１４の上面は、ボンディングパッド１００６の中央部から外周部に向かって傾斜している。
【００２０】
また、ポリイミド膜１０１４は、配線層１００５の所定部分とボンディングパッド１００６とを電気的に絶縁する機能を有する。また、ポリイミド膜１０１４は、ワイヤーボンディングや実装を行う際に、ボンディングパッド１００６に加わる荷重や圧力などが、ボンディングパッド１００６の真下の領域に伝わるのを抑制するための緩衝材としての機能も有する。
【００２１】
なお、半導体装置１００１のような構造は、例えば、特許文献１に開示されている。
【特許文献１】特開２００２−１９８３７４号公報
【発明の開示】
【発明が解決しようとする課題】
【００２２】
しかしながら、従来の一例による半導体装置１００１では、保護膜１０１３の表面は配線層１００５に起因して凹凸形状に形成されているので、ワイヤーボンディングや実装を行った際に、保護膜１０１３にボンディングパッド１００６から荷重や圧力などが加わり、亀裂が生じる場合がある。保護膜１０１３に亀裂が生じると、亀裂に水分が浸入し、その部分に電流が流れることにより、配線層１００５が腐食したり断線する場合があるという問題点がある。
【００２３】
また、ポリイミド膜１０１４は、ボンディングパッド１００６の中央部から外周部に向かって傾斜しているので、ワイヤーボンディングや実装を行う際にボンディングパッド１００６に加わる荷重や圧力などが不均一になる。このため、ボンディングワイヤー（金属線）（図示せず）などと、ボンディングパッド１００６および配線層１００５とを、電気的に良好に接続するのが困難であるという問題点がある。
【００２４】
また、ポリイミド膜１０１４には、半導体素子部１０２０の真上の位置に開口部１０１４ａが形成されているので、ワイヤーボンディングや実装を行う際に、開口部１０１４ａの真下の領域に位置する半導体素子部１０２０に、荷重や圧力などが加わるのを十分に抑制することが困難である。このため、半導体素子部１０２０にダメージが生じるのを十分に抑制することが困難であるという問題点がある。
【００２５】
なお、ポリイミド膜１０１４は、有機絶縁膜であるので、バリアメタル層１００６ａ（ボンディングパッド１００６）との密着力が比較的低い。このため、バリアメタル層１００６ａ（ボンディングパッド１００６）が、外的圧力により、ポリイミド膜１０１４との界面で剥がれてしまう可能性があるという不都合がある。この不都合を回避するために、ポリイミド膜１０１４を形成しない手法も考えられるが、ボンディングパッド１００６から半導体素子部１０２０に加わる荷重や圧力などを抑制する緩衝材がなくなる。その結果、ワイヤーボンディングや実装を行う際の荷重や圧力などにより、半導体素子部１０２０のダメージが大きくなる。
【００２６】
この発明は、上記のような課題を解決するためになされたものであり、この発明の目的は、電気的な接続が良好であるとともに、半導体素子部にダメージが生じるのを十分に抑制することが可能な半導体装置を提供することである。
【課題を解決するための手段】
【００２７】
上記目的を達成するために、この発明の一の局面による半導体装置は、トランジスタおよび抵抗体の少なくとも一方を含む半導体素子部と、複数の金属配線層と、複数の金属配線層の間に配置された層間絶縁膜とを備え、複数の金属配線層のうちの最上層の金属配線層は、ボンディングパッド部を含み、ボンディングパッド部上には、バンプ電極が形成されておらず、ボンディングパッド部は、層間絶縁膜を介して、半導体素子部と重なるように配置され、層間絶縁膜は、少なくともボンディングパッド部の真下の領域、および、半導体素子部の真上の領域に配置される平坦な上面を有する有機絶縁膜を含む。
【００２８】
この一の局面による半導体装置では、上記のように、ボンディングパッド部の真下の領域に、平坦な上面を有する有機絶縁膜を配置することによって、ボンディングパッド部の真下の領域において、層間絶縁膜の表面に凹凸形状が形成されるのを抑制することができる。これにより、ボンディングパッド部にワイヤーボンディングを行う際（ワイヤーボンディング時）に、層間絶縁膜にボンディングパッド部から荷重や圧力などが加わり亀裂が生じるのを抑制することができる。その結果、層間絶縁膜下の金属配線層が腐食したり断線するのを抑制することができるので、半導体素子部とボンディングパッド部とを電気的に良好に接続することができる。
【００２９】
また、一の局面による半導体装置では、上記のように、ボンディングパッド部の真下の領域に、平坦な上面を有する有機絶縁膜を配置することによって、ワイヤーボンディング時に、ボンディングパッド部に荷重や圧力などが不均一に加わるのを抑制することができる。これにより、ボンディングワイヤー（金属線）と金属配線層（ボンディングパッド部）とを、電気的に良好に接続することができる。
【００３０】
また、一の局面による半導体装置では、上記のように、半導体素子部の真上の領域に、有機絶縁膜を配置している。有機絶縁膜は、シリコン酸化膜やＳＯＧ膜などの無機絶縁膜に比べて弾力性が高いので、半導体素子部の真上の領域にシリコン酸化膜やＳＯＧ膜などの無機絶縁膜を配置する場合に比べて、ワイヤーボンディング時に、ボンディングパッド部から半導体素子部に荷重や圧力などが伝わるのを十分に抑制することができる。これにより、半導体素子部にダメージが生じるのを十分に抑制することができる。
【００３１】
上記一の局面による半導体装置において、好ましくは、有機絶縁膜は、ポリイミド膜を含む。このように構成すれば、例えばスピン塗布法などを用いてポリイミド膜を形成することにより、有機絶縁膜の上面を、容易に平坦に形成することができる。また、ポリイミド膜は弾力性に富むので、ワイヤーボンディング時に、ボンディングパッド部から半導体素子部に荷重や圧力など伝わるのを、容易に、抑制することができる。
【００３２】
上記一の局面による半導体装置において、好ましくは、ボンディングパッド部と有機絶縁膜との間、および、有機絶縁膜と半導体素子部との間の少なくとも一方には、ＳｉＮ膜が形成されている。このように構成すれば、ＳｉＮ膜は機械的な強度が比較的高いので、ワイヤーボンディング時に、ボンディングパッド部から半導体素子部に荷重や圧力などが伝わるのをより抑制することができる。これにより、半導体素子部にダメージが生じるのをより十分に抑制することができる。
【００３３】
上記ＳｉＮ膜が形成されている半導体装置において、好ましくは、ボンディングパッド部と有機絶縁膜との間に、ＳｉＮ膜が形成されている。このように構成すれば、ワイヤーボンディング時に、想定以上の荷重や圧力などが印加されてＳｉＮ膜が損傷したとしても、ＳｉＮ膜の真下の領域に位置する有機絶縁膜により、ボンディングパッド部から半導体素子部に荷重や圧力などが伝わるのを抑制することができるとともに、電気的絶縁性を保つことができる。すなわち、ＳｉＮ膜が損傷しても、半導体装置の電気的特性、品質および信頼性は劣化しない。
【００３４】
上記ＳｉＮ膜が形成されている半導体装置において、好ましくは、有機絶縁膜と半導体素子部との間に、減圧ＣＶＤ法を用いて形成されるとともに、半導体素子部の動作に寄与しないＳｉＮ膜が形成されている。このように構成すれば、減圧ＣＶＤ法を用いて形成されたＳｉＮ膜は、例えばプラズマＣＶＤ法により形成される一般的なＳｉＮ膜に比べて、より緻密で、かつ、より機械的な強度が高いので、ワイヤーボンディング時に、ボンディングパッド部から半導体素子部に荷重や圧力などが伝わるのをさらに抑制することができる。これにより、半導体素子部にダメージが生じるのをさらに抑制することができる。また、ＳｉＮ膜は、半導体素子部の動作に寄与しないので、ワイヤーボンディング時に、想定以上の荷重や圧力などが印加されてＳｉＮ膜が損傷したとしても、半導体装置の電気的特性には影響しない。
【００３５】
上記有機絶縁膜と半導体素子部との間にＳｉＮ膜が形成されている半導体装置において、好ましくは、ＳｉＮ膜は、ボンディングパッド部の真下の領域以外の領域で、ＳｉＮ容量として機能する。このように構成すれば、ボンディングパッド部の真下の領域以外の領域におけるＳｉＮ容量の形成と、半導体素子部にダメージが生じるのを抑制するための膜（ＳｉＮ膜）の形成とを同時に行うことができるので、製造プロセスを簡略化することができる。
【００３６】
上記一の局面による半導体装置において、好ましくは、最上層の金属配線層は、高融点金属層と、高融点金属層上に形成されたＡｌ層とを含む。このように構成すれば、ＴｉＷなどからなる高融点金属層は、機械的な強度が比較的高いので、ワイヤーボンディング時に、ボンディングパッド部から半導体素子部に荷重や圧力などが伝わるのをより抑制することができる。これにより、半導体素子部にダメージが生じるのをより抑制することができる。
【００３７】
上記一の局面による半導体装置において、好ましくは、有機絶縁膜と半導体素子部との間には、半導体素子部の動作に寄与しないポリシリコン膜が形成されている。このように構成すれば、ポリシリコン膜は、機械的な強度が比較的高いので、ワイヤーボンディング時に、ボンディングパッド部から半導体素子部に荷重や圧力などが伝わるのをより抑制することができる。これにより、半導体素子部などにダメージが生じるのをより抑制することができる。また、ポリシリコン膜は、半導体素子部の動作に寄与しないので、ワイヤーボンディング時に、想定以上の荷重や圧力などが印加されてポリシリコン膜が損傷したとしても、半導体装置の電気的特性には影響しない。
【００３８】
上記有機絶縁膜がポリイミド膜を含む半導体装置において、好ましくは、ポリイミド膜は、３μｍ以上の厚みを有する。ボンディングパッド部には、ワイヤボンディング時に、一般的に約１０ｇｆ〜約２００ｇｆの荷重が加えられる。このため、破壊強度や弾性率などの観点から、ポリイミド膜は、３μｍ以上の厚みを有すれば、ボンディングパッド部に加えられた荷重や圧力などを十分に吸収することができる。これにより、半導体素子部に荷重や圧力などが伝わるのを、より十分に抑制することができる。
【００３９】
上記一の局面による半導体装置において、好ましくは、半導体素子部は、第１導電型の第１半導体領域と、第１半導体領域内にイオン注入により形成された第２導電型の第２半導体領域とにより構成される抵抗体を含む。このように構成すれば、半導体素子部（第１半導体領域および第２半導体領域）の上面を平坦にすることができるので、半導体素子部上に形成されるポリイミド膜（層間絶縁膜）の厚みを均一にすることができる。これにより、ワイヤーボンディング時に、ボンディングパッド部から半導体素子部に荷重や圧力が不均一に加わるのを抑制することができる。
【００４０】
上記一の局面による半導体装置において、好ましくは、層間絶縁膜には、ボンディングパッド部の少なくとも１つのコーナー部に位置する領域に、スルーホールが形成されており、最上層の金属配線層と、最上層以外の金属配線層とは、スルーホールを介して電気的に接続されている。このように構成すれば、ワイヤーボンディング時にボンディングワイヤー（金属線）を保持するキャピラリは、通常、円筒状に形成されているので、ワイヤーボンディング時に、キャピラリが、コーナー部に位置するスルーホール上に当接するのを抑制することができる。これにより、スルーホールが損傷し、接触不良や断線が発生するのを抑制することができる。
【００４１】
上記層間絶縁膜にスルーホールが形成されている半導体装置において、好ましくは、層間絶縁膜のスルーホールは、ボンディングパッド部の４つのコーナー部に位置する領域に形成されているとともに、ボンディングパッド部が層間絶縁膜から剥がれるのを抑制する機能を有する。このように構成すれば、ワイヤーボンディング時に、ボンディングパッド部に１ｓｔボンディングした後、半導体装置が搭載される支持フレームなどに２ｎｄボンディングする際に、ボンディングワイヤー（金属線）がキャピラリにより２ｎｄボンディング側（支持フレーム側）に引っ張られることによりボンディングパッド部が層間絶縁膜（有機絶縁膜）から剥がれるのを抑制することができる。
【００４２】
上記一の局面による半導体装置において、好ましくは、ボンディングパッド部は、プラズマ処理された後、ワイヤーボンディングされる。このように構成すれば、ボンディングパッド部の表面を清浄化した後にワイヤーボンディングすることができるので、荷重や圧力を低く抑えた状態で、ボンディングワイヤー（金属線）をボンディングパッド部に接続（接合）させることができる。これにより、半導体素子部にダメージが生じるのをより抑制することができる。
【００４３】
上記一の局面による半導体装置において、好ましくは、半導体素子部は、機械的ダメージを検出するための半導体素子部を含む。このように構成すれば、ワイヤーボンディング時の荷重や圧力などにより、半導体装置に異常が発生したか否かを検出することができる。これにより、異常のある半導体装置が市場に流出するのを抑制することができる。
【００４４】
上記機械的ダメージを検出するための半導体素子部を含む半導体装置において、好ましくは、機械的ダメージを検出するための半導体素子部は、第１導電型の第３半導体領域と、第２導電型の第４半導体領域とにより構成されるＰＮ接合部を有する抵抗体である。このように構成すれば、ＰＮ接合部が正常であれば逆方向に電圧を印加してもリーク電流は発生しないので、ＰＮ接合部に逆方向に電圧を印加してリーク電流が発生するか否かを検出することにより、ＰＮ接合部（半導体素子部）に異常が発生したか否かを、容易に検出することができる。
【００４５】
上記機械的ダメージを検出するための半導体素子部を含む半導体装置において、好ましくは、機械的ダメージを検出するための半導体素子部は、ＰＮ接合部を有するＥＳＤ保護素子である。このように構成すれば、ＰＮ接合部が正常であれば逆方向に電圧を印加してもリーク電流は発生しないので、ＰＮ接合部に逆方向に電圧を印加してリーク電流が発生するか否かを検出することにより、ＰＮ接合部（半導体素子部）に異常が発生したか否かを、容易に検出することができる。また、機械的ダメージを検出するための半導体素子部を、ＥＳＤ（Ｅｌｅｃｔｒｏ  Ｓｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ）保護素子にすることによって、１つの半導体素子部（ＥＳＤ保護素子）で、機械的ダメージの検出と、ＥＳＤ保護との両方を行うことができる。ＥＳＤ保護素子は、半導体装置の回路を保護するためにもともと設ける必要があるので、機械的ダメージを検出するための半導体素子部を、ＥＳＤ保護素子とは別に設ける場合に比べて、半導体装置を小型化することができるとともに、製造プロセスを簡略化することができる。
【００４６】
上記一の局面による半導体装置において、好ましくは、複数の金属配線層のうちの最下層の金属配線層の少なくとも一部は、ＧＮＤ電位に設定されており、最下層の金属配線層のＧＮＤ電位に設定された部分と、ボンディングパッド部との間の短絡を検出することにより、機械的ダメージが検出される。このように構成すれば、最下層の金属配線層のＧＮＤ電位に設定された部分とボンディングパッド部との間の短絡を検出することにより、ワイヤーボンディング時に層間絶縁膜にクラックなどの機械的ダメージが発生しているか否かを、容易に検出することができる。
【００４７】
上記一の局面による半導体装置において、好ましくは、電源用ＩＣとして用いられる。電源用ＩＣなどの汎用デバイスは、小型化が、特に重要なので、本発明の半導体装置を電源用ＩＣに用いることは、特に有効である。
【発明の効果】
【００４８】
以上のように、本発明によれば、電気的な接続が良好であるとともに、半導体素子部にダメージが生じるのを十分に抑制することが可能な半導体装置を容易に得ることができる。
【発明を実施するための最良の形態】
【００４９】
以下、本発明の実施形態について図面を参照して説明する。
【００５０】
（第１実施形態）
図１は、本発明の第１実施形態による半導体装置の一部の構造を示した断面図である。図２は、図１に示した第１実施形態による半導体装置の一部の構造を示した平面図である。図１および図２を参照して、本発明の第１実施形態による半導体装置１の構造について説明する。
【００５１】
本発明の第１実施形態による半導体装置１は、電源用ＩＣとして用いられる。また、半導体装置１は、図１に示すように、シリコン基板２と、シリコン基板２上に形成され、半導体素子部２０が形成された領域である活性領域（動作領域）を含むＮ型エピタキシャル層３と、Ｎ型エピタキシャル層３上に配置され、半導体素子部２０と電気的に接続された１層目（最下層）の配線層４と、配線層４上に層間絶縁膜５を介して配置された２層目（最上層）の配線層６とを備えている。なお、配線層４は、本発明の「金属配線層」の一例であり、配線層６は、本発明の「金属配線層」および「最上層の金属配線層」の一例である。
【００５２】
シリコン基板２とＮ型エピタキシャル層３との界面部分の所定領域には、Ｎ+型埋め込み領域７が形成されている。また、シリコン基板２およびＮ型エピタキシャル層３には、半導体素子部２０の両側部分に、素子分離領域８が形成されている。この素子分離領域８は、シリコン基板２とＮ型エピタキシャル層３との界面部分に形成されたＰ+型埋め込み領域８ａと、Ｎ型エピタキシャル層３の表面からＰ+型埋め込み領域８ａに接続するように形成されたＰ+型領域８ｂとを含んでいる。
【００５３】
また、Ｎ型エピタキシャル層３の表面部分には、ベース領域として機能するＰ+型領域９と、Ｐ+型領域９内に配置され、エミッタ領域として機能するＮ+型領域１０と、Ｐ+型領域９から所定の距離を隔てて配置され、コレクタ領域として機能するＮ+型領域１１とが形成されている。そして、Ｐ+型領域９、Ｎ+型領域１０およびＮ+型領域１１によって、ＮＰＮトランジスタからなる半導体素子部２０が構成されている。
【００５４】
また、Ｎ型エピタキシャル層３を覆うように、ＳｉＯ2膜からなる絶縁膜１２が形成されている。また、絶縁膜１２上の所定領域には、アルミニウムなどからなる配線層４が形成されている。この配線層４は、１つの層により形成されていてもよいし、複数の層により形成されていてもよい。
【００５５】
また、配線層４の一部は、絶縁膜１２のスルーホール１２ａを介して、半導体素子部２０に電気的に接続されている。
【００５６】
具体的には、配線層４は、配線部４ａ、４ｂ、４ｃおよび４ｄを含んでいる。この配線部４ａ、４ｂおよび４ｃは、絶縁膜１２のスルーホール１２ａを介して、Ｐ+型領域９、Ｎ+型領域１０およびＮ+型領域１１にそれぞれ電気的に接続されている。
【００５７】
また、配線層４および絶縁膜１２上に、層間絶縁膜５が形成されている。この層間絶縁膜５は、シリコン基板２側（下側）から順に積層されたＳｉＮ膜５ａおよびポリイミド膜５ｂによって構成されている。
【００５８】
ここで、第１実施形態では、ポリイミド膜５ｂは、約３μｍ以上の厚みを有する。また、ポリイミド膜５ｂは、スピン塗布法により形成されており、上面が平坦に形成されている。すなわち、ポリイミド膜５ｂは、配線層４に起因して発生した表面の凹凸形状を平坦化する機能を有する。
【００５９】
また、ポリイミド膜５ｂは、半導体素子部２０（活性領域）の真上の全領域に形成されている。
【００６０】
なお、ポリイミド膜５ｂなどの有機絶縁膜は、ＳｉＯ2膜やＳｉＮ膜などの無機絶縁膜に比べて、高い弾力性を有する。このため、第１実施形態では、ポリイミド膜５ｂは、ワイヤーボンディングを行う際に、後述するボンディングパッド部（エリアパッド）６ａに加わる荷重や圧力などが、ボンディングパッド部６ａの真下の領域に位置する配線部４ａ、４ｂ、４ｃおよび半導体素子部２０に伝わるのを抑制するための緩衝材としての機能も有する。
【００６１】
また、層間絶縁膜５上には、配線層６が形成されている。
【００６２】
この配線層６には、第１実施形態では、少なくとも一部が半導体素子部２０（活性領域）と重なるように（半導体素子部２０の真上の領域に）配置されたボンディングパッド部（エリアパッド）６ａが設けられている。このボンディングパッド部６ａは、全ての部分がポリイミド膜５ｂ上に形成されている。
【００６３】
また、配線層６（ボンディングパッド部６ａ）は、層間絶縁膜５のスルーホール５ｃを介して配線層４の配線部４ｄに電気的に接続されている。
【００６４】
このスルーホール５ｃは、図２に示すように、平面的に見て略正方形状に形成されているとともに、ボンディングパッド部６ａの１つのコーナー部に位置する領域に形成されている。
【００６５】
また、図１に示すように、ボンディングパッド部６ａの周辺部分、および、ポリイミド膜５ｂの所定領域上に、ＳｉＯ2膜やＳｉＮ膜からなるカバー膜１３が形成されている。
【００６６】
また、ボンディングパッド部６ａ（配線層６）は、ポリイミド膜５ｂに接するように形成された高融点金属層６ｂと、高融点金属層６ｂ上に形成されたＡｌ層６ｃとによって構成されている。この高融点金属層６ｂは、ＴｉＷなどにより形成されており、バリアメタルとして機能する。
【００６７】
また、ボンディングパッド部６ａの上面には、ワイヤーボンディングされた金線（ボンディングワイヤー）３０が接続（接合）されている。
【００６８】
具体的には、金線３０を、ボンディングパッド部６ａの上面にワイヤーボンディングする場合、ボンディングパッド部６ａの上面をＡｒガスなどを用いてプラズマ処理（プラズマクリーニング）する。これにより、ボンディングパッド部６ａの上面は、清浄化される。
【００６９】
そして、金線３０の一方側を、円筒状のキャピラリ（図示せず）を用いて、ボンディングパッド部６ａの上面に１ｓｔボンディングする。このとき、ボンディングパッド部６ａに、約１０ｇｆ〜約２００ｇｆの荷重が加わる。
【００７０】
その後、金線３０の他方側を、半導体装置１が搭載される支持フレーム（図示せず）などに２ｎｄボンディングする。このようにして、金線３０が、ボンディングパッド部６ａの上面に接続（接合）される。
【００７１】
第１実施形態では、上記のように、層間絶縁膜５を、ボンディングパッド部６ａの真下の領域に配置される平坦な上面を有するポリイミド膜５ｂを含むように構成することによって、ボンディングパッド部６ａの真下の領域において、層間絶縁膜５の表面に凹凸形状が形成されるのを抑制することができる。これにより、ワイヤーボンディング時に、層間絶縁膜５にボンディングパッド部６ａから荷重や圧力などが加わり亀裂が生じるのを抑制することができる。その結果、層間絶縁膜５下の金属配線層４が腐食したり断線するのを抑制することができるので、半導体素子部２０とボンディングパッド部６ａとを電気的に良好に接続することができる。
【００７２】
また、第１実施形態では、上記のように、ボンディングパッド部６ａの真下の領域に、平坦な上面を有するポリイミド膜５ｂを配置することによって、ワイヤーボンディング時に、ボンディングパッド部６ａに荷重や圧力などが不均一に加わるのを抑制することができる。これにより、金線３０と金属配線層６（ボンディングパッド部６ａ）とを、電気的に良好に接続することができる。
【００７３】
また、第１実施形態では、上記のように、半導体素子部２０の真上の領域に、ポリイミド膜５ｂを配置している。ポリイミド膜５ｂなどの有機絶縁膜は、シリコン酸化膜やＳＯＧ膜などの無機絶縁膜に比べて弾力性が高いので、半導体素子部２０の真上の領域にシリコン酸化膜やＳＯＧ膜などの無機絶縁膜を配置する場合に比べて、ワイヤーボンディング時に、ボンディングパッド部６ａから半導体素子部２０に荷重や圧力などが伝わるのを十分に抑制することができる。これにより、半導体素子部２０にダメージが生じるのを十分に抑制することができる。
【００７４】
また、第１実施形態では、上記のように、例えばスピン塗布法などを用いてポリイミド膜５ｂを形成することにより、ポリイミド膜５ｂ（層間絶縁膜５）の上面を、容易に平坦に形成することができる。
【００７５】
また、第１実施形態では、上記のように、ポリイミド膜５ｂと半導体素子部２０との間に、ＳｉＮ膜５ａを形成することによって、ＳｉＮ膜は機械的な強度が比較的高いので、ワイヤーボンディング時に、ボンディングパッド部６ａから半導体素子部２０に荷重や圧力などが伝わるのをより抑制することができる。これにより、半導体素子部２０にダメージが生じるのをより十分に抑制することができる。
【００７６】
また、第１実施形態では、上記のように、金属配線層６（ボンディングパッド部６ａ）を、高融点金属層６ｂと、高融点金属層６ｂ上に形成されたＡｌ層６ｃとを含むように構成している。これにより、ＴｉＷなどからなる高融点金属層６ｂは、機械的な強度が比較的高いので、ワイヤーボンディング時に、ボンディングパッド部６ａから半導体素子部２０に荷重や圧力などが伝わるのをより抑制することができる。これにより、半導体素子部２０にダメージが生じるのをより抑制することができる。
【００７７】
また、第１実施形態では、上記のように、ポリイミド膜５ｂを、約３μｍ以上の厚みに形成している。これにより、破壊強度や弾性率などの観点から、ポリイミド膜５ｂは、ワイヤボンディング時にボンディングパッド部６ａに加えられる荷重（約１０ｇｆ〜約２００ｇｆ）や圧力などを十分に吸収することができる。これにより、半導体素子部２０に荷重や圧力などが伝わるのを、より十分に抑制することができる。
【００７８】
また、第１実施形態では、上記のように、層間絶縁膜５のボンディングパッド部６ａのコーナー部に位置する領域に、スルーホール５ｃを形成することによって、ワイヤーボンディング時に、円筒状のキャピラリ（図示せず）が、スルーホール５ｃ上に当接するのを抑制することができる。これにより、スルーホール５ｃが損傷し、接触不良や断線が発生するのを抑制することができる。
【００７９】
また、第１実施形態では、上記のように、ボンディングパッド部６ａをプラズマ処理（プラズマクリーニング）した後にワイヤーボンディングすることによって、荷重や圧力を低く抑えた状態で、金線３０をボンディングパッド部６ａに接続（接合）させることができる。これにより、半導体素子部２０にダメージが生じるのをより抑制することができる。
【００８０】
また、第１実施形態では、上記のように、半導体装置１を電源用ＩＣとして用いる。電源用ＩＣなどの汎用デバイスは、小型化が、特に重要なので、本発明の半導体装置１を電源用ＩＣに用いることは、特に有効である。
【００８１】
（第２実施形態）
図３は、本発明の第２実施形態による半導体装置の一部の構造を示した断面図である。図３を参照して、この第２実施形態では、上記第１実施形態とは異なり、ポリイミド膜５ｂ上にＳｉＮ膜１０５ｃを配置した場合について説明する。
【００８２】
本発明の第２実施形態による半導体装置１０１では、図３に示すように、１層目（最下層）の配線層４および絶縁膜１２上に、層間絶縁膜１０５が形成されている。この層間絶縁膜１０５は、シリコン基板２側（下側）から順に積層されたＳｉＮ膜５ａ、ポリイミド膜５ｂおよびＳｉＮ膜１０５ｃによって構成されている。
【００８３】
このＳｉＮ膜１０５ｃは、ポリイミド膜５ｂと同様、上面が平坦に形成されているとともに、半導体素子部２０（活性領域）上の全域に形成されている。また、ＳｉＮ膜１０５ｃは、均一の厚みに形成されている。
【００８４】
また、ＳｉＮ膜１０５ｃ（層間絶縁膜１０５）上には、２層目（最上層）の配線層６が形成されており、配線層６（ボンディングパッド部６ａ）は、層間絶縁膜１０５のスルーホール１０５ｄを介して配線層４の配線部４ｄに電気的に接続されている。
【００８５】
なお、第２実施形態による半導体装置１０１のその他の構造は、上記第１実施形態と同様である。
【００８６】
第２実施形態では、上記のように、ボンディングパッド部６ａとポリイミド膜５ｂとの間に、ＳｉＮ膜１０５ｃを形成することによって、ワイヤーボンディング時に、ボンディングパッド部６ａから半導体素子部２０に荷重や圧力などが伝わるのをさらに抑制することができる。なお、ワイヤーボンディング時に、想定以上の荷重や圧力などが印加されてＳｉＮ膜１０５ｃが損傷したとしても、ＳｉＮ膜１０５ｃの真下の領域に位置するポリイミド膜５ｂにより、ボンディングパッド部６ａから半導体素子部２０に荷重や圧力などが伝わるのを抑制することができるとともに、電気的絶縁性を保つことができる。すなわち、ＳｉＮ膜１０５ｃが損傷しても、半導体装置１０１の電気的特性、品質および信頼性は劣化しない。
【００８７】
なお、第２実施形態による半導体装置１０１のその他の効果は、上記第１実施形態と同様である。
【００８８】
（第３実施形態）
図４は、本発明の第３実施形態による半導体装置の一部の構造を示した断面図である。図４を参照して、この第３実施形態では、上記第１および第２実施形態とは異なり、ポリイミド膜（層間絶縁膜２０５）下に減圧ＣＶＤ（ＬＰＣＶＤ：Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  ＣＶＤ）法により形成されたＬＰ−ＳｉＮ膜２１２を配置した場合について説明する。
【００８９】
本発明の第３実施形態による半導体装置２０１では、図４に示すように、ＳｉＯ2膜からなる絶縁膜１２上に、ＬＰ−ＳｉＮ膜２１２が形成されている。このＬＰ−ＳｉＮ膜２１２は、減圧ＣＶＤ法により形成されており、例えばプラズマＣＶＤ法により形成されたＳｉＮ膜に比べて、より緻密で、かつ、より機械的な強度が高い。なお、ＬＰ−ＳｉＮ膜２１２は、本発明の「ＳｉＮ膜」の一例である。
【００９０】
第３実施形態では、ＬＰ−ＳｉＮ膜２１２は、半導体素子部２０の動作に寄与しないように構成されている。
【００９１】
また、第３実施形態では、ＬＰ−ＳｉＮ膜２１２は、活性領域（動作領域）以外の領域（ボンディングパッド部６ａの真下の領域以外の領域）にも形成されており、活性領域（動作領域）以外の領域で、ＳｉＮ容量として機能する。
【００９２】
また、ＬＰ−ＳｉＮ膜２１２上の所定領域には、アルミニウムなどからなる配線層４が形成されている。
【００９３】
また、配線層４およびＬＰ−ＳｉＮ膜２１２上に、ポリイミド膜からなる層間絶縁膜２０５が形成されている。
【００９４】
層間絶縁膜２０５上には、配線層６が形成されており、配線層６（ボンディングパッド部６ａ）は、層間絶縁膜２０５のスルーホール２０５ａを介して配線層４の配線部４ｄに電気的に接続されている。
【００９５】
なお、第３実施形態による半導体装置２０１のその他の構造は、上記第１実施形態と同様である。
【００９６】
第３実施形態では、上記のように、層間絶縁膜２０５（ポリイミド膜）と半導体素子部２０との間に、減圧ＣＶＤ法を用いてＬＰ−ＳｉＮ膜２１２を形成している。これにより、減圧ＣＶＤ法を用いて形成されたＬＰ−ＳｉＮ膜２１２は、例えばプラズマＣＶＤ法により形成される一般的なＳｉＮ膜に比べて、より緻密で、かつ、より機械的な強度が高いので、ワイヤーボンディング時に、ボンディングパッド部６ａから半導体素子部２０に荷重や圧力などが伝わるのをさらに抑制することができる。これにより、半導体素子部２０にダメージが生じるのをさらに抑制することができる。また、ＬＰ−ＳｉＮ膜２１２を、半導体素子部２０の動作に寄与しないように構成することによって、ワイヤーボンディング時に、想定以上の荷重や圧力などが印加されてＬＰ−ＳｉＮ膜２１２が損傷したとしても、半導体装置２０１の電気的特性には影響しない。
【００９７】
また、第３実施形態では、上記のように、ＬＰ−ＳｉＮ膜２１２は、ボンディングパッド部６ａの真下の領域以外の領域で、ＳｉＮ容量として機能する。これにより、ボンディングパッド部６ａの真下の領域以外の領域におけるＳｉＮ容量の形成と、半導体素子部２０にダメージが生じるのを抑制するための膜（ＬＰ−ＳｉＮ膜２１２）の形成とを同時に行うことができるので、製造プロセスを簡略化することができる。
【００９８】
なお、第３実施形態による半導体装置２０１のその他の効果は、上記第１実施形態と同様である。
【００９９】
（第４実施形態）
図５は、本発明の第４実施形態による半導体装置の一部の構造を示した断面図である。図５を参照して、この第４実施形態では、上記第１〜第３実施形態とは異なり、半導体素子部３２０が抵抗体により構成されている場合について説明する。
【０１００】
本発明の第４実施形態による半導体装置３０１では、図５に示すように、Ｎ型エピタキシャル層３０３の表面部分には、紙面に対して垂直方向に延びる複数のＰ+型領域３０９が形成されている。このＰ+型領域３０９とＮ型エピタキシャル層３０３との界面部分には、ＰＮ接合部が形成されている。そして、Ｐ+型領域３０９およびＮ型エピタキシャル層３０３によりＰＮ接合部が形成された抵抗体によって、半導体素子部３２０が構成されている。なお、Ｎ型は、本発明の「第１導電型」の一例であり、Ｐ+型（Ｐ型）は、本発明の「第２導電型」の一例である。また、Ｎ型エピタキシャル層３０３は、本発明の「第１半導体領域」および「第３半導体領域」の一例であり、Ｐ+型領域３０９は、本発明の「第２半導体領域」および「第４半導体領域」の一例である。
【０１０１】
第４実施形態では、Ｐ+型領域３０９は、イオン注入により形成されており、半導体素子部３２０（Ｎ型エピタキシャル層３０３）の上面は平坦である。
【０１０２】
また、第４実施形態では、半導体素子部３２０は、機械的ダメージ（ワイヤーボンディングによるダメージ）を検出する際に用いられる。具体的には、ＰＮ接合部が正常であれば逆方向に電圧を印加してもリーク電流は発生しないので、ＰＮ接合部に逆方向に電圧を印加してリーク電流が発生するか否かを検出することにより、ＰＮ接合部（半導体素子部３２０）に異常が発生したか否かを検出する。
【０１０３】
また、Ｎ型エピタキシャル層３０３を覆うように、ＳｉＯ2膜からなる絶縁膜３１２が形成されている。また、絶縁膜３１２上の所定領域には、アルミニウムなどからなる１層目（最下層）の配線層３０４が形成されている。なお、配線層３０４は、本発明の「金属配線層」の一例である。
【０１０４】
この配線層３０４は、少なくとも金線３０の真下の領域、および、半導体素子部３２０の真上の領域には形成されていない。
【０１０５】
また、配線層３０４は、ボンディングパッド部６ａの真下の領域以外の領域にも形成されており、ボンディングパッド部６ａの真下の領域以外の領域で、複数のＰ+型領域３０９と電気的に接続されている。
【０１０６】
また、配線層３０４および絶縁膜３１２上に、層間絶縁膜３０５が形成されている。この層間絶縁膜３０５は、シリコン基板２側（下側）から順に積層されたＳｉＮ膜３０５ａおよびポリイミド膜３０５ｂによって構成されている。
【０１０７】
また、第４実施形態では、配線層３０４が、少なくとも金線３０の真下の領域、および、半導体素子部３２０の真上の領域には形成されていないので、少なくとも金線３０の真下の領域、および、半導体素子部３２０の真上の領域において、ＳｉＮ膜３０５ａの上面は、平坦に形成されている。
【０１０８】
また、少なくとも金線３０の真下の領域、および、半導体素子部３２０の真上の領域において、ＳｉＮ膜３０５ａおよびポリイミド膜３０５ｂは、それぞれ、均一の厚みに形成されている。
【０１０９】
なお、第４実施形態による半導体装置３０１のその他の構造は、上記第１実施形態と同様である。
【０１１０】
第４実施形態では、上記のように、半導体素子部３２０を、Ｎ型エピタキシャル層３０３と、Ｎ型エピタキシャル層３０３内にイオン注入により形成されたＰ+型領域３０９とにより構成される抵抗体を含むように構成している。これにより、半導体素子部３２０（Ｎ型エピタキシャル層３０３およびＰ+型領域３０９）の上面を平坦にすることができるので、半導体素子部３２０上に形成されるポリイミド膜３０５ｂ（層間絶縁膜３０５）の厚みを均一にすることができる。これにより、ワイヤーボンディング時に、ボンディングパッド部６ａから半導体素子部３２０に荷重や圧力が不均一に加わるのを抑制することができる。
【０１１１】
第４実施形態では、上記のように、機械的ダメージを検出するための半導体素子部３２０を設けることによって、ワイヤーボンディング時の荷重や圧力などにより、半導体装置３０１に異常が発生したか否かを検出することができる。これにより、異常のある半導体装置３０１が市場に流出するのを抑制することができる。
【０１１２】
また、第４実施形態では、上記のように、半導体素子部３２０を、ＰＮ接合部を有するように構成している。これにより、ＰＮ接合部が正常であれば逆方向に電圧を印加してもリーク電流は発生しないので、ＰＮ接合部に逆方向に電圧を印加してリーク電流が発生するか否かを検出することにより、ＰＮ接合部（半導体素子部３２０）に異常が発生したか否かを、容易に検出することができる。
【０１１３】
なお、第４実施形態による半導体装置３０１のその他の効果は、上記第１実施形態と同様である。
【０１１４】
（第５実施形態）
図６は、本発明の第５実施形態による半導体装置の一部の構造を示した断面図である。図６を参照して、この第５実施形態では、上記第１〜第４実施形態とは異なり、半導体素子部４２０がＥＳＤ保護素子により構成されている場合について説明する。
【０１１５】
本発明の第５実施形態による半導体装置４０１では、図６に示すように、１層目（最下層）の配線層４０４は、配線部４０４ａ、４０４ｂおよび４０４ｃを含んでいる。なお、配線層４０４は、本発明の「金属配線層」の一例である。
【０１１６】
第５実施形態では、配線部４０４ａは、絶縁膜１２のスルーホール１２ａを介して、Ｐ+型領域９およびＮ+型領域１０に電気的に接続されている。すなわち、Ｐ+型領域９およびＮ+型領域１０は、配線部４０４ａを介して、互いに電気的に接続されている。
【０１１７】
また、配線部４０４ｂは、絶縁膜１２のスルーホール１２ａを介して、Ｎ+型領域１１に電気的に接続されている。また、配線部４０４ｃは、層間絶縁膜５のスルーホール５ｃを介して、配線層６（ボンディングパッド部６ａ）に電気的に接続されている。
【０１１８】
また、第５実施形態では、Ｐ+型領域９、Ｎ+型領域１０およびＮ+型領域１１によって、ＥＳＤ保護素子として機能するファントムトランジスタからなる半導体素子部４２０が構成されている。
【０１１９】
また、第５実施形態では、半導体素子部４２０は、上記第４実施形態と同様、機械的ダメージ（ワイヤーボンディングによるダメージ）を検出する際に用いられる。
【０１２０】
具体的には、半導体素子部４２０のＰ+型領域９とＮ型エピタキシャル層３との界面部分には、ＰＮ接合部が形成されている。ＰＮ接合部が正常であれば逆方向に電圧を印加してもリーク電流は発生しないので、ＰＮ接合部に逆方向に電圧を印加してリーク電流が発生するか否かを検出することにより、ＰＮ接合部（半導体素子部４２０）に異常が発生したか否かを検出する。
【０１２１】
なお、第５実施形態による半導体装置４０１のその他の構造は、上記第１実施形態と同様である。
【０１２２】
第５実施形態では、上記のように、機械的ダメージを検出するための半導体素子部４２０を、ＥＳＤ保護素子により構成することによって、１つの半導体素子部４２０で、機械的ダメージ（ワイヤーボンディングによるダメージ）の検出と、ＥＳＤ保護との両方を行うことができる。ＥＳＤ保護素子は、半導体装置４０１の回路を保護するためにもともと設ける必要があるので、機械的ダメージを検出するための半導体素子部４２０を、ＥＳＤ保護素子とは別に設ける場合に比べて、半導体装置４０１を小型化することができるとともに、製造プロセスを簡略化することができる。
【０１２３】
なお、第５実施形態による半導体装置４０１のその他の効果は、上記第１および第４実施形態と同様である。
【０１２４】
（第６実施形態）
図７は、本発明の第６実施形態による半導体装置の一部の構造を示した断面図である。図７を参照して、この第６実施形態では、上記第４および第５実施形態とは異なり、ＰＮ接合部を用いずに、機械的ダメージを検出する場合について説明する。
【０１２５】
本発明の第６実施形態による半導体装置５０１では、図７に示すように、絶縁膜１２上の所定領域には、アルミニウムなどからなる１層目（最下層）の配線層５０４が形成されている。この配線層５０４は、配線部５０４ａおよび５０４ｂを含んでいる。なお、配線層５０４は、本発明の「金属配線層」および「最下層の金属配線層」の一例であり、配線部５０４ａは、本発明の「ＧＮＤ電位に設定された部分」の一例である。
【０１２６】
第６実施形態では、配線部５０４ａは、ＧＮＤ電位に設定されている。また、配線部５０４ｂは、層間絶縁膜５のスルーホール５ｃを介して、２層目（最上層）の配線層６（ボンディングパッド部６ａ）に電気的に接続されている。
【０１２７】
第６実施形態では、機械的ダメージ（ワイヤーボンディングによるダメージ）を検出する場合、配線層５０４の配線部５０４ａと、ボンディングパッド部６ａとの間の短絡を検出することにより、ワイヤーボンディング時に層間絶縁膜５にクラックなどの機械的ダメージが発生したか否かを検出する。
【０１２８】
このとき、層間絶縁膜５にクラックなどの機械的ダメージが発生していれば、配線層５０４の配線部５０４ａと、ボンディングパッド部６ａとの間が短絡する。その一方、層間絶縁膜５にクラックなどの機械的ダメージが発生していなければ、配線層５０４の配線部５０４ａと、ボンディングパッド部６ａとの間は短絡しない。
【０１２９】
また、半導体装置５０１には、図７とは異なる断面において、上記第１〜第５実施形態と同様、ボンディングパッド部６ａの真下の領域に、トランジスタや抵抗体からなる半導体素子部（図示せず）が形成されている。
【０１３０】
なお、第６実施形態による半導体装置５０１のその他の構造は、上記第１実施形態と同様である。
【０１３１】
第６実施形態では、上記のように、金属配線層５０４の配線部５０４ａを、ＧＮＤ電位に設定し、金属配線層５０４の配線部５０４ａと、ボンディングパッド部６ａとの間の短絡を検出することによって、ワイヤーボンディング時に層間絶縁膜５にクラックなどの機械的ダメージが発生しているか否かを、容易に検出することができる。
【０１３２】
なお、第６実施形態による半導体装置５０１のその他の効果は、上記第１実施形態と同様である。
【０１３３】
（第７実施形態）
図８は、本発明の第７実施形態による半導体装置の一部の構造を示した平面図である。図８を参照して、この第７実施形態では、上記第１〜第６実施形態とは異なり、層間絶縁膜６０５にスルーホールが４つ形成されている場合について説明する。
【０１３４】
本発明の第７実施形態による半導体装置６０１では、図８に示すように、層間絶縁膜６０５には、ボンディングパッド部６ａの４つのコーナー部に位置する領域に、スルーホール６０５ｃ、６０５ｄ、６０５ｅおよび６０５ｆが形成されている。
【０１３５】
スルーホール６０５ｃは、上記第１実施形態と同様、平面的に見て略正方形状に形成されている。また、スルーホール６０５ｃは、１層目（最下層）の配線層（図示せず）と、２層目（最上層）の配線層６とを電気的に接続するように形成されている。
【０１３６】
スルーホール６０５ｄ、６０５ｅおよび６０５ｆは、平面的に見てＬ字状に形成されている。このスルーホール６０５ｄ、６０５ｅおよび６０５ｆは、１層目（最下層）の配線層（図示せず）と、２層目（最上層）の配線層６とを電気的に接続するように形成してもよいし、接続しないように形成してもよい。
【０１３７】
また、スルーホール６０５ｃ、６０５ｄ、６０５ｅおよび６０５ｆは、ボンディングパッド部６ａ（配線層６）が層間絶縁膜６０５から剥がれるのを抑制する機能を有する。特に、スルーホール６０５ｄ、６０５ｅおよび６０５ｆは、平面的に見てＬ字状に形成されているので、ボンディングパッド部６ａ（配線層６）が層間絶縁膜６０５から剥がれるのを、効果的に抑制することが可能である。
【０１３８】
なお、第７実施形態による半導体装置６０１のその他の構造は、上記第１〜第６実施形態と同様である。
【０１３９】
第７実施形態では、上記のように、層間絶縁膜５のスルーホール６０５ｃ、６０５ｄ、６０５ｅおよび６０５ｆを、ボンディングパッド部６ａの４つのコーナー部に位置する領域に形成している。これにより、ワイヤーボンディング時に、ボンディングパッド部６ａに１ｓｔボンディングした後、半導体装置６０１が搭載される支持フレームなどに２ｎｄボンディングする際に、金線３０がキャピラリにより２ｎｄボンディング側（支持フレーム側）に引っ張られることによりボンディングパッド部６ａが層間絶縁膜６０５から剥がれるのを抑制することができる。
【０１４０】
なお、第７実施形態による半導体装置６０１のその他の効果は、上記第１実施形態と同様である。
【０１４１】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【０１４２】
たとえば、上記実施形態では、半導体装置を電源用ＩＣとして用いる例について示したが、本発明はこれに限らず、半導体装置を電源用ＩＣ以外に用いてもよい。
【０１４３】
また、上記実施形態では、第１導電型をＮ型とし、第２導電型をＰ型（Ｐ+型）とする例について示したが、本発明はこれに限らず、第１導電型をＰ型とし、第２導電型をＮ型（Ｎ+型）としてもよい。
【０１４４】
また、上記実施形態では、ポリイミド膜からなる有機絶縁膜を用いた例について示したが、本発明はこれに限らず、ポリイミド膜以外の有機絶縁膜を用いてもよい。
【０１４５】
また、上記実施形態では、ポリイミド膜を、約３μｍ以上の厚みを有するように形成した例について示したが、本発明はこれに限らず、ポリイミド膜を、約３μｍよりも小さい厚みを有するように形成してもよい。
【０１４６】
また、上記実施形態では、層間絶縁膜上の配線層を、高融点金属層とＡｌ層との２つの層により形成した例について示したが、本発明はこれに限らず、層間絶縁膜上の配線層を、１つの層（例えばＡｌ層）により形成してもよいし、３つ以上の層により形成してもよい。
【０１４７】
また、上記第３実施形態では、ポリイミド膜と半導体素子部との間に、半導体素子部の動作に寄与しないＬＰ−ＳｉＮ膜を形成した例について示したが、本発明はこれに限らず、ポリイミド膜と半導体素子部との間に、半導体素子部の動作に寄与しないポリシリコン膜を形成してもよい。このように構成すれば、ポリシリコン膜は、機械的な強度が比較的高いので、ワイヤーボンディング時に、ボンディングパッド部から半導体素子部に荷重や圧力などが伝わるのを抑制することができる。また、ワイヤーボンディング時に、想定以上の荷重や圧力などが印加されてポリシリコン膜が損傷したとしても、ポリシリコン膜は半導体素子部の動作に寄与しないので、半導体装置の電気的特性には影響しない。また、このポリシリコン膜を、ＭＯＳデバイスで使用するポリシリコン膜により形成すれば、ＭＯＳデバイスの形成と、半導体素子部にダメージが生じるのを抑制するための膜（ポリシリコン膜）の形成とを同時に行うことができるので、製造プロセスを簡略化することができる。
【０１４８】
また、上記第７実施形態では、スルーホール６０５ｄ、６０５ｅおよび６０５ｆを、平面的に見てＬ字状に形成した例について示したが、本発明はこれに限らず、Ｌ字状以外の形状に形成してもよい。
【図面の簡単な説明】
【０１４９】
【図１】本発明の第１実施形態による半導体装置の一部の構造を示した断面図である。
【図２】図１に示した第１実施形態による半導体装置の一部の構造を示した平面図である。
【図３】本発明の第２実施形態による半導体装置の一部の構造を示した断面図である。
【図４】本発明の第３実施形態による半導体装置の一部の構造を示した断面図である。
【図５】本発明の第４実施形態による半導体装置の一部の構造を示した断面図である。
【図６】本発明の第５実施形態による半導体装置の一部の構造を示した断面図である。
【図７】本発明の第６実施形態による半導体装置の一部の構造を示した断面図である。
【図８】本発明の第７実施形態による半導体装置の一部の構造を示した平面図である。
【図９】活性領域と重なるように配置されたボンディングパッド（エリアパッド）を備えた従来の一例による半導体装置の一部の構造を示した断面図である。
【符号の説明】
【０１５０】
１、１０１、２０１、３０１、４０１、５０１、６０１  半導体装置
４、３０４、４０４  配線層（金属配線層）
５、１０５、２０５、３０５、６０５  層間絶縁膜
５ａ、１０５ｃ、３０５ａ  ＳｉＮ膜
５ｂ、３０５ｂ  ポリイミド膜
５ｃ、１０５ｄ、２０５ａ、６０５ｃ、６０５ｄ、６０５ｅ、６０５ｆ  スルーホール
６  配線層（金属配線層、最上層の金属配線層）
６ａ  ボンディングパッド部
６ｂ  高融点金属層
６ｃ  Ａｌ層
２０、３２０、４２０  半導体素子部
２１２  ＬＰ−ＳｉＮ膜（ＳｉＮ膜）
３０３  Ｎ型エピタキシャル層（第１半導体領域、第３半導体領域）
３０９  Ｐ+型領域（第２半導体領域、第４半導体領域）
５０４  配線層（金属配線層、最下層の金属配線層）
５０４ａ  配線部（ＧＮＤ電位に設定された部分）
【図１】
2010050177.tif 000003
【図２】
2010050177.tif 000004
【図３】
2010050177.tif 000005
【図４】
2010050177.tif 000006
【図５】
2010050177.tif 000007
【図６】
2010050177.tif 000008
【図７】
2010050177.tif 000009
【図８】
2010050177.tif 000010
【図９】
2010050177.tif 000011