(57)【要約】【課題】装置内部における情報伝達を高速化し、処理パフォーマンスの向上と拡張性の向上を図ったビデオサーバを提供すること。【解決手段】同期信号入力８は画像データの基本周期である３３ミリ秒のタイミングを持つ。メモリユニットの最大枚数と同じ数のタイムスロットを発生させ、装置の初期設定時に必要枚数を設定する。この設定値に基づいて送出制御部３ｄは、若番からメモリ基板の設定枚数分のスロットをイネーブルとし、各メモリユニットに一つのタイムスロットが割り当てられる。各メモリユニットはこのタイムスロット内で、個別にパケットを転送する。このようにすることで、集線部４のレイヤ２スイッチ４ａ、あるいは主制御部５のレイヤ２スイッチ５ａのいずれにおいても輻そうを生じることなく、パケットを転送することが可能になる。【選択図】      図４
2010219669.tif 000002
【特許請求の範囲】
【請求項１】
ビデオデータファイルが入力されるインタフェース部と、
前記入力されたビデオデータファイルを記憶する複数のメモリユニットと、
前記複数のメモリユニットからの出力を集線する集線部と、
この集線部を介して前記メモリユニットから読み出されたビデオデータをデコードしてビデオ信号を出力する複数のデコーダ部と、
前記集線部と前記複数のデコード部との間の信号経路をスイッチングするスイッチ部と、
前記インタフェース部と、前記複数のメモリユニットと、前記集線部と、前記スイッチ部と、前記デコーダ部との間でのデータ伝送を、標準化された汎用ＬＡＮ（Local Area Network）上のパケット伝送で媒介するデータ通信手段と、
前記複数のメモリユニットごとに読み出しスロットを生成し、各メモリユニットごとの読み出しスロットにおいて当該メモリユニットに記憶されたデータパケットを前記集線部に転送するタイミング制御手段とを具備することを特徴とするビデオサーバ。
【請求項２】
前記タイミング制御手段は、前記メモリユニットの実装番号に対応する読み出しスロットを生成することを特徴とする請求項１に記載のビデオサーバ。
【請求項３】
さらに、前記ビデオデータファイルのコンテンツ属性に応じて当該ビデオデータファイルを記憶させるメモリユニットを決定するコンテンツ処理部を具備することを特徴とする請求項１に記載のビデオサーバ。
【請求項４】
前記汎用ＬＡＮはイーサネット（登録商標）であることを特徴とする請求項１に記載のビデオサーバ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、放送局などに設置されるビデオサーバに関する。
【背景技術】
【０００２】
放送局や映像配信システムなどにおいては、編集後あるいは収録したままの画像データを保存するためにビデオサーバが設置される（特許文献１，２を参照）。ビデオサーバは既存のアーキテクチャに基づくコンピュータを拡張し、メモリの大容量化やＣＰＵ（Central Processing Unit）の高速化などを図った専用のサーバ装置である。よって現状では既存のアーキテクチャの枠内にとどまり、拡張性に限界がある。例えば既存のビデオサーバの内部バスは１２８ビットパラレルバスを基礎とする独自の仕様であることが多く、種々のノイズの影響で信号の高速化に限界が生じている。また共有バス使用である場合にはバスの電気的負荷にも制限があり、システムの拡張性がますます制限される。さらに、スロットに挿入されるメモリなどの基板ごとに独自プロトコルを設計する必要があり、プロトコル開発の設計期間が長期化するという不具合もある。
【０００３】
すなわち、既存のビデオサーバにおける内部制御方式は、ベンダごとに独自の方式が採用されていたり、またシリアル伝送などの低速の伝送方式であったりすることが多い。装置内部のデータ伝送速度が低速であると処理のパフォーマンスが劣化し、拡張性が頭打ちになる。さらに近年ではビデオサーバもＩＰ（Internet Protocol）ネットワークに接続されることが多くなってきており、内部制御方式に独自の方式が採られている場合にはプロトコル変換処理が必要となることから、レスポンスがますます低下する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−１８６４１１号公報
【特許文献２】特開２００８−５９０９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
以上述べたように既存のビデオサーバはその拡張性に限界があり、プロトコル開発に要する期間も長期化しがちなことから何らかの対処が望まれている。また、ビデオ素材は既存のフィルムベース、あるいはテープ媒体での受け渡しからデータファイルの形態で受け渡されるようになりつつあり、このような形態に対応できるようにするための技術開発が待たれている。  
この発明は上記事情によりなされたもので、その目的は、装置内部におけるデータ伝達を高速化し、処理パフォーマンスの向上と拡張性の向上を図ったビデオサーバを提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するためにこの発明の一態様によれば、ビデオデータファイルが入力されるインタフェース部と、前記入力されたビデオデータファイルを記憶する複数のメモリユニットと、前記複数のメモリユニットからの出力を集線する集線部と、この集線部を介して前記メモリユニットから読み出されたビデオデータをデコードしてビデオ信号を出力する複数のデコーダ部と、前記集線部と前記複数のデコード部との間の信号経路をスイッチングするスイッチ部と、前記インタフェース部と、前記複数のメモリユニットと、前記集線部と、前記スイッチ部と、前記デコーダ部との間でのデータ伝送を、標準化された汎用ＬＡＮ（Local Area Network）上のパケット伝送で媒介するデータ通信手段と、前記複数のメモリユニットごとに読み出しスロットを生成し、各メモリユニットごとの読み出しスロットにおいて当該メモリユニットに記憶されたデータパケットを前記集線部に転送するタイミング制御手段とを具備することを特徴とするビデオサーバが提供される。
【０００７】
このような手段を講じることにより、ビデオサーバ内部の各部はイーサネット（登録商標）などの汎用ＬＡＮを介して互いに接続され、情報を授受することが可能になる。これにより専用の通信プロトコルを開発すること無く、装置内部の内部制御を実現することができる。特に、ＩＥＥＥ ８０２シリーズ勧告などにおいてはＬＡＮにおける種々の通信速度が既定されている。これらのプロトコルを採用することにより、必要に応じて装置内部のデータ伝送速度を任意に決めることができる。よって内部処理の高速化を図ることが可能になる。また、汎用ＬＡＮのプロトコルを外部の情報通信網のプロトコルに準じた形式にすることにより、装置内部と情報通信網とのインタフェースを簡略化することができる。これによりプロトコル変換などの複雑な処理を実施する必要が無くなり、情報通信網に設けられるネットワーク管理装置などとの通信速度を向上させることも可能になる。
【発明の効果】
【０００８】
この発明によれば、装置内部におけるデータ伝達を高速化でき、よって処理パフォーマンスの向上と拡張性の向上を図ったビデオサーバを提供することができる。
【図面の簡単な説明】
【０００９】
【図１】この発明に係わるビデオサーバを示す機能ブロック図。
【図２】タイミングコントローラ５ｂの一例を示す機能ブロック図。
【図３】メモリユニット３の送出制御部３ｄの一例を示す機能ブロック図。
【図４】複数のメモリユニット３が集線部４にパケットを送出するタイミングを示すタイミングチャート。
【発明を実施するための形態】
【００１０】
図１はこの発明に係わるビデオサーバを示す機能ブロック図である。このビデオサーバは送出サーバ、および編集サーバとして機能することが可能である。  
図１において、装置内に導入されたビデオ素材データファイルは外部インタフェース（Ｉ／Ｆ）部１で終端される。外部Ｉ／Ｆ部１はレイヤ２スイッチ（Ｌ２ＳＷ）１ａを備え、このＬ２ＳＷ１ａは複数のメモリユニット３と、コンテンツ処理部２とに接続される。終端されたビデオ素材データファイルは先ずコンテンツ処理部２に送られる。コンテンツ処理部２は各メモリユニット３とのネゴシエーションにより、ビデオ素材データファイルをどのメモリユニットに記録させるかを決定し、また、決定したメモリユニットにこのビデオ素材データファイルを転送する。特に、送出サーバとして機能する場合はビデオ素材データファイルの属性を解析し、その結果（データサイズなど）に基づき、転送すべきデコーダ部６を決定する。なお転送先のデコーダの決定に際しては、主制御部５に備わるデータベース（図示せず）が参照される。
【００１１】
メモリユニット３に送られたビデオ素材データファイルは、メモリ部３ａに記憶され、必要に応じて読み出される。読み出されたビデオ素材データファイルはパケット化されて集線部４のレイヤ２スイッチ４ａに転送され、複数のメモリユニット３からのデータが１つのポートに集線される。集線されたパケットはこのポートから主制御部５のレイヤ２スイッチ５ａにおいて低速のポートに振り分けられ、複数のデコーダ部６に転送される。デコーダ部６は転送されたパケットからビデオデータ（ＭＰＥＧ２トランスポートストリーム）を抽出し、デコードしてビデオ出力を生成して外部に出力する。編集サーバとして機能する場合には、メモリユニット３から読み出されたビデオ素材データファイルは再び外部Ｉ／Ｆ部１に戻され、外部に出力される。
【００１２】
外部Ｉ／Ｆ部１、メモリユニット３、集線部４、主制御部５、およびデコーダ部６は、イーサネット（登録商標）スイッチ７を介した制御イーサネット（登録商標）網を介して主制御部５に接続され、この主制御部５の制御および監視機能のもとで機能する。主制御部５はＣＰＵ５ｃを備え、このＣＰＵ５ｃが装置の制御を統括的に担う。制御系にイーサネット（登録商標）網を用いることでイーサネット（登録商標）上の汎用プロトコルを使用することができ、例えば外部装置からの遠隔制御に対する親和性を向上させることができる。
【００１３】
ところで各メモリユニット３は、メモリ部３ａに加え、メモリ制御部３ｂ、プロトコル処理部３ｃ、および送出制御部３ｄを備える。また主制御部５は、そのレイヤ２スイッチ５ａと各メモリユニット３との間でのデータ転送タイミングを制御する、タイミングコントローラ５ｂを備える。
【００１４】
図２はタイミングコントローラ５ｂの一例を示す機能ブロック図である。タイミングコントローラ５ｂには網同期のための同期信号が外部から与えられており、この同期信号は発振器５１からの内部クロックとともにセレクタ５２で選択出力される。セレクタ５２からのクロック出力は網同期部５３を通過し、カウンタ５４に与えられる。主制御部５のＣＰＵ５ｃの制御のもとでメモリユニットの基板枚数ｎがカウンタ５４に設定されると、このカウンタはｎ進カウンタとして動作する。これにより、メモリユニット基板の枚数ｎ個のスロットを生成するスロットタイミングが出力される。同期信号出力はスロットタイミング出力に同期しており、いずれもメモリユニット３およびデコーダユニット６の双方に分配される。
【００１５】
図３は、メモリユニット３の送出制御部３ｄの一例を示す機能ブロック図である。同期信号出力とスロットタイミング出力はカウンタＡ３１に与えられる。カウンタＡ３１は同期信号に同期してスロットタイミングをカウントし、カウンタＡ３１のカウンタ値とメモリユニットの実装番号（基板番号：Ｎｏ．）とが比較器３２で比較される。比較器３２は基板番号とカウンタ値とが一致するとバッファ３３をイネーブル（enable）する。バッファ３３にはパケット化されたビデオ素材データファイルが入力されており、イネーブルされたタイミングでこのパケットを集線部４に出力する。なお、メモリユニット枚数ｎは、システムの初期設定時に主制御部５に設定する。
【００１６】
図４は、複数のメモリユニット３が集線部４にパケットを送出するタイミングを示すタイミングチャートである。この実施形態では装置内部をイーサネット（登録商標）化し、ビデオデータをパケット化して伝送しているのでＩＰ（Internet Protocol）網などとの親和性を高められる反面、パケット間の非同期に対応する必要がある。
【００１７】
すなわち複数のメモリユニット３からのパケットが非同期で集線部４に与えられると、同一の出力ポートから出力される際に輻そうが発生し、パケットロスを生じる。これを防ぐためこの実施形態では各メモリユニット３からのデータ出力タイミングを制御する。具体的にはメモリユニットの枚数ｎと同数ｎに分割したスロットを生成し、メモリユニットの実装番号（Ｎｏ．）の若番から順番にパケットを送出するように制御する。
【００１８】
図４において、外部から与えられる同期信号入力８は画像データの基本周期である３３ミリ秒（ｍｓ）のタイミングを持つ。この実施形態では全てのメモリユニット３から均等にこのタイミングで映像データ取り出し、デコーダ部６に３３ｍｓ間隔で映像データを転送できるようにする。そこで、この実施形態ではメモリユニットの最大枚数と同じ数のタイムスロットを発生させ、装置の初期設定時に必要枚数を設定する。この設定値に基づいて送出制御部３ｄは、若番からメモリ基板の設定枚数分のスロットをイネーブルとし、各メモリユニットに一つのタイムスロットが割り当てられる。各メモリユニットはこのタイムスロット内で、個別にパケットを転送する。このようにすることで、集線部４のレイヤ２スイッチ４ａ、あるいは主制御部５のレイヤ２スイッチ５ａのいずれにおいても輻そうを生じることなく、パケットを転送することが可能になる。
【００１９】
以上説明したようにこの実施形態では、ビデオサーバ装置の内部におけるデータ伝達をイーサネット（登録商標）上のパケット伝送で実現するようにしている。その際、複数のメモリユニットからの読み出しタイミングを、メモリスロットの実装番号に対応するタイムスロットに割り当てるように制御する。これにより集線部４における輻そうの発生を防止し、パケットロスを防ぐとともにパケット伝送によるメリットを最大限に引き出すことが可能になる。これにより、装置内部におけるデータ伝達を高速化し、処理パフォーマンスの向上と拡張性の向上を図ったビデオサーバを提供することが可能となる。
【００２０】
なお、この発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。
【符号の説明】
【００２１】
外部インタフェース部…１、レイヤ２スイッチ…１ａ、コンテンツ処理部…２、メモリユニット…３、メモリ部…３ａ、メモリ制御部…３ｂ、プロトコル処理部…３ｃ、送出制御部…３ｄ、集線部…４、レイヤ２スイッチ…４ａ、主制御部…５、レイヤ２スイッチ…５ａ、タイミングコントローラ…５ｂ、５ｃ…ＣＰＵ（Central Processing Unit）デコーダ部…６、イーサネット（登録商標）スイッチ…７、５１…発振器、５２…セレクタ、５３…網同期部、５４…カウンタ、３１…カウンタＡ、３２…比較器、３３…バッファ
【図１】
2010219669.tif 000003
【図２】
2010219669.tif 000004
【図３】
2010219669.tif 000005
【図４】
2010219669.tif 000006