(57)【要約】【課題】エッチングストッパ層を利用して、２つのＧａＡｓ層間又は２つのＡｌＧａＡｓ層間を精度良く選択エッチングできると共に、コンタクト抵抗の増大を抑制した半導体素子の製造方法を提供すること。【解決手段】第１のＧａＡｓ層とＩｎＡｌＧａＡｓ層と第２のＧａＡｓ層とを順次積層し、ＩｎＡｌＧａＡｓ層をエッチングストッパ層とし第２のＧａＡｓ層をエッチングするエッチング工程を有し、エッチングストッパ層としてのＩｎＡｌＧａＡｓ層における、ＩｎとＡｌの組成比を４：６〜６：４であり且つ（Ｉｎ＋Ａｌ）とＧａとの組成比を１．５：８．５〜５：５とする、又は第１のＡｌＧａＡｓ層とＩｎＡｌＡｓ層と第２のＡｌＧａＡｓ層とを順次積層し、ＩｎＡｌＡｓ層をエッチングストッパ層とし第２のＡｌＧａＡｓ層をエッチングするエッチング工程を有し、エッチングストッパ層としてのＩｎＡｌＡｓ層におけるＩｎとＡｌの組成比を４：６〜６：４とする。【選択図】図１
2010050204.tif 000002
【特許請求の範囲】
【請求項１】
基板上に少なくとも第１のＧａＡｓ層とＩｎＡｌＧａＡｓ層と第２のＧａＡｓ層とが順次積層された積層体を準備する工程と、
前記ＩｎＡｌＧａＡｓ層をエッチングストッパ層とし、前記第２のＧａＡｓ層をエッチングするエッチング工程と、
を有し、
前記エッチングストッパ層としての前記ＩｎＡｌＧａＡｓ層における、ＩｎとＡｌとの組成比が４：６〜６：４であり、且つ（Ｉｎ＋Ａｌ）とＧａとの組成比が１．５：８．５〜５：５であることを特徴とする半導体素子の製造方法。
【請求項２】
前記エッチング工程で用いるエッチング液が、有機酸又はその塩と、過酸化水素水と、水と、の混合液であることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
前記エッチング工程で用いるエッチング液が、前記エッチングストッパ層としてのＩｎＡｌＧａＡｓ層のエッチングレートが第２のＧａＡｓ層のエッチングレートに対して１／５０以下となるエッチング液であることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項４】
基板上に、少なくとも、ＡｌＧａＡｓ電子供給層又はＡｌＧａＡｓショットキー層とＧａＡｓゲート埋め込み層とＩｎＡｌＧａＡｓエッチングストッパ層と前記ＧａＡｓコンタクト層とを順次積層した積層体を準備する工程と、
前記ＧａＡｓコンタクト層をエッチングし、前記第１の貫通孔を形成するエッチング工程と、
前記ＩｎＡｌＧａＡｓエッチングストッパ層をエッチングし、前記第１の貫通孔と同一の大きさの第２の貫通孔を形成するエッチング工程と、
前記ＧａＡｓゲート埋め込みコンタクト層をエッチングし、前記第１及び第２の貫通孔内に当該第１の貫通孔よりも小さい第３の貫通孔を形成するエッチング工程と、
前記第１及び第２の貫通孔内で電極を形成する工程と、
を有し、
前記ＩｎＡｌＧａＡｓエッチングストッパ層における、ＩｎとＡｌとの組成比が４：６〜６：４であり、且つ（Ｉｎ＋Ａｌ）とＧａとの組成比が１．５：８．５〜５：５であることを特徴とする半導体素子の製造方法。
【請求項５】
前記ＧａＡｓコンタクト層をエッチングするためのエッチング液が、有機酸又はその塩と、過酸化水素水と、水と、の混合液であることを特徴とする請求項４に記載の半導体素子の製造方法。
【請求項６】
前記ＧａＡｓコンタクト層をエッチングするためのエッチング液が、ＩｎＡｌＧａＡｓエッチングストッパ層のエッチングレートが前記ＧａＡｓコンタクト層のエッチングレートに対して１／５０以下となるエッチング液である請求項４に記載の半導体素子の製造方法。
【請求項７】
前記ＧａＡｓゲート埋め込み層が、アンドープＧａＡｓゲート埋め込み層、又は低濃度のＡｌを含んだＡｌＧａＡｓゲート埋め込み層である請求項４に記載の半導体素子の製造方法。
【請求項８】
基板上に少なくとも第１のＡｌＧａＡｓ層とＩｎＡｌＡｓ層と第２のＡｌＧａＡｓ層とが順次積層された積層体を準備する工程と、
前記ＩｎＡｌＡｓ層をエッチングストッパ層とし、前記第２のＡｌＧａＡｓ層をエッチングするエッチング工程と、
を有し、
前記エッチングストッパ層としてのＩｎＡｌＡｓ層におけるＩｎとＡｌとの組成比が４：６〜６：４であることを特徴とする半導体素子の製造方法。
【請求項９】
前記エッチング工程で用いるエッチング液が、有機酸又はその塩と、過酸化水素水と、水と、の混合液であることを特徴とする請求項８に記載の半導体素子の製造方法。
【請求項１０】
前記エッチング工程で用いるエッチング液が、前記エッチングストッパ層としてのＩｎＡｌＡｓ層のエッチングレートが前記第２のＡｌＧａＡｓ層のエッチングレートに対して１／５００以下となるエッチング液であることを特徴とする請求項８に記載の半導体素子の製造方法。
【請求項１１】
基板上に、少なくとも、ＡｌＧａＡｓ電子供給層又はＡｌＧａＡｓショットキー層とＩｎＡｌＡｓエッチングストッパ層とＡｌＧａＡｓゲート埋め込み層とＧａＡｓコンタクト層とを順次積層した積層体を準備する工程と、
前記ＧａＡｓコンタクト層をエッチングし、前記第１の貫通孔を形成するエッチング工程と、
前記ＡｌＧａＡｓゲート埋め込み層をエッチングし、前記第１の貫通孔内で当該第１の貫通孔よりも小さい第２の貫通孔を形成するエッチング工程と、
前記ＩｎＡｌＡｓエッチングストッパ層をエッチングし、前記第２の貫通孔と同一の大きさの第３の貫通孔を形成するエッチング工程と、
前記第１の貫通孔内で、前記第２及び第３の貫通孔を埋め込んで電極を形成する工程と、
を有し、
前記ＩｎＡｌＡｓエッチングストッパ層におけるＩｎとＡｌとの組成比が４：６〜６：４であることを特徴とする半導体素子の製造方法。
【請求項１２】
前記ＩｎＧａＡｓゲート埋め込み層をエッチングするためのエッチング液が、有機酸又はその塩と、過酸化水素水と、水と、の混合液であることを特徴とする請求項１１に記載の半導体素子の製造方法。
【請求項１３】
ＡｌＧａＡｓゲート埋め込み層をエッチングするためのエッチング液が、前記ＩｎＡｌＡｓエッチングストッパ層のエッチングレートが前記ＡｌＧａＡｓゲート埋め込み層のエッチングレートに対して１／５００以下であるエッチング液であることを特徴とする請求項１１に記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、ＨＥＭＴ（Ｈｉｇｈ  ｅｌｅｃｔｒｏｎ  ｍｏｂｉｌｉｔｙ  ｔｒａｎｓｉｓｔｏｒ）、ＭＥＳＦＥＴ（Ｍｅｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）などを得るための半導体素子の製造方法に関する。
【背景技術】
【０００２】
従来、コンタクト層にリセスと呼ばれる貫通孔を設けて、その中にゲート電極を設ける構造の半導体素子が提案されている（例えば、特許文献１等）。
【０００３】
一方で、ワイドリセスと呼ばれる貫通孔内に、インナーリセスと呼ばれる小さい貫通孔を設けて、当該小さい貫通孔に埋め込むと共に当該孔縁部上にゲート電極を設けるダブルリセス構造の半導体素子がある（例えば、非特許文献１）。この半導体素子では、エッチングストッパ層を設けて選択エッチングを行っている。例えば、一般に、従来のＩｎＧａＡｓ／ＡｌＧａＡｓ（ＧａＡｓ）半導体素子では、有機酸・過酸化水素水混合溶液やＢＣｌ３／ＳＦ６混合ガスを用いて、２つのＧａＡｓ層間又は２つのＡｌＧａＡｓ層間を選択エッチングする場合、比較的Ａｌの混合比率の高い（Ａｌの比率が２０％程度以上）ＡｌＧａＡｓ層やＡｌＡｓ層をエッチングストッパ層として用いている。
【０００４】
しかしながら、エッチングストッパ層としてＡｌの混合比率の高いＡｌＧａＡｓ層やＡｌＡｓ層は、ＧａＡｓ層やＩｎＧａＡｓ層と比較してバンドギャップが大きいためコンダクションバンド不連続が大きくなる。これらのコンダクションバンド不連続は電子の障壁となり、コンタクト抵抗等の増大に繋がり、結果として寄生抵抗の大きな素子となってしまう。
【０００５】
ところで、コンタクト抵抗を低減する技術として、接合界面の障壁を低減する手法が提案されているもの（例えば、特許文献２〜４参照）、精度が良いエッチングを実現するといった観点からは、未だ十分ではなく、改善が望まれているのが現状である。
【特許文献１】特開２００７−１５７９１８公報
【非特許文献１】「コンタクト抵抗を低減したヘテロ接合ＦＥＴの低電圧ＰＤＣ出力特性評価」信学技法ＴＥＣＨＮＩＣＡＬ  ＲＥＰＯＴ  ＯＦ  ＩＥＩＣＥ  ＥＤ９８−２１５，ＭＷ９８−１７８，ＩＣＤ９８−２８２（１９９−０１）：社団法人  電子情報通信学会
【特許文献２】特開平８−１６２６４７号公報
【特許文献３】特開平１１−５４８３７号公報
【特許文献４】特開２００７−１５７９１８公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで、本発明の課題は、エッチングストッパ層を利用して、２つのＧａＡｓ層間又は２つのＡｌＧａＡｓ層間を精度良く選択エッチングできると共に、コンタクト抵抗の増大を抑制した半導体素子の製造方法を提供することである。
【課題を解決するための手段】
【０００７】
上記課題は、以下の手段により解決される。即ち、
第１の本発明の半導体素子の製造方法は、
基板上に少なくとも第１のＧａＡｓ層とＩｎＡｌＧａＡｓ層と第２のＧａＡｓ層とが順次積層された積層体を準備する工程と、
前記ＩｎＡｌＧａＡｓ層をエッチングストッパ層とし、前記第２のＧａＡｓ層をエッチングするエッチング工程と、
を有し、
前記エッチングストッパ層としての前記ＩｎＡｌＧａＡｓ層における（Ｉｎ＋Ａｌ）とＧａとの組成比が、１．５：８．５〜５：５であることを特徴とする半導体素子の製造方法である。
【０００８】
第１の本発明の半導体素子の製造方法において、前記エッチング工程で用いるエッチング液は、有機酸又はその塩と、過酸化水素水と、水と、の混合液であることよい。また、  前記エッチング工程で用いるエッチング液は、前記エッチングストッパ層としてのＩｎＡｌＧａＡｓ層のエッチングレートが第２のＧａＡｓ層のエッチングレートに対して１／５０以下となるエッチング液であることがよい。
【０００９】
第１の本発明の半導体素子の製造方法は、具体的には、例えば、
基板上に、少なくとも、ＡｌＧａＡｓ電子供給層又はＡｌＧａＡｓショットキー層とＧａＡｓゲート埋め込み層とＩｎＡｌＧａＡｓエッチングストッパ層と前記ＧａＡｓコンタクト層とを順次積層した積層体を準備する工程と、
前記ＧａＡｓコンタクト層をエッチングし、前記第１の貫通孔を形成するエッチング工程と、
前記ＩｎＡｌＧａＡｓエッチングストッパ層をエッチングし、前記第１の貫通孔と同一の大きさの第２の貫通孔を形成するエッチング工程と、
前記ＧａＡｓゲート埋め込み層をエッチングし、前記第１及び第２の貫通孔内に当該第１の貫通孔よりも小さい第３の貫通孔を形成するエッチング工程と、
前記第１及び第２の貫通孔内で電極を形成する工程と、
を有する半導体素子の製造方法に適用できる。
【００１０】
第１の本発明の半導体素子の製造方法において、ＧａＡｓゲート埋め込み層は、アンドープＧａＡｓゲート埋め込み層であってもよいし、低濃度のＡｌを含んだＡｌＧａＡｓゲート埋め込み層であってもよい。
【００１１】
一方、第２の本発明の半導体素子の製造方法は、
基板上に少なくとも第１のＡｌＧａＡｓ層とＩｎＡｌＡｓ層と第２のＡｌＧａＡｓ層とが順次積層された積層体を準備する工程と、
前記ＩｎＡｌＡｓ層をエッチングストッパ層とし、前記第２のＡｌＧａＡｓ層をエッチングするエッチング工程と、
を有し、
前記エッチングストッパ層としてのＩｎＡｌＡｓ層におけるＩｎとＡｌとの組成比が４：６〜６：４であることを特徴とする半導体素子の製造方法である。
【００１２】
第２の本発明の半導体素子の製造方法において、前記エッチング工程で用いるエッチング液は、有機酸又はその塩と、過酸化水素水と、水と、の混合液であることがよい。また、前記エッチング工程で用いるエッチング液は、前記エッチングストッパ層としてのＩｎＡｌＡｓ層のエッチングレートが前記第２のＡｌＧａＡｓ層のエッチングレートに対して１／５０以下となるエッチング液であることがよい。
【００１３】
第２の本発明の半導体素子の製造方法は、具体的には、例えば、
基板上に、少なくとも、ＡｌＧａＡｓ電子供給層又はＡｌＧａＡｓショットキー層とＩｎＡｌＡｓエッチングストッパ層とＡｌＧａＡｓゲート埋め込み層とＧａＡｓコンタクト層とを順次積層した積層体を準備する工程と、
前記ＧａＡｓコンタクト層をエッチングし、前記第１の貫通孔を形成するエッチング工程と、
前記ＡｌＧａＡｓゲート埋め込み層をエッチングし、前記第１の貫通孔内で当該第１の貫通孔よりも小さい第２の貫通孔を形成するエッチング工程と、
前記ＩｎＡｌＡｓエッチングストッパ層をエッチングし、前記第２の貫通孔と同一の大きさの第３の貫通孔を形成するエッチング工程と、
前記第１の貫通孔内で、前記第２及び第３の貫通孔を埋め込んで電極を形成する工程と、
を有する半導体素子の製造方法に適用できる。
【発明の効果】
【００１４】
本発明によれば、エッチングストッパ層を利用して、２つのＧａＡｓ層間又は２つのＡｌＧａＡｓ層間を精度良く選択エッチングできると共に、コンタクト抵抗の増大を抑制した半導体素子の製造方法を提供すること
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施形態を図面を参照して説明する。なお、実質的に同様の機能を有するものには、全図面通して同じ符号を付して説明し、場合によってはその説明を省略することがある。
【００１６】
（第１実施形態）
図１及び図２は、第１実施形態に係る半導体素子の製造工程を示す工程図である。
【００１７】
第１実施形態に係る半導体素子の製造方法は、例えば、ダブルリセス構造のＡｌＧａＡｓ／ＩｎＧａＡｓ  ＨＥＭＴ（Ｈｉｇｈ  ｅｌｅｃｔｒｏｎ  ｍｏｂｉｌｉｔｙ  ｔｒａｎｓｉｓｔｏｒ）を製造する方法である。
【００１８】
まず、具体的には、例えば、図１に示すように、気相成長法などを利用して、ＧａＡｓ基板１２８上に各エピピタキシャル成長層を形成する。このエピピタキシャル成長層は、最上層側から、ｎ−ＧａＡｓコンタクト層１１０（第２のＧａＡｓ層：厚み５００Å）と、ｎ−Ｉｎ０．２Ａｌ０．２Ｇａ０．６Ａｓエッチングストッパ層１１２（以下、ＩｎＡｌＧａＡｓエッチングストッパ層１１２と称する：厚み１００Å）と、ｕｎｄｏｐｅ（アンドープ）−ＧａＡｓゲート埋め込み層１１４（第１のＧａＡｓ層：厚み２００Å）と、ｎ−ＡｌＧａＡｓ電子供給層１１６（厚み２５０Å）と、ｕｎｄｏｐｅ−Ａｌ０．２５Ｇａ０．７５Ａｓスペーサ層１１８（厚み３０Å）と、Ｉｎ０．２Ｇａ０．８Ａｓチャネル層１２０（厚み１００Å）と、ｕｎｄｏｐｅ−Ａｌ０．２５Ｇａ０．７５Ａｓスペーサ層１２２（厚み５０Å）と、ｎ−Ａｌ０．２５Ｇａ０．７５Ａｓ電子供給層１２４（厚み７０Å）と、ｕｎｄｏｐｅ−Ａｌ０．２５Ｇａ０．７５Ａｓバッファ層１２６（厚み２０００Å）と、で構成するようにエピピタキシャル成長されて製膜させている。なお、ｎ−ＡｌＧａＡｓ電子供給層１１６は、電子供給層とショットキー層とを兼ねた層である。
【００１９】
次に、図２（Ａ）に示すように、真空蒸着法、スパッタ法などを利用して、ｎ−ＧａＡｓコンタクト層１１０上に２つのオーミック電極を形成し、これをソース電極１３０Ａ・ドレイン電極１３０Ｂする。
【００２０】
次に、図２（Ｂ）に示すように、フォトリソグラフィーを利用して開口パターンを持つフォトレジスト（不図示）をｎ−ＧａＡｓコンタクト層１１０上に配設する。そして、ソース電極１３０Ａ・ドレイン電極１３０Ｂ間のｎ−ＧａＡｓコンタクト層１１０を、クエン酸三アンモニウム・過酸化水素水・水の混合溶液（エッチング液）によりエッチングし、ワイドリセス１３２（第１の貫通孔）を形成する。この混合溶液（エッチング液）の混合比は、例えば、クエン酸三アンモニウム塩２５ｇ、過酸化水素水４０ｃｃ、水２０００ｃｃである。
【００２１】
このエッチングでは、ｎ−ＧａＡｓコンタクト層１１０のエッチングレートが例えば１０００Å／ｍｉｎ程度であるのに対して、ＩｎＡｌＧａＡｓエッチングストッパ層１１２のエッチグレートが例えば１０Å／ｍｉｎ以下であり、ＩｎＡｌＧａＡｓエッチングストッパ層１１２にはほとんどエッチングが生じない。このため、ＩｎＡｌＧａＡｓエッチングストッパ層１１２により、エッチングが停止する。
【００２２】
次に、図２（Ｃ）に示すように、上記フォトレジストを配設したまま、例えば、リン酸・過酸化水素水・水の混合溶液（エッチング液：非選択エッチング液）により、ＩｎＡｌＧａＡｓエッチングストッパ層１１２を非選択エッチング（均一エッチング）し、ワイドリセス１３２をｕｎｄｏｐｅ−ＧａＡｓゲート埋め込み層１１４まで到達させる。この混合溶液（エッチング液）の混合比は、リン酸  １００ｃｃ：過酸化水素水  ５ｃｃ：水２１００ｃｃである。なお、このＩｎＡｌＧａＡｓエッチングストッパ層１１２をエッチングした、ワイドリセス１３２の深さ分が第２の貫通孔に相当する。
【００２３】
なお、このエッチングで、ｕｎｄｏｐｅ−ＧａＡｓゲート埋め込み層１１４まで到達させる必要はなく、途中で当該エッチングを停止し、後述するインナーリセス１３４を形成するためのフォトレジスト（不図示）を配設した後、ｕｎｄｏｐｅ−ＧａＡｓゲート埋め込み層１１４上に残存するＩｎＡｌＧａＡｓエッチングストッパ層１１２をエッチングにより除去してもよい。
【００２４】
次に、図２（Ｄ）に示すように、フォトリソグラフィーを利用して開口パターンを持つフォトレジスト（不図示）をｎ−ＧａＡｓコンタクト層１１０上と共に、ワイドリセス１３２により露出したｕｎｄｏｐｅ−ＧａＡｓゲート埋め込み層１１４上に配設する。そして、選択エッチングにより、ワイドリセス１３２内で当該ワイドリセス１３２よりも小さいインナーリセス１３４（第３の貫通孔）を形成する。この選択エッチングは、ｎ−ＡｌＧａＡｓ電子供給層１１６で停止する。
【００２５】
次に、図２（Ｅ）に示すように、例えば、真空蒸着法、スパッタ法などを利用して、インナーリセス１３４に埋め込むと共にｕｎｄｏｐｅ−ＧａＡｓゲート埋め込み層１１４のインナーリセス１３４縁部上（即ち、インナーリセス１３４開口部周囲のｕｎｄｏｐｅ−ＧａＡｓゲート埋め込み層１１４上）に、例えば、厚み５０００Åでアルミニウム（Ａｌ）を蒸着し、リフトオフすることでゲート電極１３６を形成する。
【００２６】
このように、ダブルリセス構造のＡｌＧａＡｓ／ＩｎＧａＡｓ  ＨＥＭＴ（Ｈｉｇｈ  ｅｌｅｃｔｒｏｎ  ｍｏｂｉｌｉｔｙ  ｔｒａｎｓｉｓｔｏｒ）が製造される。
【００２７】
以上説明した本実施形態に係る半導体素子の製造方法では、２つのＧａＡｓ層（ｎ−ＧａＡｓコンタクト層１１０、ｕｎｄｏｐｅ−ＧａＡｓゲート埋め込み層１１４）との間に、ＩｎＡｌＧａＡｓ層（ＩｎＡｌＧａＡｓエッチングストッパ層１１２）を配設して、各エッチングしている。
【００２８】
そして、本実施形態では、エッチングストッパ層としてのＩｎＡｌＧａＡｓ層は、Ｉｎ０．２Ａｌ０．２Ｇａ０．６Ａｓ層を適用しており、ＩｎとＡｌとの組成比が４：６〜６：４であり、且つ（Ｉｎ＋Ａｌ）とＧａとの組成比が１．５：８．５〜５：５であるＩｎＡｌＧａＡｓ層を適用している。
【００２９】
このエッチングストッパ層としてのＩｎＡｌＧａＡｓ層は、例えば、上記選択エッチング液を用いた場合、ｎ−ＧａＡｓコンタクト層１１０（第２のＧａＡｓ層）に対して十分に低いエッチングレートを有することから、エッチングストッパ層としての機能が十分に発揮される。
一方で、このエッチングストッパ層としてのＩｎＡｌＧａＡｓ層は、電子の伝導においてＧａＡｓ層（ｎ−ＧａＡｓコンタクト層１１０、ｕｎｄｏｐｅ−ＧａＡｓゲート埋め込み層１１４）に対し、十分に低い障壁を持つことから、コンタクト抵抗の増大が抑制される。
【００３０】
ここで、ＩｎＡｌＧａＡｓ層は、Ｉｎを含むことで当該層にＧａＡｓ層に対して十分に低い障壁を持たせることができる。しかし、ＩｎＡｌＧａＡｓ層は、非格子整合系の層であることから、基材の格子定数との不整合の大きさにより、転位の発生しない臨界膜厚（つまり、格子整合し、良好な結晶でエピピタキシャル成長した層が得られる膜厚の上限）が存在し、自由に組成や膜厚を選べるわけではない。例えば、本実施形態での、Ｉｎ０．２Ａｌ０．２Ｇａ０．６Ａｓ層はＩｎ組成比が２０％（Ｉｎ＋Ａｌ＋Ｇａ＝１００％）であり、この場合の臨界膜厚は１３０Å程度である。このＩｎ組成比が上がれば、ＧａＡｓ層に対してコンタクト抵抗が低減する一方で、臨界膜厚が小さくなるため、エッチングストッパ層として十分に機能する膜厚が得られない。そこで、本実施形態では、上記所定の組成比のＩｎＡｌＧａＡｓ層とすることで、格子整合が取れ、エッチングストッパ層として十分に機能する膜厚（具体的には、例えば１００Å以上）で成膜できると共に、コンタクト抵抗が低減できる。
【００３１】
したがって、当該上記所定の組成比のＩｎＡｌＧａＡｓ層をエッチングストッパ層を利用して、２つのＧａＡｓ層間を精度良く選択エッチングできると共に、コンタクト抵抗の増大が抑制される。結果、高精度にエッチング深さを制御することができると共に、寄生抵抗の小さい素子（具体的には、例えば、ｎ−ＧａＡｓコンタクト層１１０とｎ−ＡｌＧａＡｓ電子供給層１１６との間の寄生抵抗の小さい素子）が得られる。
【００３２】
ここで、図３に、本実施形態に係る半導体素子の製造方法で得られたＨＥＭＴのコンダクションバンド図を示す。なお、図３に示すコンダクションバンド図において、実線がエッチングストッパ層としてＩｎＡｌＧａＡｓ層（Ｉｎ０．２Ａｌ０．２Ｇａ０．６Ａｓ層）を設けた本実施形態のバンドを示し、点線がエッチングストッパ層としてＡｌＧａＡｓ層を設けた従来のバンドを示す。図３に示すように、本実施形態では、エッチングストッパ層としてＩｎＡｌＧａＡｓ層（Ｉｎ０．２Ａｌ０．２Ｇａ０．６Ａｓ層）と、これを挟む２つのＧａＡｓ層（ｎ−ＧａＡｓコンタクト層１１０、ｕｎｄｏｐｅ−ＧａＡｓゲート埋め込み層１１４）と、がコンダクションバンドにおいてほぼフラットバンドを形成していることがわかる。これに対して、従来では、エッチングストッパ層としてＡｌＧａＡｓ層と、これを挟む２つのＧａＡｓ層（ｎ−ＧａＡｓコンタクト層、ｕｎｄｏｐｅ−ＧａＡｓゲート埋め込み層１１４）と、がコンダクションバンドにおいてバンドが大きく変化しており、コンダクションバンドが不連続となっていることがわかる。
【００３３】
このように、図３に示すコンダクションバンド図から、本実施形態では、ｎ−ＧａＡｓコンタクト層１１０からの電子は、エッチングストッパ層によるコンダクションバンド不連続が原因となる障壁が小さいため、容易に伝導し、コンタクト抵抗の増大が抑制されることがわかる。
【００３４】
また、図４に、ＩｎＡｌＧａＡｓ層とＡｌＧａＡｓ層との組成比に応じたエッチングレートの変化を示す（但し、組成比０％はＧａＡｓ層のエッチングレートである）。図４に示すように、例えば、ＩｎＡｌＧａＡｓ層の場合、Ｉｎ＋Ａｌの比率が１５％でＧａＡｓ層のエッチングレートの１／５０以下となり、エッチングストッパ層として十分機能することがわかる。
【００３５】
本実施形態に係る半導体素子の製造方法では、ｎ−ＧａＡｓコンタクト層１１０（第２のＧａＡｓ層）と、ＩｎＡｌＧａＡｓエッチングストッパ層１１２と、は、それぞれエッチング液として、有機酸又はその塩と、過酸化水素水と、水との混合液を用いてエッチングを行っている。特に、このｎ−ＧａＡｓコンタクト層１１０（第２のＧａＡｓ層）をエッチングするためのエッチング液としての混合液は、ＩｎＡｌＧａＡｓエッチングストッパ層１１２のエッチングレートがｎ−ＧａＡｓコンタクト層１１０（第２のＧａＡｓ層）に対するエッチングレートの１／５０以下（好ましくは１／１００以下）となることから、精度良くエッチングできる。
【００３６】
つまり、ｎ−ＧａＡｓコンタクト層１１０（第２のＧａＡｓ層）をエッチングするためのエッチング液は、ＩｎＡｌＧａＡｓエッチングストッパ層１１２のエッチングレートが第２のＧａＡｓ層のｎ−ＧａＡｓコンタクト層１１０（第２のＧａＡｓ層）のエッチングレートに対して１／５０以下（好ましくは１／１００以下）となるエッチング液であることがよい。
【００３７】
ここで、エッチングに用いるエッチング液は、有機酸又はその塩と、過酸化水素水と、水との混合液であることがよいが、そのｐＨは、７〜８（７．５程度）であることがよい。
【００３８】
また、有機酸又はその塩としては、ｎ−ＧａＡｓコンタクト層１１０に対するエッチングの場合、クエン酸及びクエン酸三アンモニウムが挙げられ、ＩｎＡｌＧａＡｓエッチングストッパ層１１２に対するエッチングの場合は、リン酸等と過酸化水素水および水の混合溶液が挙げられる。また、有機酸塩は、複数の混合塩を用いてもよい。
【００３９】
エッチングに用いるエッチング液において、有機酸又はその塩と、過酸化水素水と、水との混合液の混合比は、例えば、有機酸塩にクエン酸三アンモニウムを用いた場合、２ｇ：２０ｃｃ：２０００ｃｃ〜２００ｇ：２０ｃｃ：２０００ｃｃ（好ましくは  ２５．３ｇ：２０ｃｃ：２０００ｃｃ）がよい。
【００４０】
なお、本実施形態に係る半導体素子の製造方法では、ｕｎｄｏｐｅ（アンドープ）−ＧａＡｓゲート埋め込み層１１４は、低濃度のＡｌ（１５％以下）を含んだＡｌＧａＡｓゲート埋め込み層としてもよい。これにより、ＧａＡｓゲート埋め込み層を用いた場合と同じ作製方法で、ｕｎｄｏｐｅ−ＧａＡｓゲート埋め込み層１１４へのリーク電流を低減することが可能となる。
【００４１】
また、本実施形態に係る半導体素子の製造方法では、ｎ−ＡｌＧａＡｓ電子供給層１１６として電子供給層とショットキー層とを兼ねた層を適用した形態を説明したが、これに限れず、電子供給層とショットキー層とを機能分離させた層を設けた形態であってもよい。具体的には、ｕｎｄｏｐｅ−ＧａＡｓゲート埋め込み層１１４とｎ−ＡｌＧａＡｓ電子供給層１１６との間に、低濃度ドープのｎ−ＡｌＧａＡｓショットキー層（又はｕｎｄｏｐｅ−ＡｌＧａＡｓショットキー層）を設けた形態であってもよい。
【００４２】
（第２実施形態）
図５及び図６は、第２実施形態に係る半導体素子の製造工程を示す工程図である。
【００４３】
第２実施形態に係る半導体素子の製造方法も、例えば、ダブルリセス構造のＡｌＧａＡｓ／ＩｎＧａＡｓ  ＨＥＭＴ（Ｈｉｇｈ  ｅｌｅｃｔｒｏｎ  ｍｏｂｉｌｉｔｙ  ｔｒａｎｓｉｓｔｏｒ）を製造する方法である。
【００４４】
まず、具体的には、例えば、図５に示すように、気相成長法などを利用して、ＧａＡｓ基板２２８上に各エピピタキシャル成長層を形成する。このエピピタキシャル成長層は、最上層側から、ｎ−ＧａＡｓコンタクト層２１０（厚み５００Å）と、ｕｎｄｏｐｅ−Ａｌ０．２５Ｇａ０．７５Ａｓゲート埋め込み層２１４（第２のＡｌＧａＡｓ層：以下、ｕｎｄｏｐｅ−ＡｌＧａＡｓゲート埋め込み層２１４と称する：厚み２００Å）と、Ｉｎ０．５Ａｌ０．５Ａｓエッチングストッパ層２１２（以下、ＩｎＡｌＡｓエッチングストッパ層２１２と称する：厚み２０Å）と、ｎ−Ａｌ０．２５Ｇａ０．７５Ａｓ電子供給層２１６（第１のＡｌＧａＡｓ層：ｎ−ＡｌＧａＡｓ電子供給層２１６と称する：厚み２５０Å）と、ｕｎｄｏｐｅ−Ａｌ０．２５Ｇａ０．７５Ａｓスペーサ層２１８（厚み３０Å）と、Ｉｎ０．２Ｇａ０．８Ａｓチャネル層２２０（厚み１００Å）と、ｕｎｄｏｐｅ−Ａｌ０．２５Ｇａ０．７５Ａｓスペーサ層２２２（厚み５０Å）と、ｎ−Ａｌ０．２５Ｇａ０．７５Ａｓ電子供給層２２４（厚み７０Å）と、ｕｎｄｏｐｅ−Ａｌ０．２５Ｇａ０．７５Ａｓバッファ層２２６（厚み２０００Å）と、で構成するようにエピピタキシャル成長されて成膜させている。なお、ｎ−ＡｌＧａＡｓ電子供給層２１６は、電子供給層とショットキー層とを兼ねた層である。
【００４５】
次に、図６（Ａ）に示すように、真空蒸着法、スパッタ法などを利用して、ｎ−ＧａＡｓコンタクト層２１０上に２つのオーミック電極を形成し、これをソース電極２３０Ａ・ドレイン電極２３０Ｂする。
【００４６】
次に、図６（Ｂ）に示すように、フォトリソグラフィーを利用して開口パターンを持つフォトレジスト（不図示）をｎ−ＧａＡｓコンタクト層２１０上に配設する。そして、ソース電極２３０Ａ・ドレイン電極２３０Ｂ間のｎ−ＧａＡｓコンタクト層２１０を、例えばクエン酸二水素アンモニウム又はクエン酸三アンモニウム・過酸化水素水・水の混合溶液（エッチング液）により選択エッチングし、ワイドリセス２３２（第１の貫通孔）を形成する。
【００４７】
次に、図６（Ｃ）に示すように、フォトリソグラフィーを利用して開口パターンを持つフォトレジスト（不図示）をｎ−ＧａＡｓコンタクト層２１０上と共に、ワイドリセス２３２により露出したｕｎｄｏｐｅ−ＡｌＧａＡｓゲート埋め込み層２１４上に配設する。そして、ｕｎｄｏｐｅ−ＡｌＧａＡｓゲート埋め込み層２１４を、クエン酸三アンモニウム・過酸化水素水・水の混合溶液（エッチング液）によりエッチングし、ワイドリセス２３２内で当該ワイドリセス２３２よりも小さいインナーリセス（第２の貫通孔）を形成する。この混合溶液（エッチング液）の混合比は、例えば、クエン酸三アンモニウム塩２５ｇ、過酸化水素水４０ｃｃ、水２０００ｃｃである。
【００４８】
このエッチングでは、ｕｎｄｏｐｅ−ＡｌＧａＡｓゲート埋め込み層２１４のエッチングレートが例えば１０００Å／ｍｉｎ程度であるのに対して、ＩｎＡｌＡｓエッチングストッパ層２１２のエッチグレートが例えば１０Å／ｍｉｎ以下であり、ＩｎＡｌＡｓエッチングストッパ層２１２にはほとんどエッチングが生じない。このため、ＩｎＡｌＡｓエッチングストッパ層２１２により、エッチングが停止する。
【００４９】
次に、図６（Ｄ）に示すように、上記フォトレジスト（インナーリセスを形成するためのフォトレジスト）を配設したまま、例えば、塩酸希釈溶液によりＩｎＡｌＡｓエッチングストッパ層２１２をスライトエッチングし、インナーリセス２３４をｎ−ＡｌＧａＡｓ電子供給層２１６まで到達させる。なお、このＩｎＡｌＡｓエッチングストッパ層２１２をエッチングした、インナーリセス２３４の深さ分が第３の貫通孔に相当する。
【００５０】
次に、図６（Ｅ）に示すように、例えば、真空蒸着法、スパッタ法などを利用して、インナーリセス２３４に埋め込むと共にｕｎｄｏｐｅ−ＡｌＧａＡｓゲート埋め込み層２１４のインナーリセス２３４縁部上（即ち、インナーリセス２３４開口部周囲のｕｎｄｏｐｅ−ＡｌＧａＡｓゲート埋め込み層２１４上）に、例えば、厚み５０００Åでアルミニウム（Ａｌ）を蒸着し、リフトオフすることでゲート電極２３６を形成する。
【００５１】
このように、ダブルリセス構造のＡｌＧａＡｓ／ＩｎＧａＡｓ  ＨＥＭＴ（Ｈｉｇｈ  ｅｌｅｃｔｒｏｎ  ｍｏｂｉｌｉｔｙ  ｔｒａｎｓｉｓｔｏｒ）が製造される。
【００５２】
以上説明した本実施形態に係る半導体素子の製造方法では、２つのＡｌＧａＡｓ層（ｕｎｄｏｐｅ−ＡｌＧａＡｓゲート埋め込み層２１４、ｎ−ＡｌＧａＡｓ電子供給層２１６）との間に、ＩｎＡｌＡｓ層（ＩｎＡｌＡｓエッチングストッパ層２１２）を配設している。
【００５３】
そして、本実施形態では、エッチングストッパ層としてのＩｎＡｌＡｓ層は、Ｉｎ０．２Ａｌ０．２Ｇａ０．６Ａｓ層を適用しており、ＩｎとＡｌとの組成比が４：６〜６：４（（好ましくは４．５：５．５〜５．５：４．５）であるＩｎＡｌＡｓ層を適用している。
【００５４】
このエッチングストッパ層としてのＩｎＡｌＡｓ層は、ｕｎｄｏｐｅ−ＡｌＧａＡｓゲート埋め込み層２１４（第２のＡｌＧａＡｓ層）に対して十分に低いエッチングレートを有することから、エッチングストッパ層としての機能が十分に発揮される。
一方で、このエッチングストッパ層としてのＩｎＡｌＡｓ層は、電子の伝導においてＡｌＧａＡｓ層（ｕｎｄｏｐｅ−ＡｌＧａＡｓゲート埋め込み層２１４、ｎ−ＡｌＧａＡｓ電子供給層２１６）に対し十分に低い障壁を持つことから、コンタクト抵抗の増大が抑制される。
【００５５】
ここで、ＩｎＡｌＡｓ層は、Ｉｎを含むことで当該層にＡｌＧａＡｓ層に対して十分に低い障壁を持たせることができる。しかし、ＩｎＡｌＡｓ層は、非格子整合系の層であることから、基材の格子定数との不整合の大きさにより、転位の発生しない臨界膜厚（つまり、格子整合し、良好な結晶でエピピタキシャル成長した層が得られる膜厚の上限）が存在し、自由に組成や膜厚を選べるわけではない。例えば、本実施形態での、Ｉｎ０．５Ａｌ０．５Ａｓ層はＩｎ組成比が５０％（Ｉｎ＋Ａｌ＝１００％）であり、この場合の臨界膜厚は２０Å程度である。このＩｎ組成比が上がれば、ＡｌＧａＡｓ層に対してコンタクト抵抗が低減する一方で、臨界膜厚が小さくなるため、エッチングストッパ層として十分に機能する膜厚が得られない。そこで、本実施形態では、上記所定の組成比のＩｎＡｌＡｓ層とすることで、格子整合が取れ、エッチングストッパ層として十分に機能する膜厚（具体的には、例えば１５Å以上）で成膜できると共に、コンタクト抵抗が低減できる。
【００５６】
したがって、エッチングストッパ層を利用して、２つのＡｌＧａＡｓ層間を精度良く選択エッチングできると共に、コンタクト抵抗の増大が抑制される。結果、高精度にエッチング深さを制御することができると共に、寄生抵抗の小さい素子（具体的には、例えば、ｎ−ＧａＡｓコンタクト層２１０とｎ−ＡｌＧａＡｓ電子供給層２１６との間の寄生抵抗の小さい素子）が得られる。
【００５７】
ここで、図７に、本実施形態に係る半導体素子の製造方法で得られたＨＥＭＴのコンダクションバンド図を示す。なお、図７に示すコンダクションバンド図において、実線がエッチングストッパ層としてＩｎＡｌＡｓ層（Ｉｎ０．５Ａｌ０．５Ａｓ層）を設けた本実施形態のバンドを示し、点線がエッチングストッパ層としてＡｌＡｓ層を設けた従来のバンドを示す。図７に示すように、本実施形態では、エッチングストッパ層としてＩｎＡｌＡｓ層（Ｉｎ０．５Ａｌ０．５Ａｓ層）と、これを挟む２つのＡｌＧａＡｓ層（ｕｎｄｏｐｅ−ＡｌＧａＡｓゲート埋め込み層２１４、ｎ−ＡｌＧａＡｓ電子供給層２１６）と、がコンダクションバンドにおいてほぼフラットバンドを形成していることがわかる。これに対して、従来では、エッチングストッパ層としてＡｌＡｓ層と、これを挟む２つのＡｌＧａＡｓ層（ｕｎｄｏｐｅ−ＡｌＧａＡｓゲート埋め込み層２１４、ｎ−ＡｌＧａＡｓ電子供給層２１６）と、がコンダクションバンドにおいてバンドが大きく変化しており、コンダクションバンドが不連続となっていることがわかる。
【００５８】
このように、図７に示すコンダクションバンド図から、本実施形態では、ｎ−ＧａＡｓコンタクト層２１０からの電子は、エッチングストッパ層によるコンダクションバンド不連続が原因となる障壁が小さいため、容易に伝導し、コンタクト抵抗の増大が抑制されることがわかる。
【００５９】
なお、補足として、通常ＡｌｘＧａｘ−１Ａｓ（０．１５＜ｘ＜０．３５）層との選択エッチングには、ＡｌＡｓ層又は高濃度のＡｌを含んだＡｌｘＧａ１−ｘＡｓ（ｘ＞０．７）層が用いられるが、ＡｌｘＧａｘ−１Ａｓ（０．１５＜ｘ＜０．３５）層とのコンダクションバンド不連続は非常に低く抑えることができる。しかしながら、ＡｌｘＧａ１−ｘＡｓ（ｘ＞０．４３）層のコンダクションバンドの基底準位はＸ点であり、他の材料ではΓ点である。ＡｌｘＧａ１−ｘＡｓ（ｘ＞０．４３）層が非常に薄い場合、Γ点における障壁が支配的になることが知られており、Γ点におけるコンダクションバンド不連続を考慮しなければならない。このような観点から、例えば、ＡｌｘＧａｘ−１Ａｓ（ｘ＝０．２５）層に対してＡｌＡｓ層のコンダクションバンド不連続は約１ｅＶ程度と考えなければならない。
【００６０】
また、本実施形態に係る半導体素子の製造方法では、ｎ−ＧａＡｓコンタクト層２１０と、ｕｎｄｏｐｅ−ＡｌＧａＡｓゲート埋め込み層２１４（第２のＡｌＧａＡｓ層）と、は、それぞれエッチング液として、有機酸又はその塩と、過酸化水素水と、水との混合液を用いてエッチングを行っている。特に、このｕｎｄｏｐｅ−ＡｌＧａＡｓゲート埋め込み層２１４（第２のＡｌＧａＡｓ層）をエッチングするためのエッチング液としての混合液は、ＩｎＡｌＡｓエッチングストッパ層２１２のエッチングレートがｕｎｄｏｐｅ−ＡｌＧａＡｓゲート埋め込み層２１４（第２のＡｌＧａＡｓ層）の１／５００以下となることから、精度良くエッチングできる。
【００６１】
つまり、ｕｎｄｏｐｅ−ＡｌＧａＡｓゲート埋め込み層２１４（第２のＡｌＧａＡｓ層）をエッチングするためのエッチング液は、ＩｎＡｌＡｓエッチングストッパ層２１２のエッチングレートがｕｎｄｏｐｅ−ＡｌＧａＡｓゲート埋め込み層２１４（第２のＡｌＧａＡｓ層）のエッチングレートに対して１／５００以下となるエッチング液であることがよい。これら以外は、エッチング液の好適な特性は第１実施形態と同様でるため説明を省略する。
【００６２】
また、本実施形態に係る半導体素子の製造方法では、ｎ−ＡｌＧａＡｓ電子供給層２１６として電子供給層とショットキー層とを兼ねた層を適用した形態を説明したが、これに限らず、電子供給層とショットキー層とを機能分離させた層を設けた形態であってもよい。具体的には、Ｉｎ０．５Ａｌ０．５Ａｓエッチングストッパ層２１２とｎ−ＡｌＧａＡｓ電子供給層２１６の間に、低濃度ドープのｎ−ＡｌＧａＡｓショットキー層（又はｕｎｄｏｐｅ−ＡｌＧａＡｓショットキー層）を設けた形態であってもよい。
【００６３】
なお、上記いずれの実施形態に係る半導体素子の製造方法では、ＨＥＭＴを製造する形態について説明したが、これに限られず、連続する２つのＧａＡｓ層又は２つのＩｎＧａＡｓ層を持ち、この層間の界面にエッチングを施す半導体素子（例えば、ＭＥＳＦＥＴ（Ｍｅｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）の製造方法に適用してもよい。また、電子を伝導キャリアとする半導体素子（電子デバイス）の製造方法に適用してもよい。具体的には、例えば、ｕｎｄｏｐｅ−ＧａＡｓ層とｎ−ＧａＡｓ層との界面で高精度にエッチングを施したい場合には第１実施形態が有効、即ち当該層間に、ＩｎＡｌＧａＡｓ層を挿入し、各エッチング処理を施すことが有効である。
【００６４】
上記何れの実施形態においても、限定的に解釈されるものではなく、本発明の要件を満足する範囲内で実現可能であることは、言うまでもない。
【図面の簡単な説明】
【００６５】
【図１】第１実施形態に係る半導体素子の製造工程を示す工程図である。
【図２】第１実施形態に係る半導体素子の製造工程を示す工程図である。
【図３】第１実施形態に係る半導体素子の製造方法で得られたＨＥＭＴのコンダクションバンドを示す模式図である。
【図４】ＩｎＡｌＧａＡｓ層とＡｌＧａＡｓ層との組成比に応じたエッチングレートの変化を示す図である。
【図５】第２実施形態に係る半導体素子の製造工程を示す工程図である。
【図６】第２実施形態に係る半導体素子の製造工程を示す工程図である。
【図７】第２実施形態に係る半導体素子の製造方法で得られたＨＥＭＴのコンダクションバンドを示す模式図である。
【符号の説明】
【００６６】
１１０ ｎ−ＧａＡｓコンタクト層
１１２ ＩｎＡｌＧａＡｓエッチングストッパ層
１１４ ｕｎｄｏｐｅ−ＧａＡｓゲート埋め込み層
１１６ ｎ−ＡｌＧａＡｓ電子供給層
１１８ ｕｎｄｏｐｅ−Ａｌ０．２５Ｇａ０．７５Ａｓスペーサ層
１２０ Ｉｎ０．２Ｇａ０．８Ａｓチャネル層
１２２ ｕｎｄｏｐｅ−Ａｌ０．２５Ｇａ０．７５Ａｓスペーサ層
１２４ ｎ−Ａｌ０．２５Ｇａ０．７５Ａｓ電子供給層
１２６ ｕｎｄｏｐｅ−Ａｌ０．２５Ｇａ０．７５Ａｓバッファ層
１２８ ＧａＡｓ基板
１３０Ａ      ソース電極
１３０Ｂ      ドレイン電極
１３２ ワイドリセス
１３４ インナーリセス
１３６ ゲート電極
２１０ ｎ−ＧａＡｓコンタクト層
２１２ ＩｎＡｌＡｓエッチングストッパ層
２１４ ｕｎｄｏｐｅ−ＡｌＧａＡｓゲート埋め込み層
２１６ ｎ−ＡｌＧａＡｓ電子供給層
２１８ ｕｎｄｏｐｅ−Ａｌ０．２５Ｇａ０．７５Ａｓスペーサ層
２２０ Ｉｎ０．２Ｇａ０．８Ａｓチャネル層
２２２ ｕｎｄｏｐｅ−Ａｌ０．２５Ｇａ０．７５Ａｓスペーサ層
２２４ ｎ−Ａｌ０．２５Ｇａ０．７５Ａｓ電子供給層
２２６ ｕｎｄｏｐｅ−Ａｌ０．２５Ｇａ０．７５Ａｓバッファ層
２２８ ＧａＡｓ基板
２３０Ａ      ソース電極
２３０Ｂ      ・ドレイン電極
２３２ ワイドリセス
２３４ インナーリセス
２３６ ゲート電極
【図１】
2010050204.tif 000003
【図２】
2010050204.tif 000004
【図３】
2010050204.tif 000005
【図４】
2010050204.tif 000006
【図５】
2010050204.tif 000007
【図６】
2010050204.tif 000008
【図７】
2010050204.tif 000009