(57)【要約】【課題】  確実に走査線の低抵抗化を図ることが可能な表示装置を提供する。【解決手段】  アレイ基板２上に層間絶縁膜を介して３層以上の配線層が形成されている。アレイ基板２側から数えて２層目の配線層（第２走査線２５）が走査線として用いられ、３層目以上の配線層が信号線２９として用いらる。１層目の配線層（第１走査線２４）と２層目の配線層（第２走査線２５）は電気的に接続され、走査線として機能する。【選択図】  図３
2010039444.tif 000002
【特許請求の範囲】
【請求項１】
アレイ基板上に層間絶縁膜を介して３層以上の配線層が形成されてなり、アレイ基板側から数えて２層目の配線層が走査線として用いられ、３層目以上の配線層が信号線として用いられていることを特徴とする表示装置。
【請求項２】
１層目の配線層と２層目の配線層が電気的に接続され、走査線として機能していることを特徴とする請求項１記載の表示装置。
【請求項３】
１層目の配線層の膜厚をｄ１、２層目の配線層の膜厚をｄ２、３層目の配線層の膜厚をｄ３とした時に、ｄ１＜ｄ２且つｄ１＜ｄ３であることを特徴とする請求項１または２記載の表示装置。
【請求項４】
前記１層目の配線層が高融点金属材料により形成され、２層目の配線層が低抵抗材料により形成されていることを特徴とする請求項１から３のいずれか１項記載の表示装置。
【請求項５】
前記高融点金属材料がＷまたはＭｏであり、前記低抵抗材料がＡｌであることを特徴とする請求項４記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アレイ基板の配線層が多層構成とされた表示装置に関するものであり、特に、走査線を低抵抗化するための技術に関する。
【背景技術】
【０００２】
液晶表示装置は、薄型、軽量、低消費電力等の優れた特徴を有する平面表示装置であることから、いわゆるＰＤＡや携帯電話等のようなモバイル機器や、パーソナルコンピュータの表示部、さらには液晶テレビ等、広範な用途に用いられている。
【０００３】
前記液晶表示装置は、液晶層が一対の表示パネル基板、すなわちアレイ基板及び対向基板間に挟持された構造の液晶表示パネルを有しており、前記アレイ基板と対向基板の間に画素毎に選択的に電圧を印加することで液晶層が制御され、画像の表示が行われる。ここで、例えばアクティブマトリクス型液晶表示パネルでは、アレイ基板に、アモルファスシリコンやポリシリコン半導体を用いて薄膜トランジスタ（ＴＦＴ）がスイッチング素子として形成されるとともに、このスイッチング素子と接続される画素電極、走査線、信号線等が形成される。一方、対向基板には、酸化錫インジウム（ＩＴＯ）等からなる対向電極やカラーフィルター等が形成される。
【０００４】
前述の構成を有する液晶表示装置においては、駆動回路の集積化に伴い、回路遅延や書き込み不足といった問題があり、配線層の低抵抗化が求められている。そこで、一般的には、信号線等の配線の膜厚を厚くすることが行われており、これにより配線の低抵抗化を実現するようにしている。
【０００５】
ところで、アクティブマトリクス型の表示装置では、アレイ基板上に走査線と信号線が形成されており、信号線に関しては、例えばＡｌ等の低抵抗金属材料により形成されているので、膜厚の増加により低抵抗化を実現することができる。これに対して、走査線の場合、薄膜トランジスタのゲート線と同一の配線層として形成され、プロセス上の要求からＷやＭｏ等の高融点金属材料を用いる必要があり、低抵抗の金属材料を用いることができないという問題がある。
【０００６】
したがって、走査線の抵抗を下げるためには、例えば走査線となる配線についても膜厚を厚くすること、あるいは走査線の線幅を太くすること等の方法が必要となるが、高融点金属材料からなる走査線の膜厚を厚くすると、層間絶縁膜のクラック、上層配線の断線等による歩留まりの低下が問題になる。また、走査線の線幅を太くすることは、液晶表示装置のような透過型の表示装置では開口率の低下に繋がり、やはり大きな問題となる。
【０００７】
このような状況から、信号線や走査線に補助配線を形成し、配線の抵抗を低減する試みがなされている（例えば、特許文献１等を参照）。特許文献１には、薄膜トランジスタを利用した回路が設けられた半導体装置において、回路中に設けられた配線や回路と接続された配線が、層間絶縁膜を介して設けられた補助配線と電気的に並列接続して構成されていることを特徴とする半導体装置が開示されている。そして、前記特許文献１には、表示部であるアクティブマトリクス回路の信号線（ソース線）及び走査線（ゲイト線）の双方において、補助配線を形成し、配線の電気抵抗を低減した例も開示されている。
【特許文献１】特開平１０−１９８２９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１記載の発明では、基本的には配線層が１層であり、交差する配線があった場合、前記補助配線が分断される形になり、例えば走査線全体の低抵抗化を実現することができないという問題がある。補助配線が分断された部分では、配線が従来通りの単層で構成されており、この部分での抵抗値が配線全体の抵抗値に影響を及ぼす。
【０００９】
本発明は、このような従来の実情に鑑みて提案されたものであり、交差する配線があった場合にも確実に走査線全体の低抵抗化を図ることが可能な表示装置を提供することを目的とし、さらには、動作周波数の向上、開口率の向上、歩留まりの向上等を実現することが可能な表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
前述の目的を達成するために、本発明の表示装置は、アレイ基板上に層間絶縁膜を介して３層以上の配線層が形成されてなり、アレイ基板側から数えて２層目の配線層が走査線として用いられ、３層目以上の配線層が信号線として用いられていることを特徴とする。
【００１１】
本発明の表示装置では、例えば１層目の配線層をゲート線として用い、２層目の配線層を走査線として用いることで、走査線に関して材料の制約がなくなる。したがって、例えば２層目の配線層を低抵抗金属材料で形成することで、走査線全体の低抵抗化を図ることが可能である。特に、１層目の配線層と２層目の配線層を電気的に接続し、これを走査線として機能させれば、より一層の低抵抗化が図られる。
【００１２】
また、本発明では、配線が３層以上の配線層によって構成されているので、例えば信号線と走査線を異なるレイヤー（配線層）とすれば、これらを自由に交差させることができる。前記のように１層目の配線層と２層目の配線層（補助配線）を電気的に接続し走査線とする場合に、例えば信号線と走査線とが交差する部分においても補助配線である２層目の配線層を分断する必要がない。
【発明の効果】
【００１３】
本発明によれば、確実に走査線の低抵抗化を実現することができる。走査線の低抵抗化は、表示装置の動作周波数の向上に寄与する。また、走査線の線幅を太くする必要がないので、開口率を向上することができる。さらに、ゲート線となる１層目の配線層（高融点金属材料により形成される配線層）の膜厚を厚くする必要がないので、歩留まりの低下を解消することができる。さらにまた、本発明の表示装置では、配線が３層以上の配線層により構成されているので、例えば周辺回路を集積化することが可能であり、非表示エリアの面積を縮小することが可能である。
【発明を実施するための最良の形態】
【００１４】
以下、本発明を適用した表示装置の実施形態について、図面を参照して詳細に説明する。なお、以下においては、表示装置の一種である液晶表示装置及びこれに用いられるアレイ基板を例にして説明する。
【００１５】
先ず、液晶表示装置の概略構成について説明する。液晶表示装置は、図１に示すように、アレイ基板２と対向基板３により構成される液晶表示パネル１を備え、これらアレイ基板２と対向基板３の間の液晶層を、アレイ基板２上に形成された薄膜トランジスタ（画素トランジスタ）をスイッチング素子として駆動することで、画像の表示が行われる。
【００１６】
ここで、表示部である表示領域Ｈにおいては、アレイ基板２に各画素に対応して画素電極がマトリクス状に形成されるとともに、画素電極の行方向に沿って走査線が形成され、列方向に沿って信号線が形成されている。さらに、各走査線と信号線の交差位置に前記画素トランジスタが形成されている。
【００１７】
一方、アレイ基板２の周辺領域（液晶表示パネル１の額縁領域）には、アレイ基板２に配列形成される信号線に駆動信号を供給する信号線駆動回路４や、走査線に駆動信号を供給する走査線駆動回路５等の駆動回路が形成されている。これら駆動回路は、複数の薄膜トランジスタと、これら薄膜トランジスタ接続される配線等から構成されている。
【００１８】
図２は、前記液晶表示装置の概略的な回路構造の一例を示すものである。液晶表示装置は、前述の通り、液晶表示パネル１を備えており、さらにはこの液晶表示パネル１を制御する外部制御回路１１を備える。液晶表示パネル１は、液晶層ＬＱが一対の表示パネル基板、すなわちアレイ基板２及び対向基板３間に保持される構造を有し、外部制御回路１１は、本例の場合、液晶表示パネル１から独立した回路基板上に配置されている。
【００１９】
アレイ基板２は、マトリクス状に配置されるｍ×ｎ個の画素電極ＰＥ、複数の画素電極ＰＥの行に沿って形成されるｍ本の走査線Ｙ（Ｙ１〜Ｙｍ）、それぞれの画素電極ＰＥの列に沿って形成されるｎ本の信号線Ｘ（Ｘ１〜Ｘｎ）、信号線Ｘ１〜Ｘｎ及び走査線Ｙ１〜Ｙｍの交差位置近傍にそれぞれ配置され例えばＮチャネルポリシリコン薄膜トランジスタからなるｍ×ｎ個の画素スイッチ１２、走査線Ｙ１〜Ｙｍに平行に配置され各々対応行の画素電極ＰＥに容量結合した補助容量線ＣＳ、走査線Ｙ１〜Ｙｍを駆動する走査線駆動回路３、並びに信号線Ｘ１〜Ｘｎを駆動する信号線駆動回路４、及び外部制御回路１１とアレイ基板２間の接続に用いられる複数の外部接続パッドＯＬＢを含む。
【００２０】
対向基板３は、ｍ×ｎ個の画素電極ＰＥに対向して配置されコモン電位Ｖｃｏｍに設定される単一の対向電極ＣＥを含む。このコモン電位Ｖｃｏｍは例えば補助容量線ＣＳにも印加される。
【００２１】
外部制御回路１１は、例えばモバイル機器等の処理回路から供給されるデジタル映像信号及び同期信号を受取り、画素表示信号Ｖｐｉｘ、垂直走査制御信号ＹＣＴ及び水平走査制御信号ＸＣＴを発生する。垂直走査制御信号ＹＣＴは走査線駆動回路３に供給され、水平走査制御信号ＸＣＴは表示信号Ｖｐｉｘと共に信号線駆動回路４に供給される。走査線駆動回路３は走査信号を１垂直走査（フレーム）期間毎に走査線Ｙ１〜Ｙｍに順次供給するよう垂直走査制御信号ＹＣＴによって制御される。信号線駆動回路４は、走査信号により駆動される１水平走査期間（１Ｈ）において入力されるデジタル映像信号を直並列変換し、さらにデジタル・アナログ変換した表示信号Ｖｐｉｘをアナログ形式で信号線Ｘ１〜Ｘｎにそれぞれ供給するように水平走査制御信号ＸＣＴによって制御される。
【００２２】
この液晶表示装置では、液晶層ＬＱがｍ×ｎ個の画素電極ＰＥにそれぞれ対応してｍ×ｎ個の表示画素ＰＸに区画され、各表示画素ＰＸが２本の隣接走査線Ｙと２本の隣接信号線Ｘとの間にほぼ規定される。表示画面はこれらｍ×ｎ個の表示画素ＰＸにより構成される。走査線駆動回路３及び信号線駆動回路４は、図１及び図２に示すように、ｍ×ｎ個の表示画素ＰＸの外側に配置され、複数の外部接続パッドＯＬＢはアレイ基板２の周縁に配置される。信号線駆動回路４は、これら外部接続パッドＯＬＢよりも内側に配置される。各画素スイッチ１２は対応走査線Ｙからの走査信号に応答して対応信号線Ｘからの表示信号Ｖｐｉｘをサンプリングして対応画素電極ＰＥに印加し、この画素電極ＰＥの電位と対向電極ＣＥの電位との電位差に基づいて対応表示画素ＰＸの光透過率を制御する。
【００２３】
前述の通り、液晶表示装置のアレイ基板２には、各画素に対応して画素スイッチとなる薄膜トランジスタ、及び当該薄膜トランジスタに接続される走査線、信号線が形成されている。そこで次に、アレイ基板２上に形成される配線の構成について説明する。
【００２４】
図３は、アレイ基板２の画素形成領域を拡大して示すものである。アレイ基板２上には、図３に模式的に示すように、各画素に対応して薄膜トランジスタ２１が形成されている。薄膜トランジスタ２１は、島状に形成された多結晶シリコン等の半導体層２２を有し、その中央を横切る形でゲート線２３が形成されている。ゲート線２３を挟んで半導体層２２の両側には、ソース領域及びドレイン領域が形成され、その一方がコンタクト部Ｃを介して画素電極あるいはキャパシタンス（図示は省略する）と接続される。
【００２５】
本実施形態の表示装置においては、アレイ基板３側から見たときに、前記ゲート線２３が１層目の配線層として形成されており、このゲート線２３と同じ配線層として、ゲート線２３と接続される第１走査線２４が図中水平方向に形成されている。
【００２６】
前述のように、１層目の配線層は、ゲート線２３と第１走査線２４とから構成されるが、この１層目の配線層は、プロセス上の要求からＷやＭｏ等の高融点金属材料により形成される。
【００２７】
また、前記第１走査線２４上には、これに沿う形で第２走査線２５が形成されている。この第２走査線２５は、図４に示すように、第１走査線２４上に第１層間絶縁膜２６を介して２層目の配線層として形成されており、第１層間絶縁膜２６に形成されたコンタクトホール２７を介して第１走査線２４と電気的に接続されている。なお、前記コンタクトホール２７は、第１走査線２４に沿ってスリット状に形成されていてもよいし、第１走査線２４に沿って間欠的に複数配列形成されていてもよい。
【００２８】
さらに、第２走査線２５上には、第２層間絶縁膜２８を介して信号線２９が形成されている。この信号線２９は、アレイ基板２側から見て３層目の配線層ということになる。信号線２９は、前記第１走査線２４や第２走査線２５に対して直交方向（図中、垂直方法）に交差する形で形成されており、前述の信号線駆動回路４に接続されている。
【００２９】
前記第２走査線２５や信号線２９は、第１走査線２４と異なり、配線材料に制約はない。したがって、これら第２走査線２５や信号線２９は、例えばＡｌ等の低抵抗金属材料により形成することができる。
【００３０】
以上の配線構造においては、１層目の配線層である第１走査線２４と、２層目の配線層である第２走査線２５とが電気的に接続され、１本の走査線として機能する。ここで、第２走査線２５が低抵抗金属材料により形成されているので、走査線全体の抵抗値が大幅に低いものとなる。第２走査線２５は、例えば信号線２９等とは異なるレイヤーとして形成されているので、信号線２９との交差部分においても分断する必要がなく、走査線全体の抵抗値を大幅に低下させることができる。一方、第１走査線２４については、抵抗値を考慮する必要がなく、膜厚を薄くすることができ、線幅も狭くすることができる。
【００３１】
前述の配線構造においては、各配線層の膜厚を適正に設定することが好ましい。例えば１層目の配線層（ここではゲート線２３及び第１走査線２４）の膜厚をｄ１、２層目の配線層（ここでは第２走査線２５）の膜厚をｄ２、３層目の配線層（ここでは信号線２９）の膜厚をｄ３とした時に、ｄ１＜ｄ２且つｄ１＜ｄ３とすることが好ましい。例えば、１層目の配線層に関して言えば、歩留まり向上の観点から、膜厚はなるべく薄いことが好ましい。２層目及び３層目の配線層に関して言えば、低抵抗化の観点から、膜厚はなるべく厚い方が好ましい。これらの観点から、各配線層の膜厚は前記関係になるように設定することが好ましい。具体的には、例えば１層目の配線層（ここではゲート線２３及び第１走査線２４）の膜厚ｄ１を１００ｎｍ、２層目の配線層（ここでは第２走査線２５）の膜厚ｄ２を５００ｎｍ、３層目の配線層（ここでは信号線２９）の膜厚ｄ３を５００ｎｍとする。走査線（ゲート線）を単一の配線層で形成する場合、３００ｎｍ程度の膜厚が必要であったことと比較して、１層目の配線層（ここではゲート線２３及び第１走査線２４）の膜厚ｄ１は大幅に薄くすることが可能である。
【００３２】
以上のような配線構造を有する表示装置においては、走査線が低抵抗化されること等の理由から、種々の効果を得ることが可能である。先ず第１に、第２走査線２５に低抵抗金属材料を使用することにより、走査線全体の抵抗値を下げることができ、表示装置の動作周波数を向上することができる。第２に、第２走査線２５に低抵抗金属材料を使用することにより、第１走査線２４や第２走査線２５を細線化することができ、透過型表示装置における開口率を向上することができる。第３に、前記配線構造では、多層の配線層が層間絶縁膜を介して積層された構成であるので、各配線層を独立した配線として使用することができ、周辺回路を集積化して非表示エリアの面積を縮小することが可能である。
【００３３】
第４に、例えばＷやＭｏ等の高融点金属材料により形成される１層目の配線層（ここではゲート線２３及び第１走査線２４）を薄膜化することができるので、以下の理由により歩留まりを向上することができる。すなわち、前記１層目の配線層の薄膜化により、２層目の配線層との間の層間絶縁膜にクラックが生ずる可能性が低減される。また、１層目の配線層が厚い場合、層間絶縁膜には高い被覆性が要求されるが、その制限がなくなり、層間絶縁膜として使用できる材料の選択の幅が拡がる。その結果、層間絶縁膜のクラックが低減される。
【００３４】
さらに、上層配線の断線低減による歩留まり向上も実現される。１層目の配線層が薄膜化により、上層の配線（２層目の配線層や３層目の配線層）が１層目の配線を乗り越える部分での段差が低減され、この乗り越え部分での断線の可能性が低減される。また、１層目の配線層が厚い場合、上層の配線の乗り越え部分での断線防止のため、層間絶縁膜による平坦化等の方法が採られるが、その必要がなくなる。
【００３５】
さらにまた、薄膜トランジスタの特性バラツキ低減という観点からも歩留まり向上を実現することができる。薄膜トランジスタの特性バラツキは歩留まりを低下させるが、１層目の配線層の薄膜化は、下記２つの効果により薄膜トランジスタの特性バラツキを低減させる。先ず、１層目の配線層は、薄膜トランジスタのゲートメタル（ゲート線２３）となるが、これを薄膜化することによりエッチング時の加工バラツキが低減する。これにより薄膜トランジスタのＬ長のバラツキが低減され、結果として薄膜トランジスタの特性バラツキが低減される。また、薄膜トランジスタのソース／ドレイン部への不純物の注入は、寄生容量の低減のためゲートメタル加工後に行われ、ゲート絶縁膜を介してのイオン注入となる。したがって、イオン注入時のゲート絶縁膜の膜厚のバラツキは不純物濃度のバラツキに繋がる。ゲート絶縁膜の膜厚バラツキは、（ａ）ゲート絶縁膜成膜時のバラツキと、（ｂ）ゲートメタルのエッチング時、オーバーエッチングによってゲート絶縁膜が削られることによる膜厚のバラツキによって生ずる。ゲートメタルである１層目の配線層が薄膜化されれば、（ｂ）の効果によるバラツキが低減される。これらの結果、薄膜トランジスタのソース／ドレイン部の不純物濃度のバラツキが低下し、薄膜トランジスタの特性バラツキが低減される。また、ゲート絶縁膜が薄い場合等には、ゲートメタルである１層目の配線層のエッチング時に半導体層までエッチングされ、不良となる可能性があるが、１層目の配線層の薄膜化はこの可能性を低減する。
【００３６】
以上、本発明を適用した表示装置の実施形態について説明したが、本発明が前記実施形態に限定されるものでないことは言うまでもない。例えば、前記実施形態では、１層目の配線層と２層目の配線層を組み合わせることで１つの走査線を構成するようにしたが、１層目の配線層をゲート線として用い、２層目の配線層のみを走査線として用いることも可能である。また、前記実施形態では、配線層を３層としたが、４層以上とすることも可能である。
【図面の簡単な説明】
【００３７】
【図１】液晶表示パネルの概略構成を示す斜視図である。
【図２】アレイ基板の駆動回路の一例を示す回路図である。
【図３】画素領域を拡大して示す概略平面図である。
【図４】図３のｘ−ｘ線における概略断面図である。
【符号の説明】
【００３８】
１  液晶表示パネル、２  アレイ基板、３  対向基板、４  信号線駆動回路、５  走査線駆動回路、１１  外部制御回路、１２  画素スイッチ、２１  薄膜トランジスタ、２２  半導体層、２３  ゲート線、２４  第１走査線、２５  第２走査線、２６  第１層間絶縁膜、２７  コンタクトホール、２８  第２層間絶縁膜、２９  信号線
【図１】
2010039444.tif 000003
【図２】
2010039444.tif 000004
【図３】
2010039444.tif 000005
【図４】
2010039444.tif 000006