(57)【要約】【課題】  電源装置に内蔵されているインバータ回路の導通時間が最少近傍のとき、出力電流の制御が不安定になる。【解決手段】  商用交流電源を整流・平滑して直流電圧を出力する直流変換回路と、直流電圧を高周波交流電圧に変換するインバータ回路と、高周波交流電圧を負荷に適した電圧に変換する変圧器と、インバータ回路を制御する出力制御信号を出力する出力制御回路と、出力制御信号に応じてインバータ回路を駆動するスイッチング素子駆動回路と、を備えた電源装置において、スイッチング素子駆動回路は、出力制御信号のオンデューチイが予め定めた基準値未満のとき予め定めた第１の駆動電圧を供給し、出力制御信号のオンデューチイが前記基準値を超えたときから第１の駆動電圧を高くし予め定めた第２の駆動電圧として供給し、インバータ回路を駆動すること、を特徴とする電源装置である。【選択図】図１
2010284709.tif 000002
【特許請求の範囲】
【請求項１】
商用交流電源を整流・平滑して直流電圧を出力する直流変換回路と、前記直流電圧を高周波交流電圧に変換するスイッチング素子から成るインバータ回路と、前記高周波交流電圧を負荷に適した電圧に変換する変圧器と、前記インバータ回路を制御する出力制御信号を出力する出力制御回路と、前記出力制御信号に応じて前記インバータ回路を駆動するスイッチング素子駆動回路と、を備えた電源装置において、前記スイッチング素子駆動回路は、前記出力制御信号のオンデューチイが予め定めた基準値未満のとき予め定めた第１の駆動電圧を供給し、前記出力制御信号のオンデューチイが前記基準値を超えたときから前記第１の駆動電圧を高くし予め定めた第２の駆動電圧として供給し、前記インバータ回路を駆動すること、を特徴とする電源装置。
【請求項２】
前記第１の駆動電圧は、前記インバータ回路を形成するスイッチング素子のしきい値電圧を超えた活性領域で通電する活性電圧であり、前記第２の駆動電圧は、前記スイッチング素子が飽和領域で導通する飽和電圧の値であること、を特徴とする請求項１記載の電源装置。
【請求項３】
前記第２の駆動電圧は、前記出力制御信号のオンデューチイが前記基準値を超えたときから前記第１の駆動電圧を所定の電圧上昇率で高くし、所定の駆動電圧に達すると前記電圧の上昇を停止すること、を特徴とする請求項１記載の電源装置。
【請求項４】
前記第２の駆動電圧は、前記出力制御信号のオンデューチイが前記基準値以上のとき、前記出力制御信号のオンデューチイの値に基づいて高くなること、を特徴とする請求項１記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置に内蔵されているインバータ回路のスイッチング素子を駆動するスイッチング素子駆動回路に関するものである。
【背景技術】
【０００２】
電源装置に内蔵されているインバータ回路のスイッチング素子は、オンデューテイが非常に小さくなるとスイッチング素子のターン・オフの遅れにより小電流領域での安定制御が困難になる。
【０００３】
図８は、従来技術の溶接電源の電気接続図である。同図において、直流変換回路は、整流回路ＤＲ１及び出力側に並列に設けた平滑コンデンサーＣ１から形成される。
【０００４】
インバータ回路ＩＮＶは、図示省略の相対向する第１のスイッチング素子ＴＲ１乃至第４のスイッチング素子ＴＲ４からフルブリッジを形成し、直流電圧を高周波交流電圧に変換して出力する。
【０００５】
変圧器ＩＮＴは、インバータ回路ＩＮＶによって変換された高周波交流電圧をアーク加工に適した高周波交流電圧に変換し、２次整流回路ＤＲ２は、主変圧器ＩＮＴの出力を整流し直流リアクトルＤＣＬを介して消耗電極１と被加工物Ｍとの間に電力を供給しアークを発生させる。
【０００６】
出力電流検出回路ＩＤは、主変圧器ＩＮＴの２次側の出力電流を検出して出力電流検出信号Ｉｄとして出力する。出力制御回路ＳＣは、パルス周波数が一定でパルス幅を変調するＰＷＭ制御を行ない、出力電流検出信号Ｉｄに応じて互いに半周期ずれた第１の出力制御信号Ｓｃ１及び第２の出力制御信号Ｓｃ２のパルス幅を制御する。
【０００７】
図９は、パルストランスを用いた従来技術の第1のスイッチング素子駆動回路ＳＤ１の詳細図であり、第１のスイッチング素子駆動回路ＳＤ１は、第１の出力制御信号Ｓｃ１に応じて導通する１次駆動スイッチング素子ＴＲ９と、この１次駆動スイッチング素子ＴＲ９の導通に応じて所定の電圧がパルストランスＴ１の１次巻線に印加し、この印加電圧に応じて誘導起電圧を発生しパルストランスＴ２の２次巻線に出力する。続いて、誘導起電圧に応じて２次駆動スイッチング素子ＴＲ１０が遮断し、インバータ回路を形成する第１のスイッチング素子ＴＲ１に順バイアスがかかり導通する。図示省略の第２スイッチング素子駆動回路ＳＤ２〜第４のスイッチング素子駆動回路ＳＤ４は、第１のスイッチング素子駆動回路ＳＤ１と同一構成を有するので動作説明は省略する。
【０００８】
次に、図８を用いて従来技術の動作について説明する。
図８に示す主制御回路ＳＣは、出力電流検出信号Ｉｄに応じて互いに半周期ずれた第１の出力制御信号Ｓｃ１及び第２の出力制御信号Ｓｃ２のパルス幅を制御する。同図に示す主制御回路ＳＣから第１の出力制御信号Ｓｃ１が第1のスイッチング素子駆動回路ＳＤ１及び第４のスイッチング素子駆動回路ＳＤ４に入力されると、第１のスイッチング駆動信号Ｓｄ１及び第４のスイッチング駆動信号Ｓｄ４を出力し、相対向する辺を形成する第１のスイッチング素子ＴＲ１及び第４のスイッチング素子ＴＲ４を導通する。
【０００９】
続いて、主制御回路ＳＣから第２の出力制御信号Ｓｃ２が第２のスイッチング素子駆動回路ＳＤ２及び第３のスイッチング素子駆動回路ＳＤ３に入力されると、第２のスイッチング駆動信号Ｓｄ２及び第３のスイッチング駆動信号Ｓｄ３を出力して相対向する辺を形成する第２のスイッチング素子ＴＲ２及び第３スイッチング素子ＴＲ３を導通する。
（例えば、特許文献１）
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開昭５９−１０４８３０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
図９に示す従来のスイッチング素子駆動回路は、パルストランスＴ２の負極側に逆バイアス電源を設けて、スイッチング素子のゲート・エミッタ間に充分な正の電圧（飽和電圧）を印加し、スイッチング素子を飽和領域で安定動作させていた。このとき、スイッチング素子のゲートに蓄えた電荷のゲートチャージ容量が大きいために放電に時間がかかりターン・オフが若干遅くなるが、インバータ回路を制御する出力制御信号のオンデューチイが比較的大きいため、このターン・オフの遅れによる影響は無視できる。
【００１２】
しかし、図８に示す溶接電源において、アーク発生中に消耗電極１と被加工物Ｍとが短絡したとき、この短絡時にアーク電圧が、（例えば１Ｖ近傍）アーク電流が、（例えば４０Ａ近傍）のときが多々発生する。このときインバータ回路を制御する出力制御信号のオンデューチイが最少近傍まで小さくなる。このオンデューチイが最少近傍になると、スイッチング素子のターン・オフの遅れの影響が無視できず、インバータ回路を制御する出力制御信号が間欠動作に陥り、短絡時に多々発生するアーク電圧が低く、アーク電流が小さいときに安定制御ができなくなるという問題が生じてしまう。
【００１３】
そこで、本発明では、インバータ回路を制御する出力制御信号のオンデューチイが最少近傍のときでも、安定制御ができる電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上述した課題を解決するために、第１の発明は、商用交流電源を整流・平滑して直流電圧を出力する直流変換回路と、前記直流電圧を高周波交流電圧に変換するスイッチング素子から成るインバータ回路と、前記高周波交流電圧を負荷に適した電圧に変換する変圧器と、前記インバータ回路を制御する出力制御信号を出力する出力制御回路と、前記出力制御信号に応じて前記インバータ回路を駆動するスイッチング素子駆動回路と、を備えた電源装置において、前記スイッチング素子駆動回路は、前記出力制御信号のオンデューチイが予め定めた基準値未満のとき予め定めた第１の駆動電圧を供給し、前記出力制御信号のオンデューチイが前記基準値を超えたときから前記第１の駆動電圧を高くし予め定めた第２の駆動電圧として供給し、前記インバータ回路を駆動すること、を特徴とする電源装置である。
【００１５】
第２の発明は、前記第１の駆動電圧は、前記インバータ回路を形成するスイッチング素子のしきい値電圧を超えた活性領域で通電する活性電圧であり、前記第２の駆動電圧は、前記スイッチング素子が飽和領域で導通する飽和電圧の値であること、を特徴とする請求項１記載の電源装置である。
【００１６】
第３の発明は、前記第２の駆動電圧は、前記出力制御信号のオンデューチイが前記基準値を超えたときから前記第１の駆動電圧を所定の電圧上昇率で高くし、所定の駆動電圧に達すると前記電圧の上昇を停止しすること、を特徴とする請求項１記載の電源装置である。
【００１７】
第４の発明は、前記第２の駆動電圧は、前記出力制御信号のオンデューチイが前記基準値以上のとき、前記出力制御信号のオンデューチイの値に基づいて高くなること、を特徴とする請求項１記載の電源装置である。
【発明の効果】
【００１８】
第１の発明及び第２の発明は、インバータ回路を形成するスイッチング素子を駆動するスイッチング素子駆動回路において、スイッチング素子に印加するゲート・エミッタ間の駆動電圧を２段階にし、例えば、第1の駆動電圧をスイッチング素子が導通を開始するしきい値電圧を超えた活性領域で通電する活性電圧とし、第２の駆動電圧をスイッチング素子が飽和領域で導通する飽和電圧とし、インバータ回路を制御する出力制御信号のオンデューチイが予め定めた基準値以上のとき、第２の駆動電圧をスイッチング素子のゲート・エミッタ間に印加し、飽和状態で導通することで、出力電流が最大定格のときでも安定制御が可能になる。さらに、インバータ回路を制御する出力制御信号のオンデューチイが最少近傍まで小さくなったとき、第１の駆動電圧のスイッチング素子のゲート・エミッタ間に印加し、活性状態で導通することで、スイッチング素子のスイッチングが速くなり、この速度アップにより出力制御信号の間欠動作が防止でき、オンデューチイが最少近傍でも安定制御が可能になる。
【００１９】
第３の発明は、第１の駆動電圧から第２の駆動電圧に高くするときに、所定の電圧上昇率（ｄｖ／ｄｔ）をもたせて緩やかに上昇させることで、第１の駆動電圧から第２の駆動電圧に切換わるときに発生する出力電流のハンチングを抑制できる。
【００２０】
第４の発明は、インバータ回路を制御する出力制御信号のオンデューチイが基準値以上になったとき、出力制御信号のオンデューチイの値に基づいて第２の駆動電圧を高くすることで、スイッチング素子のゲートに充電される電荷量が出力電流に応じて制御され、精度の良い出力制御が可能となる。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施の形態１に係る電源装置の電気接続図である。
【図２】図１に示すスイッチング素子駆動回路の詳細図である。
【図３】実施の形態１のオンデューチイが大きいときの動作を説明する波形タイミン          グ図である。
【図４】実施の形態１のオンデューチイが小さいときの動作を説明する波形タイミン          グ図である。
【図５】スイッチング素子（ＩＧＢＴ）のＶｃｅ−Ｉｃ特性図である。
【図６】実施の形態２に係るスイッチング素子駆動回路の詳細図である。
【図７】実施の形態２に係るスイッチング素子駆動回路の詳細図である。
【図８】従来技術の電源装置の電気接続図である。
【図９】従来技術のスイッチング素子駆動回路の詳細図である。
【発明を実施するための形態】
【００２２】
図１は、本発明の実施の形態１に係る電源装置の電気接続図である。
同図において、図８に示す従来技術の電源装置の電気接続図と同一符号の構成物は、同一動作を行なうので説明は省略し符号の相違する構成物についてのみ説明する。
【００２３】
図示省略のインバータ制御回路は、図１に示す第1のスイッチング素子駆動回路ＤＫ１〜第４のスイッチング素子駆動回路ＤＫ４によって形成され、図２は第１のスイッチング素子駆動回路ＤＫ１及び第２のスイッチング素子駆動回路ＤＫ２の詳細図である。
図２に示す、第１のスイッチング素子駆動回路ＤＫ１は、第１の出力制御信号Ｓｃ１に応じて導通／遮断する１次駆動スイッチング素子ＴＲ５と、この１次駆動スイッチング素子ＴＲ５の導通に応じて所定の電圧がパルストランスＴ１の１次巻線に印加し、この印加電圧に応じてパルストランスＴ１の第1の２次巻線に第1の誘導起電圧を発生すると共に第２の２次巻線に第２の誘導起電圧を発生するパルストランスＴ１と、第1の誘導起電圧の発生に応じて予め定めた第1の駆動電圧を通電する第１の２次駆動スイッチング素子ＴＲ６と、第２の誘導起電圧のオンデューチイを判別し、オンデューチイが所定値未満のとき、第２の誘導起電圧の供給を停止し、オンデューチイが所定値以上になったとき第２の誘導起電圧を供給するオンデューチイ判別回路ＧＤ１と、第２の誘導起電圧の供給に応じて第1の駆動電圧より高い第2の駆動電圧を通電する第２の２次駆動スイッチング素子ＴＲ７と、第１の２次駆動スイッチング素子ＴＲ６と第２の２次駆動スイッチング素子ＴＲ７との出力側をダイオードを介してオア接続し、オア演算された駆動電圧に応じてロウ・サイド動作を行なう第３の２次駆動スイッチング素子ＴＲ８とで形成される。
また、図１及び図２に示す第２のスイッチング素子駆動回路ＤＫ２、第３のスイッチング素子駆動回路ＤＫ３及び第４のスイッチング素子駆動回路ＤＫ４は、第１のスイッチング素子駆動回路ＤＫ１と同一構成であるので説明は省略する。
【００２４】
図３、本発明の実施の形態１において、オンデューチイが予め定めた基準値より大きいときの動作を説明する波形タイミング図である。
図３おいて、同図（ａ）の波形は第１の出力制御信号Ｓｃ１を示し、同図（ｂ）の波形は第２の出力制御信号Ｓｃ２を示し、同図（ｃ）の波形は第１のスイッチング駆動信号Ｄｋ１を示し、同図（ｄ）の波形は第２のスイッチング駆動信号Ｄｋ２を示し、同図（ｅ）の波形は第１のスイッチング素子駆動回路ＤＫ１を形成する第１の２次駆動スイッチング素子ＴＲ６のゲート信号Ｔｒ６を示し、同図（ｆ）の波形は第１のスイッチング素子駆動回路ＤＫ１を形成する第２の２次駆動スイッチング素子ＴＲ７のゲート信号Ｔｒ７を示し、同図（ｊ）の波形は第２のスイッチング素子駆動回路ＤＫ２を形成する第１の２次駆動スイッチング素子ＴＲ１０のゲート信号Ｔｒ１０を示し、同図（ｈ）の波形は第２のスイッチング素子駆動回路ＤＫ２を形成する第２の２次駆動スイッチング素子ＴＲ１１のゲート信号Ｔｒ１１を示す。
【００２５】
つぎに、図３の波形タイミング図及び図５のスイッチング素子のＶｃｅ−Ｉｃ特性図を用いて本発明の動作について説明する。
図１に示す、起動スイッチＴＳから起動信号Ｔｓが出力されると出力制御回路ＳＣは、予め定めた電流基準値Ｉｒと出力電流検出信号Ｉｄとを比較演算した値（例えば、Ｉｒ−Ｉｄ）に基づいて定まる図３（ａ）に示す第１の出力制御信号Ｓｃ１及び同図（ｂ）に示す第２の出力制御信号Ｓｃ２を出力する。
【００２６】
図３に示す時刻ｔ＝ｔ１において、図３（ａ）に示す第１の出力制御信号Ｓｃ１がＨｉｇｈレベルになり、図２に示す第１のスイッチング素子駆動回路ＤＫ１の１次駆動スイッチング素子ＴＲ５が導通すると、１次駆動スイッチング素子ＴＲ５は、パルストランスＴ１の１次巻線Ｎ１に所定の１次電圧を印加し、パルストランスＴ１は１次巻線Ｎ１に１次電圧が印加されると第1の２次巻線Ｎ２に第1の誘導起電圧を発生すると共に第２の２次巻線Ｎ３に第２の誘導起電圧を発生する。
【００２７】
時刻ｔ＝ｔ１において、第1の誘導起電圧に応じて図３（ｅ）に示すゲート信号Ｔｒ６が第１の２次駆動スイッチング素子ＴＲ６に入力され導通する。第１の２次駆動スイッチング素子ＴＲ６が導通すると、第１の駆動電圧（例えば、９Ｖ）を通電して第３の２次駆動スイッチング素子ＴＲ８を遮断する。そして、第１のスイッチング素子ＴＲ１は、図３（ｃ）に示す第１のスイッチング駆動信号Ｄｋ１が入力されて駆動する。このとき、第１のスイッチング素子ＴＲ１のゲートには、例えば、負電圧（−８Ｖ）から正電圧（＋９Ｖ）の変化した第１の駆動電圧が印加され活性状態で導通する。
このとき、第１の駆動電圧（９Ｖ）は、図５に示すスイッチング素子のＶｃｅ−Ｉｃ特性図より、インバータ回路を形成する第１のスイッチング素子が導通を開始するしきい値電圧を超えた活性領域のゲート電圧であり、図示省略のアーク発生中に発生する短絡状態で、アーク電圧が（例えば１Ｖ近傍）  アーク電流が（例えば４０Ａ近傍）に対してアーク電流を充分供給できる値（１００Ａ）を選択している。
【００２８】
時刻ｔ＝ｔ１において、第２の誘導起電圧がオンデューチイ判別回路ＧＤ１に入力されると、オンデューチイ判別回路ＧＤ１は、第２の誘導起電圧の時間と予め定めた時間Ｔ１とを比較し（例えば、１μｓ）を超えたときに、オンデューチイが予め定めた基準値より大きいと判別し、時刻ｔ＝ｔ２において、第２の２次駆動スイッチング素子ＴＲ７の導通させる図３（ｆ）に示すゲート信号Ｔｒ７を生成して出力する。
【００２９】
時刻ｔ＝ｔ２において、図３（ｆ）に示すゲート信号Ｔｒ７が第２の２次駆動スイッチング素子ＴＲ７に入力されて導通すると、第２の駆動電圧（例えば、１６Ｖ）を通電しダイオードＤ２及びダイオードＤ３を介して第１の駆動電圧と第２の駆動電圧とのオア論理を行なって、同図（ｃ）に示す第１のスイッチング駆動信号Ｄｋ１の電圧を（９Ｖ）から（１６Ｖ））に高くする。このとき、第２の駆動電圧（１６Ｖ）は、図５に示すようにインバータ回路を形成する第１のスイッチング素子ＴＲ１が飽和状態で導通する飽和電圧であり、負荷に供給する出力電流が最大定格まで供給できる値である。
【００３０】
時刻ｔ＝ｔ３において、図３（ａ）に示す第１の出力制御信号Ｓｃ１がＬｏｗレベルになると１次駆動スイッチング素子ＴＲ５が遮断され、パルストランスＴ１の１次巻線Ｎ１に１次電圧の印加が停止する。
【００３１】
時刻ｔ＝ｔ３において、図２に示すパルストランスＴ１の１次巻線Ｎ１に１次電圧の印加が停止すると、第1の２次巻線Ｎ２の第1の誘導起電圧と第２の２次巻線Ｎ３の第２の誘導起電圧の発生が停止する。このとき、第３の２次駆動スイッチング素子ＴＲ８に第１の駆動電圧及び第２の駆動電圧の供給が停止され第３の２次駆動スイッチング素子ＴＲ８は導通する。第３の２次駆動スイッチング素子ＴＲ８は導通すると逆バイアス電源から負電圧（例えば  −８Ｖ）が供給され第１のスイッチング駆動信号Ｄｋ１の電圧が、図３（ｃ）に示すように正電圧から負電圧（例えば＋１６Ｖから−８Ｖ）に変化し、図１に示す第１のスイッチング素子ＴＲ１を遮断する。
【００３２】
図３に示す時刻ｔ＝ｔ４において、図３（ｂ）に示す第２の出力制御信号Ｓｃ２がＨｉｇｈレベルになり、図２に示す第２のスイッチング素子駆動回路ＤＫ２の１次駆動スイッチング素子ＴＲ９が導通すると、１次駆動スイッチング素子ＴＲ９は、パルストランスＴ１の１次巻線Ｎ１に所定の１次電圧を印加し、パルストランスＴ１は１次巻線Ｎ１に１次電圧が印加さえると第1の２次巻線Ｎ２に第1の誘導起電圧を発生すると共に第２の２次巻線Ｎ３に第２の誘導起電圧を発生する。
【００３３】
時刻ｔ＝ｔ４において、第1の誘導起電圧に応じて図３（ｊ）に示すゲート信号Ｔｒ１０が第１の２次駆動スイッチング素子ＴＲ１０に入力され導通する。第１の２次駆動スイッチング素子ＴＲ１０が導通すると、第１の駆動電圧（例えば、９Ｖ）を通電して第３の２次駆動スイッチング素子ＴＲ１２を遮断する。そして、第２のスイッチング素子ＴＲ２は、同図（ｄ）に第２のスイッチング駆動信号Ｄｋ２が入力されて駆動する。このとき、第２のスイッチング素子ＴＲ２のゲートには、例えば、負電圧（−８Ｖ）から正電圧（＋９Ｖ）の変化した第１の駆動電圧が印加され導通する。
【００３４】
時刻ｔ＝ｔ４において、第２の誘導起電圧がオンデューチイ判別回路ＧＤ２に入力されると、オンデューチイ判別回路ＧＤ２は、第２の誘導起電圧の時間が予め定めた時間Ｔ１が経過したときに、第２の２次駆動スイッチング素子ＴＲ１０の導通させる図３（ｈ）に示すゲート信号Ｔｒ１０を生成して出力する。
【００３５】
時刻ｔ＝ｔ５において、図４（ｈ）に示すゲート信号Ｔｒ１１が第２の２次駆動スイッチング素子ＴＲ１１に入力されて導通すると、第２の駆動電圧（例えば、１６Ｖ）を通電してダイオードＤ２及びダイオードＤ３を介して第１の駆動電圧と第２の駆動電圧とのオア論理を行なって、同図（ｄ）に示す第２のスイッチング駆動信号Ｄｋ２の電圧を（９Ｖ）から（１６Ｖ）に高くする。このとき、第２の駆動電圧（１６Ｖ）は、図５に示すようにインバータ回路を形成する第２のスイッチング素子ＴＲ２が飽和状態で導通する飽和電圧であり、負荷に供給する出力電流が最大定格まで供給できる値である。
【００３６】
時刻ｔ＝ｔ６において、図３（ｂ）に示す第２の出力制御信号Ｓｃ２がＬｏｗレベルになると１次駆動スイッチング素子ＴＲ９が遮断され、パルストランスＴ２の１次巻線Ｎ１に１次電圧の印加が停止する。
【００３７】
時刻ｔ＝ｔ６において、図２に示すパルストランスＴ２の１次巻線Ｎ１に１次電圧の印加が停止すると、第1の２次巻線Ｎ２の第1の誘導起電圧と第２の２次巻線Ｎ３の第２の誘導起電圧の発生を停止する。このとき、第３の２次駆動スイッチング素子ＴＲ１２に第１の駆動電圧及び第２の駆動電圧の供給が停止されて第３の２次駆動スイッチング素子ＴＲ１２は導通する。第３の２次駆動スイッチング素子ＴＲ１２は導通すると逆バイアス電源から負電圧（例えば  −８Ｖ）が供給され第２のスイッチング駆動信号Ｄｋ２の電圧が、図３（ｄ）に示すように正電圧から負電圧（例えば＋１６Ｖから−８Ｖ）に変化して図１に示す第２のスイッチング素子ＴＲ２を遮断する。そして、以後は上記と同一動作を行なう。
【００３８】
上述において、インバータ回路を制御する出力制御信号のオンデューチイが予め定めた基準値以上のとき、第２の駆動電圧の（１６Ｖ）をスイッチング素子のゲート・エミッタ間に印加し、飽和状態でスイッチング素子を導通することで出力電流が最大定格のときでも安定制御が可能になる。
【００３９】
図４は、本発明の実施の形態１において、オンデューチイが予め定めた基準値未満のときの動作を説明する波形タイミング図である。
図４において、図４（ａ）の波形は第１の出力制御信号Ｓｃ１を示し、同図（ｂ）の波形は２の出力制御信号Ｓｃ２を示し、同図（ｃ）の波形は第１のスイッチング駆動信号Ｄｋ１を示し、同図（ｄ）の波形は第２のスイッチング駆動信号Ｄｋ２を示し、同図（ｅ）の波形は第１のスイッチング素子駆動回路ＤＫ１を形成する第１の２次駆動スイッチング素子ＴＲ６のゲート信号Ｔｒ６を示し、同図（ｆ）の波形は第１のスイッチング素子駆動回路ＤＫ１を形成する第２の２次駆動スイッチング素子ＴＲ７のゲート信号Ｔｒ７を示し、同図（ｊ）の波形は第２のスイッチング素子駆動回路ＤＫ２を形成する第１の２次駆動スイッチング素子ＴＲ１０のゲート信号Ｔｒ１０を示し、同図（ｈ）の波形は第２のスイッチング素子駆動回路ＤＫ２を形成する第２の２次駆動スイッチング素子ＴＲ１１のゲート信号Ｔｒ１１を示す。
【００４０】
図４に示す時刻ｔ＝ｔ１において、図４（ａ）に示す第１の出力制御信号Ｓｃ１がＨｉｇｈレベルになり、図２に示す第１のスイッチング素子駆動回路ＤＫ１の１次駆動スイッチング素子ＴＲ５が導通すると、１次駆動スイッチング素子ＴＲ５は、パルストランスＴ１の１次巻線Ｎ１に所定の１次電圧を印加し、パルストランスＴ１は１次巻線Ｎ１に１次電圧が印加さえると第1の２次巻線Ｎ２に第1の誘導起電圧を発生すると共に第２の２次巻線Ｎ３に第２の誘導起電圧を発生する。
【００４１】
時刻ｔ＝ｔ１において、第1の誘導起電圧に応じて図４（ｅ）に示すゲート信号Ｔｒ６が第１の２次駆動スイッチング素子ＴＲ６に入力され導通する。第１の２次駆動スイッチング素子ＴＲ６が導通すると、第１の駆動電圧（例えば、９Ｖ）を通電して第３の２次駆動スイッチング素子ＴＲ８を遮断する。そして、第１のスイッチング素子ＴＲ１は、図４（ｃ）に示す第１のスイッチング駆動信号Ｄｋ１が入力されて駆動する。このとき、第１のスイッチング素子ＴＲ１のゲートには、例えば、負電圧（−８Ｖ）から正電圧（＋９Ｖ）の変化した第１の駆動電圧が印加され活性状態で導通する。
【００４２】
時刻ｔ＝ｔ１において、第２の誘導起電圧がオンデューチイ判別回路ＧＤ１に入力されると、オンデューチイ判別回路ＧＤ１は、第２の誘導起電圧の時間が予め定めた時間Ｔ１（例えば１μｓ）以上か否かの判別を開始する。  時刻ｔ＝ｔ１において、第２の誘導起電圧がオンデューチイ判別回路ＧＤ１に入力されると、オンデューチイ判別回路ＧＤ１は、第２の誘導起電圧の時間が予め定めた時間Ｔ１（例えば、１μｓ）より短いときに、オンデューチイが予め定めた基準値未満と判別し、時刻ｔ＝ｔ２において、第２の２次駆動スイッチング素子ＴＲ７の遮断状態を継続する。このとき、第１のスイッチング素子ＴＲ１は活性状態で導通する。
【００４３】
時刻ｔ＝ｔ２において、図４（ａ）に示す第１の出力制御信号Ｓｃ１がＬｏｗレベルになると１次駆動スイッチング素子ＴＲ５が遮断され、パルストランスＴ１の１次巻線Ｎ１に１次電圧の印加が停止すると、第１の２次巻線Ｎ２の第１の誘導起電圧及び第２の２次巻線Ｎ３の第２の誘導起電圧の発生を停止する。このとき、図２に示すオンデューチイ判別回路ＧＤ１は、第２の誘導起電圧の時間が予め定めた時間Ｔ１より短いために、図５（ａ）に示す第１の出力制御信号Ｓｃ１のオンデューチイが予め定めた基準値未満と判別し、図４（ｆ）に示すゲート信号Ｔｒ７が第２の２次駆動スイッチング素子ＴＲ７に入力されず、第２の駆動電圧（例えば、１６Ｖ）の通電を禁止し、ダイオードＤ２を介して第１の駆動電圧（９Ｖ）が供給され同図（ｃ）に第１のスイッチング駆動信号Ｄｋ１が第１のスイッチング素子ＴＲ１に入力され、時刻ｔ＝ｔ２まで活性状態で導通を継続する。
【００４４】
時刻ｔ＝ｔ１〜ｔ２の時間は、第１のスイッチング駆動信号Ｄｋ１の出力電圧（９Ｖ）が、図１に示す第１のスイッチング素子ＴＲ１を入力され活性状態で導通する。このとき、時刻ｔ＝ｔ２において、第１のスイッチング素子ＴＲ１がターン・オフするときに、ゲートの電荷量が抑制されているため電荷の放電がはやくなりターン・オフも速くなる。
よって、アーク発生中に消耗電極１と被加工物Ｍとが短絡しアーク電圧が、（例えば１Ｖ近傍）アーク電流が、（例えば４０Ａ近傍）になり、インバータ回路を制御する出力制御信号のオンデューチイが最少近傍になっても間欠動作が防止でき安定制御が可能になる。更に、インバータを形成するスイッチング素子を活性状態で動作をすると損失が増加するが、インバータ回路を制御する出力制御信号のオンデューチイを最少近傍でスイッチング素子を活性状態で動作させるので、損失増加の影響は略零になる。
【００４５】
図６は、実施の形態２に係るスイッチング素子駆動回路の詳細図である。同図において、図１、図２及び図８に示す溶接電源装置の電気接続図と同一符号の構成物は、同一動作を行なうので説明は省略し、符号の相違する構成物についてのみ説明する。
【００４６】
図６に示す第２のオンデューチイ判別回路ＧＤ２は、第２の誘導起電圧の時間が予め定めた時間Ｔ１より長いとき、出力制御信号のオンデューチイが予め定めた基準値以上と判別し、時間Ｔ１が経過したときに第２の２次駆動スイッチング素子ＴＲ７を導通させると共にオンデューチイ判別信号Ｇｄ２をＨｉｇｈレベルにして出力する。
【００４７】
図６に示す昇降圧回路ＤＶは、第２のオンデューチイ判別回路ＧＤ２からのオンデューチイ判別信号Ｇｄ２がＬｏｗレベルのとき、直流電圧（１６Ｖ）を（９Ｖ）に降圧して出力し、オンデューチイ判別信号Ｇｄ２がＬｏｗレベルからＨｉｇｈレベルになるとと、出力電圧（９Ｖ）を所定の電圧上昇率（ｄｖ／ｄｔ）により緩やかに上昇させ（１６Ｖ）まで高くする。
【００４８】
次に、動作について説明する。
図６に示す第１の出力制御信号Ｓｃ１がＨｉｇｈレベルになると、第１のスイッチング素子駆動回路ＤＫ１の１次駆動スイッチング素子ＴＲ５が導通し、１次駆動スイッチング素子ＴＲ５は、パルストランスＴ１の１次巻線Ｎ１に所定の１次電圧を印加し、パルストランスＴ１は１次巻線Ｎ１に１次電圧が印加されると第1の２次巻線Ｎ２に第1の誘導起電圧を発生すると共に第２の２次巻線Ｎ３に第２の誘導起電圧を発生する。
【００４９】
第1の誘導起電圧に応じて第１の２次駆動スイッチング素子ＴＲ６が導通し、第１の駆動電圧（９Ｖ）を通電して第３の２次駆動スイッチング素子ＴＲ８を遮断し、第１のスイッチング駆動信号Ｄｋ１の駆動電圧を（９Ｖ）をスイッチング素子に印加させ活性状態で導通させる。
【００５０】
第２のオンデューチイ判別回路ＧＤ２は、第２の誘導起電圧の時間が予め定めた時間Ｔ１より短いとき、第１の出力制御信号のオンデューチイが基準値未満と判別し、第２の２次駆動スイッチング素子ＴＲ７を遮断させる共にオンデューチイ判別信号Ｇｄ２の出力も停止する。このとき、昇降圧回路ＤＶは（９Ｖ）の直流電圧を第２の２次駆動スイッチング素子ＴＲ７のコレクタ側に供給する。
【００５１】
つぎに、第２のオンデューチイ判別回路ＧＤ２は、第２の誘導起電圧の時間が予め定めた時間Ｔ１より長いとき、出力制御信号のオンデューチイが基準値以上と判別し、第２の２次駆動スイッチング素子ＴＲ７を導通させると共にオンデューチイ判別信号Ｇｄ２をＨｉｇｈレベルにして出力する。
【００５２】
図６に示す昇降圧回路ＤＶは、オンデューチイ判別信号Ｇｄ２がＨｉｇｈレベルになると、駆動電圧を所定の電圧上昇率で緩やかに（９Ｖ）から（１６Ｖ）に上昇させ、第１のスイッチング駆動信号Ｄｋ１の駆動電圧が（１６Ｖ）に達すると、上昇を停止してスイッチング素子に印加して導通させる。このとき、スイッチング素子の導通は活性状態から飽和状態に移行する。
【００５３】
上述より、第１の駆動電圧から第２の駆動電圧に高くするときに、所定の電圧上昇率（ｄｖ／ｄｔ）をもたせて緩やかに上昇させることで、第１の駆動電圧（９Ｖ）から第２の駆動電圧（１６Ｖ）に切換わるときに発生する出力電流のハンチングが抑制できる。
【００５４】
図７、実施の形態３に係るスイッチング素子駆動回路の詳細図である。同図において、図１、図２、図６及び図８に示す溶接電源装置の電気接続図と同一符号の構成物は、同一動作を行なうので説明は省略し、符号の相違する構成物についてのみ説明する。
【００５５】
図７に示すオンデューチイ対応直流電源回路ＦＶは、第２のオンデューチイ判別回路ＧＤ２からのオンデューチイ判別信号Ｇｄ２がＬｏｗレベルのとき、直流電圧を、例えば（９Ｖ）にして出力し、オンデューチイ判別信号Ｇｄ２がＨｉｇｈレベルになると第１の出力制御信号Ｓｃ１のオンデューチイの値に基づいて直流電圧を高くする。
【００５６】
次に、動作について説明する。
図７に示す第１の出力制御信号Ｓｃ１がＨｉｇｈレベルになると、第１のスイッチング素子駆動回路ＤＫ１の１次駆動スイッチング素子ＴＲ５が導通し、１次駆動スイッチング素子ＴＲ５は、パルストランスＴ１の１次巻線Ｎ１に所定の１次電圧を印加し、パルストランスＴ１は１次巻線Ｎ１に１次電圧が印加されると第1の２次巻線Ｎ２に第1の誘導起電圧を発生すると共に第２の２次巻線Ｎ３に第２の誘導起電圧を発生する。
【００５７】
第1の誘導起電圧に応じて第１の２次駆動スイッチング素子ＴＲ６が導通し、第１の駆動電圧（９Ｖ）を通電して第３の２次駆動スイッチング素子ＴＲ８を遮断し、第１のスイッチング駆動信号Ｄｋ１の駆動電圧を（９Ｖ）をスイッチング素子に印加し活性状態で導通させる。
【００５８】
第２のオンデューチイ判別回路ＧＤ２は、第２の誘導起電圧の時間が予め定めた時間Ｔ１より短いとき、第１の出力制御信号のオンデューチイが基準値未満と判別し、第２の２次駆動スイッチング素子ＴＲ７を遮断させる共にオンデューチイ判別信号Ｇｄ２の出力も停止する。このとき、オンデューチイ対応直流電源回路ＦＶは、オンデューチイ判別信号Ｇｄ２がＬｏｗレベルのとき、直流電圧を（９Ｖ）にして第２の２次駆動スイッチング素子ＴＲ７のコレクタ側に出力する。
【００５９】
つぎに、第２のオンデューチイ判別回路ＧＤ２は、第２の誘導起電圧の時間が予め定めた時間Ｔ１より長いとき、出力制御信号のオンデューチイが基準値以上と判別し、第２の２次駆動スイッチング素子ＴＲ７を導通させると共にオンデューチイ判別信号Ｇｄ２をＨｉｇｈレベルにする。
【００６０】
図７に示すオンデューチイ対応直流電源回路ＦＶは、オンデューチイ判別信号Ｇｄ２がＨｉｇｈレベルになると、第１の出力制御信号Ｓｃ１のオンデューチイの値に基づいて、例えば  直流電圧を（９Ｖ）から（１６Ｖ）に高くして出力する。
【００６１】
上述より、インバータ回路を出力制御信号のオンデューチイが基準値以上になったとき、出力制御信号のオンデューチイの値に基づいて第２の駆動電圧を最適な値に設定することができる。
【符号の説明】
【００６２】
ＡＣ            商用交流電源
Ｃ１            平滑コンデンサー
ＤＣＬ          直流リアクトル
ＤＶ            降圧回路
ＤＲ１          １次整流回路
ＤＲ２          ２次整流回路
ＤＫ１          第１のスイッチング素子駆動回路（本発明回路）
ＤＫ２          第２のスイッチング素子駆動回路（本発明回路）
ＤＫ３          第３のスイッチング素子駆動回路（本発明回路）
ＤＫ４          第４のスイッチング素子駆動回路（本発明回路）
Ｄｋ１          第１のスイッチング素子駆動信号（本発明回路）
Ｄｋ２          第２のスイッチング素子駆動信号（本発明回路）
Ｄｋ３          第３のスイッチング素子駆動信号（本発明回路）
Ｄｋ４          第４のスイッチング素子駆動信号（本発明回路）
ＦＶ            オンデューチイ対応直流電源回路
ＧＤ            オンデューチイ判別回路
ＧＤ２          第２のオンデューチイ判別回路
ＩＤ            入力電流検出回路
Ｉｄ            入力電流検出信号
ＩＲ            出力電流設定回路
Ｉｒ            出力電流設定信号
ＩＮＴ          変圧器
Ｍ              被加工物
ＳＣ            主制御回路
Ｓｃ１          第1の出力制御信号
Ｓｃ２          第２の出力制御信号
ＳＤ１          第１のスイッチング素子駆動回路（従来回路）
ＳＤ２          第２のスイッチング素子駆動回路（従来回路）
ＳＤ３          第３のスイッチング素子駆動回路（従来回路）
ＳＤ４          第４のスイッチング素子駆動回路（従来回路）
Ｓｄ１          第１のスイッチング素子駆動信号（従来回路）
Ｓｄ２          第２のスイッチング素子駆動信号（従来回路）
Ｓｄ３          第３のスイッチング素子駆動信号（従来回路）
Ｓｄ４          第４のスイッチング素子駆動信号（従来回路）
ＴＨ            トーチ
ＴＳ            起動スイッチ
Ｔｓ            起動信号
ＴＲ１          第１のスイッチング素子
ＴＲ２          第２のスイッチング素子
ＴＲ３          第３のスイッチング素子
ＴＲ４          第４のスイッチング素子
【図１】
2010284709.tif 000003
【図２】
2010284709.tif 000004
【図３】
2010284709.tif 000005
【図４】
2010284709.tif 000006
【図５】
2010284709.tif 000007
【図６】
2010284709.tif 000008
【図７】
2010284709.tif 000009
【図８】
2010284709.tif 000010
【図９】
2010284709.tif 000011