(57)【要約】【課題】従来の電界効果型トランジスタでは、ソース領域およびドレイン領域に形成する高濃度不純物のイオン注入工程によりアモルファス化される半導体基板表面が、低濃度不純物拡散領域と高濃度不純物拡散領域との境界部において、活性化熱処理により結晶欠陥を誘発し、電界効果型トランジスタの信頼性を著しく低下させる問題があった。【解決手段】本発明の電界効果型トランジスタは、ソース領域およびドレイン領域を構成する部分の上部に緩衝膜を設けることで、高濃度不純物のイオン注入を行っても、この領域の半導体基板表面がアモルファス化することを防ぐことができる。これにより、低濃度不純物拡散領域と高濃度不純物拡散領域との境界部において、再結晶化による結晶欠陥の発生を防ぐことができる。【選択図】図１
2010165763.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面に設ける素子分離膜により規定される能動領域にソース領域、ドレイン領域、チャネル領域を有し、該チャネル領域の上部にゲート絶縁膜を介してゲート電極を有し、該ゲート電極の側壁にゲート電極側壁膜を設けてなる電界効果型トランジスタであって、
前記ソース領域と前記ドレイン領域との上部に、前記素子分離膜と接しないように緩衝膜を設け、
前記能動領域の上部に層間絶縁膜を設けて、該層間絶縁膜を開口するコンタクトホールを設けるとき、該コンタクトホールは、前記緩衝膜と平面的に重なる位置に設けることを特徴とする電界効果型トランジスタ。
【請求項２】
前記緩衝膜は、前記ゲート絶縁膜よりもその膜厚が厚いことを特徴とする請求項１に記載の電界効果型トランジスタ。
【請求項３】
前記緩衝膜は、少なくとも２つの膜を積層してなる積層膜で構成することを特徴とする請求項１または２に記載の電界効果型トランジスタ。
【請求項４】
前記ゲート絶縁膜は、前記ソース領域および前記ドレイン領域の上部まで延設し、
前記緩衝膜は、前記ゲート絶縁膜の延設部分の上部にこれと接するように設けることを特徴とする請求項１から３のいずれか１つに記載の電界効果型トランジスタ。
【請求項５】
前記緩衝膜と前記ゲート電極側壁膜とを同一の材料で構成することを特徴とする請求項１から４のいずれか１つに記載の電界効果型トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の構造に関し、特に、半導体装置の信頼性を向上させる構造を備えた半導体装置の構造に関する。
【背景技術】
【０００２】
一般に、半導体基板上に形成される電界効果型トランジスタは、高速化、高集積化、微細化に伴い、ホットキャリアによる閾値電圧の経時変化や相互コンダクタンスの劣化を防ぐため、ソース領域およびドレイン領域は、同一導電の低濃度不純物拡散層と高濃度不純物拡散層とから構成される。
つまり、ドレイン領域を例にすると、ドレイン領域を構成する高濃度不純物拡散層とチャネル領域との間に、高濃度不純物拡散層と接して低濃度不純物拡散層を設けるのである。
このような高濃度不純物拡散層と低濃度不純物拡散層とでドレイン領域を構成することで、電界効果型トランジスタの動作時に、ドレイン領域のゲート電極近傍において高電界が集中しなくなる。このような構造は、いわゆるＬＤＤ（Ｌｉｇｈｔ  ｄｏｐｅｄ  ｄｒａｉｎ）構造と称している。
【０００３】
高濃度不純物拡散層の一方端は低濃度不純物拡散層と接しており、他方端は、素子分離膜の端部と接している。この素子分離膜は、電界効果型トランジスタを構成する能動領域を規定するために設けるものである。
ソース領域およびドレイン領域を構成する高濃度不純物拡散層と低濃度不純物拡散層との境界部分は、ゲート電極の側壁部に設けるゲート電極側壁膜の端部の下部に位置している。つまり、高濃度不純物拡散層と低濃度不純物拡散層との境界部分と、ゲート電極側壁膜の端部と、が平面的に重なっている。なお、このゲート電極側壁膜は、いわゆるサイドウォール膜とも呼ばれるものである。
【０００４】
このような構成は、一般的な構成であり、通常よく用いられている。その理由は、電界効果型トランジスタの製造工程において、高濃度不純物拡散層を形成するための高濃度不純物をイオン注入する際に、このゲート電極側壁膜をマスクとして用いると都合がよいためである。
【０００５】
例えば、半導体基板に素子分離膜によって能動領域を規定し、所定位置にゲート絶縁膜を形成し、その上部にゲート電極を形成する。このゲート電極をマスクとして、低濃度不純物拡散層を形成するための低濃度不純物を能動領域にイオン注入する。そして、ゲート電極の側壁にゲート電極側壁膜を形成する。その後、このゲート電極側壁膜もマスクとして、高濃度不純物拡散層を形成するための高濃度不純物を能動領域にイオン注入するのである。
低濃度不純物拡散層と高濃度不純物拡散層とは同一導電型であり、その不純物濃度が異なるだけであるから、このような製造方法を用いると、低濃度不純物拡散層と高濃度不純物拡散層との領域を分けてイオン注入する必要がなくなり、少ない手番でＬＤＤ構造の電界効果型トランジスタを形成することができる。
【０００６】
電界効果型トランジスタの製造方法は、上述の製造工程だけではなく、イオン注入した不純物を半導体基板内に拡散させるための活性化熱処理も必要である。
しかしながら、この活性化熱処理によって、ソース領域やドレイン領域の半導体基板内部に結晶欠陥が発生してしまうことがあった。この結晶欠陥は、ソース領域またはドレイン領域で発生する接合リーク電流の原因となり、電界効果型トランジスタの電気特性を低
下させてしまう。
【０００７】
ところで、結晶欠陥の原因としては、ソース領域およびドレイン領域を構成する高濃度不純物拡散層と低濃度不純物拡散層との境界部分で発生する結晶転位と、ゲート電極側壁膜の応力と、が知られている。
【０００８】
このような結晶欠陥が発生するメカニズムを説明する。
低濃度不純物拡散層を形成するためにイオン注入するときは、能動領域の半導体基板表面は結晶状態を保つことができる。これは、イオン注入装置が低い加速エネルギーでイオン注入を行うためである。
一方、高濃度不純物拡散層を形成するためにイオン注入するときは、能動領域の半導体基板表面はアモルファス化してしまう。これは、イオン注入装置が高い加速エネルギーでイオン注入を行うためである。
【０００９】
イオン注入工程の後、活性化熱処理により、アモルファス化した領域は再結晶化する。低濃度不純物拡散層となる部分は結晶領域であり、高濃度不純物拡散層となる部分はアモルファス領域である。これら境界部分では、低濃度不純物拡散層からの再結晶化は高濃度不純物拡散層に向かって進み、高濃度不純物拡散層からの再結晶化は、半導体基板の表面に向かって進む。
つまり、高濃度不純物拡散層と低濃度不純物拡散層との境界部分は、再結晶化の方向が交差する部分でもある。
このことから、結晶領域とアモルファス領域との境界部分において、結晶化方向が異なるため、結晶転位が発生し、結晶欠陥が発生しやすいのである。
【００１０】
また、ソース領域およびドレイン領域を構成する高濃度不純物拡散層と低濃度不純物拡散層との境界部分は、ゲート電極の側壁部に設けるゲート電極側壁膜の端部の下部に位置している。このため、ゲート電極側壁膜の端部に発生した応力がこの境界部分にかかり、結晶欠陥の発生をより大きくしている。
【００１１】
つまり、結晶欠陥は、活性化熱処理に起因するものではあるが、印加される熱のみが原因ではなく、電界効果型トランジスタの構造も影響しているのである。
このような、活性化熱処理による接合リーク電流の発生を防止する技術は、多くの提案を見るものである（例えば、特許文献１参照。）。
【００１２】
特許文献１に示した従来術は、特にゲート電極側壁膜の応力を低減する技術に関するものであって、ゲート電極側壁膜を二重構造としたものである。図１１を用いて説明する。
図１１において、１１１は半導体基板、１１３は素子分離膜、１１５はゲート電極、１１７は第１のゲート電極側壁膜、１１７ａは第１のゲート電極側壁膜１１７の端部、１１９はゲート絶縁膜、１２１は第２のゲート電極側壁膜、１２１ａは第２のゲート電極側壁膜１２１の端部である。
１２３は低濃度不純物拡散層、１２５は高濃度不純物拡散層、１２５ａは高濃度不純物拡散層１２５の半導体基板１１１の表面部分、１２７は低濃度不純物拡散層１２３と高濃度不純物拡散層１２５との境界部分である。
１３０はゲート電極１１５の側壁に設けるゲート電極側壁膜であり、第１のゲート電極側壁膜１１７と第２のゲート電極側壁膜１２１とで構成している。
【００１３】
半導体基板１１１上に形成された素子分離膜１１３で囲まれた能動領域に、ゲート絶縁膜１１９が形成されている。ゲート絶縁膜１１９の上部にはゲート電極１１５が形成されている。ゲート電極１１５の側壁部には第１のゲート電極側壁膜１１７と第２のゲート電極側壁膜１２１とで形成するゲート電極側壁膜１３０が設けてある。
【００１４】
ゲート電極側壁膜１１７の下部の半導体基板１１１には、低濃度不純物拡散層１２３が形成されている。第１のゲート電極側壁１１７の端部１１７ａと素子分離膜１１３との間の半導体基板１１１には、高濃度不純物拡散層１２５が形成されている。これら低濃度不純物拡散層１２３と高濃度不純物拡散層１２５とからなる不純物拡散領域は、ソース領域、ドレイン領域となる。
【００１５】
ゲート電極側壁膜１３０の端部となる第２のゲート電極側壁１２１の端部１２１ａと、低濃度不純物拡散層１２３と高濃度不純物拡散層１２５との境界部分１２７と、は平面的に重なっておらず、高濃度不純物拡散層１２５の上部に位置している。
つまり、ゲート絶縁膜１１９、ゲート電極１１５を形成した後にこれをマスクにして低濃度不純物拡散層１２３用のイオン注入を行う。その後に、第１のゲート電極側壁１１７を形成してこれをマスクとして高濃度不純物拡散層１２５用のイオン注入を行う。その後に、第２のゲート電極側壁１２１を形成するのである。
【００１６】
特許文献１に示した従来技術は、ゲート電極側壁膜１３０の端部が高濃度不純物拡散層１２５と低濃度不純物拡散層１２３との境界部分１２７と平面的に重なっていない。このため、ソース領域およびドレイン領域を形成するための活性化熱処理を行っても、高濃度不純物拡散層１２５と低濃度不純物拡散層１２３との境界部分１２７には、ゲート電極側壁膜１３０の端部の応力が加わらない構成となっている。このため、境界部分１２７の結晶欠陥の発生を防止することができる。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特許第４０７３１７１号公報（第４〜５頁、第１図）
【発明の概要】
【発明が解決しようとする課題】
【００１８】
特許文献１に示した従来技術は、能動領域の半導体基板１１１の表面全体にゲート絶縁膜１１９を設けている。このような構成は一般的なものであるが、このゲート絶縁膜１１９の上部からこれを貫通するように低濃度不純物拡散層１２３や高濃度不純物拡散層１２５を形成するためのイオン注入を行っている。
すでに説明したとおり、高濃度不純物拡散層１２５を形成するためのイオン注入は、高い加速エネルギーでイオン注入を行う。このため、ゲート絶縁膜１１９をソース領域やドレイン領域となる部分の上部に設けていても、その半導体基板１１１の表面の表面部分１２５ａはイオン注入によるダメージを受け、アモルファス化してしまう。
【００１９】
もちろん、活性化熱処理により、アモルファス化した領域を再結晶化させているが、半導体基板上で完全な結晶となりえない箇所が存在する。これは、活性化熱処理の不均一性と呼ばれ、そのメカニズムの解明には多くの議論があるものの、現象としては広く知られているものである。
このような活性化熱処理の不均一性のため、第２のゲート電極側壁１２１を設けて、その端部１２１ａが高濃度不純物拡散層１２５と低濃度不純物拡散層１２３との境界部分１２７と重ならないようにすることで、応力がこの境界部分１２７に加わらないような構成にしても、結晶欠陥の発生は抑制することができない。
【００２０】
また、ソース領域やドレイン領域となる部分の再結晶化が不完全な場合、ソース領域またはドレイン領域と電気的に接続する金属配線との接続抵抗が高くなり、電界効果型トランジスタの性能劣化や信頼性を低下させてしまう。
つまり、少なくとも、ソース領域またはドレイン領域と金属配線との接続部分は、アモ
ルファス化していない方がよいのである。
【００２１】
さらにまた、ゲート電極側壁膜の膜厚は、製造工程上の制御が難しい。一般にゲート電極側壁膜は、ゲート電極形成後に、その上部に、例えば、シリコンを主成分とする膜を形成し、ドライエッチング装置を用いてエッチバック法により自己制御でゲート電極の側壁部に膜を残す方法で形成される。ドライエッチング装置内で発生するエッチングガスのプラズマ密度は、反応室の形状、エッチングガスの流れ方向などにより、完全に均一状態にはなりえないため、ゲート電極側壁膜の膜厚を均一に制御よく形成することは難しいのである。
【００２２】
このことは、第１のゲート電極側壁膜１１７および第２のゲート電極側壁膜１２１で二重構造としているゲート電極側壁膜１３０の膜厚も同様に、それぞれのゲート電極側壁膜の膜厚の制御が安定しない。したがって、その端部１２１ａが常に境界部分１２７と平面的に重ならないように制御することも難しいのである。
【００２３】
さらに、ゲート電極側壁膜の端部に発生する応力は、その膜の材料により変化する。例えば、シリコン窒化膜を用いた場合、成膜条件により圧縮応力を持つシリコン窒化膜、引っ張り応力を持つシリコン窒化膜が成膜される。このような膜自体の応力を膜応力と呼び、一般的には、シリコン窒化膜の膜応力は数百ＭＰａである。
また、シリコン酸化膜を用いた場合も、シリコン窒化膜と同様に、成膜条件により、圧縮応力を持つシリコン酸化膜、または引っ張り応力を持つシリコン酸化膜が成膜される。一般的にはシリコン酸化膜の膜応力は数十〜数百ＭＰａである。
【００２４】
このように、ゲート電極側壁膜１３０は、用いる材料と、成膜する工程における成膜条件とにより、膜応力が大きく変化するため、使用する膜の膜応力を考慮した構造設計を行わなければならない。もちろん、成膜条件は使用する装置によっても異なるから、このようなゲート電極側壁膜を二重構造とする電界効果型トランジスタの構造設計は、その最適化も大変難しくなっている。
【００２５】
本発明の電界効果型トランジスタは、このような課題を解決するためにある。そしてその目的は、性能劣化がなく、高い信頼性を有する電界効果型トランジスタを提供するというものである。
【課題を解決するための手段】
【００２６】
上記目的を達成するために、本発明の電界効果型トランジスタは、下記記載の構造を採用する。
【００２７】
半導体基板の表面に設ける素子分離膜により規定される能動領域にソース領域、ドレイン領域、チャネル領域を有し、このチャネル領域の上部にゲート絶縁膜を介してゲート電極を有し、そのゲート電極の側壁にゲート電極側壁膜を設けてなる電界効果型トランジスタであって、
ソース領域とドレイン領域との上部に、素子分離膜と接しないように緩衝膜を設け、  能動領域の上部に層間絶縁膜を設けて、この層間絶縁膜を開口するコンタクトホールを設けるとき、このコンタクトホールは、緩衝膜と平面的に重なる位置に設けることを特徴とする。
【００２８】
このような構成にすることで、ソース領域やドレイン領域の表面がアモルファス化せず、結晶欠陥の発生を防止することができる。
【００２９】
緩衝膜は、ゲート絶縁膜よりもその膜厚が厚くしてもよい。
【００３０】
このような構成にすることで、イオン注入の際に半導体基板の表面にダメージを与えなくすることができる。
【００３１】
緩衝膜は、少なくとも２つの膜を積層してなる積層膜で構成することもできる。
【００３２】
このような構成にすれば、２つの膜の材質や膜応力の特性を変えることができる。
【００３３】
ゲート絶縁膜は、ソース領域およびドレイン領域の上部まで延設し、緩衝膜は、ゲート絶縁膜の延設部分の上部にこれと接するように設けるようにしてもよい。
【００３４】
このような構成にすることで、半導体基板側の緩衝膜をゲート絶縁膜で代用することができる。
【００３５】
緩衝膜とゲート電極側壁膜とを同一の材質で構成することができる。
【００３６】
このため、緩衝膜とゲート電極側壁膜とは、同一の工程で形成することができ、緩衝膜を形成するための工程を短縮することができる。
【発明の効果】
【００３７】
本発明によれば、ゲート電極側壁膜の端部の位置によらず、活性化熱処理工程を行っても半導体基板内部で発生する結晶欠陥を抑制し、ソース領域とドレイン領域とで発生する接合リーク電流を発生させない効果を有する。
【００３８】
本発明の電界効果型トランジスタは、ソース領域とドレイン領域との上部に、電界効果型トランジスタの領域を規定する素子分離膜と接しないように緩衝膜を設けている。
このような緩衝膜を有することにより、ソース領域とドレイン領域とを形成するために高濃度不純物をイオン注入する工程においても、この緩衝膜下部のソース領域とドレイン領域とを形成するための半導体基板表面がアモルファス化することを防ぐことができる。
【００３９】
ソース領域およびドレイン領域を構成する高濃度不純物拡散層は、結晶状態になっていることにより、活性化熱処理時の再結晶化によるシリコン基板の再結晶化は起こりえないことから、ソース領域およびドレイン領域において、ゲート側壁膜端部での結晶欠陥は発生しないのである。
【００４０】
さらに、緩衝膜の端部を素子分離膜の端部と平面的に重ならないようにして設けることにより、緩衝膜と素子分離膜とが接することにより生じる緩衝膜からの膜応力と素子分離膜との応力とが素子分離膜端部において集中しないようにしている。
【００４１】
また、電界効果型トランジスタと接続する金属配線とソース領域およびドレイン領域を構成する高濃度不純物拡散層とを電気的に接続するために形成するコンタクトホールは、緩衝膜と平面的に重なるような位置に設け、この緩衝膜を貫通して形成されるため、コンタクトホール底部に露出する半導体基板表面も当然ながら結晶状態である。
このため、金属配線と高濃度不純物拡散層との電気的な接続抵抗を安定させることが可能となる。
【図面の簡単な説明】
【００４２】
【図１】本発明の第１の実施形態の構造を説明する平面図である。
【図２】本発明の第１の実施形態の構造を説明する断面図である。
【図３】本発明の第１の実施形態の製造工程を説明する断面図であって、主に低濃度不純物をイオン注入する工程を説明する図である。
【図４】本発明の第１の実施形態の製造工程を説明する断面図であって、主に高濃度不純物をイオン注入する工程を説明する図である。
【図５】本発明の第１の実施形態の製造工程を説明する断面図であって、主に活性化熱処理により低濃度不純物拡散層と高濃度不純物拡散層とを形成する工程を説明する図である。
【図６】本発明の第１の実施形態の製造工程を説明する断面図であって、主にコンタクトホールを形成する工程を説明する図である。
【図７】本発明の第１の実施形態の製造工程を説明する断面図であって、主に金属配線を形成する工程を説明する図である。
【図８】本発明の第２の実施形態の構造を説明する断面図である。
【図９】本発明の第３の実施形態の構造を説明する断面図である。
【図１０】本発明の第４の実施形態の構造を説明する断面図である。
【図１１】特許文献１に示した従来技術を説明する断面図である。
【発明を実施するための形態】
【００４３】
以下、図面を用いて本発明の電界効果型トランジスタを実施するための最良な形態の構造を説明する。以下の説明においては、半導体基板をシリコンとする例で説明する。また、緩衝膜は、絶縁性を有する膜を用いる例で説明する。
なお、説明に使用する図については、説明に必要な部分のみを模式的に示しており、パシベーション膜など説明に関係しない構成については、省略している。
【実施例１】
【００４４】
［第１の発明形態の構成の説明：図１、図２］
まず、第１の実施形態を、図１、図２を用いて説明する。
図１に示す構成は、電界効果型トランジスタの平面図である。図２は、図１に示す切断線Ａ−Ａ´での断面の様子を模式的に示す断面図である。
図１、図２において、１１は半導体基板、１３は素子分離膜、１３ａは素子分離膜１３の端部、１４は能動領域、１５はゲート電極、１７はゲート電極側壁膜、１７ａはゲート電極側壁膜１７の端部、１９はゲート絶縁膜、２３は低濃度不純物拡散層、２５は高濃度不純物拡散層、３１は金属配線である。
【００４５】
同じく図１、図２において、４１は緩衝膜、４１ａは緩衝膜４１の素子分離膜１３側の端部、４３は層間絶縁膜、４５はコンタクトホール、４５ａはコンタクトホール４５の底部、４５ｂはコンタクトホール４５の素子分離膜１３側の端部、４５ｃはコンタクトホール４５のゲート電極側壁膜１７側の端部である。
【００４６】
さらに、図１、図２において、２９は隙間である。隙間２９は、緩衝膜４１と素子分離膜１３との間に生じる隙間であって、緩衝膜４１の端部４１ａと素子分離膜１３の端部１３ａとの間を示すものである。図２に示す領域２９ａは、半導体基板１１の内部の領域であって、隙間２９の下部の半導体基板１１の内部の領域を示している。
【００４７】
なお、図１については、図面を見やすくするため、金属配線３１および層間絶縁膜４３を省略している。
【００４８】
半導体基板１１の表面には素子分離膜１３を設け、この素子分離膜１３により規定される能動領域１４に電界効果型トランジスタを構成する要素を設けている。素子分離膜１３は、図示しない隣接する他の素子を形成する能動領域１４と電気的に絶縁分離する役割も持つ。
素子分離膜１３は、例えば、シリコン酸化膜を用いることができる。なお、この素子分
離膜１３はフィールド絶縁膜とも呼ばれる。
【００４９】
ゲート絶縁膜１９は、素子分離膜１３により規定される能動領域１４の所定の部分の半導体基板１１の表面に形成されている。ゲート絶縁膜１９の下部の半導体基板１１がチャネル領域となる。
ゲート絶縁膜１９は、ゲート電極１５と半導体基板１１とを電気的に絶縁するため、絶縁性の高い薄膜を用いる。例えば、シリコン酸化膜を用いることができる。
【００５０】
ゲート電極１５は、能動領域１４の所定の位置のゲート絶縁膜１９の上部に形成しており、例えば、高濃度不純物を添加した電気的に低抵抗である多結晶シリコンを用いることができる。
【００５１】
ゲート電極側壁膜１７は、ゲート電極１５の側壁に形成されており、すでに説明したように、半導体基板１１に高濃度不純物をイオン注入する際のマスクとして使われる。特に限定しないが、シリコン酸化膜やシリコン窒化膜などを用いることができる。
【００５２】
低濃度不純物拡散層２３は、例えば、素子分離膜１３とゲート電極１５とをマスクとして、イオン注入法により低濃度不純物を、ゲート絶縁膜１９を通して半導体基板１１表面にイオン注入し、その後に活性化熱処理を施すことにより半導体基板１１の表面直下に注入された低濃度不純物が半導体基板１１の内部へ拡散することで形成する。
【００５３】
高濃度不純物拡散層２５は、例えば、ゲート電極側壁膜１７と緩衝膜４１とを形成した後、素子分離膜１３とゲート電極１５とゲート電極側壁膜１７とをマスクとし、イオン注入法により高濃度不純物を、緩衝膜４１を通して半導体基板１１表面にイオン注入し、その後に活性化熱処理を施すことにより半導体基板１１の表面直下に注入された高濃度不純物が半導体基板１１の内部へ拡散することで形成する。
【００５４】
イオン注入によって半導体基板１１の表面直下に注入された低濃度不純物や高濃度不純物は、半導体基板１１の内部における注入深さを自由に変更することができる。その方法は、後述するイオン注入の条件を変えることでなされるのである。本発明においては、注入深さの数値自体に特に意味を持つものではないから、以下の説明においては、不純物がイオン注入される部分を表面近傍と表現することにする。
【００５５】
低濃度不純物拡散層２３と高濃度不純物拡散層２５とでソース領域またはドレイン領域を構成する。この構成は、ＬＤＤ構造である。つまり、ＬＤＤ構造でいうライトドープ層が低濃度不純物拡散層２３である。
ゲート絶縁膜１９の下部の半導体基板１１の部分がチャネル領域となり、このチャネル領域と高濃度不純物拡散層２５との間に、この高濃度不純物拡散層２５と接して低濃度不純物拡散層２３を設けている。高濃度不純物拡散層２５のチャネル領域と対向しない側は、素子分離膜１３の端部１３ａと接するように設けるか、図２に示すように、素子分離膜１３の内部方向に入り込むように設けてもよい。
【００５６】
緩衝膜４１は、高濃度不純物拡散層２５の上部の半導体基板１１の表面に設けており、ゲート電極側壁膜１７の端部１７ａに接し、素子分離膜１３の端部１３ａとは、わずかに離間して設けている。この部分が隙間２９となる。この端部１３ａ側の緩衝膜４１の端部は、端部４１ａである。
【００５７】
図１に示すように、素子分離膜１３は、能動領域１４（図１には図示しない）の四方向を囲んでいる。高濃度不純物拡散層２５は、三方向を素子分離膜１３で囲われているので、緩衝膜４１もその端部４１ａは、三方向の素子分離膜１３の端部１３ａと、隙間２９を
有している。
つまり、緩衝膜４１は、ソース領域およびドレイン領域よりも内側にその端部４１ａを位置している。
【００５８】
コンタクトホール４５は、ソース領域およびドレイン領域、ゲート電極１５と図示しない他の回路や配線等とを接続するために層間絶縁膜４３に設ける開口部である。コンタクトホール４５の素子分離膜１３側を端部４５ｂ、ゲート電極側壁膜１７側を端部４５ｃとしている。層間絶縁膜４３は、例えば、シリコン酸化膜を用いることができる。
コンタクトホール４５は、緩衝膜４１を貫通しており、高濃度不純物拡散層２５を設ける半導体基板１１の表面に達している（高濃度不純物拡散層２５の表面が露出している。）。
このため、コンタクトホール４５の底部４５ａまで金属配線３１を設けると、高濃度不純物拡散層２５と接続することができる。金属配線３１は、電気的に抵抗が十分に低い金属として、アルミニウムを用いることができる。また、アルミニウムを主材料とする複数の金属材料からなる金属を用いてもよい。
【００５９】
コンタクトホール４５は、緩衝膜４１と平面的に重なるように設けている。このため、緩衝膜４１の端部４１ａは、コンタクトホール４５の開口部の端部４５ｂより素子分離膜の端部１３ａ側に位置している。
【００６０】
なお、緩衝膜４１の膜厚は、ゲート絶縁膜１９の膜厚より厚く形成してある。このようにすることで、高濃度不純物拡散層２５を形成するために不純物をイオン注入するときであっても、この緩衝膜４１が保護膜として機能し、半導体基板１１の表面を保護することができる。これにより、高濃度不純物拡散層２５を形成する半導体基板１１の表面がアモルファス化することはなく、結晶状態を保つことができる。
緩衝膜４１は、特に限定しないが、４００Åの膜厚で構成する。また、緩衝膜４１は、絶縁性の高い絶縁膜を用いる。その材質は、特に限定しないが、例えば、シリコン酸化膜を用いることができる。
【００６１】
なお、緩衝膜４１の材質や膜厚は、高濃度不純物拡散層２５の拡散深さなどに応じて自由に変更することができる。しかしながら、特にその膜厚は、イオン注入の際に生じるダメージから半導体基板１１の表面を保護するものであるから、その保護の目的を達成することができるのであれば、シビアに設定する必要はなく、電界効果型トランジスタの構造設計の負荷を圧迫することはない。
【００６２】
ところで、素子分離膜１３の端部１３ａは、バーズビークとも呼ばれ、素子分離膜１３自体の膜応力が集中する部分である。このような部分と、緩衝膜４１の端部４１ａとが接していると、緩衝膜４１自体の膜応力の影響も素子分離膜１３の膜応力に加算されてしまうことがある。そうすると、素子分離膜１３の端部１３ａの半導体基板１１に不測の応力が加わり、領域２９ａにおいて結晶欠陥が発生してしまうことがある。
【００６３】
しかしながら、本発明の電界効果型トランジスタは、図１、図２に示すように、緩衝膜４１は、素子分離膜１３との間に隙間２９を有し、互いが接触しないようになっている。このような構成を有することで、緩衝膜４１と素子分離膜１３との応力が素子分離膜１３の端部１３ａの下部の半導体基板１１の内部の領域２９ａに集中しないため、領域２９ａで結晶欠陥が発生してしまうことを防止できる。
【００６４】
なお、高濃度不純物拡散層２５を形成するために緩衝膜４１を通して不純物をイオン注入するとき、隙間２９があると、半導体基板１１の表面がアモルファス化してしまう。このため、イオン注入時には、隙間２９を生じないように、緩衝膜４１は、その端部４１ａ
を素子分離膜１３の上部にまで延長して設けるようにする。そして、その後の活性化熱処理を施す工程の前までに図１および図２に示すように、端部４１ａをソース領域およびドレイン領域よりも内側に位置する（隙間２９を生じるようにする）ように加工するのである。
【００６５】
［第１の発明形態の製造方法の説明：図３〜図７］
次に、第１の実施形態の製造方法を簡単に説明する。なお、説明に際しては、図３から図７を用いるが、適宜図１、図２も参照されたい。また図３から図７にあっては、製造方法を説明するために必要な構成のみを図示するものとする。図３から図７は、図２と同様な方向からみた断面図である。また、同一の構成には同一の番号を付与している。
【００６６】
図３に示すように、半導体基板１１の表面に素子分離膜１３を知られている選択酸化法などを用いて形成する。半導体基板１１の表面は、この素子分離膜１３により能動領域１４が規定される。この能動領域１４の半導体基板１１の表面にゲート絶縁膜１９を形成する。ゲート絶縁膜１９は、例えば、シリコン酸化膜で構成し、その膜厚は、１５０Åである。その製造方法は、よく知られている酸素ガスと窒素ガスとからなる分圧ガス雰囲気で、１０００℃程度の温度による熱酸化法により成膜する。
【００６７】
半導体基板１１の全面（表面の全て）にゲート電極１５を形成するための多結晶シリコン膜を形成する。例えば、モノシランガスを主原料として用い、減圧雰囲気で６５０℃程度の温度による化学的気相成長法を用いて成膜することができる。
その後、知られているホトリソ技術とエッチング技術とを用いて、所定の部分の多結晶シリコン膜以外をエッチング除去すると、残る多結晶シリコン膜がゲート電極１５となる。
【００６８】
次に、素子分離膜１３とゲート電極１５とをマスクにして、半導体基板１１上部より低濃度不純物を半導体基板１１表面にイオン注入する。低濃度不純物はゲート絶縁膜１９を通して、半導体基板１１の表面近傍に到達する。半導体基板１１に注入された低濃度不純物は、記号２３３を付与し、図中では〇印として模式的に示す。
低濃度不純物のイオン注入の条件は、ゲート絶縁膜１９の材質や膜厚によって決まる場合もあるため、特に限定しないが、例えば、低濃度不純物としてリン（Ｐ）を用いた場合、そのイオン注入の条件としては、加速電圧を２５ＫｅＶで、ドーズ量を５×Ｅ１３ａｔｏｍｓ／ｃｍ２程度である。
【００６９】
低濃度不純物をイオン注入する工程では、イオン注入する際の加速エネルギーは低いため、ゲート絶縁膜１９の膜厚が薄くても低濃度不純物をイオン注入された半導体基板１１の表面はダメージを受けにくく、結晶状態を保つことができる。
【００７０】
次に、ゲート電極１５の側壁にゲート電極側壁膜１７を形成する。ゲート電極側壁膜１７は、化学的気相成長法を用いて半導体基板１１表面にシリコン酸化膜を成膜し、ドライエッチング装置を用いて、エッチバック法により自己制御でゲート電極１５の側壁部に膜を残す方法で形成する。
【００７１】
ゲート電極側壁膜１７にシリコン酸化膜を用いた場合、ゲート絶縁膜１９にはシリコン酸化膜を用いているため、上述のエッチバック工程で、ゲート電極１５とゲート電極側壁膜１７との下部を除くゲート絶縁膜１９は除去される。よって、ゲート絶縁膜１９は、ゲート電極１５の下部とゲート側壁膜１７の下部とにのみ残ることになる。
【００７２】
次に、化学的気相成長法を用いて、半導体基板１１上にシリコン酸化膜を数百Å成膜し、ホトリソ技術とエッチング技術とを用いて、緩衝膜４１を形成する。この緩衝膜４１の
膜厚は、例えば、４００Åである。
緩衝膜４１は、図４（ａ）に示すように、その端部を素子分離膜１３の上部にまで延長して設けるようにする。その端部は、端部４１ａ´として記載している。このように、端部４１ａ´が素子分離膜１３の上部に位置して、端部１３ａを覆うように設けることで、能動領域１４のソース領域およびドレイン領域となる部分に隙間２９を生じないようにすることができる。
【００７３】
次に、素子分離膜１３とゲート電極１５とゲート電極側壁膜１７とをマスクとして、素子分離膜の端部１３ａとゲート側壁膜の端部１７ａとで囲まれている領域に高濃度不純物をイオン注入する。
高濃度不純物は、緩衝膜４１を通して半導体基板１１の表面近傍に到達する。半導体基板１１に注入された高濃度不純物は、記号２５５を付与し、図中では●印として模式的に示す。
高濃度不純物のイオン注入の条件は、緩衝膜４１の材質や膜厚によって決まる場合もあるため、特に限定しないが、例えば、高濃度不純物として砒素（Ａｓ）を用いた場合、そのイオン注入の条件としては、加速電圧を７０ＫｅＶで、ドーズ量を４×Ｅ１５ａｔｏｍｓ／ｃｍ２程度である。
【００７４】
なお、通常は、イオン注入にあっては、半導体基板の内部に注入される不純物の濃度のピークをどの深さにするかを検討した上でイオン注入条件を設定する。例えば、半導体基板の表面直下に不純物濃度のピークがあり、半導体基板の深さ方向に行くにつれて不純物濃度が低くなるようにイオン注入する、などである。つまり、半導体基板の深さ方向に不純物濃度の勾配がある。
図３および図４にあっては、説明を簡単にするために不純物濃度の勾配を表現せず、半導体基板１１の表面近傍に不純物が並ぶように〇印および●印で模式的に表現している。
【００７５】
高濃度不純物をイオン注する工程では、イオン注入する際の加速エネルギーが高いが、緩衝膜４１を有しているため、高濃度不純物をイオン注入する際の加速エネルギーを緩衝効果により弱めることができる。このため、高濃度不純物をイオン注入された半導体基板１１の表面はダメージを受けず、結晶状態を保つことができる。
【００７６】
高濃度不純物を半導体基板１１にイオン注入する際の加速エネルギーは、低濃度不純物をイオン注入する際の加速エネルギーより大きいため、イオン注入された半導体基板１１表面を結晶状態に保つためには、ゲート絶縁膜１９と緩衝膜４１との材質が同一であれば、緩衝膜４１の膜厚をゲート絶縁膜１９の膜厚より厚くする必要がある。
【００７７】
その後、図４（ｂ）に示すように、緩衝膜４１をエッチング加工して、その端部４１ａと素子分離膜１３の端部１３ａとの間に隙間２９を設けるようにする。なお、領域２９ａは、隙間２９の下部の半導体基板１１内部の部分である。
【００７８】
次に、図５に示すように、活性化熱処理により、半導体基板１１にイオン注入した不純物を半導体基板１１の内部に拡散させて、低濃度不純物拡散層２３と高濃度不純物拡散層２５とを形成する。
活性化熱処理においては、知られているように、同一の温度を印加したとき、不純物濃度が低いとその拡散量が少なく、不純物濃度が高いとその拡散量が大きい。したがって、低濃度不純物拡散層２３と高濃度不純物拡散層２５とは、図５に示すような形状になる。
【００７９】
なお、図５において、２７は低濃度不純物拡散層２３と高濃度不純物拡散層２５と境界部分である。なお、この活性化熱処理の条件は、例えば、窒素雰囲気で、１０００℃程度の温度で１時間程度の高温で処理を行う。
【００８０】
すでに図４（ａ）と図４（ｂ）とを用いて説明したように、高濃度不純物拡散層２５を形成するためのイオン注入工程においては、緩衝膜４１は高濃度不純物拡散層２５を形成する領域を全て覆っており、半導体基板１１の表面がアモルファス化することを防いでいる。その後、活性化熱処理の工程の前に、端部４１ａは素子分離膜１３の端部１３ａと離間して隙間２９を形成している。
このため、領域２９ａもアモルファス化しておらず結晶状態を保っている。また、そもそも低濃度不純物拡散層２３と高濃度不純物拡散層２５との境界部分２７は安定した結晶状態でるから、活性化熱処理工程を行っても、半導体基板１１の再結晶化は起こらず、結晶転位は発生しない。当然、境界部分２７とゲート電極側壁膜１７の端部１７ａとが平面的に重なっていても、仮に活性化熱処理工程においてゲート電極側壁膜１７が応力を生じたとしても、境界領域２７では結晶転位が発生することはないのである。
【００８１】
次に、図６に示すように、化学的気相成長法を用いて、半導体基板１１上に層間絶縁膜４３を成膜する。層間絶縁膜４３は、図６に示す例では単層膜として表示しているが、例えば、ＰＳＧ膜（リンをドーピングしたシリコン酸化膜）とＢＰＳＧ膜（ボロンおよびリンをドーピングしたシリコン酸化膜）とを積層した２層膜で構成することもできる。
その後、ホトリソ技術とエッチング技術とを用いて、ゲート電極１５の上部と、ドレイン領域およびソース領域となる高濃度不純物拡散層２５の上部と、の位置にコンタクトホール４５を形成する。コンタクトホール４５の開口径は、電界効果型トランジスタのサイズにより選択するものであるが、例えば０．５μｍ程度である。
【００８２】
ゲート電極１５の上部の層間絶縁膜４３に形成するコンタクトホール４５は、その底部にゲート電極１５の表面が露出している。高濃度不純物拡散層２５の上部の層間絶縁膜４３に形成するコンタクトホール４５は、緩衝膜４１を貫通しており、その底部４５ａには、高濃度不純物拡散層２５の表面が露出している。
【００８３】
図７に示すように、スパッタリング技術により半導体基板１１の上部（層間絶縁膜４３の上部）に金属膜を形成する。この金属膜は、コンタクトホール４５の内部にも入り込む。なお、この金属膜は、例えば、アルミニウムを用いることができる。そして、その膜厚は、０．６μｍ程度である。
この金属膜は、ホトリソ技術とエッチング技術とを用いて所定の形状に加工して、金属配線３１を形成する。
金属配線３１は、ゲート電極１５と、ドレイン領域およびソース領域となる高濃度不純物拡散層２５と、コンタクトホール４５を介して接続される。
【００８４】
高濃度不純物拡散層２５と金属配線３１との接続抵抗は、コンタクトホール４５の底部４５ａの部分に露出している高濃度拡散層２５の表面の結晶性に依存している。そして、
その抵抗値は、露出している高濃度不純物拡散層２５の表面と金属配線３１とが合金化反応をすることで低くすることができる。
この合金化反応には、シンタリング処理を施すことで行われる。そしてその条件は、例えば、３８０℃の水素雰囲気において２０分程度の処理である。
【００８５】
コンタクトホール４５の底部４５ａに露出している高濃度不純物拡散層２５の表面がアモルファス化していたとすると、高濃度不純物拡散層２５の表面と金属配線３１との合金化反応は進まず、高濃度不純物拡散層２５と金属配線３１との接続抵抗を十分下げることはできない。
本発明では、コンタクトホール４５の底部４５ａに露出している高濃度不純物拡散層２５の表面は結晶状態であるため、十分に合金化反応が進み、高濃度不純物拡散層２５と金属配線３１との接続抵抗を下げることができる。
【実施例２】
【００８６】
［第２の発明形態の構成の説明：図８］
次に、第２の実施形態を図８を用いて説明する。
第２の実施形態は、緩衝膜４１を積層膜で構成した例である。図８は、図２に示す方向と同じ方向から見た断面図である。図８において４７は第２の緩衝膜、４７ａは第２の緩衝膜４７の素子分離膜１３側の端部である。なお、すでに説明した同一の構成には同一の番号を付与している。
【００８７】
第２の実施形態では、緩衝膜４１の上部に平面的に重なるように第２の緩衝膜４７を設けている。緩衝膜４１の端部４１ａと第２の緩衝膜４７の端部４７ａとは、ほぼ一致している。
【００８８】
第２の緩衝膜４７は、緩衝膜４１に対してその膜応力が異なる膜で構成してもよい。例えば、第２の緩衝膜４７と緩衝膜４１とを同じ材質の絶縁膜で構成してもよい。しかし、成膜条件により第２の緩衝膜４７を圧縮応力を持つ絶縁膜、緩衝膜４１を引っ張り応力を持つ絶縁膜としてもよいのである。このような膜は、特に限定しないが、シリコン酸化膜で構成することができる。
このような構成にすることで、第２の緩衝膜４７と緩衝膜４１とでその膜応力が相殺され、積層膜全体の膜応力を低減することができる。したがって、半導体基板１１の内部に及ぼす応力の影響をさらに小さくすることができる。
【００８９】
もちろん、緩衝膜４１と第２の緩衝膜４７とを異なる材質の膜で構成してもよい。例えば、緩衝膜４１をシリコン酸化膜、第２の緩衝膜４７をシリコン窒化膜としてもよい。
そのような場合においても、成膜条件によりシリコン酸化膜の膜応力を引っ張り応力、シリコン窒化膜の膜応力を圧縮応力としておけば、上述の例と同じく、積層膜全体の膜応力を低減することができる。
【００９０】
第２の実施形態では、緩衝膜４１および第２の緩衝膜４７の膜厚を自由に決めることができる。すでに説明した第１の実施形態では、緩衝膜４１の膜厚を４００Åとする例を示した。第２の実施形態では、緩衝膜４１の膜厚を２００Åとし、第２の緩衝膜４７の膜厚も２００Åとし、総膜厚を同じにしてもよい。
このようにすれば、高濃度不純物拡散層２５の形成において、高濃度不純物のイオン注入の条件を第１の実施形態と同一にすることができる。例えば、高濃度不純物として砒素（Ａｓ）を用いた場合、そのイオン注入の条件としては、加速電圧を７０ＫｅＶで、ドーズ量を４×Ｅ１５ａｔｏｍｓ／ｃｍ２程度である。
【００９１】
なお、第２の実施形態の製造方法については、すでに説明した第１の実施形態の製造方法を応用したものであるから、詳細な説明は省略するが、高濃度不純物拡散層２５を形成するために高濃度不純物をイオン注入するとき、緩衝膜４１と第２の緩衝膜４７とを素子分離膜１３の上部にまで延長して設けて、その後の活性加熱処理の工程の前に隙間２９を形成すればよい。
また、緩衝膜４１または第２の緩衝膜４７の膜厚が、イオン注入の加速エネルギーを十分吸収できるような膜厚であったとすれば、高濃度不純物拡散層２５を形成するための高濃度不純物のイオン注入の際には、緩衝膜４１または第２の緩衝膜４７のどちらか一方のみを素子分離膜１３の上部にまで延長させてもよい。
【実施例３】
【００９２】
［第３の発明形態の構成の説明：図９］
次に、第３の実施形態を図９を用いて説明する。
第３の実施形態は、緩衝膜４１を積層膜で構成した例であるが、半導体基板側、つまり下側の緩衝膜をゲート絶縁膜で代用する構成である。図９は、図２や図８に示す方向と同じ方向から見た断面図である。図９において１９ａはゲート絶縁膜１９の素子分離膜１３側の端部である。なお、すでに説明した同一の構成には同一の番号を付与している。
【００９３】
第３の実施形態では、ゲート絶縁膜１９をソース領域およびドレイン領域となる部分の上部まで延設し、この延設部分の上部に緩衝膜４１を設けている。ゲート絶縁膜１９の端部１９ａは、素子分離膜１３の端部１３ａと接するように設けている。そして、この延設したゲート絶縁膜１９の上部に緩衝膜４１を設けている。
【００９４】
図９に示す例では、延設したゲート絶縁膜１９の端部１９ａと緩衝膜４１の端部４１ａとは、一致しておらず、端部４１ａは、コンタクトホール４５の素子分離膜１３側の端部４５ｂの方向にわずかにずれている。
延設したゲート絶縁膜１９の端部１９ａが素子分離膜１３の端部１３ａと接するように構成していれば、低濃度不純物をイオン注入するとき、延設したゲート絶縁膜１９は、その加速エネルギーを緩衝効果により弱めることができ、半導体基板１１の表面のアモルファス化を防止することができる。もちろん、このゲート絶縁膜１９の膜厚を厚くすれば緩衝効果は向上する。ゲート絶縁膜１９の膜厚は、電界効果型トランジスタの電気特性にも影響する部分であるので、それを考慮して適宜設定すればよい。
【００９５】
高濃度不純物をイオン注入するとき、緩衝膜４１は、すでに説明したように、緩衝効果によりその加速エネルギーを弱めることができる。このため、半導体基板１１の表面はダメージを受けず、結晶状態を保つことができる。もちろん、第１の実施形態の図４（ａ）および図４（ｂ）で説明したように、高濃度不純物をイオン注入する際には、緩衝膜４１の端部を素子分離膜１３の上部にまで延長しておく。
領域２９ａの上部には、延設したゲート絶縁膜１９があるので、第１の実施形態と第２の実施形態とに比べて、高濃度不純物のイオン注入による半導体基板１１の表面のダメージを低減することができる。
【００９６】
なお、第３の実施形態の製造方法については、すでに説明した第１の実施形態の製造方法を応用したものであるから説明は省略する。
【実施例４】
【００９７】
［第４の発明形態の構成の説明：図１０］
次に、第４の実施形態を図１０を用いて説明する。
第４の実施形態は、緩衝膜４１をゲート電極側壁膜１７と同一の材質で構成した例である。図１０は、図２や図８や図９に示す方向と同じ方向から見た断面図である。図１０において１７ａはゲート電極側壁膜１７の素子分離膜１３方向の端部である。なお、すでに説明した同一の構成には同一の番号を付与している。
【００９８】
第４の実施形態では、ゲート電極側壁膜１７と緩衝膜４１と同一の材質で構成している。これらは、例えば、シリコン酸化膜やシリコン窒化膜などを用いることができる。
ゲート電極側壁膜１７の端部１７ａと緩衝膜４１とは、一体と成すように構成され、緩衝膜４１の表面は、ゲート電極側壁膜１７の表面と連続している。
このような構成にすれば、ゲート電極側壁膜１７と緩衝膜４１とは、同一の工程で形成することができ、緩衝膜４１を形成するための工程を短縮することができる。
【００９９】
なお、第４の実施形態の製造方法については、すでに説明した第１の実施形態の製造方法を応用したものである。すなわち、ゲート電極側壁膜１７の形状を加工するときに、図１０に示すような緩衝膜４１を含むような形状にすればよいのである。したがって、製造
方法の説明は省略する。
【産業上の利用可能性】
【０１００】
本発明の電界効果型トランジスタは、不純物拡散層と低濃度不純物拡散層との境界部分で発生する結晶転位による結晶欠陥の発生を無くすことができる。このことから、高い信頼性が得られる電界効果型トランジスタを提供することができる。
【符号の説明】
【０１０１】
１１    半導体基板
１３    素子分離膜
１３ａ  素子分離膜の端部
１５    ゲート電極
１７    ゲート電極側壁膜
１７ａ  ゲート電極側壁膜の端部
１９    ゲート絶縁膜
２３    低濃度不純物拡散層
２５    高濃度不純物拡散層
２７    境界部分
２９    隙間
２９ａ  隙間２９の下部の領域
３１    金属配線
４１    緩衝膜
４１ａ  緩衝膜の端部
４３    層間絶縁膜
４５    コンタクトホール
４５ａ  コンタクトホール４５の底部
４５ｂ  コンタクトホール４５の端部
４７    第２の緩衝膜
４７ａ  第２の緩衝膜の端部
【図１】
2010165763.tif 000003
【図２】
2010165763.tif 000004
【図３】
2010165763.tif 000005
【図４】
2010165763.tif 000006
【図５】
2010165763.tif 000007
【図６】
2010165763.tif 000008
【図７】
2010165763.tif 000009
【図８】
2010165763.tif 000010
【図９】
2010165763.tif 000011
【図１０】
2010165763.tif 000012
【図１１】
2010165763.tif 000013