(57)【要約】【課題】様々な変換処理を経て入力されるプログレッシブ信号に対して、出力するプログレッシブ信号の品質を一定に保つことができる映像信号処理装置及び映像信号処理方法を提供すること。【解決手段】本発明にかかる映像信号処理装置１０１は、入力されたプログレッシブ信号の変換履歴を検出する検出部２と、検出部２によって検出された検出結果に応じて、プログレッシブ信号を再変換する信号復元部３と、を備える。信号復元部３は、入力されたプログレッシブ信号を再変換する変換部３１と、変換部３１により再変換されたプログレッシブ信号と、入力されたプログレッシブ信号とを検出部２の検出結果に応じて選択して出力するセレクタ３２と、を備える。【選択図】図１
2010124193.tif 000002
【特許請求の範囲】
【請求項１】
入力されたプログレッシブ信号の変換履歴を検出する検出部と、
前記検出部によって検出された検出結果に応じて、前記プログレッシブ信号を再変換する信号復元部と、を備え、
前記信号復元部は、
前記入力されたプログレッシブ信号を再変換する変換部と、
前記変換部により再変換されたプログレッシブ信号と、前記入力されたプログレッシブ信号とを前記検出部の検出結果に応じて選択して出力するセレクタと、
を備えたことを特徴とする映像信号処理装置。
【請求項２】
前記検出部は、前記入力されたプログレッシブ信号がインタレース信号から変換されているか否かを検出し、
前記信号復元部は、前記インタレース信号から変換されている場合に、前記入力されたプログレッシブ信号をインタレース信号へ変換し、当該変換されたインタレース信号をプログレッシブ信号へ再変換する、
ことを特徴とする請求項１に記載の映像信号処理装置。
【請求項３】
前記検出部は、前記変換履歴に基づく前記入力されたプログレッシブ信号の変換に関する第１の信頼度を前記セレクタへ出力し、
前記変換部は、前記再変換されたプログレッシブ信号の変換に関する第２の信頼度を前記セレクタへ出力し、
前記セレクタは、前記第１の信頼度及び前記第２の信頼度に基づき、前記入力されたプログレッシブ信号と前記再変換されたプログレッシブ信号とを合成して出力する、
ことを特徴とする請求項１又は２に記載の映像信号処理装置。
【請求項４】
前記検出部は、前記入力されたプログレッシブ信号が、前記インタレース信号から精度の低い変換がされたものである場合に、前記入力されたプログレッシブ信号がインタレース信号から変換されていると検出する、
こと特徴とする請求項２又は３に記載の映像信号処理装置。
【請求項５】
前記検出部は、前記入力されたプログレッシブ信号における隣接するフレーム間の相関情報に基づき、前記入力されたプログレッシブ信号が所定のプルダウン方式のいずれにより変換されたかを検出し、
前記信号復元部は、前記検出部により検出されたプルダウン方式に応じて、前記入力されたプログレッシブ信号を再変換する、
ことを特徴とする請求項１に記載の映像信号処理装置。
【請求項６】
前記検出部は、
前記入力されたプログレッシブ信号におけるフレームと当該フレームに隣接するフレームとの相関情報を算出する相関情報算出手段と、
前記相関情報算出手段により算出された相関情報の時間方向に沿った組み合わせに基づき、前記入力されたプログレッシブ信号が所定のプルダウン方式のいずれにより変換されたかを検出するプルダウン検出手段とを含む、
ことを特徴とする請求項５に記載の映像信号処理装置。
【請求項７】
前記検出部は、
前記入力されたプログレッシブ信号を連続する複数フレーム毎に奇数ラインで構成されたトップフィールドと、偶数ラインで構成されたボトムフィールドとに分離する分離手段と、
前記連続する複数フレーム毎に、前記トップフィールドと前記ボトムフィールドとを交互に抽出することにより、当該連続する複数フレーム間で２つのグループを生成し、当該グループ毎に前記抽出されたフィールド間の相関情報を算出する相関情報算出手段と、
前記相関情報算出手段により前記グループ毎に算出された相関情報の時間方向に沿った組み合わせに基づき、前記入力されたプログレッシブ信号が所定のプルダウン方式のいずれにより変換されたかを検出するプルダウン検出手段とを含む、
ことを特徴とする請求項５に記載の映像信号処理装置。
【請求項８】
入力されたプログレッシブ信号の変換履歴を検出する検出ステップと、
前記検出ステップによって検出された検出結果に応じて、前記入力されたプログレッシブ信号を再変換する変換する変換ステップと、
前記変換ステップにより再変換されたプログレッシブ信号と、前記入力されたプログレッシブ信号とを前記検出ステップの検出結果に応じて選択して出力する出力ステップと、
を有する映像信号処理方法。
【請求項９】
前記検出ステップは、前記入力されたプログレッシブ信号がインタレース信号から変換されているか否かを検出し、
前記変換ステップは、前記インタレース信号から変換されている場合に、前記入力されたプログレッシブ信号をインタレース信号へ変換し、当該変換されたインタレース信号をプログレッシブ信号へ再変換する、
ことを特徴とする請求項８に記載の映像信号処理方法。
【請求項１０】
前記検出ステップにより検出された変換履歴に基づく前記入力されたプログレッシブ信号の変換に関する第１の信頼度を出力する第１の信頼度出力ステップと、
前記変換ステップにより再変換されたプログレッシブ信号の変換に関する第２の信頼度を出力する第２の信頼度出力ステップと、
前記第１の信頼度及び前記第２の信頼度に基づき、前記入力されたプログレッシブ信号と前記再変換されたプログレッシブ信号とを合成して出力する信号合成ステップと、
をさらに有することを特徴とする請求項８又は９に記載の映像信号処理方法。
【請求項１１】
前記検出ステップは、前記入力されたプログレッシブ信号が、前記インタレース信号から精度の低い変換がされたものである場合に、前記入力されたプログレッシブ信号がインタレース信号から変換されていると検出する、
こと特徴とする請求項９又は１０に記載の映像信号処理方法。
【請求項１２】
前記検出ステップは、前記入力されたプログレッシブ信号における隣接するフレーム間の相関情報に基づき、前記入力されたプログレッシブ信号が所定のプルダウン方式のいずれにより変換されたかを検出し、
前記変換ステップは、前記検出ステップにより検出されたプルダウン方式に応じて、前記入力されたプログレッシブ信号を再変換する、
ことを特徴とする請求項８に記載の映像信号処理方法。
【請求項１３】
前記検出ステップは、
前記入力されたプログレッシブ信号におけるフレームと当該フレームに隣接するフレームとの相関情報を算出する相関情報算出ステップと、
前記相関情報算出ステップにより算出された相関情報の時間方向に沿った組み合わせに基づき、前記入力されたプログレッシブ信号が所定のプルダウン方式のいずれにより変換されたかを検出するプルダウン検出ステップと、
を有することを特徴とする請求項１２に記載の映像信号処理方法。
【請求項１４】
前記検出ステップは、
前記入力されたプログレッシブ信号を連続する複数フレーム毎に奇数ラインで構成されたトップフィールドと、偶数ラインで構成されたボトムフィールドとに分離する分離ステップと、
前記連続する複数フレーム毎に、前記トップフィールドと前記ボトムフィールドとを交互に抽出することにより、当該連続する複数フレーム間で２つのグループを生成し、当該グループ毎に前記抽出されたフィールド間の相関情報を算出する相関情報算出ステップと、
前記相関情報算出ステップにより前記グループ毎に算出された相関情報の時間方向に沿った組み合わせに基づき、前記入力されたプログレッシブ信号が所定のプルダウン方式のいずれにより変換されたかを検出するプルダウン検出ステップと、
を有することを特徴とする請求項１２に記載の映像信号処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、映像信号処理装置及び映像信号処理方法に関し、特に、プログレッシブ信号を処理する映像信号処理装置及び映像信号処理方法に関する。
【背景技術】
【０００２】
テレビやモニタ等の表示装置の表示方式には、プログレッシブ及びインタレースがある。また、これらの表示方式に対応した映像信号フォーマットには、プログレッシブ信号及びインタレース信号がある。そのため、入力となる映像データがインタレース信号であり、出力となる表示装置の表示方式がプログレッシブである場合には、表示装置の表示方式に対応させるために、映像信号処理装置によりＩＰ変換を行う必要がある（非特許文献１）。
【０００３】
特許文献１には、プログレッシブ信号からインタレース信号に変換し、続いて、プログレッシブ信号へ変換を行う場合に、元の信号の情報量を保持し、高品質な映像信号を得ることができる映像信号フォーマット逆変換方法及び装置が開示されている。
【０００４】
特許文献２には、デコーダから出力されるＩ／Ｐ識別情報に応じて、インタレース信号又はプログレッシブ信号のいずれかを選択して出力する受信装置が開示されている。また、特許文献３には、ＩＰ変換部からの出力信号に識別信号を付加し、識別信号に応じて、出力を切り替えるデジタルテレビジョン信号の受信装置が開示されている。
【特許文献１】特開２００２−３７４５０４号公報
【特許文献２】特開平１０−２３４００９号公報
【特許文献３】特開２００１−３６８３１号公報
【非特許文献１】Kenji Sugiyama, and Hiroya Nakamura, "A method of de-interlacing with motion compensated interpolation", IEEE Transactions on Consumer Electronics, Vol. 45, No. 3, pp. 611-616, August 1999.
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、プログレッシブ形式で表示する表示装置に対して、様々な映像信号フォーマットの映像データを映像信号処理装置により変換等して出力する場合に、出力されるプログレッシブ信号の品質が一定に保てないという問題点がある。
【０００６】
ここで、図１６に関連技術にかかる映像信号処理装置１６０の構成のブロック図を示し、本発明にかかる課題を説明する。映像信号処理装置１６０は、プログレッシブ信号又はインタレース信号のいずれかを入力し、所定の処理を行い、プログレッシブ信号として出力するものである。
【０００７】
映像信号処理装置１６０は、ビデオデコーダ（ＶＤＥＣ）１と、ＩＰ変換部４と、セレクタ５、画質調整ブロック６とを備える。ビデオデコーダ１は、映像信号である入力信号の属性を解析し、インタレース信号又はプログレッシブ信号のいずれであるかを判定する。そして、ビデオデコーダ１は、判定結果をセレクタ５へ制御信号として通知する。
【０００８】
ビデオデコーダ１は、入力信号がインタレース信号であると判定した場合に、ＩＰ変換部４を起動する。ＩＰ変換部４は、入力信号をプログレッシブ信号へ変換し、セレクタ５へ出力する。そして、セレクタ５は、ビデオデコーダ１からの制御信号により、ＩＰ変換部４により変換された信号を選択し、画質調整ブロック６へ出力する。
【０００９】
また、ビデオデコーダ１は、入力信号がプログレッシブ信号であると判定した場合に、入力信号をセレクタ５へ出力する。そして、セレクタ５は、ビデオデコーダ１からの制御信号により、ビデオデコーダ１からの入力信号を選択し、画質調整ブロック６へ出力する。これらの後、画質調整ブロック６は、入力されたプログレッシブ信号の画質を調整して、外部へ出力する。
【００１０】
このように、映像信号処理装置１６０では、入力信号がプログレッシブ信号又はインタレース信号のいずれであっても、最終的にプログレッシブ信号として出力するものである。特に、入力信号がプログレッシブ信号である場合、映像信号処理装置１６０は、映像信号フォーマットの変換の必要がないため、入力信号をそのまま出力する。
【００１１】
しかし、入力されるプログレッシブ信号は、ＤＶＤ（Digital Versatile Disk）プレイヤー、ＳＴＢ（Set Top Box）などの外部装置により、予め様々な変換処理が行われている場合がある。例えば、ＩＰ変換として動き適応型を適用した場合、外部装置は、静止領域について、元のインタレース信号と同じ解像度のプログレッシブ信号へＩＰ変換することができる。しかし、動き領域については、解像度が半分に低減する。その原因は、動き適応型では、動き領域に対して、時間的に参照する対象がなく、空間参照画素しか存在しないためである。そのため、動き適応型では、上下の二ライン又は数ラインを参照し、ローパスフィルタをかけて、補間ラインを生成してＩＰ変換を行う。これにより、動き適応型では、オリジナルのラインより補間ラインの空間周波数が低くなり、ＩＰ変換の品質はより低くなる。
【００１２】
さらに、精度の低いローエンド動き適応型ＩＰ変換又は誤ったＩＰ変換が行われたプログレッシブ信号が映像信号処理装置１６０に入力され、そのまま表示装置へ出力されると、元の信号に比べ、解像度低減や破綻の箇所がそのまま残るかさらに拡大する恐れがある。
【００１３】
特許文献１では、予め品質を維持する処理が施されたインタレース信号をプログレッシブ信号へ変換することができる。しかし、映像信号処理装置１６０により制御できない外部装置では、予め品質を維持する処理を施すことはできない。また、特許文献２及び３のように、ＩＰ変換についての識別信号が付加されていることは保障されない。そのため、映像信号処理装置１６０では、上述したように入力されるプログレッシブ信号を処理して品質を保ったプログレッシブ信号を出力することは困難である。
【課題を解決するための手段】
【００１４】
本発明にかかる映像信号処理装置は、入力されたプログレッシブ信号の変換履歴を検出する検出部と、前記検出部によって検出された検出結果に応じて、前記プログレッシブ信号を再変換する信号復元部と、を備える。特に、前記信号復元部は、前記入力されたプログレッシブ信号を再変換する変換部と、前記変換部により再変換されたプログレッシブ信号と、前記入力されたプログレッシブ信号とを前記検出部の検出結果に応じて選択して出力するセレクタと、を備える。
【００１５】
本発明にかかる映像信号処理方法は、入力されたプログレッシブ信号の変換履歴を検出する検出ステップと、前記検出ステップによって検出された検出結果に応じて、前記入力されたプログレッシブ信号を再変換する変換する変換ステップと、前記変換ステップにより再変換されたプログレッシブ信号と、前記入力されたプログレッシブ信号とを前記検出ステップの検出結果に応じて選択して出力する出力ステップと、を有する。
【００１６】
上述した本発明にかかる映像信号処理装置及び映像信号処理方法によれば、例えば、外部装置等により当該入力されたプログレッシブ信号に変換が行われているか又はどのような変換が行われているかを検出することができる。そして、品質の悪い変換や誤変換が行われた場合に、検出結果に応じて適切な再変換を行うことができる。
【発明の効果】
【００１７】
本発明により、様々な変換処理を経て入力されるプログレッシブ信号に対して、出力するプログレッシブ信号の品質を一定に保つことができる映像信号処理装置及び映像信号処理方法を提供することができる。
【発明を実施するための最良の形態】
【００１８】
以下では、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。各図面において、同一要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略する。
【００１９】
＜発明の実施の形態１＞
図１は、本発明の実施の形態１にかかる映像信号処理装置１０１の構成を示すブロック図である。尚、映像信号処理装置１０１が備えるビデオデコーダ１、ＩＰ変換部４、セレクタ５及び画質調整ブロック６は、図１６に示した構成要素と同様であるため、対応する構成要素と同一の符号を付して詳細な説明を省略する。
【００２０】
映像信号処理装置１０１は、プログレッシブ信号又はインタレース信号のいずれかを入力し、所定の処理を行い、プログレッシブ信号として出力するものである。また、映像信号処理装置１０１は、上述した映像信号処理装置１６０に比べ、入力信号がプログレッシブ信号である場合、当該入力信号の変換履歴を検出し、検出された検出結果に応じて、当該入力信号を再変換するものである。尚、映像信号処理装置１０１は、入力信号がインタレース信号である場合、映像信号処理装置１６０と同様の動作をするため、詳細な説明を省略する。
【００２１】
検出部２は、映像信号処理装置１０１への入力信号がプログレッシブ信号である場合に動作する。検出部２は、入力されたプログレッシブ信号の変換履歴を検出する。ここでは、検出部２は、入力されたプログレッシブ信号がインタレース信号から変換されているか否かを変換履歴として検出する。つまり、変換履歴とは、入力信号が映像信号処理装置１０１へ入力される以前における変換処理に関する情報を示す。
【００２２】
例えば、検出部２は、入力されたプログレッシブ信号を解析し、偶数ラインと奇数ラインのいずれかを補間ラインとして特定し、当該補間ラインにおける信号強度が、前記インタレースから変換可能な周波数帯域内である場合に、当該入力されたプログレッシブ信号がインタレース信号から変換されていると検出する。尚、検出部２における検出原理は、図３乃至６に後述する。
【００２３】
そして、検出部２は、入力されたプログレッシブ信号についての検出結果により、制御信号をＰＩ変換部３１１及びセレクタ３２へ出力する。
【００２４】
信号復元部３は、検出部２によって検出された検出結果に応じて、入力されたプログレッシブ信号を再変換する。信号復元部３は、変換部３１と、セレクタ３２とを有する。変換部３１は、ＰＩ変換部３１１と、ＩＰ変換部３１２とを有する。
【００２５】
ＰＩ変換部３１１は、検出部２からの制御信号に応じて動作し、入力されたプログレッシブ信号をインタレース信号へ変換する。また、ＩＰ変換部３１２は、ＰＩ変換部３１１により変換されたインタレース信号をプログレッシブ信号へ再変換する。
【００２６】
セレクタ３２は、変換部３１により再変換されたプログレッシブ信号と、入力されたプログレッシブ信号とを検出部２の検出結果に応じて選択して出力する。
【００２７】
尚、検出部２は、入力されたプログレッシブ信号がインタレース信号から変換されている場合であっても、変換精度が高いと判断できる場合は、セレクタ３２に対して、入力信号を選択するように制御信号を出力しても構わない。入力時点で、変換精度が高いプログレッシブ信号である場合は、変換部３１による再変換を行わなくとも高い品質が確保できるからである。これにより、処理コストを抑えることができる。
【００２８】
図２は、本発明の実施の形態１にかかる映像信号処理を示すフローチャート図である。まず、ビデオデコーダ１は、入力信号がプログレッシブ信号であるか否かを判定する（Ｓ１０１）。入力信号がプログレッシブ信号であると判定した場合、検出部２は、入力信号がインタレース信号から変換されているか否かを判定する（Ｓ１０２）。ここで、検出部２は、検出結果に応じた制御信号をＰＩ変換部３１１及びセレクタ３２へ出力する。
【００２９】
検出部２により入力信号がインタレース信号から変換されていると判定された場合、ＰＩ変換部３１１は、検出部２からの検出結果を示す制御信号を受けて、入力信号をインタレース信号へ変換する（Ｓ１０３）。ここで、ＰＩ変換部３１１は、入力信号であるプログレッシブ信号からフレーム毎に奇数ライン又は偶数ラインを交互に取得してインタレース信号を生成する。尚、プログレッシブ信号からインタレース信号への変換方法は、公知のものであるため、詳細な説明は省略する。
【００３０】
続いて、ＩＰ変換部３１２は、ＰＩ変換部３１１により変換されたインタレース信号をプログレッシブ信号へ再変換する（Ｓ１０４）。尚、インタレース信号からプログレッシブ信号への変換方法は、ハイエンド動き適応型又は動き補償型であることが望ましい。これにより、入力されたプログレッシブ信号が元々どのような精度のＩＰ変換が行われているかに関わらず、高い品質を保つことができる。ここで、ＩＰ変換の一つである動き補償型は、動き予測により、静止領域と動き領域を共に高い解像度のプログレッシブ映像に復元することができるものである。尚、上述したハイエンド動き適応型又は動き補償型は、公知のものであるため、詳細な説明は省略する。
【００３１】
そして、セレクタ３２は、検出部２からの制御信号に応じて、ＩＰ変換部３１２により再変換されたプログレッシブ信号を選択する（Ｓ１０５）。以後、セレクタ５は、ビデオデコーダ１からの制御信号により、セレクタ３２からの再変換されたプログレッシブ信号を選択し、画質調整ブロック６へ出力し、画質調整ブロック６は、画質調整を行い、外部へ出力する。
【００３２】
また、ステップＳ１０２において、検出部２により入力信号がインタレース信号から変換されていない判定した場合、セレクタ３２は、検出部２からの制御信号に応じて、入力信号であるプログレッシブ信号を選択する（Ｓ１０６）。以後は、上述したステップＳ１０５以降と同様に処理される。
【００３３】
また、ステップＳ１０１において、ビデオデコーダ１により入力信号がプログレッシブ信号でないと判定された場合、ＩＰ変換部４は、入力信号をプログレッシブ信号へ変換する（Ｓ１０７）。そして、セレクタ５は、ビデオデコーダ１からの制御信号により、ＩＰ変換部４からの変換されたプログレッシブ信号を選択（Ｓ１０８）し、画質調整ブロック６へ出力し、画質調整ブロック６は、画質調整を行い、外部へ出力する。
【００３４】
続いて、図３乃至図６を用いて、本発明の実施の形態１にかかる信号の検出原理を説明する。図３乃至図６は、横軸をｃｐｈ(cycle per picture height)で示し、縦軸を信号強度で示し、１フレーム当たり４８０ラインを例とした、インタレース、プログレシッブ、及びＩＰ変換出力信号における周波数分布を説明する図である。尚、図３及び図５は、非特許文献１のＦｕｇｕｒｅ１を参考としている。以下では、１フレーム当たり４８０ラインであるプログレシッブ信号を４８０Ｐと表現し、１フィールド当たり２４０ラインであるインタレース信号を４８０Ｉと表現する。
【００３５】
図３は、４８０Ｐのパワーモデルを示す。図３に示すように、４８０Ｐの表示可能な最大縦周波数(Vertical frequency)は、２４０ｃｐｈである。図４は、４８０Ｉのパワーモデルを示す。図４に示すように、４８０Ｉの表示可能な最大縦周波数は、１２０ｃｐｈである。つまり、プログレシッブ信号のフレームの半分である。
【００３６】
図５は、４８０Ｉを４８０Ｐに従来のＩＰ変換を行う際のパワーモデルの変化を示す図である。従来のＩＰ変換では、１２０ｃｐｈから２４０ｃｐｈまで垂直周波数を復元することができる。ここでは、図５に示すように、１２０ｃｐｈを中心に６０ｃｐｈ強から１２０ｃｐｈの領域を１２０ｃｐｈから１８０ｃｐｈ弱の領域まで折り返していることを示す。但し、ＩＰ変換の品質により、復元できる周波数も異なるものである。そのため、より良い精度のＩＰ変換は、より多く周波数を復元できる。
【００３７】
図６は、図３の４８０Ｐのパワーモデルと、図５の４８０Ｉから４８０ＰへＩＰ変換された場合のパワーモデルとを比較した図である。領域７１は、図５のパワーモデルである周波数分布が示す領域である。領域７２は、領域７１と図３のパワーモデルとの差分となる領域である。そのため、本発明の実施の形態１にかかる検出部２は、入力信号を図３の領域と比較し、領域７２が差分として表れる場合に、当該入力信号がインタレース信号から変換されていることを検出することができる。
【００３８】
尚、本発明の実施の形態１にかかる検出部２は、垂直方向の周波数帯域に限定されず、水平方向の周波数帯域において検出しても構わない。または、本発明の実施の形態１にかかる検出部２は、複数のフレーム間で突発的に表れる点などを破綻箇所の候補として検出することで、インタレース信号から精度の低い変換がされたことを検出するようにしてもよい。尚、本発明の実施の形態１にかかる検出部２は、上述したものに限定されず他の手段であっても、インタレース信号から精度の低い変換がされたことを検出するものであればよい。
【００３９】
尚、図１に示すＩＰ変換部４とＩＰ変換部３１２は、一つの構成であっても構わない。
【００４０】
以上のように、本発明の実施の形態１では、外部装置によりＩＰ変換されて入力されるプログレッシブ信号を検出し、一旦、元のインタレース信号へ変換し、所定のＩＰ変換により再変換を行うことで、少なくとも一定の品質を保ったプログレッシブ信号として出力することができる。ここで、所定のＩＰ変換には、ハイエンド動き適応型又は動き補償型を採用することで、高い品質を保つことができる。そのため、表示装置等で当該出力されたプログレッシブ信号を表示した際に、安定した映像を表示することができる。
【００４１】
＜発明の実施の形態２＞
本発明の実施の形態２にかかる映像信号処理装置１０２は、本発明の実施の形態１にかかる映像信号処理装置１０１を改良し、ＩＰ変換における信頼度に基づいて、入力信号と再変換された信号とを合成するものである。これにより、より精度の高い変換を行うことができる。ここで、ＩＰ変換における信頼度とは、インタレース信号からプログレッシブ信号へＩＰ変換した場合に、プログレッシブ信号を再現できる精度を示す値である。例えば、上述した図６における領域７１と領域７２の比率であっても構わない。
【００４２】
図７は、本発明の実施の形態２にかかる映像信号処理装置１０２の構成を示すブロック図である。以下では、図１との違いを中心に説明し、図１と同様のものについては、同一の符号を付して詳細な説明を省略する。
【００４３】
図７に示す検出部２ａは、検出部２の機能に加え、変換履歴に基づく入力されたプログレッシブ信号の変換に関する第１の信頼度を合成部３２ａへ出力する。
【００４４】
また、信号復元部３ａは、変換部３１ａと、合成部３２ａとを有する。そして、変換部３１ａのＩＰ変換部３１２ａは、再変換されたプログレッシブ信号の変換に関する第２の信頼度を合成部３２ａへ出力する。
【００４５】
合成部３２ａは、本発明の実施の形態１にかかるセレクタ３２が置き換わったものである。合成部３２ａは、検出部２ａから出力される第１の信頼度及びＩＰ変換部３１２ａから出力される第２の信頼度に基づき、入力されたプログレッシブ信号と再変換されたプログレッシブ信号とを合成して出力する。例えば、合成部３２ａは、第１の信頼度及び第２の信頼度の割合に応じて、合成比率を定めるとよい。
【００４６】
図８は、本発明の実施の形態２にかかる映像信号処理を示すフローチャート図である。
以下では、図２との違いを中心に説明し、図２と同様のものについては、同一の符号を付して詳細な説明を省略する。
【００４７】
検出部２ａは、ステップＳ１０２において、入力信号がインタレース信号から変換されていると判定した場合、入力信号に関する第１の信頼度を算出し、合成部３２ａへ出力する（Ｓ１０２ａ）。そして、ステップＳ１０４の後、ＩＰ変換部３１２ａは、再変換したプログレッシブ信号に関する第２の信頼度を算出し、合成部３２ａへ出力する（Ｓ１０４ａ）。
【００４８】
その後、合成部３２ａは、検出部２ａからの制御信号に応じて、第１の信頼度と第２の信頼度との比率に基づき、入力信号であるプログレッシブ信号と再変換されたプログレッシブ信号とを合成する（Ｓ１０５ａ）。
【００４９】
尚、検出部２ａは、図８のＳ１０２において、入力信号がインタレース信号から変換されていないと判定した場合であっても、入力信号に関する信頼度を算出し、合成部３２ａへ出力しても構わない。その場合、合成部３２ａは、ＩＰ変換部３１２ａからの信頼度を０として合成を行うようにすればよい。
【００５０】
以上のように、本発明の実施の形態２では、入力されたプログレッシブ信号がインタレース信号からＩＰ変換されたものであっても、当該ＩＰ変換の精度を示す信頼度を加味することで、再変換されたプログレッシブ信号で置き換えることなく、再変換前後の信号を生かすものである。特に、入力時点でのＩＰ変換の精度がある程度高い場合には、その精度を落とすことがなくなり、高品質を保つことができる。
【００５１】
＜発明の実施の形態３＞
本発明の実施の形態３では、映画等のフィルムフォーマットに対してプルダウン及び逆プルダウン変換された結果、プログレッシブ信号に変換されたものを入力とし、再変換を行うことにより、変換前のフィルムフォーマットであるプログレッシブ信号に戻す映像信号処理装置に関するものである。以下に、発明の実施の形態３における入力信号の前提について説明する。
【００５２】
フィルムは、１秒２４コマの映像データであり、プログレッシブ信号である。ここでは、フィルムフォーマットである映像信号を２４Ｐと表現する。プルダウン変換とは、２４Ｐの信号をインタレース信号へ変換する技術である。特に、３：２プルダウン変換は、２４Ｐを１秒６０コマのインタレース信号である６０ＩのＮＴＳＣ（National Television Standards Committee）の形式に変換する技術である。
【００５３】
プルダウン変換では、フレームを奇数ラインであるトップフィールドと偶数フィールドであるボトムフィールドとに分離する。そして、３：２プルダウン変換では、１フレーム目をトップ、ボトム及びトップの３フィールドに、２フレーム目をボトム及びトップの２フィールドに分離し、２４Ｐから６０Ｉの非整数倍変換を実現するものである。
【００５４】
また、逆プルダウン変換は、２つの方法がある。逆プルダウン変換の１つ目の方法は、上述した６０Ｉのインタレース信号に対して、６０Ｐのプログレッシブ信号を生成するものである。例えば、同じフレームにおけるトップフィールドとボトムフィールドとを合成し、１フレーム目を３フレームに、２フレーム目を２フレームにすることで６０Ｐとすることができる。
【００５５】
逆プルダウン変換の２つ目の方法は、６０Ｉのインタレース信号に対して、２４Ｐに復元するものである。例えば、１つ目の方法と同じように合成し、１フレーム目を１フレームに、２フレーム目を１フレームにすることで２４Ｐとすることができる。
【００５６】
図１０は、本発明の実施の形態３にかかる入力信号の例を示す図である。フィルムフォーマット２４Ｐである原信号Ｓ１は、時間方向に対して、フレームＦＡ及びフレームＦＢというフレームを有するとする。ここで、原信号Ｓ１について、３：２プルダウン変換が行われると、６０Ｉであるプルダウン済信号Ｓ２が生成される。プルダウン済信号Ｓ２は、フレームＦＡから生成されるトップフィールドであるフレームＦＡ１、ボトムフィールドであるフレームＦＡ２及びトップフィールドであるフレームＦＡ３、並びに、フレームＦＢから生成されるボトムフィールドであるフレームＦＢ１及びトップフィールドであるフレームＦＢ２を有するものである。
【００５７】
続いて、プルダウン済信号Ｓ２について、逆プルダウン変換が行われると、６０Ｐである逆プルダウン済信号Ｓ３が生成される。逆プルダウン済信号Ｓ３は、フレームＦＡ１、フレームＦＡ２及びフレームＦＡ３から生成されるフレームＦ１１、フレームＦ１２及びフレームＦ１３、並びに、フレームＦＢ１及びフレームＦＢ２から生成されるフレームＦ１４及びフレームＦ１５を有するものである。
【００５８】
以下、本発明の実施の形態３では、逆プルダウン済信号Ｓ３を入力信号として説明する。図９は、本発明の実施の形態３にかかる映像信号処理装置１０３の構成を示すブロック図である。映像信号処理装置１０３は、図１の検出部２及び信号復元部３が、図９の検出部２ｂ及び信号復元部３ｂに置き換わったものである。そのため、図９では、図１の内、検出部２及び信号復元部３以外の構成は、図示を省略している。尚、図９で省略した部分については、他のものと置き換わっても構わない。
【００５９】
検出部２ｂは、入力されたプログレッシブ信号における隣接するフレーム間の相関情報に基づき、入力されたプログレッシブ信号が所定のプルダウン方式のいずれにより変換されたかを検出するものである。検出部２ｂは、フレームバッファ２１と、相関情報算出部２２と、プルダウン検出部２３と、記憶部２４とを備える。
【００６０】
フレームバッファ２１は、入力信号を１フレーム分遅延させるためのバッファである。相関情報算出部２２は、入力されたプログレッシブ信号におけるフレームと当該フレームに隣接するフレームとの相関情報を算出する。すなわち、相関情報算出部２２は、入力信号と、フレームバッファ２１から入力される１フレーム分遅延された信号との間で、フレーム間の差分を算出する。ここで、相関情報は、フレーム間で共通する画素位置における信号を比較した場合の差分であり、例えば、大小を示す情報であればよい。尚、相関情報は、これに限定されず、例えば、差分値や３段階以上のランクを示す情報であっても良い。
【００６１】
記憶部２４は、所定のプルダウン方式とプルダウンパターン情報２４１とが関連付けられて格納された記憶装置である。所定のプルダウン方式とは、プルダウン変換の方式を示す情報である。また、プルダウンパターン情報２４１は、フレーム間の相関情報の時間方向に沿った組み合わせを示す情報である。図１２は、本発明の実施の形態３にかかる相関情報とプルダウン方式の対応の例を示す図である。尚、記憶部２４は、ハードディスクドライブ、フラッシュメモリ等の不揮発性の記憶装置でもよいし、ＤＲＡＭ（Dynamic Random Access Memory）等の揮発性の記憶装置であってもよい。
【００６２】
プルダウン検出部２３は、相関情報算出部２２により算出された相関情報の時間方向に沿った組み合わせに基づき、入力されたプログレッシブ信号が所定のプルダウン方式のいずれにより変換されたかを検出する。例えば、プルダウン検出部２３は、相関情報算出部２２により算出された相関情報を時間方向に連続する複数個を連結していき、相関情報の組み合わせを生成する。そして、プルダウン検出部２３は、所定の周期、すなわち、所定のフレーム数毎に、相関情報の組み合わせと、記憶部２４に格納されたプルダウンパターン情報２４１とを比較し、一致した場合に、当該入力信号が当該プルダウンパターン情報２４１に関連付けられたプルダウン方式により変換されたと検出する。そして、プルダウン検出部２３は、記憶部２４から読み出したプルダウン方式を示す情報を信号復元部３ｂへ検出結果として出力する。
【００６３】
信号復元部３ｂは、検出部２ｂにより検出されたプルダウン方式に応じて、入力されたプログレッシブ信号を再変換する。つまり、信号復元部３ｂは、検出されたプルダウン方式に対応する逆プルダウン変換を行うことにより、２４Ｐのフィルムフォーマットへ変換し、出力信号として出力する。
【００６４】
図１１は、本発明の実施の形態３にかかるプルダウン方式の検出原理を説明する図である。相関情報算出部２２は、入力されるプログレッシブ信号である６０Ｐの逆プルダウン済信号Ｓ３について、フレーム間差分を算出する。ここでは、検出部２ｂは、例えば、フレームＦ１１とフレームＦ１２との相関情報として小、フレームＦ１２とフレームＦ１３との相関情報として小と、算出する。
【００６５】
そして、プルダウン検出部２３は、フレームＦ１１からフレームＦ１６の間の５つの相関情報を時間方向に沿って連結し、相関情報の組み合わせを"小小大小大"と生成する。続いて、プルダウン検出部２３は、生成された"小小大小大"と、図１２に示すプルダウンパターン情報２４１とを比較し、プルダウン方式が「３：２」と検出する。
【００６６】
その後、信号復元部３ｂは、フレームＦ１１乃至フレームＦ１５について、３：２プルダウン変換の逆プルダウン変換を行い、フレームＦ１Ａ及びフレームＦ１Ｂの２フレームである２４Ｐの出力信号Ｓ４を出力する。
【００６７】
尚、映像信号処理装置１０３は、プルダウン検出部２３によりプルダウン方式のいずれであるかが検出されなかった場合、信号復元部３ｂにより入力されたプログレッシブ信号をそのまま選択して出力するようにするとよい。
【００６８】
以上のように、本発明の実施の形態３にかかる映像信号処理装置１０３では、予め外部装置により２４Ｐのフィルムフォーマットである原信号Ｓ１からからプルダウン変換及び逆プルダウン変換が行われたプログレッシブ信号である逆プルダウン済信号Ｓ３を入力した場合に、正確にプルダウン方式を検出し、検出された３：２プルダウン変換に対応した再変換を行うことで、原信号Ｓ１と同等の出力信号Ｓ４を出力することができる。そのため、６０Ｐの入力に対して２４Ｐとして元の信号を復元でき、品質を確保することができる。
【００６９】
＜発明の実施の形態４＞
本発明の実施の形態４にかかる映像信号処理装置１０４は、本発明の実施の形態３にかかる映像信号処理装置１０３に変更を加え、６０Ｉから誤って変換された信号を入力とした場合に、正しく元の２４Ｐに再変換することができるようにしたものである。以下に、発明の実施の形態４における入力信号の前提について説明する。
【００７０】
図１４は、本発明の実施の形態４にかかる入力信号の例を示す図である。以下では、図１０との違いを中心に説明し、図１０と同様のものについては、同一の符号を付して詳細な説明を省略する。
【００７１】
図１４において、図１０と同じプルダウン済信号Ｓ２について、誤ってビデオ信号として補間が行った場合に、６０Ｐであるビデオ補間済信号Ｓ５が生成される。例えば、ある外部装置が、プルダウン済信号Ｓ２について原信号Ｓ１から３：２プルダウン変換されたものであることを検出せず、ビデオ信号として補間した場合などがこれに当たる。
【００７２】
このような場合、当該外部装置は、ＩＰ変換を行い、フレームＦＡ１からフレームＦ２１、フレームＦＡ２からフレームＦ２２、フレームＦＡ３からフレームＦ２３、フレームＦＢ１からフレームＦ２４、及びフレームＦＢ２からフレームＦ２５を生成する。そのため、本来、フレームＦ２１、フレームＦ２２、フレームＦ２３は、同じ内容のフレームとなるべきであるが、ここでは、少しずつ異なったものとなってしまう。また、フレームＦ２４及びフレームＦ２５についても同様である。
【００７３】
そして、このようなビデオ補間済信号Ｓ５を従来の映像信号処理装置に入力したとしても、正しく変換できず、出力されるプログレシッブ信号の品質が低下することとなり、表示装置においても正しく表示されないこととなる。
【００７４】
以下、本発明の実施の形態４では、ビデオ補間済信号Ｓ５を入力信号として説明する。図１３は、本発明の実施の形態４にかかる映像信号処理装置１０４の構成を示すブロック図である。映像信号処理装置１０４は、図９の検出部２ｂ及び信号復元部３ｂが、図１３の検出部２ｃ及び信号復元部３ｃに置き換わったものである。そのため、図１３では、図９と同様に、図１の内、検出部２及び信号復元部３以外の構成は、図示を省略している。尚、図１３で省略した部分については、他のものと置き換わっても構わない。
【００７５】
検出部２ｃは、フレームバッファ２１１及び２１２と、分離部２５１乃至２５３と、ラインバッファ２６１乃至２６６と、相関情報算出部２２１及び２２２と、プルダウン検出部２３ａと、記憶部２４とを備える。尚、記憶部２４及び記憶部２４に格納されるプルダウンパターン情報２４１は、本発明の実施の形態３と同様であるため、説明を省略する。
【００７６】
また、検出部２ｃでは、３フレームを一単位としたプルダウン方式を検出する構成を示すが、これに限定されない。つまり、本発明の実施の形態４は、４フレーム以上であっても適用可能である。
【００７７】
フレームバッファ２１１及び２１２は、図９のフレームバッファ２１と同様のものであり、フレームバッファ２１２は、フレームバッファ２１１に格納された入力信号を入力する。
【００７８】
分離部２５１乃至２５３は、入力されたプログレッシブ信号を連続する複数フレーム毎に奇数ラインで構成されたトップフィールドと、偶数ラインで構成されたボトムフィールドとに分離する。また、ラインバッファ２６１乃至２６６は、分離部２５１乃至２５３により分離されたトップフィールド又はボトムフィールドのいずれかを格納するバッファである。ここでは、分離部２５１は、入力信号を分離し、分離されたトップフィールドをラインバッファ２６１へ、ボトムフィールドをラインバッファ２６２へ格納する。また、分離部２５２は、フレームバッファ２１１からの信号を分離し、分離されたトップフィールドをラインバッファ２６３へ、ボトムフィールドをラインバッファ２６４へ格納する。さらに、分離部２５３は、フレームバッファ２１２からの信号を分離し、分離されたトップフィールドをラインバッファ２６５へ、ボトムフィールドをラインバッファ２６６へ格納する。
【００７９】
相関情報算出部２２１及び２２２は、連続する複数フレーム毎に、トップフィールドとボトムフィールドとを交互に抽出することにより、当該連続する複数フレーム間で２つのグループを生成し、当該グループ毎に抽出されたフィールド間の相関情報を算出する。
【００８０】
ここでは、相関情報算出部２２１は、ラインバッファ２６１、２６４及び２６５からフィールドを抽出し、これをグループＸとする。そして、相関情報算出部２２１は、ラインバッファ２６１及び２６４から抽出されたトップフィールドとボトムフィールドとの相関情報を算出する。また、相関情報算出部２２１は、ラインバッファ２６４及び２６５から抽出されたボトムフィールドとトップフィールドとの相関情報を算出する。
【００８１】
また、相関情報算出部２２２は、ラインバッファ２６２、２６３及び２６６からフィールドを抽出し、これをグループＹとする。そして、相関情報算出部２２２は、ラインバッファ２６２及び２６３から抽出されたボトムフィールドとトップフィールドとの相関情報を算出する。また、相関情報算出部２２２は、ラインバッファ２６３及び２６６から抽出されたトップフィールドとボトムフィールドとの相関情報を算出する。
【００８２】
その後、相関情報算出部２２１及び２２２は、算出した相関情報をプルダウン検出部２３ａへ出力する。
【００８３】
プルダウン検出部２３ａは、相関情報算出部２２１及び２２２によりグループ毎に算出された相関情報の時間方向に沿った組み合わせに基づき、入力されたプログレッシブ信号が所定のプルダウン方式のいずれにより変換されたかを検出する。例えば、まず、プルダウン検出部２３ａは、グループＸについてプルダウン検出部２３と同様に、プルダウン方式の検出を試みる。次に、プルダウン検出部２３ａは、グループＹについても同様にプルダウン方式の検出を試みる。そして、プルダウン検出部２３ａは、グループＸ又はＹの一方がプルダウン方式に一致し、他方が一致しない場合に、入力信号が当該一致したプルダウン方式により変換されたと検出する。そして、プルダウン検出部２３ａは、記憶部２４から読み出したプルダウン方式を示す情報及び当該一致したグループのフィールドの情報を信号復元部３ｃへ検出結果として出力する。
【００８４】
または、プルダウン検出部２３ａは、グループＸ及びＹの相関情報の組み合わせ同士を比較し、より差分が明確であるグループを選択し、選択されたグループにおける相関情報の組み合わせと、プルダウンパターン情報２４１との比較を行うようにしてもよい。
【００８５】
信号復元部３ｃは、検出部２ｃにより検出されたプルダウン方式に応じて、プルダウン検出部２３ａから取得したフィールドの情報から再変換する。
例えば、プルダウン検出部２３ａによりグループＸがプルダウン方式に一致した場合、信号復元部３ｃは、グループＸに属するフィールドについて、６０Ｉのインタレース信号として検出されたプルダウン方式に従い逆プルダウン変換により６０Ｐの信号を生成し、当該６０Ｐの信号を検出されたプルダウン方式に対応する逆プルダウン変換を行うことにより、２４Ｐのフィルムフォーマットへ変換し、出力信号として出力する。
【００８６】
図１５は、本発明の実施の形態４にかかるプルダウン方式の検出原理を説明する図である。尚、ここでは、検出部２ｃが５フレームを一単位としたプルダウン方式を検出する構成であるものとする。まず、分離部２５１等は、入力されるプログレッシブ信号である６０Ｐのビデオ補間済信号Ｓ５について、トップフィールドとボトムフィールドとに分離する。このとき、例えば、分離部２５１は、フレームＦ２１を分離し、トップフィールドであるフレームＦ２１ｔをラインバッファ２６１に格納し、ボトムフィールドであるフレームＦ２１ｂをラインバッファ２６２に格納する。同様に、トップフィールドは、フレームＦ２２からフレームＦ２２ｔ、・・・、フレームＦ２５からフレームＦ２５ｔとなる。また、ボトムフィールドは、フレームＦ２２からフレームＦ２２ｂ、・・・、フレームＦ２５からフレームＦ２５ｂとなる。
【００８７】
次に、相関情報算出部２２１は、グループＸに属するフィールドの情報を抽出し、フィールド情報群Ｇｘとする。ここでは、フィールド情報群Ｇｘは、フレームＦ２１ｔ、フレームＦ２２ｂ、フレームＦ２３ｔ、フレームＦ２４ｂ及びフレームＦ２５ｔが属する。続いて、相関情報算出部２２１は、フィールド情報群Ｇｘから相関情報を算出する。同様に、相関情報算出部２２２は、グループＹに属するフィールドの情報を抽出し、フィールド情報群Ｇｙとする。ここでは、フィールド情報群Ｇｙは、フレームＦ２１ｂ、フレームＦ２２ｔ、フレームＦ２３ｂ、フレームＦ２４ｔ及びフレームＦ２５ｂとなる。また、相関情報算出部２２２は、フィールド情報群Ｇｙから相関情報を算出する。
【００８８】
そして、プルダウン検出部２３ａは、フィールド情報群Ｇｘ及びＧｙのそれぞれについて、相関情報の組み合わせを生成し、プルダウン方式の検出を試みる。ここでは、プルダウン検出部２３ａは、フィールド情報群Ｇｘが３：２プルダウン方式に該当し、フィールド情報群Ｇｙがいずれのプルダウン方式に該当しなかったものとする。そのため、プルダウン検出部２３ａは、プルダウン方式が「３：２」と検出する。
【００８９】
その後、信号復元部３ｃは、フィールド情報群Ｇｘを６０Ｉとして３：２プルダウン変換の逆プルダウン変換により、６０ＰであるＩＰ変換済み信号Ｓ６を生成する。ここで、ＩＰ変換済み信号Ｓ６は、フレームＦ３１乃至Ｆ３５となる。続いて、信号復元部３ｃは、フレームＦ３１乃至Ｆ３５についてフレームＦ３Ａ及びフレームＦ３Ｂの２フレームである２４Ｐの出力信号Ｓ７を出力する。
【００９０】
以上のように、本発明の実施の形態４にかかる映像信号処理装置１０４により、６０Ｉから誤って変換された入力信号を正しく元の２４Ｐに再変換することができる。そのため、表示装置は、品質の高い映像を表示することができる。
【００９１】
＜その他の発明の実施の形態＞
さらに、本発明は上述した実施の形態のみに限定されるものではなく、既に述べた本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。
【図面の簡単な説明】
【００９２】
【図１】本発明の実施の形態１にかかる映像信号処理装置の構成を示すブロック図である。
【図２】本発明の実施の形態１にかかる映像信号処理を示すフローチャート図である。
【図３】本発明の実施の形態１にかかる信号の検出原理を説明する図である。
【図４】本発明の実施の形態１にかかる信号の検出原理を説明する図である。
【図５】本発明の実施の形態１にかかる信号の検出原理を説明する図である。
【図６】本発明の実施の形態１にかかる信号の検出原理を説明する図である。
【図７】本発明の実施の形態２にかかる映像信号処理装置の構成を示すブロック図である。
【図８】本発明の実施の形態２にかかる映像信号処理を示すフローチャート図である。
【図９】本発明の実施の形態３にかかる映像信号処理装置の構成を示すブロック図である。
【図１０】本発明の実施の形態３にかかる入力信号の例を示す図である。
【図１１】本発明の実施の形態３にかかるプルダウン方式の検出原理を説明する図である。
【図１２】本発明の実施の形態３にかかる相関情報とプルダウン方式の対応の例を示す図である。
【図１３】本発明の実施の形態４にかかる映像信号処理装置の構成を示すブロック図である。
【図１４】本発明の実施の形態４にかかる入力信号の例を示す図である。
【図１５】本発明の実施の形態４にかかるプルダウン方式の検出原理を説明する図である。
【図１６】関連技術にかかる映像信号処理装置の構成を示すブロック図である。
【符号の説明】
【００９３】
１０１  映像信号処理装置
１０２  映像信号処理装置
１０３  映像信号処理装置
１０４  映像信号処理装置
１６０  映像信号処理装置
１  ビデオデコーダ
２  検出部
２ａ  検出部
２ｂ  検出部
２ｃ  検出部
２１  フレームバッファ
２１１  フレームバッファ
２１２  フレームバッファ
２２  相関情報算出部
２２１  相関情報算出部
２２２  相関情報算出部
２３  プルダウン検出部
２３ａ  プルダウン検出部
２４  記憶部
２４１  プルダウンパターン情報
２５１  分離部
２５２  分離部
２５３  分離部
２６１  ラインバッファ
２６２  ラインバッファ
２６３  ラインバッファ
２６４  ラインバッファ
２６５  ラインバッファ
２６６  ラインバッファ
３  信号復元部
３ａ  信号復元部
３ｂ  信号復元部
３ｃ  信号復元部
３１  変換部
３１ａ  変換部
３１１  ＰＩ変換部
３１２  ＩＰ変換部
３１２ａ  ＩＰ変換部
３２  セレクタ
３２ａ  合成部
４  ＩＰ変換部
５  セレクタ
６  画質調整ブロック
７１  領域
７２  領域
ＦＡ  フレーム
ＦＢ  フレーム
ＦＡ１  フレーム
ＦＡ２  フレーム
ＦＡ３  フレーム
ＦＢ１  フレーム
ＦＢ２  フレーム
Ｆ１１  フレーム
Ｆ１２  フレーム
Ｆ１３  フレーム
Ｆ１４  フレーム
Ｆ１５  フレーム
Ｆ１６  フレーム
Ｆ１Ａ  フレーム
Ｆ１Ｂ  フレーム
Ｆ２１  フレーム
Ｆ２２  フレーム
Ｆ２３  フレーム
Ｆ２４  フレーム
Ｆ２５  フレーム
Ｆ２１ｔ  フレーム
Ｆ２２ｔ  フレーム
Ｆ２３ｔ  フレーム
Ｆ２４ｔ  フレーム
Ｆ２５ｔ  フレーム
Ｆ２１ｂ  フレーム
Ｆ２２ｂ  フレーム
Ｆ２３ｂ  フレーム
Ｆ２４ｂ  フレーム
Ｆ２５ｂ  フレーム
Ｆ３１  フレーム
Ｆ３２  フレーム
Ｆ３３  フレーム
Ｆ３４  フレーム
Ｆ３５  フレーム
Ｆ３Ａ  フレーム
Ｆ３Ｂ  フレーム
Ｇｘ  フィールド情報群
Ｇｙ  フィールド情報群
Ｓ１  原信号
Ｓ２  プルダウン済信号
Ｓ３  逆プルダウン済信号
Ｓ４  出力信号
Ｓ５  ビデオ補間済信号
Ｓ６  ＩＰ変換済み信号
Ｓ７  出力信号
【図１】
2010124193.tif 000003
【図２】
2010124193.tif 000004
【図３】
2010124193.tif 000005
【図４】
2010124193.tif 000006
【図５】
2010124193.tif 000007
【図６】
2010124193.tif 000008
【図７】
2010124193.tif 000009
【図８】
2010124193.tif 000010
【図９】
2010124193.tif 000011
【図１０】
2010124193.tif 000012
【図１１】
2010124193.tif 000013
【図１２】
2010124193.tif 000014
【図１３】
2010124193.tif 000015
【図１４】
2010124193.tif 000016
【図１５】
2010124193.tif 000017
【図１６】
2010124193.tif 000018