(57)【要約】【課題】  簡易な構成でレギュレータの入出力電圧を監視する。【解決手段】  入力電圧に対して出力電圧を一定に制御するレギュレータ１１と、入力電圧の異常を検知し、ディアサートされたリセット信号を出力するリセットＩＣ１２と、出力電圧の異常を検知し、ディアサートされた状態信号を出力する状態出力端子と、ディアサートされたリセット信号又は状態信号の少なくともいずれか一方の入力に応じてディアサートされたイネーブル信号を出力するスリーステートバッファ１３とを備え、レギュレータ１１は、ディアサートされたイネーブル信号に応じて出力を停止する。【選択図】  図１
2010017067.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧に対して出力電圧を一定に制御するレギュレータと、
上記入力電圧の異常を検知し、ディアサートされた第１の異常検知信号を出力する入力異常検知回路と、
上記出力電圧の異常を検知し、ディアサートされた第２の異常検知信号を出力する出力異常検知回路と、
上記ディアサートされた第１又は上記第２の異常検知信号の少なくともいずれか一方の入力に応じてディアサートされたイネーブル信号を出力するスリーステートバッファと、
上記ディアサートされたイネーブル信号に応じて上記レギュレータをオフ制御する制御回路と
を有する電子回路。
【請求項２】
上記入力異常検知回路は、電源投入時に、上記第１の異常検知信号としてリセット信号を遅延させて出力する遅延機能付きリセットＩＣである請求項１記載の電子回路。
【請求項３】
上記レギュレータは、上記イネーブル信号が入力される入力端子と、上記制御回路とを有する請求項２記載の電子回路。
【請求項４】
上記レギュレータは、上記第２の異常検知信号を出力する出力端子と、上記出力異常検知回路とを有する請求項３記載の電子回路。
【請求項５】
上記出力異常検知回路は、リセットＩＣであって、上記第２の異常検知信号としてリセット信号を出力する請求項３記載の電子回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レギュレータを備えた電子回路に関する。
【背景技術】
【０００２】
近年、携帯電話、ノートパソコンなど様々な携帯用電子機器が普及している。これらの機器は、内部回路を駆動するために様々な電源電圧を必要としているため、電源電圧を一定値に保つレギュレータを用いた電源回路が用いられる。これにより安定した様々な電源電圧が生成され、内部回路に安定した電源が供給される。
【０００３】
このようなレギュレータには、通常過電流保護回路が内蔵されており、入力電圧が異常なときに過電流保護回路が動作する（例えば、特許文献１参照。）。
【０００４】
【特許文献１】特開２００７−１３６４９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、過電流保護回路（ヒューズ、ポリスイッチ等）は、一般にレギュレータの１次側に内蔵され、入力電圧のみしか監視せず、有効に機能しないことが多い。また、ＣＰＬＤ（Complex Programmable Logic Device）などの電源制御部を用いるものもあるが、高価であるため実用的ではない。
【０００６】
本発明は、このような従来の実情に鑑みて提案されたものであり、簡易な構成でレギュレータの入出力電圧を監視することができる電子回路を提供する。
【課題を解決するための手段】
【０００７】
上述した目的を達成するために、本発明に係る電位回路は、入力電圧に対して出力電圧を一定に制御するレギュレータと、上記入力電圧の異常を検知し、ディアサートされた第１の異常検知信号を出力する入力異常検知回路と、上記出力電圧の異常を検知し、ディアサートされた第２の異常検知信号を出力する出力異常検知回路と、上記ディアサートされた第１又は上記第２の異常検知信号の少なくともいずれか一方の入力に応じてディアサートされたイネーブル信号を出力するスリーステートバッファと、上記ディアサートされたイネーブル信号に応じて上記レギュレータをオフ制御する制御回路とを有する。
【発明の効果】
【０００８】
本発明によれば、入力電圧及び出力電圧の異常検知信号を入力し、イネーブル信号を出力するスリーステートバッファを用いることで、簡易な構成でレギュレータの入出力電圧を監視し、電圧異常状態時には電源を自動でオフすることができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の具体的な実施の形態について、図面を参照しながら詳細に説明する。本発明の具体例として示す電子回路は、簡易な構成でレギュレータの入出力電圧を監視し、電圧異常状態時には電源を自動でオフする過電流保護機能を有するレギュレータである。
【００１０】
レギュレータは、出力される電圧・電流を常に一定に保つように制御する回路である。レギュレータは、電力負荷の程度などによってリニアレギュレータとスイッチングレギュレータの二種類に分類される。リニアレギュレータは、入力電圧よりも低い出力電圧であれば常に一定の電圧へ制御することが可能であり、仕組みが単純で安価であるというメリットを持っている。また、スイッチングレギュレータは、スイッチングの機構によって出力電圧を一定に制御する。リニアレギュレータが比較的負荷の軽い回路において用いられるのに対し、スイッチングレギュレータはマイクロプロセッサのような負荷の高い装置において利用されることが多い。
【００１１】
〔第１の構成例〕
図１は、本発明の実施の形態における過電流保護機能を有するレギュレータの第１の構成例を示すブロック図である。この電子回路は、レギュレータ１１と、遅延機能付きリセットＩＣ（Integrated Circuit）１２と、スリーステートバッファ１３とを有している。
【００１２】
レギュレータ１１は、入力電圧端子と、出力電圧端子とを有し、出力される電圧を一定に制御する。また、レギュレータ１１は、レギュレータ１１のオン／オフ（動作／スタンバイ）を制御するイネーブル信号を入力するイネーブル端子を有している。このため、例えば、スタンバイ時はスタンバイ電源のみを動作させ、使用時にはメイン電源をオンさせることができる。また、レギュレータ１１は、レギュレータ１１の状態信号を出力する状態信号出力端子を有し、出力に定格以上の大きな電流が流れるような状態になるとディアサートされた状態信号を出力し、出力電流を制限する。また、ディアサートされた状態信号は、例えば、放熱不足となりチップ温度が規定値以上になった場合にも出力される。
【００１３】
遅延機能付きリセットＩＣ１２は、入力電圧端子とリセット信号出力端子とを有しており、入力電圧をモニタし、レギュレータ１１が電圧を一定に制御可能な範囲を超えた場合、ディアサートされたリセット信号をスリーステートバッファ１３に出力する。また、電源投入時に、リセット信号を遅延させて出力し、スリーステートバッファ１３の予期せぬ動作を防止する。
【００１４】
スリーステートバッファ１３は、状態信号を入力する入力端子と、リセット信号を入力するイネーブル端子と、イネーブル信号を出力する出力端子とを有している。スリーステートバッファ１３は、通常のＨ（ハイレベル）とＬ（ローレベル）の出力状態のほかに、Ｈｉ−Ｚ(高インピーダンス状態)という第三の出力状態を持つ。Ｚの状態においては、出力はＨでもＬでもなく、出力端子が内部の出力回路と切り離されたのとほぼ同等の状態になる。すなわち、スリーステートバッファ１３は、状態信号入力及びリセット信号入力に応じてイネーブル信号をアサート（Ｈ）又はディアサート（Ｌ、Ｚ）に切り替える。
【００１５】
次に、図２を参照して、第１の構成例の電子回路の動作について説明する。一般に、スリーステートバッファ１３の入力端子は、内部インピーダンスが高い（電源回路との絶縁性が高い）ため、入力端子がどこにも接続されない状態にあると、近辺の静電気や電磁誘導によって予期せぬ電圧が印加される可能性がある。このため、前提条件として、遅延機能付きリセットＩＣ１２の出力遅延時間Ｔａを、レギュレータ１１に電源が投入されてから状態信号出力がアサートされるまでの時間Ｔｂよりも長くなるように設定しておく。
【００１６】
電源がオンされると、時刻ｔ１１において、レギュレータ１１及びリセットＩＣ１２に、規定の入力電圧が印加され、レギュレータ１１から規定の電圧が出力される（時刻ｔ１２）。
【００１７】
レギュレータ１１に入力電圧が印加されてからＴｂ時間後に、レギュレータ１１の状態信号がアサートされる（時刻ｔ１３）。また、レギュレータ１１に入力電圧が印加されてからＴａ時間後に、リセットＩＣ１２のリセット信号がアサートされ（時刻ｔ１４）、スリーステートバッファ１３からアサートされたイネーブル信号が出力される。これにより、正常なレギュレータ１１の動作が開始される。
【００１８】
ここで、回路内で何らかの異常が発生し、レギュレータ１１からの出力電圧が低下した場合（時刻ｔ１５）、状態信号がディアサートされる（時刻ｔ１６）。スリーステートバッファ１３は、ディアサートされた状態信号の入力に応じてイネーブル信号をディアサートする（時刻ｔ１７）。そして、レギュレータ１１は、ディアサートされたイネーブル信号に応じて出力を停止する（時刻ｔ１８）。
【００１９】
また、電源に異常が発生し、レギュレータ１１への入力電圧が低下し、レギュレータ１１が一定値に制御可能な閾値よりも小さくなった場合（時刻ｔ１９）、レギュレータ１１の出力電圧が低下する（時刻ｔ２０）。これにより、リセット信号がディアサートされ（時刻ｔ２１）、また、状態信号がディアサートされる（時刻ｔ２２）。スリーステートバッファ１３は、ディアサートされたリセット信号及び状態信号の入力に応じてイネーブル信号をディアサートする（時刻ｔ２３）。そして、レギュレータ１１は、ディアサートされたイネーブル信号に応じて出力を停止する（時刻ｔ２４）。
【００２０】
このようにレギュレータ１１の入出力電圧を監視することにより、入力電圧又は出力電圧に異常が発生した場合、電源を自動でシャットダウンさせることができる。また、ＣＰＬＤ（Complex Programmable Logic Device）などの高価な電源制御部を用いなくても安価な構成で、入出力電圧を監視することができる。また、オン／オフ（動作／スタンバイ）機能及び出力異常監視機能を有するレギュレータ１１を用いることにより、実装面積を比較的小さくすることができる。
【００２１】
〔第２の構成例〕
図３は、本発明の実施の形態における過電流保護機能を有するレギュレータの第２の構成例を示すブロック図である。第１の構成例のレギュレータ１１は、オン／オフ（動作／スタンバイ）機能及び出力異常監視機能を有していたが、第２の構成例のレギュレータ２１では、出力異常監視機能を有していない。すなわち、第２の構成例の電子回路は、レギュレータ２１と、遅延機能付きリセットＩＣ１２と、スリーステートバッファ１３と、リセットＩＣ２２を有している。
【００２２】
レギュレータ２１は、入力電圧端子と、出力電圧端子とを有し、出力される電圧を一定に制御する。また、レギュレータ２１は、レギュレータ２１のオン／オフ（動作／スタンバイ）を制御するイネーブル信号を入力するイネーブル端子を有している。このため、例えば、スタンバイ時はスタンバイ電源のみを動作させ、使用時にはメイン電源をオンさせることができる。
【００２３】
遅延機能付きリセットＩＣ１２は、第１の構成例と同様であり、入力電圧をモニタし、レギュレータ２１が電圧を一定に制御可能な範囲を超えた場合、ディアサートされたリセット信号をスリーステートバッファ１３に出力する。また、電源投入時に、リセット信号を遅延させて出力し、スリーステートバッファ１３の予期せぬ動作を防止する。
【００２４】
スリーステートバッファ１３も、第１の構成例と同様であり、状態信号を入力する入力端子と、リセット信号を入力するイネーブル端子と、イネーブル信号を出力する出力端子とを有している。
【００２５】
リセットＩＣ２２は、出力電圧をモニタし、出力電圧が規定値から閾値以上外れた場合、ディアサートされたリセット信号をスリーステートバッファ１３に出力する。
【００２６】
次に、図４を参照して、第２の構成例の電子回路の動作について説明する。前提条件として、遅延機能付きリセットＩＣ１２の出力遅延時間Ｔａを、レギュレータ２１に電源が投入されてからリセット信号Ｂの出力がアサートされるまでの時間Ｔｂよりも長くなるように設定しておく。
【００２７】
電源がオンされると、時刻ｔ３１において、レギュレータ２１及びリセットＩＣ１２に、規定の入力電圧が印加され、レギュレータ２１から規定の電圧が出力される（時刻ｔ３２）。
【００２８】
レギュレータ２１に入力電圧が印加されてからＴｂ時間後に、リセットＩＣ２２のリセット信号Ｂがアサートされる（時刻ｔ３３）。また、レギュレータ２１に入力電圧が印加されてからＴａ時間後に、リセットＩＣ１２のリセット信号Ａがアサートされ（時刻ｔ３４）、スリーステートバッファ１３からアサートされたイネーブル信号が出力される。これにより、正常なレギュレータ２１の動作が開始される。
【００２９】
ここで、回路内で何らかの異常が発生し、レギュレータ１１からの出力電圧が低下した場合（時刻ｔ３５）、リセットＩＣ２２のリセット信号Ｂがディアサートされる（時刻ｔ３６）。スリーステートバッファ１３は、ディアサートされたリセット信号Ｂの入力に応じてイネーブル信号をディアサートする（時刻ｔ３７）。そして、レギュレータ２１は、ディアサートされたイネーブル信号に応じて出力を停止する（時刻ｔ３８）。
【００３０】
また、電源に異常が発生し、レギュレータ２１への入力電圧が低下し、レギュレータ２１が一定値に制御可能な閾値よりも小さくなった場合（時刻ｔ３９）、レギュレータ２１の出力電圧が低下する（時刻ｔ４０）。これにより、リセット信号Ａがディアサートされ（時刻ｔ４１）、また、リセット信号Ｂがディアサートされる（時刻ｔ４２）。スリーステートバッファ１３は、ディアサートされたリセット信号Ａ及びリセット信号Ｂの入力に応じてイネーブル信号をディアサートする（時刻ｔ４３）。そして、レギュレータ２１は、ディアサートされたイネーブル信号に応じて出力を停止する（時刻ｔ４４）。
【００３１】
このようにレギュレータ２１の入出力電圧を監視することにより、入力電圧又は出力電圧に異常が発生した場合、電源を自動でシャットダウンさせることができる。また、ＣＰＬＤなどの高価な電源制御部を用いなくても安価な構成で、入出力電圧を監視することができる。
【００３２】
〔第３の構成例〕
図５は、本発明の実施の形態における過電流保護機能を有するレギュレータの第３の構成例を示すブロック図である。第１の構成例のレギュレータ１１は、オン／オフ（動作／スタンバイ）機能及び出力異常監視機能を有していたが、第３の構成例のレギュレータ３１では、オン／オフ（動作／スタンバイ）機能を有していない。すなわち、第２の構成例の電子回路は、レギュレータ３１と、遅延機能付きリセットＩＣ１２と、スリーステートバッファ１３と、スイッチング素子３２とを有している。
【００３３】
レギュレータ３１は、入力電圧端子と、出力電圧端子とを有し、出力される電圧を一定に制御する。また、レギュレータ３１は、レギュレータ１１の状態信号を出力する状態信号出力端子を有し、出力に定格以上の大きな電流が流れるような状態になるとディアサートされた状態信号を出力し、出力電流を制限する。また、ディアサートされた状態信号は、例えば、放熱不足となりチップ温度が規定値以上になった場合にも出力される。
【００３４】
遅延機能付きリセットＩＣ１２は、第１の構成例と同様であり、入力電圧をモニタし、レギュレータ３１が電圧を一定に制御可能な範囲を超えた場合、ディアサートされたリセット信号をスリーステートバッファ１３に出力する。また、電源投入時に、リセット信号を遅延させて出力し、スリーステートバッファ１３の予期せぬ動作を防止する。
【００３５】
スリーステートバッファ１３も、第１の構成例と同様であり、状態信号を入力する入力端子と、リセット信号を入力するイネーブル端子と、イネーブル信号を出力する出力端子とを有している。
【００３６】
スイッチング素子３２は、例えば、ゲート、ソース、ドレインの３端子からなる電界効果トランジスタから構成される。そして、ゲートにイネーブル信号を入力し、ソース、ドレイン間の電流をオンオフ制御する。
【００３７】
次に、図６を参照して、第３の構成例の電子回路の動作について説明する。前提条件として、遅延機能付きリセットＩＣ１２の出力遅延時間Ｔａを、レギュレータ３１に電源が投入されてから状態信号出力がアサートされるまでの時間Ｔｂよりも長くなるように設定しておく。
【００３８】
電源がオンされると、時刻ｔ５１において、レギュレータ３１及びリセットＩＣ１２に、規定の入力電圧が印加され、レギュレータ３１から規定の電圧が出力される（時刻ｔ５２）。
【００３９】
レギュレータ３１に入力電圧が印加されてからＴｂ時間後に、レギュレータ３１の状態信号がアサートされる（時刻ｔ５３）。また、レギュレータ３１に入力電圧が印加されてからＴａ時間後に、リセットＩＣ１２のリセット信号がアサートされ（時刻ｔ５４）、スリーステートバッファ１３からアサートされたイネーブル信号がスイッチング素子３２に出力される。これにより、正常なレギュレータ３１の動作が開始される。
【００４０】
ここで、回路内で何らかの異常が発生し、レギュレータ３１からの出力電圧が低下した場合（時刻ｔ５５）、状態信号がディアサートされる（時刻ｔ５６）。スリーステートバッファ１３は、ディアサートされた状態信号の入力に応じてイネーブル信号をディアサートする（時刻ｔ５７）。そして、スイッチング素子３２は、イネーブル信号に応じてソース、ドレイン間の電流を制限し、レギュレータ３１の入力電圧を０Ｖとする（時刻ｔ５８）。これにより、レギュレータ３１からの出力が停止される（時刻ｔ５９）。
【００４１】
また、電源に異常が発生し、レギュレータ３１への入力電圧が低下し、レギュレータ３１が一定値に制御可能な閾値よりも小さくなった場合（時刻ｔ６０）、レギュレータ３１の出力電圧が低下する（時刻ｔ６１）。これにより、リセット信号がディアサートされ（時刻ｔ６２）、また、状態信号がディアサートされる（時刻ｔ６３）。スリーステートバッファ１３は、ディアサートされたリセット信号及び状態信号の入力に応じてイネーブル信号をディアサートする（時刻ｔ６４）。そして、スイッチング素子３２は、イネーブル信号に応じてソース、ドレイン間の電流を制限し、レギュレータ３１の入力電圧を０Ｖとする（時刻ｔ６５）。これにより、レギュレータ３１からの出力が停止される（時刻ｔ６６）。
【００４２】
このようにレギュレータ３１の入出力電圧を監視することにより、入力電圧又は出力電圧に異常が発生した場合、電源を自動でシャットダウンさせることができる。また、ＣＰＬＤなどの高価な電源制御部を用いなくても安価な構成で、入出力電圧を監視することができる。
【図面の簡単な説明】
【００４３】
【図１】本発明の実施の形態における第１の構成例を示すブロック図である。
【図２】第１の構成例の電子回路の動作を説明するための図である。
【図３】本発明の実施の形態における第２の構成例を示すブロック図である。
【図４】第２の構成例の電子回路の動作を説明するための図である。
【図５】本発明の実施の形態における第３の構成例を示すブロック図である。
【図６】第３の構成例の電子回路の動作を説明するための図である。
【符号の説明】
【００４４】
１１  レギュレータ、  １２  遅延機能付きリセットＩＣ  １３  スリーステートバッファ、  ２１  レギュレータ、  ２２  リセットＩＣ、  ３１  レギュレータ、  ３２  スイッチング素子
【図１】
2010017067.tif 000003
【図２】
2010017067.tif 000004
【図３】
2010017067.tif 000005
【図４】
2010017067.tif 000006
【図５】
2010017067.tif 000007
【図６】
2010017067.tif 000008