(57)【要約】【課題】ホールドぼけを簡易に改善することが可能な液晶表示装置を提供する。【解決手段】各画素２０内に設けられた複数のＴＦＴ素子Ｑ１，Ｑ２のうち、ＴＦＴ素子Ｑ１によって、映像信号Ｄinに基づく表示動作を行う。また、ＴＦＴ素子Ｑ２によって、液晶素子ＬＣおよび補助容量素子Ｃｓの一端同士と、補助容量線Ｃｓとを、電気的に接続する。これにより、映像信号Ｄinを低輝度表示用（黒表示用）に変化させることなく、低輝度表示状態（黒表示状態）が実現される。【選択図】図１
2010039205.tif 000002
【特許請求の範囲】
【請求項１】
全体としてマトリクス状に配置され、各々が液晶素子、補助容量素子および複数のＴＦＴ素子を含む複数の画素と、
各画素の液晶素子および補助容量素子に対し、映像信号に基づく駆動電圧を印加することにより表示駆動を行う駆動部と
を備え、
前記複数のＴＦＴ素子が、
前記駆動部による動作制御に応じて、前記液晶素子および補助容量素子に対して前記映像信号に基づく駆動電圧を供給するための第１のＴＦＴ素子群と、
前記駆動部による動作制御に応じて、前記液晶素子および補助容量素子の一端同士と、前記補助容量素子の他端側に接続された補助容量線とを電気的に接続するための第２のＴＦＴ素子群とにより構成されている
液晶表示装置。
【請求項２】
前記液晶素子が、ノーマリーブラックモードの液晶素子であり、
前記第２のＴＦＴ素子群の動作に応じて、前記液晶素子および補助容量素子の一端同士と前記補助容量線とが電気的に接続されることにより、黒表示状態となる
請求項１に記載の液晶表示装置。
【請求項３】
前記駆動部は、前記第２のＴＦＴ素子群の動作期間を変化させることにより、前記黒表示状態を示す黒表示期間の長さを変化させる
請求項２に記載の液晶表示装置。
【請求項４】
前記駆動部は、前記映像信号に基づく各フレーム期間の平均輝度の大きさに応じて、前記第２のＴＦＴ素子群の動作期間を変化させる
請求項３に記載の液晶表示装置。
【請求項５】
前記駆動部は、前記黒表示状態が定期的に設定されるように、前記第２のＴＦＴ素子群の動作制御を行う
請求項２ないし請求項４のいずれか１項に記載の液晶表示装置。
【請求項６】
前記駆動部は、前記黒表示状態が各フレーム期間で設定されるように、前記第２のＴＦＴ素子群の動作制御を行う
請求項５に記載の液晶表示装置。
【請求項７】
前記第１のＴＦＴ素子群には、その動作状態および非動作状態を選択的に切り替えるための第１の走査線が接続されており、
前記第２のＴＦＴ素子群の動作状態および非動作状態を選択的に切り替えるための第２の走査線が、前記第１の走査線とは別個に設けられている
請求項１に記載の液晶表示装置。
【請求項８】
前記第１のＴＦＴ素子群が、１つの第１のＴＦＴ素子により構成されると共に、前記第２のＴＦＴ素子群が、１つの第２のＴＦＴ素子により構成されている
請求項１に記載の液晶表示装置。
【請求項９】
前記第１のＴＦＴ素子群が、２つの第１のＴＦＴ素子により構成されると共に、前記第２のＴＦＴ素子群が、２つの第２のＴＦＴ素子により構成され、
各画素が、各々が前記液晶素子、前記補助容量素子、ならびに前記第１および第２のＴＦＴ素子を含む２つのサブ画素により構成されている
請求項１に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、映像信号に基づいて映像表示を行う液晶表示装置に関する。
【背景技術】
【０００２】
近年、液晶を用いた表示素子（液晶素子）を駆動することによって映像表示を行う液晶表示装置が広く活用されている。このような液晶表示装置では、ガラス等の基板間に封止した液晶層において、液晶分子の配列を変化させることにより光源からの光を透過、変調させて表示を行っている。
【０００３】
ここで、従来のアクティブマトリクス型の液晶表示装置では、装置側Ｉ／Ｆ（インタフェース）から入力される映像信号が、タイミングコントローラを介してソースドライバに供給されることにより、常に装置側からの映像信号を表示し続けるようになっている。
【０００４】
ところで、画素内に配置されるＴＦＴ（Thin Film Transistor；薄膜トランジスタ）の数は、近年、１個から複数個に変化してきている。例えば特許文献１には、単位画素を２つのサブ画素に分離すると共に、各々のサブ画素でのしきい値を変えるようにしたもの（マルチ画素構造）が提案されている。このようなマルチ画素構造では、各サブ画素に互いに異なる駆動電圧が印加されるため、視野角特性が改善されるようになっている。
【０００５】
【特許文献１】特開２００７−８６７９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ここで、液晶表示装置のようなホールド型の表示装置では、ＣＲＴ（Cathode Ray Tube）のようなインパルス型の表示装置と比べ、ホールドぼけが生じ易いという問題がある。このようなホールドぼけが生じると、表示品位が低下してしまうことになる。そこで、従来より、このようなホールドぼけを改善するため、定期的に黒表示画面を挿入する（黒表示期間を設ける）ようにした液晶表示装置が提案されている。
【０００７】
ところが、そのように黒表示期間（より一般的には、低輝度表示期間）を定期的に（例えば、各フレーム期間に）設けた場合、映像信号も高頻度で変化させる必要があることから、ホールドぼけが改善されるものの、表示駆動動作が複雑化してしまうという問題があった。
【０００８】
本発明はかかる問題点に鑑みてなされたもので、その目的は、ホールドぼけを簡易に改善することが可能な液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の液晶表示装置は、全体としてマトリクス状に配置され、各々が液晶素子、補助容量素子および複数のＴＦＴ素子を含む複数の画素と、各画素の液晶素子および補助容量素子に対し、映像信号に基づく駆動電圧を印加することにより表示駆動を行う駆動部とを備えたものである。ここで、上記複数のＴＦＴ素子は、駆動部による動作制御に応じて、液晶素子および補助容量素子に対して映像信号に基づく駆動電圧を供給するための第１のＴＦＴ素子群と、駆動部による動作制御に応じて、液晶素子および補助容量素子の一端同士と、補助容量素子の他端側に接続された補助容量線とを電気的に接続するための第２のＴＦＴ素子群とにより構成されている。
【００１０】
本発明の液晶表示装置では、各画素において、第１のＴＦＴ素子群によって、液晶素子および補助容量素子に対して映像信号に基づく駆動電圧が供給されることにより、映像信号に基づく表示動作が行われる。一方、第２のＴＦＴ素子群によって、液晶素子および補助容量素子の一端同士と補助容量線とが電気的に接続されることにより、液晶素子および補助容量素子の電位が、補助容量線における対向電極電位（補助容量電極電位）となり、低輝度表示状態となる。すなわち、映像信号を低輝度表示用に変化させることなく、低輝度表示状態が実現可能となる。
【発明の効果】
【００１１】
本発明の液晶表示装置によれば、各画素内に設けられた複数のＴＦＴ素子のうち、第１のＴＦＴ素子群によって映像信号に基づく表示動作を行うと共に、第２のＴＦＴ素子群によって、液晶素子および補助容量素子の一端同士と補助容量線とを電気的に接続するようにしたので、映像信号を低輝度表示用に変化させることなく、低輝度表示状態を実現することができる。よって、ホールドぼけを簡易に改善することが可能となる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００１３】
図１は、本発明の一実施の形態に係る液晶表示装置（液晶表示装置１）の全体構成を表すものである。この液晶表示装置１は、液晶表示パネル２と、バックライト部３と、タイミングコントローラ４と、ソースドライバ５１およびゲートドライバ５２Ａ，５２Ｂと、バックライト駆動部６とを備えている。
【００１４】
液晶表示パネル２は、後述するソースドライバ５１およびゲートドライバ５２Ａ，５２Ｂから供給される駆動信号によって、外部から入力された映像信号Ｄinに基づく映像表示を行うものであり、マトリクス状に並んで配置された複数の画素２０を含んで構成されている。また、各画素２０内には、後述する画素回路ユニットが形成されている。なお、この画素回路ユニットの詳細構成については、後述する。
【００１５】
バックライト部３は、液晶表示パネル２に対して光を照射する光源であり、例えばＣＣＦＬ（Cold Cathode Fluorescent Lamp：冷陰極蛍光ランプ）やＬＥＤ（Light Emitting Diode：発光ダイオード）などを含んで構成される。
【００１６】
タイミングコントローラ４は、Ｉ／Ｏ部４１と、タイミング生成部４２と、画像処理部４３と、基準電源部４５と、ＤＣ／ＤＣコンバータ４６とを有している。このタイミングコントローラ４は、外部から供給される映像信号Ｄin（輝度信号）、クロック信号ＣＬＫ、データイネーブル信号ＤＥ、水平同期信号Ｈｓｙｎｃおよび垂直同期信号Ｖｓｙｎｃに基づいて、後述する所定の信号処理を施すことにより、ＲＧＢ信号である映像信号Ｄoutと、ソースドライバ５１およびゲートドライバ５２Ａ，５２Ｂにおいて用いられるタイミング信号（後述するストローブ信号ＳＴＶ）とを生成するものである。このタイミングコントローラ４はまた、外部からの電源電圧Ｖｃｃの供給に基づいて、ソースドライバ５１およびゲートドライバ５２Ａ，５２Ｂにおいて用いられる電圧を生成するようになっている。
【００１７】
Ｉ／Ｏ部４１は、映像信号Ｄin、クロック信号ＣＬＫ、データイネーブル信号ＤＥ、水平同期信号Ｈｓｙｎｃおよび垂直同期信号Ｖｓｙｎｃをそれぞれ入力し、タイミング生成部４２へ供給するものである。
【００１８】
タイミング生成部４２は、Ｉ／Ｏ部４１から供給された映像信号Ｄin、クロック信号ＣＬＫ、データイネーブル信号ＤＥ、水平同期信号Ｈｓｙｎｃおよび垂直同期信号Ｖｓｙｎｃに基づいて、所定の信号処理を行うものである。具体的には、映像信号Ｄinを画像処理部４３へ供給すると共に、ソースドライバ５１およびゲートドライバ５２Ａ，５２Ｂの表示タイミング信号（後述するストローブ信号ＳＴＶ）を生成し、これらの表示タイミング信号およびクロック信号ＣＬＫをソースドライバ５１およびゲートドライバ５２Ａ，５２Ｂへ供給するものである。
【００１９】
画像処理部４３は、タイミング生成部４２から供給される映像信号Ｄinに対して所定の画像処理（例えば、ホワイトバランス調整処理や、コントラスト改善処理など）を施すことにより、ＲＧＢ信号である映像信号Ｄoutを生成するものである。
【００２０】
基準電源部４５は、電源電圧Ｖｃｃに基づいて、ＤＣ／ＤＣコンバータ４６の基準電圧である基準電圧Ｖｒｅｆを生成するものである。
【００２１】
ＤＣ／ＤＣコンバータ４６は、供給される基準電圧Ｖｒｅｆに基づいて所定の直流電圧変換を行うことにより、ソースドライバ５１の電源電圧およびゲートドライバ５２Ａ，５２Ｂにおいて用いられる電圧（ゲートオン電圧Ｖonおよびゲートオフ電圧Ｖoff）をそれぞれ生成し、ソースドライバ５１およびゲートドライバ５２Ａ，５２Ｂへ供給するものである。
【００２２】
ソースドライバ５１は、タイミング生成部４２から供給されるタイミング信号（クロック信号ＣＬＫおよびデータイネーブル信号ＤＥ）に従って、画像処理部４３から映像信号Ｄoutを入力すると共に、この映像信号Ｄoutに基づく駆動電圧（ソース電圧）を液晶表示パネル２の各画素２０へ供給するものである。
【００２３】
ゲートドライバ５２Ａは、タイミング生成部４２から供給されるタイミング信号（クロック信号ＣＬＫおよびストローブ信号ＳＴＶ）に従って、ＤＣ／ＤＣコンバータ４６からの供給電圧（ゲートオン電圧Ｖonおよびゲートオフ電圧Ｖoff）に基づき、液晶表示パネル２内の各画素２０（具体的には、後述するＴＦＴ素子Ｑ１）を、後述するゲート線Ｇａに沿って線順次駆動するものである。
【００２４】
一方、ゲートドライバ５２Ｂは、タイミング生成部４２から供給されるタイミング信号（クロック信号ＣＬＫおよびストローブ信号ＳＴＶ）に従って、ＤＣ／ＤＣコンバータ４６からの供給電圧（ゲートオン電圧Ｖonおよびゲートオフ電圧Ｖoff）に基づき、液晶表示パネル２内の各画素２０（具体的には、後述するＴＦＴ素子Ｑ２）を、後述するゲート線Ｇｂに沿って線順次駆動するものである。
【００２５】
バックライト駆動部６は、バックライト部３の点灯動作を制御するものであり、例えばインバータ回路を含んで構成されている。
【００２６】
次に図２を参照して、各画素２０に形成された画素回路ユニット（液晶表示素子）の構成について詳細に説明する。図２は、画素２０内の画素回路ユニットの回路構成例を表したものである。なお、図中の符号ｍ，ｎはそれぞれ自然数を表しており、画素２０（ｍ，ｎ）は、複数の画素２０のうちの座標（ｍ，ｎ）に位置する画素を表している。
【００２７】
画素２０（ｍ，ｎ）には、主容量素子として機能する液晶素子ＬＣと、補助容量素子Ｃｓ（ｍ，ｎ）と、２つのＴＦＴ素子Ｑ１（ｍ，ｎ），Ｑ２（ｍ，ｎ）とからなる画素回路ユニットが形成されている。また、この画素２０（ｍ，ｎ）には、２本のゲート線Ｇａ（ｎ），Ｇｂ（ｎ）と、１本のソース線Ｓ（ｍ）と、１本の補助容量線Ｃｓ（ｎ）とが接続されている。
【００２８】
ゲート線Ｇａ（ｎ）は、駆動対象の画素回路ユニットを線順次で選択して、その画素回路ユニット内のＴＦＴ素子Ｑ１をゲートオン電圧Ｖonにより選択的にオン状態にすると共に、このＴＦＴ素子Ｑ１をゲートオフ電圧Ｖoffにより選択的にオフ状態にするためのものである。なお、このゲート線Ｇａ（ｎ）は、ゲートドライバ５２Ａに接続されている。
【００２９】
一方、ゲート線Ｇｂ（ｎ）は、駆動対象の画素回路ユニットを線順次で選択して、その画素回路ユニット内のＴＦＴ素子Ｑ２をゲートオン電圧Ｖonにより選択的にオン状態にすると共に、このＴＦＴ素子Ｑ２をゲートオフ電圧Ｖoffにより選択的にオフ状態にするためのものである。すなわち、ＴＦＴ素子Ｑ２のオン状態およびオフ状態を選択的に切り替えるためのゲート線（ゲート線Ｇｂ（ｎ））が、ＴＦＴ素子Ｑ１に対応するゲート線（ゲート線Ｇａ（ｎ））とは別個に設けられている。なお、このゲート線Ｇｂ（ｎ）は、ゲートドライバ５２Ｂに接続されている。
【００３０】
ソース線Ｓ（ｍ）は、駆動対象の画素回路ユニットに対し、その画素回路ユニット内のＴＦＴ素子Ｑ１を介して画像データ（映像信号Ｄout）を供給するためのものである。
【００３１】
補助容量線Ｃｓ（ｎ）は、ゲート線Ｇａ（ｎ），Ｇｂ（ｎ）に沿って延在する各画素回路ユニット内の補助容量素子Ｃｓに接続されている。
【００３２】
液晶素子ＬＣは、ソース線Ｓ（ｍ）からＴＦＴ素子Ｑ１（ｍ，ｎ）を介して一端に供給される映像信号Ｄoutに応じて、表示のための動作を行う（表示光を射出する）表示要素として機能している。また、この液晶素子ＬＣでは、後述するように補助容量線Ｃｓ（ｎ）からＴＦＴ素子Ｑ２（ｍ，ｎ）を介して一端に供給される対向電極電位（補助容量電極電位）により、低輝度表示（具体的には、黒表示）がなされるようになっている。液晶素子ＬＣは、液晶層（図示せず）と、この液晶層を挟む一対の電極（図示せず）とを含んで構成されている。これら一対の電極のうちの一方（一端）側は、接続線Ｌ１を介してＴＦＴ素子Ｑ１（ｍ，ｎ）のソース、補助容量素子Ｃｓ（ｍ，ｎ）の一端およびＴＦＴ素子Ｑ２（ｍ，ｎ）のドレインに接続されている。また、一対の電極のうちの他方（他端）側は、コモン電極ＶＣＯＭに接続されている。なお、上記液晶層は、例えばＴＮ（Twisted Nematic）モードやＶＡ（Vertical Alignment）モードの液晶などにより構成される。また、この液晶素子ＬＣは、例えば、電圧が印加されていないときに黒表示状態を示すノーマリーブラックモードの液晶素子により構成される。
【００３３】
補助容量素子Ｃｓ（ｍ，ｎ）は、液晶素子ＬＣの蓄積電荷を安定化させるための容量素子である。この補助容量素子Ｃｓ（ｍ，ｎ）の一端（一方の電極）は、接続線Ｌ１を介して液晶素子ＬＣの一端、ＴＦＴ素子Ｑ１（ｍ，ｎ）のソースおよびＴＦＴ素子Ｑ２（ｍ，ｎ）のドレインに接続されている。また、補助容量素子Ｃｓ（ｍ，ｎ）の他端（対向電極）は、補助容量線Ｃｓ（ｎ）および後述するＴＦＴ素子Ｑ２（ｍ，ｎ）のソースに接続されている。
【００３４】
ＴＦＴ素子Ｑ１（ｍ，ｎ）は、ＭＯＳ−ＦＥＴ（Metal Oxide Semiconductor−Field Effect Transistor）により構成されている。このＴＦＴ素子Ｑ１（ｍ，ｎ）では、ゲートがゲート線Ｇａ（ｎ）に接続され、ソースが接続線Ｌ１を介して液晶素子ＬＣの一端、補助容量素子Ｃｓの一端およびＴＦＴ素子Ｑ２（ｍ，ｎ）のドレインに接続され、ドレインがソース線Ｓ（ｍ）に接続されている。ＴＦＴ素子Ｑ１（ｍ，ｎ）は、液晶素子ＬＣの一端および補助容量素子Ｃｓの一端に対して映像信号Ｄoutを供給するためのスイッチング素子として機能している。具体的には、ゲートドライバ５２Ａからゲート線Ｇａ（ｎ）を介して供給される選択信号（ゲート信号）に応じて、ソース線Ｓ（ｍ）と、画素２０（ｍ，ｎ）内の液晶素子ＬＣおよび補助容量素子Ｃｓ（ｍ，ｎ）の一端同士との間を選択的に導通させる（オン状態にする）ようになっている。
【００３５】
ＴＦＴ素子Ｑ２（ｍ，ｎ）もまた、ＭＯＳ−ＦＥＴにより構成されている。このＴＦＴ素子Ｑ２（ｍ，ｎ）では、ゲートがゲート線Ｇｂ（ｎ）に接続され、ソースが接続線Ｌ２を介して補助容量素子Ｃｓの他端および補助容量線Ｃｓ（ｎ）に接続され、ドレインが接続点Ｌ１に接続されている。ＴＦＴ素子Ｑ２（ｍ，ｎ）は、液晶素子ＬＣおよび補助容量素子Ｃｓの一端同士と補助容量線Ｃｓ（ｎ）とを電気的に接続することにより、液晶素子ＬＣおよび補助容量素子Ｃｓの一端同士に対して、補助容量線Ｃｓ（ｎ）における対向電極電位（補助容量電極電位）を供給するためのスイッチング素子として機能している。具体的には、ゲートドライバ５２Ｂからゲート線Ｇｂ（ｎ）を介して供給される選択信号（ゲート信号）に応じて、補助容量線Ｃｓ（ｎ）と、画素２０（ｍ，ｎ）内の液晶素子ＬＣおよび補助容量素子Ｃｓ（ｍ，ｎ）の一端同士との間を選択的に導通させる（オン状態にする）ようになっている。
【００３６】
ここで、ＴＦＴ素子Ｑ１が、本発明における「第１のＴＦＴ素子群」および「第１のＴＦＴ素子」の一具体例に対応し、ＴＦＴ素子Ｑ２が、本発明における「第２のＴＦＴ素子群」および「第２のＴＦＴ素子」の一具体例に対応する。また、ゲート線Ｇａが本発明における「第１の走査線」の一具体例に対応し、ゲート線Ｇｂが本発明における「第２の走査線」の一具体例に対応する。また、ソースドライバ５１およびゲートドライバ５２Ａ，５２Ｂが、本発明における「駆動部」の一具体例に対応する。
【００３７】
次に、本実施の形態の液晶表示装置１の作用および効果について説明する。
【００３８】
まず、図１および図２を参照して、液晶表示装置１の基本動作について説明する。
【００３９】
この液晶表示装置１では、図１に示したように、タイミングコントローラ４において、外部からの映像信号Ｄin、クロック信号ＣＬＫ、データイネーブル信号ＤＥ、水平同期信号Ｈｓｙｎｃおよび垂直同期信号Ｖｓｙｎｃに基づいて所定の信号処理が施され、映像信号Ｄoutおよびタイミング信号（ストローブ信号ＳＴＶ）が生成される。また、それと共に、電源電圧Ｖｃｃの供給に基づいて、ソースドライバ５１およびゲートドライバ５２Ａ，５２Ｂにおいて用いられる電圧が生成される。
【００４０】
具体的には、まず、Ｉ／Ｏ部４１を介して入力したクロック信号ＣＬＫ、データイネーブル信号ＤＥ、水平同期信号Ｈｓｙｎｃおよび垂直同期信号Ｖｓｙｎｃに基づいて、タイミング生成部４２が、ストローブ信号ＳＴＶを生成する。そして、生成されたストローブ信号ＳＴＶは、クロック信号ＣＬＫと共にゲートドライバ５２Ａ，５２Ｂへそれぞれ出力される。また、それと共に、映像信号Ｄinが画像処理部４３へ出力される。
【００４１】
次に、画像処理部４３は、映像信号Ｄinに対して所定の画像処理（例えば、ホワイトバランス調整処理や、コントラスト改善処理など）を施し、ＲＧＢ信号である映像信号Ｄoutを生成する。
【００４２】
一方、基準電源部４５により供給される基準電圧Ｖｒｅｆに基づいて、ＤＣ／ＤＣコンバータ４６は直流電圧変換を行う。そして、生成されたソースドライバ５１の電源電圧が、ソースドライバ５１へ供給されると共に、生成されたゲートオン電圧Ｖonおよびゲートオフ電圧Ｖoffがそれぞれ、ゲートドライバ５２Ａ，５２Ｂへ供給される。
【００４３】
ここで、ゲートドライバ５２Ａ，５２Ｂはそれぞれ、タイミング生成部４２から供給されるストローブ信号ＳＴＶおよびクロック信号ＣＬＫと、ＤＣ／ＤＣコンバータ４６から供給されるゲートオン電圧Ｖonおよびゲートオフ電圧Ｖoffとに基づいて、ゲート電圧ＶＧａ，ＶＧｂをそれぞれ生成する。そして、生成されたゲート電圧ＶＧａ，ＶＧｂは、各ゲート線Ｇａ，Ｇｂに沿って、液晶表示パネル２の各画素２０へ供給される。
【００４４】
一方、ソースドライバ５１は、タイミング生成部４２から供給されるクロック信号ＣＬＫおよびデータイネーブル信号ＤＥに従って、画像処理部４３から映像信号Ｄoutを入力し、この映像信号Ｄoutに基づく駆動電圧（ソース電圧）を生成する。そして、そのようにして生成されたソース電圧は、ソース線に沿って液晶表示パネル２の各画素２０へ供給される。
【００４５】
ここで、ゲートドライバ５２Ａ，５２Ｂおよびソースドライバ５１から出力される各画素２０内への駆動電圧（ゲート電圧およびソース電圧）によって、各画素２０に対する線順次表示駆動動作が行われる。すなわち、映像信号Ｄoutに含まれる有効データ信号と、タイミング生成部４２から供給される表示タイミング信号（クロック信号ＣＬＫ、データイネーブル信号ＤＥおよびストローブ信号ＳＴＶ）とに基づく駆動電圧が、各画素２０の液晶素子に対して印加され、線順次表示駆動が行われる。具体的には、図２に示した画素２０（ｎ，ｍ）内の画素回路ユニットでは、以下のようにして線順次表示駆動動作がなされる。
【００４６】
まず、ソースドライバ５１からソース線Ｓ（ｍ）を介して画素２０（ｍ，ｎ）用の映像信号Ｄoutが供給されると共に、ゲートドライバ５２Ａからゲート線Ｇａ（ｎ）を介して画素２０（ｍ，ｎ）用の選択信号（具体的には、ゲート電圧ＶＧａ（ｎ）におけるゲートオン電圧Ｖon）が供給されると、ゲート線Ｇａ（ｎ）にパルス状の電位（ゲートオン電圧Ｖonの電位）が発生する。これにより、ＴＦＴ素子Ｑ１（ｍ，ｎ）がオン状態となり、接続線Ｌ１を介して映像信号Ｄoutに基づく電流が流れ、液晶素子ＬＣおよび補助容量素子Ｃｓ（ｍ，ｎ）の一端同士に電荷が蓄積される（画像データが供給される）。すなわち、映像信号Ｄoutに基づく電圧が、画素２０（ｍ，ｎ）内の液晶素子ＬＣおよび補助容量素子Ｃｓ（ｍ，ｎ）の両端間にそれぞれ印加される。
【００４７】
次に、ゲート線Ｇａ（ｎ）により供給されるゲートオフ電圧ＶoffによってＴＦＴ素子Ｑ１（ｍ，ｎ）が選択的にオフ状態となると、ソース線Ｓ（ｍ）からの映像信号Ｄoutの供給が停止され、画素２０（ｍ，ｎ）内の液晶素子ＬＣおよび補助容量素子Ｃｓ（ｍ，ｎ）の両端間の電圧が保持される。
【００４８】
以上のような液晶表示パネル２における線順次表示駆動動作により、バックライト駆動部６の駆動動作によりバックライト部３から照射される照明光が、液晶表示パネル２により画素２０ごとに変調され、表示光として液晶表示パネル２から出力される。これにより、映像信号Ｄinに基づく表示光により、映像表示がなされる。
【００４９】
次に、図１および図２に加えて図３を参照して、本発明の特徴的部分の１つである、ＴＦＴ素子Ｑ２を用いた低輝度表示動作（黒表示動作）の詳細について説明する。図３は、本実施の形態の液晶表示装置１の表示動作例をタイミング波形図で表したものであり、（Ａ）はゲート電圧ＶＧａ（ｎ）を、（Ｂ）はゲート電圧ＶＧｂ（ｎ）を、（Ｃ）は画素電位（液晶素子ＬＣおよび補助容量素子Ｃｓの一端同士の電位）を、それぞれ表している。
【００５０】
まず、図中のタイミングｔ１〜ｔ２，ｔ４〜ｔ５はそれぞれ、各フレーム期間（垂直期間）における表示データ保持期間である。すなわち、上記したように、ゲート線Ｇａ（ｎ）においてパルス状の電位が発生（ゲート電圧ＶＧａ（ｎ）においてゲートオン電圧Ｖonの電位が発生）することにより、ＴＦＴ素子Ｑ１がオン状態となる。すると、このＴＦＴ素子Ｑ１によって、映像信号Ｄoutに基づく電圧が、画素２０内の液晶素子ＬＣおよび補助容量素子Ｃｓの両端間にそれぞれ印加される（図中の矢印Ｐ１１，Ｐ２１参照）。これにより、映像信号Ｄinに基づく映像表示がなされると共に、ＴＦＴ素子Ｑ２がオン状態となるまでの間、そのような表示期間が保持される（表示データ保持期間）。
【００５１】
一方、図中のタイミングｔ２〜ｔ３，ｔ５〜ｔ６においてそれぞれ、ゲート線Ｇｂ（ｎ）においてパルス状の電位が発生（ゲート電圧ＶＧｂ（ｎ）においてゲートオン電圧Ｖonの電位が発生）することにより、ＴＦＴ素子Ｑ２がオン状態となる。すると、ＴＦＴ素子Ｑ２によって、液晶素子ＬＣおよび補助容量素子Ｃｓの一端同士と、補助容量線Ｃｓ（ｎ）とが電気的に接続される。これにより、次にＴＦＴ素子Ｑ１がオン状態となるまでの間、液晶素子ＬＣおよび補助容量素子Ｃｓの一端同士に対して、補助容量線Ｃｓ（ｎ）における補助容量電極電位が供給される。（タイミングｔ３〜ｔ４，ｔ６〜ｔ７：黒表示期間）。
【００５２】
ここで、そのような補助容量電極電位は、通常の独立Ｃｓ方式の液晶表示パネルの場合、対向電極電位と同電位に設定されている。したがって、ＴＦＴ素子Ｑ２によって、液晶素子ＬＣおよび補助容量素子Ｃｓの一端同士と、補助容量線Ｃｓ（ｎ）とが電気的に接続されることにより、液晶素子ＬＣおよび補助容量素子Ｃｓの電位が対向電極電位となり、低輝度表示状態（具体的には、ノーマリーブラックモードの液晶表示素子ＬＣの場合、黒表示状態）となる（図中の矢印Ｐ１２，Ｐ２２参照）。すなわち、映像信号Ｄinを黒表示用に変化させることなく（ソース線Ｓ（ｍ）からＴＦＴ素子Ｑ１を介して黒表示電位を書き込み必要なく）、黒表示状態が実現される。
【００５３】
なお、この際、ＴＦＴ素子Ｑ２の動作期間（ＴＦＴ素子Ｑ２がオン状態となるタイミングや、ＴＦＴ素子Ｑ１がオン状態となるタイミング）を変化させることにより、黒表示状態を示す黒表示期間の長さを変化させる（調整する）ようにしてもよい（図中の矢印Ｐ１３，Ｐ２３参照）。
【００５４】
以上のように本実施の形態では、各画素２０内に設けられた複数のＴＦＴ素子Ｑ１，Ｑ２のうち、ＴＦＴ素子Ｑ１によって映像信号Ｄinに基づく表示動作を行うと共に、ＴＦＴ素子Ｑ２によって、液晶素子ＬＣおよび補助容量素子Ｃｓの一端同士と補助容量線Ｃｓとを電気的に接続するようにしたので、映像信号Ｄinを低輝度表示用（黒表示用）に変化させることなく、低輝度表示状態（黒表示状態）を実現することができる。よって、ホールドぼけを簡易に改善することが可能となる。
【００５５】
すなわち、ソースドライバ５１の駆動周波数は従来通りのまま、画素２０内のＴＦＴ素子Ｑ２をゲートドライバ５２Ｂによってオン状態とすることにより、画素電位を補助容量電極電位（対向電極電位）とすることが可能であるため、動画応答性能を向上させるための黒書込み駆動方法を簡易に実現することが可能となる。
【００５６】
また、ＴＦＴ素子Ｑ２の動作期間（ＴＦＴ素子Ｑ２がオン状態となるタイミングや、ＴＦＴ素子Ｑ１がオン状態となるタイミング）を変化させることにより、黒表示状態を示す黒表示期間の長さを変化させる（調整する）ようにした場合には、黒表示期間の長さを任意に設定することが可能となる。
【００５７】
なお、本実施の形態では、黒表示状態（黒表示期間）が各フレーム期間で設定されるようにＴＦＴ素子Ｑ２の動作制御が行われる場合について説明したが、そのような定期的な黒表示状態（黒表示期間）は、必ずしも全てのフレーム期間で設定されていなくてもよい。すなわち、数フレーム期間に１回だけ黒表示状態（黒表示期間）を設定することにより、設定回数を間引くようにしてもよい。
【００５８】
以上、実施の形態を挙げて本発明を説明したが、本発明はこの実施の形態に限定されるものではなく、種々の変形が可能である。
【００５９】
例えば、上記実施の形態では、各画素２０（ｍ，ｎ）内に、１つのＴＦＴ素子Ｑ１（ｍ，ｎ）と１つのＴＦＴ素子Ｑ２（ｍ，ｎ）とが含まれている場合について説明したが、本発明が適用されるのは、この場合には限られない。具体的には、例えば図４に示した液晶表示パネル２Ａにおける画素２１（ｍ，ｎ）のような、２つのサブ画素２１１（ｍ，ｎ），２１２（ｍ，ｎ）から構成されるマルチ画素構造においても、本発明を適用することが可能である。より具体的には、サブ画素２１１（ｍ，ｎ）には、液晶素子ＬＣ１、補助容量素子Ｃｓ１（ｍ，ｎ）、ＴＦＴ素子Ｑ１１（ｍ，ｎ）およびＴＦＴ素子Ｑ２１（ｍ，ｎ）が含まれており、画素２０（ｍ，ｎ）と同様の画素回路ユニットが形成されている。一方、サブ画素２１２（ｍ，ｎ）には、液晶素子ＬＣ２、補助容量素子Ｃｓ２（ｍ，ｎ）、ＴＦＴ素子Ｑ１２（ｍ，ｎ）およびＴＦＴ素子Ｑ２２（ｍ，ｎ）が含まれており、やはり画素２０（ｍ，ｎ）と同様の画素回路ユニットが形成されている。ここで、ＴＦＴ素子Ｑ２１（ｍ，ｎ）およびＴＦＴ素子Ｑ２２（ｍ，ｎ）のゲートには、それぞれゲート線Ｇｂ（ｎ）が接続されている。ＴＦＴ素子Ｑ２１（ｍ，ｎ）のドレインは、接続点Ｌ１１において、液晶素子ＬＣ１および補助容量素子Ｃｓ１（ｍ，ｎ）の一端同士と接続され、ソースは、接続点Ｌ１２において、液晶素子ＬＣ２および補助容量素子Ｃｓ２（ｍ，ｎ）の一端同士と、ＴＦＴ素子Ｑ２２（ｍ，ｎ）のソースとに接続されている。また、ＴＦＴ素子Ｑ２２（ｍ，ｎ）のソースは、補助容量素子Ｃｓ１（ｍ，ｎ）の他端および補助容量線Ｃｓ（ｎ）に接続されている。このようなマルチ画素構造の画素２１（ｍ，ｎ）においても、ＴＦＴ素子Ｑ２１（ｍ，ｎ）およびＴＦＴ素子Ｑ２２（ｍ，ｎ）がそれぞれオン状態となることにより、サブ画素２１１（ｍ，ｎ），２１２（ｍ，ｎ）内の液晶素子ＬＣ１，ＬＣ２および補助容量素子Ｃｓ１（ｍ，ｎ），Ｃｓ２（ｍ，ｎ）に対して対向電極電位（補助容量電極電位）を供給することができ、上記実施の形態と同様に低輝度（黒表示）を行うことが可能である。
【００６０】
また、例えば図５に示したような輝度ヒストグラム分布Ｈ１を用いて、映像信号Ｄinに基づく各フレーム期間の平均輝度（ＡＰＬ）の大きさに応じて、図３中の矢印Ｐ１３，Ｐ２３で示したようにＴＦＴ素子Ｑ２の動作期間を変化させることにより、黒表示期間の長さを変化させるようにしてもよい。このように構成した場合、映像の明るさに応じてホールドぼけの改善効果を調整することができ、表示品位をより向上させることが可能となる。
【００６１】
また、上記実施の形態では、低輝度表示の一例として黒表示を挙げて説明したが、そのような低輝度表示は、必ずしも黒表示（ノーマリーブラックにおける０階調の輝度状態）でなくてもよい。
【００６２】
さらに、上記実施の形態では、１種類のゲートオフ電圧Ｖoffを用いて表示駆動を行う場合について説明したが、例えば、複数種類のゲートオフ電圧を用いて表示駆動を行う（例えば、３値駆動など）ようにしてもよい。
【図面の簡単な説明】
【００６３】
【図１】本発明の一実施の形態に係る液晶表示装置の全体構成を表すブロック図である。
【図２】図１に示した各画素内に形成された画素回路ユニットの詳細構成を表す回路図である。
【図３】実施の形態に係る液晶表示装置の表示動作例を表すタイミング波形図である。
【図４】本発明の変形例に係る画素回路ユニットを表す回路図である。
【図５】本発明の他の変形例に係る輝度ヒストグラム分布の一例を表す特性図である。
【符号の説明】
【００６４】
１…液晶表示装置、２，２Ａ…液晶表示パネル、２０，２０（ｍ，ｎ），２１（ｍ，ｎ）…画素、２１１（ｍ，ｎ），２１２（ｍ，ｎ）…サブ画素、３…バックライト部、４…タイミングコントローラ、４１…Ｉ／Ｏ部、４２…タイミング生成部、４３…画像処理部、４５…基準電源部、４６…ＤＣ／ＤＣコンバータ、５１…ソースドライバ、５２Ａ，５２Ｂ…ゲートドライバ、６…バックライト駆動部、Ｄin…（入力）映像信号、Ｄout…（出力）映像信号、ＣＬＫ…クロック信号、ＤＥ…データイネーブル信号、Ｈｓｙｎｃ…水平同期信号、Ｖｓｙｎｃ…垂直同期信号、ＳＴＶ…ストローブ信号、Ｖｃｃ…電源電圧、Ｖｒｅｆ…基準電圧、Ｖon…ゲートオン電圧、Ｖoff…ゲートオフ電圧、Ｈ１…輝度ヒストグラム分布、ＬＣ，ＬＣ１，ＬＣ２…液晶素子、Ｃｓ，Ｃｓ（ｍ，ｎ），Ｃｓ１（ｍ，ｎ），Ｃｓ２（ｍ，ｎ）…補助容量素子、Ｑ１，Ｑ２，Ｑ１（ｍ，ｎ），Ｑ２（ｍ，ｎ），Ｑ１１（ｍ，ｎ），Ｑ１２（ｍ，ｎ），Ｑ２１（ｍ，ｎ），Ｑ２２（ｍ，ｎ）…ＴＦＴ素子、Ｌ１，Ｌ２，Ｌ１１，Ｌ１２，Ｌ２０…接続線、Ｇａ（ｎ），Ｇｂ（ｎ）…ゲート線、Ｓ（ｍ），Ｓ１（ｍ），Ｓ２（ｍ）…ソース線、Ｃｓ（ｎ）…補助容量線、ＶＣＯＭ…コモン電極、ＶＧａ（ｎ），ＶＧｂ（ｎ）…ゲート電圧、ｔ１〜ｔ７…タイミング。
【図１】
2010039205.tif 000003
【図２】
2010039205.tif 000004
【図３】
2010039205.tif 000005
【図４】
2010039205.tif 000006
【図５】
2010039205.tif 000007