(57)【要約】【課題】基準電圧が可変できる基準電圧発生回路およびそれを用いたレギュレータを提供する。【解決手段】第１電極が第１電源電圧入力端子１１に接続され、第２電極が接続ノードＮ１に接続されたデプレッションモード第１絶縁ゲート電界効果トランジスタＭ１と、第１電極が接続ノードＮ１に接続され、第２電極が第２電源入力端子１２に接続され、ゲートが接続ノードＮ１に接続され、導電型が第１絶縁ゲート電界効果トランジスタＭ１と同じエンハンスメントモード第２絶縁ゲート電界効果トランジスタＭ２と、第１絶縁ゲート電界効果トランジスタＭ１のゲートと接続ノードＮ１との間に接続され、第１絶縁ゲート電界効果トランジスタＭ１のゲート電圧Ｖｇｓ１を制御するゲート電圧制御手段１３と、を具備する。【選択図】図１
2010108419.tif 000002
【特許請求の範囲】
【請求項１】
第１電極が第１電源電圧入力端子に接続され、第２電極が接続ノードに接続されたデプレッションモード第１絶縁ゲート電界効果トランジスタと、
第１電極が前記接続ノードに接続され、第２電極が第２電源入力端子に接続され、ゲートが前記接続ノードに接続され、導電型が前記第１絶縁ゲート電界効果トランジスタと同じエンハンスメントモード第２絶縁ゲート電界効果トランジスタと、
前記第１絶縁ゲート電界効果トランジスタのゲートと前記接続ノードとの間に接続され、前記第１絶縁ゲート電界効果トランジスタのゲート電圧を制御するゲート電圧制御手段と、
を具備することを特徴とする基準電圧発生回路。
【請求項２】
前記ゲート電圧制御手段が、増幅器であることを特徴とする請求項１に記載の基準電圧発生回路。
【請求項３】
前記ゲート電圧制御手段が、抵抗分圧回路であることを特徴とする請求項１に記載の基準電圧発生回路。
【請求項４】
第１電極が第１電源電圧入力端子に接続され、第２電極が第１接続ノードに接続されたデプレッションモード第１絶縁ゲート電界効果トランジスタと、
前記第１接続ノードと第２電源入力端子との間に接続され、導電型が前記第１絶縁ゲート電界効果トランジスタと同じで、ゲートが前記第１接続ノードに接続されたエンハンスメントモード第２絶縁ゲート電界効果トランジスタの直列回路と、
前記第２絶縁ゲート電界効果トランジスタ同士を接続する第２接続ノードの内からいずれかを選択し、選択された前記第２接続ノードを前記第１絶縁ゲート電界効果トランジスタのゲートに接続し、前記第１絶縁ゲート電界効果トランジスタのゲート電圧を制御するゲート電圧制御手段と、
を具備することを特徴とする基準電圧発生回路。
【請求項５】
第１電極が第１電源電圧入力端子に接続され、第２電極が接続ノードに接続されたデプレッションモード第１電界効果トランジスタと、第１電極が前記接続ノードに接続され、第２電極が第２電源入力端子に接続され、ゲートが前記接続ノードに接続され、導電型が前記第１電界効果トランジスタと同じエンハンスメントモード第２電界効果トランジスタと、前記第１電界効果トランジスタのゲートと前記接続ノードとの間に接続され、前記第１電界効果トランジスタのゲート電圧を制御するゲート電圧制御手段とを有する基準電圧発生回路と、
一方の入力端子に前記基準電圧が供給され、他方の入力端子に出力電圧を分圧して得た帰還電圧が供給され、前記帰還電圧が前記基準電圧に等しくなるように帰還制御する差動増幅器と、
を具備することを特徴とするレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基準電圧発生回路およびそれを用いたレギュレータに関する。
【背景技術】
【０００２】
従来、基準電圧発生回路として、デプレッションモードＭＯＳトランジスタとエンハンスメントモードＭＯＳトランジスタとの直列回路が知られている（例えば、特許文献１参照。）。  
特許文献１に開示された基準電圧発生回路は、ゲートがソースに接続されたデプレッションモードＭＯＳトランジスタと、ゲートがドレインに接続されたエンハンスメントモードＭＯＳトランジスタとを具備している。  
デプレッションモードＭＯＳトランジスタをゲート-ソース間電圧が０Ｖにおける定電流源として機能させ、エンハンスメントモードＭＯＳトランジスタに定電流に応じた電圧を発生させ、発生した電圧を基準電圧として出力している。
【０００３】
然しながら、特許文献１に開示された基準電圧発生回路は、基準電圧がデプレッションモードＭＯＳトランジスタとエンハンスメントモードＭＯＳトランジスタのしきい値に応じて決まるため、基準電圧を可変することができない。
【０００４】
そのため、所望の基準電圧を得るのが容易ではないという問題がある。例えば、ＭＯＳトランジスタの製造ばらつきにより、しきい値が設計値からずれた場合に、所望の基準電圧が得られなくなる。その結果、基準電圧を用いる回路側で、基準電圧のずれに応じた処置を行う必要が生じるという問題がある。
【特許文献１】特公平４−６５５４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、基準電圧が可変できる基準電圧発生回路およびそれを用いたレギュレータを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様の基準電圧発生回路は、第１電極が第１電源電圧入力端子に接続され、第２電極が接続ノードに接続されたデプレッションモード第１絶縁ゲート電界効果トランジスタと、第１電極が前記接続ノードに接続され、第２電極が第２電源入力端子に接続され、ゲートが前記接続ノードに接続され、導電型が前記第１絶縁ゲート電界効果トランジスタと同じエンハンスメントモード第２絶縁ゲート電界効果トランジスタと、前記第１絶縁ゲート電界効果トランジスタのゲートと前記接続ノードとの間に接続され、前記第１絶縁ゲート電界効果トランジスタのゲート電圧を制御するゲート電圧制御手段と、を具備することを特徴としている。
【０００７】
本発明の別態様の基準電圧発生回路は、第１電極が第１電源電圧入力端子に接続され、第２電極が第１接続ノードに接続されたデプレッションモード第１絶縁ゲート電界効果トランジスタと、前記第１接続ノードと第２電源入力端子との間に接続され、導電型が前記第１絶縁ゲート電界効果トランジスタと同じで、ゲートが前記第１接続ノードに接続されたエンハンスメントモード第２絶縁ゲート電界効果トランジスタの直列回路と、前記第２絶縁ゲート電界効果トランジスタ同士を接続する第２接続ノードの内からいずれかを選択し、選択された前記第２接続ノードを前記第１絶縁ゲート電界効果トランジスタのゲートに接続し、前記第１絶縁ゲート電界効果トランジスタのゲート電圧を制御するゲート電圧制御手段と、を具備することを特徴としている。
【０００８】
本発明の一態様のレギュレータは、第１電極が第１電源電圧入力端子に接続され、第２電極が接続ノードに接続されたデプレッションモード第１電界効果トランジスタと、第１電極が前記接続ノードに接続され、第２電極が第２電源入力端子に接続され、ゲートが前記接続ノードに接続され、導電型が前記第１電界効果トランジスタと同じエンハンスメントモード第２電界効果トランジスタと、前記第１電界効果トランジスタのゲートと前記接続ノードとの間に接続され、前記第１電界効果トランジスタのゲート電圧を制御するゲート電圧制御手段とを有する基準電圧発生回路と、一方の入力端子に前記基準電圧が供給され、他方の入力端子に出力電圧を分圧して得た帰還電圧が供給され、前記帰還電圧が前記基準電圧に等しくなるように帰還制御する差動増幅器と、を具備することを特徴としている。
【発明の効果】
【０００９】
本発明によれば、基準電圧が可変できる基準電圧発生回路およびそれを用いたレギュレータが得られる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施例について図面を参照しながら説明する。
【実施例１】
【００１１】
本発明の実施例１に係る基準電圧発生回路について図１乃至図３を用いて説明する。図１は基準電圧発生回路を示す回路図、図２は基準電圧発生回路の動作を比較例と対比して説明するための図、図３は比較例の基準電圧発生回路を示す回路図である。
【００１２】
図１に示すように、本実施例の基準電圧発生回路１０は、ドレイン（第１電極）が第１電源電圧入力端子１１に接続され、ソース（第２電極）が接続ノードＮ１に接続されたデプレッションモードＮチャネル第１絶縁ゲート電界効果トランジスタ（以後、単に第１ＭＯＳトランジスタという）Ｍ１と、ドレイン（第１電極）が接続ノードＮ１に接続され、ソース（第２電極）が第２電源入力端子１２に接続され、ゲートが接続ノードＮ１に接続され、導電型が第１ＭＯＳトランジスタと同じエンハンスメントモードＮチャネル第２絶縁ゲート電界効果トランジスタ（以後、単に第２ＭＯＳトランジスタという）Ｍ２と、第１ＭＯＳトランジスタＭ１のゲートと接続ノードＮ１との間に接続され、第１ＭＯＳトランジスタＭ１のゲート電圧Ｖｇｓ１を制御するゲート電圧制御手段１３と、を具備している。  
第１電源電圧入力端子１１は第１電源電位Ｖｄｄに接続され、第２電源入力端子１２は第２電源電位、例えば基準電位ＧＮＤに接続される。
【００１３】
第１ＭＯＳトランジスタＭ１および第２ＭＯＳトランジスタＭ２は、同一半導体基板上にゲートチャネルイオン注入条件だけを変えて形成され、同じチャネルでしきい値の異なるＭＯＳトランジスタである。  
周知のように、第１ＭＯＳトランジスタＭ１および第２ＭＯＳトランジスタＭ２は、温度変動に対してほぼ同様の特性を示すので、微妙に異なる変動成分（キャリア移動度など）の温度特性を打ち消すようにトランジスタのサイズ比が設定されている。
【００１４】
第１ＭＯＳトランジスタＭ１は、定電流特性を示し、ゲート電圧Ｖｇｓ１に応じた定電流Ｉｄを第２ＭＯＳトランジスタＭ２に流す。  
第２ＭＯＳトランジスタＭ２は、定電流Ｉｄに応じた電圧を発生する。発生した電圧は基準電圧Ｖｒｅｆとして、接続ノードＮ１から取り出される。
【００１５】
ゲート電圧制御手段１３は増幅器１４を具備し、増幅器１４により接続ノードＮ１の電位を増幅して第１ＭＯＳトランジスタＭ１のゲートにゲート電圧Ｖｇｓ１を供給する。  
ゲート電圧Ｖｇｓ１は、増幅器１４のゲインをＡとして、次式で表わされる。  
Ｖｇｓ１＝Ｖｒｅｆ（Ａ−１）                      （１）
このとき、基準電圧Ｖｒｅｆは、次式で表わされる。  
Ｖｒｅｆ≒（Ｖｔｈｅ−Ｖｔｈｄ０√ＫＤ／Ｅ）／｛１＋（１−Ａ+α）√ＫＤ／Ｅ｝  （２）ここで、Ｖｔｈｄ０は基板効果を受ける前の第１ＭＯＳトランジスタＭ１のしきい値、Ｖｔｈｅは第２ＭＯＳトランジスタＭ２のしきい値、ＫＤ／Ｅは第１、第２ＭＯＳトランジスタＭ１、Ｍ２の移動度と単位面積あたりのゲート酸化膜容量の比、αは基板効果（Ｖｔｈシフト）をソース・基板間電圧で一次近似したときの係数である。  
これにより、増幅器１４のゲインＡを調整することにより、基準電圧Ｖｒｅｆを可変することが可能である。
【００１６】
図２は基準電圧発生回路１０の動作を比較例と対比して説明するための図である。ここでは、動作領域が、ドレイン電流Ｉｄがゲート電圧Ｖｇｓの２乗に比例する飽和領域にある場合の例である。  
比較例とは、図３に示すように、ゲート電圧制御手段１３を有しない基準電圧発生回路のことである。
【００１７】
始めに比較例について説明する。比較例では、ゲート電圧Ｖｇｓ１＝０なので、第１ＭＯＳトランジスタＭ１は、第１ＭＯＳトランジスタのＶｇｓ−Ｉｄ特性２１に従って定電流Ｉ０を第２ＭＯＳトランジスタＭ２に流す。  
その結果、定電流Ｉ０で動作する第２ＭＯＳトランジスタＭ２は、第２ＭＯＳトランジスタのＶｇｓ−Ｉｄ特性２２に従って基準電圧Ｖｒｅｆを発生する。
【００１８】
一方、本実施例では、Ａ＞１のときＶｇｓ１＞０となるので、第１ＭＯＳトランジスタＭ１は、第１ＭＯＳトランジスタのＶｇｓ−Ｉｄ特性２１に従って定電流Ｉ０より大きい定電流Ｉ１を第２ＭＯＳトランジスタＭ２に流す。  
その結果、定電流Ｉ１で動作する第２ＭＯＳトランジスタＭ２は、第２ＭＯＳトランジスタのＶｇｓ−Ｉｄ特性２２に従って基準電圧Ｖｒｅｆより大きい基準電圧Ｖｒｅｆ１を発生する。
【００１９】
同様に、Ａ＜１のときＶｇｓ１＜０となるので、第１ＭＯＳトランジスタＭ１は、第１ＭＯＳトランジスタのＶｇｓ−Ｉｄ特性２１に従って定電流Ｉ０より小さい定電流Ｉ２を第２ＭＯＳトランジスタＭ２に流す。  
その結果、定電流Ｉ２で動作する第２ＭＯＳトランジスタＭ２は、第２ＭＯＳトランジスタのＶｇｓ−Ｉｄ特性２２に従って基準電圧Ｖｒｅｆより小さい基準電圧Ｖｒｅｆ２を発生する。
【００２０】
図４は基準電圧源として、本実施例の基準電圧発生回路１０を用いたレギュレータを示す回路図である。  
図４に示すように、本実施例のレギュレータ４０は、基準電圧発生回路１０と、非反転入力端子４１ａに基準電圧Ｖｒｅｆが供給され、反転入力端子４１ｂに出力電圧Ｖｏｕｔを分圧回路４２で分圧して得た帰還電圧Ｖｆｂが供給され、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆに等しくなるように帰還制御する差動増幅器４１と、を具備している。
【００２１】
分圧回路４２は、一端が演算増幅器４１の出力端子４１ｃに接続された抵抗Ｒ１と、一端が基準電位ＧＮＤに接続された抵抗Ｒ２との直列回路を有している。  
出力電圧Ｖｏｕｔは、基準電圧Ｖｒｅｆと帰還率（分圧比の逆数）との積で表わされ、Ｖｏｕｔ＝Ｖｒｅｆ（Ｒ１＋Ｒ２）／Ｒ２となる。
【００２２】
比較例の基準電圧発生回路３０を用いたレギュレータの場合は、基準電圧Ｖｒｅｆが固定されているので、分圧回路４２の帰還率（Ｒ１＋Ｒ２）／Ｒ２を調整して、所定の出力電圧Ｖｏｕｔを得ていた。  
例えば、製造プロセスのばらつきにより、第１、第２ＭＯＳトランジスタＭ１、Ｍ２のしきい値がばらつくと、それに応じて基準電圧Ｖｒｅｆもばらつくので、所望の出力電圧が得られるように、抵抗Ｒ１をトリミングして帰還率（Ｒ１＋Ｒ２）／Ｒ２を調整する必要がある。
【００２３】
帰還率を調整すると、レギュレータ４０の帰還ループゲインが変わるので、帰還率に関わる位相余裕のバラツキが発生する。  
その結果、レギュレータが発振する恐れがあるため、レギュレータに接続される負荷容量の選択範囲が狭くなってしまう。
【００２４】
一方、本実施例の基準電圧発生回路１０を用いたレギュレータ４０は、基準電圧Ｖｒｅｆが可変できるので、分圧回路４２の帰還率（Ｒ１＋Ｒ２）／Ｒ２を一定として、所定の出力電圧Ｖｏｕｔを得ることが可能である。
【００２５】
帰還率を調整する必要がないので、レギュレータ４０の帰還ループゲインが一定となり、帰還率に関わる位相余裕のバラツキが無くなる。  
その結果、レギュレータが発振する恐れが無くなるので、レギュレータに接続される負荷容量の選択範囲を広げることが可能である。
【００２６】
以上説明したように、本実施例の基準電圧発生回路１０は、第１ＭＯＳトランジスタＭ１のゲートと接続ノードＮ１との間に接続されたゲート電圧制御手段１３として、増幅器１４を具備している。  
その結果、増幅器１４のゲインＡを調整することにより、第１ＭＯＳトランジスタＭ１のゲート電圧Ｖｇｓ１を制御することができる。  
従って、基準電圧Ｖｒｅｆが可変できる基準電圧発生回路１０、およびそれを用いたレギュレータ４０が得られる。
【００２７】
ここでは、増幅器として単一の増幅器１４を用いたゲート電圧制御手段１３について説明したが、増幅器には特に制限はなく、例えば演算増幅器を用いたゲート電圧制御手段とすることもできる。  
図５は演算増幅器を用いたゲート電圧制御手段を示す図で、図５（ａ）は反転増幅器によるゲート電圧制御手段を示す図、図５（ｂ）は非反転増幅器によるゲート電圧制御手段を示す図である。
【００２８】
図５（ａ）に示すように、ゲート電圧制御手段５０は、反転入力端子５１ａが抵抗ＲＩｎを介して接続ノードＮ１に接続され、非反転入力端子５１ｂが基準電位ＧＮＤに接続された演算増幅器５１と、演算増幅器５１の出力端子５１ｃと反転入力端子５１ａに接続された抵抗Ｒｆとを具備している。
【００２９】
周知のように、反転増幅器のゲインはＲｆ／ＲＩｎで与えられるので、第１ＭＯＳトランジスタＭ１のゲート電圧Ｖｇｓ１は次式で与えられる。  
Ｖｇｓ１＝−Ｖｒｅｆ（１＋Ｒｆ／ＲＩｎ）          （３）
図５（ｂ）に示すように、ゲート電圧制御手段５２は、反転入力端子５１ａが抵抗Ｒａを介して基準電位ＧＮＤに接続され、非反転入力端子５１ｂが接続ノードＮ１に接続された演算増幅器５１と、演算増幅器５１の出力端子５１ｃと反転入力端子５１ｂに接続された抵抗Ｒｂとを具備している。
【００３０】
周知のように、非反転増幅器のゲインは１＋Ｒｂ／Ｒａで与えられるので、第１ＭＯＳトランジスタＭ１のゲート電圧Ｖｇｓ１は次式で与えられる。  
Ｖｇｓ１＝＋Ｖｒｅｆ（Ｒｂ／Ｒａ）              （４）
演算増幅器５１を用いたゲート電圧制御手段５０、５２は、単一増幅器１４を用いたゲート電圧制御手段１３より安定した特性が得られる利点がある。
【００３１】
第１、第２ＭＯＳトランジスタＭ１、Ｍ２がＮチャネルＭＯＳトランジスタである場合について説明したが、ＰチャネルＭＯＳトランジスタとすることもできる。  
その場合、周知のように、Ｐチャネル第１ＭＯＳトランジスタＭ１のソース（第１電極）を第１電源電圧入力端子１１接続し、ドレイン（第２電極）を接続ノードＮ１に接続する。Ｐチャネル第２ＭＯＳトランジスタＭ２のソース（第１電極）を接続ノードＮ１に接続し、ドレイン（第２電極）を第２電源電圧入力端子１２に接続する。第１電源電圧Ｖｄｄを基準点とする基準電圧Ｖｒｅｆが得られる。
【実施例２】
【００３２】
本発明の実施例２に係る基準電圧発生回路について、図６を用いて説明する。図６は本実施例の基準電圧発生回路を示す回路である。本実施例において、上記実施例１と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。本実施例が実施例１と異なる点は、ゲート電圧制御手段を抵抗分圧回路としたことにある。
【００３３】
即ち、図６に示すように、本実施例の基準電圧発生回路６０のゲート電圧制御手段６１は、接続ノードＮ１と基準電位ＧＮＤとの間に直列接続された抵抗Ｒ３と抵抗Ｒ４の分圧回路を有している。第１ＭＯＳトランジスタＭ１のゲートは、抵抗Ｒ３、Ｒ４の接続ノードに接続されている。
【００３４】
周知のように、抵抗Ｒ３と抵抗Ｒ４の分圧比（Ｒ４／（Ｒ３＋Ｒ４））により、第１ＭＯＳトランジスタＭ１のゲート電圧Ｖｇｓ１は次式で与えられる。  
Ｖｇｓ１＝−ＶｒｅｆＲ３／（Ｒ３＋Ｒ４）      （５）
ゲート電圧制御手段６１では、定電流Ｉｄから分流する電流ΔＩが抵抗Ｒ３、Ｒ４に流れるので電流損失が発生する。  
従って、抵抗Ｒ３、Ｒ４は、基準電圧Ｖｒｅｆへ影響を及ぼさないように、電流ΔＩが定電流Ｉｄより十分小さくなるように設定することが望ましい。
【００３５】
以上説明したように、本実施例の基準電圧発生回路６０は、第１ＭＯＳトランジスタＭ１のゲートと接続ノードＮ１との間に接続されたゲート電圧制御手段６１として、抵抗Ｒ３、Ｒ４が直列接続された分圧回路を有している。  
その結果、抵抗Ｒ３、Ｒ４の分圧比を調整することにより、第１ＭＯＳトランジスタＭ１のゲート電圧Ｖｇｓ１を制御することができるとともに、増幅器を用いる場合に比べてゲート電圧制御手段の回路構成が簡単になる利点がある。
【実施例３】
【００３６】
本発明の実施例３に係る基準電圧発生回路について、図７を用いて説明する。図７は本実施例の基準電圧発生回路を示す回路図である。本実施例において、上記実施例１と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。本実施例が実施例１と異なる点は、第２ＭＯＳトランジスタの直列回路を有することにある。
【００３７】
即ち、図７に示すように、本実施例の基準電圧発生回路７０は、ｎ個（ここでは５個）の第２ＭＯＳトランジスタＭ２１〜Ｍ２５の直列回路７１と、直列接続された第２ＭＯＳトランジスタＭ２１〜Ｍ２５同士を接続する接続ノード（第２接続ノード）Ｎ２１〜Ｎ２４の内からいずれかを選択し、選択された接続ノードを第１ＭＯＳトランジスタＭ１のゲートに接続し、第１ＭＯＳトランジスタのゲート電圧を制御するゲート電圧制御手段７２とを具備している。
【００３８】
直列回路７１は、第２ＭＯＳトランジスタＭ２１〜Ｍ２５のゲートがそれぞれ接続ノード（第１接続ノード）Ｎ１へ接続されているので、全体で１つの第２ＭＯＳトランジスタとして機能している。
【００３９】
ゲート電圧制御手段７２は、一端が第２ＭＯＳトランジスタＭ２１と第２ＭＯＳトランジスタＭ２２の接続ノードＮ２１に接続され、他端が第１ＭＯＳトランジスタＭ１のゲートに接続されたスイッチＳ１と、同様のスイッチＳ２、Ｓ３、Ｓ４とを有している。  
スイッチＳ２、Ｓ３、Ｓ４の接続関係についてはスイッチＳ１と同様であり、その説明は省略する。
【００４０】
スイッチＳ１〜Ｓ４は、例えばＭＯＳトランジスタを用いたスイッチで、スイッチ信号により、いずれか１つが選択されてオンになる。  
スイッチ信号は、例えば２ビットのデジタル信号で、ＢＣＤデコーダ（図示せず）により４ビットのＢＣＤ信号に変換され、スイッチＳ１〜Ｓ４のＭＯＳトランジスタのゲートに供給される。
【００４１】
ゲート電圧制御手段７２は、スイッチ信号により、接続ノードＮ２１〜Ｎ２４の電位の内のいずれか１つの電位を選択するので、第１ＭＯＳトランジスタＭ１のゲート電圧Ｖｇｓ１は離散的に次式で与えられる。  
Ｖｇｓ１＝−Ｖｒｅｆ（ｎ−ｍ）／ｎ 、 １≦ｍ＜ｎ          （６）
ここで、ｍ、ｎは正の整数であり、ｎは直列接続された第２ＭＯＳトランジスタＭ２１〜Ｍ２５の個数、ｍはスイッチＳ４からスイッチＳ１に向かって何番目のスイッチがオンしているかを示す数である。
【００４２】
以上説明したように、本実施例の基準電圧発生回路７０は、第２ＭＯＳトランジスタＭ２１〜Ｍ２５の直列回路７１と、接続ノードＮ２１〜Ｎ２４の内のいずれか１つを選択するゲート電圧制御手段７２とを具備しているので、基準電圧Ｖｒｅｆを離散的に可変したい場合に適している。  
また、増幅器のようなアナログ動作をおこなう回路を含まないので、集積化に適している利点がある。
【００４３】
ここでは、直列接続された第２ＭＯＳトランジスタが５個の場合について説明したが、第２ＭＯＳトランジスタの数には、特に制限はない。  
スイッチ信号は、外部から供給しても良いし、予め内蔵された不揮発性メモリなどに記憶させておくこともできる。  
ゲート電圧制御手段７２はスイッチＳ１〜Ｓ４を用いる場合について説明したが、製造段階で、選択される接続ノードと第１ＭＯＳトランジスタのゲートを配線しておくこともできる。
【図面の簡単な説明】
【００４４】
【図１】本発明の実施例１に係る基準電圧回路を示す回路図。
【図２】本発明の実施例１に係る基準電圧回路の動作を比較例と対比して説明するための図。
【図３】本発明の実施例１に係る比較例の基準電圧回路を示す回路図。
【図４】本発明の実施例１に係る基準電圧回路を用いたレギュレータを示す回路図。
【図５】本発明の実施例１に係る別の基準電圧回路の要部を示す回路図。
【図６】本発明の実施例２に係る基準電圧回路を示す回路図。
【図７】本発明の実施例３に係る基準電圧回路を示す回路図。
【符号の説明】
【００４５】
１０、３０、６０、７０  基準電圧発生回路
１１  第１電源電圧入力端子
１２  第２電源電圧入力端子
１３、５０、５２、６１、７２  ゲート電圧制御手段
１４  増幅器
２１  第１ＭＯＳトランジスタのＶｇｓ−Ｉｄ特性
２２  第２ＭＯＳトランジスタのＶｇｓ−Ｉｄ特性
４０  レギュレータ
４１、５１  演算増幅器
４２  分圧回路
７１  直列回路
Ｖｒｅｆ  基準電圧
Ｎ１  接続ノード
Ｎ２１、Ｎ２２、Ｎ２３、Ｎ２４  接続ノード
Ｍ１  デプレションモード第１ＭＯＳトランジスタ
Ｍ２、Ｍ２１、Ｍ２２、Ｍ２３、Ｍ２４、Ｍ２５  エンハンスメントモード第２ＭＯＳトランジスタ
Ｒ１、Ｒ２、Ｒ３、Ｒ４、ＲＩｎ、Ｒｆ、Ｒａ、Ｒｂ  抵抗
Ｓ１〜Ｓ４  スイッチ
【図１】
2010108419.tif 000003
【図２】
2010108419.tif 000004
【図３】
2010108419.tif 000005
【図４】
2010108419.tif 000006
【図５】
2010108419.tif 000007
【図６】
2010108419.tif 000008
【図７】
2010108419.tif 000009