(57)【要約】【課題】未使用のスロットに物理的に接続された通信リンク用の配線の有効利用を図る。【解決手段】基板１５０と、基板１５０に配置され、２つの上位側ポートと少なくとも１つの下位側ポートの間でデータ中継を行なうことが可能なスイッチ回路１５２と、基板１５０に配置され、スイッチ回路１５２を含む基板１５０上の複数の回路のいずれかにＰＣＩ−ＥＸ用の配線によりそれぞれ接続されたコネクタ１５１及び１５６を有するモジュール１５を準備する。さらに、マザーボード１０に設けられた拡張スロット１３にコネクタ１５１を結合させるとともに、マザーボード１０に設けられた拡張スロット１２とコネクタ１５６との間を、延長ケーブル１６を介して電気的に接続することにより、スイッチ回路１５２の２つの上位側ポートに２つの上位側ＰＣＩ−ＥＸリンクを形成する。【選択図】図１
2010079383.tif 000002
【特許請求の範囲】
【請求項１】
ボードに接合される機能モジュールと、
第１のコネクタと、前記ボードの未使用コネクタに嵌合する第２のコネクタとを有し、前記第１及び第２のコネクタの間を電気的に接続することで前記未使用コネクタに接続されている通信リンク用の第１の配線を延長する延長手段と、を備え、
前記機能モジュールは、
前記第１のコネクタに結合される第３のコネクタと、
前記ボードに設けられた第１のボード側コネクタに結合される第４のコネクタと、
前記第３のコネクタ及び前記第１のコネクタの間の電気的接続並びに前記第４のコネクタ及び前記第１のボード側コネクタの間の電気的接続によって形成される複数の上位側通信リンクと少なくとも１つの下位側通信リンクとの間で通信データを中継するスイッチ回路と、
を含む、情報処理システム。
【請求項２】
前記スイッチ回路は、前記複数の上位側リンクのうち、前記第３のコネクタ及び前記第１のコネクタの間の電気的接続によって形成される第１の上位側通信リンクが利用可能であるか否かに応じて、前記少なくとも１つの下位側通信リンクのデータ中継先を、前記第１の上位側通信リンクと前記複数の上位側リンクに含まれる他のリンクとの間で変更可能である、請求項１に記載の情報処理システム。
【請求項３】
前記スイッチ回路は、
少なくとも１つの上位側ポート及び複数の下位側ポートを有し、前記上位側ポートと前記複数の下位側ポートとの間でデータリンク層によるパケット転送を行なうパケット転送部と、
前記第１の上位側通信リンクと前記少なくとも１つの下位側通信リンクとの間を前記パケット転送部を介して接続する第１の接続構成と、前記パケット転送部を迂回して接続する第２の接続構成との間で、配線接続関係を変更可能なセレクタ回路と、
を備える請求項２に記載の情報処理システム。
【請求項４】
前記未使用コネクタは、前記第１の配線によって前記第１のボード側コネクタと接続されており、
前記第１のコネクタは、前記ボードに設けられており、
前記ボードは、前記第１のコネクタと電気的に接続されている第２のボード側コネクタをさらに含み、
前記延長手段は、
前記未使用コネクタに結合される第５のコネクタと、前記第２のボード側コネクタに結合される第６のコネクタと、前記第５のコネクタと第６のコネクタの間を接続する通信リンク用の第３の配線とを有する配線延長用モジュールをさらに含む、
請求項１乃至３のいずれか１項に記載の情報処理システム。
【請求項５】
前記機能モジュールは、前記スイッチ及び前記第４のコネクタのそれぞれに通信リンク用の第２及び第３の配線によって接続されたチップセットをさらに含み、
前記スイッチ回路は、前記第２の配線を介して前記機能モジュール内にて前記チップセットと間に形成される上位側通信リンク、並びに前記第３の配線、前記バックプレーン及び前記配線延長用ボードを介して前記チップセットとの間に形成される上位側通信リンクと少なくとも１つの下位側通信リンクとの間で通信データを中継する、請求項４に記載の情報処理システム。
【請求項６】
前記延長手段は、
第５のコネクタ及び前記第２のコネクタと、前記第２及び第５のコネクタの間に敷設された通信リンク用の配線とを有する第２のモジュールと、
前記第１のコネクタが一端に設けられ、前記第５のコネクタに結合される第６のコネクタが他端に設けられた延長ケーブルと、
をさらに含む、請求項１乃至３のいずれか１項に記載の情報処理システム。
【請求項７】
前記延長手段は、前記第１のコネクタが一端に設けられ、前記第２のコネクタが他端に設けられた延長ケーブルをさらに含む、請求項１乃至３のいずれか１項に記載の情報処理システム。
【請求項８】
前記複数の上位側通信リンク及び前記少なくとも１つの下位側通信リンクは、いずれもＰＣＩ(Peripheral Component Interconnect) Ｅｘｐｒｅｓｓリンクである、請求項１乃至７のいずれか１項に記載の情報処理システム。
【請求項９】
第１のコネクタと、通信リンク用の第１の配線が接続された第１の拡張スロットに結合される第２のコネクタとを有し、前記第１及び第２のコネクタの間を電気的に接続して前記第１の配線を延長する延長手段と、
第１のモジュールと、を備え、
前記第１のモジュールは、
前記第１のコネクタに結合される第３のコネクタと、
通信リンク用の第２の配線が接続された第２の拡張スロットに結合される第４のコネクタと、
前記第３及び第４のコネクタの各々と通信リンク用の配線によって接続されており、前記第３のコネクタと前記第１のコネクタの間の電気的接続及び前記第４のコネクタと前記第２の拡張スロットの間の電気的接続によって形成される複数の上位側通信リンクと少なくとも１つの下位側通信リンクとの間で通信データを中継するスイッチ回路を含む、情報処理システム。
【請求項１０】
前記スイッチ回路は、前記複数の上位側リンクのうち、前記第３のコネクタ及び前記第１のコネクタの間の電気的接続によって形成される第１の上位側通信リンクが利用可能であるか否かに応じて、前記少なくとも１つの下位側通信リンクのデータ中継先を、前記第１の上位側通信リンクと前記複数の上位側リンクに含まれる他のリンクとの間で変更可能である、請求項９に記載の情報処理システム。
【請求項１１】
前記第１及び第２の配線と、前記第１及び第２の拡張スロットと、前記第１及び第２の配線によって前記第１及び第２の拡張スロットに接続されているチップセットとが配置されたマザーボードをさらに備える、請求項９又は１０に記載の情報処理システム。
【請求項１２】
ボードに接続して使用されるモジュールであって、
前記ボードに設けられた第１の拡張スロットから延長されるケーブルの一端に設けられているコネクタに嵌合可能な第１のコネクタと、
前記ボードに設けられた第２の拡張スロットに嵌合可能な第２のコネクタと、
前記第１及び第２のコネクタの各々と通信リンク用の配線によって接続されており、前記第１のコネクタと前記ケーブルとの間の電気的接続及び前記第２のコネクタと前記第２の拡張スロットの間の電気的接続によって形成される複数の上位側通信リンクと少なくとも１つの下位側通信リンクとの間で通信データを中継するスイッチ回路と、
を備えるモジュール。
【請求項１３】
第１乃至第４のコネクタ、前記第１のコネクタと前記第３のコネクタの間に敷設された通信リンク用の第１の配線、及び前記第２のコネクタと前記第４のコネクタの間に敷設された通信リンク用の第２の配線とを有するバックプレーンと、
前記第１のコネクタに結合される第５のコネクタと、前記第２のコネクタに結合される第６のコネクタと、前記第５のコネクタと第６のコネクタの間を接続する通信リンク用の第３の配線とを有する配線延長用モジュールと、
前記第３のコネクタに結合される第７のコネクタと、前記第４のコネクタに結合される第８のコネクタと、前記第７のコネクタに通信リンク用の第４の配線によって接続されたチップセットと、前記チップセット及び前記第８のコネクタのそれぞれに通信リンク用の第５及び第６の配線によって接続されたスイッチ回路とを有する機能モジュールと、を備え、
前記スイッチ回路は、前記第５の配線を介して前記機能モジュール内にて前記チップセットと間に形成される上位側通信リンク、並びに前記第６の配線、前記バックプレーン及び前記配線延長用ボードを介して前記チップセットとの間に形成される上位側通信リンクと少なくとも１つの下位側通信リンクとの間で通信データを中継する、情報処理システム。
【請求項１４】
第１乃至第４のコネクタ、前記第１のコネクタと第３のコネクタの間に敷設された通信リンク用の第１の配線、及び前記第２のコネクタと第４のコネクタの間に敷設された通信リンク用の第２の配線とを有するバックプレーンと、
前記第１のコネクタに結合される第５のコネクタと、前記第２のコネクタに結合される第６のコネクタと、前記第５のコネクタに通信リンク用の第３の配線によって接続された第１のチップセットと、前記第１のチップセット及び前記第６のコネクタのそれぞれに通信リンク用の第４及び第５の配線によって接続された第１のスイッチ回路とを有する第１のモジュールと、
前記第３のコネクタに結合される第７のコネクタと、前記第４のコネクタに結合される第８のコネクタと、前記第８のコネクタに通信リンク用の第６の配線によって接続された第２チップセットと、前記第２のチップセット及び前記第７のコネクタに通信リンク用の第７及び第８の配線によってそれぞれ接続された第２のスイッチ回路とを有する第２のモジュールと、を備え、
前記第１のスイッチ回路は、前記第４の配線を介して前記第１のモジュール内にて前記第１のチップセットと間に形成される第１の上位側通信リンク、並びに前記第５の配線及び前記バックプレーンを介して前記第２のチップセットとの間に形成される第２の上位側通信リンクと少なくとも１つの下位側通信リンクとの間で通信データを中継する、情報処理システム。
【請求項１５】
前記第１のスイッチ回路は、前記第２の上位側通信リンクが利用可能であるか否かに応じて、前記少なくとも１つの下位側通信リンクのデータ中継先を、前記第２の上位側通信リンクと前記第１の上位側通信リンクとの間で変更可能である、請求項１４に記載の情報処理システム。
【請求項１６】
前記第２のスイッチ回路は、前記第７の配線を介して前記第２のボード内にて前記第２のチップセットと間に形成される第３の上位側通信リンク並びに前記第８の配線及び前記バックプレーンを介して前記第１のチップセットとの間に形成される第４の上位側通信リンクと、少なくとも１つの下位側通信リンクとの間で通信データを中継する、請求項１４又は１５に記載の情報処理システム。
【請求項１７】
バックプレーンに接続して使用されるモジュールであって、
バックプレーンに設けられた第１及び第２のコネクタにそれぞれ結合される第３及び第４のコネクタと、
前記第３のコネクタに通信リンク用の第１の配線によって接続されたチップセットと、
前記チップセット及び前記第４のコネクタのそれぞれに通信リンク用の第２及び第３の配線によって接続されたスイッチ回路と、を備え、
前記スイッチ回路は、前記第２の配線を介して前記チップセットと間に形成される上位側通信リンク、並びに前記第３の配線及び前記バックプレーンを介して前記チップセット又は他のチップセットとの間に形成される上位側通信リンクと少なくとも１つの下位側通信リンクとの間で通信データを中継する、
モジュール。
【請求項１８】
第１の基板と、前記第１の基板に配置され、少なくとも２つの上位側ポートと少なくとも１つの下位側ポートの間でデータ中継を行なうことが可能なスイッチと、前記第１の基板に配置され、前記スイッチを含む前記第１の基板上の複数の回路のいずれかに通信リンク用の配線によりそれぞれ接続された第１及び第２のコネクタとを有するモジュールを準備し、
第２の基板に設けられた第３のコネクタに前記第１のコネクタを結合させるとともに、前記第２の基板に設けられた第４のコネクタと前記第２のコネクタとの間を、延長ケーブルを介して又は前記第２の基板に設けられた配線及びコネクタを介して電気的に接続することにより、前記少なくとも２つの上位側ポートに２つの上位側通信リンクを形成する、
通信リンクの形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＣＩ（Peripheral Component Interconnect） Ｅｘｐｒｅｓｓ（以下、ＰＣＩ−ＥＸ）等の通信バスを使用する情報処理装置に関し、特に、通信バスに接続される上位側デバイスと下位側デバイスの間の通信リンクの接続技術に関する。
【背景技術】
【０００２】
ＰＣＩ−ＥＸは、デバイス間をpoint-to-point接続するシリアル通信リンクを使用する通信バスである。始めに、本明細書の主要な対象の１つであるＰＣＩ−ＥＸの簡単な説明と用語の定義を行う。ＰＣＩ−ＥＸのデバイスは、他のデバイスと接続するための"ポート"を有する。ポート間を接続するＰＣＩ−ＥＸの信号線群は"リンク"と呼ばれる。また、"リンク"の基本単位は"レーン"と呼ばれる。レーンは、送受一対の差動信号を伝送するための４本の信号線からなる。実際のリンクは、高速なデータ伝送を行なうために複数レーンを束ねて構成される場合がある。例えば、２レーンを束ねたリンクは、"ｘ２リンク"と呼ばれる。ｘ２リンクのほか、ｘ４、ｘ８、ｘ１６、ｘ３２等のリンクが用いられている。
【０００３】
ＰＣＩ−ＥＸは、"ルート・コンプレックス（ＲＣ）"と呼ばれるデバイスを頂点とし、Ｉ／Ｏデバイスに対応するエンドポイント（ＥＰ）を末端とするツリー構造を採用している。ＲＣは、少なくとも１つのＰＣＩ―ＥＸポートを有し、ホスト（典型的にはＣＰＵ：Central Processing Unit）が接続されるバスとＰＣＩ−ＥＸバスとの間で通信データ（以下、ＰＣＩ−ＥＸデータと呼ぶ）を中継する。つまり、ＲＣは、ホストブリッジ機能を有する。このため、典型的なパーソナルコンピュータのアーキテクチャでは、ＲＣは、マザーボード等に搭載されるチップセットに含まれる。
【０００４】
ＲＣと複数のＥＰの間の節点には、"ＰＣＩ−ＥＸスイッチ"が配置される。ＰＣＩ−ＥＸスイッチは、複数のＰＣＩ−ＥＸポートを有し、Ｉ／Ｏデバイス又は他のスイッチが接続された下位側ポートとＲＣに近い上位側ポートとの間でＰＣＩ−ＥＸデータを中継する。つまり、スイッチは、Point-to-PointであるＰＣＩ−ＥＸリンクを拡張し、１つのＲＣに複数のＥＰを接続する機能を有する。
【０００５】
特許文献１に開示された情報処理システムは、複数のホストブリッジ（つまりＲＣ）と複数の拡張スロットとの間に配置された切替スイッチ（特許文献１ではクロスポイントスイッチ）を有する。切替スイッチとホストブリッジとの間は、予めＰＣＩ−ＥＸ用の配線（レーン）によって接続されている。同様に、切替スイッチと複数の拡張スロットとの間は、予めＰＣＩ−ＥＸ用の配線（レーン）によって接続されている。ここで、拡張スロットは、ＰＣＩ−ＥＸカードと嵌合し、ＰＣＩ−ＥＸカードをＰＣＩ−ＥＸリンクに接続する端子である。切替スイッチは、ホストブリッジ側のレーンの接続先を複数のＰＣＩ−ＥＸスロットの間で切り替えることにより、各ＰＣＩ−ＥＸスロットに割り当てられるレーン数を動的に変更する。
【０００６】
また、特許文献２は、シングルホスト構成の情報処理システムにおいて、特許文献１と同様に、ホストブリッジとＥＰとの間の接続関係を切り替える技術を開示している。
【特許文献１】特開２００７−２８０２３７号公報
【特許文献２】特開２００５−１４１７３９号公報
【特許文献３】実用新案登録第３１２８９３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
特許文献１及び２に開示された情報処理システムが有する拡張スロットには、マザーボード等に物理的に敷設されたＰＣＩ−ＥＸリンク用の配線が固定的に接続されている。したがって、拡張スロットが未使用である場合、言い換えると拡張スロットにＰＣＩ−ＥＸカードが挿入されていない場合に、未使用の拡張スロットに物理的に接続されている配線及び当該配線によって提供されるＰＣＩ−ＥＸリンクを有効に利用できないという問題がある。なお、上述したように、特許文献１及び２では、拡張スロットに割り当てるレーン数を切替スイッチによって変更可能である。しかしながら、例えば、切替スイッチに接続された全ての拡張スロットが未使用である場合には、これらの拡張スロットのために敷設されたＰＣＩ−ＥＸレーンをルート・コンプレックス（ＲＣ）とエンドポイント（ＥＰ）との間の通信に利用することができない。
【０００８】
ところで、特許文献３には、バックプレーンに設けられた第１及び第２の拡張スロットに各々結合される２つの端子群を有するＰＣＩ−ＥＸ拡張カードが開示されている。第２の拡張スロットは、バックプレーンに敷設された配線によって第３の拡張スロットに電気的に接続されている。当該ＰＣＩ−ＥＸ拡張カードは、第１及び第２の拡張スロットに挿入されることによって、第３の拡張スロットとの間で電気的接続を形成する。しかしながら、特許文献３には、未使用の拡張スロットに接続されたＰＣＩ−ＥＸレーンの有効利用に関する上述した問題点の解決に関する示唆は含まれていない。
【０００９】
なお、未使用のスロットに物理的に接続された通信リンク用の配線が有効に活用されない問題は、ＰＣＩ−ＥＸに限らず他の通信バスにおいても存在する。
【００１０】
本発明は、上述した知見に基づいてなされたものであり、未使用のスロットに物理的に接続された通信リンク用の配線を有効利用することが可能な情報処理システム及び通信リンクの形成方法の提供を目的とする。
【課題を解決するための手段】
【００１１】
本発明の第１の態様にかかる情報処理システムは、ボードに接合される機能モジュールと、延長手段とを含む。前記延長手段は、第１のコネクタと、前記ボードの未使用コネクタに嵌合する第２のコネクタとを有し、前記第１及び第２のコネクタの間を電気的に接続することで前記未使用コネクタに接続されている通信リンク用の第１の配線を延長する。また、前記機能モジュールは、第３及び第４のコネクタ並びにスイッチ回路を含む。前記第３のコネクタは、前記第１のコネクタに結合される。前記第４のコネクタは、前記ボードに設けられた第１のボード側コネクタに結合される。前記スイッチ回路は、前記第３のコネクタ及び前記第１のコネクタの間の電気的接続並びに前記第４のコネクタ及び前記第１のボード側コネクタの間の電気的接続によって形成される複数の上位側通信リンクと少なくとも１つの下位側通信リンクとの間で通信データを中継する。
【００１２】
本発明の第２の態様にかかる情報処理システムは、延長手段及び第１のモジュールを含む。前記延長手段は、第１のコネクタと、通信リンク用の第１の配線が接続された第１の拡張スロットに結合される第２のコネクタとを有し、前記第１及び第２のコネクタの間を電気的に接続して前記第１の配線を延長する。また、前記第１のモジュールは、前記第１のコネクタに結合される第３のコネクタと、通信リンクの第２の配線が接続された第２の拡張スロットに結合される第４のコネクタと、スイッチ回路とを有する。前記スイッチ回路は、前記第３及び第４のコネクタの各々と通信リンク用の配線によって接続されており、前記第３のコネクタと前記第１のコネクタの間の電気的接続及び前記第４のコネクタと前記第２の拡張スロットの間の電気的接続によって形成される複数の上位側通信リンクと少なくとも１つの下位側通信リンクとの間で通信データを中継する。
【００１３】
本発明の第３の態様にかかる情報処理システムは、バックプレーン、配線延長用モジュール、及び機能モジュールを含む。前記バックプレーンは、第１乃至第４のコネクタ、前記第１のコネクタと前記第３のコネクタの間に敷設された通信リンク用の第１の配線、及び前記第２のコネクタと前記第４のコネクタの間に敷設された通信リンク用の第２の配線とを有する。前記配線延長用モジュールは、前記第１のコネクタに結合される第５のコネクタと、前記第２のコネクタに結合される第６のコネクタと、前記第５のコネクタと第６のコネクタの間を接続する通信リンク用の第３の配線とを有する。前記機能モジュールは、前記第３のコネクタに結合される第７のコネクタと、前記第４のコネクタに結合される第８のコネクタと、前記第７のコネクタに通信リンク用の第４の配線によって接続されたチップセットと、前記チップセット及び前記第８のコネクタのそれぞれに通信リンク用の第５及び第６の配線によって接続されたスイッチ回路とを有する。さらに、前記スイッチ回路は、前記第５の配線を介して前記機能モジュール内にて前記チップセットと間に形成される上位側通信リンク、並びに前記第６の配線、前記バックプレーン及び前記配線延長用ボードを介して前記チップセットとの間に形成される上位側通信リンクと少なくとも１つの下位側エンドポイントとの間で通信データを中継する。
【００１４】
本発明の第４の態様にかかる情報処理システムは、バックプレーン並びに第１及び第２のモジュールを含む。前記バックプレーンは、第１乃至第４のコネクタ、前記第１のコネクタと第３のコネクタの間に敷設された通信リンク用の第１の配線、及び前記第２のコネクタと第４のコネクタの間に敷設された通信リンク用の第２の配線とを有する。前記第１のモジュールは、前記第１のコネクタに結合される第５のコネクタと、前記第２のコネクタに結合される第６のコネクタと、前記第５のコネクタに通信リンク用の第３の配線によって接続された第１のチップセットと、前記第１のチップセット及び前記第６のコネクタのそれぞれに通信リンク用の第４及び第５の配線によって接続された第１のスイッチ回路とを有する。前記第２のモジュールは、前記第３のコネクタに結合される第７のコネクタと、前記第４のコネクタに結合される第８のコネクタと、前記第８のコネクタに通信リンク用の第６の配線によって接続された第２チップセットと、前記第２のチップセット及び前記第７のコネクタに通信リンク用の第７及び第８の配線によってそれぞれ接続された第２のスイッチ回路とを有する。さらに、前記第１のスイッチ回路は、前記第４の配線を介して前記第１のモジュール内にて前記第１のチップセットと間に形成される上位側通信リンク、並びに前記第５の配線及び前記バックプレーンを介して前記第２のチップセットとの間に形成される上位側通信リンクと少なくとも１つの下位側エンドポイントとの間で通信データを中継する。
【００１５】
本発明の第５の態様は、通信リンクの形成方法であり、以下のステップ（ａ）及び（ｂ）を含む。
（ａ）第１の基板と、前記第１の基板に配置されたスイッチと、前記第１の基板に配置され、前記スイッチを含む前記第１の基板上の複数の回路のいずれかに通信リンク用の配線によりそれぞれ接続された第１及び第２のコネクタとを有するモジュールを準備するステップ、及び
（ｂ）第２の基板に設けられた第３のコネクタに前記第１のコネクタを結合させるとともに、前記第２の基板に設けられた第４のコネクタと前記第２のコネクタとの間を、延長ケーブルを介して又は前記第２の基板に設けられた配線及びコネクタを介して電気的に接続することにより、前記スイッチと第１のホストとの間の第１の通信リンク及び前記スイッチと第２のホストとの間の第２の通信リンクを形成するステップ。
【発明の効果】
【００１６】
本発明により、未使用のスロットに物理的に接続された通信リンク用の配線を有効利用することが可能な情報処理システム及び通信リンクの形成方法を提供できる。
【発明を実施するための最良の形態】
【００１７】
以下では、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。各図面において、同一要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略される。
【００１８】
＜発明の実施の形態１＞
本実施の形態にかかる情報処理システム１の構成を図１に示す。情報処理システム１は、拡張スロット１２及び１３を有するマザーボード１０、これら拡張スロット１２及び１３に挿入される拡張カード１４及びＩ／Ｏカード１５、並びに拡張カード１４とＩ／Ｏカード１５の間を接続する延長ケーブル１６を含む。以下では、情報処理システム１が有する各構成要素について順に説明する。
【００１９】
マザーボード１０に搭載されたチップセット１１は、ＰＣＩ−ＥＸの拡張スロット１２及び１３のそれぞれとＰＣＩ−ＥＸ用の配線１０１及び１０２によって接続されている。配線１０１の配線数は、拡張スロット１２に割り当てられたレーン数に応じて定められている。配線１０２についても配線１０１と同様である。チップセット１１は、複数のルート・コンプレックス（ＲＣ）を有する。
【００２０】
拡張カード１４が有するコネクタ１４１は、拡張スロット１２に挿入され、配線１０１と電気的に接続される。ＰＣＩ−ＥＸ用の配線１４２は、拡張カード１４の基板１４０に敷設され、コネクタ１４１とコネクタ１４３の間を接続する。コネクタ１４３は、延長ケーブル１６の一端に設けられたコネクタ１６１と嵌合可能である。コネクタ１４１及び１４３並びに配線１４２によって、チップセット１１からのＰＣＩ−ＥＸリンクがコネクタ１４３まで延長される。
【００２１】
Ｉ／Ｏカード１５は、Ｉ／Ｏポート１５７Ａ及びＢに接続される周辺機器とのインタフェースを提供する。インタフェースの例は、イーサネット（登録商標）、ＵＳＢ（Universal Serial Bus）２．０、ＳＣＳＩ（Small Computer System Interface）等である。
【００２２】
Ｉ／Ｏカード１５が有するコネクタ１５１は、拡張スロット１３に挿入され、配線１０２と電気的に接続される。ＰＣＩ−ＥＸ用の配線１５４は、Ｉ／Ｏカード１５の基板１５０に敷設され、コネクタ１５１とスイッチ回路１５２の間を接続する。
【００２３】
スイッチ回路１５２は、複数の上位側リンク（配線１５４及び１５５）と複数の下位側リンク（配線１５８Ａ及びＢ）との間でＰＣＩ−ＥＸパケットデータの中継を行なう機能を有する。また、スイッチ回路１５２は、２つの下位側リンク（配線１５８Ａ及びＢ）のうち少なくとも一方のデータ中継先を複数の上位側リンク（配線１５４及び１５５）の間で変更可能である。図１の構成例では、スイッチ回路１５２は、上位側（ＲＣ側）に２つのＰＣＩ−ＥＸポートを有し、下位側（ＥＰ側）に２つのＰＣＩ−ＥＸポートを有する。スイッチ回路１５２は、これら２つの上位側ポートと２つの下位側ポートとの間でＰＣＩ−ＥＸパケットデータを中継する。なお、図１に示したスイッチ回路１５２は機能的な単位を表している。例えば、スイッチ回路１５２の具体的な構成は、ＰＣＩ−ＥＸパケットに含まれているＲＣ及びＥＰの識別情報に基づくデータリンク層でのパケット振り分けを行なうスイッチ要素と、物理層での配線接続の切り替えを行うセレクタ要素の組合せであってもよい。スイッチ回路１５２の具体的な構成例については後述する。
【００２４】
Ｉ／Ｏコントローラ１５３Ａ及びＢは、Ｉ／Ｏポート１５７Ａ及びＢに接続される周辺機器との間のデータ送受信を制御する。また、Ｉ／Ｏコントローラ１５３Ａ及びＢは、スイッチ回路１５２の下位側ポートに配線１５８Ａ及びＢによって形成されるＰＣＩ−ＥＸリンクで接続されている。なお、Ｉ／Ｏコントローラ１５３Ａ及びＢは、スイッチ回路１５２の下位側に接続されるＥＰの一例である。
【００２５】
コネクタ１５６は、基板１５０に配置されており、ＰＣＩ−ＥＸ用の配線１５５によってスイッチ回路１５２に接続されている。コネクタ１５６は、延長ケーブル１６の他端に設けられたコネクタ１６２と結合可能である。
【００２６】
延長ケーブル１６は、ＰＣＩ−ＥＸの電気信号を伝達し、ＰＣＩ−ＥＸバスを延長するケーブルである。上述したように、延長ケーブル１６の一端のコネクタ１６１はコネクタ１４３に結合され、他端のコネクタ１６２はコネクタ１５６に結合される。
【００２７】
上述したように、拡張カード１４とＩ／Ｏカード１５の間を延長ケーブル１６で接続することによって、拡張スロット１２に対して敷設された配線１０１（つまりＰＣＩ−ＥＸレーン）が、Ｉ／Ｏボードに搭載されたスイッチ回路１５２まで延長される。
【００２８】
スイッチ回路１５２は、例えば以下のように動作させるとよい。すなわち、Ｉ／Ｏカード１５に延長ケーブル１６が接続されていない場合、スイッチ回路１５２は、拡張スロット１３を経由してチップセット１１に接続されているＰＣＩ−ＥＸリンクと２つのＥＰ（つまり、Ｉ／Ｏコントローラ１５３Ａ及びＢ）との間でデータ中継を行なうとよい。
【００２９】
一方、Ｉ／Ｏカード１５に延長ケーブル１６が接続されている場合、スイッチ回路１５２は、拡張スロット１２を経由してチップセット１１に接続されているもう１つのＰＣＩ−ＥＸリンクを利用可能となる。このため、スイッチ回路１５２は、拡張スロット１３を経由してチップセット１１に接続されているＰＣＩ−ＥＸリンクにいずれか一方のＥＰ（例えばＩ／Ｏコントローラ１５３Ａ）を対応付け、拡張スロット１２を経由してチップセット１１に接続されているＰＣＩ−ＥＸリンクに他方のＥＰ（例えばＩ／Ｏコントローラ１５３Ｂ）を対応付けるとよい。これにより、Ｉ／Ｏコントローラ１５３Ａ及びＢとチップセット１１との間の通信に２つのＰＣＩ−ＥＸリンクを利用可能となる。
【００３０】
なお、スイッチ回路１５２は、延長ケーブル１６によって形成される追加の上位側リンクが使用可能であるか否かに応じて、２つのＥＰ（Ｉ／Ｏコントローラ１５３Ａ及びＢ）のうち少なくとも一方のデータ中継先を複数の上位側リンク（つまり配線１５４及び１５５）の間で変更可能であればよい。このような変更動作は、例えば、物理層における配線接続の切り替え動作によって実現可能である。また、このような変更動作は、ＰＣＩ−ＥＸパケットに含まれているＲＣ及びＥＰの識別情報に基づく、データリンク層でのＰＣＩ−ＥＸパケット振り分け動作によっても実現可能である。
【００３１】
スイッチ回路１５２の構成例について図２（ａ）及び（ｂ）を用いて説明する。図２（ａ）及び（ｂ）に示す構成例では、スイッチ回路１５２は、ＰＣＩ−ＥＸスイッチ１５２０、セレクタ１５２１〜１５２３、並びにリピータ１５２４〜１５２５を含む。
【００３２】
ＰＣＩ−ＥＸスイッチ１５２０は、データリンク層でＰＣＩ−ＥＸパケットの振り分け動作を行う。なお、ＰＣＩ−ＥＸスイッチ１５２０は、１つのＲＣと複数のＥＰの間を接続する通常のシングルホスト機能を持つものでもよいし、いわゆるマルチホスト機能を有するものでもよい。マルチホスト機能とは、複数のＲＣと複数のＥＰの間を接続する機能である。例えば、マルチホスト機能を有するＰＣＩ−ＥＸスイッチとして、複数のＲＣを識別し、複数のＲＣの間でのＥＰの共有化を可能とするものがある。また、マルチホスト機能を有する他のＰＣＩ−ＥＸスイッチには、スイッチが有する少なくとも１つの下位側ポートと複数の上位側ポートの間を対応付ける設定に応じて、少なくとも１つの下位側リンクのデータ中継先を複数の上位側リンクのいずれかの間で切り替えるものがある。図２（ａ）及び（ｂ）では、ＰＣＩ−ＥＸスイッチ１５２０が２つの上位側ポートＰ１及びＰ２を有するが、ＰＣＩ−ＥＸスイッチ１５２０をシングルホスト機能とする場合は上位側ポート数は１つでもよい。
【００３３】
セレクタ１５２１〜１５２３は、物理層での配線接続の切替を行う。また、リピータ１５２４及び１５２５は、受信したＰＣＩ−ＥＸ信号の波形整形及び増幅を行って出力する中継処理を行う。なお、後述するＰＣＩ−ＥＸスイッチ１５２０のバイパス設定時にスイッチ回路１５２による損失が問題とならない場合には、リピータ１５２４及び１５２５を省略してもよい。
【００３４】
次に、図２（ａ）及び（ｂ）のスイッチ１５２０の動作について説明する。図２（ａ）は、延長ケーブル１６とコネクタ１５６が未接続等の理由により、延長ケーブル１６によって形成される追加の上位側リンク（配線１５５）が使用不能である場合のスイッチ回路１５２の設定を示している。この場合、セレクタ１５２１は、配線１５４とＰＣＩ−ＥＸスイッチ１５２０との間を電気的に接続する。また、セレクタ１５２２は、Ｉ／Ｏコントローラ１５３Ａに接続された配線１５８ＡとＰＣＩ−ＥＸスイッチ１５２０の下位側ポートＰ３を電気的に接続する。同様に、セレクタ１５２３は、Ｉ／Ｏコントローラ１５３Ｂに接続された配線１５８ＢとＰＣＩ−ＥＸスイッチ１５２０の下位側ポートＰ４を電気的に接続する。ＰＣＩ−ＥＸスイッチ１５２０は、配線１５４に接続されている上位側ポートＰ２と２つの下位側ポートＰ３及びＰ４との間でＰＣＩ−ＥＸパケットを中継する。
【００３５】
一方、図２（ｂ）は、延長ケーブル１６によって形成される追加の上位側リンク（配線１５５）が使用可能である場合のスイッチ回路１５２の設定を示している。この場合、セレクタ１５２１は、配線１５４とリピータ１５２５の間、及び配線１５５とリピータ１５２４の間をそれぞれ接続するとよい。これにより、ＰＣＩ−ＥＸスイッチ１５２０をバイパスし、ＰＣＩ−ＥＸスイッチ１５２０によるデータリンク層でのパケット振り分けを行なうことなく、下位側のＥＰ（つまり、Ｉ／Ｏコントローラ１５３Ａ及びＢ）と上位側のＲＣ（つまり、チップセット１１）の間を接続できる。これにより、ＰＣＩ−ＥＸスイッチ１５２０のパケット転送能力がボトルネックとなることによる情報処理システム１の性能低下を回避することができる。このような接続構成は、ＲＣ数がＥＰ数以下である場合に有効である。なお、ＲＣ数がＥＰ数よりも多く、少なくとも１つのＥＰを複数のＲＣによって共有する場合には、セレクタ１５２１〜１５２３の設定を変更し、ＰＣＩ−ＥＸスイッチ１５２０によるＰＣＩ−ＥＸパケット振り分けを利用すればよい。
【００３６】
次に、スイッチ回路１５２の他の構成例について図３（ａ）及び（ｂ）を用いて説明する。図３（ａ）及び（ｂ）に示す構成例では、スイッチ回路１５２は、マルチホスト機能を有するＰＣＩ−ＥＸスイッチ１５２０を含む。つまり、図３（ａ）及び（ｂ）の構成例では、ＰＣＩ−ＥＸスイッチ１５２０のパケット振り分け設定の変更によって、ＥＰ（Ｉ／Ｏコントローラ１５３Ａ及びＢ）のうち少なくとも一方のデータ中継先が、複数の上位側リンク（配線１５４及び１５５）の間で切り替えられる。
【００３７】
図３（ａ）は、延長ケーブル１６によって形成される追加の上位側リンク（配線１５５）が使用不能である場合のスイッチ回路１５２の設定を示している。この場合、ＰＣＩ−ＥＸスイッチ１５２０は、配線１５４に接続されている上位側ポートＰ２と２つの下位側ポートＰ３及びＰ４との間でＰＣＩ−ＥＸパケットを中継する。
【００３８】
一方、図２（ｂ）は、延長ケーブル１６によって形成される追加の上位側リンク（配線１５５）が使用可能である場合のスイッチ回路１５２の設定を示している。この場合、ＰＣＩ−ＥＸスイッチ１５２０は、配線１５４に接続されている上位側ポートＰ２と下位側ポートＰ４との間、及び配線１５５に接続されている上位側ポートＰ１と下位側ポートＰ３との間でＰＣＩ−ＥＸパケットを中継する。このように、マルチホスト機能を有するＰＣＩ−ＥＸスイッチによってスイッチ回路１５２を実現してもよい。
【００３９】
続いて以下では、情報処理システム１の利点について説明する。図５は、情報処理システム１の比較例としての情報処理システム５を示す参考図である。Ｉ／Ｏカード５５がコネクタ１５６を有していないため、スイッチ５５２はコネクタ１５１と接続されるのみである。なお、スイッチ５５２は、通常のＰＣＩ−ＥＸスイッチである。つまり、スイッチ５５２は、下位側リンクのデータ中継先を複数の上位側リンクの間で変更する機能を有していない。情報処理システム５は、未使用の拡張スロット１２に物理的に接続されたＰＣＩ−ＥＸレーンを有効利用できない。
【００４０】
これに対して、本実施の形態にかかる情報処理システム１は、スイッチ回路１５２に接続される追加のコネクタ１５６をＩ／Ｏカード１５に設けている。さらに、情報処理システム１は、拡張カード１４及び延長ケーブル１６を利用して、未使用の拡張スロット１２に物理的に接続された配線１０１（レーン）をＩ／Ｏカード１５内のスイッチ回路１５２まで延長している。このように、情報処理システム１は、未使用のスロット（拡張スロット１２)に接続されている配線１０１を他のスロット（拡張スロット１３）に挿入されたモジュール（Ｉ／Ｏカード１５）まで延長する。さらに、延長された配線によって、当該モジュール（Ｉ／Ｏカード１５）に搭載されたスイッチ回路１５２と上位デバイス（チップセット１１）との間の追加の通信リンク（ＰＣＩ−ＥＸリンク）を形成する。これにより、スイッチ回路１５２は、未使用であった配線１０１を用いて形成された追加の上位側通信リンク（ＰＣＩ−ＥＸリンク）を利用可能となり、上位デバイス（チップセット１１）との間の通信帯域を拡張できる。つまり、情報処理システム１は、未使用の拡張スロット１２に物理的に接続されたＰＣＩ−ＥＸレーンを有効利用することができる。
【００４１】
また、情報処理システム１は、追加の通信リンク（ＰＣＩ−ＥＸリンク）の形成のために、複数の上位側ポートを有するとともに、少なくとも１つの下位側ポートのデータ中継先を複数の上位側ポートの間で変更可能なスイッチ回路１５２を利用している。これにより、上述したように、追加の通信リンクが使用可能であるか否かに応じて、２つのＥＰ（Ｉ／Ｏコントローラ１５３Ａ及びＢ）のうち少なくとも一方のデータ中継先を複数の上位側リンク（つまり配線１５４及び１５５）の間で変更可能である。仮に、配線１５５がスイッチ回路１５２を介さずにＥＰ（例えばＩ／Ｏコントローラ１５３Ａ）に直接的に接続される構成を想定すると、拡張カード１４及び延長ケーブル１６による追加の通信リンクが未形成である場合に、配線１５５が直接的に接続されたＥＰを使用することができないという問題がある。これに対して、情報処理システム１は、複数の上位側ポートを有するスイッチ回路１５２によってＥＰのデータ中継先を複数の上位側リンク（配線１５４及び１５５）の間で変更可能であるため、追加の通信リンクが形成されているか否かにかかわらず、下位側のＥＰを有効に利用することができる。
【００４２】
（情報処理システム１の変形例）
上述した拡張カード１４及び延長ケーブル１６は、未使用の拡張スロット１２に物理的に接続された配線１０１（ＰＣＩ−ＥＸレーン）をＩ／Ｏカード１５まで延長するための延長手段の一例に過ぎない。例えば、図２に示す情報処理システム２のように、未使用の拡張スロット１２とコネクタ１５６の間を延長ケーブル２６によって直接的に接続してもよい。延長ケーブル２６は、拡張スロット１２に嵌合するコネクタ２６１を一端に有し、コネクタ１５６に嵌合するコネクタ２６２を他端に有する。図２に示す構成によっても、未使用の拡張スロット１２に物理的に接続された配線１０１（ＰＣＩ−ＥＸレーン）をＩ／Ｏカード１５上のスイッチ回路１５２まで延長することができる。よって、未使用の拡張スロット１２に物理的に接続されたＰＣＩ−ＥＸレーンを有効利用することができる。
【００４３】
なお、本実施の形態で説明したＩ／Ｏカード１５は、スイッチ回路１５２及びスイッチ回路１５２の下位側に接続されるエンドポイント（ＥＰ）を含むモジュールの一例に過ぎないことはもちろんである。例えば、ハードディスクドライブ、メモリ等を含むモジュールをＩ／Ｏカード１５に代えて使用してもよい。また、Ｉ／Ｏカード１５及び拡張カード１４のカード形状は、典型的なフォームファクタの一例に過ぎない。よって、これらのモジュールの形状として他のフォームファクタに対応した形状を採用してもよいことは勿論である。
【００４４】
また、本実施の形態で説明したＩ／Ｏカード１５は、複数の下位側ＥＰと、これら複数のＥＰと複数の上位側ＰＣＩ−ＥＸリンクの間でＰＣＩ−ＥＸデータを中継するスイッチ回路１５２とを有する。しかしながら、Ｉ／Ｏカード１５又はこれに相当するモジュールが有する下位側ＥＰ数は、少なくとも１つであればよい。この場合、スイッチ回路１５２は、複数の上位側ＰＣＩ−ＥＸリンクと少なくとも１つの下位側ＥＰの間でデータ転送を行えばよい。
【００４５】
＜発明の実施の形態２＞
本実施の形態にかかる情報処理システム３の構成を図３に示す。情報処理システム２は、バックプレーン３０、ＣＰＵボード３１、拡張ボード３２を含む。以下では、情報処理システム２が有する各構成要素について順に説明する。
【００４６】
バックプレーン３０は、コネクタ３０１Ａ及びＢ、コネクタ３０２Ａ及びＢを有する。ＰＣＩ−ＥＸ用の配線３０３Ａ（レーン）は、バックプレーン３０に敷設されており、コネクタ３０１Ａと３０２Ｂの間を接続している。同様に、ＰＣＩ−ＥＸ用の配線３０３Ｂ（レーン）は、バックプレーン３０に敷設されており、コネクタ３０１Ｂと３０２Ａの間を接続している。
【００４７】
ＣＰＵボード３１の基板３１６には、コネクタ３１４Ａ及びＢが設けられている。コネクタ３１４Ａ及びＢは、バックプレーン３０のコネクタ３０１Ａ及びＢとそれぞれ嵌合する。
【００４８】
また、ＣＰＵボード３１の基板３１６には、チップセット３１０、スイッチ回路３１１、Ｉ／Ｏコントローラ３１２Ａ及びＢが配置されている。チップセット３１０は、基板３１６に敷設されたＰＣＩ−ＥＸ用の配線３１５Ａ及び３１５Ｃによって、スイッチ回路３１１及びコネクタ３１４Ｂにそれぞれ接続されている。チップセット３１０は、複数のルート・コンプレックス（ＲＣ）を有する。
【００４９】
スイッチ回路３１１は、図示しない上位側（ＲＣ側）の２つのＰＣＩ−ＥＸポートを有する。これらの２つの上位側ポートは、ＰＣＩ−ＥＸ用の配線３１５Ａ及びＢによって、チップセット３１０及びコネクタ３１４Ａにそれぞれ接続されている。また、スイッチ回路３１１は、図示しない下位側（ＥＰ側）の２つのＰＣＩ−ＥＸポートを有する。これらの２つの下位側ポートは、ＰＣＩ−ＥＸ用の配線３１５Ｄ及びＥによって、Ｉ／Ｏコントローラ３１２Ａ及びＢにそれぞれ接続されている。さらにスイッチ回路３１１は、２つの上位側ポートと２つの下位側ポートとの間でＰＣＩ−ＥＸパケットデータを中継する。また、スイッチ回路３１１は、２つの下位側リンク（配線３１５Ｄ及びＥ）のうち少なくとも一方のデータ中継先を複数の上位側リンク（配線３１５Ａ及びＢ）の間で変更可能である。なお、図３に示したスイッチ回路３１１は機能的な単位を表している。つまり、スイッチ回路３１１の具体的な構成は、ＰＣＩ−ＥＸパケットに含まれているＲＣ及びＥＰの識別情報に基づくデータリンク層でのパケット振り分けを行なうスイッチ要素と、物理層での配線接続の切り替えを行うセレクタ要素の組合せであってもよい。
【００５０】
Ｉ／Ｏコントローラ３１２Ａ及びＢは、Ｉ／Ｏポート３１３Ａ及びＢに接続される周辺機器との間のデータ送受信を制御する。また、Ｉ／Ｏコントローラ３１２Ａ及びＢは、スイッチ回路３１１の下位側ポートに配線３１４Ｄ及びＥによって形成されるＰＣＩ−ＥＸリンクで接続されている。なお、Ｉ／Ｏコントローラ３１２Ａ及びＢは、スイッチ回路３１１の下位側に接続されるＥＰの一例である。
【００５１】
最後に、拡張カード３１２の構成について説明する。拡張カード３１２の基板３２０には、コネクタ３２１Ａ及びＢと、これらコネクタ３２１Ａ及びＢの間を接続するＰＣＩ−ＥＸ用の配線３２２（レーン）が設けられている。コネクタ３２１Ａ及びＢは、バックプレーン３０のコネクタ３０２Ａ及びＢとそれぞれ嵌合する。
【００５２】
続いて以下では、情報処理システム３のデータ転送動作について説明する。チップセット３１０とスイッチ回路３１１の間には、配線３１５Ａによって形成されるＰＣＩ−ＥＸリンクが存在する。さらに、バックプレーン３０の空きコネクタ３０２Ａ及びＢに拡張ボード３２を挿入することによって、チップセット３１０とスイッチ回路３１１の間に追加的なＰＣＩ−ＥＸリンクが提供される。追加的なＰＣＩ−ＥＸリンクは、ＣＰＵボード３１に敷設された配線３１５Ｃ、バックプレーン３０に敷設された配線３０３Ａ、拡張ボード３２に敷設された配線３２２、バックプレーン３０に敷設された配線３０３Ｂ、及びＣＰＵボード３１に敷設された配線３１５Ｂを経由してスイッチ回路３１１に接続される。
【００５３】
スイッチ回路３１１は、例えば以下のように動作させるとよい。すなわち、拡張ボード３２がバックプレーン３０に装着されていない場合、スイッチ回路３１１は、ＣＰＵボード３１内でチップセット３１０に直接的に接続されているＰＣＩ−ＥＸリンクと２つのＥＰ（つまり、Ｉ／Ｏコントローラ３１２Ａ及びＢ）との間でデータ中継を行なうとよい。
【００５４】
一方、拡張ボード３２がバックプレーン３０に装着されている場合、スイッチ回路３１１は、バックプレーン３０及び拡張ボード３２を経由してチップセット３１０に到達するもう１つのＰＣＩ−ＥＸリンクを利用可能となる。このため、スイッチ回路３１１は、チップセット３１０に直接的に接続されているＰＣＩ−ＥＸリンクにいずれか一方のＥＰ（例えばＩ／Ｏコントローラ３１２Ａ）を対応付け、拡張ボード３２を経由してチップセット３１０に接続されているＰＣＩ−ＥＸリンクに他方のＥＰ（例えばＩ／Ｏコントローラ３１２Ｂ）を対応付けるとよい。これにより、Ｉ／Ｏコントローラ３１２Ａ及びＢとチップセット３１０との間の通信に２つのＰＣＩ−ＥＸリンクを利用可能となる。
【００５５】
なお、スイッチ回路３１１は、配線３１５Ｃ、３２２、３０３Ａ及び３１５Ｂによって形成される追加の上位側リンクが使用可能であるか否かに応じて、２つのＥＰ（Ｉ／Ｏコントローラ３１２Ａ及びＢ）のうち少なくとも一方のデータ中継先を複数の上位側リンク（配線３１５Ａ及びＢ）の間で変更可能であればよい。スイッチ回路３１１のこのような変更動作は、上述したスイッチ回路１５２と同様に、例えば、物理層における配線接続の切り替え動作によって実現可能である。また、このような変更動作は、ＰＣＩ−ＥＸパケットに含まれているＲＣ及びＥＰの識別情報に基づく、データリンク層でのＰＣＩ−ＥＸパケット振り分け動作によっても実現可能である。スイッチ回路３１１の具体的な構成例はスイッチ回路１５２と同様である。
【００５６】
以下では、情報処理システム３の利点について説明する。図６は、情報処理システム３の比較例としての情報処理システム６を示す参考図である。ＣＰＵボード６１がコネクタ３１４Ａを有していないため、スイッチ６１１はチップセット３１０と接続されるのみである。なお、スイッチ６１１は、通常のＰＣＩ−ＥＸスイッチである。つまり、スイッチ６１１は、下位側リンクのデータ中継先を複数の上位側リンクの間で変更する機能を有していない。情報処理システム６は、チップセット３１０からバックプレーン３０の未使用コネクタ３０２Ａに接続されたＰＣＩ−ＥＸレーンを有効利用できない。
【００５７】
これに対して、本実施の形態にかかる情報処理システム３は、スイッチ回路３１１に接続される追加のコネクタ３１４ＡをＣＰＵボード３１に設けている。さらに、バックプレーン３０の未使用コネクタ３０２Ａ及びＢに拡張ボード３２を接続することによって、有効に利用されていなかったチップセット３１０のＰＣＩ−ＥＸリンクをＣＰＵボード３１に引き戻し、スイッチ回路３１１に接続している。このように、情報処理システム３は、未使用のスロット（コネクタ３０２Ａ)に接続されている配線３０３Ｂを他のスロット（コネクタ３１４Ａ）に挿入されたモジュール（ＣＰＵボード３１）まで延長する。さらに、延長された配線によって、当該モジュール（ＣＰＵボード３１）に搭載されたスイッチ回路３１１と上位デバイス（チップセット３１０）との間の追加の通信リンク（ＰＣＩ−ＥＸリンク）を形成する。これにより、スイッチ回路３１１は、未使用であった配線３０３Ｂを用いて形成された追加の上位側通信リンク（ＰＣＩ−ＥＸリンク）を利用可能となり、上位デバイス（チップセット３１０）との間の通信帯域を拡張できる。つまり、情報処理システム３は、チップセット３１０からバックプレーン３０に接続されていた未使用のＰＣＩ−ＥＸレーンを有効利用することができる。
【００５８】
また、情報処理システム３は、追加の通信リンク（ＰＣＩ−ＥＸリンク）の形成のために、複数の上位側ポートを有するとともに、少なくとも１つの下位側ポートのデータ中継先を複数の上位側ポートの間で変更可能なスイッチ回路３１１を利用している。このため、上述した情報処理システム１と同様に、追加の通信リンクが形成されているか否かにかかわらず、下位側のＥＰを有効に利用することができる。
【００５９】
（情報処理システム３の変形例）
図４に示すように、図３に示した拡張ボード３２に代えて、ＣＰＵボード３１と同等のＣＰＵボード４１をバックプレーン３０の未使用コネクタ３０２Ａ及びＢに接続してもよい。なお、ＣＰＵボード４１に含まれる構成要素は、上述したＣＰＵボード３１が有する対応する構成要素と同一とすればよいため、重複説明を省略する。
【００６０】
図４に示す情報処理システム４においては、ＣＰＵボード３１上のチップセット３１０とＣＰＵボード４１上のスイッチ回路４１１の間が、バックプレーン３０を経由したＰＣＩ−ＥＸリンクによって接続される。さらに、ＣＰＵボード４１上のチップセット４１０とＣＰＵボード３１上のスイッチ回路３１１の間が、バックプレーン３０を経由した別のＰＣＩ−ＥＸリンクによって接続される。
【００６１】
情報処理システム４では、スイッチ回路３１１及び４１１は、以下のように動作させるとよい。スイッチ回路３１１は、チップセット３１０に直接的に接続されているＰＣＩ−ＥＸリンクにいずれか一方のＥＰ（例えばＩ／Ｏコントローラ３１２Ａ）を対応付け、バックプレーン３０を経由してチップセット４１０に接続されているＰＣＩ−ＥＸリンクに他方のＥＰ（例えばＩ／Ｏコントローラ３１２Ｂ）を対応付けるとよい。同様に、スイッチ回路４１１は、チップセット４１０に直接的に接続されているＰＣＩ−ＥＸリンクにいずれか一方のＥＰ（例えばＩ／Ｏコントローラ４１２Ａ）を対応付け、バックプレーン３０を経由してチップセット３１０に接続されているＰＣＩ−ＥＸリンクに他方のＥＰ（例えばＩ／Ｏコントローラ４１２Ｂ）を対応付けるとよい。
【００６２】
図４に示す構成によれば、チップセット３１０及び４１０からバックプレーン３０に接続されていた未使用の２つのＰＣＩ−ＥＸレーンを、双方のＣＰＵボード３１及び４１において互いに利用することができる。
【００６３】
なお、本実施の形態において説明したＣＰＵボード３１及び４１は、スイッチ回路３１１（４１１）、及びスイッチ回路３１１（４１１）の下位側に接続されるＥＰを含むモジュールの一例に過ぎない。例えば、ハードディスクドライブ、メモリ等を含むモジュールをＣＰＵボード３１及び４１に代えて使用してもよい。また、ＣＰＵボード３１及び４１並びに拡張ボード３２のボード形状は、典型的なフォームファクタの一例に過ぎない。よって、これらのモジュールの形状として他のフォームファクタに対応した形状を採用してもよいことは勿論である。
【００６４】
また、本実施の形態で説明したＣＰＵボード３１は、複数の下位側ＥＰと、これら複数のＥＰと複数の上位側ＰＣＩ−ＥＸリンクの間でＰＣＩ−ＥＸデータを中継するスイッチ回路３１１とを有する。しかしながら、ＣＰＵボード３１又はこれに相当するモジュールが有する下位側ＥＰ数は、少なくとも１つであればよい。この場合、スイッチ回路３１１は、複数の上位側ＰＣＩ−ＥＸリンクと少なくとも１つの下位側ＥＰの間でデータ転送を行えばよい。ＣＰＵボード４１についてもＣＰＵボード３１と同様である。
【００６５】
また、上述した発明の実施の形態１及び２では、ＰＣＩ Ｅｘｐｒｅｓｓに関する具体例を示したが、本発明の適用先がＰＣＩ Ｅｘｐｒｅｓｓに限定されるものでないことは勿論である。例えば、ＰＣＩ Ｅｘｐｒｅｓｓと同様にpoint-to-pointリンク及びスイッチを含むアーキテクチャを採用する他の通信バスに対しても本願発明を適用可能である。
【００６６】
さらに、本発明は上述した実施の形態のみに限定されるものではなく、既に述べた本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。
【図面の簡単な説明】
【００６７】
【図１】本発明の実施の形態１にかかる情報処理システムの構成を示す図である。
【図２】図１に示したスイッチ回路１５２の構成例を示す図である。
【図３】図１に示したスイッチ回路１５２の構成例を示す図である。
【図４】本発明の実施の形態１にかかる情報処理システムの変形例を示す図である。
【図５】本発明の実施の形態２にかかる情報処理システムの構成を示す図である。
【図６】本発明の実施の形態２にかかる情報処理システムの変形例を示す図である。
【図７】図１に示した情報処理システムの比較例を示す参考図である。
【図８】図５に示した情報処理システムの比較例を示す参考図である。
【符号の説明】
【００６８】
１、２、３、４  情報処理システム
１０  マザーボード
１１  チップセット（ルート・コンプレックス）
１２、１３  拡張スロット
１４  拡張カード
１５  Ｉ／Ｏカード
１６、２６  延長ケーブル
１０１、１０２、１４２、１５４、１５５、１５８Ａ〜Ｂ  配線
１４０、１５０  基板
１４１、１５１  コネクタ
１４３、１５６、１６１、１６２、２６１、２６２  コネクタ
１５２  スイッチ
１５３Ａ〜Ｂ  Ｉ／Ｏコントローラ（エンドポイント）
１５７Ａ〜Ｂ  Ｉ／Ｏポート
３０  バックプレーン
３１、４１  ＣＰＵボード
３２  拡張ボード
３０１Ａ〜Ｂ、３０２Ａ〜Ｂ、３１４Ａ〜Ｂ、３２１Ａ〜Ｂ、４１４Ａ〜Ｂ  コネクタ
３０３Ａ〜Ｂ、３１５Ａ〜Ｅ、３２２、４０３Ａ〜Ｂ、４１５Ａ〜Ｅ  配線（ＰＣＩ−ＥＸレーン）
３１０、４１０  チップセット（ルート・コンプレックス）
３１１、４１１  スイッチ
３１２Ａ〜Ｂ、４１２Ａ〜Ｂ  Ｉ／Ｏコントローラ（エンドポイント）
３１３Ａ〜Ｂ、４１３Ａ〜Ｂ  Ｉ／Ｏポート
３１６、３２０、４１６  基板
１５２０  ＰＣＩ−ＥＸスイッチ
１５２１〜１５２３  セレクタ
１５２４、１５２５  リピータ
【図１】
2010079383.tif 000003
【図２】
2010079383.tif 000004
【図３】
2010079383.tif 000005
【図４】
2010079383.tif 000006
【図５】
2010079383.tif 000007
【図６】
2010079383.tif 000008
【図７】
2010079383.tif 000009
【図８】
2010079383.tif 000010