(57)【要約】【課題】反射層を有する発光素子の光量の温度変化を抑制した発光装置、プリントヘッドおよび画像形成装置を提供する。【解決手段】発光サイリスタＬは、ｐ型の基板８０上に、分布ブラッグ反射層８１と半導体層６０（ｐ型の第１半導体層８２、ｎ型の第２半導体層８３、ｐ型の第３半導体層８４およびｎ型の第４半導体層８５が順に積層された構造）とを備えている。そして、半導体層表面９１は、等価反射面１５２から距離ｌａの凸部８８と、等価反射面１５２から距離ｌｂの凹部８９とを備えている。距離ｌａと距離ｌｂの差を、半導体層６０に対する光路長において波長λの１／４になるようにすると、距離ｌａにおいて干渉により強め合う複数の波長の間に、距離ｌｂにおいて干渉により強め合う複数の波長が入り込み、干渉の影響が抑制される。【選択図】図７
2010219220.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に設けられ、予め定められた波長帯域の光を反射する反射層と、
前記反射層上に設けられ、前記波長帯域に重なる波長の光を発生する発光領域と、当該発光領域を挟んで前記反射層の反対側に、前記反射層から複数の距離の凹凸を有する面とを備え、当該複数の距離によって定まる当該波長帯域での定在波となる波長が互いに間に入るように当該複数の距離が設定される発光層と、
を備えることを特徴とする発光装置。
【請求項２】
前記発光層は、前記反射層上に形成され、前記発光領域を有する半導体層を備え、前記反射層から前記複数の距離の凹凸を有する面が、当該半導体層の当該反射層に接する面とは反対側の面であることを特徴とする請求項１に記載の発光装置。
【請求項３】
前記発光層は、前記反射層上に形成され、前記発光領域を有する半導体層と、当該半導体層を覆い、当該発光領域が発光する光を透過する保護膜層とを備え、前記複数の距離の領域で構成される面が、当該保護膜層の当該半導体層に接する面とは反対側の面であることを特徴とする請求項１に記載の発光装置。
【請求項４】
前記反射層は、分布ブラッグ反射層であることを特徴とする請求項１ないし３のいずれか１項に記載の発光装置。
【請求項５】
前記反射層は、金属反射層であることを特徴とする請求項１ないし３のいずれか１項に記載の発光装置。
【請求項６】
前記発光層が備える半導体層は、サイリスタ構造であることを特徴とする請求項２または３に記載の発光装置。
【請求項７】
前記発光層が備える半導体層は、発光ダイオード構造であることを特徴とする請求項２または３に記載の発光装置。
【請求項８】
基板と、当該基板上に設けられ、予め定められた波長帯域の光を反射する反射層と、当該反射層上に設けられ、当該波長帯域に重なる波長の光を発生する発光領域と、当該発光領域を挟んで当該反射層の反対側に、当該反射層から複数の距離の凹凸を有する面とを備え、当該複数の距離によって定まる当該波長帯域での定在波となる波長が互いに間に入るように当該複数の距離が設定される発光層と、を備える発光装置、を有し、像保持体を露光する露光手段と、
前記露光手段から照射される光を前記像保持体上に結像させる光学手段と
を備えることを特徴とするプリントヘッド。
【請求項９】
像保持体を帯電する帯電手段と、
基板と、当該基板上に設けられ、予め定められた波長帯域の光を反射する反射層と、当該反射層上に設けられ、当該波長帯域に重なる波長の光を発生する発光領域と、当該発光領域を挟んで当該反射層の反対側に、当該反射層から複数の距離の凹凸を有する面とを備え、当該複数の距離によって定まる当該波長帯域での定在波となる波長が互いに間に入るように当該複数の距離が設定される発光層と、を備える発光装置、を有し、前記像保持体を露光する露光手段と、
前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、
前記像保持体に形成された静電潜像を現像する現像手段と、
前記像保持体に現像された画像を被転写体に転写する転写手段と、
を備えることを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光装置、プリントヘッドおよび画像形成装置に関する。
【背景技術】
【０００２】
電子写真方式を採用した、プリンタや複写機、ファクシミリ等の画像形成装置では、一様に帯電された感光体上に、画像情報を光記録手段により照射することにより静電潜像を得た後、この静電潜像にトナーを付加して可視化し、記録紙上に転写して定着することによって画像形成が行われる。かかる光記録手段として、レーザを用い、主走査方向にレーザ光を走査させて露光する光走査方式の他、近年では、装置の小型化の要請を受けて発光素子としての発光ダイオード（ＬＥＤ：Light Emitting Diode)を主走査方向に多数、配列してなる、ＬＥＤプリントヘッド(ＬＰＨ：LED Print Head)を用いた記録装置が採用されている。
【０００３】
特許文献１には、第一導電型基板の上に、高屈折率膜と低屈折率膜とを交互に積層した多層膜からなる第一導電型の分布ブラッグ反射膜と、第一導電型クラッド層、活性層及び第二導電型クラッド層を有する発光部と、第一導電型基板側および第二導電型クラッド層側にそれぞれ形成された電極とを備えた発光ダイオードにおいて、分布ブラッグ反射が最大となる波長として、発光ダイオードの発光波長λ０より所定量α（±２５ｎｍ以内）だけ最大視感度の波長（５５５ｎｍ）側にシフトさせた波長λ０−αを用いて、高屈折率膜と低屈折率膜の膜厚が設定されている、高輝度化を図った発光ダイオードが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−２１７８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、高屈折率膜と低屈折率膜とを交互に積層した多層膜からなる分布ブラッグ反射層を有するＬＥＤなどの発光素子においては、発光素子から取り出される光の量（光量）の温度による変化（温度変化）の方向が、発光素子によって逆になるという現象が見られる。すなわち、ある発光素子の光量は、温度上昇とともに増加するが、他の発光素子の光量は、温度上昇とともに減少する。このため、分布ブラッグ反射層を有する発光素子を多数配列させて構成された記録装置において、光量の温度変化を、すべての発光素子について光量を一律に増加させるまたは減少させるという手法では、補正しづらかった。
なお、光量とは、発光素子の発光波長帯域にわたって足し合わせた光の強度（エネルギ）をいう。
【０００６】
本発明の目的は、反射層を有する発光素子の光量の温度変化を抑制した発光装置、プリントヘッドおよび画像形成装置を提供することにある。
【課題を解決するための手段】
【０００７】
請求項１に記載の発明は、基板と、前記基板上に設けられ、予め定められた波長帯域の光を反射する反射層と、前記反射層上に設けられ、前記波長帯域に重なる波長の光を発生する発光領域と、当該発光領域を挟んで前記反射層の反対側に、前記反射層から複数の距離の凹凸を有する面とを備え、当該複数の距離によって定まる当該波長帯域での定在波となる波長が互いに間に入るように当該複数の距離が設定される発光層と、を備えることを特徴とする発光装置である。
請求項２に記載の発明は、前記発光層は、前記反射層上に形成され、前記発光領域を有する半導体層を備え、前記反射層から前記複数の距離の凹凸を有する面が、当該半導体層の当該反射層に接する面とは反対側の面であることを特徴とする請求項１に記載の発光装置である。
請求項３に記載の発明は、前記発光層は、前記反射層上に形成され、前記発光領域を有する半導体層と、当該半導体層を覆い、当該発光領域が発光する光を透過する保護膜層とを備え、前記複数の距離の領域で構成される面が、当該保護膜層の当該半導体層に接する面とは反対側の面であることを特徴とする請求項１に記載の発光装置である。
【０００８】
請求項４に記載の発明は、前記反射層は、分布ブラッグ反射層であることを特徴とする請求項１ないし３のいずれか１項に記載の発光装置である。
請求項５に記載の発明は、前記反射層は、金属反射層であることを特徴とする請求項１ないし３のいずれか１項に記載の発光装置である。
請求項６に記載の発明は、前記発光層が備える半導体層は、サイリスタ構造であることを特徴とする請求項２または３に記載の発光装置である。
請求項７に記載の発明は、前記発光層が備える半導体層は、発光ダイオード構造であることを特徴とする請求項２または３に記載の発光装置である。
【０００９】
請求項８に記載の発明は、基板と、当該基板上に設けられ、予め定められた波長帯域の光を反射する反射層と、当該反射層上に設けられ、当該波長帯域に重なる波長の光を発生する発光領域と、当該発光領域を挟んで当該反射層の反対側に、当該反射層から複数の距離の凹凸を有する面とを備え、当該複数の距離によって定まる当該波長帯域での定在波となる波長が互いに間に入るように当該複数の距離が設定される発光層と、を備える発光装置、を有し、像保持体を露光する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、を備えることを特徴とするプリントヘッドである。
【００１０】
請求項９に記載の発明は、像保持体を帯電する帯電手段と、基板と、当該基板上に設けられ、予め定められた波長帯域の光を反射する反射層と、当該反射層上に設けられ、当該波長帯域に重なる波長の光を発生する発光領域と、当該発光領域を挟んで当該反射層の反対側に、当該反射層から複数の距離の凹凸を有する面とを備え、当該複数の距離によって定まる当該波長帯域での定在波となる波長が互いに間に入るように当該複数の距離が設定される発光層と、を備える発光装置、を有し、前記像保持体を露光する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、前記像保持体に形成された静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段と、を備えることを特徴とする画像形成装置である。
【発明の効果】
【００１１】
請求項１の発明によれば、発光層の表面が平坦な場合に比較して、反射層を有する発光素子の光量の温度変化を小さくすることができる。
請求項２の発明によれば、本構成を有していない場合に比較して、干渉の影響を少なくできる。
請求項３の発明によれば、本構成を有していない場合に比較して、凹凸を有する面の加工をしやすくできる。
請求項４の発明によれば、本構成を有していない場合に比較して、反射層と発光層とを連続して形成できる。
請求項５の発明によれば、本構成を有していない場合に比較して、反射層と発光層とを分離して形成できる。
請求項６の発明によれば、本構成を有していない場合に比較して、サイリスタのラッチ作用により、安定した発光が得られる。
請求項７の発明によれば、本構成を有していない場合に比較して、発光層の層構成を少なくできる。
請求項８の発明によれば、本構成を有していない場合に比較して、安定した露光ができる。
請求項９の発明によれば、本構成を有していない場合に比較して、安定した画像形成が行われる。
【図面の簡単な説明】
【００１２】
【図１】本実施の形態が適用される画像形成装置の全体構成の一例を示した図である。
【図２】本実施の形態が適用されるプリントヘッドの構成を示した図である。
【図３】プリントヘッドにおける回路基板および発光部の上面図である。
【図４】回路基板に搭載される信号発生回路の構成および回路基板の配線構成を示した図である。
【図５】発光チップの回路構成を説明するための図である。
【図６】発光チップの平面レイアウトと断面構造を説明するための図である。
【図７】第１の実施の形態における発光サイリスタの構造を説明するための断面図である。
【図８】発光チップの動作を説明するためのタイミングチャートである。
【図９】比較例の発光サイリスタの構造を説明するための図である。
【図１０】実施例、比較例１および比較例２の光量変化（％）と温度との関係を説明するための図である。
【図１１】実施例、比較例１および比較例２の光取り出し効率を説明するための図である。
【図１２】発光サイリスタの発光スペクトルの温度に対する変化を示す図である。
【図１３】実施例の発光サイリスタにおける発光スペクトルの温度に対する変化を説明するための図である。
【図１４】比較例１、比較例２、比較例３のそれぞれの発光サイリスタの２３℃における発光スペクトルを説明するための図である。
【図１５】比較例１における発光スペクトルの温度変化を説明するための図である。
【図１６】比較例２における発光スペクトルの温度変化を説明するための図である。
【図１７】凸部と凹部とが、第４半導体層の表面において取りうる形態を説明するための図である。
【図１８】凹部が取りうる形態の例を説明するための図である。
【図１９】第２の実施の形態における発光サイリスタの構造を説明するための図である。
【図２０】第３の実施の形態における発光サイリスタの構造を説明するための図である。
【発明を実施するための形態】
【００１３】
以下、添付図面を参照して、本発明を実施するための最良の形態（以下、実施の形態という）について詳細に説明する。
＜第１の実施の形態＞
図１は本実施の形態が適用される画像形成装置１の全体構成の一例を示した図である。図１に示す画像形成装置１は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置１は、各色の画像データに対応して画像形成を行なう画像形成プロセス部１０、画像形成プロセス部１０を制御する画像出力制御部３０、例えばパーソナルコンピュータ（ＰＣ）２や画像読取装置３に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部４０を備えている。
【００１４】
画像形成プロセス部１０は、一定の間隔を置いて並列的に配置される複数のエンジンからなる画像形成ユニット１１を備えている。この画像形成ユニット１１は、４つの画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋから構成されている。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれ、静電潜像を形成してトナー像を保持する像保持体の一例としての感光体ドラム１２、感光体ドラム１２の表面を予め定められた電位で一様に帯電する帯電手段の一例としての帯電器１３、帯電器１３によって帯電された感光体ドラム１２を露光するプリントヘッド１４、プリントヘッド１４によって得られた静電潜像を現像する現像手段の一例としての現像器１５を備えている。ここで、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、現像器１５に収納されたトナーを除いて、略同様に構成されている。そして、画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれがイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）のトナー像を形成する。
また、画像形成プロセス部１０は、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋの感光体ドラム１２にて形成された各色のトナー像を記録用紙に多重転写させるために、この記録用紙を搬送する用紙搬送ベルト２１と、用紙搬送ベルト２１を駆動させるロールである駆動ロール２２と、感光体ドラム１２のトナー像を記録用紙に転写させる転写手段の一例としての転写ロール２３と、記録用紙にトナー像を定着させる定着器２４とを備えている。
【００１５】
図２は、本実施の形態が適用されるプリントヘッド１４の構成を示した図である。このプリントヘッド１４は、ハウジング６１、複数のＬＥＤ（本実施の形態では発光サイリスタ）を備えた露光手段の一例としての発光部６３、発光部６３や発光部６３を駆動する信号発生回路１００（後述の図３参照）等を搭載する回路基板６２、発光部６３から出射された光を感光体ドラム１２表面に結像させる光学手段の一例としてのロッドレンズアレイ６４を備えている。
【００１６】
ハウジング６１は、例えば金属で形成され、回路基板６２およびロッドレンズアレイ６４を支持し、発光部６３の発光点とロッドレンズアレイ６４の焦点面とが一致するように設定されている。また、ロッドレンズアレイ６４は、感光体ドラム１２の軸方向に沿って配置されている。
【００１７】
図３は、プリントヘッド１４における回路基板６２および発光部６３の上面図である。
図３に示すように、発光部６３は、回路基板６２上に、６０個の発光装置の一例としての発光チップＣ（Ｃ１〜Ｃ６０）を、主走査方向に二列に千鳥状に配置して構成されている。
【００１８】
図４は、回路基板６２（図２参照）に搭載される信号発生回路１００の構成および回路基板６２の配線構成を示した図である。
信号発生回路１００には、図示しないが、画像出力制御部３０および画像処理部４０（図１参照）より、画像処理された画像データおよび各種の制御信号が入力される。そして、信号発生回路１００は、これらの画像データおよび各種の制御信号に基づいて、画像データの並び替えや発光強度の補正等を行い、各発光チップＣ（Ｃ１〜Ｃ６０）に対して点灯信号φＩ（φＩ１〜φＩ６０）を出力する点灯信号発生部１１０を備えている。
【００１９】
また、信号発生回路１００は、各種の制御信号に基づき、各発光チップＣ１〜Ｃ６０に対して、第１の転送信号φ１（第１転送信号φ１）および第２の転送信号φ２（第２転送信号φ２）を出力する転送信号発生部１２０を備えている。
【００２０】
回路基板６２には、各発光チップＣ（Ｃ１〜Ｃ６０）のＶｓｕｂ端子（図示せず）に接続される基準電位Ｖｓｕｂ（例えば０Ｖ）を与える電源ライン１０５が設けられている。そして、各発光チップＣ（Ｃ１〜Ｃ６０）のＶｇａ端子（図示せず）に接続され、電力供給のための電源電位Ｖｇａ（例えば−３．３Ｖ）を与える電源ライン１０６が設けられている。
また、回路基板６２には、信号発生回路１００の転送信号発生部１２０から発光部６３に、第１転送信号φ１および第２転送信号φ２をそれぞれ送信する第１転送信号ライン１０７および第２転送信号ライン１０８も設けられている。さらに、回路基板６２には、信号発生回路１００の点灯信号発生部１１０から各発光チップＣ１〜Ｃ６０に点灯信号φＩ（φＩ１〜φＩ６０）を送信する６０本の点灯信号ライン１０９（１０９＿１〜１０９＿６０）も設けられている。さらに、回路基板６２には、６０本の点灯信号ライン１０９（１０９＿１〜１０９＿６０）に過剰な電流が流れるのを防止するための６０個の点灯電流制限抵抗ＲＩＤが設けられている。
【００２１】
図５は、発光チップＣの回路構成を説明するための図である。なお、発光チップＣ１を例として説明を行うが、他の発光チップＣ２〜Ｃ６０も発光チップＣ１と同じ構成を有している。
【００２２】
発光チップＣ１は、２５６個の転送サイリスタＴ１〜Ｔ２５６、２５６個の発光サイリスタＬ１〜Ｌ２５６を備えている。また、発光チップＣ１は、２５５個のダイオードＤ１〜Ｄ２５５、１個のスタートダイオードＤｓ、２５６個の抵抗Ｒ１〜Ｒ２５６を備えている。さらに、発光チップＣ１は、第１転送信号φ１および第２転送信号φ２が供給される信号線（第１転送信号ライン１０７および第２転送信号ライン１０８）に、過剰な電流が流れるのを防止するための転送電流制限抵抗Ｒ１Ａ、Ｒ２Ａを備えている。
そして、発光サイリスタＬ１〜Ｌ２５６は、図５中において、左側からＬ１、Ｌ２、…、Ｌ２５５、Ｌ２５６の順で配列されている。また、転送サイリスタＴ１〜Ｔ２５６も、図中左側からＴ１、Ｔ２、…、Ｔ２５５、Ｔ２５６の順で配列されている。さらに、ダイオードＤ１〜Ｄ２５５も、図中左側からＤ１、Ｄ２、…、Ｄ２５４、Ｄ２５５の順で配列されている。さらにまた、抵抗Ｒ１〜Ｒ２５６も、図中左側からＲ１、Ｒ２、…、Ｒ２５５、Ｒ２５６の順で配列されている。
【００２３】
なお、転送サイリスタＴ１〜Ｔ２５６をそれぞれ区別しないときは、転送サイリスタＴと、発光サイリスタＬ１〜Ｌ２５６をそれぞれ区別しないときは、発光サイリスタＬと呼ぶ。同様に、ダイオードＤ１〜Ｄ２５５をそれぞれ区別しないときは、ダイオードＤと、抵抗Ｒ１〜Ｒ２５６をそれぞれ区別しないときは、抵抗Ｒと呼ぶ。
【００２４】
では次に、発光チップＣ１における各素子の電気的な接続について説明する。
各転送サイリスタＴ１〜Ｔ２５６および各発光サイリスタＬ１〜Ｌ２５６のアノード端子は、発光チップＣ１の基板に接続されている（後述の図６参照）。そして、これらのアノード端子は、基板に設けられたＶｓｕｂ端子を介して電源ライン１０５（図４参照）に接続されている。この電源ライン１０５には、基準電位Ｖｓｕｂ（例えば、０Ｖ）が供給される。
また、各転送サイリスタＴ１〜Ｔ２５６のゲート端子Ｇ１〜Ｇ２５６は、各転送サイリスタＴ１〜Ｔ２５６に対応して設けられた抵抗Ｒ１〜Ｒ２５６をそれぞれ介して電源配線７１に接続されている。電源配線７１は、Ｖｇａ端子に接続されている。そして、Ｖｇａ端子には、電源ライン１０６（図４参照）が接続され、電源電圧Ｖｇａ（例えば、−３．３Ｖ）が供給される。
【００２５】
奇数番目の転送サイリスタＴ１、Ｔ３、…、Ｔ２５５のカソード端子は、第１転送信号配線７２に接続され、転送電流制限抵抗Ｒ１Ａを介して第１転送信号φ１の入力端子であるφ１端子に接続されている。このφ１端子には、第１転送信号ライン１０７（図４参照）が接続され、第１転送信号φ１が供給される。
一方、偶数番目の転送サイリスタＴ２、Ｔ４、…、Ｔ２５６のカソード端子は、第２転送信号配線７３に接続され、転送電流制限抵抗Ｒ２Ａを介して第２転送信号φ２の入力端子であるφ２端子に接続されている。このφ２端子には、第２転送信号ライン１０８（図４参照）が接続され、第２転送信号φ２が供給される。
【００２６】
さらに、各転送サイリスタＴ１〜Ｔ２５６のゲート端子Ｇ１〜Ｇ２５６は、対応する発光サイリスタＬ１〜Ｌ２５６のゲート端子に、１対１でそれぞれ接続されている。そこで、各発光サイリスタＬ１〜Ｌ２５６のゲート端子も、転送サイリスタＴ１〜Ｔ２５６のゲート端子Ｇ１〜Ｇ２５６と区別することなく、それぞれゲート端子Ｇ１〜Ｇ２５６と呼ぶ。また、ゲート端子Ｇ１〜Ｇ２５６をそれぞれ区別しないときは、ゲート端子Ｇと呼ぶ。
【００２７】
さらに、各転送サイリスタＴ１〜Ｔ２５５のそれぞれのゲート端子Ｇ１〜Ｇ２５５には、ダイオードＤ１〜Ｄ２５５のアノード端子がそれぞれ接続されている。そして、転送サイリスタＴ２〜Ｔ２５６のそれぞれのゲート端子Ｇ２〜Ｇ２５６には、ダイオードＤ１〜Ｄ２５５のカソード端子がそれぞれ接続されている。すなわち、各ダイオードＤ１〜Ｄ２５５はそれぞれゲート端子Ｇ１〜Ｇ２５６を挟んで直列接続されている。
【００２８】
これに加え、転送サイリスタＴ１のゲート端子Ｇ１には、スタートダイオードＤｓのカソード端子が接続されている。一方、スタートダイオードＤｓのアノード端子は、偶数番目のサイリスタＴ２、Ｔ４、…、Ｔ２５６のカソード端子が接続された第２転送信号配線７３に接続されている。これにより、スタートダイオードＤｓのアノード端子は、転送電流制限抵抗Ｒ２Ａを介して、第２転送信号φ２が供給される。
【００２９】
また、発光サイリスタＬ１〜Ｌ２５６のカソード端子は、点灯信号配線７４に接続され、φＩ端子に接続されている。このφＩ端子には、点灯信号ライン１０９（図４参照：発光チップＣ１の場合は点灯信号ライン１０９＿１）が接続され、点灯信号φＩ（図４参照：発光チップＣ１の場合は点灯信号φＩ１）が供給される。
【００３０】
図６（ａ）は、発光チップＣの平面レイアウトを説明するための図である。図６（ｂ）は、図６（ａ）のＸ−Ｘ’線での断面構造を説明するための図である。すなわち、図６（ｂ）は、発光サイリスタＬ３、転送サイリスタＴ３、抵抗Ｒ３の断面を表している。ここでも、発光チップＣ１を例として説明するが、上述したように他の発光チップＣ２〜Ｃ６０も発光チップＣ１と同じ構成を有している。
【００３１】
まず、発光チップＣ１の平面レイアウトについて説明する。
図６（ａ）に示すように、発光チップＣ１は、基板８０上に、発光サイリスタＬ１〜Ｌ２５６の１つと、それに対応する転送サイリスタＴ１〜Ｔ２５６の１つと、同じくそれに対応するダイオードＤ１〜Ｄ２５５の１つとをそれぞれ形成した２５６個の第１アイランド１４１（例えば、発光サイリスタＬ３と転送サイリスタＴ３とダイオードＤ３とを形成した第１アイランド１４１）と、抵抗Ｒ１〜Ｒ２５６をそれぞれ形成した２５６個の第２アイランド１４２（例えば、抵抗Ｒ３を形成した第２アイランド１４２）と、スタートダイオードＤｓを形成した第３アイランド１４３と、転送電流制限抵抗Ｒ１Ａおよび転送電流制限抵抗Ｒ２Ａをそれぞれ形成した第４アイランド１４４と、第５アイランド１４５とを備えている。
【００３２】
次に、発光チップＣ１の断面構造（図６（ａ）でのＸ−Ｘ’線での断面構造）について説明する。すなわち、発光サイリスタＬ３、転送サイリスタＬ３、抵抗Ｒ３を例として説明する。
図６（ｂ）に示すように、発光チップＣ１は、ｐ型の基板８０上に、反射層の一例である分布ブラッグ反射層８１、ｐ型の第１半導体層８２、ｎ型の第２半導体層８３、ｐ型の第３半導体層８４およびｎ型の第４半導体層８５が順に積層された構造を備えている。
ここで、分布ブラッグ反射層８１の上の、ｐ型の第１半導体層８２、ｎ型の第２半導体層８３、ｐ型の第３半導体層８４およびｎ型の第４半導体層８５を半導体層６０と呼ぶ。そして、この半導体層６０はｐｎｐｎのサイリスタ構造をなしている。
なお、基板８０の裏面にはＶｓｕｂ端子８６が形成されている。
【００３３】
基板８０は、例えばＧａＡｓである。分布ブラッグ反射層８１は、例えばＡｌＧａＡｓからなり、Ａｌ濃度が異なることで屈折率が異なる２つの層を交互に積層して構成されている。そして、第１半導体層８２、第２半導体層８３、第３半導体層８４、第４半導体層８５の半導体層６０は、例えばＧａＡｓで構成されている。
【００３４】
第１アイランド１４１には、発光サイリスタＬ３が形成されている。発光サイリスタＬ３は、Ｖｓｕｂ端子８６をアノード端子、ｎ型の第４半導体層８５上に形成されたオーミック電極１２１をカソード端子、ｎ型の第４半導体層８５をエッチング除去して露わにしたｐ型の第３半導体層８４上に形成されたオーミック電極１３１をゲート端子Ｇ３として形成されている。
さらに、第１アイランド１４１には、転送サイリスタＴ３が形成されている。転送サイリスタＴ３は、Ｖｓｕｂ端子８６をアノード端子、ｎ型の第４半導体層８５上に形成されたオーミック電極１２２をカソード端子、ｐ型の第３半導体層８４上に形成されたオーミック電極１３１をゲート端子Ｇ３として形成されている。
発光サイリスタＬ３および転送サイリスタＴ３のゲート端子Ｇ３は、オーミック電極１３１で共通である。
また、図６（ｂ）には図示していないが、第１アイランド１４１には、ｐ型の第３半導体層８４をアノード端子とし、ｎ型の第４半導体層８５をカソード端子とするダイオードＤ３が形成されている。つまり、ダイオードＤ３は、ｐ型の第３半導体層８４とｎ型の第４半導体層８５とによるｐｎ接合を利用して形成されている。
【００３５】
以上説明したように、第１アイランド１４１には、発光サイリスタＬ３、転送サイリスタＴ３、ダイオードＤ３が形成されている。
【００３６】
第２アイランド１４２には、ｐ型の第３半導体層８４上に形成されたオーミック電極１３２とオーミック電極１３３との間に抵抗Ｒ３が形成されている。つまり、抵抗Ｒ３はｐ型の第３半導体層８４を利用して形成されている。
図示していないが、第３アイランド１４３に形成されたスタートダイオードＤｓは、ダイオードＤ３と同様に、ｐ型の第３半導体層８４をアノード端子とし、ｎ型の第４半導体層８５をカソード端子として形成されている。
同じく図示していないが、第４アイランド１４４と第５アイランド１４５とにそれぞれ形成された転送電流制限抵抗Ｒ１Ａと転送電流制限抵抗Ｒ２Ａとは、抵抗Ｒ３と同様に、ｐ型の第３半導体層８４を利用して形成されている。
【００３７】
そして、図示しないが、それぞれのオーミック電極１２１、１２２、１３１、１３２、１３３は、それらの上に形成された保護膜層のスルーホール（開口）を介して、例えば金（Ａｕ）の配線に接続されている。
ここでは説明を省略するが、他の発光サイリスタＬ、転送サイリスタＴ、ダイオードＤ、抵抗Ｒについても同様である。
【００３８】
次に、図６（ａ）において、発光チップＣ１の平面レイアウトにおいて接続関係を説明する。ここでは、発光サイリスタＬ３、転送サイリスタＴ３、ダイオードＤ３が形成された第１アイランド１４１と抵抗Ｒ３が形成された第２アイランド１４２とを例として説明するが、他の発光サイリスタＬ、転送サイリスタＴ、ダイオードＤおよび抵抗Ｒについても同様である。
また、接続は幅をもった配線によって行われるが、図６（ａ）では、単に線で結んで接続関係を示している。
【００３９】
転送サイリスタＴ３および発光サイリスタＬ３に共通のゲート端子Ｇ３（オーミック電極１３１）は、抵抗Ｒ３（オーミック電極１３２）に接続され、同時に隣接する第１アイランド１４１に形成されたダイオードＤ２のカソード端子に接続されている。発光サイリスタＬ３のカソード端子（オーミック電極１２１）は点灯信号配線７４に接続され、点灯信号配線７４はφＩ端子に接続されている。
そして、奇数番目の転送サイリスタＴ３のカソード端子（オーミック電極１２２）は、第１転送信号配線７２に接続され、転送電流制限抵抗Ｒ１Ａを介してφ１端子に接続されている。
なお、偶数番目の転送サイリスタＴ２、Ｔ４、…、Ｔ２５６のカソード端子は、第２転送信号配線７３に接続され、転送電流制限抵抗Ｒ１Ａを介してφ２端子に接続されている。
さらに、第２アイランド１４２の抵抗Ｒ３のオーミック電極１３３は、電源配線７１に接続され、Ｖｇａ端子に接続されている。
【００４０】
ここで、発光サイリスタＬ３を例にして、発光サイリスタＬ（Ｌ３）のより詳細な構造を説明する。
図７は、発光サイリスタＬの詳細な構造を説明するための断面図であって、図６（ａ）のＹ−Ｙ’線での断面構造を表している。なお、図６（ｂ）と同様のものには同じ符号を付してその詳細な説明を省略する。
図７に示す発光サイリスタＬ３は、ｐ型の基板８０上に、分布ブラッグ反射層８１と半導体層６０（ｐ型の第１半導体層８２、ｎ型の第２半導体層８３、ｐ型の第３半導体層８４およびｎ型の第４半導体層８５が順に積層された構造）とを備えている。さらに、発光サイリスタＬ３は、半導体層６０およびオーミック電極１２１の上に、半導体層６０を覆うための保護膜層８７（図６（ｂ）では図示せず）を備えている。ここでは、半導体層６０と半導体層６０を覆う保護膜層８７とをまとめて発光層７０と呼ぶ。
【００４１】
そして、半導体層６０の分布ブラッグ反射層８１に接する面と反対側の面が、凹凸が設けられた、反射層から複数の距離の凹凸を有する面の一例としての半導体層表面９１（光が出射する側の面）である。なお、半導体層表面９１は、第４半導体層８５の表面のうち、オーミック電極１２１が設けられていない面をいう（図７の第４半導体層８５の表面のうち、太線で表した部分）。
【００４２】
分布ブラッグ反射層８１では、入射した光が層毎に反射されていくため、物理的に反射面を規定できない。そこで、等価的な反射面（等価反射面）１５２を設定する。
凹凸が設けられた半導体層表面９１は、等価反射面１５２から距離ｌａの凸部８８と、等価反射面１５２から距離ｌｂの凹部８９とを備えている。すなわち、本実施の形態では、半導体層表面９１は、等価反射面１５２から２つ距離の凹凸面となっている。なお、距離ｌａおよびｌｂを、反射層からの距離とする。
そして、凸部８８は幅ｗａで、凹部８９は幅ｗｂである。凸部８８および凹部８９は奥行き方向（紙面に対して垂直な方向）に連続して（ストライプ状に）形成されている。
なお、保護膜層８７の表面（空気との界面）は、半導体層表面９１の凹凸を反映して凹凸となるが、図７では凹凸の表示を省略している。
【００４３】
ここで、発光チップＣ１の製造方法を簡単に説明する。
例えば、ＧａＡｓの基板８０上に、分子線エピタキシ（ＭＢＥ）法により、Ａｌの構成比が異なるペア（２つ）のＡｌＧａＡｓ層を、交互に２０ペア積層して分布ブラッグ反射層８１を形成する。
なお、分布ブラッグ反射層８１の反射特性（反射波長、反射率、反射波長幅ｒ）は、ペアを構成する層の屈折率差、ペアを構成する層それぞれの厚さ、ペアの積層数などによって決められる。反射波長は、ペアを構成する層のそれぞれの厚さにより決められる。そして、ペアを構成する層の屈折率差が大きいほど、ペアの数が多いほど、反射率は高く、反射波長帯域は広くなる。
よって、分布ブラッグ反射層８１の反射特性を考慮して、ペアを構成する層の屈折率差、層それぞれの厚さ、積層数などを設定すればよい。
【００４４】
そして、分布ブラッグ反射層８１の上に、例えば、ＧａＡｓのｐ型の第１半導体層８２、ＧａＡｓのｎ型の第２半導体層８３、ＧａＡｓのｐ型の第３半導体層８４およびＧａＡｓのｎ型の第４半導体層８５を順に積層する。
【００４５】
その後、転送サイリスタＴおよび発光サイリスタＬの共通のゲート端子Ｇを形成する部分のＧａＡｓの第４半導体層８５をエッチングにより除去（ゲート出しエッチング）する。
次に、第１アイランド１４１、第２アイランド１４２、第３アイランド１４３、第４アイランド１４４、第５アイランド１４５を形成するため、それぞれの間の領域のｎ型の第４半導体層８５、ｐ型の第３半導体層８４、ｎ型の第２半導体層８３、をエッチング除去（素子分離エッチング）する。
さらに、発光サイリスタＬのｎ型の第４半導体層８５の表面に、フォトリソグラフィにより、凹部８９を形成し、凹凸を形成した半導体層表面９１とする。
その後、オーミック電極１２１、１２２、１３１、１３２、１３３を形成する。
【００４６】
次いで、発光波長（中心波長７８０ｎｍ）に対して透過率の高い、例えばＳｉＯ２で保護膜層８７を形成する。そして、フォトリソグラフィにより、オーミック電極１２１、１２２、１３１、１３２、１３３上の保護膜層８７にスルーボール（図示せず）を設ける。そして、例えばＡｕなどによる配線７１、７２、７３、７４（図示せず）を形成する。
最後に、基板８０の裏面にＶｓｕｂ端子８６を設ける。
なお、分布ブラッグ反射層８１は抵抗が低いため、Ｖｓｕｂ端子とｎ型の第１半導体層８２とは電気的に接続されている。
【００４７】
ここで、発光サイリスタＬ３の発光する光について説明する。
図７に示すように、発光サイリスタＬがオン状態（発光サイリスタのオン状態については後述する）になると、半導体層６０のｎ型の第２半導体層８３とｐ型の第３半導体層８４との接合部分（発光領域１５１）において光を発生（発光）する。この光は、凹凸が形成された半導体層表面９１へ向かう光１６１と、分布ブラッグ反射層８１へ向かう光１６２とになる。そして、半導体層表面９１へ向かう光１６１は、半導体層表面９１から外部に出る光１６５と、凹凸が形成された半導体層表面９１（ｎ型のＧａＡｓとＳｉＯ２との界面）で反射され、分布ブラッグ反射層８１へ向かう光１６３とに分かれる。
【００４８】
一方、分布ブラッグ反射層８１へ向かう光１６２（上記の光１６１の内、半導体層表面９１で反射され分布ブラッグ反射層８１に向かう光１６３を含む）は、分布ブラッグ反射層８１で反射され、半導体層表面９１へ向かう光１６４となる。この半導体層表面９１へ向かう光１６４は、発光サイリスタＬ３の外部に出る光１６５と、凹凸が形成された半導体層表面９１で反射され再び分布ブラッグ反射層８１へ向かう光１６３とに分かれる。そして、上記の挙動を繰り返すことになる。
このとき、半導体層表面９１で反射され、分布ブラッグ反射層８１へ向かう光１６３と、分布ブラッグ反射層８１にて反射され半導体層表面９１へ向かう光１６４とで、干渉を生じる。
なお、ここでは説明を省略したが、半導体層表面９１から外部に出る光１６５の一部は、保護膜層８７の空気との界面で反射される。これについても、考慮することが必要であるが、上記と同様であるので説明を省略する。
【００４９】
次に、発光部６３の動作について説明する。なお、発光部６３を構成する各発光チップＣ（Ｃ１〜Ｃ６０）は、共通の第１転送信号φ１と第２転送信号φ２とにより、並行して駆動される。そのとき、各発光チップＣ（Ｃ１〜Ｃ６０）には、画像データに基づいた各点灯信号φＩ（φＩ１〜φＩ６０）がそれぞれ個別に供給される。これにより、各発光チップＣ（Ｃ１〜Ｃ６０）が発光する。
したがって、発光部６３の動作は、発光チップＣ１の動作を説明すれば足りる。そこで、ここでは、発光チップＣ１を例に取り、発光チップＣの動作を説明する。
【００５０】
図８は、発光チップＣ１の動作を説明するためのタイミングチャートである。ここでは、時刻ａから時刻ｐへとアルファベット順に時刻が経過するとする。なお、図８では、発光チップＣの発光サイリスタＬ１〜Ｌ４を点灯制御する部分のみを示し、発光サイリスタＬ１〜Ｌ４のすべてを“点灯（オン）”させる場合として説明する。
【００５１】
まず、発光チップＣ１を駆動する信号波形を説明する。
発光サイリスタＬ１〜Ｌ４は、後述するように、順に一定周期で点灯／非点灯が制御されていく。このため、各発光サイリスタＬ１〜Ｌ４の点灯／非点灯が期間Ｔを周期として行われるとし、時刻ａから時刻ｄまでを発光サイリスタＬ１を制御する期間Ｔ（Ｌ１）、時刻ｄから時刻ｈまでを発光サイリスタＬ２を制御する期間Ｔ（Ｌ２）、時刻ｈから時刻ｌまでを発光サイリスタＬ３を制御する期間Ｔ（Ｌ３）、そして時刻ｌから時刻ｐまでを発光サイリスタＬ４を制御する期間Ｔ（Ｌ４）とする。
【００５２】
以下では、図５を参照しながら、図８のタイミングチャートを説明する。
図８の期間Ｔ（Ｌ１）は、発光サイリスタＬ１を点灯制御する期間であるが、発光チップＣ１の駆動が開始される期間でもある。このため、期間Ｔ（Ｌ１）の信号波形は、それ以降の信号波形と異なっている。そこで、信号波形が周期的に繰り返すこととなる期間Ｔ（Ｌ３）、Ｔ（Ｌ４）の信号波形により、信号波形の概要を説明する。
【００５３】
第１転送信号φ１および第２転送信号φ２は、期間Ｔ（Ｌ３）と期間Ｔ（Ｌ４）とを加えた期間（２×Ｔ）を周期として繰り返す信号である。そこで、期間Ｔ（Ｌ３）と期間Ｔ（Ｌ４）とを加えた期間（時刻ｈから時刻ｐまで）を１単位として説明する。
第１転送信号φ１は、時刻ｈでハイレベル（以下、「Ｈ」と記す。）からローレベル（以下、「Ｌ」と記す。）に、時刻ｍで「Ｌ」から「Ｈ」に移行し、その他の期間は「Ｈ」である。
第２転送信号φ２は、時刻ｈで「Ｌ」であり、時刻ｉで「Ｌ」から「Ｈ」に移行し、時刻ｌで「Ｈ」から「Ｌ」に移行する。そして、時刻ｐでは「Ｌ」である。
ここで、第１転送信号φ１と第２転送信号φ２とを比較すると、第２転送信号φ２は、第１転送信号φ１を期間Ｔだけ時間軸上を右にシフトした信号にあたる。
そして、期間Ｔ（Ｌ３）の開始時刻ｈから時刻ｉまでの期間と、期間Ｔ（Ｌ４）の開始時刻ｌから時刻ｍまでの期間は、第１転送信号φ１と第２転送信号φ２とは、共に「Ｌ」になっている。すなわち、期間Ｔの開始時刻においては、第１転送信号φ１と第２転送信号φ２とは、共に「Ｌ」になっている。
【００５４】
一方、点灯信号φＩ（発光チップＣ１では点灯信号φＩ１）は、期間Ｔを周期とする信号である。期間Ｔ（Ｌ３）では、時刻ｈで「Ｈ」で、時刻ｊで点灯信号φＩのローレベル（以下、「Ｌｅ」と記す。）に、時刻ｋで「Ｌｅ」から「Ｈ」に移行し、期間Ｔ（Ｌ４）の開始時刻ｌでは「Ｈ」を維持する。そして、期間Ｔ（Ｌ４）の時刻ｎで「Ｈ」から「Ｌｅ」に移行し、時刻ｏで「Ｌｅ」から「Ｈ」に移行する。
点灯信号φＩは、第１転送信号φ１または第２転送信号φ２のいずれか一方が「Ｌ」にあるとき（第１転送信号φ１では時刻ｉから時刻ｌ、第２転送信号φ２では時刻ｍから時刻ｐ）に、「Ｌｅ」に設定されている。
【００５５】
以下では、発光チップＣ１を例にして、発光チップＣの動作を説明する。
始めに、サイリスタのアノード端子の電位を基準として、サイリスタ（転送サイリスタＴおよび発光サイリスタＬ）の動作を説明する。サイリスタのカソード端子にしきい電圧より低い電位が印加されると、サイリスタはオン状態になる。サイリスタのしきい電圧は、ゲート端子Ｇの電位からｐｎ接合の拡散電位Ｖｄを引いた値で表される。
そして、サイリスタがオンすると、サイリスタのゲート端子Ｇの電位は、サイリスタのアノード端子の電位（アノード電位）となる。また、オン状態のサイリスタのカソード端子の電位は、ｐｎ接合の拡散電位Ｖｄになる。
一度、サイリスタがオン状態になると、カソード端子の電位が、サイリスタのオン状態を維持するに必要な電位以上になるまで、サイリスタはオン状態を維持する。例えば、カソード端子の電位とアノード端子の電位とを同じにすれば、サイリスタはオン状態を維持できずオフする。
【００５６】
発光チップＣ１に動作の開始を指示するとき（時刻ａ）、発光チップＣ１のＶｓｕｂ端子は「Ｈ」（例えば、０Ｖ）に、Ｖｇａ端子は「Ｌ」（例えば、−３．３Ｖ）に設定される。そして、転送信号発生部１２０（図４参照）は、第１転送信号φ１、第２転送信号φ２を「Ｈ」に、点灯信号発生部１１０（図４参照）は、点灯信号φＩ（φＩ１〜φＩ６０）を「Ｈ」にする。
すると、発光チップＣ１の転送サイリスタＴ１〜Ｔ２５６および発光サイリスタＬ１〜Ｌ２５６のアノード端子は、Ｖｓｕｂ端子８６に接続されているので、「Ｈ」（０Ｖ）が供給される。一方、転送サイリスタＴ１〜Ｔ２５６のカソード端子は、ともに「Ｈ」に設定された第１転送信号φ１または第２転送信号φ２のいずれかに接続されている。したがって、転送サイリスタＴ１〜Ｔ２５６のアノード端子およびカソード端子は、ともに「Ｈ」で、転送サイリスタＴ１〜Ｔ２５６はオフ状態にある。同様に、発光サイリスタＬ１〜Ｌ２５６のカソード端子は「Ｈ」に設定された点灯信号φＩ（発光チップＣ１では点灯信号φＩ１）に接続されている。したがって、発光サイリスタＬ１〜Ｌ２５６のアノード端子およびカソード端子はともに「Ｈ」であるので、発光サイリスタＬ１〜Ｌ２５６はオフ状態にある。
【００５７】
しかし、転送サイリスタＴおよび発光サイリスタＬのゲート端子Ｇ１〜Ｇ２５６は、それぞれ抵抗Ｒ１〜Ｒ２５６を介して電源電位Ｖｇａ（−３．３Ｖ）が供給されている。すると、スタートダイオードＤｓのカソード端子は、ゲート端子Ｇ１に接続されているので、−３．３Ｖである。一方、スタートダイオードＤｓのアノード端子は、「Ｈ」の第２転送信号φ２に接続され、０Ｖである。すると、スタートダイオードＤｓは順バイアスされていることになる。その結果、ゲート端子Ｇ１の電位は、順バイアス状態のスタートダイオードＤｓにより、スタートダイオードＤｓのアノード端子の電位「Ｈ」からｐｎ接合の拡散電位Ｖｄを引いた値になる。例えば、ＧａＡｓの場合、拡散電位Ｖｄは１．５Ｖであるので、ゲート端子Ｇ１の電位は−１．５Ｖになる。次に、ゲート端子Ｇ２は、ゲート端子Ｇ１とダイオードＤ１を介して接続されている。したがって、ゲート端子Ｇ２の電位は−２Ｖｄの−３Ｖとなる。ゲート端子Ｇ３、…、Ｇ２５６の電位は、抵抗Ｒ３、…、Ｒ２５６を介して接続されたＶｇａの電位である−３．３Ｖを維持している。
【００５８】
転送サイリスタＴ１のゲート端子Ｇ１の電位は−１．５Ｖであるので、転送サイリスタＴ１のしきい電圧は−３Ｖである。ゲート端子Ｇ２の電位は−３Ｖであるので、転送サイリスタＴ２のしきい電圧は−４．５Ｖである。そして、ゲート端子Ｇ３、Ｇ４、…、Ｇ２５６の電位は−３．３Ｖであるので、転送サイリスタＴ３、Ｔ４、…、Ｔ２５６のしきい電圧は、−４．８Ｖである。
なお、各発光サイリスタＬ１、Ｌ２、…、Ｌ２５６のそれぞれのゲート端子Ｇ１、Ｇ２、…、Ｇ２５６は各転送サイリスタＴ１、Ｔ２、…、Ｔ２５６のそれぞれのゲート端子Ｇ１、Ｇ２、…、Ｇ２５６と接続されている。したがって、発光サイリスタＬ１、Ｌ２、…、Ｌ２５６のしきい電圧もそれぞれのゲート端子Ｇ１、Ｇ２、…、Ｇ２５６が接続された転送サイリスタＴ１、Ｔ２、…、Ｔ２５６のしきい電圧と同じになっている。
【００５９】
次に、発光サイリスタＬ１を制御する期間Ｔ（Ｌ１）について説明する。
時刻ａにおいて、第１転送信号φ１が、「Ｈ」（０Ｖ）から「Ｌ」（−３．３Ｖ）に移行する。すると、第１転送信号φ１がカソード端子に接続されている転送サイリスタＴ１は、しきい電圧が−３Ｖであるので、オンする。
しかし、第１転送信号φ１がカソード端子に接続された転送サイリスタＴ３、Ｔ５、…、Ｔ２５５は、しきい電圧が−４．８Ｖであるので、オンすることができない。
すなわち、時刻ａにおいて、オンするのは転送サイリスタＴ１に限られる。
【００６０】
転送サイリスタＴ１がオンすると、ゲート端子Ｇ１の電位は、「Ｈ」（０Ｖ）まで上昇する。すると、ダイオードＤ１が順方向バイアス状態になる。そして、ゲート端子Ｇ２の電位が−１．５Ｖになる。これにより、転送サイリスタＴ２のしきい電圧が−３Ｖになる。
【００６１】
一方、第１転送信号φ１が「Ｌ」になると、発光サイリスタＬ１のゲート端子Ｇ１の電位も０Ｖになる。そして、発光サイリスタＬ１のしきい電圧は−１．５Ｖになる。
なお、発光サイリスタＬ２のゲート端子Ｇ２の電位（転送サイリスタＴ２のゲート端子Ｇ２の電位に等しい）は−１．５Ｖであるので、発光サイリスタＬ２のしきい電圧は−３Ｖとなる。そして、発光サイリスタＬ３のゲート端子Ｇ３の電位は−３Ｖであるので、発光サイリスタＬ３のしきい電圧は−４．５Ｖとなる。それ以降の発光サイリスタＬ４、Ｌ５、…、Ｌ２５６のそれぞれのゲート端子Ｇの電位は−３．３Ｖであるので、発光サイリスタＬ４以降のしきい電圧は−４．８Ｖとなる。
【００６２】
したがって、時刻ｂにおいて、点灯信号φＩ１の電位を、発光サイリスタＬ１のみを点灯させるように、−１．５Ｖと−３Ｖとの間の電位とする。ここで、−１．５Ｖと−３Ｖとの間の電位を「Ｌｅ」とする。
そして、時刻ｃにおいて、点灯信号φＩ１の電位を「Ｈ」（０Ｖ）に戻す。すると、発光サイリスタＬ１のアノード端子とカソード端子の電位が同じになるため、発光サイリスタＬ１は消灯する。
このとき、第１転送サイリスタＴ１はオン状態を維持している。
【００６３】
次に、発光サイリスタＬ２を制御する期間Ｔ（Ｌ２）について説明する。
前述したように、転送サイリスタＴ２のしきい電圧は、−３Ｖになっている。そこで、時刻ｄにおいて、第２転送信号φ２を「Ｌ」（−３．３Ｖ）にすると、転送サイリスタＴ２がオンする。転送サイリスタＴ２がオンすると、ゲート端子Ｇ２の電位は０Ｖになる。すると、転送サイリスタＴ３のゲート端子Ｇ３の電位が、ダイオードＤ２を介して、−１．５Ｖになる。これにより、転送サイリスタＴ３のしきい電圧が−３Ｖとなる。しかし、時刻ｄにおいて、転送サイリスタＴ１はオン状態を維持している。これにより、転送サイリスタＴ１のカソード端子の電位は、ｐｎ接合の拡散電位Ｖｄの−１．５Ｖになっている。また、転送サイリスタＴ１のカソード端子と転送サイリスタＴ３のカソード端子とは、第１転送信号配線７２に接続されている。このため、第１転送信号配線７２の電位は、−１．５Ｖに固定される。よって、転送サイリスタＴ３はオンしない。
なお、転送サイリスタＴ２がオン状態になると、ゲート端子Ｇ２の電位は０Ｖになる。すると、発光サイリスタＬ２のしきい電圧は−１．５Ｖになる。
【００６４】
そして、時刻ｅにおいて、第１転送信号φ１を「Ｈ」にすると、転送サイリスタＴ１のアノード端子とカソード端子とがともに「Ｈ」になるため、もはや転送サイリスタＴ１はオン状態を維持できずオフする。
一方、転送サイリスタＴ１がオフすると、ゲート端子Ｇ１の電位は、「Ｈ」（０Ｖ）からＶｇａの「Ｌ」（−３．３Ｖ）になる。このとき、ゲート端子Ｇ２の電位は「Ｈ」（０Ｖ）になって、ダイオードＤ１が逆バイアス状態になる。この結果、ゲート端子Ｇ２の電位が変化（−１．５Ｖから０Ｖ）した影響は、ゲート端子Ｇ１には及ばない。
なお、時刻ｄ〜時刻ｅの間は、転送サイリスタＴ１と転送サイリスタＴ２とがともにオン状態になっている。
【００６５】
そこで、時刻ｆで、点灯信号φＩ１を「Ｌｅ」（−１．５Ｖと−３Ｖとの間の電位）にすると、発光サイリスタＬ２のみが点灯し、他の発光サイリスタＬ１、Ｌ３、Ｌ４、…は点灯しない。ここでは、転送サイリスタＴ２がオン状態を維持している。
【００６６】
次に、時刻ｇにおいて、点灯信号φＩ１を「Ｈ」にすると、すべての発光サイリスタＬ２のアノード端子とカソード端子の電位がともに「Ｈ」になるので、発光サイリスタＬ２はもはや点灯を維持することができず消灯する。この時刻において、転送サイリスタＴ２はオン状態を維持している。
【００６７】
次に、発光サイリスタＬ３を制御する期間Ｔ（Ｌ３）について説明する。
時刻ｈで、第１転送信号φ１をＬ（−３．３Ｖ）にすると、転送サイリスタＴ３がオンする。すると、転送サイリスタＴ３のゲート端子Ｇ３は０Ｖになり、転送サイリスタＴ４のゲート端子Ｇ４の電位は、ダイオードＤ３を介して、−１．５Ｖになる。このとき、転送サイリスタＴ２とＴ３とがともにオン状態になっている。
そして、時刻ｉにおいて、第２転送信号φ２を「Ｈ」にすると、転送サイリスタＴ２のアノード端子とカソード端子の電位がともに「Ｈ」の同電位になるので、転送サイリスタＴ２はもはやオン状態を維持できず、オフする。
【００６８】
このとき、ゲート端子Ｇ３の電位が０Ｖであることから発光サイリスタＬ３のしきい電圧が−１．５Ｖとなる。そこで、時刻ｊにおいて、点灯信号φＩ１を「Ｌｅ」にすると、発光サイリスタＬ３が点灯し、時刻ｋにおいて、点灯信号φＩ１を「Ｈ」にすると、発光サイリスタＬ３が消灯する。
そして、時刻ｌからの期間Ｔ（Ｌ４）は、時刻ｄからの期間Ｔ（Ｌ２）の繰り返しとなる。
【００６９】
以上説明したように、一方の転送信号（第１転送信号φ１または第２転送信号φ２）により１つの転送サイリスタＴがオン状態になると、そのゲート端子Ｇの電位が０Ｖになる。これにより、順バイアス状態になったダイオードＤで接続された転送サイリスタＴ（番号の大きい転送サイリスタＴ）のゲート端子Ｇの電位が変化し、しきい電圧の絶対値が小さくなる。そこで、他方の転送信号（第１転送信号φ１または第２転送信号φ２）でオン状態にする。
すなわち、第１転送信号φ１および第２転送信号φ２により、小さい番号の転送サイリスタＴから大きい番号の転送サイリスタＴへとオン状態が伝搬（転送）されていく。
一方、転送サイリスタＴのゲート端子の電位の変化とともに、ゲート端子が接続された発光サイリスタＬのしきい電圧の絶対値が低下する。そこで、画像データに基づいて点灯信号φＩを「Ｌｅ」にして“点灯（発光）”に設定し、または「Ｈ」のままとして“非点灯”とすることで、発光サイリスタＬの点灯／非点灯を制御しうる。
【００７０】
以上、発光チップＣの動作を説明した。前述したように、発光部６３を構成する発光チップＣ（Ｃ１〜Ｃ６０）は、共通の第１転送信号φ１と第２転送信号φ２とにより、並行して駆動される。そのとき、共通の第１転送信号φ１と第２転送信号φ２とに同期して、各発光チップＣ（Ｃ１〜Ｃ６０）に、画像データに基づいた各点灯信号φＩ（φＩ１〜φＩ６０）が個別に供給される。すなわち、発光部６３の各発光チップＣ（Ｃ１〜Ｃ６０）は、上記した発光チップＣ１と同様の動作をする。
【実施例】
【００７１】
実施例と比較例について、シミュレーションによって求めた光量の温度による変化を説明する。
（実施例）
まず、実施例は、図７に示した構造の発光サイリスタＬである。ここでは、分布ブラッグ反射層８１が、ＡｌＧａＡｓのＡｌ濃度を変えて２０ペア積層して形成されている。分布ブラッグ反射層８１の厚さは１μｍである。そして、半導体層６０（ｐ型の第１半導体層、ｎ型の第２半導体層、ｐ型の第３半導体層、ｎ型の第４半導体層）のｐｎｐｎ構造はＧａＡｓで形成されている。
そして、等価反射面１５２と、半導体層６０の凹凸が形成された半導体層表面９１の凸部８８（の表面）との距離ｌａは３．０５μｍである。等価反射面１５２と凹凸が形成された半導体層表面９１の凹部８９（の表面）との距離ｌｂは３．００μｍである。距離ｌａと距離ｌｂとの差Δ（ｌａ−ｌｂ）は５０ｎｍである。
【００７２】
凹凸が形成された半導体層表面９１の凸部８８の幅ｗａおよび凹部８９の幅ｗｂはそれぞれ２μｍである。凸部８８の面積と凹部８９の面積は、凸部８８から取り出される光強度と凹部８９から取り出される光強度とが等しくなるように設定されている。
そして、発光サイリスタＬの発光の中心波長は７８０ｎｍである。分布ブラッグ反射層８１は、７２０ｎｍから８３０ｎｍの光を均一にほぼ１００％反射するとして設定されている。
発光領域１５１で発生した光の挙動は、前述したとおりである。
【００７３】
（比較例）
図９（ａ）は、比較例（比較例１および２）の発光サイリスタＬの構造を説明するための図である。
比較例の発光サイリスタＬでは、半導体層６０の表面は凹凸がなく、平坦な半導体層表面９２となっている点で実施例と異なる。その他の発光サイリスタＬの構成は、実施例の発光サイリスタＬと同じである。ここで、平坦な半導体層表面９２とは、半導体層６０の基板８０と反対側の表面で、オーミック電極１２１が形成されていない部分（図９（ａ）の第４半導体層８５の表面のうち、太線で表した部分）をいう。
ここでは、平坦な半導体層表面９２と等価反射面１５２との距離ｌｃが３．００μｍである発光サイリスタＬを比較例１、距離ｌｃが３．０５μｍである発光サイリスタＬを比較例２とする。すなわち、比較例１と比較例２とで、距離ｌｃの差は５０ｎｍである。
発光領域１５１で発生した光の挙動は、実施例と同様である。
【００７４】
図９（ｂ）は、比較例３の発光サイリスタＬの構造を説明するための図である。
比較例３の発光サイリスタＬは、半導体層６０の表面が平坦な半導体層表面９２であることに加え、分布ブラッグ反射層８１を設けていない点で実施例の発光サイリスタＬと異なる。その他の発光サイリスタＬの構成は、実施例の発光サイリスタＬと同じである。
この比較例３の発光サイリスタＬでは、発光領域１５１で発生した光は、平坦な半導体層表面９２へ向かう光１６１と基板８０へ向かう光１６２とになる。そして、半導体層表面９２へ向かう光１６１は、半導体層表面９２から外部に出る光１６５と、半導体層表面９２で反射されて基板８０へ向かう光１６３と分かれる。一方、基板８０へ向かう光１６２（半導体層表面９２で反射されて基板８０へ向かう光１６３を含む）は、基板８０に吸収され、半導体層表面９２から出射することがない。
なお、半導体層表面９２から外部に出る光１６５の一部は、保護膜層８７と空気との界面で反射して基板８０へ向かう光となるが、この光も基板８０に吸収される。
【００７５】
（光量変化の温度依存性）
図１０は、実施例、比較例１および比較例２の光量変化（％）と温度との関係を説明するための図である。
図１０の縦軸は、温度２３℃における光量を基準とし、パーセント（％）で表した光量変化である。図１０の横軸は、温度である。温度２３℃では、実施例、比較例１および比較例２の光量変化（％）は０となる。
【００７６】
実施例では、２３℃から６３℃への温度変化による光量変化は−０．２７％である。これに対し、比較例１では、同じ温度変化による光量変化は１．５５％である。そして、比較例２では、同じ温度変化による光量変化は−１．４４％である。
比較例１および２の温度による光量変化の方向が逆となっている。すなわち、比較例１では、温度の上昇により光量が増加するが、比較例２では、温度の上昇により光量が減少する。そして、比較例１および比較例２の光量変化は、実施例に比べ、５倍以上と大きい。
【００７７】
以下、比較例１および２の温度の上昇による光量変化の方向が逆であること、実施例に比べ、比較例１および比較例２の光量変化が５倍以上である理由について説明する。
ここでは、まず、発光サイリスタＬの光取り出し効率を説明し、次に発光サイリスタＬの発光スペクトルの温度特性を説明する。そして、発光サイリスタＬの発光量の温度特性を説明する。
【００７８】
（光取り出し効率）
まず、発光サイリスタＬについて、シミュレーションによって求めた光取り出し効率を説明する。光取り出し効率とは、発光サイリスタＬが、すべての波長で強度が一定の光を発光するとした場合の発光スペクトルである。これにより、分布ブラッグ反射層８１および半導体層表面９１、９２での反射の影響のみを取り出すことができる。
【００７９】
図１１は、実施例、比較例１および比較例２の光取り出し効率を説明するための図である。図１１（ａ）は実施例、図１１（ｂ）は比較例１、図１１（ｃ）は比較例２である。これらの図の縦軸は任意単位（ａ．ｕ．）で表した光取り出し効率、横軸は波長（範囲：７００ｎｍ〜８５０ｎｍ）である。
【００８０】
図１１（ｂ）に示した比較例１の光取り出し効率により、発光サイリスタＬからの光取り出し効率を説明する。
発光サイリスタＬの発光領域１５１で発生した光は、半導体層表面９２に向かう光１６１と分布ブラッグ反射層８１へ向かう光１６２とになる。
半導体層表面９２に向かう光１６１の一部は、そのまま保護膜層８７を透過して外部に出る光１６５となる。ここでは、発光サイリスタＬはすべての波長で強度が一定の光を発光するとしたので、光取り出し効率は波長によらない。これが、図１１（ｂ）におけるＩの部分である。
【００８１】
次に、発光サイリスタＬからの光のうち、分布ブラッグ反射層８１へ向かう光１６２は、分布ブラッグ反射層８１で反射される。分布ブラッグ反射層８１は、波長７２０ｎｍから波長８３０ｎｍの波長（波長帯域ｒ）の光を１００％反射する。半導体層表面９２での反射を考慮しないとすると、この光は発光サイリスタＬの外部に出ることになる。すると、光取り出し効率は、図１１（ｂ）に示す、波長帯域ｒにおけるＩＩの部分となる。
【００８２】
さて、発光サイリスタＬの発光領域１５１で発生した光のうち、半導体層表面９２に向かう光１６１は、半導体層表面９２（第４半導体層８５と保護膜層８７との界面）および保護膜層８７と空気との界面で反射する。
ちなみに、第４半導体層８５はＧａＡｓ（波長７８０ｎｍの光に対する屈折率ｕ１は３．５５）、保護膜層８７はＳｉＯ２（波長７８０ｎｍの光に対する屈折率ｕ２は１．４５）であるので、半導体層表面９２（第４半導体層８５と保護膜層８７の界面）での波長７８０ｎｍの光に対する反射率は１８％となる。また、保護膜層８７と空気（屈折率１）との界面での反射率は３．４％となる。本実施の形態では、理解を容易にするため、反射率が高い半導体層表面９２（第４半導体層８５と保護膜層８７との界面）での反射のみを取り上げて説明する。
【００８３】
すなわち、半導体層表面９２に向かう光１６１の１８％は、半導体層表面９２で反射され、分布ブラッグ反射層８１へ向かう光１６３となる。
【００８４】
一方、発光サイリスタＬの発光領域１５１で発生した光のうち、分布ブラッグ反射層８１へ向かう光１６２は、分布ブラッグ反射層８１で１００％反射されて半導体層表面９２へ向かう光１６４となる。
すると、半導体層表面９２で反射されて分布ブラッグ反射層８１へ向かう光１６３と、分布ブラッグ反射層８１で反射されて半導体層表面９２に向かう光１６４とで、干渉を生じることになる。
すなわち、波長の山と山とが、谷と谷とが重なり合う光は強め合い、波長の山と谷とが重なり合う光は打ち消し合うことになる。そして、打ち消し合う関係になった波長の光は、発光サイリスタＬの外部に出ないことになる。
【００８５】
比較例１では、等価反射面１５２と半導体層表面９２との距離ｌｃは３μｍである。この距離ｌｃ（３μｍ）は、分布ブラッグ反射層８１の反射する波長（７２０ｎｍから波長８３０ｎｍ）に対して極めて大きい。このため、複数の波長で定在波（波長の山と山とが重なり合う光）が形成される。
定在波の波長λは、ｌｃがλ／（２×ｕ1）（ｕ1は半導体層の屈折率）の整数倍となる場合の波長λである。ＧａＡｓである半導体層６０の屈折率ｕ1は、波長７８０ｎｍ前後において、３．５５である。波長７２０ｎｍから波長８３０ｎｍの帯域において、４つの波長（７３４ｎｍ、７６１ｎｍ、７８９ｎｍ、８１９ｎｍ）で定在波が形成される。そして、定在波の波長間隔は２７ｎｍ〜３０ｎｍである。
すなわち、定在波を構成する波長の光は打ち消し合うことがないため、半導体層表面９２から出射する。一方、これらの波長の間の光は、打ち消し合って、半導体層表面９２から出射しないことになる。
すると、分布ブラッグ反射層８１で反射した光の光取り出し効率は、図１１（ｂ）のＩＩで表した部分ではなく、ＩＩＩで表した部分となる。すなわち、４つの波長（７３４ｎｍ、７６１ｎｍ、７８９ｎｍ、８１９ｎｍ）で光取り出し効率が最も高く（ピークを形成する）、その間の波長で光取り出し効率が低くなる。つまり、比較例１の発光サイリスタＬの光取り出し効率は波長依存性を有している。
【００８６】
図１１（ｃ）は、比較例２の発光サイリスタＬの光取り出し効率を説明するための図である。比較例２では、等価反射面１５２と半導体層表面９２との距離ｌｃが３．０５μｍである。つまり、比較例１より、距離ｌｃが５０ｎｍ大きい。すると、波長７２０ｎｍ〜８３０ｎｍの帯域では、３つの波長（７４７ｎｍ、７７４ｎｍ、８０２ｎｍ）で定在波が形成され、これらの波長で光取り出し効率が最も高くなる（ピークを形成する）。なお、定在波を形成する波長のピークの波長間隔は２７ｎｍ〜２８ｎｍである。よって、比較例２においても、光取り出し効率は波長依存性を有している。
【００８７】
そして、比較例１と比較例２とでは、定在波の波長が１３〜１７ｎｍずれている。この値は、比較例１と比較例２における定在波の波長間隔の２７ｎｍ〜３０ｎｍのほぼ半分である。この結果、比較例１の定在波を形成する波長の間に、比較例２の定在波を形成する波長が入る関係になっている。
【００８８】
図１１（ａ）は、実施例の発光サイリスタＬの光取り出し効率を説明するための図である。実施例の発光サイリスタＬは、等価反射面１５２から、半導体層表面９１の凸部８８までの距離ｌａが３．０５μｍで、凹部８９までの距離ｌｂが３．００μｍである。すると、光取り出し効率は、図１１（ｂ）に示した比較例１の場合と、図１１（ｃ）に示した比較例２の場合とを足し合わせた発光スペクトルとなる。すなわち、実施例の発光サイリスタＬの光取り出し効率は、図１１（ｂ）に示した比較例１の光取り出し効率における山（ピーク）と山（ピーク）の間に、図１１（ｃ）に示した比較例２の光取り出し効率の山（ピーク）が入った発光スペクトルとなる。
【００８９】
そして、前述したように、実施例においては、半導体層表面９１の凸部８８の面積と凹部８９の面積は、凸部８８から取り出される光強度と凹部８９から取り出される光強度とが等しくなるように設定されている。この結果、比較例１の光取り出し効率における山（ピーク）の高さと比較例２の光取り出し効率の山（ピーク）の高さは同程度になっている。このため、実施例の発光サイリスタＬの光取り出し効率は、分布ブラッグ反射層８１が反射する波長７２０ｎｍ〜８３０ｎｍの帯域において、波長依存性が小さくなっている。
【００９０】
（発光サイリスタＬの発光スペクトル）
では次に、発光サイリスタＬが発光領域１５１から発光する光のスペクトル（発光スペクトル）について説明する。
図１２は、比較例３の発光サイリスタＬの発光スペクトルを説明する図である。図１２において、縦軸は任意単位（ａ．ｕ．）で示した光の強度、横軸は光の波長（７００ｎｍ〜８５０ｎｍ）である。以下では、発光スペクトルを同様に表示する。
さて、比較例３の発光サイリスタＬは、図９（ｂ）に示すように、分布ブラッグ反射層８１を有していない。このため、発光領域１５１で発光した光のうち、基板８０に向かう光１６２は、基板８０に吸収され、半導体層表面９２へ戻ってこない。また、半導体層表面９２に向かう光１６１のうち、半導体層表面９２（半導体層６０と保護膜層８７との界面）や、保護膜層８７と空気との界面で反射した光も、半導体層表面９２へ戻ってこない。すなわち、比較例３の発光サイリスタＬでは光の干渉を生じない。よって、比較例３の発光サイリスタＬの発光スペクトルは、発光領域１５１からの発光スペクトルをそのまま示していることになる。
【００９１】
図１２では、比較例３の発光サイリスタＬの２３℃、４３℃および６３℃における発光スペクトルを示している。２３℃における発光スペクトルは、強度が波長７８０ｎｍでピークになっている。そして、波長７４０ｎｍ〜波長８００ｎｍ（発光波長帯域）の光を発光する。発光スペクトルは、波長７４０ｎｍ〜ピーク波長７８０ｎｍが、ピーク波長７８０ｎｍ〜波長８００ｎｍより広くなっている。つまり、ピーク強度の波長より長波長側が狭く、短波長側が広くなっている。
なお、比較例３の発光サイリスタＬの発光波長帯域（波長７４０ｎｍ〜波長８００ｎｍ）は、分布ブラッグ反射層８１が反射する波長帯域（７２０ｎｍから８３０ｎｍ）と重なっている。
【００９２】
そして、温度が４３℃、６３℃に上昇するにつれ、発光スペクトルは、形を一定に保ちつつ、長波長側にシフトする。これは、ＧａＡｓなどの半導体は、温度上昇とともにバンドギャップが狭くなるため、長波長側に発光波長がシフトするからである。この波長変化は、０．２ｎｍ／℃の温度係数を持っている。
なお、比較例３の発光サイリスタＬの発光スペクトルの温度変化は、発光チップＣ間で同様である。
【００９３】
次に、分布ブラッグ反射層８１を設けた発光サイリスタＬ（図７に示す実施例および図９（ａ）に示す比較例１および比較例２）における発光スペクトルを説明する。
既に説明した光取り出し効率は、発光サイリスタＬがすべての波長に対して強度が一定の光を発光するとした場合の発光スペクトルであった。
このことから、分布ブラッグ反射層８１を設けた発光サイリスタＬの発光スペクトルは、実施例、比較例１および比較例２のそれぞれの光取り出し効率（図１１（ａ）、（ｂ）および（ｃ））に図１２の発光スペクトルを掛け合わせることにより求めることができる。
なお、発光サイリスタＬの温度による変化には、前述のバンドギャップの変化の他に熱膨張による構造変化がある。しかし、ＧａＡｓなどでの熱膨張係数は小さいため、分布ブラッグ反射層８１の構造、等価反射面１５２と凸部８８との距離ｌａ、凹部８９との距離ｌｂに大きな変化を生じない。よって、ここでは分布ブラッグ反射層８１の反射波長や距離ｌａおよびｌｂの温度による変化は考慮しない。
【００９４】
図１３は、実施例の発光サイリスタＬにおける発光スペクトルの温度に対する変化を説明するための図である。これは、図１１（ａ）に示した実施例の光取り出し効率と図１２に示した比較例３の発光サイリスタＬの発光スペクトルとを掛け合わせて得たものである。なお、図１３には、比較のために、比較例３における２３℃での発光スペクトルも示している。
【００９５】
実施例の発光サイリスタＬの発光スペクトル（２３℃）は、比較例３での発光スペクトル（２３℃）より、ピーク波長７８０ｎｍでの強度が大きくなっている。これは、実施例の発光サイリスタＬでは、基板８０側に向かう光１６２が、分布ブラッグ反射層８１により反射されて光出力に寄与するためである。すなわち、分布ブラッグ反射層８１を設けた発光サイリスタＬは、光の利用効率が高く、光の強度が大きくなっている。
また、発光スペクトルの形状は、図１２に示した比較例３での形状に似ている。そして、実施例の発光サイリスタＬの発光スペクトルは、温度が４３℃、６３℃と上昇するとともに、２３℃での形状をほぼ保ちつつ、長波長側にシフトしている。これは、実施例の発光サイリスタＬでは、図１１（ａ）に示したように、光取り出し効率の波長依存性が少ないため、図１２に示した比較例３の発光スペクトルの形状を反映しやすいためである。
【００９６】
図１４は、比較例１、比較例２、比較例３のそれぞれの発光サイリスタＬの２３℃における発光スペクトルを説明するための図である。
比較例１の発光スペクトルは、図１２に示した発光サイリスタＬの発光スペクトルと、図１１（ｂ）に示した光取り出し効率とを掛け合わせたものである。同様に、比較例１の発光スペクトルは、図１２に示した発光サイリスタＬの発光スペクトルと、図１１（ｃ）に示した光取り出し効率とを掛け合わせたものである。
比較例１および比較例２のそれぞれの発光スペクトルは、比較例３の発光スペクトルよりピーク強度が大きい。これは、実施例の発光サイリスタＬと同様に、基板８０に向かう光１６２が分布ブラッグ反射層８１で反射されて光出力に寄与するためである。
【００９７】
その一方、比較例１および比較例２のそれぞれの発光サイリスタＬの発光スペクトルを比較すると、発光スペクトルの形状が異なっている。これは、図１１（ｂ）と（ｃ）とに示したように、光取り出し効率が波長依存性を有するとともに、光取り出し効率の高い波長が異なるためである。
【００９８】
図１５は、比較例１の発光サイリスタＬにおける発光スペクトルの温度変化を説明するための図である。発光スペクトルは、温度の上昇とともに、７６５ｎｍでの強度が減少し、７８５ｎｍの強度が増加している。
【００９９】
図１６は、比較例２の発光サイリスタＬにおける発光スペクトルの温度変化を説明するための図である。発光スペクトルは、温度の上昇とともに、波形が長波長側にずれるとともに、７７５ｎｍのピーク強度が小さくなっている。
【０１００】
次に、図１０に戻って、実施例、比較例１および比較例２の発光サイリスタＬの光量の温度依存性について説明する。
図１０に示した実施例、比較例１および比較例２のそれぞれの発光サイリスタＬの光量は、図１３、図１５、図１６にそれぞれ示した発光スペクトルを発光波長帯域に渡って足し合わせたものである。
【０１０１】
発光スペクトル（図１３）を発光波長帯域にわたって足し合わせて得られた、実施例の発光サイリスタＬの光量は、図１０に示すように、温度による変化が少ない。
一方、発光スペクトル（図１５）を発光波長帯域にわたって足し合わせて得られた比較例１の発光サイリスタＬの光量は、図１０に示すように、温度の上昇とともに大きくなっている。そして、発光スペクトル（図１６）を発光波長帯域にわたって足し合わせて得られた比較例２の発光サイリスタＬの光量は、図１０に示すように、温度の上昇とともに小さくなっている。
このような違いが生じるのは、図１１（ｂ）と（ｃ）とに示したように、比較例１および比較例２のそれぞれの発光サイリスタＬの光取り出し効率が波長依存性を有するとともに、光取り出し効率の高い波長が異なるためである。この結果、比較例１および比較例２とで、取り出される波長が異なり、それにつれて温度依存性も変化していると考えられる。
【０１０２】
さて、画像形成装置１で形成される画像は、温度による画質の変化が少ないことが求められる。このため、温度が変化しても発光サイリスタＬの光量は変化しないことが好ましい。すると、温度変化に対して、光量を補正（光量補正）することが必要となってくる。
【０１０３】
比較例１の発光サイリスタＬは、温度上昇とともに光量が増加する。このため、比較例１の発光サイリスタＬでは、温度の上昇に対して光量を下げることで光量補正することになる。例えば、発光サイリスタＬに流す電流を下げる、または点灯期間を短くすることで光量補正しうる。
一方、比較例２の発光サイリスタＬは、温度上昇とともに光量が減少する。このため、比較例２の発光サイリスタＬでは、温度の上昇に対して光量を上げることで光量補正することになる。例えば、発光サイリスタＬに流す電流を上げる、または点灯期間を長くすることで光量補正しうる。
すなわち、比較例１の発光サイリスタＬと比較例２の発光サイリスタＬとでは、補正の方向が逆になる。
【０１０４】
比較例１の発光サイリスタＬと比較例２の発光サイリスタＬとは、等価反射面１５２から半導体層表面９２までの距離ｌｃの差は、わずか５０ｎｍである。この５０ｎｍとは、比較例１の等価反射面１５２から半導体層表面９２までの距離ｌｃ（３μｍ）のわずか１．５％である。
【０１０５】
発光サイリスタＬの製造において、５０ｎｍ以内の精度で構造を制御（具体的には膜厚制御）することは難しい。このため、発光部６３を構成する発光チップＣが、例え１枚のウエハから切り出されたものであっても、発光サイリスタＬを構成する層の膜厚差が５０ｎｍを超えることは大いにありえる。また、異なるウエハから切り出された発光チップＣ間ではなおさらである。さらに、発光チップＣ内においても、発光サイリスタＬ１〜Ｌ２５６において番号が小さい発光サイリスタＬと、番号が大きい発光サイリスタＬとの間で発光サイリスタＬを構成する層の膜厚差が５０ｎｍを超えることがありえる。
【０１０６】
すると、多数の発光チップＣを並べた発光部６３において、比較例１に相当する発光サイリスタＬと比較例２に相当する発光サイリスタＬとが混在することが起こりうる。この結果、温度が２３℃から６３℃に変化したとき、発光サイリスタＬ間で、３％の光量差が生じてしまう（図１０の比較例１と比較例２）。
しかし、比較例１に相当する発光サイリスタＬと比較例２に相当する発光サイリスタＬとでは、前述したように、温度変化に対する光量補正の方向が異なる。この結果、発光部６３の発光サイリスタＬの光量を一定比率増加する、または一定比率減少させるという方法では、光量補正が難しい。すなわち、光の利用効率を上げるために、発光サイリスタＬに分布ブラッグ反射層８１を設けると、温度変化に対する光量補正がしづらくなる。
【０１０７】
なお、分布ブラッグ反射層８１を設けない発光サイリスタＬ（比較例３）では、干渉を生じない。このため、バンドギャップの温度による影響のみを考慮すればよい。この結果、発光スペクトルの温度による光量変化の方向は、ウエハ間、発光チップＣ間等において同じとなる。よって、光量補正は、発光部６３のすべての発光チップＣに対して、温度変化に対して光量を一定比率増加または一定比率減少させることで行いうる。
【０１０８】
これに対して、実施例の発光サイリスタＬでは、図１１（ａ）に示したように、光取り出し効率の波長依存性が少ない。このため、実施例の発光スペクトル（図１３参照）は、分布ブラッグ反射層８１を設けない発光サイリスタＬ（比較例３）の発光スペクトル（図１２参照）を反映したものになっている。したがって、実施例の発光サイリスタＬの光量の温度変化は、分布ブラッグ反射層８１を設けない発光サイリスタＬ（比較例３）と同様になる。このことから、実施例の発光サイリスタＬの温度変化に対する光量補正は、分布ブラッグ反射層８１を設けない発光サイリスタＬ（比較例３）と同様にできることになる。
【０１０９】
ここでは、距離ｌａと距離ｌｂとの差Δｌ１（＝ｌａ−ｌｂ）を５０ｎｍとした。このΔｌ１は、光路長（物理的距離に半導体層の屈折率ｕ１を掛け合わせたもの）が発光波長λの１／４になるようして求められている。すなわち、Δｌ１＝（２×Ｎ−１）×λ／（４×ｕ１）（Ｎは１以上の整数、ｕ１は半導体層６０の屈折率）において、Ｎを１として算出される。光路長が１／４波長（正確には１／４波長の奇数倍）分異なると、光の位相が９０°シフトする。すると、凸部８８において強め合う（定在波となる）波長は、凹部８９において弱めあう波長になる。逆に、凹部８９において強め合う（定在波となる）波長は、丁度凸部８８において弱め合う波長となる。なお、発光波長λは、発光波長帯域の波長であればよく、中心波長またはピーク強度の波長であってよい。
この結果、凸部８８において強め合う複数の波長（複数の定在波が存在する）の間に、凹部８９において強め合う複数の波長（複数の定在波が存在する）が丁度入り込むことになる。このようにすることで、凸部８８における光取り出し効率の波長依存性と、凹部８９における光取り出し効率の波長依存性とが足し合わされ、光取り出し効率の波長依存性が小さくなる。すなわち、Δｌ１は（２×Ｎ−１）×λ／（４×ｕ１）（Ｎは１以上の整数、ｕ１は半導体層６０の屈折率）であるのが好ましい。
なお、上記の関係は、距離ｌａおよびｌｂには依存しない。このため、発光サイリスタＬを構成する半導体層６０（第１半導体層８２、第２半導体層８３、第３半導体層８４、第４半導体層８５）の膜厚を高い精度で形成することを要しない。そして、本実施の形態におけるΔｌ１の値５０ｎｍは、前述したように、フォトリソグラフィ技術によって精度よく形成可能である。また、Δｌ１を５０ｎｍの奇数倍の１５０ｎｍ、２５０ｎｍなどとしてもよい。
【０１１０】
さて、凸部８８と凹部８９の面積の関係について説明する。
発光サイリスタＬの半導体層表面９１における光強度は一定ではない。第４半導体層８５上のオーミック電極１２１の周囲は、光強度が大きく、オーミック電極１２１から遠ざかるにしたがって、光強度が小さくなる。
そこで、実施例の発光サイリスタＬでは、凸部８８の幅ｗａと凹部８９の幅ｗｂとをそれぞれ２μｍとした。これは、半導体層表面９１における光の強度変化より細かいピッチで凸部８８と凹部８９とを設けることで、凸部８８からの光量と凹部８９からの光量を同程度にするためである。
【０１１１】
なお、凸部８８から出射する光量と、凹部８９から出射する光量とが同程度であればよいので、実施例のように、凸部８８と凹部８９とを細かいピッチで形成しなくともよい。
図１７は、半導体層表面９１において、凸部８８と凹部８９とが取りうる形態の一例を説明するための図である。図１７（ａ）は、発光サイリスタＬを光が取り出される側（基板８０の反対側）から見た平面図である。図１７（ｂ）は発光サイリスタＬの図１７（ａ）のＺ−Ｚ’線における断面図である。そして、図１７（ｃ）は発光サイリスタＬの図１７（ａ）のＺ−Ｚ’線上における光強度を示す。
【０１１２】
図１７（ａ）〜（ｃ）に示す発光サイリスタＬは、基板８０上に分布ブラッグ反射層８１を有し、その上に半導体層６０（ｐ型の第１半導体層８２、ｎ型の第２半導体層８３、ｐ型の第３半導体層８４、ｎ型の第４半導体層８５）が積層されて、ｐｎｐｎ構造の発光サイリスタＬが形成されている。発光サイリスタＬの表面の形状は、図１７（ａ）に示すように矩形である。
そして、半導体層表面９１に、オーミック電極１２１を取り囲む１つの溝（凹部８９）が形成されている。そして、凹部８９の回りが凸の凸部８８となっている。なお、図１７（ａ）〜（ｃ）では、保護膜層８７の表記を省略している。
そして、発光サイリスタＬは、図１７（ｃ）に示すように、オーミック電極１２１を除く半導体層６０の表面（半導体層表面９１）から発光する。このとき、発光サイリスタＬの中心部（オーミック電極１２１の周囲）は光強度が高く、発光サイリスタＬの周辺部（オーミック電極１２１から離れた部分）に行くにつれて光強度が低くなる。
【０１１３】
そこで、凸部８８と凹部８９の占める面積の割合を、発光強度を考慮して、凸部８８からの光量と凹部８９からの光量とが同じになるように設定するのが好ましい。
【０１１４】
図１８（ａ）〜（ｃ）は、取りうる凹部８９の形状の例を説明するための図である。図１８（ａ）〜（ｃ）は、図１７（ａ）〜（ｃ）に示したと同様な発光サイリスタＬを光が取り出される側（基板８０の反対側）から見た平面図である。発光サイリスタＬの断面構造は、凸部８８および凹部８９の形状を除いて、図１７（ｂ）と同様である。
図１８（ａ）に示す発光サイリスタＬでは、矩形の半導体層表面９１の２つの角を取るように２つの凹部８９が設けられている。そして、他の２つの角を取った部分が凸部８８になっている。
図１８（ｂ）に示す発光サイリスタＬは、半導体層表面９１に３列のストライプ状の凹部８９が設けられている。残りの表面は凸部８８になっている。
図１８（ｃ）に示す発光サイリスタＬは、半導体層表面９１の矩形の２つの辺を取るように２つの凹部８９が形成されている。他の辺を取るように２つの凸部８８が設けられている。
凸部８８と凹部８９の半導体層表面９１に占める面積の割合は、光強度を考慮して、凸部８８からの光量と凹部８９からの光量とが同じになるように設定するのが好ましい。
【０１１５】
＜第２の実施の形態＞
次に、第２の実施の形態について説明する。本実施の形態は、第１の実施の形態とほぼ同様であるが、凹凸を設ける面が異なっている。なお、本実施の形態において、第１の実施の形態と同様のものについては、同じ符号を付してその詳細な説明を省略する。
【０１１６】
図１９は、第２の実施の形態の発光サイリスタＬの構造を説明するための図である。
第１の実施の形態の発光サイリスタＬは、半導体層表面９１に凹凸（凸部８８と凹部８９）が形成されていた。第２の実施の形態における発光サイリスタＬでは、保護膜層８７の半導体層６０に接する面とは反対側の面（空気との界面）であり、反射層から複数の距離の凹凸を有する面の一例としての保護膜層表面９３に凹凸（凸部９６と凹部９７）が形成されている。
【０１１７】
保護膜層８７がＳｉＯ２であれば、前述したように、保護膜層８７と空気との界面において、波長７８０ｎｍの光はその３．４％が反射される。したがって、この界面において反射された光は、分布ブラッグ反射層８１で反射された光と干渉を生じる。そして、第１の実施の形態と同じように、光取り出し効率に波長依存性が生じる。これにより、温度変化に対する光量の変化の方向（温度上昇による光量の増加または減少）が発光サイリスタＬ毎で変化することが考えられる。
そこで、発光サイリスタＬの保護膜層表面９３に凹凸（凸部９６および凹部９７）を設けている。なお、等価反射面１５２と凸部９６とは距離ｌｅ、等価反射面１５２と凹部９６とは距離ｌｄである。そして、発光波長λに対して、Δｌ２（＝ｌｅ−ｌｄ）＝（２×Ｎ−１）×λ／（４×ｕ２）（Ｎは１以上の整数、ｕ２は保護膜層８７の屈折率）であることが好ましい。
このようにすることにより、光取り出し効率の波長依存性を抑制し、温度変化に対する光量補正をしやすくしている。
例えば、７８０ｎｍ前後の波長λに対して、保護膜層８７の屈折率ｕ２を１．４５とすると、Ｎが１のとき、Δｌ２は１３４ｎｍとなる。この値は、第１の実施の形態におけるΔｌ１の５０ｎｍに比べると大きい。よって、保護膜層８７に凹凸を設けることの方が加工に要求される精度を緩くしうる。
【０１１８】
＜第３の実施の形態＞
次に、第３の実施の形態について説明する。
図２０は、第３の実施の形態の発光サイリスタＬの構造を説明するための図である。
本実施の形態は、第１の実施の形態とほぼ同様であるが、反射層が異なっている。すなわち、第１の実施の形態の発光サイリスタＬは、分布ブラッグ反射層８１を用いているが、第３の実施の形態の発光サイリスタＬは、例えば金属による反射層（金属反射層）９５を用いている。
なお、本実施の形態において、第１の実施の形態と同様のものについては、同じ符号を付してその詳細な説明を省略する。
【０１１９】
第３の実施の形態の発光チップＣ１の製造方法を簡単に説明する。
まず、分布ブラッグ反射層８１を含まない点を除いて、図６（ａ）および（ｂ）に示したと同様の発光チップＣ１を製造する。すなわち、基板８０上に、半導体層６０（ｐ型の第１半導体層８２、ｎ型の第２半導体層８３、ｐ型の第３半導体層８４、ｎ型の第４半導体層８５を順に積層した構造）を形成する。
そして、ゲート端子Ｇを形成する部分および抵抗Ｒを形成する部分の第４半導体層８５を除去するゲート出しエッチングを行う。そして、アイランド１４１、１４２などを形成するための素子分離エッチングを行う。そして、発光サイリスタＬのｎ型の第４半導体層８５の表面に、フォトリソグラフィにより、凹部８９を形成し、凹凸を形成した半導体層表面９１とする。
次に、オーミック電極１２１などを形成する。そして、保護膜層８７を形成し、保護膜層８７にスルーホールを設ける。その後、金属配線を設ける。
こののち、基板８０側から、機械的または化学的エッチングにより、基板８０を除去する。
これとは別に、例えば、７８０ｎｍの光に対して高反射率を有するＡｌなどの金属反射層９５を設けた基板９０を製造し、上記の基板８０が除去された発光チップＣ１を、この基板９０上に貼り付ける。
【０１２０】
半導体層６０と接触する側の金属反射層９５の表面と半導体層表面９１の凸部８８とが距離ｌａである。同様に、半導体層６０と接触する側の金属反射層９５の表面と半導体層表面９１の凹部８９とが距離ｌｂである。距離ｌａと距離ｌｂとの差Δｌ１は、第１の実施の形態と同様に、発光波長λに対して、（２×Ｎ−１）×λ／（４×ｕ１）（Ｎは１以上の整数、ｕ１は半導体層６０の屈折率）であるのが好ましい。そして、距離ｌａおよびｌｂを、反射層からの距離とする。
【０１２１】
第３の実施の形態における発光サイリスタＬでは、半導体層表面９１（第４の半導体層８５と保護膜層８７との界面）で反射して金属反射層９５へ向かう光と、金属反射層９５で反射して半導体層表面９１へ向かう光とで干渉が生じる。しかし、凸部８８と凹部８９とで、強め合う波長が１／４波長異なるため、光取り出し効率の波長依存性を抑制し、第１の実施の形態と同様に、温度変化に対する光量の補正をしやすくしている。
【０１２２】
なお、第１から第３の実施の形態では、凸部８８（９６）と凹部８９（９７）との差Δｌ１（ｌ２）は、光路長（物理的距離に屈折率を掛け合わせたもの）が発光波長λの１／４になるようにして求められている。しかし、この値に限ることはない。凸部８８で形成される複数の定在波の波長の間に、凹部８９で形成される複数の定在波の波長が、入り込む関係になっていればよい。
【０１２３】
また、本実施の形態では、半導体層表面９１を等価反射面１５２から距離の異なる２つの部分（凸部８８と凹部８９と）からなるとしたが、さらに距離の異なる部分を設けてもよい。それぞれの部分において強め合う波長が、他の部分の弱め合う波長となるようにすればよい。例えば、異なる距離をＭ（Ｍは２以上の整数）個とした場合、それぞれの距離の差Δｌ（Δｌ１またはΔｌ２）が、発光波長λに対して、（２×Ｎ−１）×λ／（２×Ｍ×ｕ）（Ｎは１以上の整数、ｕは半導体層６０の屈折率ｕ１または保護膜層８７の屈折率ｕ２）となるようにする。すると、１つの距離における光取り出し効率の山（ピーク）の間に、他の距離の光取り出し効率の山（ピーク）が間を埋めるように設定される。この結果、光取り出し効率の波長依存性がより少なくなる。
【０１２４】
なお、第１から第３の実施の形態では、アノード端子を基準電位Ｖｓｕｂにしたサイリスタ（アノードコモン）を発光サイリスタＬおよび転送サイリスタＴとした場合について説明した。カソード端子を基準電位Ｖｓｕｂとしたサイリスタ（カソードコモン）を発光サイリスタＬおよび転送サイリスタＴとした場合でも、回路の極性を変更することによって用いうる。
【０１２５】
第１から第３の実施の形態では、ＧａＡｓ系の半導体で構成していたが、これに限られるものではない。例えばＧａＰ等、イオン注入によるｐ型半導体，ｎ型半導体の製作が困難な化合物半導体を用いてもよい。
【０１２６】
さらに、第１から第３の実施の形態では、発光素子として発光サイリスタＬを用いたが、発光ダイオードであってもかまわない。さらに、発光素子は、有機材料を用いた発光素子（有機ＥＬ：Electroluminescence）であってもよい。
【符号の説明】
【０１２７】
１…画像形成装置、１０…画像形成プロセス部、１１…画像形成ユニット、１２…感光体ドラム、１４…プリントヘッド、３０…画像出力制御部、４０…画像処理部、６０…半導体層、６３…発光部、６４…ロッドレンズアレイ、７０…発光層、８０、９０…基板、８１…分布ブラッグ反射層、８２…第１半導体層、８３…第２半導体層、８４…第３半導体層、８５…第４半導体層、８７…保護膜層、８８、９６…凸部、８９、９７…凹部、９１、９２…半導体層表面、９３…保護膜層表面、９５…金属反射層、１００…信号発生回路、１１０…点灯信号発生部、１２０…転送信号発生部、１５１…発光領域、１５２…等価反射面、φ１…第１転送信号、φ２…第２転送信号、φＩ１〜φＩ１２０…点灯信号、Ｃ１〜Ｃ６０…発光チップ、Ｔ１〜Ｔ２５６…転送サイリスタ、Ｌ１〜Ｌ２５６…発光サイリスタ、Ｄ１〜Ｄ２５５…ダイオード、Ｒ１〜Ｒ２５６…抵抗
【図１】
2010219220.tif 000003
【図２】
2010219220.tif 000004
【図３】
2010219220.tif 000005
【図４】
2010219220.tif 000006
【図５】
2010219220.tif 000007
【図６】
2010219220.tif 000008
【図７】
2010219220.tif 000009
【図８】
2010219220.tif 000010
【図９】
2010219220.tif 000011
【図１０】
2010219220.tif 000012
【図１１】
2010219220.tif 000013
【図１２】
2010219220.tif 000014
【図１３】
2010219220.tif 000015
【図１４】
2010219220.tif 000016
【図１５】
2010219220.tif 000017
【図１６】
2010219220.tif 000018
【図１７】
2010219220.tif 000019
【図１８】
2010219220.tif 000020
【図１９】
2010219220.tif 000021
【図２０】
2010219220.tif 000022