(57)【要約】【課題】配線間のショートによる不良を低減し、歩留りを向上させる。【解決手段】画素４は、所定領域に配置される。画素４は、フォトダイオード１５とトランジスタ１１〜１４とを有する。絶縁膜５６は、画素領域１０のうちの非形成領域以外の領域に形成されている。前記非形成領域は、各画素４の各トランジスタ１１〜１４の各ソース／ドレイン領域１６，１７，３１〜３３の全周に渡り当該ソース／ドレイン領域よりも一回り大きい領域１６Ｒ，１７Ｒ，３１Ｒ，３２Ｒ，３３Ｒと、各画素４の各トランジスタ１１〜１４のゲート電極３４〜３７に対するコンタクトホール３４ａ，３５ａ，３６ａ，３７ａの形成領域とからなる。【選択図】図４
2010050275.tif 000002
【特許請求の範囲】
【請求項１】
各々が光電変換部とゲート電極を有する複数のトランジスタとを有する複数の画素と、
前記光電変換部上の領域から連続して前記少なくとも１つのゲート電極上の領域まで配置され、一部が前記少なくとも１つのゲート電極と接して前記少なくとも１つのゲート電極の直上に位置するように形成された、１層以上からなる絶縁膜と、
を備えたことを特徴とする固体撮像素子。
【請求項２】
前記絶縁膜は、前記各画素の前記各トランジスタの各ソース／ドレイン領域の全周又はその一部に渡り当該ソース／ドレイン領域よりも一回り大きいかあるいはそれと同じ大きさの領域と前記各画素の前記各トランジスタのゲート電極に対するコンタクトホールの形成領域とが非形成領域とされて、前記非形成領域には形成されず、前記光電変換部上の領域と前記少なくとも１つのゲート電極上の領域のうちの前記非形成領域を除く領域とに渡って形成された、
ことを特徴とする請求項１記載の固体撮像素子。
【請求項３】
前記絶縁膜は、前記複数の画素が配置される領域のうちの前記非形成領域以外の領域に形成されたことを特徴とする請求項２記載の固体撮像素子。
【請求項４】
前記絶縁膜が反射防止膜であることを特徴とする請求項１乃至３のいずれかに記載の固体撮像素子。
【請求項５】
各々が光電変換部とゲート電極を有する複数のトランジスタとを有する複数の画素と、
前記各画素の前記各トランジスタのゲート電極に対するコンタクトホールの形成領域を除いて、前記各画素について当該画素の前記光電変換部よりも一回り大きい領域に前記光電変換部を覆うように形成された、１層以上からなる第１の絶縁膜と、
前記第１の絶縁膜が形成された領域を除く領域において、一部が前記少なくとも１つのゲート電極と接して前記少なくとも１つのゲート電極の直上に位置するように形成された、１層以上からなる第２の絶縁膜と、
を備えたことを特徴とする固体撮像素子。
【請求項６】
前記第２の絶縁膜は、前記第１の絶縁膜が形成された領域よりも一回り大きい領域と前記各画素の前記各トランジスタの各ソース／ドレイン領域の全周又はその一部に渡り当該ソース／ドレイン領域よりも一回り大きいかあるいはそれと同じ大きさの領域と前記各画素の前記各トランジスタのゲート電極に対するコンタクトホールの形成領域とが非形成領域とされて、前記非形成領域には形成されず、前記少なくとも１つのゲート電極上の領域のうちの前記非形成領域を除く領域に形成された、
ことを特徴とする請求項５記載の固体撮像素子。
【請求項７】
前記第２の絶縁膜は、前記複数の画素が配置される領域のうちの前記非形成領域以外の領域に形成されたことを特徴とする請求項６記載の固体撮像素子。
【請求項８】
前記第１の絶縁膜が反射防止膜であることを特徴とする請求項５乃至７のいずれかに記載の固体撮像素子。
【請求項９】
各々が光電変換部とゲート電極を有する複数のトランジスタとを有する複数の画素を、備えた固体撮像素子の製造方法であって、
前記各画素の前記光電変換部及び前記ゲート電極が形成された基板を用意する段階と、
前記基板上に１層以上からなる絶縁膜を形成する絶縁膜形成段階であって、前記絶縁膜が前記光電変換部上の領域から連続して前記少なくとも１つのゲート電極上の領域まで配置され、前記絶縁膜一部が前記少なくとも１つのゲート電極と接して前記少なくとも１つのゲート電極の直上に位置するように、前記絶縁膜を形成する、絶縁膜形成段階と、
前記絶縁膜形成段階の後に、前記基板上に層間絶縁膜を形成する段階と、
前記層間絶縁膜を研磨して平坦化する段階と、
前記平坦化する段階の後に、前記層間絶縁膜上に配線層を形成する段階と、
を備えたことを特徴とする固体撮像素子の製造方法。
【請求項１０】
前記絶縁膜形成段階において、前記各画素の前記各トランジスタの各ソース／ドレイン領域の全周又はその一部に渡り当該ソース／ドレイン領域よりも一回り大きいかあるいはそれと同じ大きさの領域を非形成領域として、前記非形成領域には前記絶縁膜を形成せずに、前記光電変換部上の領域と前記少なくとも１つのゲート電極上の領域のうちの前記非形成領域を除く領域とに渡って前記絶縁膜を形成する、ことを特徴とする請求項９記載の固体撮像素子の製造方法。
【請求項１１】
前記絶縁膜形成段階において、前記複数の画素が配置される領域のうちの前記非形成領域以外の領域に、前記絶縁膜を形成することを特徴とする請求項１０記載の固体撮像素子の製造方法。
【請求項１２】
前記絶縁膜形成段階において形成される前記絶縁膜が反射防止膜であることを特徴とする請求項９乃至１１のいずれかに記載の固体撮像素子の製造方法。
【請求項１３】
各々が光電変換部とゲート電極を有する複数のトランジスタとを有する複数の画素を、備えた固体撮像素子の製造方法であって、
前記各画素の前記光電変換部及び前記ゲート電極が形成された基板を用意する段階と、
１層以上からなる第１の絶縁膜を、前記基板上に、前記各画素の前記各トランジスタのゲート電極に対するコンタクトホールの形成領域を除いて、前記各画素について当該画素の光電変換部よりも一回り大きい領域に前記光電変換部を覆うように、形成する第１の絶縁膜形成段階と、
前記第１の絶縁膜形成段階の前又は後に、前記基板上に１層以上からなる第２の絶縁膜を形成する第２の絶縁膜形成段階であって、前記第１の絶縁膜が形成される領域を除く領域において、前記第２の絶縁膜の一部が前記少なくとも１つのゲート電極と接して前記少なくとも１つのゲート電極の直上に位置するように、前記第２の絶縁膜を形成する、第２の絶縁膜形成段階と、
前記第１及び第２の絶縁膜形成段階の後に、前記基板上に層間絶縁膜を形成する段階と、
前記層間絶縁膜を研磨して平坦化する段階と、
前記平坦化する段階の後に、前記層間絶縁膜上に配線層を形成する段階と、
を備えたことを特徴とする固体撮像素子の製造方法。
【請求項１４】
前記絶縁膜形成段階において、前記第１の絶縁膜が形成される領域よりも一回り大きい領域と前記各画素の前記各トランジスタの各ソース／ドレイン領域の全周又はその一部に渡り当該ソース／ドレイン領域よりも一回り大きいかあるいはそれと同じ大きさの領域とを非形成領域として、前記非形成領域には前記第２の絶縁膜を形成せずに、前記少なくとも１つのゲート電極上の領域のうちの前記非形成領域を除く領域に前記第２の絶縁膜を形成する、ことを特徴とする請求項１３記載の固体撮像素子の製造方法。
【請求項１５】
前記第２の絶縁膜形成段階において、前記複数の画素が配置される領域のうちの前記非形成領域以外の領域に、前記第２の絶縁膜を形成することを特徴とする請求項１４記載の固体撮像素子の製造方法。
【請求項１６】
前記第１の絶縁膜が反射防止膜であることを特徴とする請求項１３乃至１５のいずれかに記載の固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子及びその製造方法に関するものである。
【背景技術】
【０００２】
従来から、ＣＭＯＳ型などの固体撮像素子では、複数の画素が所定領域に配置され、各画素は光電変換部と複数のトランジスタを有している。このような固体撮像素子では、各光電変換部よりも一回り大きい領域のみに各光電変換部を覆うように、絶縁膜が形成されている。この絶縁膜は、一般的に、プロセス中にシリコン表面が露出することを防止して光電変換部を保護するために形成されている。また、この絶縁膜を反射防止膜とする固体撮像素子も知られている（下記特許文献１）。
【特許文献１】特開２００８−４１９５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、前述したような従来の固体撮像素子では、配線間のショートによる不良が比較的多く発生し、歩留りが低下していた。
【０００４】
本発明は、このような事情に鑑みてなされたもので、配線間のショートによる不良を低減し、歩留りを向上させることができる固体撮像素子及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
前記課題を解決するための手段として、以下の各態様を提示する。第１の態様による固体撮像素子は、（i）各々が光電変換部とゲート電極を有する複数のトランジスタとを有する複数の画素と、（ii）前記光電変換部上の領域から連続して前記少なくとも１つのゲート電極上の領域まで配置され、一部が前記少なくとも１つのゲート電極と接して前記少なくとも１つのゲート電極の直上に位置するように形成された、１層以上からなる絶縁膜と、を備えたものである。
【０００６】
第２の態様による固体撮像素子は、前記第１の態様において、前記絶縁膜は、前記各画素の前記各トランジスタの各ソース／ドレイン領域の全周又はその一部に渡り当該ソース／ドレイン領域よりも一回り大きいかあるいはそれと同じ大きさの領域と前記各画素の前記各トランジスタのゲート電極に対するコンタクトホールの形成領域とが非形成領域とされて、前記非形成領域には形成されず、前記光電変換部上の領域と前記少なくとも１つのゲート電極上の領域のうちの前記非形成領域を除く領域とに渡って形成されたものである。
【０００７】
第３の態様による固体撮像素子は、前記第２の態様において、前記絶縁膜は、前記複数の画素が配置される領域のうちの前記非形成領域以外の領域に形成されたものである。
【０００８】
第４の態様による固体撮像素子は、前記第１乃至第３のいずれかの態様において、前記絶縁膜が反射防止膜であるものである。
【０００９】
第５の態様による固体撮像素子は、（i）各々が光電変換部とゲート電極を有する複数のトランジスタとを有する複数の画素と、（ii）前記各画素の前記各トランジスタのゲート電極に対するコンタクトホールの形成領域を除いて、前記各画素について当該画素の前記光電変換部よりも一回り大きい領域に前記光電変換部を覆うように形成された、１層以上からなる第１の絶縁膜と、（iii）前記第１の絶縁膜が形成された領域を除く領域において、一部が前記少なくとも１つのゲート電極と接して前記少なくとも１つのゲート電極の直上に位置するように形成された、１層以上からなる第２の絶縁膜と、を備えたものである。
【００１０】
第６の態様による固体撮像素子は、前記第５の態様において、前記第２の絶縁膜は、前記第１の絶縁膜が形成された領域よりも一回り大きい領域と前記各画素の前記各トランジスタの各ソース／ドレイン領域の全周又はその一部に渡り当該ソース／ドレイン領域よりも一回り大きいかあるいはそれと同じ大きさの領域と前記各画素の前記各トランジスタのゲート電極に対するコンタクトホールの形成領域とが非形成領域とされて、前記非形成領域には形成されず、前記少なくとも１つのゲート電極上の領域のうちの前記非形成領域を除く領域に形成されたものである。
【００１１】
第７の態様による固体撮像素子は、前記第６の態様において、前記第２の絶縁膜は、前記複数の画素が配置される領域のうちの前記非形成領域以外の領域に形成されたものである。
【００１２】
第８の態様による固体撮像素子は、前記第５乃至第７のいずれかの態様において、前記第１の絶縁膜が反射防止膜であるものである。
【００１３】
第９の態様による固体撮像素子の製造方法は、各々が光電変換部とゲート電極を有する複数のトランジスタとを有する複数の画素を、備えた固体撮像素子の製造方法であって、（i）前記各画素の前記光電変換部及び前記ゲート電極が形成された基板を用意する段階と、（ii）前記基板上に１層以上からなる絶縁膜を形成する絶縁膜形成段階であって、前記絶縁膜が前記光電変換部上の領域から連続して前記少なくとも１つのゲート電極上の領域まで配置され、前記絶縁膜一部が前記少なくとも１つのゲート電極と接して前記少なくとも１つのゲート電極の直上に位置するように、前記絶縁膜を形成する、絶縁膜形成段階と、（iii）前記絶縁膜形成段階の後に、前記基板上に層間絶縁膜を形成する段階と、（iv）前記層間絶縁膜を研磨して平坦化する段階と、（v）前記平坦化する段階の後に、前記層間絶縁膜上に配線層を形成する段階と、を備えたものである。
【００１４】
第１０の態様による固体撮像素子の製造方法は、前記絶縁膜形成段階において、前記各画素の前記各トランジスタの各ソース／ドレイン領域の全周又はその一部に渡り当該ソース／ドレイン領域よりも一回り大きいかあるいはそれと同じ大きさの領域を非形成領域として、前記非形成領域には前記絶縁膜を形成せずに、前記光電変換部上の領域と前記少なくとも１つのゲート電極上の領域のうちの前記非形成領域を除く領域とに渡って前記絶縁膜を形成するものである。
【００１５】
第１１の態様による固体撮像素子の製造方法は、前記第１０の態様において、前記絶縁膜形成段階において、前記複数の画素が配置される領域のうちの前記非形成領域以外の領域に、前記絶縁膜を形成するものである。
【００１６】
第１２の態様による固体撮像素子の製造方法は、前記第９乃至第１１のいずれかの態様において、前記絶縁膜形成段階において形成される前記絶縁膜が反射防止膜であるものである。
【００１７】
第１３の態様による固体撮像素子の製造方法は、各々が光電変換部とゲート電極を有する複数のトランジスタとを有する複数の画素を、備えた固体撮像素子の製造方法であって、（i）前記各画素の前記光電変換部及び前記ゲート電極が形成された基板を用意する段階と、（ii）１層以上からなる第１の絶縁膜を、前記基板上に、前記各画素の前記各トランジスタのゲート電極に対するコンタクトホールの形成領域を除いて、前記各画素について当該画素の光電変換部よりも一回り大きい領域に前記光電変換部を覆うように、形成する第１の絶縁膜形成段階と、（iii）前記第１の絶縁膜形成段階の前又は後に、前記基板上に１層以上からなる第２の絶縁膜を形成する第２の絶縁膜形成段階であって、前記第１の絶縁膜が形成される領域を除く領域において、前記第２の絶縁膜の一部が前記少なくとも１つのゲート電極と接して前記少なくとも１つのゲート電極の直上に位置するように、前記第２の絶縁膜を形成する、第２の絶縁膜形成段階と、（iv）前記第１及び第２の絶縁膜形成段階の後に、前記基板上に層間絶縁膜を形成する段階と、（v）前記層間絶縁膜を研磨して平坦化する段階と、（vi）前記平坦化する段階の後に、前記層間絶縁膜上に配線層を形成する段階と、を備えたものである。
【００１８】
第１４の態様による固体撮像素子の製造方法は、前記第１３の態様において、前記絶縁膜形成段階において、前記第１の絶縁膜が形成される領域よりも一回り大きい領域と前記各画素の前記各トランジスタの各ソース／ドレイン領域の全周又はその一部に渡り当該ソース／ドレイン領域よりも一回り大きいかあるいはそれと同じ大きさの領域とを非形成領域として、前記非形成領域には前記第２の絶縁膜を形成せずに、前記少なくとも１つのゲート電極上の領域のうちの前記非形成領域を除く領域に前記第２の絶縁膜を形成するものである。
【００１９】
第１５の態様による固体撮像素子の製造方法は、前記第１４の態様において、前記第２の絶縁膜形成段階において、前記複数の画素が配置される領域のうちの前記非形成領域以外の領域に、前記第２の絶縁膜を形成するものである。
【００２０】
第１６の態様による固体撮像素子の製造方法は、前記第１３乃至第１５のいずれかの態様において、前記第１の絶縁膜が反射防止膜であるものである。
【００２１】
第１乃至第１６の態様において、前記複数のトランジスタは、例えば、前記光電変換部から電荷電圧変換部に電荷を転送する転送トランジスタ、前記電荷電圧変換部の電位に応じた信号を出力する増幅トランジスタ、前記電圧変換部の電位をリセットするリセットトランジスタ、及び、読み出し行を選択する選択トランジスタとされる。
【発明の効果】
【００２２】
本発明によれば、配線間のショートによる不良を低減し、歩留りを向上させることができる固体撮像素子及びその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明による固体撮像素子及びその製造方法について、図面を参照して説明する。
【００２４】
［第１の実施の形態］
【００２５】
図１は、本発明の第１の実施の形態による固体撮像素子１を示す概略構成図である。この固体撮像素子１は、ＣＭＯＳ型固体撮像素子として構成されている。
【００２６】
図１に示すように、この固体撮像素子１は、一般的なＣＭＯＳ型固体撮像素子と同様に、垂直走査回路２と、水平走査回路３と、２次元状に配置された複数の画素４と、周知のＣＤＳ回路等を含む読み出し回路５と、出力アンプ６とを有している。各画素４のフォトダイオード１５（図１では図示せず。後述する図２参照）が出力する電気信号が垂直走査回路２によって読み出し回路５に行単位で取り出され、水平走査回路３によって列単位で出力アンプ６を介して出力端子７に画像信号として出力されるようになっている。このように、垂直走査回路２及び水平走査回路３は、画素４を駆動する回路を構成している。画素４が２次元状に配置された領域が画素領域１０である。この固体撮像素子１では、垂直走査回路２、水平走査回路３、読み出し回路５及び出力アンプ６が周辺回路を構成している。周辺回路が配置された領域が周辺回路領域である。周辺回路領域は、画素領域１０の周辺に配置されている。
【００２７】
図２は、図１中の画素４を示す回路図である。各画素４は、図２に示すように、選択トランジスタ１１と、ゲートの電位に応じた信号を出力する増幅トランジスタ（画素アンプ）１２と、リセットトランジスタ１３と、転送トランジスタ１４と、光電変換部としてのフォトダイオード１５と、フローティングディフュージョンＦＤとを有している。図２において、ＶＤＤは電源である。電源ＶＤＤは、後述する図３中の電源線２４により供給される。
【００２８】
図１及び図２に示すように、画素４の選択トランジスタ１１のゲートは行毎に選択線２０に共通に接続されている。画素４のリセットトランジスタ１３のゲートは、行毎にリセット線２１に共通に接続されている。画素４の転送トランジスタ１４のゲートは、行毎に転送線２２に共通に接続されている。画素４の選択トランジスタ１１のソースは、列毎に垂直信号線２３に共通に接続されている。選択線２０、リセット線２１及び転送線２２は、垂直走査回路２に接続されている。垂直信号線２３は、読み出し回路５に接続されている。
【００２９】
図３及び図４は、図１中の２×２個の画素４を模式的に示す概略平面図である。図５は、図４中の１つの画素４を模式的に示す概略拡大平面図である。図３では、信号線２０〜２３は図示しているが、絶縁膜５６は図示していない。逆に、図４及び図５では、信号線２０〜２３は図示していないが、絶縁膜５６は図示している。なお、図３乃至図５では、図面表記の便宜上、フォトダイオード１５とゲート電極３５〜３７との間の図中の縦方向の間隔を、比較的広くあけて示している。これは、図３においてその間に信号線２０〜２２及び電源線２４を記載し、図４及び図５は図３に合わせているためである。しかし、実際には、その間隔が狭められてフォトダイオード１５とゲート電極３５〜３７とが接近させられ、信号線２０〜２２及び電源線２４はゲート電極３５〜３７と適宜重なる。この点は、後述する各図についても同様である。図６は、図３乃至図５中のＡ−Ａ’線に沿った概略断面図である。図６では、最も下側の層間絶縁膜５８及び１層目の配線層（図６では、配線４１）までの構造を示し、それより上の構造（例えば、下側から順に積層された、層間絶縁膜、２層目の配線層、層間絶縁膜、３層目の配線層、平坦化層、カラーフィルタ、平坦化層及びマイクロレンズ）の図示は省略している。
【００３０】
図３において、符号１６，１７，３１〜３３は、Ｎ型のシリコン基板５１上に形成されたＰ型ウエル５２（図６参照）に形成されたＮ型不純物拡散領域である。拡散領域３３は、電源線２４により電源電圧ＶＤＤが印加される電源拡散部である。拡散領域１６，１７は、配線４１によって接続され、全体としてフローティングディフュージョンＦＤを構成している。符号３４〜３７は、ポリシリコンで構成された前記各トランジスタのゲート電極である。
【００３１】
フォトダイオード１５は、図６に示すように、Ｐ型ウエル５２にＮ型の電荷蓄積層５３が形成されることで構成されている。この例では、フォトダイオード１５は、空乏化防止層をなす高濃度のＰ型層５４を表面側に付加した構造として、埋め込みフォトダイオードとして構成されている。フォトダイオード１５は、入射する光を光電変換し、生じた電荷を電荷蓄積層５３に蓄積する。フォトダイオード１５の電荷蓄積層５３に蓄積された電荷は、転送トランジスタ１４がオン状態とされることによってフローティングディフュージョンＦＤ（拡散領域１６，１７）に転送される。
【００３２】
転送トランジスタ１４は、フォトダイオード１５の電荷蓄積層５３をソース、フローティングディフュージョンＦＤの拡散領域１６をドレインとするＭＯＳトランジスタである。転送トランジスタ１４は、そのゲート電極３４に印加される駆動信号により駆動される。
【００３３】
フローティングディフュージョンＦＤ（拡散領域１６，１７）は、配線４１によって、増幅トランジスタ１２のゲート電極３６に電気的に接続されている。
【００３４】
増幅トランジスタ１２は、電源拡散部３３をドレイン、拡散領域３２をソースとするＭＯＳトランジスタである。前述したように、増幅トランジスタ１２のゲート３６は、フローティングディフュージョンＦＤ（拡散領域１６，１７）に接続されている。そして、増幅トランジスタ１２は、そのゲート３６の電圧に応じた電気信号を出力する。したがって、増幅トランジスタ１２は、フォトダイオード１５で生成・蓄積された電荷の量に応じた電気信号を出力する。
【００３５】
選択トランジスタ１１は、拡散領域３２をドレイン、拡散領域３１をソースとするＭＯＳトランジスタである。選択トランジスタ１１は、オン状態にされることで、増幅トランジスタ１２の出力を垂直信号線２３に出力する。すなわち、増幅トランジスタ１２と選択トランジスタ１１によって、ソースフォロワによる読み出しが可能となっている。
【００３６】
リセットトランジスタ１３は、電源拡散部３３をドレイン、フローティングディフュージョンＦＤの拡散領域１７をソースとするＭＯＳトランジスタである。リセットトランジスタ１３は、オン状態にされることで、フローティングディフュージョンＦＤに蓄積されている電荷をリセットする。
【００３７】
図５において、１６ａは拡散領域１６に対して配線４１を接続するコンタクトホール、１７ａは拡散領域１７に対して配線４１を接続するコンタクトホール、３１ａは拡散領域３１に対して垂直信号線２３を接続するコンタクトホール、３３ａは拡散領域３３に対して電源線２４を接続するコンタクトホール、３４ａはゲート電極３４に対して転送線２２を接続するコンタクトホール、３５ａはゲート電極３５に対して選択線２０を接続するコンタクトホール、３６ａはゲート電極３６に対して配線４１を接続するコンタクトホール、３７ａはゲート電極３７に対してリセット線２１を接続するコンタクトホールである。図６には、これらのうちコンタクトホール１６ａが現れている。
【００３８】
図６において、５５ａは薄い熱酸化膜、５５ｂは素子分離領域を形成するＬＯＣＯＳによる厚いシリコン酸化膜である。ゲート電極３５は、図６に示すように、図５中の下側（図６中の右側）のシリコン酸化膜５５ｂ上から熱酸化膜５５ａ上を経て図５中の上側（図６中の左側）のシリコン酸化膜５５ｂ上に渡って形成されている。ゲート電極３６，３７もゲート電極３５と同様である。ゲート電極３４は、図６に示すように、熱酸化膜５５ａ上に形成されている。
【００３９】
本実施の形態では、図４乃至図６に示すように、絶縁膜５６が、画素領域１０のうちの非形成領域以外の領域に形成されている。本実施の形態では、絶縁膜５６は、下側のシリコン窒化層５６ａと上側のシリコン酸化層５６ｂとの２層で構成され、反射防止膜となっている。したがって、絶縁膜５６は、上方からフォトダイオード１５へ入射しようとする光の反射を防止する。よって、入射光がフォトダイオード１５へ効率良く入射し、感度が高まる。絶縁膜５６は３層以上で構成してもよい。また、絶縁膜５６は、必ずしも反射防止膜として構成する必要はなく、単なる保護膜として１層で構成してもよい。
【００４０】
本実施の形態では、絶縁膜５６の前記非形成領域は、各画素４の各トランジスタ１１〜１４の各ソース／ドレイン領域（ただし、フォトダイオード１５を構成するソース／ドレイン（電荷蓄積層５３）の領域を除く。）の全周に渡り当該ソース／ドレイン領域よりも一回り大きい領域１６Ｒ，１７Ｒ，３１Ｒ，３２Ｒ，３３Ｒと、前記各画素４の各トランジスタ１１〜１４のゲート電極３４〜３７に対するコンタクトホール３４ａ，３５ａ，３６ａ，３７ａの形成領域とからなる。
【００４１】
領域１６Ｒは、拡散領域１６の全周に渡り拡散領域１６よりも一回り大きい（例えば０．５μｍ）領域である。領域１６Ｒは、拡散領域１６の図５中の左辺に沿ったゲート電極３４上の幅の狭い帯状領域を含んでいる。領域１７Ｒは、拡散領域１７の全周に渡り拡散領域１７よりも一回り大きい領域である。領域１７Ｒは、拡散領域１７の図５中の左辺に沿ったゲート電極３７上の幅の狭い帯状領域を含んでいる。領域３１Ｒは、拡散領域３１の全周に渡り拡散領域３１よりも一回り大きい領域である。領域３１Ｒは、拡散領域３１の図５中の右辺に沿ったゲート電極３５上の幅の狭い帯状領域を含んでいる。領域３２Ｒは、拡散領域３２の全周に渡り拡散領域３２よりも一回り大きい領域である。領域３２Ｒは、拡散領域３２の図５中の左辺に沿ったゲート電極３５上の幅の狭い帯状領域と、拡散領域３２の図５中の右辺に沿ったゲート電極３６上の幅の狭い帯状領域とを含んでいる。領域３３Ｒは、拡散領域３３の全周に渡り拡散領域３３よりも一回り大きい領域である。領域３３Ｒは、拡散領域３３の図５中の左辺に沿ったゲート電極３６上の幅の狭い帯状領域と、拡散領域３３の図５中の右辺に沿ったゲート電極３７上の幅の狭い帯状領域とを含んでいる。
【００４２】
本実施の形態では、これらの帯状領域は、後の説明から理解できるように、製造時に、各拡散領域１６，１７，３１〜３３にＬＤＤ（Lightly Doped Drain）構造を形成する際に用いるサイドウォール膜５７を、絶縁膜５６と同時に形成するのに役立つ。拡散領域１６は、ゲート電極３４側に、ＬＤＤ構造を構成する低不純物濃度のＮ型拡散領域１６ｂを有している。図面には示していないが、他の拡散領域１７，３１〜３３も同様に、ＬＤＤ構造を構成する低不純物濃度のＮ型拡散領域を有している。ＬＤＤ構造は、ＭＯＳトランジスタの耐圧を向上させるとともにリーク電流を減らすために、採用されている。もっとも、本発明では、必ずしもＬＤＤ構造を採用する必要はない。
【００４３】
なお、絶縁膜５６の非形成領域をなす領域１６Ｒ，１７Ｒ，３１Ｒ，３２Ｒ，３３Ｒは、例えば、図７に示すように変形してもよい。図７は、絶縁膜５６の非形成領域の変形例を示す概略拡大平面図であり、図５に対応している。図２において、図１中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。図７では、領域１６Ｒは、拡散領域１６の左辺と右辺のみに渡り拡散領域１６よりも一回り大きい領域である。したがって、領域１６Ｒの上辺及び下辺は、拡散領域１６の上辺及び下辺と一致している。図７に示す例では、領域１７Ｒ，３１Ｒ，３２Ｒ，３３Ｒについても、領域１６Ｒと同様である。このように、各領域１６Ｒ，１７Ｒ，３１Ｒ，３２Ｒ，３３Ｒは、対応する拡散領域の一部の周囲のみに渡り当該拡散領域よりも一回り大きい領域であってもよい。また、図面には示していないが、本発明では、絶縁膜５６の非形成領域をなす各領域１６Ｒ，１７Ｒ，３１Ｒ，３２Ｒ，３３Ｒは、対応する拡散領域と同じ大きさの領域であってもよい。
【００４４】
本実施の形態では、絶縁膜５６は、前述したように、画素領域１０のうちの前記非形成領域以外の領域に形成されていることによって、フォトダイオード１５上の領域とゲート電極３４〜３７上の領域のうちの前記非形成領域（ここでは、前記帯状領域とコンタクトホールの形成領域）を除く領域とに渡って、形成されている。そして、図６に示すように、絶縁膜５６の一部は、ゲート電極３５と接触してゲート電極３５の直上に位置している。図面には示していないが、同様に、絶縁膜５６の各一部は、ゲート電極３４，３６，３７とそれぞれ接触してゲート電極３４，３６，３７の直上にそれぞれ位置している。
【００４５】
図６に示すように、絶縁膜５６上等には、層間絶縁膜５８が形成されている。層間絶縁膜５８上には、配線４１等の１層目の配線層が形成されている。
【００４６】
次に、本実施の形態による固体撮像素子１の製造方法の一例について、図８乃至図１２を参照して説明する。図８乃至図１２は、この製造方法の主要な工程を模式的に示す概略断面図であり、図６に対応している。
【００４７】
まず、図８に示す状態の基板５１を用意する。図８に示す状態では、Ｎ型シリコン基板５１上に形成されたＰウエル５２上に、薄い熱酸化膜５５ａと、素子分離領域を形成するＬＯＣＯＳによる厚いシリコン酸化膜５１ｂとが、形成されている。そして、それらの膜５５ａ，５５ｂ上にポリシリコンからなるゲート電極３４〜３７が形成されている。
【００４８】
次に、図８に示す状態のＰウエル５２に、フォトダイオード１５の電荷蓄積層５３となるＮ型領域を、イオン注入によって形成する。また、このＮ型領域の表面側に、フォトダイオード１５の空乏化防止層をなす高濃度のＰ型層５４を、イオン注入によって形成する。引き続いて、各画素４の各トランジスタ１１〜１４の各ソース／ドレイン領域１６，１７，３１〜３３をなす低不純物濃度のＮ型拡散領域１６ｂ等を、Ｎ−のイオン注入によって形成する。図９は、この状態を示している。
【００４９】
次に、図９に示す状態の基板上に、画素領域１０のうち各画素４の領域１６Ｒ，１７Ｒ，３１Ｒ，３２Ｒ，３３Ｒを除いた領域に、絶縁膜５６（下側のシリコン窒化層５６ａと上側のシリコン酸化層５６ｂとの２層膜）を形成する。これと同時に、各層５６ａ，５６ｂの形成に際して成膜されたシリコン窒化物とシリコン酸化物とによって、ゲート電極３４〜３７の側壁に、サイドウォール膜５７が形成される。サイドウォール膜５７は、ソース／ドレイン領域１６，１７，３１〜３３にＬＤＤ構造を形成するための膜である。図１０はこの状態を示している。
【００５０】
次いで、Ｎ＋型のイオンを注入することによって、ＬＤＤ構造を持つソース／ドレイン領域１６，１７，３１〜３３を完成させる。引き続いて、プラズマＣＶＤ法などによって、層間絶縁膜５８を形成する。図１１はこの状態を示している。図１１に示すように、ゲート電極３５付近の上の層間絶縁膜５８の突起５８ａの突出量は、小さい。図面には示していないが、同様に、他のゲート電極３６，３７付近上の層間絶縁膜５８の突起の突出量も、小さい。
【００５１】
その後、図１１に示す基板の上面を、ＣＭＰ（化学的機械的研磨）による研磨によって、平坦化する。図１２はこの状態を示す。図１１に示す状態で形成されていた層間絶縁膜５８の突起５８ａ等の突起の突出量が少ないので、このＣＭＰの際に、局所的に圧力が高くなる部分を分散できるため、層間絶縁膜５８の突起の欠けが発生し難くなる。したがって、層間絶縁膜５８の上面に、引っかき傷（スクラッチ）、すなわちエッチング痕が生じ難くなる。
【００５２】
次に、層間絶縁膜５８等にコンタクトホール１６ａ，１７ａ，３１ａ，３３ａ，３４ａ，３５ａ，３６ａ，３７ａ用の穴をあけ、タングステン等をデポジションして前記穴内にタングステン等を埋め込む。引き続いて、前記穴以外のタングステン等をＣＭＰによって除去する。このとき、前記エッチング痕があると、そこにタングステン等が残ってしまい、そのタングステン等により配線間のショートが引き起こされる。しかし、前述したように、前記エッチング痕が生じ難いので、配線間のショートによる不良が低減され、歩留りが向上する。
【００５３】
引き続いて、配線４１等の１層目配線層を形成する。図６はこの状態を示している。その後、図６に示す状態の基板上に、公知の方法で、層間絶縁膜、２層目の配線層、層間絶縁膜、３層目の配線層、平坦化層、カラーフィルタ、平坦化層及びマイクロレンズを形成する。これにより、本実施の形態による固体撮像素子１が完成する。
【００５４】
図１３は、本実施の形態による固体撮像素子１と比較される比較例による固体撮像素子の２×２個の画素４を模式的に示す概略平面図であり、図４に対応している。図１４は、図１３中のＢ−Ｂ’線に沿った概略断面図であり、図６に対応している。図１５は、この比較例による固体撮像素子の所定の製造工程を模式的に示す概略断面図であり、図１１に対応している。図１３乃至図１５において、図４乃至図６及び図１１中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
【００５５】
この比較例が本実施の形態と異なる所は、絶縁膜５６の形成領域のみである。本実施の形態では、前述したように、絶縁膜５６は、画素領域１０のうち各画素４の領域１６Ｒ，１７Ｒ，３１Ｒ，３２Ｒ，３３Ｒ及びゲート電極３４〜３７に対するコンタクトホール形成領域を除いた領域されている。これに対し、この比較例では、絶縁膜５６は、各画素４のゲート電極３４〜３７に対するコンタクトホールの形成領域を除いて、各画素４のフォトダイオード１５よりも一回り大きい領域のみにフォトダイオード１５を覆うように、形成されている。
【００５６】
この比較例による固体撮像素子も、本実施の形態による固体撮像素子の前述した製造方法と同様の製造方法で製造される。しかしながら、この比較例では、絶縁膜５６の前述した領域に形成されているので、図１５に示すように、絶縁膜５６の図１３中の上側（図１５中の左側）の端部が、ＬＯＣＯＳによる厚いシリコン酸化膜５５ｂ上のゲート電極３５上に位置する。このため、図１５に示すように層間絶縁膜５８を形成すると、ゲート電極３５付近の上の層間絶縁膜５８の突起５８ａの突出量は、大きくなる。これに対し、本実施の形態では、絶縁膜５６が前述したように形成されているので、図１１に示すように、この比較例に比べて、ゲート電極３５付近の上の層間絶縁膜５８の突起５８ａの突出量が小さくなる。これらの点は、ゲート電極３５のみならず、ゲート電極３６，３７についても同様である。
【００５７】
層間絶縁膜５８の突起５８ａの突出量が大きい場合に、層間絶縁膜５８をＣＰＭにより平坦化した様子を、図１６に模式的に示す。この比較例のように、突起５８ａの突出量が大きい場合に層間絶縁膜５８をＣＭＰにより平坦化すると、層間絶縁膜５８の突起の欠けが発生し易くなる。したがって、この比較例では、層間絶縁膜５８の上面に、エッチング痕５８ｂが生じ易くなる。このため、この比較例では、その後に、層間絶縁膜５８等にコンタクトホール用の穴をあけ、タングステン等をデポジションして前記穴内にタングステン等を埋め込んだ後に、前記穴以外のタングステン等をＣＭＰによって除去するときに、エッチング痕５８ｂにタングステン等が残ってしまい、そのタングステン等により配線間のショートが引き起こされる。よって、この比較例では、前記エッチング痕が生じ易いので、配線間のショートによる不良が多く発生し、歩留りが低下してしまう。
【００５８】
これに対し、本実施の形態では、前述したように、図１１に示すように、層間絶縁膜５８の突起５８ａの突出量が小さいので、前記エッチング痕が生じ難い。したがって、本実施の形態によれば、この比較例に比べて、配線間のショートによる不良が低減され、歩留りが向上する。
【００５９】
本実施の形態では、前述したように、絶縁膜５６は、画素領域１０のうち各画素４の領域１６Ｒ，１７Ｒ，３１Ｒ，３２Ｒ，３３Ｒ及びゲート電極３４〜３７に対するコンタクトホール形成領域を除いた領域されている。
【００６０】
しかしながら、絶縁膜５６の形成領域は、これに限定されない。絶縁膜５６は、各画素４の領域１６Ｒ，１７Ｒ，３１Ｒ，３２Ｒ，３３Ｒ及びゲート電極３４〜３７に対するコンタクトホール形成領域とを非形成領域として、前記非形成領域には形成せずに、各画素４について当該画素４のフォトダイオード１５上の領域と当該画素４のトランジスタ１１〜１４のうちの少なくとも１つのトランジスタのゲート電極上の領域のうちの前記非形成領域を除く領域とに渡って形成すればよい。以下に、その一例を、第２の実施の形態として説明する。
【００６１】
［第２の実施の形態］
【００６２】
図１７は、本発明の第２の実施の形態による固体撮像素子の２×２個の画素４を模式的に示す概略平面図であり、図４に対応している。図１７において、図４中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。なお、図１７中のＣ−Ｃ’線に沿った断面図は、図６中左側半分と図１４中の右側半分とを合体させたような図となる。
【００６３】
本実施の形態が前記第１の実施の形態と異なる所は、絶縁膜５６の形成領域のみである。本実施の形態では、絶縁膜５６は、各画素４の領域１６Ｒ，１７Ｒ，３１Ｒ，３２Ｒ，３３Ｒ及びゲート電極３４〜３７に対するコンタクトホール形成領域とを非形成領域として、前記非形成領域には形成されず、各画素４について当該画素４のフォトダイオード１５よりも一回り大きい領域と、各画素４のゲート電極３５上の領域のうちの前記非形成領域を除く領域とのみに渡って、形成されている。
【００６４】
本実施の形態によれば、前記第１の実施の形態に比べると、前述した図１３乃至図１５に示す比較例と同様に、ＣＭＰによる層間絶縁膜５８の平坦化の際に、ゲート電極３６，３７付近においてエッチング痕が生じ易い。しかし、本実施の形態によれば、前述した図１３乃至図１５に示す比較例とは異なり、前記第１の実施の形態と同様に、ＣＭＰによる層間絶縁膜５８の平坦化の際に、ゲート電極３５付近においてエッチング痕は生じ難い。よって、本実施の形態によれば、前記第１の実施の形態ほどではないものの、前述した比較例に比べると、配線間のショートによる不良が低減され、歩留りが向上する。
【００６５】
［第３の実施の形態］
【００６６】
図１８は、本発明の第３の実施の形態による固体撮像素子の２×２個の画素４を模式的に示す概略平面図であり、図４に対応している。図１９は、図１８中のＤ−Ｄ’線に沿った概略断面図であり、図６に対応している。図１８及び図１９において、図４乃至図６中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
【００６７】
本実施の形態が前記第１の実施の形態と異なる所は、絶縁膜５６の形成領域が前述した図１３及び図１４に示す比較例の場合と同じにされている点と、基本的に、前記第１の実施の形態における絶縁膜５６の形成領域のうち、前記比較例における絶縁膜５６を除いた領域に、絶縁膜６０が形成されている点のみである。
【００６８】
本実施の形態では、絶縁膜５６は、前記比較例と同じく、各画素４のゲート電極３４〜３７に対するコンタクトホールの形成領域を除いて、各画素４のフォトダイオード１５よりも一回り大きい領域のみにフォトダイオード１５を覆うように、形成されている。
【００６９】
また、本実施の形態では、絶縁膜６０は、絶縁膜５６が形成された領域よりも一回り大きい領域と前記領域１６Ｒ，１７Ｒ，３１Ｒ，３２Ｒ，３３Ｒ（図１８では図示せず。図４参照。）と各画素４のゲート電極３４〜３７に対するコンタクトホール形成領域とが非形成領域とされて、前記非形成領域には形成されず、画素領域１０のうちの前記非形成領域以外の領域に形成されている。本実施の形態では、絶縁膜６０は、例えば、１層の窒化シリコン層で構成されている。もっとも、絶縁膜６０は、２層以上で構成してもよい。そして、図１９に示すように、絶縁膜６０の一部は、ゲート電極３５と接触してゲート電極３５の直上に位置している。図面には示していないが、同様に、絶縁膜６０の各一部は、ゲート電極３６，３７とそれぞれ接触してゲート電極３６，３７の直上にそれぞれ位置している。
【００７０】
次に、本実施の形態による固体撮像素子の製造方法の一例について、図２０乃至図２３を参照して説明する。図２０乃至図２３は、この製造方法の主要な工程を模式的に示す概略断面図であり、図１８に対応している。
【００７１】
まず、前述した第１の実施の形態による固体撮像素子の製造方法における図９に示す工程までの工程を行う。図９に示す状態の基板上に、各画素４のフォトダイオード１５よりも一回り大きい領域のみにフォトダイオード１５を覆うように、絶縁膜５６（下側のシリコン窒化層５６ａと上側のシリコン酸化層５６ｂとの２層膜）を形成する。これと同時に、各層５６ａ，５６ｂの形成に際して成膜されたシリコン窒化物とシリコン酸化物とによって、ゲート電極３４〜３７の側壁に、サイドウォール膜５７が形成される。図２０はこの状態を示している。
【００７２】
次いで、Ｎ＋型のイオンを注入することによって、ＬＤＤ構造を持つソース／ドレイン領域１６，１７，３１〜３３を完成させる。その後、絶縁膜５６が形成された領域よりも一回り大きい領域と前記領域１６Ｒ，１７Ｒ，３１Ｒ，３２Ｒ，３３Ｒ（図１８では図示せず。図４参照。）とを非形成領域とし、画素領域１０のうちの前記非形成領域以外の領域に絶縁膜６０を形成する。図２１はこの状態を示している。なお、絶縁膜６０を形成した後に、絶縁膜５６を形成してもよい。
【００７３】
その後、プラズマＣＶＤ法などによって、層間絶縁膜５８を形成する。図２２はこの状態を示している。図２２に示すように、図１１の場合と同様に、ゲート電極３５付近の上の層間絶縁膜５８の突起５８ａの突出量は、小さい。図面には示していないが、同様に、他のゲート電極３６，３７付近上の層間絶縁膜５８の突起の突出量も、小さい。なお、絶縁膜６０の膜厚は自由に設定できるので、その膜厚を適宜設定することで、前記第１の実施の形態に比べて、ＣＭＰによる平坦化前の層間絶縁膜５８の平坦度を増すことができる。よって、本実施の形態によれば、層間絶縁膜５８の上面にエッチング痕が一層生じ難くなる。
【００７４】
次に、層間絶縁膜５８等にコンタクトホール１６ａ，１７ａ，３１ａ，３３ａ，３４ａ，３５ａ，３６ａ，３７ａ用の穴をあけ、タングステン等をデポジションして前記穴内にタングステン等を埋め込む。引き続いて、前記穴以外のタングステン等をＣＭＰによって除去する。このとき、前記エッチング痕があると、そこにタングステン等が残ってしまい、そのタングステン等により配線間のショートが引き起こされる。しかし、前述したように、前記エッチング痕が生じ難いので、配線間のショートによる不良が低減され、歩留りが向上する。
【００７５】
引き続いて、配線４１等の１層目配線層を形成する。図１９はこの状態を示している。その後、図１９に示す状態の基板上に、公知の方法で、層間絶縁膜、２層目の配線層、層間絶縁膜、３層目の配線層、平坦化層、カラーフィルタ、平坦化層及びマイクロレンズを形成する。これにより、本実施の形態による固体撮像素子が完成する。
【００７６】
本実施の形態によれば、前記第１の実施の形態と同様に、配線間のショートによる不良が低減され、歩留りが向上する。また、絶縁膜６０を適切に設定すれば、配線間のショートによる不良を更に低減し、歩留りを更に向上させることができる。
【００７７】
本実施の形態では、絶縁膜６０は、絶縁膜５６が形成された領域よりも一回り大きい領域と前記領域１６Ｒ，１７Ｒ，３１Ｒ，３２Ｒ，３３Ｒ（図１８では図示せず。図４参照。）と各画素４のゲート電極３４〜３７に対するコンタクトホール形成領域とが非形成領域とされて、前記非形成領域には形成されず、画素領域１０のうちの前記非形成領域以外の領域に形成されている。
【００７８】
しかしながら、絶縁膜６０の形成領域は、これに限定されない。絶縁膜６０は、絶縁膜５６が形成された領域よりも一回り大きい領域と各画素４の領域１６Ｒ，１７Ｒ，３１Ｒ，３２Ｒ，３３Ｒとゲート電極３４〜３７に対するコンタクトホール形成領域とを非形成領域として、前記非形成領域には形成せずに、各画素４について当該画素４のトランジスタ１１〜１４のうちの少なくとも１つのトランジスタのゲート電極上の領域のうちの前記非形成領域を除く領域に形成すればよい。以下に、その一例を、第４の実施の形態として説明する。
【００７９】
［第４の実施の形態］
【００８０】
図２４は、本発明の第４の実施の形態による固体撮像素子の２×２個の画素４を模式的に示す概略平面図であり、図４に対応している。図２４において、図４中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。なお、図１７中のＥ−Ｅ’線に沿った断面図は、図１９中左側半分と図１４中の右側半分とを合体させたような図となる。
【００８１】
本実施の形態が前記第３の実施の形態と異なる所は、絶縁膜６０の形成領域のみである。絶縁膜６０は、絶縁膜５６が形成された領域よりも一回り大きい領域と各画素４の領域１６Ｒ，１７Ｒ，３１Ｒ，３２Ｒ，３３Ｒとゲート電極３４〜３７に対するコンタクトホール形成領域とを非形成領域として、前記非形成領域には形成せずに、各画素４について当該画素４のトランジスタ１１〜１４のうちのトランジスタ１１のゲート電極３５上の領域のうちの前記非形成領域を除く領域にのみ形成されている。
【００８２】
本実施の形態によれば、前記第３の実施の形態に比べると、前述した図１３乃至図１５に示す比較例と同様に、ＣＭＰによる層間絶縁膜５８の平坦化の際に、ゲート電極３６，３７付近においてエッチング痕が生じ易い。しかし、本実施の形態によれば、前述した図１３乃至図１５に示す比較例とは異なり、前記第３の実施の形態と同様に、ＣＭＰによる層間絶縁膜５８の平坦化の際に、ゲート電極３５付近においてエッチング痕は生じ難い。よって、本実施の形態によれば、前記第３の実施の形態ほどではないものの、前述した比較例に比べると、配線間のショートによる不良が低減され、歩留りが向上する。
【００８３】
以上、本発明の各実施の形態及びその変形例について説明したが、本発明はこれらに限定されるものではない。
【図面の簡単な説明】
【００８４】
【図１】本発明の第１の実施の形態による固体撮像素子を示す概略構成図である。
【図２】図１中の画素を示す回路図である。
【図３】図１中の２×２個の画素を配線と共に模式的に示す概略平面図である。
【図４】図１中の２×２個の画素を絶縁膜と共に模式的に示す概略平面図である。
【図５】図４中の１つの画素を模式的に示す概略拡大平面図である。
【図６】図３乃至図５中のＡ−Ａ’線に沿った概略断面図である。
【図７】絶縁膜の非形成領域の変形例を示す概略拡大平面図である。
【図８】本発明の第１の実施の形態による固体撮像素子の製造方法の主要な工程を模式的に示す概略断面図である。
【図９】図８に引き続く工程を模式的に示す概略断面図である。
【図１０】図９に引き続く工程を模式的に示す概略断面図である。
【図１１】図１０に引き続く工程を模式的に示す概略断面図である。
【図１２】図１１に引き続く工程を模式的に示す概略断面図である。
【図１３】比較例による固体撮像素子の２×２個の画素を模式的に示す概略平面図である。
【図１４】図１３中のＢ−Ｂ’線に沿った概略断面図である。
【図１５】図１３及び図１４に示す比較例による固体撮像素子の所定の製造工程を模式的に示す概略断面図である。
【図１６】層間絶縁膜をＣＰＭにより平坦化する前及び後の様子を、模式的に示す図である。
【図１７】本発明の第２の実施の形態による固体撮像素子の２×２個の画素を模式的に示す概略平面図である。
【図１８】本発明の第３の実施の形態による固体撮像素子の２×２個の画素を模式的に示す概略平面図である。
【図１９】図１８中のＤ−Ｄ’線に沿った概略断面図である。
【図２０】本発明の第２の実施の形態による固体撮像素子の製造方法の主要な工程を模式的に示す概略断面図である。
【図２１】図２０に引き続く工程を模式的に示す概略断面図である。
【図２２】図２１に引き続く工程を模式的に示す概略断面図である。
【図２３】図２２に引き続く工程を模式的に示す概略断面図である。
【図２４】本発明の第４の実施の形態による固体撮像素子の２×２個の画素４を模式的に示す概略平面図である。
【符号の説明】
【００８５】
１  固体撮像素子
４  画素
１１〜１４  トランジスタ
１５  フォトダイオード
１６，１７，３１〜３３  拡散領域（ソース／ドレイン領域）
５６，６０  絶縁膜
３４〜３７  ゲート電極
【図１】
2010050275.tif 000003
【図２】
2010050275.tif 000004
【図３】
2010050275.tif 000005
【図４】
2010050275.tif 000006
【図５】
2010050275.tif 000007
【図６】
2010050275.tif 000008
【図７】
2010050275.tif 000009
【図８】
2010050275.tif 000010
【図９】
2010050275.tif 000011
【図１０】
2010050275.tif 000012
【図１１】
2010050275.tif 000013
【図１２】
2010050275.tif 000014
【図１３】
2010050275.tif 000015
【図１４】
2010050275.tif 000016
【図１５】
2010050275.tif 000017
【図１６】
2010050275.tif 000018
【図１７】
2010050275.tif 000019
【図１８】
2010050275.tif 000020
【図１９】
2010050275.tif 000021
【図２０】
2010050275.tif 000022
【図２１】
2010050275.tif 000023
【図２２】
2010050275.tif 000024
【図２３】
2010050275.tif 000025
【図２４】
2010050275.tif 000026