(57)【要約】【課題】ＭＯＳトランジスタ構成のアクティブフィルタの回路規模を小さくする。【解決手段】アクティブフィルタ５０にはバッファアンプＢｕｆｆ１、バッファアンプＢｕｆｆ２、可変利得増幅器ＧＣＡ１、抵抗Ｒ１ａ、抵抗Ｒ１ｂ、抵抗Ｒ２、コンデンサＣ１ａ、コンデンサＣ１ｂ、及びコンデンサＣ２が設けられる。入力電圧Ｖｉｎが入力される抵抗Ｒ１ａとコンデンサＣ１ａからなる第１のＲＣフィルタ、バッファアンプＢｕｆｆ１、抵抗Ｒ２とコンデンサＣ２からなる第２のＲＣフィルタ、及びバッファアンプＢｕｆｆ２から２次のサレンキー型フィルタ回路が構成され、出力電圧Ｖｏｕｔが出力される。出力電圧Ｖｏｕｔは第１のＲＣフィルタに帰還入力される。入力電圧Ｖｉｎ側と第２のＲＣフィルタの間には抵抗Ｒ１ｂとコンデンサＣ１ｂからなる第３のＲＣフィルタと可変利得増幅器ＧＣＡ１が縦続接続される。【選択図】図１
2010124139.tif 000002
【特許請求の範囲】
【請求項１】
第１の抵抗及び第１のコンデンサが設けられ、入力信号が入力される第１のＲＣフィルタと、前記第１のＲＣフィルタの出力側に設けられ、前記第１のＲＣフィルタから出力される信号を増幅する第１のバッファアンプとを有する第１のフィルタ回路と、
第２の抵抗及び第２のコンデンサが設けられ、前記第１のフィルタ回路の出力側に設けられ、前記第１のフィルタ回路から出力される信号が入力される第２のＲＣフィルタと、前記第２のＲＣフィルタの出力側に設けられ、前記第２のＲＣフィルタから出力される信号を増幅して出力信号を出力する第２のバッファアンプとを有し、前記出力信号を前記第１のＲＣフィルタに帰還入力する第２のフィルタ回路と、
第３の抵抗及び第３のコンデンサが設けられ、前記入力信号が入力される第３のＲＣフィルタと、
前記第３のＲＣフィルタと前記第２のＲＣフィルタの間に設けられ、利得制御を行う可変利得増幅器と、
を具備することを特徴とするアクティブフィルタ。
【請求項２】
前記第１の抵抗は一端に前記入力信号が入力され、他端が前記第１のバッファアンプの入力側に接続され、前記第１のコンデンサは一端が前記第１の抵抗の他端に接続され、他端が前記第２のバッファアンプの出力側に接続され、前記第２の抵抗は一端が前記第１のバッファアンプの出力側に接続され、他端が前記第２のバッファアンプの入力側に接続され、第２のコンデンサは一端が前記第２の前記第２のバッファアンプの入力側に接続され、他端が前記可変利得増幅器の出力側に接続され、前記第３のコンデンサは一端に前記入力信号が入力され、他端が前記可変利得増幅器の入力側に接続され、前記第３の抵抗は一端が前記可変利得増幅器の入力側に接続され、他端が基準電源に接続されること特徴とする請求項１に記載のアクティブフィルタ。
【請求項３】
前記第１の抵抗と前記第３の抵抗の値は同一に設定され、前記第１のコンデンサと前記第３のコンデンサの容量の値は同一に設定されることを特徴とする請求項１又は２に記載のアクティブフィルタ。
【請求項４】
第１の抵抗及び第１のコンデンサが設けられ、入力信号が入力される第１のＲＣフィルタと、前記第１のＲＣフィルタの出力側に設けられ、前記第１のＲＣフィルタから出力される信号を増幅する第１のバッファアンプとを有する第１のフィルタ回路と、
第２の抵抗及び第２のコンデンサが設けられ、前記第１のフィルタ回路の出力側に設けられ、前記第１のフィルタ回路から出力される信号が入力される第２のＲＣフィルタと、前記第２のＲＣフィルタの出力側に設けられ、前記第２のＲＣフィルタから出力される信号を増幅する第２のバッファアンプとを有し、前記第２のバッファアンプの出力信号を前記第１のＲＣフィルタに帰還入力する第２のフィルタ回路と、
入力のプラス側に前記入力信号が入力され、入力のマイナス側に前記第１のフィルタ回路から出力される信号が入力され、減算処理を行う第１の減算器と、
前記第１の減算器から出力される信号が入力され、利得制御を行う可変利得増幅器と、
入力のプラス側に前記第２のフィルタ回路から出力される信号が入力され、入力のマイナス側に前記可変利得増幅器から出力される信号が入力され、減算処理を行って出力信号を出力する第２の減算器と、
を具備することを特徴とするアクティブフィルタ。
【請求項５】
前記第１の抵抗は一端に前記入力信号が入力され、他端が前記第１のバッファアンプの入力側に接続され、前記第１のコンデンサは一端が前記第１の抵抗の他端に接続され、他端が前記第２のバッファアンプの出力側に接続され、前記第２の抵抗は一端が前記第１のバッファアンプの出力側に接続され、他端が前記第２のバッファアンプの入力側に接続され、第２のコンデンサは一端が前記第２の抵抗の他端に接続され、他端が基準電源に接続されること特徴とする請求項４に記載のアクティブフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブフィルタに関する。
【背景技術】
【０００２】
電子機器分野に用いられる回路技術にはアナログ・デジタル信号処理技術があり、信号処理の重要なブロックにフィルタ回路がある。フィルタ回路には、パッシブフィルタとアクティブフィルタがある。アクティブフィルタは、半導体集積回路に適したフィルタとして各種分野に適用される。バイポーラトランジスタから構成されるトランスコンダクタンスアンプと容量から構成されるＧｍ−Ｃフィルタと、Ｇｍ−Ｃフィルタの段間に設けられ、利得を制御する可変利得増幅器とから構成されるアクティブフィルタが、半導体集積回路の入出力回路部などに多用される（例えば、特許文献１参照。）。
【０００３】
近年、各種電子機器分野ではシステムの高機能化、高周波化、及び高集積度化が進展している。この進展に伴い、微細化及び高集積度化が容易なＭＯＳ或いはＣＭＯＳデバイス技術が半導体集積回路の中心的なデバイス技術となっている。特許文献１などに記載されているＧｍ−Ｃフィルタと可変利得増幅器から構成されるアクティブフィルタをＭＯＳ或いはＣＭＯＳ構成の回路に置き換える場合、バイポーラトランジスタ構成のトランスコンダクタンスはバイポーラトランジスタのコレクタ電流に比例するが、ＭＯＳ或いはＣＭＯＳ構成のトランスコンダクタンスはＭＯＳトランジスタのドレイン電流の平方根に比例するので、単なる能動素子の入れ替えだけではアクティブフィルタのＭＯＳ或いはＣＭＯＳへの置き換えができず回路規模が増大するという問題点がある。
【特許文献１】特開２００８−１７７８９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、回路規模の小さなＭＯＳトランジスタ構成のアクティブフィルタを提供することにある。
【課題を解決するための手段】
【０００５】
本発明の一態様のアクティブフィルタは、第１の抵抗及び第１のコンデンサが設けられ、入力信号が入力される第１のＲＣフィルタと、前記第１のＲＣフィルタの出力側に設けられ、前記第１のＲＣフィルタから出力される信号を増幅する第１のバッファアンプとを有する第１のフィルタ回路と、第２の抵抗及び第２のコンデンサが設けられ、前記第１のフィルタ回路の出力側に設けられ、前記第１のフィルタ回路から出力される信号が入力される第２のＲＣフィルタと、前記第２のＲＣフィルタの出力側に設けられ、前記第２のＲＣフィルタから出力される信号を増幅して出力信号を出力する第２のバッファアンプとを有し、前記出力信号を前記第１のＲＣフィルタに帰還入力する第２のフィルタ回路と、第３の抵抗及び第３のコンデンサが設けられ、前記入力信号が入力される第３のＲＣフィルタと、前記第３のＲＣフィルタと前記第２のＲＣフィルタの間に設けられ、利得制御を行う可変利得増幅器とを具備することを特徴とする。
【０００６】
更に、本発明の他態様のアクティブフィルタは、第１の抵抗及び第１のコンデンサが設けられ、入力信号が入力される第１のＲＣフィルタと、前記第１のＲＣフィルタの出力側に設けられ、前記第１のＲＣフィルタから出力される信号を増幅する第１のバッファアンプとを有する第１のフィルタ回路と、第２の抵抗及び第２のコンデンサが設けられ、前記第１のフィルタ回路の出力側に設けられ、前記第１のフィルタ回路から出力される信号が入力される第２のＲＣフィルタと、前記第２のＲＣフィルタの出力側に設けられ、前記第２のＲＣフィルタから出力される信号を増幅する第２のバッファアンプとを有し、前記第２のバッファアンプの出力信号を前記第１のＲＣフィルタに帰還入力する第２のフィルタ回路と、入力のプラス側に前記入力信号が入力され、入力のマイナス側に前記第１のフィルタ回路から出力される信号が入力され、減算処理を行う第１の減算器と、前記第１の減算器から出力される信号が入力され、利得制御を行う可変利得増幅器と、入力のプラス側に前記第２のフィルタ回路から出力される信号が入力され、入力のマイナス側に前記可変利得増幅器から出力される信号が入力され、減算処理を行って出力信号を出力する第２の減算器とを具備することを特徴とする。
【発明の効果】
【０００７】
本発明によれば、回路規模の小さなＭＯＳトランジスタ構成のアクティブフィルタを提供することができる。
【発明を実施するための最良の形態】
【０００８】
以下本発明の実施例について図面を参照しながら説明する。
【実施例１】
【０００９】
まず、本発明の実施例１に係るアクティブフィルタについて、図面を参照して説明する。図１はＭＯＳトランジスタ構成のアクティブフィルタを示す回路図、図２は比較例のＭＯＳトランジスタ構成のアクティブフィルタを示す回路図、図３は比較例のバイポーラトランジスタ構成のアクティブフィルタを示す回路図、図４はＭＯＳトランジスタ構成のアクティブフィルタの回路規模を示す比較図である。本実施例では、ＭＯＳトランジスタ構成のアクティブフィルタの回路規模を小さくしている。
【００１０】
図１に示すように、アクティブフィルタ５０には、バッファアンプＢｕｆｆ１、バッファアンプＢｕｆｆ２、可変利得増幅器ＧＣＡ１、抵抗Ｒ１ａ、抵抗Ｒ１ｂ、抵抗Ｒ２、コンデンサＣ１ａ、コンデンサＣ１ｂ、及びコンデンサＣ２が設けられる。アクティブフィルタ５０は、高域利得を可変する２次のアクティブフィルタ回路である。アクティブフィルタ５０は、例えば光ディスクやＤＶＤなどの機器に搭載される波形等化器（イコライザー  Equalizerとも呼称される）として使用される。
【００１１】
アクティブフィルタ５０は、バイポーラトランジスタから構成されるトランスコンダクタンスアンプと容量から構成されるＧｍ−Ｃフィルタと、Ｇｍ−Ｃフィルタの段間に設けられ、利得を制御する可変利得増幅器とから構成されるアクティブフィルタ（図３に記載）を、バイポーラトランジスタからＭＯＳトランジスタに置き換え、且つ回路規模を小さくした構成にしたものである。その詳細は、後述する。
【００１２】
ここでは、２次のアクティブフィルタ回路を波形等化器として使用しているが、４次或いは６次のアクティブフィルタ回路などを波形等化器として使用してもよい。
【００１３】
抵抗Ｒ１ａは、一端に入力信号としての入力電圧Ｖｉｎが入力され、他端がノードＮ２に接続される。コンデンサＣ１ａは、一端がノードＮ２に接続され、他端に出力信号としての出力電圧Ｖｏｕｔが帰還入力される。抵抗Ｒ１ａとコンデンサＣ１ａは、第１のＲＣフィルタを構成する。
【００１４】
バッファアンプＢｕｆｆ１は、第１のＲＣフィルタから出力される信号（ノードＮ２の信号）が入力され、この信号を増幅（利得１）し、増幅された信号をノードＮ３から出力する。バッファアンプＢｕｆｆ１には、例えばＣＭＯＳ構成の電圧帰還型オペアンプが使用される。抵抗Ｒ１ａ、コンデンサＣ１ａ、及びバッファアンプＢｕｆｆ１は、第１のフィルタ回路を構成する。
【００１５】
抵抗Ｒ２は、一端に第１のフィルタ回路から出力される信号（ノードＮ３の信号）が入力され、他端がノードＮ４に接続される。コンデンサＣ２は、一端がノードＮ４に接続され、他端が可変利得増幅器ＧＣＡ１の出力側（ノードＮ６）に接続される。抵抗Ｒ２とコンデンサＣ２は、第２のＲＣフィルタを構成する。
【００１６】
バッファアンプＢｕｆｆ２は、第２のＲＣフィルタから出力される信号（ノードＮ４の信号）が入力され、この信号を増幅（利得１）し、出力信号としての出力電圧Ｖｏｕｔ（ノードＮ７の信号）を出力する。バッファアンプＢｕｆｆ２には、例えばＣＭＯＳ構成の電圧帰還型オペアンプが使用される。抵抗Ｒ２、コンデンサＣ２、及びバッファアンプＢｕｆｆ２は、第２のフィルタ回路を構成する。
【００１７】
コンデンサＣ１ｂは、一端がノードＮ１に接続され、一端に入力電圧Ｖｉｎが入力され、他端がノードＮ５に接続される。抵抗Ｒ１ｂは、一端がノードＮ５に接続され、他端が基準電源（ＡＣ接地電位）ＶＲＥＦに接続される。抵抗Ｒ１ｂとコンデンサＣ１ｂは、第３のＲＣフィルタを構成する。
【００１８】
可変利得増幅器ＧＣＡ１は、第３のＲＣフィルタから出力される信号（ノードＮ５の信号）が入力され、利得制御を行い、利得制御された信号（ノードＮ６の信号）を第２のＲＣフィルタ（コンデンサＣ２の他端）に出力する。可変利得増幅器ＧＣＡ１には、例えばＭＯＳトランジスタ構成の可変利得アンプが使用される。
【００１９】
ここで、抵抗Ｒ１ａと抵抗Ｒ１ｂの抵抗値は、同一の値（抵抗値ｒ１）に設定され、抵抗Ｒ２は抵抗値ｒ２に設定される。抵抗Ｒ１ａ、抵抗Ｒ１ｂ、及び抵抗Ｒ２は、例えばＤＡＣで抵抗値が可変される。コンデンサＣ１ａとコンデンサＣ１ｂの容量値は、同一の値（容量値ｃ１）に設定され、コンデンサＣ２は容量値ｃ２に設定される。可変利得増幅器ＧＣＡ１の利得を−ｋとすると、
第１のフィルタ回路の出力信号であるノードＮ３の電圧Ｖｎ３は、
Vn3＝Vin・[1／{1+(S・c1・r1)}] +Vout・[(S・c1・r1)／{1+(S・c1・r1)}]・・式（1）
で表される。なお、Ｓは複素変数である。
【００２０】
可変利得増幅器ＧＣＡ１の出力信号であるノードＮ６の電圧Ｎｎ６は、
Vn6＝Vin・(−k)・[(S・c1・r1)／{1+(S・c1・r1)}]・・・・・・・・・・・・式（２）
で表される。
【００２１】
出力信号である出力電圧Ｖｏｕｔは、
Vout＝Vn3・[1／{1+(S・c2・r2)}]+Vn6・[(S・c2・r2)／{1+(S・c2・r2)}] ・・式（３）
で表される。
【００２２】
式（１）乃至式（３）から、アクティブフィルタ５０の伝達関数（Ｖｏｕｔ／Ｖｉｎ）は、
Vout/Vin=[(-k・S2)+{1/(r1・r2・c1・c2)}]／[S2+(S/r1・c1)+(1/r1・r2・c1・c2)]・・式（４）
で表される。
【００２３】
図２に示すように、比較例のアクティブフィルタ６０には、バッファアンプＢｕｆｆ１乃至Ｂｕｆｆ４、可変利得増幅器ＧＣＡ１１、減算器ＳＴＲ１、抵抗Ｒ１ａ、抵抗Ｒ１ｂ、抵抗Ｒ２ａ、抵抗Ｒ２ｂ、コンデンサＣ１ａ、コンデンサＣ１ｂ、コンデンサＣ２ａ、及びコンデンサＣ２ｂが設けられる。アクティブフィルタ６０は、Ｇｍ−Ｃフィルタと段間に設けられた可変利得増幅器から構成されるアクティブフィルタ（図３に記載）をＭＯＳトランジスタに置き換えたものであり、高域利得を可変する２次のアクティブフィルタ回路である。
【００２４】
抵抗Ｒ１ａは、一端に入力信号としての入力電圧Ｖｉｎが入力され、他端がノードＮ１２に接続される。コンデンサＣ１ａは、一端がノードＮ１２に接続され、他端にノードＮ１５の信号（バッファアンプＢｕｆｆ２の出力信号）が帰還入力される。抵抗Ｒ１ａとコンデンサＣ１ａは、第１のＲＣフィルタを構成する。
【００２５】
バッファアンプＢｕｆｆ１は、第１のＲＣフィルタから出力される信号（ノードＮ１２の信号）が入力され、この信号を増幅（利得１）し、増幅された信号をノードＮ１３から出力する。
【００２６】
抵抗Ｒ２ａは、一端にバッファアンプＢｕｆｆ１から出力される信号（ノードＮ１３の信号）が入力され、他端がノードＮ１４に接続される。コンデンサＣ２ａは、一端がノードＮ１４に接続され、他端が基準電源（ＡＣ接地電位）ＶＲＥＦに接続される。バッファアンプＢｕｆｆ２は、第２のＲＣフィルタから出力される信号（ノードＮ１４の信号）が入力され、この信号を増幅（利得１）し、増幅された信号（ノードＮ１５の信号）を出力する。抵抗Ｒ１ａ、コンデンサＣ１ａ、及びバッファアンプＢｕｆｆ１、抵抗Ｒ２ａ、コンデンサＣ２ａ、及びバッファアンプＢｕｆｆ２は、２次のサレンキー型フィルタ回路としての第１のアクティブフィルタ回路（二次のＬＰＦ）を構成する。
【００２７】
抵抗Ｒ１ｂは、一端が基準電源（ＡＣ接地電位）ＶＲＥＦに接続され、他端がノードＮ１７に接続される。コンデンサＣ１ｂは、一端がノードＮ１７に接続され、他端にバッファアンプＢｕｆｆ４の出力側（ノードＮ２０）に接続され、ノードＮ２０の信号が帰還入力される。抵抗Ｒ１ｂとコンデンサＣ１ｂは、第３のＲＣフィルタを構成する。
【００２８】
バッファアンプＢｕｆｆ３は、第３のＲＣフィルタから出力される信号（ノードＮ１７の信号）が入力され、この信号を増幅（利得１）し、増幅された信号をノードＮ１８から出力する。バッファアンプＢｕｆｆ３には、例えばＣＭＯＳ構成の電圧帰還型オペアンプが使用される。
【００２９】
抵抗Ｒ２ｂは、一端にバッファアンプＢｕｆｆ３から出力される信号（ノードＮ１８の信号）が入力され、他端がノードＮ１９に接続される。コンデンサＣ２ｂは、一端がノードＮ１９に接続され、他端がノードＮ１１（入力電圧Ｖｉｎが入力される）に接続される。バッファアンプＢｕｆｆ４は、第３のＲＣフィルタから出力される信号（ノードＮ１９の信号）が入力され、この信号を増幅（利得１）し、増幅された信号（ノードＮ２０の信号）を出力する。バッファアンプＢｕｆｆ４には、例えばＣＭＯＳ構成の電圧帰還型オペアンプが使用される。抵抗Ｒ１ｂ、コンデンサＣ１ｂ、バッファアンプＢｕｆｆ３、抵抗Ｒ２ｂ、コンデンサＣ２ｂ、及びバッファアンプＢｕｆｆ４は、２次のサレンキー型フィルタ回路としての第２のアクティブフィルタ回路（二次のＨＰＦ）を構成する。
【００３０】
可変利得増幅器ＧＣＡ１１は、第２のアクティブフィルタ回路（二次のＨＰＦ）から出力される信号（ノードＮ１８の信号）が入力され、利得制御を行い、利得制御された信号（ノードＮ２１の信号）を出力する。可変利得増幅器ＧＣＡ１１には、例えばＭＯＳトランジスタ構成の可変利得アンプが使用される。
【００３１】
減算器ＳＴＲ１は、入力のプラス側に第１のアクティブフィルタ回路（二次のＬＰＦ）の出力信号（ノードＮ１５の信号）が入力され、入力のマイナス側に可変利得増幅器ＧＣＡ１１の出力信号（ノードＮ２１の信号）が入力され、減算処理を行い、出力側（ノードＮ１６側）からアクティブフィルタ６０の出力信号Ｖｏｕｔを出力する。減算器ＳＴＲ１には、ＭＯＳトランジスタが使用される。
【００３２】
ここで、抵抗Ｒ１ａと抵抗Ｒ１ｂの抵抗値は、同一の値（抵抗値ｒ１）に設定され、抵抗Ｒ２ａと抵抗Ｒ２ｂの抵抗値は、同一の値（抵抗値ｒ１）に設定される。抵抗Ｒ１ａ、抵抗Ｒ１ｂ、抵抗Ｒ２ａ、及び抵抗Ｒ２ｂは、例えばＤＡＣで抵抗値が可変される。コンデンサＣ１ａとコンデンサＣ１ｂの容量値は、同一の値（容量値ｃ１）に設定され、コンデンサＣ２ａとコンデンサＣ２ｂの容量値は、同一の値（容量値ｃ１）に設定される。
【００３３】
可変利得増幅器ＧＣＡ１１の利得をｋとすると、アクティブフィルタ６０の伝達関数（Ｖｏｕｔ／Ｖｉｎ）は、本実施例のアクティブフィルタ５０の伝達関数（Ｖｏｕｔ／Ｖｉｎ）と同様に式（４）のように表記できる。
【００３４】
図３に示すように、比較例のアクティブフィルタ６１には、可変利得増幅器ＧＣＡ１２、トランスコンダクタンスアンプＧＭＡ１、トランスコンダクタンスアンプＧＭＡ２、コンデンサＣ１、コンデンサＣ２が設けられる。アクティブフィルタ６１は、能動素子にバイポーラトランジスタを用いたアクティブフィルタである。
【００３５】
トランスコンダクタンスアンプＧＭＡ１は、入力のプラス側（非反転入力端  ノードＮ３１）に入力信号である入力電圧Ｖｉｎが入力され、入力のマイナス側（反転入力端）に出力信号Ｖｏｕｔ（ノードＮ３３の信号）が入力され、増幅された信号をノードＮ３２側から出力する。コンデンサＣ１は、一端がノードＮ３２に接続され、他端が基準電源（ＡＣ接地電位）ＶＲＥＦに接続される。
【００３６】
トランスコンダクタンスアンプＧＭＡ２は、入力のプラス側（非反転入力端  ノードＮ３２）にトランスコンダクタンスアンプＧＭＡ１の出力信号が入力され、入力のマイナス側（反転入力端）に出力信号Ｖｏｕｔ（ノードＮ３３の信号）が入力され、増幅された信号を出力する。コンデンサＣ２は、一端がノードＮ３３に接続され、他端が可変利得増幅器ＧＣＡ１２の出力側（ノードＮ３４）に接続される。トランスコンダクタンスアンプＧＭＡ１、コンデンサＣ１、トランスコンダクタンスアンプＧＭＡ２、及びコンデンサＣ２は、二次のＧｍ−Ｃフィルタを構成する。
【００３７】
可変利得増幅器ＧＣＡ１２は、入力信号である入力電圧Ｖｉｎが入力され、利得制御を行い、利得制御された信号（ノードＮ３４の信号）をコンデンサＣ２の他端側に出力する。二次のＧｍ−Ｃフィルタと可変利得増幅器ＧＣＡ１２は、アクティブフィルタ６１を構成し、ノードＮ３３側から出力信号Ｖｏｕｔを出力する。
【００３８】
ここで、コンデンサＣ１の容量をｃ１、コンデンサＣ２の容量をｃ２、トランスコンダクタンスアンプＧＭＡ１のトランスコンダクタンスをｇｍ１、トランスコンダクタンスアンプＧＭＡ２のトランスコンダクタンスをｇｍ２、可変利得増幅器ＧＣＡ１２の利得を−ｋとすると、
トランスコンダクタンスアンプＧＭＡ１の出力信号であるノードＮ３２の電圧Ｖｎ３２は、
Vn32＝(Vin−Vout)・(gm1／S・c1) ・・・・・・・・・・・・・・・・式（５）
で表される。出力電圧Ｖｏｕｔと入力電圧Ｖｉｎに−ｋをかけた差は、
Vout−(−k)・Vin＝(Vn32−Vout)・(gm2／S・c2)・・・・・・・・・・式（６）
で表される。
【００３９】
式（５）及び式（６）から、アクティブフィルタ６１の伝達関数（Ｖｏｕｔ／Ｖｉｎ）は、
Vout/Vin=[-k・S2+gm1・gm2/c1・c2]/[S2+S・gm2/c2+gm1・gm2/c1・c2]・・式（７）
で表される。
【００４０】
ここで、r1＝（１／ｇｍ２）、ｒ２＝（１／ｇｍ１）とし、コンデンサＣ１の容量値ｃ１とコンデンサＣ２の容量値ｃ２を入れ替えると、アクティブフィルタ５０の伝達関数（Ｖｏｕｔ／Ｖｉｎ）の式（４）とアクティブフィルタ６１の伝達関数（Ｖｏｕｔ／Ｖｉｎ）の式（７）が同一となる。つまり、Ｇｍ−Ｃフィルタをサレンキー型フィルタに置き換えても同じ特性が得られることになる。
【００４１】
図４に示すように、比較例のアクティブフィルタ６０は、第１のアクティブフィルタ回路（二次のＬＰＦ）、第２のアクティブフィルタ回路（二次のＨＰＦ）、可変利得増幅器ＧＣＡ１１、及び減算器ＳＴＲ１から構成されている。これに対して本実施例のアクティブフィルタ５０は、２次のサレンキー型フィルタ回路、第３のＲＣフィルタ、及び可変利得増幅器ＧＣＡ１から構成され、回路の規模が縮小されている。具体的には、バッファアンプが２つ、減算器が１つ、コンデンサが１つ、抵抗が１つそれぞれ比較例のアクティブフィルタ６０よりも減少している。
【００４２】
次に、アクティブフィルタの特性について、図５及び図６を参照して説明する。図５は可変利得増幅器の利得可変時でのアクティブフィルタの周波数対利得特性を示す図、図６は可変利得増幅器の利得可変時でのアクティブフィルタの周波数対群遅延特性を示す図である。群遅延特性とは、位相を周波数で微分したものである。図５及び図６はシミュレーションにて算出した特性である。
【００４３】
図５に示すように、二次のアクティブフィルタ回路であるアクティブフィルタ５０では、可変利得増幅器ＧＣＡ１の利得ｋが変化すると高周波領域側（周波数が略５×１０６Ｈｚ以上）の利得が変化する。例えば、可変利得増幅器ＧＣＡ１の利得ｋが０．５の場合、高周波領域側（周波数が略５×１０６Ｈｚ以上）の利得が減衰し、略５×１０８Ｈｚで略一定な値となる。可変利得増幅器ＧＣＡ１の利得ｋが１の場合、周波数が略５×１０６Ｈｚから略５×１０８ＨｚＨｚの領域で利得が若干増加する。可変利得増幅器ＧＣＡ１の利得ｋが２の場合、高周波領域側（周波数が略５×１０６Ｈｚ以上）の利得が増大し、略３×１０８Ｈｚで飽和する。
【００４４】
図６に示すように、二次のアクティブフィルタ回路であるアクティブフィルタ５０では、可変利得増幅器ＧＣＡ１の利得ｋの値によらず、周波数が高周波領域側（周波数が略５×１０６Ｈｚ以上）の群遅延が減衰し、周波数が略７×１０６Ｈｚになると略一定な値となる。
【００４５】
ここでは、図示していないが、ＤＡＣで選択される抵抗の抵抗値を変化させた場合、アクティブフィルタ５０の周波数に対する利得特性と、アクティブフィルタ５０の周波数に対する群遅延特性とが変化する。具体的には、抵抗値を大きくすると利得の減少が低周波側に変化する。抵抗値を大きくすると低周波側の群遅延の値が大きくなり、群遅延の減少が低周波側に変化する。
【００４６】
上述したように、本実施例のアクティブフィルタでは、バッファアンプＢｕｆｆ１、バッファアンプＢｕｆｆ２、可変利得増幅器ＧＣＡ１、抵抗Ｒ１ａ、抵抗Ｒ１ｂ、抵抗Ｒ２、コンデンサＣ１ａ、コンデンサＣ１ｂ、及びコンデンサＣ２が設けられる。バッファアンプＢｕｆｆ１、バッファアンプＢｕｆｆ２、及び可変利得増幅器ＧＣＡ１を構成する能動素子にはＭＯＳトランジスタが使用される。入力電圧Ｖｉｎが入力される抵抗Ｒ１ａとコンデンサＣ１ａからなる第１のＲＣフィルタ、バッファアンプＢｕｆｆ１、抵抗Ｒ２とコンデンサＣ２からなる第２のＲＣフィルタ、及びバッファアンプＢｕｆｆ２からなる２次のサレンキー型フィルタ回路が設けられ、出力電圧Ｖｏｕｔが出力される。出力電圧Ｖｏｕｔは第１のＲＣフィルタに帰還入力される。入力電圧Ｖｉｎ側と第２のＲＣフィルタの間には、入力電圧Ｖｉｎが入力される抵抗Ｒ１ｂとコンデンサＣ１ｂからなる第３のＲＣフィルタと、可変利得増幅器ＧＣＡ１が縦続接続される。
【００４７】
このため、能動素子にバイポーラトランジスタを使用し、第一のＧｍ−Ｃフィルタ、第二のＧｍ−Ｃフィルタ、及び可変利得増幅器から構成される二次のアクティブフィルタを単純にサレンキー型フィルタに置き換えたアクティブフィルタ６０よりも、アクティブフィルタ５０の回路規模を小さくすることができる。
【００４８】
なお、本実施例では、バッファアンプＢｕｆｆ１、バッファアンプＢｕｆｆ２、及び可変利得増幅器ＧＣＡ１を構成する能動素子にＭＯＳトランジスタを用いているが、代わりにＭＩＳトランジスタを用いてもよい。ＭＯＳトランジスタとＭＩＳトランジスタは、絶縁ゲート型電界効果トランジスタと呼称される。
【実施例２】
【００４９】
次に、本発明の実施例２に係るアクティブフィルタについて、図面を参照して説明する。図７はＭＯＳトランジスタ構成のアクティブフィルタを示す回路図である。本実施例では、アクティブフィルタの回路構成を変えて、減算器を２つ設けている。
【００５０】
図７に示すように、アクティブフィルタ５１には、バッファアンプＢｕｆｆ１、バッファアンプＢｕｆｆ２、可変利得増幅器ＧＣＡ２１、減算器ＳＴＲ２１、減算器ＳＴＲ２２、抵抗Ｒ１ａ、抵抗Ｒ２ａ、コンデンサＣ１ａ、及びコンデンサＣ２ａが設けられる。アクティブフィルタ５１は、高域利得を可変する２次のアクティブフィルタ回路である。アクティブフィルタ５１は、例えば光ディスクやＤＶＤなどの機器に搭載される波形等化器（イコライザー  Equalizerとも呼称される）として使用される。
【００５１】
アクティブフィルタ５１は、バイポーラトランジスタから構成されるトランスコンダクタンスアンプと容量から構成されるＧｍ−Ｃフィルタと、Ｇｍ−Ｃフィルタの段間に設けられ、利得を制御する可変利得増幅器とから構成されるアクティブフィルタ（図３に記載）を、バイポーラトランジスタからＭＯＳトランジスタに置き換え、且つ回路規模を小さくした構成にしたものである。その詳細は、後述する。
【００５２】
ここでは、２次のアクティブフィルタ回路を波形等化器として使用しているが、４次或いは６次のアクティブフィルタ回路などを波形等化器として使用してもよい。
【００５３】
抵抗Ｒ１ａは、一端に入力信号としての入力電圧Ｖｉｎが入力され、他端がノードＮ４２に接続される。コンデンサＣ１ａは、一端がノードＮ４２に接続され、他端にバッファアンプＢｕｆｆ２から出力される信号（ノードＮ４５の信号）が帰還入力される。抵抗Ｒ１ａとコンデンサＣ１ａは、第１のＲＣフィルタを構成する。
【００５４】
バッファアンプＢｕｆｆ１は、第１のＲＣフィルタから出力される信号（ノードＮ４２の信号）が入力され、この信号を増幅（利得１）し、増幅された信号をノードＮ４３から出力する。第１のＲＣフィルタとバッファアンプＢｕｆｆ１は、第１のフィルタ回路を構成する。
【００５５】
抵抗Ｒ２ａは、一端にバッファアンプＢｕｆｆ１から出力される信号（ノードＮ４３の信号）が入力され、他端がノードＮ４４に接続される。コンデンサＣ２ａは、一端がノードＮ４４に接続され、他端が低電位側電源（接地電位）に接続される。抵抗Ｒ２ａとコンデンサＣ２ａは、第２のＲＣフィルタを構成する。
【００５６】
バッファアンプＢｕｆｆ２は、第２のＲＣフィルタから出力される信号（ノードＮ４４の信号）が入力され、この信号を増幅（利得１）し、増幅された信号をノードＮ４５側に出力する。
【００５７】
第２のＲＣフィルタとバッファアンプＢｕｆｆ２は、第２のフィルタ回路を構成する。抵抗Ｒ１ａ、コンデンサＣ１ａ、バッファアンプＢｕｆｆ１、抵抗Ｒ２ａ、コンデンサＣ２ａ、及びバッファアンプＢｕｆｆ２は、２次のサレンキー型フィルタ回路としてのアクティブフィルタ回路を構成する。
【００５８】
減算器ＳＴＲ２１は、入力のプラス側に入力信号である入力電圧Ｖｉｎが入力され、入力のマイナス側にバッファアンプＢｕｆｆ１から出力される信号（ノードＮ４３の信号）が入力され、減算処理を行い、ノードＮ４６側から信号を出力する。可変利得増幅器ＧＣＡ２１は、減算器ＳＴＲ２１で減算処理された信号が入力され、利得制御を行い、利得制御された信号（ノードＮ４７の信号）を出力する。
【００５９】
減算器ＳＴＲ２２は、入力のプラス側にアクティブフィルタ回路の出力信号（ノードＮ４５の信号）が入力され、入力のマイナス側に可変利得増幅器ＧＣＡ２１の出力信号（ノードＮ４７の信号）が入力され、減算処理を行い、出力側（ノードＮ４８側）からアクティブフィルタ５１の出力信号Ｖｏｕｔを出力する。なお、バッファアンプＢｕｆｆ１、バッファアンプＢｕｆｆ２、減算器ＳＴＲ２１、減算器ＳＴＲ２２、及び可変利得増幅器ＧＣＡ２１には、ＭＯＳトランジスタを使用しているが、代わりにＭＩＳトランジスタを使用してもよい。
【００６０】
ここで、抵抗Ｒ１ａの抵抗値をｒ１、抵抗Ｒ２ａの抵抗値をｒ２、コンデンサＣ１ａの容量値をｃ１、コンデンサＣ２ａの容量値をｃ２、可変利得増幅器ＧＣＡ２１の利得をｋとすると、
バッファアンプＢｕｆｆ１の出力信号であるノードＮ４３の電圧Ｖｎ４３は、
Vn43＝Vin・[s/r1・c1+1/r1・r2・c1・c2]／[S2+S/r1・c1+1/r1・r2・c1・c2]・式（８）
で表される。
【００６１】
バッファアンプＢｕｆｆ２の出力信号であるノードＮ４５の電圧Ｖｎ４５は、
Vn45＝Vin・[1／(r1・r2・c1・c2)]／[S2+S／(r1・c1)+1／(r1・r2・c1・c2)]
Vn45＝Vn43・[１／{1+(S・c2・r2)}] ・・・・・・・・・・・・・・・・・式（９）
で表される。
【００６２】
可変利得増幅器ＧＣＡ２１の出力信号であるノードＮ４７の電圧Ｖｎ４７は、
Vn47＝Vin・(k・S2)／[S2+S／(r1・c1)+(1／(r1・r2・c1・c2)]
Vn47＝k・(Vin−Vn43)・・・・・・・・・・・・・・・・・・・・・・・式（１０）
で表される。
【００６３】
アクティブフィルタ５１の出力信号Ｖｏｕｔは、
Vout＝Vn45−Vn47 ・・・・・・・・・・・・・・・・・・・・・・・・式（１１）
で表される。
【００６４】
式（８）乃至式（１１）から、アクティブフィルタ５１の伝達関数（Ｖｏｕｔ／Ｖｉｎ）伝達関数（Ｖｏｕｔ／Ｖｉｎ）は、実施例１の式（４）と同様に表される。
【００６５】
本実施例のアクティブフィルタ５１は、２次のサレンキー型フィルタ回路、減算器ＳＴＲ２１、減算器ＳＴＲ２２、及び可変利得増幅器ＧＣＡ２１から構成され、回路の規模が縮小されている。具体的には、バッファアンプが２つ、コンデンサが２つ、抵抗が２つそれぞれ実施例１で述べた比較例のアクティブフィルタ６０よりも減少している（減算器が１つ増加しているが）。
【００６６】
上述したように、本実施例のアクティブフィルタでは、バッファアンプＢｕｆｆ１、バッファアンプＢｕｆｆ２、可変利得増幅器ＧＣＡ２１、減算器ＳＴＲ２１、減算器ＳＴＲ２２、抵抗Ｒ１ａ、抵抗Ｒ２ａ、コンデンサＣ１ａ、及びコンデンサＣ２ａが設けられる。バッファアンプＢｕｆｆ１、バッファアンプＢｕｆｆ２、減算器ＳＴＲ２１、減算器ＳＴＲ２２、及び可変利得増幅器ＧＣＡ２１を構成する能動素子にはＭＯＳトランジスタが使用される。入力電圧Ｖｉｎが入力される抵抗Ｒ１ａとコンデンサＣ１ａからなる第１のＲＣフィルタ、バッファアンプＢｕｆｆ１、抵抗Ｒ２ａとコンデンサＣ２ａからなる第２のＲＣフィルタ、及びバッファアンプＢｕｆｆ２からなる２次のサレンキー型フィルタ回路が設けられる。２次のサレンキー型フィルタ回路の出力信号は第１のＲＣフィルタに帰還入力される。減算器ＳＴＲ２１は、入力のプラス側に入力電圧Ｖｉｎが入力され、入力のマイナス側にバッファアンプＢｕｆｆ１の出力信号が入力され、減算処理された信号を出力する。可変利得増幅器ＧＣＡ２１は、減算器ＳＴＲ２１から出力される信号が入力され、利得可変した信号を出力する。減算器ＳＴＲ２２は、入力のプラス側に２次のサレンキー型フィルタ回路の出力信号が入力され、入力のマイナス側に可変利得増幅器ＧＣＡ２１の出力信号が入力され、減算処理された信号を出力信号Ｖｏｕｔとして出力する。
【００６７】
このため、能動素子にバイポーラトランジスタを使用し、第一のＧｍ−Ｃフィルタ、第二のＧｍ−Ｃフィルタ、及び可変利得増幅器から構成されるアクティブフィルタを単純にサレンキー型フィルタに置き換えたアクティブフィルタ６０よりも、アクティブフィルタ５１の回路規模を小さくすることができる。
【００６８】
本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。
【００６９】
例えば、実施例では、光ディスクやＤＶＤなどの機器に搭載される波形等化器として使用しているが、他の分野でのアクティブフィルタとしても使用することができる。
【００７０】
本発明は、以下の付記に記載されているような構成が考えられる。  
（付記１）  第１の抵抗及び第１のコンデンサが設けられ、入力信号が入力される第１のＲＣフィルタと、前記第１のＲＣフィルタの出力側に設けられ、前記第１のＲＣフィルタから出力される信号を増幅する第１のバッファアンプとを有する第１のフィルタ回路と、第２の抵抗及び第２のコンデンサが設けられ、前記第１のフィルタ回路の出力側に設けられ、前記第１のフィルタ回路から出力される信号が入力される第２のＲＣフィルタと、前記第２のＲＣフィルタの出力側に設けられ、前記第２のＲＣフィルタから出力される信号を増幅して出力信号を出力する第２のバッファアンプとを有し、前記出力信号を前記第１のＲＣフィルタに帰還入力する第２のフィルタ回路と、第３の抵抗及び第３のコンデンサが設けられ、前記入力信号が入力される第３のＲＣフィルタと、前記第３のＲＣフィルタと前記第２のＲＣフィルタの間に設けられ、利得制御を行う可変利得増幅器とを具備し、前記第１のバッファアンプ、前記第２のバッファアンプ、及び前記可変利得増幅器には絶縁ゲート型電界効果トランジスタが使用されるアクティブフィルタ。
【００７１】
（付記２）  第１の抵抗及び第１のコンデンサが設けられ、入力信号が入力される第１のＲＣフィルタと、前記第１のＲＣフィルタの出力側に設けられ、前記第１のＲＣフィルタから出力される信号を増幅する第１のバッファアンプとを有する第１のフィルタ回路と、第２の抵抗及び第２のコンデンサが設けられ、前記第１のフィルタ回路の出力側に設けられ、前記第１のサレンキー型フィルタ回路から出力される信号が入力される第２のＲＣフィルタと、前記第２のＲＣフィルタの出力側に設けられ、前記第２のＲＣフィルタから出力される信号を増幅する第２のバッファアンプとを有し、前記第２のバッファアンプの出力信号を前記第１のＲＣフィルタに帰還入力する第２のフィルタ回路と、入力のプラス側に前記入力信号が入力され、入力のマイナス側に前記第１のフィルタ回路から出力される信号が入力され、減算処理を行う第１の減算器と、前記第１の減算器から出力される信号が入力され、利得制御を行う可変利得増幅器と、入力のプラス側に前記第２のサレンキー型フィルタ回路から出力される信号が入力され、入力のマイナス側に前記可変利得増幅器から出力される信号が入力され、減算処理を行って出力信号を出力する第２の減算器とを具備し、前記第１のバッファアンプ、前記第２のバッファアンプ、前記第１の減算器、前記第２の減算器、及び前記可変利得増幅器には絶縁ゲート型電界効果トランジスタが使用されるアクティブフィルタ。
【図面の簡単な説明】
【００７２】
【図１】本発明の実施例１に係るＭＯＳトランジスタ構成のアクティブフィルタを示す回路図。
【図２】本発明の実施例１に係る比較例のＭＯＳトランジスタ構成のアクティブフィルタを示す回路図。
【図３】本発明の実施例１に係る比較例のバイポーラトランジスタ構成のアクティブフィルタを示す回路図。
【図４】本発明の実施例１に係るＭＯＳトランジスタ構成のアクティブフィルタの回路規模を示す比較図。
【図５】本発明の実施例１に係る可変利得増幅器の利得可変時でのアクティブフィルタの周波数対利得特性を示す図。
【図６】本発明の実施例１に係る可変利得増幅器の利得可変時でのアクティブフィルタの周波数対群遅延特性を示す図。
【図７】本発明の実施例２に係るＭＯＳトランジスタ構成のアクティブフィルタを示す回路図。
【符号の説明】
【００７３】
５０、５１、６０、６１  アクティブフィルタ
Ｂｕｆｆ１〜Ｂｕｆｆ４  バッファアンプ
Ｃ１、Ｃ１ａ、Ｃ１ｂ、Ｃ２、Ｃ２ａ、Ｃ２ｂ  コンデンサ
ＧＣＡ１、ＧＣＡ１１、ＧＣＡ１２、ＧＣＡ２１  可変利得増幅器
ＧＭＡ１、ＧＭＡ２  トランスコンダクタンスアンプ
Ｎ１〜Ｎ７、Ｎ１１〜Ｎ２１、Ｎ３１〜Ｎ３４、Ｎ４１〜Ｎ４８  ノード
Ｒ１ａ、Ｒ１ｂ、Ｒ２、Ｒ２ａ、Ｒ２ｂ  抵抗
ＳＴＲ１、ＳＴＲ２１、ＳＴＲ２２  減算器
Ｖｉｎ  入力電圧
Ｖｏｕｔ  出力電圧
ＶＲＥＦ  基準電源（ＡＣ接地電位）
【図１】
2010124139.tif 000003
【図２】
2010124139.tif 000004
【図３】
2010124139.tif 000005
【図４】
2010124139.tif 000006
【図５】
2010124139.tif 000007
【図６】
2010124139.tif 000008
【図７】
2010124139.tif 000009