(57)【要約】【課題】  熱処理方法、半導体装置の製造方法、及びフラッシュランプアニール装置に関し、紫外線照射による絶縁膜／半導体界面における水素で終端されたダングリング・ボンドからの水素の乖離を抑制する。【解決手段】  加熱源となるＸｅフラッシュランプの放出光を、前記放出光の内の紫外線の少なくとも一部を除去した状態で酸素を含む絶縁膜とＳｉを含む半導体基体との界面を有する試料に照射して熱処理を行う。【選択図】          図２
2010165733.tif 000002
【特許請求の範囲】
【請求項１】
加熱源となるＸｅフラッシュランプの放出光を、前記放出光の内の紫外線の少なくとも一部を除去した状態で酸素を含む絶縁膜とＳｉを含む半導体基体との界面を有する試料に照射して熱処理を行う熱処理方法。
【請求項２】
Ｓｉを含む半導体基体の表面に酸素を含むゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記Ｓｉを含む半導体基体にゲート電極に整合する不純物領域を形成する工程と、
加熱源となるＸｅフラッシュランプの放出光を、前記放出光の内の紫外線の少なくとも一部を除去した状態で、前記ゲート電極側からＳｉを含んだ半導体基体に照射して前記不純物領域を活性化する工程と
を有する半導体装置の製造方法。
【請求項３】
前記不純物領域が、ソース・ドレイン領域より浅いエクステンション領域である請求項２に記載の半導体装置の製造方法。
【請求項４】
加熱源となるＸｅフラッシュランプと、
前記Ｘｅフラッシュランプを収容するとともに光放出面側に第一の窓部材を備えたランプ側筐体と、
被処理対象の試料の収容部を有するとともに、光受入れ面側に第二の窓部材を備えた熱処理室と
を備え、
前記第一の窓部材或いは前記第二の窓部材の少なくとも一方が前記Ｘｅフラッシュランプの放出光の内の紫外線の少なくとも一部を除去する紫外線遮断機能を有するフラッシュランプアニール装置。
【請求項５】
加熱源となるＸｅフラッシュランプと、
前記Ｘｅフラッシュランプを収容するとともに光放出面側に第一の窓部材を備えたランプ側筐体と、
被処理対象の試料の収容部を有するとともに、光受入れ面側に第二の窓部材を備えた熱処理室と
を備え、
前記Ｘｅフラッシュランプと前記試料との間の空間に前記Ｘｅフラッシュランプの放出光の内の紫外線の少なくとも一部を除去する紫外線遮蔽フィルターを配置したフラッシュランプアニール装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は熱処理方法、半導体装置の製造方法、及びフラッシュランプアニール装置に関するものである。
【背景技術】
【０００２】
半導体装置の集積度の向上に伴って素子構造も微細化しており、それに伴って、ソース・ドレイン領域のドーパントプロファイルは浅く且つ急峻になっている。このように、浅く且つ急峻なドーパントプロファイルのソース・ドレイン領域を形成するためにイオン注入後にランプアニール処理が行われている。
【０００３】
このようなランプアニール処理としては、Ｗハロゲンランプを用いたＲＴＡ（ラピッドサーマルアニール）や、Ｘｅフラッシュランプを用いたフラッシュランプアニールが行われている（例えば、特許文献１或いは特許文献２参照）。
【０００４】
このうち、Ｗハロゲンランプを用いたＲＴＡは数秒の処理時間が必要であるため、ドーパントが拡散して急峻なドーパントプロファイルを形成することが困難である。そこで、ミリ秒〜サブミリ秒オーダーで局所的な短時間処理が可能なＸｅフラッシュランプを用いたフラッシュランプアニールが注目を集めている。
【０００５】
Ｘｅフラッシュランプは、石英管内にＸｅガスを封入したものであり、図１６に示すように、２００ｎｍ〜８００ｎｍの紫外線〜可視光で発光するものである。この波長帯域はＳｉにおける吸収係数の高い波長帯域であるので、サブミリ秒オーダーという短時間での非平衡熱処理を可能にする。
【０００６】
一方、半導体素子構造の微細化に伴って素子特性の劣化が問題になっている。このような素子特性の劣化としては、ＮＢＴＩ（Ｎｅｇａｔｉｖｅ  Ｂｉａｓ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｉｎｓｔａｂｏｌｏｔｙ）や、ゲートリーク電流の揺らぎによる反転エラーが挙げられる。
【０００７】
このようなＮＢＴＩや反転エラーの原因の一つは、ゲート絶縁膜／半導体基板界面における界面準位によるものと考えられている。即ち、ゲート絶縁膜／半導体基板界面における水素により終端されたダングリング・ボンド（Ｓｉ−Ｈ）から応力等により経時的に水素（Ｈ）が乖離してダングリング・ボンド（Ｓｉ−）が活性化するためである（例えば、特許文献３或いは非特許文献１参照）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００７−２７３５５０号公報
【特許文献２】特開２００６−２７８５３２号公報
【特許文献３】特開２００８−３０６１１７号公報
【特許文献４】特開２００８−２９８８８６号公報
【特許文献５】特開平０６−０５６４６６号公報
【非特許文献】
【０００９】
【非特許文献１】ｈｔｔｐ：／／ｗｗｗ．ｈｉｔａｃｈｉ−ｕｌ．ｃｏ．ｊｐ／ｓｅｍｉｃｏｎ／ＤＥＶＩＣＥ＿ｔｅｓｔ／ｎｂｔｉ＿ｐｂｔｉ．ｈｔｍｌ
【非特許文献２】ｈｔｔｐ：／／ｗｗｗ．ｊｓｔ．ｇｏ．ｊｐ／ｋｉｓｏｋｅｎ／ｃｒｅｓｔ／ｅｖａｌ／ｊｉｇｏ／２００６０６１４／１５＿ｍｉｎｉｍｕｍ／ｍｉｎｉｍｕｍ＿０３．ｐｄｆ
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明者等が鋭意研究した結果、ＮＢＴＩや反転エラーはフラッシュランプパワー依存性があること及び同じ光アニールでもレーザアニールに比べて界面準位密度が高くなることを発見した。
【００１１】
フラッシュランプアニールにおいては、昇降温速度が極めて高速であるため、シリコン基板の表面と裏面とで温度差が生じ、割れや変形が発生しやすい。シリコン基板の厚み方向の温度勾配を小さくすること、および温度を必要な程度まで上昇させるために必要なフラッシュランプから放射される光のエネルギーを低く抑えるために、一般的に予備加熱が行われる。加熱温度は、３００〜５５０℃程度で、例えば、４５０℃であり、上限はトランジスタ特性に影響を与えない温度で決められる。
【００１２】
図１７はＮＢＴＩ寿命のアニール条件依存性の説明図であり、図１７（ａ）は３つの試料のＮＢＴＩ寿命を示したものであり、図１７（ｂ）はＮＢＴＩ寿命のアニール条件依存性をグラフ化したものである。図１７（ｂ）から明らかなように、ＮＢＴＩ寿命は表面温度（＝基板温度＋フラッシュパワー）の増大により若干低下する傾向があるが、同じ基板表面温度でもフラッシュランプによる加熱成分が大きいとＮＢＴＩ寿命が短くなることが分かる。
【００１３】
図１８は界面準位密度のアニール条件依存性の説明図であり、同じ基板表面温度でも、フラッシュランプアニールによる界面準位密度（Ｄｉｔ：ｉｎｔｅｒｆａｃｅ  ｔｒａｐ  Ｄｅｎｓｉｔｙ）は、レーザアニールによる界面準位密度より高いことが確認された。なお、この場合のレーザアニールは、波長が１０．６μｍのＣＯ２レーザによるミリ秒アニールである。また、界面準位密度Ｄｉｔは、コロナチャージ法を用いて測定したキャリアのライフタイムから評価した。
【００１４】
この結果から、ＮＢＴＩ寿命の劣化や界面準位密度Ｄｉｔの増大は、Ｘｅフラッシュランプの放出光に含まれる紫外線成分の影響によるという認識に至った。例えば、ゲート絶縁膜／半導体基板界面における水素により終端されたダングリング・ボンド（Ｓｉ−Ｈ）の結合エネルギーは３．１ｅＶ（４００ｎｍ）〜３．５ｅＶ（３５４ｎｍ）程度と考えられている（例えば、上記の非特許文献２参照）。
【００１５】
したがって、図１９に示すように、４００ｎｍ以下或いは３５４ｎｍ以下の波長の紫外線がゲート絶縁膜／半導体基板界面に照射されると、界面における水素により終端されたダングリング・ボンドのＳｉ−Ｈ結合を切り、乖離したＨがゲート絶縁膜に到達する。Ｈが乖離して近傍にＨが存在しなくなったダングリング・ボンドは未終端の状態で活性化し、界面準位の増大の原因となるとの考えに至った。
【００１６】
なお、従来においては、ＮＢＴＩは応力の印加によるものと考えられていた。また、ゲート電極を構成する多結晶シリコン層は、図１６に示したように紫外線吸収係数が高く、ゲート酸化膜／半導体基板界面に達する紫外線は数％程度に過ぎないと評価されるため、紫外線による影響は考慮されていなかった（例えば、上述の特許文献２参照）。
【００１７】
したがって、本発明は、紫外線照射による絶縁膜／半導体界面における水素で終端されたダングリング・ボンドからの水素の乖離を抑制することを目的とする。
【課題を解決するための手段】
【００１８】
本発明の一観点からは、加熱源となるＸｅフラッシュランプの放出光を、前記放出光の内の紫外線の少なくとも一部を除去した状態で酸素を含む絶縁膜とＳｉを含む半導体基体との界面を有する試料に照射して熱処理を行う熱処理方法が提供される。なお、本発明における「半導体基板（ｂｏｄｙ）」とは、半導体基板自体或いは半導体基板上にエピタキシャル層を形成したエピタキシャル基板を意味する。
【００１９】
また、本発明の別の観点からは、Ｓｉを含む半導体基体の表面に酸素を含むゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記Ｓｉを含む半導体基体にゲート電極に整合する不純物領域を形成する工程と、加熱源となるＸｅフラッシュランプの放出光を、前記放出光の内の紫外線の少なくとも一部を除去した状態で、前記ゲート電極側からＳｉを含んだ半導体基体に照射して前記不純物領域を活性化する工程とを有する半導体装置の製造方法が提供される。
【００２０】
また、本発明のさらに別の観点からは、加熱源となるＸｅフラッシュランプと、前記Ｘｅフラッシュランプを収容するとともに光放出面側に第一の窓部材を備えたランプ側筐体と、被処理対象の試料の収容部を有するとともに、光受入れ面側に第二の窓部材を備えた熱処理室とを備え、前記第一の窓部材或いは前記第二の窓部材の少なくとも一方が前記Ｘｅフラッシュランプの放出光の内の紫外線の少なくとも一部を除去する紫外線遮断機能を有するフラッシュランプアニール装置が提供される。
【００２１】
また、本発明のさらに別の観点からは、加熱源となるＸｅフラッシュランプと、前記Ｘｅフラッシュランプを収容するとともに光放出面側に第一の窓部材を備えたランプ側筐体と、被処理対象の試料の収容部を有するとともに、光受入れ面側に第二の窓部材を備えた熱処理室とを備え、前記Ｘｅフラッシュランプと前記試料との間の空間に前記Ｘｅフラッシュランプの放出光の内の紫外線の少なくとも一部を除去する紫外線遮蔽フィルターを配置したフラッシュランプアニール装置が提供される。
【発明の効果】
【００２２】
開示の熱処理方法、半導体装置の製造方法、及び、フラッシュランプアニール装置によれば、フラッシュランプアニール光源における紫外線成分の少なくとも一部を、好適には５０％以上を除去することができる。それによって、フラッシュランプアニール工程において絶縁膜／半導体界面、特に、ゲート絶縁膜／半導体基板界面における水素で終端されたダングリング・ボンドからの水素の乖離を抑制することができ、ＮＢＴＩや反転エラー特性が改善される。
【図面の簡単な説明】
【００２３】
【図１】本発明のフラッシュランプアニール装置の概念的構成図である。
【図２】本発明のフラッシュランプアニール方法の説明図である。
【図３】本発明の実施例１のＸｅフラッシュランプアニール装置の概略的構成図である。
【図４】窓部材の光透過特性の説明図である。
【図５】本発明の実施例２のＸｅフラッシュランプアニール装置の概略的構成図である。
【図６】本発明の実施例３のＸｅフラッシュランプアニール装置の概略的構成図である。
【図７】本発明の実施例４のＸｅフラッシュランプアニール装置の概略的構成図である。
【図８】本発明の実施例５のＸｅフラッシュランプアニール装置を用いた半導体装置の製造工程の途中までの説明図である。
【図９】本発明の実施例５のＸｅフラッシュランプアニール装置を用いた半導体装置の製造工程の図８以降の途中までの説明図である。
【図１０】本発明の実施例５のＸｅフラッシュランプアニール装置を用いた半導体装置の製造工程の図９以降の説明図である。
【図１１】本発明の実施例６のＸｅフラッシュランプアニール装置を用いた半導体装置の製造工程の途中までの説明図である。
【図１２】本発明の実施例６のＸｅフラッシュランプアニール装置を用いた半導体装置の製造工程の図１１以降の説明図である。
【図１３】本発明の実施例７のＸｅフラッシュランプアニール装置を用いた半導体装置の製造工程の要部の説明図である。
【図１４】本発明の実施例８のＸｅフラッシュランプアニール装置を用いた半導体装置の製造工程の途中までの説明図である。
【図１５】本発明の実施例８のＸｅフラッシュランプアニール装置を用いた半導体装置の製造工程の図１４以降の説明図である。
【図１６】ランプの発光波長特性とＳｉの光吸収係数の説明図である。
【図１７】ＮＢＴＩ寿命のアニール条件依存性の説明図である。
【図１８】界面準位密度のアニール条件依存性の説明図である。
【図１９】乖離したＨの挙動の概念的説明図である。
【発明を実施するための形態】
【００２４】
ここで、図１及び図２を参照して、本発明の実施の形態を説明する。図１は、本発明のフラッシュランプアニール装置の概念的構成図であり、アニールチャンバー１０とランプハウス２０とにより構成される。アニールチャンバー１０は、チャンバー筐体１１と、加熱機構を備えたステージ１２と、例えば、石英ガラスからなる窓部材１３により構成され、ステージ１２上に処理対象となる半導体ウェーハ１４が載置される。この場合の処理対象となる半導体ウェーハ１４はシリコンウェーハでも良いし、或いは、シリコン基板上にＳｉ1-x Ｇｅx 層をエピタキシャル成長したエピタキシャルウェーハでも良い。
【００２５】
一方、ランプハウス２０は、反射機能を備えたランプ筐体２１と、ランプ筐体２１内に収容されたＸｅフラッシュランプ２２と、窓部材２３とを備えている。本発明においては、Ｘｅフラッシュランプ２２と半導体ウェーハ１４との間に紫外線遮蔽機能を有する部材を配置する。なお、Ｘｅフラッシュランプ２２の代わりにＡｒフラッシュランプを用いても良い。
【００２６】
紫外線遮蔽機能を有する部材はランプハウス側に設けても良く、この場合には、窓部材１３自体に紫外線遮蔽機能を持たせても良いし、或いは、窓部材１３の外側に紫外線フィルターを貼りつけても良い。
【００２７】
窓部材２３自体に紫外線遮蔽機能を持たせる場合には、窓部材２３をＯＨ基含有量やＡｌ，Ｆｅ，Ｎａ，Ｋ，Ｃｕ，Ｃａ，Ｌｉ，Ｍｇ，Ｃｒ，Ｍｎ，Ｎｉ等の不純物濃度を調整することによって、特定の波長の紫外線を除去することのできる石英ガラスを用いる。このような、石英ガラスとしては、厚さ２ｍｍで波長３８２ｎｍ以下の透過率が５０％以下のオゾンレス石英ガラスＭ３８２（信越石英株式会社製商品型番）や、厚さ５ｍｍで波長３５０ｎｍ以下の透過率が５０％以下のＢＡＦ１１（ＨＯＹＡ株式会社製商品型番）がある。このような部材は厚さにより透過率を調整することができる。
【００２８】
また、窓部材２３の本体を紫外線に対して透明な石英ガラスで構成するとともに、窓部材２３の少なくとも一方の表面に紫外線吸収剤を含有したＳｉＯ２膜等の絶縁膜からなる紫外線吸収層を設けても良い。この場合の紫外線吸収剤としては、酸化チタン、酸化亜鉛、酸化セリウム、酸化鉄、或いは、硫酸バリウム等からなる粒径が２０ｎｍ〜１００ｎｍ程度の微粒子が挙げられる（上述の特許文献４或いは特許文献５参照）。
【００２９】
或いは、窓部材２３の本体を紫外線に対して透明な石英ガラスで構成するとともに、窓部材２３の少なくとも一方の表面に紫外線遮蔽フィルターを設けても良い。この場合の紫外線遮蔽フィルターとしては、９０ｎｍ前後の屈折率が互いに異なるλ／４膜を交互に積層した多層誘電体反射膜を用いれば良い。なお、高屈折率膜としては、ＨｆＯ２ 、ＴｉＯ２ 、ＩＴＯ等が挙げられ、また、低屈折率膜としてはＳｉＯ２、ＳｉＯＦ、ＳｉＯＣ、ＭｇＦ２等が挙げられる。
【００３０】
具体的には、４３０ｎｍ以下の波長を５０％以上遮蔽するものとしては日東光器株式会社製ＵＶカットフィルターが挙げられ、また、４００ｎｍ以下の波長を５０％以上遮蔽するものとしてはＨＯＹＡ株式会社製ＵＶカットフィルターが挙げられる。なお、ＵＶカットフィルターを石英ガラス板の両面に設ける場合には、互いに最大反射波長が異なるＵＶカットフィルターを設けても良く、それによって、広い波長範囲に渡って紫外線を良好に遮蔽することができる。
【００３１】
或いは、紫外線遮蔽機能を有する部材はアニールチャンバー側に設けても良く、この場合には、窓部材１３自体に紫外線遮蔽機能を持たせても良いし、或いは、窓部材１３の外側に紫外線フィルターを貼りつけても良い。この場合の構成も上述のランプハウス側に紫外線遮蔽機能を有する部材を設ける場合と全く同様である。
【００３２】
さらには、紫外線遮蔽機能を有する部材として、紫外線遮蔽部材、例えば、ＵＶカットフィルターを窓部材１３或いは窓部材２３に貼り付けることなく、窓部材１３或いは窓部材２３から離れた任意の位置に設けても良い。このような構成の変形例としては、半導体ウェーハ１４の表面に９０ｎｍ前後の屈折率が互いに異なるλ／４膜を交互に積層した多層誘電体反射膜を設けることが挙げられる。また、ゲート電極上に金属膜等の紫外線反射部材を設けても良く、ランプアニール後に除去すれば良い。
【００３３】
次に、図２を参照して、本発明のフラッシュランプアニール方法を説明する。この場合のアニール対象となる半導体ウェーハ１４は、半導体基板１５の表面にゲート絶縁膜１６を介してゲート電極１７を設け、ゲート電極１７をマスクとしてイオンを注入して浅いエクステンション領域１８を構成したものである。
【００３４】
この場合の半導体基板としてはシリコン基板が典型的なものであるが、Ｓｉ１-ｘＧｅｘ  層等のＳｉを含む層を有するエピタキシャルウェーハでも良く、ゲート絶縁膜との界面に水素で終端されたダングリング・ボンド（Ｓｉ−Ｈ）を有するものであれば良い。また、ゲート絶縁膜１６としては、ＳｉＯ２膜が典型的なものであるが、酸素を含んだ絶縁膜であれば良く、例えば、ＳｉＯＮ等でも良い。また、ゲート電極１７としては多結晶シリコンが典型的なものであるがシリサイド電極でも良い。
【００３５】
このような半導体ウェーハ１４に、上述のいずれかの紫外線遮蔽手段２４により紫外線２６の少なくとも一部を、好適には、紫外線２６の５０％以上を除去したＸｅフラッシュランプからの放出光２５を照射してエクステンション領域１８に注入したイオンを活性化する。この場合、アニール時間はサブミリ秒のオーダーであるので、エクステンション領域１８を不純物プロファイルを浅く且つ急峻にすることができる。
【００３６】
また、フラッシュランプアニールを適用する工程は、エクステンション領域の形成直後が典型的であるが、ゲート構造や不純物のイオン注入を伴わない工程、例えば、シリサイド層の形成工程にも適用されるものである。この場合、フィールド領域におけるフィールド絶縁膜／半導体基板界面におけるアニールによる界面準位の増大を抑制することができ、それによって、キャリア寿命の低減を抑制することができる。
【実施例１】
【００３７】
以上を前提として、次に、図３及び図４を参照して本発明の実施例１のＸｅフラッシュランプアニール装置を説明する。図３は、本発明の実施例１のＸｅフラッシュランプアニール装置の概略的構成図であり、アニールチャンバー３０とランプハウス４０によって構成される。アニールチャンバー３０は、ウェーハ搬送口３２を設けたチャンバー筐体３１と、透明な窓部材３３、ステージ３４、及び、支持ピン３５を具備している。このステージ３４は、ヒータ部３４１と石英ガラス製の熱拡散部材３４２とからなり、ベローズ３７を備えたシャフト３６を介して昇降機構３８に接続される。
【００３８】
半導体ウェーハ３９はウェーハ搬送口３２から搬入されて支持ピン３５に受け渡され、昇降機構３８によりステージ３４の上昇により半導体ウェーハ３９は熱拡散部材３４２上に載置されることになる。
【００３９】
一方、ランプハウス４０は、ランプ筐体４１と、ランプ筐体４１内に収容されたＸｅフラッシュランプ４２と、Ｘｅフラッシュランプ４２からの光を反射するリフレクター４３、及び、窓部材４４からなる。この場合のＸｅフラッシュランプ４２の数は任意であるが、例えば、２５本並列に配置する。なお、Ｘｅフラッシュランプ４２を駆動する電源系は図示を省略する。
【００４０】
窓部材４４として、例えば、厚さが２ｍｍのオゾンレス石英ガラスＭ３８２（信越石英株式会社製商品型番）を用い、その外表面側に光拡散処理を施して、光拡散板とする。図４は、窓部材４４の光透過特性の説明図であり、波長３８２ｎｍ以下の透過率が５０％以下となり、３５０ｎｍ以下では２０％以下の透過率となる。
【００４１】
このように、本発明の実施例１においては、窓部材４４自体を紫外線遮蔽機能を有する部材で構成しているので、フラッシュランプアニール工程においてダングリング・ボンドと水素との結合が紫外線により切断されることが抑制される。
【実施例２】
【００４２】
次に、図５を参照して本発明の実施例２のＸｅフラッシュランプアニール装置を説明するが、基本的構成は上記の実施例１と同様であるので、特徴点のみを説明する。図５は、本発明の実施例２のＸｅフラッシュランプアニール装置の概略的構成図であり、上述の実施例１と同様に、アニールチャンバー３０とランプハウス５０によって構成される。
【００４３】
本発明の実施例２のＸｅフラッシュランプアニール装置を構成するランプハウス５０は、ランプ筐体５１と、ランプ筐体５１内に収容されたＸｅフラッシュランプ５２と、Ｘｅフラッシュランプ５２からの光を反射するリフレクター５３、及び、窓部材５４からなる。なお、Ｘｅフラッシュランプ５２は例えば、２５本並列に配置する。
【００４４】
この実施例２においては窓部材５４として、紫外線に対して透明な石英ガラス板５５の両面に、ＳｉＯ２膜に酸化チタン、酸化亜鉛、酸化セリウム、酸化鉄、或いは、硫酸バリウム等からなる粒子、例えば、ＴｉＯ２粒子を分散させたフィルム５６を貼付する。この場合には、分散させるＴｉＯ２粒子の添加量で紫外線透過率を制御することができる。
【００４５】
この実施例２においては、無機系紫外線吸収剤を分散させたフィルム５６を貼付するだけであるので、基本的な装置構成が完成した後に、無機系紫外線吸収剤の添加量を制御したフィルム５６を貼付することによって、任意の紫外線透過特性を有するランプハウスを構成することができる。
【実施例３】
【００４６】
次に、図６を参照して本発明の実施例３のＸｅフラッシュランプアニール装置を説明するが、基本的構成は上記の実施例１と同様であるので、特徴点のみを説明する。図６は、本発明の実施例３のＸｅフラッシュランプアニール装置の概略的構成図であり、上述の実施例１と同様に、アニールチャンバー３０とランプハウス６０によって構成される。
【００４７】
本発明の実施例３のＸｅフラッシュランプアニール装置を構成するランプハウス６０は、ランプ筐体６１と、ランプ筐体６１内に収容されたＸｅフラッシュランプ６２と、Ｘｅフラッシュランプ６２からの光を反射するリフレクター６３、及び、窓部材６４からなる。なお、Ｘｅフラッシュランプ６２は例えば、２５本並列に配置する。
【００４８】
この実施例３においては窓部材６４として、紫外線に対して透明な石英ガラス板６５の両面に、ＵＶカットフィルター６６，６７を貼付したものである。ここでは、ＵＶカットフィルター６６，６７として、厚さが、例えば、８０ｎｍ程度の高屈折率膜としてのＴｉＯ２膜と低屈折率膜としてのＳｉＯ２膜を交互に積層したもの、例えば、４００ｎｍ以下の波長を５０％以上カットする東海光学株式会社製ＵＶカットフィルターを用いる。なお、最下層及び最上層は、厚さが４０ｎｍ程度のＳｉＯ２膜とする。
【実施例４】
【００４９】
次に、図７を参照して本発明の実施例４のＸｅフラッシュランプアニール装置を説明するが、基本的構成は上記の実施例１と同様であるので、特徴点のみを説明する。図７は、本発明の実施例４のＸｅフラッシュランプアニール装置の概略的構成図であり、上述の実施例１と同様に、アニールチャンバー３０とランプハウス４０によって構成される。
【００５０】
本発明の実施例４のＸｅフラッシュランプアニール装置を構成するアニールチャンバー３０は、窓部材３４として、紫外線に対して透明な石英ガラス板７１とＵＶカットフィルター７２で構成したものである。ここは、紫外線カットフィルター７２として、例えば、４３０ｎｍ以下の波長を５０％以上カットする日東光器株式会社製ＵＶカットフィルターを用いる。なお、ランプハウス４０を構成する窓部材４４が通常の石英ガラスで構成する。
【実施例５】
【００５１】
次に、図８乃至図１０を参照して、本発明の実施例５のＸｅフラッシュランプアニール装置を用いた半導体装置の製造工程を説明する。図８（ａ）に示すように、まず、ｐ型シリコン基板８１に素子分離用の溝を形成し、この溝を、例えば、ＨＤＰ−ＣＶＤ法（高密度プラズマ化学気相堆積法）を用いてＳｉＯ２膜で埋め込む。次いで、余分なＳｉＯ２膜をＣＭＰ（化学機械研磨）法を用いて除去することにより、表面が平坦なＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）構造の素子分離領域８２とする。
【００５２】
次いで、一方の素子形成領域にＢを注入してｐ型ウエル領域８３を形成するとともに、他方の素子形成領域にＰを注入してｎ型ウエル領域８４を形成する。次いで、熱酸化によりゲート絶縁膜８５を形成したのち、厚さが、例えば、１００ｎｍの多結晶シリコン層を堆積し、レジストマスク（図示は省略）を用いてエッチングすることによりゲート電極８６，８７を形成する。なお、熱酸化工程において必要に応じてＮ２を導入してＳｉＯＮ膜としても良い。
【００５３】
次いで、図８（ｂ）に示すように、ｎ型ウエル領域８４をレジストマスク８８で覆った状態でｐ型ウエル領域８３にＡｓをイオン注入することによってｎ型エクステンション領域８９を形成する。この場合の注入条件は、加速エネルギーを０．５ｋｅＶ〜１０ｋｅＶ、より好適には１ｋｅＶ〜５ｋｅＶとし、ドーズ量を１×１０14ｃｍ-2〜２×１０15ｃｍ-2とし、チルト角を０°〜３０°、より好適には０°〜１０°とする。なお、Ａｓの代わりにＰを用いる場合には、加速エネルギーを０．３ｋｅＶ〜５ｋｅＶ、より好適には０．５ｋｅＶ〜３ｋｅＶとし、ドーズ量を１×１０14ｃｍ-2〜２×１０15ｃｍ-2とし、チルト角を０°〜３０°、より好適には０°〜１０°とする。
【００５４】
次いで、図８（ｃ）に示すように、レジストマスク８８を除去したのち、ｐ型ウエル領域８３をレジストマスク９０で覆った状態でｎ型ウエル領域８４にＢをイオン注入することによってｐ型エクステンション領域９１を形成する。この場合の注入条件は、加速エネルギーを１ｋｅＶ以下、より好適には０．５ｋｅＶ以下とし、ドーズ量を１×１０14ｃｍ-2〜２×１０15ｃｍ-2とし、チルト角を０°〜３０°、より好適には０°〜１０°とする。なお、Ｂの代わりにＢＦ２+ を用いても良い。
【００５５】
次いで、図９（ｄ）に示すように、レジストマスク９０を除去したのち、例えば、上記の実施例１に示したＸｅフラッシュランプアニール装置内に半導体ウェーハを搬入する。
アニールチャンバー内にＡｒ或いはＮ２等の不活性ガスで満たした状態で、ヒータを用いて半導体ウェーハをデバイス特性に影響を与えない温度、例えば、４５０℃まで予備加熱する。
【００５６】
次いで、紫外線の５０％以上を除去した光９２を例えば、１ｍｓｅｃ照射して、ｎ型エクステンション領域８９及びｐ型エクステンション領域９１に注入したイオンを活性化する。この場合、照射時間が１ｍｓｅｃと短時間であるのでイオンは殆ど拡散せず、その結果、浅く且つ急峻な不純物プロファイルとなる。また、水素で終端されたダングリング・ボンドに影響を与える４００ｎｍ以下の紫外線は５０％以上、波長によっては２０％以上カットされているので、ダングリング・ボンドの活性化が抑制される。
【００５７】
次いで、半導体ウェーハをＸｅフラッシュランプアニール装置から搬出したのち、図９（ｅ）に示すように、ＣＶＤ法により全面にＳｉＯ２膜を堆積したのち、異方性エッチングを施すことによってサイドウォール９３，９４を形成する。
【００５８】
次いで、図９（ｆ）に示すように、ｎ型ウエル領域８４をレジストマスク９５で覆った状態でｐ型ウエル領域８３にＰをイオン注入することによってｎ型ソース・ドレイン領域９６を形成する。この場合の注入条件は、加速エネルギーを１ｋｅＶ〜２０ｋｅＶ、より好適には５ｋｅＶ〜２０ｋｅＶとし、ドーズ量を２×１０15ｃｍ-2〜１×１０16ｃｍ-2とし、チルト角を０°〜３０°、より好適には０°〜１０°とする。なお、Ｐの代わりにＡｓを用いても良い。
【００５９】
次いで、図１０（ｇ）に示すように、レジストマスク９５を除去したのち、ｐ型ウエル領域８３をレジストマスク９７で覆った状態でｎ型ウエル領域８４にＢをイオン注入することによってｐ型ソース・ドレイン領域９８を形成する。この場合の注入条件は、加速エネルギーを２ｋｅＶ〜５ｋｅＶとし、ドーズ量を２×１０15ｃｍ-2〜１×１０16ｃｍ-2とし、チルト角を０°〜３０°、より好適には０°〜１０°とする。なお、Ｂの代わりにＢＦ２+ を用いても良い。次いで、レジストマスク９７を除去したのち、再び、Ｘｅフラッシュランプアニール装置を用いて注入したイオンを活性化する。
【００６０】
次いで、図１０（ｈ）に示すように、全面にＣｏ膜を堆積させたのち、熱処理を行ってソース・ドレイン領域及びゲート電極の表面をシリサイド化し、未反応のＣｏを除去することによって、Ｃｏシリサイド電極９９〜１０２を形成する。
【００６１】
次いで、図１０（ｉ）に示すように、ＳｉＮ膜１０３及びＳｉＯＣ膜１０４を順次堆積したのち、ＣＭＰ法により表面を平坦化する。次いで、Ｃｏシリサイド電極９９〜１０２に達するビアホールを形成したのち、このビアホールをＴａＮからなるバリアメタルを介してＷで埋め込んでプラグ１０５〜１０８を形成する。なお、ゲート電極８６，８７に対するプラグは設ける位置が異なるので図示は省略する。
【００６２】
次いで、金属配線１０９〜１１１により所定の接続及び配線の引回しを行う。以降は、必要とする多層配線構造に応じて層間絶縁膜の形成工程、プラグの形成工程、配線の形成工程を順次繰り返して行うことによってＣＭＯＳ型の半導体装置の基本構成が完成する。
【００６３】
この様に、本発明の実施例５においては、エクステンション領域の活性化のための熱処理を、紫外線を遮断したＸｅフラッシュランプを用いて行っているので、ゲート絶縁膜／半導体基板界面のダングリング・ボンドが活性することが抑制される。
【実施例６】
【００６４】
次に、図１１乃至図１２を参照して、本発明の実施例６のＸｅフラッシュランプアニール装置を用いた半導体装置の製造工程を説明するが、図８（ｃ）までは、上記の実施例１と全く同様であるので、それ以降の工程を説明する。まず、図１１（ａ）に示すように、ｎ型エクステンション領域８９及びｐ型エクステンション領域９１を形成したのち、全面にプラズマＣＶＤ法を用いて厚さが１０ｎｍ〜４０ｎｍのＳｉＮ膜からなるエッチングストッパ膜１１２を設ける。この場合の成膜条件は、エクステンション領域に注入したイオンが拡散しないように、５００℃以下、例えば、４５０℃の温度で成膜する。また、膜厚が１０ｎｍ未満になると、後述する多層誘電体反射膜の除去工程における基板の保護作用が弱くなる。一方、４０ｎｍを超えると除去工程に時間がかかり過ぎることになる。
【００６５】
次いで、図１１（ｂ）に示すように、全面に多層誘電体反射膜１１３を設ける。この場合の多層誘電体反射膜１１３は、低屈折率のＳｉＯ２膜１１４と高屈折率のＨｆＯ２膜１１５を交互に積層したものであり、この場合の成膜温度も５００℃以下、例えば、４５０℃とする。この場合のＳｉＯ２膜１１４とＨｆＯ２膜１１５の厚さは、最下層と最上層のＳｉＯ２膜１１４が４０〜５０ｎｍになるようにし、その間のＳｉＯ２膜１１４とＨｆＯ２膜１１５の厚さを８０〜９０ｎｍになるようにする。この積層回数は任意であるが、例えば、ＨｆＯ２膜１１５の層数を２層とする。
【００６６】
次いで、図１１（ｃ）に示すように、通常のＸｅフラッシュランプアニール装置を用いて紫外線を含む照射光１１６を例えば、１ｍｓｅｃ照射することによって、ｎ型エクステンション領域８９及びｐ型エクステンション領域９１に注入したイオンを活性化する。
【００６７】
この時、多層誘電体反射膜１１３は、紫外線の波長領域に対してλ／８−（λ／４）ｎ−λ／８の構造になっているので、照射光１１６中の紫外線成分の大部分を反射することになる。その結果、ゲート絶縁膜／半導体基板界面のダングリング・ボンドが活性化することが抑制される。
【００６８】
次いで、図１２（ｄ）に示すように、多層誘電体反射膜１１３を構成するＳｉＯ２膜１１４及びＨｆＯ２膜１１５を順次選択エッチングして除去する。なお、ＳｉＯ２膜１１４の選択エッチングにはフッ酸を用い、ＨｆＯ２膜１１５の選択エッチングには、例えば、ＥＬＭ−ＨＤＧシリーズエッチング液（三菱ガス化学社製商品名）を用いる。
【００６９】
次いで、図１２（ｅ）に示すように、エッチングストッパ膜１１２を除去する。以降は、実施例１における図９（ｅ）乃至図１０（ｉ）示した工程と同様に、サイドウォール９３，９４を形成したのち、ｎ型ソース・ドレイン領域９６及びｐ型ソース・ドレイン領域９８を形成する。
【００７０】
次いで、Ｃｏシリサイド電極９９〜１０２を形成したのち、ＳｉＮ膜１０３及びＳｉＯＣ膜１０４を順次堆積する。次いで、Ｃｏシリサイド電極９９〜１０２に達するビアホールを形成したのち、このビアホールをＴａＮからなるバリアメタルを介してＷで埋め込んでプラグ１０５〜１０８を形成する。
【００７１】
次いで、金属配線１０９〜１１１により所定の接続及び配線の引回しを行うことにより、図１２（ｆ）に示した構成が得られる。以降は、必要とする多層配線構造に応じて層間絶縁膜の形成工程、プラグの形成工程、配線の形成工程を順次繰り返して行うことによってＣＭＯＳ型の半導体装置の基本構成が完成する。
【００７２】
この様に、本発明の実施例６においては、エクステンション領域の活性化のための熱処理工程において、半導体ウェーハ側に多層誘電体反射膜を設けているので、通常のＸｅフラッシュランプを用いてフラッシュランプアニールを行うことができる。なお、ソース・ドレインに注入したイオンの活性化のためのアニール工程おいてＸｅフラッシュランプアニールを用いる場合には、図１１（ｂ）に示した多層誘電体反射膜を設ければ良い。
【実施例７】
【００７３】
次に、図１３を参照して、本発明の実施例７のＸｅフラッシュランプアニール装置を用いた半導体装置の製造工程を説明するが、基本的構成は上記の実施例６と同様であるので相違点のみ説明する。図１３（ａ）に示すように、ｎ型エクステンション領域８９及びｐ型エクステンション領域９１を覆うように多層誘電体反射膜１１３を設けたのち、通常のＸｅフラッシュランプアニール装置を用いて紫外線を含む照射光１１６を照射してアニールを行う。なお、この実施例７においては、ＳｉＮ膜からなるエッチングストッパ膜１１２を３０ｎｍ〜５０ｎｍ程度に予め厚く形成しておく。
【００７４】
次いで、図１３（ｂ）に示すように、多層誘電体反射膜１１３を除去して、エッチングストッパ膜１１２を露出させたのち、異方性ドライエッチングを施すことによって、エッチングストッパ膜１１２を構成していたＳｉＮ膜からなるサイドウォール１１７，１１８を形成する。
【００７５】
以降は、上記の実施例６と同様に、ゲート電極８６，８７及びサイドウォール１１７，１１８をマスクとしてｎ型ソース・ドレイン領域９６及びｐ型ソース・ドレイン領域９８を形成する。次いで、Ｃｏシリサイド電極９９〜１０２を形成したのち、ＳｉＮ膜１０３及びＳｉＯＣ膜１０４を順次堆積する。次いで、Ｃｏシリサイド電極９９〜１０２に達するビアホールを形成したのち、このビアホールをＴａＮからなるバリアメタルを介してＷで埋め込んでプラグ１０５〜１０８を形成する。
【００７６】
次いで、金属配線１０９〜１１１により所定の接続及び配線の引回しを行うことにより、図１３（ｃ）に示した構成が得られる。以降は、必要とする多層配線構造に応じて層間絶縁膜の形成工程、プラグの形成工程、配線の形成工程を順次繰り返して行うことによってＣＭＯＳ型の半導体装置の基本構成が完成する。
【００７７】
この様に、本発明の実施例７においては、サイドウォールをエッチングストッパを用いて形成しているので、エッチングストッパの除去工程及びサイドウォールを形成するための絶縁膜の堆積工程が不要になり、工程数が低減される。
【実施例８】
【００７８】
次に、図１４乃至図１５を参照して、本発明の実施例８のＸｅフラッシュランプアニール装置を用いた半導体装置の製造工程を説明する。図１４（ａ）に示すように、実施例５と同様に、まず、ｐ型シリコン基板８１に素子分離用を溝を形成し、この溝を、例えば、ＨＤＰ−ＣＶＤ法（高密度プラズマ化学気相堆積法）を用いてＳｉＯ２膜で埋め込む。次いで、余分なＳｉＯ２膜をＣＭＰ（化学機械研磨）法を用いて除去することにより、表面が平坦なＳＴＩ構造の素子分離領域８２とする。
【００７９】
次いで、一方の素子形成領域にＢを注入してｐ型ウエル領域８３を形成するとともに、他方の素子形成領域にＰを注入してｎ型ウエル領域８４を形成する。次いで、熱酸化によりゲート絶縁膜８５を形成する。なお、熱酸化工程において必要に応じてＮ２を導入してＳｉＯＮ膜としても良い。
【００８０】
次いで、厚さが、例えば、１００ｎｍの多結晶シリコン層１１９を堆積したのち、例えば、厚さが、１０ｎｍ〜１００ｎｍの紫外線遮蔽特性に優れたＴｉ膜１２０を堆積する。
なお、このＴｉ膜１２０の代わりに、ＴｉＮ、Ｔａ、ＴａＮ、ＴａＮＳｉ、Ｗ、或いは、Ａｌ２Ｏ３を用いても良い。次いで、図１４（ｂ）に示すように、レジストマスク（図示は省略）を用いてエッチングすることによりゲート電極８６，８７とその上のメタルマスク１２１を形成する。
【００８１】
次いで、図１４（ｃ）に示すように、上記の実施例１と全く同様な工程でｎ型エクステンション領域８９及びｐ型エクステンション領域９１を形成する。次いで、図１５（ｄ）に示すように、通常のＸｅフラッシュランプアニール装置を用いて紫外線を含む照射光１１６を１ｍｓｅｃ照射して、ｎ型エクステンション領域８９及びｐ型エクステンション領域９１に注入したイオンの活性化を行う。
【００８２】
次いで、図１５（ｅ）に示すように、メタルマスク１２１をウェット・エッチングにより除去する。以降は、上記の実施例１と同様な工程により、サイドウォール９３，９４を形成したのち、ゲート電極８６，８７及びサイドウォール９３，９４をマスクとしてｎ型ソース・ドレイン領域９６及びｐ型ソース・ドレイン領域９８を形成する。なお、ソース・ドレイン領域の活性化のためのアニールをＸｅフラッシュランプアニールで行う場合には、この工程までメタルマスク１２１を残存させておき、アニール工程の後に除去すれば良い。
【００８３】
次いで、Ｃｏシリサイド電極９９〜１０２を形成したのち、ＳｉＮ膜１０３及びＳｉＯＣ膜１０４を順次堆積する。次いで、Ｃｏシリサイド電極９９〜１０２に達するビアホールを形成したのち、このビアホールをＴａＮからなるバリアメタルを介してＷで埋め込んでプラグ１０５〜１０８を形成する。
【００８４】
次いで、金属配線１０９〜１１１により所定の接続及び配線の引回しを行うことにより、図１５（ｆ）に示した構成が得られる。以降は、必要とする多層配線構造に応じて層間絶縁膜の形成工程、プラグの形成工程、配線の形成工程を順次繰り返して行うことによってＣＭＯＳ型の半導体装置の基本構成が完成する。
【００８５】
この様に、本発明の実施例８においては、ゲート電極上に設けたメタルマスクを紫外線遮蔽部材として用いているので、通常のＸｅフラッシュランプアニール装置を用いたアニール処理を行ってもゲート絶縁膜／半導体基板界面のダングリング・ボンドが活性化することが抑制される。また、ゲート電極上のメタルマスクはフラッシュアニール後に除去しているので、ゲート電極上にＣｏシリサイド電極を形成する際の妨げになることはない。
【００８６】
ここで、実施例１乃至実施例８を含む本発明の実施の形態に関して、以下の付記を開示する。
（付記１）  加熱源となるＸｅフラッシュランプの放出光を、前記放出光の内の紫外線の少なくとも一部を除去した状態で酸素を含む絶縁膜とＳｉを含む半導体基体との界面を有する試料に照射して熱処理を行う熱処理方法。
（付記２）  Ｓｉを含む半導体基体の表面に酸素を含むゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記Ｓｉを含む半導体基体にゲート電極に整合する不純物領域を形成する工程と、加熱源となるＸｅフラッシュランプの放出光を、前記放出光の内の紫外線の少なくとも一部を除去した状態で、前記ゲート電極側からＳｉを含んだ半導体基体に照射して前記不純物領域を活性化する工程とを有する半導体装置の製造方法。
（付記３）  前記不純物領域が、ソース・ドレイン領域より浅いエクステンション領域である付記２に記載の半導体装置の製造方法。
（付記４）  前記不純物領域を活性化する工程において、少なくとも前記ゲート電極を覆うように、紫外線を反射する多層誘電体反射膜を設けておく付記２または３に記載の半導体装置の製造方法。
（付記５）  前記多層誘電体反射膜の下地となるエッチングストッパ膜から前記ゲート電極の側壁を覆うサイドウォールを形成する工程を備えた付記４に記載の半導体装置の製造方法。
（付記６）  前記不純物領域を活性化する工程において、前記ゲート電極の頂面に金属層を設けるとともに、前記不純物領域を活性化する工程の後に、前記金属膜を除去する工程を有する付記２に記載の半導体装置の製造方法。
（付記７）  加熱源となるＸｅフラッシュランプと、前記Ｘｅフラッシュランプを収容するとともに光放出面側に第一の窓部材を備えたランプ側筐体と、被処理対象の試料の収容部を有するとともに、光受入れ面側に第二の窓部材を備えた熱処理室とを備え、前記第一の窓部材或いは前記第二の窓部材の少なくとも一方が前記Ｘｅフラッシュランプの放出光の内の紫外線の少なくとも一部を除去する紫外線遮断機能を有するフラッシュランプアニール装置。
（付記８）  前記第一の窓部材或いは前記第二の窓部材の少なくとも一方が、ＯＨ基含有量及び不純物濃度により紫外線遮断量の制御が可能な石英ガラスである付記７に記載のフラッシュランプアニール装置。
（付記９）  前記第一の窓部材或いは前記第二の窓部材の少なくとも一方が、石英ガラス板と、前記石英ガラス板の少なくとも一方の面に設けられた、相対的な高屈折率の誘電体膜と相対的に低屈折率の誘電体膜を交互に積層させた多層誘電体反射膜とを有する付記７に記載のフラッシュランプアニール装置。
（付記１０）  前記多層誘電体反射膜を前記石英ガラス板の両方の面に設けるとともに、一方の面に設けた前記多層誘電体反射膜の最大反射波長と、他方の面に設けた前記多層誘電体反射膜の最大反射波長とが互いに異なる付記９に記載のフラッシュランプアニール装置。
（付記１１）  前記第一の窓部材或いは前記第二の窓部材の少なくとも一方が、石英ガラス板と、前記石英ガラス板の少なくとも一方の面に設けられた紫外線吸収材層とを有する付記６に記載のフラッシュランプアニール装置。
（付記１２）  前記紫外線吸収材層に含まれる紫外線吸収材は、酸化チタン、酸化亜鉛、酸化セリウム、酸化鉄、或いは、硫酸バリウムの少なくとも一種類を含む付記１１に記載のフラッシュランプアニール装置。
（付記１３）  加熱源となるＸｅフラッシュランプと、前記Ｘｅフラッシュランプを収容するとともに光放出面側に第一の窓部材を備えたランプ側筐体と、被処理対象の試料の収容部を有するとともに、光受入れ面側に第二の窓部材を備えた熱処理室とを備え、前記Ｘｅフラッシュランプと前記試料との間の空間に前記Ｘｅフラッシュランプの放出光の内の紫外線の少なくとも一部を除去する紫外線遮蔽フィルターを配置したフラッシュランプアニール装置。
【符号の説明】
【００８７】
１０  アニールチャンバー
１１  チャンバー筐体
１２  ステージ
１３  窓部材
１４  半導体ウェーハ
１５  半導体基板
１６  ゲート絶縁膜
１７  ゲート電極
１８  エクステンション領域
２０  ランプハウス
２１  ランプ筐体
２２  Ｘｅフラッシュランプ
２３  窓部材
２４  紫外線遮蔽手段
２５  放出光
２６  紫外線
３０  アニールチャンバー
３１  チャンバー筐体
３２  ウェーハ搬送口
３３  窓部材
３４  ステージ
３４１ ヒータ部
３４２ 熱拡散部材
３５  支持ピン
３６  シャフト
３７  ベローズ
３８  昇降機構
３９  半導体ウェーハ
４０，５０，６０  ランプハウス
４１，５１，６１  ランプ筐体
４２，５２，６２  Ｘｅフラッシュランプ
４３，５３，６３  リフレクター
４４，５４．６４  窓部材
５５，６５，７１  石英ガラス板
５６  フィルム
６６，６７，７２  ＵＶカットフィルター
８１  ｐ型シリコン基板
８２  素子分離領域
８３  ｐ型ウエル領域
８４  ｎ型ウエル領域
８５  ゲート絶縁膜
８６，８７  ゲート電極
８８，９０，９５，９７  レジストマスク
８９  ｎ型エクステンション領域
９１  ｐ型エクステンション領域
９２  光
９３，９４，１１７，１１８  サイドウォール
９６  ｎ型ソース・ドレイン領域
９８  ｐ型ソース・ドレイン領域
９９〜１０２  Ｃｏシリサイド電極
１０３  ＳｉＮ膜
１０４  ＳｉＯＣ膜
１０５〜１０８  プラグ
１０９〜１１１  金属配線
１１２  エッチングストッパ膜
１１３  多層誘電体反射膜
１１４  ＳｉＯ２膜
１１５  ＨｆＯ２膜
１１６  照射光
１１９  多結晶シリコン層
１２０  Ｔｉ膜
１２１  メタルマスク
【図１】
2010165733.tif 000003
【図２】
2010165733.tif 000004
【図３】
2010165733.tif 000005
【図４】
2010165733.tif 000006
【図５】
2010165733.tif 000007
【図６】
2010165733.tif 000008
【図７】
2010165733.tif 000009
【図８】
2010165733.tif 000010
【図９】
2010165733.tif 000011
【図１０】
2010165733.tif 000012
【図１１】
2010165733.tif 000013
【図１２】
2010165733.tif 000014
【図１３】
2010165733.tif 000015
【図１４】
2010165733.tif 000016
【図１５】
2010165733.tif 000017
【図１６】
2010165733.tif 000018
【図１７】
2010165733.tif 000019
【図１８】
2010165733.tif 000020
【図１９】
2010165733.tif 000021