(57)【要約】【課題】部分的な単結晶アンカーを含むＭＥＭＳ／ＮＥＭＳ構造体を製造する。【解決手段】本発明は、基板の一表面に保護層を形成する段階であって、前記保護層が、前記基板の材料と異なる単結晶材料で作られる段階と、少なくとも１つのキャビティを形成するために前記保護層及び前記基板をエッチングする段階であって、前記エッチングが、前記キャビティの端部における前記保護層の材料で作られる突出部を残すように行われる段階と、絶縁アンカー部分を得るために電気絶縁材料で前記キャビティを満たす段階と、フレキシブルな機械的要素の製造のために設計される層を得るために前記保護層及び前記電気絶縁材料からの半導体材料のエピタキシャル成長段階と、前記突出部の少なくとも１つの部分を残すことを可能にしながら前記フレキシブルな機械的要素を開放する段階と、を含む。【選択図】図１Ｆ
2010017843.tif 000002
【特許請求の範囲】
【請求項１】
単結晶半導体材料で作られた少なくとも１つの部分を含む基板（１）からＭＥＭＳ／ＮＥＭＳ構造体を製造する方法であって、前記構造体が、少なくとも１つのアンカー領域によって前記基板の前記部分に接続されたフレキシブルな機械的要素を含む方法において、
前記基板（１）の前記部分の自由表面に単結晶材料の第１の保護層（２）を形成する段階であって、前記第１の保護層が、単結晶半導体材料で作られる前記基板の部分の材料と異なる材料で作られる段階と、
少なくとも１つのキャビティ（５）を形成するために前記第１の保護層（２）及び前記基板（１）をエッチングする段階であって、前記エッチングが、前記キャビティの端部における前記保護層の材料の突出部（８）を残すように行われる段階と、
絶縁アンカー部分を得るために前記第１の保護層の前記自由表面まで電気絶縁材料（７）によって前記キャビティ（５）を満たす段階と、
フレキシブルな機械的要素の製造のために設計される層を得るために前記第１の保護層（２）及び前記電気絶縁材料（７）からの半導体材料のエピタキシャル成長を含むエピタキシャル成長段階であって、前記エピタキシャル成長される層が、前記第１の保護層（２）上において単結晶であり、前記電気絶縁材料（７）上において多結晶（１０）である段階と、
マスクを用いて少なくとも前記第１の保護層からエッチングすることによって前記フレキシブルな機械的要素を開放する段階であって、前記エッチングが、前記突出部（８）の少なくとも１つの部分を残すことを可能にする段階と、
を含む方法。
【請求項２】
前記第１の保護層及び前記基板をエッチングする段階が、
前記第１の保護層のエッチング及び場合によっては前記基板のエッチングのための第１段階と、
前記基板を等方的にエッチングすることからなる第２のエッチング段階であって、この等方的なエッチングが前記第１の保護層に対して選択的である段階と、
によって行われる、請求項１に記載の方法。
【請求項３】
前記第１の保護層のエッチングにおける段階前に、前記第１の保護層（２）上における、平坦化操作用の停止層（３）を形成する段階と、
前記キャビティ（５）を形成するために前記停止層（３）をエッチングする段階と、
前記キャビティ（５）を満たし、前記第１の保護層（２）の前記自由表面上に前記電気絶縁層を延長させる段階と、
前記第１の保護層の前記自由表面が露出されるまで行われる平坦化操作を行う段階と、
を含む、請求項１に記載の方法。
【請求項４】
前記平坦化操作は、前記第１の保護層（２）の自由表面が露出されるまで前記キャビティを満たす前記材料と前記停止層とのエッチングが後続する、前記停止層（３）上で停止する化学機械的研磨を含む、請求項３に記載の方法。
【請求項５】
前記開放する段階は、前記第１の保護層（２）及び前記電気絶縁材料（７）からエピタキシャル成長される前記半導体材料（９、１０）上において、
第２の保護層を形成する段階と、
前記フレキシブルな機械的要素を画定するために、連続的に前記第２の保護層、前記エピタキシャル成長された半導体材料、及び、最終的には前記第１の保護層をエッチングする段階と、
前記先行する段階で得られた前記組立体上に第３の保護層を堆積する段階と、
を含む、請求項１から４の何れか一項に記載の方法。
【請求項６】
前記第２の保護層及び前記第３の保護層は、堆積またはエピタキシャル成長によって形成される、請求項５に記載の方法。
【請求項７】
前記機械的要素を開放する段階は、前記基板（１）内にキャビティ（１４、２４）を形成する段階を含む、請求項５または６に記載の方法。
【請求項８】
前記機械的要素を開放する段階は、前記第３の保護層の一部をエッチングする段階と、最終的に前記基板（１）の表面上に形成された前記第１の保護層の一部をエッチングする段階と、を含む、請求項５から７の何れか一項に記載の方法。
【請求項９】
前記基板（１）の前記部分が、シリコンで作られる、請求項１から８の何れか一項に記載の方法。
【請求項１０】
前記第１保護層（２）が、ＳｉＧｅで作られる、請求項１から９の何れか一項に記載の方法。
【請求項１１】
前記電気絶縁材料（７）が、ＳｉＯ２及びＳｉ３Ｎ４から選択される、請求項１から１０の何れか一項に記載の方法。
【請求項１２】
前記第１の保護層（２）からの前記エピタキシャル成長された半導体材料（９、１０）が、シリコンである、請求項１から１１の何れか一項に記載の方法。
【請求項１３】
単結晶半導体材料で作られる少なくとも１つの部分を含む基板（１）と、少なくとも１つのエピタキシャル成長された層で画定され、少なくとも１つのアンカー領域によって前記基板に取り付けられ、前記基板の前記部分の一面上に位置するフレキシブルな機械的要素と、を含むＭＥＭＳ／ＮＥＭＳ構造体であって、
前記アンカー領域は、
前記基板の前記表面から形成された前記基板（１）のキャビティ（５）内に収容される電気絶縁材料（７）で作られる部分であって、前記電気絶縁材料（７）の部分が、前記キャビティ（５）の端部に対するリセスを形成しながら前記基板（１）の表面上に突起する部分と、
突出部（８）を形成しながら前記リセスを少なくとも部分的に満たす単結晶半導体材料で作られる部分と、
前記突起部上の多結晶材料（１０）及び前記突出部上の単結晶材料（９）で作られた前記エピタキシャル成長された層に属する部分と、
を含む、ＭＥＭＳ／ＮＥＭＳ構造体。
【請求項１４】
前記基板（１）の前記部分が、シリコンで作られる、請求項１３に記載の構造体。
【請求項１５】
前記電気絶縁材料（７）が、ＳｉＯ２及びＳｉ３Ｎ４から選択される、請求項１３または１４に記載の構造体。
【請求項１６】
少なくとも１つのエピタキシャル成長された層が、シリコンで作られる、請求項１３から１５の何れか一項に記載の構造体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フレキシブル部材（ビームまたは膜を固定する役割を果たす少なくとも１つのアンカーを含むＭＥＭＳ（Ｍｉｃｒｏ−Ｅｌｅｃｔｒｏ−Ｍｅｃｈａｎｉｃａｌ−Ｓｙｓｔｅｍ）またはＮＥＭＳ（Ｎａｎｏ−Ｅｌｅｃｔｒｏ−Ｍｅｃａｈｎｉｃａｌ−Ｓｙｓｔｅｍ）構造体に関連する。それは、このような構造体の製造方法にも関連する。
【背景技術】
【０００２】
ＭＥＭＳまたはＮＥＭＳ部品を製造するための単結晶シリコンの使用は、いくつかの理由において関心がある。その機械的特性は、特に多結晶シリコンに対して優れている。大きな厚さを使用することができる（多結晶シリコンの場合、厚さが一般的に２０μｍに限定される）。それは、非常に良好なピエゾ抵抗を有する。よく知られ、よく習得されたその半導体特性は、関連する電子部品と共にこれらの機械的な部品の共集積を可能にする。
【０００３】
従来技術では、我々は、表面技術において、単結晶シリコンのＭＥＭＳ／ＮＥＭＳ構造体、すなわち、外部の力の印加の下で移動することができる自由な機械的部品のいくつかの実施形態を見出す。
【０００４】
ＳＯＩ技術は、最も使用されている。この場合、構成部品は、ＳＯＩ基板の活性層上に作られ、埋め込まれた酸化物は、シリコン用のエッチング境界層及び犠牲層の両方として作用する。この機械的構造は、この基板の前面を用いて自由にされる。第１の変形例は、埋め込まれた酸化物で停止する、機械的部品を自由にするために後方の全体の表面をエッチングすることからなる。次いで、この開放は、基板の後方表面を用いて行われる。第２の変形例は、シリコンの単なるエッチングによってそれを自由にするためにＳＯＩ基板をキャビティに転写することからなる。
【０００５】
ＭＥＭＳにおけるＳＯＩ技術の関心は、埋め込まれた酸化物に基づき、それは以下のことを可能にする：
−  シリコンのエッチング用に境界層として作用すること、従って、構成部品が作られるシリコン層の厚さを正確に定義すること（変形例に関わらず）、
−  犠牲層として作用すること（第１の前面の方法の場合）、
−  ＭＥＭＳ／ＮＥＭＳ構成部品を支持する電気絶縁層を有すること（ＭＥＭＳ／ＮＥＭＳの要素の全てを短絡することを避けるために）。
【０００６】
しかしながら、ＳＯＩ技術の最大の欠点は、その高い価格である。我々は、いくつかの形態において、ＭＥＭＳ／ＮＥＭＳに非常に損傷を与える、ＳＯＩにおけるほとんど制御されない圧力に関する問題を最近観察している。
【０００７】
ＳＯＮ（Ｓｉｌｉｃｏｎ−ｏｎ−Ｎｏｔｈｉｎｇ）技術において、ＳｉＧｅの層は、標準的なシリコン基板上及びこのＳｉＧｅの層上に成長され、単結晶シリコンの層を成長する。ＭＥＭＳ／ＮＥＭＳ構成部品は、シリコンのこの最終層上に作られ、ＳｉＧｅは、犠牲層として機能する。開放のために、単結晶シリコンに対して選択的な、ＣＦ４塩基を用いたＳｉＧｅの乾式エッチングを使用する。
【０００８】
ＳＯＮ技術の主たる関心は、それが低コストの方法を必要とすることである。これは、例えばＮＥＭＳにおいて非常に小さなシリコンの厚さ（典型的には数１００ｎｍ）に近づくことも可能にする。しかしながら、その欠点は、多種多様である。
【０００９】
ＳｉＧｅの等方性エッチングは、シリコンに対してほとんど選択的ではない。従って、１つは、自由な狭いパターン（典型的には１μｍより小さい）に限定される。ＳｉＧｅ上にエピタキシャル成長されたシリコンの厚さは、一般的に数百ナノメートルに限定される（大きなシリコン厚さを得ることを望む場合に存在する転位の危険性）。ＳｉＧｅは、半導体である。ＭＥＭＳ／ＮＥＭＳ上に電気的に絶縁された領域を有するために、電気的に絶縁されることを要求する領域の絶縁層の配置が仮定される（例えば、ＳｉＯ２またはＳｉＮ）。この絶縁層上のエピタキシャル成長されたシリコンの層は、多結晶であろう（単結晶ではない）。これらの領域が、材料が特に圧力を受けるアンカー領域に対応するので、この点は、非常に重要でありえる。これらのアンカー領域に多結晶材料を有することは（単結晶材料よりむしろ）、より低い品質要因をもたらすか、共鳴構造体の場合、機械的圧力（例えば衝撃抵抗）に対してより感度がある。
【００１０】
ＳＣＲＥＡＭ技術において、ＭＥＭＳ部品を製造するために標準的な基板を用いて開始し、犠牲層としてソースシリコンの“埋め込まれた”部分を使用する。この方法は、以下のように分解される：ＭＥＭＳ構造体のＤＲＩＥ（Ｄｅｅｐ Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）エッチング、酸化、酸化物の異方性エッチング、ＭＥＭＳを自由にするためのシリコンの等方性エッチング、この構造体の金属化（側部及び上部における）。
【００１１】
ＳＣＲＥＡＭ技術の主たる関心は、その単純性と低コストである。
【００１２】
しかしながら、それは、多くの欠点を有する。絶縁アンカーがない。これは、ＭＥＭＳ上に大きな機械的圧力の生成をもたらす（自由にされた構造体上の熱酸化物と金属の存在のために）。単結晶シリコン上の酸化物及び金属のこの追加は、機械的部品を期待外れにする（例えば、共鳴器における低品質要因）。この構造体を自由にした後に行われる金属化は、堆積中の機械的マスクの使用を必要とする。この方法は、ほとんど産業的ではなく、あまり良くないパターン解像度を与える。
【００１３】
ＳＣＲＥＡＭ技術は、シリコンの等方性エッチング中に酸化物マスクの下でエッチングされるほとんど定義されていない構造体を製造する（自由にされる構造体の酸化物なしに）。
【００１４】
他の技術は、ＡＰＳＭ（Ａｄｖａｎｃｅｄ Ｐｏｒｏｕｓ Ｓｉｌｉｃｏｎ Ｍｅｍｂｒａｎｅ）と呼ばれる。それは、圧力センサーを製造するためにボッシュ社によって使用される。この場合、ソースシリコン基板は、キャビティの局在化のために設けられている領域に多孔性にされる。この膜は、製造される多孔性表面上にエピタキシャル成長によって製造される。
【００１５】
この製造方法は、以下の通り行われる。ソースシリコン基板の表面は、シリコンの非常に対抗性の層（ナノ多孔性）を得るために、弗酸で処理され、電圧にさらされる。次いで、例えば膜を形成するために単結晶シリコンの層は、多孔性層上に形成される。次いで、ナノ多孔性シリコン層は、１０００℃の温度で熱処理にさらされる。ナノ多孔性層は、分解する。残るものは、１ミリバール未満の基準圧力を有する連続キャビティである。この問題について、文献“‘Ａ Ｎｏｖｅｌ ｍｉｃｒｏｍａｃｈｉｎｉｎｇ ｐｒｏｃｅｓｓ ｆｏｒ ｔｈｅ ｆａｂｒｉｃａｔｉｏｎ ｏｆ ｍｏｎｏｃｒｙｓｔａｌｌｉｎｅ Ｓｉ−ｍｅｍｂｒａｎｅｓ ｕｓｉｎｇ ｐｏｒｏｕｓ ｓｉｌｉｃｏｎ’ ｂｙ Ｓ．ＡＲＭＢＲＵＳＴＥＲ ｅｔ Ａｌ．， Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ Ｔｒａｎｓｄｕｃｅｒｓ’０３， ２００３， ｐａｇｅ ２４６”を参照してもよい。
【発明の概要】
【発明が解決しようとする課題】
【００１６】
ＳＣＲＥＡＭ技術に関して、この技術の主たる欠点は、絶縁アンカーがないという点にある。
【００１７】
ＳＯＩ基板を用いずに表面技術で製造された単結晶シリコンのＭＥＭＳ／ＮＥＭＳ技術における上述の従来技術を通して、電気的に絶縁された定着領域を配置することが望まれる場合、これらのアンカー（ＳＯＮ技術、及び、それらの現在のバージョンにおいて絶縁アンカーを含まないＳＣＲＥＡＭ及びＡＰＳＭ技術を参照）における単結晶構造体を失うことが分かる。
【課題を解決するための手段】
【００１８】
単結晶アンカーを得るために、本発明の第１の思想は、
−  キャビティの端部に、単結晶材料の“露出部”、すなわち拡張部（突出部）を残す、エッチングによって定着するキャビティを製造すること、
−  適切な材料（例えば、ＳｉＯ２、Ｓｉ３Ｎ４または他の絶縁材料）でキャビティを満たすことであって、前記充填材料の性質が、これらのアンカーの期待される役割及びこの方法に継続との適合性に依存して選択されること、
−  単結晶保護材料から単結晶半導体材料（例えば、シリコン）の層を形成することであって、この層が、続いてＭＥＭＳまたはＮＥＭＳ部品を製造するために役立つように設計されること、からなる。
【００１９】
このために、定着物（embedments）のエッチング中に、この突出プロファイルは、例えば単結晶保護層に対して選択的な単結晶半導体材料の等方性エッチングによって得られる。
【００２０】
この保護層は、ＭＥＭＳまたはＮＥＭＳ部品を形成するために設計される単結晶半導体材料の層とは異なる単結晶材料である。それは、このようにエピタキシャル成長される材料のインサイチュドーピングの可能性を有するエピタキシャル成長による単結晶半導体材料の再成長を可能にする。それは、基板材料またはエピタキシャル成長された材料の乾式または湿式エッチング（選択的エッチング）に対抗する。それは、潜在的に乾式または湿式エッチング法によって囲われた材料に対して選択的にエッチングされ得る。
【００２１】
本発明の第１の主題は、単結晶半導体材料の少なくとも１つの部分を含む基板からＭＥＭＳ／ＮＥＭＳ構造体を製造する方法であって、前記構造体が、少なくとも１つのアンカー領域によって前記基板の前記部分に取り付けられたフレキシブルな機械的要素を含む方法において、
前記基板の前記部分の自由表面に単結晶材料の第１の保護層を形成する段階であって、前記第１の保護層が、単結晶半導体材料の前記基板の部分の材料と異なる材料である段階と、
少なくとも１つのキャビティを形成するために前記第１の保護層及び前記基板をエッチングする段階であって、前記エッチングが、前記キャビティの端部における前記保護層の材料の突出部を残すように行われる段階と、
絶縁アンカー部分を得るために前記第１の保護層の前記自由表面まで電気絶縁材料で前記キャビティを満たす段階と、
前記フレキシブルな機械的要素の製造のために設計される層を得るために前記第１の保護層及び前記電気絶縁材料からの半導体材料のエピタキシャル成長を含むエピタキシャル成長段階であって、前記エピタキシャル成長された層が、前記第１の保護層上において単結晶であり、前記電気絶縁材料上において多結晶である段階と、
マスクを用いて少なくとも前記第１の保護層からエッチングすることによって前記フレキシブルな機械的要素を開放する段階であって、前記エッチングが、前記突出部の少なくとも１つの部分を残すことを可能にする段階と、
を含む方法からなる。
【００２２】
“フレキシブルな機械的要素”は、変形することができるあらゆる吊るされた要素を意味する。この変形は、例えば外部励起によってもたらすことができる。
【００２３】
一実施形態によれば、本発明は、
前記第１の保護層のエッチングのための段階前に、前記第１の保護層上における、平坦化操作用の停止層を形成する段階と、
前記キャビティを形成するために前記停止層をエッチングする段階と、
前記キャビティを満たし、前記第１の保護層の前記自由表面上に前記電気絶縁層を突き出させる段階と、
前記第１の保護層の前記自由表面が露出されるまで行われる平坦化操作を行う段階と、
を含む。
【００２４】
前記平坦化操作は、前記第１の保護層の自由表面が露出されるまで前記キャビティを満たす前記材料と前記停止層とのエッチングが後続する、前記停止層上で停止する化学機械的研磨を含むことができる。
【００２５】
前記開放（または自由にする）段階は、前記第１の保護層及び前記電気絶縁層からエピタキシャル成長される前記半導体材料上において、
第２の保護層を形成する段階と、
前記フレキシブルな機械的要素を画定するために、連続的に前記第２の保護層、前記エピタキシャル成長された半導体層、及び、最終的には前記第１の保護層をエッチングする段階と、
前記先行する段階で得られた前記組立体上に第３の保護層を堆積する段階と、
を含むことができる。
【００２６】
前記第２の保護層及び前記第３の保護層は、堆積またはエピタキシャル成長によって形成することができる。これらの第２及び第３の保護層は、前記機械的要素の開放中にエッチングされないように選択される。
【００２７】
前記機械的要素を開放する段階は、前記基板内にキャビティを形成する段階を含むこともできる。それは、前記基板の表面上に形成された前記第３の保護層の一部をエッチングする段階も含むことができる。
【００２８】
前記基板の前記部分は、シリコンで作ることができる。前記第１保護層は、ＳｉＧｅで作ることができる。前記電気絶縁材料は、ＳｉＯ２及びＳｉ３Ｎ４から選択することができる。前記第１の保護層からの前記エピタキシャル成長された半導体材料は、シリコンでありえる。
【００２９】
本発明の第２の主題は、単結晶半導体材料の少なくとも１つの部分を含む基板と、少なくとも１つのエピタキシャル成長された層で画定され、少なくとも１つのアンカー領域によって前記基板に取り付けられ、前記基板の前記部分の一面上に位置するフレキシブルな機械的要素と、を含むＭＥＭＳ／ＮＥＭＳ構造体であって、
前記アンカー領域は、
前記基板の前記表面から形成された前記基板のキャビティ内に収容される電気絶縁材料で作られる部分であって、前記電気絶縁材料で作られる部分が、前記キャビティの端部に対するリセスを形成しながら前記基板の表面上に突起する部分と、
突出部を形成しながら前記リセスを少なくとも部分的に満たす単結晶半導体材料で作られる部分と、
前記突起部上の多結晶材料及び前記突出部上の単結晶材料で作られた前記エピタキシャル成長された層に属する部分と、
を含む、ＭＥＭＳ／ＮＥＭＳ構造体。
【図面の簡単な説明】
【００３０】
【図１Ａ】本発明による製造方法の実施の第１段階を示す。
【図１Ｂ】本発明による製造方法の実施の第１段階を示す。
【図１Ｃ】本発明による製造方法の実施の第１段階を示す。
【図１Ｄ】本発明による製造方法の実施の第１段階を示す。
【図１Ｅ】本発明による製造方法の実施の第１段階を示す。
【図１Ｆ】本発明による製造方法の実施の第１段階を示す。
【図２】図１Ｆの細部の拡大図である。
【図３Ａ】本発明の実施形態の変形例を示す。
【図３Ｂ】本発明の実施形態の変形例を示す。
【図４Ａ】ＭＯＮ技術を実施する、本発明による方法の最終段階を示す。
【図４Ｂ】ＭＯＮ技術を実施する、本発明による方法の最終段階を示す。
【図４Ｃ】ＭＯＮ技術を実施する、本発明による方法の最終段階を示す。
【図４Ｄ】ＭＯＮ技術を実施する、本発明による方法の最終段階を示す。
【図４Ｅ】ＭＯＮ技術を実施する、本発明による方法の最終段階を示す。
【図５】図４Ｅの細部の拡大図である。
【図６Ａ】ＳＯＮ技術を実施する、本発明による方法の最終段階を示す。
【図６Ｂ】ＳＯＮ技術を実施する、本発明による方法の最終段階を示す。
【図７】図６Ｂの細部の拡大図である。
【図８Ａ】ＭＯＮ技術を実施し、エピタキシャル成長された層の積層体を用いる、本発明による方法の最終段階を示す。
【図８Ｂ】ＭＯＮ技術を実施し、エピタキシャル成長された層の積層体を用いる、本発明による方法の最終段階を示す。
【発明を実施するための形態】
【００３１】
非限定的な例として示される、添付の図面と共に以下に続く詳細な説明を読むことによって本発明は理解され、他の利点及び特異点は明らかになるだろう。
【００３２】
詳細な説明の続きは、非限定的な例として、単結晶ＳｉＧｅで作られた保護層と単結晶シリコンのエピタキシャル成長された層とを有する、単結晶シリコンのソース基板からのＭＥＭＳ構造の製造に関連する。
【００３３】
図１Ａから１Ｆは、本発明による製造方法の実施の第１段階を示す横断面図である。
【００３４】
図１Ａは、例えば７０ｎｍの厚さを有し、２０から３０％のゲルマニウムを含む、例えばエピタキシャル成長によってＳｉＧｅで作られた単結晶の保護層２を一面から形成した、単結晶シリコンで作られたソース基板１を示す。ＳｉＧｅ層２上には、後続の平坦化のために停止層３が形成される。この停止層３は、例えばシリコン窒化物であり、０．２μｍの厚さを有することができる。
【００３５】
次いで、キャビティを形成する。このために、例えば基板１内に０．３μｍの深さを有するキャビティ４を得るように、層３、２のリソグラフィ及びエッチングを遂行し、シリコン基板１のＤＲＩＥエッチングを遂行する（図１Ｂ参照）。基板１のエッチング（乾式エッチングまたは湿式エッチング）は、単結晶保護層２に対して等方性で選択的である。異方性エッチング及び等方性エッチングを交互に使用することもできる。この選択的エッチングに関して、文献“‘Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ｏｆ ａ ＳｉＧｅ Ｌａｙｅｒ Ａｆｔｅｒ Ｉｓｏｔｒｏｐｉｃ ｅｔｃｈｉｎｇ ｏｆ ｓｕｒｒｏｕｎｄｉｎｇ Ｓｉ’ ｂｙ Ｓ．ＢＯＲＥＬ ｅｔ ａｌ．， ＳｉＧｅ Ｔｅｃｈｎｏｌｏｇｙ ａｎｄ Ｄｅｖｉｃｅ Ｍｅｅｔｉｎｇ ２００６， ＩＳＴＤＭ ２００６， Ｔｈｉｒｄ Ｉｎｔｅｒｎａｔｉｏｎａｌ， Ｍａｙ １５−１７， ２００６．”を参照することができる。
【００３６】
次いで、保護層２及び停止層３に対して選択的な、基板１の等方性エッチングを進める。次いで、キャビティ５の端部に突出部６が存在する、増加した大きさのキャビティ５を得る（図１Ｃ参照）。キャビティ５上の突出部６の伸長部は、１μｍでありえる。
【００３７】
次いで、キャビティ５は、例えばシリコン酸化物またはシリコン窒化物である絶縁材料の堆積によって満たされる。次いで、このキャビティは、電気絶縁材料７で満たされる。次いで、停止層３上で停止する化学機械的研磨（ＣＭＰ）を行う（図１Ｄ参照）。
【００３８】
次いで、停止層３は、この材料がキャビティを満たし、停止層３と同一レベルに位置すると同時にエッチングされる。キャビティの外側に突き出す電気絶縁材料７と電気絶縁材料７のリセスされた部分に突出部を形成する保護層２とを示す図１Ｅに示される構造体を得る。
【００３９】
得られた構造体上にエピタキシャル成長によってシリコン層を形成する。エピタキシャル成長されたこの層は（図１Ｆ参照）、その成長が保護層２上で行われる位置に単結晶部分９を含み、その成長が電気絶縁材料上で行われる位置に多結晶部分１０を含む。エピタキシャル成長された層の厚さは、１から５μｍでありえる。
【００４０】
図２は、図１Ｆの細部の拡大図である。それは、基板１に収容された絶縁材料７で作られる部分上に突出部８をより正確に示す。基板１上において幅ｌを有するこの部分は、単結晶である（ＳｉＧｅまたはＳｉ）。
【００４１】
勿論、ＭＥＭＳの一部を製造するために単に記載される一連の段階中に又は技術的な変更の場合に中間的な段階を挿入することができる。従って、開放することを望まない領域にエピタキシャル成長する前に単結晶保護層をエッチングすることも可能である。この例は、図３Ａ及び３Ｂによって示される。
【００４２】
図３Ａは、この場合、図１Ｅに続く。保護層２は、絶縁材料７がブロック間に残ることを可能にするためだけに局所的にエッチングされる。次いで、各々のブロック７は、単結晶材料の単一の突出部のみを含む。
【００４３】
次いで、図３Ｂに示される構造を得るためにシリコンエピタキシャル成長を進める。エピタキシャル成長されたこの層は、その成長が保護層２上で起こる位置に単結晶部分９を含み、その成長が電気絶縁材料７上で起こる位置に多結晶部分１０を含む。基板の覆われていない部分上で成長された単結晶材料は、基板と溶け合う。
【００４４】
多くのキャビティのエッチングとして必要であればアンカーの充填及びエッチング／ＣＭＰ段階を行うことによって、異なる深さを有し又は異なる材料からなるアンカーを製造することも可能である。
【００４５】
次いで、この方法は、所望のＭＥＭＳ部品を製造するために伝統的に続けられる。実施形態の３つの変形例を以下に示す。
【００４６】
図４Ａから４Ｅは、ＭＯＮ（ＭＥＭＳ  ｏｎ  Ｎｏｔｈｉｎｇ）技術を実施する、本発明による方法の最終段階を示す。
【００４７】
図４Ａは、図１Ｆに続く。部分９及び１０を含むシリコン層上に、シリコン酸化物１１の層を形成する。次いで、ソース基板１までのアクセス経路（チャネル、ホール）１２を得るために、この構造物のシリコン及びＳｉＧｅのＤＲＩＥリソグラフィエッチングを進める。
【００４８】
次いで、予め得られた構造体上に、エピタキシャル成長によって、７０ｎｍの厚さを有し、例えば典型的には２０から３０％のゲルマニウムを含むＳｉＧｅの層１３（図４Ｂ参照）を堆積する。層１３は、その成長がＳｉＯ２層１１と多結晶材料（部分１０）または絶縁材料（ブロック７）にエッチングされるアクセス経路１２の壁部とで起こる場合、多結晶である。アクセル経路１２の壁部上におけるこの成長は、その成長が部分９の単結晶材料、ＳｉＧｅの層２及び基板１で起こる場合、単結晶である。
【００４９】
次いで、ＳｉＯ２層１１が露出されるまで、ＳｉＧｅの層１３の異方性エッチングを行う（図４Ｃ参照）。適用可能であればアクセス経路の底部が基板１の単結晶シリコンまたはブロック７の絶縁材料を露出する一方で、アクセス経路１２の側部は、ＳｉＧｅで覆われたままである。
【００５０】
次いで、フレキシブルな機械的要素を自由にするためにアクセス経路１２のために、ＳｉＧｅに対して選択的な基板１のシリコンの等方性エッチングを行う。このエッチングは、図４Ｄによって示されるようなアンカー領域７によって限定される、１μｍから２μｍの深さを有するキャビティ１４を提供する。次いで、ＳｉＯ２層１１のエッチングを行う。アクセス経路１２の壁部を覆うＳｉＧｅの層は、潜在的にエッチングによって除去されることもできる（図４Ｅ参照）。この最後のエッチング中にアンカー領域のＳｉＧｅを除去しないように注意しなければならない。
【００５１】
アンカー領域の１つは、図５に拡大して示される。それは、絶縁材料７で作られる部分上の突出部８をより正確に示す。ブロック７上における幅ｌの部分は、単結晶（ＳｉＧｅまたはＳｉ）である。
【００５２】
図６Ａ及び６Ｂは、ＳＯＮ技術を実施する、本発明による方法の最終段階を示す。
【００５３】
図６Ａは、図１Ｆに続く。ソース基板１までのアクセル経路１５を得るために、重ね合わされた層９（シリコン）及び層２（ＳｉＧｅ）のリソグラフィ及びＤＲＩＥエッチングを進める。
【００５４】
アクセル経路１５から、層２を囲うシリコンに対して選択的にＳｉＧｅ層２をエッチングする。このエッチングは、ドライエッチングでありえる。それは、フレキシブルな機械的要素の開放を可能にする。これは、ブロック７を突出するＳｉＧｅの層の部分が残るようにエッチングが行われる部分的なエッチングである。これは、図６Ｂによって示される。
【００５５】
アンカー領域の１つは、図７に拡大して示される。それは、絶縁材料７で作られる部分（またはブロック）上に突出部１６をより正確に示す。ブロック７上における幅ｌの部分は、単結晶である（ＳｉＧｅまたはＳｉ）。
【００５６】
この実施形態では、アンカーが実際単結晶であるように、この材料の部分が絶縁ブロック７の酸化物とシリコン層９の部分との間に残らなければならないので、ＳｉＧｅ層２のエッチングは、時間内に行われる。
【００５７】
図８Ａ及び８Ｂは、ＭＯＮ技術を実施し、エピタキシャル成長された層の積層体を用いる、本発明による方法の最終段階を示す。
【００５８】
図８Ａは、図１Ｅに続く。図１Ｅに示された構造体から、エピタキシャル成長によって、例えば図８Ａによって示される構造を得るために、交互のシリコン層及びＳｉＧｅ層を形成する。この図は、ＳｉＯ２ブロック７を表面上に示すことを可能にするＳｉＧｅ層２上に、以下の連続する層を示す。
−  図１Ｆに示されるような、単結晶部分９（層２の単結晶ＳｉＧｅ上にエピタキシャル成長される）及び多結晶部分１０（ブロック７のＳｉＯ２上にエピタキシャル成長される）を含むシリコンの層；
−  単結晶部分２２（多結晶シリコン部分９上にエピタキシャル成長される）及び多結晶部分１２２（多結晶シリコン部分１０上にエピタキシャル成長される）を含むＳｉＧｅの層；
−  単結晶部分１９（単結晶ＳｉＧｅ部分２２上にエピタキシャル成長される）及び多結晶部分１１０（多結晶ＳｉＧｅ部分１２２上にエピタキシャル成長される）を含むシリコンの層；
−  単結晶部分３２（単結晶シリコン部分１９上に堆積される）及び多結晶部分１３２（多結晶シリコン部分１１０上に堆積される）を含むＳｉＧｅの層；
−  単結晶部分２９（単結晶ＳｉＧｅ部分３２上に堆積される）及び多結晶部分１２０（多結晶ＳｉＧｅ部分１３２に堆積される）を含むシリコンの層。
【００５９】
この段階の続きは、図４Ａ及び４Ｅによって示される段階に類似する。図８Ｂは、アンカー領域７によって限定されたキャビティ２４を有する、得られた最終的な構造体を示し、単結晶アンカーは、ＳｉＧｅまたはＳｉで作られた積層された単結晶層の突出部から作られる。
【００６０】
特に以下の利点が本発明によってもたらされる。技術的な積層体は、マイクロエレクトロニクスの伝統的な段階に基づき、標準的な基板を使用する。本発明による方法は、ＣＭＯＳ適合性があり、ＳＯＮ及びＭＯＮ技術に対して完全に適用可能である。アンカーキャビティが絶縁材料で満たされる場合、アンカーは電気的に絶縁される。フレキシブルな機械的要素の定着物は、単結晶である。これは、機械的な損失（構成部品の良好な品質要因をもたらす）をほとんどもたらさず、良好な耐衝撃性をもたらす。アンカー（絶縁体であるか否か）は、シリコンで作られ、フレキシブルな機械的要素を自由にするための段階中にエッチング境界として機能する。これは、開放段階の良好な制御（例えばオーバーエッチングの可能性なしに）と変更されたパターンに対する接近とをもたらす。自由にされた要素の形状は、自由にするエッチングの等方性の性質によって限定されない。次いで、丸い膜だけではなく正方形または六角形の吊るされた膜を製造することが可能である。
【００６１】
本発明による方法は、全てのＭＥＭＳ及びＮＥＭＳ用途に使用することができる。それは、低コスト及び大規模市場：携帯電話、自動車、ゲーム機に適合する技術を行う。
例えば、
自動車用：加速度計、速度ジャイロ、圧力センサー、ＭＥＭＳまたはＮＥＭＳ機械共鳴ベースの化学センサー、
携帯電話用：時間基準（ＲＦ共鳴器）、ＭＥＭＳまたはＮＥＭＳ機械フィルター、加速度計、マイクロフォン、
ゲーム機用：加速度計、速度ジャイロ。
【符号の説明】
【００６２】
１  ソース基板
２  保護層
３  停止層
４  キャビティ
５  キャビティ
６  突出部
７  電気絶縁材料
８  突出部
９  単結晶部分
１０  多結晶部分
１１  シリコン酸化物
１２  アクセス経路
１３  ＳｉＧｅ層
１５  アクセス経路
１６  突出部
１９  単結晶部分
２２  単結晶部分
２４  キャビティ
２９  単結晶部分
３２  単結晶部分
１１０  多結晶部分
１２２  多結晶部分
１３２  多結晶部分
【図１Ａ】
2010017843.tif 000003
【図１Ｂ】
2010017843.tif 000004
【図１Ｃ】
2010017843.tif 000005
【図１Ｄ】
2010017843.tif 000006
【図１Ｅ】
2010017843.tif 000007
【図１Ｆ】
2010017843.tif 000008
【図２】
2010017843.tif 000009
【図３Ａ】
2010017843.tif 000010
【図３Ｂ】
2010017843.tif 000011
【図４Ａ】
2010017843.tif 000012
【図４Ｂ】
2010017843.tif 000013
【図４Ｃ】
2010017843.tif 000014
【図４Ｄ】
2010017843.tif 000015
【図４Ｅ】
2010017843.tif 000016
【図５】
2010017843.tif 000017
【図６Ａ】
2010017843.tif 000018
【図６Ｂ】
2010017843.tif 000019
【図７】
2010017843.tif 000020
【図８Ａ】
2010017843.tif 000021
【図８Ｂ】
2010017843.tif 000022
【外国語明細書】
2010017843.tif 000023
2010017843.tif 000024
2010017843.tif 000025
2010017843.tif 000026
2010017843.tif 000027
2010017843.tif 000028
2010017843.tif 000029
2010017843.tif 000030
2010017843.tif 000031
2010017843.tif 000032
2010017843.tif 000033
2010017843.tif 000034
2010017843.tif 000035
2010017843.tif 000036
2010017843.tif 000037
2010017843.tif 000038
2010017843.tif 000039
2010017843.tif 000040
2010017843.tif 000041
2010017843.tif 000042
2010017843.tif 000043
2010017843.tif 000044
2010017843.tif 000045
2010017843.tif 000046
2010017843.tif 000047
2010017843.tif 000048
2010017843.tif 000049
2010017843.tif 000050
2010017843.tif 000051
2010017843.tif 000052
2010017843.tif 000053
2010017843.tif 000054