(57)【要約】【課題】軽負荷時における出力電圧の上昇を抑制できるスイッチング電源装置を提供する。【解決手段】フィードバック信号の信号レベルと基準レベルとの差分に応じた信号レベルの誤差増幅信号ＶＥＡＯを生成する誤差信号生成回路４を備え、その誤差増幅信号ＶＥＡＯを基にスイッチング素子１のスイッチング動作を制御するスイッチング電源装置において、スイッチング素子１のスイッチング動作の停止期間の時間幅に応じて誤差信号生成回路４の基準レベルを制御する基準レベル制御回路１０ａを備える。【選択図】図１
2010022121.tif 000002
【特許請求の範囲】
【請求項１】
１次巻線、２次巻線および補助巻線を有するトランスと、
第１の直流電圧が供給される前記１次巻線に接続し、スイッチング動作することにより前記２次巻線および前記補助巻線に電圧を発生させるスイッチング素子と、
前記２次巻線に発生する電圧から第２の直流電圧を生成する出力電圧生成回路と、
前記補助巻線に発生する電圧からフィードバック信号を生成するフィードバック信号生成回路と、
前記スイッチング素子をターンオンさせるための信号を発振する発振回路と、
前記フィードバック信号の信号レベルを検出し、その検出されたレベルと基準レベルとの差分に応じた信号レベルの誤差信号を生成する誤差信号生成回路と、
前記発振回路により発振される信号に応じたタイミングで前記スイッチング素子をターンオンさせ、前記誤差信号の信号レベルに応じたタイミングで前記スイッチング素子をターンオフさせるスイッチング制御回路と、
前記スイッチング素子のスイッチング動作の停止期間の時間幅または前記スイッチング素子のスイッチング周波数に応じて前記基準レベルを制御する基準レベル制御回路と、
を備えることを特徴とするスイッチング電源装置。
【請求項２】
前記基準レベル制御回路は、２つ以上のレベル間で遷移する信号を内部で生成することを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記基準レベル制御回路は、前記フィードバック信号の動作周波数よりも低い周波数まで遮断するローパスフィルタを備えることを特徴とする請求項１もしくは２のいずれかに記載のスイッチング電源装置。
【請求項４】
前記スイッチング制御回路は、前記誤差信号の信号レベルに応じて前記スイッチング素子のスイッチング動作の停止および再開を制御する間欠発振制御回路を備え、前記基準レベル制御回路は、前記間欠発振制御回路からの信号を基に、前記スイッチング素子のスイッチング動作の停止期間の時間幅に応じて前記基準レベルを制御することを特徴とする請求項１ないし３のいずれかに記載のスイッチング電源装置。
【請求項５】
前記スイッチング制御回路は、前記誤差信号の信号レベルに応じて前記スイッチング素子のスイッチング周波数を制御する周波数制御回路を備え、前記基準レベル制御回路は、前記周波数制御回路からの信号を基に、前記スイッチング素子のスイッチング周波数に応じて前記基準レベルを制御することを特徴とする請求項１ないし３のいずれかに記載のスイッチング電源装置。
【請求項６】
前記フィードバック信号生成回路は、整流ダイオードと平滑コンデンサとを備え、それら整流ダイオードと平滑コンデンサにより、前記補助巻線に発生する電圧を整流且つ平滑化して前記フィードバック信号を生成することを特徴とする請求項１ないし５のいずれかに記載のスイッチング電源装置。
【請求項７】
前記フィードバック信号生成回路は、前記補助巻線に発生する電圧を検出する抵抗と、前記抵抗により検出された電圧が急激に低下する前の電圧値をフィードバック信号としてサンプリングするサンプリング回路とを備えることを特徴とする請求項１ないし５のいずれかに記載のスイッチング電源装置。
【請求項８】
少なくとも３つの外部接続端子を有し、前記スイッチング素子、前記発振回路、前記誤差信号生成回路、前記スイッチング制御回路、および前記基準レベル制御回路、または前記発振回路、前記誤差信号生成回路、前記スイッチング制御回路、および前記基準レベル制御回路が同一半導体基板上に形成された半導体装置を備えることを特徴とする請求項６記載のスイッチング電源装置。
【請求項９】
少なくとも４つの外部接続端子を有し、前記スイッチング素子、前記発振回路、前記誤差信号生成回路、前記スイッチング制御回路、前記基準レベル制御回路、および前記フィードバック信号生成回路の前記サンプリング回路、または前記発振回路、前記誤差信号生成回路、前記スイッチング制御回路、前記基準レベル制御回路、および前記フィードバック信号生成回路の前記サンプリング回路が同一半導体基板上に形成された半導体装置を備えることを特徴とする請求項７記載のスイッチング電源装置。
【請求項１０】
１次巻線、２次巻線および補助巻線を有するトランスと、
第１の直流電圧が供給される前記１次巻線に接続し、スイッチング動作することにより前記２次巻線および前記補助巻線に電圧を発生させるスイッチング素子と、
前記２次巻線に発生する電圧から第２の直流電圧を生成する出力電圧生成回路と、
前記補助巻線に発生する電圧からフィードバック信号を生成するフィードバック信号生成回路と、
前記スイッチング素子をターンオンさせるための信号を発振する発振回路と、
前記フィードバック信号の信号レベルを検出し、その検出されたレベルと基準レベルとの差分に応じた信号レベルの誤差信号を生成する誤差信号生成回路と、
前記発振回路により発振される信号に応じたタイミングで前記スイッチング素子をターンオンさせ、前記誤差信号の信号レベルに応じたタイミングで前記スイッチング素子をターンオフさせるスイッチング制御回路と、
前記スイッチング素子のスイッチング動作の停止期間の時間幅または前記スイッチング素子のスイッチング周波数に応じて前記誤差信号生成回路による前記フィードバック信号の検出レベルを補正する補正回路と、
を備えることを特徴とするスイッチング電源装置。
【請求項１１】
前記補正回路は、前記フィードバック信号の動作周波数よりも低い周波数まで遮断するローパスフィルタを備えることを特徴とする請求項１０記載のスイッチング電源装置。
【請求項１２】
前記スイッチング制御回路は、前記誤差信号の信号レベルに応じて前記スイッチング素子のスイッチング動作の停止および再開を制御する間欠発振制御回路を備え、前記補正回路は、前記間欠発振制御回路からの信号を基に、前記スイッチング素子のスイッチング動作の停止期間の時間幅に応じて前記誤差信号生成回路による前記フィードバック信号の検出レベルを補正することを特徴とする請求項１０もしくは１１のいずれかに記載のスイッチング電源装置。
【請求項１３】
前記スイッチング制御回路は、前記誤差信号の信号レベルに応じて前記スイッチング素子のスイッチング周波数を制御する周波数制御回路を備え、前記補正回路は、前記周波数制御回路からの信号を基に、前記スイッチング素子のスイッチング周波数に応じて前記誤差信号生成回路による前記フィードバック信号の検出レベルを補正することを特徴とする請求項１０もしくは１１のいずれかに記載のスイッチング電源装置。
【請求項１４】
前記フィードバック信号生成回路は、整流ダイオードと平滑コンデンサとを備え、それら整流ダイオードと平滑コンデンサにより、前記補助巻線に発生する電圧を整流且つ平滑化して前記フィードバック信号を生成することを特徴とする請求項１０ないし１３のいずれかに記載のスイッチング電源装置。
【請求項１５】
前記フィードバック信号生成回路は、前記補助巻線に発生する電圧を検出する抵抗と、前記抵抗により検出された電圧が急激に低下する前の電圧値をフィードバック信号としてサンプリングするサンプリング回路とを備えることを特徴とする請求項１０ないし１３のいずれかに記載のスイッチング電源装置。
【請求項１６】
少なくとも３つの外部接続端子を有し、前記スイッチング素子、前記発振回路、前記誤差信号生成回路、前記スイッチング制御回路、および前記補正回路、または前記発振回路、前記誤差信号生成回路、前記スイッチング制御回路、および前記補正回路が同一半導体基板上に形成された半導体装置を備えることを特徴とする請求項１４記載のスイッチング電源装置。
【請求項１７】
少なくとも４つの外部接続端子を有し、前記スイッチング素子、前記発振回路、前記誤差信号生成回路、前記スイッチング制御回路、前記補正回路、および前記フィードバック信号生成回路の前記サンプリング回路、または前記発振回路、前記誤差信号生成回路、前記スイッチング制御回路、前記補正回路、および前記フィードバック信号生成回路の前記サンプリング回路が同一半導体基板上に形成された半導体装置を備えることを特徴とする請求項１５記載のスイッチング電源装置。
【請求項１８】
直流電圧が供給されるトランスの１次巻線に接続し、スイッチング動作することにより前記トランスの２次巻線および補助巻線に電圧を発生させるスイッチング素子と、
前記補助巻線に発生する電圧から生成されるフィードバック信号を基に前記スイッチング素子のスイッチング動作を制御する制御回路と、を備えるスイッチング電源用半導体装置であって、
前記制御回路は、
前記スイッチング素子をターンオンさせるための信号を発振する発振回路と、
前記フィードバック信号の信号レベルを検出し、その検出されたレベルと基準レベルとの差分に応じた信号レベルの誤差信号を生成する誤差信号生成回路と、
前記発振回路により発振される信号に応じたタイミングで前記スイッチング素子をターンオンさせ、前記誤差信号の信号レベルに応じたタイミングで前記スイッチング素子をターンオフさせるスイッチング制御回路と、
前記スイッチング素子のスイッチング動作の停止期間の時間幅または前記スイッチング素子のスイッチング周波数に応じて前記基準レベルを制御する基準レベル制御回路と、を具備する、
ことを特徴とするスイッチング電源用半導体装置。
【請求項１９】
前記基準レベル制御回路は、２つ以上のレベル間で遷移する信号を内部で生成することを特徴とする請求項１８記載のスイッチング電源用半導体装置。
【請求項２０】
前記基準レベル制御回路は、前記フィードバック信号の動作周波数よりも低い周波数まで遮断するローパスフィルタを備えることを特徴とする請求項１８もしくは１９のいずれかに記載のスイッチング電源用半導体装置。
【請求項２１】
前記スイッチング制御回路は、前記誤差信号の信号レベルに応じて前記スイッチング素子のスイッチング動作の停止および再開を制御する間欠発振制御回路を備え、前記基準レベル制御回路は、前記間欠発振制御回路からの信号を基に、前記スイッチング素子のスイッチング動作の停止期間の時間幅に応じて前記基準レベルを制御することを特徴とする請求項１８ないし２０のいずれかに記載のスイッチング電源用半導体装置。
【請求項２２】
前記スイッチング制御回路は、前記誤差信号の信号レベルに応じて前記スイッチング素子のスイッチング周波数を制御する周波数制御回路を備え、前記基準レベル制御回路は、前記周波数制御回路からの信号を基に、前記スイッチング素子のスイッチング周波数に応じて前記基準レベルを制御することを特徴とする請求項１８ないし２０のいずれかに記載のスイッチング電源用半導体装置。
【請求項２３】
請求項１８ないし２２のいずれかに記載のスイッチング電源用半導体装置であって、前記制御回路は、外部に設けられた抵抗において検出される前記補助巻線に発生する電圧が急激に低下する前の電圧値をフィードバック信号としてサンプリングするサンプリング回路をさらに備えることを特徴とするスイッチング電源用半導体装置。
【請求項２４】
直流電圧が供給されるトランスの１次巻線に接続し、スイッチング動作することにより前記トランスの２次巻線および補助巻線に電圧を発生させるスイッチング素子と、
前記補助巻線に発生する電圧から生成されるフィードバック信号を基に前記スイッチング素子のスイッチング動作を制御する制御回路と、を備えるスイッチング電源用半導体装置であって、
前記制御回路は、
前記スイッチング素子をターンオンさせるための信号を発振する発振回路と、
前記フィードバック信号の信号レベルを検出し、その検出されたレベルと基準レベルとの差分に応じた信号レベルの誤差信号を生成する誤差信号生成回路と、
前記発振回路により発振される信号に応じたタイミングで前記スイッチング素子をターンオンさせ、前記誤差信号の信号レベルに応じたタイミングで前記スイッチング素子をターンオフさせるスイッチング制御回路と、
前記スイッチング素子のスイッチング動作の停止期間の時間幅または前記スイッチング素子のスイッチング周波数に応じて前記誤差信号生成回路による前記フィードバック信号の検出レベルを補正する補正回路と、を具備する、
ことを特徴とするスイッチング電源用半導体装置。
【請求項２５】
前記補正回路は、前記フィードバック信号の動作周波数よりも低い周波数まで遮断するローパスフィルタを備えることを特徴とする請求項２４記載のスイッチング電源用半導体装置。
【請求項２６】
前記スイッチング制御回路は、前記誤差信号の信号レベルに応じて前記スイッチング素子のスイッチング動作の停止および再開を制御する間欠発振制御回路を備え、前記補正回路は、前記間欠発振制御回路からの信号を基に、前記スイッチング素子のスイッチング動作の停止期間の時間幅に応じて前記誤差信号生成回路による前記フィードバック信号の検出レベルを補正することを特徴とする請求項２４もしくは２５のいずれかに記載のスイッチング電源用半導体装置。
【請求項２７】
前記スイッチング制御回路は、前記誤差信号の信号レベルに応じて前記スイッチング素子のスイッチング周波数を制御する周波数制御回路を備え、前記補正回路は、前記周波数制御回路からの信号を基に、前記スイッチング素子のスイッチング周波数に応じて前記誤差信号生成回路による前記フィードバック信号の検出レベルを補正することを特徴とする請求項２４もしくは２５のいずれかに記載のスイッチング電源用半導体装置。
【請求項２８】
請求項２４ないし２７のいずれかに記載のスイッチング電源用半導体装置であって、前記制御回路は、外部に設けられた抵抗において検出される前記補助巻線に発生する電圧が急激に低下する前の電圧値をフィードバック信号としてサンプリングするサンプリング回路をさらに備えることを特徴とするスイッチング電源用半導体装置。
【請求項２９】
直流電圧が供給されるトランスの１次巻線に接続し、スイッチング動作することにより前記トランスの２次巻線および補助巻線に電圧を発生させるスイッチング素子のスイッチング動作を、前記補助巻線に発生する電圧から生成されるフィードバック信号を基に制御する制御回路を備えるスイッチング電源用半導体装置であって、
前記制御回路は、
前記スイッチング素子をターンオンさせるための信号を発振する発振回路と、
前記フィードバック信号の信号レベルを検出し、その検出されたレベルと基準レベルとの差分に応じた信号レベルの誤差信号を生成する誤差信号生成回路と、
前記発振回路により発振される信号に応じたタイミングで前記スイッチング素子をターンオンさせ、前記誤差信号の信号レベルに応じたタイミングで前記スイッチング素子をターンオフさせるスイッチング制御回路と、
前記スイッチング素子のスイッチング動作の停止期間の時間幅または前記スイッチング素子のスイッチング周波数に応じて前記基準レベルを制御する基準レベル制御回路と、を具備する、
ことを特徴とするスイッチング電源用半導体装置。
【請求項３０】
前記基準レベル制御回路は、２つ以上のレベル間で遷移する信号を内部で生成することを特徴とする請求項２９記載のスイッチング電源用半導体装置。
【請求項３１】
前記基準レベル制御回路は、前記フィードバック信号の動作周波数よりも低い周波数まで遮断するローパスフィルタを備えることを特徴とする請求項２９もしくは３０のいずれかに記載のスイッチング電源用半導体装置。
【請求項３２】
前記スイッチング制御回路は、前記誤差信号の信号レベルに応じて前記スイッチング素子のスイッチング動作の停止および再開を制御する間欠発振制御回路を備え、前記基準レベル制御回路は、前記間欠発振制御回路からの信号を基に、前記スイッチング素子のスイッチング動作の停止期間の時間幅に応じて前記基準レベルを制御することを特徴とする請求項２９ないし３１のいずれかに記載のスイッチング電源用半導体装置。
【請求項３３】
前記スイッチング制御回路は、前記誤差信号の信号レベルに応じて前記スイッチング素子のスイッチング周波数を制御する周波数制御回路を備え、前記基準レベル制御回路は、前記周波数制御回路からの信号を基に、前記スイッチング素子のスイッチング周波数に応じて前記基準レベルを制御することを特徴とする請求項２９ないし３１のいずれかに記載のスイッチング電源用半導体装置。
【請求項３４】
請求項２９ないし３３のいずれかに記載のスイッチング電源用半導体装置であって、前記制御回路は、外部に設けられた抵抗において検出される前記補助巻線に発生する電圧が急激に低下する前の電圧値をフィードバック信号としてサンプリングするサンプリング回路をさらに備えることを特徴とするスイッチング電源用半導体装置。
【請求項３５】
直流電圧が供給されるトランスの１次巻線に接続し、スイッチング動作することにより前記トランスの２次巻線および補助巻線に電圧を発生させるスイッチング素子のスイッチング動作を、前記補助巻線に発生する電圧から生成されるフィードバック信号を基に制御する制御回路を備えるスイッチング電源用半導体装置であって、
前記制御回路は、
前記スイッチング素子をターンオンさせるための信号を発振する発振回路と、
前記フィードバック信号の信号レベルを検出し、その検出されたレベルと基準レベルとの差分に応じた信号レベルの誤差信号を生成する誤差信号生成回路と、
前記発振回路により発振される信号に応じたタイミングで前記スイッチング素子をターンオンさせ、前記誤差信号の信号レベルに応じたタイミングで前記スイッチング素子をターンオフさせるスイッチング制御回路と、
前記スイッチング素子のスイッチング動作の停止期間の時間幅または前記スイッチング素子のスイッチング周波数に応じて前記誤差信号生成回路による前記フィードバック信号の検出レベルを補正する補正回路と、を具備する、
ことを特徴とするスイッチング電源用半導体装置。
【請求項３６】
前記補正回路は、前記フィードバック信号の動作周波数よりも低い周波数まで遮断するローパスフィルタを備えることを特徴とする請求項３５記載のスイッチング電源用半導体装置。
【請求項３７】
前記スイッチング制御回路は、前記誤差信号の信号レベルに応じて前記スイッチング素子のスイッチング動作の停止および再開を制御する間欠発振制御回路を備え、前記補正回路は、前記間欠発振制御回路からの信号を基に、前記スイッチング素子のスイッチング動作の停止期間の時間幅に応じて前記誤差信号生成回路による前記フィードバック信号の検出レベルを補正することを特徴とする請求項３５もしくは３６のいずれかに記載のスイッチング電源用半導体装置。
【請求項３８】
前記スイッチング制御回路は、前記誤差信号の信号レベルに応じて前記スイッチング素子のスイッチング周波数を制御する周波数制御回路を備え、前記補正回路は、前記周波数制御回路からの信号を基に、前記スイッチング素子のスイッチング周波数に応じて前記誤差信号生成回路による前記フィードバック信号の検出レベルを補正することを特徴とする請求項３５もしくは３６のいずれかに記載のスイッチング電源用半導体装置。
【請求項３９】
請求項３５ないし３８のいずれかに記載のスイッチング電源用半導体装置であって、前記制御回路は、外部に設けられた抵抗において検出される前記補助巻線に発生する電圧が急激に低下する前の電圧値をフィードバック信号としてサンプリングするサンプリング回路をさらに備えることを特徴とするスイッチング電源用半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源装置、およびスイッチング電源用半導体装置に関する。
【背景技術】
【０００２】
近年、電子機器の電源装置に対して小型化並びに電力変換効率の向上が要求されている。この要求に対して、商用交流電力を整流且つ平滑化して直流電力を生成し、その直流電力を高耐圧の半導体素子のスイッチング動作により高周波電力に変換するとともに、その高周波電力を小型の電力変換トランスによって転送し、その転送された高周波電力を整流且つ平滑化して低圧直流電力を得るスイッチング電源が広く用いられるようになってきた。
【０００３】
また、世界的な省エネ意識の高まりを背景に、電子機器に対して待機時消費電力の削減が求められている。この要求に対して、スイッチング電源を用いた待機時消費電力削減の技術が開発されてきている。
【０００４】
また、スイッチング電源では、安全性を得るために、入力側（１次側）と出力側（２次側）を電力変換トランスによって電気的に絶縁し、２次側の出力電圧Ｖｏを２次側に設けた２次側出力電圧検出回路により検出し、その検出信号を２次側から１次側へフォトカプラにより転送し、その転送された信号により出力電圧Ｖｏの定電圧制御を行う技術が広く用いられている。
【０００５】
しかし、２次側出力電圧検出回路やフォトカプラは電源部品としては高価であり、スイッチング電源の小型化の妨げにもなっていた。そこでこれらを廃し、代わりに、電力変換トランスの１次側に、電力変換トランスの２次巻線に発生する電圧に比例する電圧が発生する補助巻線を設け、その補助巻線に発生する電圧を整流且つ平滑化して出力電圧Ｖｏにほぼ比例する電圧を得、それにより出力電圧Ｖｏの定電圧制御を行う補助巻線帰還と呼ばれる技術が用いられている。
【０００６】
以下、従来の補助巻線帰還型のスイッチング電源装置について、電流モードでＰＷＭ制御を行うスイッチング電源装置を例に説明する。図１３は、従来の電流モードでＰＷＭ制御を行う補助巻線帰還型のスイッチング電源装置のブロック図である。
【０００７】
図１３において、電力変換トランス１１０は１次巻線Ｔ１、２次巻線Ｔ２、および補助巻線Ｔ３を有する。２次巻線Ｔ２の極性は１次巻線Ｔ１の極性と逆になっており、当該スイッチング電源装置はフライバック型となっている。
【０００８】
電力変換トランス１１０の１次巻線Ｔ１の一方の端子は、当該スイッチング電源装置の入力側（１次側）の正端子に接続し、他方の端子は、高耐圧の半導体素子であるスイッチング素子１を介して、当該スイッチング電源装置の入力側（１次側）の負端子に接続している。
【０００９】
スイッチング素子１は入力端子、出力端子および制御端子を有し、入力端子が１次巻線Ｔ１に接続し、出力端子が当該スイッチング電源装置の入力側の負端子に接続している。また、スイッチング素子１は、制御端子に印加される制御信号に応答して入力端子と出力端子とを電気的に結合、分離するように発振する。スイッチング素子１には、一般的に、パワーＭＯＳＦＥＴが使用される。
【００１０】
このスイッチング素子１のスイッチング動作（発振動作）により、当該スイッチング電源装置の入力側の端子から１次巻線Ｔ１へ供給される直流電圧ＶＩＮがパルス電圧（高周波電圧）に変換されるとともに、そのパルス電圧が２次巻線Ｔ２および補助巻線Ｔ３へ転送される。補助巻線Ｔ３の極性は２次巻線Ｔ２の極性と同一となっており、補助巻線Ｔ３に発生するパルス電圧は、２次巻線Ｔ２に発生するパルス電圧に比例する。
【００１１】
電力変換トランス１１０の２次巻線Ｔ２は出力電圧生成回路１２０に接続している。この出力電圧生成回路１２０は整流ダイオード１２１と平滑コンデンサ１２２を備え、それら整流ダイオード１２１と平滑コンデンサ１２２により、２次巻線Ｔ２に発生するパルス電圧を整流且つ平滑化して２次側の出力電圧Ｖｏを生成する。この出力電圧Ｖｏは、当該スイッチング電源装置の出力側（２次側）の端子に接続される負荷１４０へ供給される。
【００１２】
電力変換トランス１１０の補助巻線Ｔ３はフィードバック信号生成回路１３０に接続している。このフィードバック信号生成回路１３０は整流ダイオード１３１と平滑コンデンサ１３２を備え、それら整流ダイオード１３１と平滑コンデンサ１３２により、補助巻線Ｔ３に発生するパルス電圧を整流且つ平滑化して、出力電圧Ｖｏに比例する補助電源電圧ＶＣＣを生成する。
【００１３】
スイッチング素子１のスイッチング動作は制御回路２により制御される。制御回路２は同一半導体基板上に形成されており、外部接続端子としてＤＲＡＩＮ端子、ＶＣＣ端子およびＳＯＵＲＣＥ端子の３端子を有する。ＤＲＡＩＮ端子は電力変換トランス１１０の１次巻線Ｔ１に接続しており、スイッチング素子１の入力端子はＤＲＡＩＮ端子を介して１次巻線Ｔ１に接続する。ＶＣＣ端子はフィードバック信号生成回路１３０に接続しており、補助電源電圧ＶＣＣが印加される。ＳＯＵＲＣＥ端子は当該スイッチング電源装置の入力側の負端子に接続しており、スイッチング素子１の出力端子はＳＯＵＲＣＥ端子を介して当該スイッチング電源装置の入力側の負端子に接続する。
【００１４】
制御回路２は、ＶＣＣ端子の電圧（補助電源電圧ＶＣＣ）を基にスイッチング素子１の制御端子に印加する制御信号を生成して、スイッチング素子１のスイッチング動作を制御する。
【００１５】
以下、制御回路２の内部構成について説明する。制御回路２において、レギュレータ３は、ＶＣＣ端子とＤＲＡＩＮ端子に接続する。レギュレータ３は、ＤＲＡＩＮ端子もしくはＶＣＣ端子のいずれか一方の端子から制御回路２の内部回路用電源ＶＤＤへ電流を供給し、内部回路用電源ＶＤＤの電圧を一定値に安定化する。
【００１６】
すなわち、レギュレータ３は、スイッチング素子１のスイッチング動作開始前には、ＤＲＡＩＮ端子から内部回路用電源ＶＤＤへ電流を供給するとともにＶＣＣ端子を介して平滑コンデンサ１３２へも電流を供給して、補助電源電圧ＶＣＣおよび内部回路用電源ＶＤＤの電圧を上昇させる。
【００１７】
また、レギュレータ３は、スイッチング素子１のスイッチング動作開始後は、ＤＲＡＩＮ端子からＶＣＣ端子への電流供給を停止する。つまり、補助電源電圧ＶＣＣが一定値以上になると、レギュレータ３は、ＶＣＣ端子から補助電源電圧ＶＣＣに基づく電流を内部回路用電源ＶＤＤへ供給する。このように制御回路２の回路電流を補助巻線Ｔ３から供給することは消費電力削減に有効である。
【００１８】
ＶＣＣ端子は、レギュレータ３に接続され、制御回路２の電流源となると同時に、誤差信号生成回路４にも接続され、フィードバック制御の制御端子としても機能する。
【００１９】
誤差信号生成回路４は、オペアンプ（ＯＰアンプ）５、抵抗６ａ、６ｂ、および抵抗７からなる。抵抗６ａ、６ｂはＶＣＣ端子の電圧（補助電源電圧ＶＣＣ）を抵抗分割して、その抵抗分割された電圧をＯＰアンプ５の反転入力端子に印加する。抵抗７は、ＯＰアンプ５の反転入力端子と出力端子間に接続している。この抵抗７の抵抗値によりＯＰアンプ５の増幅率が決定される。また、ＯＰアンプ５の非反転入力端子には基準電圧Ｖｒｅｆが印加される。従来のスイッチング電源装置では、基準電圧Ｖｒｅｆは一定である。
【００２０】
以上のように構成された誤差信号生成回路４は、ＶＣＣ端子の電圧を抵抗分割した電圧と基準電圧Ｖｒｅｆとの差を増幅して誤差増幅信号ＶＥＡＯを生成する。この誤差増幅信号ＶＥＡＯは、ドレイン電流制御回路１２および間欠発振制御回路１５へ供給される。
【００２１】
ドレイン電流検出回路１１は、ＤＲＡＩＮ端子とスイッチング素子１の入力端子との間に配置されて、スイッチング素子１に流れる電流（ドレイン電流）ＩＤの電流値を検出し、その電流値に応じた電圧値のドレイン電流検出信号ＶＣＬを生成する。このドレイン電流検出信号ＶＣＬは、ドレイン電流制御回路１２へ供給される。
【００２２】
ドレイン電流制御回路１２には、過電流保護基準電圧ＶＬＩＭＩＴと誤差信号生成回路４からの誤差増幅信号ＶＥＡＯが基準電圧として供給される。ドレイン電流制御回路１２は、ドレイン電流検出信号ＶＣＬが過電流保護基準電圧ＶＬＩＭＩＴと誤差増幅信号ＶＥＡＯのうちの低い方に達すると、スイッチング素子１をターンオフさせるための信号を生成する。この信号は、ラッチ回路１３のリセット端子に入力される。
【００２３】
発振器８は、スイッチング素子１をターンオンさせるためのクロック信号を一定周期で発振する。このクロック信号は、ラッチ回路１３のセット端子へ入力される。
【００２４】
ラッチ回路１３は、発振器８からのクロック信号をセット入力とし、ドレイン電流制御回路１２からの信号をリセット入力として、セット状態となってからリセット状態となるまでの間、スイッチング素子１をオンするための信号を生成する。つまり、スイッチング素子１のターンオンは発振器８からのクロック信号により制御され、スイッチング素子１のターンオフはドレイン電流制御回路１２からの信号により制御される。
【００２５】
ゲートドライバ１４は、ラッチ回路１３において生成された信号を基に、スイッチング素子１を駆動する制御信号を生成する。
【００２６】
このように、制御回路２は、出力電圧Ｖｏに比例する補助電源電圧ＶＣＣをフィードバック信号として活用して、補助電源電圧ＶＣＣを基にスイッチング素子１のスイッチング動作を制御している。
【００２７】
以上説明した構成により、電流モードでＰＷＭ制御を行うスイッチング電源装置では、誤差増幅信号ＶＥＡＯの信号レベルに応じて、スイッチング素子１に流れるドレイン電流ＩＤのピーク値が制御されて、出力電圧Ｖｏが安定化される。
【００２８】
また、このスイッチング電源装置には、待機時消費電力の削減を目的として、間欠発振制御回路１５が設けられている。この間欠発振制御回路１５は、誤差信号生成回路４からの誤差増幅信号ＶＥＡＯの信号レベルに応じて、スイッチング素子１のスイッチング動作（発振動作）の停止、再開を制御する。
【００２９】
すなわち、間欠発振制御回路１５は、軽負荷時に、誤差増幅信号ＶＥＡＯの信号レベルが軽負荷検出レベルＶＥＡＯ１まで低下すると、ゲートドライバ１４へ供給するＥｎａｂｌｅ信号の信号レベルを遷移させることにより、スイッチング素子１のスイッチング動作を停止させる。スイッチング素子１のスイッチング動作が停止すると、出力電圧Ｖｏが低下し、誤差増幅信号ＶＥＡＯの信号レベルが上昇するが、軽負荷検出レベルにはΔＶＥＡＯのヒステリシスが設けられており、誤差増幅信号ＶＥＡＯの信号レベルが「ＶＥＡＯ１＋ΔＶＥＡＯ」に達するまで、間欠発振制御回路１５は、スイッチング素子１のスイッチング動作を停止させる。誤差増幅信号ＶＥＡＯの信号レベルが「ＶＥＡＯ１＋ΔＶＥＡＯ」に達すると、間欠発振制御回路１５は、Ｅｎａｂｌｅ信号の信号レベルを遷移させることにより、スイッチング素子１のスイッチング動作を再開させる。この結果、軽負荷時には、スイッチング素子１の動作は間欠発振動作となり、スイッチングロスが削減される。
【００３０】
このように、軽負荷時にスイッチング素子を間欠発振させることで、待機時消費電力を削減することができる（例えば、特許文献１参照）。また、負荷が小さくなるほど、スイッチング動作の停止時における出力電圧Ｖｏの低下の傾きが小さくなるので、スイッチング素子のスイッチング動作の停止期間が長くなり、待機時消費電力が小さくなる。
【００３１】
しかしながら、上記した従来のスイッチング電源装置では、図１４に示すように、出力電流Ｉｏに対してＶＣＣ端子の電圧をほぼ一定に制御できたとしても、負荷が大きくなって出力電流Ｉｏが大きくなるにつれて、出力側配線抵抗や、トランスのリーケージインダクタンスに起因して出力電圧Ｖｏが低下するという問題があった。
【００３２】
これに対し、ＰＷＭ制御されているスイッチング素子に流れるドレイン電流を検出し、その検出値に応じて、フィードバック信号の基準レベルを軽負荷時には小さくし、重負荷時には大きくすることにより、出力電圧の傾きを補正して、出力電圧の負荷依存性を改善する技術が提案されている（例えば、特許文献２参照。）。
【００３３】
しかしながら、ＰＷＭ制御されているスイッチング素子のドレイン電流に応じてフィードバック信号の基準レベルを制御する方法では、無負荷に近づくにつれて出力電圧が上昇し、無負荷時には出力電圧が大きく跳ね上がるという問題があった。
【００３４】
この問題は、ＰＷＭ制御の特性によるものである。すなわち、ＰＷＭ制御では、スイッチング素子に流れるドレイン電流のピーク値もしくはスイッチング素子の制御端子に印加する制御信号のパルス幅を負荷に応じて制御しており、負荷が小さくなると、ピーク電流とパルス幅が小さくなる。しかし、制御信号のパルス幅が小さくなると、制御回路の遅れ時間を無視できなくなるため、軽負荷になるにつれてフィードバック制御の精度が悪化して出力電圧が上昇する。また、制御回路には、スイッチング素子のターンオン直後のスパイク電圧の誤検出を防ぐ目的で、ブランキング時間と呼ばれる遅れ時間が設けられており、このブランキング時間によって制御信号の最小のパルス幅が決まる。つまり、無負荷であっても、制御信号のパルス幅は、最小のパルス幅よりも小さくすることができない。そのため、軽負荷時にはフィードバック制御の限界が存在し、この限界に達すると、出力電圧が大きく跳ね上がる。
【００３５】
したがって、制御回路の遅れ時間やブランキング時間の影響が大きいスイッチング素子のドレイン電流を用いてフィードバック信号の基準レベルを制御する従来の方法では、制御回路の遅れ時間やブランキング時間に起因して軽負荷時に出力電圧が上昇するという問題を解決することはできない。
【００３６】
これらの問題を解決するための方法としては、２次側の出力部にダミー抵抗を接続し、軽負荷時でも一定のダミー電流をそのダミー抵抗で消費させることにより、出力電圧の上昇を抑える方法がある。しかし、この方法では、消費電力が大きくなるという問題がある。
【特許文献１】特開２００１−２２４１６９号公報
【特許文献２】特開平７−１７０７３１号公報
【発明の開示】
【発明が解決しようとする課題】
【００３７】
本発明は、上記問題点に鑑み、ダミー抵抗を用いることなく軽負荷時における出力電圧の上昇を抑制できる補助巻線帰還型のスイッチング電源装置、およびスイッチング電源用半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００３８】
本発明の請求項１記載のスイッチング電源装置は、１次巻線、２次巻線および補助巻線を有するトランスと、第１の直流電圧が供給される前記１次巻線に接続し、スイッチング動作することにより前記２次巻線および前記補助巻線に電圧を発生させるスイッチング素子と、前記２次巻線に発生する電圧から第２の直流電圧を生成する出力電圧生成回路と、前記補助巻線に発生する電圧からフィードバック信号を生成するフィードバック信号生成回路と、前記スイッチング素子をターンオンさせるための信号を発振する発振回路と、前記フィードバック信号の信号レベルを検出し、その検出されたレベルと基準レベルとの差分に応じた信号レベルの誤差信号を生成する誤差信号生成回路と、前記発振回路により発振される信号に応じたタイミングで前記スイッチング素子をターンオンさせ、前記誤差信号の信号レベルに応じたタイミングで前記スイッチング素子をターンオフさせるスイッチング制御回路と、前記スイッチング素子のスイッチング動作の停止期間の時間幅または前記スイッチング素子のスイッチング周波数に応じて前記基準レベルを制御する基準レベル制御回路と、を備えることを特徴とする。
【００３９】
また、本発明の請求項２記載のスイッチング電源装置は、請求項１記載のスイッチング電源装置であって、前記基準レベル制御回路は、２つ以上のレベル間で遷移する信号を内部で生成することを特徴とする。
【００４０】
また、本発明の請求項３記載のスイッチング電源装置は、請求項１もしくは２のいずれかに記載のスイッチング電源装置であって、前記基準レベル制御回路は、前記フィードバック信号の動作周波数よりも低い周波数まで遮断するローパスフィルタを備えることを特徴とする。
【００４１】
また、本発明の請求項４記載のスイッチング電源装置は、請求項１ないし３のいずれかに記載のスイッチング電源装置であって、前記スイッチング制御回路は、前記誤差信号の信号レベルに応じて前記スイッチング素子のスイッチング動作の停止および再開を制御する間欠発振制御回路を備え、前記基準レベル制御回路は、前記間欠発振制御回路からの信号を基に、前記スイッチング素子のスイッチング動作の停止期間の時間幅に応じて前記基準レベルを制御することを特徴とする。
【００４２】
また、本発明の請求項５記載のスイッチング電源装置は、請求項１ないし３のいずれかに記載のスイッチング電源装置であって、前記スイッチング制御回路は、前記誤差信号の信号レベルに応じて前記スイッチング素子のスイッチング周波数を制御する周波数制御回路を備え、前記基準レベル制御回路は、前記周波数制御回路からの信号を基に、前記スイッチング素子のスイッチング周波数に応じて前記基準レベルを制御することを特徴とする。
【００４３】
また、本発明の請求項６記載のスイッチング電源装置は、請求項１ないし５のいずれかに記載のスイッチング電源装置であって、前記フィードバック信号生成回路は、整流ダイオードと平滑コンデンサとを備え、それら整流ダイオードと平滑コンデンサにより、前記補助巻線に発生する電圧を整流且つ平滑化して前記フィードバック信号を生成することを特徴とする。
【００４４】
また、本発明の請求項７記載のスイッチング電源装置は、請求項１ないし５のいずれかに記載のスイッチング電源装置であって、前記フィードバック信号生成回路は、前記補助巻線に発生する電圧を検出する抵抗と、前記抵抗により検出された電圧が急激に低下する前の電圧値をフィードバック信号としてサンプリングするサンプリング回路とを備えることを特徴とする。
【００４５】
また、本発明の請求項８記載のスイッチング電源装置は、請求項６記載のスイッチング電源装置であって、少なくとも３つの外部接続端子を有し、前記スイッチング素子、前記発振回路、前記誤差信号生成回路、前記スイッチング制御回路、および前記基準レベル制御回路、または前記発振回路、前記誤差信号生成回路、前記スイッチング制御回路、および前記基準レベル制御回路が同一半導体基板上に形成された半導体装置を備えることを特徴とする。
【００４６】
また、本発明の請求項９記載のスイッチング電源装置は、請求項７記載のスイッチング電源装置であって、少なくとも４つの外部接続端子を有し、前記スイッチング素子、前記発振回路、前記誤差信号生成回路、前記スイッチング制御回路、前記基準レベル制御回路、および前記フィードバック信号生成回路の前記サンプリング回路、または前記発振回路、前記誤差信号生成回路、前記スイッチング制御回路、前記基準レベル制御回路、および前記フィードバック信号生成回路の前記サンプリング回路が同一半導体基板上に形成された半導体装置を備えることを特徴とする。
【００４７】
また、本発明の請求項１０記載のスイッチング電源装置は、１次巻線、２次巻線および補助巻線を有するトランスと、第１の直流電圧が供給される前記１次巻線に接続し、スイッチング動作することにより前記２次巻線および前記補助巻線に電圧を発生させるスイッチング素子と、前記２次巻線に発生する電圧から第２の直流電圧を生成する出力電圧生成回路と、前記補助巻線に発生する電圧からフィードバック信号を生成するフィードバック信号生成回路と、前記スイッチング素子をターンオンさせるための信号を発振する発振回路と、前記フィードバック信号の信号レベルを検出し、その検出されたレベルと基準レベルとの差分に応じた信号レベルの誤差信号を生成する誤差信号生成回路と、前記発振回路により発振される信号に応じたタイミングで前記スイッチング素子をターンオンさせ、前記誤差信号の信号レベルに応じたタイミングで前記スイッチング素子をターンオフさせるスイッチング制御回路と、前記スイッチング素子のスイッチング動作の停止期間の時間幅または前記スイッチング素子のスイッチング周波数に応じて前記誤差信号生成回路による前記フィードバック信号の検出レベルを補正する補正回路と、を備えることを特徴とする。
【００４８】
また、本発明の請求項１１記載のスイッチング電源装置は、請求項１０記載のスイッチング電源装置であって、前記補正回路は、前記フィードバック信号の動作周波数よりも低い周波数まで遮断するローパスフィルタを備えることを特徴とする。
【００４９】
また、本発明の請求項１２記載のスイッチング電源装置は、請求項１０もしくは１１のいずれかに記載のスイッチング電源装置であって、前記スイッチング制御回路は、前記誤差信号の信号レベルに応じて前記スイッチング素子のスイッチング動作の停止および再開を制御する間欠発振制御回路を備え、前記補正回路は、前記間欠発振制御回路からの信号を基に、前記スイッチング素子のスイッチング動作の停止期間の時間幅に応じて前記誤差信号生成回路による前記フィードバック信号の検出レベルを補正することを特徴とする。
【００５０】
また、本発明の請求項１３記載のスイッチング電源装置は、請求項１０もしくは１１のいずれかに記載のスイッチング電源装置であって、前記スイッチング制御回路は、前記誤差信号の信号レベルに応じて前記スイッチング素子のスイッチング周波数を制御する周波数制御回路を備え、前記補正回路は、前記周波数制御回路からの信号を基に、前記スイッチング素子のスイッチング周波数に応じて前記誤差信号生成回路による前記フィードバック信号の検出レベルを補正することを特徴とする。
【００５１】
また、本発明の請求項１４記載のスイッチング電源装置は、請求項１０ないし１３のいずれかに記載のスイッチング電源装置であって、前記フィードバック信号生成回路は、整流ダイオードと平滑コンデンサとを備え、それら整流ダイオードと平滑コンデンサにより、前記補助巻線に発生する電圧を整流且つ平滑化して前記フィードバック信号を生成することを特徴とする。
【００５２】
また、本発明の請求項１５記載のスイッチング電源装置は、請求項１０ないし１３のいずれかに記載のスイッチング電源装置であって、前記フィードバック信号生成回路は、前記補助巻線に発生する電圧を検出する抵抗と、前記抵抗により検出された電圧が急激に低下する前の電圧値をフィードバック信号としてサンプリングするサンプリング回路とを備えることを特徴とする。
【００５３】
また、本発明の請求項１６記載のスイッチング電源装置は、請求項１４記載のスイッチング電源装置であって、少なくとも３つの外部接続端子を有し、前記スイッチング素子、前記発振回路、前記誤差信号生成回路、前記スイッチング制御回路、および前記補正回路、または前記発振回路、前記誤差信号生成回路、前記スイッチング制御回路、および前記補正回路が同一半導体基板上に形成された半導体装置を備えることを特徴とする。
【００５４】
また、本発明の請求項１７記載のスイッチング電源装置は、請求項１５記載のスイッチング電源装置であって、少なくとも４つの外部接続端子を有し、前記スイッチング素子、前記発振回路、前記誤差信号生成回路、前記スイッチング制御回路、前記補正回路、および前記フィードバック信号生成回路の前記サンプリング回路、または前記発振回路、前記誤差信号生成回路、前記スイッチング制御回路、前記補正回路、および前記フィードバック信号生成回路の前記サンプリング回路が同一半導体基板上に形成された半導体装置を備えることを特徴とする。
【００５５】
また、本発明の請求項１８記載のスイッチング電源用半導体装置は、直流電圧が供給されるトランスの１次巻線に接続し、スイッチング動作することにより前記トランスの２次巻線および補助巻線に電圧を発生させるスイッチング素子と、前記補助巻線に発生する電圧から生成されるフィードバック信号を基に前記スイッチング素子のスイッチング動作を制御する制御回路と、を備えるスイッチング電源用半導体装置であって、前記制御回路は、前記スイッチング素子をターンオンさせるための信号を発振する発振回路と、前記フィードバック信号の信号レベルを検出し、その検出されたレベルと基準レベルとの差分に応じた信号レベルの誤差信号を生成する誤差信号生成回路と、前記発振回路により発振される信号に応じたタイミングで前記スイッチング素子をターンオンさせ、前記誤差信号の信号レベルに応じたタイミングで前記スイッチング素子をターンオフさせるスイッチング制御回路と、前記スイッチング素子のスイッチング動作の停止期間の時間幅または前記スイッチング素子のスイッチング周波数に応じて前記基準レベルを制御する基準レベル制御回路と、を具備する、ことを特徴とする。
【００５６】
また、本発明の請求項１９記載のスイッチング電源用半導体装置は、請求項１８記載のスイッチング電源用半導体装置であって、前記基準レベル制御回路は、２つ以上のレベル間で遷移する信号を内部で生成することを特徴とする。
【００５７】
また、本発明の請求項２０記載のスイッチング電源用半導体装置は、請求項１８もしくは１９のいずれかに記載のスイッチング電源用半導体装置であって、前記基準レベル制御回路は、前記フィードバック信号の動作周波数よりも低い周波数まで遮断するローパスフィルタを備えることを特徴とする。
【００５８】
また、本発明の請求項２１記載のスイッチング電源用半導体装置は、請求項１８ないし２０のいずれかに記載のスイッチング電源用半導体装置であって、前記スイッチング制御回路は、前記誤差信号の信号レベルに応じて前記スイッチング素子のスイッチング動作の停止および再開を制御する間欠発振制御回路を備え、前記基準レベル制御回路は、前記間欠発振制御回路からの信号を基に、前記スイッチング素子のスイッチング動作の停止期間の時間幅に応じて前記基準レベルを制御することを特徴とする。
【００５９】
また、本発明の請求項２２記載のスイッチング電源用半導体装置は、請求項１８ないし２０のいずれかに記載のスイッチング電源用半導体装置であって、前記スイッチング制御回路は、前記誤差信号の信号レベルに応じて前記スイッチング素子のスイッチング周波数を制御する周波数制御回路を備え、前記基準レベル制御回路は、前記周波数制御回路からの信号を基に、前記スイッチング素子のスイッチング周波数に応じて前記基準レベルを制御することを特徴とする。
【００６０】
また、本発明の請求項２３記載のスイッチング電源用半導体装置は、請求項１８ないし２２のいずれかに記載のスイッチング電源用半導体装置であって、前記制御回路は、外部に設けられた抵抗において検出される前記補助巻線に発生する電圧が急激に低下する前の電圧値をフィードバック信号としてサンプリングするサンプリング回路をさらに備えることを特徴とする。
【００６１】
また、本発明の請求項２４記載のスイッチング電源用半導体装置は、直流電圧が供給されるトランスの１次巻線に接続し、スイッチング動作することにより前記トランスの２次巻線および補助巻線に電圧を発生させるスイッチング素子と、前記補助巻線に発生する電圧から生成されるフィードバック信号を基に前記スイッチング素子のスイッチング動作を制御する制御回路と、を備えるスイッチング電源用半導体装置であって、前記制御回路は、前記スイッチング素子をターンオンさせるための信号を発振する発振回路と、前記フィードバック信号の信号レベルを検出し、その検出されたレベルと基準レベルとの差分に応じた信号レベルの誤差信号を生成する誤差信号生成回路と、前記発振回路により発振される信号に応じたタイミングで前記スイッチング素子をターンオンさせ、前記誤差信号の信号レベルに応じたタイミングで前記スイッチング素子をターンオフさせるスイッチング制御回路と、前記スイッチング素子のスイッチング動作の停止期間の時間幅または前記スイッチング素子のスイッチング周波数に応じて前記誤差信号生成回路による前記フィードバック信号の検出レベルを補正する補正回路と、を具備する、ことを特徴とする。
【００６２】
また、本発明の請求項２５記載のスイッチング電源用半導体装置は、請求項２４記載のスイッチング電源用半導体装置であって、前記補正回路は、前記フィードバック信号の動作周波数よりも低い周波数まで遮断するローパスフィルタを備えることを特徴とする。
【００６３】
また、本発明の請求項２６記載のスイッチング電源用半導体装置は、請求項２４もしくは２５のいずれかに記載のスイッチング電源用半導体装置であって、前記スイッチング制御回路は、前記誤差信号の信号レベルに応じて前記スイッチング素子のスイッチング動作の停止および再開を制御する間欠発振制御回路を備え、前記補正回路は、前記間欠発振制御回路からの信号を基に、前記スイッチング素子のスイッチング動作の停止期間の時間幅に応じて前記誤差信号生成回路による前記フィードバック信号の検出レベルを補正することを特徴とする。
【００６４】
また、本発明の請求項２７記載のスイッチング電源用半導体装置は、請求項２４もしくは２５のいずれかに記載のスイッチング電源用半導体装置であって、前記スイッチング制御回路は、前記誤差信号の信号レベルに応じて前記スイッチング素子のスイッチング周波数を制御する周波数制御回路を備え、前記補正回路は、前記周波数制御回路からの信号を基に、前記スイッチング素子のスイッチング周波数に応じて前記誤差信号生成回路による前記フィードバック信号の検出レベルを補正することを特徴とする。
【００６５】
また、本発明の請求項２８記載のスイッチング電源用半導体装置は、請求項２４ないし２７のいずれかに記載のスイッチング電源用半導体装置であって、前記制御回路は、外部に設けられた抵抗において検出される前記補助巻線に発生する電圧が急激に低下する前の電圧値をフィードバック信号としてサンプリングするサンプリング回路をさらに備えることを特徴とする。
【００６６】
また、本発明の請求項２９記載のスイッチング電源用半導体装置は、直流電圧が供給されるトランスの１次巻線に接続し、スイッチング動作することにより前記トランスの２次巻線および補助巻線に電圧を発生させるスイッチング素子のスイッチング動作を、前記補助巻線に発生する電圧から生成されるフィードバック信号を基に制御する制御回路を備えるスイッチング電源用半導体装置であって、前記制御回路は、前記スイッチング素子をターンオンさせるための信号を発振する発振回路と、前記フィードバック信号の信号レベルを検出し、その検出されたレベルと基準レベルとの差分に応じた信号レベルの誤差信号を生成する誤差信号生成回路と、前記発振回路により発振される信号に応じたタイミングで前記スイッチング素子をターンオンさせ、前記誤差信号の信号レベルに応じたタイミングで前記スイッチング素子をターンオフさせるスイッチング制御回路と、前記スイッチング素子のスイッチング動作の停止期間の時間幅または前記スイッチング素子のスイッチング周波数に応じて前記基準レベルを制御する基準レベル制御回路と、を具備する、ことを特徴とする。
【００６７】
また、本発明の請求項３０記載のスイッチング電源用半導体装置は、請求項２９記載のスイッチング電源用半導体装置であって、前記基準レベル制御回路は、２つ以上のレベル間で遷移する信号を内部で生成することを特徴とする。
【００６８】
また、本発明の請求項３１記載のスイッチング電源用半導体装置は、請求項２９もしくは３０のいずれかに記載のスイッチング電源用半導体装置であって、前記基準レベル制御回路は、前記フィードバック信号の動作周波数よりも低い周波数まで遮断するローパスフィルタを備えることを特徴とする。
【００６９】
また、本発明の請求項３２記載のスイッチング電源用半導体装置は、請求項２９ないし３１のいずれかに記載のスイッチング電源用半導体装置であって、前記スイッチング制御回路は、前記誤差信号の信号レベルに応じて前記スイッチング素子のスイッチング動作の停止および再開を制御する間欠発振制御回路を備え、前記基準レベル制御回路は、前記間欠発振制御回路からの信号を基に、前記スイッチング素子のスイッチング動作の停止期間の時間幅に応じて前記基準レベルを制御することを特徴とする。
【００７０】
また、本発明の請求項３３記載のスイッチング電源用半導体装置は、請求項２９ないし３１のいずれかに記載のスイッチング電源用半導体装置であって、前記スイッチング制御回路は、前記誤差信号の信号レベルに応じて前記スイッチング素子のスイッチング周波数を制御する周波数制御回路を備え、前記基準レベル制御回路は、前記周波数制御回路からの信号を基に、前記スイッチング素子のスイッチング周波数に応じて前記基準レベルを制御することを特徴とする。
【００７１】
また、本発明の請求項３４記載のスイッチング電源用半導体装置は、請求項２９ないし３３のいずれかに記載のスイッチング電源用半導体装置であって、前記制御回路は、外部に設けられた抵抗において検出される前記補助巻線に発生する電圧が急激に低下する前の電圧値をフィードバック信号としてサンプリングするサンプリング回路をさらに備えることを特徴とする。
【００７２】
また、本発明の請求項３５記載のスイッチング電源用半導体装置は、直流電圧が供給されるトランスの１次巻線に接続し、スイッチング動作することにより前記トランスの２次巻線および補助巻線に電圧を発生させるスイッチング素子のスイッチング動作を、前記補助巻線に発生する電圧から生成されるフィードバック信号を基に制御する制御回路を備えるスイッチング電源用半導体装置であって、前記制御回路は、前記スイッチング素子をターンオンさせるための信号を発振する発振回路と、前記フィードバック信号の信号レベルを検出し、その検出されたレベルと基準レベルとの差分に応じた信号レベルの誤差信号を生成する誤差信号生成回路と、前記発振回路により発振される信号に応じたタイミングで前記スイッチング素子をターンオンさせ、前記誤差信号の信号レベルに応じたタイミングで前記スイッチング素子をターンオフさせるスイッチング制御回路と、前記スイッチング素子のスイッチング動作の停止期間の時間幅または前記スイッチング素子のスイッチング周波数に応じて前記誤差信号生成回路による前記フィードバック信号の検出レベルを補正する補正回路と、を具備する、ことを特徴とする。
【００７３】
また、本発明の請求項３６記載のスイッチング電源用半導体装置は、請求項３５記載のスイッチング電源用半導体装置であって、前記補正回路は、前記フィードバック信号の動作周波数よりも低い周波数まで遮断するローパスフィルタを備えることを特徴とする。
【００７４】
また、本発明の請求項３７記載のスイッチング電源用半導体装置は、請求項３５もしくは３６のいずれかに記載のスイッチング電源用半導体装置であって、前記スイッチング制御回路は、前記誤差信号の信号レベルに応じて前記スイッチング素子のスイッチング動作の停止および再開を制御する間欠発振制御回路を備え、前記補正回路は、前記間欠発振制御回路からの信号を基に、前記スイッチング素子のスイッチング動作の停止期間の時間幅に応じて前記誤差信号生成回路による前記フィードバック信号の検出レベルを補正することを特徴とする。
【００７５】
また、本発明の請求項３８記載のスイッチング電源用半導体装置は、請求項３５もしくは３６のいずれかに記載のスイッチング電源用半導体装置であって、前記スイッチング制御回路は、前記誤差信号の信号レベルに応じて前記スイッチング素子のスイッチング周波数を制御する周波数制御回路を備え、前記補正回路は、前記周波数制御回路からの信号を基に、前記スイッチング素子のスイッチング周波数に応じて前記誤差信号生成回路による前記フィードバック信号の検出レベルを補正することを特徴とする。
【００７６】
また、本発明の請求項３９記載のスイッチング電源用半導体装置は、請求項３５ないし３８のいずれかに記載のスイッチング電源用半導体装置であって、前記制御回路は、外部に設けられた抵抗において検出される前記補助巻線に発生する電圧が急激に低下する前の電圧値をフィードバック信号としてサンプリングするサンプリング回路をさらに備えることを特徴とする。
【発明の効果】
【００７７】
本発明の好ましい形態によれば、フォトカプラや２次側出力電圧検出回路といった高価な部品を使用することなく、かつダミー抵抗を用いることなく、軽負荷時における出力電圧の上昇を抑制することができ、軽負荷時における出力電圧の定電圧特性を向上させることができる。よって、本発明は、携帯機器の充電器その他の電気機器の電源回路に用いられるスイッチング電源に有用である。
【発明を実施するための最良の形態】
【００７８】
（実施の形態１）
以下、本発明の実施の形態１に係るスイッチング電源装置、およびスイッチング電源用半導体装置について、図面を参照しながら説明する。図１は本発明の実施の形態１に係るスイッチング電源装置の一構成例を示すブロック図である。
【００７９】
図１において、電力変換トランス１１０は１次巻線Ｔ１、２次巻線Ｔ２、および補助巻線Ｔ３を有する。２次巻線Ｔ２の極性は１次巻線Ｔ１の極性と逆になっており、当該スイッチング電源装置はフライバック型となっている。
【００８０】
電力変換トランス１１０の１次巻線Ｔ１の一方の端子は、当該スイッチング電源装置の入力側（１次側）の正端子に接続し、他方の端子は、高耐圧の半導体素子であるスイッチング素子１を介して、当該スイッチング電源装置の入力側（１次側）の負端子に接続している。
【００８１】
スイッチング素子１は入力端子、出力端子および制御端子を有し、入力端子が１次巻線Ｔ１に接続し、出力端子が当該スイッチング電源装置の入力側の負端子に接続している。また、スイッチング素子１は、制御端子に印加される制御信号に応答して入力端子と出力端子とを電気的に結合、分離するように発振する。スイッチング素子１には、例えばパワーＭＯＳＦＥＴを使用する。
【００８２】
このスイッチング素子１のスイッチング動作（発振動作）により、当該スイッチング電源装置の入力側の端子から１次巻線Ｔ１へ供給される直流電圧（第１の直流電圧）ＶＩＮがパルス電圧（高周波電圧）に変換されるとともに、そのパルス電圧が２次巻線Ｔ２および補助巻線Ｔ３へ転送される。補助巻線Ｔ３の極性は２次巻線Ｔ２の極性と同一となっており、補助巻線Ｔ３に発生するパルス電圧は、２次巻線Ｔ２に発生するパルス電圧に比例する。
【００８３】
このように、直流電圧ＶＩＮが供給される１次巻線Ｔ１に接続するスイッチング素子１のスイッチング動作により、電力変換トランス１１０の２次巻線Ｔ２および補助巻線Ｔ３に電圧が発生する。
【００８４】
電力変換トランス１１０の２次巻線Ｔ２は出力電圧生成回路１２０に接続している。この出力電圧生成回路１２０は、２次巻線Ｔ２に発生する電圧から２次側の出力電圧（第２の直流電圧）Ｖｏを生成する。具体的には、出力電圧生成回路１２０は、整流ダイオード１２１と平滑コンデンサ１２２を備え、それら整流ダイオード１２１と平滑コンデンサ１２２により、２次巻線Ｔ２に発生するパルス電圧を整流且つ平滑化して出力電圧Ｖｏを生成する。この出力電圧Ｖｏは、当該スイッチング電源装置の出力側（２次側）の端子に接続される負荷１４０へ供給される。
【００８５】
電力変換トランス１１０の補助巻線Ｔ３はフィードバック信号生成回路１３０ａに接続している。このフィードバック信号生成回路１３０ａは、補助巻線Ｔ３に発生する電圧から補助電源電圧ＶＣＣを生成する。具体的には、フィードバック信号生成回路１３０ａは、整流ダイオード１３１と平滑コンデンサ１３２を備え、それら整流ダイオード１３１と平滑コンデンサ１３２により、補助巻線Ｔ３に発生するパルス電圧を整流且つ平滑化して、出力電圧Ｖｏに比例する補助電源電圧ＶＣＣを生成する。
【００８６】
スイッチング素子１のスイッチング動作は制御回路２により制御される。制御回路２は同一半導体基板上に形成された半導体装置（スイッチング電源用半導体装置）からなり、外部接続端子としてＤＲＡＩＮ端子、ＶＣＣ端子およびＳＯＵＲＣＥ端子の３端子を有する。ＤＲＡＩＮ端子は電力変換トランス１１０の１次巻線Ｔ１に接続しており、スイッチング素子１の入力端子はＤＲＡＩＮ端子を介して１次巻線Ｔ１に接続する。ＶＣＣ端子はフィードバック信号生成回路１３０ａに接続しており、補助電源電圧ＶＣＣが印加される。ＳＯＵＲＣＥ端子は当該スイッチング電源装置の入力側の負端子に接続しており、スイッチング素子１の出力端子はＳＯＵＲＣＥ端子を介して当該スイッチング電源装置の入力側の負端子に接続する。
【００８７】
制御回路２は、ＶＣＣ端子の電圧（補助電源電圧ＶＣＣ）を基にスイッチング素子１の制御端子に印加する制御信号を生成して、スイッチング素子１のスイッチング動作を制御する。
【００８８】
以下、制御回路２の内部構成について説明する。制御回路２において、レギュレータ３は、ＶＣＣ端子とＤＲＡＩＮ端子に接続する。レギュレータ３は、ＤＲＡＩＮ端子もしくはＶＣＣ端子のいずれか一方の端子から制御回路２の内部回路用電源ＶＤＤへ電流を供給し、内部回路用電源ＶＤＤの電圧を一定値に安定化する。
【００８９】
すなわち、レギュレータ３は、スイッチング素子１のスイッチング動作開始前には、ＤＲＡＩＮ端子から内部回路用電源ＶＤＤへ電流を供給するとともにＶＣＣ端子を介して平滑コンデンサ１３２へも電流を供給して、補助電源電圧ＶＣＣおよび内部回路用電源ＶＤＤの電圧を上昇させる。
【００９０】
また、レギュレータ３は、スイッチング素子１のスイッチング動作開始後は、ＤＲＡＩＮ端子からＶＣＣ端子への電流供給を停止する。つまり、補助電源電圧ＶＣＣが一定値以上になると、レギュレータ３は、ＶＣＣ端子から補助電源電圧ＶＣＣに基づく電流を内部回路用電源ＶＤＤへ供給する。このように制御回路２の回路電流を補助巻線Ｔ３から供給することは消費電力削減に有効である。
【００９１】
ＶＣＣ端子は、レギュレータ３に接続され、制御回路２の電流源となると同時に、誤差信号生成回路４にも接続され、フィードバック制御の制御端子としても機能する。
【００９２】
誤差信号生成回路４は、補助電源電圧ＶＣＣの電圧値（信号レベル）を検出し、その検出された電圧値と基準電圧（基準レベル）との差分に応じた電圧値（信号レベル）の誤差増幅信号（誤差信号）ＶＥＡＯを生成する。
【００９３】
具体的には、誤差信号生成回路４は、オペアンプ（ＯＰアンプ）５、抵抗６ａ、６ｂ、および抵抗７からなる。抵抗６ａ、６ｂはＶＣＣ端子の電圧（補助電源電圧ＶＣＣ）を抵抗分割して、その抵抗分割された電圧をＯＰアンプ５の反転入力端子に印加する。抵抗７は、ＯＰアンプ５の反転入力端子と出力端子間に接続している。この抵抗７の抵抗値によりＯＰアンプ５の増幅率が決定される。また、ＯＰアンプ５の非反転入力端子には、基準レベル制御回路１０ａにより生成される基準電圧Ｖｒｅｆが印加される。
【００９４】
以上のように構成された誤差信号生成回路４は、ＶＣＣ端子の電圧を抵抗分割した電圧と基準電圧Ｖｒｅｆとの差を増幅して誤差増幅信号ＶＥＡＯを生成する。この誤差増幅信号ＶＥＡＯは、スイッチング制御回路９のドレイン電流制御回路１２および間欠発振制御回路１５へ供給される。
【００９５】
発振器（発振回路）８は、スイッチング素子１をターンオンさせるためのクロック信号を一定周期で発振する。このクロック信号は、スイッチング制御回路９のラッチ回路１３のセット端子へ入力される。
【００９６】
スイッチング制御回路９は、発振器８により発振される信号に応じたタイミングでスイッチング素子１をターンオンさせ、誤差信号生成回路４からの誤差増幅信号ＶＥＡＯの信号レベルに応じたタイミングでスイッチング素子１をターンオフさせる。
【００９７】
具体的には、スイッチング制御回路９は、ドレイン電流検出回路１１、ドレイン電流制御回路１２、ラッチ回路１３、ゲートドライバ１４、および間欠発振制御回路１５からなる。
【００９８】
ドレイン電流検出回路１１は、ＤＲＡＩＮ端子とスイッチング素子１の入力端子との間に配置されて、スイッチング素子１に流れる電流（ドレイン電流）ＩＤの電流値を検出し、その電流値に応じた電圧値のドレイン電流検出信号ＶＣＬを生成する。このドレイン電流検出信号ＶＣＬは、ドレイン電流制御回路１２へ供給される。
【００９９】
ドレイン電流制御回路１２には、過電流保護基準電圧ＶＬＩＭＩＴと誤差信号生成回路４からの誤差増幅信号ＶＥＡＯが基準電圧として供給される。ドレイン電流制御回路１２は、ドレイン電流検出信号ＶＣＬが過電流保護基準電圧ＶＬＩＭＩＴと誤差増幅信号ＶＥＡＯのうちの低い方に達すると、スイッチング素子１をターンオフさせるための信号を生成する。この信号は、ラッチ回路１３のリセット端子に入力される。
【０１００】
ラッチ回路１３は、発振器８からのクロック信号をセット入力とし、ドレイン電流制御回路１２からの信号をリセット入力として、セット状態となってからリセット状態となるまでの間、スイッチング素子１をオンするための信号を生成する。つまり、スイッチング素子１のターンオンは発振器８からのクロック信号により制御され、スイッチング素子１のターンオフはドレイン電流制御回路１２からの信号により制御される。
【０１０１】
ゲートドライバ１４は、ラッチ回路１３において生成された信号を基に、スイッチング素子１を駆動する制御信号を生成する。
【０１０２】
このように、制御回路２は、出力電圧Ｖｏに比例する補助電源電圧ＶＣＣをフィードバック信号として活用して、補助電源電圧ＶＣＣを基にスイッチング素子１のスイッチング動作を制御している。
【０１０３】
以上説明した構成により、当該スイッチング電源装置では、誤差増幅信号ＶＥＡＯの信号レベルに応じて、スイッチング素子１に流れるドレイン電流ＩＤのピーク値が制御されて、出力電圧Ｖｏが安定化される。つまり、当該スイッチング電源装置は、電流モードでＰＷＭ制御を行う補助巻線帰還型のスイッチング電源装置である。
【０１０４】
また、このスイッチング電源装置の制御回路２には、待機時消費電力の削減を目的として、間欠発振制御回路１５が設けられている。この間欠発振制御回路１５は、誤差信号生成回路４からの誤差増幅信号ＶＥＡＯの信号レベルに応じて、スイッチング素子１のスイッチング動作（発振動作）の停止、再開を制御する。
【０１０５】
すなわち、間欠発振制御回路１５は、軽負荷時に、誤差増幅信号ＶＥＡＯの信号レベルが軽負荷検出レベルＶＥＡＯ１まで低下すると、ゲートドライバ１４へ供給するＥｎａｂｌｅ信号の信号レベルを遷移させることにより、スイッチング素子１のスイッチング動作を停止させる。スイッチング素子１のスイッチング動作が停止すると、出力電圧Ｖｏが低下し、誤差増幅信号ＶＥＡＯの信号レベルが上昇するが、軽負荷検出レベルにはΔＶＥＡＯのヒステリシスが設けられており、誤差増幅信号ＶＥＡＯの信号レベルが「ＶＥＡＯ１＋ΔＶＥＡＯ」に達するまで、間欠発振制御回路１５は、スイッチング素子１のスイッチング動作を停止させる。誤差増幅信号ＶＥＡＯの信号レベルが「ＶＥＡＯ１＋ΔＶＥＡＯ」に達すると、間欠発振制御回路１５は、Ｅｎａｂｌｅ信号の信号レベルを遷移させることにより、スイッチング素子１のスイッチング動作を再開させる。この結果、軽負荷時には、スイッチング素子１の動作は間欠発振動作となり、スイッチングロスが削減される。
【０１０６】
このように、軽負荷時にスイッチング素子を間欠発振させることで、待機時消費電力を削減することができる。また、負荷が小さくなるほど、スイッチング動作の停止時における出力電圧Ｖｏの低下の傾きが小さくなるので、スイッチング素子のスイッチング動作の停止期間が長くなり、待機時消費電力が小さくなる。
【０１０７】
また、このスイッチング電源装置の制御回路２には、軽負荷時における出力電圧Ｖｏの上昇を抑制するために、基準レベル制御回路１０ａが設けられている。基準レベル制御回路１０ａは、間欠発振制御回路１５からのＥｎａｂｌｅ信号を基に、スイッチング素子１のスイッチング動作の停止期間の時間幅に応じて、フィードバック信号（補助電源電圧ＶＣＣ）の基準レベル、すなわちＯＰアンプ５の非反転入力端子に印加する基準電圧Ｖｒｅｆを制御する。具体的には、負荷が小さくなり、スイッチング素子１のスイッチング動作の停止期間が長くなるほど、基準電圧Ｖｒｅｆを小さくする。
【０１０８】
図２に基準レベル制御回路１０ａの一構成例を示す。この基準レベル制御回路１０ａは、抵抗１６ａ、１６ｂ、１６ｃ、スイッチ素子１７、およびローパスフィルタ１８ａからなる。抵抗１６ａと抵抗１６ｂは、制御回路２の電源ラインと接地ラインとの間に直列に接続しており、抵抗１６ｃは、スイッチ素子１７を介して抵抗１６ｂに並列に接続している。
【０１０９】
この構成により、スイッチ素子１７がオン状態のときには、抵抗１６ｃが抵抗１６ｂに電気的に並列接続されるので、抵抗１６ａと抵抗１６ｂとの接続点には、制御回路２の電源電圧ＶＤＤを抵抗１６ａ、抵抗１６ｂおよび抵抗１６ｃにより抵抗分割した電圧が発生する。一方、スイッチ素子１７がオフ状態のときには、抵抗１６ｃが抵抗１６ｂから電気的に分離されるので、抵抗１６ａと抵抗１６ｂとの接続点には、制御回路２の電源電圧ＶＤＤを抵抗１６ａと抵抗１６ｂにより抵抗分割した電圧が発生する。
【０１１０】
ここでは、間欠発振制御回路１５が、スイッチング素子１のスイッチング動作を停止させるときにＥｎａｂｌｅ信号をＬｏｗレベルにし、スイッチング素子１のスイッチング動作を許可するときにＥｎａｂｌｅ信号をＨｉｇｈレベルにするものとする。
【０１１１】
この場合、スイッチ素子１７には、図２に示すように、例えばＰ型ＭＯＳＦＥＴを使用して、スイッチング素子１のスイッチング動作の停止期間中、抵抗１６ａと抵抗１６ｂとの接続点に、制御回路２の電源電圧ＶＤＤを抵抗１６ａ、抵抗１６ｂおよび抵抗１６ｃにより抵抗分割した電圧が発生するようにする。
【０１１２】
このようにすれば、Ｅｎａｂｌｅ信号がＨｉｇｈレベルのときには、スイッチ素子１７がオフ状態となり、抵抗１６ａと抵抗１６ｂとの接続点に発生する電圧ＶＲ１は、抵抗１６ａの抵抗値を「Ｒ１」、抵抗１６ｂの抵抗値を「Ｒ２」とすると、
ＶＲ１  ＝  ＶＤＤ・Ｒ２／（Ｒ１＋Ｒ２）
となる。
【０１１３】
一方、Ｅｎａｂｌｅ信号がＬｏｗレベルのときには、スイッチ素子１７がオン状態となり、抵抗１６ａと抵抗１６ｂとの接続点に発生する電圧ＶＲ１は、抵抗１６ｂと抵抗１６ｃの合成抵抗値を「Ｒ２３」とすると、
ＶＲ１  ＝  ＶＤＤ・Ｒ２３／（Ｒ１＋Ｒ２３）
となる。但し、合成抵抗値Ｒ２３は、抵抗１６ｃの抵抗値を「Ｒ３」とすると、
Ｒ２３  ＝  Ｒ２・Ｒ３／（Ｒ２＋Ｒ３）
である。
【０１１４】
Ｒ２３＜Ｒ２なので、Ｅｎａｂｌｅ信号がＬｏｗレベルのときの電圧ＶＲ１は、Ｅｎａｂｌｅ信号がＨｉｇｈレベルのときに比べて小さくなる。したがって、軽負荷時には、Ｅｎａｂｌｅ信号がＨｉｇｈレベルとＬｏｗレベルとの間で遷移するので、そのレベル遷移に応じて電圧ＶＲ１も２つのレベル間で遷移する。一方、通常のＰＷＭ制御が行われているときには、Ｅｎａｂｌｅ信号はＨｉｇｈレベルに維持されるので、電圧ＶＲ１も一定値に維持される。
【０１１５】
このように、基準レベル制御回路１０ａは、通常のＰＷＭ制御が行われているときには、一定値の電圧ＶＲ１を内部で生成し、軽負荷時には、スイッチング素子１のスイッチング動作の停止、再開に応じて信号レベルが遷移する電圧ＶＲ１を内部で生成する。そして、この電圧ＶＲ１を、ローパスフィルタ１８ａを通過させて、誤差信号生成回路４のＯＰアンプ５の非反転入力端子に基準電圧Ｖｒｅｆとして印加する。
【０１１６】
ローパスフィルタ１８ａは、抵抗１９ａとコンデンサ２０ａを備える。この抵抗１９ａの抵抗値とコンデンサ２０ａの容量は、フィードバック信号生成回路１３０ａおよび制御回路２に含まれる（寄生するものも含む）抵抗、容量、インダクタンスによって決まるフィードバック信号（補助電源電圧ＶＣＣ）の動作周波数に対して十分に大きな時定数となるように設定する。このようにすれば、ローパスフィルタ１８ａにより、フィードバック信号（補助電源電圧ＶＣＣ）の動作周波数よりも低い周波数まで遮断することができる。よって、スイッチング素子１の間欠発振動作中に電圧ＶＲ１がレベル遷移しても、基準電圧Ｖｒｅｆは電圧ＶＲ１を平均化した値となるので、負荷が安定しており、間欠発振が一定の周期で行われているならば、基準電圧Ｖｒｅｆは、フィードバック信号（補助電源電圧ＶＣＣ）に対して一定値となる。
【０１１７】
以上のように、軽負荷時には、基準電圧Ｖｒｅｆは電圧ＶＲ１の平均値となるので、スイッチング動作の停止期間が長いほど、つまり負荷が小さくなるほど、基準電圧Ｖｒｅｆは低くなる。
【０１１８】
このように、図２に示す基準レベル制御回路１０ａは、スイッチング素子１のスイッチング動作の停止期間の時間幅に応じて、フィードバック信号（補助電源電圧ＶＣＣ）の基準レベル、すなわちＯＰアンプ５の非反転入力端子に印加する基準電圧Ｖｒｅｆを制御する。
【０１１９】
図３に、軽負荷時におけるスイッチング素子のスイッチング動作と、電圧ＶＲ１と、基準電圧Ｖｒｅｆの関係を示す。また、図４に、出力電流Ｉｏと出力電圧Ｖｏの関係、並びに出力電流Ｉｏと基準電圧Ｖｒｅｆの関係を示す。図３、図４に示すように、軽負荷時には、スイッチング動作の停止期間が長いほど、つまり、負荷が軽くなり出力電流Ｉｏが小さくなるほど基準電圧Ｖｒｅｆが小さくなる。
【０１２０】
このように、制御回路の遅れ時間やブランキング時間の影響が小さい誤差増幅信号ＶＥＡＯを基に間欠発振制御回路１５が生成する信号を用いてフィードバック信号の基準レベルを制御することにより、図４に示すように、軽負荷時における２次側の出力電圧Ｖｏの上昇を抑えることができる。
【０１２１】
なお、ここでは、軽負荷時にローパスフィルタ１８ａへ入力する電圧ＶＲ１が２つのレベル間で遷移する場合について説明したが、基準レベル制御回路の内部で３つ以上のレベル間で遷移する信号（電圧ＶＲ１）を生成してもよい。
【０１２２】
図５に基準レベル制御回路１０ａの他の構成例を示す。但し、図２に示す部材に対応する部材には同一の符号を付して、説明を省略する。この基準レベル制御回路１０ａは、抵抗１６ａ〜１６ｄ、スイッチ素子１７ａ、１７ｂ、ローパスフィルタ１８ａ、および停止時間検出回路２１からなる。
【０１２３】
抵抗１６ａと抵抗１６ｂは、制御回路２の電源ラインと接地ラインとの間に直列に接続しており、抵抗１６ｃ、１６ｄはそれぞれスイッチ素子１７ａ、１７ｂを介して抵抗１６ｂに並列に接続している。
【０１２４】
停止時間検出回路２１は、間欠発振制御回路１５からのＥｎａｂｌｅ信号を基にスイッチ素子１７ａ、１７ｂの状態を制御して、スイッチング素子の停止期間の時間幅に応じて制御回路２の電源電圧ＶＤＤの抵抗分割比を変更する。
【０１２５】
具体的には、停止時間検出回路２１は、例えばＥｎａｂｌｅ信号がＨｉｇｈレベルのとき（スイッチング素子１のスイッチング動作が許可されているとき）、スイッチ素子１７ａ、１７ｂを共にオフ状態にし、Ｅｎａｂｌｅ信号がＬｏｗレベルへ反転すると（スイッチング素子１のスイッチング動作が停止されると）、スイッチ素子１７ａをオン状態にし且つスイッチ素子１７ｂをオフ状態に維持し、Ｅｎａｂｌｅ信号がＬｏｗレベルに反転してから所定時間が経過すると（スイッチング素子１のスイッチング動作の停止期間の時間幅が所定値以上になると）、スイッチ素子１７ａ、１７ｂを共にオン状態にする構成とする。
【０１２６】
以上の構成により、負荷が軽くなり、スイッチング素子１の停止期間の時間幅が所定値以上になったときに、フィードバック信号の基準レベルをさらに低下させることができる。なお、図５には、スイッチ素子１７ａ、１７ｂとしてＰ型ＭＯＳＦＥＴを使用した場合を示しているが、無論、これに限定されるものではなく、スイッチ素子１７ａ、１７ｂとして例えばＮ型ＭＯＳＦＥＴを使用してもよい。
【０１２７】
また、ここでは、軽負荷時にローパスフィルタ１８ａへ入力する電圧ＶＲ１が２つ以上のレベル間で遷移する場合について説明したが、スイッチング素子１のスイッチング動作の停止期間の時間幅、すなわちＥｎａｂｌｅ信号のＬｏｗレベル時間を、時間−電圧変換回路等によりアナログ電圧信号に変換して、スイッチング動作の停止期間の時間幅に応じて信号レベルが遷移するアナログ信号をローパスフィルタ１８ａへ入力してもよい。
【０１２８】
また、ここでは、電力変換トランス１１０の補助巻線Ｔ３に発生するパルス電圧を整流且つ平滑化して生成した補助電源電圧ＶＣＣが印加されるＶＣＣ端子を誤差信号生成回路４の抵抗６ａの一端（抵抗６ｂ側とは反対側の端子）に接続して、補助電源電圧ＶＣＣを基にスイッチング素子１のスイッチング動作を制御する構成について説明した。つまり、アナログ的に変化する補助電源電圧ＶＣＣをフィードバック信号として活用する構成について説明したが、補助巻線Ｔ３に発生するパルス電圧からデジタル的に変化するフィードバック信号を得、そのフィードバック信号を誤差信号生成回路４の抵抗６ａの一端（抵抗６ｂ側とは反対側の端子）に印加することにより、スイッチング素子１のスイッチング動作を制御する構成としてもよい。
【０１２９】
図６に本発明の実施の形態１に係るスイッチング電源装置の他の構成例を示す。但し、図１に示す部材に対応する部材には同一の符号を付して、説明を省略する。このスイッチング電源装置の制御回路２は、外部接続端子としてＤＲＡＩＮ端子、ＶＣＣ端子、ＳＯＵＲＣＥ端子に加えてＴＲ端子を有する。
【０１３０】
このスイッチング電源装置は、フィードバック信号生成回路の構成が図１に示すスイッチング電源装置と異なる。具体的には、このスイッチング電源装置のフィードバック信号生成回路１３０ｂは、電力変換トランス１１０の補助巻線Ｔ３に発生するパルス電圧を検出する抵抗２２ａ、２２ｂと、抵抗２２ａ、２２ｂにより検出されたパルス電圧が急激に低下する前の電圧値をフィードバック信号としてサンプリングするサンプリング回路２３とを備える。サンプリング回路２３は、抵抗２２ａ、２２ｂによりパルス電圧が検出されるごとにサンプリングを行う。
【０１３１】
抵抗２２ａ、２２ｂは制御回路２の外部に設けられており、補助巻線Ｔ３に発生するパルス電圧を抵抗分割する。サンプリング回路２３は制御回路２の内部に設けられており、制御回路２の外部接続端子であるＴＲ端子を介して、抵抗２２ａ、２２ｂの接続点に接続する。サンプリング回路２３が保持する電圧（フィードバック信号）は、誤差信号生成回路４の抵抗６ａの一端（抵抗６ｂ側とは反対側の端子）に印加される。よって、誤差信号生成回路４は、サンプリング回路２３が保持する電圧（フィードバック信号）を抵抗６ａ、６ｂにより抵抗分割した電圧と基準電圧Ｖｒｅｆとの差を増幅して誤差増幅信号ＶＥＡＯを生成する。
【０１３２】
したがって、このスイッチング電源装置では、制御回路２は、サンプリング回路２３が保持する電圧（フィードバック信号）を基にスイッチング素子１の制御端子に印加する制御信号を生成して、スイッチング素子１のスイッチング動作を制御する。
【０１３３】
なお、電力変換トランス１１０の補助巻線Ｔ３には、図１に示すスイッチング電源装置と同様に、整流ダイオード１３１と平滑コンデンサ１３２からなる整流平滑回路が接続しており、この整流平滑回路により、補助巻線Ｔ３に発生するパルス電圧が整流且つ平滑化されて補助電源電圧ＶＣＣが生成される。この補助電源電圧ＶＣＣを生成する整流平滑回路は、図１に示すスイッチング電源装置と同様にＶＣＣ端子に接続しており、ＶＣＣ端子には補助電源電圧ＶＣＣが印加される。図６に示すスイッチング電源装置では、誤差信号生成回路４はＶＣＣ端子には接続しておらず、ＶＣＣ端子にはレギュレータ３のみが接続している。したがって、図６に示すスイッチング電源装置では、補助電源電圧ＶＣＣを生成する整流平滑回路は回路電流供給回路としてのみ機能する。
【０１３４】
また、基準レベル制御回路１０ａが備えるローパスフィルタを構成する抵抗の抵抗値とコンデンサの容量は、フィードバック信号生成回路１３０ｂおよび制御回路２に含まれる（寄生するものも含む）抵抗、容量、インダクタンスによって決まるフィードバック信号（サンプリング回路２３から抵抗６ａの一端（抵抗６ｂ側とは反対側の端子）に印加される電圧）の動作周波数に対して十分に大きな時定数となるように設定する。
【０１３５】
（実施の形態２）
以下、本発明の実施の形態２に係るスイッチング電源装置、およびスイッチング電源用半導体装置について、図面を参照しながら説明する。図７は本発明の実施の形態２に係るスイッチング電源装置の一構成例を示すブロック図である。但し、前述した実施の形態１において説明した部材に対応する部材には同一の符号を付して、説明を省略する。
【０１３６】
このスイッチング電源装置の制御回路２は、間欠発振制御回路に代えて周波数制御回路２４を備えており、負荷に応じてスイッチング素子１のスイッチング周波数（発振周波数）を変化させるＰＦＭ制御を行う点で、前述した実施の形態１と異なる。つまり、このスイッチング電源装置は、電流モードでＰＦＭ制御を行う補助巻線帰還型のスイッチング電源装置である。また、基準レベル制御回路１０ｂが、スイッチング素子１のスイッチング周波数に応じて基準レベルを制御する点で、前述した実施の形態１と異なる。
【０１３７】
具体的には、周波数制御回路２４は、誤差信号生成回路４からの誤差増幅信号ＶＥＡＯの信号レベルに応じて信号レベルが遷移する信号ｏｆｆ＿ｃｏｎｔを生成し、その信号ｏｆｆ＿ｃｏｎｔによりスイッチング素子１のスイッチング周波数を制御する。すなわち、発振器８は、周波数制御回路２４において生成される信号ｏｆｆ＿ｃｏｎｔの信号レベルに応じて、その発振周波数が変化するように構成されている。この構成により、負荷に応じてスイッチング素子１のスイッチング周波数が制御される。具体的には、負荷が小さくなるほど、スイッチング素子１のスイッチング周波数は小さくなる。
【０１３８】
また、基準レベル制御回路１０ｂは、周波数制御回路２４において生成される信号ｏｆｆ＿ｃｏｎｔを基に、スイッチング素子１のスイッチング周波数（発振周波数）に応じて、フィードバック信号（補助電源電圧ＶＣＣ）の基準レベル、すなわちＯＰアンプ５の非反転入力端子に印加する基準電圧Ｖｒｅｆを制御する。具体的には、負荷が小さくなり、スイッチング素子１の発振周波数が小さくなるほど、基準電圧Ｖｒｅｆを小さくする。
【０１３９】
図８に基準レベル制御回路１０ｂの一構成例を示す。ここでは、周波数制御回路２４において生成される信号ｏｆｆ＿ｃｏｎｔがアナログ電流信号であるものとする。この基準レベル制御回路１０ｂは、抵抗２５ａ、２５ｂ、およびローパスフィルタ１８ｂからなる。抵抗２５ａと抵抗２５ｂは、制御回路２の電源ラインと接地ラインとの間に直列に接続しており、抵抗２５ａと抵抗２５ｂとの接続点に、周波数制御回路２４からのアナログ電流信号ｏｆｆ＿ｃｏｎｔが入力される。
【０１４０】
この構成により、周波数制御回路２４からの信号ｏｆｆ＿ｃｏｎｔがＩ−Ｖ変換され、抵抗２５ａと抵抗２５ｂとの接続点には、スイッチング素子１の発振周波数に応じてアナログ的にレベル遷移する電圧ＶＲ２が発生する。具体的には、負荷が小さくなり、スイッチング素子１の発振周波数が小さくなるほど、電圧ＶＲ２は小さくなる。基準レベル制御回路１０ｂは、抵抗２５ａと抵抗２５ｂとの接続点に発生する電圧ＶＲ２を、ローパスフィルタ１８ｂを通過させて、誤差信号生成回路４のＯＰアンプ５の非反転入力端子に基準電圧Ｖｒｅｆとして印加する。
【０１４１】
ローパスフィルタ１８ｂは、抵抗１９ｂとコンデンサ２０ｂを備える。この抵抗１９ｂの抵抗値とコンデンサ２０ｂの容量は、フィードバック信号生成回路１３０ａおよび制御回路２に含まれる（寄生するものも含む）抵抗、容量、インダクタンスによって決まるフィードバック信号（補助電源電圧ＶＣＣ）の動作周波数に対して十分に大きな時定数となるように設定する。このようにすれば、ローパスフィルタ１８ｂにより、フィードバック信号（補助電源電圧ＶＣＣ）の動作周波数よりも低い周波数まで遮断することができる。よって、負荷に応じて電圧ＶＲ２がレベル遷移しても、基準電圧Ｖｒｅｆは電圧ＶＲ２を平均化した値となるので、負荷が安定しているならば、基準電圧Ｖｒｅｆは、フィードバック信号（補助電源電圧ＶＣＣ）に対して一定値となる。
【０１４２】
以上のように、基準電圧Ｖｒｅｆは電圧ＶＲ２の平均値となるので、スイッチング素子１のスイッチング周波数が低下するほど、つまり負荷が小さくなるほど、基準電圧Ｖｒｅｆは低くなる。
【０１４３】
このように、軽負荷時にスイッチング素子のスイッチング周波数を低下させて消費電力を削減させるようなスイッチング電源装置においても、スイッチング周波数に応じてフィードバック信号（補助電源電圧ＶＣＣ）の基準レベル、すなわちＯＰアンプ５の非反転入力端子に印加する基準電圧Ｖｒｅｆを制御することで、軽負荷時の出力電圧の上昇を抑えることができる。
【０１４４】
なお、ここでは、アナログ的に変化する補助電源電圧ＶＣＣをフィードバック信号として活用する構成について説明したが、前述した実施の形態１と同様に、補助巻線Ｔ３に発生するパルス電圧からデジタル的に変化するフィードバック信号を得、そのフィードバック信号を誤差信号生成回路４の抵抗６ａの一端（抵抗６ｂ側とは反対側の端子）に印加することにより、スイッチング素子１のスイッチング動作を制御する構成としてもよい。具体的には、例えば、補助巻線Ｔ３に発生するパルス電圧を検出する抵抗と、その抵抗により検出された電圧が急激に低下する前の電圧値をフィードバック信号としてサンプリングするサンプリング回路を設け、そのサンプリング回路が保持する電圧を誤差信号生成回路４の抵抗６ａの一端（抵抗６ｂ側とは反対側の端子）に印加する構成としてもよい。
【０１４５】
（実施の形態３）
以下、本発明の実施の形態３に係るスイッチング電源装置、およびスイッチング電源用半導体装置について、図面を参照しながら説明する。図９は本発明の実施の形態３に係るスイッチング電源装置の一構成例を示すブロック図である。但し、前述した実施の形態１において説明した部材に対応する部材には同一の符号を付して、説明を省略する。
【０１４６】
前述した実施の形態１では、フィードバック信号の基準レベル、すなわち誤差信号生成回路が備えるＯＰアンプの非反転入力端子に印加する基準電圧Ｖｒｅｆを制御したが、本実施の形態３では、検出信号補正回路２６ａにより誤差信号生成回路４におけるフィードバック信号の検出レベル、すなわち誤差信号生成回路４が備えるＯＰアンプ５の反転入力端子に印加される電圧を補正する。
【０１４７】
具体的には、検出信号補正回路２６ａは、間欠発振制御回路１５からのＥｎａｂｌｅ信号を基に、スイッチング素子１のスイッチング動作の停止期間の時間幅に応じて、フィードバック信号（補助電源電圧ＶＣＣ）の検出レベル、すなわちＯＰアンプ５の反転入力端子に印加される電圧を補正する。
【０１４８】
図１０に検出信号補正回路２６ａの一構成例を示す。この検出信号補正回路２６ａは、定電流源２７、抵抗２８、およびローパスフィルタ１８ｃからなり、定電流源２７と抵抗２８との接続点に発生する電圧ＶＲ３を、ローパスフィルタ１８ｃを通過させて、抵抗６ｂの一端（抵抗６ａ側とは反対側の端子）に印加する。
【０１４９】
ここでは、前述した実施の形態１と同様に、間欠発振制御回路１５が、スイッチング素子１のスイッチング動作を停止させるときにＥｎａｂｌｅ信号をＬｏｗレベルにし、スイッチング素子１のスイッチング動作を許可するときにＥｎａｂｌｅ信号をＨｉｇｈレベルにするものとする。
【０１５０】
この場合、定電流源２７は、Ｅｎａｂｌｅ信号がＨｉｇｈレベルのとき、すなわちスイッチング素子１がスイッチング動作しているときに定電流を発生するように構成する。このようにすれば、軽負荷時には、Ｅｎａｂｌｅ信号がＨｉｇｈレベルとＬｏｗレベルとの間で遷移するので、そのレベル遷移に応じて、定電流源２７と抵抗２８との接続点に発生する電圧ＶＲ３も２つのレベル間で遷移する。具体的には、Ｅｎａｂｌｅ信号がＬｏｗレベルのときの電圧ＶＲ３は、Ｅｎａｂｌｅ信号がＨｉｇｈレベルのときに比べて小さくなる。一方、通常のＰＷＭ制御が行われているときには、Ｅｎａｂｌｅ信号はＨｉｇｈレベルに維持されるので、電圧ＶＲ３も一定値に維持される。
【０１５１】
このように、検出信号補正回路２６ａは、通常のＰＷＭ制御が行われているときには、一定値の電圧ＶＲ３を内部で生成し、軽負荷時には、スイッチング素子１のスイッチング動作の停止、再開に応じて信号レベルが遷移する電圧ＶＲ３を内部で生成する。そして、その電圧ＶＲ３を、ローパスフィルタ１８ｃを通過させて、抵抗６ｂの一端（抵抗６ａ側とは反対側の端子）に印加する。
【０１５２】
ローパスフィルタ１８ｃは、抵抗１９ｃとコンデンサ２０ｃを備える。この抵抗１９ｃの抵抗値とコンデンサ２０ｃの容量は、フィードバック信号生成回路１３０ａおよび制御回路２に含まれる（寄生するものも含む）抵抗、容量、インダクタンスによって決まるフィードバック信号（補助電源電圧ＶＣＣ）の動作周波数に対して十分に大きな時定数となるように設定する。このようにすれば、ローパスフィルタ１８ｃにより、フィードバック信号（補助電源電圧ＶＣＣ）の動作周波数よりも低い周波数まで遮断することができる。よって、スイッチング素子１の間欠発振動作中に電圧ＶＲ３がレベル遷移しても、抵抗６ｂの一端（抵抗６ａ側とは反対側の端子）に印加する電圧Ｖｆ１は、電圧ＶＲ３を平均化した値となるので、負荷が安定しており、間欠発振が一定の周期で行われているならば、電圧Ｖｆ１は、フィードバック信号（補助電源電圧ＶＣＣ）に対して一定値となる。
【０１５３】
以上のように、電圧Ｖｆ１は電圧ＶＲ３の平均値となるので、スイッチング動作の停止期間が長いほど、つまり負荷が小さくなるほど、電圧Ｖｆ１は低くなる。よって、この検出信号補正回路２６ａは、負荷が小さくなるほど、ＯＰアンプ５の反転入力端子に印加される電圧（フィードバック信号の検出レベル）を小さくして誤差増幅信号ＶＥＡＯを大きくし、スイッチング素子１のスイッチング動作の停止期間を短くするように作用する。したがって、軽負荷時の出力電圧Ｖｏの上昇を抑制することができる。
【０１５４】
このように、制御回路の遅れ時間やブランキング時間の影響が小さい誤差増幅信号ＶＥＡＯを基に間欠発振制御回路１５が生成する信号を用いて誤差信号生成回路４におけるフィードバック信号の検出レベルを補正することにより、軽負荷時における２次側の出力電圧Ｖｏの上昇を抑えることができる。
【０１５５】
なお、ここでは、軽負荷時にローパスフィルタ１８ｃへ入力する電圧ＶＲ３が２つのレベル間で遷移する場合について説明したが、前述した実施の形態１と同様に、検出信号補正回路の内部で３つ以上のレベル間で遷移する信号（電圧ＶＲ３）を生成してもよい。例えば、抵抗に接続する定電流源を並列に２つ設けるとともに、Ｅｎａｂｌｅ信号がＨｉｇｈレベルのとき（スイッチング素子１のスイッチング動作が許可されているとき）、２つの定電流源から定電流を発生させ、Ｅｎａｂｌｅ信号がＬｏｗレベルへ反転すると（スイッチング素子１のスイッチング動作が停止されると）、一方の定電流源のみから定電流を発生させ、Ｅｎａｂｌｅ信号がＬｏｗレベルに反転してから所定時間が経過すると（スイッチング素子１のスイッチング動作の停止期間の時間幅が所定値以上になると）、２つの定電流源が共に定電流を発生しないようにする回路を設けることにより、３つのレベル間で遷移する電圧ＶＲ３を生成することができる。
【０１５６】
また、ここでは、軽負荷時にローパスフィルタ１８ｃへ入力する電圧ＶＲ３が２つ以上のレベル間で遷移する場合について説明したが、スイッチング素子１のスイッチング動作の停止期間の時間幅、すなわちＥｎａｂｌｅ信号のＬｏｗレベル時間を、時間−電圧変換回路等によりアナログ電圧信号に変換して、スイッチング動作の停止期間の時間幅に応じて信号レベルが遷移するアナログ信号をローパスフィルタ１８ｃへ入力してもよい。
【０１５７】
また、ここでは、アナログ的に変化する補助電源電圧ＶＣＣをフィードバック信号として活用する構成について説明したが、前述した実施の形態１と同様に、補助巻線Ｔ３に発生するパルス電圧からデジタル的に変化するフィードバック信号を得、そのフィードバック信号を誤差信号生成回路４の抵抗６ａの一端（抵抗６ｂ側とは反対側の端子）に印加することにより、スイッチング素子１のスイッチング動作を制御する構成としてもよい。具体的には、例えば、補助巻線Ｔ３に発生するパルス電圧を検出する抵抗と、その抵抗により検出された電圧が急激に低下する前の電圧値をフィードバック信号としてサンプリングするサンプリング回路を設け、そのサンプリング回路が保持する電圧を誤差信号生成回路４の抵抗６ａの一端（抵抗６ｂ側とは反対側の端子）に印加する構成としてもよい。
【０１５８】
（実施の形態４）
以下、本発明の実施の形態４に係るスイッチング電源装置、およびスイッチング電源用半導体装置について、図面を参照しながら説明する。図１１は本発明の実施の形態４に係るスイッチング電源装置の一構成例を示すブロック図である。但し、前述した実施の形態１〜３において説明した部材に対応する部材には同一の符号を付して、説明を省略する。
【０１５９】
このスイッチング電源装置の制御回路２は、間欠発振制御回路に代えて周波数制御回路２４を備えており、負荷に応じてスイッチング素子１のスイッチング周波数（発振周波数）を変化させるＰＦＭ制御を行う点で、前述した実施の形態３と異なる。つまり、このスイッチング電源装置は、電流モードでＰＦＭ制御を行う補助巻線帰還型のスイッチング電源装置である。また、検出信号補正回路２６ｂが、スイッチング素子のスイッチング周波数に応じて誤差信号生成回路４におけるフィードバック信号の検出レベルを補正する点で、前述した実施の形態３と異なる。
【０１６０】
具体的には、検出信号補正回路２６ｂは、周波数制御回路２４において生成される信号ｏｆｆ＿ｃｏｎｔを基に、スイッチング素子１のスイッチング周波数（発振周波数）に応じて、フィードバック信号（補助電源電圧ＶＣＣ）の検出レベル、すなわちＯＰアンプ５の反転入力端子に印加される電圧を補正する。
【０１６１】
図１２に検出信号補正回路２６ｂの一構成例を示す。ここでは、前述した実施の形態２と同様に、周波数制御回路２４において生成される信号ｏｆｆ＿ｃｏｎｔがアナログ電流信号であるものとする。この検出信号補正回路２６ｂは、定電流源２９、抵抗３０、およびローパスフィルタ１８ｄからなり、定電流源２９に、周波数制御回路２４からのアナログ電流信号ｏｆｆ＿ｃｏｎｔが入力される。
【０１６２】
この構成により、定電流源２９と抵抗３０との接続点には、周波数制御回路２４からの信号ｏｆｆ＿ｃｏｎｔのレベル、すなわちスイッチング素子１の発振周波数に応じて、アナログ的にレベル遷移する電圧ＶＲ４が発生する。具体的には、負荷が小さくなり、スイッチング素子１の発振周波数が小さくなるほど電圧ＶＲ４は小さくなる。検出信号補正回路２６ｂは、定電流源２９と抵抗３０との接続点に発生する電圧ＶＲ４を、ローパスフィルタ１８ｄを通過させて、抵抗６ｂの一端（抵抗６ａ側とは反対側の端子）に印加する。
【０１６３】
ローパスフィルタ１８ｄは、抵抗１９ｄとコンデンサ２０ｄを備える。この抵抗１９ｄの抵抗値とコンデンサ２０ｄの容量は、フィードバック信号生成回路１３０ａおよび制御回路２に含まれる（寄生するものも含む）抵抗、容量、インダクタンスによって決まるフィードバック信号（補助電源電圧ＶＣＣ）の動作周波数に対して十分に大きな時定数となるように設定する。このようにすれば、ローパスフィルタ１８ｄにより、フィードバック信号（補助電源電圧ＶＣＣ）の動作周波数よりも低い周波数まで遮断することができる。よって、負荷に応じて電圧ＶＲ４がレベル遷移しても、抵抗６ｂの一端（抵抗６ａ側とは反対側の端子）に印加する電圧Ｖｆ２は電圧ＶＲ４を平均化した値となるので、負荷が安定しているならば、電圧Ｖｆ２は、フィードバック信号（補助電源電圧ＶＣＣ）に対して一定値となる。
【０１６４】
以上のように、電圧Ｖｆ２は電圧ＶＲ４の平均値となるので、スイッチング素子１のスイッチング周波数が低下するほど、つまり負荷が小さくなるほど、電圧Ｖｆ２は低くなる。
【０１６５】
このように、軽負荷時にスイッチング素子のスイッチング周波数を低下させて消費電力を削減させるようなスイッチング電源装置においても、スイッチング周波数に応じてフィードバック信号（補助電源電圧ＶＣＣ）の検出レベル、すなわちＯＰアンプ５の反転入力端子に印加される電圧を補正することで、軽負荷時の出力電圧の上昇を抑えることができる。
【０１６６】
なお、ここでは、アナログ的に変化する補助電源電圧ＶＣＣをフィードバック信号として活用する構成について説明したが、前述した実施の形態１と同様に、補助巻線Ｔ３に発生するパルス電圧からデジタル的に変化するフィードバック信号を得、そのフィードバック信号を誤差信号生成回路４の抵抗６ａの一端（抵抗６ｂ側とは反対側の端子）に印加することにより、スイッチング素子１のスイッチング動作を制御する構成としてもよい。具体的には、例えば、補助巻線Ｔ３に発生するパルス電圧を検出する抵抗と、その抵抗により検出された電圧が急激に低下する前の電圧値をフィードバック信号としてサンプリングするサンプリング回路を設け、そのサンプリング回路が保持する電圧を誤差信号生成回路４の抵抗６ａの一端（抵抗６ｂ側とは反対側の端子）に印加する構成としてもよい。
【０１６７】
以上説明した実施の形態１〜４では、制御回路２が同一半導体基板上に形成されたスイッチング電源用半導体装置を用いた場合を例に説明したが、スイッチング素子１と制御回路２が同一半導体基板上に形成されたスイッチング電源用半導体装置を用いてもよい。また、制御回路２が３つの外部接続端子（ＤＲＡＩＮ端子、ＶＣＣ端子、ＳＯＵＲＣＥ端子）または４つの外部接続端子（ＤＲＡＩＮ端子、ＶＣＣ端子、ＳＯＵＲＣＥ端子、ＴＲ端子）を有する場合について説明したが、無論、それら以外の端子を備えていてもよい。
【産業上の利用可能性】
【０１６８】
本発明にかかるスイッチング電源装置、およびスイッチング電源用半導体装置は、フォトカプラや２次側出力電圧検出回路といった高価な部品を使用することなく、かつダミー抵抗を用いることなく、軽負荷時における出力電圧の上昇を抑制することができ、軽負荷時における出力電圧の定電圧特性を向上させることができる。よって、本発明にかかるスイッチング電源装置、およびスイッチング電源用半導体装置は、携帯機器の充電器その他の電気機器の電源回路に用いられるスイッチング電源に有用である。また、小型で低コストの電源回路が必要な携帯機器の充電器等の用途にも適用できる。
【図面の簡単な説明】
【０１６９】
【図１】本発明の実施の形態１に係るスイッチング電源装置の一構成例を示すブロック図
【図２】本発明の実施の形態１に係るスイッチング電源装置が備える基準レベル制御回路の一構成例を示す回路図
【図３】本発明の実施の形態１に係るスイッチング電源装置の軽負荷時におけるスイッチング素子のスイッチング動作と、電圧ＶＲ１と、基準電圧Ｖｒｅｆの関係を示す図
【図４】本発明の実施の形態１に係るスイッチング電源装置における出力電流Ｉｏと出力電圧Ｖｏの関係、並びに出力電流Ｉｏと基準電圧Ｖｒｅｆの関係を示す図
【図５】本発明の実施の形態１に係るスイッチング電源装置が備える基準レベル制御回路の他の構成例を示す回路図
【図６】本発明の実施の形態１に係るスイッチング電源装置の他の構成例を示すブロック図
【図７】本発明の実施の形態２に係るスイッチング電源装置の一構成例を示すブロック図
【図８】本発明の実施の形態２に係るスイッチング電源装置が備える基準レベル制御回路の一構成例を示す回路図
【図９】本発明の実施の形態３に係るスイッチング電源装置の一構成例を示すブロック図
【図１０】本発明の実施の形態３に係るスイッチング電源装置が備える検出信号補正回路の一構成例を示す回路図
【図１１】本発明の実施の形態４に係るスイッチング電源装置の一構成例を示すブロック図
【図１２】本発明の実施の形態４に係るスイッチング電源装置が備える検出信号補正回路の一構成例を示す回路図
【図１３】従来のスイッチング電源装置のブロック図
【図１４】従来のスイッチング電源装置における出力電流Ｉｏと出力電圧Ｖｏの関係、並びに出力電流ＩｏとＶＣＣ端子電圧の関係を示す図
【符号の説明】
【０１７０】
１      スイッチング素子
２      制御回路
３      レギュレータ
４      誤差信号生成回路
５      オペアンプ（ＯＰアンプ）
６ａ、６ｂ      抵抗
７      抵抗
８      発振器
９      スイッチング制御回路
１０ａ、１０ｂ      基準レベル制御回路
１１      ドレイン電流検出回路
１２      ドレイン電流制御回路
１３      ラッチ回路
１４      ゲートドライバ
１５      間欠発振制御回路
１６ａ〜１６ｄ      抵抗
１７、１７ａ、１７ｂ      スイッチ素子
１８ａ〜１８ｄ      ローパスフィルタ
１９ａ〜１９ｄ      抵抗
２０ａ〜２０ｄ      コンデンサ
２１      停止時間検出回路
２２ａ、２２ｂ      抵抗
２３      サンプリング回路
２４      周波数制御回路
２５ａ、２５ｂ      抵抗
２６ａ、２６ｂ      検出信号補正回路
２７      定電流源
２８      抵抗
２９      定電流源
３０      抵抗
１１０      電力変換トランス
１２０      出力電圧生成回路
１２１      整流ダイオード
１２２      平滑コンデンサ
１３０、１３０ａ、１３０ｂ      フィードバック信号生成回路
１３１      整流ダイオード
１３２      平滑コンデンサ
１４０      負荷
Ｔ１      １次巻線
Ｔ２      ２次巻線
Ｔ３      補助巻線
【図１】
2010022121.tif 000003
【図２】
2010022121.tif 000004
【図３】
2010022121.tif 000005
【図４】
2010022121.tif 000006
【図５】
2010022121.tif 000007
【図６】
2010022121.tif 000008
【図７】
2010022121.tif 000009
【図８】
2010022121.tif 000010
【図９】
2010022121.tif 000011
【図１０】
2010022121.tif 000012
【図１１】
2010022121.tif 000013
【図１２】
2010022121.tif 000014
【図１３】
2010022121.tif 000015
【図１４】
2010022121.tif 000016