(57)【要約】【課題】自己の異常を高精度に検出できるアナログ出力装置を提供する。【解決手段】  アナログ出力装置は、第１の出力回路１１および第２の出力回路１２と、を具備し、第１の出力回路１１の出力および第２の出力回路１２の出力を合成して出力する出力部１と、第１の出力回路１１の出力状態を検出する第１の検出手段２１と、第２の出力回路１２の出力状態を検出する第２の検出手段２２と、第１の検出手段２１および第２の検出手段２２による検出結果に基づき自己診断についての判定を行う判定手段３と、を備える。判定手段３は、第１の検出手段２１の検出値および第２の検出手段２２の検出値に基づき、第１の出力回路１１および第２の出力回路１２の異常をそれぞれ独立して判定する。【選択図】図１
2010033119.tif 000002
【特許請求の範囲】
【請求項１】
自己診断機能を備えるアナログ出力装置において、
第１の出力回路および第２の出力回路と、を具備し、前記第１の出力回路の出力および前記第２の出力回路の出力を合成して出力する出力部と、
前記第１の出力回路の出力状態を検出する第１の検出手段と、
前記第２の出力回路の出力状態を検出する第２の検出手段と、
前記第１の検出手段および前記第２の検出手段による検出結果に基づき自己診断についての判定を行う判定手段と、
を備えることを特徴とするアナログ出力装置。
【請求項２】
前記第１の検出手段は前記第１の出力回路の出力値を検出し、前記第２の検出手段は前記第２の出力回路の出力値を検出し、前記判定手段はこれらの出力値に基づく判定を行うことを特徴とする請求項１に記載のアナログ出力装置。
【請求項３】
前記判定手段は、前記前記第１の検出手段で検出された前記出力値と、前記前記第２の検出手段で検出された前記出力値との和に基づく判定を行うことを特徴とする請求項２に記載のアナログ出力装置。
【請求項４】
前記第１の出力回路はソース電流を出力し、前記第２の出力回路はシンク電流を出力し、前記出力部は、前記ソース電流および前記シンク電流を合成した出力電流を出力することを特徴とする請求項１〜３のいずれか１項に記載のアナログ出力装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、自己診断機能を備えるアナログ出力装置に関する。
【背景技術】
【０００２】
プロセスオーメーションの分野で使用される電流出力モジュールとして、正電流および負電流の双方を出力可能なソース／シンク機能を有する電流出力モジュールが使用されている。ソース電流およびシンク電流を加算することでバイポーラの出力電流を得ることができ、この出力電流はプラントの制御装置等の外部機器に与えられる。また、電流出力モジュールには出力電流を読み返すことでモジュールの異常等を検出する自己診断機能が設けられている。
【特許文献１】特開２００８−１０７２２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、電流出力モジュールの故障モードによっては出力電流に異常が現れないため、従来の自己診断機能ではモジュールの異常が検出できない場合がある。例えば、ソース電流およびシンク電流の両方に異常があっても、加算された出力電流値には異常が現れない場合には、モジュールの異常が検出できない。
【０００４】
本発明の目的は、自己の異常を高精度に検出できるアナログ出力装置を提供することにある。
【課題を解決するための手段】
【０００５】
本発明のアナログ出力装置は、自己診断機能を備えるアナログ出力装置において、第１の出力回路および第２の出力回路と、を具備し、前記第１の出力回路の出力および前記第２の出力回路の出力を合成して出力する出力部と、前記第１の出力回路の出力状態を検出する第１の検出手段と、前記第２の出力回路の出力状態を検出する第２の検出手段と、前記第１の検出手段および前記第２の検出手段による検出結果に基づき自己診断についての判定を行う判定手段と、を備えることを特徴とする。
このアナログ出力装置によれば、第１の出力回路の出力状態および第２の出力回路の出力状態を独立して検出するので、出力部の状態を高精度に検出できる。
前記第１の検出手段は前記第１の出力回路の出力値を検出し、前記第２の検出手段は前記第２の出力回路の出力値を検出し、前記判定手段はこれらの出力値に基づく判定を行ってもよい。
前記判定手段は、前記前記第１の検出手段で検出された前記出力値と、前記前記第２の検出手段で検出された前記出力値との和に基づく判定を行ってもよい。
前記第１の出力回路はソース電流を出力し、前記第２の出力回路はシンク電流を出力し、前記出力部は、前記ソース電流および前記シンク電流を合成した出力電流を出力してもよい。
【発明の効果】
【０００６】
本発明のアナログ出力装置によれば、第１の出力回路の出力状態および第２の出力回路の出力状態を独立して検出するので、出力部の状態を高精度に検出できる。
【発明を実施するための最良の形態】
【０００７】
以下、図１〜図８を参照して、本発明によるアナログ出力装置の実施形態について説明する。
【０００８】
図１は、一実施形態のアナログ出力装置の構成を示すブロック図である。
【０００９】
図１に示すように、本実施形態のアナログ出力装置は、第１の出力回路１１および第２の出力回路１２と、を具備し、第１の出力回路１１の出力および第２の出力回路１２の出力を合成して出力する出力部１と、第１の出力回路１１の出力状態を検出する第１の検出手段２１と、第２の出力回路１２の出力状態を検出する第２の検出手段２２と、第１の検出手段２１および第２の検出手段２２による検出結果に基づき自己診断についての判定を行う判定手段３と、を備える。
【００１０】
第１の出力回路１１および第２の出力回路１２には、出力電圧または出力電流を示す設定値が与えられ、第１の出力回路１１および第２の出力回路１２は、それぞれこの設定値に対応付けられた対応出力値の電圧または電流を出力する。第１の出力回路１１および第２の出力回路１２の出力は合成され、上記設定値により示される出力電圧または出力電流（実出力）として出力部１から出力される。
【００１１】
図２は、判定手段３の構成を示すブロック図である。
【００１２】
図２に示すように、判定手段３は、判定を行うための比較器３１〜３４と、第１の検出手段２１の検出値および第２の検出手段２２の検出値を加算する加算器３５と、を具備する。
【００１３】
比較器３１は、加算器３５により得られた第１の検出手段２１の検出値および第２の検出手段２２の検出値の和と、設定値が示す値とを比較し、上記検出値の和と上記設定値との差分が一定範囲内にない場合に、実出力異常と判定する。このように、上記検出値の和を用いることで、実出力の値の読み返しによる判定と同様の判定を行うことができる。
【００１４】
比較器３２は、加算器３５により得られた第１の検出手段２１の検出値および第２の検出手段２２の検出値の和と、開放検出閾値とを比較し、上記検出値の和が開放検出閾値を（開放検出側に）超えた場合に、出力端が開放状態であると判定する。このように、上記検出値の和を用いることで、実出力の値の読み返しによる判定と同様の判定を行うことができる。
【００１５】
比較器３３は、第１の検出手段２１の検出値と、設定値に対応付けられた第１の出力回路１１の対応出力値とを比較し、第１の検出手段２１の検出値と上記対応出力値との差分が一定範囲内にない場合に、第１の出力回路１１の異常と判定する。これにより、第１の出力回路１１の異常を独立して判定できる。
【００１６】
比較器３４は、第２の検出手段２２の検出値と、設定値に対応付けられた第２の出力回路１２の対応出力値とを比較し、第２の検出手段２２の検出値と上記対応出力値との差分が一定範囲内にない場合に、第２の出力回路１２の異常と判定する。これにより、第２の出力回路１２の異常を独立して判定できる。
【００１７】
図３は、出力部１の状態と判定結果との対応関係をケース１〜ケース６について示している。
【００１８】
図３に示すように、ケース３〜ケース５では、第１の出力回路１１または第２の出力回路１２に異常が発生している。しかし、実際の出力（実出力）が正常を示し、比較器３１の判定も正常を示す。本実施形態のアナログ出力装置では、このように実出力が正常であっても内部の出力回路に異常がある場合に、比較器３３または比較器３４によりその異常を検出することができる。したがって、これらの場合の最終的な判定結果として、出力回路に異常がある旨の結論を得ることができる。
【００１９】
以下、本発明のアナログ出力装置における出力部の構成について説明する。
【００２０】
図４（ａ）は、出力部の構成例を示すブロック図である。
【００２１】
図４（ａ）に示すように、出力部１は、出力電流の電流値を指示する設定値を出力する制御回路１３と、制御回路１３からの上記設定値を受けて上記設定値に対応付けられたソース電流を出力する第１の出力回路１１と、制御回路１３からの上記設定値を受けて上記設定値に対応付けられたシンク電流を出力する第２の出力回路１２と、を備える。
【００２２】
図４（ｂ）は、ソース電流出力回路である第１の出力回路１１およびシンク電流出力回路である第２の出力回路１２の構成を示すブロック図である。
【００２３】
図４（ｂ）に示すように、第１の出力回路１１は、制御回路１３からの上記設定値（電圧値）をレベルシフトするレベル変換回路１１ａと、レベル変換回路１１ａの出力値（電圧値）を電流値に変換する電圧／電流変換回路１１ｂと、を備える。また、第２の出力回路１２は、制御回路１３からの上記設定値（電圧値）をレベルシフトするレベル変換回路１２ａと、レベル変換回路１２ａの出力値（電圧値）を電流値に変換する電圧／電流変換回路１２ｂと、を備える。
【００２４】
図５は、出力部１の回路構成例を示す図である。
【００２５】
図５の例では、非反転バッファを構成する演算増幅器５１、ｎ型ＦＥＴ５２、抵抗値Ｒ１の抵抗５３ａ、抵抗値Ｒ１の抵抗５３ｂ、抵抗値Ｒ２の抵抗５４ａおよび抵抗５４ｂにより反転バッファを構成する演算増幅器５５、およびレベルシフトのための電圧源５６により、レベル変換回路１１ａ，１２ａが形成される。また、非反転バッファを構成する演算増幅器５７、ソース電流の出力素子としてのｐ型ＦＥＴ５８および抵抗値Ｒ３の抵抗５９により電流/電圧変換回路１１ｂが構成される。また、非反転バッファを構成する演算増幅器６０、シンク電流の出力素子としてのｎ型ＦＥＴ６１および抵抗値Ｒ３の抵抗６２により電流/電圧変換回路１２ｂが構成される。
【００２６】
負荷４に与えられる実出力電流は、電流/電圧変換回路１１ｂのソース電流および電流/電圧変換回路１２ｂのシンク電流を合成した電流となる。
【００２７】
なお、回路各部のコンデンサは回路の応答性の調整等を、ＦＥＴのゲートに接続された抵抗は寄生発振の防止等を目的とする。
【００２８】
次に、電流/電圧変換回路１１ｂから出力されるソース電流の値は、第１の検出手段２１により、抵抗５９に発生する電圧として検出される。また、電流/電圧変換回路１２ｂから出力されるシンク電流の値は、第２の検出手段２２により、抵抗６２に発生する電圧として検出される。このように、ソース電流およびシンク電流を独立して検出するため、上記のように、出力部１の状態を正確に把握できる。
【００２９】
図６（ａ）は、図５の回路における設定値と出力電流（対応出力値）との対応関係を示す図である。
【００３０】
図６（ａ）に示すように、設定値（電圧値：−１５Ｖ〜−１２．５Ｖ）に対応して、電流/電圧変換回路１１ｂのソース電流および電流/電圧変換回路１２ｂのシンク電流はリニアに変化する。この例では、設定値に対するソース電流およびシンク電流の傾きが等しくされている。負荷４に与えられる実出力電流は、ソース電流およびシンク電流を合成したものとなり、その電流値は設定値に一致する。
【００３１】
図６（ｂ）は、故障発生時における設定値と出力電流（対応出力値）との対応関係を例示する図である。図６（ｂ）に示すように、ソース電流がプラス側に、シンク電流がマイナス側にそれぞれ同じ幅でオフセットした場合、ソース電流は設定値がＢ以上の領域で、シンク電流は設定値がＡ以下の領域で、それぞれクランプされる。このため、設定値がＡ〜Ｂの範囲を超えると、負荷４に与えられる実出力電流は設定値からのずれを生じる。しかし、設定値がＡ〜Ｂの範囲では、実出力電流は正しい値（設定値）を示す。このような場合、本実施形態のアナログ出力装置では、ソース電流およびシンク電流を独立して検出するため、設定値がＡ〜Ｂの範囲にあっても電流値のオフセットを検出できる。したがって設定値がＡ〜Ｂの範囲を超えたときに発生する出力電流値の異常を待つまでもなく、内部の異常を迅速に検出できる。
【００３２】
ところで、アナログ出力装置での異常が出力先の外部機器に影響を及ぼさないように、アナログ出力装置にフェイルセイフ動作を要求される場合がある。このような場合、本実施形態のアナログ出力装置では、実出力に異常が現れない内在する異常を判定できるため、内在する異常を検出した時点でフェイルセイフ動作に移行することで、外部機器への影響を未然に防止できる。また、内在する異常を見つけても実出力が正常であれば外部機器に対する問題はないため、この場合には、例えば異常を通知するに留め、フェイルセイフ動作をせずに出力を継続するという制御も可能となる。
【００３３】
図７は、負帰還により出力電流を制御するようにした出力部の構成を示している。図７の電流出力装置１Ａでは、負荷４に流れる実出力電流を抵抗４１により検出し、抵抗４２および負帰還ループ４３による負帰還により実出力電流をフィードバック制御している。この場合には、第１の出力回路１１あるいは第２の出力回路１２に故障が生じても、フィードバック制御により強制的に所望の実出力電流が得られる可能性がある。しかし、ソース電流およびシンク電流を第１の検出手段２１および第２の検出手段２２により独立して検出するため、実出力電流に異常が認められない場合であっても、第１の出力回路１１あるいは第２の出力回路１２の故障を検出可能となる。
【００３４】
上記実施形態では、第１の出力回路および第２の出力回路として、電流出力回路を例示したが、本発明は電圧出力回路にも適用できる。この場合、第１の出力回路の出力電圧と第２の出力回路の出力電圧とを加算した出力電圧が出力されるように出力部を構成し、第１の出力回路の出力電圧および第２の出力回路の出力電圧を独立して検出すればよい。また、第１の出力回路の出力電圧および第２の出力回路の出力電圧の和を検出することで、実出力電圧値に基づく判定に代わる判定が可能となる。
【００３５】
また、図８に示すように、本発明は、出力部に３つ以上の出力回路を設けた場合にも適用できる。図８の例では、出力部１Ｂに出力回路ＰＳ１,ＰＳ２，・・・ＰＳｎが設けられ、これらの出力回路からの出力が合成されて出力される。出力回路ＰＳ１,ＰＳ２，・・・ＰＳｎには、それぞれ検出手段ＤＴ１,ＤＴ２，・・・ＤＴｎが対応付けられ、検出手段ＤＴ１,ＤＴ２，・・・ＤＴｎの検出値が判定手段３１に与えられる。このような構成により、出力回路ＰＳ１,ＰＳ２，・・・ＰＳｎの各々の異常を検出可能となる。また、検出手段ＤＴ１,ＤＴ２，・・・ＤＴｎの検出値の和について判定することで、実出力値および出力端開放等についての判定が可能となる。
【００３６】
本発明によるアナログ出力装置は、高精度の診断を求められる安全システム（ＥＮ６１１３１−２）向けのＩＯモジュールへの適用などに特に有効である。
【００３７】
本発明の適用範囲は上記実施形態に限定されることはない。本発明は、自己診断機能を備えるアナログ出力装置に対し、広く適用することができる。
【図面の簡単な説明】
【００３８】
【図１】一実施形態のアナログ出力装置の構成を示すブロック図。
【図２】判定手段の構成を示すブロック図。
【図３】出力部の状態と判定結果との対応関係を示す図。
【図４】出力部の構成例を示す図であり、（ａ）は出力部の構成例を示すブロック図、（ｂ）はソース電流出力回路である第１の出力回路およびシンク電流出力回路である第２の出力回路の構成を示すブロック図。
【図５】出力部の回路構成例を示す図。
【図６】設定値と出力電流（対応出力値）との対応関係を示す図であり、（ａ）は正常時の対応関係を示す図、（ｂ）は故障発生時における対応関係を例示する図。
【図７】負帰還により出力電流を制御するようにした出力部の構成を示す図。
【図８】３つ以上の出力回路を設けた出力部の構成を示すブロック図。
【符号の説明】
【００３９】
１      出力部
３      判定手段
１１    第１の出力回路
１２    第２の出力回路
２１    第１の検出手段
２２    第２の検出手段
【図１】
2010033119.tif 000003
【図２】
2010033119.tif 000004
【図３】
2010033119.tif 000005
【図４】
2010033119.tif 000006
【図５】
2010033119.tif 000007
【図６】
2010033119.tif 000008
【図７】
2010033119.tif 000009
【図８】
2010033119.tif 000010