(57)【要約】【課題】高速化されたバイポーラ型半導体装置およびその製造方法を提供する。【解決手段】  コレクタ領域１０と、コレクタ領域１０上に配置されたベース領域１２と、ベース領域１２上に配置されたエミッタ領域１４と、ベース領域１２上に配置され、エミッタ領域１４と共通に形成されたエミッタパッド領域３４と、ベース領域１２上に配置され、複数のベースコンタクトＣＢを介してベース領域１２と接続されたベース電極２０と、エミッタ領域１４上に配置されたエミッタ電極１８と、ベース領域１２近傍のエミッタパッド領域３４上に配置されたエミッタパッド電極２４とを備えるバイポーラ型半導体装置およびその製造方法であり、さらにエミッタパッド領域３４上に配置された絶縁層２６を備えていても良く、その際、エミッタパッド電極２４は、絶縁層２６上に配置される。【選択図】図１
2010165911.tif 000002
【特許請求の範囲】
【請求項１】
コレクタ領域と、
前記コレクタ領域上に配置されたベース領域と、
前記ベース領域上に配置されたエミッタ領域と、
前記ベース領域上に配置され、前記エミッタ領域と共通に形成されたエミッタパッド領域と、
前記ベース領域上に配置され、複数のベースコンタクトを介して前記ベース領域と接続されたベース電極と、
前記エミッタ領域上に配置されたエミッタ電極と、
前記ベース領域近傍の前記エミッタパッド領域上に配置されたエミッタパッド電極と
を備えることを特徴とするバイポーラ型半導体装置。
【請求項２】
前記エミッタパッド領域上に配置された絶縁層を備え、前記エミッタパッド電極は、前記ベース領域近傍の前記エミッタパッド領域上におよび前記絶縁層上に配置されたことを特徴とする請求項１に記載のバイポーラ型半導体装置。
【請求項３】
前記ベースコンタクトは、矩形パターン状に配置されたことを特徴とする請求項１または２に記載のバイポーラ型半導体装置。
【請求項４】
前記ベースコンタクトは、六角形パターン状に配置されたことを特徴とする請求項１または２に記載のバイポーラ型半導体装置。
【請求項５】
前記ベースコンタクトは、千鳥格子パターン状に配置されたことを特徴とする請求項１または２に記載のバイポーラ型半導体装置。
【請求項６】
コレクタ領域を形成する工程と、
前記コレクタ領域上にベース領域を形成する工程と、
前記ベース領域上にエミッタ領域および前記エミッタ領域と共通にエミッタパッド領域を形成する工程と、
前記ベース領域上に複数のベースコンタクトを介してベース電極を形成する工程と、
前記エミッタ領域上にエミッタ電極を形成する工程と、
前記ベース領域近傍の前記エミッタパッド領域上にエミッタパッド電極を形成する工程と
を有することを特徴とするバイポーラ型半導体装置の製造方法。
【請求項７】
前記エミッタパッド領域上に絶縁層を形成する工程を有し、
前記エミッタパッド電極を形成する工程において、前記エミッタパッド電極は、前記ベース領域近傍の前記エミッタパッド領域上におよび前記絶縁層上に形成されたことを特徴とする請求項６に記載のバイポーラ型半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バイポーラ型半導体装置およびその製造方法に関し、特に高速化されたバイポーラ型半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
バイポーラトランジスタは、絶縁ゲート電界効果トランジスタ（ＭＯＳＦＥＴ：Metal Oxide Semiconductor Field Effect Transistor）などに比べて、スイッチングスピードが遅いのが課題である。バイポーラトランジスタにおいては、ターンオンスイッチング時にベースからキャリアを注入するために、その注入されたキャリアがターンオフスイッチング時にベース層内に残ってしまうためである。
【０００３】
ベース幅を広くして安全動作領域を広くしながら、スイッチング時間を早くし、かつ、電流増幅率を大きくすることができるパワー用バイポーラトランジスタおよびその製法については、既に開示されている（例えば、特許文献１参照。）。一方、大電流化するためのエミッタ領域の面積を確保し、チップ面積を大きくしないで、保護ダイオードの面積を増やし、順方向の大電流に対応する大きな逆方向電流に対しても保護し得るバイポーラトランジスタについても既に開示されている（例えば、特許文献２参照。）。
【０００４】
特に、バイポーラトランジスタにおいては、ターンオフスイッチング時には、コレクタ電流Ｉcが、電流経路としてエミッタ部の中心を流れるため、キャリアがエミッタ直下に残ってしまう。キャリアが残るエミッタ直下は、ベース電極からの距離が遠いため、ベース電極からのキャリアの抜けが遅くなり、ベース電極からの吸収効果が悪い。
【０００５】
また、従来、エミッタ部にはボンディングワイヤを打たなければならないため、ボンディングパッドを設ける必要がある。そのエミッタボンディングパッド部分には、ベースの電極の配線を設けることができないため、エミッタボンディングパッド近辺は、さらにベース電極から遠くなってしまう。
【０００６】
このため、バイポーラトランジスタにおいては、高速化・高効率化を行うために多層配線などにより、ベース・エミッタの配置を最適化したり、ボンディングパッド部を有効活用したりしていた。しかしながら、多層配線では、信頼性が低下し、製造コストが増大する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０００−３４０５７３号公報
【特許文献２】特開２００４−１１９５７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、高速化されたバイポーラ型半導体装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の一態様によれば、コレクタ領域と、前記コレクタ領域上に配置されたベース領域と、前記ベース領域上に配置されたエミッタ領域と、前記ベース領域上に配置され、前記エミッタ領域と共通に形成されたエミッタパッド領域と、前記ベース領域上に配置され、複数のベースコンタクトを介して前記ベース領域と接続されたベース電極と、前記エミッタ領域上に配置されたエミッタ電極と、前記ベース領域近傍の前記エミッタパッド領域上に配置されたエミッタパッド電極とを備えるバイポーラ型半導体装置が提供される。
【００１０】
本発明の他の態様によれば、コレクタ領域を形成する工程と、前記コレクタ領域上にベース領域を形成する工程と、前記ベース領域上にエミッタ領域および前記エミッタ領域と共通にエミッタパッド領域を形成する工程と、前記ベース領域上に複数のベースコンタクトを介してベース電極を形成する工程と、前記エミッタ領域上にエミッタ電極を形成する工程と、前記ベース領域近傍の前記エミッタパッド領域上にエミッタパッド電極を形成する工程とを有するバイポーラ型半導体装置の製造方法が提供される。
【発明の効果】
【００１１】
本発明によれば、高速化されたバイポーラ型半導体装置およびその製造方法を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１の実施の形態に係るバイポーラ型半導体装置の模式的平面パターン構成図。
【図２】図１のＩ−Ｉ線に沿う模式的断面構造図。
【図３】図１のＩＩ−ＩＩ線に沿う模式的断面構造図。
【図４】比較例に係る半導体装置の動作説明図。
【図５】本発明の第１の実施の形態に係るバイポーラ型半導体装置の動作説明図。
【図６】本発明の第１の実施の形態に係るバイポーラ型半導体装置の製造方法の一工程を示す模式的平面パターン構成図。
【図７】本発明の第１の実施の形態に係るバイポーラ型半導体装置の製造方法の一工程を示す模式的平面パターン構成図。
【図８】本発明の第１の実施の形態に係るバイポーラ型半導体装置の製造方法の一工程を示す模式的平面パターン構成図。
【図９】本発明の第１の実施の形態に係るバイポーラ型半導体装置の製造方法の一工程を示す模式的平面パターン構成図。
【図１０】本発明の第１の実施の形態に係るバイポーラ型半導体装置の製造方法の一工程を示す模式的平面パターン構成図。
【図１１】本発明の第１の実施の形態に係るバイポーラ型半導体装置の平面パターン写真例。
【図１２】（ａ）本発明の第１の実施の形態に係るバイポーラ型半導体装置において、矩形状にベースコンタクトＣＢを配置した平面パターン写真例、（ｂ）矩形パターンの説明図。
【図１３】本発明の第１の実施の形態に係るバイポーラ型半導体装置において、六角形状にベースコンタクトＣＢを配置した平面パターン写真例、（ｂ）六角形パターンの説明図。
【図１４】図１３の構造において、セルピッチＬpとコレクタ・エミッタ間飽和電圧ＶCE(sat)との関係を示す図。
【図１５】コレクタ電流Ｉcのターンオフスイッチング波形例。
【図１６】本発明の第１の実施の形態の変形例に係るバイポーラ型半導体装置の製造方法の一工程を示す模式的平面パターン構成図。
【図１７】図１６のＩ−Ｉ線に沿う模式的断面構造図。
【発明を実施するための形態】
【００１３】
次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。又、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施形態は、構成部品の構造、配置等を下記のものに特定するものでない。この発明の実施形態は、特許請求の範囲において、種々の変更を加えることができる。
【００１４】
［第１の実施の形態］
（素子構造）
本発明の第１の実施の形態に係るバイポーラ型半導体装置の模式的平面パターン構成は、図１に示すように表され、図１のＩ−Ｉ線に沿う模式的断面構造は、図２に示すように表され、図１のＩＩ−ＩＩ線に沿う模式的断面構造は、図３に示すように表される。
【００１５】
第１の実施の形態に係るバイポーラ型半導体装置は、図１〜図３に示すように、コレクタ領域１０と、コレクタ領域１０上に配置されたベース領域１２と、ベース領域１２上に配置されたエミッタ領域１４と、ベース領域１２上に配置され、エミッタ領域１４と共通に形成されたエミッタパッド領域３４と、ベース領域１２上に配置され、複数のベースコンタクトＣＢを介してベース領域１２と接続されたベース電極２０と、エミッタ領域１４上に配置されたエミッタ電極１８と、ベース領域１２近傍のエミッタパッド領域３４上に配置されたエミッタパッド電極２４とを備える。
【００１６】
さらに、図２に示すように、エミッタパッド領域３４上に配置された絶縁層２６を備え、エミッタパッド電極２４は、ベース領域１２近傍のエミッタパッド領域３４上におよび絶縁層２６上に配置されている。
【００１７】
ベースコンタクトは、矩形パターン状、六角形パターン状、もしくは千鳥格子パターン状に配置されていても良い。
【００１８】
なお、図１において、１２ａおよび１４ａは、それぞれ周辺部ｐ拡散層および周辺部ｎ拡散層を示す。周辺部ｐ拡散層１２ａは、ベース領域１２と同時に形成されていても良く、周辺部ｎ拡散層１４ａは、エミッタ領域１４と同時に形成されていても良い。
【００１９】
周辺部ｐ拡散層１２ａとベース領域１２との間隔Ｗ１は、例えば５０μｍ〜６０μｍ程度である。エミッタ領域１４の幅ＷＥは、例えば２０μｍ〜３０μｍ程度であり、エミッタコンタクトの幅ＷＣＥは、例えば１０μｍ〜２０μｍ程度である。また、ベース電極２０の幅ＷＢは、例えば１２μｍ〜２０μｍ程度であり、ベースコンタクトＣＢの幅ＷＣＢは、例えば２μｍ〜１０μｍ程度である。また、ベース領域１２の拡散深さは、例えば２μｍ〜６μｍ程度であり、エミッタ領域１４および周辺部ｎ拡散層１４ａの拡散深さは、例えば０．５μｍ〜３μｍ程度である。
【００２０】
（動作説明）
比較例に係る半導体装置の動作説明は、図４に示すように表され、第１の実施の形態に係るバイポーラ型半導体装置の動作説明は、図５示すように表される。
【００２１】
図４に示すように、比較例に係る半導体装置においては、エミッタパッド電極２４は、エミッタパッド領域３４全面に接続されているため、キャリアの残留が、ベース領域１２から離隔したエミッタパッド領域３４の中央に集中するので、ターンオフスイッチング時において、キャリアの抜けが遅くなり、ターンオフスイッチング速度が遅い。
【００２２】
これに対して、第１の実施の形態に係るバイポーラ型半導体装置においては、図５に示すように、エミッタボンディングパッドを形成するエミッタパッド電極２４の直下に酸化膜などの絶縁層２６を敷き、エミッタパッド領域３４へのコンタクト部はベース領域１２近辺のみに設けることで、コレクタ電流Ｉcの経路をベース領域１２近辺に集約することができる。
【００２３】
第１の実施の形態に係るバイポーラ型半導体装置においては、図５に示すように、キャリアの残留が、ベース領域１２近辺に集中するので、ターンオフスイッチング時において、キャリアの抜けが早くなり、ターンオフスイッチング速度が速くなる。
【００２４】
また、第１の実施の形態に係るバイポーラ型半導体装置においては、図５に示すように、ターンオンスイッチング時はもともとベース領域１２近辺にキャリアが発生するため、所定のターンオンスイッチング速度を確保することができる。
【００２５】
また、第１の実施の形態に係るバイポーラ型半導体装置においてはエミッタボンディングパッドを形成するエミッタパッド電極２４の直下に絶縁層２６を敷くことで、エミッタワイヤボンディング時の衝撃を直下のエミッタパッド領域３４に伝えない、クッションの役目を果たすことができ、信頼性を向上することができる。
【００２６】
（製造方法）
第１の実施の形態に係るバイポーラ型半導体装置の製造方法の一工程を示す模式的平面パターン構成は、図６〜図１０に示すように表される。
【００２７】
第１の実施の形態に係るバイポーラ型半導体装置の製造方法は、図６〜図１０に示すように、コレクタ領域１０を形成する工程と、コレクタ領域１０上にベース領域１２を形成する工程と、ベース領域１２上にエミッタ領域１４およびエミッタ領域１４と共通にエミッタパッド領域３４を形成する工程と、ベース領域１２上に複数のベースコンタクトＣＢを介してベース電極２０を形成する工程と、エミッタ領域１４上にエミッタ電極１８を形成する工程と、ベース領域１２近傍のエミッタパッド領域３４上にエミッタパッド電極２４を形成する工程とを有する。
【００２８】
さらに、第１の実施の形態に係るバイポーラ型半導体装置の製造方法においては、エミッタパッド領域３４上に絶縁層２６を形成する工程を有し、エミッタパッド電極２４を形成する工程において、エミッタパッド電極２４は、ベース領域１２近傍のエミッタパッド領域３４上におよび絶縁層２６上に形成されている。
【００２９】
以下、図６〜図１０を参照して、第１の実施の形態に係るバイポーラ型半導体装置の製造方法を説明する。
【００３０】
（ａ）まず、図６に示すように、ベース領域１２および周辺部ｐ拡散層１２ａを形成する。これらの領域は、例えばボロン（Ｂ）の拡散法もしくはイオン注入技術によって形成することができる。また、周辺部ｐ拡散層１２ａは、ベース領域１２に比べて厚く形成しても良く、その場合には、２段に分けた拡散もしくはイオン注入技術を適用することができる。
【００３１】
（ｂ）次に、図７に示すように、エミッタ領域１４、エミッタパッド領域３４および周辺部ｎ拡散層１４ａを形成する。これらの領域は、例えば燐（Ｐ）、砒素（Ａｓ）のイオン注入技術、もしくは拡散法によって形成することができる。また、周辺部ｎ拡散層１４ａは、エミッタ領域１４およびエミッタパッド領域３４と同時に形成されていても良く、或いは、別々の工程によって形成されていても良い。
【００３２】
（ｃ）次に、図８に示すように、絶縁層１６を形成後、ベースコンタクトＣＢおよびエミッタコンタクトに対する窓開けを行う。絶縁層１６の材質としては、熱酸化膜、ＣＶＤ（Chemical Vapor Deposition）酸化膜、ＣＶＤ窒化膜、ＴＥＯＳ(Tetraethoxysilane:テトラエトキシシラン)膜などを適用することができる。
【００３３】
（ｄ）次に、図９に示すように、エミッタ電極１８および周辺部ｎコンタクト電極１８ａを形成し、またベース電極２０を形成する。これらの電極は、アルミニウム（Ａｌ）の真空蒸着法によって形成することができる。
【００３４】
（ｅ）次に、図１０に示すように、ベースパッド電極２２、周辺部パッド電極２２ａおよびエミッタパッド電極２４を形成する。これらのパッド電極の形成時には、図９の工程後、全面にＣＶＤ窒化膜を形成し、これらのパッド電極の形成領域のみに窓開けを行った後、Ａｌ電極を形成することによって形成することができる。図３には、ＣＶＤ窒化膜（図示省略）が周辺部において、剥離されることを示している。
【００３５】
以上の工程を経て、最終的には、図１および図２〜図３に示すように、第１の実施の形態に係るバイポーラ型半導体装置が形成される。
【００３６】
（試作結果）
第１の実施の形態に係るバイポーラ型半導体装置の試作された平面パターンの写真の例を図１１に示す。図１１のチップサイズは、０．９ｍｍ角であり、電流容量は、約２Ａ程度である。エミッタ面積は、約５×１０5（μｍ2）程度、エミッタ周辺長は、約１０ｍｍ程度である。
【００３７】
図１１に示すように、ベースパッド電極２２上には、ベースボンディングワイヤ３０が形成され、エミッタパッド電極２４上には、エミッタボンディングワイヤ３２が形成されている。
【００３８】
第１の実施の形態に係るバイポーラ型半導体装置において、矩形状にベースコンタクトＣＢを配置した平面パターン写真を図１２（a）に示し、その説明図を図１２（ｂ）に示す。
【００３９】
また、第１の実施の形態に係るバイポーラ型半導体装置において、六角形状にベースコンタクトＣＢを配置した平面パターン写真を図１３（ａ）に示し、その説明図を図１３（ｂ）に示す。矩形状にベースコンタクトＣＢを配置した場合には、図１２（ｂ）に示すように、電流注入の無効領域となる矩形の中央部の面積が相対的に大きい、六角形状にベースコンタクトＣＢを配置した場合には、三角形の中央部の面積が相対的に小さく、かつベースコンタクトＣＢからの距離も等しいため、電流注入を効率的に行うことができる。単位面積当たりの美項領域の割合は、矩形状にベースコンタクトＣＢを配置した場合には、２１．５％であるのに対して、六角形状にベースコンタクトＣＢを配置した場合には、８．１％に低減される。
【００４０】
（実験結果）
第１の実施の形態に係るバイポーラ型半導体装置として、六角形状にベースコンタクトＣＢを配置した図１３の構造例において、セルピッチＬpとコレクタ・エミッタ間飽和電圧ＶCE(sat)との関係は、例えば図１４の曲線Ｂに示すような結果が得られている。また、Ａは、矩形状にベースコンタクトＣＢを配置した場合に相当する。
【００４１】
例えば、パターンピッチＬpが、例えば約１００μｍにおいて、コレクタ・エミッタ間飽和電圧ＶCE(sat)の値は、Ｉc＝１Ａにおいて、矩形状にベースコンタクトＣＢを配置した場合には、約１４３ｍＶ程度であるのに対して、六角形状にベースコンタクトＣＢを配置した場合には、約１２８ｍＶ程度であった。また、図１４から明らかなように、六角形状にベースコンタクトＣＢを配置した図１３の構造例において、コレクタ・エミッタ間飽和電圧ＶCE(sat)を最小化するパターンピッチＬpが存在する。コレクタ・エミッタ間飽和電圧ＶCE(sat)の最小値は、例えば約１００ｍＶ程度であり、パターンピッチＬpは、例えば約６０μｍ〜８０μｍ程度である。
【００４２】
また、第１の実施の形態に係るバイポーラ型半導体装置として、六角形状にベースコンタクトＣＢを配置した図１３の構造例において、コレクタ電流Ｉcのターンオフスイッチング波形は、例えば図１５に示すように表される。従来構造に比べ、第１の実施の形態に係るバイポーラ型半導体装置においては、約３０％程度もターンオフスイッチング速度が改善されている。
【００４３】
第１の実施の形態に係るバイポーラ型半導体装置およびその製造方法によれば、高速化されたバイポーラ型半導体装置およびその製造方法を提供することができる。
【００４４】
（変形例）
第１の実施の形態の変形例に係るバイポーラ型半導体装置の製造方法の一工程を示す模式的平面パターン構成は、図１６に示すように表される。また、図１６のＩ−Ｉ線に沿う模式的断面構造は、図１７に示すように表される。
【００４５】
第１の実施の形態の変形例に係るバイポーラ型半導体装置においては、エミッタパッド電極２４をベース領域１２の近傍にのみ配置した点に特徴を有する。エミッタパッド領域３４の中央部に絶縁層２６を形成しないで、単に開口部２８のみを形成している。その他の構造は第１の実施の形態に係るバイポーラ型半導体装置と同様であるため、重複説明は省略する。また、第１の実施の形態の変形例に係るバイポーラ型半導体装置の製造方法も第１の実施の形態に係るバイポーラ型半導体装置の製造方法と同様であるため、重複説明は省略する。
【００４６】
第１の実施の形態の変形例に係るバイポーラ型半導体装置およびその製造方法によれば、高速化されたバイポーラ型半導体装置およびその製造方法を提供することができる。
【００４７】
［その他の実施の形態］
上記のように、本発明は第１の実施の形態およびその変形例によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
【００４８】
例えば、ｎ型とｐ型の導電型を反転させた構造の半導体装置を形成しても良い。また、上記の実施形態では、１個のバイポーラトランジスタを有する半導体装置を例として説明したが、この発明は、複数個のバイポーラトランジスタを有する半導体装置に適用することができる。また、サイリスタ、トライアック、またはゲートターンオフサイリスタ（ＧＴＯ：Gate Turn Off thyristor）などのようなバイポーラトランジスタ以外のｐｎ接合を有するバイポーラ型半導体装置に適用することもできる。
【００４９】
このように、本発明はここでは記載していない様々な実施の形態などを含む。
【産業上の利用可能性】
【００５０】
本発明のバイポーラ型半導体装置は、高速スイッチング性能を発揮することから、小電力から大電力までの各種電力変換機器、パワーモジュール、車載用バイポーラ型半導体装置など、幅広い分野に適用することができる。
【符号の説明】
【００５１】
１０…コレクタ領域
１２…ベース領域
１２ａ…周辺部ｐ拡散層
１４…エミッタ領域
１４ａ…周辺部ｎ拡散層
１６，２６…絶縁層
１８…エミッタ電極
１８ａ…周辺部ｎコンタクト電極
２０…ベース電極
２２…ベースパッド電極
２２ａ…周辺部パッド電極
２４…エミッタパッド電極
２８…開口部
３０…ベースボンディングワイヤ
３２…エミッタボンディングワイヤ
３４…エミッタパッド領域
Ｅ…エミッタパッド
Ｂ…ベースパッド
ＣＢ…ベースコンタクト
ＷＥ…エミッタ領域１４の幅
ＷＢ…ベース電極２０の幅
ＷＣＥ…エミッタコンタクトの幅
ＷＣＢ…ベースコンタクトＣＢの幅
Ｗ１…周辺部ｐ拡散層１２ａとベース領域１２との間隔
【図１】
2010165911.tif 000003
【図２】
2010165911.tif 000004
【図３】
2010165911.tif 000005
【図４】
2010165911.tif 000006
【図５】
2010165911.tif 000007
【図６】
2010165911.tif 000008
【図７】
2010165911.tif 000009
【図８】
2010165911.tif 000010
【図９】
2010165911.tif 000011
【図１０】
2010165911.tif 000012
【図１１】
2010165911.tif 000013
【図１２】
2010165911.tif 000014
【図１３】
2010165911.tif 000015
【図１４】
2010165911.tif 000016
【図１５】
2010165911.tif 000017
【図１６】
2010165911.tif 000018
【図１７】
2010165911.tif 000019