(57)【要約】【課題】  ＵＳＢ上位ユニットから送出されるＶＢＵＳ電源を利用してリセットおよび電源オン／オフが可能であることに加え、電源オフ時の消費電力がゼロであるＵＳＢ下位ユニットを提供する。【解決手段】  ＶＢＵＳ電源のオフからオンへの立ち上がりに基づいてセルフパワー電源のレジュームを行うレジューム制御部４０を有している。レジューム制御部４０は、オンになったＶＢＵＳ電源を駆動電源としてセルフパワー電源をオフからオンに切り替えるスイッチ手段としてのＦＥＴ４３を備えている。【選択図】  図２
2010079775.tif 000002
【特許請求の範囲】
【請求項１】
ＵＳＢインターフェースを介してＵＳＢ上位ユニットと接続されるセルフパワード方式のＵＳＢ下位ユニットであって、ＵＳＢ上位ユニットから供給されるＶＢＵＳ電源のオフ時間長に基づいてＵＳＢ下位ユニットの一時的記憶内容のリセットまたはセルフパワー電源のオフを行うリセット／オフ制御部を有するＵＳＢ下位ユニットにおいて、
ＵＳＢ上位ユニットから供給されるＶＢＵＳ電源のオフからオンへの立ち上がりに基づいてセルフパワー電源のレジュームを行うレジューム制御部を有し、該レジューム制御部は、ＶＢＵＳ電源を駆動電源としてセルフパワー電源をオフからオンに切り替えるスイッチ手段を備えていることを特徴とするＵＳＢ下位ユニット。
【請求項２】
前記スイッチ手段は、ＦＥＴによって構成されている請求項１に記載のＵＳＢ下位ユニット。
【請求項３】
前記レジューム制御部は、前記スイッチ手段によるセルフパワー電源のオフとオンを操作するセルフパワー電源制御器をさらに備えており、該セルフパワー電源制御器は、ＶＢＵＳ電源を駆動電源として、前記リセット／オフ制御部から出力されるセルフパワー電源のオフを指示する電源オフ指示信号と、ＶＢＵＳ電源のオフからオンへの立ち上がりとの排他制御で前記スイッチ手段を操作する請求項１または２に記載のＵＳＢ下位ユニット。
【請求項４】
ＶＢＵＳ電源のオフからオンへの立ち上がりに基づいてＵＳＢ下位ユニットの一時的記憶内容の電源オン時リセットを行うリセットＩＣを有する請求項１乃至３のいずれか１つに記載のＵＳＢ下位ユニット。
【請求項５】
前記レジューム制御部は、ＶＢＵＳ電源を駆動電源とするか、または、駆動電源不要で、ＶＢＵＳ電源の立ち上がりを遅延させて前記スイッチ手段に送出する遅延回路をさらに備えている請求項４に記載のＵＳＢ下位ユニット。
【請求項６】
前記リセット／オフ制御部から出力されるリセットを指示するリセット信号と、前記リセットＩＣから出力される電源オン時リセットを指示する電源オン時リセット信号との排他制御を行うリセット制御器を有する請求項４または５に記載のＵＳＢ下位ユニット。
【請求項７】
請求項１乃至６のいずれか１つに記載のＵＳＢ下位ユニットと、前記ＵＳＢ上位ユニットとを有することを特徴とするＵＳＢシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＵＳＢ（Universal Serial Bus）インターフェースを介してＵＳＢ上位ユニットに接続されるセルフパワード方式のＵＳＢ下位ユニットに関し、特に、ＵＳＢインターフェースを介してＵＳＢ上位ユニットから供給される動作指示に応じてリセット、セルフパワー電源のオフおよびレジュームを行うＵＳＢ下位ユニットに関する。
【背景技術】
【０００２】
例えばＰＯＳ（Point Of Sales）システムにおいて、ＰＯＳホストと接続されるレジスタやチケット発券器等のＰＯＳ端末は、その動作を制御するコンピュータ本体（マザーボード）等の上位ユニットと、インターフェースを介して上位ユニットに接続され、上位ユニットからのコマンドに基づいてレシートやチケットを印刷するプリンタ等の下位ユニット（ファンクションとも呼ばれる）とを有している。近年、そのインターフェースとして、ＵＳＢインターフェースが採用されることが多い。本明細書においては、ＵＳＢインターフェースを介して相互に接続される上位ユニットおよび下位ユニットを、ＵＳＢ上位ユニットおよびＵＳＢ下位ユニットと呼ぶ。また、ＵＳＢインターフェースを介して接続されたＵＳＢ上位ユニットとＵＳＢ下位ユニットとの組み合わせを、ＵＳＢシステムと呼ぶ。尚、ＰＯＳ端末を例とした場合、プリンタ等のＵＳＢ下位ユニットとしては、ＵＳＢ上位ユニットと共に共通の筐体に収容された一体型と、ＵＳＢ上位ユニットとは個別の筐体に収容された周辺機器型とがある。
【０００３】
一体型または周辺機器型のどちらであっても、プリンタ等のＵＳＢ下位ユニットは、用紙送りや用紙切断等のためのモータや印字ヘッドの熱源などの比較的大電力を要する構成要素を有しているため、消費電力が大きい。ここで、ＵＳＢ下位ユニットに電力を供給する電源方式としては、ＵＳＢインターフェースの一ラインであるＶＢＵＳラインを通してＵＳＢ上位ユニットからＶＢＵＳ電源（直流５Ｖ）を供給するバスライン方式と、ＵＳＢインターフェースとは個別に商用電源からＡＣアダプタ等ならびにセルフパワー電源コネクタを介してＵＳＢ下位ユニットに電力を供給するセルフパワード方式とがある。バスライン方式は供給可能な電力が比較的小さいため、プリンタ等の消費電力が大きいＵＳＢ下位ユニットにはセルフパワード方式が適用されるのが通常である。
【０００４】
ところで、ＵＳＢ下位ユニットに動作異常が発生した場合、ＵＳＢ下位ユニットに備えられ、その動作を制御するＵＳＢコントローラやユニットＣＰＵにおける一時記憶データを初期化するリセットが必要である。また、ＵＳＢ下位ユニットを保守などで交換する際には、少なくともＵＳＢ下位ユニットの電源を所定時間以上遮断するセルフパワー電源のオフと、再投入するセルフパワー電源のレジュームとが必要である。尚、通常、レジュームの際には、電源オン時リセット（パワーオンリセット）と呼ばれるリセットが自動的になされる。
【０００５】
ところが、ＵＳＢインターフェースには従前のパラレルインターフェースやＲＳ−２３２Ｃインターフェースのように上位ユニットから下位ユニットに対してリセット制御や電源制御を指示するためのラインが存在しない。このため、特にセルフパワード方式のＵＳＢ下位ユニットの場合、ユーザが人為的に電源オン時リセットを行うべく、ＵＳＢ下位ユニットの電源オフと、これに続いてレジュームを行う必要があった。しかし、ＵＳＢ上位ユニットと共に共通の筐体に収容された一体型のＵＳＢ下位ユニットの場合には、そのセルフパワー電源もＵＳＢ上位ユニットと共通のシステム電源であり、ユーザがこのシステム電源を遮断すると、ＵＳＢ上位ユニットへの電源供給も遮断されることになる。ＵＳＢ上位ユニットへの電源供給が遮断されると、オペレーションシステムの再起動処理が必要になる。オペレーションシステムの再起動処理にはかなりの時間を要するため、ＵＳＢ上位ユニットが正常に動作しているにも拘わらずＵＳＢ下位ユニットのリセットのみのためにオペレーションシステムの再起動処理が実行されることは、不合理である。一方、ＵＳＢ上位ユニットとは個別の筐体に収容された周辺機器型のＵＳＢ下位ユニットの場合には、そのセルフパワー電源は、ＵＳＢ上位ユニット用とは個別のＵＳＢ下位ユニットに専用の電源である。このため、ＵＳＢ上位ユニットのオペレーションシステムの再起動を伴うことなく、ＵＳＢ下位ユニットへの電源供給のみを遮断することが可能である。しかし、レシートやチケット用のプリンタなどの場合には、これら下位ユニットに専用の電源ボタンの類を具備していなかったり、具備していたとしてもユーザが容易に操作することができない筐体内部などに配置されていることが多い。
【０００６】
このため、一体型または周辺機器型のどちらであっても、ＵＳＢ上位ユニットの電源は入った状態で、セルフパワード方式のＵＳＢ下位ユニットのリセットやセルフパワー電源のオフやレジュームをＵＳＢ上位ユニットから制御できることが市場から望まれている。
【０００７】
このような市場要求の一解法として、例えば、特許文献１には、ＵＳＢインターフェースを介してＵＳＢ上位ユニットから供給されるＶＢＵＳ電源のオフ時間長に基づいてリセットやセルフパワー電源のオフやレジュームを行うＵＳＢ下位ユニットが開示されている。
【０００８】
【特許文献１】特開２００６−４８４９６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
特許文献１に開示された技術において、ＵＳＢ下位ユニットは、ＶＢＵＳ電源の所定長のオフ時間に基づいて、省エネモードなるセルフパワー電源のオフ状態に移行可能である。しかし、この省エネモード時には、ＵＳＢ上位ユニットからのセルフパワー電源のレジューム（省エネモードからの復旧）を指示するＶＢＵＳ電源入力の検知を待機するために、ＶＢＵＳオン／オフ検知回路、機器制御回路、ＵＳＢデバイスチップ等が必須に動作を持続している。これら動作を持続している回路には、セルフパワー電源を降圧させた電力が供給されている。つまり、ＵＳＢ下位ユニットのセルフパワー電源は、完全には遮断されない。ＵＳＢ上位ユニットからのセルフパワー電源のレジューム指示は不定期であるため、長時間に亘ってセルフパワー電源が完全には遮断されない状態を維持しなければならない場合もあり得、このことは、省エネルギの観点からは好ましくない。
【００１０】
また、ＵＳＢ下位ユニットの電源が完全には遮断されていない状態、即ち、ＵＳＢ下位ユニットの負荷容量がゼロになっていない状態においては、過電流（突入電流）が発生するため、セルフパワー電源コネクタの活栓抜挿を行うことができない。
【００１１】
それ故、本発明の課題は、ＵＳＢ上位ユニットから供給されるＶＢＵＳ電源を利用してリセットおよびセルフパワー電源のオフやレジュームが可能であることに加え、電源オフ時の消費電力がゼロであるＵＳＢ下位ユニットを提供することである。
【００１２】
本発明の他の課題は、そのようなＵＳＢ下位ユニットを有するＵＳＢシステムを提供することである。
【課題を解決するための手段】
【００１３】
本発明によれば、ＵＳＢインターフェースを介してＵＳＢ上位ユニットと接続されるセルフパワード方式のＵＳＢ下位ユニットであって、ＵＳＢ上位ユニットから供給されるＶＢＵＳ電源のオフ時間長に基づいてＵＳＢ下位ユニットの一時的記憶内容のリセットまたはセルフパワー電源のオフを行うリセット／オフ制御部を有するＵＳＢ下位ユニットにおいて、ＵＳＢ上位ユニットから供給されるＶＢＵＳ電源のオフからオンへの立ち上がりに基づいてセルフパワー電源のレジュームを行うレジューム制御部を有し、該レジューム制御部は、ＶＢＵＳ電源を駆動電源としてセルフパワー電源をオフからオンに切り替えるスイッチ手段を備えていることを特徴とするＵＳＢ下位ユニットが得られる。
【００１４】
尚、前記スイッチ手段は、ＦＥＴによって構成されていてもよい。
【００１５】
また、前記レジューム制御部は、前記スイッチ手段によるセルフパワー電源のオフとオンを操作するセルフパワー電源制御器をさらに備えており、該セルフパワー電源制御器は、ＶＢＵＳ電源を駆動電源として、前記リセット／オフ制御部から出力されるセルフパワー電源のオフを指示する電源オフ指示信号と、ＶＢＵＳ電源のオフからオンへの立ち上がりとの排他制御で前記スイッチ手段を操作するものであってもよい。
【００１６】
さらに、ＶＢＵＳ電源のオフからオンへの立ち上がりに基づいてＵＳＢ下位ユニットの一時的記憶内容の電源オン時リセットを行うリセットＩＣを有していてもよい。
【００１７】
また、前記レジューム制御部は、ＶＢＵＳ電源を駆動電源とするか、または、駆動電源不要で、ＶＢＵＳ電源の立ち上がりを遅延させて前記スイッチ手段に送出する遅延回路をさらに備えていてもよい。
【００１８】
さらに、前記リセット／オフ制御部から出力されるリセットを指示するリセット信号と、前記リセットＩＣから出力される電源オン時リセットを指示する電源オン時リセット信号との排他制御を行うリセット制御器を有していてもよい。
【００１９】
また、本発明によれば、前記ＵＳＢ下位ユニットと、前記ＵＳＢ上位ユニットとを有することを特徴とするＵＳＢシステムが得られる。
【発明の効果】
【００２０】
本発明によるＵＳＢ下位ユニットは、ＵＳＢ上位ユニットから送出されるＶＢＵＳ電源を利用してリセットおよびセルフパワー電源のオフやレジュームが可能であることに加え、電源オフ時の消費電力がゼロである。
【発明を実施するための最良の形態】
【００２１】
本発明によるＵＳＢ下位ユニットは、ＵＳＢインターフェースを介してＵＳＢ上位ユニットと接続されるセルフパワード方式のＵＳＢ下位ユニットであって、ＵＳＢ上位ユニットから供給されるＶＢＵＳ電源のオフ時間長に基づいてリセットならびにセルフパワー電源のオフを行うリセット／オフ制御部を有している。
【００２２】
特に、本ＵＳＢ下位ユニットは、ＶＢＵＳ電源のオフからオンへの立ち上がりに基づいてセルフパワー電源のレジュームを行うレジューム制御部を有している。レジューム制御部は、オンになったＶＢＵＳ電源を駆動電源としてセルフパワー電源をオフからオンに切り替えるスイッチ手段を備えている。
【００２３】
このような構成により、本発明によるＵＳＢ下位ユニットは、ＵＳＢ上位ユニットから送出されるレジュームの指示に対して待機するときに電源を必要としない。よって、電源オフ時の消費電力がゼロである。
【実施例】
【００２４】
以下、図面を参照して、本発明によるＵＳＢ下位ユニットおよびＵＳＢシステムのより具体的な実施例を詳細に説明する。
【００２５】
図１を参照すると、本発明の実施例によるＵＳＢシステムは、ＰＯＳ端末であり、ＰＯＳ端末の動作を制御するマザーボードであるＵＳＢ上位ユニット１０と、ＵＳＢインターフェース５０を介してＵＳＢ上位ユニット１０に接続されたレシートプリンタであり、セルフパワード方式のＵＳＢ下位ユニット２０とを有している。ＵＳＢ上位ユニット１０およびＵＳＢ下位ユニット２０は、共通の直流電源６０から電源供給される。ＵＳＢ上位ユニット１０、ＵＳＢ下位ユニット２０、および直流電源６０は、図示しない共通の筐体に収容されている。即ち、ＵＳＢ下位ユニット２０は、一体型である。尚、符号ＵＣはＵＳＢコネクタを示し、符号ＰＣはセルフパワー電源コネクタを示している。
【００２６】
さらに図２を参照すると、本発明の実施例によるＵＳＢ下位ユニット２０は、従来のＵＳＢ下位ユニットと同様に、ＵＳＢ下位ユニット２０全体の動作を制御するユニットＣＰＵ２１と、ＵＳＢインターフェースに関連する動作を制御するＵＳＢコントローラ２２と、ＵＳＢ下位ユニット２０内部のバスラインであるユニット内インターフェース（ＣＰＵインターフェース）２３と、ＵＳＢインターフェースにおけるＤ＋信号用のプルアップ抵抗Ｒの有効／無効を切り替えるＦＥＴ（Field Effect Transistor）２４と、直流電源６０から大電力要素に適した電圧（例えば１２Ｖ）で供給されるセルフパワー電源（電源ＰＬ）をユニットＣＰＵ２１やＵＳＢコントローラ２２等のロジック回路に適した電圧（例えば５Ｖ）の電源ＰＳに降圧する降圧回路２５と、レジューム時に電源オン時リセット信号Ｓ２６を出力するリセットＩＣ２６と、ＵＳＢコネクタＵＣと、セルフパワー電源コネクタＰＣと、図示しない電気モータや印字ヘッド等の大電力要素とを有している。
【００２７】
ＵＳＢ下位ユニット２０はまた、ＵＳＢ上位ユニット１０から供給されるＶＢＵＳ電源のオフ時間長に基づいてＵＳＢ下位ユニット２０の一時的記憶内容のリセットまたはセルフパワー電源のオフを行うリセット／オフ制御部３１と、リセット制御器３２と、プルアップ制御器３３とを有している。
【００２８】
さらに図３を参照すると、リセット／オフ制御部３１は、例えば、ＰＬＤ（Programmable Logic Device）やＩＣ（Integrated Circuit）の組み合わせによって構成されたコントロールロジック３１１と、ＶＢＵＳ電源のオフ時間長ｔ１を計測するタイマ３１２とを備えている。コントロールロジック３１１は、ＶＢＵＳ電源のオフ／オン（立ち下がり／立ち上がり）を検出し、ＶＢＵＳ電源のオフ時間長により、ＶＢＵＳリセット信号Ｓ３１ａまたは電源オフ指示信号Ｓ３１ｂを出力する。ＶＢＵＳ電源を物理的リセット信号に生成し直すことをリセット／オフ制御部３１で行う。タイマ３１２は、ＶＢＵＳ電源のオフ時間長ｔ１を計時する。即ち、ＶＢＵＳ電源の立ち下がりでカウント開始し、ＶＢＵＳ電源の立ち上がりでカウントを停止する。しきい時間Ｔ１以内にコネクタＵＣからのＶＢＵＳ電源の立ち上がりを検出した場合は、タイマ３１２を停止してＶＢＵＳリセット信号Ｓ３１ａを出力する。ＶＢＵＳリセット信号Ｓ３１ａによりＵＳＢ下位ユニット２０にリセットがかかる。尚、ＵＳＢ上位ユニット１０のＶＢＵＳ電源オン／オフ制御部１１（図１）には、ユーザの操作に応じてリセット要求すべく、ＶＢＵＳ電源のオフ時間長がしきい時間Ｔ１以内となる様に設定されている。ＶＢＵＳ電源のオフ時間長がしきい時間Ｔ１を超過した場合、即ち、しきい時間Ｔ１以内にコネクタＵＣからのＶＢＵＳ電源の立ち上がりを検出できなかった場合、電源オフ指示信号Ｓ３１ｂを出力する。電源オフ指示を出力することにより電源コネクタＰＣからの電源供給を遮断し、ＵＳＢ下位ユニット２０のセルフパワー電源をオフする。ＶＢＵＳ電源に連動して後述する遅延回路４１から出力される遅延済ＶＢＵＳ電源Ｓ４１は、電源オフ指示信号Ｓ３１ｂと同様に、電源コネクタＰＣからの電源供給のオフオンを制御（スイッチ）するための指示信号である。しきい時間Ｔ１は、一般的にＵＳＢ下位ユニット２０において通信障害等となった場合にＵＳＢケーブルの抜き差しによる復旧処理を行うが、その一般的な抜き差し時間以上に設定される。このため、しきい時間Ｔ１は秒単位となり、一例として、しきい時間Ｔ１は５秒とする。リセット要求のためのＶＢＵＳ電源のオフ時間長は、例えば、３秒に設定される。尚、しきい時間Ｔ１は、レジスタ設定等によって変更可能に設定される。
【００２９】
尚、従来と同様にＵＳＢケーブルの抜き差しにおけるサスペンド／レジューム処理に対応するため、コネクタＵＣからのＶＢＵＳ電源は、リセット／オフ制御部３１だけではなく、ＵＳＢコントローラ２２にも入力される。また、Ｄ＋信号用のプルアップ抵抗Ｒの制御手段として、ＶＢＵＳ電源によるハードウエア制御のプルアップ制御器３３だけではなく、ファームウエア制御が可能なソフトウェアコントローラ２１２も設けられている。
【００３０】
さて、本発明によるＵＳＢ下位ユニット２０は特に、ＵＳＢ上位ユニット１０から供給されるＶＢＵＳ電源のオフからオンへの立ち上がりに基づいてセルフパワー電源のレジュームを行うレジューム制御部４０を有している。
【００３１】
レジューム制御部４０は、ＶＢＵＳ電源を駆動電源としてセルフパワー電源をオフからオンに切り替えるスイッチ手段としてのＦＥＴ４３を備えている。
【００３２】
レジューム制御部４０はまた、ＦＥＴ４３によるセルフパワー電源のオフとオンを操作するセルフパワー電源制御器４２を備えている。セルフパワー電源制御器４２は、ＶＢＵＳ電源を駆動電源として、リセット／オフ制御部３１から出力されるセルフパワー電源のオフを指示する電源オフ指示信号Ｓ３１ｂと、ＶＢＵＳ電源のオフからオンへの立ち上がりとの排他制御でＦＥＴ４３を操作する。したがって、電源オフ指示信号Ｓ３１ｂがアサートされていても、ＶＢＵＳ電源の立ち上がりがあれば、ＦＥＴ４３がオンされる。つまり、セルフパワー電源制御器４２は、遅延済ＶＢＵＳ電源Ｓ４１と電源オフ指示信号Ｓ３１ｂとが共にアサートのときにセルフパワー電源がオフとなる一方、どちらか一方の信号がアサートかつ他方の信号がネゲートのときにセルフパワー電源がオンとなるように、ＦＥＴ４３を操作する。そして、ＵＳＢ下位ユニット２０にセルフパワー電源が供給されると、電源ＰＬがモータや印字ヘッドなどの消費電力が大きい構成要素に供給されると共に、降圧回路２５を経た電源ＰＳがリセットＩＣ２６や、ユニットＣＰＵ２１、ＵＳＢコントローラ２２、プルアップ抵抗Ｒの吊り電圧点２４１、リセット／オフ制御部３１、リセット制御器３２、プルアップ制御器３３等のロジック回路に供給される。
【００３３】
レジューム制御部４０はさらに、ＶＢＵＳ電源を駆動電源とするか、または、駆動電源不要で、ＶＢＵＳ電源の立ち上がりを遅延させてＦＥＴ４３に送出する遅延回路４１を備えている。遅延回路４１は、電源オフ処理とコネクタＵＣからのＶＢＵＳ電源の立ち上がりが同時に発生した場合に、ＶＢＵＳ電源の立ち上がりを検出し損なって電源オンしない、または、電源オン時リセットしないことを防止するための構成である。電源オフ指示信号Ｓ３１ｂによってＵＳＢ下位ユニット２０への電源が確実にオフされる（電源オン時リセットが発生する）までの時間以上の遅延時間を、遅延回路４１は確保するものである。この遅延回路４１により、遅延済ＶＢＵＳ電源Ｓ４１による電源オンは、必ず電源オフ指示信号Ｓ３１ｂによって電源オフされた後に電源オンするというタイミングシーケンスが確立される。
【００３４】
さらに図４を参照すると、セルフパワー電源制御器４２は、例えば、２つのＦＥＴによって構成される。また、遅延回路４１は、図５（ａ）に示されるようなＲＣ回路によって構成される（遅延回路４１）。または、図５（ｂ）に示されるようなＶＢＵＳ電源を駆動電源とするリセットＩＣによって構成される（遅延回路４１’）。
【００３５】
即ち、レジューム制御部４０における遅延回路４１、セルフパワー電源制御器４２、およびスイッチ手段としてのＦＥＴ４３は、駆動電源が不要であるか、もしくは、オフからオンに立ち上がったＶＢＵＳ電源を駆動電源として動作する回路である。このため、ＵＳＢ下位ユニット２０は、ＵＳＢ上位ユニット１０からレジュームを指示するＶＢＵＳ電源の供給を待機する際、消費電力がゼロであり、完全に電源がオフにされる。よって、セルフパワー電源コネクタＰＣの活栓抜挿を行うことが可能である。
【００３６】
尚、ＵＳＢ上位ユニット１０（図１）からＵＳＢ下位ユニット２０に対して通信を行おうとする場合、ＵＳＢ上位ユニット１０からＵＳＢインターフェース５０を介してＶＢＵＳ電源を供給してから、通信が開始される。
【００３７】
前述のリセット制御器３２は、リセット／オフ制御部３１から出力されるリセットを指示するリセット信号Ｓ３１ａと、リセットＩＣ２６から出力される電源オン時リセット信号Ｓ２６との排他制御を行う。つまり、リセット制御器３２は、リセットＩＣ２６からの電源オン時リセット信号Ｓ２６と、リセット／オフ制御部３１からのＶＢＵＳリセット信号Ｓ３１ａとの論理和とする。尚、ＶＢＵＳリセット信号Ｓ３１ａおよび電源オン時リセット信号Ｓ２６のどちらも、一定時間長を持つパルス信号である。
【００３８】
次に、ＵＳＢ下位ユニット２０の動作を説明する。
【００３９】
［１．ＶＢＵＳリセットならびにセルフパワー電源オフ処理］
図２、図６、ならびに図８および図９を参照すると、ＵＳＢ上位ユニット１０のＶＢＵＳ電源オン／オフ制御部１１（図１）による制御により、ＵＳＢインターゲース５０およびＵＳＢコネクタＵＣを介したＶＢＵＳ電源がオフになると（ステップｎ１１）、ＵＳＢコントローラ２２へのＶＢＵＳ電源がオフになる（ステップｎ１２）。ＵＳＢコントローラ２２は、ユニットＣＰＵ２１に対し、ＶＢＵＳ電源オフの旨をユニット内インテーフェース２３を介して通知する（ステップｎ１３）。
【００４０】
ＶＢＵＳ電源オフを通知されたユニットＣＰＵ２１は、ＵＳＢインターフェース５０をデタッチする（ステップｎ１４）。
【００４１】
ユニットＣＰＵ２１のソウトウエアコントローラ２１２は、プルアップ信号Ｓ２１２を出力される（ステップｎ１５）。
【００４２】
ＶＢＵＳ電源オフを受けて、プルアップ制御器３３は、ＦＥＴ２４をオンからオフになるように操作する（ステップｎ１６）。ＦＥＴ２４はオンからオフに切り替わり、プルアップ抵抗Ｒへの通電が遮断される（ステップｎ１７）。
【００４３】
リセット／オフ制御部３１に供給されるＶＢＵＳ電源もオフになる（ステップｎ１８）。このとき、リセット／オフ制御部３１のコントロールロジック３１１は、ＶＢＵＳ電源の立ち下りを検出し（ステップｎ１９）、計時開始の旨のタイマ操作信号Ｓ３１１を出力する（ステップｎ２０）。タイマ操作信号Ｓ３１１を受け、リセット／オフ制御部３１のタイマ３１２は、計時を開始する（ステップｎ２１）。
【００４４】
［１−１．ＶＢＵＳリセット処理］
図２、図７、ならびに図８および図９を参照すると、ＶＢＵＳ電源がオンになる（ＶＢＵＳ電源のオフ時間長ｔ１≦しきい時間Ｔ１である）と（ステップｎ２２）、プルアップ制御器３３の一方にＶＢＵＳ電源が入力されると共に（ステップｎ３１）、コントロールロジック３１１が計時停止の旨のタイマ操作信号Ｓ３１１を出力する（ステップｎ２３）。タイマ操作信号Ｓ３１１を受け、タイマ３１２は、計時を停止すると共に、タイマクリアを実行する（ステップｎ２４）。
【００４５】
リセット／オフ制御部３１（コントロールロジック３１１）は、リセット信号Ｓ３１ａ（アサート）を出力する。なおかつ、リセット／オフ制御部３１のリセットが実行される（ステップｎ２５）。リセット信号Ｓ３１ａアサートを受けたリセット制御器３２からのリセット信号Ｓ３２により、ユニットＣＰＵ２１、ＵＳＢ制御器２２のリセットが実行される（ステップｎ２６）。
【００４６】
リセット終了後、ユニットＣＰＵ２１のソウトウエアコントローラ２１２は、プルアップ信号Ｓ２１２を出力する（ステップｎ２７）。プルアップ信号Ｓ２１２を受けたプルアップ制御器３３は、ＦＥＴ２４をオン操作する（ステップｎ２８）。よって、プルアップ抵抗Ｒへの通電が再開し（ステップｎ２９）、ＵＳＢ通信（エミュレーション）が開始される（ステップｎ３０）。
【００４７】
一方、ステップｎ２２においてＶＢＵＳ電源がオフのままであると、タイマ３１２がタイムカウントアップする（ステップｎ３２）。
【００４８】
［１−２．セルフパワー電源オフ処理］
ＶＢＵＳ電源のオフ時間ｔ１がしきい時間１を超える（ｔ１＞Ｔ１）と（ステップｎ３３）、タイマ３１２からのタイムアップ信号Ｓ３１２がコントロールロジック３１１に入力される（ステップｎ３４）。
【００４９】
タイムアップ信号Ｓ３１２を受け、リセット／オフ制御部３１（コントロールロジック３１１）は、電源オフ指示信号Ｓ３１ｂを出力する（ステップｎ３５）。
【００５０】
電源オフ指示信号Ｓ３１ｂを受けたセルフパワー電源制御器４２は、ＦＥＴ４３をオフ操作し（ステップｎ３６）、ＦＥＴ４３がオフに切り替わる（ステップｎ３７）。
【００５１】
ＦＥＴ４３がオフに切り替わることにより、大電力電源ＰＬと、降圧回路２５を経た小電力電源ＰＳとが遮断される（ステップｎ３８）。よって、ＵＳＢ下位ユニット２０の電源が完全オフになり、消費電力がゼロの状態になる（ステップｎ３９）。
【００５２】
尚、図８および図９における※印が付されたシーケンスは、ＵＳＢ標準で規定された動作である。
【００５３】
［２．セルフパワー電源レジューム処理］
［２Ａ．セルフパワー電源レジューム処理］
図２、図１０、ならびに図１１を参照すると、ＶＢＵＳ電源がオフの時に、ＵＳＢ上位ユニット１０のＶＢＵＳ電源オン／オフ制御部１１（図１）による制御により、ＵＳＢインターゲース５０およびＵＳＢコネクタＵＣを介したＶＢＵＳ電源がオンになると（ステップｎ４１）、ＶＢＵＳ電源Ｓ４１を受けて、プルアップ制御器３３がＦＥＴ２４をオン操作する（ステップｎ４２）。
【００５４】
これと共に、ＶＢＵＳ電源オンを受けて、遅延回路４１は、遅延済ＶＢＵＳ電源Ｓ４１を出力する（ステップｎ４３）。
【００５５】
遅延済ＶＢＵＳ電源Ｓ４１を受けて、セルフパワー電源制御器４２は、ＦＥＴ４３をオン操作する（ステップｎ４４）。セルフパワー電源制御器４２の操作により、操作ＦＥＴ４３がオフからオンに切り替わり、大電力電源ＰＬ、小電力電源ＰＳが供給再開される（ステップｎ４５）。
【００５６】
［２Ｂ．セルフパワー電源レジューム処理］
小電力電源ＰＳが供給されると、リセットＩＣ２６は、電源オン時リセット信号Ｓ２６を出力する（ステップｎ４６）。
【００５７】
電源オン時リセット信号Ｓ２６を受けたリセット／オフ制御部３１がリセットを実行する。具体的には、ＶＢＵＳリセット信号をオフとすると共に、セルフパワー電源オフ指示信号をネゲートにする（ステップｎ４７）。電源オン時リセット信号Ｓ２６を受け、リセット制御器３２は、リセット信号Ｓ３２を出力する（ステップｎ４８）。電源オン時リセット信号Ｓ２６を受けたユニットＣＰＵ２１、ＵＳＢコントローラがリセットを実行する（ステップｎ４９）。
【００５８】
リセット終了後、ソウトウエアコントローラ２１２がプルアップ信号Ｓ２１２を出力する（ステップｎ５０）。プルアップ信号Ｓ２１２を受けたプルアップ制御器３３がＦＥＴ２４をオン操作する（ステップｎ５１）。よって、プルアップ抵抗Ｒへの通電が再開し（ステップｎ５２）、ＵＳＢ通信（エミュレーション）が開始される（ステップｎ５３）。
【００５９】
図１１における※印が付されたシーケンスは、ＵＳＢ標準で規定された動作である。
【００６０】
尚、以上の実施例において、本発明の実施例によるＵＳＢシステムにおいて、ＵＳＢ上位ユニット１０およびＵＳＢ下位ユニット２０は共通の直流電源６０から電源供給され、ＵＳＢ上位ユニット１０、ＵＳＢ下位ユニット２０、および直流電源６０が図示しない共通の筐体に収容されていたが、本発明は、図１２に示すように、ＵＳＢ上位ユニット１０とＵＳＢ下位ユニット２０とが個別のＤＣ電源６１とＡＣアダプタ６２とから電源供給され、ＵＳＢ上位ユニット１０およびＤＣ電源６１と、ＵＳＢ下位ユニット２０と、ＡＣアダプタ６０とが個別の筐体に収容されるものであってもよい。
【産業上の利用可能性】
【００６１】
以上説明した実施例に限定されることなく、本発明は、当該特許請求の範囲に記載された技術範囲内であれば、種々の変形が可能であることは云うまでもない。例えば、本発明は、ＵＳＢシステムインターフェースを介してＵＳＢ上位ユニットに接続されるＩ／Ｏ機器などのセルフパワード方式の各種ＵＳＢ下位ユニットに適用可能である。
【図面の簡単な説明】
【００６２】
【図１】本発明の実施例によるＵＳＢシステムの構成を示すブロック図である。
【図２】本発明の実施例によるＵＳＢ下位ユニットの構成を示すブロック図である。
【図３】図２に示されたＵＳＢ下位ユニットにおけるリセット／オフ制御部の一構成例を示すブロック図である。
【図４】図２に示されたＵＳＢ下位ユニットにおけるレジューム制御部の一構成例を示す図である。
【図５】（ａ）および（ｂ）は、図４に示されたレジューム制御部における遅延回路のより具体的な構成例を示す図である。
【図６】図２に示されたＵＳＢ下位ユニットの動作を示すフロー図である。
【図７】図２に示されたＵＳＢ下位ユニットの動作を示すフロー図である。
【図８】図２に示されたＵＳＢ下位ユニットの動作を示すタイミング図である。
【図９】図２に示されたＵＳＢ下位ユニットの動作を示すタイミング図である。
【図１０】図２に示されたＵＳＢ下位ユニットの動作を示すフロー図である。
【図１１】図２に示されたＵＳＢ下位ユニットの動作を示すタイミング図である。
【図１２】本発明の実施例によるＵＳＢシステムの変形例を示すブロック図である。
【符号の説明】
【００６３】
１０    ＵＳＢ上位ユニット
１１    ＶＢＵＳ電源オン／オフ制御部
２０    ＵＳＢ下位ユニット
２１    ユニットＣＰＵ
２１２  ソフトウェアコントローラ
２２    ＵＳＢコントローラ
２３    ＣＰＵインターフェース（ユニット内インターフェース）
２４    ＦＥＴ
２５    降圧回路
２６    リセットＩＣ
３１    リセット／オフ制御部
３１１  コントロールロジック
３１２  タイマ
３２    リセット制御器
３３    プルアップ制御器
４０    レジューム制御部
４１    遅延回路
４２    セルフパワー電源制御器
４３    ＦＥＴ
５０    ＵＳＢインターフェース
６０    直流電源
Ｒ      プルアップ抵抗
ＵＣ    ＵＳＢコネクタ
ＰＣ    セルフパワー電源コネクタ
【図１】
2010079775.tif 000003
【図２】
2010079775.tif 000004
【図３】
2010079775.tif 000005
【図４】
2010079775.tif 000006
【図５】
2010079775.tif 000007
【図６】
2010079775.tif 000008
【図７】
2010079775.tif 000009
【図８】
2010079775.tif 000010
【図９】
2010079775.tif 000011
【図１０】
2010079775.tif 000012
【図１１】
2010079775.tif 000013
【図１２】
2010079775.tif 000014