(57)【要約】【課題】ＬＤＰＣ連接符号に適したＬＤＰＣ符号の符号化器及び復号器、並びにプログラム、送信装置及び受信装置を提供する。【解決手段】本発明の符号化器は、符号長をＮｉ、情報長をＫｉとし、符号長Ｎｉに比例するＬＤＰＣ誤り訂正符号の検査行列が、（Ｎｉ−Ｋｉ）行Ｋｉ列の行列の情報部と、（Ｎｉ−Ｋｉ）行（Ｎｉ−Ｋｉ）列の行列のパリティ部で構成され、前記パリティ部に対して、２＜ｄ＜Ｎｉ−Ｋｉを満たすｄを設定する手段と、（１行、１列）から順に、（Ｎｉ−Ｋｉ行、Ｎｉ−Ｋｉ列）目まで階段状に１を配置する手段と、（ｄ行、１列）から順に（Ｎ−Ｋ行、Ｎ−ｄ＋１列）まで階段状に１を配置する手段と、１を配置していない部分に、全て値０を配置する手段とを備える。【選択図】図８
2010050558.tif 000002
【特許請求の範囲】
【請求項１】
所定のデータをＬＤＰＣ符号の誤り訂正符号で符号化する符号化器であって、
符号長をＮｉ、情報長をＫｉとし、符号長Ｎｉに比例するＬＤＰＣ誤り訂正符号の検査行列が、（Ｎｉ−Ｋｉ）行Ｋｉ列の行列の情報部と、（Ｎｉ−Ｋｉ）行（Ｎｉ−Ｋｉ）列の行列のパリティ部で構成され、
前記パリティ部に対して、
２＜ｄ＜Ｎｉ−Ｋｉを満たすｄを設定する手段と、
（１行、１列）から順に、（Ｎｉ−Ｋｉ行、Ｎｉ−Ｋｉ列）目まで階段状に１を配置する手段と、
（ｄ行、１列）から順に（Ｎ−Ｋ行、Ｎ−ｄ＋１列）まで階段状に１を配置する手段と、
１を配置していない部分に、全て値０を配置する手段とを備えることを特徴とする、符号化器。
【請求項２】
所定のデータをＬＤＰＣ符号の誤り訂正符号で符号化する符号化器であって、
符号長をＮｉ、情報長をＫｉとし、符号長Ｎｉに比例するＬＤＰＣ誤り訂正符号の検査行列が、（Ｎｉ−Ｋｉ）行Ｋｉ列の行列の情報部と、（Ｎｉ−Ｋｉ）行（Ｎｉ−Ｋｉ）列の行列のパリティ部で構成され、
前記パリティ部に対して、
２＜ｄ１＜Ｎｉ−Ｋｉを満たすｄ１を設定するとともに、３＜ｄ２＜Ｎｉ−Ｋｉを満たすｄ２を設定する手段と、
（１行、１列）から順に、（Ｎｉ−Ｋｉ行、Ｎｉ−Ｋｉ列）目まで階段状に１を配置する手段と、
（ｄ１行、１列）から順に（ｄ２行、ｄ２−ｄ１＋１列）まで階段状に１を配置する手段と、
１を配置していない部分に、全て値０を配置する手段とを備えることを特徴とする、符号化器。
【請求項３】
所定のデータをＬＤＰＣ符号の誤り訂正符号で符号化する符号化器であって、
符号長をＮｉ、情報長をＫｉとし、符号長Ｎｉに比例するＬＤＰＣ誤り訂正符号の検査行列が、（Ｎｉ−Ｋｉ）行Ｋｉ列の行列の情報部と、（Ｎｉ−Ｋｉ）行（Ｎｉ−Ｋｉ）列の行列のパリティ部で構成され、
前記パリティ部に対して、
２＜ｄ＜Ｎｉ−Ｋｉを満たすｄを設定する手段と、
（１行、１列）から順に、（Ｎｉ−Ｋｉ行、Ｎｉ−Ｋｉ列）目まで階段状に１を配置する手段と、
（ｄ行、１列）から順に（Ｎ−Ｋ行、Ｎ−ｄ＋１列）まで階段状に１を配置する手段と、
列重み１となる列以外の列に１個以上の１を配置して当該列を列重み２以上にする手段と、
１を配置していない部分に、全て値０を配置する手段とを備えることを特徴とする、符号化器。
【請求項４】
前記ｄを設定する手段は、検査行列のパリティ部が、２個以上の列が、列重み１となり、該列以外の１つ以上の残りの列の列重みが２以上になるように、ｄを設定することを特徴とする、請求項１又は３に記載の符号化器。
【請求項５】
前記ｄ１，ｄ２を設定する手段は、検査行列のパリティ部が、２個以上の列が、列重み１となり、該列以外の１つ以上の残りの列の列重みが２以上になるように、ｄ１，ｄ２を設定することを特徴とする、請求項２に記載の符号化器。
【請求項６】
請求項１〜５のいずれか一項の符号化器で符号化したデータをＳｕｍ−Ｐｒｏｄｕｃｔアルゴリズムで復号する手段を有することを特徴とする、復号器。
【請求項７】
請求項１〜５のいずれか一項の符号化器として構成するコンピュータにおける前記手段の各々を機能させるためのプログラム。
【請求項８】
請求項６の復号器として構成するコンピュータにおける前記手段を機能させるためのプログラム。
【請求項９】
請求項１〜５のいずれか一項の符号化器を備えることを特徴とする、送信装置。
【請求項１０】
請求項６の復号器を備えることを特徴とする、受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタルデータの無線及び有線による伝送において、伝送路で発生したビット誤りを訂正する誤り訂正符号に関し、特に、ＬＤＰＣ符号の符号化器及び復号器、並びにプログラム、送信装置及び受信装置に関する。
【背景技術】
【０００２】
無線或いは有線における映像、音声、データなどのデジタル伝送において、安定した伝送を実現することを目的として、現在誤り訂正符号が広く用いられている。誤り訂正符号では伝送したい情報ビットをＫ[ｂｉｔ]とすると、情報ビットに対して何らかの規則に従った冗長なビットを付加するか、又は情報ビットを畳みこむことにより誤り訂正符号化を行い、符号化されたビットＮ[ｂｉｔ]（＞ Ｋ）を送信する。
【０００３】
伝送途中の様々な要因により送信したデータにビット誤りが生じても、受信側において規則にしたがった誤り訂正復号を行うことでビット誤りを訂正してデータを復元することが可能になる。誤り訂正符号の符号化率Ｒは、式（１）のように表わすことができる。
【０００４】
【数１】
2010050558.tif 000003
【０００５】
一般にＲが小さいほど誤り訂正能力が高くなり安定した伝送が可能になるが、一方で情報ビットとは別の余分な冗長ビットが多くなるので、伝送効率は悪くなる。
【０００６】
このうち、複数の誤り訂正符号を組み合わせて誤り訂正を行うものは連接符号と呼ばれ放送、通信などの分野で広く用いられている。例えば、無線によって映像や音声を伝送する地上デジタル放送（例えば、非特許文献１参照）や、テレビ番組の中継などで用いられるＦＰＵ装置（例えば、非特許文献２参照）などでは、畳み込符号とリードソロモン符号とを組み合わせた連接符号を用いている。
【０００７】
連接符号では、送信側では、はじめに外符号によって情報ビット系列を符号化し、その後内符号によって外符号で符号化された符号語を符号化する。受信側では初めに内符号を復号し、その後残留するビット誤りを外符号復号によって訂正する。畳み込み符号とリードソロモン符号との連接では、一般に畳みこみ符号を内符号とし、リードソロモン符号を外符号とする。この組み合わせによる連接符号は特性が良く、ここ１０年前後に実用化された多くの放送規格や通信規格に採用されてきた。
【０００８】
しかしながら、電波が激しく変動する移動伝送環境や受信電力が微弱な環境では生じたビット誤りを訂正しきれない場合があり、より誤り訂正能力の高い誤り訂正符号が求められている。より高い誤り訂正能力を得るためには、一般により多くの冗長ビットを付加して伝送すれば良いが、昨今の急速なＩＴ技術の発展により、より高速にデータを伝送できるシステムが要求されており、出来るだけ少ない冗長ビットで高い誤り訂正能力を得るための誤り訂正符号が求められている。
【０００９】
低密度パリティ検査符号（Ｌｏｗ−Ｄｅｎｓｉｔｙ Ｐａｒｉｔｙ−Ｃｈｅｃｋ Ｃｏｄｅ） （以下、ＬＤＰＣ符号と称する）は、かかる要求に応えるための有望な誤り訂正符号として近年注目されており、盛んに研究が行われている。ＬＤＰＣ符号は１９６０年代にＧａｌｌａｇｅｒによって提案され（例えば、非特許文献３参照）、その後１９９０年代以降にＭａｃｋａｙらによって再発見された（例えば、非特許文献４参照）。
【００１０】
ＬＤＰＣ符号は後述するＳｕｍ−Ｐｒｏｄｕｃｔアルゴリズムという確率伝搬を反復して行う復号アルゴリズムによって復号し、設計次第では、誤り訂正の理論的限界であるＳｈａｎｎｏｎ限界に迫る特性が得られる。ＬＤＰＣ符号はこのような優れた誤り訂正能力に加え、復号演算の並列処理が可能なため、高速動作が要求される大容量伝送に適しており、２０００年代に入り欧州の衛星放送規格であるＤＶＢ−Ｓ２（例えば、非特許文献５参照）や無線通信規格のＩＥＥＥ８０２．１６ｅ（例えば、非特許文献６参照）などで採用されている。
【００１１】
ＬＤＰＣ符号は、図３の例に示すような検査行列Ｈにより定義される。検査行列Ｈは、符号長Ｎ［ｂｉｔ］、情報長Ｋ［ｂｉｔ］とすると、（ｎ−ｋ）行ｎ列の行列となる。図３の例は、符号長Ｎ＝８［ｂｉｔ］、 情報長Ｋ＝４［ｂｉｔ］、符号化率Ｒ＝０．５の例である。一般にＬＤＰＣ符号はＮ ＝ 数１００〜数十万ビット程度の長い符号長において高い性能が得られるため、その程度のＮで設計することが一般的であるが、ここでは、説明の理解を容易にするため、Ｎ＝８において検査行列の例を示した。
【００１２】
Ｈは値０又は１で構成される行列であり、１の数は０の数に比べて非常に少ない低密度な行列であることを特徴としている。ただし、図３の例では、Ｈのサイズが小さいために１の割合が比較的多くなっている。また、検査行列中にどのように１を配置するかは特に明確な決まりがあるわけではなく、その設計指針として後述するような研究が行われているが、ここで示したのはあくまでＮ＝８のＬＤＰＣ符号の検査行列の一例であり、特に最適設計の符号というわけではない。
【００１３】
検査行列中に１を何個どのような位置に配置するかによってＬＤＰＣ符号の性能が決まってくるため、ＬＤＰＣ符号の設計における非常に重要なパラメータとなる。検査行列中の各列の１の数を列重み、各行の１の数を行重みと呼ぶ。例えば、図３に示した検査行列例では、列重みは１列目から順に［２，２，２，２，２，１，２，１］、行重みは１行目から順に［４，２，３，５］となる。列重みおよび行重みが一定の検査行列で定義されるＬＤＰＣ符号は一般にレギュラー符号、重みが不均一なものをイレギュラー符号と呼び、レギュラーかイレギュラーか、或いは検査行列中のどの位置に１を配置するかによって符号の性能が変わる。性能の良いＬＤＰＣ符号の検査行列を設計するための指針としてＲｉｃｈａｒｄｓｏｎらによってＤｅｎｓｉｔｙ Ｅｖｏｌｕｔｉｏｎなどが提案されているが、これらは本発明の主な要旨とは関連がないので詳細については省略する。
【００１４】
ＬＤＰＣ符号の符号化はＨに基づいて情報ビットに対して冗長ビットを計算することによって行われる。例えば、図３のＮ＝８, Ｋ＝４の例において、情報ビットをｉ（＝[ｉ１,ｉ２,ｉ３,ｉ４] ）、冗長ビットをｐ（＝[ｐ１,ｐ２,ｐ３,ｐ４] ）、とし、符号語をc （ ＝ [ｉ１,ｉ２,ｉ３,ｉ４, ｐ１,ｐ２,ｐ３,ｐ４] ）と表すとすると符号化の条件となるのは、式（２）となる。
【００１５】
【数２】
2010050558.tif 000004
【００１６】
ここで、Ｔは転置行列を表す。
【００１７】
任意の検査行列ＨからＬＤＰＣ符号の符号化を行うためには、検査行列Ｈから式（３）を満たす生成行列Ｇを計算し、式（４）によって符号語ｃを計算する。
【００１８】
【数３】
2010050558.tif 000005
【００１９】
【数４】
2010050558.tif 000006
【００２０】
ＬＤＰＣ符号は、符号長ｎがある程度（数百〜数十万）大きくないと、優れた特性が得られないことを先に述べた。検査行列Ｈのサイズは符号長ｎに比例するため、符号長が数万のＬＤＰＣ符号の検査行列Ｈは、非常に大きなサイズの行列となる。従って、符号化に必要な生成行列Ｇを式（３）の方程式にもとづいて計算する際の演算量は非常に大きくなる。或いはＧを予め計算してメモリさせておき符号化を行う場合においても非常に大きなメモリが必要となる。このように符号化における演算量または所要メモリ量がＬＤＰＣ符号の課題の一つとなっている。
【００２１】
これを解決する一つの手段として、ＬＤＧＭ（Ｌｏｗ−Ｄｅｎｓｉｔｙ Ｇｅｎｅｒａｔｏｒ Ｍａｔｒｉｘ）構造を導入した検査行列によるＬＤＰＣ符号が提案されている（例えば、非特許文献７，８参照）。ＬＤＧＭ構造とは、検査行列Ｈを式（５）に示すように情報部ＨＩとＨＰに分割することで、検査行列から生成行列Ｇを求めずに直接符号化を可能にすることを特徴としている。
【００２２】
【数５】
2010050558.tif 000007
【００２３】
情報部ＨＩは（Ｎ−Ｋ）行Ｋ列の行列であり、その要素は０又は１によって構成される。１の数は０に比べて非常に少なく、疎な行列であるというＬＤＰＣ符号の特徴を逸脱しない範囲において、１はどのように配置しても構わないが、前述のように１を何個どのように配置するかによって符号の特性が変化する。
【００２４】
パリティ部ＨＰは、図４に示すような（Ｎ−Ｋ）行（Ｎ−Ｋ）列の行列であり、１が階段状に対角線状に配置されていることを特徴とする。ＨＰは右上三角が全て要素０で満たされる行列となっていることを特徴とする。対角線状に配置された１に加えて、ＨＰ行列の右下三角に、さらに階段状に１を配置するなどの構造もＬＤＧＭ構造と呼ばれるがこれらに関しての詳細については後述する。
【００２５】
このようにＬＤＧＭ構造を検査行列に持たせることにより、例えば、図４のように１が対角線状に１重にのみ配置された場合では、式（６）により１ビット目の冗長ビットから順に、冗長ビットｐ１〜ｐ（Ｎ−Ｋ）を計算することが可能になる。これは、ＬＤＰＣ符号の符号化の条件となる式（２）の方程式を、Ｎ−Ｋ個の未知数１の方程式に分解して、それぞれの方程式を順に解いていく作業に等しい。このような手法により、生成行列Ｇを求めなくてもＬＤＰＣ符号化が可能になることが、ＬＤＧＭ構造の最大の特長であり、類似する構造が、様々な標準規格のＬＤＰＣ符号に採用されている。
【００２６】
【数６】
2010050558.tif 000008
【００２７】
ただし、ｉｋはｋビット目の情報ビット（値０又は１）、ｐｍはｍビット目の冗長ビット（値０又は１）、ｈｍｋは検査行列Ｈのｍ行ｋ列の要素（値０又は１）を表す。
【００２８】
受信側にて行うＬＤＰＣ符号の復号について説明する。ＬＤＰＣ符号の復号は各ビットの尤度情報（確からしさ）の交換を繰り返すことにより、符号語全体の尤度を向上させ、受信した際に含まれるビット誤りを訂正していく。この復号アルゴリズムはＳｕｍ−Ｐｒｏｄｕｃｔアルゴリズムと呼ばれ、交換する尤度情報はビットの確からしさを対数比（Ｌｏｇ Ｌｉｋｅｌｉｈｏｏｄ Ｒａｔｉｏ （以下ＬＬＲと表記）で表したものとなる。尚、Ｓｕｍ−Ｐｒｏｄｕｃｔアルゴリズムでは、尤度をＬＬＲではなく、真値の確率値として取り扱ってもよく、等価な結果が得られるが、若干数式の表現などが異なってくるため、以降では尤度をＬＬＲにて表現して説明を行う。
【００２９】
Ｓｕｍ−ＰｒｏｄｕｃｔアルゴリズムのＬＬＲの交換は、検査行列にもとづいて結線されたタナーグラフ上で行われる。例として図３で示した検査行列のタナーグラフを図５に示す。タナーグラフはＮ（＝８）個のビットノード（図５条段の○）とＮ−Ｋ（＝４）個
2010050558.tif 000009
される。ビットノードは検査行列Ｈの各列に対応し、チェックノードは検査行列Ｈの格行に対応しており、例えば検査行列Ｈの１列目は１行目と３行目が１となっているので、１番目（左側から順に１，２,・・８番とする）のビットノードは１番目と３番目のチェックノードに結線されている。検査行列Ｈの８列目は４行目にのみ１が配置されているので、８番目のビットノードは４番目のチェックノードに結線されている。復号の過程においては、図の矢印で示したように、一番目のビットノードが持つＬＬＲは、１番目と３番目のチェックノードを介して他のビットノードへと送信される。他のビットノードが持つＬＬＲも同様にチェックノードを介して伝搬していく。このような過程を繰り返し行うことによって、ＬＬＲが更新されていき、ビット誤りが訂正されていく。
【００３０】
以上ＬＤＰＣ符号のＳｕｍ−Ｐｒｏｄｕｃｔ復号の概要についてタナーグラフを用いて説明したが、以下では、より詳細に数式を用いてＳｕｍ−Ｐｒｏｄｕｃｔアルゴリズムを解説する（例えば、非特許文献９参照）。
【００３１】
受信側の復号過程において、まず初期ＬＬＲ値を各ビットの受信電力などに基づいて求める。たとえば、ＢＰＳＫ変調の場合の初期ＬＬＲは式（７）で表される。
【００３２】
【数７】
2010050558.tif 000010
【００３３】
ここでλｎはｎビット目のＬＬＲ、ｙｎはｎビット目の受信電力、σ2は雑音の分散であり、ｎは１〜Ｎの整数である。
【００３４】
続いて、以下のステップによりＬＬＲを交換することを繰り返すことによりＬＬＲを更新していく。
【００３５】
＜ステップ１＞初期化
Ｈｍｎ ＝ １を満たす全ての組（ｍ,ｎ）に対してβｍｎ ＝ ０とする。また反復回数のカウンタを１とする。ここで、ｍは１〜Ｎ−Ｋの整数である。
【００３６】
＜ステップ２＞行処理
ｍ ＝ １，２,・・・Ｍ（＝Ｎ−Ｋ）の順にＨｍｎ＝１を満たす全ての組（ｍ,ｎ）に対して式（８）の更新式を利用してαｍｎを更新する。
【００３７】
【数８】
2010050558.tif 000011
【００３８】
【数９】
2010050558.tif 000012
【００３９】
関数ｆ（ｘ）は式（１０）とする。
【００４０】
【数１０】
2010050558.tif 000013
【００４１】
また、式（１０）のように定義する。
【００４２】
【数１１】
2010050558.tif 000014
【００４３】
2010050558.tif 000015
【００４４】
＜ステップ３＞行処理
【００４５】
ｎ＝１，２,・・・Ｎの順にＨｍｎ＝１を満たす全ての組（ｍ,ｎ）に対して、式（１２）を利用してβｍｎを更新する。
【００４６】
【数１２】
2010050558.tif 000016
【００４７】
また、式（１３）のように定義する。
【００４８】
【数１３】
2010050558.tif 000017
【００４９】
2010050558.tif 000018
【００５０】
2010050558.tif 000019
【００５１】
【数１４】
2010050558.tif 000020
【００５２】
＜ステップ５＞パリティ検査
一時推定語が符号語になっているかを検査する。即ち、ステップ４で計算した一時推定語ｃが式（１５）を満たしていればｃを出力して、アルゴリズムを終了する。
【００５３】
【数１５】
2010050558.tif 000021
【００５４】
＜ステップ６＞反復回数のカウント
反復回数が設定した最大反復回数未満であれば、ステップ２に戻る。最大反復回数になった場合はｃを出力してアルゴリズムを終了する。
【００５５】
最大反復回数は多いほど誤り訂正性能がよくなる。論文などで特に繰り返し復号回数に焦点を当てないシミュレーションなどでは数１０回〜数１００回程度としている論文が多いが、当然演算に時間がかかるため、実システムにおいては、システムの速度要求などによって決めることとなる。
【００５６】
以上数式によってＬＤＰＣ符号のＳｕｍ−Ｐｒｏｄｕｃｔ復号アルゴリズムについて記した。このようにＳｕｍ−Ｐｒｏｄｕｃｔアルゴリズムは、ＬＬＲの低いビットが他のＬＬＲの高いビットからの情報を受け取り情報を更新していくことによりＬＬＲが改善していくアルゴリズムである。
【００５７】
2010050558.tif 000022
【００５８】
これはタナーグラフ上でみると、自身が送信した情報は自分の情報を更新する際に使わないことを意味する。自身が送信した情報を自身の情報更新に使ってしまうと、ＬＬＲの低いビットはループ発振的にＬＬＲが悪くなっていってしまうためである。
【００５９】
従って、Ｓｕｍ−Ｐｒｏｄｕｃｔアルゴリズムでは、検査行列の列重みが１のビットでは、ビットノードからチェックノードに送られた情報は更新されないこととなる。このため、パリティ部ＨＰが全て列重み１となる図４のようなＨＰの構造をもつＬＤＰＣ符号ではパリティ部のＬＬＲが伝搬しにくいために、全ての列重みが２以上の検査行列を持つＬＤＰＣ符号に比べて反復復号を行ってもＬＬＲが更新されにくい。そのためＬＤＧＭ構造のＬＤＰＣ符号は、誤り率特性が悪くなるという特徴がある。
【００６０】
図６に一般的なＬＤＰＣ符号の誤り率特性を示す。横軸は受信信号のＳＮ比、縦軸はビット誤り率を表す。一般にＬＤＰＣ符号は、ＳＮ比が低くビット誤り率が高い状態（図６左側）から、ＳＮ比が高くなるにつれ、あるＳＮ比を境に急激にビット誤り率が低くなる「ウォーターフォール領域」とこれよりも傾きがゆるくなり、ＳＮ比が高くなってもあまり誤り率特性が下がらないか、又はほとんど横ばいに推移する「エラーフロア領域」に分けられる。
【００６１】
エラーフロア領域ではＳＮ比が相当に高くなり、雑音が少ない状況なってもある確率でビット誤りが発生してしまう。ウォーターフォール領域が低いＳＮ比にあり、そのままＳＮ比が高くなるにつれて、ビット誤り率が極力低くなり、エラーフロア領域のビット誤り率が極力低くなることが誤り訂正符号として望ましい特性であるが、一般にＬＤＰＣ符号では、ウォーターフォール領域のＳＮ比が低いほどエラーフロア領域のビット誤り率が高くなる傾向がある。
【００６２】
エラーフロア領域でとの程度のビット誤り率を許容するかは、システムの要求によるが、例えば、高いビットレートの映像を伝送する放送などの分野では１０−１２台のビット誤り率が要求される。これは１×１０１２ビットを伝送して、発生するビット誤りが１ビット以内という非常に厳しい条件である。データ通信などで誤ったビットを再度送信することが可能なシステムでは、要求されるエラーフロアはそれよりも高い場合が多い。
【００６３】
図４で示した１重階段のＬＤＧＭ構造をもつＬＤＰＣ符号は、前段落で述べた理由により、ＬＬＲの更新が遅いために、比較的高いＳＮ比になっても尤度の高いＬＬＲ情報が伝搬しにくく、このため、エラーフロア領域のビット誤り率が高くなる傾向がある。ただし、ＳＮ比が低い状況で尤度の低いＬＬＲが伝搬しにくいためにウォーターフォール領域のＳＮ比も低くなる傾向がある。
【００６４】
そのような点を改善するために、図７のようにＨＰの階段構造を２重にして一番右の一列以外は列重みが２となるようなＬＤＧＭ構造が提案されている（例えば、非特許文献７参照）。この構造における符号化方法の詳細については、非特許文献５，７などに記載のため省略するが、符号化の手法としては式（２）と類似する式により、未知数１の方程式を順に解いていくという同様の手法により、生成行列Ｇを求めずに検査行列Ｈから直接符号化が可能であるという点で図４の１重階段構造のＬＤＰＣ符号と同様であり、一般的なＬＤＰＣ符号の欠点である符号化の煩雑さという欠点を回避している。
【００６５】
このような構造はＤＶＢ−Ｓ２で採用されている（例えば、非特許文献５参照）。このようにＨＰを２重階段状にすることで、１重階段の場合に比べてエラーフロアを低く抑えることが可能となる。しかしながら、この構造では列重みが１の列が１列残ってしまい、若干のエラーフロアが発生する。これをＤＶＢ−Ｓ２システムで求められるエラーフロアまで低減するために、ＤＶＢ−Ｓ２では、ＬＤＰＣ符号を内符号とし、外符号にＢＣＨ符号を連接して、ＬＤＰＣ符号で訂正しきれなかったビットをＢＣＨ符号で訂正するという手法をとっている。
【００６６】
同様に比較的低いエラーフロアを達成する手段として、通信規格のＩＥＥＥ８０２．１６ｅで採用されているＬＤＧＭ構造も提案されている（例えば、非特許文献６、特許文献１参照）。詳細については文献記載のため省略するが、この方法では、ＨＰ部の列重み１の列を完全になくし、列重み２及び３の列によってＨＰ部を構成している。このようなＨＰ部の構造を用いた場合、特許文献１の段落００１１及び段落０１００に記載のように、重み１の列を完全に排除できるため、ＨＩ部の設計が同一であるならば、１重階段や２重階段構造のＨＰを用いた場合よりもエラーフロアが低く抑えられると考えられる。
【００６７】
以上、ＬＤＧＭ構造をもつＬＤＰＣ符号について説明をしてきた。尚、ＬＤＰＣ符号のエラーフロアを回避する手段として、前述のＤＶＢ−Ｓ２システムのようにＬＤＰＣ符号にＢＣＨ符号を連接する連接符号があるが、ＬＤＰＣ符号とＬＤＰＣ符号とを組み合わせた連接符号が提案されている（例えば、非特許文献８参照）。これは、内符号のＬＤＰＣ符号で生じたビット誤りを外符号のＬＤＰＣ符号によって訂正することによりエラーフロアを回避しつつ、低いＳＮ比でのウォーターフォール領域を実現することにより、低ＳＮの伝送環境においても誤りのない安定した伝送を実現できる。また、ＬＤＧＭ構造のＬＤＰＣ符号を内符号及び外符号の双方に適用することにより、符号化が容易になるという利点がある。
【００６８】
【特許文献１】特開２００６−１５７９２６号公報
【非特許文献１】“地上デジタル放送の伝送方式”，標準規格  ＡＲＩＢ ＳＴＤ−Ｂ３１、社団法人  電波産業会
【非特許文献２】“テレビジョン番組素材伝送用可搬型ＯＦＤＭ方式デジタル無線伝送システム」  標準規格  ＡＲＩＢ ＳＴＤ−Ｂ３３、 社団法人電波産業会
【非特許文献３】Ｒ. Ｇａｌｌａｇｅｒ, “Ｌｏｗ−ｄｅｎｓｉｔｙ ｐａｒｉｔｙ−ｃｈｅｃｋ ｃｏｄｅｓ”, ＩＲＥ Ｔｒａｎｓ. Ｉｎｆｏｒｍａｔｉｏｎ Ｔｈｅｏｒｙ, ｖｏｌ. ＩＴ−８, Ｊａｎ. １９６２，ｐｐ２１−２８.
【非特許文献４】Ｄ.Ｊ.Ｃ. Ｍａｃｋａｙ, “Ｇｏｏｄ ｅｒｒｏｒ−ｃｏｒｒｅｃｔｉｎｇ ｃｏｄｅｓ ｂａｓｅｄ ｏｎ ｖｅｒｙ ｓｐａｒｓｅ ｍａｔｒｉｃｅｓ”， ＩＥＥＥ Ｔｒａｎｓ. Ｉｎｆ. Ｔｈｅｏｒｙ, ｖｏｌ. ４５, ｎｏ. ３, Ｍａｒ. １９９９，ｐｐ. ３９９−４３１
【非特許文献５】ＥＴＳＩ ＥＮ ３０２ ３０７ Ｖ１.１．１ （２００５−０３）, Ｅｕｒｏｐｅａｎ Ｓｔａｎｄａｒｄ （Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ ｓｅｒｉｅｓ）, Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｂｒｏａｄｃａｓｔｉｎｇ
【非特許文献６】ＩＥＥＥ Ｓｔｄ ８０２．１６ｅ−２００５.
【非特許文献７】Ｌ. Ｐｉｎｇ, Ｗ.Ｋ. Ｌｅｕｎｇ, ａｎｄ Ｎ. Ｐｈａｍｄｏ, “Ｌｏｗ ｄｅｎｓｉｔｙ ｐａｒｉｔｙ ｃｈｅｃｋ ｃｏｄｅｓ ｗｉｔｈ ｓｅｍｉ−ｒａｎｄｏｍ ｐａｒｉｔｙ ｃｈｅｃｋ ｍａｔｒｉｘ”, Ｅｌｅｃｔｒｏｎ. Ｌｅｔｔ., ｖｏｌ. ３５, Ｊａｎ, １９９９，ｐｐ.３８−３９
【非特許文献８】Ｙ. Ｋｕｍａｎｏ ａｎｄ Ｔ. Ｏｈｔｓｕｋｉ, “Ｏｎ ｃｏｎｓｔｒｕｃｔｉｏｎ ｏｆ ｃｏｎｃａｔｅｎａｔｅｄ ｌｏｗ−ｄｅｎｓｉｔｙ ｇｅｎｅｒａｔｏｒ ｍａｔｒｉｘ ｃｏｄｅｓ”, ＩＥＥＥ ＰａｃＲｉｍ ２００７, Ａｕｇ. ２００７，ｐｐ. ４４２−４４５
【非特許文献９】低密度パリティ検査符号とその復号方法、和田山正著、株式会社トリケップス、２００２
【発明の開示】
【発明が解決しようとする課題】
【００６９】
既存のＬＤＧＭ構造は、ＬＤＰＣ符号を単体で用いつつある程度低いエラーフロアを実現する、或いは訂正能力の低い外符号と連接することを前提としているため、ＬＤＰＣ符号のエラーフロア領域を極力低くするためにＬＤＧＭのパリティ部ＨＰの列重み１の列数を１列のみにするか、又はＬＤＰＣ符号を単体で使用する場合は、列重み１の列を完全に排除していた。
【００７０】
しかし、ある程度誤り訂正能力の高いＬＤＰＣ符号を外符号として用いる場合、外ＬＤＰＣ符号の誤り訂正能力に応じて、内ＬＤＰＣ符号のエラーフロア領域は、ある程度高くても連接符号全体としてはエラーフロアをなくすか、又はシステムの要求条件以下にすることが可能であると考えられる。また、それほど低いエラーフロアが要求されないシステムにおいては、ＬＤＰＣ符号を単独で用いることが想定される。そのような場合、既存のＬＤＧＭ構造以外のＬＤＧＭ構造を適用することで、より優れた誤り訂正符号が設計できる可能性があるが、その設計指針が課題となる。
【００７１】
ＬＤＧＭ構造のＬＤＰＣ符号どうしを連接する連接符号について、既存のＬＤＧＭ構造を適用して最適な内符号及び外符号のＬＤＧＭ構造の組み合わせを検討している研究などはすでにあるが（例えば、非特許文献６、特許文献８参照）、その組み合わせはＬＤＰＣ連接符号を前提としないで設計された既存のＬＤＧＭ構造どうしの組み合わせであり、如何にしてＬＤＰＣ連接符号に適したＬＤＧＭ構造の符号化を構築するかという問題と、その設計指針の提示が望まれる。
【００７２】
本発明の目的は、ＬＤＰＣ連接符号に適したＬＤＰＣ符号の符号化器及び復号器、並びにプログラム、送信装置及び受信装置を提供することにある。
【課題を解決するための手段】
【００７３】
本発明でのＬＤＰＣ符号は、ＬＤＧＭのパリティ部ＨＰに２個以上の列重み１の列を配置し、ＨＰの残りの列は列重み２以上とし、さらに、検査行列パリティ部ＨＰの列重み１の列数を所望の誤り訂正能力に応じて増減させ、システム全体として要求される誤り訂正符号復号後のビット誤り率を担保するようにする。
【００７４】
即ち、本発明の符号化器は、所定のデータをＬＤＰＣ符号の誤り訂正符号で符号化する符号化器であって、符号長をＮｉ、情報長をＫｉとし、符号長Ｎｉに比例するＬＤＰＣ誤り訂正符号の検査行列が、（Ｎｉ−Ｋｉ）行Ｋｉ列の行列の情報部と、（Ｎｉ−Ｋｉ）行（Ｎｉ−Ｋｉ）列の行列のパリティ部で構成され、前記パリティ部に対して、２＜ｄ＜Ｎｉ−Ｋｉを満たすｄを設定する手段と、（１行、１列）から順に、（Ｎｉ−Ｋｉ行、Ｎｉ−Ｋｉ列）目まで階段状に１を配置する手段と、（ｄ行、１列）から順に（Ｎ−Ｋ行、Ｎ−ｄ＋１列）まで階段状に１を配置する手段と、１を配置していない部分に、全て値０を配置する手段とを備えることを特徴とする。
【００７５】
また、本発明の符号化器において、所定のデータをＬＤＰＣ符号の誤り訂正符号で符号化する符号化器であって、符号長をＮｉ、情報長をＫｉとし、符号長Ｎｉに比例するＬＤＰＣ誤り訂正符号の検査行列が、（Ｎｉ−Ｋｉ）行Ｋｉ列の行列の情報部と、（Ｎｉ−Ｋｉ）行（Ｎｉ−Ｋｉ）列の行列のパリティ部で構成され、前記パリティ部に対して、２＜ｄ１＜Ｎｉ−Ｋｉを満たすｄ１を設定する手段と、３＜ｄ２＜Ｎｉ−Ｋｉを満たすｄ２を設定する手段と、（１行、１列）から順に、（Ｎｉ−Ｋｉ行、Ｎｉ−Ｋｉ列）目まで階段状に１を配置する手段と、（ｄ１行、１列）から順に（ｄ２行、ｄ２−ｄ１＋１列）まで階段状に１を配置する手段と、１を配置していない部分に、全て値０を配置する手段とを備えることを特徴とする。
【００７６】
また、本発明の符号化器において、所定のデータをＬＤＰＣ符号の誤り訂正符号で符号化する符号化器であって、符号長をＮｉ、情報長をＫｉとし、符号長Ｎｉに比例するＬＤＰＣ誤り訂正符号の検査行列が、（Ｎｉ−Ｋｉ）行Ｋｉ列の行列の情報部と、（Ｎｉ−Ｋｉ）行（Ｎｉ−Ｋｉ）列の行列のパリティ部で構成され、前記パリティ部に対して、２＜ｄ＜Ｎｉ−Ｋｉを満たすｄを設定する手段と、（１行、１列）から順に、（Ｎｉ−Ｋｉ行、Ｎｉ−Ｋｉ列）目まで階段状に１を配置する手段と、（ｄ行、１列）から順に（Ｎ−Ｋ行、Ｎ−ｄ＋１列）まで階段状に１を配置する手段と、列重み１となる列以外の列に１個以上の１を配置して当該列を列重み２以上にする手段と、１を配置していない部分に、全て値０を配置する手段とを備えることを特徴とする。
【００７７】
また、本発明の符号化器において、前記ｄを設定する手段は、検査行列のパリティ部が、２個以上の列が、列重み１となり、該列以外の１つ以上の残りの列の列重みが２以上になるように、ｄを設定することを特徴とする。
【００７８】
また、本発明の符号化器において、前記ｄ１，ｄ２を設定する手段は、検査行列のパリティ部が、２個以上の列が、列重み１となり、該列以外の１つ以上の残りの列の列重みが２以上になるように、ｄ１，ｄ２を設定することを特徴とする。
【００７９】
更に、本発明の復号器は、本発明の符号化器で符号化したデータをＳｕｍ−Ｐｒｏｄｕｃｔアルゴリズムで復号する手段を有することを特徴とする。
【００８０】
更に、本発明は、本発明の符号化器として構成するコンピュータにおける前記手段の各々を機能させるためのプログラムとしても特徴付けられる。
【００８１】
更に、本発明は、本発明の復号器として構成するコンピュータにおける前記手段を機能させるためのプログラムとしても特徴付けられる。
【００８２】
更に、本発明は、本発明の符号化器を備える送信装置としても特徴付けられる。
【００８３】
更に、本発明は、本発明の復号器を備える受信装置としても特徴付けられる。
【発明の効果】
【００８４】
ＬＤＧＭ構造を持つＬＤＰＣ符号において、ウォーターフォール領域のＳＮ比を低くするＬＤＧＭ部の構築技法を提供することができる。本発明による技法により、個々の伝送システムに適した最適な特性を持ったＬＤＰＣ符号やＬＤＰＣ符号の連接符号を設計することが可能となる。
【００８５】
本発明によれば、ＬＤＧＭ構造のＬＤＰＣ符号において、既存の２重階段構造（１列のみ列重み１）のＬＤＧＭや、列重み１を完全に排除したＬＤＧＭ構造のＬＤＰＣ符号よりも、ウォーターフォール領域のＳＮ比を低くすることが可能となる。
【００８６】
本発明により設計したＬＤＰＣ符号のエラーフロア領域がシステムで要求されるエラーフロア領域よりも低い場合は、本発明のＬＤＰＣ符号を単独で用いることで従来よりも低いＳＮ比でのデジタル伝送が可能となる。
【００８７】
また、より低いエラーフロア領域がシステムとして要求される場合には、内符号にこのＬＤＰＣ符号を用い外符号にＬＤＰＣ符号やその他の誤り訂正符号を連接した連接誤り訂正符号とすることで所望のエラーフロアを達成しつつ、既存のＬＤＧＭ構造を用いるよりも低いＳＮ比にて低い誤り率特性を有するＬＤＰＣ連接符号を設計することが可能になる。
【００８８】
このように、本発明で設計した誤り訂正符号をデジタル伝送の送信装置及び受信装置に用いることにより、様々なシステムの伝送環境下で安定した伝送が可能になる。
【発明を実施するための最良の形態】
【００８９】
まず、本発明による実施例１のＬＤＰＣ連接符号に適したＬＤＧＭ構造の連接誤り訂正符号の符号化をそれぞれ説明する。
【００９０】
［実施例１］
まず、本発明による実施例１のＬＤＰＣ符号は、既存のＯＦＤＭ方式の送信装置及び受信装置に適用可能であり、その概略を説明する。
【００９１】
図１に、本発明による実施例１のＬＤＰＣ符号を適用したＯＦＤＭ方式の送信装置の概略図を示す。送信装置１は、データフレーム同期部２と、外符号符号化部３と、エネルギー拡散部４と、外インタリーブ部５と、内符号符号化部６と、内インタリーブ部７と、マッピング部８と、ＯＦＤＭフレーム構成部９と、ＩＦＦＴ部１０と、ガードインターバル付加部１１と、直交変調部１２とを備える。
【００９２】
データフレーム同期部２は、送信データを先頭に同期バイトを付加したトランスポートストリームパケットの形態でデータフレームを構成する。
【００９３】
外符号符号化部３は、受信側で伝送誤りを訂正可能にするために、本実施例のＬＤＰＣ符号を用いてトランスポートストリームパケットを符号化する。
【００９４】
エネルギー拡散部４は、伝送信号のエネルギー集中を防止するために、所定の規則に従ったランダムデータを外符号符号化したデータに加えてエネルギー拡散を行う。
【００９５】
外インタリーブ部５は、ＬＤＰＣ連接符号を形成して、さらに誤り訂正効果を高める場合に、バイト単位でデータの並び替えを行う。
【００９６】
内符号符号化部６は、受信側で伝送誤りを訂正可能にするために、本実施例のＬＤＰＣ符号を用いてトランスポートストリームパケットを符号化する。尚、内符号符号化部６に外符号符号化部３と同一の符号化処理を用いることができる、或いは又、ＢＣＨ符号を用いてもよい。
【００９７】
内インタリーブ部７は、キャリア変調する前に、さらにデータの拡散を高める場合にビット単位でデータの並び替えを行う。
【００９８】
マッピング部８は、キャリアの位相と振幅で決まる信号点にマッピングして、ＢＰＳＫ，ＱＰＳＫなどのキャリア変調を施す。この後、連続したデータ誤りの訂正を容易にするように、時間的に又は周波数的にデータを並び替える時間インタリーブ及び周波数インタリーブ処理を施すこともできる。
【００９９】
ＯＦＤＭフレーム構成部９は、キャリア変調を施したデータに、キャリア方向（周波数軸）及びシンボル方向（時間軸）で振幅・位相が既知のパイロット信号（ＳＰ）を付加して、送信する全キャリアを１ＯＦＤＭシンボルとして、所定数のＯＦＤＭシンボルのブロックでＯＦＤＭフレームを構成する。ＯＦＤＭフレームには、伝送パラメータを含むＴＭＣＣ信号と、付加情報のＡＣ信号が付加される。
【０１００】
ＩＦＦＴ部１０は、ＯＦＤＭフレームに対応した１ＯＦＤＭシンボル分の逆フリーェ変換を施し、ＯＦＤＭ信号を生成する。
【０１０１】
ガードインターバル付加部１１は、シンボル間干渉の影響を少なくするため、ＯＦＤＭ信号の時間上のサンプルデータの有効シンボルのデータを一部コピーして、有効シンボルの先頭に付加する。
【０１０２】
直交変調部１２は、ガードインターバルを付加したＯＦＤＭ信号をＤ／Ａ変換して連続信号を生成し、直交周波数変換を施してＯＦＤＭ変調信号を生成し、受信装置で受信可能な態様で伝送する。
【０１０３】
図２に、本発明による実施例１のＬＤＰＣ符号を適用したＯＦＤＭ方式の受信装置の概略図を示す。受信装置２１は、チャンネル選択・ＡＧＣ部２２と、直交復調部２３と、ガードインターバル除去部２４と、ＯＦＤＭフレームデコード・ＦＦＴ・ＴＭＣＣ再生部２５と、デマッピング・キャリア復調部２６と、内デインタリーブ部２７と、内符号復号部２８と、外デインターリーブ部２９と、エネルギー逆拡散部３０と、外符号復号部３１とを備える。
【０１０４】
チャンネル選択・ＡＧＣ部２２は、受信したＯＦＤＭ変調の伝送信号から選択されたチャンネルの信号を一定のレベルに利得制御する。
【０１０５】
直交復調部２３は、利得制御した受信信号を同期確立して直交復調する。
【０１０６】
ガードインターバル除去部２４は、ガードインターバルを除去してＯＦＤＭの有効シンボルを抽出する。
【０１０７】
ＯＦＤＭフレームデコード・ＦＦＴ・ＴＭＣＣ再生部２５は、フリーェ変換を施し、伝送信号の受信の同期を確立するとともに、ＯＦＤＭフレームを再構成する。
【０１０８】
デマッピング・キャリア復調部２６は、キャリア復調を施してキャリアの位相と振幅で決まる信号点にデマッピングする。
【０１０９】
内デインタリーブ部２７は、キャリア復調に伴い、内インタリーブ部７によるビット単位のデータの並び替えを元に戻す。
【０１１０】
内符号復号部２８は、本実施例のＬＤＰＣ符号を用いた内符号を復号する。
【０１１１】
外デインターリーブ部２９は、外インタリーブ部５によるバイト単位のデータの並び替えを元に戻す。
【０１１２】
エネルギー逆拡散部３０は、エネルギー拡散部４によるエネルギー拡散を元に戻す。
【０１１３】
外符号復号部３１は、本実施例のＬＤＰＣ符号を用いた外符号を復号し、受信データを抽出する。
【０１１４】
上記において、外符号符号化部３及び内符号符号化部６、並びに内符号復号部２８及び外符号復号部３１に、本発明の実施例１におけるＬＤＰＣ符号を適用することができ、或いは又、単なる符号化器又は復号器として構成することもできる。
【０１１５】
以下の説明では、本発明の実施例１におけるＬＤＰＣ符号を連接符号の内符号として用いる場合について説明する。連接符号の外符号にはＬＤＰＣ符号を含む任意の誤り訂正符号を使用することができるが、本実施例１においては外符号にもＬＤＰＣ符号を使用した例において説明を行う。ただし、外符号にはＬＤＰＣ符号以外の符号を用いても本発明を適用することが可能である。
【０１１６】
はじめに本実施例において扱うＬＤＰＣ連接符号のパラメータについて説明を行い、送信装置で行う符号化器及び受信装置で行う復号器の順に説明する。その後、内ＬＤＰＣ符号のパリティ部の設計技法について詳細に説明する。
【０１１７】
内ＬＤＰＣ符号の符号長をＮｉ、情報長をＫｉとし、外符号の符号長をＮｏ、情報長をＫｏ、符号化率Ｒｏと表記することとする。これらの値は、本発明の主旨に関わるものではなく、特に任意の値において本発明が適用できるが、本実施例では、以下の値において説明を行う。
【０１１８】
【数１６】
2010050558.tif 000023
【０１１９】
【数１７】
2010050558.tif 000024
【０１２０】
このパラメータにおいては、実際の情報として有効なビットはＫｏ ＝ ３００８ [ｂｉｔ]でありその他は誤り訂正のための冗長ビットとなる。従って連接符号トータルでの符号化率Ｒｃは、式（１８）のようになる。
【０１２１】
【数１８】
2010050558.tif 000025
【０１２２】
送信側では伝送データをＫｏ[ｂｉｔ]毎に区切り、外符号符号化を行い、Ｎｏ[ｂｉｔ]の外符号ブロックを出力する。次に出力されたＮｏ[ｂｉｔ]の外符号ブロックに対して内符号符号化を行い、Ｎｉ[ｂｉｔ]の内符号ブロックを出力して、送信する。受信側では、送信側の符号化手順と逆に、はじめに内符号を復号し、その後外符号を復号する。
【０１２３】
尚、外符号符号化および内符号符号化に前後して特定の規則に従ったビット並替えを行うインタリーブや、ビットの反転を行うエネルギー拡散、その他のさまざまな処理をおこない、受信側でもこれに即したデインタリーブ、エネルギー逆拡散などを行うなど、個々のシステム特有の処理を行う場合があるが、これらは本発明の原理に関わるものではないためここでは省略する。
【０１２４】
以下、実施例１の主旨である内ＬＤＰＣ符号のＬＤＧＭ部の設計手法について詳細に解説する。
【０１２５】
内ＬＤＰＣ符号には、ＬＤＧＭ構造をもつＬＤＰＣ符号を用いる。ＬＤＧＭ構造をもつＬＤＰＣ符号の検査行列Ｈは先の式（５）で示したように、情報部ＨＩとパリティ部ＨＰに分割することができる。ＨＩは本実施例の符号長の場合、３２６４行×３２６４列の行列となり、その要素は多くの値０と極少量の値１で構成される。ＨＩの設計はＬＤＧＭ構造を用いたＬＤＰＣ符号の性能に大きく関わるため重要なパラメータとなるが、本発明の適用にあたっては関連がないため設計技法等については省略する。
【０１２６】
パリティ部ＨＰは、本実施例の符号長、符号化率の場合、３２６４行×３２６４列の行列となる。ＨＰの構造としては、従来技術として説明したように、図４のような一重階段上の構造（以下、ＨＰ１と表記する）や特許文献１に記載のように２重階段構造から列重み１をなくした構造（以下ＨＰ２と表記する）などがある。
【０１２７】
実施例１の符号化器は、所定のデータをＬＤＰＣ符号の誤り訂正符号で符号化する符号化器として構成でき、符号長をＮｉ、情報長をＫｉとし、符号長Ｎｉに比例するＬＤＰＣ誤り訂正符号の検査行列が、（Ｎｉ−Ｋｉ）行Ｋｉ列の行列の情報部と、（Ｎｉ−Ｋｉ）行（Ｎｉ−Ｋｉ）列の行列のパリティ部で構成される場合に、パリティ部に対して、２＜ｄ＜Ｎｉ−Ｋｉを満たすｄを設定する手段と、（１行、１列）から順に、（Ｎｉ−Ｋｉ行、Ｎｉ−Ｋｉ列）目まで階段状に１を配置する手段と、（ｄ行、１列）から順に（Ｎ−Ｋ行、Ｎ−ｄ＋１列）まで階段状に１を配置する手段と、１を配置していない部分に、全て値０を配置する手段とを備える。このｄを設定する手段は、検査行列のパリティ部が、２個以上の列が、列重み１となり、該列以外の１つ以上の残りの列の列重みが２以上になるように、ｄを設定する。実施例１の復号器は、実施例１の符号化器で符号化したデータをＳｕｍ−Ｐｒｏｄｕｃｔアルゴリズムで復号する。
【０１２８】
本発明のＨＰを図８に示す。ＨＰは（１行、１列）から順に、（３２６４行、３２６４列）目まで階段状に１を配置する段階と、（ｄ行，１列）から順に（３２６４行，３２６４−ｄ＋１列）まで階段状に１を配置する段階と１を配置していない部分の要素はすべて値０とする段階により構成される。ただしｄは式（１９）を満たす正の整数とする。ｄ＝２の場合は図７で示すような構造となるが、ここでは、ｄは３以上の整数であり、図７とは異なる構造となる。
【０１２９】
【数１９】
2010050558.tif 000026
【０１３０】
ここで、Ｍ＝Ｎｉ−Ｋｉ ＝ ３２６４である。
【０１３１】
以下、本構造によるＨＰをＨＰ３と表記する。ＨＰ３の符号化はＨＰ１やＨＰ２とほぼ同様であるが、以下の式（２０）、式（２１）にて行うことができ、生成行列Ｇを求めずに検査行列Ｈから直接符号化が可能であるというＬＤＧＭ構造の利点を損ねることはなく、容易に符号化が可能である。
【０１３２】
【数２０】
2010050558.tif 000027
【０１３３】
【数２１】
2010050558.tif 000028
【０１３４】
ＨＰ３構造では、列重み１の列がｄ−１列、列重み２の列が３２６４−ｄ＋１列となる。従って列重み１の列の数がＨＰ１やＨＰ２に比べて多くなる。このため、従来技術で述べたように、そのビット誤り率特性は、エラーフロア領域のビット誤り率が高くなる。ただし、同時にウォーターフォール領域のＳＮ比も低くなる。具体的なのエラーフロア領域のビット誤り率の値や、ウォーターフォール領域のＳＮ比の値はＨＩ部の設計によって変化するが、ＨＩ部の設計が同じであれば、ＨＰ３を用いた場合のビット誤り率特性は前述したような傾向となる。従って、ＨＩ部を最適に設計した場合においては、ＨＰ部にはＨＰ３を用いるとウォーターフォール領域のＳＮ比を低く下げることが可能となる。
【０１３５】
以下では本発明の効果を実証するために行った計算機シミュレーション結果を示す。
【０１３６】
本発明では、情報部ＨＩの構成方法は値１の数が値０に比べてきわめて少量であるというＬＤＰＣ符号の条件を満たしていれば任意であり、乱数などによって設定しても良いし、特に何らかの最適化手法に基づいて構成してもよいが、本シミュレーションでは列重みが全て４、行重みが全て４の３２６４行×３２６４列の行列を乱数によって作成し、これをＨＩ部とした。
【０１３７】
パリティ部にＨＰ１、ＨＰ２にＨＰ３を用いた場合のＬＤＰＣ符号のビット誤り率特性を図９に示す。ＨＰ３ではｄの値を２７３、５４５、８１７、１０８９と変化させた場合について計算を行った。シミュレーションでは送信ビット列をＢＰＳＫ変調したシンボルに対して、ＡＷＧＮ（加法性白色ガウス雑音）を加え、Ｓｕｍ−ＰｒｏｄｕｃｔアルゴリズムによってＬＤＰＣ符号を復号している。符号長Ｎ＝６５２８[ｂｉｔ]、情報長Ｋ＝３２６４[ｂｉｔ]である。Ｓｕｍ−Ｐｒｏｄｕｃｔアルゴリズムの最大繰り返し回数は５０回とした。尚、Ｓｕｍ−ＰｒｏｄｕｃｔアルゴリズムにはＭｉｎｉ−Ｓｕｍ法その他数々の派生復号方法があるが、本シミュレーションの相対的なグラフ傾向に影響を与えるものではない。最大繰り返し復号回数についても同様である。
【０１３８】
ＨＰ１はＣ／Ｎ＝−４〜−２．４[ｄＢ]程度の雑音が多い場合において、一番低いビット誤り率特性を示しているが、一方で、Ｃ／Ｎが大きくなっても他に比べてビット誤り率が低くならず、Ｃ／Ｎ＝−０．５[ｄＢ]においてもビット誤り率が１×１０−３台に留まる。
【０１３９】
ＨＰ２は、Ｃ／Ｎ＝−２．０[ｄＢ]程度までは、最もビット誤り率が高くなっているが、Ｃ／Ｎが大きくなるにつれ急激にビット誤り率が低下し、Ｃ／Ｎ＝−１．４[ｄＢ]では最もビット誤り率が低くなり、エラーフロアも、本シミュレーションの計算回数の範囲においては発生していない。
【０１４０】
ＨＰ３はｄの値によってビット誤り率特性が大きく変わっている。ＨＰ３はｄの値が大きいほど列重み１の数が多くなる。このため、ＨＰ部の全ての列重み１が１であるＨＰ１に近い構造となっていく。例えば、ｄ＝１０８９の場合、列重み１の数がＨＰ部全体の１/３となる１０８８個となり、Ｃ／Ｎ＝−２．４〜−２．０[ｄＢ]では最も低いビット誤り率となるが、Ｃ／Ｎ＝−０．５[ｄＢ]ではビット誤り率＝１×１０−４程度となり、ＨＰ１に次いでエラーフロアが高くなっている。ｄ＝２７３の場合、列重み１の数は２７２個となり、ＨＰ部全体の１／１２となる。この場合はＨＰ２の特性に近くなり、特にＣ／Ｎ＝−１．６〜−１．４[ｄＢ]の範囲では最もビット誤り率が低くなっている。ただし、それ以上のＣ／Ｎではグラフの傾きが緩やかになり、ビット誤り率１×１０−７〜１０−８の範囲でエラーフロアとなっている。
【０１４１】
以上のように、ＨＰ３では列重み１の数を調整することにより、尤度の更新を調整することで、エラーフロア領域が高くなることと引き換えにウォーターフォール領域を低くすることが可能であることを前述の尤度伝搬の理論背景に加えて、シミュレーション結果によっても示した。
【０１４２】
図９のＬＤＰＣ符号を単体であるシステムに用いる場合、そのシステムで求められるビット誤り率が３×１０−２程度であれば、ＨＰ１が最も低いＣ／Ｎで所望のビット誤り率を達成する良い符号ということになり、極力低いエラーフロアが求められる場合にはＨＰ２がもっとも適した符号ということができる。しかし、これらを連接符号の内符号として用いる場合には、異なる観点から符号設計を行う必要がある。
【０１４３】
連接符号においては内符号で誤り訂正しきれなかったビットを外符号によって訂正することが可能であるため、内符号において多少のエラーフロアが発生しても、これを外符号によって訂正することで、システム全体として必要とされるビット誤り率を達成することが可能となる。したがって、外符号で誤り訂正できる範囲内のエラーフロアであればウォーターフォール領域が低いほうが、連接符号全体としては、より低いＣ／Ｎでより所望のビット誤り率を達成することが可能になる。
【０１４４】
これを示すために、外符号に式（１７）に示した符号長Ｎｏ、情報長Ｋｏ、符号化率ＲｏのＬＤＰＣ符号を用い、内符号に図９でシミュレーションしたＬＤＰＣ符号を用いたＬＤＰＣ連接符号のシミュレーションを行った。シミュレーション結果を図１０に示す。
【０１４５】
外符号には、乱数によって作成したＬＤＰＣ符号を用いた。外符号の構造や性能の詳細については本発明の主旨に関わるものではないので省略する。
【０１４６】
シミュレーションでは送信ビット列をＢＰＳＫ変調したシンボルに対して、ＡＷＧＮ（加法性白色ガウス雑音）を加え、Ｓｕｍ−ＰｒｏｄｕｃｔアルゴリズムによってＬＤＰＣ符号を復号している。復号方法は内符号、外符号ともＳｕｍ−Ｐｒｏｄｕｃｔアルゴリズムを用い、最大繰り返し復号回数は内符号、外符号それぞれ５０回とした。
【０１４７】
ＨＰ１は、Ｃ／Ｎ＝−４〜−２．５[ｄＢ]程度の範囲では最も低いビット誤り率となったが、−２．５[ｄＢ]以上のＣ／ＮではＨＰ１、ＨＰ３のほうがビット誤り率が低くなる。ＨＰ１のＣ／Ｎ＝−２．５[ｄＢ]におけるビット誤り率は、３×１０−２程度であり、伝送システム全体として所望されるビット誤り率がその程度であれば、最も低いＣ／Ｎで所望のビット誤り率を達成する符号であるといえる。ただし、多くの実用システムにおいて求められるビット誤り率はこれより低いものである場合が多く、そのようなシステムではＨＰ１、ＨＰ３のほうが有利である。
【０１４８】
ＨＰ２は、Ｃ／Ｎ＝−４〜−２．０[ｄＢ]程度までは最もビット誤り率が高くなっている。これは、図１２で示したように内符号のウォーターフォール領域となるＣ／Ｎが他に比べて大きいため、連接符号のウォーターフォール領域のＣ／Ｎも大きくなるためである。
【０１４９】
ＨＰ３は、所望されるビット誤り率が１０−３台以下の場合、ＨＰ１、ＨＰ２に比べてより低いＣ／Ｎでより低いビット誤り率を達成している。これは本発明により内符号のウォーターフォール領域が低く抑えられているためである。そのトレードオフとして、ＨＰ３を用いたＬＤＰＣ符号はＨＰ２に比べてエラーフロアが高くなるが、このシミュレーションで用いた外符号では内符号で残留したビット誤りを外符号によって訂正することにより、連接符号全体としては低いビット誤り率を達成している。
【０１５０】
例えば、システム全体として所望されるビット誤り率が、１×１０−６の場合はＨＰ３（ｄ＝１０８９）が最も低いＣ／Ｎにてこのビット誤り率を達成するため、内符号には、ＨＰ３（ｄ＝１０８９）を用いるのがもっとも有利である。また、所望されるビット誤り率が１×１０−７の場合は、わずかながらＨＰ３（ｄ＝８１７）のほうが有利である。
【０１５１】
以上のように、検査行列にＬＤＧＭ構造をもつ内ＬＤＰＣ符号のパリティ部ＨＰを本発明によるＨＰ３構造とし、さらに、ＨＰ３構造におけるｄの値を外符号の性能とシステムで所望されるビット誤り率に応じて調整することにより、既存のＬＤＧＭ構造によるＬＤＰＣ符号を連接符号の内符号に用いる場合よりも有利になる。
【０１５２】
本発明による送信装置は上記技法により設計した連接誤り訂正符号に基づき、情報ビットに対して外符号符号化を行ったのちに、内符号符号化を行い、符号化されたビット列をそのシステムの然るべき手順にもとづいて変調などを行い送信する。
【０１５３】
本発明による受信装置は、前段落にて示した方法により送信された信号を受信し、そのシステムの然るべき手順に基づいて復調を行ったのちに、内符号の復号化を行い、そののちに外符号の復号化を行う。
【０１５４】
次に、本発明による実施例２のＬＤＰＣ連接符号に適したＬＤＧＭ構造の連接誤り訂正符号の符号化をそれぞれ説明する。
【０１５５】
［実施例２］
実施例１の図８において示したＨＰ構造（ＨＰ３）は、図１１のような構造としてもよく、複数の列重み１の列をもつという点で、実施例１の場合と同様である。従って、実施例１と同様に、外符号符号化部３及び内符号符号化部６、並びに内符号復号部２８及び外符号復号部３１に、本発明の実施例２におけるＬＤＰＣ符号を適用することができ、或いは又、単なる符号化器又は復号器として構成することもできる。
【０１５６】
実施例２の符号化器は、所定のデータをＬＤＰＣ符号の誤り訂正符号で符号化する符号化器として構成でき、符号長をＮｉ、情報長をＫｉとし、符号長Ｎｉに比例するＬＤＰＣ誤り訂正符号の検査行列が、（Ｎｉ−Ｋｉ）行Ｋｉ列の行列の情報部と、（Ｎｉ−Ｋｉ）行（Ｎｉ−Ｋｉ）列の行列のパリティ部で構成され、前記パリティ部に対して、２＜ｄ１＜Ｎｉ−Ｋｉを満たすｄ１を設定する手段と、３＜ｄ２＜Ｎｉ−Ｋｉを満たすｄ２を設定する手段と、（１行、１列）から順に、（Ｎｉ−Ｋｉ行、Ｎｉ−Ｋｉ列）目まで階段状に１を配置する手段と、（ｄ１行、１列）から順に（ｄ２行、ｄ２−ｄ１＋１列）まで階段状に１を配置する手段と、１を配置していない部分に、全て値０を配置する手段とを備える。このｄを設定する手段は、検査行列のパリティ部が、２個以上の列が、列重み１となり、該列以外の１つ以上の残りの列の列重みが２以上になるように、ｄを設定する。実施例２の復号器は、実施例２の符号化器で符号化したデータをＳｕｍ−Ｐｒｏｄｕｃｔアルゴリズムで復号する。
【０１５７】
ＨＰ部は（１行、１列）から順に、（２７２行、２７２列）目まで階段状に１を配置する段階と、（ｄ１行，１列）から順に（ｄ２行，ｄ２−ｄ１＋１列）まで階段状に１を配置する段階と、１を配置していない部分の要素は全て値０とする段階により構成される。ただしｄ１,ｄ２は式（２２）を満たす正の整数とする。
【０１５８】
【数２２】
2010050558.tif 000029
【０１５９】
【数２３】
2010050558.tif 000030
【０１６０】
【数２４】
2010050558.tif 000031
【０１６１】
実施例２による符号の符号化は式（２５）、式（２６）、式（２７）のように行うことができ、実施例１の場合と同様に検査行列Ｈから直接符号化が可能である。
【０１６２】
【数２５】
2010050558.tif 000032
【０１６３】
【数２６】
2010050558.tif 000033
【０１６４】
【数２７】
2010050558.tif 000034
【０１６５】
その他の部分に関しては全て実施例１に同様である。本構造によるＨＰ部はｄ１とｄ２の値によって列重み１の数を設定するが、その目的は実施例１と同様に内符号のウォーターフォール領域を低減させることであり、設計指針は実施例１と同様である。
【０１６６】
また、実施例１と同様にＬＤＧＭ構造のＬＤＰＣ符号の利点である検査行列Ｈから直接符号化が可能であるという点を逸脱しない。
【０１６７】
次に、本発明による実施例３のＬＤＰＣ連接符号に適したＬＤＧＭ構造の連接誤り訂正符号の符号化を説明する。
【０１６８】
［実施例３］
実施例１の図８において示したＨＰ構造（ＨＰ３）は、図１２のような構造としてもよい。従って、実施例１と同様に、外符号符号化部３及び内符号符号化部６、並びに内符号復号部２８及び外符号復号部３１に、本発明の実施例３におけるＬＤＰＣ符号を適用することができ、或いは又、単なる符号化器又は復号器として構成することもできる。
【０１６９】
実施例３の符号化器は、所定のデータをＬＤＰＣ符号の誤り訂正符号で符号化する符号化器として構成でき、符号長をＮｉ、情報長をＫｉとし、符号長Ｎｉに比例するＬＤＰＣ誤り訂正符号の検査行列が、（Ｎｉ−Ｋｉ）行Ｋｉ列の行列の情報部と、（Ｎｉ−Ｋｉ）行（Ｎｉ−Ｋｉ）列の行列のパリティ部で構成され、前記パリティ部に対して、２＜ｄ＜Ｎｉ−Ｋｉを満たすｄを設定する手段と、（１行、１列）から順に、（Ｎｉ−Ｋｉ行、Ｎｉ−Ｋｉ列）目まで階段状に１を配置する手段と、（ｄ行、１列）から順に（Ｎ−Ｋ行、Ｎ−ｄ＋１列）まで階段状に１を配置する手段と、列重み１となる列以外の列に１個以上の１を配置して当該列を列重み２以上にする手段と、１を配置していない部分に、全て値０を配置する手段とを備える。このｄを設定する手段は、検査行列のパリティ部が、２個以上の列が、列重み１となり、該列以外の１つ以上の残りの列の列重みが２以上になるように、ｄを設定する。実施例３の復号器は、実施例３の符号化器で符号化したデータをＳｕｍ−Ｐｒｏｄｕｃｔアルゴリズムで復号する。
【０１７０】
ＨＰの（１行、１列）から順に、（２７２行、２７２列）目まで階段状に１を配置する段階と、実施例１の手法により、所望の列重み１の列数を決定する段階と、決定した数の列重み１の列位置を決定する段階と、列重み１となる列以外の列に１個以上の１を配置して当該の列を列重み２以上とする段階と、１を配置していない部分の要素はすべて値０とする段階と、により構成される。
【０１７１】
実施例１，２の場合と同様に、列重み１の数を増減することにより、内符号のエラーフロアのビット誤り率を、外符号の誤り訂正性能に応じて内符号に必要とされるビット誤り率の値以下に抑えたうえで、内符号のウォーターフォール領域をできるだけ低減することを目的とする。ただし、列重み１となる列以外の列の列重みを２以上の任意の値とし、内符号のウォーターフォール領域を下げることを目的としてこれらの列の列重みも調整する。
【０１７２】
実施例３による符号の符号化は、式（２８）のように行うことができ、実施例１，２の場合と同様に検査行列Ｈから直接符号化が可能であり、実施例１，２と同様にＬＤＧＭ構造のＬＤＰＣ符号の利点である検査行列Ｈから直接符号化が可能であるという点を逸脱しない。
【０１７３】
【数２８】
2010050558.tif 000035
【０１７４】
【数２９】
2010050558.tif 000036
【０１７５】
次に、本発明による実施例４のＬＤＰＣ連接符号に適したＬＤＧＭ構造の連接誤り訂正符号の符号化を説明する。
【０１７６】
［実施例４］
本発明によるＬＤＰＣ符号を連接符号ではなく、単独で用いる場合についての実施例を説明する。従って、実施例１における内符号符号化部６及び内符号復号部２８のみの誤り訂正符号のシステムに適用することができ、或いは又、単なる符号化器又は復号器として構成することもできる。具体的なｄの値とその時の特性は符号長や情報部ＨＩ部によっても変わってくるが、このようにシステムに要求されるエラーフロアによって式（１９）のｄの値を設計することによりそのシステムに最も適したＬＤＰＣ符号の設計が可能となる。
【０１７７】
例えば、図９のＬＤＰＣ符号をあるシステムで用いる場合、そのシステムに要求されるエラーフロアがビット誤り率１×１０−２程度である場合、式（１９）のｄの値がｄ＝１０８９とすることで、最も低いＣ／Ｎ比にて所望の伝送が実現できるため、もっとも適している。また、例えば、システムで要求されるエラーフロアがビット誤り率１×１０−３程度である場合、ｄ＝８１７とするのがもっとも適している。同様に要求されるエラーフロアがビット誤り率１×１０−６である場合、ｄ＝２７３がもっとも適している。
【０１７８】
次に、本発明による実施例５のＬＤＰＣ連接符号に適したＬＤＧＭ構造の連接誤り訂正符号の符号化を説明する。
【０１７９】
［実施例５］
本発明をブロックタイプのＬＤＰＣ符号によって実施した場合の例を説明する。上述した全ての実施例に適用可能である。
【０１８０】
ブロックタイプのＬＤＰＣ符号の検査行列はｚ行×ｚ列の小ブロックを複数個連結した大きな行列によって定義される。たとえば符号化率１／２の検査行列は図１３及び図１４のように表される。このような行列を検査行列の種行列と呼ぶこととする。図１３は検査行列の情報部ＨＩを、図１４は、検査行列のパリティ部ＨＰの具体的内容を表す。
【０１８１】
情報部ＨＩ、ＨＰは２４×２４個の小ブロックを連結した行列であり、図１３及び図１４の枠内の数字は各小ブロックの内容を表す。値が“−１”となっているブロックはｚ行×ｚ列の要素が全て０の行列を表す。また、それ以外の値のブロックはｚ行×ｚ列の単位行列をその値だけ右（或いは左でもよい）に巡回シフトした行列を表す。
【０１８２】
例えば、値が０となっている小ブロックは、ｚ行×ｚ列の単位行列を表す。ブロックタイプのＬＤＰＣ符号の特長としてｚの値を可変とすることで容易に異なる符号長のＬＤＰＣ符号を作成することが可能であり、また、種行列を変更することで異なる符号化率のＬＤＰＣ符号が容易に作成可能である。例えば、ｚ＝１３６とすることにより、符号長６５２８、情報長３２６４ビット、符号化率１／２のＬＤＰＣ符号ができる。また、図１６のような種行列においてｚ＝２７２とすれば、符号長１３０５６、情報長９７９２、符号化率３／４のＬＤＰＣ符号が作成できる。ブロックタイプのＬＤＰＣ符号に関するより説明は、特許文献１などに詳しく、また本発明の主旨とは異なるため、詳細については省略する。
【０１８３】
図１３及び図１４で定義されるＬＤＰＣ符号においてｚ＝２７２とすると、これは、符号長１３０５６ビット、情報長６５２８ビット、符号化率１／２のＬＤＰＣ符号となる。図１４のようにパリティ部ＨＰは一番右の小ブロック部分を除いた２３列は重み２となっており、一番右の小ブロックのみ重み１となっている。従って検査行列の列重みは重み２の列が２３×２７２＝６２５６列、重み１の列が１×２７２＝２７２列となっている。従って、このＬＤＰＣ符号では、実施例１にて説明した式（１９）のｄの値は２７２である。
【０１８４】
図１３及び図１４で定義されるＬＤＰＣ符号でｚ＝２７２とした場合の特性を計算機シミュレーションした結果を図１５に示す。シミュレーションはＢＰＳＫ変調におけるＡＷＧＮ特性である。エラーフロア領域はビット誤り率１０−７台で発生しており、システムに要求されるビット誤り率が、それ以上である場合は、実施例４で示したように、このＬＤＰＣ符号を単体で用いることができる。システムに要求されるビット誤り率がそれ以下である場合には、このＬＤＰＣ符号にさらに別の誤り訂正符号を連接することでエラーフロア領域をさらに低減して使用する。
【０１８５】
以上のように、実施例１〜実施例５によれば、ＬＤＰＣ連接符号に適したＬＤＧＭ構造の符号化を構築する符号化器及び復号器、並びに送信装置及び受信装置を提供することができる。このような符号化器及び復号器の各々を構成するコンピュータに、各処理を実行させるためのプログラムで実現することができる。このようなプログラムは、コンピュータ内のメモリに格納して、コンピュータ内のＣＰＵにより実行させることで、符号化器及び復号器の各々を構成することができるほか、流通可能な記録媒体に格納することができ、或いは又、ネットワークを通じて流通させることができる。
【０１８６】
上述の実施例については代表的な例として説明したが、本発明の趣旨及び範囲内で、実施例１〜実施例５を組み合わせて多くの変形及び置換することができることは当業者に明らかである。従って、本発明は、上述の実施例によって制限するものと解するべきではなく、特許請求の範囲によってのみ制限される。
【産業上の利用可能性】
【０１８７】
本発明によれば、ＬＤＰＣ連接符号に適したＬＤＧＭ構造の符号化を容易に構築することができるようになるため、ＬＤＰＣ連接符号を用いるあらゆる用途に有用である。
【図面の簡単な説明】
【０１８８】
【図１】本発明による一実施例のＬＤＰＣ符号を適用したＯＦＤＭ方式の送信装置の概略図である。
【図２】本発明による一実施例のＬＤＰＣ符号を適用したＯＦＤＭ方式の受信装置の概略図である。
【図３】ＬＤＰＣ符号の検査行列の例を示す図である。
【図４】ＬＤＧＭ構造によるＬＤＰＣ符号のパリティ部ＨＰの例を示す図である。
【図５】図３の検査行列のタナーグラフとビットｉ１のＬＬＲの伝搬状況の例を示す図である。
【図６】ＬＤＰＣ符号の誤り率特性例を示す図である。
【図７】２重階段構造のパリティ部ＨＰの例を示す図である。
【図８】実施例１のＨＰ構造を示す図である。
【図９】内ＬＤＰＣ符号の検査行列のパリティ部構造によるビット誤り率特性を示す図である。
【図１０】内ＬＤＰＣ符号の検査行列のパリティ部構造による連接符号のビット誤り率特性を示す図である。
【図１１】実施例２のＨＰ構造を示す図である。
【図１２】実施例３のＨＰ構造を示す図である。
【図１３】実施例５の検査行列の種行列を示す図である。
【図１４】実施例５の検査行列の種行列を示す図である。
【図１５】図１３及び図１４のＬＤＰＣ符号でｚ＝２７２とした場合のＢＰＳＫ−ＡＷＧＮシミュレーション特性を示す図である。
【図１６】符号化率３／４のブロックタイプのＬＤＰＣ符号の種行列の例を示す図である。
【符号の説明】
【０１８９】
１  送信装置
２  データフレーム同期部
３  外符号符号化部
４  エネルギー拡散部
５  外インタリーブ部
６  内符号符号化部
７  内インタリーブ部
８  マッピング部
９  ＯＦＤＭフレーム構成部
１０  ＩＦＦＴ部
１１  ガードインターバル付加部
１２  直交変調部
２１  受信装置
２２  チャンネル選択・ＡＧＣ部
２３  直交復調部
２４  ガードインターバル除去部
２５  ＯＦＤＭフレームデコード・ＦＦＴ・ＴＭＣＣ再生部
２６  デマッピング・キャリア復調部
２７  内デインタリーブ部
２８  内符号復号部
２９  外デインターリーブ部
３０  エネルギー逆拡散部
３１  外符号復号部
【図１】
2010050558.tif 000037
【図２】
2010050558.tif 000038
【図３】
2010050558.tif 000039
【図４】
2010050558.tif 000040
【図５】
2010050558.tif 000041
【図６】
2010050558.tif 000042
【図７】
2010050558.tif 000043
【図８】
2010050558.tif 000044
【図９】
2010050558.tif 000045
【図１０】
2010050558.tif 000046
【図１１】
2010050558.tif 000047
【図１２】
2010050558.tif 000048
【図１３】
2010050558.tif 000049
【図１４】
2010050558.tif 000050
【図１５】
2010050558.tif 000051
【図１６】
2010050558.tif 000052