(57)【要約】【課題】アナログ回路とその特性モデルとの等価性を効果的かつ容易に検証することができる等価性検証プログラム、等価性検証プログラムを記録したコンピュータ読み取り可能な記録媒体、等価性検証装置、および等価性検証方法を提供する。【解決手段】アナログ回路およびその特性モデルについてそれぞれ自動的に検証環境を構築し（ステップＳ１２０）、構築した検証環境に基づきＧＵＩを用いてテストシナリオを作成する（ステップＳ１３０）。次いで、作成したテストシナリオからシミュレーションを行い（ステップＳ１４０）、得られたシミュレーションログから等価性を判断するための情報を表として記載したテキストデータに変換し（ステップＳ１５０）、比較する（ステップＳ１６０）。【選択図】図２
2010282593.tif 000002
【特許請求の範囲】
【請求項１】
アナログ回路とその特性モデルとの等価性を検証するために、コンピュータを、
アナログ回路とその特性モデルについて共通のテストシナリオからそれぞれシミュレーションを行うシミュレーション手段と、
シミュレーション手段により得られたシミュレーションログから、アナログ回路とその特性モデルとの等価性を判断するための情報を表として記載したテキストデータに変換するテキストデータ変換手段と、
テキストデータ変換手段により得られたテキストデータを比較する比較手段
として機能させることを特徴とする等価性検証プログラム。
【請求項２】
コンピュータを、更に、
前記シミュレーションを行うための検証環境を自動的に生成する検証環境構築手段
として機能させることを特徴とする請求項１記載の等価性検証プログラム。
【請求項３】
コンピュータを、更に、
前記シミュレーションを行う際のテストシナリオをＧＵＩ（グラフィカルユーザインターフェース）を利用して生成するテストシナリオ生成手段
として機能させることを特徴とする請求項１または請求項２記載の等価性検証プログラム。
【請求項４】
前記テストシナリオ生成手段では、ＧＵＩを利用して各端子に関して比較するか否かの選択を受け付けることを特徴とする請求項３記載の等価性検証プログラム。
【請求項５】
前記テストシナリオ生成手段では、ＧＵＩを利用して各端子に関して負荷を付加するか否かの選択を受け付けることを特徴とする請求項３または請求項４記載の等価性検証プログラム。
【請求項６】
前記テストシナリオ生成手段では、ＧＵＩを利用して入力形態の選択を受け付けることを特徴とする請求項３から請求項５のいずれか１に記載の等価性検証プログラム。
【請求項７】
前記テストシナリオ生成手段では、ＧＵＩを利用してバス化された複数端子に対してまとめて入力形態の選択を受け付けることを特徴とする請求項６記載の等価性検証プログラム。
【請求項８】
前記テストシナリオ生成手段では、ＧＵＩを利用して差動端子である２つの端子に対してまとめて入力形態の選択を受け付けることを特徴とする請求項６記載の等価性検証プログラム。
【請求項９】
前記テストシナリオ生成手段では、ＧＵＩを利用して入力サイクル毎に入力形態の選択を受け付けることを特徴とする請求項６記載の等価性検証プログラム。
【請求項１０】
前記テストシナリオ生成手段では、ＧＵＩを利用してシミュレーション時間毎に入力形態の選択を受け付けることを特徴とする請求項６記載の等価性検証プログラム。
【請求項１１】
前記テストシナリオ生成手段では、受け付けた入力形態のパラメータから波形イメージをグラフとして表示することを特徴とする請求項６から請求項１０のいずれか１に記載の等価性検証プログラム。
【請求項１２】
前記テストシナリオ生成手段では、ＧＵＩを利用して作成したテストシナリオを自動的にアナログ用のハードウェア記述言語に変換することを特徴とする請求項３から請求項１１のいずれか１に記載の等価性検証プログラム。
【請求項１３】
前記シミュレーション手段では、ＧＵＩを利用して作成したテストシナリオから、アナログ回路またはその特性モデルについてそれぞれ単体でシミュレーションを行うことを特徴とする請求項３から請求項１２のいずれか１に記載の等価性検証プログラム。
【請求項１４】
前記シミュレーション手段では、端子情報、電圧値、電流値、周波数特性、利得値、時間、およびアサーション結果をログ出力することを特徴とする請求項１から請求項１３のいずれか１に記載の等価性検証プログラム。
【請求項１５】
前記シミュレーション手段では、サンプリング周期毎にログ出力することを特徴とする請求項１から請求項１４のいずれか１に記載の等価性検証プログラム。
【請求項１６】
前記シミュレーション手段では、指定された時間の値をログ出力することを特徴とする請求項１から請求項１４のいずれか１に記載の等価性検証プログラム。
【請求項１７】
前記シミュレーション手段では、アナログ回路とその特性モデルとの出力遅延の誤差を埋めるために、設定した電圧値、電流値、利得値、または、周波数に比較する端子が達した時からログ出力することを特徴とする請求項１から請求項１６のいずれか１に記載の等価性検証プログラム。
【請求項１８】
前記シミュレーション手段では、フィルターを出力端子に付加し、フィルター後の値をログ出力することを特徴とする請求項１から請求項１７のいずれか１に記載の等価性検証プログラム。
【請求項１９】
前記テキストデータ変換手段では、端子情報、電圧値、電流値、周波数特性、利得値、および時間を自動的にシミュレーションログから表に変換することを特徴とする請求項１から請求項１８のいずれか１に記載の等価性検証プログラム。
【請求項２０】
前記比較手段では、電圧値または電流値が設定された誤差範囲であるか否かに基づき比較することを特徴とする請求項１から請求項１９のいずれか１に記載の等価性検証プログラム。
【請求項２１】
前記比較手段では、周波数または時間が設定された誤差範囲であるか否かに基づき比較することを特徴とする請求項１から請求項２０のいずれか１に記載の等価性検証プログラム。
【請求項２２】
前記比較手段では、アナログ端子に加えて、デジタル端子での比較も行うことを特徴とする請求項１から請求項２１のいずれか１に記載の等価性検証プログラム。
【請求項２３】
前記比較手段では、複数の端子をまとめたバスの値として比較を行うことを特徴とする請求項１から請求項２２のいずれか１に記載の等価性検証プログラム。
【請求項２４】
前記比較手段では、２つの差動端子をまとめて論理値として比較を行うことを特徴とする請求項１から請求項２３のいずれか１に記載の等価性検証プログラム。
【請求項２５】
アナログ回路とその特性モデルとの等価性を検証するために、コンピュータを、
アナログ回路とその特性モデルについて共通のテストシナリオからそれぞれシミュレーションを行うシミュレーション手段と、
シミュレーション手段により得られたシミュレーションログから、アナログ回路とその特性モデルとの等価性を判断するための情報を表として記載したテキストデータに変換するテキストデータ変換手段と、
テキストデータ変換手段により得られたテキストデータを比較する比較手段
として機能させることを特徴とする等価性検証プログラムを記録したコンピュータ読み取り可能な記録媒体。
【請求項２６】
コンピュータを、更に、
前記シミュレーションを行うための検証環境を自動的に生成する検証環境構築手段
として機能させることを特徴とする請求項２５記載の等価性検証プログラムを記録したコンピュータ読み取り可能な記録媒体。
【請求項２７】
コンピュータを、更に、
前記シミュレーションを行う際のテストシナリオをＧＵＩ（グラフィカルユーザインターフェース）を利用して生成するテストシナリオ生成手段
として機能させることを特徴とする請求項２５または請求項２６記載の等価性検証プログラムを記録したコンピュータ読み取り可能な記録媒体。
【請求項２８】
アナログ回路とその特性モデルとの等価性を検証する等価性検証装置であって、
アナログ回路とその特性モデルについて共通のテストシナリオからそれぞれシミュレーションを行うシミュレーション手段と、
シミュレーション手段により得られたシミュレーションログから、アナログ回路とその特性モデルとの等価性を判断するための情報を表として記載したテキストデータに変換するテキストデータ変換手段と、
テキストデータ変換手段により得られたテキストデータを比較する比較手段
とを備えたことを特徴とする等価性検証装置。
【請求項２９】
前記シミュレーションを行うための検証環境を自動的に生成する検証環境構築手段
を更に備えたことを特徴とする請求項２８記載の等価性検証装置。
【請求項３０】
前記シミュレーションを行う際のテストシナリオをＧＵＩ（グラフィカルユーザインターフェース）を利用して生成するテストシナリオ生成手段
を更に備えたことを特徴とする請求項２８または請求項２９記載の等価性検証装置。
【請求項３１】
アナログ回路とその特性モデルとの等価性を検証する等価性検証方法であって、
アナログ回路とその特性モデルについて共通のテストシナリオからそれぞれシミュレーションを行うシミュレーション手順と、
シミュレーション手順により得られたシミュレーションログから、アナログ回路とその特性モデルとの等価性を判断するための情報を表として記載したテキストデータに変換するテキストデータ変換手順と、
テキストデータ変換手順により得られたテキストデータを比較する比較手順
とを含むことを特徴とする等価性検証方法。
【請求項３２】
前記シミュレーションを行うための検証環境を自動的に生成する検証環境構築手順
を更に含むことを特徴とする請求項３１記載の等価性検証方法。
【請求項３３】
前記シミュレーションを行う際のテストシナリオをＧＵＩ（グラフィカルユーザインターフェース）を利用して生成するテストシナリオ生成手順
を更に含むことを特徴とする請求項３１または請求項３２記載の等価性検証方法。
【請求項３４】
前記テストシナリオ生成手順では、ＧＵＩを利用して各端子に関して比較するか否かを選択することを特徴とする請求項３３記載の等価性検証方法。
【請求項３５】
前記テストシナリオ生成手順では、ＧＵＩを利用して各端子に関して負荷を付加するか否かを選択することを特徴とする請求項３３または請求項３４記載の等価性検証方法。
【請求項３６】
前記テストシナリオ生成手順では、ＧＵＩを利用して入力形態を選択することを特徴とする請求項３３から請求項３５のいずれか１に記載の等価性検証方法。
【請求項３７】
前記テストシナリオ生成手順では、ＧＵＩを利用してバス化された複数端子に対してまとめて入力形態を選択することを特徴とする請求項３６記載の等価性検証方法。
【請求項３８】
前記テストシナリオ生成手順では、ＧＵＩを利用して差動端子である２つの端子に対してまとめて入力形態を選択することを特徴とする請求項３６記載の等価性検証方法。
【請求項３９】
前記テストシナリオ生成手順では、ＧＵＩを利用して入力サイクル毎に入力形態を選択することを特徴とする請求項３６記載の等価性検証方法。
【請求項４０】
前記テストシナリオ生成手順では、ＧＵＩを利用してシミュレーション時間毎に入力形態を選択することを特徴とする請求項３６記載の等価性検証方法。
【請求項４１】
前記テストシナリオ生成手順では、選択した入力形態のパラメータから波形イメージをグラフとして表示することを特徴とする請求項３６から請求項４０のいずれか１に記載の等価性検証方法。
【請求項４２】
前記テストシナリオ生成手順では、ＧＵＩを利用して作成したテストシナリオを自動的にアナログ用のハードウェア記述言語に変換することを特徴とする請求項３３から請求項４１のいずれか１に記載の等価性検証方法。
【請求項４３】
前記シミュレーション手順では、ＧＵＩを利用して作成したテストシナリオから、アナログ回路またはその特性モデルについてそれぞれ単体でシミュレーションを行うことを特徴とする請求項３３から請求項４２のいずれか１に記載の等価性検証方法。
【請求項４４】
前記シミュレーション手順では、端子情報、電圧値、電流値、周波数特性、利得値、時間、およびアサーション結果をログ出力することを特徴とする請求項３１から請求項４３のいずれか１に記載の等価性検証方法。
【請求項４５】
前記シミュレーション手順では、サンプリング周期毎にログ出力することを特徴とする請求項３１から請求項４４のいずれか１に記載の等価性検証方法。
【請求項４６】
前記シミュレーション手順では、指定された時間の値をログ出力することを特徴とする請求項３１から請求項４４のいずれか１に記載の等価性検証方法。
【請求項４７】
前記シミュレーション手順では、アナログ回路とその特性モデルとの出力遅延の誤差を埋めるために、設定した電圧値、電流値、利得値、または、周波数に比較する端子が達した時からログ出力することを特徴とする請求項３１から請求項４６のいずれか１に記載の等価性検証方法。
【請求項４８】
前記シミュレーション手順では、フィルターを出力端子に付加し、フィルター後の値をログ出力することを特徴とする請求項３１から請求項４７のいずれか１に記載の等価性検証方法。
【請求項４９】
前記テキストデータ変換手順では、端子情報、電圧値、電流値、周波数特性、利得値、および時間を自動的にシミュレーションログから表に変換することを特徴とする請求項３１から請求項４８のいずれか１に記載の等価性検証方法。
【請求項５０】
前記比較手順では、電圧値または電流値が設定された誤差範囲であるか否かに基づき比較することを特徴とする請求項３１から請求項４９のいずれか１に記載の等価性検証方法。
【請求項５１】
前記比較手順では、周波数または時間が設定された誤差範囲であるか否かに基づき比較することを特徴とする請求項３１から請求項５０のいずれか１に記載の等価性検証方法。
【請求項５２】
前記比較手順では、アナログ端子に加えて、デジタル端子での比較も行うことを特徴とする請求項３１から請求項５１のいずれか１に記載の等価性検証方法。
【請求項５３】
前記比較手順では、複数の端子をまとめたバスの値として比較を行うことを特徴とする請求項３１から請求項５２のいずれか１に記載の等価性検証方法。
【請求項５４】
前記比較手順では、２つの差動端子をまとめて論理値として比較を行うことを特徴とする請求項３１から請求項５３のいずれか１に記載の等価性検証方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ回路とその特性モデルとの等価性を検証するための等価性検証プログラム、等価性検証プログラムを記録したコンピュータ読み取り可能な記録媒体、等価性検証装置、および等価性検証方法に関する。
【背景技術】
【０００２】
近年、ＳＯＣ（System on Chip）と呼ばれる数百万ゲート以上の大規模集積回路が開発されている。ＳＯＣは、従来であれば複数の半導体集積回路で実現していた処理システムを１チップに集積化したものであり、一般に、アナログ回路とデジタル回路が混在して集積される。
【０００３】
ところが、従来のアナログ回路の開発手法は、仕様作成、設計、検証において、全て目視で確認する場合が多かった。この手法は、ここ２０年程変化しておらず、そのため技術者の経験やスキルに頼った設計が行われてきた。また、年々アナログ回路の機能は複雑化してきており、デジタル回路もとりこまれるようになった。更に、アナログ回路のシミュレーションは、ＳＰＩＣＥ（Software Process Improvement Capability determination）などの回路シミュレータにより行われてきたが、これは性能検証が主体であるため、機能検証や出荷試験については十分でなかった。その結果、ＳＯＣで生じる不具合の大半は、アナログ回路に起因するものであった。
【０００４】
また、ＳＯＣ全体でのシミュレーション時には、アナログ回路の疑似動作を行うライブラリを用いる場合があるが、ライブラリが十分に検証されていないため、ライブラリとアナログ回路の動作が一致していないことが多く、十分な検証をすることができなかった。なお、ＳＯＣ全体でのシミュレーション時にアナログ回路を使用することも可能であるが、膨大なシミュレーション時間が必要となり、現実的ではない。
【０００５】
このような状況の中、ＡＨＤＬ（Analog Hardware Description Language）と呼ばれるアナログ用のハードウェア記述言語が標準化された。この言語は、アナログ回路の機能を記述することが可能であり、かつ比較的シミュレーション速度も速い。よって、この言語を用いてアナログ回路の特性モデルを作成し、ＳＯＣ全体でのシミュレーションを行うようにすれば、作業効率を向上させ、シミュレーションの再現性も高めることができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−３１２７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、アナログ回路の特性モデルを用いてＳＯＣ全体でのシミュレーションをしても、特性モデルとアナログ回路との等価性がなければ十分な検証を行うことができないという問題があった。また、アナログ回路とその特性モデルの等価性を検証するにしても、特性モデル開発者と等価性検証者が異なることがあり、等価性検証者がアナログ用のハードウェア記述言語に不慣れな場合には簡単に検証することができないという問題もあった。そこで、アナログ回路とその特性モデルとの等価性を簡単に検証できる方法およびシステムの開発が望まれていた。
【０００８】
なお、特許文献１は、アナログ回路とその特性モデルの等価性を検証する方法に関するものであり、アナログ回路またはその機能モデルから回路用の検証ベクタを抽出し、この検証ベクタをテスト対象回路に入力可能なテスト回路を作成して、これらテスト回路および検証ベクタを用いてアナログ回路および機能モデルの検証を行いその結果を比較する方法が記載されている。しかし、比較の仕方については具体的な記載がなく、また、本発明とは検証ベクタの作成方法も異なる。
【０００９】
本発明は、このような問題に基づきなされたものであり、アナログ回路とその特性モデルとの等価性を効果的かつ容易に検証することができる等価性検証プログラム、等価性検証プログラムを記録したコンピュータ読み取り可能な記録媒体、等価性検証装置、および等価性検証方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の等価性検証プログラムは、アナログ回路とその特性モデルとの等価性を検証するために、コンピュータを、アナログ回路とその特性モデルについて共通のテストシナリオからそれぞれシミュレーションを行うシミュレーション手段と、シミュレーション手段により得られたシミュレーションログから、アナログ回路とその特性モデルとの等価性を判断するための情報を表として記載したテキストデータに変換するテキストデータ変換手段と、テキストデータ変換手段により得られたテキストデータを比較する比較手段として機能させるためのものである。
【００１１】
本発明の等価性検証プログラムを記録したコンピュータ読み取り可能な記録媒体は、アナログ回路とその特性モデルとの等価性を検証するために、コンピュータを、アナログ回路とその特性モデルについて共通のテストシナリオからそれぞれシミュレーションを行うシミュレーション手段と、シミュレーション手段により得られたシミュレーションログから、アナログ回路とその特性モデルとの等価性を判断するための情報を表として記載したテキストデータに変換するテキストデータ変換手段と、テキストデータ変換手段により得られたテキストデータを比較する比較手段として機能させるためのものである。
【００１２】
本発明の等価性検証装置は、アナログ回路とその特性モデルとの等価性を検証するものであって、アナログ回路とその特性モデルについて共通のテストシナリオからそれぞれシミュレーションを行うシミュレーション手段と、シミュレーション手段により得られたシミュレーションログから、アナログ回路とその特性モデルとの等価性を判断するための情報を表として記載したテキストデータに変換するテキストデータ変換手段と、テキストデータ変換手段により得られたテキストデータを比較する比較手段とを備えたものである。
【００１３】
本発明の等価性検証方法は、アナログ回路とその特性モデルとの等価性を検証するものであって、アナログ回路とその特性モデルについて共通のテストシナリオからそれぞれシミュレーションを行うシミュレーション手順と、シミュレーション手順により得られたシミュレーションログから、アナログ回路とその特性モデルとの等価性を判断するための情報を表として記載したテキストデータに変換するテキストデータ変換手順と、テキストデータ変換手順により得られたテキストデータを比較する比較手順とを含むものである。
【発明の効果】
【００１４】
本発明の等価性検証プログラム、等価性検証プログラムを記録したコンピュータ読み取り可能な記録媒体、等価性検証装置、および等価性検証方法によれば、シミュレーションログから、アナログ回路とその特性モデルとの等価性を判断するための情報を表として記載したテキストデータに変換するようにしたので、アナログ回路とその特性モデルに不一致箇所があった場合に、その不一致箇所を素早く特定することができる。よって、アナログ回路とその特性モデルとの等価性を容易かつ効果的に検証することができる。
【００１５】
特に、シミュレーションを行うための検証環境を自動的に生成するようにすれば、検証環境を容易に立ち上げることができる。よって、検証者の熟練度に依存せずに容易かつ効果的に検証を行うことができる。
【００１６】
また、シミュレーションを行う際のテストシナリオをＧＵＩ（グラフィカルユーザインターフェース）を利用して生成するようにすれば、テストシナリオを視覚的または直観的に容易に作成することができる。よって、検証者の熟練度に依存せずに容易かつ効果的に検証を行うことができる。
【００１７】
更に、テストシナリオの生成において、ＧＵＩを利用して各端子に関して比較するか否かを選択するようにすれば、効果的にアナログ回路とその特性モデルを比較することができる。
【００１８】
加えて、テストシナリオの生成において、ＧＵＩを利用して、各端子に関して負荷を付加するか否かを選択するようにすれば、または、入力形態を選択するようにすれば、または、バス化された複数端子に対してまとめて入力形態を選択するようにすれば、または、差動端子である２つの端子に対してまとめて入力形態を選択するようにすれば、または、入力サイクル毎に入力形態を選択するようにすれば、または、シミュレーション時間毎に入力形態を選択するようにすれば、様々なパターンに対しての比較をすることができる。
【００１９】
更にまた、テストシナリオの生成において、入力形態のパラメータから波形イメージをグラフとして表示するようにすれば、容易に入力形態を検討することができ、容易にテストシナリオを作成することができる。
【００２０】
加えてまた、テストシナリオの生成において、ＧＵＩを利用して作成したテストシナリオを自動的にアナログ用のハードウェア記述言語に変換するようにすれば、容易にテストシナリオを作成することができる。
【００２１】
更にまた、シミュレーションにおいて、ＧＵＩを利用して作成したテストシナリオから、アナログ回路またはその特性モデルについてそれぞれ単体でシミュレーションを行うようにすれば、アナログ回路またはその特性モデルの単体検証を容易に行うことができる。
【００２２】
加えてまた、シミュレーションにおいて、端子情報、電圧値、電流値、周波数特性、利得値、時間、およびアサーション結果をログ出力するようにすれば、または、サンプリング周期毎にログ出力するようにすれば、または、指定された時間の値をログ出力するようにすれば、または、アナログ回路とその特性モデルとの出力遅延の誤差を埋めるために、設定した電圧値、電流値、利得値、または、周波数に比較する端子が達した時からログ出力するようにすれば、または、フィルターを出力端子に付加し、フィルター後の値をログ出力するようにすれば、シミュレーションの結果を効果的に比較することができる。
【００２３】
更にまた、シミュレーションログから、アナログ回路とその特性モデルとの等価性を判断するための情報として、端子情報、電圧値、電流値、周波数特性、利得値、および時間を自動的に表に変換するようにすれば、シミュレーションの結果を効果的に比較することができる。
【００２４】
加えてまた、シミュレーションの結果を電圧値または電流値が設定された誤差範囲であるか否かに基づき比較するようにすれば、または、周波数または時間が設定された誤差範囲であるか否かに基づき比較するようにすれば、または、アナログ端子に加えて、デジタル端子での比較も行うようにすれば、または、複数の端子をまとめたバスの値として比較を行うようにすれば、または、２つの差動端子をまとめて論理値として比較を行うようにすれば、効果的に比較することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の一実施の形態に係る等価性検証装置のシステム構成図である。
【図２】図１に示した等価性検証装置により実行される処理のフローを表わす図である。
【図３】図２に示した検証環境構築手順のフローを表わす図である。
【図４】図２に示したテストシナリオ作成手順のフローを表わす図である。
【図５】図２に示したテストシナリオを作成する際に用いるＧＵＩの構成図である。
【図６】図２に示したスコアボード作成手順により作成されるスコアボードの構成図である。
【発明を実施するための形態】
【００２６】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００２７】
図１は、本発明の一実施の形態に係るアナログ回路とその特性モデルとの等価性を検証する等価性検証装置１０のシステム構成図である。この等価性検証装置１０は、例えば、メインメモリ１１と、中央処理装置１２と、ファイル装置１３と、入力装置１４と、出力装置１５とを備えている。
【００２８】
メインメモリ１１には、等価性検証プログラムが記録されている。等価性検証プログラムは、例えば、コンピュータ読み取り可能な記録媒体に記録されたものをコピーしてもよく、また、インターネットなどのコンピュータネットワークを用いてダウンロードしてもよい。
【００２９】
中央処理装置１２は、メインメモリ１１の等価性検証プログラムの指令を受け、アナログ回路とその特性モデルについて共通のテストシナリオからそれぞれシミュレーションを行うシミュレーション手段と、シミュレーション手段により得られたシミュレーションログから、アナログ回路とその特性モデルとの等価性を判断するための情報を表として記載したテキストデータに変換するテキストデータ変換手段と、テキストデータ変換手段により得られたテキストデータを比較する比較手段として機能するようになっている。また、中央処理装置１２は、メインメモリ１１の等価性検証プログラムの指令を受け、必要に応じて、シミュレーションを行うための検証環境を自動的に生成する検証環境生成手段およびシミュレーションを行う際のテストシナリオをＧＵＩを利用して生成するテストシナリオ生成手段としても機能するようになっている。
【００３０】
ファイル装置１３には、例えば、等価性を検証するアナログ回路とその特性モデルが記録される。
【００３１】
図２は、等価性検証装置１０により実行される処理のフローであり、図３は、図２に示した検証環境構築手順のフローであり、図４は、図２に示したテストシナリオ作成手順のフローである。この等価性検証装置１０では、まず、例えば、等価性を検証するアナログ回路とその特性モデルが入力装置１４から入力され、ファイル装置１３に記録される（入力手順；ステップＳ１１０）。アナログ回路は、例えば、ＨＳＰＩＣＥ記述またはＳＰＥＣＴＲＥ記述などのＳＰＩＣＥネットリストデータで入力し、特性モデルは、例えば、アナログ用のハードウェア記述言語で書かれたデータで入力する。
【００３２】
次いで、中央処理装置１２は、メインメモリ１１中の等価性検証プログラムの指令を受け、例えば、ファイル装置１３に記録されているアナログ回路およびその特性モデルを参照して、例えば、ＣシェルスクリプトとＰｅｒｌスクリプトにより、アナログ回路およびその特性モデルについてそれぞれ自動的に検証環境を構築する（検証環境構築手順；ステップＳ１２０）。なお、このとき用いるプログラミング言語は、ＣシェルスクリプトおよびＰｅｒｌスクリプトに限らず、Ｂａｓｈ、Ｔｃｓｈ、Ａｗｋ、Ｃ、Ｃ＋＋、ＶＢ、ＶＢＡ、ＪＡＶＡ（登録商標）などの他のプログラミング言語を用いても良い。
【００３３】
検証環境構築手順（ステップＳ１２０）では、例えば、図３に示したように、まず、アナログ回路およびその特性モデルを参照して、それぞれについてディレクトリとファイル構造を形成する（ステップＳ１２１）。次いで、それぞれについて、シミュレーション時に使用するハードウェア言語で書かれたモジュール群をテストパーツとして用意する（ステップＳ１２２）。続いて、それぞれについて、シミュレーションおよび比較を行う実行スクリプトを用意する（ステップＳ１２３）。そののち、それぞれについて、シミュレーション用のトップネットを作成する（ステップＳ１２４）。次いで、アナログ回路またはその特性モデルとトップネットとを結線する（ステップＳ１２５）。続いて、アナログ回路およびその特性モデルのそれぞれについて、テストシナリオ作成用に端子情報を記載したテキストデータを作成する（ステップＳ１２６）。これにより検証環境が構築される。
【００３４】
続いて、中央処理装置１２は、メインメモリ１１中の等価性検証プログラムの指令を受け、例えば、検証環境構築手順（ステップＳ１２０）において構築した検証環境に基づき、アナログ回路およびその特性モデルについてそれぞれテストシナリオを作成する（テストシナリオ作成手順；ステップＳ１３０）。テストシナリオ作成手順（ステップＳ１３０）では、例えば、ＧＵＩを用い、検証者により、比較する出力端子、サンプリングする時間間隔、入力形態、アサーション、負荷の有無、比較誤差範囲などの検証に必要な情報が入力される。
【００３５】
具体的には、例えば図４に示したように、まず、検証環境構築手順（ステップＳ１２０）において作成された端子情報をＧＵＩに取り込む（ステップＳ１３１）。図５は、テストシナリオを作成する際に用いるＧＵＩの構成例である。これは、例えば、Ｅｘｃｅｌシートを用いたものであるが、Ｃ、Ｃ＋＋、ＶＢ、ＪＡＶＡ（登録商標）などのプログラミング言語を用いてＧＵＩを形成しても良い。
【００３６】
次いで、このＧＵＩを用い、検証者により、シミュレーションにおけるパラメータ、例えば、シナリオ名、入力周期、ステップ数などを設定する（ステップＳ１３２）。続いて、ＧＵＩを用い、検証者により、負荷情報、比較制御、入力制御などの端子情報を設定する（ステップＳ１３３）。負荷情報は、例えば、各端子に関して負荷を付加するか否かの情報であり、負荷ありか負荷なしかを選択できるようになっている。
【００３７】
比較制御は、例えば、各端子に関して比較するか否かの制御であり、比較制御ありか比較制御なしかを選択できるようになっている。比較制御ありの場合には、例えば、サンプリングする時間間隔、自動遅延の有無、遅延時間、ＬＰＦ（低域通過濾波器）の有無なども設定する。
【００３８】
入力制御は、例えば、入力形態の制御であり、入力形態を選択して入力できるようになっている。入力形態としては、Ｓｉｎｅ波、Ｃｏｓ波、矩形波、三角波、ランダム波、減衰波、あるいは変調波などの考え得るすべての入力形態が挙げられる。入力形態を設定した場合には、例えば、オフセット電圧、振幅電圧などのパラメータも設定する。この場合、選択した入力形態のパラメータから波形イメージをグラフとして表示するようにしてもよい。
【００３９】
次に、ＧＵＩを用い、検証者により、時間軸に対する入力制御および出力制御を設定する（ステップＳ１３４）。例えば、バス化された複数端子に対してまとめて入力形態を選択するようにしてもよく、差動端子である２つの端子に対してまとめて入力形態を選択するようにしてもよく、入力サイクル毎に入力形態を選択するようにしてもよく、シミュレーション時間毎に入力形態を選択するようにしてもよい。また、出力制御としては、アサーション、または比較誤差範囲などの検証結果を判断するための条件を入力する。出力制御についても、入力制御と同様に、例えば、バス化された複数端子に対してまとめて設定するようにしてもよく、差動端子である２つの端子に対してまとめて設定するようにしてもよく、入力サイクル毎に設定するようにしてもよく、シミュレーション時間毎に設定するようにしてもよい。なお、図５では、入力サイクル毎に入力形態を選択すると共に出力制御も設定する場合を示している。
【００４０】
検証に必要な情報の選択が終了したのち、ＧＵＩを利用して作成したテストシナリオを、例えば、Ｖｅｒｉｌｏｇ−ＡおよびＶｅｒｉｌｏｇ−ＡＭＳ、Ｓｐｉｃｅ記述のアナログ用のハードウェア記述言語に、ＶＢＡにより自動的に変換する（ステップＳ１３５）。その際、Ｃ、Ｃ＋＋、ＶＢ、ＪＡＶＡ（登録商標）などのプログラミング言語を用いても良い。これによりテストシナリオが得られる。
【００４１】
そののち、中央処理装置１２は、メインメモリ１１中の等価性検証プログラムの指令を受け、例えば、アナログ回路とその特性モデルについて、テストシナリオ作成手順（ステップＳ１３０）において作成した共通のテストシナリオからそれぞれシミュレーションを行い、シミュレーションログを出力する（シミュレーション手順；ステップＳ１４０）。なお、共通のテストシナリオというのは、例えば、シミュレーションログを比較できるように条件などを同じように設定して作成されたテストシナリオという意味合いである。シミュレーションには、一般的に知られているツールを用いることができる。また、シミュレーションン手順（ステップＳ１４０）では、アナログ回路またはその特性モデルについてそれぞれ単体でシミュレーションを行うことが好ましい。
【００４２】
シミュレーションログとしては、例えば、端子情報、電圧値、電流値、周波数特性、利得値、時間、およびアサーション結果をログ出力する。その際、サンプリング周期毎にログ出力するようにしてもよく、指定された時間の値をログ出力するようにしてもよい。更に、シミュレーションログの出力においては、アナログ回路とその特性モデルとの出力遅延の誤差を埋めるために、設定した電圧値、電流値、利得値、または、周波数に比較する端子が達した時からログ出力するようにすることが好ましく、また、フィルターを出力端子に付加し、フィルター後の値をログ出力するようにしてもよい。なお、これらは、例えば、テストシナリオ作成手順（ステップＳ１３０）において検証者により設定される。
【００４３】
次いで、中央処理装置１２は、メインメモリ１１中の等価性検証プログラムの指令を受け、例えば、シミュレーション手順（ステップＳ１４０）において得られたシミュレーションログから、アナログ回路とその特性モデルとの等価性を判断するための情報を表として記載したスコアボードと呼ぶテキストデータに変換する（テキストデータ変換手順；ステップＳ１５０）。テキストデータ変換手順（ステップＳ１５０）では、例えば、アナログ回路とその特性モデルについてそれぞれ得られたシミュレーションログを例えばＰｅｒｌスクリプトを用いて自動的にひとつのスコアボードに変換する。なお、Ｂａｓｈ、Ｔｃｓｈ、Ａｗｋ、Ｃ、Ｃ＋＋、ＶＢ、ＶＢＡ、ＪＡＶＡ（登録商標）などの他のプログラミング言語を用いても良い。
【００４４】
図６にスコアボードの例を示す。スコアボードでは、例えば、アナログ回路とその特性モデルとの等価性を判断するための情報として、端子情報、電圧値、電流値、周波数特性、利得値、および時間などを自動的にシミュレーションログから表に変換する。
【００４５】
続いて、中央処理装置１２は、メインメモリ１１中の等価性検証プログラムの指令を受け、例えば、テキストデータ変換手順（ステップＳ１５０）において得られたテキストデータを比較する（比較手段；ステップＳ１６０）。例えば、アナログ回路とその特性モデルについて得られたデータを比較し、その差異が設定された比較誤差範囲であれば等価性あり、比較誤差範囲外であれば等価性なしと判断する。具体的には、電圧値または電流値が設定された比較誤差範囲であるか否かに基づき比較するようにしてもよく、周波数または時間が設定された比較誤差範囲であるか否かに基づき比較するようにしてもよい。比較誤差範囲は、例えば、テストシナリオ作成手順（ステップＳ１３０）において検証者により設定される。
【００４６】
また、比較手段（ステップＳ１６０）では、アナログ端子に加えて、デジタル端子での比較も行うようにしてもよく、複数の端子をまとめたバスの値として比較を行うようにしても、２つの差動端子をまとめて論理値として比較を行うようにしてもよい。比較は、例えば、Ｐｅｒｌスクリプトにより行う。なお、比較実行においても、Ｂａｓｈ、Ｔｃｓｈ、Ａｗｋ、Ｃ、Ｃ＋＋、ＶＢ、ＶＢＡ、ＪＡＶＡ（登録商標）などの他のプログラミング言語を用いてもよい。比較結果は、例えば、テキストデータとしてまたはモニタ上に出力する。これにより、アナログ回路とその特性モデルの等価性が確認される。
【００４７】
このように本実施の形態によれば、シミュレーションログから、アナログ回路とその特性モデルとの等価性を判断するための情報を表として記載したテキストデータに変換するようにしたので、アナログ回路とその特性モデルに不一致箇所があった場合に、その不一致箇所を素早く特定することができる。よって、アナログ回路とその特性モデルとの等価性を容易かつ効果的に検証することができる。
【００４８】
特に、シミュレーションを行うための検証環境を自動的に生成するようにすれば、検証環境を容易に立ち上げることができる。よって、検証者の熟練度に依存せずに容易かつ効果的に検証を行うことができる。
【００４９】
また、シミュレーションを行う際のテストシナリオをＧＵＩを利用して生成するようにすれば、テストシナリオを視覚的または直観的に容易に作成することができる。よって、検証者の熟練度に依存せずに容易かつ効果的に検証を行うことができる。
【００５０】
更に、テストシナリオの生成において、ＧＵＩを利用して各端子に関して比較するか否かを選択するようにすれば、効果的にアナログ回路とその特性モデルを比較することができる。
【００５１】
加えて、テストシナリオの生成において、ＧＵＩを利用して、各端子に関して負荷を付加するか否かを選択するようにすれば、または、入力形態を選択するようにすれば、バス化された複数端子に対してまとめて入力形態を選択するようにすれば、または、差動端子である２つの端子に対してまとめて入力形態を選択するようにすれば、または、入力サイクル毎に入力形態を選択するようにすれば、シミュレーション時間毎に入力形態を選択するようにすれば、様々なパターンに対しての比較をすることができる。
【００５２】
更にまた、テストシナリオの生成において、入力形態のパラメータから波形イメージをグラフとして表示するようにすれば、容易に入力形態を検討することができ、容易にテストシナリオを作成することができる。
【００５３】
加えてまた、テストシナリオの生成において、ＧＵＩを利用して作成したテストシナリオを自動的にアナログ用のハードウェア記述言語に変換するようにすれば、容易にテストシナリオを作成することができる。
【００５４】
更にまた、シミュレーションにおいて、ＧＵＩを利用して作成したテストシナリオから、アナログ回路またはその特性モデルについてそれぞれ単体でシミュレーションを行うようにすれば、アナログ回路またはその特性モデルの単体検証を容易に行うことができる。
【００５５】
加えてまた、シミュレーションにおいて、端子情報、電圧値、電流値、周波数特性、利得値、時間、およびアサーション結果をログ出力するようにすれば、または、サンプリング周期毎にログ出力するようにすれば、または、指定された時間の値をログ出力するようにすれば、または、アナログ回路とその特性モデルとの出力遅延の誤差を埋めるために、設定した電圧値、電流値、利得値、または、周波数に比較する端子が達した時からログ出力するようにすれば、または、フィルターを出力端子に付加し、フィルター後の値をログ出力するようにすれば、シミュレーションの結果を効果的に比較することができる。
【００５６】
更にまた、シミュレーションログから、アナログ回路とその特性モデルとの等価性を判断するための情報として、端子情報、電圧値、電流値、周波数特性、利得値、および時間を自動的に表に変換するようにすれば、シミュレーションの結果を効果的に比較することができる。
【００５７】
加えてまた、シミュレーションの結果を電圧値または電流値が設定された誤差範囲であるか否かに基づき比較するようにすれば、または、周波数または時間が設定された誤差範囲であるか否かに基づき比較するようにすれば、または、アナログ端子に加えて、デジタル端子での比較も行うようにすれば、または、複数の端子をまとめたバスの値として比較を行うようにすれば、または、２つの差動端子をまとめて論理値として比較を行うようにすれば、効果的に比較することができる。
【００５８】
以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されるものではなく、種々変形可能である。例えば、等価性検証プログラムは、コンピュータを検証環境生成手段およびテストシナリオ生成手段として機能させるように構成されていなくてもよく、別途作成されたテストシナリオを用いるようにしてもよい。
【産業上の利用可能性】
【００５９】
アナログ回路とその特性モデルの等価性を検証する際に用いることができる。
【符号の説明】
【００６０】
１０…等価性検証装置、１１…メインメモリ、１２…中央処理装置、１３…ファイル装置、１４…入力装置、１５…出力装置
【図１】
2010282593.tif 000003
【図２】
2010282593.tif 000004
【図３】
2010282593.tif 000005
【図４】
2010282593.tif 000006
【図５】
2010282593.tif 000007
【図６】
2010282593.tif 000008