(57)【要約】【課題】半導体層とベース基板との密着性を向上させ、貼り合わせ不良を低減することを目的の一とする。【解決手段】半導体基板上に酸化膜を形成し、酸化膜を介して半導体基板に加速されたイオンを照射することにより、半導体基板の表面から所定の深さの領域に脆化領域を形成し、半導体基板上の酸化膜及びベース基板上に対して、バイアス電圧を印加してプラズマ処理を行い、半導体基板の表面とベース基板の表面とを対向させ、酸化膜の表面とベース基板の表面とを接合させ、酸化膜の表面とベース基板の表面とを接合させた後に熱処理を行い、脆化領域を境として分離することにより、ベース基板上に酸化膜を介して半導体層を形成する。【選択図】図１
2010050444.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に酸化膜を形成し、
前記酸化膜を介して前記半導体基板に加速されたイオンを照射することにより、前記半導体基板に脆化領域を形成し、
ベース基板に対して、バイアス電圧を印加してプラズマ処理を行い、
前記半導体基板の表面と前記ベース基板の表面とを対向させ、前記酸化膜の表面と前記ベース基板の表面とを接合させ、
前記酸化膜の表面と前記ベース基板の表面とを接合させた後に熱処理を行い、前記脆化領域を境として分離することにより、前記ベース基板上に前記酸化膜を介して半導体層を形成することを特徴とするＳＯＩ基板の作製方法。
【請求項２】
複数の半導体基板上にそれぞれ酸化膜を形成し、前記それぞれの酸化膜を介して前記複数の半導体基板に加速されたイオンを照射することにより、前記複数の半導体基板それぞれ脆化領域を形成し、
ベース基板に対して、バイアス電圧を印加してプラズマ処理を行い、
前記複数の半導体基板のそれぞれの表面と前記ベース基板の表面とを対向させ、前記酸化膜の表面と前記ベース基板の表面とを接合させ、
前記酸化膜の表面と前記ベース基板の表面とを接合させた後に熱処理を行い、前記脆化領域を境として分離することにより、前記ベース基板上に前記酸化膜を介して複数の半導体層を形成することを特徴とするＳＯＩ基板の作製方法。
【請求項３】
請求項１又は請求項２において、
前記プラズマ処理は、誘導結合プラズマエッチングで行うことを特徴とするＳＯＩ基板の作製方法。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記プラズマ処理が行われた前記ベース基板は、水との接触角が５°以下であることを特徴とするＳＯＩ基板の作製方法。
【請求項５】
半導体基板上に酸化膜を形成し、前記酸化膜を介して前記半導体基板に加速されたイオンを照射することにより、前記半導体基板に脆化領域を形成し、
ベース基板上に対して、第１のバイアス電圧を印加して第１のプラズマ処理を行い、
前記第１のプラズマ処理がされた前記ベース基板上に窒素含有層を形成し、
前記半導体基板上の前記酸化膜及び前記ベース基板上の前記窒素含有層の少なくとも一方に対して、第２のバイアス電圧を印加して第２のプラズマ処理を行い、
前記半導体基板の表面と前記ベース基板の表面とを対向させ、前記酸化膜の表面と前記窒素含有層の表面とを接合させ、
前記酸化膜の表面と前記窒素含有層の表面とを接合させた後に熱処理を行い、前記脆化領域を境として分離することにより、前記ベース基板上に前記窒素含有層及び前記酸化膜を介して半導体層を形成することを有することを特徴とするＳＯＩ基板の作製方法。
【請求項６】
複数の半導体基板上にそれぞれ酸化膜を形成し、
前記酸化膜を介して前記複数の半導体基板に加速されたイオンを照射することにより、前記複数の半導体基板にそれぞれ脆化領域を形成し、
ベース基板上に対して、第１のバイアス電圧を印加して第１のプラズマ処理を行い、
前記第１のプラズマ処理がされた前記ベース基板上に窒素含有層を形成し、
前記複数の半導体基板上の前記酸化膜及び前記ベース基板上の前記窒素含有層の少なくとも一方に対して、第２のバイアス電圧を印加して第２のプラズマ処理を行い、
前記複数の半導体基板のそれぞれの表面と前記ベース基板の表面とを対向させ、前記酸化膜の表面と前記窒素含有層の表面とを接合させ、
前記酸化膜の表面と前記窒素含有層の表面とを接合させた後に熱処理を行い、前記脆化領域を境として分離することにより、前記ベース基板上に前記窒素含有層及び前記酸化膜を介して複数の半導体層を形成することを特徴とするＳＯＩ基板の作製方法。
【請求項７】
請求項５又は請求項６において、
前記第１のプラズマ処理は、誘導結合プラズマエッチングで行い、第２のプラズマ処理は、反応性イオンエッチングで行うことを特徴とするＳＯＩ基板の作製方法。
【請求項８】
半導体基板上に酸化膜を形成し、前記酸化膜を介して前記半導体基板に加速されたイオンを照射することにより、前記半導体基板に脆化領域を形成し、
ベース基板上に窒素含有層を形成し、
前記半導体基板上の前記酸化膜及び前記ベース基板上の前記窒素含有層の少なくとも一方に対して、の第１のバイアス電圧を印加して第１のプラズマ処理を行い、
前記半導体基板の表面と前記ベース基板の表面とを対向させ、前記酸化膜の表面と前記窒素含有層の表面とを接合させ、
前記酸化膜の表面と前記窒素含有層の表面とを接合させた後に熱処理を行い、前記脆化領域を境として分離することにより、前記ベース基板上に前記酸化膜及び前記窒素含有層を介して半導体層を形成することを特徴とするＳＯＩ基板の作製方法。
【請求項９】
複数の半導体基板上にそれぞれ酸化膜を形成し、
前記酸化膜を介して前記複数の半導体基板に加速されたイオンを照射することにより、前記複数の半導体基板にそれぞれ脆化領域を形成し、
ベース基板上に窒素含有層を形成し、
前記複数の半導体基板上の前記酸化膜及び前記ベース基板上の前記窒素含有層の少なくとも一方に対して、第１のバイアス電圧を印加して第１のプラズマ処理を行い、
前記複数の半導体基板の表面と前記ベース基板の表面とを対向させ、前記酸化膜の表面と前記窒素含有層との表面とを接合させ、
前記酸化膜の表面と前記窒素含有層の表面とを接合させた後に熱処理を行い、前記脆化領域を境として分離することにより、前記ベース基板上に前記窒素含有層及び前記酸化膜を介して半導体層を形成することを特徴とするＳＯＩ基板の作製方法。
【請求項１０】
半導体基板上に酸化膜を形成し、前記酸化膜を介して前記半導体基板に加速されたイオンを照射することにより、前記半導体基板に脆化領域を形成し、
ベース基板上に窒素含有層を形成し、
前記半導体基板上の前記酸化膜及び前記ベース基板上の前記窒素含有層の少なくとも一方に対して、第１のバイアス電圧を印加して第１のプラズマ処理を行い、
前記半導体基板上の前記酸化膜及び前記ベース基板上の前記窒素含有層の少なくとも一方に対して、表面処理を行い、
前記半導体基板の表面と前記ベース基板の表面とを対向させ、前記酸化膜の表面と前記窒素含有層の表面とを接合させ、
前記酸化膜の表面と前記窒素含有層の表面とを接合させた後に熱処理を行い、前記脆化領域を境として分離することにより、前記ベース基板上に前記酸化膜及び前記窒素含有層を介して半導体層を形成することを特徴とするＳＯＩ基板の作製方法。
【請求項１１】
請求項８又は請求項９において、
前記プラズマ処理は、誘導結合プラズマエッチングで行うことを特徴とするＳＯＩ基板の作製方法。
【請求項１２】
請求項１乃至請求項１１のいずれか一において、
前記酸化膜を、塩化水素又はトランス−１，２−ジクロロエチレンを含有させた酸化性雰囲気で前記半導体基板に熱酸化処理を行うことにより形成することを特徴とするＳＯＩ基板の作製方法。
【請求項１３】
請求項１乃至請求項１２のいずれか一において、
前記ベース基板として、ガラス基板を用いることを特徴とするＳＯＩ基板の作製方法。
【請求項１４】
請求項１乃至請求項１３のいずれか一において、
前記イオンの照射を、イオンドーピング装置を用いて行うことを特徴とするＳＯＩ基板の作製方法。
【請求項１５】
請求項１４において、
前記半導体基板に照射するイオンとして、Ｈ３＋イオンを主成分とすることを特徴とするＳＯＩ基板の作製方法。
【請求項１６】
請求項１乃至請求項１５のいずれか一において、
前記熱処理を、ベース基板の歪点以下の温度で行うことを特徴とするＳＯＩ基板の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁膜を介して半導体層が設けられた基板の作製方法に関し、特にＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板の作製方法に関する。また、絶縁膜を介して半導体層が設けられた基板を用いた半導体装置の作製方法に関する。
【背景技術】
【０００２】
近年、バルク状のシリコンウエハに代わり、絶縁表面に薄い単結晶半導体層が存在するＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を使った集積回路が開発されている。ＳＯＩ基板を使うことで、トランジスタのドレインと基板間における寄生容量が低減されるため、ＳＯＩ基板は半導体集積回路の性能を向上させるものとして注目されている。
【０００３】
ＳＯＩ基板を製造する方法の１つに、スマートカット法が知られている（例えば、特許文献１参照）。スマートカット法によるＳＯＩ基板の作製方法の概要を以下に説明する。まず、シリコンウエハにイオン注入法を用いて水素イオンを注入することによって表面から所定の深さに脆化領域を形成する。次に、水素イオンを注入したシリコンウエハを、酸化シリコン膜を介して、別のシリコンウエハに接合させる。その後、熱処理を行うことにより、水素イオンが注入されたシリコンウエハの一部が脆化領域を境に薄膜状に分離し、接合させた別のシリコンウエハ上に単結晶シリコン膜を形成することができる。また、スマートカット法は水素イオン注入剥離法と呼ぶこともある。
【０００４】
また、このようなスマートカット法を用いて単結晶シリコン層をガラスからなるベース基板上に形成する方法が提案されている（例えば、特許文献２参照）。ガラス基板はシリコンウエハよりも大面積化が可能であり且つ安価な基板であるため、主に、液晶表示装置等の製造に用いられている。ガラス基板をベース基板として用いることにより、大面積で安価なＳＯＩ基板を作製することが可能となる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−１２４０９２号公報
【特許文献２】特開２００２−１７０９４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
単結晶シリコン基板とベース基板との貼り合わせ工程において、ガラスからなるベース基板の表面の凹凸やパーティクルによって、接合界面にボイドが多発して、接合不良が増加する原因となっている。また、凹凸やパーティクルが存在すると、接合界面において、水素結合が起こりにくくなり、ベース基板と単結晶シリコン基板との接合強度が不十分となる。
【０００７】
このような接合不良が多発すると接合強度が低下して、ベース基板となるガラス基板と劈開された薄い単結晶シリコン層との接合界面において、薄い単結晶シリコン層が剥がれてしまうおそれがある。また、半導体装置を製造する場合においてもこのような接着不良があると、高品質の半導体装置を製造するための妨げとなる。
【０００８】
本発明の一態様は、これらの点に鑑みてなされたものであり、単結晶半導体層とベース基板との密着性を向上させ、貼り合わせ不良を低減することを目的の一とする。また、貼り合わせ工程及び半導体装置製造工程においても十分な接着強度をもつＳＯＩ基板の作製方法を提供することを目的の一とする。
【課題を解決するための手段】
【０００９】
本発明の一態様は、半導体基板側に酸化膜を設け、ベース基板側にプラズマ処理を行い、半導体基板上に形成された酸化膜とベース基板とを接合する。
【００１０】
また、本発明の一態様は、半導体基板上に酸化膜を形成し、酸化膜を介して半導体基板に加速されたイオンを照射することにより、半導体基板に脆化領域を形成し、ベース基板に対して、バイアス電圧を印加してプラズマ処理を行い、半導体基板の表面とベース基板の表面とを対向させ、酸化膜の表面とベース基板の表面とを接合させ、酸化膜の表面とベース基板の表面とを接合させた後に熱処理を行い、脆化領域を境として分離することにより、ベース基板上に酸化膜を介して半導体層を形成することを含むＳＯＩ基板の作製方法である。
【００１１】
また、本発明の一態様は、複数の半導体基板上にそれぞれ酸化膜を形成し、酸化膜を介して複数の半導体基板に加速されたイオンを照射することにより、複数の半導体基板それぞれ脆化領域を形成し、ベース基板に対して、バイアス電圧を印加してプラズマ処理を行い、複数の半導体基板のそれぞれの表面とベース基板の表面とを対向させ、酸化膜の表面とベース基板の表面とを接合させ、酸化膜の表面とベース基板の表面とを接合させた後に熱処理を行い、脆化領域を境として分離することにより、ベース基板上に酸化膜を介して複数の半導体層を形成することを含むＳＯＩ基板の作製方法である。
【００１２】
プラズマ処理は、誘導結合プラズマ（ＩＣＰ）エッチングで行うことが好ましい。
【００１３】
また、本発明の一態様は、半導体基板上に酸化膜を形成し、酸化膜を介して半導体基板に加速されたイオンを照射することにより、半導体基板に脆化領域を形成し、ベース基板上に対して、第１のバイアス電圧を印加して第１のプラズマ処理を行い、第１のプラズマ処理がされたベース基板上に窒素含有層を形成し、半導体基板上の酸化膜及びベース基板上の窒素含有層の少なくとも一方に対して、第２のバイアス電圧を印加して第２のプラズマ処理を行い、半導体基板の表面とベース基板の表面とを対向させ、酸化膜の表面と窒素含有層の表面とを接合させ、酸化膜の表面と窒素含有層の表面とを接合させた後に熱処理を行い、脆化領域を境として分離することにより、ベース基板上に酸化膜及び窒素含有層を介して半導体層を形成することを含むＳＯＩ基板の作製方法である。
【００１４】
また、本発明の一態様は、複数の半導体基板上にそれぞれ酸化膜を形成し、酸化膜を介して複数の半導体基板に加速されたイオンを照射することにより、複数の半導体基板にそれぞれ脆化領域を形成し、ベース基板上に対して、第１のバイアス電圧を印加して第１のプラズマ処理を行い、第１のプラズマ処理がされたベース基板上に窒素含有層を形成し、複数の半導体基板上の酸化膜及びベース基板上の窒素含有層の少なくとも一方に対して、第２のバイアス電圧を印加して第２のプラズマ処理を行い、複数の半導体基板のそれぞれの表面とベース基板の表面とを対向させ、酸化膜の表面と窒素含有層の表面とを接合させ、酸化膜の表面と窒素含有層の表面とを接合させた後に熱処理を行い、脆化領域を境として分離することにより、ベース基板上に酸化膜及び窒素含有層を介して複数の半導体層を形成することを含むＳＯＩ基板の作製方法である。
【００１５】
上記作製方法において、第１のプラズマ処理は、誘導結合プラズマエッチングで行い、第２のプラズマ処理は、反応性イオンエッチングで行うことが好ましい。
【００１６】
また、本発明の一態様は、半導体基板上に酸化膜を形成し、酸化膜を介して半導体基板に加速されたイオンを照射することにより、半導体基板に脆化領域を形成し、ベース基板上に窒素含有層を形成し、半導体基板上の酸化膜及びベース基板上の窒素含有層の少なくとも一方に対して、第１のバイアス電圧を印加して第１のプラズマ処理を行い、半導体基板の表面とベース基板の表面とを対向させ、酸化膜の表面と窒素含有層の表面とを接合させ、酸化膜の表面と窒素含有層の表面とを接合させた後に熱処理を行い、脆化領域を境として分離することにより、ベース基板上に酸化膜及び窒素含有層を介して半導体層を形成することを含むＳＯＩ基板の作製方法である。
【００１７】
また、本発明の一態様は、複数の半導体基板上にそれぞれ酸化膜を形成し、酸化膜を介して複数の半導体基板に加速されたイオンを照射することにより、複数の半導体基板にそれぞれ脆化領域を形成し、ベース基板上に窒素含有層を形成し、複数の半導体基板上の酸化膜及びベース基板上の窒素含有層の少なくとも一方に対して、第１のバイアス電圧を印加して第１のプラズマ処理を行い、複数の半導体基板の表面とベース基板の表面とを対向させ、酸化膜の表面と窒素含有層との表面とを接合させ、酸化膜の表面と窒素含有層の表面とを接合させた後に熱処理を行い、脆化領域を境として分離することにより、ベース基板上に窒素含有層及び酸化膜を介して半導体層を形成することを含むＳＯＩ基板の作製方法である。
【００１８】
上記作製方法において、第１のプラズマ処理は、誘導結合プラズマエッチングで行うことが好ましい。
【００１９】
窒素含有層としては、酸化窒化シリコン、窒化酸化シリコンを用いることができる。本明細書中において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ  Ｆｏｒｗａｒｄ  Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％で含まれるものをいう。ただし、酸化窒化シリコン又は窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
【００２０】
ベース基板は、絶縁体でなる基板を用いる。具体的には、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイア基板が挙げられる。
【００２１】
単結晶とは、ある結晶軸に注目した場合、その結晶軸の方向が試料のどの部分において同じ方向を向いている結晶のことをいい、かつ結晶と結晶との間に結晶粒界が存在しない結晶である。なお、本明細書では、結晶欠陥やダングリグボンドを含んでいても、上記のように結晶軸の方向が揃っており、粒界が存在していない結晶であるものは単結晶とする。
【００２２】
また、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路及び電子機器は全て半導体装置に含まれる。
【００２３】
また、本明細書中において表示装置とは、発光装置や液晶表示装置を含む。発光装置は発光素子を含み、液晶表示装置は液晶素子を含む。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、有機ＥＬ素子等が含まれる。
【発明の効果】
【００２４】
本発明の一態様により、半導体層とベース基板との密着性を向上させ貼り合わせ不良を低減し、貼り合わせ工程及び半導体装置製造工程においても十分な接着強度をもつＳＯＩ基板を作製することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の一態様に係るＳＯＩ基板の作製方法の一例を示す図。
【図２】本発明の一態様に係るＳＯＩ基板の作製方法の一例を示す図。
【図３】本発明の一態様に係るＳＯＩ基板の作製方法の一例を示す図。
【図４】本発明の一態様に係るＳＯＩ基板の作製方法の一例を示す図。
【図５】本発明の一態様に係るＳＯＩ基板の作製方法の一例を示す図。
【図６】本発明の一態様に係るＳＯＩ基板を用いた半導体装置の一例を示す図。
【図７】本発明の一態様に係るＳＯＩ基板を用いた半導体装置の一例を示す図。
【図８】本発明の一態様に係るＳＯＩ基板を用いた表示装置の一例を示す図。
【図９】本発明の一態様に係るＳＯＩ基板を用いた表示装置の一例を示す図。
【図１０】本発明の一態様に係るＳＯＩ基板を用いた電子機器を示す図。
【図１１】本発明の一態様に係るＳＯＩ基板を用いた電子機器を示す図。
【図１２】本発明の一態様に係るＳＯＩ基板の作製方法におけるプラズマ処理の一例を説明する図。
【図１３】本発明の一態様に係るＳＯＩ基板の作製方法におけるプラズマ処理の一例を説明する図。
【図１４】本発明の一態様に係るＳＯＩ基板の作製方法におけるプラズマ処理の一例を説明する図。
【図１５】ベース基板の表面粗さを測定した結果。
【図１６】接触角θを示す図。
【図１７】接触角の測定位置を示す図。
【図１８】ブレード法を説明する図。
【図１９】断面ＳＴＥＭ像を示す図。
【図２０】断面ＳＴＥＭ像を示す図。
【図２１】基板に対するイオンの入射角を説明する図。
【図２２】本発明の一態様に係るＳＯＩ基板の作製方法の一例を示す図。
【図２３】窒素含有層の表面粗さを測定した結果。
【図２４】試料Ｓ乃至試料ＴのＸＰＳを示す図。
【発明を実施するための形態】
【００２６】
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態および詳細を変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００２７】
（実施の形態１）
本実施の形態では、半導体基板とベース基板を貼り合わせて、絶縁膜を介して半導体層が設けられた基板（例えば、ＳＯＩ基板）を作製する方法に関して図面を参照して説明する。
【００２８】
まず、半導体基板１００を準備する（図１（Ａ−１）参照）。
【００２９】
半導体基板１００は、単結晶半導体基板や多結晶半導体基板を用いることができ、例えば、単結晶又は多結晶のシリコン基板や、ゲルマニウム基板、ガリウムヒ素やインジウムリン等の化合物半導体基板が挙げられる。市販のシリコン基板としては、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）、直径１６インチ（４００ｍｍ）サイズの円形のものが代表的である。なお、形状は円形に限られず矩形状等に加工したシリコン基板を用いることも可能である。以下の説明では、半導体基板１００として、単結晶シリコン基板を用いる場合について示す。
【００３０】
また、半導体基板１００の表面をあらかじめ硫酸過酸化水素水混合溶液（ＳＰＭ）、アンモニア過酸化水素水混合溶液（ＡＰＭ）、塩酸過酸化水素水混合溶液（ＨＰＭ）、希フッ酸（ＤＨＦ）、オゾン水などを用いて適宜洗浄することが汚染除去の点から好ましい。また、希フッ酸とオゾン水を交互に吐出して洗浄してもよい。
【００３１】
次に、半導体基板１００の表面に酸化膜１０２を形成する（図１（Ａ−２）参照）。
【００３２】
酸化膜１０２は、例えば、酸化シリコン膜、酸化窒化シリコン膜等の単層、又はこれらを積層させた膜を用いることができる。これらの膜は、熱酸化法、ＣＶＤ法又はスパッタリング法等を用いて形成することができる。また、ＣＶＤ法を用いて酸化膜１０２を形成する場合には、テトラエトキシシラン（略称；ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）等の有機シランを用いて作製される酸化シリコン膜を酸化膜１０２に用いることが生産性の点から好ましい。
【００３３】
本実施の形態では、半導体基板１００に熱酸化処理を行うことにより酸化膜１０２（ここでは、ＳｉＯｘ膜）を形成する（図１（Ａ−２）参照）。熱酸化処理は、酸化性雰囲気中にハロゲンを添加して行うことが好ましい。
【００３４】
例えば、塩素（Ｃｌ）が添加された酸化性雰囲気中で半導体基板１００に熱酸化処理を行うことによりＨＣｌ酸化された酸化膜１０２を形成する。従って、酸化膜１０２は、塩素原子を含有した膜となる。
【００３５】
酸化膜１０２中に含有された塩素原子は、歪みを形成する。その結果、酸化膜１０２の水分に対する吸収割合が向上し、拡散速度が増大する。つまり、酸化膜１０２表面に水分が存在する場合に、当該表面に存在する水分を酸化膜１０２中に素早く吸収し、拡散させることができる。このような酸化膜を接合層として利用することによって、ベース基板との接合強度を高めることができる。
【００３６】
熱酸化処理の一例としては、酸素に対し塩化水素（ＨＣｌ）を０．５〜１０体積％（好ましくは２体積％）の割合で含む酸化性雰囲気中で、９００℃〜１１５０℃の温度（例えば、１０００℃）で行うと良い。処理時間は０．１〜６時間、好ましくは０．５〜１時間とすればよい。形成される酸化膜の膜厚としては、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜３００ｎｍ）、例えば１００ｎｍの厚さとする。
【００３７】
熱酸化処理の他の一例としては、酸素に対し、トランス−１，２−ジクロロエチレン（ＤＣＥ）を０．２５〜５体積％（好ましくは３体積％）の割合で含む酸化性雰囲気中で、７００℃〜１１５０℃の温度（代表的には９５０℃）で行うとよい。処理時間は０．１〜６時間、好ましくは０．５〜１時間とすればよい。形成される酸化膜の膜厚としては、１０ｎｍ〜１０００ｎｍ（好ましくは５０ｎｍ〜３００ｎｍ）、例えば１００ｎｍの厚さとする。トランス−１，２−ジクロロエチレンは熱分解する温度が低いため、熱酸化処理の温度を塩化水素で行う場合よりも、低温で行うことができる。特に、半導体基板を繰り返し再利用する場合には、熱酸化処理の温度を低くすることにより生産性の向上と熱衝撃の影響を低減することができる。なお、トランス−１，２−ジクロロエチレンにかえて、シス−１，２−ジクロロエチレン、１，１−ジクロロエチレンや、これらの中から二種類以上のガスの混合ガスを用いてもよい。
【００３８】
本実施の形態では、酸化膜１０２に含まれる塩素原子の濃度を１×１０１７ａｔｏｍｓ／ｃｍ３〜１×１０２１ａｔｏｍｓ／ｃｍ３となるようにする。
【００３９】
また、酸化膜１０２に塩素原子を含有させることによって、外因性不純物である重金属（例えば、Ｆｅ、Ｃｒ、Ｎｉ、Ｍｏ等）を捕集して半導体基板１００が汚染されることを防止する効果を奏する。
【００４０】
酸化膜１０２として、ＨＣｌ酸化などによって膜中に塩素等のハロゲンを含ませることにより、半導体基板に悪影響を与える不純物（例えば、Ｎａ等の可動イオン）をゲッタリングすることができる。つまり、酸化膜１０２を形成した後に行われる熱処理により、半導体基板に含まれる不純物が酸化膜１０２に析出し、ハロゲン（例えば塩素）と反応して捕獲されることとなる。それにより酸化膜１０２中に捕集した当該不純物を固定して半導体基板１００の汚染を防ぐことができる。また、酸化膜１０２はガラス基板と貼り合わせた場合に、ガラスに含まれるＮａ等の不純物を中和する膜として機能しうる。
【００４１】
特に、酸化膜１０２として、ＨＣｌ酸化などによって膜中に塩素等のハロゲンを含ませることは、半導体基板の洗浄が不十分である場合や、繰り返し再利用して用いられる半導体基板の汚染除去に有効となる。
【００４２】
また、熱酸化処理のガスに水素を含有させることにより、半導体基板１００と酸化膜１０２の界面の欠陥を補償して界面の局在準位密度を低減する作用を奏する。そのため、酸化膜１０２中に水素原子が１×１０１８ａｔｏｍｓ／ｃｍ３以上含まれるようにすることが好ましい。
【００４３】
上記説明では、塩素原子を含有する酸化膜１０２の形成方法として、塩化水素やジクロロエチレンを含有させた酸化性雰囲気中で熱酸化処理を行う場合を示したが、これに限られない。例えば、半導体基板１００に酸化性雰囲気で熱酸化処理を行い、半導体基板１００表面に酸化膜１０２（例えば、ＳｉＯｘ）を形成した後、イオンドーピング装置又はイオン注入装置を用いて、電界で加速された塩素イオンを添加することにより酸化膜１０２中に塩素原子を含有させてもよい。他にも、表面を塩化水素（ＨＣｌ）溶液で処理した後に酸化性雰囲気中で熱酸化処理を行ってもよい。
【００４４】
また、酸化膜１０２に含有させるハロゲンとしては塩素原子に限られない。酸化膜１０２にフッ素原子を含有させてもよい。半導体基板１００表面をフッ素酸化するには、半導体基板１００表面をＨＦ溶液に浸漬した後に酸化性雰囲気中で熱酸化処理を行うことや、ＮＦ３を酸化性雰囲気に添加して熱酸化処理を行えばよい。
【００４５】
次に、運動エネルギーを有するイオンを半導体基板１００に照射することで、半導体基板１００の所定の深さに結晶構造が損傷された脆化領域１０４を形成する（図１（Ａ−３）参照）。図１（Ａ−３）に示すように、酸化膜１０２を介して、加速されたイオン１０３を半導体基板１００に照射することで、半導体基板１００の表面から所定の深さの領域にイオン１０３が導入され、脆化領域１０４を形成することができる。イオン１０３は、ソースガスを励起して、ソースガスのプラズマを生成し、このプラズマに含まれるイオンを、電界の作用によりプラズマから引き出して、加速したイオンである。
【００４６】
脆化領域１０４が形成される領域の深さは、イオン１０３の運動エネルギー、イオン種、イオン１０３の入射角によって調節することができる。運動エネルギーは加速電圧などにより調節できる。イオン１０３の平均侵入深さとほぼ同じ深さの領域に脆化領域１０４が形成される。そのため、イオン１０３を添加する深さで、半導体基板１００から分離される半導体層の厚さが決定される。この半導体層の厚さが１０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上２００ｎｍ以下になるように、脆化領域１０４が形成される深さを調節する。例えば、半導体層の厚さを１２０ｎｍとする場合、イオンの深さ方向プロファイルのピーク値が１２０ｎｍとなるようにイオンを照射すればよい。
【００４７】
脆化領域１０４の形成は、イオンドーピング処理で行うことができる。イオンドーピング処理は、イオンドーピング装置を用いて行うことができる。イオンドーピング装置の代表的な装置は、プロセスガスをプラズマ励起して生成された全てのイオン種をチャンバー内に配置された被処理体に照射する非質量分離型の装置である。非質量分離型の装置であるのは、プラズマ中のイオン種を質量分離しないで、全てのイオン種を被処理体に照射しているからである。これに対して、イオン注入装置は質量分離型の装置である。イオン注入装置は、プラズマ中のイオン種を質量分離し、ある特定の質量のイオン種を被処理体に照射する装置である。
【００４８】
イオンドーピング装置の主要な構成は、被処理物を配置するチャンバー、所望のイオンを発生させるイオン源、およびイオンを加速し、照射するための加速機構である。イオン源は、所望のイオン種を生成するためのソースガスを供給するガス供給装置、ソースガスを励起して、プラズマを生成させるための電極などで構成される。プラズマを生成するための電極として、フィラメント型の電極や容量結合高周波放電用の電極などが用いられる。加速機構は、引出電極、加速電極、減速電極、接地電極等の電極など、およびこれらの電極に電力を供給するための電源などで構成される。加速機構を構成する電極には複数の開口やスリットが設けられており、イオン源で生成されたイオンは電極に設けられた開口やスリットを通過して加速される。なお、イオンドーピング装置の構成は上述したものに限定されず、必要に応じた機構が設けられる。
【００４９】
本実施形態では、イオンドーピング装置で、水素を半導体基板１００に添加する。プラズマソースガスとして水素を含むガスを供給する。例えば、Ｈ２を供給する。水素ガスを励起してプラズマを生成し、質量分離せずに、プラズマ中に含まれるイオンを加速し、加速されたイオンを半導体基板１００に照射する。
【００５０】
イオンドーピング装置において、水素ガスから生成されるイオン種（Ｈ＋、Ｈ２＋、Ｈ３＋）の総量に対してＨ３＋の割合が５０％以上とする。より好ましくは、そのＨ３＋の割合を８０％以上とする。イオンドーピング装置は質量分離を行わないため、プラズマ中に生成される複数のイオン種のうち、１つ（Ｈ３＋）を５０％以上とすることが好ましく、８０％以上とすることが好ましい。同じ質量のイオンを照射することで、半導体基板１００の同じ深さに集中させてイオンを添加することができる。ここで、複数のイオン種のうち同じ質量のイオンが５０％以上含まれるとき、当該イオンを主成分という。上記において、Ｈ３＋を主成分とする複数のイオンを半導体基板１００に照射する。
【００５１】
脆化領域１０４を浅い領域に形成するためには、イオン１０３の加速電圧を低くする必要があるが、プラズマ中のＨ３＋イオンの割合を高くすることで、原子状水素（Ｈ）を効率よく、半導体基板１００に添加できる。Ｈ３＋イオンはＨ＋イオンの３倍の質量を持つことから、同じ深さに水素原子を１つ添加する場合、Ｈ３＋イオンの加速電圧は、Ｈ＋イオンの加速電圧の３倍にすることが可能となる。イオンの加速電圧を大きくできれば、イオンの照射工程のタクトタイムを短縮することが可能となり、生産性やスループットの向上を図ることができる。
【００５２】
イオンドーピング装置は廉価で、大面積処理に優れているため、このようなイオンドーピング装置を用いてＨ３＋を照射することで、半導体特性の向上、大面積化、低コスト化、生産性向上などの顕著な効果を得ることができる。また、イオンドーピング装置を用いた場合、イオンを照射する際に重金属も同時に導入されるおそれがあるが、塩素原子を含有する酸化膜１０２を介してイオンの照射を行うことによって、上述したようにこれらの重金属による半導体基板１００の汚染を防ぐことができる。
【００５３】
なお、加速されたイオン１０３を半導体基板１００に照射する工程は、イオン注入装置で行うこともできる。イオン注入装置は、チャンバー内に配置された被処理体に、ソースガスをプラズマ励起して生成された複数のイオン種を質量分離し、特定のイオン種を照射する質量分離型の装置である。したがって、イオン注入装置を用いる場合は、水素ガスやＰＨ３を励起して生成されたＨ＋イオンおよびＨ２＋イオンを質量分離して、Ｈ＋イオンまたはＨ２＋イオンの一方のイオンを加速して、半導体基板１００に照射する。
【００５４】
次に、ベース基板１１０を準備する（図１（Ｂ−１）参照）。
【００５５】
ベース基板１１０は、絶縁体でなる基板を用いる。具体的には、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイア基板が挙げられる。本実施の形態では、ガラス基板を用いる場合について説明する。ベース基板１１０として大面積化が可能で安価なガラス基板を用いることにより、シリコンウエハを用いる場合と比較して低コスト化を図ることができる。
【００５６】
また、ベース基板１１０を用いるに際し、ベース基板１１０の表面をあらかじめ洗浄することが好ましい。具体的には、ベース基板１１０を、塩酸過酸化水素水混合溶液（ＨＰＭ）、硫酸過酸化水素水混合溶液（ＳＰＭ）、アンモニア過酸化水素水混合溶液（ＡＰＭ）、希フッ酸（ＤＨＦ）、オゾン水等を用いて超音波洗浄を行う。例えば、ベース基板１１０の表面にＨＰＭを用いて超音波洗浄を行うことが好ましい。このような洗浄処理を行うことによって、ベース基板１１０表面の平坦化や残存する研磨粒子を除去することができる。
【００５７】
次に、ベース基板１１０の表面にプラズマ処理を行う（図１（Ｂ−２）参照）。
【００５８】
ここでは、真空状態のチャンバーに不活性ガス（例えば、Ａｒガス）を導入し、被処理面（ここでは、ベース基板）にバイアスを印加してプラズマ状態として行う。プラズマ中には電子とＡｒの陽イオンが存在し、陰極方向（ベース基板１１０側）にＡｒの陽イオンが加速される。加速されたＡｒの陽イオンがベース基板１１０表面に衝突することによって、ベース基板１１０表面がスパッタエッチングされる。このとき、ベース基板１１０表面の凸部から優先的にスパッタエッチングされ、当該ベース基板１１０表面の平坦性を向上することができる。また、加速されたＡｒの陽イオンによって、ベース基板の有機物等の不純物を除去し、ベース基板を活性化することができる。また、真空状態のチャンバーに不活性ガスに加えて、反応性ガス（例えば、Ｏ２ガス、Ｎ２ガス）を導入し、被処理面にバイアス電圧を印加してプラズマ状態として行うこともできる。反応性ガスを導入する場合、ベース基板１１０表面がスパッタエッチングされることにより生じる欠損を、補修することができる。
【００５９】
本実施の形態では、アルゴンガスを用いて、誘導結合プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）方式のプラズマ処理で行う。図１２に、プラズマ処理装置の簡略構造図を示す。チャンバー６００上部の石英板６０１上にマルチスパイラルコイル６０２を配置し、マッチングボックス６０３を介してＲＦ電源６０４に接続されている。また、対向に配置されたベース基板１１０側の下部電極６０５がＲＦ電源６０６に接続されている。ベース基板１１０上方のマルチスパイラルコイル６０２にＲＦ電流が印加されると、マルチスパイラルコイル６０２にＲＦ電流Ｊがθ方向に流れ、Ｚ方向に磁界Ｂが発生する。なお、式中μ０は磁化率である。
【００６０】
【数１】
2010050444.tif 000003
【００６１】
ファラデーの電磁誘導の法則に従い、θ方向に誘導電界Ｅが生じる。
【００６２】
【数２】
2010050444.tif 000004
【００６３】
この誘導電界Ｅで電子がθ方向に加速され、ガス分子と衝突し、プラズマが生成される。基板側には、磁界Ｂがほとんどないので、電極間でシート状に広がった高密度のプラズマ領域が得られる。ベース基板１１０側に印加するバイアス電圧により陽イオンが加速されてベース基板１１０に衝突する。
【００６４】
アルゴンプラズマの具体的な条件としては、ＩＣＰ電力１００〜３０００Ｗ、圧力０．１〜５．０Ｐａ、ガス流量５〜２０００ｓｃｃｍ、ＲＦバイアス電圧７５〜３００Ｗで行えばよい。より具体的には、ＩＣＰ電力５００Ｗ（０．１１Ｗ／ｃｍ２）、圧力１．３５Ｐａ、ガス流量１００ｓｃｃｍ、ＲＦバイアス電圧１００Ｗ（０．６１Ｗ／ｃｍ２）で行えばよい。
【００６５】
プラズマ処理による平坦化処理を行うことにより、ベース基板１１０表面の平均粗さ（Ｒａ）及び最大高低差（Ｐ−Ｖ）を低減させることができる。
【００６６】
なお、本実施の形態では、ベース基板側にプラズマ処理を行う方法について説明したが、本発明の一態様はこれに限られず、半導体基板１００及びベース基板１１０の少なくとも一方にプラズマ処理を行えばよい（図１（Ａ−４）、（Ｂ−２）参照）。
【００６７】
次に、半導体基板１００の表面とベース基板１１０の表面とを対向させ、酸化膜１０２の表面とベース基板１１０の表面とを接合させる（図１（Ｃ）参照）。
【００６８】
ここでは、半導体基板１００とベース基板１１０を密接させた後、半導体基板１００の一箇所に０．１〜５０Ｎ／ｃｍ２、好ましくは０．１〜２０Ｎ／ｃｍ２程度の圧力を加える。圧力を加えた部分から酸化膜１０２とベース基板１１０とが接合しはじめ、接合がほぼ全面におよぶ。この接合工程は、ファンデルワールス力や水素結合が作用しており、加熱処理を伴わず、常温で行うことができるため、ベース基板１１０に、ガラス基板のように耐熱温度が低い基板を用いることができる。
【００６９】
なお、半導体基板１００とベース基板１１０を接合させる前に、半導体基板１００上に形成された酸化膜１０２又はベース基板１１０の少なくとも一方に表面処理を行うことが好ましい。表面処理としては、オゾン処理（例えば、オゾン水洗浄）やメガソニック洗浄、又はこれらを組み合わせて行うことができる。また、半導体基板１００上に形成された酸化膜１０２については、オゾン水洗浄とフッ酸による洗浄を複数回繰り返し行ってもよい。このような表面処理を行うことにより、酸化膜１０２及びベース基板１１０表面の有機物等のゴミを除去し、表面を親水化することができる。
【００７０】
ここで、オゾン処理の一例を説明する。例えば、酸素を含む雰囲気下で紫外線（ＵＶ）を照射することにより、被処理体表面にオゾン処理を行うことができる。酸素を含む雰囲気下で紫外線を照射するオゾン処理は、ＵＶオゾン処理または紫外線オゾン処理などとも言われる。酸素を含む雰囲気下において、紫外線のうち２００ｎｍ未満の波長を含む光と２００ｎｍ以上の波長を含む光を照射することにより、オゾンを生成させるとともに、オゾンから一重項酸素を生成させることができる。紫外線のうち１８０ｎｍ未満の波長を含む光を照射することにより、オゾンを生成させるとともに、オゾンから一重項酸素を生成させることもできる。
【００７１】
酸素を含む雰囲気下で、２００ｎｍ未満の波長を含む光および２００ｎｍ以上の波長を含む光を照射することにより起きる反応例を示す。
Ｏ２＋ｈν（λ１ｎｍ）→Ｏ（３Ｐ）＋Ｏ（３Ｐ）      ・・・      （１）
Ｏ（３Ｐ）＋Ｏ２→Ｏ３                              ・・・      （２）
Ｏ３＋ｈν（λ２ｎｍ）→Ｏ（１Ｄ）＋Ｏ２            ・・・      （３）
【００７２】
上記反応式（１）において、酸素（Ｏ２）を含む雰囲気下で２００ｎｍ未満の波長（λ１ｎｍ）を含む光（ｈν）を照射することにより基底状態の酸素原子（Ｏ（３Ｐ））が生成する。次に、反応式（２）において、基底状態の酸素原子（Ｏ（３Ｐ））と酸素（Ｏ２）とが反応してオゾン（Ｏ３）が生成する。そして、反応式（３）において、生成されたオゾン（Ｏ３）を含む雰囲気下で２００ｎｍ以上の波長（λ２ｎｍ）を含む光が照射されることにより、励起状態の一重項酸素Ｏ（１Ｄ）が生成される。酸素を含む雰囲気下において、紫外線のうち２００ｎｍ未満の波長を含む光を照射することによりオゾンを生成させるとともに、２００ｎｍ以上の波長を含む光を照射することによりオゾンを分解して一重項酸素を生成する。上記のようなオゾン処理は、例えば、酸素を含む雰囲気下での低圧水銀ランプの照射（λ１＝１８５ｎｍ、λ２＝２５４ｎｍ）により行うことができる。
【００７３】
また、酸素を含む雰囲気下で、１８０ｎｍ未満の波長を含む光を照射することにより起きる反応例を示す。
Ｏ２＋ｈν（λ３ｎｍ）→Ｏ（１Ｄ）＋Ｏ（３Ｐ）      ・・・      （４）
Ｏ（３Ｐ）＋Ｏ２→Ｏ３                              ・・・      （５）
Ｏ３＋ｈν（λ３ｎｍ）→Ｏ（１Ｄ）＋Ｏ２            ・・・      （６）
【００７４】
上記反応式（４）において、酸素（Ｏ２）を含む雰囲気下で１８０ｎｍ未満の波長（λ３ｎｍ）を含む光を照射することにより、励起状態の一重項酸素Ｏ（１Ｄ）と基底状態の酸素原子（Ｏ（３Ｐ））が生成する。次に、反応式（５）において、基底状態の酸素原子（Ｏ（３Ｐ））と酸素（Ｏ２）とが反応してオゾン（Ｏ３）が生成する。反応式（６）において、生成されたオゾン（Ｏ３）を含む雰囲気下で１８０ｎｍ未満の波長（λ３ｎｍ）を含む光が照射されることにより、励起状態の一重項酸素と酸素が生成される。酸素を含む雰囲気下において、紫外線のうち１８０ｎｍ未満の波長を含む光を照射することによりオゾンを生成させるとともにオゾンまたは酸素を分解して一重項酸素を生成する。上記のようなオゾン処理は、例えば、酸素を含む雰囲気下でのＸｅエキシマＵＶランプの照射（λ３＝１７２ｎｍ）により行うことができる。
【００７５】
２００ｎｍ未満の波長を含む光により被処理体表面に付着する有機物などの化学結合を切断し、オゾンまたはオゾンから生成された一重項酸素により被処理体表面に付着する有機物、または化学結合を切断した有機物などを酸化分解して除去することができる。上記のようなオゾン処理を行うことで、被処理体表面の親水性および清浄性を高めることができ、接合を良好に行うことができる。
【００７６】
酸素を含む雰囲気下で紫外線を照射することによりオゾンが生成される。オゾンは、被処理体表面に付着する有機物の除去に効果を奏する。また、一重項酸素も、オゾンと同等またはそれ以上に、被処理体表面に付着する有機物の除去に効果を奏する。オゾン及び一重項酸素は、活性状態にある酸素の例であり、総称して活性酸素とも言われる。上記反応式等で説明したとおり、一重項酸素を生成する際にオゾンが生じる、またはオゾンから一重項酸素を生成する反応もあるため、ここでは一重項酸素が寄与する反応も含めて、便宜的にオゾン処理と称する。
【００７７】
半導体基板１００とベース基板１１０を接合させる前に、半導体基板１００上に形成された酸化膜１０２又はベース基板１１０の少なくとも一方にプラズマ処理又は表面処理の一方、又は双方を組み合わせて行うことにより、貼り合わせに係る不良を低減することができる。
【００７８】
また、ベース基板１１０に半導体基板１００を接合させた後、酸化膜１０２とベース基板１１０との接合強度を増加させるための熱処理を行うことが好ましい。この熱処理の温度は、脆化領域１０４に亀裂を発生させない温度とし、例えば、室温以上４００℃未満の温度範囲で処理する。また、この温度範囲で加熱しながら、酸化膜１０２とベース基板１１０を接合させてもよい。熱処理には、拡散炉、抵抗加熱炉などの加熱炉、ＲＴＡ（瞬間熱アニール、Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、マイクロ波加熱装置などを用いることができる。
【００７９】
一般的に、酸化膜１０２とベース基板１１０の接合と同時又は接合させた後に熱処理を行うと、接合界面において脱水反応が進行し、接合面同士が近づき、水素結合の強化や共有結合が形成されることにより接合が強化される。脱水反応を促進させるためには、脱水反応により接合界面に生じる水分を高温で熱処理を行うことにより除去する必要がある。つまり、接合後の熱処理温度が低い場合には、脱水反応で接合界面に生じた水分を効果的に除去できないため、脱水反応が進まず接合強度を十分に向上させることが難しい。
【００８０】
一方で、酸化膜１０２として、塩素原子等を含有させた酸化膜を用いた場合、当該酸化膜１０２が水分を吸収し拡散させることができるため、接合後の熱処理を低温で行う場合であっても、脱水反応で接合界面に生じた水分を酸化膜１０２へ吸収、拡散させ脱水反応を効率良く促進させることができる。
【００８１】
この場合、ベース基板１１０としてガラス等の耐熱性が低い基板を用いた場合であっても、酸化膜１０２とベース基板１１０の接合強度を十分に向上させることが可能となる。また、バイアス電圧を印加してプラズマ処理を行うことにより、接合界面における水分を効果的に吸収し拡散させ、低温であっても酸化膜１０２とベース基板１１０の接合強度を向上させることができる。
【００８２】
次に、熱処理を行い脆化領域１０４にて分離（劈開）することにより、ベース基板１１０上に、酸化膜１０２を介して半導体層１１４（ここでは、単結晶半導体層）を設ける（図１（Ｄ）参照）。
【００８３】
加熱処理を行うことで、温度上昇によって脆化領域１０４に形成されている微小な孔の内部の圧力が上昇する。微小な孔の圧力が上昇することにより、脆化領域１０４の微小な孔に体積変化が起こり、脆化領域１０４に亀裂が生じるので、脆化領域１０４に沿って半導体基板１００が分離する。酸化膜１０２はベース基板１１０と接合しているので、ベース基板１１０上には半導体基板１００から分離された半導体層１１４が形成される。また、ここでの熱処理の温度は、ベース基板１１０の歪み点を越えない温度とする。
【００８４】
この加熱処理には、拡散炉、抵抗加熱炉などの加熱炉、ＲＴＡ（瞬間熱アニール、Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、マイクロ波加熱装置などを用いることができる。例えば、ＲＴＡ装置を用いる場合、加熱温度５５０℃以上７３０℃以下、処理時間０．５分以上６０分以内で行うことができる。
【００８５】
なお、上述したベース基板１１０と酸化膜１０２との接合強度を増加させるための熱処理を行わず、図１（Ｄ）の熱処理を行うことにより、酸化膜１０２とベース基板１１０との接合強度の増加の熱処理工程と、脆化領域１０４における分離の熱処理工程を同時に行ってもよい。
【００８６】
以上の工程により、ベース基板１１０上に酸化膜１０２を介して半導体層１１４が設けられたＳＯＩ基板を作製することができる。
【００８７】
また、半導体基板側に塩素等のハロゲンを有する酸化膜を形成することにより、作製工程を簡略化すると共にベース基板との貼り合わせ前に当該半導体基板へ不純物元素が侵入することを抑制することができる。また、半導体基板側に設ける接合層として塩素等のハロゲンを有する酸化膜を形成することにより、接合後の熱処理を低温で行う場合であっても、脱水反応を効率良く促進させることにより接合強度を向上させることができる。
【００８８】
なお、本実施の形態において、剥離後のＳＯＩ基板の表面に平坦化処理を行ってもよい。平坦化処理を行うことにより、剥離後にベース基板１１０上に設けられた半導体層１１４の表面に凹凸が生じた場合でもＳＯＩ基板の表面を平坦化することができる。
【００８９】
平坦化処理としては、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）、エッチング処理、レーザー光の照射等により行うことができる。ここでは、ドライエッチングまたはウエットエッチングの一方、または双方を組み合わせたエッチング処理（エッチバック処理）を行った後にレーザー光を照射することによって、半導体層１１４の再結晶化と表面の平坦化を行う。
【００９０】
レーザー光を単結晶半導体層の上面側から照射することで、単結晶半導体層の上面を溶融させることができる。溶融した後、単結晶半導体層が冷却、固化することで、その上面の平坦性が向上した単結晶半導体層が得られる。レーザー光を用いることにより、ベース基板１１０は直接加熱されないため、当該ベース基板１１０の温度上昇を抑えることができる。このため、ガラス基板のような耐熱性の低い基板をベース基板１１０に用いることが可能である。
【００９１】
なお、レーザー光の照射による半導体層１１４の溶融は、部分溶融とすることが好ましい。完全溶融させた場合には、液相となった後の無秩序な核発生により微結晶化し、結晶性が低下する可能性が高いためである。一方で、部分溶融させることにより、溶融されていない固相部分から結晶成長が進行する。これにより、半導体層中の欠陥を減少させることができる。ここで、完全溶融とは、単結晶半導体層が下部界面付近まで溶融されて、液体状態になることをいう。他方、部分溶融とは、この場合、単結晶半導体層の上部は溶融して液相となるが、下部は溶融せずに固相のままであることをいう。
【００９２】
上記レーザー光の照射には、パルス発振レーザーを用いることが好ましい。これは、瞬間的に高エネルギーのパルスレーザー光を発振することができ、溶融状態を作り出すことが容易となるためである。発振周波数は、１Ｈｚ以上１０ＭＨｚ以下程度とすることが好ましい。
【００９３】
上述のようにレーザー光を照射した後には、半導体層１１４の膜厚を小さくする薄膜化工程を行っても良い。半導体層１１４の薄膜化には、ドライエッチングまたはウエットエッチングの一方、または双方を組み合わせたエッチング処理（エッチバック処理）を適用すればよい。例えば、半導体層１１４がシリコン材料からなる層である場合、ドライエッチングとしてＳＦ６とＯ２をプロセスガスに用いて、半導体層１１４を薄くすることができる。なお、本実施の形態では、レーザー光を照射した後に、エッチバック処理を行う場合について説明したが、本発明の一態様はこれに限定されず、レーザー光を照射する前にエッチバック処理を行っても良いし、レーザー光の照射前後にエッチバック処理を行ってもよい。
【００９４】
以上により、ＳＯＩ基板を作製することができる。ベース基板にプラズマ処理を行うことにより、ベース基板表面の凹凸やパーティクルを低減することができる。また、ベース基板の平坦性が向上するため、ベース基板の親水性を向上させることができる。この結果、半導体基板とベース基板との貼り合わせ工程において、接合界面において水素結合が起こりやすくなり、ベース基板と半導体基板との接合強度を向上させることができる。従って、半導体層とベース基板との密着性を向上させ貼り合わせ不良を低減し、貼り合わせ工程及び半導体装置製造工程においても十分な接着強度をもつＳＯＩ基板を作製することができる。
【００９５】
なお、平坦化処理はＳＯＩ基板に限らず分離後の半導体基板１００に対して行ってもよい。分離後の半導体基板１００の表面を平坦にすることによって、当該半導体基板１００をＳＯＩ基板の作製工程において再利用することが可能となる。
【００９６】
なお、本実施の形態で示したＳＯＩ基板の作製方法は、本明細書の他の実施の形態で示す作製方法と適宜組み合わせて行うことができる。
【００９７】
（実施の形態２）
本実施の形態では、上記実施の形態と異なるＳＯＩ基板の作製方法に関して図面を参照して説明する。具体的には、ベース基板上に窒素含有層を形成する前に、当該ベース基板にプラズマ処理を行う場合について説明する。
【００９８】
まず、表面に酸化膜１０２が設けられ、所定の深さに脆化領域１０４が設けられた半導体基板１００を準備する（図２（Ａ−１）〜（Ａ−３）参照）。なお、図２（Ａ−１）〜（Ａ−３）は上記図１（Ａ−１）〜（Ａ−３）と同様に行うことができる。
【００９９】
次に、ベース基板１１０を準備した後、当該ベース基板１１０にプラズマ処理による平坦化処理を行う（図２（Ｂ−１）参照）。
【０１００】
プラズマ処理は、実施の形態１で説明したように真空状態のチャンバーに不活性ガス（例えば、アルゴン（Ａｒ）ガスを導入し、被処理面にバイアス電圧を印加してプラズマ状態として行う。または、真空状態のチャンバーに不活性ガスに加えて、反応性ガス（例えば、Ｏ２ガス、Ｎ２ガス）を導入し、被処理面にバイアス電圧を印加してプラズマ状態として行うこともできる。
【０１０１】
具体的な条件としては、ＩＣＰ電力１００〜３０００Ｗ、圧力０．１〜５．０Ｐａ、ガス流量５〜２０００ｓｃｃｍ、ＲＦバイアス電圧７５〜３００Ｗで行えばよい。より具体的には、ＩＣＰ電力５００Ｗ（０．１１Ｗ／ｃｍ２）、圧力１．３５Ｐａ、ガス流量１００ｓｃｃｍ、ＲＦバイアス電圧１００Ｗ（０．６１Ｗ／ｃｍ２）で行えばよい。
【０１０２】
プラズマ処理による平坦化処理を行うことにより、ベース基板１１０表面の平均粗さ（Ｒａ）及び最大高低差（Ｐ−Ｖ）を低減させることができる。
【０１０３】
また、上述したプラズマ処理を行う際に、チャンバー内をプレコート処理しておくことにより、反応室を構成する金属（鉄（Ｆｅ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）等）が不純物としてベース基板１１０の表面に付着することを防ぐことができる。例えば、プレコート処理として、反応室内を酸化シリコン膜、シリコン膜、酸化アルミニウム膜、シリコンカーバイド（ＳｉＣ）膜等の絶縁膜で被覆しておくことにより、平坦化処理に伴うベース基板１１０の表面汚染を低減することが可能となる。
【０１０４】
このように、平坦化処理を行うことによって、ベース基板１１０の表面の平坦性を向上することができる。仮にベース基板１１０としてＣＭＰ等により研磨された基板を用いる場合であっても、ベース基板１１０上に残留する研磨粒子（ＣｅＯ２等）を除去し、表面を平坦化することができる。その結果、ベース基板１１０上に形成される膜の平坦性を向上させることができる。
【０１０５】
なお、ベース基板１１０の平坦化処理を行う前にベース基板１１０の洗浄を行ってもよい。具体的には、ベース基板１１０を、塩酸過酸化水素水混合溶液（ＨＰＭ）、硫酸過酸化水素水混合溶液（ＳＰＭ）、アンモニア過酸化水素水混合溶液（ＡＰＭ）、希フッ酸（ＤＨＦ）、オゾン水等を用いて超音波洗浄を行う。例えば、ベース基板１１０の表面にＨＰＭを用いて超音波洗浄を行うことが好ましい。このような洗浄処理を行うことによって、ある程度ベース基板１１０表面の平坦化や残存する研磨粒子を除去することができる。
【０１０６】
次に、ベース基板１１０の表面に窒素含有層１１１を形成する（図２（Ｂ−２）参照）。
【０１０７】
プラズマ処理により平坦化されたベース基板１１０上に窒素含有層１１１（例えば、窒化シリコン膜（ＳｉＮｘ）又は窒化酸化シリコン膜（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の窒素を含有する絶縁膜）を形成する（図２（Ｂ−２）参照）。
【０１０８】
このような窒素含有層１１１を形成するため、本実施の形態では、プラズマＣＶＤ法を用いて、成膜時の基板温度を室温以上３５０℃以下、好ましくは室温以上３００℃以下として窒化シリコン膜又は窒化酸化シリコン膜の成膜を行うことが好ましい。成膜時の基板温度を低くすることによって、形成される窒素含有層１１１の表面の粗さを小さくすることができる。これは、成膜時の基板温度が高くなるにつれて膜の堆積表面での水素ラジカル等によるエッチング反応が過多となり表面荒れを起こすためである。
【０１０９】
ベース基板１１０表面をプラズマ処理により平坦化した後に、窒素含有層１１１を形成すると、窒素含有層の表面を平滑とすることができる。窒素含有層の表面を平滑とすることにより、窒素含有層を接合層に用いた場合であっても接合不良を抑制することができる。具体的には、窒素含有層１１１の表面の平均面粗さ（Ｒａ）を０．５ｎｍ以下、自乗平均粗さ（Ｒｍｓ）を０．６０ｎｍ以下、より好ましくは、平均面粗さを０．４５ｎｍ以下となるように窒素含有層１１１を形成する。膜厚は、１０ｎｍ以上２００ｎｍ以下、好ましくは、５０ｎｍ以上１００ｎｍ以下の範囲で設けることが好ましい。
【０１１０】
また、半導体基板１００上に設けられた酸化膜１０２との接合には、水素結合が大きく寄与するため、窒素含有層１１１に水素が含まれるように成膜することが好ましい。窒素含有層１１１として、水素を含有する窒化シリコン膜又は窒化酸化シリコン膜を用いることによって、Ｓｉ−ＯＨ、Ｎ−ＯＨの結合を用いてガラス等のベース基板と水素結合による強固な接合を形成することが可能である。
【０１１１】
本実施の形態において、窒素含有層１１１は、半導体基板１００上に設けられた酸化膜１０２と貼り合わされる層（接合層）となる。また、窒素含有層１１１は、後にベース基板上に単結晶半導体層を設けた際に、ベース基板に含まれるＮａ（ナトリウム）等の不純物が単結晶半導体層に拡散することを防ぐためのバリア層として機能する。
【０１１２】
また、本実施の形態では、プラズマＣＶＤ法において、少なくともシランガス、アンモニアガス及び水素ガスを用いて成膜を行うことが好ましい。アンモニアガスや水素ガスを用いることによって、膜中に水素を含む窒素含有層１１１を得ることができる。また、成膜時の基板温度を低くすることによって、成膜中の脱水反応が抑制され、窒素含有層１１１に含まれる水素の量を多くすることができるという利点もある。
【０１１３】
また、プラズマＣＶＤ法において、成膜時の基板温度を低くすることにより得られた窒素含有層１１１は、水素を多く含んでおり緻密性が低い（膜質が柔らかい）膜となる。緻密性が低い窒素含有層１１１は、加熱処理により緻密性を高める（膜質を硬くする）ことができるため、加熱処理の前後で膜厚が収縮しうる。
【０１１４】
そのため、窒素含有層１１１の緻密性が低い状態で半導体基板１００との貼り合わせを行うことによって、半導体基板１００上の酸化膜の表面や窒素含有層１１１の表面に凹凸がある場合であっても、当該窒素含有層１１１の収縮により凹凸を吸収することができ、接合不良を低減することが可能となる。また、貼り合わせと同時又はその後に加熱処理を行うことによって、窒素含有層１１１を緻密化した（膜質を硬くした）後に、トランジスタ等の素子を形成することができる。
【０１１５】
次に、半導体基板１００上に形成された酸化膜１０２又はベース基板１１０上に形成された窒素含有層１１１の少なくとも一方の表面にプラズマ処理を行うことが好ましい。半導体基板１００上の酸化膜１０２の表面及びベース基板１１０上の窒素含有層１１１の表面にプラズマ処理を行ってもよい（図２（Ａ−４）、（Ｂ−３）参照）。このように、酸化膜１０２と窒素含有層１１１の双方にプラズマ処理を行うことによって、親水基の増加や、ダングリングボンドの生成により表面を活性化することができる。
【０１１６】
例えば、プラズマ処理を行う場合、真空状態のチャンバーに酸素ガスを導入し、被処理物にバイアス電圧を印加してプラズマ状態として行う。プラズマ中には、酸素の陽イオンが存在し、陰極方向（半導体基板１００側）に酸素の陽イオンが加速される。加速された酸素の陽イオンが被処理物表面に衝突することによって、被処理面の有機物等の不純物を除去し、被処理面を活性化することができる。
【０１１７】
例えば、半導体基板１００上の酸化膜１０２にプラズマ処理を行った場合、加速された酸素の陽イオンが酸化膜１０２の表面に衝突することによって、酸化膜１０２表面のＳｉ−Ｈ、ＳｉＨ２、ＳｉＯ２を減少させ、（ＳｉＯ２）ｎ−ＯＨを増加することができる。つまり、酸化膜１０２表面の親水基を増加させることにより、接合面における水素結合数を増やすことができるため、接合強度を向上させることができる。また、バイアス電圧を印加してプラズマ処理を行うことにより、酸化膜１０２表面近傍にマイクロポアを生成することができる。
【０１１８】
また、ベース基板１１０上の窒素含有層１１１にプラズマ処理を行った場合、窒素含有層１１１表面の疎水性を有するＳｉＮ及びＳｉＨ３を減少させ、親水性を有するＳｉＯｘを増加させることができるため、窒素含有層１１１を接合層とした場合であっても接合強度を向上させることができる。
【０１１９】
本実施の形態では、酸素ガスを用いて、容量結合プラズマの一種でＲＩＥ（リアクティブイオンエッチング）モードと呼ばれる方式のプラズマ処理で行うことができる（図１３参照）。酸化膜１０２が形成された半導体基板１００を、コンデンサ１９３を介して高周波電圧が印加されるカソードとなる第１の電極１９１上のステージに設置し、高周波電圧を印加して第１の電極１９１とアノードとなる第２の電極１９２間にプラズマを生成する。その結果、第１の電極１９１に負の自己バイアスが発生し（バイアスが印加された状態となり）、プラズマ中の陽イオンが加速されて半導体基板１００に衝突する。なお、半導体基板１００上に形成された酸化膜１０２が酸化シリコンであるため、原料ガスとして酸素を用いることにより、酸化膜１０２のエッチング作用を小さくすることができる。なお、ＲＩＥモードのプラズマ密度は、ＩＣＰのプラズマ密度よりも低い。
【０１２０】
酸素プラズマの具体的な条件としては、処理電力０．３〜１．５Ｗ／ｃｍ２、圧力３０〜１３０Ｐａ、ガス（Ｏ２）流量１０〜２００ｓｃｃｍで行えばよい。また、酸素プラズマ処理を行うことにより、酸化膜１０２の表面の面粗さ（Ｒａ）を好ましくは、０．７ｎｍ以下、より好ましくは０．３ｎｍ以下とする。
【０１２１】
なお、本実施の形態で適用するプラズマ処理の方法は、図１３を用いて説明した場合に限られない。他にも、誘電体バリア放電等の大気圧プラズマで行うことができる（図１４参照）。例えば、ベース基板１１０上に形成された窒素含有層１１１表面にプラズマ処理を行う場合、窒素含有層１１１が形成されたベース基板１１０を導体からなるステージ１９５上の支持台１９６（例えば、ガラス基板）上に設置し、第１の電極１９７と第２の電極１９８間にガスを導入して大気圧プラズマを生成する。第１の電極１９７と第２の電極１９８間に生成されたプラズマ化したガスと支持台１９６上に設置されたベース基板１１０との間に自己バイアスが発生し（バイアスが印加された状態となり）、プラズマ中の陽イオンが加速されて、ベース基板１１０上に形成された窒素含有層１１１表面に衝突する。なお、大気圧プラズマの具体的な条件としては、処理電力１００〜５００Ｗ、ガス（Ｏ２、Ｎ２、Ｏ２＋Ｎ２、Ａｒ又はＨｅ）流量１０〜２００ｓｃｃｍで行えばよい。なお、第１の電極１９７と第２の電極１９８の間隔より被処理体（ここでは、窒素含有層１１１）が大きい場合には、第１の電極１９７及び第２の電極１９８を移動させて被処理体をスキャンすればよい。
【０１２２】
次に、半導体基板１００とベース基板１１０とを接合させる前に、半導体基板１００上に形成された酸化膜１０２及びベース基板１１０上に形成された窒素含有層１１１に表面処理を行うことが好ましい。表面処理の方法は、実施の形態１を参照すれば良いため詳細な説明は省略する。
【０１２３】
その後、半導体基板１００の表面とベース基板１１０の表面とを対向させ、酸化膜１０２の表面と窒素含有層１１１の表面とを接合させた後（図２（Ｃ）参照）、熱処理を行い脆化領域１０４にて分離（劈開）することにより、ベース基板１１０上に、窒素含有層１１１及び酸化膜１０２を介して半導体層１１４を設ける（図２（Ｄ）参照）。さらに、半導体層１１４に対して、平坦化処理を行うこともできる。平坦化処理は、実施の形態１で示したように、ＣＭＰ、エッチング処理、レーザー光の照射により行うことができる。平坦化処理を行った後、薄膜化処理を行っても良い。
【０１２４】
以上により、ＳＯＩ基板を作製することができる。ベース基板にプラズマ処理を行うことにより、ベース基板表面の凹凸やパーティクルを低減することができる。また、ベース基板の平坦性が向上するため、ベース基板上に窒素含有層を形成した場合に、窒素含有層の平坦性を向上させることができる。さらに、ベース基板上の窒素含有層又は半導体基板上の酸化膜の少なくとも一方にプラズマ処理を行うことにより、窒素含有層又は酸化膜の表面の凹凸やパーティクルを低減することができる。また、プラズマ処理が行われた窒素含有層又は酸化膜の平坦性が向上するため、窒素含有層又は酸化膜の親水性を向上させることができる。この結果、半導体基板とベース基板との貼り合わせ工程において、接合界面において水素結合が起こりやすくなり、ベース基板と半導体基板との接合強度を向上させることができる。従って、半導体層とベース基板との密着性を向上させ、貼り合わせ不良を低減し、貼り合わせ工程及び半導体装置製造工程においても十分な接着強度をもつＳＯＩ基板を作製することができる。
【０１２５】
なお、本実施の形態で示したＳＯＩ基板の作製方法は、本明細書の他の実施の形態で示す作製方法と適宜組み合わせて行うことができる。
【０１２６】
（実施の形態３）
本実施の形態では、上記実施の形態と異なるＳＯＩ基板の作製方法に関して図面を参照して説明する。具体的には、ベース基板上に窒素含有層を形成した後に、当該窒素含有層にプラズマ処理を行う場合について説明する。
【０１２７】
まず、表面に酸化膜１０２が設けられ、所定の深さに脆化領域１０４が設けられた半導体基板１００を準備する（図２２（Ａ−１）〜（Ａ−３）参照）。なお、図２２（Ａ−１）〜（Ａ−３）は、上記図１（Ａ−１）〜（Ａ−３）と同様に行うことができる。
【０１２８】
次に、ベース基板を準備（図２２（Ｂ−１）参照）した後、当該ベース基板１１０の表面に窒素含有層１１１を形成する（図２２（Ｂ−２）参照）。なお、図２２（Ｂ−２）は、図２（Ｂ−２）と同様に行うことができる。
【０１２９】
次に、半導体基板１００上に形成された酸化膜１０２又はベース基板１１０上に形成された窒素含有層１１１の少なくとも一方の表面にプラズマ処理を行うことが好ましい。半導体基板１００上の酸化膜１０２の表面及びベース基板１１０上の窒素含有層１１１の表面の双方にプラズマ処理を行ってもよい（図２２（Ａ−４）、（Ｂ−３）参照）。
【０１３０】
本実施の形態では、実施の形態１と同様にして、誘導結合プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）方式のプラズマ処理で行うことができる。真空状態のチャンバーに不活性ガス（例えば、Ａｒガス）を導入し、被処理面（ここでは、窒素含有層１１１）にバイアスを印加してプラズマ状態として行う。プラズマ中には電子とＡｒの陽イオンが存在し、陰極方向（被処理物側）にＡｒの陽イオンが加速される。加速されたＡｒの陽イオンが被処理面に衝突することによって、被処理面がスパッタエッチングされる。このとき、被処理面の凸部から優先的にスパッタエッチングされ、当該被処理面の平坦性を向上することができる。また、加速されたＡｒの陽イオンによって、被処理面の有機物等の不純物を除去し、被処理面を活性化することができる。また、真空状態のチャンバーに不活性ガスに加えて、反応性ガス（例えば、Ｏ２ガス、Ｎ２ガス）を導入し、被処理面にバイアス電圧を印加してプラズマ状態として行うこともできる。反応性ガスを導入する場合、被処理面がスパッタエッチングされることにより生じる欠損を、補修することができる。
【０１３１】
半導体基板１００上に形成された酸化膜１０２表面又はベース基板１１０上に形成された窒素含有層１１１表面にプラズマ処理を行うことにより、表面の平均粗さ（Ｒａ）、及び最大高低差（Ｐ−Ｖ）を低減させることができる。また、ベース基板１１０上の窒素含有層１１１にプラズマ処理を行った場合、加速されたアルゴンの陽イオンが窒素含有層１１１の表面に衝突することによって、窒素含有層１１１表面のＳｉＮＯ成分又はＳｉＮ成分が減少し、ＳｉＯ２（Ｘ＞０）成分を増加させることができる。つまり、窒素含有層１１１表面の親水基を増加させることができ、接合面における水素結合数を増やすことができるため、接合強度を向上させることができる。
【０１３２】
次に、半導体基板１００とベース基板１１０とを接合させる前に、半導体基板１００上に形成された酸化膜１０２及びベース基板１１０上に形成された窒素含有層１１１に表面処理を行うことが好ましい。表面処理の方法は、実施の形態１を参照すれば良いため詳細な説明は省略する。
【０１３３】
その後、半導体基板１００の表面とベース基板１１０の表面とを対向させ、酸化膜１０２の表面と窒素含有層１１１の表面とを接合させた後（図２２（Ｃ）参照）、熱処理を行い脆化領域１０４にて分離することにより、ベース基板１１０上に、窒素含有層１１１及び酸化膜１０２を介して半導体層１１４を設ける（図２２（Ｄ）参照）。さらに、半導体層１１４に対して、平坦化処理を行うこともできる。平坦化処理は、実施の形態１で示したように、ＣＭＰ、エッチング処理、レーザー光の照射により行うことができる。平坦化処理を行った後、薄膜化処理を行っても良い。
【０１３４】
以上の工程により、ＳＯＩ基板を作製することができる。ベース基板上の窒素含有層又は半導体基板上の酸化膜の少なくとも一方にプラズマ処理を行うことにより、窒素含有層又は酸化膜の表面の凹凸やパーティクルを低減することができる。また、窒素含有層又は酸化膜の平坦性が向上するため、窒素含有層又は酸化膜の親水性を向上させることができる。この結果、半導体基板とベース基板との貼り合わせ工程において、接合界面において水素結合が起こりやすくなり、ベース基板と半導体基板との接合強度を向上させることができる。従って、半導体層とベース基板との密着性を向上させ、貼り合わせ不良を低減し、貼り合わせ工程及び半導体装置製造工程においても十分な接着強度をもつＳＯＩ基板を作製することができる。
【０１３５】
なお、本実施の形態で示したＳＯＩ基板の作製方法は、本明細書の他の実施の形態で示す作製方法と適宜組み合わせて行うことができる。
【０１３６】
（実施の形態４）
本実施の形態では、上記実施の形態と異なるＳＯＩ基板の作製方法に関して図面を参照して説明する。具体的には、１枚のベース基板に複数の半導体基板を貼り合わせる場合に関して説明する。
【０１３７】
まず、ベース基板１１０を準備し、当該ベース基板１１０の表面にプラズマ処理を行う（図３（Ａ）参照）。なお、上記実施の形態２で示したように、ベース基板１１０の表面にプラズマ処理を行った後に、ベース基板１１０上に窒素含有層を形成してもよいし、上記実施の形態３で示したように、ベース基板１１０上に窒素含有層を形成した後に、プラズマ処理を行ってもよい。ベース基板に対して行うプラズマ処理は、実施の形態１〜３と同様に行うことができるため、詳細な説明は省略する。
【０１３８】
次に、表面に酸化膜１０２が設けられ、所定の深さに脆化領域１０４が設けられた半導体基板１００を複数準備する（図３（Ｂ）参照）。当該複数の半導体基板１００をベース基板１１０と貼り合わせる（図３（Ｃ）参照）。ここでは、半導体基板１００上に形成された酸化膜１０２とベース基板１１０を接合させる。なお、複数の半導体基板１００をベース基板１１０と貼り合わせる前に、複数の半導体基板上に形成された酸化膜１０２に対してプラズマ処理を行ってもよい。酸化膜１０２に対して行うプラズマ処理は、実施の形態１〜３と同様に行うことができるため、詳細な説明は省略する。
【０１３９】
次に、熱処理を行い脆化領域１０４にて分離（劈開）することにより、ベース基板１１０上に、それぞれ酸化膜１０２を介して複数の半導体層１１４を設ける（図３（Ｄ）参照）。さらに、半導体層１１４に対して、平坦化処理を行うこともできる。平坦化処理は、実施の形態１で示したように、ＣＭＰ、エッチング処理、レーザー光の照射により行うことができる。平坦化処理を行った後、薄膜化処理を行っても良い。
【０１４０】
また、１枚のベース基板に複数の半導体基板を貼り合わせる場合に、サイズが大きいベース基板１１０側にバリア層として機能する窒素含有層を形成することによって、半導体基板側にのみ窒素含有層を設ける構成と比較して、半導体層１１４が設けられていない領域（複数の半導体層１１４の隙間）にもバリア層を形成できるため、当該隙間から半導体層１１４に不純物が侵入することを効果的に抑制することができる。
【０１４１】
以上の工程により、１枚のベース基板に複数の半導体層が設けられたＳＯＩ基板を作製することができる。ベース基板上の窒素含有層又は半導体基板上の酸化膜の少なくとも一方にプラズマ処理を行うことにより、窒素含有層又は酸化膜の表面の凹凸やパーティクルを低減することができる。また、窒素含有層又は酸化膜の平坦性が向上するため、窒素含有層又は酸化膜の親水性を向上させることができる。この結果、半導体基板とベース基板との貼り合わせ工程において、接合界面において水素結合が起こりやすくなり、ベース基板と半導体基板との接合強度を向上させることができる。従って、半導体層とベース基板との密着性を向上させ、貼り合わせ不良を低減し、貼り合わせ工程及び半導体装置製造工程においても十分な接着強度をもつＳＯＩ基板を作製することができる。
【０１４２】
なお、本実施の形態で示したＳＯＩ基板の作製方法は、本明細書の他の実施の形態で示す作製方法と適宜組み合わせて行うことができる。
【０１４３】
（実施の形態５）
本実施の形態では、上記実施の形態で作製したＳＯＩ基板を用いて、半導体装置を作製する方法を説明する。
【０１４４】
まず、図４および図５を参照して、ｎチャネル型薄膜トランジスタ、およびｐチャネル型薄膜トランジスタを作製する方法を説明する。複数の薄膜トランジスタ（ＴＦＴ）を組み合わせることで、各種の半導体装置を形成することができる。
【０１４５】
ＳＯＩ基板として、上記実施の形態１の方法で作製したＳＯＩ基板を用いる場合について説明する。もちろん、上記実施の形態２、３の方法で作製したＳＯＩ基板を用いることも可能である。
【０１４６】
図４（Ａ）は、図１を用いて説明した方法で作製されたＳＯＩ基板の断面図である。
【０１４７】
エッチングにより、半導体層１１４を素子分離して、図４（Ｂ）に示すように半導体層１２１、１２２を形成する。半導体層１２１はｎチャネル型のＴＦＴを構成し、半導体層１２２はｐチャネル型のＴＦＴを構成する。
【０１４８】
図４（Ｃ）に示すように、半導体層１２１、１２２上に絶縁膜１２３を形成する。次に、絶縁膜１２３を介して半導体層１２１上にゲート電極１２４を形成し、半導体層１２２上にゲート電極１２５を形成する。
【０１４９】
なお、半導体層１１４のエッチングを行う前に、ＴＦＴのしきい値電圧を制御するために、ホウ素、アルミニウム、ガリウムなどの不純物元素、またはリン、ヒ素などの不純物元素を半導体層１１４に添加することが好ましい。例えば、ｎチャネル型ＴＦＴが形成される領域に硼素、アルミニウム、ガリウムなどの不純物元素を添加し、ｐチャネル型ＴＦＴが形成される領域にリン、ヒ素などの不純物元素を添加する。
【０１５０】
次に、図４（Ｄ）、（Ｅ）に示すように半導体層１２１にｎ型の低濃度不純物領域１２８ａ、１２８ｂを形成し、半導体層１２２にｐ型の高濃度不純物領域１３２ａ、１３２ｂを形成する。具体的には、まず、半導体層１２１にｎ型の低濃度不純物領域１２８ａ、１２８ｂを形成する。このため、ｐチャネル型ＴＦＴとなる半導体層１２２をレジストマスク１２６で覆い、不純物元素１２７を半導体層１２１に添加する（図４（Ｄ）参照）。不純物元素としてリンまたはヒ素を添加すればよい。イオンドーピング法またはイオン注入法により不純物元素を添加することにより、ゲート電極１２４がマスクとなり、半導体層１２１に自己整合的にｎ型の低濃度不純物領域１２８ａ、１２８ｂが形成される。半導体層１２１のゲート電極１２４と重なる領域はチャネル形成領域１２９となる。
【０１５１】
次に、半導体層１２２を覆うレジストマスク１２６を除去した後、ｎチャネル型ＴＦＴとなる半導体層１２１をレジストマスク１３０で覆う。次に、イオンドーピング法またはイオン注入法により不純物元素１３１を半導体層１２２に添加する（図４（Ｅ）参照）。不純物元素１３１として、ボロンを添加することができる。不純物元素の添加工程では、ゲート電極１２５がマスクとして機能して、半導体層１２２にｐ型の高濃度不純物領域１３２ａ、１３２ｂが自己整合的に形成される。高濃度不純物領域１３２ａ、１３２ｂはソース領域またはドレイン領域として機能する。半導体層１２２のゲート電極１２５と重なる領域はチャネル形成領域１３３となる。ここでは、ｎ型の低濃度不純物領域１２８ａ、１２８ｂを形成した後、ｐ型の高濃度不純物領域１３２ａ、１３２ｂを形成する方法を説明したが、先にｐ型の高濃度不純物領域１３２ａ、１３２ｂを形成することもできる。
【０１５２】
次に、半導体層１２１を覆うレジストマスク１３０を除去した後、プラズマＣＶＤ法等によって窒化シリコン等の窒素化合物や酸化シリコン等の酸化物からなる単層構造または積層構造の絶縁膜を形成する。この絶縁膜を垂直方向の異方性エッチングすることで、図５（Ａ）に示すように、ゲート電極１２４、１２５の側面に接するサイドウォール絶縁膜１３４ａ、１３４ｂ、１３５ａ、１３５ｂを形成する。この異方性エッチングにより、絶縁膜１２３もエッチングされる。
【０１５３】
次に、図５（Ｂ）に示すように、半導体層１２２をレジスト１３６で覆う。半導体層１２１にソース領域またはドレイン領域として機能する高濃度不純物領域を形成するため、イオン注入法またはイオンドーピング法により、半導体層１２１に高ドーズ量で不純物元素１３７を添加する。ゲート電極１２４およびサイドウォール絶縁膜１３４ａ、１３４ｂがマスクとなり、ｎ型の高濃度不純物領域１３８ａ、１３８ｂが形成される。次に、不純物元素の活性化のための加熱処理を行う。
【０１５４】
活性化の加熱処理の後、図５（Ｃ）に示すように、水素を含んだ絶縁膜１３９を形成する。絶縁膜１３９を形成後、３５０℃以上４５０℃以下の温度による加熱処理を行い、絶縁膜１３９中に含まれる水素を半導体層１２１、１２２中に拡散させる。絶縁膜１３９は、プロセス温度が３５０℃以下のプラズマＣＶＤ法により窒化シリコンまたは窒化酸化シリコンを堆積することで形成できる。半導体層１２１、１２２に水素を供給することで、半導体層１２１、１２２中および絶縁膜１２３との界面での捕獲中心となるような欠陥を効果的に補償することができる。
【０１５５】
その後、層間絶縁膜１４０を形成する。層間絶縁膜１４０は、酸化シリコン膜、ＢＰＳＧ（Ｂｏｒｏｎ  Ｐｈｏｓｐｈｏｒｕｓ  Ｓｉｌｉｃｏｎ  Ｇｌａｓｓ）膜などの無機材料でなる絶縁膜、または、ポリイミド、アクリルなどの有機樹脂膜から選ばれた単層構造の膜、積層構造の膜で形成することができる。層間絶縁膜１４０にコンタクトホールを形成した後、図５（Ｃ）に示すように配線１４１ａ、１４１ｂ、１４２ａ、１４２ｂを形成する。配線１４１ａ、１４１ｂ、１４２ａ、１４２ｂの形成には、例えば、アルミニウム膜またはアルミニウム合金膜などの低抵抗金属膜をバリアメタル膜で挟んだ３層構造の導電膜で形成することができる。バリアメタル膜は、モリブデン、クロム、チタンなどの金属膜で形成することができる。
【０１５６】
以上の工程により、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを有する半導体装置を作製することができる。ＳＯＩ基板の作製過程で、チャネル形成領域を構成する半導体層の金属元素の濃度を低減させているので、オフ電流が小さく、しきい値電圧の変動が抑制されたＴＦＴを作製することができる。
【０１５７】
図４及び図５を参照してＴＦＴの作製方法を説明したが、ＴＦＴの他、容量、抵抗などＴＦＴと共に各種の半導体素子を形成することで、高付加価値の半導体装置を作製することができる。以下、図面を参照しながら半導体装置の具体的な態様を説明する。
【０１５８】
まず、半導体装置の一例として、マイクロプロセッサについて説明する。図６はマイクロプロセッサ５００の構成例を示すブロック図である。
【０１５９】
マイクロプロセッサ５００は、演算回路５０１（Ａｒｉｔｈｍｅｔｉｃ  ｌｏｇｉｃ  ｕｎｉｔ。ＡＬＵともいう。）、演算回路制御部５０２（ＡＬＵ  Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部５０３（Ｉｎｓｔｒｕｃｔｉｏｎ  Ｄｅｃｏｄｅｒ）、割り込み制御部５０４（Ｉｎｔｅｒｒｕｐｔ  Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部５０５（Ｔｉｍｉｎｇ  Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ５０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部５０７（Ｒｅｇｉｓｔｅｒ  Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース５０８（Ｂｕｓ  Ｉ／Ｆ）、読み出し専用メモリ５０９（ＲＯＭとも記す）、およびメモリインターフェース５１０（ＲＯＭインターフェースとも記す）を有している。
【０１６０】
バスインターフェース５０８を介してマイクロプロセッサ５００に入力された命令は、命令解析部５０３に入力され、デコードされた後、演算回路制御部５０２、割り込み制御部５０４、レジスタ制御部５０７、タイミング制御部５０５に入力される。演算回路制御部５０２、割り込み制御部５０４、レジスタ制御部５０７、タイミング制御部５０５は、デコードされた命令に基づき様々な制御を行う。
【０１６１】
演算回路制御部５０２は、演算回路５０１の動作を制御するための信号を生成する。また、割り込み制御部５０４は、マイクロプロセッサ５００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を処理する回路であり、割り込み制御部５０４は、割り込み要求の優先度やマスク状態を判断して、割り込み要求を処理する。レジスタ制御部５０７は、レジスタ５０６のアドレスを生成し、マイクロプロセッサ５００の状態に応じてレジスタ５０６の読み出しや書き込みを行う。タイミング制御部５０５は、演算回路５０１、演算回路制御部５０２、命令解析部５０３、割り込み制御部５０４、およびレジスタ制御部５０７の動作のタイミングを制御する信号を生成する。例えば、タイミング制御部５０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えている。図６に示すように、内部クロック信号ＣＬＫ２は他の回路に入力される。
【０１６２】
次に、非接触でデータの送受信を行う機能、および演算機能を備えた半導体装置の一例を説明する。図７は、このような半導体装置の構成例を示すブロック図である。図７に示す半導体装置は、無線通信により外部装置と信号の送受信を行って動作するコンピュータ（以下、「ＲＦＣＰＵ」という）と呼ぶことができる。
【０１６３】
図７に示すように、ＲＦＣＰＵ５１１は、アナログ回路部５１２とデジタル回路部５１３を有している。アナログ回路部５１２として、共振容量を有する共振回路５１４、整流回路５１５、定電圧回路５１６、リセット回路５１７、発振回路５１８、復調回路５１９、変調回路５２０と、電源管理回路５３０を有している。デジタル回路部５１３は、ＲＦインターフェース５２１、制御レジスタ５２２、クロックコントローラ５２３、ＣＰＵインターフェース５２４、中央処理ユニット５２５（ＣＰＵとも記す）、ランダムアクセスメモリ５２６（ＲＡＭとも記す）、読み出し専用メモリ５２７（ＲＯＭとも記す）を有している。
【０１６４】
ＲＦＣＰＵ５１１の動作の概要は以下の通りである。アンテナ５２８が受信した信号によって共振回路５１４で誘導起電力が生じる。誘導起電力は、整流回路５１５を経て容量部５２９に充電される。この容量部５２９はセラミックコンデンサーや電気二重層コンデンサーなどのキャパシタで形成されていることが好ましい。容量部５２９は、ＲＦＣＰＵ５１１を構成する基板に集積されている必要はなく、他の部品としてＲＦＣＰＵ５１１に組み込むこともできる。
【０１６５】
リセット回路５１７は、デジタル回路部５１３をリセットし初期化する信号を生成する。例えば、リセット回路５１７は電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路５１８は、定電圧回路５１６により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。復調回路５１９は、受信信号を復調する回路であり、変調回路５２０は、送信するデータを変調する回路である。
【０１６６】
例えば、復調回路５１９はローパスフィルタで形成され、振幅変調（ＡＳＫ）方式の受信信号を、その振幅の変動をもとに、二値化する。また、変調回路５２０は、振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信する。変調回路５２０は、共振回路５１４の共振点を変化させることで通信信号の振幅を変化させている。
【０１６７】
クロックコントローラ５２３は、電源電圧または中央処理ユニット５２５における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路５３０が行っている。
【０１６８】
アンテナ５２８からＲＦＣＰＵ５１１に入力された信号は復調回路５１９で復調された後、ＲＦインターフェース５２１で制御コマンドやデータなどに分解される。制御コマンドは制御レジスタ５２２に格納される。制御コマンドには、読み出し専用メモリ５２７に記憶されているデータの読み出し、ランダムアクセスメモリ５２６へのデータの書き込み、中央処理ユニット５２５への演算命令などが含まれている。
【０１６９】
中央処理ユニット５２５は、ＣＰＵインターフェース５２４を介して読み出し専用メモリ５２７、ランダムアクセスメモリ５２６、制御レジスタ５２２にアクセスする。ＣＰＵインターフェース５２４は、中央処理ユニット５２５が要求するアドレスより、読み出し専用メモリ５２７、ランダムアクセスメモリ５２６、制御レジスタ５２２のいずれかに対するアクセス信号を生成する機能を有している。
【０１７０】
中央処理ユニット５２５の演算方式は、読み出し専用メモリ５２７にＯＳ（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の演算処理を行い、プログラムを使って、残りの演算を中央処理ユニット５２５が処理する方式を適用できる。
【０１７１】
次に、図８、図９を用いて、表示装置について説明する。
【０１７２】
図８は液晶表示装置を説明するための図面である。図８（Ａ）は液晶表示装置の画素の平面図であり、図８（Ｂ）は、Ｊ−Ｋ切断線による図８（Ａ）の断面図である。
【０１７３】
図８（Ａ）に示すように、画素は、単結晶半導体層３２０、単結晶半導体層３２０と交差している走査線３２２、走査線３２２と交差している信号線３２３、画素電極３２４、画素電極３２４と単結晶半導体層３２０を電気的に接続する電極３２８を有する。単結晶半導体層３２０は、ベース基板１１０上に設けられた単結晶半導体層から形成された層であり、画素のＴＦＴ３２５を構成する。
【０１７４】
ＳＯＩ基板には上記実施の形態で示したＳＯＩ基板が用いられている。図８（Ｂ）に示すように、ベース基板１１０上に、酸化膜１０２を介して単結晶半導体層３２０が積層されている。ベース基板１１０としては、ガラス基板を用いることができる。ＴＦＴ３２５の単結晶半導体層３２０は、ＳＯＩ基板の単結晶半導体層をエッチングにより素子分離して形成された膜である。単結晶半導体層３２０には、チャネル形成領域３４０、不純物元素が添加されたｎ型の高濃度不純物領域３４１が形成されている。ＴＦＴ３２５のゲート電極は走査線３２２に含まれ、ソース電極およびドレイン電極の一方は信号線３２３に含まれている。
【０１７５】
層間絶縁膜３２７上には、信号線３２３、画素電極３２４および電極３２８が設けられている。層間絶縁膜３２７上には、柱状スペーサ３２９が形成されている。信号線３２３、画素電極３２４、電極３２８および柱状スペーサ３２９を覆って配向膜３３０が形成されている。対向基板３３２には、対向電極３３３、対向電極３３３を覆う配向膜３３４が形成されている。柱状スペーサ３２９は、ベース基板１１０と対向基板３３２の隙間を維持するために形成される。柱状スペーサ３２９によって形成される隙間に液晶層３３５が形成されている。信号線３２３および電極３２８と高濃度不純物領域３４１との接続部は、コンタクトホールの形成によって層間絶縁膜３２７に段差が生じるので、この接続部では液晶層３３５の液晶の配向が乱れやすい。そのため、この段差部に柱状スペーサ３２９を形成して、液晶の配向の乱れを防ぐ。本発明の一態様に係るＳＯＩ基板の作製工程を適用して液晶表示装置を作製することで、接合不良に起因する表示ムラを低減することができる。
【０１７６】
次に、エレクトロルミネセンス表示装置（以下、ＥＬ表示装置という。）について図９を参照して説明する。図９（Ａ）はＥＬ表示装置の画素の平面図であり、図９（Ｂ）は、Ｊ−Ｋ切断線による図９（Ａ）の断面図である。
【０１７７】
図９（Ａ）に示すように、画素は、ＴＦＴでなる選択用トランジスタ４０１、表示制御用トランジスタ４０２、走査線４０５、信号線４０６、および電流供給線４０７、画素電極４０８を含む。エレクトロルミネセンス材料を含んで形成される層（ＥＬ層）が一対の電極間に挟んだ構造の発光素子が各画素に設けられている。発光素子の一方の電極が画素電極４０８である。また、半導体層４０３は、選択用トランジスタ４０１のチャネル形成領域、ソース領域およびドレイン領域が形成されている。半導体層４０４は、表示制御用トランジスタ４０２のチャネル形成領域、ソース領域およびドレイン領域が形成されている。半導体層４０３、４０４は、ベース基板上に設けられた単結晶半導体層から形成された層である。
【０１７８】
選択用トランジスタ４０１において、ゲート電極は走査線４０５に含まれ、ソース電極またはドレイン電極の一方は信号線４０６に含まれ、他方は電極４１１として形成されている。表示制御用トランジスタ４０２は、ゲート電極４１２が電極４１１と電気的に接続され、ソース電極またはドレイン電極の一方は、画素電極４０８に電気的に接続される電極４１３として形成され、他方は、電流供給線４０７に含まれている。
【０１７９】
表示制御用トランジスタ４０２はｐチャネル型のＴＦＴである。図９（Ｂ）に示すように、半導体層４０４には、チャネル形成領域４５１、およびｐ型の高濃度不純物領域４５２が形成されている。なお、ＳＯＩ基板は、実施の形態で作製したＳＯＩ基板が用いられている。
【０１８０】
表示制御用トランジスタ４０２のゲート電極４１２を覆って、層間絶縁膜４２７が形成されている。層間絶縁膜４２７上に、信号線４０６、電流供給線４０７、電極４１１、４１３などが形成されている。また、層間絶縁膜４２７上には、電極４１３に電気的に接続されている画素電極４０８が形成されている。画素電極４０８は周辺部が絶縁性の隔壁層４２８で囲まれている。画素電極４０８上にはＥＬ層４２９が形成され、ＥＬ層４２９上には対向電極４３０が形成されている。補強板として対向基板４３１が設けられており、対向基板４３１は樹脂層４３２によりベース基板１１０に固定されている。
【０１８１】
ＥＬ表示装置の階調の制御は、発光素子の輝度を電流で制御する電流駆動方式と、電圧でその輝度を制御する電圧駆動方式とがあるが、電流駆動方式は、画素ごとでトランジスタの特性値の差が大きい場合、採用することは困難であり、そのためには特性のばらつきを補正する補正回路が必要になる。本発明の一態様に係るＳＯＩ基板の作製工程を適用してＥＬ表示装置を作製することで、接合不良に起因する表示ムラを低減することができる。
【０１８２】
つまり、ＳＯＩ基板を用いることで、様々な電気機器を作製することができる。電気機器としては、ビデオカメラやデジタルカメラなどのカメラ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポなど）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍など）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ（ｄｉｇｉｔａｌ  ｖｅｒｓａｔｉｌｅ  ｄｉｓｃ）などの記録媒体に記憶された音声データを再生し、かつ記憶された画像データを表示しうる表示装置を備えた装置）などが含まれる。それらの一例を図１０に示す。
【０１８３】
図１０（Ａ）は表示装置であり、筐体８０１、支持台８０２、表示部８０３、スピーカー部８０４、ビデオ入力端子８０５等を含む。本発明の一態様を用いて形成される発光装置をその表示部８０３に用いることにより作製される。なお、表示装置は、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用装置が含まれる。本発明の一態様を適用することで、主に発光装置の成膜工程における材料の利用効率向上、および製造効率向上を図ることができるので、表示装置の製造における製造コストの低減、および生産性の向上を図ることができ、安価な表示装置を提供することができる。
【０１８４】
図１０（Ｂ）はコンピュータであり、筐体８１２、表示部８１３、キーボード８１４、外部接続ポート８１５、マウス８１６等を含む。なお、コンピュータは、本発明の一態様を用いて形成される発光装置をその表示部８１３に用いることにより作製される。本発明の一態様を適用することで、主に発光装置の成膜工程における材料の利用効率向上、および製造効率向上を図ることができるので、コンピュータの製造における製造コストの低減、および生産性の向上を図ることができ、安価なコンピュータを提供することができる。
【０１８５】
図１０（Ｃ）はビデオカメラであり、表示部８２２、外部接続ポート８２４、リモコン受信部８２５、受像部８２６、操作キー８２９等を含む。なお、ビデオカメラは、本発明の一態様を用いて形成される発光装置をその表示部８２２に用いることにより作製される。本発明の一態様を適用することで、主に発光装置の成膜工程における材料の利用効率向上、および製造効率向上を図ることができるので、ビデオカメラの製造における製造コストの低減、および生産性の向上を図ることができ、安価なビデオカメラを提供することができる。
【０１８６】
図１０（Ｄ）は携帯電話であり、表示部８４３、音声入力部８４４、音声出力部８４５、操作キー８４６、外部接続ポート８４７等を含む。なお、携帯電話は、本発明の一態様を用いて形成される発光装置をその表示部８４３に用いることにより作製される。また、赤外線通信機能、テレビ受信機能等を備えた携帯電話としてもよい。本発明の一態様を適用することで、主に発光装置の成膜工程における材料の利用効率向上、および製造効率向上を図ることができるので、携帯電話の製造における製造コストの低減、および生産性の向上を図ることができ、安価な携帯電話を提供することができる。
【０１８７】
図１０（Ｅ）は卓上照明器具であり、照明部８３１、傘８３２、可変アーム８３３、電源８３５等を含む。なお、卓上照明器具は、本発明の一態様を用いて形成される発光装置を照明部８３１に用いることにより作製される。なお、照明器具には天井固定型の照明器具または壁掛け型の照明器具なども含まれる。本発明の一態様を適用することで、主に発光装置の成膜工程における材料の利用効率向上、および製造効率向上を図ることができるので、卓上照明器具の製造における製造コストの低減、および生産性の向上を図ることができ、安価な卓上照明器具を提供することができる。
【０１８８】
図１１は、本発明の一態様を適用した携帯電話の一例であり、図１１（Ａ）が正面図、図１１（Ｂ）が背面図、図１１（Ｃ）が２つの筐体をスライドさせたときの正面図である。携帯電話７００は、筐体７０１及び筐体７０２二つの筐体で構成されている。携帯電話７００は、携帯電話と携帯情報端末の双方の機能を備えており、コンピュータを内蔵し、音声通話以外にも様々なデータ処理が可能な所謂スマートフォンである。
【０１８９】
携帯電話７００は、筐体７０１及び筐体７０２で構成されている。筐体７０１においては、表示部７０３、スピーカー７０４、マイクロフォン７０５、操作キー７０６、ポインティングデバイス７０７、表面カメラ用レンズ７０８、外部接続端子ジャック７０９及びイヤホン端子７１０等を備え、筐体７０２においては、キーボード７１１、外部メモリスロット７１２、裏面カメラ７１３、ライト７１４等により構成されている。また、アンテナは筐体７０１に内蔵されている。
【０１９０】
また、携帯電話７００には、上記の構成に加えて、非接触型ＩＣチップ、小型記録装置等を内蔵していてもよい。
【０１９１】
重なり合った筐体７０１と筐体７０２（図１１（Ａ）参照）は、スライドさせることが可能であり、スライドさせることで図１１（Ｃ）のように展開する。表示部７０３には、上記実施の形態で説明し表示装置の作製方法を適用した表示パネル又は表示装置を組み込むことが可能である。表示部７０３と表面カメラ用レンズ７０８を同一の面に備えているため、テレビ電話としての使用が可能である。また、表示部７０３をファインダーとして用いることで、裏面カメラ７１３及びライト７１４で静止画及び動画の撮影が可能である。
【０１９２】
スピーカー７０４及びマイクロフォン７０５を用いることで、携帯電話７００は、音声記録装置（録音装置）又は音声再生装置として使用することができる。また、操作キー７０６により、電話の発着信操作、電子メール等の簡単な情報入力操作、表示部に表示する画面のスクロール操作、表示部に表示する情報の選択等を行うカーソルの移動操作等が可能である。
【０１９３】
また、書類の作成、携帯情報端末としての使用等、取り扱う情報が多い場合は、キーボード７１１を用いると便利である。更に、重なり合った筐体７０１と筐体７０２（図１１（Ａ））をスライドさせることで、図１１（Ｃ）のように展開させることができる。携帯情報端末として使用する場合には、キーボード７１１及びポインティングデバイス７０７を用いて、カーソルの円滑な操作が可能である。外部接続端子ジャック７０９はＡＣアダプタ及びＵＳＢケーブル等の各種ケーブルと接続可能であり、充電及びパーソナルコンピュータ等とのデータ通信が可能である。また、外部メモリスロット７１２に記録媒体を挿入し、より大量のデータ保存及び移動が可能になる。
【０１９４】
筐体７０２の裏面（図１１（Ｂ））には、裏面カメラ７１３及びライト７１４を備え、表示部７０３をファインダーとして静止画及び動画の撮影が可能である。
【０１９５】
また、上記の機能構成に加えて、赤外線通信機能、ＵＳＢポート、テレビワンセグ受信機能、非接触ＩＣチップ又はイヤホンジャック等を備えたものであってもよい。
【０１９６】
図８及び図９では、実施の形態１を適用したＳＯＩ基板を用いて表示装置をそれぞれ作製しているが、他の実施の形態で説明したＳＯＩ基板を用いて作製することができる。また、図１０及び図１１において説明した各種電子機器は、上述したトランジスタ及び表示装置の作製方法を適用して作製することができる。
【０１９７】
以上のようにして、本発明の一態様に係るＳＯＩ基板を適用してあらゆる電子機器を得ることができる。本発明の一態様に係る発光装置の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。
【実施例１】
【０１９８】
本実施例では、ベース基板の表面にプラズマ処理を行った場合の表面特性の変化に関して説明する。本実施例において、ベース基板はガラス基板を用いている。
【０１９９】
ガラス基板の表面に処理時間の異なるプラズマ処理を行い、ガラス基板の表面粗さを測定した。プラズマ処理の条件は、東京エレクトロン社製の装置（ＭＥ−５００  ＩＣＰプラズマドライエッチング装置）を用い、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）と呼ばれる方式で、ＩＣＰ電力５００Ｗ（０．１１Ｗ／ｃｍ２）、ＲＦバイアス１００Ｗ（０．６１Ｗ／ｃｍ２）、圧力１．３５Ｐａ、アルゴンガス流量１００ｓｃｃｍ、処理時間（０分、２分、３分、４分、５分、６分）の条件で行った。
【０２００】
本実施例においてはガラス基板の表面粗さの測定には、原子間力顕微鏡（ＡＦＭ；Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｅ）を用いて、ガラス基板の平均面粗さ（Ｒａ）、山谷の最大高低差（Ｐ−Ｖ）を測定した。
【０２０１】
ここで、平均面粗さ（Ｒａ）とは、ＪＩＳＢ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されている中心線平均粗さＲａを、測定面に対して適用できるよう三次元に拡張したものである。基準面から指定面までの偏差の絶対値を平均した値と表現でき、次式で与えられる。
【０２０２】
【数３】
2010050444.tif 000005
【０２０３】
なお、測定面とは、全測定データの示す面であり、下記の式で表す。
【０２０４】
【数４】
2010050444.tif 000006
【０２０５】
また、指定面とは、粗さ計測の対象となる面であり、座標（Ｘ１，Ｙ１）（Ｘ１，Ｙ２）（Ｘ２，Ｙ１）（Ｘ２，Ｙ２）で表される４点により囲まれる長方形の領域とし、指定面が理想的にフラットであるとしたときの面積をＳ０とする。なお、Ｓ０は下記の式で求められる。
【０２０６】
【数５】
2010050444.tif 000007
【０２０７】
自乗平均面粗さ（ＲＭＳ）とは、断面曲線に対するＲＭＳを、測定面に対して適用できるよう、Ｒａと同様に三次元に拡張したものである。基準面から指定面までの偏差の自乗を平均した値の平方根と表現でき、次式で与えられる。
【０２０８】
【数６】
2010050444.tif 000008
【０２０９】
また、基準面とは、指定面の高さの平均値をＺ０とするとき、Ｚ＝Ｚ０で表される平面である。基準面はＸＹ平面と平行となる。なお、Ｚ０は下記の式で求められる。
【０２１０】
【数７】
2010050444.tif 000009
【０２１１】
山谷の最大高低差（Ｐ−Ｖ）とは、指定面において、最も高い山頂の標高Ｚｍａｘと最も低い谷底の標高Ｚｍｉｎの差と表現でき、次式で与えられる。
【０２１２】
【数８】
2010050444.tif 000010
【０２１３】
ここでいう山頂と谷底とはＪＩＳＢ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されている「山頂」「谷底」を三次元に拡張したものであり、山頂とは指定面の山において最も標高の高いところ、谷底とは指定面において最も標高の低いところと表現される。
【０２１４】
本実施例における平均面粗さ（Ｒａ）、山谷の最大高低差（Ｐ−Ｖ）の測定条件を以下に記す。
・原子間力顕微鏡（ＡＦＭ）：走査型プローブ顕微鏡ＳＰＩ３８００Ｎ／ＳＰＡ５００（セイコーインスツルメンツ（株）製）
・測定モード：ダイナミックフォースモード（ＤＦＭモード）
・カンチレバー：ＳＩ−ＤＦ４０（シリコン製バネ定数４２Ｎ／ｍ、共振周波数２５０〜３９０ｋＨｚ、探針の先端Ｒ≦１０ｎｍ）
・走査速度：１．０Ｈｚ
・測定面積：１０×１０μｍ
・測定点数：２５６×２５６点
なお、ＤＦＭモードとは、ある周波数（カンチレバーに固有の周波数）でカンチレバーを共振させた状態で、レバーの振動振幅が一定になるように探針と試料との距離を制御しながら、表面形状を測定する測定モードのことである。このＤＦＭモードは試料の表面に非接触で測定するため、試料の表面を傷つけることなく、元の形状を保ったまま測定できる。
【０２１５】
ガラス基板の表面粗さの測定は、上記条件にて、処理時間を０分、２分、３分、４分、５分、６分と振ったガラス基板に対して行い、三次元表面形状の像を得た。この得られた測定画像の基板断面の曲率を考慮し、付属のソフトウェアにより、画像の全データから最小二乗方により一次平面を求めてフィッテイングし、面内の傾きを補正する一次傾き補正を行い、続いて二次曲線を補正する二次傾き補正を行ったのち、付属のソフトウェアにより、表面粗さ解析を行い、平均面粗さ（Ｒａ）、山谷の最大高低差（Ｐ−Ｖ）をそれぞれ算出した。
【０２１６】
表１及び図１５に、算出された平均面粗さ（Ｒａ）と、山谷の最大高低差（Ｐ−Ｖ）を示す。なお、図１５では、処理時間０分を、プラズマ未処理と示している。
【０２１７】
【表１】
2010050444.tif 000011
【０２１８】
ガラス基板の表面の表面粗さ（Ｒａ）が０．４５ｎｍから、アルゴンガスを用いてプラズマ処理を２ｍｉｎ行うことにより、０．３９ｎｍに低減し、６ｍｉｎ行うことにより、０．３３ｎｍにまで低減した。また、山谷の最大高低差（Ｐ−Ｖ）は、プラズマ処理前の２９．６６から、６ｍｉｎ行うことにより８．４７ｎｍにまで低減した。プラズマ処理を行うことによって、ガラス基板表面の表面粗さ及び山谷の最大高低差を低減することができた。
【実施例２】
【０２１９】
本実施例では、ガラス基板にプラズマ処理を行った場合の接触角を測定した結果について説明する。
【０２２０】
まず、互いに異なる条件でプラズマ処理が行われた複数の試料Ａ、試料Ｂ、試料Ｃを用意し、当該試料Ａ、試料Ｂ、試料Ｃの表面の接触角を測定した。なお、接触角とは、図１６に示すように、滴下したドットのふちにおける、形成面と液滴の接線がなす角度θのことを指し、接触角が小さいほどその表面が親水性であるといえる。
【０２２１】
試料Ａはプラズマ処理が行われていないガラス基板である。試料Ｂと試料Ｃはプラズマ処理を行ったガラス基板である。試料Ｂのプラズマ処理の条件は、東京エレクトロン社製の装置（ＭＥ−５００  ＩＣＰプラズマドライエッチング装置）を用い、ＩＣＰ方式で、ＩＣＰ電力５００Ｗ（０．１１Ｗ／ｃｍ２）、ＲＦバイアス１００Ｗ（０．６１Ｗ／ｃｍ２）、圧力１．３５Ｐａ、アルゴンガス流量１００ｓｃｃｍ、処理時間３分の条件で行った。また、試料Ｃのプラズマ処理の条件は、Ａｒ／Ｏ２ガス流量１００／２０ｓｃｃｍ以外は、試料Ｂと同様にして行った。
【０２２２】
次に、接触角測定装置を用いて水に対する接触角を測定した。測定は、接触角測定装置を用いて水がガラス基板１０１０表面に滴下する瞬間（後の）の画像を断面観察方向により撮影した。ここで、図１６に示すように、水滴１０１１端部が、ガラス基板表面と接触している箇所の接線（矢印）がガラス基板の表面となす角度を、接触角θとして測定した。この測定を、基板面内の９点（図１７（Ａ）参照）に対して行った。
【０２２３】
表２に試料Ａ、試料Ｂ、試料Ｃにおけるガラス基板の接触角の測定結果を示す。
【０２２４】
【表２】
2010050444.tif 000012
【０２２５】
表２に示すように、プラズマ処理が行われていない試料Ａは、ガラス基板面内で接触角θにばらつきがあることがわかった。これに対して、プラズマ処理をおこなった試料Ｂ及び試料Ｃは、試料Ａよりも基板面内で接触角θのばらつきが少ないことがわかった。
【０２２６】
次に、プラズマ処理が行われていないガラス基板（試料Ｄ）と、アルゴンガスを用いてプラズマ処理を行ったガラス基板（試料Ｅ）と、アルゴンガスを用いてプラズマ処理を行った後、洗浄を行ったガラス基板（試料Ｆ）との接触角θを測定した。
【０２２７】
試料Ｅは、試料Ｂと同様の条件でプラズマ処理を行った。試料Ｆは、試料Ｂと同様の条件でプラズマ処理を行った後、洗浄を行った。
【０２２８】
次に、接触角測定装置を用いて水に対する接触角を測定した。接触角の測定は、試料Ａ〜試料Ｃに対して行った方法と同様にして行った。
【０２２９】
表３に試料Ｄ〜試料Ｆにおけるガラス基板の接触角の測定結果を示す。なお、４°以下は接触角の測定下限値である。
【０２３０】
【表３】
2010050444.tif 000013
表３に示すように、プラズマ処理が行われていない試料Ｄは、ガラス基板面内で接触角θにばらつきがあった。また、試料Ｄと試料Ａと比べても、基板間で接触角θにばらつきがあることがわかった。これに対し、プラズマ処理を行った試料Ｅは、試料Ｄよりも基板面内で接触角θのばらつきが試料Ｄと比べて少ないことがわかった。さらに、試料Ｅと試料Ｂと比べても、基板間で接触角θのばらつきが少ないことがわかった。さらに、プラズマ処理が行われた後に、洗浄した試料Ｆも、基板面内の接触角θのばらつきは試料Ｄと比べて少ないことがわかった。
【実施例３】
【０２３１】
次に、ガラス基板に対してプラズマ処理の有無によるＳＯＩ基板の接合強度を調べるために、表面エネルギーを測定した結果について説明する。
【０２３２】
まず、半導体基板として単結晶シリコン基板を３枚用意した。３枚の単結晶シリコン基板それぞれに、酸素に対し塩化水素（ＨＣｌ）を３体積％の割合で含有させた酸化性雰囲気中で、９５０℃の温度で、２００ｍｉｎ、酸化処理を行うことにより酸化膜を形成した。次に、酸化膜が形成された３枚の単結晶シリコン基板に水素イオンを照射した。水素イオンの照射は、イオンドーピング装置を用いて、電源出力１００Ｗ、加速電圧４０ｋＶ、ドーズ量２．２×１０１６ｉｏｎｓ／ｃｍ３の条件で行った。
【０２３３】
次に、単結晶シリコン基板と貼り合わせるためのベース基板としてガラス基板を三枚用意した。１枚はプラズマ処理が行われていないガラス基板である。他の２枚は、プラズマ処理を行ったガラス基板である。プラズマ処理の条件を試料Ｂと同様に行ったものを１枚、試料Ｃと同様に行ったものを１枚ずつ用意した。
【０２３４】
すべての基板に洗浄を行った後、ガラス基板と単結晶シリコン基板とを貼り合わせた。プラズマ処理が行われていないガラス基板と単結晶シリコン基板とを貼り合わせたものを試料Ｇ、試料Ｂと同様の条件でプラズマ処理が行われたガラス基板と単結晶シリコン基板とを貼り合わせたものを試料Ｈ、試料Ｃと同様の条件でプラズマ処理が行われたガラス基板と単結晶シリコン基板とを貼り合わせたものを試料Ｉとした。次に、貼り合わされたそれぞれの基板に対して２００℃、２時間で熱処理を行った。
【０２３５】
次に、貼り合わされたそれぞれの基板の接合強度を調べるために、表面エネルギーを測定した。表面エネルギーの測定には、ブレード法を用いた。
【０２３６】
ブレード法とは、第１の基板１２００（ここでは、単結晶シリコン基板）上に、形成された酸化膜と、第２の基板１２０１（ここでは、ガラス基板）とを貼り合わせた後、単結晶シリコン基板とガラス基板との間にブレードを差し込んだ際の、ブレード１２０５を差しこんだ端部から発生したクラック１２０３の境界１２０４までの距離Ｌに基づいて、下記の式から表面エネルギー（γ）を算出する方法である。
【０２３７】
【数９】
2010050444.tif 000014
【０２３８】
上式において、ｔｂはブレードの厚さ、Ｅ１は第１の基板のヤング率、Ｅ２は第２の基板のヤング率、ｔｗ１は第１の基板の厚さ、ｔｗ２は第２の基板の厚さ、Ｌはブレードの先端からＣｒａｃｋの境界までの距離を示している（図１８）。なお、本実施例においては、ブレードの厚さｔｂは２×１０−４（ｍ）、第１の基板のヤング率Ｅ１は、１．３×１０１１Ｐａ、第２の基板のヤング率Ｅ２は、７．７×１０１０Ｐａ、第１の基板の厚さｔｗ１は、０．７ｍｍ、第２の基板の厚さｔｗ２は、０．７ｍｍである。
【０２３９】
熱処理が行われた後、単結晶シリコン基板とガラス基板との間にブレードを差し込み、ブレードを差し込んだ端部から発生したＣｒａｃｋの境界までの距離Ｌについて測定した。ブレードは、基板の一辺から差し込み、差し込んでから３分経った後に、距離Ｌを測定した。ブレードは、基板の上方向、下方向、左方向、右方向の順に差し込み、測定をおこなっている。距離Ｌを測定した後、上記の数式にそれぞれの値を代入し、表面エネルギーを計算して求めた。表４に、表面エネルギーを求めた結果について示す。
【０２４０】
【表４】
2010050444.tif 000015
【０２４１】
プラズマ処理が行われていないガラス基板と単結晶シリコン基板とは、自発接合が起こらず、貼り合わせはできなかったため、表面エネルギーを求めることができなかった。これに対して、プラズマ処理が行われたベース基板は、プラズマ処理を行うことによって、ベース基板の凸部が優先的にスパッタエッチングされ、凸部が平坦化され、単結晶シリコン基板と良好に貼り合わせを行うことができた。アルゴンガスでプラズマ処理を行った場合の表面エネルギーが７０３ｍＪ／ｍ２、アルゴンガス及び酸素ガスでプラズマ処理を行った場合の表面エネルギーが４０８ｍＪ／ｍ２となったことから、アルゴンガスでプラズマ処理を行った方が、高い表面エネルギーが得られることがわかった。
【実施例４】
【０２４２】
本実施例では、ガラス基板表面の凹凸がプラズマ処理により、どのように平坦化されるのかを調査した結果について説明する。
【０２４３】
ガラス基板表面の凹凸は数ｎｍであるため、プラズマ処理によってどのように平坦化されるかを直接観察することが困難である。したがって、本実施例では、ガラス基板上に意図的に凹凸を形成することによって観察を行った。
【０２４４】
本実施例で用いた試料Ｊについて説明する。まず、ガラス基板上に、窒化珪素膜（５０ｎｍ）、酸化珪素膜（２００ｎｍ）を順に積層した。次に、いわゆるラインアンドスペースと呼ばれるパターンを形成し、ドライエッチングを行って、酸化珪素膜にラインアンドスペースの凹凸を形成した。試料Ｊに対して、アルゴンガスを用いてプラズマ処理を行い、プラズマ処理前後での断面観察をＳＴＥＭ（Ｓｃａｎｎｉｎｇ  Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）により行った。
【０２４５】
プラズマ処理は、東京エレクトロン社製の装置（ＭＥ−５００  ＩＣＰプラズマドライエッチング装置）を用い、ＩＣＰ方式で、ＩＣＰ電力５００Ｗ（０．１１Ｗ／ｃｍ２）、ＲＦバイアス１００Ｗ（０．６１Ｗ／ｃｍ２）、圧力１．３５Ｐａ、アルゴンガス流量１００ｓｃｃｍ、処理時間３分の条件で行った。
【０２４６】
図１９、図２０に、プラズマ処理前後のＳＴＥＭ像を示す。図１９（Ａ）は、プラズマ処理前のラインの像であり、図１９（Ｂ）は、プラズマ処理前のスペースの像である。図２０（Ａ）は、プラズマ処理後のラインの像であり、図２０（Ｂ）は、プラズマ処理後のスペースの像である。
【０２４７】
図１９（Ａ）に示すように、プラズマ処理前のライン（凸部）の長さは１０１０ｎｍであったが、図２０（Ａ）に示すように、プラズマ処理後には９０７ｎｍとなり、約１００ｎｍ減少した。また、凸の高さについても、プラズマ処理前は、９１．９ｎｍであったが、プラズマ処理後には、８０．２ｎｍとなり、約１０ｎｍ減少した。
【０２４８】
また、図１９（Ｂ）に示すように、スペースの長さについても、プラズマ処理前は４２２ｎｍであったが、図２０（Ｂ）に示すように、プラズマ処理後には、５４５ｎｍとなり、スペースは約１００ｎｍ増加した。スペースの部分の酸化珪素膜の膜厚については、膜減りが観察できなかった。
【０２４９】
さらに、プラズマ処理によって、図２０（Ａ）に示すように、凸部の上端部がエッチングされ曲線を描く形状になったことが観察できた。
【０２５０】
アルゴンガスを用いてプラズマ処理を行うことによって、凸部の上端部では、凸部の下端部（スペース）と比べてエッチングレートが速くなり、結果的に凸部の高さが減少することがわかった。また、凸部の上端部がエッチングされて曲線を描く形状となることがわかった。すなわち、上端部は優先的にエッチングされるが、下端部はほとんど変化しない現象がこのプラズマ処理によって確認できる。
【０２５１】
このエッチングのメカニズムは、イオンの入射角依存性によって説明することができる。酸化珪素膜に対するイオンの入射角θ（図２１）が大きくなれば、酸化珪素膜スパッタ率が大きくなるため、エッチングレートが速くなる。また、イオンの入射角が小さい（例えば、０度）のときは、酸化珪素膜のスパッタ率が小さくなるため、エッチングレートが遅くなる。したがって、酸化珪素膜の上端部においては、イオンの入射角が大きくなりやすいため、エッチングレートが速くなるものと考えられる。
【０２５２】
以上の結果から、ガラス基板の数ｎｍの凹凸においても、凸部の上端部では、凸部の下端部と比べてエッチングレートが速くなると考えられる。その結果、凸部の高さ（山谷の最大高低差Ｐ−Ｖ）が減少し、ガラス基板の表面ラフネス（平均面粗さＲａ）が減少すると考えられる。
【実施例５】
【０２５３】
本実施例では、ベース基板上に形成された窒素含有層の表面にプラズマ処理を行った場合の表面特性の変化に関して説明する。本実施例において、ベース基板はガラス基板を用いており、窒素含有層として窒化酸化珪素膜を用いている。
【０２５４】
まず、ガラス基板上に窒化酸化珪素膜（膜厚５０ｎｍ）をＣＶＤ法により形成した。次に、窒化酸化珪素膜の表面に処理時間の異なるプラズマ処理を行い、窒化酸化珪素膜の表面粗さを測定した。プラズマ処理の条件は、東京エレクトロン社製の装置（ＭＥ−５００  ＩＣＰプラズマドライエッチング装置）を用い、ＩＣＰ方式で、ＩＣＰ電力１０００Ｗ（０．２５Ｗ／ｃｍ２）、ＲＦバイアス５０Ｗ（０．０３Ｗ／ｃｍ２）、圧力１．３５Ｐａ、アルゴンガス流量１００ｓｃｃｍ、下部電極の温度−１０℃、処理時間（０分、１分、３分、５分、７分、９分）の条件で行った（図２３参照）。
【０２５５】
本実施例においては、原子間力顕微鏡を用いて、窒化酸化珪素膜の平均面粗さ（Ｒａ）、山谷の最大高低差（Ｐ−Ｖ）を測定した。
【０２５６】
本実施例における平均面粗さ（Ｒａ）、山谷の最大高低差（Ｐ−Ｖ）の測定条件及び算出方法は、実施例１と同様であるため、詳細な説明は省略する。
【０２５７】
表５及び図２３に、算出された平均面粗さＲａと、山谷の最大高低差Ｐ−Ｖを示す。なお、白塗りの丸印は平均面粗さを示し、白塗りの三角印は山谷の最大高低差を示している。図２３では、処理時間０分を、プラズマ未処理と示している。
【０２５８】
【表５】
2010050444.tif 000016
【０２５９】
表５及び図２３において、プラズマ未処理の条件では、平均面粗さＲａは、０．１５ｎｍ、山谷の最大高低差Ｐ−Ｖは、４．５０ｎｍであったのに対し、プラズマ処理を１分行うことで、平均面粗さＲａを０．１１ｎｍ、山谷の最大高低差Ｐ−Ｖを１．３９ｎｍに低減することができた。また、プラズマ処理を３分、５分、７分、９分行った場合についても、プラズマ未処理の場合と比較して、平均面粗さＲａ、山谷の最大高低差Ｐ−Ｖを低減することができた。これらの結果から、ベース基板上に形成された窒素含有層の表面にプラズマ処理を行うことにより、窒素含有層の表面の平坦性を向上させることができることがわかった。
【０２６０】
次に、窒化酸化珪素膜にプラズマ処理を行った場合の接触角を測定した結果について説明する。
【０２６１】
まず、ガラス基板上に窒化酸化珪素膜（膜厚５０ｎｍ）をＣＶＤ法により形成した試料を４つ用意した。４つの試料のうち、３つの試料についてプラズマ処理を行った。プラズマ処理の条件は、ＩＣＰ電力１０００Ｗ（０．２５Ｗ／ｃｍ２）、ＲＦバイアス５０Ｗ（０．０３Ｗ／ｃｍ２）、圧力１．３５Ｐａ、アルゴンの流量１００ｓｃｃｍ、下部電極の温度−１０℃、処理時間（３分、６分、９分）とした。処理時間３分の試料を試料Ｌとし、処理時間６分の試料を試料Ｍとし、処理時間９分の試料を試料Ｎとした。プラズマ処理を行わなかった試料を試料Ｋとした。
【０２６２】
次に、実施例２と同様の方法で、接触角測定装置を用いて、水に対する接触角を測定した。測定は、接触角測定装置を用いて水が窒化酸化珪素膜表面に滴下する瞬間（後の）の画像を断面観察方向により撮影した。ここで、水滴１０１１端部が、窒化酸化珪素膜表面と接触している箇所の接線（矢印）が窒化酸化珪素膜の表面となす角度を、接触角θとして測定した。この測定を、基板面内の９点（図１７（Ｂ）参照）に対して行った。
【０２６３】
表６に試料Ｋ、試料Ｌ、試料Ｍ、試料Ｎにおける窒化酸化珪素膜の接触角の測定結果を示す。
【０２６４】
【表６】
2010050444.tif 000017
【０２６５】
表６に示すように、プラズマ処理が行われていない試料Ｋの基板面内の平均は、６２．７°であった。これに対して、プラズマ処理を行った試料Ｌ、試料Ｍ、試料Ｎのそれぞれの基板面内の平均は、２４．９°、３１．１°、３２．０°であり、プラズマ処理が行われていない試料Ｋと比較して接触角を小さくすることができた。
【０２６６】
次に、窒化酸化珪素膜に対するプラズマ処理の有無によるＳＯＩ基板の接合強度を調べるために、表面エネルギーを測定した結果について説明する。
【０２６７】
まず、半導体基板として単結晶シリコン基板を４枚用意した。４枚の単結晶シリコン基板それぞれに、酸素に対し塩化水素（ＨＣｌ）を３体積％の割合で含有させた酸化性雰囲気中で、９５０℃の温度で、２００ｍｉｎ、酸化処理を行うことにより酸化膜を形成した。次に、酸化膜が形成された４枚の単結晶シリコン基板に水素イオンを照射した。水素イオンの照射は、イオンドーピング装置を用いて、電源出力１００Ｗ、加速電圧４０ｋＶ、ドーズ量２．２×１０１６ｉｏｎｓ／ｃｍ３の条件で行った。
【０２６８】
次に、単結晶シリコン基板と貼り合わせるためのベース基板としてガラス基板を４枚用意した。４枚のガラス基板上に、窒化酸化珪素膜（膜厚５０ｎｍ）を形成した。次に、４つの基板のうち、３つの基板についてプラズマ処理を行った。プラズマ処理の条件は、ＩＣＰ電力１０００Ｗ（０．２５Ｗ／ｃｍ２）、ＲＦバイアス５０Ｗ（０．０３Ｗ／ｃｍ２）、圧力１．３５Ｐａ、アルゴンの流量１００ｓｃｃｍ、下部電極の温度−１０℃、処理時間（３分、６分、９分）とした。残りの１つの基板には、プラズマ処理を行わなかった。
【０２６９】
すべての基板に洗浄を行った後、それぞれのガラス基板とそれぞれの単結晶シリコン基板とを窒化酸化珪素膜を介して貼り合わせた。プラズマ処理が行われていない窒化酸化珪素膜と単結晶シリコン基板とを貼り合わせたものを試料Ｏとし、処理時間３分でプラズマ処理が行われた窒化酸化珪素膜と単結晶シリコン基板とを貼り合わせたものを試料Ｐ、処理時間６分でプラズマ処理が行われた窒化酸化珪素膜と単結晶シリコン基板とを貼り合わせたものを試料Ｑ、処理時間９分でプラズマ処理が行われた窒化酸化珪素膜と単結晶シリコン基板とを貼り合わせたものを試料Ｒとした。次に、貼り合わされたそれぞれの基板に対して２００℃、２時間で熱処理を行った。
【０２７０】
次に、貼り合わされたそれぞれの基板の接合強度を調べるために、表面エネルギーを測定した。表面エネルギーの測定は、ブレード法により実施例３と同様の条件で行った。
【０２７１】
熱処理が行われた後、単結晶シリコン基板と窒化酸化珪素膜との間にブレードを差し込み、ブレードを差し込んだ端部から発生したＣｒａｃｋの境界までの距離Ｌについて測定した。ブレードは、基板の一辺から差し込み、差し込んでから３分経った後に、距離Ｌを測定した。ブレードは、基板の上方向、下方向、左方向、右方向の順に差し込み、測定をおこなっている。距離Ｌを測定した後、上記の数式にそれぞれの値を代入し、表面エネルギーを計算して求めた。表７に、表面エネルギーを求めた結果について示す。なお、表７において、棒線で示されている部分は、単結晶シリコン基板と窒化酸化珪素膜との間にブレードを差し込む際に、単結晶シリコン基板と窒化酸化珪素膜との貼り合わせの強度が強かったため、ガラス基板側が耐えられず割れてしまったことを示している。
【０２７２】
【表７】
2010050444.tif 000018
【０２７３】
表７に示すように、プラズマ処理を行なっていない場合の表面エネルギーが７８２．５ｍＪ／ｍ２、プラズマ処理を行った場合の表面エネルギーが１１７２ｍＪ／ｍ２、１０３８ｍＪ／ｍ２、９０８．０ｍＪ／ｍ２となったことから、プラズマ処理を行うことにより、表面エネルギーを向上させることができることがわかった。
【０２７４】
次に、ガラス基板上に形成された窒化酸化珪素膜に対してプラズマ処理を行った後の窒化酸化珪素膜の表面の状態について、Ｘ線光電子分光法（ＸＰＳ：Ｘ−ｒａｙ  Ｐｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて、窒化酸化珪素膜の表面に存在する元素の種類、存在量、化学結合状態について調査した。
【０２７５】
本実施例で用いた試料について説明する。まず、ガラス基板上に窒化酸化珪素膜（膜厚５０ｎｍ）をＣＶＤ法により形成した。このようにして形成された試料を試料Ｓとした。
【０２７６】
次に、ガラス基板上に試料Ｓと同様にして形成した窒化酸化珪素膜（膜厚５０ｎｍ）に対してプラズマ処理を行った試料を用意した。プラズマ処理の条件は、ＩＣＰ電力１０００Ｗ（０．２５Ｗ／ｃｍ２）、ＲＦバイアス５０Ｗ（０．０３Ｗ／ｃｍ２）、圧力１．３５Ｐａ、アルゴンの流量１００ｓｃｃｍ、下部電極の温度−１０℃、処理時間３分とした。以上により得られた試料を試料Ｔとした。
【０２７７】
次に、試料Ｓの表面、試料Ｔの表面に対してＸＰＳ測定を行った。図２４に、試料Ｓ及び試料Ｔのシリコンの２ｐ軌道の電子について測定した結果を示す。横軸は、束縛エネルギー［ｅＶ］、縦軸は、強度（相対単位）を示している。実線は、試料Ｓの光電子分光スペクトルを示し、点線は試料Ｔの光電子分光スペクトルを示している。また、両スペクトルにおいて、強度は規格化されている。また、表８にシリコンの２ｐ軌道においてピークが現れる結合状態と、束縛エネルギー値を示す。シリコンの２ｐ軌道の電子のＸＰＳスペクトルからエネルギー状態を調べることにより、どのような珪素化合物が存在するかを特定することができる。
【０２７８】
【表８】
2010050444.tif 000019
【０２７９】
図２４に示すように、試料Ｓのスペクトルについて、１０２ｅＶ付近にピークが観測され、ＳｉＮＯ等の束縛エネルギーと一致した。また、試料Ｔのスペクトルについては、１０３ｅＶ付近にピークが観測され、ＳｉＯ２の束縛エネルギーと一致した。このことから、窒化酸化珪素膜に対してプラズマ処理を行うことにより窒化酸化珪素膜の表面は、ＳｉＮＯ成分が減少し、ＳｉＯ２成分が増加することがわかった。
【０２８０】
以上の結果より、窒化酸化珪素膜に対してプラズマ処理を行うことにより、窒化酸化珪素膜の表面においてＳｉＯ２成分が増加していることが確認できた。窒化酸化珪素膜の表面においてＳｉＯ２成分が増加することにより、窒化酸化珪素膜の表面の親水性が向上したと考えられる。その結果、ガラス基板上に形成された窒化酸化珪素膜と、半導体基板上に形成された酸化膜との接合強度を向上させることができたと考えられる。さらに、プラズマ処理を行うことにより、窒化酸化珪素膜の表面は平坦化され、接合強度が向上したものと考えられる。
【実施例６】
【０２８１】
本実施例では、半導体基板とベース基板との接合界面において不良数を測定した結果について説明する。
【０２８２】
条件１として、半導体基板として単結晶シリコン基板を用意し、ベース基板としてガラス基板を用意した。当該単結晶シリコン基板に、塩素が添加された酸化性雰囲気中で熱酸化処理により酸化シリコン膜を約１００ｎｍ形成した後、水素イオンを照射して単結晶シリコン基板中に脆化領域を形成した。次に、単結晶シリコン基板に対して洗浄処理を行った。洗浄処理は、炭酸水を用いて行った。
【０２８３】
次に、貼り合わせを行う前に単結晶シリコン基板とガラス基板に対して洗浄処理を行った。洗浄処理は、炭酸水を用いて行った。次に、単結晶シリコン基板とガラス基板とを貼り合わせた。次に熱処理を行い、単結晶シリコン層が設けられたガラス基板と、単結晶シリコン基板とに分離した。サンプル１〜４として、単結晶シリコン層が設けられたガラス基板を４つ用意した。
【０２８４】
条件２として、半導体基板として単結晶シリコン基板を用意し、ベース基板としてガラス基板を用意した。当該単結晶シリコン基板に、塩素が添加された酸化性雰囲気中で熱酸化処理により酸化シリコン膜を約１００ｎｍ形成した後、水素イオンを照射して単結晶シリコン基板中に脆化領域を形成した。次に、単結晶シリコン基板に対してＵＶオゾン処理を行った。ＵＶオゾン処理は、大気雰囲気下にて低圧水銀ランプの照射により行った。
【０２８５】
次に、貼り合わせを行う前に単結晶シリコン基板とガラス基板に対して洗浄処理を行った。洗浄処理は、炭酸水及びオゾン水を用いて洗浄を行った。次に、単結晶シリコン基板とガラス基板とを貼り合わせた。次に、熱処理を行い、単結晶シリコン層が設けられたガラス基板と、単結晶シリコン基板とに分離した。サンプル５〜９として、単結晶シリコン層が設けられたガラス基板を５つ用意した。
【０２８６】
その後、条件１、条件２によって作製されたガラス基板上に設けられた単結晶シリコン層をゴミ検査機（日立電子エンジニアリング株式会社製、ガラス基板表面検査装置ＧＩ−４６００）で観察した。ゴミ検査機で観察された不良の数を表９及び表１０に示す。表９は、条件１で作製したサンプルの結果であり、表１０は、条件２で作製したサンプルの結果である。
【０２８７】
【表９】
2010050444.tif 000020
【０２８８】
【表１０】
2010050444.tif 000021
【０２８９】
表９に示す条件１により作製したサンプルは不良数が多く、サンプル間の不良数のバラツキも多くなった。条件１で作製したサンプルは、炭酸水洗浄において乾燥した後にウォーターマークが単結晶シリコン基板に残ったと考えられる。その結果、貼り合わせに係る不良が増大したと考えられる。これに対し、表１０に示す条件２により作製したサンプルは、ほとんど不良が検出されず、良好に接合が行うことができた。条件２で作製したサンプルは、ＵＶオゾン処理を行ったことにより、単結晶シリコン基板の表面に付着する有機物などを酸化分解して除去することができた。したがって、単結晶シリコン基板表面が親水性となり、炭酸水洗浄において乾燥した後にウォーターマークの発生を抑制できたと考えられる。その結果、貼り合わせに係る不良が生じることを抑制することができたと考えられる。
【符号の説明】
【０２９０】
１００    半導体基板
１０２    酸化膜
１０３    イオン
１０４    脆化領域
１０５    絶縁層
１１０    ベース基板
１１１    窒素含有層
１１４    半導体層
１２１    半導体層
１２２    半導体層
１２３    絶縁膜
１２４    ゲート電極
１２５    ゲート電極
１２６    レジストマスク
１２７    不純物元素
１２８ａ    低濃度不純物領域
１２８ｂ    低濃度不純物領域
１２９    チャネル形成領域
１３０    レジストマスク
１３１    不純物元素
１３２ａ    高濃度不純物領域
１３２ｂ    高濃度不純物領域
１３３    チャネル形成領域
１３４ａ    サイドウォール絶縁膜
１３４ｂ    サイドウォール絶縁膜
１３５ａ    サイドウォール絶縁膜
１３５ｂ    サイドウォール絶縁膜
１３６    レジストマスク
１３７    不純物元素
１３８ａ    高濃度不純物領域
１３８ｂ    高濃度不純物領域
１３９    絶縁膜
１４０    層間絶縁膜
１４０    層間絶縁膜
１４１ａ    配線
１４１ｂ    配線
１４２ａ    配線
１４２ｂ    配線
１９１    電極
１９２    電極
１９３    コンデンサ
１９５    ステージ
１９６    支持台
１９７    電極
１９８    電極
１３９    絶縁膜
３０２    単結晶半導体層
３２０    単結晶半導体層
３２２    走査線
３２３    信号線
３２４    画素電極
３２５    ＴＦＴ
３２７    層間絶縁膜
３２８    電極
３２９    柱状スペーサ
３３０    配向膜
３３２    対向基板
３３３    対向電極
３３４    配向膜
３３５    液晶層
３４０    チャネル形成領域
３４１    高濃度不純物領域
３５０    室温以上
４００    室温以上
４０１    選択用トランジスタ
４０２    表示制御用トランジスタ
４０３    半導体層
４０４    半導体層
４０５    走査線
４０６    信号線
４０７    電流供給線
４０８    画素電極
４１０    電極
４１１    電極
４１２    ゲート電極
４１３    電極
４２７    層間絶縁膜
４２８    隔壁層
４２９    ＥＬ層
４３０    対向電極
４３１    対向基板
４３２    樹脂層
４５１    チャネル形成領域
４５２    高濃度不純物領域
５００    マイクロプロセッサ
５０１    演算回路
５０２    演算回路制御部
５０３    命令解析部
５０４    制御部
５０５    タイミング制御部
５０６    レジスタ
５０７    レジスタ制御部
５０８    バスインターフェース
５０９    専用メモリ
５１０    メモリインターフェース
５１１    ＲＦＣＰＵ
５１２    アナログ回路部
５１３    デジタル回路部
５１４    共振回路
５１５    整流回路
５１６    定電圧回路
５１７    リセット回路
５１８    発振回路
５１９    復調回路
５２０    変調回路
５２１    ＲＦインターフェース
５２２    制御レジスタ
５２３    クロックコントローラ
５２４    ＣＰＵインターフェース
５２５    中央処理ユニット
５２６    ランダムアクセスメモリ
５２７    専用メモリ
５２８    アンテナ
５２９    容量部
５３０    電源管理回路
６００    チャンバー
６０１    石英板
６０２    マルチスパイラルコイル
６０３    マッチングボックス
６０４    ＲＦ電源
６０５    下部電極
６０６    ＲＦ電源
７００    携帯電話
７０１    筐体
７０２    筐体
７０３    表示部
７０４    スピーカー
７０５    マイクロフォン
７０６    操作キー
７０７    ポインティングデバイス
７０８    表面カメラ用レンズ
７０９    外部接続端子ジャック
７１０    イヤホン端子
７１１    キーボード
７１２    外部メモリスロット
７１３    裏面カメラ
７１４    ライト
８０１    筐体
８０２    支持台
８０３    表示部
８０４    スピーカー部
８０５    ビデオ入力端子
８１２    筐体
８１３    表示部
８１４    キーボード
８１５    外部接続ポート
８１６    マウス
８２２    表示部
８２４    外部接続ポート
８２５    リモコン受信部
８２６    受像部
８２９    操作キー
８３１    照明部
８３２    傘
８３３    可変アーム
８３５    電源
８４３    表示部
８４４    音声入力部
８４５    音声出力部
８４６    操作キー
８４７    外部接続ポート
１０１０    ガラス基板
１０１１    水滴
１２００    基板
１２０１    基板
１２０３    クラック
１２０４    境界
１２０５    ブレード
８００１    筐体
８００２    支持台
８００３    表示部
８００４    スピーカー部
８００５    ビデオ入力端子
８１０２    筐体
８１０３    表示部
８１０４    キーボード
８１０５    外部接続ポート
８１０６    マウス
８２０２    表示部
８２０４    外部接続ポート
８２０５    リモコン受信部
８２０６    受像部
８２０９    操作キー
８３０１    照明部
８３０２    傘
８３０３    可変アーム
８３０５    電源
８４０３    表示部
８４０４    音声入力部
８４０５    音声出力部
８４０６    操作キー
８４０７    外部接続ポート
【図１】
2010050444.tif 000022
【図２】
2010050444.tif 000023
【図３】
2010050444.tif 000024
【図４】
2010050444.tif 000025
【図５】
2010050444.tif 000026
【図６】
2010050444.tif 000027
【図７】
2010050444.tif 000028
【図８】
2010050444.tif 000029
【図９】
2010050444.tif 000030
【図１０】
2010050444.tif 000031
【図１１】
2010050444.tif 000032
【図１２】
2010050444.tif 000033
【図１３】
2010050444.tif 000034
【図１４】
2010050444.tif 000035
【図１５】
2010050444.tif 000036
【図１６】
2010050444.tif 000037
【図１７】
2010050444.tif 000038
【図１８】
2010050444.tif 000039
【図２１】
2010050444.tif 000040
【図２２】
2010050444.tif 000041
【図２３】
2010050444.tif 000042
【図２４】
2010050444.tif 000043
【図１９】
2010050444.tif 000044
【図２０】
2010050444.tif 000045