(57)【要約】【課題】パターンの高さおよび間隔に応じた最適な膜厚で層間絶縁膜を形成することにより、製造工程数を増加させることなく層間絶縁膜の平坦度を向上させることができる半導体装置の製造方法を提供すること。【解決手段】基板１上に形成された所定形状のパターン２におけるパターン間隔Ｓとパターン高さｈの縦横比Ｋ＝Ｓ／ｈに応じて、基板１上に形成すべき層間絶縁膜３の最適膜厚Ｔを算出し、パターン２を覆うように最適膜厚Ｔで層間絶縁膜３を基板１上に形成する層間絶縁膜形成工程と、基板１上の層間絶縁膜３を熱処理してリフロー平坦化する平坦化工程とを含むことを特徴とする半導体装置の製造方法。【選択図】図１
2010165778.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された所定形状のパターンにおけるパターン間隔Ｓとパターン高さｈの縦横比Ｋ＝Ｓ／ｈに応じて、基板上に形成すべき層間絶縁膜の最適膜厚Ｔを算出し、前記パターンを覆うように前記最適膜厚Ｔで層間絶縁膜を基板上に形成する層間絶縁膜形成工程と、
基板上の層間絶縁膜を熱処理してリフロー平坦化する平坦化工程とを含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記最適膜厚Ｔは、Ｋ＜３のときＴ＝１．５ｈであり、Ｋ＝３〜１０のときＴ＝ｈ×（Ｋ−１．５）である請求項１に記載の半導体装置の製造方法。
【請求項３】
前記パターンがＫ＞１０となるパターン間隔を有する場合に、層間絶縁膜形成工程の前に、Ｋ＞１０となるパターン間にダミーパターンを形成してＫ≦１０に調整するパターン間調整工程をさらに含む請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記ダミーパターンを形成する領域は、能動素子を配置する領域である請求項３に記載の半導体装置の製造方法。
【請求項５】
前記最適膜厚Ｔは、基板から層間絶縁膜の表面の最も低い高さａと最も高い高さｂとの比である平坦度Ｈ＝ａ／ｂ×１００が９０％以上となる膜厚である請求項１〜４のいずれか１つに記載の半導体装置の製造方法。
【請求項６】
前記層間絶縁膜がＢＰＳＧ膜またはＰＳＧ膜である請求項１〜５のいずれか１つに記載の半導体装置の製造方法。
【請求項７】
前記層間絶縁膜が化学気相成長法によって形成される請求項１〜６のいずれか１つに記載の半導体装置の製造方法。
【請求項８】
平坦化工程の後、層間絶縁膜を所定膜厚まで薄膜化する薄膜化工程をさらに含む請求項１〜７のいずれか１つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、さらに詳しくは、パターンを層間絶縁膜にて被覆して平滑化する方法に関する。
【背景技術】
【０００２】
単一のディスパージョンヘッドを有する常圧ＣＶＤ装置を用いた半導体装置の製造方法では、従来より層間絶縁膜としてＢＰＳＧ（Boro-phospho silicate Ｇlass）膜が用いられている。
ＢＰＳＧ膜を用いた半導体装置の製造では、例えば、図４（Ａ）に示すように、配線２が形成された半導体基板１上にＢＰＳＧ膜３を形成し、次に図４（Ｂ）に示すように、ＢＰＳＧ膜３をリフロー平坦化するために熱処理を行う。次いで、図４（Ｃ）に示すように、ＢＰＳＧ膜３上に導体配線４を形成する（従来技術１）。なお、図４（Ｂ）における複数の矢印は加熱を表現している。
【０００３】
また、ＢＰＳＧ膜を用いた他の半導体装置の製造方法として、例えば、特許文献１に記載の方法が提案されている。
この方法では、配線が形成された半導体基板上に第１のＢＰＳＧ膜および第２のＢＰＳＧ膜を順次形成し、続いて、第１と第２のＢＰＳＧ膜をリフロー平坦化するために熱処理を行い、次いで、少なくとも第２のＢＰＳＧ膜部分をエッチバックして平坦化し、その後、平坦化したＢＰＳＧ膜上に導体配線を形成する（従来技術２）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−２３６８４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明者は、従来技術１で製造された半導体装置における配線の間隔とＢＰＳＧ膜の平坦度の関係を調べ、その結果を図５に示した。図５のグラフにおいて、横軸は配線の間隔Ｓ、縦軸はＢＰＳＧ膜の平坦度Ｈであり、◆はボロン濃度3.4％、リン濃度4.5％の場合であり、■はボロン濃度3.4％、リン濃度5.3％の場合であり、△はボロン濃度3.4％、リン濃度6.2％の場合であり、×はボロン濃度3.6％、リン濃度6.9％の場合である。
また、図６は図５における平坦度Ｈを説明する図であり、ａは基板１からＢＰＳＧ膜３の表面の最も低い位置までの最小高さ、ｂは基板１からＢＰＳＧ膜３の表面の最も高い位置までの最大高さであり、ＢＰＳＧ膜３の平坦度ＨはＨ＝ａ／ｂ×１００％で表される。なお、図５は、図４（Ａ）に示す配線２の高さｈが２７０ｎｍ、成膜後（リフロー前）のＢＰＳＧ膜３の最大高さｈ1が１．５ｈ＝４０５ｎｍである場合のグラフである。
【０００６】
図５より、ＢＰＳＧ膜３の平坦度Ｈは、ＢＰＳＧ膜３に含まれる不純物の濃度（リン濃度およびボロン濃度）を高くすることで向上できることがわかる。
しかしながら、従来技術１の場合、不純物濃度を高くしても、配線２の間隔Ｓが約０．８μｍを越えると平坦度は悪化する傾向にあり、２．０μｍ以上の領域では、ＢＰＳＧ膜厚３が一定の場合にＢＰＳＧ膜の不純物濃度を析出が発生しない最大限に高くしても平坦度Ｈの向上は見られない。
【０００７】
また、本発明者は、従来技術１で製造された半導体装置における配線の間隔とＰＳＧ膜（リン濃度９％）の平坦度との関係も調べ、その結果を図７に示した。また、比較のために、配線の間隔とＢＰＳＧ膜（ボロン濃度３．４％、リン濃度５．３％）の平坦度との関係も図７に示した。図７のグラフにおいて、○はＰＳＧ膜、◆はＢＰＳＧ膜のデータである。図７から、ＰＳＧ膜もＢＰＳＧ膜と同様に、配線２の間隔Ｓが約１μｍを越えると平坦度が悪化する傾向にあることがわかる。
【０００８】
したがって、従来技術１では、配線２の間隔Ｓが約０．８μｍを越えた領域においてもＢＰＳＧ膜３およびＰＳＧ膜の平坦度を向上させるまでに至っておらず、導体配線４がＢＰＳＧ膜３またはＰＳＧ膜の凹部において欠落する、導体配線４が断線して半導体装置の品質が劣化する、歩留りが悪くなって生産性も悪化する等の問題が残されている（図４（Ｃ）参照）。
【０００９】
なお、従来技術１の場合、ＢＰＳＧ膜３およびＰＳＧ膜の平坦度Ｈを向上すべく不純物濃度の適正化、熱処理条件の適正化等を図っても、析出物の発生、半導体製品の特性変動等の副作用が発生するため限界がある。また、例えば、リフロー後の平坦度の低いＢＰＳＧ膜３をエッチバックによって平坦度を高めようとした場合でも、ＢＰＳＧ膜の凹凸がそのまま反映されてしまうので、平坦度を高めることは難しい。
【００１０】
また、従来技術２では、第１と第２のＢＰＳＧ膜を形成して合計膜厚を厚くすることにより、リフロー平坦化によりＢＰＳＧ膜全体の平坦度を向上させ、エッチバックによりさらに平坦度を向上させているが、ＢＰＳＧ膜形成工程を２回行う必要があるため、製造工程が増加するという問題がある。
また、従来技術２では、配線の高さおよび間隔に応じた最適なＢＰＳＧ膜の膜厚、すなわち、できるだけ薄くしながら平坦度を向上できる膜厚については検討されていない。
【００１１】
リフロー後のＢＰＳＧ膜を平坦度１００％になるまでエッチバックする際、エッチング量が多ければそれだけＢＰＳＧ膜の材料および成膜時間が無駄になり、かつエッチバック時間も長くなるため、できるだけ少ないエッチング量で薄膜化する必要があり、そのためには、リフロー時にできるだけ平坦度を高めておく方が有利である。
従来技術２のように、膜厚の厚いＢＰＳＧ膜を形成すればリフロー後の平坦度は向上するが、ＢＰＳＧ膜を厚く形成すれば材料および成膜時間の無駄が多くなる。それに加え、製造しようとする半導体装置全体を薄型化するためには、リフロー後の厚いＢＰＳＧ膜を薄膜化しなければならないためエッチング量が増加し、エッチバック時間も長くなる。
【００１２】
本発明は、このような問題点を解決するためになされたものであり、パターンの高さおよび間隔に応じた最適な膜厚で層間絶縁膜を形成することにより、製造工程数を増加させることなく層間絶縁膜の平坦度を向上させることができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
かくして、本発明によれば、基板上に形成された所定形状のパターンにおけるパターン間隔Ｓとパターン高さｈの縦横比Ｋ＝Ｓ／ｈに応じて、基板上に形成すべき層間絶縁膜の最適膜厚Ｔを算出し、前記パターンを覆うように前記最適膜厚Ｔで層間絶縁膜を基板上に形成する層間絶縁膜形成工程と、基板上の層間絶縁膜を熱処理してリフロー平坦化する平坦化工程とを含む半導体装置の製造方法が提供される。
【発明の効果】
【００１４】
本発明によれば、基板上に形成されたパターン上に層間絶縁膜を形成してパターンを被覆する際、パターンの縦横比Ｋに応じて、できるだけ薄くしながら高い平坦度が得られる最適膜厚Ｔで層間絶縁膜を形成することができる。
この結果、層間絶縁膜の材料量の抑制および薄膜化の時間の短縮化を図ることができると共に、半導体装置の歩留まりおよび生産性を向上し、かつ高品質な半導体装置を製造することができる。
【図面の簡単な説明】
【００１５】
【図１】図１（Ａ）〜（Ｄ）は本発明の半導体装置の製造方法の実施形態１を示す概略工程図である。
【図２】平坦度９０％以上のＢＰＳＧ膜を得るのに必要なＢＰＳＧ膜の最適膜厚を求めるための本発明に関する基本データを示すグラフである。
【図３】図３（Ａ）〜（Ｃ）は本発明の半導体装置の製造方法の実施形態２を示す概略工程図である。
【図４】図４（Ａ）〜（Ｃ）は従来技術１の半導体装置の製造方法を示す概略工程図である。
【図５】配線間隔とＢＰＳＧ膜の平坦度との相関性を示す本発明に関するグラフである。
【図６】層間絶縁膜の平坦度を定義する説明図である。
【図７】配線間隔とＰＳＧ膜の平坦度との相関性を示す本発明に関するグラフである。
【発明を実施するための形態】
【００１６】
本発明の半導体装置の製造方法は、基板上に形成された所定形状のパターンにおけるパターン間隔Ｓとパターン高さｈの縦横比Ｋ＝Ｓ／ｈに応じて、基板上に形成すべき層間絶縁膜の最適膜厚Ｔを算出し、前記パターンを覆うように前記最適膜厚Ｔで層間絶縁膜を基板上に形成する層間絶縁膜形成工程と、基板上の層間絶縁膜を熱処理してリフロー平坦化する平坦化工程とを含むことを特徴とする。
【００１７】
ここで、「半導体装置」とは基板上にトランジスタ、サイリスタ、ダイオード、メモリ、キャパシタ、抵抗、コイル等の素子が形成された半導体装置であり、「パターン」とは配線パターン、素子パターン、および配線パターンと素子パターンが混在する複合パターンを包含する。
本発明において、基板としては、特に限定されず、例えば半導体基板、ＳＯＩ基板、ガラス基板、セラミック基板等が挙げられる。
この半導体装置の製造方法において、層間絶縁膜の材料は特に限定されないが、ＢＰＳＧ膜、ＰＳＧ（Phospho-silicate Ｇlass）膜が適用可能であり、ＰＳＧ膜より低温で成膜およびリフローできる上でＢＰＳＧ膜が好ましい。これらは一般に化学気相成長法（ＣＶＤ法）により成膜することができる。
【００１８】
本発明は、上述の各種基板上にパターンを有する半導体装置の製造過程において、平坦化工程での層間絶縁膜の平坦度９０％以上の平坦化を容易とするために、パターンの高さと間隔およびリフロー平坦化により得られる層間絶縁膜の平坦度を考慮した最適膜厚Ｔで、パターンを覆うように基板上に層間絶縁膜を形成する。ここで、最適膜厚Ｔとは、基板から層間絶縁膜の表面の任意の位置の高さを意味し、例えば、基板から層間絶縁膜の表面の最も高い高さまたは最も低い高さである。
つまり、本発明は、パターンの縦横比Ｋ（＝パターン間隔Ｓ／パターン高さｈ）と、リフロー平坦化により得られる層間絶縁膜の平坦度Ｈとの関係に着目することにより、できるだけ薄い膜厚（最適膜厚Ｔ）で層間絶縁膜を形成し、かつリフロー平坦化によって層間絶縁膜の平坦度Ｈを９０％以上に平坦化できる半導体装置の製造方法である。
以下、図面を参照しながら本発明に係る半導体装置およびその製造方法を詳説する。
【００１９】
（実施形態１）
図１（Ａ）〜（Ｄ）は本発明の半導体装置の製造方法の実施形態１を示す概略工程図である。なお、図１において、図４中の要素と同一の要素には同一の符号を付している。
【００２０】
＜層間絶縁膜形成工程＞
この半導体装置の製造方法は、図１（Ａ）に示すように、まず、基板１上に形成された所定形状のパターン２におけるパターンの間隔Ｓと高さｈの縦横比Ｋ＝Ｓ／ｈに応じて、基板１上に形成すべき層間絶縁膜３の最適膜厚Ｔを算出し、パターン２を覆うように最適膜厚Ｔで層間絶縁膜３を基板１上に形成する。
【００２１】
実施形態１では、パターン２として配線（例えばゲート配線）を形成し、単一のディスパージョンヘッドを有する常圧ＣＶＤ装置を用いて層間絶縁膜３としてＢＰＳＧ膜（ボロン濃度３．４％、リン濃度５．３％）を形成し、形成すべきＢＰＳＧ膜の最適膜厚Ｔは、基板１からＢＰＳＧ膜３の表面の最も高い位置までの最大高さとして算出されている。
前記不純物濃度のＢＰＳＧ膜の最適膜厚Ｔは、図２に示すデータに基いて算出される。
【００２２】
図２に示すデータは、図５に示すデータに基くものであって、配線２の縦横比Ｋ＝Ｓ／ｈに対して、平坦度Ｈが９０％以上（１００％を含む）のＢＰＳＧ膜を得るために必要なＢＰＳＧ膜の最適膜厚Ｔを求めるグラフである。図２において、縦軸は最適膜厚Ｔと配線２の高さｈの比Ｔ／ｈであり、横軸は配線２の縦横比Ｋ＝Ｓ／ｈである。ここで、平坦度Ｈとは、図６で説明したように、Ｈ＝ａ／ｂ×１００（％）で表される。なお、図２では、ボロン濃度３．４％およびリン濃度５．３％のＢＰＳＧ膜の場合が代表的に例示されており、本発明ではボロンおよびリンの濃度に応じて図２のようなデータを取得する。
【００２３】
図２に示すように、本発明では、配線２の縦横比Ｋが３未満（Ｋ＜３）の場合、層間絶縁膜形成工程において、ＢＰＳＧ膜３の最適膜厚Ｔ（図１（Ａ）参照）を配線高さｈの１．５倍以上（Ｔ／ｈ≧１．５）とすることで、その後の平坦化工程によってＢＰＳＧ膜３を平坦度９０％以上にリフロー平坦化することができる。
よって、Ｋ＜３の場合にできるだけ薄いＢＰＳＧ膜を形成するには、最適膜厚Ｔ＝１．５ｈに設定し、例えば、配線高さｈが０．４μｍのとき、ＢＰＳＧ膜の最適膜厚Ｔを０．４×１．５＝０．６（μｍ）とする。
【００２４】
また、図２に示すように、本発明では、配線２の縦横比Ｋが３〜１０（３≦Ｋ≦１０）の場合、層間絶縁膜形成工程において、ＢＰＳＧ膜の最適膜厚ＴをＴ＝ｈ×（Ｋ−１．５）に設定することで、その後の平坦化工程によってＢＰＳＧ膜３を平坦度９０％以上にリフロー平坦化することができる。
よって、例えば、縦横比Ｋが５、配線高さｈが０．４μｍのとき、ＢＰＳＧ膜の最適膜厚Ｔを０．４×（５−１．５）＝１．４（μｍ）とする。
なお、常圧ＣＶＤ装置の性能上、一度に１．４μｍのＢＰＳＧ膜３を形成できない場合は、２回に分けて合計膜厚１．４μｍのＢＰＳＧ膜を形成してもよい。
【００２５】
また、図２に示すように、Ｋ＜３の場合、３≦Ｋ≦１０の場合およびＫ＜１０の場合において、ＢＰＳＧ膜３の最大厚みＴと配線２の高さｈとの比Ｔ／ｈが８．５を超えると、形成したＢＰＳＧ膜３にクラックが発生することが分かっている。
したがって、Ｋ＜３の場合と３≦Ｋ≦１０の場合において、ＢＰＳＧ膜の最大厚みｂの上限は、比Ｔ／ｈ＜８．５となる値であり、例えば、配線２の高さｈが０．４μｍのときに許されるＢＰＳＧ膜３の最大膜厚は２１．３μｍ未満である。
なお、配線縦横比Ｋが１０を超える場合、ＢＰＳＧ膜３の最適膜厚ＴをＴ＝ｈ×（Ｋ−１．５）の算出式に適用してもクラック発生を回避することはできず、この場合は後述する実施形態２の方法で対応する。
【００２６】
＜平坦化工程＞
図１（Ａ）に示すように、配線２を有する基板１上にＢＰＳＧ膜３を最適膜厚Ｔで成膜した後、ＢＰＳＧ膜３を例えば900〜950℃で10〜30分間熱処理することにより、図１（Ｂ）に示すように、ＢＰＳＧ膜３をリフロー平坦化する。この平坦化されたＢＰＳＧ膜３は平坦度Ｈが９０％以上となる。なお、図１（Ｂ）における複数の矢印は加熱を表現している。
下地段差である配線２の高さｈと配線２の間隔Ｓの比である縦横比Ｋ＝Ｓ／ｈに応じた最適膜厚ＴでＢＰＳＧ膜３を形成しているため、この熱処理によってＢＰＳＧ膜３は液状化し平坦になりえる充分な量があるため、９０％以上の高い平坦度Ｈを得ることができる。
【００２７】
＜その他の工程＞
平坦化工程の後、図１（Ｃ）に示すように、ＢＰＳＧ膜３を所定膜厚まで薄膜化する薄膜化工程を行なってもよい。薄膜化処理は、例えば、エッチングまたは化学機械研磨を用いることができる。なお、平坦化工程後のＢＰＳＧ膜３の膜厚が所定膜厚まで薄ければ薄膜化工程は省略される。
また、薄膜化工程の後、図１（Ｄ）に示すように、ＢＰＳＧ膜３上に導体配線４を形成してもよい。
【００２８】
なお、この実施形態１において、基板上の配線２のパターン間隔Ｓが、Ｋ＜３と３≦Ｋ≦１０の両方を含む場合は、最も広いパターン間隔Ｓに応じた最適膜厚ＴのＢＰＳＧ膜３を形成すればよい。
【００２９】
（実施形態２）
図３（Ａ）〜（Ｃ）は本発明の半導体装置の製造方法の実施形態２を示す概略工程図である。なお、図３において、図１中の要素と同一の要素には同一の符号を付している。
実施形態２では、図３（Ａ）に示すように、配線２のパターンがＫ＞１０となるパターン間隔Ｓを有する場合に、層間絶縁膜形成工程の前に、Ｋ＞１０となるパターン間にダミーパターン２ａを形成してＫ≦１０に調整するパターン間調整工程が行われる。これにより、配線２とダミーパターン２ａとの間隔Ｓ1はＫ≦１０を満たすようになる。
なお、１つのダミーパターン２ａでＫ≦１０を満たさなければ、２つ以上のダミーパターンを配線２、２間に形成するか、あるいは１つのダミーパターンの幅を広くしてＫ≦１０を満たすようにすればよい。
【００３０】
ダミーパターン２ａは、基板１上に配線２を形成するのと同時に、かつ配線２と同じ高さｈで形成することができるが、ダミーパターン２ａを形成する領域は、能動素子を配置する領域のみでよい。
つまり、基板１上の配線２を形成する領域にトランジスタ、サイリスタ、メモリ、ダイオード、キャパシタ、抵抗、コイル等の能動素子が配置される場合、ＢＰＳＧ膜３は高い平坦度を要求されるため、能動素子が配置される配線形成領域にダミーパターン２ａを形成する。なお、この場合、能動素子は、配線２と同一面上に配置される場合と配線２より上層に配置される場合の少なくとも一方を含む。
一方、能動素子を配置しない領域であって、Ｋ＞１０を満たす配線パターンの場合、その上に形成したＢＰＳＧ膜はリフローによる平坦度９０％以上を要求されないため、このような場合には、ダミーパターンを形成しなくてもよい。
【００３１】
その後、図３（Ｂ）に示すように、配線２およびダミーパターン２ａを覆うように基板１上にＢＰＳＧ膜３を形成する。Ｋ≦１０に配線２とダミーパターン２ａの間隔Ｓ1が調整されているため、ＢＰＳＧ膜３にクラックが発生しない最適膜厚ＴでＢＰＳＧ膜３を成膜することができる。
次に、図３（Ｃ）に示すように、ＢＰＳＧ膜３を熱処理してリフロー平坦化する。
その後は、図１（Ｃ）および図１（Ｄ）と同様に、ＢＰＳＧ膜３を薄膜化し、その上に導体配線４を形成してもよい。
【００３２】
（他の実施形態）
１．前記実施形態では、層間絶縁膜としてＢＰＳＧ膜の場合について説明したが、これに限定されることなく、その他の絶縁膜（例えばＰＳＧ膜）でもよい。
２．前記実施形態では、ＣＶＤ装置として常圧CVD装置を用いた場合で説明したが、これに限定されることなく、その他のＣＶＤ装置（例えば減圧ＣＶＤ装置）にも同様に適用できることはいうまでもない。また、ＣＶＤ装置は、ディスパージョンヘッドが単一でも複数でもよい。
３．前記実施形態では、基板上のパターンとして配線パターンの場合を例示したが、これに限定されることはなく、素子パターンまたは配線パターンと素子パターンが混在する複合パターンでもよい。
４．前記実施形態では、基板上のパターンを層間絶縁膜にて平坦に被覆する場合を例示したが、さらにその上にパターンおよび層間絶縁膜を形成する複層構造の半導体装置を形成する場合にも本発明は適用可能である。
【産業上の利用可能性】
【００３３】
本発明の半導体装置の製造方法は、トランジスタ、サイリスタ、ダイオード、メモリ、キャパシタ、抵抗、コイル等の素子の素子パターン、配線パターン、および素子パターンと配線パターンが混在する複合パターンを有する半導体装置の製造に適用可能である。
【符号の説明】
【００３４】
１  基板
２  パターン（配線）
２ａ  ダミーパターン
３  層間絶縁膜（ＢＰＳＧ膜）
４  導体配線
ｈ  高さ
Ｓ、Ｓ1  間隔
Ｔ  最適膜厚
【図１】
2010165778.tif 000003
【図２】
2010165778.tif 000004
【図３】
2010165778.tif 000005
【図４】
2010165778.tif 000006
【図５】
2010165778.tif 000007
【図６】
2010165778.tif 000008
【図７】
2010165778.tif 000009