(57)【要約】【課題】ＦＩＢ断面加工方法に関し、精度の高い断面加工を施すことができるＦＩＢ断面加工方法及びその加工方法を用いて製品断面解析を行った結果を利用する半導体装置の製造方法を提供する。【解決手段】ＦＩＢ断面加工方法は、半導体チップの解析ポイント８が、第１のパターンの端辺と第２のパターンの端辺とが交差する第１の交点に位置する際に、半導体チップにＦＩＢによって粗加工９を施し、粗加工９により得られた粗加工断面９ａと第１のパターンの端辺とが交差する第２の交点αと、粗加工断面９ａと記第２のパターンの端辺とが交差する第３の交点βと、第１の交点８とを頂点とする三角形を形成し、三角形の辺の長さ又は角度θを用いることにより、粗加工断面９ａと第１の交点８との距離ｂを求め、粗加工断面９ａから距離ｂだけ半導体チップにＦＩＢによって断面加工を施すことにより、解析ポイント８が露出した断面を得ることを特徴とする。【選択図】図２
2010050245.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップの解析ポイントが、第１のパターンの端辺と第２のパターンの端辺とが交差する第１の交点に位置し、前記解析ポイントの断面をＦＩＢによって加工するＦＩＢ断面加工方法において、
前記半導体チップにＦＩＢによって粗加工を施し、前記粗加工により得られた粗加工断面と前記第１のパターンの端辺とが交差する第２の交点と、前記粗加工断面と前記記第２のパターンの端辺とが交差する第３の交点と、前記第１の交点とを頂点とする三角形を形成し、
前記三角形の辺の長さ又は角度を用いることにより、前記粗加工断面と前記第１の交点との距離ｂを求め、
前記粗加工断面から前記距離ｂだけ前記半導体チップにＦＩＢによって断面加工を施すことにより、前記解析ポイントが露出した断面を得ることを特徴とするＦＩＢ断面加工方法。
【請求項２】
請求項１において、前記距離ｂを下記式（１）により求めることを特徴とするＦＩＢ断面加工方法。
ｂ＝ａ×ｓｉｎθｃｏｓθ  ・・・（１）
ただし、ａは、前記第２の交点と前記第３の交点との距離であり、θは、前記粗加工断面と前記第１のパターンの端辺とで作る角度である。
【請求項３】
半導体チップの解析ポイントが、第１のパターンの中央線と第２のパターンの中央線とが交差する第１の交点に位置し、前記解析ポイントの断面をＦＩＢによって加工するＦＩＢ断面加工方法において、
前記半導体チップにＦＩＢによって粗加工を施し、前記粗加工により得られた粗加工断面と前記第１のパターンの中央線とが交差する第２の交点と、前記粗加工断面と前記記第２のパターンの中央線とが交差する第３の交点と、前記第１の交点とを頂点とする三角形を形成し、
前記三角形の辺の長さ、角度又は第１及び第２のパターンそれぞれの幅を用いることにより、前記粗加工断面と前記第１の交点との距離ｂを求め、
前記粗加工断面から前記距離ｂだけ前記半導体チップにＦＩＢによって断面加工を施すことにより、前記解析ポイントが露出した断面を得ることを特徴とするＦＩＢ断面加工方法。
【請求項４】
請求項３において、前記第１のパターンの端辺と前記粗加工断面とが交差する第４の交点であって前記第２の交点より前記三角形の内側に位置する第４の交点と、前記第２の交点との距離ａ１を下記式（２）により求め、
前記第２のパターンの端辺と前記粗加工断面とが交差する第５の交点であって前記第３の交点より前記三角形の内側に位置する第５の交点と、前記第３の交点との距離ａ２を下記式（３）により求め、
前記距離ｂを下記式（４）により求めることを特徴とするＦＩＢ断面加工方法。
ａ１＝（ｃ１／２）／ｓｉｎθ  ・・・（２）
ａ２＝（ｃ２／２）／ｃｏｓθ  ・・・（３）
ｂ＝｛ａ＋（ｃ１／２）／ｓｉｎθ＋（ｃ２／２）／ｃｏｓθ｝×ｓｉｎθｃｏｓθ  ・・・（４）
ただし、ｃ１は、前記第１のパターンの幅であり、前記ｃ２は、前記第２のパターンの幅であり、ａは、前記第２の交点と前記第３の交点との距離であり、θは、前記粗加工断面と前記第１のパターンの端辺とで作る角度である。
【請求項５】
請求項１乃至４のいずれか一項に記載したＦＩＢ断面加工方法によって得られた前記解析ポイントが露出した断面を観察することにより故障解析を行う工程と、
前記故障解析の結果を利用して半導体チップを製造する工程と、
を具備することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＦＩＢ断面加工方法に関し、特に半導体チップの製品断面解析において、精度の高い断面加工を施すことができるＦＩＢ断面加工方法及びその加工方法を用いて製品断面解析を行った結果を利用する半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来の主な故障解析方法としては、電流リーク箇所から発生する微弱な光を検出することによって故障解析を行う発光解析や、レーザービームの照射によって発生する起電流または電源電流の変化を像に変換することにより故障箇所を特定するＯＢＲＣＨ（Ｏｐｔｉｃａｌ Ｂｅａｍ Ｉｎｄｕｃｅｄ Ｒｅｓｉｓｔａｎｃｅ ＣＨａｎｇｅ）等がある。このような解析方法によって半導体チップの故障箇所である解析ポイントを特定した後、半導体チップの製品断面解析を行う。
【０００３】
半導体チップの製品断面解析において、回路等の故障解析では断面観察したい解析ポイントがミクロン単位で絞られる為、観察断面を出す方法として、試料を通常ＦＩＢ（Ｆｏｃｕｓｅｄ  Ｉｏｎ  Ｂｅａｍ）加工による断面解析が行われる。
【０００４】
図７〜図９は、故障解析の対象物である製品チップにおける解析ポイントの断面を露出させるために、従来のＦＩＢによって製品チップを加工する方法を示す平面図であり、ＦＩＢ加工による断面加工の順序を示す図である。また、図１２は、図８に示すＣ−Ｃ'部の断面図であり、解析対象物である製品チップをＦＩＢ加工により解析用に加工した後に相当する断面図である。
【０００５】
図１２に示す製品チップは、シリコン基板５１に形成されたＬＯＣＯＳ酸化膜５５、ＬＤＤ領域の拡散層６４、ソース・ドレイン領域の拡散層５３、ゲート電極５２、サイドウォール５６、層間絶縁膜５７、配線５４及びキャップ膜６０を有している。また、ゲート電極５２と配線５４の間には複数の層間絶縁膜及び配線を有しており、配線５４は最上層の配線層を示している。
【０００６】
次に、図７〜図９に示すＦＩＢ断面加工方法について説明する。
まず、図７に示すように、光学顕微鏡あるいはレーザー顕微鏡等で試料内における故障箇所を特定して解析ポイント５８を決定する。次いで、図８に示すように、解析ポイント５８の近傍に、解析ポイント５８を挟む位置においてイオンビームを試料に照射することによりマーキング６３を施す。その後、図９に示すように、マーキング６３を参考にしながら、ＦＩＢによって断面加工を行う。この際に、ＦＩＢによる断面加工は分割して行い、解析ポイント５８から離れた位置より粗加工５９を行い、次いで中間加工６１を行う。最終的に仕上げ加工を施して断面加工される。その後、図１２に示す解析ポイント５８の断面を観察する（例えば特許文献１参照）。
【０００７】
【特許文献１】特開２００１−１５５７０号公報（段落０００１〜０００７）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図１２に示すように、解析ポイント５８がシリコン基板５１とゲート電極５２の界面などの下層部分に位置し、最上層には太い配線層５４やダミーパターン等が配置されている場合が多い。その際に、解析ポイント５８の位置を直接特定することが困難なことがある。その為、予め回路図面を参考にして、最上層の配線層５４のパターンを基準にして下層にある解析ポイント５８の位置を割り出すべく製品チップ上方からマーキング６３を施すことが必要となる。
【０００９】
図１０及び図１１は、従来技術によるＦＩＢ断面の加工例の拡大図であり、従来技術に対する課題を示している。図１０に示すように、実際の解析ポイント５８の手前にマーキング６３を施してしまった場合においては、さらに追加してＦＩＢによる断面加工が必要となる。また、図１１に示すように、実際の解析ポイント５８の奥にマーキング６３を施してしまった場合においては、ＦＩＢによる断面加工が解析ポイント５８を過ぎてしまい、加工済みエリア６２によって解析ポイント５８を破壊してしまう。このように、従来のＦＩＢによる断面加工方法では高い精度で解析ポイントを露出させることが困難である。そこで、より精度の高いＦＩＢによる断面加工を行うことが必要である。
【００１０】
本発明に係る幾つかの態様は、半導体チップの製品断面解析において、精度の高い断面加工を施すことができるＦＩＢ断面加工方法及びその加工方法を用いて製品断面解析を行った結果を利用する半導体装置の製造方法である。
【課題を解決するための手段】
【００１１】
上記課題を解決するため、本発明に係るＦＩＢ断面加工方法は、半導体チップの解析ポイントが、第１のパターンの端辺と第２のパターンの端辺とが交差する第１の交点に位置し、前記解析ポイントの断面をＦＩＢによって加工するＦＩＢ断面加工方法において、
前記半導体チップにＦＩＢによって粗加工を施し、前記粗加工により得られた粗加工断面と前記第１のパターンの端辺とが交差する第２の交点と、前記粗加工断面と前記記第２のパターンの端辺とが交差する第３の交点と、前記第１の交点とを頂点とする三角形を形成し、
前記三角形の辺の長さ又は角度を用いることにより、前記粗加工断面と前記第１の交点との距離ｂを求め、
前記粗加工断面から前記距離ｂだけ前記半導体チップにＦＩＢによって断面加工を施すことにより、前記解析ポイントが露出した断面を得ることを特徴とする。  
【００１２】
上記ＦＩＢ断面加工方法によれば、半導体チップにＦＩＢによって粗加工を施し、解析ポイントから離れた位置において、前記三角形の辺の長さ又は角度を用いることにより、前記粗加工断面と前記第１の交点との距離ｂを求めている。これにより、仕上げ加工に必要な加工距離が正確に把握することができる。その為、従来のマーキングを使用することなく、解析ポイントまで安定し、さらに精度の高いＦＩＢによる断面加工が可能となる。
【００１３】
また、本発明に係るＦＩＢ断面加工方法において、前記距離ｂを下記式（１）により求めることが好ましい。
ｂ＝ａ×ｓｉｎθｃｏｓθ  ・・・（１）
ただし、ａは、前記第２の交点と前記第３の交点との距離であり、θは、前記粗加工断面と前記第１のパターンの端辺とで作る角度である。
【００１４】
本発明に係るＦＩＢ断面加工方法は、半導体チップの解析ポイントが、第１のパターンの中央線と第２のパターンの中央線とが交差する第１の交点に位置し、前記解析ポイントの断面をＦＩＢによって加工するＦＩＢ断面加工方法において、
前記半導体チップにＦＩＢによって粗加工を施し、前記粗加工により得られた粗加工断面と前記第１のパターンの中央線とが交差する第２の交点と、前記粗加工断面と前記記第２のパターンの中央線とが交差する第３の交点と、前記第１の交点とを頂点とする三角形を形成し、
前記三角形の辺の長さ、角度又は第１及び第２のパターンそれぞれの幅を用いることにより、前記粗加工断面と前記第１の交点との距離ｂを求め、
前記粗加工断面から前記距離ｂだけ前記半導体チップにＦＩＢによって断面加工を施すことにより、前記解析ポイントが露出した断面を得ることを特徴とする。
【００１５】
また、本発明に係るＦＩＢ断面加工方法において、前記第１のパターンの端辺と前記粗加工断面とが交差する第４の交点であって前記第２の交点より前記三角形の内側に位置する第４の交点と、前記第２の交点との距離ａ１を下記式（２）により求め、
前記第２のパターンの端辺と前記粗加工断面とが交差する第５の交点であって前記第３の交点より前記三角形の内側に位置する第５の交点と、前記第３の交点との距離ａ２を下記式（３）により求め、
前記距離ｂを下記式（４）により求めることが好ましい。
ａ１＝（ｃ１／２）／ｓｉｎθ  ・・・（２）
ａ２＝（ｃ２／２）／ｃｏｓθ  ・・・（３）
ｂ＝｛ａ＋（ｃ１／２）／ｓｉｎθ＋（ｃ２／２）／ｃｏｓθ｝×ｓｉｎθｃｏｓθ  ・・・（４）
ただし、ｃ１は、前記第１のパターンの幅であり、前記ｃ２は、前記第２のパターンの幅であり、ａは、前記第２の交点と前記第３の交点との距離であり、θは、前記粗加工断面と前記第１のパターンの端辺とで作る角度である。
【００１６】
本発明に係る半導体装置の製造方法は、前述したＦＩＢ断面加工方法によって得られた前記解析ポイントが露出した断面を観察することにより故障解析を行う工程と、
前記故障解析の結果を利用して半導体チップを製造する工程と、
を具備することを特徴とする。  
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照して本発明の実施形態について説明する。  
図１〜図３は本発明の第１の実施形態に係るＦＩＢ断面加工方法を示す平面図であり、ＦＩＢ加工による断面加工の順序を示す図である。また、図４は図２（ａ）に示すＡ−Ａ'部の断面図であり、図５は図３に示すＢ−Ｂ'部の断面図である。また、図５は解析対象物である製品チップをＦＩＢ加工により解析用に加工した後に相当する断面図である。
【００１８】
図５に示す半導体チップは、シリコン基板１に形成されたＬＯＣＯＳ酸化膜５、ソース・ドレイン領域の拡散層（能動領域）３、ゲート配線２、サイドウォー５６、層間絶縁膜７、配線層４及びキャップ膜１０を有している。また、ゲート配線２と配線層４の間には複数の層間絶縁膜及び配線を有しており、配線層４は最上層の配線層を示している。
【００１９】
次に、図１〜図３に示すＦＩＢ断面加工方法について詳細に説明する。
まず、図１に示すように、光学顕微鏡あるいはレーザー顕微鏡等で半導体チップから採取した試料内における故障箇所を特定して解析ポイント８を決定する。また、解析ポイント８は能動領域３のパターンの端辺３ａとゲート電極２のパターンの端辺２ａが交差する第１の交点に位置する。さらに、解析ポイント８は能動領域３、ゲート電極２及びＬＯＣＯＳ酸化膜５が交わる箇所にある。
【００２０】
次いで、図２（ａ）に示すように、解析ポイント８とその周囲のパターンを考慮し、ＦＩＢによる断面加工を行うのに最適な加工方向を決定した上で粗加工９を開始する。ＦＩＢによる断面加工は、イオンビームを試料に照射してスパッタリングすることによって行っている。この際に、解析ポイント８があるゲート配線２のパターンの端辺２ａと前記粗加工によって得られた粗加工断面９ａとのなす角θが３０°〜６０°の範囲にある方向より、ＦＩＢによる断面加工を行う（図２（ｂ）参照）。また、ＦＩＢによる断面加工は、解析ポイント８から離れた位置９ｂより矢印の方向に向かって粗加工９を行い、途中の断面９ａで断面加工を止める。
【００２１】
図４は図２（ａ）に示すＡ−Ａ'部の断面図であり、ＦＩＢによって粗加工９を行い、途中の位置９ａで断面加工を止めた時の断面図である。この際に、ＦＩＢによる断面加工した試料を傾けて、ＦＩＢのＳＩＭ像によって断面観察を行い、断面画像を確認してゲート配線２と能動領域３の距離ａを測定する。
【００２２】
また、図２（ｂ）は解析ポイント８と粗加工９を行った面を拡大した図である。図２（ｂ）に示すように、解析ポイント８から離れた位置９ｂより粗加工９を行い、途中の断面９ａで断面加工を止めた際に、解析ポイント８を頂点とし、さらに図４に示す断面図から求めたゲート配線２と能動領域３の距離ａを底辺として、それぞれを線で結んだときに三角形ができる。図２（ｃ）は、図２（ｂ）に示すＦＩＢによる断面加工途中にできた三角形を拡大した図である。この三角形をさらにＳ１とＳ２の２つの三角形に分割し、三角関数を応用した下記式１を用いることによって粗加工９を行った途中の粗加工断面９ａから解析ポイント８までの正確な加工距離ｂを算出する。
【００２３】
ｂ＝（ａ１＋ａ２）ｃｏｓθ×ｃｏｓ（９０−θ）
＝（ａ１＋ａ２）ｃｏｓθ×ｓｉｎ（θ）
＝ａ×ｓｉｎθｃｏｓθ  ・・・（１）
ただし、ａは、第２の交点αと第３の交点βとの距離であり、θは、粗加工断面９ａとゲート配線２のパターンの端辺２ａとで作る角度である。
【００２４】
その後、図３に示すように、上記の計算方法によって算出された粗加工９を行った途中の位置９ａから解析ポイント８までの加工距離ｂを中間加工及び仕上げ加工によって断面加工を施す。図５は図３に示すＢ−Ｂ'部の断面図であり、ＦＩＢによる断面加工面９ｃの図である。図５に示すように、解析ポイント８は能動領域３、ゲート配線２及びＬＯＣＯＳ酸化膜５のそれぞれが交わる箇所に位置している。
【００２５】
上記のＦＩＢ断面の加工方法によって試料の観察断面を出した後、走査型電子顕微鏡（ＳＥＭ）等によって断面観察を行う。その後、断面観察をもとに速やかに故障解析を行い、半導体装置の不良原因を究明することにより、半導体装置の製造プロセスへフィードバックし、これを利用して半導体装置を製造する。
【００２６】
以上、本発明の第１の実施形態によれば、ＦＩＢによる断面加工は解析ポイント８から離れた位置で一旦断面加工を止め、断面加工中の断面画像の確認による情報から、正確な解析ポイントまでの加工距離ｂを測定している。これにより、仕上げ加工に必要な加工距離ｂが正確に把握することができる。その為、従来のマーキングを使用することなく、解析ポイントまで安定し、さらに精度の高いＦＩＢによる断面加工が可能となる。
【００２７】
次に、本発明の第２の実施形態に係るＦＩＢ断面加工方法について図６（ａ）〜（ｃ）を参照して説明する。図６（ａ）は第２の実施形態に係る解析対象である製品チップにおける解析ポイント８と粗加工を行った部分を拡大した平面図である。図６（ｂ）は図６（ａ）に示すＤ−Ｄ'部の断面図であり、ＦＩＢによって粗加工を行い、途中の位置で断面加工を止めた時の断面図である。図６（ｃ）は図６（ａ）に示すＥ−Ｅ'部の断面図であり、解析対象物である製品チップをＦＩＢ加工により解析用に加工した後に相当する断面図である。
【００２８】
図６（ｃ）に示す半導体チップは、シリコン基板１に形成されたＬＯＣＯＳ酸化膜５、ソース・ドレイン領域の拡散層（能動領域）３、ゲート配線２、サイドウォー６、層間絶縁膜７、第１の配線層１３、ｖｉａホール１４、ｖｉａホールに埋め込まれたプラグ１８及び第２の配線層１２を有している。また、また、ゲート配線２と第１の配線層１３の間には複数の層間絶縁膜及び配線を有しており、層間絶縁膜１５、１６及び第１の配線層１３、第２の配線層１２は中間層の層間絶縁膜及び配線層を示している。
【００２９】
次に、ＦＩＢ断面加工方法について詳細に説明する。
図６（ａ）に示すように、光学顕微鏡あるいはレーザー顕微鏡等で半導体チップから採取した試料内における故障箇所を特定して解析ポイント８を決定する。また、解析ポイント８は、第１の配線層１３のパターンの中央線１３ａと第２の配線層１２のパターンの中央線１２ａが交差する第１の交点に位置し、第１の配線層１３と第２の配線層１２を接続しているｖｉａホール１４内に位置する。この解析ポイント８は、ｖｉａホール１４内に埋め込まれたプラグ１８の埋め込み性や第１の配線層１３とｖｉａホール１４又は第２の配線層１２とｖｉａホール１４の接続不良を解析しようとするものである。
【００３０】
次いで、解析ポイント８とその周囲のパターンを考慮し、ＦＩＢによる断面加工を行うのに最適な加工方向を決定した上で粗加工を開始する。ＦＩＢによる断面加工は、イオンビームを試料に照射してスパッタリングすることによって行っている。この際に、解析ポイント８がある第２の配線層１２のパターンの端辺１２ｂと前記粗加工によって得られた粗加工断面とのなす角θが３０°〜６０°の範囲にある方向より、ＦＩＢによる断面加工を行う。
【００３１】
図６（ｂ）は図６（ａ）に示すＤ−Ｄ'部の断面図であり、ＦＩＢによって粗加工を行い、途中の位置で断面加工を止めた時の断面図である。この際に、ＦＩＢによる断面加工した試料を傾けて、ＦＩＢのＳＩＭ像によって断面観察を行い、断面画像を確認して第１の配線層１３と第２の配線層１２の距離ａを測定する。
【００３２】
図６（ａ）は、解析ポイント８と粗加工９を行った面を拡大した平面図である。図６（ａ）に示すように、解析ポイント８は第１の配線層１３と第２の配線層１２が交差し、ｖｉａホール１４の中心に位置しており、それぞれのパターンの中央線１２ａ，１３ａの交点に位置している。また、解析ポイント８から離れた位置より粗加工を行い、途中の位置で断面加工を止めた際に、解析ポイント８を頂点とし、第２の配線層１２の中央線１２ａと粗加工断面が交差する第２の交点αと第１の配線層１３の中央線１３ａと粗加工断面が交差する第３の交点βとの距離ａ３を底辺として、第２の交点α及び第３の交点βそれぞれと解析ポイント（第１の交点）８を線で結んだときに三角形ができる。この三角形より三角関数を応用した式２、式３及び式４を用いることによって前記粗加工断面から解析ポイント８までの正確な加工距離ｂを算出する。
【００３３】
まず、式２及び式３を用いて、図６（ａ）に示すａ１及びａ２の距離を求める。その後、ＦＩＢのＳＩＭ像によって断面観察を行い、その断面画像より測定した第１の配線層１３のパターンの端辺１３ｂと第２の配線層１２のパターンの端辺１２ｂとの距離ａと合わせることにより、第１の配線層１３と第２の配線層１２の中央線間の距離ａ３を求める。次いで、式４を用いることにより粗加工を行った面から解析ポイント８までの正確な加工距離ｂを算出する。
【００３４】
ａ１＝（ｃ１／２）／ｓｉｎθ  ・・・（２）
ただし、ｃ１は、第２の配線層１２のパターン幅であり、θは、前記粗加工断面と前記第２の配線層１２のパターンの端辺とで作る角度である。
【００３５】
ａ２＝（ｃ２／２）／ｃｏｓθ  ・・・（３）
ただし、ｃ２は、第１の配線層１３のパターン幅である。
【００３６】
ｂ＝ａ３×ｓｉｎθｃｏｓθ
＝（ａ＋ａ１＋ａ２）×ｓｉｎθｃｏｓθ
＝｛ａ＋（ｃ１／２）／ｓｉｎθ＋（ｃ２／２）／ｃｏｓθ｝×ｓｉｎθｃｏｓθ  ・・・（４）
【００３７】
その後、上記の計算方法によって算出された粗加工を行った途中の位置から解析ポイント８までの加工距離ｂを中間加工及び仕上げ加工によって断面加工を施す。図６（ｃ）は図６（ａ）に示すＥ−Ｅ'部の断面図であり、ＦＩＢによる断面加工面の図である。図６（ｃ）に示すように、解析ポイント８は第１の配線層１３と第２の配線層１２が交差し、それぞれを接続しているｖｉａホール１４内に位置している。
【００３８】
上記のＦＩＢ断面の加工方法によって試料の観察断面を出した後、走査型電子顕微鏡（ＳＥＭ）等によって断面観察を行う。その後、断面観察をもとに速やかに故障解析を行い、半導体装置の不良原因を究明することにより、半導体装置の製造プロセスへフィードバックし、これを利用して半導体装置を製造する。
【００３９】
以上、本発明の第２の実施形態においても第１の実施の形態と同様の効果を得ることができる。
【００４０】
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
【図面の簡単な説明】
【００４１】
【図１】本発明の第１の実施形態に係るＦＩＢ断面の加工方法を示す平面図。
【図２】（ａ）は本発明の第１の実施形態に係るＦＩＢ断面の加工方法を示す平面図。（ｂ）は（ａ）の拡大図。（ｃ）はＦＩＢによる断面加工途中にできた三角形を拡大した図。
【図３】本発明の第１の実施形態に係るＦＩＢ断面の加工方法を示す平面図。
【図４】図２（ａ）に示すＡ−Ａ'部の断面図。
【図５】図３に示すＢ−Ｂ'部の断面図。
【図６】（ａ）は本発明の第２の実施形態に係るＦＩＢ断面の加工方法を示す平面図。（ｂ）は図６（ａ）に示すＤ−Ｄ'部の断面図。（ｃ）は図６（ａ）に示すＥ−Ｅ'部の断面図。
【図７】従来のＦＩＢ断面の加工方法を示す平面図。
【図８】従来のＦＩＢ断面の加工方法を示す平面図。
【図９】従来のＦＩＢ断面の加工方法を示す平面図。
【図１０】従来のＦＩＢ断面の加工例の拡大図。
【図１１】従来のＦＩＢ断面の加工例の拡大図。
【図１２】図８に示すＣ−Ｃ'部の断面図。
【符号の説明】
【００４２】
１，５１・・・シリコン基板、２，５２・・・ゲート配線（ゲート電極）、３，５３・・・ソース・ドレイン領域の拡散層（能動領域）、４，５４・・・配線層、５，５５・・・ＬＯＣＯＳ酸化膜、６，５６・・・サイドウォール、７，１５，１６，５７・・・層間絶縁膜、８，５８・・・解析ポイント（第１の交点）、９，５９・・・粗加工領域、１０，６０・・・キャップ膜、６１・・・中間加工、６２・・・加工済みエリア、６３・・・マーキング、９ａ・・・粗加工面、９ａ・・・粗加工開始面、９ｃ・・・断面加工面、１２・・・第２の配線層、１３・・・第１の配線層、１４・・・ｖｉａホール、１８・・・プラグ、２ａ，３ａ，１２ｂ，１３ｂ・・・パターンの端辺、α・・・第２の交点、β・・・第３の交点
【図１】
2010050245.tif 000003
【図２】
2010050245.tif 000004
【図３】
2010050245.tif 000005
【図４】
2010050245.tif 000006
【図５】
2010050245.tif 000007
【図６】
2010050245.tif 000008
【図７】
2010050245.tif 000009
【図８】
2010050245.tif 000010
【図９】
2010050245.tif 000011
【図１０】
2010050245.tif 000012
【図１１】
2010050245.tif 000013
【図１２】
2010050245.tif 000014