(57)【要約】      （修正有）【課題】提供される電圧が比較的低い集積回路（ＩＣ）チップにおける有効電力低減を図る。【解決手段】動作温度が上昇したときに供給電圧を低減することで有効電力を節電して、同時に、動作性能を実質的に維持する。【選択図】図２
2010033553.tif 000002
【特許請求の範囲】
【請求項１】
ロジックを実装するトランジスタを有する機能回路と、
前記機能回路の有効動作中に温度が上昇したときに前記機能回路への電圧供給を低減する制御部と、を備え、
前記トランジスタは、温度上昇に伴い強度が増す温度範囲で動作する、チップ。
【請求項２】
前記機能回路はプロセッサコアである、請求項１に記載のチップ。
【請求項３】
供給される前記電圧供給は１．０Ｖ未満である、請求項１に記載のチップ。
【請求項４】
前記制御部は、Ｖｃｃ／Ｔ相関関係のデータセットに従い、前記電圧供給を制御する、請求項１に記載のチップ。
【請求項５】
前記Ｖｃｃ／Ｔ相関関係は、少なくとも１つの離散的閾値を含む、請求項４に記載のチップ。
【請求項６】
前記Ｖｃｃ／Ｔ相関関係のデータセットは、製造処理テスト結果に基づく、請求項４に記載のチップ。
【請求項７】
前記Ｖｃｃ／Ｔ相関関係のデータセットは、前記制御部がアクセス可能なメモリにプログラミングされる、請求項４に記載のチップ。
【請求項８】
前記供給電圧は、電圧対温度動作点の許容範囲に従って制御される、請求項１に記載のチップ。
【請求項９】
均衡Ｖｃｃ／Ｔ動作点は、前記制御部がアクセス可能なメモリにプログラミングされる、請求項８に記載のチップ。
【請求項１０】
機能回路の温度と性能レベルとをモニタする段階と、
所望の性能レベルを少なくとも維持しつつ、前記温度の上昇に呼応して、有効動作モードにおいて前記機能回路への供給電圧を低減する段階と、を備える、方法。
【請求項１１】
前記電圧は、前記温度が十分に上昇したことに呼応して、低減される、請求項１０に記載の方法。
【請求項１２】
前記機能回路は、プロセッサ内の１以上のコアを含む、請求項１１に記載の方法。
【請求項１３】
前記供給電圧は、Ｖｃｃ／Ｔ曲線に従い制御される、請求項１２に記載の方法。
【請求項１４】
前記所望の性能レベルは、オペレーティングシステムからのＰ状態により定義される、請求項１２に記載の方法。
【請求項１５】
前記供給電圧は、１Ｖ未満に制御される、請求項１０に記載の方法。
【請求項１６】
動作温度をモニタする少なくとも１つの温度センサを含む処理コアを有するチップと、
前記コアに電圧供給する電圧レギュレータと、を備え、
前記チップは制御部を有し、
前記制御部は、前記電圧レギュレータを制御して、前記モニタされた温度が十分に上昇したことに呼応して、前記コアへの前記電圧供給を低減する、システム。
【請求項１７】
前記チップは、前記制御部が制御する多数のコアを有して、前記多数のコアの温度が十分に上昇したときに前記多数のコアの有効供給レベルを低減する、請求項１６に記載のシステム。
【請求項１８】
アンテナを備え、
前記アンテナは、前記チップに連結され、前記チップを無線ネットワークに通信可能にリンクさせる、請求項１６に記載のシステム。
【請求項１９】
前記コアは、４５ｎＭ以下の処理を利用して製造されるトランジスタにより形成される、請求項１６に記載のシステム。
【請求項２０】
前記制御部は、Ｖｃｃ／Ｔ相関関係のデータセットに従い前記電圧供給を制御する、請求項１６に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、概して電力低減技術に係り、特に、提供される電圧が比較的低い集積回路（ＩＣ）チップにおける有効電力低減に係る。
【図面の簡単な説明】
【０００２】
本発明を、添付図面で限定ではなく例示により示すが、添付図面においては、同様の参照番号が付されている部材同士は同様であることを示す。
【図１】異なる電圧レベルを供給されている処理部についてのＦｍａｘ対温度の関係を示す例示的なグラフである。
【図２】幾らかの実施形態による、機能回路における有効電力を低減する回路を示すブロック図である。
【図３】任意の性能要件における回路の例示的なＶｃｃ／Ｔの関係を示すグラフである。
【図４】幾らかの実施形態による、有効電力を低減する図２の回路を実装するルーチンを示す。
【図５】幾らかの実施形態による、異なる性能要件間の適切なＶｃｃ／Ｔの関係の例示的な範囲を示すグラフである。
【図６】幾らかの実施形態による、プロセッサ内の有効電力を低減する回路を示す。
【図７】幾らかの実施形態による、有効電力を低減する図６の回路を実装するルーチンを示す。
【図８】幾らかの実施形態による、有効電力を低減する回路を有するコンピュータシステムのブロック図である。
【発明を実施するための形態】
【０００３】
開示されている幾らかの実施形態は、金属酸化膜半導体（ＭＯＳ）トランジスタを利用した温度／伝導逆転現象の認識および利用に基づく。トランジスタの温度／伝導逆転は、十分小さい供給（Ｖｃｃ）を利用する場合、温度を上昇させるとトランジスタの強度（チャネル伝導、少なくとも飽和モードにおいて）が低減するのではなくて増加する現象である。つまり、デバイス温度が上昇するにつれて、トランジスタの動作電圧は低減されうる。デバイス電力は、供給電圧の２乗に比例しているので、供給電圧を比較的少量低減させることで顕著に低減させることができる。電力を低減させると、デバイス温度も下降して、これに起因したより低い漏れ電力によってデバイス電流もより減少する。（漏れ電力は、温度に大きく依存しており、温度が高くなると漏れ電力も高くなる。しかし、温度が降下するとトランジスタの強度もまた低減して、そこから低減したレベルにまでとはいわなくても、供給電圧を増加しなければならない場合もある。）。
【０００４】
通常、トランジスタの供給が比較的大きい場合（例えば、１．５Ｖを超える場合）、トランジスタ強度は、動作温度が増加するにつれて減少する。しかし、供給が少量になると、特に小さいトランジスタでは（例えば９０ｎＭ以下のプロセス）、トランジスタ強度は実際には動作温度が増加するにつれて増加するようになる。
【０００５】
担体移動度とトランジスタ閾値電圧ＶＴという２つのトランジスタ特性が、主にトランジスタ強度に影響を及ぼす。移動度が高く閾値電圧が低くなると、トランジスタ強度は高くなる。温度を上昇させると、一般的には移動度が低減される（トランジスタが弱まる）が、これにより閾値電圧も低くなる（トランジスタが強くなる）。故に、温度が上下すると、これら２つのトランジスタの強度特性は互いに反対方向へ向かう。過去のＭＯＳトランジスタ技術（例えば、供給電圧が１Ｖを超え、９０ｎＭ以上のプロセスを用いて形成されたトランジスタ）では、担体移動度の劣化が電圧閾値変化を支配する傾向にあったので、トランジスタ強度は、概して温度上昇に伴い低減していた。この結果、任意の性能レベルを達成するための最小許容動作電圧（簡略化のため最小Ｖｃｃとする）は、トランジスタの速度により支配され、最悪の場合には、動作温度により支配されていた。つまり、許容できる性能を達成するには（例えば動作周波数）、より高い動作温度を達成すべく最小許容Ｖｃｃを高くする必要があった。
【０００６】
しかし、動作電圧を低減させた上での（特に１Ｖ未満）、十分小さいトランジスタサイズ（例えば９０ｎＭ以下のプロセス）においては、状況が異なる。トランジスタ電圧閾値（ＶＴ）は、温度増加に伴い顕著に低減されて、これが移動度の劣化の影響を上回り、この結果、トランジスタ強度は、温度上昇に伴い高まる。
【０００７】
図１は、４５ｎＭのＭＯＳトランジスタプロセスを利用して形成された機能プロセッサコアについて計測したＦｍａｘ対温度曲線のグラフを示す。異なる曲線は、コア（または少なくともコアの処理回路）に０．６Ｖから１．０Ｖの範囲の異なる電圧レベルを供給されたＦｍａｘ／Ｔｅｍｐの関係を示す。「Ｆｍａｘ」という用語は、これら曲線を生成する際に利用されたテスト中に処理コアについて安定して達成可能であった最大動作周波数のことである。達成可能な周波数は、飽和時のトランジスタ強度に直接比例しており、これら曲線は実際のところトランジスタ強度が、少なくともある温度範囲に亘り、温度の増加に伴い増加することを示している。これら曲線から分かるように、「強化（strengthening）」は、特に、より低い供給電圧で電力供給されるロジックについて顕著である。
【０００８】
図２は、温度／伝導逆転現象を利用して任意の周波数について有効電力を低減する回路のブロック図である。この回路では、制御部２０２、機能回路２０４、および電圧レギュレータ（ＶＲ）２０６が、図示されているように互いに連結されている。制御部２０２は、例えば電圧識別（ＶＩＤ）信号によってＶＲ２０６を制御して、機能回路２０４に対して供給電圧（Ｖｃｃ）を供給する。（他の制御方法もまた可能であり、特に利用される電圧レギュレータおよび／または制御部に依存する。）。
【０００９】
機能回路２０４は、プロセッサのコア等の任意のロジック回路または回路のシステム、グラフィックス処理部、または任意の他のプロセッサに実装された機能ロジックブロック、携帯デジタルデバイス、携帯電話機、または任意の他の適用可能なデバイス（amenable device）であってよい。
【００１０】
機能回路２０４は、１以上の温度センサを有して、コントローラに対して、機能回路２０４の一部または全体の温度を示す温度信号（Ｔ）を供給する。幾らかの実施形態によっては、図３に示すＶｃｃ／Ｔ曲線のような曲線によって、供給電圧Ｖｃｃを制御する。本例における曲線は、単一周波数に向けたものである。本曲線は、制御部２０２により、機能回路に必要とされる性能（例えば周波数）に応じて、上方または下方へ効果的に「移動（shift）」されうる。必要とされる性能が高ければ、曲線は上方へ移動されるであろうし、必要とされる性能が低ければ、曲線は下方へ移動されるであろう。任意の性能レベルにおいては、機能回路の温度（Ｔ）が上昇すると、制御部２０２は、Ｖｃｃが低減するよう、ＶＲを制御する。同様に、回路の温度が下降すると、供給電圧も上昇する。図３の例は、線形関数を示す。しかし、他の関数を提供してもよいことを理解されたい。他の例には、１以上の離散的温度点（discrete temperature point）が周波数群に関連付けられた「デジタル化（digitized）」関数が挙げられる。
【００１１】
制御部２０２、ＶＲ２０６、および機能回路２０４は、回路素子、コンポーネント、モジュール、および／またはソフトウェア命令の任意の適切な組み合わせで実装されうる。別個のチップに実装されても、１以上の共通チップに実装されてもよい。例えば、幾らかの実施形態においては、機能回路および制御部は、共通のプロセッサまたはシステムオンチップ（ＳＯＣ）チップに、別個のチップに実装されたＶＲとともに実装すること、または共通のプロセッサ／ＳＯＣチップ上の回路として実装することができる。
【００１２】
図４は、制御部２０２が実装可能なルーチン４０２を示す。このルーチンは、制御部内の実行可能なソフトまたはファームウェア命令として実装することができ、または、その全体または一部が、専用のロジックおよび／または他の回路コンポーネントを利用して実装することができる。
【００１３】
４０４において、制御部は、機能部から温度を読み取る。これは、実際の温度値であってよく、または、機能回路内の温度の読み取りに相関した信号値であってもよい。
【００１４】
４０６において、制御部は、機能回路について読み取った温度に対応するＶｃｃ値を特定する。例えば、これは、メモリ内のルックアップテーブルから取得することができ（例えば、制御部内または外のメモリ）、または、予めプログラミングされた数式の定数を利用して計算することができる。幾らかの実施形態においては、物理的な動作パラメータ（例えば製造工程で計測されたもの）を、制御部生成中または出荷準備中にメモリに焼いておく、またはプログラミングしておく、ということが考えられる。例えば、パラメータは、図３に示すもののような、１以上のＶｃｃ／Ｔ曲線に対応していてよい。他の実施形態においては、幾らかの物理的なパラメータ（例えばトランジスタ周波数）を、プロセッサ６０３内の専用回路（例えば、リングオシレータ）で計測することができ、その後、制御部４０６がＶｃｃ／Ｔ曲線を選択するのに利用することができる。
【００１５】
４０６において、制御部は、適宜、ＶＲが提供したＶｃｃを調節する。つまり、供給されたＶｃｃの更新を保証する程度に温度が変化していたら、先のコマンドからＶＩＤを変更する。設計面を考慮すると、何らかの種類のヒステリシスを利用して安定等を図ってよい。
【００１６】
図５は、機能部の許容範囲にあるＶｃｃ／Ｔ動作範囲を図で示す（delineate）第１および第２の限界Ｖｃｃ／Ｔ曲線（限界１、限界２）を有するグラフを示す。これら限界は、「タイト」なＶｃｃ／Ｔ曲線制御に対して、動作範囲（実際的な許容範囲を有する）を利用して描かれている。このグラフにおける矢印は、機能回路からの多少の性能要件について、曲線がそれぞれ上下しうることを示している。
【００１７】
グラフは、動作温度が変化した際に、有効電力を低減させつつ許容範囲の性能を維持する、コントローラによるＶｃｃの調節方法を示す。グラフはさらに、幾らもの例示的な制御進捗とともにＶｃｃおよび温度が互いに反復的に影響しあうことで、平衡点（本グラフの＃５）に達する様子を示す。（制御部は、Ｖｃｃ制御中にこの動作点へとリアルタイムに収束してもよいし、幾らかの実施形態に則った図２の回路のように、所定の均衡点を幾らか、システムにプログラミングしておいてもよい。）当初（位置１）、Ｖｃｃは許容範囲にある動作点にある（つまり、２つの限界内にある）。しかし、何らかの理由により（例えば、より多くの電力を消費する、周囲温度が増加する、または気流低減などの熱除去条件に変化がある他の用途）、温度が上がり、これによりＶｃｃ／Ｔ動作点が位置２に移動してしまったと仮定する。漏れ電力および動的電力両方が温度とともに増加するので、デバイス温度の増加は顕著なさらなる電力増加を伴う。しかし、制御部はＶｃｃを低減させるので、節電が行われ、依然許容できる性能レベルでの動作が行われる。しかし電力が低減すると、温度も降下し、これは位置３から位置４への遷移で表される。この温度降下に伴い、動作点も許容範囲外になってしまい、機能回路トランジスタが性能レベルを劣化させるに足るほど弱まってしまう。故に、制御部はＶｃｃを増加させて、動作点を位置５へ移動させる（これが本例における均衡点である）。
【００１８】
図６は、幾らかの実施形態による計算システムの一部を示す。計算システムは、処理システム６０１および電圧レギュレータ（ＶＲ）６１１を含む。例えば処理システムは、マルチコアプロセッサチップに対応していてよい。プロセッサシステムは、図のように連結されたプロセッサ６０３、メモリ６０７、および電力制御部（ＰＣＵ）６０９を含む。プロセッサ６０３は、多数の処理コア６０６および温度センサ６０４を有して、コア６０６内のトランジスタの温度に関する温度情報を提供する。メモリ６０７は、コア６０６についてのＶｃｃ／Ｔトランジスタ強度関係に関する処理パラメータ情報を有する。上述のように、トランジスタ周波数のような幾らかの処理および／または物理的なパラメータは、プロセッサ６０３内の特別な回路（例えばリングオシレータ）により計測されてよく、その後、制御部４０６がＶｃｃ／Ｔ曲線を選択する際に利用されてよい。
【００１９】
ＰＣＵ６０９は、温度センサ６０４から温度情報を、さらに、メモリ６０７から処理パラメータ情報を受け取り、ＶＲ６１１を制御して、適切なＶｃｃをコア６０６へ提供する。ＰＣＵは、これを、上述したような任意の適切な方法で行ってよい。幾らかの実施形態においては、図７に示すようなルーチンを実装してよい。
【００２０】
図７は、温度が上昇した際に、有効電圧を低減させるロジック回路（例えば処理コア６０６）のＶｃｃを制御する電圧制御ルーチン７０２を示す。７０４においては、任意の性能状態におけるロジックのＶｃｃ／Ｔ情報が特定される。例えば、１以上のＶｃｃ／Ｔの相関データが特定（例えば、取得、選択）されてよく、あるいは、予めプログラミングされたデータから相関関係が生成されてよい。性能状態は、Ｖｃｃが制御されたロジックに必要な性能レベルを示す。幾らかの実施形態においては、性能状態は、Ａｄｖａｎｃｅｄ  Ｃｏｎｆｉｇｕｒａｔｉｏｎ  ａｎｄ  Ｐｏｗｅｒ  Ｉｎｔｅｒｆａｃｅ(ＡＣＰＩ)が定義する所謂「Ｐ」状態に対応していてよい。通常、駆動されるロジック（例えばプロセッサコア）の動作周波数が設定される。
【００２１】
７０６において、ルーチンは、温度に基づいて性能状態について適切なＶｃｃを特定および設定する。７０８において、温度または性能状態の変更がモニタされる。温度変化が起こると、７１０に移行して、十分な温度上昇が起こったか否かを判断する。（「十分な（sufficient）」または「十分（sufficiency）」という用語は、ここでは、条件を満たすのに必要な少量または大量の変化のことを示しうる。）これは、単に実際のコンポーネントが（所謂アナログコンポーネントであっても）、一般的には「十分な」変化に呼応して反応する（極僅かであっても）、ということを単に意味する場合があろうし、または、「十分な」といった用語が、例えば、ヒステリシスの意図的利用を意味していることもある。
【００２２】
温度上昇が十分である場合、ルーチンは７１０から７１２へ進み、Ｖｃｃを低減させた後で７０８へループバックする。しかし、７１０において、十分な温度上昇が起こらなかったと判断された場合には、ルーチンは７１４へ移行して、十分な温度降下が起こったか否かを判断する。十分な温度降下が起こっていた場合には、ルーチンは７１６へ進み、Ｖｃｃを増加させて、７０８へループバックする。十分な温度降下が起こらなかった場合には、ルーチンは直接７０８へループバックする。
【００２３】
７０８に戻り、性能状態に変化が起きていた場合には、ルーチンは７０４へループバックして、新たな性能状態としてＶｃｃ／Ｔ情報を特定（更新）する。つまり、さらなる性能が必要な場合には、Ｖｃｃ／Ｔ関数が本来は上方にシフトするが、より少ない性能が必要な場合には、関数を下方にシフトする。
【００２４】
図８は、携帯プラットフォーム（例えば、携帯パソコン、ＰＤＡ、携帯電話機等の計算システム８０１）の一部の１例を示す。表されている部分は、１以上のプロセッサ８０２、電源８０３、電圧レギュレータ８０７、グラフィックス／メモリ／入力／出力（ＧＭＩＯ）インタフェース制御機能８０４、メモリ８０６、無線ネットワークインタフェース８０８、およびアンテナ８０９を含む。電源８０３は、１以上のＡＣアダプタ、バッテリ、および／またはＤＣ−ＤＣ電圧レギュレータを含んでよく、ＤＣをプラットフォームコンポーネントへ供給する。特にＤＣはＶＲ８０７へ供給され、これは、ここで記載する方法に従って、電圧レギュレータ制御部（ＶＲＣ）８０５により、プロセッサ８０２における有効消費電力を低減すべく制御される。
【００２５】
プロセッサ（１以上）８０２は、メモリ８０６および無線ネットワークインタフェース８０８に、ＧＭＩＯ制御機能８０４を介して連結される。ＧＭＩＯ制御機能は、１以上の回路ブロックを含んで、様々なインタフェース制御機能を行いうる（例えば、メモリ制御、グラフィックス制御、Ｉ／Ｏインタフェース制御、等）。これら回路は、１以上の別個のチップに実装されてもよく、および／または、その一部または全体がプロセッサ８０２（１以上）内に実装されてもよい。
【００２６】
メモリ８０６は、１以上のメモリブロックを含み、さらなるランダムアクセスメモリをプロセッサ（１以上）８０２へ提供する。これは、ダイナミックラム(ＤＲＡＭ)、エスラム（ＳＲＡＭ）、フラッシュメモリ等を含むがそれらに限られない任意の適切なメモリで実装されうる。無線ネットワークインタフェース８０８はアンテナ８０９に連結されて、プロセッサ（１以上）８０２を無線ローカルエリアネットワークまたは携帯ネットワーク等の無線ネットワーク（不図示）に無線により連結してよい。
【００２７】
携帯プラットフォーム８０１は、様々な異なる計算デバイス、または計算機能を有する他の機器を実装してよい。このようなデバイスは、ラップトップコンピュータ、ノートブックコンピュータ、携帯情報端末（ＰＤＡ）、携帯電話機、音声および／またはビデオメディアプレーヤ等を含むが、それらに限定されない。１以上の完全な計算システムを構成してもよく、または、計算システム内で利用可能な１以上のコンポーネントを構成してよい。
【００２８】
先の記載においては、幾らもの詳細を述べた。しかし、本発明の実施形態は、これら特定の詳細なしにも実施することができる。他の場合には、公知の回路、構造、および技術は、詳細には示さず、本記載の理解を曖昧にしないようにしている。このことを踏まえ、「１実施形態」、「１つの実施形態」、「例示的な実施形態」、「様々な実施形態」等という言い回しは、記載されている実施形態が、特定のフィーチャ、構造、または特性を有するが、全ての実施形態が必ずしもその特定のフィーチャ、構造、または特性を有するとは限らない。さらに、幾らかの実施形態は、他の実施形態で記載したフィーチャの幾らか、全てを含んでもよく、または１つも含まなくてもよい。
【００２９】
先の記載および添付請求項では、以下の用語が以下のように解釈されることを意図している。「連結」、「接続」、およびその派生語を利用している。これら用語は、互いに同義語であることを意図していない。特定の実施形態においては、「接続」とは、２以上の部材が互いに直接物理的または電気的接触関係にあることを示している。「連結」とは、２つ以上の部材が、互いに協働、または相互作用するが、必ずしも直接的な物理的または電気的接触関係になくてもよい。
【００３０】
「ＰＭＯＳトランジスタ」という用語は、Ｐ−型金属酸化膜半導体電界効果トランジスタ（P-type metal oxide semiconductor field effect transistor）のことである。同様に、「ＮＭＯＳトランジスタ」とは、Ｎ−型金属酸化膜半導体電界効果トランジスタ（N-type metal oxide semiconductor field effect transistor）のことである。「ＭＯＳトランジスタ」「ＮＭＯＳトランジスタ」、または「ＰＭＯＳトランジスタ」という用語はいずれにおいても、その利用の性質について明示されている場合を除いて、例示として利用されている。それらは、異なるＶＴ、材料の種類、絶縁体の厚み、ゲートの構造等を有するデバイスを含む異なる種類のＭＯＳデバイスを含む。さらに、ＭＯＳ等として特に言及されている場合を除いて、トランジスタという用語は、例えば接合電界効果トランジスタ、バイポーラ接合トランジスタ、金属半導体ＦＥＴ、および様々な種類の３次元トランジスタ、ＭＯＳ、または今日において公知である、または開発段階にある他の適切なトランジスタの種類を含みうる。
【００３１】
本発明は、記載されている実施形態には限られず、添付請求項の精神および範囲に含まれる修正および変更を加えて実施が可能である。例えば、本発明は、全ての種類の半導体集積回路（ＩＣ）チップにおいて利用可能である。これらＩＣチップの例には、プロセッサ、コントローラ、チップセットコンポーネント、プログラマブルロジックアレイ（ＰＬＡ）、メモリチップ、ネットワークチップ等が含まれるが、それらに限られない。
【００３２】
図面の中には、信号電線（signal conductor line）がラインで示されているものがある。その中には太く表示することで多くの信号経路により構成されていることを示しているものがあり、参照番号を付すことで構成されている信号経路の数を示しているものがあり、および／または、１以上の端部を矢印とすることで主要な情報の流れの方向を示しているものがある。しかしこれは、限定的に受け取られるべきではない。これら追加された詳細は、１以上の例示的な実施形態との関連で利用されることで、回路の理解を助けることを目的としている。表されている信号ラインは、追加的情報を有しても有さなくても、実際に多数の方向に向かいうる１以上の信号を有していてよく、任意の適切な種類の信号方式（例えば、異なる対、光学ファイバライン、および／またはシングルエンドラインで実装されるデジタルまたはアナログライン）で実装が可能である。
【００３３】
例示的なサイズ／モデル／値／範囲を記載してきたが、本発明はこれらに限定されない。今後の製造技術（フォトリソグラフィ）の成熟にともない、より小さなサイズのデバイス製造が可能になることが予期される。さらに、ＩＣチップおよび他のコンポーネントへの公知の電力／接地接続は、例示および説明を簡略化する目的から、および、本発明を曖昧にしない目的から、図面に示している場合もそうでない場合もある。さらに、本発明を曖昧にすることを避ける目的から、且つ、ブロック図の配置の実装に関する詳細が、本発明を実装するプラットフォームに顕著に依存するという事実に鑑みて、配置をブロック図形式で示している（つまり、これら詳細は当業者の裁量範囲内である）。特定の詳細（例えば回路）は、本発明の例示的な実施形態を説明する目的から述べられており、当業者であれば、これら特定の詳細なしに、またはこれら特定の詳細の変形例により、本発明を実施できることが明らかであろう。故に記載は例示的に捉えられるべきであり、限定的に捉えられるべきではない。
【図１】
2010033553.tif 000003
【図２】
2010033553.tif 000004
【図３】
2010033553.tif 000005
【図４】
2010033553.tif 000006
【図５】
2010033553.tif 000007
【図６】
2010033553.tif 000008
【図７】
2010033553.tif 000009
【図８】
2010033553.tif 000010
【外国語明細書】
2010033553.tif 000011
2010033553.tif 000012
2010033553.tif 000013
2010033553.tif 000014
2010033553.tif 000015
2010033553.tif 000016
2010033553.tif 000017
2010033553.tif 000018
2010033553.tif 000019
2010033553.tif 000020
2010033553.tif 000021
2010033553.tif 000022
2010033553.tif 000023
2010033553.tif 000024
2010033553.tif 000025
2010033553.tif 000026
2010033553.tif 000027