(57)【要約】【課題】  有効表示面内の誘電体塗布層表面に凹凸欠陥が発生することを抑制することができるプラズマディスプレイパネルの製造方法と電極構造を提供する。【解決手段】  ガラス基板の素ガラス部と電極部の静電気帯電量分布差および分布の影響により発生する誘電体層表面の局所的凹凸欠陥を、表示電極の外周部にダミー電極を設けることにより、意図的に表示領域電極内から表示領域外へと誘導発生させることによって、表示電極内の誘電体層表面を均一に形成させることを特徴とする。【選択図】  図1
2010165490.tif 000002
【特許請求の範囲】
【請求項１】
一方の表面上にあらかじめ一定方向の複数の電極を形成したガラス基板を、搬送コロを介して前記電極上に誘電体層ペーストを塗布するダイコータ装置の塗布ステージに搬送する工程を有するプラズマディスプレイパネルの製造方法において、前記電極形成領域から離れた基板の周辺部にあらかじめ帯電ダミー電極を設けた状態で前記搬送工程と、その後の誘電体層塗布工程を行うことを特徴とするプラズマディスプレイパネルの製造方法。
【請求項２】
前記帯電ダミー電極は誘電体層の形成後、電極形成領域から基板と共に切り離されることを特徴とする請求項１記載のプラズマディスプレイパネルの製造方法。
【請求項３】
前記ガラス基板は複数の基板領域を含む１枚のマザーガラスとして搬送工程と誘電体層塗布工程が行われ、前記帯電ダミー電極が前記複数の基板領域に共通に設けられていることを特徴とする請求項１記載のプラズマディスプレイパネルの製造方法。
【請求項４】
前記ガラス基板の搬送方向が前記電極の延長方向に並行であり、前記帯電ダミー電極が最外側電極の外方に搬送方向と並行に設けけられ、更に誘電体ペーストを吐出するダイコータ装置のダイヘッドを前記基板の搬送方向と直交する方向に移動させて誘電体層を塗布することを特徴とする請求項1，２および３のいずれか１項に記載のプラズマディスプレイパネルの製造方法。
【請求項５】
前面ガラス基板の内面に設けられた表示電極が誘電体層で被覆された構成を有するプラズマディスプレイパネルにおいて、
前記表示電極とは別に表示電極形成領域の外方に前記誘電体層で共通に被覆されたダミー電極を設け、前記誘電体層表面の凹凸欠陥がダミー電極近辺に生ずるようにしたことを特徴とするプラズマディスプレイパネル。
【請求項６】
前記ダミー電極が表示電極の延長方向と並行に表示電極の形成領域の外方に設けられ、前記誘電体層形成の際に、誘電体層表面の凹凸欠陥が表示電極形成領域に発生することを抑制することを特徴とする請求項５記載のプラズマディスプレイパネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネル（以下「ＰＤＰ」という）の製造方法に関し、
さらに詳しくは、ＰＤＰを構成する前面及び背面側ガラス基板の少なくとも一方のガラス基板構体において電極を被覆するガラス材の誘電体層を凹凸欠陥なく均一に塗布できるように改良されたＰＤＰの製造方法と電極構造に関する。
【背景技術】
【０００２】
図７は、従来のＰＤＰ構造の一例を示す分解斜視図である。このＰＤＰは、前面側基板構体１と背面側基板構体２を有している。
【０００３】
前面側基板構体１では、ガラス基板１ａ上に複数の表示電極３が配置されている。表示電極３は、それぞれ、透明電極３ａ及びバス電極３ｂを備えている。表示電極３は、誘電体層４で覆われている。誘電体層４は、ＭｇＯ等からなる保護層５で覆われている。
【０００４】
背面側基板構体２では、表示電極３に対してほぼ垂直方向に延びるアドレス電極６がガラス基板２ａ上に配置されている。アドレス電極６は、誘電体層９で覆われている。誘電体層９上の、アドレス電極６の両側位置には隔壁７が配置され、列方向のセルを区分けしている。さらに誘電体層９上と、隔壁７の側面には放電時に発生する紫外線により励起されて赤（Ｒ），緑（Ｇ），青（Ｂ）の可視光を発生する蛍光体層８が形成されている。
【０００５】
保護層５と隔壁７が接するように前面側基板構体１と背面側基板構体２を対向させた状態で周縁部を封止用部材により封着させて内部に放電空間を形成し、放電空間内を排気後、放電空間内にＮｅ−Ｘｅ等の放電ガスを封入し、ＰＤＰが作製される。このＰＤＰにおいては、表示は、対をなす２本の表示電極３間での繰り返し放電によって行なわれる。
【０００６】
ところで、ＰＤＰの誘電体層の形成方法の一つとしてダイコータ装置を用いてペースト状材料（低融点ガラスペースト）を塗布する方法が知られている。一般のダイコータ装置では、ガラス基板を塗布ステージ上に真空吸引などの方法を用いて固定した状態で低融点ガラスペーストの塗布を行っている（例えば、特許文献１を参照）。
【０００７】
【特許文献１】特開２００６−１３４８７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
一般に、ガラス基板を塗布ステージ上まで搬送する際には、搬送コロでガラス基板を搬入する手段を用いている。図２および図３は塗布ステージ１３までの前面ガラス基板搬送経路の一例である。このように、ガラス基板１ａは基板搬入装置１１から搬送経路１２を通り基板の長辺方向ａに沿って塗布ステージ１３上まで搬送コロ２１により搬送される。なおこのガラス基板１ａは通常は後述するように複数枚の基板領域を含んだマザーガラス板の形態を有している。
【０００９】
搬送コロ２１によるガラス基板搬送経路１２には、ガラス基板表面に誘電体ペーストを塗布する際に障害となる異物の付着を防ぐ為、ガラス基板裏面清掃用の粘着ローラー２２、イオナイザ２３およびドライクリーナ２４などの装置が設置されており、図３に示した除電用のイオナイザ２３を通過した後も図示しない搬送コロにより塗布ステージ１３の上に運ばれる。従って前記各装置の間を表示電極が形成されたガラス基板１ａが通過することによりガラス基板上の素ガラス部と表示電極部に帯電係数や分布容量の差に基づく帯電量の差が発生してしまう。
【００１０】
また、ガラス基板１ａと搬送コロ２１の摩擦により、塗布ステージ上に搬送されたガラス基板１ａ上では搬送方向先頭部と搬送方向最後尾の間に、静電気帯電量の差が発生しガラス基板上で静電気帯電量の分布が発生してしまう。図４は基板長辺方向長さと帯電量の関係を示す。この図４から例えば長辺寸法が２０２０mm短辺寸法が１４１０mmの４２型基板4枚取りマザーガラス板の場合、除電用イオナイザ２３を通過した後の搬送コロとの接触時間が長くなる搬送方向先頭部の帯電量は５００Ｖまで上昇していることが判る。
【００１１】
かくして従来のプロセスでは、前記静電気帯電現象により生じたガラス基板上の静電気帯電量差および素ガラス部と金属電極の静電気帯電量差によって、ダイコータ装置の接地電位にあるダイヘッドをガラス基板上で移動させながら誘電体ペーストを吐出する際、ペーストに対する静電吸着力に微妙なバラツキが生じ、これに起因して塗布層表面に局部的で微小な凹凸形状の欠陥が発生する問題があった。この誘電体層の局部的な微小な凹凸欠陥は塗布ステージ１３への基板搬送方向ａの先頭部におけるダイヘッド１４の移動方向ｂの始端側の電極と素ガラスの境界部分に集中して発生する傾向がある。ガラス基板端部における誘電体層の形成が均一にできないと、その微小な凹凸欠陥が原因となってその部分の放電セルが点灯試験時に不具合を起こすことが確認されている。
【００１２】
本発明者らは、前記誘電体層表面の局所的凹凸欠陥の発生を抑制するために、塗布ステージ上に帯電量測定装置および除電装置を配し、誘電体ペーストを塗布する前にガラス基板の静電気帯電量を測定し、ガラス基板上の帯電量測定箇所における静電気帯電量が一定量以下となるように除電装置で除電した後、誘電体ペースト塗布を行うことを試みた。だが、素ガラス部と表示電極部の除電作業による効果は完全ではなく、ガラス基板上の静電気帯電量差および分布をフラットにすることは困難であった。
【００１３】
本発明はこのような事情に鑑みてなされたものであり、誘電体層表面に凹凸欠陥が発生する現象を表示電極形成領域(有効表示領域)よりも外側のガラス基板端部へと誘導し抑制することができるガラス基板構体の製造方法と電極構造を提供するものである。
【課題を解決するための手段】
【００１４】
本発明は、簡単に述べるとガラス基板上にあらかじめ形成された複数の電極配列の最外側電極近傍に集中する傾向のある局所帯電分布をその外側に帯電用のダミー電極を設けてシフトさせる考え方を骨子とするものである。つまり不均一な帯電量に基づく誘電体塗布層の凹凸欠陥をなくすのではなく、その発生部位を表示動作に影響のない位置に誘導させることを解決原理とする。
【００１５】
この解決原理をさらに具体的に述べると、本発明は一方の表面上にあらかじめ一定方向の複数の電極を形成したガラス基板を、搬送コロを介して前記電極上に誘電体層ペーストを塗布するダイコータ装置の塗布ステージに搬送する工程を有するプラズマディスプレイパネルの製造方法において、前記電極形成領域から離れた基板の周辺部にあらかじめ帯電ダミー電極を設けた状態で前記搬送工程と、その後の誘電体層塗布工程を行うことを特徴とする。
【００１６】
本発明は、自動搬送ラインを備えたＰＤＰの製造ラインにおいて、あらかじめ電極が形成されたガラス基板上にダイコータ装置を用いて低融点ガラスペーストを塗布して塗布層を形成し、前記塗布層を焼成することによって誘電体層を形成する工程を備えるプラズマディスプレイパネル用基板構体の製造方法に適用されるもので、これによって、厚さの均一な誘電体層を得ることができる。本発明は前面側ガラス基板構体の製造に限らず、アドレス電極上の誘電体層を形成する背面側ガラス基板構体の製造にも適用することが出来る。
【発明の効果】
【００１７】
本発明によれば、ガラス基板上の有効表示領域内の最外側電極エッジ近傍に発生する誘電体層表面の微小な凹凸欠陥の発生を抑制して誘電体層形成工程の良品率の向上を図ることができる。かくして誘電体層形成不良による点灯試験時の不良発生率が低下し、高い品質のＰＤＰを歩留まりよく製造することが可能となる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の種々の実施形態を例示する。
【００１９】
以下、本発明の種々の実施形態を図面を用いて説明する。図面や以下の記述中で示す構成は、例示であって、本発明の範囲を限定するものではない。
【００２０】
１．ダミー電極
本発明の一実施形態の電極構造について説明する。図１は本発明によるプラズマディスプレイパネルの前面側ガラス基板上に形成した電極構造の第１の実施形態の一部を示す一部拡大平面図であって、図７に対応する部分には同一符号を付けている。
【００２１】
図１において、ダミー電極３ｃは最外側表示電極３の外周部に表示電極と並行に１〜n本配置され、その形状は凹凸欠陥の発生を誘導させるために特徴を持った形状、例えば図１に示すダミー電極３ｃではノコ歯形状とし、歯面を表示電極形成領域とは反対方向を向かせて配置する。
【００２２】
ここで、ダミー電極の本数および形状は図１に示す形状に限定されず、表示電極の形状や配置パターンによって種々の形態を取ることを可能とする。なお図１においてこのダミー電極を形成して前面側ガラス基板１ａは電極３の長手矢印ａの方向に搬送されてダイコータの塗布ステージにセットされたものとし、ダイコータのダイヘッドは電極と直交する矢印ｂ方向にダミー電極３ｃ側を始端として誘電体ペーストの塗布動作を開始するものとする。
【００２３】
図５(a)〜（ｈ）はそれぞれ帯電ダミー電極の配置形態の変形を示すもので、１枚のマザーガラス板に４面の４２型基板領域を配置した例を(a)〜(d)に示し、５０型の基板領域を３面配置した例を(e)〜(h)に示している。ダミー電極はガラス基板上の表示電極の配置パターンにより種々な実施形態を取ることが可能であり、図５の(a), (b), (c), (e), (f)では1枚のマザーガラス板に含まれる複数の基板領域に共通の枠パターンとして形成されている。
【００２４】
前記ダミー電極３ｃを配置することにより、誘電体ペースト塗布層を形成する際、ガラス基板上の素ガラス部と表示電極部の静電気帯電量差およびガラス基板上での静電気帯電量分布が発生しても、ダミー電極部に凹凸欠陥の発生を誘導させて、表示電極部での誘電体層凹凸欠陥発生を抑制できる。
【００２５】
ガラス基板の電極形成部と電極間の素ガラス部とでは静電容量と帯電係数が微妙に異なるのでそれらの境界部での帯電量が不連続となりやすく、殊にガラス基板がダイコータ装置の塗布ステージに搬送コロで搬送された状態では前述のように搬送方向先頭部の電極エッジ部に帯電量の差が現れ易い傾向がある。しかるに最外側電極が表示電極とは別のダミー電極であるなら、その部分に帯電量の差が集積されて凹凸欠陥が発生してもパネルの表示動作には無関係となる。
【００２６】
また図５に例示した枠状のダミー電極によれば、当該ダミー電極の素ガラス部との境界に一時的に局所的な帯電量の差が生じたとしても、枠状に連続するダミー電極にそって電荷が均一化され、凹凸欠陥の発生自体も抑制することが出来る。このことは図７に例示したような本発明の対象とするＰＤＰの場合、前面側基板に設けられる表示電極が１ライン当たり並行な２本の走査電極(Y)と共通電極(X)の対で構成されており、複数ライン共通接続された共通電極エッジ部よりも各ラインごとに独立した走査電極エッジ部に誘電体層の局所的凹凸欠陥が生じ易い現象からも明らかである。
【００２７】
２．ＰＤＰ用基板構体の製造方法
次に図６（ａ）〜（ｃ）を用いて、上記実施形態の電極構造を用いた、本発明の一実施形態のＰＤＰ用基板構体の製造方法について説明する。図6（ａ）〜（ｃ）は、本実施形態のＰＤＰ用基板構体の製造工程を示す断面図である。以下の実施形態では、３電極面放電型ＰＤＰ用前面側基板構体を製造する場合を例にとって説明を進める。
【００２８】
２−１．表示電極形成工程
まず、図６（ａ）に示すように、基板１ａ上に複数の表示電極３および前記実施形態のダミー電極３ｃを形成する。
基板１ａは、特に限定されず、当該分野で公知の基板をいずれも使用することができる。具体的には、ガラス基板、プラスチック基板等の透明基板が挙げられる。
複数の表示電極３は、それぞれ、透明電極３ａとバスとなる金属電極３ｂとを備える。透明電極３ａは、例えば、ＩＴＯ、ＳｎＯ2 などの透明電極材料膜をスパッタリング法等によって形成し、この透明電極材料膜を図５（ａ）の符号３ａで示す透明電極３ａの形状にパターニングすることによって形成することができる。金属電極３ｂおよびダミー電極３ｃは、例えばＡｇ、Ａｕ、Ａｌ、Ｃｕ、Ｃｒ及びそれらの積層体（例えばＣｒ／Ｃｕ／Ｃｒの積層構造）等からなる金属膜又はその積層膜をスパッタリング法等によって形成し、この膜を図５（ａ）の符号３ｂおよび符号３ｃで示す金属電極３ｂおよびダミー電極３ｃの形状にパターニングすることによって形成することができる。上記パターニングは、フォトエッチング法で行うことができる。透明電極３ａ、金属電極３ｂおよびダミー電極の厚さは、一例では、それぞれ、０．１μｍ、３．５μｍおよび３．５μmである。
複数の表示電極３は、２本ずつがペアになって表示ラインを構成するが、電極配列形態として電極ペア間に非放電領域（逆スリットともいう）を設けた配列、電極を等間隔に配列して隣接する電極間が全て放電領域となるＡＬＩＳ形式の配列のいずれかによって配置されている。
２−２．誘電体層形成工程
次に、図６（ｂ）に示すように、表示電極３およびダミー電極３ｃが形成された基板１ａ上に先に図２を参照して説明したダイコータ塗布装置を用いて、低融点ガラスペーストを塗布して塗布層を形成し、この塗布層を焼成することによって誘電体層４を形成する。低融点ガラスペーストは、例えば、低融点ガラスフリットにバインダと溶剤を加えたものからなる。
【００２９】
ダイコータ塗布装置の塗布ステージ上に搬送されたガラス基板は、搬送コロによる摩擦帯電および搬送経路に設置された除電装置等による影響で静電気帯電量差と分布が発生してしまい、誘電体ペースト塗布の際に表示電極上の塗布層に凹凸欠陥が発生してしまう。だが、本発明実施形態の金属ダミー電極３ｃを配置することにより、静電気帯電量の差や分布による影響を受けることなく、ガラス基板上の有効表示面内に均一な塗布層の形成を行うことが可能となる。
【００３０】
このように、上記実施形態の帯電ダミー電極構造を用いることによって誘電体層表面の凹凸欠陥の発生が抑制される。このため、均一な厚さの塗布層が形成され、従って、均一な厚さの誘電体層４が形成される。誘電体層４の厚さは、一例では、２０〜３５μｍ程度である。
【００３１】
なおここで上記誘電体層の形成が図５に例示したような多面取りマザーガラス板の形で行われた場合は、誘電体層形成後、３面または４面の基板領域が個別に切り分けられる。この際ダミー電極３ｃが各基板領域間の余白部に形成してあればマザーガラス板とともに切り離される。ダミー電極３ｃはパネルとなる前面基板には残らない。
【００３２】
２−３．保護層形成工程
次に、図６（ｃ）に示すように、誘電体層４上に保護層５を形成し、前面側基板構体の製造を完了する。保護層５は、例えば、酸化マグネシウム、酸化カルシウム、酸化ストロンチウム又は酸化バリウム等の金属（より具体的には２価の金属）酸化物からなり、好ましくは、酸化マグネシウムからなる。保護層５は、蒸着法、スパッタ法又は塗布法等で形成される。保護層５の厚さは、一例では、８０００Å程度である。
【００３３】
ここで作製した前面側基板構体と、別途作製した、アドレス電極、誘電体層、隔壁及び蛍光体層等が形成された背面側基板構体とを貼り合わされて内部に気密な放電空間を有するパネルを形成し、このパネルの放電空間内を排気し、その後、ネオンやキセノンなどからなる放電ガスを放電空間内に導入することによって、ＰＤＰを製造することができる。
【００３４】
上記実施形態の電極構造は、ＰＤＰ用背面側基板構体のアドレス電極を覆う誘電体層の形成時や、隔壁形成のための隔壁材料層を形成する際の静電気帯電に対しても利用可能であり、ＰＤＰの製造以外の用途にも利用可能である。
【図面の簡単な説明】
【００３５】
【図１】本発明によるプラズマディスプレイパネルの電極構造の第１の実施形態の一部を示す平面図である。
【図２】ガラス基板上に誘電体ペースト塗布層を形成する塗布ステージ上までの搬送経路を示す平面図である。
【図３】前記図２の搬送経路中のドライクリーナ内部の装置構造を示す断面図である。
【図４】前記図３ドライクリーナ部を通過した後の塗布ステージ上でのガラス基板上の搬送方向先頭部から搬送方向最後尾間の帯電量を示すグラフである。
【図５（ａ）】本発明の一実施形態のダミー電極の配置例を示す平面図である。
【図５（ｂ）】本発明の一実施形態のダミー電極の配置例を示す平面図である。
【図５（ｃ）】本発明の一実施形態のダミー電極の配置例を示す平面図である。
【図５（ｄ）】本発明の一実施形態のダミー電極の配置例を示す平面図である。
【図５（ｅ）】本発明の一実施形態のダミー電極の配置例を示す平面図である。
【図５（ｆ）】本発明の一実施形態のダミー電極の配置例を示す平面図である。
【図５（ｇ）】本発明の一実施形態のダミー電極の配置例を示す平面図である。
【図５（ｈ）】本発明の一実施形態のダミー電極の配置例を示す平面図である。
【図６】（ａ）〜（ｃ）は、本発明の一実施形態のＰＤＰ用基板構体の製造工程を示す断面図である。
【図７】従来のＰＤＰの構成を示す分解斜視図である。
【符号の説明】
【００３６】
１：前面側基板構体  １ａ：前面側基板  ２：背面側基板構体  ２ａ：背面側基板  ３：表示電極  ３ａ：透明電極  ３ｂ：バス電極  ３ｃ：ダミー電極  ４：前面側基板構体の誘電体層  ５：保護層  ６：アドレス電極  ７：隔壁  ８：蛍光体層  ９：背面側基板構体の誘電体層  １１：ガラス基板搬入装置  １２：ドライクリーナ部  １３：塗布ステージ  １４：ダイヘッド  ２１：搬送コロ  ２２：粘着ローラー  ２３：イオナイザー  ２４：ドライクリーナ  a：基板搬送方向  ｂ：誘電体ペースト塗布方向
【図１】
2010165490.tif 000003
【図２】
2010165490.tif 000004
【図３】
2010165490.tif 000005
【図４】
2010165490.tif 000006
【図５（ａ）】
2010165490.tif 000007
【図５（ｂ）】
2010165490.tif 000008
【図５（ｃ）】
2010165490.tif 000009
【図５（ｄ）】
2010165490.tif 000010
【図５（ｅ）】
2010165490.tif 000011
【図５（ｆ）】
2010165490.tif 000012
【図５（ｇ）】
2010165490.tif 000013
【図５（ｈ）】
2010165490.tif 000014
【図６】
2010165490.tif 000015
【図７】
2010165490.tif 000016