(57)【要約】【課題】打抜きに伴う導電性の切断屑の発生を抑制できる半導体装置用テープキャリアを提供する。【解決手段】半導体装置用テープキャリア１には、半導体チップ３１と半導体チップ３１と電気的に接続される複数の配線２１ａ、２２ａとを有する半導体装置１１が一列に複数並設される。複数の配線２１ａ、２２ａのそれぞれには、一方の端部に半導体装置１１の出来栄え検査に使用されると共に、半導体装置１１を外部接続端子に接続するために使用される電極パッド２３が形成されている。電極パッド２３は、半導体チップ３１及び複数の配線２１ａ、２２ａと共に、半導体装置１１を得るために打抜くカットラインＣ１より内側に配置される。【選択図】図１
2010050296.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップと該半導体チップと電気的に接続される複数の配線とを有する半導体装置が一列に複数並設される半導体装置用テープキャリアであって、
前記複数の配線のそれぞれには、一方の端部に前記半導体装置の出来栄え検査に使用されると共に、前記半導体装置を外部接続端子に接続するために使用される電極パッドが形成されており、
前記電極パッドは、前記半導体チップ及び前記複数の配線と共に、前記半導体装置を得るために打抜くカットラインより内側に配置されることを特徴とする半導体装置用テープキャリア。
【請求項２】
前記電極パッドは、少なくともその一部において、隣り合う前記配線に接続される前記電極パッドの前記半導体チップからの距離が異なるように配置されることを特徴とする請求項１に記載の半導体装置用テープキャリア。
【請求項３】
前記電極パッドは、前記半導体装置の並設方向に前記半導体チップを挟むように存在する第１の位置と第２の位置とに設けられることを特徴とする請求項１又は２に記載の半導体装置用テープキャリア。
【請求項４】
前記半導体装置がＴＣＰ構造、或いはＳＯＦ構造であることを特徴とする請求項１から３のいずれかに記載の半導体装置用テープキャリア。
【請求項５】
請求項１から４のいずれかに記載の半導体装置用テープキャリアから得られることを特徴とする半導体装置。
【請求項６】
請求項５に記載の半導体装置と、
前記外部接続端子が前記電極パッドの配置に対応して形成される電気部材と、
を備えることを特徴とする半導体モジュール。
【請求項７】
前記電気部材が、液晶パネルと、該液晶パネルの近傍に配置される信号入力用の回路基板と、の２つの電気部材であることを特徴とする請求項６に記載の半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばＴＣＰ(Tape Carrier Package)構造やＳＯＦ(System On Film;ＣＯＦ(Chip On Film)とも呼ばれる)構造の半導体装置を製造する際に用いられるテープキャリアに関する。また、そのような半導体装置用テープキャリアから得られる半導体装置、及び、そのような半導体装置を備える半導体モジュールに関する。
【背景技術】
【０００２】
従来、例えば、ＴＣＰ構造やＳＯＦ構造といった構造を有する半導体装置がある。ここで、ＴＣＰ構造とＳＯＦ構造について簡単に説明しておく。図４は、従来のＴＣＰ構造の半導体装置の断面図である。図５は、従来のＳＯＦ構造の半導体装置の断面図である。以下では、ＴＣＰ構造の半導体装置について単にＴＣＰと表現し、ＳＯＦ構造の半導体装置について単にＳＯＦと表現する。
【０００３】
図４に示すように、ＴＣＰ１００では、フィルム基材１０１の半導体チップ１１１が搭載される部分に、貫通した開口部１０２があらかじめ設けられている。また、フィルム基材１０１には複数の配線１０３と複数の配線１０４が形成され、これらは開口部１０２に片持ち梁状に突き出た状態となっている。なお、配線１０３、１０４の上にはソルダレジスト１０５が形成される。半導体チップ１１１は、その表面に形成されるバンプ１１２が配線１０３、１０４の各先端部分と接合された状態となっている。また、ＴＣＰ１００においては、半導体チップ１１１等を外部環境から保護するために、開口部１０２には封止用樹脂１０６が充填される。
【０００４】
一方、図５に示すように、ＳＯＦ２００では、フィルム基材２０１上に開口部が形成されることなく、複数の配線２０２と複数の配線２０３とが形成され、各配線２０２、２０３の上にはソルダレジスト２０４が形成される。そして、半導体チップ２１１は、その表面に形成されるバンプ２１２が配線２０２、２０３の各先端部分と接合された状態となっている。なお、ＳＯＦ２００においては、半導体チップ２１１等を外部環境から保護するためにアンダーフィル材２０５が充填される。
【０００５】
すなわち、ＳＯＦでは、ＴＣＰのように配線が片持ち梁状となっておらず、配線が全てフィルム基材上にある。また、図示しないが、ＴＣＰでは実装後の折り曲げ部分にあらかじめスリットを設けるが、ＳＯＦでは折り曲げ用のスリットを有さない。ＴＣＰとＳＯＦは、以上のような違いがあるが、例えば液晶モジュール等、これらを使った半導体モジュールが従来知られており（例えば、特許文献１参照）、今後もこれらの半導体装置について利用が見込まれる。なお、ＳＯＦの方が、高密度実装や小型化に適している。
【０００６】
ところで、ＴＣＰやＳＯＦを製造する場合には、それらの１個１個を長尺のテープキャリアに一列に作り込み、その後、各ＴＣＰ或いはＳＯＦを分離した状態で得るために、金型でテープキャリアを順次打抜くという方法が用いられる。図６に、従来の半導体装置用テープキャリアの構成を示す。この半導体装置用テープキャリア３００から得られる半導体装置３０１はＳＯＦであり、このＳＯＦ３０１は液晶モジュールを使用されるものとして以下説明する。
【０００７】
図６に示すように、従来の半導体装置用テープキャリア３００においては、複数個のＳＯＦ３０１が一列に並設された状態で作り込まれている。半導体装置用テープキャリア３００を予め定められた打抜きカットラインＣ１（図６において、矩形の破線で示す）でカットすることによって、各ＳＯＦ３０１が分離した状態で得られる。
【０００８】
各ＳＯＦ３０１には、液晶パネルの接続端子（図示せず）に接続されるパネル側配線３０２と、信号入力用の回路基板の接続端子（図示せず）に接続される信号入力側配線３０３と、が形成される。各配線３０２、３０３のカットラインＣ１の内側にある端部の上には、ＩＣチップ３１１が配線３０２、３０３と電気的に接続された状態で搭載される。
【０００９】
また、各配線３０２、３０３の打抜きカットラインＣ１の外側となる端部には、配線幅よりも広く設けられる検査用パッド３０４が形成される。この検査用パッド３０４は、例えば導通チェック等に設けられ、各ＳＯＦ３０１の出来栄えを検査するために用いられる。検査用パッド３０４は検査目的で形成されるものであり、液晶モジュールに実装する場合には不要である。このため、打抜きカットラインＣ１の外側に形成され、ＳＯＦ３０１を得るための打抜き時に、ＳＯＦ３０１と分離されることになる。
【００１０】
ところで、このような構成の場合、各ＳＯＦ３０１を得る場合に、配線３０２、３０３の一部を切断することになる。このように配線３０２、３０３を切断すると、打抜きの際に配線の切断屑、すなわち、導電性の切断屑が発生することを避けられない。このために、従来においては、液晶モジュールの実装工程や市場において、この導電性の切断屑が端子間に入り込んで起こすリークが問題となっていた。
【００１１】
この点、特許文献２に示される技術を参考に、半導体装置用テープキャリア３００のカットラインＣ１での打抜きを実行する前に、レーザ光やエッチング手段によって配線３０２、３０３の一部を予め除去しておくことも考えられる。しかしながら、このような方法を行うと、ＳＯＦ３０１の製造工程が増えることになる。したがって、液晶モジュールの製造コストがアップすることになり、望ましくない。
【特許文献１】特開２００７−１５６４４８号公報
【特許文献２】特開２０００−２４３７８８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
以上の問題点を鑑みて、本発明の目的は、打抜きに伴う導電性の切断屑の発生を抑制できる半導体装置用テープキャリアを提供することである。また、本発明は、そのような半導体装置用テープキャリアから得られる半導体装置を備えることにより、漏電が発生し難い半導体モジュールを提供することである。
【課題を解決するための手段】
【００１３】
上記目的を達成するために本発明は、半導体チップと該半導体チップと電気的に接続される複数の配線とを有する半導体装置が一列に複数並設される半導体装置用テープキャリアであって、前記複数の配線のそれぞれには、一方の端部に前記半導体装置の出来栄え検査に使用されると共に、前記半導体装置を外部接続端子に接続するために使用される電極パッドが形成されており、前記電極パッドは、前記半導体チップ及び前記複数の配線と共に、前記半導体装置を得るために打抜くカットラインより内側に配置されることを特徴としている。
【００１４】
従来の半導体装置用テープキャリアは、検査用の電極パッドが存在するために、半導体装置を得るための打抜き時に配線を切断する構成であり、導通性の切断屑が発生し易かった。しかし、本構成によれば、半導体装置を得るためにテープキャリアを打抜く際に配線を切断しないで済む。このために、導通性の切断屑の発生を抑制できる。
【００１５】
上記構成の半導体装置用テープキャリアにおいて、前記電極パッドは、少なくともその一部において、隣り合う前記配線に接続される前記電極パッドの前記半導体チップからの距離が異なるように配置されるのが好ましい。このような構成とすれば、配線間隔を狭くすることが可能である。このような配置の例として、例えば千鳥状に配置することが挙げられる。
【００１６】
上記構成の半導体装置用テープキャリアにおいて、前記電極パッドは、前記半導体装置の並設方向に前記半導体チップを挟むように存在する第１の位置と第２の位置とに設けられることとしても良い。例えば、液晶モジュールにおいて、このような構成が好適に適用できる。
【００１７】
そして、上記構成の半導体装置用テープキャリアにおいて、前記半導体装置がＴＣＰ構造、或いはＳＯＦ構造であることとしても良い。
【００１８】
また、上記目的を達成するために本発明の半導体装置は、上記構成の半導体装置用テープキャリアから得られることを特徴としている。本構成の半導体装置は、テープキャリアからの打抜き時に発生する導通性の切断屑が乗っている可能性が低く、好ましい半導体装置と言える。
【００１９】
また、上記目的を達成するために本発明の半導体モジュールは、上記構成の半導体装置と、前記外部接続端子が前記電極パッドの配置に対応して形成される電気部材と、を備えることを特徴としている。このような構成の場合、導通性の切断屑が乗っている可能性が低い半導体装置によって半導体モジュールを形成することになるので、従来発生していたような漏電は発生し難い。また、端子同士の接続も容易に行える。
【００２０】
上記構成の半導体モジュールにおいて、前記電気部材が、液晶パネルと、該液晶パネルの近傍に配置される信号入力用の回路基板と、の２つの電気部材であることとしても良い。これにより、テープキャリアからの切断時に発生する切断屑が原因となって起こる漏電が発生し難い液晶モジュールを提供できる。
【発明の効果】
【００２１】
本発明によれば、打抜きに伴う導電性の切断屑の発生を抑制できる半導体装置用テープキャリアを提供できる。また、そのような半導体テープキャリアから得られることにより、導通性の切断屑が乗っている可能性が低い半導体装置を提供できる。また、そのような半導体装置を用いて半導体モジュールを形成することにより、テープキャリアからの切断時に発生する切断屑が原因となって起こる漏電が発生し難い半導体モジュールを提供できる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の半導体装置用テープキャリア、半導体装置、及び半導体モジュールの実施形態について、図面を参照しながら詳細に説明する。なお、本実施形態は、半導体モジュールが液晶モジュールの場合の構成であり、半導体装置用テープキャリア及び半導体装置についても液晶モジュールに適した構成となっている。また、半導体装置がＳＯＦ構造の半導体装置（単にＳＯＦと表現する）であるものとして説明する。
【００２３】
（半導体装置用テープキャリアの構成）
図１は、本実施形態の半導体装置用テープキャリアの構成を示す概略平面図である。なお、本実施形態の半導体装置用テープキャリア１は長尺のテープキャリアであるために、図１ではその一部のみを示している。
【００２４】
図１に示すように、半導体装置用テープキャリア１には、複数個のＳＯＦ１１が一列に並設された状態で作り込まれている。半導体装置用テープキャリア１に用いられるテープキャリアは、例えばポリイミド系の絶縁テープ２を基材とし、この基材表面に、例えば銅等からなる配線パターンがスパッタ法等によって形成されている。
【００２５】
図１に示すように、各ＳＯＦ１１に形成される配線パターンには、２種類の配線パターンがある。すなわち、半導体チップ３１を挟んで下側には、液晶パネル（図示せず）との接続に必要なパネル側配線パターン２１が形成される。一方、半導体チップ３１を挟んで上側には、信号入力用の回路基板（図示せず）との接続に必要な信号入力側配線パターン２２が形成される。
【００２６】
そして、パネル側配線パターン２１は複数のパネル側配線２１ａから成り、信号入力側配線パターン２２は複数の信号入力側配線２２ａから成る。各配線２１ａ、２２ｂの一方の端部には、配線２１ａ、２２ａの幅よりも広く設けられた略矩形状の電極パッド２３が設けられる。
【００２７】
ソルダレジスト３は、配線２１ａ、２２ｂの絶縁を確保するために塗布されている。なお、パネル側配線２１ａの両端部、及び、信号入力側配線２２ａの両端部には、開口部４ａ或いは開口部４ｂが形成されるように、ソルダレジスト３が塗布されない。これは、各配線２１ａ、２２ａの一方の端部は半導体チップ３１と電気的に接続する必要があるからであり、また、他方の端部には、外部の端子と接続できるように電極パッド２３が形成されているからである。
【００２８】
半導体チップ３１は、液晶パネルを駆動するドライバとしての機能を有する。この半導体チップ３１には、バンプと呼ばれる突起電極（図５参照）が形成されており、この突起電極が各配線２１ａ、２２ａと電気的に接続されるように、半導体チップ３１は配線２１ａ、２２ａ上に接合された状態で搭載される。この接合は、突起電極と各配線２１ａ、２２ａの電気的な接続が確保されるように、例えば半田を用いて行われる。また、半導体チップ３１が搭載された後には、半導体チップ３１の下部側の隙間にアンダーフィル（図５参照）が注入される。
【００２９】
ここで、本実施形態の半導体装置用テープキャリア１に形成される電極パッド２３について更に説明する。本実施形態の電極パッド２３は、ＳＯＦ１１の出来栄えを検査するために使用されるだけではなく、液晶パネルや信号入力用の回路基板（以下、単に信号入力用基板と表現する場合がある）に設けられる接続端子（外部接続端子）と接続するためにも使用される。したがって、半導体装置用テープキャリア１を打抜いてＳＯＦ１１を得る場合に、電極パッド２３も半導体チップ３１や配線２１ａ、２２ａと共に打抜く必要がある。このために、電極パッド２３は、図１に示すように半導体チップ３１及び各配線２１ａ、２２ａと共に、打抜きカットラインＣ１よりも内側に配置された構成となっている。
【００３０】
なお、打抜きカットラインＣ１は、ＳＯＦ１１が狙いのサイズとなるように打抜く位置を明確にするために示した想像上のラインで、このようなカットラインがテープキャリア上に形成されている訳ではない。勿論、そのようなラインを設けても構わないが、特に設ける必要はない。
【００３１】
電極パッド２３は、１つ１つのＳＯＦ１１のサイズが大きくならないように、その配置が工夫されている。すなわち、本実施形態においては、隣り合う配線２１ａ、２２ａに接続される電極パッド２３の半導体チップ３１からの距離が異なるように電極パッド２３を配置している。そして、これにより隣り合う配線の間隔が広くなるのを抑制し、ＳＯＦ１１のサイズの大型化を抑制している。
【００３２】
より詳細には、信号入力用の回路基板と接続される側の電極パッド２３（図１において、各ＳＯＦ１１の半導体チップ３１より上側の電極パッド２３が該当）は、千鳥状に配置されている。一方、液晶パネルと接続される側の電極パッド２３（図１において、各ＳＯＦ１１の半導体チップ３１より下側の電極パッド２３が該当）は、半導体チップ３１からの距離が異なる３つ電極パッド２３の列が、左右方向（ＳＯＦ１１が並列される方向と垂直な方向）に繰り返し並ぶように、電極パッド２３は配置されている。
【００３３】
なお、本実施形態では、配線２１ａ、２２ａが左右方向の真ん中を基準に対称配置されている。このために、正確には、全ての電極パッド２３について、隣り合う配線２１ａ、２２ａに接続される電極パッド２３の半導体チップ３１からの距離が異なるという構成にはなっていない。ただし、配線２１ａ、２２ａは、必ずしも左右方向の真ん中を基準に対称配置する必要はない。そのために、場合によっては、隣り合う配線２１ａ、２２ａに接続される電極パッド２３の半導体チップ３１からの距離が異なるという構成が、全ての電極パッド２３について当てはまる構成とすることも可能である。
【００３４】
以上のように、本実施形態の構成によれば、ＳＯＦ１１を打抜く場合に配線を切断しなくて済むために、配線の切断屑の発生を抑制できる。また、配線の切断屑を発生しないように、予め配線除去部を設ける必要がなく、ＳＯＦ１１を得るための打抜き時に配線の切断屑を発生しない構成を低コストで実現できる。
【００３５】
（半導体装置の構成）
以上のように構成される半導体装置用テープキャリア１を所定の打抜き位置（打抜きカットラインＣ１）で打抜くことによって、ＳＯＦ１１が得られる。すなわち、本実施形態のＳＯＦ１１は、配線２１ａ、２２ａの一方の端部に電極パッド２３を有する構成となる。この点、従来のＳＯＦ３０１（図６参照）と異なる。そして、ＳＯＦ１１がこのような構成であるために、ＳＯＦ１１と電気的に接続される液晶パネル及び信号入力用基板（いずれも電気部材の一例に該当する）に設けられる接続端子（外部接続端子）も、これに合わせた形状とする必要がある。この点後述する。
【００３６】
（半導体モジュールの構成）
図２は、本実施形態の液晶モジュール（半導体モジュールの一例）の構成を示す概略平面図である。図２に示すように、本実施形態の液晶モジュール５０は、液晶パネル５１と、ゲート駆動部５２と、データ駆動部５３と、ゲート印刷回路基板５４と、データ印刷回路基板５５と、を備える。また、図示しないが、液晶モジュール５０には、ゲート駆動部５２とデータ駆動部５３に制御信号及び画像情報を出力するタイミング制御部が更に備えられる。
【００３７】
液晶パネル５１は、上部基板５１１、下部基板５１２、及びこれらの間に充填された液晶層（図示せず）から構成される。上部基板５１１には、図示しないが液晶に近い側から順に対向電極とカラーフィルタの層が形成されている。下部基板５１２には、図示しないが、表面にＴＦＴ（Thin Film Transistor:薄膜トランジスタ）等のスイッチング素子及びこのスイッチング素子が接続された画素電極がマトリクス状に複数配列される。そして、複数のスイッチング素子を駆動する複数のゲートライン及びデータライン（いずれも不図示）が、互いに交差するように形成されている。
【００３８】
ゲート駆動部５２は、ゲートライン用のドライバ（半導体チップ）５２１が搭載されたゲートＳＯＦ５２２を複数備える。このゲートＳＯＦ５２２は、下部基板５１２とゲート印刷回路基板５４（信号入力用基板の一例）との両方と、電気的に接続される。一方、データ駆動部５３は、データライン用のドライバ（半導体チップ）５３１が搭載されたデータＳＯＦ５３２を複数備える。このデータＳＯＦ５３２は、下部基板５１２とデータ印刷回路基板５５（信号入力用基板の一例）との両方と、電気的に接続される。
【００３９】
液晶モジュール５０のＳＯＦ５２２、５３２は、先に説明したＳＯＦ１１と同様の構成であり、検査用パッドとしての機能と外部接続端子と接続するための端子としての機能とを有する電極パッドが形成されている。このために、ＳＯＦ５２２、５３２と接続される側の外部接続端子（液晶パネル５１及び信号入力用基板５４、５５に設けられる）は、ＳＯＦ５２２、５３２に形成される電極パッドの構成に対応して端子パターンが形成される。一例を図３に示す。図３は、図２の矩形の一点鎖線で囲んだ部分における下部基板５１２に設けられた外部接続端子の構成を示す概略図である。
【００４０】
図３に示すように、下部基板５１２に設けられた外部接続端子５６は、データＳＯＦ５３２における表示パネル側の電極パッドの配置に合わせて形成されている。ここでは、データＳＯＦ５３２の配線及び電極パッドのパターンがＳＯＦ１１と同じである場合を示している。ただし、ＳＯＦに形成される配線及び電極パッドのパターンは、必要に応じて適宜変更されるものであり、図３はあくまでも一例である。
【００４１】
なお、図３において、符号５１１ａは上部基板５１１のエッジ部分を示し、符号５１２ａは下部基板５１２のエッジ部分を示している。
【００４２】
本実施形態の液晶モジュール５０においては、製造時に導電性の切断屑を発生し難いＳＯＦが用いられる。このために、液晶モジュールの実装工程や市場において従来発生していたリーク不良を低減できる。
【００４３】
（その他）
なお、本発明は以上に示した実施形態に限定されるものではない。本発明の目的を逸脱しない範囲で種々の変更が可能である。
【００４４】
例えば、以上に示した実施形態においては、出来栄え検査に使用されると共に、ＳＯＦ１１を外部接続端子に接続するために使用される電極パッド２３について矩形状とした。しかし、この構成に限定されず、その形状は種々の変更が可能である。例えば、三角形状や円形状等としても構わない。
【００４５】
また、以上に示した実施形態では、ＳＯＦ１１に形成される電極パッド２３について、半導体チップ３１の上側ではＳＯＦ１１の並列方向と直交する方向に２列とし、半導体チップ３１の下側ではＳＯＦ１１の並列方向と直交する方向に３列とした。しかし、この列の数は、配線の数等に応じて当然適宜変更可能である。
【００４６】
また、以上に示した実施形態では、半導体装置用テープキャリア１に形成される半導体装置１１がＳＯＦ構造である場合について示した。しかし、これに限定されないのは言うまでもない。すなわち、例えば半導体装置用テープキャリアに形成される半導体装置がＴＣＰ構造である場合にも、本発明は当然適用できる。
【００４７】
その他、以上の実施形態では、半導体装置用テープキャリアから得られる半導体装置が液晶モジュールに使用される場合について示した。しかし、これに限定されず、本発明は、液晶モジュール以外の半導体モジュールの場合にも広く適用できる。
【産業上の利用可能性】
【００４８】
本発明の半導体装置用テープキャリアを用いれば、リークを発生し難い半導体装置を得ることができる。このため、本発明は半導体モジュールの分野で有用である。そして、本発明は、例えば液晶モジュールに使用されるＴＣＰ構造の半導体装置やＳＯＦ構造の半導体装置に対して好適に適用できる。
【図面の簡単な説明】
【００４９】
【図１】は、本実施形態の半導体装置用テープキャリアの構成を示す概略平面図である。
【図２】は、本実施形態の液晶モジュールの構成を示す概略平面図である。
【図３】は、図２の矩形の一点鎖線で囲んだ部分における下部基板に設けられた外部接続端子の構成を示す概略図である。
【図４】は、従来のＴＣＰ構造の半導体装置の断面図である。
【図５】は、従来のＳＯＦ構造の半導体装置の断面図である。
【図６】は、従来の半導体装置用テープキャリアの構成を示す概略平面図である。
【符号の説明】
【００５０】
１  半導体装置用テープキャリア
１１  ＳＯＦ
２１ａ  パネル側配線
２２ａ  信号入力側配線
２３  電極パッド
３１  半導体チップ
５０  液晶モジュール
５１  表示パネル
５４  ゲート印刷回路基板（信号入力用の回路基板）
５５  データ印刷回路基板（信号入力用の回路基板）
５６  外部接続端子
５２２  ゲートＳＯＦ
５２３  データＳＯＦ
Ｃ１  打抜き用カットライン
【図１】
2010050296.tif 000003
【図２】
2010050296.tif 000004
【図３】
2010050296.tif 000005
【図４】
2010050296.tif 000006
【図５】
2010050296.tif 000007
【図６】
2010050296.tif 000008