(57)【要約】【課題】ノード装置において、ＲＩＰ読み換え機能をインタフェース部に設けて機能分散を可能とし、処理拡大に柔軟に対応できることを目的とする。【解決手段】複数のインタフェース部と、現用系及び予備系のスイッチ部を有し、リングネットワーク同士を相互接続したネットワークのリング障害救済機能を有する同期網のノード装置であって、前記リング障害救済機能を制御するリング障害救済制御手段を前記現用系及び予備系のスイッチ部に設け、前記リング障害救済機能によりアラーム検出設定を読み替える設定読み替え手段を前記複数のインタフェース部に設ける。【選択図】図７
2010124087.tif 000002
【特許請求の範囲】
【請求項１】
複数のインタフェース部と、現用系及び予備系のスイッチ部を有し、リングネットワーク同士を相互接続したネットワークのリング障害救済機能を有する同期網のノード装置であって、
前記リング障害救済機能を制御するリング障害救済制御手段を前記現用系及び予備系のスイッチ部に設け、
前記リング障害救済機能によりアラーム検出設定を読み替える設定読み替え手段を前記複数のインタフェース部に設けたことを特徴とするノード装置。
【請求項２】
請求項１記載のノード装置において、
前記設定読み替え手段は、
通常時のパスアラーム検出設定を保持する第１保持手段と、
リング障害救済時のパスアラーム検出設定を保持する第２保持手段と、
前記リング障害救済制御手段からリング障害救済の起動情報を受信しないとき前記第１保持手段のパスアラーム検出設定を選択し、前記リング障害救済の起動情報を受信したとき前記第２保持手段のパスアラーム検出設定を選択して入力信号のパスアラーム検出を行うパスアラーム検出手段に供給する選択手段を
有することを特徴とするノード装置。
【請求項３】
請求項２記載のノード装置において、
前記設定読み替え手段は、
前記現用系のスイッチ部から供給される同期網信号と前記予備系のスイッチ部からの同期網信号のいずれかを選択する選択手段の後段に設けたことを特徴とするノード装置。
【請求項４】
請求項３記載のノード装置において、
前記リング障害救済制御手段は、
リング障害救済の設定情報と、同期網信号の各チャネルが通っているスパンが登録されたテーブルとにより前記リング障害救済の起動情報を生成する起動情報生成手段と、
前記リング障害救済の起動情報を、出力する同期網信号のタイムスロットの並びに入れ替える起動情報入れ替え手段と、
前記リング障害救済の起動情報を、出力する同期網信号のオーバーヘッドに多重して送信する多重手段を
有することを特徴とするノード装置。
【請求項５】
請求項４記載のノード装置において、
前記起動情報入れ替え手段は、
前記リング障害救済の起動情報を、リングネットワークの構成情報に基づいて入れ替える第１入れ替え手段と、
前記第１入れ替え手段で入れ替えたリング障害救済の起動情報を、ノード装置の物理的構成情報に基づいて入れ替える第２入れ替え手段を
有することを特徴とするノード装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リングネットワーク同士を相互接続したネットワークのリング障害救済機能を有する同期網のノード装置に関する。
【背景技術】
【０００２】
同期網であるＳＯＮＥＴ／ＳＤＨネットワークにおいて、ＧＲ−１２３０に規定されるＢＬＳＲ（Ｂｉ−Ｄｉｒｅｃｔｉｏｎａｌ  Ｌｉｎｅ  Ｓｗｉｔｃｈｅｄ  Ｒｉｎｇ：光双方向切り替えリング）ネットワークでは、１つのリング内に１６ノードまでしか設置できない制限があり、それを超えるネットワークを構築する際にＲｉｎｇ  Ｉｎｔｅｒ  Ｃｏｎｎｅｃｔｉｏｎ（リング相互接続）という形態が用いられる。
【０００３】
このとき、主信号帯域の効率的な利用を目的として、ＤＣＰ（Ｄｒｏｐ  ＆  Ｃｏｎｔｉｎｕｅ  ｏｎ  Ｐｒｏｔｅｃｔｉｏｎ  Ｃｈａｎｎｅｌ）又はＤＴＰ（Ｄｕａｌ  Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｐｒｏｔｅｃｔｉｏｎ  Ｃｈａｎｎｅｌ）といったリング障害救済のアプリケーションが利用されている。
【０００４】
ＤＣＰ／ＤＴＰ構成（ＲＩＰ（Ｒｉｎｇ  Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ  Ｐｒｏｔｅｃｔｉｏｎ）−Ｅｎｈａｎｃｅ）を組んだ場合、セカンダリノードにおいてＳＳ（Ｓｅｒｖｉｃｅ  Ｓｅｌｅｃｔｏｒ）切り替え動作に関わるＢ３エラー及びＰＤＩ／ＰＬＭ／ＴＩＭアラーム検出設定のプロビジョニング情報を、実際に救済されてくるトラフィックに対してして読み替える必要がある。
【０００５】
＜ＤＣＰ／ＤＴＰ＞
図１（Ａ），（Ｂ）にＤＣＰ動作を示し、図２（Ａ），（Ｂ）にＤＴＰ動作を示す。
【０００６】
２又は４ファイバのＢＬＳＲでサポートするリングインターコネクションであるＤＣＰ，ＤＴＰにおいて、ＢＬＳＲネットワーク障害発生時に、その発生区間に合わせてセカンダリノードにて自動構築するＳＳであり、この自動構築されたＳＳをリリーフＳＳ（救援型ＳＳ）と称している。リリーフＳＳは、ＢＬＳＲネットワーク障害の発生区間によって、構築される場合と構築されない場合がある。
【０００７】
また、ＤＣＰ，ＤＴＰにおいて、プライマリノードに構築される通常のＳＳをレギュラーＳＳと称し、リリーフＳＳとの区別を行うために、名称を使い分けている。単にＳＳと表現した場合は、一般的には、レギュラーＳＳを指し示している。
【０００８】
ＢＬＳＲネットワークでは、リング障害が発生すると、予備系（Ｐｒｏｔｅｃｔ）チャネル回線は現用系（Ｗｏｒｋ）回線の救済に用いられるため、一般に、予備系回線をアクセスしているチャネル（ＰＣＡｃｈ）は、アクセスを中止する（ケース１）。
【０００９】
しかし、ＤＣＰ，ＤＴＰでは、予備系チャネルのアクセスを中止しなくても、他の現用系チャネルの救済を妨害しない場合があり、このような時は、予備系チャネルのアクセスを継続することができる（ケース２）。
【００１０】
更に、スイッチングノードでリングブリッジ（Ｒ−ＢＲ）によって予備系チャネルに折り返された信号は、もともとＤＣＰ或いはＤＴＰ構成のセカンダリノード２にて、予備系チャネルへアクセスしていた信号と同一の場合があり、このような場合は、リリーフＳＳ４を形成する（ケース３）。
【００１１】
ＤＣＰ，ＤＴＰでは、セカンダリノード２は、ネットワーク障害区間に応じて、上記のケース１〜３のいずれかを行う。
【００１２】
プライマリノード１及びターミナルノード３については、リング内のどこでネットワーク障害が発生しても動作は同じであり、ＤＣＰのプライマリノード１はレギュラーＳＳ５をＩＮＳ側に固定する。ＤＴＰのターミナルノードはＤＴＰ−ＳＷ６を現用系側に固定する。
【００１３】
その他は通常のＢＬＳＲ機能と同じで、ＰＣＡ停止と予備系チャネルスルーを実行し、スイッチングノードは、リングブリッジ（Ｒ−ＢＲ），リングスイッチ（Ｒ−ＳＷ）を実行する。
【００１４】
＜アラーム検出設定読み替え＞
図３に、ＤＣＰにおけるアラーム検出設定読み替えの説明図を示す。
【００１５】
ＢＬＳＲでは、リング障害が発生すると、予備系回線は現用系回線の救済に用いられる。ＤＣＰ／ＤＴＰ構成において、スイッチングノードでリングブリッジによって予備系チャネルへ折り返された信号は、もともとＤＣＰ或いはＤＴＰ構成のセカンダリノード２にて、予備系チャネルへアクセスしていた信号と同一の場合があり、このような場合は、リリーフＳＳ４を形成する。
【００１６】
このリリーフＳＳ４の切り替え動作を決定するにあたり、ＳＯＮＥＴ／ＳＤＨのＰＯＨ（Ｐａｔｈ  ＯｖｅｒＨｅａｄ）におけるＢ３（パスの誤り監視）／Ｃ２（パスの情報識別）／Ｊ１（パスの導通監視）のアラームを検出するための閾値等の設定であるアラーム検出設定は、リングスイッチ前にセカンダリノード２に入力されていたＰＣＡ（Ｐｒｏｔｅｃｔｉｏｎ  Ｃｈａｎｎｅｌ  Ａｃｃｅｓ）を、別のリリーフＳＳ専用の設定として必要とする。これは、図３に実線で示すリングスイッチ前の経路と、一点鎖線で示すリングスイッチ後リリーフＳＳ起動時の経路を比較すれば明らかであるが、通常時にセカンダリノード２に入ってくる予備チャネルの主信号と、救済時にリリーフＳＳ４に入ってくる主信号は、物理的な入力チャネルは同じだが中身は全く別のものであるからである。
【００１７】
図３でセカンダリノードのＥａｓｔ側に入力される信号は切り替え前のＰＣＡ（破線）と切り替え後の迂回信号（一点鎖線）は別のデータ信号であり、切り替えトリガとして検出するアラームの検出設定もそれぞれ適切なものを基に検出する必要がある。
【００１８】
リングスイッチ実行後のセカンダリノードのＥａｓｔ側の入力信号は、リングスイッチ前のセカンダリノードのリングインターコネクション側入力信号と同じものであり、セカンダリノード２内で、このリングインターコネクション側のアラーム検出設定７ａをリングスイッチ実行後のＥａｓｔ側のアラーム検出設定７ｂとして読み替えて用いれば良い。
【００１９】
図４に、ＤＴＰにおけるアラーム検出設定読み替えの説明図を示す。同図中、リングスイッチ前の経路を実線で示し、リングスイッチ後リリーフＳＳ起動時の経路を一点鎖線で示す。
【００２０】
ＤＴＰ構成の場合も、基本的にＤＣＰの場合と同様にセカンダリノード２において、リングスイッチ実行後のＥａｓｔ側の入力信号は、リングスイッチ前のリングインターコネクション側入力信号と同じものであり、セカンダリノード２内でこのリングインターコネクション側のアラーム検出設定８ａをリングスイッチ実行後のＥａｓｔ側のアラーム検出設定８ｂとして用いれば良い。
【００２１】
図５は、従来のノード装置の一例のブロック図を示す。同図中、ノード装置１０は、インタフェースカード１１−１〜１１−ｍ，１２−１〜１２−ｍと、現用系ＳＦ（Ｓｗｉｔｃｈ  Ｆａｂｒｉｃ）１３と、予備系ＳＦ（スイッチファブリック）１４を有している。
【００２２】
ＳＦ１３，１４内に設けられたＲＩＰ制御部１６は、ＤＣＰ又はＤＴＰ等のソフト設定情報と、各チャネルが通っているスパン（プライマリノードからターミナルノードまで）が登録されているＲＩＰテーブルより、ＤＣＰ／ＤＴＰを識別してリリーフＳＳを起動するかどうかを判定する。ＲＩＰ読み換え機能部１７は、ＲＩＰ制御部１６の制御により、アラーム検出部１８におけるＢ３／Ｃ２／Ｊ１アラーム検出設定の読み換えを行う。
【００２３】
なお、サービスセレクタを具備するＢＬＳＲ機能を有するＡＤＭ装置においてハードの回路規模を削減するアラーム処理技術が知られている（例えば特許文献１参照）。
【特許文献１】特開平１１−１２２２６９号公報
【発明の開示】
【発明が解決しようとする課題】
【００２４】
近年の伝送情報の増大に伴い、伝送信号の高速化、大容量化が進んでいる。それに伴い本機能の回路規模も大きくなっている。その中で、大容量化に比例して、ノード装置の局舎設置スペースや消費電力の増大が課題となっており、大容量化を実現しつつ、この課題を回避することが求められている。
【００２５】
従来のノード装置は、専用のハードウエア回路であるＲＩＰ読み換え機能部１７とアラーム検出部１８をＳＦ１３，１４内に集中して設けているため、基本的には同期転送信号ＳＴＳ−１単位で回路を具備する必要があり、大容量化の要求に対して処理容量の拡大に制限があるという問題があった。
【００２６】
開示のノード装置は、ＲＩＰ読み換え機能をインタフェース部に設けて機能分散を可能とし、処理拡大に柔軟に対応できることを目的とする。
【課題を解決するための手段】
【００２７】
開示の一実施形態によるノード装置は、複数のインタフェース部と、現用系及び予備系のスイッチ部を有し、リングネットワーク同士を相互接続したネットワークのリング障害救済機能を有する同期網のノード装置であって、
前記リング障害救済機能を制御するリング障害救済制御手段を前記現用系及び予備系のスイッチ部に設け、
前記リング障害救済機能によりアラーム検出設定を読み替える設定読み替え手段を前記複数のインタフェース部に設ける。
【００２８】
好ましくは、前記設定読み替え手段は、
通常時のパスアラーム検出設定を保持する第１保持手段と、
リング障害救済時のパスアラーム検出設定を保持する第２保持手段と、
前記リング障害救済制御手段からリング障害救済の起動情報を受信しないとき前記第１保持手段のパスアラーム検出設定を選択し、前記リング障害救済の起動情報を受信したとき前記第２保持手段のパスアラーム検出設定を選択して入力信号のパスアラーム検出を行うパスアラーム検出手段に供給する選択手段を有する。
【００２９】
好ましくは、前記リング障害救済制御手段は、
リング障害救済の設定情報と、同期網信号の各チャネルが通っているスパンが登録されたテーブルとにより前記リング障害救済の起動情報を生成する起動情報生成手段と、
前記リング障害救済の起動情報を、出力する同期網信号のタイムスロットの並びに入れ替える起動情報入れ替え手段と、
前記リング障害救済の起動情報を、出力する同期網信号のオーバーヘッドに多重して送信する多重手段を有する。
【発明の効果】
【００３０】
開示のノード装置によれば、ＲＩＰ読み換え機能をインタフェース部に設けて機能分散を可能とし、処理拡大に柔軟に対応できる。
【発明を実施するための最良の形態】
【００３１】
以下、図面に基づいて実施形態を説明する。
【００３２】
＜ノード装置＞
図６はノード装置の一実施形態の構成図を示す。図７はノード装置の一実施形態のブロック図を示す。
【００３３】
図６、図７において、ノード装置２０は、インタフェース部としてのインタフェースカード２１−１（ＩＦ＃１）〜２１−２４（ＩＦ＃２４）と、スイッチ部としてのスイッチファブリック（Ｓｗｉｔｃｈ  Ｆａｂｒｉｃ）２３，２４と、制御カード２５を有している。
【００３４】
現用系（Ｗｏｒｋ）のスイッチファブリック２３は、図示しないバックプレーンボードにてインタフェースカード２１−１〜２１−２４と互いに接続されている。また、予備系（ＰＴＣＴ）のスイッチファブリック２３はバックプレーンボードにてインタフェースカード２１−１〜２１−２４と互いに接続されている。
【００３５】
制御カード２５は、バックプレーンボードにてインタフェースカード２１−１〜２１−２４及びスイッチファブリック２３，２４と互いに接続され、ノード装置全体の制御を行う。
【００３６】
図７において、インタフェースカード２１−１〜２１−２４は例えばＳＯＮＥＴ／ＳＤＨの光信号の送受信を行う。入力光信号は光電変換及びシリアル／パラレル変換されてＳＯＮＥＴフレーマ３１に供給される。また、ＳＯＮＥＴフレーマの出力する出力信号はパラレル／シリアル変換され電光変換されて光ファイバに送出される。
【００３７】
ＳＯＮＥＴフレーマ３１にはアラーム検出部３２が設けられており、アラーム検出部３２は入力信号のＰＯＨにおけるＢ３（パスの誤り監視）／Ｃ２（パスの情報識別）／Ｊ１（パスの導通監視）のアラームを検出する。このアラームを検出するための閾値はＲＩＰ読み替え制御部３３から供給されている。
【００３８】
ＲＩＰ読み替え機能としてのＲＩＰ読み替え制御部３３は、通常時のアラーム検出設定データ（プロビジョニング情報：データＡ）を保持する通常時レジスタ３４とリリーフＳＳ時のアラーム検出設定データ（プロビジョニング情報：データＢ）を保持するリリーフ時レジスタ３５を有しており、チャネル単位で、通常時のアラーム検出設定データとリリーフＳＳ時のアラーム検出設定データのいずれかを切り替えてアラーム検出部３２に供給する。上記の通常時のアラーム検出設定データとリリーフＳＳ時のアラーム検出設定データとは、例えばアラームを検出する際の閾値であり、制御カード２５内のＣＰＵから設定される。
【００３９】
この切り替え制御は、トランスポートオーバーヘッド分離部（ＴＯＨ  ＤＲＯＰ）３６で分離されるリング障害救済の起動情報としてのＲＩＰ情報（リリーフＳＳエンハンス）に基づいてチャネル単位で実行される。
【００４０】
なお、セレクタ（ＳＥＬ）３７は、現用系信号と予備系信号の切り替えを行うものであり、スイッチファブリック２３，２４のいずれか一方の出力ＳＯＮＥＴ信号を選択してトランスポートオーバーヘッド分離部３６に供給している。
【００４１】
なお、本実施形態ではＳＯＮＥＴを例として説明を行っており、チャネルの最小単位はＳＯＮＥＴの同期転送信号ＳＴＳ−１フレームである。また、ＳＯＮＥＴにおけるトランスポートオーバーヘッドはＳＤＨのセクションオーバーヘッドに対応し、ＳＯＮＥＴにおけるセクションオーバーヘッドはＳＤＨの中継セクションオーバーヘッドに対応し、ＳＯＮＥＴにおけるラインオーバーヘッドはＳＤＨの多重セクションオーバーヘッドに対応する。
【００４２】
ＳＯＮＥＴフレーマ３１から出力されるＳＯＮＥＴ信号は、現用系及び予備系のスイッチファブリック２３，２４に供給される。スイッチファブリック２３，２４は、主信号のスイッチ制御を行うものであり、主信号はラインスイッチ部４１，ＢＬＳＲスイッチ部４２で切り替えられたのち、クロスコネクト部（ＴＳＩ）４３においてクロスコネクト処理される。この後、サービスセレクタ部（ＳＳ）４４で切り替えられて、ラインブリッジ部４５，ＢＬＳＲブリッジ部４６で分岐され、トランスポートオーバーヘッド挿入部（ＴＯＨ  ＩＮＳ）４７に供給される。
【００４３】
ＲＩＰ制御部４８は、内部に予め設定されているＤＣＰ又はＤＴＰ等のソフト設定情報と、各チャネルが通っているスパン（プライマリノードからターミナルノードまで）が登録されているＲＩＰテーブルより、ＤＣＰ又はＤＴＰを識別してリリーフＳＳを起動するかどうかを判定してＲＩＰ情報を生成し、リリーフＳＳ起動時にはサービスセレクタ部４４の切り替え制御を行う。これと共に、ＲＩＰ情報をＲＩＰ情報入れ替え部４９に供給する。
【００４４】
ＲＩＰ制御部４８はＲＩＰ情報の生成をｓｙｓ番号基準（スイッチファブリックの処理基準）で行っている。このため、ＲＩＰ情報入れ替え部４９は、このＲＩＰ情報を出力するＳＯＮＥＴ信号のタイムスロット毎に多重して入力側のインタフェースカードまで転送するために、出力するＳＯＮＥＴ信号のタイムスロットの並びであるスロット基準（インタフェースカードの処理基準）に変換してトランスポートオーバーヘッド挿入部（ＴＯＨ  ＩＮＳ）４７に供給する。
【００４５】
トランスポートオーバーヘッド挿入部４７は、出力するＳＯＮＥＴ信号のセクションオーバーヘッドの例えばＢ１バイトに続く空きバイトに、上記スロット基準に変換したＲＩＰ情報を挿入してインタフェースカード２１−１〜２１−２４に供給する。
【００４６】
＜インタフェースカードとＲＩＰ情報入れ替え部＞
図８はインタフェースカードとＲＩＰ情報入れ替え部の一実施形態のブロック図を示す。同図中、ＳＯＮＥＴフレーマ３１のトランスポートオーバーヘッド検出部（ＴＯＨ  ＤＥＴ）５１は入力信号のセクションオーバーヘッド及びラインオーバーヘッドの検出を行い、パスオーバーヘッド検出部（ＰＯＨ  ＤＥＴ）５２はパスオーバーヘッドの検出を行う。パスオーバーヘッド検出部５２内にＢ３／Ｃ２／Ｊ１のアラームを検出するアラーム検出部３２が設けられている。
【００４７】
次のトランスポートオーバーヘッド挿入部（ＴＯＨ  ＩＮＳ）５３はセクションオーバーヘッド及びラインオーバーヘッドの挿入を行い、スライス部５４はスイッチファブリックのインタフェースに合わせたビットスライス変換を行ってＳＯＮＥＴ信号をスイッチファブリック２３，２４に供給する。
【００４８】
デスライス部５５はスイッチファブリック２３，２４から供給されるＳＯＮＥＴ信号のビットスライス逆変換を行い、トランスポートオーバーヘッド分離部（ＴＯＨ  ＤＲＯＰ：図７のＴＯＨ  ＤＲＯＰ３６に相当）５６はセクションオーバーヘッドの例えばＢ１バイトに続く空きバイトからＲＩＰ情報（リリーフＳＳエンハンス）を分離してＲＩＰ読み替え制御部３３内の選択回路６２に供給すると共に主信号をパスオーバーヘッド生成部（ＰＯＨ  ＧＥＮ）５７に供給する。
【００４９】
パスオーバーヘッド生成部５７はパスオーバーヘッドを生成して主信号に付加し、トランスポートオーバーヘッド生成部（ＴＯＨ  ＧＥＮ）５８はトランスポートオーバーヘッドを生成して主信号に付加してＳＯＮＥＴ信号として出力する。
【００５０】
ＲＩＰ読み替え制御部３３において、ＣＰＵインタフェース（ＣＰＵ  ＩＮＦ）６１には制御カード２５内のＣＰＵからプロビジョニング情報が供給され、通常時のアラーム検出設定データ（プロビジョニング情報）は通常時レジスタ３４に保持され、リリーフＳＳ時のアラーム検出設定データ（プロビジョニング情報）はリリーフ時レジスタ３５に保持される。
【００５１】
選択回路６２は、トランスポートオーバーヘッド分離部５６から供給されるＲＩＰ情報（リリーフＳＳエンハンス）をチャネル単位で保持しており、チャネル単位でＲＩＰ情報（リリーフＳＳエンハンス）が例えば値０の場合は通常時のアラーム検出設定データを選択し、値１の場合はリリーフＳＳ時のアラーム検出設定データを選択してパスオーバーヘッド検出部５２内のアラーム検出部３２に供給する。アラーム検出部３２は、供給されるアラーム検出設定データを用いて入力信号のＰＯＨにおけるＢ３／Ｃ２／Ｊ１のアラームを検出する。
【００５２】
これにより、インタフェースカード２１−１〜２１−２４とスイッチファブリック２３，２４とで分散処理が可能となり、容量アップに対して容易に対応することができる拡張性のある構成となる。
【００５３】
＜ＲＩＰ情報入れ替え部＞
図９は、ＲＩＰ情報入れ替え部４９の一実施形態のブロック図を示す。同図中、ＲＩＰ制御部４８は、ＲＩＰ情報として、Ｅａｓｔ側（サイド＃１），Ｗｅｓｔ側（サイド＃２）それぞれに対し、予備チャネル（プロテクションチャネル）のＤＣＰのＲＩＰ情報であるＤＣＰ−ＲＩＰ−ＥＮＨ（ＣＨ２５〜４８）、又は、２４チャネル分のＤＴＰのＲＩＰ情報であるＤＴＰ−ＲＩＰ−ＥＮＨ（ＣＨ２５〜４８）、又は、これ以外のＲＩＰ情報であるリリーフＤＴＰ−ＳＷ（ＣＨ１〜２４）のいずれかを出力する。なお、ＤＣＰ−ＲＩＰ−ＥＮＨ（ＣＨ１〜２４），ＤＴＰ−ＲＩＰ−ＥＮＨ（ＣＨ１〜２４）は現用チャネル（ワークチャネル）であるため、全て０で読み替え不可とされている。
【００５４】
ＲＩＰ情報入れ替え部４９内のオア回路７１はＥａｓｔ側のＤＣＰ−ＲＩＰ−ＥＮＨ（ＣＨ２５〜４８），ＤＴＰ−ＲＩＰ−ＥＮＨ（ＣＨ２５〜４８），リリーフＤＴＰ−ＳＷ（ＣＨ１〜２４）のオア演算を行って、いずれか１種類のＲＩＰ情報（例えばＤＣＰ−ＲＩＰ−ＥＮＨ）を取出してＷｅｓｔ側のＲＩＰ情報（ＣＨ２５〜４８）としてＢＬＳＲチェンジ部（ＢＬＳＲ  ＣＨＧ）７３に供給する。
【００５５】
また、オア回路７２はＷｅｓｔ側のＤＣＰ−ＲＩＰ−ＥＮＨ（ＣＨ２５〜４８），ＤＴＰ−ＲＩＰ−ＥＮＨ（ＣＨ２５〜４８），リリーフＤＴＰ−ＳＷ（ＣＨ１〜２４）のオア演算を行って、いずれか１種類のＲＩＰ情報（例えばＤＣＰ−ＲＩＰ−ＥＮＨ）を取出してＥａｓｔ側のＲＩＰ情報（ＣＨ２５〜４８）としてＢＬＳＲチェンジ部７３に供給する。
【００５６】
ＢＬＳＲチェンジ部７３は、リングネットワークの構成情報であるＢＬＳＲ情報に基づいてＲＩＰ情報の並び替え（ＢＬＳＲチェンジ）を行う。更に、スロットチェンジ部（ＳＬＯＴ  ＣＨＧ）７４は、ＢＬＳＲチェンジ部７３の出力するＲＩＰ情報を、ノード装置の物理的構成情報であるスロット情報に基づいて並び替え（スロットチェンジ）を行う。これにより、ＲＩＰ情報を、出力するＳＯＮＥＴ信号のタイムスロットの並びに変換して、トランスポートオーバーヘッド挿入部４７に供給する。
【００５７】
＜ＢＬＳＲチェンジ部＞
図１０は、オア回路７１，７２とＢＬＳＲチェンジ部７３の一実施形態のブロック図を示す。同図中、Ｅａｓｔ側のＤＣＰ−ＲＩＰ−ＥＮＨ（ＣＨ２５〜４８），ＤＴＰ−ＲＩＰ−ＥＮＨ（ＣＨ２５〜４８），リリーフＤＴＰ−ＳＷ（ＣＨ１〜２４）は、オア回路７１に供給され、フリップフロップ（ＦＦ）で同期を取ったのちオア演算されフリップフロップ８１で同期を取ってＥａｓｔ側のＲＩＰ情報（ＣＨ２５〜４８）として２ポートメモリ８２に供給される。
【００５８】
また、２ビットのＢＬＳＲ情報はフリップフロップ８１で同期を取ってライトアドレス生成部８４に供給され、ライトアドレス生成部８４はタイミング信号と上記ＢＬＳＲ情報に基づいてライトアドレスを生成してメモリ８２に供給する。このライトアドレスは、ＢＬＳＲ情報に応じた値であり、メモリ８２にはＢＬＳＲ情報に応じたアドレスにＷｅｓｔ側のＲＩＰ情報（ＣＨ２５〜４８）が書き込まれる。
【００５９】
同様にして、Ｗｅｓｔ側のＤＣＰ−ＲＩＰ−ＥＮＨ（ＣＨ２５〜４８），ＤＴＰ−ＲＩＰ−ＥＮＨ（ＣＨ２５〜４８），リリーフＤＴＰ−ＳＷ（ＣＨ１〜２４）は、オア回路７２に供給され、フリップフロップ（ＦＦ）で同期を取ったのちオア演算されフリップフロップ８５で同期を取ってＥａｓｔ側のＲＩＰ情報（ＣＨ２５〜４８）として２ポートメモリ８６に供給される。
【００６０】
また、２ビットのＢＬＳＲ情報はフリップフロップ８７で同期を取ってライトアドレス生成部８８に供給され、ライトアドレス生成部８８はタイミング信号と上記ＢＬＳＲ情報に基づいてライトアドレスを生成してメモリ８６に供給する。このライトアドレスは、ＢＬＳＲ情報に応じた値であり、メモリ８６にはＢＬＳＲ情報に応じたアドレスにＥａｓｔ側のＲＩＰ情報（ＣＨ２５〜４８）が書き込まれる。
【００６１】
リードアドレス生成部８８はタイミング信号に基づいてメモリ８２，８６を同期してシーケンシャルにリードするためのリードアドレスを生成してメモリ８２，８６に供給する。これにより、メモリ８２，８６からはＢＬＳＲの構成に応じたチャネル並びのＷｅｓｔ側，Ｅａｓｔ側のＲＩＰ情報（ＣＨ２５〜４８）が読み出されて端子９３，９４より出力される。
【００６２】
ところで、２ビットのＢＬＳＲ情報は、「００」でＯＣ−４８の２ファイバＢＬＳＲを示し、「０１」でＯＣ−１９２の２ファイバＢＬＳＲを示し、「１０」でＯＣ−７６８の２ファイバＢＬＳＲを示し、「１１」でＯＣ−１９２又はＯＣ−７６８の４ファイバＢＬＳＲを示している。
【００６３】
ＲＩＰ制御部４８は、図１１に示すように、タイムスロットに対し論理的な番号を付したｓｙｓ番号基準のＲＩＰ情報を出力する。４８チャネルのｓｉｄｅ１（Ｅａｓｔ側），ｓｉｄｅ２（Ｗｅｓｔ側）毎に０〜Ｆ（１２進表示）のｓｙｓ番号を付している。なお、上記４８チャネルのうち０〜２４チャネルは現用系チャネルであり、２５〜４８チャネルは予備系チャネルである。
【００６４】
ＢＬＳＲ情報が「００」の場合は、設定単位は４ｓｙｓ分（＝３８４チャネル）とし、図１２に示すように、左側に示す１２８進カウンタｃｔｒ１２８のライトアドレスに対して、右側に示す１２８進カウンタｃｔｒ１２８のリードアドレスを同一とする。
【００６５】
ＢＬＳＲ情報が「０１」の場合は、設定単位は４ｓｙｓ分（＝３８４チャネル）とし、図１３に示すように、左側に示す１２８進カウンタｃｔｒ１２８のライトアドレスに対して、右側に示す１２８進カウンタｃｔｒ１２８のリードアドレスを生成する。つまり、メモリのリードアドレスの下位３ビット［２：０］をライトアドレスでは［０］，［１］，［２］と入れ替えることでＢＬＳＲチェンジ（ＢＬＳＲ  ＣＨＧ）の出力の並びに変換される。
【００６６】
ＢＬＳＲ情報が「１０」の場合は、設定単位は１６ｓｙｓ分（＝１５３６チャネル）とし、図１４に示すように、左側に示す１２８進カウンタｃｔｒ１２８のライトアドレスに対して、右側に示す１２８進カウンタｃｔｒ１２８のリードアドレスを生成する。つまり、メモリのリードアドレスの下位５ビット［４：０］をライトアドレスでは［０］，［３］，［４］，［１］，［２］と入れ替えることでＢＬＳＲチェンジの出力の並びに変換される。なお、図１４では８ｓｙｓ分を記載しており、残りの８ｓｙｓ分も同様である。
【００６７】
ＢＬＳＲ情報が「１１」の場合は、設定単位はＯＣ−１９２では８ｓｙｓ分、ＯＣ−７６８では３２ｓｙｓ分とし、図１５に示すように、左側に示す１２８進カウンタｃｔｒ１２８のライトアドレスに対して、右側に示す１２８進カウンタｃｔｒ１２８のリードアドレスを生成する。つまり、メモリのリードアドレスの下位５ビット［４：０］をライトアドレスでは［１］，［３］，［４］，［０］，［２］と入れ替えることでＢＬＳＲチェンジの出力の並びに変換される。なお、図１５では８ｓｙｓ分を記載しており、ＯＣ−７６８での残りの２４ｓｙｓ分も同様である。
【００６８】
＜スロットチェンジ部＞
図１６は、スロットチェンジ部７４の一実施形態のブロック図を示す。同図中、端子１０１，１０２それぞれにはＥａｓｔ側，Ｗｅｓｔ側の各１ビットのＲＩＰ情報が入力され、セレクタ１０３でいずれか一方が選択され、フリップフロップ１０４を通して１ポートメモリ１０５に供給される。また、６ビットのスロット情報はフリップフロップ１０６を通してリード／ライトアドレス生成部１０７に供給される。
【００６９】
ここで、スロット情報はノード装置の物理的構成情報であり、図６に示すインタフェースカード２１−１（ＩＦ＃１）〜２１−２４（ＩＦ＃２４）それぞれを例えば前半部分（第１部分）と後半部分（第２部分）とに２分割して番号付けを行ったものであり、現時点で入力されクロスコネクト処理されているタイムスロットをどのインタフェースカードのどの部分（第１部分又は第２部分）から出力するのかを表している。
【００７０】
メモリ１０８には、このスロット情報をアドレスとして、クロスコネクト処理されたタイムスロットを出力する先のインタフェースカードの第１部分又は第２部分を指示するスロット情報が予め格納されたスロットチェンジテーブルがある。このスロットチェンジテーブルは、ノード装置の構成によってノード装置毎に予め決められている。
【００７１】
リード／ライトアドレス生成部１０７は、供給されたスロット情報をアドレスとしてメモリ１０８をリードし、当該タイムスロットを出力する先のインタフェースカードの第１部分又は第２部分を指示するスロット情報を得て、このインタフェースカードの第１部分又は第２部分を指示するスロット情報を上位アドレスとしタイミング信号をカウントしたカウント値（タイムスロットの番号）を下位アドレスとするライトアドレスを生成してメモリ１０５に供給する。これにより、当該タイムスロットを出力するインタフェースカードの第１部分又は第２部分に対応する位置に当該タイムスロットに対応するＲＩＰ情報が書き込まれる。
【００７２】
更に、リード／ライトアドレス生成部１０７はタイミング信号をカウントしてシーケンシャルなリードアドレスを発生してメモリ１０５に供給し、出力するＳＯＮＥＴ信号のタイムスロットの順番で、当該タイムスロットに対応するＲＩＰ情報を読み出すことでスロットチェンジを行う。メモリ１０５から読み出されたＲＩＰ情報はフリップフロップ１０９を通して端子１１０から出力され、トランスポートオーバーヘッド挿入部４７に供給される。
【００７３】
＜ＡＣＭコード入れ替え＞
ところで、図７のクロスコネクト部４３で使用するクロスコネクト情報であるＡＣＭコードはＲＩＰ情報と同じｓｙｓ番号基準で生成されており、このＡＣＭコードをＢＬＳＲチェンジ及びスロットチェンジを行ってスロット基準とし、クロスコネクト部４３に供給して実際の主信号のタイムスロットのクロスコネクトを行っている。
【００７４】
図１７は、ＲＩＰ情報入れ替え部とＡＣＭコード入れ替え部を一部共用化した一実施形態のブロック図を示す。同図中、ＲＩＰ情報（オア回路７１，７２の出力）と、ＡＣＭコード（サービスセレクタの処理後）はＢＬＳＲチェンジ部１２３に供給される。
【００７５】
ＢＬＳＲチェンジ部１２３は、メモリ１２５からＢＬＳＲ情報を供給されて、図１０のＢＬＳＲチェンジ部７３におけるメモリ８２，８３に相当する内蔵メモリに、ＲＩＰ情報とＡＣＭコードを同時にライト及びリードすることで、ＲＩＰ情報とＡＣＭコードのＢＬＳＲチェンジを同時に行う。
【００７６】
スロットチェンジ部１２４は、メモリ１２６からスロット情報を供給されて、図１６のスロットチェンジ部７４におけるメモリ１０５に相当する内蔵メモリに、ＲＩＰ情報とＡＣＭコードを同時にライト及びリードすることで、ＲＩＰ情報とＡＣＭコードのスロットチェンジを同時に行う。
【００７７】
スロットチェンジ部１２４の出力するＲＩＰ情報は端子１２７からトランスポートオーバーヘッド挿入部４７に供給される。また、スロットチェンジ部１２４の出力するＡＣＭコードは端子１２８からクロスコネクト部４３に供給される。
【００７８】
上記の実施形態では、ＲＩＰ読み換え機能を実行するＲＩＰ読み換え制御部３３をインタフェースカードに設けることにより、機能分散が可能となり、ノード装置の処理拡大に柔軟に対応できる。
【００７９】
また、インタフェースカードにおいて、セレクタ３７で現用系信号と予備系信号を切り替え後にトランスポートオーバーヘッドからＲＩＰ情報を分離することで回路規模及び消費電力の増加を抑制することができ、今後の大容量化への拡張が容易になる。
【００８０】
また、ＲＩＰ読み替え制御部３３は、通常時とリリーフＳＳ時のアラーム検出設定データ（プロビジョニング情報）を選択して１系統にすることにより、インタフェースカードにおいて、一般のＡＳＳＰ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｓｔａｎｄａｒｄ  Ｐｒｏｄｕｃｔ）チップを使用して実現可能となる。
【００８１】
また、スイッチファブリック２３，２４内にＢＬＳＲチェンジ部７３とスロットチェンジ部７４を具備することにより、ＲＩＰ情報はインタフェースカードにおけるスロット基準に並びかえられるために、インタフェースカードでパスアラーム検出機能を具備することができ、インタフェースカードではアプリケーションに依存することなく処理が可能になる。
【００８２】
また、クロスコネクト情報（ＡＣＭコード）とＲＩＰ情報の読み替え情報を並走させて、ＢＬＳＲチェンジ部１２３とスロットチェンジ部１２４を用いて、同時にＢＬＳＲチェンジ及びスロットチェンジの処理を行うことによって、ＢＬＳＲチェンジ及びスロットチェンジを行う回路を共用化することができ、回路規模／消費電力の増加を抑制することができる。
【００８３】
また、ＲＩＰ情報をＳＯＮＥＴ信号のセクションオーバーヘッドに多重してスイッチファブリックからインタフェースカードに送信することにより、スイッチファブリックとインタフェースカードを接続するバックプレーンボードの信号線の増加を抑えることができる。
（付記１）
複数のインタフェース部と、現用系及び予備系のスイッチ部を有し、リングネットワーク同士を相互接続したネットワークのリング障害救済機能を有する同期網のノード装置であって、
前記リング障害救済機能を制御するリング障害救済制御手段を前記現用系及び予備系のスイッチ部に設け、
前記リング障害救済機能によりアラーム検出設定を読み替える設定読み替え手段を前記複数のインタフェース部に設けたことを特徴とするノード装置。
（付記２）
付記１記載のノード装置において、
前記設定読み替え手段は、
通常時のパスアラーム検出設定を保持する第１保持手段と、
リング障害救済時のパスアラーム検出設定を保持する第２保持手段と、
前記リング障害救済制御手段からリング障害救済の起動情報を受信しないとき前記第１保持手段のパスアラーム検出設定を選択し、前記リング障害救済の起動情報を受信したとき前記第２保持手段のパスアラーム検出設定を選択して入力信号のパスアラーム検出を行うパスアラーム検出手段に供給する選択手段を
有することを特徴とするノード装置。
（付記３）
付記２記載のノード装置において、
前記設定読み替え手段は、
前記現用系のスイッチ部から供給される同期網信号と前記予備系のスイッチ部からの同期網信号のいずれかを選択する選択手段の後段に設けたことを特徴とするノード装置。
（付記４）
付記３記載のノード装置において、
前記リング障害救済制御手段は、
リング障害救済の設定情報と、同期網信号の各チャネルが通っているスパンが登録されたテーブルとにより前記リング障害救済の起動情報を生成する起動情報生成手段と、
前記リング障害救済の起動情報を、出力する同期網信号のタイムスロットの並びに入れ替える起動情報入れ替え手段と、
前記リング障害救済の起動情報を、出力する同期網信号のオーバーヘッドに多重して送信する多重手段を
有することを特徴とするノード装置。
（付記５）
付記４記載のノード装置において、
前記起動情報入れ替え手段は、
前記リング障害救済の起動情報を、リングネットワークの構成情報に基づいて入れ替える第１入れ替え手段と、
前記第１入れ替え手段で入れ替えたリング障害救済の起動情報を、ノード装置の物理的構成情報に基づいて入れ替える第２入れ替え手段を
有することを特徴とするノード装置。
（付記６）
付記５記載のノード装置において、
前記多重手段は、前記リング障害救済の起動情報を、出力する同期網信号のセクションオーバーヘッドに多重することを特徴とするノード装置。
（付記７）
付記６記載のノード装置において、
前記設定読み替え手段は、前記現用系及び予備系のスイッチ部から供給される同期網信号のセクションオーバーヘッドから前記リング障害救済の起動情報を分離して受信することを特徴とするノード装置。
（付記８）
付記４乃至８のいずれか１項記載のノード装置において、
前記起動情報入れ替え手段は、同期網信号の主信号のクロスコネクト情報の入れ替え手段と共用化したことを特徴とするノード装置。
【図面の簡単な説明】
【００８４】
【図１】ＤＣＰ動作を示す図である。
【図２】ＤＴＰ動作を示す図である。
【図３】ＤＣＰにおけるアラーム検出設定読み替えの説明図である。
【図４】ＤＴＰにおけるアラーム検出設定読み替えの説明図である。
【図５】従来のノード装置の一例のブロック図である。
【図６】ノード装置の一実施形態の構成図である。
【図７】ノード装置の一実施形態のブロック図である。
【図８】インタフェースカードとＲＩＰ情報入れ替え部の一実施形態のブロック図である。
【図９】ＲＩＰ情報入れ替え部の一実施形態のブロック図である。
【図１０】オア回路とＢＬＳＲチェンジ部の一実施形態のブロック図である。
【図１１】ＢＬＳＲチェンジを説明するための図である。
【図１２】ＢＬＳＲチェンジを説明するための図である。
【図１３】ＢＬＳＲチェンジを説明するための図である。
【図１４】ＢＬＳＲチェンジを説明するための図である。
【図１５】ＢＬＳＲチェンジを説明するための図である。
【図１６】スロットチェンジ部の一実施形態のブロック図である。
【図１７】ＲＩＰ情報入れ替え部とＡＣＭコード入れ替え部を一部共用化した一実施形態のブロック図である。
【符号の説明】
【００８５】
２０  ノード装置
２１−１〜２１−２４  インタフェースカード
２３，２４  スイッチファブリック
２５  制御カード
３１  ＳＯＮＥＴフレーマ
３２  アラーム検出部
３３  ＲＩＰ読み替え制御部
３４  通常時レジスタ
３５  リリーフ時レジスタ
３６  トランスポートオーバーヘッド分離部
３７  セレクタ
４１  ラインスイッチ部
４２  ＢＬＳＲスイッチ部
４３  クロスコネクト部
４４  サービスセレクタ部
４５  ラインブリッジ部
４６  ＢＬＳＲブリッジ部
４７  トランスポートオーバーヘッド挿入部
４８  ＲＩＰ制御部
４９  ＲＩＰ情報入れ替え部
５１  トランスポートオーバーヘッド検出部
５２  パスオーバーヘッド検出部
５３  トランスポートオーバーヘッド挿入部
５４  スライス部
５５  デスライス部
５６  トランスポートオーバーヘッド分離部
５７  パスオーバーヘッド生成部
６２  選択回路
【図１】
2010124087.tif 000003
【図２】
2010124087.tif 000004
【図３】
2010124087.tif 000005
【図４】
2010124087.tif 000006
【図５】
2010124087.tif 000007
【図６】
2010124087.tif 000008
【図７】
2010124087.tif 000009
【図８】
2010124087.tif 000010
【図９】
2010124087.tif 000011
【図１０】
2010124087.tif 000012
【図１１】
2010124087.tif 000013
【図１２】
2010124087.tif 000014
【図１３】
2010124087.tif 000015
【図１４】
2010124087.tif 000016
【図１５】
2010124087.tif 000017
【図１６】
2010124087.tif 000018
【図１７】
2010124087.tif 000019