(57)【要約】【課題】高歩留まりな波長可変レーザ、変調器集積波長可変レーザを提供する。【解決手段】本発明による波長可変レーザは、平面光導波路によって光カプラが形成された基板と、基板上に取り付けられ光カプラにそれぞれ光信号を供給する複数のＤＦＢレーザ素子を有するＤＦＢアレイ部と、基板上に取り付けられ、光カプラが出力する光信号を増幅するＳＯＡ素子を有するＳＯＡ部とを備える。ＤＦＢアレイ部とＳＯＡ部とは同一の積層構造を有するチップ内に形成されている。【選択図】図７
2010219227.tif 000002
【特許請求の範囲】
【請求項１】
平面光導波路によって光カプラが形成された基板と、
前記基板上に取り付けられ前記光カプラにそれぞれ光信号を供給する複数のＤＦＢ（Ｄｉｓｔｒｉｂｕｔｅｄ  ｆｅｅｄｂａｃｋ  ｌａｓｅｒ  ｄｉｏｄｅ）レーザ素子を有するＤＦＢアレイ部と、
前記基板上に取り付けられ、前記光カプラが出力する光信号を増幅するＳＯＡ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｏｐｔｉｃａｌ  Ａｍｐｌｉｆｉｅｒ）素子を有するＳＯＡ部とを具備し、
前記ＤＦＢアレイ部と前記ＳＯＡ部とは同一の積層構造を有するチップ内に形成されている
波長可変レーザ。
【請求項２】
請求項１に記載された波長可変レーザであって、
前記ＤＦＢアレイ部と前記ＳＯＡ部とは同一のチップ内に形成されている
波長可変レーザ。
【請求項３】
請求項２に記載された波長可変レーザであって、
前記複数のＤＦＢレーザ素子の光導波路は前記同一のチップの第一領域に互いに平行に形成され、
前記ＳＯＡ素子の光導波路は前記第一領域に対して前記複数のＤＦＢレーザ素子の光導波路の延長方向に垂直な方向に配置された第二領域に、前記延長方向と平行に形成された
波長可変レーザ。
【請求項４】
請求項１に記載された波長可変レーザであって、
前記ＤＦＢアレイ部と前記ＳＯＡ部とは同一のチップを分割することにより形成された
波長可変レーザ。
【請求項５】
平面光導波路によって基板に光カプラを形成する工程と、
前記基板上に、前記光カプラにそれぞれ光信号を供給する複数のＤＦＢ（Ｄｉｓｔｒｉｂｕｔｅｄ  ｆｅｅｄｂａｃｋ  ｌａｓｅｒ  ｄｉｏｄｅ）レーザ素子を有するＤＦＢアレイ部を取り付ける工程と、
前記基板上、前記光カプラが出力する光信号を増幅するＳＯＡ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｏｐｔｉｃａｌ  Ａｍｐｌｉｆｉｅｒ）素子を有するＳＯＡ部を取り付ける工程とを具備し、
前記ＤＦＢアレイ部と前記ＳＯＡ部とは同一の積層構造を有するチップ内に形成されている
波長可変レーザの製造方法。
【請求項６】
請求項５に記載された波長可変レーザの製造方法であって、
前記ＤＦＢアレイ部と前記ＳＯＡ部とは同一のチップ内に形成されている
波長可変レーザの製造方法。
【請求項７】
請求項６に記載された波長可変レーザの製造方法であって、
前記複数のＤＦＢレーザ素子の光導波路は前記同一のチップの第一領域に互いに平行に形成され、
前記ＳＯＡ素子の光導波路は前記第一領域に対して前記複数のＤＦＢレーザ素子の光導波路の延長方向に垂直な方向に配置された第二領域に、前記延長方向と平行に形成された
波長可変レーザの製造方法。
【請求項８】
請求項５に記載された波長可変レーザの製造方法であって、
前記ＤＦＢアレイ部と前記ＳＯＡ部とは同一のチップ内に形成され、
更に、前記同一のチップを分割する工程を具備する
波長可変レーザの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、波長可変レーザの構造及び製造方法に関する。
【背景技術】
【０００２】
ブロードバンド時代を迎え、光ファイバの効率的な活用に向け、複数の光波長での通信が可能なＷＤＭ（Ｗａｖｅｌｅｎｇｔｈ  Ｄｉｖｉｓｉｏｎ  Ｍｕｔｉｐｌｅｘｉｎｇ）伝送システムの導入が進んでいる。最近では数十の光波長を多重化することにより、さらに高速な伝送を可能にするＤＷＤＭ装置（高密度波長分割多重装置）の活用も拡がっている。これに伴い、各ＷＤＭ伝送システムには、光波長毎に対応した光源が必要となる。高多重化に伴い光源の必要数は飛躍的に増加している。更に最近では、任意波長を各ノードでＡｄｄ／ＤｒｏｐするＲＯＡＤＭ（Ｒｅｃｏｎｆｉｇｕｒａｂｌｅ  ｏｐｔｉｃａｌ  ａｄｄ／ｄｒｏｐ  ｍｕｌｔｉｐｌｅｘｅｒｓ）の商用化を目指しての検討が進行している。ＲＯＡＤＭシステムを導入すれば、波長多重による伝送容量の拡大に加え、波長を変えることによる光路切り換えが可能となり、光ネットワークの自由度が飛躍的に高まる。
【０００３】
ＷＤＭ伝送システム用の光源としては、これまで単一軸モード発振する分布帰還型半導体レーザ（ＤＦＢ−ＬＤ；  Ｄｉｓｔｒｉｂｕｔｅｄ  ｆｅｅｄｂａｃｋ  ｌａｓｅｒ  ｄｉｏｄｅ）がその使いやすさ、信頼性の高さから広く使われてきた。ＤＦＢ−ＬＤでは共振器全域に深さ３０ｎｍ程度の回折格子が形成されており、回折格子周期と等価屈折率の２倍の積に対応した波長にて安定した単一軸モード発振を得られる。ＤＦＢ−ＬＤでは安定な単一軸モード発振が得られる一方で、発振波長の広範囲に渡るチューニングが不可能であり、通常ＩＴＵグリッド毎に波長のみが異なった製品を用いてＷＤＭ伝送システムを構成している。このため、波長毎に異なった製品を用いる必要があり、これによる棚管理コストの上昇や故障対応のための余剰な在庫の保持が必要となってしまう。さらに、波長により光路を切り換えるＲＯＡＤＭでは通常のＤＦＢ−ＬＤを使用してしまうと、温度変化で変えられる波長範囲（３ｎｍ程度）にその可変幅が制限されてしまい、波長資源を積極的に使用するＲＯＡＤＭの特長を活かした光ネットワークの構成が困難となってしまう。
【０００４】
これら現状のＤＦＢ−ＬＤのもつ課題を克服し、広い波長範囲で単一軸モード発振を実現すべく、波長可変レーザの研究が精力的に行われている。波長可変レーザは、波長可変機構がレーザ共振器と同一素子内に導入されている第１のタイプと、これが素子の外部に導入されている第２のタイプの二種類に大別される。図１は、第１のタイプの一例であるＤＢＲ−ＬＤ（Ｄｉｓｔｒｉｂｕｔｅｄ  Ｂｒａｇｇ  Ｒｅｆｌｅｃｔｏｒ  Ｌａｓｅｒ  Ｄｉｏｄｅ）の構成を示す。この方式では、発光領域と分布反射領域が同一素子内に配置されている。図２は、第２のタイプの一例であるＳａｍｐｌｅｄ−Ｇｒａｔｉｎｇ−ＤＢＲ−ＬＤの構成を示す。回折格子周期が周期的に変えられ、これらの回折格子に挟まれる位置に発光領域が配置されている。図３は、第２のタイプの他の例であるＳＳＧ（Ｓｕｐｅｒ  Ｓｔｒｕｃｔｕｒｅ  Ｇｒａｔｉｎｇ）−ＤＢＲ−ＬＤの構成を示す。
【０００５】
かつてＤＢＲ−ＬＤの波長可変範囲は最高でも１０ｎｍ程度に制限されていたが、その後提案されたＳａｍｐｌｅｄ−Ｇｒａｔｉｎｇ−ＤＢＲ−ＬＤでは、この構造に特有のｖｅｒｎｉｅｒ効果を巧みに利用することで、１００ｎｍを越える波長可変動作、４０ｎｍの準連続波長可変動作を実現している。
【０００６】
第２のタイプの波長可変光源では、図４に示す様に回折格子を素子外部に設け、これの角度や距離を精密に調整することにより波長可変動作を行うことができる。
【０００７】
ＰＬＣ（Ｐｌａｎａｒ  Ｌｉｇｈｔｗａｖｅ  Ｃｉｒｃｕｉｔ）により光共振器を構成し、そのＰＬＣ上にＬＤ若しくはＳＯＡ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｏｐｔｉｃａｌ  Ａｍｐｌｉｆｉｅｒ）を直接実装して波長可変光源を実現する構造も提案されている。図５はリング共振器とＳＯＡの組み合わせにより波長可変光源を実現した構成を示す。ＰＬＣにより構成されているリング共振器はそれぞれの円周がわずかに異なっているのが特徴である。この円周の違いによりバーニア効果を発生させ、広い波長範囲での可変波長動作を実現する。
【先行技術文献】
【非特許文献】
【０００８】
【非特許文献１】Ｈ．  Ｙａｍａｚａｋｉ  ｅｔ  ａｌ．，  ＥＣＯＣ２００４，  ｐｏｓｔ−ｄｅａｄｌｉｎｅ  ｐａｐｅｒ  ４．２．４．，  ２００４．
【発明の概要】
【発明が解決しようとする課題】
【０００９】
このように各種波長可変レーザが提案されているが、複雑な制御を要求される構造が多く、レーザ制御のためのファームウエア複雑化が課題となっている。これに対応するため、アレイＤＦＢレーザ、マルチモード干渉光カプラ、ＳＯＡをモノリシックに集積した波長選択光源が提案されている。図６は、非特許文献１に記載された波長選択光源の一例を示す。アレイＤＦＢレーザは３ｎｍ程度の波長間隔で並べられており、これより狭い範囲の発振波長制御は素子温度を変化させることにより行っている。しかしながら、本構造においても複雑な化合物半導体プロセスが要求されるために、高い歩留まりは期待できない。さらにこれによるコストの上昇も無視できない。
【課題を解決するための手段】
【００１０】
本発明による波長可変レーザは、平面光導波路によって光カプラが形成された基板と、基板上に取り付けられ光カプラにそれぞれ光信号を供給する複数のＤＦＢ（Ｄｉｓｔｒｉｂｕｔｅｄ  ｆｅｅｄｂａｃｋ  ｌａｓｅｒ  ｄｉｏｄｅ）レーザ素子を有するＤＦＢアレイ部と、基板上に取り付けられ、光カプラが出力する光信号を増幅するＳＯＡ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｏｐｔｉｃａｌ  Ａｍｐｌｉｆｉｅｒ）素子を有するＳＯＡ部とを備える。ＤＦＢアレイ部とＳＯＡ部とは同一の積層構造を有するチップ内に形成されている。
【００１１】
本発明による波長可変レーザの製造方法は、平面光導波路によって基板に光カプラを形成する工程と、基板上に、光カプラにそれぞれ光信号を供給する複数のＤＦＢ（Ｄｉｓｔｒｉｂｕｔｅｄ  ｆｅｅｄｂａｃｋ  ｌａｓｅｒ  ｄｉｏｄｅ）レーザ素子を有するＤＦＢアレイ部を取り付ける工程と、基板上、光カプラが出力する光信号を増幅するＳＯＡ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｏｐｔｉｃａｌ  Ａｍｐｌｉｆｉｅｒ）素子を有するＳＯＡ部を取り付ける工程とを備える。ＤＦＢアレイ部とＳＯＡ部とは同一の積層構造を有するチップ内に形成されている。
【発明の効果】
【００１２】
本発明により、複雑な化合物半導体製造プロセスを用いる必要なく、高歩留まりな波長可変レーザ、変調器集積波長可変レーザを実現することができる。
【図面の簡単な説明】
【００１３】
【図１】図１は、ＤＢＲ−ＬＤの構成を示す。
【図２】図２は、Ｓａｍｐｌｅｄ−Ｇｒａｔｉｎｇ−ＤＢＲ−ＬＤの構成を示す。
【図３】図３は、ＳＳＧ−ＤＢＲ−ＬＤの構成を示す。
【図４】図４は、素子外部の回折格子による波長可変動作を示す。
【図５】図５は、リング共振器とＳＯＡの組み合わせによる波長可変光源を示す。
【図６】図６は、波長選択光源の例を示す。
【図７】図７は、波長可変レーザの構造図を示す。
【図８】図８は、波長可変レーザに半導体マッハツェンダー変調器を集積した構造を示す。
【図９】図９は、波長可変レーザの製造工程を示す。
【図１０】図１０は、波長可変レーザの製造工程を示す。
【図１１】図１１は、波長可変レーザの製造工程を示す。
【図１２】図１２は、波長可変レーザの製造工程を示す。
【図１３】図１３は、波長可変レーザの構成を示す。
【発明を実施するための形態】
【００１４】
以下、図面を参照して本発明の一実施形態を説明する。本実施形態では、アレイＤＦＢと半導体光増幅器が横方向に集積された化合物半導体素子を形成する。この化合物半導体素子を、光カプラが形成されたプラットフォーム上に実装することで波長可変レーザを構成する。実装は、アライメントマークを用いたパッシブアライメントによって行われる。
【００１５】
図7は、本実施形態による波長可変レーザ１の構造を示す平面図である。ＰＬＣプラットフォーム２に、平面型光導波路によって光導波路７と光カプラ３が形成される。光カプラ３は、入力側に配置された複数の光導波路の各々から導入された光信号を、出力側に結合された光導波路７に導く。
【００１６】
ＤＦＢアレイ５とＳＯＡ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｏｐｔｉｃａｌ  Ａｍｐｌｉｆｉｅｒ）６が同一のチップ４に集積される。チップ４の第一領域には、ＤＦＢアレイ５が形成される。ＤＦＢアレイ５は、互いに発振波長が異なる複数のＤＦＢレーザ素子からなる。複数のＤＦＢレーザのそれぞれの光導波路は、図のｙ軸方向を光軸の延長方向として、互いに平行に形成される。チップ４上でＤＦＢアレイ５の第一領域の横方向、すなわち図７のｘ軸方向にずれた方向に位置する第二領域に、ＳＯＡ６が形成される。ＳＯＡ６はｙ軸方向に延長する光導波路を有する。チップ４は、ＤＦＢアレイ５の出力側において、ｘ軸に平行な端部を有する。ＤＦＢアレイ５の出力側の端部と光カプラ３の入力側の光導波路の端部とは高精度に結合される。光導波路７は、光カプラ３の出力端からｙ軸正方向に延長し、ＰＬＣプラットフォーム上で１８０度向きを変えてｙ軸負方向に向くように曲げられる。光導波路７のｙ軸負方向の出力端部は、ＳＯＡ６の入力端部と高精度に結合される。
【００１７】
チップ４上の集積光源を構成するＤＦＢアレイ５とＳＯＡ６は、同一のプロセスで並行して作製されることにより、同一の積層構造を有する同一組成の活性層の内部に形成される。このような集積光源は、背景技術として例示した集積型の波長可変レーザに比較して製造プロセスを簡略化でき、歩留まりの向上とコスト低減が可能である。波長可変動作は図６に示した例と同様の原理にて行うことができる。ＤＦＢアレイ５から発せられたレーザ光は光カプラ３に結合され、１２ｄＢの原理損失を受けて出力側の光導波路７に結合する。さらに光導波路７に結合したレーザ光はＤＦＢアレイ５と同一チップ４に形成されているＳＯＡ６に入射され、光増幅、もしくは光出力調整を行った後に出力される。
【００１８】
図８は本実施形態の波長可変レーザ１に半導体マッハツェンダー変調器８を集積した構造を示す。ＤＦＢアレイ５とＳＯＡ６が集積された化合物半導体チップ４をＰＬＣプラットフォーム２上にパッシブアライメント実装する。続いて、半導体マッハツェンダー変調器８をアライメントマークを用いてパッシブアライメント実装し、ＳＯＡ６の光導波路と半導体マッハツェンダー変調器８の光導波路を高精度に光結合する。強度変調は、半導体マッハツェンダー変調器８の片アームに逆電圧を加えることで行う。また、両アームの印加電圧を変化させるプッシュプル動作を採用してもよい。
【００１９】
次に図９〜図１２を参照して、本実施形態における波長可変レーザ１の製造方法を説明する。図９は、第一工程を示す。Ｓｉ基板１０が提供される。Ｓｉ基板１０上にＣＶＤ法などによりクラッド層１１とコア層１２が成膜される。コア層にはＧｅ、Ｎ、Ｂ、Ｐなどがドープされ、その屈折率がクラッド層よりも６％程度高くなるように、それらのドーパント量が調整される。図１０は、第二工程を示す。フォトレジスト工程とドライエッチング工程により、クラッド層１１とコア層１２に光カプラ３や光導波路７などの導波路パターンが形成される。
【００２０】
図１１は、第三工程を示す。コア層１２の上にクラッド層１１−ａが成膜される。その後、所定領域のクラッド層１１−ａ、コア層１２、クラッド層１１を削ることにより、チップ４を取り付けるための段差部１３を形成する。段差部１３の端部において光カプラ３の入力側の光導波路の端部が露出する。段差部１３に、チップ４の垂直方向の位置決めを正確に行うための台座１４が形成される。段差部１３には更に、パッシブアライメント実装のためのマークパターン１５が形成される。
【００２１】
図１２は、第四工程を示す。この工程で、チップ４がＰＬＣプラットフォーム２に取り付けられる。まずチップ４の製造方法を説明する。ｎ−ＩｎＰ基板上に、波長選択のために互いに周期の異なる回折格子をＥＢ（Ｅｌｅｃｔｒｏｎ  Ｂｅａｍ）、ドライエッチングにより形成する。回折格子の幅は５μｍ、互いの間隔は１０μｍである。続いてｎクラッド層、活性層を順次ＭＯＶＰＥ（Ｍｅｔａｌｏｒｇａｎｉｃ  Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ）成長によって形成する。導波路形成のための酸化膜パターンを形成の後、ドライエッチングを行う。このとき、ＤＦＢアレイ５の部分は回折格子を形成した部分に導波路を作製する。更に光を増幅し出力するためのＳＯＡ６は、回折格子が形成されていない部分に光導波路を形成することによって作製される。この後、導波路形成のために使用した酸化膜を用いて選択成長を行い、電流狭窄のためのｐｎｐｎサイリスタ構造を導波路の脇に形成する。
【００２２】
酸化膜を除去した後にｐクラッド層を成長させ、パッシブアライメント用マークパターン電極を形成する。更に、基板両面に通電用電極を形成することによって素子が完成する。ＰＬＣプラットフォーム２の光導波路とチップ４との間には屈折率整合用のゲルが充填される。そのためチップ４のＰＬＣプラットフォーム２との接合端面には、ゲルの屈折率に対して無反射となるようにチップ４の端面にコーティングが施される。チップ４の反対側の光出射側の端面にはゲルが充填されないため、空気に対しての無反射コーティングが施される。
【００２３】
段差部１３の台座１４上に、互いに横方向に配列されたＤＦＢアレイ５とＳＯＡ６が集積されたチップ４を載せる。マークパターン１５を用いたパッシブアライメントにより、チップ４の水平方向の位置決めを行って、チップ４を台座１４上に固定する。この位置決めにより、ＰＬＣプラットフォーム２に形成された光導波路７とＤＦＢアレイ５とＳＯＡ６の光導波路が高効率に結合される。
【００２４】
図１３は、他の実施形態における波長可変レーザを示す。この実施形態では、図７における屈曲した光導波路７に替えて、直線上の光導波路７が形成される。ＰＬＣプラットフォーム２上に、光カプラ３と直線上の光導波路７が形成される。ＤＦＢアレイ５とＳＯＡ６を、同一のプロセスによって並行して作製され同一の積層構造が形成されたチップ内に形成する。その後、そのチップを切断して分割することにより、互いに同一の積層構造内に形成されたＤＦＢアレイ５のユニットとＳＯＡ６のユニットが得られる。ＤＦＢアレイ５、ＳＯＡ６及び半導体マッハツェンダー変調器８がＰＬＣプラットフォーム２上にパッシブアライメント実装される。
【００２５】
図１３に示した実施形態における波長可変レーザは、図７の実施形態と同様に、複雑な作製プロセスを回避できる特徴を有している。例えば図６に示した構造では、ＤＦＢレーザアレイ領域（図中でＥｉｇｈｔ  Ｍｉｃｒｏａｒｒａｙ  ＤＦＢ−ＬＤｓと記載されている）とＳＯＡは同じ組成波長の材料だが、ＭＭＩと曲がり導波路はこれらとは異なる組成波長の材料によって形成される必要がある。このため作製プロセスが複雑となり、特性再現性や歩留まりが低下する恐れがある。本実施形態では、ＤＦＢレーザアレイとＳＯＡが同じ組成波長材料により形成される点は図６と同じである。しかし導波路や合波のための光カプラは、Ｓｉ基板上のシリカ材料によって形成される。そのため簡易な作製プロセスにより製造を行うことができ、良好な量産性が期待できる。
【符号の説明】
【００２６】
１  波長可変レーザ
２  ＰＬＣプラットフォーム
３  光カプラ
４  チップ
５  ＤＦＢアレイ
６  ＳＯＡ
７  光導波路
８  半導体マッハツェンダー変調器
１０  Ｓｉ基板
１１  クラッド層
１１−ａ  クラッド層
１２  コア層
１３  段差部
１４  台座
１５  マークパターン
【図１】
2010219227.tif 000003
【図２】
2010219227.tif 000004
【図３】
2010219227.tif 000005
【図４】
2010219227.tif 000006
【図５】
2010219227.tif 000007
【図６】
2010219227.tif 000008
【図７】
2010219227.tif 000009
【図８】
2010219227.tif 000010
【図９】
2010219227.tif 000011
【図１０】
2010219227.tif 000012
【図１１】
2010219227.tif 000013
【図１２】
2010219227.tif 000014
【図１３】
2010219227.tif 000015