(57)【要約】【課題】接合リーク電流の低減が図られる半導体装置の製造方法を提供する。【解決手段】半導体基板１に所定の深さのトレンチが形成され、そのトレンチ５内に分離酸化膜６が形成される。不純物イオンを注入することにより、分離酸化膜６の表面に、分離酸化膜６のエッチング特性とは異なるエッチング特性を有する改質層７が形成される。半導体基板の領域に、トランジスタ等の所定の半導体素子が形成される。半導体基板１上に、エッチングストッパ膜１０および層間絶縁膜１６が形成される。その層間絶縁膜１６およびエッチングストッパ膜に、金属シリサイド９の表面を露出するコンタクトホール１６ａ，１６ｂが形成される。コンタクトホール１６ａ，１６ｂ内にプラグ１８ａ，１８ｂが形成される。【選択図】図８
2010050203.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の所定の領域にトレンチを形成する工程と、
前記トレンチ内に分離絶縁膜を形成する工程と、
前記分離絶縁膜の表面に、前記半導体基板を洗浄するための薬液に対する耐性をもたせるための所定の処理を施す工程と、
前記半導体基板の領域に、表面から所定の深さにわたり所定導電型の不純物領域を形成する工程と、
前記半導体基板上に層間絶縁膜を形成する工程と、
前記層間絶縁膜に、前記半導体基板の領域を露出するコンタクトホールを形成する工程と、
前記コンタクトホール内にプラグを形成する工程と
を備えた、半導体装置の製造方法。
【請求項２】
前記所定の処理を施す工程は、前記分離絶縁膜の表面にイオンを注入する工程を含む、請求項１記載の半導体装置の製造方法。
【請求項３】
前記所定の処理を施す工程は、前記分離絶縁膜の表面に前記分離絶縁膜とはエッチング特性の異なる膜を形成する工程を含む、請求項１記載の半導体装置の製造方法。
【請求項４】
半導体基板の所定の領域にトレンチを形成する工程と、
前記トレンチ内に分離絶縁膜を形成する工程と、
前記半導体基板の領域に半導体素子を形成する工程と、
前記半導体素子を覆うように、前記半導体基板上にエッチングストッパ膜を形成する工程と、
前記エッチングストッパ膜上に層間絶縁膜を形成する工程と、
前記層間絶縁膜および前記エッチングストッパ膜にエッチングを施すことにより、前記エッチングストッパ膜のうち、第１の厚みを有する領域に第１コンタクトホールを形成するとともに、前記第１の厚みよりも薄い第２の厚みを有する領域に第２コンタクトホールを形成するコンタクトホール形成工程と、
前記第１コンタクトホール内および前記第２コンタクトホール内に、それぞれプラグを形成する工程と
を備え、
前記コンタクトホール形成工程では、前記第１コンタクトホールおよび前記第２コンタクトホールのうち、先に前記エッチングストッパ膜の部分が露出する前記第１コンタクトホール内の前記エッチングストッパ膜の部分が選択的にエッチングされる所定の条件のもとで、前記層間絶縁膜のエッチングが行われ、その後、前記エッチングストッパ膜のエッチングが行われる、半導体装置の製造方法。
【請求項５】
前記半導体素子を形成する工程は、間隔を隔てて互いに隣接するゲート電極を形成する工程を含み、
前記コンタクトホール形成工程では、前記第１コンタクトホールは前記互いに隣接するゲート電極の間に位置する領域に形成される、請求項４記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、特に、分離絶縁膜とコンタクトホールを備えた半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
半導体基板に形成される複数の半導体素子は、所定の配線によって互いに電気的に接続される。半導体素子を覆う層間絶縁膜には、半導体素子の所定の部分を露出するコンタクトホールが形成され、そのコンタクトホール内に所定の配線と電気的に接続されるプラグが形成されることになる。
【０００３】
一般に、コンタクトホールを形成するための層間絶縁膜のエッチングでは、層間絶縁膜の下地として形成されている、シリコン窒化膜などのエッチングストッパ膜とのエッチング選択比をできるだけ高くして、エッチングストッパ膜のエッチング量（削れ量）の抑制が図られている。また、エッチングストッパ膜のエッチングでは、ボーダレスコンタクトが、活性領域のソース・ドレイン注入層よりも深い位置において半導体基板の部分と接合して、接合リーク不良が発生することがある。
【０００４】
これを防止するために、一般に、エッチングストッパ膜のエッチングに用いられるエッチングガス（ＣＨＦ3／Ａｒ／（Ｏ2）ガス）よりも、素子分離領域を構成する酸化膜とのエッチング選択比が確保できるエッチングガス（ＣＨ2Ｆ2／Ａｒ／（Ｏ2）ガス、または、ＣＨ3Ｆ／Ａｒ／（Ｏ2）ガス）を用いて、素子分離絶縁膜のエッチング量（削れ量）の抑制が図られている。なお、素子分離絶縁膜を備えた半導体装置の製造方法を開示した文献の例として、特許文献１および特許文献２がある。
【特許文献１】特開平４−２５０６５０号公報
【特許文献２】特開２０００−２６９３１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の半導体装置の製造方法では次のような問題点があった。半導体装置の製造においては、まず、半導体基板には、所定の領域に素子分離絶縁膜が形成され、その素子分離絶縁膜によって仕切られた半導体基板の領域（素子形成領域）に半導体素子が形成される。素子分離絶縁膜が形成された後、素子形成領域に半導体素子が形成され、そして、その半導体素子を覆うように層間絶縁膜が形成されるまでに、半導体基板には、各ウェハプロセスに対応した様々なウェット処理が施されることになる。
【０００６】
ウェット処理は、たとえば、エッチング処理を施した後の反応生成物、注入処理後のレジスト残渣、自然酸化膜、不要な酸化膜等を除去するために、その除去の対象に応じた所定の薬液を使用して行われる。このため、薬液によっては、ウェット処理によって主としてシリコン酸化膜から形成されている素子分離絶縁膜がエッチングされてしまい、素子分離絶縁膜の表面が半導体基板の表面よりも下方に下がってしまうことがあった。
【０００７】
このとき、コンタクトホールを形成するためのレジストパターンが、素子形成領域と素子分離絶縁膜の双方が露出するように形成された場合には、エッチングストッパ膜によってエッチングが抑えられているとはいえ、素子形成領域の表面よりも低い位置に表面が位置する素子分離絶縁膜に施されるエッチングによって、素子形成領域に形成されたソース・ドレイン領域よりも下方に位置する素子形成領域の部分が露出してしまうことがあった。そうすると、コンタクトホール内に形成されるプラグが半導体基板と接触してしまい、接合リーク電流が増加するという問題があった。
【０００８】
また、半導体基板を覆うように形成されるエッチングストッパ膜では、隣り合うゲート電極とゲート電極との間隔が狭い領域（領域Ａ）に位置するエッチングストッパ膜の部分の膜厚は、それ以外の他の領域（領域Ｂ）に位置するエッチングストッパ膜の部分の膜厚に比べて厚くなる。このとき、領域Ａおよび領域Ｂのそれぞれにコンタクトホールを形成する際に、領域Ａに位置する膜厚のより厚いエッチングストッパ膜をエッチングにより除去しようとすると、領域Ｂに位置する膜厚のより薄いエッチングストッパ膜がエッチングにより除去されて、露出した表面にさらにエッチングが施されることになる。
【０００９】
このため、領域Ｂに形成されるコンタクトホールとして、レジストパターンの位置ずれによって、素子形成領域と素子分離絶縁膜の双方が露出するようにコンタクトホールが形成される場合には、素子分離絶縁膜がエッチングされてしまい、素子形成領域に形成されたソース・ドレイン領域よりも下方に位置する素子形成領域の部分（半導体基板の部分）が露出することがあった。
【００１０】
その領域Ｂの素子分離絶縁膜のエッチング量（削れ量）を抑制を図るため、エッチングストッパ膜のエッチングにＣＨ2Ｆ2、ＣＨ3Ｆガス等を用いると、ＣＨＦ3に比べてＦの量が少ないためにＣxＦy(フロロカーボン)ポリマーの生成量が多くなり、エッチングストッパ膜上に局所的に多量のポリマーが付着してしまい、開口が良好に形成されないことがあった。また、コンタクトのエッチングストッパ膜の部分がテーパー形状になって、寸法が小さくなることがあった。さらに、エッチングストッパ膜エッチング後のウェット洗浄でもポリマーが除去しきれずに残ることがあった。そして、エッチング装置のチャンバー内にポリマーが大量に付着して異物発生源となるといったプロセスの安定性、制御性の面で問題が生じる可能性が高くなった。
【００１１】
また、上述したように、ウェット処理によって素子分離絶縁膜がエッチングされて、素子分離絶縁膜の表面が素子形成領域の表面よりも下方に位置してしまうと、ソース・ドレイン領域よりも下方に位置する素子形成領域の部分がさらに露出しやすくなって、接合リーク電流が発生しやすくなる問題があった。
【００１２】
本発明は上記問題点を解決するために成されたものであり、その目的は、接合リーク電流の低減が図られる半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【００１３】
本発明に係る半導体装置の製造方法は以下の工程を備えている。半導体基板の所定の領域にトレンチを形成する。トレンチ内に分離絶縁膜を形成する。分離絶縁膜の表面に、半導体基板を洗浄するための薬液に対する耐性をもたせるための所定の処理を施す。半導体基板の領域に、表面から所定の深さにわたり所定導電型の不純物領域を形成する。半導体基板上に層間絶縁膜を形成する。層間絶縁膜に、半導体基板の領域を露出するコンタクトホールを形成する。コンタクトホール内にプラグを形成する。
【００１４】
本発明に係る他の半導体装置の製造方法は、以下の工程を備えている。半導体基板の所定の領域にトレンチを形成する。トレンチ内に分離絶縁膜を形成する。半導体基板の領域に半導体素子を形成する。半導体素子を覆うように、半導体基板上にエッチングストッパ膜を形成する。エッチングストッパ膜上に層間絶縁膜を形成する。層間絶縁膜およびエッチングストッパ膜にエッチングを施すことにより、エッチングストッパ膜のうち、第１の厚みを有する領域に第１コンタクトホールを形成するとともに、第１の厚みよりも薄い第２の厚みを有する領域に第２コンタクトホールを形成する。第１コンタクトホール内および第２コンタクトホール内に、それぞれプラグを形成する。コンタクトホール形成工程では、第１コンタクトホールおよび第２コンタクトホールのうち、先にエッチングストッパ膜の部分が露出する第１コンタクトホール内のエッチングストッパ膜の部分が選択的にエッチングされる所定の条件のもとで、層間絶縁膜のエッチングが行われ、その後、エッチングストッパ膜のエッチングが行われる。
【発明の効果】
【００１５】
本発明に係る半導体装置の製造方法によれば、分離絶縁膜の表面に、半導体基板を洗浄するための薬液に対する耐性をもたせるための所定の処理を施すことで、層間絶縁膜に、半導体基板の領域を露出するコンタクトホールを形成する際に、位置ずれが生じたとしても、分離絶縁膜の部分が過度にエッチングされて、不純物領域の直下に位置する半導体基板の領域が露出することが抑えられて、コンタクトホール内に形成されるプラグから半導体基板１の領域へ電流がリークするのを確実に防止することができる。
【００１６】
本発明に係る他の半導体装置の製造方法によれば、第１コンタクトホールおよび第２コンタクトホールのうち、先にエッチングストッパ膜の部分が露出する第１コンタクトホール内のエッチングストッパ膜の部分が選択的にエッチングされる所定の条件のもとで、層間絶縁膜のエッチングが行われ、その後、エッチングストッパ膜のエッチングが行われる。これにより、第２コンタクトホールの底に位置する分離絶縁膜の部分が過度にエッチングされて、半導体基板の領域が露出することが抑えられる。その結果、コンタクトホール内に形成されるプラグから半導体基板１の領域へ電流がリークするのを確実に防止することができる。
【発明を実施するための最良の形態】
【００１７】
実施の形態１
本発明の実施の形態１に係る半導体装置の製造方法について説明する。図１に示すように、半導体基板１の主表面上にシリコン酸化膜２が形成される。そのシリコン酸化膜２上にシリコン窒化膜３が形成される。そのシリコン窒化膜３上に、素子分離領域を形成するための所定のレジストパターン４が形成される。そのレジストパターン４をマスクとしてシリコン窒化膜３に異方性エッチングを施すことにより、マスクとしてのシリコン窒化膜（図示せず）が所定のパターンに形成される。そのシリコン窒化膜をマスクとして、半導体基板１に異方性エッチングを施すことにより、所定の深さのトレンチ（図示せず）が形成される。
【００１８】
次に、そのトレンチを充填するように半導体基板１上にシリコン酸化膜（図示せず）が形成される。次に、図２に示すように、そのシリコン酸化膜に化学的機械研磨処理を施すことにより、トレンチ５内に位置するシリコン酸化膜の部分を残してシリコン窒化膜３の上面上に位置するシリコン酸化膜の部分が除去される。こうして、トレンチ５内に分離酸化膜６が形成される。次に、露出している分離酸化膜６にウェットエッチングが施される。次に、図３に示すように、不純物イオンを注入することにより、分離酸化膜６の表面に、分離酸化膜６のエッチング特性とは異なるエッチング特性を有する改質層７が形成される。次に、図４に示すように、シリコン窒化膜３が除去される。
【００１９】
その後、素子分離領域によって仕切られた半導体基板の領域（素子形成領域）に、トランジスタ等の所定の半導体素子が形成される。図５に示すように、たとえば、素子形成領域には、トランジスタのソース・ドレイン領域１４が形成される。そのソース・ドレイン領域１４の表面に、サリサイドプロセスによって金属シリサイド９が形成される。金属シリサイド９を覆うように、半導体基板１上に、たとえば、シリコン窒化膜等のエッチングストッパ膜１０が形成される。そのエッチングストッパ膜１０上にシリコン酸化膜等の層間絶縁膜１６が形成される。
【００２０】
その層間絶縁膜１６上に、コンタクトホールを形成するための所定のレジストパターン１７が形成される。ここでは、作用効果を説明するために、写真製版のアライメントのずれによって、素子形成領域と素子分離領域との境界を挟んで、素子形成領域に位置する半導体基板１の領域と、素子分離領域に位置する分離酸化膜６の部分の双方が露出する態様のコンタクトホールが形成される場合を想定する。
【００２１】
次に、図６に示すように、レジストパターン１７をマスクとして、層間絶縁膜１６に異方性エッチングを施し、さらに、エッチングストッパ膜１０に異方性エッチングを施すことによって、金属シリサイド９の表面を露出するコンタクトホール１６ａ，１６ｂが形成される。その後、図７に示すように、レジストパターン１７が除去される。次に、図８に示すように、コンタクトホール１６ａ，１６ｂ内にプラグ１８ａ，１８ｂが形成される。こうして、半導体装置の主要部分が形成される。
【００２２】
上述した半導体装置の製造方法では、特に、素子分離領域の分離酸化膜６の表面に改質層７が形成されていることで、各ウェハプロセスに対応した洗浄等のウェット処理に伴う薬液等によって、分離酸化膜６のリセス量が抑えられることになる。これにより、たとえ、コンタクトホール１６ａ，１６ｂの位置ずれが生じたとしても、コンタクトホール１６ａ，１６ｂの底に、ソース・ドレイン領域１４の直下に位置する半導体基板１の領域が露出するのを防止することができる。このことについて、比較例に係る半導体装置との関係で説明する。
【００２３】
図９に示すように、比較例に係る半導体装置では、半導体基板１０１の所定の領域にトレンチ１０５が形成され、そのトレンチ１０５内に分離酸化膜１０６が形成される。その分離酸化膜１０６が形成された後に、トランジスタ等の所定の半導体素子が形成される間に行われる洗浄処理の洗浄液によって分離酸化膜１０６の表面が削られることになる。そのため、分離酸化膜１０６の表面の位置が半導体基板の表面から、たとえば距離Ｒだけ下がってしまう。
【００２４】
その状態で、エッチングストッパ１１０および層間絶縁膜１１６が形成されて、その層間絶縁膜１１６にコンタクトホール１１６ａ，１１６ｂが形成されると、分離酸化膜１０６の表面が下がっていることによって、コンタクトホールのレジストパターンが位置ずれを起こした場合には、コンタクトホール１１６ａ，１１６ｂの底には、ソース・ドレイン領域１１４の直下に位置する半導体基板１０１の領域の部分が露出する場合がある。このため、そのようなコンタクトホール１１６ａ，１１６ｂ内にプラグ１１８ａ，１１８ｂが形成されると、丸枠Ａ内に示すように、プラグ１１８ａ，１１８ｂが半導体基板１０１の領域と電気的に短絡してしまい、電流がリークしてしまうことがある。
【００２５】
一方、上述した半導体装置の製造方法では、分離酸化膜６の表面に改質層７が形成されていることで、洗浄に伴う薬液等によって分離酸化膜６のリセス量が抑えられることになる。これにより、たとえ、コンタクトホール１６ａ，１６ｂの位置ずれが生じたとしても、コンタクトホール１６ａ，１６ｂの底に、ソース・ドレイン領域１４の直下に位置する半導体基板１の領域が露出するのを防止することができて、コンタクトホール１６ａ，１６ｂ内に形成されるプラグ１８ａ，１８ｂから半導体基板１の領域へ電流がリークするのを確実に防止することができる。
【００２６】
実施の形態２
本発明の実施の形態２に係る半導体装置の製造方法について説明する。前述した図１および図２に示す工程と同様の工程を経た後、図１０に示すように、分離酸化膜６にウェットエッチングを施し、図１１に示すように、さらに分離酸化膜６にウェットエッチングを施して、分離酸化膜６の表面の位置を半導体基板１の表面の位置よりも下げる。次に、図１２に示すように、選択エピタキシャル成長法または選択成膜により分離酸化膜６の表面にだけ、薬液に対する耐性を有する選択成長層８が形成される。その後、シリコン窒化膜３が除去される。次に、図５〜図８に示す工程と同様の工程を経て、図１３に示すように、コンタクトホール１６ａ，１６ｂ内にプラグ１８ａ，１８ｂが形成される。こうして、半導体装置の主要部分が形成される。
【００２７】
上述した半導体装置の製造方法では、特に、素子分離領域の分離酸化膜６の表面に薬液に対する耐性を有する選択成長層８が形成されていることで、洗浄に伴う薬液等によって分離酸化膜６のリセス量が抑えられることになる。これにより、たとえ、コンタクトホール１６ａ，１６ｂの位置ずれが生じたとしても、コンタクトホール１６ａ，１６ｂの底に、ソース・ドレイン領域１４の直下に位置する半導体基板１の領域が露出するのを防止し、コンタクトホール１６ａ，１６ｂ内に形成されるプラグ１８ａ，１８ｂから半導体基板１の領域へ電流がリークするのを確実に防止することができる。
【００２８】
なお、上述した、半導体装置の製造方法では、選択成長層８をシリコン窒化膜３を除去する前に形成する場合を例に挙げて説明したが、シリコン窒化膜３を除去した後に選択成長層８を形成してもよい。また、ゲート電極を覆うシリコン窒化膜を形成した後、あるいは、金属シリサイド膜９を形成した後に選択成長膜８を形成するようにしてもよい。
【００２９】
実施の形態３
本発明の実施の形態３に係る半導体装置の製造方法について説明する。図１４に示すように、半導体基板１の所定の領域にトレンチ５が形成され、そのトレンチ５に分離酸化膜６が形成される。その後、半導体基板１の領域（素子形成領域）に、ゲート電極１１ａ，１１ｂおよびソース・ドレイン領域１４が形成される。また、ゲート電極１１ａ，１１ｂの側面上にサイドウォール絶縁膜１２が形成される。さらに、ソース・ドレイン領域１４の表面およびゲート電極１１ａ，１１ｂの表面に、サリサイドプロセスによって金属シリサイド９が形成される。次に、ゲート電極１１ａ，１１ｂを覆うように半導体基板１上にエッチングストッパ膜１０が形成される。そのエッチングストッパ膜１０上に、層間絶縁膜１６が形成される。
【００３０】
次に、図１５に示すように、層間絶縁膜１６上にコンタクトホールを形成するためのレジストパターン１７が形成される。そのレジストパターン１７をマスクとして層間絶縁膜１６に異方性エッチングが施される。この工程では、ゲート電極１１ａとゲート電極１１ｂとの間のエッチングストッパ膜の埋め込み形状がファセット形状であることを利用して、ガス系やガス流量を変更したり、バイアス印加電力を増加したりする等、層間絶縁膜１６のエッチング条件を変更してスパッタリング効果を高めることにより、エッチングストッパ膜１０とのエッチング選択比を低くし、ゲート電極１１ａとゲート電極１１ｂとの間のエッチングストッパ膜が選択的に削れるようにする。
【００３１】
このようなエッチング条件とすることで、図１５に示すように、ゲート電極１１ａとゲート電極１１ｂとの間に位置する比較的膜厚が厚いエッチングストッパ膜１０の部分が露出した後では、そのエッチングストッパ膜１０の部分が選択的にエッチングされることになる。これにより、図１６に示すように、層間絶縁膜１６のエッチングが完了した時点で、コンタクトホール１６ａの底に位置するエッチングストッパ膜１０の残膜と、コンタクトホール１６ｂの底に位置するエッチングストッパ膜１０の部分の残膜との膜厚差が少ない状態となり、続いて行われるエッチングストッパ膜のエッチングにおいて、コンタクトホール１６aの金属シリサイド９の表面を露出させるために必要なエッチングストッパ膜のエッチング量を少なくすることができる。
【００３２】
こうして、図１７に示すように、金属シリサイド９の表面を露出するコンタクトホール１６ａ，１６ｂがそれぞれ形成される。その後、図１８に示すように、コンタクトホール１６ａ，１６ｂ内にプラグ１８ａ，１８ｂが形成される。こうして、半導体装置の主要部分が形成される。
【００３３】
上述した半導体装置の製造方法では、特に、コンタクトホールを形成する際のエッチングにおいて、層間絶縁膜１６のエッチングの条件は、エッチングストッパ膜１０とのエッチング選択比が小さくなる条件とされる。これにより、たとえ、コンタクトホール１６ｂの位置ずれが生じたとしても、コンタクトホール１６ｂの底に、ソース・ドレイン領域１４の直下に位置する半導体基板１の領域が露出するのを防止することができる。このことについて、比較例に係る半導体装置との関係で説明する。
【００３４】
図１９に示すように、比較例に係る半導体装置では、半導体基板１０１の所定の領域にトレンチ１０５が形成され、そのトレンチ１０５内に分離酸化膜１０６が形成された後に、半導体基板１の領域にゲート電極１１１ａ，１１１ｂ、サイドウォール絶縁膜１１２、ソース・ドレイン領域１４、金属シリサイド１０９が形成される。次に、そのゲート電極１１１ａ，１１１ｂを覆うように半導体基板１０１上にエッチングストッパ膜１１０が形成され、さらに、そのエッチングストッパ膜１１０上に層間絶縁膜１１６が形成される。次に、その層間絶縁膜１１６上に形成される所定のレジストパターン（図示せず）をマスクとして、エッチングストッパ膜１１０に対して層間絶縁膜１１６が選択的にエッチングされるエッチング条件のもとで層間絶縁膜１１６にエッチングが施される。
【００３５】
次に、エッチングストッパ膜１１０の表面が露出すると、エッチングストッパ膜１１０のエッチングに適した条件のもとでエッチングストッパ膜１１０にエッチングが施されることになる。ゲート電極１１１ａとゲート電極１１１ｂとの間の間隔が狭いと、エッチングストッパ膜１１０で埋まってしまうため、ゲート電極１１１ａとゲート電極１１１ｂとの間に位置するエッチングストッパ膜１１０の部分の膜厚は、他の領域に位置するエッチングストッパ膜１１０の部分の膜厚に比べて厚い。
【００３６】
そのため、コンタクトホール１１６ｂの底に位置するエッチングストッパ膜１１０が露出した時点では、コンタクトホール１１６ａの底には、まだ、エッチングストッパ膜１１０が厚く残っている。そうすると、コンタクトホール１１６ａの底に残るエッチングストッパ膜１１０を除去する間に、コンタクトホール１１６ｂの底の部分にはオーバエッチングが施されることになる。
【００３７】
このとき、コンタクトホールのレジストパターンが位置ずれを起こした場合には、結果的に、分離酸化膜１０６がエッチングされてしまい、丸枠Ａ内に示すように、コンタクトホール１１６ｂの底には、ソース・ドレイン領域１１４の直下に位置する半導体基板１０１の領域の部分が露出する場合がある。このため、そのようなコンタクトホール１１６ｂ内にプラグ（図示せず）が形成されると、そのプラグが半導体基板１０１の領域と電気的に短絡してしまい、電流がリークしてしまうことがある。
【００３８】
一方、上述した半導体装置の製造方法では、コンタクトホールを形成する際のエッチングにおいて、層間絶縁膜１６のエッチングの条件は、スパッタリング効果を高めた、ファセット形状のエッチングストッパ膜１０とのエッチング選択比が小さくなる条件とされる。つまり、ゲート電極１１１ａとゲート電極１１１ｂとの間に位置するエッチングストッパ膜１０がより選択的にエッチングされる条件とされる。これにより、比較例のように、コンタクトホール１１６ａの底に残るエッチングストッパ膜１１０を除去する間に、コンタクトホール１１６ｂの底の部分にはオーバエッチングが施されるようなことはなくなり、たとえ、コンタクトホール１６ｂの位置ずれが生じたとしても、コンタクトホール１６ｂの底に、ソース・ドレイン領域１４の直下に位置する半導体基板１の領域が露出するのを防止することができる。
【００３９】
実施の形態４
本発明の実施の形態４に係る半導体装置の製造方法について説明する。前述した図１４に示す工程と同様にして、図２０に示すように、半導体基板１の素子形成領域に、ゲート電極１１ａ，１１ｂ、ソース・ドレイン領域１４、サイドウォール絶縁膜１２および金属シリサイド９が形成される。
【００４０】
次に、ゲート電極１１ａ，１１ｂを覆うように半導体基板１上にエッチングストッパ膜１５が形成される。このとき、成膜温度のより低い条件のもとで形成することにより、層間絶縁膜のエッチングにおいて、比較的エッチングされやすいエッチングストッパ膜１５が形成される。次に、図２１に示すように、エッチングストッパ膜１５上に、層間絶縁膜１６が形成される。
【００４１】
次に、層間絶縁膜１６上にコンタクトホールを形成するためのレジストパターン（図示せず）が形成される。そのレジストパターンをマスクとして層間絶縁膜１６に異方性エッチングが施される。この工程では、エッチングストッパ膜１５として、層間絶縁膜１６のエッチングにおいて、比較的エッチングされやすいエッチングストッパ膜が形成されている。
【００４２】
このため、ゲート電極１１ａとゲート電極１１ｂとの間に位置する比較的膜厚が厚いエッチングストッパ膜１５の部分が露出した後では、そのエッチングストッパ膜１５の部分がファセット形状であるため選択的にエッチングされることになる。これにより、層間絶縁膜１６のエッチングが完了した時点で、コンタクトホール１６ａの底に位置するエッチングストッパ膜１０の残膜と、コンタクトホール１６ｂの底に位置するエッチングストッパ膜１０の部分の残膜との膜厚差が少ない状態となり、続いて行われるエッチングストッパ膜のエッチングにおいて、コンタクトホール１６ｂのエッチングがコンタクトホール１６ａのエッチングに対して過度に進行して、ソース・ドレイン領域１４の直下に位置する半導体基板１の領域が露出するようなことはなくなる。その後、図２２に示すように、コンタクトホール１６ａ，１６ｂ内にプラグ１８ａ，１８ｂが形成される。こうして、半導体装置の主要部分が形成される。
【００４３】
上述した半導体装置の製造方法では、エッチングストッパ膜１５として、層間絶縁膜１６のエッチングにおいて、比較的エッチングされやすいエッチングストッパ膜が形成されている。これにより、コンタクトホール１６ａの底に位置するエッチングストッパ膜１５の残膜と、コンタクトホール１６ｂの底に位置するエッチングストッパ膜１５の部分の残膜との膜厚差が大きくなることなくエッチングされて、分離酸化膜６が過度にエッチングされて、ソース・ドレイン領域１４の直下に位置する半導体基板１の領域が露出するようなことはなくなる。その結果、プラグが半導体基板１の領域と電気的に短絡してしまい、電流がリークしてしまうのを阻止することができる。
【００４４】
今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００４５】
【図１】本発明の実施の形態１に係る半導体装置の製造方法の一工程を示す断面図である。
【図２】同実施の形態において、図１に示す工程の後に行われる工程を示す断面図である。
【図３】同実施の形態において、図２に示す工程の後に行われる工程を示す断面図である。
【図４】同実施の形態において、図３に示す工程の後に行われる工程を示す断面図である。
【図５】同実施の形態において、図４に示す工程の後に行われる工程を示す断面図である。
【図６】同実施の形態において、図５に示す工程の後に行われる工程を示す断面図である。
【図７】同実施の形態において、図６に示す工程の後に行われる工程を示す断面図である。
【図８】同実施の形態において、図７に示す工程の後に行われる工程を示す断面図である。
【図９】比較例に係る半導体装置の製造方法の一工程を示す断面図である。
【図１０】本発明の実施の形態２に係る半導体装置の製造方法の一工程を示す断面図である。
【図１１】同実施の形態において、図１０に示す工程の後に行われる工程を示す断面図である。
【図１２】同実施の形態において、図１１に示す工程の後に行われる工程を示す断面図である。
【図１３】同実施の形態において、図１２に示す工程の後に行われる工程を示す断面図である。
【図１４】本発明の実施の形態３に係る半導体装置の製造方法の一工程を示す断面図である。
【図１５】同実施の形態において、図１４に示す工程の後に行われる工程を示す断面図である。
【図１６】同実施の形態において、図１５に示す工程の後に行われる工程を示す断面図である。
【図１７】同実施の形態において、図１６に示す工程の後に行われる工程を示す断面図である。
【図１８】同実施の形態において、図１７に示す工程の後に行われる工程を示す断面図である。
【図１９】比較例に係る半導体装置の製造方法の一工程を示す断面図である。
【図２０】本発明の実施の形態４に係る半導体装置の製造方法の一工程を示す断面図である。
【図２１】同実施の形態において、図２０に示す工程の後に行われる工程を示す断面図である。
【図２２】同実施の形態において、図２１に示す工程の後に行われる工程を示す断面図である。
【符号の説明】
【００４６】
１  半導体基板、２  シリコン酸化膜、３  シリコン窒化膜、４  レジストパターン、５  トレンチ、６  分離酸化膜、７  改質層、８  選択成長層、９  金属シリサイド、１０  エッチングストッパ膜、１１，１１ａ，１１ｂ  ゲート電極、１２  サイドウォール絶縁膜、１４  ソース・ドレイン領域、１５  エッチングストッパ膜、１６  層間絶縁膜、１６ａ，１６ｂ  コンタクトホール、１７  レジストパターン、１８ａ，１８ｂ  プラグ。
【図１】
2010050203.tif 000003
【図２】
2010050203.tif 000004
【図３】
2010050203.tif 000005
【図４】
2010050203.tif 000006
【図５】
2010050203.tif 000007
【図６】
2010050203.tif 000008
【図７】
2010050203.tif 000009
【図８】
2010050203.tif 000010
【図９】
2010050203.tif 000011
【図１０】
2010050203.tif 000012
【図１１】
2010050203.tif 000013
【図１２】
2010050203.tif 000014
【図１３】
2010050203.tif 000015
【図１４】
2010050203.tif 000016
【図１５】
2010050203.tif 000017
【図１６】
2010050203.tif 000018
【図１７】
2010050203.tif 000019
【図１８】
2010050203.tif 000020
【図１９】
2010050203.tif 000021
【図２０】
2010050203.tif 000022
【図２１】
2010050203.tif 000023
【図２２】
2010050203.tif 000024