(57)【要約】【課題】受信情報の解析を正確に行うことを可能とする通信装置を実現する。【解決手段】無線通信による受信信号から受信情報の検出処理を実行する構成において、検波部がキャリア信号に重畳された受信情報を入力して受信情報を含む検波信号を生成し、パーシャルレスポンス等化処理部が、前記検波信号に対するパーシャルレスポンス等化処理による信号処理を実行し、パーシャルレスポンス等化処理部において補正された信号を例えばビタビデコーダによって構成される検出部に入力して受信情報を取得する。本構成により、通信路において発生する歪みがパーシャルレスポンス等化処理部において補正され、補正信号から受信情報の取得を行う構成としたので例えば伝送レートの高い通信などにおいても正確な情報伝送が可能となる。【選択図】図７
2010124361.tif 000002
【特許請求の範囲】
【請求項１】
無線通信による受信信号から受信情報の検出処理を実行する信号検出部を有し、
前記信号検出部は、
キャリア信号に受信情報が重畳された受信信号を入力し、該受信信号の包絡線変化を解析して受信情報を含む検波信号を生成する検波部と、
前記検波信号に対するパーシャルレスポンス等化処理による信号処理を実行するパーシャルレスポンス等化処理部と、
前記パーシャルレスポンス等化処理部の生成した処理信号を入力してビタビデコードを適用した受信情報検出を行う検出部を有する通信装置。
【請求項２】
前記パーシャルレスポンス等化処理部は、処理方式として、ＰＲ１（Ｐａｒｔｉａｌ  Ｒｅｓｐｏｎｓｅ  ｃｌａｓｓ１）、またはＰＲ４（Ｐａｒｔｉａｌ  Ｒｅｓｐｏｎｓｅ  ｃｌａｓｓ４）、または、ＥＰＲ４（Ｅｘｔｅｎｄｅｄ  Ｐａｒｔｉａｌ  Ｒｅｓｐｏｎｓｅ  ｃｌａｓｓ４）のいずれかの方式に従った処理を実行する構成である請求項１に記載の通信装置。
【請求項３】
前記通信装置は、さらに、
前記検波部の生成する検波信号に対するデジタル変換処理を実行してデジタル信号を生成するアナログデジタルコンバータを有し、
前記パーシャルレスポンス等化処理部は、前記デジタル信号を入力して、パーシャルレスポンス等化処理をデジタル信号処理として行う構成である請求項１に記載の通信装置。
【請求項４】
前記通信装置は、さらに、
前記検波部の生成する検波信号に対するデジタル変換処理を実行する際、前記受信情報の伝送レートより高い周波数でサンプリングしてデジタル信号を生成するアナログデジタルコンバータと、
前記アナログデジタルコンバータの出力するデジタル信号から前記受信情報の伝送レートに応じた特定のサンプルデータの選択処理を行うＰＬＬ回路を有し、
前記パーシャルレスポンス等化処理部は、前記ＰＬＬ回路において選択されたデジタル信号に対するパーシャルレスポンス等化処理を行う構成である請求項１に記載の通信装置。
【請求項５】
前記ＰＬＬ回路の前段にローパスフィルタ（ＬＰＦ）を有する構成である請求項４に記載の通信装置。
【請求項６】
前記通信装置は、さらに、
前記受信信号の特性に応じた最適な等化処理特性を解析し、該解析結果に応じた等化処理を前記パーシャルレスポンス等化処理部において実行させる構成を有する請求項１に記載の通信装置。
【請求項７】
前記通信装置は、
異なるパーシャルレスポンス等化処理を実行する複数のパーシャルレスポンス等化処理部と、
前記複数のパーシャルレスポンス等化処理部の処理結果に基づく受信情報検出を実行する複数の検出部と、
前記複数の検出部の出力に含まれるヘッダの解析を実行するヘッダ検出部と、
前記ヘッダ検出部の解析結果に応じて出力を選択する信号選択部を有し、
前記ヘッダ検出部は、
ヘッダ内の同期（ＳＹＮＣ）情報の検出、またはエラー率検出の少なくともいずれかの検出処理を実行し、
前記信号選択部は、
前記ヘッダ検出部の検出結果に基づく出力の評価を行い、前記複数の検出部の出力から最良の処理結果を選択して出力する構成である請求項１に記載の通信装置。
【請求項８】
前記通信装置は、さらに、
コンパレータにおいて、２値等化処理に基づく受信データの検出処理を実行する処理系列を有し、
前記ヘッダ検出部は、
前記複数のパーシャルレスポンス等化処理部の処理結果に含まれるヘッダの解析とともに、前記２値等化処理結果に含まれるヘッダの解析を実行する構成であり、
前記信号選択部は、
前記複数のパーシャルレスポンス等化処理部の処理結果、および前記２値等化処理結果に含まれるヘッダの解析結果に基づく出力の評価を行い、該評価に基づいて最良の処理結果を選択して出力する構成である請求項７に記載の通信装置。
【請求項９】
前記受信信号は、ＡＳＫ変調（振幅偏移変調：Ａｍｐｌｉｔｕｄｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）方式によって変調された信号である請求項１〜８いずれかに記載の通信装置。
【請求項１０】
通信装置において受信情報の検出を行う信号処理方法であり、
信号検出部が、無線通信による受信信号から受信情報の検出処理を実行する信号検出ステップを有し、
前記信号検出ステップは、
検波部が、キャリア信号に受信情報が重畳された受信信号を入力し、該受信信号の包絡線変化を解析して受信情報を含む検波信号を生成する検波ステップと、
パーシャルレスポンス等化処理部が、前記検波信号に対するパーシャルレスポンス等化処理による信号処理を実行するパーシャルレスポンス等化処理ステップと、
検出部が、前記パーシャルレスポンス等化処理ステップにおいて生成した処理信号を入力してビタビデコードを適用した受信情報検出を行う検出ステップを有する信号処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信装置、および信号処理方法に関する。特に、例えばＩＣカードなどにおいて実行される近接通信に利用可能な通信装置、および信号処理方法に関する。
【背景技術】
【０００２】
近年、近接通信機能を持つＩＣカードや携帯電話等の携帯端末が多く利用されている。例えばソニーの開発したＩＣカードであるＦｅｌｉＣａ（登録商標）が知られている。近接通信の通信規格としては、例えばソニーとＰｈｉｌｉｐｓ社の開発した短距離無線通信規格であるＮＦＣ（Ｎｅａｒ  Ｆｉｅｌｄ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ）規格がある。
【０００３】
近接通信では、例えば１３．５６ＭＨｚのキャリア周波数が用いられ、送受信間距離を密着（０）から１０数ｃｍの範囲とした通信が行われる。この通信の概略について図１と図２を参照して説明する。この距離では送信・受信のアンテナをコイルとする磁気結合と考えてよい。一対のトランスである。
【０００４】
図１は、リーダライタ１０から例えばＩＣカードなどのトランスポンダ２０に対するデータ送信処理を示す図である。図２はトランスポンダ２０からリーダライタ１０に対するデータ送信処理を示す図である。
【０００５】
図１を参照して、リーダライタ１０から例えばＩＣカードなどのトランスポンダ２０に対するデータ送信処理について説明する。図１（ａ）に示すようにリーダライタ１０は、２１２ｋｂｐｓの送信情報（信号Ｓ１ｂ）を１３．５６ＭＨｚのキャリア信号（信号Ｓ１ａ）に載せた変調信号（信号Ｓ１ｃ）を送信アンプからコイルを介してトランスポンダ２０に送信している。トランスポンダ２０はコイルを介して受信信号（信号Ｓ１ｄ）を受信する。
【０００６】
図１（ｂ）には、
キャリア信号波形（信号Ｓ１ａ）
送信情報波形（信号Ｓ１ｂ）
送信信号波形（信号Ｓ１ｃ）
受信信号波形（信号Ｓ１ｄ）
これら信号Ｓ１ａ〜Ｓ１ｄの信号波形を示している。
【０００７】
図２を参照して、ＩＣカードなどのトランスポンダ２０からリーダライタ１０に対するデータ送信処理について説明する。図２（ａ）に示すようにリーダライタ１０は、１３．５６ＭＨｚのキャリア信号（信号Ｓ２ａ）を送信アンプからコイルを介してトランスポンダ２０に送信する。トランスポンダ２０は、２１２ｋｂｐｓの送信情報（信号Ｓ２ｂ）を変調して生成した送信信号（信号Ｓ２ｃ）をリーダライタ１０に送信する。リーダライタ１０はコイルを介して受信信号（信号Ｓ２ｄ）を受信する。
【０００８】
図２（ｂ）には、
キャリア信号波形（信号Ｓ２ａ）
送信情報波形（信号Ｓ２ｂ）
送信信号波形（信号Ｓ２ｃ）
受信信号波形（信号Ｓ２ｄ）
これら信号Ｓ２ａ〜Ｓ２ｄの信号波形を示している。
【０００９】
トランスポンダ２０は、送ろうとするデータに応じてアンテナインピーダンスを変える。するとその影響で、リーダライタ１０は自身が出力しているキャリア信号レベルがアンテナ部（コイル）のところで変化する。トランスポンダ２０はキャリア発振という大きな電力を必要としない。
【００１０】
図１、図２に示すリーダライタ１０とトランスポンダ２０との間では、送受信間距離を密着（０）から１０数ｃｍの範囲とした通信が行われる。図１、図２に示すリーダライタ１０とトランスポンダ２０との間で行われる近接通信では、送信情報をキャリア信号に重畳した通信データが送受信されることになる。  なお、変調方式としてはＡＳＫ変調（振幅偏移変調：Ａｍｐｌｉｔｕｄｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）方式を採用している。
【００１１】
送信情報は、１／０のビット列であり、その送信情報の波形は図１（ｂ）の送信情報波形（信号Ｓ１ｂ）に対応する。ＡＳＫ変調では、この送信情報を、送信情報のビットレートより高い周波数を持つキャリア信号の振幅の変化に変換して伝送する。例えば送信データ［１］を１００％キャリア信号振幅、送信データ［０］を９０％キャリア信号振幅という具合である。
【００１２】
受信側では、このＡＳＫ変調された信号を受信して、この受信信号のデコード処理によって、送信情報の１／０のビット列を取り出すことになる。デコード（データの検出）は、ＡＳＫ変調信号の包絡線検波を行い、キャリア信号の振幅変化をデータ１のとき高電位、データ０のとき低電位となる信号に変換して、タイミング同期をかけて１／０の送信データ列を再現する。
【００１３】
図３を参照して従来の通信装置における受信信号の検出回路の一般的な構成と、検出回路における検出信号について説明する。図３（ａ）は、従来の通信装置における受信信号の検出回路の構成を示している。これらは、例えば図１に示すＩＣカード等のトランスポンダ２０の検出回路２１、あるいは図２に示すリーダライタ１０の検出回路１１の構成に相当する。図３（ｂ）は、図３（ａ）に示す検出回路の各ポイントにおける信号波形を示している。
【００１４】
検出回路は、図３（ａ）に示すように、増幅器３１、検波器３２、ハイパスフィルタ（ＨＰＦ）３３、コンパレータ３４を有する。アンテナとしてのコイルを介して入力する受信信号は、図３（ｂ）に示す［信号Ｓ３ａ］のような入力波形となる。
【００１５】
この入力波形［信号Ｓ３ａ］は、増幅器３１において、十分な振幅を持つように適切な倍率で増幅または減衰される。増幅器３１は、図３（ｂ）に示すような［信号Ｓ３ｂ］を出力する。なお、増幅器３１は、減衰器またはオートゲインコントローラ（ＡＧＣ）などによって構成される場合もある。
【００１６】
増幅器３１の出力［信号Ｓ３ｂ］は検波器３２に入力され、増幅された信号の振幅情報を抽出する検波処理が行われる。この結果として検波器３２は図３（ｂ）に示すような［信号Ｓ３ｃ］を出力する。
【００１７】
検波器３２の検波信号［信号Ｓ３ｃ］は、ハイパスフィルタ（ＨＰＦ）３３に入力される。ハイパスフィルタ（ＨＰＦ）３３は、検波信号［信号Ｓ３ｃ］に対して、波形の中点電位をゼロレベルに設定する直流成分の除去を行ない、ＤＣオフセットの除去された検波波形を生成する。図３（ｂ）に示す［信号Ｓ３ｄ］である。
【００１８】
ハイパスフィルタ（ＨＰＦ）３３の出力、すなわち、ＤＣオフセットの除去された検波波形［信号Ｓ３ｄ］は、コンパレータ３４に入力される。コンパレータ３４は、ゼロレベルを閾値として、［１／０］の２値信号を生成して出力する。すなわち、図３（ｂ）に示す［信号Ｓ３ｅ］を受信情報波形として生成して出力する。
【００１９】
従来の近接通信における受信信号検出回路は、このような構成をこの図３に示すような構成を有し、これらの構成による信号処理によって、受信信号である［信号Ｓ３ａ］から受信情報としての２値信号［信号Ｓ３ｄ］を生成していた。
【００２０】
検出のために必要な周波数帯域幅は、データ列のレートをＢ（ＭＨｚ）とすると、キャリア周波数を中心として±Ｂの概ね８０％〜１００％が必要になる。それはキャリアがデータで変調されることにより、キャリア近傍にデータのスペクトルが広がるからである。スペクトルの特性を図４に示す。
【００２１】
図１、図２を参照して説明した通信装置間の近接通信では、このような周波数方向の広がりのある信号を伝送する。そのチャネル（伝送路）特性について考察してみる。チャネルが信号スペクトルの広がっている帯域内で平坦特性なら伝送波形は歪を生じない。しかし、先に説明したＦｅｌｉＣａ（登録商標）やＮＦＣ（Ｎｅａｒ  Ｆｉｅｌｄ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ）規格に従った通信の特性として、図５に示すような特性がある。図５は、周波数と、送信アンテナ電圧との対応関係（結合係数ｋ＝０．０１の場合）を示している。これはキャリア周波数（１３．５６ＭＮｚ）近傍だけを選択的に増幅し、通信距離を伸ばすための手段である。
【００２２】
図４のうちスペクトルが狭い条件（伝送レート）なら、図５のキャリア周波数（１３．５６ＭＮｚ）近傍、すなわちピーク近傍のそれほど減衰しない範囲で通信が行えるので波形の歪は少ない。しかしスペクトルが広がるほど、つまり伝送レートが上がるほど、必要帯域が減衰して伝送されるので波形の歪は大きくなる。
【００２３】
ここで、ある伝送レートで通信が成り立っている系を考える。つまりチャネル帯域制限で歪が生じても誤り無く検出することができているとする。
次にそのチャネル系で、伝送レートを２倍に上げる。伝送信号のスペクトラムは、キャリア周波数を中心に２倍の範囲に広がる。すると必要帯域の減衰は増加し、歪が増す。その結果、受信側では、歪みの大きな信号を受信することになり、結果として正確な受信情報の解析ができなくなり、１／０判定のエラーが増加する。
【００２４】
このように、帯域制限のあるチャネルにおける伝送では、伝送レートを上げると、必要帯域が広がることにより、従来のレートでは実用になっていたものが、実用にならなくなるという問題がある。
【発明の開示】
【発明が解決しようとする課題】
【００２５】
本発明は、例えば上述の問題点に鑑みてなされたものであり、伝送レートが高くなっても、エラー率を低減させて正確な受信データの解析を可能とした通信装置、および信号処理方法を提供することを目的とする。
【課題を解決するための手段】
【００２６】
本発明の第１の側面は、
無線通信による受信信号から受信情報の検出処理を実行する信号検出部を有し、
前記信号検出部は、
キャリア信号に受信情報が重畳された受信信号を入力し、該受信信号の包絡線変化を解析して受信情報を含む検波信号を生成する検波部と、
前記検波信号に対するパーシャルレスポンス等化処理による信号処理を実行するパーシャルレスポンス等化処理部と、
前記パーシャルレスポンス等化処理部の生成した処理信号を入力してビタビデコードを適用した受信情報検出を行う検出部を有する通信装置にある。
【００２７】
さらに、本発明の通信装置の一実施態様において、前記パーシャルレスポンス等化処理部は、処理方式として、ＰＲ１（Ｐａｒｔｉａｌ  Ｒｅｓｐｏｎｓｅ  ｃｌａｓｓ１）、またはＰＲ４（Ｐａｒｔｉａｌ  Ｒｅｓｐｏｎｓｅ  ｃｌａｓｓ４）、または、ＥＰＲ４（Ｅｘｔｅｎｄｅｄ  Ｐａｒｔｉａｌ  Ｒｅｓｐｏｎｓｅ  ｃｌａｓｓ４）のいずれかの方式に従った処理を実行する構成である。
【００２８】
さらに、本発明の通信装置の一実施態様において、前記通信装置は、さらに、前記検波部の生成する検波信号に対するデジタル変換処理を実行してデジタル信号を生成するアナログデジタルコンバータを有し、前記パーシャルレスポンス等化処理部は、前記デジタル信号を入力して、パーシャルレスポンス等化処理をデジタル信号処理として行う構成である。
【００２９】
さらに、本発明の通信装置の一実施態様において、  前記通信装置は、さらに、前記検波部の生成する検波信号に対するデジタル変換処理を実行する際、前記受信情報の伝送レートより高い周波数でサンプリングしてデジタル信号を生成するアナログデジタルコンバータと、前記アナログデジタルコンバータの出力するデジタル信号から前記受信情報の伝送レートに応じた特定のサンプルデータの選択処理を行うＰＬＬ回路を有し、前記パーシャルレスポンス等化処理部は、前記ＰＬＬ回路において選択されたデジタル信号に対するパーシャルレスポンス等化処理を行う構成である。
【００３０】
さらに、本発明の通信装置の一実施態様において、前記ＰＬＬ回路の前段にローパスフィルタ（ＬＰＦ）を有する構成である。
【００３１】
さらに、本発明の通信装置の一実施態様において、前記通信装置は、さらに、前記受信信号の特性に応じた最適な等化処理特性を解析し、該解析結果に応じた等化処理を前記パーシャルレスポンス等化処理部において実行させる構成を有する。
【００３２】
さらに、本発明の通信装置の一実施態様において、前記通信装置は、異なるパーシャルレスポンス等化処理を実行する複数のパーシャルレスポンス等化処理部と、前記複数のパーシャルレスポンス等化処理部の処理結果に基づく受信情報検出を実行する複数の検出部と、前記複数の検出部の出力に含まれるヘッダの解析を実行するヘッダ検出部と、前記ヘッダ検出部の解析結果に応じて出力を選択する信号選択部を有し、前記ヘッダ検出部は、ヘッダ内の同期（ＳＹＮＣ）情報の検出、またはエラー率検出の少なくともいずれかの検出処理を実行し、前記信号選択部は、前記ヘッダ検出部の検出結果に基づく出力の評価を行い、前記複数の検出部の出力から最良の処理結果を選択して出力する構成である。
【００３３】
さらに、本発明の通信装置の一実施態様において、前記通信装置は、さらに、コンパレータにおいて、２値等化処理に基づく受信データの検出処理を実行する処理系列を有し、前記ヘッダ検出部は、前記複数のパーシャルレスポンス等化処理部の処理結果に含まれるヘッダの解析とともに、前記２値等化処理結果に含まれるヘッダの解析を実行する構成であり、前記信号選択部は、前記複数のパーシャルレスポンス等化処理部の処理結果、および前記２値等化処理結果に含まれるヘッダの解析結果に基づく出力の評価を行い、該評価に基づいて最良の処理結果を選択して出力する構成である。
【００３４】
さらに、本発明の通信装置の一実施態様において、前記受信信号は、ＡＳＫ変調（振幅偏移変調：Ａｍｐｌｉｔｕｄｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）方式によって変調された信号である。
【００３５】
さらに、本発明の第２の側面は、
通信装置において受信情報の検出を行う信号処理方法であり、
信号検出部が、無線通信による受信信号から受信情報の検出処理を実行する信号検出ステップを有し、
前記信号検出ステップは、
検波部が、キャリア信号に受信情報が重畳された受信信号を入力し、該受信信号の包絡線変化を解析して受信情報を含む検波信号を生成する検波ステップと、
パーシャルレスポンス等化処理部が、前記検波信号に対するパーシャルレスポンス等化処理による信号処理を実行するパーシャルレスポンス等化処理ステップと、
検出部が、前記パーシャルレスポンス等化処理ステップにおいて生成した処理信号を入力してビタビデコードを適用した受信情報検出を行う検出ステップを有する信号処理方法にある。
【００３６】
本発明のさらに他の目的、特徴や利点は、後述する本発明の実施例や添付する図面に基づくより詳細な説明によって明らかになるであろう。
【発明の効果】
【００３７】
本発明の一実施例構成によれば、無線通信による受信信号から受信情報の検出処理を実行する構成において、検波部がキャリア信号に重畳された受信情報を入力して受信情報を含む検波信号を生成し、パーシャルレスポンス等化処理部が、前記検波信号に対するパーシャルレスポンス等化処理による信号処理を実行し、パーシャルレスポンス等化処理部において補正された信号を例えばビタビデコーダによって構成される検出部に入力して受信情報を取得する。本構成により、通信路において発生する歪みがパーシャルレスポンス等化処理部において補正され、補正信号から受信情報の取得を行う構成としたので例えば伝送レートの高い通信などにおいても正確な情報伝送が可能となる。
【発明を実施するための最良の形態】
【００３８】
以下、図面を参照しながら本発明の通信装置、および信号処理方法の詳細について説明する。本発明の通信装置は高い伝送レートでの通信においてもエラー率を低減させてデータ送受信を行うことを可能とする。
【００３９】
図６を参照して、本発明の一実施例に係る通信装置の構成例について説明する。図６に示す図は、先に図１、図２を参照して説明したと同様の近接通信を行う通信装置の組み合わせ例を示す図である。すなわちリーダライタ１００と、ＩＣカードなどのトランスポンダ２００の各通信装置を示している。リーダライタ１００、トランスポンダ２００のいずれも本発明に係る通信装置の利用例である。
【００４０】
リーダライタ１００からトランスポンダ２００に対するデータ送信処理、またはトランスポンダ２００からリーダライタ１００に対するデータ送信処理が実行される。データ送受信処理における処理の流れは図１、図２を参照して説明したと同様である。
【００４１】
すなわち、リーダライタ１００から例えばＩＣカードなどのトランスポンダ２００に対するデータ送信処理では、リーダライタ１００は、送信情報１０１をキャリア信号１０２に載せた変調信号を変調器１０３において生成して、送信アンプ１０４からコイル１０５を介してトランスポンダ２００に送信する。トランスポンダ２００はコイル２０２を介して受信した信号を検出回路２１０において検出する。なお、変調方式としては例えばＡＳＫ変調（振幅偏移変調：Ａｍｐｌｉｔｕｄｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）方式を採用している。
【００４２】
一方、ＩＣカードなどのトランスポンダ２００からリーダライタ１００に対するデータ送信処理では以下の処理が行われる。リーダライタ１００は、キャリア信号１０２をコイル１０５を介してトランスポンダ２００に送信する。トランスポンダ２００は、送信情報２０１を変調して生成した送信信号をコイル２０２を介してリーダライタ１００に送信する。リーダライタ１００はコイル２０５を介して受信した信号を検出回路１１０において検出する。
【００４３】
このように、基本的なデータ送受信処理のシーケンスは、図１、図２を参照して説明したと同様である。先に図１、図２を参照して説明した処理では、送信情報の伝送レートは２１２ｋｂｐｓとした。本発明では、さらに高速の伝送レートの高速通信を許容する。高い伝送レートの通信データの解析を行うために検出回路の構成を変更している。図６に示すリーダライタ１００の検出回路１１０、またはトランスポンダ２００の検出回路２１０である。
【００４４】
［検出回路の実施例］
本発明の通信装置における検出回路の一実施例に係る回路構成を図７に示す。図７に示す検出回路３００は、無線通信による受信信号から受信情報の検出処理を実行する信号検出部として機能する。
【００４５】
すなわち、検出回路３００はアンテナとして機能するコイルを介して受信する受信信号であるキャリア信号に重畳された送信情報を抽出して受信情報を構成するビット（１／０）列を抽出する処理を行う。図７に示す検出回路３００は、図６に示すリーダライタ１００の検出回路１１０、またはトランスポンダ２００の検出回路２１０に対応する。
【００４６】
検出回路３００は、図７に示すように、増幅器３０１、検波器３０２、ハイパスフィルタ（ＨＰＦ）３０３、増幅器３０４、アナログデジタルコンバータ（ＡＤＣ）３０５、ＰＬＬ３０６、パーシャルレスポンス等化回路（ＰＲ−ＥＱ）３０７、検出部（ビタビデコーダ）３４８を有する。
【００４７】
このように、本発明の通信装置における検出回路３００は、検波信号に含まれる信号から歪みを取り除いて補正を行うパーシャルレスポンス等化回路（ＰＲ−ＥＱ）３０７を備えている。このパーシャルレスポンス等化回路（ＰＲ−ＥＱ）３０７によって、チャネル（伝送路）で受けた歪みを除去または減少させる。その後、検出部（ビタビデコーダ）３４８において補正された信号の解析処理によるビット列抽出を行うことで、精度の高い受信信号解析を行うことが可能となる。
【００４８】
図７に示す検出回路の各構成部間において伝達される信号パターンについて、図８〜図１０を参照して説明する。
図８は、図７に示す検出回路の前半部、すなわち、増幅器３０１〜増幅器３０４間の信号（信号Ｓ５ａ〜信号Ｓ５ｄ）の遷移を示している。
図９は、図７に示すＡＤＣ３０５に対する入力信号（信号Ｓ５ｅ）からＰＬＬ３０６出力（信号Ｓ５ｇ）までの信号を示している。
図１０は、図７に示すパーシャルレスポンス等化回路（ＰＲ−ＥＱ）３０７の出力信号（信号Ｓ５ｇ）の複数の信号例を示している。
【００４９】
まず、図８を参照して図７に示す検出回路の前半部、すなわち、増幅器３０１〜増幅器３０４間の信号（信号Ｓ５ａ〜信号Ｓ５ｄ）の遷移について説明する。図８（ａ）は、図７に示す検出回路３００の前半部構成を示している。図８（ｂ）は、図８（ａ）に示す検出回路３００の各ポイントにおける信号波形を示している。
【００５０】
アンテナとしてのコイルを介して入力する受信信号は、図８（ｂ）に示す［信号Ｓ５ａ］のような入力波形となる。この入力波形［信号Ｓ５ａ］は、増幅器３０１において、十分な振幅を持つように適切な倍率で増幅または減衰される。増幅器３０１は、図８（ｂ）に示すような［信号Ｓ５ｂ］を出力する。なお、増幅器３０１は、減衰器またはオートゲインコントローラ（ＡＧＣ）などによって構成される場合もある。
【００５１】
増幅器３０１の出力［信号Ｓ５ｂ］は検波器３０２に入力され、増幅された信号の振幅情報を抽出する検波処理が行われる。検波器３０２はキャリア信号に重畳された受信情報を入力してキャリア信号の包絡線変化を解析して受信情報を含む検波信号を生成する。この結果として検波器３０２は図８（ｂ）に示すような［信号Ｓ５ｃ］を出力する。
【００５２】
検波器３０２の検波信号［信号Ｓ５ｃ］は、ハイパスフィルタ（ＨＰＦ）３０３に入力される。ハイパスフィルタ（ＨＰＦ）３０３は、検波信号［信号Ｓ５ｃ］に対して、波形の中点電位をゼロレベルに設定する直流成分の除去を行ない、ＤＣオフセットの除去された検波波形を生成する。図８（ｂ）に示す［信号Ｓ５ｄ］である。
【００５３】
ハイパスフィルタ（ＨＰＦ）３０３の出力、すなわち、ＤＣオフセットの除去された検波波形［信号Ｓ５ｄ］は、増幅器３０４に入力される。増幅器３０４において、十分な振幅を持つように適切な倍率で増幅または減衰される。増幅器３０４は、減衰器またはオートゲインコントローラ（ＡＧＣ）などによって構成される場合もある。
【００５４】
次に、図９を参照して、図７に示すＡＤＣ３０５に対する入力信号（信号Ｓ５ｅ）からＰＬＬ３０６出力（信号Ｓ５ｇ）までの信号について説明する。増幅器３０４は、図９（１）に示すようなＡＤＣ入力［信号Ｓ５ｅ］を出力して、アナログデジタルコンバータ（ＡＤＣ）３０５に入力する。
【００５５】
アナログデジタルコンバータ（ＡＤＣ）３０５は、図９（１）に示すＡＤＣ入力［信号Ｓ５ｅ］を入力して、デジタル信号として出力する。図９（２）に示すＡＤＣ出力［信号Ｓ５ｆ］を出力する。すなわち、アナログデジタルコンバータ（ＡＤＣ）３０５は、図９（１）に示すＡＤＣ入力［信号Ｓ５ｅ］の連続波形（アナログ波形）から、サンプリングクロックに従った所定間隔でサンプリングしたポイントデータのみを取得する。図９（２）に示すＡＤＣ出力［信号Ｓ５ｆ］においてマーカー（白丸）で示したポイントだけになる。一部のみを矢印で指し示している。この先は全てデジタル処理になる。
【００５６】
アナログデジタルコンバータ（ＡＤＣ）３０５で入力アナログ信号を時間離散的に取り込むため、サンプリングクロックとして例えばキャリア信号が用いられる。
【００５７】
例えばキャリア信号が１３．５６ＭＨｚであるＦｅｌｉＣａでは、キャリア周波数の１／６４の約２１２ｋｂｐｓか、１／３２の約４２４ｋｂｐｓのチャネル伝送レートで、送信データの１／０系列が送られる。
【００５８】
ここで、例えば送信データが４２４ｋｂｐｓのデータレートである場合の処理例について考察する。アナログデジタルコンバータ（ＡＤＣ）３０５は、１３．５６ＭＨｚのキャリア信号をサンプリングクロックとして入力アナログ信号を時間離散的に取り込む。このデジタルコンバータ（ＡＤＣ）３０５がサンプリングしたサンプリング列から、３２サンプルデータに１回のサンプルデータを抜き出すことで送信データの推定ができる。
【００５９】
このサンプルデータの抜き出しタイミングを決定するのがＰＬＬ３０６の役割となる。ＰＬＬ３０６は、できるだけ振幅の大きなタイミングで抜き出すように動作する。その結果、図９（３）に示すＰＬＬ出力［信号Ｓ５ｇ］の大きな○で示したポイントが抜き出される。これら抽出データの一部のみを矢印で指し示している。
【００６０】
なお、ＰＬＬ３０６が、アナログデジタルコンバータ（ＡＤＣ）３０５が抽出した３２ポイントのサンプルデータから１ポイントを抜き出すだけの処理を行うとすると、他の３１／３２の情報は無駄になってしまう。また、抜き出した１ポイントだけにたまたま大きなノイズが含まれる場合も想定される。この場合、その抽出ビットは、送受信データとは異なるデータとなりエラーとなってしまう場合がある。このようなエラーを防止するためＰＬＬの前にＬＰＦ（低域通過フィルタ）を入れる構成とすることが好ましい。急激な信号の変化は高い周波数成分によるものとなるので、ＰＬＬの前にＬＰＦ（低域通過フィルタ）を入れ不要な高域を落としノイズを減らす処理を行うものである。なお、この点は、本願のポイントではないので図７には記載していない。
【００６１】
その後、ＰＬＬ３０６の出力は、パーシャルレスポンス等化回路（ＰＲ−ＥＱ）３０７に入力され、パーシャルレスポンス等化処理（ＰＲ等化（ＰＲ−ＥＱ））を実行した後、検出部（ビタビ（Ｖｉｔｅｒｂｉ）デコーダ）３０８において検出処理がなされる。このパーシャルレスポンス等化処理（ＰＲ等化）と、ビダビ（Ｖｉｔｅｒｂｉ）デコーダによる信号検出は、いわゆるＰＲＭＬ（ＰａｒｔｉａｌＲｅｓｐｏｎｓｅ  Ｍａｘｉｍｕｍ  Ｌｉｋｅｌｉｈｏｏｄ）という技術を利用した信号処理である。
【００６２】
ＰＲＭＬは、パーシャルレスポンス方式とビタビ復号方式という２つの信号処理方式を組み合わせて構成される。前半の処理としてのパーシャルレスポンス方式は等化、すなわち信号の波形をきれいに整える処理として行われる。また、後半のビタビ（Ｖｉｔｅｒｂｉ）復号処理は、ノイズが混ざったデータの中から、最尤、すなわち確率的に最も確からしいデータ列を復元する処理として行われる。
【００６３】
例えば波形等化処理は、ごく簡単に言えば波形の高周波成分を持ち上げて各パルス波を孤立させることで実現される。しかしながら、高周波成分を極度に持ち上げると、これに伴なって低周波のノイズも増幅してしまう。このため、パーシャルレスポンスという部分的に波形干渉を許す方式が採用される。
【００６４】
パーシャルレスポンス方式には、ＰＲ１（Ｐａｒｔｉａｌ  Ｒｅｓｐｏｎｓｅ  ｃｌａｓｓ１）や、ＰＲ４（Ｐａｒｔｉａｌ  Ｒｅｓｐｏｎｓｅｃｌａｓｓ  ４）、ＥＰＲ４（Ｅｘｔｅｎｄｅｄ  Ｐａｒｔｉａｌ  Ｒｅｓｐｏｎｓｅｃｌａｓｓ  ４）など、等化基準を示す複数のクラスが設けられている。
【００６５】
図７に示す検出回路３００のパーシャルレスポンス等化回路（ＰＲ−ＥＱ）３０７は、いずれかのクラスに対応した処理を行う回路、あるいは複数のクラス対応の処理を実行可能な構成として、受信信号の状況に応じて実行クラスの選択を行い、選択したクラスに対応したＰＲ処理を行う構成としてもよい。すなわち、受信信号の特性に応じた最適な等化処理特性を解析し、該解析結果に応じた等化処理をパーシャルレスポンス等化処理部において実行させる構成としてもよい。
【００６６】
クラスＰＲ１，ＰＲ４，ＥＰＲ４の各々設定した場合のパーシャルレスポンス等化回路（ＰＲ−ＥＱ）３０７の出力信号を示したのが図１０（４−１）〜（４−３）である。
【００６７】
それぞれの特徴は、以下の通りである。
（４−１）ＰＲ１等化波形：高域成分を最も落とす等化であり、振幅の変化が最も緩やか。ただし、ＤＣオフセットや波形上下非対称はそのまま残る。
（４−２）ＰＲ４等化波形：ＤＣフリー（ＤＣ成分が０）になるため、上下非対称歪やＤＣオフセットが除去できる。
（４−３）ＥＰＲ４等化波形：ＰＲ４からさらに高域を落としたもの、あるいは、ＰＲ１を微分しＤＣフリー特性を与えたもの。ただし、検出点が５値（４段のアイパターン）になるため、ＳＮＲ的には多少問題がある。
【００６８】
図１１〜図１２を参照して、パーシャルレスポンス等化処理の概要について説明する。例えば、ＰＲ１は、（１＋Ｄ）という等化後周波数特性を持ち、図１１（ａ）のようなブロック図で表現される。ＰＲ４は、（１−Ｄ）（１＋Ｄ）という等化後周波数特性を持ち、図１１（ｂ）のようなブロック図で表現される。
【００６９】
図１１中で示す"Ｄ"は１チャンネル・クロック分の遅延を表す演算子である。したがって、ＰＲ４は（１−Ｄ）（１＋Ｄ）＝１−Ｄ２すなわち１クロック分前の成分の２乗を現成分から差分することを意味し、また、ＰＲ１は現成分に１クロック分前の成分を加算することを意味する。
【００７０】
ＰＲ１等化処理について図１２を参照して説明する。図１２には、
（ａ）入力信号
（ｂ）２値検出信号
（ｃ）ＰＲ１検出信号
これらの信号を示している。
【００７１】
ＰＲ１は、ＰＲ（１，１）とも表され、隣り合ったビット同士の１：１の加算という意味を持つ。１クロック時間遅らせた信号と加算して（さらに１／２）作る。この処理により、高域が減衰した周波数特性になる。スルーレートは１／２になり、図１２（ｂ）に示す２値信号で［−１］から［＋１］に移行するのに１クロックで移行するのに、図１２（ｃ）に示すようにＰＲ１検出信号では２クロックかけて移行する３値検出となる。
【００７２】
この処理では３値検出となるため、検出点信号レベル（アイハイト）が２値検出の１／２になるので、ノイズ（Ｎ）が変わらなければＳＮＲは−６ｄＢになる。ただし、ＰＲ１の処理により高域のノイズが落ちるのでＮも数ｄＢ落ちることが多い。従って、ＰＲ方式は帯域制限の厳しい系ほど効果が大きい。逆にＳＮＲマージンが少ないと逆効果の場合もある。
【００７３】
ＰＲ４はＰＲ（１，０，−１）とも表され、図１１（ｂ）に示したように、（１−Ｄ）（１＋Ｄ）＝１−Ｄ２、すなわち１クロック分前の成分の２乗を現成分から差分する処理によって３値検出を行う。ＥＰＲ４は、ＰＲ（１，１，−１，−１）と表され、５値検出となる。図１３〜図１６に、２値等化と、上記３種類のＰＲ等化の周波数特性とアイパターンを示す。
図１３は、２値等化処理における（Ａ）周波数特性と（Ｂ）アイパターン、
図１４は、ＰＲ１等化の（Ａ）周波数特性と（Ｂ）アイパターン、
図１５は、ＰＲ４等化の（Ａ）周波数特性と（Ｂ）アイパターン、
図１６は、ＥＰＲ４等化の（Ａ）周波数特性と（Ｂ）アイパターン、
これらの各図である。
【００７４】
図１３に示す２値等化処理では、スペクトルは図１３（Ａ）の周波数＝１まで伸びている。等化には、その１００％（２値（１００％）のライン）から６０％（２値（６０％）のライン）程度の帯域が必要になる。最短波長（１／０交互の繰り返し、１Ｔと呼ぶ）は図１３（Ａ）の周波数０．５になる。それ以下の周波数の振幅レベルに大きな変化はない。言い換えるとこれは１Ｔ波形の検出レベルとそれ以下の周波数の検出レベルを同じにする等化ということである。もし、高域が落ちた伝送路を通ってきた信号の場合、高域を増幅する等化をして、規定のレベルに持っていく必要がある。
【００７５】
図１４に示すＰＲ１等化処理では、スペクトルは図１４（Ａ）の周波数＝１まで伸びている。等化には、その５０％（ＰＲ（１，１）のライン）の帯域が必要になる。最短波長（１Ｔ）のレベルを積極的に０にする等化である。相対的に高域を落とす周波数特性になるので、もともと高域の落ちているチャネルに適した方式である。
【００７６】
図１５に示すＰＲ４等化処理では、スペクトルは図１５（Ａ）の周波数＝１まで伸びている。等化には、その５０％（ＰＲ（１，０，−１）のライン）の帯域が必要になる。最短波長（１Ｔ）のレベルが０であることに加え、ＤＣも０にするのが、大きな特徴である。低域減衰（高域増幅）の系に適しているが、回路のＤＣカットによるＤＣオフセット変動をキャンセルするという効果が大きい。
【００７７】
図１６に示すＥＰＲ４等化処理では、スペクトルは上図の周波数＝１まで伸びている。等化には、その５０％（ＰＲ（１，１，−１，−１）のライン）の帯域が必要になる。
【００７８】
図７に示す検出回路３００のパーシャルレスポンス等化回路（ＰＲ−ＥＱ）３０７は、これらのいずれかのクラスに対応したパーシャルレスポンス等化処理を行う。これにより、ＰＬＬ３０６で指定された検出目標点が２値であったものが多値になる。たとえば、ＰＲ１方式の等化とＰＲ４方式の等化では３値になり、ＥＰＲ４方式の等化では５値になる。
【００７９】
これらＰＲ方式に共通しているのは、スペクトルの広がりの１／２の帯域しか必要としないということである。この利点について、図１７を参照して説明する。図１７は、周波数とスペクトラムとの対応関係を示す図である。図１７には、
（Ａ）１．７Ｍｂｐｓ  ＮＲＺ：１．７Ｍｂｐｓの伝送レートのときのキャリア近傍スペクトル、
（Ｂ）３．４Ｍｂｐｓ  ＮＲＺ：２倍の３．４Ｍｂｐｓに上げた場合のキャリア近傍スペクトル、
これらを示している。
【００８０】
伝送レートを１．７Ｍｂｐｓから２倍の３．４Ｍｂｐｓに上げた場合のキャリア近傍スペクトルは、ほぼ２倍の帯域に伸びる。しかしこの３．４Ｍｂｐｓの信号をＰＲ等化すると、
図１７に示す（Ｃ）３．４Ｍｂｐｓ  ＮＲＺ＋ＰＲ１のラインのようなスペクトルに制限される。これは帯域幅としては、図１７に示す（Ａ）１．７Ｍｂｐｓ  ＮＲＺ、すなわち１．７Ｍｂｐｓと同じである。このように、パーシャルレスポンス（ＰＲ）等化処理を行うことで、２倍の伝送レートになっても帯域を広げずに受信データ検出が実現できる。これはＰＲ等化の利点である。
【００８１】
図７に示す検出回路３００のパーシャルレスポンス等化回路（ＰＲ−ＥＱ）３０７は、これらのいずれかのクラスに対応したパーシャルレスポンス等化処理を行い、その出力が検出部（ビタビデコーダ）３０８に入力される。
【００８２】
検出部（ビタビデコーダ）３０８は、先に説明したようにノイズが混ざったデータの中から、最尤、すなわち確率的に最も確からしいデータ列を復元する処理として行われる。ビタビデコード（ビタビ復号）処理について、図１８、図１９を参照して説明する。
【００８３】
図１８には、
（ａ）入力信号
（ｂ）２値検出信号
（ｃ）ＰＲ１検出信号
（ｄ）ＰＲ１状態遷移
これらの信号を示している。
（ａ）〜（ｃ）は、図１２を参照して説明した図１２（ａ）〜（ｃ）と同じ信号である。
【００８４】
検出部（ビタビデコーダ）３０８には、例えば図１８（ｃ）に示すＰＲ１検出信号が入力される。検出部（ビタビデコーダ）３０８は、この信号に基づいて、最尤、すなわち確率的に最も確からしいデータ列を選択する。この選択データ列を受信情報の１／０ビット系列とする。
【００８５】
図１８（ａ）に示す２値検出は、１ビットごとに０か１かを判定する処理であり、パーシャルレスポンス等化回路（ＰＲ−ＥＱ）３０７では、先に説明したように例えばＰＲ１等化処理によって３値検出を行う。この処理によって図１８（ｃ）に示す信号が得られる。
【００８６】
もともと２値の情報しかないのが、ＰＲ等化により（１，０，−１）の３値になったことで、冗長が生じる。前後のビットとのつながりから、そのビットが取り得ない値がある。たとえばＰＲ１で＋１の次は−１には飛ばない。＋１か０しかない。検出部（ビタビデコーダ）３０８は、この性質を生かして最尤復号を行う。最尤復号では複数ビットから成る複数のパスの比較をする。各パスのビットごとの誤差量の２乗和が最も小さいパスが選ばれる。もし大きな誤差が、あるビットに乗り、そのビットは誤った値に検出した方がもっともらしい時でも、誤った値を含むパスは、パス全体の２乗和の比較では他のビットでより大きな誤差が加わることで、結局選択されず、正しいパスが選ばれることになる。
【００８７】
本来２値（１か０か）の情報しか含まない信号が３値や５値になると、冗長が生じる。これは例えば（＋１／０／−１）の３値のＰＲ１方式で、＋１の次のビットは＋１か０だけで−１になりえない、という起こりえないパスの発生になる。２値検出では１ビットごとに判定できたものが、多値だと１ビットでは決定できず、その前後の何ビットかの変化の仕方を見て決定される。その＋１／０／−１の推移は何通りもあるが、正しい推移はそのうちの２通りしかない。これは多値化により冗長が生じたためである。また、パスの長さはＰＲ１の場合２ビット以上で、１／０のパターンによって決まる。
【００８８】
例えば図１９に示すように、実際の信号Ａに対して取り得る２通りのパスＢ，Ｃの比較を行い、どちらのパスを選択するかについて誤差の比較を行う。蓄積誤差の少ないパスを正解パスとして決定する。このようにして選択したパスが、図１８（ｄ）の太線ラインの最尤パスとなる。この結果が１／０の受信データとして決定される。
【００８９】
このときパスの判定には３値ＰＲでは少なくとも２箇所のビットで、５値ＰＲでは４箇所のビットで優劣を比較できるため、１箇所の比較で決まる２値検出に比べ、３値の場合最大で３ｄＢ、５値の場合最大６ｄＢの、ＳＮＲの改善と等しい利得が生じ、エラーレートを改善できる。１ｄＢのＳＮＲの差でエラーレートは半桁〜２桁の違いとなるから、大きなエラー訂正効果がある。こういった、１ビットでデータを決定しない復号を最尤復号という。ＰＲと最尤復号は組み合わせて使われることが非常に多い。
【００９０】
なお、ＰＲ等化＋最尤復号は、どんなデータに対しても利得が生じるが、データをあらかじめ変換することでより多くの利得が生じる。例えば利得３ｄＢのＰＲ４方式に対し、データ８ビットを９ビットにするレート（８／９レート）で変換することでＤＣフリー化（伝送レベルＨｉｇｈとＬｏｗの差が有限）できる。そうすると最尤復号のとき、それまでのパスの種類に、ＤＣ蓄積レベルでも分類した、より多くのパスができ、冗長が増す。それにより２ビットの比較でパスが決まっていたものが、４ビットの比較で決まるようになる。すると最大６ｄＢの利得が生じ、エラーレートをさらに改善することができる。同様に、ＰＲ１方式では８／１０レートの変換で３ｄＢ利得を６ｄＢに、ＥＰＲ４方式では８／９レートの変換で６ｄＢを７．８ｄＢに改善できる変換が知られている。
【００９１】
［検出回路の第２実施例］
ＰＲ方式にはいろいろな種類があり、各々特徴がある。
ＰＲ１方式（図１０（４−１）、図１４参照）は高域が少なくてよいので、高域が通りにくいチャネルに適するし、
ＰＲ４方式（図１０（４−２）、図１５参照）はＤＣフリーの特性なので、低域の品質の悪いチャネルに適する。
条件によってチャネルの特性が変化する系では、その時々で最適なＰＲ特性が異なることがある。
【００９２】
このように、条件によってチャネルの特性が変化する場合、各特性に最適なＰＲ方式を選択可能とした検出回路の構成例を図２０に示す。図２０に示す検出回路５００は、前半部に増幅器５０１、検波器５０２、ハイパスフィルタ（ＨＰＦ）５０３、増幅器５０４、アナログデジタルコンバータ（ＡＤＣ）５０５、ＰＬＬ５０６を有する。ここまでの構成は、図７を参照して説明した構成と同じである。
【００９３】
図２０に示す実施例では、ＰＬＬ５０６からの出力を３つの系列に並列に出力する。
（１）第１処理系列＝２値等化処理を実行する処理系列
（２）第２処理系列＝パーシャルレスポンス等化処理としてＰＲ１等化処理を実行する処理系列
（３）第３処理系列＝パーシャルレスポンス等化処理としてＰＲ４等化処理を実行する処理系列
ＰＬＬ５０６からの出力は、これらの３つの処理系列で並列に等化処理が実行される。
【００９４】
（１）第１処理系列ではコンパレータ５２１において、２値等化処理に基づく受信データの検出処理が実行される。
（２）第２処理系列では、パーシャルレスポンス等化回路（ＰＲ１−ＥＱ）５１１と検出部（ビタビデコーダ）５２２において、パーシャルレスポンス等化処理（ＰＲ１等化処理）に基づく受信データの検出処理が実行される。
（３）第３処理系列では、パーシャルレスポンス等化回路（ＰＲ４−ＥＱ）５１２と検出部（ビタビデコーダ）５２３において、パーシャルレスポンス等化処理（ＰＲ４等化処理）に基づく受信データの検出処理が実行される。
【００９５】
さらに、これらの３系列の処理結果は、それぞれヘッダ検出部５３１〜５３３と遅延処理部５４１〜５４３に入力される。
【００９６】
ヘッダ検出部５３１〜５３３では、各処理系列の結果からヘッダ情報を取り出してヘッダ検証を行い、信号選択部５５６が、精度の高い受信データの復元に成功した系列を選択して、その選択した系列のみを出力部５６０を介して出力するように選択信号を出力する。
【００９７】
すなわち、信号選択部５５６は、ヘッダ検出部５３１〜５３３の検出結果に基づく出力の評価を行い、コンパレータ４２１、複数の検出部５２２，５２３の出力から最良の処理結果を選択して出力する制御を行う。
【００９８】
ヘッダ検出部５３１〜５３３の処理について説明する。通信装置間で送受信されるデータは、図２１に示す構成を持つデータである。図２１に示すように、パケットは、プリアンブル部（または無信号部）と、ヘッダと、データとによって構成される。
【００９９】
ヘッダには、ビット同期を取るための同期（ＳＹＮＣ）信号、パケット長データであるレングス（Ｌｅｎｇｔｈ）、レングスに対するエラー検出信号（パリティ（Ｐａｒｉｔｙ））などによって構成される。このヘッダは、パケット全体の検出のために重要な部分である。
【０１００】
図２０に示す検出回路５００に構成されたヘッダ検出部５３１〜５３３は、それぞれの処理系列での処理結果に含まれるヘッダ部から予め既知であるＳＹＮＣパターン信号を検出する。各ヘッダ検出部５３１〜５３３にはＳＹＮＣパターン専用の比較回路が構成されており、データが１クロック更新されるごとに、ヘッダの構成データを所定単位ずらして、既知のＳＹＮＣパターンと一致する部分があるか否かを判定する。一致すれば、そこがパケットの先頭だと判断できる。
【０１０１】
一致する部分が発見されれば、データ転送時の歪みがないまたは少ないと判定される。一致する部分が見つからない場合は、データ転送時の歪みが大きい信号であると判定することができる。このような判定を３系列の処理結果に対して実行することで、最適な歪み補正によって正確な送信情報の抽出に成功した系列を選択することが可能となる。
【０１０２】
なお、ヘッダにエラー検出機能としてのパリティ部が設定されている場合は、ヘッダ検出部５３１〜５３３はＳＹＮＣ検出に加え、さらにヘッダのパリティ部のデータを利用してエラーの有無も検出する。最もエラーが少ないパケットが最適な等化処理結果であると判定することができる。
【０１０３】
信号選択部５５６は、ヘッダ検出部５３１〜５３３において実行された３つの処理系列の処理結果に対するＳＹＮＣ情報の検出結果、エラー検出結果、少なくともいずれかを入力し、ＳＹＮＣ情報の検出に成功した処理系列の出力、あるいは検出エラーが最も少ない処理系列の出力、これらのいずれかの出力を行った処理系列を最適な処理を行った系列として選択する。すなわち信号選択部５５６の選択結果によって、出力切り替え数部（スイッチ）５５８が制御され、選択された出力が出力部５６０を介して出力される。
【０１０４】
遅延処理部５４１〜５４３は、ヘッダ検出部５３１〜５３３と、信号選択部５５６の処理時間を考慮して設定された遅延部である。これらの遅延処理部５４１〜５４３は、ヘッダ検出部５３１〜５３３と、信号選択部５５６の処理時間に相当する時間、各処理系列の処理結果を待機させた後、出力を行う。
【０１０５】
図２２に図２０に示す検出回路における各構成部の信号入出力タイミングを説明するタイミングチャートを示す。図２２の左から右に時間ｔが経過する。出力パケットは、図２１を用いて説明したように、プリアンブル、ヘッダ、データ部から構成される。
【０１０６】
図２２に示す信号Ｓａ〜Ｓｅは、図２０に示す検出回路５００中に示す信号Ｓａ〜Ｓｅに対応する。
信号Ｓａは、ＰＬＬ５０６の出力に対応する。
信号Ｓｂ１〜Ｓｂ３は、コンパレータ５２１、検出部５２２，５２３の出力に対応する。
信号Ｓｃ１〜Ｓｃ３は、ヘッダ検出部５３１〜５３３の出力に対応する。
信号Ｓｄ１〜Ｓｄ３は、遅延処理部５４１〜５４３の出力に対応する。
信号Ｓｅは、出力切り替え部５５８の出力に対応する。
【０１０７】
時間ｔ１〜ｔ３が遅延処理部５４１〜５４３における遅延処理時間である。時間ｔ２〜ｔ３が、ヘッダ検出部５３１〜５３３と信号選択部５５６の処理時間に相当する。この判定処理の完了時間［ｔ３］に併せて、遅延処理部５４１〜５４３からの出力が実行される。
【０１０８】
信号選択部５５６は、ヘッダ検出部５３１〜５３３において実行された３つの処理系列のヘッダに対する評価結果に応じて、最適な処理を行った処理系列を選択して選択結果に応じて、選択された処理系列の処理結果を出力するように制御する。図２２に示す例では、信号Ｓｃ２に対応するヘッダの評価が高く、そのヘッダを出力した処理系列、例えば図２０に示す第２処理系列の処理結果を出力する。
【０１０９】
このようにして選択された１つの処理系列の出力が受信データの結果データとされる。このように、複数の検出系として２値等化処理、ＰＲ１等化処理を行うパーシャルレスポンス等化回路（ＰＲ１−ＥＱ）、ＰＲ４等化処理を行うパーシャルレスポンス等化回路（ＰＲ４−ＥＱ）を設定し、すべてに処理を実行させてその処理結果を評価して最良の処理結果を出力する。この構成により、チャネル（伝送路）状態によって発生する様々なタイプの歪みを的確に補正した処理結果を得ることが可能となり、様々な受信信号に対して正確な信号検出が実現される。なお、図２０に示す系列は、２値等化処理とＰＲ１、ＰＲ４の等化処理を組み合わせた例であるが、ＥＰＲ４等、他の処理系列の組み合わせ構成としてもよい。
【０１１０】
以上、特定の実施例を参照しながら、本発明について詳解してきた。しかしながら、本発明の要旨を逸脱しない範囲で当業者が実施例の修正や代用を成し得ることは自明である。すなわち、例示という形態で本発明を開示してきたのであり、限定的に解釈されるべきではない。本発明の要旨を判断するためには、特許請求の範囲の欄を参酌すべきである。
【０１１１】
また、明細書中において説明した一連の処理はハードウェア、またはソフトウェア、あるいは両者の複合構成によって実行することが可能である。ソフトウェアによる処理を実行する場合は、処理シーケンスを記録したプログラムを、専用のハードウェアに組み込まれたコンピュータ内のメモリにインストールして実行させるか、あるいは、各種処理が実行可能な汎用コンピュータにプログラムをインストールして実行させることが可能である。
【産業上の利用可能性】
【０１１２】
以上、説明したように、本発明の一実施例構成によれば、無線通信による受信信号から受信情報の検出処理を実行する構成において、検波部がキャリア信号に重畳された受信情報を入力して受信情報を含む検波信号を生成し、パーシャルレスポンス等化処理部が、前記検波信号に対するパーシャルレスポンス等化処理による信号処理を実行し、パーシャルレスポンス等化処理部において補正された信号を例えばビタビデコーダによって構成される検出部に入力して受信情報を取得する。本構成により、通信路において発生する歪みがパーシャルレスポンス等化処理部において補正され、補正信号から受信情報の取得を行う構成としたので例えば伝送レートの高い通信などにおいても正確な情報伝送が可能となる。本発明の構成によれば、使用帯域幅を増やさずに非接触近接通信のデータ転送レートを上げることが可能となる。
【図面の簡単な説明】
【０１１３】
【図１】近接通信を行う通信装置の一般的な構成、および通信処理における送受信信号の処理例について説明する図である。
【図２】近接通信を行う通信装置の一般的な構成、および通信処理における送受信信号の処理例について説明する図である。
【図３】従来の通信装置における受信信号の検出回路の一般的な構成と、検出回路における検出信号について説明する図である。
【図４】通信信号におけるスペクトル特性について説明する図である。
【図５】周波数と、送信アンテナ電圧との対応関係について説明する図である。
【図６】本発明の一実施例に係る通信装置の構成例について説明する図である。
【図７】本発明の通信装置における検出回路の一実施例に係る回路構成について説明する図である。
【図８】図７に示す検出回路３００の各構成部間で伝達される信号の遷移について説明する図である。
【図９】図７に示す検出回路３００の各構成部間で伝達される信号の遷移について説明する図である。
【図１０】図７に示す検出回路３００の各構成部間で伝達される信号の遷移について説明する図である。
【図１１】パーシャルレスポンス等化処理について説明する図である。
【図１２】パーシャルレスポンス等化処理について説明する図である。
【図１３】２値等化処理に対応する周波数特性とアイパターンについて説明する図である。
【図１４】パーシャルレスポンス等化処理としてＰＲ１等化処理を実行した場合の周波数特性とアイパターンについて説明する図である。
【図１５】パーシャルレスポンス等化処理としてＰＲ４等化処理を実行した場合の周波数特性とアイパターンについて説明する図である。
【図１６】パーシャルレスポンス等化処理としてＥＰＲ４等化処理を実行した場合の周波数特性とアイパターンについて説明する図である。
【図１７】パーシャルレスポンス（ＰＲ）方式の利点であるスペクトルの広がりの１／２の帯域しか必要としない利点について説明する図である。
【図１８】ビタビデコード処理について説明する図である。
【図１９】ビタビデコード処理について説明する図である。
【図２０】本発明の通信装置における検出回路の一実施例に係る回路構成について説明する図である。
【図２１】本発明の通信装置において層授産されるパケット構成について説明する図である。
【図２２】本発明の通信装置における検出回路（図２０）における信号の伝送シーケンスについて説明する図である。
【符号の説明】
【０１１４】
１０  リーダライタ
１１  検出回路
２０  トランスポンダ
２１  検出回路
３１  増幅器
３２  検波器
３３  ハイパスフィルタ（ＨＰＦ）
３４  コンパレータ
１００  リーダライタ
１０１  送信情報
１０２  キャリア信号
１０３  変調器
１０４  送信アンプ
１０５  コイル
１１０  検出回路
２００  トランスポンダ
２０１  送信情報
２１０  検出回路
３００  検出回路
３０１  増幅器
３０２  検波器
３０３  ハイパスフィルタ（ＨＰＦ）
３０４  増幅器
３０５  アナログデジタルコンバータ（ＡＤＣ）
３０６  ＰＬＬ
３０７  パーシャルレスポンス等化回路（ＰＲ−ＥＱ）
３０８  検出部（ビタビデコーダ）
５００  検出回路
５０１  増幅器
５０２  検波器
５０３  ハイパスフィルタ（ＨＰＦ）
５０４  増幅器
５０５  アナログデジタルコンバータ（ＡＤＣ）
５０６  ＰＬＬ
５１１〜５１２  パーシャルレスポンス等化回路（ＰＲ−ＥＱ）
５２１  コンパレータ
５２２〜５２３  検出部（ビタビデコーダ）
５３１〜５３３  ヘッダ検出部
５４１〜５４３  遅延処理部
５５６  信号選択部
５５８  出力切り替え部
５６０  出力部
【図４】
2010124361.tif 000003
【図５】
2010124361.tif 000004
【図６】
2010124361.tif 000005
【図７】
2010124361.tif 000006
【図１１】
2010124361.tif 000007
【図１２】
2010124361.tif 000008
【図１７】
2010124361.tif 000009
【図１８】
2010124361.tif 000010
【図１９】
2010124361.tif 000011
【図２０】
2010124361.tif 000012
【図２１】
2010124361.tif 000013
【図２２】
2010124361.tif 000014
【図１】
2010124361.tif 000015
【図２】
2010124361.tif 000016
【図３】
2010124361.tif 000017
【図８】
2010124361.tif 000018
【図９】
2010124361.tif 000019
【図１０】
2010124361.tif 000020
【図１３】
2010124361.tif 000021
【図１４】
2010124361.tif 000022
【図１５】
2010124361.tif 000023
【図１６】
2010124361.tif 000024