(57)【要約】【課題】複数のＣＰＵにより制御されるプログラマブルコントローラにおいて、マスタＣＰＵが暴走しても、制御システムの運転を高安全、高信頼にて継続できる、複数ＣＰＵによる暴走保護方式を提供する。【解決手段】本方式は、複数のＣＰＵ１１−３１のうちいずれかをマスタＣＰＵ１１とし、また、各ＣＰＵ１１−３１にウォッチドグタイマ１５−３５を接続し、マスタＣＰＵ１１は自身に接続されたウォッチドグタイマ１５に一定周期でウォッチドグタイマクリア信号ＷＣＳを入力し、ウォッチドグタイマ１５は、ウォッチドグタイマクリア信号が入力されずに一定周期経過後にマスタＣＰＵ１１に動作停止信号ＨＡＬＴを入力させてマスタＣＰＵ１１を動作停止させると共に、他のＣＰＵ２１に割り込み信号ＩＮＴを入力するというＣＰＵ暴走保護動作を行い、割り込みをかけられたＣＰＵ２１は、それに接続されたウォッチドグタイマ２５にＣＰＵ暴走保護動作を行わせると共に、マスタＣＰＵとなって制御システムを制御する。【選択図】図１
2010039880.tif 000002
【特許請求の範囲】
【請求項１】
シーケンスプログラムを実行する複数のＣＰＵがバスに共通接続され、上記複数のＣＰＵのうちのいずれか１つのＣＰＵがマスタＣＰＵとなって他のＣＰＵと共に制御対象を制御するプログラマブルコントローラにおいて、
上記複数のＣＰＵによる暴走保護方式であって、
上記各ＣＰＵそれぞれにウォッチドグタイマを接続し、
上記各ＣＰＵのうちマスタＣＰＵは自身に接続されたウォッチドグタイマに一定周期でウォッチドグタイマクリア信号を入力すると共に、このマスタＣＰＵ側ウォッチドグタイマは、上記入力するウォッチドグタイマクリア信号が入力されずに一定周期経過後にマスタＣＰＵに動作停止信号を入力させて当該マスタＣＰＵを動作停止させると共に、上記他のＣＰＵに割り込み信号を入力するというＣＰＵ暴走保護動作を行い、
上記割り込みをかけられた上記他のＣＰＵは、それに接続されたウォッチドグタイマに上記同様のＣＰＵ暴走保護動作を行わせると共に、自身がマスタＣＰＵとなって制御システムを制御することができるようになっている、複数ＣＰＵによる暴走保護方式。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のＣＰＵによるＣＰＵ暴走保護方式に関するものである。
【背景技術】
【０００２】
プログラマブルコントローラは、シーケンスプログラムを実行してそれに接続された制御機器をシーケンス制御するものとして、制御システムに組み込まれるようになっている。このようなプログラマブルコントローラにおいて、ＣＰＵモジュールにはモジュールバスを介して複数の入出力モジュール等の各種モジュールが接続されている。ＣＰＵモジュールに内蔵するＣＰＵはシーケンスプログラムの実行により、例えば入出力モジュールに対してデータ送信要求を行い、入出力モジュールはこれに応答してセンサなどの入力デバイスデータをＣＰＵに送信し、ＣＰＵはアクチュエータなどの出力デバイスを制御する。
【０００３】
ところで、上記ＣＰＵは外来ノイズや、プログラムのバグ、あるいは熱等により暴走する場合がある。従来のＣＰＵ暴走からの保護方式としては、ウォッチドグタイマを用いた各種方式がある。この１つの方式を図２を参照して、説明すると、バス５３上のＣＰＵ５１のソフトウエアによるルーチン処理により一定期間毎にウォッチドグタイマ５２にウォッチドグタイマクリア信号ＷＣＳを与えておき、ＣＰＵ５１が暴走しかけてウォッチドグタイマ５２にウォッチドグタイマクリア信号ＷＣＳを与えるルーチン処理を実行しなくなって、ウォッチドグタイマクリア信号ＷＣＳが入力されなくなると、ウォッチドグタイマ５２がタイムアップしてリセット信号ＲＥＳＥＴをＣＰＵ５１に与え、ＣＰＵ５１の動作をリセットさせるなどして、プログラマブルコントローラを用いた制御システムをＣＰＵ５１の暴走から保護するようになっている（特許文献１参照）。
【０００４】
しかしながら、上記ＣＰＵ暴走保護方式では、ＣＰＵ５１がリセットすることで、当該ＣＰＵ５１による制御システムの稼動が停止となるなど、ＣＰＵ５１の正常動作復帰まで、プログラマブルコントローラは制御システムに対しての継続制御運転に支障を来たし、運転効率の低下と共に、相当なコスト損を招来することがある。
【特許文献１】特開平０６−０８３６５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、複数のＣＰＵにより制御されるプログラマブルコントローラにおいて、マスタＣＰＵが暴走しても、制御システムの運転を高安全、高信頼にて継続できる、複数ＣＰＵによる暴走保護方式を提供するものである。
【課題を解決するための手段】
【０００６】
本発明による複数ＣＰＵによるＣＰＵ暴走保護方式は、シーケンスプログラムを実行する複数のＣＰＵがバスに共通接続され、上記複数のＣＰＵのうちのいずれか１つのＣＰＵがマスタＣＰＵとなって他のＣＰＵと共に制御対象を制御するプログラマブルコントローラにおいて、上記複数のＣＰＵによる暴走保護方式であって、上記各ＣＰＵそれぞれにウォッチドグタイマを接続し、上記各ＣＰＵのうちマスタＣＰＵは自身に接続されたウォッチドグタイマに一定周期でウォッチドグタイマクリア信号を入力すると共に、このマスタＣＰＵ側ウォッチドグタイマは、上記入力するウォッチドグタイマクリア信号が入力されずに一定周期経過後にマスタＣＰＵに動作停止信号を入力させて当該マスタＣＰＵを動作停止させると共に、上記他のＣＰＵに割り込み信号を入力するというＣＰＵ暴走保護動作を行い、上記割り込みをかけられた上記他のＣＰＵは、それに接続されたウォッチドグタイマに上記同様のＣＰＵ暴走保護動作を行わせると共に、自身がマスタＣＰＵとなって制御システムを制御することができるようになっていることを特徴とするものである。
【発明の効果】
【０００７】
本発明によれば、マスタＣＰＵが暴走した場合、当該マスタＣＰＵは自身のウォッチドグタイマからの動作停止信号により動作停止させられる一方、他のＣＰＵがマスタＣＰＵとなって制御システムを制御するようになるから、制御システムがＣＰＵ暴走から継続運転ができなくなるといった不具合を解消することができると共に、マスタＣＰＵとなった他のＣＰＵは自身のウォッチドグタイマによりＣＰＵ暴走を監視されるので、高安全、高信頼の制御システムを構築することができるようになる。
【発明を実施するための最良の形態】
【０００８】
以下、添付した図面を参照して、本発明の実施の形態に係る複数ＣＰＵによるＣＰＵ暴走保護方式を説明する。
【０００９】
図１は本実施の形態の方式が適用されるプログラマブルコントローラの構成を示し、図１において、１０，２０，３０はＣＰＵモジュールであり、このＣＰＵモジュール１０，２０、３０は、それぞれ、ＣＰＵ１１，２１，３１を内蔵する。このＣＰＵ１１，２１，３１の内部バスにシステムプログラムを格納するシステムメモリ１２，２２，３２、シーケンスプログラムを格納するプログラムメモリ１３，２３，３３、およびＣＰＵ１１，２１，３１の作業等に用いるワークメモリ１４，２４，３４が接続されている。ＣＰＵ１１，２１，３１は、バス４０上で共通に接続されている。ＣＰＵ１１，２１，３１は、それぞれに、ＣＰＵ暴走保護動作を行うウォッチドグタイマ（ＷＤＴ）１５，２５，３５が接続されている。
【００１０】
ＣＰＵ１１は、マスタＣＰＵ、ＣＰＵ２１，３１は、スレーブＣＰＵとして、それぞれ、シーケンスプログラムを実行することで、図示略の制御対象である各種機器を制御する。
【００１１】
ウォッチドグタイマ１５は、マスタＣＰＵであるＣＰＵ１１から一定周期で入力されるウォッチドグタイマクリア信号ＷＣＳによりカウントクリアされ、当該ＣＰＵ１１からウォッチドグタイマクリア信号ＷＣＳが一定周期内に入力されない場合は、ＣＰＵ１１が暴走した結果であるとして、ＣＰＵ１１に動作停止信号ＨＡＬＴを入力してＣＰＵ１１の動作を停止させるようになっている一方で、ＣＰＵ２１に割り込み信号ＩＮＴを入力するようになっている。
【００１２】
割り込み信号ＩＮＴを入力されたＣＰＵ２１は、ＣＰＵ１１に代わって、マスタＣＰＵとして動作制御すると共に、自身に接続されているウォッチドグタイマ２５に対してＣＰＵ暴走保護のためのウォッチドグタイマクリア信号ＷＣＳを入力するようになっている。
【００１３】
そして、上記同様にして、ウォッチドグタイマ２５は、マスタＣＰＵとなったＣＰＵ２１から一定周期で入力されるウォッチドグタイマクリア信号ＷＣＳによりカウントクリアされ、当該ＣＰＵ２１からウォッチドグタイマクリア信号ＷＣＳが一定周期内に入力されない場合は、ＣＰＵ２１が暴走した結果であるとして、ＣＰＵ２１に動作停止信号ＨＡＬＴを入力してＣＰＵ２１の動作を停止させるようになっている一方で、ＣＰＵ３１に割り込み信号ＩＮＴを入力するようになっている。
【００１４】
割り込み信号ＩＮＴを入力されたＣＰＵ３１は、ＣＰＵ２１に代わって、マスタＣＰＵとして動作制御すると共に、自身に接続されているウォッチドグタイマ３５に対してＣＰＵ暴走保護のためのウォッチドグタイマクリア信号ＷＣＳを入力するようになっている。以降は上記と同様であるから、その説明は省略する。
【００１５】
このようにして実施の形態では、マスタＣＰＵが暴走した場合、当該マスタＣＰＵは自身のウォッチドグタイマからの動作停止信号ＨＡＬＴにより動作停止させられる一方、他のＣＰＵがマスタＣＰＵとなって制御システムを制御することができる。その結果、本実施の形態によるＣＰＵ暴走保護方式を備えたプログラマブルコントローラでは、それを組み込んだ制御システムがＣＰＵ暴走から継続運転ができなくなるといった不具合を解消することができると共に、マスタＣＰＵとなった他のＣＰＵは自身のウォッチドグタイマによりＣＰＵ暴走から保護されるので、高安全、高信頼の制御システムを構築することができるようになる。
【図面の簡単な説明】
【００１６】
【図１】図１は本発明の実施形態に係る複数ＣＰＵによる暴走保護方式が適用されるプログラマブルコントローラの構成を示す図である。
【図２】図２は従来の複数ＣＰＵによる暴走保護方式の説明に供する図である。
【符号の説明】
【００１７】
１１，２１，３１  ＣＰＵ
１２，２２，３２  システムメモリ
１３，２３，３３  プログラムメモリ
１４，２４，３４  ワークメモリ
１５,２５,３５,５２ ウォッチドグタイマ
【図１】
2010039880.tif 000003
【図２】
2010039880.tif 000004