(57)【要約】【課題】直流電源のチョッパ制御回路において、バッテリー電流が急変しないように制御する。【解決手段】キャパシタＣとその電圧を昇圧するためのチョッパ回路ｃｈとを有する回生電流蓄積部ＲAをバッテリーＢに並列接続した直流電源において、第１減算部３６において前記チョッパ回路ｃｈに流すアシスト電流指令値ＩL*と前記チョッパ回路ｃｈに流れるアシスト電流値ＩLとの差演算を実行して第１差信号を算出し、ＰＷＭ制御部３８においてこの第１差信号に応じたゲート信号を生成してチョッパ回路ｃｈを制御するチョッパ制御方法であって、キャパシタ電圧ＶBがキャパシタ定格電圧ＶEDLC_maxよりも低い時に、前記アシスト電流指令値ＩL*または第１差信号に制限を掛け、前記チョッパ回路ｃｈのゲート信号を調整する。【選択図】図２
2010124574.tif 000002
【特許請求の範囲】
【請求項１】
キャパシタとその電圧を昇降圧するためのチョッパ回路とを有する回生電流蓄積部をバッテリーに並列接続した直流電源において、
第１減算部において前記チョッパ回路に流すアシスト電流指令値と前記チョッパ回路に流れるアシスト電流値との差演算を実行して第１差信号を算出し、ＰＷＭ制御部においてこの第１差信号に応じたゲート信号を生成してチョッパ回路を制御するチョッパ制御方法であって、
キャパシタ電圧がキャパシタ定格電圧以下の時に、前記アシスト電流指令値または第１差信号に制限を掛け、この制限に基づいた前記チョッパ回路のゲート信号を出力することを特徴とする直流電源のチョッパ制御方法。
【請求項２】
前記アシスト電流指令値に掛ける制限は、アシスト電流指令値にゲインを乗算させることであって、
前記ゲインは、ゲイン算出部において、キャパシタ電圧からキャパシタ電流値とキャパシタの内部抵抗値とを乗算した値を減算したキャパシタ開放電圧と、キャパシタ定格電圧と、バッテリー電圧と、から下記（１），（２）式により算出されることを特徴とする請求項１記載の直流電源のチョッパ制御方法。
【数１】
2010124574.tif 000007
【請求項３】
前記アシスト電流指令値に掛ける制限は、アシスト電流指令値にゲインを乗算させることであって、
前記ゲインは、ゲイン算出部において、キャパシタ電圧からキャパシタ電流値とキャパシタの内部抵抗値とを乗算した値を減算したキャパシタ開放電圧と、キャパシタ電圧の変動範囲を狭くするために設定されたキャパシタ放電制限の下限電圧値および上限電圧値と、キャパシタ充電制限の下限電圧値および上限電圧値と、から下記（３），（４）式により算出されることを特徴とする請求項１記載の直流電源のチョッパ制御方法。
【数２】
2010124574.tif 000008
【請求項４】
前記アシスト電流指令値に掛ける制限は、アシスト電流指令値にゲインを乗算させることであって、
前記ゲインは、ゲイン算出部において、キャパシタ電圧からアシスト電流値とキャパシタの内部抵抗値とを乗算した値を減算したキャパシタ開放電圧と、キャパシタ定格電圧と、バッテリー電圧と、から上記（１），（２）式により算出されることを特徴とする請求項１記載の直流電源のチョッパ制御方法。
【請求項５】
前記アシスト電流指令値に掛ける制限は、アシスト電流指令値にゲインを乗算させることであって、
前記ゲインは、ゲイン算出部において、キャパシタ電圧からアシスト電流値とキャパシタの内部抵抗値とを乗算した値を減算したキャパシタ開放電圧と、キャパシタ電圧の変動範囲を狭くするために設定されたキャパシタ放電制限の下限電圧値および上限電圧値と、キャパシタ充電制限の下限電圧値および上限電圧値と、から上記（３），（４）式により算出されることを特徴とする請求項１記載の直流電源のチョッパ制御方法。
【請求項６】
第２減算部においてキャパシタ電圧の目標値とキャパシタ電圧値との差演算を実行して第２差信号を算出し、加算部において前記アシスト電流指令値に前記第２差信号を加算することを特徴とする請求項１記載の直流電源のチョッパ制御方法。
【請求項７】
第２減算部においてキャパシタ電圧の目標値とキャパシタ電圧値との差演算を実行して第２差信号を算出し、加算部において前記第１差信号に前記第２差信号を加算することを特徴とする請求項１記載の直流電源のチョッパ制御方法。
【請求項８】
請求項１〜７記載の直流電源のチョッパ制御方法を用いた移動車両であって、前記直流電源は回生動作可能なインバータを介して移動車両のモータに接続されたことを特徴とする移動車両。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電源のチョッパ制御方法に係り、特に前記直流電源のチョッパ方法を用いた移動車両に関する。
【背景技術】
【０００２】
バッテリーフォークリフトなどのようなバッテリーを電源とする移動車両には、例えば鉛バッテリーなどの二次電池が搭載されており、ブレーキ時等に発生するモータからの回生電流をバッテリーに充電している。しかしながら、現存するバッテリーでは、回生時の急激に増大する回生電流を充電した場合、充電効率が悪く、また、バッテリーの劣化を早め電池寿命の低下に繋がる。
【０００３】
そのため、バッテリーにキャパシタ（例えば、電気二重層キャパシタ）を接続し、バッテリーに回生される電流の急変を抑制する方法が採用されている。その一つとして、バッテリーとキャパシタとを直接並列接続し、回生電力をキャパシタに充電させてバッテリーの寿命を延ばすと共に、回生電力の有効利用を図った方法が知られている。しかしながら、前記の方法では、キャパシタの内部抵抗がバッテリーの内部抵抗よりも高い場合、キャパシタに電流が流れにくいという問題があった。また、その解決策としてキャパシタの並列数を増やし内部抵抗を小さくする方法があるが、この方法ではコストが高くなってしまっていた。
【０００４】
一般にバッテリー寿命を延ばす手法としては、バッテリーと電力変換部（インバータやチョッパ）の直流回路間に、回生電流素子用のダイオードを接続し、回生エネルギーをキャパシタに蓄える方法（特許文献３）や、直流回路にチョッパ回路を接続し、このチョッパ回路によってバッテリー電流を制御してキャパシタに回生エネルギーを蓄える方法等が挙げられる。
【特許文献１】特開平６−２７０６９５号公報
【特許文献２】特開２００２−３１５１０９号公報
【特許文献３】特開２００３−２１９５６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本願発明者は、前記のようにチョッパ回路によってバッテリー電流の制御を行う方法では、以下に示す第１，第２課題があることに着目した。
【０００６】
すなわち、第１課題として、キャパシタの充放電によりキャパシタ電圧ＶEDLCが変動し、その充電，放電の割合によってキャパシタ電圧ＶEDLCがキャパシタの使用範囲（キャパシタ電圧ＶEDLC≦キャパシタ定格電圧）を超える場合があった。そのときは、キャパシタの充放電を停止するように制御していたが、キャパシタの充放電を停止するとアシスト電流（チョッパ回路に流れる電流）ＩLが突然０になるため、バッテリー電流が急変するという問題があった。
【０００７】
第２課題としては、キャパシタ電圧ＶEDLCが低下した状態で充放電を行う場合、キャパシタ電圧ＶEDLCが高い状態に比べて充放電時の電流値が大きくなり、キャパシタの内部抵抗による損失が大きくなってしまっていた。
【課題を解決するための手段】
【０００８】
本発明は、前記の課題を解決すべく創作された技術的思想であって、請求項１〜８記載の発明は、キャパシタ電圧がキャパシタ定格電圧を超える前にチョッパのゲート信号を調整することにより、第１課題を解決している。請求項３，６，７記載の発明は、キャパシタ電圧が高い状態でキャパシタの充放電を行うことにより、第２課題を解決している。
【０００９】
より具体的に、請求項１記載の発明は、キャパシタとその電圧を昇降圧するためのチョッパ回路とを有する回生電流蓄積部をバッテリーに並列接続した直流電源において、第１減算部において前記チョッパ回路に流すアシスト電流指令値と前記チョッパ回路に流れるアシスト電流値との差演算を実行して第１差信号を算出し、ＰＷＭ制御部においてこの第１差信号に応じたゲート信号を生成してチョッパ回路を制御するチョッパ制御方法であって、キャパシタ電圧がキャパシタ定格電圧以下の時に、前記アシスト電流指令値または第１差信号に制限を掛け、この制限に基づいた前記チョッパ回路のゲート信号を出力することを特徴とする。
【００１０】
請求項２記載の発明は、請求項１記載の発明において、前記アシスト電流指令値に掛ける制限は、アシスト電流指令値にゲインを乗算させることであって、前記ゲインは、ゲイン算出部において、キャパシタ電圧からキャパシタ電流値とキャパシタ内部抵抗値とを乗算した値を減算したキャパシタ開放電圧と、キャパシタ定格電圧と、バッテリー電圧と、から下記（１），（２）式により算出されることを特徴とする。
【００１１】
【数１】
2010124574.tif 000003
【００１２】
請求項３記載の発明は、請求項１記載の発明において、前記アシスト電流指令値に掛ける制限は、アシスト電流指令値にゲインを乗算させることであって、前記ゲインは、ゲイン算出部において、キャパシタ電圧からキャパシタ電流値とキャパシタの内部抵抗値とを乗算した値を減算したキャパシタ開放電圧と、キャパシタ電圧の変動範囲を狭くするために設定された放電制限の下限電圧値および上限電圧値と、充電制限の下限電圧値および上限電圧値と、から下記（３），（４）式により算出されることを特徴とする。
【００１３】
【数２】
2010124574.tif 000004
【００１４】
請求項４記載の発明は、請求項１記載の発明において、前記アシスト電流指令値に掛ける制限は、アシスト電流指令値にゲインを乗算させることであって、前記ゲインは、ゲイン算出部において、キャパシタ電圧からアシスト電流値とキャパシタの内部抵抗値とを乗算した値を減算したキャパシタ開放電圧と、キャパシタ定格電圧と、バッテリー電圧と、から上記（１），（２）式により算出されることを特徴とする。
【００１５】
請求項５記載の発明は、請求項１記載の発明において、前記アシスト電流指令値に掛ける制限は、アシスト電流指令値にゲインを乗算させることであって、前記ゲインは、ゲイン算出部において、キャパシタ電圧からアシスト電流値とキャパシタの内部抵抗値とを乗算した値を減算したキャパシタ開放電圧と、キャパシタ電圧の変動範囲を狭くするために設定されたキャパシタ放電制限の下限電圧値および上限電圧値と、キャパシタ充電制限の下限電圧値および上限電圧値と、から上記（３），（４）式により算出されることを特徴とする。
【００１６】
請求項６記載の発明は、請求項１記載の発明において、第２減算部においてキャパシタ電圧の目標値とキャパシタ電圧値との差演算を実行して第２差信号を算出し、加算部において前記アシスト電流指令値に前記第２差信号を加算することを特徴とする。
【００１７】
請求項７記載の発明は、第２減算部においてキャパシタ電圧の目標値とキャパシタ電圧値との差演算を実行して第２差信号を算出し、加算部において前記第１差信号に前記第２差信号を加算することを特徴とする。
【００１８】
請求項８記載の発明は、請求項１〜７記載の直流電源のチョッパ制御方法を用いた移動車両であって、前記直流電源は回生動作可能なインバータを介して移動車両のモータに接続されたことを特徴とする。
【発明の効果】
【００１９】
以上の説明で明らかなように、請求項１〜８記載の発明によれば、キャパシタの充放電停止時におけるバッテリー電流の急変を抑制することができ、バッテリーの負担が軽減され長寿命化を図ることが可能となる。
【００２０】
請求項３，６，７記載の発明によれば、キャパシタの内部抵抗による損失を抑制することが可能となる。
【００２１】
請求項４，５記載の発明によれば、キャパシタ電流を検出する電流センサを省略することができ、コストを低減することが可能となる。
【発明を実施するための最良の形態】
【００２２】
［実施形態１］
図１は、本実施形態１における移動車両の直流電源を示す回路構成図である。図１において、符号Ｂは鉛バッテリーなどの二次電池を示し、このバッテリーＢに回生動作可能なインバータＩＮＶを接続し、このインバータＩＮＶを介してモータＭが制御される。また、ＲAは回生電流蓄積部を示し、リアクトルＬとスイッチング素子（例えば、ＭＯＳＦＥＴ等）Ｓ1，Ｓ2とを有するチョッパ回路ｃｈと、キャパシタＣと、で構成され、前記バッテリーＢに並列接続される。
【００２３】
前記チョッパ回路ｃｈのスイッチング素子Ｓ1，Ｓ2の制御には、任意のアシスト電流指令値ＩL*を使用した電流制御を適用する。
【００２４】
前記任意のアシスト電流指令値ＩL*は、例えば、図２のチョッパ制御ブロック図に示すように算出される。すなわち、電圧検出器（図示省略）により検出されたバッテリー電圧ＶBは、ローパスフィルタＬＰＦ１でノイズの除去が施された後に微分手段１により微分される。２は電流指令演算部で、キャパシタＣに対する理想的な大容量キャパシタ電流の流入を実現するために、微分手段１から出力された信号と容量ＣSとの乗算を実行し、アシスト電流指令値ＩL*が算出される。なお、容量ＣSは、キャパシタが理想とする大容量キャパシタ電流の流入を実現するためのキャパシタ容量で、任意に設定される。
【００２５】
ゲート信号作成部３は判定部３１と、ゲイン乗算部３２ａ，３２ｂと、切替部３３と、ＮＯＴ回路３４と、第１のＡＮＤ回路３５ａおよび第２のＡＮＤ回路３５ｂと、第１減算部３６と、ＰＩ演算部３７と、ＰＷＭ制御部３８と、を備えている。
【００２６】
電流指令演算部２で演算されたチョッパｃｈに対するアシスト電流指令値ＩL*は判定部３１に出力され、そのアシスト電流指令値ＩL*と０との比較（すなわち、アシスト電流指令値ＩL*の正負判定）を行う。その比較の結果、アシスト電流指令値ＩL*≦０と判定された場合には、判定部３１から「０」レベルの信号が出力され、ＮＯＴ回路３４を介して第１ＡＮＤ回路３５ａに「１」レベルの信号が出力される。また、アシスト電流指令値ＩL*≦０と判定された場合には、切替部３３がゲイン乗算部３２ａ側に切り替えられて、ゲイン乗算部３２ａによりアシスト電流指令値ＩL*に放電用ゲインＫS1が乗算され、第１減算部３６およびＰＩ演算部３７，ＰＷＭ制御部３８を介してスイッチング信号が第１ＡＮＤ回路３５ａに出力される。その結果、スイッチング素子Ｓ1がスイッチング制御される。なお、この場合、第２ＡＮＤ回路３５ｂはＰＷＭ制御部３８からスイッチング信号が入力されるものの、判定部３１から「０」レベルの信号が入力されるため、スイッチング素子Ｓ2はオフ状態となる。
【００２７】
また、前記比較の結果、アシスト電流指令値ＩL*＞０と判定された場合には、判定部３１から「１」レベルの信号が出力され、第２ＡＮＤ回路３５ｂに「１」レベルの信号が出力される。また、アシスト電流指令値ＩL*＞０と判定された場合には、切替部３３がゲイン乗算部３２ｂ側に切替えられて、ゲイン乗算部３２ｂによりアシスト電流指令値ＩL*に充電用ゲインＫS2が乗算され、第１減算部３６およびＰＩ演算部３７，ＰＷＭ制御部３８を介してスイッチング信号が第２ＡＮＤ回路３５ｂに出力される。その結果、スイッチング素子Ｓ2がスイッチング制御される。なお、この場合、第１ＡＮＤ回路３５ａは、ＰＷＭ制御部３８からスイッチング信号が出力されるものの、ＮＯＴ回路３４から「０」レベルの信号が出力されるため、スイッチング素子Ｓ1はオフ制御となる。
【００２８】
なお、第１減算部３６では、アシスト電流指令値ＩL*に放電用ゲインＫS1または充電用ゲインＫS2が乗算された値から回生電流蓄積部ＲAに流入するアシスト電流値ＩL*との差演算が実行される。その第１差信号は、ＰＩ演算部３７においてＰＩ制御され、ＰＷＭ制御部３８においてスイッチング素子Ｓ１，Ｓ２のゲートオン時間（通電率）が決定される。
【００２９】
このゲート信号作成部３は、チョッパｃｈにおけるスイッチング損失の低減を図るために、キャパシタＣの充放電の状況に応じて片側のスイッチング素子のみオンオフ制御するものである。なお、スイッチング素子Ｓ1，Ｓ2を交互にスイッチングさせるようにゲート信号作成部３を構成してもよい。
【００３０】
本実施形態１では、上記のように、アシスト電流指令値ＩL*に放電用ゲインＫS1，充電用ゲインＫS2を乗算したものを補正アシスト電流指令値とすることで、キャパシタＣの充放電の停止によるバッテリー電流の急変を抑制する。
【００３１】
前記放電用ゲインＫS1，充電用ゲインＫS2の決定方法について、図２におけるゲイン算出部４を基に詳細に説明する。
【００３２】
まず、減算部４１において、キャパシタ電圧ＶEDLCをローパスフィルタＬＰＦ２に通してスイッチング素子Ｓ1，Ｓ2のスイッチングによる電圧変動を除去した値から、キャパシタ電流値ＩEDLCをローパスフィルタＬＰＦ３に通してスイッチングによる電流変動を除去した値にキャパシタＣの内部抵抗ＲEDLCを乗算した値（すなわち、キャパシタＣの内部抵抗ＲEDLCによる電圧降下分）を差演算したキャパシタ開放電圧Ｖｃが算出される。このキャパシタ開放電圧ＶCは充放電していない開放状態でのキャパシタＣの電圧に相当する。このキャパシタ開放電圧ＶCとキャパシタ定格電圧ＶEDLC_maxとバッテリー電圧ＶBとから、演算部４３ａ，４３ｂにおいて下記（１）式，（２）式により放電用ゲインＫS1，充電用ゲインＫS2が算出される。
【００３３】
【数１】
2010124574.tif 000005
【００３４】
この放電用ゲインＫS1によりキャパシタ電圧降下時にキャパシタＣの放電を制限し、充電用ゲインＫS2によりキャパシタ電圧上昇時にキャパシタＣの充電を制限する。上記（１）式，（２）式内の乗数Ｎ（＞０）により、キャパシタ電圧ＶEDLCによるキャパシタＣの充放電を調整することができ、放電用ゲインＫS1，充電用ゲインＫS2は乗数Ｎにより図３（キャパシタ開放電圧ＶCによるゲイン変化図）のように変化する。すなわち、乗数Ｎが、０＜Ｎ＜１のときに放電用ゲインＫS1，充電用ゲインＫS2が指数関数状に変化し、Ｎ＝１のときに放電用ゲインＫS1，ＫS2が比例変化し、１＜Ｎのときに放電用ゲインＫS1，充電用ゲインＫS2が対数関数状に変化する。この乗数Ｎは種々の仕様によって任意に設定される。
【００３５】
具体的には、アシスト電流指令値ＩL*≦０時（放電時）において、キャパシタ開放電圧ＶCがキャパシタ定格電圧ＶEDLC_maxと等しいとき、上記（１）式で算出される放電用ゲインＫS1は１となる。本実施形態１では、アシスト電流指令値ＩL*に放電用ゲインＫS1を乗算した値をキャパシタＣの放電用の補正アシスト電流指令値としており、キャパシタ開放電圧ＶCがキャパシタ定格電圧ＶEDLC_maxと等しい時は放電用ゲインＫS1＝１であるため、キャパシタＣの放電は制限されない。キャパシタＣの放電によりキャパシタ開放電圧ＶCが低下しバッテリー電圧ＶBに近づくにつれ、上記（１）式で算出される放電用ゲインＫS1は小さくなる。キャパシタ開放電圧ＶCの低下により放電用ゲインＫS1が小さくなるにつれ、スイッチング素子（放電用スイッチング素子）Ｓ1のゲートオン時間は短く（通電率が低く）なり、キャパシタＣの放電が制限される。さらに、キャパシタＣの放電によりキャパシタ開放電圧ＶCがバッテリー電圧ＶBまで低下すると放電用ゲインＫS1＝０となる。その結果、スイッチング素子Ｓ1のゲートがオンされなくなり、キャパシタＣの放電は停止する。
【００３６】
アシスト電流指令値ＩL*＞０時（充電時）において、キャパシタ開放電圧ＶCがバッテリー電圧ＶBと等しいとき、上記（２）式で算出される充電用ゲインＫS2は１となる。本実施形態１ではアシスト電流指令値ＩL*に充電用ゲインＫS2を乗算したものを充電用の補正アシスト電流指令値としており、キャパシタ開放電圧ＶCがバッテリー電圧ＶBと等しいときは充電用ゲインＫS2＝１であるため、キャパシタＣの充電は制限されない。キャパシタＣの充電により、キャパシタ開放電圧ＶCがキャパシタ定格電圧ＶEDLC_maxに近づくにつれ、上記（２）式で算出される充電用ゲインＫS2は小さくなる。キャパシタ開放電圧ＶCの上昇により充電用ゲインＫS2が小さくなるにつれ、スイッチング素子（充電用スイッチング素子）Ｓ2のゲートオン時間は短く（通電率が低く）なり、キャパシタＣの充電が制限される。さらに、キャパシタＣの充電によりキャパシタ開放電圧ＶCがキャパシタ定格電圧ＶEDLC_maxまで上昇すると充電用ゲインＫS2＝０となる。その結果、スイッチング素子Ｓ2のゲートがオンされなくなり、キャパシタＣの充電は停止する。
【００３７】
従来は、キャパシタ電圧ＶEDLCに制限を掛ける場合、突然キャパシタＣの充放電を停止していたが、本実施形態１のようにキャパシタ電圧ＶEDLCがキャパシタ定格電圧ＶEDLC_maxに達する前に、キャパシタの充放電を調整することにより、キャパシタＣの充放電停止時に発生するバッテリー電流ＩBの急変を抑制することが可能となる。これにより、バッテリーＢへの負担が軽減され、長寿命化を図ることが可能となる。
【００３８】
［実施形態２］
本実施形態２では、充放電により変動するキャパシタ電圧ＶEDLCの範囲を限定するために放電用ゲインＫS1a，充電用ゲインＫS2aを適用するキャパシタ電圧ＶEDLCの範囲を変更する。キャパシタ電圧ＶEDLCの範囲を限定しキャパシタ電圧ＶEDLCが高い状態で充放電を行えば、キャパシタ電圧ＶEDLCが低い場合に比べ、充放電時の電流値が小さくなり、キャパシタＣの内部抵抗による損失を抑制できる。
【００３９】
本実施形態２では、実施形態１で用いた式（１），式（２）の代わりに、キャパシタ開放電圧ＶC，放電制限の上限電圧値ＶS1_max，放電制限の下限電圧値ＶS1_min，充電制限の上限電圧値ＶS2_max，充電制限の下限電圧値ＶS2_minから下記（３）式，（４）式により放電用ゲインＫS1a，充電用ゲインＫS2bを算出し、キャパシタＣの充放電を制限する。
【００４０】
【数２】
2010124574.tif 000006
【００４１】
図４は、キャパシタ開放電圧ＶCによるゲインの変化特性図を示す。実施形態１における（１）式，（２）式では、原理的に充放電が可能であるキャパシタ電圧範囲（ＶEDLC≦キャパシタ定格電圧ＶEDLC_max）で充放電の制限をかけていたが、その制限を適用するキャパシタ電圧ＶEDLCの範囲を（３）式，（４）式によりＶB≦ＶS1_min（下限電圧）＜ＶS1_max（上限電圧）（キャパシタＣ放電時）、ＶS2_min（下限電圧）＜ＶS2_max（上限電圧）≦ＶEDLC_max（キャパシタＣ充電時）に限定する。このキャパシタ電圧ＶEDLCの変動範囲を狭くする場合、前記（３）式のキャパシタ放電制限の下限電圧ＶS1_minを高く、前記（４）式のキャパシタ充電制限の上限電圧ＶS2_maxを低く設定する。また、キャパシタＣの充放電を停止した場合にバッテリー電流ＩBが急変する場合には、放電調整範囲（ＶS1_min〜ＶS1_max）、充電調整範囲（ＶS2_min〜ＶS2_max），乗数Ｎ（＞０）の調整によりバッテリー電流ＩBの変動を抑制する。
【００４２】
具体的に本実施形態２では、アシスト電流指令値ＩL*≦０時（放電時）において、アシスト電流指令値ＩL*に放電用ゲインＫS1aを乗算した値をキャパシタＣ放電用の補正アシスト電流指令値としており、上記（３）式に示すようにキャパシタ開放電圧ＶCが放電制限の上限電圧ＶS1_maxより高いときは放電用ゲインＫS1a＝１であるため、キャパシタＣの放電は制限されない。キャパシタＣの放電によりキャパシタ開放電圧ＶCが低下して放電制限の上限電圧ＶS1_maxを下回り、放電制限の下限電圧ＶS1_minに近づくにつれ、上記（３）式で算出される放電用ゲインＫS1aは小さくなる。キャパシタ開放電圧ＶCの低下により放電用ゲインＫS1aが小さくなるにつれスイッチング素子（放電用スイッチング素子）Ｓ1のゲートオン時間が短くなり（通電率が低くなり）、キャパシタＣの放電が制限される。さらに、キャパシタＣの放電により、キャパシタ開放電圧ＶCが放電制限の下限電圧ＶS1_minまで低下すると放電ゲインＫS1a＝０となる。その結果、スイッチング素子Ｓ1のゲートがオンされなくなりキャパシタＣの放電は停止する。
【００４３】
アシスト電流指令値ＩL*＞０時（充電時）において、キャパシタ開放電圧ＶCが充電制限の下限電圧ＶS2_minより低いとき、上記（４）式で算出される充電用ゲインＫS2aは１となる。本実施形態２では、アシスト電流指令値ＩL*に充電用ゲインＫS2aを乗算した値をキャパシタＣの充電用の補正アシスト電流指令値としており、キャパシタ開放電圧ＶCが充電制限の下限電圧ＶS2_minよりも低いときは充電用ゲインＫS2a＝１であるため、キャパシタＣの充電は制限されない。キャパシタＣの充電により、キャパシタ開放電圧ＶCが上昇して充電制限の下限電圧ＶS2_minを超え、充電制限の上限電圧ＶS2_maxに近づくにつれ、上記（４）式で算出される充電用ゲインＫS2aは小さくなる。キャパシタ開放電圧ＶCの上昇により充電用ゲインＫS2aが小さくなるにつれ、スイッチング素子（充電用のスイッチング素子）Ｓ2のゲートオン時間は短く（通電率が低く）なり、キャパシタＣの充電が制限される。さらに、キャパシタＣの充電によりキャパシタ開放電圧ＶCは充電制限の上限電圧ＶS2_maxまで上昇すると充電用ゲインＫS2a＝０となる。その結果、スイッチング素子Ｓ2のゲートがオンしなくなり、キャパシタＣの充電は停止する。
【００４４】
従来は、キャパシタ電圧ＶEDLCに制限を掛ける場合、突然キャパシタＣの充放電を停止していたが、本実施形態２のようにキャパシタ電圧ＶEDLCがキャパシタ定格電圧ＶEDLC_maxに達する前に、キャパシタの充放電を調整することにより、キャパシタＣの充放電停止時に発生するバッテリー電流ＩBの急変を抑制することが可能となる。これにより、バッテリーＢへの負担が軽減され、長寿命化を図ることが可能となる。
【００４５】
また、本実施形態２のようにキャパシタＣの充放電時のキャパシタ電圧ＶEDLC範囲を限定してキャパシタ電圧ＶEDLCが高い状態で充放電を行うことにより、キャパシタ電圧ＶEDLCが低い場合に比べて、充放電時におけるキャパシタ電流ＩEDLCを抑制することができ、これによりキャパシタＣの内部抵抗で発生する損失を低減することが可能となる。
【００４６】
［実施形態３］
本実施形態３では、キャパシタ電流ＩEDLC検出用の電流センサを省くため、キャパシタ開放電圧ＶCをキャパシタ電流ＩEDLCではなく、既に電流センサにより検出しているアシスト電流ＩLを用いて導出する。
【００４７】
図５は、本実施形態３に係るゲイン算出部４を示すブロック図であり、ゲイン算出部４以外は実施形態１，２と同様に構成されるため、ゲイン算出部４以外は省略する。図２（実施形態１，２）におけるゲイン算出部４との相違点は、図２のキャパシタ電流ＩEDLCをアシスト電流ＩLに変更した点である。
【００４８】
キャパシタ電流ＩEDLCはスイッチング素子Ｓ1，Ｓ2のスイッチングにより変動しているが、リアクトルＬにより交流成分が除去されたアシスト電流ＩLを用いることにより安定したキャパシタ開放電圧ＶCを導出することが可能となる。
【００４９】
なお、演算部４３ａ，４３ｂでは上記（１），（２）式（あるいは、（３），（４）式）の演算を行って放電用ゲインＫS1，充電用ゲインＫS2（あるいは、放電用ゲインＫS1a，充電用ゲインＫS2a）を算出し、充電および放電の制御が行われる。
【００５０】
従来は、キャパシタ電圧ＶEDLCに制限が掛かると突然キャパシタＣの充放電が停止となっていたが、本実施形態３のようにキャパシタ電圧ＶEDLCが定格電圧ＶEDLC_maxに達する前に、キャパシタＣの充放電を調整することによりキャパシタＣの充放電停止時に発生するバッテリー電流ＩBの急変を抑制することが可能となる。これにより、バッテリーＢへの負担が軽減され、長寿命化を図ることが可能となる。
【００５１】
また、演算部４３ａ，４３ｂにおいて（３），（４）式の演算により放電用ゲインＫS1a，充電用ゲインＫS2aを算出すれば、キャパシタＣの充放電時におけるキャパシタ電圧範囲を限定してキャパシタ電圧ＶEDLCが高い状態で充放電を行うことにより、キャパシタ電圧ＶEDLCが低い場合に比べてキャパシタ電流ＩEDLCを抑制することができ、これによりキャパシタＣの内部抵抗で発生する損失を低減することが可能となる。
【００５２】
さらに、実施形態１，２ではキャパシタ電圧ＶEDLCの制限を行うために、キャパシタ電流ＩEDLCを検出する電流センサが必要だったが、本実施形態３では必要なくなり、コストを低減させることが可能となる。
【００５３】
［実施形態４］
本実施形態４では、チョッパ制御回路において、実施形態１におけるアシスト電流指令値ＩL*に充放電ゲインを乗算する代わりに、キャパシタ電圧ＶEDLCによる制御を行った制御方法が適用される。この制御方法を用いて、キャパシタ電圧ＶEDLCが高い状態で充放電を行うことによりキャパシタＣの内部抵抗による損失を低減させることが可能となる。
【００５４】
前記のキャパシタ電圧ＶEDLCによるアシスト電流ＩLの制御について説明する。図６は本実施形態４に係るチョッパ制御回路を示すブロック図である。まず、充放電により変化するキャパシタ電圧ＶEDLCの目標値ＶEDLC*を設定し、第２減算部５において、その目標値ＶEDLC*と、電圧検出器により検出されたキャパシタ電圧ＶEDLCと、の差演算が実行される。検出されたキャパシタ電圧ＶEDLCにはスイッチング素子Ｓ1，Ｓ2のスイッチングによる振動が重畳しているため、目標値ＶEDLC*とキャパシタ電圧ＶEDLCとの偏差を取ったあと、ローパスフィルタＬＰＦ５を通過させ、ＰＩ制御部６において偏差がなくなるようにＰＩ制御を行う。その値（以下、第２差信号ＶEDLC_DIFと称する）を加算部７においてチョッパ制御で使用するアシスト電流指令値ＩL*に加算して補正アシスト電流指令値ＩL1*を出力し、実施形態１と同様にアシスト電流ＩLの電流制御を行う。なお、前記アシスト電流指令値ＩL*は、実施形態１と同様に任意の値とし、例えば、バッテリー電圧ＶBを微分し、キャパシタ容量ＣSを乗算した値とする。
【００５５】
キャパシタ電圧ＶEDLCによるアシスト電流ＩLの制御を追加することでキャパシタ電圧ＶEDLCが目標値ＶEDLC*よりも低くなった場合、キャパシタＣの放電が制限され、キャパシタＣの充電が促進される。逆に、キャパシタ電圧ＶEDLCが目標値ＶEDLC*よりも高くなった場合、キャパシタＣの充電が制限されキャパシタＣの放電が促進される。
【００５６】
すなわち、アシスト電流指令値ＩL*＞０のときは、キャパシタＣの充電を行うように制御されており、キャパシタ電圧ＶEDLCが目標値ＶEDLC*より低い場合は第２差信号ＶEDLC_DIF＞０となり、アシスト電流指令値ＩL*（＞０）に第２差信号ＶEDLC_DIF（＞０）を加算した値が補正アシスト電流指令値ＩL1*となる。そのため、ＰＷＭ方式により決定したスイッチング素子Ｓ2のゲートオン時間は長く（通電率が高く）なり、キャパシタＣの充電が促進される。
【００５７】
また、アシスト電流指令値ＩL*＞０かつ、キャパシタ電圧ＶEDLCが目標値ＶEDLC*よりも高い場合は、第２差信号ＶEDLC_DIF＜０となり、アシスト電流指令値ＩL*（＞０）に第２差信号ＶEDLC_DIF（＜０）を加算した値が補正アシスト電流指令値ＩL1*となる。そのため、ＰＷＭ方式により決定されたスイッチング素子Ｓ2のゲートオン時間が短く（通電率が低く）なり、キャパシタＣの充電が抑制される。
【００５８】
アシスト電流指令値ＩL*≦０のときはキャパシタＣの放電を行うように制御されており、キャパシタ電圧ＶEDLCが目標値ＶEDLC*よりも低い場合は、第２差信号ＶEDLC_DIF＞０となり、アシスト電流指令値ＩL*（≦０）に第２差信号ＶEDLC_DIF（＞０）を加算した値が補正アシスト電流指令値ＩL1*となる。そのため、ＰＷＭ方式により決定されるスイッチング素子Ｓ1のゲートオン時間は短く（通電率が低く）なり、キャパシタＣの放電が抑制される。
【００５９】
アシスト電流指令値ＩL*≦０かつ、キャパシタ電圧ＶEDLCが目標値ＶEDLC*より高い場合は第２差信号ＶEDLC_DIF＜０となり、アシスト電流指令値ＩL*（≦０）に第２差信号ＶEDLC_DIF（＜０）を加算した値が補正アシスト電流指令値ＩL1*となる。そのため、ＰＷＭ方式により決定されるスイッチング素子Ｓ1のゲートオン時間は長く（通電率が高く）なり、キャパシタＣの放電が促進される。
【００６０】
なお、キャパシタ電圧ＶEDLCが目標値ＶEDLC*と等しい場合は、第２差信号ＶEDLC_DIF＝０となるため、アシスト電流指令値ＩL*＝補正アシスト電流指令値ＩL1*となり、キャパシタ電圧ＶEDLCによるアシスト電流の制御は実行されず、キャパシタＣの充放電が行われる。
【００６１】
本実施形態４のように、アシスト電流ＩLの制御にキャパシタ電圧ＶEDLCによる制御を追加することで、充放電時において目標値ＶEDLC*を中心にキャパシタＣの電圧を制限することができるため、突然キャパシタＣの充放電が停止しバッテリー電圧ＶB，バッテリー電流ＩBが急変することがなくなり、バッテリーＢで発生する損失の低減やバッテリーＢの長寿命化を図ることが可能となる。
【００６２】
また、本実施形態４のようにアシスト電流の制御にキャパシタ電圧ＶEDLCによる制御を追加することで、目標値ＶEDLC*を中心にキャパシタＣの充放電が行えるようになり、目標値ＶEDLC*を高く設定することでキャパシタ電圧ＶEDLCが高い状態で充放電を行うことができ、キャパシタ電圧ＶEDLCが低い場合に比べて充放電時におけるキャパシタ電流ＩEDLCを抑制することが可能となる。これにより、キャパシタＣの内部抵抗で発生する損失を低減することが可能となる。
【００６３】
［実施形態５］
本実施形態５は実施形態４と同様に、チョッパ制御回路において、実施形態１におけるアシスト電流指令値ＩL*に充放電ゲインを乗算する代わりに、キャパシタ電圧ＶEDLCによる制御を行った制御方法が適用される。
【００６４】
実施形態４では目標値ＶEDLC*とキャパシタ電圧ＶEDLCとの第２差信号ＶEDLC_DIFをアシスト電流ＩL*に加算していたが、本実施形態５ではアシスト電流指令値ＩL*とアシスト電流ＩLとの差信号をＰＩ演算部３７においてＰＩ制御した第１差信号ＩL_PWMに第２差信号ＶEDLC_DIFを加算する。
【００６５】
キャパシタ電圧ＶEDLCによるアシスト電流ＩLの制御を追加することでキャパシタ電圧ＶEDLCが目標値ＶEDLC*より低くなった場合、キャパシタＣの放電が制限され、キャパシタＣの充電が促進される。逆に、キャパシタ電圧ＶEDLCが目標値ＶEDLC*よりも高くなった場合、キャパシタＣの充電が制限されキャパシタＣの放電が促進される。
【００６６】
すなわち、アシスト電流指令値ＩL*＞０のときはキャパシタＣの充電を行うように制御されており、キャパシタ電圧ＶEDLCが目標値ＶEDLC*より低い場合には、第２差信号ＶEDLC_DIF＞０となり、ＰＩ演算部３７から出力される第１差信号ＩL_PWMに第２差信号ＶEDLC_DIF（＞０）を加算した値がＰＷＭ制御部３８に出力される値ＩL_PWM1となる。そのため、ＰＷＭ方式により決定されるスイッチング素子Ｓ2のゲートオン時間は長く（通電率が高く）なり、キャパシタＣの充電が促進される。
【００６７】
アシスト電流指令値ＩL*＞０かつキャパシタ電圧ＶEDLCが目標値ＶEDLC*より高い場合は第２差信号ＶEDLC_DIF＜０となり、ＰＩ演算部３７から出力される第１差信号ＩL_PWMに第２差信号ＶEDLC_DIF（＜０）を加算した値がＰＷＭ制御部３８に出力される値ＩL_PWM1となる。そのため、ＰＷＭ方式により決定されるスイッチング素子Ｓ2のゲートオン時間は短く（通電率が低く）なり、キャパシタＣの充電が抑制される。
【００６８】
また、アシスト電流指令値ＩL*≦０のときはキャパシタＣの放電を行うように制御されており、キャパシタ電圧ＶEDLCが目標値ＶEDLC*よりも低い場合は、第２差信号ＶEDLC_DIF＞０となり、ＰＩ演算部３７から出力される第１差信号ＩL_PWMに第２差信号ＶEDLC_DIF（＞０）を加算した値がＰＷＭ制御部３８に出力される値ＩL_PWM1となる。そのため、ＰＷＭ方式により決定されるスイッチング素子Ｓ1のゲートオン時間は短く（通電率が低く）なり、キャパシタＣの放電が抑制される。
【００６９】
アシスト電流指令値ＩL*≦０かつ、キャパシタ電圧ＶEDLCが目標値ＶEDLC*より高い場合は第２差信号ＶEDLC_DIF＜０となり、ＰＩ演算部３７から出力される第１差信号ＩL_PWMに第２差信号ＶEDLC_DIF（＜０）を加算した値がＰＷＭ制御部３８に出力される値ＩL_PWM1となる。そのため、ＰＷＭ方式により決定されるスイッチング素子Ｓ1のゲートオン時間は長く（通電率が高く）なり、キャパシタＣの放電が促進される。
【００７０】
なお、キャパシタ電圧ＶEDLCが、目標値ＶEDLC*と等しい場合は第２差信号ＶEDLC_DIF＝０となるため、第１差信号ＩL_PWM＝ＩL_PWM1となりキャパシタ電圧ＶEDLCによるアシスト電流ＩLの制御はないものとしてキャパシタＣの充放電が行われる。
【００７１】
本実施形態５のように、アシスト電流ＩLの制御にキャパシタ電圧ＶEDLCによる制御を追加することで、充放電時において目標値ＶEDLC*を中心にキャパシタＣの電圧を制限することができるため、突然キャパシタＣの充放電が停止しバッテリー電圧ＶB，バッテリー電流ＩBが急変することがなくなり、バッテリーＢで発生する損失の低減やバッテリーＢの長寿命化を図ることが可能となる。
【００７２】
また、本実施形態５のように、アシスト電流の制御にキャパシタ電圧ＶEDLCによる制御を追加することで、目標値ＶEDLC*を中心にキャパシタＣの充放電が行えるようになり、目標値ＶEDLC*を高く設定することでキャパシタ電圧ＶEDLCが高い状態で充放電を行うことができ、キャパシタ電圧ＶEDLCが低い場合に比べて充放電時におけるキャパシタ電流ＩEDLCを抑制することが可能となる。これにより、キャパシタＣの内部抵抗で発生する損失を低減することが可能となる。
【図面の簡単な説明】
【００７３】
【図１】実施形態１における移動車両の直流電源を示す回路構成図。
【図２】実施形態１における直流電源のチョッパ制御ブロック図。
【図３】実施形態１におけるキャパシタ開放電圧ＶCによるゲイン変化図。
【図４】実施形態２におけるキャパシタ開放電圧ＶCによるゲイン変化図。
【図５】実施形態３におけるゲイン算出部４のブロック図。
【図６】実施形態４における直流電源のチョッパ制御ブロック図。
【図７】実施形態５における直流電源のチョッパ制御ブロック図。
【符号の説明】
【００７４】
Ｃ…キャパシタ
ｃｈ…チョッパ回路
ＲA…回生電流蓄積部
Ｂ…バッテリ
ＶB…バッテリ電圧
ＩL*…アシスト電流指令値
ＶEDLC…キャパシタ電圧
ＶEDLC_max…キャパシタ定格電圧
ＫS1，ＫS1a…放電用ゲイン
ＫS2，ＫS2a…充電用ゲイン
ＩEDLC…キャパシタ電流値
ＶC…キャパシタ開放電圧
ＲEDLC…キャパシタ内部抵抗
ＶS1_min…放電制限下限電圧
ＶS1_max…放電制限上限電圧
ＶS2_min…充電制限下限電圧
ＶS2_max…充電制限上限電圧
ＶEDLC*…目標値
【図１】
2010124574.tif 000009
【図２】
2010124574.tif 000010
【図３】
2010124574.tif 000011
【図４】
2010124574.tif 000012
【図５】
2010124574.tif 000013
【図６】
2010124574.tif 000014
【図７】
2010124574.tif 000015