(57)【要約】【課題】プラズマディスプレイパネルを用いたプラズマテレビ（ＰＤＰ―ＴＶ）等のプラズマディスプレイ装置において、高Ｘｅ分圧化等により発光効率向上を図りながら、駆動電圧の上昇による保護膜の寿命低下を抑制する技術を提供する。【解決手段】少なくとも発光表示のためのサステイン期間に、サステイン放電を行うサステイン電極対を有する複数の放電セルを少なくとも備えるプラズマディスプレイパネルを有するプラズマディスプレイ装置であって、少なくともサステイン放電のための電圧パルスを形成する第一の電圧を発生させる第一の電源と、前記第一の電圧より低い第二の電圧を発生させる第二の電源とを備え、前記第二の電圧のみの電圧パルスを印加する期間を少なくともサステイン期間に有する表示負荷率領域を有することを特徴とする。【選択図】図１
2010282129.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも発光表示のためのサステイン期間に、サステイン放電を行うサステイン電極対を有する複数の放電セルを少なくとも備えるプラズマディスプレイパネルを有するプラズマディスプレイ装置であって、
少なくともサステイン放電のための電圧パルスを形成する第一の電圧を発生させる第一の電源と、前記第一の電圧より低い第二の電圧を発生させる第二の電源とを備え、
前記第二の電圧のみの電圧パルスを印加する期間を少なくともサステイン期間に有する表示負荷率領域を有することを特徴とするプラズマディスプレイ装置。
【請求項２】
請求項１に記載のプラズマディスプレイ装置において、
前記サステイン電極対の少なくとも一方の電極に印加する電圧が前記第二の電圧のみの電圧パルスである期間を少なくともサステイン期間に有する表示負荷率領域を有することを特徴とするプラズマディスプレイ装置。
【請求項３】
請求項１に記載のプラズマディスプレイ装置において、
前記サステイン電極対の両方の電極に印加する電圧が前記第二の電圧のみの電圧パルスである期間を少なくともサステイン期間に有する表示負荷率領域を有することを特徴とするプラズマディスプレイ装置。
【請求項４】
請求項１に記載のプラズマディスプレイ装置において、
前記サステイン電極対の一方の電極に印加する電圧が前記第一の電圧のみで、かつ他方の電極に印加する電圧が前記第二の電圧のみの電圧パルスである期間を少なくともサステイン期間に有する表示負荷率領域を有することを特徴とするプラズマディスプレイ装置。
【請求項５】
請求項１に記載のプラズマディスプレイ装置において、
前記サステイン電極対の一方の電極に印加する電圧が前記第二の電圧のみで、かつ他方の電極に印加する電圧が前記第一の電圧と前記第二の電圧を含む電圧パルスである期間を少なくともサステイン期間に有する表示負荷率領域を有することを特徴とするプラズマディスプレイ装置。
【請求項６】
請求項１に記載のプラズマディスプレイ装置において、
前記サステイン電極対の一方の電極にのみ、サステイン電極と前記第二の電圧を発生させる第二の電源とのスイッチを有することを特徴とするプラズマディスプレイ装置。
【請求項７】
請求項６に記載のプラズマディスプレイ装置において、
前記サステイン電極対の少なくとも一方の電極に印加する電圧が前記第二の電圧のみの電圧パルスである期間を少なくともサステイン期間に有する表示負荷率領域を有することを特徴とするプラズマディスプレイ装置。
【請求項８】
請求項１または６に記載のプラズマディスプレイ装置において、
前記第一の電圧を含む電圧パルスのパルス幅と、前記第二の電圧のみの電圧パルスのパルス幅とが異なることを特徴とするプラズマディスプレイ装置。
【請求項９】
請求項１または６に記載のプラズマディスプレイ装置において、
第１の表示負荷率以上のサステイン放電において、前記サステイン電極対の少なくとも一方の電極に印加する電圧が前記第一の電圧と前記第二の電圧を含む電圧パルスである期間を少なくともサステイン期間に有することを特徴とするプラズマディスプレイ装置。
【請求項１０】
請求項１または６に記載のプラズマディスプレイ装置において、
表示負荷率が３０％以下のサステイン放電において、前記サステイン電極対の少なくとも一方の電極に印加する電圧が前記第二の電圧のみの電圧パルスである期間を少なくともサステイン期間に有することを特徴とするプラズマディスプレイ装置。
【請求項１１】
請求項１または６に記載のプラズマディスプレイ装置において、
表示負荷率が２０％以下のサステイン放電において、前記サステイン電極対の少なくとも一方の電極に印加する電圧が前記第二の電圧のみの電圧パルスである期間を少なくともサステイン期間に有することを特徴とするプラズマディスプレイ装置。
【請求項１２】
請求項１または６に記載のプラズマディスプレイ装置において、
表示負荷率が１０％以下のサステイン放電において、前記サステイン電極対の両方の電極に印加する電圧が前記第二の電圧のみの電圧パルスである期間を少なくともサステイン期間に有することを特徴とするプラズマディスプレイ装置。
【請求項１３】
請求項１または６に記載のプラズマディスプレイ装置において、
サブフィールド駆動によるサブフィールドごとの表示負荷率を検出するサブフィールド負荷率検出回路と、
サステイン放電における繰返し単位に含まれる駆動波形の種類と順番を、前記サブフィールド負荷率検出回路で検出した各サブフィールドの表示負荷率と対応させるサブフィールド負荷率−シーケンス対応付け回路と、
前記サブフィールド負荷率−シーケンス対応付け回路からの情報を用いて各サブフィールドのサステイン電圧波形のシーケンスを決定するシーケンス変更回路とを有することを特徴とするプラズマディスプレイ装置。
【請求項１４】
請求項１または６に記載のプラズマディスプレイ装置において、
サブフィールド駆動によるサブフィールドごとの表示負荷率を検出するサブフィールド負荷率検出回路と、
前記サブフィールド負荷率検出回路で検出した各サブフィールドの表示負荷率と波形パラメータを対応させるサブフィールド負荷率−波形パラメータ対応付け回路と、
前記サブフィールド負荷率−波形パラメータ対応付け回路からの情報を用いて各サブフィールドのサステイン電圧波形パラメータを決定する波形パラメータ変更回路とを有することを特徴とするプラズマディスプレイ装置。
【請求項１５】
請求項１３または１４に記載のプラズマディスプレイ装置において、
シーケンス変更の際、輝度が連続に変化するようにしたことを特徴とするプラズマディスプレイ装置。
【請求項１６】
請求項１３または１４に記載のプラズマディスプレイ装置において、
波形パラメータ切り替えの際、輝度が連続に変化するようにしたことを特徴とするプラズマディスプレイ装置。
【請求項１７】
請求項１または６に記載のプラズマディスプレイ装置において、
第一の電圧電源に正側の第二の電圧電源を接続しスイッチに接続し、サステイン電圧波形の立下りのタイミングで放電することを特徴とするプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネル（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ：以下、ＰＤＰと称する）を用いたプラズマディスプレイ装置に関し、特に、発光効率を向上させ、かつ保護膜の寿命低下を抑制した装置に適用して有効な技術に関する。
【背景技術】
【０００２】
プラズマディスプレイパネル（ＰＤＰ）を用いたプラズマディスプレイ装置の１種であるプラズマテレビ（ＰＤＰ−ＴＶ）は液晶テレビ（ＬＣＤ−ＴＶ）とともに大画面テレビ市場を分け合っている。
【０００３】
図１２は従来の３電極構造のａｃ面放電型ＰＤＰの例を示す斜視図である。図１２に示すａｃ面放電型ＰＤＰでは、２枚のガラス基板、即ち、前面基板５１および背面基板５８が対向配置され、それらの間隙が放電空間６３となる。放電空間６３には、放電ガスが通常数百Ｔｏｒｒ以上の圧力で封入されている。放電ガスとしては、Ｎｅ、Ｘｅ混合ガスを用いるのが一般的である。Ｈｅ或いはＡｒ等のガスを混合する場合もある。
【０００４】
表示面としての前面基板５１の下面には、主に表示発光のためのサステイン放電を行なうサステイン電極対が形成されている。このサステイン電極対はＸ電極、Ｙ電極と称される。通常、Ｘ電極及びＹ電極は、透明電極と透明電極の導電性を補う高導電率の不透明電極から構成される。即ち、Ｘ電極６４−１、６４−２は、Ｘ透明電極５２−１、５２−２と、不透明なＸバス電極５４−１、５４−２とから構成され、Ｙ電極６５−１、６５−２は、Ｙ透明電極５３−１、５３−２と、不透明なＹバス電極５５−１、５５−２とから構成される。又、Ｘ電極を共通電極、Ｙ電極を独立電極とする場合が多い。通常、Ｘ、Ｙ電極の放電間隙Ｌｄｇは放電開始電圧が高くならないように狭く、隣接間隙Ｌｎｇは隣接放電セルとの誤放電を防止するように広く設計される。
【０００５】
これらサステイン電極は、前面誘電体５６によって被覆され、この誘電体５６の表面には酸化マグネシウム（ＭｇＯ）等の保護膜５７が形成される。ＭｇＯは耐スパッタ性、二次電子放出係数が高いため、前面誘電体５６を保護し、放電開始電圧を低下させる。
【０００６】
一方、背面基板５８の上面には、サステイン電極（Ｘ電極、Ｙ電極）と直交方向に、アドレス放電のためのアドレス電極（Ａ電極とも呼ぶ）５９が設けられている。このＡ電極５９は背面誘電体６０によって被覆される。この背面誘電体６０の上には隔壁６１がＡ電極５９の間の位置に設けられている。更に、隔壁６１の壁面と背面誘電体６０の上面によって形成される凹領域内には蛍光体６２が塗布されている。この構成において、サステイン電極対とＡ電極との交差部が１つの放電セルに対応している。そして、放電セルは二次元状に配列されている。カラー表示の場合には、赤（Ｒ）、緑（Ｇ）、青色（Ｂ）の各蛍光体が塗布された３種の放電セルを一組として１画素を構成する。
【０００７】
図１２中の矢印Ｄ１の方向から見た放電セル１個分の断面図を図１３に、図１２中の矢印Ｄ２の方向から見た放電セル１個分の断面図を図１４に示す。尚、図１２において、セルの境界は概略点線で示す位置である。図１４中、符号６６は電子、６７は正イオン、６８は正の壁電荷、６９は負の壁電荷を示す。
【０００８】
次に、この例のＰＤＰの動作について説明する。
【０００９】
ＰＤＰの発光の原理は、Ｘ、Ｙ電極間に印加するパルス電圧によって放電を起こして、励起された放電ガスから発生する紫外線を蛍光体によって可視光に変換するというものである。
【００１０】
図１５はＰＤＰ装置の基本構成を示すブロック図である。上記ＰＤＰ（プラズマディスプレイパネル、又はパネルとも呼ぶ）９１は、プラズマディスプレイ装置１００に組み込まれる。ＰＤＰ９１はパネル内の電極群と外部回路の接続部となるＸ電極端子部９２、Ｙ電極端子部９３、及びＡ電極端子部９４を通じてＸ、Ｙ、Ａ各電極に電圧を与えるＸ駆動回路９５、Ｙ駆動回路９６、及びＡ駆動回路９７からなる駆動回路９８に接続される。駆動回路９８は、画像源９９から表示画面の画像信号を受取り、駆動電圧に変換してＰＤＰ９１の各電極に供給する。
【００１１】
階調表示方式としてＡＤＳ（Ａｄｄｒｅｓｓ  Ｄｉｓｐｌａｙ−Ｐｅｒｉｏｄ  Ｓｅｐａｒａｔｉｏｎ）を用いた駆動電圧の具体的な例を図１６に示す。図１６の（ａ）は、図１２に示したＰＤＰに１枚の画を表示するのに要する１ＴＶフィールド期間の駆動電圧のタイムチャートを示す図である。図１６の（ｂ）は、図１６の（ａ）のアドレス期間８０においてＡ電極５９、Ｘ電極６４およびＹ電極６５に印加される電圧波形を示す図である。Ｘ電極、Ｙ電極を各々サステイン電極、まとめてサステイン電極対と呼ぶ。図１６の（ｃ）は、図１６の（ａ）のサステイン期間８１の間に、サステイン電極であるＸ電極とＹ電極の間に一斉に印加されるサステイン電圧とアドレス電極に印加されるアドレス電圧を示す図である。
【００１２】
１ＴＶフィールド期間７０は複数の異なる発光回数を持つサブフィールド７１〜７８に分割されている。この状態を、図１６の（ａ）中の（Ｉ）に示す。
【００１３】
各サブフィールド毎の発光と非発光の選択により階調を表現する。例えば、２進法に基づく輝度の重みをもった８個のサブフィールドを設けた場合、３原色表示用放電セルはそれぞれ２８（＝２５６）階調の輝度表示が得られ、約１６７８万色の色表示ができる。
【００１４】
各サブフィールドは、図１６の（ａ）中の（ＩＩ）に示すように、次の３つの期間を有する。第１は放電セルを初期状態に戻すリセット期間７９、第２は発光する放電セルを選択するアドレス期間８０、そして、第３はサステイン期間８１である。
【００１５】
図１６の（ｂ）は、図１６の（ａ）のアドレス期間８０においてＡ電極５９、Ｘ電極６４、およびＹ電極６５に印加される電圧波形（サステイン電圧波形）を示す図である。波形８２はアドレス期間８０に於ける１本のＡ電極５９に印加する電圧波形（Ａ電圧波形）、波形８３はＸ電極６４に印加する電圧波形（Ｘ電圧波形）、８４、８５はそれぞれＹ電極６５のｉ番目と（ｉ＋１）番目に印加する電圧波形（Ｙ電圧波形）である。これに対する、それぞれの電圧はＶ０、Ｖ１、Ｖ２１およびＶ２２（Ｖ）である。
【００１６】
図１６の（ｂ）に示すように、Ｙ電極６５のｉ行目にスキャンパルス８６が印加された時、電圧Ｖ０のＡ電極５９との交点に位置するセルではＹ電極とＡ電極の間、次いでＹ電極とＸ電極の間にアドレス放電が起こる。グランド電位のＡ電極５９との交点に位置するセルではアドレス放電は起こらない。Ｙ電極の（ｉ＋１）行目にスキャンパルス８７が印加された場合も同様である。
【００１７】
アドレス放電が起こった放電セルでは、図１４に示すように、放電で生じた電荷（壁電荷）がＸ、Ｙ電極を覆う誘電体膜５６および保護膜５７の表面に形成され、Ｘ電極とＹ電極との間に壁電圧Ｖｗ（Ｖ）が発生する。前述したように、図１４中、符号６６は電子、６７は正イオン、６８は正壁電荷、６９は負壁電荷を示す。この壁電荷の有無が、次に続くサステイン期間８１でのサステイン放電の有無を決める。
【００１８】
図１６の（ｃ）は、図１６の（ａ）のサステイン期間８１の間に、サステイン電極であるＸ電極とＹ電極の間に一斉に印加されるサステイン電圧を示す図である。Ｘ電極には電圧波形８８のサステイン電圧が、Ｙ電極には電圧波形８９のサステイン電圧が印加される。いずれも、電圧値はＶ３（Ｖ）である。Ａ電極５９には、電圧波形９０の駆動電圧が印加され、サステイン期間内は一定電圧（Ｖ４）に保持される。尚、この電圧Ｖ４は、グランド電位の場合もある。Ｖ３の電圧のサステインパルス電圧が交互に印加されることにより、Ｘ電極とＹ電極との間の相対電圧は反転を繰り返す。このＶ３の電圧値は、アドレス放電による壁電圧の有無でサステイン放電の有無が決まるように設定される。
【００１９】
アドレス放電が起こった放電セルの１番目のサステイン電圧パルスにおいて、放電が起り逆極性の壁電荷がある程度蓄積するまで放電は続く。この放電の結果、蓄積された壁電圧は２番目の反転した電圧パルスを支援する方向に働き、再び放電が起こる。３番目のパルス以降も同様である。このように、アドレス放電を起こした放電セルのＸ電極とＹ電極の間には、印加電圧パルス数分の維持放電が起こり発光する。逆に、アドレス放電を起こさなかった放電セルでは発光しない。以上が、従来のＰＤＰ装置の基本構成及びその駆動方法である。
【００２０】
薄型大画面テレビ市場における競合デバイスの出現に伴い、ＰＤＰの発光効率向上はますます重要な課題となっている。ＰＤＰの発光効率向上手段として、ＳＩＤ’０３、２８（非特許文献１）に記載のように、パネル封入ガス中のＸｅ分圧を従来に比べて高くする方法が知られている。この高Ｘｅ分圧化による方法では、駆動電圧（サステイン電圧）が上昇し保護膜へのイオンスパッタが大きくなり、寿命の低下を招く問題がある。一般に、サステイン電圧上昇に伴うイオンスパッタ増大対策として、保護膜を厚くしたり、イオンに対する二次電子放出係数の大きい保護膜を使用するなど、保護膜を改善する方法が報告されている。例えば、特開２００４−３５４６４５号公報（特許文献１）では、保護膜をＣａＯ／ＭｇＯの２層膜により低電圧化し、膜厚増大により保護膜を長寿命化する。特開２００４−７１３６７号公報（特許文献２）では、ＭｇＯとは異なる保護膜材料（ダイヤモンド）による低電圧化により長寿命化する。しかし、これらは実用化にはまだ課題が多いと考えられる。そこで、保護膜改善とは異なる保護膜の寿命低下の抑制法が望まれていた。
【先行技術文献】
【特許文献】
【００２１】
【特許文献１】特開２００４−３５４６４５号公報
【特許文献２】特開２００４−７１３６７号公報
【非特許文献】
【００２２】
【非特許文献１】ＳＩＤ’０３、２８（２００３）
【発明の概要】
【発明が解決しようとする課題】
【００２３】
発光効率の向上はＰＤＰの最重要課題の一つである。
【００２４】
本発明の目的は、プラズマディスプレイパネルを用いたプラズマテレビ（ＰＤＰ―ＴＶ）等のプラズマディスプレイ装置において、高Ｘｅ分圧化等により発光効率向上を図りながら、駆動電圧の上昇による保護膜の寿命低下を抑制する技術を提供することにある。
【００２５】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００２６】
ＰＤＰの発光効率向上のため、封入ガスの高Ｘｅ分圧化するとサステイン電圧が上昇し、保護膜のイオンスパッタが大きくなるために保護膜の寿命低下を招く。これを避けるためには、保護膜のイオンスパッタを抑制しなければならない。サステイン電圧が上昇すると、放電セルのサステイン電極間にこれとほほ同等の壁電圧が形成されるので、放電空間電圧は駆動電圧の約２倍に上昇する。ここで、放電空間電圧とは、放電セル内のサステイン電極間に実効的にかかる電圧で、駆動回路から印加されるサステイン電圧と電極表面の全面誘電体上に蓄積された壁電荷による壁電圧との和である。この放電空間電圧がサステイン電圧の上昇分の約２倍上昇するために、イオンスパッタが大きくなり保護膜の寿命が低下する。
【００２７】
この放電空間電圧の上昇を抑制するために、通常はサステイン電圧を低下させる必要がある。このために普通考えられるのが、保護膜（ＭｇＯ）の二次電子放出係数向上による放電開始電圧低下によってサステイン電圧自身を低下させることであった。しかし、放電空間電圧の上昇を抑制する別の方法がある。サステイン（駆動）電圧自身は高Ｘｅ分圧化により上昇しても放電空間電圧の上昇を抑制できる方法である。測定結果によれば、保護膜のイオンスパッタはＸ、Ｙ電極の放電間隙付近の掘れ量が最も大きい。すなわち、サステイン放電の初期のイオンスパッタが保護膜の寿命を決定する。したがって、保護膜の寿命低下を抑制するためには、サステイン放電開始直前の放電空間電圧を出来るだけ低くすればよい。そのためには、サステイン放電開始時のサステイン電圧Ｖｐを通常のサステイン電圧Ｖｓより低く設定する。まず、駆動電圧Ｖｐで放電を開始させ、この放電が終了してしまわないうちに駆動電圧をＶｓまで上昇させてさらに放電させ壁電荷を蓄積する。これにより壁電圧がほぼＶｓとなり、次のサステインパルスの駆動電圧Ｖｐが印加された状態では、放電空間電圧がほぼＶｓ＋Ｖｐになっている。したがって、サステイン放電の放電開始の放電空間電圧が通常のほぼ２Ｖｓよりも低いので、保護膜のイオンスパッタが抑制され、寿命の低下を抑制できる。このサステイン電圧をまずＶｐ次にＶｓに設定するサステイン駆動波形を持つ駆動方法を２段放電駆動法と呼ぶ。
【００２８】
２段放電駆動法では、駆動電圧Ｖｐの期間に発生する前置放電と駆動電圧Ｖｓの期間に発生する本放電の少なくとも２段階でサステイン放電を行なう。ここで、サステイン電極に駆動電圧Ｖｓまたはそれ以上の電圧が印加されている期間をパルス印加期間と呼び、駆動電圧Ｖｐが印加されている期間を前置期間と呼ぶ。したがって、上記前置放電は低放電空間電圧で発生するため高発光効率でもある。さらに、前置放電に続く本放電では、前置放電により壁電圧が低下しており、従来駆動に比べて低放電空間電圧なので高発光効率である。低放電空間電圧でも本放電が発生するのは、前置放電で発生した空間電荷によるプライミング効果のためである。したがって、２段放電駆動においては従来と同じ駆動電圧において所望の低放電空間電圧が実現できる。このため、ＰＤＰの封入ガスを高Ｘｅ分圧化して駆動電圧が上昇しても、放電開始時の放電空間電圧の上昇が抑制できる。このため、高Ｘｅ分圧化によりサステイン駆動電圧が上昇しても放電空間電圧が上昇しないので、保護膜の寿命低下を抑制できる。
【００２９】
ＰＤＰにおいては、表示負荷率の高い表示での電力を一定以下にするためＡＰＣ（Ａｕｔｏｍａｔｉｃ  Ｐｏｗｅｒ  Ｃｏｎｔｒｏｌ）制御を用いている。ここで、表示負荷率とは、ある時点においてパネルに含まれる点灯放電セルの全放電セルに対する割合である。あるいは、あるサステイン電極対方向に並ぶ１列の放電セルの中での点灯放電セルの割合を意味する場合もある。ＡＰＣ制御では電力を一定以下にするため、表示負荷率が低い表示ほどサステインパルスを多くしている。このため、表示負荷率が低い表示ほど保護膜へのイオンスパッタ回数が多くなり保護膜寿命の低化、焼付き等が発生しやすくなる。したがって、保護膜寿命低下、焼付き等を緩和抑制するためには、特に表示負荷率が低い表示において放電開始時の放電空間電圧を下げることが重要である。このため、低表示負荷率表示でさらに放電開始時の放電空間電圧を下げることが望まれている。
【００３０】
本発明の基本的な考え方は以下のようなものである。サステイン電圧は電圧降下の大きい高表示負荷率の放電開始電圧を元に設定される。しかし、その設定電圧は低表示負荷率においては過剰であり、サステインパルス数の増加以上に保護膜寿命に悪影響を及ぼす。低表示負荷率において過剰な電圧を印加しているということは、逆に設定電圧をもっと低減出来るということである。したがって、低表示負荷率ではサステインパルスの設定電圧を低くするというのが基本的な考え方である。これをサブフィールドごとに実現するために、第一の電圧を発生させる第一の電源と、第一の電圧より低い第二の電圧を発生させる第二の電源を備えて、低表示負荷率では少なくとも第二の電圧のみを用いたパルスを用いる。ここで、パルスとは、サステイン期間にサステイン電極対に交互に印加するサステインパルス電圧である。１つのパルスで、一つの放電発光が発生し（放電発光ピークは単一とは限らない）、一方のサステイン電極に蓄積した壁電荷の極性が反転する。パルス幅とは、一つのパルスの幅であり、例えば次のように定義する。サステイン電極対の一方の電極に印加するサステイン電圧と他方の電極に印加するサステイン電圧の差分電圧が０Ｖから一つの放電発光が発生し再び０Ｖに至る期間である。
【００３１】
本書において開示される発明のうち、代表的なものの概要を説明すれば、下記の通りである。
【００３２】
本発明の骨子は次のようなプラズマディスプレイ装置である。
【００３３】
（１）少なくとも発光表示のためのサステイン期間に、サステイン放電を行うサステイン電極対を有する複数の放電セルを少なくとも備えるプラズマディスプレイパネルを有するプラズマディスプレイ装置であって、少なくともサステイン放電のための電圧パルスを形成する第一の電圧を発生させる第一の電源と、前記第一の電圧より低い第二の電圧を発生させる第二の電源とを備え、前記第二の電圧のみの電圧パルスを印加する期間を少なくともサステイン期間に有する表示負荷率領域を有することを特徴とするプラズマディスプレイ装置。
【００３４】
（２）前記（１）に記載のプラズマディスプレイ装置において、前記サステイン電極対の少なくとも一方の電極に印加する電圧が前記第二の電圧のみの電圧パルスである期間を少なくともサステイン期間に有する表示負荷率領域を有することを特徴とするプラズマディスプレイ装置。
【００３５】
（３）前記（１）に記載のプラズマディスプレイ装置において、前記サステイン電極対の両方の電極に印加する電圧が前記第二の電圧のみの電圧パルスである期間を少なくともサステイン期間に有する表示負荷率領域を有することを特徴とするプラズマディスプレイ装置。
【００３６】
（４）前記（１）に記載のプラズマディスプレイ装置において、前記サステイン電極対の一方の電極に印加する電圧が前記第一の電圧のみで、かつ他方の電極に印加する電圧が前記第二の電圧のみの電圧パルスである期間を少なくともサステイン期間に有する表示負荷率領域を有することを特徴とするプラズマディスプレイ装置。
【００３７】
（５）前記（１）に記載のプラズマディスプレイ装置において、前記サステイン電極対の一方の電極に印加する電圧が前記第二の電圧のみで、かつ他方の電極に印加する電圧が前記第一の電圧と前記第二の電圧を含む電圧パルスである期間を少なくともサステイン期間に有する表示負荷率領域を有することを特徴とするプラズマディスプレイ装置。
【００３８】
（６）前記（１）に記載のプラズマディスプレイ装置において、前記サステイン電極対の一方の電極にのみ、サステイン電極と前記第二の電圧を発生させる第二の電源とのスイッチを有することを特徴とするプラズマディスプレイ装置。
【００３９】
（７）前記（６）に記載のプラズマディスプレイ装置において、前記サステイン電極対の少なくとも一方の電極に印加する電圧が前記第二の電圧のみの電圧パルスである期間を少なくともサステイン期間に有する表示負荷率領域を有することを特徴とするプラズマディスプレイ装置。
【００４０】
（８）前記（１）または（６）に記載のプラズマディスプレイ装置において、前記第一の電圧を含む電圧パルスのパルス幅と、前記第二の電圧のみの電圧パルスのパルス幅とが異なることを特徴とするプラズマディスプレイ装置。
【００４１】
（９）前記（１）または（６）に記載のプラズマディスプレイ装置において、第１の表示負荷率以上のサステイン放電において、前記サステイン電極対の少なくとも一方の電極に印加する電圧が前記第一の電圧と前記第二の電圧を含む電圧パルスである期間を少なくともサステイン期間に有することを特徴とするプラズマディスプレイ装置。
【００４２】
（１０）前記（１）または（６）に記載のプラズマディスプレイ装置において、表示負荷率が３０％以下のサステイン放電において、前記サステイン電極対の少なくとも一方の電極に印加する電圧が前記第二の電圧のみの電圧パルスである期間を少なくともサステイン期間に有することを特徴とするプラズマディスプレイ装置。
【００４３】
（１１）前記（１）または（６）に記載のプラズマディスプレイ装置において、表示負荷率が２０％以下のサステイン放電において、前記サステイン電極対の少なくとも一方の電極に印加する電圧が前記第二の電圧のみの電圧パルスである期間を少なくともサステイン期間に有することを特徴とするプラズマディスプレイ装置。
【００４４】
（１２）前記（１）または（６）に記載のプラズマディスプレイ装置において、表示負荷率が１０％以下のサステイン放電において、前記サステイン電極対の両方の電極に印加する電圧が前記第二の電圧のみの電圧パルスである期間を少なくともサステイン期間に有することを特徴とするプラズマディスプレイ装置。
【００４５】
（１３）前記（１）または（６）に記載のプラズマディスプレイ装置において、サブフィールド（ＳＦ）駆動によるＳＦごとの表示負荷率を検出するＳＦ負荷率検出回路と、サステイン放電における繰返し単位に含まれる駆動波形の種類と順番を、前記ＳＦ負荷率検出回路で検出した各ＳＦの表示負荷率と対応させるＳＦ負荷率−シーケンス対応付け回路と、前記ＳＦ負荷率−シーケンス対応付け回路からの情報を用いて各ＳＦのサステイン電圧波形のシーケンスを決定するシーケンス変更回路とを有することを特徴とするプラズマディスプレイ装置。
【００４６】
（１４）前記（１）または（６）に記載のプラズマディスプレイ装置において、サブフィールド（ＳＦ）駆動によるＳＦごとの表示負荷率を検出するＳＦ負荷率検出回路と、前記ＳＦ負荷率検出回路で検出した各ＳＦの表示負荷率と波形パラメータを対応させるＳＦ負荷率−波形パラメータ対応付け回路と、前記ＳＦ負荷率−波形パラメータ対応付け回路からの情報を用いて各ＳＦのサステイン電圧波形パラメータを決定する波形パラメータ変更回路とを有することを特徴とするプラズマディスプレイ装置。
【００４７】
（１５）前記（１３）または（１４）に記載のプラズマディスプレイ装置において、シーケンス変更の際、輝度が連続に変化するようにしたことを特徴とするプラズマディスプレイ装置。
【００４８】
（１６）前記（１３）または（１４）に記載のプラズマディスプレイ装置において、波形パラメータ切り替えの際、輝度が連続に変化するようにしたことを特徴とするプラズマディスプレイ装置。
【００４９】
（１７）前記（１）または（６）に記載のプラズマディスプレイ装置において、第一の電圧電源に正側の第二の電圧電源を接続しスイッチに接続し、サステイン電圧波形の立下りのタイミングで放電することを特徴とするプラズマディスプレイ装置。
【発明の効果】
【００５０】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００５１】
すなわち、代表的なものによって得られる効果は、特に低表示負荷率の表示に対して保護膜を長寿命化出来る効果がある。特に、封入ガス中のＸｅ濃度を高濃度化したときにサステイン電圧の上昇による保護膜寿命の低下を緩和抑制出来る効果がある。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施の形態１のプラズマディスプレイ装置の低表示負荷率におけるサステイン電圧波形と発光波形を示す図である。
【図２】本発明の実施の形態１のプラズマディスプレイ装置のサステイン電圧波形を発生させるための駆動回路のスイッチへの入力信号を示すタイミングチャートである。
【図３】本発明の実施の形態１のプラズマディスプレイ装置の高表示負荷率におけるサステイン電圧波形と発光波形を示す図である。
【図４】本発明の実施の形態１のプラズマディスプレイ装置のサステイン電圧波形を発生させるための駆動回路のスイッチへの入力信号を示すタイミングチャートである。
【図５】本発明の実施の形態１のプラズマディスプレイ装置の概略構成を示すブロック図である。
【図６】本発明の実施の形態１のプラズマディスプレイ装置のサステイン電圧波形を発生させるためのサステイン駆動回路を示す回路図である。
【図７】本発明の実施の形態１のプラズマディスプレイ装置のＳＦ負荷率−シーケンス対応付け回路のルックアップテーブルの第１の例を示す図である。
【図８】本発明の実施の形態１のプラズマディスプレイ装置のＳＦ負荷率−シーケンス対応付け回路のルックアップテーブルの第２の例を示す図である。
【図９】本発明の実施の形態１のプラズマディスプレイ装置のＳＦ負荷率−シーケンス対応付け回路のルックアップテーブルの第３の例を示す図である。
【図１０】本発明の実施の形態１のプラズマディスプレイ装置のＳＦ負荷率−シーケンス対応付け回路のルックアップテーブルの第４の例を示す図である。
【図１１】本発明の実施の形態２のプラズマディスプレイ装置のサステイン電圧波形を発生させるためのサステイン駆動回路を示す回路図である。
【図１２】従来の３電極ａｃ面放電型ＰＤＰの例を示す斜視図である。
【図１３】図１２中の矢印Ｄ１の方向から見たプラズマディスプレイパネルを示す断面図である。
【図１４】図１２中の矢印Ｄ２の方向から見たプラズマディスプレイパネルを示す断面図である。
【図１５】従来のプラズマディスプレイ装置の基本構成を示すブロック図である。
【図１６】プラズマディスプレイパネルに１枚の画を表示する１ＴＶフィールド期間の駆動回路の動作を説明するための図である。
【発明を実施するための形態】
【００５３】
以下、図面を参照して本発明の実施の形態を詳細に説明する。尚、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００５４】
［実施の形態１］
図５は、本発明の実施の形態１のＰＤＰ装置の概略構成を示すブロック図である。このＰＤＰ装置は従来例の図１２と同様の構造の放電セルを有するプラズマディスプレイパネル１と、パネルのアドレス電極に印加する電圧を出力するＡ駆動回路２と、Ｙ電極に順次印加するスキャンパルス及びリセットパルスとサステインパルスを出力するＹ駆動回路３と、Ｘ電極に印加するリセットパルスとサステインパルスを出力するＸ駆動回路４と、映像入力信号をＡ／Ｄ変換するＡ／Ｄ変換回路５と、ディザや誤差拡散などの処理により映像信号の階調数を調整する表示階調調整回路６と、調整された映像デジタル信号を展開して各セルの階調表示するための点灯サブフィールドの組合せを決定する映像信号−ＳＦ対応付け回路７と、映像信号−ＳＦ対応付け回路７のＳＦ情報からサブフィールドの表示負荷率を検出するＳＦ負荷率検出回路８と、サブフィールドの表示負荷率とサステイン電圧波形パラメータ（後述）の関係を定めるＳＦ負荷率−波形パラメータ対応付け回路９と、検出した各サブフィールドの表示負荷率に応じてＳＦ負荷率−波形パラメータ対応付け回路９の情報から各サブフィールドの波形パラメータを変更する波形パラメータ変更回路１０と、サブフィールドの表示負荷率とサステイン電圧波形のシーケンス（後述）の関係を定めるＳＦ負荷率−シーケンス対応付け回路１１と、検出した各サブフィールドの表示負荷率に応じてＳＦ負荷率−シーケンス対応付け回路１１の情報から各サブフィールドのサステイン電圧波形のシーケンスを変更するシーケンス変更回路１２と、映像信号−ＳＦ対応付け回路７のＳＦ情報と波形パラメータ変更回路１０とシーケンス変更回路１２の情報から、サブフィールド表示のため駆動信号を発生するＳＦ処理回路１３とを有し、ＳＦ処理回路１３からＡ駆動回路２とＹ駆動回路３とＸ駆動回路４に駆動信号が供給される。
【００５５】
図１は、本発明の実施の形態１のプラズマディスプレイ装置のサステイン期間８１においてサステイン電極（Ｘ電極とＹ電極）に一斉に印加される一つのサステイン電圧波形のＸ電圧（Ｖｘ）とＹ電圧（Ｖｙ）、およびその差分（Ｖｘ−Ｖｙ）波形と発光波形である。図３は、本発明の実施の形態１のプラズマディスプレイ装置のサステイン期間８１においてサステイン電極（Ｘ電極とＹ電極）に一斉に印加されるもう一つのサステイン電圧波形のＸ電圧（Ｖｘ）とＹ電圧（Ｖｙ）、およびその差分（Ｖｘ−Ｖｙ）波形と発光波形である。ＶｘまたはＶｙ波形においてＶｓからグランドへの立下りのタイミングで放電発光する。発光波形は赤外フィルタ（波長８２８ｎｍ付近の光を透過）を通してフォトマルで１セルの発光を検出し、オシロスコープに入力することにより測定する。図１に示されていないＡ電極はグランド、またはＶｓ／２程度の一定電圧が印加される。あるいは、Ａ電極をフローティングにする場合もある。
【００５６】
図６は、図１、図３のサステイン期間の駆動波形であるサステイン電圧波形を発生させるためのサステイン駆動回路である。図２、図４は、それぞれ図６の回路を用いて図１、図３のサステイン電圧波形を発生させるための駆動回路のスイッチへの入力信号（Ｓｘｒｕ〜Ｓｙｄ）のタイミングチャートである。図６のスイッチ（実際にはトランジスタ）を、図２、図４のスイッチへの入力信号と同じ記号（Ｓｘｒｕ〜Ｓｙｄ）で表す。以下も同様である。サステインＸ駆動回路１５はスイッチＳｘｒｕ、Ｓｘｒｄ、ダイオードＤｘｒｕ、Ｄｘｒｄ、電力回収コンデンサＣｘｒ、電力回収コイルＬｘｒ、および接地端子ＧＮＤから成るＸ電力回収回路１７と、スイッチＳｘｕ、Ｓｘｄ、Ｓｘｐ、および電圧Ｖｓ、Ｖｐの電源、接地端子ＧＮＤから成る。サステインＹ駆動回路１４はサステインＸ駆動回路１５と同様であり、添え字のｘの代わりにｙとした要素、すなわちスイッチＳｙｒｕ、Ｓｙｒｄ、ダイオードＤｙｒｕ、Ｄｙｒｄ、電力回収用コンデンサＣｙｒ、電力回収コイルＬｙｒ、および接地端子ＧＮＤから成るＹ電力回収回路１６と、スイッチＳｙｕ、Ｓｙｄ、Ｓｙｐ、および電圧Ｖｓ、Ｖｐの電源、接地端子ＧＮＤから成る。サステインＸ駆動回路１５、サステインＹ駆動回路１４の間にパネル１の電極間容量に相当するパネル容量Ｃｐが示されている。ここで、図５のＹ駆動回路３、Ｘ駆動回路４と図６のサステインＹ駆動回路１４、サステインＸ駆動回路１５の関係を明確にしておく。Ｙ駆動回路３の内、サステイン期間に関するものだけを抜き出したものがサステインＹ駆動回路１４である。同様に、Ｘ駆動回路４の内、サステイン期間に関するものだけを抜き出したものがサステインＸ駆動回路１５である。
【００５７】
本実施の形態１のプラズマディスプレイ装置の駆動方法について、図１〜図６を用いて説明する。ＰＤＰの１ＴＶフィールド期間の駆動方法の基本は図１６に示したものと同様である。即ち、各サブフィールドは、図１６の（ａ）の（ＩＩ）に示すように、放電セルを初期状態に戻すリセット期間７９、発光する放電セルを選択するアドレス期間８０、選択した放電セルを表示発光させるサステイン期間８１からなる。
【００５８】
まず、図５の映像入力信号がＡ／Ｄ変換回路５によりＡ／Ｄ変換され、表示階調調整回路６によりディザや誤差拡散などの処理により映像信号の階調数が調整され、映像信号−ＳＦ対応付け回路７により、調整された映像デジタル信号を展開して各セルの階調表示するための点灯サブフィールドの組合せが決定され、ＳＦ負荷率検出回路８により、映像信号−ＳＦ対応付け回路７のＳＦ情報からサブフィールドの表示負荷率を検出する。波形パラメータ変更回路１０により、検出した各サブフィールドの表示負荷率に応じてＳＦ負荷率−波形パラメータ対応付け回路９からの情報を用いて各サブフィールドの波形パラメータを決定する。さらにシーケンス変更回路１２により、検出した各サブフィールドの表示負荷率に応じてＳＦ負荷率−シーケンス対応付け回路１１からの情報を用いて各サブフィールドのサステイン電圧波形のシーケンスを決定する。映像信号−ＳＦ対応付け回路７のＳＦ情報と波形パラメータ変更回路１０とシーケンス変更回路１２の情報から、ＳＦ処理回路１３によりサブフィールド表示のため駆動信号を発生する。このＳＦ処理回路１３からＡ駆動回路２とＹ駆動回路３とＸ駆動回路４に駆動信号が供給される。
【００５９】
リセット期間７９において、放電セルを初期壁電荷状態（次のアドレス期間に放電しなければサステイン期間に放電しないような壁電荷状態）に戻す。アドレス期間８０においては、図１６（ｂ）に示すように、ＳＦ処理回路１３からのデータに基づき、Ａ駆動回路２から図１６（ｂ）のＡ波形８２、Ｘ、Ｙ駆動回路４、３からＸ、Ｙ波形８３、８４、８５を出力する。従来技術の図１４の説明と同様にして発光させるべき所望の放電セルにアドレス放電を発生させ、前記所望の放電セルのＸ、Ｙ電極間に、壁電圧Ｖｗ（Ｖ）を発生させる。これにより、サステイン期間に発光する放電セルとしない放電セルが選択される。サステイン期間内に、Ｘ電極６４とＹ電極６５間に、この壁電圧があるときだけ放電する程度の電圧をＸ電極とＹ電極間に印加することにより、所望の放電セルだけが放電発光する。
【００６０】
サステイン期間の駆動について説明する。サステイン期間のサステイン電圧には、表示負荷率に応じて少なくとも２種類のシーケンス（パルスの組合わせ）を用いる。その２種類のシーケンスを以下で説明する。図１は低表示負荷率の場合に用いるサステイン電圧のシーケンスと発光、図３は高表示負荷率の場合に用いるサステイン電圧のシーケンスと発光である。
【００６１】
まず、図３の高表示負荷率の場合に用いる１周期のサステイン電圧波形について説明する。１周期のサステイン電圧Ｖｘ、Ｖｙは図３に示すように、２つのパルスｐｌｓｙ２、ｐｌｓｘ２から成り、それぞれパルス幅Ｔｐｌｓｙ２、Ｔｐｌｓｘ２である。ここで、パルスとは、サステイン期間にサステイン電極対に交互に印加するサステインパルス電圧である。１つのパルスで、一つの放電発光が発生し（放電発光ピークは単一とは限らない）、一方のサステイン電極に蓄積した壁電荷の極性が反転する。パルス幅とは、一つのパルスの時間幅であり、例えば次のように定義する。サステイン電極対の一方の電極に印加するサステイン電圧と他方の電極に印加するサステイン電圧の差分電圧が０Ｖから一つの放電発光が発生し再び０Ｖに至る期間である。本実施の形態１では、各パルスにおいてＶｘ、Ｖｙの立下りのタイミングで放電が発生する。本実施の形態１では、サステイン期間においてこの２パルスを１単位（１周期）として繰り返すシーケンスである。サステイン電圧の１周期Ｔｐｌｓ２はＴｐｌｓ２＝Ｔｐｌｓｙ２＋Ｔｐｌｓｘ２である。
【００６２】
サステイン電圧は固定電圧のＶｓとそれより低いＶｐで形成される。ｐｌｓｙ２では、期間（ｔ１〜ｔ２）がサステインＹ駆動回路の電力回収期間ｔｒｙ２である。時刻ｔ２でＶｙがＶｓ−Ｖｐまで立下り、次の期間（ｔ２〜ｔ３）ではＶｓ−Ｖｐに維持される。この期間ｔｐｙを前置期間、前置期間の時間幅を前置幅、Ｖｐを前置電圧と呼ぶ。時刻ｔ３でＶｙがグランド（０Ｖ）まで立下り、次の期間（ｔ３〜ｔ４）にはグランドに維持され、期間（ｔ４〜ｔ５）ではグランドからＶｓまで立上る（電力回収期間）。この間、ＶｘはＶｓ一定なので、差分Ｖｘ−Ｖｙでは期間（ｔ１〜ｔ２）でＶｐに立上り、期間（ｔ２〜ｔ３）でＶｓより低いＶｐに維持され、時刻ｔ３でＶｓに立上り、期間（ｔ３〜ｔ４）でＶｓに維持され、期間（ｔ４〜ｔ５）ではＶｓからグランドまで立下る波形となる。ｐｌｓｘ２では、まず期間（ｔ５〜ｔ６）がサステインＸ駆動回路の電力回収期間ｔｒｘ２である。時刻ｔ６でＶｘがグランド（０Ｖ）まで立下り、時刻ｔ６ではＶｘがグランドまで立下り、次の期間（ｔ６〜ｔ７）ではＶｘがグランドに維持され、期間（ｔ７〜ｔ８）ではＶｘがグランドからＶｓへ立上る。この間、ＶｙはＶｓ一定なので、差分Ｖｘ−Ｖｙでは期間（ｔ５〜ｔ６）で立下り、期間（ｔ６〜ｔ７）で−Ｖｓを維持し、期間（ｔ７〜ｔ８）ではグランドへ立上る波形となる。
【００６３】
すなわち、パルスｐｌｓｙ２ではサステイン電極間にＶｓより低い第二の電圧Ｖｐが前置期間ｔｐｙの間印加された後、第一の電圧Ｖｓが印加される。この期間（ｔ３〜ｔ４）をＶｓ印加期間と呼ぶ。この第一の電圧（Ｖｓ）を発生させる第一の電源と、第一の電圧より低い第二の電圧（Ｖｐ）を発生させる第二の電源を用いて２段階で電圧を変化させる電圧波形を２段駆動波形と呼ぶ。次のパルスｐｌｓｘ２ではサステイン電極間にＶｓが印加される。この１種類の電圧、いまの場合は第一の電源による第一の電圧（Ｖｓ）のみをサステイン電極間に印加する電圧波形を１段駆動波形と呼ぶことにする。図３の「発光」に示すように、ｐｌｓｙ２での放電発光は前置期間と引き続きＶｓ印加期間にピークをもつ発光（２段放電）である。ｐｌｓｘ２の放電発光は通常単一ピークである。
【００６４】
ＰＤＰの駆動電圧は通常最も表示負荷率の高い全面白表示（表示負荷率１００％）の最小維持電圧から設定される。ここで言う駆動電圧とは、複数の電源によるサステイン電極への印加電圧がある場合に、絶対値の大きい電圧のことである。複数の電源によるサステイン電極への印加電圧が、第一の電源による第一の電圧（Ｖｓ）と、第二の電源による第一の電圧より低い第二の電圧（Ｖｐ）である場合は、第一の電圧（Ｖｓ）のことである。印加電圧最小維持電圧とは、電圧（Ｖｓ）を下げていったときに放電失敗してちらつくなどの破綻が発生しない正常な表示が維持される最低の電圧である。この最小維持電圧は表示負荷率に依存し、表示負荷率が高いほど高くなる。これは、表示負荷率が高いほど電圧降下が大きくなり、放電空間電圧の低下が大きくなるためと考えられる。このため、駆動電圧（Ｖｓ）は全面白表示における最小維持電圧から一定電圧（例えば１０Ｖ）高く設定される。逆に、低表示負荷率では最小維持電圧はもっと低く、全面白表示の場合に比べて過剰な電圧を印加している状況である。したがって、低表示負荷率では駆動電圧をＶｓよりも低く設定できる。これにより、保護膜寿命低下、焼付き等を緩和抑制出来る効果が期待できる。
【００６５】
図３のＸ、Ｙサステイン電圧波形を発生させるサステインＸ、Ｙ駆動回路の動作を図３、図４、図６を用いて説明する。図３のサステインパルス波形Ｖｘ、Ｖｙは図６のノードＮｘ１およびノードＮｙ１の電圧波形である。図４のタイムチャートにおいてハイがスイッチオンの状態である。
【００６６】
図３に示す期間Ｔｐｌｓｙ２（ｔ１〜ｔ５）の動作を説明する。この期間においてはサステインＸ駆動回路１５のスイッチはＳｘｕのみオンなので、ＶｘはＶｓに保たれている。サステインＹ駆動回路１４の動作は以下の通りである。期間（ｔ１〜ｔ２）ではＳｙｒｄがオン、それ以外のスイッチはオフである。したがって、電力回収コンデンサＣｙｒがスイッチＳｙｒｄ、ダイオードＤｙｒｄを介して電力回収コイルＬｙｒに接続され、電力回収コイルＬｙｒおよびパネル容量ＣｐによるＬＣ共振により、ノードＮｙ１の電圧がＶｓから曲線的に下降する。このときパネル容量Ｃｐに蓄積された電荷が電力回収コイルＬｙｒ、ダイオードＤｙｒｄ、スイッチＳｙｒｄを介して電力回収コンデンサＣｙｒへ充電される。期間（ｔ２〜ｔ３）ではスイッチＳｙｐがオン、それ以外のスイッチはオフとなる。したがって、ノードＮｙ１はスイッチＳｙｐを介して電圧Ｖｐの電源に接続され、Ｖｐ電源の正側がＶｓ電源に接続されているので、ノードＮｙ１の電位は中間電圧Ｖｓ−Ｖｐに保持される。期間（ｔ３〜ｔ４）ではスイッチＳｙｄがオン、それ以外のスイッチはオフとなる。したがって、ノードＮｙ１はスイッチＳｙｄを介してグランドに接続されノードＮｙ１の電位はグランドまで立下り保持される。期間（ｔ４〜ｔ５）ではＳｙｒｕがオン、それ以外のスイッチはオフである。したがって、電力回収コンデンサＣｙｒがスイッチＳｙｒｕ、ダイオードＤｙｒｕを介して電力回収コイルＬｙｒに接続され、電力回収コイルＬｙｒおよびパネル容量ＣｐによるＬＣ共振により、ノードＮｙ１の電圧がグランドから曲線的に上昇する。このとき電力回収コンデンサＣｙｒの電荷がスイッチＳｙｒｕ、ダイオードＤｙｒｕ、電力回収コイルＬｙｒを介してパネル容量Ｃｐに充電される。以上の動作により図３に示した期間Ｔｐｌｓｙ２におけるサステイン電圧波形Ｖｘ、Ｖｙが得られる。
【００６７】
図３に示す期間Ｔｐｌｓｘ２（ｔ５〜ｔ８）の動作を説明する。この期間においてはサステインｙ駆動回路１４のスイッチはＳｙｕのみオンなので、ＶｙはＶｓに保たれる。サステインＸ駆動回路１５の動作は以下の通りである。期間（ｔ５〜ｔ６）ではＳｘｒｄがオン、それ以外のスイッチはオフである。したがって、電力回収コンデンサＣｘｒがスイッチＳｘｒｄ、ダイオードＤｘｒｄを介して電力回収コイルＬｘｒに接続され、電力回収コイルＬｘｒおよびパネル容量ＣｐによるＬＣ共振により、ノードＮｘ１の電圧がＶｓから曲線的に下降する。このときパネル容量Ｃｐに蓄積された電荷が電力回収コイルＬｘｒ、ダイオードＤｘｒ、ｄスイッチＳｘｒｄを介して電力回収コンデンサＣｘｒへ充電される。期間（ｔ６〜ｔ７）ではスイッチＳｘｄがオン、それ以外のスイッチはオフとなる。したがって、ノードＮｘ１はスイッチＳｘｄを介してグランドに接続されノードＮｘ１の電位はグランドまで立下り保持される。期間（ｔ７〜ｔ８）ではＳｘｒｕがオン、それ以外のスイッチはオフである。したがって、電力回収コンデンサＣｘｒがスイッチＳｘｒｕ、ダイオードＤｘｒｕを介して電力回収コイルＬｘｒに接続され、電力回収コイルＬｘｒおよびパネル容量ＣｐによるＬＣ共振により、ノードＮｘ１の電圧がグランドから曲線的に上昇する。このとき電力回収コンデンサＣｘｒの電荷がスイッチＳｘｒｕ、ダイオードＤｘｒｕ、電力回収コイルＬｘｒを介してパネル容量Ｃｐに充電される。以上の動作により図３に示した期間Ｔｐｌｓ２におけるサステイン電圧波形Ｖｘ、Ｖｙが得られる。２段駆動波形と１段駆動波形を組合わせることにより、高発光効率で安定な放電が可能である。
【００６８】
次に、図１の低表示負荷率の場合に用いる１周期のサステイン電圧波形について説明する。１周期のサステイン電圧Ｖｘ、Ｖｙは図１に示すように、２つのパルスｐｌｓｙ１、ｐｌｓｘ１から成り、それぞれパルス幅Ｔｐｌｓｙ１、Ｔｐｌｓｘ１である。本実施の形態１では、各パルスにおいてＶｘ、Ｖｙの立下りのタイミングで放電が発生する。本実施の形態１では、サステイン期間においてこの２パルスを１単位（１周期）として繰り返すシーケンスである。サステイン電圧の１周期Ｔｐｌｓ１はＴｐｌｓ１＝Ｔｐｌｓｙ１＋Ｔｐｌｓｘ１である。
【００６９】
サステイン電極間には、ｐｌｓｙ１では高表示負荷率において前置電圧（Ｖｐ）を印加するために用いた第二の電源による第一の電圧より低い第二の電圧（Ｖｐ）、ｐｌｓｘ１では第一の電源による第一の電圧（Ｖｓ）を印加する。ｐｌｓｙ１では、期間（ｔ１〜ｔ２）がサステインＹ駆動回路の電力回収期間ｔｒｙ１で電圧がＶｓから立下がる。時刻ｔ２でＶｙがＶｓ−Ｖｐまで立下り、次の期間（ｔ２〜ｔ３）では、Ｖｓ−Ｖｐに維持される。期間（ｔ３〜ｔ４）は、サステインＹ駆動回路の電力回収期間で電圧がＶｓ−Ｖｐから立上がる。この間、ＶｘはＶｓ一定なので、差分Ｖｘ−Ｖｙは期間（ｔ１〜ｔ２）で立上り、期間（ｔ２〜ｔ３）でＶｓより低いＶｐに維持され、期間（ｔ３〜ｔ４）で立下がる波形となる。ｐｌｓｘ１では、まず期間（ｔ４〜ｔ５）がサステインＸ駆動回路の電力回収期間ｔｒｘ１で電圧がＶｓから立下がる。時刻ｔ５でＶｘがグランド（０Ｖ）まで立下り、次の期間（ｔ５〜ｔ６）ではＶｘがグランドに維持される。この間、ＶｙはＶｓ一定なので、Ｖｘ−Ｖｙでは期間（ｔ４〜ｔ５）で立下り、期間（ｔ５〜ｔ６）で−Ｖｓ、期間（ｔ５〜ｔ６）で立上がる波形となる。
【００７０】
すなわち、パルスｐｌｓｙ１ではサステイン電極間にＶｓより低いＶｐが、次のパルスｐｌｓｘ１ではサステイン電極間にＶｓが印加される。それぞれのパルスｐｓｙ１、ｐｌｓｘ１で図１の「発光」に示すように、放電発光は通常単一ピークである。Ｖｓより低いＶｐを用いることにより、放電空間電圧を低減出来、低表示負荷率での保護膜寿命低下、焼付き等を緩和抑制出来る効果がある。また、一般に放電空間電圧が低い方が放電効率が高くなるので、高発光効率化の効果もある。
【００７１】
低表示負荷率においては高表示負荷率よりもパルス数を増加させるので、低表示負荷率の１周期Ｔｐｌｓ１を高表示負荷率の１周期Ｔｐｌｓ２よりも短く設定する。また、低表示負荷率ほど無効電力のＰＤＰへの投入全電力に対する割合が大きくなるので、電力回収期間ｔｒｙ１、ｔｒｘ１をｔｒｙ２、ｔｒｘ２よりも長く設定する。
【００７２】
ＳＦ負荷率−シーケンス対応付け回路１１の内容について説明する。
【００７３】
本実施の形態１では、サステイン電圧波形として２つのパルスを１単位とする繰返しの例を説明した。ＳＦ負荷率−シーケンス対応付け回路１１は、第一の電圧（Ｖｓ）による１段駆動波形（Ｆ１）と、第二の電圧（Ｖｐ）による１段駆動波形（Ｆ２）と、２段駆動波形（Ｗ）の駆動波形の組合わせ方と順番を、ＳＦごとの表示負荷率に応じて指定するルックアップテーブルである。ＳＦ負荷率−シーケンス対応付け回路１１のルックアップテーブルの第１の例を図７に示す。表示負荷率３０％以上では、図３に示すＷＦ１を１周期とする波形を用いる。このように２段駆動波形と１段駆動波形を組合わせることにより、高発光効率で安定な放電が可能である。表示負荷率３０％以下では、図１に示すＦ２Ｆ１を１周期とする波形を用いる。このようにＶｓより低いＶｐを用いることにより、放電空間電圧を低減出来、低表示負荷率での保護膜寿命低下、焼付き等を緩和抑制出来る効果がある。また、一般に放電空間電圧が低い方が放電効率が高くなるので、高発光効率化の効果もある。
【００７４】
ＳＦ負荷率−シーケンス対応付け回路１１のルックアップテーブルの第２の例を図８に示す。第１の例との違いは、１つのサブフィールドのサステイン期間において、Ｆ２、Ｆ１の順番の期間と、Ｆ１、Ｆ２の順番の期間を設けたことである。これにより、Ｆ２、Ｆ１の順番ではＹ電極が低電圧のＶｐ波形でＸ電極が高電圧のＶｓ波形、Ｆ１、Ｆ２の順番ではＸ電極が高電圧のＶｓ波形でＹ電極が低電圧のＶｐ波形となり、Ｘ、Ｙ電極の低電圧のＶｐ波形と高電圧のＶｓ波形を均等にすることが出来、保護膜寿命のＸ、Ｙの非対称を防止できる効果がある。
【００７５】
ＳＦ負荷率−シーケンス対応付け回路１１のルックアップテーブルの第３の例を図９に示す。第２の例との違いは、表示負荷率２％以下において第一の電圧（Ｖｓ）による１段駆動波形（Ｆ１）のみとしたことである。これにより、ピーク輝度を向上させることが出来る。第２の例と第３の例は省電力モード、高輝度モードによる使い分けに用いることも出来る。
【００７６】
ＳＦ負荷率−シーケンス対応付け回路１１のルックアップテーブルの第４の例を図１０に示す。第２の例との違いは、表示負荷率１０％以下において第二の電圧（Ｖｐ）による１段駆動波形（Ｆ２）のみを用いることである。これにより、放電空間電圧がＦ１、Ｆ２の両方を用いた場合より低減し、低表示負荷率での保護膜寿命低下、焼付き等をさらに緩和抑制出来る効果がある。放電効率向上効果もある。
【００７７】
ＳＦ負荷率−シーケンス対応付け回路１１のルックアップテーブルは図７〜図１０において、第二の電源による第二の電圧（Ｖｐ）のみのパルスＦ２を用いる境界の表示負荷率を３０％としたが、これは一例であり、これに限るものではない。用いる駆動波形においてＶｐが境界の表示負荷率における最小維持電圧＋５Ｖ以上であるようにＶｐと境界の表示負荷率を設定する。Ｖｓ＝２００Ｖ、Ｖｐ＝１８０Ｖにおいて、表示負荷率３０％で最小維持電圧＋８Ｖであった。このため、境界の表示負荷率を３０％に設定した。表示負荷率２０％では最小維持電圧＋１０Ｖ以上となるので、境界の表示負荷率を２０％としてもよい。この方が表示品質が向上する効果がある。
【００７８】
ＳＦ負荷率−波形パラメータ対応付け回路９の内容について説明する。前に述べたように、低表示負荷率においては高表示負荷率よりもパルス数を増加させるので、低表示負荷率の１周期Ｔｐｌｓ１を高表示負荷率の１周期Ｔｐｌｓ２よりも短く設定する。また、低表示負荷率ほど無効電力のＰＤＰへの投入全電力に対する割合が大きくなるので、電力回収期間ｔｒｙ１、ｔｒｘ１をｔｒｙ２、ｔｒｘ２よりも長く設定する。これらを表示負荷率に対するパラメータ値としてルックアップテーブル化しておく。これにより、適正な輝度と発光効率向上を図ることが出来る。
【００７９】
また、検出された表示負荷率に応じてサステインパルス数を制御することによって消費電力を常に一定値以下に制限するというＡＰＣ（Ａｕｔｏｍａｔｉｃ  Ｐｏｗｅｒ  Ｃｏｎｔｒｏｌ）機能を有している。すなわち、ある一定以上の表示負荷率ｈ１％（例えば１５％）の表示で消費電力を一定に保つように、ＳＦ処理回路１３により、表示負荷率が大きくなるほどサステインパルス数を少なく設定する。
【００８０】
また、シーケンス変更回路１２や波形パラメータ変更回路１０により用いる駆動波形の組合わせ、パラメータ値が変わる境界の表示負荷率においては、両者の放電による発光輝度を略一致させる。略一致させるとは、人間の目に不自然にならない程度に一致させることである。発光輝度を略一致させるためには、パルス数を調節したり、波形パラメータを出来るだけ細かく変化させる方法等がある。
【００８１】
以上のように、本実施の形態１では、低表示負荷率において、第一の電圧を発生させる第一の電源（Ｖｓ）と、第一の電圧より低い第二の電圧（Ｖｐ）を発生させる第二の電源を備え、第二の電圧（Ｖｐ）のみの電圧パルスを少なくともサステイン期間に有することにより、発光効率向上を図りながら、保護膜の寿命低下を抑制したプラズマディスプレイ装置を提供することが出来る。
【００８２】
［実施の形態２］
実施の形態１と異なる点のみを述べる。ＰＤＰ装置の概略構成と動作は実施の形態１の図５と同じである。実施の形態２のサステイン電圧波形と発光波形も実施の形態１の図１〜図４と同じである。サステイン駆動回路を図１１に示す。実施の形態１と異なるのは、図１１において実施の形態１の図６にあったサステインＸ駆動回路のＶｐ電源とスイッチＳｘｐが無いことである。すなわち、第二の電圧ＶｐがサステインＹ駆動回路のみで発生する片側配置構成である。これにより、Ｖｐ用のスイッチをＸＹ両側配置する場合よりも低コスト化することが出来る。しかし、実施の形態２では、サステイン期間、サステインＹ駆動回路の立下りのときしかＷまたはＦ２に出来ない。したがって、図８〜図１０のようなシーケンスでＸ、Ｙ電極の低電圧のＶｐ波形と高電圧のＶｓ波形を均等にすることが出来ない。ｐｌｓｙ１とｐｌｓｘ１のパルス幅が同じ（Ｔｐｌｓｙ１＝Ｔｐｌｓｘ１）ときには印加電圧が異なるために放電が非対称になる場合がある。このような場合には保護膜へのダメージもＸ、Ｙ電極非対称になることが多い。また、セル内の輝度分布が非対称になり画質不良を招く場合もある。これを避けるため、図１の駆動波形において、パルス幅Ｔｐｌｓｘ１とＴｐｌｓｙ１を異ならせる。これにより、ｐｌｓｙ１の放電とｐｌｓｘ１の放電の強さをほぼ等しくして、保護膜へのダメージもＸ、Ｙ電極対称とすることが出来る。
【００８３】
この場合のＳＦ負荷率−シーケンス対応付け回路１１のルックアップテーブルは図７と同様である。ＳＦ負荷率−波形パラメータ対応付け回路９の内容について説明する。低表示負荷率（３０％以下）においてはパルス幅Ｔｐｌｓｘ１とＴｐｌｓｙ１を異ならせるようになルックアップテーブルとする。
【００８４】
以上のように、本実施の形態２では、Ｖｐのスイッチが片側配置なので両側配置の場合より低コスト化でき、低表示負荷率での保護膜寿命低下、焼付き等をさらに緩和抑制出来る効果がある。
【００８５】
本発明は、上記の形態のみに制限されず、上記で述べた様々な組合わせも含まれる。
【００８６】
以上のように、本発明による駆動法によれば、従来法に比べて発光効率を向上させながら、表示ムラを低減した駆動が可能となる。
【００８７】
また、前述した各実施の形態の諸組み合わせで、可能なもの全てが本発明として実施可能であることは言うまでもない。
【００８８】
以上、前記諸実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【産業上の利用可能性】
【００８９】
本発明は、プラズマディスプレイパネルを用いたプラズマディスプレイ装置に関し、特に、発光効率を向上させ、かつ保護膜の寿命低下を抑制した装置に利用可能である。
【符号の説明】
【００９０】
１…プラズマディスプレイパネル（パネル、ＰＤＰ）、２…Ａ駆動回路、３…Ｙ駆動回路、４…Ｘ駆動回路、５…Ａ／Ｄ変換回路、６…表示階調調整回路、７…映像信号−ＳＦ対応付け回路、８…ＳＦ負荷率検出回路、９…ＳＦ負荷率−波形パラメータ対応付け回路、１０…波形パラメータ変更回路、１１…ＳＦ負荷率−シーケンス対応付け回路、１２…シーケンス変更回路、１３…ＳＦ処理回路、１４…サステインＹ駆動回路、１５…サステインＸ駆動回路、１６…Ｙ電力回収回路、１７…Ｘ電力回収回路、
５１…前面基板、５２…Ｘ透明電極、５３…Ｙ透明電極、５４…Ｘバス電極、５５…Ｙバス電極、５６…前面誘電体（誘電体膜）、５７…保護膜、５８…背面基板、５９…アドレス電極（書き込み電極、Ａ電極）、６０…背面誘電体（誘電体膜）、６１…隔壁、６２…蛍光体、６３…放電空間、６４…Ｘ電極、６５…Ｙ電極、６６…電子、６７…正イオン、６８…正の壁電荷、６９…負の壁電荷、
７０…ＴＶフィールド、７１〜７８…サブフィールド、７９…リセット期間、８０…アドレス期間、８１…サステイン期間、８２…Ａ電極に印加する電圧波形（Ａ波形）、８３…Ｘ電極に印加する電圧波形（Ｘ波形）、８４…Ｙ電極のｉ番目に印加する電圧波形（Ｙ波形）、８５…Ｙ電極の（ｉ＋１）番目に印加する電圧波形（Ｙ波形）、８６、８７…スキャンパルス、８８…Ｘ電極電圧波形、８９…Ｙ電極電圧波形、９０…Ａ電極電圧波形、
９１…パネル（プラズマディスプレイパネル、ＰＤＰ）、９２…Ｘ電極端子部、９３…Ｙ電極端子部、９４…Ａ電極端子部、９５…Ｘ駆動回路、９６…Ｙ駆動回路、９７…Ａ駆動回路、９８…駆動回路、９９…画像源、１００…プラズマディスプレイ装置。
【図１】
2010282129.tif 000003
【図２】
2010282129.tif 000004
【図３】
2010282129.tif 000005
【図４】
2010282129.tif 000006
【図５】
2010282129.tif 000007
【図６】
2010282129.tif 000008
【図７】
2010282129.tif 000009
【図８】
2010282129.tif 000010
【図９】
2010282129.tif 000011
【図１０】
2010282129.tif 000012
【図１１】
2010282129.tif 000013
【図１２】
2010282129.tif 000014
【図１３】
2010282129.tif 000015
【図１４】
2010282129.tif 000016
【図１５】
2010282129.tif 000017
【図１６】
2010282129.tif 000018