(57)【要約】【課題】外付け素子を使用することなく、液晶パネルのフィードスルー電圧の調整を容易に行い得る電圧調整回路を提供する。【解決手段】制御信号ＣＴＬの立下りに基づいてクランプ電圧まで立下る出力信号ＶGHMを生成する電圧調整回路であって、外部から入力されるデータＤＡＴＡに基づいて、出力信号ＶGHMの立下りの傾きを調整する傾き調整部２１と、データに基づいてクランプ電圧を調整するクランプ電圧調整部２２とを備えた。【選択図】図３
2010282078.tif 000002
【特許請求の範囲】
【請求項１】
表示装置の走査線に供給する電圧を調整する電圧調整回路であって、
制御信号に基づいてクランプ電圧まで立下る出力信号を生成する電圧調整回路において、
外部から入力されるデータに基づいて、前記出力信号の立下りの傾きを調整する傾き調整部と、
前記データに基づいて、前記クランプ電圧を調整するクランプ電圧調整部と
を備えたことを特徴とする電圧調整回路。
【請求項２】
前記データに基づいて、前記制御信号の立下りから前記出力信号の立下りまでの遅延時間を設定する遅延設定部を備えたことを特徴とする請求項１記載の電圧調整回路。
【請求項３】
前記傾き調整部は、
第一の容量と、
前記第一の容量に供給する充電電流を前記データに基づいて開閉される第一のスイッチ回路で調節する充電電流調節部と、
前記第一の容量の充電電圧に応じた電圧で前記出力信号を出力する出力部と
を備えたことを特徴とする請求項１又は２記載の電圧調整回路。
【請求項４】
前記クランプ電圧調整部は、
前記データに基づいて開閉される第二のスイッチ回路で、出力端子と電源との間の合成抵抗値を調整する抵抗値調整部を備えたことを特徴とする請求項１乃至３のいずれか１項に記載の電圧調整回路。
【請求項５】
前記遅延設定部は、
定電流で充電される第二の容量と、
前記データをアナログ電圧に変換するＤ／Ａ変換器と、
前記第二の容量の充電電圧と、前記アナログ電圧とを比較する比較器と、
前記比較器の出力信号と前記制御信号に基づいて、前記出力信号の立下りを開始するトリガを生成する論理回路と
を備えたことを特徴とする請求項２乃至４のいずれか１項に記載の電圧調整回路。
【請求項６】
前記傾き調整部は、
前記データに基づいて開閉される第三のスイッチ回路で電流値を調整する電流調整回路と、
前記電流調整回路の電流値を電圧値に変換する電流電圧変換回路と、
第三の容量の充電電圧を前記出力信号として出力するとともに、前記電流電圧変換回路の出力電圧に基づいて、前記第三の容量の充電電荷を吸収して前記充電電圧を低下させる出力部と
を備えたことを特徴とする請求項１又は２記載の電圧調整回路。
【請求項７】
前記クランプ電圧調整部は、
前記データをアナログ電圧に変換するＤ／Ａ変換器と、
前記アナログ電圧の供給に基づいて前記出力信号のクランプ電圧を設定する出力部と
を備えたことを特徴とする請求項１，２，６のいずれか１項に記載の電圧調整回路。
【請求項８】
前記遅延設定部は、
第四の容量と、
前記データに基づいて開閉される第四のスイッチ回路で前記第四の容量の充電電流を調整する電流調整回路と、
前記第四の容量の充電電圧と、基準電圧とを比較する比較器と、
前記比較器の出力信号をトリガとして、前記出力信号を出力する第三の容量の放電を開始させる出力部と
を備えたことを特徴とする請求項２，６，７のいずれか１項に記載の電圧調整回路。
【請求項９】
請求項１乃至８のいずれか１項に記載の電圧調整回路の出力信号を、ゲートドライバに電源として供給することを特徴とする表示装置駆動回路。
【請求項１０】
液晶パネルの各画素回路の容量の充電電圧が目標範囲となるように、前記データを自動調整するデータ調整部を備えたことを特徴とする請求項９記載の表示装置駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、表示装置の走査線に供給する電圧を調整する電圧調整回路に関するものである。
【背景技術】
【０００２】
表示装置（液晶パネル等）は、走査線と入力信号線とで選択される画素回路の容量に、ソースドライバから入力信号線を介して供給される信号電圧を充電して、各画素で所要の色及び明るさを表現するようになっている。
【０００３】
各画素回路では、走査線に例えば３０Ｖの高電位側電圧ＶGHが供給されると、各画素回路のＴＦＴトランジスタがオンされて、各画素回路の容量が入力信号線に供給される信号電圧まで充電される充電動作が行われる。また、走査線に例えば−５Ｖの低電位側電圧ＶGLが供給されると、ＴＦＴトランジスタがオフされて、容量の充電電圧が保持される保持動作が行われ、このような充電動作と保持動作が交互に繰り返される。
【０００４】
このような液晶パネルでは、パネル位置によりフリッカや色むらが発生する。これは、走査線とパネル基板との間の寄生容量により走査線電位の立下りがゲートドライバから遠ざかるにつれて鈍り、この立下りの鈍りがパネル位置で異なることにより、同一走査線上の各画素回路のＴＦＴトランジスタでのフィードスルー電圧がばらつくことにより発生する。
【０００５】
フィードスルー電圧は、画素回路の充電動作時での容量の充電電圧と、保持動作時の容量の充電電圧の差である。そして、寄生容量の影響により走査線電位の立下りが急峻であるほど保持動作時の容量の充電電圧が低下して、フィードスルー電圧が大きくなる。
【０００６】
そこで、寄生容量の影響を受けにくくするために走査線電位の立下りを鈍らせる電圧調整回路（Gate Voltage Shaping回路）を液晶パネルの駆動部に備えたものが提案されている。
【０００７】
図１３は、液晶パネルの走査線を駆動するゲートドライバに供給する電源電圧を調整して、走査線電位の立下りを鈍らせる電圧調整回路の従来例を示す。
この電圧調整回路は、遅延設定部１と、傾き調整部２と、クランプ電圧調整部３とを備え、遅延設定部１のコントロールロジック４は制御信号ＣＴＬに基づいてスイッチ回路５ａ〜５ｃを開閉制御する。
【０００８】
そして、制御信号ＣＴＬがＨレベルとなると、スイッチ回路５ａがオンされて、図２に示すように、例えば３０Ｖの高電位側電源電圧ＶGHと同電位の出力電圧ＶGHMがゲートドライバに電源として出力されるとともに、容量ＣＬが電圧ＶGHレベルまで充電される。
【０００９】
制御信号ＣＴＬがＬレベルとなると、スイッチ回路５ａがオフされるとともに、スイッチ回路５ｂがオンされ、出力電圧ＶGHMは制御信号ＣＴＬの立下りから遅延設定部１の容量ＣＥで設定された遅延時間ｔ１の後に立ち下がりを開始する。そして、前記容量ＣＬ及び傾き調整部２の抵抗ＲＥで調整された傾きで立ち下がる。
【００１０】
出力電圧ＶGHMがクランプ電圧調整部３で設定されたクランプ電圧ＶCLPまで低下すると、そのクランプ電圧ＶCLPが維持され、制御信号ＣＴＬの次の立上りで再び電圧ＶGHまで上昇し、上記のような動作を繰り返す。
【００１１】
上記のような電圧調整回路の出力電圧ＶGHMがゲートドライバに電源として供給され、ゲートドライバでは図２に示す走査線駆動電圧ＧＶＳで走査線を制御する。このような電圧調整回路の動作により走査線駆動電圧ＧＶＳの立下り速度が鈍り、同一走査線上の各画素回路でのフィードスルー電圧のばらつきが抑制される。
【００１２】
また、走査線駆動電圧の立下り速度を制御することにより、液晶パネルの上下方向に発生するフリッカを防止する表示装置も提案されている。（特許文献１参照）
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００８−１４５６７７号
【発明の概要】
【発明が解決しようとする課題】
【００１４】
上記のような電圧調整回路では、容量ＣＬを傾き調整部２で充放電して出力電圧ＶGHMを生成し、その出力電圧ＶGHMでゲートドライバを駆動する構成であるため、大きな容量値の容量ＣＬが必要となる。
【００１５】
また、遅延設定部１では出力電圧ＶGHMの立下りの遅延時間ｔ１を調整するために容量ＣＥを外付け素子とし、傾き調整部２では出力電圧ＶGHMの立下り速度を調整するために抵抗ＲＥを外付け素子としている。そして、容量ＣＥにより走査線駆動電圧ＧＶＳが高電位側電圧ＶGHまで確実に上昇させるための遅延時間ｔ１を調整し、抵抗ＲＥによりフリッカや色むらを解消するように出力電圧ＶGHMの立下りの傾きを調整している。
【００１６】
従って、外付け素子の抵抗ＲＥを必要とすることから、電圧調整回路が大型化するとともに、コストが上昇するという問題点がある。また、出力電圧ＶGHMの立下りの傾きを再調整する場合には、抵抗ＲＥの付け替えが必要となるとともに、各走査線に対し一様な調整しかできないという問題点がある。
【課題を解決するための手段】
【００１７】
本発明の一側面によれば、制御信号に基づいてクランプ電圧まで立下る出力信号を生成する電圧調整回路であって、外部から入力されるデータに基づいて、前記出力信号の立下りの傾きを調整する傾き調整部と、前記データに基づいて、前記クランプ電圧を調整するクランプ電圧調整部とを備えた電圧調整回路により達成される。
【発明の効果】
【００１８】
本発明の一側面によれば、外付け素子を使用することなく、表示装置のフィードスルー電圧の調整を容易に行い得る電圧調整回路を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】液晶パネルの駆動装置を示すブロック図である。
【図２】電圧調整回路の出力信号を示す波形図である。
【図３】電圧調整回路の第一の実施形態を示す回路図である。
【図４】電圧調整回路の出力信号を示す波形図である。
【図５】走査線選択時の画素回路の等価回路を示す回路図である。
【図６】走査線非選択時の画素回路の等価回路を示す回路図である。
【図７】電圧調整回路の第二の実施形態を示す回路図である。
【図８】第三の実施形態を示すブロック図である。
【図９】第三の実施形態の動作を示すフローチャートである。
【図１０】第四の実施形態を示すブロック図である。
【図１１】第四の実施形態のフィードスルー電圧調整回路を示す回路図である。
【図１２】第四の実施形態の動作を示すフローチャートである。
【図１３】従来の電圧調整回路を示す回路図である。
【発明を実施するための形態】
【００２０】
（第一の実施形態）
以下、この発明を具体化した第一の実施形態を図面に従って説明する。図１は、液晶パネルの駆動装置を示す。液晶パネル１１の画素回路１２は、ＴＦＴトランジスタＴLCと容量ＣLCとで構成され、Ｘ−Ｙ方向に多数配列されている。
【００２１】
Ｘ方向に配列される画素回路１２のＴＦＴトランジスタＴLCのゲートには共通の走査線１３が接続され、Ｙ方向に配列される画素回路１２のＴＦＴトランジスタＴLCのドレインには共通の入力信号線１４が接続されている。そして、ＴＦＴトランジスタＴLCのソースとグランドＧＮＤとの間に前記容量ＣLCが接続される。
【００２２】
前記走査線１３にはゲートドライバ１５から図２に示す走査線駆動電圧ＧＶＳが供給される。走査線駆動電圧ＧＶＳは、高電位側電圧ＶGHとして例えば３０Ｖの電圧が供給され、低電位側電圧ＶGLとして−５Ｖの電圧が供給される。
【００２３】
そして、走査線１３に高電位側電圧ＶGHが供給されるとＴＦＴトランジスタＴLCがオンされ、ソースドライバ１６から入力信号線１４を介してＴＦＴトランジスタＴLCのドレインに供給される信号電圧が容量ＣLCに充電される。また、走査線１３に低電位側電圧ＶGLが供給されると、ＴＦＴトランジスタＴLCがオフされ、容量ＣLCの充電電圧が保持される。
【００２４】
前記ゲートドライバ１５及びソースドライバ１６は制御部１７から出力される制御信号ＣＴＬで同期して制御される。また、制御信号ＣＴＬは電圧調整回路１８に入力される。電圧調整回路１８は、前記ゲートドライバ１５に出力電圧ＶGHMを供給する。
【００２５】
図２に示すように、前記電圧調整回路１８の出力電圧ＶGHMは、制御信号ＣＴＬの立上りに基づいて前記高電位側電圧ＶGHを出力する。また、制御信号ＣＴＬの立下りからあらかじめ設定された遅延時間ｔ１後に、あらかじめ設定された傾きでクランプ電圧ＶCLPまで下降し、このような動作を繰り返す。
【００２６】
前記ゲートドライバ１５は、前記電圧調整回路１８の出力電圧ＶGHMに基づいて図２に示す走査線駆動電圧ＧＶＳを出力する。
次に、前記電圧調整回路１８の具体的構成を図３に従って説明する。電圧調整回路１８は、バスインターフェース１９と、遅延設定部２０と、傾き調整部２１と、クランプ電圧調整部２２と、出力バッファ２８を備える。
【００２７】
前記バスインターフェース１９には、前記制御信号ＣＴＬと、データＤＡＴＡと、データＤＡＴＡを取り込むための取り込み信号ＬＥが入力される。前記ＤＡＴＡは、出力電圧ＶGHMの前記遅延時間ｔ１と、立下りの傾きと、前記クランプ電圧ＶCLPを設定するための各データが多ビットのデジタル信号で入力される。
【００２８】
次に、前記遅延設定部２０について説明する。前記遅延時間ｔ１を設定するためのデータＤＡＴＡはＤ／Ａ変換器２３でアナログ電圧に変換されて比較器２４のマイナス側入力端子に入力される。
【００２９】
前記比較器２４のプラス側入力端子は、容量Ｃ１の高電位側端子であるノードＮ１に接続され、容量Ｃ１の充電電圧が入力される。そして、比較器２４はＤ／Ａ変換器２３の出力電圧と容量Ｃ１の充電電圧を比較し、容量Ｃ１の充電電圧がＤ／Ａ変換器２３の出力電圧より高くなったときＨレベルの出力信号を出力し、それ以外の場合はＬレベルの出力信号を出力する。
【００３０】
前記比較器２４の出力信号及び前記制御信号ＣＴＬは、前記出力信号ＶGHMの立下りの開始をトリガする論理回路に入力される。すなわち、前記比較器２４の出力信号はインバータ回路２５ａに入力され、そのインバータ回路２５ａの出力信号はＮＡＮＤ回路２６ａに入力される。また、前記制御信号ＣＴＬがインバータ回路２５ｂに入力され、そのインバータ回路２５ｂの出力信号はＮＡＮＤ回路２６ｂに入力される。そして、ＮＡＮＤ回路２６ａの出力信号がＮＡＮＤ回路２６ｂに入力され、ＮＡＮＤ回路２６ｂの出力信号がＮＡＮＤ回路２６ａに入力される。
【００３１】
このような構成により、比較器２４の出力信号がＨレベルであると、ＮＡＮＤ回路２６ａの出力信号はＨレベルとなる。比較器２４の出力信号がＬレベルであると、ＮＡＮＤ回路２６ａはＮＡＮＤ回路２６ｂの出力信号の反転信号を出力する。
【００３２】
また、制御信号ＣＴＬがＨレベルとなると、ＮＡＮＤ回路２６ｂの出力信号はＬレベルとなり、制御信号ＣＴＬがＬレベルとなると、ＮＡＮＤ回路２６ｂの出力信号はＮＡＮＤ回路２６ａの出力信号の反転信号を出力する。
【００３３】
従って、制御信号ＣＴＬがＨレベルとなると、ＮＡＮＤ回路２６ｂの出力信号はＨレベルとなり、制御信号ＣＴＬがＬレベルとなった後は、ＮＡＮＤ回路２６ａの出力信号がＨレベルとなるときＮＡＮＤ回路２６ｂの出力信号がＬレベル（トリガ）となる。
【００３４】
前記ノードＮ１にはＰチャネルＭＯＳトランジスタＴ１のドレインが接続され、そのトランジスタＴ１のソースには電源ＶGHが供給される。従って、トランジスタＴ１がオンされると、トランジスタＴ１から供給される定電流で前記容量Ｃ１が充電される。
【００３５】
また、前記ノードＮ１とグランドＧＮＤとの間にはＮチャネルＭＯＳトランジスタＴ２が接続される。トランジスタＴ２の電流駆動能力は、トランジスタＴ１より十分に大きく設定されている。従って、トランジスタＴ２がオンされると、容量Ｃ１の充電電荷が放電されてノードＮ１の電位がグランドＧＮＤレベル近傍まで低下する。
【００３６】
次に、前記傾き調整部２１について説明する。ＮＰＮトランジスタＴ３のゲートには基準電圧Ｖｒｅｆが入力され、同トランジスタＴ３には一定のコレクタ電流が流れる。前記基準電圧Ｖｒｅｆは、外部から供給される。また、電圧調整回路１８内で生成するようにしてもよい。
【００３７】
前記トランジスタＴ３のエミッタは抵抗を介してグランドＧＮＤに接続され、コレクタはＰチャネルＭＯＳトランジスタＴ４のドレイン及びゲートに接続され、同トランジスタＴ４のソースは電源ＶGHに接続される。
【００３８】
また、前記トランジスタＴ４のゲートはＰチャネルＭＯＳトランジスタＴ５〜Ｔ７（充電電流調節部）のゲートに接続され、各トランジスタＴ５〜Ｔ７のソースは電源ＶGHに接続されている。従って、トランジスタＴ５〜Ｔ７はトランジスタＴ４に対しカレントミラー動作を行う。なお、トランジスタＴ５〜Ｔ７のオン抵抗値は後記トランジスタＴ８のオン抵抗値より十分に高くなるように設定されている。また、トランジスタＴ４のゲートは前記トランジスタＴ１のゲートに接続されている。
【００３９】
前記トランジスタＴ５〜Ｔ７のドレインは、それぞれスイッチ回路２７ａ〜２７ｃを介して容量Ｃ２の高電位側端子であるノードＮ２に接続され、その容量Ｃ２の他端はグランドＧＮＤに接続されている。
【００４０】
前記スイッチ回路２７ａ〜２７ｃは、前記バスインターフェース１９から供給される制御信号に基づいて開閉制御され、その制御信号は前記データＤＡＴＡに基づいて生成される。
【００４１】
従って、スイッチ回路２７ａ〜２７ｃの開閉制御により容量Ｃ２の充電速度すなわちノードＮ２の電圧上昇速度を調整可能となっている。また、トランジスタＴ５及びスイッチ回路２７ａに並列に接続されるトランジスタ及び抵抗の数をさらに増大させ、各トランジスタの電流駆動能力を小さく設定すれば、ノードＮ２の電圧上昇速度をさらに細かく調整可能となる。
【００４２】
前記ノードＮ２にはＮチャネルＭＯＳトランジスタＴ８のドレインが接続され、そのトランジスタＴ８のソースはグランドＧＮＤに接続されている。また、トランジスタＴ８のゲートには前記ＮＡＮＤ回路２６ｂの出力信号が入力される。
【００４３】
従って、ＮＡＮＤ回路２６ｂの出力信号がＨレベルとなると、トランジスタＴ８がオンされて、容量Ｃ２が放電される。
また、ノードＮ２は前記トランジスタＴ２のゲートに接続され、ノードＮ２の電位が上昇すると、トランジスタＴ２がオンされて容量Ｃ１が放電され、ノードＮ１の電位が低下するようになっている。
【００４４】
次に、前記クランプ電圧調整部２２について説明する。前記ノードＮ２はＮチャネルＭＯＳトランジスタＴ９（出力部）のゲートに接続され、そのトランジスタＴ９のソースはグランドＧＮＤに接続されている。ノードＮ２の電位が上昇すると、トランジスタＴ９がオンされる。
【００４５】
前記トランジスタＴ９のドレインはスイッチ回路２９ａ及び抵抗Ｒ１を介して出力バッファ２８の入力端子に接続されている。また、スイッチ回路２９ａ及び抵抗Ｒ１には、スイッチ回路２９ｂ及び抵抗Ｒ２とスイッチ回路２９ｃ及び抵抗Ｒ３が並列に接続されている。
【００４６】
前記出力バッファ２８の入力端子は、スイッチ回路２９ｄと抵抗Ｒ４を介して電源ＶGHに接続され、スイッチ回路２９ｄと抵抗Ｒ４には、スイッチ回路２９ｅ及び抵抗Ｒ５と、スイッチ回路２９ｆ及び抵抗Ｒ６が並列に接続されている。前記抵抗Ｒ１〜Ｒ６は同一抵抗値とする。
【００４７】
前記スイッチ回路２９ａ〜２９ｆは前記バスインターフェース１９から供給される制御信号に基づいて開閉制御され、その制御信号は前記データＤＡＴＡに基づいて生成される。
【００４８】
従って、スイッチ回路２９ａ〜２９ｆの開閉制御により、電源ＶGHとトランジスタＴ９との間の合成抵抗値が調整され（抵抗値調整部）、トランジスタＴ９がオンされると、スイッチ回路２９ａ〜２９ｆの開閉制御により選択される抵抗Ｒ１〜Ｒ６の合成抵抗に基づいて、出力バッファ２８の入力電圧がクランプされる。
【００４９】
なお、トランジスタＴ９がオフされている状態では、出力バッファ２８の入力電圧は電源ＶGHレベルとなる。
また、抵抗Ｒ１及び抵抗Ｒ４に並列に接続可能とする抵抗の数をさらに増大させると、クランプ電圧をさらに細かく調整可能となる。
【００５０】
前記出力バッファ２８は、入力電圧をバッファリングして前記ゲートドライバ１５に出力電圧ＶGHMとして出力する。
次に、上記のように構成された電圧調整回路１８の動作を説明する。データＤＡＴＡに基づいてバスインターフェース１９から出力される制御信号に基づいて、傾き調整部２１のスイッチ回路２７ａ〜２７ｃの少なくとも一つは導通状態となり、クランプ電圧調整部２２のスイッチ回路２９ａ〜２９ｃの少なくとも一つと、スイッチ回路２９ｄ〜２９ｆの少なくとも一つが導通状態となる。
【００５１】
また、基準電圧ＶｒｅｆによりトランジスタＴ３がオンされ、トランジスタＴ１，Ｔ４〜Ｔ７がオンされる。
この状態で、遅延設定部２０でＨレベルの制御信号ＣＴＬが入力されると、インバータ回路２５ｂの出力信号がＬレベルとなるため、ＮＡＮＤ回路２６ｂの出力信号はＨレベルとなる。
【００５２】
すると、傾き調整部２１のトランジスタＴ８がオンされ、ノードＮ２がほぼグランドＧＮＤレベルとなってクランプ電圧調整部２２のトランジスタＴ９及び遅延設定部２０のトランジスタＴ２がオフされる。この結果、図４に示すように、出力電圧ＶGHMは電源ＶGHレベルとなる。
【００５３】
制御信号ＣＴＬがＬレベルに立ち下がると、インバータ回路２５ｂの出力信号はＨレベルとなり、ＮＡＮＤ回路２６ｂの出力信号はＮＡＮＤ回路２６ａの出力信号の反転信号を出力する状態となる。そして、比較器２４の出力信号がＬレベルにある状態では、ＮＡＮＤ回路２６ａの出力信号はＬレベルに維持されるため、ＮＡＮＤ回路２６ｂの出力信号はＨレベルに維持される。
【００５４】
この状態で、トランジスタＴ１のドレイン電流で容量Ｃ１が充電され、図４に示すように、制御信号ＣＴＬの立下りから時間ｔ１を経た後にノードＮ１の電位がＤ／Ａ変換器２３の出力電圧より高くなると、比較器２４の出力信号がＨレベルとなる。
【００５５】
すると、ＮＡＮＤ回路２６ａの出力信号がＨレベルとなり、ＮＡＮＤ回路２６ｂの入力信号がともにＨレベルとなって、ＮＡＮＤ回路２６ｂの出力信号がＬレベルとなる。
ＮＡＮＤ回路２６ｂの出力信号がＬレベルとなると、トランジスタＴ８がオフされる。すると、トランジスタＴ５〜Ｔ７の少なくともいずれかのドレイン電流により容量Ｃ２が充電され、ノードＮ２の電位が上昇する。
【００５６】
ノードＮ２の電位がトランジスタＴ９のしきい値を超えてさらに上昇すると、トランジスタＴ９のドレイン電流の増大すなわちオン抵抗の低下に基づいて出力電圧ＶGHMが低下する。そして、トランジスタＴ９が飽和状態となると、出力電圧ＶGHMはスイッチ回路２９ａ〜２９ｆによって選択される抵抗Ｒ１〜Ｒ６の合成抵抗で設定されるクランプ電圧ＶCLPに収束する。
【００５７】
また、ノードＮ２の電位の上昇により、トランジスタＴ２がオンされると、容量Ｃ１の充電電荷がトランジスタＴ２に吸収されてノードＮ１の電位が低下する。そして、ノードＮ１の電位がＤ／Ａ変換器２３の出力電圧より低くなると、比較器２４の出力信号はＬレベルに移行する。
【００５８】
このとき、比較器２４の出力信号がＬレベルとなっても、ＮＡＮＤ回路２６ｂの出力信号がＬレベルであるので、ＮＡＮＤ回路２６ａの出力信号はＨレベルに維持される。
次いで、制御信号ＣＴＬがＨレベルとなると、ＮＡＮＤ回路２６ｂの出力信号はＨレベルとなり、トランジスタＴ８がオンされてトランジスタＴ９，Ｔ２がオフされ、上記動作が繰り返される。
【００５９】
上記のように、この電圧調整回路１８ではデータＤＡＴＡを調整して遅延設定部２０のＤ／Ａ変換器２３の出力電圧を調整すると、比較器２４の出力信号がＬレベルからＨレベルに切り替わるタイミング、すなわちＮＡＮＤ回路２６ｂの出力信号がＨレベルからＬレベルに移行するタイミングを調整することができる。従って、図４に示す遅延時間ｔ１を調整して、走査線駆動電圧ＧＶＳを高電位側電圧ＶGHまで確実に引き上げるように調整することが可能となる。
【００６０】
また、データＤＡＴＡにより傾き調整部２１のスイッチ回路２７ａ〜２７ｃで導通状態とするスイッチ回路の数を選択すると、ノードＮ２の電位の上昇速度を調整可能となる。この結果クランプ電圧調整部２２のトランジスタＴ９のドレイン電流の増大速度を調整して出力電圧ＶGHMの立下りの傾きを調整することが可能となる。
【００６１】
また、データＤＡＴＡによりクランプ電圧調整部２２のスイッチ回路２９ａ〜２９ｆを制御すると、抵抗Ｒ１〜Ｒ６の合成抵抗値を調整可能となる。そして、合成抵抗値の調整により、出力信号ＶGHMの下限の電位であるクランプ電圧ＶCLPを調整可能となる。
【００６２】
次に、クランプ電圧ＶCLPとフィードスルー電圧との関係について説明する。
図５は、画素回路１２での充電動作時における動作を示す等価回路であり、図６は画素回路１２での保持動作時における等価回路を示す。
【００６３】
充電動作時には、走査線１３に高電位側電圧ＶGHが供給され、入力信号線１４に信号電圧ＶＳが供給される。そして、図５に示すように、トランジスタＴLCがオン抵抗Ｒonでオンされて、信号電圧ＶＳが容量ＣLCに充電される。
【００６４】
このとき、走査線１３と容量ＣLCとの間には寄生容量ＣGSが作用し、容量ＣLCの高電位側端子と基板電位ＶCOMとの間には寄生容量ＣSTGが作用する。
すると、書き込み動作時の容量ＣLCの充電電荷Ｑ１は次式で表され、容量ＣLCは信号電圧ＶＳとほぼ等しい充電電圧ＶＳ１まで充電される。
【００６５】
【数１】
2010282078.tif 000003
一方、図６に示すように、保持動作時には走査線１３に低電位側電圧ＶGLが供給され、トランジスタＴLCがオフされて入力信号線１４と容量ＣLCの高電位側端子とが高抵抗Ｒoffで遮断される。
【００６６】
すると、保持動作時の容量ＣLCの充電電圧をＶＳ２とすると、ＶGL＜ＶＳ２であることから、保持動作時の容量ＣLCの充電電荷Ｑ２は次式で表される。
【００６７】
【数２】
2010282078.tif 000004
ここで、容量ＣLCの充電電荷Ｑ１，Ｑ２が電荷保持の法則により等しいとすれば、Ｑ１＝Ｑ２として上式より次式が得られる。
【００６８】
【数３】
2010282078.tif 000005
フィードスルー電圧は、書き込み動作時の充電電圧ＶＳ１から保持動作時の充電電圧ＶＳ２への電圧変化ΔＶＳであり、次式で求められる。
【００６９】
【数４】
2010282078.tif 000006
上式により、低電位側電圧ＶGLが低いほどフィードスルー電圧が大きくなり、同様に前記電圧調整回路１８の出力電圧ＶGHMのクランプ電圧ＶCLPが低いほどフィードスルー電圧が大きくなる。
【００７０】
上記のように構成された電圧調整回路では、次に示す作用効果を得ることができる。
（１）データＤＡＴＡに基づいて、遅延設定部２０で制御信号ＣＴＬの立下りから出力信号ＶGHMの立下りまでの遅延時間ｔ１を調整することができる。従って、遅延時間ｔ１を設定するために外付けの容量を接続する必要はなく、遅延時間ｔ１の調整も容易に行うことができる。
（２）データＤＡＴＡに基づいて、傾き調整部２１で出力信号ＶGHMの立下りの傾きを調整することができる。従って、外付けの抵抗を接続することなく、立下りの傾きを容易に調整して、フィードスルー電圧の調整を容易に行うことができる。
（３）データＤＡＴＡに基づいて、クランプ電圧調整部２２で出力信号ＶGHMのクランプ電圧ＶCLPを容易に調整して、フィードスルー電圧の調整を容易に行うことができる。
（４）出力バッファ２８を介して出力信号ＶGHMを出力するので、出力信号ＶGHMを制御するための出力容量を必要としない。従って、走査線が長くなる大画面の液晶パネルのゲートドライバであっても容易に駆動することができる。
（５）走査線１３の選択に同期してデータＤＡＴＡを調整することにより、走査線１３毎にフィードスルー電圧の調整を行うことができる。
（第二の実施形態）
図７は、電圧調整回路の第二の実施形態を示す。この実施形態は、出力信号ＶGHMのクランプ電圧ＶCLPをデータＤＡＴＡに基づいてアナログ制御し、立下りの傾きと遅延時間をデジタル的に制御するようにしたものである。
【００７１】
この実施形態の電圧調整回路１８は、バスインターフェース３０と、遅延設定部３１と、傾き調整部３２と、クランプ電圧調整部３３と、出力バッファ３４を備えている。
前記バスインターフェース３０には、前記制御信号ＣＴＬと、データＤＡＴＡと、データＤＡＴＡを取り込むための取り込み信号ＬＥが入力される。前記ＤＡＴＡは、出力電圧ＶGHMの前記遅延時間ｔ１と、立下りの傾きと、前記クランプ電圧ＶCLPを設定するための各データが多ビットのデジタル信号で入力される。
【００７２】
前記傾き調整部３２では、ＮＰＮトランジスタＴ１１のゲートには基準電圧Ｖｒｅｆが入力され、同トランジスタＴ１１には一定のコレクタ電流が流れる。前記基準電圧Ｖｒｅｆは、外部から供給される。また、電圧調整回路１８内で生成するようにしてもよい。
【００７３】
前記トランジスタＴ１１のエミッタは抵抗を介してグランドＧＮＤに接続され、コレクタはＰチャネルＭＯＳトランジスタＴ１２のドレイン及びゲートに接続され、同トランジスタＴ１２のソースは電源ＶGHに接続される。
【００７４】
また、前記トランジスタＴ１２のゲートはＰチャネルＭＯＳトランジスタＴ１３〜Ｔ１５（電流調整回路）のゲートに接続され、各トランジスタＴ１３〜Ｔ１５のソースには高電位側電圧ＶGHが供給されている。従って、トランジスタＴ１３〜Ｔ１５はトランジスタＴ１２に対しカレントミラー動作を行う。
【００７５】
前記トランジスタＴ１３〜Ｔ１５のドレインは、それぞれスイッチ回路３５ａ〜３５ｃを介してＮチャネルＭＯＳトランジスタＴ１６のドレイン及びゲートに接続され、同トランジスタＴ１６のソースはグランドＧＮＤに接続されている。
【００７６】
前記スイッチ回路３５ａ〜３５ｃは、前記バスインターフェース３０から供給される制御信号に基づいて開閉制御され、その制御信号は前記データＤＡＴＡに基づいて生成される。
【００７７】
従って、スイッチ回路３５ａ〜３５ｃの開閉制御によりトランジスタＴ１３〜Ｔ１５からトランジスタＴ１６に流れるドレイン電流が調整されて、トランジスタＴ１６のゲート電位が調整される。
【００７８】
前記トランジスタＴ１６のゲートは、ＮチャネルＭＯＳトランジスタＴ１７のゲートに接続され、同トランジスタＴ１７のソースはグランドＧＮＤに接続される。そして、トランジスタＴ１６，Ｔ１７はカレントミラー動作を行う。
【００７９】
前記トランジスタＴ１７のドレインは、ＰチャネルＭＯＳトランジスタＴ１８のドレイン及びゲートに接続され、同トランジスタＴ１８のソースには高電位側電圧ＶGHが供給されている。
【００８０】
また、トランジスタＴ１８のゲートはＰチャネルＭＯＳトランジスタＴ１９のゲートに接続され、同トランジスタＴ１９のソースには高電位側電圧ＶGHが供給されている。従って、トランジスタＴ１８，Ｔ１９はカレントミラー動作を行う。
【００８１】
前記トランジスタＴ１９のドレインは、ＮチャネルＭＯＳトランジスタＴ２０のドレイン及びゲートに接続され、同トランジスタＴ２０のソースはＮチャネルＭＯＳトランジスタＴ２１のドレイン及びゲートに接続されている。そして、トランジスタＴ２１のソースは抵抗Ｒ１を介してグランドＧＮＤに接続されている。
【００８２】
従って、トランジスタＴ２０，Ｔ２１のゲート電位は、トランジスタＴ１９のドレイン電流が増大すると上昇し、トランジスタＴ１９のドレイン電流が減少すると低下するようになっている（電流電圧変換回路）。
【００８３】
前記トランジスタＴ２１のソースには、バッファ３６の出力電圧が供給される。この出力電圧は、バスインターフェース３０に入力されたデータＤＡＴＡのうち、クランプ電圧ＶCLPを設定するためのデータをＤ／Ａ変換器３７でアナログ電圧に変換し、そのアナログ電圧をバッファ３６を介して供給したものである。
【００８４】
そして、データＤＡＴＡに基づいてバッファ３６の出力電圧が上昇すると、トランジスタＴ２０，Ｔ２１のゲート電位が上昇するようになっている。
前記トランジスタＴ１２のゲートは、ＰチャネルＭＯＳトランジスタＴ２２〜Ｔ２４のゲートに接続され、同トランジスタＴ２２〜Ｔ２４のソースには高電位側電圧ＶGHが供給されている。
【００８５】
前記トランジスタＴ２２〜Ｔ２４のドレインは、それぞれスイッチ回路３８ａ〜３８ｃを介して容量Ｃ３の一端であるノードＮ３に接続され、その容量Ｃ３の他端はグランドＧＮＤに接続されている。
【００８６】
前記スイッチ回路３８ａ〜３８ｃは、前記データＤＡＴＡに基づいて前記バスインターフェース３０から出力される制御信号に基づいて開閉制御される。そして、各トランジスタＴ２２〜Ｔ２４のドレイン電流が導通状態に制御されるスイッチ回路３８ａ〜３８ｃを介して前記容量Ｃ３に供給されて、容量Ｃ３が充電される（電流調整回路）。
【００８７】
従って、トランジスタＴ２２〜Ｔ２４がオンされると、スイッチ回路３８ａ〜３８ｃを制御することにより、ノードＮ３の電位の上昇速度を制御可能となっている。
前記ノードＮ３はＮチャネルＭＯＳトランジスタＴ２５のドレインに接続され、そのトランジスタＴ２５のゲートには前記制御信号ＣＴＬが入力され、ソースはグランドＧＮＤに接続されている。
【００８８】
前記トランジスタＴ２５のサイズは、前記トランジスタＴ２２〜Ｔ２４のサイズより十分大きく形成されて、制御信号ＣＴＬによりトランジスタＴ２５がオンされると、容量Ｃ３の充電電荷が吸収されて、ノードＮ３がほぼグランドＧＮＤレベルまで低下するようになっている。
【００８９】
前記ノードＮ３は、比較器３９のマイナス側入力端子に接続され、比較器３９のプラス側入力端子には基準電圧Ｖｒｅｆが供給されている。従って、ノードＮ３の電位が基準電圧より低いと比較器３９の出力信号がＨレベルとなり、ノードＮ３の電位が基準電圧より高いと比較器３９の出力信号がＬレベルとなる。
【００９０】
前記トランジスタＴ１２のゲートは、ＰチャネルＭＯＳトランジスタＴ２６のゲートに接続され、そのトランジスタＴ２６のソースには高電位側電圧ＶGHが供給されて、トランジスタＴ１２，Ｔ２６はカレントミラー動作を行う。前記トランジスタＴ２６のドレインは、ＮチャネルＭＯＳトランジスタＴ２７のドレイン及びソースに接続され、そのトランジスタＴ２７のソースはグランドＧＮＤに接続されている。
【００９１】
また、前記トランジスタＴ２７のゲートはＮチャネルＭＯＳトランジスタＴ２８のゲートに接続され、そのトランジスタＴ２８のソースはグランドＧＮＤに接続されている。従って、トランジスタＴ２７，Ｔ２８はカレントミラー動作を行い、トランジスタＴ２６がオンされると、トランジスタＴ２７，Ｔ２８に同一のドレイン電流が流れる。
【００９２】
前記トランジスタＴ２８のドレインは、ＰチャネルＭＯＳトランジスタＴ２９のドレイン及びゲートに接続され、そのトランジスタＴ２９のソースには高電位側電圧ＶGHが供給されている。
【００９３】
前記トランジスタＴ２９のゲートは、ＰチャネルＭＯＳトランジスタＴ３０のゲートに接続され、そのトランジスタＴ３０のソースには高電位側電圧ＶGHが供給されている。トランジスタＴ２９，Ｔ３０はカレントミラー動作を行う。
【００９４】
前記トランジスタＴ３０のドレインは、ＮチャネルＭＯＳトランジスタＴ３１，Ｔ３２及び抵抗Ｒ２を介してグランドＧＮＤに接続されている（出力部）。前記トランジスタＴ３１のゲートは前記トランジスタＴ２０のゲートに接続され、前記トランジスタＴ３２のゲートは前記トランジスタＴ２１のゲートに接続されている。
【００９５】
前記トランジスタＴ３０のサイズは、前記トランジスタＴ３１，Ｔ３２のサイズより十分大きいサイズで形成されている。
前記トランジスタＴ３０，Ｔ３１のドレインであるノードＮ４とグランドＧＮＤとの間に容量Ｃ４が接続され、そのノードＮ４の電位が出力バッファ３４を介して出力電圧ＶGHMとして出力される。
【００９６】
前記トランジスタＴ２９のソース・ドレイン間にはＰチャネルＭＯＳトランジスタＴ３３が並列に接続され、そのトランジスタＴ３３のゲートには前記比較器３９の出力信号が入力されている。
【００９７】
次に、上記のように構成された電圧調整回路１８の動作を説明する。基準電圧Ｖｒｅｆが供給されると、トランジスタＴ１２〜Ｔ１５，Ｔ２２〜Ｔ２４，Ｔ２６がオンされる。
すると、トランジスタＴ２６のドレイン電流に基づいてトランジスタＴ２７，Ｔ２８がオンされる。
【００９８】
制御信号ＣＴＬがＨレベルであれば、トランジスタＴ２５がオンされて、ノードＮ３がグランドＧＮＤレベルとなり、比較器３９の出力信号がＨレベルとなってトランジスタＴ３３がオフされる。
【００９９】
この状態では、トランジスタＴ２８のオン動作に基づいてトランジスタＴ２９，Ｔ３０がオンされ、容量Ｃ４が充電されてノードＮ４は高電位側電圧ＶGHレベルまで上昇し、出力信号ＶGHMはＶGHレベルとなる。
【０１００】
一方、制御信号ＣＴＬがＬレベルとなると、トランジスタＴ２５がオフされる。すると、スイッチ回路３８ａ〜３８ｃで選択されるトランジスタＴ２２〜Ｔ２４の少なくともいずれかのドレイン電流により容量Ｃ３が充電され、ノードＮ３の電位が上昇する。
【０１０１】
ノードＮ３の電位が上昇して基準電圧Ｖｒｅｆより高くなると、比較器３９の出力信号がＬレベルとなり、トランジスタＴ３３がオンされる。すると、トランジスタＴ２９，Ｔ３０がオフされ、トランジスタＴ３１，Ｔ３２のオン動作に基づいて出力信号ＶGHMの低下が始まる。
【０１０２】
従って、図２に示すように、制御信号ＣＴＬがＬレベルに立ち下がってから遅延時間ｔ１を経た後に出力信号ＶGHMの低下が始まる。この遅延時間ｔ１は、データＤＡＴＡに基づいて開閉制御されるスイッチ回路３８ａ〜３８ｃにより３段階に調整可能である。
【０１０３】
出力信号ＶGHMの立ち下がり速度すなわち傾きは、データＤＡＴＡに基づいてスイッチ３５ａ〜３５ｃを制御することにより３段階に調整可能である。すなわち、スイッチ回路３５ａ〜３５ｃを制御してトランジスタＴ１６のドレイン電流を調整すると、トランジスタＴ１７，Ｔ１８，Ｔ１９のドレイン電流が調整される。
【０１０４】
トランジスタＴ１９のドレイン電流が調整されると、トランジスタＴ２０，Ｔ２１のゲート電位が調整され、同時にトランジスタＴ３１，Ｔ３２のゲート電位が調整される。すると、トランジスタＴ３１，Ｔ３２のドレイン電流が調整されて、出力信号ＶGHMの立ち下りの傾きが調整される。
【０１０５】
出力信号ＶGHMは、クランプ電圧ＶCLPまで下降し、その後クランプ電圧ＶCLPで保持される。このクランプ電圧ＶCLPは、データＤＡＴＡに基づいて調整されるバッファ３６の出力電圧に基づいて設定される。
【０１０６】
上記のように構成された電圧調整回路では、遅延設定部３１と、傾き調整部３２と、クランプ電圧調整部３３により、第一の実施形態と同様な作用効果を得ることができるとともに、次に示す作用効果を得ることができる。
（１）傾き調整部３２で容量を使用せず、カレントミラー回路による電流電圧変換動作により出力信号ＶGHMの立ち下りの傾きを調整するようにしたので、第一の実施形態に比して、調整精度を向上させることができる。
（第三の実施形態）
図８及び図９は第三の実施形態を示す。この実施形態は、電圧調整回路に入力するデータＤＡＴＡをあらかじめ設定されたテーブルから選択して、フィードスルー電圧を目標範囲内に自動的に調整するフィードスルー電圧補正回路（データ調整部）４２を備えたものである。第一及び第二の実施形態と同一構成部分は、同一符号を付して詳細な説明を省略する。
【０１０７】
液晶パネル１１とソースドライバ１６との間には、切り替え回路４１が設けられている。この切り替え回路４１では、各入力信号線１４に一対のスイッチ回路Ｓ１，Ｓ２がそれぞれ接続され、スイッチ回路Ｓ１はフィードスルー電圧補正回路４２に接続され、スイッチ回路Ｓ２はソースドライバ１６に接続される。そして、各スイッチ回路Ｓ１，Ｓ２はフィードスルー電圧補正回路４２で開閉制御される。
【０１０８】
前記フィードスルー電圧補正回路４２にはＥＥＰＲＯＭ４３が接続されている。フィードスルー電圧補正回路４２は、前記ＥＥＰＲＯＭ４３から読み出したユーザーデータを電圧調整回路１８に出力する。
【０１０９】
制御部４０には、電圧調整回路１８の出力信号ＶGHMを調整するためのデータＤＡＴＡがテーブルとしてあらかじめ格納され、フィードスルー電圧補正回路４２から出力される通信信号に基づいて選択したデータＤＡＴＡを前記電圧調整回路１８に出力する。また、第一の実施形態と同様に、ゲートドライバ１５、ソースドライバ１６及び電圧調整回路１８に制御信号ＣＴＬを出力する。
【０１１０】
前記フィードスルー電圧補正回路４２は、あらかじめ設定されたプログラムに基づいて動作し、例えば電源投入時にフィードスルー電圧が所定の範囲内に収まるように電圧調整回路１８に供給するデータＤＡＴＡを調整する。以下に、フィードスルー電圧補正回路４２の動作を図９に従って説明する。
【０１１１】
電源が投入されると、フィードスルー電圧補正回路４２はＥＥＰＲＯＭ４３に格納されている現状のユーザーデータ（若しくは初期値）を読み出し、そのユーザーデータをデータＤＡＴＡとして電圧調整回路１８に出力する（ステップ１，２）。
【０１１２】
次いで、スイッチ回路Ｓ２を導通状態として液晶パネル１１の全画素回路１２に対し同一の充電電圧ＶＳ１で書き込み動作を行い、続いて保持動作を行う（ステップ３）。そして、スイッチ回路Ｓ２を不導通とし、スイッチ回路Ｓ１を導通状態として全画素回路１２の充電電圧ＶＳ２をフィードスルー電圧補正回路４２に読み出す（ステップ４）。
【０１１３】
フィードスルー電圧補正回路（判定部）４２では、書き込まれた充電電圧ＶＳ１と全画素回路１２の充電電圧ＶＳ２と差電圧、すなわち各画素回路１２のフィードスルー電圧が目標範囲内に収まっているか否かを判定する（ステップ５）。
【０１１４】
そして、目標範囲内に収まっていればステップ６に移行し、１回目のフィードスルー電圧の測定である場合には、現状のデータＤＡＴＡでフィードスルー電圧が目標範囲内に収まっているので、ステップＳ１を不導通状態とし、スイッチ回路Ｓ２を導通状態として通常動作に移行する（ステップ７）。
【０１１５】
ステップ５で、フィードスルー電圧が目標範囲より高い場合には、出力信号ＶGHMの立下りの傾き及びクランプ電圧ＶCLP調整するためのデータＤＡＴＡ、すなわちフィードスルー電圧が低くなる方向に設定するためのデータＤＡＴＡを制御部（データ選択部）４０から読み出す。そして、そのデータＤＡＴＡを電圧調整回路１８に入力し（ステップ８，９）、ステップ３に移行する。
【０１１６】
次いで、再度スイッチ回路Ｓ２を導通状態として液晶パネル１１の全画素回路１２に対し同一の充電電圧ＶＳ１で書き込み動作と保持動作を行い、スイッチ回路Ｓ１を導通状態として各画素回路１２の充電電圧ＶＳ２をフィードスルー電圧補正回路４２に読み出す（ステップ４）。そして、ステップ５で各画素回路１２のフィードスルー電圧が目標範囲内に収まっているか否かを再度判定する。
【０１１７】
ステップ５で、フィードスルー電圧が目標範囲より低い場合には、出力信号ＶGHMの立下りの傾き及びクランプ電圧ＶCLP調整するためのデータＤＡＴＡ、すなわちフィードスルー電圧が高くなる方向に設定するためのデータＤＡＴＡを制御部４０から読み出す。そして、そのデータＤＡＴＡを電圧調整回路１８に入力し（ステップ８，１０）、ステップ３に移行する。
【０１１８】
次いで、再度スイッチ回路Ｓ２を導通状態として液晶パネル１１の全画素回路１２に対し同一の充電電圧ＶＳ１で書き込み動作と保持動作を行い、スイッチ回路Ｓ１を導通状態として各画素回路１２の充電電圧ＶＳ２をフィードスルー電圧補正回路４２に読み出す（ステップ４）。そして、ステップ５で各画素回路１２のフィードスルー電圧が目標範囲内に収まっているか否かを再度判定する。
【０１１９】
このような動作を繰り返した後、ステップ５でフィードスルー電圧が目標範囲内に収まっていると判定された場合には、ステップ６からステップ１１に移行し、現在のデータＤＡＴＡをユーザーデータとしてＥＥＰＲＯＭ４３に書き込み、このユーザーデータをデータＤＡＴＡとして電圧調整回路１８に供給した状態で通常状態に移行する（ステップ１１）。
【０１２０】
この実施形態では、次に示す作用効果を得ることができる。
（１）液晶パネル１１の各画素回路１２のフィードスルー電圧を、あらかじめ設定された目標範囲内に自動的に収めることができる。
（２）液晶パネル１１の制御部１７の起動時に、フィードスルー電圧の調整を行い、フィードスルー電圧を目標範囲内に収めた後は、通常動作に自動的に移行することができる。
（第四の実施形態）
図１０〜図１２は第四の実施形態を示す。この実施形態は、第三の実施形態と同様に、電圧調整回路に入力するデータＤＡＴＡをあらかじめ設定されたテーブルから選択して、フィードスルー電圧を目標範囲内に自動的に調整する制御部５０及びフィードスルー電圧補正回路４４を備えたものである。第四の実施形態と同一構成部分は、同一符号を付して説明する。
【０１２１】
液晶パネル１１とソースドライバ１６との間には、切り替え回路４１が設けられ、各入力信号線１４に一対のスイッチ回路Ｓ１，Ｓ２がそれぞれ接続され、スイッチ回路Ｓ１はフィードスルー電圧補正回路４４に接続され、スイッチ回路Ｓ２はソースドライバ１６に接続される。そして、各スイッチ回路Ｓ１，Ｓ２はフィードスルー電圧補正回路４４で開閉制御される。
【０１２２】
前記制御部５０には、電圧調整回路１８の出力信号ＶGHMを調整するためのデータＤＡＴＡがテーブルとしてあらかじめ格納されている。また、制御部４０はゲートドライバ１５、ソースドライバ１６及び電圧調整回路１８に制御信号ＣＴＬを出力する。
【０１２３】
前記制御部５０は、あらかじめ設定されたプログラムに基づいて動作し、例えば電源投入時にフィードスルー電圧が所定の範囲内に収まるように電圧調整回路１８に供給するデータＤＡＴＡを調整する。
【０１２４】
前記フィードスルー電圧補正回路４４の具体的構成を図１１に従って説明する。前記切り替え回路４１からスイッチ回路４５を介して各画素回路１２の充電電圧ＶＳ２が入力される。スイッチ回路４５は、電源投入時のフィードスルー電圧調整動作時に導通状態に制御される。
【０１２５】
充電電圧ＶＳ２は比較器４６ａのプラス側入力端子に入力され、その比較器４６ａのマイナス側入力端子には基準電圧ＶＲ１が入力される。また、プラス側入力端子は高抵抗値の抵抗Ｒ５を介して電源ＶGHに接続されている。従って、充電電圧ＶＳ２が基準電圧ＶＲ１より低くなると、比較器４６ａの出力信号がＬレベルとなる。
【０１２６】
また、充電電圧ＶＳ２は比較器４６ｂのマイナス側入力端子に入力され、その比較器４６ｂのプラス側入力端子には基準電圧ＶＳ２が入力される。また、マイナス側入力端子は高抵抗値の抵抗Ｒ６を介して電源ＶGHに接続されている。従って、充電電圧ＶＳ２が基準電圧ＶＲ２より高くなると、比較器４６ａの出力信号がＬレベルとなる。
【０１２７】
前記基準電圧ＶＲ２は、基準電圧ＶＲ１より高い電圧に設定されるとともに、基準電圧ＶＲ１が前記充電電圧ＶＳ２の下限値に設定され、基準電圧ＶＲ２が前記充電電圧ＶＳ２の上限値に設定される。従って、充電電圧ＶＳ２が基準電圧ＶＲ１以下となると、比較器４６ａの出力信号がＬレベルとなり、比較器４６ｂの出力信号がＨレベルとなる。
【０１２８】
また、充電電圧ＶＳ２が、ＶＲ１＜ＶＳ２＜ＶＲ２となると、比較器４６ａ，４６ｂの出力信号はともにＨレベルとなる。充電電圧ＶＳ２が基準電圧ＶＲ２を超えると、比較器４６ａの出力信号はＨレベル、比較器４６ｂの出力信号はＬレベルとなる。そして、ＶＲ１＜ＶＳ２＜ＶＲ２であるとき、各画素回路１２のフィードスルー電圧が許容範囲内に収まるように基準電圧ＶＲ１，ＶＲ２が設定されている。
【０１２９】
前記比較器４６ａの出力信号は、パラレル−シリアル変換器４８に入力され、前記比較器４６ａ，４６ｂの出力信号がＡＮＤ回路４７に入力される。ＡＮＤ回路４７の出力信号は、充電電圧ＶＳ２が、ＶＲ１＜ＶＳ２＜ＶＲ２であるとき、Ｈレベルとなる。
【０１３０】
従って、充電電圧ＶＳ２が、ＶＳ２＜ＶＲ１となると、比較器４６ａ及びＡＮＤ回路４７の２ビットの出力信号がともにＬレベルとなり、充電電圧ＶＳ２が、ＶＲ１＜ＶＳ２＜ＶＲ２であるとき、比較器４６ａ及びＡＮＤ回路４７の２ビットの出力信号がともにＨレベルとなる。また、充電電圧ＶＳ２が、ＶＲ２＜ＶＳ２となると、比較器４６ａの出力信号がＨレベル、ＡＮＤ回路４７の出力信号がＬレベルとなる。このような構成により、充電電圧ＶＳ２の３通りの状態を２ビットの信号に変換してパラレル−シリアル変換器４８に入力される。
【０１３１】
前記パラレル−シリアル変換器４８は、比較器４６ａとＡＮＤ回路４７から出力される２ビットのパラレル信号をシリアル信号に変換して通信インターフェース４９に出力する。通信インターフェース４９は、シリアル信号を前記制御部４０に出力する。
【０１３２】
次に、フィードスルー電圧補正回路４４及び制御部５０の動作を図１２に従って説明する。
電源が投入されると、制御部５０はデータＤＡＴＡのテーブルから初期値を読み出し、その初期値をデータＤＡＴＡとして電圧調整回路１８に出力する（ステップ２１）。
【０１３３】
次いで、スイッチ回路Ｓ１を不導通とするとともに、スイッチ回路Ｓ２を導通状態として、液晶パネル１１の全画素回路１２に対し同一の充電電圧ＶＳ１で書き込み動作を行い、続いて保持動作を行う（ステップ２２，２３）。そして、スイッチ回路Ｓ２を不導通とし、スイッチ回路Ｓ１を導通状態として、例えば１本の走査線１３の両端及び中間に接続された画素回路１２の充電電圧ＶＳ２をフィードスルー電圧補正回路４４に順次読み出す（ステップ２４）。
【０１３４】
フィードスルー電圧補正回路４４では、読み出された充電電圧ＶＳ２を基準電圧ＶＲ１，ＶＲ２と順次比較し、その比較結果をシリアル信号で制御部５０に出力する。
制御部５０では、入力されたすべての比較結果が目標範囲であるか否か、すなわちＶＲ１＜ＶＳ２＜ＶＲ２であるか否かを判定する（ステップ２５）。そして、すべての比較結果がＶＲ１＜ＶＳ２＜ＶＲ２を満足する場合には、スイッチ回路Ｓ２を導通させ、かつスイッチ回路Ｓ１を不導通として通常動作に移行する（ステップ２６，２７）。
【０１３５】
ステップ２５において、充電電圧ＶＳ２が基準電圧ＶＲ１より低い場合には、フィードスルー電圧が目標範囲より高いので、電圧調整回路１８の出力信号ＶGHMのフィードスルー電圧を小さくようにデータＤＡＴＡを１段階切り替え（ステップ２８，２９）、ステップ２２に復帰する。
【０１３６】
次いで、ステップ２２〜２５を繰り返し、フィードスルー電圧が目標範囲となると、ステップ２６に移行する。
ステップ２５において、充電電圧ＶＳ２が基準電圧ＶＲ２より高い場合には、フィードスルー電圧が目標範囲より低いので、電圧調整回路１８の出力信号ＶGHMの立下りの傾きを急峻とするように、にデータＤＡＴＡを１段階切り替え（ステップ２８，３０）、ステップ２２に復帰する。
【０１３７】
次いで、ステップ２２〜２５を繰り返し、フィードスルー電圧が目標範囲となると、ステップ２６に移行する。
この実施形態では、次に示す作用効果を得ることができる。
（１）液晶パネル１１の各画素回路１２のフィードスルー電圧を、あらかじめ設定された目標範囲内に自動的に収めることができる。
（２）液晶パネル１１の制御部５０の起動時に、フィードスルー電圧の調整を行い、フィードスルー電圧を目標範囲内に収めた後は、通常動作に自動的に移行することができる。
【０１３８】
上記実施形態は、以下に示す態様で実施してもよい。
・第一及び第二の実施形態において、フィードスルー電圧を調整するためには少なくとも傾き調整部とクランプ電圧調整部だけを備えた電圧調整回路としてもよい。
（付記１）
表示装置の走査線に供給する電圧を調整する電圧調整回路であって、
制御信号の立下りに基づいてクランプ電圧まで立下る出力信号を生成する電圧調整回路において、
外部から入力されるデータに基づいて、前記出力信号の立下りの傾きを調整する傾き調整部と、
前記データに基づいて、前記クランプ電圧を調整するクランプ電圧調整部と
を備えたことを特徴とする電圧調整回路。
（付記２）
前記データに基づいて、前記制御信号の立下りから前記出力信号の立下りまでの遅延時間を設定する遅延設定部を備えたことを特徴とする付記１記載の電圧調整回路。
（付記３）
前記傾き調整部は、
第一の容量と、
前記第一の容量に供給する充電電流を前記データに基づいて開閉される第一のスイッチ回路で調節する充電電流調節部と、
前記第一の容量の充電電圧に応じた電圧で前記出力信号を出力する出力部と
を備えたことを特徴とする付記１又は２記載の電圧調整回路。
（付記４）
前記クランプ電圧調整部は、
前記データに基づいて開閉される第二のスイッチ回路で、出力端子と電源との間の合成抵抗値を調整する抵抗値調整部を備えたことを特徴とする付記１乃至３のいずれか１項に記載の電圧調整回路。
（付記５）
前記遅延設定部は、
定電流で充電される第二の容量と、
前記データをアナログ電圧に変換するＤ／Ａ変換器と、
前記第二の容量の充電電圧と、前記アナログ電圧とを比較する比較器と、
前記比較器の出力信号と前記制御信号に基づいて、前記出力信号の立下りを開始するトリガを生成する論理回路と
を備えたことを特徴とする付記２乃至４のいずれか１項に記載の電圧調整回路。
（付記６）
前記傾き調整部は、
前記データに基づいて開閉される第三のスイッチ回路で電流値を調整する電流調整回路と、
前記電流調整回路の電流値を電圧値に変換する電流電圧変換回路と、
第三の容量の充電電圧を前記出力信号として出力するとともに、前記電流電圧変換回路の出力電圧に基づいて、前記第三の容量の充電電荷を吸収して前記充電電圧を低下させる出力部と
を備えたことを特徴とする付記１又は２記載の電圧調整回路。
（付記７）
前記クランプ電圧調整部は、
前記データをアナログ電圧に変換するＤ／Ａ変換器と、
前記アナログ電圧の供給に基づいて前記出力信号のクランプ電圧を設定する出力部と
を備えたことを特徴とする付記１，２，６のいずれか１項に記載の電圧調整回路。
（付記８）
前記遅延設定部は、
第四の容量と、
前記データに基づいて開閉される第四のスイッチ回路で前記第四の容量の充電電流を調整する電流調整回路と、
前記第四の容量の充電電圧と、基準電圧とを比較する比較器と、
前記比較器の出力信号をトリガとして、前記出力信号を出力する第三の容量の放電を開始させる出力部と
を備えたことを特徴とする付記１，２，６，７のいずれか１項に記載の電圧調整回路。
（付記９）
付記１乃至８のいずれか１項に記載の電圧調整回路の出力信号を、ゲートドライバに電源として供給することを特徴とする表示装置駆動回路。
（付記１０）
表示装置の各画素回路の容量の充電電圧が目標範囲となるように、前記データを自動調整するデータ調整部を備えたことを特徴とする付記９記載の表示装置駆動回路。
（付記１１）
前記データ調整部は、
前記各画素回路の充電電圧が目標範囲であるか否かを判定する判定部と、
前記判定部の判定結果に基づいて、前記充電電圧が目標範囲内となる前記データを選択して前記電圧調整回路に供給するデータ選択部と
を備えたことを特徴とする付記１０記載の表示装置駆動回路。
（付記１２）
前記データ選択部には、複数の前記データを格納したテーブルを備えたことを特徴とする付記１１記載の表示装置駆動回路。
【符号の説明】
【０１３９】
１１…液晶パネル、１２…画素回路、１７，４０，５０…制御部、１８…電圧調整回路、２０，３１…遅延設定部、２１，３２…傾き調整部、２２，３３…クランプ電圧調整部、２３，３７…Ｄ／Ａ変換器、２４，３９…比較器、ＣＴＬ…制御信号、ＶGHM…出力信号、ＶCLP…クランプ電圧、ＤＡＴＡ…データ。
【図１】
2010282078.tif 000007
【図２】
2010282078.tif 000008
【図３】
2010282078.tif 000009
【図４】
2010282078.tif 000010
【図５】
2010282078.tif 000011
【図６】
2010282078.tif 000012
【図７】
2010282078.tif 000013
【図８】
2010282078.tif 000014
【図９】
2010282078.tif 000015
【図１０】
2010282078.tif 000016
【図１１】
2010282078.tif 000017
【図１２】
2010282078.tif 000018
【図１３】
2010282078.tif 000019