(57)【要約】【課題】定電流発生回路のミラーされる側の電流を調整する。【解決手段】定電流発生回路７０には、電流源１、制御回路２、ＬＰＦ３、スイッチＳＷ１乃至ｎ、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１乃至ｎ、及びＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍが設けられる。Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１とＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍ、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ２とＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍ、Ｎｃｈ  ＭＯＳトランジスタＮＭＴｎとＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍは、それぞれミラー比の異なるカレントミラー回路を構成する。制御回路は、スイッチＳＷ１乃至ｎのいずれか１つをオンさせて、ミラーされる側の出力電流Ｉｏｕtの値を調整する。【選択図】図１
2010282433.tif 000002
【特許請求の範囲】
【請求項１】
一端側が電流源に接続され、第１の制御信号によりオン・オフ動作する第１のスイッチと、
一端側が前記電流源に接続され、（ｎ−１）種類（ただし、ｎは２以上の整数）の制御信号の内いずれか１つによりオン・オフ動作し、前記第１のスイッチと並列に配置される（ｎ−１）個のスイッチと、
前記第１のスイッチの他端に接続され、制御端子が第１の端子に接続される第１のダイオード接続トランジスタと、
前記（ｎ−１）個のスイッチの内いずれか１つの他端に接続され、制御端子が第１の端子に接続され、前記第１のダイオード接続トランジスタと並列に配置される（ｎ−１）個のダイオード接続トランジスタと、
制御端子が前記電流源に接続され、ミラー倍された出力電流を発生する１つ或いは複数並列配置されるトランジスタと、
を具備することを特徴とする定電流発生回路。
【請求項２】
一端側が電流源に接続され、第１の制御信号によりオン・オフ動作する第１のスイッチと、
一端側が前記電流源に接続され、（ｎ−１）種類（ただし、ｎは２以上の整数）の制御信号の内いずれか１つによりオン・オフ動作し、前記第１のスイッチと並列に配置される（ｎ−１）個のスイッチと、
前記第１のスイッチの他端に接続され、制御端子が第１の端子に接続される第１のダイオード接続トランジスタと、
前記（ｎ−１）個のスイッチの内いずれか１つの他端に接続され、制御端子が第１の端子に接続され、前記第１のダイオード接続トランジスタと並列に配置される（ｎ−１）個のダイオード接続トランジスタと、
一端が前記電流源に接続され、前記電流源から出力される信号の高周波成分をカットした信号を他端から出力するＬＰＦと、
制御端子が前記ＬＰＦの他端に接続され、ミラー倍された出力電流を発生する１つ或いは複数並列配置されるトランジスタと、
を具備することを特徴とする定電流発生回路。
【請求項３】
一端側が電流源に接続され、第１の制御信号によりオン・オフ動作する第１のスイッチと、
一端側が前記電流源に接続され、（ｎ−１）種類（ただし、ｎは２以上の整数）の制御信号の内いずれか１つによりオン・オフ動作し、前記第１のスイッチと並列に配置される（ｎ−１）個のスイッチと、
前記第１のスイッチの他端に接続され、制御端子が第１の端子に接続される第１のダイオード接続トランジスタと、
前記（ｎ−１）個のスイッチの内いずれか１つの他端に接続され、制御端子が第１の端子に接続され、前記第１のダイオード接続トランジスタと並列に配置される（ｎ−１）個のダイオード接続トランジスタと、
第１の端子が前記第１のダイオード接続トランジスタの第２の端子に接続され、制御端子が前記第１のダイオード接続トランジスタの制御端子に接続される第１のトランジスタと、
第１の端子が前記（ｎ−１）個のダイオード接続トランジスタの内いずれか１つの第２の端子に接続され、制御端子が前記第１のダイオード接続トランジスタの制御端子に接続され、前記第１のトランジスタと並列に配置される（ｎ−１）個のトランジスタと、
制御端子が前記電流源に接続され、ミラー倍された出力電流を発生する１つ或いは複数並列配置されるトランジスタと、
を具備することを特徴とする定電流発生回路。
【請求項４】
一端側が電流源に接続され、第１の制御信号によりオン・オフ動作する第１のスイッチと、
一端側が前記電流源に接続され、（ｎ−１）種類（ただし、ｎは２以上の整数）の制御信号の内いずれか１つによりオン・オフ動作し、前記第１のスイッチと並列に配置される（ｎ−１）個のスイッチと、
前記第１のスイッチの他端に接続され、制御端子が第１の端子に接続される第１のダイオード接続トランジスタと、
前記（ｎ−１）個のスイッチの内いずれか１つの他端に接続され、制御端子が第１の端子に接続され、前記第１のダイオード接続トランジスタと並列に配置される（ｎ−１）個のダイオード接続トランジスタと、
第１の端子が前記第１のダイオード接続トランジスタの第２の端子に接続され、制御端子が前記第１のダイオード接続トランジスタの制御端子に接続される第１のトランジスタと、
第１の端子が前記（ｎ−１）個のダイオード接続トランジスタの内いずれか１つの第２の端子に接続され、制御端子が前記第１のダイオード接続トランジスタの制御端子に接続され、前記第１のトランジスタと並列に配置される（ｎ−１）個のトランジスタと、
一端が前記電流源に接続され、前記電流源から出力される信号の高周波成分をカットした信号を他端から出力するＬＰＦと、
制御端子が前記ＬＰＦの他端に接続され、ミラー倍された出力電流を発生する１つ或いは複数並列配置されるトランジスタと、
を具備することを特徴とする定電流発生回路。
【請求項５】
前記第１のスイッチ及び前記（ｎ−１）個のスイッチは、少なくとも２つ以上が同時のオンする期間を共有することを特徴とする請求項１乃至４のいずれか１項に記載の定電流発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、定電流発生回路に関する。
【背景技術】
【０００２】
カレントミラー回路などの定電流発生回路は、一定な電流を安定して発生し、増幅器、ドライバなどに多用される（例えば、特許文献１参照。）。
【０００３】
特許文献１などに記載される定電流発生回路では、回路構成を決定してしまうと、出力電流は固定化され、電流値を微調整したり、時間と共に電流値を変化させることができないという問題点がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−１３９４０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、ミラーされる側の電流を調整することができる定電流発生回路を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一態様の定電流発生回路は、一端側が電流源に接続され、第１の制御信号によりオン・オフ動作する第１のスイッチと、一端側が前記電流源に接続され、（ｎ−１）種類（ただし、ｎは２以上の整数）の制御信号の内いずれか１つによりオン・オフ動作し、前記第１のスイッチと並列に配置される（ｎ−１）個のスイッチと、前記第１のスイッチの他端に接続され、制御端子が第１の端子に接続される第１のダイオード接続トランジスタと、前記（ｎ−１）個のスイッチの内いずれか１つの他端に接続され、制御端子が第１の端子に接続され、前記第１のダイオード接続トランジスタと並列に配置される（ｎ−１）個のダイオード接続トランジスタと、制御端子が前記電流源に接続され、ミラー倍された出力電流を発生する１つ或いは複数並列配置されるトランジスタとを具備することを特徴とする。
【０００７】
更に、本発明の他態様の定電流発生回路は、一端側が電流源に接続され、第１の制御信号によりオン・オフ動作する第１のスイッチと、一端側が前記電流源に接続され、（ｎ−１）種類（ただし、ｎは２以上の整数）の制御信号の内いずれか１つによりオン・オフ動作し、前記第１のスイッチと並列に配置される（ｎ−１）個のスイッチと、前記第１のスイッチの他端に接続され、制御端子が第１の端子に接続される第１のダイオード接続トランジスタと、前記（ｎ−１）個のスイッチの内いずれか１つの他端に接続され、制御端子が第１の端子に接続され、前記第１のダイオード接続トランジスタと並列に配置される（ｎ−１）個のダイオード接続トランジスタと、一端が前記電流源に接続され、前記電流源から出力される信号の高周波成分をカットした信号を他端から出力するＬＰＦと、制御端子が前記ＬＰＦの他端に接続され、ミラー倍された出力電流を発生する１つ或いは複数並列配置されるトランジスタとを具備することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、ミラーされる側の電流を調整することができる定電流発生回路を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施例１に係る定電流発生回路を示す回路図。
【図２】本発明の実施例１に係る定電流発生回路の動作を説明する図。
【図３】本発明の実施例２に係る定電流発生回路を示す回路図。
【図４】本発明の実施例３に係る定電流発生回路を示す回路図。
【図５】本発明の実施例３に係る定電流発生回路の動作を説明する図、図５（ａ）は２つのスイッチのＯＮ期間が重なる場合の図、図５（ｂ）は３つのスイッチのＯＮ期間が重なる場合の図。
【図６】本発明の実施例３に係る同時ＯＮのスイッチ数とノードＮ２の電圧及び出力電流の関係を示す図。
【図７】本発明の実施例４に係る半導体装置を示す回路図。
【発明を実施するための形態】
【００１０】
以下本発明の実施例について図面を参照しながら説明する。
【実施例１】
【００１１】
まず、本発明の実施例１に係る定電流発生回路の構成を示す回路図について、図面を参照して説明する。図１は定電流発生回路を示す回路図である。本実施例では、複数のスイッチのいずれか１つをオンさせることにより、ミラーされる側の電流を調整している。
【００１２】
図１に示すように、定電流発生回路７０には、電流源１、制御回路２、ＬＰＦ３、スイッチＳＷ１乃至ｎ、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１乃至ｎ、及びＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍが設けられる。定電流発生回路７０は、制御回路２から出力される制御信号Ｓｃｎｔ１乃至ｎに基づいて、出力電流Ｉｏｕtの電流レベルを調整する。定電流発生回路７０は、増幅器、ソースドライバ、或いはＬＤドライバなどに適用される。
【００１３】
スイッチＳＷ１乃至ｎは、一端（ノードＮ１側）がそれぞれ電流源１に接続され、並列配置される。Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１乃至ｎ及びＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍは、カレントミラー回路を構成する（詳細は後述する）。電流源１は、高電位側電源側に設けられ、カレントミラー回路に電流を供給する。
【００１４】
スイッチＳＷ１（第１のスイッチ）は、一端（ノードＮ１側）が電流源１に接続され、制御回路２から出力される制御信号Ｓｃｎｔ１に基づいてオン・オフ動作する。スイッチＳＷ１（第１のスイッチ）は、制御信号Ｓｃｎｔ１がイネーブル状態（例えば、ハイレベル）のときにオンし、制御信号Ｓｃｎｔ１がディセイブル状態（例えば、ローレベル）のときにオフする。
【００１５】
スイッチＳＷ２（第２のスイッチ）は、一端（ノードＮ１側）が電流源１に接続され、制御回路２から出力される制御信号Ｓｃｎｔ２に基づいてオン・オフ動作する。スイッチＳＷ２（第２のスイッチ）は、制御信号Ｓｃｎｔ２がイネーブル状態（例えば、ハイレベル）のときにオンし、制御信号Ｓｃｎｔ２がディセイブル状態（例えば、ローレベル）のときにオフする。
【００１６】
スイッチＳＷｎ（第ｎのスイッチ）は、一端（ノードＮ１側）が電流源１に接続され、制御回路２から出力される制御信号Ｓｃｎｔｎに基づいてオン・オフ動作する。スイッチＳＷｎ（第ｎのスイッチ）は、制御信号Ｓｃｎｔｎがイネーブル状態（例えば、ハイレベル）のときにオンし、制御信号Ｓｃｎｔｎがディセイブル状態（例えば、ローレベル）のときにオフする。
【００１７】
Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１乃至ｎは、スイッチＳＷ１乃至ｎの他端と低電位側電源ＶＳＳの間に並列配置される。
【００１８】
Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１は、ドレイン（第１の端子）がスイッチＳＷ１の他端に接続され、ゲート（制御端子）がドレイン（第１の端子）に接続され、ソース（第２の端子）が接地電位である低電位側電源ＶＳＳに接続されるダイオード接続のＮｃｈ  絶縁ゲート型電界効果トランジスタである。Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１は、制御信号Ｓｃｎt１がイネーブル状態のときに、低電位側電源ＶＳＳ側に電流を流す。このとき、ミラーされる側のＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍには、それぞれミラー倍された出力電流Ｉｏｕtが生成される。
【００１９】
Ｎｃｈ  ＭＯＳトランジスタＮＭＴ２は、ドレイン（第１の端子）がスイッチＳＷ２の他端に接続され、ゲート（制御端子）がドレイン（第１の端子）に接続され、ソース（第２の端子）が接地電位である低電位側電源ＶＳＳに接続されるダイオード接続のＮｃｈ  絶縁ゲート型電界効果トランジスタである。Ｎｃｈ  ＭＯＳトランジスタＮＭＴ２は、制御信号Ｓｃｎt２がイネーブル状態のときに、低電位側電源ＶＳＳ側に電流を流す。このとき、ミラーされる側のＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍには、それぞれミラー倍された出力電流Ｉｏｕtが生成される。
【００２０】
Ｎｃｈ  ＭＯＳトランジスタＮＭＴｎは、ドレイン（第１の端子）がスイッチＳＷｎの他端に接続され、ゲート（制御端子）がドレイン（第１の端子）に接続され、ソース（第２の端子）が接地電位である低電位側電源ＶＳＳに接続されるダイオード接続のＮｃｈ  絶縁ゲート型電界効果トランジスタである。Ｎｃｈ  ＭＯＳトランジスタＮＭＴｎは、制御信号Ｓｃｎtｎがイネーブル状態のときに、低電位側電源ＶＳＳ側に電流を流す。このとき、ミラーされる側のＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍには、それぞれミラー倍された出力電流Ｉｏｕtが生成される。
【００２１】
ＬＰＦ３は、一端（ノードＮ１側）が電流源１及びスイッチＳＷ１乃至ｎの一端に接続され、電流源１から出力される信号の高周波成分（例えば、リップル電圧などのヒゲ成分）を除去した信号を他端（ノードＮ２側）から出力する。
【００２２】
Ｎｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍは、ゲート（制御端子）がＬＰＦ３の他端（ノードＮ２側）に接続され、それぞれミラー倍された出力電流Ｉｏｕtを生成し、出力電流Ｉｏｕtを低電位側電源ＶＳＳ側に流す。
【００２３】
ここで、Ｎｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍのβ比（Ｗｇ（ゲート幅）／Ｌｇ（ゲート長））は同一の値に設定される。Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１とＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍで構成されるカレントミラー回路のミラー比をＲｍ１、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ２とＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍで構成されるカレントミラー回路のミラー比をＲｍ２、Ｎｃｈ  ＭＯＳトランジスタＮＭＴｎとＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍで構成されるカレントミラー回路のミラー比をＲｍｎの関係は、
Rm1＜Rm2＜、・・・、＜Rmn・・・・・・・・・・・・・・・・式（１）
と設定される。即ち、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１のβ（Ｗｇ（ゲート幅）／Ｌｇ（ゲート長））をβ１、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ２のβ（Ｗｇ（ゲート幅）／Ｌｇ（ゲート長））をβ２、Ｎｃｈ  ＭＯＳトランジスタＮＭＴｎのβ（Ｗｇ（ゲート幅）／Ｌｇ（ゲート長））をβｎとすると、
β1＞β2＞、・・・、＞βn・・・・・・・・・・・・・・・・・式（２）
と設定される。
【００２４】
次に、定電流発生回路の動作について図２を参照して説明する。図２は定電流発生回路の動作を説明する図である。
【００２５】
図２に示すように、定電流発生回路７０では、制御回路２からイネーブル状態（ハイレベル）の制御信号Ｓｃｎｔ１がスイッチＳＷ１に入力されると、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１とＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍから構成されるカレントミラー回路が動作する。その結果、ミラーされる側のＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍにそれぞれ出力電流Ｉｏｕt（＠Ｓｃｎｔ１）が生成される。この出力電流Ｉｏｕt（＠Ｓｃｎｔ１）は、ミラー倍される出力電流Ｉｏｕtの中で最小の値となる。
【００２６】
次に、制御信号Ｓｃｎｔ１がディセイブル状態（ローレベル）となり、制御回路２からイネーブル状態（ハイレベル）の制御信号Ｓｃｎｔ２がスイッチＳＷ２に入力されると、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ２とＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍから構成されるカレントミラー回路が動作する。その結果、ミラーされる側のＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍにそれぞれ出力電流Ｉｏｕt（＠Ｓｃｎｔ２）が生成される。この出力電流Ｉｏｕt（＠Ｓｃｎｔ２）は、ミラー倍される出力電流Ｉｏｕtの中で２番目に小さな値となる。
【００２７】
続いて、図示しない制御信号Ｓｃｎｔ（ｎ−１）がディセイブル状態（ローレベル）となり、制御回路２からイネーブル状態（ハイレベル）の制御信号ＳｃｎｔｎがスイッチＳＷｎに入力されると、Ｎｃｈ  ＭＯＳトランジスタＮＭＴｎとＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍから構成されるカレントミラー回路が動作する。その結果、ミラーされる側のＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍにそれぞれ出力電流Ｉｏｕt（＠Ｓｃｎｔｎ）が生成される。この出力電流Ｉｏｕt（＠Ｓｃｎｔｎ）は、ミラー倍される出力電流Ｉｏｕtの中で最大の値となる。
【００２８】
このように、制御回路２から出力される制御信号Ｓｃｎｔ１乃至ｎのいずれか１つを選択することにより、ミラー倍される出力電流Ｉｏｕt の値を任意に調整することができる。
【００２９】
上述したように、本実施例の定電流発生回路では、電流源１、制御回路２、ＬＰＦ３、スイッチＳＷ１乃至ｎ、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１乃至ｎ、及びＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍが設けられる。スイッチＳＷ１乃至ｎは、一端が電流源１に接続され、並列配置される。Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１乃至ｎは、ゲートがドレインに接続され、スイッチＳＷ１乃至ｎと低電位側電源ＶＳＳの間に並列配置される。ＬＰＦ３は、一端（ノードＮ１側）が電流源１及びスイッチＳＷ１乃至ｎの一端に接続され、電流源１から出力される信号の高周波成分を除去した信号を他端（ノードＮ２側）から出力する。Ｎｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍは、ゲートがＬＰＦ３の他端（ノードＮ２側）に接続され、出力電流Ｉｏｕtを低電位側電源ＶＳＳ側に流す。Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１とＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍ、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ２とＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍ、Ｎｃｈ  ＭＯＳトランジスタＮＭＴｎとＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍは、それぞれミラー比の異なるカレントミラー回路を構成する。制御回路は、制御信号Ｓｃｎｔ１乃至ｎを生成し、スイッチＳＷ１乃至ｎのいずれか１つをオンさせる。
【００３０】
このため、ミラーされる側の出力電流Ｉｏｕtは固定化されることがない。したがって、出力電流Ｉｏｕtの電流値を微調整したり、時間と共に出力電流Ｉｏｕtの電流値を変化させることができる。
【００３１】
なお、本実施例では、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１乃至ｎ及びＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍを用いてカレントミラー回路を構成しているが、代りにＰｃｈ  ＭＯＳトランジスタやバイポーラトランジスタなどを用いてカレントミラー回路を構成してもよい。また、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１乃至ｎ及びＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍの代わりにＮｃｈ  ＭＩＳトランジスタを用いてもよい。なお、ＭＯＳトランジスタとＭＩＳトランジスタは、絶縁ゲート型電界効果トランジスタと呼称される。
【実施例２】
【００３２】
次に、本発明の実施例２に係る定電流発生回路について、図面を参照して説明する。図３は定電流発生回路を示す回路図である。本実施例では、カスコード接続されるトランジスタを用いている。
【００３３】
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００３４】
図３に示すように、定電流発生回路７１には、電流源１、制御回路２、ＬＰＦ３、スイッチＳＷ１乃至ｎ、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１乃至ｎ、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１１乃至ｎｎ、Ｎｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍ、及びＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１１乃至ｍｍが設けられる。定電流発生回路７１は、制御回路２から出力される制御信号Ｓｃｎｔ１乃至ｎに基づいて、出力電流Ｉｏｕtの電流レベルを調整する。定電流発生回路７１は、増幅器、ソースドライバ、或いはＬＤドライバなどに適用される。
【００３５】
スイッチＳＷ１乃至ｎは、一端（ノードＮ１側）がそれぞれ電流源１に接続され、並列配置される。Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１乃至ｎ、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１１乃至ｎｎ、Ｎｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍ、及びＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１１乃至ｍｍは、カスコード接続型カレントミラー回路を構成する（詳細は後述する）。電流源１は、高電位側電源側に設けられ、カスコード接続型カレントミラー回路に電流を供給する。
【００３６】
カスコード接続型カレントミラー回路は、カレントミラー回路よりも安定動作する。例えば、ショートチャネル効果、耐圧等のトランジスタ特性に対してマージンを向上させることができる。
【００３７】
Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１１乃至ｎｎは、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１乃至ｎと低電位側電源ＶＳＳの間に並列配置される。
【００３８】
Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１１は、ドレイン（第１の端子）がＮｃｈ  ＭＯＳトランジスタＮＭＴ１のソース（第２の端子）に接続され、ゲート（制御端子）がＮｃｈ  ＭＯＳトランジスタＮＭＴ１のゲート（制御端子）に接続され、ソース（第２の端子）が接地電位である低電位側電源ＶＳＳに接続される。カスコード接続されるＮｃｈ  ＭＯＳトランジスタＮＭＴ１及びＮＭＴ１１は、制御信号Ｓｃｎt１がイネーブル状態のときに、ノードＮ１１側から低電位側電源ＶＳＳ側に電流を流す。このとき、ミラーされる側のカスコード接続されるＮｃｈ  ＭＯＳトランジスタには、それぞれミラー倍された出力電流Ｉｏｕtが生成される。
【００３９】
Ｎｃｈ  ＭＯＳトランジスタＮＭＴ２２は、ドレイン（第１の端子）がＮｃｈ  ＭＯＳトランジスタＮＭＴ２のソース（第２の端子）に接続され、ゲート（制御端子）がＮｃｈ  ＭＯＳトランジスタＮＭＴ２のゲート（制御端子）に接続され、ソース（第２の端子）が接地電位である低電位側電源ＶＳＳに接続される。カスコード接続されるＮｃｈ  ＭＯＳトランジスタＮＭＴ２及びＮＭＴ２２は、制御信号Ｓｃｎt２がイネーブル状態のときに、ノードＮ１２側から低電位側電源ＶＳＳ側に電流を流す。このとき、ミラーされる側のＮｃｈ  ＭＯＳトランジスタには、それぞれミラー倍された出力電流Ｉｏｕtが生成される。
【００４０】
Ｎｃｈ  ＭＯＳトランジスタＮＭＴｎｎは、ドレイン（第１の端子）がＮｃｈ  ＭＯＳトランジスタＮＭＴｎのソース（第２の端子）に接続され、ゲート（制御端子）がＮｃｈ  ＭＯＳトランジスタＮＭＴｎのゲート（制御端子）に接続され、ソース（第２の端子）が接地電位である低電位側電源ＶＳＳに接続される。カスコード接続されるＮｃｈ  ＭＯＳトランジスタＮＭＴｎ及びＮＭＴｎｎは、制御信号Ｓｃｎtｎがイネーブル状態のときに、ノードＮ１ｎ側から低電位側電源ＶＳＳ側に電流を流す。このとき、ミラーされる側のＮｃｈ  ＭＯＳトランジスタには、それぞれミラー倍された出力電流Ｉｏｕtが生成される。
【００４１】
Ｎｃｈ  ＭＯＳトランジスタＮＭＴＲ１１は、ドレイン（第１の端子）がＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１のソース（第２の端子）に接続され、ゲート（制御端子）がＬＰＦ３の他端（ノードＮ２側）に接続され、ソース（第２の端子）が接地電位である低電位側電源ＶＳＳに接続される。カスコード接続されるＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１及びＮＭＴＲ１１は、ミラー倍された出力電流Ｉｏｕtを生成し、出力電流Ｉｏｕtを低電位側電源ＶＳＳ側に流す。
【００４２】
Ｎｃｈ  ＭＯＳトランジスタＮＭＴＲｍｍは、ドレイン（第１の端子）がＮｃｈ  ＭＯＳトランジスタＮＭＴＲｍのソース（第２の端子）に接続され、ゲート（制御端子）がＬＰＦ３の他端（ノードＮ２側）に接続され、ソース（第２の端子）が接地電位である低電位側電源ＶＳＳに接続される。カスコード接続されるＮｃｈ  ＭＯＳトランジスタＮＭＴＲｍ及びＮＭＴＲｍｍは、ミラー倍された出力電流Ｉｏｕtを生成し、出力電流Ｉｏｕtを低電位側電源ＶＳＳ側に流す。
【００４３】
ここで、Ｎｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍ及びＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１１乃至ｍｍのβ（Ｗｇ（ゲート幅）／Ｌｇ（ゲート長））は同一の値に設定される。Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１及びＮＭＴ１１とＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍ及びＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１１乃至ｍｍで構成されるカスコード接続型カレントミラー回路のミラー比をＲｍ１ａ、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ２及びＮＭＴ２２とＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍ及びＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１１乃至ｍｍで構成されるカスコード接続型カレントミラー回路のミラー比をＲｍ２ａ、Ｎｃｈ  ＭＯＳトランジスタＮＭＴｎ及びＮＭＴｎｎとＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍ及びＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１１乃至ｍｍで構成されるカスコード接続型カレントミラー回路のミラー比をＲｍｎａの関係は、
Rm1a＜Rm2a＜、・・・、＜Rmna・・・・・・・・・・・・・・式（３）
と設定される。
【００４４】
制御回路２から出力される制御信号Ｓｃｎｔ１乃至ｎのいずれか１つ以上を選択することにより、ミラー倍される出力電流Ｉｏｕt の値を任意に調整することができる。
【００４５】
上述したように、本実施例の定電流発生回路では、電流源１、制御回路２、ＬＰＦ３、スイッチＳＷ１乃至ｎ、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１乃至ｎ、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１１乃至ｎｎ、Ｎｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍ、及びＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１１乃至ｍｍ設けられる。スイッチＳＷ１乃至ｎは、一端が電流源１に接続され、並列配置される。Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１乃至ｎは、ゲート及びドレインがスイッチＳＷ１乃至ｎの他端にそれぞれ接続され、並列配置される。Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１１乃至ｎｎは、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１乃至ｎと低電位側電源ＶＳＳの間に設けられ、並列配置される。Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１とＮｃｈ  ＭＯＳトランジスタＮＭＴ１１、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ２とＮｃｈ  ＭＯＳトランジスタＮＭＴ２２、Ｎｃｈ  ＭＯＳトランジスタＮＭＴｎとＮｃｈ  ＭＯＳトランジスタＮＭＴｎｎはそれぞれカスコード接続される。ＬＰＦ３は、一端（ノードＮ１側）が電流源１及びスイッチＳＷ１乃至ｎの一端に接続され、電流源１から出力される信号の高周波成分を除去した信号を他端（ノードＮ２側）から出力する。Ｎｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍは、ゲートがＬＰＦ３の他端（ノードＮ２側）に接続され、並列配置される。Ｎｃｈ  ＭＯＳトランジスタＮＭＴＲ１１乃至ｍｍは、ゲートがＬＰＦ３の他端（ノードＮ２側）に接続され、Ｎｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍと低電位側電源ＶＳＳの間に設けられ、並列配置される。Ｎｃｈ  ＭＯＳトランジスタＮＭＴＲ１とＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１１、Ｎｃｈ  ＭＯＳトランジスタＮＭＴｍとＮｃｈ  ＭＯＳトランジスタＮＭＴＲｍｍはそれぞれカスコード接続され、出力電流Ｉｏｕtを低電位側電源ＶＳＳ側に流す。Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１及びＮＭＴ１１とＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍ及びＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１１乃至ｍｍ、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ２及びＮＭＴ２２とＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍ及びＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１１乃至ｍｍ、Ｎｃｈ  ＭＯＳトランジスタＮＭＴｎ及びＮＭＴｎｎとＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍ及びＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１１乃至ｍｍは、それぞれミラー比の異なるカスコード接続型カレントミラー回路を構成する。制御回路は、制御信号Ｓｃｎｔ１乃至ｎを生成し、スイッチＳＷ１乃至ｎのいずれか１つをオンさせる。
【００４６】
このため、ミラーされる側の出力電流Ｉｏｕtは固定化されることがない。したがって、出力電流Ｉｏｕtの電流値を微調整したり、時間と共に出力電流Ｉｏｕtの電流値を変化させることができる。
【００４７】
なお、本実施例では、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１乃至ｎ、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１１乃至ｎｎ、Ｎｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍ、及びＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１１乃至ｍｍを用いてカスコード接続型カレントミラー回路を構成しているが、代りにＰｃｈ  ＭＯＳトランジスタやバイポーラトランジスタなどを用いてカスコード接続型カレントミラー回路を構成してもよい。
【実施例３】
【００４８】
次に、本発明の実施例３に係る定電流発生回路について、図面を参照して説明する。図４は定電流発生回路を示す回路図である。本実施例では、スイッチのオン期間を重ね合わせている。
【００４９】
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００５０】
図４に示すように、定電流発生回路７２には、電流源１、制御回路２、ＬＰＦ３、スイッチＳＷ１乃至ｎ、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１ａ乃至ｎａ、及びＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍが設けられる。定電流発生回路７２は、制御回路２から出力される制御信号Ｓｃｎｔ１乃至ｎに基づいて、出力電流Ｉｏｕtの電流レベルを調整する。定電流発生回路７２は、増幅器、ソースドライバ、或いはＬＤドライバなどに適用される。
【００５１】
Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１ａ乃至ｎａは、スイッチＳＷ１乃至ｎの他端と低電位側電源ＶＳＳの間に並列配置される。
【００５２】
Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１ａは、ドレイン（第１の端子）がスイッチＳＷ１の他端に接続され、ゲート（制御端子）がドレイン（第１の端子）に接続され、ソース（第２の端子）が接地電位である低電位側電源ＶＳＳに接続されるダイオード接続のＮｃｈ  絶縁ゲート型電界効果トランジスタである。Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１ａは、制御信号Ｓｃｎt１がイネーブル状態のときに、低電位側電源ＶＳＳ側に電流を流す。このとき、ミラーされる側のＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍには、それぞれミラー倍された出力電流Ｉｏｕtが生成される。
【００５３】
Ｎｃｈ  ＭＯＳトランジスタＮＭＴ２ａは、ドレイン（第１の端子）がスイッチＳＷ２の他端に接続され、ゲート（制御端子）がドレイン（第１の端子）に接続され、ソース（第２の端子）が接地電位である低電位側電源ＶＳＳに接続されるダイオード接続のＮｃｈ  絶縁ゲート型電界効果トランジスタである。Ｎｃｈ  ＭＯＳトランジスタＮＭＴ２ａは、制御信号Ｓｃｎt２がイネーブル状態のときに、低電位側電源ＶＳＳ側に電流を流す。このとき、ミラーされる側のＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍには、それぞれミラー倍された出力電流Ｉｏｕtが生成される。
【００５４】
Ｎｃｈ  ＭＯＳトランジスタＮＭＴｎａは、ドレイン（第１の端子）がスイッチＳＷｎの他端に接続され、ゲート（制御端子）がドレイン（第１の端子）に接続され、ソース（第２の端子）が接地電位である低電位側電源ＶＳＳに接続されるダイオード接続のＮｃｈ  絶縁ゲート型電界効果トランジスタである。Ｎｃｈ  ＭＯＳトランジスタＮＭＴｎａは、制御信号Ｓｃｎtｎがイネーブル状態のときに、低電位側電源ＶＳＳ側に電流を流す。このとき、ミラーされる側のＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍには、それぞれミラー倍された出力電流Ｉｏｕtが生成される。
【００５５】
ここで、例えばＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍのβ（Ｗｇ（ゲート幅）／Ｌｇ（ゲート長））は同一の値に設定される。Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１ａとＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍで構成されるカレントミラー回路のミラー比と、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ２ａとＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍで構成されるカレントミラー回路のミラー比と、Ｎｃｈ  ＭＯＳトランジスタＮＭＴｎａとＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍで構成されるカレントミラー回路のミラー比とは、同じ値（例えばミラー比１）に設定される。
【００５６】
次に、定電流発生回路の動作について図５及び図６を参照して説明する。図５は定電流発生回路の動作を説明する図、図５（ａ）は２つのスイッチのＯＮ期間が重なる場合の図、図５（ｂ）は３つのスイッチのＯＮ期間が重なる場合の図、図６は同時ＯＮのスイッチ数とノードＮ２の電圧及び出力電流の関係を示す図である。
【００５７】
図５（ａ）に示すように、２つのスイッチのＯＮ期間が重なる定電流発生回路７２では、制御回路２からイネーブル状態（ハイレベル）の制御信号Ｓｃｎｔ１がスイッチＳＷ１に入力され、所定期間遅れて制御回路２からイネーブル状態（ハイレベル）の制御信号Ｓｃｎｔ２がスイッチＳＷ２に入力される。この結果、スイッチＳＷ１及び２が同時ＯＮ（１）する期間を有することになる。
【００５８】
次に、制御信号Ｓｃｎｔ１がディセイブル状態となり、新たに制御回路２からイネーブル状態（ハイレベル）の制御信号Ｓｃｎｔ３がスイッチＳＷ３に入力される。この結果、スイッチＳＷ２及び３が同時ＯＮ（２）する期間を有することになる。この後は説明を省略するが２つのスイッチが同時オンする期間が任意に設定される。
【００５９】
図５（ｂ）に示すように、３つのスイッチのＯＮ期間が重なる定電流発生回路７２では、制御回路２からイネーブル状態（ハイレベル）の制御信号Ｓｃｎｔ１がスイッチＳＷ１に入力され、第１の所定期間遅れて制御回路２からイネーブル状態（ハイレベル）の制御信号Ｓｃｎｔ２がスイッチＳＷ２に入力され、更に第２の所定期間遅れて制御回路２からイネーブル状態（ハイレベル）の制御信号Ｓｃｎｔ３がスイッチＳＷ３に入力される。この結果、スイッチＳＷ１乃至３が同時ＯＮ（１ａ）する期間を有することになる。
【００６０】
次に、制御信号Ｓｃｎｔ１がディセイブル状態となり、新たに制御回路２からイネーブル状態（ハイレベル）の制御信号Ｓｃｎｔ４がスイッチＳＷ４に入力される。この結果、スイッチＳＷ２乃至４が同時ＯＮ（２ａ）する期間を有することになる。この後は説明を省略するが３つのスイッチが同時オンする期間が任意に設定される。
【００６１】
このように、定電流発生回路７２では、制御回路２から出力される制御信号Ｓｃｎｔ１乃至ｎのいずれか２つ以上を任意選択している。
【００６２】
図６に示すように、定電流発生回路７２では、同時オンするスイッチ数によりノードＮ２の電圧Ｖ（Ｎ２）が変化する。同時オンするスイッチ数が１つの場合、ノードＮ２の電圧Ｖ（Ｎ２）が一番大きな値となる。同時オンするスイッチ数が増加するにつれてノードＮ２の電圧Ｖ（Ｎ２）が減少し、同時オンするスイッチ数がｎの場合、ノードＮ２の電圧Ｖ（Ｎ２）が一番小さな値となる。
【００６３】
このため、ゲート電圧であるノードＮ２の電圧Ｖ（Ｎ２）に応じて、Ｎｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍに流れる出力電流Ｉｏｕt が変化することとなる。同時オンするスイッチ数が１つの場合、出力電流Ｉｏｕt が一番大きな値となる。同時オンするスイッチ数が増加するにつれて出力電流Ｉｏｕt が減少し、同時オンするスイッチ数がｎの場合、出力電流Ｉｏｕt が一番小さな値となる。
【００６４】
制御回路２から出力される制御信号Ｓｃｎｔ１乃至ｎの内２つ以上を選択し、同時オンするスイッチ数を任意に選択することにより、ミラー倍される出力電流Ｉｏｕt の値を任意に調整することができる。
【００６５】
上述したように、本実施例の定電流発生回路では、電流源１、制御回路２、ＬＰＦ３、スイッチＳＷ１乃至ｎ、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１ａ乃至ｎａ、及びＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍが設けられる。スイッチＳＷ１乃至ｎは、一端が電流源１に接続され、並列配置される。Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１ａ乃至ｎａは、ゲートがドレインに接続され、スイッチＳＷ１乃至ｎと低電位側電源ＶＳＳの間に並列配置される。ＬＰＦ３は、一端（ノードＮ１側）が電流源１及びスイッチＳＷ１乃至ｎの一端に接続され、電流源１から出力される信号の高周波成分を除去した信号を他端（ノードＮ２側）から出力する。Ｎｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍは、ゲートがＬＰＦ３の他端（ノードＮ２側）に接続され、出力電流Ｉｏｕtを低電位側電源ＶＳＳ側に流す。Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１ａとＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍ、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ２ａとＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍ、Ｎｃｈ  ＭＯＳトランジスタＮＭＴｎａとＮｃｈ  ＭＯＳトランジスタＮＭＴＲ１乃至ｍは、それぞれミラー比が同一なカレントミラー回路を構成する。制御回路２は、制御信号Ｓｃｎｔ１乃至ｎを生成し、スイッチＳＷ１乃至ｎの内２つ以上を任意にオンさせる。
【００６６】
このため、ミラーされる側の出力電流Ｉｏｕtは固定化されることがない。したがって、出力電流Ｉｏｕtの電流値を微調整したり、時間と共に出力電流Ｉｏｕtの電流値を変化させることができる。
【００６７】
本実施例では、カレントミラー回路のミラー比を同一に設定しているがミラー比を別々な値に設定してもよい。
【実施例４】
【００６８】
次に、本発明の実施例４に係る定電流発生回路について、図面を参照して説明する。図７は半導体装置を示す回路図である。本実施例では、定電流発生回路を用いて温度依存性の少ない増幅回路の動作を実現している。
【００６９】
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００７０】
図７に示すように、半導体装置８０には、電流源１、制御回路２、ＬＰＦ３、温度センサ４、増幅回路５、スイッチＳＷ１乃至ｎ、及びＮｃｈ  ＭＯＳトランジスタＮＭＴ１乃至ｎが設けられる。
【００７１】
増幅回路５には、Ｎｃｈ  ＭＯＳトランジスタＮＭＴＲ１が設けられる。Ｎｃｈ  ＭＯＳトランジスタＮＭＴＲ１は、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１乃至ｎとカレントミラー回路を構成する。Ｎｃｈ  ＭＯＳトランジスタＮＭＴＲ１は、スイッチＳＷ１乃至ｎのいずれか１つがオンし、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１乃至ｎのいずれか１つから低電位側電源ＶＳＳ側に電流が流れると、ミラー倍されたバイアス電流Ｉｂｉａｓを低電位側電源ＶＳＳ側に流す。このバイアス電流Ｉｂｉａｓにより増幅回路５は動作する。
【００７２】
温度センサ４は、増幅回路５が動作したとき増幅回路５の温度をモニターし、モニターした温度情報を制御回路２に出力する。
【００７３】
制御回路２は、温度センサ４から出力される増幅回路５の温度情報が入力され、増幅回路５の温度に応じて、制御信号Ｓｃｎt１乃至ｎの中から１つを選択出力する。例えば、増幅回路５の温度が所定の温度以上上昇した場合、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１乃至ｎから構成されるカレントミラー回路のミラー比を変更して増幅回路５のバイアス電流Ｉｂｉａｓを減少させる。増幅回路５の温度が所定の温度以上低下した場合、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１乃至ｎから構成されるカレントミラー回路のミラー比を変更して増幅回路５のバイアス電流Ｉｂｉａｓを増加させる。つまり、増幅回路５の動作状態に応じて最適なバイアス電流Ｉｂｉａｓが設定される。
【００７４】
上述したように、本実施例の定電流発生回路では、電流源１、制御回路２、ＬＰＦ３、温度センサ４、増幅回路５、スイッチＳＷ１乃至ｎ、及びＮｃｈ  ＭＯＳトランジスタＮＭＴ１乃至ｎが設けられる。制御回路は、温度センサ４で測定された増幅回路５の温度情報を入力し、増幅回路５の温度に応じて、制御信号Ｓｃｎt１乃至ｎの中から１つを選択出力する。
【００７５】
このため、増幅回路５のバイアス電流Ｉｂｉａｓが増幅回路５の動作状態に応じて最適な値に設定される。したがって、増幅回路５を高精度に動作させることができる。
【００７６】
本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。
【００７７】
実施例４では、増幅回路５のバイアス電流の調整に適用しているが、例えばＬＤドライバなど温度に対する規格の厳しい駆動電流の調整に適用してもよい。
【００７８】
本発明は、以下の付記に記載されているような構成が考えられる。  
（付記１）  一端側が電流源に接続され、第１の制御信号によりオン・オフ動作する第１のスイッチと、一端側が前記電流源に接続され、（ｎ−１）種類（ただし、ｎは２以上の整数）の制御信号の内いずれか１つによりオン・オフ動作し、前記第１のスイッチと並列に配置される（ｎ−１）個のスイッチと、ドレインが前記第１のスイッチの他端に接続され、ゲートがドレインに接続される第１のダイオード接続Ｎｃｈ絶縁ゲート型電界効果トランジスタと、ドレインが前記（ｎ−１）個のスイッチの内いずれか１つの他端に接続され、ゲートがドレインに接続され、前記第１のダイオード接続Ｎｃｈ絶縁ゲート型電界効果トランジスタと並列に配置される（ｎ−１）個のダイオード接続Ｎｃｈ絶縁ゲート型電界効果トランジスタと、一端が前記電流源に接続され、前記電流源から出力される信号の高周波成分をカットした信号を他端から出力するＬＰＦと、ゲートが前記ＬＰＦの他端に接続され、ミラー倍された出力電流を発生する１つ或いは複数並列配置されるＮｃｈ絶縁ゲート型電界効果トランジスタとを具備する定電流発生回路。
【００７９】
（付記２）  一端側が電流源に接続され、第１の制御信号によりオン・オフ動作する第１のスイッチと、一端側が前記電流源に接続され、（ｎ−１）種類（ただし、ｎは２以上の整数）の制御信号の内いずれか１つによりオン・オフ動作し、前記第１のスイッチと並列に配置される（ｎ−１）個のスイッチと、ドレインが前記第１のスイッチの他端に接続され、ゲートがドレインに接続される第１のダイオード接続Ｎｃｈ絶縁ゲート型電界効果トランジスタと、ドレインが前記（ｎ−１）個のスイッチの内いずれか１つの他端に接続され、ゲートがドレインに接続され、前記第１のダイオード接続Ｎｃｈ絶縁ゲート型電界効果トランジスタと並列に配置される（ｎ−１）個のダイオード接続Ｎｃｈ絶縁ゲート型電界効果トランジスタと、ドレインが前記第１のダイオード接続Ｎｃｈ絶縁ゲート型電界効果トランジスタのソースに接続され、ゲートが前記第１のダイオード接続Ｎｃｈ絶縁ゲート型電界効果トランジスタのゲートに接続される第１のＮｃｈ絶縁ゲート型電界効果トランジスタと、ドレインが前記（ｎ−１）個のダイオード接続トランジスタの内いずれか１つのソースに接続され、ゲートが前記第１のダイオード接続Ｎｃｈ絶縁ゲート型電界効果トランジスタのゲートに接続され、前記第１のＮｃｈ絶縁ゲート型電界効果トランジスタと並列に配置される（ｎ−１）個のＮｃｈ絶縁ゲート型電界効果トランジスタと、一端が前記電流源に接続され、前記電流源から出力される信号の高周波成分をカットした信号を他端から出力するＬＰＦと、ゲートが前記ＬＰＦの他端に接続され、ミラー倍された出力電流を発生する１つ或いは複数並列配置されるＮｃｈ絶縁ゲート型電界効果トランジスタとを具備する定電流発生回路。
【００８０】
（付記３）  前記第１の制御信号及び前記（ｎ−１）種類の制御信号は、制御回路で生成される付記１又は２に記載の定電流発生回路。
【００８１】
（付記４）  前記第１のスイッチ及び前記（ｎ−１）個のスイッチは、少なくとも２つ以上が同時のオンする期間を共有する付記１乃至３のいずれかに記載の定電流発生回路。
【符号の説明】
【００８２】
１  電流源
２  制御回路
３  ＬＰＦ
４  温度センサ
５  増幅回路
７０〜７２  定電流発生回路
８０  半導体装置
Ｉｂｉａｓ  バイアス電流
Ｉｏｕｔ  出力電流
Ｎ１、Ｎ２、Ｎ１１〜Ｎ１ｎ  ノード
ＮＭＴ１〜ＮＭＴｎ、ＮＭＴ１ａ〜ＮＭＴｎａ、ＮＭＴＲ１〜ＮＭＴＲｍ、ＮＭＴ１１〜ＮＭＴｎｎ、ＮＭＴＲ１１〜ＮＭＴＲｍｍ  Ｎｃｈ  ＭＯＳトランジスタ
Ｓｃｎｔ１〜Ｓｃｎｔｎ  制御信号
ＳＷ１〜ＳＷｎ  スイッチ
ＶＳＳ  低電位側電源
【図１】
2010282433.tif 000003
【図２】
2010282433.tif 000004
【図３】
2010282433.tif 000005
【図４】
2010282433.tif 000006
【図５】
2010282433.tif 000007
【図６】
2010282433.tif 000008
【図７】
2010282433.tif 000009