(57)【要約】【課題】暗電流の発生を抑制しながら高い転送効率で、あるいは、転送効率低下の影響を軽減して撮像素子を動作させる。【解決手段】駆動回路２は、固体撮像素子（ＣＣＤ１）で信号電荷が発生する受光時を含む待機時は正側電位（ＶＨ＝０[Ｖ]）である第１転送パルスＶφ１,Ｖφ２と、待機時は負側電位ＶＬである第２転送パルスＶφ３,Ｖφ４とを生成しＣＣＤ１に供給する。フィードバック制御回路２０は、第１転送パルスと第２転送パルスのうち少なくとも一方の転送パルスの待機レベルを、ＣＣＤ１からの撮像信号に基づいて、例えば０[Ｖ]から−１[Ｖ]に変化させる。【選択図】図６
2010022066.tif 000002
【特許請求の範囲】
【請求項１】
受光に応じて発生する信号電荷を電荷転送部内で転送し撮像信号に変換して出力する固体撮像素子を駆動するための固体撮像素子の駆動装置であって、
前記信号電荷が発生する受光時を含む待機期間中は正側電位であり、電荷転送時に負側電位のパルスとなる第１転送パルスと、前記待機期間中は負側電位であり、電荷転送時に正側電位のパルスとなる第２転送パルスとを前記電荷転送部の駆動パルスとして前記固体撮像素子に供給し、前記第１転送パルスと前記第２転送パルスのうち少なくとも一方の転送パルスの待機レベルを、前記固体撮像素子からの前記撮像信号に基づいて変化させることが可能なフィードバック制御回路を有する
固体撮像素子の駆動装置。
【請求項２】
前記フィードバック制御回路は、前記第２転送パルスの待機レベルを変化させる場合、その負側電位の絶対値を待機時に断続的に変化させる
請求項１に記載の固体撮像素子の駆動装置。
【請求項３】
前記フィードバック制御回路は、
前記第１転送パルスと前記第２転送パルスを前記固体撮像素子に供給する転送パルス供給回路と、
前記固体撮像素子から前記撮像信号を入力して増幅する可変利得アンプと、
前記撮像信号に基づいて撮像画面の明るさを検出し、検出した明るさに応じたゲインを前記可変利得アンプに変更可能に供給する制御回路と、を有し、
前記転送パルス供給回路は、前記制御回路から前記ゲインを入力し、入力したゲインに基づいて前記待機レベルを変化させる
請求項１または２に記載の固体撮像素子の駆動装置。
【請求項４】
受光に応じて発生する信号電荷を電荷転送部内で転送する固体撮像素子と、
前記固体撮像素子の駆動回路と、
前記固体撮像素子の撮像面上に被写体からの像光を導く光学系と、
前記固体撮像素子の信号電荷の量に応じて変化する信号を出力可能な手段と、
を備え、
前記駆動回路は、前記信号電荷が発生する受光時を含む待機期間中は正側電位であり、電荷転送時に負側電位のパルスとなる第１転送パルスと、前記待機期間中は負側電位であり、電荷転送時に正側電位のパルスとなる第２転送パルスとを前記電荷転送部の駆動パルスとして前記固体撮像素子に供給し、前記第１転送パルスと前記第２転送パルスのうち少なくとも一方の転送パルスの待機レベルを、前記信号電荷の量に応じて変化する前記信号に基づいて変化させることが可能な転送パルス供給回路を有する
画像入力装置。
【請求項５】
前記転送パルス供給回路は、前記第２転送パルスの待機レベルを変化させる場合、その負側電位の絶対値を待機時に断続的に変化させる
請求項４に記載の画像入力装置。
【請求項６】
前記駆動回路は、
前記固体撮像素子から前記撮像信号を入力して増幅する可変利得アンプと、
前記撮像信号に基づいて撮像画面の明るさを検出し、検出した明るさに応じたゲインを前記可変利得アンプに変更可能に供給する制御回路と、を有し、
前記転送パルス供給回路は、前記制御回路からの前記ゲインに基づいて前記待機レベルを変化させる
請求項４または５に記載の画像入力装置。
【請求項７】
前記光学系に可変絞りを有し、
前記駆動回路は、
前記撮像信号に基づいて撮像画面の明るさを検出する回路と、
前記撮像画面の明るさに基づいて可変絞りの絞り量を制御するアイリス制御回路と、を含み、
前記転送パルス供給回路は、前記アイリス制御回路からの前記絞り量に基づいて前記待機レベルを変化させる
請求項４または５に記載の画像入力装置。
【請求項８】
受光に応じて発生する信号電荷を電荷転送部内で転送し撮像信号に変換して出力する固体撮像素子を駆動するための固体撮像素子の駆動方法であって、
前記信号電荷が発生する受光時を含む待機期間中は正側電位であり、電荷転送時に負側電位のパルスとなる第１転送パルスと、前記待機期間中は負側電位であり、電荷転送時に正側電位のパルスとなる第２転送パルスとを生成する第１ステップと、
生成した前記第１転送パルスと前記第２転送パルスを前記固体撮像素子の電荷転送部に供給して駆動する第２ステップと、
前記第１転送パルスと前記第２転送パルスを生成して供給している最中に、前記第１ステップと第１転送パルスと前記第２転送パルスのうち少なくとも一方の転送パルスの待機レベルを、前記固体撮像素子からの前記撮像信号に基づいて変化させる第３ステップと、
を含む固体撮像素子の駆動方法。
【請求項９】
前記第３ステップでは、前記第２転送パルスの待機レベルである前記負側電位の絶対値を待機時に断続的に変化させる
請求項８に記載の固体撮像素子の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子の駆動装置、画像入力装置および固体撮像素子の駆動方法に関する。
【背景技術】
【０００２】
特許文献１には、ＣＣＤ(Charge Coupled Device：電荷結合素子)について、ハイレベルとローレベルの２値の電圧値をもつ４相の転送パルスを用いて垂直転送レジスタを転送駆動する駆動方法が開示されている。
【０００３】
図１（Ａ）〜図１（Ｄ）に、特許文献１に記載されていると同様な４相の垂直転送パルスＶφ１〜Ｖφ４の波形図を示す。なお、ここではハイレベル電圧が０[Ｖ]、ローレベル電圧が負電圧値ＶＬである場合を示す。
図１（Ａ）〜図１（Ｄ）に示すように、垂直転送レジスタを駆動する４相の垂直転送パルスＶφ１〜Ｖφ４は、ハイレベル（たとえば０[Ｖ]）の期間がローレベル（たとえば負電圧値ＶＬ）の期間よりも長いノーマリーハイ(normally high)の垂直転送パルスＶφ１,Ｖφ２と、ローレベルの期間がハイレベルの期間よりも長いノーマリーロー(normally low)の垂直転送パルスＶφ３,Ｖφ４とを含んでいる。
ここで「ノーマリーハイ」とは、受光時を含めた待機期間中はハイレベルであることを意味し、「ノーマリーロー」とは当該待機期間中はローレベルであることを意味する。
【０００４】
垂直転送電極の電位を負側にするほど、電荷転送チャネルとして機能するシリコン表面のポテンシャルが浅くなり、そこに正孔が蓄積されやすくなる。このため、シリコン表面の欠陥によって生じる表面準位の影響、すなわち、暗電流の支配的な発生原因である表面準位からの電子の発生が著しく抑制される。その結果、暗電流の増大を抑えることができる。この現象をピニング(pinning)と称する。
ピニングは、垂直転送レジスタの転送電極に、ハイレベルの電位を印加した状態から、当該転送電極にローレベルの電位を印加することで強く生じるが、その間の電位では、ハイレベル側ほどピニングが弱く、ローレベル側ほど強い。
【０００５】
また特許文献２には、暗電流に起因するノイズの低減技術として、垂直転送レジスタにおいて、ピニングが弱いハイレベルの期間が長いノーマリーハイのパルスで駆動される垂直転送電極数（蓄積ゲート数）を減らして暗電流の発生を抑制する技術が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平０６−０１４２６９号公報（第４図等と、その対応する明細書箇所参照）
【特許文献２】特開２００４−２２１３３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところが、たとえば図１の例において、ノーマリーローの垂直転送パルスＶφ３,Ｖφ４が印加される転送電極では、負電位が印加される時間が長く、この長い時間、強い電界がゲート絶縁膜にかかるために、その絶縁膜質の劣化等によりデバイスの信頼性が低下する懸念がある。その結果、転送電極の転送チャネルに対する電界支配力が弱まり、垂直転送レジスタの転送効率が低下する。デバイスの信頼性低下を防止するには、負電位を小さくすれば（０[Ｖ]に近づければ）よいが、それではピニングが弱くなるために、暗電流が大幅に増大してしまう。
【０００８】
一方、ノーマリーハイの垂直転送パルスＶφ１,Ｖφ２が印加される転送電極では、ハイレベル電位である０[Ｖ]が印加される時間が長い。したがって、このハイレベルを少しでも下げることができればピニングが強まり暗電流を減らすことができる。
しかしハイレベル電位を下げると、垂直転送パルスの振幅が小さくなり、垂直転送レジスタの転送効率が低下する。
【０００９】
なお、特許文献２の例においては、ノーマリーローの水平駆動パルス数が２から３に増えているため、暗電流は減るが、たとえばゲート絶縁膜質が劣化する等の理由によって、デバイス動作の信頼性が低下する懸念がある電極数が増える。このため、転送効率がさらに低下する欠点を有する。
【００１０】
このように、垂直転送レジスタの転送効率（および信号読み出し）と、暗電流の発生を防止するピニングの強さとはトレードオフの関係にあり、暗電流の発生を抑制しながら効率良く撮像素子を動作させることは困難である。
よって、暗電流の発生を抑制しながら高い転送効率で、あるいは、転送効率低下の影響を軽減して撮像素子を動作させることが強く望まれている。
【課題を解決するための手段】
【００１１】
本発明に係る固体撮像素子の駆動装置は、受光に応じて発生する信号電荷を電荷転送部内で転送する固体撮像素子の駆動装置であって、前記信号電荷が発生する受光時を含む待機期間中は正側電位であり、電荷転送時に負側電位のパルスとなる第１転送パルスと、電荷転送時は正側電位のパルスとなり、前記待機期間中は負側電位であり、当該負側電位が前記第１転送パルスの前記負側電位よりも絶対値で小さい第２転送パルスとを生成し、生成した前記第１転送パルスと前記第２転送パルスを前記固体撮像素子の電荷転送部に供給する転送パルス供給回路を有する。
本発明では好適に、前記転送パルス供給回路は、前記第２転送パルスの負側電位を断続的に、前記第１転送パルスの負側電位よりも絶対値で小さくする。
【００１２】
この構成によれば、転送パルス供給回路において、待機時の電位（待機レベル）が負側電位である第２転送パルスが、第１転送パルスの負側電位より絶対値で小さくなるように生成される。この第２転送パルスと第１転送パルスは転送パルス供給回路から固体撮像素子の電荷転送部に供給され、これにより信号電荷の転送が行われる。
待機時に負側電位である第２転送パルスは、ピニングが強くかかっている期間が長い。一方、第１転送パルスはピニングが弱い期間が長い。よって、第２転送パルスの負側電位を絶対値で小さくなるように変化させる場合、そのピニングが弱まる程度は、第１転送パルス側を変化させる場合に比べると、より小さい。
一方、ピニングは負側電位への変化で強くなり、その効果はしばらく残る。したがって、第２転送パルスの負側電位を断続的に変化させる場合、そうでない場合と比べピニングの効果は変わらないが、駆動能力は高くなる。
【００１３】
本発明に係る固体撮像素子の他の駆動装置は、受光に応じて発生する信号電荷を電荷転送部内で転送し撮像信号に変換して出力する固体撮像素子を駆動するための固体撮像素子の駆動装置であって、前記信号電荷が発生する受光時を含む待機期間中は正側電位であり、電荷転送時に負側電位のパルスとなる第１転送パルスと、前記待機期間中は負側電位であり、電荷転送時に正側電位のパルスとなる第２転送パルスとを前記電荷転送部の駆動パルスとして前記固体撮像素子に供給し、前記第１転送パルスと前記第２転送パルスのうち少なくとも一方の転送パルスの待機レベルを、前記固体撮像素子からの前記撮像信号に基づいて変化させることが可能なフィードバック制御回路を有する。
本発明では好適に、前記フィードバック制御回路は、前記第１転送パルスと前記第２転送パルスを前記固体撮像素子に供給する転送パルス供給回路と、前記固体撮像素子から前記撮像信号を入力して増幅する可変利得アンプと、前記撮像信号に基づいて撮像画面の明るさを検出し、検出した明るさに応じたゲインを前記可変利得アンプに変更可能に供給する制御回路とを有し、前記転送パルス供給回路は、前記制御回路から前記ゲインを入力し、入力したゲインに基づいて前記待機レベルを変化させる。
【００１４】
この構成によれば、固体撮像素子からの映像信号は撮像画面の明るさ情報を含むことから、撮像画面の明るさを検出し、検出した明るさに応じてゲイン制御する際のゲインに基づいて、前記転送パルス供給回路が待機レベルを変化させることが可能である。この場合、より影響が小さい場合にのみ駆動能力を下げることによって、ピニングを強化または維持しながら駆動能力低下の影響を最小限にすることができる。
【００１５】
本発明に係る画像入力装置は、受光に応じて発生する信号電荷を電荷転送部内で転送する固体撮像素子と、前記固体撮像素子の駆動回路と、前記固体撮像素子の撮像面上に被写体からの像光を導く光学系とを備え、前記駆動回路は、前記信号電荷が発生する受光時を含む待機期間中は正側電位であり、電荷転送時に負側電位のパルスとなる第１転送パルスと、電荷転送時は正側電位のパルスとなり、前記待機期間中は負側電位であり、当該負側電位が前記第１転送パルスの前記負側電位よりも絶対値で小さい第２転送パルスとを生成し、生成した前記第１転送パルスと前記第２転送パルスを前記固体撮像素子の電荷転送部に供給する転送パルス供給回路を有する。
【００１６】
本発明に係る他の画像入力装置は、受光に応じて発生する信号電荷を電荷転送部内で転送する固体撮像素子と、前記固体撮像素子の駆動回路と、前記固体撮像素子の撮像面上に被写体からの像光を導く光学系と、前記固体撮像素子の信号電荷の量に応じて変化する信号を出力可能な手段とを備え、前記駆動回路は、前記信号電荷が発生する受光時を含む待機期間中は正側電位であり、電荷転送時に負側電位のパルスとなる第１転送パルスと、前記待機期間中は負側電位であり、電荷転送時に正側電位のパルスとなる第２転送パルスとを前記電荷転送部の駆動パルスとして前記固体撮像素子に供給し、前記第１転送パルスと前記第２転送パルスのうち少なくとも一方の転送パルスの待機レベルを、前記信号電荷の量に応じて変化する前記信号に基づいて変化させることが可能な転送パルス供給回路を有する。
【００１７】
本発明に係る固体撮像素子の駆動方法は、受光に応じて発生する信号電荷を電荷転送部内で転送する固体撮像素子の駆動方法であって、前記信号電荷が発生する受光時を含む待機期間中は正側電位であり、電荷転送時に負側電位のパルスとなる第１転送パルスと、電荷転送時は正側電位のパルスとなり、前記待機期間中は負側電位であり、当該負側電位が前記第１転送パルスの前記負側電位よりも絶対値で小さい第２転送パルスとを生成する第１ステップと、生成した前記第１転送パルスと前記第２転送パルスを前記固体撮像素子の電荷転送部に供給して駆動する第２ステップとを含む。
【００１８】
本発明に係る固体撮像素子の他の駆動方法は、受光に応じて発生する信号電荷を電荷転送部内で転送し撮像信号に変換して出力する固体撮像素子を駆動するための固体撮像素子の駆動方法であって、前記信号電荷が発生する受光時を含む待機期間中は正側電位であり、電荷転送時に負側電位のパルスとなる第１転送パルスと、前記待機期間中は負側電位であり、電荷転送時に正側電位のパルスとなる第２転送パルスとを生成する第１ステップと、生成した前記第１転送パルスと前記第２転送パルスを前記固体撮像素子の電荷転送部に供給して駆動する第２ステップと、前記第１転送パルスと前記第２転送パルスを生成して供給している最中に、前記第１ステップと第１転送パルスと前記第２転送パルスのうち少なくとも一方の転送パルスの待機レベルを、前記固体撮像素子からの前記撮像信号に基づいて変化させる第３ステップとを含む。
【発明の効果】
【００１９】
本発明によれば、暗電流の発生を抑制しながら高い転送効率で、あるいは、転送効率低下の影響を軽減して撮像素子を動作させることができる。
【図面の簡単な説明】
【００２０】
【図１】一般的な４相の垂直転送パルスＶφ１〜Ｖφ４を示す波形図である。
【図２】第１〜第４実施形態で用いることができるＣＣＤと、その駆動回路の概略構成図である。
【図３】図２のＡ−Ａ線に沿った要部の断面図である。
【図４】（Ａ）〜（Ｄ）は、第１実施形態に関わる４相の垂直転送パルスを示す波形図である。
【図５】（Ａ）〜（Ｄ）は、第２実施形態に関わる４相の垂直転送パルスを示す波形図である。
【図６】第３実施形態のフィードバック制御回路を含む駆動装置のブロックを、ＣＣＤとともに示す図である。
【図７】信号処理回路の構成例を示すブロック図である。
【図８】（Ａ）と（Ｂ）は、第３実施形態において、撮像画面が比較的明るい場合と暗い場合の垂直転送パルス波形図である。
【図９】正側電位調整（第３実施形態）の効果を説明するためのグラフである。
【図１０】第４実施形態に係る画像入力装置の構成の一例を示すブロック図である。
【図１１】（Ａ）〜（Ｃ）は、ＣＣＤ出力回路の構成例を示す回路図である。
【発明を実施するための形態】
【００２１】
以下、本発明の実施の形態について固体撮像素子がＣＣＤの場合を例として、図面を参照して詳細に説明する。
【００２２】
《第１実施形態》
図２は、実施形態に係るＣＣＤと、その駆動回路の概略構成図である。
【００２３】
図２に図解したＣＣＤ１は、撮像部１Ａと、出力回路、入出力端子、バス等が配置されている周辺部１Ｂとを備える。
【００２４】
撮像部１Ａは、半導体基板に行列状に２次元配置され、入射光をその光量に応じた電荷量の信号電荷に変換する複数の受光部（画素）１２と、これら受光部１２の行列状配列に対して列ごとに配置され、受光部１２の各々で光電変換され、これら受光部１２から読出ゲート部１３を介して読み出された信号電荷を列単位で垂直方向（図の上下方向）に転送する「垂直転送部」としての複数の垂直転送レジスタ１４とを有する。
垂直転送レジスタ１４と隣接画素列の各受光部１２との間に、チャネルストップ領域２９が配置されている。チャネルストップ領域２９は、転送信号に異なる画素の電荷が混入することを防止する。とくに図示しないが、各受光部１２の垂直方向においても配置され、画素信号の混入を防止している。
【００２５】
撮像部１Ａの上下の一方側には、「水平転送部」として水平転送レジスタ１５が設けられている。
この水平転送レジスタ１５は、複数の垂直転送レジスタ１４から順に行単位でシフトされる信号電荷を順に水平方向（図の左右方向）に転送する。
【００２６】
水平転送レジスタ１５の転送先側の端部には出力部１６が設けられている。
出力部１６は、たとえばフローティングディフュージョンアンプによって構成されており、水平転送レジスタ１５によって順に転送されてくる信号電荷を信号電圧に変換し、出力信号Ｓ１として出力端子１７を介してＣＣＤ１の外へ出力する。
【００２７】
ＣＣＤ１の外には、ＣＣＤ１の駆動回路２とタイミング発生回路（ＴＧ:Timing Generator）３が配置されている。
駆動回路２は、タイミング発生回路３からの各種信号に基づいて、垂直転送レジスタ１４と水平転送レジスタ１５の駆動パルスを生成する回路である。
具体的に駆動回路２は、垂直転送レジスタ１４の駆動パルスを生成する垂直ドライバ２Ａと、水平転送レジスタ１５の駆動パルスを生成する水平ドライバ２Ｂとを有する。このうち垂直ドライバ２Ａが本発明の「転送パルス供給回路」の一例に該当する。
【００２８】
タイミング発生回路３は各種信号、すなわち垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣおよびマスタクロックＭＣＫに基づいて、垂直転送レジスタ１４や水平転送レジスタ１５等を駆動するための各種のタイミング信号を生成する。
これにより垂直ドライバ２Ａは、垂直転送レジスタ１４の駆動パルスとして、たとえば４相の垂直転送パルスＶφ１,Ｖφ２,Ｖφ３,Ｖφ４を生成する。
また、水平ドライバ２Ｂは、水平転送レジスタ１５の駆動パルスとして、たとえば２相の水平転送パルスＨφ１,Ｈφ２を生成する。
【００２９】
４相の垂直転送パルスＶφ１〜Ｖφ４は、垂直転送レジスタ１４の対応する転送電極（不図示）と電気的に接続されている端子２１−１〜２１−４を介して、垂直ドライバ２Ａから供給される。
なお、垂直転送パルスＶφ１〜Ｖφ４は、当該パルスを転送する配線の抵抗や寄生容量に起因する伝搬遅延を防止するために、垂直転送レジスタ１４の各々の転送電極に対して撮像部１Ａの左右両側から供給することが望ましい。
一方、２相の水平転送パルスＨφ１,Ｈφ２は、水平転送レジスタ１５の対応する転送電極と電気的に接続されている端子２２−１,２２−２を介して、水平ドライバ２Ｂから供給される。
【００３０】
本実施形態では、垂直転送レジスタ１４を転送駆動する４相の垂直転送パルスＶφ１〜Ｖφ４について、その電位の設定に特徴があり、詳細については後述する。
【００３１】
図３は、図２のＡ−Ａ線に沿った要部の断面図である。
図３において、たとえばＮ型半導体基板２１にオーバーフローバリア（ＯＦＢ）不純物領域として機能するＰウェル領域２２が形成され、当該Ｐウェル領域２２にＰ型半導体層２３が形成され、当該Ｐ型半導体層２３に、受光部１２、読出ゲート部１３および垂直転送レジスタ１４を構成する各種不純物領域が形成されている。
【００３２】
具体的に受光部１２は、Ｐ型半導体層２３と、当該Ｐ型半導体層２３内に形成されているＮ型不純物領域２４とによってＰＮ接合を形成するフォトダイオードを有する。また、受光部１２は、Ｎ型不純物領域２４内の表面側部分にＰ型の不純物領域からなる正孔蓄積領域２５を有する。
【００３３】
垂直転送レジスタ１４は、Ｐ型半導体層２３の表層部に形成されているＮ型不純物領域からなる転送チャネル２６と、当該転送チャネル２６上にゲート絶縁膜２７を介して形成されているポリシリコンからなる転送電極２８とを有する。転送チャネル２６に沿って、高濃度のＰ型不純物領域からなるチャネルストップ領域２９が形成されている。
【００３４】
読出ゲート部１３は、垂直転送レジスタ１４の転送電極２８の一部をゲート電極として兼用しており、当該ゲート電極とその下のゲート絶縁膜２７およびＰ型半導体層２３とによって形成されているＭＩＳ(metal-insulator-semiconductor)構造を有する。ゲート絶縁膜２７は、単層の絶縁膜、あるいはＯＮＯ(oxide-nitride-oxide)構造等の多層膜により形成する。
また、受光部１２を除いて垂直転送レジスタ１４の各々を覆うように、層間絶縁膜３０を介してアルミニウムやタングステン等からなる遮光膜３１が形成されている。
【００３５】
つぎに、本実施形態の特徴である４相の垂直転送パルスＶφ１〜Ｖφ４の電位設定について説明する。
図４（Ａ）〜図４（Ｄ）は、本実施形態に関わる４相の垂直転送パルスＶφ１〜Ｖφ４を示す波形図である。
図示のように、４相の垂直転送パルスＶφ１〜Ｖφ４は、正側電位（本例では、０[Ｖ]）の期間が負側電位（本例では、負電圧値ＶＬ）の期間よりも長いノーマリーハイの転送パルス（本例では、垂直転送パルスＶφ１,Ｖφ２）と、負側電位の期間が正側電位の期間よりも長いノーマリーローの転送パルス（本例では、垂直転送パルスＶφ３,Ｖφ４）とを含んでいる。
【００３６】
垂直転送パルスＶφ１,Ｖφ２は、図２の垂直転送レジスタ１４を駆動する垂直転送時には、期間Ｔ１に示す波形変化を繰り返すことによって垂直転送レジスタ１４から水平転送レジスタ１５の側に信号電荷の転送を行う。
図４（Ａ）〜図４（Ｄ）では模式的に示しているが、その前の期間Ｔ０、その後の期間において波形変化がない期間を「待機時」と称する。
【００３７】
待機時には、図２の受光部１２で受光によって発生した信号電荷を蓄積する受光期間、当該蓄積された信号電荷を、読出ゲート部１３を介して垂直転送レジスタ１４に排出する読み出し期間を少なくとも含む。
これは、図３に示す構造では、転送電極２８が読出ゲート部１３のゲート電極を兼ねており、垂直転送と受光および電荷読み出しを同時にできないからである。
よって、図４（Ａ）および図４（Ｂ）に示す垂直転送パルスＶφ１,Ｖφ２は待機レベルが正側電位、図４（Ｃ）および図４（Ｄ）に示す垂直転送パルスＶφ３,Ｖφ４は、待機レベルが負側電位で、それぞれ一定となっている。
【００３８】
垂直転送パルスＶφ１,Ｖφ２が本発明の「第１転送パルス」、垂直転送パルスＶφ３,Ｖφ４が本発明の「第２転送パルス」の例に該当する。
【００３９】
本実施形態では、ノーマリーローの垂直転送パルスＶφ３,Ｖφ４（第２転送パルス）の負側電位ＶＬ′を、ノーマリーハイの垂直転送パルスＶφ１,Ｖφ２（第１転送パルス）の負側電位ＶＬよりも絶対値で小さく設定する（０[Ｖ]に近づける）ことを特徴としている。
一例として、垂直転送パルスＶφ１,Ｖφ２の負側電位ＶＬよりも当該電位ＶＬの５％程度の電圧値だけ、垂直転送パルスＶφ３,Ｖφ４の負側電位ＶＬ′を小さく設定するとよい。
【００４０】
この垂直転送パルスＶφ３,Ｖφ４の負側電位ＶＬ′は、垂直ドライバ２Ａ内において、タイミング発生回路３から供給される“０[Ｖ]−ＶＬ”振幅の垂直転送パルスを、たとえば抵抗分圧回路によって分圧することで容易に設定することができる。これによれば、負側電位ＶＬ′のための電源を別に設ける必要がない。
【００４１】
ただし、転送パルス供給回路としては、垂直ドライバ２Ａ内の抵抗分圧回路に限られるものではなく、たとえば抵抗分圧回路を半導体基板２１（図３）上に設け、垂直ドライバ２Ａから供給される“０[Ｖ]−ＶＬ”振幅の垂直転送パルスを基に“０[Ｖ]−ＶＬ′”振幅の垂直転送パルスＶφ３,Ｖφ４を生成するようにすることも可能である。
【００４２】
このように、ノーマリーローの垂直転送パルスＶφ３,Ｖφ４の負側電位ＶＬ′を、ノーマリーハイの垂直転送パルスＶφ１,Ｖφ２の負側電位ＶＬよりも絶対値で小さく設定し、当該垂直転送パルスＶφ３,Ｖφ４を含む４相の垂直転送パルスＶφ１〜Ｖφ４によって垂直転送レジスタ１４を転送駆動することで、次のような作用効果を得ることができる。
【００４３】
垂直転送レジスタ１４における暗電流は、主にノーマリーハイの垂直転送パルスＶφ１,Ｖφ２が印加される転送電極の下の部分で発生する。それは、ノーマリーハイの垂直転送パルスＶφ１,Ｖφ２では、負側電位の期間が短く、ピニング時間が短いためである。したがって、ノーマリーハイの垂直転送パルスＶφ１,Ｖφ２に比べて暗電流の発生が非常に少ないノーマリーローの垂直転送パルスＶφ３,Ｖφ４の負側電位ＶＬ′をある程度絶対値として小さくしても、暗電流の増大に影響は殆どない。
【００４４】
一方、ゲート酸化膜３７（図３参照）に電界が強くかかっているのはノーマリーローの垂直転送パルスＶφ３,Ｖφ４が印加される転送電極であるために、ノーマリーローの垂直転送パルスＶφ３,Ｖφ４の負側電位ＶＬ′の絶対値を小さくすることは、ゲート酸化膜３７にかかる電界の緩和につながる。
【００４５】
その結果、ノーマリーローの垂直転送パルスＶφ３,Ｖφ４の負側電位ＶＬ′を、ノーマリーハイの垂直転送パルスＶφ１,Ｖφ２の負側電位ＶＬよりも絶対値で小さく設定することで、暗電流の増大の影響を抑えつつ、ゲート絶縁膜３７にかかる電界を緩和できるために、暗電流を増大させることなく、デバイスの信頼性の向上、ひいては垂直転送レジスタ１４の転送効率の向上を図ることができる。
【００４６】
《第２実施形態》
本実施形態では、転送パルスのレベル変化を断続的に行う。図２および図３は本実施形態でも共通である。
【００４７】
図５（Ａ）〜図５（Ｄ）は、第２実施形態に係る４相の垂直転送パルスＶφ１〜Ｖφ４を示す波形図である。
図示のように、４相の垂直転送パルスＶφ１〜Ｖφ４は、第１実施形態の場合と同様に、正側電位（本例では、０[Ｖ]）の期間が負側電位（負の電圧値ＶＬ）の期間よりも長いノーマリーハイの垂直転送パルスＶφ１,Ｖφ２と、負側電位の期間が正側電位の期間よりも長いノーマリーローの垂直転送パルスＶφ３,Ｖφ４とを含んでいる。
【００４８】
ただし本実施形態では、ノーマリーローの垂直転送パルスＶφ３,Ｖφ４（第２転送パルス）の負側電位ＶＬ′を、ノーマリーハイの垂直転送パルスＶφ１,Ｖφ２（第１転送パルス）の負側電位ＶＬよりも絶対値で断続的に小さくする（０[Ｖ]に近づける）。
すなわち、第１実施形態のように、ノーマリーローの垂直転送パルスＶφ３,Ｖφ４の負側電位ＶＬ′を常時、ノーマリーハイの垂直転送パルスＶφ１,Ｖφ２の負側電位ＶＬよりも絶対値で小さくするのではなく断続的に小さくして、残りの期間では負側電位ＶＬとする。
一例として、垂直転送パルスＶφ１,Ｖφ２の負側電位ＶＬよりも当該電位ＶＬの５％程度の電圧値だけ、垂直転送パルスＶφ３,Ｖφ４の負側電位ＶＬ′を断続的に小さくする。
【００４９】
ピニングは負側電位への変化で強くなり、その効果はしばらく残る。したがって、第２転送パルスの負側電位を断続的に変化させる場合、そうでない場合と比べピニングの効果は変わらないが、駆動能力は高くなる。
以上の理由から、本実施形態のパルス制御法は、第１実施形態に比べ、暗電流が生じてしまう場合に、ピニングによって界面準位から電子が生じにくくする効果を維持できる。
【００５０】
一方、ノーマリーローの垂直転送パルスＶφ３,Ｖφ４の負側電位ＶＬ′を、ノーマリーハイの垂直転送パルスＶφ１,Ｖφ２の負側電位ＶＬよりも絶対値で断続的に小さくすることで、ゲート絶縁膜３７に電界が強くかかる時間は、ノーマリーローの垂直転送パルスＶφ３,Ｖφ４が常時負側電位ＶＬである従来例に比べて短いために、垂直転送レジスタ１４の転送効率の悪化については従来よりも緩和される。
【００５１】
《第３実施形態》
以上の２つの実施形態では、転送パルスの待機レベルの違いによってレベル変化の有無を制御している。
これに対し、本実施形態では、図２のＣＣＤ１から出力される撮像信号Ｓ１に基づくフィードバックにより、転送パルスのレベル変化の有無を制御する。
【００５２】
図６は、フィードバック制御回路を含む駆動装置のブロックを、ＣＣＤ１とともに示す図である。
図解した駆動装置は、破線で囲まれたフィードバック制御回路２０内に、駆動回路２、タイミング発生回路３、信号処理回路４および制御回路５を有する。
このうち駆動回路２とタイミング発生回路３は、それらの基本的な機能と動作も第１実施形態（図２およびその説明）と共通する。またＣＣＤ１も第１実施形態と同じである。
【００５３】
図７は、信号処理回路４の構成例を示すブロック図である。
図解した信号処理回路４は、相関二重サンプリング（ＣＤＳ）回路４１、可変利得アンプを含む自動ゲイン制御（ＡＧＣ）回路４２、ガンマ（γ）補正回路４３、同期出力（Ｓｙｎｃ．）回路４４および自動アイリス制御（ＡＩＣ）回路４５を有する。
【００５４】
ＣＤＳ回路４１は、ＣＣＤ１からの撮像信号Ｓ１を入力し、撮像信号Ｓ１に重畳されている誘導雑音、とくにリセット雑音を効果的に除去するための回路である。
【００５５】
ＡＧＣ回路４２は、図６の制御回路５からのゲイン制御信号Ｓ５を入力し、内部の可変利得アンプのゲインを調整する。これによって、ＡＧＣ回路４２にＣＤＳ回路４１から入力された撮像信号Ｓ４１のゲイン調整が行われる。
図６の制御回路５は、ＣＤＳ回路４１から撮像信号Ｓ４１を入力可能となっており、その撮像信号が示す画面（撮像画面）の明るさを検出する。
とくに図示しないが、制御回路５は、フレーム単位で撮像信号を記憶するメモリ、平均化（または積分）する回路と、ＣＰＵ等を有するように構成できる。これによって、制御回路５は、撮像画面の明るさを求め、この明るさに適したＡＧＣ回路４２のゲインを算出し、そのゲインの情報をゲイン制御信号Ｓ５としてＡＧＣ回路４２に出力する。なお、本実施形態では、ゲイン制御信号Ｓ５と制御回路５が「信号電荷の量に応じて変化する信号」と「それを出力する手段」の例に該当する。
【００５６】
γ補正回路４３は入力信号を出力に接続される機器等に適合させるための輝度補正を行う回路である。
同期出力回路４４は、同期信号ＳＹＮＣを入力し、この信号に同期して出力信号Ｓ４４を、後段の回路やＩＣに送る回路である。同期出力回路４４に信号増幅の機能を持たせる場合もある。
ＡＩＣ回路４５は、アイリス調整を自動で行うための回路である。このためＡＩＣ回路４５には撮像画面の明るさを検出する機能を有する場合もある。ただし、本例では図６の制御回路５に明るさ検出の機能があるため、そこからの明るさ情報を取得して、これを基にアイリス制御信号Ｓ４５を生成して出力する。
なお、これらのγ補正回路４３、同期出力回路４４およびＡＩＣ回路４５、ならびに、先に説明したＣＤＳ回路４１は必須の構成ではない。
【００５７】
つぎに、図８（Ａ）および図８（Ｂ）の波形図を用いて、撮像画面の明るさに応じたレベル調整を説明する。
この調整は、図２の垂直ドライバ２Ａが行う。このレベル調整はノーマリーハイの転送パルス、すなわち待機レベルが正側電位の垂直転送パルスＶφ１,Ｖφ２に対して行われる。
【００５８】
図８は、垂直転送パルスＶφ１を代表して示すものであり、とくに図示しないが、垂直転送パルスＶφ２も同様に制御される。
図８（Ａ）に、撮像画面が比較的明るい場合の垂直転送パルスＶφ１の波形を、図８（Ｂ）に、撮像画面が比較的暗い場合の垂直転送パルスＶφ１の波形を示す。
撮像画面が比較的明るい場合は、図７のＡＧＣ回路４２に与えられるゲイン制御信号Ｓ５において、ゲインが比較的小さく設定されている。一方、撮像画面が比較的暗い場合は、逆に、ゲイン制御信号Ｓ５においてゲインが大きく設定されている。ＡＧＣ回路４２は、このように自動ゲイン制御を行うことによって、後段に接続される回路や映像表示部の取り扱うことができる信号量を制限し、あるいは、ノイズを目立たなくすることができる。
【００５９】
このゲインが比較的小さい場合（撮像画面が明るい場合）は、ＣＣＤ１で発生する信号電荷の量が比較的大きいため、暗電流が多少あっても信号対ノイズ比（Ｓ／Ｎ）は低下しない。よって、図８（Ａ）に示すように、待機レベルである正側電位（本例では、０[Ｖ]）をそのまま維持する。これにより、垂直転送時に取り扱う電荷量が小さくならないため、転送する信号電荷量が大きい場合に転送効率を下げない。つまり、転送時の電荷積み残し等の発生が防止できる。
【００６０】
一方、ゲインが比較的大きい場合（撮像画面が暗い場合）は、転送すべき信号電荷量が比較的小さいため、転送パルスの波高値を小さくしても電荷積み残し等がなく効率がよい転送が可能である。よって、図８（Ｂ）に示すように、正側電位を０[Ｖ]から若干下げる制御を行う。
この下げ幅は、転送すべき平均的な信号電荷量（画面の明るさ）と、暗電流が増加する程度とに応じて最適値が存在する。本例では、負側電位を０[Ｖ]から−１[Ｖ]に下げている。
なお、この下げ幅（レベル変化量）は任意であり、また、画像の明るさを検出する閾値を変えて、その閾値に応じてゲインを調整する場合、ゲインごとに、または、ゲイン幅ごとにレベル変化量を変えることもできる。一例を挙げると、０[Ｖ]から、−０.５[Ｖ]、−１[Ｖ]、−１.５[Ｖ]または−２[Ｖ]に調整することができる。
【００６１】
なお、図８（Ａ）と図８（Ｂ）で、負側電位（本例では負電圧値ＶＬ＝−７.５[Ｖ]）は同じである。
ただし、負側電位をレベル変化させる第１および第２実施形態を、組み合わせて実行することも可能である。
【００６２】
つぎに、図９を用いて、正側電位調整の効果を説明する。
図９は、表示画面における白キズの程度（任意単位：a.u.）の、正側電位（ＶＨ）依存性を示すグラフである。
白キズの程度は、実際の表示画面では一様な映像信号を入力したときに白キズとなる向きの電圧変化をランク付けして、各ランクにおける許容数と、全ランクトータルでの総数とで管理している。
【００６３】
このグラフでは３個のＣＣＤに対応する３本の折れ線を示している。
このグラフから分かるように、正側電位（ＶＨ）を０[Ｖ]から−１[Ｖ]にすることによってキズが減少している。
【００６４】
以上より、本実施形態によれば、垂直転送に影響を与えない信号増幅ゲインが大きいときに、第１転送パルス（垂直転送パルスＶφ１,Ｖφ２）の正側電位（ＶＨ）を、波高値が小さくなるように変化させる。このため、転送効率が低下することなくピニングを強め、暗電流を減らすことができる。
このため、暗い画面を撮像したときのＳ／Ｎを改善できる。また、このとき転送電荷の波高値を下げることができるので、その分、消費電力が低減する。
【００６５】
《第４実施形態》
上記実施形態に係るＣＣＤの駆動装置は、デジタルスチルカメラやビデオカメラ等の画像入力装置において、その撮像デバイスを駆動するＩＣ等として好適である。
【００６６】
ここに、画像入力装置とは、撮像デバイスとしての固体撮像素子、当該固体撮像素子の撮像面（受光面）上に被写体の像光を結像させる光学系および当該固体撮像素子の信号処理回路を含むカメラモジュール（たとえば、携帯電話等の電子機器に搭載されて用いられる）、当該カメラモジュールを搭載したデジタルスチルカメラやビデオカメラ等のカメラシステムを言う。
【００６７】
図１０は、本発明に係る画像入力装置の構成の一例を示すブロック図である。以下、図６および図７と共通する構成および信号は同一符号を付して説明を省略する。
図１０に示す画像入力装置５０は、レンズ６、絞り７および絞り駆動手段８を含む光学系、撮像デバイス（例えばＣＣＤ１）、駆動回路２、信号処理回路４および制御回路５等によって構成されている。
【００６８】
光学系は、被写体からの像光の面積を絞り７によって制限し、レンズ６で集光して撮像デバイス（例えばＣＣＤ１）の撮像面上に結像する。撮像デバイス（例えばＣＣＤ１）は、駆動回路２による駆動の下に、レンズ６によって撮像面上に結像された像光を画素単位で電気信号に変換して得られる１フレームの撮像信号Ｓ１をたとえばフィールド単位で出力する。
このとき絞り７に、その絞り駆動手段８が接続されている。絞り駆動手段８は、信号処理回路４内のＡＩＣ回路４５からアイリス制御信号Ｓ４５を入力し、絞り７の絞り量を制御する機械的な駆動手段である。
【００６９】
本実施形態では、このアイリス制御信号Ｓ４５を、制御回路５を介して駆動回路２に入力させ、これにより「信号電荷の量や画像の明るさに応じて変化する信号」として、アイリス制御信号Ｓ４５を駆動回路２が入力する。そして、このアイリス制御信号Ｓ４５に応じて、第４実施形態の正側電位の調整を行う。
また、図示していないが、第３実施形態のゲインに基づく正側電位の調整を行うこともできる。
【００７０】
このような画像入力装置５０において、光学系、その撮像デバイスとしてのＣＣＤ１と、その駆動回路駆動回路２、ならびに、フィードバック制御に必要な信号処理回路４および制御回路５を搭載することによって、暗電流を増大させることなく、デバイスの信頼性または転送効率を向上できることから、高画質の撮像画像を得ることができる。
【００７１】
最後に、第３実施形態のゲインや本実施形態のアイリス制御に基づいて、さらに、出力回路の消費電力を低減して、これにより、さらにノイズを低減する手法と、そのための構成を説明する。
ここで「出力回路」は、たとえば、図２のＣＣＤ１（ただし、本例ではＣＭＯＳセンサでもよい）の周辺部１Ｂに形成される回路である。
【００７２】
白キズなどを発生させるノイズは、前述したＣＣＤ１自身が発生する暗電流のほかに消費電力の増大による回路部分（とくに出力回路）における発熱、すなわち熱雑音によっても増大する。したがって、暗電流だけでなく、この熱雑音も抑圧することが重要である。とくに夜景を撮影する場合のような、露光時間を数百[msec]〜数秒と長くする場合に、出力回路の低ノイズ化は必須となる。
【００７３】
また、出力回路を大きなデータレートに応じて最適化するためには、出力回路の周波数特性をより高域まで伸ばす必要がある。しかし、高い周波数の信号が入力されて高周波で駆動された出力回路は、消費電力が増えて熱雑音を発生しやすい。つまり、回路自身のＳ／Ｎが低下する。また、出力回路での発熱が撮像デバイス全体に伝播し、撮像部１Ａを加熱するため、その分、暗電流も増える。
したがって、ここでは出力回路の消費電流を制限することによって、発熱により発生する熱雑音とともに高周波のノイズ成分を抑圧し、かつ、暗電流も発生しにくくする。
【００７４】
ところでＣＣＤは、その駆動方法としてデータレートが高い動画撮像モードと、データレートが低い静止画撮像モードの２通りの動作モードがある。
とくに、デジタルスチルカメラ（ＤＳＣ）に使用されるＣＣＤは、記録保存される静止画を撮影するモードと、静止画の撮影に先立ってピント合わせやフレーミングを行うためにモニタ画面に動画を表示するモニタリングモードとが必須で、そのほか動画撮影が可能なカメラでは動画撮像モードが存在する。
ＣＣＤにオンチップで搭載されている出力回路は、最大能力を発揮する必要があるデータレートが高い動画モードに最適に設計されている。モニタリングモードも一種の動画モードであるため、静止画撮像モードよりは高いデータレートが要求される。
【００７５】
ところが、静止画を撮影する場合は、動画に比べてデータレートは遅くできることから、動画撮像モードに対し最適化されている出力回路はオーバースペックとなってしまい、無駄な電力消費と発熱、これに伴うＳ／Ｎの低下を招いている。
【００７６】
以下、この無駄な電力消費とそれに伴う不必要なダイナミックレンジ拡大をなくし、これにより発熱を抑え、Ｓ／Ｎを改善する手法と、そのための構成を説明する。
なお、この説明ではＤＳＣを前提としたモニタリングモードと静止画撮像モードにおける回路構成の切り替えについて述べる。ただし、以下の説明で「モニタリングモード」を「動画撮像モード」と置き換えてもよい。
また、ＣＣＤの構成は図２および図３と同じとし、ＣＣＤ以外の部分は図６、図７および図１０を適用できる。
【００７７】
モード切替を行うのは、たとえば図６の制御回路５であるとし、モード切替信号Ｓ５ｍが点線により示すように、制御回路５からＣＣＤ１の出力回路に与えられる。
制御回路５は、たとえば、電源投入等を契機としてモニタリングモードを設定する。そして、ピント合わせ等が終了し、たとえば被写体に照準が合ったことを契機に瞬時に静止画撮像モードに移行する。
【００７８】
図１１（Ａ）〜図１１（Ｃ）は、出力回路の構成例を示す。
これらの出力回路は２段のソースフォロワ回路で構成されている。具体的には、ソースフォロワで接続されている２つのＮＭＯＳトランジスタＱ１,Ｑ２を有する。信号入力トランジスタＱ１は、そのゲートに入力信号Ｓinが入力され、そのドレインが電源電圧Ｖddの供給線に接続されている。信号出力トランジスタＱ２は、そのゲートが信号入力トランジスタＱ１のソースに接続され、そのドレインが電源電圧Ｖddの供給線に接続され、そのソースから出力信号Ｓoutが出力されるようになっている。
【００７９】
図１１（Ａ）と図１１（Ｂ）では、入力アンプトランジスタＱ１のソースと接地電圧ＧＮＤとの間に、ＮＭＯＳトランジスタからなる負荷トランジスタＱ３が接続され、信号出力トランジスタＱ２のソースと接地電圧ＧＮＤとの間に、ＮＭＯＳトランジスタからなる負荷トランジスタＱ４と、抵抗Ｒ（可変抵抗でもよい）が縦続接続されている。そして、抵抗Ｒと並列にスイッチが接続されている。負荷トランジスタＱ３,Ｑ４はバイアス電圧ＶＧＧで決まる抵抗として働く。よってバイアス電圧ＶＧＧを変化させれば、電流値を最適化するための可変抵抗となる。
図１１（Ｂ）では、このスイッチをバイポーラトランジスタＱ５により形成している。図１１（Ａ）は、一般的なスイッチＳＷで表すことによって、このスイッチの種類を限定していない。
【００８０】
いずれの場合も、スイッチＳＷおよびバイポーラトランジスタＱ５を、たとえば図６の制御回路５から与えられるモード切替信号Ｓ５ｍによって制御する。
具体的には、ゲインアップされていないモニタリングモードではスイッチＳＷまたはバイポーラトランジスタＱ５をオンし、ゲインアップされている静止画撮像モードではオフする。
モニタリングモードでは、小さいモニタ画面で見るため画質は落としてもよいためゲインアップされていない。したがって、出力回路の周波数応答性も高くなくてもよいため、抵抗に流す電流をバイパスして発熱を抑えている。このとき信号入力トランジスタＱ１および負荷トランジスタＱ４に流れる電流は、最適値から外れ、その消費電力も低減する。
一方、静止画撮像モードでは、記録のために画質を落とせないことからゲインアップされている。したがって、出力回路の周波数応答性も最高性能に設定する必要がある。このため抵抗を回路に入れて、バイアス電圧ＶＧＧによって最適化されているバイアス条件を設定する。これにより、抵抗Ｒに電流が流れ、その発熱が生じるとともに回路の消費電力も上がる。
【００８１】
このような動作によって、とくにモニタリングモードで無駄な発熱、電力消費を削減し、これによりＳ／Ｎの向上を図ることができる。
【００８２】
一方、図１１（Ｃ）に示す出力回路は、抵抗Ｒが省略され、その代わりにキャパシタＣと、バイポーラトランジスタＱ６とが、出力ノードと接地電圧ＧＮＤとの間に接続されている。バイポーラトランジスタＱ６は、図１１（Ｂ）のバイポーラトランジスタＱ５と同様、モード切替信号Ｓ５ｍにより制御される。
モニタリングモードではバイポーラトランジスタＱ６がオン、静止画撮像モードではオフされる。
よって、モニタリングモードでは、入力信号Ｓinに対する出力信号Ｓoutの周波数応答性が低くなり帯域制限によってノイズが低下する。ただし、キャパシタＣを充放電するため消費電力や発熱量は余り変わらない。
以上のような制御を、第１から第４実施形態に付加することによって、さらにＳ／Ｎの向上が図れるという利点がある。
【００８３】
なお、第１から第４実施形態では、垂直転送レジスタ１４を４相の垂直転送パルスＶφ１〜Ｖφ４で駆動する４相駆動の場合を例に挙げて説明したが、本発明は４相駆動への適用に限られるものではなく、３相駆動や６相駆動等、複数相駆動全般に適用可能である。
【００８４】
また、上記実施形態では、本発明の駆動対象の電荷転送部として垂直転送レジスタ１４を例に挙げたが、正側電位の期間が負側電位の期間よりも長いノーマリーハイの転送パルスと、負側電位の期間が正側電位の期間よりも長いノーマリーローの転送パルスとを含む複数相の転送パルスによって水平転送レジスタ１５を転送駆動する構成を採る場合には、当該水平転送レジスタ１５にも適用可能である。
【符号の説明】
【００８５】
１…ＣＣＤ、２…駆動回路、２Ａ…垂直ドライバ、２Ｂ…水平ドライバ、３…タイミング発生回路、４…信号処理回路、５…制御回路、６…レンズ、７…絞り、８…絞り駆動手段、１２…受光部、１３…読出ゲート部、１４…垂直転送レジスタ、１５…水平転送レジスタ、１６…出力部、４２…ＡＧＣ回路、４５…ＡＩＣ回路、Ｓ１…撮像信号、Ｓ５…ゲイン制御信号、Ｓ４５…アイリス制御信号。
【図１】
2010022066.tif 000003
【図２】
2010022066.tif 000004
【図３】
2010022066.tif 000005
【図４】
2010022066.tif 000006
【図５】
2010022066.tif 000007
【図６】
2010022066.tif 000008
【図７】
2010022066.tif 000009
【図８】
2010022066.tif 000010
【図９】
2010022066.tif 000011
【図１０】
2010022066.tif 000012
【図１１】
2010022066.tif 000013