(57)【要約】【課題】半導体装置において、集積回路のチップサイズや製造コストを抑えつつ、静電気耐圧を高める。【解決手段】半導体装置は、（i）被保護回路（１５１）と、（ii）複数の端子（１６０）と、（iii）複数の端子の各々に対応して設けられており、端子と被保護回路との間に夫々電気的に接続された複数の静電保護回路（１５５）とを含む集積回路（１５０）と、複数の端子のうち被保護回路に対する信号の入力又は出力に使用される使用端子（１６０ａ）と、複数の端子のうち被保護回路に対する信号の入力及び出力に使用されない未使用端子（１６０ｂ）とを互いに電気的に接続する接続配線（１９０）とを備える。【選択図】図７
2010108981.tif 000002
【特許請求の範囲】
【請求項１】
（i）被保護回路と、（ii）複数の端子と、（iii）前記複数の端子の各々に対応して設けられており、前記端子と前記被保護回路との間に夫々電気的に接続された複数の静電保護回路とを含む集積回路と、
前記複数の端子のうち前記被保護回路に対する信号の入力又は出力に使用される使用端子と、前記複数の端子のうち前記被保護回路に対する信号の入力及び出力に使用されない未使用端子とを互いに電気的に接続する接続配線と
を備えることを特徴とする半導体装置。
【請求項２】
前記集積回路が実装される基板を更に備え、
前記接続配線は、前記基板上に形成される
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記接続配線は、一の前記使用端子に対して複数の前記未使用端子が電気的に接続されるように形成されることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
複数の画素部を有する電気光学パネルと、
前記複数の画素部を駆動するための駆動信号を入力及び出力する駆動部として、請求項１から３のいずれか一項に記載の半導体装置と
を備えることを特徴とする電気光学装置。
【請求項５】
複数の画素部を有する電気光学パネルと、
（i）前記複数の画素部を駆動するための駆動信号を入力及び出力する駆動回路と、（ii）複数の端子と、（iii）前記複数の端子の各々に対応して設けられており、前記端子と前記駆動回路との間に夫々電気的に接続された複数の静電保護回路とを含む集積回路と
を備え、
前記電気光学パネルは、（i）前記複数の端子のうち前記駆動回路に対する前記駆動信号の入力又は出力に使用される使用端子に対応して設けられ、前記使用端子に電気的に接続される使用パネル端子と、（ii）前記複数の端子のうち前記駆動回路に対する前記駆動信号の入力及び出力に使用されない未使用端子に対応して設けられ、前記未使用端子に電気的に接続される未使用パネル端子とを有し、
前記使用パネル端子と前記未使用パネル端子とを互いに電気的に接続する接続配線を更に備える
ことを特徴とする電気光学装置。
【請求項６】
前記電気光学パネルは、電気光学物質を挟持する一対の基板を有し、
前記集積回路は、前記一対の基板のうち一方の基板に実装され、
前記接続配線は、前記一方の基板上に、前記使用パネル端子及び前記未使用パネル端子間を接続するように形成される
ことを特徴とする請求項５に記載の電気光学装置。
【請求項７】
前記電気光学パネルに電気的に接続される配線基板を更に備え、
前記集積回路は、前記配線基板に実装され、
前記配線基板上には、（i）前記使用端子に対応して設けられ、前記使用端子に電気的に接続される使用配線基板端子と、（ii）前記未使用端子に対応して設けられ、前記未使用端子に電気的に接続される未使用配線基板端子とが形成され、
前記接続配線は、前記配線基板上に、前記使用配線基板端子及び前記未使用配線基板端子間を接続するように形成される
ことを特徴とする請求項５に記載の電気光学装置。
【請求項８】
請求項４から７のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばＩＣ（Integrated Circuit）等の集積回路を備える半導体装置、このような半導体装置を備える液晶装置等の電気光学装置、及びこのような電気光学装置を備える電子機器の技術分野に関する。
【背景技術】
【０００２】
例えばＩＣ、ＬＳＩ（Large Scale Integration）等の集積回路として、その内部回路を静電気放電（ＥＳＤ：Electro-Static Discharge）から保護する静電保護回路が組み込まれたものが知られている（例えば特許文献１参照）。静電保護回路は、一般的に、ＥＳＤ保護回路とも呼ばれる。静電保護回路は、通常、集積回路の端子と内部回路との間に設けられており、ＥＳＤによって発生した高電圧パルス（いわゆるＥＳＤサージ）が集積回路の端子を介して内部回路に入力されてしまうのを防ぐ。具体的には、静電保護回路は、例えば、集積回路の端子に入力されたＥＳＤサージを、例えば接地電位等の定電位とされた定電位線へと流す。このため、ＥＳＤサージが内部回路に流れずに済むので、内部回路に高電圧が印加されない。この結果、集積回路は、ＥＳＤによる破損から守られる。
【０００３】
また、例えば液晶装置等の電気光学装置では、例えば液晶パネル等の電気光学パネルを駆動するための駆動回路を含む集積回路（例えばＬＣＤ（Liquid Crystal Display）ドライバＩＣ）が設けられる。この集積回路は、一般的に、接続されるホストの多様な機能要求に対応するため、例えば、（１）パラレルインターフェース用端子（例えば、２４ビットパラレルインターフェースとしての２４個の端子）、（２）シリアルインターフェース用端子、（３）汎用入出力用端子などの複数の端子を有している。この集積回路が電気光学装置において用いられる際には、接続されるホストに応じて、集積回路の複数の端子のうち一部の端子のみが使用される。即ち、集積回路が、例えば８ビットパラレルインターフェースを要求するホストに接続される場合には、パラレルインターフェース用端子として設けられた２４個の端子のうち８ビットパラレルインターフェースに対応する８個の端子が信号の入力或いは出力に使用され、これら８個以外の端子は使用されない。
【０００４】
【特許文献１】特開２００７−２１４２２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述したような静電保護回路が組み込まれた集積回路を備える半導体装置において、集積回路の静電気耐圧を向上させる一つの手段として、静電保護回路の回路規模を大きくすることが考えられる。しかしながら、静電保護回路の回路規模を大きくすれば、集積回路のチップサイズが大きくなってしまったり、集積回路の製造コストが増大してしまうおそれがあるという技術的問題点がある。
【０００６】
本発明は、例えば上述した問題点に鑑みなされたものであり、集積回路のチップサイズや製造コストを抑えつつ、静電気耐圧を高めることが可能な半導体装置、電気光学装置、及びこのような電気光学装置を備える電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本発明の半導体装置は上記課題を解決するために、（i）被保護回路と、（ii）複数の端子と、（iii）前記複数の端子の各々に対応して設けられており、前記端子と前記被保護回路との間に夫々電気的に接続された複数の静電保護回路とを含む集積回路と、前記複数の端子のうち前記被保護回路に対する信号の入力又は出力に使用される使用端子と、前記複数の端子のうち前記被保護回路に対する信号の入力及び出力に使用されない未使用端子とを互いに電気的に接続する接続配線とを備える。
【０００８】
本発明の半導体装置によれば、その動作時には、例えばＩＣ、ＬＳＩ等の集積回路の複数の端子のうち使用端子を介して、例えば内部回路等の被保護回路と外部との間で信号の入力或いは出力が行われる。即ち、被保護回路に入力される信号は、集積回路の外部から使用端子を介して入力され、被保護回路から出力される信号は、使用端子を介して集積回路の外部に出力される。ここで、複数の端子のうち使用端子以外の端子は、未使用端子（或いは「不使用端子」と呼ぶこともできる）であり、被保護回路に対する信号の入力及び出力に使用されない。
【０００９】
本発明では、集積回路には、複数の静電保護回路が含まれる。静電保護回路は、集積回路の複数の端子に印加される静電気放電（ＥＳＤ）から被保護回路を保護するための回路である。静電保護回路は、集積回路の複数の端子の各々に対応して例えば１つずつ設けられており、端子と被保護回路との間に電気的に接続される。
【００１０】
本発明では特に、集積回路の複数の端子のうち使用端子と、集積回路の複数の端子のうち未使用端子とが、接続配線によって電気的に接続されている。接続配線は、例えば、集積回路が実装される基板上の配線パターンの一部として形成される。尚、接続配線は、集積回路上で、使用端子と未使用端子との間を直接接続するように（言い換えれば、使用端子と未使用端子とを互いに繋ぐように）形成されてもよい。
【００１１】
よって、複数の静電保護回路のうち、使用端子に対応して設けられた静電保護回路（言い換えれば、使用端子と被保護回路との間に電気的に接続された静電保護回路）と、未使用端子に対応して設けられた静電保護回路（言い換えれば、未使用端子と被保護回路との間に電気的に接続された静電保護回路）とを互いに電気的に並列に接続することができる。言い換えれば、使用端子に対して、当該使用端子に対応して設けられた静電保護回路に加えて、未使用端子に対応して設けられた静電保護回路を電気的に接続することができる。つまり、一の使用端子に対して、集積回路に含まれる複数の静電保護回路のうち２以上の静電保護回路を電気的に接続することができる。
【００１２】
従って、集積回路に含まれる複数の静電保護回路の各々の回路規模を大きくすることなく、被保護回路を静電気放電から保護する静電気耐圧を高めることができる。言い換えれば、集積回路のチップサイズや製造コストを抑えつつ、静電気耐圧を高めることができる。つまり、本発明によれば、仮に、何らの対策も施さねば、無駄になってしまい得る、未使用端子に対応して設けられた静電保護回路を利用して、静電気耐圧を高めることができる。
【００１３】
ここで特に、本発明によれば、集積回路とは別に設けられた（言い換えれば、集積回路の内部に含まれない）接続配線によって、使用端子に対応して設けられた静電保護回路と、未使用端子に対応して設けられた静電保護回路とを互いに電気的に接続することができるので、集積回路の内部構造を変えることなく、静電気耐圧を高めることができ、実践上大変有利である。つまり、例えば仮に、使用端子に対応して設けられた静電保護回路と、未使用端子に対応して設けられた静電保護回路とを互いに電気的に接続する接続配線を集積回路の内部に形成する場合と比較して、例えば集積回路の設計変更を殆ど或いは全く伴わないので、当該半導体装置を製造する製造管理が容易であり、製造コストを抑制することもできる。
【００１４】
尚、本時発明は、集積回路が基板に実装される場合には、実装方法として、フェースダウン実装及びフェースアップ実装のいずれにも適用可能である。例えば、フェースタウン実装を採用し、集積回路の複数の端子と、該複数の端子に対応して基板上に形成された複数の基板端子とが対向するように、集積回路と基板とを配置し、集積回路を例えばＡＣＦ（Anisotropic Conductive Film：異方性導電膜）等の接着材によって基板に実装してもよい。フェースダウン実装が採用される場合には、集積回路の複数の端子を基板側（より具体的には、複数の基板端子）に一括して接続することができるので、接続配線が増えたとしても集積回路を基板に実装するのに要する時間は殆ど或いは全く変わらないというメリットがある。一方、フェースアップ実装を採用し、集積回路の複数の端子を基板上の複数の基板端子にワイヤボンディングにより接続し、接続配線をボンディングワイヤとして形成する場合には、接続配線をボンディングワイヤとして形成する分だけ、ワイヤボンディングに要する時間が増加してしまうおそれがあることに留意するとよい。但し、本発明によれば、フェースアップ実装を採用した場合であっても、上述したような接続配線を備えるので、集積回路のチップサイズや製造コストを抑えつつ、静電気耐圧を高めることができる。
【００１５】
以上説明したように、本発明の半導体装置によれば、集積回路のチップサイズや製造コストを抑えつつ、静電気耐圧を高めることができる。
【００１６】
本発明の半導体装置の一態様では、前記集積回路が実装される基板を更に備え、前記接続配線は、前記基板上に形成される。
【００１７】
この態様によれば、接続配線は、集積回路が実装される基板上に形成される配線パターンの一部として形成される。よって、集積回路が実装される基板上に他の配線を形成する工程と同一の工程によって、接続配線を形成することができる。言い換えれば、集積回路が実装される基板上に配線を形成する際に用いるマスクパターンを変更することで、集積回路が実装される基板上に他の配線を形成する工程と同一の工程によって、接続配線を形成することができる。従って、製造プロセスの複雑化を招くことなく、接続配線を形成することができる。
【００１８】
尚、具体的には、集積回路が実装される基板上に、使用端子に対応する使用基板端子を形成すると共に未使用端子に対応する未使用基板端子を形成し、使用基板端子及び未使用基板端子間を接続するように、使用基板端子及び未使用基板端子と一体的に接続配線を形成するとよい。
【００１９】
本発明の半導体装置の他の態様では、前記接続配線は、一の前記使用端子に対して複数の前記未使用端子が電気的に接続されるように形成される。
【００２０】
この態様によれば、接続配線によって、一の使用端子に対して複数の未使用端子が電気的に接続される。よって、複数の静電保護回路のうち、一の使用端子に対応して設けられた一の静電保護回路と、２以上の未使用端子に対応して夫々設けられた２以上の静電保護回路とを互いに電気的に並列に接続することができる。言い換えれば、一の使用端子に対して、当該一の使用端子に対応して設けられた一の静電保護回路に加えて、２以上の未使用端子に夫々対応して設けられた２以上の静電保護回路を電気的に接続することができる。つまり、一の使用端子に対して、集積回路に含まれる複数の静電保護回路のうち３以上の静電保護回路を電気的に接続することができる。従って、集積回路に含まれる複数の静電保護回路の各々の回路規模を大きくすることなく、被保護回路を静電気放電から保護する静電気耐圧をより一層確実に高めることができる。
【００２１】
本発明に係る第１の電気光学装置は上記課題を解決するために、複数の画素部を有する電気光学パネルと、前記複数の画素部を駆動するための駆動信号を入力及び出力する駆動部として、上述した本発明の半導体装置（但し、その各種態様も含む）とを備える。
【００２２】
本発明に係る第１の電気光学装置は、上述した本発明の半導体装置を、例えばドライバＩＣ等の集積回路を含む駆動部として備えるので、集積回路のチップサイズや製造コストを抑えつつ、駆動部に含まれる集積回路を静電気放電から保護する静電気耐圧を高めることが可能な、例えば液晶装置、有機ＥＬ（Electro-Luminescence）装置等の電気光学装置を実現できる。
【００２３】
尚、本発明では、半導体装置の集積回路を、（１）電気光学パネルを構成する例えばガラス基板等の基板上に実装してもよいし、（２）電気光学パネルに接続された例えばフレキシブルプリント基板（ＦＰＣ：Flexible Printed Circuits）等の配線基板上に実装してもよい。言い換えれば、本発明では、半導体装置の集積回路を、電気光学装置に実装する方法として、（１）例えばＣＯＧ（Chip On Glass）実装を採用することもできるし、（２）例えばＣＯＦ（Chip On Film）実装を採用することもできる。
【００２４】
本発明に係る第２の電気光学装置は上記課題を解決するために、複数の画素部を有する電気光学パネルと、（i）前記複数の画素部を駆動するための駆動信号を入力及び出力する駆動回路と、（ii）複数の端子と、（iii）前記複数の端子の各々に対応して設けられており、前記端子と前記駆動回路との間に夫々電気的に接続された複数の静電保護回路とを含む集積回路とを備え、前記電気光学パネルは、（i）前記複数の端子のうち前記駆動回路に対する前記駆動信号の入力又は出力に使用される使用端子に対応して設けられ、前記使用端子に電気的に接続される使用パネル端子と、（ii）前記複数の端子のうち前記駆動回路に対する前記駆動信号の入力及び出力に使用されない未使用端子に対応して設けられ、前記未使用端子に電気的に接続される未使用パネル端子とを有し、前記使用パネル端子と前記未使用パネル端子とを互いに電気的に接続する接続配線を更に備える。
【００２５】
本発明に係る第２の電気光学装置によれば、その動作時には、例えばＩＣ、ＬＳＩ等の集積回路の複数の端子のうち使用端子を介して、集積回路内の駆動回路と外部（例えば、ホスト、電気光学パネル）との間で駆動信号の入力或いは出力が行われる。即ち、例えば、駆動回路に入力される駆動信号は、集積回路の外部（例えばホスト）から使用端子を介して入力され、駆動回路から出力される駆動信号は、使用端子を介して集積回路の外部（例えば電気光学パネルの複数の画素部）に出力される。ここで、複数の端子のうち使用端子以外の端子は、未使用端子であり、駆動回路に対する信号の入力及び出力に使用されない。複数の端子は、当該電気光学装置に接続されるホストの多様な機能要求に対応するため、例えば、（１）パラレルインターフェース用端子（例えば、２４ビットパラレルインターフェースとしての２４個の端子）、（２）シリアルインターフェース用端子、（３）汎用入出力用端子などとして、集積回路に設けられる。例えば、当該電気光学装置が、例えば８ビットパラレルインターフェースを要求するホストに接続される場合には、パラレルインターフェース用端子として設けられた２４個の端子のうち８ビットパラレルインターフェースに対応する８個の端子が、駆動信号の入力或いは出力に使用され、これら８個以外の端子は使用されない。つまり、この場合、パラレルインターフェース用端子として設けられた２４個の端子のうち８ビットパラレルインターフェースに対応する８個の端子が、本発明に係る「使用端子」に相当し、これら８個以外の端子が、本発明に係る「未使用端子」に相当する。尚、「これら８個以外の端子」には、パラレルインターフェース用端子として設けられた２４個の端子のうち８ビットパラレルインターフェースに対応する８個の端子以外の１６個のパラレルインターフェース用端子に加えて、シリアルインターフェース用端子、汎用入出力用端子が含まれる。
【００２６】
本発明では、集積回路には、複数の静電保護回路が含まれる。静電保護回路は、集積回路の複数の端子に印加される静電気放電（ＥＳＤ）から駆動回路を保護するための回路である。静電保護回路は、集積回路の複数の端子の各々に対応して例えば１つずつ設けられており、端子と駆動回路との間に電気的に接続される。
【００２７】
本発明では、電気光学パネルは、（i）集積回路の複数の端子のうち使用端子に対応して設けられた使用パネル端子と、（ii）集積回路の複数の端子のうち未使用端子に対応して設けられた未使用パネル端子とを有する。使用パネル端子は、対応する使用端子に電気的に接続され、未使用パネル端子は、対応する未使用端子に電気的に接続される。
【００２８】
本発明では特に、使用パネル端子と未使用パネル端子とが、接続配線によって電気的に接続されている。接続配線は、例えば、電気光学パネルを構成する基板上の配線パターンの一部として、或いは、電気光学パネルに接続される配線基板上の配線パターンの一部として形成される。
【００２９】
よって、複数の静電保護回路のうち、使用パネル端子に電気的に接続される使用端子に対応して設けられた静電保護回路（言い換えれば、使用端子と駆動回路との間に電気的に接続された静電保護回路）と、未使用パネル端子に電気的に接続される未使用端子に対応して設けられた静電保護回路（言い換えれば、未使用端子と駆動回路との間に電気的に接続された静電保護回路）とを互いに電気的に並列に接続することができる。言い換えれば、使用端子に対して、当該使用端子に対応して設けられた静電保護回路に加えて、未使用端子に対応して設けられた静電保護回路を電気的に接続することができる。つまり、一の使用端子に対して、集積回路に含まれる複数の静電保護回路のうち２以上の静電保護回路を電気的に接続することができる。
【００３０】
従って、集積回路に含まれる複数の静電保護回路の各々の回路規模を大きくすることなく、駆動回路を静電気放電から保護する静電気耐圧を高めることができる。言い換えれば、駆動用の集積回路のチップサイズや製造コストを抑えつつ、静電気耐圧を高めることができる。つまり、本発明によれば、仮に、何らの対策も施さねば、無駄になってしまい得る、未使用端子に対応して設けられた静電保護回路を利用して、静電気耐圧を高めることができる。これにより、当該電気光学装置を製造する製造コストを抑えつつ、信頼性の高い電気光学装置を実現可能である。
【００３１】
ここで特に、本発明によれば、集積回路とは別に設けられた（言い換えれば、集積回路の内部に含まれない）接続配線によって、使用端子に対応して設けられた静電保護回路と、未使用端子に対応して設けられた静電保護回路とを互いに電気的に接続することができるので、集積回路の内部構造を変えることなく、静電気耐圧を高めることができ、実践上大変有利である。つまり、例えば仮に、使用端子に対応して設けられた静電保護回路と、未使用端子に対応して設けられた静電保護回路とを互いに電気的に接続する接続配線を集積回路の内部に形成する場合と比較して、当該電気光学装置を製造する製造管理が容易であり、製造コストを抑制することもできる。
【００３２】
以上説明したように、本発明の電気光学装置によれば、集積回路のチップサイズや製造コストを抑えつつ、静電気耐圧を高めることができる。この結果、装置の信頼性を高めることができる。
【００３３】
本発明に係る第２の電気光学装置の一態様では、前記電気光学パネルは、電気光学物質を挟持する一対の基板を有し、前記集積回路は、前記一対の基板のうち一方の基板に実装され、前記接続配線は、前記一方の基板上に、前記使用パネル端子及び前記未使用パネル端子間を接続するように形成される。
【００３４】
この態様によれば、接続配線は、電気光学パネルを構成する一対の基板のうち、集積回路が実装される一方の基板上の配線パターンの一部として形成される。よって、集積回路が実装される一方の基板上に他の配線を形成する工程と同一の工程によって、接続配線を形成することができる。言い換えれば、集積回路が実装される一方の基板上に配線を形成する際に用いるマスクパターンを変更することで、集積回路が実装される一方の基板上に他の配線を形成する工程と同一の工程によって、接続配線を形成することができる。従って、製造プロセスの複雑化を招くことなく、接続配線を形成することができる。
【００３５】
本発明に係る第２の電気光学装置の他の態様では、前記電気光学パネルに電気的に接続される配線基板を更に備え、前記集積回路は、前記配線基板に実装され、前記配線基板上には、（i）前記使用端子に対応して設けられ、前記使用端子に電気的に接続される使用配線基板端子と、（ii）前記未使用端子に対応して設けられ、前記未使用端子に電気的に接続される未使用配線基板端子とが形成され、前記接続配線は、前記配線基板上に、前記使用配線基板端子及び前記未使用配線基板端子間を接続するように形成される。
【００３６】
この態様によれば、集積回路は、電気光学パネルに電気的に接続された例えばフレキシブルプリント基板等の配線基板に実装され、接続配線は、この配線基板上の配線パターンの一部として形成される。よって、集積回路が実装される配線基板上に他の配線を形成する工程と同一の工程によって、接続配線を形成することができる。言い換えれば、集積回路が実装される配線基板上に配線を形成する際に用いるマスクパターンを変更することで、集積回路が実装される一方の基板上に他の配線を形成する工程と同一の工程によって、接続配線を形成することができる。従って、製造プロセスの複雑化を招くことなく、接続配線を形成することができる。
【００３７】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様も含む）を具備してなる。
【００３８】
本発明の電子機器によれば、上述した本発明の電気光学装置を具備してなるので、低コストで製造可能であると共に静電気耐圧が高められ、信頼性の高い、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置、電子放出装置（Field Emission Display及びConduction Electron-Emitter Display）、これら電気泳動装置、電子放出装置を用いた表示装置を実現することも可能である。
【００３９】
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。
【発明を実施するための最良の形態】
【００４０】
以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の半導体装置が適用された電気光学装置の一例として、ＴＦＴ（Thin Film Transistor）アクティブマトリクス駆動方式の液晶装置を例にとる。
【００４１】
＜第１実施形態＞
第１実施形態に係る液晶装置について、図１から図７を参照して説明する。
【００４２】
図１は、本実施形態に係る液晶装置の構成を示す平面図であり、図２は、図１のＨ−Ｈ’線断面図である。
【００４３】
図１及び図２において、本実施形態に係る液晶装置は、液晶パネル１００に、本発明に係る「集積回路」の一例としてのドライバＩＣ１５０が内蔵されてなる。液晶パネル１００では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０は、例えば石英基板、ガラス基板等の透明基板や、シリコン基板等である。対向基板２０は、例えば石英基板、ガラス基板等の透明基板である。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００４４】
図１において、シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、ドライバＩＣ１５０及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。ドライバＩＣ１５０には、図３を参照して後述するデータ線駆動回路１０１、走査線駆動回路１０４、電源回路３００、表示コントローラ４００等の駆動回路１５１が含まれている。ドライバＩＣ１５０は、例えばＡＣＦ（異方性導電膜）等の接着材によって、ＴＦＴアレイ基板１０に実装されている（即ち、フェースダウン実装されている）。尚、ここでは図示しないが、ＴＦＴアレイ基板１０上には、ドライバＩＣ１５０の複数の端子１６０（図３参照）に対応して、複数のパネル端子１７０（図６参照）が設けられている。複数の端子１６０の各々は、対応するパネル端子１７０に電気的に接続される。
【００４５】
ＴＦＴアレイ基板１０上には、対向基板２０の４つのコーナー部に対向する領域に、両基板間を上下導通材１０７で接続するための上下導通端子１０６が配置されている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。また、ＴＦＴアレイ基板１０上には、外部回路接続端子１０２と、ドライバＩＣ１５０、上下導通端子１０６等とを電気的に接続するための配線が形成されている。本実施形態に係る液晶装置は、例えば、その外部回路接続端子１０２を介して外部のホスト（図示省略）と接続され、ホストから画像データ等が入力される。
【００４６】
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用ＴＦＴや走査線、データ線等の配線が作り込まれた積層構造が形成されている。画像表示領域１０ａには、画素スイッチング用ＴＦＴや走査線、データ線等の配線の上層に、例えばＩＴＯ（Indium Tin Oxide）等の透明材料からなる画素電極９がマトリクス状に設けられている。画素電極９上には、配向膜が形成されている。他方、対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、遮光膜２３が形成されている。遮光膜２３は、例えば遮光性金属膜等から形成されており、対向基板２０上の画像表示領域１０ａ内で、例えば格子状等にパターニングされている。そして、遮光膜２３上に、例えばＩＴＯ等の透明材料からなる対向電極２１が複数の画素電極９と対向してベタ状に形成されている。対向電極２１上には配向膜が形成されている。また、液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【００４７】
尚、ここでは図示しないが、ＴＦＴアレイ基板１０上には、ドライバＩＣ１５０の他に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路、検査用パターン等が形成されていてもよい。また、ドライバＩＣ１５０は、複数のＩＣとして構成されてもよい。
【００４８】
次に、本実施形態に係る液晶装置の電気的な構成について、図３を参照して説明する。
【００４９】
図３は、本実施形態に係る液晶装置の電気的な構成を示すブロック図である。
【００５０】
図３において、本実施形態に係る液晶装置は、液晶パネル１００における画像表示領域１０ａにマトリクス状に設けられた複数の画素部７２を駆動するために、走査線駆動回路１０４と、データ線駆動回路１０１と、電源回路３００と、表示コントローラ４００とを含む駆動回路１５１を備えている。駆動回路１５１は、図１及び図２を参照して上述したドライバＩＣ１５０に含まれている（言い換えれば、駆動回路１５１は、ドライバＩＣ１５０の内部回路として構成されている）。
【００５１】
表示コントローラ４００は、図示しない中央演算処理装置（ＣＰＵ：Central Processing Unit）等のホストにより設定された内容に従って、データ線駆動回路１０１、走査線駆動回路１０４及び電源回路３００を制御する。例えば、表示コントローラ４００は、最小単位のクロックであって各画素を走査するためのドットクロックを作成し、このドットクロックに基づいて、Ｙクロック信号ＣＬＹ（及び反転Ｙクロック信号ＣＬＹｉｎｖ）、Ｘクロック信号ＣＬＸ（及び反転Ｘクロック信号ＸＣＬｉｎｖ）、ＹスタートパルスＤＹ及びＸスタートパルスＤＸ等の各種タイミング信号を生成する。
【００５２】
走査線駆動回路１０４は、表示コントローラ４００からＹクロック信号ＣＬＹ、反転Ｙクロック信号ＣＬＹｉｎｖ及びＹスタートパルスＤＹが供給される。走査線駆動回路１０４は、ＹスタートパルスＤＹが入力されると、Ｙクロック信号ＣＬＹ及び反転Ｙクロック信号ＣＬＹｉｎｖに基づくタイミングで、走査信号Ｇｉ（但し、ｉ＝１、・・・、ｍ）を順次生成して走査線１１に出力する。
【００５３】
データ線駆動回路１０１は、表示コントローラ４００からＸクロック信号ＣＬＸ、反転Ｘクロック信号ＣＬＸｉｎｖ及びＸスタートパルスＤＸが供給される。データ線駆動回路１０１は、ＸスタートパルスＤＸが入力されると、Ｘクロック信号ＣＬＸ及び反転Ｘクロック信号ＸＣＬＸｉｎｖに基づくタイミングで、外部から供給される画像データ（或いは階調データ）に応じた画像信号Ｄｉ（但し、ｉ＝１、２、・・・、ｎ）をデータ線６に順次に出力する。
【００５４】
電源回路３００は、外部から供給されるシステム電源電圧を昇圧するなどして、複数の画素部７２を駆動するのに必要な各種の電圧（例えば階調電圧）を生成可能に構成されている。
【００５５】
図３において、液晶パネル１００における画像表示領域１０ａにマトリクス状に形成された複数の画素部７２には、それぞれ、画素電極９と、この画素電極９をスイッチング制御するための画素スイッチング用ＴＦＴ３０とが形成されており、画像信号Ｄｉが供給されるデータ線６が当該画素スイッチング用ＴＦＴ３０のソースに電気的に接続されている。データ線６に書き込むデータ信号Ｄｉは、この順に線順次に供給しても構わないし、互いに隣り合う複数のデータ線６同士に対して、グループ毎に供給するようにしてもよい。また、画素スイッチング用ＴＦＴ３０のゲートに走査線１１が電気的に接続されている。走査線１１には、上述したように、走査線駆動回路１０４から所定のタイミングで走査信号Ｇ１、Ｇ２、・・・、Ｇｍが、この順に線順次で印加される。尚、本実施形態では、説明の簡単のため、走査信号Ｇ１、Ｇ２、・・・、Ｇｍがこの順に線順次で走査線１１に印加されるように構成しているが、走査信号Ｇｉ（但し、ｉ＝１、２、・・・、ｍ）が走査線１１に印加される順序は、任意の順序であってもよい。画素電極９は、画素スイッチング用ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子である画素スイッチング用ＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６から供給される画像信号Ｄｉを所定のタイミングで書き込む。
【００５６】
画素電極９を介して液晶に書き込まれた所定レベルの画像信号Ｄｉ（但し、ｉ＝１、２、・・・、ｎ）は、対向基板２０（図２参照）に形成された対向電極２１（図２参照）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射する。
【００５７】
ここで保持された画像信号がリークするのを防ぐために、画素電極９と対向電極２１との間に形成される液晶容量と並列に蓄積容量７０が付加されている。蓄積容量７０の一方の電極は、画素電極９と並列して画素スイッチング用ＴＦＴ３０のドレインに電気的に接続され、他方の電極は、定電位となるように、電位固定の容量配線８に電気的に接続されている。
【００５８】
次に、本実施形態に係るドライバＩＣの電気的な構成について、図４及び図５を参照して説明する。
【００５９】
図４は、本実施形態に係るドライバＩＣの電気的な構成を示すブロック図である。
【００６０】
図４において、ドライバＩＣ１５０には、図３を参照して上述した駆動回路１５１と、複数の端子１６０と、本発明に係る「複数の静電保護回路」の一例としての複数のＥＳＤ保護回路１５５とが含まれている。
【００６１】
複数の端子１６０は、例えば、（１）パラレルインターフェース用端子（例えば、２４ビットパラレルインターフェースとしての２４個の端子）、（２）シリアルインターフェース用端子、（３）汎用入出力用端子などを含む複数の端子（言い換えれば、ドライバＩＣの複数のバンプ或いは外部電極）であり、本実施形態に係る液晶装置が接続されるホストに応じて、その一部の端子１６０のみが使用される。例えば、本実施形態に係る液晶装置が、例えば８ビットパラレルインターフェースを要求するホストに接続される場合には、２４ビットパラレルインターフェース用端子として設けられた２４個の端子１６０のうち８ビットパラレルインターフェースに対応する８個の端子１６０ａが、駆動信号の入力或いは出力に使用され、これら８個以外の端子１６０ｂは使用されない。つまり、この場合、パラレルインターフェース用端子として設けられた２４個の端子１６０のうち８ビットパラレルインターフェースに対応する８個の端子１６０ａが、本発明に係る「使用端子」の一例に相当し、これら８個以外の端子１６０ｂが、本発明に係る「未使用端子」の一例に相当する。尚、以下では、複数の端子１６０のうち、駆動信号の入力或いは出力に使用される端子１６０ａを「使用端子１６０ａ」と適宜呼び、駆動信号の入力及び出力に使用されない端子１６０ｂを「未使用端子１６０ｂ」と適宜呼ぶ。
【００６２】
ＥＳＤ保護回路１５５は、ドライバＩＣ１５０の端子１６０に印加される静電気放電（ＥＳＤ）から駆動回路１５０を保護するための回路である。尚、駆動回路１５０は、本発明に係る「被保護回路」の一例である。ＥＳＤ保護回路１５５は、ドライバＩＣ１５０の複数の端子１６０の各々に対応して１つずつ設けられており、端子１６０及びＥＳＤ保護回路１５５間に電気的に接続されている。
【００６３】
図５は、本実施形態に係るドライバＩＣ内に設けられたＥＳＤ保護回路の電気的な構成を示す回路図である。
【００６４】
図５において、ＥＳＤ保護回路１５５は、Ｐチャネル型ＴＦＴ５１０ｐ及びＮチャネル型ＴＦＴ５１０ｎを備えている。
【００６５】
Ｐチャネル型ＴＦＴ５１０ｐのソースは、端子１６０と駆動回路１５１とを電気的に接続する配線９１に電気的に接続されており、Ｐチャネル型ＴＦＴ５１０ｐのゲート及びドレインは、第１電源信号ＶＤＤを供給する電源信号線９４と電気的に接続されている。一方、Ｎチャネル型ＴＦＴ５１０ｎのソースは、端子１６０と駆動回路１５１とを電気的に接続する配線９１に電気的に接続されており、Ｎチャネル型ＴＦＴ５１０ｎのゲートは、第２電源信号ＶＳＳを供給する接地電位線９３と電気的に接続されている。このようにダイオード接続されているため、Ｐチャネル型ＴＦＴ５１０ｐ及びＮチャネル型ＴＦＴ５１０ｎは夫々、ダイオードとして機能する。よって、静電気放電（ＥＳＤ）によって発生したＥＳＤサージ（高電圧パルス）が、端子１６０を介して配線９１に印加されてしまった場合には、Ｐチャネル型ＴＦＴ５１０ｐを介してＥＳＤサージを速やかに放出することができる。従って、ＥＳＤ保護回路１５５は、ＥＳＤサージ１６０が端子１６０を介して配線９１に印加されてしまうことにより、駆動回路１５１（例えば、駆動回路１５１を構成する例えばＴＦＴ等の回路素子）が静電破壊されてしまうことを防止できる。
【００６６】
次に、本実施形態に係る液晶装置の特徴的な構成である、ドライバＩＣと液晶パネルを構成するＴＦＴアレイ基板との接続構成について、図６及び図７を参照して説明する。
【００６７】
図６は、本実施形態における、ドライバＩＣと液晶パネルを構成するＴＦＴアレイ基板との接続構成を概念的に示す分解斜視図であり、図７は、本実施形態における、ドライバＩＣと液晶パネルを構成するＴＦＴアレイ基板との電気的な接続構成を概念的に示すブロック図である。
【００６８】
図６において、ドライバＩＣ１５０は、液晶パネル１００（図１参照）を構成するＴＦＴアレイ基板１０上に実装される。
【００６９】
本実施形態では、ＴＦＴアレイ基板１０上には、ドライバＩＣ１５０の複数の端子１６０に対応して複数のパネル端子１７０が設けられている。パネル端子１７０は、複数の端子１６０の各々に対応して１つずつ設けられている。より具体的には、複数の端子１６０のうち駆動信号の入力或いは出力に使用される使用端子１６０ａに対応して使用パネル端子１７０ａが設けられており、複数の端子１６０のうち駆動信号の入力及び出力に使用されない未使用端子１６０ｂに対応して未使用パネル端子１７０ｂが設けられている。ドライバＩＣ１５０がＴＦＴアレイ基板１０に実装された状態では、使用パネル端子１７０ａは、対応する使用端子１６０ａに電気的に接続され、未使用パネル端子１７０ｂは、対応する未使用端子１６０ｂに電気的に接続される。使用パネル端子１７０ａは、配線９９を介して外部回路接続端子１０２（図１参照）と電気的に接続されている。
【００７０】
本実施形態では特に、ＴＦＴアレイ基板１０上に、使用パネル端子１７０ａと未使用パネル端子１７０ｂとを互いに電気的に接続する接続配線１９０が形成されている。即ち、使用パネル端子１７０ａと未使用パネル端子１７０ｂとが、接続配線１９０によって電気的に接続されている。接続配線１９０は、液晶パネル１００を構成するＴＦＴアレイ基板１０上の配線パターンの一部として形成されている。
【００７１】
よって、図７に示すように、複数のＥＳＤ保護回路１５５（図４も参照）のうち、使用パネル端子１７０ａに電気的に接続される使用端子１６０ａに対応して設けられたＥＳＤ保護回路１５５ａと、未使用パネル端子１７０ｂに電気的に接続される未使用端子１６０ｂに対応して設けられたＥＳＤ保護回路１５５ｂとを、接続配線１９０によって、互いに電気的に並列に接続することができる。言い換えれば、使用端子１６０ａに対して、当該使用端子１６０ａに対応して設けられたＥＳＤ保護回路１５５ａに加えて、未使用端子１６０ｂに対応して設けられたＥＳＤ保護回路１５５ｂを電気的に接続することができる。つまり、一の使用端子１６０ａに対して、ドライバＩＣ１５０に含まれる複数のＥＳＤ保護回路１５５のうち２以上のＥＳＤ保護回路１５５を電気的に接続することができる。
【００７２】
従って、ドライバＩＣ１５０に含まれる複数のＥＳＤ保護回路１５５の各々の回路規模を大きくすることなく、駆動回路１５１を静電気放電（ＥＳＤ）から保護する静電気耐圧を高めることができる。言い換えれば、ドライバＩＣ１５０のチップサイズや製造コストを抑えつつ、静電気耐圧を高めることができる。つまり、本実施形態によれば、仮に、何らの対策も施さねば、無駄になってしまい得る、未使用端子１６０ｂに対応して設けられたＥＳＤ保護回路１５５ｂを利用して、静電気耐圧を高めることができる。これにより、当該液晶装置を製造する製造コストを抑えつつ、信頼性の高い液晶装置を実現可能である。
【００７３】
ここで特に、本実施形態によれば、ドライバＩＣ１５０とは別に設けられた（言い換えれば、ドライバＩＣの内部に含まれない）接続配線１９０によって、使用端子１６０ａに対応して設けられたＥＳＤ保護回路１５５ａと、未使用端子１６０ｂに対応して設けられたＥＳＤ保護回路１５５ｂとを互いに電気的に接続することができるので、ドライバＩＣ１５０の内部構造を変えることなく、静電気耐圧を高めることができ、実践上大変有利である。つまり、例えば仮に、使用端子１６０ａに対応して設けられたＥＳＤ保護回路１５５ａと、未使用端子１６０ｂに対応して設けられたＥＳＤ保護回路１５５ｂとを互いに電気的に接続する接続配線をドライバＩＣ１５０の内部に形成する場合と比較して、例えばドライバＩＣ１５０の設計変更を殆ど或いは全く伴わないので、当該液晶装置を製造する製造管理が容易であり、製造コストを抑制することもできる。
【００７４】
更に、本実施形態では特に、接続配線１９０は、液晶パネル１００を構成するＴＦＴアレイ基板１０上の配線パターンの一部として形成されている。よって、ＴＦＴアレイ基板１０上に他の配線（例えば、配線９１、９９）を形成する工程と同一の工程によって、接続配線１９０を形成することができる。言い換えれば、ドライバＩＣ１５０が実装されるＴＦＴアレイ基板１０上に配線を形成する際に用いるマスクパターンを変更することで、ＴＦＴアレイ基板１０上に他の配線を形成する工程と同一の工程によって、接続配線１９０を形成することができる。従って、製造プロセスの複雑化を招くことなく、接続配線１９０を形成することができる。
【００７５】
加えて、図６及び図７において、本実施形態では特に、接続配線１９０は、一の使用端子１６０ａに対して２つの未使用端子１６０ｂが電気的に接続されるように形成されている。言い換えれば、接続配線１９０によって、一の使用パネル端子１７０ａに対して２つの未使用パネル端子１７０ｂが電気的に接続されている。よって、複数のＥＳＤ保護回路１５５のうち、一の使用端子１６０ａに対応して設けられた一のＥＳＤ保護回路１５５ａと、２つの未使用端子１６０ｂに対応して夫々設けられた２つのＥＳＤ保護回路１５５ｂとを互いに電気的に並列に接続することができる。言い換えれば、一の使用端子１６０ａに対して、当該一の使用端子１６０ａに対応して設けられた一のＥＳＤ保護回路１５５ａに加えて、２つの未使用端子１６０ｂに夫々対応して設けられた２つのＥＳＤ保護回路１５５ｂを電気的に接続することができる。つまり、一の使用端子１６０ａに対して、ドライバＩＣ１５０に含まれる複数のＥＳＤ保護回路１５５のうち３つのＥＳＤ保護回路１５５を電気的に接続することができる。従って、ドライバＩＣ１５０に含まれる複数のＥＳＤ保護回路１５５の各々の回路規模を大きくすることなく、駆動回路１５１を静電気放電（ＥＳＤ）から保護する静電気耐圧を確実に高めることができる。
【００７６】
尚、図６及び図７では、一の使用端子１６０ａに対して２つの未使用端子１６０ｂが電気的に接続されるように、接続配線１９０を形成する例を示したが、接続配線１９０は、一の使用端子１６０ａに対して３つ以上の未使用端子１６０ｂが電気的に接続されるように形成されてもよい。一の使用端子１６０ａに対して、より多くの未使用端子１６０ｂが電気的に接続されることで、より多くのＥＳＤ保護回路１５５を電気的に接続することができ、静電気耐圧をより一層高めることができる。更に、接続配線１９０は、一の使用端子１６０ａに対して１つの未使用端子１６０ｂが電気的に接続されるように形成されてもよい。この場合には、一の使用端子１６０ａに対して、２つのＥＳＤ保護回路１５５を電気的に接続することができ、静電気耐圧を相応に高めることができる。加えて、複数の端子１６０に含まれる複数の使用端子１６０ａの各々に対して接続配線１９０が設けられてもよいし、複数の使用端子１６０ａのうちの一部の使用端子１６０ａに対して接続配線１９０が設けられてもよい。即ち、複数の使用端子１６０ａの全てがそれぞれ、複数の端子１６０に含まれる複数の未使用端子１６０ｂのいずれかに接続配線１９０によって電気的に接続されてもよいし、複数の使用端子１６０ａのいくつかのみがそれぞれ、複数の未使用端子１６０ｂのいずれかに接続配線１９０によって電気的に接続されてもよい。更に加えて、複数の使用端子１６０ａの各々に対して接続配線１９０によって電気的に接続される未使用端子１６０ｂの数は、互いに同じであってもよいし、互いに異なってもよい。いずれの場合にも、静電気耐圧を相応に高めることができる。
【００７７】
以上説明したように、本実施形態に係る液晶装置によれば、ドライバＩＣ１５０のチップサイズや製造コストを抑えつつ、静電気耐圧を高めることができる。この結果、装置の信頼性を高めることができる。
【００７８】
＜第２実施形態＞
第２実施形態に係る液晶装置について、図８及び図９を参照して説明する。尚、図８及び図９において、図１から図７に示した第１実施形態に係る構成要素と同様の構成要素に同一の参照符合を付し、それらの説明は適宜省略する。
【００７９】
図８は、第２実施形態に係る液晶装置の全体構成を概略的に示す斜視図である。
【００８０】
図８において、第２実施形態に係る液晶装置は、ドライバＩＣ１５０が、液晶パネル１００に接続されたフレキシブルプリント基板（ＦＰＣ）２１０に実装されている点で、図１を参照して上述したように、ドライバＩＣ１５０が液晶パネル１００に内蔵された第１実施形態に係る液晶装置と異なり、その他の点については、上述した第１実施形態に係る液晶装置と概ね同様に構成されている。
【００８１】
図８において、第２実施形態に係る液晶装置は、液晶パネル１００と、ＦＰＣ２１０と、ドライバＩＣ１５０とを備えている。
【００８２】
ＦＰＣ２１０は、液晶パネル１００における外部回路接続端子１０２に電気的に接続されている。
【００８３】
ドライバＩＣ１５０は、ＦＰＣ２１０に実装されている。ドライバＩＣ１５０は、ＦＰＣ２１０上に形成された配線を介して、液晶パネル１００における外部回路接続端子１０２に電気的に接続され、更に、液晶パネル１００における例えば走査線１１、データ線６等の配線に電気的に接続されている。
【００８４】
図９は、第２実施形態における、ドライバＩＣとフレキシブルプリント基板との接続構成を概念的に示す分解斜視図である。
【００８５】
図９において、本実施形態では、ＦＰＣ２１０上には、ドライバＩＣ１５０の複数の端子１６０に対応して複数の配線基板端子１７２が設けられている。配線基板端子１７２は、複数の端子１６０の各々に対応して１つずつ設けられている。より具体的には、複数の端子１６０のうち駆動信号の入力或いは出力に使用される使用端子１６０ａに対応して使用配線基板端子１７２ａが設けられており、複数の端子１６０のうち駆動信号の入力及び出力に使用されない未使用端子１６０ｂに対応して未使用配線基板端子１７２ｂが設けられている。ドライバＩＣ１５０がＦＰＣ２１０に実装された状態では、使用配線基板端子１７２ａは、対応する使用端子１６０ａに電気的に接続され、未使用配線基板端子１７２ｂは、対応する未使用端子１６０ｂに電気的に接続される。使用配線基板端子１７２ａは、配線２９９を介して外部のホストと電気的に接続される。
【００８６】
本実施形態では特に、ＦＰＣ２１０上に、使用配線基板端子１７２ａと未使用配線基板端子１７２ｂとを互いに電気的に接続する接続配線１９２が形成されている。即ち、使用配線基板端子１７２ａと未使用配線基板端子１７２ｂとが、接続配線１９２によって電気的に接続されている。接続配線１９２は、ＦＰＣ２１０上の配線パターンの一部として形成されている。
【００８７】
よって、複数のＥＳＤ保護回路１５５（図４も参照）のうち、使用配線基板端子１７２ａに電気的に接続される使用端子１６０ａに対応して設けられたＥＳＤ保護回路１５５ａと、未使用配線基板端子１７２ｂに電気的に接続される未使用端子１６０ｂに対応して設けられたＥＳＤ保護回路１５５ｂとを、接続配線１９２によって、互いに電気的に並列に接続することができる。言い換えれば、使用端子１６０ａに対して、当該使用端子１６０ａに対応して設けられたＥＳＤ保護回路１５５ａに加えて、未使用端子１６０ｂに対応して設けられたＥＳＤ保護回路１５５ｂを電気的に接続することができる。つまり、一の使用端子１６０ａに対して、ドライバＩＣ１５０に含まれる複数のＥＳＤ保護回路１５５のうち２以上のＥＳＤ保護回路１５５を電気的に接続することができる。
【００８８】
従って、ドライバＩＣ１５０に含まれる複数のＥＳＤ保護回路１５５の各々の回路規模を大きくすることなく、駆動回路１５１を静電気放電（ＥＳＤ）から保護する静電気耐圧を高めることができる。言い換えれば、ドライバＩＣ１５０のチップサイズや製造コストを抑えつつ、静電気耐圧を高めることができる。つまり、本実施形態によれば、上述した第１実施形態と概ね同様に、仮に、何らの対策も施さねば、無駄になってしまい得る、未使用端子１６０ｂに対応して設けられたＥＳＤ保護回路１５５を利用して、静電気耐圧を高めることができる。
【００８９】
＜電子機器＞
次に、上述した各実施形態に係る液晶装置を適用可能な電子機器の具体例について、図１０及び図１１を参照して説明する。
【００９０】
先ず、上述した各実施形態に係る液晶装置を、可搬型のパーソナルコンピュータ（いわゆるノート型パソコン）の表示部に適用した例について説明する。図１０は、このパーソナルコンピュータの構成を示す斜視図である。同図に示すように、パーソナルコンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、上述した各実施形態に係る液晶装置を適用した表示部１２０５とを備えている。
【００９１】
続いて、上述した各実施形態に係る液晶装置を、携帯電話機の表示部に適用した例について説明する。図１１は、この携帯電話機の構成を示す斜視図である。同図に示すように、携帯電話機１３００は、複数の操作ボタン１３０２のほか、受話口１３０３、送話口１３０４とともに、上述した各実施形態に係る液晶装置を適用した表示部１３０５を備えている。
【００９２】
尚、図１０及び図１１を参照して説明した電子機器の他にも、プロジェクタや、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【００９３】
また本発明は、上述の実施形態で説明した液晶装置以外にも、シリコン基板上に素子を形成する反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ、デジタルマイクロミラーデバイス（ＤＭＤ）、電気泳動装置等にも適用可能である。
【００９４】
本発明は、上述した実施形態に限られるものではなく、特許請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う半導体装置、電気光学装置及び電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【００９５】
【図１】第１実施形態に係る液晶装置の構成を示す平面図である。
【図２】図１のＨ−Ｈ’線断面図である。
【図３】第１実施形態に係る液晶装置の電気的な構成を示すブロック図である。
【図４】第１実施形態に係るドライバＩＣの電気的な構成を示すブロック図である。
【図５】第１実施形態に係るドライバＩＣ内に設けられたＥＳＤ保護回路の電気的な構成を示す回路図である。
【図６】第１実施形態における、ドライバＩＣと液晶パネルを構成するＴＦＴアレイ基板との接続構成を概念的に示す分解斜視図である。
【図７】第１実施形態における、ドライバＩＣと液晶パネルを構成するＴＦＴアレイ基板との電気的な接続構成を概念的に示すブロック図である。
【図８】第２実施形態に係る液晶装置の全体構成を概略的に示す斜視図である。
【図９】第２実施形態における、ドライバＩＣとフレキシブルプリント基板との接続構成を概念的に示す分解斜視図である。
【図１０】本発明に係る電気光学装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図１１】本発明に係る電気光学装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【符号の説明】
【００９６】
１０…ＴＦＴアレイ基板、７２…画素部、１００…液晶パネル、１０１…データ線駆動回路、１０４…走査線駆動回路、１５０…ドライバＩＣ、１５１…駆動回路、１５５、１５５ａ、１５５ｂ…ＥＳＤ保護回路、１６０…端子、１６０ａ…使用端子、１６０ｂ…未使用端子、１７０…パネル端子、１７０ａ…使用パネル端子、１７０ｂ…未使用パネル端子、１７２…配線基板端子、１７２ａ…使用配線基板端子、１７２ｂ…未使用配線基板端子、１９０、１９２…接続配線、２１０…ＦＰＣ、３００…電源回路、４００…表示コントローラ
【図１】
2010108981.tif 000003
【図２】
2010108981.tif 000004
【図３】
2010108981.tif 000005
【図４】
2010108981.tif 000006
【図５】
2010108981.tif 000007
【図６】
2010108981.tif 000008
【図７】
2010108981.tif 000009
【図８】
2010108981.tif 000010
【図９】
2010108981.tif 000011
【図１０】
2010108981.tif 000012
【図１１】
2010108981.tif 000013