(57)【要約】【課題】外的要因により発生するコンデンサの充放電による信号伝達不良を防止して、確実な信号伝達を行うレベルシフト回路。【解決手段】第１電圧レベルを第１電圧レベルとは異なる第２電圧レベルに変換するレベルシフト回路であって、第２電圧レベルの論理電圧状態を第１コンデンサＣ１を介してセットするセットレベル回路20aと、第２電圧レベルの論理状態を第２コンデンサC2を介してリセットするリセットレベル回路20bと、セットレベル回路のセット信号とリセットレベル回路のリセット信号とによりローサイドスイッチQ1に直列に接続されたハイサイドスイッチQ2をオン／オフ駆動する駆動回路24と、第１コンデンサ及び第２コンデンサに流れる電流の内の少なくともいずれか一方を検出する電流検出回路15,16，を備える。【選択図】図１
2010124047.tif 000002
【特許請求の範囲】
【請求項１】
第１電圧レベルを第１電圧レベルとは異なる第２電圧レベルに変換するレベルシフト回路であって、
前記第２電圧レベルの論理電圧状態を第１コンデンサを介してセットするセットレベル回路と、
前記第２電圧レベルの論理電圧状態を第２コンデンサを介してリセットするリセットレベル回路と、
前記セットレベル回路のセット信号と前記リセットレベル回路のリセット信号とによりローサイドスイッチに直列に接続されたハイサイドスイッチをオン／オフ駆動する駆動回路と、
前記第１コンデンサ及び前記第２コンデンサに流れる電流の内の少なくともいずれか一方に流れる電流を検出する電流検出回路と、
を備えることを特徴とするレベルシフト回路。
【請求項２】
前記電流検出回路が前記電流を検出している期間中、前記第１コンデンサ及び前記第２コンデンサに電流が流れている期間中、前記セットレベル回路及び前記リセットレベル回路に入力される駆動信号の内の少なくともいずれか一方をマスクするマスク回路を備えることを特徴とする請求項１記載のレベルシフト回路。
【請求項３】
前記セットレベル回路と前記リセットレベル回路によって駆動される異なる電圧レベルの論理電圧状態は、前記セットレベル回路によるセット信号より、前記リセットレベル回路によるリセット信号が優先されることを特徴とする請求項１又は請求項２記載のレベルシフト回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ハーフブリッジ構成のスイッチにおいて必要とされるレベルシフトを与えるレベルシフト回路に関する。
【背景技術】
【０００２】
従来のレベルシフト回路として、例えば、特許文献１に記載されたレベルシフト回路が知られている。
【０００３】
このレベルシフト回路においては、ハーフブリッジ構成のハイサイドスイッチとローサイドスイッチとの中点におけるハイサイドグランド電位は、ハイサイドスイッチ及びローサイドスイッチのオン／オフ動作に同期して、グランド電位に対して例えばゼロボルトから最大で４００Ｖと大きく電圧レベルが変化する。このため、ハイサイドスイッチのゲートにはハイサイドグランド電位よりも高い電位を印加するハイサイドドライバが用いられる。
【０００４】
また、２つの受動デバイスとして第１コンデンサと第２コンデンサとが設けられ、パルス信号の立ち上がりエッジが第１ドライバを介して第１コンデンサに入力され、パルス信号の立ち上がりエッジがインバータを介して立ち下がりエッジとなって第２コンデンサに入力される。第１コンデンサと第２コンデンサとは、立ち上がりエッジ及び立ち下がりエッジにより、必要とされる電流を生じさせるように機能する。
【０００５】
即ち、第１コンデンサと第２コンデンサにおいて、一時的な電流を生じさせ、その一時的な電流を利用して、ハーフブリッジドライバ又は同様なタイプの回路を適正に駆動するために必要とされる適正な時点でラッチをセット又はリセットする。ラッチからのセット信号又はリセット信号でハイサイドドライバがハイサイドスイッチをオン又はオフさせる。
【０００６】
以上の構成においては、第１コンデンサ及び第２コンデンサの充電電圧がセット信号、リセット信号によらず、外的要因によって変化すると、第１コンデンサ及び第２コンデンサに一時的な電流が流れる。
【特許文献１】特表２００５−５１２４４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
以上の構成において、ハーフブリッジ構成のハイサイドスイッチとローサイドスイッチとの中点にはトランスやリアクトルなどのインダクタンス負荷が接続される場合がある。ここで、ハイサイドスイッチとローサイドスイッチによるスイッチング動作による電圧変動、電流変動によって前記インダクタンス負荷のインダクタンス成分によって振動が発生する。
【０００８】
ハイサイドスイッチとローサイドスイッチとの中点はハイサイドドライバのハイサイドグランド電位となるため、この振動によってハイサイドドライバのハイサイド電位全体が振動する。この要因によって、第１コンデンサ及び第２コンデンサの充電電圧がセット信号、リセット信号によらず前記振動によって変化すると、第１コンデンサ及び第２コンデンサに一時的な電流が流れてしまう。このため、ラッチ回路が誤動作しハイサイドスイッチへの信号伝達不良が発生する。
【０００９】
本発明は、ハイサイドドライバのハイサイドグランド電位の振動による誤動作を防止して確実な信号伝達を行うレベルシフト回路を提供することにある。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、請求項１の発明は、第１電圧レベルを第１電圧レベルとは異なる第２電圧レベルに変換するレベルシフト回路であって、前記第２電圧レベルの論理電圧状態を第１コンデンサを介してセットするセットレベル回路と、前記第２電圧レベルの論理電圧状態を第２コンデンサを介してリセットするリセットレベル回路と、前記セットレベル回路のセット信号と前記リセットレベル回路のリセット信号とによりローサイドスイッチに直列に接続されたハイサイドスイッチをオン／オフ駆動する駆動回路と、前記第１コンデンサ及び前記第２コンデンサに流れる電流の内の少なくともいずれか一方を検出する電流検出回路とを備えることを特徴とする。
【００１１】
請求項２の発明は、請求項１記載のレベルシフト回路において、前記電流検出回路が前記電流を検出している期間中、前記第１コンデンサ及び前記第２コンデンサに電流が流れている期間中、前記セットレベル回路及び前記リセットレベル回路に入力される駆動信号の内の少なくともいずれか一方をマスクするマスク回路を備えることを特徴とする。
【００１２】
請求項３の発明は、請求項１又は請求項２記載のレベルシフト回路において、前記セットレベル回路と前記リセットレベル回路によって駆動される異なる電圧レベルの論理電圧状態は、前記セットレベル回路によるセット信号より、前記リセットレベル回路によるリセット信号が優先されることを特徴とする。
【発明の効果】
【００１３】
本発明によれば、電流検出回路は、第１コンデンサ及び第２コンデンサに流れる電流、即ち電流の充放電期間を検出することで、ハイサイドスイッチとローサイドスイッチとの接続点におけるハイサイドグランドＶＳの電圧変動を検出することができる。このため、ハイサイドグランドＶＳの電圧がハーフブリッジ回路又はフルブリッジ回路の中点電位である場合に、中点電位の変化をコンデンサの充放電により検出することができる。
【００１４】
即ち、中点電位を検出することにより、適切なタイミングでハイサイドスイッチ、ローサイドスイッチを駆動できるとともに、中点電位の変化中に駆動信号が出力され各スイッチ素子のリカバリー電流による短絡電流がハーフブリッジ回路又はフルブリッジ回路に流れるのを防止できる。従って、異なる電圧レベルの電圧変動等の外的要因により発生するコンデンサの充放電による信号伝達不良を防止して、確実な信号伝達を行うことができる。
【００１５】
また、マスク回路は、電流検出回路が第１コンデンサ及び第２コンデンサに電流が流れる充放電電流を検出し、前記充放電電流が検出されている期間中、セットレベル回路及びリセットレベル回路に入力される駆動信号をマスクするので、中点電位の電圧変動等の外的要因により発生するコンデンサの充放電による信号伝達不良を防止して、確実な信号伝達を行うことができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態のレベルシフト回路を図面を参照しながら詳細に説明する。
【００１７】
本発明は、コンデンサを介して異なる電圧レベルに信号を伝達することで、信号伝達時に発生する消費電力を低減すると同時に、異なる電圧レベルの電圧変動などによるコンデンサの充放電による信号伝達不良を電流検知回路及びマスク回路で防止することによって確実な信号伝達を行う。
【実施例１】
【００１８】
図１は本発明の実施例１のレベルシフト回路を示す回路構成図である。実施例１のレベルシフト回路において、電源Ｖｉｎとグランドとの間にはＭＯＳＦＥＴからなるローサイドスイッチＱ１とＭＯＳＦＥＴからなるハイサイドスイッチＱ２との直列回路が接続されている。ローサイドスイッチＱ１とハイサイドスイッチＱ２とは、ハーフブリッジ回路を構成する。
【００１９】
なお、ハーフブリッジ回路を用いる代わりに、フルブリッジ回路を用いても良い。
【００２０】
マスク回路１１は、ＬＩＮ端子に入力されたローサイド指令信号を駆動回路１２に出力する。駆動回路１２は、マスク回路１１からのローサイド指令信号によりローサイドスイッチＱ１を駆動する。
【００２１】
マスク回路１１は、ＨＩＮ端子に入力されたハイサイド指令信号をバッファ１３，１４に出力する。バッファ１３の出力には第１コンデンサＣ１が接続され、バッファ１３は、第１コンデンサＣ１を介してセット信号を第１ハイサイド信号検出回路２０ａに送出する。バッファ１４の出力には第２コンデンサＣ２が接続され、バッファ１４は、第２コンデンサＣ２を介してリセット信号を第２ハイサイド信号検出回路２０ｂに送出する。
【００２２】
第１コンデンサＣ１の一端とバッファ１３の出力とには検出回路１５が接続されている。第２コンデンサＣ２の一端とバッファ１４の出力とには検出回路１６が接続されている。
【００２３】
検出回路１５は、本発明の電流検出回路に対応し、第１コンデンサＣ１に流れる充放電電流を検出し、放電電流期間信号ｓｇ１と充電電流期間信号ｇｓ１をマスク回路１１に出力する。検出回路１６は、本発明の電流検出回路に対応し、第２コンデンサＣ２に流れる充放電電流を検出し、放電電流期間信号ｓｇ２と充電電流期間信号ｇｓ２をマスク回路１１に出力する。
【００２４】
第１コンデンサＣ１の他端は、第１ハイサイド信号検知回路２０ａに接続される。第２コンデンサＣ２の他端は、第２ハイサイド信号検出回路２０ｂに接続される。
【００２５】
第１ハイサイド信号検知回路２０ａは、本発明のセット回路に対応し、第１コンデンサＣ１の他端にアノードが接続され且つカソードがハイサイドグランド電位ＶＳよりも高電位ＶＨに接続されたダイオードＤ１、第１コンデンサＣ１の他端にカソードが接続され且つアノードがハイサイドグランド電位ＶＳに接続されたダイオードＤ２、第１コンデンサＣ１の他端に発生する信号を検知する検知回路２１とで構成され、セット信号を検出し、検知されたセット信号をラッチ２３に出力する。
【００２６】
第２ハイサイド信号検知回路２０ｂは、本発明のリセット回路に対応し、第２コンデンサＣ２の他端にアノードが接続され且つカソードがハイサイドグランド電位ＶＳよりも高電位ＶＨに接続されたダイオードＤ３、第２コンデンサＣ２の他端にカソードが接続され且つアノードがハイサイドグランド電位ＶＳに接続されたダイオードＤ４、第２コンデンサＣ２の他端に発生する信号を検知する検知回路２２とで構成され、リセット信号を検出し、検知されたリセット信号をラッチ２３に出力する。
【００２７】
ラッチ２３は、検知回路２１からのセット信号によってセットされ、検知回路２２からのリセット信号によってリセットされる。駆動回路２４は、本発明の駆動回路に対応し、ラッチ２３からの出力によりハイサイドスイッチＱ２を駆動する。
【００２８】
ハイサイド回路は、第１ハイサイド信号検知回路２０ａ、第２ハイサイド信号検知回路２０ｂ、ラッチ２３、駆動回路２４で構成され、前記ハーフブリッジ回路の中点Ｐをハイサイドグランド電位ＶＳとしている。
【００２９】
ハイサイドグランド電位ＶＳは、ハイサイドスイッチＱ２及びローサイドスイッチＱ１のオン／オフ動作に同期して大きく電圧レベルが変化する。ハイサイドグランド電位ＶＳが変化すると、ハイサイドグランド電位ＶＳに合わせて第１及び第２コンデンサＣ１，Ｃ２の電位が変化する。このとき、第１コンデンサＣ１及び第２コンデンサＣ２には充放電電流が流れる。
【００３０】
図２は図１に示す実施例１のレベルシフト回路内の検出回路１５，１６の一例を示す回路構成図である。
【００３１】
図２のブロックＡにおいて、ＮＰＮ型のトランジスタＱ１０とＰＮＰ型のトランジスタＱ１１と電流源Ｉ１１とでプラスクランプ回路を構成する。トランジスタＱ１０のベースとコレクタは電源Ｒｅｇに接続され、トランジスタＱ１０のエミッタは電流源Ｉ１１の一端とトランジスタＱ１１のベースに接続され、電流源Ｉ１１の他端は、接地されている。トランジスタＱ１１のエミッタは、第１コンデンサＣ１（第２コンデンサＣ２）に接続されたａ端子に接続されている。
【００３２】
トランジスタＱ１１のコレクタは、Ｎ型のＭＯＳＦＥＴＱ１２のドレイン及びゲートとＮ型のＭＯＳＦＥＴＱ１３のゲートに接続され、ＭＯＳＦＥＴＱ１２のソースとＭＯＳＦＥＴＱ１３のソースとは接地されている。ＭＯＳＦＥＴＱ１３のドレインは、シュミットインバータＳ−ＩＮＶ１の入力端に接続されると共に電流源Ｉ１２を介して電源Ｒｅｇに接続されている。
【００３３】
シュミットインバータＳ−ＩＮＶ１の出力端は、インバータＩＮＶ１を介して充電電流期間信号ｇｓをマスク回路１１に出力する。ＭＯＳＦＥＴＱ１２とＭＯＳＦＥＴＱ１３とは、第１カレントミラー回路を構成する。
【００３４】
図２のブロックＢにおいて、ＮＰＮ型のトランジスタＱ１４とＮＰＮ型のトランジスタＱ１５と電流源Ｉ１３とはマイナスクランプ回路を構成している。電源Ｒｅｇとグランドとの間には電流源Ｉ１３とトランジスタＱ１４との直列回路が接続されている。トランジスタＱ１４は、コレクタとベースとが共通接続されている。電流源Ｉ１３とトランジスタＱ１４との接続点にはＮＰＮ型のトランジスタＱ１５のベースが接続されている。
【００３５】
トランジスタＱ１５のコレクタは、Ｐ型のＭＯＳＦＥＴＱ１６のドレイン及びゲートとＰ型のＭＯＳＦＥＴＱ１７のゲートに接続され、ＭＯＳＦＥＴＱ１６のソースとＭＯＳＦＥＴＱ１７のソースとは電源Ｒｅｇに接続されている。トランジスタＱ１５のエミッタは、ダイオードＤ７のカソードとａ端子とに接続され、ダイオードＤ７のアノードは接地されている。
【００３６】
ＭＯＳＦＥＴＱ１７のドレインは、シュミットインバータＳ−ＩＮＶ２の入力端に接続されると共に電流源Ｉ１４を介して接地されている。シュミットインバータＳ−ＩＮＶ２の出力端は、放電電流期間信号ｓｇをマスク回路１１に出力する。ＭＯＳＦＥＴＱ１６とＭＯＳＦＥＴＱ１７とは、第２カレントミラー回路を構成する。  
次に、図２に示す検出回路１５，１６の動作を図３を参照しながら説明する。図３は図２に示す検出回路の動作波形図である。図３において、ＶＳはハイサイドグランド端子電圧、ＩＣＡＰは第１コンデンサＣ１、第２コンデンサＣ２に流れる電流、ｓｇはシュミットインバータＳ−ＩＮＶ２の出力信号、ｇｓはインバータＩＮＶ１の出力信号である。
【００３７】
まず、時刻ｔ１〜ｔ２において、ハイサイドグランド電位ＶＳが０Ｖから上昇すると、第１及び第２コンデンサＣ１，Ｃ２の電位が変化し、第１及び第２コンデンサＣ１，Ｃ２に充電電流ＩＣＡＰが流れる。そして、第１コンデンサＣ１（第２コンデンサＣ２）に接続されたａ端子の電圧が電源Ｒｅｇ電圧以上に上昇すると、トランジスタＱ１１がオンし、ａ端子の電位が上昇しないようにプラスクランプ回路により電源Ｒｅｇ電圧にクランプされる。
【００３８】
プラスクランプ回路が動作し、ＭＯＳＦＥＴＱ１２がオンすると、第１カレントミラー回路に第１コンデンサＣ１（第２コンデンサＣ２）の充電電流ＩＣＡＰがトランジスタＱ１１を介して入力される。
【００３９】
第１カレントミラー回路の出力電流（ＭＯＳＦＥＴＱ１３に流れる電流）が電流源Ｉ１２の電流以上である場合には、第１カレントミラー回路の出力端電圧は、Ｌレベルとなる。第１カレントミラー回路の出力電流（ＭＯＳＦＥＴＱ１３に流れる電流）が電流源Ｉ１２未満である場合には、第１カレントミラー回路の出力端電圧は、Ｈレベルとなる。
【００４０】
第１カレントミラー回路の出力端電圧の電圧レベルは、シュミットインバータＳ−ＩＮＶ１で反転されて、インバータＩＮＶ１で反転されて、充電期間検知信号ｇｓとしてマスク回路１１に出力される。
【００４１】
即ち、プラスクランプ回路が動作している期間だけ、シュミットインバータＳ−ＩＮＶ１の論理レベルが変化し、第１コンデンサＣ１（第２コンデンサＣ２）の充電期間を検出することができる。
【００４２】
次に、時刻ｔ３〜ｔ４において、ハイサイドグランド電位ＶＳが上昇した電圧から０Ｖに減少すると、第１及び第２コンデンサＣ１，Ｃ２の電位が変化し、第１及び第２コンデンサＣ１，Ｃ２に放電電流ＩＣＡＰが流れる。そして、第１コンデンサＣ１（第２コンデンサＣ２）に接続されたａ端子の電圧がＧＮＤ電圧以下になると、トランジスタＱ１５がオンし、ａ端子の電圧が低下しないようにマイナスクランプ回路によりグランド電圧にクランプされる。
【００４３】
マイナスクランプ回路が動作し、ＭＯＳＦＥＴＱ１６がオンすると、第２カレントミラー回路に第１コンデンサＣ１（第２コンデンサＣ２）の放電電流ＩＣＡＰがトランジスタＱ１５を介して入力される。
【００４４】
第２カレントミラー回路の出力電流（ＭＯＳＦＥＴＱ１７に流れる電流）が電流源Ｉ１４の電流以上である場合には、第２カレントミラー回路の出力端電圧は、Ｈレベルとなる。第２カレントミラー回路の出力電流が電流源Ｉ１４未満である場合には、第２カレントミラー回路の出力端電圧はＬレベルとなる。
【００４５】
第２カレントミラー回路の出力端電圧の電圧レベルは、シュミットインバータＳ−ＩＮＶ２に入力され放電期間検知信号ｓｇとしてマスク回路１１に出力される。
【００４６】
即ち、マイナスクランプ回路が動作している期間だけ、シュミットインバータＳ−ＩＮＶ２の論理レベルが変化し、第１コンデンサＣ１（第２コンデンサＣ２）の放電期間を検出することができる。
【００４７】
このように、検出回路１５，１６は、第１コンデンサＣ１、第２コンデンサＣ２に電流が流れると、電流の向きによってプラスクランプ回路又はマイナスクランプ回路が動作して、放電期間検知信号ｓｇ又は充電期間検知信号ｇｓを出力することができる。
【００４８】
図４は本発明の第１の実施例におけるマスク回路の一実施の形態を示す回路構成図である。
【００４９】
図４において、アンド回路ＡＮＤ１０は、検出回路１５からの充電期間検知信号ｇｓ１と検出回路１６からの充電期間検知信号ｇｓ２とのアンドをとってアンド回路ＡＮＤ１６に出力する。アンド回路ＡＮＤ１１は、検出回路１５からの放電期間検知信号ｓｇ１と検出回路１６からの放電期間検知信号ｓｇ２とのアンドをとってアンド回路ＡＮＤ１２及びインバータＩＮＶ１１に出力する。
【００５０】
インバータＩＮＶ１０は、ハイサイド指令信号ＨＩＮを反転してフリップフロップ回路ＦＦ１のリセット端子Ｒに出力する。インバータＩＮＶ１１は、アンド回路ＡＮＤ１１の出力を反転してフリップフロップ回路ＦＦ１のセット端子Ｓに出力する。インバータＩＮＶ１２は、ハイサイド指令信号ＨＩＮを反転してハイサイドリセット信号ｈｒｓｔとして出力する。
【００５１】
フリップフロップ回路ＦＦ１は、Ｑ端子の出力を反転した出力をＱｂ端子からアンド回路ＡＮＤ１３に出力する。アンド回路ＡＮＤ１３は、ハイサイド指令信号ＨＩＮとフリップフロップ回路ＦＦ１の反転出力Ｑｂとのアンドをとってアンド回路ＡＮＤ１６に出力する。アンド回路ＡＮＤ１６は、アンド回路ＡＮＤ１０の出力とアンド回路ＡＮＤ１３の出力とのアンドをとってハイサイドセット信号ｈｓｔとして出力する。
【００５２】
アンド回路ＡＮＤ１２は、アンド回路ＡＮＤ１１の出力とローサイド指令信号ＬＩＮとのアンドをとってフリップフロップ回路ＦＦ２のセット端子Ｓに出力する。インバータＩＮＶ１４は、ローサイド指令信号ＬＩＮを反転してフリップフロップ回路ＦＦ２のリセット端子Ｒに出力する。
【００５３】
フリップフロップ回路ＦＦ２は、Ｑ端子の出力をアンド回路ＡＮＤ１５に出力する。アンド回路ＡＮＤ１５は、ローサイド指令信号ＬＩＮとフリップフロップ回路ＦＦ２の出力Ｑとのアンドをとってローサイド駆動信号ｌｏｕｔとして出力する。
【００５４】
次に、マスク回路１１の動作を図５を参照しながら説明する。図５は図４に示すマスク回路の動作波形図である。図５において、ＬＩＮはローサイド指令信号、ＨＩＮはハイサイド指令信号、ｇｓはコンデンサ充電期間信号、ｓｇはコンデンサ放電期間信号、ｈｓｔはハイサイドセット信号、ｈｒｓｔはハイサイドリセット信号、ｌｏｕｔはローサイド駆動信号である。
【００５５】
まず、時刻ｔ１において、ローサイド指令信号ＬＩＮがＬレベルになると、アンド回路ＡＮＤ１５の出力がＬレベルとなるので、ローサイド駆動信号ｌｏｕｔは、Ｌレベルとなる。
【００５６】
次に、時刻ｔ２において、ハイサイド指令信号ＨＩＮがＨレベルとなると、アンド回路ＡＮＤ１６の出力とがＨレベルとなって、ハイサイドセット信号ｈｓｔが出力される。
【００５７】
次に、時刻ｔ３〜ｔ４において、充電期間検知信号ｇｓのＬレベルにより、即ち、第１コンデンサＣ１、第２コンデンサＣ２の充電期間中、アンド回路ＡＮＤ１０の出力がＬレベルとなって、Ｌレベルのハイサイドセット信号ｈｓｔが出力される。このため、第１コンデンサＣ１、第２コンデンサＣ２の充電期間中、ハイサイド指令信号ＨＩＮをマスクすることできる。
【００５８】
次に、時刻ｔ４において、コンデンサ充電期間検知信号ｇｓがＨレベルとなると、ハイサイド指令信号ＨＩＮがＨレベルを継続しているので、Ｈレベルのハイサイドセット信号ｈｓｔが出力される。
【００５９】
次に、時刻ｔ５において、ハイサイド指令信号ＨＩＮがＬレベルとなると、インバータＩＮＶ１２によりＨレベルのハイサイドリセット信号ｈｒｓｔが出力される。
【００６０】
次に、時刻ｔ６〜ｔ７において、放電期間検知信号ｓｇのＬレベルにより、即ち、第１コンデンサＣ１、第２コンデンサＣ２の放電期間中、アンド回路ＡＮＤ１５の出力はＬレベルを保持し、Ｌレベルのローサイド駆動信号ｌｏｕｔが出力される。
【００６１】
次に、時刻ｔ７において、放電期間検知信号ｓｇのＨレベルにより、即ち、第１コンデンサＣ１、第２コンデンサＣ２の放電期間終了信号とローサイド指令信号ＬＩＮのＨレベルとにより、アンド回路ＡＮＤ１５の出力はＨレベルとなるので、Ｈレベルのローサイド駆動信号ｌｏｕｔが出力される。
【００６２】
このように、図４に示すマスク回路１１によれば、ハイサイドセット信号ｈｓｔは、充電期間検知信号ｇｓのＬレベルにより第１コンデンサＣ１、第２コンデンサＣ２の充電期間中、ハイサイド指令信号ＨＩＮをマスクし、且つ放電期間信号ｓｇのＬレベルが検出されない場合には、出力される。
【００６３】
また、ローサイド駆動信号ｌｏｕｔは、ローサイド指令信号ＬＩＮの立ち上がりと放電期間信号ｓｇとを比較し、放電期間信号ｓｇがローサイド指令信号ＬＩＮより先に検出された場合にはローサイド駆動信号ｌｏｕｔをマスクし、放電期間ｓｇが終了した後、ローサイド駆動信号ｌｏｕｔを出力する。
【００６４】
また、一度、ローサイド指令信号ＬＩＮによって、ローサイド駆動信号ｌｏｕｔ信号が出力された後、放電期間ｓｇが検出された場合には継続してローサイド駆動信号ｌｏｕｔを出力する。
【００６５】
このように実施例１のレベルシフト回路によれば、検出回路１５，１６は、第１コンデンサＣ１及び第２コンデンサＣ２に流れる電流、即ち電流の充放電期間を検出することで、ハイサイドスイッチＱ２とローサイドスイッチＱ１との接続点におけるハイサイドグランドＶＳの電圧変動を検出することができる。このため、ハイサイドグランドＶＳの電圧がハーフブリッジ回路又はフルブリッジ回路の中点電位である場合に、中点電位の変化をコンデンサの充放電により検出することができる。
【００６６】
即ち、中点電位を検出することにより、適切なタイミングでハイサイドスイッチＱ２、ローサイドスイッチＱ１を駆動できるとともに、中点電位の変化中に駆動信号が出力され各スイッチ素子のリカバリー電流による短絡電流がハーフブリッジ回路又はフルブリッジ回路に流れるのを防止できる。従って、異なる電圧レベルの電圧変動等の外的要因により発生するコンデンサＣ１，Ｃ２の充放電による信号伝達不良を防止して、確実な信号伝達を行うことができる。
【００６７】
また、マスク回路１１は、検出回路１５，１６が電流を検出したとき、第１コンデンサＣ１及び第２コンデンサＣ２に電流が流れている期間中、第１ハイサイド信号検知回路２０ａ及び第２ハイサイド信号検知回路２０ｂに入力される駆動信号をマスクするので、異なる電圧レベルの電圧変動等の外的要因により発生するコンデンサの充放電による信号伝達不良を防止して、確実な信号伝達を行うことができる。
【実施例２】
【００６８】
図６は本発明の実施例２のレベルシフト回路を示す回路構成図である。図６に示す実施例２のレベルシフト回路は、実施例１のレベルシフト回路に対して、検出回路１７、第３コンデンサＣ３、ダイオードＤ５，Ｄ６、バッファ１８を追加し検出回路１５ａ，１６ａにおける検知回路２１ａ，２２ａでの信号検知方法を差動方式に変更している。
【００６９】
ダイオードＤ５とダイオードＤ６との直列回路は、電位ＶＨと電位ＶＳとの間に接続されている。ダイオードＤ５とダイオードＤ６との接続点は検知回路２１ａ，２２ａに接続されるとともに、第３コンデンサＣ３を介して検出回路２０ｃ，２０ｄに接続されるとともに、第３コンデンサＣ３を介してバッファ１８及び検出回路１７に接続されている。
【００７０】
検出回路１７は、第３コンデンサＣ３に流れる充放電電流を検出し、放電電流期間信号ｓｇ３と充電電流期間信号ｇｓ３をマスク回路１１ａに出力する。
【００７１】
ここで、マスク回路１１ａは図示しないが、図４のマスク回路１１の充電期間検知信号ｇｓ１と充電期間検知信号ｇｓ２入力へ充電期間検知信号ｇｓ３を接続し、放電期間検知信号ｓｇ１と放電期間検知信号ｓｇ２入力へ放電期間検知信号ｓｇ３を接続した回路としても良い。
【００７２】
なお、検出回路１５ａ，１６ａは、第１及び第２コンデンサＣ１，Ｃ２に流れる充放電電流を検出するが、充電電流期間信号ｇｓと放電電流期間信号ｓｇとをマスク回路１１に出力しない。
【００７３】
また、差動入力検知としたハイサイド検知回路２１ａ，２２ａは基準値をＣ３信号とすることで、ハイサイドグランドＶＳ電圧の電圧変動などの外的要因により発生するコンデンサＣ１，Ｃ２の充放電による信号伝達を同相ノイズとして判断して信号伝達不良を防止する。  
このように構成された実施例２のレベルシフト回路によっても、実施例１のレベルシフト回路の効果と同様な効果が得られる。
【図面の簡単な説明】
【００７４】
【図１】本発明の実施例１のレベルシフト回路を示す回路構成図である。
【図２】図１に示す実施例１のレベルシフト回路内の検出回路の一例を示す回路構成図である。
【図３】図２に示す検出回路の動作波形図である。
【図４】図１に示す実施例１のレベルシフト回路内のマスク回路の一例を示す回路構成図である。
【図５】図４に示すマスク回路の動作波形図である。
【図６】本発明の実施例２のレベルシフト回路を示す回路構成図である。
【符号の説明】
【００７５】
１１，１１ａ  マスク回路
１２，２４  駆動回路
１３，１４，１８  バッファ
１５，１５ａ，１６，１６ａ  検出回路
２０ａ，２０ｃ  第１ハイサイド信号検出回路
２０ｂ，２０ｄ  第２ハイサイド信号検出回路
２１，２１ａ，２２，２２ａ  検知回路
２３  ラッチ    
Ｑ１  ローサイドスイッチ
Ｑ２  ハイサイドスイッチ
Ｄ１〜Ｄ７  ダイオード
ＡＮＤ１０〜１６  アンド回路
Ｃ１  第１コンデンサ
Ｃ２  第２コンデンサ
Ｃ３  第３コンデンサ
Ｑ１  第１スイッチ
ＦＦ１，ＦＦ２  フリップフロップ回路
ＩＮＶ１，ＩＮＶ１０〜ＩＮＶ１４  インバータ
Ｑ１１〜Ｑ１７  トランジスタ
Ｉ１，Ｉ１１〜Ｉ１４  電流源
Ｑ１２，Ｑ１３  第１カレントミラー回路
Ｑ１６，Ｑ１７  第２カレントミラー回路
Ｓ−ＩＮＶ１，Ｓ−ＩＮＶ２  シュミットインバータ
【図１】
2010124047.tif 000003
【図２】
2010124047.tif 000004
【図３】
2010124047.tif 000005
【図４】
2010124047.tif 000006
【図５】
2010124047.tif 000007
【図６】
2010124047.tif 000008