(57)【要約】【課題】本発明は、半導体基板の凹部内に形成される構成要素を有する半導体装置において歩留の低下およびデバイスの信頼性の低下を防止することが可能な半導体装置およびそれを用いた電子機器ならびに半導体装置の製造方法を提供することを目的とする。【解決手段】本発明の半導体装置は、絶縁膜８および貫通電極６が形成される貫通孔７が形成された半導体基板１を備え、半導体基板１の貫通孔７は、深さ方向に徐々に開口径が小さくなる形状を有し、貫通孔７の内壁には、貫通孔７の開口端よりも開口径が小さい段が形成されている。【選択図】図３Ａ
2010165804.tif 000002
【特許請求の範囲】
【請求項１】
表面に凹部が形成された半導体基板を備え、
前記凹部は、深さ方向に徐々に開口径が小さくなる形状を有し、
前記凹部の内壁には、前記凹部の開口端よりも開口径が小さい段が形成されている
半導体装置。
【請求項２】
前記半導体基板の表面と前記段とは連続する曲面で結ばれている
請求項１に記載の半導体装置。
【請求項３】
前記凹部は孔である
請求項１に記載の半導体装置。
【請求項４】
前記凹部は非貫通孔である
請求項３に記載の半導体装置。
【請求項５】
前記凹部は前記半導体基板の表面から裏面に貫通する貫通孔である
請求項３に記載の半導体装置。
【請求項６】
前記凹部は溝である
請求項１に記載の半導体装置。
【請求項７】
前記凹部は前記半導体基板の端部に形成される
請求項６に記載の半導体装置。
【請求項８】
前記半導体基板の裏面には、凹部が形成される
請求項１に記載の半導体装置。
【請求項９】
前記半導体基板の表面の凹部と前記半導体基板の裏面の凹部とは繋がっている
請求項８に記載の半導体装置。
【請求項１０】
前記半導体基板の表面に回路が形成されている
請求項１に記載の半導体装置。
【請求項１１】
前記半導体基板の裏面に回路が形成されている
請求項１に記載の半導体装置。
【請求項１２】
前記半導体装置は、さらに、前記凹部の内壁を被覆する絶縁膜を備える
請求項１に記載の半導体装置。
【請求項１３】
前記凹部の内壁上の絶縁膜には尖頭状の凸部が設けられていない
請求項１２に記載の半導体装置。
【請求項１４】
前記半導体装置は、さらに、前記凹部の内部に設けられた導電膜を備える
請求項１に記載の半導体装置。
【請求項１５】
前記凹部の内壁上の導電膜には尖頭状の凸部が設けられていない
請求項１４に記載の半導体装置。
【請求項１６】
前記半導体装置は、さらに、前記導電膜に接して設けられた、前記導電膜より厚い導電体を備える
請求項１５に記載の半導体装置。
【請求項１７】
前記凹部の内壁上の導電体には尖頭状の凸部が設けられていない
請求項１６に記載の半導体装置。
【請求項１８】
請求項１〜１７のいずれか１項に記載の半導体装置が搭載された電子機器。
【請求項１９】
所望の位置に開口を有するマスク層を半導体基板の上に設ける工程と、
前記半導体基板の前記マスク層の開口で露出した部分をエッチングにより除去し、前記半導体基板に凹部を形成する工程とを含み、
前記マスク層の開口は、深さ方向に徐々に開口径が小さくなる形状を有する
ことを特徴とする半導体装置の製造方法。
【請求項２０】
前記マスク層は、所望の位置に開口を形成した後、前記開口の開口端が熱ダレするように前記マスク層を加熱することにより形成される
ことを特徴とする請求項１９に記載の半導体装置の製造方法。
【請求項２１】
半導体基板の表面の所望の位置に凹部を形成する工程と、
前記凹部が深さ方向に徐々に開口径が小さくなる形状を有するように、前記凹部に対して滑面化処理を行う工程とを含む
ことを特徴とする半導体装置の製造方法。
【請求項２２】
ウェットエッチングにより前記滑面化処理を行う
ことを特徴とする請求項２１に記載の半導体装置の製造方法。
【請求項２３】
イオンミリングにより前記滑面化処理を行う
ことを特徴とする請求項２１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびそれを用いた電子機器ならびに半導体装置の製造方法に関し、特に凹部が形成された半導体基板を備える半導体装置およびそれを用いた電子機器ならびに半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
従来、各種電子機器に活用されている半導体装置において、素子を形成する半導体基板の表面もしくは裏面に様々な機能を有する貫通もしくは非貫通の凹部を設けることで、短小薄型化や高機能化の要望に対応した様々な半導体装置が提案されてきている。
【０００３】
図２０Ａに示す従来の半導体装置の構成を簡単に説明する（例えば、特許文献１参照）。図２０Ａは、同半導体装置の構成を示す断面図である。
【０００４】
この半導体装置は、半導体基板３１と、半導体基板３１の表面側に設けられた半導体層３２と、半導体層３２の上面に設けられたマイクロレンズ３３とを備えている。そして、半導体基板３１は、半導体基板３１の外周部に設けられた接着剤３５によりガラス基板３４と接着されている。
【０００５】
半導体基板３１には、その表面と裏面との間を貫通する貫通孔３７が設けられており、貫通孔３７内には貫通電極３６が設けられている。貫通電極３６は、導電膜３９と導電体４０とから構成されている。導電体４０はその一部が開口されており、外部端子４０ａとなる露出部分を有する。半導体基板３１の表面側には、電極パッド４１、絶縁膜４３および表面保護膜４４が設けられている。
【０００６】
半導体基板３１の裏面側には絶縁膜３８が設けられており、絶縁膜３８と導電体４０の外部端子４０ａ以外の部分との上面には、オーバーコート４５が設けられている。また、半導体基板３１の裏面側には、外部端子４０ａと接する外部電極４２が設けられている。
【０００７】
図２０Ａに示す半導体装置においては、半導体基板３１に貫通孔３７を形成して貫通孔３７内に貫通電極３６を設けることにより、半導体装置の小型化と裏面実装性とを実現している。
【特許文献１】国際公開第２００５／０２２６３１号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかながら、従来の半導体装置では、半導体基板に形成された貫通孔および半貫通孔などの凹部の開口端（凹部の最も半導体基板の表面側の部分）において、エッジ（尖頭状の凸部）が形成される。したがって、開口が形成された半導体基板の表面もしくは裏面上に接して形成される半導体装置の構成要素が凹部の内壁上にも連続して形成される場合、構成要素の凹部内での被覆性が阻害される。その結果、半導体装置の構成要素は、凹部の内壁においてその一部が薄くなったり、未被覆の箇所を生じたり、さらには凹部内にボイドを巻き込みやすくなり、結果として歩留が低下したりデバイスの信頼性に悪影響が及ぼされたりする。
【０００９】
また、凹部の開口端に応力集中の発端となるエッジが形成されることで、開口が形成された半導体基板の表面もしくは裏面に接し、かつ凹部の内壁に沿って形成される構成要素が、熱的もしくは機械的ストレスにより破壊されやすくなるなど、デバイスの信頼性の低下が招かれる。
【００１０】
具体的には、例えば、図２０Ｂの従来の半導体装置の構成の詳細を示す断面図（図２０ＡのＡ部の断面図）に示されるように、エッジ３７ｃにより、半導体基板３１の裏面側で貫通電極３６が半導体基板３１とショートしたり、断線したりするという課題を生じやすい。
【００１１】
すなわち、図２０Ｂに示す貫通孔３７は、半導体基板３１の裏面側から表面側に向けてエッチングにて形成されるのが一般的であるが、この貫通孔３７の半導体基板３１の裏面と交わる部分、つまり貫通孔３７の裏面側の開口端には、鋭角のエッジ３７ｃが形成されることが多い。そして、このようにエッジ３７ｃが形成されてしまうと、このエッジ３７ｃ部分においては絶縁膜３８のカバレッジ性（被覆性）が低くなることから、このエッジ３７ｃ部分の絶縁膜３８の膜厚が極めて薄くなる。その結果、貫通電極３６と半導体基板３１の絶縁性が損なわれ、貫通電極３６が半導体基板３１とショートするという課題を生じやすい。
【００１２】
また、貫通電極３６は例えば、導電膜３９をシード層として導電体４０をメッキして形成されるが、絶縁膜３８と同様に、導電膜３９はエッジ３７ｃ部分においてカバレッジ性が低くなることから、このエッジ３７ｃ部分の導電膜３９の膜厚が極めて薄くなる。その結果、貫通孔３７内部ではメッキのための十分な電流密度が供給されず、導電体４０の形成が妨げられることで貫通電極３６が断線するという課題を生じやすい。また、エッジ３７ｃが形成されて貫通孔３７内部のメッキ液の循環が妨げられることでも導電体４０の形成が妨げられるので、貫通電極３６が断線するという課題を生じやすい。
【００１３】
そこで本発明は、上記課題を鑑みてなされるもので、半導体基板の凹部内に形成される構成要素を有する半導体装置において歩留の低下およびデバイスの信頼性の低下を防止することが可能な半導体装置およびそれを用いた電子機器ならびに半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成するために本発明の半導体装置は、表面に凹部が形成された半導体基板を備え、前記凹部は、深さ方向に徐々に開口径が小さくなる形状を有し、前記凹部の内壁には、前記凹部の開口端よりも開口径が小さい段が形成されていることを特徴とする。
【００１５】
これにより、半導体基板の凹部の開口端にエッジが形成されない。したがって、開口が形成された半導体基板の表面上に接して形成される半導体装置の構成要素が凹部の内壁上にも連続して形成される場合でも、該構成要素を凹部の形状に沿って追従性よく形成し、該構成要素の凹部内での被覆性を向上させることができる。その結果、該構成要素が凹部の内壁においてその一部が薄くなったり、未被覆の箇所を生じたりしないので、歩留の低下およびデバイスの信頼性の低下を防止することができる。
【００１６】
また、半導体基板の凹部の開口端に応力集中の発端となるエッジが形成されない。したがって、開口が形成された半導体基板の表面上に接して形成される半導体装置の構成要素が凹部の内壁上にも連続して形成される場合でも、該構成要素が熱的もしくは機械的ストレスにより破壊されないので、デバイスの信頼性の低下を防止することができる。
【００１７】
ここで、前記半導体基板の表面と前記段とは連続する曲面で結ばれていることがさらに好ましい。
【００１８】
これにより、凹部の開口径が深さ方向に向けて段階的に小さくなるので、凹部の内壁上に形成される半導体装置の構成要素が受ける熱的もしくは機械的ストレスを緩和することができ、デバイスの信頼性の低下を防止することができる。
【００１９】
また、本発明は、上記半導体装置が搭載されたことを特徴とする電子機器とすることもできる。
【００２０】
これにより、半導体基板の凹部内に形成される構成要素を有する半導体装置を備える電子機器において歩留の低下およびデバイスの信頼性の低下を防止することができる。
【００２１】
また、本発明は、所望の位置に開口を有するマスク層を半導体基板の上に設ける工程と、前記半導体基板の前記マスク層の開口で露出した部分をエッチングにより除去し、前記半導体基板に凹部を形成する工程とを含み、前記マスク層の開口は、深さ方向に徐々に開口径が小さくなる形状を有することを特徴とする半導体装置の製造方法とすることもできる。さらに、本発明は、半導体基板の表面の所望の位置に凹部を形成する工程と、前記凹部が深さ方向に徐々に開口径が小さくなる形状を有するように、前記凹部に対して滑面化処理を行う工程とを含むことを特徴とする半導体装置の製造方法とすることもできる。
【００２２】
これにより、半導体基板の凹部内に形成される構成要素を有する半導体装置において歩留の低下およびデバイスの信頼性の低下を防止することが可能な半導体装置の製造方法を実現することができる。
【発明の効果】
【００２３】
以上のように本発明は、開口が形成された半導体基板の表面に接して形成される半導体装置の構成要素が凹部の内壁にも連続して形成される半導体装置において、歩留の低下およびデバイスの信頼性の低下を防止することができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明に係る半導体装置の一実施形態としての撮像装置について図面を参照しながら説明する。
【００２５】
図１は本実施形態の撮像装置の構成を示す斜視図（一部が切り欠かれた斜視図）であり、図２は同撮像装置の構成を示す断面図である。また、図３Ａは同撮像装置の構成の詳細を示す断面図（図２のＡ部の拡大断面図）である。さらに、図３Ｂは同撮像装置の構成の詳細を示す断面図（図３ＡのＢ部の拡大断面図）である。
【００２６】
図１および図２に示すように本実施形態の撮像装置では、半導体基板１の表面（図１および図２においては上面）に、半導体プロセスで素子層および配線層が形成されている。具体的には、半導体基板１表面の中央部分に複数の受光素子（半導体素子の一例）が配列された集積回路２が設けられており、半導体基板１表面の外周部分に受光素子の駆動や制御のための素子が形成された周辺回路（図示せず）が設けられている。
【００２７】
また、半導体基板１表面の周辺回路が設けられた外周部分には、半導体基板１をその表面から裏面（図１および図２においては下面）に向けて貫通する円筒状の貫通孔７が設けられている。そして、貫通孔７内には、図２および図３Ａに示すように、貫通孔７の内壁面に接し、貫通孔７の内壁を被覆するようにして設けられた円筒状の絶縁膜８と、この絶縁膜８の内壁面に接して貫通孔７内に設けられた貫通電極６が設けられている。
【００２８】
貫通電極６は、円筒状の導電膜９と、この導電膜９に接して設けられた、導電膜９より厚い円柱状の導電体１０とにより構成されている。導電体１０は、外部端子１０ａとなる露出部分を有する。そして、貫通電極６の導電膜９には、半導体基板１の表面において周辺回路に接続された電極１１が電気的に接続されている。また、貫通電極６および絶縁膜８は、それぞれ半導体基板１の裏面上に接して形成された部分が貫通孔７の内壁上の部分に連続するように形成されている。
【００２９】
半導体基板１の表面は、図２のごとく、貫通電極６が形成された部分を除き絶縁膜１３で全面的に覆われており、絶縁膜１３には周辺回路（素子）と電極１１とを電気的に接続する導電体（図示せず）が形成されている。半導体基板１の表面側には、絶縁膜１３の上面を覆う表面保護膜１４が設けられている。表面保護膜１４は電極１１の表面で開口しており、該開口は例えば半導体プロセスにおける検査端子に用いられる。
【００３０】
表面保護膜１４の表面には、集積回路２の各受光素子と対応する位置にそれぞれマイクロレンズ３が設けられている。なお、マイクロレンズ３と表面保護膜１４との間にはカラーフィルターが設けられてもよい。マイクロレンズ３上方には、ガラス基板などの透光性基板４が設けられている。透光性基板４の少なくとも外周側の部分は接着剤５で半導体基板１の表面に接着されている。
【００３１】
接着剤５は、屈折率が透光性基板４と同程度になるように調整されたアクリル系樹脂などの材料膜から構成され、半導体基板１の表面全体を覆うように形成される。これにより、加工中の応力負荷を均一にすることができる。なお、受光デバイスなどでは接着剤５の光劣化が懸念されるため、接着剤５は半導体基板１表面の周辺回路が設けられる領域上にのみ形成され、半導体基板１表面の集積回路２が形成された領域には形成されず該領域は開口されてもよい。また、透光性基板４は設けられなくてもよい。
【００３２】
半導体基板１の裏面は、図２のごとく、貫通電極６が形成された部分を除き全面的に絶縁膜８で覆われている。また、絶縁膜８の下面は、図２および図３Ａのごとく、外部端子１０ａが形成された部分を除き、オーバーコート１５により全面的に覆われている。
【００３３】
半導体基板１の裏面には、外部端子１０ａに接して外部電極１２が設けられている。外部電極１２は、貫通電極６および電極１１を介して、半導体基板１の表面側の周辺回路に接続され、この周辺回路に集積回路２の受光素子が電気的に接続された状態となっている。
【００３４】
以上の説明で本実施形態の撮像装置について基本的な構成が説明されたが、以下本実施形態の撮像装置における特徴点について説明する。
【００３５】
貫通孔７は、その下側部分（半導体基板１の裏面側の開口部分）において、図３Ａに示すごとく、内壁（側壁）が湾曲している。さらに半導体基板１の内部に向けて（図３Ａでは裏面側から表面側に向けて）、つまり貫通孔７の深さ方向に貫通孔７の開口径が段階的に小さくなり、貫通孔７の内壁には貫通孔７の下側部分の開口端よりも開口径が小さいリング状の段７ａが形成されている。貫通孔７は深さ方向に徐々に開口径が小さくなる形状、例えばテーパ形状を有し、貫通孔７の内壁には尖頭状の凸部が設けられておらず、半導体基板１の裏面と段７ａとは連続する曲面で結ばれている。貫通孔７の下側部分の開口端は、開口径が半導体基板１の裏面から段７ａに向かって、つまり貫通孔７の深さ方向に徐々に小さくなる湾曲形状を有する。さらに段７ａ自体も開口径が貫通孔７の深さ方向に徐々に小さくなる湾曲形状を有し、開口端の湾曲形状と段７ａの湾曲形状とは連続している。
【００３６】
貫通孔７の内壁上に接して設けられる絶縁膜８、導電膜９および導電体１０は、貫通孔７の形状が転写された形状となっている。したがって、絶縁膜８、導電膜９および導電体１０は、貫通孔７の形状を反映し、半導体基板１の裏面上の絶縁膜８、導電膜９および導電体１０と貫通孔７の内壁上の絶縁膜８、導電膜９および導電体１０には尖頭状の凸部が設けられていない。
【００３７】
この撮像装置の特徴的な構成によれば、この図３Ａに示すように、貫通孔７の開口端には従来のエッジが形成されず、絶縁膜８、導電膜９および導電体１０には、その膜厚が薄くなってしまう部分が発生しない。その結果、貫通孔７の開口端において絶縁膜８、導電膜９および導電体１０の被覆性を改善し、断線を防止することができる。
【００３８】
また、図３Ａに示すように、貫通孔７の内壁は、その下側部分において湾曲した面が連なる形状となる。その結果、熱的および機械的ストレスを緩衝することができるため、この点からも絶縁膜８、導電膜９および導電体１０の断線を防止することができる。すなわち、半導体基板１の裏面側は、外部電極１２を利用して各種電子機器の実装基板（図示せず）上に実装される側であり、熱的および機械的ストレスを受けやすい部分である。したがって、裏面側の絶縁膜８、導電膜９および導電体１０が湾曲した形状となっていると、伸縮作用により熱的および機械的ストレスを緩衝することができ、結果として絶縁膜８、導電膜９および導電体１０の断線が発生しにくくなるのである。
【００３９】
なお、図３Ｂに示すように、リング状の段７ａにおいて、互いに隣接した湾曲面は滑らかに接することが好ましく、この場合には熱的および機械的ストレスの緩衝効果をさらに高めることができる。
【００４０】
次に、貫通孔７、絶縁膜８、導電膜９および導電体１０の形成を中心として本実施形態の撮像装置の製造方法について説明する。図４〜図１５は、本実施形態の撮像装置の製造方法を説明するための断面図である。なお、図４〜図１５では、図１〜図３Ｂに対して半導体基板１の向きを上下反転させて描かれているので、半導体基板１の上面が裏面となり、下面が表面となっている。
【００４１】
先ずは、図４に示すように、受光素子（半導体素子の一例）からなる集積回路２、マイクロレンズ３、電極１１および絶縁膜１３を有する半導体基板１と、支持基板１９とが接着剤５により接着され、その後、支持基板１９を支持して半導体基板１が薄厚化される。
【００４２】
次に、図５に示すように、半導体基板１の裏面（図５においては上面）上に、半導体基板１の貫通孔７が形成される予定の部分上方に開口１６ａを有するマスク層１６が設けられる。その後、図６に示すように、このマスク層１６の上に、半導体基板１の貫通孔７が形成される予定の部分上方、つまり開口１６ａ上方に開口１７ａを有するマスク層１７が積層して設けられる。
【００４３】
このとき、マスク層１６の層厚は、マスク層１７の層厚よりも厚く、開口１６ａの大きさは、開口１７ａの大きさよりも小さくされる。
【００４４】
また、マスク層１６およびマスク層１７の開口１６ａおよび１７ａは深さ方向に徐々に開口径が小さくなる形状、例えばテーパ形状を有し、マスク層１６およびマスク層１７の開口１６ａおよび１７ａの内壁には尖頭状の凸部が設けられず、マスク層１６およびマスク層１７の表面と開口１６ａおよび１７ａの内壁とは連続する滑らかな曲面で結ばれている。このような開口の湾曲形状は、例えば、マスク層１６およびマスク層１７にレジストマスクを用いて開口１６ａおよび１７ａを形成した後、それぞれ加熱して開口１６ａおよび１７ａの開口端を熱ダレさせて形成される。このとき、マスク層１６とマスク層１７とを積層した後で加熱して開口端を熱ダレさせて形成されるのが好ましい。このようにすることで、マスク層１６からマスク層１７に至る開口１７ａの開口端をさらに滑らかに形成することができ、リング状の段７ａにおいて湾曲面を滑らかな面にすることができる。
【００４５】
次に、図７に示すように、マスク層１６および１７をマスクとして半導体基板１にドライエッチングが行われる。これにより、開口１６ａおよび１７ａで表面に露出した半導体基板１の部分が除去され、貫通孔７が形成され始めるが、このドライエッチングにより、マスク層１６および１７も徐々にその層厚が薄くなる。
【００４６】
次に、図８に示すように、半導体基板１のドライエッチングがさらに進みマスク層１７が消失する。ここで特徴的なのは、マスク層１６および１７の表面形状がマスク層１６に転写され、マスク層１６に段（薄肉部分）が形成されることである。このような深さ方向に段階的に開口径が小さくなる開口１６ａは、マスク層１６の層厚をマスク層１７の層厚よりも厚くし、開口１６ａの大きさを開口１７ａの大きさよりも小さくすることで形成される。これは、マスク層１６および１７を用いたドライエッチングにおいて、開口１７ａで表面に露出したマスク層１６部分がマスク層１６のそれ以外の部分より先に削られることに起因する。
【００４７】
次に、図９に示すように、半導体基板１のドライエッチングがさらに進み、マスク層１６の段が消失し、また貫通孔７もかなり掘り込まれる。これにより、貫通孔７における半導体基板１の裏面側の開口端が表面に露出する。
【００４８】
次に、図１０に示すように、半導体基板１のドライエッチングがさらに進み、貫通孔７底部に絶縁膜１３が露出する。このとき、貫通孔７の内壁にはリング状の段７ａが形成され、貫通孔７の開口径は、半導体基板１の裏面側（図１０においては上面側）から表面側（図１０においては下面側）に向けて段階的に小さくなる。また、マスク層１６および１７の表面形状、特に開口１６ａおよび１７ａの表面形状が半導体基板１に転写される。
【００４９】
次に、半導体基板１の裏面（図１０においては上面）上に残存しているマスク層１６が例えばプラズマアッシングやウェット処理で除去され、また貫通孔７底部に露出する絶縁膜１３が半導体基板１のエッチング除去に用いられたものと異なるエッチングガスを用いたドライエッチングで除去される。これにより、絶縁膜１３にも貫通孔が設けられる。
【００５０】
次に、図１１に示すように、例えば低温ＣＶＤ（有機金属気相成長）法により、貫通孔７内壁および半導体基板１の裏面（図１１においては上面）上に絶縁膜８が形成される。その後、絶縁膜８の貫通孔７底部に露出する部分がドライエッチングにより除去される。
【００５１】
次に、図１２に示すように、貫通孔７の内壁および半導体基板１の裏面（図１２においては上面）の絶縁膜８上および貫通孔７底部に露出する電極１１上にスパッタにより導電膜９が形成される。なお、導電膜９は例えば、例えばＴｉから構成される密着層と例えばＣｕから構成されるシード層とを積層して形成される。
【００５２】
次に、図１３に示すように、貫通孔７の内壁および半導体基板１の裏面（図１２においては上面）の導電膜９上に、レジストマスク１８を用いた例えばＣｕのメッキにより導電体１０が形成される。ここで、貫通孔７は開口端に湾曲面を備えているため、絶縁膜８および導電膜９の被覆性が損なわれることはない。また、貫通孔７内部のメッキ液の循環を妨げられることもないので導電体１０の形成が妨げられることもなく、従ってショートや断線といった課題が生じにくくなっている。
【００５３】
次に、図１４に示すように、レジストマスク１８が除去された後、ウェットエッチングにより電導体１０を形成した部分を除く半導体基板１の裏面（図１４においては上面）の絶縁膜８上の導電膜９が除去される。
【００５４】
次に、図１５に示すように、半導体基板１の裏面側（図１４においては上面側）にオーバーコート１５が設けられ、さらに導電体１０に外部電極１２が接続される。
【００５５】
なお、図４〜図１５では、１つの撮像装置を図示してその製造方法を説明したが、一般的には、互いに隣接する形で複数個の撮像装置が同時に形成される。すなわち、撮像装置が大判の半導体基板１に複数個配列されており、支持基板１９も大判のものが用いられて、ウェハプロセスにて一括して複数個の撮像装置が同時に製造される。ここで、半導体基板１としては、例えばシリコンウェハなどの円盤状の基板が用いるのが一般的である。
【００５６】
次に、支持基板１９が剥離された後、ブレードダイシングなどにより各撮像装置の周縁に形成されたスクライブラインに沿って半導体基板１が分割され個片化される。その後、接着剤５で半導体基板１が透光性基板４に貼り合わせられ、図１〜図３Ｂに示す完成品が作られる。
【００５７】
なお、半導体装置が撮像装置などの光学デバイスである場合、支持基板１９をウェハ状の透光性基板とすることで、支持基板１９を剥離する必要がなくなるので、半導体装置の製造工程を簡略化することができる。
【００５８】
次に、本実施形態の撮像装置の製造方法の変形例について説明する。図１６および図１７は、本実施形態の撮像装置の製造方法の変形例を説明するための断面図である。なお、図１６および図１７では、図１〜図３Ｂに対して半導体基板１の向きを上下反転させて描かれているので、半導体基板１の上面が裏面となり、下面が表面となっている。
【００５９】
先ずは、図１６に示すように、半導体基板１の所望の部分に貫通孔７が形成される。このとき、半導体基板１の裏面側（図１６においては上面側）における貫通孔７の内壁には、リング状の段７ａが形成されている。
【００６０】
次に、図１７に示すように、例えばウェットエッチング又はＡｒなどの不活性ガスを用いたイオンミリングにより貫通孔７の滑面化処理が行われる。これにより、貫通孔７の開口端およびリング状の段７ａの鋭角端が滑面化され、半導体基板１の裏面と貫通孔７の内壁とが連続する曲面で結ばれるように加工される。
【００６１】
次に、図１１〜図１５に示す工程が実施され、さらにブレードダイシングなどによりチップ分割が行われた後、接着剤５で透光性基板が貼り合わせられて図１〜図３Ｂに示すチップ状の完成品が作られる。
【００６２】
以上、本発明の半導体装置およびその製造方法について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。
【００６３】
例えば、上記実施形態の撮像装置の製造方法では、貫通孔７はドライエッチングで形成されるとしたが、ウェットエッチングで形成されても良い。このようにすることで、貫通孔７の内壁を滑らかにすることができる。
【００６４】
また、上記実施形態の撮像装置の製造方法では、貫通孔７はマスク層１６とマスク層１７とを積層した後、１回のエッチングで形成されるとしたが、２段階に分けたエッチングにより形成されてもよい。すなわち、マスク層１６を形成した後に１段階目のエッチングが実施され、マスク層１７を形成した後に２段階目のエッチングが実施されて貫通孔７が形成されても良い。この場合、１段階目のエッチングおよび２段階目のエッチングとして、ウェットエッチングとドライエッチングとが組み合わせて用いられてもよい。
【００６５】
また、上記実施形態の撮像装置では、貫通孔７の内壁にはリング状の段７ａが形成されるとしたが、深さ方向に徐々に開口径が小さくなる形状を有し、内壁に尖頭状の凸部が設けられていない貫通孔７であればこれに限られず、貫通孔７は図１８に示すように段を有さず、半導体基板１の表面と貫通孔７の内壁が連続する滑らかな曲面で結ばれるもの、又は２つ以上のリング状の段を備えるものであってもよい。複数段を備える貫通孔７は、段数に応じたマスク層を形成することにより形成される。
【００６６】
また、上記実施形態の撮像装置では、貫通電極６は、主たる導電体１０に密着層、シード層もしくはバリア層となる一層以上の導電膜９を接合させて構成されるとしたが、この構成に限られず様々な構成をとることができる。
【００６７】
また、上記実施形態の撮像装置では、本発明の凹部として貫通電極６が形成される貫通孔７を例示し、貫通孔７について内壁に尖頭状の凸部が設けられない形状を持たせるとしたが、半導体基板１の表面、裏面もしくはそれら両面に形成される非貫通孔を凹部としそれについて内壁に尖頭状の凸部が設けられない形状を持たせてもよい。また、放熱ビアやスクライブライン上に設けられた溝を凹部としてそれに貫通孔７と同様の形状を持たせてもよい。この場合、半導体基板の回路が形成された面と同一面上に凹部が設けられてもよいし、また異なる面に凹部が設けられてもよい。つまり、回路が半導体基板の表面に設けられ、かつ凹部が半導体基板の裏面に設けられてもよいし、また凹部が半導体基板の表面に設けられ、かつ回路が半導体基板の裏面に設けられてもよい。また、貫通孔７と同時にスクライブライン上に貫通溝を凹部として形成し、その貫通溝に貫通孔７と同様の形状を持たせてもよい。この場合、支持基板１９を剥離するのと同時に個片にチップ分割されるので、チップ分割の工程を簡略化することができる。また同時に、チップ（半導体基板）の端部に溝が形成され、チップの端部（側部）は湾曲した形状となるので、応力集中の発端となる鋭角な角部が存在しない。従って、例えば、チップを配線基板にマウントして封止樹脂によりチップを封止する場合などに、封止樹脂との界面破壊を生じにくくし、信頼性を高くすることができる。
【００６８】
また、上記実施形態では本発明の半導体装置として撮像装置を例示したが、凹部が形成された半導体基板を備え、その構成要素が凹部内に形成されるものであれば、これに限られない。
【００６９】
半導体装置が同型のメモリー素子を積層してなる積層メモリーなどの積層チップである場合、積層されるチップそれぞれが同じ位置に、貫通電極と露出した電極パッドとを備える構成とされ、貫通電極同士および電極パッド同士が順に積層され、外部端子は貫通電極と同一ライン上に形成される。このとき、貫通電極が形成される貫通孔が凹部となる。
【００７０】
また、半導体装置が二次実装性を確保するためのインターポーザーである場合、半導体基板の表面に配線回路が形成され、裏面に形成された二次実装可能なピッチの外部端子と貫通電極とで導通をとる構成とされる。表面側に狭ピッチの電極パッドを備えるＬＳＩなどが搭載され、表面側に形成された配線回路で再配線される。このとき、貫通電極が形成される貫通孔が凹部となる。
【００７１】
ここで、半導体基板１の表面側と裏面側の両面から本発明の凹部を形成し、これら凹部を半導体基板１中で繋げても良い。例えば、図１９に示すインターポーザーでは半導体基板１の表面側に形成されたマイクロバンプ２０と半導体基板１の裏面側に形成された外部電極１２とを繋ぐ導電体１０を電解メッキなどの手法を用いて同時に形成することで、半導体基板１表面の配線形成工程と半導体基板１裏面の再配線工程とを簡略化できる。特に前述のインターポーザーなどにおいて、半導体素子を形成せず配線回路のみを形成する場合などに有効である。
【００７２】
また、半導体装置が縦型ダイオード素子を備える回路基板である場合、縦型ダイオード素子の裏面電極を貫通電極で表面に導通させて表面に外部端子を形成する構成とされる。ここで、貫通電極としては半導体基板と同電位の貫通電極を形成すればよく、貫通孔の内壁や半導体基板の裏面に絶縁層を形成する必要はない。また、表面に電極を露出するため支持基板は剥離される。このとき、貫通電極が形成される貫通孔が凹部となる。
【００７３】
また、半導体装置がＧａＡｓなどの化合物半導体基板に形成されたパワーアンプなどの高発熱素子を備える回路基板である場合、半導体基板に放熱ビアが形成される構成とされる。ここでは、半導体基板が絶縁されているため、貫通孔の内壁や半導体基板の裏面に絶縁層を形成する必要はない。このとき、放熱ビアが凹部となる。
【００７４】
したがって、本発明は、貫通電極、放熱ビアおよびスクライブライン上の貫通溝など様々な機能を有する凹部が設けられた半導体基板を備える半導体装置に適用することができる。そのため、本発明は、撮像装置および受光デバイスなどの光学デバイス、メモリー、ＬＳＩ、ならびにディスクリート装置などの様々な半導体装置、およびそれを搭載した携帯電話、デジタルスチルカメラ、ビデオカメラおよびテレビなどの様々な電子機器に活用することができる。
【００７５】
また、上記実施形態では、説明の便宜上、半導体基板の一主表面を表面と称し他主表面を裏面と称したが、表面及び裏面が入れ替えられても、本発明と同様の効果が得られることは言うまでもない。
【産業上の利用可能性】
【００７６】
本発明は、半導体装置およびその製造方法に利用でき、特に携帯電話、デジタルスチルカメラ、ビデオカメラおよびテレビなどの様々な電子機器に搭載される半導体装置およびその製造方法に利用することができる。
【図面の簡単な説明】
【００７７】
【図１】本発明の実施形態に係る撮像装置の構成を示す斜視図である。
【図２】同実施形態に係る撮像装置の構成を示す断面図である。
【図３Ａ】同実施形態に係る撮像装置の構成の詳細を示す断面図である。
【図３Ｂ】同実施形態に係る撮像装置の構成の詳細を示す断面図である。
【図４】同実施形態に係る撮像装置の製造方法を説明するための断面図である。
【図５】同実施形態に係る撮像装置の製造方法を説明するための断面図である。
【図６】同実施形態に係る撮像装置の製造方法を説明するための断面図である。
【図７】同実施形態に係る撮像装置の製造方法を説明するための断面図である。
【図８】同実施形態に係る撮像装置の製造方法を説明するための断面図である。
【図９】同実施形態に係る撮像装置の製造方法を説明するための断面図である。
【図１０】同実施形態に係る撮像装置の製造方法を説明するための断面図である。
【図１１】同実施形態に係る撮像装置の製造方法を説明するための断面図である。
【図１２】同実施形態に係る撮像装置の製造方法を説明するための断面図である。
【図１３】同実施形態に係る撮像装置の製造方法を説明するための断面図である。
【図１４】同実施形態に係る撮像装置の製造方法を説明するための断面図である。
【図１５】同実施形態に係る撮像装置の製造方法を説明するための断面図である。
【図１６】同実施形態に係る撮像装置の製造方法の変形例を説明するための断面図である。
【図１７】同実施形態に係る撮像装置の製造方法の変形例を説明するための断面図である。
【図１８】同実施形態に係る撮像装置の変形例の構成の詳細を示す断面図である。
【図１９】同実施形態に係る撮像装置の変形例の構成の詳細を示す断面図である。
【図２０Ａ】従来の半導体装置の構成を示す断面図である。
【図２０Ｂ】従来の半導体装置の構成の詳細を示す断面図である。
【符号の説明】
【００７８】
１、３１    半導体基板
２    集積回路
３、３３    マイクロレンズ
４    透光性基板
５、３５    接着剤
６、３６    貫通電極
７、３７    貫通孔
７ａ    段
８、１３、３８、４３    絶縁膜
９、３９    導電膜
１０、４０    導電体
１０ａ、４０ａ    外部端子
１１    電極
１２、４２    外部電極
１４、４４    表面保護膜
１５、４５    オーバーコート
１６、１７    マスク層
１６ａ、１７ａ    開口
１８    レジストマスク
１９    支持基板
２０    マイクロバンプ
３２    半導体層
３４    ガラス基板
３７ｃ    エッジ
４１    電極パッド
【図１】
2010165804.tif 000003
【図２】
2010165804.tif 000004
【図３Ａ】
2010165804.tif 000005
【図３Ｂ】
2010165804.tif 000006
【図４】
2010165804.tif 000007
【図５】
2010165804.tif 000008
【図６】
2010165804.tif 000009
【図７】
2010165804.tif 000010
【図８】
2010165804.tif 000011
【図９】
2010165804.tif 000012
【図１０】
2010165804.tif 000013
【図１１】
2010165804.tif 000014
【図１２】
2010165804.tif 000015
【図１３】
2010165804.tif 000016
【図１４】
2010165804.tif 000017
【図１５】
2010165804.tif 000018
【図１６】
2010165804.tif 000019
【図１７】
2010165804.tif 000020
【図１８】
2010165804.tif 000021
【図１９】
2010165804.tif 000022
【図２０Ａ】
2010165804.tif 000023
【図２０Ｂ】
2010165804.tif 000024