(57)【要約】      （修正有）【課題】低温プロセスで成膜でき、不純物散乱を低減して高い移動度を有する酸化物半導体薄膜の製造方法を提供する。【解決手段】銅元素（Ｃｕ）を含有する酸化インジウム（Ｉｎ２Ｏ３）又は酸化スズ（ＳｎＯ２）を含む酸化物半導体薄膜を、銅元素の原子比が下記式を満たすスパッタリングターゲットを用いて基板温度を５００℃以下で成膜し、５００℃以下でアニール処理する。０．００１≦Ｃｕ／（Ｃｕ＋Ｘ）≦０．１（式中、Ｘは、Ｉｎ又はＳｎ）【選択図】図３
2010219214.tif 000002
【特許請求の範囲】
【請求項１】
銅元素（Ｃｕ）を含有し、前記銅元素の全金属元素に対する原子比［Ｃｕ／全金属元素］が０．００１〜０．１であるスパッタリングターゲットを用いて成膜する半導体薄膜の製造方法。
【請求項２】
前記スパッタリングターゲットが酸化インジウム（Ｉｎ２Ｏ３）又は酸化スズ（ＳｎＯ２）を含み、
前記銅元素の原子比が下記式を満たす請求項１に記載の半導体薄膜の製造方法。
０．００１≦Ｃｕ／（Ｃｕ＋Ｘ）≦０．１
（式中、Ｘは、Ｉｎ又はＳｎ）
【請求項３】
前記スパッタリングターゲットをスパッタリングして基板上に薄膜を成膜する工程を含み、
前記基板温度が５００℃以下であり、前記薄膜が非晶質部分を含む半導体薄膜である請求項１又は２に記載の半導体薄膜の製造方法。
【請求項４】
前記スパッタリングターゲットをスパッタリングして基板上に薄膜を成膜する工程、及び
前記薄膜をアニール処理する工程を含み、
前記アニーリング温度が５００℃以下であり、前記アニール処理後の薄膜が非晶質部分を含む半導体薄膜である請求項１〜３のいずれかに記載の半導体薄膜の製造方法。
【請求項５】
請求項１〜４のいずれかの製造方法で得られる半導体薄膜を備える薄膜トランジスタ。
【請求項６】
チャンネルエッチ型である請求項５に記載の薄膜トランジスタ。
【請求項７】
エッチストッパー型である請求項５に記載の薄膜トランジスタ。
【請求項８】
請求項５〜７のいずれかに記載の薄膜トランジスタを備える半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体薄膜の製造方法、及び該半導体薄膜を備える薄膜トランジスタに関する。
【背景技術】
【０００２】
電界効果型トランジスタは、半導体メモリ集積回路の単位電子素子、高周波信号増幅素子、液晶駆動用素子等として広く用いられており、現在、最も多く実用化されている電子デバイスである。そのなかでも、表示装置のめざましい発展に伴い、液晶表示装置（ＬＣＤ）のみならず、エレクトロルミネッセンス表示装置（ＥＬＤ）、フィールドエミッションディスプレイ（ＦＥＤ）等の各種表示装置において、表示素子に駆動電圧を印加して表示装置を駆動させるスイッチング素子として、薄膜トランジスタ（ＴＦＴ）が多用されている。
【０００３】
薄膜トランジスタの材料としては、シリコン半導体化合物が最も広く用いられており、一般に、高速動作が必要な高周波増幅素子、集積回路用素子等にはシリコン単結晶が用いられ、液晶駆動用素子等には、大面積化の要求からアモルファスシリコンが用いられている。
【０００４】
しかしながら、結晶性のシリコン系薄膜は、結晶化を図る際に、例えば８００℃以上の高温が必要となり、ガラス基板上や有機物基板上への構成が困難であった。このため、結晶性のシリコン半導体はシリコンウェハーや石英等の耐熱性の高い高価な基板上にしか形成できないばかりか、製造に際して多大なエネルギーと工程数を要する等の問題があった。
【０００５】
一方、比較的低温で形成できる非晶性のシリコン半導体（アモルファスシリコン）は、結晶性のシリコン半導体に比べてスイッチング速度が遅いため、表示装置を駆動するスイッチング素子として使用したときに、高速な動画の表示に追従できない場合があった。
【０００６】
従来の薄膜トランジスタは、例えばガラス等の基板上にゲ−ト電極、ゲ−ト絶縁層、水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）等の半導体層、ソ−ス及びドレイン電極を積層した逆スタガ構造を有する。薄膜トランジスタは、イメ−ジセンサを始め、大面積デバイスの分野において、アクティブマトリスク型の液晶ディスプレイに代表されるフラットパネルディスプレイ等の駆動素子として用いられている。これらの用途では、従来のアモルファスシリコンを用いた薄膜トランジスタでも高機能化に伴い作動の高速化が求められてきている。また、電子ペーパー等のフレキシブルエレクトロニクスの発展に伴い、廉価なプラスチック基板等を用いて成膜する必要があるため、低温プロセスで薄膜を作製することが求められてきている。
【０００７】
このような状況下、シリコン系半導体薄膜（アモルファスシリコン）よりも安定性が優れることから、酸化亜鉛、酸化インジウム等の金属酸化物からなる酸化物半導体薄膜が注目されている。
【０００８】
酸化インジウムは、〜１００ｃｍ２／Ｖｓという高移動度を有する材料であり、薄膜トランジスタの活性層への適用が期待される材料である。しかしながら、酸化インジウムは酸素欠損により容易にキャリアが生成するため、キャリア濃度の低減が困難である。加えて、酸化インジウムは、大気中（酸素存在下）で例えば５００℃の高温で加熱して結晶化させることにより、低キャリア濃度（１０１７ｃｍ−３以下）が実現可能であるが（非特許文献１）、一方で移動度が極端に低下するという問題点があった。このように熱処理温度が高いため、廉価なプラスチック基板等への酸化インジウムの成膜は困難であった。
以上から、酸化物半導体が有する高移動度特性を保ちつつ、キャリア濃度を容易にコントロールする手法の開発が望まれていた。
【０００９】
Ｉｎ，Ｇａ及びＺｎの酸化物は、キャリア濃度が１０１７ｃｍ−３付近においてホール移動度は〜１０ｃｍ２／Ｖｓであるうえ、低温プロセスでの成膜が可能である（非特許文献２及び非特許文献３）。しかしながら、Ｉｎ，Ｇａ及びＺｎの酸化物は、酸化インジウムにＧａ、Ｚｎ等の元素を多く添加しているため、添加金属が不純物散乱として作用するおそれがあった。不純物散乱とは、添加した不純物が散乱中心として働き、半導体中の伝導キャリアが散乱することを指し、半導体の移動度の低下を招くおそれがある。
【００１０】
母材の半導体材料に対して添加金属の量を少なく抑えることができれば、不純物散乱の影響を低減でき、高移動度な半導体薄膜の作製が可能となる。また、インジウムは希少金属であり、その価格も高騰していることからインジウムスズ酸化物（ＩＴＯ）等でリサイクル技術の開発が進んでいる。リサイクルの観点から酸化インジウム等の半導体に対して添加金属の量を微量に抑えることが望まれる。
【先行技術文献】
【非特許文献】
【００１１】
【非特許文献１】H.Nakazawa  et  al.,  Journal  of  Applied  Physics,  Vol.100  (2006-11),  p.093706-1〜093706-8
【非特許文献２】K.Nomura  et  al.,  Nature,  Vol.43  (2004-11),  p.488-492
【非特許文献３】第１９回先端技術大賞応募論文「アモルファス酸化物半導体の設計と高性能フレキシブル薄膜トランジスタの室温形成」神谷利夫  他
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明の目的は、低温プロセスで成膜でき、不純物散乱を低減して高い移動度を有する半導体薄膜の製造方法を提供することである。
【課題を解決するための手段】
【００１３】
本発明によれば、以下の半導体薄膜の製造方法等が提供される。
１．銅元素（Ｃｕ）を含有し、前記銅元素の全金属元素に対する原子比［Ｃｕ／全金属元素］が０．００１〜０．１であるスパッタリングターゲットを用いて成膜する半導体薄膜の製造方法。
２．前記スパッタリングターゲットが酸化インジウム（Ｉｎ２Ｏ３）又は酸化スズ（ＳｎＯ２）を含み、
前記銅元素の原子比が下記式を満たす１に記載の半導体薄膜の製造方法。
０．００１≦Ｃｕ／（Ｃｕ＋Ｘ）≦０．１
（式中、Ｘは、Ｉｎ又はＳｎ）
３．前記スパッタリングターゲットをスパッタリングして基板上に薄膜を成膜する工程を含み、
前記基板温度が５００℃以下であり、前記薄膜が非晶質部分を含む半導体薄膜である１又は２に記載の半導体薄膜の製造方法。
４．前記スパッタリングターゲットをスパッタリングして基板上に薄膜を成膜する工程、及び
前記薄膜をアニール処理する工程を含み、
前記アニーリング温度が５００℃以下であり、前記アニール処理後の薄膜が非晶質部分を含む半導体薄膜である１〜３のいずれかに記載の半導体薄膜の製造方法。
５．１〜４のいずれかの製造方法で得られる半導体薄膜を備える薄膜トランジスタ。
６．チャンネルエッチ型である５に記載の薄膜トランジスタ。
７．エッチストッパー型である５に記載の薄膜トランジスタ。
８．５〜７のいずれかに記載の薄膜トランジスタを備える半導体素子。
【発明の効果】
【００１４】
本発明によれば、低温プロセスで成膜でき、不純物散乱を低減して高い移動度を有する半導体薄膜の製造方法が提供できる。
【図面の簡単な説明】
【００１５】
【図１】本発明の薄膜トランジスタの実施形態を示す概略断面図である。
【図２】本発明の薄膜トランジスタの他の実施形態を示す概略断面図である。
【図３】実施例１で成膜した薄膜のＸ線回折測定結果を示す図である。
【図４】実施例２で成膜した薄膜のＸ線回折測定結果を示す図である。
【図５】実施例３で成膜した薄膜のＸ線回折測定結果を示す図である。
【発明を実施するための形態】
【００１６】
本発明の半導体薄膜の製造方法では、銅元素（Ｃｕ）を含有し、銅元素の全金属元素に対する原子比［Ｃｕ／全金属元素］が０．００１〜０．１であるスパッタリングターゲットを用いる。
銅を微量添加することにより、キャリアを容易にコントロールでき、不純物散乱の効果を抑えて、高移動度な半導体薄膜を得ることができる。
【００１７】
銅の他にスパッタリングターゲットが含む金属元素としては、Ｉｎ、Ｓｎ、Ｚｎ、Ｇａ、Ｇｅ、Ｚｒ、Ｍｏ、Ｎｂ、Ｔａ、Ｗ、Ｐｂ、Ａｌ等が挙げられ、好ましくはＩｎ又はＳｎである。
【００１８】
上記Ｃｕ／全金属元素が０．１を越える場合、不純物散乱の影響により移動度の低下を招くおそれ及びキャリア濃度が著しく低減（１０１３ｃｍ−３以下）するおそれがある。一方、Ｃｕ／全金属元素が０．００１未満の場合、得られる半導体薄膜は加熱処理により結晶化するおそれがある。
【００１９】
上記スパッタリングターゲットは、好ましくは酸化インジウム（Ｉｎ２Ｏ３）又は酸化スズ（ＳｎＯ２）を含み、スパッタリングターゲット中の銅元素及び元素Ｘの原子比が下記式を満たす。
０．００１≦Ｃｕ／（Ｃｕ＋Ｘ）≦０．１
（式中、Ｘは、Ｉｎ又はＳｎ）
スパッタリング中の銅元素及び元素Ｘは、より好ましくは下記式を満たす。
０．０４＜Ｃｕ／（Ｃｕ＋Ｘ）＜０．０９
スパッタリング中の銅元素及び元素Ｘは、さらに好ましくは下記式を満たす。
０．０５＜Ｃｕ／（Ｃｕ＋Ｘ）＜０．０８５
【００２０】
酸化インジウム又は酸化スズに銅を微量添加することにより高移動度を保ったまま効率的にキャリア濃度を低減させることが可能である。
低キャリア濃度（１０１３〜１０１７ｃｍ−３）であっても高移動度な薄膜が得られる理由としては、添加金属の量が微量であるため、不純物散乱の影響が低減した等が考えられる。即ち、銅は微量添加でキャリア低減効果が非常に大きい元素であり、銅が酸素をトラップして酸素欠損を抑制していること等が考えられる。
【００２１】
また、添加する銅が微量に抑えることができるので、インジウム等の希少金属のリサイクルを効率的に行うことができる。
【００２２】
上記式において、Ｃｕ／（Ｃｕ＋Ｘ）が０．１を越える場合、不純物散乱の影響により移動度の低下を招くおそれ及びキャリア濃度が著しく低減（１０１３ｃｍ−３以下）するおそれがある。一方、Ｃｕ／（Ｃｕ＋Ｘ）が０．００１未満の場合、得られる半導体薄膜は加熱処理により結晶化するおそれがある。
【００２３】
本発明の半導体薄膜の製造方法は、低温プロセスが適用可能であり、例えば廉価なポリエチレンテレフタレート（ＰＥＴ）といったプラスチック等のフレキシブル基板上に半導体薄膜を成膜することができる。
【００２４】
本発明の半導体薄膜の製造方法は、好ましくはスパッタリングターゲットをスパッタリングして基板上に薄膜を成膜する工程を含み、基板温度が５００℃以下である。
上記基板温度は、より好ましくは５℃以上３００℃以下であり、さらに好ましくは１０℃以上２００℃以下、特に好ましくは２０℃以上１５０℃以下である。
【００２５】
本発明の半導体薄膜の製造方法は、好ましくはスパッタリングターゲットをスパッタリングして基板上に薄膜を成膜する工程、及び薄膜をアニール処理する工程を含み、アニーリング温度が５００℃以下である。成膜後のアニール処理により、キャリア密度を制御することが可能であり、必要に応じて成膜後のアニール処理を行う。
上記アニール処理温度は、より好ましくは２０℃以上５００℃以下であり、さらに好ましくは４０℃以上３００℃以下であり、特に好ましくは５０℃以上１５０℃以下である。
【００２６】
尚、上記アニール処理は、酸素存在下又は酸素の非存在下、ランプアニール装置（ＬＡ；Ｌａｍｐ  Ａｎｎｅａｌｅｒ）、急速熱アニール装置（ＲＴＡ；Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｅｒ）、又はレーザーアニール装置を用いて行うことができる。
また、アニール処理時間は、好ましくは６００分以下であり、より好ましくは１分以上５００分以下であり、さらに好ましくは３分以上３００分以下であり、特に好ましくは５分以上１８０分以下である。
【００２７】
基板温度を５００℃以下及び／又はアニール処理温度を５００℃以下とすることにより、得られる半導体薄膜の少なくとも一部を非晶質とすることができる。
半導体薄膜が非晶質であることは、Ｘ線回折測定において明瞭なピークが観測されないことにより確認することができる。
【００２８】
基板温度を５００℃以下及び／又はアニール処理温度を５００℃以下とすることにより、得られる半導体薄膜の少なくとも一部を非晶質とすることができる。
半導体薄膜が非晶質であることは、Ｘ線回折測定において明瞭なピークが観測されないことにより確認することができる。
【００２９】
本発明の製造方法により得られる半導体薄膜（以下、本発明の半導体薄膜と言う場合がある）は、好ましくはキャリア濃度が１０１７ｃｍ−３以下である。キャリア濃度が１０１７ｃｍ−３超の場合、半導体薄膜を薄膜トランジスタ等の素子に用いた場合、漏れ電流の発生と供に、ノーマリーオンになってしまったり、ｏｎ−ｏｆｆ比が小さくなってしまったりすることにより、良好なトランジスタ性能が発揮できないおそれがある。
【００３０】
上記キャリア濃度は、ホール測定装置を用いることで測定することができ、例えば測定条件は以下のとおりである。
室温（２５℃）、０．５Ｔ、１０−４−１０−１２Ａ、ＡＣ磁場ホール測定
後述するホール移動度も同様の条件で測定することができる。
【００３１】
例えば、低温プロセス（基板温度が５００℃以下及び／又はアニール処理温度が５００℃以下）で本発明の半導体薄膜を製造する場合、半導体薄膜のキャリア濃度を１０１７ｃｍ−３以下にするため、好ましくは成膜時の酸素分圧を３〜１０％とする。
【００３２】
本発明の半導体薄膜は、ホール移動度が好ましくは２ｃｍ２／Ｖｓ以上である。ホール移動度が２ｃｍ２／Ｖｓ未満の場合、薄膜トランジスタの電界効果移動度が小さくなってしまい、スイッチング素子として用いた場合に、アモルファスシリコンと同様に、スイッチング速度が遅く、高速な動画の表示に追従できないおそれがある。
【００３３】
本発明の半導体薄膜は、その膜厚が好ましくは１０〜５００ｎｍであり、より好ましくは２０〜３００ｎｍであり、さらに好ましくは３０〜２００ｎｍである。
【００３４】
本発明の酸化物半導体薄膜の製造方法に用いるスパッタリングターゲット（以下、本発明のスパッタリングターゲットと言う場合がある）は、公知の方法で製造することができる。
本発明のスパッタリングターゲットの原料は、母材となる半導体材料に微量の銅を本発明の要件（０．００１≦Ｃｕ／全金属元素≦０．１：原子比）を満たすように添加することにより調製できる。
上記スパッタリングターゲットの原料の組成は、そのまま得られるターゲットの組成とみなすことができる。
【００３５】
上記半導体材料としては、例えば酸化インジウム、酸化スズ、酸化亜鉛等が挙げられ、好ましくは酸化インジウム又は酸化スズである。
また、添加する銅としては、例えば酸化銅（II）（ＣｕＯ）が挙げられる。
【００３６】
本発明のスパッタリングターゲットは、さらに本発明の効果を損なわない範囲で、例えば正四価の金属元素を含有してもよい。本発明のスパッタリングターゲットを用いて得られる酸化物半導体膜は非晶質を含みうる膜であり、正四価の金属元素を含む場合であっても、キャリヤー発生の効果（ドーピング効果）を抑えることができ、安定した半導体特性を示すことができる。
【００３７】
上記正四価の金属元素としては、Ｓｎ，Ｚｒ，Ｇｅ，Ｔｉ，Ｃｅ，Ｎｂ，Ｔａ，Ｍｏ及びＷが挙げられる。
【００３８】
本発明の半導体薄膜は、薄膜トランジスタに好適に用いることができる。
本発明の半導体薄膜は高移動度半導体薄膜であるので、例えば薄膜トランジスタがディスプレイ表示用である場合、画素の高速スイッチングが可能となる。同様に、本発明の半導体薄膜は、高移動度半導体薄膜であるので、薄膜トランジスタの小型化が可能であり、薄膜トランジスタ及び当該薄膜トランジスタを備える半導体素子の高輝度化及び低消費電力化に貢献することができる。
【００３９】
本発明の半導体薄膜を備える薄膜トランジスタ（以下、本発明の薄膜トランジスタと言う場合がある）は、好ましくはチャンネルエッチ型又はエッチストッパー型である。
【００４０】
図１は、本発明の薄膜トランジスタの実施形態を示す概略断面図である。
薄膜トランジスタ１は、基板１０及びゲート絶縁膜３０の間にゲート電極２０を挟持しており、ゲート絶縁膜３０上には半導体薄膜（チャンネル層）４０が活性層として積層されている。さらに、半導体薄膜４０の端部付近を覆うようにしてソース電極５０及びドレイン電極５２がそれぞれ設けられている。半導体薄膜４０、ソース電極５０及びドレイン電極５２で囲まれた部分にチャンネル部６０を形成している。
尚、図１の薄膜トランジスタ１はいわゆるチャンネルエッチ型薄膜トランジスタである。本発明の薄膜トランジスタは、チャンネルエッチ型薄膜トランジスタに限定されず、本技術分野で公知の素子構成を採用できる。例えば、エッチストッパー型の薄膜トランジスタでもよい。
【００４１】
図２は、本発明の薄膜トランジスタの他の実施形態を示す概略断面図である。尚、上述した薄膜トランジスタ１と同じ構成部材には同じ番号を付し、その説明を省略する。
薄膜トランジスタ２は、いわゆるエッチストッパー型の薄膜トランジスタである。薄膜トランジスタ２は、チャンネル部６０を覆うようにエッチストッパー７０が形成されている点を除き、上述した薄膜トランジスタ１と同じ構成である。半導体薄膜４０の端部付近及びエッチストッパー７０の端部付近を覆うようにしてソース電極５０及びドレイン電極５２がそれぞれ設けられている。
【００４２】
本発明では、半導体薄膜４０に本発明の半導体薄膜を使用する。
尚、例えば半導体薄膜を非晶質膜とすることにより、エッチング加工性に優れ、薄膜トランジスタの生産性を高くできる。
【実施例】
【００４３】
以下、実施例及び比較例を挙げて本発明をより具体的に説明するが、本発明はこれらの実施例によって何ら限定されるものではない。
【００４４】
実施例１
酸化インジウムに対して酸化銅（II）を３ｗｔ％添加した、インジウム元素と銅元素との原子比Ｃｕ／（Ｃｕ＋Ｉｎ）が０．０５１であるスパッタリングターゲットを用いて、酸素とアルゴンの混合ガス雰囲気下、ＲＦマグネトロンスパッタ法により、ガラス基板上に銅添加酸化インジウム薄膜を１００ｎｍ成膜した。
【００４５】
スパッタ条件は以下の通りである。
基板温度；２５℃
スパッタ圧力；０．１２Ｐａ
雰囲気ガス；Ａｒ９０％，Ｏ２１０％
投入電力；１００Ｗ
【００４６】
得られた銅添加酸化インジウム薄膜のキャリア濃度及びホール移動度をホール測定装置により評価した。その結果、成膜直後の薄膜のキャリア濃度は１．２１×１０１５ｃｍ−３であり、ホール移動度は１２．４ｃｍ２／Ｖｓであった。
【００４７】
成膜した銅添加酸化インジウム薄膜を大気中（酸素存在下）で、１００℃及び１５０℃でそれぞれ１時間加熱した。
１００℃及び１５０℃で１時間加熱処理をした薄膜のキャリア濃度及びホール移動度を、成膜直後の薄膜と同様にしてそれぞれ評価した。その結果、１００℃で１時間加熱処理した薄膜のキャリア濃度は５．９６×１０１６ｃｍ−３であり、ホール移動度は１５．１ｃｍ２／Ｖｓであった。また、１５０℃で１時間加熱処理した薄膜のキャリア濃度は９．４２×１０１６ｃｍ−３であり、ホール移動度は１９．７ｃｍ２／Ｖｓであった。
【００４８】
成膜直後の薄膜、１００℃で１時間加熱処理した薄膜、及び１５０℃で１時間加熱処理をした薄膜についてＸ線回折測定を行った。その結果、すべての薄膜において明瞭なピークは観測されず、製造した銅添加酸化インジウム薄膜は非晶質であることが確認された。結果を図３に示す。
【００４９】
実施例２
酸化インジウムに対して酸化銅（II）を５ｗｔ％添加した、インジウム元素と銅元素との原子比Ｃｕ／（Ｃｕ＋Ｉｎ）が０．０８４であるスパッタリングターゲットを用いた他は実施例１と同様にして銅添加酸化インジウム薄膜を成膜した。
【００５０】
得られた銅添加酸化インジウム薄膜のキャリア濃度及びホール移動度をホール測定装置により評価した。その結果、成膜直後の薄膜のキャリア濃度は８．０６×１０１３ｃｍ−３であり、ホール移動度は１１．９ｃｍ２／Ｖｓであった。
【００５１】
成膜した銅添加酸化インジウム薄膜を大気中（酸素存在下）で、１５０℃及び２００℃でそれぞれ１時間加熱した。
１５０℃及び２００℃で１時間加熱処理をした薄膜のキャリア濃度及びホール移動度を、成膜直後の薄膜と同様にしてそれぞれ評価した。その結果、１５０℃で１時間加熱処理した薄膜のキャリア濃度は１．５３×１０１４ｃｍ−３であり、ホール移動度は１５．８ｃｍ２／Ｖｓであった。また、２００℃で１時間加熱処理した薄膜のキャリア濃度は２．８７×１０１６ｃｍ−３であり、ホール移動度は２１．７ｃｍ２／Ｖｓであった。
【００５２】
成膜直後の薄膜、１５０℃で１時間加熱処理した薄膜、及び２００℃で１時間加熱処理をした薄膜についてＸ線回折測定を行った。その結果、すべての薄膜において明瞭なピークは観測されず、製造した銅添加酸化インジウム薄膜は非晶質であることが確認された。結果を図４に示す。
【００５３】
実施例３
雰囲気ガスにＡｒ９５％及びＯ２５％の混合ガスを用いた他は実施例２と同様にして銅添加酸化インジウム薄膜を成膜した。
【００５４】
得られた銅添加酸化インジウム薄膜のキャリア濃度及びホール移動度をホール測定装置により評価した。その結果、成膜直後の薄膜のキャリア濃度は１．２０×１０１７ｃｍ−３であり、ホール移動度は２１．７ｃｍ２／Ｖｓであった。
【００５５】
成膜直後の薄膜について、Ｘ線回折測定を行った。その結果、得られた薄膜において明瞭なピークは観測されず、製造した銅添加酸化インジウム薄膜は非晶質であることが確認された（図５）。
【００５６】
実施例４
基板としてＰＥＴ基板を用いた他は実施例３と同様にして銅添加酸化インジウム薄膜を成膜した。
得られた銅添加酸化インジウム薄膜のキャリア濃度及びホール移動度をホール測定装置により評価した。その結果、成膜直後の薄膜のキャリア濃度は１．８３×１０１７ｃｍ−３であり、ホール移動度は１９．６ｃｍ２／Ｖｓであった。
【００５７】
実施例５
基板１０であるＰＥＴ基板上に、実施例４と同様にして膜厚が５０ｎｍの銅添加酸化インジウム薄膜（半導体薄膜４０）を成膜し、図１の構成を有するチャネル長さＬ＝６μｍ、チャネル幅Ｗ＝１００μｍのボトムゲート型の薄膜トランジスタを作製した。
上記薄膜トランジスタにおいて、ゲート絶縁膜３０として厚み１００ｎｍのＳｉＮＸ、ゲート電極２０として厚み１１０ｎｍのＩＴＯ（Ｉｎ２Ｏ３−ＳｎＯ２）を用いた。また、ソース電極５０、ドレイン電極５２の各電極としてＴｉ（３０ｎｍ）/Ａｕ（８０ｎｍ）を用いた。
その結果、作製した薄膜トランジスタは、ノーマリーオフの特性を示す薄膜トランジスタであり、出力特性は明瞭なピンチオフを示した。
【００５８】
比較例１
酸化インジウムに対して酸化銅（II）を７ｗｔ％添加した、インジウム元素と銅元素との原子比Ｃｕ／（Ｃｕ＋Ｉｎ）が０．１１６であるスパッタリングターゲットを用いた他は実施例１と同様にして銅添加酸化インジウム薄膜を成膜した。
【００５９】
得られた銅添加酸化インジウム薄膜のキャリア濃度及びホール移動度をホール測定装置により評価した。その結果、成膜直後の薄膜は、キャリア濃度が低く（１０１３ｃｍ−３以下）、その抵抗が高抵抗なため、キャリア濃度及びホール移動度は測定できなかった。
【００６０】
比較例２
酸化インジウムのみからなるスパッタリングターゲットを用い、スパッタ圧力を０．３Ｐａとし、膜厚を５０ｎｍとした他は実施例１と同様にして酸化インジウム薄膜を成膜した。
【００６１】
得られた酸化インジウム薄膜のキャリア濃度及びホール移動度をホール測定装置により評価した。その結果、成膜直後の薄膜のキャリア濃度は９．２３×１０１７ｃｍ−３であり、ホール移動度は２８．７ｃｍ２／Ｖｓであった。
尚、通常、室温で成膜した酸化インジウム薄膜はキャリア濃度が高いため、薄膜トランジスタを構成したときに漏れ電流が発生してしまうとともに、ノーマリーオンになってしまったり、ｏｎ−ｏｆｆ比が小さくなってしまったりすることにより、良好なトランジスタ性能が発揮できないおそれがある。
【００６２】
成膜した酸化インジウム薄膜を大気中（酸素存在下）で、１５０℃で１時間加熱した。
１５０℃で１時間加熱処理をした薄膜のキャリア濃度及びホール移動度を、成膜直後の薄膜と同様にして評価した。その結果、１５０℃で１時間加熱処理した薄膜のキャリア濃度は６．５１×１０１８ｃｍ−３であり、ホール移動度は３８．８ｃｍ２／Ｖｓであった。
尚、通常、低温（例えば１５０℃）で加熱処理した酸化インジウム薄膜は、室温で成膜した酸化インジウム薄膜同様にキャリア濃度が高いため、薄膜トランジスタを構成したときに良好なトランジスタ特性が得られないおそれがある。
【００６３】
成膜直後の薄膜、及び１５０℃で１時間加熱処理した薄膜についてＸ線回折測定を行った。その結果、すべての薄膜において明瞭なピークは観測されず、製造した酸化インジウム薄膜は非晶質であることが確認された。
【００６４】
比較例３
雰囲気ガスにＡｒ９４％及びＯ２６％の混合ガスを用いた他は比較例２と同様にして酸化インジウム薄膜を成膜した。
【００６５】
得られた酸化インジウム薄膜のキャリア濃度及びホール移動度をホール測定装置により評価した。その結果、成膜直後の薄膜のキャリア濃度は９．１４×１０１８ｃｍ−３であり、ホール移動度は４１．２ｃｍ２／Ｖｓであった。
尚、通常、室温で成膜した酸化インジウム薄膜はキャリア濃度が高いため、薄膜トランジスタを構成したときに漏れ電流が発生してしまうとともに、ノーマリーオンになってしまったり、ｏｎ−ｏｆｆ比が小さくなってしまったりすることにより、良好なトランジスタ性能が発揮できないおそれがある。
【００６６】
成膜した酸化インジウム薄膜を大気中（酸素存在下）で、１５０℃で１時間加熱した。
１５０℃で１時間加熱処理をした薄膜のキャリア濃度及びホール移動度を、成膜直後の薄膜と同様にして評価した。その結果、１５０℃で１時間加熱処理した薄膜のキャリア濃度は１．６９×１０１９ｃｍ−３であり、ホール移動度は４３．６ｃｍ２／Ｖｓであった。
尚、通常、低温（例えば１５０℃）で加熱処理した酸化インジウム薄膜においても、室温で成膜した酸化インジウム薄膜同様にキャリア濃度が高いため、薄膜トランジスタを構成したときに良好なトランジスタ特性が得られないおそれがある。
【００６７】
成膜直後の薄膜、１５０℃で１時間加熱処理した薄膜についてＸ線回折測定を行った。その結果、すべての薄膜において明瞭なピークは観測されず、製造した酸化インジウム薄膜は非晶質であることが確認された。
【産業上の利用可能性】
【００６８】
本発明の製造方法により得られる半導体薄膜は、トランジスタのチャネル層として使用できる。特に、本発明の製造方法は、低温プロセスが適用可能であるため、プラスチック基板上に半導体薄膜が成膜可能であり、電子ペーパー等のフレキシブルディスプレイに適用できる。
【符号の説明】
【００６９】
１，２  薄膜トランジスタ
１０  基板
２０  ゲート電極
３０  ゲート絶縁膜
４０  半導体薄膜
５０  ソース電極
５２  ドレイン電極
６０  チャンネル部
７０  エッチストッパー
【図１】
2010219214.tif 000003
【図２】
2010219214.tif 000004
【図３】
2010219214.tif 000005
【図４】
2010219214.tif 000006
【図５】
2010219214.tif 000007