(57)【要約】【課題】ＭＯＳ型固体撮像装置における読み出し特性の改善を図る。【解決手段】第２導電型の半導体領域２６とその表面の第１導電型のアキュムレーション領域２７を有する光電変換部２３と、フローティングディフージョン部２４と、ｎ型半導体による転送ゲート電極３２と、転送ゲート電極３２の光電変換部側に絶縁膜３３を介して形成されたｎ型半導体によるサイドウォール３４と、転送ゲート電極３２のフローティングディフージョン部側に形成された絶縁層によるサイドウォール３５とを有する。アキュムレーション領域２７は、サイドウォール３４直下に形成されないか、もしくは一部がサイドウォール３４と重なり、光電変換部側のサイドウォール３４に、転送ゲート電極３２の電圧がカップリング容量を通じて印加され、電荷読み出し時に、転送ゲート電極３２に読み出し電圧が印加され、電荷蓄積時に、転送ゲート電極３２に、光電変換部側のサイドウォール直下に信号電荷と逆の電荷が誘起される電圧が印加される。【選択図】図２
2010219563.tif 000002
【特許請求の範囲】
【請求項１】
第２導電型の半導体領域とその表面の第１導電型のアキュムレーション領域を有する光電変換部と、
フローティングディフージョン部と、
ｎ型半導体による転送ゲート電極と、
前記転送ゲート電極の前記光電変換部側に絶縁膜を介して形成されたｎ型半導体によるサイドウォールと、
前記転送ゲート電極の前記フローティングディフージョン部側に形成された絶縁層によるサイドウォールとを有し、
前記アキュムレーション領域は、前記サイドウォール直下に形成されないか、もしくは一部がサイドウォールと重なり、
前記光電変換部側のサイドウォールには、前記転送ゲート電極の電圧がカップリング容量を通じて印加され、
電荷読み出し時に、前記転送ゲート電極に読み出し電圧が印加され、
電荷蓄積時に、前記転送ゲート電極に、前記光電変換部側のサイドウォール直下に信号電荷と逆の電荷が誘起される電圧が印加される
固体撮像装置。
【請求項２】
前記光電変換部の半導体領域及び前記フローティングディフージョン部がｎ型半導体領域で形成され、
前記アキュムレーション領域がｐ型半導体領域で形成され、
電荷読み出し時に、前記転送ゲート電極に正電圧が印加され、
電荷蓄積時に、前記転送ゲート電極に負電圧が印加される
請求項１記載の固体撮像装置。
【請求項３】
固体撮像装置と、
前記固体撮像装置の光電変換部に入射光を導く光学系と、
前記固体撮像装置の出力信号を処理する信号処理回路を備え、
前記固体撮像装置は、
第２導電型の半導体領域とその表面の第１導電型のアキュムレーション領域を有する光電変換部と、
フローティングディフージョン部と、
ｎ型半導体による転送ゲート電極と、
前記転送ゲート電極の前記光電変換部側に絶縁膜を介して形成されたｎ型半導体によるサイドウォールと、
前記転送ゲート電極の前記フローティングディフージョン部側に形成された絶縁層によるサイドウォールとを有し、
前記アキュムレーション領域は、前記サイドウォール直下に形成されないか、もしくは一部がサイドウォールと重なり、
前記光電変換部側のサイドウォールには、前記転送ゲート電極の電圧がカップリング容量を通じて印加され、
電荷読み出し時に、前記転送ゲート電極に読み出し電圧が印加され、
電荷蓄積時に、前記転送ゲート電極に、前記光電変換部側のサイドウォール直下に信号電荷と逆の電荷が誘起される電圧が印加される
電子機器。
【請求項４】
前記光電変換部の半導体領域及び前記フローティングディフージョン部がｎ型半導体領域で形成され、
前記アキュムレーション領域がｐ型半導体領域で形成され、
電荷読み出し時に、前記転送ゲート電極に正電圧が印加され、
電荷蓄積時に、前記転送ゲート電極に負電圧が印加される
請求項３記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置、及びこの固体撮像装置を備えた電子機器に関する。
【背景技術】
【０００２】
固体撮像装置は、ＣＣＤ（Charge Coupled Device）イメージセンサに代表される電荷
転送型固体撮像装置と、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）等のＭ
ＯＳ型イメージセンサに代表される増幅型固体撮像装置とに大別される。ＣＣＤイメージセンサとＭＯＳ型イメージセンサとを比較した場合、ＣＣＤイメージセンサでは、信号電荷の転送に高い駆動電圧を必要とするため、ＭＯＳ型イメージセンサに比べて電源電圧が高くならざるを得ない。
【０００３】
従って、近年、カメラ付携帯電話やＰＤＡ（Personal Digital Assistant）などのモバイル機器に搭載されている固体撮像装置としては、ＣＣＤイメージセンサに比べて電源電圧が低く、消費電力の観点などから、ＣＣＤイメージセンサよりも有利なＭＯＳ型イメージセンサが多く用いられている。
【０００４】
ＭＯＳ型イメージセンサは、単位画素が光電変換部であるフォトダイオードと複数のＭＯＳトランジスタで形成され、この複数の単位画素がアレイ状に配列された撮像領域と、周辺回路領域を有して構成される。
【０００５】
図１５に、従来、一般的なＭＯＳイメージセンサの画素の電荷読み出し部分の要部を示す。画素では、半導体基板１０１に光電変換部となるフォトダイオード１０２と、フォトダイオード１０２の信号電荷が読み出されるｎ型半導体領域、すなわちフローティングディフージョン部１０３が形成される。このフォトダイオード１０２及びフローティングディフージョン部１０３との間にゲート絶縁膜１０４を介してゲート電極（いわゆる転送ゲート電極）１０５を形成してなる転送トランジスタＴｒ１が形成され、ここに電荷読み出し部分が構成される。
【０００６】
フォトダイオード１０２は、電荷蓄積領域となるｎ型半導体領域１０７と、その表面の界面部分に形成したｐ型半導体領域、いわゆるｐ型アキュミュレーション（accumulation）層１０８とを有した埋め込み型フォトダイオードとして構成されている。このフォトダイオード１０２は、いわゆるＨＡＤ（Hole Accumulation Diode）センサとして構成され
る。ゲート電極１０５の側壁には、絶縁層によるサイドウォール１０６が形成される。
【０００７】
電荷蓄積期間では、ゲート電極１０５に０Ｖを印加し、転送トランジスタＴｒ１をオフ状態にしてフォトダイオード１０２に信号電荷を蓄積させる。読み出し時には、ゲート電極１０５に正の電圧を印加してフォトダイオード１０２に蓄積された信号電荷をフローティングディフージョン部１０３へ転送するようになされる。
【０００８】
フォトダイオード１０２では、電荷蓄積期間において、入射光量に応じた信号電荷と、光が入射しないが場合でもフォトダイオード１０２に流入する暗電流成分（暗電子）とが蓄積される。暗電子は、ゲート電極１０５下の絶縁膜−シリコン領域界面から湧き出る電子であって、固定パターン雑音となり、白点発生の原因となっている。
【０００９】
これを改善する技術として、特許文献１に示す、電荷蓄積期間において転送トランジスタのゲート電極に負電圧を印加することで暗電流を低減するＭＯＳイメージセンサが提案されている。このＭＯＳイメージセンサは、図１６に示すように、電荷蓄積期間に転送トランジスタＴｒ１のゲート電極１０５に負電圧−Ｖを印加するようにした構成である。この構成では、ゲート電極１０５に負電圧−Ｖを印加することにより、ゲート電極１０５の直下にホール（正孔）ｈを誘起して転送トランジスタＴｒ１をオフ状態にし、同時にゲート電極１０５の近傍のサイドウォール１０６直下にもフリンジ容量によりホールｈを誘起している。すなわち、ゲート電極１０５直下及びゲート電極１０５近傍のサイドウォール１０６直下は、電気的にホールピニング状態を作り出している。これにより、ゲート絶縁膜１０４及びその近傍のサイドウォール１０６とシリコン領域との界面で湧き出す電子をホールｈと再結合させて白点を抑制するようにしている。
【００１０】
また、特許文献２には、転送トランジスタのゲート電極を、真性半導体に対して仕事関数差をもつｐ型ポリシリコンで形成し、負電圧を導入しなくても、転送ゲート界面からの暗電流の発生を抑制するようにしたＭＯＳイメージセンサが提案されている。
【００１１】
ところで、フォトダイオード１０２の信号電荷をフローティングディフージョン部１０３へ読み出す場合、ｐ型アキュミュレーション層１０８がゲート電極１０５に近づいてくると、転送トランジスタＴｒ１の読み出し電圧Ｖｔｇが高くなり、読み出し難くなる。図３に信号電荷の読み出し前のポテンシャル分布と読み出し時のポテンシャル分布を示す。図１５の通常の電荷読み出し部分の構成においては、転送トランジスタＴｒ１のゲート電極１０５に読み出し電圧を印加して、読み出し前のポテンシャルａを変調させてフォトダイオード１０２の信号電荷を読み出すようにしている。このとき、読み出し電圧が低いと、図３に示すように、サイドウォール１０６直下にポテンシャルバリアｃが形成され信号電荷が読み出し難くなる。信号電荷を読み出し易くするためには、このポテシャルバリアｃを潰すだけの高い読み出し電圧が必要となる。なお、図３（Ａ）が従来例の読み出し部分に対応する。
【００１２】
近年のＭＯＳ固体撮像装置においては、読み出し特性の改善が望まれている。
【００１３】
信号電荷を読み出し易くするためには、高濃度のｐ型アキュミュレーション層１０８をゲート電極１０５から離すことが考えられるが、そうすると白点を誘発する。白点発生を抑制するために、ｐ型アキュミュレーション層１０８をゲート電極１０５近傍まで近づけると、読み出し電圧が高くなる。読み出し特性を良くすることと、白点発生を抑制することとは、相反する関係にある。
【００１４】
読み出し特性と、フォトダイオードの飽和電荷量（最大取扱電荷量）Ｑｓとの関係をみると、フォトダイオードのｎ型半導体領域の濃度を高くするとＱｓは高くなるが、読み出し難くなる。このｎ型半導体領域の濃度を高くすると白点の増加を招く。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００２−２１７３９７号公報
【特許文献２】特開２００６−３２６８１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
本発明は、上述の点に鑑み、読み出し特性の改善を図った固体撮像装置、及びこの固体撮像装置を備えた電子機器を提供するものである。
【課題を解決するための手段】
【００１７】
本発明に係る固体撮像装置は、第２導電型の半導体領域とその表面の第１導電型のアキュムレーション領域を有する光電変換部と、フローティングディフージョン部と、ｎ型半導体による転送ゲート電極と、転送ゲート電極の光電変換部側に絶縁膜を介して形成されたｎ型半導体によるサイドウォールと、転送ゲート電極の前記フローティングディフージョン部側に形成された絶縁層によるサイドウォールとを有する。アキュムレーション領域は、サイドウォール直下に形成されないか、もしくは一部がサイドウォールと重なる。光電変換部側のサイドウォールには、転送ゲート電極の電圧がカップリング容量を通じて印加される。そして、電荷読み出し時に、転送ゲート電極に読み出し電圧が印加され、電荷蓄積時に、転送ゲート電極には、光電変換部側のサイドウォール直下に信号電荷と逆の電荷が誘起される電圧が印加される。
【００１８】
本発明の固体撮像装置では、ｎ型半導体による転送ゲート電極の光電変換部側に、絶縁膜を介してｎ型半導体によるサイドウォールが形成されているので、転送ゲート電極に読み出し電圧が印加されると、カップリング容量によりｎ型半導体によるサイドウォールにも読み出し電圧が印加される。このため、サイドウォール直下の光電変換部のポテンシャルがバリアを形成せずになだらかに変調し、低電圧での信号電荷の読み出しができる。また、この構成では、電荷蓄積時には、ｎ型の転送ゲート電極下、及びｎ型のサイドウォール直下の領域はホールピンニング状態となり、白点発生が抑制される。
【００１９】
本発明に係る電子機器は、固体撮像装置と、固体撮像装置の光電変換部に入射光を導く光学系と、固体撮像装置の出力信号を処理する信号処理回路を備える。
固体撮像装置は、第２導電型の半導体領域とその表面の第１導電型のアキュムレーション領域を有する光電変換部と、フローティングディフージョン部と、ｎ型半導体による転送ゲート電極と、転送ゲート電極の光電変換部側に絶縁膜を介して形成されたｎ型半導体によるサイドウォールと、転送ゲート電極のフローティングディフージョン部側に形成された絶縁層によるサイドウォールとを有する。アキュムレーション領域は、サイドウォール直下に形成されないか、もしくは一部がサイドウォールと重なる。光電変換部側のサイドウォールには、転送ゲート電極の電圧がカップリング容量を通じて印加される。そして、電荷読み出し時に、転送ゲート電極に読み出し電圧が印加され、電荷蓄積時に、転送ゲート電極に、光電変換部側のサイドウォール直下に信号電荷と逆の電荷が誘起される電圧が印加される。
【００２０】
本発明の電子機器では、上記本発明に係る固体撮像装置を備えることにより、信号電荷の低電圧読み出しが可能になる。また、白点発生の抑制を可能にし、あるいは飽和電荷量の向上を可能にすることができる。
【発明の効果】
【００２１】
本発明に係る固体撮像装置によれば、信号電荷の読み出し特性を改善することができる。
本発明に係る電子機器によれば、固体撮像装置における信号電荷の読み出し特性を改善することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明が適用されるＭＯＳ型固体撮像装置の一例を示す概略構成図である。
【図２】本発明に係る固体撮像装置の第１実施の形態を示す構成図である。
【図３】Ａ、Ｂ及びＣ  従来の読み出し部分の断面図、本発明の第１実施の形態の読み出し部分の断面図及び読み出し前と読み出し時のポテンシャル分布図である。
【図４】本発明に係る固体撮像装置の第２実施の形態を示す構成図である。
【図５】本発明に適用される画素レイアウトの一例を示す平面図である。
【図６】図５の要部の拡大平面図である。
【図７】本発明に係る第２実施の形態の固体撮像装置の説明に供する断面図である。
【図８】本発明に係る固体撮像装置の第３実施の形態を示す構成図である。
【図９】本発明に係る固体撮像装置の第４実施の形態を示す構成図である。
【図１０】本発明に係る固体撮像装置の第５実施の形態を示す構成図である。
【図１１】本発明に係る固体撮像装置の転送ゲート電極例を示す構成図である。
【図１２】本発明に係る固体撮像装置の転送ゲート電極例を示す構成図である。
【図１３】本発明に係る固体撮像装置の転送ゲート電極例を示す構成図である。
【図１４】本発明に係る電子機器の概略構成図である。
【図１５】従来例に係る固体撮像装置の読み出し部分の構成図である。
【図１６】他の従来例に係る固体撮像装置の読み出し部分の構成図である。
【発明を実施するための最良の形態】
【００２３】
以下、図面を参照して本発明の実施の形態を説明する。
【００２４】
図１に、本発明に適用される固体撮像装置、すなわちＭＯＳ型固体撮像装置の一例の概略構成を示す。本例の固体撮像装置１は、半導体基板１１例えばシリコン基板に複数の光電変換素子を含む画素２が規則的に２次元的に配列された画素部（いわゆる撮像領域）３と、周辺回路部とを有して構成される。画素２は、光電変換素子となる例えばフォトダイオードと、複数の画素トランジスタ（いわゆるＭＯＳトランジスタ）を有して成る。複数の画素トランジスタは、例えば転送トランジスタ、リセットトランジスタ及び増幅トランジスタの３つのトランジスタで構成することができる、その他、例えば選択トランジスタを追加して４つのトランジスタで構成することもできる。これら単位画素の等価回路は通常と同様であるので、詳細説明を省略する。
【００２５】
周辺回路部は、垂直駆動回路４と、カラム信号処理回路５と、水平駆動回路６と、出力回路７と、制御回路８などを有して構成される。
【００２６】
制御回路８は、垂直同期信号、水平同期信号及びマスタクロックに基いて、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６などの動作の基準となるクロック信号や制御信号を生成し、これらの信号を垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に入力する。
【００２７】
垂直駆動回路４は、例えばシフトレジスタによって構成され、画素部３の各画素２を行単位で順次垂直方向に選択走査し、垂直信号線９を通して各画素２の光電変換素子となる例えばフォトダイオードにおいて受光量に応じて生成した信号電荷に基く画素信号をカラム信号処理回路５に供給する。
【００２８】
カラム信号処理回路５は、画素２の例えば列ごとに配置されており、１行分の画素２から出力される信号を画素列ごとに黒基準画素（有効画素領域の周囲に形成される）からの信号によってノイズ除去などの信号処理を行う。すなわちカラム信号処理回路５は、画素２固有の固定パターンノイズを除去するための、例えばＳ／Ｈ（サンプルホールド）回路及びＣＤＳ（Correlated Double Sampling：相関二重サンプリング）回路や、信号増幅等の信号処理を行う。カラム信号処理回路５の出力段には水平選択スイッチ（図示せず）が水平信号線１０との間に接続されて設けられる。
【００２９】
水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１０に出力させる。
出力回路７は、カラム信号処理回路５の各々から水平信号線１０を通して順次に供給される信号に対し、信号処理を行って出力する。
【００３０】
画素部３及び周辺回路部が形成された基板１１の上方には、層間絶縁膜を介して多層配線層が形成される。また、画素部３では、多層配線層の上に平坦化膜を介してオンチップカラーフィルタ、さらにその上にオンチップマイクロレンズが形成される。撮像領域の画素部以外の領域、より詳しくは、周辺回路部と撮像領域のフォトダイオード（いわゆる受光部）を除く他部領域とに遮光膜が形成される。この遮光膜は、例えば多層配線層の最上層の配線層で形成することができる。
【００３１】
次に、上述の単位画素２における光電変換部、フローティングディフージョン部及び転送トランジスタを含む、いわゆる読み出し部分に適用される本発明の実施の形態を説明する。
【００３２】
図２に、本発明に係る固体撮像装置の第１実施の形態、特にその読み出し部分の第１実施の形態を示す。本実施の形態に係る固体撮像装置２１は、第１導電型、本例ではｐ型の半導体基板２２の各単位画素の領域に、光電変換部となるフォトダイオード（ＰＤ）２３と、第１導電型のｎ型の半導体領域からなるフローティングディフージョン部（ＦＤ）２４と、転送トランジスタＴｒ１とからなる読み出し部分２５が形成される。
【００３３】
フォトダイオード２３は、第２導電型であるｎ型の半導体領域２６とその表面にｐ型アキュミュレーション層２７とを有した埋め込み型フォトダイオードで形成される。転送トランジスタＴｒ１は、フォトダイオード２３とフローティングディフージョン部２４との間の基板表面にゲート絶縁膜３１を介してｎ型の半導体すなわちポリシリコンによる転送ゲート電極（以下、ｎ＋ゲート電極という）３２を形成して構成される。この転送トランジスタＴｒ１では、フォトダイオード２３がソース領域となり、フローティングディフージョン部２４がドレイン領域となる。ゲート絶縁膜３１は、例えばシリコン酸化膜などで形成される。
【００３４】
さらに、ｎ＋ゲート電極３２のフォトダイオード２３側には、絶縁膜３３、例えばシリコン酸化膜を介してｎ型の半導体すなわちポリシリコンによるサイドウォール（以下、ｎ＋ポリサイドウォールという）３４が形成される。ｎ＋ゲート電極３２のフローティングディフージョン部２４側には、絶縁層によるサイドウォール（以下、絶縁サイドウォールという）３５が形成される。この絶縁サイドウォール３５は、本例では２層構造を有し、例えばシリコン酸化膜３３とシリコン窒化層３６の２層で形成される。絶縁サイドウォール３５は、１層構造、あるいは２層以上の多層構造で形成することもできる。
【００３５】
ｎ＋ポリサイドウォール３４はフォトダイオード２３のｎ型半導体領域２６に対応して形成される。ｎ型半導体領域２６は、一部がｎ＋ゲート電極３２に重なるように形成され、ｐ＋アキュミュレーション層２７は、一部がｎ＋ポリサイドウォール３４に重なるように形成される。フローティングディフージョン部２４は、一部が絶縁サイドウォール３５下を通りｎ＋ゲート電極３２の一部と重なるように形成される。
【００３６】
第１実施の形態に係る固体撮像装置２１によれば、フォトダイオード２３からフローティングディフージョン部２４へ信号電荷を読み出す、電荷読み出し時においては、ｎ＋ゲート電極３２に正電圧が印加される。この正電圧は、カップリング容量によりｎ＋ポリサイドウォール３４にも印加される。ｎ＋ポリサイドウォール３４にゲート電圧が印加されることにより、その直下のフォトダイオード２３のｎ型半導体領域２６のポテンシャルが変調される。このポテンシャル変調は、図３（Ｃ）における読み出し時のポテンシャル分布ｂに示すように、ｎ＋ポリサイドウォール３４直下ではポテンシャルバリアｃが潰されて、なだらかな勾配を有するように変調される。なお、図３（Ｂ）が本実施の形態の読み出し部分２５に対応する。このなだらかな勾配のポテンシャル分布ｂによって、読み出し易くなり、低電圧での信号電荷の読み出しができる。すなわち、読み出し特性が改善される。
【００３７】
信号電荷の蓄積期間ではｎ＋ゲート電極３２に負電圧が印加される。この負電圧はカップリング容量によりｎ＋ポリサイドウォール３４にも印加されるので、ｎ＋ポリサイドウォール３４直下のフォトダイオード２３のｎ型半導体領域２６の表面にホールｈが誘起される。すなわち、ｎ＋ポリサイドウォール３４直下のｎ型半導体領域２６の表面が、いわゆるホールピニング状態となる。同時に、ｎ＋ゲート電極３２直下のチャネル表面もホールピニング状態となる。チャネル表面及びｎ＋ポリサイドウォール３４直下のフォトダイオード２３のｎ型半導体領域２６表面がホールピニングされるので、絶縁膜界面から湧き出た電子はホールｈと再結合し、白点の発生を抑制することができる。
【００３８】
フローティングディフージョン部２４側のサイドウォール３５が絶縁サイドウォールで形成されるので、フローティングディフージョン部２４の容量を低下させ、変換効率を向上することができる。この場合のフローティングディフージョン部２４の容量とは、フローティングディフージョン部２４とサイドウォール３５とのオーバラップ容量であり、例えばこのサイドウォール３５をフォトダイオード２３側と同様にポリサイドウォールで形成した場合にはオーバラップ容量が大きくなり、変換効率が低下する。
【００３９】
図４に、本発明に係る固体撮像装置の第２実施の形態、特にその読み出し部分の第２実施の形態を示す。図４は、図５の画素レイアウト及び図６（図５の要部の拡大図）のＡ−Ａ線上の断面図である。
【００４０】
まず、図５を用いて画素レイアウトについて説明する。本実施の形態に係る固体撮像装置の画素レイアウトは、４つの光電変換部に対して所要の画素トランジスタを共有させた、いわゆる４画素共有を１単位とした画素レイアウトである。この固体撮像装置では、図５に示すように、４つの光電変換部４２、４３、４４及び４５が２列２行に配置される。この４つの光電変換部４２〜４５に囲まれた中央部の共通する１つのフローティングディフージョン部４６が配置される。
【００４１】
各４つの光電変換部４２〜４５のそれぞれの角部とフローティングディフージョン部４６との間に、略三角形状の転送ゲート電極４７、４８，４９及び５０が形成され、各対応する転送トランジスタＴｒ１１、Ｔｒ１２、Ｔｒ１３及びＴｒ１４が形成される。転送ゲート電極４７〜５０は、それぞれ光電変換部４２〜４５側を底辺とし、フローティングディフージョン部４６側が頂部とする略三角形状に形成される。
【００４２】
４つの光電変換部４２〜４５の群の例えば下側に４つの光電変換部４２〜４５に対して共通の画素トランジスタ、すなわちリセットトランジスタＴｒ２、増幅トランジスタＴｒ３及び選択トランジスタＴｒ４が配置される。リセットトランジスタＴｒ２は、対のソース・ドレイン領域５１及び５２と、ゲート絶縁膜を介して形成したリセットゲート電極５５とにより構成される。増幅トランジスタＴｒ３は、対のソース・ドレイン領域５２及び５３と、ゲート絶縁膜を介して形成した増幅ゲート電極５６とにより構成される。選択トランジスタＴｒ４は、対のソース・ドレイン領域５３及び５４と、ゲート絶縁膜を介して形成した選択ゲート電極５７とにより構成される。
【００４３】
図６に、図５における１つの読み出し部分の拡大した詳細構成を示す。図４は、図６のＡ−Ａ線上の断面図に相当する。
【００４４】
第２実施の形態に係る固体撮像装置４１は、図４に示すように、第１導電型、本例ではｐ型の半導体基板６１の各単位画素（共有画素を構成する各画素）の領域に、光電変換部４３と、第１導電型のｎ型の半導体領域からなるフローティングディフージョン部（ＦＤ）４６と、転送トランジスタＴｒ１２とからなる読み出し部分６３が形成される。
【００４５】
転送トランジスタＴｒ１２は、光電変換部４３とフローティングディフージョン部４６との間の基板表面にゲート絶縁膜７１を介してｎ＋ゲート電極４８を形成して構成される。転送トランジスタＴｒ１２では、光電変換部４３がソース領域となり、フローティングディフージョン部４６がドレイン領域となる。ゲート絶縁膜７１は、例えばシリコン酸化膜などで形成される。
【００４６】
ｎ＋ゲート電極４８の光電変換部４３側には、絶縁膜７３、例えばシリコン酸化膜を介してｎ＋ポリサイドウォール７４が形成される。ｎ＋ゲート電極４８のフローティングディフージョン部４７側には、絶縁サイドウォール７５が形成される。絶縁サイドウォール７５は、本例では２層構造を有し、例えばシリコン酸化膜７３とシリコン窒化層７６の２層で形成される。絶縁サイドウォール７５は１層構造、あるいは２層以上の多層構造で形成することもできる。
【００４７】
そして、本実施の形態では、特に、光電変換部４３を第１のフォトダイオード（ＰＤ１）６４と第２のフォトダイオード（ＰＤ２）６５とから構成される。第１のフォトダイオード６４は、第２導電型であるｎ型の半導体領域６６と、その表面にｐ型アキュミュレーション層６７とを有した埋め込み型フォトダイオードで形成される。第２のフォトダイオード６５は、第２導電型であるｎ型の半導体領域６８と、その表面がｎ＋ポリサイドウォール７４でホールピニングされた領域を有するフォトダイオードで形成される。
【００４８】
すなわち、第２のフォトダイオード６５は、表面に後述で明らかになる転送ゲート電極の電界、あるいはポリサイドウォールにより信号電荷と逆の電荷が励起されるフォトダイオードで形成される。
【００４９】
第１のフォトダイオード６４は、光電変換部４３を形成する領域にわたって形成される。第２のフォトダイオード６５は、第１のフォトダイオード６４より浅く、第１のフォトダイオード６４の不純物濃度より高い不純物濃度を有し、かつｎ＋ゲート電極４８近傍に形成される。すなわち、第２のフォトダイオード６５では、そのｎ型半導体領域６８が第１のフォトダイオード６４のｎ型半導体領域６６より浅く形成される。さらに、ｎ型半導体領域６８は、その不純物濃度が、第１のフォトダイオード６４のｎ型半導体領域６６の不純物濃度より高く設定され、かつｎ＋ゲート電極４８近傍に形成されるようになす。
【００５０】
第１のフォトダイオード６４のｐ型アキュミュレーション層６７は、第２のフォトダイオード６５のｎ型半導体領域６８上まで延長して形成されるも、ｎ＋ポリサイドウォール７４直下には形成されない。ｐ型アキュミュレーション層６７は、ｎ＋ポリサイドウォール７４直下に僅かに入り込んで形成してもよい。
【００５１】
本例では、第１のフォトダイオード６４のｎ型半導体領域６６は、一部がｎ＋ゲート電極４８と重なるように、ｎ＋ゲート電極４８直下に入り込んで形成される。また、第２のフォトダイオード６５のｎ型半導体領域６８は、第１のフォトダイオード６４のｎ型半導体領域６６内に存し、その一部がｎ＋ゲート電極４８と重なるようにｎ＋ゲート電極４８直下に入り込んで形成される。素子分離部７７は、第２導電型半導体層、本例ではｐ型半導体層で形成される。
【００５２】
ｎ＋ポリサイドウォール７４側のシリコン酸化膜７３は、絶縁サイドウォール７５のシリコン酸化膜７３より薄く形成される。ｎ＋ポリサイドウォール７４は、図示の例では４５度に傾斜した三角形状、すなわちテーパー角θ１が４５度の三角形状に形成される。ｎ＋ポリサイドウォール７４におけるテーパー角θ１としては、４０度〜５０度が好ましい。なお、ｎ＋ポリサイドウォール７４は、絶縁サイドウォール７５と同じように丸型状に形成してもよい。
【００５３】
本実施の形態における読み出し部分６３の形成は、全てセルファラインで形成される。すなわち、ｎ＋ゲート電極４８を形成した後、ｎ＋ゲート電極４８と第１フォトレジストマスクを介して、イオン注入により第１のフォトダイオード６４のｎ型半導体領域６６を形成する。また、ｎ＋ゲート電極４８と第２フォトレジストマスクを介して、イオン注入によりフローティングディフージョン部４６を形成する。ｎ＋ゲート電極４８と第３フォトレジストマスクを介して、イオン注入により第２のフォトダイオード６５のｎ型半導体領域６８を形成する。さらに、絶縁サイドウォール７５及び絶縁膜７３を含むｎ＋ポリサイドウォール７４を形成した後、ｎ＋ポリサイドウォール７４と第４フォトレジストマスクを介して、第１のフォトダイオード６４のｐ型アキュミュレーション層６７を形成する。
【００５４】
第２実施の形態に係る固体撮像装置によれば、電荷蓄積期間に第１及び第２のフォトダイオード６４及び６５で光電変換して生成された信号電荷（この例では電子）は、不純物濃度が高い第２のフォトダイオード６５のｎ型半導体領域６８に蓄積される。つまり、ｎ＋ゲート電極４８に近い領域に信号電荷が蓄積される。
【００５５】
信号電荷の読み出し時には、信号電荷がｎ＋ゲート電極４８に近くかつ浅い領域の第２のフォトダイオード６５に蓄積されているので、読み出し電圧が印加されたときに直ぐに第２のフォトダイオード６５のポテンシャルが変調され易くなり、信号電荷の読み出しがし易くなる。さらに、第２のフォトダイオード６５の表面にｐ型アキュミュレーション層がなく、またｎ＋ポリサイドウォール７４の電位でｎ＋ポリサイドウォール７４直下にはポテンシャルバリアが発生しないので信号電荷が読み出しやすい。すなわち、電荷読み出し時、ｎ＋ゲート電極４８に正電圧が印加されて転送トランジスタＴｒ１２がオンする。このオン時にも、前述の第１実施の形態と同様に、カップリング容量でｎ＋ポリサイドウォール７４の電位が変調され、ｎ＋ポリサイドウォール７４直下ではポテンシャルバリアの無いなだらかな勾配のポテンシャルに変調される。従って、上記の事象がと相俟って、さらに、信号電荷が読み出し易くなる。すなわち、低電圧での信号電荷の読み出しができ、読み出し特性が改善される。
【００５６】
ｎ＋ポリサイドウォール７４側の絶縁膜（例えばシリコン酸化膜）７３の膜厚が、絶縁サイドウォール７５のシリコン酸化膜７３の膜厚より薄く形成されている。これによって、ｎ＋ゲート電極４８とｎ＋ポリサイドウォール７４間のカップリング容量が増加し、カップリングされ易く、またｎ＋ポリサイドウォール７４による第２のフォトダイオード６５表面への電位変調がかけ易くなる。
【００５７】
ｎ＋ポリサイドウォール７４側の絶縁膜７３の膜厚は、上記カップリング容量、電位変調などのｎ＋ポリサイドウォールの効果をコントロールするパラメータとなる。尚、ｎ＋ポリサイドウォールの効果を制御するパラメータは、ｎ＋ポリサイドウォール７４の不純物濃度、絶縁膜７３、ｎ＋ポリサイドウォール７４のフォトダイオード（ＰＤ）側への張り出し寸法がある。さらに、転送トランジスタのゲート電極近傍のＳｉ基板中の不純物プロファイルとｎ＋ポリサイドウォールとの相互作用で、上記ｎ＋ポリサイドウォールの効果を制御できる。
【００５８】
第２実施の形態では、ｎ型半導体領域６８の不純物濃度が高い第２のフォトダイオード６５を設けたことにより、飽和電荷量Ｑｓを上げることができる。本実施の形態の固体撮像装置は、飽和電荷量Ｑｓが大きいにも拘わらず、信号電荷の読み出し易い構成となっている。
【００５９】
電荷蓄積期間では、ｎ＋ゲート電極４８に負電圧が印加される。この負電圧はカップリング容量によりｎ＋ポリサイドウォール７４にも印加されるので、ｎ＋ポリサイドウォール７４直下の第２のフォトダイオード６５のｎ型半導体領域６８の表面にホールｈが誘起される。すなわち、図７に示すように、ｎ＋ポリサイドウォール７４直下のｎ型半導体領域６８の表面に、ｎ＋ポリサイドウォール７４からの電界で誘起されたホールｈによるアキュミュレーション領域が形成される。ｎ型半導体領域６８の表面がホールピニング状態となる。同時に、ｎ＋ゲート電極４８直下のチャネル表面もホールピニング状態となる。チャネル表面及びｎ＋ポリサイドウォール７４直下の第２のフォトダイオード６５のｎ型半導体領域６８表面がホールピニングされるので、絶縁膜界面から湧き出た電子はホールｈと再結合し、白点の発生を抑制することができる。
ｎ＋ゲート電極４８及びｎ＋ポリサイドウォール７４を有する構成を有するので、第１実施の形態と同様の効果も奏する。
【００６０】
転送トランジスタＴｒ１２及び第１、第２のフォトダイオード６４、６５を含む、読み出し部分６３が全てセルファラインで形成されるので、画素が微細化されても、読み出し部分６３を精度良く形成することができ、本実施の形態の固体撮像装置を高精度で製造することができる。
【００６１】
ｎ＋ポリサイドウォール７４を三角形状にすることにより、次のような効果がある。ｎ＋ポリサイドウォール７４を形成した後に、必要の無い場所のｎ＋ポリサイドウォールを除去する必要がある。たとえば、周辺回路ではｎ＋ポリサイドウォールを残存させるとトランジスタ特性が劣化するので、ｎ＋ポリサイドウォールを除去する必要がある。除去した後に、絶縁サイドウォールを形成する場合、ｎ＋ポリサイドウォールを残存させた場所では、ｎ＋ポリサイドウォールの外側に絶縁サイドウォールが形成されてしまう。意図しない場所に不完全なサイドウォールが形成されてしまい、形がコントロールデキズ、特性バラツキを引き起こす。
【００６２】
これに対し、ｎ＋ポリサイドウォール７４を三角形状にすれば、絶縁サイドウォールはｎ＋サイドウォール７４の外側に形成させずに済むため、形がコントロールでき、特性バタツキを引き起こさない。
【００６３】
ただし、形状がコントロールできるならば、絶縁サイドウォールが残ってもよい。その場合、ｎ＋ポリサイドウォール７４の形状は三角形状以外の形状でもよい。また、周辺回路のソース・ドレインのイオン注入をｎ＋ポリサイドウォールとゲート電極をマスクにして行い、その後、不必要部分のｎ＋ポリサイドウォールを除去して、絶縁サイドウォール形成工程を無しにすることも可能である。
【００６４】
図８〜図１０に、前述の第２実施の形態の変形例、すなわち、第３実施の形態、第４実施の形態、第５実施の形態を示す。
【００６５】
第３実施の形態に係る固体撮像装置８１は、図８に示すように、第２実施の形態と同様に、第１のフォトダイオード（ＰＤ１）６４及び第２のフォトダイオード（ＰＤ２）６５からなる光電変換部４３と、フローティングディフージョン部４６と、転送トランジスタＴｒ１２とにより、読み出し部分８２が構成される。
【００６６】
そして、本実施の形態では、第２のフォトダイオード６５がｎ＋ポリサイドウォール７４直下に形成される。すなわち、第２のフォトダイオード６５のｎ型半導体領域６８がｎ＋ポリサイドウォール７４直下に形成される。第１のフォトダイオード６４のｐ型アキュミュレーション層６７は、第２のフォトダイオード６５のｎ型半導体領域６８に重ならない構成とされる。
その他の構成は、図４の第２実施の形態と同様であるので、図４と対応する部分には同一符号を付して重複説明を省略する。
【００６７】
第３実施の形態に係る固体撮像装置８１によれば、第２のフォトダイオード６５が、第２実施の形態よりさらに領域が狭く形成されるので、蓄積電荷はよりｎ＋ゲート電極４８に近づき、信号電荷を読み出し易くしている。その他、第２実施の形態で説明したと同様の効果を奏する。
【００６８】
第４実施の形態に係る固体撮像装置８３は、図９に示すように、第２実施の形態と同様に、第１のフォトダイオード（ＰＤ１）６４及び第２のフォトダイオード（ＰＤ２）６５からなる光電変換部４３と、フローティングディフージョン部４６と、転送トランジスタＴｒ１２とにより、読み出し部分８４が構成される。
【００６９】
そして、本実施の形態では、第２のフォトダイオード６５のｎ型半導体領域６８の一部が第１のフォトダイオード６４のｎ型半導体領域６６を越えてｎ＋ゲート電極４８側に延長するように形成される。このｎ型半導体領域６８に形成は、例えば斜めイオン注入で形成することができる。第２のフォトダイオード６５のｎ型半導体領域６８の他部は、第１のフォトダイオード６４のｎ型半導体領域６６内に形成される。第１のフォトダイオード６４のｐ型アキュミュレーション層６７は、ｎ＋ポリサイドウォール７４直下まで形成される。ｐ型アキュミュレーション層６７は、ｎ＋ポリサイドウォール７４直下には形成しない構成とすることもできる。
その他の構成は、図４の第２実施の形態と同様であるので、図４と対応する部分には同一符号を付して重複説明を省略する。
【００７０】
第４実施の形態に係る固体撮像装置８３によれば、第２のフォトダイオード６５が、第１のフォトダイオード６４から一部がｎ＋ゲート電極４８側に延長して形成される。この構成で、第２のフォトダイオード６５がフローティングディフージョン部４６により近づき、第２フォトダイオード６５のｎ＋ゲート電極４８で変調される領域が増えることになり、信号電荷がさらに読み出し易くなる。その他、第２実施の形態で説明したと同様の効果を奏する。
【００７１】
第５実施の形態に係る固体撮像装置８５は、図１０に示すように、第２実施の形態と同様に、第１のフォトダイオード（ＰＤ１）６４及び第２のフォトダイオード（ＰＤ２）６５からなる光電変換部４３と、フローティングディフージョン部４６と、転送トランジスタＴｒ１２とにより、読み出し部分８６が構成される。
【００７２】
そして、本実施の形態では、第１のフォトダイオード６４及び第２のフォトダイオード６５が前述の図４の第２実施の形態と同様の位置関係で形成され、ｎ＋ポリサイドウォール７４直下の第２のフォトダイオード６５表面にｐ型低不純濃度領域８７が形成される。即ち、第２のフォトダイオード６５のｎ＋ポリサイドウォール７４直下のｎ型半導体領域６８の表面に、第１フォトダイオード６４のｐ型アキュミュレーション層６７より低濃度のｐ型低不純物濃度領域８７、いわゆる低濃度ｐ−アキュミュレーション層が形成される。
その他の構成は、図４の第２実施の形態と同様であるので、図４と対応する部分には同一符号を付して重複説明を省略する。
【００７３】
第５実施の形態に係る固体撮像装置８５によれば、ｐ−アキュミュレーション層となるｐ型半導体領域８７が形成されているので、ｎ＋ポリサイドウォール７４による第２のフォトダイオード６５表面のホール誘起と相俟って、さらに白点発生を抑制することができる。その他、信号電荷の読み出し易さ、飽和電荷量を増やすことができるなど、前述の第２実施の形態と同様の効果を奏する。
【００７４】
上述の第１のフォトダイオード６４及び第２フォトダイオード６５からなる光電変換部４３を有する固体撮像装置においては、転送トランジスタのゲート電極及びサイドウォールの構成として、図１１〜図１３に示す構成を採り得る。
【００７５】
図１１の例では、図４で説明したと同様に、転送トランジスタの転送ゲート電極がｎ＋ゲート電極７２で形成される。光電変換部４３側のサイドウォールは、絶縁膜（例えばシリコン酸化膜）７３を含むｎ＋ポリサイドウォール７４で形成される。フローティングディフージョン部４６側のサイドウォールは、絶縁サイドウォール７５、本例ではシリコン酸化膜７３及びシリコン窒化膜７６により２層で形成される。
【００７６】
図１２の例では、転送トランジスタの転送ゲート電極がｐ＋ゲート電極８８で形成される。光電変換部４３側のサイドウォールは、絶縁膜（例えばシリコン酸化膜）７３を含むｐ＋ポリサイドウォール８９で形成される。フローティングディフージョン部４６側のサイドウォールは、絶縁サイドウォール７５、本例ではシリコン酸化膜７３及びシリコン窒化膜７６により２層で形成される。光電変換部４３側のサイドウォールは、絶縁膜（例えばシリコン酸化膜）７３を含むｎ＋ポリサイドウォール８９で形成することもできる。
【００７７】
図１２に示すｐ＋ゲート電極８８及びｐ＋ポリサイドウォール８９を有する構成の場合は、ｎ＋との仕事関数差の効果でゲート電圧を０Ｖにしても、ｐ＋ポリサイドウォール８９直下をピンニング状態とすることができる。
【００７８】
図１３の例では、転送トランジスタの転送ゲート電極９０がｐ＋ゲート電極またはｎ＋ゲート電極による所要導電型のゲート電極で形成される。光電変換部４３側のサイドウォール及びフローティングディフージョン部側のサイドウォールは、共に絶縁サイドウォール７５、本例ではシリコン酸化膜７３及びシリコン窒化膜７６により２層で形成される。
この例では、転送ゲート電極９０による電界で第２のフォトダイオード６５表面がホールピニング状態になる。
【００７９】
さらに、転送トランジスタのゲート電極及びサイドウォールの構成としては、図示しないが、上記図１１〜図１３の構成において、フローティングディフージョン部４６側の絶縁サイドウォール７５を無くした構成とすることもできる。
【００８０】
第１及び第２のフォトダイオード６４及び６５からなる光電変換部４３の構成は、前述の図８〜図１０のいずれかの構成とすることもできる。
【００８１】
なお、上述した実施の形態では、信号電荷を電子として構成したが、信号電荷を正孔（ホール）として構成することもできる。この場合、各半導体領域の導電型は上例とは逆の導電型で構成される。
【００８２】
本発明の固体撮像装置は、画素が行列上に２次元配列されたエリアイメージセンサへの適用に限られるものではなく、画素が直線上に１次元配列されたリニアイメージセンサにも同様に適用可能である。
【００８３】
本発明に係る固体撮像装置は、固体撮像装置を備えたカメラ、カメラ付き携帯機器、固体撮像装置を備えたその他の機器、等の電子機器に適用することができる。
図１４に、本発明の電子機器の一例としてカメラに適用した実施の形態を示す。本実施の形態に係るカメラ９５は、光学系（光学レンズ）９６と、固体撮像装置９７と、信号処理回路９８とを備えてなる。固体撮像装置９７は、上述した各実施の形態のいずれか１つの固体撮像装置が適用される。光学系９６は、被写体からの像光（入射光）を固体撮像装置９７の撮像面上に結像させる。これにより、固体撮像装置９７の光電変換素子において一定期間信号電荷が蓄積される。信号処理回路９８は、固体撮像装置９７の出力信号に対して種々の信号処理を施して出力する。本実施の形態のカメラ９５は、光学系９６、固体撮像装置９７、信号処理回路９８がモジュール化したカメラモジュールの形態を含む。
【００８４】
本発明は、図１４のカメラ、あるいはカメラモジュールを備えた例えば携帯電話に代表されるカメラ付き携帯機器などを構成することができる。
さらに、図１４の構成は、光学系９６、固体撮像装置９７、信号処理回路９８がモジュール化した撮像機能を有するモジュール、いわゆる撮像機能モジュ−ルとして構成することができる。本発明は、このような撮像機能モジュールを備えた電子機器を構成することができる。
【００８５】
本実施の形態に係る電子機器によれば、固体撮像装置における読み出し特性に優れ、画素特性が優れており、低電圧読み出しを可能にする。また、白点発生を抑制し、あるいは飽和電荷量を上げることができる等、高画質の電子機器を提供することができる。
【符号の説明】
【００８６】
２１・・固体撮像装置、２２・・半導体基板、２３・・光電変換部、２４・・フローティングディフージョン部、２５・・読み出し部分、Ｔｒ１・・転送トランジスタ、２６・・ｎ型半導体領域、２７・・ｐ型アキュミュレーション層、３１・・ゲート絶縁膜、３２・・転送ゲート電極（ｎ＋ゲート電極）、３３・・絶縁膜（シリコン酸化膜）、３４・・ｎ＋ポリサイドウォール、２５・・絶縁サイドウォール、３６・・シリコン窒化層、ｈ・・ホール、４１・・固体撮像装置、４６・・フローティングディフージョン部、４７・・光電変換部、６１・・半導体基板、６３・・読み出し部分、６４・・第１のフォトダイオード、６５・・第２のフォトダイオード、６６、６８・・ｎ型半導体領域、６７・・ｐ型アキュミュレーション層、７１・・ゲート絶縁膜、７２・・ｎ＋ゲート電極、７３・・絶縁膜（シリコン酸化膜）、７４・・ｎ＋ポリサイドウォール、７５・・絶縁サイドウォール、７６・・シリコン窒化層、７７・・素子分離部
【図１】
2010219563.tif 000003
【図２】
2010219563.tif 000004
【図３】
2010219563.tif 000005
【図４】
2010219563.tif 000006
【図５】
2010219563.tif 000007
【図６】
2010219563.tif 000008
【図７】
2010219563.tif 000009
【図８】
2010219563.tif 000010
【図９】
2010219563.tif 000011
【図１０】
2010219563.tif 000012
【図１１】
2010219563.tif 000013
【図１２】
2010219563.tif 000014
【図１３】
2010219563.tif 000015
【図１４】
2010219563.tif 000016
【図１５】
2010219563.tif 000017
【図１６】
2010219563.tif 000018