(57)【要約】【課題】現在のウエハ・レベル・パッケージ方式の半導体集積回路装置に関する製造プロセスにおいては、半田の濡れ性確保、プローブ検査での接触抵抗の低減等の目的で、バンプ・ランド（バンプ形成部）の表面に無電解メッキにより金メッキ層を形成している。しかし、このメッキ工程は高価であるばかりか、スクライブ領域のアルミニウム系パッドを腐食させる結果、その後に行われるプローブ検査が困難になる等の問題があることが、本願発明者等によって明らかにされた。【解決手段】本願発明は、ウエハ・レベル・パッケージ方式の半導体集積回路装置（ＬＳＩ）において、電解メッキによるニッケル再配線表面の半田バンプ電極形成部に対して、バンプ電極形成前にプラズマ・クリーニング処理を施すものである。【選択図】図１１
2010165970.tif 000002
【特許請求の範囲】
【請求項１】
以下の工程を含む半導体集積回路装置の製造方法：
（ａ）半導体ウエハのデバイス面側の多層配線層の上方に、電解メッキにより、再配線層の内、銅を主要な成分とする下層再配線膜を形成する工程；
（ｂ）前記工程（ａ）の後、前記下層再配線膜上に、電解メッキにより、前記再配線層の内、ニッケルを主要な成分とする上層再配線膜を形成する工程；
（ｃ）前記工程（ｂ）の後、前記半導体ウエハの前記デバイス面側に、前記上層再配線膜のバンプ形成部以外を覆うように、バンプ形成用開口を有する絶縁膜を形成する工程；
（ｄ）前記工程（ｃ）の後、前記バンプ形成用開口下の前記バンプ形成部の表面に対して、プラズマ・クリーニングを実行する工程；
（ｅ）前記工程（ｄ）の後、前記バンプ形成部の前記表面上に、半田バンプを形成する工程。
【請求項２】
前記１項の半導体集積回路装置の製造方法において、前記工程（ｃ）の後であって前記工程（ｅ）の前には、前記バンプ形成部の前記表面上に、金を主要な成分とする膜を形成する工程がない。
【請求項３】
前記１項の半導体集積回路装置の製造方法において、前記工程（ｅ）は、前記工程（ｄ）の後、前記バンプ形成部の前記表面上に、自然酸化膜が実質的に形成されていない状態で実行される。
【請求項４】
前記１項の半導体集積回路装置の製造方法において、前記絶縁膜は有機系絶縁膜である。
【請求項５】
前記１項の半導体集積回路装置の製造方法において、前記絶縁膜はポリイミド系絶縁膜である。
【請求項６】
前記１項の半導体集積回路装置の製造方法において、更に以下の工程を含む：
（ｆ）前記工程（ｃ）の後であって、前記工程（ｄ）の前に、前記半導体ウエハの前記デバイス面側に対して、アッシング処理を実行する工程。
【請求項７】
前記１項の半導体集積回路装置の製造方法において、更に以下の工程を含む：
（ｇ）前記工程（ｅ）の後、前記半田バンプに第１のプローブ針を当てて、プローブ検査を実行する工程。
【請求項８】
前記７項の半導体集積回路装置の製造方法において、前記工程（ｇ）において、スクライブ領域のパッド電極に、第２のプローブ針を当てて、プローブ検査を実行する。
【請求項９】
前記１項の半導体集積回路装置の製造方法において、前記プラズマ・クリーニングにおけるガス雰囲気は、アルゴン・ガスを主要な成分とする。
【請求項１０】
前記１項の半導体集積回路装置の製造方法において、前記プラズマ・クリーニングにおけるガス雰囲気は、アルゴン・ガスを主要な成分とし、水素ガスが添加されている。
【請求項１１】
前記１項の半導体集積回路装置の製造方法において、前記プラズマ・クリーニングにおける前記ウエハの温度は、摂氏１５度以上、摂氏１００度以下に設定されている。
【請求項１２】
前記１項の半導体集積回路装置の製造方法において、前記半田バンプは、鉛フリーである。
【請求項１３】
前記１項の半導体集積回路装置の製造方法において、更に以下の工程を含む：
（ｈ）前記工程（ａ）の前に、半導体ウエハのデバイス面側の多層配線層の上方のほぼ全面に、スパッタリングにより、シード・メタル膜を成膜する工程。
【請求項１４】
前記１３項の半導体集積回路装置の製造方法において、シード・メタル膜は、下層のクロムを主要な成分とする拡散バリア・メタル膜および、上層の銅を主要な成分とするシード膜を有する。
【請求項１５】
以下を含む半導体集積回路装置：
（ａ）半導体基板のデバイス面上の前記多層配線層の上方に設けられた再配線パターンの下層膜を構成し、銅を主要な成分とする銅メッキ膜；
（ｂ）前記銅メッキ膜上に設けられた前記再配線パターンの上層膜を構成し、ニッケルを主要な成分とするニッケル・メッキ膜；
（ｃ）前記ニッケル・メッキ膜のバンプ形成部上に設けられた金を実質的に含まない半田バンプ。
【請求項１６】
前記１５項の半導体集積回路装置において、前記半田バンプは、鉛フリーである。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置（または半導体装置）の半田バンプ周辺技術、および半導体集積回路装置（または半導体装置）の製造方法における半田バンプ形成技術に適用して有効な技術に関する。
【背景技術】
【０００２】
日本特開２０００−２５２３１３号公報（特許文献１）には、半田バンプ形成用の無電解ニッケル・メッキ層表面に対して、アルゴン・ガスおよびフォーミング・ガス（窒素と水素の混合ガス）を含むガス雰囲気中で、プラズマ・クリーニング処理する技術が開示されている。
【０００３】
【特許文献１】特開２０００−２５２３１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
現在のウエハ・レベル・パッケージ方式の半導体集積回路装置に関する製造プロセスにおいては、半田の濡れ性確保、プローブ検査での接触抵抗の低減等の目的で、バンプ・ランド（バンプ形成部）の表面に無電解メッキにより金メッキ層を形成している。しかし、このメッキ工程は高価であるばかりか、スクライブ領域のアルミニウム系パッドを腐食させる結果、その後に行われるプローブ検査が困難になる等の問題があることが、本願発明者等によって明らかにされた。
【０００５】
本願発明は、これらの課題を解決するためになされたものである。
【０００６】
本発明の目的は、信頼性の高い半導体集積回路装置を提供することにある。
【０００７】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【０００９】
すなわち、本願発明は、ウエハ・レベル・パッケージ方式の半導体集積回路装置（ＬＳＩ）において、電解メッキによるニッケル再配線表面の半田バンプ電極形成部に対して、バンプ電極形成前にプラズマ・クリーニング処理を施すものである。
【発明の効果】
【００１０】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１１】
すなわち、ウエハ・レベル・パッケージ方式の半導体集積回路装置（ＬＳＩ）において、電解メッキによるニッケル再配線表面の半田バンプ電極形成部に対して、バンプ電極形成前にプラズマ・クリーニング処理を施すことにより、従来必要であったニッケル再配線表面を保護するための無電解金メッキ等を省略することができる。
【発明を実施するための最良の形態】
【００１２】
〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
【００１３】
１．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）半導体ウエハのデバイス面側の多層配線層の上方に、電解メッキにより、再配線層の内、銅を主要な成分とする下層再配線膜を形成する工程；
（ｂ）前記工程（ａ）の後、前記下層再配線膜上に、電解メッキにより、前記再配線層の内、ニッケルを主要な成分とする上層再配線膜を形成する工程；
（ｃ）前記工程（ｂ）の後、前記半導体ウエハの前記デバイス面側に、前記上層再配線膜のバンプ形成部以外を覆うように、バンプ形成用開口を有する絶縁膜を形成する工程；
（ｄ）前記工程（ｃ）の後、前記バンプ形成用開口下の前記バンプ形成部の表面に対して、プラズマ・クリーニングを実行する工程；
（ｅ）前記工程（ｄ）の後、前記バンプ形成部の前記表面上に、半田バンプを形成する工程。
【００１４】
２．前記１項の半導体集積回路装置の製造方法において、前記工程（ｃ）の後であって前記工程（ｅ）の前には、前記バンプ形成部の前記表面上に、金を主要な成分とする膜を形成する工程がない。
【００１５】
３．前記１または２項の半導体集積回路装置の製造方法において、前記工程（ｅ）は、前記工程（ｄ）の後、前記バンプ形成部の前記表面上に、自然酸化膜が実質的に形成されていない状態で実行される。
【００１６】
４．前記１から３項のいずれか一つの半導体集積回路装置の製造方法において、前記絶縁膜は有機系絶縁膜である。
【００１７】
５．前記１から４項のいずれか一つの半導体集積回路装置の製造方法において、前記絶縁膜はポリイミド系絶縁膜である。
【００１８】
６．前記１から５項のいずれか一つの半導体集積回路装置の製造方法において、更に以下の工程を含む：
（ｆ）前記工程（ｃ）の後であって、前記工程（ｄ）の前に、前記半導体ウエハの前記デバイス面側に対して、アッシング処理を実行する工程。
【００１９】
７．前記１から６項のいずれか一つの半導体集積回路装置の製造方法において、更に以下の工程を含む：
（ｇ）前記工程（ｅ）の後、前記半田バンプに第１のプローブ針を当てて、プローブ検査を実行する工程。
【００２０】
８．前記７項の半導体集積回路装置の製造方法において、前記工程（ｇ）において、スクライブ領域のパッド電極に、第２のプローブ針を当てて、プローブ検査を実行する。
【００２１】
９．前記１から８項のいずれか一つの半導体集積回路装置の製造方法において、前記プラズマ・クリーニングにおけるガス雰囲気は、アルゴン・ガスを主要な成分とする。
【００２２】
１０．前記１から９項のいずれか一つの半導体集積回路装置の製造方法において、前記プラズマ・クリーニングにおけるガス雰囲気は、アルゴン・ガスを主要な成分とし、水素ガスが添加されている。
【００２３】
１１．前記１から１０項のいずれか一つの半導体集積回路装置の製造方法において、前記プラズマ・クリーニングにおける前記ウエハの温度は、摂氏１５度以上、摂氏１００度以下に設定されている。
【００２４】
１２．前記１から１１項のいずれか一つの半導体集積回路装置の製造方法において、前記半田バンプは、鉛フリーである。
【００２５】
１３．前記１から１２項のいずれか一つの半導体集積回路装置の製造方法において、更に以下の工程を含む：
（ｈ）前記工程（ａ）の前に、半導体ウエハのデバイス面側の多層配線層の上方のほぼ全面に、スパッタリングにより、シード・メタル膜を成膜する工程。
【００２６】
１４．前記１３項の半導体集積回路装置の製造方法において、シード・メタル膜は、下層のクロムを主要な成分とする拡散バリア・メタル膜および、上層の銅を主要な成分とするシード膜を有する。
【００２７】
１５．以下を含む半導体集積回路装置：
（ａ）半導体基板のデバイス面上の前記多層配線層の上方に設けられた再配線パターンの下層膜を構成し、銅を主要な成分とする銅メッキ膜；
（ｂ）前記銅メッキ膜上に設けられた前記再配線パターンの上層膜を構成し、ニッケルを主要な成分とするニッケル・メッキ膜；
（ｃ）前記ニッケル・メッキ膜のバンプ形成部上に設けられた金を実質的に含まない半田バンプ。
【００２８】
１６．前記１５項の半導体集積回路装置において、前記半田バンプは、鉛フリーである。
【００２９】
〔本願における記載形式・基本的用語・用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
【００３０】
２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。
【００３１】
具体的には、「金」、「ニッケル」、「銅」、「クロム」、「アルミニウム」等といっても、特にそうでない旨、明示した場合又は理論的にそうでないことが明らかな場合等を除き、「各物質を主要な成分とする部材」を意味するものとする。また、たとえば「アルミニウム・パッド」、「アルミニウム系パッド」といっても、パッド構造の全てが、アルミニウムを主要な成分とする部材でできているのではなく、アルミニウムを主要な成分とする部材による構造要素がパッド構造の主要部を占めることを表す。このことは、アルミニウム系配線、銅系配線等についても同様である。
【００３２】
更に、たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。同様に、「酸化シリコン膜」、「酸化シリコン系絶縁膜」等と言っても、比較的純粋な非ドープ酸化シリコン(Undoped Silicon Dioxide)だけでなく、FSG（Fluorosilicate Glass）、TEOSベース酸化シリコン(TEOS-based silicon oxide)、SiOC(Silicon Oxicarbide)またはカーボンドープ酸化シリコン(Carbon-doped Silicon oxide)またはOSG(Organosilicate glass)、PSG(Phosphorus Silicate Glass)、BPSG(Borophosphosilicate Glass)等の熱酸化膜、CVD酸化膜、SOG(Spin ON Glass)、ナノ・クラスタリング・シリカ（Nano-Clustering Silica:NSC）等の塗布系酸化シリコン、これらと同様な部材に空孔を導入したシリカ系Low-k絶縁膜（ポーラス系絶縁膜）、およびこれらを主要な構成要素とする他のシリコン系絶縁膜との複合膜等を含むことは言うまでもない。
【００３３】
３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。
【００３４】
４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
【００３５】
５．「ウエハ」というときは、通常は半導体集積回路装置（半導体装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、ＳＯＩ基板、ＬＣＤガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。
【００３６】
６．「再配線パターン」、「再配線層」というときは、原則として、下地のシード・メタル膜を含まないこととする。また、当該下地のシード・メタル膜は、下層の拡散バリア・メタル膜、最上層のシード銅膜等から構成されている。
【００３７】
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
【００３８】
１．本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ・プロセス（製品領域）等の説明（主に図１から図１７、及び図２０）
図１および、そのＸ−Ｘ’断面である図２に示すように、半導体ウエハ１（チップ領域１ｃ）のデバイス面１ａ（裏面１ｂに対向する主面）側の最上層層間絶縁膜上には、アルミニウム系パッド２が形成されている。ボンディング・パッド２下の多層配線層１ｗを含む半導体基板１ｐ（本来の基板部分１ｓは通常、たとえば３００ファイのｐ型の単結晶シリコン・ウエハである）のデバイス面１ａ側には、無機系ファイナル・パッシベーション膜５が形成されている。ボンディング・パッドを構成するアルミニウム系パッド層２は、この例ではパッド専用であるが、最上層配線層を兼ねてもよい。ボンディング・パッド２およびファイナル・パッシベーション膜５の形成については、以下のように形成する。まず、多層配線層１ｗ上にスパッタリングにより、アルミニウム系メタル膜（通常、中間のアルミニウムを主要な成分とし、銅その他を数パーセント程度添加した１０００ｎｍ程度の厚さの主配線金属層の上下に１０ｎｍ程度の厚さのチタン膜、５０から７５ｎｍ程度の厚さの窒化チタン膜等の薄膜を有する。チタン膜と窒化チタン膜でパッド下地メタル層を構成している）を成膜する。通常のリソグラフィにより、アルミニウム系メタル膜をパターニングし、ボンディング・パッド２を形成する。次に、半導体ウエハ１のデバイス面１ａ側のほぼ全面に、たとえば、下層の無機ファイナル・パッシベーション膜となる酸化シリコン系絶縁膜（たとえば厚さ２００ｎｍ程度）をプラズマＣＶＤ法により成膜する。続いて、その上に、たとえば、上層の無機ファイナル・パッシベーション膜となる窒化シリコン系絶縁膜（たとえば厚さ６００ｎｍ程度）をプラズマＣＶＤ法により成膜する。次に、この２層からなる無機ファイナル・パッシベーション膜５に通常のリソグラフィにより、パッド開口３を形成する（図２０のパッド開口工程５１）。この後、一般に主配線金属層上の窒化チタン膜４等が、たとえばアルゴン、塩素等の混合ガス雰囲気中で自己整合的にドライ・エッチング除去される。これで、図２のような断面形態となる。
【００３９】
次に、図３および図４に示すように、半導体ウエハ１のデバイス面１ａ側のほぼ全面に、たとえば、下層の有機ファイナル・パッシベーション膜６となる感光性ポリイミド膜（たとえば厚さ５マイクロ・メートル程度）を塗布する。ポリイミド系樹脂のほか、ＢＣＢ（Ｂｅｎｚｏ−Ｃｙｃｌｏ−Ｂｕｔｅｎｅ）その他の耐熱性ポリマー系の樹脂膜でもよい。続いて、先とほぼ同じ開口位置に再び通常のリソグラフィにより、パッド開口３を形成する（図２０の有機被覆１形成工程５２）。続いて、半導体ウエハ１のデバイス面１ａ側に対して、アッシャー処理（酸素プラズマ処理）およびアルゴン・スパッタ・エッチを順次、実施することによって、パッド２の表面の有機物および自然酸化膜を除去する。
【００４０】
次に、図５に示すように、半導体ウエハ１のデバイス面１ａ側のほぼ全面に、（銅に対する）拡散バリア・メタル膜８をスパッタリングにより成膜する。拡散バリア・メタル膜８としては、たとえば、厚さ１７５ｎｍ程度のクロムを主要な成分とするメタル膜を例示することができる。
【００４１】
次に、図６に示すように、拡散バリア・メタル膜８上に、銅シード膜９をスパッタリングにより成膜する。銅シード膜９としては、たとえば、厚さ１５０ｎｍ程度の銅を主要な成分とするメタル膜を例示することができる。これらの拡散バリア・メタル膜８、銅シード膜９等でシード・メタル膜１０を構成する。
【００４２】
次に、図7に示すように、半導体ウエハ１のデバイス面１ａ側のほぼ全面に、レジスト膜１１を塗布する。これを通常のリソグラフィにより、パターニングして、レジスト膜１１にレジスト膜開口１２を形成し、レジスト膜パターン１１とする。レジスト膜１１としては、たとえば、厚さ１５マイクロ・メートル程度のノボラック系のポジ型フォト・レジストを例示することができる。
【００４３】
次に、図８に示すように、レジスト膜開口１２内に、電解メッキにより、下層再配線膜１４を形成する。下層再配線膜１４としては、たとえば、厚さ５マイクロ・メートル程度の銅を主要な成分とするメタル膜を例示することができる。メッキ液としては、たとえば、硫酸銅溶液等を例示することができる。
【００４４】
次に、図９に示すように、レジスト膜開口１２内に、電解メッキにより、上層再配線膜１５を形成する（図２０の再配線形成工程５３）。上層再配線膜１５としては、たとえば、厚さ３マイクロ・メートル程度のニッケルを主要な成分とするメタル膜を例示することができる。メッキ液としては、たとえば、スルファミン浴、ワット浴等を例示することができる。これらの銅メッキ膜１４、ニッケル・メッキ膜１５等で再配線層１６（再配線パターン）を構成する。ここで、図１０に示すように、不要になったレジスト膜パターン１１を、たとえば、有機酸系のレジスト除去液等を用いて除去する（図２０のレジスト除去工程）。このように、再配線層１６の形成に電解メッキを使用するのは、無電解メッキに比べて、厚膜の形成が容易であり、信頼性も高いからである。
【００４５】
続いて、図１１および図１２（図１１のＡ−Ａ’断面）に示すように、再配線パターン１６をエッチング・マスクとして、不要になった下地スパッタ層１０（シード・メタル膜）を自己整合的にウエット・エッチング除去する。具体的には、まず、たとえば硫酸と過酸化水素水の混合液を用いて、銅シード膜９を除去する。続いて、たとえば、過マンガン酸カリウムとメタ珪酸ナトリウムの溶液を用いて、クロム膜８を除去する。
【００４６】
この時点を上方から見ると、図１１のようになる。再配線パターン１６は、平面的には、パッド周辺部１６ａ、連結部１６ｂ、およびバンプ形成部１６ｃ（バンプ・ランド）に分けることができる。
【００４７】
次に、図１３に示すように、半導体ウエハ１のデバイス面１ａ側のほぼ全面に、有機上層ファイナル・パッシベーション膜７を形成し、バンプ形成部１６ｃ（バンプ・ランド）に対応するバンプ形成用開口１７（開口径は、たとえば２００マイクロ・メートル程度）を開口する（図２０の有機被覆２形成工程）。有機上層ファイナル・パッシベーション膜７としては、たとえば、感光性ポリイミド膜（たとえば厚さ５マイクロ・メートル程度）を例示することができる。ポリイミド系樹脂のほか、ＢＣＢ（Ｂｅｎｚｏ−Ｃｙｃｌｏ−Ｂｕｔｅｎｅ）その他の耐熱性ポリマー系の樹脂膜でもよい。通常、この工程の後に、バック・グラインディングを実施する。
【００４８】
次に、図１４に示すように、半導体ウエハ１のデバイス面１ａ側に対して、アッシャー処理（必須ではないが、実施すると有機汚染防止効果がある）およびアルゴン・プラズマ１８によるスパッタ・エッチを順次、実施することによって、バンプ形成部１６ｃ（バンプ・ランド）の表面の有機物および自然酸化膜を除去する（図２０のプラズマ処理５６）。このスパッタ・エッチの条件は、たとえば、ガス雰囲気はアルゴン（すなわち、アルゴンを主要な成分とするガス雰囲気）または、アルゴンおよび水素の混合ガス（すなわち、アルゴンを主要な成分とするガス雰囲気に水素ガスを添加したもの）で、処理圧力は５から１０パスカル程度、基板温度（ウエハ温度）は摂氏１５度以上、摂氏１００度以下、処理時間は３０から３００秒を例示することができる。
【００４９】
このように、アルゴン・プラズマ１８によるスパッタ・エッチを再配線層１６のニッケル・メッキ膜１５（上層再配線膜）の表面に施すことによって、表面の自然酸化膜を除去できるので、その後の半田の濡れ性を良好にすることができる。そのため、従来必須であった再配線層１６のニッケル・メッキ膜１５（上層再配線膜）の表面への金無電解メッキ膜（これは非常に高価なプロセスである）の形成が不要となる。それに伴って、金無電解メッキ膜形成の酸前処理によるスクライブ領域のアルミニウム系ボンディング・パッド２ｄの腐食等も回避でき、従来そのために形成していた、スクライブ領域のアルミニウム系ボンディング・パッド２ｄ上の保護膜形成プロセス（通常有機上層ファイナル・パッシベーション膜７によってカバーする）も不要となる。更に、このように、金無電解メッキ膜形成に伴う腐食が発生しないので、半田バンプ形成後のプローブ検査（スクライブ領域を含めた）が可能となる。また、金無電解メッキ膜は、以下に説明する半田リフロー時にバンプ内に拡散して、ニッケル表面からは消失するわけであるが、もともと、金無電解メッキ膜がない方が、ニッケル表面の形状が微視的に平坦であり、その分、信頼性も高い（金無電解メッキ膜は燐を含んでおり、ニッケルと半田の界面にカーケンダルボイドを生成しやすい）。また、スクライブ領域のアルミニウム系ボンディング・パッド２ｄ上の保護膜形成プロセスが不要に成るので、その分、スクライブライン幅を狭くすることが可能となる。
【００５０】
次に、図１５に示すように、バンプ形成部１６ｃ上に半田ペースト１９を印刷等により形成する（図２０の半田パターン形成工程５７）。この工程は、バンプ形成部１６ｃ（バンプ・ランド）の表面に再び、自然酸化膜が形成される前に実施することが望ましい。続いて、図１６に示すように、半田リフロー処理により、半田バンプ２１を形成する（図２０のリフロー・バンプ形成工程５８）。また、バンプの形成は、たとえば、バンプ形成部１６ｃ（バンプ・ランド）の表面に半田フラックス層を印刷または形成しておき、そこに整形された半田ボールを整列させる等の方法でもよい。半田バンプ材料としては、鉛フリー品が好適である。たとえば、Ｓｎ−Ａｇ−Ｃｕ系合金，Ｓｎ−Ｃｕ系合金，Ｓｎ−Ａｇ系合金，Ｓｎ−Ａｇ−Ｃｕ−Ｂｉ系合金，Ｓｎ−Ａｇ−Ｃｕ−Ｉｎ系合金等を例示することができる。
【００５１】
次に、図１７に示すように、半田バンプ２１にプローブ針２２を当てて、ウエハ・プローブ検査５９（図２０）を実行する。この工程の後に、バック・グラインディングを実施することもできる。
【００５２】
２．本願の一実施の形態の半導体集積回路装置の製造方法における組み立てプロセス等の説明（主に図１８から図２０）
セクション1に続いて、図２０に従って、ウエハ工程の最終段であるダイシング工程６０およびその後の組立工程６１を説明する。
【００５３】
ウエハ・プローブ検査５９（図２０）に続き、図１８に示すように、半導体ウエハ１のデバイス面１ａ上の多数のチップ領域１ｃをダイシング（回転ブレード、または、レーザ、あるいはその両方による）により、個々のチップ１ｃに分割する。ここで、バック・グラインディングを実施する方法もある。
【００５４】
次に、図１９に示すように、配線基板２３（有機多層配線基板）上に、チップ１ｃを、たとえば、フリップ・チップ接続し、アンダー・フィル・レジン２４を充填して、補強する。ここで、配線基板２３の下面には、外部半田バンプ２５が設けられている。
【００５５】
３．本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ・プロセス（スクライブ領域）等の説明（主に図２１から図２３）
ここでは、セクション1に対応して、スクライブ領域のプロセス処理を製品領域との相違点を中心に説明する。図２１には、製品領域の図２に示す時点におけるスクライブ領域の断面構造を示す。この時点までは、パッド２ｄのレベルでは、ほぼ類似の構造を呈する。
【００５６】
図２２には、製品領域の図７に示す時点におけるスクライブ領域の断面構造を示す。ここでは、スクライブ領域の全ての領域がレジスト膜１１に覆われている。
【００５７】
図２３には、製品領域の図１７に示す時点におけるスクライブ領域の断面構造を示す。ここでは、（スクライブ領域の）アルミニウム系ボンディング・パッド２ｄにプローブ針２２ｄが当てられ、スクライブ領域のプローブ検査が実行されている。
【００５８】
４．サマリ
以上本発明者によって、なされた発明を実施形態に基づいて具体的に説明したが、本願発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００５９】
例えば、前記実施の形態においては、アルミニウム系パッド（または、銅系パッド）のある構造について、具体的に説明したが、本願発明はそれに限定されるものではなく、単なる最上層アルミニウム系配線（または銅系配線）上に、再配線を形成したものにも適用できることは言うまでもない。また、再配線については、銅およびニッケル系の２層の例について具体的に説明したが、銅系単層、その他の２層、多層構成の再配線にも適用できることは言うまでもない。
【図面の簡単な説明】
【００６０】
【図１】本願の一実施の形態の半導体集積回路装置の製造方法におけるアルミニウム系パッド後のプロセスの流れを示すデバイス上面図（パッド開口工程）である。
【図２】本願の一実施の形態の半導体集積回路装置の製造方法におけるアルミニウム系パッド後のプロセスの流れを示す図１のＸ−Ｘ’に対応するデバイス断面図（パッド開口工程）である。
【図３】本願の一実施の形態の半導体集積回路装置の製造方法におけるアルミニウム系パッド後のプロセスの流れを示すデバイス上面図（下層有機被覆形成工程）である。
【図４】本願の一実施の形態の半導体集積回路装置の製造方法におけるアルミニウム系パッド後のプロセスの流れを示す図３のＸ−Ｘ’に対応するデバイス断面図（下層有機被覆形成工程）である。
【図５】本願の一実施の形態の半導体集積回路装置の製造方法におけるアルミニウム系パッド後のプロセスの流れを示す図３のＸ−Ｘ’に対応するデバイス断面図（バリア・メタル・スパッタ工程）である。
【図６】本願の一実施の形態の半導体集積回路装置の製造方法におけるアルミニウム系パッド後のプロセスの流れを示す図３のＸ−Ｘ’に対応するデバイス断面図（シード・スパッタ工程）である。
【図７】本願の一実施の形態の半導体集積回路装置の製造方法におけるアルミニウム系パッド後のプロセスの流れを示す図３のＸ−Ｘ’に対応するデバイス断面図（レジスト・パターニング工程）である。
【図８】本願の一実施の形態の半導体集積回路装置の製造方法におけるアルミニウム系パッド後のプロセスの流れを示す図３のＸ−Ｘ’に対応するデバイス断面図（銅電解メッキ工程）である。
【図９】本願の一実施の形態の半導体集積回路装置の製造方法におけるアルミニウム系パッド後のプロセスの流れを示す図３のＸ−Ｘ’に対応するデバイス断面図（ニッケル電解メッキ工程）である。
【図１０】本願の一実施の形態の半導体集積回路装置の製造方法におけるアルミニウム系パッド後のプロセスの流れを示す図３のＸ−Ｘ’に対応するデバイス断面図（レジスト除去工程）である。
【図１１】本願の一実施の形態の半導体集積回路装置の製造方法におけるアルミニウム系パッド後のプロセスの流れを示すデバイス上面図（下地スパッタ層ウエット・エッチング工程）である。
【図１２】本願の一実施の形態の半導体集積回路装置の製造方法におけるアルミニウム系パッド後のプロセスの流れを示す図１１のＡ−Ａ’に対応するデバイス断面図（下地スパッタ層ウエット・エッチング工程）である。
【図１３】本願の一実施の形態の半導体集積回路装置の製造方法におけるアルミニウム系パッド後のプロセスの流れを示す図１１のＡ−Ａ’に対応するデバイス断面図（上層有機被覆形成工程）である。
【図１４】本願の一実施の形態の半導体集積回路装置の製造方法におけるアルミニウム系パッド後のプロセスの流れを示す図１１のＡ−Ａ’に対応するデバイス断面図（バンプ形成前プラズマ処理工程）である。
【図１５】本願の一実施の形態の半導体集積回路装置の製造方法におけるアルミニウム系パッド後のプロセスの流れを示す図１１のＡ−Ａ’に対応するデバイス断面図（半田ペースト・パターン形成工程）である。
【図１６】本願の一実施の形態の半導体集積回路装置の製造方法におけるアルミニウム系パッド後のプロセスの流れを示す図１１のＡ−Ａ’に対応するデバイス断面図（半田リフロー・バンプ形成工程）である。
【図１７】本願の一実施の形態の半導体集積回路装置の製造方法におけるアルミニウム系パッド後のプロセスの流れを示す図１１のＡ−Ａ’に対応するデバイス断面図（プローブ検査工程）である。
【図１８】本願の一実施の形態の半導体集積回路装置の製造方法におけるアルミニウム系パッド後のプロセスの流れを示すウエハ全体およびチップ上面図（ダイシング工程）である。
【図１９】本願の一実施の形態の半導体集積回路装置の製造方法におけるアルミニウム系パッド後のプロセスの流れを示すデバイス断面図（組み立て完了時点）である。
【図２０】本願の一実施の形態の半導体集積回路装置の製造方法におけるアルミニウム系パッド後のプロセスの流れを示すプロセス・ブロック・フロー図である。
【図２１】図２に対応するスクライブ領域のデバイス断面図（パッド開口工程）である。
【図２２】図７に対応するスクライブ領域のデバイス断面図（レジスト・パターニング工程）である。
【図２３】図１６に対応するスクライブ領域のデバイス断面図（プローブ検査工程）である。
【符号の説明】
【００６１】
１  （ウエハ工程途中を含む）半導体基板（半導体ウエハまたは半導体チップ）
１ａ  半導体基板の表主面（デバイス面または第1の主面）
１ｂ  半導体基板の裏面（第２の主面）
１ｃ  チップ領域または半導体チップ
１ｐ  アルミニウム系パッド下の配線層を含む半導体基板
１ｓ  （ウエハ又はチップのウエル領域等を含む）半導体基板部分（ｐ型単結晶シリコン基板）
１ｗ  （ウエハ又はチップの）アルミニウム系パッド下の多層配線層部分（プリ・メタル相当を含む）
２  （製品領域内の）アルミニウム系ボンディング・パッド
２ｄ  （スクライブ領域の）アルミニウム系ボンディング・パッド
３  （製品領域内の）パッド開口
３ｄ  （スクライブ領域の）パッド開口
４  ＴｉＮ膜
５  無機ファイナル・パッシベーション膜
６  有機下層ファイナル・パッシベーション膜
７  有機上層ファイナル・パッシベーション膜
８  拡散バリア・メタル膜（クロム膜）
９  銅シード膜
１０  下地スパッタ層（シード・メタル膜）
１１  レジスト膜パターン（レジスト膜）
１２  レジスト膜開口
１４  銅メッキ膜（下層再配線膜）
１５  ニッケル・メッキ膜（上層再配線膜）
１６  再配線層（再配線パターン）
１６ａ  （再配線層の）パッド周辺部
１６ｂ  （再配線層の）連結部
１６ｃ  （再配線層の）バンプ形成部（バンプ・ランド）
１７  バンプ形成用開口
１８  アルゴン・プラズマ（アルゴン・プラズマ処理）
１９  半田ペースト
２１  半田バンプ
２２  （製品領域用の）プローブ針
２２ｄ  （スクライブ領域用の）プローブ針
２３  配線基板（有機多層配線基板）
２４  アンダー・フィル
２５  外部半田バンプ
５１  パッド開口工程
５２  有機被覆１形成工程
５３  再配線形成工程
５４  レジスト除去工程
５５  有機被覆２形成工程
５６  アルゴン・プラズマ処理工程
５７  半田ペースト・パターン形成工程
５８  バンプ・リフロー工程
５９  プローブ検査工程
６０  ダイシング工程
６１  組み立て工程
【図１】
2010165970.tif 000003
【図２】
2010165970.tif 000004
【図３】
2010165970.tif 000005
【図４】
2010165970.tif 000006
【図５】
2010165970.tif 000007
【図６】
2010165970.tif 000008
【図７】
2010165970.tif 000009
【図８】
2010165970.tif 000010
【図９】
2010165970.tif 000011
【図１０】
2010165970.tif 000012
【図１１】
2010165970.tif 000013
【図１２】
2010165970.tif 000014
【図１３】
2010165970.tif 000015
【図１４】
2010165970.tif 000016
【図１５】
2010165970.tif 000017
【図１６】
2010165970.tif 000018
【図１７】
2010165970.tif 000019
【図１８】
2010165970.tif 000020
【図１９】
2010165970.tif 000021
【図２０】
2010165970.tif 000022
【図２１】
2010165970.tif 000023
【図２２】
2010165970.tif 000024
【図２３】
2010165970.tif 000025