(57)【要約】【課題】リード信号の周波数特性を調整する信号増幅装置、記憶装置を提供する。【解決手段】ヘッドにより記憶媒体から読み出されたリード信号を増幅する信号増幅装置であって、ヘッドから入力されるリード信号を増幅して増幅信号とすると共に、制御信号に基づいてリード信号の入力インピーダンスを変化させることができる増幅部と、増幅部により出力された増幅信号の周波数特性を検出して第１周波数特性とする検出部と、検出部により検出された第１周波数特性が所定の第２周波数特性になるように制御信号を生成するインピーダンス制御部とを有する。【選択図】図２
2010108560.tif 000002
【特許請求の範囲】
【請求項１】
ヘッドにより記憶媒体から読み出されたリード信号を増幅する信号増幅装置であって、
前記ヘッドから入力される前記リード信号を増幅して増幅信号とすると共に、制御信号に基づいて前記リード信号の入力インピーダンスを変化させることができる増幅部と、
前記増幅部により出力された前記増幅信号の周波数特性を検出して第１周波数特性とする検出部と、
前記検出部により検出された前記第１周波数特性が所定の第２周波数特性になるように前記制御信号を生成するインピーダンス制御部と、
を備える信号増幅装置。
【請求項２】
更に、
前記増幅信号のレベルを一定にする振幅調整部を備える、
請求項１に記載の信号増幅装置。
【請求項３】
前記第１周波数特性は、前記増幅信号における所定の複数の周波数の信号レベルである、
請求項１または請求項２に記載の信号増幅装置。
【請求項４】
前記第２周波数特性は、前記複数の周波数の信号レベルの関係であり、
請求項３に記載の信号増幅装置。
【請求項５】
前記インピーダンス制御部は、前記増幅信号における前記複数の周波数の信号レベルの比較を行い、該比較の結果と前記第２周波数特性とに基づいて制御信号を生成する、
請求項４に記載の信号増幅装置。
【請求項６】
記憶媒体上の所定の情報のリードの指示を行う指示部と、
前記所定の情報を読み出してリード信号とするヘッドと、
前記ヘッドから入力される前記リード信号を増幅して増幅信号とすると共に、制御信号に基づいて前記リード信号の入力インピーダンスを変化させることができる増幅部と、
前記増幅部により出力された前記増幅信号の周波数特性を検出して第１周波数特性とする検出部と、
前記検出部により検出された前記第１周波数特性が所定の第２周波数特性になるように前記制御信号を生成するインピーダンス制御部と、
を備える記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ヘッドにより記憶媒体から読み出されたリード信号を増幅する信号増幅装置、記憶装置に関するものである。
【背景技術】
【０００２】
磁気記憶装置において、プリアンプは、ＭＲ（Magneto Resistive）ヘッドからの信号を増幅し、ＲＤＣ（Read Channel）が読み取りやすい信号に調整している。従来、プリアンプの帯域が磁気記憶装置の帯域を決定付けていたため、プリアンプの帯域特性を向上させることで、磁気記憶装置のリードにおける転送速度を上げていった。
【０００３】
一方、プリアンプの帯域が充分満足するようになると、ヘッド−伝送路の帯域劣化の方が悪くなった。そのため、従来の使用周波数では影響の無かったヘッド−伝送路の帯域の制限により、プリアンプに信号が入力されない事態が発生するようになった。これは、伝送路のインダクタンス成分とプリアンプの入力抵抗及び寄生容量とによってローパスフィルターが形成されるからである。その解決策としてヘッド−伝送路モデルによる最適設計と実測による調整により、ターゲットとする転送性能が達成される。
【０００４】
更に記憶装置は、様々な大きさや回転数の製品が出回っており、伝送路を含むメカの種類も多種に及んでいる。プリアンプは、特にヘッドとの間の伝送路特性に大きく影響を受ける。最適なライト／リード特性を得るために伝送路モデルによる回路シミュレーションを行うことにより最適な回路に調整される。
【０００５】
なお、従来技術として、媒体の特性不良に基づくリード信号の高域の出力低下を補正するディスク装置、ヘッドの環境変動に応じて再生系のパラメータを調整する自動調整方法、ＭＲヘッドのためのバイアス回路がある（例えば、特許文献１、特許文献２、特許文献３参照）。
【特許文献１】特開平７−２４４８０９号公報
【特許文献２】特開平８−２９３１６５号公報
【特許文献３】米国特許第７２５１０９１号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、ヘッドや伝送路において、若干の変更や大きなバラツキが発生した場合、ターゲットとする転送性能を達成できない可能性がある。特にＭＲ素子がＴｕＭＲになったことから、抵抗値は数百Ωレベルでバラツキがあり、Ｓ／Ｎ改善のために抵抗値も徐々に上がっている。抵抗値の変更のたびに最適設計を行う場合、改版などによりコストアップとスケジュールの遅延が発生する。
【０００７】
また実測では必ずプローブや測定治具の影響を受けており、磁気記憶装置としての正確な転送を知ることは難しい。現状では、磁気記憶装置内部にあるプリアンプ、ヘッド、伝送路を含めた特性を直接に確認することは出来ない。
【０００８】
更に現在では、開発工程の短期化とコストダウンのために、１つのプリアンプを複数の装置で使用することも行われている。プリアンプの共通化によって前述のメリットはある。しかし、最適な転送を得るためには伝送路なども含めて共通化する必要がある。しかし、伝送路の線長は磁気ディスクの径に依存し、伝送路自体も量産に向けて設計変更されることも多いため、同一特性の維持は難しい。
【０００９】
本発明は上述した問題点を解決するためになされたものであり、リード信号の周波数特性を調整する信号増幅装置、記憶装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上述した課題を解決するため、本発明の一態様は、ヘッドにより記憶媒体から読み出されたリード信号を増幅する信号増幅装置であって、ヘッドから入力されるリード信号を増幅して増幅信号とすると共に、制御信号に基づいてリード信号の入力インピーダンスを変化させることができる増幅部と、増幅部により出力された増幅信号の周波数特性を検出して第１周波数特性とする検出部と、検出部により検出された第１周波数特性が所定の第２周波数特性になるように制御信号を生成するインピーダンス制御部とを有する。
【００１１】
また、本発明の一態様は、記憶媒体上の所定の情報のリードの指示を行う指示部と、所定の情報を読み出してリード信号とするヘッドと、ヘッドから入力されるリード信号を増幅して増幅信号とすると共に、制御信号に基づいてリード信号の入力インピーダンスを変化させることができる増幅部と、増幅部により出力された増幅信号の周波数特性を検出して第１周波数特性とする検出部と、検出部により検出された第１周波数特性が所定の第２周波数特性になるように制御信号を生成するインピーダンス制御部とを有する。
【発明の効果】
【００１２】
開示の信号増幅装置、記憶装置によれば、リード信号の周波数特性を調整することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態について図面を参照しつつ説明する。
【００１４】
本発明に係るＨＤＤ（Hard Disk Drive、記憶装置）の構成について説明する。
【００１５】
図１は、本発明に係るＨＤＤの構成の一例を示すブロック図である。このＨＤＤは、制御チップ１０、プリアンプ（Preamp、信号増幅装置）１１、ディスク１５（記憶媒体）、ヘッド１６、ＳＰＭ（Spindle Motor）１７、ＶＣＭ（Voice Coil Motor）１８、伝送路１９を有する。ＲＤＣ１２、ＨＤＣ１３、ＭＰＵ１４は、指示部に対応する。制御チップ１０は、ＲＤＣ１２、ＨＤＣ（Hard Disk Controller）１３、ＭＰＵ（Micro Processing Unit）１４、ＲＡＭ４１、フラッシュメモリ４２（Flash Memory）を有する。
【００１６】
ヘッド１６は、リードヘッド（ＭＲヘッド）とライトヘッドを有する。リードヘッドは、ディスク１５から読み出したリード信号を伝送路１９を介してプリアンプ１１へ出力する。ライトヘッドは、プリアンプ１１から伝送路１９を介して入力されるライト信号をディスク１５へ書き込む。プリアンプ１１は、リードヘッドから伝送路１９を介して入力されるリード信号を増幅してＲＤＣ１２へ出力するリードアンプと、ＲＤＣ１２から入力されるライト信号を増幅して伝送路１９を介してライトヘッドへ出力するライトアンプとを有する。伝送路１９は、リードヘッドとリードアンプとを接続してリード信号を伝送するリード伝送路とライトアンプとライトヘッドとを接続してライト信号を伝送するライト伝送路とを有する。
【００１７】
ＲＤＣ１２は、ＨＤＣ１３から入力されるライトデータを変調し、ライト信号としてプリアンプ１１へ出力し、プリアンプ１１から入力されるリード信号を復調し、リードデータとしてＨＤＣ１３へ出力する。ＨＤＣ１３は、ホストからのコマンドを受け付け、ＲＤＣ１２から入力されるリードデータをリードコマンドの応答としてホストへ出力し、ライトコマンドとしてホストから入力されるライトデータをＲＤＣ１２へ出力する。ＭＰＵ１４は、フラッシュメモリ４２に格納されたファームウェアをＲＡＭ４１上で実行し、プリアンプ１１、ＲＤＣ１２、ＨＤＣ１３、ＳＰＭ１７、ＶＣＭ１８の制御を行う。
【００１８】
ＳＰＭ１７は、ＭＰＵ１４からの指示に従って、ディスク１５を回転させる。ＶＣＭ１８は、ＭＰＵ１４からの指示に従って、ヘッド１６を移動させる。
【００１９】
リードアンプにおいてリードヘッドからの信号の入力における入力インピーダンスが、リードヘッド及びリード伝送路の帯域に関係する。
【００２０】
プリアンプ１１におけるリードアンプは、入力インピーダンス（ＲｉｎまたはＺｉｎ）を自由に変更できる。Ｒｉｎが可変であるアンプ回路は、例えば、特許文献３に示されたＶｂｉａｓ−Ｉｓｅｎｃｅ型やＶｂｉａｓ−Ｖｓｅｎｃｅ型などである。
【００２１】
Ｖｂｉａｓ−Ｉｓｅｎｃｅ型の場合、リードアンプでＲｉｎをアナログ的に調整することが可能になる。調整方法としては、エミッタで引っ張る電流（Ｔａｉｌ電流：Ｔａｉｌ  Ｃｕｒｒｅｎｔ）を増減させることで、Ｒｉｎを変化させることが可能となる。また、Ｖｂｉａｓ−Ｖｓｅｎｃｅ型の場合、Ｒｉｎの抵抗値を変化させる必要がある。
【００２２】
図２は、本発明に係るリードアンプの基本構成の一例を示す回路図である。リードアンプは、１ｓｔアンプ回路２１（増幅部）、寄生容量２２、帯域調整回路２４（検出部及びインピーダンス制御部）、２ｎｄアンプ回路２５（振幅調整部）を有する。１ｓｔアンプ回路２１は、入力抵抗２３を有する。
【００２３】
本発明においては、リード帯域（リードヘッド−リード伝送路の周波数特性、またはリードアンプ入力の周波数特性）を検出するために、帯域調整回路２４を設ける。帯域調整回路２４は、リードアンプにおけるリード帯域を調整するリード帯域調整処理を行う。リード帯域調整処理において、まず、帯域調整回路２４は、所定の複数の周波数成分の信号レベル（第１周波数特性）を検出する。次に、帯域調整回路２４は、検出された複数の周波数成分が所望の周波数特性（目標リード帯域、第２周波数特性）になるような制御信号を生成し、１ｓｔアンプ回路２１が制御信号に従ってＲｉｎを変化させることでリード帯域の最適化を行う。
【００２４】
また、Ｒｉｎを変化させることで、ヘッド１６の抵抗値や、Ｒｉｎの抵抗分割により１ｓｔアンプ回路２１に入力される信号振幅が変わってしまう。この変化は１ｓｔアンプ回路２１のゲイン変化として見えてしまうため、リードアンプ全体の増幅率に影響する。この増幅率の変化を吸収するため、２ｎｄアンプ回路２５としてＡＧＣ（Automatic Gain Control）回路を組み合わせて使用する。なお、２ｎｄアンプ回路２５は、可変増幅器を用いて実現されても良いし、可変減衰器を用いて実現されても良い。また、ＲＤＣ１２等、プリアンプ１１の後段にＡＧＣ回路が設けられることにより、２ｎｄアンプ回路２５が省かれても良い。
【００２５】
図３は、本発明に係るリードヘッド−リードアンプの簡易モデルの一例を示す回路図である。この簡易モデルにおいて、リードヘッドは、電圧源Ｖ２及び抵抗Ｒ２で表され、リード伝送路Ｔ１は、インダクタンスＬを有する。また、リードアンプの入力インピーダンス（入力抵抗２３）はＲ３（Ｒｉｎ）に相当し、実装などにより決まる寄生容量２２は、Ｃ１に相当する。
【００２６】
この図中のプローブＶＰで測定すると、Ｔ１のＬとＣ１でカットオフ周波数が決まる。ここで、Ｃ１は、仮に１ｐＦとする。また、Ｒ３によりＬＲＣのピークが発生する。
【００２７】
上述の簡易モデルによるリード帯域シミュレーション結果を示す。図４は、本発明に係るリード帯域シミュレーション結果の一例を示す図である。この図において、横軸は、周波数を示し、縦軸は、リードアンプ入力における信号レベルを示す。また、この図中の曲線Ｒ０５，Ｒ２０，Ｒ４０，Ｒ５０，Ｒ６０は、それぞれＲｉｎの抵抗値を５Ω，２０Ω，４０Ω，５０Ω，６０Ωとしたシミュレーション結果を示す。また、この図中の周波数軸上には、最大転送速度を示す最大転送周波数Ｆ１（Data rate target）と、最高転送速度の１／８である基準転送速度且つ干渉が十分少ない周波数でゲインの基準となる周波数を示す基準転送周波数Ｆ８（Base target、５０ＭＨｚ〜１００ＭＨｚ程度）とが、示される。
【００２８】
上述のリード帯域シミュレーション結果によれば、Ｆ８における増幅率とＦ１における増幅率とは異なる。また、Ｒｉｎを変化させることで、リード帯域を変化させることが可能となる。
【００２９】
しかし、Ｒｉｎの変化は、リードアンプのゲインの変化につながる。これに対して、１ｓｔアンプ回路２１の後段にＡＧＣ回路である２ｎｄアンプ回路２５を組み合わせることにより、リードアンプ出力を一定にすることができる。
【００３０】
本発明に係るＨＤＤにおける出荷前プリアンプ調整処理について説明する。
【００３１】
また、本発明に係るリード帯域調整処理は、例えば、工場出荷前のテスト工程において行われる。リード帯域調整処理の結果でゲイン値が変わってしまうため、電源投入（Ｐｏｗｅｒ  ＯＮ）時のシーケンスに入れると起動時間が増大する。そのため、ここでは、出荷前プリアンプ調整処理として、ＨＤＤは、まずリード帯域調整処理を行い、その後、リードアンプのゲインを調整するゲイン調整処理を行う。
【００３２】
図５は、本発明に係るＨＤＤによる出荷前プリアンプ調整処理の一例を示すシーケンス図である。この図の時間軸は、下方向である。また、この図において並行する３つのレーンは、左から、プリアンプ１１に格納される設定値（Preamp Data）、プリアンプ１１の動作、制御チップ１０の動作を示す。
【００３３】
まず、ＭＰＵ１４が出荷前プリアンプ調整処理の指示を行うと、プリアンプ１１は、リード帯域調整処理を行う（Ｓ１３）。ここで、プリアンプ１１は、リード帯域調整処理により設定されたＴａｉｌ  Ｃｕｒｒｅｎｔ等の設定値であるリード帯域設定値を格納する（Ｓ１４）。
【００３４】
次の処理Ｓ１５〜Ｓ２５は、ゲイン調整処理である。まず、制御チップ１０は、初期ゲインをプリアンプ１１に設定する（Ｓ１５）。ここで、プリアンプ１１は、設定された初期ゲインを格納する（Ｓ１６）。
【００３５】
次に、プリアンプ１１は、ヘッド１６によりデータが読み取られたリード信号をＲＤＣ１２へ出力する（Ｓ２１）。ＲＤＣ１２は、読み取られた信号を復調してエラーレートの測定を行う（Ｓ２２）。次に、ＨＤＣ１３は、測定されたエラーレートが目標値を満足したか否かの判定を行う（Ｓ２３）。
【００３６】
測定されたエラーレートが目標値を満足していない場合（Ｓ２３，Ｎｏ）、プリアンプ１１は、ゲインを所定のステップだけ変化させる（Ｓ２４）。ここで、プリアンプ１１は、変化したゲインを格納する（Ｓ２５）。次に、このフローは処理Ｓ２１へ移行する。
【００３７】
測定されたエラーレートが目標値を満足した場合（Ｓ２３，Ｙｅｓ）、制御チップ１０は、最終的なゲインであるゲイン最適値とリード帯域設定値とプリアンプ１１から取得し（Ｓ３１）、ゲイン最適値及びリード帯域設定値をＳｔａｔｕｓとして、ＳＡ（System Area）へ書き込み（Ｓ３２）、このシーケンスは終了する。
【００３８】
処理Ｓ２７において、出荷前プリアンプ調整処理によりプリアンプ１１に設定されたアナログ値またはデジタル値であるゲイン最適値やリード帯域設定値等の設定値は、ディスク１５上のＳＡやフラッシュメモリ４２などの不揮発性記憶媒体に保存される。本発明に係るＨＤＤが、出荷前プリアンプ調整処理の設定値を保存しておき、保存された設定値を起動時に読み出して再設定することで、起動時間を短縮することができる。
【００３９】
しかし、多値のゲインを持つプリアンプの場合、初期ゲインではリード信号が読めない場合も考えられる。そこで、ＨＤＤが、電源投入時の起動時プリアンプ調整処理として、ＳＡを読むためのゲイン調整処理を行ってＳＡを読み、読み出したリード帯域設定値を設定した後に、最適なゲインを設定するためのゲイン調整処理を行っても良い。図６は、本発明に係るＨＤＤによる起動時プリアンプ調整処理の一例を示すタイミングチャートである。この図の時間軸は、右方向である。また、この図において並行する３つのレーンは、上から、ＲＤＣ１２、プリアンプ１１（Ｐｒｅａｍｐ）、その他（Ｏｔｈｅｒ）の部分の動作を示す。
【００４０】
まず、ＨＤＤの電源投入時（Ｐｏｗｅｒ  ＯＮ、Ｓ４０）、ＨＤＤは、スタートアップ（Start Up）処理を行う。ここで、プリアンプ１１は、ＳＡを読むためのゲイン調整処理を行う（Ｓ４１）。次に、ＨＤＣ１３及びＲＤＣ１２は、ＳＡからＳｔａｔｕｓを読み出して（Ｓ４２）、プリアンプ１１に設定する（Ｓ４３）。プリアンプ１１は、Ｓｔａｔｕｓを設定値として格納する（Ｓ４４）。
【００４１】
また、ＨＤＤのヘッド選択時（Ｈｅａｄ  Ｓｅｌｅｃｔ、Ｓ５０）、ＨＤＤは、第１リード処理（1st Read mode）を行う。ここで、ＲＤＣ１２は、プリアンプ１１にゲイン調整処理を指示し（Ｓ５１）、ゲイン調整処理後にリードを行う（Ｓ５２）。
【００４２】
同様に、ＨＤＤのヘッド切り替え時（Ｈｅａｄ  Ｃｈａｎｇｅ、Ｓ６０）、第２リード処理（2nd Read mode）を行う。ここで、ＲＤＣ１２は、プリアンプ１１にゲイン調整処理を指示し（Ｓ６１）、ゲイン調整処理後にリードを行う（Ｓ６２）。
【００４３】
リード帯域調整処理においてリードされる信号として、ディスク１５に予め書き込まれるキャリブレーション信号は、広帯域の周波数成分を含む信号が望ましい。そこで、ＡＣイレイズで書き込まれるデータをランダムパターンにすることにより、広帯域の周波数成分を持つキャリブレーション信号を作成することができる。また他のキャリブレーション信号としては、リード帯域調整処理において帯域調整回路２４により検出される複数の周波数の正弦波を加算した信号を用いても良い。また、キャリブレーション信号の代わりに、サーボ信号やＡＣイレイズを用いても良い。
【００４４】
また、このようなキャリブレーション信号を用いて、工場出荷時だけでなく、出荷後にリード帯域調整処理を行っても良い。
【００４５】
リード帯域調整処理は、出荷後の異常検出及び調整のために使用することができる。ＨＤＤの出荷後、経年変化によるＭＲ素子抵抗値や伝送路特性の変化によりリードアンプの最適な設定値が変わる可能性がある。特に、ＭＲ素子抵抗値は大きな変化になる可能性が高く、近年の高速転送速度を有するＨＤＤではリード信号が読み取れなくなる場合も発生する。そこで、一定時間毎に帯域調整回路２４が経年劣化の影響をモニターし、リード帯域調整処理を行う。得られた設定値は、ＳＡ等の不揮発性記憶媒体に書き込まれる。このような出荷後のリード帯域調整処理により、経年劣化に対応することが可能となる。
【００４６】
以下、本発明に係るリードアンプの実施の形態について説明する。
【００４７】
実施の形態１．
本実施の形態においては、１ｓｔアンプ回路２１にＶｂｉａｓ−Ｉｓｅｎｃｅ型を用いる。
【００４８】
図７は、実施の形態１のリードアンプの一例を示す回路図である。このリードアンプは、１ｓｔアンプ回路２１ａ、２ｎｄアンプ回路２５、変換アンプ３１、ＢＰＦ（Band Pass Filter）３２ｘ，３２ｙ、レベルコンパレータ３３ａ（Comparator）、インピーダンス制御部３４ａを有する。１ｓｔアンプ回路２１ａは、Ｖｂｉａｓ−Ｉｓｅｎｃｅ型であり、可変電流源３６を有し、可変電流源３６の電流値（Ｔａｉｌ  Ｃｕｒｒｅｎｔ）により入力インピーダンスを変化させることができる。２ｎｄアンプ回路２５は、上述したようにＡＧＣ回路であり、出力レベルを一定にするように増幅率を制御する。
【００４９】
本実施の形態のリードアンプの動作を以下に説明する。
【００５０】
変換アンプ３１は、１ｓｔアンプ回路２１ａの差動出力をシングルエンドの信号に変換する。ＢＰＦ３２ｘは、変換アンプ３１出力のうちＦ８を通過させる。ＢＰＦ３２ｙは、変換アンプ３１出力のうちＦ１を通過させる。
【００５１】
レベルコンパレータ３３ａは、Ｆ１とＦ８のレベルを比較する。インピーダンス制御部３４ａは、予め設定されたＦ１とＦ８のレベルの大小関係とＴａｉｌ  Ｃｕｒｒｅｎｔとの関係、レベルコンパレータ３３ａ出力に基づいてＦ１とＦ８のレベルを合わせる（リード帯域をフラットにする）ように、１ｓｔアンプ回路２１ａへの制御信号を生成し、１ｓｔアンプ回路２１ａの入力インピーダンスＲｉｎを最適化する。１ｓｔアンプ回路２１ａにおける可変電流源３６は、制御信号に従ってＴａｉｌ  Ｃｕｒｒｅｎｔを変化させる。
【００５２】
ここで、インピーダンス制御部３４ａが１ｓｔアンプ回路２１ａのＴａｉｌ  Ｃｕｒｒｅｎｔを上げるとトランジスタのＯＮ抵抗が下がりＲｉｎが低くなり、１ｓｔアンプ回路２１ａのＴａｉｌ  Ｃｕｒｒｅｎｔを下げるとＯＮ抵抗が上がりＲｉｎが高くなる。上述のリード帯域シミュレーション結果のＲ０５，Ｒ２０のように基準転送周波数のレベルが低い場合、インピーダンス制御部３４が１ｓｔアンプ回路２１ａのＴａｉｌ  Ｃｕｒｒｅｎｔを上げてＲｉｎを低くすることで、リード帯域をフラットに調整することが可能となる。
【００５３】
また、Ｒｉｎが変わることで１ｓｔアンプ回路２１ａのゲインも変化するが、ＡＧＣ回路である２ｓｔアンプ回路２５がゲインを調整することによりリードアンプ全体のゲインを一定にすることができる。
【００５４】
本実施の形態におけるキャリブレーション信号は、例えば、ＢＰＦ３２ｘ，３２ｙの通過周波数に合わせて少なくともＦ８正弦波とＦ１正弦波を含む信号とする。また、キャリブレーション信号は、少なくともＦ８，Ｆ１を含む広帯域のＡＣイレイズの信号であっても良い。また、ＢＰＦ３２ｙの通過周波数を最高転送周波数の１／２であるＦ２とし、キャリブレーション信号をＦ８の正弦波とＦ２の正弦波を加算した信号としても良い。
【００５５】
実施の形態２．
本実施の形態においては、１ｓｔアンプ２１にＶｂｉａｓ−Ｖｓｅｎｃｅ型を用いる。
【００５６】
図８は、実施の形態２のリードアンプの一例を示す回路図である。この図において、図７と同一符号は図７に示された対象と同一又は相当物を示しており、ここでの説明を省略する。実施の形態１のリードアンプと比較すると、本実施の形態のリードアンプは、１ｓｔアンプ回路２１ａの代わりに１ｓｔアンプ回路２１ｂを有し、インピーダンス制御部３４ａの代わりにインピーダンス制御部３４ｂを有する。１ｓｔアンプ回路２１ｂは、Ｖｂｉａｓ−Ｖｓｅｎｃｅ型であり、可変抵抗３７を有し、可変抵抗３７の抵抗値により入力インピーダンスを変化させることができる。
【００５７】
本実施の形態のリードアンプの動作を以下に説明する。
【００５８】
変換アンプ３１は、１ｓｔアンプ回路２１ｂの差動出力をシングルエンドの信号に変換する。ＢＰＦ３２ｘは、変換アンプ３１出力のうちＦ８を通過させる。ＢＰＦ３２ｙは、変換アンプ３１出力のうちＦ１を通過させる。
【００５９】
レベルコンパレータ３３ａは、Ｆ１とＦ８のレベルを比較する。インピーダンス制御部３４ｂは、予め設定されたＦ１とＦ８のレベルの大小関係と可変抵抗３７の抵抗値との関係、レベルコンパレータ３３ａ出力に基づいてＦ１とＦ８のレベルを合わせる（リード帯域をフラットにする）ように、１ｓｔアンプ回路２１ｂへの制御信号を生成し、１ｓｔアンプ回路２１ｂの入力インピーダンスＲｉｎを最適化する。１ｓｔアンプ回路２１ｂにおける可変抵抗３７は、制御信号に従って抵抗値を切り替える。
【００６０】
ここで、インピーダンス制御部３４ｂは、１ｓｔアンプ回路２１ｂの可変抵抗３７の抵抗値を切り替えることにより、１ｓｔアンプ回路２１ｂの入力インピーダンスＲｉｎを変化させる。上述のリード帯域シミュレーション結果のＲ０５，Ｒ２０のように基準転送周波数のレベルが低い場合、１ｓｔアンプ回路２１ｂの可変抵抗３７の抵抗値を切り替えてＲｉｎを低くすることで、リード帯域をフラットに調整することが可能となる。
【００６１】
実施の形態３．
実施の形態１及び実施の形態２のリードアンプは、周波数軸上の２点（基準転送周波数及び最高転送周波数）の信号レベルを測定対象とした。本実施の形態におけるリードアンプは、３点以上の信号レベルを測定する。
【００６２】
図９は、実施の形態３のリードアンプの一例を示す回路図である。この図において、図７と同一符号は図７に示された対象と同一又は相当物を示しており、ここでの説明を省略する。実施の形態１のリードアンプと比較すると、本実施の形態のリードアンプは、新たにＢＰＦ３２ｚを有し、レベルコンパレータ３３ａの代わりにレベルコンパレータ３３ｃを有し、インピーダンス制御部３４ａの代わりにインピーダンス制御部３４ｃを有する。
【００６３】
本実施の形態のリードアンプの動作のうち、実施の形態１と異なる点について以下に説明する。
【００６４】
ＢＰＦ３２ｚは、基準転送周波数及び最高転送周波数以外の周波数Ｆ０を通過させる。
【００６５】
レベルコンパレータ３３ｃは、Ｆ８，Ｆ１，Ｆ０の信号レベルを比較する。リードヘッド−リードアンプが上述のリード帯域シミュレーション結果を示す場合、Ｆ８，Ｆ１の他に、Ｆ０を２〜３ＧＨｚに設定すると、その近傍に見られる共振のピークを検出することが可能になる。
【００６６】
インピーダンス制御部３４ｃは、レベルコンパレータ３３ｃの出力に基づいて、１ｓｔアンプ回路２１ａへの制御信号を生成し、１ｓｔアンプ回路２１ａの入力インピーダンスＲｉｎを最適化する。上述のリード帯域シミュレーション結果において、インピーダンス制御部３４ｃがＲｉｎを低くすると共振のピークは高周波へ移動するが、途中でゲインの低下が見られる。この低下をＦ０で検出し、Ｒｉｎを低くする調整を終了するか、もしくはＲｉｎを高くする調整を行う。
【００６７】
本実施の形態のように、ＢＰＦを３個以上にして信号レベルを検出する周波数を３点以上にすることにより、リード帯域を検出する精度を向上させ、所望のリード帯域に近づける調整の精度を向上させることができる。
【００６８】
本実施の形態におけるキャリブレーション信号は、例えば、ＢＰＦ３２ｘ，３２ｙ，３２ｚの通過周波数に合わせて少なくともＦ８正弦波とＦ１正弦波とＦ０正弦波を含む信号とする。また、キャリブレーション信号は、少なくともＦ８，Ｆ１，Ｆ０を含む広帯域のＡＣイレイズの信号であっても良い。
【００６９】
実施の形態４．
本実施の形態におけるリードアンプは、ＤＦＴ（Discrete Fourier Transform：離散フーリエ変換）回路を用いる。
【００７０】
図１０は、実施の形態４のリードアンプの一例を示す回路図である。この図において、図７と同一符号は図７に示された対象と同一又は相当物を示しており、ここでの説明を省略する。実施の形態１のリードアンプと比較すると、本実施の形態のリードアンプは、ＢＰＦ３２ｘ，３２ｙの代わりにＤＦＴ回路３５（フーリエ変換回路）を有し、レベルコンパレータ３３ａの代わりにレベルコンパレータ３３ｄを有し、インピーダンス制御部３４ａの代わりにインピーダンス制御部３４ｄを有する。
【００７１】
本実施の形態のリードアンプの動作のうち、実施の形態１と異なる点について以下に説明する。
【００７２】
ＤＦＴ回路３５は、複数の周波数成分の信号レベルを出力する。１ｓｔアンプ回路２１ａの出力をＤＦＴ回路３５に与えて周波数特性を測定することにより、帯域全体の測定及び調整が可能になる。
【００７３】
レベルコンパレータ３３ｄは、ＤＦＴ回路３５により出力された複数の周波数成分の信号レベルを比較する。インピーダンス制御部３４ｄは、レベルコンパレータ３３ｄの出力に基づいて、１ｓｔアンプ回路２１ａへの制御信号を生成し、１ｓｔアンプ回路２１ａの入力インピーダンスＲｉｎを最適化する。リードヘッド−リードアンプが上述のリード帯域シミュレーション結果を示す場合、インピーダンス制御部３４ｄは、高周波成分のレベルが高ければＲｉｎを低くし、高周波成分のレベルが低周波成分のレベルまで低下したときにＲｉｎの調整を終了する。
【００７４】
なお、本実施の形態のリードアンプは、ＤＦＴ回路３５の代わりにＦＦＴ回路等、他の周波数特性を測定可能な回路を有しても良い。
【００７５】
上述の実施の形態１〜４では、目標リード帯域がフラットであるとして調整している。あるいは、目標リード帯域は、ＲＤＣ１２が高い転送速度の信号を解析しやすくなるように、所定周波数より高い帯域を強調した特性であっても良い。また、リードアンプが、後段の処理に目標リード帯域となるように詳細なリード帯域の調整を行う機能（イコライザ）を搭載しても良い。
【００７６】
上述した実施の形態１〜４のように、ＨＤＤに搭載された後のプリアンプ１１がリード帯域を調整する回路を入れることにより、プリアンプや伝送路の余分な改版が不要となる。伝送路も異なってもプリアンプが最適なリード帯域を調整することにより、異なる種類のＨＤＤにおいてプリアンプの共通化を進めることができる。
【００７７】
なお、変換アンプ３１、ＢＰＦ３２ｘ，３２ｙ，３２ｚ、ＤＦＴ回路３５、レベルコンパレータ３３ａ，３３ｂ，３３ｃ，３３ｄ、インピーダンス制御部３４ａ，３４ｂ，３４ｃ，３４ｄは、帯域調整回路２４に対応する。また、このうち、変換アンプ３１、ＢＰＦ３２ｘ，３２ｙ，３２ｚ、レベルコンパレータ３３ａ，３３ｂ，３３ｃ，３３ｄは、検出部に対応する。
【００７８】
上述した各実施の形態において本発明はＨＤＤに適用されるとしたが、フレキシブルディスクや光ディスクなどの記憶媒体を駆動する記憶装置の信号増幅装置に本発明を適用することも可能である。
【００７９】
本発明は、その精神または主要な特徴から逸脱することなく、他の様々な形で実施することができる。そのため、前述の実施の形態は、あらゆる点で単なる例示に過ぎず、限定的に解釈してはならない。本発明の範囲は、特許請求の範囲によって示すものであって、明細書本文には、何ら拘束されない。更に、特許請求の範囲の均等範囲に属する全ての変形、様々な改良、代替および改質は、全て本発明の範囲内のものである。
【００８０】
以上の実施の形態１〜４に関し、更に以下の付記を開示する。
（付記１）
ヘッドにより記憶媒体から読み出されたリード信号を増幅する信号増幅装置であって、
前記ヘッドから入力される前記リード信号を増幅して増幅信号とすると共に、制御信号に基づいて前記リード信号の入力インピーダンスを変化させることができる増幅部と、
前記増幅部により出力された前記増幅信号の周波数特性を検出して第１周波数特性とする検出部と、
前記検出部により検出された前記第１周波数特性が所定の第２周波数特性になるように前記制御信号を生成するインピーダンス制御部と、
を備える信号増幅装置。
（付記２）
更に、
前記増幅信号のレベルを一定にする振幅調整部を備える、
付記１に記載の信号増幅装置。
（付記３）
前記第１周波数特性は、前記増幅信号における所定の複数の周波数の信号レベルである、
付記１に記載の信号増幅装置。
（付記４）
前記第２周波数特性は、前記複数の周波数の信号レベルの関係であり、
付記３に記載の信号増幅装置。
（付記５）
前記インピーダンス制御部は、前記増幅信号における前記複数の周波数の信号レベルの比較を行い、該比較の結果と前記第２周波数特性とに基づいて制御信号を生成する、
付記４に記載の信号増幅装置。
（付記６）
前記検出部は、前記複数の周波数成分を通過させるフィルタを有し、複数の前記フィルタにより得られた前記複数の周波数成分の信号レベルを検出する、
付記５に記載の信号増幅装置。
（付記７）
前記検出部は、フーリエ変換回路を有し、前記フーリエ変換回路により得られた前記複数の周波数成分の信号レベルを検出する、
付記５に記載の信号増幅装置。
（付記８）
前記所定の情報は、前記複数の周波数の正弦波が加算された信号またはランダムパターンである、
付記３に記載の信号増幅装置。
（付記９）
前記所定の情報は、ＡＣイレイズにより前記記憶媒体に書き込まれた情報である、
付記８に記載の信号増幅装置。
（付記１０）
前記インピーダンス制御部は、予め設定された前記第１周波数特性及び前記制御信号の関係と前記検出部により検出された前記第１周波数特性とに基づいて、制御信号を生成する。
付記１に記載の信号増幅装置。
（付記１１）
前記増幅部は、前記制御信号により電流値を変化させることができる可変電流源を有し、
前記入力インピーダンスは、前記可変電流源の電流値に基づいて決定され、
前記制御信号は、前記可変電流源の電流値を指定する信号である、
付記１０に記載の信号増幅装置。
（付記１２）
前記増幅部は、前記制御信号により抵抗値を変化させることができる可変抵抗を有し、
前記入力インピーダンスは、前記可変抵抗の抵抗値に基づいて決定され、
前記制御信号は、前記可変抵抗の抵抗値を指定する信号である、
付記１０に記載の信号増幅装置。
（付記１３）
前記第２周波数特性は、所定の帯域にわたってフラットである、
付記１に記載の信号増幅装置。
（付記１４）
前記第２周波数特性は、前記第２周波数特性の帯域のうち所定周波数以上の帯域を強調する周波数特性である、
付記１に記載の信号増幅装置。
（付記１５）
記憶媒体上の所定の情報のリードの指示を行う指示部と、
前記所定の情報を読み出してリード信号とするヘッドと、
前記ヘッドから入力される前記リード信号を増幅して増幅信号とすると共に、制御信号に基づいて前記リード信号の入力インピーダンスを変化させることができる増幅部と、
前記増幅部により出力された前記増幅信号の周波数特性を検出して第１周波数特性とする検出部と、
前記検出部により検出された前記第１周波数特性が所定の第２周波数特性になるように前記制御信号を生成するインピーダンス制御部と、
を備える記憶装置。
（付記１６）
前記指示部は、前記インピーダンス制御部により生成された制御信号を示す設定値を不揮発性記憶媒体へ保存する、
付記１５に記載の記憶装置。
（付記１７）
前記指示部は、前記不揮発性記憶媒体に保存された前記設定値を取得し、
前記インピーダンス制御部は、前記指示部により取得された設定値に基づいて制御信号を生成する、
付記１６に記載の記憶装置。
（付記１８）
前記指示部は、前記記憶装置の起動時、前記不揮発性記憶媒体に保存された前記設定値を取得する、
付記１７に記載の記憶装置。
（付記１９）
前記指示部は、所定の時間が経過した場合、前記所定の情報のリードの指示を行い、該指示に対応して前記インピーダンス制御部により生成された制御信号を示す設定値を前記不揮発性記憶媒体へ保存する、
付記１６に記載の記憶装置。
（付記２０）
前記不揮発性記憶媒体は、前記記憶媒体である、
付記１６に記載の記憶装置。
【図面の簡単な説明】
【００８１】
【図１】本発明に係るＨＤＤの構成の一例を示すブロック図である。
【図２】本発明に係るリードアンプの基本構成の一例を示す回路図である。
【図３】本発明に係るリードヘッド−リードアンプの簡易モデルの一例を示す回路図である。
【図４】本発明に係るリード帯域シミュレーション結果の一例を示す図である。
【図５】本発明に係るＨＤＤによる出荷前プリアンプ調整処理の一例を示すシーケンス図である。
【図６】本発明に係るＨＤＤによる起動時プリアンプ調整処理の一例を示すタイミングチャートである。
【図７】実施の形態１のリードアンプの一例を示す回路図である。
【図８】実施の形態２のリードアンプの一例を示す回路図である。
【図９】実施の形態３のリードアンプの一例を示す回路図である。
【図１０】実施の形態４のリードアンプの一例を示す回路図である。
【符号の説明】
【００８２】
１１  プリアンプ、１２  ＲＤＣ、１３  ＨＤＣ、１４  ＭＰＵ、１５  ディスク、１６  ヘッド、１７  ＳＰＭ、１８  ＶＣＭ、１９  伝送路、２１  １ｓｔアンプ回路、２２  寄生容量、２３  入力抵抗、２４  帯域調整回路、２５  ２ｎｄアンプ回路、３１  変換アンプ、３２ｘ，３２ｙ，３２ｚ  ＢＰＦ、３５  ＤＦＴ回路、３３ａ，３３ｂ，３３ｃ，３３ｄ  レベルコンパレータ、３４ａ，３４ｂ，３４ｃ，３４ｄ  インピーダンス制御部、４１  ＲＡＭ、４２  フラッシュメモリ。
【図１】
2010108560.tif 000003
【図２】
2010108560.tif 000004
【図３】
2010108560.tif 000005
【図４】
2010108560.tif 000006
【図５】
2010108560.tif 000007
【図６】
2010108560.tif 000008
【図７】
2010108560.tif 000009
【図８】
2010108560.tif 000010
【図９】
2010108560.tif 000011
【図１０】
2010108560.tif 000012