(57)【要約】【課題】装置コストを低減することを課題とする。【解決手段】デコーダ１０では、ＡＤＣ１１のサンプリング周波数を固定とし、ＡＤＣ１１によって出力されたＡ／Ｄ変換後のデジタル信号に対し、線形補間（バイリニア補間）またはバイキュービック補間を行うことにより、映像信号と同期してサンプリングされた場合の本来のサンプル点から水平ジッタが原因でサンプリング点がズレたデジタル値を本来のサンプリング点のデジタル値に近づけるように補正する。【選択図】図１
2010245834.tif 000002
【特許請求の範囲】
【請求項１】
入力されるアナログビデオ信号をサンプリングすることによりデジタル信号に変換するＡ／Ｄ変換手段と、
Ａ／Ｄ変換手段に対して所定の固定周波数でクロック信号を発振する発振手段と、
前記クロック信号を用いて前記デジタル信号のジッタを補正するジッタ補正手段と
を有することを特徴とする映像信号処理装置。
【請求項２】
前記アナログビデオ信号が入力される１つのチャンネルにつき前記Ａ／Ｄ変換手段および前記ジッタ補正手段の組を１系統として構成するとともに、複数系統のうち前記発振手段を有する系統を少なくとも１つ含み、前記発振手段によって発振されるクロック信号を他系統のＡ／Ｄ変換手段に供給するように構成することを特徴とする請求項１に記載の映像信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログビデオ信号をデジタル信号に変換する場合に用いる映像信号処理装置に関する。
【背景技術】
【０００２】
従来、アナログビデオ信号をＡ／Ｄ変換する際には、ＰＬＬ回路を用いることによって水平同期信号をロックしてサンプリングすることによりデジタルデータに変換していた。
【０００３】
この点においてはデジタル受信機の受信信号をＡ／Ｄ変換する場合にも類似し、たとえば特許文献１には、ＰＬＬ回路で位相同期した信号を受信信号に加算してＡ／Ｄ変換器に入力し、そのＡ／Ｄ変換器から出力されるデジタル信号のアパッチャ時間を算出して出力し、このアパッチャ時間（サンプルホールド遅延時間）に基づき、デジタル信号に対して不均一サンプリングによるフィルタリングを行い、干渉波を除去し希望波を出力するＡ／Ｄ変換回路が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−１７３０８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、アナログビデオ信号をデジタル信号に変換する場合には、アナログビデオ信号と位相同期するためにＰＬＬ回路が必要となるため、装置コストが増大するという問題があった。
【０００６】
すなわち、ＰＬＬ回路を構成するには、位相比較器、ループフィルタ、電圧制御発振器や分周器等の多くの部品を要し、また、ループフィルタとして使用されるローパスフィルタは、温度、電圧、部品等の環境のばらつきやノイズに影響されやすいので、ローパスフィルタの定数を設定するのにも高度な専門知識が必要であり、多大な費用および手間がかかってしまう。
【０００７】
特に、複数系統のデコーダを擁するビデオデコーダとして構成する場合には、その系統数と同数のＰＬＬ回路が必要となるため、部品点数は膨大なものとなり、装置コストのさらなる増大を招くことになる。
【０００８】
そこで、本発明は、上述した従来技術による課題（問題点）を解消するためになされたものであり、ラインロック方式によるサンプリング（ＰＬＬ回路）を不要化し、もって装置コストを低減することができる映像信号処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上述した課題を解決し、目的を達成するために、本発明に係る映像信号処理装置は、入力されるアナログビデオ信号をサンプリングすることによりデジタル信号に変換するＡ／Ｄ変換手段と、Ａ／Ｄ変換手段に対して所定の固定周波数でクロック信号を発振する発振手段と、前記クロック信号を用いて前記デジタル信号のジッタを補正するジッタ補正手段とを有することを特徴とする。
【００１０】
また、本発明に係る映像信号処理装置は、上記の発明において、前記アナログビデオ信号が入力される１つのチャンネルにつき前記Ａ／Ｄ変換手段および前記ジッタ補正手段の組を１系統として構成するとともに、複数系統のうち前記発振手段を有する系統を少なくとも１つ含み、前記発振手段によって発振されるクロック信号を他系統のＡ／Ｄ変換手段に供給するように構成することを特徴とする。
【発明の効果】
【００１１】
本発明によれば、入力されるアナログビデオ信号をサンプリングすることによりデジタル信号に変換するＡ／Ｄ変換手段に対して所定の固定周波数でクロック信号を発振し、クロック信号を用いてデジタル信号のジッタを補正するように構成したので、ラインロック方式でサンプリングする場合と同等の性能を発揮しつつＰＬＬ回路を不要化することができ、装置コストを低減するとともに回路規模を縮小することが可能になるという効果を奏する。
【００１２】
また、本発明によれば、アナログビデオ信号が入力される１つのチャンネルにつきＡ／Ｄ変換手段およびジッタ補正手段の組を１系統として構成するとともに、複数系統のうち発振手段を有する系統を少なくとも１つ含み、発振手段によって発振されるクロック信号を他系統のＡ／Ｄ変換手段に供給するように構成したので、複数系統間で１つの発振器を共有させることができ、発振器の絶対数を減らせる結果、装置コストをさらに低減することが可能になるという効果を奏する。
【図面の簡単な説明】
【００１３】
【図１】図１は、本実施例に係るデコーダの構成を示すブロック図である。
【図２】図２は、本実施例に係るデコーダで発生する水平ジッタを説明するための説明図である。
【図３】図３は、本実施例に係る線形補間を説明するための説明図である。
【図４】図４は、本実施例に係るデコード処理の手順を示すフローチャートである。
【発明を実施するための形態】
【００１４】
以下に添付図面を参照して、本発明に係る映像信号処理装置（以下、デコーダと記載）の好適な実施例を詳細に説明する。なお、本実施例では、複数系統のデコーダを有するビデオデコーダに本発明を適用する場合について説明する。
【実施例】
【００１５】
まず、本実施例に係るデコーダの構成について説明する。図１は、本実施例に係るデコーダの構成を示すブロック図である。
【００１６】
図１に示すように、本実施例では、４つのカメラモジュール２０それぞれに対応して４系統のデコーダ１０が接続された４Ｃｈのビデオレコーダとして構成しており、各系統のデコーダ１０は、カメラモジュール２０で生成されたアナログビデオ信号にＡ／Ｄ変換およびデコードを行って出力する。
【００１７】
ここで、本実施例に係るデコーダ１０では、上記の従来技術で説明したラインロック方式のように、アナログビデオ信号の水平同期信号に同期したクロックは使用しない。つまり、本実施例では、ＡＤＣ１１に対して所定の固定周波数でクロック信号を発振することにより、ＰＬＬ回路を不要化することとした。
【００１８】
しかしながら、ＡＤＣ１１のサンプリング周波数を固定しただけでは、ＡＤＣ１１でサンプリングの位置ずれが発生するため、水平方向のジッタが発生してしまう。具体的には、図２に示すように、映像信号にＰＬＬ回路で同期化したクロックを使用した場合には、映像信号に対して常に一定のタイミングでサンプリングを行うことができる一方で、映像信号に同期化していないクロックを使用した場合には、サンプリングの位置ずれが発生するので、水平方向のジッタ（以下、水平ジッタと記載）が発生する。
【００１９】
そこで、本実施例では、ＡＤＣ１１のサンプリング周波数を固定化することに併せて、あたかも水平同期信号に同期してサンプリングされたデジタル信号であるかのように、ＡＤＣ１１から出力されるデジタル信号を補正することとした。
【００２０】
すなわち、本実施例では、映像信号に対して同期を取ることにより正確なサンプリングを行うというアプローチではなく、ＡＤＣ１１によって出力されたＡＤＣ後のデジタル信号に対し、後述する線形補間（バイリニア補間）やバイキュービック補間を行うことにより、映像信号と同期してサンプリングされた場合の本来のサンプル点から水平ジッタが原因でサンプリング点がズレたデジタル値を本来のサンプリング点のデジタル値に近づけるように補正する。
【００２１】
したがって、本実施例では、ラインロック方式でサンプリングする場合と同等の性能を発揮しつつＰＬＬ回路を不要化することができ、装置コストを低減するとともに回路規模を縮小することが可能になる。
【００２２】
続いて、図１に示したデコーダ１０の各構成部を具体的に説明する。図１に示すように、デコーダ１０は、ＡＤＣ１１と、発振器１２と、ＬＰＦ１３と、同期分離部１４と、ジッタ補正量算出部１５と、ジッタ補正演算部１６と、デコード部１７とを有する。
【００２３】
ＡＤＣ（Analog  Digital  Converter）１１は、アナログ信号をデジタル信号に変換する回路である。具体的には、発振器１２によって入力されるクロック信号にしたがって、カメラモジュール２０から入力されたアナログビデオ信号をサンプリング（標本化）し、該サンプリングしたデジタル値をＬＰＦ１３およびジッタ補正演算部１６に出力する。
【００２４】
発振器１２は、ＡＤＣ１１がアナログビデオ信号をサンプリングするためのクロック信号を発振する水晶発振器である。
【００２５】
ここで、発振器１２では、サンプリング周波数を固定としており、たとえばＮＴＳＣやＰＡＬ等の規格に合わせてサンプリング周波数を２７ＭＨｚとしている。なお、本実施例は、映像信号の規格に適合するものを用いる場合を説明するが、このサンプリング周波数に限定されるものではなく、１３．５ＭＨｚや２７ＭＨｚ（水平同期の８５８倍または１７１６倍）の他、サブキャリアの４倍や８倍などの周波数をサンプリング周波数としてすることもできる。
【００２６】
さらに、本実施例では、図１の最上段に示したデコーダ１０の発振器１２の出力を他系統のデコーダ１０のＡＤＣ１１にも併せて供給することにより、他系統のデコーダ１０には発振器１２が不要となるようにビデオデコーダを構成した。なお、カメラモジュール２０間では、アナログビデオ信号を同期して入力してもかまわないが、非同期に入力されるのが通常である。
【００２７】
このように、複数系統のデコーダ１０が存在する場合に、少なくとも１つのデコーダ１０に発振器１２を設けておき、この発振器１２のクロック信号を他系統のデコーダ１０に供給することで、複数系統間で１つの発振器１２を共有させることができ、発振器１２の絶対数を減らせる結果、装置コストをさらに低減することが可能になる。
【００２８】
ＬＰＦ（Low  Pass  Filter）１３は、特定の周波数以外の信号を遮断する機能を持つフィルタのうち低域周波数のみを通過させるフィルタである。具体的には、カラーサブキャリア信号などの同期分離には不要となる信号を除去したり、或いはノイズを除去したりする。
【００２９】
同期分離部１４は、水平同期信号および垂直同期信号を分離する回路である。具体的には、ＬＰＦ１３によって出力されたビデオ信号の振幅に所定の閾値（例えば、水平同期信号の前縁の立下りにおける振幅値の５０％である−２０ＩＲＥなど）を基準としたレベル判定を行い、ビデオ信号から水平同期信号及び垂直同期信号を分離する。
【００３０】
ジッタ補正量算出部１５は、発振器１２による固定周波数のクロック信号でＡＤＣ１１によってサンプリングされたデジタル信号のジッタ補正量を算出する演算回路である。具体的には、１水平期間内で水平ジッタが一定であるものとし、１水平期間の始期である水平同期信号の前縁を検出することができる閾値を予め設定しておき、かかる閾値を立下りに跨ぐ２つのサンプル点α及びβでサンプリングされたデジタル値Ａ及びＢと閾値の差分値をそれぞれ算出し、該算出した２つの差分値Δａ及びΔｂをサンプル点Ａ以降に存在するサンプル点の補正量としてジッタ補正演算部１６に設定する。なお、ジッタ補正量算出部１５は、閾値を立下りに跨ぐ２つのサンプル点を検出する度にΔａ及びΔｂの値を更新する。
【００３１】
ジッタ補正演算部１６は、ジッタ補正量算出部１５によって算出された補正量に基づき、ＡＤＣ１１によって出力されたデジタル信号を補正する演算回路である。具体的には、サンプル点αでのジッタＸの比率を含む補正量Δａ及びΔｂにより変形した線形補間の公式に対し、ジッタ補正量算出部１５によって補正量として設定されたΔａ及びΔｂと、補正対象とするサンプル点のデジタル値Ｙ１及びその次のサンプル点のデジタル値Ｙ２とを代入することにより、補正デジタル値Ｙを得る。
【００３２】
ここで、本実施例に係るジッタ補正量算出部１５及びジッタ補正演算部１６による線形補間について具体的に説明する。
【００３３】
図３に示すように、ジッタ補正量算出部１５は、たとえば水平同期信号の前縁の立下りの振幅値の５０％である−２０ＩＲＥを閾値とし、ＬＰＦ１３によって出力されるデジタル値が閾値を立下りに跨ぐ２つのサンプル点、すなわち図中に丸で表記されたαおよびβの２つのサンプル点を検出する。この閾値は、上記の値に限られず、水平同期信号の前縁の立下りの振幅値の範囲であれば任意の値でよい。なお、図３では、水平同期信号の前縁の形状を見やすくするためにアナログ信号の波形を図示したが、実際にはデジタル信号の波形であることは言うまでもない。
【００３４】
このとき、ジッタ補正量算出部１５は、検出したサンプル点αのデジタル値Ａと閾値の差分であるΔａと、サンプル点βのデジタル値Ｂと閾値の差分値であるΔｂとを算出し、Δａ及びΔｂを補正量としてジッタ補正演算部１６のレジスタ等の記憶部に保持させておく。なお、新たに閾値を跨ぐ２つのサンプル点を検出した場合には、次のラインのデジタル値と推定されるので補正量Δａ及びΔｂを更新する。
【００３５】
そして、ジッタ補正演算部１６は、Δａ及びΔｂを用いて線形補間の公式を変形して表わされるＹ＝（Ｙ１＊Δｂ＋Ｙ２＊Δａ）／（Δａ＋Δｂ）のＹ１及びＹ２に以降の２つのサンプル点のデジタル値をそれぞれ代入することにより、閾値を跨いでサンプリングされたサンプル点ＡでのジッタＸの比率を含んだΔａ及びΔｂを用いて、同一ラインにおいてサンプル点α以降に続いてゆくサンプル点のデジタル値を補正することができる。
【００３６】
なお、本実施例では、ジッタ補正量算出部１５及びジッタ補正演算部１６で線形補間を行う場合について説明したが、本発明はこれに限定されるものではなく、他の補間方式、たとえばバイキュービック補間等を用いることもできる。
【００３７】
すなわち、図３に示す閾値を立下りに跨ぐ２つのサンプル点、すなわち図中に丸で表記されたαおよびβの２つのサンプル点に対するα点から閾値までの時間的な比率をΔａ／（Δａ＋Δｂ）＝Ｃとし、このＣの値と閾値の前後４点のデジタル値とから、閾値のタイミングでサンプリングした値を算出することもできる。
【００３８】
デコード部１７は、デジタルビデオ信号をデコードする処理部であり、具体的には、ジッタ補正演算部１６によって出力されたデジタル信号に対してＹｃｂ、Ｃｒ生成処理やＲＧＢ変換処理などのデコード処理を実行する。
【００３９】
次に、本実施例に係るデコード処理について説明する。図４は、本実施例に係るデコード処理の手順を示すフローチャートである。なお、このデコード処理は、カメラモジュール２０からアナログビデオ信号が入力された場合に開始される。
【００４０】
図４に示すように、アナログビデオ信号が入力されると、ＡＤＣ１１は、入力されたアナログビデオ信号をデジタル信号に変換し（ステップＳ４０１）、ＬＰＦ１３は、ＡＤＣ１１によって変換されたデジタル信号からカラーサブキャリア信号などの同期分離には不要となる信号をデジタル信号から除去したり、或いはノイズを除去する（ステップＳ４０２）。
【００４１】
続いて、同期分離部１４は、ＬＰＦ１３によって出力されたビデオ信号の振幅に所定の閾値（例えば、水平同期信号の前縁の立下りにおける振幅値の５０％である−２０ＩＲＥなど）を基準としたレベル判定を行い、ビデオ信号から水平同期信号及び垂直同期信号を分離する（ステップＳ４０３）。
【００４２】
ここで、ジッタ補正量算出部１５は、同期分離部１４によって分離された水平同期信号から予め設定された閾値を立下りに跨ぐ２つのサンプル点α及びβを検出し（ステップＳ４０４）、このサンプル点α及びβでサンプリングされたデジタル値Ａ及びＢと閾値の差分値をそれぞれ算出し（ステップＳ４０５）、該算出した２つの差分値Δａ及びΔｂを補正量としてジッタ補正演算部１６に設定する。
【００４３】
そして、ジッタ補正演算部１６は、サンプル点αでのジッタＸの比率を含む補正量Δａ及びΔｂにより変形した線形補間の式、すなわちＹ＝（Ｙ１＊Δｂ＋Ｙ２＊Δａ）／（Δａ＋Δｂ）に対し、ジッタ補正量算出部１５によって補正量として設定されたΔａ及びΔｂと、ＡＤＣ１１によって出力されたサンプル点のデジタル値Ｙ１及びその次のサンプル点のデジタル値Ｙ２とを代入することにより、補正デジタル値Ｙを順次演算する（ステップＳ４０６）。なお、ステップＳ４０５で新たに閾値を跨ぐ２つのサンプル点が検出された場合には、ジッタ補正量算出部１５によってジッタ補正演算部１６のレジスタに保持される補正量Δａ及びΔｂが更新されるので、新たに更新した補正量で補正演算する。
【００４４】
その後、デコード部１７は、ジッタ補正演算部１６によって出力された補正演算後のデジタル信号に対してＹｃｂ、Ｃｒ生成処理やＲＧＢ変換処理などのデコード処理を実行し（ステップＳ４０７）、処理を終了する。
【００４５】
上述してきたように、本実施例によれば、入力されるアナログビデオ信号をサンプリングすることによりデジタル信号に変換するＡＤＣ１１に対して所定の固定周波数でクロック信号を発振し、クロック信号を用いてデジタル信号のジッタを補正するように構成したので、ラインロック方式でサンプリングする場合と同等の性能を発揮しつつＰＬＬ回路を４つ削減することができ、装置コストを低減するとともに回路規模を縮小することが可能になる。
【００４６】
さらに、本実施例に係る４Ｃｈのビデオレコーダを車両に搭載した場合には、車両の周囲、たとえば車両の前後左右に設けられたカメラモジュール２０から入力されたアナログビデオ信号をデコードし、４画面合成して出力するなど車両の周辺を監視するシステムに好適に適用することが可能である。
【００４７】
また、上記の実施例では、４Ｃｈのビデオデコーダとして構成する場合を説明したが、２以上の複数系統は当然のこと、単系統にも同様に適用することができる。
【００４８】
なお、上記の実施例では、４つの系統すべてに本発明を適用する場合について説明したが、複数系統のデコーダのうち一部をラインロック式でＡＤＣ１１のサンプリングを行うデコーダとしてもかまわない。
【産業上の利用可能性】
【００４９】
以上のように、本発明に係る映像信号処理装置は、装置コストを低減する場合に適している。
【符号の説明】
【００５０】
１０    デコーダ
１１    ＡＤＣ
１２    発振器
１３    ＬＰＦ
１４    同期分離部
１５    ジッタ補正量算出部
１６    ジッタ補正演算部
１７    デコード部
２０    カメラモジュール
【図１】
2010245834.tif 000003
【図２】
2010245834.tif 000004
【図３】
2010245834.tif 000005
【図４】
2010245834.tif 000006