(57)【要約】【課題】耐湿信頼性が高く、かつ薄型化に適した外部端子電極を有する、積層セラミック電子部品を提供する。【解決手段】外部端子電極９，１０は、セラミック素体２の端面７，８上において内部電極１２，１３の露出部１４，１５を直接被覆するめっき膜１７を有する。セラミック素体２の端面７，８と主面３，４との間の境界に丸みを帯びたコーナー部１６が形成され、上記めっき膜１７は、その端部がコーナー部１６に留まるように、かつ、主面３，４よりも突出しないように形成される。【選択図】図１
2010118499.tif 000002
【特許請求の範囲】
【請求項１】
複数のセラミック層が積層されてなり、互いに対向する１対の主面と、互いに対向する１対の側面と、互いに対向する１対の端面とを有する、セラミック素体と、
前記セラミック素体の内部に形成され、かつ前記セラミック素体の各前記端面に露出部を有する、内部導体と、
前記セラミック素体の前記端面上において前記内部導体の前記露出部を直接被覆するめっき膜を有する、外部端子電極と
を備え、
前記セラミック素体の前記端面と前記主面との間の境界に丸みを帯びたコーナー部が形成され、
前記めっき膜は、その端部が前記コーナー部に留まるように、かつ、前記セラミック層の積層方向において前記主面よりも突出しないようにして形成されていることを特徴とする、積層セラミック電子部品。
【請求項２】
前記外部端子電極は、前記コーナー部において前記めっき膜の前記端部を覆うとともに、前記主面の一部にまで延びるように形成される補助導体膜をさらに備えることを特徴とする、請求項１に記載の積層セラミック電子部品。
【請求項３】
前記補助導体膜はガラス成分を含み、前記ガラス成分の一部は前記めっき膜と前記セラミック素体との界面に浸透していることを特徴とする、請求項２に記載の積層セラミック電子部品。
【請求項４】
前記内部導体は、電気的特性の発現に実質的に寄与しないダミー内部導体を含むことを特徴とする、請求項１ないし３のいずれかに記載の積層セラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、積層セラミック電子部品に関するもので、特に、積層セラミック電子部品に備える外部端子電極の構造に関するものである。
【背景技術】
【０００２】
近年、携帯電話、ノートパソコン、デジタルカメラ、デジタルオーディオ機器等の小型携帯電子機器の市場が拡大している。これらの携帯電子機器では、小型化が進んでいるとともに、高性能化も同時に進んでいる。携帯電子機器には多数の積層セラミック電子部品が搭載されているが、積層セラミック電子部品についても、小型化かつ高性能化が要求されており、たとえば、積層セラミックコンデンサについては、小型化かつ大容量化が要求されている。
【０００３】
積層セラミックコンデンサを小型化かつ大容量化する手段としては、セラミック層を薄層化することが有効であり、最近では、セラミック層の厚みが３μｍ前後のものが実用化されている。現在、さらなる薄層化の可能性が探求されているが、セラミック層を薄層化すればするほど、内部電極間の短絡が生じやすくなるため、品質確保が難しくなるという課題がある。
【０００４】
別の手段として、内部電極の有効面積を広くすることが考えられる。しかし、積層セラミックコンデンサを量産する際には、セラミックグリーンシートの積層ずれ、カットずれを考慮して、内部電極とセラミック素体の側面とのサイドマージンや、内部電極とセラミック素体の端面とのエンドマージンをある程度確保する必要があるため、内部電極の有効面積を広げることには制約がある。
【０００５】
所定のマージンを確保しながら内部電極の有効面積を広げるためには、セラミック層の面積を広くする必要がある。しかし、決められた寸法規格内でセラミック層の面積を広げることには限界があり、その上、外部端子電極自身が有する厚みといったことも妨げとなる。
【０００６】
従来、積層セラミックコンデンサの外部端子電極は、セラミック素体の端部に導電性ペーストを塗布し、焼き付けることにより形成されている。導電性ペーストの塗布方法としては、導電性ペーストを収容したペースト槽にセラミック素体の端部を浸漬して引き上げるというものが主流であるが、この方法では、導電性ペーストの粘性が影響して、セラミック素体の端面の中央部に導電性ペーストが厚く付着しやすい。このため、外部端子電極が部分的に厚くなる（たとえば、具体的には３０μｍを超える）分、セラミック層の面積を小さくせざるを得ない。
【０００７】
これを受けて、外部端子電極を、直接、めっきにより形成する方法が提案されている（たとえば、特許文献１参照）。この方法によれば、セラミック素体の端面における内部電極の露出部を核としてめっき膜が析出し、めっき膜が成長することにより、隣り合う内部電極の露出部同士が接続される。したがって、この方法を適用すれば、従来の導電性ペーストによる方法に比べて、薄くかつフラットな外部端子電極を形成することが可能となる。
【０００８】
上記特許文献１に開示される実施形態は、めっき膜がセラミック素体の端面の範囲内に限定されて形成される、第１の典型例（特許文献１中の図７Ｂ参照）と、セラミック素体の端面から隣接する１対の主面の各一部にまで延びるようにめっき膜が形成される、第２の典型例（特許文献１中の図８Ｂおよび図１０Ｂ参照）とに分類される。第１の典型例では、セラミック素体の端面における内部電極の露出部以外の部分には、めっき膜成長の核となる露出した導電性領域が形成されない。第２の典型例では、たとえば、セラミック素体の端面における内部電極の露出部以外の部分にも、めっき膜成長の核となる露出した導電性領域が形成される。
【０００９】
しかし、上記第１の典型例および第２の典型例のいずれにも解決されるべき課題がある。
【００１０】
まず、第１の典型例では、めっき膜の端部から内部電極の露出部までの距離が比較的短くなるため、外部から内部電極を通してセラミック素体内部に至る水分等の浸入経路が短くなってしまい、十分な耐湿信頼性が得られない場合がある。
【００１１】
他方、第２の典型例では、めっき膜がセラミック素体の主面よりも突出した状態で形成されることになるので、積層セラミック電子部品の薄型化を阻害するという問題を招く。
【特許文献１】特開２００４−３２７９８３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
そこで、この発明の目的は、上述した問題を解決し得る外部端子電極を有する、積層セラミック電子部品を提供しようとすることである。
【課題を解決するための手段】
【００１３】
この発明は、複数のセラミック層が積層されてなり、互いに対向する１対の主面と、互いに対向する１対の側面と、互いに対向する１対の端面とを有する、セラミック素体と、セラミック素体の内部に形成され、かつセラミック素体の各端面に露出部を有する、内部導体と、セラミック素体の端面上において内部導体の露出部を直接被覆するめっき膜を有する、外部端子電極とを備える、積層セラミック電子部品に向けられるものであって、上述した技術的課題を解決するため、次のような構成を備えることを特徴としている。
【００１４】
まず、セラミック素体の端面と主面との間の境界に丸みを帯びたコーナー部が形成される。そして、前述のめっき膜は、その端部が上記コーナー部に留まるように、かつ、セラミック層の積層方向において主面よりも突出しないようにして形成されていることを特徴としている。
【００１５】
この発明において、外部端子電極は、コーナー部においてめっき膜の端部を覆うとともに、主面の一部にまで延びるように形成される補助導体膜をさらに備えることが好ましい。この場合、上記補助導体膜はガラス成分を含み、ガラス成分の一部はめっき膜とセラミック素体との界面に浸透していることがより好ましい。
【００１６】
また、内部導体は、電気的特性の発現に実質的に寄与しないダミー内部導体を含んでいてもよい。
【発明の効果】
【００１７】
この発明によれば、セラミック素体の端面と主面との間の境界に丸みを帯びたコーナー部が形成され、外部端子電極をなすめっき膜は、その端部がコーナー部に留まるように形成されているので、めっき膜の端部からセラミック素体の端面上における内部導体の露出部までの距離を十分長くすることができ、そのため、外部から内部導体を通してセラミック素体内部に至る水分等の浸入経路を比較的長くすることができる。このことから、積層セラミック電子部品の耐湿信頼性を向上させることができる。
【００１８】
また、この発明によれば、上述のめっき膜は、セラミック層の積層方向において主面よりも突出しないように形成されているので、積層セラミック電子部品の薄型化を有利に図ることができる。
【００１９】
この発明において、外部端子電極が、主面の一部にまで延びるように形成される補助導体膜をさらに備え、この補助導体膜によって、コーナー部においてめっき膜の端部を覆うようにされると、上述した耐湿信頼性をより向上させることができる。また、前述したように、めっき膜の端部はコーナー部に留まるようにされるので、主面上では、外部端子電極として補助導体膜だけが形成されることになる。したがって、積層セラミック電子部品の高さ方向寸法の増大を最小限に留めることができる。
【００２０】
この発明において、上述した補助導体膜がガラス成分を含み、このガラス成分の一部がめっき膜とセラミック素体との界面に浸透していると、耐湿信頼性をさらに向上させることができる。
【００２１】
この発明において、内部導体がダミー内部導体を含んでいると、めっき膜のセラミック素体に対する固着力を向上させることができるとともに、ダミー内部導体の形成位置を選ぶことにより、めっき膜の析出領域のコントロールを容易に行なうことが可能となる。
【発明を実施するための最良の形態】
【００２２】
図１は、この発明の第１の実施形態による積層セラミック電子部品の一例としての積層セラミックコンデンサ１を示す断面図である。積層セラミックコンデンサ１は、セラミック素体２を備えている。図２は、セラミック素体２の内部構造を示す平面図である。
【００２３】
図１および図２を参照して、セラミック素体２は、互いに対向する１対の主面３および４と、互いに対向する１対の側面５および６と、互いに対向する１対の端面７および８とを有する直方体形状をなしている。セラミック素体２の第１および第２の端面７および８上には、それぞれ、第１および第２の外部端子電極９および１０が形成されている。
【００２４】
セラミック素体２は、複数のセラミック層１１が積層された構造を有している。セラミック素体２の内部には、互いの間に所定のセラミック層１１を介在させた状態で、内部導体としての第１および第２の内部電極１２および１３が複数組積層方向に交互に形成されている。第１の内部電極１２は、第１の端面７に露出部１４を有し、第２の内部電極１３は、第２の端面８に露出部１５を有している。第１の内部電極１２の露出部１４は、第１の外部端子電極９によって被覆され、第１の外部端子電極９と電気的に接続される。第２の内部電極１３の露出部１５は、第２の外部端子電極１０によって被覆され、第２の外部端子電極１０と電気的に接続される。
【００２５】
以下に、この実施形態に基づき、この発明の特徴となる構成について説明する。
【００２６】
セラミック素体２の端面７および８の各々と主面３および４の各々との間の境界には、図１に示されるように、丸みを帯びたコーナー部１６が形成される。このような丸みを帯びたコーナー部１６は、たとえばバレル研磨等による研磨処理を施すことによって形成される。上述した研磨処理は、同時に、内部電極１２および１３の露出部１４および１５の面出しをも達成する。
【００２７】
なお、この発明にとって必須ではないが、上述した研磨処理の結果、図２に示すように、端面７および８の各々と側面５および６の各々との間の境界にも、丸みを帯びたコーナー部が形成される。
【００２８】
外部端子電極９および１０は、ともに、端面７および８上において内部電極１２および１３の露出部１４および１５を直接被覆するめっき膜１７を有している。この実施形態では、外部端子電極９および１０の各々は、めっき膜１７のみから構成される。めっき膜１７は、その端部がコーナー部１６に留まるように、かつ、セラミック層１１の積層方向において主面３および４よりも突出しないように形成される。めっき膜１７は、たとえば、Ｃｕからなり、その厚みは１０μｍ程度とされることが好ましい。
【００２９】
セラミック層１１は、たとえば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３などを主成分とする誘電体セラミックから構成される。なお、これら主成分に、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分が添加されていてもよい。また、セラミック層１１の厚みは、焼成後において、たとえば１〜１０μｍとされることが好ましい。
【００３０】
積層セラミックコンデンサ１のサイズとしては、０４０２サイズ、０６０３サイズ、１００５サイズ、１６０８サイズ、２０１２サイズ、３２１６サイズ、３２２５サイズ（ＪＥＩＴＡ規格等参照）などがあり得る。特に、積層セラミックコンデンサ１のような積層セラミック電子部品のサイズとして、高さ方向寸法が、０．３ｍｍ以下、もしくは幅方向寸法（長さ方向寸法よりも短い寸法を指す。）に対して１／５〜２／３倍の寸法を有する、というような薄型の設計を指向する局面において、この発明が有用である。
【００３１】
内部電極１２および１３に含まれる導電成分としては、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどを用いることができる。なお、めっき膜１７がＣｕからなる場合、このＣｕとの反応性を考慮すると、内部電極１２および１３に含まれる導電成分としては、Ｎｉを用いることが特に好ましい。また、内部電極１２および１３の各々の焼成後の厚みは０．５〜２．０μｍであることが好ましい。
【００３２】
次に、上述した積層セラミックコンデンサ１の製造方法の一例について説明する。
【００３３】
まず、セラミック層１１となるべきセラミックグリーンシート、内部電極１２および１３のための導電性ペーストがそれぞれ準備される。これらセラミックグリーンシートおよび導電性ペーストには、バインダおよび溶剤が含まれるが、これらバインダおよび溶剤としては、それぞれ、公知の有機バインダおよび有機溶剤を用いることができる。
【００３４】
次に、セラミックグリーンシート上に、たとえばスクリーン印刷法などにより所定のパターンをもって導電性ペーストが印刷される。これによって、内部電極１２および１３の各々となるべき導電性ペースト膜が形成されたセラミックグリーンシートが得られる。
【００３５】
次に、上述のように導電性ペースト膜が形成されたセラミックグリーンシートを所定の順序でかつ所定枚数積層し、その上下に導電性ペースト膜が形成されていない外層用セラミックグリーンシートを所定枚数積層することによって、生の状態のマザー積層体が得られる。生のマザー積層体は、必要に応じて、静水圧プレスなどの手段により積層方向に圧着される。
【００３６】
次に、生のマザー積層体は所定のサイズにカットされ、それによって、セラミック素体２の生の状態のものが切り出される。
【００３７】
次に、生のセラミック素体２が焼成される。焼成温度は、セラミックグリーンシートに含まれるセラミック材料や導電性ペースト膜に含まれる金属材料にもよるが、たとえば９００〜１３００℃の範囲に選ばれることが好ましい。
【００３８】
次に、バレル研磨等による研磨処理を施し、セラミック素体２の稜部や角部に丸みを付与し、端面７および８と少なくとも主面３および４との境界に丸みを帯びたコーナー部１６を形成する。同時に、内部電極１２および１３の露出部１４および１５の面出しを行なう。また、必要に応じて、撥水処理を施し、内部電極１２および１３の露出部１４および１５とセラミック層１１との隙間からのめっき液の浸入を防止しておく。
【００３９】
次に、セラミック素体２に、たとえばバレルめっきを適用して、めっき処理を施し、第１および第２の内部電極１２および１３の露出部１４および１５を直接被覆するめっき膜１７を析出させる。めっき膜１７を形成するためのめっき法としては、電解めっき法および無電解めっき法のどちらを採用してもよいが、無電解めっき法の場合には、内部電極１２および１３に含まれる金属が触媒活性能を有しないとき、めっき析出速度を向上させるために、Ｐｄ触媒などによる前処理が必要となり、工程が複雑化するというデメリットがある。したがって、電解めっき法を採用することが好ましい。
【００４０】
また、電解めっき法によってめっき膜１７を形成する場合、めっき膜１７を構成する金属としては、前述したＣｕのほか、Ｎｉ、Ｓｎ、Ａｕなどを用いることができる。無電解めっき法によってめっき膜１７を形成する場合、Ｃｕ無電解めっき、Ｎｉ−Ｐ無電解めっき、Ｎｉ−Ｂ無電解めっきなどを適用することができる。
【００４１】
なお、Ｃｕからなるめっき膜１７を形成する場合、Ｃｕめっき膜の形成を促進するために、電解Ｃｕめっきまたは無電解Ｃｕめっきの前に、ストライクＣｕめっきを施すことが好ましい。また、めっき膜１７の形成のため、上述のように、Ｃｕめっきを施した後、必要に応じて、さらに、ＮｉめっきおよびＳｎめっきを施してもよい。
【００４２】
以上のようにして、積層セラミックコンデンサ１が完成される。
【００４３】
図３および図４は、図１に対応する図であって、第１の実施形態の利点を説明するために参照される比較例をそれぞれ示している。図３および図４において、図１に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００４４】
図３に示した積層セラミックコンデンサ１ａでは、外部端子電極９および１０となるめっき膜１７は、端面７および８上における内部電極１２および１３の露出部１４および１５ならびにその近傍の限られた範囲内に形成されている。この比較例によれば、めっき膜１７の端部から内部電極１２および１３の露出部１４および１５の各々までの距離が比較的短くなるため、外部から内部電極１２および１３を通してセラミック素体２内部に至る水分等の浸入経路が短くなってしまい、十分な耐湿信頼性が得られないことがある。
【００４５】
次に、図４に示した積層セラミックコンデンサ１ｂでは、外部端子電極９および１０となるめっき膜１７は、端面７および８上からコーナー部１６を越えて主面３および４の各一部上にまで延びるように形成されている。したがって、めっき膜１７は、主面３および４よりも突出した状態となり、積層セラミックコンデンサ１の薄型化が阻害される。
【００４６】
これらに対して、図１に示した第１の実施形態による積層セラミックコンデンサ１では、前述したように、めっき膜１７は、その端部がコーナー部１６に留まるように、かつ、主面３および４の各々よりも突出しないようにして形成されているので、上述した比較例に係る積層セラミックコンデンサ１ａおよび１ｂが有する問題を解消することができる。
【００４７】
図５は、この発明の第２の実施形態による積層セラミックコンデンサ２１を示す断面図である。図５は、図１に対応している。したがって、図５において、図１に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００４８】
図５に示した積層セラミックコンデンサ２１は、図１に示した積層セラミックコンデンサ１が備える構成に加えて、外部端子電極９および１０の各々がさらに補助導体膜２２を備えることを特徴としている。補助導体膜２２は、コーナー部１６においてめっき膜１７の端部を覆うとともに、主面３および４の各々の一部にまで延びるように形成される。なお、この発明において必須ではないが、この実施形態では、補助導体膜２２は、側面５および６（図２参照）の各々の一部にまで延びるように形成されている。
【００４９】
補助導体膜２２は、導電性ペーストを所定の領域に塗布し、これを焼成することによって形成される。上述の導電性ペーストとしては、たとえばＣｕ粉末とガラスフリットとを含むものが用いられ、そのため、補助導体膜２２はガラス成分を含み、このガラス成分の一部はめっき膜１７とセラミック素体２との界面に浸透する。このことは、耐湿信頼性の向上に寄与する。
【００５０】
図６および図７は、図５に対応する図であって、上記第２の実施形態の利点を説明するために参照される比較例をそれぞれ示している。
【００５１】
図６に示した積層セラミックコンデンサ２１ａは、図３に示した積層セラミックコンデンサ１ａが備える構成に加えて、外部端子電極９および１０の各々がさらに補助導体膜２２を備えることを特徴としている。この積層セラミックコンデンサ２１ａでは、補助導体膜２２がめっき膜１７の端部にまで到達していない。そのため、補助導体膜２２に含まれるガラス成分が、めっき膜１７とセラミック素体２との界面に浸透しにくくなる。その結果、このようなガラス成分による界面での封止ができず、耐湿信頼性が劣化する。
【００５２】
図７に示した積層セラミックコンデンサ２１ｂは、図４に示した積層セラミックコンデンサ１ｂが備える構成に加えて、外部端子電極９および１０の各々が補助導体膜２２をさらに備えることを特徴としている。図７に示した積層セラミックコンデンサ２１ｂでは、主面３および４の各々上での外部端子電極９および１０の各々の厚みは、補助導体膜２２の厚みだけでなく、めっき膜１７の厚みも加わるため、図５および図６に示した積層セラミックコンデンサ２１および２１ａの場合に比べて厚くなる。そのため、積層セラミックコンデンサ２１ｂについては、その薄型化が阻害されることになる。
【００５３】
図８は、この発明の第３の実施形態による積層セラミックコンデンサ３１を示す、図１に対応する図である。図８において、図１に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００５４】
図８に示した積層セラミックコンデンサ３１は、セラミック素体２の内部において、内部導体として、前述した内部電極１２および１３のほか、ダミー内部導体３２が形成されていることを特徴としている。ダミー内部導体３２は、電気的特性の発現に実質的に寄与しないものである。
【００５５】
ダミー内部導体３２は、内部電極１２および１３の場合と同様、セラミック素体２の端面７および８に露出部を有していて、これら露出部もめっき膜１７によって直接被覆される。ダミー内部導体３２は、内部電極１２および１３と実質的に同様の方法により形成されることができ、また、そこに含まれる金属は、内部電極１２および１３に含まれる金属と同じであることが好ましい。
【００５６】
上述したようなダミー内部導体３２の形成によって、めっき膜１７によって与えられる外部端子電極９および１０のセラミック素体２に対する固着力を向上させることができるとともに、ダミー内部導体３２の位置を選ぶことにより、めっき膜１７の析出領域のコントロールを容易に行なうことが可能となる。
【００５７】
なお、図８に示した第３の実施形態の変形例として、図５に示すような補助導体膜２２が外部端子電極９および１０において形成されてもよい。
【００５８】
以上、この発明を積層セラミックコンデンサに関連して説明したが、この発明は、その他、インダクタ、サーミスタ、圧電素子などの機能を有する積層セラミック電子部品にも適用することができる。したがって、セラミック素体を構成するセラミック層は、誘電体セラミックからなるものに限らず、圧電体セラミック、半導体セラミック、磁性体セラミックなどからなるものであってもよい。
【００５９】
また、構造的な面から見た場合、この発明が適用される積層セラミック電子部品は、たとえばコンデンサアレイなどの多端子型電子部品であってもよい。多端子型電子部品の場合には、たとえば、セラミック素体の各端面において、一方の主面から他方の主面にまで帯状に延びる複数の外部端子電極が配列されて形成される。この場合、セラミック素体の端面と側面との間の境界に丸みを帯びたコーナー部が形成されたとしても、外部端子電極となるめっき膜の端部は、上記コーナー部にまで届くように形成されないことが多い。したがって、この発明における実施形態として、上述のような多端子型電子部品を考慮に入れると、セラミック素体の端面と側面との間の境界に丸みを帯びたコーナー部が形成され、めっき膜の端部がこのコーナー部に留まるように形成されることは必須ではないことが理解される。
【００６０】
次に、この発明による効果を確認するために実施した実験例について説明する。この実験例では、図５に示した第２の実施形態に係る積層セラミックコンデンサ（以下、「実施例」）、ならびに図６に示した比較例に係る積層セラミックコンデンサ（以下、「比較例１」）および図７に示した比較例に係る積層セラミックコンデンサ（以下、「比較例２」）をそれぞれ作製し、評価を行なった。
【００６１】
まず、以下の表１に示すような仕様を有する積層セラミックコンデンサのためのセラミック素体を準備した。
【００６２】
【表１】
2010118499.tif 000003
【００６３】
次に、上記セラミック素体にバレル研磨を施し、セラミック素体の稜部や角部に丸みを付与し、端面と少なくとも主面との境界に丸みを帯びたコーナー部を形成するとともに、内部電極の露出部の面出しを行なった。
【００６４】
次に、セラミック素体の端面に、外部端子電極となるめっき膜を形成するため、以下の表２に示すようなめっき浴を用いながら、表３に示すようなめっき条件にて水平回転バレルを適用することによって、ＣｕストライクめっきおよびＣｕ厚付けめっきを実施し、厚み約１０μｍのＣｕめっき膜を形成した。
【００６５】
なお、表３からわかるように、Ｃｕストライクめっきに関して、めっき時間を、実施例では１００分、比較例１では５０分、比較例２では２００分というように変更し、それによって、図５ないし図７にそれぞれ示すようなめっき膜１７の析出面積が得られるようにし、次いで、Ｃｕ厚付けめっきに関して、めっき時間を、実施例では２００分、比較例１では２５０分、比較例２では１００分というように変更し、それによって、Ｃｕストライクめっきによるめっき膜とＣｕ厚付けめっきによるめっき膜との合計の厚みが互いに同等となるように制御した。
【００６６】
【表２】
2010118499.tif 000004
【００６７】
【表３】
2010118499.tif 000005
【００６８】
次に、Ｃｕ粉末と、ＺｎＯ−Ｂ２Ｏ３−ＳｉＯ２系ガラスを主成分とするガラスフリットとを混合した後、有機ビヒクルを適量加えて得られた混合物を、３本ロールにて混合し、分散処理することによって、導電性ペーストを得た。
【００６９】
次に、図５ないし図７に示したような補助導体膜２２を形成すべく、上記導電性ペーストを、セラミック素体の主面および側面の各一部上に塗布し、窒素雰囲気中にて最高温度８００℃で２時間焼成を行なった。
【００７０】
その後、ＮｉめっきおよびＳｎめっきを、前掲の表２に示すようなめっき浴を用いながら、表３に示すようなめっき条件にて水平回転バレルを適用することによって順次実施し、前述のＣｕめっき膜および補助導体膜上に厚み約４μｍのＮｉめっき膜、およびその上に厚み約４μｍのＳｎめっき膜を形成し、実施例ならびに比較例１および２の各々に係る試料を得た。
【００７１】
次に、このようにして得られた各試料について、まず、セラミック素体の主面上での外部端子電極の厚みを測定した。より詳細には、各試料に係る積層セラミックコンデンサについて、幅方向寸法が半分になるまで断面研磨を施し、光学顕微鏡を用いて、セラミック素体の主面上での外部端子電極の厚みを測定した。各試料１０個について厚みを測定し、その平均値を求めたところ、実施例では８．５μｍ、比較例１では８．３μｍというように比較的小さい値に抑えられたのに対し、比較例２では１３．１μｍといった比較的大きい値となった。
【００７２】
また、耐湿信頼性試験を実施した。１２５℃および９５％ＲＨの環境下で、各試料に６．３Ｖの電圧（定格電圧）を７２時間印加した後、絶縁抵抗が１ＭΩ以下となった試料を不良と判定し、各試料２０個における不良試料の個数を求めた。その結果、実施例では０個、比較例２では０個というように不良が発生しなかったのに対し、比較例１では２０個中４個において不良が発生した。
【図面の簡単な説明】
【００７３】
【図１】この発明の第１の実施形態による積層セラミックコンデンサ１を示す断面図である。
【図２】図１に示した積層セラミックコンデンサ１に備えるセラミック素体２の内部構造を示す平面図である。
【図３】図１に対応する図であって、第１の実施形態の利点を説明するために参照される第１の比較例を示す。
【図４】図１に対応する図であって、第１の実施形態の利点を説明するために参照される第２の比較例を示す。
【図５】この発明の第２の実施形態による積層セラミックコンデンサ２１を示す断面図である。
【図６】図５に対応する図であって、第２の実施形態の利点を説明するために参照される第１の比較例を示す。
【図７】図５に対応する図であって、第２の実施形態の利点を説明するために参照される第２の比較例を示す。
【図８】この発明の第３の実施形態による積層セラミックコンデンサ３１を示す断面図である。
【符号の説明】
【００７４】
１，２１，３１  積層セラミックコンデンサ
２  セラミック素体
３，４  主面
５，６  側面
７，８  端面
９，１０  外部端子電極
１１  セラミック層
１２，１３  内部電極
１４，１５  露出部
１６  コーナー部
１７  めっき膜
２２  補助導体膜
３２  ダミー内部導体
【図１】
2010118499.tif 000006
【図２】
2010118499.tif 000007
【図３】
2010118499.tif 000008
【図４】
2010118499.tif 000009
【図５】
2010118499.tif 000010
【図６】
2010118499.tif 000011
【図７】
2010118499.tif 000012
【図８】
2010118499.tif 000013