(57)【要約】【課題】超広帯域における変調を実現することが可能な変調回路、変調方法、プログラム、および通信装置を提供する。【解決手段】逓倍クロック信号に基づいて入力デジタル信号をオーバーサンプリングし第１オーバーサンプリング信号を出力するサンプリング部と、第１オーバーサンプリング信号と基準信号とに基づいて第１の高周波信号を出力する第１周波数変換部と、第１オーバーサンプリング信号を１クロック分遅延させた第２オーバーサンプリング信号と基準信号とに基づいて第２の高周波信号を出力する第１フィルタ部と、第２オーバーサンプリング信号を１クロック分遅延させた第３オーバーサンプリング信号と基準信号とに基づいて第３の高周波信号を出力する第２フィルタ部と、第１の高周波信号、第２の高周波信号、および第３の高周波信号を加算して出力信号を出力する加算部とを備える変調回路が提供される。【選択図】図２
2010010794.tif 000002
【特許請求の範囲】
【請求項１】
基準クロックが逓倍された逓倍クロック信号に基づいて入力される入力デジタル信号をオーバーサンプリングし、オーバーサンプリングされた第１オーバーサンプリング信号を出力するサンプリング部と；
前記第１オーバーサンプリング信号と所定の位相を有する基準信号とに基づいて前記第１オーバーサンプリング信号を周波数変換し、第１の高周波信号を出力する第１周波数変換部と；
前記第１オーバーサンプリング信号を１クロック分遅延させ、１クロック分遅延された第２オーバーサンプリング信号と前記基準信号とに基づいて前記第２オーバーサンプリング信号が周波数変換された第２の高周波信号を出力する第１フィルタ部と；
前記第２オーバーサンプリング信号を１クロック分遅延させ、１クロック分遅延された第３オーバーサンプリング信号と前記基準信号とに基づいて前記第３オーバーサンプリング信号が周波数変換された第３の高周波信号を出力する第２フィルタ部と；
前記第１の高周波信号、前記第２の高周波信号、および前記第３の高周波信号を加算して出力信号を出力する加算部と；
を備える、変調回路。
【請求項２】
前記第１フィルタ部、前記第２フィルタ部それぞれは、
入力される前記第１オーバーサンプリング信号または前記第２オーバーサンプリング信号を１クロック分遅延させて前記第２オーバーサンプリング信号または前記第３オーバーサンプリング信号を出力する遅延部と；
前記第２オーバーサンプリング信号または前記第３オーバーサンプリング信号と、前記基準信号とに基づいて前記第２の高周波信号または前記第３の高周波信号を出力する第２周波数変換部と；
を備える、請求項１に記載の変調回路。
【請求項３】
前記第１周波数変換部および前記第２周波数変換部には、基準電流にそれぞれ所定の重み付け係数が乗算された入力電流が入力される、請求項２に記載の変調回路。
【請求項４】
前記第１周波数変換部および前記第２周波数変換部それぞれには、基準電流に同一の重み付け係数が乗算された同一の大きさの入力電流が入力される、請求項２に記載の変調回路。
【請求項５】
入力される信号を１クロック分遅延させ、１クロック分遅延された信号と前記基準信号とに基づいて、前記１クロック分遅延された信号が周波数変換された高周波信号を出力するフィルタ部を、前記第２フィルタ部の後段に１または２以上さらに備え、
前記加算部は、前記第１の高周波信号、前記第２の高周波信号、前記第３の高周波信号、および１または２以上の前記フィルタ部からそれぞれ出力される高周波信号を加算して前記出力信号を出力する、請求項１に記載の変調回路。
【請求項６】
前記加算部は、所定のインダクタンスを有するインダクタと所定の静電容量を有するキャパシタとで構成される共振回路を備える、請求項１に記載の変調回路。
【請求項７】
基準クロックが逓倍された逓倍クロック信号に基づいて入力される入力デジタル信号をオーバーサンプリングし、オーバーサンプリングされた第１オーバーサンプリング信号を出力するステップと；
前記第１オーバーサンプリング信号と所定の位相を有する基準信号とに基づいて前記第１オーバーサンプリング信号を周波数変換し、第１の高周波信号を出力するステップと；
前記第１オーバーサンプリング信号を１クロック分遅延させ、１クロック分遅延された第２オーバーサンプリング信号と前記基準信号とに基づいて前記第２オーバーサンプリング信号が周波数変換された第２の高周波信号を出力するステップと；
前記第２オーバーサンプリング信号を１クロック分遅延させ、１クロック分遅延された第３オーバーサンプリング信号と前記基準信号とに基づいて前記第３オーバーサンプリング信号が周波数変換された第３の高周波信号を出力するステップと；
前記第１の高周波信号、前記第２の高周波信号、および前記第３の高周波信号を加算して出力信号を出力するステップと；
を有する、変調方法。
【請求項８】
基準クロックが逓倍された逓倍クロック信号に基づいて入力される入力デジタル信号をオーバーサンプリングし、オーバーサンプリングされた第１オーバーサンプリング信号を出力するステップ；
前記第１オーバーサンプリング信号と所定の位相を有する基準信号とに基づいて前記第１オーバーサンプリング信号を周波数変換し、第１の高周波信号を出力するステップ；
前記第１オーバーサンプリング信号を１クロック分遅延させ、１クロック分遅延された第２オーバーサンプリング信号と前記基準信号とに基づいて前記第２オーバーサンプリング信号が周波数変換された第２の高周波信号を出力するステップ；
前記第２オーバーサンプリング信号を１クロック分遅延させ、１クロック分遅延された第３オーバーサンプリング信号と前記基準信号とに基づいて前記第３オーバーサンプリング信号が周波数変換された第３の高周波信号を出力するステップ；
前記第１の高周波信号、前記第２の高周波信号、および前記第３の高周波信号を加算して出力信号を出力するステップ；
をコンピュータに実行させるためのプログラム。
【請求項９】
所定の位相を有する基準信号が入力され、前記基準信号と、前記基準信号と直交する直交基準信号とを出力する移相部と；
前記基準信号と、基準クロックが逓倍された逓倍クロック信号と、入力される第１入力デジタル信号とに基づいて、前記第１入力デジタル信号が高周波信号に周波数変換された第１出力信号を出力する第１変調部と；
前記直交基準信号と、前記逓倍クロック信号と、前記第１入力デジタル信号と位相が直交する第２入力デジタル信号とに基づいて、前記第２入力デジタル信号が高周波信号に周波数変換された第２出力信号を出力する第２変調部と；
前記第１出力信号と前記第２出力信号とを合成して第３出力信号を出力する合成部と；
前記第３出力信号に応じた信号を外部装置へと送信する通信アンテナと；
を備え、
前記第１変調部および前記第２変調部それぞれは、
前記逓倍クロック信号に基づいて入力される前記第１入力デジタル信号または前記第２入力デジタル信号をオーバーサンプリングし、オーバーサンプリングされた第１オーバーサンプリング信号を出力するサンプリング部と；
前記第１オーバーサンプリング信号と前記基準信号とに基づいて前記第１オーバーサンプリング信号を周波数変換し、第１の高周波信号を出力する第１周波数変換部と；
前記第１オーバーサンプリング信号を１クロック分遅延させ、１クロック分遅延された第２オーバーサンプリング信号と前記基準信号とに基づいて前記第２オーバーサンプリング信号が周波数変換された第２の高周波信号を出力する第１フィルタ部と；
前記第２オーバーサンプリング信号を１クロック分遅延させ、１クロック分遅延された第３オーバーサンプリング信号と前記基準信号とに基づいて前記第３オーバーサンプリング信号が周波数変換された第３の高周波信号を出力する第２フィルタ部と；
前記第１の高周波信号、前記第２の高周波信号、および前記第３の高周波信号を加算して前記第１出力信号または前記第２出力信号を出力する加算部と；
を備える、通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、変調回路、変調方法、プログラム、および通信装置に関する。
【背景技術】
【０００２】
近年、携帯電話やコードレス電話、ＷＬＡＮ（Wireless  Local  Area  Network）を備える装置、ＷＵＳＢ（Wireless  Universal  Serial  Bus）を備える装置など様々な無線通信装置が普及している。上記のような無線通信装置は、送信信号としてのデジタル信号を所望の周波数の信号（例えば、ＲＦ（Radio  Frequency）信号）に変調して外部装置へと送信させるために、例えば直交変調器を備える。また、上記直交変調器は、例えばデジタル信号をＲＦ信号へ変調するために、ＤＡＣ（Digital  to  Analog  Converter）を備える。ここで、ＤＡＣの出力スペクトラムでは、現信号のスペクトラムとサンプリング周波数の高調波に生じるスペクトラムとの折り返しが生じることがある。そのため、上記直交変調器は、折り返しスペクトラムを抑圧するためにフィルタを備える。上記フィルタとしては、例えば、reconstruction  filter（もしくはanti-imaging  filterともよばれる。）が挙げられる。
【０００３】
このような中、デジタル回路にてフィルタを実現する技術が開発されている。サンプリング周波数の２倍以上の周波数でデジタル信号をリサンプリングし、デジタルフィルタでreconstruction  filterを実現する技術としては、例えば、非特許文献１が挙げられる。
【０００４】
【非特許文献１】Petri  Eloranta,Pauli  Seppinen,Sami  Kallioinen,Tuomas  Saarela,Aarno  Parssinen,“A  Multi  mode  Transmitter  in  0.13um  CMOS  Using  Direct-Digital  RF  Modulator”,IEEE  JOURNAL  OF  SOLID-STATE  CIRCUIT,VOL.42,NO.12,DECEMBER  2007.
【発明の開示】
【発明が解決しようとする課題】
【０００５】
近年、ＭＯＳ（Metal  Oxide  Semiconductor）のゲート長が短くなることによってＭＯＳは高速クロック動作が可能となっている。デジタル回路にてフィルタを実現する従来の技術では、上記ＭＯＳの高速クロック動作が可能となったことを利用して、デジタルフィルタでreconstruction  filterの実現を図っている。
【０００６】
また、近年、より広帯域な無線通信を実現するための変調方式の規格化が進んでいる。上記変調方式としては、例えば、ＯＦＤＭ（Orthogonal  Frequency  Division  Multiplexing；直交波周波数分割多重）変調が挙げられる。ＯＦＤＭ変調を用いる規格の一種であるＵＷＢ（Ultra  Wide  Band）やＩＥＥＥ８０２．１５．３ｃでは、例えば、数１００ＭＨｚ〜数ＧＨｚのように、ＦＤＭ（Frequency  Division  Multiplexing；周波数分割多重）変調方式など従来の変調方式よりもより広帯域な通信が行われる。以下では、例えば、数１００ＭＨｚ〜数ＧＨｚ（またはそれ以上の周波数）のように、従来の変調方式で使用される帯域よりもより広い帯域を「超広帯域」とよぶ。
【０００７】
上記のように数１００ＭＨｚ〜数ＧＨｚという超広帯域な通信が行われる場合、通信装置の直交変換器では、高サンプリング周波数をさらにオーバーサンプリングし、オーバーサンプリング後の信号の加算や乗算等が行われることとなる。しかしながら、高速クロック動作が可能となっているＭＯＳを用いたとしても、例えば遅延などが発生する可能性が高いことから、上記の各処理をデジタル領域で行う回路を実現することは非常に困難である（または現実的ではない）。したがって、デジタル回路にてフィルタを実現する従来の技術を用いたとしても、数１００ＭＨｚ〜数ＧＨｚのような超広帯域における変調の実現は望めない。
【０００８】
また、通信装置の直交変換器を能動的なアナログフィルタで構成した場合には、例えば、以下のような問題が生じる。
・急峻な周波数特性を得ようとすると温度やプロセスばらつきによるフィルタ特性劣化が大きくなり、抵抗値やコンデンサ、ｇｍなどの回路パラメータを調整する必要がある
・広帯域の信号を扱う場合には、ばらつき変動に弱くなり、かつ消費電流も増大する
【０００９】
さらに、通信装置の直交変換器を受動素子によるフィルタで構成した場合には、例えば、実装面積やコスト増など様々な問題が生じる。
【００１０】
したがって、数１００ＭＨｚ〜数ＧＨｚのような超広帯域における変調を実現するための変調回路が望まれていた。
【００１１】
本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、デジタル領域における処理と高周波領域における処理とに変調に係る処理を分けることにより、超広帯域においても変調を実現することが可能な、新規かつ改良された変調回路、変調方法、プログラム、および通信装置を提供することにある。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明の第１の観点によれば、基準クロックが逓倍された逓倍クロック信号に基づいて入力される入力デジタル信号をオーバーサンプリングし、オーバーサンプリングされた第１オーバーサンプリング信号を出力するサンプリング部と、上記第１オーバーサンプリング信号と所定の位相を有する基準信号とに基づいて上記第１オーバーサンプリング信号を周波数変換し、第１の高周波信号を出力する第１周波数変換部と、上記第１オーバーサンプリング信号を１クロック分遅延させ、１クロック分遅延された第２オーバーサンプリング信号と上記基準信号とに基づいて上記第２オーバーサンプリング信号が周波数変換された第２の高周波信号を出力する第１フィルタ部と、上記第２オーバーサンプリング信号を１クロック分遅延させ、１クロック分遅延された第３オーバーサンプリング信号と上記基準信号とに基づいて上記第３オーバーサンプリング信号が周波数変換された第３の高周波信号を出力する第２フィルタ部と、上記第１の高周波信号、上記第２の高周波信号、および上記第３の高周波信号を加算して出力信号を出力する加算部とを備える変調回路が提供される。
【００１３】
かかる構成により、デジタル領域における処理と高周波領域における処理とに変調に係る処理を分けることが可能となるので、超広帯域においても変調を実現することができる。
【００１４】
また、上記第１フィルタ部、上記第２フィルタ部それぞれは、入力される上記第１オーバーサンプリング信号または上記第２オーバーサンプリング信号を１クロック分遅延させて上記第２オーバーサンプリング信号または上記第３オーバーサンプリング信号を出力する遅延部と、上記第２オーバーサンプリング信号または上記第３オーバーサンプリング信号と、上記基準信号とに基づいて上記第２の高周波信号または上記第３の高周波信号を出力する第２周波数変換部とを備えてもよい。
【００１５】
また、上記第１周波数変換部および上記第２周波数変換部には、基準電流にそれぞれ所定の重み付け係数が乗算された入力電流が入力されてもよい。
【００１６】
また、上記第１周波数変換部および上記第２周波数変換部それぞれには、基準電流に同一の重み付け係数が乗算された同一の大きさの入力電流が入力されてもよい。
【００１７】
また、入力される信号を１クロック分遅延させ、１クロック分遅延された信号と上記基準信号とに基づいて、上記１クロック分遅延された信号が周波数変換された高周波信号を出力するフィルタ部を、上記第２フィルタ部の後段に１または２以上さらに備え、上記加算部は、上記第１の高周波信号、上記第２の高周波信号、上記第３の高周波信号、および１または２以上の上記フィルタ部からそれぞれ出力される高周波信号を加算して上記出力信号を出力してもよい。
【００１８】
また、上記加算部は、所定のインダクタンスを有するインダクタと所定の静電容量を有するキャパシタとで構成される共振回路を備えてもよい。
【００１９】
また、上記目的を達成するために、本発明の第２の観点によれば、基準クロックが逓倍された逓倍クロック信号に基づいて入力される入力デジタル信号をオーバーサンプリングし、オーバーサンプリングされた第１オーバーサンプリング信号を出力するステップと、上記第１オーバーサンプリング信号と所定の位相を有する基準信号とに基づいて上記第１オーバーサンプリング信号を周波数変換し、第１の高周波信号を出力するステップと、上記第１オーバーサンプリング信号を１クロック分遅延させ、１クロック分遅延された第２オーバーサンプリング信号と上記基準信号とに基づいて上記第２オーバーサンプリング信号が周波数変換された第２の高周波信号を出力するステップと、上記第２オーバーサンプリング信号を１クロック分遅延させ、１クロック分遅延された第３オーバーサンプリング信号と上記基準信号とに基づいて上記第３オーバーサンプリング信号が周波数変換された第３の高周波信号を出力するステップと、上記第１の高周波信号、上記第２の高周波信号、および上記第３の高周波信号を加算して出力信号を出力するステップとを有する変調方法が提供される。
【００２０】
かかる方法を用いることにより、デジタル領域における処理と高周波領域における処理とに変調に係る処理を分けることが可能となるので、超広帯域においても変調を実現することができる。
【００２１】
また、上記目的を達成するために、本発明の第３の観点によれば、基準クロックが逓倍された逓倍クロック信号に基づいて入力される入力デジタル信号をオーバーサンプリングし、オーバーサンプリングされた第１オーバーサンプリング信号を出力するステップ、上記第１オーバーサンプリング信号と所定の位相を有する基準信号とに基づいて上記第１オーバーサンプリング信号を周波数変換し、第１の高周波信号を出力するステップ、上記第１オーバーサンプリング信号を１クロック分遅延させ、１クロック分遅延された第２オーバーサンプリング信号と上記基準信号とに基づいて上記第２オーバーサンプリング信号が周波数変換された第２の高周波信号を出力するステップ、上記第２オーバーサンプリング信号を１クロック分遅延させ、１クロック分遅延された第３オーバーサンプリング信号と上記基準信号とに基づいて上記第３オーバーサンプリング信号が周波数変換された第３の高周波信号を出力するステップ、上記第１の高周波信号、上記第２の高周波信号、および上記第３の高周波信号を加算して出力信号を出力するステップをコンピュータに実行させるためのプログラムが提供される。
【００２２】
かかるプログラムを用いることにより、デジタル領域における処理と高周波領域における処理とに変調に係る処理を分けることが可能となるので、超広帯域においても変調を実現することができる。
【００２３】
また、上記目的を達成するために、本発明の第４の観点によれば、所定の位相を有する基準信号が入力され、上記基準信号と、上記基準信号と直交する直交基準信号とを出力する移相部と、上記基準信号と、基準クロックが逓倍された逓倍クロック信号と、入力される第１入力デジタル信号とに基づいて、上記第１入力デジタル信号が高周波信号に周波数変換された第１出力信号を出力する第１変調部と、上記直交基準信号と、上記逓倍クロック信号と、上記第１入力デジタル信号と位相が直交する第２入力デジタル信号とに基づいて、上記第２入力デジタル信号が高周波信号に周波数変換された第２出力信号を出力する第２変調部と、上記第１出力信号と上記第２出力信号とを合成して第３出力信号を出力する合成部と、上記第３出力信号に応じた信号を外部装置へと送信する通信アンテナとを備え、上記第１変調部および上記第２変調部それぞれは、上記逓倍クロック信号に基づいて入力される上記第１入力デジタル信号または上記第２入力デジタル信号をオーバーサンプリングし、オーバーサンプリングされた第１オーバーサンプリング信号を出力するサンプリング部と、上記第１オーバーサンプリング信号と上記基準信号とに基づいて上記第１オーバーサンプリング信号を周波数変換し、第１の高周波信号を出力する第１周波数変換部と、上記第１オーバーサンプリング信号を１クロック分遅延させ、１クロック分遅延された第２オーバーサンプリング信号と上記基準信号とに基づいて上記第２オーバーサンプリング信号が周波数変換された第２の高周波信号を出力する第１フィルタ部と、上記第２オーバーサンプリング信号を１クロック分遅延させ、１クロック分遅延された第３オーバーサンプリング信号と上記基準信号とに基づいて上記第３オーバーサンプリング信号が周波数変換された第３の高周波信号を出力する第２フィルタ部と、上記第１の高周波信号、上記第２の高周波信号、および上記第３の高周波信号を加算して上記第１出力信号または上記第２出力信号を出力する加算部とを備える通信装置が提供される。
【００２４】
上記通信装置は、デジタル領域における処理と高周波領域における処理とに変調に係る処理を分けることができる。かかる構成により、超広帯域においても変調が可能となり、超広帯域な通信を実現することができる。
【発明の効果】
【００２５】
本発明によれば、デジタル領域における処理と高周波領域における処理とに変調に係る処理を分けることにより、超広帯域においても変調を実現することができる。
【発明を実施するための最良の形態】
【００２６】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００２７】
また、以下では、下記に示す順序で説明を行う。
１．本発明の実施形態に係る通信装置
２．本発明の実施形態に係る変調回路
３．本発明の実施形態の変調回路に係るプログラム
【００２８】
（本発明の実施形態に係る通信装置）
図１は、本発明の実施形態に係る通信装置１００を示す説明図である。なお、図１に示す通信装置１００は、本発明の実施形態に係る通信装置の一形態であり、本発明の実施形態に係る通信装置が図１の構成に限定されるものではないことは、言うまでもない。
【００２９】
図１を参照すると、通信装置１００は、直交変調部１０２と、移相部１０４と、増幅部１０６と、通信アンテナ１０８とを備える。
【００３０】
また、通信装置１００は、例えば、制御部（図示せず）や、ＲＯＭ（Read  Only  Memory；図示せず）、ＲＡＭ（Random  Access  Memory；図示せず）、記憶部（図示せず）、ユーザが操作可能な操作部（図示せず）、表示部（図示せず）などを備えてもよい。制御部は、例えば、ＭＰＵ（Micro  Processing  Unit）などで構成され通信装置１００全体を制御する。ＲＯＭは、制御部が使用するプログラムや演算パラメータなどの制御用データを記憶する。ＲＡＭは、制御部により実行されるプログラムなどを一次記憶する。記憶部は、例えば、ユーザインタフェース用の表示データなどの各種データやアプリケーションなどを記憶する。通信装置１００は、例えば、データの伝送路としてのバス（bus）により上記各構成要素間を接続する。
【００３１】
ここで、記憶部（図示せず）としては、例えば、ハードディスク（Hard  Disk）などの磁気記録媒体や、ＥＥＰＲＯＭ（Electrically  Erasable  and  Programmable  Read  Only  Memory）、フラッシュメモリ（flash  memory）、ＭＲＡＭ（Magnetoresistive  Random  Access  Memory）、ＦｅＲＡＭ（Ferroelectric  Random  Access  Memory）、ＰＲＡＭ(Phase  change  Random  Access  Memory)などの不揮発性メモリ（nonvolatile  memory）が挙げられるが、上記に限られない。
【００３２】
また、操作部（図示せず）としては、例えば、キーボードやマウスなどの操作入力デバイスや、ボタン、方向キー、ジョグダイヤルなどの回転型セレクター、あるいは、これらの組み合わせなどが挙げられるが、上記に限られない。また、表示部（図示せず）としては、例えば、ＬＣＤ（Liquid  Crystal  Display；液晶ディスプレイ）や、有機ＥＬディスプレイ（organic  ElectroLuminescence  display；または、ＯＬＥＤディスプレイ（Organic  Light  Emitting  Diode  display）とも呼ばれる。）などが挙げられるが、上記に限られない。
【００３３】
直交変調部１０２には、デジタル信号としての同相信号Ｉ（Inphase；以下、「Ｉ信号」とよぶ。）および直交信号Ｑ（Quadrature；以下、「Ｑ信号」とよぶ。）が入力される。そして、直交変調部１０２は、Ｉ信号およびＱ信号をそれぞれ周波数変換し、周波数変換後のＩ信号およびＱ信号を合成することによって、送信信号に対応するＲＦ信号（以下、「送信ＲＦ信号」という。）を出力する。ここで、Ｉ信号およびＱ信号は、外部装置へ送信する送信信号を示す。また、Ｉ信号およびＱ信号は、例えば、制御部（図示せず）において生成されるが、上記に限られない。なお、Ｉ信号およびＱ信号は、直交変調部１０２に入力される第１入力デジタル信号、または第１入力デジタル信号と位相が直交する第２入力デジタル信号と捉えることができる。
【００３４】
〔直交変調部１０２の構成例〕
直交変調部１０２は、第１変調回路１１０ａと、第２変調回路１１０ｂと、合成部１１２とを備える。
【００３５】
第１変調回路１１０ａには、Ｉ信号と、移相部１０４から伝達される所定の位相を有する基準信号ＬＯと、基準クロックＣＬＫ（図示せず）が逓倍された逓倍クロック信号（図示せず）とが入力される。そして、第１変調回路１１０ａは、逓倍クロック信号に基づいてＩ信号をオーバーサンプリングし、オーバーサンプリング後のＩ信号を基準信号ＬＯに基づいてＲＦ信号（出力信号）に周波数変換する。つまり、第１変調回路１１０ａは、ＤＲＦＣ（Digital  RF  Converter）の役目を果たす。ここで、基準クロックＣＬＫは、例えば、通信装置１００が備えるＸＯ（X'tal  Oscillator；水晶発振器。図示せず）において生成される。また、逓倍クロック信号は、例えば、通信装置１００が備える逓倍器（図示せず）に基準クロックＣＬＫが入力されることによって、当該逓倍器において生成される。なお、通信装置１００における基準クロックＣＬＫおよび逓倍クロック信号の生成方法が、上記に限られないことは、言うまでもない。
【００３６】
第１変調回路１１０ａでは、例えば、オーバーサンプリングがデジタル領域で行われ、また、周波数変換処理はＲＦ領域において行われる。上記のように第１変調回路１１０ａがデジタル領域とＲＦ領域とに処理を分けることによって、第１変調回路１１０ａは、オーバーサンプリング後の信号の加算や乗算をＲＦ領域で行うことができる。つまり、第１変調回路１１０ａでは、デジタル回路にてフィルタを実現する従来の技術を用いる装置で生じうる、オーバーサンプリング後の信号の加算や乗算における遅延の発生などの好ましくない事象の発生を防止することができる。したがって、第１変調回路１１０ａは、数１００ＭＨｚ〜数ＧＨｚのような超広帯域においても変調を行うことができる。なお、第１変調回路１１０ａの構成例については、後述する。
【００３７】
第２変調回路１１０ｂには、Ｑ信号と、移相部１０４から伝達される基準信号ＬＯから位相がπ／２移相された基準信号ＬＯ’と、逓倍クロック信号（図示せず）とが入力される。そして、第２変調回路１１０ｂは、逓倍クロック信号に基づいてＱ信号をオーバーサンプリングし、オーバーサンプリング後のＱ信号を基準信号ＬＯ’に基づいてＲＦ信号（出力信号）に周波数変換する。ここで、第２変調回路１１０ｂは、第１変調回路１１０ａと同様の構成を有することができる。
【００３８】
合成部１１２は、第１変調回路１１０ａから出力されるＲＦ信号と、第１変調回路１１０ｂから出力されるＲＦ信号とを合成して送信ＲＦ信号（第３出力信号）を出力する。ここで、合成部１１２は、例えば、加算器で構成することができるが、上記に限られない。
【００３９】
直交変調部１０２は、上記のような構成によって、入力されるデジタル信号（Ｉ信号／Ｑ信号）を周波数変換して直交変調することにより、送信ＲＦ信号を出力することができる。
【００４０】
移相部１０４は、入力される基準信号ＬＯに基づいて、基準信号ＬＯの位相をπ／２移相させた基準信号ＬＯ’を生成し、基準信号ＬＯおよび基準信号ＬＯ’を出力する。ここで、移相部１０４は、例えば、移相器（phase  shifter）で構成することができる。また、移相部１０４に入力される上記基準信号ＬＯは、例えば、通信装置１００が備えるＰＬＬ（Phase-Locked  Loop；位相同期回路。図示せず）が発生させることができるが、上記に限られない。
【００４１】
増幅部１０６は、直交変調部１０２から出力される送信ＲＦ信号を増幅する。ここで、増幅部１０６は、例えば、スイッチトキャパシタ回路やオペアンプなどにより構成された増幅器で構成することができるが、上記に限られない。例えば、増幅部１０６は、ＭＯＳＦＥＴ（Metal  Oxide  Semiconductor  Field  effect  transistor）で構成される離散時間パラメトリック増幅器（ＭＯＳＦＥＴパラメトリック増幅器）で構成することもできる。
【００４２】
通信アンテナ１０８は、増幅部１０６から出力される増幅された送信ＲＦ信号に基づいて外部装置へ送信信号を送信する。
【００４３】
本発明の実施形態に係る通信装置１００は、図１に示すような構成によって、送信信号としてのデジタル信号（Ｉ信号、Ｑ信号）を直交変調して、外部装置へ送信信号を送信することができる。なお、図１では示していないが、通信アンテナ１０８は、外部装置から送信される信号を受信する受信部として機能することもでき、また、通信装置１００は、通信アンテナ１０８が受信した信号を復調する復調部（図示せず）を備えることもできる。
【００４４】
ここで、通信装置１００は、デジタル領域とＲＦ領域とに処理を分けることによりオーバーサンプリング後の信号の加算や乗算をＲＦ領域で行う変調回路（第１変調回路１１０ａ、第２変調回路１１０ｂ）を有する直交変調部１０２を備える。上記の構成により、通信装置１００では、デジタル回路にてフィルタを実現する従来の技術を用いる装置で生じうる、オーバーサンプリング後の信号の加算や乗算における遅延の発生などの好ましくない事象の発生が防止される。したがって、通信装置１００は、数１００ＭＨｚ〜数ＧＨｚのような超広帯域においても変調を行うことができる。
【００４５】
なお、上記では、本発明の実施形態として通信装置１００を挙げて説明したが、本発明の実施形態は、かかる形態に限られない。本発明の実施形態は、例えば、ＵＭＰＣ（Ultra  Mobile  Personal  Computer）などのコンピュータや、携帯電話などの携帯型通信装置、ＰｌａｙＳｔａｔｉｏｎ  Ｐｏｒｔａｂｌｅ（登録商標）などの携帯型ゲーム機など、様々な機器に適用することができる。
【００４６】
（本発明の実施形態に係る変調回路）
次に、本発明の実施形態に係る変調回路（例えば、図１に示す第１変調回路１１０ａや第２変調回路１１０ｂに対応する）について説明する。以下では、本発明の実施形態に係る変調回路として、直交変調部１０２を構成する第１変調回路１１０ａを例に挙げて説明し、第２変調回路１１０ｂについては同様の構成をとることができるので、説明を省略する。
【００４７】
また、以下では、本発明の実施形態に係る変調回路に入力される逓倍クロック信号として、基準クロックＣＬＫの２倍のクロック信号が入力される場合を例に挙げて説明するが、本発明の実施形態に係る逓倍クロック信号は、上記に限られない。例えば、本発明の実施形態に係る変調回路には、基準クロック信号の４倍、８倍、１６倍など様々な逓倍クロック信号が入力されてもよい。
【００４８】
［第１の構成例］
図２は、本発明の実施形態に係る第１変調回路の第１の例を示す説明図である。ここで、図２では、第１変調回路に８ビットのＩ信号（以下、「入力デジタル信号」とよぶ場合がある。）が入力された例を示しているが、Ｉ信号が８ビットに限られないことは、言うまでもない。また、以下では、入力デジタル信号のサンプリング周波数をｆｓ［Ｈｚ］＝基準クロックＣＬＫであるとして説明する。
【００４９】
図２を参照すると、第１変調回路の第１の例（以下、「第１変調回路１１０ａ」とよぶ場合がある。）は、サンプリング部１３０と、周波数変換部１３２ａ（第１周波数変換部）と、フィルタ部１２０ａ（第１フィルタ部）と、フィルタ部１２０ｂ（第２フィルタ部）と、ＬＯＡＤ１２２（加算部）とを備える。ここで、第１変調回路１１０ａは、ＦＩＲ（Finite  Impulse  Response  Filter）フィルタとして機能し、サンプリング部１３０および周波数変換部１３２ａと、フィルタ部１２０ａと、フィルタ部１２０ｂとは、それぞれＦＩＲフィルタのタップに相当する。つまり、図２は、第１変調回路１１０ａがタップ数が３のＦＩＲフィルタで実現された例を示している。
【００５０】
サンプリング部１３０は、逓倍クロック信号（ＣＬＫ×２）に基づいて入力デジタル信号をオーバーサンプリングし、入力デジタル信号がオーバーサンプリングされた第１オーバーサンプリング信号（デジタル信号）を出力する。サンプリング部１３０は、例えば、Ｄフリップフロップ回路（以下、「Ｄ−ＦＦ」という。）で構成することができるが、上記に限られない。
【００５１】
周波数変換部１３２ａは、第１オーバーサンプリング信号と基準信号ＬＯとに基づいて第１オーバーサンプリング信号をＲＦ信号に周波数変換し、第１ＲＦ信号（第１の高周波信号）を出力する。
【００５２】
〔周波数変換部１３２ａの構成例〕
図３は、本発明の実施形態に係る周波数変換部１３２ａの構成の一例を示す説明図である。なお、図３では、第１オーバーサンプリング信号と基準信号ＬＯとをそれぞれ差動信号で表している。
【００５３】
図３を参照すると、周波数変換部１３２ａは、例えば、第１オーバーサンプリング信号の各ビットごとにそれぞれ対応するギルバートセルミキサで構成される。ここで、ギルバートセルミキサは、消費電流や変換損失が低くまた良好な出力波形特性を有するミキサ回路の一種であり、入力される入力電流により出力電流が制御される。図３では、上記入力電流として、電流Ｉｒｅｆ×Ｗ（Ｉｒｅｆは基準電流、Ｗは重み付け係数をそれぞれ示す。）が入力される例を示してる。上記入力電流は、例えば、本発明の実施形態に係る変調回路の外部に備えられる電流源（図示せず）から供給されるが、上記に限られない。例えば、本発明の実施形態に係る変調回路は、内部に電流源を備えることもできる。また、本発明の実施形態に係る変調回路は、例えば、電流源から供給される基準電流Ｉｒｅｆを電流Ｉｒｅｆ×Ｗに増幅する増幅回路を周波数変換部１３２ａの前段にさらに備えることもできる。上記の構成により、本発明の実施形態に係る変調回路は、ＦＩＲフィルタのタップ係数（重み付け係数Ｗに対応する）を調整することができる。
【００５４】
また、周波数変換部１３２ａは、各ビットごとにそれぞれ対応するギルバートセルミキサで構成されることによって、ビットごとに重み付けをすることができる。ここで、周波数変換部１３２ａにおける重み付けの方法としては、例えば、バイナリ・ウエイト（バイナリ・ウエイティング）が挙げられるが、上記に限られない。
【００５５】
さらに、周波数変換部１３２ａは、ギルバートセルミキサで構成される場合には、基準電流Ｉｒｅｆに乗算する重み付け係数Ｗを可変とすることによって、ＦＩＲフィルタのタップ係数を可変とすることができる。
【００５６】
周波数変換部１３２ａが図３に示すようにギルバートセルミキサで構成されることによって、本発明の実施形態に係る変調回路は、reconstruction  filterとしての特性を容易に変更することができる。なお、本発明の実施形態に係る変調回路が備える周波数変換部１３２ａが、ギルバートセルミキサで構成される構成に限られないことは、言うまでもない。また、周波数変換部１３２ａにおける周波数変換処理は、ＦＩＲフィルタにおけるタップ係数の乗算処理をＲＦ領域において行うことに相当する。
【００５７】
再度図２を参照して、第１変調回路１１０ａの構成について説明する。フィルタ部１２０ａは、遅延部１３４ａと、周波数変換部１３２ｂとから構成される。
【００５８】
遅延部１３４ａは、第１オーバーサンプリング信号を、逓倍クロック信号（ＣＬＫ×２）の１周期分（以下、「ΔＴ」とよぶ場合がある。ΔＴ＝１／（２×ｆｓ））遅延させた第２オーバーサンプリング信号（デジタル信号）を出力する。ここで、遅延部１３４ａは、例えば、Ｄ−ＦＦで構成することができるが、上記に限られない。
【００５９】
周波数変換部１３２ｂは、第２オーバーサンプリング信号と基準信号ＬＯとに基づいて第２オーバーサンプリング信号をＲＦ信号に周波数変換し、第２ＲＦ信号（第２の高周波信号）を出力する。ここで、周波数変換部１３２ｂは、周波数変換部１３２ａと同様の構成をとることができる。
【００６０】
フィルタ部１２０ａは、上記の構成によって、第１オーバーサンプリング信号を１クロック分遅延させ、１クロック分遅延された第２オーバーサンプリング信号と基準信号ＬＯとに基づいて第２ＲＦ信号を出力することができる。
【００６１】
フィルタ部１２０ｂは、フィルタ部１２０ａと同様の構成を有し、遅延部１３４ｂと、周波数変換部１３２ｃとから構成される。
【００６２】
遅延部１３４ｂは、第２オーバーサンプリング信号を逓倍クロック信号（ＣＬＫ×２）のΔＴ分遅延させた第３オーバーサンプリング信号（デジタル信号）を出力する。ここで、遅延部１３４ｂは、遅延部１３４ａと同様に、例えばＤ−ＦＦで構成することができるが、上記に限られない。
【００６３】
周波数変換部１３２ｃは、第３オーバーサンプリング信号と基準信号ＬＯとに基づいて第３オーバーサンプリング信号をＲＦ信号に周波数変換し、第３ＲＦ信号（第３の高周波信号）を出力する。ここで、周波数変換部１３２ｃは、周波数変換部１３２ａと同様の構成をとることができる。
【００６４】
フィルタ部１２０ｂは、上記の構成によって、第２オーバーサンプリング信号を１クロック分遅延させ、１クロック分遅延された第３オーバーサンプリング信号と基準信号ＬＯとに基づいて第３ＲＦ信号を出力することができる。
【００６５】
ＬＯＡＤ１２２は、周波数変換部１３２ａ〜周波数変換部１３２ｃそれぞれから出力されるＲＦ信号（出力電流）を加算し、加算された出力ＲＦ信号（出力信号）を出力する。
【００６６】
〔ＬＯＡＤ１２２（加算部）の構成例〕
＜第１の例＞
図４は、本発明の実施形態に係るＬＯＡＤ１２２（加算部）の第１の例を示す説明図である。ここで、図４では、周波数変換部１３２ａ〜周波数変換部１３２ｃをそれぞれ電流源として表し、かつ、周波数変換部１３２ａ〜周波数変換部１３２ｃそれぞれから出力されるＲＦ信号（出力電流）を差動信号として表している。また、図４では、基準電源電圧Ｖｏを示しており、基準電源電圧Ｖｏの電圧レベルは適宜設定される。なお、図４は、ＬＯＡＤ１２２が差動信号としての出力ＲＦ信号を出力する構成を示しているが、上記に限られない。
【００６７】
図４に示すように、ＬＯＡＤ１２２は、抵抗Ｒで構成することができる。なお、ＬＯＡＤ１２２は、抵抗Ｒで構成される構成に限られず、例えば、周波数変換部１３２ａ〜周波数変換部１３２ｃそれぞれから出力されるＲＦ信号（出力電流）を加算して出力できる構成であればよい。
【００６８】
＜第２の例＞
第１変調回路１１０ａでは、サンプリング部１３０において入力デジタル信号がオーバーサンプリングされることから、逓倍クロック信号（ＣＬＫ×２）のサンプリング周波数によって生じるイメージを抑圧する必要がある。ここで、図４では、ＬＯＡＤ１２２が抵抗Ｒで構成される例を示したが、基準クロックＣＬＫが十分に高い場合には図４に示す構成であっても、第１変調回路１１０ａの後段の要素（例えば、図１に示す増幅部１０６）の周波数特性を利用して帯域外を抑圧することができる。しかしながら、本発明の実施形態に係るＬＯＡＤ１２２の構成は、図４に示す構成に限られず、例えば、ＬＯＡＤ１２２において逓倍クロック信号（ＣＬＫ×２）のサンプリング周波数によって生じるイメージを抑圧することもできる。
【００６９】
図５は、本発明の実施形態に係るＬＯＡＤ１２２（加算部）の第２の例を示す説明図である。図５では、図４と同様に、周波数変換部１３２ａ〜周波数変換部１３２ｃをそれぞれ電流源として表し、かつ、周波数変換部１３２ａ〜周波数変換部１３２ｃそれぞれから出力されるＲＦ信号（出力電流）を差動信号として表している。
【００７０】
図５を参照すると、第２の例に係るＬＯＡＤ１２２は、図４に示す第１の例に係る構成に加え、周波数変換部１３２ａ〜周波数変換部１３２ｃと出力端子との間にインダクタＬとキャパシタＣとからなるＬＣタンク共振回路を備えている。第２の例に係るＬＯＡＤ１２２は、インダクタＬのインダクタンスとキャパシタＣの静電容量とをそれぞれ所定の値に設定する（すなわち、共振周波数を設定する）ことによって、逓倍クロック信号のサンプリング周波数によって生じるイメージを抑圧することができる。
【００７１】
なお、第１変調回路１１０ａは、図５に示す第２の例に係るＬＯＡＤ１２２を備えることによって、逓倍クロック信号のサンプリング周波数によって生じるイメージを抑圧することができるが、当該イメージを抑圧する方法は、上記に限られない。例えば、第１変調回路１１０ａを備える通信装置１００は、直交変調部１０２の後段（増幅部１０６の前段）に誘電体を利用した共振素子や、セラミックフィルタなどを備えることもできる。上記の構成であっても、逓倍クロック信号のサンプリング周波数によって生じるイメージを抑圧することができる。
【００７２】
ＬＯＡＤ１２２は、例えば、図４、図５に示す構成によって、周波数変換部１３２ａ〜周波数変換部１３２ｃそれぞれから出力されるＲＦ信号（出力電流）を加算し、加算された出力ＲＦ信号（出力信号）を出力することができる。
【００７３】
本発明の実施形態の第１の例に係る第１変調回路１１０ａは、図２に示す構成によって、ＦＩＲフィルタにおけるタップ係数の乗算や加算の処理をＲＦ領域において行うことができる。したがって、第１変調回路１１０ａは、例えば、以下の（１）、（２）に示す効果を奏することができる。
（１）第１変調回路１１０ａは、ＦＩＲフィルタのタップ係数をアナログ的に可変とすることができる。よって、第１変調回路１１０ａは、タップ係数を整数だけではなく、実数とすることができる。
（２）デジタル回路にてフィルタを実現する従来の技術を用いる装置のように、加算回路、乗算回路における遅延は問題とならない。よって、加算回路、乗算回路における遅延に留意する必要がないので、デジタルフィルタの設計が容易となる。
【００７４】
また、第１変調回路１１０ａは、図２に示す構成によって、サンプリング部１３０におけるオーバーサンプリングと、遅延部１３４ａおよび遅延部１３４ｂにおける信号の遅延処理とをデジタル的な動作（デジタル領域の処理）とすることができる。したがって、第１変調回路１１０ａは、デジタル回路にてフィルタを実現する従来の技術を用いる装置よりも、より低消費電力化を図ることができる。
【００７５】
さらに、第１変調回路１１０ａは、図５に示すＬＯＡＤ１２２を備えることによって、オーバーサンプリングに起因する周波数のイメージを抑圧することができる。
【００７６】
上記のように第１変調回路１１０ａは、デジタル領域とＲＦ領域とに処理を分けることによって、オーバーサンプリング後の信号の加算や乗算をＲＦ領域で行うことができる。したがって、第１変調回路１１０ａは、数１００ＭＨｚ〜数ＧＨｚのような超広帯域においても変調を行うことができる。
【００７７】
〔第１変調回路１１０ａの出力スペクトラムの一例〕
ここで、本発明の実施形態の第１の例に係る第１変調回路１１０ａの出力スペクトラムの一例を示す。図６は、本発明の実施形態の第１の例に係る第１変調回路１１０ａの周波数特性の一例を示す説明図である。
【００７８】
第１変調回路１１０ａにおけるＦＩＲフィルタの伝達関数は、例えば、以下の数式１で表される。
【００７９】
【数１】
2010010794.tif 000003
・・・（数式１）
【００８０】
図２に示す第１変調回路１１０ａでは、周波数変換部１３２ａ〜周波数変換部１３２ｃ（ＭＩＸ１〜ＭＩＸ３）において周波数変換がなされているので、数式１に示す伝達関数の中心周波数（０［Ｈｚ］）は基準信号ＬＯの周波数となる（図６）。ここで、図６に示すｆＬＯは基準信号ＬＯの周波数であり、ｆｓはベースバンド信号（入力デジタル信号）のサンプリング周波数を示している。また、図６を参照すると、第１変調回路１１０ａは、ＮＵＬＬ点がｆｓを中心に左右対称に配置され、ｆＬＯから２×ｆｓ／３、４×ｆｓ／３にＮＵＬＬ点が生じる周波数特性を有していることが分かる。
【００８１】
図７は、本発明の実施形態の第１の例に係る第１変調回路１１０ａの出力スペクトラムの一の例を示す説明図である。ここで、図７は、デジタル化してあるベースバンド信号（入力デジタル信号）のサンプリング周波数を２．６［ＧＨｚ］、逓倍クロック信号のサンプリング周波数を５．２［ＧＨｚ］、基準信号ＬＯの周波数を１５［ＧＨｚ］とした場合における例を示している。また、図７は、第１変調回路１１０ａの周波数変換部１３２ａ〜周波数変換部１３２ｃそれぞれに基準電流Ｉｒｅｆを入力した場合（すなわち、重み付け係数Ｗ＝１．０）における例を示している。つまり、図７は、周波数変換部１３２ａ〜周波数変換部１３２ｃそれぞれに同一の大きさの入力電流を入力している場合における例であり、これは、第１変調回路１１０ａにおける各タップのタップ係数が等しく設定されていることに相当する。
【００８２】
また、図７のＡに示す波形は、図６に示す第１変調回路１１０ａの周波数特性を示している。また、図７のＢに示す波形は、デジタル化してあるベースバンド信号（入力デジタル信号）をフィルタ処理せずに周波数変換をした場合の出力スペクトラムを示している。そして、図７のＣに示す波形は、デジタル化してあるベースバンド信号（入力デジタル信号）を図２に示す第１変調回路１１０ａにてフィルタ処理した場合の出力スペクトラムを示している。
【００８３】
図７のＢの波形およびＣの波形に示すように、第１変調回路１１０ａは、フィルタ処理を行うことによってデジタル化してあるベースバンド信号のサンプリング周波数によって生じるイメージを１７［ｄＢ］以上抑圧することができる。
【００８４】
〔本発明の実施形態に係る変調方法〕
次に、本発明の実施形態に係る変調方法について説明する。図８は、本発明の実施形態に係る変調方法の一例を示す流れ図である。なお、以下では、図８に示す変調方法を第１変調回路１１０ａが行うものとして説明する。
【００８５】
第１変調回路１１０ａは、入力された入力デジタル信号をオーバーサンプリングし、第１オーバーサンプリング信号（デジタル信号）を出力する（Ｓ１００）。ここで、第１変調回路１１０ａは、例えば、Ｄ−ＦＦを用いることによってオーバーサンプリングを行うが、上記に限られない。
【００８６】
第１変調回路１１０ａは、ステップＳ１００において出力された第１オーバーサンプリング信号を第１ＲＦ信号（第１の高調波信号）に周波数変換する（Ｓ１０２）。ここで、ステップＳ１０２の処理は、ＦＩＲフィルタにおけるタップ係数の乗算処理をＲＦ領域において行うことに相当する。また、第１変調回路１１０ａは、例えば、ギルバートセルミキサを用いることによって、第１オーバーサンプリング信号を第１ＲＦ信号へと変換することができるが、上記に限られない。第１変調回路１１０ａがギルバートセルミキサを用いてステップＳ１０２の処理を行う場合には、当該ギルバートセルミキサに入力される入力電流Ｉｒｅｆ×Ｗの重み付け係数Ｗが、タップ係数に相当する。
【００８７】
第１変調回路１１０ａは、ステップＳ１００において出力された第１オーバーサンプリング信号を１クロック分遅延させて第２オーバーサンプリング信号（デジタル信号）に変換する（Ｓ１０４）。ここで、第１変調回路１１０ａは、例えば、Ｄ−ＦＦを用いることによって第１オーバーサンプリング信号を１クロック分遅延させることができるが、上記に限られない。
【００８８】
なお、図８では、ステップＳ１０２の処理の後にステップＳ１０４の処理が行われる例を示しているが、第１変調回路１１０ａは、ステップＳ１０２の処理とステップＳ１０４の処理とをそれぞれ独立に行うことができる。したがって、第１変調回路１１０ａは、例えば、ステップＳ１０４の処理の後にステップＳ１０２の処理を行うことができ、また、ステップＳ１０２の処理とステップＳ１０４の処理とを同期して行うこともできる。
【００８９】
第１変調回路１１０ａは、ステップＳ１０４において出力された第２オーバーサンプリング信号を第２ＲＦ信号（第２の高調波信号）に周波数変換する（Ｓ１０６）。ここで、第１変調回路１１０ａは、ステップＳ１０２と同様に、例えば、ギルバートセルミキサを用いることによって、第２オーバーサンプリング信号を第２ＲＦ信号へと変換することができる。
【００９０】
第１変調回路１１０ａは、ステップＳ１０４において出力された第２オーバーサンプリング信号を１クロック分遅延させて第３オーバーサンプリング信号（デジタル信号）に変換する（Ｓ１０８）。ここで、第１変調回路１１０ａは、ステップＳ１０４と同様に、例えば、Ｄ−ＦＦを用いることによって第２オーバーサンプリング信号を１クロック分遅延させることができる。
【００９１】
なお、図８では、ステップＳ１０６の処理の後にステップＳ１０８の処理が行われる例を示しているが、第１変調回路１１０ａは、ステップＳ１０６の処理とステップＳ１０８の処理とをそれぞれ独立に行うことができる。したがって、第１変調回路１１０ａは、例えば、ステップＳ１０８の処理の後にステップＳ１０６の処理を行うことができ、また、ステップＳ１０６の処理とステップＳ１０８の処理とを同期して行うこともできる。
【００９２】
第１変調回路１１０ａは、ステップＳ１０８において出力された第３オーバーサンプリング信号を第３ＲＦ信号（第３の高調波信号）に周波数変換する（Ｓ１１０）。ここで、第１変調回路１１０ａは、ステップＳ１０２と同様に、例えば、ギルバートセルミキサを用いることによって、第３オーバーサンプリング信号を第３ＲＦ信号へと変換することができる。
【００９３】
第１変調回路１１０ａは、ステップＳ１０２において変換された第１ＲＦ信号、ステップＳ１０６において変換された第２ＲＦ信号、およびステップＳ１１０において変換された第３ＲＦ信号を加算して出力ＲＦ信号（出力信号）を出力する（Ｓ１１２）。ここで、ステップＳ１１２の処理は、ＦＩＲフィルタにおける各タップの出力の加算処理をＲＦ領域において行うことに相当する。また、第１変調回路１１０ａは、例えば、図４や図５に示すＬＯＡＤ１２２を用いることによって第１ＲＦ信号〜第３ＲＦ信号を加算することができるが、上記に限られない。
【００９４】
第１変調回路１１０ａは、例えば、図８に示す方法を用いることによって、アップサンプリングをデジタル領域で行い、ＦＩＲフィルタにおけるタップ係数の乗算や加算の処理をＲＦ領域において行うことができる。上記のように第１変調回路１１０ａがデジタル領域における処理とＲＦ領域における処理とに分けて処理することによって、第１変調回路１１０ａでは、オーバーサンプリング後の信号の加算や乗算における遅延の発生などの好ましくない事象の発生が防止される。したがって、第１変調回路１１０ａは、数１００ＭＨｚ〜数ＧＨｚのような超広帯域においても変調を行うことができる。
【００９５】
［第２の構成例］
上記では、本発明の実施形態に係る変調回路の第１の構成例として、数式１に示すようにタップ数が３のＦＩＲフィルタで構成される第１変調回路１１０ａについて説明した。しかしながら、本発明の実施形態に係る変調回路は、上記に限られない。例えば、本発明の実施形態に係る変調回路は、ＮＵＬＬ点の数や周波数配置を適宜設定可能なＦＩＲフィルタとして機能する構成をとることもできる。ここで、ＦＩＲフィルタにおけるＮＵＬＬ点は、タップ数において決まり、また、ＦＩＲフィルタにおける周波数配置は、タップ係数により決まる。したがって、本発明の実施形態に係る変調回路におけるＦＩＲフィルタの伝達関数は、数式１の伝達関数を一般化することによって、例えば以下の数式２で表される。ここで、数式２に示すαｍ（ｍは、１以上の整数）はタップ係数を示しており、数式２のＺ（ｎ）の数は、タップ数を示している。
【００９６】
【数２】
2010010794.tif 000004
・・・（数式２）
【００９７】
以下、数式２を実現することが可能な、本発明の実施形態に係る第１変調回路の第２の構成例（以下、「第１変調回路２１０ａ」とよぶ場合がある。）について説明する。図９は、本発明の実施形態に係る第１変調回路の第２の例を示す説明図である。
【００９８】
図９を参照すると、第１変調回路２１０ａは、基本的な構成は、図２に示す第１の例に係る第１変調回路１１０ａと同様の構成を有するが、以下の（ｉ）、（ｉｉ）に示す点が異なる。
【００９９】
（ｉ）フィルタ部１２０の数
上述したように、フィルタ部１２０は、ＦＩＲフィルタにおけるタップに相当する。つまり、図９に示す第１変調回路２１０ａは、ｎ＋１個のタップを備えている構成といえる。ここで、ｎ＝２の場合には、第１変調回路２１０ａにおけるＦＩＲフィルタのタップ数は、図２に示す第１の例に係る第１変調回路１１０ａと同様となる。また、ｎ＞２とすることによって、第１変調回路２１０ａは、図２に示す第１の例に係る第１変調回路１１０ａよりも多くのＮＵＬＬ点が設けられるＦＩＲフィルタを実現することができる。
【０１００】
（ｉｉ）周波数変換部１３２それぞれに入力される入力電流Ｉｒｅｆ×Ｗの大きさ
上述したように、周波数変換部１３２における周波数変換処理は、ＦＩＲフィルタにおけるタップ係数の乗算処理をＲＦ領域において行うことに相当する。また、上述したように、周波数変換部１３２は、例えば、図３に示すようにギルバートセルミキサで構成され、当該ギルバートセルミキサは、入力される入力電流Ｉｒｅｆ×Ｗにより出力電流が制御される。そして、周波数変換部１３２がギルバートセルミキサで構成される場合には、基準電流Ｉｒｅｆに乗算される重み付け係数Ｗが、タップ係数に相当する。
【０１０１】
したがって、第１変調回路２１０ａでは、周波数変換部１３２それぞれに入力される入力電流Ｉｒｅｆ×Ｗの大きさ、すなわち重み付け係数Ｗの値を周波数変換部１３２ごとに変えることによって、数式２に示すタップ係数αｍを設定することができる。つまり、重み付け係数Ｗは、数式２に示すタップ係数αｍと等しいものとして扱うことができる。
【０１０２】
第１変調回路２１０ａは、上記（ｉ）、（ｉｉ）に示す点が図２に示す第１の例に係る第１変調回路１１０ａと異なるが、基本的な構成は第１変調回路１１０ａと同様である。つまり、第２の例に係る第１変調回路２１０ａは、アップサンプリングをデジタル領域で行い、ＦＩＲフィルタにおけるタップ係数の乗算や加算の処理をＲＦ領域において行うことができる。したがって、第１変調回路２１０ａは、第１の例に係る第１変調回路１１０ａと同様に、数１００ＭＨｚ〜数ＧＨｚのような超広帯域においても変調を行うことができる。
【０１０３】
〔第１変調回路２１０ａの出力スペクトラムの一例〕
図１０は、本発明の実施形態の第２の例に係る第１変調回路２１０ａの出力スペクトラムの他の例を示す説明図である。ここで、図１０は、第１の例に係る第１変調回路２１０ａと同様に、タップ数を３とした場合における出力スペクトラムを示している。また、図１０は、図７と同様に、デジタル化してあるベースバンド信号（入力デジタル信号）のサンプリング周波数を２．６［ＧＨｚ］、逓倍クロック信号のサンプリング周波数を５．２［ＧＨｚ］、基準信号ＬＯの周波数を１５［ＧＨｚ］とした場合における例を示している。
【０１０４】
また図１０は、第１変調回路２１０ａの周波数変換部１３２ａおよび周波数変換部１３２ｃに入力される入力電流を基準電流Ｉｒｅｆ（重み付け係数Ｗ１＝Ｗ３＝１．０）とし、周波数変換部１３２ｂに入力される電流を１．２Ｉｒｅｆ（重み付け係数Ｗ２＝１．２）とした例を示している。つまり、図１０は、周波数変換部１３２ａ〜周波数変換部１３２ｃにそれぞれ所定の大きさの入力電流（Ｉｒｅｆ０、Ｉｒｅｆ１、Ｉｒｅｆ２）を入力している場合における例であり、これは、第１変調回路２１０ａにおけるタップ係数をタップごとに設定していることに相当する。
【０１０５】
また、図１０のＤに示す波形は、デジタル化してあるベースバンド信号（入力デジタル信号）をフィルタ処理せずに周波数変換をした場合の出力スペクトラムを示している。図１０のＥに示す波形は、デジタル化してあるベースバンド信号（入力デジタル信号）を、上記のようにタップ係数が設定された第１変調回路２１０ａにてフィルタ処理した場合の出力スペクトラムを示している。
【０１０６】
図１０と図７（第１の例に係る出力スペクトラム）とを比較すると、第１変調回路２１０ａでは、ＮＵＬＬ点がよりｆｓに近く配置されている。また、第１変調回路２１０ａは、第１の例に係る第１変調回路１１０ａよりも、さらにデジタル化したベースバンド信号のサンプリング周波数によって生じるイメージを抑圧していることが分かる。
【０１０７】
［第３の構成例］
上記では、本発明の実施形態に係る変調回路として第１の構成例および第２の構成例を示したが、本発明の実施形態に係る変調回路は、上記に限られない。そこで、次に、本発明の実施形態に係る変調回路として、複素ＦＩＲフィルタとして機能する第３の例に係る第１変調回路３１０ａについて説明する。
【０１０８】
以下に示す数式３は、上記数式２の実数で表されるタップ係数αｍを複素数で表されるタップ係数αｍ_ｒ＋ｉαｍ_ｉに変換した複素ＦＩＲフィルタにおける伝達関数である。
【０１０９】
【数３】
2010010794.tif 000005
・・・（数式３）
【０１１０】
また、数式１と同様に、タップ数を３とした場合には、複素ＦＩＲフィルタにおける伝達関数は、以下の数式４で表される。ここで、数式４に示すα１、α２、およびα３は、それぞれαｍ＝αｍ_ｒ＋ｉαｍ_ｉ（ｍ＝１、２、３）を示している。
【０１１１】
【数４】
2010010794.tif 000006
・・・（数式４）
【０１１２】
上記数式３、数式４に示すように、複素ＦＩＲフィルタの伝達関数は、上記数式１、数式２に示す伝達関数と同様の形で表される。
【０１１３】
図１１は、本発明の実施形態に係る第１変調回路の第３の例を示す説明図である。ここで、図１１に示す第３の例に係る第１変調回路（以下、「第１変調回路３１０ａ」という。）は、図２に示す第１の例に係る第１変調回路１１０ａと同様に、タップ数が３である場合を示している。また、以下では、第１変調回路３１０ａに直交座標で表現される複素数であるＱ信号およびＩ信号（直交ベースバンド信号）が入力されるものとして説明する。また、以下では、第３の例に係るＱ信号およびＩ信号がデジタル信号であるとして説明するが、上記に限られず、アナログ信号であってもよい。なお、図１１では、基準信号ＬＯおよび基準信号ＬＯ’が一つの信号線で供給されることを示しているが、これは便宜上示したものであり、例えば、基準信号ＬＯおよび基準信号ＬＯ’は、それぞれ別の信号線で供給される。
【０１１４】
図１１を参照すると、第１変調回路３１０ａは、サンプリング部１３０と、周波数変換部３２０ａと、フィルタ部３２２ａと、フィルタ部３２２ｂと、ＬＯＡＤ１２２ａと、ＬＯＡＤ１２２ｂとを備える。なお、図１１では、数式４に示すタップ係数α１、α２、およびα３が第１変調回路３１０ａに入力される例を示しているが、上記に限られない。例えば、図９に示す第２の例に係る第１変調回路２１０ａにように、入力電流が第１変調回路３１０ａに入力されてもよい。
【０１１５】
サンプリング部１３０は、図２に示すサンプリング部１３０と同様の構成を有し、逓倍クロック信号（ＣＬＫ×２）に基づいてＱ信号およびＩ信号をそれぞれオーバーサンプリングし、Ｑ信号、Ｉ信号それぞれに対応する第１オーバーサンプリング信号を出力する。
【０１１６】
周波数変換部３２０ａ（ｃｘＭＩＸ１）は、第１オーバーサンプリング信号としてのＱ信号、Ｉ信号と複素係数α１とをそれぞれ乗算し、基準信号ＬＯの周波数に基づいて周波数変換する。
【０１１７】
〔周波数変換部３２０ａの構成例〕
図１２は、本発明の実施形態に係る第１変調回路の第３の例が備える周波数変換部３２０ａの構成の一例を示す説明図である。ここで、図１２では、図１に示す移相部１０４を示しているが、これは、便宜上示したものであり、基準信号ＬＯが周波数変換部１３２ａおよび周波数変換部１３２ｄに供給され、また、基準信号ＬＯ’が周波数変換部１３２ｂおよび周波数変換部１３２ｃに供給されることを示している。また、図１２では、タップ係数に対応するα１を実部α１_ｒと虚部α１_ｉとして表しており、α１は、周波数変換部１３２ａ〜周波数変換部１３２ｄそれぞれに入力される入力電流を供給する電流源２２２ａ〜２２２ｄに入力されることを示している。なお、図１２に示す電流源２２２ａ〜２２２ｄが、例えば、周波数変換部３２０ａの外部や、第１変調回路３１０ａの外部に設けられてもよいことは、言うまでもない。
【０１１８】
周波数変換部３２０ａは、例えば、ギルバートセルミキサで構成される周波数変換部１３２ａ〜周波数変換部１３２ｄと、周波数変換部１３２ａ〜周波数変換部１３２ｄからの出力を合成する加算器３２４ａ、加算器３２４ｂで構成される。よって、周波数変換部３２０ａは、第１オーバーサンプリング信号としてのＱ信号、Ｉ信号と複素係数α１とをそれぞれ乗算し基準信号ＬＯの周波数で周波数変換して、Ｑ信号、Ｉ信号にそれぞれ対応する第１ＲＦ信号を出力することができる。なお、本発明の実施形態に係る周波数変換部３２０ａの構成が図１２に示す構成に限られないことは、言うまでもない。
【０１１９】
再度図１１を参照して、第１変調回路３１０ａの構成について説明する。フィルタ部３２２ａは、遅延部１３４ａと、周波数変換部３２０ｂとから構成される。
【０１２０】
遅延部１３４ａは、図２に示す遅延部１３４ａと同様の構成を有し、第１オーバーサンプリング信号としてのＱ信号、Ｉ信号それぞれをΔＴ分遅延させた第２オーバーサンプリング信号としてのＱ信号、Ｉ信号を出力する。
【０１２１】
周波数変換部３２０ｂは、周波数変換部３２０ａと同様の構成を有する。周波数変換部３２０ｂは、第２オーバーサンプリング信号としてのＱ信号、Ｉ信号と複素係数α２とをそれぞれ乗算し、基準信号ＬＯの周波数で周波数変換する。よって、周波数変換部３２０ｂは、Ｑ信号、Ｉ信号にそれぞれ対応する第２ＲＦ信号を出力することができる。
【０１２２】
フィルタ部３２２ａは、上記の構成によって、Ｑ信号、Ｉ信号にそれぞれ対応する第２ＲＦ信号を出力することができる。
【０１２３】
フィルタ部３２２ｂは、フィルタ部３２２ａと同様の構成を有し、遅延部１３４ｂと、周波数変換部３２０ｃとから構成される。
【０１２４】
遅延部１３４ｂは、第２オーバーサンプリング信号としてのＱ信号、Ｉ信号それぞれをΔＴ分遅延させた第３オーバーサンプリング信号としてのＱ信号、Ｉ信号を出力する。
【０１２５】
周波数変換部３２０ｃは、周波数変換部３２０ａと同様の構成を有する。周波数変換部３２０ｃは、第３オーバーサンプリング信号としてのＱ信号、Ｉ信号と複素係数α３とをそれぞれ乗算し、基準信号ＬＯの周波数で周波数変換する。よって、周波数変換部３２０ｃは、Ｑ信号、Ｉ信号にそれぞれ対応する第３ＲＦ信号を出力することができる。
【０１２６】
ＬＯＡＤ１２２ａは、図２に示すＬＯＡＤ１２２と同様の構成を有する。よって、ＬＯＡＤ１２２ａは、周波数変換部３２０ａ〜周波数変換部３２０ｃそれぞれから出力されるＩ信号に対応するＲＦ信号（出力電流）を加算し、Ｉ信号に対応する出力ＲＦ信号を出力することができる。
【０１２７】
ＬＯＡＤ１２２ｂは、図２に示すＬＯＡＤ１２２と同様の構成を有する。よって、ＬＯＡＤ１２２ｂは、周波数変換部３２０ａ〜周波数変換部３２０ｃそれぞれから出力されるＱ信号に対応するＲＦ信号（出力電流）を加算し、Ｑ信号に対応する出力ＲＦ信号を出力することができる。
【０１２８】
〔第１変調回路３１０ａの周波数特性〕
図１３は、本発明の実施形態の第３の例に係る第１変調回路３１０ａの周波数特性を示す説明図である。ここで、図１３に示すＦは、図６に示す周波数特性に対応する波形である。また、図１３に示すＧは、図１１に示す第１変調回路３１０ａの周波数特性、すなわち複素ＦＩＲフィルタの周波数特性に対応する波形である。
【０１２９】
図１３に示すように、第１変調回路３１０ａは、周波数がシフトしてはいるが、図６に示す第１の例に係る第１変調回路１１０ａにおける周波数特性と同様の周波数特性を有してることが分かる。なお、理論的には、数式１に示すｚを以下の数式５のように変換することによって、数式１のタップ係数を複素数に変換することができる。ここで、数式５のｆｓｈｉｆｔは周波数のシフト量、ΔＴは逓倍したクロック信号の１周期の時間をそれぞれ示している。
【０１３０】
【数５】
2010010794.tif 000007
・・・（数式５）
【０１３１】
第３の例に係る第１変調回路３１０ａは、上記のように、基本的に第１の例に係る第１変調回路１１０ａと同様の周波数特性する。また、図１１に示すように、第１変調回路３１０ａは、アップサンプリングをデジタル領域で行い、複素ＦＩＲフィルタにおけるタップ係数の乗算や加算の処理をＲＦ領域において行う。したがって、第１変調回路３１０ａは、第１の例に係る第１変調回路１１０ａと同様に、数１００ＭＨｚ〜数ＧＨｚのような超広帯域においても変調を行うことができる。
【０１３２】
以上のように、本発明の実施形態に係る変調回路は、例えば、上述した第１の例〜第３の例に係る構成をとる。したがって、本発明の実施形態に係る変調回路は、デジタル領域における処理とＲＦ領域における処理とに変調に係る処理を分けることにより、超広帯域においても変調を実現することができる。
【０１３３】
（本発明の実施形態の変調回路に係るプログラム）
コンピュータを、本発明の実施形態に係る変調部（第１の例に係る第１変調回路１１０ａ／第２の例に係る第１変調回路２１０ａ／第３の例に係る第１変調回路３１０ａに対応する。）として機能させるためのプログラムによって、デジタル領域における処理とＲＦ領域における処理とに変調に係る処理を分けることにより、超広帯域においても変調を実現することができる。
【０１３４】
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【０１３５】
例えば、上記では、コンピュータを、本発明の実施形態に係る変調部（変調回路に対応）として機能させるためのプログラム（コンピュータプログラム）が提供されることを示したが、本発明の実施形態は、さらに、上記プログラムを記憶させた記憶媒体も併せて提供することができる。
【０１３６】
上述した構成は、本発明の実施形態の一例を示すものであり、当然に、本発明の技術的範囲に属するものである。
【図面の簡単な説明】
【０１３７】
【図１】本発明の実施形態に係る通信装置を示す説明図である。
【図２】本発明の実施形態に係る第１変調回路の第１の例を示す説明図である。
【図３】本発明の実施形態に係る周波数変換部の構成の一例を示す説明図である。
【図４】本発明の実施形態に係るＬＯＡＤ（加算部）の第１の例を示す説明図である。
【図５】本発明の実施形態に係るＬＯＡＤ（加算部）の第２の例を示す説明図である。
【図６】本発明の実施形態の第１の例に係る第１変調回路の周波数特性を示す説明図である。
【図７】本発明の実施形態の第１の例に係る第１変調回路の出力スペクトラムの一例を示す説明図である。
【図８】本発明の実施形態に係る変調方法の一例を示す流れ図である。
【図９】本発明の実施形態に係る第１変調回路の第２の例を示す説明図である。
【図１０】本発明の実施形態の第２の例に係る第１変調回路の出力スペクトラムの一例を示す説明図である。
【図１１】本発明の実施形態に係る第１変調回路の第３の例を示す説明図である。
【図１２】本発明の実施形態に係る第１変調回路の第３の例が備える周波数変換部の構成の一例を示す説明図である。
【図１３】本発明の実施形態の第３の例に係る第１変調回路の周波数特性を示す説明図である。
【符号の説明】
【０１３８】
１００    通信装置
１０２    直交変調部
１０４    移相部
１０６    増幅部
１０８    通信アンテナ
１１０ａ、２１０ａ、３１０ａ  第１変調回路
１１０ｂ  第２変調回路
１１２    合成部
１２０、３２２    フィルタ部
１２２    ＬＯＡＤ
１３０    サンプリング部
１３２、３２０    周波数変換部
１３４    遅延部
【図１】
2010010794.tif 000008
【図２】
2010010794.tif 000009
【図３】
2010010794.tif 000010
【図４】
2010010794.tif 000011
【図５】
2010010794.tif 000012
【図６】
2010010794.tif 000013
【図７】
2010010794.tif 000014
【図８】
2010010794.tif 000015
【図９】
2010010794.tif 000016
【図１０】
2010010794.tif 000017
【図１１】
2010010794.tif 000018
【図１２】
2010010794.tif 000019
【図１３】
2010010794.tif 000020