(57)【要約】【課題】交流電源において過電圧が発生し、出力側回路を切り離す保護動作を行ったときに、比較的簡単な回路構成で、整流回路出力側の正負端子間に発生する電圧上昇を抑えることができる電源装置を得ることを目的とする。【解決手段】この発明に係る電源装置は、交流電源１を整流して脈流又は直流に変換する整流回路２と、この整流回路２の出力側の正負端子間を電流制御素子を介して接続するバイパス回路５と、この整流回路２と出力側回路とを切り離すスイッチと、過電圧検出回路４とを備えている。  過電圧検出回路４が過電圧を検出した時に、前記スイッチを遮断して整流回路２と出力側回路を切り離す動作をするが、このとき同時に前記電流制御素子を制御して、前記バイパス回路５に流れる電流を制御することにより、整流回路２の正負端子間に発生する電圧上昇を抑える。【選択図】図１
2010028947.tif 000002
【特許請求の範囲】
【請求項１】
交流電源を整流する整流回路と、
この整流回路の出力側の正負端子と負荷の正負端子とを接続する一対の配線と、
この配線のいずれかに設けられ電流を導通および遮断するスイッチと、
電流制御素子を介して前記整流回路の出力側の正負端子間または前記一対の配線間を接続するバイパス回路と、
前記交流電源、前記整流回路の出力側または前記一対の配線間における過電圧を検出する過電圧検出回路と、
この過電圧検出回路が過電圧を検出した時に前記スイッチを遮断し、前記電流制御素子の導通電流を制御する制御装置と
を備えた電源装置。
【請求項２】
バイパス回路は、電流制御素子に直列に接続されたコンデンサを備えることを特徴とする、
請求項１に記載の電源装置。
【請求項３】
コンデンサは、整流回路のインダクタンスに保持された交流電流エネルギーを規定電圧以下で保持可能な容量を有することを特徴とする、
請求項２に記載の電源装置。
【請求項４】
バイパス回路は、電流制御素子およびコンデンサの直列体に直列に接続された抵抗を備えることを特徴とする、
請求項２又は３に記載の電源装置。
【請求項５】
バイパス回路は、放電用抵抗を介してコンデンサの両端子が接続されていることを特徴とする、
請求項２乃至４のいずれか１項に記載の電源装置。
【請求項６】
整流回路の等価インダクタンスをＬｅ、コンデンサの静電容量をＣｑ、抵抗の抵抗値をＲｓとし、ＣｑとＲｓとＬｅが数１の関係にあることを特徴とする、
請求項４又は５に記載の電源装置。
【数１】
2010028947.tif 000007
【請求項７】
バイパス回路に流れる電流を測定する電流測定回路又は整流回路の出力側の正負端子間の電圧を測定する電圧測定回路を備え、
制御装置は、過電圧検出回路が過電圧を検出した時に、スイッチを遮断し、前記電流測定回路又は前記電圧測定回路からの出力に基づき電流制御素子の導通電流を制御することを特徴とする、
請求項１に記載の電源装置。
【請求項８】
バイパス回路は、電流制御素子に直列に接続された抵抗を備えたことを特徴とする、
請求項７に記載の電源装置。
【請求項９】
バイパス回路は、電流制御素子に直列に接続されたコンデンサを備えたことを特徴とする、
請求項７又は８に記載の電源装置。
【請求項１０】
整流回路は、ＰＷＭコンバータ方式を用いたことを特徴とする、
請求項１乃至９のいずれか１項に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電源装置、特に、入力電源から過電圧が印加された場合に、回路素子を保護する保護回路を備える電源装置に関するものである。
【背景技術】
【０００２】
従来の電源装置では、交流を直流に変換する整流回路出力側の正負端子間の電圧を検出しこれが所定値を上回ったときには過電圧と判断して、整流回路側と出力端子側を切り離し、出力端子に接続された負荷回路等を保護していた（例えば、特許文献１参照）。
【０００３】
【特許文献１】特開２００２−２１８６４５号公報（第４頁、第２図）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
整流回路は大きなインダクタンス（Ｌｆ）を有するフィルタリアクトルを備えており、過電圧保護動作時においても交流電流が供給されているため、このフィルタリアクトルには
【０００５】
【数１】
2010028947.tif 000003
で表される大きなエネルギーが蓄えられている（Ｉｎは各相のリアクトルに流れる電流、ｎ＝１〜３）。この時に負荷回路等を切り離すと、整流回路出力側の正負端子間は浮遊容量Ｃｓのみの非常に小さな静電容量、即ち高いインピーダンスのみを介して接続されている状態となるが、フィルタリアクトルに蓄えられた交流電流エネルギーは、この浮遊容量Ｃｓ部に供給されることになるため、
【０００６】
【数２】
2010028947.tif 000004
でエネルギーがバランスするように、この正負端子間には非常に大きなサージ電圧Ｖｐｎが発生することとなる。
【０００７】
このサージ電圧が整流回路に印加されるため、高い耐電圧性能を有する素子を選定せざるを得なくなり、整流回路の大型化、高コスト化を招いていた。
一方、過電圧発生時に、整流回路に供給されている交流電源を遮断して、素子に過電圧が印加されないようにするという方法も考えられるが、通常の遮断器では動作速度が遅いため上記のような急激な電圧上昇に追随できず、また、ＦＥＴ、ＩＧＢＴ等の半導体素子を用いて高速化を図った場合には、３相各相に２個ずつで計６個の素子とこの素子用のゲート制御回路が必要であり、回路が大掛かりになるという問題があった。
【０００８】
本発明は、上記に示したような問題点を解決するためになされたもので、交流電源において過電圧が発生し、出力側回路を切り離す保護動作を行ったときに、比較的簡単な回路構成で、整流回路出力側の正負端子間に発生する電圧上昇を抑えることができる電源装置を得ることを目的とする。
【課題を解決するための手段】
【０００９】
この発明に係る電源装置は、交流電源を整流する整流回路と、整流回路の出力側の正負端子と負荷の正負端子とを接続する一対の配線と、この配線のいずれかに設けられ電流を導通および遮断するスイッチと、電流制御素子を介して整流回路の出力側の正負端子間または前記一対の配線間を接続するバイパス回路と、交流電源、整流回路の出力側または前記一対の配線間における過電圧を検出する過電圧検出回路と、スイッチ及び電流制御素子を制御する制御回路から構成されている。
また、制御回路は過電圧検出回路が過電圧を検出した時にスイッチを遮断し、電流制御素子の導通電流を制御することを特徴としている。
【発明の効果】
【００１０】
この発明に係る電源装置によれば、電流制御素子を介してバイパス回路が整流回路の出力側の正負端子間またはこれに接続された一対の配線間に接続されており、過電圧を検出した時に電流制御素子の動作を制御し、これによりバイパス回路を流れる電流を制御できるため、整流回路の出力部の正極と負極間に発生する電圧上昇を抑えることができる。
【発明を実施するための最良の形態】
【００１１】
実施の形態１．
図１は本発明の実施の形態１による三相ＡＣ／ＤＣ電源装置の回路図である。三相交流電源１からの入力は、フィルタリアクトルＬｆと、三相ダイオードブリッジＤＢによって構成される整流回路２によって整流される。この整流回路２の出力側の正負端子と負荷の正負端子とを接続する一対の配線が設けられており、整流回路２からの出力電流はこの一対の配線上に設けられた過電圧保護回路３を介し、さらに負荷への出力端子間に設けられた平滑コンデンサＣｏによって平滑され、負荷に対して出力される。
過電圧保護回路３は、整流回路２の出力部の負極（三相ダイオードブリッジの端子Ｎ）と、出力端子の負極との間に設けられた、負荷への電流を導通および遮断するためのスイッチである第一のスイッチＳ１、電流制御素子である第二のスイッチＳ２を含み、前記一対の配線間を接続するバイパス回路５、出力端子付近に設けられた過電圧検出回路４、過電圧検出回路４からの過電圧検出信号に従い第一および第二のスイッチＳ１、Ｓ２のオン・オフを制御する制御装置であるゲート制御回路６により構成される。
【００１２】
第一のスイッチＳ１は、整流回路２の出力電流を負荷に通電するかどうかを切り替えるためのものであり、整流回路２の正極と、出力端子の正極との間に設けてもよい。第一および第二のスイッチＳ１，Ｓ２には、ＦＥＴ、ＩＧＢＴ、バイポーラトランジスタなどを用いることができる。
過電圧検出回路４において過電圧を検出するには、整流回路２の出力電圧を抵抗分圧器によって降圧した後、コンパレータにより基準電圧と比較する方法、あるいはＡ／Ｄコンバータによってデジタル信号に変換して基準となるデジタル値と比較する方法、などを用いることができる。なお、図１では過電圧を電源装置の出力端にて検出しているが、三相ダイオードブリッジＤＢの出力側、すなわち第一のスイッチＳ１よりも入力側で検出してもよいし、またＡＣ入力電圧を検出してもよい。
バイパス回路５は、整流回路２の出力側の正極（Ｐ）と負極（Ｎ）間に接続され、ダンピング抵抗Ｒｓと、電荷吸収コンデンサＣｑ、および第二のスイッチＳ２の直列回路と、電荷吸収コンデンサＣｑに並列に接続された放電抵抗Ｒｐにより構成される。
【００１３】
次に、バイパス回路５を構成する抵抗、およびコンデンサの定数の定め方について説明する。
電荷吸収コンデンサＣｑの値は下式に示される通り、少なくとも３つのフィルタリアクトルＬｆに蓄積されているエネルギーの総和を吸収可能な程度の容量を有するように選定する。
【００１４】
【数３】
2010028947.tif 000005
ここで、各変数は下記の通りである。
Ｌｆ：フィルタリアクトルのインダクタンス。
Ｉｎ（ｎ＝１〜３）：第二のスイッチＳ２がオンする瞬間に３つのフィルタリアクトルのそれぞれに流れる電流の瞬時値。
Ｃｑ：電荷吸収コンデンサの静電容量。
Ｖｃ：電荷吸収コンデンサＣｑの最終到達電圧であるが、過電圧発生期間中に整流回路出力部の正極と負極間に定常的に現れる電圧でもあるため、整流回路２に使用している素子等の耐電圧仕様により規定されるものである。
電荷吸収コンデンサＣｑに流れ込む電流は、Ｌｆに蓄えられたエネルギーによる電流だけでなく、三相電源から定常的に流れ込む電流も含まれる場合もあるので、この静電容量は上の式で求まる最小値よりも１０倍程度大きくするのが望ましい。
【００１５】
ダンピング抵抗Ｒｓの値は、フィルタリアクトルＬｆ、電荷吸収コンデンサＣｑ、およびダンピング抵抗Ｒｓによる直列共振回路が、臨界制動条件あるいは過制動条件となるように選定する。すなわち、
【００１６】
【数４】
2010028947.tif 000006
ここで、Ｌｅは、フィルタリアクトルＬｆ、電荷吸収コンデンサＣｑ、およびダンピング抵抗Ｒｓを直列共振回路と見なしたときの、フィルタリアクトルＬｆの等価的なインダクタンスである。三相交流の各線に挿入された３つのフィルタリアクトルＬｆのうち、１個または２個には三相交流電源からダイオードブリッジＤＢに向かう電流が、残りのフィルタリアクトルＬｆにはダイオードブリッジＤＢから三相交流電源１に向かう電流が流れるので、Ｌｅの値は１個のＬｆと、２個並列に接続したＬｆと、を直列に接続した値、すなわちＬｅ＝１．５Ｌｆとなる。
【００１７】
バイパス回路５を備えた本実施の形態に係る電源装置の動作を図２乃至４に基づいて説明する。図２、３は各々本実施の形態による電源装置、及び従来の電源装置において過電圧が検出された場合の各部の波形を示す図であり、図４は本実施の形態による電源装置において過電圧発生時の電流経路を示す図である。図２、４において、ｔ１は入力電圧の変動が始まる時であり、ｔ２は第一のスイッチＳ１がオフする時を示している。
従来の電源装置では、入力電圧の上昇により出力電圧が上昇し、過電圧が検出されることにより出力切り離しスイッチＳ１をオフにするが、このとき整流回路出力部の正極と負極間の正負端子間電圧Ｖｐｎには高いサージ電圧が発生する（図３）。
これに対して、本実施の形態における電源装置では、第一のスイッチＳ１をオフすると同時に第二のスイッチＳ２をオンする。このときの電流経路を図４に示す。フィルタリアクトルＬｆには従来と同様のエネルギーが蓄積されており、ダイオードブリッジＤＢの出力から電流が流出し続けるが、この電流の大部分はＩｑとして、バイパス回路５のダンピング抵抗Ｒｓおよび第二のスイッチＳ２を介して電荷吸収コンデンサＣｑに流れ込む。その結果、ダイオードブリッジＤＢの出力の正負端子間電圧Ｖｐｎの上昇は図２に示すように小さく抑えることができる。
【００１８】
また、ダンピング抵抗Ｒｓにより、バイパス回路５に流れ込む電流は制限されるので、前記［数１］で示されるフィルタリアクトルＬｆに蓄積されるエネルギーが増大するのを抑制できる。さらに、直列共振回路を構成するＲｓ、Ｃｑ、Ｌｅが、臨界制動条件又は過制動条件となっているため、共振をダンピングして直列共振回路に過剰な電圧、電流が発生するのを防止できる。
【００１９】
実施の形態１に示したバイパス回路においては、電荷吸収コンデンサＣｑの両端子を放電抵抗Ｒｐを介して接続するようにしている。このため、過電圧発生期間中に電荷吸収コンデンサＣｑに充電された電荷を過電圧が発生していない期間に放電でき、放電抵抗Ｒｐを備えないものと比べて電荷吸収コンデンサＣｑの容量を最大限に活用して充電できるので、電荷吸収コンデンサＣｑの容量を比較的小さくできる。逆に、過電圧の発生確率が極めて低く、１回のみの過電圧に耐えればよいのであれば、放電抵抗Ｒｐを省略することも可能である。
【００２０】
以上のように、本発明の電源装置によれば、入力に過電圧が印加されたときに、負荷に過電圧が印加されるのを防止するとともに、整流回路にサージ電圧が印加されるのを防ぐことができ、電源装置の信頼性を向上させることが可能となる。また、電源装置に使用するダイオードブリッジなどの部品に高耐圧のものを用いる必要がなくなり、電源装置のコストを低減することができる。
【００２１】
なお、本発明における過電圧保護回路３は、後に説明する実施の形態２〜５において示すものも含めて、三相ＡＣ／ＤＣ電源だけではなく、単相入力ＡＣ／ＤＣ電源や、ＤＣ／ＤＣコンバータに用いるほか、任意の直流電源を入力側回路として用いることが可能である。特に、出力切り離しスイッチである第一のスイッチＳ１をオフする瞬間に、入力側回路のいずれかのリアクトルにエネルギーが蓄積されており、このエネルギーが放出されてサージ電圧を発生させるような場合に有効である。
【００２２】
実施の形態２．
実施の形態１では、整流回路２として三相ダイオードブリッジを用いたものについて説明したが、これは他の整流方式によるものであってもよく、整流回路２として三相ＰＷＭコンバータを用いた電源装置の回路図を図５に示す。
基本的な構成は実施の形態１の図１に示した電源装置と同じであるが、整流回路２が、フィルタリアクトルＬｆＡ、ＬｆＢおよびフィルタコンデンサＣｆと、三相ＩＧＢＴブリッジ７、ＰＷＭ制御回路８により構成される点が異なる。ここで、フィルタＬｆＡは省略される場合もあり得る。また、三相ＩＧＢＴブリッジの代わりに三相ＦＥＴブリッジ、あるいはサイリスタブリッジを用いても良い。
ＰＷＭ制御回路８と過電圧保護回路３のゲート制御回路６は、同一の基板に実装し、さらに同一のマイクロプロセッサやＤＳＰ、ＦＰＧＡなどで実現することにより、コスト低減を図ることが可能である。逆に、ゲート制御回路６は独立した別回路のままとしこの回路を単純化することにより、過電圧保護回路３の信頼性を向上させても良い。
【００２３】
次に本実施の形態に係る電源装置の動作について説明する。
ＰＷＭ制御回路８は、各相の入力電圧およびフィルタリアクトルＬｆＢに流れる電流、および出力電圧を検出し、三相ＩＧＢＴブリッジ７のオン・オフを制御することにより、三相交流電源１から流れ込む電流波形が、入力電圧に比例した高調波の少ない電流となるように、すなわち、入力力率を向上させるように制御する。
ゲート制御回路６の機能は、実施の形態１にて説明したものと同じであり、過電圧検出回路４からの信号によって第一のスイッチＳ１をオフ、電流制御素子である第二のスイッチＳ２をオンとすることにより、出力および三相ＩＧＢＴブリッジ７に印加される過電圧を防止する。
【００２４】
本実施の形態において使用されているＩＧＢＴブリッジ７はダイオードブリッジに比べ高価であるため、本発明の適用により耐電圧仕様を低減できれば、電源装置全体のコスト低減効果が大きい。また、耐電圧仕様を下げることによりスイッチング速度や耐電流特性を向上させることが可能となり、電源の小型化、高効率化が可能となる。
また、三相ＰＷＭコンバータは、図１に示したダイオードブリッジを用いたものよりも小さなインダクタンスのフィルタリアクトルＬｆＡおよびＬｆＢで、入力力率を向上させることができ、更に、ＬｆＡ、ＬｆＢに蓄えられた交流電流エネルギーが小さくなるため、このエネルギーを吸収するのに必要な電荷吸収コンデンサＣｑの容量も小さくてすむという利点もある。
【００２５】
実施の形態３．
実施の形態１および２においては、バイパス回路５として、ダンピング抵抗Ｒｓと電荷吸収コンデンサＣｑおよび電流制御素子である第二のスイッチＳ２の直列回路、および電荷吸収コンデンサＣｑに並列に接続された放電抵抗Ｒｐによって構成され、第二のスイッチＳ２は過電圧発生時にオン動作のみを行うものを示した。
本実施の形態及び実施の形態４、５に示すものは、バイパス回路５を流れる電流Ｉｑ、又は整流回路２の出力側の正負端子間電圧Ｖｐｎを監視しながら、第二のスイッチＳ２の動作をフィードバック制御することにより、バイパス回路５に流れる電流Ｉｑを制御し、正負端子間電圧Ｖｐｎを規定電圧以下に抑えようとするものである。
図６に、抵抗Ｒｓと第二のスイッチＳ２を直列接続してバイパス回路５を構成した電源装置の回路図を示す。
【００２６】
本実施の形態に係る電源装置の動作について説明する。
ゲート制御回路６に設けたＲＯＭやフラッシュメモリなどの記憶素子において、電圧変動に対応する電流Ｉｑの目標波形をあらかじめテーブルとして用意しておく。過電圧検出信号が入力されると、測定された電圧変動に近い電圧変動に対応する電流Ｉｑの目標波形が記憶素子から選定され、アドレス制御回路の指示によって各時刻における電流Ｉｑの目標値が順次読み出される。
一方、電流Ｉｑは、シャント抵抗やカレントトランス、ホール素子などを用いた電流検出器により検出し、ＲＣ回路やアクティブフィルタなどのローパスフィルタによって平滑したものを、実測値として得る。
電流Ｉｑの目標値と実測値との差分をＰＩ制御器に通し、この出力信号を基にしてＰＷＭ発生回路にて矩形波を発生させて第二のスイッチＳ２をオン・オフ制御する。電流波形は第二のスイッチＳ２のオン・オフ制御のためパルス電流が流れることになるが、その平均値が図２に示した電流Ｉｑと同等な波形となるように制御すればよい。図７に各部の波形を示す。
【００２７】
本実施の形態では、バイパス回路５を流れる電流Ｉｑの実測によるフィードバック制御を行っているため、電流Ｉｑを目標値に近づけるよう制御することが可能となり、整流回路の出力側の正負端子間電圧Ｖｐｎを精度よく規定値以内にすることができる。
また、ダンピング抵抗Ｒｓを備えているため、後に説明する実施の形態４、５のようにこれを備えていないものと比較すると、第二のスイッチＳ２に流れる電流及び第二のスイッチＳ２での発熱を低減させることができるため、第二のスイッチＳ２の冷却を簡略なものとすることができる利点がある。
【００２８】
以上述べた電流フィードバックＰＷＭ回路は一般的なものであり、電流目標値と実測値を一致させるように制御するものであれば、他の構成であってもよい。
また、上記では電流Ｉｑを測定し、これと電流Ｉｑの目標波形とを比較することにより第二のスイッチＳ２をフィードバック制御したが、整流回路出力側の正負端子間電圧Ｖｐｎをモニタし、これが所定値を越えないように第二のスイッチＳ２をオン・オフ制御することにより、Ｉｑを制御することも可能である。
【００２９】
一方、整流回路２に印加される電圧をそれほど精度よく管理する必要がない場合には、電流Ｉｑや正負端子間電圧Ｖｐｎを測定してフィードバックするという構成をやめて、制御をもっと単純化することも可能である。この場合には、過電圧発生時の電圧変動に対応して予め定めて記憶素子に記憶させておいた第二のスイッチＳ２のオン・オフパターンを、順次読み込んで第二のスイッチＳ２を制御するだけのオープンループ制御となる。
【００３０】
実施の形態４．
本実施の形態は、実施の形態３に対して、ダンピング抵抗Ｒｓを省略し、電荷吸収コンデンサＣｑと放電抵抗Ｒｐの並列回路を電流制御素子である第二のスイッチＳ２に直列に接続してバイパス回路５を構成したものであり、この部分の回路図を図８に示す。
この場合も第二のスイッチＳ２をオン・オフすることにより、バイパス回路５に流れる電流Ｉｑを制御することができるが、ダンピング抵抗Ｒｓが挿入されていないので、第二のスイッチＳ２をオンした時に大きなピーク電流が流れる。これに対しては、第二のスイッチＳ２のオン・オフを高周波で行い、オン時間を短くすれば電流パルス幅を短くすることができ、電流量を制御することが可能である。
【００３１】
第二のスイッチＳ２はオン・オフ制御されるので、パルス電流が流れることになるが、浮遊容量Ｃｓ、又はＣｓに並列に小容量のコンデンサを追加して平滑すれば、実施の形態１の電流Ｉｑと同じような滑らかな電流波形を得ることもできる。
また、第二のスイッチＳ２のオン・オフ制御は、図７に示したものと同様、電流Ｉｑ又は正負端子間電圧Ｖｐｎを検出して目標値と比較して制御しても良いが、第二のスイッチＳ２を実施の形態１におけるダンピング抵抗Ｒｓとして機能させるように運転させる場合には、第二のスイッチＳ２のオン時間の比率を一定としておく簡易な制御とすることも可能である。この場合には、電流Ｉｑは正負端子間電圧Ｖｐｎとコンデンサ電圧Ｖｃとの差Ｖｐｎ−Ｖｃに比例して流れるため、図２に示した電流Ｉｑの電流波形と類似した波形となる。
【００３２】
実施の形態５．
本実施の形態は、実施の形態３、４に対して、電荷吸収コンデンサＣｑと放電抵抗Ｒｐとダンピング抵抗Ｒｓの全てを省略し、バイパス回路５として電流制御素子である第二のスイッチＳ２のみを備える場合であり、この回路を図９に示す。
この場合は、ＦＥＴやＩＧＢＴ、バイポーラトランジスタなどの素子を、オン・オフ制御のみ可能なスイッチとして使用するのではなく、能動領域にて動作させることにより、これらの素子を流れる電流を制御する。この場合、第二のスイッチＳ２の制御線（ＦＥＴの場合におけるゲート信号）には、能動領域で使用するためのアナログ信号を印加する。すなわち、ＰＩ制御器の出力をアナログ増幅器を介して第二のスイッチＳ２の制御線に印加する。
【００３３】
また、電流Ｉｑを測定してフィードバック制御するかわりに、正負端子間電圧Ｖｐｎを測定しこれが所定値を超えないように第二のスイッチＳ２を制御する構成を図１０に示す。
この場合には、例えば上限値と下限値の２つの電圧設定ができるヒステリシスコンパレータを用いて、電圧が上限値を超えたときには、第二のスイッチＳ２をオンにして電圧を下げ、下限値を下回ったときには第二のスイッチＳ２をオフになるように制御すると、電圧Ｖｐｎが上限値と下限値付近の間に収まるようにすることができ、正負端子間電圧Ｖｐｎに過大なサージ電圧が発生することはない。
このように、最低限、第二のスイッチＳ２があれば、本発明におけるバイパス回路５を構成することは可能である。
【００３４】
以上のように、実施の形態５によれば、電荷吸収コンデンサＣｑ、放電抵抗Ｒｐ、及びダンピング抵抗Ｒｓを省略することにより、バイパス回路５の構成を簡略化し、大電力部品を削減できるので、回路の小型化、コストの低減が可能となる。
図１０に示すように電圧フィードバック制御を行う場合には、図９に示す電流フィードバック制御の場合と比較して、記憶素子、アドレス制御回路等の部品を省略でき、更に構成部品を少なくできるという利点がある。
【図面の簡単な説明】
【００３５】
【図１】この発明の実施の形態１による電源装置の回路図である。
【図２】この発明の実施の形態１による電源装置において、過電圧発生時の各部波形を示す図である。
【図３】従来の電源装置において、過電圧発生時の各部波形を示す図である。
【図４】この発明の実施の形態１による電源装置において、過電圧発生時の電流経路を示す図である。
【図５】この発明の実施の形態２による電源装置の回路図である。
【図６】この発明の実施の形態３による電源装置のバイパス回路及び制御装置の回路図である。
【図７】この発明の実施の形態３による電源装置において、過電圧発生時の各部波形を示す図である。
【図８】この発明の実施の形態４による電源装置のバイパス回路及び浮遊容量の回路図である。
【図９】この発明の実施の形態５による電源装置のバイパス回路及び制御装置の回路図である。
【図１０】この発明の実施の形態５による電源装置のバイパス回路及び制御装置の回路図である。
【符号の説明】
【００３６】
１    交流電源
２    整流回路
４    過電圧検出回路
５    バイパス回路
６    ゲート制御回路
【図１】
2010028947.tif 000008
【図２】
2010028947.tif 000009
【図３】
2010028947.tif 000010
【図４】
2010028947.tif 000011
【図５】
2010028947.tif 000012
【図６】
2010028947.tif 000013
【図７】
2010028947.tif 000014
【図８】
2010028947.tif 000015
【図９】
2010028947.tif 000016
【図１０】
2010028947.tif 000017