(57)【要約】【課題】  エミュレータを用いてプロセッサの動作確認などを行う際の作業効率を向上させた電子機器を提供する。【解決手段】  不揮発性の半導体メモリとバス接続され、半導体メモリ上のプログラムに基づいて動作する実機モード、及び、エミュレータからの制御信号に基づいて動作するエミュレーションモードを切替可能なプロセッサと、エミュレータからプロセッサの動作モードを切り替えるためのモード切替信号が入力される第１端子、及び、プロセッサのマルチプレクス端子にそれぞれ接続される複数の第２端子からなり、エミュレータが着脱可能に接続されるコネクタと、モード切替信号が入力される切替端子を有し、モード切替信号に基づいてマルチプレクス端子及び第２端子間の接続を遮断する切替スイッチと、手動操作に基づいて、切替端子及び第１端子間を導通状態及び遮断状態のいずれかに切り替える手動切替部により構成される。【選択図】  図２
2010204731.tif 000002
【特許請求の範囲】
【請求項１】
不揮発性の半導体メモリとバス接続され、上記半導体メモリ上のプログラムに基づいて動作する実機モード、及び、エミュレータからの制御信号に基づいて動作するエミュレーションモードを切替可能なプロセッサと、
上記エミュレータから上記プロセッサの動作モードを切り替えるためのモード切替信号が入力される第１端子、及び、上記プロセッサのマルチプレクス端子にそれぞれ接続される２以上の第２端子からなり、上記エミュレータが着脱可能に接続されるコネクタと、
上記モード切替信号が入力される切替端子を有し、上記モード切替信号に基づいて上記マルチプレクス端子及び第２端子間の接続を遮断する切替スイッチと、
手動操作に基づいて、上記切替端子及び第１端子間を導通状態及び遮断状態のいずれかに切り替える手動切替部とを備えたことを特徴とする電子機器。
【請求項２】
上記手動切替部が、抵抗体を介して基準電位に接続された複数の信号ピンと、上記信号ピン間を導通させるジャンパーブロックとからなるジャンパースイッチであり、上記ジャンパーブロックを抜き取ることによって上記切替端子がプルアップされることを特徴とする請求項１に記載の電子機器。
【請求項３】
上記切替スイッチは、上記２以上の第２端子のうちの複数の第２端子について、これらの第２端子ごとに設けられ、共通の上記ジャンパースイッチを介して上記モード切替信号が入力されることを特徴とする請求項１又は２に記載の電子機器。
【請求項４】
上記切替スイッチは、上記マルチプレクス端子及び第２端子間の接続の遮断時に、スレーブ回路からバス要求信号が入力される入力端子とスレーブ回路にバス応答信号を出力する出力端子とをそれぞれ上記マルチプレクス端子に導通させることを特徴とする請求項１又は２に記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器に係り、さらに詳しくは、不揮発性の半導体メモリとバス接続されたプロセッサの動作モードをエミュレータから入力されるモード切替信号に基づいて切り替える電子機器の改良に関する。
【背景技術】
【０００２】
フラッシュメモリなどの半導体メモリとバス接続されたプロセッサの動作確認、或いは、プログラムのデバッグを半導体メモリ及びプロセッサが回路基板に実装された状態で行うエミュレーション技術が従来から知られている（例えば、特許文献１及び２）。プロセッサにエミュレーション用の入出力端子が設けられていれば、この入出力端子にエミュレータを接続することによって動作確認などを行うことができる。
【０００３】
近年、プロセッサには、小型化及び多機能化が要求されている。プロセッサの多機能化により入出力端子の数は増える傾向にあり、プロセッサのサイズが大きくなるのを抑制しつつ多機能を実現するために、様々な機能に共通の入出力端子を使用するマルチプレクス化が行われている。この様なマルチプレクス化されたプロセッサの場合、エミュレータを用いて半導体メモリにプログラムを書き込むためには、一部の入出力端子の接続をエミュレータから回路基板上のスレーブ回路、例えば、プロセッサ及び半導体メモリと共通のバスに接続されたリードライト回路に切り替える必要がある。
【０００４】
従来の電子機器では、ジャンパーブロックの挿抜によってプロセッサとの接続をエミュレータ及びスレーブ回路間で切り替えるジャンパースイッチを各入出力端子に設けていた。このため、接続を切り替えるごとにジャンパーブロックを挿抜しなければならず、エミュレータを用いて動作確認などを行う際の作業効率が低下してしまうという問題があった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平２−３８３５号公報
【特許文献２】特開平１−２９２４４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、上記事情に鑑みてなされたものであり、エミュレータを用いてプロセッサの動作確認などを行う際の作業効率を向上させた電子機器を提供することを目的とする。特に、プロセッサとバス接続された半導体メモリにプログラムを書き込む際の作業効率を向上させることができる電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
第１の本発明による電子機器は、不揮発性の半導体メモリとバス接続され、上記半導体メモリ上のプログラムに基づいて動作する実機モード、及び、エミュレータからの制御信号に基づいて動作するエミュレーションモードを切替可能なプロセッサと、上記エミュレータから上記プロセッサの動作モードを切り替えるためのモード切替信号が入力される第１端子、及び、上記プロセッサのマルチプレクス端子にそれぞれ接続される２以上の第２端子からなり、上記エミュレータが着脱可能に接続されるコネクタと、上記モード切替信号が入力される切替端子を有し、上記モード切替信号に基づいて上記マルチプレクス端子及び第２端子間の接続を遮断する切替スイッチと、手動操作に基づいて、上記切替端子及び第１端子間を導通状態及び遮断状態のいずれかに切り替える手動切替部とを備えて構成される。
【０００８】
この電子機器では、プロセッサの動作モードを切り替えるためのモード切替信号に基づいてプロセッサのマルチプレクス端子とコネクタの第２端子との間の接続を遮断する切替スイッチを備え、切替スイッチの切替端子とコネクタの第１端子との間を手動操作によって導通状態及び遮断状態のいずれかに切り替える。この様な構成によれば、マルチプレクス端子及び第２端子間の切替スイッチを共通の手動操作によって切り替えることができるので、エミュレータを用いてプロセッサの動作確認を行い、或いは、プロセッサとバス接続された不揮発性の半導体メモリにプログラムを書き込む際の作業効率を向上させることができる。
【０００９】
第２の本発明による電子機器は、上記構成に加え、上記手動切替部が、抵抗体を介して基準電位に接続された複数の信号ピンと、上記信号ピン間を導通させるジャンパーブロックとからなるジャンパースイッチであり、上記ジャンパーブロックを抜き取ることによって上記切替端子がプルアップされるように構成される。この様な構成によれば、ジャンパーブロックの挿入時には、ジャンパーブロックを介してエミュレータからのモード切替信号を切替スイッチの切替端子に入力させ、ジャンパーブロックを抜き取った際には、当該切替端子を自動的にプルアップさせることができる。
【００１０】
第３の本発明による電子機器は、上記構成に加え、上記切替スイッチが、上記２以上の第２端子のうちの複数の第２端子について、これらの第２端子ごとに設けられ、共通の上記ジャンパースイッチを介して上記モード切替信号が入力されるように構成される。
【００１１】
第４の本発明による電子機器は、上記構成に加え、上記切替スイッチが、上記マルチプレクス端子及び第２端子間の接続の遮断時に、スレーブ回路からバス要求信号が入力される入力端子とスレーブ回路にバス応答信号を出力する出力端子とをそれぞれ上記マルチプレクス端子に導通させるように構成される。
【発明の効果】
【００１２】
本発明による電子機器によれば、プロセッサのマルチプレクス端子とコネクタの第２端子との間の切替スイッチを共通の手動操作によって切り替えることができるので、エミュレータを用いてプロセッサの動作確認を行い、或いは、プロセッサとバス接続された不揮発性の半導体メモリにプログラムを書き込む際の作業効率を向上させることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態による電子機器を含むエミュレーションシステムの概略構成の一例を示した斜視図である。
【図２】図１のエミュレーションシステム１００の要部における構成例を示した図であり、電子機器３０におけるエミュレータインターフェースの一例が示されている。
【図３】図２の電子機器３０の動作の一例を示した状態図である。
【発明を実施するための形態】
【００１４】
＜エミュレーションシステム＞
図１は、本発明の実施の形態による電子機器を含むエミュレーションシステムの概略構成の一例を示した斜視図である。このエミュレーションシステム１００は、ＣＰＵ３３などの回路チップが回路基板３１上に形成された電子機器３０と、ＣＰＵ３３の動作確認などを行うエミュレータ２０と、エミュレータ２０に接続されたＰＣ（パーソナルコンピュータ）などの情報処理端末１０によって構成される。
【００１５】
エミュレータ２０は、ターゲットとするプロセッサの命令を再現することによって、ターゲットプロセッサ向けのアプリケーションプログラムを仮想的に動作させる装置であり、電子機器３０と接続するためのコネクタ２３、通信ケーブル２２及び本体部２１からなる。コネクタ２３は、通信ケーブル２２を介して本体部２１に接続されている。
【００１６】
情報処理端末１０は、エミュレーション用のデータをエミュレータ２０に転送してエミュレータ２０を動作させ、エミュレータ２０が電子機器３０から取得した応答信号又はエミュレーション結果をディスプレイ上に表示させ、或いは、演算処理するホスト装置である。
【００１７】
このエミュレーションシステム１００では、情報処理端末１０からの指示に基づいてエミュレータ２０が電子機器３０のＣＰＵ３３と通信を行い、内部のレジスタ、バス接続されたメモリなどのデバイスの情報を取得し、或いは、変更することによって、エミュレートが実行される。
【００１８】
電子機器３０は、ＣＰＵ３３、フラッシュメモリ３４などの回路チップと、ＣＰＵ３３及びフラッシュメモリ３４と共通のバスに接続されたスレーブ回路（図示せず）と、コネクタ３２とが回路基板３１上に形成された半導体装置である。フラッシュメモリ３４は、プログラムなどを保持する書込み可能な不揮発性の半導体メモリである。
【００１９】
ＣＰＵ３３は、フラッシュメモリ３４とバス接続され、フラッシュメモリ３４上のプログラムに基づいて動作する実機モードと、エミュレータ２０からの制御信号に基づいて動作するエミュレーションモードとを切替可能なプロセッサである。
【００２０】
コネクタ３２は、エミュレータ２０のコネクタ２３が着脱可能に接続される接続部品であり、複数の入出力端子によって構成される。具体的には、エミュレータ２０からＣＰＵ３３の動作モードを切り替えるためのモード切替信号が入力される第１端子と、ＣＰＵ３３のマルチプレクス端子にそれぞれ接続される複数の第２端子とからなる。第２端子には、エミュレータ２０から制御信号が入力される入力端子、エミュレータ２０へ応答信号を出力する出力端子などがある。
【００２１】
電子機器３０のコネクタ３２と、エミュレータ２０のコネクタ２１とを接続することにより、ＣＰＵ３３などの回路チップ及びスレーブ回路が回路基板３１に実装された状態で、ＣＰＵ３３の動作確認、プログラムのデバッグ、或いは、プログラムの書込みを行うことができる。
【００２２】
＜電子機器＞
図２は、図１のエミュレーションシステム１００の要部における構成例を示した図であり、電子機器３０におけるエミュレータインターフェースの一例が示されている。この電子機器３０は、回路基板３１、コネクタ３２、ＣＰＵ３３及びフラッシュメモリ３４の他に、バス４１、ジャンパーＳＷ４３、抵抗体４４，４５及び複数のアナログＳＷ５０を備えて構成される。
【００２３】
ＣＰＵ３３及びフラッシュメモリ３４は、共通のバス４１にそれぞれ接続されている。ＣＰＵ３３は、多数の入出力端子を有する。具体的には、動作モードを実機モード及びエミュレーションモードのいずれかに切り替えるためのモード切替信号が入力されるモード切替端子４２と、複数のマルチプレクス端子Ｍ１１，Ｍ２１が設けられている。
【００２４】
実機モードは、フラッシュメモリ３４上のプログラムに基づいて動作する動作モードであり、エミュレーションモードとは、エミュレータ２０からの制御信号に基づいて動作する動作モードである。
【００２５】
マルチプレクス端子Ｍ１１，Ｍ２１は、様々な機能に共通の入力端子又は出力端子であり、エミュレータ２０からの制御信号の入力、バス４１に接続された回路からの制御信号の入力などに使用される。
【００２６】
コネクタ３２は、エミュレータ２０からモード切替信号が入力される第１端子４８と、ＣＰＵ３３のマルチプレクス端子Ｍ１１，Ｍ２１にそれぞれ接続される２以上の第２端子４６，４７とからなる。第１端子４８及び第２端子４６は、それぞれモード切替端子４２及びマルチプレクス端子Ｍ１１に接続されている。
【００２７】
アナログＳＷ（スイッチ）５０は、モード切替信号が入力される切替端子５１と、信号端子５２〜５４とを有する切替スイッチであり、モード切替信号に基づいてＣＰＵ３３のマルチプレクス端子Ｍ２１とコネクタ３２の第２端子４７との間の接続を遮断する切替部品である。
【００２８】
このアナログＳＷ５０は、モード切替信号の電圧レベルに応じて、信号端子５２〜５４間の接続を切り替えるデジタル回路であり、例えば、チャネルの異なる複数のＦＥＴ（電界効果トランジスタ）によって構成される。
【００２９】
信号端子５２は、マルチプレクス端子Ｍ２１に接続されており、信号端子５３は、コネクタ３２の第２端子４７に接続されている。信号端子５４は、バス４１に接続されたスレーブ回路、例えば、リードライト回路に接続されている。
【００３０】
マルチプレクス端子Ｍ２１及び第２端子４７間の接続の遮断時、すなわち、信号端子５２及び信号端子５３間の接続の遮断時には、マルチプレクス端子Ｍ２１と信号端子５４とが導通される。
【００３１】
信号端子５４は、例えば、スレーブ回路からバス要求信号が入力される入力端子、或いは、スレーブ回路へバス応答信号を出力する出力端子である。すなわち、マルチプレクス端子Ｍ２１及び第２端子４７間の接続の遮断時には、スレーブ回路からバス要求信号が入力される入力端子と、スレーブ回路にバス応答信号を出力する出力端子とがそれぞれマルチプレクス端子Ｍ２１に導通される。
【００３２】
ジャンパーＳＷ（スイッチ）４３は、手動操作に基づいて、アナログＳＷ５０の切替端子５１と、コネクタ３２の第１端子４８との間を導通状態及び遮断状態のいずれかに切り替える手動切替部である。具体的には、抵抗体４４，４５を介して基準電位に接続された複数の信号ピンと、これらの信号ピン間を導通させるジャンパーＢＬ（ブロック）とからなる切替部品である。ジャンパーＢＬは、ジャンパーピンと呼ばれることもある。
【００３３】
この例では、第１端子４８と導通する信号ピンがプルアップ抵抗としての抵抗体４４を介して基準電位に接続され、切替端子５１と導通する信号ピンがプルアップ抵抗としての抵抗体４５を介して基準電位に接続されている。従って、ジャンパーＢＬを抜き取ることによって、切替端子５１の電位がプルアップされる。
【００３４】
ここでは、コネクタ３２の第２端子４６，４７のうち、複数の第２端子４７について、これらの第２端子４７ごとにアナログＳＷ５０が設けられ、共通のジャンパーＳＷ４３を介してモード切替信号が切替端子５１に入力されるものとする。
【００３５】
図３は、図２の電子機器３０の動作の一例を示した状態図であり、エミュレータ２０の接続状態、ジャンパーＢＬの挿抜状態、ＣＰＵ３３の動作モード及びアナログＳＷ５０の接続状態が示されている。
【００３６】
エミュレータ２０がコネクタ３２に接続された場合、例えば、コネクタ３２の第１端子４８は、エミュレータ２０のＧＮＤと導通され、これによって、ＣＰＵ３３のモード切替端子４２の電位が、ハイレベルからローレベルに切り替えられる。このとき、ＣＰＵ３３は、エミュレーションモードとなる。
【００３７】
また、各アナログＳＷ５０は、ジャンパーＳＷ４３のジャンパーＢＬが挿入されているか否かに応じて異なる接続状態となっている。すなわち、ジャンパーＢＬが挿入されている状態では、エミュレータ側、すなわち、信号端子５２と信号端子５３とが導通され、信号端子５２及び信号端子５４間は遮断状態となる。
【００３８】
ジャンパーＢＬが挿入されていない状態では、実機側、すなわち、信号端子５２と信号端子５４とが導通され、信号端子５２及び信号端子５３間は遮断状態となる。
【００３９】
一方、エミュレータ２０が接続されていない場合、ＣＰＵ３３のモード切替端子４２の電位は、ハイレベルとなり、ＣＰＵ３３は、実機モードとなる。
【００４０】
また、各アナログＳＷ５０は、ジャンパーＳＷ４３のジャンパーＢＬが挿入されているか否かに関わらず、実機側、すなわち、信号端子５２と信号端子５４とが導通され、信号端子５２及び信号端子５３間は遮断状態となる。
【００４１】
本実施の形態によれば、マルチプレクス端子Ｍ２１及び第２端子４７間のアナログＳＷ５０を共通のジャンパーＳＷ４３によって切り替えることができるので、エミュレータ２０を用いてＣＰＵ３３の動作確認を行い、或いは、ＣＰＵ３３とバス接続されたフラッシュメモリ３４にプログラムを書き込む際の作業効率を向上させることができる。
【００４２】
また、ジャンパーＢＬの挿入時には、ジャンパーＢＬを介してエミュレータ２０からのモード切替信号をアナログＳＷ５０の切替端子５１に入力させ、ジャンパーＢＬを抜き取った際には、当該切替端子５１を自動的にプルアップさせることができる。
【００４３】
なお、本実施の形態では、アナログＳＷ５０の切替端子５１とコネクタ３２の第１端子４８との間を導通状態及び遮断状態のいずれかに切り替える切替部品としてジャンパーＳＷ４３を用いる場合の例について説明したが、本発明はこれに限られるものではない。例えば、レバーをスライドさせ、或いは、ボタンをプッシュする操作によって切替端子５１及び第１端子４８間を導通状態及び遮断状態のいずれかに切り替えるディップスイッチを用いても良い。
【符号の説明】
【００４４】
１０  情報処理端末
２０  エミュレータ
２１  本体部
２２  通信ケーブル
２３  コネクタ
３０  電子機器
３１  回路基板
３２  コネクタ
３３  ＣＰＵ
３４  フラッシュメモリ
４１  バス
４２  モード切替端子
４３  ジャンパーＳＷ
４４，４５  抵抗体
４６，４７  第２端子
４８  第１端子
５０  アナログＳＷ
５１  切替端子
５２〜５４  信号端子
１００  エミュレーションシステム
【図１】
2010204731.tif 000003
【図２】
2010204731.tif 000004
【図３】
2010204731.tif 000005