(57)【要約】【課題】小型化と高速化との両立が可能な固体撮像装置を提供する。【解決手段】本発明の一実施形態に係る固体撮像装置１は、光電変換を行うＭ個の画素部Ｐ（１）〜Ｐ（１６）が配列された固体撮像装置において、Ｍ個の画素部Ｐ（１）〜Ｐ（１６）のうちの異なる画素部からの出力信号を順次に保持するＮ個の保持部Ｈ（１）〜Ｈ（４）（ＮはＭより小さい）と、Ｎ個の保持部Ｈ（１）〜Ｈ（４）からの出力信号を順次に増幅する増幅部３０とを備える。【選択図】図２
2010239253.tif 000002
【特許請求の範囲】
【請求項１】
光電変換を行うＭ個の画素部が配列された固体撮像装置において、
前記Ｍ個の画素部のうちの異なる画素部からの出力信号を順次に保持するＮ個の保持部（ＮはＭより小さい）と、
前記Ｎ個の保持部からの出力信号を順次に増幅する増幅部と、
を備える、固体撮像装置。
【請求項２】
前記Ｎ個の保持部のうちのｎ番目の保持部（ｎは１からＮまでの整数）は、前記Ｍ個の画素部のうちのｎ番目の画素部からＮ個間隔で隣接するＭ／Ｎ個の画素部であって、当該Ｍ／Ｎ個の画素部から転送される転送信号を順次に保持し、
前記増幅部は、前記Ｎ個の保持部から読み出される読出信号を順次に増幅する読出処理を周期的に繰り返し行う、
請求項１に記載の固体撮像装置。
【請求項３】
前記Ｍ個の画素部の各々は、
光電変換を行うフォトダイオードと、
前記フォトダイオードからの出力信号を増幅する増幅用トランジスタと、
前記フォトダイオードと前記増幅用トランジスタとの間に接続された画素内転送用トランジスタと、
前記増幅用トランジスタをリセットするために、前記増幅用トランジスタ入力と基準電圧端子との間に接続された画素リセット用トランジスタと、
前記増幅用トランジスタの出力側に接続された転送用トランジスタと、
を備える、
請求項１に記載の固体撮像装置。
【請求項４】
前記Ｍ個の画素部の各々は、
光電変換を行うフォトダイオードと、
前記フォトダイオードからの出力信号を増幅する第１増幅用トランジスタと、
前記第１増幅用トランジスタからの出力信号を増幅する第２増幅用トランジスタと、
を備え、
前記第１増幅用トランジスタのサイズは、前記第２増幅用トランジスタのサイズより小さい、
請求項１に記載の固体撮像装置。
【請求項５】
前記Ｍ個の画素部の配列方向において、略中央に配置される入出力電極を更に備える、請求項１に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、１次元の固体撮像装置に関するものである。
【背景技術】
【０００２】
下記特許文献１には、光電変換を行う複数の画素部が２次元配置された固体撮像装置が記載されている。一方、固体撮像装置には、バーコード読み出しなどに用いられる固体撮像装置として、光電変換を行う複数の画素部が１次元配置された固体撮像装置がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−２１７２７４号広報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
１次元の固体撮像装置は、上記特許文献１に記載の２次元の固体撮像装置において、２次元配置された画素部のうちの横１行又は縦１列を用いることによって実現可能である。
【０００５】
２次元の固体撮像装置における横１行を用いる１次元の固体撮像装置では、Ｍ個の画素部に対してＭ個の保持部を備えることとなる。この固体撮像装置では、比較的時間を要する画素部から保持部への転送を、全画素部に対して同時に行うことができるので、高速読み出しが可能である。しかしながら、保持部をＭ個備えるために、回路規模が大きくなってしまう。また、転送時の消費電力が大きくなってしまう。
【０００６】
一方、２次元の固体撮像装置における縦１列を用いる１次元の固体撮像装置では、Ｍ個の画素部に対して１個の保持部を備えることとなる。この固体撮像装置では、保持部が１個だけであるので、小型化、低価格化、及び、低消費電力化が可能である。しかしながら、比較的時間を要する画素部から保持部への転送を、全画素部に対して順次に行うために、読み出し速度が遅くなってしまう。
【０００７】
そこで、本発明は、小型化と高速化との両立が可能な固体撮像装置を提供することを目的としている。
【課題を解決するための手段】
【０００８】
本発明の固体撮像装置は、光電変換を行うＭ個の画素部が配列された固体撮像装置において、Ｍ個の画素部のうちの異なる画素部からの出力信号を順次に保持するＮ個の保持部（ＮはＭより小さい）と、Ｎ個の保持部からの出力信号を順次に増幅する増幅部とを備える。
【０００９】
この固体撮像装置によれば、保持部の個数が画素部の個数より少ないので、回路規模を小さくすることができ、小型化、低価格化、及び、低消費電力化が可能である。また、この固体撮像装置によれば、保持部をＮ個備えるので、比較的時間を要する画素部から保持部への転送を、Ｎ個の画素部に対して並列に行うことができ、読み出し速度の高速化が可能である。
【００１０】
上記したＮ個の保持部のうちのｎ番目の保持部（ｎは１からＮまでの整数）は、Ｍ個の画素部のうちのｎ番目の画素部からＮ個間隔で隣接するＭ／Ｎ個の画素部であって、当該Ｍ／Ｎ個の画素部から転送される転送信号を順次に保持し、上記した増幅部は、Ｎ個の保持部から読み出される読出信号を順次に増幅する読出処理を周期的に繰り返し行うことが好ましい。
【００１１】
この固体撮像装置によれば、増幅部による読出処理の１周期に要する読出時間が、画素部から保持部への転送時間に近づくように、保持部の個数Ｎを決定することによって、より適切に高速化が可能となる。
【００１２】
上記したＭ個の画素部の各々は、光電変換を行うフォトダイオードと、フォトダイオードからの出力信号を増幅する増幅用トランジスタと、フォトダイオードと増幅用トランジスタとの間に接続された画素内転送用トランジスタと、増幅用トランジスタをリセットするために、増幅用トランジスタ入力と基準電圧端子との間に接続された画素リセット用トランジスタと、増幅用トランジスタの出力側に接続された転送用トランジスタとを備えることが好ましい。
【００１３】
この構成により、フォトダイオードで発生した電荷を増幅用トランジスタのゲート容量に一旦保持することができるので、フォトダイオードでは次の蓄積を開始することができる。これにより、全画素部に対して蓄積の開始及び終了を略同時に行うことができ、画像取得の際の同時性を確保することができる（グローバルシャッター）。
【００１４】
上記したＭ個の画素部の各々は、光電変換を行うフォトダイオードと、フォトダイオードからの出力信号を増幅する第１増幅用トランジスタと、第１増幅用トランジスタからの出力信号を増幅する第２増幅用トランジスタとを備え、第１増幅用トランジスタのサイズは、第２増幅用トランジスタのサイズより小さいことが好ましい。
【００１５】
この構成により、フォトダイオードの感度を低下させることなく、画素部から保持部への信号転送の時間を短縮することができる（２段アンプ）。
【００１６】
上記した固体撮像装置は、Ｍ個の画素部の配列方向において、略中央に配置される入出力電極を更に備えることが好ましい。
【００１７】
例えば、画素数が増加することによりチップの長手方向の長さが長くなると、熱収縮等に起因して入出力電極の剥離が生じることがある。しかしながら、この固体撮像装置によれば、入出力電極が略中央に配置されているので、熱収縮等に起因する剥離を低減することができる。
【発明の効果】
【００１８】
本発明によれば、固体撮像装置の小型化と高速化との両立が可能である。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施形態に係る固体撮像装置の構成を示す図である。
【図２】本発明の実施形態に係る固体撮像装置の回路図である。
【図３】図２に示す画素部の回路図である。
【図４】図２に示す保持回路の回路図である。
【図５】図２に示す増幅部の回路図である。
【図６】本実施形態の固体撮像装置における各信号波形を示すタイミングチャートである。
【図７】本実施形態の固体撮像装置の動作を示す図である。
【図８】本発明の変形例に係る画素部の回路図である。
【図９】本発明の変形例に係る保持回路の回路図である。
【発明を実施するための形態】
【００２０】
以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
【００２１】
図１は、本発明の実施形態に係る固体撮像装置の構成を示す図であり、図２は、本発明の実施形態に係る固体撮像装置の回路図である。図１及び図２に示す固体撮像装置１は、受光部１０と、保持部２０と、増幅部３０と、出力選択部４０と、出力選択部用タイミング発生部５０と、バイアス発生部６０と、保持部用タイミング発生部７０と、電極パッド（入出力電極）８０とを備えている。
【００２２】
受光部１０は、入射した光の像を撮像するためのものであり、横１行、すなわち、ＩＣチップＣ１の長手方向に配列されたＭ個の画素部Ｐ（１）〜Ｐ（Ｍ＝１６）を有している。画素部Ｐ（１）〜Ｐ（Ｍ）は、共通の構成を有していて、入射光量に応じた量の電荷を発生するフォトダイオードと、該電荷を保持する画素内電荷保持部とを有している。受光部１０は、出力選択部４０から出力される制御信号（後述するＴｒａｎｓ信号、Ｒｅｓｅｔ信号、Ｈｏｌｄ（ｍ）信号、及び、Ａｄｄｒｅｓｓ（ｍ）信号）に応じて、フォトダイオードから画素内電荷保持部への電荷の画素内転送や、画素内電荷保持部から保持部２０への電荷の転送などを行う。出力選択部４０は、出力選択部用タイミング発生部５０から制御信号を受けて、電荷の画素内転送や、保持部２０への電荷の転送などのタイミングを制御する。なお、受光部１０における画素部Ｐ（１）〜Ｐ（Ｍ）は、バイアス発生部６０によって生成されるバイアス電圧（後述する基準電圧Ｖｂ１、Ｖｂ２）を受けて動作する。
【００２３】
保持部２０は、共通の構成を有するＮ個の保持回路Ｈ（１）〜Ｈ（Ｎ＝４）を有している。なお、特許請求の範囲に記載の保持部は、この保持回路Ｈ（１）〜Ｈ（Ｎ）である。保持回路Ｈ（１）〜Ｈ（Ｎ）のうちのｎ番目の保持回路（ｎ＝１〜Ｎ）は、画素部Ｐ（１）〜Ｐ（Ｍ）のうちのｎ番目の画素部からＮ個間隔で隣接するＭ／Ｎ個の画素部に接続されている。例えば、Ｍ＝１６、Ｎ＝４の場合には、１番目の保持回路Ｈ（１）は、１番目の画素部Ｐ（１）から４個間隔で隣接する４個の画素部Ｐ（１）、Ｐ（５）、Ｐ（９）、Ｐ（１３）に接続されており、２番目の保持回路Ｈ（２）は、２番目の画素部Ｐ（２）から４個間隔で隣接する４個の画素部Ｐ（２）、Ｐ（６）、Ｐ（１０）、Ｐ（１４）に接続されている。また、３番目の保持回路Ｈ（３）は、３番目の画素部Ｐ（３）から４個間隔で隣接する４個の画素部Ｐ（３）、Ｐ（７）、Ｐ（１１）、Ｐ（１５）に接続されており、４番目の保持回路Ｈ（４）は、４番目の画素部Ｐ（４）から４個間隔で隣接する４個の画素部Ｐ（４）、Ｐ（８）、Ｐ（１２）、Ｐ（１６）に接続されている。
【００２４】
保持回路Ｈ（１）〜Ｈ（Ｎ）は、接続されたＭ／Ｎ個の画素部から転送される電圧を順次に受け、これらの電圧値を保持する。また、保持回路Ｈ（１）〜Ｈ（Ｎ）は、雑音成分が重畳された信号成分を表す電圧値を保持するとともに、雑音成分を表す電圧値も保持することができる。保持回路Ｈ（１）〜Ｈ（Ｎ）は、保持部用タイミング発生部７０からの制御信号（後述するｓｅｔ＿ｓ（ｎ）信号、ｓｅｔ＿ｎ（ｎ）信号、及び、ｓｈｉｆｔ（ｎ）信号）に応じて、保持のタイミングが制御される。
【００２５】
増幅部３０は、保持部２０、すなわち、保持回路Ｈ（１）〜Ｈ（Ｎ）から読み出される電圧を順次に受け、これらの電圧値を増幅する読み出し処理を周期的に繰り返し行う。例えば、保持回路Ｈ（１）〜Ｈ（４）から順次に読み出される画素部Ｐ（１）、Ｐ（２）、Ｐ（３）、Ｐ（４）の電圧値を順次に増幅／出力した後に、再び保持回路Ｈ（１）〜Ｈ（４）から順次に読み出される画素部Ｐ（５）、Ｐ（６）、Ｐ（７）、Ｐ（８）の電圧値を順次に増幅／出力し、その後、再び保持回路Ｈ（１）〜Ｈ（４）から順次に読み出される画素部Ｐ（９）、Ｐ（１０）、Ｐ（１１）、Ｐ（１２）の電圧値を順次に増幅／出力し、更にその後、再び保持回路Ｈ（１）〜Ｈ（４）から順次に読み出される画素部Ｐ（１３）、Ｐ（１４）、Ｐ（１５）、Ｐ（１６）の電圧値を順次に増幅／出力する。増幅部３０は、増幅した電圧を、電極パッド８０を介して外部へ出力する。
【００２６】
次に、画素部Ｐ（１）〜Ｐ（Ｍ）、保持回路Ｈ（１）〜Ｈ（Ｎ）、及び、増幅部３０について詳細に説明する。
【００２７】
ここで、実用的には、例えば、Ｍ＝２８００個の画素部とＮ＝８個の保持回路とを備える固体撮像装置が考えられる。しかしながら、以下では、説明の簡略化のために、画素部の個数をＭ＝１６とし、保持回路の個数をＮ＝４とする。
【００２８】
図３は、画素部Ｐ（１）〜Ｐ（１６）の回路図である。図３には、１６個の画素部Ｐ（１）〜Ｐ（１６）を代表してｍ番目の画素部Ｐ（ｍ）が示されている（ｍ＝１〜１６）。画素部Ｐ（ｍ）は、ＡＰＳ（Active Pixel Sensor）方式を採用しており、フォトダイオードＰＤ（ｍ）、ＭＯＳトランジスタＴｔ（ｍ），Ｔｒ（ｍ），Ｔｈ（ｍ），Ｔａ（ｍ），Ｔａｍｐ（ｍ）を有している。
【００２９】
フォトダイオードＰＤ（ｍ）のカソードには、直列に接続されたトランジスタＴｔ（ｍ）及びトランジスタＴｒ（ｍ）を介して基準電圧Ｖｂ１が入力されており、アノードは接地されている。トランジスタＴｔ（ｍ）とトランジスタＴｒ（ｍ）との間のノードは、画素内転送用トランジスタＴｈ（ｍ）を介して増幅用トランジスタＴａｍｐ（ｍ）のゲートに接続されている。増幅用トランジスタＴａｍｐ（ｍ）のドレインには基準電圧Ｖｂ２が入力され、ソースは転送用トランジスタＴａ（ｍ）を介して配線Ｌ（ｎ）に接続されている。
【００３０】
トランジスタＴｔ（ｍ）のゲートにはＴｒａｎｓ信号が入力され、トランジスタＴｒ（ｍ）のゲートにはＲｅｓｅｔ信号が入力される。また、トランジスタＴｈ（ｍ）のゲートにはＨｏｌｄ（ｍ）信号が入力され、トランジスタＴａ（ｍ）のゲートにはＡｄｄｒｅｓｓ（ｍ）信号が入力される。これらのＴｒａｎｓ信号，Ｒｅｓｅｔ信号，Ｈｏｌｄ（ｍ）信号，Ａｄｒｅｓｓ（ｍ）信号は、出力選択部４０から供給される。また、基準電圧Ｖｂ１，Ｖｂ２は、バイアス発生部６０から供給される。
【００３１】
Ｒｅｓｅｔ信号、Ｔｒａｎｓ信号がハイレベルになると、フォトダイオードＰＤ（１）〜ＰＤ（１６）が基準電位（Ｖｂ１）にリセットされる。Ｔｒａｎｓ信号がローレベルになると、外部光量に応じてフォトダイオードＰＤ（１）〜ＰＤ（１６）に電荷が発生して蓄積が開始される。Ｔｒａｎｓ信号、Ｈｏｌｄ（１）〜（１６）信号がハイレベルになると、フォトダイオードＰＤ（１）〜ＰＤ（１６）から増幅用トランジスタＴａｍｐ（１）〜（１６）のゲート容量（画素内電荷保持部）へ電荷の画素内転送が行われる。これにより、全画素部での蓄積の開始、終了が略同時に行われるグローバルシャッターモードの動作が実現される。
【００３２】
増幅用トランジスタＴａｍｐ（ｍ）のゲート容量に保持された電荷の量に応じた電圧値は、トランジスタＴａ（ｍ）を閉じることにより、配線Ｌ（ｎ）へ信号成分として順次出力される。なお、Ｒｅｓｅｔ信号とＨｏｌｄ（ｍ）信号をハイレベルにすることにより、増幅用トランジスタＴａｍｐ（ｍ）のゲート容量はリセットされる。この状態でトランジスタＴａ（ｍ）を閉じることにより、画素部Ｐ（ｍ）から配線Ｌ（ｎ）へノイズ成分を出力することができる。
【００３３】
図４は、保持回路Ｈ（１）〜Ｈ（４）の回路図である。図４には、４個の保持回路Ｈ（１）〜Ｈ（４）を代表してｎ番目の保持回路Ｈ（ｎ）が示されている（ｎ＝１〜４）。
【００３４】
保持回路Ｈ（ｎ）は、画素部Ｐ（ｍ）から出力される信号成分を保持するための容量素子Ｃｓ（ｎ）と、スイッチＳＷｓ１（ｎ），ＳＷｓ２（ｎ）とを有している。また、保持回路Ｈ（ｎ）は、画素部Ｐ（ｍ）から出力されるノイズ成分を保持するための容量素子Ｃｎ（ｎ）と、スイッチＳＷｎ１（ｎ），ＳＷｎ２（ｎ）とを有している。また、保持回路Ｈ（ｎ）は、定電流源Ｉ（ｎ）を有している。
【００３５】
スイッチＳＷｓ１（ｎ）とスイッチＳＷｓ２（ｎ）とは、配線Ｌ（ｎ）と配線ｏｕｔ＿ｓとの間に直列接続されている。スイッチＳＷｓ１（ｎ）とスイッチＳＷｓ２（ｎ）との間のノードには、容量素子Ｃｓ（ｎ）の一端が接続されており、容量素子Ｃｓ（ｎ）の他端は接地されている。同様に、スイッチＳＷｎ１（ｎ）とスイッチＳＷｎ２（ｎ）とは、配線Ｌ（ｎ）と配線ｏｕｔ＿ｎとの間に接続されている。スイッチＳＷｎ１（ｎ）とスイッチＳＷｎ２（ｎ）との間のノードには、容量素子Ｃｎ（ｎ）の一端が接続されており、容量素子Ｃｎ（ｎ）の他端は接地されている。
【００３６】
スイッチＳＷｓ１（ｎ）はｓｅｔ＿ｓ（ｎ）信号に応じて開閉し、スイッチＳＷｎ１（ｎ）はｓｅｔ＿ｎ（ｎ）信号に応じて開閉する。また、スイッチＳＷｓ２（ｎ），ＳＷｎ２（ｎ）はｓｈｉｆｔ（ｎ）信号に応じて開閉する。ｓｅｔ＿ｓ信号、ｓｅｔ＿ｎ信号、ｓｈｉｆｔ（ｎ）信号は、保持部用タイミング発生部７０から供給される。
【００３７】
定電流源Ｉ（ｎ）は、配線Ｌ（ｎ）に接続されている。このように、定電流源Ｉ（ｎ）が、画素部Ｐ（ｍ）の出力段ではなく、保持回路Ｈ（ｎ）の入力段に設けられることによって、画素部Ｐ（ｍ）と保持回路Ｈ（ｎ）との間では電流信号が授受されることとなる。電流信号は電圧信号と比較して、配線等の容量による信号劣化が少ないので、この構成によれば、配線Ｌ（ｎ）等の容量による信号劣化を低減することができる。
【００３８】
この保持回路Ｈ（ｎ）では、ｓｅｔ＿ｓ信号に応じてスイッチＳＷｓ１（ｎ）が閉／開することによって、画素部Ｐ（ｍ）から出力される信号成分が容量素子Ｃｓ（ｎ）に蓄積／保持される。そして、ｓｈｉｆｔ（ｎ）信号に応じてスイッチＳＷｓ２（ｎ）が閉じると、容量素子Ｃｓ（ｎ）により保持されている電圧値が配線ｏｕｔ＿ｓへ出力される。一方、ｓｅｔ＿ｎ信号に応じてスイッチＳＷｎ１（ｎ）が閉／開することによって、画素部Ｐ（ｍ）から出力されるノイズ成分が容量素子Ｃｎ（ｎ）に蓄積／保持される。そして、ｓｈｉｈｔ（ｎ）信号に応じてスイッチＳＷｎ２（ｎ）が閉じると、容量素子Ｃｎ（ｎ）により保持されている電圧値が配線ｏｕｔ＿ｎへ出力される。
【００３９】
図５は、増幅部３０の回路図である。図５に示す増幅部３０は、増幅器Ａｓ，Ａｎと、差動増幅器Ａｓｎと、スイッチＳＷｓ、ＳＷｎと、抵抗素子Ｒ１〜Ｒ４を有している。
【００４０】
増幅器Ａｓの入力端子は配線ｏｕｔ＿ｓに接続されており、出力端子は抵抗素子Ｒ１を介して差動増幅器Ａｓｎの反転入力端子に接続されている。同様に、増幅器Ａｎの入力端子は配線ｏｕｔ＿ｎに接続されており、出力端子は抵抗素子Ｒ２を介して差動増幅器Ａｓｎの非反転入力端子に接続されている。差動増幅器Ａｓｎの非反転入力端子は抵抗素子Ｒ３を介して接地されており、差動増幅器Ａｓｎの非反転入力端子には、増幅器Ａｎの出力信号を抵抗素子Ｒ２，Ｒ３の直列回路で分圧した電圧が入力される。また、差動増幅器Ａｓｎの出力端子と反転入力端子との間には帰還用抵抗素子Ｒ４が接続されており、差動増幅器Ａｓｎの出力端子はビデオ出力配線Ｖｉｄｅｏに接続されている。
【００４１】
また、増幅器Ａｓ，Ａｎの入力端子と接地電位との間には、それぞれ、スイッチＳＷｓ，ＳＷｎが接続されている。スイッチＳＷｓ，ＳＷｎは、Ｈｒｅｓｅｔ信号に応じて開閉する。スイッチＳＷｓ，ＳＷｎが閉じると、それぞれ、増幅器Ａｓ，Ａｎの入力端子がリセットされる。
【００４２】
スイッチＳＷｓ，ＳＷｎが開いているときには、保持回路Ｈ（ｎ）から出力された信号成分及びノイズ成分を受け、差動増幅器Ａｓｎによってノイズ成分を除去した信号成分が出力される。
【００４３】
次に、本実施形態の固体撮像装置１の動作を説明する。図６は、固体撮像装置における各信号波形を示すタイミングチャートであり、図７は、固体撮像装置の動作を示す図である。
（画素部Ｐ（１）〜Ｐ（１６）のリセット及び電荷蓄積）
【００４４】
図６に示すように、時刻ｔ１の前、すなわちＲｅｓｅｔ信号及びＴｒａｎｓ信号がハイレベルである期間において、画素部Ｐ（１）〜Ｐ（１６）におけるフォトダイオードＰＤ（１）〜ＰＤ（１６）のリセットが行われる。時刻ｔ１でＴｒａｎｓ信号がローレベルになると、フォトダイオードＰＤ（１）〜ＰＤ（１６）のリセットが終了する。
【００４５】
次に、期間ｔ１〜ｔ５において、１６個のフォトダイオードＰＤ（１）〜ＰＤ（１６）における電荷の蓄積が行われることとなる。蓄積期間ｔ１〜ｔ５のなかで、期間ｔ２〜ｔ３はＲｅｓｅｔ信号及びＨｏｌｄ（１）〜Ｈｏｌｄ（１６）信号をハイレベルにすることによって、増幅用トランジスタＴａｍｐ（１）〜Ｔａｍｐ（１６）のゲート容量がリセットされる。また、蓄積期間ｔ１〜ｔ５の最後の期間、すなわち期間ｔ４〜ｔ５において、Ｔｒａｎｓ信号及びＨｏｌｄ（１）〜Ｈｏｌｄ（１６）信号がハイレベルになると、フォトダイオードＰＤ（１）〜ＰＤ（１６）から、おのおのの画素の増幅用トランジスタＴａｍｐ（１）〜Ｔａｍｐ（１６）のゲート容量（画素内電荷保持部）へ電荷の画素内転送が行われる。
【００４６】
次に、時刻ｔ６において、Ｔｒａｎｓ信号及びＲｅｓｅｔ信号がハイレベルになると、フォトダイオードＰＤ（１）〜ＰＤ（１６）がリセット電位（Ｖｂ１）にリセットされる。
（画素部Ｐ（１）及び保持回路Ｈ（１）による電荷転送及び電荷読出）
【００４７】
期間ｔ７〜ｔ８において、Ａｄｄｒｅｓｓ（１）信号及びｓｅｔ＿ｓ（１）信号がハイレベルになると、画素部Ｐ（１）における増幅用トランジスタＴａｍｐ（１）ゲート容量に保持されていた電荷に応じた電荷（信号成分）が、保持回路Ｈ（１）における容量素子Ｃｓ（１）へ転送される。
【００４８】
次に、期間ｔ９〜ｔ１１において、Ｈｏｌｄ（１）信号がハイレベルになると、増幅用トランジスタＴａｍｐ（１）のゲート容量がリセットされる。また、期間ｔ１０〜ｔ１２において、Ａｄｄｒｅｓｓ（１）信号及びｓｅｔ＿ｎ（１）信号がハイレベルになると、画素部Ｐ（１）からのノイズ成分が保持回路Ｈ（１）における容量素子Ｃｎ（１）に転送される。
【００４９】
次に、期間ｔ１２〜ｔ１４において、ｓｈｉｆｔ（１）信号がハイレベルになると、保持回路Ｈ（１）における容量素子Ｃｓ（１）から信号成分が増幅部３０に読み出されると共に、容量素子Ｃｎ（１）からノイズ成分が増幅部３０に読み出される。すると、増幅部３０によって、信号成分からノイズ成分が除去されて出力される。
（画素部Ｐ（２）及び保持回路Ｈ（２）による電荷転送及び電荷読出）
【００５０】
期間ｔ８〜ｔ１０において、Ａｄｄｒｅｓｓ（２）信号及びｓｅｔ＿ｓ（２）信号がハイレベルになると、画素部Ｐ（２）における増幅用トランジスタＴａｍｐ（２）ゲート容量に保持されていた電荷に応じた電荷（信号成分）が、保持回路Ｈ（２）における容量素子Ｃｓ（２）へ転送される。
【００５１】
次に、期間ｔ１１〜ｔ１３において、Ｈｏｌｄ（２）信号がハイレベルになると、増幅用トランジスタＴａｍｐ（２）のゲート容量がリセットされる。また、期間ｔ１２〜ｔ１４において、Ａｄｄｒｅｓｓ（２）信号及びｓｅｔ＿ｎ（２）信号がハイレベルになると、画素部Ｐ（２）からのノイズ成分が保持回路Ｈ（２）における容量素子Ｃｎ（２）に転送される。
【００５２】
次に、期間ｔ１４〜ｔ１５において、ｓｈｉｆｔ（２）信号がハイレベルになると、保持回路Ｈ（２）における容量素子Ｃｓ（２）から信号成分が増幅部３０に読み出されると共に、容量素子Ｃｎ（２）からノイズ成分が増幅部３０に読み出される。すると、増幅部３０によって、信号成分からノイズ成分が除去されて出力される。
【００５３】
このように、画素部Ｐ（１）〜Ｐ（１６）及び保持回路Ｈ（１）〜Ｈ（４）による電荷転送及び電荷読出が、画素部Ｐ（１）〜Ｐ（１６）に対して順次に行われる。
【００５４】
図７に示すように、画素部Ｐ（１）〜Ｐ（１６）は、転送開示時刻を次第に遅らせることによって、順次に電荷の転送を行う。
【００５５】
保持回路Ｈ（１）は、画素部Ｐ（１）から４個間隔で隣接する４個の画素部Ｐ（１）、Ｐ（５）、Ｐ（９）、Ｐ（１３）であって、これらの画素部Ｐ（１）、Ｐ（５）、Ｐ（９）、Ｐ（１３）から転送される電圧を順次に保持し、順次に読み出しを行う。保持回路Ｈ（２）は、画素部Ｐ（２）から４個間隔で隣接する４個の画素部Ｐ（２）、Ｐ（６）、Ｐ（１０）、Ｐ（１４）であって、これらの画素部Ｐ（２）、Ｐ（６）、Ｐ（１０）、Ｐ（１４）から転送される電圧を順次に保持し、順次に読み出しを行う。保持回路Ｈ（３）は、画素部Ｐ（３）から４個間隔で隣接する４個の画素部Ｐ（３）、Ｐ（７）、Ｐ（１１）、Ｐ（１５）であって、これらの画素部Ｐ（３）、Ｐ（７）、Ｐ（１１）、Ｐ（１５）から転送される電圧を順次に保持し、順次に読み出しを行う。保持回路Ｈ（４）は、画素部Ｐ（４）から４個間隔で隣接する４個の画素部Ｐ（４）、Ｐ（８）、Ｐ（１２）、Ｐ（１６）であって、これらの画素部Ｐ（４）、Ｐ（８）、Ｐ（１２）、Ｐ（１６）から転送される電圧を順次に保持し、順次に読み出しを行う。
【００５６】
増幅部３０は、保持回路Ｈ（１）〜Ｈ（４）から順次に読み出される画素部Ｐ（１）、Ｐ（２）、Ｐ（３）、Ｐ（４）の電圧値を順次に増幅／出力した後に、再び保持回路Ｈ（１）〜Ｈ（４）から順次に読み出される画素部Ｐ（５）、Ｐ（６）、Ｐ（７）、Ｐ（８）の電圧値を順次に増幅／出力し、その後、再び保持回路Ｈ（１）〜Ｈ（４）から順次に読み出される画素部Ｐ（９）、Ｐ（１０）、Ｐ（１１）、Ｐ（１２）の電圧値を順次に増幅／出力し、更にその後、再び保持回路Ｈ（１）〜Ｈ（４）から順次に読み出される画素部Ｐ（１３）、Ｐ（１４）、Ｐ（１５）、Ｐ（１６）の電圧値を順次に増幅／出力する。すなわち、増幅部３０は、保持回路Ｈ（１）〜Ｈ（４）から読み出される電圧を順次に受け、これらの電圧値を増幅する読み出し処理を周期的に繰り返し行う。
【００５７】
増幅部３０の読み出し処理の１周期をｔａとし、画素部Ｐ（１）〜Ｐ（１６）各々から保持回路Ｈ（１）〜Ｈ（４）各々への転送時間をｔｂとすると、読み出し処理の１周期ｔａと転送時間ｔｂとが
ｔｂ＝３×ｔａ＝（Ｎ−１）×ｔａ
を満たすように設定されている。これによって、増幅部３０が、保持回路Ｈ（１）〜Ｈ（４）のうちの何れかの保持回路から読み出しを行っているときに、他の保持回路では転送を行うようになっており、十分な転送時間ｔｂが確保できる。
【００５８】
本実施形態の固体撮像装置１によれば、保持回路Ｈ（１）〜Ｈ（４）の個数が画素部Ｐ（１）〜Ｐ（１６）の個数より少ないので、回路規模を小さくすることができ、小型化、低価格化、及び、転送時の低消費電力化が可能である。また、本実施形態の固体撮像装置１によれば、保持回路を４個備えるので、比較的時間を要する画素部Ｐ（１）〜Ｐ（１６）から保持回路Ｈ（１）〜Ｈ（４）への転送を、４個の画素部に対して並列に行うことができ、読み出し速度の高速化が可能である。
【００５９】
また、増幅部３０による読出処理の１周期に要する読出時間ｔａが、画素部Ｐ（１）〜Ｐ（Ｍ）各々から保持回路Ｈ（１）〜Ｈ（Ｎ）各々への転送時間ｔｂの（１／（Ｎ−１））倍となるように、保持回路の個数Ｎを決定しているので、転送時間が比較的長くとも、より適切な高速化が可能となる。
【００６０】
ここで、特許文献１に記載の２次元の固体撮像装置における縦１列を用いる１次元の固体撮像装置のように、Ｍ個の画素部に対して１個の保持回路を備える形態では、保持回路を画素部に対して近くに配置することが困難である。
【００６１】
しかしながら、本実施形態の固体撮像装置１によれば、保持回路Ｈ（１）〜Ｈ（４）各々を画素部Ｐ（１）〜Ｐ（１６）に対して比較的近くに配置できるので、画素部Ｐ（１）〜Ｐ（１６）から保持回路Ｈ（１）〜Ｈ（４）までの配線を短くでき、配線容量を小さくできる。その結果、転送時間を短くすることができ、読み出し速度の高速化が可能である。
【００６２】
また、特許文献１に記載の２次元の固体撮像装置における横１行を用いる１次元の固体撮像装置のように、Ｍ個の画素部に対してＭ個の保持回路を備える形態では、ＩＣチップ形状に起因して、保持用容量素子が細長い形状となってしまい、容量値のばらつきが大きくなってしまう。
【００６３】
しかしながら、本実施形態の固体撮像装置１によれば、保持回路Ｈ（１）〜Ｈ（４）各々における保持用容量素子Ｃｓ（１）〜Ｃｓ（４）、Ｃｎ（１）〜Ｃｎ（４）を比較的正方形状とすることができるので、容量値のばらつきを比較的低減することができ、その結果、保持回路Ｈ（１）〜Ｈ（４）のばらつきを低減することができる。
【００６４】
次に、本実施形態の固体撮像装置１のレイアウトについて、図１を用いて詳細に説明する。受光部１０、すなわち１６個の画素部Ｐ（１）〜Ｐ（１６）は、ＩＣチップＣ１の長手方向に１列に配列されており、出力選択部４０もまた、画素部Ｐ（１）〜Ｐ（１６）に隣接して、ＩＣチップＣ１の長手方向に１列に配列されている。これらの画素部Ｐ（１）〜Ｐ（１６）及び出力選択部４０の下部には、保持部２０と、増幅部３０と、出力選択部用タイミング発生部５０と、バイアス発生部６０と、保持部用タイミング発生部７０と、電極パッド（入出力電極）８０とが配置されている。
【００６５】
電極パッド８０は、ＩＣチップＣ１の長手方向の中央付近に配置されている。電極パッド８０の一側方の直近には増幅部３０が配置されており、増幅部３０の直近には保持部２０が配置されている。また、保持部２０の直近には、保持部用タイミング発生部７０が配置されている。一方、電極パッド８０の他側方には、バイアス発生部６０及び出力選択部用タイミング発生部５０が配置されている。
【００６６】
このＩＣチップＣ１は長手方向に長い横長形状を有している。このような横長形状では、アセンブリ工程等による熱処理によって、ＩＣチップＣ１が長手方向に大きく伸縮し、その結果、電極パッドの剥離が生じてしまうことがある。しかしながら、本実施形態の固体撮像装置１によれば、電極パッド８０がＩＣチップＣ１の長手方向の中央付近に配置されているので、熱収縮に起因する剥離を低減することができる。
【００６７】
なお、本発明は上記した本実施形態に限定されることなく種々の変形が可能である。例えば、本実施形態では、図３に示すように画素部Ｐ（ｍ）は、増幅用トランジスタＴａｍｐ（ｍ）を１つ備える１段アンプ構成を採用したが、画素部は、増幅用トランジスタを複数備える形態であってもよい。図８に、増幅用トランジスタを２つ備える２段アンプ構成を採用した画素部を示す。
【００６８】
図８に示すように、２段アンプ構成の画素部Ｐ（ｍ）は、１段アンプ構成の画素部Ｐ（ｍ）において更にトランジスタＴａｍｐ２（ｍ）、Ｔａ２（ｍ）、Ｔａ３（ｍ）、及び、定電流源Ｉ１（ｍ）を備えている。トランジスタＴａ（ｍ）のエミッタは、トランジスタＴａ２（ｍ）を介して第２増幅用トランジスタＴａｍｐ２（ｍ）のゲートに接続されており、第２増幅用トランジスタＴａｍｐ２（ｍ）のゲートには、トランジスタＴａ３（ｍ）を介して基準電圧Ｖｂ３が入力される。第２増幅用トランジスタＴａｍｐ２（ｍ）のコレクタは接地されており、エミッタは配線Ｌ（ｎ）に接続されている。トランジスタＴａ（ｍ）のエミッタには定電流源Ｉ１（ｍ）が接続されている。トランジスタＴａ２（ｍ）、Ｔａ３（ｍ）のゲートにはＡｄｄｒｅｓｓ（ｍ）信号が入力される。
【００６９】
この２段アンプ構成の画素部Ｐ（ｍ）に接続される保持回路Ｈ（ｎ）は、図９に示すように、図４に示す保持回路Ｈ（ｎ）において定電流源Ｉ（ｎ）に代えて基準電圧Ｖｂ４に接続された定電流源Ｉ２（ｎ）を備える必要がある。
【００７０】
ところで、図３に示す１段アンプ構成では、増幅用トランジスタＴａｍｐ（ｍ）のサイズを大きくすると、増幅用トランジスタＴａｍｐ（ｍ）のゲート容量に起因して、フォトダイオードＰＤ（ｍ）の電荷電圧変換係数が悪くなり、感度が悪くなってしまう。そのために、増幅用トランジスタＴａｍｐ（ｍ）のサイズを大きくすることができず、配線Ｌ（ｎ）に流す電流が制限されてしまっていた。
【００７１】
そこで、図８に示す２段アンプ構成では、第１増幅用トランジスタＴａｍｐ（ｍ）のサイズを小さくすると共に、第２増幅用トランジスタＴａｍｐ２（ｍ）のサイズを第１増幅用トランジスタＴａｍｐ（ｍ）のサイズより大きくしている。
【００７２】
この構成により、フォトダイオードＰＤ（ｍ）の感度を低下させることなく、配線Ｌ（ｎ）に比較的大きな電流を供給することができる。その結果、保持回路Ｈ（ｎ）への信号転送の時間を短縮することができる。
【符号の説明】
【００７３】
１…固体撮像装置、１０…受光部、２０…保持部、３０…増幅部、４０…出力選択部、５０…出力選択部用タイミング発生部、６０…バイアス発生部、７０…保持部用タイミング発生部、８０…電極パッド、Ｃ１…ＩＣチップ、Ｐ（ｍ）…画素部、ＰＤ（ｍ）…フォトダイオード、Ｔａ（ｍ），Ｔａ２（ｍ），Ｔａ３（ｍ）…転送用トランジスタ、Ｔａｍｐ（ｍ）…増幅用トランジスタ（第１増幅用トランジスタ）、Ｔａｍｐ２（ｍ）…第２増幅用トランジスタ、Ｔｈ（ｍ）…画素内転送用トランジスタ、Ｔｒ（ｍ），Ｔｔ（ｍ）…トランジスタ、Ｉ１（ｍ）…定電流源、Ｈ（ｎ）…保持回路（保持部）、Ｃｎ（ｎ），Ｃｓ（ｎ）…容量素子、ＳＷｎ１（ｎ），ＳＷｎ２（ｎ），ＳＷｓ１（ｎ），ＳＷｓ２（ｎ）…スイッチ、Ｉ（ｎ），Ｉ２（ｎ）…定電流源、Ａｎ，Ａｓ…増幅器、Ａｓｎ…誤差増幅器、Ｒ１〜Ｒ４…抵抗素子、ＳＷｓ，ＳＷｎ…スイッチ。
【図１】
2010239253.tif 000003
【図２】
2010239253.tif 000004
【図３】
2010239253.tif 000005
【図４】
2010239253.tif 000006
【図５】
2010239253.tif 000007
【図６】
2010239253.tif 000008
【図７】
2010239253.tif 000009
【図８】
2010239253.tif 000010
【図９】
2010239253.tif 000011