(57)【要約】【課題】回路基板表面へ電子部品を実装する際に、内蔵部品の短絡が発生せず製造工程数の少ない高密度の部品内蔵基板とその製造方法を提供する。【解決手段】金属箔（１ａ）に接着剤（１０、１２）で固定して金属箔に電子部品（５ａ、５ｂ）を実装後に前記接着剤（１０、１２）を硬化させ、熱硬化絶縁性樹脂シート（３ａ、３ｂ）に電子部品（４）を内蔵するための空隙（１４）および、層間の電気的な接続を行うための導電性樹脂ペーストを充填したインナービア（１５）を形成し、熱硬化絶縁性樹脂シート（３ａ、３ｂ）とコア基板（２１）とを積層して電子部品（５ａ、５ｂ）が熱硬化性樹脂シート（３ａ、３ｂ）に内蔵された状態で一体化させ、金属箔（１ａ）を所望の配線パターン（１）に加工形成を行い内蔵された電子部品（５ａ、５ｂ）の接続端子（１１）を露出させて配線パターン（１）と導電性部材（４）で接合する。【選択図】図１
2010263013.tif 000002
【特許請求の範囲】
【請求項１】
金属箔に接着剤を塗布し、前記塗布された接着剤で固定して前記金属箔に電子部品を実装後に前記接着剤を硬化させる工程と、
熱硬化絶縁性樹脂シートに電子部品を内蔵するための空隙および、層間の電気的な接続を行うための導電性樹脂ペーストを充填したインナービアを形成する工程と、
前記熱硬化絶縁性樹脂シートとコア基板とを積層し熱プレスを行うことで前記電子部品が当該熱硬化性樹脂シートに内蔵された状態で一体化させる工程と、
前記金属箔を所望の配線パターンに加工形成を行うことで、内蔵された電子部品の接続端子の一部または全部を露出させる工程と、
前記配線パターンと前記内蔵された電子部品の接続端子とを導電性部材で接合する工程とを含む部品内蔵基板の製造方法。
【請求項２】
前記配線パターンと前記内蔵された電子部品の接続端子との接合箇所および回路基板表面に実装される電子部品の接続端子位置に導電性部材を供給する工程と、
前記回路基板の表面に前記電子部品を実装する工程と、
リフロー等で導電性部材を溶融硬化させることで、前記配線パターンと前記内蔵された電子部品の接続端子および、前記配線パターンと前記回路基板表面に実装された電子部品の接続端子とを同時に接合する工程を含むことを特徴とする請求項１に記載の部品内蔵基板の製造方法。
【請求項３】
前記内蔵された電子部品の接続端子と、前記回路基板表面に実装される電子部品の接続端子位置に導電性部材を供給する工程と、
前記回路基板の表面に前記電子部品を実装する工程と、
リフロー炉等で導電性部材を溶融硬化させることで、前記内蔵された電子部品の接続端子と前記回路基板表面に実装された電子部品の接続端子とを接合する工程を含むことを特徴とする請求項１および請求項２の何れかに記載の部品内蔵基板の製造方法。
【請求項４】
前記導電性部材がはんだ材料または導電性接着剤であることを特徴とする請求項１、請求項２、および請求項３の何れかに記載の部品内蔵基板の製造方法。
【請求項５】
回路基板内に内蔵された電子部品の接続端子と前記回路基板表面に形成された配線パターンとが、前記回路基板表面で導電性部材にて接合されていることを特徴とする部品内蔵基板。
【請求項６】
前記導電性部材がはんだ材料または導電性接着剤であることを特徴とする請求項５に記載の部品内蔵基板。
【請求項７】
前記回路基板表面に形成された配線パターンが、前記内蔵された電子部品の接続端子の一部に重なって形成されていることを特徴とする請求項５および請求項６の何れかに記載の部品内蔵基板。
【請求項８】
前記内蔵された電子部品の接続端子と前記回路基板表面に実装される電子部品の接続端子とが直接導電性部材にて接合されたことを特徴とする請求項５および請求項６のいずれかに記載の部品内蔵基板。
【請求項９】
前記内蔵される電子部品に半導体素子もしくは半導体パッケージが含まれることを特徴とする請求項５、請求項６、請求項７、および請求項８の何れかに記載の部品内蔵基板。
【請求項１０】
回路基板内に内蔵された電子部品の接続端子と、前記回路基板表面に形成された配線パ
ターンもしくは前記回路基板表面に実装される電子部品の接続端子とが、前記回路基板の上下面共に導電性部材にて接合されたことを特徴とする請求項５、請求項６、請求項７、および請求項８、および請求項９の何れかに記載の部品内蔵基板。
【請求項１１】
前記回路基板の電子部品の内蔵層が、無機フィラーと熱硬化性樹脂とからなり、無機フィラーの濃度が、６０重量％以上９５重量％以下である電気絶縁層であることを特徴とする請求項５、請求項６、請求項７、および請求項８、請求項９、および請求項１０の何れかに記載の部品内蔵基板。
【請求項１２】
前記回路基板の電子部品の内蔵層に、導電性樹脂ペーストで形成されるインナービアを備えたことを特徴とする請求項５、請求項６、請求項７、および請求項８、請求項９、請求項１０、および請求項１１の何れかに記載の部品内蔵基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体等の能動部品およびコンデンサ等の受動部品を電気絶縁層に内蔵した部品内蔵基板およびその製造方法に関する。
【背景技術】
【０００２】
半導体チップを中心とする電子部品が実装された回路基板や機能モジュールは、情報通信機器、事務用電子機器、家庭用電子機器、および医療用電子機器など諸装置の、小型化、薄型化、および高性能化に大きく寄与している。特に情報通信機器の分野での小型化および薄型化の要求に応えて、半導体チップ等の電子部品の実装密度をより高める手段として、電子部品の電極ピッチおよび電子部品を実装する配線基板の配線ルールの微細化が益々進んでいる。
【０００３】
最近では、配線基板の表面に電子部品を実装する従来の２次元的な実装だけでなく、回路基板に電子部品を内蔵することで実装面積を大幅に縮小し、小型高密度化を図る３次元的な実装方法を用いた部品内蔵基板や機能モジュールの開発も盛んに行われている。３次元的実装方法の一つして、最近注目されているのが、ガラスクロス織布のプリプレグ材や無機フィラーと熱硬化性樹脂との混合物材料に電子部品を内蔵した部品内蔵基板（例えば特許文献１参照）提案されている。
【０００４】
半導体などの能動部品やコンデンサ等の受動部品を基板に内蔵した部品内蔵基板は、インナービア接続ができることで高密度配線が可能である。さらに、このような部品内蔵基板は、基板表面にも電子部品を３次元的に実装できることから、より高密度、小型化、および高性能化が期待できる。
【０００５】
以下に、図８、図９、図１０、図１１、および図１２を参照して、従来の部品内蔵基板について説明する。
【０００６】
図８および図９に、転写形成用配線パターンに電子部品を実装した後に、絶縁性樹脂シートに部品を内蔵する構成の製造工程を示す。ベース基材２１８に銅箔２０１ａが形成された転写形成材２２４（図８（ａ））のビア接続位置に酸化防止層としての部分金メッキ層２１６を形成する（図８（ｂ））。
【０００７】
次に銅箔をエッチングして所望の配線パターン２０１を形成する（図８（ｃ））。実装する電子部品の接続端子に対応する位置にクリームはんだ２０４をスクリーン印刷等によって供給後（図８（ｄ））、電子部品２０５ａを実装してリフローによってはんだ接合した後フラックス洗浄を行い、電子部品が実装された転写形成材２２２（図８（ｅ））を作製する。
【０００８】
次に、無機フィラーおよび熱硬化性樹脂を含む混合物からなる絶縁性樹脂シート２０３に、電子部品を内蔵するための空隙２１４と、層間接続を行うため導電性樹脂ペーストで構成されるインナービア２０２が形成された電気絶縁層２２３を作製する（図９（ａ））。
【０００９】
コア基板２２１と、空隙およびインナービアが形成された電気絶縁層２２３と、電子部品が実装された転写形成材２２２の位置合わせを行い積層する。次に、熱プレスを行い絶縁性樹脂シートとインナービアの樹脂成分を熱硬化させると共にそれぞれの中間体を一体化させる。その後、転写形成材のベース基材２１８を剥離することで部品内蔵基板２２４
（図９（ｂ））を得ることができる。
【００１０】
図１０に、銅箔に電子部品１０５ａをはんだ付けにて実装を行い、絶縁樹脂シート１０３に部品を内蔵後に銅箔をエッチングすることで配線パターン１０１を形成した部品内蔵基板Ｓｃの断面を示す。図１１および図１２は、図１０に示した従来の部品内蔵基板Ｓｃの製造工程を示す。
【００１１】
図１１（ａ）に示す銅箔１０１ａのビア接続位置に、図１１（ｂ）に示すように酸化防止層としての部分金メッキ層１１６と、図１１（ｃ）に示すようにクリームはんだの広がりを防止するためのソルダーレジスト１１７を形成する。さらに、図１１（ｄ）に示すように、実装する電子部品の接続端子に対応する位置にクリームはんだ１０４がスクリーン印刷等によって供給された後に、電子部品１０５ａを実装してリフローによりはんだ接合した後フラックス洗浄を行い、図１１（ｅ）に示す電子部品が実装された銅箔１２２が作製される。
【００１２】
次に、図１２（ａ）に示すように、無機フィラーおよび熱硬化性樹脂を含む混合物からなる絶縁性樹脂シート１０３に、電子部品を内蔵するための空隙１１４と、層間の電気的な接続を行うため導電性樹脂ペーストが充填されたインナービア１０２が形成された電気絶縁層１２３が作製される。
【００１３】
そして、図１２（ｂ）に示すように、コア基板１２１と、空隙およびインナービアが形成された電気絶縁層１２３と、電子部品が実装された銅箔１２２との位置合わせを行い積層後、熱プレスを行うことで絶縁性樹脂シートとインナービアの樹脂成分を熱硬化させると共にそれぞれの中間体を一体化させる。
【００１４】
次に、銅箔１０１ａをエッチングすることで配線パターン１０１を形成して、図１２（ｃ）に示す部品内蔵基板１２４が作製される。図１２（ｄ）に示すように、部品内蔵基板表面にクリームはんだ１０４をスクリーン印刷にて供給後、電子部品１０５ｂおよび１０６を実装してリフローを行うことにより、図１２（ｅ）に示す３次元実装モジュールが得られる。なお、図１２（ｅ）に示す３次元実装モジュールは、図１０に示したものと同一である。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００２−２０４０４９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
しかしながら、上述の従来の転写形成材を用いた構成の部品内蔵基板では、構造上の課題と、電子部品２０５aを電気絶縁層２２３に内蔵する際に生じるいくつかの解決すべき課題がある。以下その理由を詳述する。図９（ａ）に示すように、コア基板２２１と、電気絶縁層２２３と、電子部品が実装された転写形成材２２２とを積層して熱プレスを行う際に、それぞれの基材の熱膨張係数の違いによって、図９（ｂ）波線丸囲み部において配線パターンのビアランドとインナービアの位置ずれが生じる。また、図９（ｃ）に示す様に絶縁性樹脂シート２０３に埋め込まれた配線パターン２０１ｂが微細パターンの場合、ベース基材２１８を剥離する際に捲れあがる等の課題がある。
【００１７】
これらの課題を解決するために、銅箔に電子部品を実装して絶縁性樹脂シートに内蔵後に銅箔の配線パターンを加工形成する部品内蔵基板が検討されている。しかしながら、図１１（ｃ）に示す様に、銅箔１０１ａにクリームはんだ１０４が広がらないようにソルダ
ーレジスト１１７を形成する必要がある。
【００１８】
更には、上述の２つの構造における共通の課題として、電子部品を実装してリフローを行った後に導電性ペーストでインナービア接続を行う。そのため銅箔の酸化によるビア接続信頼性が確保できない問題を回避するためビア接続部の銅箔部分に部分金メッキを行う工程やフラックス除去のための洗浄工程が必要になる。また、部品内蔵基板の表面に電子部品を実装してリフローを行う際に、内蔵部品のはんだ接続部分の再溶融により電子部品と絶縁性樹脂材料との界面で短絡を発生させる問題がある。本発明は、上記従来例の問題点を解決し得る部品内蔵基板とその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１９】
上記の目的を達成するため、本発明の第１の局面は、回路基板内に内蔵された電子部品の接続端子と回路基板表面に形成された配線パターンとが、回路基板表面で導電性部材にて接合されたことを特徴とする。この構造においては、回路基板の表面に電子部品を実装する際に同時に内蔵された電子部品との接合が行える。また、部品内蔵部でのはんだ接合が無いため表面部品実装時に部品内蔵層でのはんだ再溶融による短絡の恐れが無い。
【００２０】
本発明の第２の局面は、回路基板表面に形成された配線パターンが、内蔵された電子部品の接続端子の一部に重なって形成されていることを特徴とする。これにより、内蔵された電子部品の接続端子と配線パターンの接続間の隙間を発生させないことからより安定した接合を得ることができる。
【００２１】
本発明の第３の局面は、内蔵された電子部品の接続端子と回路基板表面に実装される電子部品の接続端子とがはんだ材料または導電性接着剤にて接合されたことを特徴とする。この構造においては基板表面に実装される部品と内蔵部品の接合が同じ工程で行えると共に、電子部品間を直接接合するために部品の重なり部分が得られことで高密度化ができる。
【００２２】
本発明の第４の局面は、内蔵される電子部品に半導体素子もしくは半導体パッケージが含まれることを特徴とする。
【００２３】
本発明の第５の局面は、回路基板内に内蔵された電子部品の接続端子と、回路基板表面に形成された配線パターンもしくは回路基板表面に実装される電子部品の接続端子とが、回路基板の上下面共にはんだ材料または導電性接着剤にて接合されたことを特徴とする。
【００２４】
本発明の第６の局面は、回路基板の電子部品の内蔵層が、無機フィラーと熱硬化性樹脂とからなり、無機フィラーの濃度が、６０重量％以上９５重量％以下である電気絶縁層であって、導電性樹脂ペーストで形成されるインナービアを備えたことをあることを特徴とする。
【００２５】
本発明の第７の局面は、金属箔に接着剤を形成し、接着剤で固定する様に金属箔に電子部品を実装後、接着剤を硬化する工程と、熱硬化絶縁性樹脂シートに電子部品を内蔵するための空隙および、層間の電気的な接続を行うための導電性樹脂ペーストを充填したインナービアを形成する工程と、電子部品が実装された金属箔と、キャビティとインナービアが形成された熱硬化絶縁性樹脂シートと、コア基板とを積層し熱プレスを行うことで電子部品が熱硬化性樹脂シートに内蔵された状態で一体化させる工程と、金属箔を所望の配線パターンに加工形成を行うことで、内蔵された電子部品の接続端子の一部または全部を露出させる工程と、配線パターンと内蔵された電子部品の接続端子とをはんだ材料または導電性接着剤で接合する工程を含むことを特徴とする。この製造方法においては、熱プレス後に配線パターンを形成することができることで、インナービアと配線パターンの位置ず
れ制御できる。更に、電子部品を内蔵後に回路基板の表面で接合を行うため、銅箔に部品を実装する前に、ビア接続箇所の部分金メッキ形成およびソルダーレジストの形成や、部品実装後のフラックス洗浄等の工程を必要としない。
【００２６】
本発明の第８の局面は、配線パターンと内蔵された電子部品の接続端子との接合箇所と、回路基板表面に実装される電子部品の接続端子位置にはんだ材料または導電性接着剤を供給する工程と、回路基板の表面に電子部品を実装する工程と、リフロー等ではんだ材料または導電性接着剤を溶融硬化させることで、配線パターンと内蔵された電子部品の接続端子および、配線パターンと回路基板表面に実装された電子部品の接続端子とを同時に接合する工程を含むことを特徴とする。
【００２７】
このことにより、回路基板の表面に実装される電子部品と内蔵した電子部品とが同じ工程で接合できるため工程の簡略化ができる。また、内蔵部でのはんだ接合が無いためはんだ再溶融による短絡の恐れが無い。
【００２８】
本発明の第９の局面は、内蔵された電子部品の接続端子と、回路基板表面に実装される電子部品の接続端子位置にはんだ材料または導電性接着剤を供給する工程と、回路基板の表面に電子部品を実装する工程と、リフロー等ではんだ材料または導電性接着剤を溶融硬化させることで、内蔵された電子部品の接続端子と回路基板表面に実装された電子部品の接続端子とを直接に接合する工程を含むことを特徴とする。
【発明の効果】
【００２９】
本発明は、回路基板表面へ電子部品を実装する際に、内蔵部品の短絡が発生せず製造工程数の少ない高密度の部品内蔵基板とその製造方法を提供出来る。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施の形態１に係る部品内蔵基板の構成を示す図である。
【図２】図１に示した部品内蔵基板の製造行程の説明図である。
【図３】図２に示した製造行程に続く行程の説明図である。
【図４】図３に示した製造行程に続く行程の説明図である。
【図５】本発明の実施の形態２に係る部品内蔵基板の構成を示す図である。
【図６】本発明の実施の形態３に係る部品内蔵基板の構成を示す図である。
【図７】本発明の実施の形態２に係る部品内蔵基板の構成を示す図である。
【図８】転写配線パターンを用いた従来の部品内蔵基板の製造方法の説明図である。
【図９】図８に示した製造行程に続く行程の説明図である。
【図１０】従来の部品内蔵基板の構成を示す断面図である。
【図１１】図１０に示した部品内蔵基板の製造行程の説明図である。
【図１２】図１１に示した製造行程に続く行程の説明図である。
【発明を実施するための形態】
【００３１】
（実施の形態１）
図１を参照して、本発明の実施の形態１に係る部品内蔵基板について説明する。図１（ａ）に示すように、部品内蔵基板Ｓ１は、電気絶縁層３を備える。電気絶縁層３の下面に多層配線基板２１および、上面に配線パターン１が設けられる。図１（ｂ）に示すように、配線パターン１は電気絶縁層３に埋め込まれた電子部品５ａの接続端子の近傍、または図１（ｃ）に示すように一部が重なるように形成されている。電気絶縁層３にインナービア２を設けることで、多層配線基板２１と配線パターン１間の電気的な接続が行われる。内蔵された電子部品５ａおよび回路基板表面に実装された電子部品５ｂおよび６は、配線パターン１の外面側ではんだ材料によって接合されている。
【００３２】
次に、図２、図３、および図４を参照して、部品内蔵基板Ｓ１の製造方法について説明する。まず、図２（ａ）に示す厚さ１８マイクロメートルの片面粗化銅箔１ａの粗化面側の電子部品実装位置に、図２（ｂ）に示すように接着剤層１２がスクリーン印刷にて形成される。そして、銅箔１ａ上にチップコンデンサやチップ抵抗などの電子部品５aを実装して接着剤１２にて仮固定を行った後に、乾燥機にて接着剤を熱硬化することで、図２（ｃ）に示す内蔵部品が実装された銅箔２２が作製される。この際、電子部品５ａと銅箔１ａとの接着領域は、部品接続端子を除く領域で行われる。銅箔１ａの酸化を抑制するために、接着剤は窒素雰囲気中且つ１００℃以下の温度で硬化する材料であることが好ましい。
【００３３】
図３（ａ）に示すように、先ず絶縁性樹脂シート３ａおよび３ｂの上下に、保護フィルム１３が載置される。絶縁性樹脂シート３ａには、部品を内蔵するための空隙１４がレーザ加工やパンチャー加工等によって形成されている。同図において、下から順番に、保護フィルム１３、絶縁性樹脂シート３ｂおよび３ａ、および保護フィルム１３と積層された状態で、ラミネートを行い、図３（ｂ）に示すように一体化される。
【００３４】
絶縁性樹脂シート３ａおよび３ｂは、濃度が６０重量％以上９５重量％以下の無機フィラーと熱硬化性樹脂とから構成されている。フィラーの濃度は、以下に述べる２つ観点に基づき決定される。第１には、フィラーの量により特性を制御できる。つまり、フィラーリッチなら、生成される絶縁性樹脂シート３ａおよび３ｂの熱膨張係数は小さくなり、熱伝導率は上り、誘電率は下がる。
【００３５】
第２には、絶縁性樹脂シート３ａおよび３ｂに加工するためや、電気絶縁層３として部品内蔵を行うために、絶縁性樹脂シートの粘度範囲を適正に制御できる。例えば、フィラーが多いとシート化が難しい。シート間の密着性が悪くなりシート同士や保護フィルムの接着ができない。樹脂流動が悪くなり熱プレス中に、空隙と部品との隙間が埋まらない。フィラーが少ないと、熱プレス中に樹脂が流動してビアが流れたり、厚み変動が発生する。
【００３６】
また、無機フィラーおよび熱硬化性樹脂を選択することによって、絶縁性樹脂シート３ａおよび３ｂ、つまり電気絶縁層３の線膨張係数、熱伝導度および誘電率等を容易に制御できる。電気絶縁層３の無機フィラーとしては、例えば、アルミナ、マグネシア、窒化ホウ素、窒化アルミ、窒化珪素、テフロン（登録商標）およびシリカ等を用いることができる。熱硬化性樹脂として、エポキシ樹脂、フェノール樹脂、およびシアネート樹脂などの耐熱性の高い材料を用いると、電気絶縁層３の耐熱性が向上する。
【００３７】
また、誘電正接の低いフッ素樹脂、ＰＴＦＥ樹脂（四フッ化エチレン樹脂）、ＰＰＯ樹脂（ポリフェニレンオキサイド）、或いはＰＰＥ樹脂（ポリフェニレンエーテル）を含む樹脂、もしくはそれらの樹脂を変性させた樹脂を用いると、電気絶縁層３の高周波特性が向上する。なお、電気絶縁層３は、上述の材料に限定されるものではなく、一般的に用いられるガラスクロス織布にエポキシ樹脂等を含浸させた低価格のプリプレグを用いてもよい。
【００３８】
その後、図３（ｃ）に示すように、一体化された保護フィルム１３および電気絶縁層３に、ビアホール１５がレーザ加工やパンチャー加工等によって穴径１５０マイクロメートル程度で形成される。保護フィルム１３の厚みは電気絶縁層３の構成に応じて適正な圧縮率が得られるように５から３０マイクロメートル程度が好ましい。保護フィルム１３の材質としては、ビアホールの加工をレーザ加工で行う場合はＰＥＴ（ポリエチレンテレフタレート）やＰＥＮ（ポリエチレンナフタレート）が好ましく、パンチャー加工で行う場合はＰＰＳ（ポリフェニレンサルファイド）が好ましい。ラミネート条件としては、例えば
真空ラミネートにて温度８０℃圧力１ＭＰａ時間１分の条件で処理を行う。
【００３９】
図３（ｄ）に示すように、ビアホール１５に導電性樹脂ペーストをスクリーン印刷により充填後、保護フィルム１３を剥離することで、図３（ｅ）に示す部品内蔵用の空隙１４とインナービア２が形成された電気絶縁層２３が作製される。インナービア２は、導電性粉末と熱硬化性樹脂との混合物で構成される。例えば、金、銀、銅又はニッケル等の金属粉末やカ―ボン粉末と熱硬化性樹脂との混合物を用いることができる。熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂またはシアネート樹脂を用いることができる。
【００４０】
エポキシ樹脂は、耐熱性が高いため特に好ましい。金属粉末は、金、銀、銅またはニッケルが好ましく、銅は導電性が高いのみならずマイグレーションも少ないため特に好ましい。銅を銀で被覆した金属粉を用いると、マイグレーションの少なさと導電性の高さとの両方の特性を満たすことができる。
【００４１】
先ず、図４（ａ）に示すように、下から順番にコアとなる多層基板２１、空隙およびインナービアが形成された部品内蔵層２３、および電子部品が実装された銅箔２２がアライメント積層される。そして、例えば温度２００℃、圧力３ＭＰａで１時間の熱プレスを行うことで、電気絶縁層およびインナービアの樹脂成分を熱硬化すると共に、図４（ｂ）に示すようにそれぞれの基材が一体化される。
【００４２】
次に、図４（ｃ）に示すように、銅箔１ａをフォトリソ法によって所望の形状が得られるように配線パターン１を形成する。この時に露出する内蔵部品の接続端子の近傍（図１（ｂ）参照）あるいは、接続端子の一部に重なる様に（図１（ｃ）参照）配線パターン１が形成される。
【００４３】
次に、図４（ｄ）に示すように、内蔵した電子部品の接続端子と配線パターンの接合部および、回路基板の表面に実装する電子部品の接続端子位置にクリームはんだ４をスクリーン印刷法によって供給する。次に、チップ部品５ｂやＱＦＰ６等の電子部品を表面実装してリフローを行うことで、図４（ｄ）に示すように配線パターン１と、内蔵した電子部品の接続端子および表層実装した電子部品の接続端子とを同一工程で接合することができる。上述の結果、図４（ｅ）に示す、内蔵された電子部品の接続端子と配線パターンとを回路基板の表面にて接合した部品内蔵基板を製造することができる。
【００４４】
この様にして作製される部品内蔵基板は、電子部品を内蔵する時点でははんだ接合を行っていないことで、銅箔のビア接続箇所の部分金めっき処理やソルダーレジスト形成工程およびフラックス洗浄工程など省略することが出来る。更に、回路基板表面ではんだ接合を行うことから表層実装部品の実装と同一工程で接合することが可能等、従来の製造方法に比べ工程数を大幅に削減することが出来る。また、表層部品を実装した後のリフロー工程において内蔵層でのはんだ再溶融による短絡が発生しない構造を有する。
【００４５】
（実施の形態２）
図５を参照して、本発明の実施の形態２に係る部品内蔵基板について説明する。本実施の形態に係る部品内蔵基板Ｓ２は、上述の実施の形態１に係る部品内蔵基板Ｓ１と基本的な構造および製造方法は同じである。しかしながら、部品内蔵基板Ｓ２においては、内蔵された電子部品５aの接続端子と回路基板表面実装された電子部品５ｂの接続端子とがはんだ材料や導電性接着剤などの導電性部材で直接接合されている箇所が存在する点が、部品内蔵基板Ｓ１とは異なる。配線パターン１のエッチング加工により、内蔵部品の電極端子を回路基板表面に露出させることができる。そして、電子部品間が直列接続された回路設計箇所では、内蔵された電子部品の接続端子と表層実装される電子部品の端子間を直接
接合することで、部品実装の高密度化が可能となる。
【００４６】
（実施の形態３）
図６を参照して、本発明の実施の形態３に係る部品内蔵基板について説明する。本実施の形態に係る部品内蔵基板Ｓ３は、上述の実施の形態１に係る部品内蔵基板Ｓ１と基本的な構造および製造方法は同じである。しかしながら、部品内蔵基板Ｓ３が電子部品として半導体素子９を内蔵している点が、部品内蔵基板Ｓ１と異なる。図６（ａ）および図６(ｃ)は、部品内蔵基板Ｓ３の断面を示し、図６（ｂ）は部品内蔵基板Ｓ３の部分拡大した平面を示している。
【００４７】
部品内蔵基板Ｓ３は、以下の手順で作成される。銅箔１ａ（図６に示さず）上に半導体素子９のＩ／Ｏ端子１１部を除いて接着剤１０をスクリーン印刷法で形成した後に、半導体素子９をフリップチップ実装し接着剤１０を硬化して固定する。その後、実施の形態１に於けるのと同様の手順にて熱プレスまで行った後に、半導体素子のＩ／Ｏ端子の少なくとも一部が回路基板表面に露出するようにエッチングにて配線パターン１を形成する。
【００４８】
以下、回路基板表面に実装する電子部品６および７の接続端子位置にはんだペースト４をスクリーン印刷法にて供給する際に、内蔵された半導体素子９のＩ／Ｏ接続端子１１の位置にも同時に供給する。表面に実装部品６および７を実装後にリフローを行うことで、配線パターン１と、表面実装部品の接続端子および内蔵された半導体素子９の接続端子とが接合される。
【００４９】
また内蔵される半導体素子９のＩ／Ｏ端子１１の数が多いケースでは、配線パターン１内で配線収容ができなくなることが考えられる。その様な時は図６（ｃ）に示すように、内蔵された電子部品５ａおよび９の接続端子と配線パターン１とをはんだ接続した後、再配線層２５を積層形成した上に表面部品６および７を実装することでＩ／Ｏ端子数の多い半導体素子を内蔵することができる。
【００５０】
図６においては、再配線層２５は１層として表されているが必要に応じて複数層としても良い。また、回路基板表面に実装する部品がＱＦＰのような接続端子が足付きリード形状である場合は、最配線層２５に形成したキャビティ１９をＱＦＰ部品６が収まるサイズに拡大し、部品の上下を反転して実装することで部品の一部もしくは全体をキャビティ１９に収容でき表面部品実装済み回路基板の低背化が図れる。また、内蔵される電子部品を半導体素子として説明したが、半導体パッケージやＷＬＣＳＰでも構わない。さらに、コアとなる多層基板２１の片面側に部品内蔵層を形成した構成および製造方法について説明をしたが、多層基板２１の両面側に同様に部品内蔵層を形成した構成としてもよい。
【００５１】
（実施の形態４）
図7を参照して、本実施の形態４に係る部品内蔵基板について説明する。本実施の形態に係る部品内蔵基板Ｓ４は、上述の実施の形態１に係る部品内蔵基板Ｓ１と基本的な構造および製造方法は同じである。しかしながら、部品内蔵基板Ｓ４においては、コア基板２１が存在せずに部品内蔵層３と上下の配線層の２層構造部品内蔵基板となっている点が、部品内蔵基板Ｓ１と異なる。製造方法としては、実施の形態１に関して、図４（ａ）を参照して説明したように、コア基板２１側を銅箔１ａに電子部品５ａを接着実装した中間体２２と同様の構成に置き換え熱プレスを行なった後に、銅箔１ａを所望の配線パターン１に加工後に、はんだペースト４で内蔵された電子部品５ａの接続端子と配線パターン１とを回路基板の表層で接合する。この様に２層配線設計ができる簡単な回路基板構成では、薄型で内蔵された電子部品の接続が回路基板表層で接続された部品内蔵基板を提供することができる。また、この構成においては必ずしも両側の銅箔層に内蔵部品を実装された構成でなくとも、片側は配線パターンだけでも良い。
【００５２】
実施の形態１から４において配線パターンと部品の接続端子あるいは部品の接続端子間の接続材としてはんだペーストで説明を行ったが、導電性接着剤のような電気導通が得られる材料であれば特に限定されない。部品内蔵層３の材料としては、無機フィラーと熱硬化性樹脂を含む混合物としたが、一般的な回路基板構成材料であるガラスクロス織布やアラミド不織布にエポキシ樹脂等を含浸させたＰＰ（プリプレグ）材を用いても構わない。
【産業上の利用可能性】
【００５３】
本発明は、電機部品を電気絶縁層に内蔵した部品内蔵基板に利用できる。
【符号の説明】
【００５４】
Ｓｃ、Ｓ１、Ｓ２、Ｓ３、Ｓ４・・・部品内蔵基板
１、２０１・・・配線パターン
１ａ、１０１ａ、１２２、２０１ａ・・・銅箔
２・・・インナービア
３・・・電気絶縁層
３ａ、３ｂ・・・絶縁性樹脂シート
４  ・・・接合部材
５ａ、５ｂ・・・チップ部品
６、７・・・パッケージ部品
９・・・半導体素子（半導体パッケージ）
１０、１２・・・接着剤
１１・・・Ｉ／Ｏ端子
１３・・・保護フィルム
１４・・・空隙
１５・・・ビアホール
１９・・・回路基板のキャビティ
２１・・・コア多層基板
２２・・・中間体
２３・・・部品内蔵層
２５・・・再配線層
１０１・・・配線パターン
１０２、２０２・・・インナービア
１０３、２０３・・・絶縁性樹脂シート
１０４、２０４・・・クリームはんだ
１０５ａ、１０５ｂ、１０６、２０５ａ・・・電子部品
１１６、２１６・・・部分金メッキ層
１１７・・・ソルダーレジスト
１２１・・・コア基板
２１４・・・空隙
２１８・・・ベース基材
２２１・・・コア基板
２２２・・・転写形成材
２２３・・・電気絶縁層
２２４・・・転写形成材
【図１】
2010263013.tif 000003
【図２】
2010263013.tif 000004
【図３】
2010263013.tif 000005
【図４】
2010263013.tif 000006
【図５】
2010263013.tif 000007
【図６】
2010263013.tif 000008
【図７】
2010263013.tif 000009
【図８】
2010263013.tif 000010
【図９】
2010263013.tif 000011
【図１０】
2010263013.tif 000012
【図１１】
2010263013.tif 000013
【図１２】
2010263013.tif 000014