(57)【要約】【課題】  半導体装置の製造方法において、半導体装置内部の欠陥を低減するとともに、製造工程における歩留まりを改善し、装置の信頼性を高めて寿命を延ばす。【解決手段】  バッファ層を提供するとともに、第１の半導体層５３０をバッファ層５２０の表面に形成する。続いて、エピタキシャル工程にて不純物を高濃度でドーピングする方式でドーピング層５４０ａを第１の半導体層５３０の表面に形成する。その後、第１のドーピング層５４０ａの表面を第２の半導体層５５０ａで被覆する。最後に、第２の半導体層５５０ａ上に半導体発光素子５６０を成長させる。第１のドーピング層５４０ａの形成と第２の半導体層５５０ａでの被覆とが一連の工程である。【選択図】      図５Ａ
2010010675.tif 000002
【特許請求の範囲】
【請求項１】
バッファ層を提供する工程と、
第１の半導体層を前記バッファ層の表面に形成する工程と、
第２の半導体層を前記第１の半導体層上に形成する工程と、
半導体発光素子を前記第２の半導体層上に成長させる工程と、
を含む半導体装置の製造方法であって、
半導体発光素子を成長させる前に、不純物を高濃度でドーピングする方式でドーピング層を前記第１の半導体層の表面に形成し、その後、前記ドーピング層を第２の半導体層で被覆するものであり、このうち前記ドーピング層の形成と前記第２の半導体層での被覆とが一連の工程であることを特徴とする半導体装置の製造方法。
【請求項２】
前記半導体発光素子を前記第２の半導体層に成長させる前に、前記一連の工程を複数回行うことを更に含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記ドーピング層におけるマグネシウムのドーピング濃度が１．０×１０２０ｃｍ−３〜９．９×１０２２ｃｍ−３であり、前記ドーピング層におけるシリコンおよび、マグネシウムとシリコンの組合せのドーピング濃度は、それぞれ１．０×１０１９ｃｍ−３〜９．９×１０２２ｃｍ−３であり、かつ前記ドーピング層を形成するドーピング時間が１０秒〜１０分間であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記ドーピング層が半導体装置内部の欠陥を低減するためのものであることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
第１の半導体層と、
前記第１の半導体層上に配設されている第２の半導体層と、
前記第２の半導体層上に配設されている半導体発光素子と、
を備えた半導体装置の構造であって、
ドーピング層が前記第１の半導体層の表面に配設され、前記第２の半導体層が前記ドーピング層上に配設されており、このうち前記ドーピング層と前記第２の半導体層とが一組のサブ構造であることを特徴とする半導体装置の構造。
【請求項６】
前記半導体発光素子を前記第２の半導体層に成長させる前に、前記一連の工程を複数回行うことを更に含むことを特徴とする請求項５に記載の半導体装置の構造。
【請求項７】
前記ドーピング層におけるマグネシウムのドーピング濃度が１．０×１０２０ｃｍ−３〜９．９×１０２２ｃｍ−３であり、前記ドーピング層におけるシリコンおよび、マグネシウムとシリコンの組合せのドーピング濃度は、それぞれ１．０×１０１９ｃｍ−３〜９．９×１０２２ｃｍ−３であり、かつ前記ドーピング層を形成するドーピング時間が１０秒〜１０分間であることを特徴とする請求項５に記載の半導体装置の構造。
【請求項８】
前記ドーピング層が半導体装置内部の欠陥を低減するためのものであることを特徴とする請求項５に記載の半導体装置の構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、特に装置内部における転位を低減するための半導体装置の製造方法に関する。
【背景技術】
【０００２】
ＩＩＩ族窒化物半導体材料の発光スペクトルは可視光から紫外線光までの間の波長を含み、加えてＩＩＩ族窒化物半導体材料は直接遷移型半導体であることから、発光ダイオード（ＬＥＤ）またはレーザダイオード（ＬＤ）などの発光素子上に広く応用されている。
【０００３】
現在、高品質のＩＩＩ族窒化物半導体装置を製造するための技術において、通常、ＩＩＩ族窒化物半導体層を適しているが理想的とは言えない基板の上に成長させている。現在このような基板にはサファイヤ、シリコン、ＧａＡｓまたは炭化シリコンなどのヘテロエピタキシャル基板があるが（ただしこれに限定しない）、しかしすべてのヘテロエピタキシャル基板は高品質のＩＩＩ族窒化物半導体層の積層中において、格子不整合および熱的性質の不一致という課題が生じる。格子不整合は結晶中における原子の間隔の違いにより生じるものであり、熱的性質の不一致は異なる材料の間での熱膨張係数の相違により生じる。
【０００４】
通常、炭化シリコン材料とＧａＮ系化合物との格子定数の差は約３％前後であり、サファイヤ材料とＧａＮ系化合物との格子定数の差は約１３％前後である。そしてエピタキシャル製造工程において、この格子が整合しない状況が往々にして転位の問題を発生させる。つまり素子内部に縦方向（基板面と直交する方向）に貫通する線状の欠陥が存在する。このうち、ＩＩＩ族窒化物半導体中には通常、密度が１０９ｃｍ−２前後の線欠陥という不具合が存在し、このように大量の転位が異なるＩＩＩ族窒化物半導体の各層に通過して素子の最上層にまで転移してしまうと、最終的には素子の破損を引き起こしてしまう。上記した数々の問題は、レーザダイオードの閾値電流、発光ダイオードおよびレーザダイオードの素子の寿命、そして素子の信頼性などの特性において歩留まりを大きく引き下げてしまう。
【０００５】
そして、熱的性質の不一致も重視されるべきである。通常、ＩＩＩ族窒化物半導体材料を基板に成長させて、製品を室温にまで冷却したとき、熱膨張（収縮）率の差により二種類の材料の接合面に高い応力が生じてしまう。しかも応力量は積層された膜層の厚さに直接関係し、膜層が厚いほど応力は大きくなる。例えば、サファイヤはＧａＮに比べて熱膨張係数が高いので、サファイヤ基板およびＧａＮ層を冷却したとき、接合面における不一致の問題により、ＧａＮに圧縮応力が作用し、そしてサファイヤに引張応力が作用し、かつ膜厚が１０μｍを超えると、応力レベルはＧａＮの破断レベルを超えて、膜層が破断する不具合が生じる恐れがある。
【０００６】
欠陥（線欠陥、位置ずれ積層など）が広範囲に存在すると、素子の機能が大幅に悪化するとともに、動作寿命は短くなってしまう。更に具体的に言えば、転位の作用は非発光再結合中心に似ているため、これら材料によりなされた発光ダイオードおよびレーザダイオードの発光効率を引き下げてしまうとともに、転位の問題は暗電流をも増加させてしまう。線欠陥の問題は確かに高輝度発光ダイオードの発展を阻害するものではないが、転位は例えば高電子移動度トランジスタ、電界効果トランジスタおよびその他電子素子といったｐ−ｎ接合素子において過度な逆バイアス電圧のリーク電流を引き起こしてしまう。また転位はキャリアの強い散乱点の作用を持つため、電子と正孔の遷移率を下げて、半導体素子の多くの機能を制限してしまう。
【０００７】
特許文献１にはＧａＮ薄膜層の製造方法が開示されている。図１の構造概略図１００を参照されたい。この詳細な方法は次のとおりである。まず、高温（約９５０℃の温度）のエピタキシャル環境にて第１のＧａＮ層１５０を、低温成長したバッファ層１３０を表面に備えた基板１１０上に成長させ、更に温度が約７００℃〜９００℃という中温エピタキシャル環境にてＧａＮ中間層（ＩＴ−ＩＬ）１７０を成長させた後、ＧａＮ中間層１７０を高温成長した第２のＧａＮ層１９０で被覆する。この目的は、この中温エピタキシャル条件にて形成されたＧａＮ中間層１７０によりエピタキシャルの品質を改善するところにある。しかしながら、バッファ層１３０、第１のＧａＮ層１５０およびＧａＮ中間層１７０はいずれも窒化ガリウム系材料であり、最下層の転位が当該ＧａＮ中間層１７０を貫通して素子内部にまで伸出しやすくなり、欠陥を低減する効果が落ちてしまう。
【０００８】
更に、特許文献２には、発光ダイオード内部に極性変換層（Ｐｏｌａｒｉｔｙ Ｃｏｎｖｅｒｓｉｏｎ Ｌａｙｅｒ）を形成したことを特徴とする発光ダイオードが開示されている。しかしながら、この発明にて開示する極性変換層は、アモルファスバッファ層（ａｍｏｒｐｈｏｕｓ ｂｕｆｆｅｒ ｌａｙｅｒ）の上に配設されていることから、材料内部の欠陥密度を低減する効果はこれが故に逆に下がってしまう。また、上記発明にて使用する（ＡｌｘＩｎｙＧａｚ）Ｍｇ３−（ｘ+ｙ+ｚ）Ｎ２およびＳｉａＭｇ３−ａＮ２はＩＩ−ＩＩＩ族窒化物またはＩＩ−ＩＶ族窒化物材料であり、単純なＩＩＩ族窒化物材料とは異なり、その成長条件はより複雑で厳しいことから、製造生産に不利である。
【０００９】
特許文献３には、発光効率を高めるための窒化ガリウム系複合半導体素子が開示されている。その主な方法とは、基板上に順次ｎ型ＡｌＧａＮ半導体層、アンドープのＡｌＧａＮ半導体層およびｐ型ＡｌＧａＮ半導体層を成長させるとともに、ｎ型ＡｌＧａＮ半導体層の表面、つまりアンドープのＡｌＧａＮ半導体層の間には、発光層のバンドギャップにゆらぎを生じさせて、素子の発光効率を高めることを目的とした非連続の空間ゆらぎ層（Ｇａ、Ａｌ）が形成されている。
【００１０】
特許文献４には、ＩＩＩ族窒化物のエピタキシャル時に生じる膜層間の転位（ｄｉｓｌｏｃａｔｉｏｎ）の不具合を低減できるＩＩＩ族窒化物複合半導体装置が開示されている。その詳細な方法とは、ＩＩ属窒化物〔（Ｂｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｚｎ、Ｃｄ、Ｈｇ）Ｎ〕複合単結晶島状層を基板または基板上のＩＩＩ族窒化物半導体層に成長させることで、単結晶島状構造が転位の不具合を低減するとともに、ＩＩ族窒化物の成長時における温度パラメータおよび時間パラメータを調整することで、単結晶島状層中における単結晶島状構造の大きさおよび分布密度を調節するものである。しかしながら、単結晶の成長条件は厳しく、製作しづらい上、この発明に使用される材料の特性により、エピタキシャル工程における変更可能な条件が少なくなり、得られる最適化された素子が大幅に減少してしまう。
【００１１】
特許文献５には、窒化物半導体素子の成長中に生じる不利な現象を抑制するためのＴ型構造の窒化物半導体素子が開示されている。その詳細な方法とは、基板上に位置する窒化物半導体層の表面に、化学気相成長（ＣＶＤ）、スパッタリングなどの方法で保護層を成長させ、更にイエロールームでのフォトリソグラフィ工程で、保護層に、例えばストライプ、格子状または島状の構造といった特定の形状を持たせる。その後、窒化物半導体層が保護層の隙間から上方および横方向に成長するとともに、保護層が完全に被覆される前に停止して、Ｔ型構造の窒化物半導体層を形成する。その後、このＴ型構造上にその他の半導体層を引き続き形成して、半導体間の転位を低減する。このうち、前記保護層は窒化物半導体材料がその上に成長しにくい材質（ＳｉＯｘ、ＳｉｘＮｙ、ＴｉＯｘまたはＺｒＯｘ）を選択して使用するものであり、しかも上記特性が故に隣接する二つの保護層の間にはＴ型窒化物半導体構造が形成される。しかしながら、この特許で提供する製造工程は煩雑であり、しかもこの特許で用いるＣＶＤ、スパッタリングまたはイエロールームでのフォトリソグラフィ工程には、チップ成長面が汚染される可能性もある。
【００１２】
特許文献６にて使用されるマスク層（ｐａｔｔｅｒｎｅｄ ｍａｓｋ ｌａｙｅｒ）は酸化シリコン（ＳｉＯ２）または窒化シリコン（ＳｉＮ）であり、かつ前記マスク層はＭＯＣＶＤ以外の工程により形成されていることから、製造工程が煩雑で、しかも、チップ成長面が汚染される可能性もある。また、この特許ではＩｎＧａＮ層を直接マスク層上に成長させることを主題にしていることから、品質が優れたエピタキシャル層を形成するのは難しくなる。
【００１３】
特許文献７では、アンチサーファクタント材料（ａｎｔｉ−ｓｕｒｆａｃｔａｎｔ）で基板または窒化ガリウム膜を改質することで、その上に成長させる膜における転位の密度を現象させることを主題としている。その詳細な方法とは、基板上に窒化ガリウム（ＧａＮ）系複合半導体層を形成し、続いてＳｉなどのアンチサーファクタント材料で前記ＧａＮ系複合半導体層の表面の一部を改質することで、改質されていない窒化ガリウム系複合半導体層の表面に島状構造が形成されて、改質が行われた部分に空洞が形成されるものである。その目的は、これら空洞により、窒化ガリウム系複合半導体層からの転位を遮断して、転位が後続のエピタキシャル層にまで伸出してこないようにすることである。しかしながら、この特許にて開示する改質工程においてはＧａ原料（ＴＭＧａ）およびアンモニアガスの供給を一時的に停止しなければならないが、これでは反対にエピタキシャル膜が損傷してしまいやすくなってしまう。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】米国特許第６，５３４，３３２号明細書
【特許文献２】米国特許第７，１３５，７１６号明細書
【特許文献３】米国特許第６，８６１，２７０号明細書
【特許文献４】米国特許第６，４６２，３５７号明細書
【特許文献５】米国特許第６，６２７，９７４号明細書
【特許文献６】米国特許第６，３４５，０６３号明細書
【特許文献７】米国特許第６，７９４，２１０号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１５】
全体的に見たとき、上記した先行した特許技術の欠点は次のとおりである。欠陥バリア層およびその他のエピタキシャル層はいずれもＧａＮ系材料であり、欠陥を低減する効果は高くない。単結晶成長工程は難度が高い上、材料特性により製造工程における変更可能なパラメータは少なくなり、得られる最適化された素子が減少する。製造工程が煩雑で、しかも欠陥バリア層を形成するための別の工程が必要となり、チップ成長面が汚染される可能性がある。
【００１６】
これに鑑み、半導体装置内部の欠陥を低減する目標を達成するとともに、製造工程における歩留まりを改善し、装置の信頼性を高めて寿命を延ばし、市場の需要に応えるべく、新たな半導体装置構造または新たな半導体装置の製造方法を開発する必要がある。
【課題を解決するための手段】
【００１７】
本発明は、エピタキシャル工程にて不純物を高濃度でドーピングする方式で形成されたドーピング層により、装置内部における転位を低減する半導体装置の製造方法を提供する。
【００１８】
本発明は半導体装置の製造方法を提供するものであり、バッファ層を提供するとともに、第１の半導体層をバッファ層の表面に形成し、続いて、エピタキシャル工程にて不純物を高濃度でドーピングする方式でドーピング層を第１の半導体層の表面に形成し、その後、前記ドーピング層を第２の半導体層で被覆し、最後に、第２の半導体層上に半導体発光素子を成長させることを含み、このうち前記ドーピング層の形成と前記第２の半導体層での被覆とが一連の工程である。
【００１９】
本発明にて提供する他の半導体装置の製造方法では、バッファ層を提供するとともに、第１の半導体層をバッファ層の表面に形成し、続いて、エピタキシャル工程にて不純物を高濃度でドーピングする方式で第１のドーピング層を第１の半導体層表面に形成し、その後、第１のドーピング層の表面を第２の半導体層で被覆して、更にエピタキシャル工程にて不純物を高濃度でドーピングする方式で第２のドーピング層を第２の半導体層の表面に形成するとともに、第２のドーピング層を第３の半導体層で被覆し、最後に、第３の半導体層上に半導体発光素子を成長させることを含み、このうち第２のドーピング層の形成と第３の半導体層での被覆とが一連の工程である。
【００２０】
本発明は半導体装置内部の欠陥を低減する構造を提供するものであり、第１の半導体層と、ドーピング層と、第２の半導体層と、半導体発光素子とを備えており、ドーピング層は前記第１の半導体層の表面に配設され、第２の半導体層はドーピング層上に配設され、半導体発光素子は第２の半導体層上に配設されており、このうち、ドーピング層と第２の半導体層とが一組のサブ構造となっている。
【００２１】
本発明は半導体装置内部の欠陥を低減する構造を提供するものであり、第１の半導体層と、第１のドーピング層と、第２の半導体層と、第２のドーピング層と、第３の半導体層と、半導体発光素子とを備えており、第１のドーピング層は第１の半導体層の表面に配設され、第２の半導体層は第１のドーピング層上に配設され、第２のドーピング層は第２の半導体層の表面に配設され、第３の半導体層は第２のドーピング層上に配設され、半導体発光素子は第３の半導体層上に配設されており、このうち、第２のドーピング層と第３の半導体層とが一組のサブ構造となっている。
【発明の効果】
【００２２】
本発明にて提供する装置内部の欠陥を低減する方法では、全ての工程がエピタキシャル反応装置内で完了するので、イエロールームでのフォトリソグラフィ工程を別途必要とせず、装置が汚染される確率を低減する。
【００２３】
本発明で提供するドーピング層は、発光素子の発光特性および電気的特性を改善するために用いることができる。
【００２４】
したがって、本発明では、全行程に渡るエピタキシャル工程において成長可能な欠陥バリア層（本発明では第１のドーピング層を欠陥バリア層とする）を有する半導体装置を提供することで、装置内部にて格子不整合により生じる転位の問題を低減するものであり、前記欠陥バリア層の製造工程は簡易であるうえ、上記した問題を回避できる。
【図面の簡単な説明】
【００２５】
【図１】米国特許第６，５３４，３３２号中に開示されている中温成長したＧａＮ中間層（ＩＴ−ＩＬ）を備えた構造の概略図
【図２】本発明にて提供する半導体装置の製造方法に基づいて構成された製造工程のフローチャート
【図３】本発明において、島状構造を成長させてドーピング層を被覆する半導体層の形成状況と、装置内部の欠陥密度の概略図
【図４Ａ】本発明に基づいて構成された、ＩＩ族原子ドーピング濃度が８．８×１０２１ｃｍ−３である第１のドーピング層を被覆する第２の半導体層の表面形態図
【図４Ｂ】本発明に基づいて構成された、ＩＩ族原子ドーピング濃度が２．９×１０２１ｃｍ−３である第１のドーピング層を被覆する第２の半導体層の表面形態図
【図４Ｃ】本発明に基づいて構成された、ＩＩ族原子ドーピング濃度が１．５×１０２１ｃｍ−３である第１のドーピング層を被覆する第２の半導体層の表面形態図
【図４Ｄ】本発明に基づいて構成された、ＩＩ族原子ドーピング濃度が８．８×１０２０ｃｍ−３である第１のドーピング層を被覆する第２の半導体層の表面形態図
【図４Ｅ】本発明に基づいて構成された、ＩＩ族原子ドーピング濃度が６．３×１０２０ｃｍ−３である第１のドーピング層を被覆する第２の半導体層の表面形態図
【図４Ｆ】本発明に基づいて構成された、ＩＩ族原子ドーピング濃度が４．９×１０２０ｃｍ−３である第１のドーピング層を被覆する第２の半導体層の表面形態図
【図５Ａ】本発明に基づいて構成された、半導体装置内部の欠陥を低減する構造（ドーピング層を一層備えている）を示す概略図
【図５Ｂ】本発明に基づいて構成された、半導体装置内部の欠陥を低減する構造（ドーピング層を二層備えている）を示す概略図
【発明を実施するための形態】
【００２６】
本発明がここで主題とする方向は半導体装置の製造方法である。本発明が完全に理解できるように、下記にて詳細な工程およびその組合せを開示する。明らかなことは、本発明にて実行されるものは、半導体装置の当業者が習熟した特殊な仔細部分に限定されるものではない。また一方では、本発明への無用な限定を避けるために、習知の組合せまたは工程は詳細な説明中には記述していない。本発明の好ましい実施例は下記のとおり詳細に説明するが、これら詳細な説明以外にも、本発明はその他実施例中に広く実行できるうえ、本発明の範囲は限定されることなく、別紙の特許請求の範囲が基準とされるものである。
【００２７】
本発明は半導体装置の製造方法を提供するものであり、バッファ層を提供するとともに、第１の半導体層をバッファ層の表面に形成し、続いて、エピタキシャル工程にて不純物を高濃度でドーピングする方式で第１のドーピング層を第１の半導体層の表面に形成し、その後、前記第１のドーピング層を第２の半導体層で被覆し、最後に、第２の半導体層上に半導体発光素子を成長させることを含む。このうち、前記第１のドーピング層の形成と前記第２の半導体層での被覆とが一連の工程であり、つまり前記半導体発光素子を第２の半導体層に成長させる前に、この一連の工程を複数回行うことを更に含む。この製造方法で形成された、第１の半導体層と半導体発光素子との間に介在されている第１のドーピング層、およびクラッド層とされる第２の半導体層は、一組の第１のドーピング層およびクラッド層とされる第２の半導体層を備えるか、または二組以上の第１のドーピング層およびクラッド層とされる第２の半導体層を備えることができる。
【００２８】
また、本発明中にて開示するバッファ層、第１の半導体層、第１のドーピング層、第２の半導体層はＩＩＩ族窒化物半導体材料またはＡｌｘＩｎｙＧａ１−ｘ−ｙＮであり、このうち０≦ｘ、ｙ≦１であるとともに、前記第１の半導体層および第２の半導体層はいずれも単層または多層の半導体構造とすることができる。
【００２９】
上記製造工程をより明確化するために、本発明では、二組の第１のドーピング層およびクラッド層とされる第２の半導体層とを備えた半導体装置の他の製造方法を提供するものであり、バッファ層を提供するとともに、第１の半導体層をバッファ層の表面に形成し、続いて、エピタキシャル工程にて不純物を高濃度でドーピングする方式で第１のドーピング層を第１の半導体層表面に形成し、その後、第１のドーピング層の表面を第２の半導体層で被覆して、更にエピタキシャル工程にて不純物を高濃度でドーピングする方式で第２のドーピング層を第２の半導体層の表面に形成するとともに、第２のドーピング層を第３の半導体層で被覆し、最後に、第３の半導体層上に半導体発光素子を成長させることを含む。このうち、第２のドーピング層の形成と第３の半導体層での被覆とが前記一連の工程である。
【００３０】
本発明にて提供する半導体装置の製造方法に基づいて構築された製造工程のフローチャートである図２を参照されたい。この工程の流れは大きく五つの工程に分けることができる。まず、工程２１０にて、ＩＩＩ族窒化物半導体バッファ層を基板上に形成し、続いて、工程２２０にて第１のＩＩＩ族窒化物半導体層をバッファ層上に形成し、工程２３０にて第１のＩＩＩ族窒化物半導体層の表面に、エピタキシャル工程にて不純物を高濃度でドーピングする方式でＩＩＩ族窒化物ドーピング層を形成し、工程２４０にて続いて前記ＩＩＩ族窒化物ドーピング層を第２のＩＩＩ族窒化物半導体層で被覆し、最後に、工程２５０にてＩＩＩ族窒化物半導体発光素子構造を第２のＩＩＩ族窒化物半導体層上に形成する。このうち、図２中に示す工程２４０から工程２３０に戻る矢印は、工程２３０と工程２４０とが一連の工程であることを意味しており、この一連の工程は工程の要求に応じて繰り返し実行しても良い。本発明において、この一連の工程は材料内部の転位（ｄｉｓｌｏｃａｔｉｏｎ）を低減するためのものである。
【００３１】
本発明で提供するドーピング層の形成は、ＩＩＩ族窒化物半導体材料またはＡｌｘＩｎｙＧａ１−ｘ−ｙＮのエピタキシャル工程中にあって、固定式のドーピング濃度、調整してドーピング濃度を高めるか、または調整してドーピング濃度を低くするなどの方式で、高濃度のＢｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｚｎ、Ｃｄ、Ｈｇ、Ｓｉ、Ｇｅ、Ｓｎなどの材料をドーピングして、図５Ａに示す第１のドーピング層５４０ａ、または図５Ｂに示す第２のドーピング層５４０ｂを形成するものであり、また図３に示す構造３１０を参照しても良い。図３中における構造３２０〜３４０に示すクラッド層とされる第２の半導体層の形成の概略図を参照されたい。第１のドーピング層５４０ａの成長が完了した後、不純物を高濃度でドーピングする作業を停止するとともに、ＩＩＩ族窒化物半導体材料またはＡｌｘＩｎｙＧａ１−ｘ−ｙなどの材料のエピタキシャル工程を引き続き行うことで、第２の半導体層５５０ａを第１のドーピング層５４０ａ上に形成する。図３の３２０に示すように、第２の半導体層５５０ａが被覆するとき、まず非連続の島状構造が形成される。図３の３３０に示すように、成長時の時間がたつにつれて、この非連続の島状構造は互いに接合し始める。図３の３４０に示すように、最後に平坦な第２の半導体層が形成される。図５Ｂに示す構造概略図を参照されたい。もし第２の半導体層の成長が終了した後、新たに不純物を高濃度でドーピングする作業を行って、第２のドーピング層５４０ｂを得ることができる。
【００３２】
このうち、ドーピング層におけるマグネシウムのドーピング濃度は１．０×１０２０ｃｍ−３〜９．９×１０２２ｃｍ−３であるが、好ましい濃度範囲は５．０×１０２０ｃｍ−３〜５．０×１０２１ｃｍ−３である。ドーピング層におけるシリコンのドーピング濃度は１．０×１０１９ｃｍ−３〜９．９×１０２２ｃｍ−３であるが、好ましい濃度範囲は１．０×１０２０ｃｍ−３〜５．０×１０２１ｃｍ−３である。ドーピング層におけるマグネシウムおよびシリコンの組合せのドーピング濃度は１．０×１０１９ｃｍ−３〜９．９×１０２２ｃｍ−３であるが、好ましい濃度範囲は１．０×１０２０ｃｍ−３〜５．０×１０２１ｃｍ−３である。また、上記したドーピング層を形成するドーピング時間は１０秒〜１０分間である。
【００３３】
ドーピング層における異なるドーピング濃度のＩＩ族原子と、ドーピング層を被覆する第２の半導体層の表面形態との関係図を示す図４を参照されたい。図４Ａないし図４Ｆなどの六枚の図面において、そのドーピング濃度はそれぞれ８．８×１０２１ｃｍ−３、２．９×１０２１ｃｍ−３、１．５×１０２１ｃｍ−３、８．８×１０２０ｃｍ−３、６．３×１０２０ｃｍ−３、４．９×１０２０ｃｍ−３である。上記した六枚の図面から比較できるように、ドーピング濃度が最も高い図４Ａとドーピング濃度が比較的低い図４Ｆとを比較するに、図４Ａの表面形態に現われている島状突起物の高さはより高く、その密度もまた高くなっている。つまりエピタキシャル工程において、ドーピング層に加える不純物の濃度がある数値よりも高くなると、その上を被覆する第２（３）の半導体層は島状構造に形成され、しかもドーピング濃度が高いほど、島状構造となって突起もより顕著になる。したがって、ドーピング層を形成して第２の半導体層で覆う工程を行うとき、不純物を高濃度でドーピングするドーピング濃度は一定ではなく、その度に異なる。例えば、逐次にドーピング濃度を下げるか、または逐次にドーピング濃度を上げることができ、工程の要求に応じて工程毎のドーピング濃度を調整しても良い。
【００３４】
また、図３中における欠陥密度の概略図から見いだされるように、構造３１０におけるドーピング層の下方、つまり第１の半導体層中における転位（細長い直線で示す）は合計２８本であるが、ドーピング層は第１の半導体層と第２の半導体層との間に形成されていることから、第１の半導体層中における転位の一部が引き続き伸出するのを遮断して、後続にて成長する第２の半導体層における第１の半導体層からの転位の数が減少するので、構造３４０中において、第２の半導体層中における転位は１３本を残すのみとなっていることが分かる。したがって本発明にて提供するドーピング層は、材料内部の転位を装置最下部に留めるか、または複数の転位を一つにまとめることで、ひいては装置内部における転位の合計数を低減することができる。
【００３５】
図５Ａに示すように、本発明では、下から順に、基板５１０と、半導体バッファ層５２０と、第１の半導体層５３０と、第１のドーピング層５４０ａと、第２の半導体層５５０ａと、半導体発光素子５６０とを備えた半導体装置内部の欠陥を低減する構造５００を提供する。このうち、前記半導体発光素子５６０はＮ型ＩＩＩ族窒化物半導体導電層５６２と、ＩＩＩ族窒化物半導体発光層５６４と、Ｐ型ＩＩＩ族窒化物半導体電子バリア層５６６と、Ｐ型ＩＩＩ族窒化物半導体導電層５６８とを備えている。
【００３６】
前記第１のドーピング層５４０ａは第１の半導体層５３０の表面に配設されるとともに、第２の半導体層５５０ａと、第１の半導体層５３０との間に介在されている。このうち第１のドーピング層５４０ａおよび第２の半導体層５５０ａは一組のサブ構造となっており、半導体発光素子５６０と第２の半導体層５５０ａとの間には複数組のサブ構造が更に備えられている。つまりこの半導体装置構造５００においては、第１の半導体層５３０と半導体発光素子５６０との間に介在されているサブ構造は、一組または一組以上の第１のドーピング層５４０ａと第２の半導体層５５０ａとを備えることができる。しかしながら、ＩＩＩ族窒化物半導体発光層５６４に最も近いドーピング層を被覆する第２の半導体層を直接Ｎ型ＩＩＩ族窒化物半導体導電層としても良い。前記半導体バッファ層５２０、第１の半導体層５３０、ドーピング層５４０ａおよび第２の半導体層５５０ａはＩＩＩ族窒化物またはＡｌｘＩｎｙＧａ１−ｘ−ｙＮであり、このうち０≦ｘ、ｙ≦１である。
【００３７】
図５Ｂに示すように、本発明では、下から順に、基板５１０と、半導体バッファ層５２０と、第１の半導体層５３０と、第１のドーピング層５４０ａと、第２の半導体層５５０ａと、第２のドーピング層５４０ｂと、第３の半導体層５５０ｂと、半導体発光素子５６０とを備えた半導体装置内部の欠陥を低減する他の構造５００を提供する。このうち、前記半導体発光素子５６０はＮ型ＩＩＩ族窒化物半導体導電層５６２と、ＩＩＩ族窒化物半導体発光層５６４と、Ｐ型ＩＩＩ族窒化物半導体電子バリア層５６６と、Ｐ型ＩＩＩ族窒化物半導体導電層５６８とを備えている。
【００３８】
前記第１のドーピング層５４０ａは第１の半導体層５３０の表面に配設されるとともに、第１の半導体層５３０と第２の半導体層５５０ａとの間に介在されている。前記第２のドーピング層５４０ｂは第２の半導体層５５０ａの表面に配設されるとともに、第２の半導体層５５０ａと第３の半導体層５５０ｂとの間に介在されている。このうち前記第２のドーピング層５４０ｂと第３の半導体層５５０ｂとは一組のサブ構造となっており、半導体発光素子５６０と第２の半導体層５５０ａとの間には複数組のサブ構造が更に備えられている。つまりこの半導体装置構造５００においては、第１の半導体層５３０と半導体発光素子５６０との間に、複数組のドーピング層とドーピング層を被覆する半導体層とを備えることができる。しかしながら、ＩＩＩ族窒化物半導体発光層５６４に最も近いドーピング層を被覆する第２の半導体層は直接Ｎ型ＩＩＩ族窒化物半導体導電層としても良い。前記半導体バッファ層５２０、第１の半導体層５３０、第１のドーピング層５４０ａ、第２の半導体層５５０ａ、第２のドーピング層５４０ｂ、第３の半導体層５５０ｂはＩＩＩ族窒化物またはＡｌｘＩｎｙＧａ１−ｘ−ｙＮであり、このうち０≦ｘ、ｙ≦１である。
【００３９】
上記した各ドーピング層における不純物の材料は、Ｂｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｚｎ、Ｃｄ、Ｈｇ、Ｓｉ、Ｇｅ、Ｓｎのうちの一つかまたはその組合せである。このうち、ドーピング層におけるマグネシウムのドーピング濃度は１．０×１０２０ｃｍ−３〜９．９×１０２２ｃｍ−３であるが、好ましい濃度範囲は５．０×１０２０ｃｍ−３〜５．０×１０２１ｃｍ−３である。ドーピング層におけるシリコンのドーピング濃度は１．０×１０１９ｃｍ−３〜９．９×１０２２ｃｍ−３であるが、好ましい濃度範囲は１．０×１０２０ｃｍ−３〜５．０×１０２１ｃｍ−３である。ドーピング層におけるマグネシウムおよびシリコンの組合せのドーピング濃度は１．０×１０１９ｃｍ−３〜９．９×１０２２ｃｍ−３であるが、好ましい濃度範囲は１．０×１０２０ｃｍ−３〜５．０×１０２１ｃｍ−３である。
【００４０】
明らかなことは、上記した実施例の記述に基づいて、本発明には数多くの変更および異形があり得るということである。したがって、付属する請求項の範囲内で理解する必要があり、上記した詳細な説明以外にも、本発明はその他実施例中に広く実施できる。上記は本発明の好ましい実施例に過ぎず、本発明の特許請求の範囲を限定するためのものではない。本発明に開示する技術的思想から逸脱することなく完成した等価の改変または付加は、いずれも別紙の特許請求の範囲内に含まれるものである。
【符号の説明】
【００４１】
１００  ＧａＮ（ＩＴ−ＩＬ）層を備えた半導体装置構造
１１０  基板
１３０  バッファ層
１５０  第１のＧａＮ層
１７０  ＧａＮ中間層（ＩＴ−ＩＬ）
１９０  第２のＧａＮ層
２１０  ＩＩＩ族窒化物半導体バッファ層を基板上に形成する工程
２２０  第１のＩＩＩ族窒化物半導体層をバッファ層上に形成する工程
２３０  第１のＩＩＩ族窒化物半導体層の表面に、エピタキシャル工程にて不純物を高濃度でドーピングする方式でＩＩＩ族窒化物ドーピング層を形成する工程
２４０  前記ＩＩＩ族窒化物ドーピング層を第２のＩＩＩ族窒化物半導体層で被覆する工程
２５０  ＩＩＩ族窒化物半導体発光素子構造を第２のＩＩＩ族窒化物半導体層上に形成する工程
３１０  島状構造を備えた半導体装置
３２０〜３４０  ドーピング層に後続の半導体層の成長を行う状況、および転位密度が減少する概略図
５００  半導体装置内部の欠陥を低減する構造
５１０  基板
５２０  半導体バッファ層
５３０  第１の半導体層
５４０ａ  第１のドーピング層
５４０ｂ  第２のドーピング層
５５０ａ  第２の半導体層
５５０ｂ  第３の半導体層
５６０  半導体発光素子
５６２  Ｎ型ＩＩＩ族窒化物半導体導電層
５６４  ＩＩＩ族窒化物半導体発光層
５６６  Ｐ型ＩＩＩ族窒化物半導体電子バリア層
５６８  Ｐ型ＩＩＩ族窒化物半導体導電層
【図１】
2010010675.tif 000003
【図２】
2010010675.tif 000004
【図３】
2010010675.tif 000005
【図５Ａ】
2010010675.tif 000006
【図５Ｂ】
2010010675.tif 000007
【図４Ａ】
2010010675.tif 000008
【図４Ｂ】
2010010675.tif 000009
【図４Ｃ】
2010010675.tif 000010
【図４Ｄ】
2010010675.tif 000011
【図４Ｅ】
2010010675.tif 000012
【図４Ｆ】
2010010675.tif 000013
【手続補正書】
【提出日】平成21年7月28日(2009.7.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
バッファ層を提供する工程と、
第１の半導体層を前記バッファ層の表面に形成する工程と、
第２の半導体層を前記第１の半導体層上に形成する工程と、
半導体発光素子を前記第２の半導体層上に成長させる工程と、
を含む半導体装置の製造方法であって、
半導体発光素子を成長させる前に、不純物を高濃度でドーピングする方式でドーピング層を前記第１の半導体層の表面に形成し、その後、前記ドーピング層を第２の半導体層で被覆するものであり、このうち前記ドーピング層の形成と前記第２の半導体層での被覆とが一連の工程であることを特徴とする半導体装置の製造方法。
【請求項２】
前記半導体発光素子を前記第２の半導体層に成長させる前に、前記一連の工程を複数回行うことを更に含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記ドーピング層におけるマグネシウムのドーピング濃度が１．０×１０２０ｃｍ−３〜９．９×１０２２ｃｍ−３であり、前記ドーピング層におけるシリコンおよび、マグネシウムとシリコンの組合せのドーピング濃度は、それぞれ１．０×１０１９ｃｍ−３〜９．９×１０２２ｃｍ−３であり、かつ前記ドーピング層を形成するドーピング時間が１０秒〜１０分間であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
第１の半導体層と、
前記第１の半導体層上に配設されている第２の半導体層と、
前記第２の半導体層上に配設されている半導体発光素子と、
を備えた半導体装置の構造であって、
ドーピング層が前記第１の半導体層の表面に配設され、前記第２の半導体層が前記ドーピング層上に配設されており、このうち前記ドーピング層と前記第２の半導体層とが一組のサブ構造であることを特徴とする半導体装置の構造。
【請求項５】
前記ドーピング層におけるマグネシウムのドーピング濃度が１．０×１０２０ｃｍ−３〜９．９×１０２２ｃｍ−３であり、前記ドーピング層におけるシリコンおよび、マグネシウムとシリコンの組合せのドーピング濃度は、それぞれ１．０×１０１９ｃｍ−３〜９．９×１０２２ｃｍ−３であり、かつ前記ドーピング層を形成するドーピング時間が１０秒〜１０分間であることを特徴とする請求項４に記載の半導体装置の構造。