(57)【要約】【課題】ＲＦ電力増幅回路の電源電圧の低下時における送信出力電力の低下を軽減する。【解決手段】ＲＦ電力増幅回路は、増幅器Ｑ１と制御部１００、１０１とを含む。増幅器Ｑ１は、ＲＦ送信入力信号からＲＦ送信出力信号を生成する。第１制御部１００は、出力電力制御電圧Ｖapcに応答して出力電流ＩINを生成する。第２制御部１０１は、出力電流ＩINに応答して増幅器のトランジスタＱ１のアイドリング電流を決定する出力電流ＩSQRを生成する。出力電力制御電圧Ｖapcは所定の最大値Ｖapc(max)に設定され、出力電流ＩINは所定の最大値ＩIN(max)に設定される。第２制御部１０１は、出力電流ＩINに応答して出力電流ＩSQRを生成する複数のＭＯＳトランジスタＭ１〜Ｍ４を含む。複数のＭＯＳトランジスタＭ１〜Ｍ４は、所定の最大値ＩIN(max)に設定された出力電流ＩINに応答して、そのサブスレッシュホールド領域で動作する。【選択図】図１
2010200078.tif 000002
【特許請求の範囲】
【請求項１】
増幅器と、制御部とを具備して、
前記増幅器の入力端子はＲＦ送信入力信号に応答可能とされ、前記増幅器の出力端子からＲＦ送信出力信号が生成可能とされており、
前記制御部は、第１制御部と第２制御部とを含むものであり、
前記第１制御部は、第１制御入力端子に供給される出力電力制御電圧に応答して第１制御出力端子から第１出力電流を生成可能とされており、
前記第２制御部は、第２制御入力端子に供給される前記第１制御部の前記第１出力電流に応答して第２制御出力端子から前記増幅器の増幅トランジスタのアイドリング電流を決定するための第２出力電流を生成可能とされており、
前記出力電力制御電圧の最大値は所定の電圧値に設定されることによって、前記第１制御部の前記第１制御出力端子から生成される前記第１出力電流の最大値は所定の電流値に設定されるものであり、
前記第２制御部は、前記第１制御部の前記第１出力電流に応答して前記第２出力電流を生成する複数のＭＯＳトランジスタを含むものであり、
前記第２制御部の前記複数のＭＯＳトランジスタは、前記第１制御部の前記所定の最大値に設定された前記第１出力電流に応答してそのサブスレッシュホールド領域で動作する
ことを特徴とするＲＦ電力増幅回路。
【請求項２】
請求項１に記載のＲＦ電力増幅回路であって、
前記増幅器は、多段増幅器の後段増幅器であり、
前記多段増幅器は、前記後段増幅器にＲＦ増幅信号を供給する前段増幅器を含むものであり、
前記出力電力制御電圧に応答して、前記前段増幅器のアイドリング電流は第１の連続関数に従って連続的に変化して、前記後段増幅器の前記アイドリング電流は第２の連続関数に従って連続的に変化して、
前記第２の連続関数は、前記第１の連続関数より１次以上高次の関数である
ことを特徴とするＲＦ電力増幅回路。
【請求項３】
請求項２に記載のＲＦ電力増幅回路であって、
前記前段増幅器の増幅トランジスタのデバイス・サイズよりも前記後段増幅器の前記増幅トランジスタのデバイス・サイズが大きく設定されている
ことを特徴とするＲＦ電力増幅回路。
【請求項４】
請求項３に記載のＲＦ電力増幅回路であって、
前記第２制御部の前記複数のＭＯＳトランジスタは、第１ＭＯＳトランジスタと、第２ＭＯＳトランジスタと、第３ＭＯＳトランジスタと、第４ＭＯＳトランジスタとを含むものであり、
前記第１ＭＯＳトランジスタのゲートとドレインとが接続され、前記第２ＭＯＳトランジスタのゲートとドレインとが接続されており、
前記第１ＭＯＳトランジスタのドレイン・ソース電流経路と前記第２ＭＯＳトランジスタのドレイン・ソース電流経路との直列接続に、前記第１制御部の前記第１出力電流が供給可能とされており、
前記第２ＭＯＳトランジスタのゲートに略一定のバイアス電流を流すことが可能とされた前記第３ＭＯＳトランジスタのゲートが接続され、前記第３ＭＯＳトランジスタのソースには前記第２出力電流を流すことが可能とされた前記第４ＭＯＳトランジスタのゲートが接続されており、
前記第２出力電流は、前記第１出力電流の２乗に比例した電流である
ことを特徴とするＲＦ電力増幅回路。
【請求項５】
請求項４に記載のＲＦ電力増幅回路であって、
第１のバイアス用トランジスタと第２のバイアス用トランジスタとを更に具備して、
前記第１のバイアス用トランジスタは前記前段増幅器の前記増幅トランジスタとカレントミラー接続されており、前記第２のバイアス用トランジスタは前記後段増幅器の前記増幅トランジスタとカレントミラー接続されており、
前記前段増幅器の前記アイドリング電流を前記第１の連続関数に従って連続的に変化するための第１のバイアス電流が、前記第１のバイアス用トランジスタに供給されるものであり、
前記後段増幅器の前記アイドリング電流を前記第２の連続関数に従って連続的に変化するための第２のバイアス電流が、前記第２のバイアス用トランジスタに供給されるものである
ことを特徴とするＲＦ電力増幅回路。
【請求項６】
請求項５に記載のＲＦ電力増幅回路であって、
前記制御部はＣＭＯＳトランジスタを含むモノリシック集積回路で構成される
ことを特徴とするＲＦ電力増幅回路。
【請求項７】
請求項６に記載のＲＦ電力増幅回路であって、
前記前段増幅器の前記増幅トランジスタと前記後段増幅器の前記増幅トランジスタと前記第１のバイアス用トランジスタと前記第２のバイアス用トランジスタとは、ＭＯＳトランジスタで構成される
ことを特徴とするＲＦ電力増幅回路。
【請求項８】
請求項６に記載のＲＦ電力増幅回路であって、
前記前段増幅器の前記増幅トランジスタと前記後段増幅器の前記増幅トランジスタと前記第１のバイアス用トランジスタと前記第２のバイアス用トランジスタとは、バイポーラ・トランジスタで構成される
ことを特徴とするＲＦ電力増幅回路。
【請求項９】
請求項７に記載のＲＦ電力増幅回路であって、
前記ＭＯＳトランジスタはＬＤＭＯＳトランジスタである
ことを特徴とするＲＦ電力増幅回路。
【請求項１０】
請求項８に記載のＲＦ電力増幅回路であって、
前記バイポーラ・トランジスタはヘテロ接合バイポーラ・トランジスタである
ことを特徴とするＲＦ電力増幅回路。
【請求項１１】
第１の周波数帯域のＲＦ送信入力信号を増幅する第１のＲＦ電力増幅回路と、第２の周波数帯域のＲＦ送信入力信号を増幅する第２のＲＦ電力増幅回路と、出力電力制御部とを具備して、
前記出力電力制御部は、第１の電力検波器と、第２の電力検波器と、誤差増幅器とを含むものであり、
前記第１の電力検波器は、前記第１のＲＦ電力増幅回路の出力端子から生成される第１のＲＦ送信信号のレベルを検出して、
前記第２の電力検波器は、前記第２のＲＦ電力増幅回路の出力端子から生成される第２のＲＦ送信信号のレベルを検出して、
前記誤差増幅器は、外部制御電圧と前記第１の電力検波器および前記第２の電力検波器の検波出力電圧との差に応答して電力制御電圧を生成して、
前記第１のＲＦ電力増幅回路と前記第２のＲＦ電力増幅回路の各ＲＦ電力増幅回路は、
増幅器と、制御部とを具備して、
前記増幅器の入力端子はＲＦ送信入力信号に応答可能とされ、前記増幅器の出力端子からＲＦ送信出力信号が生成可能とされており、
前記制御部は、第１制御部と第２制御部とを含むものであり、
前記第１制御部は、第１制御入力端子に供給される出力電力制御電圧に応答して第１制御出力端子から第１出力電流を生成可能とされており、
前記第２制御部は、第２制御入力端子に供給される前記第１制御部の前記第１出力電流に応答して第２制御出力端子から前記増幅器の増幅トランジスタのアイドリング電流を決定するための第２出力電流を生成可能とされており、
前記出力電力制御電圧の最大値は所定の電圧値に設定されることによって、前記第１制御部の前記第１制御出力端子から生成される前記第１出力電流の最大値は所定の電流値に設定されるものであり、
前記第２制御部は、前記第１制御部の前記第１出力電流に応答して前記第２出力電流を生成する複数のＭＯＳトランジスタを含むものであり、
前記第２制御部の前記複数のＭＯＳトランジスタは、前記第１制御部の前記所定の最大値に設定された前記第１出力電流に応答してそのサブスレッシュホールド領域で動作する
ことを特徴とするＲＦパワーモジュール。
【請求項１２】
請求項１１に記載のＲＦパワーモジュールであって、
前記増幅器は、多段増幅器の後段増幅器であり、
前記多段増幅器は、前記後段増幅器にＲＦ増幅信号を供給する前段増幅器を含むものであり、
前記出力電力制御電圧に応答して、前記前段増幅器のアイドリング電流は第１の連続関数に従って連続的に変化して、前記後段増幅器の前記アイドリング電流は第２の連続関数に従って連続的に変化して、
前記第２の連続関数は、前記第１の連続関数より１次以上高次の関数である
ことを特徴とすることを特徴とするＲＦパワーモジュール。
【請求項１３】
請求項１２に記載のＲＦパワーモジュールであって、
前記前段増幅器の増幅トランジスタのデバイス・サイズよりも前記後段増幅器の前記増幅トランジスタのデバイス・サイズが大きく設定されている
ことを特徴とするＲＦパワーモジュール。
【請求項１４】
請求項１３に記載のＲＦパワーモジュールであって、
前記第２制御部の前記複数のＭＯＳトランジスタは、第１ＭＯＳトランジスタと、第２ＭＯＳトランジスタと、第３ＭＯＳトランジスタと、第４ＭＯＳトランジスタとを含むものであり、
前記第１ＭＯＳトランジスタのゲートとドレインとが接続され、前記第２ＭＯＳトランジスタのゲートとドレインとが接続されており、
前記第１ＭＯＳトランジスタのドレイン・ソース電流経路と前記第２ＭＯＳトランジスタのドレイン・ソース電流経路との直列接続に、前記第１制御部の前記第１出力電流が供給可能とされており、
前記第２ＭＯＳトランジスタのゲートに略一定のバイアス電流を流すことが可能とされた前記第３ＭＯＳトランジスタのゲートが接続され、前記第３ＭＯＳトランジスタのソースには前記第２出力電流を流すことが可能とされた前記第４ＭＯＳトランジスタのゲートが接続されており、
前記第２出力電流は、前記第１出力電流の２乗に比例した電流である
ことを特徴とするＲＦパワーモジュール。
【請求項１５】
請求項１４に記載のＲＦパワーモジュールであって、
第１のバイアス用トランジスタと第２のバイアス用トランジスタとを更に具備して、
前記第１のバイアス用トランジスタは前記前段増幅器の前記増幅トランジスタとカレントミラー接続されており、前記第２のバイアス用トランジスタは前記後段増幅器の前記増幅トランジスタとカレントミラー接続されており、
前記前段増幅器の前記アイドリング電流を前記第１の連続関数に従って連続的に変化するための第１のバイアス電流が、前記第１のバイアス用トランジスタに供給されるものであり、
前記後段増幅器の前記アイドリング電流を前記第２の連続関数に従って連続的に変化するための第２のバイアス電流が、前記第２のバイアス用トランジスタに供給されるものである
ことを特徴とするＲＦパワーモジュール。
【請求項１６】
請求項１５に記載のＲＦパワーモジュールであって、
前記制御部はＣＭＯＳトランジスタを含むモノリシック集積回路で構成される
ことを特徴とするＲＦパワーモジュール。
【請求項１７】
請求項１６に記載のＲＦ電力増幅回路であって、
前記前段増幅器の前記増幅トランジスタと前記後段増幅器の前記増幅トランジスタと前記第１のバイアス用トランジスタと前記第２のバイアス用トランジスタとは、ＭＯＳトランジスタで構成される
ことを特徴とするＲＦパワーモジュール。
【請求項１８】
請求項１６に記載のＲＦパワーモジュールであって、
前記前段増幅器の前記増幅トランジスタと前記後段増幅器の前記増幅トランジスタと前記第１のバイアス用トランジスタと前記第２のバイアス用トランジスタとは、バイポーラ・トランジスタで構成される
ことを特徴とするＲＦパワーモジュール。
【請求項１９】
請求項１７に記載のＲＦパワーモジュールであって、
前記ＭＯＳトランジスタはＬＤＭＯＳトランジスタである
ことを特徴とするＲＦパワーモジュール。
【請求項２０】
請求項１８に記載のＲＦパワーモジュールであって、
前記バイポーラ・トランジスタはヘテロ接合バイポーラ・トランジスタである
ことを特徴とするＲＦパワーモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＲＦ電力増幅回路およびそれを使用したＲＦパワーモジュールに関し、特にＲＦ電力増幅回路の電源電圧の低下時における送信出力電力の低下を軽減するのに有効な技術に関するものである。
【背景技術】
【０００２】
ＧＳＭ(Global System for Mobile Communications)やＧＰＲＳ(General Packet Radio Service)等に代表される移動体通信システムは略全世界で使用されており、今後も利用され続けると予測されている。ＧＳＭやＧＰＲＳ等の移動体通信システムでは、基地局と携帯端末機器との間の通信距離に応じて、携帯端末機器の送信出力電力を制御することが要求される。この送信出力の電力制御は、携帯端末機器に搭載されるＲＦ電力増幅器の電力利得を制御電圧で制御することによって実現されている。
【０００３】
下記特許文献１には、無線通信システムのＲＦ電力増幅回路の多段増幅段の各段のトランジスタのゲート・バイアス電圧を出力電力制御電圧に応答して変化させることが記載されている。多段増幅段の各段のＮチャンネルＭＯＳトランジスタのゲート・バイアス電圧を発生するバイアス回路は、各ＮチャンネルＭＯＳトランジスタとカレントミラー接続されるバイアス用トランジスタを含む。バイアス用トランジスタのゲートとドレインが接続されることによって、バイアス用トランジスタはダイオード接続されている。各バイアス用トランジスタには、ＰチャンネルＭＯＳトランジスタのドレインからバイアス電流が供給される。ＰチャンネルＭＯＳトランジスタのソースは電源電圧に接続される一方、ＰチャンネルＭＯＳトランジスタのゲートは演算増幅器の出力端子の電圧によって制御される。ＰチャンネルＭＯＳトランジスタのバイアス電流は、演算増幅器の非反転入力端子に接続された抵抗の電圧降下によって制御される。この抵抗の電圧降下は、演算増幅器の反転入力端子に供給される出力電力制御電圧によって制御される。
【０００４】
また、下記特許文献１に記載のＲＦ電力増幅回路では、バイアス電流設定用のＰチャンネルＭＯＳトランジスタのドレイン電流は２乗根回路の入力端子に供給され、この２乗根回路の出力端子から生成される２乗根変換された出力電流がバイアス電流設定用の抵抗に供給される。従って、ＲＦ電力増幅回路の多段増幅段の各段のトランジスタのバイアス電流は出力電力制御電圧の２乗に比例した値となるので、出力電力制御電圧の変化に応答する送信出力電力の急峻な変化を緩和することが可能となる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−２７０６７０号  公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ＧＳＭ (Global System for Mobile Communications)は、移動体通信システムの中で、略全世界で使用され、今後も利用され続けると予測されている。移動体通信端末は電池によって動作するために、長時間の利用には、電池の電圧が低くなっても動作すること消費電力が小さいことが重要である。
【０００７】
電池が移動体通信端末の動作に必要な電圧を出力できない場合には、ＤＣ・ＤＣコンバータによって電池からの電圧を昇圧することが可能である。しかし、ＤＣ・ＤＣコンバータを利用した場合には、不要スプリアスが発生すると言う問題や、移動体通信端末を構成する部品点数の増加により生産コストの増大が生じると言う問題を有する。不要スプリアスは、移動体通信端末が通信システムの規格を満足しないことの原因となる可能性がある。また、コストの増大は、ＧＳＭシステムを利用して音声通話や電子メールの小容量通信のみに対応した低コスト移動体通信端末において影響が大きくなるものである。従って、低コスト化の点から、ＤＣ・ＤＣコンバータの利用は好ましいものではない。
【０００８】
一方、ＧＳＭ通信システムにおいては、基地局と移動体通信端末との間の通信距離に応じて、移動体通信端末の送信出力電力レベルを制御することが要求される。これは、移動体通信端末に搭載のＲＦ電力増幅器の送信電力利得の出力電力制御電圧Ｖapcによる制御により実現可能となる。一方、消費電力を低減するためには、移動体通信端末内で電力消費が比較的大きいＲＦ電力増幅器またはＲＦ電力送信モジュールを低電力化することによって高効率化する必要がある。
【０００９】
また、移動体通信端末に搭載されるＲＦ電力増幅器は、一般的に、多段増幅器によって構成されている。通常、出力電力制御電圧Ｖapcが最大となった際に、移動体通信システムの規格の最大出力電力Ｐout(max)が得られるように、多段増幅器の各増幅段の各アイドリング電流(バイアス電流)の値が設定される。
【００１０】
一方、多段増幅器によって構成されたＲＦ電力増幅器では、一般的に、同一の出力電力制御電圧Ｖapcの値に応答して第１段目の増幅トランジスタと第２段目の増幅トランジスタと第３段目の増幅トランジスタにそれぞれ流れるアイドリング電流(バイアス電流)の電流密度の値は同一の値に設定されている。
【００１１】
一方、多段増幅段により構成されたＲＦ電力増幅回路では、第１段目の増幅トランジスタは比較的小さなデバイス・サイズとされ、第２段目の増幅トランジスタは中間のデバイス・サイズとされ、最終段の第３段目の増幅トランジスタは比較的大きなデバイス・サイズとされている。すなわち、ＲＦ電力増幅回路では、初段増幅段から中間増幅段を介して最終増幅段まで各ＲＦ入力信号の信号レベルの増加に対応して各増幅段の増幅トランジスタのデバイス・サイズが増加され、ＲＦ電力増幅回路の電力付加効率(ＰＡＥ：Power Added Efficiency)が改善されるものである。もしも初段増幅段および中間増幅段の増幅トランジスタが最終増幅段の増幅トランジスタのような大きなデバイス・サイズを有していたとすると、各ＲＦ入力信号の小さな信号レベルと比較して必要以上に大きなアイドリング電流(バイアス電流)が初段増幅段および中間増幅段の増幅トランジスタに流れて、ＲＦ電力増幅回路の電力付加効率(ＰＡＥ)が低下するものとなる。また、ＲＦ電力増幅回路の第１段目の増幅トランジスタと第２段目の増幅トランジスタと第３段目の増幅トランジスタの各デバイス・サイズは、ＲＦ電力増幅回路による規格の最大出力電力Ｐout(max)の生成の際に各増幅段の電力効率が最大となるように設定される。すなわち、ＲＦ電力増幅回路の各増幅段の増幅トランジスタの各デバイス・サイズと各アイドリング電流(バイアス電流)の電流密度の値を適切に設定することよって、最大出力電力Ｐout(max)を生成する際の各増幅段のインピーダンス不整合による信号損失が最小化されて、各増幅段の電力効率が最大化される。
【００１２】
このようにＲＦ電力増幅回路の初段、中間段、最終段の順序で各増幅段の増幅トランジスタのデバイス・サイズを増加させて最適化することによって、最大出力電力Ｐout(max)を生成する際のＲＦ電力増幅回路の電力付加効率(ＰＡＥ)を改善することができる。
【００１３】
しかし、最大出力電力Ｐout(max)よりも低い出力電力ＰoutをＲＦ電力増幅回路が生成する際に電力付加効率(ＰＡＥ)の低下が発生することが、本発明者等の検討によって明らかとされた。この低パワー時および中間パワー時の電力付加効率(ＰＡＥ)の低下の原因は、下記のように説明される。
【００１４】
すなわち、ＲＦ電力増幅回路から生成される出力電力Ｐoutが最大出力電力Ｐout(max)よりも低下すると、第１段目と第２段目との前段増幅段のインピーダンス不整合による信号損失が増加するので第３段目の最終増幅段の入力電圧振幅Ｖminが低下する。この時には、第３段目の最終増幅段のアイドリング電流(バイアス電流)の値も低下しているが、それ以上に第３段目の最終増幅段の入力電圧振幅Ｖminの低下が顕著となっている。従って、低パワー時および中間パワー時には第３段目の最終増幅段の電力効率が低下するので、ＲＦ電力増幅回路の電力付加効率(ＰＡＥ)が低下するものである。このメカニズムは、更に下記のように詳細に説明される。
【００１５】
ＲＦ電力増幅回路の第１段目と第２段目と第３段目の各増幅トランジスタがアイドリング電流(バイアス電流)の電流密度Jqにおいて正のサイクルと負のサイクルの出力信号振幅の電流密度Ｊcmを生成するＡ級動作を行っている際の各増幅トランジスタの電力効率ηは、下記(１)式によって与えられることができる。
【００１６】
【数１】
2010200078.tif 000003
【００１７】
一方、各増幅トランジスタとして例えば電界効果トランジスタを考え、その相互コンダクタンスと入力電圧振幅とをそれぞれｇmとＶminとすると、各増幅トランジスタの出力信号振幅の電流密度Ｊcmは、下記(２)式によって与えられることができる。
【００１８】
【数２】
2010200078.tif 000004
【００１９】
ここで、βはトランジスタのゲートサイズ、単位面積当たりのゲート容量、キャリアの移動度によって決まる定数である。上記(２)式を上記(１)式に代入することによって、下記(３)式を得ることができる。
【００２０】
【数３】
2010200078.tif 000005
【００２１】
上記(３)式から、第３段目の最終増幅段のアイドリング(バイアス)電流密度Jqの低下よりもその入力電圧振幅Ｖminの低下が顕著となると、第３段目の最終増幅段の増幅トランジスタの電力効率ηが低下することが理解される。また、各増幅トランジスタとしてバイポーラトランジスタを考えた場合は、相互コンダクタンスgmはアイドリング(バイアス)電流密度Jqに比例するため、入力電圧振幅Vminが低下すると増幅トランジスタの電力効率ηはやはり低下する。
【００２２】
以上のような本発明に先立った本発明者等の検討の結果、多段増幅器によって構成されたＲＦ電力増幅器での低パワーおよび中間パワー時における電力付加効率(ＰＡＥ)の低下の問題が明らかとされた。
【００２３】
従って、本発明者等は本発明に先立って、出力電力制御電圧Ｖapcに応答して後段増幅器のアイドリング電流および利得を前段増幅器のアイドリング電流および利得より１次以上高次の連続関数で制御すると言う電力制御方式を検討した。
【００２４】
図９は、本発明に先立って本発明者等によって検討された出力電力制御電圧Ｖapcに応答して後段増幅器のアイドリング電流および利得を前段増幅器のアイドリング電流および利得より１次以上高次の連続関数で制御する電力制御方式を実現するＲＦ電力増幅回路の構成を示す図である。
【００２５】
図９に示したＲＦ電力増幅回路940には、アイドリング電流制御部910、920、930が接続されている。まず、ＲＦ電力増幅回路940は、多段接続された第１段増幅器941と第２段増幅器942と第３段増幅器943を含んでいる。ＲＦ電力増幅回路940の入力端子904にはＲＦ送信入力信号Ｐinが供給され、ＲＦ電力増幅回路940の出力端子905からＲＦ送信出力信号Ｐoutが生成され、また、ＲＦ電力増幅回路940の電源電圧供給端子900A、900B、900Cには電源電圧Ｖddが供給される。
【００２６】
第１段増幅器941の入力端子には入力段入力整合回路(ＭＮ)を介してＲＦ送信入力信号Ｐinが供給され、第１段増幅器941の出力端子のＲＦ増幅信号は中間段入力整合回路(ＭＮ)を介して第２段増幅器942の入力端子に供給され、第２段増幅器942の出力端子のＲＦ増幅信号は出力段入力整合回路(ＭＮ)を介して第３段増幅器943の入力端子に供給され、第３段増幅器943の出力端子からＲＦ送信出力信号Ｐoutが生成される。このＲＦ電力増幅回路940でも初段の第１段増幅器941、中間段の第２段増幅器942、最終段の第３段増幅器943の順序で、各増幅段の増幅トランジスタのデバイス・サイズが増加されている。
【００２７】
図９に示したアイドリング電流制御部910、920、930は、電圧-電流線形変換回路910と、電圧-電流線形変換係数設定回路920と、電流-電流連続関数生成回路930とによって構成されている。
【００２８】
図９の電圧-電流線形変換回路910は抵抗911、912、914、918、ＰチャンネルＭＯＳトランジスタ913、915、917、カレントミラー回路919、演算増幅器916によって構成されている。
【００２９】
図９の電圧-電流線形変換回路910では入力端子902から供給される出力電力制御電圧Ｖapcが分圧抵抗911、912によって分圧され、この分圧電圧はＰチャンネルＭＯＳトランジスタ913を介して演算増幅器916の反転入力端子に供給され、演算増幅器916の出力電圧はＰチャンネルＭＯＳトランジスタ917に供給され、ＰチャンネルＭＯＳトランジスタ917には出力電力制御電流Iapcが流れる。また、更に、カレントミラー回路919と、同一デバイス・サイズのＰチャンネルＭＯＳトランジスタ913、915と、オフセット抵抗914とによって、出力電力制御電圧Ｖapcがオフセット電圧Ｖoffsetよりも小さい場合には出力電力制御電流Ｉapcが流れない。このオフセット電圧Ｖoffsetは、抵抗914の抵抗値Ｒoffsetとカレントミラー回路919に流れる参照電流Ｉrefとの積と分圧抵抗911、912の抵抗比で決まる。
【００３０】
また、電圧-電流線形変換回路910の出力電力制御電流Ｉapcは、以下のようにして求めることができる。カレントミラー回路919の入力端子901に流れる参照入力電流Ｉrefに応答して、ＰチャンネルＭＯＳトランジスタ913、915、抵抗914にそれぞれ参照出力電流Ｉrefが流れるので、演算増幅器916の非反転入力端子の電位Ｖ+と、反転入力端子の電位Ｖ-とはそれぞれ、下記の式(４)と式(５)とで与えられる。
【００３１】
【数４】
2010200078.tif 000006
【００３２】
【数５】
2010200078.tif 000007
【００３３】
式(４)と式(５)とで、R3は抵抗918の抵抗値、Iapcは抵抗918およびＰチャンネルＭＯＳトランジスタ917に流れる電流、ＶSGはＰチャンネルＭＯＳトランジスタ913、915のソース-ゲート間電圧、Ｒoffsetは抵抗914の抵抗値、Ｉrefはカレントミラー回路919の参照出力電流、Ｒ1、Ｒ2はそれぞれ抵抗911、912の抵抗値、Ｖapcは入力端子902の出力電力制御電圧Ｖapcである。演算増幅器916は、両入力端子の電位Ｖ+、電位Ｖ-が相互に等しくなるような出力電圧をＰチャンネルＭＯＳトランジスタ917に供給するので、式(４)と式(５)とから出力電力制御電流Iapcとオフセット電圧Ｖoffsetは式(６)と式(７)のように求められるようになり、出力電力制御電流Iapcは出力電力制御電圧Ｖapcに対して1次の連続関数となる。
【００３４】
【数６】
2010200078.tif 000008
【００３５】
【数７】
2010200078.tif 000009
【００３６】
式(６)から、出力電力制御電圧Ｖapcがオフセット電圧Ｖoffsetよりも大きくなる動作領域でのみ、出力電力制御電流Iapcと出力電力制御電圧Ｖapcが線形特性(1次の連続関数)となることが理解される。また、出力電力制御電圧Ｖapcがオフセット電圧Ｖoffsetよりも小さくなる動作領域では、演算増幅器916の非反転入力端子の電位Ｖ+が反転入力端子の電位V-よりも大きくなるため、演算増幅器916の出力電圧は電源電圧Ｖdd付近まで上昇し、PチャンネルMOSトランジスタ917のドレイン電流が流れないため、出力電力制御電流Ｉapcは流れない。これによって、ＲＦ電力増幅回路を動作させない、すなわち、出力電力制御電流Ｉapcを流さない場合に、出力電力制御電圧Ｖapcに含まれる微弱な雑音成分によって、出力電力制御電流Ｉapcが流れ、ＲＦ電力増幅回路が動作してしまうことを避けることが可能となる。なぜなら、オフセット電圧Ｖoffsetが０、すなわち、抵抗914の抵抗値Ｒoffsetが無い場合には、出力電力制御電圧Ｖapcから入力される可能性のある雑音電圧に比例した出力電力制御電流Iapcが流れてしまうからである。
【００３７】
電圧-電流線形変換係数設定回路920は複数のカレントミラー回路を含んでおり、ＲＦ電力増幅回路940の初段の第１段増幅器941のアイドリング電流はＰチャンネルＭＯＳトランジスタ917、924のミラー比と、ＮチャンネルＭＯＳトランジスタ925、926のミラー比と、ＰチャンネルＭＯＳトランジスタ927、921のミラー比との乗算で決定される。
【００３８】
まず、電圧-電流線形変換係数設定回路920のＰチャンネルＭＯＳトランジスタ921の出力電流は、電流-電流連続関数生成回路930に含まれるゲート・ドレイン接続のバイアス用ＮチャンネルＭＯＳトランジスタ931に供給される。バイアス用ＮチャンネルＭＯＳトランジスタ931とＲＦ電力増幅回路940の初段の第１段増幅器941のソース接地ＮチャンネルＭＯＳトランジスタはカレントミラー接続されているので、初段の第１段増幅器941のソース接地ＮチャンネルＭＯＳトランジスタのアイドリング電流はＰチャンネルＭＯＳトランジスタ921からの出力電流によって設定される。従って、初段の第１段増幅器941のアイドリング電流は、出力電力制御電圧Ｖapcの線形の連続関数となる。
【００３９】
また、電圧-電流線形変換係数設定回路920のＰチャンネルＭＯＳトランジスタ922の出力電流は、電流-電流連続関数生成回路930に含まれるゲート・ドレイン接続のバイアス用ＮチャンネルＭＯＳトランジスタ932に供給される。バイアス用ＮチャンネルＭＯＳトランジスタ932とＲＦ電力増幅回路940の中間段の第２段増幅器942のソース接地ＮチャンネルＭＯＳトランジスタはカレントミラー接続されているので、中間段の第２段増幅器942のソース接地ＮチャンネルＭＯＳトランジスタのアイドリング電流はＰチャンネルＭＯＳトランジスタ922からの出力電流によって設定される。従って、中間段の第２段増幅器942のアイドリング電流も、出力電力制御電圧Ｖapcの線形の連続関数となる。
【００４０】
次に電圧-電流線形変換係数設定回路920の他のＰチャンネルＭＯＳトランジスタ923の出力電流は電流-電流連続関数生成回路930に含まれる電流２乗回路935の電流入力端子Ｉinに供給され、電流２乗回路935の電流出力端子Ｉoutから生成される入力電流の２乗に比例する出力電流は電流-電流連続関数生成回路930に含まれるゲート・ドレイン接続のバイアス用ＮチャンネルＭＯＳトランジスタ933に供給される。バイアス用ＮチャンネルＭＯＳトランジスタ933とＲＦ電力増幅回路940の最終段の第３段増幅器943のソース接地ＮチャンネルＭＯＳトランジスタとはカレントミラー接続されているので、最終段の第３段増幅器943のソース接地ＮチャンネルＭＯＳトランジスタのアイドリング電流はＰチャンネルＭＯＳトランジスタ923の出力電流によって設定される。従って、最終段の第３段増幅器943のアイドリング電流は、出力電力制御電圧Ｖapcの２乗の連続関数となる。
【００４１】
図１０は、図９に示した本発明に先立って本発明者等によって検討されたＲＦ電力増幅回路の電流-電流連続関数生成回路930に含まれる電流２乗回路935の構成を示す図である。
【００４２】
図１０に示す電流２乗回路935は、電流２乗基本回路1010、誤差補正回路1020、電流減算回路1030によって構成されている。電流２乗回路935は、入力端子1002から供給される電流Iinの２乗に比例する出力電流Ioutを出力端子1003から生成する機能を有している。
【００４３】
電流２乗基本回路1010は、略等しいチャンネル長Ｌpと略等しいチャンネル幅Ｗpとを持つ５個のPチャンネルＭＯＳトランジスタ1013、1014、1015、1016、1017と、略等しいチャンネル長Ｌnを持つ２個のＮチャンネルＭＯＳトランジスタ1011、1012とで構成されている。ＮチャンネルＭＯＳトランジスタ1012のチャンネル幅Ｗn1012は、ＮチャンネルＭＯＳトランジスタ1011のチャンネル幅Ｗn1011の略２倍に設定されている。
【００４４】
従って、バイアス供給端子1001に供給されるバイアス電圧Ｖbiasに応答して、バイアス電流Ｉ0とその２倍のバイアス電流２Ｉ0とがＮチャンネルＭＯＳトランジスタ1011とＮチャンネルＭＯＳトランジスタ1012とにそれぞれ流れるものである。更に、カレントミラー接続された２個のPチャンネルＭＯＳトランジスタ1016、1017には等しい電流Ｉ1が流れ、またダイオード接続(ゲートとドレインが接続)されたPチャンネルＭＯＳトランジスタ1016に接続されたPチャンネルＭＯＳトランジスタ1015には電流入力端子1002に供給される入力電流Ｉinに応答して電流Ｉ2が流れるものである。
【００４５】
ダイオード接続のPチャンネルＭＯＳトランジスタ1016の両端間電圧をＶ1として、PチャンネルＭＯＳトランジスタ1015のソース・ドレイン間電圧をＶ2として、PチャンネルＭＯＳトランジスタ1017のソース・ドレイン間電圧をＶ3として、５個のPチャンネルＭＯＳトランジスタ1013〜1017のしきい値電圧をＶTHとして、βをμＣOXＷ／Ｌ(μ：キャリアの移動度、ＣOX：単位面積当たりのゲート容量、W：ゲート幅、L：ゲート長)として、電流２乗回路935の電流２乗基本回路1010の出力電流をＩSQRとすると、次の関係が得られる。
【００４６】
【数８】
2010200078.tif 000010
【００４７】
【数９】
2010200078.tif 000011
【００４８】
【数１０】
2010200078.tif 000012
【００４９】
【数１１】
2010200078.tif 000013
【００５０】
【数１２】
2010200078.tif 000014
【００５１】
式(９)と式(１０)とから、電流Ｉ1と電流Ｉ2との和は次式(１３)のように求められる。
【００５２】
【数１３】
2010200078.tif 000015
【００５３】
式(１１)と式(１３)とから、電流Ｉ1と電流Ｉ2との和は次式(１４)のように求められる。
【００５４】
【数１４】
2010200078.tif 000016
【００５５】
式(９)と式(１０)とから、電流Ｉ2と電流Ｉ1との差である入力端子1002の電流Iinは、次式(１５)のように求められる。
【００５６】
【数１５】
2010200078.tif 000017
【００５７】
式(１１)と式(１５)とから、次式(１６)が求められる。
【００５８】
【数１６】
2010200078.tif 000018
【００５９】
式(１６)から、次式(１７)が求められる。
【００６０】
【数１７】
2010200078.tif 000019
【００６１】
式(８)から、次式(１８)が求められる。
【００６２】
【数１８】
2010200078.tif 000020
【００６３】
式(１７)と式(１８)とを式(１４)に代入することによって、次式(１９)が求められる。
【００６４】
【数１９】
2010200078.tif 000021
【００６５】
式(１２)と式(１９)から、電流２乗回路935の電流２乗基本回路1010の出力電流ＩSQRは次式(２０)のように求められる。
【００６６】
【数２０】
2010200078.tif 000022
【００６７】
この式(２０)から、電流２乗基本回路1010の出力電流ＩSQRの値はバイアス電流Ｉ0の値に反比例する一方、電流入力端子1002の入力電流Ｉinの値の２乗に比例して連続的に変化するものであることが理解される。
【００６８】
しかし、電流入力端子1002の入力電流Ｉinが極めて小さな値となり略ゼロとなると、電流２乗基本回路1010の出力電流ＩSQRも極めて小さな値となって略ゼロとなると、回路接続ノード1018の電位が低下する。この回路接続ノード1018の電位の低下によりＮチャンネルＭＯＳトランジスタ1012がバイアス電流２Ｉ0を流すことが不可能となり、電流２乗基本回路1010の出力電流ＩSQRに誤差電流成分が含まれるようになる。この誤差電流成分は、電源電圧変動依存性および温度変動依存性を含むものである。
【００６９】
電流２乗回路935の誤差補正回路1020および電流減算回路1030は、電流２乗回路935の出力電流ＩSQRに含まれる誤差電流成分を補償するように動作するものである。誤差補正回路1020は電流２乗基本回路1010と同様に５個のPチャンネルＭＯＳトランジスタと２個のＮチャンネルＭＯＳトランジスタとによって構成されている。しかし、電流２乗基本回路1010と異なり、誤差補正回路1020には電流入力端子1002はなく入力電流Ｉinは供給されない。
【００７０】
電流減算回路1030のＮチャンネルＭＯＳトランジスタ1032、1034によって構成されたカレントミラーに誤差補正回路1020の出力の誤差補償電流が供給され、減算回路1030のＮチャンネルＭＯＳトランジスタ1031、1033によって構成されたカレントミラーに、電流２乗基本回路1010の出力電流ＩSQRが供給される。またカレントミラーのＮチャンネルＭＯＳトランジスタ1033のドレインの回路接続ノード1037には、カレントミラー1036とＮチャンネルＭＯＳトランジスタ1032、1034によって構成されたカレントミラーとを介して、誤差補正回路1020の出力の誤差補償電流が供給される。従って、電流２乗基本回路1010の電流入力端子1002の入力電流Ｉinが極めて小さな値となった場合の出力電流ＩSQRに含まれる誤差電流成分は、カレントミラーのＮチャンネルＭＯＳトランジスタ1033のドレインの回路接続ノード1037において誤差補正回路1020の出力の誤差補償電流によってキャンセルされることが可能となる。また、電流２乗基本回路1010の電流入力端子1002の入力電流Ｉinが大きな値となると、上記の式(２０)に従った値を持つ電流２乗基本回路1010の出力電流ＩSQRは減算回路1030のカレントミラーのＮチャンネルＭＯＳトランジスタ1031、1033と２個のＰチャンネルＭＯＳトランジスタによって構成されたカレントミラー1035とを介して電流２乗回路935の出力端子1003から電流２乗回路935の出力電流Ｉoutとして出力される。
【００７１】
尚、下記参考文献１には、アナログＣＭＯＳ回路を使用して上記の式(２０)に従って入力電流の値の２乗に比例する出力電流を生成することが記載されている。
【００７２】
［参考文献１］  ＫＬＡＡＳ．  ＢＵＬＴ  ｅｔ  ａｌ，“Ａ  ＣＬＡＳＳ  ｏｆ  Ａｎａｌｏｇ  ＣＭＯＳ  Ｃｉｒｃｕｉｔｓ  Ｂａｓｅｄ  ｏｎ  ｔｈｅ  Ｓｑｕａｒｅ−Ｌａｗ  Ｃｈａｒａｃｔｅｒｉｓｔｉｃ  ｏｆ  ａｎ  ＭＯＳ  Ｔｒａｎｓｉｓｔｏｒ  ｉｎ  Ｓａｔｕｒａｔｉｏｎ”，  ＩＥＥＥ  ＪＯＵＲＮＡＬ  ＯＦ  ＳＯＬＩＤ−ＳＴＡＴＥ  ＣＩＲＣＵＩＴＳ，  ＶＯＬ．ＳＣ−２２，  ＮＯ．３，  ＪＵＮＥ  １９８７，  ＰＰ．３５７〜３６５．
上述したように、図９に示すＲＦ電力増幅回路の構成と図１０に示す電流２乗回路の構成とを使用して、出力電力制御電圧Ｖapcに応答して後段増幅器のアイドリング電流および利得を前段増幅器よりも１次以上高次の連続関数で制御すると言う電力制御方式の採用によって、低パワーおよび中間パワー時における電力付加効率(ＰＡＥ)の低下を軽減することが可能となるものである。
【００７３】
しかし、本発明に先立った本発明者等による検討によって、図１０に示す電流２乗回路935は下記のような問題を有することが明らかとなった。
【００７４】
図１１は、図９のＲＦ電力増幅回路の構成と図１０の電流２乗回路の構成とを使用した場合に、電源電圧ＶDDが３．５ボルトと２．９ボルトとの場合に後段増幅器(３段目)のアイドリング電流のシミュレーション結果を示す図である。
【００７５】
尚、図１１において、横軸は出力電力制御電圧Ｖapcであり、縦軸は３段目の後段増幅器のアイドリング電流ＩIDLである。この図１１から、電源電圧ＶDDが３．５ボルトから２．９ボルトに低下すると、３段目の後段増幅器のアイドリング電流ＩIDLが低下することが理解される。
【００７６】
図１２は、図９のＲＦ電力増幅回路の構成と図１０の電流２乗回路の構成とを使用した場合に、電源電圧ＶDDが３．５ボルトと２．９ボルトとの場合に後段増幅器(３段目)の出力端子の送信出力電力Ｐoutのシミュレーション結果を示す図である。
【００７７】
尚、図１２において、横軸は出力電力制御電圧Ｖapcであり、縦軸は３段目の後段増幅器の送信出力電力Ｐoutである。この図１２から、電源電圧ＶDDが３．５ボルトから２．９ボルトに低下すると、低パワーの送信出力電力Ｐoutが著しく低下することが理解される。
【００７８】
このように、図９に示すＲＦ電力増幅回路の構成と図１０に示す電流２乗回路の構成とを使用した場合には、電源電圧Ｖddが低下すると、後段増幅器(３段目)のアイドリング電流ＩIDLと送信出力電力Ｐoutが低下するものである。その原因を、本発明者等が検討したところ、以下のようなメカニズムが明らかとされた。
【００７９】
すなわち、図１０に示す電流２乗回路935の電流２乗基本回路1010の出力電流ＩSQRが上記の式(２０)のように理想的な特性となるのは、電源電圧Ｖddが十分高い値であって、電流２乗基本回路1010を構成するＭＯＳトランジスタが飽和領域で動作する場合に限定されるものである。ダイオード接続されたトランジスタ1013とトランジスタ1014とトランジスタ1016が飽和領域で動作するには、ソース・ドレイン間電圧ＶSDがしきい値電圧Ｖthよりも大きい必要があり、トランジスタ1011とトランジスタ1012とトランジスタ1015とトランジスタ1017が飽和領域で動作するには、ソース・ドレイン間電圧ＶSDが、ソース・ゲート間電圧ＶSGとしきい値電圧Ｖthとの差ＶSG−Ｖthよりも大きい必要がある。このような場合にのみ、上記の式(２０)に従って電流２乗基本回路1010の出力電流ＩSQRの値はバイアス電流Ｉ0の値に反比例する一方、電流入力端子1002の入力電流Ｉinの値の２乗に比例して連続的に変化するものである。
【００８０】
しかし、上述のように電源電圧Ｖddが低下すると、電流２乗基本回路1010を構成する電源電圧端子1000と接地電位との間に直列接続されたトランジスタ、例えばトランジスタ1011と1013と1014や、トランジスタ1016と1015と1012が、飽和領域で動作するのに必要なソース・ドレイン間電圧ＶSDの和が、電源電圧よりも大きくなってしまい、線形領域で動作するのでドレイン電流はソース・ドレイン間電圧ＶSDの低下に従って減少する。従って、バイアス供給端子1001に供給されるバイアス電圧Ｖbiasに応答して、バイアス電流Ｉ0とその２倍のバイアス電流２Ｉ0とがＮチャンネルＭＯＳトランジスタ1011とＮチャンネルＭＯＳトランジスタ1012とにそれぞれ流れなくなる。すなわち、電流２乗基本回路1010で、トランジスタ1011の電流はバイアス電流Ｉ0よりも低下して、トランジスタ1012の電流も２倍のバイアス電流２Ｉ0よりも低下するようになる。
【００８１】
以上のようなメカニズムによって、図９に示すＲＦ電力増幅回路の構成と図１０に示す電流２乗回路の構成とを使用した場合には、電源電圧Ｖddが低下すると後段増幅器(３段目)のアイドリング電流ＩIDLと送信出力電力Ｐoutが低下すると言う問題が、本発明に先立った本発明者等の検討の結果、明らかとされた。
【００８２】
本発明は、以上のような本発明に先立った本発明者等の検討の結果、なされたものである。
【００８３】
従って、本発明の目的とするところは、ＲＦ電力増幅回路の電源電圧の低下時における送信出力電力の低下を軽減することにある。
【００８４】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００８５】
本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。
【００８６】
すなわち、本発明の代表的なＲＦ電力増幅回路は、増幅器(Ｑ１)と、制御部(１００、１０１)とを具備する。
【００８７】
前記増幅器(Ｑ１)の入力端子はＲＦ送信入力信号に応答して、前記増幅器(Ｑ１)の出力端子からＲＦ送信出力信号が生成される。
【００８８】
前記制御部(１００、１０１)は、第１制御部(１００)と第２制御部(１０１)とを含む。
【００８９】
前記第１制御部(１００)は、第１制御入力端子に供給される出力電力制御電圧(Ｖapc)に応答して第１制御出力端子から第１出力電流(ＩIN)を生成する。
【００９０】
前記第２制御部(１０１) は、第２制御入力端子に供給される前記第１制御部(１００)の前記第１出力電流(ＩIN)に応答して第２制御出力端子から前記増幅器の増幅トランジスタ(Ｑ１)のアイドリング電流を決定するための第２出力電流(ＩSQR)を生成する。
【００９１】
前記出力電力制御電圧(Ｖapc)の最大値(Ｖapc(max))は所定の電圧値に設定され、前記第１制御部(１００)の前記第１制御出力端子から生成される前記第１出力電流(ＩIN)の最大値(ＩIN(max))は所定の電流値に設定される。
【００９２】
前記第２制御部(１０１) は、前記第１制御部(１００)の前記第１出力電流(ＩIN)に応答して前記第２出力電流(ＩSQR)を生成する複数のＭＯＳトランジスタ(Ｍ１〜Ｍ４)を含む(図１参照)。
【００９３】
前記第２制御部(１０１)の前記複数のＭＯＳトランジスタ(Ｍ１〜Ｍ４)は、前記第１制御部(１００)の前記所定の最大値(ＩIN(max))に設定された前記第１出力電流(ＩIN)に応答してそのサブスレッシュホールド領域で動作することを特徴とする(図２。図３参照)。
【００９４】
従って、前記第２制御部(１０１)の前記複数のＭＯＳトランジスタはソース・ゲート間電圧がしきい値電圧より低いサブスレッシュホールド領域で動作するものである。従って、前記第２制御部(１０１)は低い電源電圧(ＶDD)で動作することが可能となり、ＲＦ電力増幅回路の電源電圧の低下時における送信出力電力の低下を軽減することが可能となる。
【発明の効果】
【００９５】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００９６】
すなわち、ＲＦ電力増幅回路の電源電圧の低下時における送信出力電力の低下を軽減することができる。
【図面の簡単な説明】
【００９７】
【図１】図１は、本発明の実施の形態１によるＲＦ電力増幅回路の構成を示すブロック図である。
【図２】図２は、ＭＯＳトランジスタのサブスレッシュホールド特性を説明する図である。
【図３】図３は、出力電力制御電圧Ｖapcが所定の値の範囲において、図１の電流２乗変換回路１０１に含まれた４個のＭＯＳトランジスタＭ１〜Ｍ４がサブスレッシュホールド領域で動作可能なことを示すシミュレーション結果を示す図である。
【図４】図４は、図１に示す電圧-電流変換回路１００と電流２乗変換回路１０１を含む本発明の実施の形態１によるＲＦ電力増幅回路において、電源電圧ＶDDが３．５ボルトと２．９ボルトとの場合に後段増幅器(３段目)のアイドリング電流のシミュレーション結果を示す図である。
【図５】図５は、図１に示す電圧-電流変換回路１００と電流２乗変換回路１０１を含む本発明の実施の形態１によるＲＦ電力増幅回路において、電源電圧ＶDDが３．５ボルトと２．９ボルトとの場合に後段増幅器(３段目)の出力端子の送信出力電力Ｐoutのシミュレーション結果を示す図である。
【図６】図６は、本発明の実施の形態２によるＲＦ電力増幅回路の構成を示す図である。
【図７】図７は、本発明の実施の形態３により多段増幅器によって構成されたＲＦ電力増幅回路の構成を示す図である。
【図８】図８は、本発明の実施の形態４によるＲＦパワーモジュールの構成を示すブロック図である。
【図９】図９は、本発明に先立って本発明者等によって検討された出力電力制御電圧Ｖapcに応答して後段増幅器のアイドリング電流および利得を前段増幅器のアイドリング電流および利得より１次以上高次の連続関数で制御する電力制御方式を実現するＲＦ電力増幅回路の構成を示す図である。
【図１０】図１０は、図９に示した本発明に先立って本発明者等によって検討されたＲＦ電力増幅回路の電流-電流連続関数生成回路に含まれる電流２乗回路の構成を示す図である。
【図１１】図１１は、図９のＲＦ電力増幅回路の構成と図１０の電流２乗回路の構成とを使用した場合に、電源電圧ＶDDが３．５ボルトと２．９ボルトとの場合に後段増幅器(３段目)のアイドリング電流のシミュレーション結果を示す図である。
【図１２】図１２は、図９のＲＦ電力増幅回路の構成と図１０の電流２乗回路の構成とを使用した場合に、電源電圧ＶDDが３．５ボルトと２．９ボルトとの場合に後段増幅器(３段目)の出力端子の送信出力電力Ｐoutのシミュレーション結果を示す図である。
【発明を実施するための形態】
【００９８】
１．実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００９９】
〔１〕本発明の代表的な実施の形態によるＲＦ電力増幅回路は、増幅器(Ｑ１)と、制御部(１００、１０１)とを具備する。
【０１００】
前記増幅器(Ｑ１)の入力端子はＲＦ送信入力信号に応答可能とされ、前記増幅器(Ｑ１)の出力端子からＲＦ送信出力信号が生成可能とされている。
【０１０１】
前記制御部(１００、１０１)は、第１制御部(１００)と第２制御部(１０１)とを含むものである。
【０１０２】
前記第１制御部(１００)は、第１制御入力端子に供給される出力電力制御電圧(Ｖapc)に応答して第１制御出力端子から第１出力電流(ＩIN)を生成可能とされている。
【０１０３】
前記第２制御部(１０１)は、第２制御入力端子に供給される前記第１制御部(１００)の前記第１出力電流(ＩIN)に応答して第２制御出力端子から前記増幅器の増幅トランジスタ(Ｑ１)のアイドリング電流を決定するための第２出力電流(ＩSQR)を生成可能とされている。
【０１０４】
前記出力電力制御電圧(Ｖapc)の最大値(Ｖapc(max))は所定の電圧値に設定されることによって、前記第１制御部(１００)の前記第１制御出力端子から生成される前記第１出力電流(ＩIN)の最大値(ＩIN(max))は所定の電流値に設定されるものである。
【０１０５】
前記第２制御部(１０１) は、前記第１制御部(１００)の前記第１出力電流(ＩIN)に応答して前記第２出力電流(ＩSQR)を生成する複数のＭＯＳトランジスタ(Ｍ１〜Ｍ４)を含むものである(図１参照)。
【０１０６】
前記第２制御部(１０１)の前記複数のＭＯＳトランジスタ(Ｍ１〜Ｍ４)は、前記第１制御部(１００)の前記所定の最大値(ＩIN(max))に設定された前記第１出力電流(ＩIN)に応答してそのサブスレッシュホールド領域で動作することを特徴とするものである(図２、図３参照)。
【０１０７】
前記実施の形態によれば、前記第２制御部(１０１)の前記複数のＭＯＳトランジスタはソース・ゲート間電圧がしきい値電圧より低いサブスレッシュホールド領域で動作するものである。従って、前記第２制御部(１０１)は低い電源電圧(ＶDD)で動作することが可能となり、ＲＦ電力増幅回路の電源電圧の低下時における送信出力電力の低下を軽減することが可能となる。
【０１０８】
好適な実施の形態では、前記増幅器(Ｑ１)は、多段増幅器の後段増幅器である。
【０１０９】
前記多段増幅器は、前記後段増幅器にＲＦ増幅信号を供給する前段増幅器(Ｑ７１５、７１６)を含むものである。
【０１１０】
前記出力電力制御電圧(Ｖapc)に応答して、前記前段増幅器(Ｑ７１５、Ｑ７１６)のアイドリング電流は第１の連続関数に従って連続的に変化して、前記後段増幅器(Ｑ１)の前記アイドリング電流は第２の連続関数に従って連続的に変化するものである。
【０１１１】
前記第２の連続関数は、前記第１の連続関数より１次以上高次の関数であることを特徴とする(図７参照)。
【０１１２】
前記好適な実施の形態によれば、多段増幅段を含むＲＦ電力増幅回路の低パワーおよび中間パワー時における電力付加効率(ＰＡＥ)の低下を軽減することができる。
【０１１３】
他の好適な実施の形態では、前記前段増幅器の増幅トランジスタ(Ｑ７１５、Ｑ７１６)のデバイス・サイズよりも前記後段増幅器の前記増幅トランジスタ(Ｑ１)のデバイス・サイズが大きく設定されている。
【０１１４】
更に他の好適な実施の形態では、前記第２制御部(１０１)の前記複数のＭＯＳトランジスタ(Ｍ１〜Ｍ４)は、第１ＭＯＳトランジスタ(Ｍ１)と、第２ＭＯＳトランジスタ(Ｍ２)と、第３ＭＯＳトランジスタ(Ｍ３)と、第４ＭＯＳトランジスタ(Ｍ４)とを含むものである。
【０１１５】
前記第１ＭＯＳトランジスタ(Ｍ１)のゲートとドレインとが接続され、前記第２ＭＯＳトランジスタ(Ｍ２) のゲートとドレインとが接続されている。
【０１１６】
前記第１ＭＯＳトランジスタ(Ｍ１)のドレイン・ソース電流経路と前記第２ＭＯＳトランジスタ(Ｍ２)のドレイン・ソース電流経路との直列接続に、前記第１制御部(１００)の前記第１出力電流(ＩIN)が供給可能とされている。
【０１１７】
前記第２ＭＯＳトランジスタ(Ｍ２)のゲートに略一定のバイアス電流(Ｉ0)を流すことが可能とされた前記第３ＭＯＳトランジスタ(Ｍ３)のゲートが接続され、前記第３ＭＯＳトランジスタ(Ｍ３)のソースには前記第２出力電流(ＩSQR)を流すことが可能とされた前記第４ＭＯＳトランジスタ(Ｍ４)のゲートが接続されている。
【０１１８】
前記第２出力電流(ＩSQR)は、前記第１出力電流(ＩIN)の２乗に比例した電流であることを特徴とする(図７参照)。
【０１１９】
また別の好適な実施の形態では、前記ＲＦ電力増幅回路は、第１のバイアス用トランジスタ(Ｑ７０９、Ｑ７１０)と第２のバイアス用トランジスタ(Ｑ２)とを更に具備する。
【０１２０】
前記第１のバイアス用トランジスタ(Ｑ７０９、Ｑ７１０)は前記前段増幅器の前記増幅トランジスタ(Ｑ７１５、Ｑ７１６)とカレントミラー接続されており、前記第２のバイアス用トランジスタ(Ｑ２)は前記後段増幅器の前記増幅トランジスタ(Ｑ１)とカレントミラー接続されている。
【０１２１】
前記前段増幅器(Ｑ７１５、Ｑ７１６)の前記アイドリング電流を前記第１の連続関数に従って連続的に変化するための第１のバイアス電流が、前記第１のバイアス用トランジスタ(Ｑ７０９、Ｑ７１０)に供給されるものである。
【０１２２】
前記後段増幅器(Ｑ１)の前記アイドリング電流を前記第２の連続関数に従って連続的に変化するための第２のバイアス電流が、前記第２のバイアス用トランジスタ(Ｑ２)に供給されるものであることを特徴とする(図６、図７参照)。
【０１２３】
具体的な一つの実施の形態では、前記制御部(１００、１０１)はＣＭＯＳトランジスタを含むモノリシック集積回路で構成されたことを特徴とする。
【０１２４】
他の具体的な一つの実施の形態では、前記前段増幅器の前記増幅トランジスタ(Ｑ７１５、Ｑ７１６)と前記後段増幅器の前記増幅トランジスタ(Ｑ１)と前記第１のバイアス用トランジスタ(Ｑ７０９、Ｑ７１０)と前記第２のバイアス用トランジスタ(Ｑ２)とは、ＭＯＳトランジスタで構成されたことを特徴とする(図７参照)。
【０１２５】
更に他の具体的な一つの実施の形態では、前記前段増幅器の前記増幅トランジスタ(Ｑ７１５、Ｑ７１６)と前記後段増幅器の前記増幅トランジスタ(Ｑ１)と前記第１のバイアス用トランジスタ(Ｑ７０９、Ｑ７１０)と前記第２のバイアス用トランジスタ(Ｑ２)とは、バイポーラ・トランジスタで構成されたことを特徴とする(図６参照)。
【０１２６】
より具体的な一つの実施の形態は、前記ＭＯＳトランジスタはＬＤＭＯＳトランジスタであることを特徴とする。
【０１２７】
他のより具体的な一つの実施の形態は、前記バイポーラ・トランジスタはヘテロ接合バイポーラ・トランジスタであることを特徴とする。
【０１２８】
〔２〕本発明の別の観点の代表的な実施の形態によるＲＦパワーモジュールは、第１の周波数帯域のＲＦ送信入力信号(Ｐin_GSM)を増幅する第１のＲＦ電力増幅回路(811)と、第２の周波数帯域のＲＦ送信入力信号(Ｐin_DCS)を増幅する第２のＲＦ電力増幅回路(821)と、出力電力制御部(830、815)とを具備する。
【０１２９】
前記出力電力制御部(830、815)は、第１の電力検波器(832)と、第２の電力検波器(833)と、誤差増幅器(834)とを含むものである。
【０１３０】
前記第１の電力検波器(832)は、前記第１のＲＦ電力増幅回路(811)の出力端子から生成される第１のＲＦ送信信号のレベルを検出する。
【０１３１】
前記第２の電力検波器(833)は、前記第２のＲＦ電力増幅回路(821)の出力端子から生成される第２のＲＦ送信信号のレベルを検出する。
【０１３２】
前記誤差増幅器(834)は、外部制御電圧(Ｖramp)と前記第１の電力検波器(832)および前記第２の電力検波器(833)の検波出力電圧(Ｖdet)との差に応答して出力電力制御電圧(Ｖapc)を生成する(図８参照)。
【０１３３】
前記第１のＲＦ電力増幅回路(811)と前記第２のＲＦ電力増幅回路(821)の各ＲＦ電力増幅回路は、増幅器(Ｑ１)と、制御部(１００、１０１)とを具備する。
【０１３４】
前記増幅器(Ｑ１)の入力端子はＲＦ送信入力信号に応答可能とされ、前記増幅器(Ｑ１)の出力端子からＲＦ送信出力信号が生成可能とされている。
【０１３５】
前記制御部(１００、１０１)は、第１制御部(１００)と第２制御部(１０１)とを含むものである。
【０１３６】
前記第１制御部(１００)は、第１制御入力端子に供給される出力電力制御電圧(Ｖapc)に応答して第１制御出力端子から第１出力電流(ＩIN)を生成可能とされている。
【０１３７】
前記第２制御部(１０１)は、第２制御入力端子に供給される前記第１制御部(１００)の前記第１出力電流(ＩIN)に応答して第２制御出力端子から前記増幅器の増幅トランジスタ(Ｑ１)のアイドリング電流を決定するための第２出力電流(ＩSQR)を生成可能とされている。
【０１３８】
前記出力電力制御電圧(Ｖapc)の最大値(Ｖapc(max))は所定の電圧値に設定されることによって、前記第１制御部(１００)の前記第１制御出力端子から生成される前記第１出力電流(ＩIN)の最大値(ＩIN(max))は所定の電流値に設定されるものである。
【０１３９】
前記第２制御部(１０１) は、前記第１制御部(１００)の前記第１出力電流(ＩIN)に応答して前記第２出力電流(ＩSQR)を生成する複数のＭＯＳトランジスタ(Ｍ１〜Ｍ４)を含むものである(図１参照)。
【０１４０】
前記第２制御部(１０１)の前記複数のＭＯＳトランジスタ(Ｍ１〜Ｍ４)は、前記第１制御部(１００)の前記所定の最大値(ＩIN(max))に設定された前記第１出力電流(ＩIN)に応答してそのサブスレッシュホールド領域で動作することを特徴とするものである(図２、図３参照)。
【０１４１】
前記実施の形態によれば、前記第２制御部(１０１)の前記複数のＭＯＳトランジスタはソース・ゲート間電圧がしきい値電圧より低いサブスレッシュホールド領域で動作するものである。従って、前記第２制御部(１０１)は低い電源電圧(ＶDD)で動作することが可能となり、ＲＦ電力増幅回路の電源電圧の低下時における送信出力電力の低下を軽減することが可能となる。
２．実施の形態の詳細
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
【０１４２】
［実施の形態１］
《ＲＦ電力増幅回路の構成》
図１は、本発明の実施の形態１によるＲＦ電力増幅回路の構成を示す図である。
【０１４３】
図１に示すＲＦ電力増幅回路は、多段増幅器によって構成されたＲＦ電力増幅回路の最終段増幅器としてのＮチャンネルＭＯＳトランジスタＱ１を含んでいる。トランジスタＱ１のソースは接地電位に接続され、ゲートには前段からのＲＦ増幅出力信号が供給される入力端子１２３に接続され、ドレインはインダクター１１６を介して電源電圧供給端子１２０に接続されるとともに出力端子１２４に接続されている。
【０１４４】
最終段増幅器のトランジスタＱ１のゲートには、抵抗１１１を介してゲート・ドレイン接続のバイアス用ＮチャンネルＭＯＳトランジスタＱ２が接続されている。ゲート・ドレイン接続のバイアス用ＮチャンネルＭＯＳトランジスタＱ２に電流２乗変換回路１０１の出力端子が接続され、電流２乗変換回路１０１の入力端子に電圧-電流変換回路１００の出力端子が接続されている。
【０１４５】
《電流２乗変換回路１０１の構成》
電流２乗変換回路１０１は、６個のＰチャンネルＭＯＳトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４、Ｍ３０、Ｍ３１を含んでいる。電流２乗変換回路１０１の入力端子と電源電圧供給端子１２０との間には、ドレイン・ゲート接続のトランジスタＭ２のドレイン・ソース電流経路とドレイン・ゲート接続のトランジスタＭ１のドレイン・ソース電流経路とが直列接続されている。接地電位と電源電圧供給端子１２０との間に、トランジスタＭ３のドレイン・ソース電流経路とトランジスタＭ３１のドレイン・ソース電流経路と直列接続されている。トランジスタＭ３のゲートにはトランジスタＭ２のドレインとゲートが接続され、トランジスタＭ３１のゲートにはトランジスタＭ３０のドレインとゲートとが接続されている。電流２乗変換回路１０１の出力端子と電源電圧供給端子１２０との間には、トランジスタＭ４のドレイン・ソース電流経路が接続され、トランジスタＭ４のゲートはトランジスタＭ３１のドレインとトランジスタＭ３のソースが接続された接続ノードに接続されている。
【０１４６】
また、トランジスタＭ３０のドレインはバイアス電流入力端子１２５に接続され、バイアス電流入力端子１２５にゲートが略一定のバイアス電圧に設定されたソース接地のＮチャンネルＭＯＳトランジスタのドレインが接続されることによって、バイアス電流入力端子１２５に略一定のバイアス電流Ｉ0が流されている。例えば、トランジスタＭ３０とトランジスタＭ３１のデバイス・サイズ比を１：１とすると、トランジスタＭ３１とトランジスタＭ３との直列接続に略一定のバイアス電流Ｉ0が流されるものとなる。
【０１４７】
《電圧-電流変換回路１００の構成および動作》
出力電力制御電圧Ｖapcが供給される電圧-電流変換回路１００は、分圧抵抗１１３、１１４、演算増幅器ＯＰ１、抵抗１１２、ＰチャンネルＭＯＳトランジスタＭ１０、Ｍ１１、ＮチャンネルＭＯＳトランジスタＭ１２、Ｍ１３を含んでいる。出力電力制御電圧Ｖapcが供給される入力端子１２１と接地電位との間には２個の分圧抵抗１１３、１１４が直列接続され、２個の分圧抵抗１１３、１１４が接続された接続ノードは演算増幅器ＯＰ１の反転入力端子が接続される。演算増幅器ＯＰ１の出力端子は２個のＰチャンネルＭＯＳトランジスタＭ１０、Ｍ１１のゲートに共通接続され、２個のＰチャンネルＭＯＳトランジスタＭ１０、Ｍ１１のソースは電源電圧供給端子１２０に共通接続されている。２個のトランジスタＭ１０、Ｍ１１の一方のトランジスタＭ１０のドレインは、演算増幅器ＯＰ１の非反転入力端子に接続されるとともに抵抗１１２を介して接地電位に接続される。また、２個のトランジスタＭ１０、Ｍ１１の他方のトランジスタＭ１１のドレインは、ＮチャンネルＭＯＳトランジスタＭ１２のゲートおよびドレインとＮチャンネルＭＯＳトランジスタＭ１３のゲートに共通接続されて、トランジスタＭ１３のドレインは電圧-電流変換回路１００の出力端子に接続されている。
【０１４８】
出力電力制御電圧Ｖapcが電圧-電流変換回路１００の入力端子１２１に印加されると、分圧抵抗１１３、１１４によって生成される分圧電圧が演算増幅器ＯＰ１の反転入力端子に供給される。すると、演算増幅器ＯＰ１とＰチャンネルＭＯＳトランジスタＭ１０と抵抗１１２とで構成された回路は、分圧電圧に比例した電流ＩapcがＰチャンネルＭＯＳトランジスタＭ１０と抵抗１１２との直列回路に流入するように動作する。また、ＰチャンネルＭＯＳトランジスタＭ１０、Ｍ１１とＮチャンネルＭＯＳトランジスタＭ１２、Ｍ１３とは、それぞれカレントミラー回路を構成している。また更に電圧-電流変換回路１００のこれらのカレントミラー回路の各々のミラー比は、出力電力制御電圧Ｖapcが最大値Ｖapc(max)となる際に、移動体通信システムの規格の最大出力電力Ｐout(max)がＲＦ電力増幅回路によって得られるようなアイドリング電流(バイアス電流)となるように選定される。
【０１４９】
演算増幅器ＯＰ１の非反転入力端子の電位Ｖ＋と反転入力端子の電位Ｖ−とはそれぞれ、下記の式(２１)と式(２２)とで与えられる。
【０１５０】
【数２１】
2010200078.tif 000023
【０１５１】
【数２２】
2010200078.tif 000024
【０１５２】
演算増幅器ＯＰ１は非反転入力端子の電位Ｖ＋と反転入力端子の電位Ｖ−が相互に等しくなるような出力電圧をＰチャンネルＭＯＳトランジスタＭ１０のゲートに供給するので、出力電力制御電流Ｉapcは式(２１)と式(２２)とから次式(２３)のように求められる。
【０１５３】
【数２３】
2010200078.tif 000025
【０１５４】
電圧-電流変換回路１００で、ＰチャンネルＭＯＳトランジスタＭ１０、Ｍ１１のデバイス・サイズの比をＮ１０：Ｎ１１、ＮチャンネルＭＯＳトランジスタＭ１２、Ｍ１３のデバイス・サイズの比をＮ１２：Ｎ１３とすると、電圧-電流変換回路１００の出力端子に流れる出力電流ＩINは次式(２４)のように求められる。
【０１５５】
【数２４】
2010200078.tif 000026
【０１５６】
式(２３)と式(２４)とのように、電圧-電流変換回路１００の出力電力制御電流Ｉapcと出力電流ＩINとは、出力電力制御電圧Ｖapcの１次の連続関数となるものである。
【０１５７】
また特にＲＦ電力増幅回路によって規格の最大出力電力Ｐout(max)を得るために出力電力制御電圧Ｖapcが最大値Ｖapc(max)となる際に、電圧-電流変換回路１００の最大出力電流ＩIN(max)が供給される電流２乗変換回路１０１の４個のＭＯＳトランジスタＭ１〜Ｍ４はサブスレッシュホールド領域で動作するように最大出力電流ＩIN(max)の値が設定されているものである。
【０１５８】
《電流２乗変換回路１０１の動作》
上述のように電流２乗変換回路１０１に含まれた４個のＭＯＳトランジスタＭ１〜Ｍ４はサブスレッシュホールド領域で動作するように、電流２乗変換回路１０１に供給される電圧-電流変換回路１００の最大出力電流ＩIN(max)の値が設定されている。
【０１５９】
一方、下記参考文献２に、ＭＯＳトランジスタのサブスレッシュホールド特性が説明されている。ＭＯＳトランジスタのゲート-ソース間電圧ＶGSがしきい値電圧Ｖthより低い条件では弱反転層によるドレイン電流ＩDがゼロとならず、ゲート-ソース間電圧ＶGSの減少と伴にドレイン電流ＩDが指数関数的に減少する。
【０１６０】
これがサブスレッシュホールドリーク電流と呼ばれ、次式(２５)のように求められる。
【０１６１】
【数２５】
2010200078.tif 000027
【０１６２】
ここで、IS0とζとはＭＯＳトランジスタの製造プロセスによって決定される定数であって、ζ＞１は理想からの誤差を表す誤差係数である。また、熱電圧ＶTはＶT＝ｋＴ／ｑであり、ｋはボルツマン定数であり、Ｔは絶対温度であり、ｑは電子の電荷量である。ここではIS0を飽和電流と呼ぶことにする。
【０１６３】
従って、式(２５)にて示されるＭＯＳトランジスタのサブスレッシュホールドリーク電流は、バイポーラ・トランジスタのベース-エミッタ間電圧ＶBEとコレクタ電流ＩcのＩc／ＶBE特性と良く類似した特性となる。すなわち、ＭＯＳトランジスタのゲート-ソース間電圧ＶGSがしきい値電圧Ｖthより低くなると、ドレイン電流ＩDが一定の割合で減少する。誤差係数ζが典型的な値で、室温の場合に、ソース-ゲート間電圧ＶGSが略８０ｍＶ低下すると、ドレイン電流ＩDは１桁減少するものである。
【０１６４】
［参考文献２］  Ｂｅｈｚａｄ Ｒａｚａｖｉ著、  黒田 忠弘監訳、「アナログＣＭＯＳ集積回路の設計」 基礎編、ＰＰ．３２−３３、平成１８年３月１０日  第７刷発行  丸善株式会社
《ＭＯＳトランジスタのサブスレッシュホールド特性》
図２は、ＭＯＳトランジスタのサブスレッシュホールド特性を説明する図である。
【０１６５】
図２は、図１の電流２乗変換回路１０１に含まれた４個のＭＯＳトランジスタＭ１〜Ｍ４のデバイス・サイズと同一のデバイス・サイズを持つＰチャンネルＭＯＳトランジスタのソース-ゲート間電圧ＶSG対ドレイン電流ＩDの特性シミュレーション結果を示す図である。この図２に示すように、しきい値電圧Ｖthは略１．２ボルトである。
【０１６６】
ソース-ゲート間電圧ＶSGがしきい値電圧Ｖthもより低い動作領域Ｒｅｇ１は、弱反転層によりドレイン電流ＩDがゼロとならないサブスレッシュホールドリーク電流によってドレイン電流ＩDの値が決定されるサブスレッシュホールド領域である。
【０１６７】
ソース-ゲート間電圧ＶSGがしきい値電圧Ｖthもより高い動作領域Ｒｅｇ２は、強反転層によりドレイン電流ＩDの値が２乗特性で決定される飽和領域である。
【０１６８】
上述したように電流２乗変換回路１０１の４個のＭＯＳトランジスタＭ１〜Ｍ４はサブスレッシュホールド領域で動作するように最大出力電流ＩIN(max)の値が設定される。
【０１６９】
一方、式(２５)を変形することによって、次式(２６)が求められる。
【０１７０】
【数２６】
2010200078.tif 000028
【０１７１】
この式(２６)より、サブスレッシュホールド特性のＭＯＳトランジスタのゲート-ソース間電圧ＶGSは、飽和電流IS0対ドレイン電流ＩDの比によって決定されることが理解できる。すなわち、出力電力制御電圧Ｖapcの最大値Ｖapc(max)に応答して電圧-電流変換回路１００の最大出力電流ＩIN(max)が電流２乗変換回路１０１に供給される際に、式(２６)の飽和電流IS0対ドレイン電流ＩDの比の上限値を設定することによりゲート-ソース間電圧ＶGSがしきい値電圧Ｖthよりも低い条件を維持することが重要である。
【０１７２】
図３は、出力電力制御電圧Ｖapcが所定の値の範囲において、図１の電流２乗変換回路１０１に含まれた４個のＭＯＳトランジスタＭ１〜Ｍ４がサブスレッシュホールド領域で動作可能なことを示すシミュレーション結果を示す図である。
【０１７３】
図３に示したシミュレーションでは、電圧-電流変換回路１００の抵抗１１２の抵抗はＲ２＝４．６ｋΩ、抵抗１１３の抵抗はＲ３＝５ｋΩ、抵抗１１４の抵抗はＲ４＝５ｋΩとされ、バイアス電流Ｉ0の値はＩ0＝２５μＡとされている。また、トランジスタＭ１０、Ｍ１１のデバイス・サイズの比はＮ１０：Ｎ１１＝４：１、トランジスタＭ１２、Ｍ１３のデバイス・サイズの比はＮ１２：Ｎ１３＝８：３とされている。更に、４個のＭＯＳトランジスタＭ１〜Ｍ４の各トランジスタのゲート長Ｌとゲート幅Ｗとは、Ｌ＝２μｍとＷ＝２４０μｍにそれぞれ設定されている。
【０１７４】
また図３に示したシミュレーションでは、出力電力制御電圧Ｖapcが値は０．０ボルトから２．４ボルトの範囲で、変化されている。この変化の範囲で、略一定のバイアス電流Ｉ0が供給されるトランジスタＭ３のソース-ゲート間電圧ＶSGが略１．２ボルトのしきい値電圧Ｖthより低い略１．０ボルトの値に維持されているので、トランジスタＭ３がサブスレッシュホールド領域で動作することが理解される。更にこの変化の範囲で、出力電力制御電圧Ｖapcの変化に従って電圧-電流変換回路１００の出力電流ＩINの変化に応答するトランジスタＭ１、Ｍ２、Ｍ４の各ソース-ゲート間電圧ＶSGも変化するが、その値も略１．２ボルトのしきい値電圧Ｖthより低い値に制限されている。従って、これらのトランジスタＭ１、Ｍ２、Ｍ４も、この変化の範囲で、サブスレッシュホールド領域で動作することが理解される。従って、図３のような変化の範囲の場合に、ＲＦ電力増幅回路によって規格の最大出力電力Ｐout(max)を得るために出力電力制御電圧Ｖapcの最大値Ｖapc(max)は、例えば２．４ボルトに設定されるものである。その結果、最大値Ｖapc(max)以下の出力電力制御電圧Ｖapcに応答して、図１の電流２乗変換回路１０１の４個のＭＯＳトランジスタＭ１〜Ｍ４が常にサブスレッシュホールド領域で動作することが可能となる。
【０１７５】
従って、図１の電流２乗変換回路１０１において、トランジスタＭ３１とトランジスタＭ３との直列接続に略一定のバイアス電流Ｉ0が流されると想定すると、電流２乗変換回路１０１の４個のＭＯＳトランジスタＭ１〜Ｍ４のソース-ゲート間電圧ＶSGに関して次式(２７)が求められる。
【０１７６】
【数２７】
2010200078.tif 000029
【０１７７】
式(２６)の関係を式(２７)に代入すると、次式(２８)が求められる。
【０１７８】
【数２８】
2010200078.tif 000030
【０１７９】
すなわち、図１の電流２乗変換回路１０１において、トランジスタＭ１、Ｍ２の直列接続に電圧-電流変換回路１００の出力電流ＩINが流れ、トランジスタＭ３に略一定のバイアス電流Ｉ0が流れ、トランジスタＭ３に電流２乗変換回路１０１の出力電流ＩSQRが流れているものである。
【０１８０】
式(２８)を変形すると、次式(２９)が求められる。
【０１８１】
【数２９】
2010200078.tif 000031
【０１８２】
式(２９)を変形すると、次式(３０)が求められる。
【０１８３】
【数３０】
2010200078.tif 000032
【０１８４】
この(３０)式から、電流２乗変換回路１０１の出力電流ＩSQRはバイアス電流Ｉ0の値に反比例する一方、電圧-電流変換回路１００の出力電流ＩINの２乗に比例して連続的に変化することが理解される。
【０１８５】
式(２４)を(３０)式に代入すると、次式(３１)が求められる。
【０１８６】
【数３１】
2010200078.tif 000033
【０１８７】
この(３１)式から、電流２乗変換回路１０１の出力電流ＩSQRは出力電力制御電圧Ｖapcの２乗に比例して連続的に変化することが理解される。
【０１８８】
図１の本発明の実施の形態１によるＲＦ電力増幅回路に示したように電流２乗変換回路１０１の出力電流ＩSQRはゲート・ドレイン接続のバイアス用ＮチャンネルＭＯＳトランジスタＱ２に供給されているので、最終段増幅器のトランジスタＱ１のアイドリング電流も出力電力制御電圧Ｖapcの２乗に比例して連続的に変化するものとなる。
【０１８９】
図４は、図１に示す電圧-電流変換回路１００と電流２乗変換回路１０１を含む本発明の実施の形態１によるＲＦ電力増幅回路において、電源電圧ＶDDが３．５ボルトと２．９ボルトとの場合に後段増幅器(３段目)のアイドリング電流のシミュレーション結果を示す図である。
【０１９０】
また図４において、図１１と同様に横軸は出力電力制御電圧Ｖapc、縦軸は３段目の後段増幅器のアイドリング電流ＩIDLである。この図４から、電源電圧ＶDDが３．５ボルトから２．９ボルトに低下する際に、図１１と比較すると、３段目の後段増幅器のアイドリング電流ＩIDLの低下が軽減されることが理解される。
【０１９１】
尚、図４において、特性Ｌ４は、上述の(３１)式と同様な計算による２乗特性を示したものである。
【０１９２】
図５は、図１に示す電圧-電流変換回路１００と電流２乗変換回路１０１を含む本発明の実施の形態１によるＲＦ電力増幅回路において、電源電圧ＶDDが３．５ボルトと２．９ボルトとの場合に後段増幅器(３段目)の出力端子の送信出力電力Ｐoutのシミュレーション結果を示す図である。
【０１９３】
尚、図５において、図１２と同様に横軸は出力電力制御電圧Ｖapcで、縦軸は３段目の後段増幅器の送信出力電力Ｐoutである。この図５から、電源電圧ＶDDが３．５ボルトから２．９ボルトに低下する際に、図１２と比較すると、送信出力電力Ｐoutの低下が軽減されることが理解される。特に図１２では、電源電圧ＶDDが２．９ボルトで出力電力制御電圧Ｖapcが０．４ボルトの場合に、送信出力電力Ｐoutは０ｄＢｍの付近まで低下していた。それに対して、図５では、電源電圧ＶDDが２．９ボルトで出力電力制御電圧Ｖapcが０．４ボルトの場合に、送信出力電力Ｐoutは略２０ｄＢｍの高い値を維持することが可能となる。
【０１９４】
以上説明したように、図１の本発明の実施の形態１によるＲＦ電力増幅回路によれば、多段増幅段を含むＲＦ電力増幅回路の低パワーおよび中間パワー時での電力付加効率(ＰＡＥ)の低下を軽減することが可能となる。
【０１９５】
［実施の形態２］
《ＲＦ電力増幅回路の他の構成》
図６は、本発明の実施の形態２によるＲＦ電力増幅回路の構成を示す図である。
【０１９６】
図１に示した実施の形態１によるＲＦ電力増幅回路は、多段増幅器によって構成されたＲＦ電力増幅回路の最終段増幅器のＮチャンネルＭＯＳトランジスタＱ１とゲート・ドレイン接続のバイアス用ＮチャンネルＭＯＳトランジスタＱ２とを含んでいた。このトランジスタＱ１、Ｑ２としては、高周波特性が良好なＬＤＭＯＳＦＥＴ(Laterally Diffused MOSFET)を使用できるが、それ以外にもＢＪＴ(Bipolar Junction Transistor)、ＨＢＴ(Hetero-junction Bipolar Transistor)、ＭＥＳＦＥＴ(Metal Semiconductor Field Effect Transistor)、ＨＥＭＴ(High Electron Mobility Transistor)等の他の種類のトランジスタを使用することが可能である。
【０１９７】
図６は、図１に示した実施の形態１によるＲＦ電力増幅回路に含まれた増幅トランジスタＱ１とバイアストランジスタＱ２としてのＮチャンネルＭＯＳトランジスタをＨＢＴ等のＮＰＮ型ヘテロ接合バイポーラ・トランジスタ(ＨＢＴ)に置換した場合の本発明の実施の形態２に従ったＲＦ電力増幅回路の構成を示すブロック図である。
【０１９８】
その際には、図６のＲＦ電力増幅回路の増幅トランジスタＱ１、バイアス用トランジスタＱ２をＧａＡｓ等の化合物半導体チップに構成するものである。一方、電圧-電流変換回路１００、電流２乗変換回路１０１等のＲＦ電力増幅回路の出力電力制御回路をＣＭＯＳシリコン半導体チップに構成することによって、ＲＦパワーモジュールが形成されることが可能である。
【０１９９】
尚、図６においては、本発明の実施の形態２によるＲＦ電力増幅回路の動作は、図１に示した実施の形態１によるＲＦ電力増幅回路と同一であるので、省略する。
【０２００】
［実施の形態３］
《多段増幅器によって構成されたＲＦ電力増幅回路》
図７は、本発明の実施の形態３により多段増幅器によって構成されたＲＦ電力増幅回路の構成を示す図である。
【０２０１】
図7に示すＲＦ電力増幅回路は、図１のＲＦ電力増幅回路と同様に、多段増幅器によって構成されたＲＦ電力増幅回路の最終段増幅器を構成するＮチャンネルＭＯＳトランジスタＱ１、ゲート・ドレイン接続バイアス用ＮチャンネルＭＯＳトランジスタＱ２、抵抗１１１、インダクター１１6を含んでいる。
【０２０２】
更に図7に示すＲＦ電力増幅回路は、図１のＲＦ電力増幅回路と同様に、出力電力制御電圧Ｖapcに応答してバイアスＮチャンネルＭＯＳトランジスタＱ２にバイアス電流としての出力電流ＩSQRを供給するための電圧-電流変換回路１００と電流２乗変換回路１０１とを含んでいる。
【０２０３】
また更に図7に示すＲＦ電力増幅回路は、ＲＦ電力増幅回路の初段増幅器を構成するＮチャンネルＭＯＳトランジスタＱ７１５、ゲート・ドレイン接続バイアス用ＮチャンネルＭＯＳトランジスタＱ７０９、抵抗７０６、インダクター７１８を含んでいる。
【０２０４】
更に、図7に示すＲＦ電力増幅回路は、ＲＦ電力増幅回路の中間段増幅器を構成するＮチャンネルＭＯＳトランジスタＱ７１６、ゲート・ドレイン接続バイアス用ＮチャンネルＭＯＳトランジスタＱ７１０、抵抗７０７、インダクター７１９を含んでいる。
【０２０５】
また更に図7に示すＲＦ電力増幅回路は、電圧-電流変換回路１００の２個のＰチャンネルＭＯＳトランジスタＭ１０、Ｍ１１と同様に、電圧-電流変換回路１００の演算増幅器ＯＰ１の出力端子の出力電圧がゲートに供給されソースが電源電圧供給端子１２０に接続された２個のＰチャンネルＭＯＳトランジスタＭ２１、Ｍ２２を含んでいる。トランジスタＭ２１のドレインとトランジスタＭ２２のドレインとは、それぞれ初段増幅器のバイアストランジスタＱ７０９と中間段増幅器のバイアストランジスタＱ７１０に接続されている。
【０２０６】
従って、初段増幅器の増幅トランジスタＱ７１５と中間段増幅器の増幅トランジスタＱ７１６のアイドリング電流は出力電力制御電圧Ｖapcに対して1次の連続関数によって制御されるものとなる。
【０２０７】
また、図7に示すＲＦ電力増幅回路では、初段増幅器の増幅トランジスタＱ７１５、中間段増幅器の増幅トランジスタＱ７１６、最終段増幅器の増幅トランジスタＱ１の順序で各増幅段の増幅トランジスタのデバイス・サイズが増加されている。
【０２０８】
更に図７に示すＲＦ電力増幅回路では、最終段増幅器の増幅トランジスタＱ１のアイドリング電流は出力電力制御電圧Ｖapcの２乗に比例して連続的に制御されるものである。その結果、図7に示すＲＦ電力増幅回路によれば、多段増幅段を含んだＲＦ電力増幅回路の低パワーおよび中間パワー時における電力付加効率(ＰＡＥ)の低下を軽減することが可能となる。
【０２０９】
また図7に示すＲＦ電力増幅回路では、初段増幅器の増幅トランジスタＱ７１５、中間段増幅器の増幅トランジスタＱ７１６、最終段増幅器の増幅トランジスタＱ１には、受動素子によって構成された整合回路(ＭＮ)７１２、７１３、７１４がそれぞれ接続されている。入力端子７０１に供給されるＲＦ送信入力信号Ｐinは入力整合回路７１２を介して初段増幅器の増幅トランジスタＱ７１５のゲートに供給されて、初段増幅器の増幅トランジスタＱ７１５のドレインの初段増幅出力信号は中間整合回路７１３を介して中間段増幅器の増幅トランジスタＱ７１６のゲートに供給される。中間段増幅器の増幅トランジスタＱ７１６のドレインの初段増幅出力信号は中間整合回路７１４を介して最終段増幅器の増幅トランジスタＱ１のゲートに供給されて、最終段増幅器の増幅トランジスタＱ１のドレインから出力端子１２４を介してＲＦ送信出力信号Ｐoutが生成される。これらの整合回路(ＭＮ)７１２、７１３、７１４は、初段と中間段と最終段の各増幅器の入出力インピーダンスの変換を行ってインピーダンス不整合によるＲＦ送信信号の反射損失を低減するものである。
【０２１０】
尚、図7に示すＲＦ電力増幅回路で、初段増幅器の増幅トランジスタＱ７１５、中間段増幅器の増幅トランジスタＱ７１６、最終段増幅器の増幅トランジスタＱ１がＨＢＴ等のヘテロ接合バイポーラ・トランジスタに置換されることも可能である。この場合には、バイアストランジスタＱ７０９、Ｑ７１０、Ｑ２も、それぞれベース・コレクタ接続のＨＢＴ等のダイオード接続のヘテロ接合バイポーラ・トランジスタに置換されるものである。
【０２１１】
［実施の形態４］
《ＲＦパワーモジュールの構成》
図８は、本発明の実施の形態４によるＲＦパワーモジュールの構成を示すブロック図である。
【０２１２】
図８に示すＲＦパワーモジュールは、ＧＳＭ方式のローバンドとハイバンドとの２つの周波数帯域(ＧＳＭ９００：８８０ＭＨｚ〜９１５ＭＨｚとＤＣＳ１８００：１７１０ＭＨｚ〜１７８５ＭＨｚ)に対応するものである。従って、図８に示すＲＦパワーモジュールは、ローバンドのＧＳＭ９００の周波数帯域に対応するＲＦ電力送信回路810と、ハイバンドのＤＣＳ１８００の周波数帯域に対応するＲＦ電力送信回路820と、送信出力電力フィードバック回路830と、信号経路切換回路840と、出力電力制御回路815とによって構成されている。このＲＦパワーモジュールには、例えば、送信信号入力端子800、804にＲＦ送信信号Ｐin_GSM、Ｐin_DCSを供給する変調回路が接続され、受信信号出力端子805、807にＲＦ受信信号Rx_DCS、Rx_GSMを復調する復調回路が接続され、制御端子801、802、803に制御信号を生成するベースバンド信号処理半導体集積回路が接続されて、アンテナ端子806に送受信アンテナが接続されることによって、携帯電話端末が構成されるものである。
【０２１３】
ローバンドのＧＳＭ９００の周波数帯域に対応するＲＦ電力送信回路810はＲＦ電力増幅器811と出力整合回路812と電力結合器813と低域通過フィルタ814と出力電力制御回路815とによって構成される一方、ハイバンドのＤＣＳ１８００の周波数帯域に対応するＲＦ電力送信回路820はＲＦ電力増幅器821と出力整合回路822と電力結合器823と低域通過フィルタ824と出力電力制御回路815とによって構成されている。
【０２１４】
また、ローバンド対応のＲＦ電力送信回路810とハイバンド対応のＲＦ電力送信回路820とに接続された送信出力電力フィードバック回路830は、電力検波回路832、833と誤差増幅器834と回路切換器831とによって構成されている。更に、ローバンド対応のＲＦ電力送信回路810とハイバンド対応のＲＦ電力送信回路820とに接続された信号経路切換回路840は、アンテナスイッチ841と静電放電フィルタ842、843、844とによって構成されている。
【０２１５】
図８に示したＲＦパワーモジュールでは、ＧＳＭ９００の周波数帯域に対応するＲＦ電力送信回路810に含まれるＲＦ電力増幅器811の送信出力電力レベルとＤＣＳ１８００の周波数帯域に対応するＲＦ電力送信回路820に含まれるＲＦ電力増幅器821の送信出力電力レベルとは、送信出力電力フィードバック回路830の誤差増幅器834に接続された出力電力制御回路815により制御される。すなわち、送信出力電力フィードバック回路830の誤差増幅器834の出力端子816の出力電力制御電圧Ｖapcが出力電力制御回路815の制御入力端子に供給されることにより、ローバンド対応のＲＦ電力増幅器811およびハイバンド対応のＲＦ電力増幅器821の送信出力電力レベルが制御されるものである。
【０２１６】
ローバンド対応のＲＦ電力増幅器811およびハイバンド対応のＲＦ電力増幅器821の各ＲＦ電力増幅器は、図１に示した本発明の実施の形態１あるいは図６に示した本発明の実施の形態２あるいは図７に示した本発明の実施の形態３によるＲＦ電力増幅回路によって構成されることが可能である。送信出力電力フィードバック回路830と出力電力制御回路815とは、ローバンド対応のＲＦ電力送信回路810とハイバンド対応のＲＦ電力送信回路820によって共用されることが可能であるので、ＲＦパワーモジュールの小型化が可能となるものである。
【０２１７】
ＲＦ電力増幅器811、821の出力端子に接続された出力整合回路812、822は、送受信アンテナにおける負荷インピーダンス不整合によるＲＦ送信信号の反射損失を最小化する機能を有している。電力結合器813、823は、出力整合回路812、822から供給されるＲＦ送信信号の一部を送信出力電力フィードバック回路830へ供給する一方、残りの大部分のＲＦ送信信号を低域通過フィルタ814、824へ供給する機能を有している。低域通過フィルタ814、824は、ＲＦ電力増幅器811、821によるＲＦ送信信号の増幅の際に生じる高調波信号を減衰する機能を有している。電力検波回路832、833は、電力結合器813、823から供給されるＲＦ信号電力に対応する検波出力電圧Ｖdetを誤差増幅器834へ供給する機能を有している。誤差増幅器834は、制御端子803から供給される外部制御電圧Ｖrampと電力検波回路832、833の検波出力電圧Ｖdetとの差を増幅して、その差が最小化されるような出力電力制御電圧Ｖapcを生成する機能を有している。更に、静電放電フィルタ842、843、844は、外部端子807、806、805の静電気によるＲＦパワーモジュールの破壊を防止して不要信号の減衰を行う機能を有している。アンテナスイッチ841は、送信動作と受信動作とを行い、更にＧＳＭ９００周波数帯域の送受信動作とＤＣＳ１８００周波数帯域の送受信動作とに応答してアンテナ端子806から出力あるいは供給されるＲＦ信号の信号伝達経路を切り換える機能を有している。すなわち、ＧＳＭ９００周波数帯域の送信時にはＲＦ電力送信回路810から出力されるＲＦ信号がアンテナ端子806へ伝達され、ＧＳＭ９００周波数帯域の受信時にはアンテナ端子806から供給されるＲＦ信号が受信信号出力端子807へ伝達され、ＤＣＳ１８００周波数帯域の送信時にはＲＦ電力送信回路820から出力されるＲＦ信号がアンテナ端子806へ伝達され、ＤＣＳ１８００周波数帯域の受信時はアンテナ端子806から供給される信号が受信信号出力端子805へ伝達される機能を有している。回路切換器831は、制御端子801、802に供給される送受信動作切換信号とローバンド／ハイバンド送信周波数帯選択信号とに応答して、出力電力制御回路815と電力検波回路832、833と誤差増幅器834とアンテナスイッチ841のそれぞれの動作を切り換える機能を有している。
【０２１８】
この実施の形態によるＲＦパワーモジュールは、送信動作時には、送信信号入力端子800、804から供給されるローバンド／ハイバンドの周波数帯域のＲＦ送信信号をＲＦ電力送信回路810、820にて所望の出力電力レベルまで電力増幅した後に、信号経路切換回路840を介して、アンテナ端子806からＲＦ送信信号を出力する。また送信動作時の出力電力のレベル制御は、制御端子803から供給される外部制御電圧Ｖrampによって誤差増幅器834の出力端子816の出力電力制御電圧Ｖapcを間接的に変化させることによって実行される。更に、受信動作時には、アンテナ端子806から供給されるローバンド／ハイバンドの周波数帯域のＲＦ受信信号は、受信信号出力端子807、805へ伝達される。
【０２１９】
ローバンド側のＧＳＭ９００の周波数帯域のＲＦ送信信号の送信動作時には、ローバンド対応のＲＦ電力送信回路810と送信出力電力フィードバック回路830と出力電力制御回路815とはフィードバックループを構成する。従って、制御端子803の外部制御電圧Ｖrampと電力検波回路832の検波出力電圧Ｖdetとの差が最小化されるように、出力電力制御電圧Ｖapcに応答して出力電力制御回路815はローバンド対応のＲＦ電力送信回路810に含まれるＲＦ電力増幅器811の送信出力電力レベルを制御する。その結果、電源電圧や温度変動や送受信アンテナの負荷の変動等の外部環境の変化によるローバンド対応のＲＦ電力送信回路810の送信出力レベルの変動が軽減されることが可能となる。
【０２２０】
ハイバンド側ＤＣＳ１８００の周波数帯域のＲＦ送信信号の送信動作時には、ハイバンド対応のＲＦ電力送信回路820と送信出力電力フィードバック回路830と出力電力制御回路815とはフィードバックループを構成する。従って、制御端子803の外部制御電圧Ｖrampと電力検波回路833の検波出力電圧Ｖdetとの差が最小化されるように、出力電力制御電圧Ｖapcに応答して出力電力制御回路815はハイバンド対応のＲＦ電力送信回路820に含まれるＲＦ電力増幅器821の送信出力電力レベルを制御する。その結果、電源電圧や温度変動や送受信アンテナの負荷の変動等の外部環境の変化によるハイバンド対応のＲＦ電力送信回路820の送信出力レベルの変動が軽減されることが可能となる。
【０２２１】
尚、図８に示したＲＦパワーモジュールのＲＦ電力送信回路810、820に含まれる出力整合回路812、822と電力結合器813、823と低域通過フィルタ814、824と、送信出力電力フィードバック回路830と、信号経路切換回路840の具体的な回路構成は多種多様な構成を採用することが可能であるので、ここでは説明を省略する。
【０２２２】
以上、本発明者によってなされた発明を種々の実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０２２３】
［他の実施の形態］
例えば、図６や図７に示した実施の形態ではＲＦ電力増幅回路としてＣＭＯＳＦＥＴ(Complementally MOSFET)を使用したモノリシック集積回路で構成されることが可能であるが、本発明はこれに限定されるものではない。
【０２２４】
更に、図１や図６や図７の各実施の形態の電圧-電流変換回路１００において、図９のＲＦ電力増幅回路と同様に、分圧抵抗１１３、１１４の分圧電圧がＰチャンネルＭＯＳトランジスタを介して演算増幅器ＯＰ１の反転入力端子に供給され、抵抗１１２の電圧がＰチャンネルＭＯＳトランジスタとオフセット抵抗とを介して演算増幅器ＯＰ１の非反転入力端子に供給されることも可能である。このオフセット抵抗によって、ＲＦ電力増幅回路を動作させない、すなわち、出力電力制御電流Ｉapcを流さない場合に、出力電力制御電圧Ｖapcに含まれる微弱な雑音成分によって、出力電力制御電流Ｉapcが流れ、ＲＦ電力増幅回路が動作してしまうことを避けることが可能となる。
【０２２５】
以上の実施の形態では主としてローバンドのＧＳＭ９００、ハイバンドのＤＣＳ１８００の周波数帯域に関して適用した例を説明したが、本発明はこれらに限定して適用した場合に効果が得られるものではない。すなわち、ローバンド側のＧＳＭ８５０(８２４ＭＨｚ〜８４９ＭＨｚ)やハイバンド側のＰＣＳ１９００(１８５０ＭＨｚ〜１９１０ＭＨｚ)などのＧＳＭの別の周波数帯域に、本発明を適用することが可能である。
【０２２６】
また例えば、図１の実施の形態において、電流２乗変換回路１０１の出力電流ＩSQRはバイアス電流Ｉ0の２乗の値に反比例する一方、電圧-電流変換回路１００の出力電流ＩINの３乗に比例して連続的に変化させるようにすることも可能である。この場合には、電流２乗変換回路１０１でトランジスタＭ１とＭ２との間に、ドレイン・ゲート接続のＰチャンネルＭＯＳトランジスタＭ５のドレイン・ソース電流経路を接続する。また更に電流２乗変換回路１０１でトランジスタＭ３１とＭ３の間に、ドレイン・ゲート接続のＰチャンネルＭＯＳトランジスタＭ６のドレイン・ソース電流経路を接続し、トランジスタM４のゲートをトランジスタM６のソースに接続する。以上のように、電流２乗変換回路１０１にトランジスタＭ５とＭ６を接続した回路を、電流３乗変換回路と呼び、トランジスタＭ４に流れる電流３乗変換回路の出力電流をICUBとする。
【０２２７】
すると、この電流３乗変換回路において、トランジスタＭ３１とトランジスタＭ６のトランジスタＭ３の直列接続に略一定のバイアス電流Ｉ0が流れると想定すると、電流３乗変換回路の６個のＭＯＳトランジスタＭ１〜Ｍ４、Ｍ５、Ｍ６のソース-ゲート間電圧ＶSGに関して次式(３２)が求められる。
【０２２８】
【数３２】
2010200078.tif 000034
【０２２９】
式(２６)の関係を式(３２)に代入すると、次式(３３)が求められる。
【０２３０】
【数３３】
2010200078.tif 000035
【０２３１】
すなわち、電流３乗変換回路において、トランジスタＭ１、Ｍ５、Ｍ２の直列接続に電圧-電流変換回路１００の出力電流ＩINが流れ、トランジスタＭ３とＭ６に略一定のバイアス電流Ｉ0が流れ、トランジスタＭ４に電流３乗変換回路１０１の出力電流ＩCUBが流れているものである。
【０２３２】
式(３３)を変形すると、次式(３４)が求められる。
【０２３３】
【数３４】
2010200078.tif 000036
【０２３４】
式(３４)を変形すると、次式(３５)が求められる。
【０２３５】
【数３５】
2010200078.tif 000037
【０２３６】
この(３５)式から、電流３乗変換回路１０１の出力電流ＩCUBはバイアス電流Ｉ0の２乗の値に反比例する一方、電圧-電流変換回路１００の出力電流ＩINの３乗に比例して連続的に変化することが理解される。
【０２３７】
式(２４)を(３５)式に代入すると、次式(３６)が求められる。
【０２３８】
【数３６】
2010200078.tif 000038
【０２３９】
この(３６)式から、電流３乗変換回路１０１の出力電流ＩCUB は出力電力制御電圧Ｖapcの３乗に比例して連続的に変化することが理解される。
【０２４０】
また、本発明は、ＧＳＭ以外にも、ＷＣＤＭＡ(Wide-band Code Division Multiple Access)、ＷｉＭＡＸ(Worldwide Interoperability for Microwave Access)、ＬＴＥ(Long Term Evolution)等の他の通信方式や他の周波数帯域に使用されるＲＦ電力増幅回路に広く採用することが可能である。
【符号の説明】
【０２４１】
１００…電圧-電流変換回路
１０１…電流２乗変換回路
ＶDD…電源電圧
Ｖapc…出力電力制御電圧
Ｉapc…出力電力制御電流
ＩIN…電圧-電流変換回路１００の出力電流
ＩSQR…電流２乗変換回路１０１の出力電流
Ｉ0…バイアス電流
Ｑ１…最終増幅段のＭＯＳトランジスタ
Ｑ２…バイアス用のＭＯＳトランジスタ
１２０…電源電圧供給端子
１２１…入力端子
１１２…抵抗
１１３、１１４…分圧抵抗
ＯＰ１…演算増幅器
Ｍ１０〜Ｍ１３…電圧-電流変換回路１００のＭＯＳトランジスタ
Ｍ１〜Ｍ４、Ｍ３０、Ｍ３１…電流２乗変換回路１０１のＭＯＳトランジスタ
【図１】
2010200078.tif 000039
【図２】
2010200078.tif 000040
【図３】
2010200078.tif 000041
【図４】
2010200078.tif 000042
【図５】
2010200078.tif 000043
【図６】
2010200078.tif 000044
【図７】
2010200078.tif 000045
【図８】
2010200078.tif 000046
【図９】
2010200078.tif 000047
【図１０】
2010200078.tif 000048
【図１１】
2010200078.tif 000049
【図１２】
2010200078.tif 000050