(57)【要約】【課題】  パターン作成方法に関し、ＯＰＣモデルの残渣成分を補正するために用いるルールベースＯＰＣ後に発生する段差形状に起因するエッチング後形状と設計図パターンとの乖離を低減する。【解決手段】  被露光基板上に電子デバイスの設計データに基づいてパターンを形成する工程において、入力した設計データに対し、ルールベースの近接効果補正を行う際に、パターンの辺を単位に補正量を算出して移動した後、モデルベースの近接効果補正を行って露光データを作成する。【選択図】          図１
2010026420.tif 000002
【特許請求の範囲】
【請求項１】
被露光基板上に電子デバイスの設計データに基づいてパターンを形成するパターン作成方法であって、入力した前記設計データに対し、ルールベースの近接効果補正を行う際に、前記パターンの辺を単位に補正量を算出して移動した後、モデルベースの近接効果補正を行って露光データを作成するパターン作成方法。
【請求項２】
被露光基板上に電子デバイスの設計データに基づいてパターンを形成するパターン作成方法であって、入力した前記設計データに対し、ルールベースの近接効果補正を行う際に、前記パターンの辺から前記設計データの形状を忠実に守りたいエッジ領域を抽出し、前記抽出したエッジを単位に補正量を算出して移動した後、モデルベースの近接効果補正を行って露光データを作成するパターン作成方法。
【請求項３】
前記抽出したエッジが、絶縁ゲート型電界効果トランジスタのチャネル領域上と投影的に重なるゲート電極領域のチャネル幅方向の辺である請求項２記載のパターン作成方法。
【請求項４】
前記ゲート電極領域のチャネル幅方向の辺の両端を、それぞれ露光波長の１／４±１０％の範囲で拡大して補正量を算出する請求項３記載のパターン作成方法。
【請求項５】
被露光基板上に電子デバイスの設計データに基づいてパターンを形成するパターン作成方法であって、入力した前記設計データに対し、ルールベースの近接効果補正を行う際に、前記設計データの形状を忠実に守りたいパターン領域を抽出し、抽出した領域内の図形の辺を単位に補正量を算出して移動した後、モデルベースの近接効果補正を行って露光データを作成するパターン作成方法。
【請求項６】
前記補正量を算出する単位を複数の分割領域に分割し、前記各分割領域の長さをＬi とし、その移動量をＭi とした場合、前記単位の移動量Ｍを、
Ｍ＝Σ（Ｌi ×Ｍi ）／ΣＬi
とする請求項１乃至５のいずれか１項に記載のパターン作成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はパターン作成方法に関するものであり、例えば、ウェハ上に半導体装置の設計データに基づいて回路パターンを形成する際に生じる近接効果の影響を補正するための構成に関するものである。
【背景技術】
【０００２】
近年、半導体装置の高集積化による微細化に伴い、露光工程における近接効果の影響が顕著に現われるようになってきており、設計データ通りに半導体装置を製造できなくなっている。
【０００３】
このような問題を回避するために、近接効果の影響を事前に取得して設計通りの寸法が得られるように、設計データの回路パターンを補正する光近接効果補正（ＯＰＣ：Ｏｐｔｉｃａｌ  Ｐｒｏｘｉｍｉｔｙ  Ｃｏｒｒｅｃｔｉｏｎ）技術が近年一般的に採用されるようになった。
【０００４】
このＯＰＣには、ルールベースＯＰＣとモデルベースＯＰＣがある。ルールベースＯＰＣは、設計データにおいて、回路パターンの幅や、隣接する回路パターンまでの距離に応じた補正量を規定した補正テーブルを用いて補正する手法である。
【０００５】
これに対し、モデルベースＯＰＣは、光強度シミュレーションを用いて補正を行う手法であり、ルールベースＯＰＣにより補正が困難な、複雑な形状の回路パターンの補正に適している。特に、６５ｎｍ以下の世代の微細加工には、モデルベースＯＰＣが必須である。
【０００６】
ここで、図８を参照してモデルベースＯＰＣを説明する。図８はモデルベースＯＰＣの模式図であり、ここでは、図８（ａ）に示す回路パターン６０を目的図形として、モデルベースＯＰＣによる補正を行う場合について示している。
【０００７】
モデルベースＯＰＣでは、まず、図形の頂点を利用して、分割点６１で図形をある長さの辺に分割する。そして、その各々の辺に評価点６２を設定し、評価点６２が露光後に適切な値（幅、スペース）になるようにシミュレーションベースで動かして補正する。例えば、図８（ｂ）のような補正回路パターン７０にすることによって、点線で示した目的図形（回路パターン７０）に評価点６２で一致するような光強度シミュレーション像７１が得られる。この光強度シミュレーション像７１が実際に、レチクルなどのフォトマスクやウェハ上に形成されるレジスト回路パターンの形状を示すことになる。
【０００８】
しかし、モデルベースＯＰＣは、光強度シミュレーションをもとにした補正であるので、リソグラフィー以外のプロセス的要因、例えば、エッチングによる影響等に対しては補正が難しいという問題があった。これは、リソグラフィーのシミュレーションを行なう範囲、即ち、領域半径が露光の波長λの数倍、例えば、波長λが１９３ｎｍのＡｒＦエキシマーレーザーを光源とする露光装置では波長λの3 〜5 倍の６００ｎｍ〜１０００ｎｍ程度であるのに対して、エッチングの疎密差の影響はそれよりも大きく、２０００ｎｍ〜１００００ｎｍであるためである。
【０００９】
また、光強度シミュレーションは非常に時間がかかる処理であり、領域半径が２倍になると、計算時間は２×２＝４倍かかってしまい、例えば、エッチングの疎密差の影響が及ぶ領域を計算することは現実的ではない。
【００１０】
そのため、モデルベースＯＰＣによる補正を行う前に、ルールベースＯＰＣを利用して元の設計データを補正しておき、その補正された設計データを用いてモデルベースＯＰＣを行う手法が用いられている。つまり、モデルベースＯＰＣが目的とする図形は、回路パターンの設計図そのものではなくて、ルールベースＯＰＣを行なった後の図形である。
【００１１】
図９はルールベースＯＰＣを説明する図である。自分の幅Ｌｗと隣の図形までの距離、即ち、スペースＳｗをパラメータとして、自分を太らせる或いは細らせる量Δを事前にテーブルとして与え、各図形に対してはそのテーブルの値に基づいて補正が行なわれていく。この場合の補正量Δは、線幅Ｌｗ  及びスペースＳｗの関数Δ（Ｌｗ  ，Ｓｗ）となる。
【００１２】
事前のテーブルの値を求める際には、通常、図１０（ａ）のような幅ＷとスペースＳを振ったラインアンドスペースパターンを用いて実験から取得する。例えば、リソグラフィー後のレジストパターンの幅において、孤立ラインの幅と最小ピッチで配置されたラインの幅が同じであっても、エッチング後の幅はパターンが疎であるか密であるか、即ち、パターンの面積密度が小であるか大であるかで異なってくる。
【００１３】
その線幅の違いをモデルベースＯＰＣの前に補正しておくわけである。最終的にエッチング後の幅に関して、疎と密パターンは共に設計図の幅と等しくなる。図１０（ｂ）は補正テーブルの例である。
【００１４】
なお、データ量の削減を目的とし、補正時において、回路パターンに微小な突起、掘りこみ、段差図形の発生を防止したルールベースＯＰＣの手法も提案されている（例えば、特許文献１或いは特許文献２参照）。
【特許文献１】特開２０００−１８１０４６号公報
【特許文献２】特開２００２−０８３７５７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかし、特許文献１に示された手法は、ある特定な領域内で寸法が特定値Ｗ２以下である図形を検出して削除する事を特徴としているが、Ｗ２が設計デザインルールで許容された幅であると、設計図面そのものを削除してしまう問題がある。
【００１６】
また、特許文献２に示された手法は、突起や切り込み及び段差等の所定の形状を削除すべき図形として検出し、削除することを特徴としているが、エッジの長さや隣接したエッジとの角度の関係等を削除ルールとして規定する必要があり、すべてのあり得る関係を網羅しなくてはならないという問題がある。
【００１７】
さらに、特許文献１及び特許文献２とも、光学的に問題の無いような微小な凹凸図形を削除することを意図しており、凹凸の一番出っ張ったところに合わせるか、一番凹んだところに合わせている。したがって、削除図形の面積が大きい時、或いは、削除図形の辺の長さが露光波長の１／４よりも長い時には、当然光学的に影響が生じるという問題がある。
【００１８】
ラインアンドスペースのような１次元に配置されたパターンに対しては、上述のように、エッチングの疎密差を補正するためのルールベースＯＰＣと光近接効果を補正するためのモデルベースＯＰＣの組み合わせによって、エッチング後に設計図面と同じ幅の回路パターンを形成することが可能である。しかし、２次元に配置されたパターンの場合には、エッチング後の図形が設計図の形状とは大きく異なってしまうケースが生じる。
【００１９】
例えば、図１１（ａ）に示す設計図では直線状であった辺がルールベースＯＰＣ後の図形は図１１（ｂ）に示す様に微小な段差を発生させてしまう。この段差が露光波長λよりも短い間隔で並んでいると、モデルベースＯＰＣでは図１１（ｃ）に示すようにその微小な段差を作ろうとし、リソグラフィー後のレジスト形状も波打ったものになる。
【００２０】
そして、この波打ったレジスト形状によりエッチングした場合には、図１１（ｄ）に示すようにエッチング後にそれらの波打ち形状が無くなる訳ではなく、そのまま残ってしまう。この結果は、回路設計者の意図しない形状となる。
【００２１】
近年では、露光波長λよりも１／４程度のサイズのパターン、例えば、λ＝１９３ｎｍのＡｒＦエキシマーレーザーを光源とした場合には５０ｎｍ程度の幅のパターン形成が要求される。この時、焦点深度や露光余裕度が小さい条件下で生産を行なっているため、モデルベースＯＰＣ後のパターン形状が複雑になればなるほど、ＢｒｉｄｇｉｎｇやＰｉｎｃｈｉｎｇ等の故障箇所が発生しやすくなってしまう。
【００２２】
ルールベースＯＰＣ後の図形において、ＯＰＣ前の設計図と平行なエッジの長さがある指定した値Ｌｍｉｎよりも短い場合には、隣のエッジに強制的に合わせる「スムージング」と呼ばれる機能が用いられる場合がある。
【００２３】
２つの連続したＯＰＣ前の設計図と平行なエッジをどちらに合わせてスムージングするかに関しては、２つの手法が知られている。１つ目の手法は、参照したテーブルの値でスペースのパラメータが小さい方の補正量を優先させる方法であり、２つ目の手法は、エッジそのものの長さが長い方の補正量を優先させる方法である。
【００２４】
これらの手法は図１２（ａ）に示すような短いエッジ長をもつ段差を発生することを防止するためには有効である。しかし、Ｌｍｉｎの値として回路パターンの最小線幅以上の値を指定することはないので、前記の課題は解決されない。なお、図１２（ｂ）は、スムージングの際、スペースのパラメータが小さい方の補正量を優先させる第１の手法を適用した結果である。
【００２５】
さらに、最小線幅以上の値を指定すると、テーブルの値でスペースのパラメータが最小の場合の補正値とパラメータが最大の場合の補正値のいずれかが適用されてしまい、パターンのＢｒｉｄｇｉｎｇやＰｉｎｃｈｉｎｇ等等の故障箇所が発生しやすくなるなどの弊害が生じやすくなる。この問題は、上記の特許文献１や特許文献２の方法にも当てはまる問題である。本発明はこのような点に鑑みてなされたものであり、エッチング時の疎密差や可能な回路パターンデータ補正方法を提供することを目的とする。
【００２６】
したがって、本発明は、ＯＰＣモデルの残渣成分を補正するために用いるルールベースＯＰＣ後に発生する段差形状に起因するエッチング後形状と設計図パターンとの乖離を低減することを目的とする。
【課題を解決するための手段】
【００２７】
本発明の一観点からは、被露光基板上に電子デバイスの設計データに基づいてパターンを形成するパターン作成方法であって、入力した前記設計データに対し、ルールベースの近接効果補正を行う際に、前記パターンの辺を単位に補正量を算出して移動した後、モデルベースの近接効果補正を行って露光データを作成するパターン作成方法が提供される。  
【００２８】
また、本発明の別の観点からは、被露光基板上に電子デバイスの設計データに基づいてパターンを形成するパターン作成方法であって、入力した前記設計データに対し、ルールベースの近接効果補正を行う際に、前記パターンの辺から前記設計データの形状を忠実に守りたいエッジ領域を抽出し、前記抽出したエッジを単位に補正量を算出して移動した後、モデルベースの近接効果補正を行って露光データを作成するパターン作成方法が提供される。
【００２９】
また、本発明のさらに別の観点からは、被露光基板上に電子デバイスの設計データに基づいてパターンを形成するパターン作成方法であって、入力した前記設計データに対し、ルールベースの近接効果補正を行う際に、前記設計データの形状を忠実に守りたいパターン領域を抽出し、抽出した領域内の図形の辺を単位に補正量を算出して移動した後、モデルベースの近接効果補正を行って露光データを作成するパターン作成方法が提供される。
【発明の効果】
【００３０】
開示のパターン作成方法によれば、設計データに対してなされたルールベースＯＰＣによる近接効果の補正によって回路パターンの同一直線上に微細な凹凸が付加されることがなく、且つ、平均的なエッチングによって生じる疎密差の影響も補正した上で、モデルベースＯＰＣにより近接効果が補正された露光データが作成されるので、モデルベースＯＰＣにおいて、微細な凹凸を表現することなく、設計図パターンに忠実なエッチング後形状を得ることが可能となる。
【００３１】
また、その結果、ルールベースＯＰＣ後の図形が単純なものになるため、次のステップであるモデルベースＯＰＣの図形も過度に複雑になることなく、ルールベースＯＰＣ後に発生する段差形状に起因する、エッチング後のパターンのＢｒｉｄｇｉｎｇやＰｉｎｃｈｉｎｇ等の故障が発生しにくくすることが可能となる。さらに、ルールベースＯＰＣ後の図形が単純なものになることにより、補正処理時間の大半を占めるモデルベースＯＰＣの処理時間を抑えるととも可能になる。
【発明を実施するための最良の形態】
【００３２】
ここで、図１乃至図３を参照して、本発明の実施の形態を説明する。図１は、本発明の実施の形態の回路パターンデータ補正方法の概略を示すフローチャートである。図に示すように、本発明の実施の形態の回路パターンデータ補正方法では、まず、レチクルなどのフォトマスクや、ウェハに形成する回路パターンの設計データに対して、ルールベースＯＰＣによる近接効果補正を行う。ここで、本実施の形態の回路パターンデータ補正方法では、ルールベースＯＰＣによって露光波長λよりも短い間隔で並ぶような段差を発生しないようにする。
【００３３】
そのために、ルールベースＯＰＣによる近接効果補正において、まず、
ａ．スペース値Ｓに応じて辺Ｌを分割する（１辺に対して複数のエッジを発生させる）。ｂ．次いで、辺Ｌに対して分割されたエッジの長さＬｉと補正テーブル値Ｍｉを用いた荷重平均値Ｍａｖｅ（＝Σ（Ｌｉ×Ｍｉ）／ΣＬｉ ）を算出する。
ｃ．次いで、複数の分割エッジごとに移動させずに、辺全体を単位として算出した荷重平均値Ｍａｖｅで移動させる。
ｄ．次いで、ルールベースＯＰＣによる近接効果補正後に、モデルベースＯＰＣによる近接効果補正を行って露光データを作成する。
【００３４】
次に、図２を参照して、本発明の実施の形態における露光パターン作成工程を説明する。まず、図２（ａ）に示す大パターン１１と、この大パターン１１に隣接するＬ＆Ｓパターン１２１，１２２，・・・からなる設計データの場合について説明する。この場合、上述のようにルールベースＯＰＣにおいては、隣接図形までのスペースに応じて異なる補正量テーブルが事前に定められている。なお、ここでは、線幅が６０ｎｍのＬ＆Ｓパターン１２１，１２２，・・・が７０ｎｍのスペースで同じピッチ（６０ｎｍ＋７０ｎｍ＝１３０ｎｍ）で繰り返して並んでいるものとして説明する。
【００３５】
次いで、図２（ｂ）に示すように、上述のようにルールベースＯＰＣにおいて、事前に定められている隣接図形までのスペースに応じて異なる補正量テーブルに基づいて複数のエッジ１３１，１３２，１３３，・・・を発生させてエッジ分割する。ここでは、Ｌ＆Ｓパターン１２１，１２２，・・・に対応して、エッジ１３１とエッジ１３３の長さを６０ｎｍで、エッジ１３２の長さを７０ｎｍとする。
【００３６】
次いで、図２（ｃ）に示すように、分割した各エッジ１３１，１３２，１３３，・・・に対する補正量を補正テーブルを参照して割り当てる。この場合、隣接パターンまでのスペースの小さいエッジ１３１とエッジ１３３に対しては、大パターン１１が細くなる方向に２ｎｍ補正され、エッジ１３２に対しては、大パターン１１が太くなる方向に５ｎｍ補正されるテーブルであるとする。この段階で得られる補正形状は従来のルールベースＯＰＣの補正形状と同じである。
【００３７】
次に、図２（ｄ）に示すように、各エッジの長さＬｉとそのエッジに適用される移動量Ｍｉを記憶し、下記の荷重平均値Ｍａｖｅ、即ち、面積平均値を辺の移動量として適用する。
辺の移動量Ｍａｖｅ＝Σ（Ｌｉ×Ｍｉ）／ΣＬｉ
この時、補正量テーブル値は、回路パターンの幅が細くなる方向をマイナス、太る方向をプラスとしている。
【００３８】
この図２（ｄ）に示した場合には、辺の移動量Ｍａｖｅは＋１．７７ｎｍ〔＝（６０ｎｍ×（−２ｎｍ）＋７０ｎｍ×５ｎｍ）／（６０ｎｍ＋７０ｎｍ）〕となる。例えば、ＯＰＣでの最小補正量の単位が１ｎｍである場合に、＋２ｎｍの補正が、エッジ１３１，１３２，１３３，・・・を含む大パターン１１の辺全体になされる。
【００３９】
次に、図３を参照して、本発明の実施の形態におけるパターン形成工程を説明する。まず、図３（ａ）に示すように、上記の図２（ａ）と同様の設計データを用意する。次いで、図３（ｂ）に示すように、上記の図２（ｄ）に示した手法によるルールベースＯＰＣを行う。この時、辺の移動を辺全体で同じ移動量で行うので露光波長以下の凹凸を発生させることがない。
【００４０】
次いで、図３（ｃ）に示すように、モデルベースＯＰＣを行うことにより、エッチングの疎密差の影響も補正した形の形状が露光パターンとして得られる。この場合の大パターンにおける辺の形状は凹凸パターンとなるが、図２（ｃ）に示した凹凸に比べて浅い凹凸となる。
【００４１】
次いで、図３（ｃ）に示した露光パターンを用いて露光し、エッチングを行うことによって、図３（ｄ）に示すようなエッチング後パターンが得られる。エッチング後の形状は、凹凸の図３（ａ）に示した設計データと同じ形状を得ることが可能となる。
【００４２】
このように、本発明の実施の形態においては、モデルベースＯＰＣによる近接効果補正の前に行うルールベースＯＰＣによる近接効果補正において、複数の分割エッジごとに移動させずに、辺全体を単位として算出した荷重平均値Ｍａｖｅで移動させているので、エッチング後の形状を設計データと同じ形状にすることができる。
【実施例１】
【００４３】
以上を前提として、図４及び図５を参照して上述の手法をゲート電極に対して適用した本発明の実施例１のパターン作成方法を説明する。まず、図４（ａ）はゲート電極の設計データであり、図に示すように、ゲート電極となる多結晶シリコンからなるポリマスク２１となるパターンに対して設計データを忠実に守りたいエッジ領域２３として、チャネル領域と投影的に一致する領域を選択する。
【００４４】
この際、拡散層からなる活性領域２２とポリマスク２１との重ね合わせの誤差を考慮して、エッジ領域２３の長さＬｇをチャネル幅Ｗｃｈよりも両端でそれぞれ露光波長の１／４程度、λ／４±１０％、例えば、ＡｒＦエキシマレーザの場合には５０ｎｍ大きく取った方が、ゲート幅の均一性が良くなる。
【００４５】
次いで、図４（ｂ）に示すように、選択したエッジ領域２２を隣接するパターンである、ポリ配線パターン２４を基準として、複数のエッジＬｇ１〜Ｌｇ３に分割する。
【００４６】
次いで、図５（ａ）に示すように、予め定めた補正量テーブルに基づいて、各エッジＬｇ１〜Ｌｇ３の移動量Ｍｇ１〜Ｍｇ３を記憶し、次いで、図５（ｂ）に示すように下記の面積平均値をエッジ領域２３の移動量Ｍａｖｅとして適用する。
Ｌｇの移動量Ｍａｖｅ＝Σ（Ｌｇｉ×Ｍｇｉ）／ΣＬｇｉ
【００４７】
このように、本発明の実施例１においてはポリマスクの辺全体ではなく、設計データを忠実に守りたい領域、即ち、素子特性に大きな影響を与えるチャネル領域に対応するゲート電極領域をエッジ領域として選択しているので、ポリマスクの辺全体にそのままモデルベースＯＰＣを行う場合に比べてモデルベースＯＰＣの計算工程を軽減することができる。
【実施例２】
【００４８】
次に、図６及び図７を参照して、上述の手法をＳＲＡＭの配線パターンのみに対して適用した本発明の実施例２のパターン作成方法を説明する。まず、図６（ａ）はＳＲＡＭの配線パターンの設計データであり、図に示すように、非常に高いパターン密度となる。
【００４９】
この場合、モデルベースＯＰＣの前にルールベースＯＰＣを適用すると、図６（ｂ）に示すように、ルールベースＯＰＣによって発生した段差が強調されて形成されてしまい、回路パターンの設計データの形状と異なった形状になってしまう。特に、ＳＲＡＭ面積を小さくするために、露光機の解像限界付近でパターン形成を行なう事が多いため、先のルールベースＯＰＣによって発生した段差によって、エッチング後のパターンのＢｒｉｄｇｉｎｇやＰｉｎｃｈｉｎｇ等の故障が発生しやすい。
【００５０】
そこで、図７（ａ）に示したＳＲＡＭのメモリセル部のみの配線パターンを半導体集積回路装置を構成する全体の設計データの中から選択し、選択したＳＲＡＭの配線パターンの設計データに対して隣接するＳＲＡＭの配線パターンの影響を考慮したルールベースＯＰＣを適用する際に、本発明の実施の形態で説明した手法を適用する。
【００５１】
即ち、図７（ｂ）に示すように、長さがＬの特定の配線パターン３１を隣接する配線パターン３２を基準として、複数のエッジＬ１〜Ｌ３に分割する。なお、ここでは、一方の辺に対する補正のみを図しているが、実際には両方の辺に対しても行う。
【００５２】
次いで、図７（ｃ）に示すように、予め定めた補正量テーブルに基づいて、各エッジＬ１〜Ｌ３の移動量Ｍ１〜Ｍ３を記憶し、次いで、図７（ｄ）に示すように下記の面積平均値を配線パターン３１の移動量Ｍａｖｅとして適用する。
Ｌの移動量Ｍａｖｅ＝Σ（Ｌｉ×Ｍｉ）／ΣＬｉ
【００５３】
このように、本発明の実施例２においては、問題が発生しやすいＳＲＡＭ領域に限定して本発明の実施の形態の手法を適用しているので、半導体集積回路装置を構成するパターン全体にそのままモデルベースＯＰＣを適用する場合に比べて、素子特性の劣化やバラツキを発生を伴うことなくモデルベースＯＰＣの計算工程を大幅に軽減することができる。
【００５４】
以上、本発明の実施の形態及び各実施例を説明してきたが、本発明は、実施の形態及び各実施例に示した条件に限られるものではない。例えば、上記の説明においては、半導体集積回路装置におけるパターン作成方法として説明しているが、半導体集積回路装置に限られるものではなく、超伝導デバイスや強誘電体光デバイス等の他の電子デバイスにおける回路パターンの作成工程に適用されるものである。
【００５５】
さらには、電子デバイスにおける回路パターンの作成工程に限られるものではなく、ＭＥＭＳ等における微小パターンの作成工程にも適用されるものである。
【図面の簡単な説明】
【００５６】
【図１】本発明の実施の形態の回路パターンデータ補正方法の概略を示すフローチャートである。
【図２】本発明の実施の形態における露光パターン作成工程の説明図である。
【図３】本発明の実施の形態におけるパターン形成工程の説明図である。
【図４】本発明の実施例１のパターン作成方法の途中までの説明図である。
【図５】本発明の実施例１のパターン作成方法の図４以降の説明図である。
【図６】従来の手法をＳＲＡＭの配線パターンに対して適用した場合の問題点の説明図である。
【図７】本発明の実施例２のパターン作成方法の説明図である。
【図８】モデルベースＯＰＣの模式図である。
【図９】ルールベースＯＰＣの説明図である。
【図１０】補正量テーブルの作成方法の説明図である。
【図１１】従来のパターン形成工程の説明図である。
【図１２】従来のパターン形成工程におけるスムージングの説明図である。
【符号の説明】
【００５７】
１１  大パターン
１２１，１２２  Ｌ＆Ｓパターン
１３１，１３２，１３３  エッジ
２１  ポリマスク
２２  活性領域
２３  エッジ領域
２４  ポリ配線パターン
３１  配線パターン
３２  配線パターン
６０  回路パターン
６１  分割点
６２  評価点
７０  回路パターン
７１  光強度シミュレーション像
【図１】
2010026420.tif 000003
【図２】
2010026420.tif 000004
【図３】
2010026420.tif 000005
【図４】
2010026420.tif 000006
【図５】
2010026420.tif 000007
【図６】
2010026420.tif 000008
【図７】
2010026420.tif 000009
【図８】
2010026420.tif 000010
【図９】
2010026420.tif 000011
【図１０】
2010026420.tif 000012
【図１１】
2010026420.tif 000013
【図１２】
2010026420.tif 000014