(57)【要約】【課題】半導体素子の積層技術等を用いることなく、狭ピッチの半導体素子を搭載した半導体装置を実現できるようにする。【解決手段】半導体装置は、基板電極２４を有する素子搭載部材１２と、素子搭載部材１２の上に搭載され、素子電極２３を有する半導体素子１３と、素子搭載部材１１の上に、第１の辺を半導体素子１３の一の辺と対向させて搭載された中継素子１４とを備えている。中継素子１４は、平面三角形状又は平面台形状であり、第２の電極２３と第１のワイヤ４１を介して電気的に接続された第１の中継電極２１と、基板電極２４と電気的に接続された第２の中継電極２２と、第１の中継電極２１と第２の中継電極２２とを電気的に接続する内部配線３１とを有している。【選択図】図１
2010010653.tif 000002
【特許請求の範囲】
【請求項１】
第１の電極を有する素子搭載部材と、
前記素子搭載部材の上に搭載され、第２の電極を有する半導体素子と、
前記素子搭載部材の上に、第１の辺を前記半導体素子の一の辺と対向させて搭載され、前記第２の電極と第１のワイヤを介して電気的に接続された第１の中継電極と、前記第１の電極と電気的に接続された第２の中継電極と、前記第１の中継電極と前記第２の中継電極とを電気的に接続する内部配線とを有する中継素子とを備え、
前記中継素子は平面三角形状又は平面台形状であることを特徴とする半導体装置。
【請求項２】
前記半導体素子及び素子搭載部材はそれぞれ平面方形状であり、
前記半導体素子の一の辺が延びる方向は、前記素子搭載部材のいずれの辺が延びる方向とも異なっていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体素子と前記中継素子とは、互いに間隔をおいて配置されていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記半導体素子と前記中継素子との間隔は５０μｍ以上且つ４０００μｍ以下であることを特徴とする請求項３又は４に記載の半導体装置。
【請求項５】
前記半導体素子と前記中継素子との間に形成された絶縁樹脂層をさらに備えていることを特徴とする請求項３に記載の半導体装置。
【請求項６】
平面方形状の第１の領域、該第１の領域よりも大きい平面方形状の第２の領域が設けられ且つ第１の電極を有する素子搭載部材と、
前記第１の領域内に搭載され、第２の電極を有する半導体素子と、
それぞれが、前記素子搭載部材の上に、第１の辺を前記半導体素子の一の辺と対向させて搭載され、前記第２の電極と第１のワイヤを介して電気的に接続された第１の中継電極と、前記第１の電極と電気的に接続された第２の中継電極と、前記第１の中継電極と前記第２の中継電極とを電気的に接続する内部配線とを有する複数の中継素子とを備え、
前記各中継素子は、第１の辺の少なくとも一部が前記第１の領域の一の辺と接し、少なくとも第２の辺が前記第２の領域の一の辺と接するように配置されていることを特徴とする半導体装置。
【請求項７】
前記各中継素子は、前記第１の中継電極が、前記第２の中継電極よりも前記第１の辺側に配置され、前記第２の中継電極が、前記第１の中継電極よりも前記第２の辺側に配置されていることを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記第１の領域の中心と前記第２の領域の中心とは重なり合っていることを特徴とする請求項６又は７に記載の半導体装置。
【請求項９】
前記各中継素子は平面方形状であることを特徴とする請求項６〜８のいずれか１項に記載の半導体装置。
【請求項１０】
前記第１の領域の一の辺が延びる方向は、前記第２の領域のいずれの辺が延びる方向とも異なっており、
前記各中継素子は平面三角形状であり、第３の辺が前記第２の領域における前記第２の辺が接する辺とは異なる辺と接していることを特徴とする請求項６〜８のいずれか１項に記載の半導体装置。
【請求項１１】
前記複数の中継素子は、前記第１の辺の長さが互いに等しいことを特徴とする請求項６〜１０のいずれか１項に記載の半導体装置。
【請求項１２】
前記複数の中継素子は、大きさが互いに等しいことを特徴とする請求項６〜１０のいずれか１項に記載の半導体装置。
【請求項１３】
前記半導体素子と前記複数の中継素子との間隔は、互いに等しいことを特徴とする請求項６〜１０のいずれか１項に記載の半導体装置。
【請求項１４】
前記素子搭載部材は回路基板又はリードフレームであることを特徴とする請求項１〜１３のいずれか１項に記載の半導体装置。
【請求項１５】
半導体素子を搭載する半導体素子搭載領域と、
前記素子搭載領域の周囲の領域に搭載され、第１の辺が前記半導体素子の一の辺と対向するように搭載され、内部配線により互いに接続された第１の中継電極及び第２の中継電極を有する中継素子とを備え、
前記中継素子は、平面三角形状又は平面台形状であることを特徴とする回路基板。
【請求項１６】
半導体素子を搭載する半導体素子搭載領域と、
前記素子搭載領域の周囲の領域に搭載され、第１の辺が前記半導体素子の一の辺と対向するように搭載され、内部配線により互いに接続された第１の中継電極及び第２の中継電極を有する中継素子とを備え、
前記中継素子は、平面三角形状又は平面台形状であることを特徴とするリードフレーム。
【請求項１７】
第１の電極を有する素子搭載部材と、第２の電極を有する半導体素子と、第１の中継電極及び該第１中継の電極と内部配線により電気的に接続された第２の中継電極を有する中継素子とを準備する工程（ａ）と、
前記素子搭載部材の上に、前記半導体素子を搭載すると共に、前記半導体素子と間隔をおいて且つ第１の辺が前記半導体素子の一の辺と対向するように前記中継素子を搭載する工程（ｂ）と、
前記第１の電極と前記第１の中継電極とをワイヤにより接続する工程（ｃ）と、
前記第２の電極と前記第２の中継電極とを接続する工程（ｄ）とを備え、
前記工程（ａ）では、平面三角形状又は平面台形状である前記中継素子を準備することを特徴とする半導体装置の製造方法。
【請求項１８】
前記半導体素子と前記中継素子との間に絶縁樹脂層を形成する工程（ｅ）をさらに備えていること特徴とする請求項１７に記載の半導体装置の製造方法。
【請求項１９】
前記工程（ｅ）は、前記素子搭載部材における前記半導体素子を搭載する領域と前記中継素子を搭載する領域との間に、未硬化の絶縁樹脂を配置する工程（ｅ１）と、前記未硬化の絶縁樹脂を硬化する工程（ｅ２）とを含み、工程（ｅ２）は工程（ｂ）よりも後に行うことを特徴とする請求項１８に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板、リードフレーム、半導体装置及びその製造方法に関し、特に多端子且つ狭ピッチの半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体素子の微細化及び多端子化により、電極間隔の狭ピッチ化が進んでいる。しかし、半導体素子を搭載する基板は、半導体素子と同様の電極間隔を狭ピッチ化できない。このため、狭ピッチ化に伴い、半導体素子から引き出されるワイヤの長さを長くしなければならない。
【０００３】
半導体装置にはさらなる微細化とコストダウンが求められており、半導体素子の電極間隔はさらに縮小される傾向にある。しかし、半導体素子から引き出されるワイヤの長さを長くすると、封止樹脂の注入時にワイヤ流れが大きくなり、隣接するワイヤ間がショートしやすくなる。このため、ワイヤの長さを長くすることによる狭ピッチ化への対応には限界がある。
【０００４】
一方、センサチップを回路チップに搭載する以下のような方法が知られている（例えば、特許文献１を参照。）。チップマウント領域の周囲に電極を配置した、回路チップを準備し、チップマウント領域にセンサチップを搭載すると共に、センサチップの電極と回路チップの電極とをワイヤにより接続する。チップマウント領域の周囲の電極は回路チップの外縁部に形成された電極と接続されており、チップ外縁部に形成された電極をワイヤによりパッケージと接続する。
【０００５】
これを応用することにより、半導体素子から引き出されるワイヤの長さを短くすることが考えられる。つまり、半導体素子の搭載領域の周囲に第１の電極を有し、外縁部に第２の電極を有し、対応する第１の電極と第２の電極同士が接続された中継素子を準備する。中継素子の搭載領域に搭載した半導体素子の電極と第１の電極とを接続し、第２の電極と回路基板の電極とを接続する。このようにすれば、狭ピッチ化された半導体素子を回路基板に搭載する場合にも、ワイヤの長さを短くすることができると期待される。さらに、ワイヤが短くてよいため、ワイヤ径を細くすることができ、パッドサイズも縮小できると考えられる。これにより微細化だけでなくコストダウンを行うことも期待される。
【特許文献１】特開２０００−２２７４３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、前記従来のセンサチップを回路チップに搭載する方法を、半導体素子の実装方法に応用しようとすると以下のような問題がある。まず、半導体素子を中継素子の上に積層し、半導体素子と中継素子との積層体を回路基板に搭載するため、工程が増加し製造コストも増加する。さらに、パッケージが厚くなるという問題もある。また、中継素子は半導体素子を搭載しなければならないため、半導体素子よりも大きくなる。大きな中継素子はコストアップの要因となる。また、半導体素子のワイヤ密度が非常に高くなった場合に、ワイヤ下に封止樹脂が入りにくくなり、樹脂が未充填となったり、ワイヤ流れ、ワイヤ近接及びワイヤの沈み込みが生じたりする。
【０００７】
本発明は、前記従来の問題を解決し、半導体素子の積層技術等を用いることなく、狭ピッチの半導体素子を搭載した半導体装置を実現できるようにすることを目的とする。
【課題を解決するための手段】
【０００８】
前記の目的を達成するため、本発明は半導体装置を、回路基板の上に、半導体素子と中継素子とが、一の辺同士を互いに対向させて搭載された構成とする。
【０００９】
具体的に本発明に係る第１の半導体装置は、第１の電極を有する素子搭載部材と、素子搭載部材の上に搭載され、第２の電極を有する半導体素子と、素子搭載部材の上に、第１の辺を半導体素子の一の辺と対向させて搭載され、第２の電極と第１のワイヤを介して電気的に接続された第１の中継電極と、第１の電極と電気的に接続された第２の中継電極と、第１の中継電極と第２の中継電極とを電気的に接続する内部配線とを有する中継素子とを備え、中継素子は、平面三角形状又は平面台形状であることを特徴とする。
【００１０】
第１の半導体装置は、内部配線により互いに電気的に接続された第１の中継電極と第２の中継電極とを有する中継素子を備えている。このため、半導体素子の電極と、第１の中継電極とを接続し、第２の中継電極と素子搭載部材の電極とを接続すれば、半導体素子から引き出されるワイヤの長さを大幅に短縮することができる。また、中継素子は、素子搭載部材の上に、一の辺を半導体素子の一の辺と対向させて搭載されている。このため、半導体装置の厚さを薄くすることが可能となる。さらに、半導体素子と中継素子との間に絶縁樹脂層を形成することができる。これにより、ワイヤ密度が非常に高い場合にも、樹脂封止が不完全となることによる、ワイヤ流れ、ワイヤ近接及びワイヤの沈み込み等の発生を抑えることが可能となる。さらに、中継素子が平面三角形状又は平面台形状であるため、中継素子を効率よく配置することが可能となる。従って、半導体装置を小型化することができる。
【００１１】
第１の半導体装置において、半導体素子及び素子搭載部材はそれぞれ平面方形状であり、半導体素子の一の辺が延びる方向は、素子搭載部材のいずれの辺が延びる方向とも異なっている構成としてもよい。
【００１２】
第１の半導体装置において、半導体素子と中継素子とは、互いに間隔をおいて配置されていてもよい。この場合において、半導体素子と中継素子との間隔は５０μｍ以上且つ４０００μｍ以下とすればよい。また、半導体素子と中継素子との間に形成された絶縁樹脂層をさらに備えていてもよい。
【００１３】
本発明に係る第２の半導体装置は、平面方形状の第１の領域、該第１の領域よりも大きい平面方形状の第２の領域が設けられ且つ第１の電極を有する素子搭載部材と、第１の領域内に搭載され、第２の電極を有する半導体素子と、それぞれが、素子搭載部材の上に、第１の辺を半導体素子の一の辺と対向させて搭載され、第２の電極と第１のワイヤを介して電気的に接続された第１の中継電極と、第１の電極と電気的に接続された第２の中継電極と、第１の中継電極と第２の中継電極とを電気的に接続する内部配線とを有する複数の中継素子とを備え、各中継素子は、第１の辺の少なくとも一部が第１の領域の一の辺と接し、少なくとも第２の辺が第２の領域の一の辺と接するように配置されていることを特徴とする。
【００１４】
第２の半導体装置は、内部配線により互いに電気的に接続された第１の中継電極と第２の中継電極とを有する複数の中継素子を備えている。このため、半導体素子の電極と、第１の中継電極とを接続し、第２の中継電極と素子搭載部材の電極とを接続すれば、半導体素子から引き出されるワイヤの長さを大幅に短縮することができる。また、第１の辺の少なくとも一部が第１の領域の一の辺と接し、少なくとも第２の辺が第２の領域の一の辺と接するように各中継素子が配置されている。このため、中継素子を無駄なく配置することが可能となり、中継素子及び製品サイズを低減することができる。
【００１５】
第２の半導体装置において、各中継素子が、第１の中継電極が、第２の中継電極よりも第１の辺側に配置され、第２の中継電極が、第１の中継電極よりも第２の辺側に配置されている構成としてもよい。
【００１６】
第２の半導体装置において、第１の領域の中心と第２の領域の中心とが重なり合っていてもよい。
【００１７】
第２の半導体装置において、各中継素子が平面方形状である構成としてもよい。
【００１８】
第２の半導体装置において、第１の領域の一の辺が延びる方向は、第２の領域のいずれの辺が延びる方向とも異なっており、各中継素子は平面三角形状であり、第３の辺が第２の領域における第２の辺が接する辺とは異なる辺と接している構成としてもよい。
【００１９】
第２の半導体装置において、複数の中継素子は、第１の辺の長さが互いに等しい構成としてもよい。
【００２０】
第２の半導体装置において、複数の中継素子は、大きさが互いに等しい構成としてもよい。
【００２１】
第２の半導体装置において、半導体素子と複数の中継素子との間隔が、互いに等しい構成としてもよい。
【００２２】
本発明の半導体装置において、素子搭載部材は回路基板であってもよく、リードフレームであってもよい。
【００２３】
本発明に係る回路基板は、半導体素子を搭載する半導体素子搭載領域と、素子搭載領域の周囲の領域に搭載され、第１の辺が半導体素子の一の辺と対向するように搭載され、内部配線により互いに接続された第１の中継電極及び第２の中継電極を有する中継素子とを備え、中継素子は、少なくとも１つの頂点の角度が９０度未満であることを特徴とする。
【００２４】
本発明に係るリードフレームは、半導体素子を搭載する半導体素子搭載領域と、素子搭載領域の周囲の領域に搭載され、第１の辺が半導体素子の一の辺と対向するように搭載され、内部配線により互いに接続された第１の中継電極及び第２の中継電極を有する中継素子とを備え、中継素子は、平面三角形状又は平面台形状であることを特徴とする。
【００２５】
本発明に係る半導体装置の製造方法は、第１の電極を有する素子搭載部材と、第２の電極を有する半導体素子と、第１の中継電極及び該第１中継の電極と内部配線により電気的に接続された第２の中継電極を有する中継素子とを準備する工程（ａ）と、素子搭載部材の上に、半導体素子を搭載すると共に、半導体素子と間隔をおいて且つ第１の辺が半導体素子の一の辺と対向するように中継素子を搭載する工程（ｂ）と、第１の電極と第１の中継電極とをワイヤにより接続する工程（ｃ）と、第２の電極と第２の中継電極とを接続する工程（ｄ）とを備え、工程（ａ）では、平面三角形状又は平面台形状である中継素子を準備することを特徴とする。
【００２６】
本発明の半導体装置の製造方法は、素子搭載部材の上に、半導体素子を搭載すると共に、半導体素子と間隔をおいて且つ一の辺が半導体素子の一の辺と対向するように中継素子を搭載する工程（ｂ）と、第１の電極と第１の中継電極とをワイヤにより接続する工程（ｃ）と、第２の電極と第２の中継電極とを接続する工程（ｄ）とを備えている。このため、半導体素子から引き出されるワイヤの長さを大幅に短縮することができる。
【００２７】
本発明の半導体装置の製造方法は、半導体素子と中継素子との間に絶縁樹脂層を形成する工程（ｅ）をさらに備えていてもよい。
【００２８】
本発明の半導体装置の製造方法において、工程（ｅ）は、素子搭載部材における半導体素子を搭載する領域と中継素子を搭載する領域との間に、未硬化の絶縁樹脂を配置する工程（ｅ１）と、未硬化の絶縁樹脂を硬化する工程（ｅ２）とを含み、工程（ｅ２）は工程（ｂ）よりも後に行う構成としてもよい。
【発明の効果】
【００２９】
本発明に係る、半導体装置及びその製造方法によれば、半導体素子の積層技術等を用いることなく、狭ピッチの半導体素子を搭載した半導体装置を実現できる。
【発明を実施するための最良の形態】
【００３０】
（一実施形態）
本発明の一実施形態について図面を参照して説明する。図１（ａ）及び（ｂ）は一実施形態に係る半導体装置であり、（ａ）は平面構成を示し、（ｂ）は（ａ）のＩｂ−Ｉｂ線における断面構成を示している。各図面においては、封止樹脂により隠れた部分も図示している。
【００３１】
図１に示すように、本実施形態の半導体装置は、素子搭載部材である回路基板１２の上に半導体素子１３と中継素子１４とが搭載され、封止樹脂１６により封止されている。中継素子１４は、第１の中継電極２１と第２の中継電極２２とを有し、第１の中継電極２１と第２の中継電極２２とは内部配線３１により電気的に接続されている。
【００３２】
図１においては、中継素子１４は平面２等辺三角形状であり、底辺に沿って第１の中継電極２１が配置されている。半導体素子１３は、平面方形状であり、一の辺に沿って素子電極２３が配置されている。半導体素子１３の素子電極２３が配置された辺と、中継素子１４の第１の中継電極２１が配置された底辺とが対向するようにして、半導体素子１３と中継素子１４とは互いに間隔をおいて配置されている。素子電極２３と第１の中継電極２１とは第１のワイヤ４１により電気的に接続されている。第２の中継電極２２は、回路基板１２の上面に形成された基板電極２４と第２のワイヤ４２により電気的に接続されている。
【００３３】
素子電極２３と基板電極２４とが中継素子１４を介して接続されているため、素子電極２３と基板電極２４とを直接ワイヤにより接続する場合と比べワイヤの長さを遙かに短くすることができる。これにより、ワイヤを細くすることが可能となるので、電極サイズを縮小し、ピッチをさらに狭くすることが可能となる。
【００３４】
本実施形態の半導体装置は、半導体素子１３が中継素子１４の上に搭載されていない。このため、比較的高度な半導体素子の積層技術を用いる必要がなく、通常のダイボンド及びワイヤボンド工法により製造可能である。また、ワイヤを多層配線したり、半導体素子と中継素子とを積層したりする場合と比べて、ワイヤ高さを低くできるため、パッケージを薄くできる。さらに、高度なプロセスを必要とする半導体装置の主要回路と、外部電極との接続に用いる電極、配線及び周辺回路とを分離し、安価なプロセスの中継素子を組み合わせることにより、半導体素子の高密度微細プロセス化、多端子化及び最小化と低コスト化とを両立させることが可能となる。
【００３５】
中継素子１４の平面形状は、特に限定されないが、図１に示すような平面２等辺三角形状とすれば、第２の中継電極２２と基板電極２４の配列を均等にできるため、ワイヤ流れの低減及び半導体装置の小型化に効果がある。この場合、第１の中継電極２１を２等辺三角形の底辺に配置すれば、第１のワイヤ４１の長さを短くすることができる。また、第２の中継電極２２を、中継素子１４の斜辺にできるだけ分散して配置すれば、基板電極２４の間隔を広げることができる。
【００３６】
また、半導体素子１３に形成された素子電極２３の数と配置によっては、図２及び図３に示すように、半導体素子１３の各辺と対向するように複数の中継素子１４を配置すればよい。
【００３７】
複数の中継素子１４を配置する場合には、図４に示すように、半導体素子１３を回路基板１２と傾けて配置すれば、スペースを有効に利用することが可能となる。半導体素子１３が平面正方形状の場合には、半導体素子１３の各辺が回路基板１２の各辺に対して４５度の角度となるようにすれば最も効率よく配置することができる。
【００３８】
さらに、この場合には、図５に示すように中継素子１４を直角２等辺三角形とすれば、さらに効率よく配置することが可能となる。
【００３９】
中継素子１４は、図６に示すように台形状とし、中継素子１４の下底が半導体素子１３の辺と対向するように配置してもよい。この場合には、回路基板１２及び封止樹脂１６の形状を平面八角形状とすれば、回路基板１２に無駄なスペースが生じにくい。
【００４０】
また、図７に示すように中継素子１４を等脚台形状とし、上底が半導体素子１３の一の辺と対向するように配置してもよい。このようにすれば、半導体素子１３を傾けて配置しなくても、効率よく中継素子１４を配置できる。この場合、底角は４５度とすることが好ましい。この場合、封止樹脂１６の注入は、モールド部のコーナー部から行えば、樹脂の流れが良くなり好ましい。
【００４１】
また、図８に示すように、中継素子１４を平面方形状としてもよく、さらに、図９に示すように異なる大きさの中継素子１４を組み合わせて配置してもよい。
【００４２】
中継素子１４の形状をどのようにした場合にも、半導体素子１３と中継素子１４の他の辺と対向していない辺とが、方形状の領域の外周と重なるように配置すれば回路基板１２に無駄なスペースが生じにくく、効率よく配置することができる。この場合、図１０に示すように、半導体素子１３のすべての辺に対向して中継素子１４を配置する必要はない。また、図１１に示すように半導体素子１３が方形状ではない場合にも、効率よく配置することができる。
【００４３】
第２の中継電極２２と基板電極２４との接続は、ワイヤボンディングでなくてもよい。例えば、図１２に示すように、第２の中継電極２２を中継素子１４の下面に形成し、フリップチップ方式により、第２の中継電極２２と基板電極２４とを接続してもよい。これにより、中継素子１４における第２の中継電極２２の配置の自由度が高くなるため、中継素子１４をさらに小型化できる。またこれに伴い、半導体素子１３及び回路基板１２の小型化も可能となる。フリップチップ方式の他にも、テープオートメイテッド方式又はボールグリッドアレイ方式等の種々の方式を用いることができる。
【００４４】
本実施形態においては、半導体素子１３を搭載する素子搭載部材が回路基板１２である例を示したが、図１３に示すようにダイパッド１７とリード１８とを有するリードフレーム１５としてもよい。この場合はより安価な材料により半導体装置が構成できる。
【００４５】
中継素子１４は、一括してウェハに形成した後、カットして形成すればよい。中継素子１４が平面方形状の場合には、通常の半導体チップと同様のダイシングを行いカットすればよい。中継素子１４が平面三角形状の場合には図１４に示すようにウェハ５１の上に複数の中継素子１４を組み合わせて形成すれば、３方向を互いにクロスするようにカットすることができ、通常のウェハ工法と比べてカットラインを増やすことがない。また、平面台形状の場合には、ウエハーをカットする際に、不使用部分ができてしまい、ウエハーの使用効率が悪くなるが、図１５に示すように配置すればよい。
【００４６】
半導体素子１３と中継素子１４及び中継素子１４同士は、半導体装置の小型化の観点から間隔を開けずに配置してもよい。しかし、ワイヤを高密度に配置する場合には、ワイヤ間の隙間に樹脂が充填されなくなるおそれがある。これを避けるためには、半導体素子１３と中継素子１４と及び中継素子１４同士を互いに間隔をおいて配置すればよい。間隔は、封止樹脂が流れるようにするため及びダイボンド精度又はワイヤ流れの抑制の観点からは広くした方がよいが、半導体装置を小型化する観点からは狭い方がよい。ダイボンドの位置ずれ公差及びチップ厚と間隔のアスペクト比を考慮し、樹脂が充填可能な幅と深さであり、且つワイヤ変形を防ぐためできるだけ狭い間隔に設計することが望ましい。具体的には５０μｍ〜４０００μｍ程度とすればよい。なお、モールドの際には、半導体素子１３と中継素子１４の境界部近辺にゲートを配置すれば、境界領域における樹脂流れをスムースにできるので好ましい。
【００４７】
また、図１６に示すように封止樹脂１６とは別に半導体素子１３と中継素子１４との間及び中継素子１４同士の間を埋める絶縁樹脂層１９を形成してもよい。絶縁樹脂層１９の形成は、どのような方法を用いてもよいが、例えば、まず、半導体素子１３と中継素子１４とを回路基板１２に搭載した後、半導体素子１３と中継素子１４と間に未硬化の絶縁樹脂を印刷又は塗布等により配置し、続いて絶縁樹脂を硬化させることにより絶縁樹脂層１９を形成すればよい。また、あらかじめ回路基板１２の所定の領域に絶縁樹脂を配置した後、半導体素子１３及び中継素子１４を搭載し、続いて絶縁樹脂を硬化させることにより絶縁樹脂層１９を形成してもよい。
【００４８】
この他、半導体素子１３及び中継素子１４の一方を先に回路基板１２に搭載した後、絶縁樹脂を配置し、この後他方を回路基板１２に搭載することにより、半導体素子１３と中継素子１４との間に絶縁樹脂層１９を形成してもよい。また、あらかじめ、半導体素子１３及び中継素子１４の少なくとも一方に絶縁樹脂を形成しておき、両者をそれぞれ回路基板１２に搭載することにより絶縁樹脂層１９を形成してもよい。この場合、半導体素子１３と中継素子１４とを絶縁樹脂により先に一体化してから回路基板１２に搭載することにより、半導体素子１３と中継素子１４との間に絶縁樹脂層１９を形成してもよい。また、未硬化の絶縁樹脂を印刷等により配置した後硬化させて絶縁樹脂層１９を形成する代わりに、絶縁樹脂のフィルムを用いてもよい。
【００４９】
このように、半導体素子１３と中継素子１４との間に絶縁樹脂層１９を形成すれば、両者の間隔を密にして回路基板１２に搭載しても、半導体素子１３と中継素子１４とが電気的に接触しないため、小型化及び信頼性の向上にも効果がある。なお、絶縁樹脂層１９は、ワイヤボンディングの後に形成してもよい。但し、ワイヤボンディングの前に絶縁樹脂層１９を形成しておくことにより、ワイヤ密度が非常に高い場合においても、樹脂封止が不完全となることにより生じるワイヤ流れ、ワイヤの近接及びワイヤの沈み込み等を抑えることができる。
【００５０】
本実施形態において示した中継素子１４の形状は、例示であり中継素子１４はどのような形状であってもよい。また、複数の中継素子１４を用いる場合には、各中継素子１４の形状及びサイズが互いに異なっていてもよい。但し、半導体素子１３の各辺に対応する中継素子１４のサイズをほぼ同一とすることにより、半導体装置の内部構成をシンプルとすることができ、設計が容易となる。また、全体としての対象性が良くなるため、封止樹脂の流れ及びバランスが均一となり、封止成形性が良くなり、無駄なスペースが少なくなり、歪や反りも少なくできるという利点がある。
【００５１】
なお、中継素子を回路基板上にあらかじめ形成しておくことにより組立工程を簡略化したり、半導体素子搭載領域を明確化したりすることも可能である。
【００５２】
また、中継素子は電極や内部配線だけでなく、各種受動部品、センサ又は他の多様な機能を有する素子を搭載してもよい。これにより、本発明の機能をより有効に発揮しうる。
【００５３】
（一実施形態の変形例）
以下に、本発明の一実施形態の変形例について図面を参照して説明する。図８及び９において平面方形状の複数の中継素子１４を配置する例を示したが、この場合には以下のようにすることによりさらに効率よく配置することができる。
【００５４】
図１７は、本変形例に係る半導体装置の平面構成を示している。図１７に示すように、素子搭載部材である回路基板１２には、平面方形状の第１の領域５１と、第１の領域５１よりも大きい第２の領域５２とが設定されている。半導体素子１３は平面方形状であり、第１の領域５１内に配置されている。中継素子１４は、第２の領域５２内にそれぞれ配置されており、且つ、第１の辺１４ａが第１の領域３１の辺と重なり、第１の辺１４ａと対向する第２の辺１４ｂが第２の領域５２の辺と重なるように配置されている。また、第２の領域５２の４つの角部のそれぞれと、いずれかの中継素子１４の角部の一つとが重なるように配置されている。つまり、各中継素子１４の第１の辺１４ａを延長して結んだ領域の内側が第１の領域５１となり、第２の辺１４ｂを延長して結んだ領域の内側が第２の領域５２となる。このように配置することにより、中継素子１４を半導体素子１３の周囲に無駄なく配置することが可能となり、製品サイズを小さくすることが可能となる。
【００５５】
この場合には、第１の中継電極２１は第２の中継電極２２よりも第１の辺１４ａ側に配置し、第２の中継電極２２は第１の中継電極２１よりも第２の辺１４ｂ側に配置すればよい。つまり、第１の中継電極２１は第１の領域５１の辺と重なる第１の辺１４ａに沿って配置し、第２の中継電極２２は第１の辺１４ａ以外の第２の領域３２の辺と重なるいずれかの辺に沿って配置すればよい。第１の中継電極２１及び第２の中継電極２２をこのように配置すれば、第１の領域５１に搭載された半導体素子１３の素子電極２３と、第２の領域５２の外側に配置された基板電極２４とを効率よく接続することが可能となる。
【００５６】
図１７においては、中継素子１４が同一のサイズである例を示した。中継素子１４のサイズを揃えることにより、中継素子１４の作成が容易となると共に、中継素子１４をウェハ上に配置する際に無駄が少なくなりコストダウンが可能となる。しかし、サイズが異なる中継素子１４を組み合わせて作成してもよい。この場合にも、第１の辺１４ａの長さが等しくなるようにすれば、効率よく中継素子１４を配置することができる。また、図１８のようにすれば、サイズが異なる中継素子１４を組み合わせた場合にも効率よく配置することができる。
【００５７】
また、第１の領域５１の中心と第２の領域５２の中心とが重なり合うように第１の領域５１と第２の領域５２とを配置すれば、装置全体としての対称性が向上し、回路設計が容易となる。また、樹脂封止をする際に注入した樹脂が均一に流れるようになるという効果及び回路基板に反りが生じにくくなるという効果も得られる。
【００５８】
また、樹脂の流れを均一にするためには、半導体素子１３と各中継素子１４との間隔が等しくなるようにすることが好ましい。
【００５９】
図１７及び１８は、第１の領域５１の一の辺が延びる方向と、第２の領域５２のいずれかの辺が延びる方向とが揃っている例を示した。しかし、図１９に示すように、第１の領域５１の一の辺が延びる方向が、第２の領域５２のいずれの辺が延びる方向とも異なっているようにしてもよい。この場合には、中継素子１４を平面方形状ではなく、平面三角形状とすればよい。中継素子１４の第１の辺１４ａを除く第２の辺１４ｂ及び第３の辺１４ｃは、第２の領域５２の互いに異なる辺とそれぞれ重なっている。また、第１の領域５１の頂点が第２の領域５２よりも外側となるように第１の領域５１及び第２の領域５２を設定することが好ましい。これにより、第１の領域５１の一の辺が延びる方向が、第２の領域５２のいずれの辺が延びる方向とも異なっている場合においても、実装面積を最小化することが可能となる。
【産業上の利用可能性】
【００６０】
本発明に係る半導体装置及びその製造方法は、半導体素子の積層技術等を用いることなく、狭ピッチの半導体素子を搭載した半導体装置を実現でき、多端子且つ狭ピッチの半導体装置及びその製造方法等として有用である。
【図面の簡単な説明】
【００６１】
【図１】（ａ）及び（ｂ）は本発明に係る一実施形態に係る半導体素子を示し、（ａ）は平面図であり、（ｂ）は（ａ）のＩｂ−Ｉｂ線における断面図である。
【図２】本発明に係る一実施形態に係る半導体装置の変形例を示す平面図である。
【図３】本発明に係る一実施形態に係る半導体装置の変形例を示す平面図である。
【図４】本発明に係る一実施形態に係る半導体装置の変形例を示す平面図である。
【図５】本発明に係る一実施形態に係る半導体装置の変形例を示す平面図である。
【図６】本発明に係る一実施形態に係る半導体装置の変形例を示す平面図である。
【図７】本発明に係る一実施形態に係る半導体装置の変形例を示す平面図である。
【図８】本発明に係る一実施形態に係る半導体装置の変形例を示す平面図である。
【図９】本発明に係る一実施形態に係る半導体装置の変形例を示す平面図である。
【図１０】本発明に係る一実施形態に係る半導装置の変形例を示す平面図である。
【図１１】本発明に係る一実施形態に係る半導体装置の変形例を示す平面図である。
【図１２】（ａ）及び（ｂ）は本発明に係る一実施形態に係る半導体装置の変形例を示し、（ａ）は平面図であり、（ｂ）は（ａ）のXIIｂ−XIIｂ線における断面図である。
【図１３】本発明に係る一実施形態に係る半導体装置の変形例を示す平面図である。
【図１４】本発明に係る一実施形態に係る半導体装置に用いる中継素子を形成するウェハの一例を示す平面図である。
【図１５】本発明に係る一実施形態に係る半導体装置に用いる中継素子を形成するウェハの一例を示す平面図である。
【図１６】本発明に係る一実施形態に係る半導体装置の変形例を示す断面図である。
【図１７】本発明に係る一実施形態の変形例に係る半導体装置を示す平面図である。
【図１８】本発明に係る一実施形態の変形例に係る半導体装置を示す平面図である。
【図１９】本発明に係る一実施形態の変形例に係る半導体装置を示す平面図である。
【符号の説明】
【００６２】
１２      回路基板
１３      半導体素子
１４      中継素子
１４ａ    第１の辺
１４ｂ    第２の辺
１４ｃ    第３の辺
１５      リードフレーム
１６      封止樹脂
１７      ダイパッド
１８      リード
１９      絶縁樹脂層
２１      第１の中継電極
２２      第２の中継電極
２３      素子電極
２４      基板電極
３１      内部配線
４１      第１のワイヤ
４２      第２のワイヤ
５１      第１の領域
５２      第２の領域
【図１】
2010010653.tif 000003
【図２】
2010010653.tif 000004
【図３】
2010010653.tif 000005
【図４】
2010010653.tif 000006
【図５】
2010010653.tif 000007
【図６】
2010010653.tif 000008
【図７】
2010010653.tif 000009
【図８】
2010010653.tif 000010
【図９】
2010010653.tif 000011
【図１０】
2010010653.tif 000012
【図１１】
2010010653.tif 000013
【図１２】
2010010653.tif 000014
【図１３】
2010010653.tif 000015
【図１４】
2010010653.tif 000016
【図１５】
2010010653.tif 000017
【図１６】
2010010653.tif 000018
【図１７】
2010010653.tif 000019
【図１８】
2010010653.tif 000020
【図１９】
2010010653.tif 000021