(57)【要約】      （修正有）【課題】溝部形成にマスクとして用いたＳｉＯ２膜を除去する際に用いられた薬液が、溝部が疎水性であるとはじかれてしまい、はじかれた薬液が溝部で囲まれた領域において空気を抱え込み気泡が発生するという現象があり、これをなくす溝部形成方法を提供する。【解決手段】マスクを用いて、シリコン基板１０１にドライエッチングにより溝部１０６を形成し、その疎水性の溝部１０６の内部に親水化処理を行った後に、溝部形成にマスクとして用いたＳｉＯ２膜１０４をウェット処理により除去する。【選択図】図５
2010028108.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板上に、マスク層を形成する工程と、
前記マスク層上にレジスト層を形成する工程と、
前記レジスト層に、所定の領域を包囲するパターンを形成する工程と、
前記パターンが形成された前記レジスト層を用いて前記マスク層をエッチングし、マスクを形成する工程と、
前記マスクを用いて、前記シリコン基板に溝部を形成する工程と、
前記溝部の内部をフッ酸を含んだ洗浄液で洗浄する工程と、
前記溝部の内部を親水化処理する工程と、
前記親水化処理する工程の後に、前記シリコン基板にウェット処理を施して前記マスクを除去する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記マスク層は、シリコン酸化膜を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記マスク層は、シリコン酸化膜とシリコン窒化膜と、を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記ウェット処理を、フッ酸−フッ化アンモニウム混合液を含んだ溶液を用いて行うことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記親水化処理を、ＡＰＭおよびＳＰＭにより行うことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項６】
前記親水化処理を、酸化処理により行うことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項７】
前記溝部を形成する工程は、ドライエッチングにより前記溝部を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項８】
前記マスクを形成する工程の後であって、前記シリコン基板に溝部を形成する工程の前に、さらに
前記レジスト層を除去する工程を有することを特徴とする請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
素子分離用にシリコン溝部を形成する際に、シリコンを含む膜を半導体基板上に形成しマスクを形成した後、エッチングにより溝部を形成することが行われている。このような技術として、以下の特許文献１乃至３がある。
【０００３】
特許文献１には、ＳｉＯ／ＳｉＮ／ＳｉＯ２マスクを用いてＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）を形成し、溝エッチングを行った後、ＳｉＮ上のＳｉＯＮ（ＳｉＯ）を除去して酸化物を埋め込み、続いてＳｉＮをエッチング止めとしてＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）による平坦化が行われることが記載されている。
特許文献２には、ＳＴＩの溝ＤＲＹエッチング後に洗浄液としてＳＰＭ，ＡＰＭ，ＨＰＭなどを使用することが記載されている。
特許文献３には、溝ＤＲＹエッチング後に洗浄液としてＦＰＭ，ＡＰＭ，ＳＰＭなどを使用することが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特表２００３−５１１８５７号公報
【特許文献２】特開２００５−１２９９４６号公報
【特許文献３】特開２００３−３０９１０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、本発明者らによって、溝部が疎水性であると溝部形成用マスクの除去の際に用いられた薬液が溝部ではじかれてしまい、はじかれた薬液が溝部で囲まれた領域において空気を抱え込むようになり、そこに気泡が発生することが明らかになった。そこで本発明者らは、このような気泡により溝部形成用マスクの除去が妨げられてしまうという新たな課題を見出した。
【０００６】
以下、このマスクの残渣の発生について、図７〜１０を参照して説明する。
図７は、本発明に関わる半導体装置の製造工程を模式的に示した断面図である。図８は、本発明に関わる半導体装置の製造工程を模式的に示したＸ−Ｘ'断面図（ａ）および平面図（ｂ）である。図９は、本発明に関わる半導体装置の課題を説明するためのＸＩ−ＸＩ'断面図（ａ）および平面図（ｂ）である。図１０は、本発明に関わる半導体装置の課題を説明するためのＸＩＩ−ＸＩＩ'断面図（ａ）および平面図（ｂ）である。
【０００７】
半導体基板にシリコン溝を形成し、溝エッチングのマスクとなるＳｉＮ上のＳｉＯ２除去時に、溝で四方を囲まれた領域（図８（ｂ）で示された領域α）でＳｉＯ２の残渣が発生する場合（図１０で示された残渣、ＳｉＯ２膜１０４ａ）について説明する。
【０００８】
まず、図７（ａ），（ｂ）に示すように、半導体シリコン基板１０１上にＳｉＯ２膜１０２を形成し、その上に、ＳｉＮ膜１０３，ＳｉＯ２膜１０４を順に積層する。ＳｉＯ２膜１０４は、シリコン溝形成時のエッチングマスクとなる。次に、ＳｉＯ２膜１０４上に形成したレジスト層１０５をフォトリソグラフィーを用いてパターニングし、レジスト層１０５をマスクとしてＳｉＯ２膜１０４，ＳｉＮ膜１０３，ＳｉＯ２膜１０２をドライエッチングにより、開口部を形成し（図７（ｃ））、レジスト層１０５を剥離処理する（図７（ｄ））。これにより半導体シリコン基板１０１上に溝エッチングマスクが形成される。
【０００９】
続いて、この溝エッチングマスクを用いて、ドライエッチングにより、半導体シリコン基板１０１に溝部１０６を形成する（図８（ａ），（ｂ））。続いて、生じたエッチングデポ物除去のために、フッ酸処理を行い（図９（ａ），（ｂ））、その後ＳｉＯ２膜１０４をウェット処理により除去する（図１０（ａ），（ｂ））。
【００１０】
このとき、フッ酸処理により溝部１０６の表面のシリコンが疎水化される。このような疎水性の溝部１０６では、その後のウェット処理による溝エッチングマスク除去の際に、溝部１０６の内壁面でウェット処理に用いられた薬液が弾かれ、溝部１０６で四方を囲まれた領域αに気泡１０８が発生しやすくなっていた（図９（ａ），（ｂ））。このような気泡１０８により、その後のＳｉＯ２膜１０４の除去が妨げられ、残渣、すなわちＳｉＯ２膜１０４ａが発生した（図１０（ａ），（ｂ））。
【課題を解決するための手段】
【００１１】
本発明による半導体装置の製造方法は、
シリコン基板上に、マスク層を形成する工程と、
前記マスク層上にレジスト層を形成する工程と、
前記レジスト層に、所定の領域を包囲するパターンを形成する工程と、
前記パターンが形成された前記レジスト層を用いて前記マスク層をエッチングし、マスクを形成する工程と、
前記マスクを用いて、前記シリコン基板に溝部を形成する工程と、
前記溝部の内部をフッ酸を含んだ洗浄液で洗浄する工程と、
前記溝部の内部を親水化処理する工程と、
前記親水化処理する工程の後に、前記シリコン基板にウェット処理を施して前記マスクを除去する工程と、
を含むことを特徴とする。
【００１２】
この半導体装置の製造方法においては、溝部を洗浄し、溝部の内部に親水化処理を行った後に、溝部形成に用いたマスクをウェット処理により除去している。かかる半導体装置の製造方法によれば、マスクの残渣の発生が抑制できる。
【００１３】
すなわち、溝部を形成するために用いられたマスクをウェット処理により除去する際、溝部の内部が疎水性であると、ウェット処理に用いられた薬液が溝部ではじかれてしまう。そのため、マスク上の溝部で囲まれた領域の内側において、はじかれた薬液が空気を抱え込むようにして気泡が発生し易くなる。そして、この気泡により、気泡に被われた部分のマスク除去が妨げられ、マスクの残渣が発生してしまう。そこで、本発明による半導体装置の製造方法によれば、溝部の洗浄後、溝部の内部が親水化処理されているため、ウェット処理に用いられた薬液がはじかれず、マスク除去時の気泡の発生が抑制される。これにより、マスクの残渣の発生が抑制できる。さらに、この残渣に起因する不良の発生が低減し、半導体装置の歩留および信頼性が向上できる。
【発明の効果】
【００１４】
本発明によれば、残渣の発生が抑制された半導体装置の製造方法が実現される。
【図面の簡単な説明】
【００１５】
【図１】本発明による半導体装置の製造工程を模式的に示した断面図である。
【図２】本発明による半導体装置の製造工程を模式的に示したＩ−Ｉ'断面図（ａ）および平面図（ｂ）である。
【図３】本発明による半導体装置の製造工程を模式的に示したＩＩ−ＩＩ'断面図（ａ）および平面図（ｂ）である。
【図４】本発明による半導体装置の製造工程を模式的に示したＩＩＩ−ＩＩＩ'断面図（ａ）および平面図（ｂ）である。
【図５】本発明による半導体装置の製造工程を模式的に示したＩＶ−ＩＶ'断面図（ａ）および平面図（ｂ）である。
【図６】本発明による半導体装置の製造工程を模式的に示した断面図である。
【図７】本発明に関わる半導体装置の製造工程を模式的に示した断面図である。
【図８】本発明に関わる半導体装置の製造工程を模式的に示したＸ−Ｘ'断面図（ａ）および平面図（ｂ）である。
【図９】本発明に関わる半導体装置の課題を説明するためのＸＩ−ＸＩ'断面図（ａ）および平面図（ｂ）である。
【図１０】本発明に関わる半導体装置の課題を説明するためのＸＩＩ−ＸＩＩ'断面図（ａ）および平面図（ｂ）である。
【発明を実施するための最良の形態】
【００１６】
以下、図面を参照しつつ、本発明による半導体装置の製造方法の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
【００１７】
（第１実施形態）
図１は、本発明による半導体装置の製造工程を模式的に示した断面図である。図２は、本発明による半導体装置の製造工程を模式的に示したＩ−Ｉ'断面図（ａ）および平面図（ｂ）である。図３は、本発明による半導体装置の製造工程を模式的に示したＩＩ−ＩＩ'断面図（ａ）および平面図（ｂ）である。図４は、本発明による半導体装置の製造工程を模式的に示したＩＩＩ−ＩＩＩ'断面図（ａ）および平面図（ｂ）である。図５は、本発明による半導体装置の製造工程を模式的に示したＩＶ−ＩＶ'断面図（ａ）および平面図（ｂ）である。図６は、本発明による半導体装置の製造工程を模式的に示した断面図である。
【００１８】
以下、図１〜６を用いて、半導体装置の製造方法について説明する。本実施形態では、シリコン溝部１０６は平面視において半導体基板１０１上の所定の領域αを包囲するように形成されている（図２（ｂ）参照）。
【００１９】
まず、図１（ａ），（ｂ）に示すように、半導体シリコン基板１０１上にＳｉＯ２膜１０２を形成し、その上に、ＳｉＮ膜１０３、ＳｉＯ２膜１０４を順に積層しマスク層を形成する。ＳｉＯ２膜１０４は、シリコン溝形成時のエッチングマスクとなる。次に、ＳｉＯ２膜１０４上に形成したレジスト層１０５にフォトリソグラフィーを用いて、所定の領域を包囲するパターンを形成する。つづけて、パターンが形成されたレジスト層１０５をマスクとしてＳｉＯ２膜１０４，ＳｉＮ膜１０３，ＳｉＯ２膜１０２をドライエッチングにより、開口部を形成し（図１（ｃ））、レジスト層１０５を剥離処理する（図１（ｄ））。これにより半導体シリコン基板１０１上に溝エッチングマスクが形成される。すなわち本実施形態における溝エッチングマスクは、シリコン酸化膜とシリコン窒化膜を含んでいる。
【００２０】
続いて、この溝エッチングマスクを用いて、ドライエッチングにより、半導体シリコン基板１０１に溝部１０６を形成する（図２（ａ），（ｂ））。ドライエッチングは例えば塩素系のガスを用いて行う。その後、生じたエッチングデポ物除去のために、溝部１０６をＦＰＭ（フッ酸−過酸化水素混合溶液）もしくは希フッ酸のようなフッ酸を含んだ洗浄液で洗浄する。この洗浄で用いられたフッ酸により、溝部１０６の内部が、疎水化される。すなわち、溝部１０６の内壁表面のシリコンが疎水化される。
【００２１】
次に、溝部１０６の内部を親水化薬液（ｓｏｌｕｔｉｏｎ）１０９で親水化処理を行う（図３（ａ），（ｂ））。図３（ａ）に示すように、親水化薬液１０９により、半導体シリコン基板１０１の表面および溝部１０６内部が親水化される。親水化処理としては、水系洗浄液（ｃｌｅａｎｉｎｇ  ｓｏｌｕｔｉｏｎ）が用いられることが好ましい。親水化薬液１０９としては、例えばアンモニア−過酸化水素混合液（ＡＰＭ）および硫酸−過酸化水素混合液（ＳＰＭ）を含む薬液が好ましい。これにより、溝部１０６が親水化されやすくなる。また、紫外線キュア（ＵＶ−Ｃｕｒｅ）処理、アッシング処理、酸化処理等により親水化処理を行ってもよい。
【００２２】
つづけて、ＳｉＯ２膜１０４をウェット処理により除去する（図４（ａ），（ｂ））。図４（ａ）に示すように、ウェット処理液１０７は、半導体シリコン基板１０１の表面および溝部１０６内部に浸透する。ウェット処理液１０７により、ＳｉＯ２膜１０４が除去される（図５（ａ），（ｂ））。ウェット処理液１０７としては、フッ酸などの酸性薬液を用いることができる。例えば、フッ酸−フッ化アンモニウム混合液もしくは酸化膜に対して十分なエッチング速度を有する濃厚フッ酸を含み、フッ酸−フッ化アンモニウム混合液を含むことがより望ましい。ウェット処理は上記親水化処理のあと引き続き行われることにより、溝部１０６の内部が親水化された状態でＳｉＯ２膜１０４を除去できる。
【００２３】
その後、図６（ａ）に示すようにＳｉＯ２膜１０２ａを溝部１０６に埋め込み、ＳｉＯ２膜１０２ａ、ＳｉＮ膜１０３、ＳｉＯ２膜１０２を除去して平坦化する（図６（ｂ））。
【００２４】
また、図２（ｂ）に示すように、溝部１０６は、平面視において半導体シリコン基板１０１上の所定の領域αを包囲するように形成されている。このような場合、溝部１０６で包囲された領域α内に気泡１０８が生じる原因は、次のように考えられる。すなわち、領域αは外周に溝部１０６が形成されているため、全方向から領域αの内側に向けてウェット処理液１０７がはじかれることとなり、領域αに空気が集められやすいためと考えられる。
【００２５】
また、気泡１０８が発生しやすい領域αの大きさとしては、５μｍ四方以上１００μｍ四方以下である。また、領域α内の高さが周囲よりも低くなっている場合、例えば領域α内に拡散層が形成されている場合は、５０μｍ四方以下で気泡が生じやすい。平面視において、拡散層の中心と領域αの中心とがほぼ同じであると、より気泡が生じやすい。また、領域α内の高さが周囲と同程度である場合は、領域αの大きさが３０μｍ四方以下であると気泡が発生しうる。
【００２６】
また、溝部１０６で包囲された領域αには、例えばＳＴＩパターンが形成されていてもよい。これにより、さらに気泡が集まりやすくなる。また、領域αは、デバイスに高い電圧をかける際に隣接の素子との耐圧を確保したり、高い電圧、電流、高速動作の際のノイズを遮断することができる。
【００２７】
本実施形態の効果を説明する。
図７〜１０に示された半導体装置の製造方法においては、フッ酸処理により溝部１０６の表面のシリコンが疎水化される。このように、溝部１０６が疎水性であると溝部形成用マスクの除去の際に用いられた薬液が溝部１０６ではじかれてしまう。そのため、マスク上の溝部１０６で囲まれた領域αの内側において、はじかれた薬液が空気を抱え込むようにして気泡１０８が発生しやすくなっていた。
これに対し、本実施形態における半導体装置の製造方法では、疎水性の溝部１０６の内部に親水化処理を行った後に、溝部１０６形成にマスクとして用いたＳｉＯ２膜１０４をウェット処理により除去している。
【００２８】
すなわち、本発明による半導体装置の製造方法によれば、溝部１０６の内部が親水化された状態でＳｉＯ２膜１０４をウェット処理しているため、ウェット処理液１０７が溝部１０６ではじかれることなく、ＳｉＯ２膜１０４除去時の気泡の発生が抑制される。これにより、ＳｉＯ２膜１０４の残渣の発生が抑制できる。さらに、この残渣に起因する不良の発生が低減し、半導体装置の歩留および信頼性が向上できる。
【００２９】
本発明による半導体装置の製造方法は、上記実施形態に限定されるものではなく、様々な変形が可能である。
【符号の説明】
【００３０】
α    領域
１０１    半導体シリコン基板
１０２    ＳｉＯ２膜
１０２ａ    ＳｉＯ２膜
１０３    ＳｉＮ膜
１０４    ＳｉＯ２膜
１０４ａ    ＳｉＯ２膜
１０５    レジスト層
１０６    溝部
１０７    ウェット処理液
１０８    気泡
１０９    親水化薬液
【図１】
2010028108.tif 000003
【図２】
2010028108.tif 000004
【図３】
2010028108.tif 000005
【図４】
2010028108.tif 000006
【図５】
2010028108.tif 000007
【図６】
2010028108.tif 000008
【図７】
2010028108.tif 000009
【図８】
2010028108.tif 000010
【図９】
2010028108.tif 000011
【図１０】
2010028108.tif 000012