(57)【要約】【課題】抵抗ばらつきを抑制し製造歩留りを向上可能な抵抗変化型不揮発性記憶装置を提供する。【解決手段】基板２１と、基板２１上に形成された第１、第２の拡散層２２ａ、２９ａと、第１、第２の拡散層２２ａ、２９ａ上に形成された層間絶縁層と、層間絶縁膜の中に形成された抵抗変化素子３６と、層間絶縁膜上に形成された配線２６とを備え、前記配線２６から、前記抵抗変化素子３６を介して前記第１の拡散層２２ａに至る第１の電気的接続経路のインピーダンスは、前記配線２６から前記第２の拡散層２９ａに至る第２の電気的接続経路のインピーダンスより高く、前記第１の電気的接続経路を構成する第１の領域３４が、前記第２の電気的接続経路を構成する第２の領域３８と分離できる平面レイアウトである事を特徴とする。【選択図】図１
2010245425.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された第１の拡散層及び第２の拡散層と、
前記第１の拡散層及び前記第２の拡散層上に形成された層間絶縁層と、
前記層間絶縁層の中に形成され、下部電極、金属酸化物からなる抵抗変化層、上部電極をこの順に積層してなる抵抗変化素子と、
前記層間絶縁層上に形成された配線とを備え、
前記配線から、前記抵抗変化素子を介して前記第１の拡散層に至る第１の電気的接続経路のインピーダンスは、
前記配線から前記第２の拡散層に至る第２の電気的接続経路のインピーダンスより高く、
前記前記第２の拡散層と前記配線とが電気的に分離し易い平面レイアウトで構成されている、
抵抗変化型不揮発性記憶装置。
【請求項２】
前記第２の拡散層と前記配線とが１断面にて電気的に分離可能な平面レイアウトで構成されている請求項１に記載の抵抗変化型不揮発性記憶装置。
【請求項３】
前記基板はｐ型半導体であり、
前記第１の拡散層及び前記第２の拡散層はｎ型半導体であり、
前記抵抗変化層は、前記下部電極側に配置される第１の抵抗変化層および前記上部電極側に配置される第２の抵抗変化層からなる積層構造を有し、
前記第２の抵抗変化層の酸素含有率は前記第１の抵抗変化層の酸素含有率より高い
ことを特徴とする請求項１または２に記載の抵抗変化型不揮発性記憶装置。
【請求項４】
前記基板と前記第１の拡散層との間に第３の拡散層を有し、
前記基板及び前記第１の拡散層はｐ型半導体であり、
前記第２の拡散層及び前記第３の拡散層はｎ型半導体であり、
前記抵抗変化層は、前記下部電極側に配置される第１の抵抗変化層および前記上部電極側に配置される第２の抵抗変化層からなる積層構造を有し、
前記第２の抵抗変化層の酸素含有率は前記第１の抵抗変化層の酸素含有率より高い
ことを特徴とする請求項１または２に記載の抵抗変化型不揮発性記憶装置。
【請求項５】
前記基板と前記第２の拡散層との間に第３の拡散層を有し、
前記基板及び前記第２の拡散層はｐ型半導体であり、
前記第１の拡散層及び前記第３の拡散層はｎ型半導体であり、
前記抵抗変化層は、前記下部電極側に配置される第１の抵抗変化層および前記上部電極側に配置される第２の抵抗変化層からなる積層構造を有し、
前記第２の抵抗変化層の酸素含有率は前記第１の抵抗変化層の酸素含有率より低い
ことを特徴とする請求項１または２に記載の抵抗変化型不揮発性記憶装置。
【請求項６】
前記基板と前記第１の拡散層及び前記第２の拡散層との間に第３の拡散層を有し、
前記基板及び前記第１の拡散層及び前記第２の拡散層はｐ型半導体であり、
前記第３の拡散層はｎ型半導体であり、
前記抵抗変化層は、前記下部電極側に配置される第１の抵抗変化層および前記上部電極側に配置される第２の抵抗変化層からなる積層構造を有し、
前記第２の抵抗変化層の酸素含有率は前記第１の抵抗変化層の酸素含有率より低い
ことを特徴とする請求項１または２に記載の抵抗変化型不揮発性記憶装置。
【請求項７】
前記第２の拡散層の面積が、前記第１の拡散層の面積より大きい
ことを特徴とする請求項１〜６のいずれかに記載の抵抗変化型不揮発性記憶装置。
【請求項８】
基板上に第１の拡散層及び第２の拡散層を形成する工程と、
前記第１の拡散層及び前記第２の拡散層上に第１の層間絶縁層を形成する工程と、
前記第１の層間絶縁層を貫通して前記第１の拡散層に達する第１のコンタクトプラグを形成する工程と、
前記第１の層間絶縁層の前記第１のコンタクトプラグが形成された部分に、下部電極、抵抗変化層、上部電極を順に積層することにより抵抗変化素子を形成する工程と、
前記抵抗変化素子及び前記第１の層間絶縁層上に第２の層間絶縁層を形成する工程と、
前記第２の層間絶縁層を貫通して前記上部電極に達する第２のコンタクトプラグを形成する工程と、
前記第２の層間絶縁層および第１の層間絶縁層を貫通して前記第２の拡散層に達する第３のコンタクトプラグを形成する工程と、
前記第２の層間絶縁層上に前記第２のコンタクトプラグ及び前記第３のコンタクトプラグに電気的に接続する配線を形成する工程と
第３のコンタクトプラグと前記配線とを電気的に分離する工程と
を含み、
前記配線から、前記第２コンタクトプラグ、前記抵抗変化素子、前記第１コンタクトプラグを介して、前記第１の拡散層に至る第１の電気的接続経路のインピーダンスは、前記配線から、前記第３のコンタクトプラグを介して、前記第２の拡散層に至る第２の電気的接続経路のインピーダンスより高い
ことを特徴とする抵抗変化型不揮発性記憶装置の製造方法。
【請求項９】
前記第３のコンタクトプラグと前記配線とを電気的に分離する工程において、ダイシング法を用いることを特徴とする請求項８に記載の抵抗変化型不揮発性記憶装置の製造方法。
【請求項１０】
前記第３のコンタクトプラグと前記配線とを電気的に分離する工程において、エッチング法を用いることを特徴とする請求項８に記載の抵抗変化型不揮発性記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、与えられるパルス電圧に応じてその抵抗値が変化する状態変化材料を用いた抵抗変化型不揮発性記憶装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、デジタル技術の進展に伴って携帯情報機器や情報家電等の電子機器が、より一層高機能化している。これらの電子機器の高機能化に伴い、使用される半導体素子の微細化および高速化が急速に進んでいる。その中でも記憶素子として低消費電力で高速読み書きが可能な不揮発性記憶素子の用途が急速に拡大している。素子の記憶部として抵抗変化層を用いた構成の素子が開示されている（例えば、特許文献１を参照）。
【０００３】
従来例として、非特許文献１で開示されている不揮発性抵抗記憶素子を図１０に示して説明する。
【０００４】
図１０は、従来例に係る不揮発性抵抗記憶素子である抵抗変化メモリの断面図である。第１の配線２の上にコンタクトプラグ形状を有する下部電極６が形成され、その上に２元素系の酸化物からなる抵抗変化膜１、上部電極４が配置されている。さらに上部電極４の上には第２の配線５へ電位を引き出すコンタクト３が配置されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−８７０６９号公報
【非特許文献】
【０００６】
【非特許文献１】ＩＥＤＭ２００５  Ｓｅｓｓｉｏｎ  ３１−４：Ｍｕｌｔｉ−ｌａｙｅｒ  Ｃｒｏｓｓ−ｐｏｉｎｔ  ＢｉｎａｒｙＯｘｉｄｅ  Ｒｅｓｉｓｔｉｖｅ  Ｍｅｍｏｒｙ（ＯｘＲＲＡＭ）  ｆｏｒ  Ｐｏｓｔ−ＮＡＮＤ  Ｓｔｏｒａｇｅ  Ａｐｐｌｉｃａｔｉｏｎ
【発明の概要】
【発明が解決しようとする課題】
【０００７】
図１１は、抵抗変化層を遷移金属の酸化物で構成する場合の酸素含有率と抵抗との関係を示した図である。図１１から、酸素含有率が高くなるほど抵抗は増大することが分かる。そのため、抵抗変化層中の酸素プロファイル（抵抗変化層中のどの部分により高濃度に酸素を含む領域をつくるか、例えば、上部電極近傍に高酸素含有率領域を形成するなど）を決定することにより初期抵抗を調整することができる。
【０００８】
また、抵抗変化素子は通常上下電極間に抵抗変化膜がはさまれたキャパシタのような構造を持つが、その際、上下に対称な構造にすると、電圧の印加方向に対し、まったく逆の動作をすることがある。例えば、上部電極に負の電圧を与えた場合、低抵抗化する場合と、逆に高抵抗化する場合が現れることがある。そのような不安定な状態は、抵抗変化が上下の電極と抵抗変化膜との界面近傍で発生し、プロセス上のばらつき等により、上界面近傍で抵抗変化したり、下界面で抵抗変化したりするためと考えられ、回路設計の観点から避けることが望ましい。そのため、印加電圧の方向に対する動作を安定させるため、種々の非対称な抵抗変化素子構造が提案されている。例えば、抵抗変化させたい界面近傍の抵抗変化膜の酸素濃度を高くするという構造である。
【０００９】
しかしながら、所望の酸素プロファイルを持つように抵抗変化層を作製しても、予想した初期抵抗を得られない課題がある。
【００１０】
図１２は、上層側の抵抗変化層中の酸素含有率が、下層側の酸素含有率より高い抵抗変化素子に、抵抗変化素子より後に形成される配線を加工するためのドライエッチングや、膜堆積のためのプラズマＣＶＤ等によってチャージダメージが加わった時の影響を示す図である。なお、右に示したグラフは、酸素含有率の抵抗変化層の深さ方向に対する分布をオージェ解析（ＡＥＳ）により測定した結果の一例である。実線が抵抗変化層作製当初の酸素プロファイルを示し、点線がチャージダメージを受けた後の酸素プロファイルを示している。
【００１１】
上部電極側にマイナスのチャージダメージが加わると、それにともなってマイナスの電荷を帯びた酸素イオンは下層側へ引き寄せられる。このように酸素イオンが抵抗変化層中を移動するため、当初作製した酸素プロファイル（実線）が破壊される（破線）。
【００１２】
特に、図１１に示すように酸素含有率が高くなるほど抵抗が変化する度合いが大きくなるため、酸素含有率が高い上層側の抵抗変化層中における酸素イオンの移動は、抵抗に大きな影響を与える。その結果、予想した初期抵抗を得られないという課題が生じる。
【００１３】
本発明は上記課題を解決するものであり、初期抵抗のばらつきを低減し、抵抗変化素子の製造歩留りを飛躍的に改善する抵抗変化型不揮発性記憶装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成するために、本発明の抵抗変化型不揮発性記憶装置は、基板と、前記基板上に形成された第１の拡散層及び第２の拡散層と、前記第１の拡散層及び前記第２の拡散層上に形成された層間絶縁層と、前記層間絶縁層の中に形成され、下部電極、金属酸化物からなる抵抗変化層、上部電極をこの順に積層してなる抵抗変化素子と、前記層間絶縁層上に形成された配線とを備え、前記配線から、前記抵抗変化素子を介して前記第１の拡散層に至る第１の電気的接続経路のインピーダンスは、前記配線から前記第２の拡散層に至る第２の電気的接続経路のインピーダンスより高く、前記前記第２の拡散層と前記配線とが電気的に分離し易い平面レイアウトで構成されていることを特徴とする。
【００１５】
この構成により、抵抗変化素子形成後のチャージダメージ電流は抵抗変化素子よりもインピーダンスの低い第二の拡散層へと流れ、抵抗変化素子へは流れにくいため、チャージダメージによる酸素プロファイルの破壊を阻止できる。
【００１６】
また、ある好ましい実施の形態においては、前記第２の拡散層と前記配線とが１断面にて電気的に分離可能な平面レイアウトで記載されていることを特徴とする。
【００１７】
この構成により、抵抗変化素子形成後のチャージダメージ電流は抵抗変化素子よりもインピーダンスの低い拡散層へと流れ、抵抗変化素子へは流れにくいため、チャージダメージによる酸素プロファイルの破壊を阻止でき、かつ、デバイス動作時には不要となる第二の接続経路を素子部分から容易に切り離すことができ、素子面積を縮小する事ができる。また、デバイス動作時に第二の接続経路によって引き起こされる誤動作の可能性を完全に排除できる。
【００１８】
また、ある好ましい実施の形態においては、前記基板はｐ型半導体であり、前記第１の拡散層及び前記第２の拡散層はｎ型半導体であり、前記抵抗変化層は、前記下部電極側に配置される第１の抵抗変化層および前記上部電極側に配置される第２の抵抗変化層からなる積層構造を有し、前記第２の抵抗変化層の酸素含有率は前記第１の抵抗変化層の酸素含有率より高いことを特徴とする。
【００１９】
また、ある好ましい実施の形態においては、前記基板と前記第１の拡散層との間に第３の拡散層を有し、前記基板及び前記第１の拡散層はｐ型半導体であり、前記第２の拡散層及び前記第３の拡散層はｎ型半導体であり、前記抵抗変化層は、前記下部電極側に配置される第１の抵抗変化層および前記上部電極側に配置される第２の抵抗変化層からなる積層構造を有し、前記第２の抵抗変化層の酸素含有率は前記第１の抵抗変化層の酸素含有率より高いことを特徴とする。
【００２０】
また、ある好ましい実施の形態においては、前記基板と前記第２の拡散層との間に第３の拡散層を有し、前記基板及び前記第２の拡散層はｐ型半導体であり、前記第１の拡散層及び前記第３の拡散層はｎ型半導体であり、前記抵抗変化層は、前記下部電極側に配置される第１の抵抗変化層および前記上部電極側に配置される第２の抵抗変化層からなる積層構造を有し、前記第２の抵抗変化層の酸素含有率は前記第１の抵抗変化層の酸素含有率より低いことを特徴とする。
【００２１】
また、ある好ましい実施の形態においては、前記基板と前記第１の拡散層及び前記第２の拡散層との間に第３の拡散層を有し、前記基板及び前記第１の拡散層及び前記第２の拡散層はｐ型半導体であり、前記第３の拡散層はｎ型半導体であり、前記抵抗変化層は、前記下部電極側に配置される第１の抵抗変化層および前記上部電極側に配置される第２の抵抗変化層からなる積層構造を有し、前記第２の抵抗変化層の酸素含有率は前記第１の抵抗変化層の酸素含有率より低いことを特徴とする。
【００２２】
また、ある好ましい実施の形態においては、前記第２の拡散層の面積が、前記第１の拡散層の面積より大きいことを特徴とする。
【００２３】
また、本願発明の抵抗変化型不揮発性記憶装置の製造方法は、基板上に第１の拡散層及び第２の拡散層を形成する工程と、前記第１の拡散層及び前記第２の拡散層上に第１の層間絶縁層を形成する工程と、前記第１の層間絶縁層を貫通して前記第１の拡散層に達する第１のコンタクトプラグを形成する工程と、前記第１の層間絶縁層の前記第１のコンタクトプラグが形成された部分に、下部電極、抵抗変化層、上部電極を順に積層することにより抵抗変化素子を形成する工程と、前記抵抗変化素子及び前記第１の層間絶縁層上に第２の層間絶縁層を形成する工程と、前記第２の層間絶縁層を貫通して前記上部電極に達する第２のコンタクトプラグを形成する工程と、前記第２の層間絶縁層および第１の層間絶縁層を貫通して前記第２の拡散層に達する第３のコンタクトプラグを形成する工程と、前記第２の層間絶縁層上に前記第２のコンタクトプラグ及び前記第３のコンタクトプラグに電気的に接続する配線を形成する工程と、第３のコンタクトプラグと前記配線とを電気的に分離する工程とを含み、前記配線から、前記第２コンタクトプラグ、前記抵抗変化素子、前記第１コンタクトプラグを介して、前記第１の拡散層に至る第１の電気的接続経路のインピーダンスは、前記配線から、前記第３のコンタクトプラグを介して、前記第２の拡散層に至る第２の電気的接続経路のインピーダンスより高いことを特徴とする。
【００２４】
この構成により、抵抗変化素子形成後のチャージダメージ電流は抵抗変化素子よりもインピーダンスの低い第二の拡散層へと流れ、抵抗変化素子へは流れにくいため、チャージダメージによる酸素プロファイルの破壊を阻止でき、かつ、デバイス動作時には不要となる第二の接続経路を素子部分から容易に切り離すことができ、素子面積を縮小する事ができる。また、デバイス動作時に第二の接続経路によって引き起こされる誤動作の可能性を完全に排除できる。
【００２５】
また、ある好ましい実施の形態においては、前記第３のコンタクトプラグと前記配線とを電気的に分離する工程において、ダイシング法を用いることを特徴とする。
【００２６】
また、ある好ましい実施の形態においては、前記第３のコンタクトプラグと前記配線とを電気的に分離する工程において、エッチング法を用いることを特徴とする。
【発明の効果】
【００２７】
本発明の抵抗変化型不揮発性記憶装置はインピーダンスのより低い拡散層を並列に具備しているため、チャージダメージによる電流が抵抗変化層中を流れることがほとんどなくなるので酸素プロファイルを破壊することがない。これにより、初期抵抗のばらつきを低減し、抵抗変化型不揮発性記憶装置の製造歩留りを飛躍的に向上できるという効果を奏する。
【図面の簡単な説明】
【００２８】
【図１】本発明の第１の実施の形態における抵抗変化型不揮発性記憶装置の断面図
【図２】本発明の第１の実施の形態の効果の説明図
【図３Ａ】本発明の抵抗変化型不揮発性記憶装置の製造方法を示す工程断面図
【図３Ｂ】本発明の抵抗変化型不揮発性記憶装置の製造方法を示す工程断面図
【図３Ｃ】本発明の抵抗変化型不揮発性記憶装置の製造方法を示す工程断面図
【図３Ｄ】本発明の抵抗変化型不揮発性記憶装置の製造方法を示す工程断面図
【図３Ｅ】本発明の抵抗変化型不揮発性記憶装置の製造方法を示す工程断面図
【図３Ｆ】本発明の抵抗変化型不揮発性記憶装置の製造方法を示す工程断面図
【図４】本発明の第２の実施の形態における抵抗変化型不揮発性記憶装置の断面図
【図５】本発明の第３の実施の形態における抵抗変化型不揮発性記憶装置の断面図
【図６】本発明の第４の実施の形態における抵抗変化型不揮発性記憶装置の断面図
【図７Ａ】本発明の第５の実施の形態における抵抗変化型不揮発性記憶装置のレイアウト模式図
【図７Ｂ】本発明の第５の実施の形態における抵抗変化型不揮発性記憶装置のレイアウト模式図
【図８Ａ】本発明の第６の実施の形態で用いた抵抗変化型不揮発性記憶装置の製造方法を示す工程断面図
【図８Ｂ】本発明の第６の実施の形態で用いた抵抗変化型不揮発性記憶装置の製造方法を示す工程断面図
【図８Ｃ】本発明の第６の実施の形態で用いた抵抗変化型不揮発性記憶装置の製造方法を示す工程断面図
【図８Ｄ】本発明の第６の実施の形態で用いた抵抗変化型不揮発性記憶装置の製造方法を示す工程断面図
【図８Ｅ】本発明の第６の実施の形態で用いた抵抗変化型不揮発性記憶装置の製造方法を示す工程断面図
【図８Ｆ】本発明の第６の実施の形態で用いた抵抗変化型不揮発性記憶装置の製造方法を示す工程断面図
【図８Ｇ】本発明の第６の実施の形態で用いた抵抗変化型不揮発性記憶装置の製造方法を示す工程断面図
【図９Ａ】本発明の第７の実施の形態で用いた抵抗変化型不揮発性記憶装置の製造方法を示す工程断面図
【図９Ｂ】本発明の第７の実施の形態で用いた抵抗変化型不揮発性記憶装置の製造方法を示す工程断面図
【図９Ｃ】本発明の第７の実施の形態で用いた抵抗変化型不揮発性記憶装置の製造方法を示す工程断面図
【図９Ｄ】本発明の第７の実施の形態で用いた抵抗変化型不揮発性記憶装置の製造方法を示す工程断面図
【図９Ｅ】本発明の第７の実施の形態で用いた抵抗変化型不揮発性記憶装置の製造方法を示す工程断面図
【図９Ｆ】本発明の第７の実施の形態で用いた抵抗変化型不揮発性記憶装置の製造方法を示す工程断面図
【図９Ｇ】本発明の第７の実施の形態で用いた抵抗変化型不揮発性記憶装置の製造方法を示す工程断面図
【図１０】従来例に係る不揮発性記憶素子の断面図
【図１１】抵抗変化層中の酸素含有率と抵抗との関係説明図
【図１２】抵抗変化層中の酸素含有率分布とチャージダメージの影響説明図
【発明を実施するための形態】
【００２９】
以下、本発明の実施の形態に係る抵抗変化型不揮発性記憶装置について、図面を参照しながら説明する。なお、同じ構成要素には同じ符号を付し、説明を省略する場合もある。また、図面においては説明を分かりやすくするために、縮尺などを誇張して記述している部分がある。
【００３０】
（第１の実施の形態）
図１に、本発明の第１の実施の形態に係る抵抗変化型不揮発性記憶装置１００の断面図を示す。
【００３１】
図１に示すように、不揮発性記憶装置１００において、ｐ型の導電型をもつ基板２１の主面上にＡｓ等のｎ型不純物による第１のｎ型拡散層２２ａ、Ａｓ等のｎ型不純物による第２のｎ型拡散層２９ａが設けられている。基板２１上には、さらに、厚さ３５０ｎｍのシリコン酸化膜からなる第１の層間絶縁層２３、ＴａＮ等からなる厚さ３０ｎｍの下部電極２７、第１の遷移金属の酸化物（例えば、第１のタンタル酸化物）からなる厚さ４０ｎｍの第１の抵抗変化層２４ａ、第２の遷移金属の酸化物（例えば、第２のタンタル酸化物）からなる厚さ１０ｎｍの第２の抵抗変化層２４ｂ、Ｐｔ等からなる厚さ５０ｎｍの上部電極２８、および厚さ３５０ｎｍのシリコン酸化膜からなる第２の層間絶縁層２５が下から順次配置されている。第２の層間絶縁層２５の上には、厚さ５００ｎｍ、幅が０．３μｍのＡｌ材料からなる配線２６が設けられている。
【００３２】
ここで、下部電極２７、第１、第２の抵抗変化層２４ａ、２４ｂ、上部電極２８が、抵抗変化素子３６を構成する。
【００３３】
さらに上部電極２８、第１、第２の抵抗変化層２４ｂ、２４ａ、下部電極２７を介して第１のｎ型拡散層２２ａと配線２６とを接続する領域には上下２つの直径０．２５μｍのコンタクトホール３２、３１が設けられている。また、第１、第２の層間絶縁層２３、２５を介して配線２６と第２のｎ型拡散層２９ａとを接続する領域には直径０．２５μｍのコンタクトホール３３が設けられている。コンタクトホール３１、３２、３３内には、第１、第２の層間絶縁層２３、２５の一方または両方を貫通してタングステン（Ｗ）と窒化チタン（ＴｉＮ）の材料からなるコンタクトプラグが埋め込まれている。
【００３４】
第１、第２の抵抗変化層２４ａ、２４ｂの一部を抵抗変化素子の記憶部として動作させるために、第１、第２の抵抗変化層２４ａ、２４ｂには電気的パルスを印加することで記憶部の抵抗値を安定に増加または減少させる材料が用いられる。この時に記憶部の抵抗値は印加される電気的パルスの特性により、二つの異なる抵抗値を安定に持つことができる。
【００３５】
第１、第２の抵抗変化層２４ａ、２４ｂを同じ遷移金属の酸化物で構成する場合、それぞれの酸素の含有量に応じて初期抵抗が変化する。
【００３６】
本実施形態では、第１の抵抗変化層２４ａに比べて第２の抵抗変化層２４ｂに、より高濃度に酸素を含む（言い換えれば、第１の抵抗変化層２４ａを構成するタンタル酸化物をＴａＯｘ、第２の抵抗変化層２４ｂを構成するタンタル酸化物をＴａＯｙと表したとき、ｘ＜ｙとなる）ように作製した場合における抵抗変化素子に対するチャージダメージを防止する構成について説明する。
【００３７】
不揮発性記憶装置１００において、配線２６から、コンタクトホール３３に設けられたコンタクトプラグ、および第２のｎ型拡散層２９ａを経由して、基板２１に至る第２の接続経路のインピーダンスは、配線２６から、コンタクトホール３２に設けられたコンタクトプラグ、抵抗変化素子３６、コンタクトホール３１に設けられたコンタクトプラグ、および第１のｎ型拡散層２２ａを経由して、基板２１に至る第１の接続経路のインピーダンスよりも低く構成する。
【００３８】
第２の接続経路のインピーダンスを第１の接続経路と比べて低く構成するために、一例として、第２のｎ型拡散層２９ａを第１のｎ型拡散層２２ａよりも大きな面積で設置することが有効である。第２のｎ型拡散層２９ａの面積は、微細化の制約が許す限り大きく（例えば、第１のｎ型拡散層２２ａの面積の２倍以上に）設計する。
【００３９】
ここで、第１、第２の抵抗変化層２４ａ、２４ｂが形成された後に作製される配線２６のドライエッチングなどのプラズマプロセスによる加工で発生する、配線２６から基板２１へ向かうプラスのチャージダメージ電流は、酸素含有率の低い第１の抵抗変化層２４ａから酸素含有率の高い第２の抵抗変化層２４ｂへの酸素イオンの移動を助長するものの第１、第２の抵抗変化層２４ａ、２４ｂの酸素含有率の高低差が強調される向きであり、抵抗変化素子の酸素プロファイルを破壊しにくく影響は小さい。
【００４０】
一方、基板２１から配線２６へ向かうマイナスのチャージダメージ電流は、第１、第２の抵抗変化層２４ａ、２４ｂを含む第１の接続経路と、第１の接続経路よりもインピーダンスの低い第２の接続経路とを並列に設けたことで、第２の接続経路に主に流れる。その結果として、第１、第２の抵抗変化層２４ａ、２４ｂに流れるマイナスのチャージダメージ電流が減少し、酸素プロファイルの破壊を軽減できる。
【００４１】
大面積の第２のｎ型拡散層２９ａを設置することは、過電流を駆動するような大きなチャージダメージが加わった場合に、不揮発性記憶装置１００を破壊することなく過電流を流すためにも有効である。
【００４２】
なお、不揮発性記憶装置１００の動作時において、抵抗変化素子３６の抵抗状態の変更および判別（データの書き込みおよび読み出し）は、第１の接続経路を通したバイアス電圧の印加によって行われるので、第２の接続経路は不揮発性記憶装置１００の動作に関係しない。
【００４３】
例えば、第２のｎ型拡散層２９ａをオープン（フローティング）状態とするか、または、基板２１および第２のｎ型拡散層２９ａの接合によってできるｐｎダイオードの逆バイアス電圧で不揮発性記憶装置１００を動作させることにより、第２の接続経路には電流が流れず、第２の接続経路は不揮発性記憶装置１００の動作にとって支障とならない。
【００４４】
図２に、本実施例の第２の接続経路を設けた場合と、設けない場合での抵抗変化素子の初期抵抗の比較を示す。図中の点はウェハ面内４４点の抵抗のメジアン値を示し、エラーバーはウェハ面内４４点の抵抗の１σの範囲を示している。図２より、第２の接続経路を設けると、メジアン値が高抵抗に維持され、かつ、バラツキが減少していることが分かる。
【００４５】
したがって、第１、第２の抵抗変化層２４ａ、２４ｂ中の酸素含有率分布を当初設計どおりに維持することができ、初期抵抗のばらつきを低減し、抵抗変化型の不揮発性記憶装置の製造歩留りを飛躍的に向上できる。
【００４６】
次に、図３に本実施の形態で示した不揮発性記憶装置１００の製造方法の工程断面図を示す。図３Ａから図３Ｆまでは不揮発性記憶装置１００のプロセスフローを順に示している。
【００４７】
図３Ａに示すように、基板２１の主面上にＡｓ等のｎ型不純物を例えばエネルギー２０ｋｅＶ、ドーズ量１×１０１５／ｃｍ２でイオン注入することにより第１、第２のｎ型拡散層２２ａ、２９ａを形成し、基板２１上にＣＶＤ法等によりシリコン酸化膜からなる第１の層間絶縁層２３を形成する。
【００４８】
なお、第２のｎ型拡散層２９ａのドーズ量は、第１のｎ型拡散層２２ａのドーズ量よりも多くしてもよい。ドーズ量を多くすることで第２のｎ型拡散層２９ａの抵抗値は、第１のｎ型拡散層２２ａの抵抗値よりも小さくなるので、第２の接続経路のインピーダンスを第１の接続経路に比べて低く構成するために有効である。
【００４９】
また、図示していないが、第２のｎ型拡散層２９ａの上に、例えば厚さ数ｎｍのコバルトシリサイド（ＣｏＳｉ２）層等のシリサイド層を形成してもよい。シリサイド層を介在することで、第２のｎ型拡散層２９ａと、後の工程でコンタクトホール３３に設けられるコンタクトプラグとのコンタクト抵抗が減少するので、第２の接続経路のインピーダンスを第１の接続経路に比べて低く構成するために有効である。
【００５０】
製造方法の説明を続ける。
【００５１】
さらに、図３Ｂに示すように、ドライエッチング法により直径０．２５μｍのコンタクトホール３１を第１の層間絶縁層２３を貫通して第１のｎ型拡散層２２ａに到達するまで掘り進める。
【００５２】
さらに、図３Ｃに示すように、コンタクトホール３１をＣＶＤ法により窒化チタン（以下、ＴｉＮ）を蒸着した後にタングステン（以下、Ｗ）で埋め込み、第１の層間絶縁層２３の上まで堆積した後にＣＭＰ技術を用いて第１の層間絶縁層２３の上のＷとＴｉＮを除去すると共に表面を平坦化する。これによりＷおよびＴｉＮからなるコンタクトプラグがコンタクトホール３１の位置に形成される。
【００５３】
さらに、図３Ｄに示すように、ＣＶＤ法により下部電極２７となるＴａＮを厚さ３０ｎｍで蒸着し、抵抗変化層２４ａおよび２４ｂとなるＴａ等の遷移金属の酸化物を反応性スパッタ法により厚さそれぞれ４０ｎｍおよび１０ｎｍで成膜し、さらにスパッタ法により上部電極２８となるＰｔを厚さ５０ｎｍで堆積した後、ドライエッチング法により上部電極２８、抵抗変化層２４ａおよび２４ｂ、下部電極２７からなる抵抗変化素子が形成される。抵抗変化層２４ｂは、抵抗変化層２４ａを反応性スパッタ法で成膜後、続けて反応性スパッタの酸素濃度を変化させて成膜してもよいし、抵抗変化層２４ａの表面をプラズマ酸化法等で酸化してもよい。
【００５４】
さらに図３Ｅに示すように、ＣＶＤ法等によりシリコン酸化膜を堆積し、その後にＣＭＰ技術を用いて厚さ３５０ｎｍの第２の層間絶縁層２５が形成される。この後、ドライエッチング法により直径０．２５μｍのコンタクトホール３２、３３を形成するが、コンタクトホール３２にあっては第２の層間絶縁層２５を貫通して上部電極２８に到達するまで、コンタクトホール３３にあっては第２、第１の層間絶縁層２５、２３を貫通して第２のｎ型拡散層２９ａに到達するまで掘り進める。
【００５５】
さらに、図３Ｆに示すように、コンタクトホール３２、３３をＣＶＤ法によりＴｉＮを蒸着した後にＷで埋め込み、第２の層間絶縁層２５の上まで堆積した後、ＣＭＰ技術を用いて第２の層間絶縁層２５の上のＷおよびＴｉＮを除去すると共に表面を平坦化する。これにより、ＷおよびＴｉＮからなるコンタクトプラグがコンタクトホール３２、３３内に形成される。これらのコンタクトプラグ上にＡｌ材料等からなる配線２６を蒸着法とドライエッチング法により幅０．３μｍ、厚さ５００ｎｍで形成する。
【００５６】
以上のプロセスフローにより不揮発性記憶装置１００が製造される。この製作プロセスにより、配線２６を加工するためのドライエッチングを実施する前に、抵抗変化素子３６を含む第１の接続経路と並列に、第１の接続経路よりもインピーダンスの低い第２の接続経路を設けるので、配線２６のドライエッチングによる加工などで発生するチャージダメージによる電流を主に第２の接続経路を通して拡散層へ導き、結果として、第１、第２の抵抗変化層２４ａ、２４ｂに流れるチャージダメージ電流が減少する。
【００５７】
したがって、第１、第２の抵抗変化層２４ａ、２４ｂ中の酸素含有率分布を当初設計どおりに維持することができ、初期抵抗のばらつきを低減し、不揮発性記憶装置の製造歩留りを飛躍的に向上できる。
【００５８】
（第２の実施の形態）
図４に、本発明の第２の実施の形態に係る抵抗変化型不揮発性記憶装置２００の断面図を示す。
【００５９】
図４に示すように、不揮発性記憶装置２００において、ｐ型の導電型をもつ基板２１の主面上にＡｓ等の不純物による第３のｎ型拡散層３７、Ｂ等のｐ型不純物による第１のｐ型拡散層２２ｂ、Ａｓ等の不純物による第２のｎ型拡散層２９ａが設けられている。基板２１上には、さらに、厚さ３５０ｎｍのシリコン酸化膜からなる第１の層間絶縁層２３、ＴａＮからなる厚さ３０ｎｍの下部電極２７、遷移金属の酸化物（例えば、タンタル酸化物）からなる厚さ４０ｎｍの第１の抵抗変化層２４ａ、遷移金属の酸化物（例えば、タンタル酸化物）からなる厚さ１０ｎｍの第２の抵抗変化層２４ｂ、Ｐｔからなる厚さ５０ｎｍの上部電極２８および厚さ３５０ｎｍのシリコン酸化膜からなる第２の層間絶縁層２５が下から順次配置されている。第２の層間絶縁層２５の上には、厚さ５００ｎｍ、幅が０．３μｍのＡｌ材料からなる配線２６が設けられている。
【００６０】
ここで、下部電極２７、第１、第２の抵抗変化層２４ａ、２４ｂ、上部電極２８が、抵抗変化素子３６を構成する。
【００６１】
さらに上部電極２８、第１、第２の抵抗変化層２４ｂ、２４ａ、下部電極２７を介して第１のｐ型拡散層２２ｂと配線２６とを接続する領域には上下２つの直径０．２５μｍのコンタクトホール３２、３１が設けられている。また、第１、第２の層間絶縁層２３、２５を介して配線と第２のｎ型拡散層２９ａとを接続する領域には直径０．２５μｍのコンタクトホール３３が設けられている。コンタクトホール３１、３２、３３内には、第１、第２の層間絶縁層２３、２５の一方または両方を貫通してタングステン（Ｗ）と窒化チタン（ＴｉＮ）の材料からなるコンタクトプラグが埋め込まれている。
【００６２】
第１、第２の抵抗変化層２４ａ、２４ｂの一部を抵抗変化素子の記憶部として動作させるために、第１、第２の抵抗変化層２４ａ、２４ｂには電気的パルスを印加することで記憶部の抵抗値を安定に増加または減少させる材料が用いられる。この時に記憶部の抵抗値は印加される電気的パルスの特性により、二つの異なる抵抗値を安定に持つことができる。
【００６３】
第１、第２の抵抗変化層２４ａ、２４ｂを遷移金属の酸化物で構成する場合、酸素の含有量に応じて初期抵抗が変化する。
【００６４】
本実施形態では、第１の抵抗変化層２４ａに比べて第２の抵抗変化層２４ｂに、より高濃度に酸素を含むように作製した場合における抵抗変化素子に対するチャージダメージを防止する構成について説明する。
【００６５】
第１、第２の抵抗変化層２４ａ、２４ｂが形成された後に作製される配線２６のドライエッチングなどのプラズマプロセスによる加工で発生する、配線２６から基板２１へ向かうプラスのチャージダメージ電流は、酸素含有率の低い第１の抵抗変化層２４ａから酸素含有率の高い第２の抵抗変化層２４ｂへの酸素イオンの移動を助長するものの第１、第２の抵抗変化層２４ａ、２４ｂの酸素含有率の高低差が強調される向きであり、抵抗変化素子の酸素プロファイルを破壊しにくく影響は小さい。
【００６６】
一方、基板２１から配線２６へ向かうマイナスのチャージダメージ電流は、第１、第２の抵抗変化層２４ａ、２４ｂを含む第１の接続経路では、第３のｎ型拡散層３７と第１のｐ型拡散層２２ｂとの接合によってできるｐｎダイオードに関して逆方向となって遮断され、第２の接続経路に主に流れる。すなわち、不揮発性記憶装置２００では、マイナスのチャージダメージ電流に対して、第２の接続経路のインピーダンスは、第１の接続経路のインピーダンスよりも低く構成される。
【００６７】
第１、第２の抵抗変化層２４ａ、２４ｂを含む第１の接続経路と、マイナスのチャージダメージ電流に対して第１の接続経路よりもインピーダンスの低い第２の接続経路とを並列に設けたことで、マイナスのチャージダメージ電流は第２の接続経路に主に流れる。その結果として、第１、第２の抵抗変化層２４ａ、２４ｂにはマイナスのチャージダメージ電流をほとんど流さずにすみ、酸素プロファイルの破壊を阻止できる。
【００６８】
したがって、第１、第２の抵抗変化層２４ａ、２４ｂ中の酸素含有率分布を当初設計どおりに維持することができ、初期抵抗のばらつきを低減し、抵抗変化型不揮発性記憶装置の製造歩留りを飛躍的に向上できる。
【００６９】
（第３の実施の形態）
図５に、本発明の第３の実施の形態に係る抵抗変化型不揮発性記憶装置３００の断面図を示す。
【００７０】
図５に示すように、不揮発性記憶装置３００において、ｐ型の導電型をもつ基板２１主面上にＡｓ等の不純物による第３のｎ型拡散層３７、Ａｓ等のｎ型不純物による第１のｎ型拡散層２２ａ、Ｂ等の不純物による第２のｐ型拡散層２９ｂが設けられている。基板２１上には、さらに、厚さ３５０ｎｍのシリコン酸化膜からなる第１の層間絶縁層２３、ＴａＮからなる厚さ３０ｎｍの下部電極２７、遷移金属の酸化物（例えば、タンタル酸化物）からなる厚さ４０ｎｍの第１の抵抗変化層２４ｃ、遷移金属の酸化物（例えば、タンタル酸化物）からなる厚さ１０ｎｍの第２の抵抗変化層２４ｄ、Ｐｔからなる厚さ５０ｎｍの上部電極２８および厚さ３５０ｎｍのシリコン酸化膜からなる第２の層間絶縁層２５が下から順次配置されている。第２の層間絶縁層２５の上には、厚さ５００ｎｍ、幅が０．３μｍのＡｌ材料からなる配線２６が設けられている。
【００７１】
ここで、下部電極２７、第１、第２の抵抗変化層２４ｃ、２４ｄ、上部電極２８が、抵抗変化素子３６を構成する。
【００７２】
さらに上部電極２８、第１、第２の抵抗変化層２４ｃ、２４ｄ、下部電極２７を介して第１のｎ型拡散層２２ａと配線２６とを接続する領域には上下２つの直径０．２５μｍのコンタクトホール３２、３１が設けられている。また、第１、第２の層間絶縁層２３、２５を介して配線と第２のｐ型拡散層２９ｂとを接続する領域には直径０．２５μｍのコンタクトホール３３が設けられている。コンタクトホール３１、３２、３３内には、第１、第２の層間絶縁層２３、２５の一方または両方を貫通してタングステン（Ｗ）と窒化チタン（ＴｉＮ）の材料からなるコンタクトプラグが埋め込まれている。
【００７３】
第１、第２の抵抗変化層２４ｃ、２４ｄの一部を抵抗変化素子の記憶部として動作させるために、第１、第２の抵抗変化層２４ｃ、２４ｄには電気的パルスを印加することで記憶部の抵抗値を安定に増加または減少させる材料が用いられる。この時に記憶部の抵抗値は印加される電気的パルスの特性により、二つの異なる抵抗値を安定に持つことができる。
【００７４】
第１、第２の抵抗変化層２４ｃ、２４ｄを遷移金属の酸化物で構成する場合、酸素の含有量に応じて初期抵抗が変化する。
【００７５】
本実施形態では、第２の抵抗変化層２４ｄに比べて第１の抵抗変化層２４ｃに、より高濃度に酸素を含むように作製した場合における、抵抗変化素子に対するチャージダメージを防止する構成について説明する。
【００７６】
ここで、第１、第２の抵抗変化層２４ｃ、２４ｄが形成された後に作製される配線２６のドライエッチングなどのプラズマプロセスによる加工で発生する、基板２１から配線２６へ向かうマイナスのチャージダメージ電流は、酸素含有率の低い第２の抵抗変化層２４ｄから酸素含有率の高い第１の抵抗変化層２４ｃへの酸素イオンの移動を助長するものの第１、第２の抵抗変化層２４ｃ、２４ｄの酸素含有率の高低差が強調される向きであり、抵抗変化素子の酸素プロファイルを破壊しにくく影響は小さい。
【００７７】
一方、配線２６から基板２１へ向かうプラスのチャージダメージ電流は、第１、第２の抵抗変化層２４ｃ、２４ｄを含む第１の接続経路では、ｐ型の基板２１と第１のｎ型拡散層２２ａとの接合によってできるｐｎダイオードに関して逆方向となり遮断されるが、第２の接続経路においては、第３のｎ型拡散層３７を接地しておくことにより、プラスのチャージダメージ電流が流れる。すなわち、不揮発性記憶装置３００では、プラスのチャージダメージ電流に対して、第２の接続経路のインピーダンスは、第１の接続経路のインピーダンスよりも低く構成される。
【００７８】
第１、第２の抵抗変化層２４ｃ、２４ｄを含む第１の接続経路と、プラスのチャージダメージ電流に対して第１の接続経路よりもインピーダンスの低い第２の接続経路とを並列に設けたことで、プラスのチャージダメージ電流は第２の接続経路に主に流れる。その結果として、第１、第２の抵抗変化層２４ｃ、２４ｄにはプラスのチャージダメージ電流をほとんど流さずにすみ、酸素プロファイルの破壊を阻止できる。
【００７９】
したがって、第１、第２の抵抗変化層２４ｃ、２４ｄ中の酸素含有率分布を当初設計どおりに維持することができ、初期抵抗のばらつきを低減し、抵抗変化型不揮発性記憶装置の製造歩留りを飛躍的に向上できる。
【００８０】
（第４の実施の形態）
図６に、本発明の第４の実施の形態に係る抵抗変化型不揮発性記憶装置４００の断面図を示す。
【００８１】
図６に示すように、不揮発性記憶装置４００において、ｐ型の導電型をもつ基板２１主面上にＡｓ等の不純物による第３のｎ型拡散層３７、Ｂ等のｐ型不純物による第１のｐ型拡散層２２ｂ、Ｂ等の不純物による第２のｐ型拡散層２９ｂが設けられている。基板２１上には、さらに、厚さ３５０ｎｍのシリコン酸化膜からなる第１の層間絶縁層２３、ＴａＮからなる厚さ３０ｎｍの下部電極２７、遷移金属の酸化物（例えば、タンタル酸化物）からなる厚さ４０ｎｍの第１の抵抗変化層２４ｃ、遷移金属の酸化物（例えば、タンタル酸化物）からなる厚さ１０ｎｍの第２の抵抗変化層２４ｄ、Ｐｔからなる厚さ５０ｎｍの上部電極２８および厚さ３５０ｎｍのシリコン酸化膜からなる第２の層間絶縁層２５が下から順次配置されている。第２の層間絶縁層２５の上には、厚さ５００ｎｍ、幅が０．３μｍのＡｌ材料からなる配線２６が設けられている。
【００８２】
ここで、下部電極２７、第１、第２の抵抗変化層２４ｃ、２４ｄ、上部電極２８が、抵抗変化素子３６を構成する。
【００８３】
さらに上部電極２８、第１、第２の抵抗変化層２４ｄ、２４ｃ、下部電極２７を介して第１のｐ型拡散層２２ｂと配線２６とを接続する領域には上下２つの直径０．２５μｍのコンタクトホール３２、３１が設けられている。また、第１、第２の層間絶縁層２３、２５を介して配線と第２のｐ型拡散層２９ｂとを接続する領域には直径０．２５μｍのコンタクトホール３３が設けられている。コンタクトホール３１、３２、３３内には、第１、第２の層間絶縁層２３、２５の一方または両方を貫通してタングステン（Ｗ）と窒化チタン（ＴｉＮ）の材料からなるコンタクトプラグが埋め込まれている。
【００８４】
第１、第２の抵抗変化層２４ｃ、２４ｄの一部を抵抗変化素子の記憶部として動作させるために、第１、第２の抵抗変化層２４ｃ、２４ｄには電気的パルスを印加することで記憶部の抵抗値を安定に増加または減少させる材料が用いられる。この時に記憶部の抵抗値は印加される電気的パルスの特性により、二つの異なる抵抗値を安定に持つことができる。
【００８５】
第１、第２の抵抗変化層２４ｃ、２４ｄを遷移金属の酸化物で構成する場合、酸素の含有量に応じて初期抵抗が変化する。
【００８６】
本実施形態では、第２の抵抗変化層２４ｄに比べて第１の抵抗変化層２４ｃにより高濃度に酸素を含むように作製した場合における抵抗変化素子に対するチャージダメージを防止する構成について説明する。
【００８７】
第４の実施の形態では、第１の実施の形態と同様、第２の接続経路のインピーダンスを第１の接続経路と比べて低く構成するために、一例として、第２のｎ型拡散層２９ｂを第１のｎ型拡散層２２ａよりも大きな面積で設置する。
【００８８】
ここで、第１、第２の抵抗変化層２４ｃ、２４ｄが形成された後に作製される配線２６のドライエッチングなどのプラズマプロセスによる加工で発生する、基板２１から配線２６へ向かうマイナスのチャージダメージ電流は、酸素含有率の低い第２の抵抗変化層２４ｄから酸素含有率の高い第１の抵抗変化層２４ｃへの酸素イオンの移動を助長するものの第１、第２の抵抗変化層２４ｃ、２４ｄの酸素含有率の高低差が強調される向きであり、抵抗変化素子の酸素プロファイルを破壊しにくく影響は小さい。
【００８９】
一方、配線２６から基板２１へ向かうプラスのチャージダメージ電流は、第１、第２の抵抗変化層２４ｃ、２４ｄを含む第１の接続経路と、第１の接続経路よりもインピーダンスの低い第２の接続経路とを並列に設けたことで、第２の経路に主に流れる。その結果として、第１、第２の抵抗変化層２４ｃ、２４ｄに流れるプラスのチャージダメージ電流が減少し、酸素プロファイルの破壊を軽減できる。
【００９０】
したがって、第１、第２の抵抗変化層２４ｃ、２４ｄ中の酸素含有率分布を当初設計どおりに維持することができ、初期抵抗のばらつきを低減し、抵抗変化型不揮発性記憶装置の製造歩留りを飛躍的に向上できる。
【００９１】
（第５の実施の形態）
本実施の形態では、第１〜第４の実施の形態に記載の抵抗変化型不揮発性記憶装置を、基板上に複数設ける場合の好適なレイアウトについて説明する。
【００９２】
図７Ａ及びＢは本実施の形態に係る抵抗変化型不揮発性記憶装置を基板上方から見た場合の平面レイアウト模式図の一例である。
【００９３】
２９ａは図１における第２の拡散層を表す。第１の領域３４は、図１における第１の拡散領域２２ａ、２２ｂと、第１の拡散領域に電気的に接続されたコンタクトプラグ３８と、コンタクトプラグ３８に電気的に接続された抵抗変化素子３６と、抵抗変化素子３６に電気的に接続されたコンタクトプラグ３９とを含む領域を表す。
【００９４】
図７Ａに示す抵抗変化型不揮発性記憶装置は、基板上方から見た場合に、第２の拡散層２９ａと第１の領域３４とが一本の直線を境に分離されており、配線２６を一断面にて分離できる構成となっている。すなわち、第１〜第４の実施の形態の抵抗変化型不揮発性記憶装置における第３のコンタクトプラグ３０及び第２の拡散領域２９ａと配線２６とを電気的に分離し易いレイアウトになっている。これに対し図７Ｂは、第２の拡散層２９ａと第１の領域３４とが入り組んだ形で接しており、配線２６を一断面にて分離できないレイアウトになっている。すなわち、第３のコンタクトプラグ３０及び第２の拡散領域２９ａと配線２６とを電気的に分離しにくいレイアウトになっている。このように第２の拡散層２９ａと第１の領域３４とが入り組んだ形で接していると、不要になった部分をダイシング等の簡単な手法では切り離す事ができない。一方、図７Ａの場合では、第１の領域３４と第２の領域３８とが直線で仕切られたレイアウトになっており、不要になった第２の接続経路を直線状の切断面３５で容易に切り離す事ができる。これにより、デバイス動作時に第２の接続経路によって引き起こされる誤動作の可能性を完全に排除できる。また、このように配置することで素子面積を縮小する事ができる。
【００９５】
（第６の実施の形態）
本実施の形態では第１〜第４の不揮発性記憶装置を第５の実施の形態に示す平面レイアウトで基板上に構成する場合における、第２の拡散領域２９ａと配線２６とを電気的に分離するまでの工程について断面図を用いて説明する。
【００９６】
図８に抵抗変化型不揮発性記憶装置の製造方法の工程断面図を示す。図８Ａから図８Ｇまでは抵抗変化型不揮発性記憶装置のプロセスフローを順に示している。
【００９７】
図８Ａに示すように、基板２１主面上にＡｓ等のｎ型不純物を例えばエネルギー２０ｋｅＶ，ドーズ量１Ｅ１５／ｃｍ２でイオン注入することにより第１、第２のｎ型拡散層２２ａ、２９ａをそれぞれ形成し、基板２１上にＣＶＤ法等によりシリコン酸化膜からなる第１の層間絶縁層２３を形成する。ここで、第１のｎ型拡散層２２ａは、第１の領域３４（メモリセル領域）に形成され、第２のｎ型拡散層２９ａは、第１の領域３４を含まない領域に形成される。また、ここでは第１のｎ型拡散層２２ａと第２のｎ型拡散層２９ａを同時に作成しているが、イオン注入処理を分けて注入エネルギー、ドーズ量の異なるものによる拡散層としても良い。
【００９８】
さらに、図８Ｂに示すように、ドライエッチング法により直径０．２５μｍのコンタクトホール３１を第１の層間絶縁層２３を貫通して第１のｎ型拡散層２２ａに到達するまで掘り進める。
【００９９】
さらに、図８Ｃに示すように、コンタクトホール３１をＣＶＤ法により窒化チタン（以下、ＴｉＮ）を蒸着した後にタングステン（以下、Ｗ）で埋め込み、第１の層間絶縁層２３の上まで堆積した後にＣＭＰ技術を用いて第１の層間絶縁層２３の上のＷとＴｉＮを除去すると共に表面を平坦化する。これによりＷ／ＴｉＮからなるコンタクトプラグがコンタクトホール３１の位置に形成される。
【０１００】
さらに、図８Ｄに示すように、ＣＶＤ法により下部電極２７となるＴａＮを厚さ３０ｎｍで蒸着し、ＴａＯｘ等の第１遷移金属の酸化膜２４ａおよび第２の遷移金属の酸化膜２４ｂを反応性スパッタ法によりそれぞれ厚さ４０ｎｍおよび１０ｎｍで成膜し、スパッタ法により上部電極２８となるＰｔを厚さ５０ｎｍで堆積した後、ドライエッチング法により上部電極２８、抵抗変化層２４ａおよび２４ｂ、下部電極２７からなる抵抗変化素子が形成される。
【０１０１】
さらに図８Ｅに示すように、ＣＶＤ法等によりシリコン酸化膜を堆積し、その後にＣＭＰ技術を用いて厚さ３５０ｎｍの第２の層間絶縁層２５が形成される。この後、ドライエッチング法により直径０．２５μｍのコンタクトホール３２，３３を形成するが、コンタクトホール３２にあっては第２の層間絶縁層２５を貫通して上部電極２８に到達するまで、コンタクトホール３３にあっては第２、第１の層間絶縁層２５、２３を貫通して第２のｎ型拡散層２９ａに到達するまで掘り進める。
【０１０２】
さらに、図８Ｆに示すように、コンタクトホール３２、３３をＣＶＤ法によりＴｉＮを蒸着した後にＷで埋め込み、第２の層間絶縁層２５の上まで堆積した後、ＣＭＰ技術を用いて第２の層間絶縁層２５の上のＷおよびＴｉＮを除去すると共に表面を平坦化する。これにより、Ｗ／ＴｉＮからなるコンタクトプラグがコンタクトホール３２、３３内に形成される。これらのコンタクトプラグ上にＡｌ材料からなる配線２６を蒸着法とドライエッチング法により幅０．３μｍ、厚さ５００ｎｍで形成する。
【０１０３】
さらに、図８Ｇに示すように、配線２６を切断するようにダイシングを実施しデバイス動作時には不要となる領域を第１の領域３４から取り除く。
【０１０４】
以上のプロセスフローにより抵抗変化型不揮発性記憶装置が製造される。この製作プロセスにより、配線２６を加工するためのドライエッチングを実施する前に、配線２６と、抵抗変化層２４ａ、２４ｂよりもインピーダンスの低い拡散層２９ａとを接続するコンタクトプラグを、抵抗変化素子と並列に接続しているので、抵抗変化層２４ａ、２４ｂより上に形成される配線２６のドライエッチングによる加工などで発生するチャージダメージによる電流を拡散層へ導き、結果として、抵抗変化層２４ａ、２４ｂにほとんど電流を流さずにすむ。したがって、抵抗変化層２４ａ、２４ｂ中の酸素含有率分布を当初設計どおりに維持することができ、初期抵抗のばらつきを低減し、不揮発性記憶装置形成歩留りを飛躍的に向上できる。また、チャージダメージ電流を導いた部分はデバイス動作時に不要となるため、ダイシングにより切断し取り除くことにより、素子面積を縮小する事ができる。また、デバイス動作時に第２の接続経路によって引き起こされる誤動作の可能性を完全に排除できる。
【０１０５】
なお、本実施形態においては第１の実施の形態に係る不揮発性記憶装置１００を製造した後、不要部分を分離する方法について説明したが、第２、第３、第４の実施の形態に係る不揮発性記憶装置を構成した場合であっても、上記の方法で不要部分を切断できる。
【０１０６】
（第７の実施の形態）
本実施の形態では第６の実施の形態の変形例を示す。第６の実施の形態との違いは、配線２６の切断方法である。以下に説明する。図９に抵抗変化型不揮発性記憶装置の製造方法の工程断面図を示す。図９Ａから図９Ｇまでは抵抗変化型不揮発性記憶装置のプロセスフローを順に示している。
【０１０７】
図９Ａに示すように、基板２１主面上にＡｓ等のｎ型不純物を例えばエネルギー２０ｋｅＶ，ドーズ量１Ｅ１５／ｃｍ２でイオン注入することにより第１、第２のｎ型拡散層２２ａ、２９ａをそれぞれ形成し、基板２１上にＣＶＤ法等によりシリコン酸化膜からなる第１の層間絶縁層２３を形成する。ここで、第１のｎ型拡散層２２ａは、第１の領域３４（メモリセル領域）に形成され、第２のｎ型拡散層２９ａは、第１の領域３４を含まない領域に形成される。また、ここでは第１のｎ型拡散層２２ａと第２のｎ型拡散層２９ａを同時に作成しているが、イオン注入処理を分けて注入エネルギー、ドーズ量の異なるものによる拡散層としても良い。
【０１０８】
さらに、図９Ｂに示すように、ドライエッチング法により直径０．２５μｍのコンタクトホール３１を第１の層間絶縁層２３を貫通して第１のｎ型拡散層２２ａに到達するまで掘り進める。
【０１０９】
さらに、図９Ｃに示すように、コンタクトホール３１をＣＶＤ法により窒化チタン（以下、ＴｉＮ）を蒸着した後にタングステン（以下、Ｗ）で埋め込み、第１の層間絶縁層２３の上まで堆積した後にＣＭＰ技術を用いて第１の層間絶縁層２３の上のＷとＴｉＮを除去すると共に表面を平坦化する。これによりＷ／ＴｉＮからなるコンタクトプラグがコンタクトホール３１の位置に形成される。
【０１１０】
さらに、図９Ｄに示すように、ＣＶＤ法により下部電極２７となるＴａＮを厚さ３０ｎｍで蒸着し、ＴａＯｘ等の第１遷移金属の酸化膜２４ａおよび第２の遷移金属の酸化膜２４ｂを反応性スパッタ法によりそれぞれ厚さ４０ｎｍおよび１０ｎｍで成膜し、スパッタ法により上部電極２８となるＰｔを厚さ５０ｎｍで堆積した後、ドライエッチング法により上部電極２８、抵抗変化層２４ａおよび２４ｂ、下部電極２７からなる抵抗変化素子が形成される。
【０１１１】
さらに図９Ｅに示すように、ＣＶＤ法等によりシリコン酸化膜を堆積し、その後にＣＭＰ技術を用いて厚さ３５０ｎｍの第２の層間絶縁層２５が形成される。この後、ドライエッチング法により直径０．２５μｍのコンタクトホール３２，３３を形成するが、コンタクトホール３２にあっては第２の層間絶縁層２５を貫通して上部電極２８に到達するまで、コンタクトホール３３にあっては第２、第１の層間絶縁層２５、２３を貫通して第２のｎ型拡散層２９ａに到達するまで掘り進める。
【０１１２】
さらに、図９Ｆに示すように、コンタクトホール３２、３３をＣＶＤ法によりＴｉＮを蒸着した後にＷで埋め込み、第２の層間絶縁層２５の上まで堆積した後、ＣＭＰ技術を用いて第２の層間絶縁層２５の上のＷおよびＴｉＮを除去すると共に表面を平坦化する。これにより、Ｗ／ＴｉＮからなるコンタクトプラグがコンタクトホール３２、３３に形成される。これらのコンタクトプラグ上にＡｌ材料からなる配線２６を蒸着法とドライエッチング法により幅０．３μｍ、厚さ５００ｎｍで形成する。
【０１１３】
さらに、図９Ｇに示すように、配線２６を切断するようパターニングし、ウェットエッチング法もしくはチャージダメージの十分低減されたドライエッチング法により配線２６を切断する。
【０１１４】
以上のプロセスフローにより抵抗変化型不揮発性記憶装置が製造される。この製作プロセスにより、配線２６を加工するためのドライエッチングを実施する前に、配線２６と、抵抗変化層２４ａ、２４ｂよりもインピーダンスの低い拡散層２９ａとを接続するコンタクトプラグを、抵抗変化素子と並列に接続しているので、抵抗変化層２４ａ、２４ｂより上に形成される配線２６のドライエッチングによる加工などで発生するチャージダメージによる電流を拡散層へ導き、結果として、抵抗変化層２４ａ、２４ｂにほとんど電流を流さずにすむ。したがって、抵抗変化層２４ａ、２４ｂ中の酸素含有率分布を当初設計どおりに維持することができ、初期抵抗のばらつきを低減し、不揮発性記憶装置形成歩留りを飛躍的に向上できる。また、チャージダメージ電流を導いた部分はデバイス動作時に不要となるため、エッチングにより切断し取り除くことにより、デバイス動作時に第２の接続経路によって引き起こされる誤動作の可能性を完全に排除できる。
【０１１５】
なお、本実施形態においては第１の実施の形態に係る不揮発性記憶装置１００を製造した後、不要部分を分離する方法について説明したが、第２、第３、第４の実施の形態に係る不揮発性記憶装置を構成した場合であっても、上記の方法で不要部分を切断できる。
【０１１６】
以上、本発明の抵抗変化型不揮発性記憶装置について、実施の形態に基づいて説明したが、本発明は、上記の実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、上記の実施の形態に当業者が思いつく各種変形を施した抵抗変化型不揮発性記憶装置、および上記実施の形態を組み合わせた抵抗変化型不揮発性記憶装置も本発明の範囲内に含まれる。
【０１１７】
第２、第３の実施の形態では、第２の接続経路のインピーダンスを、第１の接続経路のインピーダンスよりも低く構成するために、第１の接続経路に含まれるｐｎダイオードの逆方向特性を利用した。この構成に、例えば、第１、第４の実施の形態で説明した、第２のｎ型拡散層２９ａを第１のｎ型拡散層２２ａよりも大きな面積で設置する構成を組み合わせることにより、過電流を駆動するような大きなチャージダメージが加わった場合に、不揮発性記憶装置１００を破壊することなく過電流を流せる効果を付け加えることもできる。
【０１１８】
なお、上記の第１〜第７の実施の形態では、抵抗変化層材料として遷移金属の酸化物（例えば、タンタル酸化物を例に説明したが、他の遷移金属であるＮｉ、Ｔｉ、Ｈｆ、Ｚｒ、Ｆｅ等の酸化物を用いてもよい。
【０１１９】
また、配線材料としてＡｌを用いたが、Ｓｉ半導体プロセスで用いられるＣｕ、Ｐｔ、Ｉｒ、Ｗ等を用いてもよい。
【０１２０】
また、コンタクトプラグとしてＷを、下部電極としてＴａＮをそれぞれ用いたが、他の電極材料であるＣｕ、Ｐｔ、Ｉｒ、Ａｌ、ＴｉＮ、ＴａＮ、ＴｉＡｌＮ、Ｗ等を用いてもよい。
【産業上の利用可能性】
【０１２１】
本発明にかかる抵抗変化型の不揮発性記憶装置は、低電力、高速書き込み、高速消去、大容量化を指向した次世代の不揮発性メモリ等として有用である。
【符号の説明】
【０１２２】
１    抵抗変化膜
２    配線
３    コンタクト
４    上部電極
５    配線
６    下部電極
２１    基板
２２ａ    第１のｎ型拡散層
２２ｂ    第１のｐ型拡散層
２３    第１の層間絶縁層
２４ａ    第１の抵抗変化層
２４ｂ    第２の抵抗変化層
２４ｃ    第１の抵抗変化層
２４ｄ    第２の抵抗変化層
２５    第２の層間絶縁層
２６    配線
２７    下部電極
２８    上部電極
２９ａ    第２のｎ型拡散層
２９ｂ    第２のｐ型拡散層
３０，３８，３９    コンタクトプラグ
３１，３２，３３    コンタクトホール
３４    第１の領域
３５    切断面
３６    抵抗変化素子
３７    第３のｎ型拡散層
１００，２００，３００，４００    不揮発性記憶装置
【図１】
2010245425.tif 000003
【図２】
2010245425.tif 000004
【図３Ａ】
2010245425.tif 000005
【図３Ｂ】
2010245425.tif 000006
【図３Ｃ】
2010245425.tif 000007
【図３Ｄ】
2010245425.tif 000008
【図３Ｅ】
2010245425.tif 000009
【図３Ｆ】
2010245425.tif 000010
【図４】
2010245425.tif 000011
【図５】
2010245425.tif 000012
【図６】
2010245425.tif 000013
【図７Ａ】
2010245425.tif 000014
【図７Ｂ】
2010245425.tif 000015
【図８Ａ】
2010245425.tif 000016
【図８Ｂ】
2010245425.tif 000017
【図８Ｃ】
2010245425.tif 000018
【図８Ｄ】
2010245425.tif 000019
【図８Ｅ】
2010245425.tif 000020
【図８Ｆ】
2010245425.tif 000021
【図８Ｇ】
2010245425.tif 000022
【図９Ａ】
2010245425.tif 000023
【図９Ｂ】
2010245425.tif 000024
【図９Ｃ】
2010245425.tif 000025
【図９Ｄ】
2010245425.tif 000026
【図９Ｅ】
2010245425.tif 000027
【図９Ｆ】
2010245425.tif 000028
【図９Ｇ】
2010245425.tif 000029
【図１０】
2010245425.tif 000030
【図１１】
2010245425.tif 000031
【図１２】
2010245425.tif 000032