(57)【要約】【課題】フルブリッジ構成のスイッチング素子を備えたスイッチング電源装置に関し、サージ電圧の抑圧と電力効率の改善とを図ることを目的とする。【解決手段】直流電源からの直流電圧をフルブリッジ構成のスイッチング素子Ｑ１〜Ｑ４によりオン、オフ制御して、トランスＴの一次巻線に供給し、このトランスＴの二次巻線の誘起電圧を整流平滑化して負荷ＲＬに供するスイッチング電源装置であって、一次巻線と二次巻線とを有する回生トランスＴｇ１〜Ｔｇ４の一次巻線に、それぞれコンデンサＣ１〜Ｃ４を直列に接続して、スイッチング素子Ｑ１〜Ｑ４に並列に接続したスナバ回路と、このスナバ回路の回生トランスＴｇ１〜Ｔｇ４の二次巻線の誘起電圧を、直流電源に帰還するダイオードＤ１１〜Ｄ１４とを備えている。【選択図】図１
2010200512.tif 000002
【特許請求の範囲】
【請求項１】
直流電源からの直流電圧をフルブリッジ構成のスイッチング素子によりオン、オフ制御して、トランスの一次巻線に供給し、該トランスの二次巻線の誘起電圧を整流平滑化して負荷に供するスイッチング電源装置に於いて、
一次巻線と二次巻線とを有する回生トランスの前記一次巻線にコンデンサを直列に接続して、前記スイッチング素子に並列に接続したスナバ回路と、
該スナバ回路の前記回生トランスの二次巻線の誘起電圧を前記直流電源に帰還するダイオードと
を備えたことを特徴とするスイッチング電源装置。
【請求項２】
前記スナバ回路の前記回生トランスの二次巻線の誘起電圧を全波整流して前記直流電源に帰還する全波整流ダイオードを接続した構成を有することを特徴とする請求項１記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フルブリッジ構成のスイッチング素子によりトランスの一次巻線に供給する電流をオン、オフ制御すると共に、スイッチング制御によるサージ電圧を抑圧するスナバ回路を備えたスイッチング電源装置に関する。
【背景技術】
【０００２】
スイッチング電源装置は、トランスの一次巻線に供給する電流を、電界効果トランジスタ（ＦＥＴ）等のスイッチング素子によりオン、オフ制御し、トランスの二次巻線に誘起した電圧を整流平滑化して負荷に供給し、その負荷に供給する電圧を検出して、所定の電圧となるように、スイッチング素子のオン期間を制御する構成が一般的であり、又負荷に供給する電流を検出し、過大な電流が流れた場合に、スイッチング素子のオン、オフ制御を停止して、過電流保護を行う構成や、所定の電流を供給するように、スイッチング素子のオン期間を制御する定電流制御構成も知られている。又トランスの一次巻線に供給する電流をオン、オフ制御する為に、１個のスイッチング素子を用いた構成、２個のスイッチング素子を用いたハーフブリッジ構成、４個のスイッチング素子を用いたフルブリッジ構成等が知られている。
【０００３】
図６は、従来例のフルブリッジ構成のスイッチング素子を用いたスイッチング電源装置を示し、Ｑ１〜Ｑ４は電界効果トランジスタにより構成したスイッチング素子、Ｔはトランス、ＶＤは直流電圧源、Ｃ０，Ｃ１はコンデンサ、ＲＥＣは整流回路、Ｄはダイオード、ＳＭは平滑化回路、Ｌはリアクトル、Ｃはコンデンサ、ＲＬは負荷、ＣＯＮＴは制御回路を示す。制御回路ＣＯＮＴは、負荷ＲＬに印加する平滑化回路ＳＭの出力電圧を検出し、設定電圧となるように、フルブリッジ接続のスイッチング素子Ｑ１〜Ｑ４のオン、オフ制御を行う。これらのスイッチング素子Ｑ１〜Ｑ４のオン、オフ制御により、トランスＴの一次巻線に直流電圧源ＶＤから供給される直流電流は断続制御され、トランスＴの二次巻線に電圧が誘起し、これを整流回路ＲＥＣのダイオードＤにより整流し、コンデンサＣとリアクトルＬとからなる平滑化回路ＳＭにより平滑化して、負荷ＲＬに所定値に制御された直流電圧を供給する。なお、制御回路ＣＯＮＴは、負荷ＲＬに供給する電流を検出して、過電流保護を行う機能或いは定電流制御機能等を設けた構成も知られている。
【０００４】
又スイッチング素子のターンオン時、ターンオフ時、ダイオードの逆回復時に於いてサージ電圧が発生する。このようなサージ電圧を抑圧する為に各種の構成のスナバ回路（Ｓｎｕｂｂｅｒ  Ｃｉｒｃｕｉｔ）が提案されている。一般的には、抵抗とコンデンサとからなるＲＣスナバ回路、リアクトルとコンデンサとからなるＬＣスナバ回路、抵抗とコンデンサとダイオードとを組み合わせたＲＣＤスナバ回路等がある。例えば、フルブリッジ構成のスイッチング素子を用いたスイッチング電源装置に於いて、そのトランスの二次巻線の誘起電圧を整流するダイオードに発生するサージ電圧を抑圧する為のＲＣＤスナバ回路を設けた構成が提案されている（例えば、特許文献１参照）。又フルブリッジ構成のスイッチング素子をフェーズシフト方式に従ってオン、オフ制御し、各スイッチング素子にＲＣスナバ回路をそれぞれ設けた構成が提案されている（例えば、特許文献２及び特許文献３参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−００８４４７号公報
【特許文献２】特開２００３−０１８８４０号公報
【特許文献３】特開２００３−０１８８５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
フルブリッジ構成のスイッチング素子を用いたスイッチング電源装置に於いて、各スイッチング素子のオン、オフ制御に伴うサージ電圧を抑制する為に、従来は、各スイッチング素子に前述のようなスナバ回路を設けた構成が一般的である。その場合のスナバ回路は、例えば、前述のＲＣスナバ回路、ＬＣスナバ回路、ＲＣＤスナバ回路等の何れかの構成を有するものである。しかし、従来のスナバ回路は、スイッチング素子のオン、オフに伴って発生したサージ電圧のピーク値等をコンデンサ等によって抑制することにより、ピーク電圧による他の回路素子に与える影響を緩和するものであって、スイッチング電源装置としての効率の向上には寄与しないものである。
【０００７】
本発明は、フルブリッジ構成のスイッチング素子にそれぞれ回生制御構成のスナバ回路を設けてサージ電圧を抑制すると共に、そのサージ電圧による電力を電源側に帰還することにより、電力効率を向上させるものである。
【課題を解決するための手段】
【０００８】
本発明のスイッチング電源装置は、直流電源からの直流電圧をフルブリッジ構成のスイッチング素子によりオン、オフ制御して、トランスの一次巻線に供給し、このトランスの二次巻線の誘起電圧を整流平滑化して負荷に供するスイッチング電源装置であって、一次巻線と二次巻線とを有する回生トランスの一次巻線にコンデンサを直列に接続して、前記スイッチング素子に並列に接続したスナバ回路と、このスナバ回路の回生トランスの二次巻線の誘起電圧を、直流電源に帰還するダイオードとを備えた構成を有する。
【発明の効果】
【０００９】
スイッチング素子に設けたスナバ回路の回生トランスを介して、スイッチング素子のオン、オフに伴うサージ電圧及びダイオードの逆回復時のサージ電圧を抑圧し、且つそのサージ電圧による電力を電源側に戻すことにより、電力効率の改善を図ることができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施例１の説明図である。
【図２】本発明の実施例１の作用説明図である。
【図３】本発明の実施例１の作用説明図である。
【図４】本発明の実施例１の作用説明図である。
【図５】本発明の実施例２の説明図である。
【図６】従来例の説明図である。
【発明を実施するための形態】
【００１１】
本発明のスイッチング電源装置は、図１を参照して説明すると、直流電源からの直流電圧をフルブリッジ構成のスイッチング素子Ｑ１〜Ｑ４によりオン、オフ制御して、トランスＴの一次巻線に供給し、このトランスＴの二次巻線の誘起電圧を整流平滑化して負荷に供するスイッチング電源装置であって、一次巻線と二次巻線とを有する回生トランスＴｇ１〜Ｔｇ４の一次巻線にコンデンサＣ１〜Ｃ４を直列に接続して、スイッチング素子Ｑ１〜Ｑ４に並列に接続したスナバ回路と、このスナバ回路の回生トランスＴｇ１〜Ｔｇ４の二次巻線の誘起電圧を、直流電源に帰還するダイオードＤ１１〜Ｄ１４とを備えている。
【実施例１】
【００１２】
図１は、本発明の実施例１の説明図であり、Ｃ０はコンデンサ、Ｑ１〜Ｑ４はスイッチング素子、Ｃ１〜Ｃ４はスナバ回路のコンデンサ、Ｔｇ１〜Ｔｇ４はスナバ回路の回生トランス、Ｄ１〜Ｄ４はスイッチング素子Ｑ１〜Ｑ４の寄生ダイオード、Ｄ１１〜Ｄ１４は回生用のダイオード、Ｔはトランス、ＲＥＦは整流平滑回路、ＲＬは負荷、Ｌｋ１〜Ｌｋ６は配線インダクタンスを示す。なお、直流電源及びスイッチング素子Ｑ１〜Ｑ４のオン、オフ制御を行う制御回路は図示を省略している。この制御回路は、例えば、図６に示す従来例の制御回路ＣＯＮＴ等を用いることも可能である。又スイッチング素子Ｑ１〜Ｑ４は、バイポーラトランジスタ構成として図示しているが、図７に示す電界効果トランジスタを適用することも可能である。
【００１３】
図１に示す実施例１に於いては、フルブリッジ構成のスイッチング素子Ｑ１〜Ｑ４と並列に、コンデンサＣ１〜Ｃ４と回生トランスＴｇ１〜Ｔｇ４の一次巻線との直列回路を接続し、回生トランスＴｇ１〜Ｔｇ４の二次巻線にそれぞれ回生用のダイオードＤ１１〜Ｄ１４を接続したスナバ回路を設け、スイッチング素子Ｑ１，Ｑ４とスイッチング素子Ｑ２，Ｑ３とをそれぞれ組として、交互にオン、オフ制御を行って、トランスＴの一次巻線に正逆方向の電流を供給する。その場合のスイッチング素子Ｑ１〜Ｑ４のオン、オフに伴って発生するサージ電圧を、コンデンサＣ１〜Ｃ４を介して回生トランスＴｇ１〜Ｔｇ４の一次巻線に印加し、回生トランスＴｇ１〜Ｔｇ４の二次巻線に誘起した電圧を、回生用のダイオードＤ１１〜Ｄ１４を介して電源側に帰還するもので、それによって、サージ電圧の抑圧と電力回生とを行って、スイッチング電源装置としての電力効率の向上を図るものである。
【００１４】
図２の（Ａ）は、図１に於けるスイッチング素子Ｑ１に対してのみスナバ回路を設けた場合の要部回路を示し、同図の（Ｂ）はスイッチング素子Ｑ２，Ｑ３がオン状態で、スイッチング素子Ｑ１，Ｑ４はオフ状態の時の電流方向の説明図、同図の（Ｃ）はスイッチング素子Ｑ２，Ｑ３がオフとなった時の電流方向の説明図である。スイッチング素子Ｑ２，Ｑ３がオンとなると、同図の（Ｂ）に示すように、スイッチング素子Ｑ２，Ｑ３を介してトランスＴの一次巻線に矢印方向の電流が流れる。又スイッチング素子Ｑ２，Ｑ３がオフとなると、同図の（Ｃ）に示すように、配線インダクタンスＬｋ５，Ｌｋ６による蓄積エネルギにより、オフ状態のスイッチング素子Ｑ１，Ｑ４の寄生ダイオードＤ１，Ｄ４（図２の（Ｃ）では図示を省略）を介してトランスＴの一次巻線に電流が継続して矢印方向に流れる。
【００１５】
図３の（Ａ），（Ｂ）は、スイッチング素子Ｑ１，Ｑ４のオン時と、オフ時との電流方向の説明図であり、スイッチング素子Ｑ１，Ｑ４がオンとなると、同図の（Ａ）に示すように、トランスＴの一次巻線には矢印方向の電流が流れ、これらのスイッチング素子Ｑ１，Ｑ４がオフとなると、同図の（Ｂ）に示すように、配線インダクタンス、Ｌｋ５，Ｌｋ６による蓄積エネルギにより、スイッチング素子Ｑ２，Ｑ３の寄生ダイオードＤ２，Ｄ３を介してトランスＴの一次巻線に継続して矢印方向に電流が流れる。
【００１６】
図４の（Ａ）〜（Ｄ）は、スイッチング素子とスナバ回路との要部と、サージ電圧との説明図であり、トランスＴの二次巻線と整流平滑化構成とは図示を省略している。図４の（Ａ）〜（Ｄ）の中の（Ａ）は、スイッチング素子Ｑ３，Ｑ４と、スイッチング素子Ｑ３に設けたスナバ回路を示し、（Ｂ）は、スイッチング素子Ｑ３のオン、オフに伴うサージ電圧の説明図であり、（Ｃ）は、スイッチング素子Ｑ１，Ｑ２と、スイッチング素子Ｑ１に設けたスナバ回路を示し、（Ｄ）は、ダイオードＤ１の逆回復時に発生するサージ電圧の説明図である。フルブリッジ接続構成のスイッチング素子Ｑ１〜Ｑ４の中のスイッチング素子Ｑ４がオフの状態で、スイッチング素子Ｑ３がオンとなると、同図の（Ａ）の矢印方向に、図示を省略したトランスの一次巻線を介して電流が流れる。このスイッチング素子Ｑ３のオン、オフによるサージ電圧は、同図の（Ｂ）に示すように、配線インダクタンスＬｋ３による電圧ＶＬｋ３が発生し、オフ時のスイッチング素子Ｑ３に印加される電圧をＶＤＤとすると、スイッチング素子Ｑ３のオフ時のサージ電圧が重畳されるから、ＶＤＤ＋ＶＬｋ３の電圧のピーク値となり、これがスナバ回路のトランスＴｇ３の一次巻線にコンデンサＣ３を介して印加され、そのトランスＴｇ３の二次巻線の誘起電圧がダイオードＤ１３を介して電源側に戻される。即ち、スイッチング素子のオン、オフに伴うサージ電圧をスナバ回路により抑制し、且つ電源側への回生を行うことができる。なお、同図の（Ｂ）に於けるＶＣＥ（ｓａｔ）は、スイッチング素子Ｑ４のオン時の飽和電圧を示す。
【００１７】
又同図の（Ｃ）に示すスイッチング素子Ｑ１，Ｑ２のターンオン時とターンオフ時とについても、前述のスイッチング素子Ｑ３，Ｑ４のオン、オフによる動作と同様に、ダイオードＤ１の逆回復時に発生するサージ電圧を抑制できるもので、同図の（Ｄ）に示すように、配線インダクタンスＬｋ１による電圧ＶＬｋ３が、オフ状態となったトランジスタＱ１の両端の電圧ＶＤＤに加算されたサージ電圧となるが、トランジスタＱ１に設けたスナバ回路のトランスＴｇ１の二次巻線からダイオードＤ１１を介して電源側へ帰還することにより、サージ電圧の抑圧と電力回生とを行うことができる。なお、Ｖｆはオン時の順方向電圧、ｔ１は配線インダクタンスに蓄積されたエネルギのよるダイオードＤ１の導通期間、ｔ２はダイオードＤ１のリカバリ電流が流れている期間を示す。
【実施例２】
【００１８】
図５は、本発明の実施例２の説明図であり、図１に示す実施例１のダイオードＤ１１〜Ｄ１４を、それぞれ４個のダイオードからなる全波整流回路ＡＲＥＣに置換した構成に相当し、他の図１と同一符号は同一名称部分を示す。この全波整流回路ＡＲＥＣにより、スナバ回路のトランスＴｇ１〜Ｔｇ４の二次巻線に誘起する両極性の電圧を同一極性として電源に戻すことができるから、更に電力効率を改善することができる。
【符号の説明】
【００１９】
Ｃ０  コンデンサ
Ｑ１〜Ｑ４  スイッチング素子
Ｃ１〜Ｃ４  スナバ回路のコンデンサ
Ｔｇ１〜Ｔｇ４  スナバ回路の回生用トランス
Ｄ１〜Ｄ４  スイッチング素子Ｑ１〜Ｑ４の寄生ダイオード
Ｄ１１〜Ｄ１４  回生用のコンデンサ
Ｔ  トランス
ＲＥＦ  整流平滑回路
ＲＬ  負荷
Ｌｋ１〜Ｌｋ６  配線インダクタンス
【図１】
2010200512.tif 000003
【図２】
2010200512.tif 000004
【図３】
2010200512.tif 000005
【図４】
2010200512.tif 000006
【図５】
2010200512.tif 000007
【図６】
2010200512.tif 000008