(57)【要約】【課題】回路面積を低減する。【解決手段】第１レベルシフト回路２８Ｈは、複数のスイッチＳＷのうち、その出力端子側の電位が中間基準電圧ＶＲＭから上側基準電圧ＶＲＨの範囲であるスイッチに対して設けられる。第１レベルシフト回路２８Ｈは、各スイッチＳＷに対する制御信号のハイレベルとローレベルを、上側基準電圧ＶＲＨと中間基準電圧ＶＲＭにレベルシフトする。第２レベルシフト回路２８Ｌは、複数のスイッチのうち、その出力端子側の電圧が下側基準電圧ＶＲＬから中間基準電圧ＶＲＭの範囲であるスイッチに対して設けられ、各スイッチに対する制御信号のハイレベルとローレベルを、中間基準電圧ＶＲＭと下側基準電圧ＶＲＬにレベルシフトする。【選択図】図２
2010204296.tif 000002
【特許請求の範囲】
【請求項１】
ディスプレイパネルの複数のデータ線を駆動するデータドライバ回路であって、前記データ線ごとに設けられた駆動ユニットを備え、各駆動ユニットは、
デジタルの輝度データを受け、当該輝度データに応じたアナログの駆動電圧を生成するデジタル／アナログ変換回路と、
前記駆動電圧を受け、対応するデータ線に供給する出力バッファと、
前記デジタル／アナログ変換回路の上側基準電圧、下側基準電圧および中間基準電圧を生成する基準電圧源と、
を含み、
前記デジタル／アナログ変換回路は、
直列に接続された複数の抵抗と、複数の抵抗に生ずる電圧を取り出すための複数のタップとを有する抵抗ストリングであり、その一端に前記上側基準電圧を受け、その他端に前記下側基準電圧を受ける抵抗ストリングと、
トーナメント型に配置された複数のスイッチを含み、前記抵抗ストリングの前記複数のタップの電圧のひとつを選択するセレクタ回路と、
前記輝度データに応じて、前記複数のスイッチのオン、オフを制御する複数の制御信号を生成するデコーダと、
前記複数のスイッチのうち、その出力端子側の電位が前記中間基準電圧から前記上側基準電圧の範囲であるスイッチに対して設けられ、各スイッチに対する前記制御信号のハイレベルとローレベルをそれぞれ、前記上側基準電圧と前記中間基準電圧付近の電圧にレベルシフトする第１レベルシフト回路と、
前記複数のスイッチのうち、その出力端子側の電圧が前記下側基準電圧から前記中間基準電圧の範囲であるスイッチに対して設けられ、各スイッチに対する前記制御信号のハイレベルとローレベルをそれぞれ、前記中間基準電圧と前記下側基準電圧付近の電圧にレベルシフトする第２レベルシフト回路と、
を含むことを特徴とするデータドライバ回路。
【請求項２】
ディスプレイパネルの複数のデータ線を駆動するデータドライバ回路であって、前記データ線ごとに設けられた駆動ユニットを備え、各駆動ユニットは、
デジタルの輝度データを受け、当該輝度データに応じたアナログの駆動電圧を生成するデジタル／アナログ変換回路と、
前記駆動電圧を受け、対応するデータ線に供給する出力バッファと、
前記デジタル／アナログ変換回路の上側基準電圧、下側基準電圧および中間基準電圧を生成する基準電圧源と、
を含み、
前記デジタル／アナログ変換回路は、
直列に接続された複数の抵抗と、複数の抵抗に生ずる電圧を取り出すための複数のタップとを有する抵抗ストリングであり、その一端に前記上側基準電圧を受け、その他端に前記下側基準電圧を受ける抵抗ストリングと、
トーナメント型に配置された複数のスイッチを含み、前記抵抗ストリングの前記複数のタップの電圧のひとつを選択するセレクタ回路と、
前記輝度データに応じて、前記複数のスイッチのオン、オフを制御する複数の制御信号を生成するデコーダと、
前記複数のスイッチを、その出力端子に印加される電圧範囲に応じて複数のグループに分割し、グループごとに、各スイッチに対する制御信号の電圧レベルを異ならしめたことを特徴とするデータドライバ回路。
【請求項３】
マトリクス状に配置された画素回路を有するディスプレイパネルと、
前記ディスプレイパネルの複数のデータ線を駆動する請求項１または２に記載のデータドライバ回路と、
前記ディスプレイパネルの複数の走査線を駆動する走査ドライバ回路と、
を備えることを特徴とするディスプレイ装置。
【請求項４】
前記ディスプレイパネルは、有機ＥＬディスプレイであることを特徴とする請求項３に記載のディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスプレイパネルの駆動技術に関する。
【背景技術】
【０００２】
有機ＥＬディスプレイや液晶ディスプレイのパネル（以下、ディスプレイパネルと称する）は、複数のデータ線と、データ線と直交するように配置される複数の走査線と、データ線および走査線の交点にマトリクス状に配置された複数の画素回路を備える。ディスプレイパネルを駆動するために、複数の走査線を順に選択する走査ドライバ回路と、各データ線に輝度に応じた電圧を印加するデータドライバ回路が設けられる。
【０００３】
データドライバ回路は、複数のデータ線ごとに設けられた複数の抵抗ストリング型のデジタル／アナログ変換回路を備える。抵抗ストリング型のデジタル／アナログ変換回路は、抵抗ストリングと、抵抗ストリングの複数のタップの電圧から、ひとつを選択するセレクタ回路とを含む。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−３１６３１９号公報
【特許文献２】特開２００３−３４５３０７号公報
【特許文献３】特開２００４−１１２１８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
いま、セレクタ回路を、トーナメント型に配置される複数のスイッチで構成する場合について考察する。たとえば有機ＥＬディスプレイでは、輝度に応じて、データ線に対して１〜１１Ｖの範囲の駆動電圧（階調電圧）を印加する必要がある。したがってデジタル／アナログ変換回路の各スイッチには、１〜１１Ｖの範囲の電圧が伝搬する。すべてのスイッチの制御端子（ゲート）に対して、ハイレベルとして１１Ｖ付近、ローレベルとして１Ｖ付近をとる制御信号が印加したとすると、各スイッチを１０Ｖ以上の耐圧を有するトランジスタで構成する必要がある。たとえばデータ線に１０ビット階調の駆動電圧を与える場合、データ線ごとに、１０２４＋５１２＋２５６＋・・・＋２＝２０４６個のスイッチが必要となり、２００本のデータ線に対しては、２０４６×２００＝４０９２００個のスイッチが必要となる。一般に高耐圧デバイスは素子サイズが大きいため、４０９２００個すべてのスイッチを高耐圧デバイスで構成すると、回路面積が爆発的に増加してしまい、現実的なサイズ、あるいはコストでの製造が困難となる。
【０００６】
本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、回路面積を削減したデータドライバ回路の提供にある。
【課題を解決するための手段】
【０００７】
本発明のある態様は、ディスプレイパネルの複数のデータ線を駆動するデータドライバ回路に関する。このデータドライバ回路は、データ線ごとに設けられた駆動ユニットを備える。各駆動ユニットは、デジタルの輝度データを受け、当該輝度データに応じたアナログの駆動電圧を生成するデジタル／アナログ変換回路と、駆動電圧を受け、対応するデータ線に供給する出力バッファと、デジタル／アナログ変換回路の上側基準電圧、下側基準電圧および中間基準電圧を生成する基準電圧源と、を含む。デジタル／アナログ変換回路は、抵抗ストリング、セレクタ回路、デコーダ、第１、第２レベルシフト回路を含む。抵抗ストリングは、直列に接続された複数の抵抗と、複数の抵抗に生ずる電圧を取り出すための複数のタップとを有し、その一端に上側基準電圧を受け、その他端に下側基準電圧を受ける。セレクタは、トーナメント型に配置された複数のスイッチを含み、抵抗ストリングの複数のタップの電圧のひとつを選択する。デコーダは、輝度データに応じて、複数のスイッチのオン、オフを制御する複数の制御信号を生成する。第１レベルシフト回路は、複数のスイッチのうちその出力端子側の電位が中間基準電圧から上側基準電圧の範囲であるスイッチに対して設けられ、各スイッチに対する制御信号のハイレベルとローレベルをそれぞれ、上側基準電圧付近の電圧と中間基準電圧付近の電圧にレベルシフトする。第２レベルシフト回路は、複数のスイッチのうち、その出力端子側の電圧が下側基準電圧から中間基準電圧の範囲であるスイッチに対して設けられ、各スイッチに対する制御信号のハイレベルとローレベルをそれぞれ、中間基準電圧付近の電圧と下側基準電圧付近の電圧にレベルシフトする。
なお、「ある電圧付近の電圧」とは、ある電圧を中心とするある範囲を意味し、より具体的には、トランジスタのオン、オフの制御に影響を及ぼさない程度の範囲を意味する。
【０００８】
この態様によると、各スイッチのゲートソース間（ゲートドレイン間）に印加される電圧を制限することができるため、各スイッチを低耐圧あるいは中耐圧デバイスで構成でき、回路面積を大幅にシュリンクできる。
【０００９】
本発明の別の態様は、ディスプレイ装置である。この装置は、マトリクス状に配置された画素回路を有するディスプレイパネルと、ディスプレイパネルの複数のデータ線を駆動する上述のデータドライバ回路と、ディスプレイパネルの複数の走査線を駆動する走査ドライバ回路と、を備える。
【００１０】
ディスプレイパネルは、有機ＥＬディスプレイであってもよい。
【００１１】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１２】
本発明によれば、回路面積を削減できる。
【図面の簡単な説明】
【００１３】
【図１】実施の形態に係るデータドライバを備えた有機ＥＬディスプレイの構成を示す回路図である。
【図２】実施の形態に係るデータドライバの構成を示すブロック図である。
【発明を実施するための形態】
【００１４】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００１５】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００１６】
図１は、実施の形態に係るデータドライバ回路（以下、データドライバという）１００を備えた有機ＥＬディスプレイ２００の構成を示す回路図である。有機ＥＬディスプレイ２００は、データドライバ１００、走査ドライバ１１０、ディスプレイパネル１２０、タイミングコントローラ１３０を備える。
【００１７】
ディスプレイパネル１２０は、複数のデータ線と、複数の走査線を備え、データ線と走査線の交点にはマトリクス状に配置された画素回路が設けられる。走査ドライバ１１０は、タイミングコントローラ１３０からのデータを受け、複数の走査線に順に電圧を与え、選択していく。データドライバ１００は、タイミングコントローラ１３０から出力される各画素の輝度を示す輝度データＤＩＮを、輝度データＤＬと同期したクロックＣＫとともに受信し、ディスプレイパネル１２０の複数のデータ線を駆動する。
【００１８】
データドライバ１００＿１〜１００＿ｍは、ディスプレイパネル１２０の一辺に沿って配置される。データドライバ１００の個数ｍはディスプレイパネル１２０の解像度に応じて決定される。データドライバ１００は、一つの半導体基板上に一体集積化された機能ＩＣであり、それぞれにつき、Ｙ本（Ｙは２以上の自然数）のデータ線を駆動する。データドライバ１００の複数Ｙ個の出力端子はそれぞれ、対応するデータ線と接続される。また、データドライバ１００のデータ入力端子には、タイミングコントローラ１３０から画素ごとの輝度データが入力される。
【００１９】
図２は、実施の形態に係るデータドライバ１００の構成を示すブロック図である。データドライバ１００は、ディスプレイパネル１２０のデータ線ごとに設けられた複数の駆動ユニット１０を備える。図２には、ひとつのデータ線に接続されるひとつの駆動ユニットのみが示される。
【００２０】
駆動ユニット１０は、出力バッファ１２、基準電圧源１４、デジタル／アナログ変換回路２０を含む。
【００２１】
デジタル／アナログ変換回路２０は、デジタルの輝度データＤＬを受け、輝度データＤＬに応じたアナログの駆動電圧ＶＤを生成する。出力バッファ１２は、デジタル／アナログ変換回路２０から駆動電圧ＶＤを受け、対応するデータ線１６に供給する。基準電圧源１４は、上側基準電圧ＶＲＨ、下側基準電圧ＶＲＬおよび中間基準電圧ＶＲＭを生成し、デジタル／アナログ変換回路２０に供給する。
【００２２】
デジタル／アナログ変換回路２０は、抵抗ストリング２２、セレクタ２４、デコーダ２６、第１レベルシフト回路２８Ｈ、第２レベルシフト回路２８Ｌ、第３レベルシフト回路２８Ｆを備える。輝度データＤＬはｍビットであり、デジタル／アナログ変換回路２０はｎ（ｎ＝２ｍ）階調のアナログ駆動電圧ＶＤを生成する。一例として、輝度データＤＬは１０ビットであり、１０２４階調の駆動電圧ＶＤが生成される。
【００２３】
抵抗ストリング２２は、直列に接続された複数の抵抗Ｒ１〜Ｒｎ−１と、複数の抵抗Ｒ１〜Ｒｎ−１に生ずるｎ階調の電圧Ｖ０〜Ｖｎ−１を取り出すための複数のタップＴ０〜Ｔｎ−１とを有する。抵抗ストリング２２の一端には、基準電圧源１４により生成された上側基準電圧ＶＲＨが印加され、その他端には、下側基準電圧ＶＲＬが印加されている。
【００２４】
セレクタ２４は、抵抗ストリング２２の複数のタップＴ０〜Ｔｎ−１の電圧Ｖ０〜Ｖｎ−１から、輝度データＤＬに応じたひとつを駆動電圧ＶＤとして選択し、出力バッファ１２へと出力する。
【００２５】
セレクタ２４は、トーナメント型に配置された複数のスイッチＳＷｉ，ｊ（ｉ＝１〜ｍ、１≦ｊ≦２ｉ）を含む。トーナメントの頂点から順に１段目、２段目、…、ｍ段目と称するとき、ｉ段目には、２ｉ個のスイッチＳＷが設けられる。ｉ段目のスイッチＳＷのうち、最も高い電圧が通過するスイッチをＳＷｉ，１、最も低い電圧が通過するスイッチをＳＷｉ，ｋ（ｋ＝２ｉ）と表記する。
【００２６】
デコーダ２６は、輝度データＤＬに応じて、複数のスイッチＳＷのオン、オフを制御する。デコーダ２６は、各スイッチＳＷｉ，ｊごとの制御信号Ｓｉ，ｊを生成する。制御信号Ｓｉ，ｊの論理レベル（ハイ、ロー）は、対応するスイッチＳＷｉ，ｊのオン、オフに対応する。
【００２７】
スイッチＳＷはＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を利用して構成され、そのゲート（制御端子）に、制御信号ＳＷに応じた信号が入力される。図１には、ＮチャンネルＭＯＳＦＥＴのみが示されるが、各スイッチＳＷはＮチャンネルＭＯＳＦＥＴとＰチャンネルＭＯＳＦＥＴのペアであるトランスファゲートであってもよい。トランスファゲートの場合、ＰチャンネルＭＯＳＦＥＴのゲートとＮチャンネルＭＯＳＦＥＴのゲートには、相補的なレベルの信号が印加される。
【００２８】
第１レベルシフト回路２８Ｈは、複数のスイッチＳＷのうち、その出力端子側の電位が、中間基準電圧ＶＲＭから上側基準電圧ＶＲＨの範囲であるスイッチに対して設けられる。たとえば、中間基準電圧ＶＲＭが、上側基準電圧ＶＲＨと下側基準電圧ＶＲＬの中点電圧の場合（以下、この場合を説明する）、第１レベルシフト回路２８Ｈは、複数のスイッチＳＷｉ，ｊ（ｉ≧２、ｊ≦２ｉ／２）に対して設けられている。これらのスイッチは、破線２４Ｈ内に示されている。第１レベルシフト回路２８Ｈは、破線２４Ｈ内の各スイッチに対する制御信号Ｓのハイレベル、ローレベルをそれぞれ、上側基準電圧ＶＲＨ、中間基準電圧ＶＲＭにレベルシフトし、各スイッチＳＷの制御端子（ゲート）に供給する。
【００２９】
第２レベルシフト回路２８Ｌは、複数のスイッチＳＷのうち、その出力端子側の電位が、下側基準電圧ＶＲＬから中間基準電圧ＶＲＭの範囲であるスイッチに対して設けられる。具体的にいうと、第２レベルシフト回路２８Ｌは、複数のスイッチＳＷｉ，ｊ（ｉ≧２、ｊ＞２ｉ／２）に対して設けられている。これらのスイッチは、破線２４Ｌ内に示されている。第２レベルシフト回路２８Ｌは、破線２４Ｌ内の各スイッチに対する制御信号Ｓのハイレベル、ローレベルをそれぞれ、中間基準電圧ＶＲＭ、下側基準電圧ＶＲＬにレベルシフトし、各スイッチＳＷの制御端子（ゲート）に供給する。
【００３０】
第３レベルシフト回路２８Ｆは、いずれにも属さないスイッチＳＷｉ，ｊに対して設けられる。具体的にいうと、第３レベルシフト回路２８Ｆは、１段目のスイッチＳＷ１，１、ＳＷ１，２に対して設けられる。１段目のスイッチＳＷ１，１、ＳＷ１，２の出力端子側の電位は、駆動電圧ＶＤのとりうるフルレンジ、すなわち下側基準電圧から上側基準電圧ＶＨの範囲となっている。第３レベルシフト回路２８Ｆは、対応するスイッチに対する制御信号Ｓのハイレベル、ローレベルをそれぞれ、上側基準電圧ＶＲＨ、下側基準電圧ＶＲＬにレベルシフトし、各スイッチＳＷの制御端子（ゲート）に供給する。
【００３１】
実施の形態に係るデジタル／アナログ変換回路２０は、以下のように把握することも可能である。すなわち、複数のスイッチＳＷは、その出力端子に印加される電圧範囲に応じて複数のグループに分割される。そして、グループごとに、各スイッチに対する制御信号の電圧レベルを異ならしめている。
【００３２】
以上がデータドライバ１００の構成である。このデータドライバ１００の利点は、比較技術に係るデータドライバとの対比によって明確となる。
【００３３】
すべてのスイッチの制御端子（ゲート）に対して、フルレンジ（ＶＲＨ〜ＶＲＬ）でスイングする制御信号を与える構成の場合、各スイッチのゲートドレイン間（ゲートソース間）には、最大で（ＶＲＨ−ＶＲＬ）が印加されることになる。ＶＲＨ＝１０Ｖ、ＶＲＬ＝１Ｖとすると、９Ｖ以上の耐圧が必要となる。こうした高耐圧デバイスを用いてデジタル／アナログ変換回路を構成すれば、その回路面積は現実的なチップサイズには収まらない。
【００３４】
これに対して、実施の形態に係るデータドライバ１００では、以下の理由からチップサイズをシュリンクできる。
【００３５】
破線２４Ｈ内のスイッチＳＷに着目すると、各トランジスタのゲートソース間電圧（ゲートドレイン間電圧）は、最大で（ＶＲＨ−ＶＲＭ）となる。上述のように、中間基準電圧ＶＲＭを、上側基準電圧ＶＲＨと下側基準電圧ＶＲＬの中点電圧とした場合、ＶＲＨ＝１０Ｖ、ＶＲＬ＝１Ｖ、ＶＲＭ＝５．５Ｖとなるから、ドレインソース間電圧の最大値は、比較技術の９Ｖのおよそ１／２倍の４．５Ｖまで抑制される。同様に、破線２４Ｌ内のスイッチＳＷに着目すると、各トランジスタのゲートソース間電圧（ゲートドレイン間電圧）は、最大で（ＶＲＭ−ＶＲＬ）となり、こちらも４．５Ｖとなる。
【００３６】
したがって、実施の形態に係るデータドライバ１００では、１段目のスイッチＳＷ１，１、ＳＷ１，２のみ高耐圧デバイスを用い、その他の大部分のスイッチに対して６Ｖ程度の耐圧を見込めばよく、中低耐圧デバイスが利用できるため、回路面積を大幅にシュリンクできる。
【００３７】
出願人が利用可能なプロセスを想定した場合、駆動ユニットのサイズは、すべてのスイッチを高耐圧デバイスで構成した場合、３８μｍ×７００μｍ程度となり、２００本のデータ線を駆動するデータドライバ１００に対して、２００×３８μｍ×７００μｍとなる。
一方、スイッチごとに制御信号のレベルを異ならしめた場合には、駆動ユニット１０のサイズは、３８μｍ×２２０μｍまでシュリンクされる。これは高耐圧デバイスのみを利用した場合に比べて１／３以下である。したがって、実施の形態に係るデータドライバ１００は、現実的なチップサイズと、量産に見合うコストを実現できる。
【００３８】
実施の形態では、第１レベルシフト回路２８Ｈは、制御信号のハイレベル、ローレベルをそれぞれ、上側基準電圧ＶＲＨ、中間基準電圧ＶＲＭにレベルシフトしたが、本発明はこれに限定されず、ハイレベルを上側基準電圧ＶＲＨ付近の別の電圧に、ローレベルを中間基準電圧ＶＲＭ付近の別の電圧にレベルシフトしてもよい。第２レベルシフト回路２８Ｌも同様である。
【００３９】
実施の形態では、セレクタ２４のスイッチを３つのグループに分割し、３つのレベルシフト回路２８Ｈ、２８Ｌ、２８Ｆを設ける場合を説明したが、本発明はこれに限定されない。異なるレベルの中間基準電圧を複数生成し、セレクタ２４のスイッチをさらに多くのグループに分割してもよい。
【００４０】
実施の形態では有機ＥＬディスプレイを例に説明したが、本発明はその他のディスプレイにも適用できる。
【００４１】
以上、実施の形態にもとづき、本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎないことはいうまでもなく、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が可能であることはいうまでもない。
【符号の説明】
【００４２】
２００…有機ＥＬディスプレイ、１００…データドライバ、１１０…走査ドライバ、１２０…ディスプレイパネル、１３０…タイミングコントローラ、１０…駆動ユニット、１２…出力バッファ、１４…基準電圧源、２０…デジタル／アナログ変換回路、２２…抵抗ストリング、２４…セレクタ、２６…デコーダ、２８Ｈ…第１レベルシフト回路、２８Ｌ…第２レベルシフト回路、２８Ｆ…第３レベルシフト回路。
【図１】
2010204296.tif 000003
【図２】
2010204296.tif 000004