(57)【要約】【課題】部品実装工程を１工程とすることができる多層プリント配線基板及び多層プリント配線基板装置を提供する。【解決手段】ＢＧＡタイプの電子部品（ＢＧＡ部品）が搭載された多層プリント配線基板装置であって、ＢＧＡ部品と接続される電源パッド及びグランドパッドによって取り囲まれた中央部エリア内に、電源層に接続された電源ビアと、グランド層に接続されたグランドビアとが設けられ、かかる構成により、前記ビア間でＣ成分によるデカップリング効果が生ずる。また、電源ビアは電源層に接続され、前記グランドビアはグランド層に接続されているため、層間でもＣ成分によるデカップリング効果が生じる。【選択図】図１
2010010413.tif 000002
【特許請求の範囲】
【請求項１】
電源に接続される電源プレーンからなる電源層と、
グランドに接続されるグランドプレーンからなるグランド層と、
中央部のエリアを取り囲むように端子が格子状に形成された構造を有する電子部品が実装される回路パターンからなる回路パターン層と、をそれぞれ少なくとも一層有する多層プリント配線基板であって、
前記電子部品を実装するための複数のパッドが、前記端子の位置に対応して前記回路パターン層に設けられ、
前記複数のパッドに囲まれた前記回路パターン層のエリアには、前記電源層に接続された電源ビアと、前記グランド層に接続されたグランドビアが設けられたことを特徴とする多層プリント配線基板
【請求項２】
前記電源ビアと前記グランドビアが隣り合うように交互に並んでいる請求項１に記載の多層プリント配線基板
【請求項３】
前記電源ビア及び前記グランドビアの全部または一部がスルーホールであることを特徴とする請求項1または２に記載の多層プリント配線基板
【請求項４】
請求項１〜３のいずれか１つに記載の多層プリント配線基板の前記複数のパッドに、中央部のエリアを取り囲むように端子が格子状に形成された構造を有する電子部品が実装された多層プリント配線基板装置
【請求項５】
前記電子部品の外周近傍に、一方の端子が前記電源プレーンに接続され、他方の端子が前記グランドプレーンに接続されたコンデンサが実装された請求項４記載の多層プリント配線基板装置
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品が実装される多層プリント配線基板、及び前記電子部品が実装された多層プリント配線基板装置に関するものである。
【背景技術】
【０００２】
従来より、例えばＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）タイプの半導体集積回路部品（以下、「ＢＧＡ部品」と略す。）が搭載された多層プリント配線基板装置は、よく知られている（例えば、特許文献１，２参照）。
【０００３】
従来の多層プリント配線基板装置１０１は、図６および図７に示すように、多層構造の多層プリント配線基板１０２と、ＢＧＡ部品１０７と、デカップリングコンデンサ１０８とを有している。そして、ＢＧＡ部品１０７は多層プリント配線基板１０２の上面である部品面１０２Ａに実装され、デカップリングコンデンサ１０８は多層プリント配線基板１０２の下面である半田面１０２Ｂに実装されている。
【０００４】
このデカップリングコンデンサ１０８は、ＢＧＡ部品１０７への電源供給時に生ずるノイズを低減すべく、ＢＧＡ部品１０７と接続する電源パッド１２０の近傍に実装されている。より具体的には、図６に示すように、デカップリングコンデンサ１０８は、半田面１０２Ｂの、ＢＧＡ部品１０７の真裏（真下）に対応する位置に実装されている。  
【０００５】
【特許文献１】特開２００４−３２７９９３号公報
【特許文献２】特開２００６−３２４４４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来の多層プリント配線基板装置１０１は、上述のように部品面１０２Ａ及び半田面１０２Ｂにそれぞれ電子部品を実装する必要があるため、部品実装工程として、部品面１０２Ａへの実装工程と半田面１０２Ｂへの実装工程の少なくとも２工程が必要であった。
【０００７】
このような部品面１０２Ａ及び半田面１０２Ｂに電子部品が実装される構成は、部品実装工程が少なくとも２工程となるため、製造タクトの短縮および製造コストの低減の阻害要因になるという問題があった。また、多層プリント配線基板装置１０１は、軽量化あるいは小型化を達成すべく、部品点数を減らすことも求められていた。
【０００８】
そこで本発明は、上記問題点を解決することができる多層プリント配線基板、及び多層プリント配線基板装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、電源に接続される電源プレーンからなる電源層と、グランドに接続されるグランドプレーンからなるグランド層と、中央部のエリアを取り囲むように端子が格子状に形成された構造を有する電子部品が実装される回路パターンからなる回路パターン層と、をそれぞれ少なくとも一層有する多層プリント配線基板に関するものである。
【００１０】
ここで、中央部のエリアを取り囲むように端子が格子状に形成された構造を有する電子部品とは、端子が格子状に形成されたグリッドアレイ部品の中で、少なくとも中央部のエリアに端子が無いものをいう。
【００１１】
そして、電子部品を実装するための複数のパッドが、端子の位置に対応して回路パターン層に設けられ、複数のパッドに囲まれた回路パターン層のエリアには、電源層に接続された電源ビアと、グランド層に接続されたグランドビアが設けられている。
【００１２】
かかる構成にあっては、電子部品の中央部に対応する多層プリント配線基板の位置に複数の電源ビアおよびグランドビアが集中して配置されるため、電源ビアとグランドビアの間には、キャパシタンス成分〔「容量成分」とも呼ぶ。（以下「Ｃ成分」と略す。）〕によるデカップリング効果が生ずる。また、電源プレーンとグランドプレーンは、それぞれ電源とグランドに接続されているため、電源プレーンとグランドプレーンの間でもＣ成分によるデカップリング効果が生じる。
【００１３】
ここで、デカップリング効果とは、電源ラインとグランドラインとの間の交流成分をショートするための容量を発生させることであり、電子部品の動作時に発生するノイズを極力電子部品の周辺の高速回路内に閉じ込めて外部の配線等に流さないようにすることをいう。
【００１４】
したがって、従来はノイズの低減目的で、コンデンサを半田面に実装する必要があったが、本発明の多層プリント配線基板はコンデンサを実装しなくても、前記デカップリング効果によりノイズの低減を図ることが可能となる。これにより、半田面に電子部品を実装する工程を省略できるため、全体として製造工程が簡略化され、かつ、部品点数を減らすことができる。
【００１５】
また、前記した構成において、電源ビアとグランドビアが隣り合うように交互に並んでいても良い。かかる構成により、電源ビアとグランドビアの間のＣ成分によるデカップリング効果をさらに向上させることができる。
【００１６】
また、前記した構成において、電源ビア及びグランドビアのうち、全部または一部がスルーホールであることが望ましい。このようなスルーホールを採用すると、ビアの長さを最長とできるため、電源ビアとグランドビアの間のＣ成分によるデカップリング効果をさらに向上させることができる。
【００１７】
また、本発明は、上述の多層プリント配線基板の複数のパッドに、中央部のエリアを取り囲むように端子が格子状に形成された構造の電子部品が実装された多層プリント配線基板装置に関する。かかる構成により、前記したデカップリング効果を奏する多層プリント配線基板装置を提供できる。
【００１８】
また、前記した多層プリント配線基板装置にあっては、電子部品の外周近傍に、一方の端子が電源プレーンに接続され、他方の端子がグランドプレーンに接続されたコンデンサが実装されていても良い。かかる構成により、ノイズ低減のためのデカップリング効果をさらに向上させることができる。
【発明の効果】
【００１９】
本発明は、半田面にコンデンサを実装する工程を省略できるため、製造工程が簡略化できると共に、多層プリント配線基板に実装する電子部品の数を減らすことができる。
【発明を実施するための最良の形態】
【００２０】
以下、この発明の最良の形態について図面を参照して説明する。
【実施例１】
【００２１】
図１は多層プリント配線基板装置の縦断側面図、図２は多層プリント配線基板装置の一部切欠部分平面図、図３は図２を拡大して示す拡大平面図である。
図１に示すように、電子部品としてのＢＧＡ部品７が搭載された多層プリント配線基板装置１ａは、絶縁材料からなる多層構造の多層プリント配線基板２を備え、多層プリント配線基板２の上面である部品面２Ａを備えた回路パターン層に、ＢＧＡ部品７が実装（配設）されている。また、多層プリント配線基板２の下面には、半田面２Ｂが形成されている。
【００２２】
ここで、ＢＧＡ部品７は、下面の中央部のエリアを取り囲むように格子状に複数の端子７ａがロの字状に形成されている。なお、複数の端子７ａは、電源端子、グランド端子、およびその他の信号端子等である。
【００２３】
また、図２に示すように、多層プリント配線基板２の部品面２Ａを備えた回路パターン層には、ＢＧＡ部品７の各端子７ａが接続される（各端子７ａに対応する）電源パッド２０Ａ、グランドパッド２０Ｂ、及びその他のパッド２０Ｃが形成されている。
【００２４】
ここで、電源パッド２０Ａ及びグランドパッド２０Ｂは、ＢＧＡ部品７の中央部のエリアに対応する部品面２Ａ（回路パターン層）におけるエリアを取り囲むようにしてロ字状に形成されている。なお、電源パッド２０Ａ及びグランドパッド２０Ｂは、図２および図３に示すように、ＢＧＡ部品７の中央部のエリアに対応する部品面２Ａ（回路パターン層）におけるエリアの外縁に沿って交互に配列されている。
【００２５】
このように、各パッド２０Ａ、２０Ｂおよび２０ＣはＢＧＡ部品７の端子７ａの配列に対応して配置されている。そして、ＢＧＡ部品７の実装時には、電源パッド２０ＡはＢＧＡ部品７の電源端子である端子７ａと接続し、グランドパッド２０ＢはＢＧＡ部品７のグランド端子である端子７ａと接続する。また、その他のパッド２０Ｃは、ＢＧＡ部品７のその他の信号端子と接続する。このように、各パッド２０Ａ、２０Ｂおよび２０ＣとＢＧＡ部品７の各端子７ａとが導通すると、ＢＧＡ部品７へデータ信号や制御信号などの各種の信号が入出力可能となる。
【００２６】
また、多層プリント配線基板２内には、図１に示すように、導電材料で構成された電源プレーン４ａからなる電源層４Ａと、電源プレーン４ａより下方に配されたグランドプレーン４ｂからなるグランド層４Ｂとを有している。この電源プレーン４ａは電源に接続され、グランドプレーン４ｂはグランドに接続されている。
【００２７】
また、電源層４とグランド層４Ｂとの間には、ＢＧＡ部品７の電源端子およびグランド端子以外の端子７ａと電気的に接続される信号パターン層４Ｃが配されている。なお、多層プリント配線基板２の半田面２Ｂには、コンデンサ等の実装部品は実装されていない。
【００２８】
図２に示すように、本発明の多層プリント配線基板装置１ａは、部品面２Ａ（回路パターン層）に形成された、パッド２０Ａ〜２０Ｃが形成されずに多層プリント配線基板２の上面が露出した正方形状のエリアを、中央エリアＦとしている。言い換えれば、中央エリアＦは、電源パッド２０Ａとグランドパッド２０Ｂとでパッド２０によって取り囲まれている。そして、中央エリアＦ内には、スルーホール１０が格子状に配設されている。さらに換言すると、中央エリアＦは、ＢＧＡ部品７（電子部品）の格子状の端子が無い中央部のエリアに対応する部品面２Ａ（回路パターン層）におけるエリアである。
【００２９】
この中央エリアＦにおいて、図１および図３に示すように、電源プレーン４ａに接続された電源スルーホール１０Ａ（電源ビア）と、グランドプレーン４ｂに接続されたグランドスルーホール１０Ｂ（グランドビア）とが、多層プリント配線基板２の厚み方向（積層方向）に貫いて（貫通して）いても良い。なお、本実施例では、図３に示すように、中央エリアＦに、４×４個の格子パターンでスルーホール１０を設け、さらに電源スルーホール１０Ａとグランドスルーホール１０Ｂとを隣り合うように交互に配列した。
【００３０】
このように、部品面２Ａにおけるパッド２０Ａ〜２０Ｃが形成されない中央の平面領域（中央エリアＦ）に、スルーホール１０を配置することにより、電源スルーホール１０Ａとグランドスルーホール１０Ｂの間でＣ成分によるデカップリング効果が生ずる。また、スルーホール１０は、電源プレーン４ａ又はグランドプレーン４ｂに接続されているため、プレーン４ａ，４ｂ間でもＣ成分によるデカップリング効果が生じる。
【００３１】
したがって、従来はノイズの低減目的で半田面２Ｂにコンデンサが実装されていたが、かかるコンデンサが実装されていなくてもデカップリング効果によりノイズの低減を図ることが可能となる。
【００３２】
これにより、半田面２Ｂにコンデンサを実装する製造工程が省略されるため、製造工程が簡略化される。また、中央エリアＦの有効利用が実現でき、多層プリント配線基板２に実装する部品点数を減らすこともできる。
なお、中央エリアＦにおいて格子状に整列した電源スルーホール１０Ａ及びグランドスルーホール１０Ｂは交互に配置される構成としたため、スルーホール１０間のＣ成分によるデカップリング効果が可及的に向上している。
【実施例２】
【００３３】
図４および図５に従って、実施例２に係る多層プリント配線基板装置１ｂを説明する。図４は多層プリント配線基板装置の縦断側面図であり、図５は多層プリント配線基板装置の部分平面図である。なお、上述の実施例１に係る多層プリント配線基板装置１ａと共通する事項については、同じ符号を付して説明を簡略又は省略する。
【００３４】
図４および図５に示すように、多層プリント配線基板装置１ｂは、中央エリアＦに設けられるビアは、特定の層間を接続する層間ビア（ＩＶＨ：Ｉｎｔｅｒｓｔｉｔｉａｌ  Ｖｉａ  Ｈｏｌｅ）１０Ｃ，１０Ｄとされている。具体的には、電源層間ビア１０Ｃ（電源ビア）が電源プレーン４ａと接続し、グランド層間ビア１０Ｄ（グランドビア）がグランドプレーン４ｂと接続している。
【００３５】
また、多層プリント配線基板装置１ｂは、部品面２Ａにおけるパッド２０Ａ〜２０Ｃの形成領域の外側、すなわちＢＧＡ部品７の外周近傍にコンデンサ３０が実装されている。ここで、コンデンサ３０の一方の端子（図示省略）は前記電源プレーン４ａに接続され、他方の端子（図示省略）はグランドプレーン４ｂに接続されている。
【００３６】
多層プリント配線基板装置１ｂは、ノイズ低減のためのデカップリングコンデンサを半田面２Ｂに実装する必要が無いため、部品面２Ａの電源パッド２０Ａから遠い位置に、新たにコンデンサ３０を実装することができる。かかる構成により、多層プリント配線基板装置１ｂに実装される実装部品は、すべて部品面２Ａのみに実装できるため、部品実装工程を１工程にできる。ビアのみでのデカップリング効果が弱い場合は、コンデンサ３０を配置してデカップリング効果を向上させることができる。
【００３７】
前記した実施例は、説明のために例示したものであって、本発明としてはそれらに限定されるものではなく、特許請求の範囲、明細書および図面の記載から当業者が認識することができる本発明の技術的思想に反しない限り、変更、削除および付加が可能である。
【００３８】
例えば、多層プリント配線基板２は、電源層４Ａ、グランド層４Ｂ、及び回路パターン層４Ｃをそれぞれ少なくとも一層具備していればよいが、上記実施例に限定されず、複数の層にそれぞれ設定してもよい。
【００３９】
また、中央部のエリアＦに配置されるビアは、全部がスルーホールであってもよいし、一部がスルーホールであってもよい。なお、これまでに述べた説明にあっては、本発明に係る多層プリント配線基板装置１ａ，１ｂの部品面２Ａを上面とし、半田面２Ｂを下面として便宜上説明したが、本発明は上下方向が限定されるものではない。
【００４０】
また、前記した実施例においては、電子部品としてＢＧＡ部品を用いて説明したが、これに限定されるものではなく、電子部品は中央部のエリアを取り囲むように端子が格子状に形成された構造を有するものであれば良い。例えば、電子部品は中央部のエリアを取り囲むように端子が格子状に形成されたＰＧＡ（Ｐｉｎ  Ｇｒｉｄ  Ａｒｒａｙ）等のグリッドアレイ部品である。
【図面の簡単な説明】
【００４１】
【図１】実施例１に係る多層プリント配線基板装置の縦断側面図である。
【図２】実施例１に係る多層プリント配線基板装置の一部切欠部分平面図である。
【図３】実施例１に係る多層プリント配線基板装置であって、図２を拡大して示す拡大平面図である。
【図４】実施例２に係る多層プリント配線基板装置の縦断側面図である。
【図５】実施例２に係る多層プリント配線基板装置の部分平面図である。
【図６】従来の多層プリント配線基板装置の側面図である。
【図７】従来の多層プリント配線基板装置一部切欠平面図である。
【符号の説明】
【００４２】
１ａ，１ｂ  多層プリント配線基板装置
２Ａ        部品面（基板表面）
４ａ        電源プレーン
４Ａ        電源層
４ｂ        グランドプレーン
４Ｂ        グランド層
４ｃ        回路パターン
４Ｃ        回路パターン層
７          ＢＧＡ部品（電子部品）
１０Ａ      電源スルーホール（電源ビア）
１０Ｂ      グランドスルーホール（グランドビア）  
１０Ｃ      電源層間ビア１０Ｃ（電源ビア）
１０Ｄ      グランド層間ビア１０Ｄ（グランドビア）
２０Ａ      電源パッド
２０Ｂ      グランドパッド
３０        コンデンサ
Ｆ          中央部エリア
【図１】
2010010413.tif 000003
【図２】
2010010413.tif 000004
【図３】
2010010413.tif 000005
【図４】
2010010413.tif 000006
【図５】
2010010413.tif 000007
【図６】
2010010413.tif 000008
【図７】
2010010413.tif 000009