(57)【要約】【課題】回路設計に要する期間を短縮することが可能な機能セルとその機能セルを含む半導体装置およびその機能セルを用いた半導体回路設計方法を提供する。【解決手段】半導体装置は、同一の論理回路機能を実現し、互いに電気的特性の異なる第１および第２の機能セル３ａ、３ｂを備える。第１の機能セル３ａは第１の外部接続配線を含む。第２の機能セル３ｂは第２の外部接続配線を含む。第１の機能セル３ａの外周の形状は、第２の機能セル３ｂの外周の形状とほぼ同一である。第１の外部接続配線の第１の機能セル３ａ平面内における位置は、第２の外部接続配線の第２の機能セル３ｂ平面内における位置とほぼ同一である。【選択図】図１
2010028126.tif 000002
【特許請求の範囲】
【請求項１】
同一の論理回路機能を実現し、互いに電気的特性の異なる第１および第２の機能セルを備え、
前記第１の機能セルは、コンタクトホールを介してトランジスタのゲート電極に電気的に接続される第１の信号配線と、コンタクトホールを介してトランジスタの不純物領域に電気的に接続される第２の信号配線とを有し、
前記第２の機能セルは、コンタクトホールを介してトランジスタのゲート電極に電気的に接続される第３の信号配線と、コンタクトホールを介してトランジスタの不純物領域に電気的に接続される第４の信号配線と、を有し、
前記第１の信号配線は、第１の配線経路に接続されて第１の機能セルの外部から信号を受け、
前記第２の信号配線は、第２の配線経路に接続されて第１の機能セルの外部へ信号を供給し、
前記第３の信号配線は、第３の配線経路に接続されて第２の機能セルの外部から信号を受け、
前記第２の信号配線は、第４の配線経路に接続されて第２の機能セルの外部へ信号を供給し、
平面視で前記第１の信号配線の外形の大きさ及び形状は前記第３の信号配線の外形の大きさ及び形状とそれぞれ同じであり、
平面視で前記第２の信号配線の外形の大きさ及び形状は前記第４の信号配線の外形の大きさ及び形状とそれぞれ同じであり、
前記第２の機能セルを前記第１の機能セルに置き換えても、前記第１の機能セルは前記第２の機能セルに隣接するいかなるセルも配置修正することなく置き換え可能な外形形状を有し且つ前記第１の信号配線は前記第３の配線経路を修正することなく前記第３の配線経路と接続できる前記第１の機能セル内の位置に配置され且つ前記第２の信号配線は前記第４の配線経路を修正することなく前記第４の配線経路と接続できる前記第１の機能セル内の位置に配置され、
前記第１の機能セルを前記第２の機能セルに置き換えても、前記第２の機能セルは前記第１の機能セルに隣接するいかなるセルも配置修正することなく置き換え可能な外形形状を有し且つ前記第３の信号配線は前記第１の配線経路を修正することなく前記第１の配線経路と接続できる前記第２の機能セル内の位置に配置され且つ前記第４の信号配線は前記第２の配線経路を修正することなく前記第２の配線経路と接続できる前記第２の機能セル内の位置に配置された、半導体装置。
【請求項２】
同一の論理回路機能を実現し、互いに電気的特性の異なる第１および第２の機能セルを備え、
平面視で、前記第１の機能セルの外形の大きさ及び形状は、前記第２の機能セルの外形の大きさ及び形状とそれぞれ同じであり、
前記第１の機能セルは、コンタクトホールを介してトランジスタのゲート電極に電気的に接続され前記第１の機能セルの外部から信号を受ける第１の信号配線と、コンタクトホールを介してトランジスタの不純物領域に電気的に接続され前記第１の機能セルの外部に信号を供給する第２の信号配線とを有し、
前記第２の機能セルは、コンタクトホールを介してトランジスタのゲート電極に電気的に接続される第３の信号配線と、コンタクトホールを介してトランジスタの不純物領域に電気的に接続される第４の信号配線と、を有し、
平面視で前記第１の信号配線の外形の大きさ及び形状は前記第３の信号配線の外形の大きさ及び形状とそれぞれ同じであり、
平面視で前記第２の信号配線の外形の大きさ及び形状は前記第４の信号配線の外形の大きさ及び形状とそれぞれ同じであり、
平面視で前記第１の機能セルにおける前記第１及び第２の信号配線の位置は、前記第２の機能セルにおける平面視の前記第３及び第４の信号配線の位置と同じである、半導体装置。
【請求項３】
同一の論理回路機能を実現し、互いに電気的特性の異なる第１および第２の機能セルを備え、
前記第１の機能セルは、ｐチャネル型の第１のトランジスタと、ｎチャネル型の第２のトランジスタと、コンタクトホールを介して前記第１及び第２のトランジスタのゲート電極に電気的に共通に接続される第１の信号配線と、コンタクトホールを介して前記第１及び第２のトランジスタのドレイン領域となる不純物領域に電気的に共通に接続される第２の信号配線とを有し、
前記第２の機能セルは、ｐチャネル型の第３のトランジスタと、ｎチャネル型の第４のトランジスタと、コンタクトホールを介して前記第３及び第４のトランジスタのゲート電極に電気的に共通に接続される第３の信号配線と、コンタクトホールを介して前記第３及び第４のトランジスタのドレイン領域となる不純物領域に電気的に共通に接続される第４の信号配線とを有し、
前記第１の信号配線は、第１の配線経路に接続されて第１の機能セルの外部から信号を受け、
前記第２の信号配線は、第２の配線経路に接続されて第１の機能セルの外部へ信号を供給し、
前記第３の信号配線は、第３の配線経路に接続されて第２の機能セルの外部から信号を受け、
前記第４の信号配線は、第４の配線経路に接続されて第２の機能セルの外部へ信号を供給し、
平面視で前記第１の信号配線の外形の大きさ及び形状は前記第３の信号配線の外形の大きさ及び形状とそれぞれ同じであり、
平面視で前記第２の信号配線の外形の大きさ及び形状は前記第４の信号配線の外形の大きさ及び形状とそれぞれ同じであり、
前記第２の機能セルを前記第１の機能セルに置き換えても、前記第１の機能セルは前記第２の機能セルに隣接するいかなるセルも配置修正することなく置き換え可能な外形形状を有し且つ前記第１の信号配線は前記第３の配線経路を修正することなく前記第３の配線経路と接続できる前記第１の機能セル内の位置に配置され且つ前記第２の信号配線は前記第４の配線経路を修正することなく前記第４の配線経路と接続できる前記第１の機能セル内の位置に配置され、
前記第１の機能セルを前記第２の機能セルに置き換えても、前記第２の機能セルは前記第１の機能セルに隣接するいかなるセルも配置修正することなく置き換え可能な外形形状を有し且つ前記第３の信号配線は前記第１の配線経路を修正することなく前記第１の配線経路と接続できる前記第２の機能セル内の位置に配置され且つ前記第４の信号配線は前記第２の配線経路を修正することなく前記第２の配線経路と接続できる前記第２の機能セル内の位置に配置された、半導体装置。
【請求項４】
同一の論理回路機能を実現し、互いに電気的特性の異なる第１および第２の機能セルを備え、
平面視で前記第１の機能セルの外形の大きさ及び形状は、前記第２の機能セルの外形の大きさ及び形状とそれぞれ同じであり、
前記第１の機能セルは、ｐチャネル型の第１のトランジスタと、ｎチャネル型の第２のトランジスタと、コンタクトホールを介して前記第１及び第２のトランジスタのゲート電極に電気的に共通に接続され前記第１の機能セルの外部から信号を受ける第１の信号配線と、コンタクトホールを介して前記第１及び第２のトランジスタのドレイン領域となる不純物領域に電気的に共通に接続され前記第１の機能セルの外部に信号を供給する第２の信号配線とを有し、
前記第２の機能セルは、ｐチャネル型の第３のトランジスタと、ｎチャネル型の第４のトランジスタと、コンタクトホールを介して前記第３及び第４のトランジスタのゲート電極に電気的に共通に接続され前記第２の機能セルの外部から信号を受ける第３の信号配線と、コンタクトホールを介して前記第３及び第４のトランジスタのドレイン領域となる不純物領域に電気的に共通に接続され前記第２の機能セルの外部に信号を供給する第４の信号配線とを有し、
平面視で前記第１の信号配線の外形の大きさ及び形状は前記第３の信号配線の外形の大きさ及び形状とそれぞれ同じであり、
平面視で前記第２の信号配線の外形の大きさ及び形状は前記第４の信号配線の外形の大きさ及び形状とそれぞれ同じである、
平面視で前記第１の機能セルにおける前記第１及び第２の信号配線の位置は、前記第２の機能セルにおける平面視の前記第３及び第４の信号配線の位置とそれぞれ同じである、半導体装置。
【請求項５】
前記第１の機能セルは、前記第１の電界効果トランジスタのソース領域となる不純物領域に電源電圧を供給し、平面視で前記第１の電界効果トランジスタのドレイン領域となる不純物領域と重なることなく配置された第１の電源配線と、前記第２の電界効果トランジスタのソース領域となる不純物領域に接地電圧を供給し、平面視で前記第２の電界効果トランジスタのドレイン領域となる不純物領域と重なることなく配置された第１の接地配線とを含み、
前記第２の機能セルは、前記第３の電界効果トランジスタのソース領域となる不純物領域に電源電圧を供給し、平面視で前記第３の電界効果トランジスタのドレイン領域となる不純物領域と重なることなく配置された第２の電源配線と、前記第４の電界効果トランジスタのソース領域となる不純物領域に接地電圧を供給し、平面視で前記第４の電界効果トランジスタのドレイン領域となる不純物領域と重なることなく配置された第４の接地配線とを含んだ、請求項３又は請求項４に記載の半導体装置。
【請求項６】
前記第２の信号配線が電気的に接続される不純物領域の濃度は、前記４の信号配線が電気的に接続する不純物領域と異なる、請求項１〜５のいずれか１項に記載の半導体装置。
【請求項７】
平面視で、前記第２の信号配線が電気的に接続される前記不純物領域の外形の大きさ及び形状は、前記第４の信号配線が電気的に接続される前記不純物領域の外形の大きさ及び形状と同じである、請求項６に記載の半導体装置。
【請求項８】
セルベース方式の半導体回路設計で用いるセルライブラリであって、
同一の論理回路機能を実現し、互いに電気的特性の異なる第１および第２の機能セルを備え、
前記第１の機能セルは、コンタクトホールを介してトランジスタのゲート電極に電気的に接続され前記第１の機能セルの外部から信号を受ける第１の信号配線と、コンタクトホールを介してトランジスタの不純物領域に電気的に接続され前記第１の機能セルの外部に信号を供給する第２の信号配線とを有し、
前記第２の機能セルは、コンタクトホールを介してトランジスタのゲート電極に電気的に接続され前記第２の機能セルの外部から信号を受ける第３の信号配線と、コンタクトホールを介してトランジスタの不純物領域に電気的に接続され前記第２の機能セルの外部に信号を供給する第４の信号配線と、を有し、
平面視で前記第１の信号配線の外形の大きさ及び形状は前記第３の信号配線の外形の大きさ及び形状とそれぞれ同じであり、
平面視で前記第２の信号配線の外形の大きさ及び形状は前記第４の信号配線の外形の大きさ及び形状とそれぞれ同じであり、
前記第１の機能セルは、前記第２の機能セルを前記第１の機能セルに置き換えても、前記前記第２の機能セルに隣接するいかなるセルも配置修正することなく前記第１及び第２の信号配線がそれぞれ前記第３及び第４の信号配線と同じ位置に配置されるように構成され、
前記第２の機能セルは、前記第１の機能セルを前記第２の機能セルに置き換えても、前記前記第１の機能セルに隣接するいかなるセルも配置修正することなく前記第３及び第４の信号配線がそれぞれ前記第１及び第２の信号配線と同じ位置に配置されるように構成される、セルライブラリ。
【請求項９】
セルベース方式の半導体回路設計で用いるセルライブラリであって、
同一の論理回路機能を実現し、互いに電気的特性の異なる第１および第２の機能セルを備え、
平面レイアウト上で、前記第１の機能セルの外形の大きさ及び形状は、前記第２の機能セルの外形の大きさ及び形状とそれぞれ同じであり、
前記第１の機能セルは、コンタクトホールを介してトランジスタのゲート電極に電気的に接続され前記第１の機能セルの外部から信号を受ける第１の信号配線と、コンタクトホールを介してトランジスタの不純物領域に電気的に接続され前記第１の機能セルの外部に信号を供給する第２の信号配線とを有し、
前記第２の機能セルは、コンタクトホールを介してトランジスタのゲート電極に電気的に接続される第３の信号配線と、コンタクトホールを介してトランジスタの不純物領域に電気的に接続される第４の信号配線と、を有し、
平面レイアウト上で前記第１の信号配線の外形の大きさ及び形状は前記第３の信号配線の外形の大きさ及び形状とそれぞれ同じであり、
平面レイアウト上で前記第２の信号配線の外形の大きさ及び形状は前記第４の信号配線の外形の大きさ及び形状とそれぞれ同じであり、
平面レイアウト上で前記第１の機能セルにおける前記第１及び第２の信号配線の位置は、前記第２の機能セルにおける前記第３及び第４の信号配線の位置とそれぞれ同じである、セルライブラリ。
【請求項１０】
セルベース方式の半導体回路設計で用いるセルライブラリであって、
同一の論理回路機能を実現し、互いに電気的特性の異なる第１および第２の機能セルを備え、
前記第１の機能セルは、ｐチャネル型の第１のトランジスタと、ｎチャネル型の第２のトランジスタと、コンタクトホールを介して前記第１及び第２のトランジスタのゲート電極に電気的に共通に接続され前記第１の機能セルの外部から信号を受ける第１の信号配線と、コンタクトホールを介して前記第１及び第２のトランジスタのドレイン領域となる不純物領域に電気的に共通に接続され前記第１の機能セルの外部へ信号を供給する第２の信号配線とを有し、
前記第２の機能セルは、ｐチャネル型の第３のトランジスタと、ｎチャネル型の第４のトランジスタと、コンタクトホールを介して前記第３及び第４のトランジスタのゲート電極に電気的に共通に接続され前記第２の機能セルの外部から信号を受ける第３の信号配線と、コンタクトホールを介して前記第３及び第４のトランジスタのドレイン領域となる不純物領域に電気的に共通に接続され前記第２の機能セルの外部へ信号を供給する第４の信号配線とを有し、
平面レイアウト上で前記第１の信号配線の外形の大きさ及び形状は前記第３の信号配線の外形の大きさ及び形状とそれぞれ同じであり、
平面レイアウト上で前記第２の信号配線の外形の大きさ及び形状は前記第４の信号配線の外形の大きさ及び形状とそれぞれ同じであり、
前記第１の機能セルは、前記第２の機能セルを前記第１の機能セルに置き換えても、前記前記第２の機能セルに隣接するいかなるセルも配置修正することなく前記第１及び第２の信号配線がそれぞれ前記第３及び第４の信号配線と同じ位置に配置されるように構成され、
前記第２の機能セルは、前記第１の機能セルを前記第２の機能セルに置き換えても、前記前記第１の機能セルに隣接するいかなるセルも配置修正することなく前記第３及び第４の信号配線がそれぞれ前記第１及び第２の信号配線と同じ位置に配置されるように構成される、セルライブラリ。
【請求項１１】
セルベース方式の半導体回路設計で用いるセルライブラリであって、
同一の論理回路機能を実現し、互いに電気的特性の異なる第１および第２の機能セルを備え、
平面レイアウト上で、前記第１の機能セルの外形の大きさ及び形状は、前記第２の機能セルの外形の大きさ及び形状とそれぞれ同じであり、
前記第１の機能セルは、コンタクトホールを介してトランジスタのゲート電極に電気的に接続され前記第１の機能セルの外部から信号を受ける第１の信号配線と、コンタクトホールを介してトランジスタの不純物領域に電気的に接続され前記第１の機能セルの外部に信号を供給する第２の信号配線とを有し、
前記第２の機能セルは、コンタクトホールを介してトランジスタのゲート電極に電気的に接続される第３の信号配線と、コンタクトホールを介してトランジスタの不純物領域に電気的に接続される第４の信号配線と、を有し、
平面レイアウト上で前記第１の信号配線の外形の大きさ及び形状は前記第３の信号配線の外形の大きさ及び形状とそれぞれ同じであり、
平面レイアウト上で前記第２の信号配線の外形の大きさ及び形状は前記第４の信号配線の外形の大きさ及び形状とそれぞれ同じであり、
平面レイアウト上で前記第１の機能セルにおける前記第１及び第２の信号配線の位置は、前記第２の機能セルにおける前記第３及び第４の信号配線の位置とそれぞれ同じである、セルライブラリ。
【請求項１２】
前記第１の機能セルは、前記第１の電界効果トランジスタのソース領域となる不純物領域に電源電圧を供給し、平面レイアウト上で前記第１の電界効果トランジスタのドレイン領域となる不純物領域と重なることなく配置された第１の電源配線と、前記第２の電界効果トランジスタのソース領域となる不純物領域に接地電圧を供給し、平面レイアウト上で前記第２の電界効果トランジスタのドレイン領域となる不純物領域と重なることなく配置された第１の接地配線とを含み、
前記第２の機能セルは、前記第３の電界効果トランジスタのソース領域となる不純物領域に電源電圧を供給し、平面レイアウト上で前記第３の電界効果トランジスタのドレイン領域となる不純物領域と重なることなく配置された第２の電源配線と、前記第４の電界効果トランジスタのソース領域となる不純物領域に接地電圧を供給し、平面レイアウト上で前記第４の電界効果トランジスタのドレイン領域となる不純物領域と重なることなく配置された第４の接地配線とを含んだ、請求項１０又は請求項１１に記載のセルライブリ。
【請求項１３】
請求項８〜１２のいずれか１項に記載のセルライブリを用いて半導体集積回路を設計する半導体集積回路の設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、機能セルとその機能セルを含む半導体装置およびその機能セルを用いた半導体集積回路設計方法に関し、より特定的には、セルベース方式の半導体集積回路設計において用いる機能セルとその機能セルを含む半導体装置およびその機能セルを用いた半導体集積回路設計方法に関する。
【背景技術】
【０００２】
従来、半導体回路設計方法の１つとして、スタンダードセル方式に代表されるセルベース方式の半導体回路設計方法が知られている。このセルベース方式の半導体回路設計方法においては、所望の論理回路機能を実現する複数種類の機能セルを含むセルライブラリから、ユーザの要求に合わせてこれらの機能セルを組合わせることにより、半導体装置の回路設計を行なっていた。
【０００３】
図１１および１２は、従来のセルベース方式の半導体回路設計方法において用いられる機能セルの平面模式図である。また、図１３は、図１１および１２に示した機能セルにおいて実現されている論理回路機能を示す等価回路図である。図１１〜１３を参照して、機能セルを説明する。
【０００４】
まず、図１３を参照して、図１１および１２に示した機能セルにおいては、インバータが実現されている。このインバータ回路は、２つのトランジスタ１２０、１２１を含む。トランジスタ１２０、１２１のゲート電極は入力端子１１２に接続されている。ｐ型電界効果トランジスタ１２０のソース領域は電源用配線１１０に接続されている。ｐ型電界効果トランジスタ１２０のドレイン領域は、ｎ型電界効果トランジスタ１２１のドレイン領域に接続され、かつ、出力ピン端子１０６ａに接続されている。ｎ型電界効果トランジスタ１２１のソース領域は、接地用配線１１１に接続されている。このような論理回路を実現するように、図１１および１２に示した機能セルは構成されている。
【０００５】
図１１を参照して、機能セルは、ｐ型不純物拡散領域１０７ａ、１０７ｂと、ｎ型不純物拡散領域１０７ｃ、１０７ｄと、ゲート電極１０８ａ、１０８ｂと、入力ピン端子１１２と、出力ピン端子１０６ａと、電源用配線１１０と、接地用配線１１１とを備える。不純物拡散領域１０７ａ〜１０７ｄは、半導体基板の主表面に形成されている。ｐ型不純物拡散領域１０７ａとｐ型不純物拡散領域１０７ｂとの間に位置する領域においては、半導体基板の主表面上にゲート絶縁膜（図示せず）を介してゲート電極１０８ａが形成されている。ソース／ドレイン領域となるｐ型不純物拡散領域１０７ａ、１０７ｂとゲート絶縁膜とゲート電極１０８ａとから、ｐ型電界効果トランジスタ１２０が形成されている。
【０００６】
また、機能セルの他の領域においても、ｎ型不純物拡散領域１０７ｃ、１０７ｄとゲート絶縁膜とゲート電極１０８ｂとから、ｎ型電界効果トランジスタ１２１が形成されている。このｎ型電界効果トランジスタ１２１は、基本的にｐ型電界効果トランジスタ１２０と同様の構造を備える。
【０００７】
ｎ型不純物拡散領域１０７ｂ、１０７ｄ上には、層間絶縁膜（図示せず）を介して出力ピン端子１０６ａが形成されている。出力ピン端子１０６ａと不純物拡散領域１０７ｂとは、コンタクトホール１０９ｇ、１０９ｈを介して電気的に接続されている。また、出力ピン端子１０６ａとｎ型不純物拡散領域１０７ｄとは、コンタクトホール１０９ｉ、１０９ｊを介して電気的に接続されている。
【０００８】
ｐ型不純物拡散領域１０７ａ上には、層間絶縁膜（図示せず）を介して電源用配線１１０が形成されている。この電源用配線１１０とｐ型不純物拡散領域１０７ａとは、コンタクトホール１０９ｃ、１０９ｄを介して電気的に接続されている。ｎ型不純物拡散領域１０７ｃ上には、層間絶縁膜（図示せず）を介して接地用配線１１１が形成されている。接地用配線１１１とｎ型不純物拡散領域１０７ｃとはコンタクトホール１０９ｅ、１０９ｆを介して電気的に接続されている。ゲート電極１０８ａ、１０８ｂ上には、層間絶縁膜（図示せず）を介して入力ピン端子１１２が形成されている。ゲート電極１０８ａと入力ピン端子１１２とは、コンタクトホール１０９ａを介して電気的に接続されている。ゲート電極１０８ｂと入力ピン端子１１２とはコンタクトホール１０９ｂを介して電気的に接続されている。
【０００９】
入力ピン端子１１２に対する縦方向のピンアクセス経路（入力ピン端子１１２に対する外部からの配線の配線経路）は、１１３ａにより示されている。また、入力ピン端子１１２に対する横方向のピンアクセス経路は、１１４ａ、１１４ｂにより示されている。一方、出力ピン端子１０６ａに対する縦方向のピンアクセス経路は１１３ｂにより示されており、横方向のピンアクセス経路は１１５ａ〜１１５ｆにより示されている。なお、ピンアクセス経路とは、回路設計の際に機能セルの入力ピン端子１１２や出力ピン端子１０６ａなどに対して外部から接続される配線の標準的に用いられる経路を設定することが可能な位置のことである。
【００１０】
また、機能セルの縦の長さ（高さ）はＨ７、横の長さ（幅）はＷ７と、電界効果トランジスタ１２０、１２１などの大きさに合わせて極力小さくなるように設定されている。
【００１１】
図１２は、図１１に示した機能セルと同じく、図１３に示した論理回路を実現する他の機能セルを示す平面模式図である。図１２を参照して、機能セルは、基本的には図１１に示した機能セルと同様の構造を備える。ただし、図１２に示した機能セルにおいては、不純物拡散領域１０７ｅ〜１０７ｈの大きさが図１１における不純物拡散領域１０７ａ〜１０７ｄの大きさよりも大きくなっている。これは、不純物拡散領域１０７ｅ〜１０７ｈの大きさを変更することにより、ｐ型電界効果トランジスタ１２０とｎ型電界効果トランジスタ１２１との駆動能力を変更し、図１１に示した機能セルとは異なる電気的特性を実現するためである。
【００１２】
そして、このように電気的特性を変更するためにｐ型電界効果トランジスタ１２０とｎ型電界効果トランジスタ１２１との構造を変更することにより、図１２に示した機能セルの外形（縦の長さＨ８および横の長さＷ８）は、図１１に示した機能セルの外形（縦の長さＨ７および横の長さＷ７）よりも大きくなっている。
【００１３】
また、このように機能セルの外形が変化することにより、図１２に示した機能セルの内部における入力ピン端子１１２および出力ピン端子１０６ｂの大きさおよび位置も図１１に示した機能セルと比較して変更されている。このため、図１２に示した機能セルにおける縦方向のピンアクセス経路１１３ｃの位置は、図１１に示した機能セルにおける縦方向のピンアクセス経路１１３ａの位置とは異なっている。また、同様に、図１２に示した機能セルにおける横方向のピンアクセス経路１１４ｃ、１１４ｄの位置も、図１１に示した機能セルにおける横方向のピンアクセス経路１１４ａ、１１４ｂの位置とは異なっている。
【００１４】
また、図１２に示した機能セルにおける出力ピン端子１０６ｂの縦方向のピンアクセス経路１１３ｄと横方向のピンアクセス経路１１５ｇ〜１１５ｎとの位置についても、同様に、図１１に示した機能セルにおける縦方向のピンアクセス経路１１３ｂおよび横方向のピンアクセス経路１１５ａ〜１１５ｆの位置とは異なっている。
【発明の概要】
【発明が解決しようとする課題】
【００１５】
図１４は、図１１および１２に示した機能セルを用いた従来のセルベース方式の半導体装置の回路設計のプロセスフロー図である。図１４を参照して、従来の半導体回路設計のプロセスフローを説明する。
【００１６】
まず、セルライブラリから必要な機能を有する機能セルを選択し配置する工程（Ｓ１）を実施する。次に、配置された機能セル間および機能セルと入出力回路などとを接続するための配線経路を決定する工程（Ｓ２）を実施する。次に、この機能セルと配線とからなる回路に信号を入力した場合に、信号のタイミングの制約条件などの所定の条件が満足されているかどうかについて、回路の電気的特性の検証テスト（Ｓ３）を行なう。この検証テスト（Ｓ３）において、所定の条件を満足する場合には、回路設計は終了する（Ｓ６）。
【００１７】
一方、検証テスト（Ｓ３）において、所定の条件を満足しない場合には、論理修正工程（Ｓ４）を行なう。この論理修正工程（Ｓ４）においては、条件を満足しない原因となっている機能セルと、当該機能セルと同一の論理回路を実現する機能セルであっても、上記条件を満足するような駆動能力や消費電力などの電気的特性を有する機能セルとを入れ替えることにより、回路が所定の条件を満たすように調節する。次に、論理修正工程（Ｓ４）の結果、変更対象となった機能セルを新しく使用することになった機能セルと置換する機能セルの置換工程（Ｓ５）を実施する。
【００１８】
このとき、図１１および１２に示したように、同一論理回路を実現する機能セルであっても、その電気的特性が異なればゲート幅などが異なるために、機能セルの外形も異なる。この結果、単純に機能セルを置換しただけでは、その周囲の機能セルと置換した機能セルとが重なってしまったり、余分なスペースが空いてしまうという問題が発生する。このため、機能セルの配置を修正する工程（Ｓ７）を行なう必要がある。次に、このように機能セルの配置が修正されることにより、機能セル間をつなぐための配線や機能セルと入出力回路とを接続するための配線の経路についても修正する必要が出てくるため、配線経路の修正工程（Ｓ８）を行なう。
【００１９】
ここで、機能セルの置換工程（Ｓ５）〜配線経路の修正工程（Ｓ８）を行なう場合には、最終的なセルの配置と配線経路とにより回路の信号タイミングなどがどのように変化するかを予測し、その予測に基づいて制約条件を満足するように機能セルの置換や配線経路の修正を行なう。しかし、この予測は完全なものではないため、配線経路の修正工程（Ｓ８）を行なった後、再度信号タイミングなどの制約条件を満足するかどうかの検証テスト（Ｓ３）を行なう必要があった。
【００２０】
そして、この検証テスト（Ｓ３）の結果によっては、再度論理修正工程（Ｓ４）、機能セルの置換工程（Ｓ５）、機能セルの配置を修正する工程（Ｓ７）、配線経路の修正工程（Ｓ８）を繰返し、再び制約条件を満足するかの検証テスト（Ｓ３）を行なうという工程を繰返す場合があった。このため、半導体回路設計に要する時間が増大し、結果として、半導体装置の設計工程の期間が増大するという問題が発生していた。そして、このような設計工程の期間の増大は、半導体装置の製造コストを上昇させる要因となっていた。
【００２１】
本発明は、このような課題を解決するためになされたものであり、この発明の一の目的は、セルベース方式の半導体回路設計方法を用いた半導体装置の回路設計期間を短縮することが可能な機能セルを提供することである。
【００２２】
この発明のもう１つの目的は、セルベース方式の半導体回路設計方法を用いた場合にも、半導体装置の回路設計期間を短縮することが可能な半導体装置を提供することである。
【００２３】
この発明のもう１つの目的は、従来よりも半導体装置の回路設計期間を短縮することが可能なセルベース方式の半導体回路設計方法を提供することである。
【課題を解決するための手段】
【００２４】
この発明に従った半導体装置は、同一の論理回路機能を実現し、互いに電気的特性の異なる第１および第２の機能セルを備える。第１の機能セルは、コンタクトホールを介してトランジスタのゲート電極に電気的に接続される第１の信号配線と、コンタクトホールを介してトランジスタの不純物領域に電気的に接続される第２の信号配線とを有する。第２の機能セルは、コンタクトホールを介してトランジスタのゲート電極に電気的に接続される第３の信号配線と、コンタクトホールを介してトランジスタの不純物領域に電気的に接続される第４の信号配線とを有する。第１の信号配線は、第１の配線経路に接続されて第１の機能セルの外部から信号を受ける。第２の信号配線は、第２の配線経路に接続されて第１の機能セルの外部へ信号を供給する。第３の信号配線は、第３の配線経路に接続されて第２の機能セルの外部から信号を受ける。第２の信号配線は、第４の配線経路に接続されて第２の機能セルの外部へ信号を供給する。平面視で第１の信号配線の外形の大きさ及び形状は第３の信号配線の外形の大きさ及び形状とそれぞれ同じである。平面視で第２の信号配線の外形の大きさ及び形状は第４の信号配線の外形の大きさ及び形状とそれぞれ同じである。
【００２５】
第２の機能セルを第１の機能セルに置き換えても、第１の機能セルは第２の機能セルに隣接するいかなるセルも配置修正することなく置き換え可能な外形形状を有し且つ第１の信号配線は第３の配線経路を修正することなく第３の配線経路と接続できる第１の機能セル内の位置に配置され且つ第２の信号配線は第４の配線経路を修正することなく第４の配線経路と接続できる第１の機能セル内の位置に配置される。第１の機能セルを第２の機能セルに置き換えても、第２の機能セルは第１の機能セルに隣接するいかなるセルも配置修正することなく置き換え可能な外形形状を有し且つ第３の信号配線は第１の配線経路を修正することなく第１の配線経路と接続できる第２の機能セル内の位置に配置され且つ第４の信号配線は第２の配線経路を修正することなく第２の配線経路と接続できる第２の機能セル内の位置に配置される。
【００２６】
また、この発明の一の局面における半導体装置は、第１および第２の機能セルを備える。第１および第２の機能セルは、同一の論理回路機能を実現し、互いに電気的特性が異なる。第１の機能セルは、第１の外部接続配線を含む。第２の機能セルは、第２の外部接続配線を含む。第１の機能セルの外周の形状は、第２の機能セルの外周の形状とほぼ同一である。第１の外部接続配線の第１の機能セル平面内における位置は、第２の外部接続配線の第２の機能セル平面内における位置とほぼ同一である。
【００２７】
ここで、半導体装置の製造工程において、半導体装置の回路設計を行なう際、信号のタイミングなどを調節するために第１の機能セルの代わりに第２の機能セルを用いるよう、論理修正を行なう場合を考える。このような場合にも、第１および第２の機能セルの外周の形状はほぼ同一であり、かつ、第１および第２の外部接続配線の第１および第２の機能セル平面内における位置はほぼ同一であるので、第１の機能セルを用いることを前提として決定された外部接続配線の配線経路をそのまま第２の機能セルに適用することができる。このため、第１および第2の機能セルにおけるピンアクセス経路をほぼ同一にすることができるので、第１の機能セルと第２の機能セルとを置換した場合にも、ピンアクセル経路の再設定を行う必要がない。また、第１および第２の機能セルの外周の形状はほぼ同一であるため、機能セルの配置修正を行なう必要もない。この結果、第１の機能セルと第２の機能セルとを置換することにより、簡単に論理修正を行なうことができる。
【００２８】
また、論理修正を行なった後においても、機能セルの配置や外部接続配線の配線経路は変化しない。このため、機能セルの電気的特性を調整することで確実に回路の制約条件を満足させることができる。そのため、再度信号タイミングなどの制約条件を満足するかの検証テストを行なう必要もない。この結果、半導体装置の回路設計工程に要する時間を従来よりも大幅に削減することができる。
【００２９】
また、第１の機能セルと同一の論理回路機能を実現し、かつ、電気的特性の異なる複数の機能セルを半導体回路設計において用いるセルライブラリに準備することにより、回路の信号タイミングなどの制約条件を満足する機能セルのうち、さらに半導体回路の高速化や低消費電力化を実現するような、より良好な電気的特性を有する機能セルを選択することができる。この結果、高速動作が可能な半導体装置や低消費電力化を図った半導体装置をより容易に得ることができる。
【００３０】
上記一の局面における半導体装置では、第１の機能セルが、第１の外部接続配線とほぼ同一平面内に形成されたダミー配線を含んでいてもよい。第１の機能セル平面内における、第１の外部接続配線とダミー配線とが占める領域の位置と、第２の機能セル平面内における、第２の外部接続配線が占める領域の位置とはほぼ同一であってもよい。
【００３１】
このため、第１の機能セルにおける第１の外部接続配線と、第２の機能セルにおける第２の外部接続配線との平面形状が異なるような場合にも、ダミー配線を用いることにより、第１の外部接続配線とダミー配線とが占める領域の位置を、第２の外部接続配線が占める領域の位置とほぼ同一にすることができる。この結果、第１および第２の外部接続配線の位置を自動配線配置プログラムなどを用いて自動的あるいは半自動的に決定するような場合にも、より確実に第１の機能セル平面内におけるピンアクセス経路と第２の機能セル平面内におけるピンアクセス経路とをほぼ同一にすることができる。
【００３２】
また、ダミー配線を用いることにより、第１の外部接続配線と第２の外部接続配線との平面形状が異なるような第１および第２の機能セルの設計が可能となるので、第１および第２の機能セルの設計を行なう際の自由度をより大きくすることができる。
【００３３】
上記一の局面における半導体装置では、第１の機能セルが第１の不純物拡散領域を含んでいてもよく、第２の機能セルが第２の不純物拡散領域を含んでいてもよい。第１の不純物拡散領域における不純物の濃度は、第２の不純物拡散領域における不純物の濃度と異なっていてもよい。
【００３４】
このため、第１および第２の機能セルにおける第１および第２の不純物拡散領域の大きさやその他の電極などの構造を変更することなく、第１および第２の不純物拡散領域における不純物の濃度を変更することにより、第１および第２の機能セルの電気的特性を互いに異なるようにすることができる。この結果、第１および第２の機能セルの設計をより容易に行なうことができる。
【００３５】
また、第１および第２の機能セルの電気的特性を変更するため、機能セルの内部における電界効果トランジスタのゲート幅などを変更する場合には、半導体装置を形成する際の写真製版加工工程における最小加工寸法よりも小さい精度ではゲート幅などを調節することはできない。一方、不純物拡散領域における不純物の濃度を調節することにより電気的特性を変化させる場合には、不純物拡散領域での不純物の注入量を制御することにより、ゲート幅などを調節することにより電気的特性を調節する場合よりも、より高い精度で電気的特性を調節することができる。
【００３６】
上記一の局面における半導体装置では、第１の機能セルが、第１の不純物拡散領域を含む第１の素子構造を含んでいてもよく、第２の機能セルが、第２の不純物拡散領域を含む第２の素子構造を含んでいてもよい。第１の素子構造の外形は、第２の素子構造の外形とほぼ同一であってもよい。
【００３７】
このため、第１および第２の機能セルにおける第１および第２の素子構造をほぼ同一の構造とすることができるので、第１および第２の機能セルの設計をより容易に行なうことができる。この結果、第１および第２の機能セルを含むセルライブラリの作成に要する労力を低減することができ、セルライブラリの製造コストを低減することができる。これにより、半導体装置の開発・製造コストを低減することができる。
【００３８】
上記一の局面における半導体装置では、第１の機能セルが第１の内部配線を含んでいてもよく、第２の機能セルが第２の内部配線を含んでいてもよい。第１の内部配線の材質は、第２の内部配線の材質と異なっていてもよい。
【００３９】
このため、機能セルの電気的特性を変更する手段として、内部配線の材質を変更することにより、内部配線における電気抵抗値などを調節することができる。この結果、第１および第２の機能セルの電気的特性を調節する手段として内部配線の材質を変更することにより、より広い範囲で機能セルの電気的特性を調節することができる。
【００４０】
この発明の他の局面における半導体回路設計方法では、同一の論理回路機能を実現し、互いに電気的特性の異なる第１および第２の機能セルを含むセルライブラリから第１の機能セルを選択し、配置する。第１の機能セルにおける第１のピンアクセス経路を決定する。第１の機能セルの外周の形状は、第２の機能セルの外周の形状とほぼ同一である。第１のピンアクセス経路は、第２の機能セルを選択し、配置した場合に第２の機能セルについて決定される第２のピンアクセス経路とほぼ同一である。
【００４１】
このため、半導体回路の信号タイミングなどを調節し、回路の制約条件を満足させるために、第１の機能セルを第２の機能セルに置換するような場合にも、機能セルの配置や機能セルに対する配線の経路は変化しない。このため、機能セルの電気的特性を調整することで確実に回路の制約条件を満足させることができる。そのため、機能セルの配置の修正および配線経路の修正という工程を行なう必要がない。この結果、半導体装置の回路設計において、従来のように制約条件を満足するかどうかの検証テストを再度行ない、論理修正工程から配線経路の修正工程までの工程を繰返す必要がないので、半導体装置の回路設計に要する時間を短縮することができる。
【００４２】
上記他の局面における半導体回路設計方法では、第２の機能セルを選択し、配置するステップと、第２の機能セルにおける第２のピンアクセス経路を決定するステップとをさらに備えていてもよい。
【００４３】
上記他の局面における半導体回路設計方法では、第１の機能セルは第１の外部接続配線とダミー配線とを含んでいてもよい。ダミー配線は第１の外部接続配線とほぼ同一平面内に形成されていてもよい。第２の機能セルは第２の外部接続配線を含んでいてもよい。第１の機能セル平面内における、第１の外部接続配線とダミー配線とが占める領域の位置と、第２の機能セル平面内における、第２の外部接続配線が占める領域の位置とがほぼ同一であってもよい。
【００４４】
このため、第１の機能セルにおける第１の外部接続配線と、第２の機能セルにおける第２の外部接続配線との平面形状が異なるような場合にも、ダミー配線を用いることにより、第１の外部接続配線とダミー配線とが占める領域の位置を、第２の外部接続配線が占める領域の位置とほぼ同一にすることができる。この結果、第１および第２の機能セルに対するピンアクセス経路を自動配線配置プログラムなどを用いて自動的あるいは半自動的に決定するような場合にも、より確実に第１の機能セル平面内におけるピンアクセス経路と第２の機能セル平面内におけるピンアクセス経路とをほぼ同一にすることができる。
【００４５】
また、ダミー配線を用いることにより、第１の外部接続配線と第２の外部接続配線との平面形状が異なるような第１および第２の機能セルの設計が可能となるので、第１および第２の機能セルの設計を行なう際の自由度をより大きくすることができる。
【００４６】
上記他の局面における半導体回路設計方法では、第１の機能セルが第１の不純物拡散領域を含んでいてもよく、第２の機能セルが第２の不純物拡散領域を含んでいてもよい。第１の不純物拡散領域における不純物の濃度は、第２の不純物拡散領域における不純物の濃度と異なっていてもよい。
【００４７】
このため、第１および第２の機能セルにおける第１および第２の不純物拡散領域の大きさやその他の電極などの構造を変更することなく、第１および第２の不純物拡散領域における不純物の濃度を変更することにより、第１および第２の機能セルの電気的特性を互いに異なるようにすることができる。この結果、第１および第２の機能セルの設計をより容易に行なうことができる。
【００４８】
また、第１および第２の機能セルの電気的特性を変更するため、機能セルの内部における電界効果トランジスタのゲート幅などを変更する場合には、半導体装置を形成する際の写真製版加工工程における最小加工寸法よりも小さい精度ではゲート幅などを調節することはできない。一方、不純物拡散領域における不純物の濃度を調節することにより電気的特性を変化させる場合には、不純物拡散領域での不純物の注入量を制御することにより、ゲート幅などを調節することにより電気的特性を調節する場合よりも、より高い精度で電気的特性を調節することができる。
【００４９】
上記他の局面における半導体回路設計方法では、第１の機能セルが、第１の不純物拡散領域を含む第１の素子構造を含んでいてもよく、第２の機能セルが第２の不純物拡散領域を含む第２の素子構造を含んでいてもよい。第１の素子構造の外形は、第２の素子構造の外形とほぼ同一であってもよい。
【００５０】
このため、第１および第２の機能セルにおける第１および第２の素子構造をほぼ同一の構造とすることができるので、第１および第２の機能セルの設計をより容易に行なうことができる。この結果、第１および第２の機能セルを含むセルライブラリの作成に要する労力を低減することができ、セルライブラリの製造コストを低減することができる。これにより、半導体装置の開発・製造コストを低減することができる。
【００５１】
上記他の局面における半導体回路設計方法では、第１の機能セルが第１の内部配線を備えていてもよく、第２の機能セルが第２の内部配線を備えていてもよい。第１の内部配線の材質は、第２の内部配線の材質と異なっていてもよい。
【００５２】
このため、機能セルの電気的特性を変更する手段として内部配線の材質を変更できるので、セルライブラリの機能セルの設計の自由度を大きくすることができる。
【００５３】
この発明の別の局面における機能セルは、セルベース方式の半導体回路設計において用いる機能セルであって、同一の論理回路機能を実現し、互いに電気的特性の異なる第１および第２の機能セルを備える。第１の機能セルは第１の外部接続配線を含む。第２の機能セルは第２の外部接続配線を含む。第１の機能セルの外周の形状は、第２の機能セルの外周の形状とほぼ同一である。第１の外部接続配線の第１の機能セル平面内における位置は、第２の外部接続配線の第２の機能セル平面内における位置とほぼ同一である。
【００５４】
ここで、半導体回路設計において、第１の機能セルを使用していた場合に、信号タイミングなどの回路の制約条件を満足するために、第１の機能セルとは異なる電気的特性を有する第２の機能セルを、第１の機能セルに代えて使用するような場合を考える。この場合、第１の機能セルと第２の機能セルとを置換するだけで、機能セルの配置や配線経路の修正を行なう必要がない。このため、従来のように、制約条件を満足するように論理修正を行なった後、機能セルの置換、機能セルの配置修正、配線経路の修正、制約条件を満足するかどうかの再度の検証テストなどを行なう必要がない。この結果、従来よりも半導体回路設計に要する時間を大幅に短縮することができる。
【００５５】
上記別の局面における機能セルでは、第１の機能セルが、第１の外部接続配線とほぼ同一平面内に形成されたダミー配線を含んでいてもよい。第１の機能セル平面内における、第１の外部接続配線とダミー配線とが占める領域の位置と、第２の機能セル平面内における、第２の外部接続配線が占める領域の位置とがほぼ同一であってもよい。
【００５６】
このため、半導体回路設計において、第１の機能セルと第２の機能セルとを置換するような場合にも、第２の外部接続配線が占める位置を、第１の外部接続配線とダミー配線とが占める領域の位置とほぼ同一にすることにより、機能セルに形成された入出力ピン端子と外部とを接続する配線のピンアクセス経路を、第１の機能セルと第２の機能セルとにおいてほぼ同一にすることができる。
【００５７】
また、ダミー配線を形成するので、第１の外部接続配線と第２の外部接続配線との位置および形状が異なるような場合にも、第１および第２の機能セルにおけるピンアクセス経路をほぼ同一にすることができる。この結果、第１および第２の配線の設計の際の自由度をより大きくすることができる。
【００５８】
上記別の局面における機能セルでは、第１の機能セルが第１の不純物拡散領域を含んでいてもよく、第２の機能セルが第２の不純物拡散領域を含んでいてもよい。第１の不純物拡散領域における不純物の濃度は、第２の不純物拡散領域における不純物の濃度と異なっていてもよい。
【００５９】
このため、第１および第２の不純物拡散領域における不純物の濃度を異なるように設定することにより、容易に第１および第２の機能セルの電気的特性が異なるように調節することができる。
【００６０】
また、第１および第２の機能セルの電気的特性を調節するために、機能セルの構成要素である電界効果トランジスタなどの電極の幅といった、構成要素の形状を制御する場合には、機能セルを形成する際に用いられる写真製版加工工程における最小加工寸法によって、電気的特性の調節精度が決定されることになる。ところが、不純物の濃度により電気抵抗などの電気的特性を調節する場合には、不純物の注入量を制御することにより不純物の濃度を制御することができ、上記の最小加工寸法とは関係なく、より高い精度で機能セルの電気的特性を調節することができる。
【００６１】
上記別の局面における機能セルでは、第１の機能セルが第１の不純物拡散領域を含む第１の素子構造を備えていてもよく、第２の機能セルが第２の不純物拡散領域を含む第２の素子構造を備えていてもよい。第１の素子構造の外形は、第２の素子構造の外形とほぼ同一であってもよい。
【００６２】
このため、電気的特性の異なる第１および第２の機能セルにおいて、その素子構造を同一とすることができるので、第１および第２の機能セルの設計をより容易に行なうことができる。この結果、機能セルの設計コストをより低減することができる。
【００６３】
上記別の局面における機能セルでは、第１の機能セルが第１の内部配線を含んでいてもよく、第２の機能セルが第２の内部配線を含んでいてもよい。第１の内部配線の材質は、第２の内部配線の材質と異なっていてもよい。
【００６４】
このため、第１および第２の機能セルの電気的特性を調節するために、第１および第２の内部配線の材質を変更するという手段を用いることができるので、第１および第２の機能セルを設計する際の自由度をより大きくすることができる。
【発明の効果】
【００６５】
このように、本発明によれば、同一の論理回路機能を実現し、互いに電気的特性の異なる複数の機能セルにおいて、その機能セルの外周の形状およびピンアクセス経路をほぼ同一とすることにより、半導体装置の回路設計工程における論理修正を容易に行なうことができる。この結果、従来必要であった論理修正後の機能セルの再配置および配線経路の再決定、さらには制約条件を満足するかの再チェックといった工程を行なう必要がなくなるので、半導体装置の回路設計に要する期間を短縮することができる。この結果、半導体装置の開発に要する期間を短縮することができ、製造コストを削減することができる。
【図面の簡単な説明】
【００６６】
【図１】本発明による半導体装置の実施の形態１の平面模式図である。
【図２】図１に示した半導体装置における機能セル３ａの平面模式図である。
【図３】図１に示した半導体装置における機能セル３ｂの平面模式図である。
【図４】図１に示した半導体装置の回路設計のプロセスフロー図である。
【図５】図１に示した本発明による半導体装置の実施の形態１の第１の変形例を示す平面模式図である。
【図６】図１に示した本発明による半導体装置の実施の形態１の第２の変形例を示す平面模式図である。
【図７】本発明による半導体装置の機能セルの実施の形態２を示す平面模式図である。
【図８】本発明による半導体装置の機能セルの実施の形態２を示す平面模式図である。
【図９】本発明による半導体装置の機能セルの実施の形態３を示す平面模式図である。
【図１０】本発明による半導体装置の機能セルの実施の形態４を示す平面模式図である。
【図１１】従来の半導体装置の機能セルの平面模式図である。
【図１２】従来の半導体装置の機能セルのもう１つの例を示す平面模式図である。
【図１３】図１１および１２に示した機能セルにおいて実現されている論理回路機能を示す等価回路図である。
【図１４】従来の半導体装置の回路設計のプロセスフロー図である。
【発明を実施するための形態】
【００６７】
以下、図面に基づいて本発明の実施の形態を説明する。
（実施の形態１）
図１は、本発明による半導体装置の実施の形態１の平面模式図である。
【００６８】
図１を参照して、半導体装置は、入出力回路領域１と配線領域２と機能セル列２２ａ〜２２ｃとを備える。半導体装置の外周部には入出力回路領域１が形成されている。この入出力回路領域１に囲まれるように配線領域２が形成されている。配線領域２の内部において、機能セル列２２ａ〜２２ｃが形成されている。機能セル列２２ａ〜２２ｃにおいては、さまざまな論理回路機能を実現する機能セル３ａ〜３ｃ、４ａ〜４ｃ、５ａ〜５ｃが形成されている。
【００６９】
ここで、機能セル３ａ〜３ｃは、同一の論理回路機能を実現しているが、電気的特性がそれぞれ異なっている。そして、電気的特性が異なる機能セルであっても、同一の論理回路機能を実現する機能セル３ａ〜３ｃは、機能セルの外形はほぼ同一となっている。
【００７０】
そして、機能セル４ａ〜４ｃも、電気的特性は異なるが同一の論理回路機能を実現する機能セルであり、それぞれの機能セル４ａ〜４ｃの外周の形状はほぼ同一となっている。そして、機能セル５ａ〜５ｃについても同様である。
【００７１】
図２および３は、図１に示した半導体装置における機能セル３ａ、３ｂの平面模式図である。図２および３を参照して、機能セル３ａ、３ｂを説明する。
【００７２】
図２を参照して、機能セル３ａは不純物拡散領域７ａ〜７ｄとゲート電極８ａ、８ｂと入力ピン端子１２と出力ピン端子６と電源用配線１０と接地用配線１１とを備える。機能セル内の領域において、半導体基板の主表面にｐ型の不純物拡散領域７ａ、７ｂが間隔を隔てて形成されている。不純物拡散領域７ａ、７ｂの間に位置する領域において、半導体基板の主表面上にゲート絶縁膜を介してゲート電極８ａが形成されている。ソース／ドレイン領域として作用する不純物拡散領域７ａ、７ｂとゲート絶縁膜とゲート電極８ａとからｐ型電界効果トランジスタが形成されている。そして、この電界効果トランジスタと間隔を隔てた位置にｎ型の不純物拡散領域７ｃ、７ｄが形成されている。この不純物拡散領域７ｃ、７ｄの間に位置する領域において、半導体基板の主表面上にゲート絶縁膜を介してゲート電極８ｂが形成されている。ソース／ドレイン領域として作用する不純物拡散領域７ｃ、７ｄとゲート絶縁膜とゲート電極８ｂとから、他のｎ型電界効果トランジスタが形成されている。
【００７３】
不純物拡散領域７ａ〜７ｄとゲート電極８ａ、８ｂとの上には層間絶縁膜（図示せず）が形成されている。この層間絶縁膜上に入力ピン端子１２が形成されている。この入力ピン端子１２は、コンタクトホール９ａ、９ｂを介してゲート電極８ａ、８ｂと電気的に接続されている。また、層間絶縁膜上には出力ピン端子６が形成されている。この出力ピン端子６は、コンタクトホール９ｇ〜９ｊを介して不純物拡散領域７ｂ、７ｄと電気的に接続されている。また、層間絶縁膜上には電源用配線１０と接地用配線１１とが形成されている。電源用配線１０は、コンタクトホール９ｃ、９ｄを介して不純物拡散領域７ａと電気的に接続されている。接地用配線１１は、コンタクトホール９ｅ、９ｆを介して不純物拡散領域７ｃと電気的に接続されている。
【００７４】
このように、図２に示した機能セル３ａにおいては、図１３に示したようなインバータ機能を実現している。また、入力ピン端子１２に対する縦方向のピンアクセス経路は１３ａであり、横方向でのピンアクセス経路は１４ａ、１４ｂである。また、出力ピン端子６に対する縦方向のピンアクセス経路は１３ｂであり、横方向のピンアクセス経路は１５ａ〜１５ｈである。また、機能セル３ａの縦の長さはＨ１、横の長さはＷ１である。
【００７５】
図３を参照して、機能セル３ｂは、基本的に図２に示した機能セルと同様の構造を備える。しかし、図３に示した機能セル３ｂでは、不純物拡散領域７ｅ〜７ｈとゲート電極８ｃ、８ｄとの形状が、図２に示した機能セル３ａにおける不純物拡散領域７ａ〜７ｄとゲート電極８ａ、８ｂとの形状とは異なっている。このため、図３に示した機能セル３ｂにおいては、電界効果トランジスタのゲート幅（不純物拡散領域７ｅとゲート電極８ｃとの境界部の長さ）が図２に示した機能セルにおける電界効果トランジスタのゲート幅よりも広くなっている。これにより、図３に示した機能セル３ｂは、図２に示した機能セル３ａよりも高い駆動能力を有することになり、図２および３に示した機能セル３ａ、３ｂは互いに電気的特性が異なっている。
【００７６】
ここで、本発明においては、互いに電気的特性は異なるが、同一の論理回路機能を実現する機能セルについて、図２および３に示すように、その機能セル３ａ、３ｂの外形をほぼ同一にしている。具体的には、図２に示した機能セル３ａの縦の長さＨ１および横の長さＷ１は、図３に示した機能セル３ｂの縦の長さＨ２および横の長さＷ２と、それぞれほぼ同一である。また、図２および図３に示した機能セル３ａ、３ｂは、互いにゲート電極８ａ〜８ｄ以外の配線、つまり電源用配線１０、接地用配線１１、入力ピン端子１２、出力ピン端子６の位置および形状がほぼ同一になっている。この結果、図２および３に示した機能セル３ａ、３ｂは、入力ピン端子１２と出力ピン端子６とに関するピンアクセス経路１３ａ、１３ｂ、１４ａ、１４ｂ、１５ａ〜１５ｈがほぼ同一になっている。
【００７７】
このような機能セルを用いることにより、図１に示した半導体装置の回路設計に要する期間を大幅に短縮することができる。以下、具体的に説明する。
【００７８】
図４は、図１に示した半導体装置の回路設計のプロセスフロー図である。図４を参照して、本発明による半導体装置の回路設計のプロセスにおいては、まず、従来と同様に、機能セルを選択し配置する工程（Ｓ１）と、機能セル間および機能セルと入出力回路などとを接続するための配線経路を決定する工程（Ｓ２）とを実施する。
【００７９】
次に、この機能セルと配線とからなる回路に信号を入力した場合に、信号のタイミングなどが半導体装置に求められる制約条件を満足するかについて、回路の電気的特性の検証テスト（Ｓ３）を行なう。ここで、回路に求められる制約条件が満足されている場合には、回路設計は終了する（Ｓ６）。一方、制約条件が満足されていない場合には、この制約違反を解消するための論理修正工程（Ｓ４）を行なう。ここで、たとえば、インバータの機能を実現する機能セルとして図２に示した機能セルを用いた部分において、インバータの電界効果トランジスタの駆動能力が不足することにより、制約違反が発生している場合について考える。この場合には、図２に示した機能セルに代えて図３に示したより駆動能力の高い機能セルを使用するような論理修正を行なう。
【００８０】
このような論理修正工程（Ｓ４）を行なった後、この論理修正に従い、機能セルの置換工程（Ｓ５）を実施する。具体的には、たとえば、図２に示した機能セルが配置されていた場所に、図２に示した機能セルの代わりに図３に示した機能セルを配置する。
【００８１】
この場合、図２および図３に示した機能セルは、それぞれ互いに外形の形状がほぼ同一であり、ピンアクセス経路１３ａ、１３ｂ、１４ａ、１４ｂ、１５ａ〜１５ｈもほぼ同一であるので、機能セルの置換を行なっても、従来のように機能セルの配置を修正する工程（Ｓ７）（図１４参照）および配線経路の修正工程を行なう必要がない。このため、従来のように論理修正後の配線経路を予測した上で、その予測に基づき機能セルの配置修正および配線修正を行ない、論理修正後の回路において制約条件を満足するかどうかを検証する工程を繰返す必要がない。
【００８２】
このため、本発明による半導体装置の回路設計プロセスにおいては、論理修正工程（Ｓ４）後にその論理修正に対応して機能セルの置換工程（Ｓ５）を行なうことにより、回路設計プロセスを終了することができる。この結果、従来よりも回路設計に要する期間を大幅に短縮することができる。この結果、半導体装置の開発期間および開発コストを大幅に削減することができる。
【００８３】
図５は、図１に示した本発明による半導体装置の実施の形態１の第１の変形例を示す平面模式図である。図５を参照して、半導体装置は、図１に示した半導体装置と基本的には同様の構造を備えるが、図５に示した半導体装置では、縦方向に延びるように形成されている機能セル列２２ａ〜２２ｃと、横方向に延びるように形成されている機能セル列２３ａ〜２３ｃとが混在している。また、半導体装置は、自動配置配線ツールを使用する方法以外の方法で配線を行なったメガセル（マクロセル）２０を含んでいてもよい。メガセル２０における配線の決定方法としては、マニュアルで配線経路を決定してもよい。
【００８４】
このような半導体装置においても、本発明による機能セル３ａ〜３ｃ、４ａ〜４ｃ、５ａ〜５ｃを用いることにより、図１に示した半導体装置と同様の効果を得ることができる。
【００８５】
図６は、図１に示した本発明による半導体装置の実施の形態１の第２の変形例を示す平面模式図である。
【００８６】
図６を参照して、半導体装置は、基本的には図１に示した半導体装置と同様の構造を備えるが、図６に示した半導体装置では、入出力回路領域２１ａ、２１ｂが配線領域２の内部に形成されている。このような半導体装置においても、本発明による機能セル３ａ〜３ｃ、４ａ〜４ｃ、５ａ〜５ｃを用いることにより、図１に示した半導体装置と同様の効果を得ることができる。
【００８７】
（実施の形態２）
図７および８は、本発明による半導体装置の機能セルの実施の形態２を示す平面模式図である。図７および８を参照して、機能セルを説明する。
【００８８】
図７を参照して、機能セルは基本的には図３に示した本発明の実施の形態１による機能セルと同様の構造を備える。ただし、図７に示した機能セルは、図３に示した機能セルと同様にインバータ回路機能を実現するものであるが、電界効果トランジスタのソース／ドレイン領域として作用する不純物拡散領域７ｉ〜７ｌの大きさが図３に示した機能セルとは異なる。このため、図３に示した機能セルと図７に示した機能セルとは、同一の論理回路機能を実現するが、互いに電気的特性が異なる。
【００８９】
また、図７に示した機能セルにおいては、不純物拡散領域７ｉ〜７ｌが形成されている位置が、図３に示した機能セルとは異なっているので、電源用配線１０と接地用配線１１との形状が、図３に示した機能セルにおける電源用配線１０と接地用配線１１との形状とは異なっている。しかし、回路設計時にピンアクセス経路を決定する工程において、入力ピン端子１２への余分なピンアクセス経路を発生させないようにするためのダミー配線１６ａ、１６ｂが形成されているので、入力ピン端子１２に対するピンアクセス経路１４ａ、１４ｂは、図３に示した機能セルにおける入力ピン端子１２に対するピンアクセス経路１４ａ、１４ｂとほぼ同一となっている。
【００９０】
なお、図７における機能セルでは、出力ピン端子６およびゲート電極８ｅ、８ｆおよび入力ピン端子１２の形状および形成されている位置は、図３に示した機能セルと同様である。また、図７に示した機能セルの外周の形状は、図３に示した機能セルの外周の形状とほぼ同一であり、図７に示した機能セルの縦の長さＨ３および横の長さＷ３は、図３に示した機能セルの縦の長さＨ２と横の長さＷ２とそれぞれほぼ同一である。
【００９１】
このように、同一論理回路機能を実現し、互いに電気的特性が異なる機能セルにおいて、ピンアクセス経路を調節するためのダミー配線１６ａおよび１６ｂを用いることにより、ピンアクセス経路をほぼ同一とすることができる。この結果、本発明の実施の形態１による半導体装置の機能セルと同様の効果を得ることができる。
【００９２】
図８は、図７に示した本発明の実施の形態２による機能セルの変形例を示す平面模式図である。図８を参照して、機能セルは、基本的には図７に示す機能セルと同様の構造を備える。ただし、図８において示した機能セルでは、不純物拡散領域７ｍ〜７ｐの形成されている位置が図７に示した機能セルとは異なる。また、ゲート電極８ｇ、８ｈの形状も、図７に示した機能セルとは異なる。また、不純物拡散領域７ｍ〜７ｐの形成されている領域の位置が図７に示した機能セルとは異なるため、図８に示した機能セルの電源用配線１０と接地用配線１１との形状およびダミー配線１６ｃ、１６ｄの形状は、図７に示した機能セルとは異なっている。
【００９３】
ここで、図７および８に示したように、電源用配線１０および接地用配線１１の形状が機能セルの内部の素子の形状に伴い変化するような場合にも、ダミー配線１６ａ〜１６ｄの配置および形状を調節することにより、図７および８に示した機能セルのピンアクセス経路１３ａ、１３ｂ、１４ａ、１４ｂ、１５ａ〜１５ｈを、図３に示した機能セルのピンアクセス経路１３ａ、１３ｂ、１４ａ、１４ｂ、１５ａ〜１５ｈとほぼ同一にすることができる。この結果、本発明の実施の形態１による半導体装置の機能セルと同様の効果を得ることができると同時に、機能セルにおける内部の素子、電源用配線１０および接地用配線１１などの配線についての形状の設計の自由度をより大きくすることができる。
【００９４】
（実施の形態３）
図９は、本発明による半導体装置の機能セルの実施の形態３を示す平面模式図である。図９を参照して、機能セルを説明する。
【００９５】
図９を参照して、機能セルは機能的には図３に示した本発明の実施の形態１による機能セルと同様の構造を備える。ただし、図９に示した機能セルでは、不純物拡散領域１７ａ〜１７ｄの不純物濃度が、図３に示した機能セルの不純物拡散領域７ｅ〜７ｈにおける不純物濃度よりも低い。そして、不純物拡散領域１７ａ〜１７ｄにおける不純物の濃度以外については、図３に示した機能セルと図９に示した機能セルとはほぼ同一の構造を備える。そして、このように不純物拡散領域１７ａ〜１７ｄの不純物濃度を変更することにより、図３に示した機能セルと図９に示した機能セルとにおいて、同一の論理回路機能を実現し、かつ、互いに駆動能力などの電気的特性の異なる機能セルを容易に実現することができる。
【００９６】
そして、図３に示した機能セルと図９に示した機能セルとにおいては、入力ピン端子１２、出力ピン端子６、電源用配線１０および接地用配線１１の形状および位置がほぼ同一であるので、ピンアクセス経路１３ａ、１３ｂ、１４ａ、１４ｂ、１５ａ〜１５ｈをほぼ同一とすることができる。この結果、本発明の実施の形態１における半導体装置の機能セルと同様の効果を得ることができる。
【００９７】
また、機能セルの電気的特性を調節するために、不純物拡散領域１７ａ〜１７ｄの不純物濃度を調節するという方法を用いるので、機能セルの電気的特性を変更するためにゲート電極８ｃ、８ｄなどの形状自体を変更する場合のように、機能セルの構造の再設計を行なう必要がなく、容易に同一の論理回路機能を実現し、電気的特性の異なる機能セルを形成することができる。
【００９８】
また、機能セルの電気的特性を変更するために、ゲート電極の形状などを変更する場合には、その調節精度は機能セルを形成する際に用いられる写真製版加工工程における最小加工寸法により制限を受けることになる。しかし、機能セルの電気的特性の調節を行なうために、不純物拡散領域１７ａ〜１７ｄの不純物濃度を調節するという方法を用いれば、上記のような最小加工寸法により制限されることなく、より高い精度で機能セルの電気的特性を調整することが可能となる。
【００９９】
（実施の形態４）
図１０は、本発明による半導体装置の機能セルの実施の形態４を示す平面模式図である。図１０を参照して、機能セルを説明する。
【０１００】
図１０を参照して、機能セルは、基本的には図３に示した本発明の実施の形態１による機能セルと同様の構造を備える。ここで、機能セルの縦の長さＨ６および横の長さＷ６は、それぞれ図３に示した機能セルの縦の長さＨ２および横の長さＷ２とほぼ同一である。また、図１０に示した機能セルのピンアクセス経路１３ａ、１３ｂ、１４ａ、１４ｂ、１５ａ〜１５ｈは、図３に示した機能セルのピンアクセス経路１３ａ、１３ｂ、１４ａ、１４ｂ、１５ａ〜１５ｈとほぼ同一である。しかし、図１０に示した機能セルでは、入力ピン端子１９と出力ピン端子１８とを構成する材料が、図３に示した機能セルとは異なる。
【０１０１】
具体的には、図３に示した機能セルにおいては、入力ピン端子１２および出力ピン端子６はアルミニウムで形成されているが、図１０に示した機能セルでは、入力ピン端子１９および出力ピン端子１８はアルミニウムと銅との合金により構成されている。
【０１０２】
このように、入力ピン端子１９および出力ピン端子１８の材料として図３に示した機能セルの入力ピン端子１２および出力ピン端子６とは異なる材料を用いることにより、入力ピン端子１９および出力ピン端子１８における電気抵抗値などの特性を図３に示した機能セルにおけるこれらの特性とは異ならせることができる。このため、入力ピン端子１９および出力ピン端子１８などの形状は図３に示した機能セルと同一のまま、機能セルの電気的特性を変更することができる。この結果、図３および図１０に示すように、同一の論理回路機能を実現し、互いに電気的特性の異なる機能セルを容易に得ることができる。
【０１０３】
この結果、本発明の実施の形態１における機能セルと同様の効果を得ることができると同時に、機能セルの入力ピン端子１９などの材質を変更するという手段も機能セルの電気的特性を調節するための手段として用いるので、機能セルの設計の際の自由度をより大きくすることができる。
【０１０４】
また、本発明の実施の形態１〜４における機能セルの構造を表現するデータは、磁気ディスクやＣＤ−ＲＯＭなどのコンピュータ読み取り可能な記録媒体に記録されていても良い。
【０１０５】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１０６】
１，２１ａ，２１ｂ  入出力回路領域、２  配線領域、３ａ〜３ｃ，４ａ〜４ｃ，５ａ〜５ｃ  機能セル、６，１８  出力ピン端子、７ａ〜７ｔ，１７ａ〜１７ｄ  不純物拡散領域、８ａ〜８ｈ  ゲート電極、９ａ〜９ｒ  コンタクトホール、１０  電源用配線、１１  接地用配線、１２，１９  入力ピン端子、１３ａ，１３ｂ，１４ａ，１４ｂ，１５ａ〜１５ｈ  ピンアクセス経路、１６ａ〜１６ｄ  ダミー配線、２０  メガセル、２２ａ〜２２ｃ，２３ａ〜２３ｃ  機能セル列。
【図１】
2010028126.tif 000003
【図２】
2010028126.tif 000004
【図３】
2010028126.tif 000005
【図４】
2010028126.tif 000006
【図５】
2010028126.tif 000007
【図６】
2010028126.tif 000008
【図７】
2010028126.tif 000009
【図８】
2010028126.tif 000010
【図９】
2010028126.tif 000011
【図１０】
2010028126.tif 000012
【図１１】
2010028126.tif 000013
【図１２】
2010028126.tif 000014
【図１３】
2010028126.tif 000015
【図１４】
2010028126.tif 000016