(57)【要約】【課題】剥がれや破壊などを発生させずに、異種の基板を接合する半導体装置の製造方法を提供する。【解決手段】室温よりも高い第１温度で、第１基板の第１主面と、前記第１基板とは熱膨張係数が異なる第２基板の第２主面と、を密着させ、前記第１主面と前記第２主面とを密着させたまま、前記第１温度よりも高い第２温度まで加熱して、前記第１基板と前記第２基板とを接合することを特徴とする半導体装置の製造方法を提供する。【選択図】図１
2010045156.tif 000002
【特許請求の範囲】
【請求項１】
室温よりも高い第１温度で、第１基板の第１主面と、前記第１基板とは熱膨張係数が異なる第２基板の第２主面と、を密着させ、
前記第１主面と前記第２主面とを密着させたまま、前記第１温度よりも高い第２温度まで加熱して、前記第１基板と前記第２基板とを接合することを特徴とする半導体装置の製造方法。
【請求項２】
前記第１温度は、前記第１基板と前記第２基板とが実質的に接合する温度よりも低く、
前記第２温度は、前記第１基板と前記第２基板とが実質的に接合する温度よりも高いことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記第１温度（℃）は、前記第２温度Ｔ２（℃）の３０％〜７０％であることを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記接合した後に、前記第１基板及び前記第２基板の少なくともいずれかの厚みを減らすことを特徴とする請求項１〜３のいずれか１つに記載の半導体装置の製造方法。
【請求項５】
前記接合した後に、前記第２温度よりも高い第３温度で、前記第１基板及び前記第２基板を熱処理することを特徴とする請求項１〜４のいずれか１つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の製造において、異なる種類の基板を接合する工程がある。例えば、半導体発光素子においては、ＧａＡｓからなる基板と、ＧａＰからなる基板と、を接合する工程がある。
【０００３】
このように異なる種類の２枚の基板を接合一体化するために、いくつかの接合方法が考案されているが、熱処理を伴うのが一般的である。  
例えば、共晶接合、半田接合、ガラスフリット接合などの、接合材料を用いる方法では、２枚の基板を加熱して接合界面の接合材料を溶融、あるいは軟化させて、２枚の基板を一体化させ、その後、基板を室温に戻す。
【０００４】
一方、接合材料を用いない方法である直接接合では、例えば、ＯＨ基どうしの結合力で２枚の基板を室温で密着させ、その後基板の温度を上げて界面の接合反応を進めることにより２枚の基板を強固に接合し、最後に基板を室温に戻す（例えば特許文献１参照）。
【０００５】
これら従来の方法によって材質が異なる基板を接合する場合、両基板の熱膨張係数差が異なるために、接合がうまくいかない問題がある。すなわち、昇温または降温の際に、熱膨張係数が大きい方の基板が小さい方の基板に比べて、より多く延びる、または、縮むため、接合界面や基板本体に応力がかかり、反りが発生したり、剥がれたり、基板が破壊することがある。
【特許文献１】特開２００１−５７４４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、剥がれや破壊などを発生させずに、異種の基板を接合する半導体装置の製造方法を提供する。
【課題を解決するための手段】
【０００７】
本発明の一態様によれば、室温よりも高い第１温度で、第１基板の第１主面と、前記第１基板とは熱膨張係数が異なる第２基板の第２主面と、を密着させ、前記第１主面と前記第２主面とを密着させたまま、前記第１温度よりも高い第２温度まで加熱して、前記第１基板と前記第２基板とを接合することを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【０００８】
本発明によれば、剥がれや破壊などを発生させずに、異種の基板を接合する半導体装置の製造方法が提供される。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施の形態について図面を参照して詳細に説明する。  
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【００１０】
（第１の実施の形態）
図１は、本発明の第１の実施形態に係る半導体装置の製造方法を例示する模式図である。  
すなわち、同図は、本実施形態に係る半導体装置の製造方法における基板の温度と時間との関係を例示しており、横軸が時間ｔであり、縦軸が基板の温度Ｔを表している。  
図２は、本発明の第１の実施形態に係る半導体装置の製造方法を例示するフローチャート図である。  
図３は、本発明の第１の実施形態に係る半導体装置の製造方法によって製造される半導体装置の構成を例示する模式的断面図である。  
図４は、本発明の第１の実施形態に係る半導体装置の製造方法を含む製造方法を例示する工程順模式的断面図である。  
すなわち、同図（ａ）は最初の工程の図であり、同図（ｂ）〜（ｄ）はそれぞれ、前の工程に続く図である。なお、図４は、図３の上下を逆にして記載されている。
【００１１】
図３に表したように、本発明の第１の実施形態に係る半導体装置の製造装置によって製造される半導体装置は、例えば、ＩｎＧａＡｌＰ系ＬＥＤ５０である。同図に表したように、ＬＥＤ５０は、活性層１５と、この活性層１５を介在させて積層形成されたＮ型クラッド層１４と、Ｐ型クラッド層１６と、を有する積層体１０と、この積層体１０の下面に一体的に接合されたＧａＰ基板１１と、Ｎ型クラッド層１４の上面側に設けられた第１電極１９ａと、ＧａＰ基板１１の下面に設けられた第２電極１９ｂと、を有している。
【００１２】
積層体１０は、図示しないＧａＡｓ基板を成長用基板として化合物半導体の混晶をエピタキシャル成長させることにより形成されたものである。
【００１３】
ＧａＰ基板１１は、Ｐ型クラッド層１６との接合面を主面とすると、この主面が鏡面加工され、積層体１０が、上記の成長用基板上に形成されたままで、直接密着接合されている。成長用基板は、密着接合後に除去されている。
【００１４】
活性層１５、Ｎ型クラッド層１４及びＰ型クラッド層１６は、例えば、Ｉｎｘ（Ｇａ１−ｙＡｌｙ）１−ｘＰの組成を有する。
【００１５】
本具体例においては、ＧａＰ基板１１は、例えば、Ｐ型で、厚さが２５０μｍである。  そして、Ｐ型クラッド層１６は、例えば、０．６μｍの厚さを有し、その組成比は、上記の組成式において、ｘ＝０．５、ｙ＝１．０とすることができる。また、活性層１５は、例えば、厚さ０．６μｍで、組成比がｘ＝０．５、ｙ＝０．２８である。また、Ｎ型クラッド層１４は、厚さ０．６μｍであり、その組成比は、ｘ＝０．５、ｙ＝１．０である。  
このように、本具体例のＬＥＤ５０は、可視光領域の光を吸収しないＧａＰ基板１１上に形成されているため、高い輝度で発光させることができる。
【００１６】
このような半導体装置であるＬＥＤ５０は、例えば、図４に表したような方法で作製することができる。  
まず、図４（ａ）に表したように、まず、直接接合に供するエピタキシャルウェーハとして、Ｎ型ＧａＡｓ基板１２（成長用基板）の上に、バッファ層１８、Ｎ型クラッド層１４、活性層１５、Ｐ型クラッド層１６、及び、表面カバー層１７を順次積層して形成する。これらのエピタキシャル膜の成膜には、例えば、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を用いることができる。
【００１７】
Ｎ型ＧａＡｓ基板１２には、例えば、サイズが直径２インチ、厚さ２５０μｍの基板を用いることができ、不純物としてＳｉが約１×１０１８／ｃｍ３のキャリア濃度でドープされ、さらにその主面は鏡面仕上げとなっている。  
バッファ層１８は、例えば、ＧａＡｓで、厚さは０．５μｍとすることができる。  
最上層の表面カバー層１７は、例えば、ＧａＡｓで形成され、厚さは０．１μｍとすることができる。
【００１８】
次に、図４（ｂ）に表したように、上記のエピタキシャルウェーハを洗浄した後、例えば、アンモニア及び過酸化水素水の混合液に侵漬してエッチングを行い、表面カバー層１７を除去する。
【００１９】
そして、図４（ｃ）に表したように、表面カバー層１７を除去したエピタキシャルウェーハとＧａＰ基板１１との直接接合を行う。この時に、本発明の第１の実施形態に係る製造方法を用いるが、それについては後述する。
【００２０】
そして、エピタキシャルウェーハとＧａＰ基板１１とが接合された後、図４（ｄ）に表したように、上記のエピタキシャルウェーハのＧａＡｓ基板１２を除去する。このＧａＡｓ基板１２の除去には、例えば、エピタキシャルウェーハ及びＧａＰ基板１１との接合体をアンモニア及び過酸化水素水の混合液に浸漬し、ＧａＡｓを選択的にエッチングする方法を用いることができる。このエッチングにより、バッファ層１８も同時に除去する。
【００２１】
そして、ＧａＰ基板１１とＮ型クラッド層１４とにそれぞれ第１及び第２電極１９ａ、１９ｂを設け、図３に例示したＬＥＤ５０が得られる。
【００２２】
以下では、図４（ｃ）に例示した、エピタキシャルウェーハとＧａＰ基板１１との直接接合について詳しく説明する。この工程では、Ｎ型ＧａＡｓ基板１２の上に形成されたＰ型クラッド層１６の表面と、ＧａＰ基板１１と、が直接接合される。以下では、Ｎ型ＧａＡｓ基板１２とその上に形成されたエピタキシャル膜とを第１基板１１０とし、ＧａＰ基板１１を第２基板１２０として説明する。
【００２３】
図１、図２に表したように、本発明の第１の実施形態に係る半導体装置の製造方法においては、まず、室温Ｔ０よりも高い第１温度Ｔ１で、第１基板１１０の第１主面１１１と、前記第１基板１１０とは熱膨張係数が異なる第２基板１２０の第２主面１２１とを密着させる（ステップＳ１０）。
【００２４】
そして、前記第１主面１１１と、前記第２主面１２１とを密着させたまま、前記第１温度Ｔ１よりも高い第２温度Ｔ２で、前記第１基板１１０及び前記第２基板１２０を熱処理する（ステップＳ２０）。
【００２５】
これにより、剥がれや破壊などを発生させずに、異種の基板を接合する半導体装置の製造方法が提供できる。
【００２６】
従来の方法においては、２枚の基板を直接接合する際には、その２枚の基板は室温で密着させられ、その後熱処理が行われていた。  
これに対し、本実施形態においては、室温Ｔ０よりも高温の第１温度Ｔ１で、第１及び第２基板１１０、１２０を密着させ、その後、その状態でさらに高温の第２温度Ｔ２で熱処理する。そして、その後、室温Ｔ０まで降温する。
【００２７】
すなわち、図１に表したように、２枚の基板の密着を行うステップＳ１０は、第１温度Ｔ１で行われ、熱処理を行うステップＳ２０は、第２温度Ｔ２で行われる。この時、室温Ｔ０とステップＳ１０が行われる温度との差は、温度差ΔＴ１（＝Ｔ１−Ｔ０）である。そして、ステップＳ１０とステップＳ２０との温度差は、ΔＴ２（＝Ｔ２−Ｔ１）となる。
【００２８】
そして温度差ΔＴ１に起因して、第１及び第２基板１１０、１２０に、ΔＴ１起因応力が印加される。そして、温度差ΔＴ２に起因して、第１及び第２基板１１０、１２０に、ΔＴ２起因応力が印加される。この時、ΔＴ１起因応力及びΔＴ２起因応力のうち大きい方の応力が、基板の剥がれや破壊を支配する。従って、基板の剥がれや破壊を抑制するためには、ΔＴ１起因応力及びΔＴ２起因応力のうちの大きい方の応力を低下させ、ΔＴ１起因応力及びΔＴ２起因応力の両方を小さい状態にすることが有効である。
【００２９】
一方、第２温度Ｔ２は、２枚の基板において接合反応を充分進行させるために必要な温度Ｔａよりも高い温度とすることができる。すなわち、室温と第２温度Ｔ２との差は、比較的大きな差となる。この時、基板どうしを密着させる工程（ステップＳ１０）を、室温よりも高い温度である第１温度Ｔ１とすることで、ΔＴ１とΔＴ２の両方を比較的小さい状態にすることができる。これにより、基板に加えられる熱膨張係数の差に起因した応力、すなわち、ΔＴ１起因応力及びΔＴ２起因応力の大きい方の応力を緩和でき、剥がれや破壊などを発生させずに、第２温度Ｔ２を充分高い温度に設定できる。
【００３０】
このように、本実施形態に係る半導体装置の製造方法によれば、剥がれや破壊などを発生させずに、異種の基板を接合する半導体装置の製造方法が提供できる。
【００３１】
このように、第２温度Ｔ２は、第１及び第２基板１１０、１２０どうしが接合反応する温度Ｔａよりも高い温度に設定することができる。例えば、ＧａＡｓ基板とＧａＰ基板とを接合する際には、第２温度Ｔ２は、例えば３５０℃以上とすることができる。
【００３２】
また、上記の第１温度Ｔ１は、室温よりも高い温度とすることができる。その時、上記のΔＴ１とΔＴ２とが実質的に同じであることが好ましい。すなわち、第１温度Ｔ１が、第２温度Ｔ２と室温Ｔ０との間の丁度中間の温度とすることが望ましい。
【００３３】
実際には、第１温度Ｔ１（℃）は、第２温度Ｔ２（℃）の３０％〜７０％の値にすることができる。これにより、上記のΔＴ１及びΔＴ２の両方を比較的小さい状態にすることができる。その結果、ΔＴ１起因応力及びΔＴ２起因応力のうち、大きい方の応力を低下させ、これらの熱応力の両方を小さい状態にすることができ、剥がれや破壊などを発生し難くすることができる。  
なお、上記において、室温は、例えば２５℃である。
【００３４】
また、図１に表した具体例では、ステップＳ１０においては、第１温度Ｔ１が比較的短い保持時間ｔ１の間保持されている。例えば、保持時間ｔ１は、１０秒〜６０秒とすることができる。
【００３５】
ただし、本発明はこれに限らない。すなわち、ステップＳ１０は、第１温度Ｔ１での保持時間がなく、温度が変化し続けている最中に実施することができる。逆に、第１温度Ｔ１の保持時間ｔ１が比較的長く、その間にステップＳ１０を実施しても良い。
【００３６】
また、図１に表した具体例では、ステップＳ２０においては、第２温度Ｔ２が、保持時間ｔ１よりも長い保持時間ｔ２の間保持されているが、本発明はこれに限らない。すなわち、第２温度Ｔ２の保持時間ｔ２が比較的短く、その間にステップＳ２０を実施しても良く、さらには、第２温度Ｔ２の保持時間が実質的に非常に短く、温度が変化し続けている最中にステップＳ２０を実施しても良い。このように、本実施形態においては、第２温度Ｔ２による熱処理が実施されれば良い。
【００３７】
上記において、２枚の基板どうしの直接接合は以下のように行われる。  
直接接合においては、表面を鏡面とした２枚の基板どうしを、実質的に異物がない雰囲気下において、密着させ、その後熱処理することにより接合して一体化する。この方法においては、熱処理の前に基板の全面が密着しているため、未接合部を残すことなく全面を接合でき、また熱処理中に圧力を印加する必要がないので、特殊な装置や器具を必要としない利点がある。ただし、熱処理中に圧力を印加しても良い。
【００３８】
なお、この直接接合の技術は、上に説明したＧａＡｓ基板とＧａＰ基板との接合の他にも、各種の基板に応用することができる。
【００３９】
直接接合における接合の機構を、Ｓｉウェーハどうしを直接接合する場合として説明する。  
すなわち、まず初めに洗浄や水洗によりウェーハの表面にＯＨ基を形成させる。そこでウェーハ表面どうしを接触させると、ＯＨ基どうしが水素結合により引き合い、室温でもウェーハどうしが密着する。この密着力は強く、通常のウェーハの反りであれば、これを矯正して全面が密着する。熱処理中には、１００℃を上回る温度において脱水縮合反応（Ｓｉ−ＯＨ：ＨＯ−Ｓｉ→Ｓｉ−Ｏ−Ｓｉ＋Ｈ２Ｏ）が起こり、酸素原子を介してウェーハどうしが結合し、接着強度が上がっていく。さらに高温になると接着界面近傍の原子の拡散と再配列が起こり、強度的にも電気的にもウェーハが一体化する。同様の機構により、例えば化合物半導体基板どうし、あるいは、各種基板と金属基板との直接接合も行われる。
【００４０】
直接接合においては、上記のような化学反応、すなわち、接合反応を充分進行させることにより、より強固な接合が実現できる。接合反応に必要な温度Ｔａは、例えば、２００℃以上とすることができる。
【００４１】
（第１の比較例）
図５は、第１の比較例の半導体装置の製造方法を例示する模式図である。  
図５に表したように、第１の比較例の半導体装置の製造方法においては、ステップＳ１０が室温で実施される。そして、室温からあまり高い温度に加熱した際に生じる、熱応力を抑制するために、熱処理温度Ｔ８は、基板どうしの直接接合に必要とされる温度Ｔａよりも低く抑えられている。
【００４２】
このため、基板どうしを密着させる室温Ｔ０と熱処理温度Ｔ８との温度差ΔＴ８は比較的小さく抑えられている。
【００４３】
このため、第１の比較例の製造方法においては、温度差ΔＴ８が小さいため、発生する熱応力が小さく、基板の破壊やスリップは発生しない。しかしながら、熱処理温度Ｔ８が、基板どうしの直接接合に必要とされる温度Ｔａよりも低いので、接合反応が充分でなく、薬品の処理等により容易に基板が剥がれてしまう。
【００４４】
（第２の比較例）
図６は、第２の比較例の半導体装置の製造方法を例示する模式図である。  
図６に表したように、第２の比較例の半導体装置の製造方法においては、ステップＳ１０が室温で実施される。そして、室温から充分高い熱処理温度Ｔ９で熱処理が行われる。この場合の熱処理温度Ｔ９は、基板どうしの直接接合に必要とされる温度Ｔａよりも高い温度であり、例えば、上記の実施形態の第２温度Ｔ２と同じ温度である。
【００４５】
この場合、熱処理温度Ｔ９が充分高いため、接合反応が充分進行するので、薬品の処理等により基板が剥がれてしまうことはない。
【００４６】
しかしながら、基板どうしを密着させる室温Ｔ０と熱処理温度Ｔ９との温度差ΔＴ９は、非常に大きくなる。  
このため、第２の比較例の製造方法においては、温度差ΔＴ９が大きいので、発生する熱応力が大きく、基板の破壊やスリップが発生する。
【００４７】
このように、第１及び第２の比較例においては、接合が不十分で剥がれが生じるか、基板の破壊やスリップが発生する。
【００４８】
これに対し、既に説明したように、本実施形態においては、室温よりも高温の第１温度Ｔ１で基板どうしを密着させるので、基板を密着させる温度と室温との温度差ΔＴ１と、基板を密着させる温度と熱処理を行う温度第２温度Ｔ２との温度差ΔＴ２の両方を比較的小さい値にしつつ、熱処理温度（第２温度Ｔ２）を充分に高温にすることができる。これにより、基板どうしに加えられる熱膨張係数の差に起因した応力を緩和でき、剥がれや破壊などを発生させずに、異種の基板を接合する半導体装置の製造方法が提供できる。
【００４９】
本実施形態の半導体装置の製造方法は、上記のように、ＧａＡｓ基板とＧａＰ基板との接合の他、各種の化合物半導体基板どうしの接合、シリコン基板と化合物半導体との接合、に応用できる。また、上記のように、基板表面どうしを直接に接合させる場合以外に、基板間に、金属やその他の接合材料を介して接合させる場合にも、応用できる。また、化合物半導体またはシリコン基板と、金属基板（または表面に金属層を有する基板）と、の接合など、各種の基板どうしの接合に応用できる。
【００５０】
第１及び第２基板１１０、１２０の少なくともいずれかに金属基板（または表面に金属層を有する基板）を用いる際には、熱処理温度である第２温度Ｔ２は、その金属の融点よりも低い温度とすることができる。
【００５１】
また、ステップＳ１０における、第１及び第２基板１１０、１２０の密着の際に、第１及び第２基板１１０、１２０を加圧して密着させることができる。特に、第１及び第２基板１１０、１２０の少なくともいずれかに金属基板（または表面に金属層を有する基板）を用いる際には、基板どうしを密着させるステップＳ１０において、第１及び第２基板１１０、１２０を加圧して密着させると接合力が向上して効果的である。ただし、必ずしも加圧しなくても良い。
【００５２】
また、ステップＳ２０における、第１及び第２基板１１０、１２０の熱処理中に、第１及び第２基板１１０、１２０を加圧しながら熱処理しても良い。ただし、必ずしも加圧しなくても良い。
【００５３】
さらに、図１に表した具体例では、ステップＳ１０の後に昇温してステップＳ２０を実施したが、本発明はこれに限らず、ステップＳ１０の後に、一旦降温して、その後ステップＳ２０を実施しても良い。例えば、ステップＳ１０の第１温度Ｔ１から、一旦室温まで降温し、その後ステップＳ２０の第２温度Ｔ２まで昇温しても良い。
【００５４】
図７は、本発明の第１の実施形態に係る別の半導体装置の製造方法を例示する模式図である。  
図７に表したように、本実施形態に係る別の半導体装置の製造方法においても、まず、室温Ｔ０よりも高い第１温度Ｔ１で、第１基板１１０の第１主面１１１と、前記第１基板１１０とは熱膨張係数が異なる第２基板１２０の第２主面１２１とを密着させる（ステップＳ１０）。そして、前記第１主面１１１と前記第２主面１２１とを密着させたまま、前記第１温度Ｔ１よりも高い第２温度Ｔ２で、前記第１基板１１０及び前記第２基板１２０を熱処理する（ステップＳ２０）。ただし、図１のように、基板の温度が直線的に変化し、また、例えばステップＳ２０の熱処理の温度が第２温度Ｔ２で一定ではなく、本具体例の場合には、温度の変化は曲線的であり、また、熱処理を行う第２ステップＳ２０においても、温度は連続的に変化している。
【００５５】
このように第１及び第２基板１１０、１２０の温度の変化が曲線的であり、また熱処理中の温度が変化しても良い。
【００５６】
なお、本発明の実施形態において、熱処理を行うステップＳ２０は、少なくとも第２温度Ｔ２を含む温度で実施されれば良い。
【００５７】
また、本具体例は、基板どうしを接合するステップＳ１０が、基板の温度が連続的に変化しながら、第１温度Ｔ１で実施される例である。すなわち、ステップＳ１０は、第１温度Ｔ１を含む特定の温度幅の間で、実施されても良い。
【００５８】
（実施例）
以下、本実施形態の実施例に係る半導体装置の製造方法について説明する。  
本実施例の半導体装置の製造方法では、ＧａＡｓからなる第１基板１１０と、ＧａＰからなる第２基板１２０と、を接合する。両基板の直径は１００ｍｍであり、厚さは４００μｍである。
【００５９】
まず、表面を鏡面化した第１及び第２基板１１０、１２０を、第１温度Ｔ１である２５０℃に加熱した。そして、２５０℃において、第１及び第２基板１１０、１２０の主面（表面）を互いに対向させて密着させた。その後、第１及び第２基板１１０、１２０を密着させたまま、第２温度Ｔ２である５００℃度に加熱した。そして、第２温度Ｔ２において一定時間の熱処理を行った。その後、両基板を降温し、室温に戻した。
【００６０】
このような方法によって両基板が接合され、室温に戻った後の両基板においては、基板に破壊やスリップは起こらなかった。
【００６１】
すなわち、本実施例に係る半導体装置の製造方法においては、第１及び第２基板１１０、１２０を密着させる時の温度は第１温度Ｔ１であり、熱処理の温度は第２温度Ｔ２であるので、密着時と熱処理時の温度差は、２５０℃と比較的温度差が小さい。このため、熱処理中に基板に破壊やスリップが発生しない。
【００６２】
また、その後、熱処理温度（第２温度Ｔ２）の５００℃から降温する場合には、まず、第１温度Ｔ１の２５０℃まで降温し、第１及び第２基板１１０、１２０は、密着時の状態に戻る。そして、さらに降温され、室温である２５℃まで戻るが、この時には、密着時の２５０℃から２５℃まで降温されるので、２２５℃の温度差が生じるが、この温度差も、比較的小さいため、基板の破壊やスリップが発生しなかった。
【００６３】
両基板の接合界面の強度を確認するために、接合された両基板を、アンモニア及び過酸化水素水の混合液に侵漬して、第１基板１１０（ＧａＡｓ基板）を選択的にエッチングしたところ、接合界面から両基板が剥がれることなく、第１基板１１０であるＧａＡｓ基板がなくなるまでエッチングを行うことができ、接合反応が充分に進んでいることが分かった。
【００６４】
なお、密着時の温度（２５０℃）と室温（２５℃）との温度差により、室温において、第２基板１２０（ＧａＰ基板）側が凸になる反りが発生したが、実用上問題となるものではなかった。
【００６５】
このように、本実施例に係る半導体装置の製造方法においては、高温での基板どうしの密着と、その後のさらに高温の加熱処理によって、基板の破壊やスリップの発生がなく、かつ、エッチングでの剥がれもなく、充分な接合反応の接合が得られた。
【００６６】
（第３の比較例）
第３の比較例の半導体装置の製造方法においても、ＧａＡｓからなる第１基板１１０と、ＧａＰからなる第２基板１２０と、を接合する。実施例と同様に、両基板の直径は１００ｍｍであり、厚さは４００μｍである。
【００６７】
まず、室温において、表面を鏡面化した第１及び第２基板１１０、１２０の表面を互いに対向させて密着させた。そして、第１及び第２基板１１０、１２０を密着させた状態で、３００℃（すなわち、図５に例示した熱処理温度Ｔ８）まで昇温し、３００℃での熱処理を行い、室温まで戻した。
【００６８】
このように３００℃の熱処理では、両基板において破壊や反りも発生しなかった。  
そして、接合された両基板を、アンモニア及び過酸化水素水の混合液に侵漬して、第１基板１１０（ＧａＡｓ基板）を選択的にエッチングしたところ、接合界面から両基板が剥がれてしまい、接合反応が不十分であった。
【００６９】
（第４の比較例）
第４の比較例の半導体装置の製造方法においても、ＧａＡｓからなる第１基板１１０と、ＧａＰからなる第２基板１２０と、を接合する。この場合も、両基板の直径は１００ｍｍであり、厚さは４００μｍである。  
まず、室温において、表面を鏡面化した第１及び第２基板１１０、１２０の表面を互いに対向させて密着させた。そして、第１及び第２基板１１０、１２０を密着させた状態で、５００℃（図６に例示した熱処理温度Ｔ９）まで昇温し、５００℃での熱処理を行い、室温まで戻した。
【００７０】
このような５００℃の熱処理では、接合後の第２基板１２０（ＧａＰ基板）に、スリップが発生していた。
【００７１】
そして、接合された両基板を、アンモニア及び過酸化水素水の混合液に侵漬して、第１基板１１０（ＧａＡｓ基板）を選択的にエッチングしたところ、接合界面から両基板が剥がれることなく、第１基板１１０であるＧａＡｓ基板がなくなるまでエッチングを行うことができ、接合反応が充分に進んでいることが分かった。
【００７２】
このように、第１及び第２の比較例では、両基板を室温で密着させる。この時、第１の比較例のように熱処理温度を３００℃とすると、密着時温度と室温との差は２７５℃であり、この温度差には耐えられ、スリップなどは発生しないが、第２の比較例のように熱処理温度を５００℃とすると、密着時温度と室温との差が４７５℃となり、この温度差には耐えられず、スリップが発生する。一方、第２の比較例のように、室温から４７５℃高い５００℃での熱処理では充分な接合反応の接合が得られるが、第１の比較例のように、室温から２７５℃高い３００℃の熱処理では、接合が不十分であった。
【００７３】
これに対して、本実施例に係る半導体装置の製造方法においては、熱膨張係数が異なる異種の基板を接合一体化する際、通常基板を使用する温度、すなわち室温より高い第１温度Ｔ１において２枚の基板を密着させ、その後、接合界面を固定したまま、第１温度Ｔ１よりもより高い第２温度Ｔ２で熱処理を行うことで、基板を破壊せずに強固な接合を得ることができる。
【００７４】
（第２の実施の形態）
図８は、本発明の第２の実施形態に係る半導体装置の製造方法を例示するフローチャート図である。  
図８に表したように、本発明の第２の実施形態に係る半導体装置の製造方法においては、第１の実施形態で説明したステップＳ１０とステップＳ２０の後に、前記第１基板１１０及び前記第２基板１２０の少なくともいずれかの厚みを減らす（ステップＳ３０）。
【００７５】
例えば、図４（ｃ）に表したように、Ｎ型ＧａＡｓ基板１２とその上に形成されたエピタキシャル膜と、が第１基板１１０であり、ＧａＰ基板１１を第２基板１２０とする。その時、ステップＳ１０とステップＳ２０によって、エピタキシャルウェーハ（Ｎ型ＧａＡｓ基板１２とその上に形成されたエピタキシャル膜）とＧａＰ基板１１とが接合された後、図４（ｄ）に表したように、上記のエピタキシャルウェーハのＧａＡｓ基板１２及びバッファ層１８を除去する。すなわち、第１基板１１０の厚みを、ＧａＡｓ基板１２及びバッファ層１８の厚み分だけ、減らす。  
このようにして、ＬＥＤ５０を形成する。
【００７６】
本実施形態に係る半導体装置の製造方法においては、ステップＳ１０及びステップＳ２０によって、第１及び第２基板１１０、１２０が安定して接合されているので、その後、第１及び第２基板１１０、１２０の少なくともいずれかの厚みを減らす各種の工程を実施しても悪影響を実質的に生じないようにすることができ、安定して製造することができる。
【００７７】
このように、本実施形態に係る半導体装置の製造方法によって、基板の厚さを調整することで、基板の破壊の可能性を低減し、各種の製造マージンを拡大でき、また半導体装置の性能の向上に繋がる。
【００７８】
このように、本実施形態に係る半導体装置の製造方法によれば、剥がれや破壊などを発生させずに、異種の基板を接合し、安定した製造を可能とする半導体装置の製造方法が提供できる。
【００７９】
（第３の実施の形態）
図９は、本発明の第３の実施形態に係る半導体装置の製造方法を例示する模式図である。  
すなわち、同図は、本実施形態に係る半導体装置の製造方法における基板の温度と時間との関係を例示しており、横軸が時間ｔであり、縦軸が基板の温度Ｔを表している。  
図１０は、本発明の第３の実施形態に係る半導体装置の製造方法を例示するフローチャート図である。  
図９及び図１０に表したように、本発明の第３の実施形態に係る半導体装置の製造方法においては、第１の実施形態で説明したステップＳ１０とステップＳ２０の後に、さらに、前記第２温度Ｔ２よりも高い第３温度Ｔ３でさらに熱処理を行う（ステップＳ４０）。
【００８０】
これにより、例えば半導体装置の結晶構造が均一化し、例えば動作電圧の均一化や消費電力の低下、信頼性の向上など、各種の電気的特性が向上する。  
第３温度Ｔ３は例えば６００℃〜８００℃とすることができる。
【００８１】
なお、図９に表した具体例では、ステップＳ２０とステップＳ４０との間に、例えば一旦室温Ｔ０まで降温し、この室温において、第２の実施形態で説明したステップＳ３０を実施することができる。
【００８２】
すなわち、第２温度Ｔ２による前記熱処理の後、前記第１基板１１０及び第２基板１２０の少なくともいずれかの厚みを減らし（ステップＳ３０）、その後、前記第２温度Ｔ２よりも高い第３温度Ｔ３で、前記第１基板１１０及び前記第２基板１２０を熱処理する（ステップＳ４０）ことができる。
【００８３】
これにより、例えば、第１基板１１０の一部であるＧａＡｓ基板１２や、バッファ層１８を除去した後に、ステップＳ４０の第３温度Ｔ３での熱処理を行うことで、半導体装置の結晶構造が均一化し、例えば動作電圧の均一化や消費電力の低下、信頼性の向上など、各種の電気的特性が向上する。
【００８４】
ただし、本発明の第３の実施形態において、ステップＳ２０とステップＳ４０との間で、必ずしも、例えば、室温Ｔ０まで降温する必要はなく、室温Ｔ０よりも高い温度に降温しても良く、さらには、降温せずに、第２温度Ｔ２から第３温度Ｔ３まで昇温しても良い。
【００８５】
例えば、ステップＳ２０とステップＳ４０との間に、ステップＳ３０を実施する場合において、ステップＳ３０の温度は任意である。  
また、ステップＳ２０とステップＳ４０との間に、ステップＳ３０を実施しなくても良い。
【００８６】
このように、本実施形態に係る半導体装置の製造方法によれば、剥がれや破壊などを発生させずに、異種の基板を接合し、電気特性が向上した半導体装置の製造方法が提供できる。
【００８７】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置の製造方法を構成する各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。  
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【００８８】
その他、本発明の実施の形態として上述した半導体装置の製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置の製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
【００８９】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【図面の簡単な説明】
【００９０】
【図１】本発明の第１の実施形態に係る半導体装置の製造方法を例示する模式図である。
【図２】本発明の第１の実施形態に係る半導体装置の製造方法を例示するフローチャート図である。
【図３】本発明の第１の実施形態に係る半導体装置の製造方法によって製造される半導体装置の構成を例示する模式的断面図である。
【図４】本発明の第１の実施形態に係る半導体装置の製造方法を含む製造方法を例示する工程順模式的断面図である。
【図５】第１の比較例の半導体装置の製造方法を例示する模式図である。
【図６】第２の比較例の半導体装置の製造方法を例示する模式図である。
【図７】本発明の第１の実施形態に係る別の半導体装置の製造方法を例示する模式図である。
【図８】本発明の第２の実施形態に係る半導体装置の製造方法を例示するフローチャート図である。
【図９】本発明の第３の実施形態に係る半導体装置の製造方法を例示する模式図である。
【図１０】本発明の第３の実施形態に係る半導体装置の製造方法を例示するフローチャート図である。
【符号の説明】
【００９１】
１０  積層体
１１  ＧａＰ基板
１２  ＧａＡｓ基板
１４  Ｎ型クラッド層
１５  活性層
１６  Ｐ型クラッド層
１７  表面カバー層
１８  バッファ層
１９ａ  第１電極
１９ｂ  第２電極
５０  半導体装置（ＬＥＤ）
１１０  第１基板
１１１  第１主面
１２０  第２基板
１２１  第２主面
Ｔ１  第１温度
Ｔ２  第２温度
Ｔ３  第３温度
【図１】
2010045156.tif 000003
【図２】
2010045156.tif 000004
【図３】
2010045156.tif 000005
【図４】
2010045156.tif 000006
【図５】
2010045156.tif 000007
【図６】
2010045156.tif 000008
【図７】
2010045156.tif 000009
【図８】
2010045156.tif 000010
【図９】
2010045156.tif 000011
【図１０】
2010045156.tif 000012