(57)【要約】【課題】微細構造の形状のばらつきを低減させることが可能なIII-V族半導体光デバイスの製造方法を提供する。【解決手段】このIII-V族半導体光デバイス４０の製造方法は、モールド３０と半導体層１５と対向させる工程Ｓ３−３と、モールド３０の凹凸パターン３０Ｐと半導体層１５の表面１５Ｓの一部１５ＡＳの高さ分布を測定する工程Ｓ３−５、Ｓ３−７と、樹脂層１７を形成する工程Ｓ３−９と、モールド３０の凹凸パターン３０Ｐを樹脂層１７に仮想的に押し付けた場合の樹脂層１７の残膜厚さＲ１７Ａ、Ｒ１７Ｂ、Ｒ１７Ｃ、Ｒ１７Ｄ、Ｒ１７Ｅのばらつきを計算することにより、これらのばらつき量が所定量以下となるモールド３０とIII-V族半導体基板３との相対位置関係を決定する工程Ｓ３−１１とを含む。【選択図】図１０
2010263124.tif 000002
【特許請求の範囲】
【請求項１】
III-V族半導体基板上に半導体層を形成する工程と、
ナノインプリント法によって前記半導体層に微細構造を形成するナノインプリント工程と、
を有し、
前記ナノインプリント工程は、
前記微細構造のための凹凸パターンを有するモールドを準備する工程と、
前記モールドと前記半導体層とが離間するように、前記モールドの前記凹凸パターンと前記半導体層の表面の一部とを対向させる対向工程と、
前記モールドの前記凹凸パターンの高さ分布を測定するモールド高さ分布測定工程と、
前記半導体層の前記表面の前記一部の高さ分布を測定する半導体層高さ分布測定工程と、
前記半導体層上に樹脂層を形成する工程と、
前記モールド高さ分布測定工程及び前記半導体層高さ分布測定工程の後に、前記モールドの前記凹凸パターンを前記半導体層の前記表面の前記一部上の前記樹脂層に仮想的に押し付けた場合に、前記凹凸パターンの凸部に対応して形成される前記樹脂層の残膜厚さのばらつきを、前記モールドの前記凹凸パターンの前記高さ分布及び前記半導体層の前記表面の前記一部の前記高さ分布に基づいて計算することにより、当該残膜厚さのばらつき量が所定量以下となるような前記モールドと前記III-V族半導体基板との相対位置関係を決定する相対位置関係決定工程と、
前記モールドと前記III-V族半導体基板が、前記相対位置関係決定工程において決定された前記相対位置関係になるように、前記半導体層の前記表面の前記一部上の前記樹脂層に前記モールドの前記凹凸パターンを押し付ける押し付け工程と、
前記モールドを前記樹脂層に押し付けた状態で、前記半導体層の前記表面の前記一部上の前記樹脂層を硬化させる硬化工程と、
前記硬化工程の後に、前記モールドと前記樹脂層とを離間させる離間工程と、
前記離間工程の後に、前記樹脂層をマスクとして前記半導体層をエッチングすることにより前記半導体層に前記微細構造を形成する工程と、
を含むことを特徴とするIII-V族半導体光デバイスの製造方法。
【請求項２】
前記押し付け工程において、前記モールドと前記半導体層とが接触しないように、前記モールドを前記樹脂層に押し付けることを特徴とする請求項１に記載のIII-V族半導体光デバイスの製造方法。
【請求項３】
前記押し付け工程において、前記モールドを前記樹脂層に押し付ける際の最大圧力は、０．０１ＭＰａ以上、１ＭＰａ以下であることを特徴とする請求項１又は２に記載のIII-V族半導体光デバイスの製造方法。
【請求項４】
前記微細構造は、回折格子であることを特徴とする請求項１〜３のいずれか一項に記載のIII-V族半導体光デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、III-V族半導体光デバイスの製造方法に関する。
【背景技術】
【０００２】
下記特許文献１には、ナノインプリント法による微細パターン形成方法が記載されている。この方法によれば、ナノインプリントに用いるモールドを、光等を透過する材料で構成することにより、ウェハとモールドとのアライメントを行うことが可能である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−３２３４６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体光デバイスが有する微細構造、例えば、分布帰還型半導体レーザが有する回折格子の形成に、ナノインプリント法を採用することが検討されている。このような微細構造をナノインプリント法で形成すれば、半導体光デバイスの製造コストを低減させることができる等の利点がある。
【０００５】
ナノインプリント法で半導体光デバイスの微細構造を形成する場合には、まず、半導体基板上に、微細構造を形成する半導体層と樹脂層をこの順に形成する。そして、微細構造のための凹凸パターンを有するモールドをこの樹脂層に押し付け、その状態で樹脂層を硬化させた後にモールドと樹脂層とを離間させる。このようにして、モールドの凹凸パターンを樹脂層に転写する。その後、この樹脂層をマスクとして半導体層をエッチングすると、半導体層上に残存する樹脂層（樹脂層の残膜）の厚さが薄い領域程、半導体層表面が早く露出して深くエッチングされるため、モールドの凹凸パターンを半導体層に転写することができる。そして、このようなモールドの凹凸パターンの樹脂層への転写は、通常、ナノインプリントを行う位置を変えながら複数回行われる（ステップアンドリピート方式）。つまり、半導体層を複数の仮想領域に分割し、それぞれの仮想領域に対してモールドによる樹脂層への凹凸パターン転写が行われる。
【０００６】
このようにナノインプリント法によって微細構造を形成する際は、微細構造を形成する半導体層表面と、モールドの凹凸パターンが形成されたパターン面とを平行に対向させてから、モールドを樹脂層に押し付けることが重要となる。何故なら、半導体層表面とモールドのパターン面との平行度が悪いと、凹凸パターンが転写された樹脂層の残膜の厚さが所望の値からばらついてしまうからである。例えば、微細構造として一定の高さの複数の凹凸からなる回折格子を形成する場合、回折格子の複数の凸部に対応する樹脂層の残膜の厚さは、理想的にはそれぞれ均一である。しかし、半導体層表面とモールドのパターン面との平行度が悪いと、これらの残膜の厚さがばらついてしまうため、回折格子の凹凸形状もばらついてしまう。そのため、モールドを樹脂層に押し付ける前に、半導体層表面とモールドのパターン面とを平行に対向させる必要がある。
【０００７】
しかしながら、半導体基板の表面は完全な平坦ではなく、ある程度の高さ分布を有しているため、その上に形成した半導体層表面もある程度の高さ分布を有している。そのため、半導体層の表面全体とモールドのパターン面との平行度を十分に高くしても、上記半導体層の仮想領域の表面と、モールドのパターン面との平行度は低くなる場合がある。その結果、半導体基板表面の高さ分布に起因して、形成される回折格子等の微細構造の形状にばらつきが生じてしまう。
【０００８】
半導体基板としてシリコン基板を用いる半導体光デバイスを製造する場合、シリコン基板表面の平坦性は非常に高くすることが可能であるため、上述のような半導体基板表面の高さ分布に起因する微細構造の形状のばらつきはそれ程問題とならない。しかし、半導体基板としてＩｎＰ基板等のIII-V族半導体基板を用いるIII-V族半導体光デバイスを製造する場合、化合物半導体からなるIII-V族半導体基板の表面の平坦性は、シリコン基板表面の平坦性と比較して非常に悪いため、半導体基板表面の高さ分布に起因する微細構造の形状のばらつきは大きな問題となる。上記特許文献１においても、III-V族半導体基板を用いた半導体光デバイスを製造する場合のナノインプリント法については、何も触れられていない。また、上記の半導体基板表面の高さ分布に起因する微細構造の形状のばらつきを小さくするために、モールドを樹脂層に強く押し付ける方法も考えられるが、一般に、半導体基板、特にIII-V族半導体基板は、割れやすく、また、大きな圧力で押し付けることで基板が割れる等の不具合が生じたり、半導体基板に転位等の結晶欠陥が導入されたりする可能性がある。
【０００９】
本発明はこのような課題に鑑みてなされたものであり、ナノインプリント法によって微細構造を形成する工程を含むIII-V族半導体光デバイスの製造方法であって、微細構造の形状のばらつきを低減させることが可能なIII-V族半導体光デバイスの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上述の課題を解決するため、本発明に係るIII-V族半導体光デバイスの製造方法は、III-V族半導体基板上に半導体層を形成する工程と、ナノインプリント法によって半導体層に微細構造を形成するナノインプリント工程とを有し、ナノインプリント工程は、微細構造のための凹凸パターンを有するモールドを準備する工程と、モールドと半導体層とが離間するように、モールドの凹凸パターンと半導体層の表面の一部とを対向させる対向工程と、モールドの凹凸パターンの高さ分布を測定するモールド高さ分布測定工程と、半導体層の表面の上記一部の高さ分布を測定する半導体層高さ分布測定工程と、半導体層上に樹脂層を形成する工程と、モールド高さ分布測定工程及び半導体層高さ分布測定工程の後に、モールドの凹凸パターンを半導体層の表面の上記一部上の樹脂層に仮想的に押し付けた場合に、凹凸パターンの凸部に対応して形成される樹脂層の残膜厚さのばらつきを、モールドの凹凸パターンの高さ分布及び半導体層の表面の上記一部の高さ分布に基づいて計算することにより、当該残膜厚さのばらつき量が所定量以下となるようなモールドとIII-V族半導体基板との相対位置関係を決定する相対位置関係決定工程と、モールドとIII-V族半導体基板が、相対位置関係決定工程において決定された上記相対位置関係になるように、半導体層の表面の上記一部上の樹脂層にモールドの凹凸パターンを押し付ける押し付け工程と、モールドを樹脂層に押し付けた状態で、半導体層の表面の上記一部上の樹脂層を硬化させる硬化工程と、硬化工程の後に、モールドと樹脂層とを離間させる離間工程と、離間工程の後に、樹脂層をマスクとして半導体層をエッチングすることにより半導体層に微細構造を形成する工程とを含むことを特徴とする。
【００１１】
本発明のIII-V族半導体光デバイスの製造方法によれば、半導体層の表面の一部上の樹脂層にモールドの凹凸パターンを実際に押し付ける前に、モールドの凹凸パターンを半導体層の表面の一部上の樹脂層に押し付けた場合を仮想し、その際に樹脂層の残膜厚さのばらつきが所定量以下となるようなモールドとIII-V族半導体基板との相対位置関係を求めている。その後、モールドとIII-V族半導体基板がそのような相対位置関係になるように、モールドの凹凸パターンを半導体層の表面の一部上の樹脂層に押し付けている。そのため、III-V族半導体基板の表面に高さ分布があっても、実際に形成される樹脂層の残膜の厚さのばらつきを所定量以下とすることができる。その結果、微細構造の形状のばらつきを低減させることが可能である。
【００１２】
さらに、押し付け工程において、モールドと半導体層とが接触しないように、モールドを樹脂層に押し付けることが好ましい。これにより、モールドを樹脂層に押し付けた際、モールドと半導体層の間にある樹脂層は、モールドから半導体層やIII-V族半導体基板に伝わる圧力を緩和する緩衝層として機能する。その結果、半導体層やIII-V族半導体基板に伝わる圧力によって、これらに転位等の結晶欠陥が生じるのを抑制することができる。
【００１３】
さらに、押し付け工程において、モールドを樹脂層に押し付ける際の最大圧力は、０．０１ＭＰａ以上、１ＭＰａ以下であることが好ましい。これにより、硬化前の樹脂を押し広げて、樹脂の不要分をモールドの凹凸パターンと半導体層の間から押し出すことができると共に、半導体層やIII-V族半導体基板に転位等の結晶欠陥が生じるのを抑制することができる。
【００１４】
さらに、本発明に係るIII-V族半導体光デバイスの製造方法において、微細構造は、回折格子であることが好ましい。これにより、回折格子を有するIII-V族半導体光デバイスを製造することができる。
【発明の効果】
【００１５】
本発明によれば、ナノインプリント法によって微細構造を形成する工程を含むIII-V族半導体光デバイスの製造方法であって、微細構造の形状のばらつきを低減させることが可能なIII-V族半導体光デバイスの製造方法が提供される。
【図面の簡単な説明】
【００１６】
【図１】図１は、本実施形態のIII-V族半導体光デバイスの製造方法を示すフローチャートである。
【図２】図２は、ナノインプリント工程の詳細を示すフローチャートである。
【図３】図３（Ａ）は、半導体層形成工程における断面を示す図である。図３（Ｂ）は、半導体形成工程を示す平面図である。
【図４】図４（Ａ）は、モールド準備工程で準備されるモールドの断面を示す図である。図４（Ｂ）は、モールド準備工程で準備されるモールドの平面図である。図４（Ｃ）は、モールド準備工程で準備されるモールドの断面を示す図である。
【図５】図５は、対向工程を示す模式的な断面の図である。
【図６】図６は、モールド高さ分布測定工程を示す模式的な断面の図である。
【図７】図７は、半導体層高さ分布測定工程を示す模式的な断面の図である。
【図８】図８は、樹脂層形成工程を示す模式的な断面の図である。
【図９】図９は、相対位置関係決定工程を示す模式的な断面の図である。
【図１０】図１０は、押し付け工程における断面を示す図である。
【図１１】図１１は、離間工程における断面を示す図である。
【図１２】図１２は、繰り返し工程における断面を示す図である。
【図１３】図１３は、回折格子形成工程における断面を示す図である。
【図１４】図１４は、実施形態に係る製造方法により製造される分布帰還型半導体レーザを一部破断して示す斜視図である。
【発明を実施するための形態】
【００１７】
以下、実施の形態に係るIII-V族半導体光デバイスの製造方法について、添付図面を参照しながら詳細に説明する。なお、各図面において、可能な場合には同一要素には同一符号を用いる。また、図面中の構成要素内及び構成要素間の寸法比は、図面の見易さのため、それぞれ任意となっている。
【００１８】
本実施形態のIII-V族半導体光デバイスの製造方法として、微細構造としての回折格子を有する分布帰還型半導体レーザの製造方法について説明する。
【００１９】
図１は、本実施形態のIII-V族半導体光デバイスの製造方法を示すフローチャートである。図１に示すように、本実施形態のIII-V族半導体光デバイスの製造方法は、半導体層形成工程Ｓ１と、ナノインプリント法によって回折格子を形成するナノインプリント工程Ｓ３と、を有している。
【００２０】
図２は、ナノインプリント工程の詳細を示すフローチャートである。図２に示すように、ナノインプリント工程Ｓ３においては、モールドを準備するモールド準備工程Ｓ３−１と、モールドと半導体層とを対向させる対向工程Ｓ３−３と、モールドの高さ分布の測定を行うモールド高さ分布測定工程Ｓ３−５と、半導体層の表面の高さ分布を測定する半導体層高さ分布測定工程Ｓ３−７と、半導体層上に樹脂層を形成する樹脂層形成工程Ｓ３−９と、モールドとIII-V族半導体基板との相対位置関係を決定する相対位置関係決定工程Ｓ３−１１と、モールドの凹凸パターンを樹脂層に押し付ける押し付け工程Ｓ３−１３と、樹脂層を硬化させる硬化工程Ｓ３−１５と、モールドと樹脂層とを離間させる離間工程Ｓ３−１７と、ナノインプリントを行う領域が残っているか否かを判定する判定工程Ｓ３−１９と、樹脂層をマスクとして半導体層をエッチングする回折格子形成工程Ｓ３−２１と、を行うことができる。以下、これらの工程の詳細について説明する。
【００２１】
（半導体層形成工程）
図３（Ａ）は、半導体層形成工程における断面を示す図である。図３（Ｂ）は、半導体層形成工程を示す平面図である。
【００２２】
図３（Ａ）に示すように、半導体層形成工程Ｓ１においては、例えば有機金属気相成長法によって、III-V族半導体基板３上に、第１クラッド層５、第１光閉じ込め層７、活性層９、第２光閉じ込め層１１、及び、半導体層１５をこの順に形成する。第１クラッド層５、第１光閉じ込め層７、活性層９、及び、第２光閉じ込め層１１で積層体１３となる。なお、図３（Ａ）においては、直交座標系２が示されており、III-V族半導体基板３の厚さ方向にＺ軸を設定し、それと垂直な方向にＸ軸とＹ軸をそれぞれ設定している。図３（Ａ）以降の各図においても、必要に応じて直交座標系２を示している。
【００２３】
III-V族半導体基板３は、第１導電型（例えばｎ型）の半導体基板であり、ＩｎＰやＧａＮ等のIII-V族化合物半導体からなる。第１クラッド層５は、第１導電型の例えばＩｎＰやＧａＮ等のIII-V族化合物半導体からなる。第１光閉じ込め層７は、第１導電型の例えばＧａＩｎＡｓＰ等のIII−V族化合物半導体からなる。活性層９は、例えば、ＭＱＷ（多重量子井戸）構造やＳＱＷ（単一量子井戸）構造を有する。活性層９は、例えば、ＧａＩｎＡｓＰやＡｌＧａＩｎＡｓ等のIII-V族化合物半導体からなる。第２光閉じ込め層１１は、第２導電型（第１導電型がｎ型の場合、ｐ型）の例えばＧａＩｎＡｓＰ等のIII−V族化合物半導体からなる。半導体層１５は、第２導電型の例えばＧａＩｎＡｓＰ等のIII−V族化合物半導体からなる。半導体層１５には、後の工程において、回折格子１５Ｐが形成される（図１４参照）。なお、第１光閉じ込め層７及び第２光閉じ込め層１１を形成しなくてもよい。
【００２４】
また、図３（Ｂ）に示すように、半導体層１５は、複数の仮想領域１５Ａを有している。後述のように、複数の仮想領域１５Ａのそれぞれについて、順にナノインプリントが行われる。III-V族半導体基板３が例えば直径２インチの円板形状である場合、仮想領域１５ＡのＸ軸方向の長さ及びＹ軸方向の長さは、例えばそれぞれ６ｍｍ及び８ｍｍとすることができる。
【００２５】
（ナノインプリント工程）
次に、ナノインプリント工程Ｓ３において行うことができる各工程について説明する。
【００２６】
（モールド準備工程）
図４（Ａ）及び図４（Ｃ）は、モールド準備工程で準備されるモールドの断面を示す図であり、図４（Ｂ）は、モールド準備工程で準備されるモールドの平面図である。
【００２７】
図４（Ａ）及び図４（Ｂ）に示すように、モールド準備工程Ｓ３−１で準備されるモールド３０は、ＸＹ平面に平行に広がる矩形の平板状の平板部３０Ｂと、平板部３０ＢのＺ軸負側の面の一部に形成され、ＸＹ平面に平行に広がる矩形の平板状のメサ部３０Ｒを有している。メサ部３０ＲのＺ軸負側のパターン面３０Ｍの全面には、回折格子１５Ｐ（図１４参照）のための凹凸パターン３０Ｐが形成されている。
【００２８】
凹凸パターン３０Ｐは、本実施形態では、ライン形状とスペース形状が交互に周期的に並んだラインアンドスペース形状をなしている。具体的には、凹凸パターン３０Ｐは、Ｙ軸に沿って延び、それぞれＸ軸方向の幅及びＺ軸方向の高さが同一の複数のライン部３０Ｌと、Ｙ軸に沿って延び、それぞれＸ軸方向の幅及びＺ軸方向の高さが同一の複数のスペース部３０Ｓを有しており、ライン部３０Ｌとスペース部３０Ｓが交互にＸ軸方向に配置された形状をなしている。複数のライン部３０Ｌは、凹凸パターン３０Ｐの凸部に対応し、複数のスペース部３０Ｓは、凹凸パターン３０Ｐの凹部に対応する。ライン部３０ＬのＺ軸方向の高さは、例えば１００ｎｍ〜２００ｎｍとすることができる。凹凸パターン３０Ｐの周期、即ち、一つのライン部３０ＬのＸ軸方向の幅と一つのスペース部３０ＳのＸ軸方向の幅の合計値は、例えば１５０ｎｍ〜２５０ｎｍとすることができる。
【００２９】
凹凸パターン３０ＰのＸ軸方向の幅Ｘ３０Ｐと、Ｙ軸方向の幅Ｙ３０Ｐは、仮想領域１５ＡのＸ軸方向の長さ及びＹ軸方向の長さ（図３（Ｂ）参照）と略同一であり、例えばそれぞれ６ｍｍ及び８ｍｍとすることができる。
【００３０】
メサ部３０ＲのＺ軸方向の高さは、例えば１５μｍとすることができる。平板部３０ＢのＸ軸方向の長さ及びＹ軸方向の長さは、例えばそれぞれ２０ｍｍ〜１００ｍｍ及び２０ｍｍ〜１００ｍｍとすることができ、Ｚ軸方向の厚さは、例えば１ｍｍ〜３０ｍｍとすることができる。
【００３１】
モールド３０は、例えば石英で構成されている。上述のような形状のモールド３０は、例えば、平板状の石英基板を用意し、これをフォトリソグラフィー法でエッチングすることによって得られる。表面の平坦度が非常に高い平板状の石英基板が入手可能であるため、それを加工して形成したパターン面３０Ｍや平板部３０Ｂの面の平坦度も高くすることができるが、それでもパターン面３０Ｍや平板部３０Ｂの面にはある程度の凹凸が存在する。図４（Ｃ）は、そのような凹凸を強調したモールドの断面を示す図である。図４（Ｃ）に示すように、パターン面３０Ｍにはある程度のＺ軸方向の凹凸があるため、パターン面３０Ｍは完全な平坦とはならず、曲面状になる。このパターン面３０Ｍの凹凸のＺ軸方向の大きさは、例えばＸＹ平面に沿った方向６ｍｍ当たり、３５ｎｍ程度存在する場合がある。そのため、凹凸パターン３０Ｐのライン部３０ＬのＺ軸負側の先端位置は、ある程度ばらついてしまう。
【００３２】
（対向工程）
図５は、対向工程を示す模式的な断面の図である。図５に示すように、対向工程Ｓ３−３では、モールド３０と、積層体１３及び半導体層１５が形成されたIII-V族半導体基板３を、ナノインプリント装置５０内に入れる。ナノインプリント装置５０は、モールド支持部５１と基板支持部５３とを備えている。また、ナノインプリント装置５０は、後の工程で使用される高さ分布測定器５５、５７を備えている。モールド３０をモールド支持部５１によって支持し、III-V族半導体基板３を基板支持部５３によって支持することにより、モールド３０と半導体層１５とがＺ軸方向（第１方向）に離間するように、モールド３０の凹凸パターン３０Ｐと、半導体層１５の表面１５Ｓのうちの一部１５ＡＳとを対向させる。表面１５Ｓのうちの一部１５ＡＳとは、複数の仮想領域１５Ａのうちの一つの表面を意味する。
【００３３】
この対向行程が行われることにより、モールド３０内のＸＹ平面と平行な第１仮想面３０Ｉと、III-V族半導体基板３内の第２仮想面３Ｉは、平行となる。
【００３４】
（モールド高さ分布測定工程）
図６は、モールド高さ分布測定工程を示す模式的な断面の図であり、モールド３０がモールド支持部５１によって支持された状態を示している。図６に示すように、モールド高さ分布測定工程Ｓ３−５では、高さ分布測定器５５を用いて、モールド３０の凹凸パターン３０Ｐの高さ分布を測定する。具体的には、例えば高さ分布測定器５５をＸＹ平面内で走査しながら凹凸パターン３０Ｐにおける複数の測定点３０Ｃまでの距離を測定することによって、直交座標系２における複数の測定点３０Ｃの座標（Ｘ、Ｙ、Ｚ）をそれぞれ算出する。高さ分布測定器５５としては、例えば、エアゲージ近接センサや、レーザ測長器を用いることができる。
【００３５】
（半導体層高さ分布測定工程）
図７は、半導体層高さ分布測定工程を示す模式的な断面の図であり、III-V族半導体基板３が基板支持部５３によって支持された状態を示している。図７においては、III-V族半導体基板３の表面３Ｓの凹凸を強調して示している。図７に示すように、III-V族半導体基板３の表面３Ｓには、ある程度の凹凸が存在する。シリコン基板においては、その表面の平坦度が非常に高い基板が入手可能であるが、シリコン基板の表面の平坦度と比較すると、化合物半導体からなるIII−V族半導体基板３の表面３Ｓの平坦度は非常に低くなる。そのため、積層体１３の表面１３Ｓの平坦度も低くなり、半導体層１５の表面１５Ｓの平坦度も低くなる。
【００３６】
図７に示すように、半導体層高さ分布測定工程Ｓ３−７では、高さ分布測定器５７を用いて、半導体層１５の表面１５Ｓのうち、少なくとも上述の対向工程Ｓ３−３においてモールド３０の凹凸パターン３０Ｐと対向させた半導体層１５の表面１５Ｓの上記一部１５ＡＳの高さ分布を測定する。具体的には、例えば高さ分布測定器５７をＸＹ平面内で走査しながら表面１５Ｓの上記一部１５ＡＳにおける複数の測定点１５Ｃまでの距離を測定することによって、直交座標系２における複数の測定点１５Ｃの座標（Ｘ、Ｙ、Ｚ）をそれぞれ算出する。高さ分布測定器５７による高さ分布の測定は、上述のモールド高さ分布測定工程Ｓ３−５における高さ分布測定器５５による高さ分布の測定と、共通の座標系を用いて行われる。そのため、半導体層高さ分布測定工程Ｓ３−７後には、モールド３０の凹凸パターン３０Ｐと、半導体層１５の表面１５Ｓの一部１５ＡＳとの相対的な位置関係を算出することが可能となる。
【００３７】
なお、半導体層高さ分布測定工程Ｓ３−７においては、上述の対向工程Ｓ３−３においてモールド３０の凹凸パターン３０Ｐと対向させた半導体層１５の表面１５Ｓの上記一部１５ＡＳに加え、半導体層１５の表面１５Ｓの他の部分の高さ分布を測定してもよい。例えば、半導体層１５の表面１５Ｓ全体の高さ分布を測定することができる。高さ分布測定器５７としては、高さ分布測定器５５と同様に、例えば、エアゲージ近接センサや、レーザ測長器を用いることができる。なお、高さ分布測定器５５と高さ分布測定器５７は、同一の高さ分布測定器であってもよい。
【００３８】
（樹脂層形成工程）
図８は、樹脂層形成工程を示す模式的な断面の図である。図８に示すように、樹脂層形成工程Ｓ３−９では、例えばスピン塗布法によって、半導体層１５上に樹脂層１７を形成する。樹脂層１７としては、熱可塑性樹脂や紫外線硬化性樹脂を用いることができる。樹脂層１７の厚さは、特に制限されないが、例えば０．１μｍ〜０．５μｍとすることができる。
【００３９】
（相対位置関係決定工程）
図９は、相対位置関係決定工程を示す模式的な断面の図である。図９に示すように、相対位置関係決定工程Ｓ３−１１では、モールド３０内の第１仮想面３０Ｉと、III-V族半導体基板３内の第２仮想面３Ｉとがなす相対角度を、対向工程Ｓ３−３直後の状態である平行から仮想的に変更すると共に、モールド３０の凹凸パターン３０Ｐを、半導体層１５の表面１５Ｓのうちの上記一部１５ＡＳ上の樹脂層１７Ａに仮想的に押し付けた場合を想定する。例えばモールド３０の凹凸パターン３０Ｐの中心位置のＸＹ座標と、表面１５Ｓのうちの上記一部１５ＡＳの中心位置のＸＹ座標を一致させながら、それらの中心位置のＺ軸方向の距離を短くすると共に、第１仮想面３０Ｉと第２仮想面３Ｉとがなす相対角度を変更した場合を想定する。このようにして、モールド３０とIII-V族半導体基板３とを、ある相対位置関係を満たすように移動させた場合を想定する。
【００４０】
第１仮想面３０Ｉと第２仮想面３Ｉとがなす相対角度の変更は、例えばモールド３０のパターン面３０Ｍの平均平面と、表面１５Ｓの上記一部１５ＡＳの平均平面とが、平行になるように、又は平行に近づくように変更することで行うことができる。パターン面３０Ｍの平均平面は、例えば、上述のモールド高さ分布測定工程Ｓ３−５で測定したモールド３０の凹凸パターン３０Ｐの高さ分布から、最小二乗法等のフィッティング法によってフィッティングした平面とすることができる。同様に、表面１５Ｓの上記一部１５ＡＳの平均平面は、例えば、上述の半導体層高さ分布測定工程Ｓ３−７で測定した表面１５Ｓの上記一部１５ＡＳの高さ分布から、最小二乗法等のフィッティング法によってフィッティングした平面とすることができる。
【００４１】
そして、上述のモールド高さ分布測定工程Ｓ３−５で測定したモールド３０の凹凸パターン３０Ｐの高さ分布、及び、半導体層高さ分布測定工程Ｓ３−７で測定した半導体層１５の表面１５Ｓの上記一部１５ＡＳの高さ分布に基づいて、凹凸パターン３０Ｐの複数のライン部３０Ｌに対応して形成される樹脂層１７の残膜厚さＲ１７Ａ、Ｒ１７Ｂ、Ｒ１７Ｃ、Ｒ１７Ｄ、Ｒ１７Ｅのばらつき量を計算する。その後、このばらつき量が、予め定めた所定量以下であるか否かを判定する。このばらつき量が予め定めた所定量より大きい場合、モールド３０とIII-V族半導体基板３との相対位置関係をさらに変更する工程と、樹脂層１７の残膜厚さＲ１７Ａ、Ｒ１７Ｂ、Ｒ１７Ｃ、Ｒ１７Ｄ、Ｒ１７Ｅのばらつき量を計算する工程とを、このばらつき量が予め定めた所定量以下になるまで繰り返す。
【００４２】
このばらつき量の所定量は、モールド３０の凹凸パターン３０Ｐの凸部のＺ軸方向の高さ分布の高低差と半導体層１５の表面１５Ｓの上記一部１５ＡＳの高さ分布の高低差に応じて決定することができる。例えば、本実施形態においてライン部３０ＬのＺ軸方向の高さ分布（図４（Ａ）参照）の高低差及び表面１５Ｓのうちの上記一部１５ＡＳの高さ分布の高低差がそれぞれ３５ｎｍ及び３５ｎｍの時、樹脂層１７の残膜厚さＲ１７Ａ、Ｒ１７Ｂ、Ｒ１７Ｃ、Ｒ１７Ｄ、Ｒ１７Ｅのばらつき量の所定量は３５ｎｍ〜７０ｎｍとすることができる。このようにして、このばらつき量がめ定めた所定量以下になるようなモールド３０とIII-V族半導体基板３との相対位置関係を決定する。モールド３０とIII-V族半導体基板３とが決定された相対位置関係を満たす場合、図９に示すように、第１仮想面３０Ｉと第２仮想面３Ｉとがなす相対角度はθｍとなる。本実施形態では、モールド３０とIII-V族半導体基板３とが決定された相対位置関係を満たす場合、第１仮想面３０ＩはＸ軸及びＹ軸と平行であり、第２仮想面３ＩはＸ軸とθｍの角度をなしＹ軸と平行であるが、第２仮想面３Ｉは一般的にはＹ軸とも非平行となる。
【００４３】
（押し付け工程）
図１０は、押し付け工程における断面を示す図である。図１０に示すように、押し付け工程Ｓ３−１３では、モールド３０とIII-V族半導体基板３とが、上述の相対位置関係決定工程Ｓ３−１１において決定された相対位置関係になるように、半導体層１５の表面１５Ｓの上記一部１５ＡＳ上の樹脂層１７Ａにモールド３０の凹凸パターン３０Ｐを押し付ける。これは具体的には、以下のようにして行うことができる。
【００４４】
まず、モールド３０の凹凸パターン３０Ｐの中心位置のＸＹ座標と、表面１５Ｓのうちの上記一部１５ＡＳの中心位置のＸＹ座標を一致させる。そして、第１仮想面３０Ｉと第２仮想面３Ｉとがなす相対角度がθｍとなるように、モールド支持部５１と基板支持部５３の少なくともいずれかを傾ける。図１０では、基板支持部５３のみを傾けることにより、第１仮想面３０Ｉと第２仮想面３Ｉとがなす相対角度をθｍとした状態を示している。モールド支持部５１と基板支持部５３は公知の方法によって所定角度傾けることができる。例えば、モールド支持部５１と基板支持部５３に接続されたステッピングモーターやピエゾアクチュエーターによってモールド支持部５１と基板支持部５３を所定角度傾けることができる。
【００４５】
次に、第１仮想面３０Ｉと第２仮想面３Ｉとがなす相対角度をθｍに保ったまま、モールド３０をＺ軸負側に移動させて、上記一部１５ＡＳ上の樹脂層１７Ａにモールド３０の凹凸パターン３０Ｐを押し付ける。このようにして、モールド３０とIII-V族半導体基板３とが上述の相対位置関係決定工程Ｓ３−１１において決定された相対位置関係になるように、上記一部１５ＡＳ上の樹脂層１７Ａにモールド３０の凹凸パターン３０Ｐを押し付けることができる。なお、樹脂層１７として熱可塑性樹脂を用いた場合、樹脂層１７Ａにモールド３０の凹凸パターン３０Ｐを押し付ける前に、樹脂層１７Ａをそのガラス転移温度以上に加熱する。
【００４６】
上記一部１５ＡＳ上の樹脂層１７Ａにモールド３０の凹凸パターン３０Ｐを押し付ける際には、モールド３０と半導体層１５とが接触しないようにすることが好ましい。これにより、モールド３０を樹脂層１７Ａに押し付けた際、モールド３０と半導体層１５の間にある樹脂層１７は、モールド３０から半導体層１５やIII-V族半導体基板３に伝わる圧力を緩和する緩衝層として機能する。その結果、半導体層１５やIII-V族半導体基板３に伝わる圧力によって、半導体層１５やIII-V族半導体基板３に転位等の結晶欠陥が生じるのを抑制することができる。
【００４７】
また、半導体層１５の表面１５Ｓの上記一部１５ＡＳ上の樹脂層１７Ａにモールド３０の凹凸パターン３０Ｐを押し付ける際の最大圧力は、０．０１ＭＰａ以上、１ＭＰａ以下であることが好ましい。この最大圧力が０．０１ＭＰａ以上であれば、硬化前の樹脂を押し広げて、樹脂の不要分を凹凸パターン３０Ｐと半導体層１５ＡＳの間から押し出すことができるからであり、１ＭＰａ以下であれば、半導体層１５やIII-V族半導体基板３に転位等の結晶欠陥が生じるのを抑制することができるからである。
【００４８】
（硬化工程）
次に、上記一部１５ＡＳ上の樹脂層１７Ａにモールド３０の凹凸パターン３０Ｐを押し付けた状態で、半導体層１５の表面１５Ｓの上記一部１５ＡＳ上の樹脂層１７Ａを硬化させる。これは、樹脂層１７として紫外線硬化性樹脂を用いた場合、上記一部１５ＡＳ上の樹脂層１７Ａに紫外線を照射することにより行うことができ、樹脂層１７として熱可塑性樹脂を用いた場合、半導体層１５の表面１５Ｓの上記一部１５ＡＳ上の樹脂層１７Ａの温度をそのガラス転移温度以下とすることにより行うことができる。
【００４９】
（離間工程）
図１１は、離間工程における断面を示す図である。図１１に示すように、離間工程Ｓ３−１７では、上記硬化工程後にモールド３０と樹脂層１７とを離間させる。これにより、半導体層１５の表面１５Ｓの上記一部１５ＡＳには、モールド３０の凹凸パターン３０Ｐが転写される。このようにして、上記一部１５ＡＳ上の樹脂層１７Ａに、ラインアンドスペースパターン１７Ｐが形成される。
【００５０】
（判定工程）
図１２は、判定工程における断面を示す図である。図１２に示すように、判定工程Ｓ３−１９では、半導体層１５の表面１５の他の一部１５ＡＳに、ナノインプリントを行う領域が残っているか否かを判定する。そのような領域が残っている場合、次にナノインプリントを行うべき表面１５の他の一部１５ＡＳについて、上述の相対位置関係決定工程Ｓ３−１１と、押し付け工程Ｓ３−１３と、硬化工程Ｓ３−１５と、離間工程Ｓ３−１７をこの順に行う。なお、次にナノインプリントを行うべき表面１５の他の一部１５ＡＳについて、上述の半導体層高さ分布測定工程Ｓ３−７において高さ分布の測定を行っていない場合、相対位置関係決定工程Ｓ３−１１の前に、次にナノインプリントを行うべき表面１５の他の一部１５ＡＳについて半導体層高さ分布測定工程Ｓ３−７を行う。このようにして、表面１５Ｓの他の一部１５ＡＳ上の樹脂層１７Ａのそれぞれについて、ラインアンドスペースパターン１７Ｐを形成する。
【００５１】
（回折格子形成工程）
図１３は、回折格子形成工程における断面を示す図である。図１３に示すように、回折格子形成工程Ｓ３−２１では、例えば反応性イオンエッチング法によって、樹脂層１７をマスクとして半導体層１５をエッチングする。すると、樹脂層１７のうち残膜の厚さが薄い領域ほど、その下の半導体層１５は早く露出して深くエッチングされる。これにより、半導体層１５には、樹脂層１７のラインアンドスペース形状が転写されて回折格子１５Ｐが形成される。回折格子１５Ｐ形成後に残った樹脂層１７は、次の工程に移る前に、例えば反応性プラズマエッチング等により除去される。
【００５２】
これらの工程の後に、図１４に示すように、例えば有機金属気相成長法によって、回折格子１５Ｐを形成した半導体層１５上に埋め込み層２１を形成する。埋め込み層２１は回折格子１５Ｐを埋め込んでいる。また、埋め込み層２１は、第２導電型の例えばＩｎＰ等のIII−Ｖ族化合物半導体からなる。埋め込み層２１は、半導体層１５と同様の材料から構成されていてもよいし、異なる材料から構成されていてもよい。半導体層１５と埋め込み層２１とで、第２クラッド層２３となる。
【００５３】
その後、第２クラッド層２３、第２光閉じ込め層１１、活性層９、第１光閉じ込め層７、及び第１クラッド層５をウェットエッチングすることにより半導体メサを形成する。さらに、その半導体メサを埋め込むメサ埋め込み層３１を形成した後、メサ埋め込み層３１及び第２クラッド層２３上に第３クラッド層２５を形成する。メサ埋め込み層３１は、例えばＦｅがドープされたＩｎＰ等の半絶縁性III-V族化合物半導体からなる。メサ埋め込み層３１は、第１導電型のＩｎＰ等からなるIII-V族化合物半導体層及び第２導電型のＩｎＰ等からなるIII-V族化合物半導体層とが積層された積層構造を有してもよい。第３クラッド層２５は、例えば第２導電型のＩｎＰ等のIII-V族化合物半導体からなる。なお、第３クラッド層２５を形成しなくてもよい。その後、第３クラッド層２５上に、コンタクト層２７及び上部電極２９をこの順に形成する。コンタクト層２７は、例えば第２導電型のＧａＩｎＡｓ等のIII-V族化合物半導体からなる。上部電極２９は、例えばＴｉ／Ｐｔ／Ａｕからなる積層構造を有する。また、III-V族半導体基板３の裏面上に下部電極３３を形成する。下部電極３３は、例えばＡｕＧｅＮｉ合金からなる。上述の各工程を経ることによって、回折格子１５Ｐを有する分布帰還型半導体レーザ４０を製造することができる。
【００５４】
上述のような本実施形態の分布帰還型半導体レーザ４０の製造方法によれば、半導体層１５の表面１５Ｓの一部１５ＡＳ上の樹脂層１７Ａにモールド３０の凹凸パターン３０Ｐを実際に押し付ける前に、第１仮想面３０Ｉと第２仮想面３Ｉとがなす相対角度を変更すると共に、モールド３０の凹凸パターン３０Ｐを半導体層１５の表面１５Ｓの一部１５ＡＳ上の樹脂層１７Ａに押し付けた場合を仮想し、その際に樹脂層１７の残膜厚さＲ１７Ａ、Ｒ１７Ｂ、Ｒ１７Ｃ、Ｒ１７Ｄ、Ｒ１７Ｅのばらつきが所定量以下となるようなモールド３０とIII-V族半導体基板３との相対位置関係を求めている（図９参照）。その後、モールド３０とIII-V族半導体基板３がそのような相対位置関係になるように、モールド３０の凹凸パターン３０Ｐを半導体層１５の表面１５Ｓの一部１５ＡＳ上の樹脂層１７Ａに押し付けている（図１０参照）。
【００５５】
例えば、仮に上述の実施形態において第１仮想面３０Ｉと第２仮想面３Ｉとが平行な状態のまま、モールド３０の凹凸パターン３０Ｐを半導体層１５の表面１５Ｓの一部１５ＡＳ上の樹脂層１７Ａに押し付けると、III-V族半導体基板３の表面３Ｓの高さ分布に起因して、樹脂層１７の残膜厚さＲ１７Ａ、Ｒ１７Ｂ、Ｒ１７Ｃ、Ｒ１７Ｄ、Ｒ１７Ｅのばらつきは大きくなってしまう。それに対して、上述の実施形態では、モールド３０の凹凸パターン３０Ｐを半導体層１５の表面１５Ｓの一部１５ＡＳ上の樹脂層１７Ａに押し付けたと想定した場合の樹脂層１７の残膜厚さＲ１７Ａ、Ｒ１７Ｂ、Ｒ１７Ｃ、Ｒ１７Ｄ、Ｒ１７Ｅのばらつきが所定量以下となるようなモールド３０とIII-V族半導体基板３がそのような相対位置関係を決定することにより、半導体層１５の表面１５Ｓの一部１５ＡＳについて、局所的に凹凸パターン３０Ｐとの平行化を仮想的に行っている。
【００５６】
そのため、III-V族半導体基板３の表面３Ｓに高さ分布があっても、実際に形成される樹脂層の残膜の厚さＲ１７Ａ、Ｒ１７Ｂ、Ｒ１７Ｃ、Ｒ１７Ｄ、Ｒ１７Ｅのばらつきを所定量以下とすることができる。その結果、回折格子１５Ｐの形状のばらつきを低減させることが可能である（図１３及び図１４参照）。
【００５７】
本発明は上述の実施形態に限定されず、様々な変形態様が可能である。
【００５８】
例えば、上述の実施形態では、回折格子１５Ｐを第２クラッド層２３内に形成したが、他の半導体層、例えば、第１クラッド層５内に回折格子１５Ｐを形成してもよい（図１４参照）。
【００５９】
また、上述の実施形態では、微細構造として回折格子１５Ｐを有する分布帰還型半導体レーザの製造方法について説明したが、微細構造は、例えば、２次元フォトニック結晶等であってもよい。
【００６０】
また、本発明は、微細構造として２次元フォトニック結晶を有する発光ダイオード、面発光レーザ、又は、光導波路の製造方法に適用することも可能である。
【符号の説明】
【００６１】
３・・・III-V族半導体基板、３Ｉ・・・第２仮想面、１５・・・半導体層、１５Ｓ・・・半導体層の表面、１５ＡＳ・・・半導体層の表面の一部、１７・・・樹脂層、３０・・・モールド、３０Ｐ・・・モールドの凹凸パターン、３０Ｉ・・・第１仮想面、４０・・・分布帰還型半導体レーザ（III-V族半導体光デバイス）、Ｒ１７Ａ、Ｒ１７Ｂ、Ｒ１７Ｃ、Ｒ１７Ｄ、Ｒ１７Ｅ・・・樹脂層の残膜厚さ、Ｓ１・・・半導体層形成工程、Ｓ３・・・ナノインプリント工程、Ｓ３−１・・・モールド準備工程、Ｓ３−３・・・対向工程、Ｓ３−５・・・モールド高さ分布測定工程、Ｓ３−７・・・半導体層高さ分布測定工程、Ｓ３−９・・・樹脂層形成工程、Ｓ３−１１・・・相対位置関係決定工程、Ｓ３−１３・・・押し付け工程、Ｓ３−１５・・・硬化工程、Ｓ３−１７・・・離間工程、Ｓ３−１９・・・繰り返し工程、Ｓ３−２１・・・回折格子形成工程。
【図１】
2010263124.tif 000003
【図２】
2010263124.tif 000004
【図３】
2010263124.tif 000005
【図４】
2010263124.tif 000006
【図５】
2010263124.tif 000007
【図６】
2010263124.tif 000008
【図７】
2010263124.tif 000009
【図８】
2010263124.tif 000010
【図９】
2010263124.tif 000011
【図１０】
2010263124.tif 000012
【図１１】
2010263124.tif 000013
【図１２】
2010263124.tif 000014
【図１３】
2010263124.tif 000015
【図１４】
2010263124.tif 000016