(57)【要約】【課題】適用される製品に応じた所望の特性が精度よく得られる半導体装置と、その製造方法を提供する。【解決手段】ＰＩＮダイオードは、ｎ-ドリフト層６、ｐアノード層８、ｎバッファ層１２、ｎ+層１６、表面電極および裏面電極を備えている。ｎ+層１６の不純物濃度は、階段状のプロファイルを有し、第２主表面から所定の深さにわたりほぼ一定とされる。ｎバッファ層１２の不純物濃度は、ｎ+層１６からｎ-ドリフト層６にかけて緩やかに減少する。ｎ-ドリフト層６の不純物濃度は、半導体基板の不純物濃度を反映して、深さ方向に対してほぼ一定となる。ｐアノード層８の不純物濃度は、第１主表面からｎ-ドリフト層６にかけて比較的急峻に減少する。【選択図】図３
2010040562.tif 000002
【特許請求の範囲】
【請求項１】
互いに対向する第１主表面および第２主表面を有する第１導電型の半導体基板と、
前記半導体基板の前記第１主表面側に形成された第２導電型のアノード部と、
前記半導体基板の前記第２主表面側に形成された第１導電型のカソード部と、
前記アノード部および前記カソード部の少なくとも一方に形成され、前記半導体基板の表面から第１の深さにわたり対応する所定導電型の不純物を導入し、前記表面から前記所定導電型の不純物が導入された前記半導体基板の領域を含む、前記第１の深さよりも深い第２の深さにわたる所定の領域を溶融することにより、前記表面から前記第２の深さにわたって前記所定導電型の不純物の濃度を均一にした階段状の不純物濃度プロファイルを有する階段状不純物層と
を備えた、半導体装置。
【請求項２】
前記階段状不純物層は前記カソード部に形成された、請求項１記載の半導体装置。
【請求項３】
前記アノード部の不純物濃度と前記階段状不純物層の不純物濃度によって、順バイアス状態におけるオン抵抗が調整される、請求項２記載の半導体装置。
【請求項４】
オン状態では、前記アノード部の側のキャリア濃度よりも前記カソード部の側のキャリア濃度が高くなるように不純物濃度が調整された、請求項２記載の半導体装置。
【請求項５】
前記階段状不純物層は前記第２主表面において選択的に形成された、請求項２〜４のいずれかに記載の半導体装置。
【請求項６】
前記カソード部は、前記階段状不純物層と前記第１導電型の前記半導体基板の領域との間に形成され、前記階段状不純物層から前記半導体基板の領域にわたり第１導電型の不純物濃度が徐々に減少するバッファ層を含む、請求項２〜５のいずれかに記載の半導体装置。
【請求項７】
前記半導体基板の領域と前記バッファ層との境界部分において、オン状態におけるキャリア濃度が、前記境界部分における不純物濃度に対して最も高くなるように設定された、請求項６記載の半導体装置。
【請求項８】
前記アノード部は、不純物濃度が前記第１主表面から所定の深さにかけて徐々に減少するように形成された、請求項２〜７のいずれかに記載の半導体装置。
【請求項９】
前記階段状不純物層は前記アノード部に形成された、請求項１記載の半導体装置。
【請求項１０】
前記アノード部は、前記階段状不純物層と前記第１導電型の前記半導体基板の領域との間に形成され、前記階段状不純物層から前記半導体基板の領域にわたり第２導電型の不純物濃度が徐々に減少するアノード層を含む、請求項９記載の半導体装置。
【請求項１１】
前記階段状不純物層は、前記第１主表面において選択的に形成された、請求項９または１０に記載の半導体装置。
【請求項１２】
前記階段状不純物層は、前記カソード部にカソード側階段状不純物層として形成され、前記アノード部にアノード側階段状不純物層として形成された、請求項１記載の半導体装置。
【請求項１３】
前記アノード部は、前記アノード側階段状不純物層と前記第１導電型の前記半導体基板の領域との間に形成され、前記アノード側階段状不純物層から前記半導体基板の領域にわたり第２導電型の不純物濃度が徐々に減少するアノード層を含み、
前記カソード部は、前記カソード側階段状不純物層と前記第１導電型の前記半導体基板の領域との間に形成され、前記カソード側階段状不純物層から前記半導体基板の領域にわたり第１導電型の不純物濃度が徐々に減少するバッファ層を含む、請求項１２記載の半導体装置。
【請求項１４】
第１導電型の半導体基板の第１主表面側にアノード部を形成する工程と、
前記半導体基板の前記第１主表面と対向する第２主表面側にカソード部を形成する工程と
を備え、
前記アノード部を形成する工程および前記カソード部を形成する工程の少なくともいずれかの工程は、
前記半導体基板の表面に、前記表面から第１の深さにわたり対応する所定導電型の不純物を導入する工程と、
前記表面から前記所定導電型の不純物が導入された前記半導体基板の領域を含む、前記第１の深さよりも深い第２の深さにわたる所定の領域を溶融することにより、前記表面から前記第２の深さにわたって前記所定導電型の不純物の濃度を均一にして階段状の不純物濃度プロファイルを有する階段状不純物層を形成する階段状不純物層形成工程と
を備えた、半導体装置の製造方法。
【請求項１５】
前記階段状不純物層形成工程では、前記階段状不純物層は第１導電型の階段状不純物層として前記第２表面側に形成される、請求項１４記載の半導体装置の製造方法。
【請求項１６】
前記カソード部を形成する工程は、
前記第２主表面から第１導電型の不純物を導入する工程と、
熱処理を施すことにより、前記第２主表面から所定の深さにわたり不純物濃度が徐々に減少する第１導電型のバッファ層を形成する工程と
を備え、
前記階段状不純物層形成工程は、前記バッファ層を形成する工程の後に行なわれる、請求項１５記載の半導体装置の製造方法。
【請求項１７】
前記階段状不純物層形成工程では、前記階段状不純物層は第２導電型の階段状不純物層として前記第１表面側に形成される、請求項１４記載の半導体装置の製造方法。
【請求項１８】
前記アノード部を形成する工程は、
前記第１主表面から第２導電型の不純物を導入する工程と、
熱処理を施すことにより、前記第１主表面から所定の深さにわたり不純物濃度が徐々に減少する第２導電型のアノード層を形成する工程と
を備え、
前記階段状不純物層形成工程は、前記アノード層を形成する工程の後に行なわれる、請求項１７記載の半導体装置の製造方法。
【請求項１９】
前記階段状不純物層形成工程は、
前記階段状不純物層を第２導電型の階段状不純物層として前記第１表面側に形成する工程と、
前記階段状不純物層を第１導電型の階段状不純物層として前記第２表面側に形成する工程と
を含む、請求項１４記載の半導体装置の製造方法。
【請求項２０】
前記カソード部を形成する工程は、
前記第２主表面から第１導電型の不純物を導入する工程と、
熱処理を施すことにより、前記第２主表面から所定の深さにわたり不純物濃度が徐々に減少する第１導電型のバッファ層を形成する工程と
を含み、
前記アノード部を形成する工程は、
前記第１主表面から第２導電型の不純物を導入する工程と、
熱処理を施すことにより、前記第１主表面から所定の深さにわたり不純物濃度が徐々に減少する第２導電型のアノード層を形成する工程と
を含み、
前記階段状不純物層形成工程は、前記バッファ層を形成する工程の後に行なわれ、
前記階段状不純物層形成工程は、前記アノード層を形成する工程の後に行なわれる、請求項１９記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置およびその製造方法に関し、特に、ダイオードを備えた半導体装置と、その製造方法とに関するものである。
【背景技術】
【０００２】
近年、産業用電力装置などの分野で使用されているインバータ装置においては、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等のスイッチング素子には還流ダイオードが並列に接続されている。そのような還流ダイオードの一つとして、ＰＩＮダイオードがある。従来、そのようなＰＩＮダイオードとして、拡散ダイオードとエピダイオードとがある。
【０００３】
拡散ダイオードには、ｎ型の半導体基板の表面からｎ型の不純物を拡散させることによって、ｎバッファ層が形成されている。不純物の拡散によって形成されるｎバッファ層の不純物濃度のプロファイルは緩やかな傾きとなる。そのため、オン状態からオフ状態に切り替わるリカバリー時に、ＰＩＮダイオードに逆方向に流れる逆回復電流は徐々に減少する。このようなリカバリーはソフトリカバリーと称される。
【０００４】
また、エピダイオードには、ｎ型の半導体基板の表面上にエピタキシャル成長法によって、ドリフト層となるｎ-エピタキシャル層が形成されている。エピダイオードでは、カソードとなる半導体基板のｎ型の不純物濃度は高濃度であるため、伝導度変調を起こすモジュレーションレベルが上がり、順方向電圧を下げることができるとされる。なお、拡散ダイオードを開示した文献として、たとえば、特許文献１がある。
【特許文献１】特開２００７−５９８０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の半導体装置では次のような問題点があった。まず、拡散ダイオードでは、ｎバッファ層の不純物濃度のプロファイルが、カソード側からアノード側に向かって緩やかに減少する。そのため、モジュレーションレベルを上げにくく、オン抵抗が高くなって順方向電圧を低くすることができないという性質がある。また、ｎバッファ層が比較的厚いために、リカバリー時に排出されるキャリアの総量が多くなり、スイッチング損失（リカバリー損失）が増えるという性質がある。
【０００６】
また、エピダイオードでは、ｎ-エピタキシャル層からｎ型の半導体基板にかけて、不純物濃度のプロファイルが急峻に立ち上がることになるため、オン状態で注入された電子が、リカバリー時に急速に減少して発振現象を起こしやすいという性質がある。
【０００７】
一方、半導体装置には、適用されるインバータ回路に応じて、リカバリー損失を低減することよりも順方向電圧を下げることが求められたり、反対に、順方向電圧を下げることよりもリカバリー損失を低減することが求められる。
【０００８】
本発明の一つの目的は、適用される製品に応じた所望の特性が精度よく得られる半導体装置を提供することであり、他の目的は、そのような半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００９】
本発明に係る半導体装置は、第１導電型の半導体基板と第２導電型のアノード部と第１導電型のカソード部と階段状不純物層とを備えている。第１導電型の半導体基板は、互いに対向する第１主表面および第２主表面を有している。第２導電型のアノード部は、半導体基板の第１主表面側に形成されている。第１導電型のカソード部は、半導体基板の第２主表面側に形成されている。階段状不純物層は、アノード部およびカソード部の少なくとも一方に形成され、半導体基板の表面から第１の深さにわたり対応する所定導電型の不純物を導入し、表面から所定導電型の不純物が導入された半導体基板の領域を含む、第１の深さよりも深い第２の深さにわたる所定の領域を溶融することにより、表面から第２の深さにわたって所定導電型の不純物の濃度を均一にした階段状の不純物濃度プロファイルを有している。
【００１０】
本発明に係る半導体装置の製造方法は以下の工程を備えている。第１導電型の半導体基板の第１主表面側にアノード部を形成する。半導体基板の第１主表面と対向する第２主表面側にカソード部を形成する。アノード部を形成する工程およびカソード部を形成する工程の少なくともいずれかの工程は、半導体基板の表面に、表面から第１の深さにわたり対応する所定導電型の不純物を導入する工程と、表面から所定導電型の不純物が導入された半導体基板の領域を含む、第１の深さよりも深い第２の深さにわたる所定の領域を溶融することにより、表面から第２の深さにわたって所定導電型の不純物の濃度を均一にして階段状の不純物濃度プロファイルを有する階段状不純物層を形成する工程とを備えている。
【発明の効果】
【００１１】
本発明に係る半導体装置によれば、階段状の不純物濃度プロファイルを有する階段状不純物層を備えていることで、モジュレーションレベルやリカバリー損失等を適用される製品に応じて精度よく変えることができる。
【００１２】
本発明に係る半導体装置の製造方法によれば、半導体基板の表面に、表面から第１の深さにわたり対応する所定導電型の不純物を導入し、表面から所定導電型の不純物が導入された半導体基板の領域を含む、第１の深さよりも深い第２の深さにわたる所定の領域を溶融することで、表面から第２の深さにわたって所定導電型の不純物の濃度の均一な階段状の不純物濃度プロファイルを有する階段状不純物層を形成することができる。この階段状不純物層の濃度や形成領域によって、モジュレーションレベルやリカバリー損失等を適用される製品に応じて精度よく変えることができる。
【発明を実施するための最良の形態】
【００１３】
実施の形態１
ここでは、カソード側に、階段状の不純物濃度プロファイルを有するｎ+層を備えたＰＩＮダイオードについて説明する。
【００１４】
まず、はじめに、ＰＩＮダイオードが適用される、誘導性負荷を制御するインバータ装置のインバータ回路を図１に示す。図１に示すように、インバータ装置では、誘導性負荷５１への電力の供給を制御するＩＧＢＴ５０と、誘導性負荷５１からの還流電流の通路としてＰＩＮダイオード２が設けられている。
【００１５】
図２に示すように、ＰＩＮダイオード２は、ｎ-ドリフト層６、ｐアノード層８、ｎバッファ層１２、ｎ+層１６、表面電極１４および裏面電極１８を備えている。ｐアノード層８は、ｎ型の半導体基板４の第１主表面から所定の深さにわたり形成されている。そのｐアノード８を取り囲むように、第１主表面上にシリコン酸化膜９が形成されている。表面電極１４は、ｐアノード層８の表面に接触するようにｐアノード層８の表面上に形成されている。
【００１６】
ｎ+層１６は、半導体基板４の第２主表面から所定の深さにわたり形成されている。ｎバッファ層１２は、ｎ+層１６に接触して、さらに深い領域わたり形成されている。ｎ-ドリフト層６は、ｐアノード層８とｎバッファ層１２との間の半導体基板の領域に形成されている。裏面電極１８は、ｎ+層１６に接触するようにｎ+層１６の表面上に形成されている。
【００１７】
次に、ＰＩＮダイオード２の不純物濃度について説明する。図３に示すように、ｎ+層１６の不純物濃度は、階段状のプロファイルを有し、第２主表面から所定の深さにわたりほぼ一定とされる。ｎバッファ層１２の不純物濃度は、ｎ+層１６からｎ-ドリフト層６にかけて緩やかに減少する。ｎ-ドリフト層６の不純物濃度は、半導体基板４の不純物濃度を反映して、深さ方向に対してほぼ一定となる。ｐアノード層８の不純物濃度は、第１主表面からｎ-ドリフト層６にかけて比較的急峻に減少する。
【００１８】
本ＰＩＮダイオードでは、後述するように、階段状の不純物濃度プロファイルを有するｎ+層１６を備えていることで、ｎ+層１６からの電子の注入効率を上げてモジュレーションレベルを上げることができる。
【００１９】
次に、上述したＰＩＮダイオードの製造方法について説明する。まず、図４に示すように、半導体基板４の表面（第２主表面）にリン拡散源２１が形成されて、リンを半導体基板４中に、たとえば深さ約２５０μｍ程度まで拡散させて、ｎバッファ層１２（図５参照）が形成される。次に、半導体基板４の表面（第１主表面）上にシリコン酸化膜（図示せず）が形成される。そのシリコン酸化膜上に、ｐアノード層を形成するための所定のレジストパターン（図示せず）が形成される。
【００２０】
次に、図５に示すように、そのレジストパターン２２をマスクとしてシリコン酸化膜９に異方性エッチングを施すことにより、半導体基板４の表面を露出する開口部が形成される。その後、レジストパターン２２が除去される。次に、熱酸化法により、半導体基板４の表面に下敷き酸化膜（図示せず）が形成される。次に、図６に示すように、注入エネルギー５０ＫｅＶ、ドーズ量１×１０12／ｃｍ2のもとで、半導体基板１の表面にボロンを注入し、温度１２００℃のもとで、約２時間の熱処理を施すことにより、活性化されたｐアノード８が形成される。その後、ｐアノード８を覆うように、半導体基板４上にアルミニウム膜（図示せず）が形成される。そのアルミニウム膜に所定の写真製版処理を施してエッチングを施すことにより、図７に示すように、表面電極１４が形成される。
【００２１】
次に、図８に示すように、半導体基板４の厚みが所望の厚みになるまで、半導体基板４の第２主表面が研削される。その後、ウェットエッチングを施すことにより、研削によるダメージ層（図示せず）が除去されて、図９に示すように、清浄な半導体基板４の表面が露出する。
【００２２】
次に、図１０に示すように、注入エネルギー５０ＫｅＶ、ドーズ量５×１０15／ｃｍ2のもとで、半導体基板１の表面にリンが注入される。次に、図１１に示すように、レーザアニール処理として、たとえばＹＡＧレーザ光を、数十Ｗ以上の条件のもとで、リンが注入された半導体基板の第２主表面に照射して、リンが注入された領域を含むように第２主表面から所定の深さにわたる領域を溶融することにより、リン濃度が深さ方向に均一化される。こうして、階段状の不純物濃度プロファイルを有するｎ+層１６が形成されることになる。
【００２３】
その後、比較的低温度（約３５０℃程度）のもとで、約２時間の熱処理を施すことにより、結晶欠陥が回復される。次に、図１２に示すように、ｎ+層１６の表面に、チタン、ニッケルおよび金（Ｔｉ-Ｎｉ-Ａｕ）を堆積することによって、裏面電極１８が形成される。こうして、ＰＩＮダイオード２が完成する。
【００２４】
本ＰＩＮダイオード２では、階段状の不純物濃度プロファイルを有するｎ+層１６が形成され、そのｎ+層１６の不純物濃度を変えることによって、適用される製品に応じて順方向電圧やリカバリー損失を調整することができる。このことについて、比較例として拡散ダイオードとエピダイオードを挙げて説明する。
【００２５】
まず、第１の比較例として、拡散ダイオードについて説明する。図１３に示すように、拡散ダイオード１０２は、ｎ-ドリフト層１０６、ｐアノード層１０８、ｎバッファ層１１２、表面電極１１４および裏面電極１１８を備えている。ｎバッファ層１１２は、ｎ型の半導体基板の第２主表面からｎ型の不純物を拡散させることによって形成されており、図１４に示すように、その不純物濃度プロファイルは、半導体基板の第２主表面からｎ-ドリフト層１０６に向かって緩やかに減少する。
【００２６】
次に、拡散ダイオード１０２のリカバリー時におけるキャリアの挙動について説明する。図１５に、リカバリー時の拡散ダイオード１０２に流れる電流と電圧の経時変化を示す。まず、ポイントＴ１では、拡散ダイオード１０２に還流電流が流れる順バイアス状態とされる。この状態では、図１６に示すように、カソード側からは電子がｎ-ドリフト層１０６へ向けて注入されるとともに、アノード側からはホールがｎ-ドリフト層１０６へ向けて注入される。
【００２７】
次に、ポイントＴ２では、拡散ダイオード１０２が順バイアス状態から逆バイアス状態に切り替わり、拡散ダイオード１０２を流れていた電流は徐々に減少し、ｐアノード層１０８とｎ-ドリフト層１０６との界面から空乏層Ｄが拡がり始める。この状態では、図１７に示すように、拡散ダイオード１０２に蓄積されていたキャリアのうち、電子がカソード側に向かって排出され、ホールがアノード側に向かって排出されることによって、拡散ダイオード１０２には逆回復電流が流れることになる。
【００２８】
次に、ポイントＴ３では、図１８に示すように、時間の経過とともに空乏層Ｄがさらに拡がり、そして、排出される電子とホールの数が減少して逆回復電流が減少する。次に、ポイントＴ４では、リカバリーが終了する直前の状態であり、図１９に示すように、空乏層Ｄはさらに拡がって、ｎ-ドリフト層１０６とｎバッファ層１１２との境界近傍に残るキャリアが排出される。そして、リカバリーが終了した時点では、図２０に示すように、空乏層Ｄは、ｎ-ドリフト層１０６とｎバッファ層１１２との境界付近にまで拡がり、そして、蓄積されたキャリアは排出され、または、再結合により消滅してオフ状態となる。
【００２９】
この拡散ダイオード１０２では、ｎバッファ層１１２の不純物濃度が、カソード側からアノード側に向かって緩やかに減少するため、カソード側からの電子の注入効率が低い。そのため、モジュレーションレベルを上げにくく、オン抵抗が高くなって順方向電圧を低くすることができないという問題点がある。
【００３０】
また、そのｎバッファ層１１２を形成する際には、半導体基板の厚みの約半分程度の深さにまで不純物を熱拡散させるために、ｎバッファ層１１２の不純物濃度（傾き）がばらつきやすく、所定の電流に対して、モジュレーションレベルが容易に変動するという問題点がある。さらに、ｎバッファ層１１２が比較的厚いために、リカバリー時に排出されるキャリアの総量が多くなり、スイッチング損失（リカバリー損失）が増えるという問題点がある。なお、リカバリー損失とは、逆回復電流が流れることによって生じる損失のことであり、逆回復電流が流れ始めてから、最大値（絶対値）を経てその最大値の１０分の１になるまでの間の電流積分値と電圧積分値との積として表される。
【００３１】
次に、第２の比較例としてエピダイオードについて説明する。図２１に示すように、エピダイオード１０２は、ｎ型の半導体基板１０４、ｎ-エピタキシャル層１０７、ｐアノード層１０８、表面電極１１４および裏面電極１１８を備えている。ドリフト層となるｎ-エピタキシャル層１０７は、半導体基板１０４の表面上にエピタキシャル成長法によって形成される。そのため、図２２に示すように、不純物濃度プロファイルでは、半導体基板１０４からｎ-エピタキシャル層１０７にかけて不純物濃度が急減に減少する。
【００３２】
次に、エピダイオード１０２のリカバリー時におけるキャリアの挙動について説明する。図２３に、リカバリー時のエピダイオード１０２に流れる電流と電圧の経時変化を示す。まず、ポイントＴ１では、エピダイオード１０２に還流電流が流れる順バイアス状態とされる。この状態では、図２４に示すように、カソード側からは電子がｎ-エピタキシャル層１０７へ向けて注入されるとともに、アノード側からはホールがｎ-エピタキシャル層１０７へ向けて注入される。
【００３３】
次に、ポイントＴ２では、エピダイオード１０２が順バイアス状態から逆バイアス状態に切り替わり、エピダイオード１０２を流れていた電流は徐々に減少し、ｐアノード層１０８とｎ-エピタキシャル層１０７との界面から空乏層Ｄが拡がり始める。この状態では、図２５に示すように、エピダイオード１０２に蓄積されていたキャリアのうち、電子がカソード側に向かって排出され、ホールがアノード側に向かって排出されることによって、エピダイオード１０２には逆回復電流が流れることになる。
【００３４】
次に、ポイントＴ３では、図２６に示すように、時間の経過とともに空乏層Ｄがさらに拡がり、そして、排出される電子とホールの数が減少して逆回復電流が減少する。次に、ポイントＴ４では、リカバリーが終了する直前の状態であり、図２７に示すように、空乏層Ｄは、ｎ-エピタキシャル層１０７と半導体基板１０４との境界付近にまで拡がり、そして、蓄積されたキャリアは排出され、または、再結合により消滅してオフ状態となる。
【００３５】
このエピダイオード１０２では、ｎ-エピタキシャル層１０７から半導体基板１０４にかけて、不純物濃度が急峻に立ち上がっているため、オン状態で注入されたキャリアが、リカバリー時に急速に減少することになる。そのため、エピダイオード１０２が容量となり、エピダイオードが接続されている回路との関係で、図２３に示す波形に見られるように、発振現象を起こしやすいという問題点がある。
【００３６】
次に、本ＰＩＮダイオードのリカバリー時におけるキャリアの挙動について説明する。図２８に、リカバリー時のＰＩＮダイオード２に流れる電流と電圧の経時変化を示す。まず、ポイントＴ１では、ＰＩＮダイオード２に還流電流が流れる順バイアス状態とされる。この状態では、図２９に示すように、ｎ+層１６から電子がｎ-ドリフト層６へ向けて注入されるとともに、ｐアノード層８からホールがｎ-ドリフト層６へ向けて注入される。
【００３７】
次に、ポイントＴ２では、ＰＩＮダイオード２が順バイアス状態から逆バイアス状態に切り替わり、ＰＩＮダイオード２を流れていた電流が徐々に減少している状態である。この状態では、図３０に示すように、ｎ+層１６からｎ-ドリフト層６へ向けて注入される電子の数が減少するとともに、ｐアノード層８からｎ-ドリフト層６へ向けて注入されるホールの数も減少する。
【００３８】
次に、時間の経過とともに、ｐアノード層８とｎ-ドリフト層６との界面から空乏層Ｄが拡がり始め、ＰＩＮダイオード２に蓄積されていたキャリアのうち、電子がカソード側に向かって排出され、ホールがアノード側に向かって排出されることによって、ＰＩＮダイオード２には逆回復電流が流れることになる。
【００３９】
次に、ポイントＴ３のリカバリークランプ時では、図３１に示すように、ｎバッファ層１２とｎ-ドリフト層６との境界付近に残るキャリアが排出されるか、または、再結合によって消滅する。次に、ポイントＴ４では、リカバリーが終了する状態であり、図３２に示すように、空乏層Ｄは、ｎ-ドリフト層６とｎバッファ層１２との境界付近にまで拡がって、残されたキャリアは主に再結合により消滅してオフ状態となる。
【００４０】
本ＰＩＮダイオード２では、カソード側に、ｎ-ドリフト層６の不純物濃度よりも、たとえば、１００倍以上高い不純物濃度を有するｎ+層１６が形成されている。これにより、ｎ-ドリフト層６の不純物濃度に対するｎ+層１６の不純物濃度の比が高くなって、ｎ+層１６から電子が注入される効率が上がり、ＰＩＮダイオード２のモジュレーションレベルを上げることができる。
【００４１】
また、順バイアス状態では、注入されるキャリアのキャリア濃度プロファイルはｐアノード層８とｎ+層１６とをわたす態様のプロファイルとなる。これにより、ｐアノード層８の不純物濃度とｎ+層１６の不純物濃度とによって注入されるキャリアの量が変えられて、ＰＩＮダイオードが適用されるインバータ装置に応じた所望の順方向電圧（あるいはモジュレーションレベル）に高精度に調整することができる。
【００４２】
さらに、ｎ+層１６は、階段状の不純物濃度プロファイルとされることで、傾きをもった不純物濃度プロファイルと比較すると、所定の電流に対して、モジュレーションレベルの変動を抑えることができる。こうして、本ＰＩＮダイオード２では、拡散ダイオードで見られた問題点が解消される。
【００４３】
また、ｐアノード層８の不純物濃度が表面から比較的急峻に減少するプロファイルであることで、順バイアス状態においてｎバッファ層１２とｎ-ドリフト層６との境界付近において、蓄積されるキャリアの濃度とｎ-ドリフト層６の不純物濃度と差Ｈ（図２９参照）が最も大きくなる。これにより、リカバリー時において、空乏層の一端がｎバッファ層１２とｎ-ドリフト層６との境界付近に到達した時点で、その境界付近にキャリアが残っており、そのキャリアが排出されることで、逆回復電流が徐々に減少することになる。その結果、発振が生じるのを防止することができる。こうして、本ＰＩＮダイオード２では、エピダイオードで見られた問題点が解消される。
【００４４】
以上のように、本ＰＩＮダイオード２では、階段状の不純物濃度プロファイルを有するｎ+層１６が形成されていることが特徴とされる。そこで、このｎ+層１６について、詳しく説明する。上述したように、ｎ+層１６は、半導体基板４の第２主表面から、たとえばリンを注入（図１０参照）し、レーザアニール処理（図１１参照）を施すことによって形成される。
【００４５】
まず、図３３に示すように、リンが注入された時点では、不純物層３１は、半導体基板の表面から所定の深さにおいてピークを有する不純物濃度プロファイルを呈する。次に、リンが注入された不純物層３１を含むように半導体基板の表面から所定の深さの領域Ｒまでを溶融する態様でレーザアニール処理を施すことによって、溶融した領域Ｒ内でリンが拡散し、図３４に示すように、領域Ｒの深さ方向においてリン濃度が均一化される。このとき、ｎ+層１６からｎバッファ層１２へかけて、不純物濃度プロファイルが裾野を引くように不純物が拡散するようなことはほとんどない。こうして、階段状の不純物濃度プロファイルを有するｎ+層１６が形成されることになる。
【００４６】
このようにして形成されるｎ+層の不純物濃度の測定結果を図３５に示す。一方、比較のために、一般的な熱拡散による不純物濃度プロファイルの測定結果を図３６に示す。図３５に示すように、領域Ｒを溶融することによって、表面から深さ約０．６μｍ程度までは、ほぼ一定の不純物濃度となり、階段状の不純物プロファイルが得られることが確認された。これに対して、一般的な熱拡散では、図３６に示すように、不純物濃度は表面から深い領域にかけて、裾野を引くように減少していることが確認された。
【００４７】
このように、本ＰＩＮダイオードの製造におけるレーザアニールでは、所定の深さまでの半導体基板の領域を溶融させて不純物濃度を均一化させている点で、電子線の照射によって生じた結晶欠陥を単に回復させるレーザアニールとは、アニールとしての実質的な処理が異なるといえる。
【００４８】
また、本ＰＩＮダイオードにおける階段状の不純物濃度プロファイルと、エピダイオードにおける不純物濃度プロファイルの違いとして、次のような違いが挙げられる。まず、エピタキシャル成長の後に行われる他の工程の熱処理によって、不純物が相互に熱拡散をして、半導体基板とエピタキシャル成長層との間で、不純物濃度のプロファイルが裾野を引くようになる。
【００４９】
また、半導体基板とエピタキシャル成長の初期段階で形成されるエピタキシャル層の部分とが、エピタキシャル成長が終了するまで熱に晒されることによっても、半導体基板と初期段階で形成されるエピタキシャル層の部分との間で不純物が相互に熱拡散をし、不純物濃度プロイファイルが裾野を引くようになる。
【００５０】
これに対して、本ＰＩＮダイオードでは、レーザ光線を照射することによって溶融した領域Ｒに存在する不純物だけが拡散して深さ方向に均一化されるため、溶融した領域Ｒと溶融していない領域との間で不純物が相互に熱拡散をすることはほとんどない。したがって、溶融させた領域と溶融させていない領域との間で、裾野を引くような不純物濃度プロイファイルにはならない。
【００５１】
なお、上述したＰＩＮダイオードでは、ｎ+層１６を形成する際に、半導体基板にリンを注入して形成する場合を例に挙げて説明したが、この他に、たとえば、リンデポやリンガラスを塗布して半導体基板にリンを導入することにより形成してもよい。また、砒素（Ａｓ）を導入して形成してもよい。
【００５２】
実施の形態２
ここでは、ｎ+層が選択的に形成されたＰＩＮダイオードについて説明する。図３７に示すように、本ＰＩＮダイオード２では、ｎ+層１６は選択的に形成されている。裏面電極１８は、ｎ+層１６とｎバッファ層１２に接触するように形成されている。なお、これ以外の構成については、図２に示すＰＩＮダイオードと同様なので、同一部材には同一符号を付しその説明を省略する。
【００５３】
次に、ＰＩＮダイオード２の不純物濃度について説明する。本ＰＩＮダイオード２では、ｎ+層が選択的に形成されていることで、ｎ+層を通る断面線に沿った不純物濃度は、図３８に示すように、ｎ+層による階段状のプロファイルを有している。一方、ｎ+層を通らない断面に沿った不純物濃度は、図３９に示すように、階段状のプロファイルを有していない。そのような選択的に形成されるｎ+層１６のパターンとしては、たとえば、図４０に示すように、帯状に形成されていてもよいし、図４１に示すように、島状に形成されていてもよい。
【００５４】
本ＰＩＮダイオードでは、後述するように、階段状の不純物濃度プロファイルを有するｎ+層１６を選択的に形成することで、モジュレーションレベル等を精度よく調整することができる。
【００５５】
次に、上述したＰＩＮダイオードの製造方法について説明する。前述した図４〜図９に示す工程と同様の工程を経た後、図４２に示すように、ｎバッファ層１２の表面上に、ｎ+層を選択的に形成するための所定のレジストパターン２３が形成される。そのレジストパターン２３をマスクとして、たとえばリンが注入される。その後、レジストパターン２３が除去される。次に、図４３に示すように、リンが注入された半導体基板の第２主表面にレーザアニール処理を施すことにより、リンが注入された領域を含むように第２主表面から所定の深さにわたる領域が溶融して、リン濃度が深さ方向に均一化される。こうして、階段状の不純物濃度プロファイルを有するｎ+層１６が選択的に形成される。このようにしてｎ+層１６が選択的に形成された後、裏面電極１８（図３７参照）を形成することでＰＩＮダイオードが完成する。
【００５６】
なお、リンを注入する他に、リン拡散源を塗布することによって形成してもよい。この場合には、まず、図４４に示すように、シリコン酸化膜２５をマスクとして、半導体基板の第２主表面にリンガラス２４が塗布される。次に、リンガラス２４中のリンがｎバッファ層１２へ導入されて、レーザアニール処理が施される。こうして、図４５に示すように、ｎ+層１６が選択的に形成される。
【００５７】
次に、本ＰＩＮダイオード２のリカバリー時におけるキャリアの挙動について説明する。本ＰＩＮダイオード２におけるキャリアの挙動は、カソード側にｎ+層１６が形成されている点で、第２主表面の全面にｎ+層が形成されたＰＩＮダイオード（図２参照）におけるキャリアの挙動（図２９〜図３２参照）と実質的に同じである。
【００５８】
特に、本ＰＩＮダイオードでは、ｎ+層１６が選択的に形成されていることで、順バイアス状態（ポイントＴ１（図２８参照））において注入される電子とホールとの濃度分布（キャリア濃度プロファイル）が、ｎ+層１６が形成されている領域と形成されていない領域とで異なることになる。
【００５９】
図４６に示すように、ｎ+層を通る断面線に沿ったキャリア濃度プロファイル（プロファイルＡ）では、ｎ+層によってカソード側のキャリア濃度がアノード側のキャリア濃度に対して高くなっている。これに対して、図４７に示すように、ｎ+層を通らない断面線に沿ったキャリア濃度プロファイル（プロファイルＢ）では、カソード側のキャリア濃度はアノード側のキャリア濃度とほぼ同じキャリア濃度となっている。
【００６０】
ＰＩＮダイオード２には、全体としてプロファイルＡとプロファイルＢとを併せたキャリアが注入されることになる。このことは、ｎ+層の面積によってキャリア（電子）の注入量が変えられて、順方向電圧やリカバリー損失等を調整することができることを意味する。
【００６１】
すなわち、図４８に示すように、ｎ+層の形成面積が相対的に大きくなると、注入されるキャリアの量が増えて、順方向電圧（ＶＦ）は下がるものの、注入されるキャリアが多い分、リカバリー損失（Ｅｒｅｃ）も高くなる。一方、ｎ+層の形成面積ｇａ相対的に小さくなると、注入されるキャリアの量が減ってリカバリー損失（Ｅｒｅｃ）は小さくなるものの、順方向電圧（ＶＦ）は上がることになる。したがって、本ＰＩＮダイオードでは、ｎ+層の面積を変えることによって、順方向電圧や、リカバリー損失等のリカバリー特性を、適用されるインバータ装置に応じた所望の順方向電圧やリカバリー特性に高精度に調整することができる。
【００６２】
実施の形態３
ここでは、階段状の不純物濃度プロファイルを有するｐ+層がアノード側に形成されたＰＩＮダイオードについて説明する。図４９に示すように、ＰＩＮダイオード２は、ｎ-ドリフト層６、ｐ+層１０、ｎバッファ層１２、ｎ+層１６、表面電極１４および裏面電極１８を備えている。ｐ+層１０は、ｎ型の半導体基板４の第１主表面から所定の深さにわたり形成されている。そのｐ+層１０を取り囲むように、第１主表面上にシリコン酸化膜９が形成されている。表面電極１４は、ｐ+層１０の表面に接触するようにｐ+層１０の表面上に形成されている。
【００６３】
ｎ+層１６は、半導体基板４の第２主表面から所定の深さにわたり形成されている。ｎバッファ層１２は、ｎ+層１６に接触して、さらに深い領域わたり形成されている。ｎ-ドリフト層６は、ｐ+層１０とｎバッファ層１２との間の半導体基板の領域に形成されている。裏面電極１８は、ｎ+層１６に接触するようにｎ+層１６の表面上に形成されている。
【００６４】
次に、ＰＩＮダイオード２の不純物濃度について説明する。図５０に示すように、ｐ+層１０の不純物濃度は、階段状のプロファイルを有し、第１主表面から所定の深さにわたりほぼ一定とされる。また、ｎ+層１６の不純物濃度も、階段状のプロファイルを有し、第２主表面から所定の深さにわたりほぼ一定とされる。ｎバッファ層１２の不純物濃度は、ｎ+層１６からｎ-ドリフト層６にかけて緩やかに減少する。ｎ-ドリフト層６の不純物濃度は、半導体基板４の不純物濃度を反映して、深さ方向に対してほぼ一定となる。
【００６５】
本ＰＩＮダイオード２では、後述するように、階段状の不純物濃度プロファイルを有するｐ+層１０とｎ+層１６を備えていることで、ｎ+層１６からの電子の注入に加えて、ｐ+層１０からのホールの注入効率を上げてモジュレーションレベルを上げることができる。
【００６６】
次に、上述したＰＩＮダイオードの製造方法について説明する。前述した図４および図５に示す工程と同様の工程を経た後、図５１に示すように、シリコン酸化膜９をマスクとして、半導体基板の第１主表面に、たとえばボロンが注入されて不純物層３２が形成される。次に、図５２に示すように、レーザアニール処理として、たとえばＹＡＧレーザ光を、数十Ｗ以上の条件のもとで、ボロンが注入された半導体基板の第１主表面に照射して、ボロンが注入された不純物層３２を含むように第１主表面から所定の深さにわたる領域を溶融することにより、ボロン濃度が深さ方向に均一化される。
【００６７】
こうして、階段状の不純物濃度プロファイルを有するｐ+層１０が形成されることになる。なお、ボロンを注入によって半導体基板に導入する他に、たとえば、ボロンデポあるいはボロンガラスを塗布することによって、半導体基板にボロンを導入するようにしてもよい。
【００６８】
その後、図７〜図９に示す工程と同様の工程を経て、半導体基板の第１主表面に表面電極１４が形成され、さらに、図１０、図１１に示す工程と同様の工程を経て、半導体基板４の第２主表面に、階段状の不純物濃度プロファイルを有するｎ+層１６が形成される。そして、図５３に示すように、ｎ+層１６の表面に裏面電極１８が形成されて、ＰＩＮダイオード２が完成する。
【００６９】
次に、本ＰＩＮダイオード２のリカバリー時におけるキャリアの挙動について説明する。まず、ＰＩＮダイオード２に還流電流が流れる順バイアス状態（ポイントＴ１（図２８参照））では、図５４に示すように、ｎ+層１６から電子がｎ-ドリフト層６へ向けて注入されるとともに、ｐ+層１０からホールがｎ-ドリフト層６へ向けて注入される。
【００７０】
次に、ＰＩＮダイオード２が順バイアス状態から逆バイアス状態に切り替わり、ＰＩＮダイオード２を流れていた電流が徐々に減少している状態（ポイントＴ２）では、図５５に示すように、ｎ+層１６からｎ-ドリフト層６へ向けて注入される電子の数が減少するとともに、ｐ+層１０からｎ-ドリフト層６へ向けて注入されるホールの数も減少する。
【００７１】
次に、時間の経過とともに、ｐ+層１０とｎ-ドリフト層６との界面から空乏層Ｄが拡がり始め、ＰＩＮダイオード２に蓄積されていたキャリアのうち、電子がカソード側に向かって排出され、ホールがアノード側に向かって排出されることによって、ＰＩＮダイオード２には逆回復電流が流れることになる。
【００７２】
次に、リカバリークランプ時（ポイントＴ３）では、図５６に示すように、ｎバッファ層１２とｎ-ドリフト層６との境界付近に残るキャリアが排出されるか、または、再結合によって消滅する。次に、リカバリーが終了する状態（ポイントＴ４）では、図５７に示すように、空乏層Ｄは、ｎ-ドリフト層６とｎバッファ層１２との境界付近にまで拡がって、残されたキャリアは主に再結合により消滅してオフ状態となる。
【００７３】
本ＰＩＮダイオード２では、階段状の不純物濃度プロファイルを有するｎ+層１６に加えて、階段状の不純物濃度プロファイルを有するｐ+層１０を備えている。これにより、図２に示すＰＩＮダイオードによる効果に加えて、次のような効果が得られる。すなわち、順バイアス状態において、ｐ+層１０からｎ-ドリフト層６へ注入されるホールの注入効率を上げることができて、ＰＩＮダイオード２のモジュレーションレベルをさらに上げることができる。また、キャリアの注入効率が上がることで、オン抵抗を下げることができ、そして、キャリアの密度が高くなって、リカバリー時に発振が生じるのを抑制することができる。
【００７４】
なお、上述した半導体装置では、アノード側にｐ+層１０が形成され、カソード側にｎ+層１６が形成された場合を例に挙げて説明したが、階段状不純物層として、ｎ+層を備えずに、アノード側にｐ+層だけを備えたＰＩＮダイオードとしてもよい。
【００７５】
実施の形態４
ここでは、階段状の不純物濃度プロファイルを有するｐ+層がｐアノード層に形成されたＰＩＮダイオードについて説明する。図５８に示すように、本ＰＩＮダイオード２では、半導体基板４の第１主表面に表面から所定の深さにわたりｐ+層１０が形成され、そのｐ+層１０を側方と下方から取り囲むようにｐアノード層８が形成されている。なお、これ以外の構成については、図４９に示すＰＩＮダイオードと同様なので、同一部材には同一符号を付しその説明を省略する。
【００７６】
次に、ＰＩＮダイオード２の不純物濃度について説明する。図５９に示すように、ｐ+層１０の不純物濃度は、階段状のプロファイルを有し、第１主表面から所定の深さにわたりほぼ一定とされる。また、ｎ+層１６の不純物濃度も、階段状のプロファイルを有し、第２主表面から所定の深さにわたりほぼ一定とされる。ｐアノード層８の不純物濃度は、ｐ+層１０からｎ-ドリフト層６にかけて比較的急峻に減少する。ｎバッファ層１２の不純物濃度は、ｎ+層１６からｎ-ドリフト層６にかけて緩やかに減少する。ｎ-ドリフト層６の不純物濃度は、半導体基板４の不純物濃度を反映して、深さ方向に対してほぼ一定となる。
【００７７】
本ＰＩＮダイオード２では、後述するように、ｐ+層１０が形成されていることで、モジュレーションレベルを上げることができ、また、そのｐ+層１０を取り囲むようにｐアノード層８が形成されていることで、発振を抑制することができる。
【００７８】
次に、上述したＰＩＮダイオードの製造方法について説明する。前述した図４〜図９に示す項手と同様の工程を経た後、図６０に示すように、シリコン酸化膜９をマスクとして、半導体基板４の第１主表面に、たとえばボロンが注入されて不純物層３２が形成される。次に、図６１に示すように、レーザアニール処理として、たとえばＹＡＧレーザ光を、数十Ｗ以上の条件のもとで、ボロンが注入された半導体基板の第１主表面に照射して、ボロンが注入された不純物層３２を含むように第１主表面から所定の深さにわたる領域を溶融することにより、ボロン濃度が深さ方向に均一化される。
【００７９】
こうして、階段状の不純物濃度プロファイルを有するｐ+層１０が形成される。なお、ボロンを注入によって半導体基板に導入する他に、たとえば、ボロンデポあるいはボロンガラスを塗布することによって、半導体基板にボロンを導入するようにしてもよい。
【００８０】
その後、図７〜図９に示す工程と同様の工程を経て、半導体基板の第１主表面に表面電極１４が形成され、さらに、図１０、図１１に示す工程と同様の工程を経て、半導体基板４の第２主表面に、階段状の不純物濃度プロファイルを有するｎ+層１６が形成される。そして、図６２に示すように、ｎ+層１６の表面に裏面電極１８が形成されて、ＰＩＮダイオード２が完成する。
【００８１】
次に、本ＰＩＮダイオード２のリカバリー時におけるキャリアの挙動について説明する。まず、ＰＩＮダイオード２に還流電流が流れる順バイアス状態（ポイントＴ１（図２８参照））では、図６３に示すように、ｎ+層１６から電子がｎ-ドリフト層６へ向けて注入されるとともに、ｐ+層１０からホールがｎ-ドリフト層６へ向けて注入される。
【００８２】
次に、ＰＩＮダイオード２が順バイアス状態から逆バイアス状態に切り替わり、ＰＩＮダイオード２を流れていた電流が徐々に減少している状態（ポイントＴ２（図２８参照））では、図６４に示すように、ｎ+層１６からｎ-ドリフト層６へ向けて注入される電子の数が減少するとともに、ｐ+層１０からｎ-ドリフト層６へ向けて注入されるホールの数も減少する。
【００８３】
次に、時間の経過とともに、ｐアノード層８とｎ-ドリフト層６との界面から空乏層Ｄが拡がり始め、ＰＩＮダイオード２に蓄積されていたキャリアのうち、電子がカソード側に向かって排出され、ホールがアノード側に向かって排出されることによって、ＰＩＮダイオード２には逆回復電流が流れることになる。
【００８４】
次に、リカバリークランプ時（ポイントＴ３（図２８参照））では、図６５に示すように、ｎバッファ層１２とｎ-ドリフト層６との境界付近に残るキャリアが排出されるか、または、再結合によって消滅する。次に、リカバリーが終了する状態（ポイントＴ４（図２８参照））では、図６６に示すように、空乏層Ｄは、ｎ-ドリフト層６とｎバッファ層１２との境界付近にまで拡がって、残されたキャリアは主に再結合により消滅してオフ状態となる。
【００８５】
本ＰＩＮダイオード２では、ｐアノード層８と階段状の不純物濃度プロファイルをそれぞれ有するｎ+層１６とｐ+層１０を備えている。これにより、順バイアス状態において、ｎ+層１６からｎ-ドリフト層６へ注入される電子の注入効率を上げることができるとともに、ｐ+層１０からｎ-ドリフト層６へ注入されるホールの注入効率を上げることができて、ＰＩＮダイオード２のモジュレーションレベルをさらに上げることができる。また、キャリアの注入効率が上がることで、オン抵抗を下げることができ、そして、キャリアの密度が高くなって、リカバリー時に発振が生じるのを抑制することができる。また、リカバリー時の空乏層の伸びが遅くなって逆回復電流を徐々に減少させることができ、いわゆるソフトリカバリーを達成することができる。
【００８６】
実施の形態５
ここでは、階段状の不純物濃度プロファイルを有するｐ+層が選択に形成されたＰＩＮダイオードについて説明する。図６７に示すように、本ＰＩＮダイオード２では、ｐ+層１０は選択的に形成されている。表面電極１４は、ｐ+層１０とｐアノード層８に接触するように形成されている。なお、これ以外の構成については、図６２に示すＰＩＮダイオードと同様なので、同一部材には同一符号を付しその説明を省略する。
【００８７】
次に、ＰＩＮダイオード２の不純物濃度について説明する。本ＰＩＮダイオード２では、ｐ+層が選択的に形成されていることで、ｐ+層を通る断面線に沿った不純物濃度は、図６８に示すように、ｎ+層による階段状のプロファイルと、ｐ+層による階段状のプロファイルとを有している。一方、ｐ+層を通らない断面線に沿った不純物濃度は、図６９に示すように、ｎ+層による階段状のプロファイルだけを有している。そのような選択的に形成されるｐ+層１０のパターンとしては、たとえば、図７０に示すように、帯状に形成されていてもよいし、図７１に示すように、島状に形成されていてもよい。
【００８８】
本ＰＩＮダイオード２では、後述するように、階段状の不純物濃度プロファイルを有するｐ+層１０を選択的に形成することで、モジュレーションレベルを精度よく調整することができる。
【００８９】
次に、上述したＰＩＮダイオードの製造方法について説明する。前述した図４〜図６に示す工程と同様の工程を経た後、図７２に示すように、ｐ+層を選択的に形成するための所定のレジストパターン２６が形成される。そのレジストパターン２６をマスクとして、たとえばボロンが注入されて不純物層３２が形成される。その後、レジストパターン２６が除去される。次に、図７３に示すように、ボロンが注入された半導体基板４の第１主表面にレーザアニール処理を施すことにより、ボロンが注入された不純物層３２を含むように第１主表面から所定の深さにわたる領域が溶融して、ボロン濃度が深さ方向に均一化される。
【００９０】
こうして、階段状の不純物濃度プロファイルを有するｐ+層１０が選択的に形成される。なお、ボロンを注入によって半導体基板に導入する他に、たとえば、ボロンデポあるいはボロンガラスを塗布することによって、半導体基板にボロンを導入するようにしてもよい。
【００９１】
その後、図７〜図９に示す工程と同様の工程を経て、半導体基板の第１主表面に表面電極１４（図７４参照）が形成され、さらに、図１０、図１１に示す工程と同様の工程を経て、半導体基板４の第２主表面に、階段状の不純物濃度プロファイルを有するｎ+層１６が形成される。そして、図７４に示すように、ｎ+層１６の表面に裏面電極１８が形成されて、ＰＩＮダイオード２が完成する。
【００９２】
次に、本ＰＩＮダイオード２のリカバリー時におけるキャリアの挙動について説明する。本ＰＩＮダイオードにおけるキャリアの挙動は、ｐアノード８にｐ+層１０が形成されている点で、表面電極１４と接触する第１主表面の部分の全面にｐ+層１０が形成されたＰＩＮダイオード（図５８参照）におけるキャリアの挙動（図６３〜図６６参照）と実質的に同じである。
【００９３】
特に、本ＰＩＮダイオードでは、ｐ+層１０が選択的に形成されていることで、順バイアス状態（ポイントＴ１）において注入される電子とホールとの濃度分布（キャリア濃度プロファイル）が、ｐ+層１０が形成されている領域と形成されていない領域とで異なることになる。
【００９４】
図７５に示すように、ｐ+層を通る断面線に沿ったキャリア濃度プロファイル（プロファイルＡ）では、ｐ+層によってアノード側のキャリア濃度が高くなるとともに、ｎ+層によってカソード側のキャリア濃度も高くなっている。これに対して、図７６に示すように、ｐ+層を通らない断面線に沿ったキャリア濃度プロファイル（プロファイルＢ）では、ｎ+層によってカソード側のキャリア濃度がアノード側のキャリア濃度に対して高くなっている。
【００９５】
ＰＩＮダイオード２には、全体としてプロファイルＡとプロファイルＢとを併せたキャリアが注入されることになる。このことは、ｐ+層の面積によってキャリア（ホール）の注入量が変えられて、順方向電圧やリカバリー損失等を調整することができることを意味する。
【００９６】
すなわち、ｎ+層が選択的に形成されたＰＩＮダイオード（図３７参照）と同様に、ｐ+層の形成面積が相対的に大きくなると、注入されるキャリアの量が増えて、順方向電圧（ＶＦ）は下がるものの、注入されるキャリアが多い分、リカバリー損失（Ｅｒｅｃ）も高くなる。一方、ｐ+層の形成面積が相対的に小さくなると、注入されるキャリアの量が減ってリカバリー損失（Ｅｒｅｃ）は小さくなるものの、順方向電圧（ＶＦ）は上がることになる（図４８参照）。したがって、本ＰＩＮダイオード２では、ｐ+層の面積を変えることによって、順方向電圧や、リカバリー損失等のリカバリー特性を、適用されるインバータ装置に応じた所望の電圧やリカバリー特性に高精度に調整することができる。
【００９７】
また、ＰＩＮダイオードとしては、ｐ+層１０とｎ+層１６の双方を選択的に形成するようにしてもよい。この場合には、図７７に示すように、たとえばｐ+層１０とｎ+層１６をそれぞれ帯状として、その帯の幅や本数、あるいは、帯が延在する向きを、ｐ+層１０とｎ+層１６とで組み合わせるようにしてもよい。また、図７８に示すように、たとえばｐ+層１０とｎ+層１６をそれぞれ島状として、その島の形状、面積、あるいは、電極面における面積比率を、ｐ+層１０とｎ+層１６とで組み合わせるようにしてもよい。こうすることで、順方向電圧や、リカバリー損失等のリカバリー特性を、適用されるインバータ装置に応じた所望の電圧やリカバリー特性に高精度に調整することができる。
【００９８】
こうして、適用される製品に応じたＰＩＮダイオードが得られることで、ＰＩＮダイオードの高寿命化、エネルギー消費量の削減、あるいは、環境への負荷の低減を図ることができる。また、エピダイオードと比較すると、原材料の削減を図ることができ、また、生産工程の簡略化を図ることができる。
【００９９】
今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【０１００】
【図１】本発明の各実施の形態に係るＰＩＮダイオードが適用されるインバータ装置のインバータ回路の一例を示す回路図である。
【図２】本発明の実施の形態１に係るＰＩＮダイオードの断面図である。
【図３】同実施の形態において、図１に示す断面線ＩＩＩ−ＩＩＩにおける不純物濃度のプロファイルを示す図である。
【図４】同実施の形態において、図２に示すＰＩＮダイオードの製造方法の一工程を示す断面図である。
【図５】同実施の形態において、図４に示す工程の後に行われる工程を示す断面図である。
【図６】同実施の形態において、図５に示す工程の後に行われる工程を示す断面図である。
【図７】同実施の形態において、図６に示す工程の後に行われる工程を示す断面図である。
【図８】同実施の形態において、図７に示す工程の後に行われる工程を示す断面図である。
【図９】同実施の形態において、図８に示す工程の後に行われる工程を示す断面図である。
【図１０】同実施の形態において、図９に示す工程の後に行われる工程を示す断面図である。
【図１１】同実施の形態において、図１０に示す工程の後に行われる工程を示す断面図である。
【図１２】同実施の形態において、図１１に示す工程の後に行われる工程を示す断面図である。
【図１３】第１の比較例に係る拡散ダイオードの断面図である。
【図１４】図１３に示す断面線ＸＩＶ−ＸＩＶにおける不純物濃度のプロファイルを示す図である。
【図１５】拡散ダイオードのリカバリー時における電流と電圧の経時変化示すグラフである。
【図１６】拡散ダイオードのリカバリー時における第１の状態でのキャリア濃度のプロファイルとキャリアの挙動を示す図である。
【図１７】拡散ダイオードのリカバリー時における、第１の状態の後の第２の状態でのキャリア濃度のプロファイルとキャリアの挙動を示す図である。
【図１８】拡散ダイオードのリカバリー時における、第２の状態の後の第３の状態でのキャリア濃度のプロファイルとキャリアの挙動を示す図である。
【図１９】拡散ダイオードのリカバリー時における、第３の状態の後の第４の状態でのキャリア濃度のプロファイルとキャリアの挙動を示す図である。
【図２０】拡散ダイオードのリカバリー時における、第４の状態の後の第５の状態でのキャリア濃度のプロファイルとキャリアの挙動を示す図である。
【図２１】第２の比較例に係るエピダイオードの断面図である。
【図２２】図２１に示す断面線ＸＸＩＩ−ＸＸＩにおける不純物濃度のプロファイルを示す図である。
【図２３】エピダイオードのリカバリー時における電流と電圧の経時変化示すグラフである。
【図２４】エピダイオードのリカバリー時における第１の状態でのキャリア濃度のプロファイルとキャリアの挙動を示す図である。
【図２５】エピダイオードのリカバリー時における、第１の状態の後の第２の状態でのキャリア濃度のプロファイルとキャリアの挙動を示す図である。
【図２６】エピダイオードのリカバリー時における、第２の状態の後の第３の状態でのキャリア濃度のプロファイルとキャリアの挙動を示す図である。
【図２７】エピダイオードのリカバリー時における、第３の状態の後の第４の状態でのキャリア濃度のプロファイルとキャリアの挙動を示す図である。
【図２８】同実施の形態において、ＰＩＮダイオードのリカバリー時における電流と電圧の経時変化示すグラフである。
【図２９】同実施の形態において、ＰＩＮダイオードのリカバリー時における第１の状態でのキャリア濃度のプロファイルとキャリアの挙動を示す図である。
【図３０】同実施の形態において、ＰＩＮダイオードのリカバリー時における、第１の状態の後の第２の状態でのキャリア濃度のプロファイルとキャリアの挙動を示す図である。
【図３１】同実施の形態において、ＰＩＮダイオードのリカバリー時における、第２の状態の後の第３の状態でのキャリア濃度のプロファイルとキャリアの挙動を示す図である。
【図３２】同実施の形態において、ＰＩＮダイオードのリカバリー時における、第３の状態の後の第４の状態でのキャリア濃度のプロファイルとキャリアの挙動を示す図である。
【図３３】同実施の形態において、ＰＩＮダイオードのｎ+層の不純物濃度のプロファイルを説明するための注入直後の不純物濃度のプロファイルを示す図である。
【図３４】同実施の形態において、ＰＩＮダイオードのｎ+層の不純物濃度のプロファイルを説明するためのレーザアニール後の不純物濃度のプロファイルを示す図である。
【図３５】同実施の形態において、ＰＩＮダイオードのｎ+層の不純物濃度のプロファイルの測定結果を示す図である。
【図３６】比較のための熱拡散による不純物濃度のプロファイルの測定結果を示す図である。
【図３７】本発明の実施の形態２に係るＰＩＮダイオードの断面図である。
【図３８】同実施の形態において、図３７に示す断面線ＸＸＸＶＩＩＩ−ＸＸＸＶＩＩＩにおける不純物濃度のプロファイルを示す図である。
【図３９】同実施の形態において、図３７に示す断面線ＸＸＸＩＸ−ＸＸＸＩＸにおける不純物濃度のプロファイルを示す図である。
【図４０】同実施の形態において、選択的に形成されるｎ+層のパターンの一例を示す平面図である。
【図４１】同実施の形態において、選択的に形成されるｎ+層のパターンの他の例を示す平面図である。
【図４２】同実施の形態において、図３７に示すＰＩＮダイオードの製造方法の一工程を示す断面図である。
【図４３】同実施の形態において、図４２に示す工程の後に行われる工程を示す断面図である。
【図４４】同実施の形態において、図４３に示す工程の後に行われる工程を示す断面図である。
【図４５】同実施の形態において、図４４に示す工程の後に行われる工程を示す断面図である。
【図４６】同実施の形態において、ＰＩＮダイオードの順バイアス時でのキャリア濃度のプロファイルのうち、図３７に示す断面線ＸＸＸＶＩＩＩ−ＸＸＸＶＩＩＩにおけるキャリア濃度のプロファイルを示す図である。
【図４７】同実施の形態において、ＰＩＮダイオードの順バイアス時でのキャリア濃度のプロファイルのうち、図３７に示す断面線ＸＸＸＩＸ−ＸＸＸＩＸにおけるキャリア濃度のプロファイルを示す図である。
【図４８】同実施の形態において、ｎ+層の面積とリカバリー損失および順方向電圧との相関を示すグラフである。
【図４９】本発明の実施の形態３に係るＰＩＮダイオードの断面図である。
【図５０】同実施の形態において、図４９に示す断面線Ｌ−Ｌにおける不純物濃度のプロファイルを示す図である。
【図５１】同実施の形態において、図４９に示すＰＩＮダイオードの製造方法の一工程を示す断面図である。
【図５２】同実施の形態において、図５１に示す工程の後に行われる工程を示す断面図である。
【図５３】同実施の形態において、図５２に示す工程の後に行われる工程を示す断面図である。
【図５４】同実施の形態において、ＰＩＮダイオードのリカバリー時における第１の状態でのキャリア濃度のプロファイルとキャリアの挙動を示す図である。
【図５５】同実施の形態において、ＰＩＮダイオードのリカバリー時における、第１の状態の後の第２の状態でのキャリア濃度のプロファイルとキャリアの挙動を示す図である。
【図５６】同実施の形態において、ＰＩＮダイオードのリカバリー時における、第２の状態の後の第３の状態でのキャリア濃度のプロファイルとキャリアの挙動を示す図である。
【図５７】同実施の形態において、ＰＩＮダイオードのリカバリー時における、第３の状態の後の第４の状態でのキャリア濃度のプロファイルとキャリアの挙動を示す図である。
【図５８】本発明の実施の形態４に係るＰＩＮダイオードの断面図である。
【図５９】同実施の形態において、図５８に示す断面線ＬＩＸ−ＬＩＸにおける不純物濃度のプロファイルを示す図である。
【図６０】同実施の形態において、図５８に示すＰＩＮダイオードの製造方法の一工程を示す断面図である。
【図６１】同実施の形態において、図６０に示す工程の後に行われる工程を示す断面図である。
【図６２】同実施の形態において、図６１に示す工程の後に行われる工程を示す断面図である。
【図６３】同実施の形態において、ＰＩＮダイオードのリカバリー時における第１の状態でのキャリア濃度のプロファイルとキャリアの挙動を示す図である。
【図６４】同実施の形態において、ＰＩＮダイオードのリカバリー時における、第１の状態の後の第２の状態でのキャリア濃度のプロファイルとキャリアの挙動を示す図である。
【図６５】同実施の形態において、ＰＩＮダイオードのリカバリー時における、第２の状態の後の第３の状態でのキャリア濃度のプロファイルとキャリアの挙動を示す図である。
【図６６】同実施の形態において、ＰＩＮダイオードのリカバリー時における、第３の状態の後の第４の状態でのキャリア濃度のプロファイルとキャリアの挙動を示す図である。
【図６７】本発明の実施の形態５に係るＰＩＮダイオードの断面図である。
【図６８】同実施の形態において、図６７に示す断面線ＬＸＶＩＩＩ−ＬＸＶＩＩＩにおける不純物濃度のプロファイルを示す図である。
【図６９】同実施の形態において、図６７に示す断面線ＬＸＩＸ−ＬＸＩＸにおける不純物濃度のプロファイルを示す図である。
【図７０】同実施の形態において、選択的に形成されるｐ+層のパターンの一例を示す平面図である。
【図７１】同実施の形態において、選択的に形成されるｐ+層のパターンの他の例を示す平面図である。
【図７２】同実施の形態において、図６７に示すＰＩＮダイオードの製造方法の一工程を示す断面図である。
【図７３】同実施の形態において、図７２に示す工程の後に行われる工程を示す断面図である。
【図７４】同実施の形態において、図７３に示す工程の後に行われる工程を示す断面図である。
【図７５】同実施の形態において、ＰＩＮダイオードの順バイアス時でのキャリア濃度のプロファイルのうち、図６７に示す断面線ＬＸＶＩＩＩ−ＬＸＶＩＩＩにおけるキャリア濃度のプロファイルを示す図である。
【図７６】同実施の形態において、ＰＩＮダイオードの順バイアス時でのキャリア濃度のプロファイルのうち、図６７に示す断面線ＬＸＩＸ−ＬＸＩＸにおけるキャリア濃度のプロファイルを示す図である。
【図７７】同実施の形態において、選択的に形成されるｐ+層のパターンと選択的に形成されるｎ+層のパターンとの組合せの一例を示す平面図である。
【図７８】同実施の形態において、選択的に形成されるｐ+層のパターンと選択的に形成されるｎ+層のパターンとの組合せの他の例を示す平面図である。
【符号の説明】
【０１０１】
２  ＰＩＮダイオード、４  半導体基板、６  ｎ-ドリフト層、８  ｐアノード層、９  シリコン酸化膜、１０  ｐ+層、１２  ｎバッファ層、１４  表面電極、１６  ｎ+層、１８  裏面電極、２１  リン拡散源、２２，２３  レジストパターン、２４  リンガラス、２５  シリコン酸化膜、２６  レジストパターン、３１  不純物層、３２  不純物層、５０  ＩＧＢＴ、５１  誘導電動機。
【図１】
2010040562.tif 000003
【図２】
2010040562.tif 000004
【図３】
2010040562.tif 000005
【図４】
2010040562.tif 000006
【図５】
2010040562.tif 000007
【図６】
2010040562.tif 000008
【図７】
2010040562.tif 000009
【図８】
2010040562.tif 000010
【図９】
2010040562.tif 000011
【図１０】
2010040562.tif 000012
【図１１】
2010040562.tif 000013
【図１２】
2010040562.tif 000014
【図１３】
2010040562.tif 000015
【図１４】
2010040562.tif 000016
【図１５】
2010040562.tif 000017
【図１６】
2010040562.tif 000018
【図１７】
2010040562.tif 000019
【図１８】
2010040562.tif 000020
【図１９】
2010040562.tif 000021
【図２０】
2010040562.tif 000022
【図２１】
2010040562.tif 000023
【図２２】
2010040562.tif 000024
【図２３】
2010040562.tif 000025
【図２４】
2010040562.tif 000026
【図２５】
2010040562.tif 000027
【図２６】
2010040562.tif 000028
【図２７】
2010040562.tif 000029
【図２８】
2010040562.tif 000030
【図２９】
2010040562.tif 000031
【図３０】
2010040562.tif 000032
【図３１】
2010040562.tif 000033
【図３２】
2010040562.tif 000034
【図３３】
2010040562.tif 000035
【図３４】
2010040562.tif 000036
【図３５】
2010040562.tif 000037
【図３６】
2010040562.tif 000038
【図３７】
2010040562.tif 000039
【図３８】
2010040562.tif 000040
【図３９】
2010040562.tif 000041
【図４０】
2010040562.tif 000042
【図４１】
2010040562.tif 000043
【図４２】
2010040562.tif 000044
【図４３】
2010040562.tif 000045
【図４４】
2010040562.tif 000046
【図４５】
2010040562.tif 000047
【図４６】
2010040562.tif 000048
【図４７】
2010040562.tif 000049
【図４８】
2010040562.tif 000050
【図４９】
2010040562.tif 000051
【図５０】
2010040562.tif 000052
【図５１】
2010040562.tif 000053
【図５２】
2010040562.tif 000054
【図５３】
2010040562.tif 000055
【図５４】
2010040562.tif 000056
【図５５】
2010040562.tif 000057
【図５６】
2010040562.tif 000058
【図５７】
2010040562.tif 000059
【図５８】
2010040562.tif 000060
【図５９】
2010040562.tif 000061
【図６０】
2010040562.tif 000062
【図６１】
2010040562.tif 000063
【図６２】
2010040562.tif 000064
【図６３】
2010040562.tif 000065
【図６４】
2010040562.tif 000066
【図６５】
2010040562.tif 000067
【図６６】
2010040562.tif 000068
【図６７】
2010040562.tif 000069
【図６８】
2010040562.tif 000070
【図６９】
2010040562.tif 000071
【図７０】
2010040562.tif 000072
【図７１】
2010040562.tif 000073
【図７２】
2010040562.tif 000074
【図７３】
2010040562.tif 000075
【図７４】
2010040562.tif 000076
【図７５】
2010040562.tif 000077
【図７６】
2010040562.tif 000078
【図７７】
2010040562.tif 000079
【図７８】
2010040562.tif 000080