(57)【要約】【課題】既定の低速内部バスに低速と高速対応のモジュールが混在して接続されているプログラマブルコントローラにおいて、いずれのモジュールも低速内部バスで使用できることを前提として、高速対応のモジュールが高速外部バスに対応可能とすること。【解決手段】旧バス７にＣＰＵモジュール１とＩ／Ｏモジュール３と通信モジュール５とが接続されているプログラマブルコントローラにおいて、旧バス７以外に転送速度が旧バス７より高速の新バス１３，１５，１７を設け、ＣＰＵモジュール１とＩ／Ｏモジュール３は旧バス７に接続して使用可能とする一方、通信モジュール５は旧、新両バス７，１５に接続し動作に際しては旧、新両バス７，１５を並列使用して高速の外部バス９に対応動作可能とする。【選択図】図１
2010204931.tif 000002
【特許請求の範囲】
【請求項１】
ＣＰＵモジュールと低速モジュールとが接続される旧バス（低速対応内部バス）に高速モジュールが接続されるプログラマブルコントローラにおいて、上記旧バス以外に転送速度が上記旧バスより高速の新バス（高速対応内部バス）を設け、低速モジュールを上記旧バスに接続して低速モジュールを旧バス上で使用可能とする一方、ＣＰＵモジュールと高速モジュールとを旧バス以外に新バスにも接続し動作する際には旧、新両バスを並列使用することで、ＣＰＵモジュールの制御の下で高速モジュールを高速の外部バスに対応動作可能とした、ことを特徴とするプログラマブルコントローラ。
【請求項２】
旧バス以外に別途の内部バスを設けると共に、この内部バスの転送速度を切り換える転送速度切換手段を設け、高速モジュールが要求する転送速度に応じて上記内部バスの転送速度を上記転送速度切換手段で切り換えることで当該内部バスを上記新バスとする、ことを特徴とする請求項１に記載のプログラマブルコントローラ。
【請求項３】
上記転送速度切換手段は、入力されるバスクロックに応じて新バスの転送速度を切り換える、ことを特徴とする請求項２に記載のプログラマブルコントローラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種機器を自動制御するプログラマブルコントローラ（ＰＬＣ）に関するものである。
【背景技術】
【０００２】
ＰＬＣはシーケンスプログラムを実行してそれに接続された制御機器をシーケンス制御するようになっている。このようなプログラマブルコントローラには、ＣＰＵモジュールには内部バス（ＰＬＣバス）を介して複数の入出力モジュール等の各種モジュールが接続されている。ＣＰＵモジュール内のＣＰＵは、シーケンスプログラムの実行により、例えばＩ／Ｏ（入出力）モジュールは、ＣＰＵからのデータ送信要求に応答してセンサなどの入力機器からのデータをＣＰＵに送信したり、ＣＰＵからの制御指令に応答してアクチュエータなどの出力機器を制御する。
【０００３】
図３を参照して、ＰＬＣは、ＣＰＵモジュール１、Ｉ／Ｏモジュール３、通信モジュール５、等の各種モジュールを備えている。ＣＰＵモジュール１はＰＬＣ全体を制御するもので、図示略のＣＰＵ、メモリ等を備え、転送速度１Ｍｂｐｓ以下の低速の内部バス７を介して、Ｉ／Ｏモジュール３、通信モジュール５に接続されている。ＣＰＵモジュール１のメモリには、ラダー図言語で記述されたラダープログラムが記憶されている。ＣＰＵモジュール１は、ラダープログラムをＣＰＵにより実行することで、内部バス７を通じた制御指令又はデータの送受信を制御する。Ｉ／Ｏモジュール３には、図示略のセンサ等の入力機器や、アクチュエータ等の出力機器とが接続されている。Ｉ／Ｏモジュール３は、入力機器の状態を表すデータを通信モジュール５へ送信したり、通信モジュール５から受ける制御指令に従って電源のオンオフ等の制御を出力機器に対して実施する。
【０００４】
通信モジュール５は、ＣＰＵ、メモリ、インターフェースを備え、内部バス７を介して他のモジュール１，３と接続されていると共に、メモリに通信プログラムを記憶している。通信モジュール５は、この通信プログラムをＣＰＵが実行することで、ＣＰＵモジュール１から受ける制御指令に従って、インタフェースを通じたデータまたは制御指令の送受信を制御する。
【０００５】
以上の構成を備えたプログラマブルコントローラにおいては、ＣＰＵモジュール１、Ｉ／Ｏモジュール３、通信モジュール５は低速の内部バス７に相互接続されている場合、通信モジュール５にプロフィバスやイーサネット（登録商標）等の高速の外部バス９が接続され高速対応となっていても、通信モジュール５は、内部バス７のバス速度でその制御が規定されてしまい、高速モジュールという特性を活用できないという課題がある。
【０００６】
そこで、通信モジュール５に接続する高速の外部バス９に合わせて、内部バス７を高速対応とすると、今度は、Ｉ／Ｏモジュール３等が低速対応で構成されているので、それらモジュールを使用することができなくなる、という課題がある。
【０００７】
このようにして低速モジュールと高速モジュールとの双方を活用可能とすることが従来のプログラマブルコントローラでは困難となっていた。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００８−０９０６５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明で解決すべき課題は、既定の低速内部バスにＩ／Ｏモジュール等の低速モジュールと通信モジュール等の高速モジュールとが混在して接続されているプログラマブルコントローラにおいて、Ｉ／Ｏモジュール等の低速モジュールが既定の低速内部バスで使用できることを前提として、通信モジュール等の高速モジュールが高速外部バスに対応可能とすることである。
【課題を解決するための手段】
【００１０】
本発明にかかるプログラマブルコントローラは、ＣＰＵモジュールと低速モジュールとが接続される旧バス（低速対応内部バス）に高速モジュールが接続されるプログラマブルコントローラにおいて、上記旧バス以外に転送速度が上記旧バスより高速の新バス（高速対応内部バス）を設け、低速モジュールを上記旧バスに接続して低速モジュールを旧バス上で使用可能とする一方、ＣＰＵモジュールと高速モジュールとを旧バス以外に新バスにも接続し動作する際には旧、新両バスを並列使用することで、ＣＰＵモジュールの制御の下で高速モジュールを高速の外部バスに対応動作可能としたことを特徴とするものである。
【００１１】
旧バス以外に別途の内部バスを設けると共に、この内部バスの転送速度をバスクロックで切り換えるバスクロック切換手段を設け、高速モジュールが要求する転送速度に応じて上記内部バスの転送速度を上記転送速度切換手段で切り換えることで当該内部バスを上記新バスとすることが好ましい。
【００１２】
また、上記転送速度切換手段は、入力されるバスクロックに応じて新バスの転送速度を切り換えることが好ましい。
【発明の効果】
【００１３】
本発明によれば、高速モジュールは旧バスに対して低速モジュールと共に接続されていても、新旧両内部バスを並列使用することができるので、高速対応の外部バスを用いた高速対応が可能となる。
【図面の簡単な説明】
【００１４】
【図１】図１は本発明の実施の形態にかかるプログラマブルコントローラの構成を示す図である。
【図２】図２は図１の構成の変形例を示す図である。
【図３】図３は従来のプログラマブルコントローラの構成を示す図である。
【発明を実施するための形態】
【００１５】
以下、添付した図面を参照して、本発明の実施の形態に係るプログラマブルコントローラを説明する。なお、以下に示す実施の形態は、本発明の技術思想を具体化するためのプログラマブルコントローラを例示するものであって、本発明はプログラマブルコントローラを以下のものに特定しない。特に本明細書は、特許請求の範囲に示される要素を、実施の形態に特定するものでは決してない。図１は、実施の形態のプログラマブルコントローラを示す。
【００１６】
図１を参照して、実施の形態のプログラマブルコントローラは、ＣＰＵモジュール１および低速モジュールであるＩ／Ｏモジュール３が接続される低速対応の内部バスを旧バス７とし、その旧バス７に高速モジュールである通信モジュール５が接続された構成を有する。この場合、旧バス７の転送速度は例えば１Ｍｂｐｓ以下である。
【００１７】
そして、実施の形態では、旧バス７以外に転送速度が旧バス７より高速の内部バスを３本、第１新バス１３、第２新バス１５、第３新バス１７として設けている。これら新バス１３−１７のうち、第１新バス１３の転送速度は４Ｍｂｐｓであり、第２新バス１５の転送速度は８Ｍｂｐｓであり、第３新バス１７の転送速度は１６Ｍｂｐｓである。
【００１８】
実施の形態では、低速モジュールであるＩ／Ｏモジュール３は旧バス７に接続してそれら低速モジュールの使用が可能になっている。そして、ＣＰＵモジュール１は旧バス７と第１、第２、第３新バス１３−１７とに接続すると共に、高速モジュールである通信モジュール５は、旧バス７と同時に例えば第２新バス１５に接続されている。
【００１９】
実施の形態では通信モジュール５が要求する転送速度が９Ｍｂｐｓであり、それに対応して、通信モジュール５は１Ｍｂｐｓの旧バス７と、８Ｍｂｐｓの第２新バス１５とに接続されている。これにより、通信モジュール５に接続される内部バスの転送速度は旧バス７と第２新バス１５とで９Ｍｂｐｓとなり、９Ｍｂｐｓの外部バス９に対応可能となる。
【００２０】
なお、ＣＰＵモジュール１は、プログラマブルコントローラ全体を統括して制御するＣＰＵ、システムプログラムを格納するシステムメモリ、入出力情報や内部データ情報、通信モジュール 等とデータの要求や応答データ等を格納する動作メモリ、シーケンスプログラムを格納するユーザプログラムメモリ、Ｉ／Ｏモジュールや通信モジュールのデータの読出し、書き込みを行うＩ／Ｏインターフェイス、等を有する。そしてＣＰＵモジュール１は、上記例では、旧バス７と同時に通信モジュール５の高速動作のため、第２新バス１５にも接続されている。
【００２１】
また、Ｉ／Ｏモジュール３は、内部に入出力制御部、入出力部等を有する。
【００２２】
また、通信モジュール５は、通信制御するＣＰＵ、システムプログラムを格納するシステムプログラムメモリ、送信データやＣＰＵモジュール等との授受データ等を格納する動作メモリ、外部通信機器等と接続しデータ送受信を行う通信インタフェース、等を有する。
【００２３】
以上の構成を備えた実施の形態のプログラマブルコントローラにおいては、上記旧バス７以外に転送速度が旧バス７より高速の新バス１３−１７を複数設け、低速モジュールであるＩ／Ｏモジュール３は旧バス７に接続して使用可能とする一方、ＣＰＵモジュール１と通信モジュール５は旧、新両バス７，１５に接続し動作に際してはＣＰＵモジュール１と通信モジュール５は旧、新両バス７，１５を並列使用するので、高速の外部バス９に対応動作が可能となっている。
【００２４】
なお、図１では、新バスは一例として４Ｍ，８Ｍ，１６Ｍｂｐｓの３種類を設けたが、新バスは２種類でも４種類以上でもよく、また、３つの新バスを設けるのではなく、図２で示すように１つの新バス２７を上記３つの新バスとなるようにバスクロックを切り換える構成としてもよい。
【００２５】
すなわち、図２では、ＦＰＧＡからなるバスクロック制御部１９と、転送速度切換部２３と、これらを接続する３本の４Ｍ用、８Ｍ用、１６Ｍ用転送速度切換信号伝送線２１ａ，２１ｂ，２１ｃとを設ける。バスクロック制御部１９には、旧バス７を設け、この旧バス７にＣＰＵモジュール１とＩ／Ｏモジュール３とを接続する。バスクロック制御部１９から４Ｍ用、８Ｍ用、１６Ｍ用転送速度切換信号Ｓ１，Ｓ２，Ｓ３それぞれを４Ｍ用、８Ｍ用、１６Ｍ用転送速度切換信号伝送線２１ａ，２１ｂ，２１ｃそれぞれを介して転送速度切換部２３に入力する。転送速度切換部２３は新バス２５の途中に挿入接続されている。そしてＣＰＵモジュール１と通信モジュール５は転送速度切換部２３の出力側から出される新バス２７に接続されている。なお、ＦＰＧＡはField Programmable Gate Arrayの略称で、エフ・ピー・ジー・エイと称する。ＦＰＧＡは、ＬＵＴ（ルックアップテーブル）とフリップフロップとで構成される基本セルを縦横配列したものであり、ＬＵＴを書き換えることにより内部のハードウェアロジックを変更することができるようになっている。ＦＰＧＡは、論理ブロックを記述する回路ブロック情報をこれらに読み込ませることで、内部の論理ブロックと論理ブロック間の結線を自由に構成することで、上記バスクロック制御部１９を構成することができる。
【００２６】
転送速度切換部２３は、例えば信号伝送線２１ａから４Ｍ用転送速度切換信号Ｓ１が入力されると、新バス２７を転送速度４Ｍｂｐｓの第１新バスに切り換え、信号伝送線２１ｂから８Ｍ用転送速度切換信号Ｓ２が入力されると、新バス２７を転送速度８Ｍｂｐｓの第２新バスに切り換え、信号伝送線２１ｃから１６Ｍ用転送速度切換信号Ｓ３が入力されると、新バスを転送速度１６Ｍｂｐｓの第３新バスに切り換える。
【００２７】
したがって、通信モジュール５が接続されると、バスクロック制御部１９は、８Ｍ用転送速度切換信号Ｓ２を転送速度切換部２３に出力する。これにより転送速度切換部２３は、新バス２７を第２新バスに切り換える。
【００２８】
以上説明したように、本実施の形態によれば、Ｉ／Ｏモジュール３は旧バス７に接続されて使用可能である一方で、ＣＰＵモジュール１と通信モジュール５は新旧両バス７，１５に並列接続されているので、通信モジュール５は高速対応の外部バス９を用いた高速通信動作が可能となる。
【符号の説明】
【００２９】
１  ＣＰＵモジュール
３  Ｉ／Ｏモジュール
５  通信モジュール
７  旧バス
１３，１５，１７  新バス
２７  新バス
【図１】
2010204931.tif 000003
【図２】
2010204931.tif 000004
【図３】
2010204931.tif 000005