(57)【要約】【課題】順メサ形状を安定して形成可能な、半導体発光素子を作製する方法を提供する。【解決手段】エピタキシャルウエハＥ１を成膜装置に配置して、キャップ層２１の表面２１ａを酸化して酸化膜２３を形成する。酸化膜２３は、キャップ層２１のIII−Ｖ化合物半導体の酸化物である。酸化膜２３上に絶縁体マスク２５を形成する。まず、基板生産物Ｐ１を成膜装置内に配置する。成膜装置を用いて、絶縁体マスク２５のための絶縁膜２７を酸化膜２３上に成長する後に、フォトリソグラフィを用いて絶縁膜２７及び酸化膜２３をドライエッチングして絶縁体マスク２５を形成する。絶縁体マスク２５を用いて半導体積層１３ａをウェットエッチングして、メサ領域１３ｂを形成する。絶縁膜マスク２５を用いて埋込領域を成長してメサ領域１３ｂを埋め込む。【選択図】図３
2010263006.tif 000002
【特許請求の範囲】
【請求項１】
半導体発光素子を作製する方法であって、
第１導電型III−Ｖ化合物半導体領域、活性層、第２導電型III−Ｖ化合物半導体層及びキャップ層を基板上に順に成長して、半導体積層を形成する工程と、
前記キャップ層の表面を酸化して、酸化膜を形成する工程と、
前記酸化膜上に絶縁体マスクを形成する工程と、
前記絶縁体マスクを用いて前記半導体積層をウェットエッチングして、メサ領域を形成する工程と
を備え、
前記キャップ層は、前記第２導電型III−Ｖ化合物半導体層の材料と異なるIII−Ｖ化合物半導体からなり、
前記ウェットエッチングでは、前記キャップ層、前記第２導電型III−Ｖ化合物半導体層、前記活性層及び前記第１導電型III−Ｖ化合物半導体領域がエッチングされることを特徴とする方法。
【請求項２】
前記キャップ層の前記酸化は、熱酸化法、プラズマ酸化法及びＵＶ−オゾン酸化法のいずれかによって行われる、ことを特徴とする請求項１に記載された方法。
【請求項３】
前記絶縁体マスクを形成するに先だって、前記酸化膜上に前記絶縁体マスクのための絶縁膜を成膜装置で成長する工程と、
前記絶縁膜及び前記酸化膜をドライエッチングして前記絶縁体マスクを形成する工程と
を更に備え、
前記キャップ層の前記酸化は前記成膜装置で行われる、ことを特徴とする請求項１または請求項２に記載された方法。
【請求項４】
前記エッチングの後に、前記絶縁体マスクを用いて埋込領域を成長する工程を更に備え、
前記埋込領域を成長する前記工程では、
前記エッチングの後に、前記絶縁体マスクを用いて第２導電型埋込層を成長する工程と、
前記第２導電型埋込層を形成した後に、前記絶縁体マスクを用いて第１導電型埋込層を成長する工程と
を含む、ことを特徴とする請求項１〜請求項３のいずれか一項に記載された方法。
【請求項５】
前記埋込領域を成長した後に、前記絶縁体マスク及び前記酸化膜を除去する工程と、
前記絶縁体マスク及び前記酸化膜を除去した後に、前記エッチングされたキャップ層を除去して、半導体メサを形成する工程と
を更に備える、ことを特徴とする請求項４に記載された方法。
【請求項６】
前記半導体メサ及び前記埋込領域上に、第２導電型III−Ｖ化合物半導体領域を形成する工程を更に備え、
前記半導体発光素子は半導体レーザである、ことを特徴とする請求項５に記載された方法。
【請求項７】
前記ウェットエッチングのエッチャントは、Ｂｒアルコールを含む、ことを特徴とする請求項１〜請求項６のいずれか一項に記載された方法。
【請求項８】
前記キャップ層はＩｎＧａＡｓからなり、
前記第２導電型III−Ｖ化合物半導体層はＩｎＰからなる、ことを特徴とする請求項１〜請求項７のいずれか一項に記載された方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子を作製する方法に関する。
【背景技術】
【０００２】
特許文献１には、半導体メサ埋込型半導体レーザを製造する方法が記載されている。第１導電型半導体基板上に、第１クラッド層、活性、第２クラッド及びキャップ層を成長する。第１クラッド層、活性層及び第２クラッド層よりもサイドエッチングが生じやすい材料をキャップ層に用いている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平０３−１１２１８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
規格外れとなる光出力及び閾値等のレーザ特性を有する半導体レーザの解析によれば、半導体レーザの半導体メサのエッチング形状にばらつきが発生しているものが多い。
【０００５】
発明者の検討の結果、マスク材と半導体の界面には、マスク膜を形成するＣＶＤのダメージ、自然酸化膜などに起因するばらつきが存在する。このため、半導体メサを形成するためのエッチングにおいてサイドエッチング速度が安定しない。これでは、所望のメサ形状を安定して作製できない。不適切なメサ形状により、選択成長による埋め込み層が不適切な形状に成長される。最終的に、これらは、個々のデバイスにおいてレーザ出力低下などの不満足な特性の原因になる。
【０００６】
自然酸化膜の組成や厚み、ＣＶＤによるダメージは、ウエハ面にわたって分布する。この分布により、サイドエッチングレートが大きくばらつくことになり、メサ形状がウエハ面上における位置によって大きく異なる。メサ形状のばらつきは電流ブロック層の形状ばらつきを引き起こし、最終的に、多数のデバイスが一括して作製されるウエハ上においてレーザ特性の分布を大きくする。
【０００７】
本発明は、このような事情を鑑みて為されたものであり、順メサ形状を安定して形成可能な、半導体発光素子を作製する方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一側面は、半導体発光素子を作製する方法である。この方法は、（ａ）第１導電型III−Ｖ化合物半導体領域、活性層、第２導電型III−Ｖ化合物半導体層及びキャップ層を基板上に順に成長して半導体積層を形成する工程と、（ｂ）前記キャップ層の表面を酸化して、酸化膜を形成する工程と、（ｃ）前記酸化膜上に絶縁体マスクを形成する工程と、（ｄ）前記絶縁体マスクを用いて前記半導体積層をウェットエッチングしてメサ領域を形成する工程とを備える。前記キャップ層は、前記第２導電型III−Ｖ化合物半導体層の材料と異なるIII−Ｖ化合物半導体からなり、前記ウェットエッチングでは、前記キャップ層、前記第２導電型III−Ｖ化合物半導体層、前記活性層及び前記第１導電型III−Ｖ化合物半導体領域がエッチングされる。
【０００９】
この方法によれば、キャップ層の表面を意図的に酸化して酸化膜を形成する。この酸化膜は、意図的に形成されない自然酸化膜等の酸化膜とは異なる。この制御して形成された酸化膜により、ウエットエッチングにおけるサイドエッチングレートのばらつきは低減される。
【００１０】
本発明に係る方法では、前記キャップ層の前記酸化は、熱酸化法、プラズマ酸化法及びＵＶ−オゾン酸化法のいずれかによって行われることが好ましい。この方法によれば、熱酸化法、プラズマ酸化法及びＵＶ−オゾン酸化法を用いることによって、キャップ層の表面に意図的な酸化膜を形成できる。
【００１１】
本発明に係る方法は、（ｅ）前記絶縁体マスクを形成するに先だって、前記酸化膜上に前記絶縁体マスクのための絶縁膜を成膜装置で成長する工程と、（ｆ）前記絶縁膜及び前記酸化膜をドライエッチングして前記絶縁体マスクを形成する工程とを更に備えることができる。前記キャップ層の前記酸化は前記成膜装置で行われる。この方法によれば、絶縁体マスクのための絶縁膜及び酸化膜が連続して形成される。
【００１２】
本発明に係る方法は、（ｇ）前記エッチングの後に、前記絶縁体マスクを用いて埋込領域を成長する工程を更に備えることができる。前記埋込領域を成長する工程では、前記エッチングの後に、前記絶縁体マスクを用いて第２導電型埋込層を成長する工程と、前記第２導電型埋込層を形成した後に、前記絶縁体マスクを用いて第１導電型埋込層を成長する工程とを含むことができる。この方法によれば、絶縁膜マスクの近傍において埋込領域の異常成長の発生が低減される。
【００１３】
本発明に係る方法は、（ｈ）前記埋込領域を成長した後に、前記絶縁体マスク及び前記酸化膜を除去する工程と、（ｉ）前記絶縁体マスク及び前記酸化膜を除去した後に、前記エッチングされたキャップ層を除去して、半導体メサを形成する工程とを更に備えることができる。
【００１４】
この方法により半導体メサを形成することによって、半導体メサ内の活性層の幅（Ｗａ）と埋込領域の上端の間隔（Ｗｎ）との比（Ｗｎ／Ｗａ）が大きくなることを避けることができる。
【００１５】
本発明に係る方法では、前記半導体メサ及び前記埋込領域上に、第２導電型III−Ｖ化合物半導体領域を形成する工程を更に備えることができる。前記半導体発光素子は半導体レーザである。
【００１６】
この方法によれば、半導体レーザのリーク電流の増大を避けることができる。故に、閾値電流の増加や光パワーの低下を抑制できる半導体レーザを提供できる。
【００１７】
本発明に係る方法では、前記酸化膜は１．５ｎｍ以上であることが好ましい。本発明に係る方法では、前記ウェットエッチングのエッチャントはＢｒアルコールを含むことができる。本発明に係る方法では、前記キャップ層はＩｎＧａＡｓからなることができる。前記第２導電型III−Ｖ化合物半導体層はＩｎＰからなることができる。
【００１８】
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
【発明の効果】
【００１９】
以上説明したように、本発明によれば、順メサ形状を安定して形成可能な、半導体発光素子を作製する方法が提供される。
【図面の簡単な説明】
【００２０】
【図１】図１は、本実施の形態に係る半導体発光素子を作製する方法における主要な工程を示す図面である。
【図２】図２は、本実施の形態に係る半導体発光素子を作製する方法における主要な工程を示す図面である。
【図３】図３は、本実施の形態に係る半導体発光素子を作製する方法における主要な工程の断面を模式的に示す図面である。
【図４】図４は、本実施の形態に係る半導体発光素子を作製する方法における主要な工程の断面を模式的に示す図面である。
【図５】図５は、本実施の形態に係る半導体発光素子を作製する方法における主要な工程の断面を模式的に示す図面である。
【図６】図６は、本実施の形態に係る方法によって作製された半導体発光素子の構造を模式的に示す図面である。
【図７】図７は、半導体発光素子を作製する際にキャップ層の酸化を行うこと無くメサエッチングを行う方法における主要な工程の断面を模式的に示す図面である。
【図８】図８は、半導体レーザの半導体メサ内の活性層の幅Ｗ１と埋込領域の上端の間隔Ｗ２との比（Ｗ２／Ｗ１）と、半導体レーザの光出力との関係を説明する図面である。
【図９】図９は、様々な製造条件によってエッチングされたメサ形状を示す図面である。
【図１０】図１０は、様々な製造条件におけるメサ形状及びサイドエッチング量を示す図面である。
【図１１】図１１は、様々な製造条件における半導体レーザの特性のばらつきを示す図面である。
【発明を実施するための形態】
【００２１】
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の半導体発光素子を作製する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。半導体発光素子は、例えば半導体レーザ、半導体光変調器等であることができる。
【００２２】
図１及び図２は、本実施の形態に係る半導体発光素子を作製する方法における主要な工程を示す図面である。フローチャート１００を参照すると、工程Ｓ１０１では、図３（ａ）に示されるように、成膜装置１０ａにおいて半導体積層１３を基板１１上に形成する。基板１１としては、例えばＩｎＰ半導体基板を用いることができる。半導体積層１３の形成は、例えば有機金属気相成長法を用いて以下のように行われる。工程Ｓ１０１−１において、基板１１上に、第１導電型III−Ｖ化合物半導体領域１５を成長する。第１導電型III−Ｖ化合物半導体領域１５は、例えばｎ型ＩｎＰクラッド層である。工程Ｓ１０１−２において、第１導電型III−Ｖ化合物半導体領域１５上に、活性層１７を成長する。活性層１７は例えば量子井戸構造を有することができる。この量子井戸構造は、例えば交互に配列された井戸層及び障壁層を含む。井戸層は、例えばＧａＩｎＡｓＰからなることができ、障壁層は、例えばＧａＩｎＡｓＰからなることができる。工程Ｓ１０１−３において、活性層１７上に、第２導電型III−Ｖ化合物半導体層１９を成長する。第２導電型III−Ｖ化合物半導体層１９は、例えばｐ型クラッド層であり、また例えばｐ型ＩｎＰ半導体からなることができる。工程Ｓ１０１−４において、第２導電型III−Ｖ化合物半導体層１９上に、キャップ層２１を成長する。キャップ層２１は、ｐ型クラッド層の材料と異なるIII−Ｖ化合物半導体からなり、また例えばｐ型ＩｎＧａＡｓ半導体からなることができる。メサ形成の際に、所定のサイドエッチング量を得るためには、キャップ層２１の厚さは、５０ｎｍ以上、３００ｎｍ以下の厚みを用いることができる。典型的なキャップ層２１の厚みとしては、１００ｎｍ程度とすることが好適である。
【００２３】
これらの工程によって、エピタキシャルウエハＥ１が作製される。エピタキシャルウエハＥ１では、半導体積層１３は、第１導電型III−Ｖ化合物半導体領域１５、活性層１７、第２導電型III−Ｖ化合物半導体層１９及びキャップ層２１を含んでおり、これらの半導体層１５、１７、１９、２１は、基板上に順に配置される。
【００２４】
工程Ｓ１０２では、図３（ｂ）に示されるように、成膜装置１０ｂを用いてキャップ層２１の表面２１ｂを酸化して酸化膜２３を形成する。酸化膜２３は、キャップ層２１のIII−Ｖ化合物半導体の酸化物であり、キャップ層２１がＩｎＧａＡｓからなるとき、酸化膜２３はＩｎＧａＡｓの酸化物からなる。この結果、キャップ層２１からキャップ層２１ａ及び酸化膜２３が形成される。この酸化は、熱酸化法、プラズマ酸化法及びＵＶ−オゾン酸化法のいずれかによって行われることが好ましい。熱酸化法、プラズマ酸化法及びＵＶ−オゾン酸化法を用いることによって、意図的に形成された酸化膜２３でキャップ層２１ａの表面２１ｃを覆うことができる。また、キャップ層の表面の欠陥やプロセスダメージを有する表層が酸化されて、これらの欠陥やダメージは、後の工程におけるメサエッチングにおいてばらつきの原因になり、キャップ層２１ａには含まれない。好ましくは、酸化膜２３の形成に先立って、エピタキシャルウエハＥ１の表面に形成された自然酸化膜を除去するためのエッチングを行う。このエッチングの後に速やかに、エピタキシャルウエハＥ１を成膜装置に配置する。
【００２５】
この工程の結果、半導体積層１３ａと、半導体積層１３ａ上に設けられた酸化膜２３とが形成される。半導体積層１３ａは、第１導電型III−Ｖ化合物半導体領域１５、活性層１７、第２導電型III−Ｖ化合物半導体層１９及びキャップ層２１ａからなる。基板生産物Ｐ１は、基板１１、半導体積層１３ａ及び酸化膜２３を含む。キャップ層２１の表面を酸化して、メサ形成時に所定のメサ形状を得るためには、キャップ層２１の表面の酸化膜２３の厚みとしては１．５ｎｍ以上であることが好ましい。また、酸化膜２３の厚みが厚すぎると、キャップ層２１自身のエッチングレートが変化するため、５ｎｍ以下の厚みにすることが好ましい。
【００２６】
工程Ｓ１０３では、半導体メサを形成するエッチングのための絶縁体マスク２５を酸化膜２３上に形成する。絶縁体マスク２５は、例えば以下のように形成される。まず、基板生産物Ｐ１を成膜装置１０ｃ内に配置する。図３（ｃ）に示されるように、成膜装置１０ｃは、例えばプラズマＣＶＤ装置等であることができる。成膜装置１０ｃを用いて、絶縁体マスク２５のための絶縁膜２７を酸化膜２３上に成長する。絶縁膜２７は、例えばシリコン酸化物またはシリコン窒化物等である。次いで、フォトリソグラフィを用いて、絶縁体マスク２５のためのストライプ状のマスク２９を絶縁膜２７上に形成する。このマスク２９は、例えばレジストマスクである。このときのストライプの方向は、＜０１１＞方向である。この後に、図４（ａ）に示されるように、絶縁膜２７及び酸化膜２３をエッチング装置１０ｄでドライエッチングして、ストライプ状の絶縁体マスク２５を形成する。絶縁体マスク２５の形成の際のエッチングにより、酸化膜２３は、絶縁体マスク２５直下に残された酸化膜２３ａになる。このため、キャップ層２１ａの表面２１ｃが露出される。
【００２７】
好適な実施例では、成膜装置１０ｃは、キャップ層２１の酸化のための成膜装置１０ｂと同じである。通常、成膜装置１０ｃには、基板加熱ステージを備える。キャップ層２１の酸化は、この成膜装置の基板加熱ステージ上で行うことができる。この方法によれば、絶縁体マスク２５のための絶縁膜２７及び酸化膜２３が連続して形成される。この方法によれば、酸化膜２３を形成した後、サンプルを外に取り出さずに、直ちに絶縁膜２７を連続的に形成することができるという利点がある。
【００２８】
工程Ｓ１０４では、絶縁体マスク２５を用いて半導体積層１３ａをウェットエッチングして、図４（ｂ）に示されるように、メサ領域１３ｂを形成する。このウェットエッチングでは、キャップ層２１ａ、第２導電型III−Ｖ化合物半導体層１９、活性層１７及び第１導電型III−Ｖ化合物半導体領域１５がエッチングされる。メサ領域１３ｂは、エッチングされたキャップ層２１ｂ、エッチングされた第２導電型III−Ｖ化合物半導体層１９ｂ、エッチングされた活性層１７ｂ及びエッチングされた第１導電型III−Ｖ化合物半導体領域１５ｂを含む。半導体積層１３ａがＩｎＰクラッド層、ＧａＩｎＡｓＰ活性層及びＩｎＧａＡｓキャップ層を有するとき、ウェットエッチングのエッチャントはＢｒアルコール等を含むことができる。このエッチャントを用いたエッチングでは、ＩｎＰクラッド層及びＩｎＧａＡｓキャップ層のエッチングレートを比べると、ＩｎＧａＡｓキャップ層のエッチングレートの方が、ＩｎＰクラッド層のエッチングレートより大きい。したがって、図４（ｂ）に示されるように、略順メサ形状のストライプ状メサ構造を形成することができる。
【００２９】
この方法によれば、キャップ層２１の表面を意図的に酸化して酸化膜２３を形成する。酸化膜２３は、意図的に形成されない自然酸化膜等の酸化膜とは異なる。この制御して形成された酸化膜２３により、ウエットエッチングにおけるサイドエッチングレートのばらつきは低減される。また、キャップ層の表面の酸化により、表面の欠陥やダメージが除かれる。
【００３０】
工程Ｓ１０５では、エッチングの後に、図４（ｃ）に示されるように、絶縁体マスク２５を用いて埋込領域３３を成膜装置１０ａで成長する。メサ領域１３ｂは埋込領域３３によって埋め込まれる。埋込領域３３の成長では、まず、基板１１及びメサ領域１３ｂの側面上に、第２導電型埋込層３５ａが成長される。この埋込層３５ａは絶縁体マスク２５上には成長されない。次いで、基板１１、メサ領域１３ｂの側面及び第２導電型埋込層３５ａ上に、第１導電型埋込層３５ｂが成長される。この埋込層３５ｂは絶縁体マスク２５上には成長されない。これらの第２導電型埋込層３５ａ及び第１導電型埋込層３５ｂの成長により、ストライプ状のメサ領域１３ｂの側面及び基板１１の表面上には埋込領域３３が形成される。埋込領域３３の形成において異常成長の発生が低減される。ストライプ状のメサ領域１３ｂの間において、第２導電型III−Ｖ化合物半導体層３５ａ及び第１導電型III−Ｖ化合物半導体層３５ｂの厚さは、メサ領域１３ｂの高さにほぼ等しい。
【００３１】
工程Ｓ１０６では、埋込領域３５を成長した後に、図５（ａ）に示されるように、絶縁体マスク２５及び酸化膜２３を除去する。この除去は、例えばウエットエッチングにより行われる。多くの場合、絶縁体マスク２５を除去するエッチャントにより、酸化膜２３も一緒に除去される。一実施例では、工程Ｓ１０６−１では、まず、絶縁体マスク２５を除去する。絶縁体マスク２５がシリコン酸化物からなるとき、ウエットエッチングのエッチャントはフッ化水素酸である。次いで、工程Ｓ１０６−２では、絶縁体マスク２５を除去した後に、酸化膜２３を除去する。
【００３２】
次いで、工程Ｓ１０７において、絶縁体マスク２１及び酸化膜２３を除去した後に、図５（ｂ）に示されるように、メサ領域１３ｂ内のキャップ層２１ｂを除去して半導体メサ１３ｃを形成する。半導体メサ１３ｃは、第２導電型III−Ｖ化合物半導体層１９ｂ、活性層１７ｂ及び第１導電型III−Ｖ化合物半導体領域１５ｂを含む。
【００３３】
この方法により半導体メサ１３ｃを形成することによって、半導体メサ１３ｃ内の活性層１７ｂの幅（Ｗａ）と埋込領域３３の上端の間隔（Ｗｎ）との比（Ｗｎ／Ｗａ）Ｐが大きくなることを避けることができる。これによって、半導体レーザといった発光素子におけるリーク電流の増大を避けることができ、また閾値電流の増加や光パワーの低下を抑制できる。好ましくは、比（Ｗｎ／Ｗａ）Ｐは、１以上、１．５以下であることが好ましい。比（Ｗｎ／Ｗａ）Ｐが１．５以上である場合、活性層以外の埋め込み層に流れるリーク電流が増大するからである。なお、メサ形状は、略順メサ形状となるように形成され、比（Ｗｎ／Ｗａ）Ｐは、１以上である。
【００３４】
必要な場合には、工程Ｓ１０８では、図５（ｃ）に示されるように、半導体メサ１３ｃ及び埋込領域３３上に、第２導電型III−Ｖ化合物半導体領域３７を成膜装置１０ａで形成する。第２導電型III−Ｖ化合物半導体領域３７は、例えばｐ型クラッド層３７ａ及び／またはｐ型コンタクト層３７ｂであることができる。ｐ型クラッド層３７ａは例えばｐ型ＩｎＰからなることができ、ｐ型コンタクト層３７ｂは、例えばｐ型ＩｎＧａＡｓからなることができる。
【００３５】
工程Ｓ１０９では、第２導電型III−Ｖ化合物半導体領域３７上にアノード電極３９ａを形成すると共に、基板１１の裏面にカソード電極３９ｂを形成する。これらの工程によって、図６に示されるような半導体レーザＬＤが作製された。半導体レーザＬＤでは、メサストライプ４１は、半導体メサ１３ｃ、埋込領域３３、ｐ型クラッド層３９ａ及びｐ型コンタクト層３９ｂを含む。メサ４１及び基板１１の表面は、絶縁膜４３で覆われている。
【００３６】
図７は、キャップ層の表面を意図的に酸化しない方法による工程を示す図面である。図７（ａ）〜図７（ｃ）は、それぞれ、図４（ａ）〜図４（ｃ）に示された工程と関連している。図７（ａ）に示されるように、基板１１上に半導体積層１３ｄを形成する。キャップ層２２は、キャップ層２１と同様に、例えばＩｎＧａＡｓからなる。キャップ層２２の表面に意図的に酸化することなく、成膜装置に用いて絶縁膜を形成した後に、フォトリソグラフにより絶縁膜マスク３１を形成する。絶縁膜マスク３１を用いて、Ｂｒアルコールといったエッチャントを用いて半導体積層１３ｄをウェットエッチングして、図７（ｂ）に示されるように、メサ領域１３ｅを形成する。メサ領域１３ｅは、キャップ層（例えばＩｎＧａＡｓ）２２ｅ、第２導電型III−Ｖ化合物半導体層（例えばｐ型ＩｎＰ）１９ｅ、活性層１７ｅ（例えばＧａＩｎＡｓＰ）及び第１導電型III−Ｖ化合物半導体領域（例えばｎ型ＩｎＰ）１５ｅを含む。次いで、図７（ｃ）に示されるように、絶縁体マスク３１を用いて埋込領域３６を成長する。メサ領域１３ｅは埋込領域３６によって埋め込まれる。埋込領域３６の成長では、基板１１及びメサ領域１３ｅの側面上に、第２導電型埋込層３４ａを成長した後に、基板１１、メサ領域１３ｅの側面及び第２導電型埋込層３４ａ上に、第１導電型埋込層３４ｂを成長する。これらの第２導電型埋込層３４ａ及び第１導電型埋込層３４ｂの成長により、基板１１上のメサ領域１３ｅの間には埋込領域３６が形成される。
【００３７】
しかしながら、キャップ層２２の酸化膜がないとき、メサ領域１３ｅ内の活性層１７ｅの幅（Ｗａ）と埋込領域３６の上端の間隔（Ｗｎ）との比（Ｗｎ／Ｗａ）Ｃが大きくなり、またこの値はウエハの全体にわたってばらつく。このため、半導体レーザといった発光素子におけるリーク電流が増大する。
【００３８】
（実施例）
図８（ａ）は、半導体レーザの半導体メサ内の活性層の幅Ｗ１と埋込領域の上端の間隔Ｗ２との比（Ｗ２／Ｗ１）と、半導体レーザの光出力との関係を示す図面である。図８（ａ）に示されるように、比（Ｗ２／Ｗ１）が大きくなると、半導体レーザの光出力が低下している。相関係数は０．５２６である。図８（ｃ）は、小さい比（Ｗ２／Ｗ１）を有する半導体レーザにおける半導体メサのＳＥＭ断面像を示す。図８（ｄ）は、大きな比（Ｗ２／Ｗ１）を有する半導体レーザにおける半導体メサのＳＥＭ断面像を示す。ｐ型クラッド層を介してｐ型埋込層に流れる、図８（ｂ）に示されるような電流Ｉが大きな比（Ｗ２／Ｗ１）を有する半導体レーザでは増大するので、光出力の低下が観測される。図８（ａ）のグラフ並びに図８（ｃ）及び図８（ｄ）に示されるＳＥＭ像から理解されるように、光出力は、半導体メサのサイドエッチ量と関係している。より具体的には、図８（ｃ）における半導体メサの上端におけるサイドエッチ量と半導体メサの活性層のサイドエッチ量との差は、図８（ｄ）における半導体メサの上端におけるサイドエッチ量と半導体メサの活性層のサイドエッチ量との差よりも小さい。このサイドエッチ量の差を小さくするために、本実施の形態において説明された方法は有効である。
【００３９】
図９（ａ）〜図９（ｄ）は、絶縁膜マスクを用いて、メサ形成のためのウエットエッチングを行ってメサ領域を形成した基板生産物の断面を示す。キャップ層の酸化は、熱酸化法によって行われた。図９（ａ）の基板生産物では、ＩｎＧａＡｓキャップ層の表面をフッ化水素酸（ＨＦ）で洗浄した後にＩｎＧａＡｓキャップ層の表面を酸化せずに絶縁膜マスクを作製した。図９（ｂ）の基板生産物は、ＩｎＧａＡｓキャップ層の表面をフッ化水素酸（ＨＦ）で洗浄して摂氏２００度で、大気中で５分間の酸化を行ってＩｎＧａＡｓキャップ層の表面に酸化膜を形成した後に絶縁膜マスクを作製した。図９（ｃ）の基板生産物は、ＩｎＧａＡｓキャップ層の表面をフッ化水素酸（ＨＦ）で洗浄して摂氏３８０度で、大気中で５分間の酸化を行ってＩｎＧａＡｓキャップ層の表面に酸化膜を形成した後に絶縁膜マスクを作製した。図９（ｄ）の基板生産物は、ＩｎＧａＡｓキャップ層の表面をフッ化水素酸（ＨＦ）で洗浄して摂氏４６０度で、大気中で５分間の酸化を行ってＩｎＧａＡｓキャップ層の表面に酸化膜を形成した後に絶縁膜マスクを作製した。絶縁膜マスクのための絶縁膜としては、ＳｉＮまたはＳｉＯ２を用いることができる。ＩｎＧａＡｓキャップ層の表面をフッ化水素酸（ＨＦ）で洗浄した後、プラズマＣＶＤ装置にサンプルを導入し、酸化せずに、あるいは、大気中で所定の温度で加熱し酸化を行った後に、真空雰囲気中でプラズマＣＶＤ法を用いて絶縁膜を成膜した。
【００４０】
図９（ａ）〜図９（ｄ）にそれぞれ示された矢印Ａ１〜Ａ４は、半導体メサにおける最小幅の位置を示す。図１０（ａ）は、様々な酸化膜の形成温度に対して、メサ領域の上面から測定された最小幅の位置及びサイドエッチング量を示す図面である。ここで、酸化膜の形成温度を制御することにより、酸化膜の厚みを制御することができる（図１０（ｂ）参照）。左縦軸は最小幅の位置を示し、右縦軸はサイドエッチング量を示している。サイドエッチング量は図７（ｂ）に示すように、絶縁膜端からキャップ層頂部までの距離（Ｔ）によって規定される。最小幅の位置（矢印Ａ１〜Ａ４の位置）は、酸化時間が長くなるにつれて、絶縁膜マスクに近づいていく。これによって、半導体メサの断面は、順メサ形状に近づいていく。この変化は、半導体メサ内の活性層の幅Ｗ１と埋込領域の上端の間隔Ｗ２との比（Ｗ２／Ｗ１）を小さくすることになる。図１０（ｂ）は、キャップ層の表面を酸化するときの成膜温度と、酸化膜の厚さとの関係を示す図面である。
データ名、酸化膜の形成温度、酸化膜厚  
Ｔ１、    摂氏200度、1.6ｎｍ（16Å）
Ｔ２、    摂氏330度、1.8ｎｍ（18Å）
Ｔ３、    摂氏380度、2.0ｎｍ（20Å）
Ｔ４、    摂氏460度、3.2ｎｍ（32Å）
【００４１】
図１１は、半導体レーザの光出力のばらつきを示す図面である。図１１（ａ）〜図１１（ｃ）は光出力の度数分布を示しており、図１１（ａ）〜図１１（ｃ）における破線は比較のための基準を示すために描かれている。光出力はしきい値電流（Ｉｔｈ）より２０ｍＡ大きい電流を流したときの光出力によって規定される。図１１（ｄ）〜図１１（ｆ）は、それぞれ、図１１（ａ）〜図１１（ｃ）に対応する代表的なメサ形状の断面を示すＳＥＭ像である。図１１（ｄ）は酸化膜無しで形成された半導体メサ形状Ｓ０のＳＥＭ像であり、図１１（ｅ）は摂氏２００度で形成されたる酸化膜を用いて形成された半導体メサ形状Ａ１のＳＥＭ像であり、図１１（ｆ）は摂氏３８０度で形成されたる酸化膜を用いて形成された半導体メサ形状Ｓ２のＳＥＭ像である。
データ名、  光出力の平均値
Ｓ０：7.0mW
Ｓ１：7.2mW
Ｓ２：7.6mW。
【００４２】
キャップ層の表面を酸化して酸化膜を形成する製造プロセスは、無効電流を低減して光出力を高たる半導体レーザを提供できる。半導体メサ形状Ｓ１を有する半導体レーザの光出力の分布は、半導体メサ形状Ｓ０を有する半導体レーザの光出力の分布よりも高出力の領域に現れ、半導体メサ形状Ｓ２を有する半導体レーザの光出力の分布は、半導体メサ形状Ｓ１を有する半導体レーザの光出力の分布よりも高出力の領域に現れる。
【００４３】
図１１（ｇ）〜図１１（ｊ）はしきい値の度数分布を示しており、図１１（ｇ）〜図１１（ｉ）は、それぞれ、図１１（ｄ）〜図１１（ｆ）のメサ形状を有する半導体レーザのしきい値分布である。
データ名、しきい値の平均値、標準偏差
Ｓ０：２８．３ｍＡ、２．９
Ｓ１：２６．８ｍＡ、１．９
Ｓ２：２５．７ｍＡ、１．８
Ｓ３：２６．２ｍＡ、１．７、（摂氏４８０度でキャップ層を酸化）。
【００４４】
キャップ層の表面に酸化膜を形成する製造プロセスは、無効電流を低減してしきい値電流を低減できる半導体レーザを提供できる。摂氏２００度で形成された酸化膜を用いてメサエッチングされた半導体メサ形状Ｓ１を有する半導体レーザのしきい値分布は、酸化膜無しでメサエッチングされた半導体レーザのしきい値分布よりも小さく、摂氏３８０度で形成された酸化膜を用いてメサエッチングされた半導体メサ形状Ｓ２を有する半導体レーザのしきい値分布は、摂氏２００度で形成された酸化膜を用いてメサエッチングされた半導体レーザのしきい値分布よりも小さく、摂氏４８０度で形成された酸化膜を用いてメサエッチングされた半導体メサ形状Ｓ２を有する半導体レーザのしきい値分布は、摂氏３８０度で形成された酸化膜を用いてメサエッチングされた半導体メサ形状Ｓ２を有する半導体レーザのしきい値分布よりも小さい。
【００４５】
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
【符号の説明】
【００４６】
Ｅ１…エピタキシャルウエハ、Ｐ１…基板生産物、１０ａ…成膜装置、１０ｂ…成膜装置、１０ｃ…成膜装置、１１…基板、１３…半導体積層、１３ａ…半導体積層、１３ｂ…メサ領域、１３ｃ…半導体メサ、１３ｅ…メサ領域、１５…第１導電型III−Ｖ化合物半導体領域、１５ｂ…エッチングされた第１導電型III−Ｖ化合物半導体領域、１５ｅ…第１導電型III−Ｖ化合物半導体領域（例えばｎ型ＩｎＰ）、１７…活性層、１７ｂ…エッチングされた活性層、１７ｅ…活性層（例えばＧａＩｎＡｓＰ）、１９…第２導電型III−Ｖ化合物半導体層、１９ｂ…エッチングされた第２導電型III−Ｖ化合物半導体層、１９ｅ…第２導電型III−Ｖ化合物半導体層（例えばｐ型ＩｎＰ）、２１…キャップ層、２１ａ…キャップ層の表面、２１ｂ…エッチングされたキャップ層、２２ｅ…キャップ層（例えばＩｎＧａＡｓ）、２２…キャップ層、２３…酸化膜、２５…絶縁体マスク、２７…絶縁膜、２９…マスク、３３…埋込領域、３５ａ…第２導電型埋込層、３５ｂ…第１導電型埋込層、３４ａ…第２導電型埋込層、３４ｂ…第１導電型埋込層、３６…埋込領域、３７…第２導電型III−Ｖ化合物半導体領域、３７ａ…ｐ型クラッド層、３７ｂ…ｐ型コンタクト層、３９ａ…アノード電極、３９ｂ…カソード電極、４１…メサストライプ、４３…絶縁膜
【図１】
2010263006.tif 000003
【図２】
2010263006.tif 000004
【図３】
2010263006.tif 000005
【図４】
2010263006.tif 000006
【図５】
2010263006.tif 000007
【図６】
2010263006.tif 000008
【図７】
2010263006.tif 000009
【図１０】
2010263006.tif 000010
【図８】
2010263006.tif 000011
【図９】
2010263006.tif 000012
【図１１】
2010263006.tif 000013