(57)【要約】【課題】整合回路をパッケージ内に備え、低背で気密性の高い弾性波フィルタ装置を構成する。【解決手段】弾性波フィルタ装置１０１は、弾性波素子６０、ベース基板５０、バンプ７２，７３、気密封止枠７１、外装樹脂８０を備えている。弾性波フィルタ装置１０１は、複数の弾性表面波フィルタで構成され、圧電基板の一方の主面上にインター・ディジタル・トランスデューサ電極（ＩＤＴ電極）と、このＩＤＴ電極に接続される配線電極が設けられている。また、圧電基板の外周には、全周にわたってｌＤＴ電極や配線電極を取り囲むように気密封止枠７１が設けられている。ベース基板５０は、上部がセラミック基板４０、下部が樹脂基板３０で構成されている。ベース基板５０の下部をなす樹脂基板３０の内部には、整合回路を構成する導体パターン３３、底面には．実装端子３４，３５がそれぞれ形成されている。【選択図】図２
2010118828.tif 000002
【特許請求の範囲】
【請求項１】
上部側がセラミック基板、下部側が樹脂基板で構成されたベース基板と、一方の主面に励振部が設けられた弾性波素子とを備え、前記セラミック基板に前記弾性波素子が実装され、前記樹脂基板に、前記弾性波素子に対する付加回路が内蔵されている弾性波フィルタ装置。
【請求項２】
前記セラミック基板の表面にキャビティを備え、該キャビティ内に前記弾性波素子が実装された、請求項１に記載の弾性波フィルタ装置。
【請求項３】
前記付加回路は、前記弾性波素子に接続される整合回路を構成する線路、インダクタ素子、または容量素子を備える、請求項１または２に記載の弾性波フィルタ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、弾性波フィルタ装置、特にパッケージ構造に特徴を有する弾性波フィルタ装置に関するものである。
【背景技術】
【０００２】
内部に弾性表面波素子を備え、外装部材の気密性を高めた弾性表面波装置が特許文献１に開示されている。図１は、この特許文献１に示されている弾性表面波装置の断面図である。
図１において、弾性表面波装置１は、弾性表面波素子２、ベース基板３、ハンダバンプ部材４、ハンダ接合部材５、外装部材６を備えている。弾性表面波素子２は、圧電基板２０の一方主面上に図示しないインター・ディジタル・トランスデューサ電極（ＩＤＴ電極）が形成され、さらに、このＩＤＴ電極と接続する接続電極８が形成されている。また、圧電基板２０の外周には全周にわたって、ＩＤＴ電極や接続電極８を取り囲むように環状の外周封止電極９が形成されている。
【０００３】
ベース基板３は、ガラスーセラミック材料などの多層基板で構成されていて、表面に、弾性表面波素子２の接続電極８と対向する素子接続用電極１０、及び外周封止電極９と対向する環状の外周封止導体膜１１が形成されている。また、ベース基板３の底面には、外部端子電極１２が形成されていて、素子接続電極１０と外部端子電極１２とはビアホール導体１３を含む内部配線パターンで接続されている。
【０００４】
弾性表面波素子２は、接続電極８とベース基板３の素子接続用電極１０とをハンダバンプ部材４によって、弾性表面波素子２の一方主面とベース基板３の表面との間に所定の空隙を形成すると同時に電気的接続を行う。また、外周封止電極９と外周導体膜１１とをハンダ接合部材５によって接合することで、弾性表面波素子２の一方主面とベース基板３の表面との間の空隙を封止し、空隙内部を気密に保つ。
【０００５】
一方、弾性表面波フィルタとインピーダンス整合回路とを備えた分波器が特許文献２に開示されている。特許文献２の分波器では、送信側フィルタ、受信側フィルタ、及びそれぞれのインピーダンス整合回路で構成されていて、インピーダンス整合回路を小型化するためにアルミナセラミックス製のパッケージ内に設けられている。
【特許文献１】特開２００４−２０７６６５号公報
【特許文献２】特開平６−３１０９７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところが、特許文献１，２に示されているような従来の弾性波フィルタ装置においては、低背化を実現し、気密性を確保し、且つ整合回路をパッケージ内に設ける場合に、次のような問題が生じる。
【０００７】
アンテナ位相整合回路は、概ね５０Ωに設計する必要がある。そして、気密性を確保するためにセラミック製のパッケージを用いると、パッケージの誘電率が比較的大きいために、５０Ωの特性インピーダンスを得るためには、パッケージを厚くする必要があり、低背化を実現することは困難となる。
【０００８】
低背化のためには整合回路を構成する素子のライン幅を細くすればよいが、精度の問題から数１０μｍ幅のラインを作成することは困難であり、結果として、基板を厚くしないと所定のインピーダンスが得られない。
また、素子のライン幅を細くするために、パッケージに樹脂基板を用いると、気密性が問題となる。
【０００９】
このようなことから、従来構造では、低背化し、気密性を確保し、且つ整合回路をパッケージ内に設ける、といったことは困難であった。また、セラミック製のパッケージ内の電極は、厚み、幅ともにバラツキやすく、所望のインピーダンスを得ることが困難であった。特に、５０Ωのインピーダンス線路を形成する場合には、線路のグランドを配置する必要があり、また漏れ分を低減させるとともにインピーダンスを安定化させるために、線路の上下面にグランド面を配置するのが好ましい。このときに如何に小さく、損失が少ない線路を形成するかが課題となる。
【００１０】
この発明の目的は、整合回路をパッケージ内に備え、低背で気密性の高い弾性波フィルタ装置を提供することにある。
【課題を解決するための手段】
【００１１】
前記課題を解決するために、この発明の弾性波フィルタ装置は、次のように構成する。
（１）上部側がセラミック基板、下部側が樹脂基板で構成されたベース基板と、一方の主面に励振部が設けられた弾性波素子とを備え、前記セラミック基板に前記弾性波素子を実装し、前記樹脂基板に、前記弾性波素子に対する付加回路を内蔵する。
【００１２】
このように、気密を保つ部分をセラミック基板、整合回路を形成する部分を樹脂基板で構成する。すなわち、弾性表面波素子がフリップチップ実装されるベース基板の上部をセラミック基板、下部を樹脂基板で構成する。誘電率が小さく、微細加工ができる樹脂基板を用いることにより、所定のインピーダンス線路を薄いパッケージ内に構成することができ、且つ、弾性表面波素子の実装面をセラミックス基板とすることにより、整合回路をパッケージ内に備えた、低背で気密性の高い弾性波フィルタ装置が構成できる。
【００１３】
（２）前記セラミック基板の表面にキャビティを備え、該キャビティ内に前記弾性波素子を実装する。
これにより、弾性波素子の厚み分の影響を受けることなく、弾性波フィルタ装置を低背化できる。
【００１４】
（３）前記付加回路は、前記弾性波素子に接続される整合回路を構成する線路、インダクタ素子、または容量素子を備える。
これにより、インピーダンス整合回路を内蔵した弾性波フィルタ装置が構成できる。
【００１５】
なお、この発明に係る「弾性波フィルタ装置」は、弾性表面波フィルタ素子、弾性境界波フィルタ素子を含む。
【発明の効果】
【００１６】
この発明によれば、誘電率が小さく、微細加工ができる樹脂基板を用いることにより、所定のインピーダンス線路を低背で作成することができ、且つ、弾性表面波素子の実装面をセラミックス基板とすることにより、整合回路をパッケージ内に備え、低背で気密性の高い弾性波フィルタ装置が構成できる。
【発明を実施するための最良の形態】
【００１７】
《第１の実施形態》
第１の実施形態に係る弾性波フィルタ装置１０１について図２〜図４を参照して説明する。
図２（Ａ）は、後に示す図２（Ｂ）中の一点鎖線を通る面での、弾性波フィルタ装置１０１の断面図である。弾性波フィルタ装置１０１は、弾性波素子６０、ベース基板５０、バンプ７２，７３、気密封止枠４４，７１、外装樹脂８０を備えている。弾性波フィルタ装置１０１は、複数の弾性表面波フィルタで構成され、ニオブ酸リチウム、タンタル酸リチウム、水晶などの圧電基板の一方の主面上に、ＩＤＴ電極（インター・ディジタル・トランスデューサ電極）６１と、このＩＤＴ電極６１に接続される配線電極が設けられて、弾性表面波素子が構成されている。このＩＤＴ電極６１が本発明の「励振部」に相当する。また、ＩＤＴ電極６１の形成面の外周には、全周にわたってｌＤＴ電極や配線電極を取り囲むように気密封止枠７１が設けられている。
【００１８】
前記ＩＤＴ電極６１及び配線電極は、例えばＡｌ，Ｃｕなどで構成され、通常のフォトリソグラフィ技術によって形成される。なお、弾性表面波素子以外に弾性境界波素子を構成してもよい。
【００１９】
ベース基板５０は、上部が例えばガラス−セラミック材料で構成されたセラミック基板４０、下部が例えばエポキシ樹脂材料で構成された樹脂基板３０で構成されている。また、ベース基板５０の上部をなすセラミック基板４０の表面には、素子接続用電極（電極パッド）４１，４２及び矩形状で環状の気密封止枠４４が形成され、ベース基板５０の下部をなす樹脂基板３０の内部には、整合回路を構成する導体パターン３３、底面には．実装端子３４，３５がそれぞれ形成されている。
【００２０】
樹脂基板３０の内部にはインピーダンス整合用の付加回路が構成されている。
また、樹脂基板３０の内部の導体パターン３３とセラミック基板４０の表面の素子接続用電極４１，４２及び樹脂基板３０の底面の実装端子３４，３５とはそれぞれビア電極３６，３７，４３などの内部配線で接続されている。
【００２１】
図２（Ｂ）は樹脂基板３０の３つの層についての平面図である。図２（Ａ）と図２（Ｂ）を対比すれば明らかなように、導体パターン３３がグランド電極３１，３２で挟まれるように配置されていて、この導体パターン３３とグランド電極３１，３２とによってストリップラインが構成されている。
【００２２】
なお、前記導体パターン３３以外にも導体パターンが形成されているが、図２（Ａ）（Ｂ）では現れていない。
【００２３】
図３は、第１の実施形態に係る弾性波フィルタ装置１０１の具体的な回路構成の例を示す図である。図３（Ａ）の例では、送信フィルタＴＸ、受信フィルタＲＸ、及び付加回路であるインピーダンス整合用線路９１を備えることによって弾性波フィルタ装置１０１Ａを構成している。図３（Ｂ）の例では、送信フィルタＴＸ、受信フィルタＲＸ、及び付加回路であるインピーダンス整合用インダクタ９２を備えることによって弾性波フィルタ装置１０１Ｂを構成している。
【００２４】
前記送信フィルタＴＸ及び受信フィルタＲＸは、図２に示した弾性波素子６０によって構成されたものである。また、前記インピーダンス整合用線路９１またはインピーダンス整合用インダクタ９２は、図２に示した樹脂基板３０に構成されたものである。
【００２５】
前記インピーダンス整合用線路９１は、例えば５０Ωのλ／４位相回路で形成されている。
例えば８００ＭＨｚ帯において５０Ωでλ／４の位相回路を形成する場合について考える。セラミック基板の比誘電率が８〜９、線幅加工限界が７５μｍ程度であるとすると、５０Ωでλ／４のストリップラインを形成するためには、電極の上下にあるグランド電極３１，３２間の間隔は０．３６ｍｍ、長さは３１ｍｍとなる。
【００２６】
一方、５０Ωでλ／４の位相回路を樹脂基板に形成する場合、誘電率が４．５とほぼ半分になる効果に線幅加工の限界が５０μｍ程度にまで改善される効果が加わり、グランド電極間の間隔は０．１１ｍｍ、長さは４４ｍｍとなる。線路長は約１．５倍長くなるが、厚みが約１／３となって、低背化に対して非常に効果があることがわかる。
【００２７】
なお、図３に示した例では、インピーダンス整合用の素子として線路またはインダクタを挙げたが、その他に容量素子を設けてもよい。
【００２８】
図４は、図２に示した弾性波フィルタ装置１０１の製造方法について示す図である。
先ず、図４（Ａ）に示すように、セラミック基板４０の上面の周囲に気密封止枠４４を形成する。セラミック基板４０は比誘電率εｒ＝８〜９のアルミナであり、気密封止枠７１はハンダ等の金属材料を印刷することなどによってパターン形成する。
一方、樹脂基板３０には、前記付加回路を構成しておく。
【００２９】
次に、図４（Ｂ）に示すように、セラミック基板４０に樹脂基板３０を貼り合わせる。
その後、図４（Ｃ）に示すように、セラミック基板４０上に弾性波素子６０を実装する。すなわち、弾性波素子６０に形成されているバンプ７２，７３をセラミック基板４０の素子接続用電極４１，４２に接続する。また、弾性波素子６０側の気密封止枠７１をセラミック基板４０側の気密封止枠４４に半田等により接合する。
【００３０】
このようにして、弾性波素子６０の一方主面とセラミック基板４０の表面との間に所定の空隙を形成すると同時に電気的接続を行う。また、気密封止枠４４，７１等によって、弾性波素子６０の下面とセラミック基板４０の上面との間の空隙を封止し、空隙内部を気密に保ち、湿気の侵入などによるＩＤＴ電極の劣化を防止する。
【００３１】
その後、セラミック基板４０の上面に外装樹脂８０を被着形成する。
図４では、単一の弾性波フィルタ装置について示したが、実際には、樹脂基板３０、及びセラミック基板４０はそれぞれマザー基板の状態で接合し、図４（Ｄ）に示した外装樹脂８０を被着した後に個別に分割する。
【００３２】
《第２の実施形態》
第２の実施形態に係る弾性波フィルタ装置１０２について図５・図６を参照して説明する。
図５は弾性波フィルタ装置１０２の断面図である。弾性波フィルタ装置１０２は、弾性波素子６０、ベース基板５０、バンプ７２，７３、枠体８１、蓋体８２を備えている。この枠体８１、蓋体８２、及びセラミック基板４０によってキャビティを構成している。弾性波フィルタ装置１０２は、複数の弾性表面波フィルタで構成され、ニオブ酸リチウム、タンタル酸リチウム、水晶などの圧電基板の一方の主面上にインター・ディジタル・トランスデューサ電極（ＩＤＴ電極）と、このＩＤＴ電極に接続される配線電極が設けられている。
【００３３】
ベース基板５０は、上部が例えばガラス−セラミック材料などで構成されたセラミック基板４０、下部が例えばエポキシ樹脂材料で構成された樹脂基板３０で構成されている。また、ベース基板５０の上部をなすセラミック基板４０の表面には、素子接続用電極（電極パッド）４１，４２が形成され、ベース基板５０の下部をなす樹脂基板３０の内部には、整合回路を構成する導体パターン３３、底面には．実装端子３４，３５がそれぞれ形成されている。
第１の実施形態の場合と同様に、樹脂基板３０の内部にはインピーダンス整合用の付加回路が構成されている。
【００３４】
図６は、図５に示した弾性波フィルタ装置１０２の製造方法について示す図である。
先ず、図６（Ａ）に示すように、セラミック基板４０の上面に枠体８１を形成する。
一方、樹脂基板３０には、前記付加回路を構成しておく。
【００３５】
次に、図６（Ｂ）に示すように、セラミック基板４０に樹脂基板３０を貼り合わせる。
その後、図６（Ｃ）に示すように、セラミック基板４０上に弾性波素子６０をフリップチップボンディングする。すなわち、弾性波素子６０に形成されているバンプをセラミック基板４０の素子接続用電極に接続する。
その後、枠体８１の上面に蓋体８２を被着形成する。
【００３６】
このようにして、弾性波素子６０の周囲をセラミック基板４０、枠体８１、及び蓋体８２によって気密に保ち、湿気の侵入などによるＩＤＴ電極の劣化を防止する。
【００３７】
図６では、単一の弾性波フィルタ装置について示したが、樹脂基板３０、及びセラミック基板４０をそれぞれマザー基板の状態で接合し、図６（Ｄ）に示した蓋体８２を被着した後に個別に分割するようにしてもよい。
【００３８】
以上に示した第１・第２の実施形態によれば、次のような効果を奏する。
・セラミックス基板と樹脂基板を接合したベース基板に、弾性波素子を実装することにより、気密性を確保するセラミックス基板を薄くしても、所定のインピーダンスを確保できる。
【００３９】
・ベース基板に必要な強度を保つことができるため、製品高さを低くできる。
・整合回路を内蔵したデバイスを作成できるため、付加回路をつけた製品として検査ができる。
・セラミックス基板と樹脂基板の接合にバンプなどを用いることなく作成できるために低背化が可能となる。
・セラミック基板と樹脂基板とを同時にカットできるため、実装時のずれのマージンがなく、小型が可能となる。
・樹脂基板に付加回路の導体パターンを形成するので、断面形状が矩形で且つ微細なパターンを導電率のよい材料で形成できるので、小型でありながら低損失化が図れる。
・最外層が樹脂基板であるため、セラミック基板のみを用いる場合に比べて、割れや欠けなどが発生しにくい。
【００４０】
なお、以上に示した実施形態では、セラミック基板は１層であったが、セラミック基板を２層以上設けてもよい。
【図面の簡単な説明】
【００４１】
【図１】特許文献１に示されている弾性表面波装置の断面図である。
【図２】図２（Ａ）は弾性波フィルタ装置１０１の断面図である。図２（Ｂ）は樹脂基板３０の３つの層についての平面図である。
【図３】第１の実施形態に係る弾性波フィルタ装置１０１の具体的な回路構成の例を示す図である。
【図４】図２に示した弾性波フィルタ装置１０１の製造方法について示す図である。
【図５】第２の実施形態に係る弾性波フィルタ装置１０２の断面図である。
【図６】図５に示した弾性波フィルタ装置１０２の製造方法について示す図である。
【符号の説明】
【００４２】
１０１…弾性波フィルタ装置
１０１Ａ…弾性波フィルタ装置
１０１Ｂ…弾性波フィルタ装置
１０２…弾性波フィルタ装置
３０…樹脂基板
３１，３２…グランド電極
３３…導体パターン
３４，３５…実装端子
３６，３７，４３…ビア電極
４０…セラミック基板
４１，４２…素子接続用電極
４４…気密封止枠
５０…ベース基板
６０…弾性波素子
６１…ＩＤＴ電極
７１…気密封止枠
７２，７３…バンプ
８０…外装樹脂
８１…枠体
８２…蓋体
９１…インピーダンス整合用線路
９２…インピーダンス整合用インダクタ
ＲＸ…受信フィルタ
ＴＸ…送信フィルタ
【図１】
2010118828.tif 000003
【図２】
2010118828.tif 000004
【図３】
2010118828.tif 000005
【図４】
2010118828.tif 000006
【図５】
2010118828.tif 000007
【図６】
2010118828.tif 000008