(57)【要約】【課題】出力バッファの出力電流が一定の範囲内に収まるように制御できる半導体装置を提供する。【解決手段】出力バッファ１と、出力バッファと直列に接続された電流制御トランジスタＭ０と、電流制御トランジスタを介して出力される出力電流をモニタして電流制御トランジスタのオン抵抗を制御する出力電流制御回路２と、を備える。温度や電源電圧の変動等により出力バッファ自体のオン抵抗が変動したとしても、出力バッファの出力電流は、電流制御トランジスタにより決まり、電流制御トランジスタに流れる電流は出力電流制御回路によって一定の範囲内に収まるように制御される。出力バッファ自体の高速なスイッチング動作が損なわれることもない。【選択図】図１
2010239484.tif 000002
【特許請求の範囲】
【請求項１】
出力バッファと、
前記出力バッファと直列に接続された電流制御トランジスタと、
前記電流制御トランジスタを介して出力される出力電流をモニタして前記電流制御トランジスタのオン抵抗を制御する出力電流制御回路と、
を備えることを特徴とする半導体装置。
【請求項２】
前記出力電流制御回路は、前記モニタした出力電流が、大きくなると前記オン抵抗が大きくなるように、小さくなると前記オン抵抗が小さくなるように前記電流制御トランジスタのバイアス電圧を制御することを特徴とする請求項１記載の半導体装置。
【請求項３】
前記出力電流制御回路が、
前記電流制御トランジスタと同一導電型のトランジスタで前記電流制御トランジスタと同一バイアス電圧が印加されるモニタトランジスタと、
前記モニタトランジスタに流れる電流に比例する電流を流すカレントミラー回路と、
前記カレントミラー回路に流れる電流を電圧に変換する電流電圧変換回路と、
前記電流電圧変換回路の電圧出力端子に接続され前記出力電流制御トランジスタ及び前記モニタトランジスタのバイアス電圧を制御するバイアス制御回路と、
を有することを特徴とする請求項１又は２記載の半導体装置。
【請求項４】
前記電流制御トランジスタは、ソースが電源に、ドレインが前記出力バッファに、ゲートが前記バイアス制御回路の出力端子に接続され、
前記モニタトランジスタは、ソースが前記電源に、ドレインが前記カレントミラー回路に、ゲートが前記バイアス制御回路の前記出力端子に接続されていることを特徴とする請求項３記載の半導体装置。
【請求項５】
前記電流電圧変換回路が前記電源と前記カレントミラー回路の電流出力端子との間に接続された抵抗を含み、
前記バイアス制御回路は、ソースが前記電源に、ドレインが前記電流制御トランジスタ及び前記モニタトランジスタのゲートに、ゲートが電流電圧変換回路の前記電圧出力端子に接続されたバイアス制御トランジスタを含むことを特徴とする請求項３又は４記載の半導体装置。
【請求項６】
プッシュトランジスタとプルトランジスタとを含むプッシュプル型出力バッファと、
前記プッシュトランジスタと直列に接続されたプッシュ電流制御トランジスタと、
前記プルトランジスタと直列に接続されたプル電流制御トランジスタと、
前記プッシュ電流制御トランジスタを介して出力されるプッシュ出力電流をモニタして前記プッシュ電流制御トランジスタのオン抵抗を制御するプッシュ出力電流制御回路と、
前記プル電流制御トランジスタを介して出力されるプル出力電流をモニタして前記プル電流制御トランジスタのオン抵抗を制御するプル出力電流制御回路と、
を含むことを特徴とする半導体装置。
【請求項７】
前記プッシュトランジスタと、前記プッシュ電流制御トランジスタと、が第１導電型のトランジスタであって、前記プルトランジスタと、前記プル電流制御トランジスタと、が前記第１導電型とは逆導電型である第２導電型のトランジスタであることを特徴とする請求項６記載の半導体装置。
【請求項８】
前記出力バッファのトランジスタは前記出力バッファへの入力信号によりオンオフ制御されることを特徴とする請求項１乃至７いずれか１項記載の半導体装置。
【請求項９】
前記出力バッファの出力端子が前記半導体装置の外部接続端子に接続されていることを特徴とする請求項１乃至８いずれか１項記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。特に、入力信号に応答して高速にスイッチングする出力バッファを備えた半導体装置に関する。
【背景技術】
【０００２】
メモリやマイコン等の半導体装置では、入力信号に応答してスイッチングし、比較的大きな負荷を駆動する出力バッファ回路が用いられている。この出力バッファは、半導体装置の内部で大きな負荷を駆動するためにも用いられるが、半導体装置の外部接続端子に接続され、半導体装置の外部に接続される機器に論理信号を伝達するためにも用いられる。これらの出力バッファがオンしたときのオン抵抗は、信号の伝達速度、ファンアウト駆動能力や、消費電力に影響することから、周囲温度や電源電圧等の環境によって、オン抵抗はできるだけ影響を受けず、一定であることが望ましい。論理信号によってオンオフする出力バッファのオン抵抗を一定にする先行技術として、以下に述べる特許文献１乃至３が公開されている。
【０００３】
特許文献１には、出力バッファと伝送路のインピーダンスマッチングを行うインピーダンス制御回路が記載されている。特許文献１では、並列接続された複数のレプリカバッファトランジスタと電流源に流れる電流とを比較器により比較し、両者がほぼ同一の出力電流となるように複数のレプリカバッファトランジスタのうち、オンするレプリカバッファトランジスタの数を制御する。さらに特許文献１では、出力バッファはレプリカバッファと比例するオン抵抗を有する複数のバッファトランジスタが並列接続されており、そのうち、入力ゲート信号に応じてオンするバッファトランジスタの数を決める。上記構成により、電流源に流れる電流に比例する出力電流を流す出力バッファが得られる。
【０００４】
特許文献２には、電流源と、電流源の出力電流を入力とするカレントミラー回路と、カレントミラー回路の出力により出力バッファに流れる電流を制御する出力バッファ回路の出力インピーダンス調整回路が記載されている。
【０００５】
特許文献３には、磁気記憶装置の磁気ヘッドに対して書き込み電流を供給する出力トランジスタに対して一定のサイズ比のダイオード接続されたトランジスタを設け、電流源からダイオード接続されたトランジスタに電流を流し、そのダイオード接続されたトランジスタに生じた電圧をボルテージフォロア回路によりインピーダンス変換して出力トランジスタのゲート電圧を制御する半導体集積回路が記載されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−９２３０９号公報
【特許文献２】特開平１０−２４２８３３号公報
【特許文献３】特開２００５−２６７７００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
以下の分析は本発明により与えられる。上記特許文献１乃至３では、いずれも電流源に流れる電流を基準に出力バッファのオン抵抗を制御するものであり、出力バッファのオン抵抗は電流源の精度に依存する。また、特許文献１では、オン抵抗の精度を上げるために、バッファトランジスタの数を増やす必要があり、比較器も必要であるため、回路規模が増加する。さらに、特許文献３も、ボルテージフォロア回路等で必要であるため、回路規模が増加する上に、低電圧での動作が難しい。
【０００８】
そして、上記特許文献１乃至３においては、電流源に流れる電流量をモニタし、その値を基準に出力トランジスタの消費電流を調整しているため、電源電圧が変化すると出力トランジスタの出力電流も変化してしまう。さらに、出力トランジスタのゲート電圧を直接制御しているため、本来は常に高速動作が要求される出力信号の遷移速度が、このゲート電圧の変化と共に変化してしまう。つまり、ゲート電圧が低下したときには、出力信号の遷移速度が遅くなってしまうという問題があった。
【０００９】
このような中で、比較的簡単な回路で、温度や電圧が変化しても出力電流の変動が少ない出力バッファを有する半導体装置が求められている。
【課題を解決するための手段】
【００１０】
本発明の１つの側面による半導体装置は、出力バッファと、前記出力バッファと直列に接続された電流制御トランジスタと、前記電流制御トランジスタを介して出力される出力電流をモニタして前記電流制御トランジスタのオン抵抗を制御する出力電流制御回路と、を備える。
【００１１】
また、本発明の他の側面による半導体装置は、プッシュトランジスタとプルトランジスタとを含むプッシュプル型出力バッファと、前記プッシュトランジスタと直列に接続されたプッシュ電流制御トランジスタと、前記プルトランジスタと直列に接続されたプル電流制御トランジスタと、前記プッシュ電流制御トランジスタを介して出力されるプッシュ出力電流をモニタして前記プッシュ電流制御トランジスタのオン抵抗を制御するプッシュ出力電流制御回路と、前記プル電流制御トランジスタを介して出力されるプル出力電流をモニタして前記プル電流制御トランジスタのオン抵抗を制御するプル出力電流制御回路と、を含む。
【発明の効果】
【００１２】
本発明によれば、半導体装置の消費電力に影響する出力バッファの電流量そのものをモニタでき、かつ出力バッファのゲート電位を変えることなく出力バッファを流れる電流量を制御することが可能になる。また、高精度な電流源を設けなくとも、比較的簡単な回路で、温度や電圧が変化しても出力電流の変動が少ない出力バッファを有する半導体装置が得られる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施例による半導体装置の出力バッファ周辺の回路図である。
【図２】（ａ）は本発明の一実施例における電流制御トランジスタのゲート電圧と出力バッファの出力電流との一般的な関係を示す図、（ｂ）は出力電流が増加する方向に変化した場合のゲート電圧の変化を示す図、（ｃ）は出力電流が減少する方向に変化した場合のゲート電圧の変化を示す図である。
【図３】本発明の他の実施例による半導体装置の出力バッファ周辺の回路図である。
【発明を実施するための形態】
【００１４】
本発明の概要について、必要に応じて図面を参照して説明する。なお、概要の説明において引用する図面及び図面の符号は実施形態の一例として示すものであり、それにより本発明による実施形態のバリエーションを制限するものではない。
【００１５】
本発明の半導体装置では、出力バッファ１と直列に接続された電流制御トランジスタ（図１のＭ０、図３のＭ２０）と、電流制御トランジスタを介して出力される出力電流をモニタして電流制御トランジスタのオン抵抗を制御する出力電流制御回路２と、を備えている。本発明において、例えば、特許文献１乃至３のように電流源に流れる電流に基づいて、出力バッファの電流を制御しているのではないので、高精度な電流源は必ずしも必要ない。本発明によれば、出力電流が増加しようとすると、オン抵抗を大きくなるように制御し、出力電流が減少しようとするとオン抵抗が小さくなるように制御することができるので、電源電圧や温度等の環境変化に対する出力電流の変化を小さくすることができる。
【００１６】
また、実施例１（図１）と実施例２（図３）を組み合わせることにより、プッシュトランジスタ（図１のＭ１０）とプルトランジスタ（図３のＭ３０）とを含むプッシュプル型出力バッファ（図３の１）と、プッシュトランジスタと直列に接続されたプッシュ電流制御トランジスタ（図１のＭ０）と、プルトランジスタと直列に接続されたプル電流制御トランジスタ（図３のＭ２０）と、プッシュ電流制御トランジスタを介して出力されるプッシュ出力電流（図１のＩ０１）をモニタして前記プッシュ電流制御トランジスタのオン抵抗を制御するプッシュ出力電流制御回路（図１の２）と、プル電流制御トランジスタを介して出力されるプル出力電流（図３のＩ０２）をモニタしてプル電流制御トランジスタのオン抵抗を制御するプル出力電流制御回路（図３の２）と、を含む半導体装置が得られる。以下、実施例について、図面を参照して詳しく説明する。
【実施例１】
【００１７】
図１は、実施例１による半導体装置の出力バッファ周辺の回路図である。図１において、出力バッファ１は、入力信号Ｖｉｎによってオンオフ制御される出力バッファトランジスタ（ＰＭＯＳトランジスタ）Ｍ１０を備えている。出力バッファ１の出力は半導体装置の外部端子に接続されており、半導体装置の外に設けられる他の半導体装置の入力端子に接続されていると考えてもよい。また、出力バッファ１における出力バッファトランジスタのドレインの接続先は省略されているが、出力バッファがオープンドレイン出力の出力バッファであるならば、出力バッファトランジスタＭ１０のドレインは出力端子に接続されているだけで、他に何も接続されていなくともよい。また、出力バッファトランジスタのドレインの先は、プルダウン抵抗や負荷となるＭＯＳトランジスタ等に接続されていてもよい。さらに、ＣＭＯＳ出力バッファであるならば、図３の出力バッファ１のように出力バッファトランジスタＭ１０と対となるＮＭＯＳトランジスタのドレインに接続されていてもよい。
【００１８】
図１において、出力バッファ１には、ＰＭＯＳトランジスタで構成される電流制御トランジスタＭ０を介して電源ＶＤＤから電源が供給されている。電流制御トランジスタＭ０は、出力バッファの出力電流を制御するトランジスタで、出力バッファトランジスタＭ１０がオンするときは、電流制御トランジスタＭ０から供給される電流Ｉ０１の大部分又は全部が出力バッファ１から出力電流Ｉｏｕｔとして出力される。
【００１９】
電流制御トランジスタＭ０のゲートは、出力電流制御回路２に接続されており出力電流制御回路２によって電流制御トランジスタＭ０のオン抵抗が制御される。出力電流制御回路２は、電流制御トランジスタＭ０と同一導電型のＰＭＯＳトランジスタで、ソースとゲートが電流制御トランジスタＭ０と共通接続されているモニタトランジスタＭ５を備えている。モニタトランジスタＭ５は、電流制御トランジスタＭ０のトランジスタサイズに対して一定のトランジスタサイズを有している。従って、出力バッファトランジスタＭ１０がオンするときは、モニタトランジスタＭ５に流れる電流Ｉ０はＩ０１とトランジスタのサイズ比に依存する電流が流れることになる。また、ＰＭＯＳトランジスタＭ９も、電流制御トランジスタＭ０及びモニタトランジスタＭ５と導電型が同じＰＭＯＳトランジスタであり、ソースとゲートが共通に接続されているのでＰＭＯＳトランジスタＭ９にも、電流制御トランジスタＭ０に流れる電流とトランジスタのサイズ比に依存した電流が流れることになる。
【００２０】
このモニタトランジスタＭ５とＰＭＯＳトランジスタＭ９のドレインは、カレントミラー回路３に接続される。カレントミラー回路３は、モニタトランジスタＭ５のドレインから流れ込む電流に対してトランジスタのサイズ比に依存する出力電流をノードＢから流し込む。カレントミラー回路３の出力ノードＢは、電流電圧変換回路４とバイアス制御回路５に接続される。
【００２１】
カレントミラー回路３の内部構成について説明する。モニタトランジスタＭ５のドレインはＰＭＯＳトランジスタＭ７のソースに接続される。ＰＭＯＳトランジスタＭ７のドレイン及びゲートは、ＮＭＯＳトランジスタＭ１のドレインとＰＭＯＳトランジスタＭ８のゲートとに接続される。また、ＮＭＯＳトランジスタＭ１のゲートはＮＭＯＳトランジスタＭ２のゲートとドレイン、ＮＭＯＳトランジスタＭ３のゲートに接続される。ＮＭＯＳトランジスタＭ１、Ｍ２、Ｍ３のソースはグランドに接続される。また、ＰＭＯＳトランジスタＭ８のソースはＰＭＯＳトランジスタＭ９のドレインに接続され、ＮＭＯＳトランジスタＭ３のドレインがノードＢに接続される。カレントミラー回路３は、上記構成により、ＰＭＯＳトランジスタＭ７のソースから流入する電流をＩ０、ＰＭＯＳトランジスタＭ８のソースから流入する電流をＩ１、ＮＭＯＳトランジスタＭ３のドレインから流入する電流をＩ３としたとき、各トランジスタのサイズ比によって、上記Ｉ０、Ｉ１、Ｉ３の電流比が一定となるように動作する。
【００２２】
電流電圧変換回路４は、電源ＶＤＤとノードＢとの間に接続され、カレントミラー回路３の出力電流であるＩ３を電圧信号に変換する。なお、図１では、電流電圧変換回路４は抵抗Ｒ０のみで、カレントミラー回路３から出力される電流を電圧信号に変換する。なお、図１では、電圧電流変換回路４を抵抗Ｒ０のみで構成しているが、電圧電流変換回路の構成は任意の構成を用いることができる。電圧電流変換回路４は、ノードＢの電位を電流Ｉ３に比例する電圧に制御する。
【００２３】
バイアス制御回路５は、ノードＢの電位に基づいてノードＣの電圧、すなわち、電流制御トランジスタＭ０のゲート電圧を制御する。このバイアス制御回路５の構成も任意であるが、図１では、バイアス制御回路５は、ソースが電源ＶＤＤにゲートがノードＢに、ドレインがノードＣに接続されたＰＭＯＳトランジスタＭ４と、ノードＣとグランドとの間に接続された抵抗Ｒ１を備えている。ノードＣには電流制御トランジスタＭ０のゲートが接続されているので、ノードＢの電圧によって、ＰＭＯＳトランジスタＭ４のオン抵抗を制御し、電源ＶＤＤとグランド間の電圧をＰＭＯＳトランジスタＭ４と抵抗Ｒ１によって分圧し、ノードＣの電圧を制御することになる。
【００２４】
出力電流制御回路２は、上記構成により、出力バッファトランジスタＭ１０がオンしたときに電流制御トランジスタＭ０に流れる電流をモニタし、電流制御トランジスタＭ０に流れる電流が大きくなると、電流制御トランジスタＭ０のオン抵抗が大きくなるように制御し、電流が小さくなると、電流制御トランジスタＭ０のオン抵抗が小さくなるように制御電流制御トランジスタＭ０を制御する。
【００２５】
次に、図２も用いて実施例１の動作について説明する。図２（ａ）は、電流制御トランジスタＭ０のゲート電圧とドレイン電流の関係を示す図である。なお、図２（ａ）、（ｂ）、（ｃ）において、ゲート電圧Ｖｇｓとドレイン電流Ｉｄｓは電圧、電流の符号は無視してＶｇｓ、Ｉｄｓ共に絶対値で表している。図２（ａ）に示すように、一般に電流制御トランジスタをＭＯＳトランジスタで構成した場合、ゲートソース間の電圧Ｖｇｓを減少させれば、ドレイン電流Ｉｄｓは減少する。従って、ゲートソース間の電圧Ｖｇｓによって、ドレイン電流、すなわち、出力電流Ｉｏｕｔを制御することができる。
【００２６】
したがって、出力電流制御回路２は、電源電圧や周囲温度によって、出力バッファの出力電流が大きくなるほうに変動した場合には、図２（ｂ）に示すように電流制御トランジスタのゲート電圧を下げるように制御すれば、出力電流Ｉｏｕｔが増えないように制御することができる。逆に、出力バッファの出力電流が小さくなるほうに変動した場合には、図２（ｃ）に示すように電流制御トランジスタのゲート電圧を上げるように制御すれば、出力電流Ｉｏｕｔが減らないように制御することができる。
【００２７】
具体的には、図１において、電流制御トランジスタＭ０とモニタトランジスタＭ５とＰＭＯＳトランジスタＭ９はみな同一導電型のＰＭＯＳトランジスタであり、ソースとゲートは共通の電位に接続されている。従って、現実に出力バッファトランジスタＭ１０がオンしているかいないかに係わらず、出力バッファトランジスタＭ１０がオンしたときに、Ｉ０１が増加する方向に変動した場合には、カレントミラー回路のＩｏ、Ｉ１、Ｉ３に流れる電流はいずれも増加する。すると、電流電圧変換回路４を流れる電流Ｉ３も増加するので、電流電圧変換回路４によりノードＢ点の電位は低下する。すると、ＰＭＯＳトランジスタＭ４のゲート電圧が低下することになるので、ＰＭＯＳトランジスタＭ４のオン抵抗は減少する。ＰＭＯＳトランジスタＭ４のオン抵抗が減少するとノードＣの電位は上昇する。ノードＣ点の電位が上昇するとＰＭＯＳトランジスタＭ０のオン抵抗が増大する。従って、電流Ｉ０１が増加しようとした動作は食い止められる。
【００２８】
逆に、Ｉ０１が減少する方向に環境が変動した場合には、カレントミラー回路のＩ０、Ｉ１、Ｉ３に流れる電流はいずれも減少する。すると、電流電圧変換回路４を流れる電流Ｉ３が減少するので、電流電圧変換回路４によりノードＢ点の電位は上昇する。すると、ＰＭＯＳトランジスタＭ４のゲート電圧が上昇するので、ＰＭＯＳトランジスタＭ４のオン抵抗は増加する。ＰＭＯＳトランジスタＭ４のオン抵抗が増加するとＰＭＯＳトランジスタＭ４のオン抵抗と抵抗Ｒ１で分圧されるノードＣの電位は下降する。ノードＣ点の電位が下降するとＰＭＯＳトランジスタＭ０のオン抵抗が減少し、電流Ｉ０１が減少しようとした動作は食い止められる。
【００２９】
上記出力電流制御回路の動作によって、電流制御トランジスタに流れる電流は、周囲温度や電源電圧等が変化しても電流値が変化しないように働く。出力バッファの出力電流は、電流制御トランジスタに流れる電流によって決まるので、結局、周囲温度や電源電圧等が変動しても、出力電流が変わらない出力バッファを備えた半導体装置が得られる。なお、図１において、必ずしも高精度な電流源は用いなくとも、上記出力電流制御回路の働きによって、安定した出力電流を有する出力バッファを有する半導体装置が得られる。
【実施例２】
【００３０】
図３は、実施例２による半導体装置の出力バッファ周辺の回路図である。実施例１はＰＭＯＳ出力バッファトランジスタにより、ハイレベルを駆動する出力バッファの例を示したが、実施例２は、入力信号Ｖｉｎによりオンしたときにローレベルを出力する出力バッファ回路の実施例である。実施例２も、実施例１と同様に、Ｎチャンネルオープンドレイン出力、プルアップ抵抗付の出力バッファであっても良いが、図３は、プッシュプルのＣＭＯＳ出力のバッファである。基本的な構成は、実施例１とＰＭＯＳとＮＭＯＳが入れ替わり、電源ＶＤＤとグランド電位が逆になったことを除いて基本的な構成は同じである。したがって、詳細な説明は省略する。
【実施例３】
【００３１】
上述した実施例１はオンしたときにハイレベルを出力する出力バッファトランジスタがＰＭＯＳトランジスタで構成される実施例であった。また、実施例２は実施例１とは逆に、オンしたときにローレベルを出力する出力バッファトランジスタがＮＭＯＳトランジスタで構成される実施例であった。これに対して実施例１と実施例２を組み合わせることにより、プッシュプル構成のＣＭＯＳバッファにおいて、ハイレベルにプッシュする電流を制御するプッシュ電流制御トランジスタと、ローレベルにプルする電流を制御するプル電流制御トランジスタと、プッシュ電流制御トランジスタを介して出力されるプッシュ出力電流をモニタしてプッシュ電流制御トランジスタのオン抵抗を制御するプッシュ出力電流制御回路（図１の２）と、プル電流制御トランジスタを介して出力されるプル出力電流をモニタしてプル電流制御トランジスタのオン抵抗を制御するプル出力電流制御回路（図３の２）と、を設けることができる。上記構成により、プッシュ電流とプル電流のどちらについても電圧や温度等の周囲の環境が変化しても、プッシュプル出力バッファの出力電流（プッシュ電流及びプル電流）が変化しにくい半導体装置が得られる。
【００３２】
以上、実施例について説明したが、本発明は上記実施例の構成にのみ制限されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【００３３】
１：出力バッファ
２：出力電流制御回路
３：カレントミラー回路
４：電流電圧変換回路
５：バイアス制御回路
Ｍ０：電流制御トランジスタ（ＰＭＯＳトランジスタ）
Ｍ２０：電流制御トランジスタ（ＮＭＯＳトランジスタ）
Ｍ１、Ｍ２、Ｍ３、Ｍ２４、Ｍ２５、Ｍ２７、Ｍ２８、Ｍ２９：ＮＭＯＳトランジスタ
Ｍ４、Ｍ７、Ｍ８、Ｍ９、Ｍ２１、Ｍ２２、Ｍ２３、Ｍ２４：ＰＭＯＳトランジスタ
Ｍ５：モニタトランジスタ（ＰＭＯＳトランジスタ）
Ｍ２５：モニタトランジスタ（ＮＭＯＳトランジスタ）
Ｍ１０：出力バッファトランジスタ（ＰＭＯＳトランジスタ）
Ｍ３０：出力バッファトランジスタ（ＮＭＯＳトランジスタ）
Ｒ０、Ｒ１、Ｒ２０、Ｒ２１：抵抗
【図１】
2010239484.tif 000003
【図２】
2010239484.tif 000004
【図３】
2010239484.tif 000005