(57)【要約】【課題】信頼性及び寿命を向上させることが可能な半導体装置を提供する。【解決手段】半導体素子１２と基板１１とが接合層１３によって接合された半導体装置１０であって、基板１１には半導体素子１２との接合面に基板側薄膜１５が設けられ、基板側薄膜１５には前記接合面の部分に亀裂１６が形成され、基板側薄膜１５は亀裂１６によって分割されて断続的に配置されている。【選択図】図１
2010245227.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と基板とが接合層によって接合された半導体装置であって、
前記基板には前記半導体素子との接合面に基板側薄膜が設けられ、
前記基板側薄膜には前記接合面の部分に亀裂が形成され、前記基板側薄膜は前記亀裂によって分割されて断続的に配置されていることを特徴とする半導体装置。
【請求項２】
半導体素子と基板とが接合層によって接合された半導体装置であって、
前記半導体素子には前記基板との接合面に半導体素子側薄膜が設けられ、
前記半導体素子側薄膜には前記接合面の部分に亀裂が形成され、前記半導体素子側薄膜は前記亀裂によって分割されて断続的に配置されていることを特徴とする半導体装置。
【請求項３】
半導体素子と基板とが接合層によって接合された半導体装置であって、
前記基板には前記半導体素子との第１接合面に基板側薄膜が、前記半導体素子には前記基板との第２接合面に半導体素子側薄膜がそれぞれ設けられ、
前記基板側薄膜には前記第１接合面の部分に亀裂が形成され、前記基板側薄膜は前記亀裂によって分割されて断続的に配置され、
かつ前記半導体素子側薄膜には前記第２接合面の部分に亀裂が形成され、前記半導体素子側薄膜は前記亀裂によって分割されて断続的に配置されていることを特徴とする半導体装置。
【請求項４】
前記基板側薄膜に形成された亀裂、及び前記半導体素子側薄膜に形成された亀裂は位置が互いに一致することを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記亀裂に代わりに、一定の幅を有する溝状空間部を形成したことを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記溝状空間部は、前記接合層に近い側の幅が広く、前記接合層から離れた側の幅が狭く形成されていることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記基板側薄膜及び前記半導体素子側薄膜の少なくとも一方に前記亀裂が複数形成されている場合、隣り合う亀裂間の距離は、当該各薄膜にかかる温度差、前記基板側薄膜が表面に形成された基板金属と該基板側薄膜との熱膨張係数差、及び前記半導体素子側薄膜が形成された前記半導体素子表面の素子電極と該半導体素子側薄膜との熱膨張係数差のいずれか１つ以上に基づいて決定されることを特徴とする請求項１〜４のいずれか一項に記載の半導体装置。
【請求項８】
前記基板のうち前記基板側薄膜が形成される表面の０.２％耐力の大きさは、同一温度の下で、前記基板側薄膜の０.２％耐力と同じ若しくはそれ以下に設定されていることを特徴とする請求項１〜７のいずれか一項に記載の半導体装置。
【請求項９】
前記半導体素子のうち前記半導体素子側薄膜が形成される表面の０.２％耐力の大きさは、同一温度の下で、前記半導体素子側薄膜の０.２％耐力と同じ若しくはそれ以下に設定されていることを特徴とする請求項１〜７のいずれか一項に記載の半導体装置。
【請求項１０】
半導体素子と基板とが接合層によって接合された半導体装置を製造する際に、
先ず、前記半導体素子と前記基板との接合面のうち、前記半導体素子側の接合面及び前記基板側の接合面の少なくとも一方に薄膜を形成し、
次に、機械的な圧力又は熱応力によって前記薄膜に亀裂を形成することを特徴とする半導体装置の製造方法。
【請求項１１】
半導体素子と基板とが接合層によって接合された半導体装置を製造する際に、
先ず、前記半導体素子と前記基板との接合面のうち、前記半導体素子側の接合面及び前記基板側の接合面の少なくとも一方に薄膜を形成し、
次に、熱を付加することによって、前記薄膜と前記半導体素子との間若しくは前記薄膜と前記基板との間に化合物層を成長させ、
その後、機械的な圧力又は熱応力によって、前記化合物層から前記薄膜にかけて亀裂を形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子と基板とが接合層によって接合された半導体装置、及びその半導体装置の製造方法に関する。
【背景技術】
【０００２】
一般に、半導体素子（チップ）と基板を接合する際には、はんだが用いられる。このようなはんだは、半導体素子と基板との間に熱膨張係数差があるため、温度変化が加わることによって発生する応力をはんだ自身が歪むことによって緩和するというメリットを有する反面、その繰り返しによって、Coffin-Manson則（非線形材料の低サイクル疲労特性として歪と疲労寿命の関係を示す法則）で示されるように、はんだ自身に劣化が発生するというデメリットを有する。
【０００３】
具体的には、実使用時、半導体素子の発熱によって半導体装置全体に温度変化が加わると、熱膨張係数が異なる半導体素子と基板との間に変位（伸長差）が発生し、これにより、半導体素子と基板間に存在するはんだには熱応力と熱歪が生じる。そして、半導体素子の発熱が繰り返されることによってはんだの劣化が進み、遂には疲労寿命に達してはんだにクラックが発生する。
【０００４】
上記半導体装置においては、半導体素子で生じた熱の一部をはんだを介して基板側へ伝達し放熱しているが、はんだにクラックが発生すると、そのクラックによって放熱経路が遮断され、半導体素子が高温に晒されてしまうという問題点がある。
【０００５】
このような問題点に対して、従来の半導体装置におけるより一層の寿命向上と、はんだが使用できないような高温で使われる次世代の半導体装置の信頼性を確保することを目的として、半導体素子と基板の接合材料の強度特性を指定することにより、半導体素子と基板間の変位を主に接合層ではなく基板側の金属で吸収するようにした構造が提案されている（例えば、特許文献１参照）。
【０００６】
すなわち、上記特許文献１では、接合層の０.２％耐力の大きさを基板金属の０.２％耐力の大きさと同じ若しくはそれ以上とすることにより、半導体素子と基板間の変位を接合層に代わって主に基板金属で受け止めることが可能となっている。そして引用文献１では、最終的な破壊を、接合層と比較して靱性が高く良好な疲労特性を示す基板金属において発生させる構造となっており、これにより、高い温度サイクル耐久性が期待できる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００８−４１７０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、基板や半導体素子の接合面には、通常、薄膜（メッキ層）が形成されている場合が多い。このような薄膜が形成されている場合、薄膜と基板金属は熱膨張係数が異なり、互いに熱変形挙動を拘束するため、これが要因となって基板にうねりを発生させることがある。その結果、このうねりが接合層の厚み方向での引張力となって、薄膜と接合層の界面剥離や、接合層にクラック発生を引き起こし、半導体装置の信頼性及び寿命の低下の要因となっている。
【０００９】
本発明は、上記問題点を解消するために成されたもので、その目的は、信頼性及び寿命を向上させることが可能な半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明の半導体装置は、半導体素子と基板とが接合層によって接合されている。そして、本発明の半導体装置は、前記基板には前記半導体素子との接合面に基板側薄膜が設けられ、前記基板側薄膜には前記接合面の部分に亀裂が形成され、前記基板側薄膜は前記亀裂によって分割されて断続的に配置されていることを特徴としている。
【発明の効果】
【００１１】
本発明によれば、基板側薄膜に予め亀裂が形成され、基板側薄膜は亀裂によって分割されて断続的に配置されているので、半導体素子が発熱して基板の温度が上昇したとき、基板は容易に変形（伸長）することができる。これにより、基板にうねりが発生することはなく、また、うねりによって生じる接合層と薄膜との界面剥離や、接合層におけるクラック発生を防止することができ、半導体装置の信頼性及び寿命を飛躍的に向上させることが可能となる。
【図面の簡単な説明】
【００１２】
【図１】実施例１による半導体装置の縦断面図である。
【図２】基板の平面図である。
【図３】基板の他の例による平面図である。
【図４】半導体素子の各部位における歪みと応力の関係を示す図である。
【図５】実施例２による半導体装置の縦断面図である。
【図６】実施例３による半導体装置の縦断面図である。
【図７】実施例４による半導体装置の縦断面図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施例を図面に従って説明する。
【実施例】
【００１４】
《実施例１》
図１は、実施例１による半導体装置の縦断面図である。図１に示すように、半導体装置１０は基板１１と半導体素子（チップ）１２とを備え、基板１１と半導体素子１２とは接合層１３によって互いに接合されている。
【００１５】
基板１１と接合層１３は、金属材料、有機物と金属材料との複合材料、または無機物と金属材料との複合材料によって構成されている。基板１１は、基板金属１４と、基板金属１４の外表面に形成された基板側薄膜１５とによって形成されている。基板側薄膜１５はメッキ層からなっており、この基板側薄膜１５には、半導体素子１２との接合面、具体的には接合層１３と接する領域の接合面に亀裂１６が形成されている。亀裂１６は、基板側薄膜１５の厚さ方向（図の上下方向）に、つまり接合層１３に接する表面側から、基板金属１４に接する裏面側まで基板側薄膜１５を貫通して形成されている。また亀裂１６は、対向壁面がほぼ接触した状態であり、対向壁面間には隙間は存在しない。
【００１６】
図２または図３は基板１１の平面図である。亀裂１６は、図２または図３に示すような形状に形成されている。すなわち、図２においては、縦方向と横方向に直線状の亀裂１６がそれぞれ４本ずつ形成され、縦方向及び横方向の各亀裂１６は直角に交わっている。これら亀裂１６は、基板側薄膜１５のうち半導体素子１２との接合面にのみ形成されている。そして、基板側薄膜１５は各亀裂１６によって分割され、基板金属１４の表面上に断続的に配置されている。縦方向及び横方向の各亀裂１６の間隔は、基板側薄膜１５の中央部分では狭く、その外側の部分では広くなっており、これにより、連続する１つの基板側薄膜１５の大きさは半導体素子１２の中央部に近づくほど小さく形成されている。
【００１７】
また、図３においては、基板側薄膜１５のうち、半導体素子１２との接合面に円形状の３つの亀裂１６が形成され、各亀裂１６は基板側薄膜１５の中央部分を中心にした同心円状を成している。基板側薄膜１５は各亀裂１６によって分割され、基板金属１４の表面上に断続的に配置されている。各亀裂１６を呈する円は、中央部分では隣の円との間隔が狭く、その外側の部分では隣の円との間隔が広くなっており、連続する１つの基板側薄膜１５の大きさは半導体素子１２の中央部に近づくほど小さく形成されている。
【００１８】
基板１１は、図１に示すように、例えば、一般的なパワーモジュールに使用されているアルミナセラミックス板１７にAl（アルミニウム）を接合したAl回路付きセラミックス絶縁基板からなっている。基板金属１４はAl回路であり、また、基板側薄膜１５はAl回路上にメッキ処理法によって形成されたNi/Agメッキ層からなっている。
【００１９】
半導体素子１２は、Si（シリコン）などからなるパワー半導体デバイスとして一般的なIGBT（Insulated Gate Bipolar Transister）チップやダイオードで構成されている。そして接合層１３は、高い降伏強度の得られるCuSnはんだによって形成された合金層である。
【００２０】
このように構成された半導体装置１０において、動作時の半導体素子１２の自己発熱や、半導体装置１０が置かれている環境の温度変化などによって局部的に温度差が生じ、それによって、異種材接合面には熱応力が発生する。すなわち、半導体装置１０の基板１１においては、互いに異なる材料からなる、基板側薄膜１５と基板金属１４との界面に熱応力が発生する。
【００２１】
本実施例の半導体装置１０では、基板側薄膜１５に予め亀裂１６が形成されているので、例えば低温から高温に変化した場合でも、熱膨張係数が基板側薄膜１５よりも大きい基板金属１４は亀裂１６の直下では自由に伸びることが可能である。これにより、基板側薄膜１５と基板金属１４の界面に生じる応力や、それによって生じる基板金属１４のうねりを抑制することができる。また、接合層１３と基板側薄膜１５との界面近傍に生じる応力も低減でき、界面剥離や接合層１３におけるクラックの発生を防止することができる。その結果、半導体装置１０の信頼性向上を図ることが可能となる。
【００２２】
また、本実施例の半導体装置１０では、基板金属１４がAl回路で、接合層１３がCuSnはんだの合金層であるから、０.２％耐力は接合層１３の方が基板金属１４より大きい値になっている。さらに、図４に示すように、基板金属１４がAl回路で、基板側薄膜１５がNi/Agメッキ層であるから、同一温度の下で、０.２％耐力は基板側薄膜１５の方が基板金属１４より大きい値になっている。これにより、半導体素子１２と基板１１の熱膨張係数差による変位（伸長差）を、接合層１３や基板側薄膜１５と比較して靱性が高く良好な繰返し疲労特性を有する基板金属１４の歪によって吸収させることができ、半導体装置１０の信頼性を飛躍的に向上させることが可能となる。なお、基板側薄膜１５の０.２％耐力と基板側薄膜１５の０.２％耐力を同じに設定してもよい。
【００２３】
さらに、本実施例では、亀裂１６を図２または図３のような形状にして、半導体素子１２の中央部に近づくほど連続する１つの基板側薄膜１５の大きさが小さくなるようにしている。これは、発熱密度が高くより大きな温度差が加わる可能性のある部位が半導体素子１２の中央部だからである。仮に全ての材料が弾性挙動しか示さないとした場合、基板側薄膜１５と基板金属１４の界面近傍に働く応力は、それぞれの熱膨張係数差とそこに加わる温度差に比例すると考えられる。そのため、応力緩和を目的とした亀裂１６を入れる間隔、つまり１つの連続する基板側薄膜１５の大きさは、それぞれの熱膨張係数差とそこに生じる温度差に反比例するように設定されている。例えば、基板側薄膜１５と基板金属１４との熱膨張係数差が大きいほど、１つの連続する基板側薄膜１５の大きさは小さくなる。このように本実施例によれば、亀裂１６の具体的な位置を容易に設計することができる。
【００２４】
以上のように本実施例によれば、半導体装置１０の信頼性をより一層向上させることが可能である。
【００２５】
次に、半導体装置１０の製造方法について説明する。
【００２６】
先ず、基板１１としてアルミナセラミックス板にAlを接合したAl回路付きセラミックス絶縁基板を用意し、基板金属１４としてのAl回路に、基板側薄膜１５としてのNi/Agメッキ層をメッキ処理法によって形成する。その後、基板１１の温度を例えば３００℃に上昇させることで、Al回路とNi/Agメッキ層の熱膨張係数差から生じる熱応力によって、Ni/Agメッキ層に亀裂１６を形成する。そして最後に、基板１１のNi/Agメッキ層のうち、亀裂１６を形成した箇所に半導体素子１２を実装する。
【００２７】
また、上記製造方法のうち、Ni/Agメッキ層の形成後に、任意の形状をした突起物をNi/Agメッキ層に当てることにより、Ni/Agメッキ層に任意の形状の亀裂１６を機械的に形成し、その後、半導体素子１２を実装するようにしてもよい。
【００２８】
さらに、上記製造方法のうち、Ni/Agメッキ層の形成後に、基板１１の温度を例えば５００℃に上昇させることで、Al回路とNi/Agメッキ層との間に薄い金属間化合物を形成させる。そして、冷却による残留応力または押圧力によって、金属間化合物の層からNi/Agメッキ層にかけて亀裂１６を形成し、その後、半導体素子１２を実装するようにしてもよい。
【００２９】
上記の各製造方法によれば、基板側薄膜１５に亀裂１６を容易に形成することが可能となる。
【００３０】
《実施例２》
図５は、実施例２による半導体装置の縦断面図である。本実施例における半導体装置２０には、図５に示すように、半導体素子１２の底部に素子電極２１が設けられ、その素子電極２１の底面（接合面）に半導体素子側薄膜２２が形成されている。素子電極２１はAl電極であり、半導体素子側薄膜２２は素子電極２１の底面に蒸着によって形成されたTi/Ni/Ag蒸着膜である。
【００３１】
本実施例では、半導体素子側薄膜２２には、接合層１３と接する領域において、亀裂２３が形成されている。亀裂２３は、半導体素子側薄膜２２の厚さ方向（図の上下方向）に、つまり素子電極２１に接する裏面側から、接合層１３に接する表面側まで半導体素子側薄膜２２を貫通して形成されている。亀裂２３は、半導体素子側薄膜２２を接合層１３側から見たとき、直線状または円形状を成している。また亀裂２３は、対向壁面がほぼ接触した状態であり、対向壁面間には隙間は存在しない。なお、基板１１の構成は実施例１（図１）の場合と同じである。
【００３２】
また、本実施例では、図４に示すように、素子電極２１がAl電極で、半導体素子側薄膜２２がTi/Ni/Ag蒸着膜であるから、同一温度の下で、０.２％耐力は半導体素子側薄膜２２の方が素子電極２１より大きい値になっている。なお、半導体素子側薄膜２２の０.２％耐力と素子電極２１の０.２％耐力を同じに設定してもよい。
【００３３】
このように構成された半導体装置２０においては、上述したように、動作時の半導体素子１２の自己発熱や、半導体装置２０が置かれた環境の温度変化などによって局部的に温度差が生じ、これによって、半導体素子側薄膜２２と素子電極２１の界面に熱応力が発生する。
【００３４】
本実施例の半導体装置２０では、半導体素子側薄膜２２に予め亀裂２３が形成されているので、例えば低温から高温に変化した場合でも、半導体素子側薄膜２２より熱膨張係数の大きい素子電極２１は半導体素子側薄膜２２の亀裂２３直上で自由に伸びることが可能である。これにより、半導体素子側薄膜２２と素子電極２１の界面に生じる応力や、それによって生じる素子電極２１のうねりを抑制することができる。また、接合層１３と半導体素子側薄膜２２との界面近傍に生じる応力も低減でき、界面剥離や接合層１３におけるクラック発生を防止することができる。その結果、半導体装置２０の信頼性向上を図ることが可能である。
【００３５】
なお、半導体素子側薄膜２２に亀裂２３を形成するための方法としては、実施例１で説明した製造方法を利用することができる。
【００３６】
また、半導体素子側薄膜２２の亀裂２３に対応させて、基板側薄膜１５に亀裂を形成してもよい。
【００３７】
《実施例３》
図６は、実施例３による半導体装置の縦断面図である。本実施例における半導体装置３０には、図６に示すように、図１に示した亀裂１６や図５に示した亀裂２３の代わりに、一定の幅（図において左右方向の幅）を有する溝状空間部３１，３２が形成されている。
【００３８】
溝状空間部３１は、基板側薄膜１５のうち半導体素子１２との接合面（第１接合面）、具体的には接合層１３と接する領域の接合面に形成されている。また溝状空間部３１は、基板側薄膜１５の厚さ方向（図の上下方向）に、つまり接合層１３に接する表面側から、基板金属１４に接する裏面側まで基板側薄膜１５を貫通して形成されている。
【００３９】
溝状空間部３２は、半導体素子側薄膜２２のうち基板１１との接合面（第２接合面）、具体的には接合層１３と接する領域の接合面に形成されている。また溝状空間部３２は、半導体素子側薄膜２２の厚さ方向（図の上下方向）に、つまり素子電極２１に接する裏面側から、接合層１３に接する表面側まで半導体素子側薄膜２２を貫通して形成されている。
【００４０】
また、溝状空間部３１は、基板側薄膜１５を接合層１３側から見たとき、直線状または円形状を成している。溝状空間部３２も、半導体素子側薄膜２２を接合層１３側から見たとき、直線状または円形状を成している。また、溝状空間部３１と溝状空間部３２は上下で略同じ位置に配置されている。なお、基板１１の構成は、溝状空間部３１以外の部分では実施例１（図１）の場合と同じである。
【００４１】
溝状空間部３１，３２は、例えば、基板側薄膜１５又は半導体素子側薄膜２２をそれぞれ形成した後に、エッチングなどの化学的な表面処理や研磨などの機械的な処理によって形成することが可能である。また、所定部分にマスクをつけた状態で、基板金属１４又は素子電極２１の表面にメッキすることによっても、溝状空間部３１，３２を形成することができる。
【００４２】
また、半導体素子１２としては、次世代の高耐熱半導体装置に搭載されるSiCチップが用いられ、また、接合層１３としては、Agナノペーストを利用した低温高耐熱接合法によって形成されるAg接合層が用いられている。
【００４３】
上記構成の半導体装置３０においては、特に半導体装置３０が低温に変化した場合でも、基板側薄膜１５より熱膨張係数の大きい基板金属１４や、半導体素子側薄膜２２より熱膨張係数の大きい素子電極２１が、溝状空間部３１，３２の近傍領域で自由に収縮することが可能である。これにより、基板側薄膜１５と基板金属１４の界面に生じる応力及びうねりと、半導体素子側薄膜２２と素子電極２１の界面に生じる応力及びうねりを抑制することができる。また、接合層１３と基板側薄膜１５の界面近傍に生じる応力、及び接合層１３と半導体素子側薄膜２２の界面近傍に生じる応力も低減でき、界面剥離や接合層１３へのクラックの発生を防止できる。その結果、半導体装置３０の信頼性を向上させることが可能である。
【００４４】
本実施例における半導体装置３０では、上述したように温度変化が加わると、基板１１と半導体素子１２の熱膨張係数差から、基板１１と接合層１３との間及び半導体素子１２と接合層１３との間にそれぞれ変位（伸長差）が生じるが、この場合、基板１１側では基板側薄膜１５の溝状空間部３１が、半導体素子１２側では半導体素子側薄膜２２の溝状空間部３２が、それぞれに大きく変形する（図において左右方向の幅が拡がる）ことによって、応力緩和を実現している。
【００４５】
しかし、素子電極２１と基板金属１４の厚みや若干の材質違いから、実際のそれぞれの変形量は異なることが予想される。その結果、接合層１３にも歪が発生することになり、温度変化の繰返しによって、接合層１３の上部（半導体素子側薄膜２２付近）及び下部（基板側薄膜１５付近）にクラックが入る虞がある。
【００４６】
そこで本実施例では、上述したように、溝状空間部３１と溝状空間部３２を上下で略同じ位置に配置することで、接合層１３の上部及び下部に発生したクラックを上下方向に進展させるようにし、最終的にはクラックを上下で結合させる。その結果、基板１１と半導体素子１２の熱膨張係数差による変位は、素子電極２１と基板金属１４の間で上下に結合したクラックの開閉によって吸収されることになるため、接合層１３に発生する応力を大幅に減少させることができる。
【００４７】
上記のように本実施例によれば、もし接合層１３にクラックが入ったとしても、そのクラックは接合層１３の上下方向にのみ形成されるので、接合層１３を介しての半導体素子１２と基板１１との結合が維持され、接合層１３における熱・電気的な特性にはほとんど影響を与えない。これにより、特に、高耐熱性をも有する半導体装置３０を実現することができる。
【００４８】
《実施例４》
図７は、実施例４による半導体装置の縦断面図である。本実施例における半導体装置４０においては、基板側薄膜１５及び半導体素子側薄膜２２にそれぞれ溝状空間部３１，３２が形成されているが、これら溝状空間部３１，３２は、接合層１３に近い側の幅（図において左右方向の幅）が広く、接合層１３から離れた側の幅（図において左右方向の幅）が狭くなっている。すなわち、溝状空間部３１は縦断面が逆台形を成しており、接合層１３に接する側が幅が広く、基板金属１４に接する側の幅が狭くなっている。また、溝状空間部３２は縦断面が台形を成しており、接合層１３に接する側が幅が広く、素子電極２１に接する側の幅が狭くなっている。
【００４９】
上記構成によれば、溝状空間部３１，３２の近傍では接合層１３はより自由に伸縮でき、接合層１３にクラックが入りにくくなるとともに、仮に接合層１３の上部及び下部にクラックが発生しても、それらクラックは確実に上下に進展し互いに結合する。その結果、接合層１３における熱・電気的な特性にはほとんど影響を与えることがなく、高耐熱性をも有する半導体装置３０を実現することができる。
【００５０】
以上、本発明の実施例を図面により詳述してきたが、上記各実施例は本発明の例示にしか過ぎないものであり、本発明は上記各実施例の構成にのみ限定されるものではない。本発明の要旨を逸脱しない範囲の設計の変更等があっても、本発明に含まれることは勿論である。
【符号の説明】
【００５１】
１０，２０，３０，４０  半導体装置
１１  基板
１２  半導体素子
１３  接合層
１４  基板金属
１５  基板側薄膜
１６，２３  亀裂
２１  素子電極
２２  半導体素子側薄膜
３１，３２  溝状空間部
【図１】
2010245227.tif 000003
【図２】
2010245227.tif 000004
【図３】
2010245227.tif 000005
【図４】
2010245227.tif 000006
【図５】
2010245227.tif 000007
【図６】
2010245227.tif 000008
【図７】
2010245227.tif 000009