(57)【要約】【課題】最適解に近いトラヒック流量配分を少ない計算量で得られ、さらに二律背反する解精度と計算量との関係を任意かつ連続的に調整できるトラヒック流量配分システムを提供する。【解決手段】データベース１には、マルチパスを構成できる各パスPiのコストおよび転送遅延が保持されている。制約条件設定部２は、トラヒック流量が配分されるパスの転送遅延により必要となるバッファ容量の総和を遅延差吸収バッファの容量以下とするバッファ容量制約条件を含む各種の制約条件を設定する。変数設定部３は、バッファ容量制約条件の変数を出力するシグモイド関数を設定する。目的関数設定部４は、トラヒック流量を配分された各パスに生じるコストの総和を最小化する目的関数を設定する。調整部５は、前記シグモイド関数のゲインAおよび基準値Bを調整する。トラヒック流量配分決定部は、目的関数および制約条件に基づいてトラヒック流量配分fiの準最適解を求める。【選択図】図１
2010200104.tif 000002
【特許請求の範囲】
【請求項１】
発ノードから着ノードへマルチパスで情報が転送され、各パスへ配分するトラヒック流量を、着ノードに配備された遅延差吸収バッファの容量に基づいて非線形の数理計画法により決定するトラヒック流量配分システムにおいて、
各パスに配分されるトラヒック流量の転送コストおよび転送遅延を記憶する手段と、
各パスに配分されるトラヒック流量のコストの総和を最小化する目的関数を設定する手段と、
トラヒック流量が配分されるパスの転送遅延により必要となるバッファ容量の総和を前記遅延差吸収バッファの容量以下とするバッファ容量制約条件を含む制約条件を設定する手段と、
前記目的関数および制約条件に基づいて、前記目的関数が最小化されるトラヒック流量配分を決定する決定部とを具備し、
前記制約条件が、シグモイド関数の出力値を変数として含むことを特徴とするトラヒック流量配分システム。
【請求項２】
前記バッファ容量制約条件は、トラヒック流量を転送遅延が最小のパスから順にk番目のパスまで配分したときに確保すべきバッファ容量を前記遅延差吸収バッファ容量以下とする制約条件であり、
前記シグモイド関数は、前記k番目のパスにトラヒック流量が配分されるか否かに応じて、制約条件の必要性を連続値として出力することを特徴とする請求項１に記載のトラヒック流量配分システム。
【請求項３】
前記シグモイド関数のゲインを調整する手段をさらに具備したことを特徴とする請求項１または２に記載のトラヒック流量配分システム。
【請求項４】
前記シグモイド関数の基準値を調整する手段をさらに具備したことを特徴とする請求項１ないし３のいずれかに記載のトラヒック流量配分システム。
【請求項５】
発ノードから着ノードへマルチパスで情報が転送され、各パスへ配分するトラヒック流量を、着ノードに配備された遅延差吸収バッファの容量に基づいて非線形の数理計画法により決定するトラヒック流量配分方法において、
トラヒック流量を配分された各パスに生じるコストの総和を最小化する目的関数、およびトラヒック流量が配分されるパスの転送遅延により必要となるバッファ容量の総和を前記遅延差吸収バッファの容量以下とするバッファ容量制約条件を含む制約条件に基づいて、前記目的関数が最小化されるトラヒック流量配分を決定する手順を具備し、
前記バッファ容量制約条件は、トラヒック流量を転送遅延が最小のパスから順にk番目のパスまで配分したときに確保すべきバッファ容量を前記遅延差吸収バッファ容量以下とする制約条件であり、
前記シグモイド関数は、前記k番目のパスにトラヒック流量が配分されるか否かに応じて、制約条件の必要性を連続値として出力することを特徴とするトラヒック流量配分方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発ノードから着ノードへ複数のパスで情報が転送されるマルチパスにおいて、各パスへ配分するトラヒック流量を、着ノードに配備される遅延差吸収バッファの容量に基づいて決定するトラヒック流量配分方法およびシステムに関する。
【背景技術】
【０００２】
マルチパスにおいてパス毎のトラヒック転送遅延差を吸収する目的で、着ノードに配備される遅延差吸収バッファの容量に制約が存在する条件下で、マルチパスへのトラヒック流量配分を最適化する問題において、実際にトラヒック流量を配分するパスの中で遅延が最大となるパスを１つずつ選択して、コストが最小となるトラヒック流量配分を個別に求める手法が非特許文献１に開示されている。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】A. Srivastava and A. Srivastava, "Flow aware differential delay routing for next-generation Ethernet(登録商標) over SONET/SDH," Proc. of IEEE ICC 2006, pp. 140-145, June 2006.
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記の従来技術では、実際にトラヒック流量を配分するパスの中で遅延が最大となるパスを決めてから、コストが最小となるトラヒック流量配分を求めるため、同種の問題をマルチパスの本数分だけ繰り返して解かなければならない。したがって、最適なトラヒック流量配分が得られる反面、計算量が多くなって計算時間が長くなり、適正なトラヒック流量配分の実施が遅れるという技術課題があった。
【０００５】
本発明の目的は、上記した従来技術の課題を解決し、最適解に近いトラヒック流量配分を少ない計算量で得られ、さらに二律背反する解精度と計算量との関係を任意かつ連続的に調整できるトラヒック流量配分方法およびシステムを提供することにある。
【課題を解決するための手段】
【０００６】
上記の目的を達成するために、本発明は、発ノードから着ノードへマルチパスで情報が転送され、各パスへ配分するトラヒック流量を、着ノードに配備された遅延差吸収バッファの容量に基づいて非線形の数理計画法により決定するトラヒック流量配分システムにおいて、各パスに配分されるトラヒック流量の転送コストおよび転送遅延を記憶する手段と、各パスに配分されるトラヒック流量のコストの総和を最小化する目的関数を設定する手段と、トラヒック流量が配分されるパスの転送遅延により必要となるバッファ容量の総和を前記遅延差吸収バッファの容量以下とするバッファ容量制約条件を含む制約条件を設定する手段と、前記目的関数および制約条件に基づいて、前記目的関数が最小化されるトラヒック流量配分を決定する決定部とを具備し、前記制約条件がシグモイド関数の出力値を変数として含むことを特徴とする。
【発明の効果】
【０００７】
本発明によれば、以下のような効果が達成される。
【０００８】
(1)制約条件がシグモイド関数の出力値を変数として含むようにしたので、制約条件を連続値として扱えるようになり、解の収束性が高まって計算時間を短縮できるようになる。
【０００９】
(2)シグモイド関数のゲインおよび基準値を任意に調整できるので、二律背反する解精度と計算量（計算時間）との関係を任意かつ連続的に設定できるようになる。
【図面の簡単な説明】
【００１０】
【図１】本発明の一実施形態に係るトラヒック流量配分システムの主要部の構成を示した図である。
【図２】トラヒック流量配分を決定するコンピュータのブロック図である。
【図３】マルチパスの接続例を示した図である。
【図４】決定変数をシグモイド関数で求める方法を示した図である。
【発明を実施するための形態】
【００１１】
以下、図面を参照して本発明の最良の実施形態について詳細に説明する。図３は、本発明が適用されるマルチパスの一例を示した図であり、発ノードNsと着ノードNdとはマルチパスにより接続され、着ノードNdには、パスPiごとに異なる転送遅延差を吸収する目的で転送遅延吸収バッファ１０が配備されている。この転送遅延吸収バッファ１０は、音声通話などのリアルタイム系の通信において、各パスPiの遅延時間diが異なるために受信順序が逆転した情報を適正な順序に並び替えるためなどに利用される。
【００１２】
各パスPi (i = 1 ~ N) には、単位トラヒック量を流すために要する転送コストCi およびトラヒック転送遅延diが与えられている。本実施形態では、転送遅延吸収バッファ１０の最大容量をMとし、パスPiごとに生じるコスト[Ci×fi] のマルチパス分の総和を最小とするトラヒック流量配分fi (i = 1 ~ N) が求められる。
【００１３】
なお、一般には上記以外に、トラヒックを流すことができるリンク容量に関する制約等も考慮する必要があるが、これらの制約に関しては、従来技術をそのまま適用すれば良いので、ここでは説明を省略する。
【００１４】
本実施形態では、上述のマルチパスへのトラヒック流量配分の最適化問題を、シグモイド関数を利用した１つの非線形計画法の形で定式化して解法するために、遅延差吸収バッファの容量Mに関する制約条件（バッファ容量制約条件）が、シグモイド関数を用いて以下のように定式化される。但し、複数の各パスPi (i = 1 ~ N) は転送遅延di (i = 1 ~ N) の昇順に並べられているものとする。
【００１５】
【数１】
2010200104.tif 000003
【００１６】
上式(1)の左辺では、パスPiごとに確保すべきバッファ容量が、転送遅延の最も大きいパスPkと各パスPiとの転送時間差(dk−di)に当該パスに配分されるトラヒック流量fiを乗じて求められ、そのマルチパス分の総和（確保すべき全バッファ容量）に、非線形特性を表現する変数Xkがさらに乗じられている。変数Xk (i = 1 ~ N) は、注目されているマルチパスP1〜Pkの中で転送遅延が最大となるk番目のパスPkにトラヒック流量が配分されれば「１」、配分されなければ「０」となる確率値であり、以下のシグモイド関数で与えられる。
【００１７】
【数２】
2010200104.tif 000004
【００１８】
ここで、ゲインAは十分に大きな値であり、各パスPiに配分されるトラヒック流量fiの最小値をfminで表し、B= fmin ／２と置けば、fk ≧ fmin の時にXk≒１となり、fk = 0の時にXk≒0となる。
【００１９】
すなわち、上式(1)の制約条件は、転送遅延が最小のパスP1から順に各パスPiへトラヒック流量fiを配分したとき、k番目のパスPkに配分されるトラヒック流量fkがゼロとならないようなパスP1〜Pkへのトラヒック流量配分のみをバッファ容量制約の対象とすること、すなわち、実際にトラヒック流量が配分される遅延最大のパスを基準にして算出された遅延差吸収バッファ量が最大バッファ量以下となるという制約を定式化したものである。
【００２０】
なお、各パスPiに配分されるトラヒック流量fiは、ゼロか最小単位以上である必要があるので、各パスPiに配分されるトラヒック流量fiに対して以下の制約条件(3)がさらに必要となる。なお、符号Fはマルチパスで転送すべき全トラヒック流量である。
【００２１】
【数３】
2010200104.tif 000005
【００２２】
目的関数は次式(4)で表される。
【００２３】
【数４】
2010200104.tif 000006
【００２４】
このように、本実施形態には、遅延差吸収バッファ１０容量Mに制約が存在するマルチパスへのトラヒック流量配分問題が、１つの非線形計画法によって解かれる。ここで、B=fmin/2と置いて、ゲインAを小さく、かつ最小配分トラヒック流量fminを大きくして行くと、やはりfk ≧ fmin の時にXk≒１となり、fk = 0の時にXk≒0となって上式(1)の制約条件が成立する。
【００２５】
しかしながら、最小配分トラヒック流量fminを大きくする関係で、上式(3)の制約条件が強くなり、得られる解の精度は低下する。その反面、ゲインAの値を小さくすれば、図４に示したように、シグモイド関数の変化が滑らかになり、解の収束性が高まるので解放に要する計算時間を短縮できる。すなわち、マルチパスを使ってトラヒックを流す際に、準最適なトラヒック流量配分を高速に実現できる。
【００２６】
また、最小配分トラヒック流量fminは変化させず、fk ≧ fmin のときにXk≒１となるように、ゲインAおよび基準値Bを小さくして行く。この場合、上式(3)の制約条件の強さは変化しないが、fk = 0のときにXk≒0を満足しなくなり、上式(1)の制約条件が強くなる。従って、得られる解の精度は低下するが、ゲインAを小さくすることでシグモイド関数の立ち上がりが滑らかになるので、解の収束性が高まって解放に要する計算時間を短縮する事ができる。すなわち、マルチパスを使ってトラヒックを流す際に、準最適なトラヒック流量配分を高速に実現できる。
【００２７】
図１は、上記した本発明のトラヒック流量配分を実現するトラヒック流量配分システムの主要部の構成を示した図である。
【００２８】
データベース１には、マルチパスを構成できる各パスPiのコストCi、転送遅延diおよびリンク帯域などの各種パラメータが保持されている。制約条件設定部２は、前記制約条件式(1)，(3)を含む各種の制約条件を設定する。変数設定部３は、上式(1)の変数Xkを連続値として出力する上式(2)のシグモイド関数を設定する。目的関数設定部４は、上式(4)の目的関数を設定する。調整部５は、前記上式(2)のシグモイド関数のゲインAおよび基準値Bを調整する。トラヒック流量配分決定部５は、上式(1)〜(4)を解いて、各パスPiに配分するトラヒック流量fiの準最適解を求める。発ノードNsは、前記決定されたトラヒック流量配分fiに基づいて、転送情報のトラヒックを各パスPiに配分する。
【００２９】
上記のトラヒック流量配分の準最適解算出は、上記した各手順をコンピュータで実行可能な形式にプログラミングしてCD-ROM等の記録メディアに記録し、これを発ノードNsとしてのコンピュータで読み取って実行させることで実施できる。
【００３０】
図２は、トラヒック流量配分の準最適解算出を実行するコンピュータのブロック図であり、記録メディア２３に記録されたトラヒック流量配分プログラムを読み取るドライブ装置２２と、OSおよび前記読み取られたプログラムが一時的に記憶されるHDD２１と、前記各パスPiのコストCiおよび転送遅延時間diが設定され、さらにシグモイド関数のゲインAおよび基準値B等が入力される入力装置２４と、前記トラヒック流量配分プログラムを実行するCPU２５と、各種のデータが記憶されたROM２６と、前記CPU１５にワークエリアを提供するRAM２７とを主要な構成としている。
【符号の説明】
【００３１】
１…データベース，２…制約条件設定部，  ３…変数設定部，  ４…目的関数設定部，  ５…調整部
【図１】
2010200104.tif 000007
【図２】
2010200104.tif 000008
【図３】
2010200104.tif 000009
【図４】
2010200104.tif 000010