(57)【要約】【課題】表示ムラ補正用データを記憶するメモリからの読み出し速度を低下させる。【解決手段】表示の際に、補正演算部１２において、入力信号とＲＡＭ２２上の補正データとで演算を行い輝度ムラの補正を行う。ここで、補正演算部１２における補正演算のやり方を、フレームごとに変更する。【選択図】図９
2010256504.tif 000002
【特許請求の範囲】
【請求項１】
各画素の輝度のばらつきを補正するための補正データを記憶しておき、表示の際に、入力信号とこの補正データとで演算を行い輝度ムラの補正を行う、ムラ補正機能を備えた表示装置において、
各画素の補正演算を、フレームごとに変更することを特徴とする表示装置。
【請求項２】
請求項１に記載の表示装置であって、
各画素の補正演算は、複数フレームに１度だけ行うことを特徴とする表示装置。
【請求項３】
請求項１または２に記載の表示装置であって、
フレームごとに、補正の対象となる画素の位置を変更することを特徴とする表示装置。
【請求項４】
請求項１に記載の表示装置であって、
表示領域をｎ（ｎは２以上の整数）画素単位の小領域に分割し、１フレーム毎に各小領域のうちのｎ／ｍ（ｍは２以上の整数）画素を補正し、ｍフレームで表示画素を補正することを特徴とする表示装置。
【請求項５】
請求項１に記載の表示装置であって、
表示領域をｎ（ｎは２以上の整数）画素単位の小領域に分割し、この小領域のｎ画素の補正値の平均値Ａｖと、小領域内の各画素の補正値ｙを記憶するメモリを備え、
各画素についての補正演算を、前記Ａｖを用いて行うフレームと、補正値ｙを用いて補正を行うフレームとをもつことを特徴とする表示装置。
【請求項６】
請求項１に記載の表示装置であって、
表示領域をｎ（ｎは２以上の整数）画素単位の小領域に分割し、この小領域のｎ画素の補正値の平均値Ａｖと、前記ｎ画素の補正値の平均値Ａｖと小領域内の各画素の補正値ｙとの演算により導かれるｚを記憶するメモリを具え、各画素についての補正演算を、前記Ａｖを用いて行うフレームと、前記Ａｖとｚとの演算の逆演算により導かれる補正値ｙを用いて補正を行うフレームとをもつことを特徴とする表示装置。
【請求項７】
請求項５または６に記載の表示装置であって、
前記小領域が水平走査ライン上の複数画素であることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置における輝度ムラの補正に関する。
【背景技術】
【０００２】
図１に基本的なアクティブ型の有機ＥＬ表示装置における１画素分の回路（画素回路）の構成を、図２に表示パネルの構成と入力信号を示す。
【０００３】
水平方向に伸びるゲートライン（Ｇａｔｅ）をハイレベルにして、ｎチャネルの選択ＴＦＴ２をオンし、その状態で垂直方向に伸びるデータライン（Ｄａｔａ）に表示輝度に応じた電圧を有するデータ信号（画素データ）をのせることで、データ信号が保持容量Ｃに書き込まれる。これによって、ｐチャネルの駆動ＴＦＴ１のゲートがデータ信号に応じた電圧に設定され、データ信号に応じた駆動電流が有機ＥＬ素子に供給され、有機ＥＬ素子が発光する。
【０００４】
図２において、画像データ、水平同期信号（ＨＤ）、画素クロック、その他駆動信号は、ソースドライバに供給される。画像データ信号は画素クロックに同期してソースドライバに送られ、１水平ライン分の画素が取り込まれたところで内部のラッチ回路に保持され、いっせいにＤ／Ａ変換して対応する列のデータライン（Ｄａｔａ）に供給される。また、水平同期信号（ＨＤ）、その他の駆動信号および垂直同期信号（ＶＤ）は、ゲートドライバに供給される。ゲートドライバは、各行に沿って水平方向に配置されたゲートライン（Ｇａｔｅ）を順次オンして、画素データが対応する行の画素に供給されるように制御する。なお、マトリクス状に配置された画素部には、図１の画素回路が設けられている。また、電源ラインＰＶＤＤは、画素列に沿って垂直方向に配置され、ＣＶは、有機ＥＬ素子の陰極が全画素共通に設けられて、電源ＣＶに接続される。
【０００５】
このような構成によって、データが水平ライン単位で各画素に順次書き込まれ、書き込まれたデータに従った表示が各画素にて行われ、パネルとしての画面表示が行われる。
【０００６】
ここで、有機ＥＬ素子の発光量と電流はほぼ比例関係にある。通常、駆動ＴＦＴのゲート−ＰＶｄｄ間には画像の黒レベル付近でドレイン電流が流れ始めるような電圧（Ｖｔｈ）を与える。また、画像信号の振幅としては、白レベル付近で所定の輝度となるような振幅を与える。
【０００７】
図３は駆動ＴＦＴの入力信号電圧（データラインＤａｔａの電圧）に対する有機ＥＬ素子に流れる電流ＣＶ電流（輝度に対応する）の関係を示している。そして、黒レベル電圧として、Ｖｂを与え、白レベル電圧として、Ｖｗを与えるように、データ信号を決定することで、有機ＥＬ素子における適切な階調制御を行うことができる。
【０００８】
すなわち、画素をある信号電圧でドライブした時の輝度は駆動ＴＦＴの閾値電圧（Ｖｔｈ）によって異なり、ＰＶｄｄ（電源電圧）−Ｖｔｈ（閾値電圧）付近の入力電圧が、黒を表示する時の信号電圧に対応する。また、ＴＦＴのＶ−Ｉカーブの傾き（μ）も同様にばらつくことがあり、この場合は図４に示すように、同じ輝度を出すための入力振幅（Ｖｐ−ｐ）も異なる。
【０００９】
パネル内のＴＦＴのＶｔｈやμがばらつくと、通常は輝度ムラとなる。この輝度ムラを補正する目的で、各画素をそれぞれいくつかの信号レベルで点灯した際に流れるパネル電流を測定し、個々のＴＦＴのＶ−Ｉカーブを求めることが行われている。
【００１０】
図５に補正データの計算方法を示す。まず、いくつかの画素の電圧対電流特性を測定することにより、そのパネルの標準的な画素のＶ−Ｉ特性のカーブを求める。このカーブがＩｄ＝ｆ（ａ（Ｖｇｓ−ｂ））という式で表されると仮定して関数ｆ（ｘ）を決定する。このパネルの全ての画素の特性はこのｆ（ｘ）で表され、特性のばらつきは係数ａと係数ｂの違いによるものと仮定すれば、各画素のａとｂは２つ以上の入力電圧レベルに対応する画素電流を測定することにより求めることができる。
【００１１】
いま、画素ｐのＶ−Ｉ特性がＩｄ＝ｆ（ａ’（Ｖｇｓ−ｂ’））で表される時、先に求めた平均的な画素のａ及びｂより、Ｄ／Ａ変換の係数をｋとして、ｏｆｆｓｅｔ＝ｋ（ｂ’−ａｂ／ａ’）及びｇａｉｎ＝ａ／ａ’を求め、画像データに求められたｇａｉｎを乗算し、ｏｆｆｓｅｔを加算することで、補正が行える。
【００１２】
このような処理を行う場合、図６に示すように、まずγルックアップテーブル（ＬＵＴ）１０において、画像データ（Ｒ信号、Ｇ信号、Ｂ信号）について、画素データと画素電流の関係を比例とするためγ補正を行い、γ補正した画像データを得る。次に、γ補正後の画像データについて、補正演算部１２において、補正用ゲインを乗算するとともに、補正用オフセットを加算してムラについて補正する。
【００１３】
ムラについて補正された画像データ（Ｒ，Ｇ，Ｂ）は、表示パネル１４に供給され、ここで表示される。ここで、画素毎の補正用ゲイン、補正用オフセットは、ＲＡＭなどの記憶部に記憶しておき、画像データと同期して読み出され、画像データの補正に利用される。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特許第３８８７８２６号公報
【特許文献２】特開２００４−２６４７９３号公報
【特許文献３】特開２００５−２８４１７２号公報
【特許文献４】特開２００７−８６６７８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
ここで、ＶＧＡサイズのパネルを駆動する場合を考えると、補正データを記憶するＲＡＭからの読み出しデータレートは以下のように計算できる。
【００１６】
まず、表示する画像の総ドット数は、
総ドット数＝縦×横×ＲＧＢ＝４８０×６４０×３＝９２１６００
である。
【００１７】
従って、６０Ｈｚで画面を更新するとすれば、１フレーム、１／６０秒の間に９２１６００ドット分の補正データを送り出す必要がある。したがって、補正データのデータレートは、９２１６００×６０＝５５２９６０００＝５５．２９６ＭＨｚ以上となる。補正用オフセット及び補正用ゲインの値をそれぞれ８ビットとすると、１６ビット幅のＲＡＭを用いた場合、５５．２９６ＭＨｚ以上の読み出しレートで読み出す必要があることになる。さらに、より高解像度のディスプレイでは、より高速の読み出しレートが必要となる。
【００１８】
コストや回路の簡略化を考えると、画素データと同期して、フラッシュメモリなどの不揮発性メモリから直接データを読み出すことが望ましいが、現時点では標準的なフラッシュメモリの読み出し速度は上記の要求を満たすことができず、ＲＡＭを省略するのは難しい。読み出しレートを下げるにはビット幅を増やすなどの工夫が必要になり、コスト、基板面積、などへの影響が出る。
【００１９】
また、不要輻射の問題や消費電力の点からもメモリの読み出し周波数は低いことが望ましい。なお、特許文献４では、高速シリアルインターフェースをもつフラッシュメモリから直接データを読み出す工夫がされている。
【課題を解決するための手段】
【００２０】
本発明は、各画素の輝度のばらつきを補正するための補正データを記憶しておき、表示の際に、入力信号とこの補正データとで演算を行い輝度ムラの補正を行う、ムラ補正機能を備えた表示装置において、各画素の補正演算を、フレームごとに変更することを特徴とする。
【００２１】
また、本発明は、各画素の補正演算は、複数フレームに１度だけ行うことが好適である。
【００２２】
また、フレームごとに、補正の対象となる画素の位置を変更することが好適である。
【００２３】
また、表示領域をｎ（ｎは２以上の整数）画素単位の小領域に分割し、１フレーム毎に各小領域のうちのｎ／ｍ（ｍは２以上の整数）画素を補正し、ｍフレームで表示画素を補正することが好適である。
【００２４】
また、表示領域をｎ（ｎは２以上の整数）画素単位の小領域に分割し、この小領域のｎ画素の補正値の平均値Ａｖと、小領域内の各画素の補正値ｙをそれぞれ記憶するメモリを備え、各画素についての補正演算を、前記Ａｖを用いて行うフレームと、補正値ｙを用いて補正を行うフレームとをもつことが好適である。
【００２５】
また、表示領域をｎ（ｎは２以上の整数）画素単位の小領域に分割し、この小領域のｎ画素の補正値の平均値Ａｖと、前記ｎ画素の補正値の平均値Ａｖと小領域内の各画素の補正値ｙとの演算により導かれるｚをそれぞれ記憶するメモリを具え、各画素についての補正演算を、前記Ａｖを用いて行うフレームと、前記Ａｖとｚとの演算の逆演算により導かれる補正値ｙを用いて補正を行うフレームとをもつことが好適である。
【００２６】
また、前記小領域が水平走査ライン上の複数画素であることが好適である。
【発明の効果】
【００２７】
本発明によれば、補正のやり方をフレーム毎に変更する。従って、複数フレームにおいて補正が完了し、補正データの読み出し周波数を下げることができる。
【図面の簡単な説明】
【００２８】
【図１】画素回路の構成を示す図である。
【図２】表示パネルの構成を示す図である。
【図３】データ電圧と駆動電流の関係を示す図である。
【図４】駆動トランジスタにおける駆動電流の相違を示す図である。
【図５】画素のＶ−Ｉ特性を示す図である。
【図６】画像データの補正のための構成を示す図である。
【図７】補正を行う画素の一例を示す図である。
【図８】補正を行う画素の他の例を示す図である。
【図９】実施形態の構成を示すブロック図である。
【図１０】他の実施形態の構成を示すブロック図である。
【図１１】小領域を説明する図である。
【図１２】小領域の補正を説明する図である。
【図１３】さらに他の実施形態の構成を示すブロック図である。
【図１４】ダブルバッファ３２−１の構成を示す図である。
【図１５】ダブルバッファ３２−２の構成を示す図である。
【図１６】各部の信号の状態を示すタイミングチャートである。
【発明を実施するための形態】
【００２９】
以下、本発明の実施形態について、図面に基づいて説明する。最も単純な例として、画像データの補正を全ての画素について毎フレーム行うのではなく、画素を複数（ｍ）のグループに分割し、順次フレーム毎に各グループの補正を行う。この場合、各画素のｍフレームの平均輝度が目標とする輝度となるように補正値を決定する。例えば、パネル全面にある一定の輝度レベルの画像を表示した場合、それぞれの画素の輝度はｍフレームに１度だけ変化するが、ｍが小さく、また、輝度ムラが少ないときは、人間の目にはフレームごとの輝度変化は捉えられず均一に見える。すなわち、ｍが小さいときには、従来のように全てのフレームで補正を行うのと視覚上の大きな相違なしに、メモリの読み出し速度を１／ｍに低下させることができる。
【００３０】
図７、図８はそれぞれｍ＝２、４とした場合の各フレームでの補正画素の位置をグレーで示した図である。このように、フレームによって補正する画素の位置を変えることにより、フリッカが目立たないようにする。
【００３１】
図９はｍ＝４の時の表示装置の構成を示すブロック図である。画像データである、Ｒ信号、Ｇ信号、Ｂ信号は、γルックアップテーブル１０（γＬＵＴ：１０Ｒ，１０Ｇ，１０Ｂ）にそれぞれ入力される。このγルックアップテーブル１０は、画素データと画素電流の関係を直線とするためのγ補正を行うものであり、γルックアップテーブル１０によりγ補正した画像データを得る。このγ補正後の画像データは、補正演算部１２（補正演算ブロック１２Ｒ，１２Ｇ，１２Ｂ）に供給され、ここでＲＧＢの画像データについてそれぞれ補正演算がなされ、補正後のＲＧＢの画像データが出力される。
【００３２】
そして、本実施形態では、このような補正を４画素の内の１画素についてのみ行い、他の３画素のデータは補正演算を行うことなくそのまま通過させる。そして、補正を行う画素をフレーム毎に変え、４フレームですべての画素の補正を行う。
【００３３】
このようにして、得られた間欠的な処理によって、ムラが補正された画像データ（Ｒ，Ｇ，Ｂ）は、データラッチ１６ａおよびＤ／Ａ変換器１６ｂを含むソースドライバ１６を介し、表示パネル１４に供給され、ここで表示される。なお、表示パネル１４には、ゲートドライバ１８が接続されており、このゲートドライバ１８が表示パネル１４のどのラインに画像データを供給するかを制御する。
【００３４】
表示パネル１４は、図２に示されるような構成を有しているとともに、各画素は図１のような構成を有している。従って、Ｄ／Ａ変換器１６ｂから供給されるアナログの画像データに基づき各画素の有機ＥＬ素子が発光し、表示パネル１４における表示が行われる。
【００３５】
ここで、タイミング信号発生部２０は、画素クロック、水平・垂直同期信号から、各種のタイミング信号を発生するとともに、補正用データが記憶されているＲＡＭ２２のアドレスを発生する。このＲＡＭ２２は高速で読み書きができるＳＲＡＭやＤＲＡＭ等で構成されており、電源投入時に、補正データ転送回路を介して外部の不揮発性メモリ２４などから補正データ（ｇａｉｎ，ｏｆｆｓｅｔ）が補正データ転送回路２６を介し送られて記憶される。不揮発性メモリ２４としてはフラッシュメモリ等が用いられ、コストとサイズの点でシリアル出力タイプが用いられることが多い。タイミング信号発生部２０が、画素毎の画像データに対応して、その画素についての補正データが記憶されているアドレスを発生し、ＲＡＭ２２から画素毎の補正データが読み出され、これらが補正演算部１２に供給される。この実施形態においては、この補正演算は上述したように４フレームに１度である。従って、ＲＡＭ２２からの読み出しは、毎フレーム補正を行うのに比べ、１／４の周波数で行われる。なお、ｍ＝２の場合には、補正データの読み出し、補正演算が２フレームに１回になるだけであって、同様な構成で対応できる。
【００３６】
次に、補正演算部１２における補正演算について説明する。平均的な画素の特性の係数を、ａ，ｂとし、ある画素の特性の係数をａ１，ｂ１とすると、補正値はｍ＝２と４の場合でそれぞれ次のようになる。
【００３７】
「ｍ＝２の場合」
ある画素を２フレームに１度補正した場合、輝度の平均を標準的な画素の輝度と等しくするためには、式１が成り立つようなＶｇｓ２をパネルに入力すればよい。ここで、Ｖｇｓ１は補正しない駆動トランジスタのソース・ドレイン間電圧であり、Ｖｇｓ２は補正した電圧である。なお、補正しない駆動トランジスタのソース・ドレイン間電圧Ｖｇｓ１が対象画素の画像データに対応し、補正した駆動トランジスタのソース・ドレイン間電圧Ｖｇｓ２が補正後の画像データに対応する。
[式１]
｛ｆ（ａ１（Ｖｇｓ１−ｂ１））＋ｆ（ａ１（Ｖｇｓ２−ｂ１））｝／２
＝ｆ（ａ（Ｖｇｓ１−ｂ））
【００３８】
ここで、ｆ（ｘ）＝ｘｃと表される場合、式１は、式２で表される。
[式２]
｛ａ１ｃ（Ｖｇｓ１−ｂ１）ｃ＋ａ１ｃ（Ｖｇｓ２−ｂ１）ｃ｝＝２ａｃ（Ｖｇｓ１−ｂ）ｃ
【００３９】
これより、式３が導かれる。
[式３]
Ｖｇｓ２  ＝｛２ａｃ（Ｖｇｓ１−ｂ）ｃ−ａ１ｃ（Ｖｇｓ１−ｂ１）ｃ｝１／ｃ／ａ１＋ｂ１
【００４０】
「ｍ=４の場合」
ある画素を４フレームに１度補正した場合、輝度の平均を標準的な画素の輝度と等しくするためには、式４が成り立つようなＶｇｓ２をパネルに入力すればよい。
[式４]
｛３ｆ（ａ１（Ｖｇｓ１−ｂ１））＋ｆ（ａ１（Ｖｇｓ２−ｂ１））｝／４
＝ｆ（ａ（Ｖｇｓ１−ｂ）
【００４１】
ここで、ｆ（ｘ）＝ｘｃ  と表される場合、式４は、式５で表される。
[式５]
｛３ａ１ｃ（Ｖｇｓ１−ｂ１）ｃ＋ａ１ｃ（Ｖｇｓ２−ｂ１）ｃ｝＝４ａｃ（Ｖｇｓ１−ｂ）ｃ
【００４２】
これより、式６が導かれる。
[式６]
Ｖｇｓ２  ＝｛４ａｃ（Ｖｇｓ１−ｂ）ｃ−３ａ１ｃ（Ｖｇｓ１−ｂ１）ｃ｝１／ｃ／ａ１＋ｂ１
【００４３】
これらの式に従ってｍフレームごとに画像データを補正することにより、輝度ムラを低減することができる。
【００４４】
すなわち、本実施形態において、補正演算部１２では、個々の画素についてｍフレームに１度だけ、画像データの補正を行う。そして、この補正は、ｍフレームにおける補正量の平均が通常の補正量に対応するようにしている。すなわち、ｍフレーム分の補正量を用いてｍフレームに１回補正を行うことで、ｍフレームの平均として必要な補正を行う。
【００４５】
例えば、１分間に６０フレームの表示が行われる場合、２フレームに１回程度の補正では、人間の目は平均的な輝度を認識し、ちらつきを感じることはほとんどない。そこで、本実施形態によれば、補正の頻度を減少して、補正の効果を十分得つつ、補正データの読み出し速度を低減することが可能となる。
【００４６】
「その他の実施例」
上述の式において、係数ｃは通常２から３の間の値をとり、[式３]及び[式６]を実現するハードウエアはかなり複雑となる。従って、補正値が比較的小さいとし、次のようにＴａｙｌｏｒ展開した式の一次の項まで計算して近似的な補正係数を求めて用い、回路を簡略化することもできる。ムラのレベルがそれほど大きくないときはこのようなラフな近似でもムラは大幅に改善できる。
【００４７】
「ｍ＝２の場合」
Ｖｇｓ２  ＝｛２ａ（Ｖｇｓ１−ｂ）−ａ１（Ｖｇｓ１−ｂ１）｝／ａ１＋ｂ１
＝  Ｖｇｓ１（２ａ−ａ１）／ａ１−２（ａｂ−ａ１ｂ１）／ａ１
この場合、図１０の回路構成で、
[式７]
ｏｆｆｓｅｔ＝２（ａｂ−ａ１ｂ１）／ａ１
[式８]
ｇａｉｎ＝１＋２（ａ／ａ１−１）
を用いて補正すればよい。
【００４８】
「ｍ＝４の場合」
Ｖｇｓ２＝｛４ａ（Ｖｇｓ１−ｂ）−３ａ１（Ｖｇｓ１−ｂ１）｝／ａ１＋ｂ１
＝  Ｖｇｓ１（４ａ−３ａ１）／a１−４（ａｂ−ａ１ｂ１）／ａ１
この場合、図１０の回路構成で、
[式９]
ｏｆｆｓｅｔ＝４（ａｂ−ａ１ｂ１）／ａ１
[式１０]
ｇａｉｎ＝１＋４（ａ／ａ１−１）
を用いて補正すればよい。
【００４９】
一般に、ｏｆｆｓｅｔ、ｇａｉｎは、
[式１１]
ｏｆｆｓｅｔ＝ｍ（ａｂ−ａ１ｂ１）／ａ１
[式１２]
ｇａｉｎ＝１＋ｍ（ａ／ａ１−１）
で求まる。
【００５０】
図１０には、ｍ＝４の場合で、補正データをフラッシュメモリ３０から直接読み出す場合のブロック図を示す。
【００５１】
このように、タイミング発生回路２８からのアドレス信号、および画素クロックｆｃの１／４の周波数のタイミング信号（ｆｃ／４）に応じて、フラッシュメモリ３０から、各画素の補正データ（ａ１，ｂ１）が出力される。補正演算部１２は、補正用ゲイン発生回路１２ａ、補正用オフセット発生回路１２ｂ、乗算器１２ｃ、加算器１２ｄからなっており、補正用ゲイン発生回路１２ａにおいて、ｇａｉｎが算出され、補正用オフセット発生回路１２ｂにおいて、ｏｆｆｓｅｔが算出される。そして、乗算器１２ｃにおいてｇａｉｎが乗算され、加算器１２ｄにおいてｏｆｆｓｅｔが加算され、補正演算がなされる。
【００５２】
ｍの値を大きくしていくと補正するフレームとそうでないフレームの輝度差が大きくなりフリッカが目立ってくる。特に、表示領域の広範囲にわたり緩やかに変化する輝度ムラがあると、画面内のある部分では画面全体の平均輝度から大きくずれた輝度のフレームを挿入する必要が出てくるのでフリッカが顕著に見えてしまう。
【００５３】
これを改善するため、フレームごとの輝度変化の差が画面上のどの位置においてもできるだけ小さくなるような演算処理を行う。
【００５４】
上記のｍ＝４の場合を例にとり説明する。図１１に示すように、表示領域を例えば４×４画素の小領域に分割する。これらの小領域の補正値の平均をＡｖ（ｐ，ｑ）としてメモリに記憶しておく。ここで、ｐ，ｑは小領域の位置を示す。また、その小領域内の画素の補正値ｙ（ｉ，ｊ）を求め、同様にメモリに記憶しておく。具体的にはオフセットとゲインに関して別々に以下のように演算を行う。
[式１３]
ｙ＿ｏｆｆｓｅｔ（ｉ，ｊ）＝ｏｆｆｓｅｔ（ｉ，ｊ）＋３｛ｏｆｆｓｅｔ（ｉ，ｊ）−Ａｖ＿ｏｆｆｓｅｔ（ｐ，ｑ）｝
[式１４]
ｙ＿ｇａｉｎ（ｉ，ｊ）＝ｇａｉｎ（ｉ，ｊ）＋３｛ｇａｉｎ（ｉ，ｊ）−Ａｖ＿ｇａｉｎ（ｐ，ｑ）｝
ここで、ｙ＿ｏｆｆｓｅｔ（ｉ，ｊ）、Ａｖ＿ｏｆｆｓｅｔ（ｐ，ｑ）はそれぞれ、座標（ｉ，ｊ）の画素のオフセットに関する補正値ｙと小領域の補正値の平均Ａｖで、ｇａｉｎ（ｉ，ｊ）、Ａｖ＿ｇａｉｎ（ｐ，ｑ）はそれぞれ座標（ｉ，ｊ）の画素のゲインに関する補正値ｙと小領域の補正値の平均Ａｖである。ｏｆｆｓｅｔ（ｉ，ｊ）及びｇａｉｎ（ｉ，ｊ）は、それぞれ、座標（ｉ，ｊ）の画素における式９、式１０でもとまるｏｆｆｓｅｔ、ｇａｉｎに相当する。
【００５５】
図１２に示すように、フレーム１ではy（ｉ，ｊ）、y（ｉ＋２，ｊ）、y（ｉ，ｊ＋２）、y（ｉ＋２，ｊ＋２）を、フレーム２ではy（ｉ＋１，ｊ）、y（ｉ＋３，ｊ）、y（ｉ＋１，ｊ＋２）、y（ｉ＋３，ｊ＋２）を、フレーム３ではy（ｉ，ｊ＋１）、y（ｉ＋２，ｊ＋１）、y（ｉ，ｊ＋３）、y（ｉ＋２，ｊ＋３）を、フレーム４ではy（ｉ＋１，ｊ＋１）、y（ｉ＋３，ｊ＋１）、y（ｉ＋１，ｊ＋３）、y（ｉ＋３，ｊ＋３）を補正値として用いる。各フレームにおいてその他の画素にはＡｖ（ｐ，ｑ）を用いる。
【００５６】
すなわち、表示画面上の広い範囲にわたる輝度ムラは、小領域ごとの平均値の補正データで毎フレーム補正される。そして、小領域内の画素間の輝度ムラのみ、４フレームごとに補正することになる。この場合、記憶する補正データの数は、全表示画素数をＮとすれば、Ａｖ（ｐ，ｑ）の分、Ｎ／１６だけ増加するが、増加分はもとのデータ量に比べてわずかである。
【００５７】
図１３はその構成例である。フラッシュメモリ３０−１は、各画素の補正データｙ（ｉ，ｊ）を記憶しており、フラッシュメモリ３０−２は、小領域の平均的な補正データＡｖ（ｐ，ｑ）を記憶している。そして、フラッシュメモリ３０−１，３０−２からの補正データが補正値発生ブロック１２ｅを介し、補正演算ブロック１２Ｒ，１２Ｇ，１２Ｂに供給される。
【００５８】
フラッシュメモリ３０−１からはｆｃ／４のクロックレートで補正データｙ（ｉ，ｊ）が図１４に示すダブルバッファ３２−１に読み込まれ、ダブルバッファ３２−１からは補正値ｙ（ｉ，ｊ）がｆｃ／２のクロックレートで補正値発生ブロック１２ｅに送られる。また、フラッシュメモリ３０−２からはｆｃ／１６のクロックレートで小領域の平均補正データＡｖ（ｐ，ｑ）が図１５に示すダブルバッファ３２−２に読み込まれ、ダブルバッファ３２−２からは補正値Ａｖ（ｐ，ｑ）がｆｃ／２のクロックレートで補正値発生ブロック１２ｅに送られる。補正値発生ブロック１２ｅでは、水平走査線に沿ってy（ｉ，ｊ）とＡｖ（ｐ，ｑ）を交互に補正演算ブロック１２Ｒ，１２Ｇ，１２Ｂに送る。図１６に、フレーム１の１ライン目を表示する際の図１３のａ〜ｅ点におけるデータのタイミング関係を示す。
【００５９】
水平ラインｊの先頭の画素から水平ライン（ｊ＋１）の最後の画素までを表示する２水平走査期間に、水平ライン（ｊ＋２）のラインの補正データｙ（ｉ，ｊ）がフラッシュメモリ３０−１からダブルバッファ３２−１内のバッファＢ１２へｆｃ／４のクロックレートで読み込まれる。図１６におけるｄで示されたポイントに該当し、この例では、ｊ＝１であり、１，２ライン目の２水平走査期間において、３ライン目の画素の補正値ｙ（１，３），ｙ（３，３），ｙ（５，３），ｙ（７，３）・・・が順に１つおきに読み出され、バッファＢ１２に書き込まれる。
【００６０】
一方、バッファＢ１１には、水平ライン（ｊ−２），（ｊ−１）の表示の際に書き込まれた、ｙ（１，１），ｙ（３，１），ｙ（５，１），ｙ（７，１），ｙ（９，１）・・・ｙ（I，１）が書き込まれており、水平ラインｊおよび水平ライン（ｊ＋１）の表示時には、このバッファＢ１１に記憶されている補正値がy（１，１）から順にｆｃ／２のクロックレートでバッファＢ１１より補正値発生ブロック１２ｅに送られる。このとき、バッファＢ１１のデータはラインｊのみに使用され、ライン（ｊ＋１）には使用されない。
【００６１】
次の（ｊ＋２）と（ｊ＋３）のラインを表示する際は、Ｒ／Ｗ信号が切り替わり、バッファＢ１１が書き込み、バッファＢ１２が読み出しのモードとなり、同時に、ＳＷ１１とＳＷ１２がそれぞれ切り替わる。同様にして、それ以降も２水平ラインごとにＲ／Ｗ信号が切り替わり、各バッファＢ１１，Ｂ１２は書き込みと読み出しが繰り返される。
【００６２】
一方、水平ラインｊの先頭の画素から水平ライン（ｊ＋３）の最後の画素までを表示する４水平走査期間に、水平ライン（ｊ＋４）から水平ライン（ｊ＋７）までに含まれる小領域の平均補正データ、すなわちＡｖ（１，ｑ＋１），Ａｖ（２，ｑ＋１），・・・Ａｖ（Ｐ，ｑ＋１）がフラッシュメモリ３０−２から読み出され、ダブルバッファ３２−２内のバッファＢ２２へ、ｆｃ／１６のクロックレートで書き込まれる。ここで、この例ではｑ＝１であり、Ａｖ（１，１），Ａｖ（２，１），Ａｖ（３，１）が読み出される。なお、Ｐは水平方向の小領域数である。
【００６３】
また、この水平ラインｊから水平ライン（ｊ＋３）の表示時は、バッファＢ２１内にすでに書き込まれているＡｖ（１，ｑ）からＡｖ（Ｐ，ｑ）のデータがｆｃ／４のクロックレートで補正値発生ブロック１２ｅに送られる。すなわち、バッファＢ２１のデータが４ラインにわたり繰り返し使用される。次の（ｊ＋４）から（ｊ＋７）のラインを表示する際は、Ｒ／Ｗ信号が切り替わり、バッファＢ２１が書き込み、バッファＢ２２が読み出しのモードとなり、同時に、ＳＷ２１とＳＷ２２がそれぞれ切り替わる。同様にして、それ以降も４水平ラインごとにＲ／Ｗ信号が切り替わり、各バッファＢ２１，Ｂ２２は書き込みと読み出しが繰り返される。
【００６４】
この例では、フラッシュメモリを２つ使用しているが、１つのフラッシュメモリにＡｖとｙを記憶し、メモリの個数を減らすことも可能である。この場合は、メモリのビット幅を同じとした場合にはデータ量が増える分、読み出しクロック周波数を上げる必要がある。上述した例では、ｙを４回読み出すごとに、Ａｖを１回読み出す必要があるので、読み出しクロック周波数は、最小でも５ｆｃ／１６となる。
【００６５】
ここで述べた小領域は各水平ライン、または水平ライン上の複数画素でもよい。この場合は、ラインバッファが必要でなくなり、回路が簡単化できるという利点がある。
【００６６】
また、表示領域をｎ（ｎは２以上の整数）画素単位の小領域に分割し、それらｎ画素の補正データの平均値Ａｖと、前記ｎ画素の補正データの平均値Ａｖと小領域内の各画素の補正値ｙとの演算により導かれるｚをそれぞれ記憶するメモリを備えることも好適である。例えば、平均値Ａｖと各画素の補正値ｙの差分を各画素のデータｚとすることで、保存するデータの値を小さくすることができる。そして、読み出したｚについて、Ａｖを利用して逆演算（例えば加算）を行うことで各画素のｙを算出して、補正に利用することができる。
【符号の説明】
【００６７】
１０  γルックアップテーブル、１２  補正演算部、１４  表示パネル、１６  ソースドライバ、１８  ゲートドライバ、２０  タイミング信号発生部、２４  不揮発性メモリ、２６  補正データ転送回路、２８  タイミング発生回路、３０  フラッシュメモリ、３２  ダブルバッファ。
【図１】
2010256504.tif 000003
【図２】
2010256504.tif 000004
【図３】
2010256504.tif 000005
【図４】
2010256504.tif 000006
【図５】
2010256504.tif 000007
【図６】
2010256504.tif 000008
【図７】
2010256504.tif 000009
【図８】
2010256504.tif 000010
【図９】
2010256504.tif 000011
【図１０】
2010256504.tif 000012
【図１１】
2010256504.tif 000013
【図１２】
2010256504.tif 000014
【図１３】
2010256504.tif 000015
【図１４】
2010256504.tif 000016
【図１５】
2010256504.tif 000017
【図１６】
2010256504.tif 000018