(57)【要約】【課題】製造後であっても、電源スイッチの特性を変更できるようにする。【解決手段】本発明に係る半導体集積回路１は、複数の電源線２，３間の接続を切り換える複数の電源スイッチ５を有する半導体集積回路１であって、前記電源スイッチ５の少なくとも１つは、複数の前記電源線２，３間に接続されたトランジスタ４０と、設定値を保持する設定値保持部４２と、前記設定値に基づいて、前記トランジスタ４０の接続状態を切り換える接続制御信号を、複数の制御信号の中から選択する選択部４１とを有する。【選択図】  図１
2010118368.tif 000002
【特許請求の範囲】
【請求項１】
複数の電源線間の接続を切り換える複数の電源スイッチを有する半導体集積回路であって、
前記電源スイッチの少なくとも１つは、
複数の前記電源線間に接続されたトランジスタと、
設定値を保持する設定値保持部と、
前記設定値に基づいて、前記トランジスタの接続状態を切り換える接続制御信号を、複数の制御信号の中から選択する選択部とを有する
半導体集積回路。
【請求項２】
前記電源スイッチを複数備え、
前記電源スイッチそれぞれの前記選択部には、第１及び第２の制御信号が入力され、
前記電源スイッチのそれぞれは、前記設定値保持部が保持する設定値に基づいて、前記第１又は第２の制御信号のどちらか一方を、前記トランジスタの制御信号とする
請求項１に記載の半導体集積回路。
【請求項３】
前記設定値保持部は、フリップフロップを含み、
前記選択部は、マルチプレクサを含む
請求項２に記載の半導体集積回路。
【請求項４】
前記各フリップフロップに対応する前記設定値を記憶する設定値記憶手段を有する
請求項３に記載の半導体集積回路。
【請求項５】
前記フリップフロップは、他の前記電源スイッチが有するフリップフロップとでシフトレジスタを構成する
請求項３又は４に記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の電源線間の接続を切り換える電源スイッチを有する半導体集積回路に関し、特に電源スイッチの投入時に発生するラッシュカレントを防止するための技術に関するものである。
【背景技術】
【０００２】
近年、半導体集積回路の微細化が進み、リーク電流の回路に及ぼす影響が以前にも増して大きくなっている。特許文献１において、このリーク電流を削減することを目的とする構成が開示されている。この構成は、回路内に配設された電源線間に電源スイッチを設け、電源線に接続された回路への電気供給を適宜遮断できるものである。トランジスタを含む回路への電気供給がある限り、リーク電流が完全になくなることはないが、このように回路（トランジスタ）への電気供給を遮断することにより、リーク電流の防止を図ることができる。
【０００３】
しかしながら、上述のような電源スイッチをＯＦＦからＯＮに切り換えた時、回路内にラッシュカレント（突電流）が生ずる場合がある。このラッシュカレントは、デバイスの損傷、接点の溶融等、様々な悪影響を及ぼす可能性を有するものである。特許文献２において、このようなラッシュカレントを防止することを目的とする構成が開示されている。この構成は、基板上に区分けされたエリア毎に設置された電源スイッチをＯＮにするタイミングをずらし、回路全体における電流量が段階的に増加するようにすることにより、ラッシュカレントの抑制を図るものである。
【特許文献１】特開２００８−６６７４０号公報
【特許文献２】ＵＳ２００７／０１０３２０２Ａ１
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記特許文献２に開示されるような回路を製造する際には、事前にシミュレーションを行い、その結果に基づいて、前記電源スイッチの配置、配線等が行われる。即ち、基板上において、必要な電流量が多いエリア、必要な電流量が少ないエリア、又常時接続が必要なエリア等を予め予測し、電流量の少ないエリアから多いエリアへと段階的に電源がＯＮとなるように、トランジスタの選択、回路の論理構成、配線等を行う。しかしながら、シミュレーションによる予測値と製造品の実測値との間には、誤差が生ずることが少なくない。そのため、製造後にプリント配線等の変更が必要となる場合がある。
【課題を解決するための手段】
【０００５】
上記課題の解決を図る本発明は、複数の電源線間の接続を切り換える複数の電源スイッチを有する半導体集積回路であって、前記電源スイッチの少なくとも１つは、複数の前記電源線間に接続されたトランジスタと、設定値を保持する設定値保持部と、前記設定値に基づいて、前記トランジスタの接続状態を切り換える接続制御信号を、複数の制御信号の中から選択する選択部とを有するものである。
【０００６】
この構成によれば、前記設定値保持部により保持される設定値に基づいて、前記トランジスタの接続状態を切り換える前記接続制御信号が、前記選択部により決定される。従って、前記設定値保持部に保持される設定値を変更することにより、前記接続制御信号を変更することができる。これにより、半導体集積回路の製造後であっても、前記電源スイッチの特性を変更することが可能となる。
【発明の効果】
【０００７】
本発明によれば、半導体集積回路の製造後であっても、電源スイッチの特性を変更することができる。これにより、シミュレーション等による予測値と実測値との間に誤差があった場合でも、トランジスタの交換やプリント配線の変更等を行うことなく、確実にラッシュカレントを防止することができる。また、ユーザ毎、又は半導体集積回路の用途毎に、電源スイッチの設定を変更することが可能となる。
【発明を実施するための最良の形態】
【０００８】
発明の実施の形態１．
以下に、本発明の実施の形態を、添付した図面を参照して説明する。図１は、本実施の形態に係る半導体集積回路１の構成の一部を示すブロック図である。この半導体集積回路１は、第１の電源線２、第２の電源線３、電源スイッチ５、信号生成部６、メモリ７を有する。
【０００９】
前記第１の電源線２は、所定の電源装置に接続され、稼働時には常時電源電圧（ＶＤＤ）を供給する状態となる。前記第２の電源線３は、前記電源スイッチ５がＯＮ状態になることにより、ＶＤＤを供給できる状態となる。
【００１０】
図２において、前記第１及び第２の電源線２，３、前記電源スイッチ５、第３の電源線４、及び機能回路８の接続関係が模式的に示されている。前記第３の電源線４は、ＧＮＤ等と接続する。前記機能回路８は、各種の機能を提供する任意の回路である。前記電源スイッチ５は、前記第１の電源線２と前記第２の電源線３とに接続される。前記機能回路８は、前記第２の電源線３と前記第３の電源線４とに接続される。前記電源スイッチ５がＯＮ状態となることにより、前記第１の電源線２のＶＤＤが、前記第２の電源線３を介して前記機能回路８に供給される。
【００１１】
前記電源スイッチ５（図１参照）は、電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）４０、マルチプレクサ４１、フリップフロップ４２を有して構成される。
【００１２】
前記ＦＥＴ４０のソースは前記第１の電源線２に接続し、そのドレインは前記第２の電源線３に接続する。また、前記ＦＥＴ４０のゲートには、前記マルチプレクサ４１から出力される接続制御信号（ゲート電圧）が入力される。
【００１３】
前記マルチプレクサ４１には、２つの接続制御信号が入力され、前記フリップフロップ４２の出力端子Ｑから出力される選択制御信号に基づいて、前記２つの接続制御信号から１つを選択して出力する。
【００１４】
前記フリップフロップ４２は、データ端子Ｄ、クロック端子Ｃ、リセット端子Ｒ、及び前記出力端子Ｑを有する。このフリップフロップ４２は、前記データ端子Ｄに入力される入力信号と、それより前に入力された信号である内部信号との関係に基づいて、前記出力端子Ｑから前記選択制御信号を出力する。
【００１５】
また、前記フリップフロップ４２は、前記出力端子Ｑからの出力信号が、他のフリップフロップ４２の前記データ端子Ｄへと入力されるように、数珠繋ぎ状に接続され、各フリップフロップ４２によりシフトレジスタが構成されている。即ち、本実施の形態に係る各フリップフロップ４２は、図中左下の電源スイッチ５−１３のフリップフロップ４２を先頭に、電源スイッチ５−２３→５−３３→５−１２→５−２２→５−３２→５−１１→５−２１→５−３１の順に接続されている。
【００１６】
前記信号生成部６は、前記各電源スイッチ５の制御特性を設定するための各種信号を生成する回路であり、リセット端子５１、第１の接続制御信号出力端子５２、第２の接続制御信号出力端子５３、第３の接続制御信号出力端子５４、セット端子５５、ＦＦ設定用マルチプレクサ５６、モード端子５７、データシフト端子５８を有する。
【００１７】
前記リセット端子５１は、前記フリップフロップ４２の内部信号をリセットするためのリセット信号を出力する。
【００１８】
前記第１〜第３の接続制御信号出力端子５２，５３，５４は、前記ＦＥＴ４０の接続状態を制御する前記接続制御信号（ゲート電圧）を出力するものである。これら第１〜第３の接続制御信号出力端子５２，５３，５４は、それぞれ異なる接続制御信号を出力する。
【００１９】
このように、本実施の形態においては、前記第１〜第３の接続制御信号出力端子５２，５３，５４により、３種類の前記接続制御信号（ＣＴＲＬ０，ＣＴＲＬ１，ＣＴＲＬ２）が生成される。そして、前記マルチプレクサ４１には、これら３種から選ばれた２つ（同一となる場合も含む）の前記接続制御信号が入力され、どの接続制御信号が入力されるかは、それぞれ前記電源スイッチ５により異なっている。本実施の形態においては、左列の前記電源スイッチ５−１１，５−１２，５−１３の前記マルチプレクサ４１には、接続制御信号ＣＴＲＬ０と接続制御信号ＣＴＲＬ１とが入力される。中央列の前記電源スイッチ５−２１，５−２２，５−２３の前記マルチプレクサ４１には、接続制御信号ＣＴＲＬ１と、前記左列の電源スイッチ５−１１，５−１２，５−１３のマルチプレクサ４１から出力された接続制御信号（ＣＴＲＬ０又は１）とが入力される。右列の前記電源スイッチ５−３１，５−３２，５−３３の前記マルチプレクサ４１には、接続制御信号ＣＴＲＬ２と、前記中央列の電源スイッチ５−２１，５−２２，５−２３のマルチプレクサ４１から出力された接続制御信号（ＣＴＲＬ０又は１）とが入力される。
【００２０】
前記セット端子５５は、前記フリップフロップ４２のデータ端子Ｄに入力するための信号を出力する。
【００２１】
前記ＦＦ設定用マルチプレクサ５６は、前記セット端子５５から出力された信号と、前記メモリに記憶された信号とから、どちらか一方を選択して出力する。この選択は、前記モード端子５７から出力されるモード信号に基づいて行われる。前記ＦＦ設定用マルチプレクサ５６から出力された信号は、前記フリップフロップ４２のデータ端子Ｄに入力され、前記内部信号又は前記入力信号となる。
【００２２】
この構成により、前記モード信号を切り換えることにより、前記フリップフロップ４２の内部信号として設定する値を、前記メモリ７から読み出した値にするか、前記セット端子５５から新たに与えられた信号にするかを選択することができる。
【００２３】
前記データシフト端子５８は、前記フリップフロップ４２のクロック端子Ｃに入力されるクロック信号を出力する。このクロック信号は、前記フリップフロップ４２の設定値（起動時の内部信号）を、後段に接続されたフリップフロップ４２に伝播させる同期信号として用いられる。即ち、前記クロック信号のパルスエッジに同期して、前記電源スイッチ５−１３のデータ端子Ｄに信号が入力されると共に、この電源スイッチ５−１３の出力端子Ｑから出力された信号が前記電源スイッチ５−２３のデータ端子Ｄに入力される。以下同様に、前記電源スイッチ５−２３→５−３３→５−１２→５−２２→５−３２→５−１１→５−２１→５−３１の順で信号が伝播される。前記先頭の電源スイッチ５−１３のデータ端子Ｄに入力される信号は、前記メモリ７に記憶された信号か、又は前記セット端子５５から出力された信号である。
【００２４】
図３は、前記各電源スイッチ５の設定状態の一例を示している。この例においては、前記電源スイッチ５−１１，５−１２，５−１３のトランジスタ４０には、第１の接続制御信号ＣＴＲＬ０が入力される。前記電源スイッチ５−２１，５−２２，５−２３のトランジスタ４０には、第２の接続制御信号ＣＴＲＬ１が入力される。前記電源スイッチ５−３１，５−３２，５−３３のトランジスタ４０には、第３の接続制御信号ＣＴＲＬ２が入力される。
【００２５】
図４は、上記図３に示す例に係る各電源スイッチ５のタイミングチャートを示している。このタイミングチャートが示すように、前記第１の接続制御信号ＣＴＲＬ０が出力されると、前記電源スイッチ５−１１，５−１２，５−１３がＯＮとなる。また、前記第２の接続制御信号ＣＴＲＬ１が出力されると、前記電源スイッチ５−２１，５−２２，５−２３がＯＮとなる。更に、前記第３の接続制御信号ＣＴＲＬ２が出力されると、前記電源スイッチ５−３１，５−３２，５−３３がＯＮとなる。そして、この例では、前記各接続制御信号ＣＴＲＬ０，１，２は、ＣＴＲＬ０、ＣＴＲＬ１、ＣＴＲＬ２の順に、時間的に速い立ち上がりエッジを有している。従って、前記電源スイッチ５−１１，５−１２，５−１３の群→前記電源スイッチ５−２１，５−２２，５−２３の群→前記電源スイッチ５−３１，５−３２，５−３３の群の順に、接続がＯＮとなる。
【００２６】
そして、早いタイミングでＯＮとなる前記電源スイッチ５−１１，５−１２，５−１３の群に、必要電流量が少ない前記機能回路８（図２参照）を接続し、これらより遅いタイミングでＯＮとなる前記電源スイッチ５−２１，５−２２，５−２３の群、及び５−３１，５−３２，５−３３の群に、順次より必要電流量が多い前記機能回路８を接続する。これにより、図５に示すように、前記電源スイッチ５−１１，５−１２，５−１３、前記電源スイッチ５−２１，５−２２，５−２３、前記電源スイッチ５−３１，５−３２，５−３３が順次ＯＮとなるに伴い、前記半導体集積回路１全体としての電流量が段階的に増加するので、ラッシュカレントが生じない。
【００２７】
図６は、前記各電源スイッチ５の設定状態の他の例を示している。この例においては、前記電源スイッチ５−１１，５−１２，５−１３，５−２２，５−２３，５−３３のトランジスタ４０には、第１の接続制御信号ＣＴＲＬ０が入力される。前記電源スイッチ５−２１，５−３１のトランジスタ４０には、第２の接続制御信号ＣＴＲＬ１が入力される。前記電源スイッチ５−３２のトランジスタ４０には、第３の接続制御信号ＣＴＲＬ２が入力される。
【００２８】
図７は、上記図６に示す例に係る各電源スイッチ５のタイミングチャートを示している。このタイミングチャートが示すように、前記第１の接続制御信号ＣＴＲＬ０が出力されると、前記電源スイッチ５−１１，５−１２，５−１３，５−２２，５−２３，５−３３がＯＮとなる。また、前記第２の接続制御信号ＣＴＲＬ１が出力されると、前記電源スイッチ５−２１，５−３１がＯＮとなる。更に、前記第３の接続制御信号ＣＴＲＬ２が出力されると、前記電源スイッチ５−３３がＯＮとなる。これにより、前記電源スイッチ５−１１，５−１２，５−１３，５−２２，５−２３，５−３３の群→前記電源スイッチ５−２１，５−３１の群→前記電源スイッチ５−３２の順に、接続がＯＮとなる。
【００２９】
そして、早いタイミングでＯＮとなる前記電源スイッチ５−１１，５−１２，５−１３，５−２２，５−２３，５−３３の群に、必要電流量が少ない前記機能回路８を接続し、これらより遅いタイミングでＯＮとなる前記電源スイッチ５−２１，５−３１の群、及び５−３２に、順次より必要電流量が多い前記機能回路８を接続する。これにより、図８に示すように、前記電源スイッチ５−１１，５−１２，５−１３，５−２２，５−２３，５−３３、前記電源スイッチ５−２１，５−３１、前記電源スイッチ５−３２が順次ＯＮとなるに伴い、前記半導体集積回路１全体としての電流量が段階的に増加するので、ラッシュカレントが生じない。
【００３０】
上記のように、本発明に係る半導体集積回路１においては、前記各電源スイッチ５の設定を任意に変更することができる。本実施の形態においては、前記フリップフロップ４２の出力端子Ｑから出力される前記選択制御信号を変更することにより、前記マルチプレクサ４１の出力信号、即ち前記トランジスタ４０のＯＮ／ＯＦＦ状態を切り換える前記接続制御信号ＣＴＲＬ０，１，２を変更することができる。
【００３１】
前記フリップフロップ４２から出力される前記選択制御信号は、前記フリップフロップ４２の内部信号及び入力信号により決定される。起動時に前記フリップフロップ４２のデータ端子Ｄに入力される信号により、最初の内部信号が設定される。このデータ端子Ｄに入力される信号は、図１、図３、又は図６に示すように、前記メモリ７から読み出された信号、又は前記セット端子５５から出力された信号である。これら両信号からの選択は、前記ＦＦ設定用マルチプレクサ５６により、前記モード端子５７からのモード信号に基づいて行われる。通常の起動時においては、前記メモリ７から読み出された信号が前記フリップフロップ４２に入力される。そして、設定変更時には、ユーザや他の制御回路による設定結果に応じて出力される前記セット端子５５からの出力信号が、前記フリップフロップ４２に入力される。
【００３２】
図９は、前記電源スイッチ５（前記フリップフロップ４２）を設定する際の信号の流れを模式的に示す図である。本実施の形態においては、上述したように、前記各電源スイッチ５のフリップフロップ４２が、数珠繋ぎ状に接続され、各フリップフロップ４２によりシフトレジスタが構成されている。即ち、前記電源スイッチ５−１３→５−２３→５−３３→５−３２→５−２２→５−１２→５−１１→５−２１→５−３１の順に接続されている。また、前記先頭の電源スイッチ５−１３（のフリップフロップ４２）は、前記メモリ７に記憶された信号及び前記セット端子５８から出力された信号のどちらかを出力する前記ＦＦ設定用マルチプレクサ５６と接続し、前記最後の電源スイッチ５−３１（のフリップフロップ４２）は、前記メモリ７に接続している。
【００３３】
そして、起動時又は設定変更時には、図中実線の矢印Ａで示すように、前記ＦＦ設定用マルチプレクサ５６から出力された信号が、前記クロック信号に同期して、それぞれ対応する前記電源スイッチ５のフリップフロップ４２に順次入力される。また、前記各電源スイッチ５のフリップフロップ４２に保持された内部信号は、図中破線の矢印Ｂで示すように、前記メモリ７に記憶可能となっている。即ち、前記各フリップフロップ４２に保持された内部信号は、前記クロック信号に同期して、順次後段のフリップフロップ４２へと伝播され、最終的に全ての内部信号が、対応するフリップフロップ４２（前記電源スイッチ５−１３，５−２３，・・）と関連付けられた情報として、前記メモリ７に記憶される。これにより、変更された設定を前記メモリ７に記憶することができ、次回起動させた際に、この変更された設定が自動的に適用されるようにすることが可能となる。
【００３４】
上記構成により、前記半導体集積回路１の製造後であっても、前記各電源スイッチ５の特性を変更することが可能となる。これにより、シミュレーション等による予測値と、製造品の実測値との間に誤差があった場合でも、トランジスタ４０の交換やプリント配線の変更等を行うことなく、ラッシュカレントを防止できるように調整することができる。また、ユーザ毎、又は半導体集積回路１の用途毎に、前記各電源スイッチ５の設定を変更することが可能となる。
【図面の簡単な説明】
【００３５】
【図１】図１は、本発明の実施の形態に係る半導体集積回路の構成の一部を示す図である。
【図２】図２は、本実施の形態に係る半導体集積回路の電源線、電源スイッチ、及び機能回路の接続状態を模式的に示す図である。
【図３】図３は、本実施の形態に係る半導体集積回路の電源スイッチの設定状態の一例を示す図である。
【図４】図４は、図３に示す例における各電源スイッチのタイミングチャートを示す図である。
【図５】図５は、図３に示す例に係る半導体集積回路における時間経過と電流量との関係を示すグラフである。
【図６】図６は、本実施の形態に係る半導体集積回路の電源スイッチの設定状態の他の例を示す図である。
【図７】図７は、図６に示す例における各電源スイッチのタイミングチャートを示す図である。
【図８】図８は、図６に示す例に係る半導体集積回路における時間経過と電流量との関係を示すグラフである。
【図９】図９は、本実施の形態において電源スイッチ（フリップフロップ）を設定する際の信号の流れを模式的に示す図である。
【符号の説明】
【００３６】
１  半導体集積回路
２  第１の電源線
３  第２の電源線
４  第３の電源線
５  電源スイッチ
６  信号生成回路
７  メモリ
４０  トランジスタ（ＦＥＴ）
４１  マルチプレクサ
４２  フリップフロップ
５１  リセット端子
５２  第１の接続制御信号出力端子
５３  第２の接続制御信号出力端子
５４  第３の接続制御信号出力端子
５５  セット端子
５６  ＦＦ設定用マルチプレクサ
５７  モード端子
５８  データシフト端子
【図１】
2010118368.tif 000003
【図２】
2010118368.tif 000004
【図３】
2010118368.tif 000005
【図４】
2010118368.tif 000006
【図５】
2010118368.tif 000007
【図６】
2010118368.tif 000008
【図７】
2010118368.tif 000009
【図８】
2010118368.tif 000010
【図９】
2010118368.tif 000011