(57)【要約】【課題】  非動作時のリーク電流による消費電力を低減させる。【解決手段】  複数の回路ブロックを有し、電源配線によって各ブロックに電源が供給されている半導体装置において、ブロック間電源配線によって供給された電力は、各ブロックに設けられた電力制御回路介して、ブロック内電源配線によって例えばブロック内に供給され、各ブロックに設けられた電力制御回路が、夫々のブロックの動作・非動作に応じて中央制御回路から送信される制御信号によって、そのブロックの非動作時に、供給するブロック内の電源電圧を低下させる。【効果】  リーク電流による消費電力は、電源電圧に比例する。従って回路の非動作時に電源電圧を下げることによって、リーク電流が減少し消費電力を低減させることができる。【選択図】        図４
2010118671.tif 000002
【特許請求の範囲】
【請求項１】
複数の回路ブロックを有し、ブロック間電源配線によって各ブロックに電源電圧が供給されている半導体装置において、
前記半導体装置は１つまたは複数の電力制御回路と、前記電力制御回路を制御する中央制御回路を備え、
前記電力制御回路は、前記ブロック間電源配線によって供給される電源電圧を中継して前記回路ブロックへ供給し、
前記電力制御回路は前記中央制御回路から送信される制御信号によって前記ブロック内に供給する電源電圧を変化させ、
前記回路ブロックは入力部にレベルシフト回路と、出力部にリーク遮断回路を備えることを特徴とする半導体装置。
【請求項２】
前記複数の回路ブロックの中で、前記回路ブロックのうちリーク電流の大きな回路ブロックに前記電力制御回路が設けられていることを特徴とする請求項１記載の半導体装置。
【請求項３】
一つの前記電力制御回路で前記複数の回路ブロックのうち２以上の回路ブロックに電源電圧を供給することを特徴とする請求項１記載の半導体装置。
【請求項４】
前記複数の電力制御回路は第１電力制御回路と第２電力制御回路を含み、
前記第１電力制御回路が供給するブロック内電源電圧と前記第２電力制御回路が供給するブロック内電源電圧が異なっていることを特徴とする請求項１記載の半導体装置。
【請求項５】
前記電力制御回路が供給するブロック内電源電圧が接地電位を含むことを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記ブロック間電源配線が、前記回路ブロックが形成される半導体基板上の縦方向および横方向に形成されていることを特徴とする請求項１記載の半導体装置。
【請求項７】
前記ブロック内電源電圧はブロック内電源配線によりブロック内に供給され、
前記ブロック内電源配線はブロック内の縦方向および横方向に形成されていることを特徴とする請求項１記載の半導体装置。
【請求項８】
前記リーク遮断回路は前記中央制御回路から送信される制御信号によってリーク遮断動作を行うことを特徴とする請求項１記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、複数の機能ブロックに電源を供給する半導体装置に適用して有効な技術に関するものである。
【背景技術】
【０００２】
半導体装置では、微細化の進展による集積度の向上につれて、半導体装置が実装される電子装置の構成の簡略化、或いは性能向上等を目的として、異なる機能を有する複数の回路が１チップに搭載されている。搭載された複数の機能ブロックには、各ブロック毎に電源配線によって電源が供給されている。
【０００３】
また、半導体装置ではより高度な処理を行なうために高速化が求められ、こうした高速化によって消費電力が上昇する。このような消費電力の増加によって、半導体装置の発熱量が増加し安定した動作の障害となる、或いは消費電力の増加によって携帯用の機器の使用可能時間が短くなる等の問題が生じる。このため、半導体装置の消費電力の低減が求められ、例えば非動作ブロックのクロックを停止することにより、回路を非動作状態とし、消費電力を低減する方法が採用されている。また、クロック周波数を変えることによって消費電力を低減する技術が、特開平６‐８５６６６号公報に開示されている。
また、トランジスタの微細化によってトランジスタの耐圧が低下し、トランジスタの動作電圧を下げざるを得ないが、トランジスタの動作電圧を下げた場合には電流駆動能力が低下するので、速度が劣化する。動作速度を損なわずに低電圧動作をさせるために、ＭＩＳトランジスタの高速化手法として、トランジスタのしきい値電圧Ｖｔｈを低減させることによって電流駆動力を向上させて、遅延時間を短縮する手法が採用されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６‐８５６６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、しきい値電圧Ｖｔｈを低減させることによって、サブスレッショルド電流が問題となってくる。リーク電流が増加し、このリーク電流はクロックの動作を停止しても流れるため、このリーク電流によるにかかわらず電力を相補型のＣＭＩＳ回路でも貫通電流が流れ、無視することができなくなる。
【０００６】
即ち、しきい値電圧を下げることによって電源リーク電流が増大し、非動作時の消費電力も無視できなくなる。この電源リーク電流はクロック停止による非動作時の回路動作停止では対処できず、非動作時の電源リーク電流による消費電力を削減することができない。
【０００７】
本発明の課題は、半導体装置に内蔵された回路の非動作時のリーク電流による消費電力を低減させ、低電力化と高速化を両立させることが可能な技術を提供することにある。
【０００８】
本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【課題を解決するための手段】
【０００９】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
【００１０】
複数の回路ブロックを有し、電源配線によって各ブロックに電源が供給されている半導体装置において、ブロック間電源配線によって供給された電力は、各ブロックに設けられた電力制御回路介して、ブロック内電源配線によって例えばブロック内に供給され、各ブロックに設けられた電力制御回路が、夫々のブロックの動作・非動作に応じて中央制御回路から送信される制御信号によって、そのブロックの非動作時に、供給するブロック内の電源電圧を低下させる。
【００１１】
サブスレッショルド領域におけるドレイン電流はＶｄｓには殆ど無関係で、ゲート電圧Ｖｇｓとしきい値との差の指数関数で変化する。
【００１２】
トランジスタのサブスレッショルド特性について、ドレイン‐ソース間電圧Ｖｄｓ、ゲート‐ソース間電圧Ｖｇｓ、温度Ｔ、定数ｋ、電荷ｑとすると、流れる電流Ｉは、
Ｉ∝（１−ｅｘｐ（−ｑＶｄｓ／ｋＴ））×ｅｘｐ（ｑＶｇｓ／ｋＴ）
と表され、電源電圧を低下させるとＶｄｓが小さくなることに対応して、現在通常用いられている１ｖ〜３ｖの低い電源電圧では、電流は略一定となり、リーク電流による消費電力は、電源電圧に比例する。従って回路の非動作時に電源電圧を下げることによって、リーク電流が減少し消費電力を低減させることができる。
【発明の効果】
【００１３】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
（１）本発明によれば、電力制御回路によって非作動時のブロックの電源電位を低下させることができるという効果がある。
（２）本発明によれば、上記効果（１）により、リーク電流を低減させることが可能となるという効果がある。
（３）本発明によれば、ブロックの入力部にレベルシフト回路を設けることにより、異電位電源ブロック間信号転送を問題なく行なうことができるという効果がある。
（４）本発明によれば、ブロックの出力部にリーク電流遮断回路を設けることにより、異電位電源ブロック間信号転送を問題なく行なうことができるという効果がある。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施の形態である半導体装置を構成する各回路ブロックの配置を例示する概略平面図である。
【図２】本発明の一実施の形態である半導体装置のブロック間電源配線を例示する概略平面図である。
【図３】本発明の一実施の形態である半導体装置のブロック内電源配線を例示する概要図である。
【図４】本発明の一実施の形態である半導体装置の電力供給を説明する図である。
【図５】従来の半導体装置の動作状態を説明する図である。
【図６】本発明の一実施の形態である半導体装置の動作状態を説明する図である。
【図７】本発明の一実施の形態である半導体装置の動作状態を説明する図である。
【図８】本発明の一実施の形態である半導体装置のリーク電流遮断回路の真理値を表示する図である。
【図９】本発明の一実施の形態である半導体装置の入出力特性を示すグラフである。
【図１０】本発明の一実施の形態である半導体装置の入出力特性を示すグラフである。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態を説明する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図１は、本発明の一実施の形態である半導体装置を構成する各種機能を備えた回路ブロックの配置を例示する概略平面図である。なお図１中に示された各回路ブロックは、通常のものと同様に、ＦＥＴ等の能動素子と抵抗等の受動素子とを配線によって接続し所定の回路を構成したものである。同一チップ内に複数の回路ブロック１と１つの中央制御回路２とが設けられ、中央制御回路２からの制御信号を受ける電力制御回路３が各回路ブロック１に夫々設けられている。
【００１６】
図２はブロック間電源配線４を例示する概略平面図であり、ブロック間電源配線４は、チップ全域にわたって縦方向及び横方向に拡がり、各ブロック１（破線図示）の電力制御回路３に接続されている。
図３はブロック内電源配線を例示する概要図であり、ブロック内電源配線５は、ブロック全域にわたって縦方向及び横方向に拡がり、夫々のブロック１毎に分離されており、ブロック間電源配線４とも分離され、各ブロック１の電力制御回路３から電位制御された電位が供給される。
【００１７】
即ち、図４に示すように、ブロック間電源配線４によって供給された電力は、各ブロック１に設けられた電力制御回路３を介して、ブロック内電源配線５によって例えばブロック内ゲート回路等に供給され、各ブロック１に設けられた電力制御回路３が、夫々のブロックの動作・非動作に応じて中央制御回路２から送信される制御信号によって、そのブロックの非動作時には、供給するブロック内の電源電圧を降圧回路によって例えば作動時電位の１／２程度の待機電位に低下させる構成となっている。待機電位としては夫々の回路の機能によって異なる電位とすることも可能であり、例えばフリップフロップ等の回路状態を非動作時にも維持する必要がある場合には状態を維持するのに必要な電位とし、非動作時には全く機能しない回路では電位を接地電位としてもよい。
【００１８】
しかしながら単に電源電位を下げた場合には、図５に示すように、図中左側の送信ブロックの論理回路からの信号Ｄ１によって、出力部から送信信号Ｄ２がハイの状態で図中右側の受信ブロックの入力部に送られている場合に、
送信ブロックを非動作状態にして電源電位ＶＤＤＳを降下させると、送信側ブロックの出力部からの送信信号Ｄ２も降下し、図中右側の受信ブロックの入力部のインバータには中間レベル電位が加わることによって、インバータのｐ型ＦＥＴ及びｎ型ＦＥＴの双方がオンとなり、電源電位ＶＤＤＫからブロック内電源リークによるリーク電流が接地に流れてしまう。
【００１９】
このため、本実施の形態では図６に示すように受信ブロックの入力部にレベルシフト回路を設けてある。レベルシフト回路は、ｐ型ＦＥＴをいわばプルアップ抵抗として機能させて、送信ブロックが非動作状態になって送信信号Ｄ２が降下した場合に、動作状態の受信ブロックの入力部で動作状態のブロック内電源電位に昇圧し、入力部に中間レベル電位が加わることによるブロック内電源リークを防止し、異電位電源ブロック間信号転送を可能にする。
【００２０】
また、図６に示すようにレベルシフトを行なうと、送信ブロックが非動作状態になってブロック電源電位ＶＤＤＳを降下させた状態では、作動状態で電源電位ＶＤＤＫの高い受信ブロックから送信ブロックへの、ブロック電源間に電源リークが生じる。このリークを防止するため、図７に示すように、本実施の形態では送信ブロックの出力部にリーク電流遮断回路を設ける。リーク電流遮断回路は、出力部のｐ型ＦＥＴにＮＡＮＤ回路を直列に接続し、出力部のｎ型ＦＥＴにインバータ回路を直列に接続してある。このリーク電流遮断回路は、前記制御信号ＥＮ及び各信号のレベルによって図８に表示する真理値で動作し、非動作状態では出力部のｐ型ＦＥＴをハイインピーダンス状態として、ブロック間の電流を遮断する。
【００２１】
なお、図７中受信ブロックの入力部に付加されたｎ型ＦＥＴは、受信ブロックが非動作状態となり電源電位が低下した状態で高レベルの信号が入力した場合に、受信ブロックのブロック内電源電位に信号レベルを低下させる機能をもたせてある。
【００２２】
前述した構成を有する本実施の形態の半導体装置では、送信ブロックからの送信信号即ち受信ブロックへの入力信号Ｄ２と受信ブロック内信号Ｄ３との入出力特性を図９及び図１０に示す。図９に示す送信ブロックの電源電位ＶＤＤＳが受信ブロックの電源電位ＶＤＤＫよりも高い場合には、入力信号Ｄ２が増加してもブロック内信号Ｄ３は受信ブロックの非作動時の電源電位ＶＤＤＫに抑えられ、図１０に示す送信ブロックの電源電位ＶＤＤＳが受信ブロックの電源電位ＶＤＤＫよりも低い場合には、入力信号Ｄ２が低くてもブロック内信号Ｄ３は受信ブロックの作動時の電源電位ＶＤＤＫに高められ、異電位電源ブロック間信号転送を問題なく行なうことができる。
【００２３】
また、前述した実施の形態では全てのブロックに電力制御回路を設けたが、例えばリーク電流が大きなブロック等に選択的に電力制御回路を設けて本発明を実施することも可能であり、同様の挙動をする複数のブロックを１つの電力制御回路によって制御することも可能である。
【００２４】
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【符号の説明】
【００２５】
１…回路ブロック、２…中央制御回路、３…電力制御回路、４…ブロック間電源配線、５…ブロック内電源配線。
【図１】
2010118671.tif 000003
【図２】
2010118671.tif 000004
【図３】
2010118671.tif 000005
【図４】
2010118671.tif 000006
【図５】
2010118671.tif 000007
【図６】
2010118671.tif 000008
【図７】
2010118671.tif 000009
【図８】
2010118671.tif 000010
【図９】
2010118671.tif 000011
【図１０】
2010118671.tif 000012