(57)【要約】【課題】不揮発性半導体メモリ素子向けの絶縁膜形成において、リーク電流密度を低減でき、デバイス特性及び信頼性を向上させることができる金属酸化物絶縁膜の成膜方法を提供する。【解決手段】Ｋｒ以上の原子量を有する希ガスを導入して、導入希ガスより重い金属元素を含む金属酸化物ターゲットを用い、ＬａＨｆＯ、ＬａＡｌＯ、ＺｒＡｌＯのように導入希ガスより重いＬａまたはＨｆなどの金属元素を含む金属酸化物絶縁膜をスパッタ成膜する。【選択図】図２
2010010566.tif 000002
【特許請求の範囲】
【請求項１】
真空容器の内部にスパッタガスを導入し、高電圧を印加してスパッタガスのイオンをターゲットに衝突させてターゲット物質をスパッタし、基板の上に金属酸化物絶縁膜を成膜する方法において、
前記スパッタガスとして、少なくともＫｒ以上の原子量を有する希ガスを含むガスを導入し、プラズマを生成する手順と、
前記プラズマに、前記希ガスより重い原子量を有する金属元素を含む金属酸化物のターゲットを曝し、前記希ガスより重い原子量を有する金属元素を少なくとも１つ含む金属酸化物絶縁膜を成膜する手順と、
を有することを特徴とする金属酸化物絶縁膜の成膜方法。
【請求項２】
前記スパッタガスは、酸素含有ガスの酸素分圧を１×１０-6Ｐａ以下にしたことを特徴とする請求項１に記載の金属酸化物絶縁膜の成膜方法。
【請求項３】
前記スパッタガスは、Ｋｒであることを特徴とする請求項１または２に記載の金属酸化物絶縁膜の成膜方法。
【請求項４】
前記スパッタガスは、Ｘｅであることを特徴とする請求項１または２に記載の金属酸化物絶縁膜の成膜方法。
【請求項５】
前記スパッタガスは、ＫｒまたはＸｅを含む混合ガスであることを特徴とする請求項１または２に記載の金属酸化物絶縁膜の成膜方法。
【請求項６】
前記ターゲットは、少なくともＨｆまたはＬａのいずれかを含むことを特徴とする請求項１から５のいずれかに記載の金属酸化物絶縁膜の成膜方法。
【請求項７】
金属酸化物絶縁膜を有する不揮発性半導体メモリ素子の製造方法であって、
前記金属酸化物絶縁膜を請求項１から６のいずれかの成膜方法で積層することを特徴とする不揮発性半導体メモリ素子の製造方法。
【請求項８】
少なくとも表面が半導体層で構成される基板と、
前記基板の上に形成されたゲート電極と、
前記基板と前記ゲート電極との間に順次積層された積層型のゲート絶縁膜と、
を有し、
前記積層型のゲート絶縁膜の少なくとも一層を構成する金属酸化物絶縁膜が請求項１から６のいずれかの成膜方法で形成されることを特徴とする不揮発性半導体メモリ素子。
【請求項９】
真空容器の内部にスパッタガスを導入し、高電圧を印加してスパッタガスのイオンをターゲットに衝突させてターゲット物質をスパッタし、基板の上に金属酸化物絶縁膜を成膜する成膜装置を制御するプログラムであって、
前記スパッタガスとして、少なくともＫｒ以上の原子量を有する希ガスを含むガスを導入し、プラズマを生成する手順と、
前記プラズマに、前記希ガスより重い原子量を有する金属元素を含む金属酸化物のターゲットを曝し、前記希ガスより重い原子量を有する金属元素を少なくとも１つ含む金属酸化物絶縁膜を成膜する手順と、
を成膜装置に実行させることを特徴とする制御プログラム。
【請求項１０】
請求項９に記載の制御プログラムを記録したことを特徴とするコンピュータ読み取り可能な記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、真空容器内にスパッタガスを導入し、高電圧を印加してスパッタガスのイオンをターゲットに衝突させてターゲット物質をスパッタし、基板上に金属酸化物絶縁膜を成膜する方法に関する。さらに本発明は、金属酸化物絶縁膜の成膜方法を用いて製造する不揮発性半導体メモリ素子及びその製造方法、成膜装置の制御プログラム、並びに記録媒体に関する。
【背景技術】
【０００２】
不揮発性半導体メモリ素子は、電荷捕獲手段として、ＦＧ（Ｆｌｏａｔｉｎｇ  Ｇａｔｅ）型と、ＭＯＮＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｎｉｔｒｉｄｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型と、がある。
【０００３】
ＦＧ型は、電荷蓄積層として、ゲート絶縁膜中に埋め込まれたポリシリコン等の導電性の膜を使用する。ＦＧ型はポリシリコン等を用いるため、ゲート絶縁膜とのエネルギー障壁が大きく、捕獲された電荷の半導体基板表面やゲート電極側へのリークが少ない。
【０００４】
一方、ＭＯＮＯＳ型は、ゲート絶縁膜中に積層されたシリコン窒化膜などの絶縁性の膜を使用する。ＭＯＮＯＳ型は、積層されたゲート絶縁膜中に電荷を蓄積するため、エネルギー障壁が小さい。従って、一般にＦＧ型は、ＭＯＮＯＳ型よりも高温における記憶保持特性が優れる。
【０００５】
しかしＦＧ型は、電荷保持能力の点で、ＦＧ部と半導体基板表面の間のシリコン酸化膜の薄膜化に課題がある。即ち、１０ｎｍ以下のシリコン酸化膜にＦＮトンネル注入すると、ＳＩＬＣ（Ｓｔｒｅｓｓ  Ｉｎｄｕｃｅｄ  Ｌｅａｋａｇｅ  Ｃｕｒｒｅｎｔ）と呼ばれる低電界領域でのリーク電流が発生し、ＦＧに蓄積された電荷がこのリークパスを通って全て失われる。従って、ＦＧ型におけるトンネル酸化膜の薄膜化は、ＳＩＬＣ発生のため、８ｎｍが電荷保持能力の観点から下限となる。よってＦＧ型は、微細化による動作電圧の低減と保持能力の維持との両立が困難である。
【０００６】
これに対して、ＭＯＮＯＳ型では、電荷の蓄積を担う電荷捕獲サイトがそれを含む絶縁膜中に空間的に離散化して存在している。そのため、ＦＧ型と同様なＳＩＬＣによるリークパスが発生しても、リークパス周辺の局所的な電荷が失われるだけであり、素子全体の不揮発性の消失には至らない。従って、ＭＯＮＯＳ型は、電荷保持層と半導体基板表面の間のシリコン酸化膜の薄膜化が可能となり、結果として、ＦＧ型と比較して薄膜化による素子の動作電圧の低減ができる。
【０００７】
近年、上述した微細化の観点から、半導体メモリ素子の更なる高集積化を目的として、ＭＯＮＯＳ型の不揮発性半導体メモリ素子が注目されている。
【０００８】
ＭＯＮＯＳ型は、一般的に半導体基板の表面側から第１の絶縁膜としてシリコン酸化膜、第２の絶縁膜としてシリコン窒化膜、及び第３の絶縁膜としてシリコン酸化膜を積層した構造を有する。第１のシリコン酸化膜は、蓄積された電荷の半導体基板へのリークを防止する機能を有する。第２のシリコン窒化膜は、電荷蓄積層として機能する。第３のシリコン酸化膜は、ブロッキング層として、蓄積された電荷のゲート電極側へのリークを防止する機能を有する。
【０００９】
このＭＯＮＯＳ型半導体不揮発メモリ素子の微細化に伴って、ブロッキング層として高誘電率を有する絶縁膜を適用することが望まれており、シリコン酸化膜よりも比誘電率が大きいゲート絶縁膜の適用が検討されている。このシリコン酸化膜より比誘電率が大きい絶縁膜を高誘電率膜と呼ぶ。
【００１０】
ここで、酸化膜換算膜厚について説明する。ゲート絶縁膜の種類によらず、ゲート絶縁膜材料がシリコン酸化膜であると仮定して、ゲート容量から逆算して得られる絶縁膜の電気的な膜厚をシリコン酸化膜換算膜厚（ＥＯＴ：Ｅｑｕｉｖａｌｅｎｔ  Ｏｘｉｄｅ  Ｔｈｉｃｋｎｅｓｓ）という。即ち、絶縁膜の比誘電率をεｈ、シリコン酸化膜の比誘電率をεｏとし、絶縁膜の厚さをｄｈとしたとき、シリコン酸化膜換算膜厚ｄｅは、ｄｅ＝ｄｈ×（εｏ／εｈ）で表される。
【００１１】
上記数式は、ゲート絶縁膜に、シリコン酸化膜の比誘電率εｏに比べて大きな誘電率εｈをもった材料を用いた場合には、シリコン酸化膜の換算膜厚は、このゲート絶縁膜の膜厚よりも薄いシリコン酸化膜と同等になることを示している。なお、シリコン酸化膜の比誘電率εｏは３．９程度である。そのため、例えば、εｈ＝３９の高誘電率材料からなる膜は、その物理膜厚を１５ｎｍとしても、シリコン酸化膜換算膜厚（電気膜厚）が１．５ｎｍになる。従って、ゲート絶縁膜の容量値を膜厚が１．５ｎｍのシリコン酸化膜と同等に保ちつつ、トンネル電流を著しく低減することができる。よって、ブロッキング層に高誘電率膜を適用することにより、リークによる保持特性の劣化を招くことなく、ＥＯＴの薄膜化による動作電圧の低減が可能となる。高誘電率膜の成膜方法として、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、原子層吸着堆積法、スパッタ法が挙げられる。ＣＶＤ法は、形成過程においてインキュベーションタイムが存在するため、膜厚の制御性、面内均一性、及び再現性が課題となる。一方、スパッタ法は絶縁膜へのプラズマダメージによる下地の酸化や界面層の形成が課題となる。このスパッタ法による高誘電率膜の形成には、スパッタガスにＡｒとＯ2などの反応性ガスとの混合ガスを用いた反応性スパッタが用いられている。
【００１２】
例えば、特許文献１には、ＡｒとＯ2の混合ガスを用い、膜厚２０ｎｍの酸化タンタル膜を成膜する技術が提案されている。
【００１３】
また、特許文献２には、高周波（ＲＦ：Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）電力を用いたスパッタ装置で酸化物のターゲットを用い、スパッタガスとして酸素含有ガスを添加しないＡｒガスだけを導入して、絶縁膜の成膜を行なう技術が提案されている。
【００１４】
また、特許文献３には、メタルターゲットの背面に磁石を備え、イオン化率を高めるためターゲットにＲＦコイルを備え、ターゲットに対向する基板を有するマグネトロンスパッタ装置が提案されている。このマグネトロンスパッタ装置は、金属膜の成膜と酸化による金属膜の絶縁化合物化とを交互に行って、絶縁膜を成膜する。
【００１５】
【特許文献１】特開昭６２−１２８１６７号公報
【特許文献２】特開平０２−０８５３５５号公報
【特許文献３】特開平１１−２０００３２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
ところで、上述した絶縁膜の成膜方法には、以下のような課題が存在する。即ち、特許文献１の方法では、ＡｒとＯ2ガスの混合ガスを用いているため、絶縁膜の下地（絶縁膜の下層や基板）が酸化され、ＥＯＴが増大するという問題がある。
【００１７】
このような下地の酸化の問題は、例えば、特許文献２のようにスパッタガスに酸素含有ガスを添加せずＡｒガスだけを導入する方法で回避することができる。しかし、ターゲットを構成する元素の下地基板への打ち込みによりトラップが形成されるため、容量−電圧特性にヒステリシスが発生し、デバイス特性のばらつきや信頼性が低下するという問題がある。
【００１８】
また、特許文献３の成膜方法においても、ターゲットを構成する元素の下地基板への打ち込みによりトラップが形成され、デバイス特性が悪化するという問題がある。
【００１９】
このように、従来の絶縁膜の成膜方法では、近年の不揮発性メモリ素子の絶縁膜に要求される低いリーク電流密度と界面におけるトラップ形成によるデバイス特性の悪化を抑制することが困難であった。
【００２０】
本発明は、上記事情に鑑み、リーク電流密度を低減することができ、ヒステリシスを改善してデバイス特性及び信頼性を向上させることができる金属酸化物絶縁膜の成膜方法を提供することを目的とする。また、本発明に係る金属酸化物絶縁膜の成膜方法を用いて製造する不揮発性半導体メモリ素子及びその製造方法、成膜装置の制御プログラム、並びに記録媒体を提供することを目的とする。
【課題を解決するための手段】
【００２１】
上記の目的を達成すべく成された本発明の構成は以下の通りである。
【００２２】
即ち、真空容器の内部にスパッタガスを導入し、高電圧を印加してスパッタガスのイオンをターゲットに衝突させてターゲット物質をスパッタし、基板の上に金属酸化物絶縁膜を成膜する方法において、上記スパッタガスとして、少なくともＫｒ以上の原子量を有する希ガスを含むガスを導入し、プラズマを生成する手順と、上記プラズマに、上記希ガスより重い原子量を有する金属元素を含む金属酸化物のターゲットを曝し、上記希ガスより重い原子量を有する金属元素を少なくとも１つ含む金属酸化物絶縁膜を成膜する手順と、を有することを特徴とする金属酸化物絶縁膜の成膜方法である。
【発明の効果】
【００２３】
本発明によれば、スパッタガスとしてＫｒ以上の原子量を有する希ガスを導入し、高電圧を印可してプラズマを生成し、上記希ガスよりも重い原子量を有する金属元素を含む金属酸化物のターゲットを使用する場合、再スパッタ率を下げることができる。従って、従来のＡｒを用いた絶縁膜のスパッタ成膜に比して、下地の酸化によるＥＯＴの増加を招くことなく、リーク電流密度を低減できる。また、ヒステリシスを改善して、デバイス特性及び信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００２４】
以下、図面を参照して、本発明の実施の形態を説明するが、本発明は本実施形態に限定されるものではない。
【００２５】
図１は、本発明に係る金属酸化物絶縁膜の成膜方法の実施に用いる成膜装置を示す模式図である。
【００２６】
図１に示すように、本実施形態の成膜装置１は、処理室として真空排気可能な真空容器（チャンバ）２を備え、基板１０上に物理蒸着（ＰＶＤ：Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ、あるいはスパッタ成膜とも呼称される）する装置である。即ち、本実施形態の成膜装置１は、真空容器２の内部にスパッタガス（スパッタ成膜に使用するガス）を導入し、高電圧を印加してスパッタガスの陽イオンをターゲットに衝突させてターゲット物質をスパッタし、基板１０上に金属酸化物絶縁膜を成膜する。
【００２７】
真空容器２の排気ポート８を介して排気ポンプ等の排気装置９が接続されている。また、真空容器２には、スパッタガスの導入手段として、流量制御器１５Ａやバルブ１５Ｂ、１５Ｃなどを備えたガス導入系１５が接続され、このガス導入系１５からスパッタガスが所定の流量で導入される。本実施形態のスパッタガスとしては、長周期律表の第１８族元素のうち、少なくともクリプトン（Ｋｒ）以上の原子量を有する希ガスを含むガスを導入する。Ｋｒ以上の原子量を有する希ガスとしては、例えば、Ｋｒまたはキセノン（Ｘｅ）を単独使用し、必要に応じてアルゴン（Ａｒ）等を混合して真空容器２内に供給する。
【００２８】
真空容器２には、不図示の圧力測定機構、不図示のプロセス圧力測定機構、そして不図示の分圧測定機構がある。圧力測定機構はチャンバー内の圧力測定を行なえるようになっている。プロセス圧力測定機構はプロセス中の圧力測定を行なえるようになっている。分圧測定機構は酸素などの各種気体成分の分圧の測定を行なえるようになっている。圧力測定機構としてはイオンゲージなどが使用できる。プロセス圧力測定機構としてはダイアフラムゲージ等のプロセス圧力に応じたものが使用できる。分圧測定機構としては、四重極型質量分析を利用した分圧測定器や、その他の分圧測定装置を適宜使用することができる。  
【００２９】
本実施形態の成膜装置１は、真空容器２の下部に基板１０を保持する基板ホルダ７を配置しており、上部にカソード電極６に支持されたターゲット４を配置している。
【００３０】
基板ホルダ７は、例えば、円板状の保持テーブルであって、基板ホルダ７は、その上面（表面）に基板１０を載置し、基板１０はその処理面を上方へ臨ませて保持される。基板ホルダ７は、モータ等の不図示の回転機構により、基板１０の面内方向に回転可能となっている。なお、基板ホルダ７には、ヒータ等の不図示の加熱機構が内蔵されている。
【００３１】
基板１０としては、例えば、半導体ウエハが挙げられ、基板のみの状態もしくはトレイに搭載された状態で、基板ホルダ７に保持される。
【００３２】
カソード電極６には、高電圧を供給する放電用電源として、例えば、整合器１１を介して高周波電源１２が接続されている。このカソード電極６の本体内には、マグネトロン放電用の磁石ユニット１３が備えられている。磁石ユニット１３は、不図示の回転機構に接続され、カソード電極６の面内方向に沿って回転可能と成っており、カソード表面に平行な磁束を形成する。
【００３３】
本実施形態では、ターゲット４として、上記希ガスよりも重い原子量を有する金属元素を少なくとも１つ含む金属酸化物で形成されている。真空容器２の天部には、不図示の回転機構に回転可能に支持されたシャッタ機構１４が備えられており、シャッタ機構１４の回動操作によりターゲット４の前面が開閉される。
【００３４】
なお、真空容器２の側壁には、基板ホルダ７上への基板１０の搬送経路を開閉するための不図示のゲートバルブが設けられている。
【００３５】
次に、本発明に係る金属酸化物絶縁膜の成膜方法について説明する。図２は、本発明に係る絶縁膜の成膜方法の概念を示す概略図である。
【００３６】
図１および図２を参照して、まず、真空容器２内に、ターゲット４として、上記希ガスより重い原子量を有する金属元素を少なくとも１つ含む金属酸化物ターゲットを設置する。そして、排気ポート８を通じて排気装置９により、真空容器２内を所定の真空度まで排気する。
【００３７】
次に、真空容器２の側壁の不図示のゲートバルブを開け、ロボットアーム等の不図示の搬送アームを用いて、基板１０を基板ホルダ７の上面（表面）へと搬送する。基板ホルダ７上に基板１０を保持した後、搬送アームを後退させ、ゲートバルブを閉じる。
【００３８】
次に、真空容器２内にガス導入系１５よりスパッタガスを導入する。このとき、スパッタガスには、Ｏ2などの酸素含有ガスは混合しない。スパッタガスには、物理蒸着（ＰＶＤ）で通常使用される程度の高純度（多くは９９．９９９％程度）のガスを使用する。本実施形態では、スパッタガスとして、長周期律表の第１８族元素のうち、少なくともＫｒ以上の原子量を有する希ガスを含むガス、例えば、Ｋｒを所定の流量だけ導入する。このとき、真空容器２の酸素分圧は１×１０-6Ｐａ以下とする。
【００３９】
次に、このスパッタガスの導入下において、回転機構によって磁石ユニット１３を回転させながら、カソード電極６に高周波電源１２から放電用電力を投入する。カソード電極６に高電圧を印可すると、カソード電極６と基板ホルダ７との間でマグネトロン放電が行われ、プラズマが発生する。次に、シャッタ機構１４の回動操作によりターゲット４の前方を開ける。プラズマ中のＫｒ以上の原子量を有する希ガスの陽イオンでターゲット物質がスパッタされ、基板１０の処理面に上記希ガスより重い原子量を有する金属元素を少なくとも１つ含む金属酸化物絶縁膜が成膜される。その結果、従来のよりも絶縁膜のリーク電流とヒステリシスが改善され、しかもシリコン酸化膜換算膜厚（ＥＯＴ）が増加しない。
【００４０】
基板１０上に所定の膜厚を堆積後、高周波電源１２からの電力供給を停止する。さらに、ガス導入系１５からのスパッタガスの導入を停止し、シャッタ機構１４の回動操作によりターゲット４の前方を閉じ、排気装置９により真空容器２の内部を排気する。
【００４１】
次に、ゲートバルブを開けた後、不図示の搬送アームを挿入し、真空容器２内から基板１０を搬出する。最後に、ゲートバルブを閉じて、全工程を終了する。
【００４２】
本発明は、金属酸化物ターゲットを用いたＰＶＤにより、基板上に導入希ガスより重い原子量を有する金属元素を少なくとも１つ含む金属酸化物絶縁膜を成膜する。その際、スパッタガスとして、長周期律表の第１８族元素のうち、少なくともＫｒ以上の原子量を有する希ガスを含むガスを用い、非酸化性雰囲気下での成膜により、絶縁膜のリーク電流とヒステリシスが改善され、ＥＯＴが増加しないという所見に基づいている。
【００４３】
これは、以下の原理に由来していると考えられる。一般に、ターゲットに電力を印加してターゲット原子を陽イオンでスパッタするとき、スパッタガスの陽イオンが衝突したターゲットからは、ターゲットを構成する原子などのスパッタ粒子と２次電子が放出される。また、ターゲットに衝突した陽イオンが電荷を失わずに反射または散乱する。さらに、ターゲットに衝突した陽イオンのうち、電荷を失って反射散乱してかなりのエネルギーをもったまま飛び出してくる希ガスの原子がある。この原子を「反射原子」と呼び、この反射原子に注目する。反射原子は高いエネルギーをもっているので、基板上の堆積膜に衝突することでその膜を再スパッタする。
【００４４】
この割合、即ち再スパッタ率は、ターゲット構成原子の原子量をＭａｓｓｔａｒｇｅｔ、スパッタガスの原子量をＭａｓｓｇａｓとしたとき、下記数式で表わされるＡＴＯＭＩＣ  ＭＡＳＳ  ＰＡＲＡＭＥＴＥＲの関数となる（参照；Ｄ．Ｗ．Ｈｏｆｆｍａｎ，  Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．Ａ８，３７０７（１９９０）  “Ｉｎｔｒｉｎｓｉｃ  ｒｅｓｐｕｔｔｅｒｉｎｇ−ｔｈｅｏｒｙ  ａｎｄ  ｅｘｐｅｒｉｍｅｎｔ”）。
【００４５】
ＡＴＯＭＩＣ  ＭＡＳＳ  ＰＡＲＡＭＥＴＥＲ＝（Ｍａｓｓｔａｒｇｅｔ−  Ｍａｓｓｇａｓ）／（Ｍａｓｓｔａｒｇｅｔ＋  Ｍａｓｓｇａｓ）
【００４６】
ターゲット材料がＬａ（原子量１３８．９０６）とＨｆ（原子量１７８．４９）のようにＡｒよりも重い原子の場合、Ａｒ（原子量３９．９４８）に比べ、Ｋｒ（原子量８３．７９８）でスパッタをすると、基板上での再スパッタ率が下がる。
【００４７】
例えば、ターゲット材料がランタン（Ｌａ）であり、スパッタガスがＡｒの場合は、ＡＴＯＭＩＣ  ＭＡＳＳ  ＰＡＲＡＭＥＴＥＲ＝０．５５３となり、Ｄ．Ｗ．Ｈｏｆｆｍａｎの文献中のＦｉｇ４によれば、再スパッタ率は約１１％である。一方で、ターゲット材料がＬａであり、スパッタガスがＫｒの場合には、ＡＴＯＭＩＣ  ＭＡＳＳ  ＰＡＲＡＭＥＴＥＲ＝０．２４７となり、再スパッタ率は約６％である。以上により、スパッタガスがＫｒの場合、Ａｒの場合と比べて、半分程度に再スパッタ率が低い。
【００４８】
同様に、ターゲット材料がハフニウム（Ｈｆ）であり、スパッタガスがＡｒのときのＡＴＯＭＩＣ  ＭＡＳＳ  ＰＡＲＡＭＥＴＥＲ＝０．６３４より再スパッタ率は約１４％である。また、ターゲット材料がＨｆであり、スパッタガスがＫｒのときのＡＴＯＭＩＣ  ＭＡＳＳ  ＰＡＲＡＭＥＴＥＲ＝０．３６１より再スパッタ率は約７％である。従って、Ｈｆの場合にも、Ｋｒを使用すると、Ａｒよりも再スパッタ率を低くすることができる。
【００４９】
このように、スパッタガスよりも重い原子量の金属元素を含むターゲット材料を使用した場合、スパッタガスよりもターゲット材料の原子が重いほど、反射原子による堆積膜の再スパッタ率が高くなることが、明らかである。再スパッタ率が低いということは堆積膜の密度が高く、所望の膜が成膜できると考えられる。膜の密度が低いと電圧を印加した場合に膜中の空孔（再スパッタにより生成した原子の空サイト）が並んで電流が流れるパスを作り、電流が流れ易くなるという問題が発生する。
【００５０】
この観点から、ＬａＨｆＯ膜をスパッタガスにＫｒガスを用いて成膜した場合には、スパッタガスにＡｒガスを用いた場合の成膜に比べ、高密度の膜ができ、リーク電流密度が低減し、ヒステリシス特性を改善することができたと考えられる。
【００５１】
このように、スパッタガスよりも重い原子量の金属元素を含むターゲット材料を使用した場合、スパッタガスとしてＫｒを使用すれば、再スパッタ率を下げることができる。従って、金属酸化物ターゲットを用いたＰＶＤにより、スパッタガスよりも重い原子量を有する金属元素を少なくとも１つ含む金属酸化物絶縁膜を成膜する場合、スパッタガスとしてＸｅを使用しても、Ａｒと比較して堆積膜の電気的特性を飛躍的に向上できる。
【００５２】
なお、スパッタガスの原子とターゲット材料の原子との原子量が近接しているか、又は、スパッタガスの原子よりもターゲット材料の原子の原子量が軽い場合には、ターゲット材料の原子の重さの違いが再スパッタ率に与える影響は小さくなる。即ち、ＫｒやＸｅなどの重い希ガスをスパッタガスに使用することは、Ｋｒよりも軽い元素、例えば、Ａｒよりも軽い元素の酸化物であるＳｉＯ2やＡｌ2Ｏ3の形成よりも、ＬａやＨｆなどの重い元素を含む絶縁膜の成膜に特に効果があると考えられる。一方、ＫｒやＸｅなどの重い希ガスよりも、更に重い他の元素が含まれる金属酸化物ターゲット、例えば、希ガスがＫｒであれば、Ｈｆ、Ｌａ、Ｚｒ、Ｄｙ、Ｙ、Ｔａ、Ｃｅ、Ｐｒなどがターゲット材料に含まれる場合に有効である。また、希ガスがＸｅであれば、Ｈｆ、Ｌａ、Ｄｙ、Ｔａ、Ｃｅ、Ｐｒなどがターゲット材料に含まれる場合に有効である。
【００５３】
また、スパッタガスとしてＫｒのみを使用した場合だけでなく、ＫｒとＡｒの混合ガスを用いても、Ｋｒの分圧に応じて前述の電気的特性向上の効果が得られる。Ｋｒの混合量だけ、反射原子による再スパッタ率が低下するためと推測される。Ｘｅにおいても同様である。
【００５４】
図２の概念図は、基板１０に対してターゲット４が平行である場合について図示されているが、図１のように基板１０の斜め上方にターゲット４を配置する場合、ターゲット径が小さくて済み、コストを低減できるのでより好ましい。
【００５５】
次に、非酸化性雰囲気下において成膜することが重要である理由について説明する。ここで、非酸化性雰囲気とは、スパッタガス中にＯ2などの酸素含有ガスを含まないことを意味する。さらに具体的には真空容器２の成膜雰囲気に酸素分圧が１×１０-6Ｐａ以下であることである。スパッタガスにＯ2などの酸素含有ガスを含む従来の反応性スパッタ法では、ＥＯＴが増加する。しかし、本発明の方法では、ターゲットからスパッタされた酸化物材料のスパッタ粒子が、必ずしも原子状のものばかりではなく、クラスター状であるものも相当数ある。非酸化性雰囲気下で成膜する結果として、ＥＯＴ増加に影響する活性な原子状酸素や分子状の酸素が雰囲気中に極めて少なくなり、ＥＯＴの増加はスパッタガスにＯ2などの酸素含有ガスを添加した場合と比べて、殆ど問題にならないと考えられる。
【実施例】
【００５６】
以下、実施例を挙げて本発明を詳細に説明するが、本発明はこれらの実施例に限定されるものではない。
【００５７】
〔実施例１〕
実施例１は、本発明に係る成膜方法において、スパッタガスとしてＫｒを使用し、高誘電率膜である酸化ハフニウムランタンを成膜する場合について説明する。
【００５８】
実施例１では、図１に示した成膜装置１を用いており、この成膜装置１は更に図３に示す制御装置１６を備えている。図３は、実施例１の成膜装置および制御装置を示すブロック図である。
【００５９】
再び図１を参照して、成膜装置１について概略説明する。成膜装置１は、真空排気可能な真空容器２を備え、排気ポート８を通じて真空容器２内を排気する排気系装置９と、真空容器２内へ所定のガスを導入するガス導入系１５と、を備えている。この真空容器２内には、被スパッタ面を露出させて設けたターゲット４を含むカソード電極６と、ターゲット４から放出されたスパッタ粒子が到達する所定位置に基板１０を保持する基板ホルダ７と、を備えている。
【００６０】
ガス導入系１５には、Ｋｒ、Ｘｅ、そして比較実験などのためにＡｒガスが導入可能なように構成されている。カソード電極６の本体内には、マグネトロンスパッタリングを実現するための磁気ユニット１３が配設されている。ターゲット４を含むカソード電極６は、基板１０の斜め上方に設置されている。カソード電極６には、スパッタ放電用電力をターゲット４に印加する高周波電源１２と整合器１１が接続されている。シャッタ機構１４は、その回転操作により、ターゲット４と基板１０との間を開閉する。成膜時にはシャッタ機構１４は開の状態とされる。
【００６１】
図３を参照して、制御装置１６はコンピュータにより形成され、コンピュータはＣＰＵ（中央演算装置）１７と、制御プログラムを格納した記憶装置１８と、設定情報等を入力する入力装置１９と、から構成されている。コンピュータ１６は、成膜装置１の制御要素と電気的に接続されて通信可能であり、成膜装置１に成膜に必要な動作指令を送信する。
【００６２】
コンピュータ１６には、例えば、広く普及している所定の性能のパーソナルコンピュータ（ＰＣ）を使用することができる。
【００６３】
ＣＰＵ１７は、制御プログラムにしたがって各制御要素の制御や各種の演算処理等を行う。
【００６４】
記憶装置１８としては、マスクＲＯＭやハードディスク（ＨＤＤ）等が挙げられる。ＲＯＭは、成膜装置の基本動作を制御する各種プログラムやパラメータを格納する。ＲＡＭは、作業領域として一時的にプログラムやデータを記憶する。ＨＤＤは、各種プログラムやパラメータ、データを格納する。記録媒体としては、ＣＤ−ＲＯＭ、ＣＤ−Ｒ等のコンパクトディスク、光磁気ディスク（ＭＯ）、フロッピー（登録商標）ディスク（ＦＤ）、フラッシュメモリ等のコンピュータ読み取り可能な各種記録媒体が用いられる。
【００６５】
入力装置１９は、キーボード、マウス、タッチパネル、音声入力など、その他あらゆる入力手段が使用できる。
【００６６】
記憶装置１８には、本発明に係る金属酸化物絶縁膜の成膜方法を実行するアルゴリズムが制御プログラムとして格納される。即ち、制御プログラムは、マスクＲＯＭとして実装されるか、ＨＤＤに記録媒体からインストールして使用される。制御プログラムは、真空容器２内に、Ｋｒ以上の原子量を有する希ガスを含むガスを導入し、高電圧を印可してプラズマを生成する手順と、上記希ガスより重い原子量を有する金属元素を含む金属酸化物ターゲットをプラズマに曝す手順と、を実行する。
【００６７】
入力装置１９は、制御プログラムの実行などのＣＰＵ１７への指令を入力する。ＣＰＵ１７は、記憶装置１８より制御プログラムを読み出して実行する。プログラムの実行指令に基づいて成膜装置１が制御され、Ｋｒ以上の原子量を有する希ガスを含むガスの存在下でプラズマを生成する手順と、プラズマに上記希ガスより重い原子量を有する金属元素を含む金属酸化物ターゲットを曝す手順と、を実施する。
【００６８】
次に、上記の成膜装置１および制御装置１６を用いた絶縁膜の成膜方法について説明する。真空容器２内のカソード電極６に、ターゲット４として、導入希ガスよりも重い原子量を有する金属元素（Ｌａ、Ｈｆ）を含むＬａ2Ｏ3とＨｆＯ2を１：２（ｍｏｌ比）になるように形成したＬａ2Ｈｆ2Ｏ7を設置した。
【００６９】
まず、真空容器２の不図示のゲートバルブを開け、不図示の搬送アームを用いて真空容器２内に基板１０を搬入し、基板ホルダ７上に載置する。基板ホルダ７上に基板１０を保持した後、搬送アームを後退させ、ゲートバルブを閉じる。さらに、排気系装置９により、真空容器２内の圧力を５×１０-6Ｐａ以下になるまで排気する。このとき、分圧測定機構により真空容器２の酸素分圧値を計測したところ１×１０-9Ｐａであった。
【００７０】
次に、スパッタガスとして、少なくともＫｒ以上の原子量を有する希ガスを含むガスを導入する。スパッタガスをガス導入系１５から導入しながら、高周波電源１２からターゲット４に高周波電圧を印加すると、ターゲット４が臨む空間にスパッタ放電が生じ、セルフバイアス電圧によりターゲット４がスパッタされる。その結果、基板１０の表面に、酸化ハフニウムランタン（以下、「ＬａＨｆＯ膜」と呼ぶ。なお、本明細書において、膜の名称として使用するＬａＨｆＯ膜の表記と膜中元素の組成比とは無関係である。また、他の膜に関しても同様である）膜が堆積される。
【００７１】
この成膜の間、不図示の回転機構により基板ホルダ７を回転させ、静止したターゲット４に対して基板１０を回転させる。これにより、基板１０上に作成されるＬａＨｆＯ膜は均一な膜となる。基板１０に対して斜方に設置したターゲット４から、スパッタ粒子を飛来させて成膜しながら基板１０を回転させる本成膜装置１を使用することで、極めて均一で良質な膜を得ることができる。
【００７２】
次に、成膜条件について説明する。Ｌａ2Ｈｆ2Ｏ7ターゲットには、３００Ｗの高周波電力（周波数が１３．５６ＭＨｚ）を投入した。スパッタガスとして純度９９．９９９％のＫｒガス１１０ｓｃｃｍを導入し、０．１Ｐａの圧力とし、比抵抗が８〜１２Ω・ｃｍのシリコン基板上へ２０ｎｍのＬａＨｆＯの絶縁膜を成膜した。なお、ｓｃｃｍは、ｓｔａｎｄａｒｄ  ｃｃ  ｐｅｒ  ｍｉｎｕｔｅの略であり、標準状態である０℃１気圧のｃｍ3単位に換算した１分間あたり供給するガス流量の単位である。なお、分圧測定機構による成膜中の酸素分圧値は、１×１０-7〜１×１０-8Ｐａであった。
【００７３】
また、本実施例との比較のために、純度９９．９９９９％のＡｒガス１４０ｓｃｃｍを導入し、０．１Ｐａの圧力とし、同様に比抵抗が８〜１２Ω・ｃｍのシリコン基板上へ２０ｎｍのＬａＨｆＯの絶縁膜を成膜した。
【００７４】
その後、成膜したＬａＨｆＯ膜は電気特性測定のため、マスクを使用した蒸着法により、上部電極として直径１ｍｍのＡｌパッドを堆積させた。下部電極としてはＩｎを用いた。
【００７５】
図４は、上記の成膜方法で得たＬａＨｆＯ膜の電流−電圧特性を示す説明図である。図４に示すように、Ａｒガスでスパッタ成膜した場合に比べて、Ｋｒガスでスパッタ成膜した場合にリーク電流密度が低くなっていることが判る。特に、５［−ＭＶ／ｃｍ］のときに、Ａｒガスでスパッタ成膜した場合のリーク電流密度は７．４×１０-9［Ａ／ｃｍ2］であるのに比べ、Ｋｒガスでスパッタ成膜した場合は１．４×１０-9［Ａ／ｃｍ2］であり、およそ５分の１と低くなった。
【００７６】
次に、図５は、図４のＬａＨｆＯ膜のキャパシタンス−電圧特性を示す説明図である。図５に示すように、Ａｒガスでスパッタ成膜した場合に比べて、Ｋｒガスでスパッタ成膜した場合は、ヒステリシスの幅が狭くなることが判る。即ち、図５において、従来のＡｒの場合のヒステリシスの幅が０．４Ｖであるのに対して、Ｋｒでは０．２８Ｖであり、結果としてＫｒではＡｒの７０％程度にヒステリシスが改善されていた。
【００７７】
また、従来のＡｒとＯ2の混合ガスを用いた絶縁膜のスパッタ成膜のように、下地を酸化してＥＯＴが増加するという問題も生じなかった。
【００７８】
〔実施例２〕
実施例２では、本発明に係る絶縁膜の成膜方法において、スパッタガスとしてＸｅを使用し、高誘電率膜である酸化ハフニウムランタンを成膜する場合について説明する。
【００７９】
本実施例では、実施例１と同じ装置を使用し、スパッタガス以外は同じ手順、同じ条件で成膜した。即ち、Ｌａ2Ｈｆ2Ｏ7ターゲットには、３００Ｗの高周波電力（周波数が１３．５６ＭＨｚ）を投入した。スパッタガスとして純度９９．９９９９％のＸｅガスを導入して０．１Ｐａの圧力とし、比抵抗が８〜１２Ω・ｃｍのシリコン基板上へ２０ｎｍのＬａＨｆＯの絶縁膜を成膜した。
【００８０】
実施例１と同様の方法にて、電流−電圧特性とキャパシタンス−電圧特性を測定したところ、Ｋｒの場合よりも低いリーク電流密度と、良好なヒステリシス特性、即ち狭いヒステリシス幅が得られた。また、従来のＡｒとＯ2の混合ガスを用いた絶縁膜のスパッタ成膜のように、下地を酸化しＥＯＴが増加するという問題も生じなかった。
【００８１】
〔実施例３〕
図６を参照して、実施例３の半導体メモリ素子の製造方法について説明する。図６は、実施例３の半導体メモリ素子の作製工程を示す断面図である。
【００８２】
本実施例の半導体メモリ素子は、少なくとも表面が半導体層で構成される基板と、この基板の上に形成されたゲート電極と、基板とゲート電極との間に順次積層された積層型のゲート絶縁膜と、を有している。上記積層型のゲート絶縁膜の少なくとも一層を構成する金属酸化物絶縁膜は本発明に係る金属酸化物絶縁膜の成膜方法を用いて積層される。
【００８３】
具体的には、まず、図６（ａ）に示すように、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）技術を用いて、シリコン基板２３の表面に素子分離層２４を形成した。
【００８４】
次に、熱酸化膜法により、素子分離されたシリコン基板２３上に第１の絶縁膜としてシリコン酸化膜２５を３０Å〜１００Åの厚みで形成する。
【００８５】
このシリコン酸化膜２５上に、ＬＰＣＶＤ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により、第２の絶縁膜としてシリコン窒化膜２６を３０Å〜１００Åの厚みで形成する。
【００８６】
このシリコン窒化膜２６上に、第３の絶縁膜として酸化アルミニウム膜２７を５Å〜５０Åの厚みで形成する。酸化アルミニウム膜２７は、ＭＯＣＶＤ法、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、ＰＶＤ（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いてもよい。
【００８７】
この酸化アルミニウム膜２７上に、第４の絶縁膜としてＬａＨｆＯ膜２８を１０Å〜２００Åの厚みで形成する。ＬａＨｆＯの形成は、実施例１および実施例２の形成条件と同様である。
【００８８】
このＬａＨｆＯ膜２８上に、第５の絶縁膜として酸化アルミニウム膜２９を５Å〜５０Åの厚みで形成する。成膜方法は、ＭＯＣＶＤ法、ＡＬＤ法またはＰＶＤ法を用いて形成する。
【００８９】
次に、この酸化アルミニウム膜２９上に、ゲート電極として厚さ１５０ｎｍのｐｏｌｙ−Ｓｉ膜３０を形成した。
【００９０】
その後、図６（ｂ）に示すように、リソグラフィー技術及びＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）技術を用いてゲート電極を加工し、引続きイオン注入を行って、エクステンション拡散領域３１をマスクとして、ゲート電極を自己整合的に形成した。
【００９１】
さらに、図６（ｃ）に示すように、シリコン窒化膜とシリコン酸化膜を順次堆積し、その後エッチバックすることによってゲート側壁３２を形成した。この状態で再度イオン注入を行い、活性化アニールを経てソース・ドレイン拡散層３３を形成した。
【００９２】
作製した不揮発性半導体メモリ素子の電気特性を評価した結果、リーク電流の低減とブロッキング層中のトラップの影響に起因した特性ばらつきや信頼性の悪化がないことを確認した。
【００９３】
以上のように、本発明に係る絶縁膜の成膜方法を不揮発性半導体メモリ素子の製造方法に適用しても良好な特性が得られることが判った。
【００９４】
また、本実施例では、ゲート電極としてｐｏｌｙ−Ｓｉ膜を用いたが、ゲート電極としてＴｉＮ、ＴａＮ、Ｗ、ＷＮ、Ｐｔ、Ｉｒ、Ｐｔ、Ｔａ、Ｔｉを用いても同様の効果を得ることができた。
【００９５】
さらに、本実施例では、第１の絶縁膜、第２の絶縁膜、第３の絶縁膜、第４の絶縁膜及び第５の絶縁膜のアニール処理をイオン注入後の活性化アニールにより行っているが、各々の絶縁膜を形成した後に、アニール処理を行ってもよい。
【００９６】
そして、本実施例では、不揮発性半導体メモリ素子のブロッキング層として、第３の絶縁膜と第４の絶縁膜と第５の絶縁膜の積層型の絶縁膜を用いているが、第３の絶縁膜と第４の絶縁膜の積層型の絶縁膜でも同様の効果を得ることができた。
【産業上の利用可能性】
【００９７】
本発明の金属酸化物絶縁膜の成膜方法は、不揮発性半導体メモリ素子の製造に広く応用することができる。
【図面の簡単な説明】
【００９８】
【図１】本発明に係る絶縁膜の成膜方法の実施に用いる成膜装置を示す模式図である。
【図２】本発明に係る絶縁膜の成膜方法の概念を示す概略図である。
【図３】実施例１の成膜装置および制御装置を示すブロック図である。
【図４】実施例１におけるＬａＨｆＯ膜の電流−電圧特性を示す説明図である。
【図５】実施例１におけるＬａＨｆＯ膜のキャパシタンス−電圧特性を示す説明図である。
【図６】実施例３の半導体メモリ素子の作製工程を示す断面図である。
【符号の説明】
【００９９】
１    成膜装置
２    真空容器
４    ターゲット
６    カソード電極
１０    基板
１２    高周波電源
１３    磁石ユニット
１５    ガス供給系
１６    制御装置
１８    記憶装置
２３  シリコン基板
２４  素子分離領域
２５  第１の絶縁膜
２６  第２の絶縁膜
２７  第３の絶縁膜
２８  第４の絶縁膜
２９  第５の絶縁膜
３０  ゲート電極
【図１】
2010010566.tif 000003
【図２】
2010010566.tif 000004
【図３】
2010010566.tif 000005
【図４】
2010010566.tif 000006
【図５】
2010010566.tif 000007
【図６】
2010010566.tif 000008