(57)【要約】【課題】センサチップからＳＴパルスの入力端子を削減できる密着イメージセンサを提供すること。【解決手段】パルス入出力回路７は、当該センサチップの外部から時系列パルス６として入力されるライン同期パルス（ＳＴパルス）と出力開始タイミングパルス（ＴＯＵＴパルス）とを識別し、識別したＳＴパルス１１は当該センサチップの内部に入力するとともに外部へ出力し、識別したＴＯＵＴパルス１２は当該センサチップの内部に入力し、前記外部へ出力したＳＴパルスに後続するパルスとして、当該センサチップの内部から出力されるＴＯＵＴパルス１３を当該センサチップの外部へ出力する。外部には時系列パルス１４が出力される。【選択図】        図１
2010245633.tif 000002
【特許請求の範囲】
【請求項１】
センサチップの外部から順次入力されるライン同期パルスと出力開始タイミングパルスとを識別し、識別した前記ライン同期パルスはセンサチップの内部に入力するとともに外部へ出力し、識別した前記出力開始タイミングパルスはセンサチップの内部に入力し、この入力から一定時間経過後にセンサチップの内部から出力される出力開始タイミングパルスを、前記外部へ出力されるライン同期パルスに続いてセンサチップの外部へ出力するパルス入出力回路を備えたことを特徴とするイメージセンサ。
【請求項２】
前記パルス入出力回路は、前記センサチップの外部から順次入力される前記ライン同期パルスと前記出力開始タイミングパルスとをそれぞれの振幅値の相違に基づき識別し、同様の振幅値の相違関係を有するライン同期パルスと出力開始タイミングパルスとを順次センサチップの外部へ出力することを特徴とする請求項１に記載のイメージセンサ。
【請求項３】
前記パルス入出力回路は、前記センサチップの外部から順次入力される前記ライン同期パルスと前記出力開始タイミングパルスとをそれぞれのＨｉｇｈ区間長の相違に基づき識別し、同様のＨｉｇｈ区間長の相違関係を有するライン同期パルスと出力開始タイミングパルスとを順次センサチップの外部へ出力することを特徴とする請求項１に記載のイメージセンサ。
【請求項４】
前記パルス入出力回路は、前記センサチップの外部から順次入力される前記ライン同期パルスと前記出力開始タイミングパルスとをそれぞれのパルス数の相違に基づき識別し、同様のパルス数の相違関係を有するライン同期パルスと出力開始タイミングパルスとを順次センサチップの外部へ出力することを特徴とする請求項１に記載のイメージセンサ。
【請求項５】
モジュール基板に、１ラインを構成する複数のイメージセンサが配置されるイメージセンサモジュールにおいて、
前記複数のイメージセンサは、請求項１〜４のいずれか一つに記載のイメージセンサであり、
１ラインの先頭に位置するイメージセンサは、前記パルス入出力回路の入力端にモジュールの外部または内部から前記ライン同期パルスと前記出力開始タイミングパルスとがこの順に１つの伝送路を用いて供給され、
２番目以降の各イメージセンサは、前段のイメージセンサの前記パルス入出力回路の出力端と後段のイメージセンサの前記パルス入出力回路の入力端とが１つの伝送路で接続されていることを特徴とするイメージセンサモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサおよびイメージセンサモジュールに関し、特に、密着型に好適なイメージセンサおよびイメージセンサモジュールに関するものである。
【背景技術】
【０００２】
密着イメージセンサモジュールでは、搭載する１ライン分の複数の密着イメージセンサ（センサチップ）のそれぞれに、動作タイミングを制御する駆動パルスとして、同期タイミングを指示するライン同期パルス（ＳＴパルス）と、出力開始タイミングを指示する出力開始タイミングパルス（ＴＯＵＴパルス）とが供給される。これらの駆動パルスを発生する駆動パルスタイミング発生器は、当該モジュールの外部（上位装置）に設けられる場合と、当該モジュールの内部に設けられる場合とがある。
【０００３】
ところで、密着イメージセンサモジュールでは、その製品の性格から小型化の要請が強いので、ＴＯＵＴパルスの各センサチップへの供給では、配線削減の観点から、駆動パルスタイミング発生器は、１つだけ発生するＳＴパルスと同様に、ＴＯＵＴパルスも１つだけ発生するようにしている。この場合、駆動パルスタイミング発生器は、最初に出力を開始するセンサチップ（先頭チップ）に与えるＴＯＵＴパルスのみを発生する。そして、各センサチップでは、先頭チップは入力されたＴＯＵＴパルスを一定時間経過後に２番目のセンサチップに出力し、２番目以降の各センサチップも同様に、前段から入力されたＴＯＵＴパルスを一定時間経過後に後段のセンサチップに出力することで、２番目以降のｎ番目のセンサチップへのＴＯＵＴパルスは、（ｎ−１）番目のセンサチップから入力されるようにしていた（例えば、特許文献１参照）。
【０００４】
しかし、ＳＴパルスは、１ラインの各センサチップに並列に供給されるので、駆動パルスタイミング発生器を当該モジュールの外部（上位装置）に備える場合は、当該モジュールに設けたＳＴパルス入力端子に１ラインの各センサチップが並列に接続されることになり、また、駆動パルスタイミング発生器をモジュール内に備える場合は、当該駆動パルスタイミング発生器のＳＴパルス出力端子に１ラインの各センサチップが並列に接続されることになり、このＳＴパルスの配線構造は、配線を削減してモジュール基板の小型化を図る上で阻害要因となっていた。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平５−９０５５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、上記に鑑みてなされたものであり、センサチップからＳＴパルスの入力端子を削減できる密着イメージセンサを提供することを目的とする。
【０００７】
また、本発明は、上記発明の密着イメージセンサを用いて、配線を削減してモジュール基板の小型化を可能にする密着イメージセンサモジュールを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本願発明の一態様によれば、センサチップの外部から順次入力されるライン同期パルスと出力開始タイミングパルスとを識別し、識別した前記ライン同期パルスはセンサチップの内部に入力するとともに外部へ出力し、識別した前記出力開始タイミングパルスはセンサチップの内部に入力し、この入力から一定時間経過後にセンサチップの内部から出力される出力開始タイミングパルスを、前記外部へ出力されるライン同期パルスに続いてセンサチップの外部へ出力するパルス入出力回路を備えたイメージセンサが提供される。
【発明の効果】
【０００９】
本発明によれば、センサチップからライン同期パルス（ＳＴパルス）の入力端子を削減できるイメージセンサを提供できるという効果を奏する。
【図面の簡単な説明】
【００１０】
【図１】図１は、本発明の第１の実施の形態による密着イメージセンサおよび密着イメージセンサモジュールの構成を示すブロック図である。
【図２】図２は、本発明の第２の実施の形態による密着イメージセンサおよび密着イメージセンサモジュールの構成を示すブロック図である。
【図３】図３は、図１と図２に示す各センサチップに設けるパルス入出力回路の構成例（その１）で用いる時系列パルス内のＳＴパルスとＴＯＵＴパルスの各振幅値（入力時）の一例を示す図である。
【図４】図４は、図１と図２に示す各センサチップに設けるパルス入出力回路の構成例（その１）で用いる時系列パルス内のＳＴパルスとＴＯＵＴパルスの各振幅値（出力時）の一例を示す図である。
【図５】図５は、入出力する時系列パルス内のＳＴパルスとＴＯＵＴパルスの各振幅値が図３と図４に示す関係である場合の各センサチップに設けるパルス入出力回路の構成例（その１）を示す回路図である。
【図６】図６は、図５に示すパルス入出力回路の動作を説明するタイムチャートである。
【図７】図７は、図１と図２に示す各センサチップに設けるパルス入出力回路の構成例（その２）を説明するフローチャートである。
【図８】図８は、図７に示すフローチャートに従って構成したパルス入出力回路の動作を説明するタイムチャートである。
【図９】図９は、図１と図２に示す各センサチップに設けるパルス入出力回路の構成例（その３）を説明するフローチャートである。
【図１０】図１０は、図８に示すフローチャートに従って構成したパルス入出力回路の動作を説明するタイムチャートである。
【発明を実施するための形態】
【００１１】
以下に添付図面を参照して、本発明の実施の形態による密着イメージセンサおよび密着イメージセンサモジュールを詳細に説明する。なお、これらの実施の形態により本発明が限定されるものではない。
【００１２】
（第１の実施の形態）
図１は、本発明の第１の実施の形態による密着イメージセンサおよび密着イメージセンサモジュールの構成を示すブロック図である。図１では、密着イメージセンサモジュールの動作に必要な各種の駆動パルスが、当該モジュール外部の上位装置に設けられる駆動パルスタイミング発生器（図示せず）から供給される場合における第１の実施の形態による密着イメージセンおよび密着イメージセンサモジュールの構成が示されている。
【００１３】
図１において、密着イメージセンサモジュール基板１ａには、１ラインを構成する複数の密着イメージセンサチップ（以降、単に「センサチップ」という。図１ではセンサチップ２ａ，２ｂ，２ｃの３つを示す）が搭載されている。図１では、これらのセンサチップのうち、センサチップ２ａが、最初に動作を開始する先頭チップであるとしている。
【００１４】
本第１の実施の形態で用いる図示しない駆動パルスタイミング発生器は、駆動クロック（マスタクロック）は従来例と同様に発生するが、各センサチップ（２ａ，２ｂ，２ｃ）に共通のＳＴパルスと先頭チップ（２ａ）用のＴＯＵＴパルスとを、それぞれ個別に発生して出力するのではなく、後述する関係でもって、一連のパルス列として時系列に発生し出力するようになっている。ＳＴパルスは、ＴＯＵＴパルスよりも先に発生するので、このような発生方法が可能になる。
【００１５】
そのため、図１に示すように、密着イメージセンサモジュール基板１ａには、駆動クロックの入力端子３と、ＳＴパルスとＴＯＵＴパルスとで共用の入力端子４とが設けられている。つまり、密着イメージセンサモジュール基板１ａでは、従来必要であったＳＴパルス入力端子が無く、従来用いられていたＴＯＵＴパルス入力端子がＳＴパルスと共用される形となる。入力端子３からの駆動クロック５は、センサチップ２ａ，２ｂ，２ｃに並列に入力される。入力端子４からの時系列パルス「ＳＴパルス＋先頭チップ用のＴＯＵＴパルス」６は、先頭のセンサチップ２ａに入力される。
【００１６】
本実施の形態による各センサチップ（２ａ，２ｂ，２ｃ）は、それぞれ、上記した駆動パルスを受け付けて処理するパルス入出力回路７を備えている。パルス入出力回路７は、基本的な要素として、分離回路８と時系列化回路９とを備えている。ＴＯＵＴパルス生成用カウンタ１０は、従来例で説明した後段への出力用ＴＯＵＴパルスを生成する一定時間の計時要素であり、当該センサチップが備えているものを抜き出して示したものである。
【００１７】
先頭のセンサチップ２ａの分離回路８は、入力端子４からの時系列パルス「ＳＴパルス＋先頭チップ用のＴＯＵＴパルス」６を、ＳＴパルス１１とＴＯＵＴパルス１２とに分離する。また、２番目以降のｎ番目までのセンサチップでの分離回路８は、（ｎ−１）番目のセンサチップの時系列化回路９からの時系列パルス「ＳＴパルス＋ＴＯＵＴパルス」１４を、ＳＴパルス１１とＴＯＵＴパルス１２とに分離する。分離されたＴＯＵＴパルス１２は、ＴＯＵＴパルス生成用カウンタ１０に入力される。分離されたＳＴパルス１１は、ＴＯＵＴパルス生成用カウンタ１０と時系列化回路９とに入力される。
【００１８】
ＴＯＵＴパルス生成用カウンタ１０には、入力端子３からの駆動クロック５と、自チップにて分離されたＳＴパルス１１およびＴＯＵＴパルス１２とが入力される。ＴＯＵＴパルス生成用カウンタ１０は、ＳＴパルス１１の入力によりリセットされ、その後に入力されるＴＯＵＴパルス１２に応答して駆動クロック５をカウントする動作を開始し、後段への出力用ＴＯＵＴパルスを生成する一定時間に相当するパルス数をカウントすると、ＴＯＵＴパルス１３を時系列化回路９に出力する。
【００１９】
時系列化回路９は、自チップにて分離されたＳＴパルス１１とＴＯＵＴパルス生成用カウンタ１０からのＴＯＵＴパルス１３とをこの順に並べた時系列パルス「ＳＴパルス＋ＴＯＵＴパルス」１４として、次段のセンサチップの分離回路８に出力する。
【００２０】
ここで、従来の密着イメージセンサモジュールにおける各センサチップでは、チップ外部から、ＳＴパルスとＴＯＵＴパルスとが個別に入力されていたので、各センサチップには、外部入力端子として、ＳＴパルス入力端子が必要であった。
【００２１】
これに対して、本実施の形態では、図１に示すように、ＴＯＵＴパルスの伝送経路を用いてＳＴパルスも伝送するようにし、各センサチップには、チップ外部から、時系列パルス「ＳＴパルス＋ＴＯＵＴパルス」が入力されるので、各センサチップでは、ＳＴパルス入力端子が不要となり、外部入力端子を１つ減らすことができる。
【００２２】
そして、本実施の形態では、各センサチップにＳＴパルスを並列の供給しないで済むので、密着イメージセンサモジュール基板１ａ上の配線も削減可能となり、密着イメージセンサモジュール基板１ａの小型化が可能になる。
【００２３】
（第２の実施の形態）
図２は、本発明の第２の実施の形態による密着イメージセンサおよび密着イメージセンサモジュールの構成を示すブロック図である。なお、図２では、図１（実施の形態１）に示した構成要素と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、本第２の実施の形態に関わる部分を中心に説明する。
【００２４】
図２では、密着イメージセンサモジュールの動作に必要な各種の駆動パルスが、当該モジュール内部に設けられる駆動パルスタイミング発生器から供給される場合における第２の実施の形態による密着イメージセンおよび密着イメージセンサモジュールの構成が示されている。
【００２５】
すなわち、図２に示すように、本第２の実施の形態による密着イメージセンサモジュール基板１ｂには、センサチップ２ａ，２ｂ，２ｃの他に、駆動パルスタイミング発生器１５が実装されている。駆動パルスタイミング発生器１５は、各センサチップ（２ａ，２ｂ，２ｃ）への駆動クロック５と、先頭のセンサチップ２ａへの時系列パルス「ＳＴパルス＋先頭チップ用のＴＯＵＴパルス」６とを発生する。
【００２６】
この構成によっても、第１の実施の形態と同様に、各センサチップの外部入力端子数を１つ減らすことができる。また、各センサチップにＳＴパルスを並列の供給しないで済むので、密着イメージセンサモジュール基板１ｂ上の配線も削減可能となり、密着イメージセンサモジュール基板１ｂの小型化が可能になる。
【００２７】
以下、各センサチップに設けるパルス入出力回路７の構成例について説明する。
【００２８】
（パルス入出力回路７の構成例（その１））
本構成例（その１）では、駆動パルスタイミング発生器は、時系列パルス内のＳＴパルスとＴＯＵＴパルスとをそれらの振幅値を、（ＳＴパルスの振幅）＞（ＴＯＵＴの振幅）と違えて出力するようにし、各センサチップが、入力される時系列パルス内のＳＴパルスとＴＯＵＴパルスとをそれらの振幅値の相違によって識別分離し、次段のセンサチップへＳＴパルスとＴＯＵＴパルスとをそれらの振幅値を違えた時系列パルスとして出力する場合の構成例について説明する。
【００２９】
図３は、図１と図２に示す各センサチップに設けるパルス入出力回路の構成例（その１）で用いる時系列パルス内のＳＴパルスとＴＯＵＴパルスの各振幅値（入力時）の一例を示す図である。図４は、図１と図２に示す各センサチップに設けるパルス入出力回路の構成例（その１）で用いる時系列パルス内のＳＴパルスとＴＯＵＴパルスの各振幅値（出力時）の一例を示す図である。図５は、入出力する時系列パルス内のＳＴパルスとＴＯＵＴパルスの各振幅値が図３と図４に示す関係である場合の各センサチップに設けるパルス入出力回路の構成例（その１）を示す回路図である。図６は、図５に示すパルス入出力回路の動作を説明するタイムチャートである。
【００３０】
図３と図４に示すように、各センサチップに入出力される時系列パルス内のＳＴパルスとＴＯＵＴパルスは、それぞれ、基準値（Ｔｙｐ．）と最小値（Ｍｉｎ．）と最大値（Ｍａｘ．）の３値を有するパルスである。Ｌｏｗレベルの電圧Ｖｏｌは、ＳＴパルスとＴＯＵＴパルスとで共通に、Ｍｉｎ．＝０Ｖ、Ｔｙｐ．＝０Ｖ、Ｍａｘ．＝０．８Ｖである。一方、Ｈｉｇｈレベルの電圧Ｖｉｈは、ＳＴパルスとＴＯＵＴパルスとで異なり、ＳＴパルス＞ＴＯＵＴパルスとなっている。
【００３１】
すなわち、図３において、入力時の時系列パルスでは、ＴＯＵＴパルスのＨｉｇｈレベルの電圧Ｖｉｈは、Ｍｉｎ．＝１．５Ｖ、Ｔｙｐ．＝２．０Ｖ、Ｍａｘ．＝２．５Ｖである。これに対して、ＳＴパルスのＨｉｇｈレベルの電圧Ｖｉｈは、Ｍｉｎ．＝３．５Ｖ、Ｔｙｐ．＝４．０Ｖ、Ｍａｘ．＝４．５Ｖである。
【００３２】
また、図４において、出力時の時系列パルスでは、ＴＯＵＴパルスのＨｉｇｈレベルの電圧Ｖｏｈは、Ｍｉｎ．＝２．０Ｖ、Ｔｙｐ．＝２．５Ｖ、Ｍａｘ．＝３．０Ｖである。これに対して、ＳＴパルスのＨｉｇｈレベルの電圧Ｖｏｈは、Ｍｉｎ．＝４．５Ｖ、Ｔｙｐ．＝５．０Ｖ、Ｍａｘ．＝５．５Ｖである。
【００３３】
なお、ＳＴパルスとＴＯＵＴパルスの各Ｈｉｇｈレベルの電圧は、理想的には等値としてよいが、実際の適用では、チップ間の時系列パルス経路での電圧ドロップを考慮する必要があるので、図３と図４では、出力時のＨｉｇｈレベルの電圧Ｖｏｈが、入力時のＨｉｇｈレベルの電圧Ｖｉｈよりも高い値に定めてある。
【００３４】
次に、図５において、２つの入力バッファ２１，２２と、インバータ２３と、ＡＮＤゲート２４の全体が前記した分離回路８に対応している。そして、ＯＲゲート２５と、出力バッファ２６と、出力バッファ電源電圧切替回路２７と、レギュレータ２８との全体が前記した時系列化回路９に対応している。
【００３５】
２つの入力バッファ２１，２２には、時系列パルス（ＳＴ＋ＴＯＵＴ）ａが並列に入力されるが、図示例では、入力バッファ２２の閾値は、入力バッファ２１の閾値よりも大きくなっている。つまり、入力バッファ２２は、ＴＯＵＴパルスのＨｉｇｈレベル電圧Ｖｉｈ（Ｖｉｈ＝２．０Ｖ）では動作せず、出力をＬｏｗレベルにするが、ＳＴパルスのＨｉｇｈレベル電圧Ｖｉｈ（Ｖｉｈ＝４．０Ｖ）が印加されると、出力をＨｉｇｈレベルにする。一方、入力バッファ２１は、ＴＯＵＴパルスのＨｉｇｈレベル電圧Ｖｉｈ（Ｖｉｈ＝２．０Ｖ）が印加されたときも、ＳＴパルスのＨｉｇｈレベル電圧Ｖｉｈ（Ｖｉｈ＝４．０Ｖ）が印加されたときも、出力をＨｉｇｈレベルにする。
【００３６】
入力バッファ２１の出力は、ＡＮＤゲート２４の一方の入力端子に入力される。入力バッファ２２の出力は、インバータ２３を介してＡＮＤゲート２４の他方の入力端子に入力される。ＡＮＤゲート２４の出力は、ＴＯＵＴ生成用カウンタ１０のカウントスタート端子に入力される。
【００３７】
また、入力バッファ２２の出力は、ＴＯＵＴ生成用カウンタ１０のカウントリセット端子とＯＲゲートの一方の入力端子と出力バッファ電源電圧切替回路２７のトランジスタ２７ａのゲート端子とに入力される。ＴＯＵＴ生成用カウンタ１０の出力は、ＯＲゲートの他方の入力端子に入力される。そして、ＯＲゲートの出力は、出力バッファ２６の入力端子に入力される。出力バッファ２６の電源は、出力バッファ電源電圧切替回路２７とレギュレータ２８とから供給される。
【００３８】
ここで、図５では、入出力時のＳＴパルスとＴＯＵＴパルスのＨｉｇｈレベル電圧は、図３と図４に示す基準値（Ｔｙｐ．）での値を想定して構成してある。つまり、入力時では、ＳＴパルスのＨｉｇｈレベル電圧Ｖｏｈは、４．０Ｖであり、ＴＯＵＴパルスのＨｉｇｈレベル電圧Ｖｏｈは、２．０Ｖである。出力時では、ＳＴパルスのＨｉｇｈレベル電圧Ｖｏｈは、５．０Ｖであり、ＴＯＵＴパルスのＨｉｇｈレベル電圧Ｖｏｈは、２．５Ｖである。
【００３９】
レギュレータ２８は、トランジスタ２８ａと抵抗値Ｒの２つの抵抗器による分圧回路とによって５Ｖ電源から２．５Ｖを生成し、常時その生成した２．５Ｖを出力バッファ２６の電源端子に印加している。一方、出力バッファ電源切替回路２７は、トランジスタ２７ａがオン動作している期間内、５Ｖ電源を出力バッファ２６の電源端子に接続する。これによって、出力バッファ２６は、ＳＴパルスを出力している期間は、５Ｖ電源で動作し、ＴＯＵＴパルスを出力するときは、２．５Ｖ電源で動作する。
【００４０】
図６（１）は、図１と図２に示す先頭のセンサチップ２ａに入力される時系列パルス６を示すが、その時系列パルス６でのＳＴパルスとＴＯＵＴパルスとの順序関係は、まず、大きい振幅値のＳＴパルスが入力され、或る間隔を置いて小さい振幅値のＴＯＵＴパルスが入力される関係である。この順序関係は、２番目以降の各センサチップに入力される時系列パルス１４でのＳＴパルスとＴＯＵＴパルスとの順序関係も同様である。
【００４１】
そうすると、まず、Ｈｉｇｈレベル電圧ＶｉｈがＶｉｈ＝４．０ＶであるＳＴパルスが入力されると、入力バッファ２１，２２は共に出力をＨｉｇｈレベルにする。入力バッファ２２が出力をＨｉｇｈレベルにすると、自チップ内へＳＴパルスが入力され、また、ＴＯＵＴパルス生成カウンタ１０はカウンタリセット端子にＳＴパルスが入力されて、ＳＴパルスがＨｉｇｈレベルである期間内リセットされる。このとき、入力バッファ２１が出力をＨｉｇｈレベルにしているが、インバータ２３は出力をＬｏｗレベルにするので、ＡＮＤゲート２４は出力をＬｏｗレベルにし、駆動クロック５が常時入力されるＴＯＵＴパルス生成カウンタ１０はカウント動作を禁止されている。
【００４２】
同時に、ＳＴパルスがＨｉｇｈレベルである期間内、出力バッファ電源電圧切替回路２７のトランジスタ２７ａがオン動作して出力バッファ２６に５Ｖ電源が供給され、ＯＲゲート２５から出力されるＳＴパルスが出力バッファ２６からＶｏｈ＝５．０ＶのＳＴパルスとして次段のセンサチップへ出力される。
【００４３】
そして、ＳＴパルスの消滅すると、入力バッファ２１，２２は、共に出力をＬｏｗレベルにする。インバータ２３は出力をＨｉｇｈレベルにするので、ＡＮＤゲート２４は出力をＬｏｗレベルに維持し、ＴＯＵＴパルス生成カウンタ１０はリセット状態を維持する。また、出力バッファ電源電圧切替回路２７はトランジスタ２７がオフ動作するので、出力バッファ２６には、５Ｖ電源から切り替わってレギュレータ２８から２．５Ｖが供給される状態になる。
【００４４】
図６（１）に示すように、ＳＴパルスの消滅後、或る間隔おいてＴＯＵＴパルスが入力されると、入力バッファ２１は出力をＨｉｇｈレベルにする。入力バッファ２２は出力をＬｏｗレベルに維持するので、ＡＮＤゲート２４は出力をＨｉｇｈレベルに立ち上げる。これによって、自チップ内へＴＯＵＴパルスが入力され、また、ＴＯＵＴパルス生成カウンタ１０は、駆動クロック５の数をカウントする動作を開始し、一定時間に相当するクロック数をカウントすると、所定パルス幅のＴＯＵＴパルスを出力する。このＴＯＵＴパルスは、ＯＲゲート２５を介して出力バッファ２６に入力され、出力バッファ２６からＶｏｈ＝２．５ＶのＴＯＵＴパルスが次段のセンサチップで出力される。このように、出力バッファ２６から出力される時系列パルスｂは、図６（２）に示すようになり、ＳＴパルスは、入力時とほぼ同タイミングであるが、ＴＯＵＴパルスは、入力時のタイミングから一定時間遅れたタイミングとなる。
【００４５】
図６（２）に示すセンサチップ２ａが出力する時系列パルス１４は、２番目のセンサチップ２ｂの入力となり、センサチップ２ｂから図６（３）に示す時系列パルス１４が出力される。図６（３）に示すようにセンサチップ２ｂから出力される時系列パルス１４も、ＳＴパルスは、入力時とほぼ同タイミングであるが、ＴＯＵＴパルスは、入力時のタイミングから一定時間遅れたタイミングとなっている。センサチップ２ｃ以降においても、同様であり、各センサチップにおいて同タイミングで同期制御が行われ、各チップセンサのそれぞれにおいて適切なタイミングで出力開始動作が行われる。
【００４６】
（パルス入出力回路７の構成例（その２））
本構成例（その２）では、駆動パルスタイミング発生器は、時系列パルス内のＳＴパルスとＴＯＵＴパルスとをそれらのＨｉｇｈ区間長を、（ＳＴパルスのＨｉｇｈ区間長）＞（ＴＯＵＴのＨｉｇｈ区間長）の関係で違えて出力するようにし、各センサチップが、入力される時系列パルス内のＳＴパルスとＴＯＵＴパルスとをそれらのＨｉｇｈ区間長の相違によって識別分離し、次段のセンサチップへＳＴパルスとＴＯＵＴパルスとをそれらのＨｉｇｈ区間長を入力時と同様の関係で違えた時系列パルスとして出力する場合の構成例について説明する。
【００４７】
図７は、図１と図２に示す各センサチップに設けるパルス入出力回路の構成例（その２）を説明するフローチャートである。図８は、図７に示すフローチャートに従って構成したパルス入出力回路の動作を説明するタイムチャートである。
【００４８】
図７において、パルス入力を検出すると（ＳＴ１）、入力パルスのＨｉｇｈ区間長の検出を行い（ＳＴ２）、入力されたパルスのＨｉｇｈ区間が駆動クロックの例えば４カウントを超えて継続するか否かを調べる（ＳＴ３）。
【００４９】
その結果、入力されたパルスのＨｉｇｈ区間が駆動クロックの４カウントを超えて継続する場合は（ＳＴ３：Ｙｅｓ）、入力されたパルスはＳＴパルスと識別し（ＳＴ４）、ＴＯＵＴ生成用カウンタ１０をリセットし（ＳＴ５）、入力されたパルスのＨｉｇｈ区間が駆動クロックの４カウントを超えた時点からＨｉｇｈ区間がネゲートされる時点までの期間内ＳＴパルスを出力し（ＳＴ６）、本手順を終了する。
【００５０】
また、ＳＴ３において、入力されたパルスのＨｉｇｈ区間が駆動クロックの４カウントを超えない場合は（ＳＴ３：Ｎｏ）、入力されたパルスはＴＯＵＴパルスと識別し（ＳＴ７）、ＴＯＵＴ生成用カウンタ１０を起動して駆動クロックのカウントを行い、一定時間に相当するクロック数をカウントすると、次段へのＴＯＵＴパルスを生成して出力し（ＳＴ８）、本手順を終了する。
【００５１】
次に、図８（１）は、図１と図２に示す先頭のセンサチップ２ａに入力される時系列パルス６を示す。先頭のセンサチップ２ａでは、最初に入力されるＨｉｇｈ区間の長いＳＴパルス３１は、その立ち上がり時点から駆動クロック（図８（５））の４カウントを経過した時点で、まだＨｉｇｈレベルであるので、出力するＳＴパルス３２を立ち上げてＨｉｇｈレベルにする。これによって、ＴＯＵＴ生成用カウンタがリセットされる。そして、Ｈｉｇｈレベルに立ち上げたＳＴパルス３２のＨｉｇｈ区間をＳＴパルス３１が立ち下がる時点まで継続し、ＳＴパルス３１の立ち下がり時点でＬｏｗレベルに立ち下げる。このようにＳＴパルス３１のＨｉｇｈ区間から駆動クロック（図８（５））の４カウント分の区間を差し引いたＨｉｇｈ区間長を有するＳＴパルス３２が次段のセンサチップ２ｂに入力される（図８（２））。
【００５２】
そして、先頭のセンサチップ２ａでは、ＳＴパルス３１の消滅後に入力されるＨｉｇｈ区間の短いＴＯＵＴパルス３３は、その立ち上がり時点から駆動クロック（図８（５））の４カウントを経過する前にＨｉｇｈ区間が終了するので、ＴＯＵＴパルス３３の立ち下がり時点でＴＯＵＴ生成用カウンタをスタートさせて駆動クロックのカウントを行い、一定時間に相当するカウント数になると、ＴＯＵＴパルス３３と同じ短パルス幅のＴＯＵＴパルス３４を生成し、次段のセンサチップ２ｂに出力する（図８（２））。
【００５３】
センサチップ２ｂでは、センサチップ２ａの出力（図８（２）を入力として上記と同様の動作が行われ、次段のセンサチップ２ｃに対して、ＳＴパルス３２のＨｉｇｈ区間から駆動クロック（図８（５））の４カウント分の区間を差し引いたＨｉｇｈ区間長を有するＳＴパルス３５が出力され、ＴＯＵＴパルス３４から一定時間経過したＴＯＵＴパルス３６が出力される（図８（３））。
【００５４】
センサチップ２ｃでは、センサチップ２ｂの出力（図８（３）を入力として上記と同様の動作が行われ、次段のセンサチップに対して、ＳＴパルス３５のＨｉｇｈ区間から駆動クロック（図８（５））の４カウント分の区間を差し引いたＨｉｇｈ区間長を有するＳＴパルス３７が出力され、ＴＯＵＴパルス３６から一定時間経過したＴＯＵＴパルス３８が出力される（図８（４）。
【００５５】
ここで、この構成例（その２）では、各センサチップに伝達されるＳＴパルスのＨｉｇｈ区間の終了時点３９は、図８に示すように各センサチップにおいて同一となるようにしている。そのため、先頭のセンサチップ２ａに入力されるＳＴパルス３１のパルス幅は、１ラインの最終センサチップにおいて、必要なＨｉｇｈ区間長のＳＴパルスが得られ、かつ必要なＨｉｇｈ区間長のＴＯＵＴパルスが得られるように定められている。
【００５６】
（パルス入出力回路７の構成例（その３））
本構成例（その３）では、駆動パルスタイミング発生器は時系列パルス内のＳＴパルスとＴＯＵＴパルスとをそれらのパルス数を違えて出力するようにし、各センサチップが、入力される時系列パルス内のＳＴパルスとＴＯＵＴパルスとをそれらのパルス数の相違によって識別分離し、次段のセンサチップへＳＴパルスとＴＯＵＴパルスとをそれらのパルス数を違えた時系列パルスとして出力する場合の構成例について説明する。
【００５７】
図９は、図１と図２に示す各センサチップに設けるパルス入出力回路の構成例（その３）を説明するフローチャートである。図１０は、図９に示すフローチャートに従って構成したパルス入出力回路の動作を説明するタイムチャートである。
【００５８】
図９において、パルス入力を検出すると（ＳＴ１１）、入力パルスの数を検出し（ＳＴ１２）、駆動クロックの例えば４カウントのうちに２パルス以上入力されたか否かを調べる（ＳＴ１３）。
【００５９】
その結果、入力されたパルスが２パルス以上である場合は（ＳＴ１３：Ｙｅｓ）、入力されたパルスはＳＴパルスと識別し（ＳＴ１４）、ＴＯＵＴ生成用カウンタ１０をリセットし（ＳＴ１５）、入力されたパルスと同数のパルスをＳＴパルスとして連続出力し（ＳＴ１６）、本手順を終了する。
【００６０】
また、ＳＴ１３において、入力されたパルスが１つである場合は（ＳＴ１３：Ｎｏ）、入力されたパルスはＴＯＵＴパルスと識別し（ＳＴ１７）、ＴＯＵＴ生成用カウンタ１０を起動して駆動クロックのカウントを行い、一定時間に相当するクロック数をカウントすると、次段へのＴＯＵＴパルスを生成して出力し（ＳＴ１８）、本手順を終了する。
【００６１】
次に、図１０では、ＳＴパルスが最小の２パルスで構成される場合の動作が示されている。図１０（１）は、図１と図２に示す先頭のセンサチップ２ａに入力される時系列パルス６を示す。先頭のセンサチップ２ａでは、最初に入力されるＳＴパルス４１は、その立ち上がり時点から駆動クロック（図１０（５））の４カウント以内に２パルスあるので、ＴＯＵＴ生成用カウンタをリセットするとともに、出力するＳＴパルス４２として連続２パルスを出力する。このように、入力されたＳＴパルス４１と同数のパルス数を有するＳＴパルス４２が次段のセンサチップ２ｂに入力される（図１０（２））。
【００６２】
そして、先頭のセンサチップ２ａでは、ＳＴパルス４１の消滅後に入力されるＴＯＵＴパルス４３は、その立ち上がり時点から駆動クロック（図８（５））の４カウント以内に１パルスであるので、ＴＯＵＴパルス４３の立ち下がり時点でＴＯＵＴ生成用カウンタ１０をスタートさせて駆動クロックのカウントを行い、一定時間に相当するカウント数になると、ＴＯＵＴパルス４３と同じパルス幅のＴＯＵＴパルス４４を生成し、次段のセンサチップ２ｂに出力する（図１０（２））。
【００６３】
センサチップ２ｂでは、センサチップ２ａの出力（図１０（２）を入力として上記と同様の動作が行われ、次段のセンサチップ２ｃに対して、ＳＴパルス４２を検出する駆動クロック（図１０（５））の４カウント時に、ＳＴパルス４５として連続２パルスが出力され、ＴＯＵＴパルス４４から一定時間経過したＴＯＵＴパルス４６が出力される（図１０（３））。
【００６４】
センサチップ２ｃでは、センサチップ２ｂの出力（図１０（３）を入力として上記と同様の動作が行われ、次段のセンサチップに対して、ＳＴパルス４５を検出する駆動クロック（図１０（５））の４カウント時に、ＳＴパルス４７として連続２パルスが出力され、ＴＯＵＴパルス４６から一定時間経過したＴＯＵＴパルス４８が出力される（図１０（４）。
【符号の説明】
【００６５】
１ａ，１ｂ  密着イメージセンサモジュール基板、２ａ，２ｂ，２ｃ  センサチップ（密着イメージセンサ）、３，４  入力端子、５  駆動クロック、６  時系列パルス｛ＳＴパルス＋先頭チップ用のＴＯＵＴパルス｝、７  パルス入出力回路、８  分離回路、９  時系列化回路、１０  ＴＯＵＴ生成用カウンタ、１１  ＳＴパルス、１２，１３  ＴＯＵＴパルス、１４  時系列パルス｛ＳＴパルス＋ＴＯＵＴパルス｝、１５  駆動パルスタイミング発生器、２１，２２  入力バッファ、２３  インバータ、２４  ＡＮＤゲート、２５  ＯＲゲート、２６  出力バッファ、２７  出力バッファ電源電圧切替回路、２８  レギュレータ。
【図１】
2010245633.tif 000003
【図２】
2010245633.tif 000004
【図３】
2010245633.tif 000005
【図４】
2010245633.tif 000006
【図５】
2010245633.tif 000007
【図６】
2010245633.tif 000008
【図７】
2010245633.tif 000009
【図８】
2010245633.tif 000010
【図９】
2010245633.tif 000011
【図１０】
2010245633.tif 000012