(57)【要約】【課題】イントラ予測符号化処理を高速に行うことを課題とする。【解決手段】イントラ予測符号化装置１００は、イントラ予測値がブロック内で一様となるモードであるＤＣ予測モードを固定選択する。また、イントラ予測符号化装置１００は、複数のＡＣ処理部１０および複数のＤＣ処理部２０を有し、処理ブロックのＡＣ成分とＤＣ成分とを分離してイントラ予測符号化を行う。そして、イントラ予測符号化装置１００では、複数のＡＣ処理部がＡＣ成分処理を並列に行い、複数のＤＣ処理部がＤＣ成分処理を並列に行う。【選択図】        図１
2010045690.tif 000002
【特許請求の範囲】
【請求項１】
イントラ予測値がブロック内で一様となるモードを固定選択するイントラ予測モード判定部と、
ブロックのＡＣ成分とＤＣ成分とを分離してイントラ予測符号化を行うイントラ予測符号部と、
を備えることを特徴とする動画像符号化装置。
【請求項２】
前記イントラ予測符号部は、ＡＣ成分処理を行うＡＣ処理部を複数有し、当該複数のＡＣ処理部がＡＣ成分処理を並列に行うことを特徴とする請求項１に記載の動画像符号化装置。
【請求項３】
前記イントラ予測符号部は、ＤＣ成分処理を行うＤＣ処理部を複数有し、当該複数のＤＣ処理部がＤＣ成分処理を並列に行うことを特徴とする請求項１または２に記載の動画像符号化装置。
【請求項４】
前記ＤＣ処理部は、ＤＣＴ演算を行うＤＣＴ演算モジュールを用いて、ＤＣ成分を計算することを特徴とする請求項１〜３のいずれか一つに記載の動画像符号化装置。
【請求項５】
前記ＤＣ処理部は、画素値を加算する加算用モジュールを用いて、ＤＣ成分を計算することを特徴とする請求項１〜３のいずれか一つに記載の動画像符号化装置。
【請求項６】
イントラ予測値がブロック内で一様となるモードを固定選択するイントラ予測モード判定ステップと、
ブロックのＡＣ成分とＤＣ成分とを分離してイントラ予測符号化を行うイントラ予測符号ステップと、
を含んだことを特徴とする動画像符号化方法。
【請求項７】
前記イントラ予測符号ステップは、ＡＣ成分処理を行う複数のＡＣ処理部が、ＡＣ成分処理を並列に行うことを特徴とする請求項６に記載の動画像符号化方法。
【請求項８】
前記イントラ予測符号ステップは、ＤＣ成分処理を行う複数のＤＣ処理部が、ＤＣ成分処理を並列に行うことを特徴とする請求項６または７に記載の動画像符号化方法。
【請求項９】
前記ＤＣ処理部は、ＤＣＴ演算を行うＤＣＴ演算モジュールを用いて、ＤＣ成分を計算することを特徴とする請求項６〜８のいずれか一つに記載の動画像符号化方法。
【請求項１０】
前記ＤＣ処理部は、画素値を加算する加算用モジュールを用いて、ＤＣ成分を計算することを特徴とする請求項６〜８のいずれか一つに記載の動画像符号化方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、イントラ予測符号化を行う動画像符号化装置および動画像符号化方法に関する。
【背景技術】
【０００２】
一般に動画像の情報量は非常に大きく、メディア蓄積やネットワーク伝送をそのままで行うことはコストが非常に高くなる。このため、動画像を可逆もしくは非可逆方式で圧縮符号化する技術開発・標準化が従来から広く行われてきた。その代表例が、ＭＰＥＧ（Ｍｏｖｉｎｇ  Ｐｉｃｔｕｒｅ  Ｅｘｐｅｒｔｓ  Ｇｒｏｕｐ）で標準化されたＭＰＥＧ−１、ＭＰＥＧ−２、ＭＰＥＧ−４、ＭＰＥＧ−４  ＡＶＣ／Ｈ．２６４である。
【０００３】
これらの標準では、フレーム間動き予測符号化を採用している。フレーム間動き予測符号化は、フレーム間で相関度が高い部分を検索し、両者の位置差分（動きベクトル）及び両者の画素値差分（予測誤差）を符号化するものである。
【０００４】
また、ＭＰＥＧ−４  ＡＶＣ／Ｈ．２６４ではフレーム間動き予測符号化に加え、イントラ予測符号化を採用している。イントラ予測符号化は、原画素に対して、同一ピクチャ内のすでに符号化処理を行なった画素（局所復号画素）から作成する予測値（Ｎ×Ｎ予測画素）との差分演算を行い、この差分演算結果を符号化するものである。
【０００５】
具体的には、図７に示すように、符号化対象のＮ×Ｎ画素（ＭＰＥＧ−４  ＡＶＣ／Ｈ．２６４ではＮは４または８）と、Ｎ×Ｎ予測画素との差分演算を行ない、Ｎ×Ｎ予測誤差画素を得ている。そして、得られたＮ×Ｎ予測誤差画素を用いて、符号化画像およびＮ×Ｎ局所復号画素を得ている。
【０００６】
ここで図８〜１０を用いてイントラ予測符号化について説明する。図８では、処理単位であるマクロブロック（輝度成分１６×１６画素）内のブロックの処理順番を示す。同図に示すように、０〜１５の順番で処理が行われる。ここでは各ブロックのサイズが４×４の場合を示している。
【０００７】
次に、Ｎ×Ｎ予測画素の作成方法について図９、図１０を用いて説明する。図９は、Ｎ×Ｎ予測画素の生成に用いる画素を示した図である。図９において、斜線で示した箇所の画素を用いて、Ｎ×Ｎ予測画素を生成する。なお、処理済みブロックは、同一マクロブロック内のブロック、もしくは上下に隣接したマクロブロック中のブロックのいずれかである。
【０００８】
例えば処理対象ブロックが、マクロブロック中の３番目に処理するブロックの場合（図８参照）、処理済みブロックＮ−１とは、同一マクロブロック中の２番目に処理したブロックであり、処理済みブロックＭとは、同一マクロブロック中の１番目に処理したブロックである。また、例えば処理対象ブロックが、マクロブロック中の０番目に処理するブロックの場合、処理済みブロックＮ−１とは、左に隣接するマクロブロック中の５番目に処理したブロックであり、処理済みブロックＭとは、上に隣接するマクロブロック中の１０番目に処理したブロックである。
【０００９】
図１０は、Ｎ×Ｎ予測画素の生成方法の概念を示すものである。ＭＰＥＧ−４  ＡＶＣ／Ｈ．２６４の４×４輝度成分ブロックにおいては、９通りの生成方法（予測モード）がある。この９通りの予測モードのうち、所定の条件に応じて、いずれかが選択される。図１０において、大文字で示す画素がＮ×Ｎ予測画素の生成に用いる画素であり、小文字で示す画素が予測対象の画素である。矢印は、矢印の元の画素値を矢印の先の画素の予測値とすることを意味している。
【００１０】
例えば、モード０（Ｖｅｒｔｉｃａｌ）では、処理ブロックの画素［ａ、ｐ］に対応する予測値は、「画素ａ、ｅ、ｉ、ｍの予測値＝Ａの画素値」、「画素ｂ、ｆ、ｊ、ｎの予測値＝Ｂの画素値」、「画素ｃ、ｇ、ｋ、ｏの予測値＝Ｃの画素値」、「画素ｄ、ｈ、ｌ、ｐの予測値＝Ｄの画素値」となる。
【００１１】
また、イントラ予測符号化を高速化する処理として、例えばＮ個のマクロブロック処理回路を用いて、Ｎマクロブロックラインでのパイプライン処理を行なうものがある（特許文献１参照）。
【００１２】
また、マクロブロック内のブロックの処理順番を変更し、また一部のブロックのイントラ予測モードを制限することで、ブロック単位のイントラ予測モードを決定する処理を行うものがある（特許文献２参照）。
【００１３】
【特許文献１】特開２００７−３１２３４０号公報
【特許文献２】特開２００７−１２４４０９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
ところで、上記した従来の技術では、イントラ予測符号化に用いる予測値が同一ピクチャ内の先に符号化処理が終わったブロックの局所復号値を用いる。このため、先に処理を開始したブロックの符号化処理が完了しないと、次のブロックの符号化処理が開始できないことになる結果、ブロック単位の処理を並列化することが出来ず、符号化処理の高速化を実現することができないという課題があった。
【００１５】
また、上記したＮマクロブロックラインでのパイプライン処理を行う技術では、マクロブロック単位の処理しか並列化しておらず、個々のマクロブロック符号化処理を高速化できないという課題がある。
【００１６】
また、上記したブロック単位のイントラ予測モードを決定する処理を行う技術では、ブロック処理自体の並列化が出来ておらず、マクロブロック符号化処理の大幅な高速化は実現できないという課題がある。
【００１７】
そこで、この発明は、上述した従来技術の課題を解決するためになされたものであり、イントラ予測符号化処理を高速に行うことを目的とする。
【課題を解決するための手段】
【００１８】
上述した課題を解決し、目的を達成するため、この装置は、イントラ予測値がブロック内で一様となるモードを固定選択し、ブロックのＡＣ成分とＤＣ成分とを分離してイントラ予測符号化を行うことを要件とする。
【発明の効果】
【００１９】
開示の装置は、イントラ予測符号化処理を高速に行うことができるという効果を奏する。
【発明を実施するための最良の形態】
【００２０】
以下に添付図面を参照して、この発明に係る動画像符号化装置および動画像符号化方法の実施例を詳細に説明する。
【実施例１】
【００２１】
以下の実施例では、実施例１に係るイントラ予測符号化装置の構成および処理の流れを順に説明し、最後に実施例１による効果を説明する。
【００２２】
［イントラ予測符号化装置の構成］
まず最初に、図１〜図５を用いて、イントラ予測符号化装置１００の構成を説明する。図１は、実施例１に係るイントラ予測符号化装置１００の構成を示すブロック図である。図２は、ＡＣ処理部の構成を示すブロック図である。図３は、ＤＣ処理部の構成を示すブロック図である。図４は、ＤＣ予測モードを固定選択する処理を説明するための図である。図５は、ＡＣ処理およびＤＣ処理の処理タイミングを説明するための図である。
【００２３】
図１に示すように、このイントラ予測符号化装置１００は、イントラ予測モード判定部１１０、イントラ予測符号化部１２０、ＤＣバッファ３０、ＶＬＣ部４０、ＡＣバッファ５０、局所復号画素バッファ６０を備える。以下にこれらの各部の処理を説明する。なお、イントラ予測符号化装置１００では、１６個のＡＣ処理部１０を有し、４個のＤＣ処理部２０を有するが、それぞれその値未満の値の並列処理数でも実現可能である。
【００２４】
イントラ予測モード判定部１１０は、イントラ予測値がブロック内で一様となるモードであるＤＣ予測モードを固定選択する。具体的には、イントラ予測モード判定部１１０は、ＭＰＥＧ−４  ＡＶＣ／Ｈ．２６４で規定されている９つのイントラ予測モードのうち（図１０参照）、ＤＣ予測モード（図１０では、モード２）のみが選択されるように制限する。
【００２５】
ここで、ＤＣ予測モードについて図４を用いて説明する。同図に示すように、ＤＣ予測モードは、処理ブロック全ての予測値が画素Ａ、Ｂ、Ｃ、Ｄ、Ｉ、Ｊ、Ｋ、Ｌの位置にある画素の局所復号値の平均である。
【００２６】
イントラ予測符号化部１２０は、複数のＡＣ処理部１０および複数のＤＣ処理部２０を有し、処理ブロックのＡＣ成分とＤＣ成分とを分離してイントラ予測符号化を行う。
【００２７】
ここで、ＡＣ成分とＤＣ成分との関係について説明する。以下では、ｃ（ｉ、ｊ）、ｐ（ｉ、ｊ）をそれぞれ符号化対象ブロックの画素値４×４行列、および予測値４×４行列とし、Ｃ（ｉ、ｊ）、Ｐ（ｉ、ｊ）をｃ（ｉ、ｊ）、ｐ（ｉ、ｊ）それぞれのＤＣＴ演算結果とする。また、ＤＣＴ演算子をＴ（）と置くと、Ｔ（）が線形であることからＴ（ｃ-ｐ）＝Ｔ（ｃ）-Ｔ（ｐ）＝（Ｃ-Ｐ）となる。
【００２８】
ＤＣモードの場合、Ｐには以下の性質として、「Ｐ（ｉ、ｊ）＝ｘ    （ｉ＝０、ｊ＝０）（ＤＣ成分）」、「Ｐ（ｉ、ｊ）＝０    上記以外」という性質がある。ここで、ｘは、図４のＡ、Ｂ、Ｃ、Ｄ、Ｉ、Ｊ、Ｋ、Ｌの位置にある画素の局所復号値の平均である。
【００２９】
つまり、符号化対象ブロックの画素値４×４行列のＡＣ成分Ｃ（ｉ、ｊ）（ｉ！＝０＆ｊ！＝０）は、予測画素値との差分演算によって影響されないことになる。この事実を元に、ブロックの処理をＡＣ成分とＤＣ成分に分けて行なうこととする。
【００３０】
ここでイントラ予測符号化部１２０が有する複数のＡＣ処理部１０および複数のＤＣ処理部２０の処理を説明する。なお、イントラ予測符号化部１２０では、１６個のＡＣ処理部１０を有し、４個のＤＣ処理部２０を有するが、それぞれその値未満の値の並列処理数でも実現可能である。
【００３１】
各ＡＣ処理部１０は、マクロブロックに含まれる１６個のブロック（各ブロックが４×４画素から構成される）のうちのいずれかのブロックを同時に入力し、ＡＣ成分処理を行う。具体的には、ＡＣ処理部１０は、符号化対象ブロックの画素値４×４行列であるｃ（ｉ、ｊ）に対しＤＣＴ演算を行ないＣ（ｉ、ｊ）を得る。この時、ＤＣ成分Ｃ（０，０）を０にする。
【００３２】
続いて、ＡＣ処理部１０は、Ｃ（ｉ、ｊ）（ＤＣ成分を除く１５個のＡＣ係数）に対し量子化、逆量子化、ＩＤＣＴ演算を行なう。そして、ＡＣ処理部１０は、量子化ＤＣＴ係数（ＡＣ成分のみ）、およびＩＤＣＴ演算結果（ＡＣ成分のみ）を出力する。なお、ＡＣ処理部１０の内部構成については、図２を用いて後述する。
【００３３】
各ＤＣ処理部２０は、ＤＣバッファ３０からブロックのＤＣ成分、ＡＣバッファ５０からブロックのＩＤＣＴ演算結果（ＡＣ成分のみ）、および局所復号画素バッファ６０からブロックのイントラＤＣ予測値生成に用いる局所復号画素が入力され、ＤＣ成分処理を行う。
【００３４】
具体的には、ＤＣ処理部２０は、画素値を加算する加算用モジュールを用いて、ｃ（ｉ、ｊ）の１６画素値を合計して、ＤＣ成分Ｃ（０、０）を得る。この値はｃ（ｉ、ｊ）に対しＤＣＴ演算を行なった時のＣ（０、０）と同値である。
【００３５】
これに並行して、ＤＣ処理部２０は、固定選択しているＤＣ予測モードであることから、Ａ、Ｂ、Ｃ、Ｄ、Ｉ、Ｊ、Ｋ、Ｌの位置にある画素の局所復号値の平均である「ｘ」に１６を乗算して１６ｘを得る。これはＭＰＥＧ−４  ＡＶＣ／Ｈ．２６４のＤＣＴ演算によって１６だけＤＣ値がスケーリングされるためである。
【００３６】
続いて、ＤＣ処理部２０は、Ｃ（０、０）と１６ｘとの減算を行なう。さらに、イントラ予測符号化装置１００は、量子化、逆量子化を行なう。そして、ＤＣ成分イントラ予測誤差の量子化結果をＶＬＣ部４０に出力する。
【００３７】
これに並行して、さらにＤＣ処理部２０は、１６ｘに４を乗算して６４ｘを得る。これは、ＭＰＥＧ−４  ＡＶＣ／Ｈ．２６４の量子化、および逆量子化によって４だけＤＣＴ係数値がスケーリングされるからである。
【００３８】
そして、ＤＣ処理部２０は、６４ｘと逆量子化の結果とを加算する。その後、ＤＣ処理部２０は、ＡＣ成分のＩＤＣＴ演算結果（４×４ベクトル値）の各要素に、加算の結果（スカラー値）を加算し、スケーリング値６４で割って、局所復号画素ｃ‘（ｉ、ｊ）を得て、局所復号画素バッファ６０に出力する。
【００３９】
そして、各ＤＣ処理部２０は、ＤＣ成分イントラ予測誤差の量子化結果をＶＬＣ部４０に出力し、ブロックの局所復号結果を局所復号画素バッファ６０に出力する。なお、ＤＣ処理部２０の内部構成については、図３を用いて後述する。
【００４０】
上記する各ＡＣ処理部１０のＡＣ成分処理は、イントラ予測モードがＤＣ予測モードに限定されているので、イントラ予測値に影響されない。すなわち、イントラ予測時に参照する他のブロックの処理とは関係なく、同時に並列して処理することが可能である。ＡＣ成分処理モジュールをＮ個用意することで、ＡＣ成分処理をＮ倍速で実行可能になる。
【００４１】
一方、ＤＣ成分処理は、イントラ予測時に参照する他のブロックの処理完了を待つ必要があるため、全てのブロックを同時に処理することは出来ない。しかし、イントラＤＣ予測の依存性は隣接する上ブロックおよび左ブロックのみなので、この事実とブロックの処理順番から、ＤＣ成分処理を４個まで同時に並列して４倍速で処理することが可能である。
【００４２】
ＤＣ成分処理を並列する５番目、６番目、９番目、および１０番目に処理するブロックが参照するブロックについて、図８の例を用いて説明する。５番目ブロックでは、４番目ブロックおよび上隣接マクロブロックの１５番目ブロックが参照され、６番目ブロックでは、３番目ブロックおよび４番目ブロックが参照される。また、９番目ブロックでは、８番目ブロックおよび３番目ブロックが参照され、１０番目ブロックでは、左隣接マクロブロックの１５番目ブロックおよび８番目ブロックが参照される。
【００４３】
つまり、５番目、６番目、９番目および１０番目に処理するブロック間には依存関係がなく、３番目、４番目、８番目、上隣接マクロブロックの１５番目および左隣接マクロブロックの１５番目のブロックのＤＣ成分処理が終わっていれば、並列処理が可能である。
【００４４】
さらに、３番目、４番目、８番目のブロック、右上から左下方向の斜め線上に位置するブロック群について、同様のことが言え、ＤＣ成分については４並列処理が可能である。なお、隣接マクロブロックについては、本マクロブロックより先に処理が終わっているものとする。
【００４５】
図１の説明に戻って、ＤＣバッファ３０は、マクロブロックに含まれる１６個のブロックを同時に入力し、それぞれのブロックについて１６個の係数の合計（ＤＣ値）を計算し保存する。そして、ブロックのＤＣ値をＤＣ処理部２０に出力する。
【００４６】
ＶＬＣ（可変長符号化）部４０は、ＡＣ処理部１０の出力である各ブロックの量子化ＤＣＴ係数のＡＣ成分、およびＤＣ処理部２０の出力である各ブロックのＤＣ成分イントラ予測誤差の量子化結果が入力される。そして、ＶＬＣ部４０は、入力された可変長符号化処理を行い、符号化動画像を出力する。
【００４７】
ＡＣバッファ５０は、並列ＡＣ処理部１０の出力であるＩＤＣＴ演算結果（ＡＣ成分のみ）を保存し、ＤＣ処理部２０に出力する。
【００４８】
局所復号画素バッファ６０は、各ブロックの局所復号結果を保存する。また、局所復号画素バッファ６０は、イントラＤＣ予測値の生成に必要な局所復号画素をＤＣ処理部２０に出力する。
【００４９】
ここで、図２を用いてＡＣ処理部１０について詳しく説明する。同図に示すように、ＡＣ処理部１０は、ＤＣＴ演算器１１、量子化器１２、逆量子化器１３、ＩＤＣＴ演算器１４を有する。以下、これらの各部の処理を説明する。
【００５０】
ＤＣＴ演算器１１は、入力４×４画素に対しＤＣＴ演算を行う。ＤＣ成分を０としたＤＣＴ演算結果を量子化器１２に出力する。量子化器１２は、ＤＣ成分以外の１５個のＡＣ成分ＤＣＴ係数を量子化する。
【００５１】
逆量子化器１３は、量子化されたＤＣ成分以外の１５個のＡＣ成分ＤＣＴ係数の逆量子化を行う。ＩＤＣＴ演算器１４は、逆量子化された１５個のＡＣ成分と、係数値０のＤＣ成分とを含むＤＣＴ係数に対してＩＤＣＴ演算を行い、ＤＣ成分を含まない局所復号結果を出力する。
【００５２】
ここで、図３を用いてＤＣ処理部２０について詳しく説明する。同図に示すように、ＤＣ処理部２０は、減算器２１、量子化器２２、逆量子化器２３、加算器２４、乗算器２５、加算器２６、除算器２７、ＤＣ予測器２８を有する。以下、これらの各部の処理を説明する。
【００５３】
減算器２１は、ＤＣ処理部２０に入力されるブロックのＤＣ値に対し、ＤＣ予測器２８から出力されるＤＣ予測値を減算する。量子化器２２は、ＤＣ予測誤差に対し量子化演算を行う。
【００５４】
逆量子化器２３は、量子化ＤＣ予測誤差に対し逆量子化演算を行う。加算器２４は、逆量子化演算を行った量子化ＤＣ予測誤差に対し、乗算器２５から出力されるスケーリングされたＤＣ予測値を加算し、ＤＣ成分の局所復号結果を出力する。
【００５５】
乗算器２５は、ＤＣ予測器２８から出力されるＤＣ予測値に４を乗算する。加算器２６は、ＤＣ処理部２０に入力されるＡＣ成分の局所復号結果（４×４係数）のそれぞれに対し、加算器２４から出力されるＤＣ成分の局所復号結果を加算する。
【００５６】
除算器２７は、加算器２６の出力（４×４係数）のそれぞれに対し、６４の除算を行い、最終的なブロックの局所復号結果を出力する。ＤＣ予測器２８は、ＤＣ処理部２０に入力され、イントラＤＣ予測値生成時に使用される画素を含む上下隣接ブロックの局所復号結果から、ＤＣ予測値を計算する。
【００５７】
ここで、ＤＣ処理およびＡＣ処理の処理タイミングについて、図５を用いて説明する。同図に示すように、矩形内の数値は、各ブロックの番号（ＭＰＥＧ−４  ＡＶＣ／Ｈ．２６４の符号化処理順番）を示す。そして、ＡＣ処理では、上述したように、マクロブロック内の１６ブロック分を同時に並列処理する。
【００５８】
また、ＤＣ処理は、ブロック間の依存関係が無い４ブロック分を同時に並列処理する。マクロブロック内の処理順番（図８参照）、およびブロック間の依存関係（ＤＣ予測では上側隣接ブロックと、左側隣接ブロックのみ、図９参照）から、隣接マクロブロック間で処理を重ねて並列パイプラインの使用効率を１００％にすることが可能である。
【００５９】
［イントラ予測符号化装置による処理］
次に、図６を用いて、実施例１に係るイントラ予測符号化装置１００による処理を説明する。図６は、実施例１に係るイントラ予測符号化装置におけるイントラ予測符号化処理の手順を説明するためのフローチャートである。
【００６０】
同図に示すように、イントラ予測符号化装置１００は、ＡＣ成分処理として、符号化対象ブロックの画素値４×４行列であるｃ（ｉ、ｊ）に対しＤＣＴ演算を行ないＣ（ｉ、ｊ）を得る（ステップＳ１０１）。この時、ＤＣ成分Ｃ（０，０）を０にする。
【００６１】
そして、イントラ予測符号化装置１００は、Ｃ（ｉ、ｊ）（ＤＣ成分を除く１５個のＡＣ係数）に対し量子化（ステップＳ１０２）、逆量子化（ステップＳ１０３）、ＩＤＣＴ演算（ステップＳ１０４）を行なう。
【００６２】
また、イントラ予測符号化装置１００は、ＤＣ成分処理として、ｃ（ｉ、ｊ）の１６画素値を合計して、ＤＣ成分Ｃ（０、０）を得る（ステップＳ１０５）。この値はｃ（ｉ、ｊ）に対しＤＣＴ演算を行なった時のＣ（０、０）と同値である。
【００６３】
これに並行して、イントラ予測符号化装置１００は、固定選択しているＤＣ予測モードであることから、Ａ、Ｂ、Ｃ、Ｄ、Ｉ、Ｊ、Ｋ、Ｌの位置にある画素の局所復号値の平均である「ｘ」を算出する（ステップＳ１０６）。そして、イントラ予測符号化装置１００は、ｘに１６を乗算して１６ｘを得る（ステップＳ１０７）。これはＭＰＥＧ−４  ＡＶＣ／Ｈ．２６４のＤＣＴ演算によって１６だけＤＣ値がスケーリングされるためである。
【００６４】
続いて、イントラ予測符号化装置１００は、Ｃ（０、０）と１６ｘとの減算を行なう（ステップＳ１０８）。さらに、イントラ予測符号化装置１００は、量子化（ステップＳ１０９）、逆量子化（ステップＳ１１０）を行なう。
【００６５】
これに並行して、さらにイントラ予測符号化装置１００は、１６ｘに４を乗算して６４ｘを得る（ステップＳ１１１）。これは、ＭＰＥＧ−４  ＡＶＣ／Ｈ．２６４の量子化、および逆量子化によって４だけＤＣＴ係数値がスケーリングされるからである。
【００６６】
そして、イントラ予測符号化装置１００は、６４ｘとステップＳ１１０における逆量子化の結果とを加算する（ステップＳ１１２）。その後、イントラ予測符号化装置１００は、ＡＣ成分のＩＤＣＴ演算結果（４×４ベクトル値）の各要素に、ステップＳ１１２における加算の結果（スカラー値）を加算し（ステップＳ１１３）、スケーリング値６４で除算して（ステップＳ１１４）、局所復号画素ｃ‘（ｉ、ｊ）を得る。
【００６７】
[実施例１の効果]
上述してきたように、イントラ予測符号化装置１００は、イントラ予測値がブロック内で一様となるＤＣ予測モードを固定選択し、ブロックのＡＣ成分とＤＣ成分とを分離してイントラ予測符号化を行うので、イントラ予測符号化処理を高速に行うことが可能である。
【００６８】
また、実施例１によれば、イントラ予測符号化装置１００は、ＡＣ成分処理を行うＡＣ処理部１０を複数有し、複数のＡＣ処理部１０がＡＣ成分処理を並列に行うので、ＡＣ成分処理が高速化する結果、イントラ予測符号化処理を高速に行うことが可能である。
【００６９】
また、実施例１によれば、イントラ予測符号化装置１００は、ＤＣ成分処理を行うＤＣ処理部２０を複数有し、複数のＤＣ処理部２０がＤＣ成分処理を並列に行うので、ＤＣ成分処理が高速化する結果、イントラ予測符号化処理を高速に行うことが可能である。
【００７０】
また、実施例１によれば、イントラ予測符号化装置１００は、画素値を加算する加算用モジュールを用いて、ＤＣ成分を計算するので、イントラ予測符号化処理を高速に行うことが可能である。
【実施例２】
【００７１】
さて、これまで本発明の実施例について説明したが、本発明は上述した実施例以外にも、種々の異なる形態にて実施されてよいものである。そこで、以下では実施例２として本発明に含まれる他の実施例を説明する。
【００７２】
（１）ＤＣ成分
上記の実施例１では、画素値を加算する加算用モジュールを用いて、ＤＣ成分を計算する場合を説明したが、本発明はこれに限定されるものではなく、ＤＣＴ演算を行うＤＣＴ演算モジュールを用いて、ＤＣ成分を計算してもよい。
【００７３】
（２）システム構成等
また、図示した各装置の各構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各装置の分散・統合の具体的形態は図示のものに限られず、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。例えば、イントラ予測符号化部１２０とイントラ予測モード判定部１１０を統合してもよい。さらに、各装置にて行なわれる各処理機能は、その全部または任意の一部が、ＣＰＵおよび当該ＣＰＵにて解析実行されるプログラムにて実現され、あるいは、ワイヤードロジックによるハードウェアとして実現され得る。
【００７４】
また、本実施例において説明した各処理のうち、自動的におこなわれるものとして説明した処理の全部または一部を手動的におこなうこともでき、あるいは、手動的におこなわれるものとして説明した処理の全部または一部を公知の方法で自動的におこなうこともできる。この他、上記文書中や図面中で示した処理手順、制御手順、具体的名称、各種のデータやパラメータを含む情報については、特記する場合を除いて任意に変更することができる。
【図面の簡単な説明】
【００７５】
【図１】実施例１に係るイントラ予測符号化装置の構成を示すブロック図である。
【図２】ＡＣ処理部の構成を示すブロック図である。
【図３】ＤＣ処理部の構成を示すブロック図である。
【図４】ＤＣ予測モードを固定選択する処理を説明するための図である。
【図５】ＡＣ処理およびＤＣ処理の処理タイミングを説明するための図である。
【図６】実施例１に係るイントラ予測符号化装置におけるイントラ予測符号化処理の手順を説明するためのフローチャートである。
【図７】従来のイントラ予測符号化処理を説明するための図である。
【図８】マクロブロック内のブロック処理順番を示す図である。
【図９】イントラ予測に用いる隣接ブロックの位置関係を示す図である。
【図１０】ＭＰＥＧ−４  ＡＶＣ／Ｈ．２６４のイントラ予測モードを説明するための図である。
【符号の説明】
【００７６】
１０  ＡＣ処理部
１１  ＤＣＴ演算部
１２  量子化器
１３  逆量子化器
１４  ＩＤＣＴ演算器
２０  ＤＣ処理部
２１  減算器
２２  量子化器
２３  逆量子化器
２４  加算器
２５  乗算器
２６  加算器
２７  除算器
２８  ＤＣ予測器
３０  ＤＣバッファ
４０  ＶＬＣ部
５０  ＡＣバッファ
６０  局所復号画素バッファ
１００  イントラ予測符号化装置
【図１】
2010045690.tif 000003
【図２】
2010045690.tif 000004
【図３】
2010045690.tif 000005
【図４】
2010045690.tif 000006
【図５】
2010045690.tif 000007
【図６】
2010045690.tif 000008
【図７】
2010045690.tif 000009
【図８】
2010045690.tif 000010
【図９】
2010045690.tif 000011
【図１０】
2010045690.tif 000012