(57)【要約】【課題】入力信号電圧の許容範囲が広く、異なる入力信号電圧に対応可能であり、且つ簡単な構成で安価な入力インターフェイス回路を提供する。【解決手段】電源（ＶＣＣ）端子と接地（ＧＮＤ）端子の間でＰチャネルＭＯＳトランジスタＭ１とＮチャネルＭＯＳトランジスタＭ２が直列接続されたＣＭＯＳインバータＣ１を有してなる入力インターフェイス回路Ｉ１であって、ＮチャネルＭＯＳトランジスタＭ２のゲート端子を入力端子とし、ＰチャネルＭＯＳトランジスタＭ１のゲート端子とＮチャネルＭＯＳトランジスタＭ２のゲート端子の間に、閾値電圧を有する半導体素子Ｌ１が接続され、ＰチャネルＭＯＳトランジスタＭ１のゲート端子の電位が、前記閾値電圧だけ、ＮチャネルＭＯＳトランジスタＭ２のゲート端子の電位より高くなるように構成されてなる入力インターフェイス回路Ｉ１とする。【選択図】図１
2010010963.tif 000002
【特許請求の範囲】
【請求項１】
電源端子と接地端子の間でＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタが直列接続されたＣＭＯＳインバータを有してなる入力インターフェイス回路であって、
前記ＮチャネルＭＯＳトランジスタのゲート端子を、該入力インターフェイス回路の入力端子とし、
前記ＰチャネルＭＯＳトランジスタのゲート端子と前記ＮチャネルＭＯＳトランジスタのゲート端子の間に、閾値電圧を有する半導体素子が接続され、
ＰチャネルＭＯＳトランジスタのゲート端子の電位が、前記閾値電圧だけ、ＮチャネルＭＯＳトランジスタのゲート端子の電位より高くなるように構成されてなることを特徴とする入力インターフェイス回路。
【請求項２】
前記ＰチャネルＭＯＳトランジスタのゲート端子と前記電源端子の間に、抵抗が接続されてなることを特徴とする請求項１に記載の入力インターフェイス回路。
【請求項３】
前記半導体素子が、直列接続された複数個の素子で構成されてなることを特徴とする請求項１または２に記載の入力インターフェイス回路。
【請求項４】
前記半導体素子が、並列接続された複数個の素子で構成されてなることを特徴とする請求項１または２に記載の入力インターフェイス回路。
【請求項５】
前記半導体素子が、ＰチャネルＭＯＳトランジスタ素子からなり、
該ＰチャネルＭＯＳトランジスタ素子のゲート端子が、前記ＣＭＯＳインバータを構成するＮチャネルＭＯＳトランジスタのゲート端子に接続されてなることを特徴とする請求項１乃至４のいずれか一項に記載の入力インターフェイス回路。
【請求項６】
前記半導体素子が、ＮチャネルＭＯＳトランジスタ素子からなり、
該ＮチャネルＭＯＳトランジスタ素子のゲート端子が、前記ＣＭＯＳインバータを構成するＰチャネルＭＯＳトランジスタのゲート端子に接続されてなることを特徴とする請求項１乃至４のいずれか一項に記載の入力インターフェイス回路。
【請求項７】
前記半導体素子が、ダイオード素子からなり、
該ダイオード素子のカソード端子が、前記ＣＭＯＳインバータを構成するＰチャネルＭＯＳトランジスタのゲート端子に接続され、
該ダイオード素子のアノード端子が、前記ＣＭＯＳインバータを構成するＮチャネルＭＯＳトランジスタのゲート端子に接続されてなることを特徴とする請求項１乃至４のいずれか一項に記載の入力インターフェイス回路。
【請求項８】
前記入力インターフェイス回路が、
ＣＡＮトランシーバと制御マイコンを有する車載用の電子制御装置において、前記制御マイコンに接続する前記ＣＡＮトランシーバに用いられてなることを特徴とする請求項１乃至７のいずれか一項に記載の入力インターフェイス回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源端子と接地端子の間でＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタが直列接続されたＣＭＯＳインバータを有してなる、入力インターフェイス回路
に関する。
【背景技術】
【０００２】
自動車には、車載機器を制御するために多数の電子制御装置（所謂ＥＣＵ、Electronic Control Unit）が搭載されており、これら電子制御装置は、制御データを共有して車両を統合制御するために、ＣＡＮ（Controller Area Network）等の通信バスを介して、互いにデータ通信可能に接続されている（例えば、特許文献１，２参照）。
【０００３】
図７は、上記ＣＡＮ通信による車載機器のネットワーク１００を模式的に示した図である。
【０００４】
図７に示すように、ＣＡＮ通信によるネットワーク１００は、２本のバスライン（差動通信線路）１０ａ，１０ｂを用いた差動通信ネットワークで、車両に搭載される各種電子制御装置（ノード）１１〜１４が並列にバス接続されたネットワークである。ノード１１〜１４は、例えば車両の状態を検出するセンサからの情報に基づいてアクチュエータをコントロールするＥＣＵからなり、それぞれ他のノードと通信するためのＣＡＮトランシーバＴ１０を有している。ＣＡＮトランシーバＴ１０には、それぞれ、制御マイコンＭ１１〜Ｍ１４からの出力信号あるいは他のノードからの入力信号を通信プロトコルに従って送信データや受信データに変換する回路が設けられている。
【特許文献１】特開２００７−２４３３１７号公報
【特許文献２】特表２００６−５２１０５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図７に示すネットワーク１００では、上述したように、ＣＡＮトランシーバＴ１０を介して入出力信号が変換され、異なるノード１１〜１４の制御マイコンＭ１１〜Ｍ１４間でデータ通信可能が可能となっている。
【０００６】
ここで、従来のＣＡＮ通信を構成しているネットワーク機器では、マイコンもＣＡＮトランシーバも、信号電圧５Ｖ系が一般的に使われてきた。しかしながら、近年のマイコンの低電圧化に伴い、図７のネットワーク１００に示すように、５Ｖ系のマイコンＭ１３，Ｍ１４と３Ｖ系のマイコンＭ１１，Ｍ１２が、ネットワーク内に混在するようになってきている。一方、各ノード１１〜１４のＣＡＮトランシーバＴ１０については、汎用部品であるため、全て５Ｖ系である。従って、ノード１１，１２においては、マイコンＭ１１，Ｍ１２の３Ｖの信号電圧が、信号電圧５Ｖで設計されたＣＡＮトランシーバＴ１０に入力されることとなる。このため、以下に示すような問題が発生する。
【０００７】
図８は、マイコンに接続するＣＡＮトランシーバＴ１０の従来の代表的な入力インターフェイス回路Ｉ９を示した図である。
【０００８】
図８において破線で囲った入力インターフェイス回路Ｉ９は、電源端子と接地端子の間でＰチャネルＭＯＳトランジスタＭ１とＮチャネルＭＯＳトランジスタＭ２が直列接続されたＣＭＯＳインバータＣ１を有してなる入力インターフェイス回路である。ＰチャネルＭＯＳトランジスタＭ１のゲート端子とＮチャネルＭＯＳトランジスタＭ２のゲート端子は共通接続されており、該共通接続されたゲート端子が入力インターフェイス回路Ｉ９の入力端子となっている。尚、抵抗Ｒ１は、プルアップ抵抗であり、ＣＭＯＳインバータＣ１の後段には、バッファリングのためのＣＭＯＳインバータＣ２が接続されている。
【０００９】
図８のＣＡＮトランシーバＴ１０は、前述したように５Ｖ系で設計されているため、入力インターフェイス回路Ｉ９への入力信号電圧は、本来、電源電圧ＶＣＣと同じ５Ｖレベルでなければならない。しかしながら、前述したようにマイコンＭ１１が３Ｖ系で設計されているため、入力インターフェイス回路Ｉ９には、３Ｖの信号電圧が入力される。この３Ｖの入力信号電圧は、ＣＭＯＳトランジスタＣ１の入力閾値電圧１／２ＶＣＣである２．５Ｖに近い値であり、従って、本来の設計値に対して閾値電圧に対する余裕度が非常に小さい状態で使用されることとなる。このため、誤動作が起き易い状態にある。また、Ｈｉの入力信号状態であっても、図中に点線矢印で示した回り込み電流Ｉｓが、プルアップ抵抗Ｒ１を介してマイコンＭ１１に流れてしまう。
【００１０】
マイコンとＣＡＮトランシーバに限らず、近年、図７に示したような異電圧動作ＩＣ間での信号授受は珍しくない。従って、図８で説明した問題を解消するため、出力側のＩＣ内で電圧を昇圧（或は降圧）させて信号の授受を行っている場合が多い。例えば、３Ｖ系マイコンとドライバＩＣの場合、マイコンのインターフェイス（Ｉ／Ｆ）部で３Ｖから５Ｖへ電圧変換され、ドライバＩＣへは０Ｖ−５Ｖの信号が入力されている。しかしながら、例えばドライバＩＣが３Ｖ化した場合には同時にマイコンのＩ／Ｆ部回路も変更する必要があり、結果として両ＩＣの変更となり、開発費と工数がかさむこととなる。
【００１１】
そこで本発明は、電源端子と接地端子の間でＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタが直列接続されたＣＭＯＳインバータを有してなる入力インターフェイス回路であって、入力信号電圧の許容範囲が広く、異なる入力信号電圧に対応可能であり、且つ簡単な構成で安価な入力インターフェイス回路を提供することを目的としている。
【課題を解決するための手段】
【００１２】
請求項１に記載の入力インターフェイス回路は、電源端子と接地端子の間でＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタが直列接続されたＣＭＯＳインバータを有してなる入力インターフェイス回路であって、前記ＮチャネルＭＯＳトランジスタのゲート端子を、該入力インターフェイス回路の入力端子とし、前記ＰチャネルＭＯＳトランジスタのゲート端子と前記ＮチャネルＭＯＳトランジスタのゲート端子の間に、閾値電圧を有する半導体素子が接続され、ＰチャネルＭＯＳトランジスタのゲート端子の電位が、前記閾値電圧だけ、ＮチャネルＭＯＳトランジスタのゲート端子の電位より高くなるように構成されてなることを特徴としている。
【００１３】
ＣＭＯＳインバータを有してなる従来の入力インターフェイス回路では、電源端子と接地端子の間で直列されたＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタのゲート端子が、該入力インターフェイス回路の入力端子となっていた。従って、電源電位をＶＣＣとすると、該入力インターフェイス回路（ＣＭＯＳインバータ）の入力閾値電圧は１／２ＶＣＣ付近となり、入力端子に電源電位ＶＣＣと同じ入力信号電圧を入力することで、ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタを切り替えてＯＮ・ＯＦＦさせていた。このため、従来の入力インターフェイス回路では、入力信号電圧が電源電位ＶＣＣより低くなると、入力閾値電圧である１／２ＶＣＣに近づき、ＰチャネルＭＯＳトランジスタのＯＮ・ＯＦＦの切り替えの余裕度が小さくなって、誤動作が起き易くなる。
【００１４】
これに対して、上記請求項１に記載の入力インターフェイス回路は、ＣＭＯＳインバータを構成するＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタが電源端子と接地端子の間で直列される点で、従来と同様である。しかしながら、上記入力インターフェイス回路では、従来と異なり、ＰチャネルＭＯＳトランジスタのゲート端子とＮチャネルＭＯＳトランジスタのゲート端子の間に、閾値電圧を有する半導体素子が接続される。そして、ＰチャネルＭＯＳトランジスタのゲート端子の電位が、閾値電圧だけ、ＮチャネルＭＯＳトランジスタのゲート端子の電位より高くなるように構成される。
【００１５】
上記入力インターフェイス回路においては、ＣＭＯＳインバータを構成するＮチャネルＭＯＳトランジスタのゲート端子が該入力インターフェイス回路の入力端子となっており、該ＮチャネルＭＯＳトランジスタは、入力端子にかかる入力信号電圧で、従来と同様にＯＮ・ＯＦＦする。一方、ＣＭＯＳインバータのもう一方の構成要素であるＰチャネルＭＯＳトランジスタは、上記構成によってゲート端子の電位が前記半導体素子の閾値電圧だけ高くなる。このため、入力端子の入力信号電圧が規定の電源電位ＶＣＣより低い場合であっても、前記半導体素子の閾値電圧だけレベルシフトさせて、ＰチャネルＭＯＳトランジスタのゲート端子の電位を規定の入力信号電圧に近づけることができる。この効果は、視点を変えれば、半導体素子を挿入していない従来の入力インターフェイス回路に較べて、全体としてのＣＭＯＳインバータの入力閾値電圧が下げられたと言うこともできる。これによって、規定電圧より低い入力信号電圧で動作させる場合であっても、従来に較べてＰチャネルＭＯＳトランジスタのＯＮ・ＯＦＦの切り替えの余裕度を確保することができるため、誤動作を防止することができる。
【００１６】
また、上記入力インターフェイス回路は、ＰチャネルＭＯＳトランジスタのゲート電位のレベルシフト素子として閾値電圧を有する半導体素子を用いることで、例えば抵抗素子を用いる場合に較べて、入力端子への回り込み電流を抑制することができる。
【００１７】
上記入力インターフェイス回路は、従来の入力インターフェイス回路に閾値電圧を有する半導体素子を追加するだけで構成することができる。従って、入力信号電圧が規定の電源電位ＶＣＣより低い場合に対応するため、例えば信号電圧の変換回路を追加するのに較べて、製造コストの増大を抑制することができる。
【００１８】
以上のようにして、上記入力インターフェイス回路は、電源端子と接地端子の間でＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタが直列接続されたＣＭＯＳインバータを有してなる入力インターフェイス回路であって、入力信号電圧の許容範囲が広く、異なる入力信号電圧に対応可能であり、且つ簡単な構成で安価な入力インターフェイス回路とすることができる。
【００１９】
上記入力インターフェイス回路においては、請求項２に記載のように、抵抗が、前記ＰチャネルＭＯＳトランジスタのゲート端子と前記電源端子の間に接続されてなることが好ましい。
【００２０】
該抵抗は、プルアップ抵抗として機能する。これによって、ＣＭＯＳインバータを構成するＰチャネルＭＯＳトランジスタのゲート電位が固定されるため、回路動作を安定化することができる。
【００２１】
上記入力インターフェイス回路においては、請求項３に記載のように、前記半導体素子を、直列接続された複数個の素子で構成するようにしてもよい。これによれば、各素子の閾値電圧の和が該半導体素子の閾値電圧となるため、１個の素子で構成する場合に較べて、全体として大きな閾値電圧を得ることができる。
【００２２】
また、請求項４に記載のように、前記半導体素子を、並列接続された複数個の素子で構成するようにしてもよい。これによれば、全体としての閾値電圧が該半導体素子を構成する個々の素子の閾値電圧より小さくなるため、微細な閾値電圧の設定が可能となる。
【００２３】
上記入力インターフェイス回路における前記半導体素子は、例えば請求項５に記載のように、ＰチャネルＭＯＳトランジスタ素子を採用することができ、該ＰチャネルＭＯＳトランジスタ素子のゲート端子が、前記ＣＭＯＳインバータを構成するＮチャネルＭＯＳトランジスタのゲート端子に接続されてなるように構成する。これによって、該ＰチャネルＭＯＳトランジスタ素子のゲート−ソース間の閾値電圧を、前述したＣＭＯＳインバータを構成するＰチャネルＭＯＳトランジスタのゲート電位のレベルシフトに利用することができる。
【００２４】
同様に、請求項６に記載のように、前記半導体素子としてＮチャネルＭＯＳトランジスタ素子を採用し、該ＮチャネルＭＯＳトランジスタ素子のゲート端子が、前記ＣＭＯＳインバータを構成するＰチャネルＭＯＳトランジスタのゲート端子に接続されてなるように構成してもよい。これによって、該ＮチャネルＭＯＳトランジスタ素子のゲート−ソース間の閾値電圧を、前述したＣＭＯＳインバータを構成するＰチャネルＭＯＳトランジスタのゲート電位のレベルシフトに利用することができる。
【００２５】
尚、前記半導体素子としてＰチャネルＭＯＳトランジスタ素子またはＮチャネルＭＯＳトランジスタ素子を採用する場合には、ＣＭＯＳインバータを構成するＰチャネルＭＯＳトランジスタおよびＮチャネルＭＯＳトランジスタと同じ種類の素子であるため、温度特性も同様である。このため、前記半導体素子として他の種類の素子を採用する場合に較べて、該入力インターフェイス回路（ＣＭＯＳインバータ）の温度依存性を抑制することができる。また、前記半導体素子として採用するＰチャネルＭＯＳトランジスタ素子およびＮチャネルＭＯＳトランジスタ素子は上記接続によって常時ＯＮの動作状態となっているが、前述したように、例えば抵抗素子を用いる場合に較べて入力端子への回り込み電流を抑制することが可能である。
【００２６】
上記入力インターフェイス回路における前記半導体素子は、例えば請求項７に記載のように、ダイオード素子を採用することもでき、該ダイオード素子のカソード端子が、前記ＣＭＯＳインバータを構成するＰチャネルＭＯＳトランジスタのゲート端子に接続され、該ダイオード素子のアノード端子が、前記ＣＭＯＳインバータを構成するＮチャネルＭＯＳトランジスタのゲート端子に接続されてなるように構成する。これによって、該ダイオード素子のアノード−カソード間の閾値電圧を、前述したＣＭＯＳインバータを構成するＰチャネルＭＯＳトランジスタのゲート電位のレベルシフトに利用することができる。尚、前記半導体素子としてダイオード素子を採用する場合には、上記半導体素子としてＰチャネルＭＯＳトランジスタ素子またはＮチャネルＭＯＳトランジスタ素子を採用する場合に較べて、入力端子への回り込み電流をより低減することができる。
【００２７】
以上のようにして、上記入力インターフェイス回路は、電源端子と接地端子の間でＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタが直列接続されたＣＭＯＳインバータを有してなる入力インターフェイス回路であって、入力信号電圧の許容範囲が広く、異なる入力信号電圧に対応可能であり、且つ簡単な構成で安価な入力インターフェイス回路となっている。
【００２８】
従って、上記入力インターフェイス回路は、請求項８に記載のように、ＣＡＮトランシーバと制御マイコンを有する車載用の電子制御装置において、前記制御マイコンに接続する前記ＣＡＮトランシーバに用いられて好適である。これによって、３Ｖ系と５Ｖ系の制御マイコンが混在する車載用の電子制御装置のネットワークであっても、各電子制御装置の安定動作を低コストで実現することができる。
【発明を実施するための最良の形態】
【００２９】
以下、本発明を実施するための最良の形態を、図に基づいて説明する。
【００３０】
図１は、本発明の一例で、入力インターフェイス回路Ｉ１を示す図である。尚、以下に例示する各入力インターフェイス回路において、図８に示した入力インターフェイス回路Ｉ９と同様の部分については、同じ符号を付した。
【００３１】
図１に示す入力インターフェイス回路Ｉ１は、電源（ＶＣＣ）端子と接地（ＧＮＤ）端子の間でＰチャネルＭＯＳトランジスタＭ１とＮチャネルＭＯＳトランジスタＭ２が直列接続されたＣＭＯＳインバータＣ１を有してなる入力インターフェイス回路である。入力インターフェイス回路Ｉ１は、ＮチャネルＭＯＳトランジスタＭ２のゲート端子を入力端子としている。
【００３２】
また、ＣＭＯＳインバータＣ１を構成するＰチャネルＭＯＳトランジスタＭ１のゲート（Ｇ）端子とＮチャネルＭＯＳトランジスタＭ２のゲート（Ｇ）端子の間には、閾値電圧を有する半導体素子として、ＰチャネルＭＯＳトランジスタ素子Ｌ１が接続されている。該ＰチャネルＭＯＳトランジスタ素子Ｌ１のゲート端子は、ＣＭＯＳインバータＣ１を構成するＮチャネルＭＯＳトランジスタＭ２のゲート端子に接続されている。従って、入力インターフェイス回路Ｉ１では、ＣＭＯＳインバータＣ１を構成するＰチャネルＭＯＳトランジスタＭ１のゲート端子の電位が、ＰチャネルＭＯＳトランジスタ素子Ｌ１のゲート−ソース間の閾値電圧Ｖｔだけ、ＮチャネルＭＯＳトランジスタＭ２のゲート端子の電位より高くなるように構成されている。
【００３３】
図８に示した従来の入力インターフェイス回路Ｉ９では、電源端子と接地端子の間で直列されたＰチャネルＭＯＳトランジスタＭ１とＮチャネルＭＯＳトランジスタＭ２の共通接続されたゲート端子が、該入力インターフェイス回路Ｉ９の入力端子となっていた。従って、電源電位をＶＣＣとすると、該入力インターフェイス回路Ｉ９（ＣＭＯＳインバータＣ１）の入力閾値電圧は１／２ＶＣＣ付近となり、入力端子に電源電位ＶＣＣと同じ入力信号電圧を入力することで、ＰチャネルＭＯＳトランジスタＭ１とＮチャネルＭＯＳトランジスタＭ２を切り替えてＯＮ・ＯＦＦさせていた。このため、従来の入力インターフェイス回路Ｉ９では、入力信号電圧が電源電位ＶＣＣより低くなると、入力閾値電圧である１／２ＶＣＣに近づき、ＰチャネルＭＯＳトランジスタＭ１のＯＮ・ＯＦＦの切り替えの余裕度が小さくなって、誤動作が起き易くなっていた。
【００３４】
これに対して、図１に示す入力インターフェイス回路Ｉ１は、ＣＭＯＳインバータＣ１を構成するＰチャネルＭＯＳトランジスタＭ１とＮチャネルＭＯＳトランジスタＭ２が電源（ＶＣＣ）端子と接地（ＧＮＤ）端子の間で直列される点で、従来と同様である。しかしながら、入力インターフェイス回路Ｉ１では、従来と異なり、ＰチャネルＭＯＳトランジスタＭ１のゲート端子とＮチャネルＭＯＳトランジスタＭ２のゲート端子の間に、閾値電圧を有する半導体素子として、ＰチャネルＭＯＳトランジスタ素子Ｌ１が接続されている。そして、ＣＭＯＳインバータＣ１を構成するＰチャネルＭＯＳトランジスタＭ１のゲート端子の電位が、閾値電圧だけ、ＮチャネルＭＯＳトランジスタＭ２のゲート端子の電位より高くなるように構成されている。
【００３５】
図１の入力インターフェイス回路Ｉ１においては、ＣＭＯＳインバータＣ１を構成するＮチャネルＭＯＳトランジスタＭ２のゲート端子が該入力インターフェイス回路Ｉ１の入力端子となっており、ＮチャネルＭＯＳトランジスタＭ２は、入力端子にかかる入力信号電圧で、図８に示した従来の入力インターフェイス回路Ｉ９の場合と同様にＯＮ・ＯＦＦする。一方、ＣＭＯＳインバータＣ１のもう一方の構成要素であるＰチャネルＭＯＳトランジスタＭ１は、上記構成によってゲート端子の電位がＰチャネルＭＯＳトランジスタ素子Ｌ１の閾値電圧Ｖｔだけ高くなる。このため、入力端子の入力信号電圧が規定の電源電位ＶＣＣより低い場合であっても、ＰチャネルＭＯＳトランジスタ素子Ｌ１の閾値電圧Ｖｔだけレベルシフトさせて、ＰチャネルＭＯＳトランジスタＭ１のゲート端子の電位を規定の入力信号電圧に近づけることができる。この効果は、視点を変えれば、ＰチャネルＭＯＳトランジスタ素子Ｌ１を挿入していない従来の入力インターフェイス回路Ｉ９に較べて、ＣＭＯＳインバータＣ１の全体としての入力閾値電圧が下げられたと言うこともできる。これによって、規定電圧より低い入力信号電圧で動作させる場合であっても、従来の入力インターフェイス回路Ｉ９の場合に較べてＰチャネルＭＯＳトランジスタＭ１のＯＮ・ＯＦＦの切り替えの余裕度を確保することができるため、誤動作を防止することができる。
【００３６】
より具体的に説明すると、電源電位ＶＣＣを５Ｖとし、マイコンＭ１１からの入力信号電圧Ｖｉｎが３Ｖの場合を想定すると、図１の入力インターフェイス回路Ｉ１は、以下のように動作する。尚、ＰチャネルＭＯＳトランジスタ素子Ｌ１の閾値電圧Ｖｔは、一般的に１〜１．１Ｖである。
【００３７】
入力“ＩＮ”が０Ｖの時は、ＮチャネルＭＯＳトランジスタＭ２はＯＦＦ、ＰチャネルＭＯＳトランジスタＭ１はＯＮとなり、出力“ＯＵＴ”は０Ｖ出力となる。入力“ＩＮ”が３Ｖ（Ｈレベル）の時は、ＮチャネルＭＯＳトランジスタＭ２はＯＮ、ＰチャネルＭＯＳトランジスタＭ１のゲート電位は、（Ｖｉｎ＋Ｖｔ）で４〜４．１Ｖとなり、電源電位ＶＣＣとの電位差が０．９〜１Ｖとなる。このＰチャネルＭＯＳトランジスタＭ１のゲート電位と電源電位ＶＣＣの電位差がＰチャネルＭＯＳトランジスタＭ１の閾値電圧Ｖｔ以下であればＰチャネルＭＯＳトランジスタＭ１はＯＦＦとなるため、出力“ＯＵＴ”には電源電位ＶＣＣの５Ｖが出力される。尚、ＰチャネルＭＯＳトランジスタＭ１のゲート端子とＮチャネルＭＯＳトランジスタＭ２のゲート端子の間に接続される半導体素子の閾値電圧Ｖｔは、後述するように適宜設定可能であり、従ってＰチャネルＭＯＳトランジスタＭ１のゲート電位と電源電位ＶＣＣの電位差も適宜設定可能である。一方、図８に示した従来の入力インターフェイス回路Ｉ９では、入力“ＩＮ”が３Ｖの時、ＰチャネルＭＯＳトランジスタＭ１のゲート電位も３Ｖで、電源電位ＶＣＣとの電位差が２Ｖとなる。従って、ＮチャネルＭＯＳトランジスタＭ２だけでなく、ＰチャネルＭＯＳトランジスタＭ１もＯＮとなり、誤動作してしまう。尚、図１の入力インターフェイス回路Ｉ１は、３Ｖ系の入力信号電圧だけでなく、電源電位ＶＣＣと同じ正規の５Ｖ系の入力信号電圧で動作できることは言うまでもない。従って、図１の入力インターフェイス回路Ｉ１は、３Ｖ系および５Ｖ系のマイコンのそれぞれからの出力信号を入力信号として扱うことのできる、広い入力信号電圧範囲の入力インターフェイス回路となっている。
【００３８】
図１に示す入力インターフェイス回路Ｉ１は、図８に示した入力インターフェイス回路Ｉ９と同様に、抵抗Ｒ１が、ＰチャネルＭＯＳトランジスタＭ１のゲート端子と電源（ＶＣＣ）端子の間に接続されている。この抵抗Ｒ１はプルアップ抵抗として機能し、これによってＣＭＯＳインバータＣ１を構成するＰチャネルＭＯＳトランジスタＭ１のゲート電位が固定されるため、回路動作を安定化させることができる。
【００３９】
図１に示す入力インターフェイス回路Ｉ１は、図８に示した従来の入力インターフェイス回路Ｉ９と較べて、入力端子への回り込み電流を抑制することが可能である。より具体的に説明すると、図８に示した従来の入力インターフェイス回路Ｉ９では、（ＶＣＣ−Ｖｉｎ）／Ｒ１の回り込み電流Ｉｓが発生する。例えば、Ｒ１＝３０ｋΩの場合、回り込み電流Ｉｓは６６μＡ程度となる。一方、図１に示す入力インターフェイス回路Ｉ１では、（ＶＣＣ−Ｖｉｎ−Ｖｔ）／Ｒ１の回り込み電流となり、Ｒ１＝３０ｋΩの場合、２０μＡ程度である。また、図１の入力インターフェイス回路Ｉ１では、ＰチャネルＭＯＳトランジスタＭ１のゲート電位のレベルシフト素子として閾値電圧を有する半導体素子（ＰチャネルＭＯＳトランジスタＭ１）を用いており、例えば抵抗素子を用いる場合に較べても、入力端子への回り込み電流を抑制することができる。
【００４０】
図１の入力インターフェイス回路Ｉ１は、図８に示した従来の入力インターフェイス回路Ｉ９に、閾値電圧を有する半導体素子（ＰチャネルＭＯＳトランジスタＭ１）を追加するだけで構成することができる。従って、入力信号電圧が規定の電源電位ＶＣＣより低い場合に対応するため、例えば信号電圧の変換回路を追加するのに較べて、製造コストの増大を抑制することができる。
【００４１】
以上のようにして、図１に示す入力インターフェイス回路Ｉ１は、電源（ＶＣＣ）端子と接地（ＧＮＤ）端子の間でＰチャネルＭＯＳトランジスタＭ１とＮチャネルＭＯＳトランジスタＭ２が直列接続されたＣＭＯＳインバータＣ１を有してなる入力インターフェイス回路であって、入力信号電圧の許容範囲が広く、異なる入力信号電圧に対応可能であり、且つ簡単な構成で安価な入力インターフェイス回路とすることができる。
【００４２】
図２は、別の例で、入力インターフェイス回路Ｉ２を示す図である。
【００４３】
図１の入力インターフェイス回路Ｉ１では、閾値電圧を有する半導体素子として、ＰチャネルＭＯＳトランジスタ素子Ｌ１が採用され、ＰチャネルＭＯＳトランジスタＭ１とＮチャネルＭＯＳトランジスタＭ２の２つのゲート（Ｇ）端子の間に接続されていた。そして、該ＰチャネルＭＯＳトランジスタ素子Ｌ１のゲート端子が、ＮチャネルＭＯＳトランジスタＭ２のゲート端子に接続されていた。
【００４４】
これに対して、図２の入力インターフェイス回路Ｉ２では、閾値電圧を有する半導体素子としてＮチャネルＭＯＳトランジスタ素子Ｌ２を採用し、ＣＭＯＳインバータＣ１を構成するＰチャネルＭＯＳトランジスタＭ１とＮチャネルＭＯＳトランジスタＭ２の２つのゲート端子の間に接続されている。そして、該ＮチャネルＭＯＳトランジスタ素子Ｌ２のゲート端子は、ＣＭＯＳインバータＣ１を構成するＰチャネルＭＯＳトランジスタＭ１のゲート端子に接続されている。上記接続によって、図１の入力インターフェイス回路Ｉ１におけるＰチャネルＭＯＳトランジスタ素子Ｌ１の場合と同様に、該ＮチャネルＭＯＳトランジスタ素子Ｌ２のゲート−ソース間の閾値電圧Ｖｔを、ＣＭＯＳインバータＣ１を構成するＰチャネルＭＯＳトランジスタＭ１のゲート電位のレベルシフトに利用することができる。
【００４５】
従って、図２の入力インターフェイス回路Ｉ２についても、図１の入力インターフェイス回路Ｉ１と同様にして、入力信号電圧の許容範囲が広く、異なる入力信号電圧に対応可能であり、且つ簡単な構成で安価な入力インターフェイス回路とすることができる。
【００４６】
尚、図１，２に示した入力インターフェイス回路Ｉ１，Ｉ２のように、前記閾値電圧を有する半導体素子としてＰチャネルＭＯＳトランジスタ素子Ｌ１またはＮチャネルＭＯＳトランジスタ素子Ｌ２を採用する場合には、ＣＭＯＳインバータＣ１を構成するＰチャネルＭＯＳトランジスタＭ１およびＮチャネルＭＯＳトランジスタＭ２と同じ種類の素子であるため、温度特性も同様である。このため、前記半導体素子として他の種類の素子を採用する場合に較べて、該入力インターフェイス回路Ｉ１，Ｉ２（ＣＭＯＳインバータＣ１）の温度依存性を抑制することができる。
【００４７】
また、図２の入力インターフェイス回路Ｉ２におけるＮチャネルＭＯＳトランジスタ素子Ｌ２についても、図１の入力インターフェイス回路Ｉ１におけるＰチャネルＭＯＳトランジスタ素子Ｌ１と同様に、上記接続によって常時ＯＮの動作状態となっている。しかしながら、前述したように、例えば抵抗素子をＰチャネルＭＯＳトランジスタＭ１とＮチャネルＭＯＳトランジスタＭ２の２つのゲート端子の間に接続する場合に較べて、入力端子への回り込み電流を抑制することが可能である。
【００４８】
図３は、別の例で、入力インターフェイス回路Ｉ３を示す図である。
【００４９】
図３の入力インターフェイス回路Ｉ３では、図１，２の入力インターフェイス回路Ｉ１，Ｉ２と異なり、閾値電圧を有する半導体素子として、ダイオード素子Ｌ３が、ＰチャネルＭＯＳトランジスタＭ１とＮチャネルＭＯＳトランジスタＭ２の２つのゲート（Ｇ）端子の間に接続されている。そして、該ダイオード素子Ｌ３のカソード端子（Ｃ）が、ＣＭＯＳインバータＣ１を構成するＰチャネルＭＯＳトランジスタＭ１のゲート端子に接続され、該ダイオード素子Ｌ３のアノード端子（Ａ）が、ＮチャネルＭＯＳトランジスタＭ２のゲート端子に接続されている。上記接続よって、該ダイオード素子Ｌ３のアノード−カソード間の閾値電圧Ｖｆを、前述したＣＭＯＳインバータＣ１を構成するＰチャネルＭＯＳトランジスタＭ１のゲート電位のレベルシフトに利用することができる。尚、図３の入力インターフェイス回路Ｉ３のように、前記閾値電圧を有する半導体素子としてダイオード素子を採用する場合には、図１，２に示したＰチャネルＭＯＳトランジスタ素子Ｌ１またはＮチャネルＭＯＳトランジスタ素子Ｌ２を採用する場合に較べて、入力端子への回り込み電流をより低減することができる。
【００５０】
図４，５は、別の例で、それぞれ入力インターフェイス回路Ｉ４，Ｉ５を示す図である。
【００５１】
図４の入力インターフェイス回路Ｉ４では、ＣＭＯＳインバータＣ１を構成するＰチャネルＭＯＳトランジスタＭ１とＮチャネルＭＯＳトランジスタＭ２の２つのゲート（Ｇ）端子の間に、直列接続された２個のＰチャネルＭＯＳトランジスタ素子Ｌ４ａ，Ｌ４ｂが接続されている。尚、２個のＰチャネルＭＯＳトランジスタ素子Ｌ４ａ，Ｌ４ｂの各ゲート端子は、共通接続されてＣＭＯＳインバータＣ１を構成するＮチャネルＭＯＳトランジスタＭ２のゲート（Ｇ）端子に接続されている。
【００５２】
また、図５の入力インターフェイス回路Ｉ５では、ＣＭＯＳインバータＣ１を構成するＰチャネルＭＯＳトランジスタＭ１とＮチャネルＭＯＳトランジスタＭ２の２つのゲート（Ｇ）端子の間に、直列接続された２個のダイオード素子Ｌ５ａ，Ｌ５ｂが接続されている。
【００５３】
図４と図５に示した入力インターフェイス回路Ｉ４，Ｉ５のように、ＣＭＯＳインバータＣ１を構成するＰチャネルＭＯＳトランジスタＭ１とＮチャネルＭＯＳトランジスタＭ２の２つのゲート端子の間に挿入する閾値電圧を有した半導体素子を、直列接続された複数個の素子で構成するようにしてもよい。これによれば、各素子の閾値電圧の和が該半導体素子の閾値電圧となるため、１個の素子で構成する場合に較べて、全体として大きな閾値電圧を得ることができる。本回路の構成上、ＰチャネルＭＯＳトランジスタＭ１とＮチャネルＭＯＳトランジスタＭ２の２つのゲート端子の間に挿入する半導体素子は、閾値電圧が大きいほど誤動作に対する余裕度が向上し、入力端子側への回り込み電流も少なくなって好ましい。例えば、図４の入力インターフェイス回路Ｉ４では、Ｒ１＝３０ｋΩの場合、ＣＭＯＳインバータＣ１の全体としての入力閾値電圧が１Ｖ付近となり、ＰチャネルＭＯＳトランジスタＭ１の誤動作に対する余裕度が確保できる。また、入力端子側への回り込み電流Ｉｓも、１３μＡ程度に低減することができる。尚、言うまでもなく、ＮチャネルＭＯＳトランジスタ素子についても、同様に複数個を直列接続して、全体として大きな閾値電圧にすることが可能である。
【００５４】
図６は、別の例で、入力インターフェイス回路Ｉ６を示す図である。
【００５５】
図４の入力インターフェイス回路Ｉ４では、直列接続された２個のＰチャネルＭＯＳトランジスタ素子Ｌ４ａ，Ｌ４ｂが、ＣＭＯＳインバータＣ１を構成するＰチャネルＭＯＳトランジスタＭ１とＮチャネルＭＯＳトランジスタＭ２の２つのゲート（Ｇ）端子の間に接続されていた。これに対して、図６の入力インターフェイス回路Ｉ６では、並列接続された２個のＰチャネルＭＯＳトランジスタ素子Ｌ６ａ，Ｌ６ｂが、ＣＭＯＳインバータＣ１を構成するＰチャネルＭＯＳトランジスタＭ１とＮチャネルＭＯＳトランジスタＭ２の２つのゲート（Ｇ）端子の間に接続されている。
【００５６】
このように、ＣＭＯＳインバータＣ１を構成するＰチャネルＭＯＳトランジスタＭ１とＮチャネルＭＯＳトランジスタＭ２の２つのゲート端子の間に挿入する閾値電圧を有した半導体素子を、並列接続された複数個の素子で構成するようにしてもよい。これによれば、全体としての閾値電圧が該半導体素子を構成する個々の素子の閾値電圧より小さくなるため、微細な閾値電圧の設定が可能となる。尚、言うまでもなく、ＮチャネルＭＯＳトランジスタ素子やダイオード素子についても、同様に複数個を並列接続して、全体として大きな閾値電圧にすることが可能である。
【００５７】
以上に例示した入力インターフェイス回路Ｉ１〜Ｉ６は、いずれも、電源端子と接地端子の間でＰチャネルＭＯＳトランジスタＭ１とＮチャネルＭＯＳトランジスタＭ２が直列接続されたＣＭＯＳインバータＣ１を有してなる入力インターフェイス回路であって、入力信号電圧の許容範囲が広く、異なる入力信号電圧に対応可能であり、且つ簡単な構成で安価な入力インターフェイス回路となっている。
【００５８】
従って、上記入力インターフェイス回路Ｉ１〜Ｉ６は、図７に例示したＣＡＮトランシーバと制御マイコンを有する車載用の電子制御装置において、制御マイコンに接続する前記ＣＡＮトランシーバに用いられて好適である。これによって、３Ｖ系と５Ｖ系の制御マイコンが混在する車載用の電子制御装置のネットワークであっても、各電子制御装置の安定動作を低コストで実現することができる。
【図面の簡単な説明】
【００５９】
【図１】本発明の一例で、入力インターフェイス回路Ｉ１を示す図である。
【図２】別の例で、入力インターフェイス回路Ｉ２を示す図である。
【図３】別の例で、入力インターフェイス回路Ｉ３を示す図である。
【図４】別の例で、入力インターフェイス回路Ｉ４を示す図である。
【図５】別の例で、入力インターフェイス回路Ｉ５を示す図である。
【図６】別の例で、入力インターフェイス回路Ｉ６を示す図である。
【図７】ＣＡＮ通信による車載機器のネットワーク１００を模式的に示した図である。
【図８】マイコンに接続するＣＡＮトランシーバＴ１０の従来の代表的な入力インターフェイス回路Ｉ９を示した図である。
【符号の説明】
【００６０】
Ｉ１〜Ｉ６，Ｉ９  入力インターフェイス回路
Ｃ１  ＣＭＯＳインバータ
Ｍ１  ＰチャネルＭＯＳトランジスタ
Ｍ２  ＮチャネルＭＯＳトランジスタ
Ｌ１，Ｌ４ａ，Ｌ４ｂ，Ｌ６ａ，Ｌ６ｂ  ＰチャネルＭＯＳトランジスタ素子
Ｌ２  ＮチャネルＭＯＳトランジスタ素子
Ｌ３，Ｌ５ａ，Ｌ５ｂ  ダイオード素子
１１〜１４  電子制御装置
Ｔ１０  ＣＡＮトランシーバ
Ｍ１１〜Ｍ１４  制御マイコン
【図１】
2010010963.tif 000003
【図２】
2010010963.tif 000004
【図３】
2010010963.tif 000005
【図４】
2010010963.tif 000006
【図５】
2010010963.tif 000007
【図６】
2010010963.tif 000008
【図７】
2010010963.tif 000009
【図８】
2010010963.tif 000010