(57)【要約】【課題】磁界書き込み方式の磁気抵抗記憶装置において、記憶情報の熱的安定性を確保しながら、書き込み電流を低減すること。【解決手段】磁気抵抗記憶装置は、磁気抵抗素子と、第１電流端子及び第２電流端子に接続された配線層と、を備える。データ書き込み時、配線層を通って第１電流端子と第２電流端子との間に書き込み電流が流れる。磁気抵抗素子は、磁化方向が固定された磁化固定層と、書き込み電流により発生する磁界に応じて磁化方向が反転する磁化自由層と、磁化固定層と磁化自由層との間に挟まれた非磁性層と、を備える。配線層は、磁気抵抗素子と少なくともオーバーラップする配線中央部と、配線中央部よりも外側に位置し、配線中央部よりも抵抗値が高い配線側部と、を含む。【選択図】図５
2010245415.tif 000002
【特許請求の範囲】
【請求項１】
磁気抵抗素子と、
第１電流端子及び第２電流端子に接続された配線層と
を備え、
データ書き込み時、前記配線層を通って前記第１電流端子と前記第２電流端子との間に書き込み電流が流れ、
前記磁気抵抗素子は、
磁化方向が固定された磁化固定層と、
前記書き込み電流により発生する磁界に応じて磁化方向が反転する磁化自由層と、
前記磁化固定層と前記磁化自由層との間に挟まれた非磁性層と
を備え、
前記配線層は、
前記磁気抵抗素子と少なくともオーバーラップする配線中央部と、
前記配線中央部よりも外側に位置し、前記配線中央部よりも抵抗値が高い配線側部と
を含む
磁気抵抗記憶装置。
【請求項２】
請求項１に記載の磁気抵抗記憶装置であって、
前記第１電流端子と前記第２電流端子とを結ぶ線は第１方向に延在し、
第２方向は、前記第１方向と直交し、
前記配線側部は、前記配線中央部から前記第２方向に位置する
磁気抵抗記憶装置。
【請求項３】
請求項２に記載の磁気抵抗記憶装置であって、
前記配線中央部及び前記配線側部は共に、前記第１方向に延在している
磁気抵抗記憶装置。
【請求項４】
請求項２又は３に記載の磁気抵抗記憶装置であって、
前記第２方向の幅は、前記磁気抵抗素子よりも前記配線層の方が大きい
磁気抵抗記憶装置。
【請求項５】
請求項１乃至４のいずれか一項に記載の磁気抵抗記憶装置であって、
前記配線中央部は、配線材料で形成されており、
前記配線側部は、前記配線材料とＳｉあるいはＮとの化合物で形成されている
磁気抵抗記憶装置。
【請求項６】
請求項１乃至５のいずれか一項に記載の磁気抵抗記憶装置であって、
更に、アレイ状に配置された複数の磁気メモリセルを備え、
前記複数の磁気メモリセルの各々が、前記磁気抵抗素子と前記配線層を備える
磁気抵抗記憶装置。
【請求項７】
請求項６に記載の磁気抵抗記憶装置であって、
前記第１電流端子と前記第２電流端子の少なくとも一方は、トランジスタを介してビット線に接続されている
磁気抵抗記憶装置。
【請求項８】
下地層上に配線材料で配線層を形成する工程と、
前記配線層上に磁気抵抗素子を形成する工程と、
前記磁気抵抗素子を覆い、且つ、所定の配線パターンを有するマスクを形成する工程と、
前記マスクを用いて前記配線層を前記下地層までエッチングする工程と、
前記エッチングで形成された前記配線層の側面と反応性ガスとを反応させることにより、前記配線材料よりも抵抗値が高い配線側部を形成する工程と
を含む
磁気抵抗記憶装置の製造方法。
【請求項９】
請求項８に記載の磁気抵抗記憶装置の製造方法であって、
前記反応性ガスは、シランガス、アンモニアガス、窒素ガスプラズマのいずれかであり、
前記配線側部は、前記配線材料とＳｉあるいはＮとの化合物で形成される
磁気抵抗記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁界書き込み方式の磁気抵抗記憶装置及びその製造方法に関する。
【背景技術】
【０００２】
磁気ランダムアクセスメモリ（MRAM: Magnetic Random Access Memory）は、高集積・高速動作の観点から有望な不揮発性メモリである。ＭＲＡＭにおいては、ＴＭＲ（Tunnel MagnetoResistance）効果などの「磁気抵抗効果」を示す磁気抵抗素子が利用される。磁気抵抗素子には、例えば、トンネルバリア層が２層の強磁性体層で挟まれた磁気トンネル接合（MTJ; Magnetic Tunnel Junction）が形成される。その２層の強磁性体層は、磁化方向が固定された磁化固定層（ピン層）と、磁化方向が反転可能な磁化自由層（フリー層）から構成される。
【０００３】
磁化固定層と磁化自由層の磁化方向が“反平行”である場合のＭＴＪの抵抗値（Ｒ＋ΔＲ）は、磁気抵抗効果により、それらが“平行”である場合の抵抗値（Ｒ）よりも大きくなる。ＭＲＡＭは、このような磁気抵抗素子を磁気メモリセルとして用い、その抵抗値の変化を利用することによってデータを不揮発的に記憶する。磁気メモリセルに対するデータの書き込みは、磁化自由層の磁化方向を反転させることによって行われる。
【０００４】
ＭＲＡＭに対する典型的なデータ書き込み方式は、「磁界書き込み方式」である。磁界書き込み方式によれば、磁気抵抗素子の近傍に設けられた書き込み配線に書き込み電流が流される。その書き込み電流によって発生する磁界が磁化自由層に印加され、印加磁界の方向に応じて磁化自由層の磁化方向が反転する。磁界印加による磁化反転はナノ秒以下で実現されるため、高速書き込みが可能である。また、磁界書き込み方式では、トンネルバリア層を貫通して大電流が流れることが無いため、トンネルバリア層の劣化が防止され、高い信頼性が得られる。
【０００５】
特許文献１は、磁界書き込み方式の中でも特にセル選択性と高速動作の点で優れている「一軸磁界書き込み方式」を開示している。図１及び図２は、それぞれ、特許文献１で開示されているＭＲＡＭの磁気メモリセルの回路構成及び構造を示している。
【０００６】
図１及び図２に示されるように、１つの磁気メモリセルは、書き込み配線１２０、磁気抵抗素子１３０、第１トランジスタＴＲ１、及び第２トランジスタＴＲ２を備えている。磁気抵抗素子１３０は、書き込み配線１２０上に形成されており、その両端は書き込み配線１２０とグランド線ＧＮＤにそれぞれ接続されている。書き込み配線１２０の一端は、第１トランジスタＴＲ１を介して第１ビット線ＢＬ１に接続されており、その他端は、第２トランジスタＴＲ２を介して第２ビット線ＢＬ２に接続されている。第１トランジスタＴＲ１及び第２トランジスタＴＲ２のゲートは、ワード線ＷＬに接続されている。
【０００７】
データ書き込み時、選択セルにつながるワード線ＷＬが駆動され、選択セル中の第１トランジスタＴＲ１及び第２トランジスタＴＲ２がＯＮする。また、選択セルにつながる第１ビット線ＢＬ１と第２ビット線ＢＬ２との間に所定の電位差が印加される。その結果、書き込み配線１２０を通って、第１ビット線ＢＬ１から第２ビット線ＢＬ２へ、あるいは、第２ビット線ＢＬ２から第１ビット線ＢＬ１へ、書き込み電流ＩＷが流れる。その書き込み電流ＩＷによって発生する磁界は、磁気抵抗素子１３０の磁化自由層に印加され、その結果、磁化自由層の磁化方向が反転する。磁化自由層の磁化方向、すなわち、磁気メモリセルに記録されるデータは、書き込み電流ＩＷの方向に応じて定まる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００４−３４８９３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
一般的に、データ書き込みに要する書き込み電流の大きさは、磁化自由層の異方性磁界の大きさに比例する。従って、磁化自由層の異方性磁界が小さくなれば、必要な書き込み電流も減少する。
【００１０】
その一方で、磁化自由層では、データ書き込み以外の状況において、その磁化方向すなわち記憶情報が安定的に保持されなければならない。記憶情報を安定的に１０年間保持し続けるためには、パラメータ「ΔＥ／ｋＢＴ」の値が６０以上であることが望ましいことが知られている。ここで、ｋＢはボルツマン定数であり、Ｔは絶対温度であり、ΔＥは磁化自由層における磁化反転経路でのエネルギーバリアである。エネルギーバリアΔＥは、磁化自由層の異方性磁界、飽和磁化、及び体積に比例する。従って、磁化自由層の異方性磁界が小さくなれば、エネルギーバリアΔＥも小さくなり、記憶情報の熱的安定性が低くなってしまう。
【００１１】
熱的安定性の低下を防ぐために、磁化自由層の飽和磁化や膜厚を大きくして、エネルギーバリアΔＥを増加させることが考えられる。しかしながら、実効的な異方性磁界（特に形状磁気異方性による異方性磁界）は、飽和磁化や膜厚に依存して増大する。従って、熱的安定性を確保するために飽和磁化や膜厚を大きくすることは、書き込み電流の増加を招く。
【００１２】
また、熱的安定性の低下を防ぐために、磁化自由層の面積を大きくすることにより、磁化自由層の体積を増加させることも考えられる。この場合は、磁化自由層の異方性磁界は増加しない。しかしながら、磁化自由層の面積が大きくなると、データ書き込みのための書き込み配線の幅もそれに応じて大きくする必要がある。その場合、同じ大きさの書き込み磁場を生成するにも書き込み電流の総量は増加してしまう。言い換えれば、電流−磁界変換効率が低下するため、書き込み電流を低減することがやはりできない。
【００１３】
以上に説明されたように、書き込み電流の低減と記憶情報の熱的安定性とはトレードオフの関係にある。本発明の１つの目的は、磁界書き込み方式の磁気抵抗記憶装置において、記憶情報の熱的安定性を確保しながら、書き込み電流を低減することにある。
【課題を解決するための手段】
【００１４】
本発明の１つの観点において、磁気抵抗記憶装置が提供される。磁気抵抗記憶装置は、磁気抵抗素子と、第１電流端子及び第２電流端子に接続された配線層と、を備える。データ書き込み時、配線層を通って第１電流端子と第２電流端子との間に書き込み電流が流れる。磁気抵抗素子は、磁化方向が固定された磁化固定層と、書き込み電流により発生する磁界に応じて磁化方向が反転する磁化自由層と、磁化固定層と磁化自由層との間に挟まれた非磁性層と、を備える。配線層は、磁気抵抗素子と少なくともオーバーラップする配線中央部と、配線中央部よりも外側に位置し、配線中央部よりも抵抗値が高い配線側部と、を含む。
【００１５】
本発明の他の観点において、磁気抵抗記憶装置の製造方法が提供される。その製造方法は、（Ａ）下地層上に配線材料で配線層を形成する工程と、（Ｂ）配線層上に磁気抵抗素子を形成する工程と、（Ｃ）磁気抵抗素子を覆い、且つ、所定の配線パターンを有するマスクを形成する工程と、（Ｄ）マスクを用いて配線層を下地層までエッチングする工程と、（Ｅ）該エッチングで形成された配線層の側面と反応性ガスとを反応させることにより、配線材料よりも抵抗値が高い配線側部を形成する工程と、を含む。
【発明の効果】
【００１６】
本発明によれば、磁界書き込み方式の磁気抵抗記憶装置において、記憶情報の熱的安定性を確保しながら、書き込み電流を低減することが可能となる。
【図面の簡単な説明】
【００１７】
【図１】図１は、関連技術に係る磁気メモリセルの回路構成を示している。
【図２】図２は、関連技術に係る磁気メモリセルの構造を示している。
【図３】図３は、本発明の実施の形態に係るＭＲＡＭの構成を示す回路ブロック図である。
【図４】図４は、本実施の形態に係る磁気メモリセルの構造を示す平面図である。
【図５】図５は、図４中の線Ａ−Ａ’に沿った構造を示す断面図である。
【図６Ａ】図６Ａは、本実施の形態に係る磁気メモリセルの製造工程を示す断面図である。
【図６Ｂ】図６Ｂは、本実施の形態に係る磁気メモリセルの製造工程を示す断面図である。
【図６Ｃ】図６Ｃは、本実施の形態に係る磁気メモリセルの製造工程を示す断面図である。
【図６Ｄ】図６Ｄは、本実施の形態に係る磁気メモリセルの製造工程を示す断面図である。
【図６Ｅ】図６Ｅは、本実施の形態に係る磁気メモリセルの製造工程を示す断面図である。
【図６Ｆ】図６Ｆは、本実施の形態に係る磁気メモリセルの製造工程を示す断面図である。
【図７】図７は、第１の変形例における磁気メモリセルの構造を示す平面図である。
【図８】図８は、図７中の線Ａ−Ａ’に沿った構造を示す断面図である。
【図９】図９は、第２の変形例における磁気メモリセルの構造を示す平面図である。
【図１０】図１０は、図９中の線Ａ−Ａ’に沿った構造を示す断面図である。
【発明を実施するための形態】
【００１８】
添付図面を参照して、本発明の実施の形態に係る磁気抵抗記憶装置及びその製造方法を説明する。
【００１９】
１．全体構成
磁気抵抗記憶装置は、磁気抵抗素子を利用した記憶装置である。以下、磁気抵抗記憶装置の一例として、ＭＲＡＭを説明する。本実施の形態に係るＭＲＡＭは、一軸磁界書き込み方式のＭＲＡＭである。
【００２０】
図３は、本実施の形態に係るＭＲＡＭ１００の構成を概略的に示している。ＭＲＡＭ１００は、セルアレイ１０１、コントローラ１０２、ワードドライバ１０３、及び電流供給回路１０４を備えている。セルアレイ１０１は、アレイ状に配置された複数の磁気メモリセル１、ワード線ＷＬ、第１ビット線ＢＬ１及び第２ビット線ＢＬ２を備えている。第１ビット線ＢＬ１と第２ビット線ＢＬ２とは、相補ビット線対を構成する。
【００２１】
各磁気メモリセル１は、書き込み配線（配線層）２０、磁気抵抗素子３０、第１トランジスタＴＲ１、及び第２トランジスタＴＲ２を備えている。磁気抵抗素子３０は、書き込み配線２０とグランド線ＧＮＤとの間に接続されている。書き込み配線２０の一端は、第１トランジスタＴＲ１を介して第１ビット線ＢＬ１に接続されており、その他端は、第２トランジスタＴＲ２を介して第２ビット線ＢＬ２に接続されている。第１トランジスタＴＲ１及び第２トランジスタＴＲ２のゲートは、ワード線ＷＬに接続されている。
【００２２】
データ書き込み時の動作は、次の通りである。ワードドライバ１０３は、コントローラ１０２からの指示に従って、選択セルにつながるワード線ＷＬを駆動する。これにより、選択セル中の第１トランジスタＴＲ１及び第２トランジスタＴＲ２がＯＮする。また、電流供給回路１０４は、コントローラ１０２からの指示に従って、選択セルにつながる第１ビット線ＢＬ１と第２ビット線ＢＬ２との間に所定の電位差を印加し、それら第１ビット線ＢＬ１と第２ビット線ＢＬ２に書き込み電流ＩＷを供給する。このとき、書き込み電流ＩＷは、選択セル中の書き込み配線１２０を通って、第１ビット線ＢＬ１から第２ビット線ＢＬ２へ、あるいは、第２ビット線ＢＬ２から第１ビット線ＢＬ１へ流れる。その書き込み電流ＩＷによって発生する磁界は、選択セル中の磁気抵抗素子３０の磁化自由層に印加され、その結果、磁化自由層の磁化方向が反転する。磁化自由層の磁化方向、すなわち、磁気メモリセル１に記録されるデータは、書き込み電流ＩＷの方向に応じて定まる。
【００２３】
２．磁気メモリセル
図４は、本実施の形態に係る磁気メモリセル１の構造を示す平面図である。図５は、図４中の線Ａ−Ａ’に沿った断面構造を示している。尚、Ｘ方向は、書き込み電流ＩＷが流れる平面方向である。Ｙ方向は、Ｘ方向と直交する平面方向である。Ｚ方向は、Ｘ方向及びＹ方向と直交する鉛直方向である。
【００２４】
本実施の形態に係る磁気メモリセル１は、配線層２０と磁気抵抗素子３０とを備えている。配線層２０は、データ書き込み時に書き込み電流ＩＷが流れる導電層であり、磁気抵抗素子３０の近傍に設けられる。図４及び図５で示される例では、磁気抵抗素子３０は配線層２０上に形成されている。
【００２５】
配線層２０は、第１電流端子ＣＴ１と第２電流端子ＣＴ２に接続されている。第１電流端子ＣＴ１は、第１トランジスタＴＲ１を介して第１ビット線ＢＬ１に接続されている。第２電流端子ＣＴ２は、第２トランジスタＴＲ２を介して第２ビット線ＢＬ２に接続されている。これら第１電流端子ＣＴ１及び第２電流端子ＣＴ２は、配線層２０に書き込み電流ＩＷを供給するために用いられる。より詳細には、第１電流端子ＣＴ１と第２電流端子ＣＴ２は、配線層２０上でＸ方向に分かれて配置されており、第１電流端子ＣＴ１と第２電流端子ＣＴ２とを結ぶ線はＸ方向に延在している。データ書き込み時には、配線層２０を通って、第１電流端子ＣＴ１と第２電流端子ＣＴ２との間に、Ｘ方向の書き込み電流ＩＷが流れる。尚、このとき、書き込み電流ＩＷは磁気抵抗素子３０を流れないことに留意されたい。
【００２６】
また、図４で示される例において、配線層２０は、長方形状の平面パターンを有しており、その長手方向はＸ方向である。すなわち、配線層２０は、Ｘ方向と平行に形成されている。
【００２７】
磁気抵抗素子３０は、磁化自由層３１、非磁性層３２、磁化固定層３３、及び反強磁性層３４を有している。図５で示される例では、磁化自由層３１が配線層２０上に形成されている。磁化固定層３３は、非磁性層３２を介して磁化自由層３１上に形成されている。すなわち、非磁性層３２は、磁化自由層３１と磁化固定層３３との間に挟まれている。反強磁性層３４は、磁化固定層３３上に積層されている。
【００２８】
磁化自由層３１及び磁化固定層３３は、強磁性体層である。その材料は、Ｆｅ，Ｃｏ，及びＮｉから選択される少なくとも一種類の元素を含んでいる。また、Ａｇ，Ｃｕ，Ａｕ，Ｂ，Ｃ，Ｎ，Ｏ，Ｍｇ，Ａｌ，Ｓｉ，Ｐ，Ｔｉ，Ｃｒ，Ｚｒ，Ｎｂ，Ｍｏ，Ｈｆ，Ｔａ，Ｗ，Ｐｄ，及びＰｔから選択される少なくとも一種類の非磁性元素を含んでいてもよい。これらの非磁性元素を添加することによって所望の磁気特性が得られるように調整することができる。
【００２９】
本実施の形態において、磁化自由層３１及び磁化固定層３３の磁化容易軸方向は、Ｘ方向と直交するＹ方向である。磁気異方性は、形状、材料、結晶構造等に基づいて制御することができる。例えば図４に示されるように、磁気抵抗素子３０は、長軸方向がＹ方向である楕円形状の平面パターンを有している。
【００３０】
磁化固定層３３の磁化方向は、実質的に一方向に固定されている。例えば、磁化固定層３３の磁化方向は、−Ｙ方向に固定される。反強磁性層３４は、磁化固定層３３の磁化方向を固定するために設けられている。磁化固定層３３は、２つの強磁性層が非磁性層を介して反強磁性結合した積層フェリ構造を有していてもよい。その場合の磁化固定層３３と反強磁性層３４の積層構造として、ＣｏＦｅ／Ｒｕ／ＣｏＦｅ／ＰｔＭｎが例示される。
【００３１】
一方、磁化自由層３１の磁化方向は、反転可能であり、磁化固定層３３の磁化方向と“平行”あるいは“反平行”となることが許される。つまり、磁化自由層３１の磁化方向は、＋Ｙ方向あるいは−Ｙ方向となり得る。本実施の形態では、＋Ｘ方向あるいは−Ｘ方向に流れる書き込み電流ＩＷによって、配線層２０の近傍に＋Ｙ方向あるいは−Ｙ方向の磁場が発生する。その磁場が磁化自由層３１に作用することにより、磁化自由層３１の磁化が＋Ｙ方向あるいは−Ｙ方向を向く。すなわち、書き込み電流ＩＷの向きを制御することによって、磁化自由層３１の磁化方向を反転させることができる。
【００３２】
非磁性層３２は、上記磁化自由層３１と磁化固定層３３との間に挟まれている。典型的には、非磁性層３２は絶縁層（トンネルバリア層）であり、その材料として、Ａｌ２Ｏ３、ＳｉＯ２、ＭｇＯ、ＡｌＮが例示される。その場合、磁化自由層３１、トンネルバリア層３２、及び磁化固定層３３によって磁気トンネル接合（ＭＴＪ）が形成される。あるいは、非磁性層３２は、Ｃｕ、Ｚｎ、Ａｌ、Ａｕ、Ａｇ等の導電性非磁性材料により形成されてもよい。
【００３３】
図４及び図５に示されるように、本実施の形態に係る配線層２０は、配線中央部２０Ａと配線側部２０Ｂとを含んでいる。配線中央部２０Ａは、配線層２０の比較的内側に位置し、少なくとも磁気抵抗素子３０とオーバーラップしている。一方、配線側部２０Ｂは、配線中央部２０Ａよりも配線層２０の外側に位置している。図４及び図５で示される例では、配線側部２０Ｂは、配線中央部２０ＡからＹ方向に位置しており、配線中央部２０Ａ及び配線側部２０Ｂは共にＸ方向に延在している。より詳細には、Ｘ方向に延びる２本の配線側部２０Ｂが、Ｘ方向に延びる配線中央部２０Ａを挟むように、配線中央部２０Ａの両側に形成されている。
【００３４】
本実施の形態において、配線側部２０Ｂの電気抵抗値は、配線中央部２０Ａの電気抵抗値よりも高い。例えば、配線中央部２０ＡがＣｕで形成されている場合、配線側部２０ＢはＣｕよりも電気抵抗が高いＣｕＳｉ（銅シリサイド）あるいはＣｕＮで形成される。また例えば、配線中央部２０ＡがＡｌで形成されている場合、配線側部２０ＢはＡｌよりも電気抵抗が高いＡｌＳｉあるいはＡｌＮで形成される。あるいは、配線中央部２０Ａが電気伝導度の低いＣ化合物で形成され、配線側部２０Ｂが電気伝導度の高いＣ単体あるいはＣ化合物で形成されてもよい。
【００３５】
このような構造を有する配線層２０では、書き込み電流ＩＷは主に、低電気抵抗の配線中央部２０Ａを流れることになる。一方、高電気抵抗の配線側部２０Ｂにはほとんど電流が流れない。その結果、配線層２０において実質的に書き込み電流ＩＷが流れる領域の幅が狭くなる。すなわち、実質的な電流経路幅が、物理的な配線幅よりも狭くなる。
【００３６】
図５に示されるように、磁気抵抗素子３０のＹ方向の最大幅（長軸長）は“Ｌ”であり、配線層２０のＹ方向の幅（配線幅）は“Ｗ”である。ここで、配線層２０の幅Ｗを磁気抵抗素子３０の幅Ｌより小さくすることはできない。実際には、製造上の目ズレを考慮してマージンが設けられるため、配線層２０の幅Ｗは磁気抵抗素子３０の幅Ｌよりも大きい（Ｗ＞Ｌ）。一般に、そのマージンの大きさは、片側で２０〜５０ｎｍ程度である。
【００３７】
しかしながら、そのようなマージン領域を流れる電流は、書き込み電流ＩＷの総量を増加させるにもかかわらず、磁化自由層３１における磁化反転にはほとんど寄与しない。書き込み電流ＩＷの総量に対する磁化自由層３１への印加磁界の大きさの比を、電流−磁界変換効率Ｅｆｆとする。仮に、配線層２０において書き込み電流ＩＷが均一に流れるとすれば、電流−磁界変換効率Ｅｆｆは、次の式（１）で表される。尚、Ｃは係数である。
【００３８】
式（１）：Ｅｆｆ＝Ｃ／Ｗ
【００３９】
本実施の形態に係る配線層２０は、上述の通り、低電気抵抗の配線中央部２０Ａと、高電気抵抗の配線側部２０Ｂとを含んでいる。従って、書き込み電流ＩＷは、主に配線中央部２０Ａを流れ、上記マージン領域周辺の配線側部２０Ｂにはほとんど流れない。つまり、配線層２０において実質的に書き込み電流ＩＷが流れる領域の幅が狭くなる。すなわち、図５に示されるように、実効的な配線幅Ｗ’が、物理的な配線幅Ｗよりも小さくなる（Ｗ’＜Ｗ）。この場合の電流−磁界変換効率Ｅｆｆ’は、次の式（２）で表され、上記式（１）で表されるものより高くなる。
【００４０】
式（２）：Ｅｆｆ’＝Ｃ／Ｗ’
【００４１】
以上に説明されたように、配線層２０が、低電気抵抗の配線中央部２０Ａと高電気抵抗の配線側部２０Ｂとを含んでいるため、電流−磁界変換効率が向上する。その結果、磁化反転に要する書き込み電流ＩＷを低減することが可能となる。
【００４２】
ここで、本実施の形態では、磁化自由層３１ではなく、配線層２０において工夫がなされていることに留意されたい。先述の通り、書き込み電流を低減するために磁化自由層の膜厚等を変更すると記憶情報の熱的安定性は劣化し、逆に、その熱的安定性を向上させるために磁化自由層を変更すると書き込み電流が増加してしまう。すなわち、磁化自由層３１が変更される場合、書き込み電流の低減と熱的安定性の確保はトレードオフの関係となる。本実施の形態によれば、熱的安定性に関わる磁化自由層３１の構成を変更することなく、書き込み電流ＩＷを低減することが可能である。従って、記憶情報の熱的安定性を確保しながら、書き込み電流ＩＷを低減することが可能となる。
【００４３】
更に、配線層２０の表面が高抵抗化されるため、エレクトロマイグレーション耐性が向上する。
【００４４】
３．製造方法
次に、図６Ａ〜図６Ｆを参照して、本実施の形態に係る磁気メモリセル１の製造方法を説明する。
【００４５】
まず、図６Ａに示されるように、下地層１０（層間絶縁膜あるいは基板）上に、配線層２０が形成される。配線層２０の材料である配線材料は、Ｃｕ、Ａｌ等である。
【００４６】
次に、図６Ｂに示されるように、配線層２０上に、磁化自由層３１、非磁性層３２、磁化固定層３３及び反強磁性層３４が順番に積層される。各層の材料は、先述の通りである。更に、反強磁性層３４上に、磁気抵抗素子３０の平面パターンとなる所定のパターンを有するマスク４０が形成される。例えば、その所定のパターンは、図４で示された磁気抵抗素子３０の平面パターンである。
【００４７】
次に、図６Ｃに示されるように、上記マスク４０を用いることにより、反強磁性層３４、磁化固定層３３、非磁性層３２及び磁化自由層３１が、順番にエッチングされる。ここで、ストッパ層は配線層２０であり、エッチングは配線層２０が露出するまで行われる。その結果、所定の平面パターンを有する磁気抵抗素子３０が、配線層２０上に形成される。磁気抵抗素子３０のＹ方向の最大幅（長軸長）は“Ｌ”である。その後、マスク４０は除去される。
【００４８】
次に、図６Ｄに示されるように、磁気抵抗素子３０を覆うようにマスク５０が形成される。そのマスク５０は、配線層２０の平面パターンとなる所定の配線パターンを有する。例えば、その所定の配線パターンは、図４で示された配線層２０の平面パターンである。
【００４９】
次に、図６Ｅに示されるように、上記マスク５０を用いることにより、配線層２０がエッチングされる。ここで、ストッパ層は下地層１０であり、エッチングは下地層１０が露出するまで行われる。その結果、所定の配線パターンを有する配線層２０が形成される。その配線層２０のＹ方向の幅（配線幅）は“Ｗ”であり、磁気抵抗素子３０のＹ方向の幅“Ｌ”よりも大きい。また、このエッチングにより、配線層２０の側面２０Ｓが形成される。
【００５０】
次に、図６Ｆに示されるように、反応性ガス６０が供給され、その反応性ガス６０と配線層２０の側面２０Ｓとが反応する。その結果、配線層２０の両側部に、配線材料（Ｃｕ、Ａｌ等）よりも抵抗値が高い配線側部２０Ｂが形成される。配線側部２０Ｂに挟まれている部分は、配線材料のままの配線中央部２０Ａであり、配線側部２０Ｂよりも低抵抗である。
【００５１】
例えば、配線材料がＣｕである場合に、反応性ガス６０としてシランガス（ＳｉＨ４ガス）が供給される。Ｃｕとシランガスとの反応の結果、Ｃｕよりも高抵抗のＣｕＳｉ（銅シリサイド）が配線側部２０Ｂとして形成される。温度、ガス濃度、反応時間を制御することによって、ＣｕＳｉの形成膜厚を調整することができる。また、反応性ガス６０として、アンモニアガスあるいは窒素ガスプラズマが用いられてもよい。その場合、Ｃｕよりも高抵抗のＣｕＮが配線側部２０Ｂとして形成され、同様の効果が得られる。配線材料がＡｌの場合も、Ｃｕの場合と同様の処理を行うことによって、高抵抗の配線側部２０Ｂを形成することが可能である。
【００５２】
４．変形例
図７は、第１の変形例における磁気メモリセル１の構造を示す平面図である。図８は、図７中の線Ａ−Ａ’に沿った断面構造を示している。第１の変形例において、磁化自由層３５が、配線層２０の下にも形成されている。磁化自由層３１と磁化自由層３５とは磁気的に結合している。このように磁化自由層３５を配置することにより、書き込み電流ＩＷを更に低減することができる。
【００５３】
図９は、第２の変形例における磁気メモリセル１の構造を示す平面図である。図１０は、図９中の線Ａ−Ａ’に沿った断面構造を示している。第２の変形例において、配線層２０上に、磁化自由層３６と非磁性層３７が順番に積層されている。磁気抵抗素子３０は、非磁性層３７上に形成されており、磁化自由層３６と磁化自由層３１とは、非磁性層３７を介して磁気的に結合している。また、磁化自由層３８が、配線層２０の下にも形成されている。磁化自由層３６と磁化自由層３８とは磁気的に結合している。このように磁化自由層を配置することにより、書き込み電流ＩＷを更に低減することができる。
【００５４】
更に他の変形例として、第２トランジスタＴＲ２と第２ビット線ＢＬ２は省略されてもよい。その場合、第２電流端子ＣＴ２は、第２ビット線ＢＬ２の代わりにグランド線ＧＮＤに接続される。この場合でも、一軸磁界書き込み方式は可能である。
【００５５】
更に、本発明に係る磁気抵抗記憶装置は、ＭＲＡＭに限られない。本実施の形態に係る配線層２０と磁気抵抗素子３０を用いた、磁界書き込み方式の記憶装置であれば何でもよい。
【００５６】
以上、本発明の実施の形態が添付の図面を参照することにより説明された。但し、本発明は、上述の実施の形態に限定されず、要旨を逸脱しない範囲で当業者により適宜変更され得る。
【符号の説明】
【００５７】
１    磁気メモリセル
１０    下地層
２０    配線層（書き込み配線）
２０Ａ  配線中央部
２０Ｂ  配線側部
３０    磁気抵抗素子
３１    磁化自由層
３２    非磁性層
３３    磁化固定層
３４    反強磁性層
３５    磁化自由層
３６    磁化自由層
３７    非磁性層
３８    磁化自由層
４０    マスク
５０    マスク
６０    反応性ガス
１００  ＭＲＡＭ
１０１  セルアレイ
１０２  コントローラ
１０３  ワードドライバ
１０４  電流供給回路
ＢＬ１  第１ビット線
ＢＬ２  第２ビット線
ＣＴ１  第１電流端子
ＣＴ２  第２電流端子
ＩＷ    書き込み電流
ＴＲ１  第１トランジスタ
ＴＲ２  第２トランジスタ
ＷＬ    ワード線
【図１】
2010245415.tif 000003
【図２】
2010245415.tif 000004
【図３】
2010245415.tif 000005
【図４】
2010245415.tif 000006
【図５】
2010245415.tif 000007
【図６Ａ】
2010245415.tif 000008
【図６Ｂ】
2010245415.tif 000009
【図６Ｃ】
2010245415.tif 000010
【図６Ｄ】
2010245415.tif 000011
【図６Ｅ】
2010245415.tif 000012
【図６Ｆ】
2010245415.tif 000013
【図７】
2010245415.tif 000014
【図８】
2010245415.tif 000015
【図９】
2010245415.tif 000016
【図１０】
2010245415.tif 000017