(57)【要約】【課題】効率的に且つ低消費電力で目的の信号との位相を調整するのに好適な位相調整装置及び無線受信装置を提供する。【解決手段】位相調整装置１００を、制御電圧によって遅延量を可変可能なインバーター回路ＩＶ１〜ＩＶＮをループ構成に接続してなる遅延段回路１０と、遅延段回路１０の遅延量を一定に保持する位相同期用回路２０と、遅延段回路１０の各接続部に入力端子が電気的に接続された接続切替回路ＳＷ１〜ＳＷＭを含む接続切替回路群３０と、切替制御回路４０とを含む構成とし、切替制御回路４０は、遅延段回路１０における１つおきに且つ周回して順に並ぶ各インバーター回路に対応する接続切替回路を１つずつ選択し、選択した接続切替回路が、遅延信号を後段の回路に供給するように、その他の接続切替回路が遅延信号を後段の回路に供給しないようにする切替制御信号を生成し、これを各接続切替回路に供給する。【選択図】図１
2010245587.tif 000002
【特許請求の範囲】
【請求項１】
制御信号によって遅延量を可変可能な第１〜第Ｎ（Ｎは３以上の奇数）のインバーター回路を直列接続し且つその始端と終端とを接続してループ構成とした遅延段回路と、
前記Ｎ個のインバーター回路の各々に一対一に対応し、各インバーター回路の出力する遅延信号をその供給先の回路に供給する供給状態と、前記遅延信号の前記供給先の回路への供給を遮断する遮断状態とを切り替える第１〜第Ｍ（Ｍは、３以上の奇数）の接続切替手段と、
前記第１〜第Ｍの接続切替手段の前記供給状態及び前記遮断状態の切替を制御する切替制御手段と、を備え、
前記切替制御手段は、前記第１〜第Ｍの接続切替手段から、前記第１〜第Ｎのインバーター回路のうち１つおきに且つ周回して順に並ぶ各インバーター回路に対応するものを１つずつ選択し、選択した接続切替手段を前記供給状態に切り替える制御をすると共に、その他の供給状態の接続切替手段を前記遮断状態に切り替える制御をすることを特徴とする位相調整装置。
【請求項２】
前記遅延段回路は、前記第１〜第Ｎのインバーター回路をこの順番に直列接続し、且つ第１のインバーター回路の入力端子と第Ｎのインバーター回路の出力端子とを電気的に接続してループ構成とし、
前記第１〜第Ｎのインバーター回路における第ｎ（ｎは、１≦ｎ≦（Ｎ−２））の整数）のインバーター回路の出力する遅延信号と第（ｎ＋２）のインバーター回路の出力する遅延信号との位相差が「２π／Ｎ」となるように、且つ第Ｎのインバーター回路の出力する遅延信号と第２のインバーター回路の出力する遅延信号との位相差が「２π／Ｎ」となるように、各インバーター回路の遅延量を設定したことを特徴とする請求項１に記載の位相調整装置。
【請求項３】
前記第１〜第Ｍの接続切替手段は、その各々が、
ゲート端子が前記第１〜第Ｎのインバーター回路のうちいずれか１つの出力端子と電気的に接続され、ソース端子が高電位側の電源ノードに接続されたＰチャンネル型の第１の電界効果トランジスターと、
ゲート端子が前記切替制御手段の信号出力部と電気的に接続され、ソース端子が前記第１の電界効果トランジスターのドレイン端子と電気的に接続されたＰチャンネル型の第２の電界効果トランジスターと、
ゲート端子が前記切替制御手段の信号出力部と電気的に接続され、ドレイン端子が前記第２の電界効果トランジスターのドレイン端子と電気的に接続されたＮチャンネル型の第３の電界効果トランジスターと、
ゲート端子が前記第ｎのインバーター回路の出力端子と電気的に接続され、ドレイン端子が前記第３の電界効果トランジスターのソース端子と電気的に接続され、ソース端子が低電位側の電源ノードと電気的に接続されたＮチャンネル型の第４の電界効果トランジスターと、
前記第２の電界効果トランジスターのドレイン端子と前記第３の電界効果トランジスターのドレイン端子とに電気的に接続された信号出力部と、を含んで構成されることを特徴とする請求項１又は請求項２に記載の位相調整装置。
【請求項４】
一定周期で断続的に発信される無線信号を受信する無線受信手段と、
前記無線受信手段で受信した無線信号を増幅する増幅手段と、
前記増幅手段で増幅した無線信号を整流して検波信号を生成する検波信号生成手段と、
前記検波信号に基づき前記受信した無線信号中に情報信号が有るか否かを判定する判定手段と、
請求項１乃至請求項３のいずれか１項に記載の位相調整装置と、
前記位相調整装置の前記遅延回路で遅延した遅延信号に基づき前記判定手段の判定結果を保持する判定結果保持手段と、
前記無線信号の受信を開始した初期状態において、前記位相調整装置の前記切替制御手段を制御して、前記情報信号が有るときの判定結果を示す信号である有判定信号の出力タイミングと前記判定結果保持手段の保持タイミングとを同期させる初期同期手段と、
前記位相調整装置の前記切替制御手段を制御して、前記受信した無線信号に対する前記判定結果保持手段に供給する遅延信号の位相を調整することで、前記初期同期手段による前記出力タイミングと前記保持タイミングとの同期を維持する同期維持手段と、を備えることを特徴とする無線受信装置。
【請求項５】
前記判定結果保持手段は、前記位相調整装置からの遅延信号に基づき、前記判定手段の各判定結果をその出力期間においてそれぞれ異なるタイミングで保持する第１〜第３のサンプリング＆ホールド回路を有し、
前記初期同期手段は、前記有判定信号の出力タイミングと前記第１〜第３のサンプリング＆ホールド回路の保持タイミングとをそれぞれ同期させ、
前記同期維持手段は、前記初期同期手段による前記出力タイミングと前記第１〜第３のサンプリング＆ホールド回路の保持タイミングとの同期を維持することを特徴とする請求項４に記載の無線受信装置。
【請求項６】
前記有判定信号の信号幅をＴｗとし、前記第１、第２及び第３のサンプリング＆ホールド回路のサンプリングのタイミングを、それぞれＴ１、Ｔ２及びＴ３とし、前記Ｔｗ及び前記Ｔ１〜Ｔ３を、「Ｔ２−Ｔｗ／２＜Ｔ１＜Ｔ２＜Ｔ３＜Ｔ２＋Ｔｗ／２」となる関係に設定し、
前記初期同期手段は、前記第１〜第３のサンプリング＆ホールド回路が前記Ｔ１、Ｔ２及びＴ３の全てのタイミングで前記有判定信号をサンプリングしたときに、前記出力タイミングと前記第１〜第３のサンプリング＆ホールド回路の保持タイミングとが同期したと判定し、
前記同期維持手段は、前記Ｔ１のタイミングでのみ前記有判定信号をサンプリングできないときは、前記第１のサンプリング＆ホールド回路のサンプリングのタイミングを遅らせるように前記切替制御手段を制御し、前記Ｔ３のタイミングでのみ前記有判定信号をサンプリングできないときは、前記第３のサンプリング＆ホールド回路のサンプリングのタイミングを早めるように前記切替制御手段を制御することを特徴とする請求項５に記載の無線受信装置。
【請求項７】
前記有判定信号の信号幅をＴｗとし、前記第１、第２及び第３のサンプリング＆ホールド回路のサンプリングのタイミングを、それぞれＴ１、Ｔ２及びＴ３とし、前記Ｔｗ及び前記Ｔ１〜Ｔ３を、「Ｔ１＜Ｔ２−Ｔｗ／２＜Ｔ２＜Ｔ２＋Ｔｗ／２＜Ｔ３」となる関係に設定し、
前記初期同期手段は、前記第２のサンプリング＆ホールド回路のみが前記有判定信号をサンプリングしたときに、前記出力タイミングと前記第１〜第３のサンプリング＆ホールド回路の保持タイミングとが同期したと判定し、
前記同期維持手段は、前記Ｔ１のタイミングで前記有判定信号をサンプリングしたときは、前記第１のサンプリング＆ホールド回路のサンプリングのタイミングを遅らせるように前記切替制御手段を制御し、前記Ｔ３のタイミングで前記有判定信号をサンプリングしたときは、前記第３のサンプリング＆ホールド回路のサンプリングのタイミングを早めるように前記切替制御手段を制御することを特徴とする請求項５に記載の無線受信装置。
【請求項８】
前記位相調整装置の出力する遅延信号に基づき、前記増幅手段を前記無線信号の受信タイミングで動作状態にし、前記増幅手段を前記無線信号を受信しないタイミングで停止状態にする動作状態切替手段を備えることを特徴とする請求項４乃至請求項７のいずれか１項に記載の無線受信装置。
【請求項９】
前記位相調整装置の後段に設けられた、前記遅延段回路を構成するインバーター回路と同じ特性のインバーター回路を複数直列接続して構成した第２の遅延段回路を備え、
前記位相調整装置の遅延段回路に供給する制御電圧と同じものを前記第２の遅延段回路に供給し、当該第２の遅延段回路によって、少なくとも前記増幅手段及び前記判定情報保持手段の動作タイミングを決定する信号を生成することを特徴とする請求項４乃至請求項８のいずれか１項に記載の無線受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、効率的に且つ低消費電力で目的の信号との位相を調整するのに好適な位相調整装置及び無線受信装置に関する。
【背景技術】
【０００２】
従来、ＬＳＩにおいて、クロックの遅延または位相を調整する際に、遅延要素であるバッファー回路やインバーター回路などを複数直列に接続した構成の遅延段がよく利用される。例えば無線機器では、受信信号と受信回路内部のクロックの同期に遅延段を利用することが多い。近年のＬＳＩの高速化及び大規模化を実現するために遅延段は必須の回路であるといえる。
また、携帯電話等のバッテリー駆動を基本とする機器において、消費電力は駆動時間に直接影響を及ぼすため、低消費電力化は大きな課題である。近年のＬＳＩにおいて必須である遅延（位相）調整回路の低消費電力化は、そうした携帯機器にとって有益である。
また、従来の位相調整回路は、遅延素子として（正転）バッファーを採用した遅延段を利用したものが多く、例えば、特許文献１に記載の位相調整回路、特許文献２に記載の同期型半導体集積回路装置などがある。
【０００３】
特許文献１の位相調整回路は、直列接続されるｎ段（ｎは正整数）の可変遅延回路を備え、最終段の可変遅延回路の出力を初段の可変遅延回路の入力に負帰還する電圧制御発振回路と、前記電圧制御発振回路の出力と外部より供給されるクロックとの位相を比較し、遅延制御信号を出力して前記電圧制御発振回路の各段の可変遅延回路における遅延時間を制御し、位相をロックさせる位相同期ループ手段とを具備するものである。例えば、ＰＬＬやＤＬＬ等の電圧制御発振回路で遅延量（位相）を一定に維持する。
また、特許文献２の同期型半導体集積回路装置は、内部クロック信号の位相同期調整時において、位相の粗調整を行なった後、微調整動作を行なう。この位相の微調整動作時において微調整範囲を超えて位相調整が必要となる場合には、粗調整の精度で内部クロック信号の位相を変更させた後、微調整動作を実行する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−２００４０１号公報
【特許文献２】特開２０００−１６３９６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献１の位相調整回路では、位相の調整範囲が限られており、上記特許文献２の同期型半導体集積回路装置のように、粗調整用の位相調整回路と微調整用の位相調整回路を組み合わせるなどしてその欠点を補わなければならない。
そこで、本発明は、このような従来の技術の有する未解決の課題に着目してなされたものであって、効率的に且つ低消費電力で目的の信号との位相を調整するのに好適な位相調整装置及び無線受信装置を提供することを目的としている。
【課題を解決するための手段】
【０００６】
〔形態１〕  上記目的を達成するために、形態１の位相調整装置は、制御信号によって遅延量を可変可能な第１〜第Ｎ（Ｎは３以上の奇数）のインバーター回路を直列接続し且つその始端と終端とを接続してループ構成とした遅延段回路と、
前記Ｎ個のインバーター回路の各々に一対一に対応し、各インバーター回路の出力する遅延信号をその供給先の回路に供給する供給状態と、前記遅延信号の前記供給先の回路への供給を遮断する遮断状態とを切り替える第１〜第Ｍ（Ｍは、３以上の奇数）の接続切替手段と、
前記第１〜第Ｍの接続切替手段の前記供給状態及び前記遮断状態の切替を制御する切替制御手段と、を備え、
前記切替制御手段は、前記第１〜第Ｍの接続切替手段から、前記第１〜第Ｎのインバーター回路のうち１つおきに且つ周回して順に並ぶ各インバーター回路に対応するものを１つずつ選択し、選択した接続切替手段を前記供給状態に切り替える制御をすると共に、その他の供給状態の接続切替手段を前記遮断状態に切り替える制御をする。
【０００７】
このような構成であれば、遅延段回路が、制御信号によって遅延量を可変可能な複数のインバーター回路によるループ構成となっているので、発振器としての機能を有する。
これによって、各インバーター回路から、遅延信号としてそれぞれ遅延量の異なるクロック信号を出力することができる。
更に、切替制御手段によって、第１〜第Ｍの接続切替手段から、ループ構成となっている第１〜第Ｎのインバーター回路のうち、その接続順に１つおきに且つ周回して順に並ぶ各インバーター回路に対応するものを、１つずつ選択することができる。更に、切替制御手段によって、第１〜第Ｍの接続切替手段のうち選択した１つを供給状態となるように制御し、他の供給状態のものを遮断状態となるように制御することができる。
【０００８】
これによって、遅延段回路を構成する第１〜第Ｎのインバーター回路から出力されるそれぞれ遅延状態の異なる遅延信号のうち、１つおきに且つ周回して順に並ぶ各インバーター回路に対応する１つを、選択的に供給先の回路に供給することができる。
従って、第１〜第Ｍの接続切替手段の供給状態及び遮断状態を適宜切り替えることで、供給先の回路への遅延信号の遅延量（位相）を簡易に調整することができるという効果が得られる。
更に、第１〜第Ｍの接続切替手段から、１つおきに且つ周回して順に並ぶ第１〜第Ｎのインバーター回路に対応するものを１つずつ選択し、選択した接続切替回路を供給状態に、その他の供給状態の接続切替回路を遮断状態に切り替える制御をするようにした。
これによって、粗調整回路等の特別な回路を別途設けることなく、位相の調整範囲が制限されない位相調整装置を構成することができるという効果が得られる。
【０００９】
〔形態２〕  更に、形態２の位相調整装置は、形態１の位相調整装置において、前記遅延段回路は、前記第１〜第Ｎのインバーター回路をこの順番に直列接続し、且つ第１のインバーター回路の入力端子と第Ｎのインバーター回路の出力端子とを電気的に接続してループ構成とし、
前記第１〜第Ｎのインバーター回路における第ｎ（ｎは、１≦ｎ≦（Ｎ−２））の整数）のインバーター回路の出力する遅延信号と第（ｎ＋２）のインバーター回路の出力する遅延信号との位相差が「２π／Ｎ」となるように、且つ第Ｎのインバーター回路の出力する遅延信号と第２のインバーター回路の出力する遅延信号との位相差が「２π／Ｎ」となるように、各インバーター回路の遅延量を設定した。
このような構成であれば、供給先の回路への遅延信号の遅延量（位相）を、最小で「２π／Ｎ」の単位で調整することができるという効果が得られる。
【００１０】
〔形態３〕  更に、形態３の位相調整装置は、形態１又は２の位相調整装置において、前記第１〜第Ｍの接続切替手段は、その各々が、
ゲート端子が前記第１〜第Ｎのインバーター回路のうちいずれか１つの出力端子と電気的に接続され、ソース端子が高電位側の電源ノードに接続されたＰチャンネル型の第１の電界効果トランジスターと、
ゲート端子が前記切替制御手段の信号出力部と電気的に接続され、ソース端子が前記第１の電界効果トランジスターのドレイン端子と電気的に接続されたＰチャンネル型の第２の電界効果トランジスターと、
ゲート端子が前記切替制御手段の信号出力部と電気的に接続され、ドレイン端子が前記第２の電界効果トランジスターのドレイン端子と電気的に接続されたＮチャンネル型の第３の電界効果トランジスターと、
ゲート端子が前記第ｎのインバーター回路の出力端子と電気的に接続され、ドレイン端子が前記第３の電界効果トランジスターのソース端子と電気的に接続され、ソース端子が低電位側の電源ノードと電気的に接続されたＮチャンネル型の第４の電界効果トランジスターと、
前記第２の電界効果トランジスターのドレイン端子と前記第３の電界効果トランジスターのドレイン端子とに電気的に接続された信号出力部と、を含んで構成される。
【００１１】
このような構成であれば、単位パルス信号生成部は、タイミング信号生成部から出力される遅延信号の遅延状態に応じたタイミングの２つ以上の論理信号を論理演算して単位パルス信号を生成することができる。
このような構成であれば、ソース接地となる第１の電界効果トランジスターと、ゲート接地となる第２の電界効果トランジスターとがカスコード接続され、ソース接地となる第４の電界効果トランジスターと、ゲート接地となる第３の電界効果トランジスターとがカスコード接続される。
【００１２】
一方、第１及び第４の電界効果トランジスターのゲート端子には、切替制御手段からの信号が入力され、第２及び第３の電界効果トランジスターのゲート端子には、遅延段回路からの遅延信号が入力される。
従って、回路全体の周波数特性がゲート接地増幅回路のものとなり、第２及び第３の電界効果トランジスターにおけるミラー効果の影響を低減することができる。これにより、接続切替手段における容量負荷の変動を低減することができ、供給先の回路への遅延信号の変動（位相の変動など）を低減することができるという効果が得られる。
【００１３】
〔形態４〕  一方、上記目的を達成するために、形態４の無線受信装置は、一定周期で断続的に発信される無線信号を受信する無線受信手段と、
前記無線受信手段で受信した無線信号を増幅する増幅手段と、
前記増幅手段で増幅した無線信号を整流して検波信号を生成する検波信号生成手段と、
前記検波信号に基づき前記受信した無線信号中に情報信号が有るか否かを判定する判定手段と、
形態１乃至３のいずれか１に記載の位相調整装置と、
前記位相調整装置の前記遅延回路で遅延した遅延信号に基づき前記判定手段の判定結果を保持する判定結果保持手段と、
前記無線信号の受信を開始した初期状態において、前記位相調整装置の前記切替制御手段を制御して、前記情報信号が有るときの判定結果を示す信号である有判定信号の出力タイミングと前記判定結果保持手段の保持タイミングとを同期させる初期同期手段と、
前記位相調整装置の前記切替制御手段を制御して、前記受信した無線信号に対する前記判定結果保持手段に供給する遅延信号の位相を調整することで、前記初期同期手段による前記出力タイミングと前記保持タイミングとの同期を維持する同期維持手段と、を備える。
【００１４】
このような構成であれば、無線受信手段で、例えば、ＵＷＢ（Ultra Wide Band）の周波数帯域の無線信号のような、一定周期で断続的にパルス（情報信号）を有する無線信号が受信されると、増幅手段で、受信した無線信号が増幅される。増幅された無線信号は、検波信号生成手段で整流され、検波信号が生成される。検波信号が生成されると、判定手段で、検波信号に基づき、この信号に対応する無線信号中に情報信号が有るか否かを判定する。この判定結果を示す信号は、判定結果保持手段で、形態１乃至３のいずれか１の位相調整装置からの遅延信号（クロック信号）に基づくタイミングで保持される。
【００１５】
一方、初期同期手段で、情報信号が有るときの判定結果を示す有判定信号の出力タイミングと判定結果保持手段の保持タイミングとを同期させる処理が行われる。更に、同期維持手段で、前記有判定信号の出力タイミングに対する前記判定結果保持手段に供給する遅延信号の位相を調整することで、前記出力タイミングと前記保持タイミングとの同期が維持されるように、前記位相調整装置の前記切替制御手段が制御される。
従って、位相の調整範囲に制限がない状態で、同期維持のための位相調整を行うことができ、例えば、同期のタイミングが大幅にずれるような状態が発生しても、制限を受けずに、効率的に位相調整を行うことができるという効果が得られる。
【００１６】
〔形態５〕  更に、形態５の無線受信装置は、形態４の無線受信装置において、前記判定結果保持手段は、前記位相調整装置からの遅延信号に基づき、前記判定手段の各判定結果をその出力期間においてそれぞれ異なるタイミングで保持する第１〜第３のサンプリング＆ホールド回路を有し、
前記初期同期手段は、前記有判定信号の出力タイミングと前記第１〜第３のサンプリング＆ホールド回路の保持タイミングとをそれぞれ同期させ、
前記同期維持手段は、前記初期同期手段による前記出力タイミングと前記第１〜第３のサンプリング＆ホールド回路の保持タイミングとの同期を維持する。
このような構成であれば、第１〜第３のサンプリング＆ホールド回路の異なる３つの保持タイミングを用いて、有判定信号の出力タイミングと、各サンプリング＆ホールド回路の保持タイミングとの初期の同期の確立及び確立された同期の維持を行うことができる。
これによって、より高精度に、位相調整装置を用いた、初期の同期タイミングの確立及び同期タイミングの維持を行うことができるという効果が得られる。
【００１７】
〔形態６〕  更に、形態６の無線受信装置は、形態５の無線受信装置において、前記有判定信号の信号幅をＴｗとし、前記第１、第２及び第３のサンプリング＆ホールド回路のサンプリングのタイミングを、それぞれＴ１、Ｔ２及びＴ３とし、前記Ｔｗ及び前記Ｔ１〜Ｔ３を、「Ｔ２−Ｔｗ／２＜Ｔ１＜Ｔ２＜Ｔ３＜Ｔ２＋Ｔｗ／２」となる関係に設定し、
前記初期同期手段は、前記第１〜第３のサンプリング＆ホールド回路が前記Ｔ１、Ｔ２及びＴ３の全てのタイミングで前記有判定信号をサンプリングしたときに、前記出力タイミングと前記第１〜第３のサンプリング＆ホールド回路の保持タイミングとが同期したと判定し、
【００１８】
前記同期維持手段は、前記Ｔ１のタイミングでのみ前記有判定信号をサンプリングできないときは、前記第１のサンプリング＆ホールド回路のサンプリングのタイミングを遅らせるように前記切替制御手段を制御し、前記Ｔ３のタイミングでのみ前記有判定信号をサンプリングできないときは、前記第３のサンプリング＆ホールド回路のサンプリングのタイミングを早めるように前記切替制御手段を制御する。
このような構成であれば、初期同期手段で、第１〜第３のサンプリング＆ホールド回路が同時に有判定信号をサンプリングしたときに、前記有判定信号の出力タイミングと前記第１〜第３のサンプリング＆ホールド回路の保持タイミングとが同期したと判定することができる。
【００１９】
そして、同期維持手段は、第１のサンプリング＆ホールド回路のみがＴ１のタイミングで前記有判定信号をサンプリングできないときは、そのサンプリングのタイミングを遅らせるように前記切替制御手段を制御する。一方、第３のサンプリング＆ホールド回路のみがＴ３のタイミングで前記有判定信号をサンプリングできないときは、そのサンプリングのタイミングを早めるように前記切替制御手段を制御する。
これによって、３つのサンプリング＆ホールド回路のサンプリングの状態に基づき、位相の進み及び遅れ等の同期の状態を検出して同期タイミングを調整することができるので、より高精度に、位相調整装置を用いた、初期の同期タイミングの確立及び同期タイミングの維持を行うことができるという効果が得られる。
【００２０】
〔形態７〕  更に、形態７の無線受信装置は、形態５の無線受信装置において、前記有判定信号の信号幅をＴｗとし、前記第１、第２及び第３のサンプリング＆ホールド回路のサンプリングのタイミングを、それぞれＴ１、Ｔ２及びＴ３とし、前記Ｔｗ及び前記Ｔ１〜Ｔ３を、「Ｔ１＜Ｔ２−Ｔｗ／２＜Ｔ２＜Ｔ２＋Ｔｗ／２＜Ｔ３」となる関係に設定し、
前記初期同期手段は、前記第２のサンプリング＆ホールド回路のみが前記有判定信号をサンプリングしたときに、前記出力タイミングと前記第１〜第３のサンプリング＆ホールド回路の保持タイミングとが同期したと判定し、
前記同期維持手段は、前記Ｔ１のタイミングで前記有判定信号をサンプリングしたときは、前記第１のサンプリング＆ホールド回路のサンプリングのタイミングを遅らせるように前記切替制御手段を制御し、前記Ｔ３のタイミングで前記有判定信号をサンプリングしたときは、前記第３のサンプリング＆ホールド回路のサンプリングのタイミングを早めるように前記切替制御手段を制御する。
【００２１】
このような構成であれば、初期同期手段で、第２のサンプリング＆ホールド回路のみが有判定信号をサンプリングしたときに、前記受信タイミングと前記第１〜第３のサンプリング＆ホールド回路の保持タイミングとが同期したと判定することができる。
そして、同期維持手段は、第１のサンプリング＆ホールド回路がＴ１のタイミングで前記有判定信号をサンプリングしたときは、そのサンプリングのタイミングを遅らせるように前記切替制御手段を制御する。一方、第３のサンプリング＆ホールド回路がＴ３のタイミングで前記有判定信号をサンプリングしたときは、そのサンプリングのタイミングを早めるように前記切替制御手段を制御する。
これによって、３つのサンプリング＆ホールド回路のサンプリングの状態に基づき、位相の進み及び遅れ等の同期の状態を検出して同期タイミングを調整することができるので、より高精度に、位相調整装置を用いた、初期の同期タイミングの確立及び同期タイミングの維持を行うことができるという効果が得られる。
【００２２】
〔形態８〕  更に、形態８の無線受信装置は、形態４乃至７のいずれか１の無線受信装置において、前記位相調整装置の出力する遅延信号に基づき、前記増幅手段を前記無線信号の受信タイミングで動作状態にし、前記増幅手段を前記無線信号を受信しないタイミングで停止状態にする動作状態切替手段を備える。
このような構成であれば、例えば、ＵＷＢの周波数帯域の無線信号のように一定周期で断続的にパルス（情報信号）を有する無線信号を受信する場合に、動作状態切替手段によって、パルスを含む無線信号を受信する期間に増幅手段を動作状態にし、パルスを含む無線信号を受信しない期間に増幅手段を停止状態にすることができる。これによって、増幅手段を、正確なタイミングで動作状態及び停止状態にすることができると共に、増幅手段において消費される電力量を低減することができるという効果が得られる。
【００２３】
〔形態９〕  更に、形態９の無線受信装置は、形態４乃至８のいずれか１の無線受信装置において、前記位相調整装置の後段に設けられた、前記遅延段回路を構成するインバーター回路と同じ特性のインバーター回路を複数直列接続して構成した第２の遅延段回路を備え、
前記位相調整装置の遅延段回路に供給する制御電圧と同じものを前記第２の遅延段回路に供給し、当該第２の遅延段回路によって、少なくとも前記増幅手段及び前記判定情報保持手段の動作タイミングを決定する信号を生成する。
【００２４】
このような構成であれば、位相調整装置の有する遅延段回路のインバーター回路の遅延量を制御する制御信号を、この遅延段回路のインバーター回路と同じ特性のインバーター回路から構成される第２の遅延段回路に供給することができる。これにより、第２の遅延段回路のインバーター回路も、位相調整装置の有する遅延段回路のインバーター回路と同様の遅延量で一定に保たれるように制御することができる。但し、位相調整装置の遅延段回路と同様にインバーター回路の特性や使用条件（使用環境など）によって遅延量はばらつく。
従って、判定結果保持手段を構成するサンプリング＆ホールド回路のサンプリングタイミングや、増幅手段の動作状態及び停止状態の切替タイミングを決定する信号を精度よく作ることができるという効果が得られる。
【図面の簡単な説明】
【００２５】
【図１】本発明に係る位相調整装置１００の概略構成を示すブロック図である。
【図２】インバーター回路ＩＶ１〜ＩＶＮの回路構成例を示す図である。
【図３】位相同期用回路２０の詳細な構成を示すブロック図である。
【図４】接続切替回路ＳＷ１〜ＳＷＭの回路構成例を示す図である。
【図５】位相調整装置１００の一構成例を示す図である。
【図６】図５の位相調整装置１００の出力信号のタイミングチャートの一例を示す図である。
【図７】無線受信装置１の構成を示すブロック図である。
【図８】無線受信装置１における同期確立処理の一例を示すフローチャートである。
【図９】無線受信装置１における同期維持処理の一例を示すフローチャートである。
【図１０】同期状態の第１の判定方法を示す図である。
【図１１】変形例１の無線受信装置２の構成を示すブロック図である。
【図１２】同期状態の第２の判定方法を示す図である。
【図１３】変形例２の無線受信装置３の一部の構成を示すブロック図である。
【発明を実施するための形態】
【００２６】
〔第１実施形態〕
以下、本発明の第１実施形態を図面に基づき説明する。図１〜図６は、本発明に係る位相調整装置及び無線受信装置の第１実施形態を示す図である。
まず、本発明に係る位相調整装置の概略構成を図１に基づき説明する。図１は、本発明に係る位相調整装置１００の概略構成を示すブロック図である。
位相調整装置１００は、図１に示すように、遅延段回路１０と、位相同期用回路２０と、接続切替回路群３０と、切替制御回路４０とを含んで構成される。
遅延段回路１０は、制御電圧によって遅延量を可変可能なＮ（Ｎは３以上の奇数）個のインバーター回路ＩＶ１〜ＩＶＮを末尾の番号の若い順に直列接続すると共に、ＩＶ１の入力端子とＩＶＮの出力端子とを接続してループ構成としている。つまり、遅延段回路１０は、電圧制御型のリング発振器の構成を有している。
【００２７】
この構成によって、各インバーター回路は、入力端子に入力された信号を反転すると共に、制御電圧によって設定された遅延量で遅延させて、後段のインバーター回路に出力する。なお、上記構成から、インバーター回路ＩＶＮの出力はインバーター回路ＩＶ１に入力されるため、信号は反転且つ遅延しながらループする。これによって、各接続部からは、遅延信号としてそれぞれ遅延量（位相）の異なるクロック信号が出力される。
位相同期用回路２０は、参照クロック（Ｒｅｆ  ＣＬＫ）の位相と、遅延段回路１０のインバーター回路ＩＶＮから出力される遅延信号の位相とを同期させる機能を有している。
接続切替回路群３０は、遅延段回路１０の各接続部に入力端子が電気的に接続されたＭ個（Ｍは、Ｍ＝Ｎの奇数）の接続切替回路ＳＷ１〜ＳＷＭを含んで構成される。
【００２８】
接続切替回路ＳＷ１〜ＳＷＭは、切替制御回路４０からの制御信号に応じて、遅延段回路１０の各接続部から入力される遅延信号の伝送経路の後段の回路への電気的な接続及び切断を切り替える機能を有している。
本実施形態において、接続切替回路ＳＷ１〜ＳＷＭの出力端子は、ワイヤードＯＲ接続されて、遅延信号の供給先の回路の入力端子等に電気的に接続される。
【００２９】
切替制御回路４０は、外部コントローラからの指令信号に応じて、接続切替回路ＳＷ１〜ＳＷＭからの遅延信号の供給及び遮断を切り替える切替制御信号ＣＳＷ１〜ＣＳＷＭを生成し、これを各接続切替回路ＳＷ１〜ＳＷＭに供給する。
本実施形態では、具体的に、切替制御回路４０は、インバーター回路ＩＶ１〜ＩＶＮにそれぞれ一対一に対応する接続切替回路ＳＷ１〜ＳＷＭに対して、１つおきに且つ周回して順に並ぶ各インバーター回路ＩＶに対応するもののうち指令信号で指定されたものを１つずつ選択する。そして、選択した接続切替回路ＳＷが、遅延信号を後段の回路に供給するように、該当する接続切替回路ＳＷのＰＴｒ４及びＮＴｒ３のオン・オフを切り替える切替制御信号ＣＳＷを生成し、これを選択した接続切替回路ＳＷに供給する。
【００３０】
また、切替制御回路４０は、非選択の接続切替回路ＳＷに対して、遅延信号が後段の回路に供給されないように、該当する接続切替回路ＳＷのＰＴｒ４及びＮＴｒ３のオン・オフを切り替える切替制御信号ＣＳＷを生成し、これを非選択の接続切替回路ＳＷに供給する。
具体的に、切替制御回路４０は、接続切替回路ＳＷ１〜ＳＷＭをＳＷ１〜ＳＷＭと略記して、・・・→ＳＷ１→ＳＷ３→ＳＷ５→・・・→ＳＷ（Ｍ−２）→ＳＷＭ→ＳＷ２→ＳＷ４→ＳＷ６→・・・→ＳＷ（Ｍ−３）→ＳＷ（Ｍ−１）→ＳＷ１→・・・の順番で任意のものを１つずつ選択して、上記したオン・オフの切替制御を行う。
【００３１】
また、上記順番とは逆方向に、・・・→ＳＷ１→ＳＷ（Ｍ−１）→ＳＷ（Ｍ−３）→・・・→ＳＷ４→ＳＷ２→ＳＷＭ→ＳＷ（Ｍ−２）→ＳＷ（Ｍ−４）→・・・ＳＷ５→ＳＷ３→ＳＷ１→・・・の順番で任意のものを１つずつ選択して、上記したオン・オフの切替制御を行う。
例えば、接続切替回路ＳＷ１が選択されたならば、接続切替回路ＳＷ１が遅延信号を後段の回路に供給するようにＰＴｒ４及びＮＴｒ３のオン・オフを切り替える（スイッチをオンにする）切替制御信号ＣＳＷ１を生成し、これを接続切替回路ＳＷ１に供給する。
【００３２】
一方、接続切替回路ＳＷ１以外の、接続切替回路ＳＷ２〜ＳＷＭに対しては、接続切替回路ＳＷ２〜ＳＷＭが遅延信号を後段の回路に供給しないようにＰＴｒ４及びＮＴｒ３のオン・オフを切り替える（スイッチをオフにする）切替制御信号ＣＳＷ２〜ＣＳＷＭを生成する。そして、生成した切替制御信号ＣＳＷ２〜ＣＳＷＭを、対応する接続切替回路ＳＷ２〜ＳＷＭにそれぞれ供給する。
そして、接続切替回路ＳＷ１の次は、目的とする信号との位相差に応じて、接続切替回路ＳＷ３か、接続切替回路ＳＷ（Ｍ−１）のいずれかを選択して、同様の切替制御を行う。
【００３３】
次に、図２に基づき、インバーター回路ＩＶ１〜ＩＶＮの詳細な回路構成を説明する。
ここで、図２は、インバーター回路ＩＶ１〜ＩＶＮの回路構成例を示す図である。
以下、インバーター回路ＩＶ１〜ＩＶＮは、共通の説明をする場合に、単に、インバーター回路ＩＶと称する。
図２に示すように、インバーター回路ＩＶは、Ｐチャンネル型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であるＰＴｒ１及びＰＴｒ２と、Ｎチャンネル型のＭＯＳＦＥＴであるＮＴｒ１及びＮＴｒ２とを含んで構成される。
そして、ＰＴｒ１のソース端子が電圧ＶDDの電源ノードに電気的に接続され、ＰＴｒ１のドレイン端子がＰＴｒ２のソース端子に電気的に接続され、ＰＴｒ２のドレイン端子がＮＴｒ１のドレイン端子に電気的に接続され、ＮＴｒ１のソース端子がＮＴｒ２のドレイン端子に電気的に接続され、ＮＴｒ２のソース端子が電圧ＶDDよりも低電位のノード（例えば、ＧＮＤノード）に電気的に接続されている。
【００３４】
更に、ＰＴｒ２のドレイン端子とＮＴｒ１のドレイン端子との接続部に出力端子が形成され、この出力端子が後段のインバーター回路ＩＶの入力端子（ＰＴｒ２及びＮＴｒ１のゲート端子）に電気的に接続されている。
上記構成によって、ＰＴｒ１のゲート端子と、ＮＴｒ２のゲート端子の電圧を制御することで、インバーターに流入する電源電流を制御することができ、これにより遅延量を制御することができる。
【００３５】
次に、図３に基づき、位相同期用回路２０の詳細な構成を説明する。
ここで、図３は、位相同期用回路２０の詳細な構成を示すブロック図である。
位相同期用回路２０は、図３に示すように、位相周波数比較器（ＰＦＤ：Frequency Phase Detecter）２０ａと、チャージポンプ（ＣＰ：Charge-pump）２０ｂと、ローパスフィルタ（ＬＰＦ：Low-Pass Filter）２０ｃと、制御電圧変換回路２０ｄと、分周回路２０ｅとを含んで構成される。
つまり、本実施形態では、遅延段回路１０と位相同期用回路２０とからＰＬＬ（Phase Locked Loop）を構成している。
ＰＦＤ２０ａは、外部のクロック信号発生器から入力される参照クロック信号の位相と、遅延段回路１０のインバーター回路ＩＶＮから入力される遅延信号の位相との位相差に比例し、且つ正負の出力を有した信号（以下、位相差出力信号と称す）を生成し、これをＣＰ２０ｂに出力する。
【００３６】
具体的に、ＰＦＤ２０ａは、２つのＪＫフリップフロップを備え、参照クロック信号と遅延信号とのどちらの立上りが先に入力されたかで正方向と負方向の２種類の出力を持った位相差出力信号を生成する。これにより、「−３６０°」から「＋３６０°」までの位相差を検出することができる。
ＣＰ２０ｂは、ＰＦＤ２０ａから入力された位相差出力信号に応じて正及び負に変化する信号をＬＰＦ２０ｃに出力する。
具体的に、ＣＰ２０ｂは、図示しないが、Ｎチャンネル型のＭＯＳトランジスタ（以下、ＮＴｒと称す）とＰチャンネル型のＭＯＳトランジスタ（以下、ＰＴｒと称す）とを含み、ＰＴｒのドレインを高電位側の電源ノードに接続し、ＮＴｒのソースを低電位側の電源ノードに接続し、ＰＴｒのソースとＮＴｒのドレインとを接続した構成を有している。そして、この接続部から出力を取り出すようになっている。
【００３７】
ＬＰＦ２０ｃは、ＣＰ２０ｂからの信号を直流電圧に変換して、該直流電圧を制御電圧変換回路２０ｄに出力する。
具体的に、ＣＰ２０ｂから出力されたＰＷＭの方形波を直流に近い形の信号に変換して、これを制御電圧変換回路２０ｄに出力する。
制御電圧変換回路２０ｄは、ＬＰＦ２０ｃからの直流電圧を、インバーター回路ＩＶのＰＴｒ１のゲート電圧を制御するＰＭＯＳ制御電圧、及びＮＴｒ２のゲート電圧を制御するＮＭＯＳ制御電圧に変換して、インバーター回路ＩＶ１〜ＩＶＮに出力する。
分周回路２０ｅは、遅延段回路１０から入力される遅延信号を分周して位相周波数比較器２０ａに出力する。
上記構成によって、参照クロック信号と遅延段回路１０の遅延信号との同期を取ることができるので、遅延段回路１０のインバーター回路ＩＶ１〜ＩＶＮの遅延量を精度良く一定に保つことができる。
【００３８】
次に、図４に基づき、接続切替回路ＳＷ１〜ＳＷＭの詳細な回路構成を説明する。
ここで、図４は、接続切替回路ＳＷ１〜ＳＷＭの回路構成例を示す図である。
以下、接続切替回路ＳＷ１〜ＳＷＭは、共通の説明をする場合に、単に、接続切替回路ＳＷと称する。
接続切替回路ＳＷは、図４に示すように、Ｐチャンネル型のＭＯＳＦＥＴであるＰＴｒ３及びＰＴｒ４と、Ｎチャンネル型のＭＯＳＦＥＴであるＮＴｒ３及びＮＴｒ４と、インバーター回路ＩＮＶとを含んで構成される。
そして、ＰＴｒ３のソース端子が電圧ＶDDの電源ノードに電気的に接続され、ＰＴｒ３のドレイン端子がＰＴｒ４のソース端子に電気的に接続され、ＰＴｒ４のドレイン端子がＮＴｒ３のドレイン端子に電気的に接続されている。
【００３９】
更に、ＮＴｒ３のソース端子がＮＴｒ４のドレイン端子に電気的に接続され、ＮＴｒ４のソース端子が電圧ＶDDよりも低電位のノード（例えば、ＧＮＤノード）に電気的に接続されている。
更に、ＰＴｒ４のドレイン端子とＮＴｒ３のドレイン端子との接続部に出力端子が形成され、この出力端子が後段の回路の入力端子に電気的に接続されている。
更に、ＰＴｒ３のゲート端子及びＮＴｒ４のゲート端子と、遅延段回路１０のインバーター回路ＩＶの出力端子とが電気的に接続されている。更に、インバーター回路ＩＮＶの出力端子とＰＴｒ４のゲート端子とが電気的に接続され、インバーター回路ＩＮＶの入力端子とＮＴｒ３のゲート端子と切替制御回路４０の出力端子とが電気的に接続されている。
【００４０】
以下、ＰＴｒ３のゲート端子及びＮＴｒ４のゲート端子を第１の入力端子と称し、インバーター回路ＩＮＶの入力端子及びＮＴｒ３のゲート端子を第２の入力端子と称する。
上記構成によって、切替制御信号ＣＳＷによって、ＰＴｒ４のゲート端子及びＮＴｒ３のゲート端子の電圧を制御することで、遅延信号の後段の回路への供給と遮断とを切り替えることができる。即ち、スイッチ回路として機能させることができる。
また、ＰＴｒ４とＮＴｒ３とから構成されるゲート接地型の回路に対して、ソース接地型のＰＴｒ３がＰＴｒ４と、ソース接地型のＮＴｒ４がＮＴｒ３とそれぞれカスコード接続された構成となる。
【００４１】
これによって、遅延信号の入力部は、ソース接地型回路によって入力インピーダンスを比較的高くすることができ、遅延信号の出力部は、ゲート接地型回路によってミラー効果の影響を受けなくなるためソース接地型と比較して周波数特性を向上することができる。
つまり、ミラー効果による容量負荷の変動を抑えることができるので、バッファー回路を設けなくても負荷を略一定にすることができ、遅延信号を比較的安定して出力することができる。なお、より高精度に負荷を一定にしたい場合は、接続切替回路ＳＷの前段にバッファー回路を設ける構成としてもよい。
【００４２】
次に、図５〜図６に基づき、具体例を挙げて、本実施形態の位相調整装置１００の動作を説明する。
ここで、図５は、位相調整装置１００の一構成例を示す図である。また、図６は、図５の位相調整装置１００の出力信号のタイミングチャートの一例を示す図である。
まず、図５に示す位相調整装置１００の構成を説明する。
図５に示す位相調整装置１００は、インバーター回路ＩＶ１〜ＩＶ５から構成される遅延段回路１０と、位相同期用回路２０と、接続切替回路ＳＷ１〜ＳＷ５から構成される接続切替回路群３０と、切替制御回路４０とを含んで構成される。
【００４３】
この遅延段回路１０は、インバーター回路ＩＶ１〜ＩＶ５が末尾の番号の若い順に直列接続され、その始端となるインバーター回路ＩＶ１の入力端子とその終端となるインバーター回路ＩＶ５の出力端子とが電気的に接続されてリング発振器を形成している。そして、この遅延段回路１０と、位相同期用回路２０とによってＰＬＬ回路が構成されている。
接続切替回路群３０は、インバーター回路ＩＶ１〜ＩＶ５の出力端子が、末尾の数字が同じもの同士で第１の入力端子とそれぞれ電気的に接続された接続切替回路ＳＷ１〜ＳＷ５を含んで構成される。また、接続切替回路ＳＷ１〜ＳＷ５の第２の入力端子は、切替制御回路４０の各対応する出力端子と電気的に接続されている。
【００４４】
切替制御回路４０は、接続切替回路ＳＷ１〜ＳＷ５に、それぞれ切替制御信号ＣＳＷ１〜ＣＳＷ５（末尾の番号が同じものに対応）を供給して、接続切替回路ＳＷ１〜ＳＷ５の供給状態と遮断状態との切替を制御する。
また、接続切替回路ＳＷ１〜ＳＷ５の出力端子は、ワイヤードＯＲ接続されており、遅延信号の供給先の回路と電気的に接続される。
【００４５】
次に、図５に示す位相調整装置１００の動作を説明する。
位相調整装置１００の電源が投入されると、位相同期用回路２０によって、外部発振器からの参照クロック信号の位相と、遅延段回路１０の出力する遅延信号の位相との同期がとられて、両者が同期した状態でロックされる。つまり、温度などの環境の変化によって、位相がずれて参照クロック信号との同期がずれても、位相同期用回路２０によって、すぐに同期が補正される。
これによって、インバーター回路ＩＶ１〜ＩＶ５の各遅延量をｄｔで一定とすることができ、遅延段回路１０の各接続部からは、遅延量ｄｔの遅延信号が安定して出力される。
【００４６】
一方、外部コントローラからの指令信号に応じて、切替制御回路４０が切替制御信号ＣＳＷ１〜ＣＳＷ５を生成し、これを接続切替回路ＳＷ１〜ＳＷ５に供給する。
いま、外部コントローラから、接続切替回路ＳＷ１を供給状態とする指令信号が切替制御回路４０に供給されたとする。
これにより、切替制御回路４０は、接続切替回路ＳＷ１を供給状態とし、接続切替回路ＳＷ２〜ＳＷ５を遮断状態とする切替制御信号ＣＳＷ１〜ＣＳＷ５を生成し、これを接続切替回路ＳＷ１〜ＳＷ５に供給する。
具体的に、切替制御回路４０は、接続切替回路ＳＷ１に対して、切替制御信号ＣＳＷ１としてＨｉｇｈレベル（Ｖｄｄレベル）の信号を生成し、接続切替回路ＳＷ２〜５に対して、切替制御信号ＣＳＷ２〜５としてＬｏｗレベル（ＧＮＤレベル）の信号を生成する。
【００４７】
そして、生成したＨｉｇｈレベルの切替制御信号ＣＳＷ１を接続切替回路ＳＷ１に供給し、生成したＬｏｗレベルの切替制御信号ＣＳＷ２〜５を、接続切替回路ＳＷ２〜５に供給する。
これによって、接続切替回路ＳＷ１のＰＴｒ４のゲート端子にインバーター回路ＩＮＶを介してＬｏｗレベルの信号が供給され、ＮＴｒ３のゲート端子にＨｉｇｈレベルの信号が供給される。つまり、接続切替回路ＳＷ１のＰＴｒ４及びＮＴｒ３がオン状態となって、図６のＳＷ１に示すように、インバーター回路ＩＶ１からＰＴｒ３及びＮＴｒ４に入力される遅延信号が接続切替回路ＳＷ１の出力端子から出力される。
【００４８】
一方、接続切替回路ＳＷ２〜５のＰＴｒ４のゲート端子にインバーター回路ＩＮＶを介してＨｉｇｈレベルの信号が供給され、ＮＴｒ３のゲート端子にＬｏｗレベルの信号が供給される。つまり、接続切替回路ＳＷ２〜５のＰＴｒ４及びＮＴｒ３がオフ状態となって、インバーター回路ＩＶ２〜５からＰＴｒ３及びＮＴｒ４に入力される遅延信号が遮断される。
この状態において、外部コントローラから、接続切替回路ＳＷ３を供給状態とする指令信号が切替制御回路４０に供給されたとする。
この指令信号に応じて、切替制御回路４０は、切替制御信号ＣＳＷ１を接続切替回路ＳＷ１を遮断状態に切り替える信号に変更し、切替制御信号ＣＳＷ３を接続切替回路ＳＷ３を供給状態に切り替える信号に変更する。
【００４９】
なお、切替制御回路４０は、切替制御信号ＣＳＷ２、４〜５は、接続切替回路ＳＷ２、４〜５を遮断状態にする信号となっているので、これらはそのまま継続して供給する。
つまり、切替制御回路４０から新たに、接続切替回路ＳＷ１に切替制御信号ＣＳＷ１としてＬｏｗレベルの信号が、接続切替回路ＳＷ３に切替制御信号ＣＳＷ３としてＨｉｇｈレベルの信号がそれぞれ供給される。
これによって、接続切替回路ＳＷ１のＰＴｒ４のゲート端子にＨｉｇｈレベルの信号が供給され、ＮＴｒ３のゲート端子にＬｏｗレベルの信号が供給されることになる。つまり、接続切替回路ＳＷ１のＰＴｒ４及びＮＴｒ３がオフ状態となって、インバーター回路ＩＶ１からＰＴｒ３及びＮＴｒ４に入力される遅延信号が遮断される。
【００５０】
一方、接続切替回路ＳＷ３のＰＴｒ３のゲート端子にＬｏｗレベルの信号が供給され、ＮＴｒ３のゲート端子にＨｉｇｈレベルの信号が供給されることになる。つまり、接続切替回路ＳＷ３のＰＴｒ４及びＮＴｒ３がオン状態となって、図６のＳＷ３に示すように、インバーター回路ＩＶ３からＰＴｒ３及びＮＴｒ４に入力される遅延信号が出力端子から出力される。
更に、外部コントローラから、接続切替回路ＳＷ５を供給状態とし、接続切替回路ＳＷ１〜ＳＷ４を遮断状態とする指令信号が切替制御回路４０に供給されると、上記同様に、切替制御回路４０から新たに、接続切替回路ＳＷ３に切替制御信号ＣＳＷ３としてＬｏｗレベルの信号が、接続切替回路ＳＷ５に切替制御信号ＣＳＷ５としてＨｉｇｈレベルの信号がそれぞれ供給される。これによって、切替制御信号ＣＳＷ５が供給状態に、切替制御信号ＣＳＷ１〜ＳＷ４が遮断状態となって、図６のＳＷ５に示すように、インバーター回路ＩＶ３からＰＴｒ３及びＮＴｒ４に入力される遅延信号が出力端子から出力される。
【００５１】
なお、接続切替回路ＳＷ１がオン状態のときに出力される遅延信号と、接続切替回路ＳＷ３がオン状態のときに出力される遅延信号とは、図６に示すように、「２×ｄｔ」の遅延量差（位相差）を有する。
また、図６に示すように、ＳＷ１がオン状態のときに供給される遅延信号に対して、ＳＷ５がオン状態のときに供給される遅延信号は「４×ｄｔ」の位相差となり、ＳＷ２がオン状態のときに供給される遅延信号は「６×ｄｔ」の位相差となる。更に、ＳＷ１がオン状態のときに供給される遅延信号に対して、ＳＷ４がオン状態のときに供給される遅延信号は「８×ｄｔ」の位相差となる。
【００５２】
つまり、１つおきに且つ周回して順に並ぶインバーター回路ＩＶ１、ＩＶ３、ＩＶ５、ＩＶ２、ＩＶ４に対応する、接続切替回路ＳＷ１、ＳＷ３、ＳＷ５、ＳＷ２、ＳＷ４の出力する遅延信号の隣合うもの同士の位相差は「２×ｄｔ」となる。また、図５の回路構成において、最大の位相差は、「８×ｄｔ」となる。
なお、１つ隣りのものとの位相差は「ｄｔ」となるが、遅延段回路１０を、奇数個のインバーター回路ＩＶ１〜ＩＶＮを直列接続して構成しているため、一方の信号に対して他方の信号が反転する関係となる。そのため、本実施形態では、インバーター回路ＩＶの並び順に対して１つおきに順番に対応する接続切替回路ＳＷを選択するようになっている。
【００５３】
従って、本実施形態の位相調整装置１００は、遅延時間では「２×ｄｔ」の分解能で、円周率では「２π／Ｎ＝２π／５＝０．４π」の分解能で位相を調整することができる。
また、接続切替回路ＳＷ４の次はＳＷ１、ＳＷ１の次はＳＷ４、ＳＷ５の次はＳＷ２、ＳＷ２の次はＳＷ５といったように周回させながら接続切替回路ＳＷを供給状態に変更して位相の調整を行うことができる。
いま、切替制御信号ＣＳＷ５が供給状態となっているので、次に接続切替回路ＳＷ１又はＳＷ３を供給状態に切り替えることが可能である。
このようにして、１つおきに且つ１つずつ周回しながら接続切替回路ＳＷを選択し、選択した接続切替回路ＳＷを供給状態に、その他を遮断状態に切り替え、目的の信号との位相を調整する。
【００５４】
以上、本実施形態の位相調整装置１００は、遅延段回路１０を電圧制御型のリング発振器の構成とし、この遅延段回路１０と位相同期用回路２０とによって、ＰＬＬ回路を構成した。
これによって、遅延段回路１０の出力信号の位相と参照クロック信号の位相とを同期させ且つロックすることができるので、インバーター回路の遅延量を一定に保つことができ、遅延信号を安定して後段の回路に供給することができる。
更に、外部コントローラからの指令信号に応じて、遅延段回路１０のインバーター回路ＩＶ１〜ＩＶＮにそれぞれ一対一に対応する接続切替回路ＳＷ１〜ＳＷＭから、１つおきに且つ周回して順に並ぶインバーター回路ＩＶに対応するものを１つずつ選択することができる。そして、選択した接続切替回路ＳＷが、遅延信号を後段の回路に供給するように切替を制御し、その他の供給状態にある接続切替回路ＳＷが、遅延信号を後段の回路に供給しないように切替を制御することができる。
【００５５】
これによって、接続切替回路ＳＷを１つずつ且つ周回しながら選択することができるので、信号の１周期に対して位相の調整範囲を制限させずに、インバーター回路ＩＶ１〜ＩＶＮの１つおきに隣合うもの同士の位相差の単位で、後段の回路に供給する遅延信号の位相を調整することができる。
更に、接続切替回路ＳＷの構成を、ゲート接地型回路とソース接地型回路のカスコード接続の構成とし、遅延信号をソース接地型回路のゲート端子に、切替制御信号をゲート接地型回路のゲート端子に入力する構成とした。
【００５６】
これによって、遅延信号の入力部の入力インピーダンスを比較的高くすることができ、且つ遅延信号の出力部の周波数特性をソース接地型と比較して向上（ミラー効果の影響を受けないように）することができる。従って、接続切替回路ＳＷにおける容量負荷の変動を抑えることができ、遅延信号を安定して供給することができる。
上記第１実施形態において、制御電圧は、形態１の制御信号に対応し、接続切替回路ＳＷ１〜ＳＷＭは、形態１又は３の第１〜第Ｍの接続切替手段に対応し、切替制御回路４０は、形態１又は３の切替制御手段に対応する。
【００５７】
〔第２実施形態〕
次に、本発明の第２実施形態を図面に基づき説明する。図７〜図１０は、本発明に係る位相調整装置及び無線受信装置の第２実施形態を示す図である。
本実施形態は、上記第１実施形態の位相調整装置１００を備えた無線受信装置１の実施形態となる。
以下、上記第１実施形態と同様の構成部については同じ符号を付して適宜説明を省略し、異なる部分を詳細に説明する。
まず、図７に基づき、本実施形態の無線受信装置１の構成を説明する。
ここで、図７は、無線受信装置１の構成を示すブロック図である。
図７に示すように、無線受信装置１は、位相調整装置１００と、アンテナ１１０と、低雑音増幅器（ＬＮＡ）１１２と、整流回路１１４と、ＤＣアンプ１１６と、比較回路１１８と、サンプリング＆ホールド（Ｓ＆Ｈ）回路１２０〜１２４と、遅延段回路１２６及び１２８と、信号処理部１３０とを含んで構成される。
【００５８】
アンテナ１１０は、対応帯域がＵＷＢの周波数帯域（例えば、１．５〜１０［ＧＨｚ］）の、ＩＲ（Impulse Radio）方式で無線送信された、非常に短いインパルス状のパルス信号列から構成される無線信号であるＵＷＢ信号を受信する。
ＬＮＡ１１２は、雑音指数の比較的小さい増幅器であって、アンテナ１１０から入力されたＵＷＢ信号を増幅する機能を有している。
整流回路１１４は、ＬＮＡ１１２から入力された増幅後のＵＷＢ信号を整流し、この整流信号をＬＰＦ（ローパスフィルタ）によって帯域制限（高周波成分を除去）し、帯域制限した整流信号をＤＣアンプ１１６に出力する。
ＤＣアンプ１１６は、整流回路１１４で整流され且つ帯域制限された整流信号を増幅し、この増幅した信号を比較回路１１８に出力する。
【００５９】
比較回路１１８は、ＤＣアンプ１１６で増幅された整流信号と、設定された基準電圧とを比較し、比較結果に応じた信号（以下、判定信号と称す）をＳ＆Ｈ回路１２０〜１２２にそれぞれ出力する。
なお、基準電圧は、整流信号にＨｉｇｈレベルのパルスが含まれるか否かを判定するための電圧であって、整流信号が基準電圧を超える場合は、Ｈｉｇｈレベルの信号を出力し、基準電圧以下の場合は、Ｌｏｗレベルの信号を出力する。
Ｓ＆Ｈ回路１２０は、スイッチング回路とホールド用のコンデンサとを含んで構成され、比較回路１１８から入力される判定信号を、位相調整装置１００から入力される信号に応じてサンプリング及びホールドする。
【００６０】
Ｓ＆Ｈ回路１２２は、スイッチング回路とホールド用のコンデンサとを含んで構成され、比較回路１１８から入力される判定信号を、位相調整装置１００から遅延段回路１２６を介して遅延して入力される信号に応じてサンプリング及びホールドする。
Ｓ＆Ｈ回路１２４は、スイッチング回路とホールド用のコンデンサとを含んで構成され、比較回路１１８から入力される判定信号を、位相調整装置１００から遅延段回路１２６及び１２８を介して遅延して入力される信号に応じてサンプリング及びホールドする。
信号処理部１３０は、初期同期部１３０ａと、同期維持部１３０ｂと、復調部１３０ｃとを含んで構成される。
【００６１】
初期同期部１３０ａは、電源投入後の初期状態において、アンテナ１１０におけるＵＷＢ信号の受信タイミングと、Ｓ＆Ｈ回路１２０〜１２４のサンプリング＆ホールドのタイミング（以下、保持タイミングと称す）との同期を確立する。
具体的に、位相調整装置１００に指令信号を与えて、Ｓ＆Ｈ回路１２０〜１２４に供給する遅延信号の位相を調整することで、ＵＷＢ信号の受信タイミングと、Ｓ＆Ｈ回路１２０〜１２４の保持タイミングとの同期を確立する。
なお、本実施形態において、ＵＷＢ信号の受信タイミングは、比較回路１１８における整流信号にパルスが含まれているときの判定信号（以下、有判定信号と称す）の出力タイミングとしている。
【００６２】
本実施形態では、Ｓ＆Ｈ回路１２０における判定信号の保持タイミングＴＥと、Ｓ＆Ｈ回路１２２における判定信号の保持タイミングＴＣと、Ｓ＆Ｈ回路１２４における判定信号の保持タイミングＴＬとに基づき、同期が確立したか否かを判定する。
同期維持部１３０ｂは、初期同期部１３０ａによって確立された同期状態が維持されるように、位相調整装置１００に指令信号を与えて、Ｓ＆Ｈ回路１２０〜１２４に供給する遅延信号の位相を調整する。
具体的に、遅延信号の位相を調整して、有判定信号の出力タイミングに対する、保持タイミングＴＥ、ＴＣ及びＴＬのずれを修正する。
復調部１３０ｃは、Ｓ＆Ｈ回路１２０〜１２４から出力される判定信号に基づき、受信したＵＷＢ信号の復調処理（有効な受信信号を０、１の論理に対応した信号に変換）を行う。
なお、信号処理部１３０は、不図示のプロセッサと、専用のプログラムの記憶されたＲＯＭと、プログラムの実行に必要なデータを一時記憶するＲＡＭとを備えている。
そして、上記各部の機能を、専用のプログラムを実行することで実現する。
【００６３】
次に、図８に基づき、無線受信装置１の同期確立処理の流れを説明する。
ここで、図８は、無線受信装置１における同期確立処理の一例を示すフローチャートである。
無線受信装置１は、電源が投入されると、信号処理部１３０において専用のプログラムを実行し、まず、ステップＳ１００に移行する。
ステップＳ１００では、初期同期部１３０ａにおいて、位相同期処理の開始指示があったか否かを判定し、開始指示があったと判定した場合(Yes)は、ステップＳ１０２に移行する。
ステップＳ１０２では、初期同期部１３０ａにおいて、位相調整装置１００の接続切替回路ＳＷ１〜ＳＷＭの中から、オン状態にする接続切替回路ＳＷを決定するための変数ｎに初期値１を代入して、ステップＳ１０４に移行する。
【００６４】
ステップＳ１０４では、初期同期部１３０ａにおいて、位相調整装置１００に、接続切替回路ＳＷｎをオンにさせ、その他の接続切替回路ＳＷをオフにさせる指令信号を生成して、ステップＳ１０６に移行する。
ステップＳ１０６では、信号処理部１３０において、ステップＳ１０４で生成した指令信号を位相調整装置１００に送信して、ステップＳ１０８に移行する。
これによって、位相調整装置１００は、切替制御回路４０において、接続切替回路ＳＷｎをオンにさせる切替制御信号ＣＳＷｎを生成し、その他の接続切替回路ＳＷをオフにさせる切替制御信号ＣＳＷを生成して、これらを接続切替回路ＳＷ１〜ＳＷＭに供給する。
上記の切替制御信号ＣＳＷが供給されると、接続切替回路ＳＷｎがオンとなり、その他の接続切替回路ＳＷがオフとなり、接続切替回路ＳＷｎからの遅延信号のみがＳ＆Ｈ回路１２０〜１２４に向けて出力される。
【００６５】
ステップＳ１０８では、初期同期部１３０ａにおいて、Ｓ＆Ｈ回路１２０〜１２４における、保持タイミングＴＥ、ＴＣ及びＴＬにおける有判定信号の保持状態に基づき、同期が確立したか否かを判定し、確立したと判定した場合(Yes)は、ステップＳ１１０に移行する。一方、確立していないと判定した場合(No)は、ステップＳ１１２に移行する。
ステップＳ１１０に移行した場合は、初期同期部１３０ａにおいて、一連の処理を終了して、同期維持部１３０ｂに同期維持処理の開始指示を出力して、ステップＳ１００に移行する。
【００６６】
一方、ステップＳ１１２に移行した場合は、初期同期部１３０ａにおいて、変数ｎの値に２を加えて、ステップＳ１１４に移行する。
ステップＳ１１４では、初期同期部１３０ａにおいて、変数ｎの値は「Ｍ−１」か否かを判定し、「Ｍ−１」であると判定した場合(Yes)は、ステップＳ１１６に移行し、そうでない場合(No)は、ステップＳ１０４に移行する。
ステップＳ１０６に移行した場合は、初期同期部１３０ａにおいて、同期の確立に失敗したと判断して、ステップＳ１００に移行する。
【００６７】
次に、図９に基づき、無線受信装置１における同期維持処理の流れを説明する。
ここで、図９は、無線受信装置１における同期維持処理の一例を示すフローチャートである。
ステップＳ２００では、同期維持部１３０ｂにおいて、初期同期部１３０ａからの開始指示に基づき、同期が確立したか否かを判定し、確立したと判定した場合(Yes)は、ステップＳ２０２に移行し、そうでない場合(No)は、同期が確立するまで待機する。
ステップＳ２０２に移行した場合は、同期維持部１３０ｂにおいて、Ｓ＆Ｈ回路１２０〜１２４の保持タイミングの観測を開始して、ステップＳ２０４に移行する。
ステップＳ２０４では、同期維持部１３０ｂにおいて、保持タイミングの観測結果に基づき、有判定信号の出力タイミングと保持タイミングとの同期がとれているか否かを判定し、同期がとれていると判定した場合(Yes)は、ステップＳ２０６に移行する。一方、同期がとれていないと判定した場合(No)は、ステップＳ２１４に移行する。
【００６８】
ステップＳ２０６に移行した場合は、同期維持部１３０ｂにおいて、位相が進み気味か否かを判定し、進み気味だと判定した場合(Yes)は、ステップＳ２０８に移行し、そうでない場合(No)は、ステップＳ２１４に移行する。
ステップＳ２０８に移行した場合は、同期維持部１３０ｂにおいて、変数ｎの値が３よりも大きいときは変数ｎの値から２を減算し、変数ｎの値が２であるときは変数ｎにＭを代入し、変数ｎの値が１のときは変数ｎに「Ｍ−１」を代入して、ステップＳ２１０に移行する。
ステップＳ２１０では、同期維持部１３０ｂにおいて、ステップＳ２０８で設定した変数ｎの値に基づき、接続切替回路ＳＷｎをオンにさせ、その他の接続切替回路ＳＷをオフにさせる指令信号を生成して、ステップＳ２１２に移行する。
ステップＳ２１２では、同期維持部１３０ｂにおいて、ステップＳ２１０で生成した指令信号を位相調整装置１００に送信して、ステップＳ２０４に移行する。
【００６９】
これによって、位相調整装置１００は、切替制御回路４０において、接続切替回路ＳＷｎをオンにさせる切替制御信号ＣＳＷｎを生成し、その他の接続切替回路ＳＷをオフにさせる切替制御信号ＣＳＷを生成して、これらを接続切替回路ＳＷ１〜ＳＷＭに供給する。
上記の切替制御信号ＣＳＷが供給されると、接続切替回路ＳＷｎがオンとなり、その他の接続切替回路ＳＷがオフとなり、接続切替回路ＳＷｎからの遅延信号のみがＳ＆Ｈ回路１２０〜１２４に向けて出力される。
【００７０】
一方、ステップＳ２０６において、位相が進み気味ではなくてステップＳ２１４に移行した場合は、同期維持部１３０ｂにおいて、位相が遅れ気味か否かを判定し、遅れ気味であると判定した場合(Yes)は、ステップＳ２１６に移行する。一方、遅れ気味でもない場合(No)は、ステップＳ２０４に移行する。
ステップＳ２１６に移行した場合は、同期維持部１３０ｂにおいて、変数ｎの値がＭよりも小さいときは変数ｎの値に２を加算して、ステップＳ２１０に移行する。また、変数ｎの値が「Ｍ−１」であるときは変数ｎに１を代入し、変数ｎの値がＭのときは変数ｎに２を代入して、ステップＳ２１０に移行する。
また、ステップＳ２０４において、同期がとれておらずステップＳ２１８に移行した場合は、初期同期部１３０ａに同期確立処理の開始指示を出力して、ステップＳ２００に移行する。
【００７１】
次に、図１０に基づき、本実施形態の無線受信装置１の動作を説明する。
ここで、図１０は、同期状態の第１の判定方法を示す図である。
無線受信装置１は、電源が投入されると、初期化処理（各回路のリセット、パラメータの初期化等）を実行し、初期化処理が完了すると、ＵＷＢ信号の受信処理を開始する。
そして、アンテナ１１０によってＵＷＢ信号を受信すると、無線受信装置１は、ＬＮＡ１１２において、受信したＵＷＢ信号（交流信号）を増幅して、増幅したＵＷＢ信号を整流回路１１４に出力する。
整流回路１１４は、ＬＮＡ１１２から入力された増幅信号を整流すると共に、この整流信号をＬＰＦにおいて帯域制限して直流化し、この帯域制限された整流信号（直流信号）をＤＣアンプ１１６に出力する。
【００７２】
ＤＣアンプ１１６は、整流回路１１４から入力された整流信号を増幅して、増幅した整流信号を比較回路１１８に出力する。
比較回路１１８は、ＤＣアンプ１１６から入力された増幅後の整流信号と、基準電圧とを比較して、整流信号の電圧レベルが基準電圧以上であればＨｉｇｈレベルの判定信号を出力する。一方、整流信号の電圧レベルが基準電圧未満であればＬｏｗレベルの判定信号を出力する。
【００７３】
一方、位相調整装置１００は、信号処理部１３０からの指令信号に応じて、基準となる接続切替回路ＳＷをオン状態に、それ以外の接続切替回路ＳＷをオフ状態にして、基準となる接続切替回路ＳＷを介して遅延信号をＳ＆Ｈ回路１２０〜１２４に向けて出力する。
位相調整装置１００から出力された遅延信号は、Ｓ＆Ｈ回路１２０にそのまま入力され、Ｓ＆Ｈ回路１２２に遅延段回路１２６を介して入力され、Ｓ＆Ｈ回路１２４に遅延段回路１２６及び１２８を介して入力される。
そして、Ｓ＆Ｈ回路１２０〜１２４は、入力された遅延信号の立ち上がりのタイミングで、即ち、保持タイミングＴＥ、ＴＣ及びＴＬで、比較回路１１８から入力される判定信号をそれぞれ保持（サンプリング及びホールド）する。
また、信号処理部１３０は、ＵＷＢ信号の受信処理の開始に応じて、有判定信号の出力タイミングと保持タイミングとの同期を確立する同期確立処理を開始する（ステップＳ１００の「Ｙｅｓ」の分岐）。
【００７４】
本実施形態では、有判定信号の信号幅をＴｗとし、このＴｗとＳ＆Ｈ回路１２０〜１２４の保持タイミングＴＥ、ＴＣ及びＴＬとの関係が、下式（１）で表す関係となるように各回路のパラメータ（遅延量など）を設定する。
ＴＣ−Ｔｗ／２＜ＴＥ＜ＴＣ＜ＴＬ＜ＴＣ＋Ｔｗ／２                  ・・・（１）
そして、初期同期部１３０ａは、上式（１）の関係において、保持タイミングＴＥ、ＴＣ及びＴＬにおいて、有判定信号が同時にサンプリングされたときに、同期が確立していると判定する。
具体的に、初期同期部１３０ａは、まず、位相調整装置１００に、接続切替回路ＳＷ１をオンにし、その他の接続切替回路ＳＷをオフにさせる指令信号を生成する（ステップＳ１０２〜Ｓ１０４）。そして、生成した指令信号を位相調整装置１００に送信する（ステップＳ１０６）。
【００７５】
これによって、位相調整装置１００は、切替制御回路４０において、接続切替回路ＳＷ１をオンにし、接続切替回路ＳＷ２〜ＳＷＭをオフにする切替制御信号ＣＳＷ１〜ＣＳＷＭを生成し、これらを接続切替回路ＳＷ１〜ＳＷＭに出力する。
具体的に、Ｈｉｇｈレベルの切替制御信号ＣＳＷ１と、Ｌｏｗレベルの切替制御信号ＣＳＷ２〜ＣＳＷＭを生成し、これらを接続切替回路ＳＷ１〜ＳＷＭに出力する。
これによって、接続切替回路ＳＷ１をオン状態に、接続切替回路ＳＷ２〜ＳＷＭがオフ状態となって、インバーター回路ＩＶ１とＩＶ２の接続部から出力される遅延信号が、接続切替回路ＳＷ１を介して、Ｓ＆Ｈ回路１２０〜１２４に向けて出力される。
【００７６】
この遅延信号は、Ｓ＆Ｈ回路１２０にそのまま入力され、Ｓ＆Ｈ回路１２２に遅延段回路１２６で遅延されて入力され、Ｓ＆Ｈ回路１２４に遅延段回路１２６及び１２８で遅延されて入力される。つまり、この入力タイミングが、保持タイミングＴＥ、ＴＣ及びＴＬとなる。
Ｓ＆Ｈ回路１２０〜１２４は、それぞれ保持タイミングＴＥ、ＴＣ及びＴＬにおいて、比較回路１１８から入力される判定信号を保持（サンプリング及びホールド）し、この保持結果を信号処理部１３０に出力する。
【００７７】
一方、初期同期部１３０ａは、Ｓ＆Ｈ回路１２０〜１２４から入力された保持結果に基づき、保持結果が全てＨｉｇｈレベルであれば、同期が確立したと判定する（ステップＳ１０８の「Ｙｅｓ」の分岐）。つまり、図１０（ａ）に示すように、判定信号がＨｉｇｈレベルの期間（Ｔｗ）に、保持タイミングＴＥ、ＴＣ及びＴＬが全て含まれている場合に、同期が確立したと判定する。
また、保持結果が１つでもＬｏｗレベルであれば、同期が確立していないと判定する（ステップＳ１０８の「Ｎｏ」の分岐）。判定信号がＨｉｇｈレベルの期間（Ｔｗ）に、例えば図１０（ｂ）や（ｄ）のように、保持タイミングＴＥ又はＴＬが含まれていない、またはＴＥ、ＴＣ及びＴＬの全てが含まれていない場合に、同期が確立していないと判定する。
【００７８】
初期同期部１３０ａは、同期が確立していないと判定した場合は、接続切替回路ＳＷ３をオンにし、その他の接続切替回路ＳＷをオフにさせる指令信号を生成する（ステップＳ１１２〜Ｓ１１４の「Ｎｏ」の分岐、ステップＳ１０４）。更に、生成した指令信号を位相調整装置１００に送信する（ステップＳ１０６）。
そして、接続切替回路ＳＷ３をオンにし、その他の接続切替回路ＳＷをオフにさせたときの、Ｓ＆Ｈ回路１２０〜１２４から入力された保持結果に基づき、初期同期部１３０ａにおいて、上記同様の判定処理を行う（ステップＳ１０８）。
【００７９】
このように、同期が確立していないと判定するごとに、オンにする接続切替回路ＳＷｎを決定する変数ｎの値を２ずつシフトして、該当する接続切替回路ＳＷｎをオンにする。そして、初期同期部１３０ａは、接続切替回路ＳＷＭまでオンにした後は、周回して接続切替回路ＳＷ２をオンにし、同様に変数ｎの値を２ずつシフトさせながら該当する接続切替回路ＳＷをオンにする。最終的に、接続切替回路ＳＷ（Ｍ−１）までオンにし、それでも同期が確立しない場合は、同期の確立に失敗したと判断する（ステップＳ１１６）。
同期の確立に失敗した場合は、再度、同期確立処理を実行したり、開始指示があるまで同期確立処理を保留にしたりする。
また、同期が確立していると判定した場合に、初期同期部１３０ａは、同期維持部１３０ｂに同期維持処理の開始指示を出力する（ステップＳ１１０）。
【００８０】
同期維持部１３０ｂは、初期同期部１３０ａからの開始指示に応じて（ステップＳ２００の「Ｙｅｓ」の分岐）、Ｓ＆Ｈ回路１２０〜１２４の保持タイミングの観測を開始する（ステップＳ２０２）。そして、この観測結果に基づき、まず、同期がとれているか否かを判定する（ステップＳ２０４）。
具体的に、同期維持部１３０ｂは、図１０（ａ）に示すように、判定信号がＨｉｇｈレベルの期間（Ｔｗ）に、保持タイミングＴＥ、ＴＣ及びＴＬを全て含む場合に、同期がとれていると判定する（ステップＳ２０４の「Ｙｅｓ」の分岐）。更に、図１０（ｂ）又は（ｄ）に示すように、判定信号がＨｉｇｈレベルの期間（Ｔｗ）に、保持タイミングＴＥ又はＴＬが含まれていない場合にも、同期がとれていると判定する（ステップＳ２０４の「Ｙｅｓ」の分岐）。
【００８１】
そして、同期維持部１３０ｂは、判定信号がＨｉｇｈレベルの期間（Ｔｗ）に、ＴＥ、ＴＣ及びＴＬの全てが含まれていない場合に、同期がとれていないと判定する（ステップＳ２０４の「Ｎｏ」の分岐）。
同期がとれていないと判定した場合に、同期維持部１３０ｂは、初期同期部１３０ａに対して、同期確立処理に移行するように開始指示を出力する（ステップＳ２１８）。
また、同期がとれていると判定した場合に、図１０（ｂ）に示すように、保持タイミングＴＥのみが、Ｔｗに含まれていない場合は（ステップＳ２０６の「Ｙｅｓ」の分岐）、現在オンになっている接続切替回路ＳＷに基づいて、次にオンにする接続切替回路を決定する。
【００８２】
つまり、Ｓ＆Ｈ回路１２２〜１２４において、保持タイミングＴＣ及びＴＬで有判定信号が保持され、Ｓ＆Ｈ回路１２０でのみ保持タイミングＴＥで有判定信号が保持されなかったときに、同期タイミングに対して遅延信号の位相が進んでいると判定する。
同期維持部１３０ｂは、位相が進み気味になっている場合に、オンにする接続切替回路ＳＷｎを決定するための変数ｎの現在の値が３よりも大きいときは、変数ｎの値を２減算する。また、変数ｎの現在の値が２のときは、変数ｎの値をＭに変更する。また、変数ｎの現在の値が１のときは、変数ｎの値を「Ｍ−１」に変更する（ステップＳ２０８）。
また、同期がとれていると判定した場合に、図１０（ｄ）に示すように、保持タイミングＴＬのみが、Ｔｗに含まれていない場合は（ステップＳ２１４の「Ｙｅｓ」の分岐）、現在オンになっている接続切替回路ＳＷに基づいて、次にオンにする接続切替回路を決定する。
【００８３】
つまり、Ｓ＆Ｈ回路１２０〜１２２において、保持タイミングＴＥ及びＴＣで有判定信号が保持され、Ｓ＆Ｈ回路１２４でのみ保持タイミングＴＬで有判定信号が保持されなかったときに、同期タイミングに対して遅延信号の位相が遅れていると判定する。
同期維持部１３０ｂは、位相が遅れ気味になっている場合に、オンにする接続切替回路ＳＷｎを決定するための変数ｎの現在の値がＭよりも小さいときは、変数ｎの値を２加算する。また、変数ｎの現在の値が「Ｍ−１」のときは、変数ｎの値を１に変更する。また、変数ｎの現在の値がＭのときは、変数ｎの値を２に変更する（ステップＳ２１６）。
【００８４】
そして、同期維持部１３０ｂは、上記変更後の変数ｎの値で決定される接続切替回路ＳＷｎをオンにさせ、その他の接続切替回路ＳＷをオフにさせる指令信号を生成する（ステップＳ２１０）。更に、生成した指令信号を位相調整装置１００に送信する（ステップＳ２１２）。
これにより、位相が進み気味のときは、位相調整装置１００からは、１つ前の遅延信号に対して、位相が２×ｄｔ遅れた遅延信号が接続切替回路ＳＷｎを介して出力される。
また、位相が遅れ気味のときは、位相調整装置１００からは、１つ前の遅延信号に対して、位相が２×ｄｔ進んだ遅延信号が接続切替回路ＳＷｎを介して出力される。
この遅延信号は、Ｓ＆Ｈ回路１２０にそのまま入力され、Ｓ＆Ｈ回路１２２に遅延段回路１２６で遅延されて入力され、Ｓ＆Ｈ回路１２４に遅延段回路１２６及び１２８で遅延されて入力される。
【００８５】
これにより、図１０（ｂ）に示すように、位相が進み気味のときは、そのときよりも位相を遅らせた遅延信号が入力されるので、図１０（ｃ）に示すように、保持タイミングＴＥにおいてもＨｉｇｈレベルの判定信号が保持されるようになる。
また、図１０（ｄ）に示すように、位相が遅れ気味のときは、そのときよりも位相を進めた遅延信号が入力されるので、図１０（ｅ）に示すように、保持タイミングＴＬにおいてもＨｉｇｈレベルの判定信号が保持されるようになる。
なお、１度の変更では、保持タイミングＴＥ、ＴＣ及びＴＬの全てがＴｗの期間に含まれる同期状態とならないときは、この同期状態となるまで更に位相を遅らせる、又は位相を進めるように、変数ｎの値を順に変更する。
【００８６】
Ｓ＆Ｈ回路１２０〜１２４は、それぞれ保持タイミングＴＥ、ＴＣ及びＴＬにおいて、比較回路１１８から入力される判定信号を保持（サンプリング及びホールド）し、この保持結果を信号処理部１３０に出力する。
同期維持部１３０ｂは、これらの保持結果に基づき、再び、同期がとれているか否かを判定する（ステップＳ２０４）。
以降は、上記ステップＳ２０４〜Ｓ２１６の各処理の繰り返しとなる。
【００８７】
一方、同期がとれている状態において、信号処理部１３０は、復調部１３０ｃにおいて、受信したＵＷＢ信号の復調処理を行う。具体的に、有判定信号の出力タイミングと保持タイミングとの同期タイミングに合わせて、受信信号を「０」、「１」のデータなどに変換する。復調されたデータは、後段の図示しないデータ処理装置などに出力され、そこで目的に応じた処理に用いられる。
以上、本実施形態の無線受信装置１は、アンテナ１１０とＬＮＡ１１２とによって、ＵＷＢ信号を受信することができる。
更に、整流回路１１４とＤＣアンプ１１６とによって、受信したＵＷＢ信号の検波信号（帯域制限且つ増幅された直流の整流信号）を生成することができる。
更に、比較回路１１８によって、受信信号にパルスが含まれるか否かを判定することができる。
【００８８】
更に、位相調整装置１００及びＳ＆Ｈ回路１２０〜１２４によって、保持タイミングＴＥ、ＴＣ及びＴＬのタイミングで、比較回路１８の出力する判定信号を保持することができる。
更に、信号処理部１３０の初期同期部１３０ａと位相調整装置１００とによって、電源投入後の初期状態において、比較回路１８の出力する有判定信号の出力タイミングと、Ｓ＆Ｈ回路１２０〜１２４の保持タイミングとの同期を確立することができる。
更に、信号処理部１３０の同期維持部１３０ｂと位相調整装置１００とによって、Ｓ＆Ｈ回路１２０〜１２４の保持タイミングの状態に基づき、初期同期部１３０ａにおいて確立した同期を維持することができる。
更に、信号処理部１３０の復調部１３０ｃによって、受信したＵＷＢ信号を復調することができる。
【００８９】
従って、位相調整装置１００を用いて、比較回路１１８の有判定信号の出力タイミングとＳ＆Ｈ回路１２０〜１２４の保持タイミングとの同期の確立及び維持を行うことができる。これによって、位相の調整範囲に制限がない状態で、同期確立及び同期維持のための位相調整を行うことができ、効率的に位相調整を行うことができる。
また、Ｓ＆Ｈ回路１２０〜１２４の３つのＳ＆Ｈ回路の保持タイミングの状態に基づき同期タイミングを調整することができるので、より高精度に、位相調整装置１００を用いた、初期の同期タイミングの確立及び同期タイミングの維持を行うことができる。
【００９０】
上記第２実施形態において、アンテナ１１０は、形態４の無線受信手段に対応し、ＬＮＡ１１２は、形態４の増幅手段に対応し、整流回路１１４及びＤＣアンプ１１６は、形態４の検波信号生成手段に対応し、比較回路１１８は、形態４又は５の判定手段に対応する。
また、上記第２実施形態において、Ｓ＆Ｈ回路１２０〜１２４は、形態５又は６の第１〜第３のサンプリング＆ホールド回路に対応し、保持タイミングＴＥ、ＴＣ及びＴＥは、形態６のサンプリングのタイミングＴ１、Ｔ２及びＴ３に対応する。
【００９１】
〔第２実施形態の変形例１〕
次に、本発明の第２実施形態の変形例１を図面に基づき説明する。図１１〜図１２は、本発明に係る位相調整装置及び無線受信装置の第２実施形態の変形例１を示す図である。
上記第２実施形態では、電源が投入されている間は、ＵＷＢ信号を受信していない期間でもＬＮＡ１１２が動作する。これに対して、本変形例では、ＵＷＢ信号の受信タイミングに基づき、受信期間はＬＮＡ１１２を動作状態とし、受信しない期間はＬＮＡ１１２を停止状態にする制御を行う点が異なる。
以下、上記第２実施形態と同様の構成部については同じ符号を付して適宜説明を省略し、異なる部分を詳細に説明する。
【００９２】
まず、図１１に基づき、変形例１の無線受信装置２の構成を説明する。
ここで、図１１は、変形例１の無線受信装置２の構成を示すブロック図である。
図１１に示すように、無線受信装置２は、位相調整装置１００と、アンテナ１１０と、低雑音増幅器（ＬＮＡ）１１２と、整流回路１１４と、ＤＣアンプ１１６と、比較回路１１８と、サンプリング＆ホールド（Ｓ＆Ｈ）回路１２０〜１２４と、遅延段回路１２６及び１２８と、信号処理部１３０とを含んで構成される。
無線受信装置２は、更に、ＬＮＡタイミング生成回路１４０と、遅延段回路１４２及び１４４とを含んで構成される。
【００９３】
上記構成によって、位相調整装置１００から出力された遅延信号は、遅延段回路１４２及び１４４を介した後に、Ｓ＆Ｈ回路１２０にそのまま入力され、Ｓ＆Ｈ回路１２２に遅延段回路１２６を介して入力され、Ｓ＆Ｈ回路１２４に遅延段回路１２６及び１２８を介して入力される。
ＬＮＡ１１２は、ＬＮＡタイミング生成回路１４０からのＯＮ−ＯＦＦ信号（後述）に基づき、ＯＮ−ＯＦＦ信号がオン状態を示す信号であれば、自己を動作状態に切り替える。一方、ＯＮ−ＯＦＦ信号がオフ状態を示す信号であれば、自己を停止状態に切り替える。
具体的に、ＬＮＡ１１２を停止状態にする場合は、例えば、ＬＮＡ１１２を構成する電流を供給するラインのトランジスタをオフにするＯＮ−ＯＦＦ信号を供給する。一方、動作状態にする場合は、このトランジスタをオンにするＯＮ−ＯＦＦ信号を供給する。
【００９４】
ＬＮＡタイミング生成回路１４０は、位相調整装置１００から入力された遅延信号と、この遅延信号を遅延段回路１４２で遅延させた遅延信号とに基づき、ＬＮＡ１１２の動作状態（ＯＮ）と停止状態（ＯＦＦ）とを切り替えるＯＮ−ＯＦＦ信号を生成する。そして、生成したＯＮ−ＯＦＦ信号を、ＬＮＡ１１２に出力する。
このＯＮ−ＯＦＦ信号は、一定周期で断続的に受信されるＵＷＢ信号の受信タイミングにおいて、ＬＮＡ１１２を動作状態とし、受信しないタイミングにおいて、ＬＮＡ１１２を停止状態とする信号となる。
具体的に、ＯＮ−ＯＦＦ信号は、比較回路１１８の出力する有判定信号の出力タイミングと、Ｓ＆Ｈ回路１２０〜１２４の保持タイミングとの同期が確立しているときに、位相調整装置１００から出力される遅延信号に基づき生成される。
【００９５】
次に、図１２に基づき、本変形例の無線受信装置２の動作を説明する。
ここで、図１２は、同期状態の第２の判定方法を示す図である。
無線受信装置２は、電源が投入されると、初期化処理を実行し、初期化処理が完了すると、ＵＷＢ信号の受信処理を開始する。
そして、アンテナ１１０によってＵＷＢ信号を受信すると、無線受信装置１は、ＬＮＡ１１２において、受信したＵＷＢ信号（交流信号）を増幅して、増幅したＵＷＢ信号を整流回路１１４に出力する。
なお、本変形例では、比較回路１１８の有判定信号の出力タイミングと、Ｓ＆Ｈ回路１２０〜１２４の保持タイミングとの同期が確立するまでは、ＵＷＢ信号を受信しない期間においてもＬＮＡ１１２を動作状態にし続けることとする。
以降の、整流回路１１４、ＤＣアンプ１１６及び比較回路１１８の動作は、上記第２実施形態と同様となるので記載を省略する。
【００９６】
一方、位相調整装置１００は、信号処理部１３０からの指令信号に応じて、基準となる接続切替回路ＳＷをオン状態に、それ以外の接続切替回路ＳＷをオフ状態にして、基準となる接続切替回路ＳＷを介して遅延信号（クロック信号）をＳ＆Ｈ回路１２０〜１２４に向けて出力する。
位相調整装置１００から出力された遅延信号は、遅延段回路１４２及び１４４を介した後に、Ｓ＆Ｈ回路１２０にそのまま入力され、Ｓ＆Ｈ回路１２２に遅延段回路１２６を介して入力され、Ｓ＆Ｈ回路１２４に遅延段回路１２６及び１２８を介して入力される。
【００９７】
そして、Ｓ＆Ｈ回路１２０〜１２４は、入力された遅延信号の立ち上がりのタイミングで、即ち、保持タイミングＴＥ、ＴＣ及びＴＬで、比較回路１１８から入力される判定信号をそれぞれ保持（サンプリング及びホールド）する。
また、信号処理部１３０は、ＵＷＢ信号の受信処理の開始に応じて、有判定信号の出力タイミングとＳ＆Ｈ回路１２０〜１２４の保持タイミングとの同期を確立する同期確立処理を開始する（ステップＳ１００の「Ｙｅｓ」の分岐）。
【００９８】
本変形例では、有判定信号の信号幅ＴｗとＳ＆Ｈ回路１２０〜１２４の保持タイミングＴＥ、ＴＣ及びＴＬとの関係が、下式（２）で表す関係となるように各回路のパラメータ（遅延量など）を設定する。
ＴＥ＜ＴＣ−Ｔｗ／２＜ＴＣ＜ＴＣ＋Ｔｗ／２＜ＴＬ                ・・・（２）
そして、初期同期部１３０ａは、上式（２）の関係において、保持タイミングＴＣにおいてのみ有判定信号がサンプリングされたときに、同期が確立していると判定する。
具体的に、初期同期部１３０ａは、まず、位相調整装置１００に、接続切替回路ＳＷ１をオンにし、その他の接続切替回路ＳＷをオフにさせる指令信号を生成する（ステップＳ１０２〜Ｓ１０４）。そして、生成した指令信号を位相調整装置１００に送信する（ステップＳ１０６）。
【００９９】
これによって、位相調整装置１００は、切替制御回路４０において、接続切替回路ＳＷ１をオンにし、接続切替回路ＳＷ２〜ＳＷＭをオフにする切替制御信号ＣＳＷ１〜ＣＳＷＭを生成し、これらを接続切替回路ＳＷ１〜ＳＷＭに出力する。
これによって、接続切替回路ＳＷ１をオン状態に、接続切替回路ＳＷ２〜ＳＷＭがオフ状態となって、インバーター回路ＩＶ１とＩＶ２の接続部から出力される遅延信号が、接続切替回路ＳＷ１を介して、ＬＮＡタイミング生成回路１４０及びＳ＆Ｈ回路１２０〜１２４に向けて出力される。
【０１００】
この遅延信号は、そのままＬＮＡタイミング生成回路１４０に入力されると共に、遅延段回路１４２を介してＬＮＡタイミング生成回路１４０に入力される。また、遅延信号は、遅延段回路１４２及び１４４を介した後、Ｓ＆Ｈ回路１２０にそのまま入力され、Ｓ＆Ｈ回路１２２に遅延段回路１２６で遅延されて入力され、Ｓ＆Ｈ回路１２４に遅延段回路１２６及び１２８で遅延されて入力される。つまり、この入力タイミングが、本変形例における保持タイミングＴＥ、ＴＣ及びＴＬとなる。
Ｓ＆Ｈ回路１２０〜１２４は、それぞれ保持タイミングＴＥ、ＴＣ及びＴＬにおいて、比較回路１１８から入力される判定信号を保持（サンプリング及びホールド）し、この保持結果を信号処理部１３０に出力する。
【０１０１】
一方、初期同期部１３０ａは、Ｓ＆Ｈ回路１２０〜１２４から入力された保持結果に基づき、Ｓ＆Ｈ回路１２２の保持結果のみがＨｉｇｈレベルであれば、同期が確立したと判定する（ステップＳ１０８の「Ｙｅｓ」の分岐）。つまり、図１２（ａ）に示すように、判定信号がＨｉｇｈレベルの期間（Ｔｗ）に、保持タイミングＴＣのみが含まれている場合に、同期が確立したと判定する。
また、Ｓ＆Ｈ回路１２０及び１２４の保持結果の少なくとも一方がＬｏｗレベルであれば、同期が確立していないと判定する（ステップＳ１０８の「Ｎｏ」の分岐）。具体的に、判定信号がＨｉｇｈレベルの期間（Ｔｗ）に、例えば図１２（ｂ）や（ｄ）のように、保持タイミングＴＣ及びＴＬが含まれている、またはＴＥ及びＴＣが含まれている場合に同期が確立していないと判定する。また、保持タイミングＴＥ、ＴＣ及びＴＬのいずれも含まれていない場合も、同期が確立していないと判定する。
【０１０２】
初期同期部１３０ａは、同期が確立していないと判定した場合は、次に、接続切替回路ＳＷ３をオンにし、その他の接続切替回路ＳＷをオフにさせる指令信号を生成する（ステップＳ１１２〜Ｓ１１４の「Ｎｏ」の分岐、ステップＳ１０４）。更に、生成した指令信号を位相調整装置１００に送信する（ステップＳ１０６）。
そして、初期同期部１３０ａにおいて、接続切替回路ＳＷ３をオンにし、その他の接続切替回路ＳＷをオフにさせたときの、Ｓ＆Ｈ回路１２０〜１２４から入力された保持結果に基づき、上記同様の判定処理を行う（ステップＳ１０８）。
【０１０３】
このように、同期が確立していないと判定するごとに、オンにする接続切替回路ＳＷｎを決定する変数ｎの値を２ずつシフトして、該当する接続切替回路ＳＷｎをオンにする。そして、初期同期部１３０ａは、接続切替回路ＳＷＭまでオンにした後は、周回して接続切替回路ＳＷ２をオンにし、同様に変数ｎの値を２ずつシフトさせながら該当する接続切替回路ＳＷをオンにする。最終的に、接続切替回路ＳＷ（Ｍ−１）までオンにし、それでも同期が確立しない場合は、同期の確立に失敗したと判断する（ステップＳ１１６）。
【０１０４】
そして、初期同期部１３０ａにおいて、同期が確立したと判定した場合に、信号処理部１３０は、ＬＮＡタイミング生成回路１４０に、ＯＮ−ＯＦＦ信号の供給処理の開始指示を出力する。
これによって、ＬＮＡタイミング生成回路１４０は、位相調整装置１００からの遅延信号と、これを遅延段回路１４２において遅延させた遅延信号とに基づき、ＯＮ−ＯＦＦ信号を生成する。具体的に、ＵＷＢ信号を受信するタイミングでＬＮＡ１１２を動作状態にし、受信しないタイミングでＬＮＡ１１２を停止状態にするＯＮ−ＯＦＦ信号を生成する。ここでは、Ｈｉｇｈレベルのときに、ＬＮＡ１１２を動作状態にし、ＬｏｗレベルのときにＬＮＡ１１２を停止状態にするＯＮ−ＯＦＦ信号を生成する。そして、ＬＮＡタイミング生成回路１４０は、生成したＯＮ−ＯＦＦ信号をＬＮＡ１１２に出力する。
【０１０５】
ＬＮＡ１１２は、ＬＮＡタイミング生成回路１４０からＨｉｇｈレベルのＯＮ−ＯＦＦ信号が入力されると、現在、停止状態の場合は、自己を動作状態へと切り替える。一方、ＬＮＡタイミング生成回路１４０からＬｏｗレベルのＯＮ−ＯＦＦ信号が入力されると、現在、動作状態の場合は、自己を停止状態へと切り替える。
また、同期が確立していると判定した場合に、初期同期部１３０ａは、同期維持部１３０ｂに同期維持処理の開始指示を出力する（ステップＳ１１０）。
【０１０６】
同期維持部１３０ｂは、初期同期部１３０ａからの開始指示に応じて（ステップＳ２００の「Ｙｅｓ」の分岐）、Ｓ＆Ｈ回路１２０〜１２４の保持タイミングの観測を開始する（ステップＳ２０２）。そして、この観測結果に基づき、まず、同期がとれているか否かを判定する（ステップＳ２０４）。
具体的に、同期維持部１３０ｂは、図１２（ａ）に示すように、判定信号がＨｉｇｈレベルの期間（Ｔｗ）に、保持タイミングＴＣのみを含む場合に、同期がとれていると判定する（ステップＳ２０４の「Ｙｅｓ」の分岐）。更に、図１２（ｂ）又は（ｄ）に示すように、判定信号がＨｉｇｈレベルの期間（Ｔｗ）に、保持タイミングＴＣに加えて、ＴＥ又はＴＬが含まれている場合にも、同期がとれていると判定する（ステップＳ２０４の「Ｙｅｓ」の分岐）。
【０１０７】
一方、同期維持部１３０ｂは、判定信号がＨｉｇｈレベルの期間（Ｔｗ）に、ＴＥ、ＴＣ及びＴＬの全てが含まれていない場合に、同期がとれていないと判定する（ステップＳ２０４の「Ｎｏ」の分岐）。
同期がとれていないと判定した場合に、同期維持部１３０ｂは、初期同期部１３０ａに対して、同期確立処理に移行するように開始指示を出力する（ステップＳ２１８）。
また、同期がとれていると判定した場合に、図１２（ｂ）に示すように、保持タイミングＴＥのみが、Ｔｗに含まれていない場合は（ステップＳ２０６の「Ｙｅｓ」の分岐）、同期タイミングに対して遅延信号の位相が進んでいると判定する。
このように位相が進み気味になっている場合に、同期維持部１３０ｂは、上記第２実施形態と同様に変数ｎの値を変更する（ステップＳ２０８）。
【０１０８】
また、同期がとれていると判定した場合に、図１２（ｄ）に示すように、保持タイミングＴＬのみが、Ｔｗに含まれていない場合は（ステップＳ２１４の「Ｙｅｓ」の分岐）、同期タイミングに対して遅延信号の位相が遅れていると判定する。
このように位相が遅れ気味になっている場合に、同期維持部１３０ｂは、上記第２実施形態と同様に変数ｎの値を変更する（ステップＳ２１６）。
【０１０９】
そして、同期維持部１３０ｂは、上記変更後の変数ｎの値で決定される接続切替回路ＳＷｎをオンにさせ、その他の接続切替回路ＳＷをオフにさせる指令信号を生成する（ステップＳ２１０）。更に、生成した指令信号を位相調整装置１００に送信する（ステップＳ２１２）。
これにより、位相が進み気味のときは、位相調整装置１００からは、１つ前の遅延信号に対して、位相が２×ｄｔ遅れた遅延信号が接続切替回路ＳＷｎを介して出力される。
【０１１０】
また、位相が遅れ気味のときは、位相調整装置１００からは、１つ前の遅延信号に対して、位相が２×ｄｔ進んだ遅延信号が接続切替回路ＳＷｎを介して出力される。
この遅延信号は、遅延段回路１４２及び１４４で遅延後に、Ｓ＆Ｈ回路１２０にそのまま入力され、Ｓ＆Ｈ回路１２２に遅延段回路１２６で遅延されて入力され、Ｓ＆Ｈ回路１２４に遅延段回路１２６及び１２８で遅延されて入力される。
これにより、図１２（ｂ）に示すように、位相が進み気味のときは、そのときよりも位相を遅らせた遅延信号が入力されるので、図１２（ｃ）に示すように、保持タイミングＴＥに加えて、ＴＬがＴｗの期間に含まれないようになる。
【０１１１】
また、図１２（ｄ）に示すように、位相が遅れ気味のときは、そのときよりも位相を進めた遅延信号が入力されるので、図１２（ｅ）に示すように、保持タイミングＴＬに加えて、ＴＥがＴｗの期間に含まれないようになる。
なお、１度の変更では、保持タイミングＴＣのみがＴｗに含まれる同期状態にならないときは、この同期状態となるまで更に位相を遅らせる、又は位相を進めるように、変数ｎの値を順に変更する。
【０１１２】
Ｓ＆Ｈ回路１２０〜１２４は、それぞれ保持タイミングＴＥ、ＴＣ及びＴＬにおいて、比較回路１１８から入力される判定信号を保持（サンプリング及びホールド）し、この保持結果を信号処理部１３０に出力する。
同期維持部１３０ｂは、これらの保持結果に基づき、再び、同期がとれているか否かを判定する（ステップＳ２０４）。
以降は、上記ステップＳ２０４〜Ｓ２１６の各処理の繰り返しとなる。
【０１１３】
以上、本変形例の無線受信装置１は、ＬＮＡタイミング生成回路１４０によって、ＵＷＢ信号の受信タイミングに合わせて、ＬＮＡ１１２の動作状態と停止状態とを切り替えることができる。
これによって、同期の確立した状態における位相調整装置１００の遅延信号に基づき、ＵＷＢ信号を受信する期間にＬＮＡ１１２を動作状態にし、ＵＷＢ信号を受信しない期間にＬＮＡ１１２を停止状態にするＯＮ−ＯＦＦ信号を生成することができる。従って、ＬＮＡ１１２を、正確なタイミングで動作状態及び停止状態に切り替えることができると共に、ＬＮＡ１１２において消費される電力量を低減することができる。
【０１１４】
上記第２実施形態の変形例１において、アンテナ１１０は、形態４の無線受信手段に対応し、ＬＮＡ１１２は、形態４の増幅手段に対応し、整流回路１１４及びＤＣアンプ１１６は、形態４の検波信号生成手段に対応し、比較回路１１８は、形態４又は５の判定手段に対応する。
また、上記第２実施形態の変形例１において、Ｓ＆Ｈ回路１２０〜１２４は、形態５又は７の第１〜第３のサンプリング＆ホールド回路に対応し、保持タイミングＴＥ、ＴＣ及びＴＥは、形態７のサンプリングのタイミングＴ１、Ｔ２及びＴ３に対応し、ＬＮＡタイミング生成回路１４０は、形態８の動作状態切替手段に対応する。
【０１１５】
〔第２実施形態の変形例２〕
次に、本発明の第２実施形態の変形例２を図面に基づき説明する。図１３は、本発明に係る位相調整装置及び無線受信装置の第２実施形態の変形例２を示す図である。
上記第２実施形態の変形例１では、遅延段回路１２６、１２８、１４２及び１４４の構成を特に規定しなかった。これに対して、本変形例では、これらの遅延段回路を、遅延段回路１０を構成するインバーター回路ＩＶと同じ特性のインバーター回路を用いて構成すると共に、遅延段回路１０に供給する制御電圧と同じ制御電圧を供給して遅延量を制御する点が異なる。
以下、上記変形例１と同様の構成部については同じ符号を付して適宜説明を省略し、異なる部分を詳細に説明する。
【０１１６】
まず、図１３に基づき、変形例２の無線受信装置３の構成を説明する。
ここで、図１３は、変形例２の無線受信装置３の一部の構成を示すブロック図である。
なお、無線受信装置３は、上記変形例１の無線受信装置２の構成要素を全て含んでおり、その構成要素の一部を変更したものとなる。従って、図１３は、変更部に係る構成要素のみを記載し、その他の構成要素を省略している。
図１３に示すように、無線受信装置３は、位相調整装置１００における、位相同期用回路２０から遅延段回路１０の各インバーター回路ＩＶ１〜ＩＶＮに供給される制御電圧を、遅延段回路１２６、１２８、１４２及び１４４を構成する各インバーター回路にも供給する構成となっている。
【０１１７】
本変形例において、遅延段回路１２６、１２８、１４２及び１４４は、遅延段回路１０を構成するインバーター回路ＩＶと同じ特性のインバーター回路を複数直列に接続した構成される。
つまり、遅延段回路１２６、１２８、１４２及び１４４は、上記第１実施形態で説明した、図２に示すインバーター回路ＩＶの構成と同じ構成で、且つ回路素子（ＰＴｒ１、ＰＴｒ２、ＮＴｒ１及びＮＴｒ２）が同じ特性のもので構成されたインバーター回路を用いて構成される。
従って、遅延段回路１０に供給するものと同じ制御電圧を、遅延段回路１２６、１２８、１４２及び１４４を供給することで、これら遅延段回路の各インバーター回路の遅延量を、遅延段回路１０の各インバーター回路ＩＶの遅延量で一定に保つことができる。
【０１１８】
他の構成は、上記変形例１の無線受信装置２と同様となる。よって、各インバーター回路の遅延量を精度良く一定に保てる点以外は、その動作内容は無線受信装置２と同様となるので説明を省略する。
以上、遅延段回路１２６、１２８、１４２及び１４４を、遅延段回路１０を構成するインバーター回路ＩＶと同じ特性のインバーター回路によって構成した。
更に、位相調整装置１００の位相同期用回路２０が、遅延段回路１０の各インバーター回路ＩＶ１〜ＩＶＮに供給する遅延量を制御する制御電圧を、遅延段回路１２６、１２８、１４２及び１４４のインバーター回路にも供給するようにした。
【０１１９】
これによって、遅延段回路１２６、１２８、１４２及び１４４の各インバーター回路の遅延量を、遅延段回路１０の各インバーター回路ＩＶの遅延量と同じ遅延量で一定に保つことができる。従って、より高精度に、ＬＮＡ１１２の切替タイミング、有判定信号の出力タイミングとＳ＆Ｈ回路１２０〜１２４の保持タイミングとの同期の確率及び同期の維持を行うことができる。
上記第２実施形態の変形例２において、遅延段回路１２６、１２８、１４２及び１４４は、形態９の第２の遅延段回路に対応する。
【０１２０】
なお、上記第１実施形態において、オン状態とする接続切替回路ＳＷ１〜ＳＷＭを、・・・→ＳＷ１→ＳＷ３→ＳＷ５→・・・→ＳＷ（Ｍ−２）→ＳＷＭ→ＳＷ２→ＳＷ４→・・・→ＳＷ（Ｍ−３）→ＳＷ（Ｍ−１）→ＳＷ１→・・・の順で選択する構成とした。また、・・・→ＳＷＭ→ＳＷ（Ｍ−２）→・・・ＳＷ５→ＳＷ３→ＳＷ１→ＳＷ（Ｍ−１）→ＳＷ（Ｍ−３）→・・・→ＳＷ４→ＳＷ２→ＳＷＭ→・・・の順で選択する構成とした。しかし、この構成に限らず、先に選択されているものに対して１つ隣のものを選択せず且つ１つおきの並び順を守るのならば、必要な位相差のものを任意に選択（ＳＷ１の次にＳＷ５を選択など）する構成としてもよい。
【０１２１】
また、上記各実施形態及び上記各変形例において、各回路を構成するトランジスターをＮチャンネル型のＭＯＳトランジスター又はＰチャンネル型のＭＯＳトランジスターとしたが、ＭＯＳトランジスターに限らず、バイポーラ・トランジスターなど、本発明に適用可能な性能を有するものであればどのような素子を適用してもよい。
また、上記第２実施形態及び上記各変形例において、ＵＷＢ信号を受信する構成を例に挙げて説明したが、これに限らず、一定周期で断続的に情報信号を含む無線信号を受信する構成であれば、ＵＷＢ信号以外の無線信号の受信に本発明を適用してもよい。
【０１２２】
また、上記各実施形態及び上記各変形例は、本発明の好適な具体例であり、技術的に好ましい種々の限定が付されているが、本発明の範囲は、上記の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。また、上記の説明で用いる図面は、図示の便宜上、部材ないし部分の縦横の縮尺は実際のものとは異なる模式図である。
また、本発明は上記各実施形態及び上記各変形例に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
【符号の説明】
【０１２３】
１〜３…無線受信装置、１００…位相調整装置、１０，１２６，１２８，１４２，１４４…遅延段回路、２０…位相同期用回路、３０…接続切替回路群、４０…切替制御回路、１１０…アンテナ、１１２…ＬＮＡ、１１４…整流回路、１１６…ＤＣアンプ、１１８…比較回路、１２０〜１２４…Ｓ＆Ｈ回路、１３０…信号処理部、１３０ａ…初期同期部、１３０ｂ…同期維持部、１３０ｃ…復調部、１４０…ＬＮＡタイミング生成回路
【図１】
2010245587.tif 000003
【図２】
2010245587.tif 000004
【図３】
2010245587.tif 000005
【図４】
2010245587.tif 000006
【図５】
2010245587.tif 000007
【図６】
2010245587.tif 000008
【図７】
2010245587.tif 000009
【図８】
2010245587.tif 000010
【図９】
2010245587.tif 000011
【図１０】
2010245587.tif 000012
【図１１】
2010245587.tif 000013
【図１２】
2010245587.tif 000014
【図１３】
2010245587.tif 000015