(57)【要約】【課題】レイアウト検証の際に論理回路データを作成しなくとも、レイアウト設計データの不具合を容易に検証でき、また、バイアス条件等の測定条件設定を、短時間で行うことができるレイアウト検証方法及びレイアウト検証装置を提供する。【解決手段】ネットリスト抽出部１１１は、レイアウト設計データ１１から、トランジスタ、抵抗等の素子をネットリストとして認識、仮ネットリストの抽出を行う。また、ネットリスト生成部１１２は、仮ネットリストに縮退、フィルタ処理を行い、レイアウト設計データ１１に対応する素子のネットリストを生成する。測定ピン番号抽出部１１３は、プローブ針座標データ１３から電極パッドの座標とプローブ針番号を抽出する。また、出力ファイル生成部１１５は、ネットリストの素子端子名にプローブ針番号が割り当てられた出力データを生成し、出力処理部１８０は出力データを表示部１９０へ表示する。【選択図】図２
2010245382.tif 000002
【特許請求の範囲】
【請求項１】
レイアウト設計データから抽出されたネットリストにおける素子の端子に接続される電極パッドの座標と、前記電極パッドに接触されるプローブ針の座標とを比較し、座標が一致した場合、前記素子の端子名と、前記プローブ針の番号とを、対応付けて表示することを特徴とするレイアウト検証方法。
【請求項２】
レイアウト設計データと、素子を認識させるためのパラメータ定義を記述した制御データから、前記ネットリスト及び前記電極パッドの座標を抽出する第１の工程と、
測定用プローブの針番号と針座標とが対応付けられたプローブ針座標データから前記プローブ針の番号及び前記プローブ針の座標を抽出する第２の工程と、
前記電極パッドの座標と、前記プローブ針の座標とを比較し、座標が一致した場合、前記素子の端子名に前記プローブ針の番号が割り当てられた出力データを生成する第３の工程と、
前記出力データを表示する第４の工程と、
を含むことを特徴とする請求項１記載のレイアウト検証方法。
【請求項３】
前記プローブ針座標データは、ユーザが、複数の座標データのうちから、前記測定用プローブが用いられる測定装置の種別に応じて選択した、一の座標データであることを特徴とする請求項２記載のレイアウト検証方法。
【請求項４】
前記パラメータ定義における前記電極パッドの構造は、第１〜第ｎのメタル配線と、各々のメタル配線を接続するスルーホールから構成され、
ユーザは前記電極パッドの構造におけるいずれかのスルーホールとその下層にあるメタル配線との接続を、前記パラメータ定義において非接続状態として定義し、
前記第１の工程は、前記下層にあるメタル配線を、前記電極パッドとして認識し、前記電極パッドの座標を抽出することを特徴とする請求項２または３記載のレイアウト検証方法。
【請求項５】
ユーザが入力する設計出力データと、前記出力データとを比較し、両データが一致することを示す比較結果を出力する工程を更に含む請求項２乃至４記載のレイアウト検証方法。
【請求項６】
レイアウト設計データと、素子を認識させるためのパラメータ定義を記述した制御データから、ネットリスト及び前記ネットリストにおける素子の端子に接続される電極パッドの座標を抽出するネットリスト抽出部と、
測定用プローブの針番号と針座標とが対応付けられたプローブ針座標データから前記プローブ針の番号及び前記プローブ針の座標を抽出する測定ピン番号抽出部と、
前記電極パッドの座標と、前記プローブ針の座標とを比較し、座標が一致した場合、前記素子の端子名に前記プローブ針の番号が割り当てられた出力データを生成する出力ファイル生成部と、
前記出力データを表示する出力部と、
を備えることを特徴とするレイアウト検証装置。
【請求項７】
ユーザが作成した設計出力データと、前記出力データとを比較し、両データが一致することを示す比較結果を前記出力部に対して出力するファイル比較判定部を更に備える請求項６記載のレイアウト検証装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路のレイアウト検証方法及びレイアウト検証装置に関する。
【背景技術】
【０００２】
従来の半導体集積回路のレイアウト検証方法を、図１１を用いて説明する。従来の半導体集積回路設計におけるレイアウト検証は、論理回路データａとレイアウト設計データｂとの不一致点を検証プログラムＡで検証することによって行う。そして、検証プログラムＡは、論理回路データａ、レイアウト設計データｂの他に、検証プログラムを制御するための制御データｃを必要とするが、この制御データｃはマスクレイヤーの定義や、トランジスタ、配線等を検証プログラムに認識させるためのパラメータを記述したものである。
レイアウト検証を行う検証プログラムＡは、レイアウト設計データｂから制御データｃによって半導体集積回路に形成されるべきデバイス、例えばトランジスタ、抵抗、電極パッド等を認識するとともに、これらのデバイスを相互に接続している配線をも、電極パッドや配線等と一緒に認識する。その後、検証プログラムＡは、論理回路データａとレイアウト設計データｂの双方で完全に一致のとれた電極パッド或いは配線を出発点としてレイアウト内のデバイスのトレースを行う。検証プログラムＡにおいてトレースのできない、或いは論理回路データａとレイアウト設計データｂとで一致のとれない配線やデバイスが見つかった場合、それらに対して検証プログラムＡがユニークな配線ノード番号を付し、エラーデータとして出力する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平６−１１０９７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一方、半導体基板上には、プロセス評価のため、複数の基本特性測定用の素子、例えばＭＯＳトランジスタ、ＭＯＳキャパシタ、抵抗等を配置したＴＥＧ（Test Element Group）が形成されており、基本特性測定用の素子の端子に電気的に接続された電極パッドにプローブ針を接触させ、電圧または電流を印加したときの電気的応答測定に用いられている。一般に、ＴＥＧ設計者は、論理回路について熟知した回路設計者でない場合があり、ＴＥＧ設計の際、論理回路データを作成しないことが多い。そのため、上述の従来技術の様に、論理回路データがなければ、レイアウト設計データの不具合の有無を検証できないという問題があった。また、ＴＥＧ測定時におけるプローブ針のバイアス条件等のＴＥＧ測定条件設定の際、デバイスと電極パッドの接続関係、及び電極パッドとプローブ針番号との対応関係を、ＴＥＧ設計者或いはＴＥＧ測定者が、レイアウト設計データを目視することによって判断せねばならず、ＴＥＧ測定条件設定が煩雑で多大な時間を要するという問題があった。
【課題を解決するための手段】
【０００５】
本発明は、レイアウト設計データから抽出されたネットリストにおける素子の端子に接続される電極パッドの座標と、電極パッドに接触されるプローブ針の座標とを比較し、座標が一致した場合、素子の端子名と、プローブ針の番号とを、対応付けて表示することを特徴とするレイアウト検証方法である。
【発明の効果】
【０００６】
本発明のレイアウト検証方法によれば、電極パッドの座標と、電極パッドに接触されるプローブ針の座標とを比較し、座標が一致した場合、素子と、素子が接続された電極パッドに接触されるプローブ針の番号とが対応付けられて表示される。従って、ＴＥＧ設計の際に論理回路データを作成しなくても、プローブ針の番号に対応する電極パッドが存在するかどうかを知ることができ、レイアウト設計データにおける不具合の有無を容易に検証できる。また、レイアウト設計データを目視する必要もなくなるため、ＴＥＧ測定時におけるプローブ針のバイアス条件等のＴＥＧ測定条件設定を、短時間で行うことができる。
【図面の簡単な説明】
【０００７】
【図１】本発明の一実施形態に係るレイアウト検証方法の概略概念図である。
【図２】本発明の一実施形態に係るレイアウト検証装置のブロック図である。
【図３】レイアウト設計データの一部を二次元的に示したレイアウト図である。
【図４】ネットリスト生成処理に用いられるデータのデータ構造を示す概念図である。
【図５】図３のレイアウト図から生成されたネットリストを示す図である。
【図６】レイアウト設計データから生成された出力データを示す図である。
【図７】本発明の一実施形態に係るレイアウト検証方法の概略概念図である。
【図８】電極パッド部の概略断面を示した図である。
【図９】本発明の一実施形態に係るレイアウト検証方法の概略概念図である。
【図１０】本発明の一実施形態に係るレイアウト検証装置のブロック図である。
【図１１】従来のレイアウト検証方法の概略概念図である。
【発明を実施するための形態】
【０００８】
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
（第１実施形態）
図１は、本発明の実施形態に係るレイアウト検証法の概略概念図である。
図１において、レイアウト設計データ１１は、検証対象となるＴＥＧのレイアウト設計データであり、ＭＯＳトランジスタ、ＭＯＳキャパシタ、抵抗等のレイアウトパターンの座標等（矩形、配線の開始・終了点、配線の幅等）である。
制御データ１２は、マスクレイヤー定義、トランジスタ、抵抗等を検証プログラム２０に認識させるためのパラメータ等を記述したデータである。マスクレイヤー定義は、製造工程に対応した使用層の定義であり、定義によって定められた使用層を用いて、トランジスタ等のレイアウト設計が行われる。また、マスクレイヤー定義は、レイアウト設計データからネットリストを抽出する際、デバイスを認識するために使用される。パラメータ記述は、半導体基板上に形成されるデバイス、例えば、トランジスタを、レイアウト設計の際に上述の使用層をどのように組み合せて構築するかを示す定義であり、レイアウト検証の際には、抽出されるデバイスを、例えばトランジスタと認識する際に使用される。
【０００９】
プローブ針座標データ１３は、ＴＥＧ内における素子の端子に電気的に接続される電極パッドに接触されるプローブ針の座標データであり、その座標は、レイアウト設計データと原点座標を共通にしている。例えば、あるトランジスタのソース端子に接続した電極パッドの座標が、レイアウト設計データの中央を原点として、（Ｘｓ，Ｙｓ）であれば、対応するプローブ針の座標も（Ｘｓ，Ｙｓ）である。また、プローブ針座標データ１３は、電極パッドの座標とプローブ針番号とが対応付けられたデータである。プローブ針番号は、これをもとに、ＴＥＧ測定時において、対応するプローブ針のバイアス条件が設定される。例えば、トランジスタのドレイン端子に電源電圧ＶＤＤを印加する場合、ドレイン端子に接続される電極パッドに対応するプローブ針番号をもとに、そのプローブ針にＶＤＤが印加される。
【００１０】
検証プログラム２０は、レイアウト検証を行う検証プログラムであり、レイアウト設計データ１１から制御データ１２に従って、半導体基板上に形成されるべきデバイス、例えばトランジスタ、抵抗、電極パッド等を認識するとともに、これらのデバイスを相互に接続している配線をも、電極パッドや配線等と一緒に認識する。その後、検証プログラム２０は、電極パッド或いは配線を出発点として、レイアウト内のデバイスのトレースを行い、縮退、フィルタ処理前のネットリスト（以下、仮ネットリストとする。）を抽出する。また、検証プログラム２０は、仮ネットリストの縮退処理、例えば、並列に共通接続されたトランジスタの、各Ｌ（チャネル長）、Ｗ（チャネル幅）等を算出し、Ｗについて加算することで、一のトランジスタに構成し記述する。また、検証プログラム２０は、フィルタ処理、例えば素子の端子から電極パッドまでの経路に存在する寄生容量、寄生抵抗等を取り除き、素子の端子と電極パッドとをネットリスト上において電気的に等価なものとするように、ネットリスト記述を簡略化する。すなわち、検証プログラム２０は、縮退、フィルタ処理を行い、簡略化された記述のネットリストを生成する。また、検証プログラム２０は、プローブ針の座標に、レイアウト設計データの電極パッド（例えば、第３メタルで形成される電極パッド）がある場合、プローブ針番号をネットリストの素子端子に割り当てる。
【００１１】
出力表示プログラム３０は、プローブ針番号が割り当てられたネットリストから、素子の種類毎に分類整理された出力データ４０を生成し、出力処理部を介して表示部へ表示する。
【００１２】
以下に、本実施形態におけるレイアウト検証方法を、より具体的に説明するために、レイアウト検証方法を実行するレイアウト検証装置について説明する。また、説明において、レイアウト設計データ１１の一部に相当する図面、それに相当するネットリストを示す図面及び出力データ４０を示す図面を用いる。
図２は、レイアウト検証装置１００を示すブロック図である。
この図には、レイアウト検証装置１００と、レイアウト検証装置１００の処理に用いられる情報を提供する情報入力システム１３０とが示されている。
情報入力システム１３０は、レイアウト設計データ１１を供給するレイアウト設計データ供給システム、制御データ１２を供給する制御データ供給システム及び電極パッドの座標とプローブ針番号（プローブ針座標データ１３）を供給するプローブ針座標データ供給システムを備える。
レイアウト検証装置１００は、情報入力システム１３０から入力されるこれらのデータに基づいて、レイアウト設計データから抽出されたネットリスト中の素子について、素子の端子名と、この端子に接続された電極パッドに接触されるプローブ針の番号とを対応付けて表示する。
【００１３】
レイアウト検証装置１００は、演算処理部１１０、入力処理部１４０、制御記憶処理部１５０、記憶部１７０、出力処理部１８０及び表示部１９０を備える。
レイアウト検証装置１００において演算処理部１１０は、レイアウト検証装置１００における演算処理を行う。演算処理部１１０は、ネットリスト抽出部１１１、ネットリスト生成部１１２、測定ピン番号抽出部１１３及び出力ファイル生成部１１５を備える。ネットリスト抽出部１１１は、レイアウト設計データ１１から、トランジスタ、抵抗等の素子をネットリストとして認識し、仮ネットリストの抽出を行う。また、ネットリスト生成部１１２は、仮ネットリストに縮退、フィルタ処理を行い、レイアウト設計データ１１に対応する素子のネットリストを生成する。測定ピン番号抽出部１１３は、プローブ針座標データ１３から電極パッドの座標とプローブ針番号を抽出する。また、出力ファイル生成部１１５は、プローブ針番号をネットリストの素子端子に割り当て、出力データ４０を生成し、出力処理部１８０を介して表示部１９０へ表示する。
【００１４】
入力処理部１４０は、接続される情報入力システム１３０から情報が入力される。入力処理部１４０は、記憶部１７０に割り付けられた各記憶部に、制御記憶処理部１５０の処理を経て入力された情報を記録する。情報入力システム１３０は、入力される情報として、コンピュータによって読み取り可能な媒体に記録された情報又は通信回線を介して行われる通信処理によって入力される情報のいずれかを、ユーザの選択により切り替えることが可能なように構成されている。また、入力処理部１４０は、マウス、キーボードなどの入力部を備え、その入力部から入力される情報を検出する処理（例えば、後述する制御データ１２におけるパラメータ定義の変更などの処理）を行い、検出した処理結果を制御記憶処理部１５０に対して出力する。
【００１５】
制御記憶処理部１５０は、レイアウト検証装置１００における各処理部からの指示の判別と、その指示に対する応答出力、各処理部の制御並びに記憶部１７０への情報の記録及び記憶部１７０に記憶された情報の参照を行う。記憶部１７０は、ＨＤＤ（Hard disk drive）または半導体メモリなどによって構成される記憶部であり、制御記憶処理部１５０により、記録並びに参照などが行われる。出力処理部１８０は、各演算処理に必要とさせる入力処理の指示を選択するための表示画面の作成、演算結果の表示を行う表示画面の作成（例えば、後述する出力データ４０の作成）などを行い、作成した画面の情報を表示部１９０に出力する。表示部１９０は、出力処理部１８０から入力された画面情報を表示する表示処理を行う。表示部１９０は、ＣＲＴ（Cathode Ray Tube）、ＬＣＤ（Liquid Crystal Display）、ＰＤＰ（Plasma Display Panel）、ＥＬ（Electro-Luminescence）表示器などの各種表示方式の表示素子を用いた表示部である。
【００１６】
レイアウト検証装置１００は、ＣＰＵ（Central Processing Unit）とＲＡＭ（Random Access Memory）とＲＯＭ（Read Only Memory）とＨＤＤ（Hard Disk Drive）とＩ／Ｏ（Input/Output）などが備えられており、演算処理を実行するＣＰＵがＲＡＭを一時的なワークエリアや設定記憶領域として使用したりプログラム領域として使用したりしながら、ＲＯＭに書き込まれた基本プログラム（上述の検証プログラム２０及び出力表示プログラム３０等）を適宜実行し、Ｉ／Ｏを介して接続されている外部機器及び内部機器などを制御している。さらにレイアウト検証装置１００は、装置内部の記憶領域としてＨＤＤを備え、処理プログラム、各種テーブルとしての情報、処理結果など情報の記憶領域として利用される。
【００１７】
次に、図を参照して、レイアウト検証装置１００の各種処理の機能について説明する。
図３は、ネットリスト抽出部１１１が処理を行うレイアウト設計データの一部を二次元的に示したレイアウト図である。この図は、Ｎ型拡散層と第一メタルとの間のコンタクト抵抗を電気的に測定するために使用されるＴＥＧパターン（以下の説明において、コンタクト抵抗ＴＥＧという。）である。図において、コンタクト抵抗ＴＥＧは、サイズが０．０７μｍ×０．３μｍのコンタクトが３００個直列に接続され、一端が電極パッド（ＰＡＤ０１）へ、他端が別の電極パッド（ＰＡＤ０２）へ接続されていることを示している。なお、電極パッド（ＰＡＤ２４）へと接続されるのは、Ｐ型拡散層とＰウェルの間に接続されるコンタクト部分であり、コンタクト抵抗ＴＥＧ測定の際に半導体基板を固定電位にするため使用される。ネットリスト抽出部１１１は、本図に相当するレイアウト設計データから、制御データ１２に従い、ネットリストを抽出する。すなわち、制御データ１２により、図に示したコンタクト抵抗ＴＥＧに使用されているマスクレイヤーをまず認識し、パラメータにおける定義に従って、Ｎ型拡散層と第一メタルとの間のコンタクトをコンタクト抵抗素子と認識し、抽出する。その際、ネットリスト抽出部１１１は、直列接続されたコンタクト数（３００個）及びコンタクトサイズ（０．０７μｍ×０．３μｍ）も認識し、抽出する。
【００１８】
図４は、レイアウト検証装置１００の各種処理に用いられるデータベースのデータ構造を示す概念図である。なお、これらのデータベースは、図２における記憶部１７０に設けられている。
図４（ａ）に示されるコンタクト抵抗抽出結果データベースは、「素子名」と、「端子１」、「端子２」、「端子３」、「コンタクト数」及び「コンタクトサイズ」とを対応させて記憶したデータベースであって、「素子名」をキーとして参照される。
図４（ｂ）に示すトランジスタ抽出結果データベースは、「素子名」と、「ドレイン端子」、「ゲート端子」、「ソース端子」、「サブ端子」、「Ｌ」及び「Ｗ」とを対応させて記憶したデータベースであって、「素子名」をキーとして参照される。
図４（ｃ）に示すプローブ針番号抽出結果データベースは、「プローブ針番号」と、「プローブ針番号の座標情報（座標Ｘ＿Ｙ）」とを対応させて記憶したデータベースであって、「プローブ針番号」をキーとして参照される。
【００１９】
ネットリスト生成部１１２は、上述のネットリスト抽出部１１１が処理した仮ネットリストに縮退、フィルタ処理を行うが、電極パッドをも認識するとともに、これらの電極パッドを相互に接続している配線、スルーホール（メタル配線間を接続するコンタクト。以下、スルーホールという。）をも、電極パッドや配線等と一緒に認識する。ネットリスト生成部１１２は、検証プログラム２０により、コンタクト抵抗ＴＥＧの端子から電極パッドまでの経路に存在するスルーホール、配線等を取り除き、コンタクト抵抗素子の電極パッドの座標情報、素子情報（個数、サイズ）を、「素子名」をキーとして、コンタクト抵抗抽出結果データベースの「端子１」、「端子２」、「端子３」、「コンタクト数」及び「コンタクトサイズ」に記録する。なお、電極パッドの座標情報は、後に出力ファイル生成部１１５が参照しやすいように、電極パッドの中央座標（Ｘｃ、Ｙｃ）として、Ｘｃ＿Ｙｃの形式で記録するのがよい。また、ここでは、コンタクト抵抗を電気的に測定するために使用されるＴＥＧパターンについて説明したが、トランジスタ測定のＴＥＧデータの場合、ネットリスト生成部１１２は、図４（ｂ）に示すトランジスタ抽出結果データベースに、「素子名」をキーとして、「ドレイン端子」、「ゲート端子」、「ソース端子」及び「サブ端子」に、各々の電極パッドの座標を記録する。また、「Ｌ」及び「Ｗ」に、縮退処理後のチャネル長、チャネル幅のデータを記録する。
【００２０】
測定ピン番号抽出部１１３は、プローブ針座標データ１３から、「プローブ針番号」及び「プローブ針番号の座標情報」を抽出し、プローブ針番号抽出結果データベースに「プローブ針番号」をキーとして記録する。なお、電極パッドの座標情報は、後に出力ファイル生成部１１５が参照しやすいように、上述のネットリスト生成部１１２と同じく、Ｘ＿Ｙの形式で記録するのがよい。
【００２１】
出力ファイル生成部１１５は、プローブ針番号をネットリストの素子端子に割り当て、出力データ４０を生成し、出力処理部１８０を介して表示部１９０へ表示する。
また、出力ファイル生成部１１５は、プローブ針番号をネットリストの素子端子に割り当てる際、上述のコンタクト抵抗抽出結果データベース及びプローブ針番号抽出結果データベースを参照する。すなわち、出力ファイル生成部１１５は、コンタクト抵抗抽出結果データベースを、「素子名」をキーとして、「端子１」、「端子２」及び「端子３」を参照し（Ｘｃ＿Ｙｃを参照し）、また、プローブ針番号抽出結果データベースを、「プローブ針番号」をキーとして、「プローブ針番号の座標情報」を参照（Ｘ＿Ｙを参照）する。ここで、出力ファイル生成部１１５は、両座標が一致するかどうかを判定する。すなわち、出力ファイル生成部１１５は、「プローブ針番号」に対応する「プローブ針番号の座標情報」（Ｘ＿Ｙ）が、コンタクト抵抗抽出結果データベースにおける「端子１」、「端子２」及び「端子３」のいずれかにあれば、一致すると判定し、「端子」に記録されている電極パッドの座標（Ｘｃ＿Ｙｃ）を、「プローブ針番号」に置き換える。また、一致しない場合、例えばエラーを示す符号「ＥＲＲ」を、「端子」に記録する。
【００２２】
図５は、以上のようにして処理されたコンタクト抵抗ＴＥＧについてのネットリストを示す図である。ＢＬ＿１Ｃ＿Ｎという素子名の素子が、図中のコンタクト数（Ｎ＿ＣＯＮＴ）及びコンタクトサイズ（Ｓｉｚｅ）を有するコンタクト抵抗ＴＥＧであることが示されている。また、「ＰＩＮ１（端子１）」、「ＰＩＮ２（端子２）」及び「ＰＩＮ３（端子３）」に、プローブ針番号が記録されており、コンタクト抵抗ＴＥＧの電極パッドが接続されるプローブ針の番号が一目で判別できることが判る。
【００２３】
出力ファイル生成部１１５は、コンタクト抵抗ＴＥＧ以外のＴＥＧパターン（トランジスタ等）についても、同様の処理を行い、その結果について一行にＴＥＧパターン一つが記載されている出力データ４０を生成する。
【００２４】
図６は、出力ファイル生成部１１５が生成したレイアウト設計データ１１に搭載された全てのＴＥＧパターンについてのネットリスト（出力データ４０）である。本実施形態において、検証対象のＴＥＧは、２０個の電極パッドで構成され、トランジスタＴＥＧパターンが４個、配線層抵抗測定ＴＥＧパターンが４個、ゲート絶縁膜を利用したＭＯＳキャパシタ容量測定ＴＥＧパターンが３個搭載されている。図６の出力データ４０において、各素子（ＴＥＧパターン）は、種類毎に分類され、一素子一行で記載されている。例えば、トランジスタの一行目の素子１０１に注目すると、Ｎ１という「素子名」のトランジスタを測定する際に、ドレイン端子がプローブ針番号の１へ、ゲート端子がプローブ針番号の２へ、ソース端子がプローブ針番号３へ、サブ端子がプローブ針番号の２０へ、各々接続されることが判る。また、併せてトランジスタのＬ及びＷの値も判る。すなわち、ＴＥＧ設計者は、出力データ４０を、表示部１９０を介して見ることで、レイアウト設計が意図通りに行われたかどうかを容易に確認できる。また、ＴＥＧ測定における測定条件設定時においては、素子の端子へプローブ針を介して印加する電圧又は電流等の条件の設定を、容易に行うことができる。なお、図中の出力データ４０において、層抵抗測定ＴＥＧパターンは、配線長（Ｌ）と配線幅（Ｗ）、ＭＯＳキャパシタ容量測定パターンは、面積（ＡＲＥＡ）、周囲長（Ｐｊ）及び並列個数（ＮＵＭ）が、設計結果として記載されている。
【００２５】
このように、本実施形態によるレイアウト検証方法は、レイアウト設計データから抽出されたネットリストにおける素子の端子に接続される電極パッドの座標と、電極パッドに接触されるプローブ針の座標とを比較し、座標が一致した場合、素子の端子名と、プローブ針の番号とを、対応付けて表示することを特徴とするレイアウト検証方法である。
【００２６】
本発明のレイアウト検証方法によれば、ＴＥＧ設計の際に論理回路データを作成しなくとも、素子と、素子が接続された電極パッドに接触されるプローブ針の番号とが対応付けられて表示されるので、レイアウト設計データを目視する必要はなくなり、レイアウト設計データに不具合があるかないかを容易に検証できる。また、ＴＥＧ測定時におけるプローブ針のバイアス条件等のＴＥＧ測定条件設定を、容易に短時間で行うことができる。
【００２７】
なお、上述の説明においては、プローブ針座標データとして一種類のデータから、プローブ針番号を抽出される構成としたが、プローブ針座標データは複数あってもよい。図７は、かかる場合におけるレイアウト検証法の概略概念図である。
図７において、図１のプローブ針座標データ１３に相当するプローブ針座標データは、座標データ１（プローブ針座標データ１３）、座標データ２（プローブ針座標データ１４）及び座標データ３（プローブ針座標データ１５）である。例えば、同じＴＥＧをウエハー状態で測定する場合と、パッケージへ組み立てした状態で測定する場合など、異なる評価装置で測定する場合がある。また、ウエハー状態で測定する場合においても、評価装置が異なることもある。評価装置が異なることにより、測定に用いるプローブ針番号（組み立ての場合はパッケージピン番号）も相違する。かかる場合においては、評価装置に応じて測定条件、バイアス条件が印加される素子の端子を変える必要があり、図７におけるような複数の座標データを必要とする。本実施形態におけるレイアウト検証装置は、上述の通り、入力処理部１４０は、マウス、キーボードなどの入力部を備えているので、ユーザ（レイアウト設計者）が、複数の座標データのうちから任意の座標データを選択できる構成であり、入力処理部１４０は、その入力部から入力される座標データを検出する処理を行う。
【００２８】
また、上述の説明においては、最上層の構造が第３メタルの状態のレイアウト設計データをもとに、ネットリストを抽出し、抽出の際、第３メタルで形成された電極パッドの中心座標を、プローブ針番号の座標情報と比較した。ところで、プロセス評価のためのＴＥＧの場合、ウエハー製造工程の途中で、例えば第２メタル形成工程を終了してウエハーを抜き取り、第２メタルにプローブ針を接触させ電気的測定をすることが考えられる。かかる場合においては、レイアウト設計データも第２メタルを最上層として、検証するのが望ましい。第２メタルより上層まで形成しなければ測定できないＴＥＧパターンもあり、測定予定のＴＥＧパターンが第２メタルまでの形成状態で測定できるかどうかを、検証する必要があるからである。ただし、第２メタル迄のレイアウト設計データをわざわざ準備する必要はなく、制御データ１２におけるパラメータ定義での接続関係を変更するだけでよい。以下に詳細に説明する。
【００２９】
図８は、電極パッド部の概略断面を示した図であり、電極パッドの配線は、下層から第１メタル２０１、第２メタル２０２、第３メタル２０３（上述の説明においてパッドアルミとした層に相当する）の３層メタル配線から構成されている。また、電極パッドは、第１メタル２０１と第２メタル２０２を第１スルーホール２１１で、第２メタル２０２と第３メタル２０３を第２スルーホール２１２で接続することにより、構成される。このような電極パッドの構造をとることで、例えば第１メタルより下層に形成されるトランジスタは、第１メタル形成直後でも、第２メタル形成直後でも電気的測定をすることが可能となる。上述した本実施形態のレイアウト検証方法においては、制御データ１２におけるパラメータ定義での接続関係を第３メタルで認識するように構成したので、第３メタルを最上層とするＴＥＧに対応する出力データ４０を生成できた。これを、例えば、第２メタル形成直後に測定するＴＥＧの場合、制御データ１２におけるパラメータ定義を次のように変更すれば、第２メタルを最上層とするＴＥＧに対応する出力データ４０を生成でき、レイアウト検証を実行できる。
【００３０】
すなわち、制御データ１２におけるパラメータ定義を、例えば、第２メタル２０２と第２スルーホール２１２とを接続せず、かつ、最上層（第２メタル）の電極パッドの座標の抽出を第２メタルとする定義に変更すればよい。なお、第２スルーホール２１２と第３メタルを接続しない定義に変更する必要はない。なぜなら、第３メタルまで形成しなければ測定できないＴＥＧパターンがあったとしても、そのＴＥＧパターンの出力データ４０には、入力されるプローブ針番号が割り当てられないからである。すなわち、プローブ針番号をネットリストに割り当てる本レイアウト検証方法においては、座標データ（プローブ針座標データ１３）には、第２メタルで測定するＴＥＧパターンの座標データが入力され、第３メタルで測定するＴＥＧパターンの座標データは入力されないからである。この場合、上述した通り、出力データ４０においては、第３メタルまで形成しないと測定できないＴＥＧパターンに対応する端子には、「ＥＲＲ」表示がされ、測定できないことをユーザ（レイアウト設計者）は容易に知ることができる。
【００３１】
なお、本実施形態におけるレイアウト検証装置は、上述の通り、入力処理部１４０は、マウス、キーボードなどの入力部を備えているので、ユーザ（レイアウト設計者）が、制御データ１２を変更し、入力処理部１４０は、その入力部から入力される変更に基づき処理を行う。すなわち、第２メタルまでのレイアウト設計データから、出力データ４０が生成され、ＴＥＧパターンに対応する端子に、プローブ針番号が割り当てられる。なお、第１メタル２０１形成直後に電気的特性測定を行う場合、制御データ１２におけるパラメータ定義を、第１メタル２０１と第１スルーホール２１１とを接続せず、かつ、最上層（第１メタル）の電極パッドの座標の抽出を第１メタルとする定義に変更すればよい。
【００３２】
（第２実施形態）
図９は、本発明の他の実施形態に係るレイアウト検証法の概略概念図である。また、図１０は、本発明の他の実施形態に係るレイアウト検証法を実行するレイアウト検証装置１００ａを示すブロック図である。なお、図９、図１０において、それぞれ、図１、図２と同一の部分については同一の符号を付し、説明を省略する。
図９において、図１と相違する点は、設計出力データ４１が追加され、それにともない比較工程が追加された点である。
また、図１０において、図２と相違する点は、情報入力システム１３０が情報入力システム１３０ａへと符号が変わり、情報入力システム１３０ａには設計出力データを供給する設計出力データ供給システム（設計出力データ４１）が追加された点である。また、演算処理部１１０が演算処理部１１０ａへと符号が変わり、演算処理部１１０ａの出力部としてファイル比較判定部１１７が、ファイル比較判定部１１７に接続される設計出力データ取得部１１６が、それぞれ新たに追加された点である。
【００３３】
設計出力データ４１は、ユーザ（レイアウト設計者）があらかじめ作成した、出力データ４０に相当するデータであり、データ形式は、例えばｃｓｖ形式のテキストデータである。
図１０において、設計出力データ取得部１１６は、設計出力データ４１を取得する。ファイル比較判定部１１７は、設計出力データ４１と、出力ファイル生成部１１５が生成した出力データ４０とを比較し、相違があれば「検証ＮＧ」、一致していれば、すなわち、両データに差分が生じていなければ「検証ＯＫ」を、出力処理部１８０を介して表示部１９０へ出力する。なお、検証結果を表示する際、検証結果とともに、出力データ４０、設計出力データ及び両データの差分のいずれか、或いは全てを表示することとしてもよい。
【００３４】
本実施形態においては、設計出力データ４１の作成は、必ずしも論理回路に熟知していないユーザ（レイアウト設計者）が作成するため、レイアウト検証装置１００ａには、論理回路データが入力される必要がない。すなわち、上述の効果に加えて、ユーザがさらに容易に、レイアウト設計データにエラーがないかどうかの判断を行うことができる。また、出力データ４０は、次回の検証時、例えばレイアウトデータを修正した場合に、設計出力データ４１として用いることができる。従って、本実施形態のレイアウト検証法は、レイアウトデータ修正時の再検証、修正箇所の確認等に有効な検証法である。なお、出力データ４０は、制御記憶処理部１５０により、記憶部１７０へ記憶され、次回の検証時に設計出力データ４１として用いることができる。
【符号の説明】
【００３５】
１１，ｂ…レイアウト設計データ、１２，ｃ…制御データ、１３，１４，１５…プローブ針座標データ、２０，Ａ…検証プログラム、３０…出力表示プログラム、４０…出力データ、４１…設計出力データ、
２０１…第１メタル、２０２…第２メタル、２０３…第３メタル、
２１１…第１スルーホール、２１２…第２スルーホール、
１００，１００ａ…レイアウト検証装置、
１１０，１１０ａ…演算処理部、１４０…入力処理部、１５０…制御記憶処理部、１７０…記憶部、１８０…出力処理部、１９０…表示部、
１３０，１３０ａ…情報入力システム、
１１１…ネットリスト抽出部、１１２…ネットリスト生成部、１１３…測定ピン番号抽出部、１１５…出力ファイル生成部、１１６…設計出力データ取得部、１１７…ファイル比較判定部
【図１】
2010245382.tif 000003
【図２】
2010245382.tif 000004
【図３】
2010245382.tif 000005
【図４】
2010245382.tif 000006
【図５】
2010245382.tif 000007
【図６】
2010245382.tif 000008
【図７】
2010245382.tif 000009
【図８】
2010245382.tif 000010
【図９】
2010245382.tif 000011
【図１０】
2010245382.tif 000012
【図１１】
2010245382.tif 000013