(57)【要約】【課題】本発明の一実施例では、フィルタ回路に製造ばらつきがあっても、エイリアシングノイズの発生を抑えながらサンプリング周波数を最適化する信号変換装置を提供することを目的とする。【解決手段】上記課題を解決するため、入力信号をフィルタリングするフィルタ回路と、該フィルタ回路からの出力信号をサンプリングクロックでサンプリングしてディジタル信号に変換するアナログディジタル変換部とを備えた信号変換装置は、該フィルタ回路の周波数特性を測定するフィルタ特性測定回路と、該フィルタ回路の該周波数特性に基づいて決定された周波数の該サンプリングクロックを生成するサンプリングクロック生成部とを備えたことを特徴とする。【選択図】図１
2010118792.tif 000002
【特許請求の範囲】
【請求項１】
入力信号をフィルタリングするフィルタ回路と、該フィルタ回路からの出力信号をサンプリングクロックでサンプリングしてディジタル信号に変換するアナログディジタル変換部とを備えた信号変換装置において、
該フィルタ回路の周波数特性を測定するフィルタ特性測定回路と、
該フィルタ回路の該周波数特性に基づいて決定された周波数の該サンプリングクロックを生成するサンプリングクロック生成部とを備えたことを特徴とする信号変換装置。
【請求項２】
該フィルタ特性測定回路は該フィルタ回路に試験信号を入力し、該試験信号と該フィルタ回路の出力信号を比較して該周波数特性を測定することを特徴とする請求項１に記載の信号変換装置。
【請求項３】
該フィルタ特性試験回路は該フィルタ回路に入力する該試験信号の周波数を変化させ、該フィルタ回路の該出力信号の減衰量が所定値以下になったときの周波数に基づき、該サンプリングクロックを決定する請求項２に記載の信号変換装置。
【請求項４】
該フィルタ特性試験回路は該出力信号の減衰量が該所定値以下になったときの周波数に基づき、該所定減衰量の周波数の２倍の周波数の該サンプリングクロックを決定する請求項３に記載の信号変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ信号をディジタル信号に変換する信号変換装置に関する。
【背景技術】
【０００２】
信号変換装置は入力されたアナログ信号をサンプリングクロックに応じてディジタル信号に変換する。入力信号を正確にサンプリングするには、サンプリング定理よりアナログ信号に含まれる最大周波数成分の２倍以上のサンプリング周波数でサンプリングする必要がある。サンプリング周波数が高いほど、信号変換装置の消費電力は大きくなる。
【０００３】
入力するアナログ信号の性質によっては、高周波の信号成分は不要となる。そこで不要な高周波成分をカットするためフィルタ回路を用いる。フィルタ回路を用いて不要な高周波成分をカットすることにより、サンプリング周波数を低くすることが出来る。
【０００４】
しかし、フィルタ回路には製造ばらつきがある。このため、フィルタ回路の設計値に基づいてサンプリング周波数を低くしすぎるとエイリアシングノイズが発生する。
【０００５】
以下の特許文献には、入力信号をフィルタ回路で処理した後にサンプリングする技術が開示されている。
【特許文献１】特開２００４−９６１４１号公報
【特許文献２】特開２００６−３１９５７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の一実施例では、フィルタ回路に製造ばらつきがあっても、エイリアシングノイズの発生を抑えながらサンプリング周波数を最適化する信号変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、入力信号をフィルタリングするフィルタ回路と、該フィルタ回路からの出力信号をサンプリングクロックでサンプリングしてディジタル信号に変換するアナログディジタル変換部とを備えた信号変換装置は、該フィルタ回路の周波数特性を測定するフィルタ特性測定回路と、該フィルタ回路の該周波数特性に基づいて決定された周波数の該サンプリングクロックを生成するサンプリングクロック生成部とを備えたことを特徴とする。
【発明の効果】
【０００８】
実施形態によれば、フィルタ回路に製造ばらつきがあっても、エイリアシングノイズの発生を抑えながらサンプリング周波数を最適化する信号変換装置を提供することができる。
【発明を実施するための最良の形態】
【０００９】
以下、本実施の形態について説明する。なお、以下の実施例はプロセッサによるプログラムの処理でも実現可能である。また、各実施形態における構成の組み合わせも本発明の実施形態に含まれる。
【００１０】
[信号変換装置]
図１は本実施の形態に係る信号変換装置１００の構成の一例を示すブロック図である。信号変換装置１００は受信部１０１、フィルタ回路１０２、アナログディジタル変換部１０３、フィルタ特性検出部２、サンプリングクロック生成部１０７、スイッチ１０８を有する。フィルタ特性測定回路２はフィルタ回路１０２に試験信号１３を入力し、フィルタ回路１０２から出力された試験信号である出力信号１１を検出することでフィルタ回路１０２の周波数特性を検出する。またサンプリングクロック生成部１０７は該フィルタ特性測定回路２で検出した該フィルタ回路の該周波数特性を基に該サンプリングクロックの周波数を制御する。フィルタ特性検出部２は制御部１０６、信号生成部１０４、レベル検出部１０５を有する。
【００１１】
受信部１０１は受信した入力信号の振幅をアンプにより増幅し、または受信した信号の周波数をミキサにより下げる処理を行う。受信部１０１は処理した受信信号１０をフィルタ回路１０２へ出力する。フィルタ回路１０２は受信信号１０からデータの送受信に必要な周波数成分のみを取り出す。フィルタ回路１０２で受信信号１０を処理することにより、データ通信の妨害となる妨害波の影響やエイリアシングの影響を排除することが出来る。フィルタ回路１０２の具体例としてバターワースフィルタ、チェビシェフフィルタ、楕円フィルタ等が挙げられる。アナログディジタル変換部１０３はフィルタ回路１０２から出力された出力信号１１を特定のサンプリング周波数を有するサンプリングクロック１６でサンプリングし、ディジタル信号に変換する。
【００１２】
信号生成部１０４はフィルタ回路１０２に入力する試験信号１３の周波数を漸次変化させる。信号生成部１０４は入力された制御信号１２の電圧値に応じた周波数を有する試験信号１３を出力する。信号生成部１０４は入力された制御信号１２の電圧値の低下に応じて出力する試験信号１３の周波数を少しずつ低くしていく。信号生成部１０４は例えば電圧制御発振器（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ：ＶＣＯ）を用いてその機能を実現することが出来る。信号生成部１０４から出力される試験信号１３の初期周波数は制御部１０６に初期設定されているアナログディジタル変換部１０３のサンプリング周波数の１／２である。
【００１３】
レベル検出部１０５は一方の信号の電圧値に対する他方の信号の電圧値に応じた検出信号１４を出力する。レベル検出部１０５は信号生成部１０４から出力された試験信号１３を一つの入力とする。またレベル検出部１０５は試験信号１３をフィルタ回路１０２に入力した場合の出力信号１１を他方の入力とする。レベル検出部１０５は入力された試験信号１３と出力信号１１との振幅を比較する。レベル検出部１０５は試験信号１３に対する出力信号１１の振幅比率がレベル検出部１０５に設けられた所定値よりも大きい場合に論理値“０”の検出信号１４を出力する。レベル検出部１０５は試験信号１３に対する出力信号１１の振幅比率が所定値以下になった場合に論理値“１”の検出信号１４を出力する。ここで所定値はフィルタ回路１０２のフィルタ特性に基づいて設定される。すなわちフィルタ回路１０２を通過する信号がエイリアシングノイズの発生を抑える程度に減衰する場合の、フィルタ回路の入力信号に対する出力信号の比率を所定値とする。
【００１４】
制御部１０６は出力する制御信号１２の電圧値を漸次変化させる。制御部１０６はレベル検出部１０５から出力される検出信号１４の論理が変化した場合に出力する制御信号１２の電圧値を固定する。サンプリングクロック生成部１０７は信号生成部１０４に入力される制御信号１２と同一の電圧値を有する制御信号１２を入力とし試験信号１３の周波数の２倍以上の周波数のサンプリングクロック１６を出力する。
【００１５】
サンプリングクロック生成部１０７は例えばＶＣＯを用いてその機能を実現することが出来る。モード信号１は受信信号をディジタル変換する通常モードとディジタル変換する際の最小周波数を検出する試験モードとのいずれかに信号変換装置１００の動作モードを切り替える信号である。制御部１０６はモード信号１に応じてスイッチ１０８にスイッチ制御信号１５を送信し、信号生成部１０４とフィルタ回路１０２とを接続する。制御部１０６は信号生成部１０４へ出力する制御信号１２の電圧値を徐々に低くしていく。
【００１６】
制御部１０６は検出信号１４の論理が変化する直前の制御信号１２の電圧値を記憶する。制御部１０６は記憶した制御信号１２の電圧値をサンプリングクロック生成部１０７に出力する。サンプリングクロック生成部１０７は信号生成部１０４に入力される制御信号１２と同一の制御信号１２を入力とし、信号生成部１０４の２倍の周波数の信号を出力する。サンプリングクロック生成部１０７は記憶した制御信号１２の電圧値に応じた周波数を有するサンプリングクロック１６をアナログディジタル変換部１０３に供給する。また、試験動作終了後、制御部１０６はモード信号１に応じてスイッチ１０８を切り替え、受信部１０１とフィルタ回路１０２とを接続する。
【００１７】
以上より、フィルタ回路１０２に製造ばらつきがあっても、エイリアシングノイズの発生を抑えながらサンプリング周波数を最適化する信号変換装置１００を提供することができる。またアナログディジタル変換部１０３のサンプリング周波数が最適化されることにより、信号変換装置１００ｃの消費電力を抑えることができる。
【００１８】
［フィルタ特性］
図２はフィルタ回路１０２の周波数特性を表す。図２において、横軸は周波数、縦軸は減衰量を示し、曲線２０３はフィルタ回路１０２の入力に対する出力の減衰量を周波数ごとに実測して得た周波数特性の例を示す。ここで、信号変換装置１００の要求性能仕様として、入力される原アナログ信号を正確にディジタル化処理する周波数帯域（以下、有効周波数帯域と呼ぶ）の上限周波数がｆｐであるとする。フィルタ回路１０２は入力される原アナログ信号について、周波数ｆｐ以下の低周波成分（有効周波数帯域）に対しひずみを与えないよう、ほぼフラットで可及的少量の減衰量を与える。一方、周波数ｆｐ以上の高周波成分は、原アナログ信号に含まれていても仕様上は不用である。このためフィルタ回路１０２としては、このｆｐ以上の高周波成分を除去するローパスフィルタ特性を有するものが望まれる。
【００１９】
原アナログ信号の周波数ｆｐまでの有効周波数帯域成分をサンプリングおよびディジタル化した信号に完全に含め、それら原アナログ信号成分を再生可能とするには、少なくとも２ｆｐのサンプリング周波数でサンプリングを行えばよいことがサンプリング定理として知られている。しかし、原アナログ信号にｆｐを超える高周波成分が含まれている場合、２ｆｐでサンプリングすると、ｆｐを超える高周波成分が周波数ｆｐから見て低周波側に折り返す。この折り返した高周波成分がエイリアスノイズとしてサンプリング後の信号成分中に混入される。実際のフィルタ回路１０２は、上限周波数ｆｐ以上の周波数成分を完全に遮断できる訳ではなく、周波数が上がるに従い徐々に減衰量が増す特性を有する。それ故、サンプリング周波数を２ｆｐとした場合には、ｆｐ以下の有効周波数帯域内に、原アナログ信号のｆｐ以上の高周波成分が、フィルタ回路１０２で減衰されるとはいえ、エイリアスノイズとして混入し、サンプリング及びディジタル化処理信号を劣化させることになる。信号劣化の程度はフィルタ回路１０２での減衰量に依存し、その許容限度は、信号変換装置１００に対する要求性能仕様として決定されることになる。
【００２０】
エイリアスノイズによる信号劣化を許容限度まで低減するには、フィルタ回路１０２が原アナログ信号中の高周波成分を許容限度まで減衰できる周波数を予め見込んで、２ｆｐよりも高いサンプリング周波数に設定すればよい。許容限度が、例えば−８０ｄBであったとすると、フィルタ回路１０２による−８０ｄBの減衰を確保できる周波数ｆ１（図２）を予め決定し、サンプリング周波数を２ｆ１とすれば、有効周波数帯域中へのエイリアスノイズ混入量は、−８０ｄB以下を保証できることになる。この場合、サンプリングおよびディジタル化処理後の信号には有効周波数帯域外のｆｐ〜ｆ１の原信号成分が、フィルタ回路１０２で減衰された分だけ残ることになる。しかし、このような成分の残留は、有効周波数成分帯域中へのエイリアスノイズ混入の問題に比べれば、実害はほとんどない。
【００２１】
フィルタ回路１０２による−８０ｄＢの減衰を確保するｆ１はフィルタ回路１０２の製造上のばらつきで生じるもっとも悪い状態の周波数特性曲線２０４が−８０ｄＢの減衰をとる周波数に設定される。即ち、図２における周波数ｆ１は周波数特性曲線２０４と−８０ｄＢの減衰量を表す線２０１との交差する周波数である。上記のように、ｆ１の設定をすれば製造上のばらつきが有っても、信号変換装置は−８０ｄＢの減衰を保障することができる。
【００２２】
しかしながら、周波数ｆ１の近傍において、実際のフィルタ回路１０２の図２の周波数特性２０３は−８０ｄＢを大きく超える減衰量が得られる場合がある。そして、図２の周波数特性２０３が−８０ｄＢの減衰量を表す線２０１と交差する周波数はｆ２の周波数となる。この場合、サンプリング周波数を２ｆ１とすると、エイリアスノイズの抑圧特性としては、要求仕様を大きく上回る過剰な品質となる。
【００２３】
実際のフィルタ回路１０２の実測特性を前提として、エイリアスノイズ許容限度の仕様を満たすには、−８０ｄＢの減衰量を示す線２０１とフィルタ回路１０２の実測特性の曲線２０３の交差する周波数ｆ２以下の周波数帯域をサンプリングすべく、２ｆ２のサンプリング周波数を使用すればよい。そうすれば、ｆ２以上の成分はフィルタ回路で−８０ｄＢ以上減衰することになり、仕様上必要十分であることがわかる。そして、サンプリング周波数を２ｆ２に設定することが出来れば、２ｆ１より低周波である分だけ信号変換装置１００の動作周波数を下げることができ、その分だけ消費電力を低減することができる。
【００２４】
［レベル検出部］
図３はレベル検出部１０５の回路図の一例である。レベル検出部１０５はフィルタ回路１０２に入力する試験信号１３に対しフィルタ回路１０２から出力される出力信号１１の減衰量が、エイリアスノイズを許容できる減衰量以上になったことを検出する。なお、本実施形態において、試験信号１３および出力信号１１は差動信号である。
【００２５】
レベル検出部１０５は２つの差動信号の電圧振幅の大小関係に応じた論理値を有する検出信号１４を出力する。レベル検出部１０５はトランジスタ４００、４０１、４０２、４０３、抵抗４０４、４０５、４０６、４０７、電流源４０８、コンデンサ４０９、４１０、オペアンプ４１１を有する。
【００２６】
出力信号１１がトランジスタ４００、４０１に入力されると、トランジスタ４００、４０１の抵抗値は出力信号１１の電圧振幅に応じて変化する。このため、接点４２０における電圧波形の振幅はトランジスタ４００、４０１と抵抗４０５との抵抗値の比率と電流源４０８の電流値によって決定する。接点４２０に発生した電圧波形は抵抗４０４とコンデンサ４０９で構成されるローパスフィルタを通過することにより、直流電圧となる。この直流電圧は出力信号１１の電圧振幅が大きいほど大きな値となる。ローパスフィルタを通過した直流電圧は配線４２２によりオペアンプ４１１の一方の入力となる。
【００２７】
試験信号１３は後述する減衰器５００により減衰され、トランジスタ４０２、４０３に入力される。トランジスタ４０２、４０３、抵抗４０６、４０７、コンデンサ４１０はトランジスタ４００、４０１、抵抗４０４、４０５、コンデンサ４０９と同様の動作を行う。これにより配線４２３には試験信号１３の電圧振幅に応じた値を有する直流電圧が生じる。配線４２３に生じた電圧はオペアンプ４１１の他方の入力となる。またここでは減衰器５００を用いた場合について説明したが、減衰器５００を用いる代わりに、出力信号１１を増幅器６０２により増幅し、トランジスタ４００、４０１に入力しても良い。
【００２８】
オペアンプ４１１は配線４２２、４２３に生じた電圧の大小関係により論理値“１”または“０”を出力する。オペアンプ４１１は配線４２３に生じた電圧値が配線４２２に生じた電圧値以下の場合論理値“０”を出力する。また、オペアンプ４１１は配線４２３に生じた電圧値が配線４２２に生じた電圧値よりも大きい場合論理値“１”を出力する。以上の動作により、レベル検出部１０５は出力信号１１と試験信号１３の電圧振幅の大小関係に応じた論理値を有する検出信号１４を出力することが出来る。
【００２９】
［制御部］
図４は制御部１０６の詳細なブロック図である。制御部１０６は試験信号１３に対する出力信号１１の減衰量がエイリアスノイズを許容できる減衰量以上になったことを検出した場合に、試験信号１３の周波数の２倍の周波数の該サンプリングクロック１６を生成する制御信号１２を出力する。制御部１０６はスイッチ制御部３００、演算器３０１、レジスタ３０２、レジスタ３０３、カウンタ３０４、ディジタルアナログ変換器（Ｄｉｇｉｔａｌ  Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ：ＤＡＣ）３０５を有する。本実施例においてレジスタ３０２、３０３は３ビットレジスタであるとするが、これに限定するものではない。
【００３０】
スイッチ制御部３００はモード信号１に応じて信号生成部１０４とフィルタ回路１０２とが接続されるようにスイッチ１０８を切り替えるスイッチ制御信号１５を出力する。スイッチ制御部３００はリセット信号３４によりレジスタ３０２に保持したビット値をすべて“１”にする。スイッチ制御部３００はスイッチ３０６をレジスタ３０２の出力に切り替える。ＤＡＣ３０５はレジスタ３０２から出力された制御コード３１に応じた電圧値を有する制御信号１２を信号生成部１０４に出力する。
【００３１】
スイッチ制御部３００はスイッチ制御信号１５を出力すると同時にクロック３０を出力する。スイッチ制御部３００は論理値“０”の検出信号１４を受信している間はクロック３０を出力し続ける。カウンタ３０４はクロック３０を受信しカウントアップ動作をする。カウント値が一定数以上になると信号３３を出力しカウント値を０に戻す。
【００３２】
フィルタ回路１０２は通常コンデンサやインダクタなどの受動素子で構成される。このためフィルタ回路１０２から出力される出力信号１１の振幅が安定するのに一定の時間がかかる。カウンタ３０４をリセットしてから信号３３を出力するまでの時間はフィルタ回路１０２の出力信号１１の振幅が安定するまでの時間よりも長くなるようにカウンタ３０４に設けるカウント数の最大値を定める。カウント数の最大値をこのように定めることにより、レベル検出部１０５は振幅の安定した出力信号１１を得ることが出来る。振幅の安定した出力信号１１を用いてレベル検出を行うことにより、レベル検出部１０５はより精度よくレベル検出を行うことが出来る。
【００３３】
レジスタ３０２に保持された値はカウンタ３０４から出力される信号３３に応じて演算器３０１によりデクリメントされる。レジスタ３０２および３０３が信号３３を受信してからレジスタ３０２が制御コード３１を出力するまで遅延時間が存在する。この遅延時間により、レジスタ３０３はレジスタ３０２の値がデクリメントされる前の値を保持することが出来る。
【００３４】
スイッチ制御部３００は論理値“１”の検出信号１４を受信するとクロック３０の出力を止める。またスイッチ制御部３００はスイッチ３０６をレジスタ３０３の出力に切り替える。クロック３０の出力が止まるとカウンタ３０４の出力も止まるため、レジスタ３０３に保持されていた値は固定される。レジスタ３０３から出力された制御コード３１は固定されているので、ＤＡＣ３０５から出力された制御信号１２の電圧値も固定される。さらにスイッチ制御部３００は論理値“１”の検出信号を受信すると、スイッチ制御信号１５によりスイッチ１０８を切り替え、受信部１０１とフィルタ回路１０２とを接続する。以上の動作により制御部１０６は、検出信号の論理値が“１”にかわる直前にフィルタ回路１０２から出力された出力信号１１の周波数を維持するように制御信号１２の電圧値を固定する。これにより制御部１０６はエイリアシングノイズの発生をおさえる減衰量となるフィルタ回路１０２の最小周波数を検出することが出来る。
【００３５】
サンプリングクロック生成部１０７は制御信号１２に基づいてサンプリングクロック１６を生成し出力する。サンプリングクロック生成部１０７は電圧値の固定された制御信号１２を入力として出力信号１１の２倍の周波数を有するサンプリングクロック１６を出力する。よってフィルタ回路１０２に製造ばらつきがあっても、エイリアシングノイズの発生を抑えながらサンプリング周波数を最適化する信号変換装置１００を提供することができる。
【００３６】
図５は制御コード３１と試験信号１３の周波数との関係を２つのグラフで表現したものである。図５のＡは制御コード３１とＤＡＣ３０５の出力である制御信号１２の電圧値との関係を示したものである。図５のＢは制御信号１２の電圧値と信号生成部１０４から出力される試験信号１３の周波数との関係を示したものである。
【００３７】
図５のＡにおいて、横軸は制御コード３１を示し、縦軸は制御コード３１を入力した場合にＤＡＣ３０５から出力される制御信号１２の電圧値を示す。図５のＡより制御コード３１の値が大きいほどＤＡＣ３０５から出力される制御信号１２の電圧値は大きくなる。また図５のＡより制御コード３１はディジタル値なので、制御信号１２電圧値も離散的に一定間隔で変化する。
【００３８】
図５のＢにおいて、横軸は制御信号１２の電圧値を示し、縦軸は信号生成部１０４から出力される試験信号１３の周波数を示す。図５のＢより制御信号１２の電圧値が大きいほど、信号生成部１０４から出力される試験信号１３の周波数は高くなる。よって図５のＡおよびＢより、制御コード３１の値を一定間隔で小さくしていくことにより、信号生成部１０４から出力される試験信号１３の周波数を徐々に低くしていくことが出来る。なお、試験信号１３の周波数の最適値が最終的に見つかればよい。よって制御信号１２の電圧値を一定間隔で徐々に大きくしてもよいし、周波数の最適値に近づくにつれて制御信号１２の電圧値の変化量を小さくしても良い。
【００３９】
［制御部の動作フロー］
図６は制御部１０６の動作フローである。図６の通り制御部１０６が動作することにより、信号変換装置１００の消費電力を最小にするサンプリング周波数を検出することが出来る。
【００４０】
図４のスイッチ制御部３００はモード信号１の論理に応じて信号生成部１０４とフィルタ回路１０２とが接続されるようにスイッチ１０８を切り替える（Ｓ１０）。信号生成部１０４は制御部１０６から出力された制御信号１２の電圧値に応じた周波数を有する試験信号１３を出力する（Ｓ１１）。
【００４１】
レベル検出部１０５はフィルタ回路１０２に入力する前の試験信号１３とフィルタ回路１０２により処理された出力信号１１との電圧振幅の大小関係に応じた論理値を有する検出信号１４を出力する。制御部１０６は論理値“０”の検出信号１４を受信している場合（Ｓ１２、ＮＯ）、制御信号１２の電圧値を小さくしていく。信号生成部１０４から出力される試験信号１３の周波数は制御信号１２の電圧値の低下に応じて少しずつ低くなる（Ｓ１３）。
【００４２】
制御部１０６は論理値“１”の検出信号１４を受信した場合（Ｓ１２、ＹＥＳ）、論理値“１”の検出信号１４を受信する直前の値に制御信号１２の電圧値を固定する（Ｓ１４）。また、制御部１０６は検出信号１４を受信すると、スイッチ制御信号１５によりスイッチ１０８を切り換え、受信部１０１とフィルタ回路１０２とを接続する（Ｓ１５）。
【００４３】
以上の処理により制御部１０６を有する信号変換装置１００は製造後にフィルタ回路を試験し、試験により得られた信号の周波数の２倍の周波数をサンプリング周波数に設定する。これによりフィルタ回路１０２に製造ばらつきがあっても、エイリアシングノイズの発生を抑えながらサンプリング周波数を最適化する信号変換装置１００を提供することができる。またアナログディジタル変換部１０３のサンプリング周波数が最適化されることにより、信号変換装置１００の消費電力を抑えることができる。
【００４４】
図７は信号変換装置１００の構成をより具体的にした信号変換装置１００ａのブロック図である。図７において図１の構成と同一部材は同一番号を付し、その説明は省略する。図７の信号変換装置１００ａは減衰器５００により電圧振幅を減衰させた試験信号１３と出力信号１１の電圧振幅とをレベル検出部１０５により比較する。またＶＣＯ６００、６０１は同一の制御信号１２を入力とした場合にＶＣＯ６００から出力されるサンプリングクロック１６の周波数はＶＣＯ６０１から出力される試験信号１３の周波数の２倍となるようにする。
【００４５】
減衰器５００の減衰量は図２の周波数ｆ２における減衰量に等しくなるように設定する。出力信号１１の周波数が低くなるに従い、出力信号１１の振幅は徐々に大きくなる。出力信号１１と減衰器５００を通過後の試験信号１３の振幅が等しくなった場合に検出信号１４の論理が変化する。制御部１０６は検出信号１４の論理が変化すると制御信号１２の振幅を固定する。レベル検出部１０５に入力される試験信号１３および出力信号１１の振幅は非常に小さいため、本実施形態に用いるレベル検出部１０５には振幅比較の精度が高いものを用いるのが望ましい。
【００４６】
このときＶＣＯ６００はＶＣＯ６０１から出力される試験信号１３の２倍の周波数を有するサンプリングクロック１６を出力する。以上よりフィルタ回路１０２に製造ばらつきがあっても、エイリアシングノイズの発生を抑えながらサンプリング周波数を最適化する信号変換装置１００ａを提供することができる。またアナログディジタル変換部１０３のサンプリング周波数が最適化されることにより、信号変換装置１００ａの消費電力を抑えることができる。
【００４７】
図８は信号変換装置１００の構成をより具体的にした信号変換装置１００ｂのブロック図である。図８において図７の構成と同一部材は同一番号を付し、その説明は省略する。図８の信号変換装置１００ｂは図７の信号変換装置１００ａに対し、試験信号１３を減衰器５００で減衰させる代わりに、出力信号１１を増幅器６０２により増幅する。減衰器の代わりに増幅器を設けることによりレベル検出部１０５はより大きな電圧振幅同士を比較することが出来るため、レベル検出部１０５の低振幅での振幅比較精度が高くなくても、精度の高いレベル検出が可能となる。
【００４８】
増幅器６０２の増幅量は図２の周波数ｆ２における減衰量の逆数に等しくなるように設定する。出力信号１１の周波数が低くなるに従い、出力信号１１の振幅は徐々に大きくなる。増幅器６０２による増幅後の出力信号１１と試験信号１３の振幅が等しくなった場合に検出信号１４の論理が変化する。制御部１０６は検出信号１４の論理が変化すると制御信号１２の振幅を固定する。
【００４９】
このときＶＣＯ６００はＶＣＯ６０１から出力される試験信号１３の２倍の周波数を有するサンプリングクロック１６を出力する。以上よりフィルタ回路１０２に製造ばらつきがあっても、エイリアシングノイズの発生を抑えながらサンプリング周波数を最適化する信号変換装置１００ｂを提供することができる。またアナログディジタル変換部１０３のサンプリング周波数が最適化されることにより、信号変換装置１００ｂの消費電力を抑えることができる。
【００５０】
図９は信号変換装置１００の構成をより具体的にした信号変換装置１００ｃのブロック図である。図９において図８の構成と同一部材は同一番号を付し、その説明は省略する。図９の信号変換装置１００ｃは図８の信号変換装置１００ｂに対し、ＶＣＯ６００の１／２の周波数を出力するＶＣＯ６０１を用いる代わりに、ＶＣＯ６００から出力されたサンプリングクロック１６を１／２分周する分周器７００を設ける。ＶＣＯの代わりに分周器を設けることにより、信号変換装置１００ｃの回路構成を信号変換装置１００ｂに比べて簡素化することが出来る。
【００５１】
増幅器６０２の増幅量は増幅器６０２により増幅された出力信号１１の振幅が試験信号１３の振幅と等しくなったときに出力信号１１の周波数がエイリアシングノイズの発生しない最小の周波数となるように設定する。出力信号１１の周波数が低くなるに従い、出力信号１１の振幅は徐々に大きくなる。増幅器６０２による増幅後の出力信号１１と試験信号１３の振幅が等しくなった場合に検出信号１４の論理が変化する。制御部１０６は検出信号１４の論理が変化すると制御信号１２の振幅を固定する。
【００５２】
このときＶＣＯ６００は分周器７００から出力される試験信号１３の２倍の周波数を有するサンプリングクロック１６を出力する。以上よりフィルタ回路１０２に製造ばらつきがあっても、エイリアシングノイズの発生を抑えながらサンプリング周波数を最適化する信号変換装置１００ｃを提供することができる。またアナログディジタル変換部１０３のサンプリング周波数が最適化されることにより、信号変換装置１００ｃの消費電力を抑えることができる。
【００５３】
また、以上の処理はプロセッサによるプログラムの処理でも実現可能である。
【図面の簡単な説明】
【００５４】
【図１】信号変換装置のブロック図である。
【図２】フィルタ回路の電圧利得の周波数特性図である。
【図３】レベル検出部の回路図である。
【図４】制御部のブロック図である。
【図５】図のＡは制御コードと制御信号の電圧値との関係図である。図のＢは制御信号の電圧値と試験信号の周波数との関係図である。
【図６】スイッチ制御部の動作フロー図である。
【図７】信号変換装置のブロック図である。
【図８】信号変換装置のブロック図である。
【図９】信号変換装置のブロック図である。
【符号の説明】
【００５５】
１  モード信号
２  フィルタ特性測定回路
１１  出力信号
１２  制御信号
１３  試験信号
１４  検出信号
１５  スイッチ制御信号
１６  サンプリングクロック
３０  クロック
３１  制御コード
３４  リセット信号
１００  信号変換装置
１００ａ  信号変換装置
１０１  受信部
１０２  フィルタ回路
１０３  アナログディジタル変換部
１０４  信号生成部
１０５  レベル検出部
１０６  制御部
１０７  サンプリングクロック生成部
１０８  スイッチ
２０１  線
２０３  曲線
３００  スイッチ制御部
３０１  演算部
３０２、３０３  レジスタ
３０４  カウンタ
３０５  ＤＡＣ
３０６  スイッチ
４００、４０１、４０２、４０３  トランジスタ
４０４、４０５、４０６、４０７  抵抗
４０８  電流源
４０９、４１０  コンデンサ
４１１  オペアンプ
４２０  接点
４２２、４２３  配線
５００  減衰器
６００、６０１  ＶＣＯ
６０２  増幅器
７００  分周器
【図１】
2010118792.tif 000003
【図２】
2010118792.tif 000004
【図３】
2010118792.tif 000005
【図４】
2010118792.tif 000006
【図５】
2010118792.tif 000007
【図６】
2010118792.tif 000008
【図７】
2010118792.tif 000009
【図８】
2010118792.tif 000010
【図９】
2010118792.tif 000011