(57)【要約】【課題】第１のピッチで支持された複数の半導体薄膜片を、基板上の、上記第１のピッチとは異なる第２のピッチで配設された所定の領域に接合することができる半導体装置の製造方法を提供する。【解決手段】半導体薄膜片装置の製造方法において、第１の基板上の半導体薄膜片の中から複数の半導体薄膜片を選択し、第２の基板上の所定の位置に一括してボンディングする第１の工程と、該ボンディング工程で残った半導体薄膜片の中から選択された複数の半導体薄膜片の中から、さらに複数の半導体薄膜を選択し、同じ第２の基板上の異なる部分、又は異なる第２の基板上の所定の位置に一括してボンディングする第２の工程とを有する。【選択図】図３
2010245557.tif 000002
【特許請求の範囲】
【請求項１】
第１の基板から剥離した半導体薄膜片を第２の基板上にボンディングする工程を含む半導体薄膜片装置の製造方法において、
第１の基板上の半導体薄膜片の中から複数の半導体薄膜片を選択し、第２の基板上の所定の位置に一括してボンディングする第１の工程と、
該ボンディング工程で残った半導体薄膜片の中から選択された複数の半導体薄膜片の中から、さらに複数の半導体薄膜を選択し、同じ第２の基板上の異なる部分、又は異なる第２の基板上の所定の位置に一括してボンディングする第２の工程と
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記第１の基板上の複数の半導体薄膜片が第１の等ピッチのパターンで配列され、前記第２の基板上の半導体薄膜片をボンディングする領域が第２の等ピッチのパターンで配列されており、第２の等ピッチは第１の等ピッチの整数倍である
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記接合領域の配列ピッチは、半導体装置のチップ幅よりも大きい
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第１の基板から剥離された複数の半導体薄膜片を、仮置きするための仮置き基板上に転写する工程と、
該仮置き基板上から、該半導体薄膜片を選択的に一括ピックアップする工程と、
該一括ピックアップした半導体薄膜片群を、一括して第２の基板の所定領域にボンディングする工程と
を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記仮置き基板が、熱もしくは光による粘着力の変化を誘起する粘着層、電気的もしくは磁気的引力、もしくは圧力差による引力で吸着状態を制御できる吸着面を具えている
ことを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記仮置き基板から複数の半導体薄膜片を一括ピックアップする工程は、一括ピックアップする半導体薄膜片の配列ピッチと同等の位置に、該半導体薄膜片をピックアップするための粘着層が露出したピックアップヘッドを用いる
ことを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項７】
前記仮置き基板から複数の半導体薄膜片を一括ピックアップする工程は、
熱もしくは光による粘着力の変化を誘起する粘着層、電気的もしくは磁気的引力、もしくは圧力差による引力で吸着状態を制御できる吸着面を具えるピックアップヘッドを用いる
ことを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項８】
前記仮置き基板から複数の半導体薄膜片を一括ピックアップする工程は、
一括ピックアップする半導体薄膜片の配列ピッチと同等の位置に、該半導体薄膜片をピックアップするための凸状構造を具えたピックアップヘッドを用いる
ことを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項９】
前記凸状構造は、粘着層を含む
ことを特徴とする請求項８に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、電子写真方式を利用するプリンタあるいはコピー装置等で、画像を形成するために発光ダイオード（ＬＥＤ）が配列されるＬＥＤプリントヘッド等に用いられる、半導体装置の製造方法に関する。
【背景技術】
【０００２】
電子写真方式を利用するプリンタあるいはコピー装置等で、画像を形成（露光）する際の光源としては、複数のＬＥＤアレイチップを直線状に配置すると共にそのドライバチップも設けたＬＥＤユニットが知られており、露光装置としては、ＬＥＤユニットの各発光部から出力される光束を電子写真方式の感光ドラム上の所定の位置に各々収束させる直線状のロッドレンズアレイを一体化した長尺の半導体装置であるＬＥＤプリントヘッドが知られている。
【０００３】
また、ＡｌＧａＡｓ厚膜層を必要としない発光ダイオードとして、複数のエピタキシャル層で構成された発光部を基板の表面側に形成させ、そのエピタキシャル層表面の中央に部分電極、基板の裏面に全面電極をそれぞれ形成させた発光ダイオードにおいて、基板と発光部を構成する複数のエピタキシャル層との間が中央で空間的に接続されて、この接続部を除いた基板とエピタキシャル層との間に空隙層を形成させたものが知られている（例えば、特許文献１参照）。
【０００４】
【特許文献１】特開平７−２３５６９０号公報（第３〜５頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、例えば、図４０に示された従来のＬＥＤプリントヘッド３１０のＬＥＤアレイチップ３１２では、接続ワイヤ３１４でドライバＩＣチップ３１３と接続するために、図４１に示すように各発光部３１２ａに対応する個別の電極パッド３１２ｃを設ける必要があり、各発光部３１２ａに接して設けられた各個別電極３１２ｂと対応する各個別電極パッド３１２ｃが配線により接続されている。各個別電極パッド３１２ｃは発光部３１２ａと比較した場合、ワイヤボンディングに用いられるために比較的広い面積（例えば、１００μｍ×１００μｍ）が必要である。つまり、ＬＥＤアレイチップ３１２に個別電極パッド３１２ｃを設ける場合には、個別電極パッド３１２ｃに多くの面積が必要となる。また、個別電極パッド３１２ｃは、図４０に示したように、両チップ間の接続ワイヤ３１４に対応する数だけ必要になるので、ＬＥＤアレイチップ３１２の表面面積を小さくし、ＬＥＤアレイチップ３１２を小型化することは困難であった。
【０００６】
同様に、ドライバＩＣチップ３１３の表面にも、接続ワイヤ３１４でＬＥＤアレイチップ３１２と接続するための個別電極パッドと、接続ワイヤ３１５で実装基板３１１と接続するための電極パッドを設ける必要があり、各個別電極パッドは、図４０に示すように、両チップ間が接続ワイヤ３１４に対応する数だけ必要になり、また、ドライバＩＣチップ３１３と実装基板３１１間の接続ワイヤ３１５に対応する数だけ電極パッドが必要になるので、ドライバＩＣチップ３１３の表面面積を小さくし、ドライバＩＣチップ３１３を小型化することは困難であった。
【０００７】
また、光ファイバアレイ基板を用いる方法でも、複数の発光ダイオードアレイチップ上に電極部が形成され、回路導体部にも対応する電極部が形成されるので、ダイオードアレイチップおよび回路導体部の表面面積を小さくし、小型化することは困難であった。
また、上記した理由から、チップ幅を減少させて材料コストを削減しようとしても、電極パッドを設ける限りチップ幅の減少量には限界があり、ＬＥＤアレイチップ３１２とドライバＩＣチップ３１３の材料コストを大幅に低減させることは難しかった。
【０００８】
また、ＬＥＤアレイチップ３１２およびドライバＩＣチップ３１３を形成する際に発光領域とその他の領域の割合を考える場合には、個別電極パッド３１２Ｃについては発光部３１２ａよりも広い領域が必要であることから、非発光領域である個別電極パッド３１２Ｃ等の電極パッドを形成するために必要となる材料を用いる割合が多くなり、発光領域として機能している面積に材料を用いる割合が極めて少なくなるので、材料の利用効率の観点から極めて効率が悪かった。また、材料の利用効率を改善しようとしても、各チップ上に電極パッドを設ける限りその領域を設けるための材料が必要になるので、材料の利用効率の大幅な改善は困難であった。
【０００９】
また、ＬＥＤアレイチップ３１２の厚さは、ダイボンドの際のチップハンドリングのし易さのためと、ワイヤボンドの際のワイヤとチップ間のショート等の不具合の防止のため及びワイヤループの形成し易さのため、ドライバＩＣチップ３１３と同等の厚さ（例えば、約３００μｍ〜３５０μｍ）に調整する必要があった。例えば、図４２の断面図に示すように、ＧａＡｓ基板３２５上にＧａＡｓＰエピタキシャル層３２４（以下、ＧａＡｓＰエピ層３２４と記載する）が形成され、さらに、ＧａＡｓＰエピ層３２４の一部にＺｎ拡散領域３２１が形成されている場合について説明する。図４２では、Ｚｎ拡散領域３２１上には個別電極３２２が設けられ、ＧａＡｓＰエピ層３２４上には、個別電極３２２近辺を除いて層間絶縁膜３２３が形成され、ＧａＡｓ基板３２５の下側には裏面電極３２６が形成されている。ｐｎ接合を形成するＺｎ拡散領域３２１は、ＧａＡｓＰエピ層３２４の表面から約３μｍ〜５μｍの深さを有するが、ＧａＡｓＰエピ層３２４は、ｐｎ接合を形成する領域の欠陥密度を低減するために厚さを約５０μｍ〜１００μｍに厚く形成されており、ＧａＡｓ基板３２５は、チップハンドリングのし易さを確保するために約２５０μｍ〜３００μｍの厚さに形成されている。
【００１０】
しかし、発光領域として機能する領域は、Ｚｎ拡散領域３２１の約３μｍ〜５μｍであり、ＬＥＤアレイチップ３１２の約３００μｍ〜３５０μｍという厚さに対して非常に小さい比率の領域であるので、ＬＥＤアレイチップ３１２の厚みをドライバＩＣチップ３１３と同等にすることは、材料の有効利用の観点から極めて不経済であった。また、発光機能の観点で判断する場合、ＬＥＤアレイチップ３１２の基材となるＧａＡｓ基板３２５は、発光機能を担うＧａＡｓＰエピ層３２４を支持するのみで発光機能には無関係であるにもかかわらず、支持躯体およびワイヤボンドの歩留まりを十分高くするために数百μｍの厚さを必要としており、厚さの低減は困難なため、材料の低減も困難で、材料コストの削減が困難であった。
【００１１】
この材料を低減させるためには、例えば、第１の基板上に形成したＬＥＤアレイチップの半導体薄膜片をドライバＩＣチップが形成された第２の基板上に接合することで、ＬＥＤアレイチップのＧａＡｓ基板の厚みをドライバＩＣチップ３１３より薄くでき、材料および材料コストを低減できるが、例えば、半導体薄膜片を第２の基板上に接合する場合には、第２の基板上の半導体薄膜片が接合される領域の高さを周囲よりも高くする必要があった。
【００１２】
また、接合領域の高さを周囲よりも高くする層を形成するための材料として金属を用いた場合には、高価な貴金属を用いることが好ましいため、その場合には材料コストが増加し、層形成のための時間も層の厚みが増すほど増加していた。
【００１３】
第１の基板上に形成されるＬＥＤアレイチップの半導体薄膜片の配列ピッチと、第２の基板上のドライバＩＣチップ領域の配列ピッチとは異なっているため、複数の薄膜を同時に支持しながら、ドライバＩＣチップ領域およびＬＥＤアレイチップの接合領域の配列ピッチに合わせて（あるいはピッチを変換して）半導体薄膜片を第２の基板上に接合することは困難であった。
【００１４】
本発明は上記したような従来の課題を解決するためになされたものであって、第１のピッチで支持された複数の半導体薄膜片を、基板上の、上記第１のピッチとは異なる第２のピッチで配設された所定の領域に接合することができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上述の目的を達成するため、本発明は、第１の基板から剥離した半導体薄膜片を第２の基板上にボンディングする工程を含む半導体薄膜片装置の製造方法において、第１の基板上の半導体薄膜片の中から複数の半導体薄膜片を選択し、第２の基板上の所定の位置に一括してボンディングする第１の工程と、該ボンディング工程で残った半導体薄膜片の中から選択された複数の半導体薄膜片の中から、さらに複数の半導体薄膜を選択し、同じ第２の基板上の異なる部分、又は異なる第２の基板上の所定の位置に一括してボンディングする第２の工程とを有することを特徴とする半導体装置の製造方法を提供する。
【発明の効果】
【００１６】
本発明の半導体装置の製造方法は、第１の基板上の半導体薄膜片の中から複数の半導体薄膜片を選択し、第２の基板上の所定の位置に一括してボンディングする第１の工程と、該ボンディング工程で残った半導体薄膜片の中から選択された複数の半導体薄膜片の中から、さらに複数の半導体薄膜を選択し、同じ第２の基板上の異なる部分、又は異なる第２の基板上の所定の位置に一括してボンディングする第２の工程とを有しているので、第１の基板上に第１のピッチで形成された複数の半導体薄膜片を第２の基板の、上記第１のピッチとは異なる第２のピッチで配設された所定の領域に接合することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明実施の形態１の画像形成装置の要部構成を模式的に示す要部構成図である。
【図２】図１の露光装置であるＬＥＤプリントヘッドの要部構成を示す構成図である。
【図３】図２のＬＥＤユニットの概略構成を示す斜視図である。
【図４】図３に示したＬＥＤユニットの製造途中の概略構造を示す斜視図である。
【図５】図３のＶ−Ｖ断面の具体例を示す断面図である。
【図６】Ｓｉ基板上のＩＣチップ領域の配置を示す概略的平面図である。
【図７】（ａ）は、本発明の実施の形態２における第１の基板から第２の基板への半導体薄膜片の転写の概念を示す図であり、（ｂ）は第２の基板上の半導体薄膜片の配置を示す平面図であり、（ｃ）は、薄膜基板の半導体薄膜片を、第２の基板上の接合層に整列する方法を示す斜視図である。
【図８】（ａ）は第１の基板であるＧａＡｓ基板上の半導体薄膜片の配置を示す図であり、（ｂ）は第２の基板であるＳｉ基板上のＩＣチップ領域及び該ＩＣチップ領域に接合される半導体薄膜片の配置を示す平面図である。
【図９】接合領域に３つおきの半導体薄膜片を整列させる除隊を示す断面図である。
【図１０】３つおきの半導体薄膜片を接合領域に接合させ、残りの半導体薄膜片を連結支持体とともに持ち上げた状態を示す断面図である。
【図１１】図１０の半導体薄膜片および接合領域の配列ピッチの関係の数値例を示す断面図である。
【図１２】第１の基板上に形成された剥離予定の半導体薄膜片及び個別支持体を示す斜視図である。
【図１３】連結支持体が個別支持体の上に接着された連結支持体を示す斜視図である。
【図１４】図１３の矢印ＸＩＶ方向から見た（但し半導体薄膜片を一つのみと、それに関連する部材のみを示す）概略断面図である。
【図１５】第１の基板、半導体薄膜片、個別支持体および連結支持体を含む組合せをエッチング液に浸漬して犠牲層を選択的にエッチングする様子を示す図である。
【図１６】半導体薄膜片、個別支持体及び連結支持体を含む薄膜基板を第１の基板から分離する様子を示す斜視図である。
【図１７】薄膜基板の２つおきの半導体薄膜片が集積回路基板の接合層に整列した状態を示す斜視図である。
【図１８】薄膜基板の２つおきの半導体薄膜片が集積回路基板の接合層に接触した状態を示す斜視図である。
【図１９】薄膜基板の２つおきの半導体薄膜片が集積回路基板の接合層に接合され、残りの半導体薄膜片が連結支持体とともに持ち上げられた状態を示す斜視図である。
【図２０】薄膜基板に残っている半導体薄膜片の一部が集積回路基板の接合層に整列した状態を示す斜視図である。
【図２１】接合層に整列した半導体薄膜片のみが集積回路基板に転写された状態を示す斜視図である。
【図２２】半導体薄膜片の層構成を示す断面図である。
【図２３】個別支持体が除去され、半導体薄膜片が接合層上に残った状態を示す斜視図である。
【図２４】半導体薄膜片から素子分離により個別発光素子の列が形成された状態を示す斜視図である。
【図２５】図２４の各発光素子及び個別配線を形成する予定の領域に層間絶縁膜を形成した状態を示す斜視図である。
【図２６】コンタクト領域と駆動出力端子とを結線する個別配線を形成した状態を示す斜視図である。
【図２７】本発明の実施の形態３の半導体装置の製造方法における、粘着層へのＵＶ光の選択的照射を示す斜視図である。
【図２８】薄膜基板が仮置き基板上に置かれる状態を示す概略斜視図である。
【図２９】薄膜基板が仮置き基板の置かれた後、連結支持体が除去された状態を示す斜視図である。
【図３０】ピックアップヘッドの粘着層が設けられた領域が個別支持体と整列した状態を示す斜視図である。
【図３１】ピックアップヘッドの粘着層が設けられた領域が個別支持体と整列した状態を示す断面図である。
【図３２】ピックアップヘッドの粘着層が個別支持体に接着された状態を示す断面図である。
【図３３】半導体薄膜片が仮置き基板から分離された状態を示す断面図である。
【図３４】ピックアップヘッドの凸状部が個別支持体と整列した状態を示す断面図である。
【図３５】ピックアップヘッドの粘着層の選択された領域が個別支持体と整列した状態を示す断面図である。
【図３６】ピックアップヘッドにより、個別支持体と半導体薄膜片とが持ち上げられた状態を示す断面図である。
【図３７】ピックアップヘッドの粘着層の露出部が個別支持体と整列した状態を示す断面図である。
【図３８】ピックアップヘッドにより、個別支持体と半導体薄膜片とが持ち上げられた状態を示す断面図である。
【図３９】図３２の状態に対応する斜視図である。
【図４０】従来のＬＥＤプリントヘッドのＬＥＤアレイチップを示す斜視図である。
【図４１】各発光部に対応する個別の電極パッドを示す平面図である。
【図４２】基板上に形成されたエピタキシャル層の一部に拡散領域が形成された場合を示す断面図である。
【発明を実施するための最良の形態】
【００１８】
以下、本発明を図示した実施の形態に基づいて説明する。
【００１９】
＜実施の形態１＞
本発明の実施の形態１を図１乃至図６、及び図８（ａ）を参照して説明する。
図１は、実施の形態１の画像形成装置の要部構成を示す。
同図に示すように、画像形成装置２００内には、イエロー、マゼンタ、シアン及びブラックの各色の画像を、各々に形成する四つのプロセスユニット２０１〜２０４が記録媒体２０５の搬送経路２２０に沿ってその上流側から順に配置されている。これらのプロセスユニット２０１〜２０４の内部構成及びプロセスユニットに対応して設けられた転写ローラ２１２ａ乃至２１２ｄの構成は共通しているため、以下、シアンのプロセスユニット２０３を例にとり、これらの内部構成及び対応する転写ローラ２１２ｃを説明する。
【００２０】
プロセスユニット２０３には、像担持体としての感光体ドラム２０３ａが矢印方向に回転可能に配置されている。この感光体ドラム２０３ａは、図示しない駆動源及びギヤにより回転駆動される。感光体ドラム２０３ａの周囲にはその回転方向上流側から順に、帯電装置２０３ｂ、露光装置２０３ｃ、現像装置２０３ｄ、及びクリーニング装置２０３ｅが配設される。
【００２１】
帯電装置２０３ｂは、感光体ドラム２０３ａの表面に電気を供給して帯電させる。露光装置２０３ｃは、帯電された感光体ドラム２０３ａの表面に選択的に光を照射して静電潜像を形成する。露光装置２０３ｃについては後に図２を参照してさらに詳しく説明する。露光装置２０３ｃは、後述のＬＥＤプリントヘッド１０を用いている。
【００２２】
現像装置２０３ｄは、静電潜像が形成された感光体ドラム２０３ａの表面に、所定色（シアン）トナーを搬送する。
【００２３】
転写ローラ２１２ｃは、感光体ドラム２０３ａに対向するように配置されており、感光体ドラム２０３ａに形成されたトナー像を記録媒体２０５に転写するために用いられている。
転写ローラ２１２ｃは半導電性のゴム等によって形成されている。感光体ドラム２０３ａ上のトナーを記録媒体２０５に付着させるために、感光体ドラム２０３ａの表面と各転写ローラ２１２ｃの表面との間に電位差が生じるようになっている。
クリーニング装置２０３ｅは、感光体ドラム２０３ａの表面に残留したトナーを除去する。
【００２４】
また、画像形成装置２００は、その下部に、紙等の記録媒体２０５を堆積した状態で収納する用紙カセット２０６を装着し、その上方には記録媒体２０５を１枚ずつ分離させて搬送するためのホッピングローラ２０７が配設されている。更に、記録媒体２０５の搬送方向における、このホッピングローラ２０７の下流側には、ピンチローラ２０８、２０９と共に記録媒体２０５を挟持することによって、記録媒体２０５の斜行を修正し、プロセスユニット２０１〜２０４に搬送するレジストローラ２１０、２１１が配設されている。これらのホッピングローラ２０７及びレジストローラ２１０、２１１は図示されない駆動源によって連動している。
【００２５】
第１のプロセスユニット２０１において、記録媒体２０５は、感光体ドラム２０１ａ及び転写ローラ２１２ａに挟持されて第１のプロセスユニット２０１を通過する。同様に、記録媒体２０５は、他のプロセスユニット２０２ないし２０４を通過する。
記録媒体２０５が各プロセスユニット２０１乃至２０４を通過するとき、露光装置２０１ｃ乃至２０４ｃにより形成した静電潜像を、現像装置２０１ｄ乃至２０４ｄによって現像した各色のトナー像が記録媒体の記録面に順次転写され、重ね合わせられ、カラー画像が記録媒体上に形成される。
【００２６】
定着装置２１３は、加熱ローラとバックアップローラとを有し、記録媒体２０５上に転写されたトナーを加圧・加熱することによって定着させる。
また、排出ローラ２１４、２１５は、定着装置２１３から排出された記録媒体２０５を、排出部のピンチローラ２１６、２１７と共に挟持し、記録媒体スタッカ部２１８に搬送する。尚、排出ローラ２１４、２１５は、図示されない駆動源によって回転させられる。
【００２７】
以上のように、本実施の形態の画像形成装置によれば、後に詳細に説明するＬＥＤヘッドを採用するため、スペース効率に優れ、高品質で、製造コストの低減が見込める画像形成装置を提供することができる。
【００２８】
図２は、図１の露光装置であるＬＥＤプリントヘッドの要部構成を示す構成図である。
同図に示すように、このＬＥＤプリントヘッド１００において、ベース部材１０１上にはＬＥＤユニット１０２が載置され固定されている。このＬＥＤユニット１０２は、直線に沿って互いに隣接するように配列された複数のＬＥＤ／ドライバＩＣ複合チップを含む。各ＬＥＤ／ドライバＩＣ複合チップは、ドライバＩＣチップと発光部ユニット１０２ａとを含み、発光部ユニット１０２ａは、ドライバＩＣチップに接合された半導体薄膜片（「エピフィルム」とも呼ばれる）で構成されている。
この発光部ユニット１０２ａの発光部の上方には、発光部から出た光を集光する光学素子としてのロッドレンズアレイ１０３が配設されている。このロッドレンズアレイ１０３は、柱状の光学レンズを、発光部ユニット１０２ａの直線状に配列された発光部に沿って多数配列したもので、光学素子ホルダに相当するレンズホルダ１０４によって所定位置に保持されている。
【００２９】
このレンズホルダ１０４は、同図に示すように、ベース部材１０１及びＬＥＤユニット１０２を覆うように形成されている。そして、ベース部材１０１、ＬＥＤユニット１０２、レンズホルダ１０４は、ベース部材１０１及びレンズホルダ１０４に形成された開口部１０１ａ及び１０４ａを貫通するクランパ１０５によって一体的に挟持されている。
【００３０】
ＬＥＤユニット１０２で発生した光は、ロッドレンズアレイ１０３を通して所定の外部部材に照射される。このようにしてＬＥＤプリントヘッド１００は、例えば電子写真プリンタや電子写真コピー装置等の露光装置として用いられる。
【００３１】
図３は、図２のＬＥＤユニット１０２の一部となる半導体素子の概略構成を示す斜視図である。図４は、図３に示した半導体素子の半導体素子の製造途中の概略構造を示す斜視図である。図５は、図３のＶ−Ｖ線断面の具体例を示す断面図である。ただし、図５は主として、半導体薄膜を接合する領域の膜構造及び高さ調整層の構造、あるいは、半導体薄膜の半導体素子の個別配線と後述のように半導体基板に形成される集積回路との接合配線構造を概念的に示すための模式図であって、半導体薄膜を接合する領域の膜構造、高さ調整層の構造、半導体薄膜の半導体素子の個別配線と集積回路との接合配線構造、および、集積回路領域の構造上の関係が明確である範囲で、集積回路領域の厳密な構造を省略ないし単純化して描いている。
【００３２】
図において、Ｓｉ（シリコン）基板１２には、不図示の半導体薄膜片の形成に適した例えばＧａＡｓ（ガリウム砒素）基板等の半導体基板上で形成された半導体薄膜片１４が転写される。ＧａＡｓ基板は半導体薄膜片の形成（エピタキシャル成長）に適したものであるので、「成長基板」とも呼ばれ、また「第１の基板」とも呼ばれる。Ｓｉ基板１２は「第２の基板」とも呼ばれる。
図８（ｂ）に示すように、Ｓｉ基板１２（ウェーハ全体）は、複数のＩＣ（集積回路）チップ領域３３を有し、複数の半導体薄膜片がそれぞれのＩＣチップ領域３３に転写され、Ｓｉ基板１２はその後ダイシングされて個々のチップとなる。しかし、以下の説明は主として１つのチップ領域についてのみなされる。
各ＩＣチップ領域３３内には集積回路１５が形成されている。個々の集積回路１５は、ＣＭＯＳトランジスタなどで形成されている。図示の例の集積回路１５は、ＬＥＤユニットを駆動するためのドライバＩＣである。集積回路は集積回路配線部（多層配線層部）１６を含む。Ｓｉ基板１２内の集積回路部分は配線部１６の下に形成されているが、図面には明示されていない。
【００３３】
第１の基板は、化合物半導体基板であり、半導体薄膜片１４は、化合物半導体基板上に設けられ、例えば、発光素子となるｐｎ接合層を含む化合物半導体エピタキシャル層である。
第１の基板の形成に用いられる材料、例えばＧａＡｓは、第２の基板の形成に用いられる材料、例えばＳｉよりもはるかに高価である。同じ第１の基板を繰り返し用いてその上で半導体薄膜片を形成し、複数の第２の基板に転写することにより、ＬＥＤユニットの量産コストを下げることができる。
【００３４】
Ｓｉ基板上の接合層１９は、メタル層等の導通層であり、半導体薄膜片１４が転写される接合領域１８に設けられている。この接合層１９は、半導体薄膜片１４が共通電極を裏面で取る場合は、半導体薄膜片と密着させる際にこれと電気的に接続される。そして、この接合層１９は半導体基板１２の集積回路領域１６の共通電極といずれかの部位で電気的に接続される。層間絶縁膜２１は、集積回路配線部１６、高さ調整層２３、あるいは、接合層１９等を絶縁する。高さ調整層２３は、半導体薄膜片１４が転写される接合領域１８に、接合層１９の上面の高さを調整するために設けられている。図示の例では、高さ調整層２３は、配線層２５、２７および層間絶縁膜２６等により形成される。
【００３５】
半導体薄膜片１４の接合を容易にするため、接合層１９の上面の高さは、集積回路配線部１６の最も高い部分の高さよりも高い（接合層１９以外の如何なる部分の高さよりも高い）ことが望ましい。接合層１９の高さと集積回路配線部１６の最も高い部分の高さの差は、１μｍ以上、１０μｍ以下とすることが望ましい。この高低差が大き過ぎる場合には、配線形成が困難となり、小さ過ぎる場合には、半導体薄膜の選択的なボンディングの際に転写すべきでない半導体薄膜表面が、接合層１９以外の部分と接してしまうことになり好ましくない。十分な高さを得るためには、例えば、接合層１９自体を厚くすることも考えられるが、高さ調整層２３を設けると、接合層１９を厚くする必要が無くなるのでより好ましい。
【００３６】
接合層１９を金属で形成する際には、金、パラジウム、Ｔｉ−Ｐｔ−Ａｕ積層、ＡｕＧｅ−Ｎｉ−Ａｕ積層等の貴金属を含む単層ないし積層の金属層を用いることが好ましい。貴金属を含むメタルはコストがかかるが、高さ調整層２３を設けることにより、接合層１９を薄くすることができるので、接合層１９の形成に用いられる材料のコストを削減できる。また、接合層１９を薄くできれば、層形成のための時間も削減できるため、層の形成コストも削減できる。なお、接合層１９には、Ａｌ、銅を用いることも可能である。
【００３７】
高さ調整層２３は、例えば、上記した各層を形成する工程とは別途に、ガラス層、有機膜層、窒化膜層等により形成することができる。その他、高さ調整層２３は、集積回路を形成する際の層間絶縁膜ないしメタル層２５、２７を残留させることにより形成することもできる。この場合は、高さ調整層２３を、集積回路を形成する工程で形成でき、それらの工程とは別途に高さ調整のための層を形成する必要がなくなるので、工程を減らすことができ好ましい。このとき、各層を上の層ほど面積を小さく構成し、階段状に形成することにより高い段差（急な段差）の発生を避けることができるので、後にこの上に配線層を形成する際に、その配線層の切断を防止することができるので好ましい。尚、比較的高い高さが要求される場合には、これらメタル層２５、２７や層間絶縁膜２６とともに接合層１９を設けるのが好ましいことは言うまでもない。
【００３８】
個別配線２９は、半導体薄膜片１４と集積回路配線部１６の配線層２７とを接続する。半導体薄膜片１４は、第１の基板から分離乃至剥離されて例えばＳｉ基板等の第２の基板１２に転写される。半導体薄膜片１４は、その一部又は全領域に半導体素子が形成されており、複数の半導体素子の配列３０を含む。層間絶縁膜２４は、ＳｉＯ２、Ｓｉ３Ｎ４等の絶縁層からなり、Ｓｉ基板１２と配線層２５とを絶縁する。配線層２５は、層間絶縁膜２４上に形成される集積回路の配線層である。
【００３９】
層間絶縁膜２６は、ＳｉＯ２等の絶縁層からなり、配線層２５上に形成され、上側の配線層２７との間を絶縁する。配線層２７は、層間絶縁膜２５上に形成される集積回路の配線層である。半導体素子３１の列３０は、例えば、発光素子を備え、半導体薄膜片１４内に形成された素子である。
【００４０】
上記のように形成された接合層１９上に半導体薄膜片１４を接着する。半導体薄膜片１４を接着する際に上記のように接合層１９の表面がＳｉ基板１２の他の部分よりも高く形成されているので、その上方から半導体薄膜片１４を接着する際には、この半導体薄膜片１４がＳｉ基板１２上の他の部分に触れなくなる。従って、半導体薄膜片１４の接着が容易である。
【００４１】
更に半導体薄膜片１４の上には、配線と接続する部分を除いて層間絶縁膜２１を形成し、さらにその上に半導体薄膜片１４と集積回路配線部１６の配線層２７を接続するように配線層２９を形成する。配線層２９は層間絶縁膜２１に設けられたスルーホールを通して半導体薄膜片１４の上部と接続され、集積回路配線部１６の配線層２７に接続される。
【００４２】
接合層１９には上記したように金属でメタル層を形成する場合を説明したが、例えば、半導体薄膜片の＋側電極及び−側電極（又はグランド電極）の両者を半導体薄膜片の上面から引き出しできる場合には、上記したメタル層に代えて、例えば絶縁層又は半導体層を設けて高さを調整するようにしても良い。絶縁層としては、ガラス層、窒化シリコン層、ＰＳＧ層、樹脂層等を用いることができる。さらに、メタル層と絶縁層を重ね合わせたものを接合層として用いることもできる。この場合、最上層をメタル層で構成するのが望ましい。接合層を、配線層で形成することもできる。
【００４３】
なお、図５では配線層が２層の場合を示したが、さらに３層以上の多層配線を有する場合には、配線層２７の上に図示しない層間絶縁膜と配線層の組み合わせが必要に応じて積層される。
【００４４】
図８（ｂ）を参照して説明したように、Ｓｉ基板１２（ウェーハ全体）は、複数のＩＣチップ領域３３を有する。図６は、そのような複数のＩＣチップ領域３３のうちの３つのみを示す。以下図６を参照して各部の寸法相互間の関係について説明する。図６において、装置幅Ｗ（Ｃ）は、Ｓｉ基板１２上に形成された駆動回路と、半導体薄膜片１４とを組合せ、Ｓｉ基板１２をダイシングして個々のチップに分割することにより形成される半導体装置の幅である。この幅は、Ｓｉ基板のダイシングの後チップとなる領域（「ＩＣチップ領域」或いは「ドライバＩＣチップ領域」と呼ばれる）の幅でもある。接合領域幅Ｗ（Ｂ）は、Ｓｉ基板１２上の半導体薄膜片１４が接合される接合領域１８の幅であり、半導体薄膜片幅Ｗ（Ｆ）はＳｉ基板１２上に接合される半導体薄膜片１４の幅であり、配列ピッチＰ（Ｂ）はＳｉ基板１２上の接合領域１８のピッチである。接合領域幅Ｗ（Ｂ）は、半導体薄膜片幅Ｗ（Ｆ）の幅と、半導体薄膜片を接着する際の位置決め誤差を考慮したマージンの合計となる。
【００４５】
図６に示したとおり、接合領域１８の幅Ｗ（Ｂ）は半導体素子のチップ幅Ｗ（Ｃ）よりも狭い。また、接合層１９に接合した半導体薄膜片１４の幅Ｗ（Ｆ）は接合領域１８の幅Ｗ（Ｂ）以下の幅である。また接合領域１８の配列ピッチＰ（Ｂ）は、半導体素子チップ幅Ｗ（Ｃ）よりも大きい。つまり、Ｗ（Ｃ）≧Ｗ（Ｂ）≧Ｗ（Ｆ）と言う関係が成り立つ。
【００４６】
なお、本実施の形態では、発光素子となる半導体薄膜層をＧａＡｓ基板（第１の基板）上に形成し、発光素子を駆動するためにＳｉ基板（第２の基板）上に形成したドライバＩＣチップ領域にその半導体薄膜層を接合した半導体素子の場合を説明したが、本発明の半導体素子は、必ずしも、ＧａＡｓ基板上に形成した半導体薄膜片をＳｉ基板上に形成したドライバＩＣチップ領域に転写する場合に限定されるものではない。
【００４７】
第１の基板上の半導体薄膜片は上記以外の化合物半導体、例えば、ＩｎＰ、ＡｌＧａＩｎＰ、ＩｎＧａＡｓＰ、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮなどを含む半導体層であってもよいし、無機半導体、例えば、単結晶Ｓｉ、ポリＳｉなどであってもよい。また、第１の基板は、所望の半導体薄膜片材料にしたがって、ＧａＡｓ以外の半導体基板、例えば、ＩｎＰ、ＧａＰ、サファイア、Ｓｉなどであってもよい。また、第２の基板についてもＳｉ基板以外にガラス、セラミックス、金属、プラスチック、石英などであってもよい。また、半導体素子は発光素子以外の素子、例えば、受光素子、駆動素子、メモリ素子、演算素子、圧電素子などであってもよい。
【００４８】
このように、本発明の実施の形態１の半導体装置によれば、第２の基板上の半導体薄膜片が接合される領域に、ドライバＩＣの形成工程で同時に形成される高さ調整層を設けたので、半導体薄膜片が接合される接合層の上面の高さを周囲よりも高くするために用いられる材料を減少させ、その材料の厚みを減少させることができ、接合層に用いられる高価な材料の使用量を低減させてコストダウンでき、接合層の形成時間を短縮させることができる。
尚、本発明の実施の形態１の半導体装置によれば、半導体薄膜片１４の接続領域には集積回路が形成されていないが、このように構成することにより、半導体薄膜片の接合領域を平坦に保つことができ、高い密着力で半導体薄膜片１４と半導体基板１２とを接着することができる。
ここで、半導体基板１２における半導体薄膜片１４の接合領域下に集積回路を形成することにより半導体基板１２の利用効率を向上させることも可能であるが、この場合には、金属、絶縁層などから成る表面平坦化層を別途設け、その表面の凹凸をエッチングなどにより平坦化する表面平坦化処理を行う必要がある。
【００４９】
＜実施の形態２＞
次に本発明の実施の形態２を図７（ａ）〜１６を参照して説明する。図７（ａ）は、半導体薄膜片１４が形成され、剥離される第１の基板例えばＧａＡｓ基板３５と、半導体薄膜片１４が転写される第２の基板例えばＳｉ基板１２を示す。ＧａＡｓ基板１２とＳｉ基板１２とは同じ直径を有するように示されているが、それらの直径は異なっていても良い。
【００５０】
図７（ｂ）に示されるように、Ｓｉ基板１２は複数のＩＣチップ領域３３を有する。図７（ｂ）には２つのＩＣチップ領域しか示されていないが、図８（ｂ）により良く示されているように、ウェーハ全体にははるかに多くのＩＣチップ領域３３が設けられている。半導体薄膜片１４はそれぞれのＩＣチップ領域３３に接合される。
【００５１】
半導体薄膜片１４をＧａＡｓ基板３５からＳｉ基板１２へ転写する際の扱いを容易にするため、図７（ｃ）に示すように、半導体薄膜片１４は、それぞれ半導体薄膜片１４に対応して設けられた個別支持体（第１の支持体）３７によって支持され、個別支持体３７は、連結支持体（第２の支持体）３９によって支持される。半導体薄膜片１４、個別支持体３７及び連結支持体３９の組合せは薄膜基板６１と呼ばれる。
【００５２】
図７（ｃ）に示されるように、半導体薄膜片１４が接合される前に、配線部１６、接合層１９及び高さ調整層２３がＳｉ基板１２のＩＣチップ領域３３の各々に形成される。配線部１６、接合層１９及び高さ調整層２３が形成されてＳｉ基板１２が集積回路基板１３とも呼ばれる。
【００５３】
半導体薄膜片１４は例えば半導体エピタキシャル層で形成される。半導体エピタキシャル層は例えば発光素子を構成するｐｎ接合部を含む。
半導体薄膜基板６１を形成する工程を図１２〜図１６、及び図１２、並びに図８（ａ）を参照して説明する。
【００５４】
ＧａＡｓ基板３５上に、半導体薄膜片１４が等間隔ないしピッチで配置された位置に形成される。半導体薄膜片１４はＧａＡｓ基板３５から分離されるとき、個別支持体３７及び連結支持体３９に支持される。個別支持体３７及び連結支持体３９に支持される際の半導体薄膜片１４のピッチは、ＧａＡｓ基板３５上に位置しているときのピッチと同じである。
【００５５】
個別支持体３７は、例えば、感光性の材料で形成される。個別支持体３７の形成工程において、最初に連続した層が形成され、次にフォトリソ技術によりパターニングされて個別支持体となる。連結支持体３９は、例えば、好ましくはＵＶ光透過性の石英ガラス等によるガラス基板で形成される。連結支持体３９における個別支持体３７を連結支持する表面は平坦であり、個別支持体３７の厚み寸法（半導体薄膜片１４の表面に垂直の方向の寸法）が互いに均一になるようにする。これにより、半導体薄膜片１４の高さ方向の寸法を均一にすることができ、各チップ領域３３に位置決めされた半導体薄膜片１４を、多層配線部１６（あるいはチップ領域３３内の他の如何なる部分）の表面よりも高い位置にある接合領域１８の上面にのみ選択的に接触させることができる。
また、個別支持体３７と連結支持体３９の間には、熱もしくは光により粘着力が変化する粘着層、あるいは、電気的もしくは磁気的引力もしくは圧力差による引力で吸着状態を制御できる吸着面が設けられている。
【００５６】
半導体薄膜片１４がＳｉ基板１２上に転写される際、接合層１９に整列した複数の半導体薄膜片１４が一括して（一度に）転写される。図７（ｃ）には２つの半導体薄膜片１４が同時に転写される状態を示している。
【００５７】
図８（ａ）は、ＧａＡｓ基板３５上の半導体薄膜片１４の配置の例を示す。図示のように、半導体薄膜片１４は等間隔乃至ピッチＰ１で配列されている。図８（ｂ）は、Ｓｉ基板１２上の、半導体薄膜片１４が転写されるＩＣチップ領域３３の配置を示す。図示のように、ＩＣチップ領域３３は、等間隔乃至ピッチＰ２で配置されている。配列ピッチＰ２ｈａ，図６の配列ピッチＰ（Ｂ）に対応する。Ｐ１、Ｐ２は次の式（１）を満足する関係を有する。
Ｐ２＝ａ＊Ｐ１（ａ≧１の整数）      ・・・（１）
【００５８】
図９〜図１１は、図８の配列ピッチＰ２で形成された接合領域１８に半導体薄膜片を転写する工程を示す断面図である。
図９〜図１１で、３つおきの半導体薄膜片１４から成る半導体薄膜片の組が集積回路基板１３内の接合領域１８の配列ピッチに合致し、３つおきの半導体薄膜片１４が一括して接合されるものとしており、この点で図７（２つのおきの半導体薄膜片１４が一括して接合される場合を示す）と異なる。
図９に示すように、ＩＣチップ領域３３の各々において、集積回路領域４１内に集積回路配線部１６を含むドライバＩＣが形成され、集積回路領域４１に隣接して高さ調整層２３が形成され、高さ調整層２３の上に接合層１９が形成された集積回路基板１３が予め形成される。接合層１９は例えばメタルで形成される。
接合層１９のＳｉ基板１２からの高さは、集積回路領域４１内の他の部材よりも高くなるように形成される。
【００５９】
連結支持体３９は、図７（ｃ）により説明したように、個別支持体３７を連結支持するものであり、例えば、ＵＶ光透過性の石英ガラス等により形成されたガラス基板であり、連結支持体３９における個別支持体３７を連結支持する表面は平坦であり、個別支持体３７の厚み寸法が均一になるようにする。これにより、半導体薄膜片１４の高さ方向の寸法を均一にする、即ちそれらの底面（Ｓｉ基板１２との接合の際、Ｓｉ基板１２に向けられる面）が面一となることができ、集積回路領域４１の表面よりも（あるいはチップ領域３３内の他の如何なる部材よりも）高い位置にある接合層１９の表面のみ選択的に半導体薄膜片１４を接触させることができる。粘着層３８は、例えば光硬化性の粘着層であり、個別支持体３７と連結支持体３９を接着している。
【００６０】
図９乃至図１１に示すように、接合領域１８に整列した半導体薄膜片１４が選択的にＳｉ基板１２上の接合層１９に接合される。図示の例では、３つおきの半導体薄膜片１４から成る半導体薄膜片の組が接合領域１８の配列ピッチに合致しており、３つおきの半導体薄膜片１４が接合領域１８に整列している。接合領域１８に整列していない半導体薄膜片１４は接合層１９に接合されない。図１０は、３つおきの半導体薄膜片１４のみが対応する接合層１９に接合された状態を示している。選択的接合は、接合層１９と、配線層１６など、周囲の領域の部材との高さの違いによって成される。
【００６１】
これに加えて、ＵＶ透過性の連結支持体３９の側から、接合領域１８に整列した粘着層３８にＵＶ光を選択的に照射することもできる。ＵＶ光が照射された領域の粘着層３８の粘着力は低下する。すると、接合層１９と半導体薄膜片１４との接合強度は、粘着層３８における粘着力が低下した領域の半導体薄膜片１４と個別支持体３７とを連結支持体３９に接着する強度よりも強くなり、半導体薄膜片１４は接合層１９に転写される。
【００６２】
図１１は、個別支持体３７及び連結支持体３９により支持された半導体薄膜片１４の配列ピッチと、Ｓｉ基板１２上の接合領域１８の配列ピッチを示す。図示の例では、半導体薄膜片１４の配列ピッチＰ１は１５０μｍであり、半導体薄膜片１４が接合される接合領域１８の配列ピッチＰ２は６００μｍであり、上記の式（１）は、
Ｐ２＝４＊Ｐ１
となっている。
【００６３】
以下、上記の半導体装置の製造方法について図１２乃至図１９を参照して、より詳しく説明する。図１２乃至図１９を参照する以下の説明では、２つおきの半導体薄膜片１４から成る半導体薄膜片の組が第２の基板１２上の配列ピッチに合致し、２つのおきの半導体薄膜片１４が同時に接合されるものとしており、この点で、図９乃至図１１（３つおきの半導体薄膜片１４が同時に接合される場合を示している）とは異なる。
図１２は、ＧａＡｓ基板３５上の半導体薄膜片１４と、半導体薄膜片１４上に形成された個別支持体３７とを示す、部分的に拡大した斜視図である。図１２にはさらに、半導体薄膜片１４とＧａＡｓ基板３５の間の犠牲層（剥離層）４３が示されている。犠牲層４３、半導体薄膜片１４及び個別支持体３７はＧａＡｓ基板３５上に積層されている。犠牲層４３は、半導体薄膜片１４をＧａＡｓ基板３５から分離するために設けられている。
【００６４】
ここで、半導体薄膜層１４の層構成の例を図２２に示す。
半導体薄膜片１４は、ＧａＡｓ基板３５上に形成された半導体薄膜層１４ｗを分割することにより形成される。分割は、半導体薄膜片１４となる領域相互間に溝を形成することにより成される。
図２２は、個々の半導体薄膜片１４への分割の前の層構成を示し、半導体薄膜層が符号１４ｗで示され、薄膜片（１４）から区別されている。
図２２で、第１の基板であるＧａＡｓ基板３５上には、半導体薄膜層１４ｗをエピタキシャル成長させるためのバッファー層（ＧａＡｓバッファー層）５２が形成され、その上に例えばＡｌＡｓ層である犠牲層４３が形成され、その上に半導体薄膜層１４ｗが形成される。半導体薄膜層１４ｗで、第１のコンタクト層５４は、例えばｎ型ＧａＡｓ層、第１のクラッド層５５は例えばｎ型ＡｌＸＧａ１−ＸＡｓ層、第１の活性層５６は例えばｎ型ＡｌＹＧａ１-ＹＡｓ層、第２の活性層５７は例えばｐ型ＡｌＹＧａ１-ＹＡｓ層、第２のクラッド層５８は例えばｐ型ＡｌＺＧａ１−ＺＡｓ層、第２のコンタクト層５９は例えばｐ型ＧａＡｓ層である。
半導体薄膜層１４ｗを分割することにより形成される半導体薄膜片１４は、同じ層構成を有する。図２２以外の図では、層構成の詳細は省略され、またバッファー層４３も省略されており、犠牲層４３も多くの図で省略されている。
【００６５】
半導体薄膜片１４と個別支持体３７及び連結支持体３９の組合せを形成する工程について説明する。
図１３に示される犠牲層４３、及びエピタキシャル層から成る半導体薄膜片１４がＧａＡｓ基板３５上に形成される。次に、個別支持体３７の形成に用いられる材料の層が形成される。この層から半導体薄膜片１４と同様のパターンを有する個別支持体３７が形成される。
【００６６】
この工程では、まず、個別支持体層３７には、材料として例えば感光性材料を含む材料が用いられ、フォトリソ工程によって半導体薄膜層１４と同様なパターンが形成される。さらに、形成された個別支持体層３７のパターンをエッチングマスクとして、半導体薄膜層１４ｗが選択的にエッチングされる。即ち、個別支持体３７で被覆されていない領域の半導体薄膜層１４ｗが、少なくとも犠牲層４３が露出する深さまでエッチングされる。このエッチングでは、例えば、燐酸過水[燐酸＋過酸化水素水＋純水]をエッチング液に使うことができる。
【００６７】
次に図１３に示すように、連結支持体３９が個別支持体３７の上に接着される。図１３に矢視ＸＩＶ方向から見た断面図を模式的に図１４に示した。図１４に示されるように、ＧａＡｓ基板３５上に、下から順に、ＧａＡｓ基板３５上に半導体薄膜層（エピタキシャル成長層）を設けるためのＧａＡｓバッファー層５２、犠牲層４３、半導体薄膜片１４、個別支持体３７、粘着層３８、および連結支持体３９が形成される。粘着層３８は、個別支持体と連結支持体を接着するためのものであり、例えば、光照射あるいは加熱などによって接着力を制御することができる粘着層である。ここで、接着力の制御とは、光照射、加熱によって初期に備えた接着力を減少させることを意味する。
【００６８】
連結支持体は、例えばガラスなどの固い基板、あるいはＰＥＴなどの有機物材料を主体とするブラスティック基板などのフレキシブル基板である。
【００６９】
次に、図１５に示すように、ＧａＡｓ基板３５、バッファー層５２、犠牲層４３、半導体薄膜片１４、個別支持体３７、粘着層３８、及び連結支持体３９の組合せを、エッチング液に浸漬し、犠牲層４３を選択的にエッチングする。エッチングに適した時間だけ浸漬した後、適宜水洗処理を施し、図１６に示すように、半導体薄膜片１４、個別支持体３７、粘着層３８及び連結支持体３９の組合せが、ＧａＡｓ基板３５及びバッファー層５２から分離される。半導体薄膜片１４、個別支持体３７、粘着層３８及び連結支持体３９の組合せは、薄膜基板６１とも呼ばれる。
【００７０】
次に、図１７に示すように、接合層１９及び集積回路１５（半導体薄膜片１４と組合せられる予定のもの）が形成されたＳｉ基板１２を含む集積回路基板１３と、薄膜基板６１とについて、それらの接合面が接合に通した表面、例えば親水性表面となるように表面処理を実施する。
【００７１】
表面処理は、例えば、表面をエッチングするエッチング液に浸漬する、あるいは真空中でプラズマ照射あるいは、真空中、あるいは、大気圧中でイオン照射する方法を適宜選択することができる。プラズマあるいはイオン照射においてガスを用いる場合には、例えば、水素、窒素、酸素、アルゴン、アンモニア、空気（窒素、酸素を主成分とする混合ガス）などのガスから適宜選択することができる。
【００７２】
次に、２つのおきの半導体薄膜片１４から成る第１の組の半導体薄膜片が接合領域１８と整列する（位置合わせする）ように、薄膜基板６１と集積回路基板１３を対向させる。接合領域１８に整列した第１の組の半導体薄膜片１４は、図１８に示されるように、半導体薄膜片１４の表面と接合層１９の表面との間の分子間力を利用して接合される。
【００７３】
この際、半導体薄膜片１４とその半導体薄膜片の個別支持体３７が、接合層１９上に転写されるように、個別支持体３７と連結支持体３９との間の接着力を減少させる。このために、例えば光６３を照射する。ここでは、図１４に示したように、個別支持体３７と連結支持体３９との間に粘着層を備え、その粘着層の接着力は、光照射（例えばＵＶ照射）６３によって、半導体薄膜片１４の表面と接合層１９の表面との分子間力よりも小さくなるようにしている。
【００７４】
薄膜基板６１の半導体薄膜片１４の列のうち、２つのおきの半導体薄膜片１４から成る半導体薄膜片の組が接合領域１８の配列ピッチに合致しており、接合領域１８と同時に整列が可能であり、接合層１９に同時に接合可能である。接合層１９と周囲の部材との高さの違いにより選択的接合が可能である。このようにして、基板６１の半導体薄膜片１４の中から選択された第１の組の半導体薄膜片がＳｉ基板１２の接合層１９に接合される。
その後、図１０で示したのと同様に、連結支持体３９の側から接合層１９に整列した粘着層３８の部分に、ＵＶ光が選択的に照射され、接合層１９に整列した粘着層３８の粘着強度が低下し、半導体薄膜片１４は接合層１９に接合される。接合領域１８の配列ピッチに対応せず残った半導体薄膜片１４は、接合層１９に接合されない。
【００７５】
図１９に示すように、連結支持体３９が持ち上げられるとき、残った半導体薄膜片１４及びこれに接合された個別支持体３７も連結支持体３９とともに持ち上げられる。残った半導体薄膜片１４、これに接合された個別支持体３７、及び連結支持体３９は、図１８の処理工程の後の薄膜基板６１を構成する。
図１７の処理工程で、集積回路基板１３の接合領域１８と整列せず、従って集積回路基板１３に転写されず、薄膜基板６１に残っている。残っている半導体薄膜片１４（即ち尚も薄膜基板６１の一部をなす半導体薄膜片１４）の中から選択された第２の組の半導体薄膜片１４が、同じ集積回路基板１３の他の部分、又は他の集積回路基板１３の接合層１９に接合される。第２の組の半導体薄膜片１４は、連結支持体３９上の２つのおきの接合位置の半導体薄膜片１４から成る。ここで、「接合位置」とは各半導体薄膜片１４とそれに接合された個別支持体３７の組合せが連結支持体３９に接合されている、或いは接合されていた位置を言う。「接合位置」と言う用語を用いて表現すれば、「第１の組の半導体薄膜片１４も２つおきの接合位置の半導体薄膜片１４から成る」と言うことができる。第２の組の半導体薄膜片１４もまた、集積回路基板１３の接合領域１８の配列ピッチと合致している。
【００７６】
同じ集積回路基板１３の他の部分、又は他の集積回路基板１３に第２の組の半導体薄膜片１４を接合乃至転写するには、図２０に示されるように、第２の組の半導体薄膜片１４が接合領域１８と整列するように、薄膜基板６１と集積回路基板１３とを対向させ、図１８を参照して説明したのと同様に、第２の組の半導体薄膜片１４を接合層１９に接触させる。
接合領域１８に整列した半導体薄膜片１４のみが接合層１９に接合され、残りの半導体薄膜片１４及びそれに接合された個別支持体３７は連結支持体３９に付着したままであり、尚も薄膜基板６１の一部を成す。
その後図２１に示すように連結支持体３９が持ち上げられると、尚も残っている半導体薄膜片１４及びこれに付着した個別支持体３７も持ち上げられる。尚も残っている半導体薄膜片１４、個別支持体３７及び連結支持体３９が、上記の転写の後の薄膜基板６１を構成する。
【００７７】
選択された半導体薄膜片１４の組を、図２０に示されるのと同様にして、同じ集積回路基板のさらに他の部分、又は他の集積回路基板１３の接合領域１８と整列するように位置決めし、図２１に示されるとの同様にして、接合領域１８に整列した半導体薄膜片１４のみを転写する処理（工程）の繰り返しが、薄膜基板６１に半導体薄膜片１４がなくなるまで、或いは薄膜基板６１に十分な数の半導体薄膜片１４が残されなくなるまで、続けられる。
【００７８】
図２３に示されるように、半導体薄膜片１４と個別支持体３７とが集積回路基板１３に接合された後、個別支持体３７は例えば有機溶剤あるいは剥離剤を使用して除去することができる。
【００７９】
個別支持体３７の除去の後、集積回路基板１３上の半導体薄膜片１４は、素子分離により分割されて発光素子３１の列となる。素子分離は、例えば標準的なフォトリソエッチング工程により成される。
【００８０】
次に図２５に示されるように、発光素子３１が形成された領域及び個別配線が形成される予定の領域に、層間絶縁膜２１が形成される。
次に、層間絶縁膜２１の、発光素子３１とのコンタクトを取る領域に、開口６７が形成される。
【００８１】
次に、図２６に示されるように、開口６７を貫通して発光素子３１と接続し、発光素子３１を集積回路（例えば駆動回路）の駆動出力端子と接続する個別配線２９が形成される。
この実施の形態では、接合層１９は、駆動回路の共通電位側の端子と予め電気的に接続されている。
【００８２】
なお、上記した実施の形態は、第１の基板であるＧａＡｓ基板上に形成した発光素子を含む半導体薄膜片を、第２の基板であるＳｉ基板１２を含む集積回路基板１３のドライバＩＣチップ領域３３に接合する半導体装置の製造方法であって、ドライバＩＣチップ領域３３の配列ピッチに合致する半導体薄膜片１４が選択的に接合される方法である。しかし、本発明は、第１の基板がＧａＡｓ基板であり、集積回路基板１３がＳｉ基板１２を含む場合に限定されない。
【００８３】
また、本実施の形態における第１の基板上に形成される半導体薄膜片の材料は、上記したものとは別の化合物半導体、例えば、ＩｎＰ、ＡｌＧａＩｎＰ、ＩｎＧａＡｓＰ、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ等を含む半導体層であってもよいし、無機半導体、例えば、単結晶Ｓｉ、ボリＳｉなどであってもよい。また、第１の基板は、上記した任意の半導体薄膜片の材料に対応させて、ＧａＡｓ以外の半導体基板、例えば、ＩｎＰ、ＧａＰ、サファイア、Ｓｉなどであってもよい。また、第２の基板についてもＳｉ基板以外にガラス、セラミックス、金属、プラスチック、石英などを用いてもよい。
【００８４】
また、本実施の形態では、半導体素子は、発光素子以外の素子、例えば、受光素子、駆動素子、メモリ素子演算素子、圧電素子などであってもよい。また、個別支持体を省略して、連結支持体を直接半導体薄膜片上に設けるように形態しても良い。この場合、第２の基板へ転写される半導体薄膜片は、連結支持体に直接接着され、後にこれから分離（剥離）され、第２の基板に接合されるが、連結支持体からの分離及び第２の基板への接合の際に、光６３を照射するなどして半導体薄膜片と連結支持体間の接着力を弱めてから安定した状態で剥離、接合ができるので、連結支持体における半導体薄膜片を接合する面のクリーニング等の処理を容易にすることができる。
【００８５】
このように、本発明の実施の形態２の半導体装置の製造方法によれば、第１の基板上に形成された半導体薄膜片の配列ピッチＰ１、従って個別支持体３７及び連結支持体３９によって支持された半導体薄膜片１４の配列ピッチＰ１を、第２の基板上のドライバＩＣチップ領域３３毎の接合領域の配列ピッチＰ２に対して整数分の１となるようにし、第１の基板上の半導体薄膜片のうち、第２の基板上の接合領域に対応する半導体薄膜片、従って個別支持体３７及び連結支持体３９に支持された半導体薄膜片１４のうちの接合領域１８に整列したもののみを集積回路基板１３の接合層１９に接合し、他の領域の半導体薄膜片を、同じ集積回路基板の異なる部分、又は別の集積回路基板の接合層１９に接合することとしたので、第１の基板上に列をなすように形成された複数の半導体薄膜片を、第２の基板上に１回の接合工程で配列ピッチを変換して接合することができる。
【００８６】
＜実施の形態３＞
図２７は、本発明の実施の形態３の半導体装置の製造方法のひとつの工程を示す斜視図である。
図２７に示された工程は、図１０に示された工程に対応する。図２７に示された工程において、マスク６９を用いて薄膜基板６１、特にその個別支持体３７及び連結支持体３９の間の粘着層３８への光の選択的照射が行われ、これにより個別支持体３７及び連結支持体３９の間の接着力を低下させている。
【００８７】
マスク６９は、例えば石英ガラスにクロムメッキを施したマスク６９を用い、クロムメッキを施した部分７１が遮光し、クロムメッキが施されていない部分７３は光を透過させる。クロムメッキが施されていない部分７３を透過した光は薄膜基板６１の、接合領域１８に対応する領域７７を照射する。照射された領域７７の粘着層３８の接着力は低下し、半導体薄膜片１４及び個別支持体３７は連結支持体３９から容易に分離する。
【００８８】
また、マスク６９を用いる方法の他に、例えば、紫外線レーザによるレーザスキャンを実施して選択的に光照射を実施しても良い。
【００８９】
このように実施の形態３によれば、接合領域１８に対応する半導体薄膜片１４のための個別支持体３７と連結支持体３９との間の接着力を選択的に減少させることにより、半導体薄膜片１４を選択された接合領域１８の接合層１９のみへ転写させることができるので、他の集積回路基板１３あるいは他のＩＣチップ領域３３に転写されるべき半導体薄膜片１４は、そのまま連結支持体３９に接着され状態が安定して維持される。これにより、次の半導体基板あるいは他のドライバＩＣへの残った半導体薄膜片の転写が可能になり、また、半導体薄膜の接合面のクリーニングを容易にすることができる。
【００９０】
上記のように選択的に光の照射を行う代わりに、例えば、選択された半導体薄膜片１４のみが接合領域１８に接合され、他の半導体薄膜が薄膜基板６１に残るように接着力を減少させることができる場合には、光照射を薄膜基板６１の全面に実施しても良い。
【００９１】
＜実施の形態４＞
図２８〜図３３は、本発明の実施の形態４の半導体装置の製造方法を示す図である。
図２８は、図７（ｃ）に示したものと類似の薄膜基板６１と、仮置き基板７９とを示す。薄膜基板６１は実施の形態２で説明したのと同様の方法により図示しない第１の基板の上で形成されたものである。
仮置き基板７９は例えば半導体薄膜片１４と個別支持体３７を真空吸着することができる真空チャックであり、半導体薄膜片１４と個別支持体３７の一時的支持乃至仮置きのために用いられる。各半導体薄膜片１４とそれに接合された個別支持体３７の組合せは剥離片８１とも呼ばれる。
【００９２】
まず、個別支持体３７及び連結支持体３９を設けた半導体薄膜片１４を含む薄膜基板６１が図示しない第１の基板から分離された後、図２８に示すように仮置き基板７９上に置かれ、次に、図２９に示すように連結支持体３９が除去される。この工程では、例えば、光又は熱によって、粘着層３８の接着力を減少させる。粘着層３８は、光硬化型、熱発泡型、あるいは、熱溶融型のものを用いることができる。光あるいは熱によって個別支持体３７と連結支持体３９の間の接着力を減少させることにより、連結支持体３９を個別支持体３７から容易に分離することができる。
【００９３】
次に図３０及び図３１に示すように、複数の半導体薄膜片１４のうち、一部の個別支持体３７及び半導体薄膜片１４のみ接着ないし吸着できるように設けられた粘着層８４を有するピックアップヘッド８３を仮置き基板７９上の剥離片８１と整列させる。粘着層８４は選択されるべき剥離片８１のピッチに対応する一定の間隔で設けられた領域（接着領域）に設けられている。図３０及び図３１に示す例では、２つおきの剥離片が選択される。選択されるべき剥離片８１のピッチ（間隔）は、集積回路基板１３の接合領域の配列ピッチに等しい。
粘着層８４が設けられた領域の各々は、個別支持体３７の上面の形状に対応する形状を有する。粘着層８４の各領域の形状は、個別支持体３７の上面の形状と同一であっても良く、また整列誤差を許容するため、個別支持体３７の上面の形状と同一の形状のみならず、その周辺の部分を含むように拡大されていても良い。
粘着層８４の領域が選択されるべき剥離片８１と整列するように、ピックアップヘッド８３を仮置き基板７９と整列させ、ピックアップヘッド８３を選択された剥離片８１の個別支持体３７の上面に接合させる。
【００９４】
ピックアップヘッド８３の接着領域への粘着層８４の形成には、例えば、ナノインプリント技術、スクリーン印刷技術あるいはディスベンス技術などを使うことができる。
【００９５】
次に図３１及び図３９に示すように、ピックアップヘッド８３を降下させ（仮置き基板７９に近づけ）選択されるべき剥離片８１の個別支持体３７に接着させる。
次に、図３３に示すように、ピックアップヘッド８３を上昇させ、ピックアップヘッド８３とともに、選択された剥離片８１を持ち上げ、仮置き基板７９から分離する。
仮置き基板８３の粘着層８４は、剥離片８１（特に半導体薄膜片１４の底面）が仮置き基板７９に接着している付着力乃至吸着力よりも十分に大きな接着力を有するようにする。
【００９６】
複数の選択された剥離片８１が付着されたピックアップヘッド８３は、図９に示すのと同様の集積回路基板１３と整列させられ、その剥離片８１が集積回路基板１３の接合領域１８と整列させられる。ピックアップヘッド８３上の選択された剥離片８１の配列ピッチは集積回路基板１３の接合領域１８の配列ピッチと同一であり、従って選択された剥離片８１は接合領域１８とそれぞれ整列させられる。ピックアップヘッド１８は集積回路基板１３に向けて降下され（近づけられ）、剥離片８１（特にその半導体薄膜片１４の底面）が接合層１９と接触させられ、接合される。
ピックアップヘッド８３の側から、粘着層８４にＵＶ光を照射し、接着力を弱めるようにしても良い。
その後ピックアップヘッド８３を上昇させると、剥離片８１は接合層１９に付着した状態で残る。
【００９７】
上記したピックアップヘッド８３を用いて剥離片８１を仮置き基板７９から選択的にピックアップし、剥離片８１を集積回路基板１３の接合層１９に接合する処理は、例えば剥離片８１が無くなるまで、又は十分な数ではなくなるまで繰り返される。
【００９８】
上記の例では、粘着層８４は選択されるべき剥離片８１のピッチに対応する間隔で設けられた領域に設けられている。
代りに、図３４に示すように、選択されるべき剥離片１４のピッチに対応する間隔で設けられた領域（接着領域）に図３４に示したような凸状部８６を形成し、粘着層８７をピックアップヘッド８７の下面の全面に設けても良い。凸状部８６の高さは例えば１００μｍとすることができる。
さらにまた、図３５に示すように、ピックアップヘッド８３は平らな下面８３ｂを有し、粘着層８９がピックアップヘッド８３の下面８３ｂの全体に形成されていても良い。この場合、粘着層８９は熱又は光により粘着力が変化するものであることが望ましい。接着領域９２以外の領域（非接着領域）９１の粘着層８９に選択的に光を照射し、非接着領域９１における接着力を低下乃至消失させる。
【００９９】
さらにまた、図３７に示すように、ピックアップヘッド８３の下面８３ｂの粘着層９６を覆うシート９４を設けても良い。このシート９４は、選択的にピックアップされるべき剥離片のピッチに対応する間隔で設けられた領域に開口９５を有する。ピックアップヘッド８３が仮置き基板７９に向けて降下される（近づけられる）と、開口９５の部分においてのみ、即ち選択されるべき剥離片８１の個別支持体３７の上面においてのみ、粘着層９６と個別支持体３７の上面との直接接触、従って付着が起こる。
【０１００】
図３８に示すようにピックアップヘッド８３が持ち上げられると、選択された剥離片８１が仮置き基板７９から分離される。
【０１０１】
実施の形態４においては、第１の基板３５上と同じピッチで仮置き基板７９上に置かれた半導体薄膜片１４がピックアップヘッド８３により選択的にピックアップされる。仮置き基板７９上の半導体薄膜片１４のうち、粘着層９６が形成され、露出され、或いは凸状部状に設けられた領域に対応する、従って集積回路基板１３の接合層１９に対応する位置にあるものが選択される。このようにして、選択的に分離された半導体薄膜片１４が集積回路基板１３の接合層１９に一括して接合される。仮置き基板７９上の残りの半導体薄膜片を同様の方法で順次ピックアップし、全ての半導体薄膜片１４を同じ集積回路基板の異なる部分、或いは異なる集積回路基板へ一括して接合することができる。
【０１０２】
このように実施の形態４によれば、第１の基板から分離（剥離）された半導体薄膜片１４を仮置き基板７９に仮置きし、選択的に仮置き基板７９から取り出すようにしたので、集積回路基板１３上に半導体薄膜片１４を接合する際に、接合予定の半導体薄膜片１４だけを集積回路基板１３上に近接および接合させることができ、位置合わせと接合処理を容易にすることができる。
【０１０３】
上記の実施の形態では、仮置き基板７９は、真空チャックで構成されている。代りに、熱又は光により粘着力が変わる粘着層を有するものであっても良く、また熱もしくは光による粘着力の変化を誘起する粘着層、あるいは、電気的もしくは磁気的引力もしくは圧力差による引力で吸着状態を制御できる吸着面を具えるものであっても良い。
【０１０４】
また、上記した各実施の形態では、画像形成装置の感光体ドラムへの書込やデータの読込の場合で、発光素子がアレイ状で１列の場合の半導体装置の例について示したが、本発明はこれに限るものではなく、例えば、発光素子が単独で１個のみの場合や、ＬＥＤヘッドほど発光素子が多くない場合の応用である光通信などにおいては、レンズの先に光ファイバ等を結合させることで、多ビットの光信号の授受等に用いても良い。
【０１０５】
また、上記した各実施の形態の半導体装置を用いてＬＥＤヘッド、あるいは、画像形成装置を制作する場合、上記したように本発明では、一括して選択された半導体薄膜片を転写できるので製造コストが低減できることから、ＬＥＤヘッド、あるいは、画像形成装置についても、小型化およびコスト低減が可能になる。
【０１０６】
また、上記した各実施の形態の発光素子群に関し、ｐｎ接合を備えた半導体エピタキシャル層の構造を素子分離エッチングすることにより形成し、各発光素子が各々１個の発光部を備える場合を示したが、例えば、不純物をエピタキシャル層中に選択拡散させて図４２に示すような構造を形成しても良い。このようにした場合には、１発光素子が複数の発光部を備える構造となる。この場合、駆動素子も、各発光部に個別に対応させるようにする。
【０１０７】
また、アレイ状の発光素子あるいは各発光部の配列は１列とは限らず、複数であっても良い。例えば、発光部が２列に形成される場合、一つの列の各発光部の間に位置するように、他の列の発光部を配置しても良い。この場合も駆動素子を各発光部に個別に対応させるようにする。
【０１０８】
図７（ａ）乃至図２６を参照して説明した実施の形態２及び図２８乃至図３９を参照して説明した実施の形態４の両者に共通する特徴は、第１の基板３５上に形成され、集積回路基板１３の接合領域１８に対応する半導体薄膜片１４の組が集積回路基板１３の接合層１９に選択的に接合されることである。接合に先立ち、実施の形態２で説明したように、半導体薄膜片１４を第１の基板３５から分離し、連結支持体３９を含む支持部材によって支持することもできる。半導体薄膜片１４を集積回路基板１３に転写する前に、実施の形態４で説明したように、半導体薄膜片１４を仮置き基板７９に仮置きし、ピックアップヘッド８３により選択的にピックアップすることもできる。
【符号の説明】
【０１０９】
１２  Ｓｉ基板、  １３  集積回路基板、  １４  半導体薄膜片、  １６  集積回路配線部（多層配線部）、  １８  接合領域、  １９  接合層、  ２１  層間絶縁膜、  ２３  高さ調整層、  ２５、２７  配線層、  ２６  層間絶縁膜、  ３１  半導体素子、  ３３  集積回路チップ領域、  ３５  ＧａＡｓ基板。
【図１】
2010245557.tif 000003
【図２】
2010245557.tif 000004
【図３】
2010245557.tif 000005
【図４】
2010245557.tif 000006
【図５】
2010245557.tif 000007
【図６】
2010245557.tif 000008
【図７】
2010245557.tif 000009
【図８】
2010245557.tif 000010
【図９】
2010245557.tif 000011
【図１０】
2010245557.tif 000012
【図１１】
2010245557.tif 000013
【図１２】
2010245557.tif 000014
【図１３】
2010245557.tif 000015
【図１４】
2010245557.tif 000016
【図１５】
2010245557.tif 000017
【図１６】
2010245557.tif 000018
【図１７】
2010245557.tif 000019
【図１８】
2010245557.tif 000020
【図１９】
2010245557.tif 000021
【図２０】
2010245557.tif 000022
【図２１】
2010245557.tif 000023
【図２２】
2010245557.tif 000024
【図２３】
2010245557.tif 000025
【図２４】
2010245557.tif 000026
【図２５】
2010245557.tif 000027
【図２６】
2010245557.tif 000028
【図２７】
2010245557.tif 000029
【図２８】
2010245557.tif 000030
【図２９】
2010245557.tif 000031
【図３０】
2010245557.tif 000032
【図３１】
2010245557.tif 000033
【図３２】
2010245557.tif 000034
【図３３】
2010245557.tif 000035
【図３４】
2010245557.tif 000036
【図３５】
2010245557.tif 000037
【図３６】
2010245557.tif 000038
【図３７】
2010245557.tif 000039
【図３８】
2010245557.tif 000040
【図３９】
2010245557.tif 000041
【図４０】
2010245557.tif 000042
【図４１】
2010245557.tif 000043
【図４２】
2010245557.tif 000044