(57)【要約】【課題】ＬＣＤを駆動するためのドライバ用半導体集積回路装置においては、チップの実装がＣＯＧ構造で行われる。このため、比較的小面積のアルミニウム系パッド上に、長細く、比較的厚い金バンプ電極が形成されている。この金バンプ電極の形成後に行われるウエハ・プローブ・テストでは、一般に金を主要な成分とし、先端がほぼ垂直となるように曲げられたカンチ・レバー型のプローブ針が使用される。このプローブ針の先端付近の径は金バンプ電極の幅と同程度であるのが一般的であり、ウエハ・プローブ・テストの安定した実行が困難である。【解決手段】本願発明はバンプ電極群の内の一部の電極にプローブ針を当てて、ウエハ・プローブ・テストを実行する表示装置を駆動するための半導体集積回路装置において、表示装置駆動信号出力用のバンプ電極列を複数列構成とし、外側のバンプ電極の幅よりも内側のバンプ電極の幅を広くしたものである。【選択図】図２２
2010118428.tif 000002
【特許請求の範囲】
【請求項１】
表示装置を駆動するための半導体集積回路装置であって以下を含む半導体集積回路装置：
（ａ）第１および第２の短辺および、それよりも５倍以上長い第１および第２の長辺を有する矩形半導体チップ；
（ｂ）前記矩形半導体チップのデバイス面上の前記第１の長辺に近接して、且つ、それに沿って配置された表示装置駆動信号出力用の外側出力バンプ電極列；
（ｃ）前記矩形半導体チップの前記デバイス面上の前記表示装置駆動信号出力用の外側出力バンプ電極列に近接して、且つ、それに沿って、より内側に配置された表示装置駆動信号出力用の内側出力バンプ電極列、
ここで、
（１）前記外側出力バンプ電極列に属する各外側出力バンプ電極および、前記内側出力バンプ電極列に属する各内側出力バンプ電極のそれぞれの主要部は金を主要な成分とする金系金属から構成されており、
（２）各外側出力バンプ電極の前記第１の長辺に沿った幅と比較して、各内側出力バンプ電極の前記第１の長辺に沿った幅は、広くされており、
（３）前記矩形半導体チップの前記デバイス面上には、各外側出力バンプ電極には、プローブ針を接触させることなく、前記外側出力バンプ電極列に属さない他のバンプ電極にプローブ針を接触させることにより電気的テストを可能とするテスト回路が設けられている。
【請求項２】
前記１項の表示装置を駆動するための半導体集積回路装置において、前記外側出力バンプ電極列に属する各外側出力バンプ電極と、前記内側出力バンプ電極列に属する各内側出力バンプ電極とは、ほぼ同一の面積を有する。
【請求項３】
前記１項の表示装置を駆動するための半導体集積回路装置において、前記外側出力バンプ電極列に属する各外側出力バンプ電極と、前記内側出力バンプ電極列に属する各内側出力バンプ電極とは、それぞれの対応するアルミニウムを主要な成分とするアルミニウム系金属ボンディング・パッド上に形成されており、各外側出力バンプ電極および各内側出力バンプ電極のそれぞれの面積は、前記対応するボンディング・パッドの面積よりも大きい。
【請求項４】
前記１項の表示装置を駆動するための半導体集積回路装置において、前記外側出力バンプ電極列に属する各外側出力バンプ電極および、前記内側出力バンプ電極列に属する各内側出力バンプ電極のそれぞれのピッチは、ほぼ同一、且つ、一定である。
【請求項５】
前記１項の表示装置を駆動するための半導体集積回路装置において、前記内側出力バンプ電極列に属する各内側出力バンプ電極のピッチ方向の中心位置は、表示装置側の対応する配線のピッチ方向の中心位置から実質的にシフトしている。
【請求項６】
前記１項の表示装置を駆動するための半導体集積回路装置は、更に以下を含む：
（ｄ）前記矩形半導体チップの前記デバイス面上の前記第２の長辺に近接して、且つ、それに沿って配置されたＩ／Ｏまたは電源端子用バンプ電極列、
ここで、前記Ｉ／Ｏまたは電源端子用バンプ電極列に属する各Ｉ／Ｏまたは電源端子用バンプ電極の面積は、前記内側出力バンプ電極列に属する各内側出力バンプ電極の面積よりも大きい。
【請求項７】
前記１項の表示装置を駆動するための半導体集積回路装置において、前記表示装置は、液晶表示装置である。
【請求項８】
表示装置を駆動するための半導体集積回路装置であって以下を含む半導体集積回路装置：
（ａ）第１および第２の短辺および、それよりも５倍以上長い第１および第２の長辺を有する矩形半導体チップ；
（ｂ）前記矩形半導体チップのデバイス面上の前記第１の長辺に近接して、且つ、それに沿って配置された表示装置駆動信号出力用の外側出力バンプ電極列；
（ｃ）前記矩形半導体チップの前記デバイス面上の前記表示装置駆動信号出力用の外側出力バンプ電極列に近接して、且つ、それに沿って、より内側に配置された表示装置駆動信号出力用の内側出力バンプ電極列、
ここで、
（１）前記外側出力バンプ電極列に属する各外側出力バンプ電極と、前記内側出力バンプ電極列に属する各内側出力バンプ電極とは、ほぼ同一の面積を有し、それらの主要部は金を主要な成分とする金系金属から構成されており、
（２）各外側出力バンプ電極の前記第１の長辺に沿った幅と比較して、各内側出力バンプ電極の前記第１の長辺に沿った幅は、広くされている。
【請求項９】
前記８項の表示装置を駆動するための半導体集積回路装置において、前記外側出力バンプ電極列に属する各外側出力バンプ電極と、前記内側出力バンプ電極列に属する各内側出力バンプ電極とは、それぞれの対応するアルミニウムを主要な成分とするアルミニウム系金属ボンディング・パッド上に形成されており、各外側出力バンプ電極および各内側出力バンプ電極のそれぞれの面積は、前記対応するボンディング・パッドの面積よりも大きい。
【請求項１０】
前記８項の表示装置を駆動するための半導体集積回路装置において、前記外側出力バンプ電極列に属する各外側出力バンプ電極および、前記内側出力バンプ電極列に属する各内側出力バンプ電極のそれぞれのピッチは、ほぼ同一、且つ、一定である。
【請求項１１】
前記８項の表示装置を駆動するための半導体集積回路装置において、前記内側出力バンプ電極列に属する各内側出力バンプ電極のピッチ方向の中心位置は、表示装置側の対応する配線のピッチ方向の中心位置から実質的にシフトしている。
【請求項１２】
前記８項の表示装置を駆動するための半導体集積回路装置は、更に以下を含む：
（ｄ）前記矩形半導体チップの前記デバイス面上の前記第２の長辺に近接して、且つ、それに沿って配置されたＩ／Ｏまたは電源端子用バンプ電極列、
ここで、前記Ｉ／Ｏまたは電源端子用バンプ電極列に属する各Ｉ／Ｏまたは電源端子用バンプ電極の面積は、前記内側出力バンプ電極列に属する各内側出力バンプ電極の面積よりも大きい。
【請求項１３】
前記８項の表示装置を駆動するための半導体集積回路装置において、前記表示装置は、液晶表示装置である。
【請求項１４】
表示装置を駆動するための半導体集積回路装置であって以下を含む半導体集積回路装置：
（ａ）第１および第２の短辺および、それよりも５倍以上長い第１および第２の長辺を有する矩形半導体チップ；
（ｂ）前記矩形半導体チップのデバイス面上の前記第１の長辺に近接して、且つ、それに沿って配置された表示装置駆動信号出力用の外側出力バンプ電極列；
（ｃ）前記矩形半導体チップの前記デバイス面上の前記表示装置駆動信号出力用の外側出力バンプ電極列に近接して、且つ、それに沿って、より内側に配置された表示装置駆動信号出力用の第1内側出力バンプ電極列；
（ｄ）前記矩形半導体チップの前記デバイス面上の前記表示装置駆動信号出力用の前記第1内側出力バンプ電極列に近接して、且つ、それに沿って、より内側に配置された表示装置駆動信号出力用の第２内側出力バンプ電極列、
ここで、
（１）前記外側出力バンプ電極列に属する各外側出力バンプ電極、前記第1内側出力バンプ電極列に属する各第1内側出力バンプ電極、および前記第２内側出力バンプ電極列に属する各第２内側出力バンプ電極は、ほぼ同一の面積を有し、それらの主要部は金を主要な成分とする金系金属から構成されており、
（２）各外側出力バンプ電極の前記第１の長辺に沿った幅と比較して、各第1内側出力バンプ電極および各第２内側出力バンプ電極の前記第１の長辺に沿った幅は、広くされている。
【請求項１５】
前記１４項の表示装置を駆動するための半導体集積回路装置において、前記外側出力バンプ電極列に属する各外側出力バンプ電極と、前記第1内側出力バンプ電極列に属する各第1内側出力バンプ電極とは、それぞれの対応するアルミニウムを主要な成分とするアルミニウム系金属ボンディング・パッド上に形成されており、各外側出力バンプ電極、各第1内側出力バンプ電極、および各第２内側出力バンプ電極のそれぞれの面積は、前記対応するボンディング・パッドの面積よりも大きい。
【請求項１６】
前記１４項の表示装置を駆動するための半導体集積回路装置において、前記外側出力バンプ電極列に属する各外側出力バンプ電極および、前記第1内側出力バンプ電極列に属する各第1内側出力バンプ電極および前記第２内側出力バンプ電極列に属する各第２内側出力バンプ電極のそれぞれのピッチは、ほぼ同一、且つ、一定である。
【請求項１７】
前記１４項の表示装置を駆動するための半導体集積回路装置において、前記第1内側出力バンプ電極列に属する各第1内側出力バンプ電極および前記第２内側出力バンプ電極列に属する各第２内側出力バンプ電極のピッチ方向の中心位置は、表示装置側の対応する配線のピッチ方向の中心位置から実質的にシフトしている。
【請求項１８】
前記１４項の表示装置を駆動するための半導体集積回路装置は、更に以下を含む：
（ｄ）前記矩形半導体チップの前記デバイス面上の前記第２の長辺に近接して、且つ、それに沿って配置されたＩ／Ｏまたは電源端子用バンプ電極列、
ここで、前記Ｉ／Ｏまたは電源端子用バンプ電極列に属する各Ｉ／Ｏまたは電源端子用バンプ電極の面積は、前記第1内側出力バンプ電極列に属する各第1内側出力バンプ電極および前記第２内側出力バンプ電極列に属する各第２内側出力バンプ電極の面積よりも大きい。
【請求項１９】
前記１４項の表示装置を駆動するための半導体集積回路装置において、前記表示装置は、液晶表示装置である。
【請求項２０】
表示装置を駆動するための半導体集積回路装置の製造方法であって、以下の工程を含む半導体集積回路装置の製造方法：
（ｘ）ウエハのデバイス面上に第１および第２の短辺および、それよりも５倍以上長い第１および第２の長辺を有する複数の矩形半導体チップ領域を形成する工程；
（ｙ）前記複数の矩形半導体チップ領域の内の少なくとも一つの矩形半導体チップ領域に対する電気的試験を実行する工程、
ここで、前記複数の矩形半導体チップ領域の各矩形半導体チップ領域は以下を含む：
（ａ）前記第１の長辺に近接して、且つ、それに沿って配置された表示装置駆動信号出力用の外側出力バンプ電極列；
（ｂ）前記表示装置駆動信号出力用の外側出力バンプ電極列に近接して、且つ、それに沿って、より内側に配置された表示装置駆動信号出力用の内側出力バンプ電極列、
ここで更に、
（１）前記外側出力バンプ電極列に属する各外側出力バンプ電極および、前記内側出力バンプ電極列に属する各内側出力バンプ電極のそれぞれの主要部は金を主要な成分とする金系金属から構成されており、
（２）各外側出力バンプ電極の前記第１の長辺に沿った幅と比較して、各内側出力バンプ電極の前記第１の長辺に沿った幅は、広くされており、
（３）前記工程（ｙ）の前記電気的試験は、各外側出力バンプ電極には、プローブ針を接触させることなく、前記外側出力バンプ電極列に属さない他のバンプ電極にプローブ針を接触させることにより電気的テストを実行する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置におけるボンディング・パッド郡の構造および半導体集積回路装置（または半導体装置）の製造方法におけるウエハ・テスト技術に適用して有効な技術に関する。
【背景技術】
【０００２】
日本特開２００２−１９６３５３号公報（特許文献１）または、その対応する米国特許第６６７８０２８号公報（特許文献２）には、ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）ドライバ用ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）デバイス・チップに関して、２列のボンディング・パッド群の内、チップのエッジに近い列に属するボンディング・パッド群を面積の小さい細長い形状とし、チップのエッジから遠い列に属するボンディング・パッド群を面積が大きく、比較的幅の広い形状とするレイアウト技術が開示されている。
【０００３】
日本特開２００６−１７９９３１号公報（特許文献３）または、その対応する米国特許公開２００６−０１３１７２６号公報（特許文献４）には、一般のＬＳＩデバイス・チップに関して、２列のボンディング・パッド群の内、チップのエッジに近い列に属するボンディング・パッド群を細長い形状とし、チップのエッジから遠い列に属するボンディング・パッド群をこれらと面積がほぼ等しく、その配向が異なるように配置するレイアウト技術が開示されている。
【０００４】
日本特開平７−２７３１１９号公報（特許文献５）には、ＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）実装用の一般のＬＳＩデバイス・チップに関して、２列のボンディング・パッド群の内、チップのエッジに近い列に属するボンディング・パッド群を面積の小さい形状とし、チップのエッジから遠い列に属するボンディング・パッド群を面積が大きい形状とするレイアウト技術が開示されている。
【０００５】
日本特開平７−２３５５６４号公報（特許文献６）または、その対応する米国特許第５５６９９６４号公報（特許文献７）にも同様に、ＴＣＰ実装用の一般のＬＳＩデバイス・チップに関して、２列のボンディング・パッド群の内、チップのエッジに近い列に属するボンディング・パッド群を面積の小さい形状とし、チップのエッジから遠い列に属するボンディング・パッド群を面積が大きい形状とするレイアウト技術が開示されている。
【０００６】
日本特開２００５−１８９８３４号公報（特許文献８）または、その対応する米国特許公開２００５−０１２２２９７号公報（特許文献９）には、ＬＣＤドライバ用ＬＳＩデバイス・チップに関して、１列のボンディング・パッド群を複数のボンディング・パッドからなるグループにグループ化して、グループ内のボンディング・パッドの一つに針当てすることで、グループ内のすべてのボンディング・パッドに針当てしたのと同様のテストを可能とするテスト技術が開示されている。
【０００７】
【特許文献１】特開２００２−１９６３５３号公報
【特許文献２】米国特許第６６７８０２８号公報
【特許文献３】特開２００６−１７９９３１号公報
【特許文献４】米国特許公開２００６−０１３１７２６号公報
【特許文献５】特開平７−２７３１１９号公報
【特許文献６】特開平７−２３５５６４号公報
【特許文献７】米国特許第５５６９９６４号公報
【特許文献８】特開２００５−１８９８３４号公報
【特許文献９】米国特許公開２００５−０１２２２９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）すなわち、液晶表示装置等の表示装置を駆動するためのドライバを有する半導体集積回路装置（たとえばＬＣＤドライバＩＣ）においては、チップの実装がＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）構造で行われる。このため、比較的小面積のアルミニウム系ボンディング・パッド上に、たとえば幅１０マイクロ・メートル程度、長さ１５０マイクロ・メートル程度、厚さ１５マイクロ・メートル程度の長細く、比較的厚い金バンプ電極が形成されている。この金バンプ電極の形成後に行われるウエハ・プローブ・テストでは、一般に金を主要な成分とし、先端がほぼ垂直となるように曲げられたカンチ・レバー（Ｃａｎｔｉｌｅｖｅｒ）型のプローブ針が使用される。このプローブ針の先端付近の径は１５マイクロ・メートル程度が一般的であり、金バンプ電極の更なる狭ピッチ化を考慮すると、今後、ウエハ・プローブ・テストの実行がますます困難となる。
【０００９】
本願発明は、これらの課題を解決するためになされたものである。
【００１０】
本発明の一つの目的は、表示装置を駆動するための半導体集積回路装置に適合したバンプ電極のレイアウト技術を提供することにある。
【００１１】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１２】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１３】
すなわち、本願発明はバンプ電極群の内の一部の電極にプローブ針を当てて、ウエハ・プローブ・テストを実行する表示装置を駆動するための半導体集積回路装置（半導体チップ）において、表示装置駆動信号出力用のバンプ電極列を複数列構成とし、外側のバンプ電極の幅よりも内側のバンプ電極の幅を広くしたものである。
【発明の効果】
【００１４】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１５】
すなわち、本願発明においては、バンプ電極群の内の一部の電極にプローブ針を当てて、ウエハ・プローブ・テストを実行する表示装置を駆動するための半導体集積回路装置（半導体チップ）において、表示装置駆動信号出力用のバンプ電極列を複数列構成とし、外側のバンプ電極の幅よりも内側のバンプ電極の幅を広くしたので、狭い外側のバンプ電極にはプローブ針を当てず、広い内側のバンプ電極の全部又は一部にプローブ針を当てて、ウエハ・プローブ・テストを実行することができる。
【発明を実施するための最良の形態】
【００１６】
〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
【００１７】
１．表示装置を駆動するための半導体集積回路装置であって以下を含む半導体集積回路装置：
（ａ）第１および第２の短辺および、それよりも５倍以上長い第１および第２の長辺を有する矩形半導体チップ；
（ｂ）前記矩形半導体チップのデバイス面上の前記第１の長辺に近接して、且つ、それに沿って配置された表示装置駆動信号出力用の外側出力バンプ電極列；
（ｃ）前記矩形半導体チップの前記デバイス面上の前記表示装置駆動信号出力用の外側出力バンプ電極列に近接して、且つ、それに沿って、より内側に配置された表示装置駆動信号出力用の内側出力バンプ電極列、
ここで、
（１）前記外側出力バンプ電極列に属する各外側出力バンプ電極および、前記内側出力バンプ電極列に属する各内側出力バンプ電極のそれぞれの主要部は金を主要な成分とする金系金属から構成されており、
（２）各外側出力バンプ電極の前記第１の長辺に沿った幅と比較して、各内側出力バンプ電極の前記第１の長辺に沿った幅は、広くされており、
（３）前記矩形半導体チップの前記デバイス面上には、各外側出力バンプ電極には、プローブ針を接触させることなく、前記外側出力バンプ電極列に属さない他のバンプ電極にプローブ針を接触させることにより電気的テストを可能とするテスト回路が設けられている。
【００１８】
２．前記１項の表示装置を駆動するための半導体集積回路装置において、前記外側出力バンプ電極列に属する各外側出力バンプ電極と、前記内側出力バンプ電極列に属する各内側出力バンプ電極とは、ほぼ同一の面積を有する。
【００１９】
３．前記１または２項の表示装置を駆動するための半導体集積回路装置において、前記外側出力バンプ電極列に属する各外側出力バンプ電極と、前記内側出力バンプ電極列に属する各内側出力バンプ電極とは、それぞれの対応するアルミニウムを主要な成分とするアルミニウム系金属ボンディング・パッド上に形成されており、各外側出力バンプ電極および各内側出力バンプ電極のそれぞれの面積は、前記対応するボンディング・パッドの面積よりも大きい。
【００２０】
４．前記１から３項のいずれか一つの、表示装置を駆動するための半導体集積回路装置において、前記外側出力バンプ電極列に属する各外側出力バンプ電極および、前記内側出力バンプ電極列に属する各内側出力バンプ電極のそれぞれのピッチは、ほぼ同一、且つ、一定である。
【００２１】
５．前記１から４項のいずれか一つの、表示装置を駆動するための半導体集積回路装置において、前記内側出力バンプ電極列に属する各内側出力バンプ電極のピッチ方向の中心位置は、表示装置側の対応する配線のピッチ方向の中心位置から実質的にシフトしている。
【００２２】
６．前記１から５項のいずれか一つの、表示装置を駆動するための半導体集積回路装置は、更に以下を含む：
（ｄ）前記矩形半導体チップの前記デバイス面上の前記第２の長辺に近接して、且つ、それに沿って配置されたＩ／Ｏまたは電源端子用バンプ電極列、
ここで、前記Ｉ／Ｏまたは電源端子用バンプ電極列に属する各Ｉ／Ｏまたは電源端子用バンプ電極の面積は、前記内側出力バンプ電極列に属する各内側出力バンプ電極の面積よりも大きい。
【００２３】
７．前記１から６項のいずれか一つの、表示装置を駆動するための半導体集積回路装置において、前記表示装置は、液晶表示装置である。
【００２４】
８．表示装置を駆動するための半導体集積回路装置であって以下を含む半導体集積回路装置：
（ａ）第１および第２の短辺および、それよりも５倍以上長い第１および第２の長辺を有する矩形半導体チップ；
（ｂ）前記矩形半導体チップのデバイス面上の前記第１の長辺に近接して、且つ、それに沿って配置された表示装置駆動信号出力用の外側出力バンプ電極列；
（ｃ）前記矩形半導体チップの前記デバイス面上の前記表示装置駆動信号出力用の外側出力バンプ電極列に近接して、且つ、それに沿って、より内側に配置された表示装置駆動信号出力用の内側出力バンプ電極列、
ここで、
（１）前記外側出力バンプ電極列に属する各外側出力バンプ電極と、前記内側出力バンプ電極列に属する各内側出力バンプ電極とは、ほぼ同一の面積を有し、それらの主要部は金を主要な成分とする金系金属から構成されており、
（２）各外側出力バンプ電極の前記第１の長辺に沿った幅と比較して、各内側出力バンプ電極の前記第１の長辺に沿った幅は、広くされている。
【００２５】
９．前記８項の表示装置を駆動するための半導体集積回路装置において、前記外側出力バンプ電極列に属する各外側出力バンプ電極と、前記内側出力バンプ電極列に属する各内側出力バンプ電極とは、それぞれの対応するアルミニウムを主要な成分とするアルミニウム系金属ボンディング・パッド上に形成されており、各外側出力バンプ電極および各内側出力バンプ電極のそれぞれの面積は、前記対応するボンディング・パッドの面積よりも大きい。
【００２６】
１０．前記８または９項の表示装置を駆動するための半導体集積回路装置において、前記外側出力バンプ電極列に属する各外側出力バンプ電極および、前記内側出力バンプ電極列に属する各内側出力バンプ電極のそれぞれのピッチは、ほぼ同一、且つ、一定である。
【００２７】
１１．前記８から１０項のいずれか一つの、表示装置を駆動するための半導体集積回路装置において、前記内側出力バンプ電極列に属する各内側出力バンプ電極のピッチ方向の中心位置は、表示装置側の対応する配線のピッチ方向の中心位置から実質的にシフトしている。
【００２８】
１２．前記８から１１項のいずれか一つの、表示装置を駆動するための半導体集積回路装置は、更に以下を含む：
（ｄ）前記矩形半導体チップの前記デバイス面上の前記第２の長辺に近接して、且つ、それに沿って配置されたＩ／Ｏまたは電源端子用バンプ電極列、
ここで、前記Ｉ／Ｏまたは電源端子用バンプ電極列に属する各Ｉ／Ｏまたは電源端子用バンプ電極の面積は、前記内側出力バンプ電極列に属する各内側出力バンプ電極の面積よりも大きい。
【００２９】
１３．前記８から１２項のいずれか一つの、表示装置を駆動するための半導体集積回路装置において、前記表示装置は、液晶表示装置である。
【００３０】
１４．表示装置を駆動するための半導体集積回路装置であって以下を含む半導体集積回路装置：
（ａ）第１および第２の短辺および、それよりも５倍以上長い第１および第２の長辺を有する矩形半導体チップ；
（ｂ）前記矩形半導体チップのデバイス面上の前記第１の長辺に近接して、且つ、それに沿って配置された表示装置駆動信号出力用の外側出力バンプ電極列；
（ｃ）前記矩形半導体チップの前記デバイス面上の前記表示装置駆動信号出力用の外側出力バンプ電極列に近接して、且つ、それに沿って、より内側に配置された表示装置駆動信号出力用の第1内側出力バンプ電極列；
（ｄ）前記矩形半導体チップの前記デバイス面上の前記表示装置駆動信号出力用の前記第1内側出力バンプ電極列に近接して、且つ、それに沿って、より内側に配置された表示装置駆動信号出力用の第２内側出力バンプ電極列、
ここで、
（１）前記外側出力バンプ電極列に属する各外側出力バンプ電極、前記第1内側出力バンプ電極列に属する各第1内側出力バンプ電極、および前記第２内側出力バンプ電極列に属する各第２内側出力バンプ電極は、ほぼ同一の面積を有し、それらの主要部は金を主要な成分とする金系金属から構成されており、
（２）各外側出力バンプ電極の前記第１の長辺に沿った幅と比較して、各第1内側出力バンプ電極および各第２内側出力バンプ電極の前記第１の長辺に沿った幅は、広くされている。
【００３１】
１５．前記１４項の表示装置を駆動するための半導体集積回路装置において、前記外側出力バンプ電極列に属する各外側出力バンプ電極と、前記第1内側出力バンプ電極列に属する各第1内側出力バンプ電極とは、それぞれの対応するアルミニウムを主要な成分とするアルミニウム系金属ボンディング・パッド上に形成されており、各外側出力バンプ電極、各第1内側出力バンプ電極、および各第２内側出力バンプ電極のそれぞれの面積は、前記対応するボンディング・パッドの面積よりも大きい。
【００３２】
１６．前記１４または１５項の表示装置を駆動するための半導体集積回路装置において、前記外側出力バンプ電極列に属する各外側出力バンプ電極および、前記第1内側出力バンプ電極列に属する各第1内側出力バンプ電極および前記第２内側出力バンプ電極列に属する各第２内側出力バンプ電極のそれぞれのピッチは、ほぼ同一、且つ、一定である。
【００３３】
１７．前記１４から１６項のいずれか一つの、表示装置を駆動するための半導体集積回路装置において、前記第1内側出力バンプ電極列に属する各第1内側出力バンプ電極および前記第２内側出力バンプ電極列に属する各第２内側出力バンプ電極のピッチ方向の中心位置は、表示装置側の対応する配線のピッチ方向の中心位置から実質的にシフトしている。
【００３４】
１８．前記１４から１７項のいずれか一つの、表示装置を駆動するための半導体集積回路装置は、更に以下を含む：
（ｄ）前記矩形半導体チップの前記デバイス面上の前記第２の長辺に近接して、且つ、それに沿って配置されたＩ／Ｏまたは電源端子用バンプ電極列、
ここで、前記Ｉ／Ｏまたは電源端子用バンプ電極列に属する各Ｉ／Ｏまたは電源端子用バンプ電極の面積は、前記第1内側出力バンプ電極列に属する各第1内側出力バンプ電極および前記第２内側出力バンプ電極列に属する各第２内側出力バンプ電極の面積よりも大きい。
【００３５】
１９．前記１４から１８項のいずれか一つの、表示装置を駆動するための半導体集積回路装置において、前記表示装置は、液晶表示装置である。
【００３６】
２０．表示装置を駆動するための半導体集積回路装置の製造方法であって、以下の工程を含む半導体集積回路装置の製造方法：
（ｘ）ウエハのデバイス面上に第１および第２の短辺および、それよりも５倍以上長い第１および第２の長辺を有する複数の矩形半導体チップ領域を形成する工程；
（ｙ）前記複数の矩形半導体チップ領域の内の少なくとも一つの矩形半導体チップ領域に対する電気的試験を実行する工程、
ここで、前記複数の矩形半導体チップ領域の各矩形半導体チップ領域は以下を含む：
（ａ）前記第１の長辺に近接して、且つ、それに沿って配置された表示装置駆動信号出力用の外側出力バンプ電極列；
（ｂ）前記表示装置駆動信号出力用の外側出力バンプ電極列に近接して、且つ、それに沿って、より内側に配置された表示装置駆動信号出力用の内側出力バンプ電極列、
ここで更に、
（１）前記外側出力バンプ電極列に属する各外側出力バンプ電極および、前記内側出力バンプ電極列に属する各内側出力バンプ電極のそれぞれの主要部は金を主要な成分とする金系金属から構成されており、
（２）各外側出力バンプ電極の前記第１の長辺に沿った幅と比較して、各内側出力バンプ電極の前記第１の長辺に沿った幅は、広くされており、
（３）前記工程（ｙ）の前記電気的試験は、各外側出力バンプ電極には、プローブ針を接触させることなく、前記外側出力バンプ電極列に属さない他のバンプ電極にプローブ針を接触させることにより電気的テストを実行する。
【００３７】
２１．前記２０項の表示装置を駆動するための半導体集積回路装置の製造方法において、前記外側出力バンプ電極列に属する各外側出力バンプ電極と、前記内側出力バンプ電極列に属する各内側出力バンプ電極とは、ほぼ同一の面積を有する。
【００３８】
２２．前記２０または２１項の表示装置を駆動するための半導体集積回路装置の製造方法において、前記外側出力バンプ電極列に属する各外側出力バンプ電極と、前記内側出力バンプ電極列に属する各内側出力バンプ電極とは、それぞれの対応するアルミニウムを主要な成分とするアルミニウム系金属ボンディング・パッド上に形成されており、各外側出力バンプ電極および各内側出力バンプ電極のそれぞれの面積は、前記対応するボンディング・パッドの面積よりも大きい。
【００３９】
２３．前記２０から２２項のいずれか一つの、表示装置を駆動するための半導体集積回路装置の製造方法において、前記外側出力バンプ電極列に属する各外側出力バンプ電極および、前記内側出力バンプ電極列に属する各内側出力バンプ電極のそれぞれのピッチは、ほぼ同一、且つ、一定である。
【００４０】
２４．前記２０から２３項のいずれか一つの、表示装置を駆動するための半導体集積回路装置の製造方法において、前記内側出力バンプ電極列に属する各内側出力バンプ電極のピッチ方向の中心位置は、表示装置側の対応する配線のピッチ方向の中心位置から実質的にシフトしている。
【００４１】
２５．前記２０から２４項のいずれか一つの、表示装置を駆動するための半導体集積回路装置の製造方法は、更に以下を含む：
（ｃ）前記第２の長辺に近接して、且つ、それに沿って配置されたＩ／Ｏまたは電源端子用バンプ電極列、
ここで、前記Ｉ／Ｏまたは電源端子用バンプ電極列に属する各Ｉ／Ｏまたは電源端子用バンプ電極の面積は、前記内側出力バンプ電極列に属する各内側出力バンプ電極の面積よりも大きい。
【００４２】
２６．前記２０から２５項のいずれか一つの、表示装置を駆動するための半導体集積回路装置の製造方法において、前記表示装置は、液晶表示装置である。
【００４３】
２７．前記２０から２６項のいずれか一つの、表示装置を駆動するための半導体集積回路装置の製造方法において、前記プローブ針は、金を主要な成分とする金系金属プローブ針である。
【００４４】
〔本願における記載形式・基本的用語・用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
【００４５】
２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。
【００４６】
同様に、「アルミニウム配線」、「アルミニウム・パッド」、「金バンプ」等といっても、純粋なものばかりでなく、アルミニウム又は金を主要な成分とするものを指すものとする。また、これらの表現は、当該部分の主要部がそれらの材料からできていることを指すのであって、必ずしも当該部分の全体が、それらの材料からできていることを指すものではないことは言うまでもない。
【００４７】
３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。
【００４８】
４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
【００４９】
５．「ウエハ」というときは、通常は半導体集積回路装置（半導体装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、ＳＯＩ基板、ＬＣＤガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。
【００５０】
６．「ボンディング・パッド」は、本願においては、主にその上に、バンプ構造を形成するアルミニウム系パッド等を指す。ボンディング・パッドは、アルミニウム系に限らず、銅系でもよい。
【００５１】
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
【００５２】
セクション１から３は、主に第1の駆動出力用バンプ電極レイアウト（バンプ電極の幅が、外側駆動出力バンプ電極＜第1内側駆動出力バンプ電極＜第２内側駆動出力バンプ電極の関係にあるもの）に関するものである。また、セクション４は、主に第２の駆動出力用バンプ電極レイアウト（バンプ電極の幅が、外側駆動出力バンプ電極＜第1内側駆動出力バンプ電極＝第２内側駆動出力バンプ電極の関係にあるもの）に関するものである。しかし、セクション１および２の全体、並びにセクション３の具体的なバンプ電極レイアウト以外は、セクション４の例に対しても共通の説明となっている。すなわち、これらの先行するセクションのバンプ電極レイアウトをセクション4の具体的なバンプ電極レイアウトに置き換えれば、そのまま、セクション4に対する説明となるので、それらの部分については、先行するセクションの記載を原則として繰り返さない。
【００５３】
１．本願の一実施の形態（第1の駆動出力用バンプ電極レイアウト）の半導体集積回路装置の製造方法におけるウエハ・プロセス等の説明（主に図１から図７）
次に、図１から図７に基づいて、本願発明の一実施の形態の半導体集積回路装置の製造方法におけるバンプ形成プロセスを説明する。この断面は、基本的に（バンプの繰り返し数は、ここでは２個である）図２５のＸ２−Ｘ１断面に対応する。図１に示すように多数のデバイスや配線（酸化シリコン膜や種々のメタル層で形成されている）が形成されたウエハ１の主面上にたとえばシリコン・ナイトライド等（無機系のみでなく有機系の膜でもよい）のファイナル・パッシベーション膜６１が形成されており、そのアルミニウム・パッド６２に対応する部分には、パッド開口６３が設けられている。次に図２に示すようにスパッタリングによりUBM(Under Bump Metal)膜すなわちアンダー・バンプ・メタル膜６７、たとえば厚さ１７５マイクロ・メータ程度のチタン膜６４（下層）、たとえば厚さ１７５マイクロ・メータ程度のパラジウム膜６５（上層）が順次形成される（これらのUBM材料はあくまでも例示であって、他の同様の材料を排除するものではない。たとえば、パラジウム膜は金膜でもよいが、パラジウム膜を用いると、より信頼度が高くなる。また、金より、材料価格が若干安いメリットがある。）。図３に示すように、その上に、塗布システムを用いて、たとえば１９から２５マイクロ・メートル程度（たとえば２０マイクロ・メートル）の厚さのポジ型レジスト膜１２が形成される。ここで用いるレジスト液は、たとえば東京応化工業株式会社(Tokyo Ohka Kogyo Co., LTD.)製のジアゾ・ナフトキノン・ノボラック系厚膜用ポジ型レジスト、製品名称「PMER P-LA900PM」等がある。塗布系レジストの変わりにフィルムレジストを用いてもよい。図４に示すように、レジストを露光、現像することで開口６６を形成する。図５に示すように、開口６６に電気メッキでたとえば１５マイクロ・メータ程度の厚さのバンプ電極１５となる金層を埋め込む。次に図６に示すように、レジスト膜１２を除去する。最後に図７に示すように、金バンプ１５をマスクにしてウエットエッチングで不要なUBM膜を選択除去する。これでバンプ電極が一応完成したことになる。金バンプ１５は、通常、比較的純粋な金材料から構成されている（通常、ビッカース強度３０から１１０程度である）。しかし、基本的には、金を主要な成分とする金系合金で構成することができる。
【００５４】
２．本願の一実施の形態の半導体集積回路装置のデバイス・回路構成等の説明（主に図８から図１１および図２０）
図２０は本願発明の一実施の形態の半導体集積回路装置の半導体チップ上面全体レイアウト図である。これに基づいて、本願の各実施の形態の半導体集積回路装置のデバイス・回路構成等を説明する。なお、本実施の形態では、ＬＣＤ用ＩＣとして、液晶表示装置を駆動する液晶表示駆動用の半導体集積回路装置（ＬＣＤドライバ）を例示する。
【００５５】
図２０に示すように、代表的なＬＣＤ用ＩＣのチップ２上の回路レイアウトである。この例では、一つのチップ内電源回路部４３、コントローラ部４６、不揮発性冗長ヒューズ回路部４７、一対のメモリ回路部４４、ソース・ドライバ回路部、ゲート・ドライバ回路部等のドライバ回路部４２等の回路ブロックから構成されている。この内、特に高耐圧が要求されるのは、たとえばゲート・ドライバ回路部４２およびチップ内電源回路部４３等である。なお、ＬＣＤ用ＩＣのチップ２は、一般に細長い矩形形状をしており、長辺４（第１の長辺４ａ、第２の長辺４ｂ）は短辺５（第1の短辺５ａ、第２の短辺５ｂ）と比較して、５倍以上長い。この例では、短辺０．７ミリ・メートル、長辺１１ミリ・メートルであり、長辺４は短辺５と比較して、１５倍以上長い（この寸法は、図２１の例でもほぼ同じである）。この倍率は、通常、８倍から２０倍程度である。
【００５６】
次に、図８に基づいて、本願発明の一実施の形態の半導体集積回路装置（液晶ドライバ）と液晶パネル（液晶表示装置）の接続関係を示す回路図を説明する。図８に示すように、液晶パネル５００と、この液晶パネルを駆動するのに必要なＬＣＤドライバとが接続されている。液晶パネル５００の各画素５１０には、トランジスタ５１１とコンデンサ５１２が図示するような形で配置されており、図示する垂直方向の各トランジスタのソース端子は共通化されている。同じく、図示する水平方向の各トランジスタのゲート端子も共通化されている。
【００５７】
一般に、液晶パネル５００を駆動するには、ソース共通端子に接続し、色表示情報となる階調電圧を印加する機能を有するソース・ドライバ５０１と、ゲート共通端子に接続し、図示する水平方向の画素の表示制御を行う機能を有するゲート・ドライバ５０２を動作させるのに必要な電圧を生成する機能を有数する電源回路５０３とが必要となる。これらは一般にＬＣＤドライバとよばれ、ソース・ドライバ５０１、ゲート・ドライバ５０２、電源回路５０３は各々が個別に集積化する場合と、幾つかの機能を集約して単一のチップ２（図２０）上に集積化する場合とがある。
【００５８】
次に、具体的な液晶パネル５００と液晶ドライバ用半導体チップ２の接続部分のレイアウトを図９に基づいて説明する。図９、図１０（圧着前の図９のＸ３−Ｘ４断面）、および図１１（圧着状態の図９のＸ３−Ｘ４断面）に示すように、液晶パネル５００は、ガラス基板上に駆動出力用ＩＴＯリード１０２ｄおよび非駆動出力用ＩＴＯリード１０２ｐ等のＩＴＯリード１０２を形成し、その上にＡＣＦ、すなわち異方性導電フィルム１０１を介して、液晶ドライバ用半導体チップ２のデバイス面２ａ上の駆動出力用バンプ電極１５ｄおよび非駆動出力用バンプ電極（Ｉ／Ｏおよび電源用バンプ電極）１５ｐ等のバンプ電極１５を対向させて、圧着している。なお、一般に、非駆動出力用バンプ電極１５ｐ（Ｉ／Ｏおよび電源用バンプ電極）の幅（たとえば５０マイクロ・メートル程度）は、駆動出力用バンプ電極１５ｄの幅（たとえば１０から２５マイクロ・メートル程度）よりもずっと広い。
【００５９】
３．本願発明の一実施の形態の半導体集積回路装置（液晶ドライバ）の製造方法におけるウエハ・プローブ検査工程等の説明（主に図１２から図１９）
これまでの説明に基づき、本願発明の一実施の形態の半導体集積回路装置（液晶ドライバ）の製造方法におけるウエハ・プローブ検査工程等を説明する。
【００６０】
先ず、図１２に基づいて、半導体チップ２上の駆動出力バンプ電極列３ｄおよび、それを構成する駆動出力用バンプ電極１５ｄのレイアウト、並びに、それらと液晶パネル５００のガラス基板上の駆動出力用ＩＴＯリード１０２ｄとの関係を説明する。この例では、図１２に示されているように、外側出力バンプ電極列３ｄｐに属する外側駆動出力バンプ電極１５ｄｐは、通常の金バンプ電極と同様な細長い矩形形状を呈している（外側出力バンプ電極列３ｄｐの延在方向の幅が狭い）。内側出力バンプ電極列３ｄｉに属する内側駆動出力バンプ電極１５ｄｉは、外側駆動出力バンプ電極１５ｄｐよりも幅の広い矩形形状を呈している（各内側出力バンプ電極列３ｄｉの延在方向の幅が狭い）。なお、内側出力バンプ電極列３ｄｉは、1列構成でもよいが、ここでは、出力端子を増やすために、第1内側出力バンプ電極列３ｄｉａおよび第2内側出力バンプ電極列ｄｉｂから構成される２列構成としている（一般に２列から３列等の複数列構成が可能である）。第1内側出力バンプ電極列３ｄｉａに属する第1内側駆動出力バンプ電極１５ｄｉａと、第2内側出力バンプ電極列ｄｉｂに属する第２内側駆動出力バンプ電極１５ｄｉｂの幅を比較すると、第２内側駆動出力バンプ電極１５ｄｉｂの方がより広くなっている。ただし、原則として、駆動出力バンプ電極列３ｄに属する各駆動出力用バンプ電極１５ｄの面積は相互にほぼ同一である（異なる面積としてもよいが、通常は、規格として、ほぼ同一面積になるように定められている）。
【００６１】
次に、これらの駆動出力用バンプ電極１５ｄのレイアウトを有するチップ領域２ａ（ウエハ１）に対するウエハ・プローブ検査に関して説明する。図１４にウエハ・プローブ検査時のウエハ・プローバ７０の模式的断面図である。図１４に示すように、ウエハ・ステージ７３上にウエハ１がデバイス面１ａを上にして置かれている。ウエハ１の上方には、テスタ７５との間で、テスト信号等のやり取りをするテスト・ヘッド７４があり、テスト・ヘッド７４の下方には、プローブ・カード７２（たとえばカンチ・レバー型プローブ・カード）がセットされている。プローブ・カード７２からウエハ１のデバイス面１ａに向けて、多数のプローブ針７１が突出している。
【００６２】
次にウエハ・プローブ検査時のプローブ針７１のコンタクト位置について説明する。図１３に示すように、ウエハ・プローブ検査は、プローブ針７１が、たとえば、各第２内側駆動出力バンプ電極１５ｄｉｂのみにコンタクトされた状態で実行される。これは、図１７から図１９に示すように、バッファ７８ａ，７８ｂ，７８ｃ、トランスファ・ゲートＭＩＳＦＥＴスイッチ７９ａ，７９ｂ，７９ｃ，７９ｄ，７９ｅ等からなるテスト回路８０によって、時間的に切り替えることによって、一番内側の幅の広い駆動出力用バンプ電極１５ｄｉｂにプローブ針７１をコンタクトさせるだけで、その他の中間列の駆動出力用バンプ電極１５ｄｉａおよび外側の駆動出力用バンプ電極１５ｄｐからの信号を含む出力信号Ａ，Ｂ，Ｃのテストを可能にしている。すなわち、図１７は、駆動出力用バンプ電極１５ｄｉｂに本来出力されるべき出力信号Ｃを計測しているときである。図１８は、駆動出力用バンプ電極１５ｄｉａに本来出力されるべき出力信号Ａを計測しているときである。図１９は、駆動出力用バンプ電極１５ｄｐに本来出力されるべき出力信号Ｂを計測しているときである。
【００６３】
このプローブ針７１の先端付近の構造を図１５（図１３のＹ２−Ｙ３断面）により説明する。図１５に示すように、プローブ針根元側７７は、若干太めにされているが、プローブ針先端部７６（ほぼ垂直な部分）の径ｄ（直径）は、たとえば、１５マイクロ・メータ程度である。プローブ針の材料は、たとえば、金を主要な成分とする合金であり、成分の一例を示すとすれば、たとえば、金７０重量％、銅および銀合わせて３０重量％である。これらの針のビッカース硬度は３６０程度である。コンタクト時の針圧は、通常、単位針あたり０．１から０．２グラム程度である。
【００６４】
更に、図１６（図１３のＸ５−Ｘ６断面の一部）に示すように、プローブ針７１の先端部の径よりも、ウエハ１（チップ領域２）のデバイス面１ａ（２ａ）上の第２内側駆動出力バンプ電極１５ｄｉｂの径の方が広い（たとえば、幅２０から２５マイクロ・メータ程度）ので、プローブ針７７ａ，７７ｂのように正確に位置合わせされている場合はもちろん、プローブ針７７ｃ，７７ｄのように、若干、バンプ電極の中心からずれている場合でも、プローブ針７７の先端部がバンプ電極外にはみ出すことがない。
【００６５】
これに対して、図１３の外側駆動出力バンプ電極１５ｄｐのように細いバンプ電極にプローブ針７１をコンタクトするプロセスを繰り返していると、バンプ電極に接触する部分のプローブ針先端部７６のみが磨耗する結果、はみ出している部分が突出する形状となり、コンタクト特性の不安定なプローブ針となる。
【００６６】
４．本願発明の他の実施の形態（第２の駆動出力用バンプ電極レイアウト）の半導体集積回路装置（液晶ドライバ）の具体的チップ内バンプ電極レイアウト等の説明（図２０、および図２１から図２７）
以下では、セクション２の図２０において、説明した回路レイアウトと同様な回路レイアウトを有するが、駆動出力用バンプ電極のレイアウトは若干異なる液晶ドライバチップ２について説明する。
【００６７】
図２１にチップ全体におけるバンプ電極のレイアウトを示す。このようにチップ全体図では、バンプ電極のレイアウトを説明することが困難であるので、チップ端部拡大部Eの部分で、詳細を説明する。
【００６８】
図２２（図示の都合上、駆動出力バンプ電極列３ｄと非駆動出力バンプ電極列３ｐの間を狭く表示しているが、現実には３００マイクロ・メートル程度の間隔がある）は、図２１のチップ端部拡大部Eにおけるバンプ電極のレイアウトの拡大平面図である。図２２に示すように、この例では、先の例と同様に、内側出力バンプ電極列３ｄｉが２列構成（出力信号数が少ない場合には、単列構成でもよい）になっている（先の例と同様に多数列構成でもよい）。相違点は、第1内側出力バンプ電極列３ｄｉａに属する第1内側駆動出力バンプ電極１５ｄｉａと、第2内側出力バンプ電極列３ｄｉｂに属する第２内側駆動出力バンプ電極１５ｄｉｂの幅が相互にほぼ同一であることである。なお、非駆動出力バンプ電極列３ｐに属する非駆動出力用バンプ電極１５ｐ（Ｉ／Ｏおよび電源用バンプ電極）の幅は、先の例と同一で、バンプ電極列３に属するバンプ電極１５（たとえば図７、図１０、または図１１）の中でもっとも幅が広い。また、先の例と同様に、外側出力バンプ電極列３ｄｐに属する外側駆動出力バンプ電極１５ｄｐの幅は、内側出力バンプ電極列３ｄｉおよび非駆動出力用バンプ電極１５ｐと比較して、もっと狭い。また、各種の駆動出力用バンプ電極１５ｄの面積は、相互にほぼ等しい。
【００６９】
図２３は、図２２の駆動出力用バンプ電極１５ｄのレイアウトを、より実際に近い形で図示した平面レイアウト図である。図２３に示すように、外側駆動出力バンプ電極１５ｄｐの幅W１は、たとえば、１０マイクロ・メートル程度であり、その長さL１は、たとえば、１５０マイクロ・メートル程度であり、そのピッチP１は、たとえば、３０マイクロ・メートル程度である。同様に、第1内側駆動出力バンプ電極１５ｄｉａおよび第２内側駆動出力バンプ電極１５ｄｉｂの幅W２は、たとえば、２０マイクロ・メートル程度であり、その長さL２は、たとえば、７５マイクロ・メートル程度であり、そのピッチP１は、たとえば、３０マイクロ・メートル程度（外側駆動出力バンプ電極１５ｄｐのピッチと同じ）である。また、各種の駆動出力バンプ電極列３ｄ間のギャップGは、２０マイクロ・メートル程度である。更に、各種の駆動出力バンプ電極列３ｄのピッチ方向における相互配置は、駆動出力用ＩＴＯリード１０２ｄとの位置関係で決定されている。すなわち、外側駆動出力バンプ電極１５ｄｐは、その中心線１８が、それと接続されるべき駆動出力用ＩＴＯリード１０２ｄと、ほぼ一致するように配置されている。第1内側駆動出力バンプ電極１５ｄｉａは、その中心線１６が、それと接続されるべき駆動出力用ＩＴＯリード１０２ｄと、実質的にずれるように配置されている。第２内側駆動出力バンプ電極１５ｄｉｂは、その中心線１７が、それと接続されるべき駆動出力用ＩＴＯリード１０２ｄと、第1内側駆動出力バンプ電極１５ｄｉａの場合と逆方向に実質的にずれるように配置されている。
【００７０】
図２４は、図２２の非駆動出力バンプ電極列３ｐに属する非駆動出力用バンプ電極１５ｐのレイアウトを、より実際に近い形で図示した平面レイアウト図である。図２４に示すように、非駆動出力用バンプ電極１５ｐの幅W３は、たとえば、５０マイクロ・メートル程度であり、その長さL３は、たとえば、８０マイクロ・メートル程度であり、そのピッチP２は、たとえば、７０マイクロ・メートル程度である。
【００７１】
図２５は、図２３の駆動出力用バンプ電極１５ｄ、下層のアルミニウム系上層配線６８（同層のアルミニウム系ボンディング・パッド６２）、アルミニウム系ボンディング・パッド開口６３等との関係がわかるように、周辺のファイナル・パッシベーション膜６１およびアルミニウム系上層配線６８を段階的に剥ぎ取って示したものである。ファイナル・パッシベーション膜６１下のアルミニウム系上層配線６８は、実配線またはダミー配線である。これらの配線の存在は、外側駆動出力バンプ電極１５ｄｐ、第1内側駆動出力バンプ電極１５ｄｉａ、第２内側駆動出力バンプ電極１５ｄｉｂ等の駆動出力用バンプ電極１５ｄの平坦化に寄与している。
【００７２】
次に図２５のＸ２−Ｙ１断面を図２７に、Ｘ２−Ｘ１断面を図２６に示す。ここでは、同様な図面の繰り返しを避けるために、外側駆動出力バンプ電極１５ｄｐを例にとり説明するが、その他の駆動出力用バンプ電極１５ｄについても、下層のアルミニウム系配線６８の数が異なるが、概略構造はほぼ同一である。
【００７３】
図２６（図1から図７にほぼ対応）および図２７に示すように、（一部配線層等を含む）半導体チップ（チップ領域）２またはウエハ（一部配線層等を含む半導体基板）１上に、最上層アルミニウム系配線６８が形成されている。最上層アルミニウム系配線６８と同層の配線層でボンディング・パッド６２が形成されている。これらの上に、ファイナル・パッシベーション膜６１が形成されており、そこにボンディング・パッド開口６３があけられている。ボンディング・パッド６２上には、周辺のファイナル・パッシベーション膜６１上に渡って、アンダー・バンプ・メタル膜６７がパターニングされており、その上に電界メッキ等による金バンプ電極１５（外側駆動出力バンプ電極１５ｄ）が形成されている。
【００７４】
５．第1の駆動出力用バンプ電極レイアウトおよび第２の駆動出力用バンプ電極レイアウトとウエハ・プローブ検査またはその他のウエハ・プロセスとの関係の説明（主に図１２、１３、２１，２２，２５および２７）
図２０に示すように、一般に駆動出力バンプ電極列３ｄの占める領域は、レイアウト制限やアルミニウム・エッチング・プロセスの関係で、ウエハの残余領域全体に拡大することは困難である。すなわち、図２５および図２７に示すように、駆動出力用バンプ電極１５ｄの平坦化の観点から、多くのアルミニウム系配線６８を配置する必要があるが、アルミニウム系配線６８の面積が言って以上になると、エッチング終点検出が困難になる等の問題がある。従って、駆動出力バンプ電極列３ｄのレイアウトには、あまり自由度がなく、図１２又は図１３の例（第1の駆動出力用バンプ電極レイアウト）、図２２の例（第２の駆動出力用バンプ電極レイアウト）および、これらの変形例に実質的に限られる。
【００７５】
変形例としては、これらの例において、第2内側出力バンプ電極列３ｄｉｂを省略するものがある。これは、駆動出力用バンプ電極１５ｄの数が比較的少ないときに有効である。この場合は、第1内側駆動出力バンプ電極１５ｄｉａにプローブ針７１をコンタクトさせて、ウエハ・プローブ検査を実行することとなる。
【００７６】
図１２又は図１３の例（第1の駆動出力用バンプ電極レイアウト）は、第２内側駆動出力バンプ電極１５ｄｉｂの幅が、比較的広くできるので、駆動出力用バンプ電極１５ｄのうちの第２内側駆動出力バンプ電極１５ｄｉｂのみにプローブ針７１をコンタクトさせて、ウエハ・プローブ検査を実行する場合に有利である。ただし、並進対象性がない点で、レイアウト上の困難さがあるほか、プローブ針の配列が複雑となる。また、ピッチも若干広くなる傾向にある。また、並進対象性を持たせると、ピッチの拡大が著しくなる傾向がある。従って、実際的には、並進対象性を維持できる範囲で、第1内側駆動出力バンプ電極１５ｄｉａ、および第２内側駆動出力バンプ電極１５ｄｉｂの幅を決定する必要がある。
【００７７】
一方、図２２の例（第２の駆動出力用バンプ電極レイアウト）は、一組の外側駆動出力バンプ電極１５ｄｐ、第1内側駆動出力バンプ電極１５ｄｉａ、および第２内側駆動出力バンプ電極１５ｄｉｂについて並進対象性が確立されているので、レイアウトが容易であり、ピッチも最小にすることができる。また、第1内側駆動出力バンプ電極１５ｄｉａ、および第２内側駆動出力バンプ電極１５ｄｉｂが同一形状、同一ピッチであるので、必要であれば、両方にプローブ針をコンタクトさせて、ウエハ・プローブ検査を実行することもできる。
【００７８】
６．サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００７９】
例えば、前記実施の形態では、カンチ・レバー型のプローブ針を有するプローブ・カードを使用したウエハ・プローブ検査の例を示したが、本願発明はそれに限定されるものではなく、リソグラフィ技法やＭＥＭＳ技術を利用したアドバンスト型のプローブ針を有するプローブ・カードを使用したウエハ・プローブ検査にも適用できることは言うまでもない。
【００８０】
また、前記実施の形態では、プローブ針として、金系のものを中心に説明したが、タングステン系その他の材料でもよいことは、言うまでもない。
【図面の簡単な説明】
【００８１】
【図１】本願発明の一実施の形態の半導体集積回路装置の製造方法におけるバンプ形成処理前のデバイス構造を示す模式断面図である。
【図２】本願発明の一実施の形態の半導体集積回路装置の製造方法におけるUBM(Under Bump Metal)形成工程のデバイス構造を示す模式断面図である。
【図３】本願発明の一実施の形態の半導体集積回路装置の製造方法におけるフォトレジスト塗布工程が完了したデバイス構造を示す模式断面図である。
【図４】本願発明の一実施の形態の半導体集積回路装置の製造方法におけるフォトレジスト現像工程が完了したデバイス構造を示す模式断面図である。
【図５】本願発明の一実施の形態の半導体集積回路装置の製造方法におけるメッキ工程が完了したデバイス構造を示す模式断面図である。
【図６】本願発明の一実施の形態の半導体集積回路装置の製造方法におけるレジスト除去工程が完了したデバイス構造を示す模式断面図である。
【図７】本願発明の一実施の形態の半導体集積回路装置の製造方法におけるUBMエッチ工程が完了したデバイス構造を示す模式断面図である。
【図８】本願発明の一実施の形態の半導体集積回路装置（液晶ドライバ）と液晶パネル（液晶表示装置）の接続関係を示す回路図である。
【図９】本願発明の一実施の形態の半導体集積回路装置（液晶ドライバ）と液晶パネル（液晶表示装置）の実際の接続関係を示す接合部分の平面レイアウト図である。
【図１０】本願発明の一実施の形態の半導体集積回路装置（液晶ドライバ）と液晶パネル（液晶表示装置）の接続前の状態を示す断面図（図９のＸ３−Ｘ４断面に対応）である。
【図１１】本願発明の一実施の形態の半導体集積回路装置（液晶ドライバ）と液晶パネル（液晶表示装置）の接続後の状態を示す断面図（図９のＸ３−Ｘ４断面に対応）である。
【図１２】本願発明の一実施の形態の半導体集積回路装置（液晶ドライバ）と液晶パネル（液晶表示装置）の接続後の駆動出力バンプ電極列と駆動出力用ＩＴＯリードとの相互関係を示す平面レイアウト図（図９に対応）である。
【図１３】本願発明の一実施の形態の半導体集積回路装置（液晶ドライバ）の駆動出力バンプ電極列とウエハ・プローブ検査におけるプローブ針の関係を示す平面レイアウト図である。
【図１４】本願発明の一実施の形態の半導体集積回路装置（液晶ドライバ）の製造方法のウエハ・プローブ検査工程で使用するプローバの構成の概要を示すプローバ模式断面図である。
【図１５】本願発明の一実施の形態の半導体集積回路装置（液晶ドライバ）の製造方法のウエハ・プローブ検査工程で使用するプローブ・カードのプローブ針の形状を示すプローブ針断面図（図１３のＹ２−Ｙ３断面に対応）である。
【図１６】本願発明の一実施の形態の半導体集積回路装置（液晶ドライバ）の製造方法のウエハ・プローブ検査工程におけるプローブ針の先端部と第2内側出力バンプ電極列との関係を示す断面図（図１３のＸ５−Ｘ６断面に対応）である。
【図１７】本願発明の一実施の形態の半導体集積回路装置（液晶ドライバ）の製造方法のウエハ・プローブ検査工程におけるチップ領域内に設けられたテスト回路の働きを説明する回路図（第２内側駆動出力バンプ電極自体の駆動出力を測定する場合）である。
【図１８】本願発明の一実施の形態の半導体集積回路装置（液晶ドライバ）の製造方法のウエハ・プローブ検査工程におけるチップ領域内に設けられたテスト回路の働きを説明する回路図（外側駆動出力バンプ電極の駆動出力を測定する場合）である。
【図１９】本願発明の一実施の形態の半導体集積回路装置（液晶ドライバ）の製造方法のウエハ・プローブ検査工程におけるチップ領域内に設けられたテスト回路の働きを説明する回路図（第1内側駆動出力バンプ電極の駆動出力を測定する場合）である。
【図２０】本願発明の一実施の形態（他の実施の形態においても同じ）の半導体集積回路装置（液晶ドライバ）のチップ内回路レイアウト図である。
【図２１】本願発明の他の実施の形態（他の実施の形態においても同じ）の半導体集積回路装置（液晶ドライバ）のチップ上バンプ電極レイアウト図である。
【図２２】本願発明の前記他の実施の形態（他の実施の形態においても同じ）の半導体集積回路装置（液晶ドライバ）のチップ上バンプ電極拡大レイアウト図（図２１のチップ端部拡大部Ｅに対応）である。
【図２３】本願発明の前記他の実施の形態（他の実施の形態においても同じ）の半導体集積回路装置（液晶ドライバ）のチップ上の駆動出力用バンプ電極詳細レイアウト図である。
【図２４】本願発明の前記他の実施の形態（他の実施の形態においても同じ）の半導体集積回路装置（液晶ドライバ）のチップ上の非駆動出力用バンプ電極詳細レイアウト図である。
【図２５】図２４における駆動出力用バンプ電極とアルミニウム配線等との関係を図解した透視平面レイアウト図（周辺部は見やすいように各層を段階的に除去している）である。
【図２６】図２５の外側駆動出力バンプ電極部分のＸ２−Ｘ１断面に対応するデバイス断面図（各内側駆動出力バンプ電極部分についても基本的に同じである）である。
【図２７】図２５の外側駆動出力バンプ電極部分のＸ２−Ｙ１断面に対応するデバイス断面図（各内側駆動出力バンプ電極部分についても基本的に同じである）である。
【符号の説明】
【００８２】
１  ウエハ（一部配線層等を含む半導体基板）
１ａ  ウエハのデバイス面
２  （一部配線層等を含む）半導体チップ（チップ領域）
２ａ  半導体チップのデバイス面
３  バンプ電極列
３ｄ  駆動出力バンプ電極列
３ｐ  非駆動出力バンプ電極列
３ｄｐ  外側出力バンプ電極列
３ｄｉ  内側出力バンプ電極列
３ｄｉａ  第1内側出力バンプ電極列
３ｄｉｂ  第2内側出力バンプ電極列
４  半導体チップ（チップ領域）の長辺
４ａ  半導体チップ（チップ領域）の第1の長辺
４ｂ  半導体チップ（チップ領域）の第２の長辺
５  半導体チップ（チップ領域）の短辺
５ａ  半導体チップ（チップ領域）の第1の短辺
５ｂ  半導体チップ（チップ領域）の第２の短辺
１２  ポジ型レジスト膜
１５  バンプ電極
１５ｄ  駆動出力用バンプ電極
１５ｄｐ  外側駆動出力バンプ電極
１５ｄｉ  内側駆動出力バンプ電極
１５ｄｉａ  第1内側駆動出力バンプ電極
１５ｄｉｂ  第２内側駆動出力バンプ電極
１５ｐ  非駆動出力用バンプ電極（Ｉ／Ｏおよび電源用バンプ電極）
１６  第1内側駆動出力バンプ電極のピッチ方向中心線
１７  第２内側駆動出力バンプ電極のピッチ方向中心線
１８  外側駆動出力バンプ電極のピッチ方向中心線
４２  ドライバ回路部
４３  チップ内電源回路部
４４  メモリ回路部
４６  コントローラ部
４７  不揮発性冗長ヒューズ回路部
６１  ファイナル・パッシベーション膜
６２  アルミニウム・パッド
６３  パッド開口
６４  チタン膜
６５  パラジウム膜
６６  レジスト開口
６７  アンダー・バンプ・メタル膜（ＵＢＭ膜）
６８  実またはダミー・アルミニウム配線層
７０  ウエハ・プローバ
７１，７７ａ，７７ｂ，７７ｃ，７７ｄ  プローブ針
７２  プローブ・カード
７３  ウエハ・ステージ
７４  テスト・ヘッド
７５  テスタ
７６  プローブ針先端部
７７  プローブ針根元側
７８ａ，７８ｂ，７８ｃ  バッファ
７９ａ，７９ｂ，７９ｃ，７９ｄ，７９ｅ  トランスファ・ゲートＭＩＳＦＥＴスイッチ
８０  テスト回路
１０１  ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）
１０２  ＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ  Ｏｘｉｄｅ）リード
１０２ｄ  駆動出力用ＩＴＯリード
１０２ｐ  非駆動出力用ＩＴＯリード
５００  液晶表示装置（液晶パネル）
５０１  ソース・ドライバ・チップ
５０２  ゲート・ドライバ・チップ
５０３  電源回路
５１０  画素
５１１  トランジスタ
５１２  コンデンサ
６０１  加圧力（圧着力）
Ａ，Ｂ，Ｃ  出力信号
ｄ  プローブ針先端径
E  チップ端部拡大部
G  バンプ列間ギャップ
L１  外側駆動出力バンプ電極の長さ
L２  第1内側駆動出力バンプ電極および第２内側駆動出力バンプ電極の長さ
Ｌ３  非駆動出力用バンプ電極の長さ
P１  駆動出力バンプ・ピッチ
Ｐ２  Ｉ／Ｏおよび電源バンプ・ピッチ
W１  外側駆動出力バンプ電極の幅
W２  第1内側駆動出力バンプ電極および第２内側駆動出力バンプ電極の幅
Ｗ３  Ｉ／Ｏおよび電源バンプ電極の幅
【図１】
2010118428.tif 000003
【図２】
2010118428.tif 000004
【図３】
2010118428.tif 000005
【図４】
2010118428.tif 000006
【図５】
2010118428.tif 000007
【図６】
2010118428.tif 000008
【図７】
2010118428.tif 000009
【図８】
2010118428.tif 000010
【図９】
2010118428.tif 000011
【図１０】
2010118428.tif 000012
【図１１】
2010118428.tif 000013
【図１２】
2010118428.tif 000014
【図１３】
2010118428.tif 000015
【図１４】
2010118428.tif 000016
【図１５】
2010118428.tif 000017
【図１６】
2010118428.tif 000018
【図１７】
2010118428.tif 000019
【図１８】
2010118428.tif 000020
【図１９】
2010118428.tif 000021
【図２０】
2010118428.tif 000022
【図２１】
2010118428.tif 000023
【図２２】
2010118428.tif 000024
【図２３】
2010118428.tif 000025
【図２４】
2010118428.tif 000026
【図２５】
2010118428.tif 000027
【図２６】
2010118428.tif 000028
【図２７】
2010118428.tif 000029