(57)【要約】【課題】酸化物半導体、ターゲット組成の再現性が高いスパッタリングターゲット、大面積均一性、再現性の高い電界効果トランジスタを提供する。【解決手段】Ｉｎ（インジウム）元素と、Ｓｎ（錫）元素と、６周期までの、３Ａ族元素、４Ａ族元素、５Ａ族元素、６Ａ族元素、７Ａ族元素、８族元素及びＳｎより原子番号の小さい４Ｂ族から選択される１種以上の元素Ｘを含む酸化物半導体。【選択図】なし【特許請求の範囲】
【請求項１】
Ｉｎ（インジウム）元素と、
Ｓｎ（錫）元素と、
６周期までの、３Ａ族元素、４Ａ族元素、５Ａ族元素、６Ａ族元素、７Ａ族元素、８族元素及びＳｎより原子番号の小さい４Ｂ族から選択される１種以上の元素Ｘを含む酸化物半導体。
【請求項２】
元素Ｘが３Ａ族元素及び４Ａ族元素から選択される１種以上の元素である請求項１記載の酸化物半導体。
【請求項３】
元素Ｘが４Ａ族元素及びランタノイド類から選択される１種以上の元素である請求項２記載の酸化物半導体。
【請求項４】
元素Ｘがランタノイド類から選択される１種以上の元素である請求項３記載の酸化物半導体。
【請求項５】
前記元素Ｘが、３Ａ族元素から選択される１種以上の元素である請求項１記載の酸化物半導体。
【請求項６】
Ｉｎ（インジウム）、Ｓｎ（錫）元素、前記元素Ｘの原子比が下記の式を満たす請求項１〜５のいずれか記載の酸化物半導体。
０．２０≦Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｘ）≦０．９０
０．０１≦Ｓｎ／（Ｉｎ＋Ｓｎ＋Ｘ）≦０．７０
０．０１≦Ｘ／（Ｉｎ＋Ｓｎ＋Ｘ）≦０．３０
【請求項７】
請求項１〜６のいずれか記載の酸化物半導体からなるキャリア密度が１０１２〜１０１８／ｃｍ３の非晶質半導体膜。
【請求項８】
基板上に、ゲート電極と、ゲート絶縁膜と、半導体層と、ソース電極と、ドレイン電極を有し、前記ソース電極とドレイン電極が、半導体層を介して接続してあり、前記ゲート電極と前記半導体層の間にゲート絶縁膜があり、前記半導体層が請求項１〜６のいずれか記載の酸化物半導体又は請求項７記載の非晶質半導体膜である薄膜トランジスタ。
【請求項９】
請求項８記載の薄膜トランジスタを含むディスプレイ。
【請求項１０】
Ｉｎ（インジウム）元素と、
Ｓｎ（錫）元素と、
６周期までの、３Ａ族元素、４Ａ族元素、５Ａ族元素、６Ａ族元素、７Ａ族元素、８族元素及びＳｎより原子番号の小さい４Ｂ族から選択される１種以上の元素Ｘを含む酸化物焼結体からなるスパッタリングターゲット。
【請求項１１】
請求項１０記載のスパッタリングターゲットを用いて半導体層を成膜する工程、前記半導体層に保護層を設ける工程、及び前記保護層を設けた後に前記半導体層に７０〜３５０℃の熱履歴を与える工程を含む薄膜トランジスタの製造法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化物半導体及びそれからなるスパッタリングターゲットに関する。本発明は、さらに、薄膜トランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
電界効果型トランジスタは、半導体メモリ集積回路の単位電子素子、高周波信号増幅素子、液晶駆動用素子等として広く用いられており、現在、最も実用化されている電子デバイスである。
そのなかでも、近年における表示装置のめざましい発展に伴い、液晶表示装置（ＬＣＤ）のみならず、エレクトロルミネッセンス表示装置（ＥＬ）や、フィールドエミッションディスプレイ（ＦＥＤ）等の各種の表示装置において、表示素子に駆動電圧を印加して表示装置を駆動させるスイッチング素子として、薄膜トランジスタ（ＴＦＴ）が多用されている。
【０００３】
その材料としては、シリコン半導体化合物が最も広く用いられており、一般に、高速動作が必要な高周波増幅素子、集積回路用素子等には、シリコン単結晶が用いられ、液晶駆動用素子等には、大面積化の要求からアモルファスシリコンが用いられている。
【０００４】
しかしながら、結晶性のシリコン系薄膜は、結晶化を図る際に、例えば、８００℃以上の高温が必要となり、ガラス基板上や有機物基板上への形成が困難である。このため、シリコンウェハーや石英等の耐熱性の高い高価な基板上にしか形成できないばかりか、製造に際して多大なエネルギーと工程数を要する等の問題があった。また、結晶性のシリコン系薄膜は通常ＴＦＴの素子構成がトップゲート構成に限定されるためマスク枚数の削減等コストダウンが困難であった。
【０００５】
一方、比較的低温で形成できる非晶性のシリコン半導体（アモルファスシリコン）は、結晶性のものに比べてスイッチング速度が遅いため、表示装置を駆動するスイッチング素子として使用したときに、高速な動画の表示に追従できない場合がある。さらに、半導体活性層に可視光が照射されると導電性を示し、漏れ電流が発生して誤動作のおそれがある等、スイッチング素子としての特性が劣化するという問題もあった。
【０００６】
従来の薄膜トランジスタ（ＴＦＴ）は、ガラス等の基板上にゲ−ト電極、ゲ−ト絶縁層、水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）等の半導体層、ソ−ス及びドレイン電極を積層した逆スタガ構造のものがあり、イメ−ジセンサを始め、大面積デバイスの分野において、アクティブマトリスク型の液晶ディスプレイに代表されるフラットパネルディスプレイ等の駆動素子として用いられている。これらの用途では、従来アモルファスシリコンを用いたものでも高機能化に伴い作動の高速化が求められてきている。
【０００７】
このような状況下、近年にあっては、結晶性のシリコン半導体よりも大面積に製造することやマスク枚数の削減等コストダウンが容易で、非晶性のシリコン半導体（アモルファスシリコン）よりも安定性や高い移動度を示すものとして、酸化物を用いた酸化物半導体が注目されている。
【０００８】
特許文献１では酸化物半導体として酸化亜鉛の多結晶からなるものが検討されていたが、移動度が１ｃｍ２／Ｖ・ｓｅｃ程度と低く、ｏｎ−ｏｆｆ比も小さい。その上、漏れ電流が発生しやすいため、工業的には実用化が困難であった。また、工業的に一般に行われているスパッタリング法で成膜した場合には、次のような問題があった。
即ち、移動度が低い、ｏｎ−ｏｆｆ比が低い、漏れ電流が大きい、ピンチオフが不明瞭、ノーマリーオンになりやすい等、ＴＦＴの性能が低くなるおそれがあった。また、耐薬品性が劣るため、ウェットエッチングが難しい等製造プロセスや使用環境の制限があった。さらに、性能を上げるためには高い圧力で成膜する必要があり成膜速度が遅かったり、７００℃以上の高温処理が必要である等工業化に問題もあった。また、ボトムゲート構成での電解移動度等のＴＦＴ性能が低く、性能を上げるにはトップゲート構成で膜厚を２００ｎｍ以上にする必要がある等ＴＦＴ素子構成上の制限もあった。
【０００９】
このような問題を解決するために、特許文献２では、酸化インイジウム、酸化亜鉛を含む非晶質の酸化物半導体膜を作成し、薄膜トランジスタを駆動させる方法が検討されている。
【００１０】
また、特許文献３〜５では、酸化インイジウム、酸化亜鉛、酸化ガリウムからなる非晶質の酸化物半導体膜を作製し、薄膜トランジスタを駆動させる方法が検討されている。
【００１１】
これらの酸化物半導体はいずれも亜鉛（Ｚｎ）を主要構成元素としていることが特徴であった。しかし、Ｚｎを主要構成元素としていると、スパッタリング等物理的な方法で成膜を行った場合にＺｎのスパッタ率が悪く、成膜条件に依存してターゲット（原料）と半導体膜の組成に差が生じやすい（ターゲット組成の再現性が低い）という問題があった（特許文献５、特許文献６）。成膜条件に依存してターゲット（原料）と半導体膜の組成に差が生じやすいと、成膜条件で半導体膜の組成が変化してしまい、大面積に成膜した際に部位により組成・特性が変化するという問題があった。また、製造プロセスでプラズマ照射等高いエネルギーがかかった場合にＺｎ（亜鉛）が昇華し、組成が変化し半導体膜としての特性が変化するという問題があった。また、Ｚｎが主要構成元素であると、耐酸性が低い、耐湿性が低い等の問題が起きるおそれがあった。
【００１２】
特許文献７では、亜鉛（Ｚｎ）を含まない（主要構成元素としない）酸化物半導体として、酸化インジウムと酸化錫からなる酸化物半導体が検討されていた。成膜時の酸素分圧を高くすることでキャリア密度を低減させ半導体としている。しかし、酸化インジウムと酸化錫からなる酸化物半導体はキャリア密度が不安定で安定性・信頼性が低くかった。また、ノーマリーオンとなりやすくエンハンスモードで駆動することが困難で実用性に乏しいものであった。これは、酸化インジウムと酸化錫のみから構成されていると酸素欠損が生じやすいことが原因と考えられる。
【００１３】
このように従来は、亜鉛（Ｚｎ）を主要構成元素としない、実用性の高い酸化物半導体及びデバイス（電界効果トランジスタ）が無く、亜鉛（Ｚｎ）を主要構成元素とする半導体がもたらす問題点を解決できていなかった。
さらに、酸化インジウムと酸化錫からなる酸化物半導体はＴＦＴとした際には、ヒステリシスが極めて大きく、ディスプレイ用ＴＦＴとしての使用が困難となるため、酸化インジウムと酸化錫からなる酸化物半導体を用いてディスプレイ用ＴＦＴを検討する試みはなされていなかった（非特許文献１）。
【００１４】
【特許文献１】特開２００３−８６８０８号公報
【特許文献２】ＵＳ  ２００５／０１９９９５９
【特許文献３】特開２００７−７３７０１号公報
【特許文献４】特開２００７−７３３１２号公報
【特許文献５】ＷＯ２００７１２００１０
【特許文献６】特開２００８−５３３５６号公報
【特許文献７】特開５−２５１７０５号公報
【非特許文献１】Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ  Ｅｎｇｉｎｅｅｒｉｎｇ，  Ｖｏｌｕｍｅ  ８０，  １７  Ｊｕｎｅ  ２００５，  Ｐａｇｅｓ  ３０５−３０８
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明は、上記の事情に鑑みなされたものであり、亜鉛（Ｚｎ）を主要構成元素としない酸化物半導体、ターゲット組成の再現性が高い（即ち、ターゲットと薄膜の組成比の差が小さく、成膜条件の薄膜組成への影響が小さい）スパッタリングターゲット、大面積均一性、再現性の高い薄膜トランジスタを提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明によれば、以下の酸化物半導体、スパッタリングターゲット、薄膜トランジスタ等が提供される。
１．Ｉｎ（インジウム）元素と、
Ｓｎ（錫）元素と、
６周期までの、３Ａ族元素、４Ａ族元素、５Ａ族元素、６Ａ族元素、７Ａ族元素、８族元素及びＳｎより原子番号の小さい４Ｂ族から選択される１種以上の元素Ｘを含む酸化物半導体。
２．元素Ｘが３Ａ族元素及び４Ａ族元素から選択される１種以上の元素である１記載の酸化物半導体。
３．元素Ｘが４Ａ族元素及びランタノイド類から選択される１種以上の元素である２記載の酸化物半導体。
４．元素Ｘがランタノイド類から選択される１種以上の元素である３記載の酸化物半導体。
５．前記元素Ｘが、３Ａ族元素から選択される１種以上の元素である１記載の酸化物半導体。
６．Ｉｎ（インジウム）、Ｓｎ（錫）元素、前記元素Ｘの原子比が下記の式を満たす１〜５のいずれか記載の酸化物半導体。
０．２０≦Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｘ）≦０．９０
０．０１≦Ｓｎ／（Ｉｎ＋Ｓｎ＋Ｘ）≦０．７０
０．０１≦Ｘ／（Ｉｎ＋Ｓｎ＋Ｘ）≦０．３０
７．１〜６のいずれか記載の酸化物半導体からなるキャリア密度が１０１２〜１０１８／ｃｍ３の非晶質半導体膜。
８．基板上に、ゲート電極と、ゲート絶縁膜と、半導体層と、ソース電極と、ドレイン電極を有し、前記ソース電極とドレイン電極が、半導体層を介して接続してあり、前記ゲート電極と前記半導体層の間にゲート絶縁膜があり、前記半導体層が１〜６のいずれか記載の酸化物半導体又は７記載の非晶質半導体膜である薄膜トランジスタ。
９．８記載の薄膜トランジスタを含むディスプレイ。
１０．Ｉｎ（インジウム）元素と、
Ｓｎ（錫）元素と、
６周期までの、３Ａ族元素、４Ａ族元素、５Ａ族元素、６Ａ族元素、７Ａ族元素、８族元素及びＳｎより原子番号の小さい４Ｂ族から選択される１種以上の元素Ｘを含む酸化物焼結体からなるスパッタリングターゲット。
１１．１０記載のスパッタリングターゲットを用いて半導体層を成膜する工程、前記半導体層に保護層を設ける工程、及び前記保護層を設けた後に前記半導体層に７０〜３５０℃の熱履歴を与える工程を含む薄膜トランジスタの製造法。
【発明の効果】
【００１７】
本発明によれば、酸化物半導体、ターゲット組成の再現性が高いスパッタリングターゲット、大面積均一性、再現性の高い電界効果トランジスタを提供できる。
【発明を実施するための最良の形態】
【００１８】
１．酸化物半導体
本発明の酸化物半導体は、Ｉｎ（インジウム）元素と、Ｓｎ（錫）元素と、６周期までの、３Ａ族元素、４Ａ族元素、５Ａ族元素、６Ａ族元素、７Ａ族元素、８族元素及びＳｎより原子番号の小さい４Ｂ族から選択される１種以上の元素Ｘを含む。
【００１９】
６周期までの３Ａ族元素としては、Ｓｃ、Ｙ、ランタノイド類（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）が挙げられる。
６周期までの４Ａ族元素としては、Ｔｉ、Ｚｒ、Ｈｆが挙げられる。
６周期までの５Ａ族元素としては、Ｖ、Ｎｂ、Ｔａが挙げられる。
６周期までの６Ａ族元素としては、Ｃｒ、Ｍｏ、Ｗが挙げられる。
６周期までの７Ａ族元素としては、Ｍｎ、Ｔｃ、Ｒｅが挙げられる。
６周期までの８族元素としては、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔが挙げられる。
Ｓｎより原子番号の小さい４Ｂ族としては、Ｇｅ、Ｓｉ、Ｃが挙げられる。
【００２０】
Ｉｎ（インジウム）元素を含むと、この酸化物半導体からＴＦＴの半導体膜を形成した際、移動度を向上させることができる。
Ｓｎ（錫）元素を含むと、移動度を大きく低下させずに酸化物中のキャリア密度を低減でき半導体化させやすい。また、リン酸等のオキソ酸に対する耐性が向上する。
【００２１】
３Ａ族元素、４Ａ族元素、５Ａ族元素、６Ａ族元素、７Ａ族元素、８族元素又はＳｎより原子番号の小さい４Ｂ族を含むと酸化物中のキャリア密度を低減でき半導体化させやすい。中でも、３Ａ族元素及び４Ａ族元素が好ましく、４Ａ族元素及びランタノイド類（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）がより好ましく、ランタノイド類が特に好ましい。ランタノイド類は、本発明の半導体中のＳｎの価数を安定化させて、ヒステリシスを小さくすることができる。
【００２２】
本発明の酸化物半導体は、好ましくは、亜鉛（Ｚｎ）を主要構成元素としない。「主要構成元素としない」とは、含有量が酸素を除く原子比で２０％未満であることを意味する。好ましくは１０％未満、より好ましくは５％未満、さらに好ましくは１％未満、特に好ましくは０．１％未満である。Ｚｎを主要構成元素としないと、スパッタリング等物理的な方法で成膜を行った場合に、成膜条件が変動してもターゲット（原料）と半導体膜の組成に差が生じにくい。
【００２３】
Ｉｎ（インジウム）、Ｓｎ（錫）元素、及び３Ａ族元素、４Ａ族元素、５Ａ族元素、６Ａ族元素、７Ａ族元素、８族元素及びＳｎより原子番号の小さい４Ｂ族から選択される１種以上の元素Ｘは下記の原子比を満たすことが好ましい。
０．２０≦Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｘ）≦０．９０
０．０１≦Ｓｎ／（Ｉｎ＋Ｓｎ＋Ｘ）≦０．７０
０．０１≦Ｘ／（Ｉｎ＋Ｓｎ＋Ｘ）≦０．３０
【００２４】
Ｉｎが０．２０以上であると移動度が向上でき、Ｓ値が向上し好ましい。
Ｉｎが０．９０以下であると非晶質となりやすく、キャリア密度を低減しやすく、オフ電流が低減でき、エンハンスモードで駆動でき、閾値電圧のシフト（ΔＶｔｈ）が低減でき好ましい。
Ｓｎが０．０１以上であると耐酸性が向上し、キャリア密度を低減しやすく、オフ電流が低減でき好ましい。
Ｓｎが０．７０以下であるとヒステリシスが小さくなり、閾値電圧のシフト（ΔＶｔｈ）が低減でき、Ｓ値が向上し、ウェットエッチングが容易になり好ましい。
Ｘが０．０１以上であると、キャリア密度を低減しやすく、オフ電流が低減でき、エンハンスモードで駆動でき、さらにヒステリシスを小さくすることができるため、好ましい。
Ｘが０．３０以下であると移動度が向上でき、Ｓ値が向上し好ましい。
【００２５】
より好ましくは、下記の式を満たす。
０．３０≦Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｘ）≦０．８５
０．０３≦Ｓｎ／（Ｉｎ＋Ｓｎ＋Ｘ）≦０．５０
０．０３≦Ｘ／（Ｉｎ＋Ｓｎ＋Ｘ）≦０．２０
【００２６】
さらに好ましくは、下記の式を満たす。
０．５５≦Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｘ）≦０．８０
０．０５≦Ｓｎ／（Ｉｎ＋Ｓｎ＋Ｘ）≦０．３０
０．０５≦Ｘ／（Ｉｎ＋Ｓｎ＋Ｘ）≦０．１５
【００２７】
本発明の酸化物半導体は、好ましくは、実質的に、Ｉｎ、Ｓｎ、及び元素Ｘの酸化物からなる。さらに好ましくは、Ｉｎ、Ｓｎ、及び元素Ｘの酸化物のみからなる。
酸化物半導体は非晶質酸化物半導体であることが好ましい。非晶質であるとＳｎがＩｎに固溶置換してキャリアを生成するおそれがなく、安定して均一な半導体となることが期待できる（結晶化すると、ＳｎがＩｎに固溶置換してキャリアを生成し、導電体となるおそれがある）。
【００２８】
２．スパッタリングターゲット
以下、本発明の酸化物半導体の製造に使用できるスパッタリングターゲットの製造方法を説明する。このスパッタリングターゲットをスパッタリングすることにより本発明の酸化物半導体を製造できる。
【００２９】
本発明のスパッタリングターゲットは、以下の方法により製造することが適当である。
（ａ）原料酸化物粉末を混合する工程（混合工程）；
（ｂ）得られた混合物を成形する工程（成形工程）；及び
（ｃ）得られた成形体を焼結する工程（焼結工程）。
また、本発明のスパッタリングターゲットを、以下のような必須の工程及び任意の工程を含んだ方法で製造してもよい。
（ａ）原料酸化物粉末を混合する必須工程（混合工程）；
（ａ）’得られた混合物を５００〜１２００℃で１〜１００時間熱処理する任意工程（仮焼工程）；
（ｂ）得られた混合物を成形する必須工程（成形工程）；
（ｃ）得られた成形体を焼結する必須工程（焼結工程）；
（ｄ）焼成して得られた焼結体を還元処理する任意工程（還元工程）；及び
（ｅ）焼結体をスパッタリング装置への装着に適した形状に加工する任意工程（加工工程）。
【００３０】
（ａ）混合工程
混合工程は、スパッタリングターゲットの原料である金属酸化物を混合する必須の工程である。
原料としては、Ｉｎ（インジウム）元素と、Ｓｎ（錫）元素と、３Ａ族元素、４Ａ族元素、５Ａ族元素、６Ａ族元素、７Ａ族元素、８族元素及びＳｎより原子番号の小さい４Ｂ族から選択される１種以上の元素Ｘの金属化合物が挙げられる。
【００３１】
ここで、原料として使用する錫化合物粉末の平均粒径が、インジウム化合物粉末の平均粒径よりも小さいことが好ましい。原料の金属化合物粉末の平均粒径は、ＪＩＳ  Ｒ  １６１９に記載の方法によって測定することができる。
【００３２】
インジウム化合物としては、例えば、酸化インジウム、水酸化インジウム等が挙げられる。錫化合物としては、例えば、酸化錫、水酸化錫等が挙げられる。元素Ｘの化合物としては、例えば、酸化物、水酸化物等が挙げられる。各々の化合物として、焼結のしやすさ、副生成物の残存のし難さから、酸化物が好ましい。
【００３３】
上記各原料を、公知の混合及び粉砕手段により混合及び粉砕する。各原料の純度は、通常９９．９％（３Ｎ）以上、好ましくは９９．９９％（４Ｎ）以上、さらに好ましくは９９．９９５％以上、特に好ましくは９９．９９９％（５Ｎ）以上である。各原料の純度が９９．９％（３Ｎ）以上であれば、不純物により半導体特性が低下することもなく、信頼性を十分に保持できる。特にＮａ含有量が１００ｐｐｍ未満の場合、薄膜トランジスタを作製した際に信頼性が向上し好ましい。
【００３４】
上記原料化合物粉末を混合する。混合は、通常の混合粉砕機、例えば、湿式ボールミルやビーズミル又は超音波装置を用いて、均一に混合・粉砕することが好ましい。混合・粉砕後に得られる混合物の平均粒径は、通常１０μｍ以下、好ましくは１〜９μｍ、特に好ましくは１〜６μｍである。平均粒径が１０μｍ以下であれば、得られるスパッタリングターゲットの密度を高くすることができる。ここで平均粒径は、ＪＩＳ  Ｒ  １６１９に記載の方法によって測定することができる。
【００３５】
原料化合物粉末の比表面積は、例えば２〜１６ｍ２／ｇ、好ましくは４〜８ｍ２／ｇである。各原料粉同士の比表面積の差は、好ましくは５ｍ２／ｇ以下、より好ましくは３ｍ２／ｇである。比表面積の差が小さいほど、原料粉末を効率的に粉砕・混合することができる。さらに、原料について、比表面積が３〜１６ｍ２／ｇである酸化インジウム粉、酸化錫粉、元素Ｘの酸化物粉あるいは複合酸化物粉を含み、粉体全体の比表面積が３〜１６ｍ２／ｇである混合粉体を原料とすることが好ましい。尚、各酸化物粉末の比表面積が、ほぼ同じである粉末を使用することが好ましい。これにより、より効率的に粉砕混合できる。具体的には、比表面積の比が１／４〜４倍にすることが好まく、１／２〜２倍が特に好ましい。
【００３６】
これらの原料化合物粉末のメジアン径（ｄ５０）は、例えば、０．５〜２０μｍ、好ましくは１〜１０μｍとすることが好ましい。原料化合物粉末のメジアン径（ｄ５０）が０．５μｍ以上であれば、焼結体中に空胞ができ焼結密度が低下することを防ぐことができ、２０μｍ以下であれば、焼結体中の粒径の増大が防げるので好ましい。
【００３７】
混合粉体を、例えば、湿式媒体撹拌ミルを使用して混合粉砕する。このとき、粉砕後の比表面積が原料混合粉体の比表面積より１．０〜３．０ｍ２／ｇ増加する程度か、又は粉砕後の平均メジアン径（ｄ５０）が０．８〜２μｍとなる程度に粉砕することが好ましい。原料粉は、酸化インジウム粉、酸化錫粉、元素Ｘの酸化物粉あるいは複合酸化物粉を用いることができる。このように調整した原料粉を使用することにより、仮焼工程を全く必要とせずに、高密度の酸化物焼結体を得ることができる。また、還元工程も不要となる。
尚、上記原料混合粉体の比表面積の増加分が１．０ｍ２／ｇ以上又は粉砕後の原料混合粉の平均メジアン径（ｄ５０）が２μｍ以下であれば、焼結密度が十分に大きくなるので好ましい。一方、原料混合粉体の比表面積の増加分が３．０ｍ２／ｇ以下又は粉砕後の平均メジアン径（ｄ５０）が０．８μｍ以上であれば、粉砕時の粉砕器機等からのコンタミ（不純物混入量）が増加することもないので好適である。
ここで、各粉体の比表面積はＢＥＴ法で測定した値である。各粉体の粒度分布のメジアン径（ｄ５０）は、粒度分布計で測定した値である。これらの値は、粉体を乾式粉砕法、湿式粉砕法等により粉砕することにより調整できる。
【００３８】
尚、粉砕後のＩｎ，Ｓｎ及び元素Ｘの混合粉末の粉砕後の密度のばらつきの範囲が３％以内であることが好ましい。
【００３９】
混合粉砕の際、ポリビニールアルコール（ＰＶＡ）を１容積％程度添加した水、又はエタノール等を媒体として用いてもよい。
【００４０】
また、酸化インジウム粉、酸化錫粉、元素Ｘの酸化物粉からなる原料粉末の少なくとも一部を複合酸化物とすると、均一性の高いターゲットを作製できる。
【００４１】
（ａ）’仮焼工程
さらに、本発明のスパッタリングターゲットの製造方法は、（ａ）工程の後に、（ａ）’得られた混合物を仮焼する工程を含んでもよい。
仮焼工程では、上記（ａ）工程で得られた混合物が仮焼される。仮焼を行うことにより、最終的に得られるスパッタリングターゲットの密度を上げることが容易になる。仮焼は行っても行わなくても構わないが、仮焼を行わない方が工程を大幅に削減できて好ましい。
仮焼を行わない際は、インジウム化合物粉の比表面積が５〜１０ｍ２／ｇ、錫化合物粉の比表面積が５〜１０ｍ２／ｇ、元素Ｘの化合物粉の批評面積が２〜１０ｍ２／ｇであることが好ましい。比表面積が前記範囲内にあると、混合粉砕の効率が高まり、仮焼を行わなくとも高密度のスパッタリングターゲットが作製でき、工程を大幅に省略することができる。
仮焼工程においては、通常５００〜１２００℃、好ましくは、８００〜１２００℃で、１〜１００時間、好ましくは２〜５０時間の条件で（ａ）工程で得られた混合物を熱処理する。５００℃以上かつ１時間以上の熱処理条件であれば、金属化合物の熱分解が十分に行われるので好ましい。熱処理条件が、１２００℃以下及び１００時間以下であれば、粒子が粗大化することもないので好適である。
【００４２】
さらに、ここで得られた仮焼後の混合物を、続く成形工程及び焼成工程の前に粉砕することが好ましい。この仮焼後の混合物の粉砕は、ボールミル、ロールミル、パールミル、ジェットミル等を用いて行うことが適当である。粉砕後に得られた仮焼後の混合物の平均粒径は、例えば０．０１〜３．０μｍ、好ましくは０．１〜２．０μｍである。得られた仮焼後の混合物の平均粒径が０．０１μｍ以上であれば、十分な嵩比重を保持することができ、かつ取り扱いが容易になるので好ましい。また、仮焼後の混合物の平均粒径が３．０μｍ以下であれば最終的に得られるスパッタリングターゲットの密度を上げることが容易になる。
尚、仮焼後の混合物の平均粒径は、ＪＩＳ  Ｒ  １６１９に記載及び方法によって測定することができる。
【００４３】
（ｂ）成形工程
成形工程は、金属化合物の混合物（上記仮焼工程を設けた場合には仮焼後の混合物）を加圧成形して成形体とする工程である。この工程により、混合物（又は仮焼後の混合物）をスパッタリングターゲットとして好適な形状に成形する。仮焼工程を設けた場合には得られた仮焼後の混合物の微粉末を造粒した後、プレス成形により所望の形状に成形することができる。
本工程で用いることができる成形処理としては、例えば、一軸加圧、金型成形、鋳込み成形、射出成形等も挙げられるが、焼結密度の高い焼結体（スパッタリングターゲット）を得るためには、冷間静水圧（ＣＩＰ）等で成形するのが好ましい。
尚、成形処理に際しては、ポリビニルアルコールやメチルセルロース、ポリワックス、オレイン酸等の成形助剤を用いてもよい。
また、プレス成形は、コールドプレス（Ｃｏｌｄ  Ｐｒｅｓｓ）法やホットプレス（Ｈｏｔ  Ｐｒｅｓｓ）法等、公知の成形方法を用いることができる。例えば、得られた混合粉を金型に充填し、コールドプレス機にて加圧成形する。加圧成形は、例えば、常温（２５℃）下、１００〜１０００００ｋｇ／ｃｍ２、好ましくは、５００〜１００００ｋｇ／ｃｍ２の圧力で行われる。さらに、温度プロファイルは、１０００℃までの昇温速度を３０℃／時間以上、冷却時の降温速度を３０℃／時間以上とするのが好ましい。昇温速度が３０℃／時間以上であれば酸化物の分解が進むこともなく、ピンホールも発生しない。また冷却時の降温速度が３０℃／時間以上であれば組成比が変化するおそれもない。
【００４４】
上記コールドプレス法とホットプレス法について詳説する。コールドプレス法では、混合粉を成形型に充填して成形体を作製し、焼結させる。ホットプレス法では、混合粉を成形型内で直接焼結させる。
乾式法のコールドプレス（Ｃｏｌｄ  Ｐｒｅｓｓ）法としては、粉砕工程後の原料をスプレードライヤー等で乾燥した後、成形する。成形は公知の方法、例えば、加圧成形、冷間静水圧加圧、金型成形、鋳込み成形射出成形が採用できる。焼結密度の高い焼結体（スパッタリングターゲット）を得るためには、冷間静水圧（ＣＩＰ）等加圧を伴う方法で成形するのが好ましい。尚、成形処理に際しては、ポリビニルアルコールやメチルセルロース、ポリワックス、オレイン酸等の成形助剤を用いてもよい。
上記湿式法としては、例えば、濾過式成形法（特開平１１−２８６００２号公報参照）を用いるのが好ましい。この濾過式成形法は、セラミックス原料スラリーから水分を減圧排水して成形体を得るための非水溶性材料からなる濾過式成形型であって、１個以上の水抜き孔を有する成形用下型と、この成形用下型の上に載置した通水性を有するフィルターと、このフィルターをシールするためのシール材を介して上面側から挟持する成形用型枠からなり、前記成形用下型、成形用型枠、シール材、及びフィルターが各々分解できるように組立てられており、該フィルター面側からのみスラリー中の水分を減圧排水する濾過式成形型を用い、混合粉、イオン交換水と有機添加剤からなるスラリーを調製し、このスラリーを濾過式成形型に注入し、該フィルター面側からのみスラリー中の水分を減圧排水して成形体を作製し、得られたセラミックス成形体を乾燥脱脂後、焼成する。
【００４５】
（ｃ）焼結工程
焼結工程は、上記成形工程で得られた成形体を焼結する工程である。
常圧焼結あるいは高温加圧焼結が好ましい。
焼結条件としては、酸素ガス雰囲気下、大気圧又は加圧下が好ましい。大型ターゲットを作製する際は大型ターゲットでも均一に作製しやすい常圧焼結が特に好ましい。また、焼結は酸素を流通することにより酸素雰囲気中で焼結するか、加圧下にて焼結するのが好ましい。これにより金属成分の蒸散を抑えることができ、ボイド（空隙）のない焼結体が得られ、さらにはターゲット面内や厚み方向における組成分布の発生も抑制できる。
また、酸素含有雰囲気としては、大気中、酸素を含有する混合気体中、酸素加圧等が挙げられる。雰囲気の制御は気体を流入させ行うことが好ましい。酸素を含有する雰囲気で焼結すると、ターゲット表面と内部の酸素欠損量の差が少なくなるため好ましい。
また、酸素ガス雰囲気又は酸素ガス雰囲気で焼成を行うことにより、スパッタリングターゲットの密度を上昇しやすくなり、スパッタリング時の異常放電の発生を抑制できるので好ましい。酸素ガス雰囲気は、酸素濃度が、例えば、１０〜１０００％である雰囲気をいう。焼成は大気圧下又は加圧下で行うことができる。加圧は、例えば、９８０００〜１００００００Ｐａ、好ましくは、１０００００〜５０００００Ｐａである。
【００４６】
通常、１２００〜１６５０℃において、通常２〜６０時間、好ましくは３〜４８時間、より好ましくは４〜３０時間焼結する。また、焼結温度は、１４５０〜１６００℃がより好ましく、１５００〜１５８０℃が特に好ましい。１５００〜１５８０℃で焼結することでターゲットの密度を上げることができる。
【００４７】
複合酸化物粉末を成形する方法としては、粉末に圧力をかけ成形（加圧成形）しながら電流を流す放電プラズマ焼結（ＳＰＳ）法、粉末に圧力をかけ成形（加圧成形）しながら高温で処理するホットプレス法等が挙げられる。
【００４８】
特に、複合酸化物粉末を加圧成形しながら焼結する方法として放電プラズマ焼結を用いることで、成形体の結晶形態を維持したままスパッタリングターゲットを得ることができるため好ましい。放電プラズマ焼結は、例えば粉末を加圧成形しながら、１００〜１０００Ａ／ｃｍ２の電流を５分〜１時間流すことで行う。
【００４９】
（ｄ）還元工程
得られた焼結体のバルク抵抗を酸化物全体として均一化するために、さらに還元工程を含むことが好ましい。還元工程は、上記焼成工程で得られた焼結体のバルク抵抗をターゲット全体として均一化するために還元処理を行う任意工程である。焼結後に、真空中又はアルゴン、窒素等の不活性雰囲気中で３００〜１２００℃の還元処理を行うことで、焼結体中に酸素欠損を生じ（酸素含有量が化学量論比より少なくなる）、スパッタリングターゲットのバルク抵抗を下げることができるため、より好ましい。
【００５０】
本工程で適用できる還元方法は、例えば、還元性ガスを循環させる方法、真空中で焼成する方法、及び不活性ガス中で焼成する方法等が挙げられる。
還元性ガスとしては、例えば、水素、メタン、一酸化炭素、これらのガスと酸素との混合ガス等を用いることができる。
不活性ガスとしては、窒素、アルゴン、これらのガスと酸素との混合ガス等を用いることができる。
【００５１】
尚、還元処理時の温度は、通常１００〜８００℃、好ましくは２００〜８００℃である。また、還元処理の時間は、通常０．０１〜１０時間、好ましくは０．０５〜５時間である。
還元ガスや不活性ガスの圧力は、例えば９８００〜１００００００Ｐａ、好ましくは、９８０００〜５０００００Ｐａである。真空中で焼成する場合、真空とは、具体的には１０−１〜１０−８Ｐａ、好ましくは１０−２〜１０−５Ｐａ程度の真空をいい、残存ガスはアルゴンや窒素等である。
【００５２】
（ｅ）加工工程
得られた酸化物は、適宜加工される。
加工工程は、上記のようにして焼結して得られた焼結体を、さらにスパッタリング装置への装着に適した形状に切削加工し、またバッキングプレート等の装着用治具を取り付けるための、必要に応じて設けられる工程である。
スパッタリングターゲットの厚みは、通常２〜２０ｍｍ、好ましくは３〜１２ｍｍ、特に好ましくは４〜６ｍｍである。スパッタリングターゲットの表面は２００〜１０，０００番のダイヤモンド砥石により仕上げを行うことが好ましく、４００〜５，０００番のダイヤモンド砥石により仕上げを行うことが特に好ましい。２００番〜１０，０００番のダイヤモンド砥石を使用すれば、スパッタリングターゲットが割れることもないので好ましい。
【００５３】
酸化物をスパッタリングターゲットの形状に加工後、バッキングプレート（支持体）へボンディングすることにより、成膜装置に装着して使用できるスパッタリングターゲットとなる。バッキングプレートは無酸素銅製が好ましい。ボンディングにはインジウム半田を用いることが好ましい。
また、複数のスパッタリングターゲットを一つのバッキングプレートに取り付け、実質一つのターゲットとしてもよい。
【００５４】
スパッタリングターゲットの相対密度は、原料粉の一次粒子径・比表面積、混合粉の作製方法・乾燥方法、成形体作製時の成形方法・成形圧力、焼結時の焼結温度・焼結時間・昇温速度・焼結雰囲気・圧力等で調整することができる。本発明のスパッタリングターゲットの相対密度は、９５％以上が好ましく、９７％以上がより好ましく、９９％以上が特に好ましい。スパッタリングターゲットの相対密度が９５％以上であると、スパッタリングを行った際に、異常放電の発生が抑制され、成膜速度が向上するため好ましい。
相対密度は原料粉の密度から計算した理論密度と、アルキメデス法で測定した焼結体の密度から計算する。
【００５５】
スパッタリングターゲットにおける各々の酸化物結晶の平均結晶粒径は、原料粉の一次粒子径・比表面積、混合粉の作製方法・乾燥方法、成形体作製時の成形方法・成形圧力、焼結時の焼結温度・焼結時間・昇温速度・焼結雰囲気・圧力等で調整することができる。平均結晶粒径は、２０μｍ以下が好ましく、１０μｍ以下がより好ましく、５μｍ以下が特に好ましい。平均結晶粒径が２０μｍ以下であると、スパッタリングを行った際に、異常放電の発生が抑制できるため好ましい。平均結晶粒径は、ＥＰＭＡで測定した個々の結晶粒の最大径を平均して求める。
Ｘ線回折で最大ピークの半値幅は０．１〜２．０度が好ましく、０．２〜１．０度がより好ましい。０．１度より大きいと平均粒径が２０μｍより小さくなるため好ましい。Ｘ線回折で最大ピークの半値幅が２．０度より小さいと、相対密度が高く、バルク抵抗が低くなるため好ましい。
【００５６】
スパッタリングターゲットのバルク抵抗は、原料粉の一次粒子径・比表面積、混合粉の作製方法・乾燥方法、成形体作製時の成形方法・成形圧力、焼結時の焼結温度・焼結時間・昇温速度・焼結雰囲気・圧力等で調整することができる。バルク抵抗は、０．１〜１０ｍΩｃｍが好ましく、０．５〜５ｍΩｃｍがより好ましい。バルク抵抗は、ロレスタ（三菱化学（株）製）等を用い四端子法で求める。バルク抵抗が１０ｍΩｃｍ以下であると、スパッタリングを行った際に、異常放電の発生が抑制できるため好ましい。
【００５７】
２．非晶質半導体膜
本発明の非晶質半導体膜は上記の酸化物半導体からなる。本発明の膜は非晶質なので、均一性と平滑性が向上し、ウェットエッチングが容易となる。
【００５８】
この非晶質半導体膜は、好ましくはキャリア密度が１０１２〜１０１８／ｃｍ３である。キャリア密度が１０１８／ｃｍ３以下であると、酸化物半導体から電界効果トランジスタを製造した際、ノーマリーオフとしやすく、またオフ電流が低くなり好ましい。
キャリア密度に下限は無いが、通常１０１２／ｃｍ３以上である。１０１２／ｃｍ３以上であると移動度を高くすることができる。
より好ましくは１０１３〜５×１０１７／ｃｍ３、特に好ましくは１０１４〜１０１７／ｃｍ３である。
キャリア密度は各種環境下での熱処理方法で調整できる。
【００５９】
半導体膜の作製方法は、物理的な成膜方法、化学的な成膜方法ともに利用できるが、物理的な成膜方法が好ましく、スパッタ法がより好ましい。スパッタリング法としては、ＤＣ（直流）スパッタ法、ＡＣ（交流）スパッタ法、ＲＦ（高周波）スパッタ法、エレクトロンビーム蒸着法、イオンプレーティング法等が挙げられる。
ＤＣ、ＡＣ、ＲＦスパッタリングが好ましく、ＤＣあるいはＡＣスパッタリングが特に好ましい。ＲＦスパッタリングに比べ、ＤＣあるいはＡＣスパッタリングを用いると、成膜時のダメージが減少し、電界効果型トランジスタとして用いた時、閾値電圧シフトの低減、移動度の向上、閾値電圧の減少、Ｓ値の減少等の効果が期待できる。
【００６０】
本発明のスパッタリングターゲットを用いて、スパッタリング法により非晶質酸化物薄膜を形成することができる。
【００６１】
スパッタ時の成膜温度は、スパッタ法によって異なるが、例えば２５〜４５０℃、好ましくは３０〜２５０℃、より好ましくは３５〜１５０℃である。ここで、成膜温度とは、薄膜を形成する基板の温度である。
スパッタ時のスパッタリングチャンバー内の圧力は、スパッタ法によって異なるが、ＤＣ（直流）スパッタ法の場合は、例えば０．１〜２．０ＭＰａ、好ましくは０．３〜０．８ＭＰａであり、ＲＦ（高周波）スパッタ法の場合は例えば０．１〜２．０ＭＰａ、好ましくは０．３〜０．８ＭＰａである。
スパッタ時に投入される電力出力は、スパッタ法によって異なるが、ＤＣ（直流）スパッタ法の場合は、例えば１０〜１０００Ｗ、好ましくは１００〜３００Ｗであり、ＲＦ（高周波）スパッタ法の場合は、例えば１０〜１０００Ｗ、好ましくは５０〜２５０Ｗである。
ＲＦ（高周波）スパッタ法の場合の電源周波数は、例えば、５０Ｈｚ〜５０ＭＨｚ、好ましくは、１０ｋ〜２０ＭＨｚである。
【００６２】
スパッタ時のキャリアーガスとしては、スパッタ法によって異なるが、例えば、酸素、ヘリウム、アルゴン、キセノン、クリプトンが挙げられる。好ましくは、アルゴンと酸素の混合ガスである。アルゴンと酸素の混合ガスを使用する場合、アルゴン：酸素の流量比は、例えば、Ａｒ：Ｏ２＝１００〜８０：０〜２０、好ましくは、９９．５〜９０：０．５〜１０である。
【００６３】
得られた非晶質酸化物薄膜の膜厚は、成膜時間やスパッタ法によっても異なるが、例えば、５〜３００ｎｍ、好ましくは、１０〜９０ｎｍである。
【００６４】
半導体膜が非晶質であり、非局在準位のエネルギー幅（Ｅ０）が１４ｍｅＶ以下であることが好ましい。半導体膜の非局在準位のエネルギー幅（Ｅ０）は１０ｍｅＶ以下がより好ましく、８ｍｅＶ以下がさらに好ましく、６ｍｅＶ以下が特に好ましい。
非局在準位のエネルギー幅（Ｅ０）が１４ｍｅＶより大きいと、半導体膜をトランジスタの活性層として用いた場合、移動度が低下したり、閾値やＳ値が大きくなりすぎるおそれがある。半導体膜の非局在準位のエネルギー幅（Ｅ０）が大きいことは、非晶質膜の近距離秩序性が悪いことを反映しているものと考えられる。
【００６５】
半導体膜が非晶質であり、酸化インジウムのビックスバイト構造の稜共有構造の少なくとも一部を維持していることが好ましい。酸化インジウムのビックスバイト構造の稜共有構造の少なくとも一部を維持していることは、ＳＰｒｉｎｇ−８等の高輝度のシンクロトロン放射等を用いたＸ線吸収分光法によって求めた動径分布関数（ＲＤＦ）により、Ｉｎ−Ｏ−Ｉｎの距離を表すピークが２箇所（頂点共有と稜共有）あることで確認できる。
Ｘ線吸収分光法による測定では、立ち上がりから数百ｅＶも高いエネルギーのところまで広がったＸ線吸収広域微細構造（ＥＸＡＦＳ）を示す。ＥＸＡＦＳは励起された原子の周囲の原子による電子の後方散乱によって引き起こされる。飛び出していく電子波と後方散乱された波との干渉効果が起こる。干渉は電子状態の波長と周囲の原子へ行き来する光路長に依存する。ＥＸＡＦＳをフーリエ変換することで動径分布関数（ＲＤＦ）が得られる。
【００６６】
熱履歴は、８０〜２６０℃が好ましく、９０〜２５５℃がより好ましく、１００〜２５０℃がさらに好ましい。８０℃より低いと熱安定性や耐熱性が低下したり、移動度が低くなったり、Ｓ値が大きくなったり、閾値電圧が高くなるおそれがある。２６０℃より高いと耐熱性のない基板が使用できなかったり、熱処理用の設備費用がかかるおそれがある。１８０℃以下はＰＥＮ等の樹脂基板が利用できるため特に好ましい。熱処理時間は通常１〜２４０分である。
熱履歴は、不活性ガス中等酸素分圧が１０−３Ｐａ以下の環境下で行うか、あるいは半導体層を保護層で覆った後に行うことが好ましい。上記条件下で行うと再現性のよい効果が得られる。
【００６７】
半導体層を形成した後に８０〜２６０℃で熱処理し、さらに半導体の保護層を形成した後に、８０〜２６０℃で熱処理すると特に好ましい。前記のようにすると半導体特性が改善することに加え再現性及び均一性が向上し、半導体膜の成膜条件に対する依存性も小さくなる。
【００６８】
非晶質半導体膜を電界効果型トランジスタに使用するとき、非晶質半導体膜のバンドギャップは、２．８〜４．８ｅＶが好ましい。２．０ｅＶより小さいと可視光を吸収し電界効果型トランジスタが誤動作するおそれがある。５．０ｅＶより大きいと電界効果型トランジスタが機能しなくなるおそれがある。
【００６９】
半導体層は、熱活性型を示す非縮退半導体であることが好ましい。縮退半導体であるとキャリアが多すぎてオフ電流・ゲートリーク電流が増加したり、閾値が負になりノーマリーオンとなるおそれがある。
【００７０】
半導体膜の表面粗さ（ＲＭＳ）は、１ｎｍ以下が好ましく、０．６ｎｍ以下がさらに好ましく、０．３ｎｍ以下が特に好ましい。１ｎｍより大きいと、移動度が低下するおそれがある。
【００７１】
４．薄膜トランジスタ
本発明の酸化物半導体又は非晶質半導体膜は、薄膜トランジスタに用いることができる。具体的には、本発明の薄膜トランジスタは、基板上に、ゲート電極と、ゲート絶縁膜と、半導体層と、ソース電極と、ドレイン電極を有し、ソース電極とドレイン電極が、半導体層を介して接続してあり、ゲート電極と半導体層の間にゲート絶縁膜があり、半導体層が本発明の酸化物半導体又は非晶質半導体膜である。
【００７２】
電界効果トランジスタは、移動度は、１ｃｍ２／Ｖｓ以上が好ましく、３ｃｍ２／Ｖｓ以上がより好ましく、８ｃｍ２／Ｖｓ以上が特に好ましい。１ｃｍ２／Ｖｓより小さいとスイッチング速度が遅くなり大画面高精細のディスプレイに用いることができないおそれがある。
【００７３】
オンオフ比は、１０６以上が好ましく、１０７以上がより好ましく、１０８以上が特に好ましい。
オフ電流は、２ｐＡ以下が好ましく、１ｐＡ以下がより好ましい。オフ電流が２ｐＡより大きいとゲートリーク電流は１ｐＡ以下が好ましい。
閾値電圧は、通常０〜１０Ｖ、０〜４Ｖが好ましく、０〜３Ｖがより好ましい、０〜２Ｖが特に好ましい。０より小さいとノーマリーオンとなりオフ時に電圧をかける必要になり消費電力が大きくなるおそれがある。１０Ｖより大きいと駆動電圧が大きくなり消費電力が大きくなったり、高い移動度が必要となるおそれがある。
【００７４】
オフ状態から、ゲート電圧を増加させるとオフ状態からオン状態にかけてドレイン電流が急峻に立ち上がる。この急峻さをＳ値（Ｓｗｉｎｇ  Ｆａｃｔｏｒ）とする。下記の式に定義されるように、ドレイン電流が１桁（１０倍）上昇するときのゲート電圧の増分をＳ値とする。
Ｓ値＝ｄＶｇ／ｄｌｏｇ（Ｉｄｓ）
Ｓ値が小さいほど急峻な立ち上がりとなる（「薄膜トランジスタ技術のすべて」、鵜飼育弘著、２００７年刊、工業調査会）。
Ｓ値が大きいと、オンからオフに切り替える際に高いゲート電圧をかける必要があり、消費電力が大きくなるおそれがある。
３μＡの直流電圧６０℃１００時間加えた前後の閾値電圧のシフト量は１．０Ｖ以下が好ましく、０．５Ｖ以下がより好ましい。１Ｖより大きいと有機ＥＬディスプレイのトランジスタとして利用した場合、画質が変化してしまうおそれがある。
【００７５】
また、伝達曲線でゲート電圧を昇降させた場合のヒステリシスが小さい方が好ましい。
【００７６】
トランジスタの構造は、トップゲート型、ボトムゲート型等公知の構造を制限無く利用することができる。また、トップゲート型の場合、半導体層は保護層で保護されていることが好ましい。
【００７７】
ゲート絶縁膜を形成する材料にも特に制限はない。本発明の効果を失わない範囲で一般に用いられているものを任意に選択できる。例えば、ＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３，Ｔａ２Ｏ５，ＴｉＯ２，ＭｇＯ，ＺｒＯ２，ＣｅＯ２，Ｋ２Ｏ，Ｌｉ２Ｏ，Ｎａ２Ｏ，Ｒｂ２Ｏ，Ｓｃ２Ｏ３，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３，ＰｂＴｉ３，ＢａＴａ２Ｏ６，ＳｒＴｉＯ３，ＡｌＮ等の酸化物を用いることができる。これらのなかでも、ＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３を用いるのが好ましく、より好ましくはＳｉＯ２，ＳｉＮｘ，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３であり、特に好ましくはＹ２Ｏ３である。これらの酸化物の酸素数は、必ずしも化学量論比と一致していなくともよい（例えば、ＳｉＯ２でもＳｉＯｘでもよい）。
このようなゲート絶縁膜は、異なる２層以上の絶縁膜を積層した構造でもよい。また、ゲート絶縁膜は、結晶質、多結晶質、非晶質のいずれであってもよいが、工業的に製造しやすい多結晶質か、非晶質であるのが好ましい。
【００７８】
電界効果トランジスタは、半導体の保護層があることが好ましい。半導体の保護層が無いと、真空中や低圧下で半導体の表面層の酸素が脱離し、オフ電流が高くなったり、閾値電圧が負になるおそれがある。また、大気下でも湿度等周囲の影響を受け、閾値電圧等のトランジスタ特性のばらつきが大きくなるおそれがある。
半導体の保護層を形成する材料にも特に制限はない。本発明の効果を失わない範囲で一般に用いられているものを任意に選択できる。例えば、ＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３，Ｔａ２Ｏ５，ＴｉＯ２，ＭｇＯ，ＺｒＯ２，ＣｅＯ２，Ｋ２Ｏ，Ｌｉ２Ｏ，Ｎａ２Ｏ，Ｒｂ２Ｏ，Ｓｃ２Ｏ３，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３，ＰｂＴｉ３，ＢａＴａ２Ｏ６，ＳｒＴｉＯ３，ＡｌＮ等の酸化物を用いることができる。これらのなかでも、ＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３を用いるのが好ましく、より好ましくはＳｉＯ２，ＳｉＮｘ，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３であり、特に好ましくはＳｉＯ２，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３等の酸化物である。これらの酸化物の酸素数は、必ずしも化学量論比と一致していなくともよい（例えば、ＳｉＯ２でもＳｉＯｘでもよい）。
このような保護膜は、異なる２層以上の絶縁膜を積層した構造でもよい。
また、保護層は、結晶質、多結晶質、非晶質のいずれであってもよいが、工業的に製造しやすい多結晶質か、非晶質であるのが好ましい。しかし、保護層が非晶質であることが特に好ましい。非晶質膜でないと界面の平滑性が悪く移動度が低下したり、閾値電圧やＳ値が大きくなりすぎるおそれがある。
保護層は酸化物でないと半導体中の酸素が保護層側に移動し、オフ電流が高くなったり、閾値電圧が負になりノーマリーオフを示すおそれがある。
また、エッチングストッパー層を保護膜としてもよい。
【００７９】
尚、保護膜形成後に７０〜２６０℃の熱履歴（熱処理）を受けると界面の酸素欠損によるリーク電流が低減できることが期待でき好ましい。熱履歴（熱処理）は、９０〜２５５℃が好ましく、１００〜２５０℃が特に好ましい。
【００８０】
電界効果トランジスタは、半導体層を遮光する構造を持つことが好ましい。半導体層を遮光する構造（遮光層）を持っていないと、光があたった場合にキャリア電子が励起されオフ電流が高くなるおそれがある。遮光層は、３００〜８００ｎｍに吸収を持つ薄膜であってもよい。遮光層は半導体層の上部、下部どちらかでも構わないが、上部下部ともにある方が好ましい。また、遮光層はゲート絶縁膜やブラックマトリックス等と兼用されていても構わない。片側だけだと遮光層が無い側から光が照射されないよう構造上工夫する必要がある。また、ゲート電極等が遮光層として機能していてもよい。
【００８１】
ゲート電極、ソ−ス電極、ドレイン電極の各電極を形成する材料に特に制限はなく、本発明の効果を失わない範囲で一般に用いられているものを任意に選択することができる。例えば、インジウム錫酸化物（ＩＴＯ），インジウム亜鉛酸化物，ＺｎＯ，ＳｎＯ２等の透明電極や、Ａｌ，Ａｇ，Ｃｒ，Ｎｉ，Ｍｏ，Ａｕ，Ｔｉ，Ｔａ等の金属電極、又はこれらを含む合金の金属電極を用いることができる。また、それらを２層以上積層して接触抵抗を低減したり、界面強度を向上させることが好ましい。また、ソ−ス電極、ドレイン電極の接触抵抗を低減させるため半導体の電極との界面をプラズマ処理、オゾン処理等で抵抗を調整してもよい。
【００８２】
ＴＦＴのチャンネル幅Ｗとチャンネル長Ｌの比Ｗ／Ｌは、通常０．１〜１００、好ましくは１〜２０、特に好ましくは２〜８である。Ｗ／Ｌが１００を越えると漏れ電流が増えたり、ｏｎ−ｏｆｆ比が低下したりするおそれがある。０．１より小さいと電界効果移動度が低下したり、ピンチオフが不明瞭になったりするおそれがある。
さらに、チャンネル長Ｌは通常０．１〜１０００μｍ、好ましくは１〜１００μｍ、さらに好ましくは２〜１０μｍである。０．１μｍ以下は工業的に製造が難しくまた漏れ電流が大きくなるおそれがある、１０００μｍ以上では素子が大きくなりすぎて好ましくない。
半導体層の膜厚は、通常０．５〜５００ｎｍ、好ましくは１〜１５０ｎｍ、より好ましくは３〜８０ｎｍ、特に好ましくは１０〜６０ｎｍである。０．５ｎｍより薄いと工業的に均一に成膜することが難しい。一方、５００ｎｍより厚いと成膜時間が長くなり工業的に採用できない。また、３〜８０ｎｍの範囲内にあると、移動度やオンオフ比等ＴＦＴ特性が特に良好である。
【００８３】
薄膜トランジスタは、本発明のスパッタリングターゲットを用いて半導体層を成膜する工程、半導体層に保護層を設ける工程、及び保護層を設けた後に前記半導体層に７０〜３５０℃の熱履歴を与える工程を含む方法により製造できる。
【００８４】
本発明のスパッタリングターゲットからは、非晶質膜であり、電子密度が十分に低減された膜を得ることができる。従って、この酸化物膜を半導体層として利用した場合、安定性が高く、バイアスストレスによるＶｔｈシフトが抑えられ、半導体としての作動も安定したものになる。
ここで、Ｖｔｈとは、ゲート電圧（ドレイン電圧）をかけた場合にドレイン電流が立ち上がる際の電圧をいう。また、Ｖｔｈシフトとは、ゲート電圧（ドレイン電圧）をかけた際に起きるＶｔｈの変動をいう。Ｖｔｈシフトが小さければ、半導体としての作動が安定しているといえる。
【実施例】
【００８５】
［実施例１］
（１）スパッタリングターゲットの製造
原料として、酸化インジウム、酸化錫、酸化イットリビウムの粉末を、原子比〔Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｙｂ）〕が０．７０、原子比〔Ｓｎ／（Ｉｎ＋Ｓｎ＋Ｙｂ）〕が０．２０、原子比〔Ｙｂ／（Ｉｎ＋Ｓｎ＋Ｙｂ）〕が０．１０となるように混合した。これを湿式ボールミルに供給し、混合粉砕して原料微粉末を得た。
得られた原料微粉末を造粒した後、プレス成形して、これを焼成炉に入れ、１，５００℃、１２時間の条件で焼成して、焼結体を得た。焼結体を加工後、無酸素銅製バッキングプレートにインジウム半田で接着して、直径１０ｃｍ、厚さ５ｍｍのターゲットとした。
【００８６】
得られたターゲットについて、バルク抵抗、相対密度を測定した。外観は、ターゲットから４０ｃｍ離れた位置から肉眼で観察して、以下の基準により評価した。
◎：色むらや斑点が全く見あたらないもの
○：色むらや斑点がほとんど見あたらないもの
△：色むらや斑点がやや目立つもの
×：色むらや斑点が目立つもの
【００８７】
その結果：ターゲットのバルク抵抗は３ｍΩｃｍ、相対密度は９８％であった。また、色むらが無く外観の均一性の高いターゲットが得られた（外観評価：◎）。
【００８８】
（２）成膜
上記（１）で得られたスパッタリングターゲットを、ＤＣスパッタ法の一つであるＤＣマグネトロンスパッタリング法の成膜装置に装着し、ガラス基板（コーニング１７３７）上に透明導電膜を成膜した。
スパッタ条件は、基板温度；２５℃、到達圧力；１×１０−６Ｐａ、雰囲気ガス；Ａｒ９５％及び酸素５％、スパッタ圧力（全圧）；４×１０−１Ｐａ、投入電力１００Ｗ、Ｓ−Ｔ距離９０ｍｍであった。
【００８９】
この結果、ガラス基板上に、膜厚が５０ｎｍの酸化物薄膜が形成された。
得られた膜組成をＩＣＰ法で分析したところ、原子比〔Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｙｂ）〕が０．７０、原子比〔Ｓｎ／（Ｉｎ＋Ｓｎ＋Ｙｂ）〕が０．２０、原子比〔Ｙｂ／（Ｉｎ＋Ｓｎ＋Ｙｂ）〕が０．１０であった。
【００９０】
（３）薄膜の熱処理
さらに、この得られた半導体膜を、大気下２５０℃で１時間の熱処理を行った。
熱処理後の透明半導体薄膜のキャリア濃度、及びホール移動度をホール測定装置により測定した。その結果、ｎ型を示し、キャリア濃度は１×１０１７ｃｍ−３、ホール移動度は１０ｃｍ２／Ｖｓであった。Ｘ線回折測定（ＸＲＤ）で確認したところ薄膜は非晶質であった。
【００９１】
測定装置及びその測定条件は下記のとおりであった。
（ｉ）ホール測定装置と測定条件
ホール測定装置：東陽テクニカ製：Ｒｅｓｉ  Ｔｅｓｔ８３１０
測定条件］：室温（２５℃）、０．５［Ｔ］、１０−４〜１０−１２Ａ、ＡＣ磁場ホール測定
【００９２】
（ii）Ｘ線回折測定（ＸＲＤ）装置と測定条件
装置：（株）リガク製Ｕｌｔｉｍａ−ＩＩＩ
Ｘ線：Ｃｕ−Ｋα線（波長１．５４０６Å、グラファイトモノクロメータにて単色化）
２θ−θ反射法、連続スキャン（１．０°／分）
サンプリング間隔：０．０２°
スリット  ＤＳ、ＳＳ：２／３°、ＲＳ：０．６ｍｍ
【００９３】
ＡＭＦにより測定した表面粗さはＲＭＳ０．２ｎｍであった。また光学的に求めたバンドギャップは３．１ｅＶであった。さらに、７７〜３００Ｋの範囲で測定温度を変化させホール効果を測定すると熱活性型を示し、半導体膜は非縮退半導体であることが確認できた。
また、温度を変化させホール効果を用い測定したキャリア濃度と活性化エネルギーの関係から非局在準位のエネルギー幅（Ｅ０）は６ｍｅＶ以下であった。
さらに、Ｘ線散乱測定によって求めた動径分布関数（ＲＤＦ）により、Ｉｎ−Ｉｎを表すピークが０．３５ｎｍ付近に観測され、酸化インジウムのビックスバイト構造の稜共有構造が残っていることが確認できた。原子間距離が０．３０から０．３６ｎｍの間のＲＤＦの最大値をＡ、原子間距離が０．３６から０．４２の間のＲＤＦの最大値をＢとした場合のＡ／Ｂは、１．３であった。Ｘ線吸収分光法によって求めたＩｎ−Ｉｎの平均結合距離が０．３１７ｎｍであった。
【００９４】
（４）トランジスタの作製
＜ＥＳ型＞
図１に示す薄膜トランジスタを作製した。
無アルカリガラス基板１０上に、ＲＦスパッタリングでＭｏゲートメタルを２００ｎｍ積層した後、ウェットエッチングでパターニングして、ゲート電極１１を形成した。
その後、ＰＥＣＶＤでゲート絶縁膜１２としてＳｉＯｘを積層した。
次に、（１）で得られたターゲットを用い（２）の条件で薄膜を成膜（５０ｎｍ）し、その後ウェットエッチングでパターニングし、チャンネル層（半導体層）１３を形成した。
次に、ＰＥＣＶＤで第一の保護膜（エッチングストッパー）１４としてＳｉＯｘを積層、その後ドライエッチングでパターニングした。
次に、ＲＦマグネトロンスパッタリング及びウェットエッチングを用い、Ｍｏからなるソース／ドレイン電極１５を形成し、次に、ＰＥＣＶＤで第二の保護膜１６としてＳｉＯｘを積層した。その後（３）の条件で熱処理を加え、Ｗ＝５０μｍ、Ｌ＝１０μｍのボトムゲート型の薄膜トランジスタを得た。
【００９５】
薄膜トランジスタを以下のように評価した。
（ｉ）オンオフ比、オフ電流、Ｓ値、閾値（Ｖｔｈ）
得られたトランジスタを室温・乾燥窒素雰囲気中・遮光環境下で２４時間以上保管した。その後、半導体パラメーターアナライザー（ケースレー４２００）を用い室温・乾燥窒素雰囲気中・遮光環境下で移動度（μ）、オンオフ比、オフ電流、Ｓ値、閾値（Ｖｔｈ）を測定した。結果を表１に示す。
【００９６】
（ii）ヒステリシス
半導体パラメーターアナライザーを用い、昇電圧時の伝達曲線（Ｉ−Ｖ特性）と降電圧時の伝達曲線（Ｉ−Ｖ特性）を測定し、昇降時の電圧の差をΔＶｇとした。ΔＶｇの最大値が０．５Ｖ以下であるものを○「少ない」、０．５〜３Ｖであるものを△「ある」、３Ｖ以上であるものを×「大きい」とした。
図６Ａ，Ｂに伝達曲線でゲート電圧を昇降させたときのヒステリシスを示す。図６Ａはヒステリシスが少ない例、図６Ｂはヒステリシスがある例を示す。
【００９７】
（iii）トラジスタの安定性
・閾値電圧のシフト
ストレス条件として、ゲート電圧１５Ｖで１０μＡの直流電圧５０℃１００時間加え、ストレスをかける前後のＶｔｈを比較し閾値電圧のシフト量（ΔＶｔｈ）とした。
【００９８】
・耐酸性
（２）と同じ条件で、ガラス基板上に２００ｎｍ厚の半導体膜を形成し、熱処理した。これをリン酸系エッチング液（ＰＡＮ）にてエッチングし、２５℃でのエッチング速度を測定した。評価は下記のようにした。
◎：２００ｎｍ／分未満
○：２００〜５００ｎｍ／分
△：５００〜１０００ｎｍ／分
×：１０００ｎｍ／分以上
【００９９】
・耐湿性
作製したトランジスタを、８５℃、８５％ＲＨにて、２０００時間耐湿試験を実施した。試験前後の抵抗を測定し、下記のように分類した。試験前の抵抗値÷試験後の抵抗値、試験後の抵抗値÷試験前の抵抗値の大きい方を変化率とした。
◎：変化率２倍未満
○：変化率２〜５倍変化
△：変化率５〜１００倍変化
×：変化率１００倍以上変化
【０１００】
・耐熱性
作製したトランジスタを、３００℃、２時間耐熱試験を実施した。試験後にＴＦＴ駆動をしたものを○、ＴＦＴ駆動を示さなかったものを×とした。
【０１０１】
（iv）ターゲット組成の再現性
酸素を除く元素中のＳｎ量あるいは元素Ｘの量を、ターゲットと半導体膜で比較した。
ターゲット組成の再現性（％）＝（半導体膜の酸素を除く元素中のＳｎ量あるいは元素Ｘの量）÷（ターゲットの酸素を除く元素中のＳｎ量あるいは元素Ｘの量））×１００
【０１０２】
（ｖ）大面積均一性
３００×３００ｍｍ以上のガラス基板上に、インライン式スパッタ装置を用いＴＦＴを作製した。同一基板内のＶｇ＝５Ｖにおけるオン電流の最大値と最小値の比（最大値／最小値）を測定した。
その結果、ＴＦＴ特性の均一性の良い方から順に４段階で評価した。
◎：１．０５以内
○：１．１０以内
△：１．２０以内
×：１．２０より大
【０１０３】
（vi）再現性
連続２０バッチ分における第１バッチと第２０バッチの移動度の比（第１バッチ／第２０バッチ）を測定した。
その結果、ＴＦＴ特性の再現性の良い方から順に４段階で評価した。
◎：１．０５以内
○：１．１０以内
△：１．２０以内
×：１．２０より大
【０１０４】
［実施例２］
図２に示すＢＣＨ（バックチャンネルエッチ）型トランジスタを作製した他は、実施例１と同様にトランジスタを作製・評価した。
【０１０５】
＜ＢＣＨ型＞
無アルカリガラス基板２０上に、ＲＦスパッタリングでＭｏゲートメタルを２００ｎｍ積層した後、ウェットエッチングでパターニングしてゲート電極２１を形成した。
その後、ＰＥＣＶＤでゲート絶縁膜２２としてＳｉＯｘを積層した。
次に、（１）で得られたターゲットを用い（２）の条件で薄膜を成膜（５０ｎｍ）し、その後ウェットエッチングでパターニングしてチャンネル層（半導体層）２３を形成した。
次に、ＲＦマグネトロンスパッタリング及びウェットエッチングを用い、Ｍｏからなるソース／ドレイン電極２４（Ｗ＝５０μｍ、Ｌ＝１０μｍ）を形成した。
次に、ＰＥＣＶＤで第一の保護膜２５及び第二の保護膜２６としてＳｉＯｘを積層、その後ドライエッチングによりコンタクトホールを形成し、配線とコンタクトをとった。
得られた薄膜トランジスタを（３）の条件で熱処理を加え、ボトムゲート型の薄膜トランジスタを得た。
【０１０６】
［実施例３］
図３に示すコプラナー型のトランジスタを作製した他は、実施例１と同様にトランジスタを作製・評価した。
【０１０７】
＜コプラナー型＞
図３は、電界効果型トランジスタ（（ボトムゲート）コプラナー型）の製造方法を示す工程図である。
まず無アルカリガラス基板３０上にゲート電極３１を形成し（図３（Ａ））、ゲート電極３１を覆うようにしてＳｉＯｘからなるゲート絶縁膜３２をＰＥＣＶＤで成膜した。ゲート絶縁膜３２上に、（１）で得られたターゲットを用い（２）の条件で半導体層３３（チャンネル層）を成膜した。その後、ＰＥＣＶＤにてＳｉＯｘからなる保護膜３４を成膜した後、レジスト３５を積層した（図３（Ｂ））。この積層体について、ゲート電極をフォトマスクとして、支持基板３０側からの露光及びレジスト除去を行い、レジスト３５を所望の形状にパターニングした（図３（Ｃ）、図３（Ｄ）及び図３（Ｅ））。レジスト３５をパターニングした積層体の保護膜３４をエッチングし保護膜３４を所望形状にパターニングした後、パターニングしたレジスト３５を除去した（図３（Ｆ））。パターン化した保護膜３４を半導体層３３上に有する積層体について、ＰＥＣＶＤで第二の保護膜３６としてＳｉＮｘ：Ｈを積層しながら半導体層の一部の抵抗を減少させ、半導体層３３にチャンネル部位３３ａ及びソース部位・ドレイン部位３３ｂを形成した（図３（Ｇ））。保護層３６にドライエッチングによりコンタクトホールを形成し、ソース・ドレイン電極３７を形成して、電界効果型トランジスタとした（図３（Ｈ））。ゲート電極３１は半導体層の遮光層となっている。
【０１０８】
［実施例４］
図４に示すトップゲート型のトランジスタを作製し評価した。
基板４０上にＰＥＣＶＤにより第一の保護膜４１と第二の保護膜４２を形成した。第一の保護膜４１としてＳｉＯｘ、第二の保護膜４２としてＳｉＮｘを用いた。スパッタリングによる成膜とフォトリソグラフィによりソース／ドレイン電極４３を形成し、その間隙及びこれら電極の一部を覆うように、（１）で得られたターゲットを用いスパッタリングによる成膜とフォトリソグラフィ（２）の条件で半導体層４４を設けた。半導体層４４の上方に
スパッタリングによる成膜とフォトリソグラフィによりゲート絶縁膜４５を介してゲート電極４６を形成した。
【０１０９】
［実施例５］
ボトムゲート型のトランジスタを作製した他は、実施例１と同様にトランジスタを作製・評価した。
【０１１０】
＜ＢＣＨ型＞
熱酸化膜（１００ｎｍ）付きシリコン基板上に、（１）で得られたターゲットを用い（２）の条件で薄膜を成膜（５０ｎｍ）し、その後ウェットエッチングでパターニングしてゲート電極を形成した。
次に、ＲＦマグネトロンスパッタリング及びウェットエッチングを用い、Ｍｏからなるソース／ドレイン電極（Ｗ＝５０μｍ、Ｌ＝１０μｍ）を形成した。
次に、ＲＦマグネトロンスパッタリングで第一の保護膜としてＳｉＯｘ（２００ｎｍ）、第二の保護膜としてＳｉＮｘを積層（２００ｎｍ）、その後ドライエッチングによりコンタクトホールを形成し、配線とコンタクトをとった。
得られた薄膜トランジスタを（３）の条件で熱処理を加え、ボトムゲート型の薄膜トランジスタを得た。
【０１１１】
［実施例６〜３８、比較例１〜９］
成膜方式・条件、組成、トランジスタ作製条件を表１〜５のように変えた以外は、実施例１と同様にターゲット及び薄膜トランジスタを作製、評価した。
【０１１２】
【表１】
2010045263.tif 000002
【表２】
2010045263.tif 000003
【表３】
2010045263.tif 000004
【表４】
2010045263.tif 000005
【表５】
2010045263.tif 000006
【０１１３】
評価例１
＜光電流の効果＞
実施例１〜３の素子に、ガラス基板側から蛍光灯の光を当てながら光電流の有無を確認した。実施例１，２は光電流が確認されたが、実施例３は確認できなかった。実施例３の構造が基板側からの光に対して遮光効果があることが確認できた。
【０１１４】
評価例２
＜保護膜及び保護膜作製後の熱処理（熱履歴）の効果＞
表１〜５の実施例１、３７、３８、及び比較例２〜５の大面積均一性、再現性、オフ電流、Ｖｔｈのデータから、保護膜及び保護膜作製後の熱処理（熱履歴）の効果が確認できた。
【０１１５】
評価例３
＜第三成分添加効果の確認＞
実施例１のターゲット及び実施例１と同様に作製したＩＴＯ（Ｉｎ２Ｏ３−ＳｎＯ２）ターゲットを用い、ＲＦマグネトロンスパッタリング法により成膜直後のキャリア密度がほぼ同一となるように成膜時の酸素分圧を調整し、膜厚２００ｎｍの薄膜を作製した。実施例１と同じホール測定装置により、キャリア密度の経時変化を確認した。結果を図５に示す。
さらに、実施例１４，１８，２２，３０で形成した膜についても、２４時間経過後のキャリア密度を測定し、その結果を図５に合わせて示す。
第三成分（Ｙｂ，Ｄｙ，Ｓｍ，Ｃｅ，Ｚｒ）の添加により、キャリア密度の経時変化が少なくなることが確認できた。
【産業上の利用可能性】
【０１１６】
本発明の酸化物半導体は、スパッタリングターゲットとして使用できる。本発明のスパッタリングターゲットから形成される薄膜は、ＴＦＴ等の半導体デバイスの半導体膜として使用できる。このような半導体デバイスは、液晶ディスプレイ、有機エレクトロルミネッセンスディスプレイ、及び無機エレクトロルミネッセンスディスプレイ等のディスプレイに使用できる。
【図面の簡単な説明】
【０１１７】
【図１】実施例１で作製したＥＳ型薄膜トランジスタの断面図である。
【図２】実施例２で作製したＢＣＨ型薄膜トランジスタの断面図である。
【図３】実施例３で作製したコプラナー型薄膜トランジスタの製造方法の工程図である。
【図４】実施例４で作製したトップゲート型薄膜トランジスタの製造方法の工程図である。
【図５】実施例１，１４，１８，２２，３０で製造した膜のキャリア密度の経時変化を示すグラフである。
【図６Ａ】伝達曲線でゲート電圧を昇降させたときのヒステリシスが少ない例のグラフである。
【図６Ｂ】伝達曲線でゲート電圧を昇降させたときのヒステリシスが大きい例のグラフである。
【符号の説明】
【０１１８】
１０，２０，３０，４０  基板
１１，２１，３１，４６  ゲート電極
１２，２２，３２，４５  ゲート絶縁膜
１３，２３  チャンネル層（半導体層）
１４，１６，２５，２６，３４，３６，４１，４２  保護膜
１５，２４，３７，４３  ソース／ドレイン電極
３３，４４  半導体層
３５  レジスト
【図１】
2010045263.tif 000007
【図２】
2010045263.tif 000008
【図３】
2010045263.tif 000009
【図４】
2010045263.tif 000010
【図５】
2010045263.tif 000011
【図６Ａ】
2010045263.tif 000012
【図６Ｂ】
2010045263.tif 000013