(57)【要約】【課題】安定した発振と広い周波数可変範囲を得ることが可能な電圧制御発振器を提供する。【解決手段】振動子Ｘに並列に接続された増幅回路Ａと、増幅回路Ａの入力側及び出力側に接続され且つ印加する制御電圧Ｖcontにより容量値が変化する可変容量素子ＣLと、振動子Ｘと増幅回路Ａの出力側との間に接続され且つ印加する制御電圧Ｖcontにより抵抗値が変化する可変抵抗素子ＲVと、可変容量素子ＣL及び可変抵抗素子ＲVへ制御電圧Ｖcontを同時に印加する制御電圧印加手段２を備え、可変容量素子ＣL及び可変抵抗素子ＲVへ制御電圧Ｖcontを同時に印加して、制御電圧Ｖcontを印加することにより生じる可変容量素子ＣLの容量値の変化による負性抵抗の変化分と可変抵抗素子ＲVの抵抗値の変化による負性抵抗の変化分を相殺し、制御電圧Ｖcontの変化により発生する負性抵抗の変化を抑制する。【選択図】図１
2010118967.tif 000002
【特許請求の範囲】
【請求項１】
振動子に並列に接続された増幅回路と、当該増幅回路の入力側に接続され且つ印加する制御電圧により容量値が変化する可変容量素子、及び前記増幅回路の出力側に接続され且つ印加する前記制御電圧により容量値が変化する可変容量素子のうち少なくとも一方と、前記振動子と前記増幅回路の出力側との間に接続され且つ印加する前記制御電圧により抵抗値が変化する可変抵抗素子と、前記可変容量素子及び前記可変抵抗素子へ前記制御電圧を同時に印加する制御電圧印加手段と、を備えることを特徴とする電圧制御発振器。
【請求項２】
前記制御電圧印加手段と前記可変抵抗素子との間に接続され且つ前記可変抵抗素子へ印加する可変抵抗素子側制御電圧のレベル及びゲインのうち少なくとも一方を、前記可変容量素子へ印加する可変容量素子側制御電圧と異なる値に変換する制御電圧変換手段を備え、
前記制御電圧変換手段は、前記容量値の変化による負性抵抗の変化分と前記抵抗値の変化による負性抵抗の変化分とを相殺するように、前記可変抵抗素子側制御電圧のレベル及びゲインのうち少なくとも一方を変換することを特徴とする請求項１に記載した電圧制御発振器。
【請求項３】
前記可変容量素子及び前記可変抵抗素子を、前記制御電圧の印加によるチャネルの変化分が同一または略同一のＭＯＳトランジスタで形成することを特徴とする請求項１または２に記載した電圧制御発振器。
【請求項４】
前記可変容量素子及び前記可変抵抗素子を、一つの前記ＭＯＳトランジスタを共用して形成することを特徴とする請求項１または２に記載した電圧制御発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御電圧の変化により発生する負性抵抗の変化を抑制する電圧制御発振器に関する。
【背景技術】
【０００２】
従来から、水晶振動子等の圧電振動子（振動子）を用いる発振器としては、図７中に示す構成の電圧制御発振器１がある。なお、図７は、従来の電圧制御発振器１の構成を示す図である。
図７中に示すように、この電圧制御発振器１は、増幅回路Ａと、二つの可変容量素子ＣLと、抵抗素子Ｒ1とを備えている。
増幅回路Ａは、反転増幅回路を用いて形成し、振動子Ｘに並列に接続されている
各可変容量素子ＣLは、それぞれ、増幅回路Ａの入力側及び出力側に接続されており、印加する制御電圧Ｖcontにより容量値が変化する。
【０００３】
抵抗素子Ｒ1は、振動子Ｘと増幅回路Ａの出力側との間に接続されている。
振動子Ｘは水晶振動子であり、図８中に示す等価回路を有する。なお、図８は、振動子Ｘの等価回路の構成を示す図である。
このような電圧制御発振器１においては、振動子Ｘが発振する発振周波数を制御するために、各可変容量素子ＣLに印加する制御電圧Ｖcontを変化させることにより、各可変容量素子ＣLの容量値を変化させて、発振周波数を変化させている。
発振周波数の変化は、発振周波数を「Ｆ」とすると、以下の式（１）で表される。
【０００４】
【数１】
2010118967.tif 000003
【０００５】
なお、上記の式（１）は、以下の式（２）を満足していることを前提とする。
【０００６】
【数２】
2010118967.tif 000004
【０００７】
上記のような電圧制御発振器１では、発振開始の条件として、振動子Ｘの等価抵抗を「Ｒ」とし、電圧制御発振器１を形成する回路の負性抵抗（以下、「負性抵抗」と記載する）を「−Ｒ」とした場合に、等価抵抗Ｒよりも負性抵抗−Ｒの絶対値が大きい（｜−Ｒ｜＞Ｒ）必要がある。
負性抵抗−Ｒは、増幅回路Ａのゲインを「Ａ」とすると、以下の式（３）で表される。
【０００８】
【数３】
2010118967.tif 000005
【０００９】
なお、上記の式（３）は、以下の式（４）を満足していることを前提とする。
【００１０】
【数４】
2010118967.tif 000006
【００１１】
以上により、発振周波数を変化させるために各可変容量素子ＣLの容量値を変化させると、負性抵抗が変化する。
可変容量素子ＣLの容量値及び抵抗素子Ｒ1の抵抗値と負性抵抗との関係は、以下の式（５）で表される。
【００１２】
【数５】
2010118967.tif 000007
【００１３】
なお、上記の式（５）は、以下の式（６）を満足していることを前提とする。
【００１４】
【数６】
2010118967.tif 000008
【００１５】
上記の式（５）で示されるように、可変容量素子ＣLの容量値が増加するにつれて、負性抵抗の絶対値が減少する。同様に、抵抗素子Ｒ1として抵抗値の高い部品を選択した場合等、抵抗素子Ｒ1の抵抗値が増加するにつれて、負性抵抗の絶対値が減少する。
一方、可変容量素子ＣLの容量値が減少するにつれて、負性抵抗の絶対値が増加する。同様に、抵抗素子Ｒ1として抵抗値の低い部品を選択した場合等、抵抗素子Ｒ1の抵抗値が減少するにつれて、負性抵抗の絶対値が増加する。
一般的に、負性抵抗の絶対値は、安定した発振を可能とするために、振動子Ｘの等価抵抗の五倍以上に設定（｜−Ｒ｜≧５Ｒ）する場合が多い。
【００１６】
しかしながら、可変容量素子ＣLの容量値が大きく、負性抵抗が最低値である状態で負性抵抗の絶対値を設定すると、負性抵抗が最低値である状態から可変容量素子ＣLの容量値が減少した場合に、負性抵抗の絶対値が過大なものとなる。
負性抵抗の絶対値が過大なものとなると、副共振点で発振するなど、異常発振が生じるという問題が発生するおそれがある。一方、負性抵抗の絶対値が小さすぎると、発振が生じないという問題や、発振が停止するという問題が発生するおそれがある。
【００１７】
したがって、可変容量素子ＣLの容量値を変化させることが可能な可変範囲が制限されてしまい、安定した発振と周波数可変範囲との関係が、トレードオフの関係となるという問題が発生するおそれがある。
この問題に対し、例えば、特許文献１から３に記載されている発明が提案されている。
特許文献１に記載の発明は、振動子に、増幅器と二つの分割容量を含む発振用増幅部を直列に接続し、発振用増幅部が含む二つの分割容量のうち少なくとも一方を、可変容量素子（可変容量ダイオード）により形成する。これにより、負性抵抗を制御電圧と共に変化させ、負性抵抗の絶対値を常に振動子の実効抵抗より大きい値として、発振停止を防止する。
【００１８】
特許文献２に記載の発明は、振動子と直列に接続する可変容量素子に、抵抗素子と容量素子とを直列に接続したものを、並列に挿入する。これにより、振動子の発振位相条件を変化させ、従来よりも大きな周波数可変範囲を得る。
特許文献３に記載の発明は、振動子の発振動作を検出する検出回路を備え、振動子の発振動作が初期状態である発振開始を検出すると、負性抵抗を低下させる。これにより、良好な発振起動性を維持するために必要な負性抵抗を得て、発振周波数の変化幅を大きくする。
【特許文献１】特開平１０−５６３３０号公報
【特許文献２】特開２００２−１６５１４４号公報
【特許文献３】特開２００２−３４４２４２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
しかしながら、特許文献１及び２に記載の発明では、共に、部品点数が増加するため、コストが増加するという問題が発生するおそれがある。また、部品点数の増加により、制御が複雑化するため、回路及び各素子の定数がばらつき等の影響を受け易くなり、安定した発振を得ることが困難となるという問題が発生するおそれがある。
また、特許文献３に記載の発明では、発振開始前の負性抵抗の絶対値が大きいため、副共振点で発振するなど、異常発振が生じるという問題が発生するおそれがある。さらに、発振開始を検出して負性抵抗を低下させることにより、発振の停止が生じるという問題が発生するおそれがある。また、発振開始後に、検出回路が負性抵抗を低下させて、発振停止、検出回路が負性抵抗を増加させ、発振開始と、発振、停止状態を繰り返す恐れもある。
本発明は、上記のような問題点に着目してなされたもので、制御電圧を変化させて発振周波数を変化させた状態において、安定した発振と広い周波数可変範囲を得ることが可能な電圧制御発振器を提供することを課題とする。
【課題を解決するための手段】
【００２０】
上記課題を解決するために、本発明のうち、請求項１に記載した発明は、振動子に並列に接続された増幅回路と、当該増幅回路の入力側に接続され且つ印加する制御電圧により容量値が変化する可変容量素子、及び前記増幅回路の出力側に接続され且つ印加する前記制御電圧により容量値が変化する可変容量素子のうち少なくとも一方と、前記振動子と前記増幅回路の出力側との間に接続され且つ印加する前記制御電圧により抵抗値が変化する可変抵抗素子と、前記可変容量素子及び前記可変抵抗素子へ前記制御電圧を同時に印加する制御電圧印加手段と、を備えることを特徴とするものである。
【００２１】
本発明によると、制御電圧印加手段により、印加する制御電圧により容量値が変化する可変容量素子と、印加する制御電圧により抵抗値が変化する可変抵抗素子へ、制御電圧を同時に印加する。
このため、制御電圧を印加することにより生じる、可変容量素子の容量値の変化による負性抵抗の変化分と可変抵抗素子の抵抗値の変化による負性抵抗の変化分とを、相殺することが可能となり、制御電圧の変化により発生する負性抵抗の変化を抑制することが可能となる。これは、可変容量素子と可変抵抗素子との関係が、同じ値の制御電圧を可変容量素子及び可変抵抗素子へ印加した場合に、可変容量素子の容量値の変化による負性抵抗の変化分の増減と、可変抵抗素子の抵抗値の変化による負性抵抗の変化分の増減が反対となる関係である場合に該当する。
【００２２】
次に、請求項２に記載した発明は、請求項１に記載した発明であって、前記制御電圧印加手段と前記可変抵抗素子との間に接続され且つ前記可変抵抗素子へ印加する可変抵抗素子側制御電圧のレベル及びゲインのうち少なくとも一方を、前記可変容量素子へ印加する可変容量素子側制御電圧と異なる値に変換する制御電圧変換手段を備え、
前記制御電圧変換手段は、前記容量値の変化による負性抵抗の変化分と前記抵抗値の変化による負性抵抗の変化分とを相殺するように、前記可変抵抗素子側制御電圧のレベル及びゲインのうち少なくとも一方を変換することを特徴とするものである。
【００２３】
本発明によると、制御電圧変換手段により、制御電圧の印加による容量値の変化による負性抵抗の変化分と抵抗値の変化による負性抵抗の変化分とを相殺するように、可変抵抗素子側制御電圧のレベル及びゲインのうち少なくとも一方を、可変容量素子側制御電圧と異なる値に変換する。
このため、制御電圧を印加することにより生じる、可変容量素子の容量値の変化による負性抵抗の変化分と可変抵抗素子の抵抗値の変化による負性抵抗の変化分とを、より効率的に相殺することが可能となり、制御電圧の変化により発生する負性抵抗の変化を、より効率的に抑制することが可能となる。
【００２４】
次に、請求項３に記載した発明は、請求項１または２に記載した発明であって、前記可変容量素子及び前記可変抵抗素子を、前記制御電圧の印加によるチャネルの変化分が同一または略同一のＭＯＳトランジスタで形成することを特徴とするものである。
本発明によると、可変容量素子及び可変抵抗素子を、制御電圧の印加によるチャネルの変化分が同一または略同一のＭＯＳトランジスタで形成する。
このため、制御電圧の印加による、可変容量素子の容量値の変化特性と可変抵抗素子の抵抗値の変化特性が同一または略同一となり、可変容量素子及び可変抵抗素子へ印加する制御電圧を共通化することが可能となる。
【００２５】
次に、請求項４に記載した発明は、請求項１または２に記載した発明であって、前記可変容量素子及び前記可変抵抗素子を、一つの前記ＭＯＳトランジスタを共用して形成することを特徴とするものである。
本発明によると、可変容量素子及び可変抵抗素子を、一つのＭＯＳトランジスタを共用して形成する。
このため、一つのＭＯＳトランジスタが、可変容量素子と可変抵抗素子とを形成するため、可変容量素子と可変抵抗素子とのマッチングが悪化するという問題が発生せず、可変容量素子及び可変抵抗素子の動作を安定させることが可能となる。
【発明の効果】
【００２６】
本発明によれば、可変容量素子及び可変抵抗素子へ制御電圧を同時に印加することにより、制御電圧を印加することによる、可変容量素子の容量値の変化による負性抵抗の変化分と可変抵抗素子の抵抗値の変化による負性抵抗の変化分とを、相殺することが可能となる。このため、部品点数の増加を抑制するとともに、制御電圧の変化により発生する負性抵抗の変化を抑制することが可能となり、安定した発振と広い周波数可変範囲を得ることが可能となる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の実施形態について、図面を参照しつつ説明する。
（第一実施形態）
まず、本発明の第一実施形態（以下、「本実施形態」と記載する）について、図面を参照しつつ説明する。
（構成）
まず、図１を参照して、本実施形態の構成を説明する。なお、上述した従来の電圧制御発振器と同様の構成については、同一符号を付して説明する。
図１は、本実施形態の電圧制御発振器１の構成を示す図である。
図１中に示すように、この電圧制御発振器１は、増幅回路Ａと、二つの可変容量素子ＣLと、可変抵抗素子ＲVと、制御電圧印加手段２と、制御電圧変換手段４とを備えている。
増幅回路Ａは、振動子Ｘに並列に接続されている。
また、増幅回路Ａは、例えば、反転増幅回路を用いて形成されている。なお、本実施形態では、増幅回路Ａを、反転増幅回路を用いて形成した場合を例に挙げて説明する。
【００２８】
振動子Ｘは、二箇所の接続端子６を介して増幅回路Ａに接続されている。
また、振動子Ｘは、例えば、水晶振動子等の圧電振動子を用いて形成されている。なお、本実施形態では、振動子Ｘを、水晶振動子を用いて形成した場合を例に挙げて説明する。
各可変容量素子ＣLは、それぞれ、増幅回路Ａの入力側及び出力側に接続されている。
また、各可変容量素子ＣLは、例えば、ＭＯＳトランジスタ型容量を用いて形成されている。なお、本実施形態では、各可変容量素子ＣLを、ＭＯＳトランジスタ型容量を用いて形成した場合を例に挙げて説明する。
【００２９】
また、各可変容量素子ＣLは、制御電圧印加手段２が印加する制御電圧Ｖcontにより、その容量値が変化する。具体的には、制御電圧Ｖcontの電圧値が増加するにつれて容量値が増加し、制御電圧Ｖcontの電圧値が減少するにつれて容量値が減少する。
可変抵抗素子ＲVは、振動子Ｘと増幅回路Ａの出力側との間に接続されている。
また、可変抵抗素子ＲVは、例えば、ＭＯＳトランジスタを用いて形成されている。なお、本実施形態では、可変抵抗素子ＲVを、ＭＯＳトランジスタを用いて形成した場合を例に挙げて説明する。
【００３０】
また、可変抵抗素子ＲVは、制御電圧印加手段２が印加する制御電圧Ｖcontにより、その抵抗値が変化する。具体的には、制御電圧Ｖcontの電圧値が増加するにつれて抵抗値が減少し、制御電圧Ｖcontの電圧値が減少するにつれて抵抗値が増加する。
なお、本実施形態では、各可変容量素子ＣL及び可変抵抗素子ＲVを選択する際に、各可変容量素子ＣLと可変抵抗素子ＲVとの関係が、同じ値の制御電圧Ｖcontを各可変容量素子ＣL及び可変抵抗素子ＲVへ印加した場合に、各可変容量素子ＣLの容量値の変化による負性抵抗の変化分の増減と、可変抵抗素子ＲVの抵抗値の変化による負性抵抗の変化分の増減が反対となる関係となる部品を選択する。
【００３１】
制御電圧印加手段２は、各可変容量素子ＣL及び可変抵抗素子ＲVへ、制御電圧Ｖcontを同時に印加する。
制御電圧印加手段２が各可変容量素子ＣLへ印加する制御電圧Ｖcontは、振動子Ｘが発振する発振周波数を、所望の周波数へ制御するために必要な値とする。この値は、振動子Ｘ及び各可変容量素子ＣLに固有の特性に依存した値であり、予め設定する。なお、図１中及び以降の説明では、各可変容量素子ＣLへ印加する制御電圧Ｖcontを、「可変容量素子側制御電圧ＣＶcont」と記載して、可変抵抗素子ＲVへ印加する制御電圧Ｖcontと区別する。
【００３２】
制御電圧変換手段４は、制御電圧印加手段２と可変抵抗素子ＲVとの間に接続されている。
また、制御電圧変換手段４は、例えば、バッファーを用いて形成されている。なお、本実施形態では、制御電圧変換手段４を、バッファーを用いて形成した場合を例に挙げて説明する。
また、制御電圧変換手段４は、可変抵抗素子ＲVへ印加する制御電圧Ｖcontのレベル及びゲインのうち少なくとも一方を、可変容量素子側制御電圧ＣＶcontと異なる値に変換する。なお、図１中及び以降の説明では、制御電圧変換手段４が変換して可変抵抗素子ＲVへ印加する制御電圧Ｖcontを、「可変抵抗素子側制御電圧ＲＶcont」と記載して、上述した可変容量素子側制御電圧ＣＶcontと区別する。
【００３３】
具体的には、制御電圧変換手段４は、可変容量素子側制御電圧ＣＶcontを印加した各可変容量素子ＣLの容量値の変化による負性抵抗の変化分と、可変抵抗素子側制御電圧ＲＶcontを印加した可変抵抗素子ＲVの抵抗値の変化による負性抵抗の変化分とを相殺するように、可変抵抗素子側制御電圧ＲＶcontのレベル及びゲインのうち少なくとも一方を変換する。
【００３４】
ここで、可変容量素子側制御電圧ＣＶcontは、上述したように、振動子Ｘ及び各可変容量素子ＣLに固有の特性に依存した値であり、予め設定する。このため、可変抵抗素子側制御電圧ＲＶcontのレベル及びゲインのうち少なくとも一方を変換する際には、予め設定した可変容量素子側制御電圧ＣＶcontに応じて変換する。したがって、制御電圧変換手段４による、可変抵抗素子側制御電圧ＲＶcontのレベル及びゲインのうち少なくとも一方の変換度合いは、予め設定した固有値となる。
【００３５】
（動作）
次に、図１を参照しつつ、上記の構成を備えた電圧制御発振器１の動作について説明する。
電圧制御発振器１の作動時には、制御電圧印加手段２が、各可変容量素子ＣL及び可変抵抗素子ＲVへ、制御電圧Ｖcontを同時に印加する。具体的には、制御電圧印加手段２は、各可変容量素子ＣL及び制御電圧変換手段４へ、同じ値の制御電圧Ｖcontを、同時に印加する。
【００３６】
以下、制御電圧Ｖcont（可変容量素子側制御電圧ＣＶcont）を印加した各可変容量素子ＣLに関する動作を説明する。
制御電圧印加手段２が各可変容量素子ＣLへ印加する可変容量素子側制御電圧ＣＶcontは、振動子Ｘが発振する共振周波数を、所望の周波数とするために、発振周波数を所望の周波数へ制御するために必要な値に設定した電圧である。
したがって、可変容量素子側制御電圧ＣＶcontを各可変容量素子ＣLへ印加すると、各可変容量素子ＣLの容量値が変化して、振動子Ｘが発振する発振周波数が、所望の周波数となる。
【００３７】
次に、制御電圧Ｖcontを印加した制御電圧変換手段４に関する動作を説明する。
制御電圧変換手段４は、制御電圧印加手段２が印加する制御電圧Ｖcontを変換し、この変換した可変抵抗素子側制御電圧ＲＶcontを、可変抵抗素子ＲVへ印加する。具体的には、各可変容量素子ＣLの容量値の変化による負性抵抗の変化分と可変抵抗素子ＲVの抵抗値の変化による負性抵抗の変化分とを相殺するように、可変抵抗素子側制御電圧ＲＶcontのレベル及びゲインのうち少なくとも一方を変換する。
【００３８】
ここで、各可変容量素子ＣLの容量値は、可変容量素子側制御電圧ＣＶcontの電圧値が増加するにつれて増加し、可変容量素子側制御電圧ＣＶcontの電圧値が減少するにつれて減少する。
一方、可変抵抗素子ＲVの抵抗値は、可変抵抗素子側制御電圧ＲＶcontの電圧値が増加するにつれて減少し、可変抵抗素子側制御電圧ＲＶcontの電圧値が減少するにつれて増加する。
したがって、可変抵抗素子側制御電圧ＲＶcontを可変抵抗素子ＲVへ印加すると、可変抵抗素子ＲVの抵抗値が変化して、各可変容量素子ＣLの容量値の変化による負性抵抗の変化分と可変抵抗素子ＲVの抵抗値の変化による負性抵抗の変化分が相殺され、負性抵抗の変化が抑制される。
【００３９】
具体的には、制御電圧Ｖcontが増加し、可変容量素子側制御電圧ＣＶcontの電圧値が増加すると、各可変容量素子ＣLの容量値が増加して、負性抵抗が減少する。一方、制御電圧Ｖcontが増加し、可変抵抗素子側制御電圧ＲＶcontの電圧値が増加すると、可変抵抗素子ＲVの抵抗値が減少して、負性抵抗が増加する。これにより、各可変容量素子ＣLの容量値の増加による負性抵抗の減少分と、可変抵抗素子ＲVの抵抗値の減少による負性抵抗の増加分が相殺され、負性抵抗の変化が抑制される。
【００４０】
また、制御電圧変換手段４が、各可変容量素子ＣLの容量値の変化による負性抵抗の変化分と可変抵抗素子ＲVの抵抗値の変化による負性抵抗の変化分とを相殺するように、可変抵抗素子側制御電圧ＲＶcontのレベル及びゲインのうち少なくとも一方を変換し、この変換した可変抵抗素子側制御電圧ＲＶcontを、可変抵抗素子ＲVへ印加する。これにより、可変容量素子ＣLの容量値の変化による負性抵抗の変化分と可変抵抗素子ＲVの抵抗値の変化による負性抵抗の変化分が、より効率的に相殺され、負性抵抗の変化が、より効率的に抑制される。
【００４１】
（第一実施形態の効果）
以下、本実施形態の効果を列挙する。
（１）本実施形態の電圧制御発振器１では、制御電圧印加手段２により、印加する制御電圧Ｖcontにより容量値が変化する可変容量素子ＣLと、印加する制御電圧Ｖcontにより抵抗値が変化する可変抵抗素子ＲVへ、制御電圧Ｖcontを同時に印加する。
このため、制御電圧Ｖcontを印加することにより生じる、可変容量素子ＣLの容量値の変化による負性抵抗の変化分と可変抵抗素子ＲVの抵抗値の変化による負性抵抗の変化分とを相殺することが可能となり、制御電圧Ｖcontの変化により発生する負性抵抗の変化を抑制することが可能となる。
その結果、新たな部品を追加することなく、制御電圧Ｖcontの変化により発生する負性抵抗の変化を抑制することが可能となる。これにより、部品点数の増加を抑制して、コスト増加を抑制することが可能となるとともに、安定した発振と広い周波数可変範囲を得ることが可能となる。
【００４２】
（２）本実施形態の電圧制御発振器１では、制御電圧変換手段４により、制御電圧Ｖcontの印加による容量値の変化による負性抵抗の変化分と抵抗値の変化による負性抵抗の変化分とを相殺するように、可変抵抗素子側制御電圧ＲＶcontのレベル及びゲインのうち少なくとも一方を、可変容量素子側制御電圧ＣＶcontと異なる値に変換する。
このため、可変容量素子側制御電圧ＣＶcontを印加することにより生じる可変容量素子の容量値の変化による負性抵抗の変化分と、可変抵抗素子側制御電圧ＲＶcontを印加することにより生じる可変抵抗素子の抵抗値の変化による負性抵抗の変化分とを、より効率的に相殺することが可能となる。
その結果、制御電圧変換手段４を備えていない構成の電圧制御発振器１と比較して、制御電圧Ｖcontの変化により発生する負性抵抗の変化を、より効率的に抑制することが可能となる。
【００４３】
（応用例）
以下、本実施形態の応用例を列挙する。
（１）本実施形態の電圧制御発振器１では、制御電圧変換手段４を備える構成としたが、これに限定するものではなく、制御電圧変換手段４を備えていない構成としてもよい。
（２）本実施形態の電圧制御発振器１では、増幅回路Ａのみが、振動子Ｘに並列に接続されている構成としたが、これに限定するものではない。すなわち、例えば、図２中に示すように、増幅回路Ａを、動作点を決定するための抵抗素子ＲOを備える構成とし、増幅回路Ａ及び抵抗素子ＲOが、振動子Ｘに並列に接続されている構成としてもよい。なお、図２は、本実施形態の変形例を示す図である。
【００４４】
（第二実施形態）
次に、本発明の第二実施形態（以下、「本実施形態」と記載する）について、図面を参照しつつ説明する。
（構成）
まず、図３を参照して、本実施形態の構成を説明する。なお、上述した第一実施形態のものと同様の構成については、詳細な説明を省略する。
図３は、本実施形態の電圧制御発振器１の構成を示す図である。
図３中に示すように、本実施形態の電圧制御発振器１は、各可変容量素子ＣL及び可変抵抗素子ＲVが、共に、ＭＯＳトランジスタで形成されている点と、制御電圧変換手段を備えていない点を除き、上述した第一実施形態のものと同様の構成を有する。なお、図３中では、各可変容量素子ＣLを形成しているＭＯＳトランジスタを「ＭＯＳＣ」と記載し、可変抵抗素子ＲVを形成しているＭＯＳトランジスタを「ＭＯＳＲ」と記載する。
【００４５】
各可変容量素子ＣLを形成しているＭＯＳトランジスタと、可変抵抗素子ＲVを形成しているＭＯＳトランジスタは、制御電圧Ｖcontの印加によるチャネルの変化分が同一または略同一のＭＯＳトランジスタとする。
各可変容量素子ＣLを形成しているＭＯＳトランジスタは、共に、ソースとドレインを短絡(ショート)させて形成されている。
また、各可変容量素子ＣLを形成しているＭＯＳトランジスタは、制御電圧Ｖcontの印加によりチャネルが形成され、このチャネルの変化分に応じて容量値が変化する。具体的には、チャネルが増加するにつれて容量値が増加し、チャネルが減少するにつれて容量値が減少する。
【００４６】
可変抵抗素子ＲVを形成しているＭＯＳトランジスタは、その抵抗値が最低となった状態で、このＭＯＳトランジスタを流れる電圧を制御するための抵抗素子Ｒ2を備えている。これにより、可変抵抗素子ＲVを形成しているＭＯＳトランジスタと抵抗素子Ｒ2は、振動子Ｘと増幅回路Ａの出力側との間に、並列に接続されている。
また、可変抵抗素子ＲVを形成しているＭＯＳトランジスタは、制御電圧Ｖcontの印加によりチャネルが形成され、このチャネルの変化分に応じて抵抗値が変化する。具体的には、チャネルが増加するにつれて抵抗値が減少し、チャネルが減少するにつれて抵抗値が増加する。
その他の構成は、上述した第一実施形態と同様である。
【００４７】
（動作）
次に、図３を参照しつつ、上記の構成を備えた電圧制御発振器１の動作について説明する。なお、以下の説明では、上述した第一実施形態と異なる点を中心に記載する。
電圧制御発振器１の作動時には、制御電圧印加手段２が、各可変容量素子ＣL及び可変抵抗素子ＲVへ、同じ値の制御電圧Ｖcontを同時に印加する。
制御電圧Ｖcontを各可変容量素子ＣLへ印加すると、各可変容量素子ＣLの容量値が変化して、振動子Ｘが発振する発振周波数が、所望の周波数となる。
ここで、各可変容量素子ＣLを形成しているＭＯＳトランジスタは、制御電圧Ｖcontの印加によりチャネルが形成されるにつれて容量値が増加し、チャネルが減少するにつれて容量値が減少する。
【００４８】
一方、可変抵抗素子ＲVを形成しているＭＯＳトランジスタは、制御電圧Ｖcontの印加により形成されるチャネルが増加するにつれて抵抗値が減少し、チャネルが減少するにつれて抵抗値が増加する。
したがって、同じ値の制御電圧Ｖcontを各可変容量素子ＣL及び可変抵抗素子ＲVへ同時に印加すると、各可変容量素子ＣLの容量値の変化による負性抵抗の変化分と可変抵抗素子ＲVの抵抗値の変化による負性抵抗の変化分が相殺され、負性抵抗の変化が抑制される。
【００４９】
具体的には、制御電圧Ｖcontが増加し、制御電圧Ｖcontの印加により形成されるチャネルが増加すると、各可変容量素子ＣLの容量値が増加して、負性抵抗が減少する。一方、制御電圧Ｖcontが増加し、制御電圧Ｖcontの印加により形成されるチャネルが増加すると、可変抵抗素子ＲVの抵抗値が減少して、負性抵抗が増加する。これにより、各可変容量素子ＣLの容量値の増加による負性抵抗の減少分と、可変抵抗素子ＲVの抵抗値の減少による負性抵抗の増加分が相殺され、負性抵抗の変化が抑制される。
【００５０】
ここで、本実施形態では、各可変容量素子ＣL及び可変抵抗素子ＲVを、制御電圧Ｖcontの印加によるチャネルの変化分が同一または略同一のＭＯＳトランジスタで形成する。
これにより、制御電圧Ｖcontの印加による、可変容量素子ＣLの容量値の変化特性と可変抵抗素子ＲVの抵抗値の変化特性は、同一または略同一となるため、制御電圧Ｖcontを共通化することが可能となる。
その他の動作は、上述した第一実施形態と同様である。
【００５１】
（第二実施形態の効果）
以下、本実施形態の効果を記載する。
（１）本実施形態の電圧制御発振器１では、可変容量素子ＣL及び可変抵抗素子ＲVを、制御電圧Ｖcontの印加によるチャネルの変化分が同一または略同一のＭＯＳトランジスタで形成する。
このため、制御電圧Ｖcontの印加による、可変容量素子ＣLの容量値の変化特性と可変抵抗素子ＲVの抵抗値の変化特性が同一または略同一となり、可変容量素子ＣL及び可変抵抗素子ＲVへ印加する制御電圧を共通化することが可能となる。
その結果、制御電圧Ｖcontを、振動子Ｘが発振する発振周波数を、所望の周波数へ制御するために必要な値とするとともに、負性抵抗を抑制することが可能な値に設定することが容易となる。
【００５２】
（応用例）
以下、本実施形態の応用例を記載する。
（１）本実施形態の電圧制御発振器１では、可変容量素子ＣLを形成しているＭＯＳトランジスタ（ＭＯＳＣ）を、ソースとドレインを短絡させて形成しているが、これに限定するものではない。すなわち、例えば、図４中に示すように、可変容量素子ＣLを形成しているＭＯＳトランジスタ（ＭＯＳＣ）を、ソースとドレインを短絡させずに、ソースとドレインとのどちらかを開放した状態で形成してもよい。なお、図４は、本実施形態の変形例を示す図である。
【００５３】
（第三実施形態）
次に、本発明の第三実施形態（以下、「本実施形態」と記載する）について、図面を参照しつつ説明する。
（構成）
まず、図５を参照して、本実施形態の構成を説明する。なお、上述した第一実施形態のものと同様の構成については、詳細な説明を省略する。
図５は、本実施形態の電圧制御発振器１の構成を示す図である。
図５中に示すように、本実施形態の電圧制御発振器１は、上述した第二実施形態における二つの可変容量素子のうち一方と可変抵抗素子とを、一つのＭＯＳトランジスタを共用して形成する点と、制御電圧変換手段を備えていない点を除き、上述した第一実施形態のものと同様の構成を有する。
【００５４】
なお、図５中では、二つの可変容量素子のうち一方と可変抵抗素子とを形成しているＭＯＳトランジスタを「ＭＯＳＲＣ」と記載し、二つの可変容量素子のうち他方を形成しているＭＯＳトランジスタを「ＭＯＳＣ」と記載する。また、以降の説明では、一つのＭＯＳトランジスタを共用して形成した、二つの可変容量素子のうち一方と可変抵抗素子を共用する素子を、「共用素子Ｅ1」と記載する。同様に、二つの可変容量素子のうち他方の素子を、「単一素子Ｅ2」と記載する。
【００５５】
共用素子Ｅ1を形成しているＭＯＳトランジスタと、単一素子Ｅ2を形成しているＭＯＳトランジスタは、例えば、制御電圧Ｖcontの印加によるチャネルの変化分が同一または略同一のＭＯＳトランジスタとする。
共用素子Ｅ1を形成しているＭＯＳトランジスタは、その抵抗値が最低となった状態で、このＭＯＳトランジスタを流れる電圧を制御するための抵抗素子Ｒ2を備えている。これにより、共用素子Ｅ1を形成しているＭＯＳトランジスタと抵抗素子Ｒ2は、振動子Ｘと増幅回路Ａの出力側との間に、並列に接続されている。
【００５６】
また、共用素子Ｅ1を形成しているＭＯＳトランジスタは、制御電圧Ｖcontの印加によりチャネルが形成され、このチャネルの変化分に応じて容量値及び抵抗値が変化する。具体的には、チャネルが増加するにつれて容量値が増加するとともに抵抗値が減少し、チャネルが減少するにつれて容量値が減少するとともに抵抗値が増加する。
なお、本実施形態では、図５中に示すように、上述した第二実施形態における二つの可変容量素子のうち一方及び可変抵抗素子の全てを、一つのＭＯＳトランジスタを共用して形成する
【００５７】
単一素子Ｅ2を形成しているＭＯＳトランジスタは、ソースとドレインを短絡させて形成する。
また、単一素子Ｅ2を形成しているＭＯＳトランジスタは、制御電圧Ｖcontの印加によりチャネルが形成され、このチャネルの変化分に応じて容量値が変化する。具体的には、チャネルが増加するにつれて容量値が増加し、チャネルが減少するにつれて容量値が減少する。
その他の構成は、上述した第一実施形態と同様である。
【００５８】
（動作）
次に、図５を参照しつつ、上記の構成を備えた電圧制御発振器１の動作について説明する。なお、以下の説明では、上述した第二実施形態と異なる点を中心に記載する。
電圧制御発振器１の作動時には、制御電圧印加手段２が、共用素子Ｅ1及び単一素子Ｅ2へ、同じ値の制御電圧Ｖcontを同時に印加する。
制御電圧Ｖcontを共用素子Ｅ1及び単一素子Ｅ2へ印加すると、共用素子Ｅ1及び単一素子Ｅ2の容量値が変化して、振動子Ｘが発振する発振周波数が、所望の周波数となる。
ここで、共用素子Ｅ1を形成しているＭＯＳトランジスタは、制御電圧Ｖcontの印加により形成されるチャネルが増加するにつれて容量値が増加するとともに抵抗値が減少し、チャネルが減少するにつれて容量値が減少するとともに抵抗値が増加する。
【００５９】
一方、単一素子Ｅ2を形成しているＭＯＳトランジスタは、制御電圧Ｖcontの印加により形成されるチャネルが増加するにつれて容量値が増加し、チャネルが減少するにつれて容量値が減少する。
したがって、同じ値の制御電圧Ｖcontを共用素子Ｅ1及び単一素子Ｅ2へ同時に印加すると、共用素子Ｅ1の容量値及び抵抗値の変化による負性抵抗の変化分と単一素子Ｅ2の容量値の変化による負性抵抗の変化分が相殺され、負性抵抗の変化が抑制される。
【００６０】
これにより、共用素子Ｅ1の容量値及び抵抗値の変化による負性抵抗の変化分と、単一素子Ｅ2の容量値の変化による負性抵抗の変化分が相殺され、負性抵抗の変化が抑制される。
ここで、本実施形態では、上述した第二実施形態における二つの可変容量素子のうち一方と可変抵抗素子とを、一つのＭＯＳトランジスタ（「ＭＯＳＲＣ」）を共用して形成する。
これにより、一つのＭＯＳトランジスタが、可変容量素子と可変抵抗素子とを形成するため、可変容量素子と可変抵抗素子とのマッチングが悪化するという問題が発生せず、可変容量素子及び可変抵抗素子の動作を安定させることが可能となる。
その他の動作は、上述した第一実施形態と同様である。
【００６１】
（第三実施形態の効果）
以下、本実施形態の効果を記載する。
（１）本実施形態の電圧制御発振器１では、可変容量素子及び可変抵抗素子を、一つのＭＯＳトランジスタを共用して形成する。
このため、一つのＭＯＳトランジスタが、可変容量素子と可変抵抗素子とを形成するため、可変容量素子と可変抵抗素子とのマッチングが悪化するという問題が発生せず、可変容量素子及び可変抵抗素子の動作を安定させることが可能となる。
その結果、部品点数を減少させて、コストを低減することが可能となるとともに、安定した発振と広い周波数可変範囲を得ることが可能となる。
【００６２】
（応用例）
以下、本実施形態の応用例を記載する。
（１）本実施形態の電圧制御発振器１では、可変容量素子及び可変抵抗素子の全てを、一つのＭＯＳトランジスタを共用して形成したが、これに限定するものではない。すなわち、例えば、図６中に示すように、可変容量素子ＣL及び可変抵抗素子ＲVの一部を、一つのＭＯＳトランジスタを共用して形成してもよい。なお、図６は、本実施形態の変形例を示す図である。
【図面の簡単な説明】
【００６３】
【図１】本発明の第一実施形態の電圧制御発振器の構成を示す図である。
【図２】本発明の第一実施形態の変形例を示す図である。
【図３】本発明の第二実施形態の電圧制御発振器の構成を示す図である。
【図４】本発明の第二実施形態の変形例を示す図である。
【図５】本発明の第三実施形態の電圧制御発振器の構成を示す図である。
【図６】本発明の第三実施形態の変形例を示す図である。
【図７】従来の電圧制御発振器の構成を示す図である。
【図８】振動子の等価回路の構成を示す図である。
【符号の説明】
【００６４】
１    電圧制御発振器
２    制御電圧印加手段
４    制御電圧変換手段
６    接続端子
Ａ    増幅回路
ＣL  可変容量素子
ＲV  可変抵抗素子
Ｘ    振動子
Ｖcont  制御電圧
ＣＶcont  可変容量素子側制御電圧
ＲＶcont  可変抵抗素子側制御電圧
ＭＯＳＣ  可変容量素子ＣLを形成しているＭＯＳトランジスタ
ＭＯＳＲ  可変抵抗素子ＲVを形成しているＭＯＳトランジスタ
ＭＯＳＲＣ  可変容量素子と可変抵抗素子とを形成しているＭＯＳトランジスタ
Ｅ1  共用素子
Ｅ2  単一素子
ＲO  抵抗素子
Ｒ1  抵抗素子
【図１】
2010118967.tif 000009
【図２】
2010118967.tif 000010
【図３】
2010118967.tif 000011
【図４】
2010118967.tif 000012
【図５】
2010118967.tif 000013
【図６】
2010118967.tif 000014
【図７】
2010118967.tif 000015
【図８】
2010118967.tif 000016