(57)【要約】【課題】所定の振幅範囲でレベルが変化するＰＷＭ信号から振幅範囲の異なるＰＷＭ信号に変換するレベルシフト回路の簡単化を図る。【解決手段】スイッチングアンプはオーディオ信号ＥｓをＰＷＭ信号に変換して出力するパルス幅変調回路１１の後段にシフトレベル回路１２が設けられる。パルス幅変調回路１１はＰＷＭ信号ＰsとＰＷＭ信号Ｐsに対して逆相関係のＰＷＭ信号Ｐs’を出力する出力端子ｏｕｔ１，ｏｕｔ２を有する。シフトレベル回路１２を抵抗Ｒ１、Ｐ型トランジスタＱ１、Ｎ型トランジスタＱ２および抵抗Ｒ２がこの順で直列接続された回路で構成し、この回路の両端を電源電圧＋ＶB，−ＶBが入力される一対の電源端子に接続し、トランジスタＱ１，Ｑ２のベースにパルス幅変調回路１１のｏｕｔ１を接続し、トランジスタＱ１，Ｑ２の接続点ｍにパルス幅変調回路１１のｏｕｔ２を接続する構成とした。【選択図】図１
2010263474.tif 000002
【特許請求の範囲】
【請求項１】
オーディオ信号に基づいて所定の振幅範囲でレベルが変化する第１のＰＷＭ信号と前記第１のＰＷＭ信号に対して逆相関係の第２のＰＷＭ信号を生成するパルス幅変調回路の後段に設けられ、前記所定の振幅範囲の上限値よりも高い第１のレベル値を基準にして所定の範囲でレベルが変化する第１のパルス信号と、前記所定の振幅範囲の下限値よりも低い第２のレベル値を基準にして前記所定の範囲でレベルが変化する第２のパルス信号とを生成するレベルシフト回路であって、
前記第１のレベル値の電圧と前記第２のレベル値の電圧とが入力される一対の電圧入力端子間に、前記所定の範囲に相当するレベル変化を生じさせる回路とＮ型半導体スイッチの第１の直列回路と、Ｐ型半導体スイッチと前記所定の範囲に相当するレベル変化を生じさせる回路の第２の直列回路とを直列に接続した回路を有し、前記Ｎ型半導体スイッチおよび前記Ｐ型半導体スイッチの制御電極に前記パルス幅変調回路から出力される前記第１のＰＷＭ信号が入力され、前記Ｎ型半導体スイッチと前記Ｐ型半導体スイッチとの前記制御電極以外の電極の接続点に前記パルス幅変調回路から出力される前記第２のＰＷＭ信号が入力される、ことを特徴とするレベルシフト回路。
【請求項２】
請求項１に記載のレベルシフト回路と、
前記レベルシフト回路から出力される第１および第２のパルス信号に基づいて、前記所定の振幅範囲の上限値よりも高い第３のレベルと前記所定の振幅範囲の下限値よりも低い第３のレベルとの範囲でレベルが変化するスピーカ駆動用のＰＷＭ信号を生成する出力回路と、を備えたことを特徴とするスイッチングアンプ。
【請求項３】
前記出力回路は、前記第１のレベルの電源電圧と前記第３のレベルの電源電圧が入力される一対の電源端子間に、前記第１のパルス信号によってオン・オフ動作が制御されるＰ型半導体スイッチと前記第２のパルス信号によってオン・オフ動作が制御されるＮ型半導体スイッチとの直列回路が接続され、前記Ｐ型半導体スイッチと前記Ｎ型半導体スイッチの接続点から前記スピーカ駆動用のＰＷＭ信号を出力する回路からなる、請求項２に記載のスイッチングアンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オーディオ信号をＰＷＭ信号に変換し、そのＰＷＭ信号を増幅するスイッチングアンプとそのスイッチングアンプに含まれるレベルシフト回路に関するものである。
【背景技術】
【０００２】
従来、音声信号を増幅する音響機器としてスイッチングアンプが知られている。スイッチングアンプは、音声信号をＰＷＭ信号に変換した後、そのＰＷＭ信号をスピーカの出力レベルに増幅する機器である。
【０００３】
図４は、一般的なスイッチングアンプの構成を示すブロック図である。スイッチングアンプ１００には、パルス幅変調回路１０１、レベルシフト回路１０２、ドライバ１０３および出力回路１０４が含まれている。図５は、スイッチングアンプ１００の各部の出力波形を示す。
【０００４】
パルス幅変調回路１０１は、図５（ａ）に示す入力信号（オーディオ信号）をパルス幅変調し、図５（ｂ）に示すＰＷＭ信号を出力する。なお、図５（ｂ）〜（ｅ）のパルス波形は、時間軸を拡大したものであり、同図（ａ）の時間軸とはスケールが異なっている。
【０００５】
レベルシフト回路１０２は、ＰＷＭ信号Ｐsから当該ＰＷＭ信号Ｐsのレベル変化の範囲と異なるレベル変化の範囲を有する２つのパルス信号を生成する回路である。レベルシフト回路１０２を必要とするのは、後述する出力回路１０４に含まれる２つのスイッチ回路ＳＷ１，ＳＷ２が互いに異なるタイプの半導体スイッチング素子で構成されるとともに、各スイッチ回路ＳＷ１，ＳＷ２をオン・オフ動作させるための駆動電圧の変化範囲がパルス幅変調回路１０１から出力されるＰＷＭ信号Ｐsのレベル変化の範囲と異なるため、スイッチ回路ＳＷ１，ＳＷ２を駆動するためのパルス信号をそれぞれ生成する必要があるからである。
【０００６】
レベルシフト回路１０２に供給される電源電圧を±ＶBの一対の電源電圧であるとし、出力回路１０４における上側のスイッチ回路ＳＷ１に対するパルス信号をハイサイドＰＷＭ信号Ｐs1とし、下側のスイッチ回路ＳＷ２に対するパルス信号をローサイドＰＷＭ信号Ｐs2とすると、レベルシフト回路１０２は、図５（ｃ）に示すように、ＰＷＭ信号Ｐsのレベル変化の範囲Ｖ１〜Ｖ２を＋ＶB〜（＋ＶB−ΔＶ）に変更したハイサイドＰＷＭ信号Ｐs1を生成するとともに、同図（ｄ）に示すように、ＰＷＭ信号Ｐsのレベル変化の範囲Ｖ１〜Ｖ２を（−ＶB＋ΔＶ）〜−ＶBに変更したローサイドＰＷＭ信号Ｐs2を生成する。なお、ハイサイドＰＷＭ信号Ｐs1およびローサイドＰＷＭ信号Ｐs2はＰＷＭ信号Ｐsに対して同期した関係になっている。
【０００７】
ドライバ回路１０３は、レベルシフト回路１０２から出力されるハイサイドＰＷＭ信号Ｐs1およびローサイドＰＷＭ信号Ｐs2に基づいて、出力回路１０４内のスイッチ回路ＳＷ１とスイッチ回路ＳＷ２をオン・オフ動作させるためのドライブ信号を生成する回路である。スイッチ回路ＳＷ１に対するドライブ信号（以下、「ハイサイドドライブ信号」という。）は、ドライバ回路１０３に入力される信号に同期してスイッチ回路ＳＷ１に電圧を印加するパルス信号であり、ハイサイドＰＷＭ信号Ｐs1に対して出力電流量を増幅した信号である。同様に、スイッチ回路ＳＷ２に対するドライブ信号（以下、「ローサイドドライブ信号」という。）はドライバ回路１０３に入力される信号に同期してスイッチ回路ＳＷ２に電圧を印加するパルス信号で、ローサイドＰＷＭ信号Ｐs２に対して出力電流量を増幅した信号である。
【０００８】
従って、スイッチＳＷ１，ＳＷ２を駆動するための電圧パルス信号でみると、ハイサイドドライブ信号の波形はハイサイドＰＷＭ信号Ｐs1の波形（図５（ｃ）参照）と同じであり、ローサイドドライブ信号の波形はローサイドＰＷＭ信号Ｐs2の波形（図５（ｄ）参照）と同じである。
【０００９】
出力回路１０４は、極性の反転した２つの直流電源＋ＶB，−ＶBが入力される一対の電源端子の間に直列に接続された種類の異なる半導体スイッチング素子からなる２つのスイッチ回路ＳＷ１とスイッチ回路ＳＷ２を有し、スイッチ回路ＳＷ１とスイッチ回路ＳＷ２の接続点Ｎから、図５（ｅ）に示すように、パルス幅変調回路１０１で生成されたＰＷＭ信号Ｐsに対してレベル変化の範囲を＋ＶB〜−ＶBの範囲に増幅したＰＷＭ信号Ｐsoutを出力する回路である。例えば、スイッチ回路ＳＷ１にはＰチャネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が用いられ、スイッチ回路ＳＷ２にはＮチャネルＭＯＳＦＥＴが用いられる。出力回路１０４から出力されるＰＷＭ信号Ｐsoutは、ローパスフィルタからなるフィルタ回路１０５によって高周波成分が除去され（アナログのオーディオ信号に戻され）た後、スピーカＳＰに入力され、当該スピーカＳＰから音声出力される。
【００１０】
上述したように、スイッチングアンプでは、パルス幅変調回路１０１の後段にレベルシフト回路１０２を設けてＰＷＭ信号Ｐsのレベル変化の範囲とは異なるレベル変化の範囲を有するハイサイドＰＷＭ信号Ｐs1とローサイドＰＷＭ信号Ｐs2とを生成する必要がある。
【００１１】
図６は、パルス幅変調回路１０１の後段に設けられるレベルシフト回路１０２の具体回路の一例を示す図である。
【００１２】
同図に示すレベルシフト回路１０１は、直流電源＋ＶBが入力される電源端子と極性の反転した直流電源−ＶBが入力される電源端子との間に抵抗Ｒ１、ｎｐｎ型トランジスタＱ１、ｐｎｐ型トランジスタＱ２および抵抗Ｒ２をこの順に直列に接続するとともに、トランジスタＱ１，Ｑ２の接続点ｍにＶm=（Ｖ１＋Ｖ２）／２の電源回路１０２ａを接続し、トランジスタＱ１，Ｑ２の両ベースに抵抗を介してパルス幅変調回路１０１の出力端子ｏｕｔ１から出力されるＰＷＭ信号Ｐsが入力され、トランジスタＱ１およびトランジスタＱ２の各コレクタからそれぞれハイサイドＰＷＭ信号Ｐs1とローサイドＰＷＭ信号Ｐs2が出力される構成となっている。
【００１３】
ＰＷＭ信号ＰsがハイレベルＶ１のとき（図５（ｂ）のＴONの期間参照）は、トランジスタＱ１のベース電圧が当該トランジスタＱ１のベース・エミッタ間の電圧Ｖbe1より大きくなるが、トランジスタＱ２のベース電圧は当該トランジスタＱ２のベース・エミッタ間の電圧Ｖbe２よりも小さくならないので、トランジスタＱ１，Ｑ２のオン・オフ関係は、（Ｑ１，Ｑ２）＝（ＯＮ，ＯＦＦ）となる。従って、トランジスタＱ１のコレクタ電圧は電源電圧＋ＶBから抵抗Ｒ１の電圧降下分ΔＶだけ低下した電圧（＋ＶB−ΔＶ）となり、トランジスタＱ２のコレクタ電圧は電源電圧−ＶBとなる。
【００１４】
逆に、ＰＷＭ信号ＰsがローレベルＶ２のとき（図５（ｂ）のＴOFFの期間参照）は、トランジスタＱ２のベース電圧がベース・エミッタ間の電圧Ｖbe2より小さくなるが、トランジスタＱ１のベース電圧はベース・エミッタ間の電圧Ｖbe1よりも大きくならないので、トランジスタＱ１，Ｑ２のオン・オフ関係は、（Ｑ１，Ｑ２）＝（ＯFF，ＯＮ）となる。従って、トランジスタＱ１のコレクタ電圧は電源電圧＋ＶBとなり、トランジスタＱ２のコレクタ電圧は電源電圧−ＶBから抵抗Ｒ２の電圧降下分ΔＶだけ上昇した電圧（−ＶB＋ΔＶ）となる。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００９−６５６１２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
図６に示すレベルシフト回路１０２は、ＰＷＭ信号Ｐsのレベル変化の中点電圧（Ｖ１＋Ｖ２）／２を基準レベルとし、ＰＷＭ信号Ｐsのレベルが（基準レベル＋Ｖbe1）以上の範囲にあるか、（基準レベル−Ｖbe2）以下の範囲にあるかによって、トランジスタＱ１，Ｑ２のオン・オフの状態を交互に切り換える構成であるので、例えば、｜＋Ｖbe1｜＝｜−Ｖbe２｜＝Ｖbeとすると、ＰＷＭ信号Ｐsのレベル変化の幅は２Ｖbe以上でなければ、トランジスタＱ１，Ｑ２のオン・オフの状態を正常に切り換えることができなくなるという問題がある。
【００１７】
例えば、Ｖbeを０．６ｖとすると、ＰＷＭ信号Ｐsのレベルの変化幅が１．２ｖよりも大きくなければ、トランジスタＱ１，Ｑ２のオン・オフの状態を正常に切り換えることができなくなる。従って、パルス幅変調回路１０１の駆動電源には、（Ｖ１−Ｖ２）＞１．２ｖの条件を満たさなければならないという制約が掛かることになり、Ｖ１，Ｖ２を低電圧化することができないという問題がある。
【００１８】
また、トランジスタＱ１とトランジスタＱ２との接続点ｍに基準レベルを設定するための電源回路１０２ａを設けているので、この電源回路１０２ａに含まれる抵抗成分ｒや容量成分Ｃの影響を受け、図７に示すように、トランジスタＱ１，Ｑ２のオン・オフの状態が切り換わったときのハイサイドＰＷＭ信号Ｐs1およびローサイドＰＷＭ信号Ｐs2のレベル変化が緩慢になるという問題がある。
【００１９】
すなわち、レベルシフト回路１０２に入力されるＰＷＭ信号Ｐsは、パルスの立上がりおよび立下りのエッジ部分が略直角となる理想的な矩形波となっている。しかし、ハイサイドＰＷＭ信号Ｐs1は、立下がりタイミングにおいて、＋ＶBから（＋ＶB−ΔＶ）に立ち下がるまでに微小時間を要し、図７に示すように、立下り波形が傾斜した波形となる。また、ハイサイドＰＷＭ信号Ｐs1は、立上がりタイミングにおいて、（＋ＶB−ΔＶ）から＋ＶBに立ち上がるまでに微小時間を要し、図７に示すように、立下り波形が傾斜した波形となる。
【００２０】
同様に、ローサイドＰＷＭ信号Ｐs２は、立下がりタイミングにおいて、（−ＶB＋ΔＶ）から−ＶBに立ち下がるまでに微小時間を要し、図７に示すように、立下り波形が傾斜した波形となる。また、ローサイドＰＷＭ信号Ｐs２は、立上がりタイミングにおいて、−ＶBから（−ＶB＋ΔＶ）に立ち上がるまでに微小時間を要し、図７に示すように、立下り波形が傾斜した波形となる。
【００２１】
本発明は、上記の課題に鑑みてなされたものであり、ハイサイドＰＷＭ信号Ｐs1およびローサイドＰＷＭ信号Ｐs2の波形の立上り、立下りの遷移時間を短くすることができるとともに、回路の簡単化を図ることができるレベルシフト回路およびそのレベルシフト回路を備えたスイッチングアンプを提供することを目的とする。
【課題を解決するための手段】
【００２２】
上記課題を解決するため、本発明では、次の技術的手段を講じている。
【００２３】
本発明の第１の側面によって提供されるレベルシフト回路は、オーディオ信号に基づいて所定の振幅範囲でレベルが変化する第１のＰＷＭ信号と前記第１のＰＷＭ信号に対して逆相関係の第２のＰＷＭ信号を生成するパルス幅変調回路の後段に設けられ、前記所定の振幅範囲の上限値よりも高い第１のレベル値を基準にして所定の範囲でレベルが変化する第１のパルス信号と、前記所定の振幅範囲の下限値よりも低い第２のレベル値を基準にして前記所定の範囲でレベルが変化する第２のパルス信号とを生成するレベルシフト回路であって、前記第１のレベル値の電圧と前記第２のレベル値の電圧とが入力される一対の電圧入力端子間に、抵抗とＮ型半導体スイッチの第１の直列回路と、Ｐ型半導体スイッチと抵抗の第２の直列回路とを直列に接続した回路を有し、前記Ｎ型半導体スイッチおよび前記Ｐ型半導体スイッチの制御電極に前記パルス幅変調回路から出力される前記第１のＰＷＭ信号が入力され、前記Ｎ型半導体スイッチと前記Ｐ型半導体スイッチとの前記制御電極以外の電極の接続点に前記パルス幅変調回路から出力される前記第２のＰＷＭ信号が入力されることを特徴とする（請求項１）。
【００２４】
本発明の第２の側面によって提供されるスイッチングアンプは、請求項１に記載のレベルシフト回路と、前記レベルシフト回路から出力される第１および第２のパルス信号に基づいて、前記所定の振幅範囲の上限値よりも高い第３のレベルと前記所定の振幅範囲の下限値よりも低い第３のレベルとの範囲でレベルが変化するスピーカ駆動用のＰＷＭ信号を生成する出力回路とを備えたことを特徴とする（請求項２）。
【００２５】
好ましい実施の形態においては、前記出力回路は、前記第１のレベルの電源電圧と前記第３のレベルの電源電圧が入力される一対の電源端子間に、前記第１のパルス信号によってオン・オフ動作が制御されるＰ型半導体スイッチと前記第２のパルス信号によってオン・オフ動作が制御されるＮ型半導体スイッチとの直列回路が接続され、前記Ｐ型半導体スイッチと前記Ｎ型半導体スイッチの接続点から前記スピーカ駆動用のＰＷＭ信号を出力する回路からなる（請求項３）。
【発明の効果】
【００２６】
本発明によれば、レベルシフト回路を一対の電圧入力端子間に、抵抗とＮ型半導体スイッチの第１の直列回路と、Ｐ型半導体スイッチと抵抗の第２の直列回路とを直列に接続した回路構成とし、Ｎ型半導体スイッチおよびＰ型半導体スイッチの制御電極にパルス幅変調回路から出力されるＰＷＭ信号を入力し、Ｎ型半導体スイッチとＰ型半導体スイッチとの接続点にＰＷＭ信号に対して逆相関係の第２のＰＷＭ信号を入力する構成としたので、ＰＷＭ信号のレベルが変化する振幅範囲をＶ１〜Ｖ２とすると、Ｎ型半導体スイッチおよびＰ型半導体スイッチにはオン・オフさせるための信号として振幅がΔＶｓ＝Ｖ１−Ｖ２のパルス信号が入力されることになる。
【００２７】
従来の構成では、Ｎ型半導体スイッチとＰ型半導体スイッチとの接続点にＶ１〜Ｖ２の中点電圧、すなわち（Ｖ１＋Ｖ２）／２の電圧が入力されるので、例えばＮ型半導体スイッチをオン・オフさせるためのパルス信号の基準レベルに対する電圧はＶ１−（Ｖ１＋Ｖ２）／２−Ｖbeである。一方、本発明によれば、Ｎ型半導体スイッチをオン・オフさせるためのパルス信号の基準レベルに対する電圧がＶ１−Ｖ２−Ｖbeとなる。Ｎ型半導体スイッチの制御電極に電圧Ｖ１が供給されるとき、基準レベルには電圧Ｖ２が供給されるからである。従って、Ｖ１−Ｖ２−Ｖbe＞Ｖ１−（Ｖ１＋Ｖ２）／２−Ｖbeであるので、同一の電圧Ｖ１，Ｖ２に対して、例えばＮ型半導体スイッチをオンオフ動作させるためのパルス信号の基準レベルに対する電圧を大きくすることができる。なお、Ｐ型半導体スイッチについても同様である。その結果、パルス幅変調回路の電源電圧Ｖ１，Ｖ２の低電圧化を図ることができる。
【００２８】
また、従来のように、Ｎ型半導体スイッチとＰ型半導体スイッチとの接続点に中点電圧を供給するための電源回路を必要としないので、その分、レベルシフト回路の構成が簡単になる。また、その電源回路に含まれる容量成分や抵抗成分の影響を受けて第１および第２のパルス信号の立上がり／立下がりが緩やかに変化するということがなく、パルス信号の波形の立上がり、立下がりの遷移時間を短くすることができる。
【００２９】
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【図面の簡単な説明】
【００３０】
【図１】本発明に係るスイッチングアンプの特徴的な構成の部分を示す図である。
【図２】図１に示すレベルシフト回路のＰＷＭ信号の波形とハイサイドＰＷＭ信号およびローサイドＰＷＭ信号の波形との関係を示す図である。
【図３】図１に示すレベルシフト回路に組み合わされるパルス幅変調回路の具体回路の一例を示す図である。
【図４】一般的なスイッチングアンプの構成を示すブロック図図である。
【図５】図４に示すスイッチングアンプのパルス幅変調回路、レベルシフト回路および出力回路の入出力信号の波形の一例を示す図である。
【図６】パルス幅変調回路の後段に設けられるレベルシフト回路の具体回路の一例を示す図である。
【図７】図６に示すレベルシフト回路のＰＷＭ信号の波形とハイサイドＰＷＭ信号およびローサイドＰＷＭ信号の波形との関係を示す図である。
【発明を実施するための形態】
【００３１】
本発明に係るスイッチングアンプは、図６に示す従来のレベルシフト回路１０２において、トランジスタＱ１，Ｑ２の接続点ｍへの電圧Ｖｍの与え方を改良した点に特徴がある。具体的には、パルス幅変調回路からＰＷＭ信号Ｐsと逆相の関係にあるＰＷＭ信号Ｐs’を出力する出力端子を追加し、その出力端子をトランジスタＱ１，Ｑ２の接続点ｍと接続するようにした構成に特徴がある。
【００３２】
図１は、本発明に係るスイッチングアンプの特徴的な構成の部分を示す図で、図６に対応する図である。図１に示すパルス幅変調回路１１とレベルシフト回路１２は、図６に示すパルス幅変調回路１０１とレベルシフト回路１０２にそれぞれ対応している。パルス変調回路１１の構成は、パルス変調回路１０１に対してＰＷＭ信号Ｐsを出力する出力端子ｏｕｔ１の他にＰＷＭ信号Ｐsと逆相の関係にあるＰＷＭ信号Ｐs’を出力する出力端子ｏｕｔ２を有する点が異なり、レベルシフト回路１２の構成は、レベルシフト回路１０２に対して電源回路１０２ａを除いた点が異なり、レベルシフト回路１０２のトランジスタＱ１とトランジスタＱ２の接続点ｍはパルス変調回路１１のＰＷＭ信号Ｐs’の出力端子ｏｕｔ２に接続されている。
【００３３】
図１に示すレベルシフト回路１２によれば、接続点ｍの電圧Ｖｍは固定されておらず、トランジスタＱ１およびトランジスタＱ２のベース電圧の変化に応じて相対的に変化する。パルス変調回路１１の電源電圧をＶ１，Ｖ２とすると、トランジスタＱ１およびトランジスタＱ２のベースには、図５（ｂ）に示すＰＷＭ信号Ｐsが入力され、接続点ｍにはＰＷＭ信号Ｐsと逆相の関係にあるＰＷＭ信号Ｐs’が入力されるから、トランジスタＱ１およびトランジスタＱ２のベース電圧がＶ１のとき、接続点ｍの電圧ＶmはＶ２となり、トランジスタＱ１およびトランジスタＱ２のベース電圧がＶ２のとき、接続点ｍの電圧ＶmはＶ１となる。
【００３４】
すなわち、トランジスタＱ１，Ｑ２のエミッタ（基準レベル）に対するベースの電圧は、ＰＷＭ信号Ｐsのレベルの変化に応じてＶ１−Ｖ２とＶ２−Ｖ１との間で交互に切り換わることになるので、トランジスタＱ１，Ｑ２のベース・エミッタ電圧（導通開始電圧）をＶbeとすると、パルス変調回路１１の電源電圧Ｖ１，Ｖ２は、Ｖ１−Ｖ２≧Ｖbe、Ｖ２−Ｖ１≦−Ｖbeを満たせば、トランジスタＱ１，Ｑ２のオン・オフの状態を正常に切り換えることができる。言い換えると、同一の電圧Ｖ１，Ｖ２であっても、トランジスタＱ１のエミッタ基準のベース電圧を従来よりも大きくすることができ、トランジスタＱ２のエミッタ基準のベース電圧を従来よりも小さくすることができる。従って、従来のスイッチングアンプ１００に比べてパルス変調回路１の電源電圧Ｖ１，Ｖ２の低電圧化を図ることができる。
【００３５】
また、レベルシフト回路１２の接続点ｍには電源回路１０２ａが設けられていないので、従来のレベルシフト回路１０２のように電源回路１０２ａに含まれる抵抗成分ｒや容量成分Ｃ（図６参照）の影響を受けて、トランジスタＱ１，Ｑ２のオン・オフの状態が切り換わったときのハイサイドＰＷＭ信号Ｐs1およびローサイドＰＷＭ信号Ｐs2のレベル変化が緩やかになり遷移時間が長くなるという問題を解決することができる。すなわち、レベルシフト回路１２では、ハイサイドＰＷＭ信号Ｐs1とローサイドＰＷＭ信号Ｐs2の波形は、図２に示すようになる。ハイサイドＰＷＭ信号Ｐs1では、立下がりタイミングｔbにおいて＋ＶBから（＋ＶB−ΔＶ）に急峻に立ち下がり、立上がりタイミングｔａにおいて（＋ＶB−ΔＶ）から＋ＶBに急峻に立ち上がることができる。同様に、ローサイドＰＷＭ信号Ｐs2では、立下がりタイミングｔｂにおいて（−ＶB＋ΔＶ）から−ＶBに急峻に立ち下がり、立上がりタイミングｔａにおいて−ＶBから（−ＶB＋ΔＶ）に急峻に立ち上がることができる。
【００３６】
また、レベルシフト回路１２では、電源回路１０２ａがなくなる分、従来のレベルシフト回路１０２よりも回路を簡単化することができる。
【００３７】
図３は、図１に示すレベルシフト回路１２に組み合わされるパルス幅変調回路１１の具体回路の一例を示す図である。図３におけるレベルシフト回路１２の具体回路の構成は、図１に示すものと同じであるので、説明は省略する。
【００３８】
図３に示すパルス幅変調回路１１は、特開２００７−３２９６９８号公報に記載の差動増幅回路１１１と非安定マルチバイブレータを用いた積分型パルス幅変調回路１１２（以下、単に「変調回路」という。）で構成されている。差動増幅回路１１Ａは、特性の等しい２つのトランジスタＴｒ１，Ｔｒ２のエミッタを抵抗を介して相互に接続し、その接続点にトランジスタＴｒ３を用いた定電流回路１１１ａを接続した構成の周知の差動増幅回路である。一方のトランジスタＴｒ１のベースにオーディオ信号Ｅｓが入力され、他方のトランジスタＴｒ２のベースは接地されている。トランジスタＴｒ１，Ｔｒ２の各コレクタからはトランジスタＴｒ１のベース電圧（Ｅｓ）とトランジスタＴｒ２のベース電圧（０）の差電圧（Ｅｓ−０）を増幅した電圧が出力される。
【００３９】
変調回路１１２は、抵抗からなるバイアス電流源１１２ａと、バイアス電流源１１２ａに接続された差動増幅回路１１２ｂと、差動増幅回路１１２ｂに接続されたパルス発生回路１１２ｃとによって構成されている。差動増幅回路１１２ｂは、エミッタが抵抗を介して接続された一対のトランジスタＴｒ３とトランジスタＴｒ４を有し、トランジスタＴｒ３でベースに入力される差動増幅回路１１１のトランジスタＴｒ１のコレクタ電圧ｅ１が変換コンダクタンスＧｏによってコレクタ電流Ｉ１に変換され、トランジスタＴｒ４でベースに入力される差動増幅回路１１１のトランジスタＴｒ２のコレクタ電圧ｅ２が変換コンダクタンスＧｏによってコレクタ電流Ｉ２に変換される。
【００４０】
なお、変換コンダクタンスＧｏは、トランジスタＴｒ３，Ｔｒ４のエミッタ抵抗をＲｅとすると、Ｇｏ≒１／（２・Ｒｅ）であり、電量Ｉ１，Ｉ２は、バイアス電流源１１２ａから差動増幅回路１１２ｂに供給されるバイアス電流を２ＩBとすると、Ｉ１＝ＩB−Ｇｏ・（ｅ１−ｅ２）、Ｉ２＝ＩB＋Ｇｏ・（ｅ１−ｅ２）である。
【００４１】
パルス発生回路１１２ｃは、電流Ｉ１，Ｉ２によってコンデンサＣ１，Ｃ２をそれぞれ所定の閾値電圧Ｖｔｈまで充電し、その充電時間Ｔ１，Ｔ２をパルス幅とするパルス信号を生成する回路である。トランジスタＴｒ３，Ｔｒ４のコレクタに接続されたダイオードＤ１，Ｄ２および電源Ｖｂからなる回路はコンデンサＣ１，Ｃ２の充電電圧がＶｔｈになると、その蓄積電荷を放電させる回路である。
【００４２】
コンデンサＣ１，Ｃ２が閾値電圧Ｖｔｈまで充電される時間をそれぞれＴ１，Ｔ２とすると、Ｉ１・Ｔ１＝Ｃ・Ｖｔｈ、Ｉ２・Ｔ２＝Ｃ・Ｖｔｈの関係がそれぞれ成立するので、充電時間Ｔ１，Ｔ２は、それぞれＴ１＝Ｃ・Ｖｔｈ／Ｉ１、Ｔ２＝Ｃ・Ｖｔｈ／Ｉ２となる。
【００４３】
コンデンサＣ１，Ｃ２が交互に充放電を繰り返すと、コンデンサＣ１，Ｃ２の充放電に応じてレベルが変化するパルス信号がＮＯＲ回路ＮＯＲ１，ＮＯＲ２からそれぞれ出力される。コンデンサＣ１，Ｃ２は交互に充放電を繰り返すので、ＮＯＲ回路ＮＯＲ１から出力されるパルス信号とＮＯＲ回路ＮＯＲ１から出力されるパルス信号とは互いに位相が逆になっている。従って、ＮＯＲ回路ＮＯＲ１から出力されるパルス信号をＰＷＭ信号Ｐsとすると、ＮＯＲ回路ＮＯＲ２から出力されるパルス信号はＰＷＭ信号Ｐs’となる。
【００４４】
そして、ＰＷＭ信号Ｐsは、抵抗を介してレベルシフト回路１２のトランジスタＱ１，Ｑ２のベースに入力され、ＰＷＭ信号Ｐs’は、レベルシフト回路１２のトランジスタＱ１，Ｑ２の接続点ｍに入力される。
【００４５】
図３に示すように、パルス幅変調回路１１を差動増幅回路１１１と非安定マルチバイブレータを用いた変調回路１１２で構成することにより、パルス幅変調回路１１から簡単にＰＷＭ信号Ｐsとこれと逆相関係にあるＰＷＭ信号Ｐs’を出力させることができる。
【００４６】
また、図３に示すパルス幅変調回路１１は、回路構成が簡単なので、スイッチングアンプ全体の回路構成の簡単化に寄与する。なお、パルス幅変調回路１１の具体回路は、図３に示すものに限られるものではなく、例えば、特開２００８−２０６１２８号公報に記載される、基準クロックから充電開始タイミングと放電開始タイミングの制御信号を生成し、これらの制御信号によって２つのコンデンサの充放電制御用のスイッチをそれぞれ制御する方式のパルス幅変調回路を適用してもよい。
【００４７】
また、上記実施形態では、パルス幅変調回路１１にＰＷＭ信号Ｐs’の出力端子ｏｕｔ１を設けていたが、レベルシフト回路１２にＰＷＭ信号Ｐsの位相を反転させる回路を設け、レベルシフト回路１２内でＰＷＭ信号ＰsからＰＷＭ信号Ｐs’を生成するようにしてもよい。
【００４８】
なお、上記実施形態では、レベルシフト回路１２の半導体スイッチング素子Ｑ１，Ｑ２をトランジスタで構成していたが、ＦＥＴで構成してもよい。また、抵抗Ｒ１，Ｒ２に代えてΔＶの電圧降下を生じさせる素子若しくは回路を用いてもよい。
【符号の説明】
【００４９】
１  スイッチングアンプ
１１  ＰＷＭ幅変調回路
１１１  差動増幅器
１１２  変調回路
１２  レベルシフト回路
１３  出力回路
ＳＰ  スピーカ
Ｒ１，Ｒ２  抵抗
Ｑ１  ｎｐｎ型トランジスタ
Ｑ２  ｐｎｐ型トランジスタ
Ｑ３  ＰチャネルＦＥＴ
Ｑ４  ＮチャネルＦＥＴ
【図１】
2010263474.tif 000003
【図２】
2010263474.tif 000004
【図３】
2010263474.tif 000005
【図４】
2010263474.tif 000006
【図５】
2010263474.tif 000007
【図６】
2010263474.tif 000008
【図７】
2010263474.tif 000009