(57)【要約】【課題】アレイアンテナのサイドローブ対策とコスト削減との両立を図ること。【解決手段】サブアレイのサイズを統一化するとともに、各サブアレイを規則的に配列するが、その位相中心の位置をアンテナ素子間隔と同等にするという条件を満たしたうえでサブアレイを配列する。【選択図】      図２
2010200166.tif 000002
【特許請求の範囲】
【請求項１】
複数のアンテナ素子を備えるサブアレイを２次元に配列したアレイアンテナにおいて、
前記複数のサブアレイを、サブアレイごとの位相中心の位置を１次元に投影した間隔が前記アンテナ素子の間隔と同等であるという条件下で規則的に配列したことを特徴とするアレイアンテナ。
【請求項２】
前記サブアレイの各々は、１次元に配列される複数のアンテナ素子を備えることを特徴とする請求項１に記載のアレイアンテナ。
【請求項３】
前記サブアレイの各々は、２次元に配列される複数のアンテナ素子を備えることを特徴とする請求項１に記載のアレイアンテナ。
【請求項４】
前記サブアレイをシンニング配列することを特徴とする請求項１に記載のアレイアンテナ。
【請求項５】
さらに、前記サブアレイごとに得られた受信信号をディジタル化してビーム形成するディジタルビーム形成手段を具備することを特徴とする請求項１に記載のアレイアンテナ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複数のサブアレイを有するアレイアンテナに関する。
【背景技術】
【０００２】
特許文献１に開示されるように、フェーズドアレイアンテナのコスト削減手法の一つとしてサブアレイ化が知られている。サブアレイ化したアクティブフェーズドアレイアンテナではビーム位相制御がサブアレイ単位でなされることから、各アンテナ素子の位相量の誤差が周期性を持ちサイドローブを生じさせる。特に、サブアレイの位相中心の間隔がアンテナ素子間よりも広いとその影響が大きい。その対策としてサブアレイのサイズをいくつかに異ならせランダムに配置することも、特許文献１において既に知られている。
【０００３】
しかしながら複数のサブアレイをランダムに配置すると、付随する送受信モジュールや移相モジュールをもランダムに配置しなくてはならない。よって送信信号を各モジュールに分配供給する分配回路、各モジュールからの受信信号を合成する合成回路、各モジュールへの電源・制御信号の分配回路などの回路種別が増えて構成が複雑化したり、製造性が劣化するという不具合がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−２９１５３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
サブアレイ化はフェーズドアレイアンテナのコスト低減策として有効ではあるが、サイドローブを生じやすく、却ってその対策にコストがかかることもある。  
この発明は上記事情によりなされたもので、その目的は、サイドローブ対策とコスト削減との両立を図ったアレイアンテナを提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するためにこの発明の一態様によれば、複数のアンテナ素子を備えるサブアレイを２次元に配列したアレイアンテナにおいて、前記複数のサブアレイを、サブアレイごとの位相中心の位置を１次元に投影した間隔が前記アンテナ素子の間隔と同等であるという条件下で規則的に配列したことを特徴とするアレイアンテナが提供される。
【０００７】
このような手段を講じることにより、サブアレイが規則的に配列されるが、その位相中心の間隔はアンテナ素子の間隔とほぼ同等という条件が満たされる。これによりサードローブの発生を抑圧することができるとともに、サブアレイを規則的に配列することで装置構成の煩雑化を防止することができる。すなわちサブアレイ配置に規則性を持たせることで構成の複雑化や製造性の劣化を防止しつつも、アンテナ性能の劣化を防止することもできるようになる。
【発明の効果】
【０００８】
この発明によれば、サイドローブ対策とコスト削減との両立を図ったアレイアンテナを提供することができる。
【図面の簡単な説明】
【０００９】
【図１】この発明に係わるフェーズドアレイアンテナの実施の形態を示す図。
【図２】この発明に関わるサブアレイ６１１〜６ｍｎの配置の一例を示す図。
【図３】サブアレイ６１１〜６ｍｎの配置の既知の例を示す図。
【発明を実施するための形態】
【００１０】
図１は、この発明に係わるアレイアンテナの実施の形態を示す図である。このアレイアンテナはサブアレイ６１１〜６ｍｎと、サブアレイ６１１〜６ｍｎ毎に送受信信号の増幅および位相制御を行う送受信モジュール５１１〜５ｍｎとを備える。サブアレイ６１１〜６ｍｎは、複数のアンテナ素子７１１１〜７１ｎＮと分配合成器８１１〜８１ｎとを備える。各送受信モジュール５１１〜５ｍｎへの送受信信号、駆動電源、および制御信号は、高周波・電源・制御給電回路４１〜４ｍ、高周波信号分配合成回路１０、電源・制御信号分配回路２０および、送受信装置１、走査制御器２、電源ユニット３から供給される。
【００１１】
図１において、送受信装置１から出力される送信信号は高周波信号分配合成器１０から高周波・電源・制御給電回路４１〜４ｍに分配供給される。さらに、高周波・電源・制御給電回路４１〜４ｍを介して各送受信モジュール５１１〜５ｍｎに分配供給される。送受信モジュール５１１〜５ｍｎは、電源・制御信号分配回路２０、および高周波・電源・制御給電回路４１〜４ｍは送信信号の増幅利得と走査制御器２からの位相制御信号を送受信モジュール５１１〜５ｍｎに与える。送受信モジュール５１１〜５ｍｎはこれらの制御を受けて送信信号の利得および位相制御を行う。
【００１２】
電源ユニット３は、位相制御信号と同様の経路、すなわち電源・制御信号分配回路および高周波・電源・制御給電回路を介して送受信モジュール５１１〜５ｍｎに駆動電源を供給する。送受信モジュール５１１〜５ｍｎにおいて増幅および位相制御された送信信号はサブアレイ６１１〜６ｍｎに入力され、分配合成器８１１〜８１ｎを介してアンテナ素子７１１１〜７１ｎＭから空間へ放射される。受信信号も上記とほぼ同様の経路を辿る。
【００１３】
図２は、この発明に関わるサブアレイ６１１〜６ｍｎの配置の一例を示す図である。各サブアレイに接続される送受信モジュールは１個であるので、送受信信号の位相制御はサブアレイ単位となる。サブアレイの位相中心位置を図中の（■）に示す。  
この実施形態では、サブアレイの位相中心位置における位相制御量を算出し、その位相中心位置をアンテナ素子間隔ｄと同等になるように、各サブアレイを配置する。アンテナ素子の位置は図中（○）で示され、この配列を１次元に投影すると間隔はｄである。一方、サブアレイの位相中心位置を１次元に投影すると、図２においてはその間隔が、アンテナ素子間隔と同じｄとなっている。
【００１４】
しかも、図２におけるサブアレイの配列は、規則性を持っている。図２においては５つのサブアレイを斜めに配列して１つのブロックとし、このブロックを規則的に並べるという構成をとっている。これによりサブアレイの位相中心位置にある送受信モジュールの配置も規則的（同じ間隔）になり、送受信モジュールへ信号を供給する高周波・電源・制御給電回路４１〜４ｍが１種別でよくなる。また、配線による場合は配線が複雑になることを防止できる。つまり、ブロックごとに移相器への制御線や給電ケーブルなどをまとめて引き回すことが可能になり、完全にランダムな配置に比べて配線の煩雑さを格段に少なくすることができる。図２では縦方向への規則性が現れている。
【００１５】
図３は、比較のためサブアレイ６１１〜６ｍｎの配置の既知の例を示す図である。図３においてはサブアレイの配置、およびサイズ（アンテナ素子が４個または２個）も不規則になっている。このことから配線ケーブルの配置や支持機構の構成などが複雑になり、コストが嵩みやすい。
【００１６】
これに対しこの実施形態では、サブアレイのサイズを統一化するとともに、各サブアレイを規則的に配列するが、その位相中心の位置をアンテナ素子間隔と同等にするという条件を満たしたうえでサブアレイを配列するようにしている。従って構成の簡易化というメリットを得られ、かつ、サブアレイ化による位相誤差を分散してサイドローブを低減することが可能になる。
【００１７】
つまり既存の技術では、各サブアレイの位相中心の位置をアンテナ素子間隔と同等にするという条件が考慮されていない。よって、規則的な配置ではサイドローブが高まり、ランダム配置ではコストが嵩むという、相反する事情があった。この実施形態によればこれらの双方を解決し、サイドローブ対策とコスト削減との両立を図ったアレイアンテナを提供することが可能となる。
【００１８】
なお、この発明は上記実施の形態に限定されるものではない。例えばこの実施形態ではサブアレイに４つのアンテナ素子を設け、そのサイズを統一したが、これは必須条件ではない。要するにサブアレイの位相中心の間隔とアンテナ素子間隔とが同等であれば良い。すなわちサイズの異なるサブアレイが混在していても上記の条件を満たせば目的は達成される。
【００１９】
また、図２には１素子分ずつずらした配列を示したが、上記条件の満たされる範囲であれば何素子分ずらしてもよい。さらに、図２では縦方向のサブアレイ位相中心間隔が変わらないようにすれば横方法に規則的である必要はない。また図２において縦方向でなく横方向にサブアレイ化しても良い。さらに、図２ではアンテナ素子を１次元配列したサブアレイを示したが、例えばアンテナ素子を縦横２個ずつ２次元状に配列したサブアレイを用いても、同様の効果を得られる。
【００２０】
さらに、フェーズドアレイアンテナのコスト低減のためにシンニング配列（または間引き配列）と呼ばれる手法がある。これは、複数のアンテナ素子に対して１つの送受信モジュールを接続するサブアレイ化手法に対して、アレイ状に配列されたアンテナ素子の中から性能に影響しない範囲でアンテナ素子と送受信モジュールの組をランダムに間引くことで、送受信モジュール数を削減する手法である。このような形態のアレイアンテナについてもまったく同様の思想を適用できる。すなわち図２の構成からサブアレイを適宜間引けば、シンニング配列を実現できる。
【００２１】
さらに、サブアレイごとに得られた受信信号をディジタル信号に変換して、これらディジタル信号を合成して所望の複数ビームを形成するＤＢＦ（Digital Beam Forming）アンテナについても、本願発明を適用することができる。
【００２２】
さらに、この発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。
【符号の説明】
【００２３】
１０…高周波信号分配合成回路、２０…電源・制御信号分配回路、１…送受信装置、２…走査制御器、３…電源ユニット、４１〜４ｍ…高周波・電源・制御給電回路、５１１〜５ｍｎ…送受信モジュール、６１１〜６ｍｎ…サブアレイ、７１１１〜７１ｎＮ…アンテナ素子、８１１〜８１ｎ…分配合成器
【図１】
2010200166.tif 000003
【図２】
2010200166.tif 000004
【図３】
2010200166.tif 000005