(57)【要約】【課題】アナログ電圧を、アナログスイッチ２０を介してコンデンサ１１に接続／切り離し、アナログ電圧をコンデンサ１１に保持する構成のサンプルホールド回路では、アナログスイッチを構成するＭＯＳＦＥＴのゲートの容量成分によってオンオフを制御する制御信号が変化したときに発生する漏れ電流のためにコンデンサに蓄積された電荷が変化し、正確な電圧を保持することができなかったという課題を解決する。【解決手段】アナログスイッチ２０と逆方向に動作するアナログスイッチ３０をアナログスイッチ２０に並列に接続するようにした。２つのアナログスイッチの漏れ電流の方向が逆なるので、漏れ電流がキャンセルされ、正確な電圧を保持することができる。【選択図】図１
2010028160.tif 000002
【特許請求の範囲】
【請求項１】
制御信号が入力され、この制御信号によってオン・オフが制御されると共に、その一端に入力電圧が印加される第１のスイッチと、
前記第１のスイッチに入力される制御信号を反転した制御信号が入力され、前記第１のスイッチと同じ構成を有する第２のスイッチと、
前記第１のスイッチの他端と共通電位点の間に接続される第１のコンデンサと、
前記第２のスイッチの一端と前記第１のコンデンサの間に接続される第２のコンデンサと、
前記第１のコンデンサに保持された電圧が入力される増幅器と、
を具備したことを特徴とするサンプルホールド回路。
【請求項２】
パルス信号が入力され、このパルス信号の立ち上がり、または立ち下がりのいずれかを所定の時間遅延させる遅延回路を具備し、この遅延回路の出力を、制御信号として前記第１および／または第２のスイッチに入力するようにしたことを特徴とする請求項１記載のサンプルホールド回路。
【請求項３】
前記遅延回路は、
そのクロック端子にパルス信号が入力される第１のフリップフロップと、
前記パルス信号を所定の時間遅延させる遅延部と、
前記遅延部の出力がそのクロック端子に入力される第２のフリップフロップと、
前記第１および第２のフリップフロップの正転出力が入力される第１のゲートと、
前記第１及び第２のフリップフロップの反転出力が入力される第２のゲートと、
で構成されることを特徴とする請求項２記載のサンプルホールド回路。
【請求項４】
前記第１および第２のスイッチは、アナログスイッチであることを特徴とする請求項１乃至請求項３いずれかに記載のサンプルホールド回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ電圧を保持するサンプルホールド回路の改良に関するものである。
【背景技術】
【０００２】
図５に、アナログ電圧を保持するサンプルホールド回路を示す。このサンプルホールド回路は、例えばアナログデジタル変換器の入力側に配置して変換中に電圧を一定値に保持し、また電圧発生装置のデジタルアナログ変換器の出力側に配置し、レンジ切替中に出力電圧が変動しないようにする等の目的で用いられる（例えば、特許文献１〜３参照）。
【０００３】
図５（Ａ）はサンプルホールド回路の構成図である。増幅器１２の出力端子と反転入力端子は接続される。増幅器１２はバッファを構成しており、出力端子から電圧Ｖｏを出力する。増幅器１２の非反転入力端子には、スイッチ１０を介して電圧Ｖｉが入力される。また、この非反転入力端子と共通電位点の間には、コンデンサ１１が配置される。増幅器１２は、入力バイアス電流が小さなものを用いる。
【０００４】
図５（Ｂ）はこのサンプルホールド回路の入出力特性であり、縦軸は電圧、横軸は時間を表わす。実線１３は入力電圧Ｖｉを、一点鎖線１４は出力電圧Ｖｏの変化を表している。また、時刻０でスイッチ１０がオンになり、時刻ｔでオフになるとする。
【０００５】
スイッチ１０がオンのときは、コンデンサ１１は入力電圧Ｖｉで充放電される。このため、出力電圧Ｖｏは入力電圧Ｖｉに追従する。スイッチ１０がオフになると、コンデンサ１１は入力電圧Ｖｉから切り離される。増幅器１２の入力バイアス電流を無視すると、コンデンサ１１に蓄積された電荷は放電されない、そのため、図５（Ｂ）の一点鎖線１４に示すように、スイッチ１０がオフになったときの入力電圧Ｖｉが保持される。
【０００６】
近年、電子回路の高速化に伴って、サンプルホールド回路の動作も高速化が要求されるようになった。そのため、スイッチ１０としてＣＭＯＳ(Complementary Metal Oxide Semiconductor)アナログスイッチが多用されるようになった。
【０００７】
図６に、ＣＭＯＳアナログスイッチを用いたサンプルホールド回路を示す。図６（Ａ）はサンプルホールド回路の構成図である。なお、図５と同じ要素には同一符号を付し、説明を省略する。図６（Ａ）において、２０はアナログスイッチであり、図５（Ａ）のスイッチ１０の代わりに用いられる。
【０００８】
アナログスイッチ２０はＭＯＳＦＥＴ(Metal-Oxide-Semiconductor Field-Effect Transistor)２１とこのＭＯＳＦＥＴ２１を駆動するドライバ２２で構成される。ＭＯＳＦＥＴ２１のソースＳには入力電圧Ｖｉが入力される。また、ドレインＤは増幅器１２の非反転入力端子に接続される。
【０００９】
ドライバ２２には発振器２３からオンオフ信号が入力される。ドライバ２２の出力はＭＯＳＦＥＴ２１のゲートＧに入力される。ドライバ２２はＭＯＳＦＥＴ２１のゲート電圧を変化させて、そのオンオフを制御する。
【００１０】
【特許文献１】特開昭５９−１１６９９６号公報
【特許文献２】特開昭５９−１１６９９７号公報
【特許文献３】特開平１０−３１２６９８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、このようなサンプルホールド回路は、次のような課題があった。ＭＯＳＦＥＴはゲート部分に容量成分があるので、ゲート電圧が変化すると漏れ電流がこの容量成分を流れてコンデンサ１１に流入あるいは流出する。そのため、コンデンサ１１に蓄積された電荷が変化して、保持電圧が変動してしまうという課題があった。
【００１２】
このことを、図６を用いて説明する。図６（Ａ）において、ドライバ２２の出力電圧が変化するとＭＯＳＦＥＴ２１のゲート電圧が変化し、点線２４の経路を通ってコンデンサ１１に漏れ電流ｉ１が流入し、あるいはコンデンサ１１から漏れ電流ｉ１が流出して、コンデンサ１１に保持されている電圧が変化する。
【００１３】
コンデンサ１１の容量をＣ、保持電圧をＶとすると、コンデンサ１１に蓄積されている電荷Ｑは下記（１）式で表される。
Ｑ＝Ｃ×Ｖ  ・・・・・・  （１）
【００１４】
ＭＯＳＦＥＴ２１をオフするためにそのゲート電圧を変化させると漏れ電流ｉ１がゲートの容量成分を通じて流れ、コンデンサ１１に蓄積されている電荷は変化する。この変化量をΔＱとすると、保持電圧の変化量ΔＶは下記（２）式になる。
ΔＶ＝ΔＱ／Ｃ  ・・・・・・  （２）
【００１５】
図６（Ｂ）はこのことを模式的に表したものである。１６は漏れ電流ｉ１が流れない理想的な保持電圧を表したものであり、２４は漏れ電流ｉ１のために低下した保持電圧を表している。ＭＯＳＦＥＴ２１をオフにするためにそのゲート電圧を高レベルから低レベルに変化させると、コンデンサ１１からΔＱの電荷が流出し、保持電圧はΔＶだけ低下する。
【００１６】
レンジ切替回路では、ＭＯＳＦＥＴ２１のオン抵抗のために誤差が発生する。そのためオン抵抗の低いＭＯＳＦＥＴを用いなければならないが、一般にオン抵抗が低いＭＯＳＦＥＴをオンオフするためにはゲート電圧の変化量を大きくしなければならないので、保持電圧の変化も大きくなってしまうという課題があった。
【００１７】
また、サンプルホールド回路を高速動作させるためには、コンデンサ１１の容量Ｃを小さくしなければならないが、前記（２）式からわかるように、容量Ｃが小さくなると保持電圧の変化量が大きくなってしまうという課題があった。
【００１８】
従って本発明の目的は、スイッチを制御する電圧の変化によって保持電圧が変動することがないサンプルホールド回路を提供することにある。
【課題を解決するための手段】
【００１９】
このような課題を解決するために、本発明のうち請求項１記載の発明は、
制御信号が入力され、この制御信号によってオン・オフが制御されると共に、その一端に入力電圧が印加される第１のスイッチと、
前記第１のスイッチに入力される制御信号を反転した制御信号が入力され、前記第１のスイッチと同じ構成を有する第２のスイッチと、
前記第１のスイッチの他端と共通電位点の間に接続される第１のコンデンサと、
前記第２のスイッチの一端と前記第１のコンデンサの間に接続される第２のコンデンサと、
前記第１のコンデンサに保持された電圧が入力される増幅器と、
を具備したものである。制御信号の漏れに起因する保持電圧の変動を抑えることができる。
【００２０】
請求項２記載の発明は、請求項１記載の発明において、
パルス信号が入力され、このパルス信号の立ち上がり、または立ち下がりのいずれかを所定の時間遅延させる遅延回路を具備し、この遅延回路の出力を、制御信号として前記第１および／または第２のスイッチに入力するようにしたものである。オンからオフへの応答時間と、オフからオンへの応答時間が異なるスイッチで、応答時間の違いを補正して、保持電圧の変動を抑えることができる。
【００２１】
請求項３記載の発明は、請求項２記載の発明において、
前記遅延回路を、
そのクロック端子にパルス信号が入力される第１のフリップフロップと、
前記パルス信号を所定の時間遅延させる遅延部と、
前記遅延部の出力がそのクロック端子に入力される第２のフリップフロップと、
前記第１および第２のフリップフロップの正転出力が入力される第１のゲートと、
前記第１及び第２のフリップフロップの反転出力が入力される第２のゲートと、
で構成したものである。簡単に立ち上がりまたは立ち下がりが遅延した信号を作成することができる。
【００２２】
請求項４記載の発明は、請求項１乃至請求項３いずれかに記載の発明において、
前記第１および第２のスイッチとして、アナログスイッチを用いたものである。ゲートの容量成分に起因する制御信号の漏れが大きいアナログスイッチに用いて好適である。
【発明の効果】
【００２３】
以上説明したことから明らかなように、本発明によれば次のような効果がある。
請求項１，２、３、および４の発明によれば、スイッチを介して保持すべきアナログ電圧をコンデンサに入力し、このスイッチをオフにして前記アナログ電圧を保持するサンプルホールド回路において、前記スイッチと逆の動作をするスイッチを並列に接続するようにした。
【００２４】
互いに逆方向に動作するスイッチを並列接続することにより、オンオフを制御する制御信号に起因する漏れ電流をキャンセルすることができるので、簡単な構成で正確な電圧を保持することができるという効果がある。特に、ゲート漏れ電流が大きいアナログスイッチに用いて好適である。
【００２５】
また、制御信号の立ち上がり、または立ち下がりを所定時間遅延させることにより、オンからオフへの応答時間とオフからオンへの応答時間が異なるスイッチでも、この応答時間の違いを補正することができるので、より正確な電圧を保持することができるという効果もある。
【発明を実施するための最良の形態】
【００２６】
以下本発明を、図面を用いて詳細に説明する。図１は本発明に係るサンプルホールド回路の一実施例を示す構成図である。なお、図６と同じ要素には同一符号を付し、説明を省略する。図１において、３０はＣＭＯＳのアナログスイッチであり、ＭＯＳＦＥＴ３１およびドライバ３２で構成されている。ドライバ３２の出力はＭＯＳＦＥＴ３１のゲートＧに入力される。アナログスイッチ３０はアナログスイッチ２０と同じ構成および特性を有している。
【００２７】
４０はインバータであり、発振器２３の出力が入力される。インバータ４０は入力された信号を反転してドライバ３２に出力する。４１はコンデンサであり、その両端はそれぞれＭＯＳＦＥＴ２１、３１のドレインＤに接続される。なお、ＭＯＳＦＥＴ３１のソースＳは開放にされる。また、ドライバ２２、３２に入力される信号は制御信号に相当する。
【００２８】
このような構成において、アナログスイッチ２０がオンになると増幅器１２の出力Ｖｏは入力Ｖｉに追従する。すなわち、
Ｖｏ＝Ｖｉ
になる。
【００２９】
アナログスイッチ２０がオフになると、コンデンサ１１は入力電圧Ｖｉから切り離される。アナログスイッチ２０がオフになる直前のＶｉはコンデンサ１１に保持されるので、増幅器１２の出力電圧Ｖｏは一定値を維持する。すなわち、入力電圧Ｖｉが保持される。この動作は、図６の従来例と同じである。
【００３０】
ドライバ３２には発振器２３の出力を反転した信号が入力されるので、ＭＯＳＦＥＴ２１と３１のゲート電圧は互いに逆方向に変化する。すなわち、ＭＯＳＦＥＴ２１のゲート電圧が増加するときはＭＯＳＦＥＴ３１のゲート電圧は減少し、ＭＯＳＦＥＴ２１のゲート電圧が減少するときはＭＯＳＦＥＴ３１のゲート電圧は増加する。
【００３１】
前述したように、ＭＯＳＦＥＴのゲート容量成分のために、ゲート電圧が変化した瞬間にゲートＧとドレインＤ間に漏れ電流が流れる。ＭＯＳＦＥＴ２１のゲートＧの電圧が高レベルから低レベルに変化すると、コンデンサ１１からドライバ２２に漏れ電流ｉ１が流れる。
【００３２】
発振器２３の出力はインバータ４０で反転されてドライバ３２に入力されるので、このときＭＯＳＦＥＴ３１のゲートＧの電圧は低レベルから高レベルに変化する。このため、ドライバ３２からコンデンサ１１に向かって漏れ電流ｉ２が流れる。
【００３３】
アナログスイッチ２０と３０は同じ特性を有しているので、ゲート容量成分もほぼ等しい。そのため、ｉ１とｉ２は等しくなる。ｉ１とｉ２が打ち消し合い、コンデンサ１１に蓄積された電荷は変化しない。このため、増幅器１２の出力電圧Ｖｏも一定値を維持する。
【００３４】
このことを、図２を用いて説明する。図２は増幅器１２の出力特性を表したグラフであり、縦軸は電圧、横軸は時間である。時刻０でアナログスイッチ２０がオンになり、時刻ｔでオフになるとする。時刻ｔまでは出力電圧Ｖｏは入力電圧Ｖｉに従って変化する。
【００３５】
時刻ｔでアナログスイッチ２０をオフにするためにＭＯＳＦＥＴ２１のゲート電圧が高レベルから低レベルに変化すると、ｉ１の漏れ電流が流れる。そのため、コンデンサ１１に保持された電荷は流出し、増幅器１２の出力電圧は点線５１に示すように、ΔＶ１だけ低くなる。
【００３６】
このとき、ＭＯＳＦＥＴ３１のゲート電圧が逆方向に変化するので、ｉ２の漏れ電流が流れる。そのため、コンデンサ１１には電荷が流入し、増幅器１２の出力電圧は、点線５０で示すようにΔＶ２だけ高くなる。
【００３７】
アナログスイッチ２０と３０は同じ特性を有し、かつＭＯＳＦＥＴ２１と３１のゲートＧには互いに逆極性の電圧が印加されるので、
ΔＶ１＝ΔＶ２
になる。ΔＶ１とΔＶ２は打ち消し合い、実線５２に示すように正確な電圧が保持される。アナログスイッチ２０がオフからオンに変化するときも、同様にしてＭＯＳＦＥＴ２１と３１のゲートに流れる電流がキャンセルされ、正確な電圧が保持される。
【００３８】
この実施例では、図６実施例に比べてアナログスイッチが２倍必要になる。しかし、アナログスイッチは１つのパッケージに複数回路が実装されているものが多く市販されているので、アナログスイッチの個数が倍増しても、コストや実装面積が増大することはない。また、同じパッケージに入っているアナログスイッチは特性が同じであることが多いので、同じ特性のアナログスイッチを得ることは容易である。
【００３９】
また、コンデンサ４１はアナログスイッチ３０のオンオフによる電荷の加算、減算時の周波数帯域で低インピーダンス特性になり、かつ保持したい直流成分に対しては、保持電圧に影響を与えない高インピーダンス特性になる容量値を選択する。
【００４０】
図３に、本発明の他の実施例を示す。なお、図１と同じ要素には同一符号を付し、説明を省略する。一般にアナログスイッチでは、オフからオンに変化する応答時間よりも、オンからオフに変化する応答時間の方が早い傾向にある。図１実施例ではこのような場合はΔＶ１とΔＶ２が過渡的に同じにならず、正確な電圧をホールドすることができない。この実施例は、このような課題を解決する。
【００４１】
図３において、５０は遅延回路であり、フリップフロップ５１、５２、ＮＡＮＤゲート５３、５４、抵抗５５、コンデンサ５６で構成される。フリップフロップ５１、５２はそれぞれ第１、第２のフリップフロップに相当し、ＮＡＮＤゲート５３、５４はそれぞれ第１、第２のゲートに相当する。また、抵抗５５とコンデンサ５６で遅延部を構成している。
【００４２】
発振器２３の出力はフリップフロップ５１のクロック端子に、また抵抗５５を介してフリップフロップ５２のクロック端子に入力される。フリップフロップ５２のクロック端子と共通電位点の間には、コンデンサ５６が接続される。フリップフロップ５１の正転出力Ｑはフリップフロップ５２のデータ端子Ｄと接続され、フリップフロップ５１の反転出力＿Ｑはそのデータ端子Ｄに接続される。
【００４３】
ＮＡＮＤゲート５３には、フリップフロップ５１、５２の正転出力Ｑが入力され、その出力はドライバ３２に出力される。ＮＡＮＤゲート５４には、フリップフロップ５１、５２の反転出力＿Ｑが入力され、その出力はドライバ２２に出力される。
【００４４】
次に、この実施例の動作を、図４を用いて説明する。図４（Ａ）は発振器２３の出力波形（＝フリップフロップ５１のクロック波形）、（Ｂ）はフリップフロップ（ＦＦ）５２のクロック波形、（Ｃ）、（Ｄ）はフリップフロップ５１の正転出力Ｑと反転出力＿Ｑの波形、（Ｅ）、（Ｆ）はフリップフロップ５２の正転出力Ｑと反転出力＿Ｑの波形、（Ｇ）、（Ｈ）はＮＡＮＤゲート５３、５４の出力波形である。
【００４５】
（Ｂ）に示すように、発振器２３の出力は抵抗５５とコンデンサ５６で構成された遅延部のためにΔＴだけ遅れてフリップフロップ５２のクロック端子に入力される。そのため、フリップフロップ５２の出力Ｑ、＿Ｑは、フリップフロップ５１の出力Ｑ、＿ＱよりΔＴだけ遅れて変化する。
【００４６】
ＮＡＮＤゲート５３、５４は、それぞれフリップフロップ５１、５２の正転出力Ｑ、反転出力＿Ｑの両方が高レベルのときのみ低レベルになる。従って、（Ｇ）、（Ｈ）に示すように、ＮＡＮＤゲート５３、５４の出力は、立ち下がるときにΔＴだけ遅延する。アナログスイッチ２０、３０はＮＡＮＤゲート５４、５３の出力が高レベルのときにオンになるので、オフからオンになるときのタイミングよりオンからオフになるタイミングの方がΔＴだけ遅れる。
【００４７】
前述したように、アナログスイッチはオンからオフになるときの応答時間は、オフからオンになるときの応答時間より短い。従って、ΔＴを調整することにより、この応答時間の違いを補正することができる。ΔＴは抵抗５５の抵抗値とコンデンサ５６の容量値の積に比例するので、これらの値を調整することにより、アナログスイッチの応答時間の違いを補正して、オン、オフするタイミングを合わせることができる。
【００４８】
なお、この実施例では、アナログスイッチ２０、３０はドライバ２２、２３に入力する信号が高レベルのときにオンになるスイッチとしたが、逆に低レベルのときにオンになるスイッチを用いるときは、立ち上がりが遅延する信号を用いればよい。図３実施例では、ＮＡＮＤゲート５３、５４をＡＮＤゲートに変えることによって、立ち上がりが遅延する信号を作ることができる。
【００４９】
また、図３実施例では遅延回路をフリップフロップ５１、５２、ＮＡＮＤゲート５３、５４、抵抗５５、コンデンサ５６で構成し、遅延回路５０でドライバ２２、３２に入力する信号を生成するようにしたが、ドライバ２２、３２の一方に発振器２３の出力を直接入力し、遅延回路で他方のドライバに入力する信号を遅延させるようにしてもよい。
【００５０】
要は、アナログスイッチ２０、３０のオンからオフとオフからオンのタイミングが同じようになるように、オン、オフのタイミングをずらす信号を出力できるものであればよい。また、増幅器１２は利得１のバッファとしたが、１より大きい利得を持たせてもよい。
【００５１】
さらに、これらの実施例ではＭＯＳＦＥＴを用いたアナログスイッチを用いたが、制御信号によってオン、オフを制御するスイッチであれば、本発明を用いて制御信号が出力側に回り込むために発生する誤差を除去することができる。
【図面の簡単な説明】
【００５２】
【図１】本発明の一実施例を示す構成図である。
【図２】図１実施例の動作を説明するための特性図である。
【図３】本発明の他の実施例を示す構成図である。
【図４】図３実施例の動作を説明するための波形図である。
【図５】従来のサンプルホールド回路の構成図と特性図である。
【図６】従来のサンプルホールド回路の課題を説明するための構成図と特性図である。
【符号の説明】
【００５３】
１１、４１、５６  コンデンサ
１２  増幅器
２０、３０  アナログスイッチ
２１、３１  ＭＯＳＦＥＴ
２２、３２  ドライバ
２３  発振器
５０  遅延回路
５１、５２  フリップフロップ
５３、５４  ＮＡＮＤゲート
５５  抵抗
ｉ１、ｉ２  漏れ電流
Ｖｉ  入力電圧
Ｖｏ  出力電圧
【図１】
2010028160.tif 000003
【図２】
2010028160.tif 000004
【図３】
2010028160.tif 000005
【図４】
2010028160.tif 000006
【図５】
2010028160.tif 000007
【図６】
2010028160.tif 000008