(57)【要約】【課題】歪みが緩和されたバッファ層を形成し、そのバッファ層上に窒化ガリウム層を形成することにより、低コストで、反りやクラックの抑制された窒化ガリウム層を有する半導体基板及びその製造方法を提供することを目的とする。【解決手段】面方位が（１１１）のＳＯＩ層を有するＳＯＩ基板を準備する工程と、ＳＯＩ基板のＳＯＩ層上にバッファ層を形成する工程と、形成されたバッファ層上に窒化ガリウム層を形成する工程とを含む半導体基板の製造方法であって、窒化ガリウム層を形成する工程より前に、ＳＯＩ基板のＳＯＩ層中にイオン注入により歪み緩衝層を形成する工程を有する半導体基板の製造方法を提供する。【選択図】図１
2010040737.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも、面方位が（１１１）のＳＯＩ層を有するＳＯＩ基板を準備する工程と、該ＳＯＩ基板の前記ＳＯＩ層上にバッファ層を形成する工程と、該形成されたバッファ層上に窒化ガリウム層を形成する工程とを含む半導体基板の製造方法であって、
少なくとも、前記窒化ガリウム層を形成する工程より前に、前記ＳＯＩ基板のＳＯＩ層中にイオン注入により歪み緩衝層を形成する工程を有することを特徴とする半導体基板の製造方法。
【請求項２】
前記イオン注入により歪み緩衝層を形成する工程より後、前記窒化ガリウム層を形成する工程より前に、前記形成された歪み緩衝層に結晶欠陥を導入するための熱処理工程を行うことを特徴とする請求項１に記載の半導体基板の製造方法。
【請求項３】
前記イオン注入により歪み緩衝層を形成する工程において、水素、アルゴン、窒素、炭素、ヘリウムのいずれか一以上のイオンを前記ＳＯＩ層中にイオン注入することを特徴とする請求項１又は請求項２に記載の半導体基板の製造方法。
【請求項４】
前記バッファ層を形成する工程において、ＳｉＣのバッファ層を形成することを特徴とする請求項１乃至請求項３のいずれか一項に記載の半導体基板の製造方法。
【請求項５】
前記ＳＯＩ基板を準備する工程において、面方位（１００）のベースウェーハと、面方位（１１１）のボンドウェーハとを酸化膜を介して貼り合わせて、貼り合わせＳＯＩ基板を準備することを特徴とする請求項１乃至請求項４のいずれか一項に記載の半導体基板の製造方法。
【請求項６】
前記イオン注入により歪み緩衝層を形成する工程において水素イオンを注入し、前記バッファ層を形成する工程の前に、前記熱処理工程を５００℃以下の温度で行うことを特徴とする請求項２乃至請求項５のいずれか一項に記載の半導体基板の製造方法。
【請求項７】
少なくとも、埋め込み酸化層上に面方位が（１１１）のＳＯＩ層を有するＳＯＩ基板の、前記ＳＯＩ層上にバッファ層が形成され、該バッファ層上に窒化ガリウム層が形成された半導体基板であって、前記バッファ層と前記埋め込み酸化層との間のＳＯＩ層に、イオン注入による歪み緩衝層が形成されたものであることを特徴とする半導体基板。
【請求項８】
前記バッファ層が、ＳｉＣであることを特徴とする請求項７に記載の半導体基板。
【請求項９】
前記ＳＯＩ基板が、面方位（１００）のベースウェーハと、面方位（１１１）のボンドウェーハとを貼り合わせて作製された貼り合わせＳＯＩ基板であることを特徴とする請求項７又は請求項８に記載の半導体基板。
【請求項１０】
前記ＳＯＩ層に注入されたイオンが、水素、アルゴン、窒素、炭素、ヘリウムのいずれか一以上のイオンであることを特徴とする請求項７乃至請求項９のいずれか一項に記載の半導体基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化ガリウム層が形成された半導体基板及びその製造方法に関する。
【背景技術】
【０００２】
ＩＩＩ族窒化物系化合物半導体（窒化ガリウム（ＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化ガリウムアルミニウム（ＧａＡｌＮ）等）は、近年、青色、紫外発光ダイオード（ＬＥＤ）やレーザダイオード（ＬＤ）の材料として重要な役目を果たし始めている。また、窒化物半導体は、光素子以外にも耐熱性や耐環境性がよいため、或いは、高周波特性が良いため、この特長をいかした電子デバイスの開発が盛んに行われている。
そして、窒化ガリウムは、バンドギャップが大きく、高耐圧、高周波用パワー素子材料として注目されている。
【０００３】
パワー素子用窒化ガリウム基板の出発基板としては、窒化ガリウムの成長温度に安定で、かつ、窒化ガリウム材料との格子定数差の小さい材料が必要である。現在広く実用化されている窒化ガリウムの出発基板としては、サファイア（Ａｌ２Ｏ３）基板や、６Ｈ、４Ｈ炭化珪素基板であり、例えば単結晶サファイア基板の上に有機金属気相成長法（ＭＯＶＰＥ法）等でＧａＮをエピタキシャル成長させる方法が一般に用いられている。
【０００４】
この場合、サファイア基板は、ＧａＮと格子定数が異なるため、サファイア基板上に直接ＧａＮをエピタキシャル成長させるのでは良好な単結晶膜を成長させることができない。このため、サファイア基板上に一旦低温でＡｌＮ等のバッファ層を成長させ、この低温成長バッファ層で格子の歪みを緩和させてから、そのバッファ層の上にＧａＮを成長させる方法がある。
【０００５】
しかし、サファイア基板等は、素子形成において、基板加工性が悪くかつ高価であり、また大口径基板も得にくいと言う問題がある。
一方、これらの問題を解決する方法として、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を出発材料として、ＳＯＩ層をＳｉＣに炭化熱処理し、このＳｉＣ層を窒化ガリウム層のバッファ層として使用する方法が提案されている（特許文献１参照）。
【０００６】
しかし、上記いずれの方法においても、窒化ガリウム層を厚くすると、格子定数差や熱膨張係数の違いによる応力によって、基板が大きく反り、かつ基板にクラックが生じる問題があった。
【０００７】
【特許文献１】特開２００７−１２３６７５
【発明の開示】
【発明が解決しようとする課題】
【０００８】
そこで本発明は、上記問題点に鑑みてなされたものであって、歪みが緩和されて応力が低減されたバッファ層を形成し、そのバッファ層上に窒化ガリウム層を形成することにより、低コストで、反りやクラックの抑制された窒化ガリウム層を有する半導体基板及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明は、少なくとも、面方位が（１１１）のＳＯＩ層を有するＳＯＩ基板を準備する工程と、該ＳＯＩ基板の前記ＳＯＩ層上にバッファ層を形成する工程と、該形成されたバッファ層上に窒化ガリウム層を形成する工程とを含む半導体基板の製造方法であって、少なくとも、前記窒化ガリウム層を形成する工程より前に、前記ＳＯＩ基板のＳＯＩ層中にイオン注入により歪み緩衝層を形成する工程を有することを特徴とする半導体基板の製造方法を提供する（請求項１）。
【００１０】
このように、ＳＯＩ基板のＳＯＩ層中にイオン注入により歪み緩衝層を形成することにより、バッファ層や窒化ガリウム層を形成した際に、シリコンとバッファ層、窒化ガリウム層との格子定数や熱膨張係数の違いによって界面に生じる歪みを、埋め込み酸化層と、さらに歪み緩衝層によっても緩和することができる。さらには、埋め込み酸化層下の厚いシリコン部分が熱膨張することによって生じる転位や歪みによる応力が、バッファ層さらには窒化ガリウム層にまで伝搬するのを防ぐことができる。これにより、半導体基板に生じる反りや、クラックを効果的に抑制することができる。
これにより、良好な窒化ガリウム層を形成するためにＳＯＩ基板を出発基板とすることができるため、簡便な方法により窒化ガリウム層が形成された半導体基板を低コストで製造できる。
【００１１】
このとき、前記イオン注入により歪み緩衝層を形成する工程より後、前記窒化ガリウム層を形成する工程より前に、前記形成された歪み緩衝層に結晶欠陥を導入するための熱処理工程を行うことが好ましい（請求項２）。
このように、窒化ガリウム層を形成する前に結晶欠陥導入熱処理を行うことにより、歪み緩衝層を有するＳＯＩ層とバッファ層の界面における歪みが緩和され、予め歪みの緩和による応力の低減されたバッファ層上に、窒化ガリウム層を形成することができるため、半導体基板に生じる反りやクラックをより効果的に抑制することができる。
【００１２】
このとき、前記イオン注入により歪み緩衝層を形成する工程において、水素、アルゴン、窒素、炭素、ヘリウムのいずれか一以上のイオンを前記ＳＯＩ層中にイオン注入することができる（請求項３）。
このように、本発明において、歪み緩衝層を形成するための注入イオンは、上記イオンを適宜選択することができる。
【００１３】
このとき、前記バッファ層を形成する工程において、ＳｉＣのバッファ層を形成することが好ましい（請求項４）。
このように、ＳｉＣのバッファ層であれば、ＳＯＩ層に容易に形成することができ、さらには臨界せん断応力が高いため、スリップが生じにくく、窒化ガリウム層にまで伝搬しにくいため、より良好な窒化ガリウム層を形成することができる。
【００１４】
このとき、前記ＳＯＩ基板を準備する工程において、面方位（１００）のベースウェーハと、面方位（１１１）のボンドウェーハとを酸化膜を介して貼り合わせて、貼り合わせＳＯＩ基板を準備することが好ましい（請求項５）。
このように、面方位が（１１１）のＳＯＩ層を有するＳＯＩ基板を準備する工程において、上記のような貼り合わせＳＯＩ基板を準備することで、ＳＯＩ層は（１１１）であり、支持基板は、比較的安価で品質を向上しやすい面方位（１００）のベースウェーハを用いることができ、高品質の窒化ガリウム層が形成された半導体基板を低コストで品質良く製造することができる。
【００１５】
このとき、前記イオン注入により歪み緩衝層を形成する工程において水素イオンを注入し、前記バッファ層を形成する工程の前に、前記熱処理工程を５００℃以下の温度で行うことが好ましい（請求項６）。
このように、歪み緩衝層を形成する際に水素イオンを注入し、バッファ層形成前に５００℃以下の熱処理を行うことで、ＳＯＩ層に結晶欠陥としてのマイクロキャビティ（微小空洞）を形成することができる。このマイクロキャビティが形成されたＳＯＩ層表面にバッファ層を形成することで、効率的に界面における歪みを緩和することができるため、高品質なバッファ層の形成が可能となる。
【００１６】
また、本発明は、少なくとも、埋め込み酸化層上に面方位が（１１１）のＳＯＩ層を有するＳＯＩ基板の、前記ＳＯＩ層上にバッファ層が形成され、該バッファ層上に窒化ガリウム層が形成された半導体基板であって、前記バッファ層と前記埋め込み酸化層との間のＳＯＩ層に、イオン注入による歪み緩衝層が形成されたものであることを特徴とする半導体基板を提供する（請求項７）。
このように、イオン注入による歪み緩衝層を有するＳＯＩ層上にバッファ層を形成することで、格子定数や熱膨張係数の違いによる異種層同士の界面に生じる歪みを、埋め込み酸化層と歪み緩衝層の２つの層で緩和することができる。これにより、歪みによる応力のほとんど生じていないバッファ層上に形成された窒化ガリウム層はその界面における歪みによる応力が低減されているため、反りやクラックのほとんど無い半導体基板とすることができる。
このため、良好な窒化ガリウム層を有するとともにＳＯＩ基板を出発基板としているため、低コストの半導体基板とすることできる。
【００１７】
このとき、前記バッファ層が、ＳｉＣであることが好ましい（請求項８）。
このように、バッファ層がＳｉＣであれば、臨界せん断応力が高く、また、ＳＯＩ層に容易に形成することができるので、より良好な窒化ガリウム層とすることができる。
【００１８】
このとき、前記ＳＯＩ基板が、面方位（１００）のベースウェーハと、面方位（１１１）のボンドウェーハとを貼り合わせて作製された貼り合わせＳＯＩ基板であることが好ましい（請求項９）。
このような貼り合わせＳＯＩ基板であれば、バッファ層を形成するＳＯＩ層は面方位（１１１）にでき、ベースウェーハとしては低コストで品質を向上できる面方位（１００）のウェーハを用いることができるため、良好な窒化ガリウム層が形成された半導体基板をより低コストで製造することができる。
【００１９】
このとき、前記ＳＯＩ層に注入されたイオンが、水素、アルゴン、窒素、炭素、ヘリウムのいずれか一以上のイオンであることができる（請求項１０）。
このように、ＳＯＩ層に注入されたイオンとしては、上記いずれかのイオンを適宜選択することができる。
【発明の効果】
【００２０】
以上のように、本発明によれば、ＳＯＩ基板を出発基板として、窒化ガリウム層を形成した場合でも、界面における歪みを緩和して応力を低減することができるため、低コストで、反りやクラックのほとんど無い窒化ガリウム層が形成された半導体基板及びその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の半導体基板及びその製造方法について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
図２、３は本発明の半導体基板の製造方法の実施態様の一例としてのフロー図である。
【００２２】
図２（ａ）に示すように、本発明の製造方法では、埋め込み酸化層１１上に面方位が（１１１）のＳＯＩ層１２を有するＳＯＩ基板１６を準備する。
このように、出発基板がＳＯＩ基板であれば、比較的安価に準備することができ、また、ＳＯＩ層上にバッファ層等の異種層を形成する際に、ＳＯＩ層下の埋め込み酸化層が異種層との界面で生じる歪みを緩和する役割を果たすため、窒化ガリウム層を形成した際の反りやクラックを低減することができる。また、窒化ガリウム層形成時のような高温の時には、埋め込み酸化層の流動性が増すため、埋め込み酸化層下の厚いシリコン部分の熱膨張によって界面に生じる転位や歪みによる応力が、バッファ層、窒化ガリウム層にまで伝搬するのを防ぐことができる。
また、バッファ層、窒化ガリウム層を形成するＳＯＩ層の面方位が（１１１）であれば、窒化ガリウムと格子定数が近いため、界面に生じる歪みが少ない。
【００２３】
このＳＯＩ基板１６としては、特に限定されず、面方位が（１１１）のシリコン基板を用いてＳＩＭＯＸ法により作製されたＳＯＩ基板としてもよいが、面方位（１００）のベースウェーハと、面方位（１１１）のボンドウェーハとを貼り合わせて作製された貼り合わせＳＯＩ基板とすることが好ましい。
このような貼り合わせＳＯＩ基板であれば、ＳＯＩ層は面方位（１１１）とすることができ、ベースウェーハとしては、安価で品質の良い面方位（１００）のウェーハを用いることができるため、出発基板としてのＳＯＩ基板をより低コストで準備することができる。しかも貼り合わせ界面でのすべりが発生しやすいので、より窒化ガリウム層を形成した半導体基板の歪みを緩和しやすい。
【００２４】
次に、図２（ｂ）に示すように、本発明の製造方法では、ＳＯＩ基板１６のＳＯＩ層１２中にイオン注入により歪み緩衝層１３を形成する。
このとき、注入するイオンとしては、特に限定されず、水素、アルゴン、窒素、炭素、ヘリウムのいずれか一以上のイオンをＳＯＩ層１２中にイオン注入することができる。
【００２５】
また、注入するイオンのドーズ量としては、特に限定されないが、後工程のバッファ層形成時や窒化ガリウム層形成時の温度で剥離しない程度のドーズ量にするとよい。歪みを十分に緩和できるドーズ量としては、例えば１×１０１４／ｃｍ２以上が好ましい。また、例えばアルゴン、窒素、炭素は剥離が生じないが、一方、水素やヘリウムは多すぎると剥離してしまう可能性があるため、５×１０１６／ｃｍ２未満のドーズ量でイオン注入することが好ましい。
【００２６】
次に、図２（ｃ）に示すように、本発明の製造方法では、ＳＯＩ基板１６のＳＯＩ層１２上にバッファ層１４を形成する。
このように、形成するバッファ層下のＳＯＩ層中に歪緩衝層があれば、界面における格子定数差歪みや熱膨張係数差歪みを歪み緩衝層と埋め込み酸化層の２層で緩和することができるため、バッファ層に生じる応力を効果的に低減することができる。
【００２７】
このとき形成されるバッファ層１４としては、特に限定されず、単層でも複層でもよく、種類としては、一般的に用いられるＡｌＮ、ＡｌＧａＮ、サファイア等とすることができるが、ＳｉＣのバッファ層とすることが好ましい。
ＳｉＣのバッファ層であれば、ＳＯＩ層に容易に形成することができ、臨界せん断応力が高いため、後の工程で良好な窒化ガリウム層を形成することができる。
【００２８】
また、工程（ｂ）と工程（ｃ）の順を逆にして、バッファ層が形成されたＳＯＩ基板のＳＯＩ層中にイオン注入により歪み緩衝層を形成してもよい。
この様に、歪み緩衝層の形成のタイミングは、注入イオンの種類等によって、適宜、上記のように工程の順序を選択することができる。
【００２９】
また、このイオン注入により形成した歪み緩衝層１３に対して、窒化ガリウム層を形成する工程より前に、予め結晶欠陥を導入するための熱処理工程を行うことが好ましい。
このように、予め熱処理することで、緩衝層に転位等の結晶欠陥を十分に形成することができるので、バッファ層との界面の歪みを緩和することができる。これによって、バッファ層に応力がほとんどかかっていない状態で窒化ガリウム層を形成することができ、より良好な窒化ガリウム層を形成することができる。
【００３０】
この結晶欠陥を導入するための熱処理工程は、工程（ｂ）、（ｃ）のいずれの工程後に行ってもよいが、水素イオンを注入して歪み緩衝層１３を形成した場合には、図３に示すような工程順で、バッファ層１４を形成する工程の前に５００℃以下の温度で熱処理工程を行い、水素イオンによりＳＯＩ層にマイクロキャビティを形成しておくことが好ましい。ＳＯＩ層にマイクロキャビティを形成しておくことで、バッファ層、窒化ガリウム層を形成した際に歪みの緩和を十分に行うことができる。
【００３１】
次に、図２（ｄ）示すように、本発明の製造方法では、形成されたバッファ層１４上に窒化ガリウム層１５を形成して半導体基板１０を製造する。
このように、ＳＯＩ層とバッファ層の界面における歪みが緩和され、応力が低減されたバッファ層上に窒化ガリウム層を形成することで、反りやクラックのほとんど無い半導体基板を製造することができる。
【００３２】
なお、窒化ガリウム層形成後に半導体基板１０の反りをさらに低減するために、上述の結晶欠陥を導入するための熱処理を別途行うことができる。この場合には、窒化ガリウム層を形成する際の温度（１０００℃程度）以上の温度で行い、例えば１１００℃以上の温度であれば、埋め込み酸化層の流動性が増すため歪みの緩和をより効果的に行うことができる。
【００３３】
以上のような本発明の製造方法により製造することができる、本発明の半導体基板の一例を示す概略図を図１に示す。
図１に示すように、本発明の半導体基板１０は、埋め込み酸化層１１上に面方位が（１１１）のＳＯＩ層１２を有するＳＯＩ基板１６の、ＳＯＩ層１２上にバッファ層１４が形成され、バッファ層１４上に窒化ガリウム層１５が形成された半導体基板１０であって、バッファ層１４と埋め込み酸化層１１との間のＳＯＩ層１２に、イオン注入による歪み緩衝層１３が形成されている。
【００３４】
このように、イオン注入による歪み緩衝層を有するＳＯＩ層上にバッファ層が形成されていることにより、格子定数や熱膨張係数の違いにより界面に生じる歪みを、歪み緩衝層と埋め込み酸化層の両方で緩和することができる。これにより、バッファ層に生じる歪による応力が抑制され、そのバッファ層と窒化ガリウム層との界面の歪みを効果的に緩和できるため、反りやクラックのほとんどない半導体基板とすることができる。
また、窒化ガリウム層を形成するためにＳＯＩ基板を出発基板として用いることができるため、良好な窒化ガリウム層を低コストで製造することができる。
【実施例】
【００３５】
以下、本発明を実施例によりさらに具体的に説明するが、本発明はこれに限定されない。
【００３６】
（実施例１）
まず、ＳＯＩ基板として、面方位（１００）のシリコン基板（ベースウェーハ）と、面方位（１１１）のシリコン基板（ボンドウェーハ）とを貼り合わせて作製された貼り合わせＳＯＩ基板（ＳＯＩ層の厚さ１５０ｎｍ、埋め込み酸化層の厚さ１５０ｎｍ）を準備した。
【００３７】
次に、このＳＯＩ基板のＳＯＩ層に炭化処理（プロパン／水素：５０ｓｃｃｍ／１０ｓｌｍ、温度１２００℃）によりＳｉＣバッファ層を形成した。
次に、ＳＯＩ層中に水素イオンを注入量５×１０１５／ｃｍ２、注入エネルギー１０ｋｅＶで注入して歪み緩衝層を形成した。
【００３８】
次に、ＭＯＶＰＥ（有機金属気相成長）法により１１００℃で、ＳｉＣバッファ層上にＡｌＮバッファ層、窒化ガリウム層（厚さ１０μｍ）の順でエピタキシャル成長させて、窒化ガリウム層が形成された半導体基板を得た。
【００３９】
（実施例２）
まず、ＳＯＩ基板として、面方位（１００）のシリコン基板（ベースウェーハ）と、面方位（１１１）のシリコン基板（ボンドウェーハ）とを貼り合わせて作製された貼り合わせＳＯＩ基板（ＳＯＩ層の厚さ１５０ｎｍ、埋め込み酸化層の厚さ１５０ｎｍ）を準備した。
【００４０】
次に、ＳＯＩ層中にアルゴンイオンを注入量５×１０１５／ｃｍ２、注入エネルギー１０ｋｅＶで注入して歪み緩衝層を形成した。
次に、このＳＯＩ基板のＳＯＩ層に炭化処理（プロパン／水素：５０ｓｃｃｍ／１０ｓｌｍ、温度１２００℃）によりＳｉＣバッファ層を形成した。
【００４１】
次に、ＭＯＶＰＥ（有機金属気相成長）法により１１００℃で、ＳｉＣバッファ層上にＡｌＮバッファ層、窒化ガリウム層（厚さ１０μｍ）の順でエピタキシャル成長させて、窒化ガリウム層が形成された半導体基板を得た。
【００４２】
（実施例３）
まず、ＳＯＩ基板として、面方位（１００）のシリコン基板（ベースウェーハ）と、面方位（１１１）のシリコン基板（ボンドウェーハ）とを貼り合わせて作製された貼り合わせＳＯＩ基板（ＳＯＩ層の厚さ１５０ｎｍ、埋め込み酸化層の厚さ１５０ｎｍ）を準備した。
【００４３】
次に、ＳＯＩ層中に水素イオンを注入量３×１０１６／ｃｍ２、注入エネルギー１０ｋｅＶで注入して歪み緩衝層を形成した。
次に、熱処理を水素雰囲気中で５００℃、１０分で行い、ＳＯＩ層にマイクロキャビティを形成した。
次に、このＳＯＩ基板のＳＯＩ層に炭化処理（プロパン／水素：５０ｓｃｃｍ／１０ｓｌｍ、温度１２００℃）によりＳｉＣバッファ層を形成した。
【００４４】
次に、ＭＯＶＰＥ（有機金属気相成長）法により１１００℃で、ＳｉＣバッファ層上にＡｌＮバッファ層、窒化ガリウム層（厚さ１０μｍ）の順でエピタキシャル成長させて、窒化ガリウム層が形成された半導体基板を得た。
【００４５】
以上のように、製造した半導体基板は表面に良好な窒化ガリウム層が形成され、反りやクラックは発生しなかった。
【００４６】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【図面の簡単な説明】
【００４７】
【図１】本発明の半導体基板の一例を示す概略図である。
【図２】本発明の半導体基板の製造方法の一例を示すフロー図である。
【図３】本発明の半導体基板の製造方法の他の一例を示すフロー図である。
【符号の説明】
【００４８】
１０…半導体基板、  １１…埋め込み酸化層、  １２…ＳＯＩ層、
１３…歪み緩衝層、  １４…バッファ層、  １５…窒化ガリウム層、
１６…ＳＯＩ基板。
【図１】
2010040737.tif 000003
【図２】
2010040737.tif 000004
【図３】
2010040737.tif 000005