(57)【要約】【課題】  リニアサーミスタにおいて、熱結合端子が高電圧回路に接合されていても高電圧回路と温度検出回路との高い絶縁性を確保すること。【解決手段】  サーミスタ素子部１と該サーミスタ素子部１に接続された第１の抵抗２及び第２の抵抗３とが設けられた複合サーミスタチップ１１と、該複合サーミスタチップ１１に電気的に接続されたグランド端子ＧＮＤ、電源端子ＶＣＣ、出力端子ＯＵＴ、複合サーミスタチップ１１に電気的に絶縁されている熱結合端子５を有したリードフレーム６と、複合サーミスタチップ１１を封止した直方体形状の樹脂封止部７と、を備え、樹脂封止部７の一つの側面に、グランド端子ＧＮＤと電源端子ＶＣＣと出力端子ＯＵＴとが配されていると共に、この側面の反対側の側面に熱結合端子５が配されている。【選択図】図１
2010245237.tif 000002
【特許請求の範囲】
【請求項１】
サーミスタ素子部と該サーミスタ素子部に接続された抵抗とが設けられた複合サーミスタチップと、
該複合サーミスタチップに電気的に接続されたグランド端子、電源端子、出力端子、前記複合サーミスタチップに電気的に絶縁されている熱結合端子を有したリードフレームと、
前記複合サーミスタチップを封止した直方体形状の樹脂封止部と、を備え、
前記樹脂封止部の一つの側面に、前記グランド端子と前記電源端子と前記出力端子とが配されていると共に、この側面の反対側の側面に前記熱結合端子が配されていることを特徴とするリニアサーミスタ。
【請求項２】
請求項１に記載のリニアサーミスタにおいて、
前記熱結合端子が、前記樹脂封止部の同一側面に複数設けられていることを特徴とするリニアサーミスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高電圧回路であるインバータ回路上などに実装されて電子部品等の温度を測定するリニアサーミスタに関する。
【背景技術】
【０００２】
一般に、液晶ディスプレイ等のバックライトやオーディオアンプ等に用いられているインバータ回路は、ＦＥＴ等の電子部品を用いた高電圧回路であって発熱するため、電子部品や回路基板の温度を測定し、温度に応じてバックライトの輝度を下げたり、冷却ファンを駆動させるなどの制御を行っている。
このように回路基板上の部品温度を測定するために、従来、回路基板上に温度センサとしてサーミスタを実装することが行われている。
【０００３】
例えば、特許文献１には、電極面積を大きくすることにより耐電圧が低下することを防止したチップ型サーミスタが提案されている。
しかしながら、このチップ型サーミスタでは、サーミスタ単体での温度特性（抵抗温度変化特性）が非直線性であることから扱い難く、高い測定精度が得られないため、従来、図３に示すように、サーミスタ素子部１と抵抗（第１の抵抗２及び第２の抵抗３）とを組み合わせた回路などでリニアライズされた温度特性を出力するリニアサーミスタ１００が用いられている。
【０００４】
さらに、このリニアサーミスタ１００において、熱検出のための熱伝導性を高めるために、図３及び図４に示すように、例えば温度測定対象であるＦＥＴ等の電子部品Ｅが実装された回路基板４上のパターン配線や放熱金属パターンの放熱面４ａ等に直接接合させる金属端子の熱結合端子５を設けたものが提案されている。この熱結合端子５は、温度検出回路とは電気的に絶縁され、温度検出回路に接続されるグランド端子ＧＮＤ、電源端子ＶＣＣ及び出力端子ＯＵＴとは別に設けられている。また、これら各端子は、リニアサーミスタ１００の四隅にそれぞれ配されて突出している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−２９７６０３号公報（特許請求の範囲）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記従来の技術には、以下の課題が残されている。
すなわち、インバータ回路などの高電圧を発生する回路基板にサーミスタを実装する場合、サーミスタに接続される温度検出回路が高電圧に対して脆弱な信号処理回路であるため、電気的に隔離する必要がある。しかしながら、上記リニアサーミスタ１００では、熱結合端子５と温度検出回路に接続される端子（グランド端子ＧＮＤ、電源端子ＶＣＣ及び出力端子ＯＵＴのいずれか）との空間距離が近く、電子部品に接続された高電圧回路と温度検出回路との電気的な隔離が困難になるおそれがあった。
【０００７】
本発明は、前述の課題に鑑みてなされたもので、熱結合端子が高電圧回路に接合されていても高電圧回路と温度検出回路との高い絶縁性を確保することができるリニアサーミスタを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、前記課題を解決するために以下の構成を採用した。すなわち、本発明のリニアサーミスタは、サーミスタ素子部と該サーミスタ素子部に接続された抵抗とが設けられた複合サーミスタチップと、該複合サーミスタチップに電気的に接続されたグランド端子、電源端子、出力端子、前記複合サーミスタチップに電気的に絶縁されている熱結合端子を有したリードフレームと、前記複合サーミスタチップを封止した直方体形状の樹脂封止部と、を備え、前記樹脂封止部の一つの側面に、前記グランド端子と前記電源端子と前記出力端子とが配されていると共に、この側面の反対側の側面に前記熱結合端子が配されていることを特徴とする。
【０００９】
このリニアサーミスタでは、樹脂封止部の一つの側面に、グランド端子と電源端子と出力端子とが配されていると共に、この側面の反対側の側面に熱結合端子が配されているので、温度検出回路に接続される端子（グランド端子、電源端子及び出力端子）のうちいずれかと高電圧回路等に接続される熱結合端子とを樹脂封止部の同じ辺に配した場合よりも、熱結合端子と温度検出回路に接続される端子及び複合サーミスタチップ内の配線との互いの空間距離をより空けることが可能になる。したがって、温度測定対象の電子部品を使用した高電圧回路とリニアサーミスタの温度検出回路との十分な電気的な隔離が可能になる。
また、温度検出回路に接続されるグランド端子と電源端子と出力端子とが樹脂封止部の同一の辺に配されているので、各端子を結ぶ配線の長さを最小限にすることができ、配線の内部抵抗を極力抑えて測定精度を向上させると共に雑音の発生を抑制することができる。
【００１０】
また、本発明のリニアサーミスタは、前記熱結合端子が、前記樹脂封止部の同一側面に複数設けられていることを特徴とする。
すなわち、このリニアサーミスタでは、熱結合端子が、樹脂封止部の同一側面に複数設けられているので、複数の熱結合端子によって高い熱伝導性と実装強度を得ることができる。
【発明の効果】
【００１１】
本発明によれば、以下の効果を奏する。
すなわち、本発明に係るリニアサーミスタによれば、樹脂封止部の一つの側面に、グランド端子と電源端子と出力端子とが配されていると共に、この側面の反対側の側面に熱結合端子が配されているので、温度検出回路に接続される各端子と熱結合端子との空間距離を従来よりも空けることができる。したがって、高電圧回路と温度検出回路との十分な電気的な隔離ができ、耐電圧特性を温度検出回路と独立して容易に構成することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明に係るリニアサーミスタの一実施形態において、内部の回路の等価回路も併せて図示した平面図である。
【図２】本実施形態において、回路基板上にリニアサーミスタを実装した状態を示す平面図である。
【図３】本発明に係るリニアサーミスタの従来例において、内部の回路の等価回路も併せて図示した平面図である。
【図４】本発明に係るリニアサーミスタの従来例において、回路基板上にリニアサーミスタを実装した状態を示す斜視図である。
【発明を実施するための形態】
【００１３】
以下、本発明に係るリニアサーミスタの一実施形態を、図１及び図２を参照しながら説明する。なお、以下の説明に用いる各図面では、各部材を認識可能又は認識容易な大きさとするために縮尺を適宜変更している。
【００１４】
本実施形態のリニアサーミスタ１０は、図１及び図２に示すように、温度測定対象である電子部品Ｅが実装された回路基板４上に実装されて電子部品Ｅ又は回路基板４の温度を測定する面実装タイプの温度センサである。
【００１５】
このリニアサーミスタ１０は、サーミスタ素子部１と該サーミスタ素子部１に接続された第１の抵抗２及び第２の抵抗３とが設けられた複合サーミスタチップ１１と、該複合サーミスタチップ１１に電気的に接続されたグランド端子ＧＮＤ、電源端子ＶＣＣ、出力端子ＯＵＴ、複合サーミスタチップ１１に電気的に絶縁されている２つの熱結合端子５を有したリードフレーム６と、複合サーミスタチップ１１を封止した直方体形状の樹脂封止部７と、を備えている。
【００１６】
上記電子部品Ｅは、例えば通電時に発熱を伴うＩＣやＦＥＴによるパワートランジスタ等である。なお、本実施形態では、電子部品Ｅとして放熱フィンｆを有するＦＥＴを回路基板に実装している。
【００１７】
上記樹脂封止部７の一つの側面には、グランド端子ＧＮＤと電源端子ＶＣＣと出力端子ＯＵＴとが突出状態に配されていると共に、この側面の反対側の側面に熱結合端子５が突出状態に配されている。また、２つの熱結合端子５は、樹脂封止部７の同一側面に設けられている。
すなわち、温度検出回路に接続されるグランド端子ＧＮＤと電源端子ＶＣＣと出力端子ＯＵＴとが、高電圧回路に接続される熱結合端子５とは反対側の樹脂封止部７の一辺にまとめられている。
【００１８】
上記サーミスタ素子部１、上記第１の抵抗２及び第２の抵抗３は、絶縁性基板等のチップ基板（図示略）上にスクリーン印刷等でパターン形成されたサーミスタ薄膜及び抵抗膜で形成されている。
上記サーミスタ素子部１は、ＮＴＣ型、ＰＴＣ型、ＣＴＲ型等のサーミスタがあるが、本実施形態では、ＮＴＣ型サーミスタを採用している。このサーミスタ素子部１は、Ｍｎ−Ｃｏ−Ｃｕ系材料、Ｍｎ−Ｃｏ−Ｆｅ系材料等のサーミスタ材料で形成されている。
【００１９】
このサーミスタ素子部１は、図１に示すように、パターン配線やワイヤーボンディングのワイヤ（図示略）等によって、一端がグランド端子ＧＮＤに接続されていると共に他端が出力端子ＯＵＴに接続されている。
また、第１の抵抗２は、パターン配線によりサーミスタ素子部１に並列に接続されている。
さらに、第２の抵抗３は、パターン配線やワイヤーボンディングのワイヤ等によって、電源端子ＶＣＣとサーミスタ素子部１の他端との間に直列に接続されている。
【００２０】
したがって、上記のようにサーミスタ素子部１に接続された第１の抵抗２及び第２の抵抗３によって、サーミスタ素子部１の温度抵抗特性がリニアライズされたサーミスタ回路部を構成している。
なお、複合サーミスタチップ１１とリードフレーム６のグランド端子ＧＮＤ、電源端子ＶＣＣ及び出力端子ＯＵＴとは、ワイヤーボンディングによるワイヤー等で電気的に接続されている。
【００２１】
上記２つの熱結合端子５は、熱的な結合端子として機能するダミー端子であり、グランド端子ＧＮＤ、電源端子ＶＣＣ及び出力端子ＯＵＴとは樹脂封止部７の幅Ｗの距離で離間されている。また、これら熱結合端子５は、サーミスタ素子部１、第１の抵抗２及び第２の抵抗３とで構成されるサーミスタ回路部とは樹脂封止部７の幅Ｗに近い距離で離間されて電気的に絶縁されている。なお、本実施形態では、熱結合端子５とグランド端子ＧＮＤ、電源端子ＶＣＣ及び出力端子ＯＵＴとは、２ｍｍ以上の距離で離間するように設定されている。
【００２２】
次に、本実施形態のリニアサーミスタ１０を、温度測定対象としてＦＥＴである電子部品Ｅが実装されたインバータ回路の回路基板４に実装する場合について、図２を参照して説明する。
【００２３】
上記回路基板４上には、電子部品Ｅから発生した熱を放熱させるための銅箔等の金属膜で形成された放熱面４ａが形成され、該放熱面４ａに電子部品Ｅの放熱フィンｆが接触状態に実装されている。
ＦＥＴである電子部品Ｅのゲート端子Ｇ、ドレイン端子Ｄ及びソース端子Ｓは、それぞれ回路基板４上にパターン形成されたゲート用配線４ｇ、ドレイン用配線４ｄ及びソース用配線４ｓに接合されている。
【００２４】
上記リニアサーミスタ１０は、２つの熱結合端子５が配された側面を電子部品Ｅ側に向けて実装されると共に、２つの熱結合端子５が、それぞれドレイン用配線４ｄに接合される。
なお、上記インバータ回路は、数百Ｖが印加される高電圧回路であるのに対し、上記温度検出回路は、数Ｖが印加される信号処理回路であって、電源端子ＶＣＣには、例えば５Ｖの電圧が印加される。
【００２５】
このように本実施形態のリニアサーミスタ１０では、樹脂封止部７の一つの側面に、グランド端子ＧＮＤと電源端子ＶＣＣと出力端子ＯＵＴとが配されていると共に、この側面の反対側の側面に熱結合端子５が配されているので、温度検出回路に接続される端子（グランド端子ＧＮＤ、電源端子ＶＣＣ及び出力端子ＯＵＴ）のうちいずれかと高電圧回路等に接続される熱結合端子５とを樹脂封止部７の同じ辺（側面）に配した場合よりも、熱結合端子７と温度検出回路に接続される端子（グランド端子ＧＮＤ、電源端子ＶＣＣ、出力端子ＯＵＴ）及び複合サーミスタチップ１１内の配線との互いの空間距離をより空けることが可能になる。
【００２６】
したがって、温度測定対象の電子部品Ｅを使用した高電圧回路とリニアサーミスタ１０の温度検出回路との十分な電気的な隔離が可能になる。
また、温度検出回路に接続されるグランド端子ＧＮＤと電源端子ＶＣＣと出力端子ＯＵＴとが樹脂封止部７の同一の辺（側面）に配されているので、各端子を結ぶパターン配線の長さを最小限にすることができ、パターン配線の内部抵抗を極力抑えて測定精度を向上させると共に雑音の発生を抑制することができる。
さらに、熱結合端子５が、樹脂封止部７の同一側面に２つ設けられているので、２つの熱結合端子５によって高い熱伝導性と実装強度を得ることができる。
【００２７】
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
【００２８】
例えば、上記実施形態では、サーミスタ素子部、第１の抵抗及び第２の抵抗をスクリーン印刷でパターン形成した薄膜でチップ基板上にそれぞれ形成しているが、基板上にチップ型サーミスタ及びチップ型抵抗をそれぞれ実装してサーミスタ素子部、第１の抵抗及び第２の抵抗としても構わない。
【符号の説明】
【００２９】
１…サーミスタ素子部、２…第１の抵抗、３…第２の抵抗、５…熱結合端子、６…リードフレーム、７…樹脂封止部、１０…リニアサーミスタ、１１…複合サーミスタチップ、Ｅ…電子部品、ＧＮＤ…グランド端子、ＯＵＴ…出力端子、ＶＣＣ…電源端子
【図１】
2010245237.tif 000003
【図２】
2010245237.tif 000004
【図３】
2010245237.tif 000005
【図４】
2010245237.tif 000006