(57)【要約】【課題】本発明は、第１及び第２の半導体装置を備えた電子装置の厚さ方向のサイズを小さくできると共に、第１の半導体装置と第２の半導体装置との間の電気的接続信頼性を向上させることのできる電子装置及びその製造方法を提供することを課題とする。【解決手段】第１の電子部品１５，１６、第１の電子部品１５，１６と直接接続された配線パターン５１〜５３を有する多層配線基板２５、及び多層配線基板２５と電気的に接続された貫通電極２１〜２３を備えた第１の半導体装置１１に、第２の電子部品９５，９６、第２の電子部品９５，９６と直接接続された配線パターン５１〜５３を有する多層配線基板１１７、及び多層配線基板１１７及び第１の半導体装置１１と電気的に接続された貫通電極１１１〜１１５を有する第２の半導体装置１２を設けた。【選択図】図２
2010245259.tif 000002
【特許請求の範囲】
【請求項１】
複数の絶縁層が積層された第１の積層体と、前記第１の積層体に内設され、前記第１の積層体の第１の面から露出された第１の接続面、及び前記第１の面とは反対側に位置する前記第１の積層体の第２の面から露出された第２の接続面を備えた第１の配線パターンと、前記第１の積層体の第２の面に設けられ、前記第２の接続面と接続された第１のパッドと、を有する第１の多層配線構造体と、
前記第１の多層配線構造体に設けられ、前記第１の配線パターンと接続された第１の電極パッドを有する第１の電子部品と、
を備えた第１の半導体装置と、
前記第１のパッド及び前記第１の積層体の第２の面を覆う接着層と、
接続面を有する第２の電極パッドが形成された電極パッド形成面とは反対側に位置する背面と前記第１の積層体の第２の面と接触する面とは反対側に位置する前記接着層の電子部品載置面とが接触するように、前記接着層に配置された第２の電子部品と、
前記電子部品載置面に設けられ、前記第２の電子部品の側面を封止すると共に、前記第２の電極パッド及び前記電極パッド形成面を露出する多層配線構造体形成面を有する封止樹脂と、
前記第１のパッドと対向する部分の前記接着層及び前記封止樹脂を貫通するように設けられ、前記第１のパッドと接続された貫通電極と、
前記多層配線構造体形成面、該多層配線構造体形成面から露出された前記貫通電極の端面、前記第２の電子部品の電極パッド形成面、及び前記第２の電極パッドに形成され、積層された複数の絶縁層により構成された第２の積層体と、前記第２の積層体に内設され、前記多層配線構造体形成面と接触する面とは反対側に位置する前記第２の積層体の面から露出されたパッド接続面を有し、前記第２の電極パッドの接続面と直接接続されると共に、前記封止樹脂の多層配線構造体形成面から露出された前記貫通電極の端面と接続される第２の配線パターンと、前記第２の積層体の面に設けられ、前記パッド接続面と接続された第２のパッドと、を有する第２の多層配線構造体と、
を備えた第２の半導体装置と、を有することを特徴とする電子装置。
【請求項２】
前記多層配線構造体形成面、該多層配線構造体形成面から露出された前記貫通電極の端面、及び前記第２の電子部品の電極パッド形成面を同一平面上に配置したことを特徴とする請求項１記載の電子装置。
【請求項３】
前記第１の半導体装置は、前記第１の積層体の第１の面及び前記第１の配線パターンの第１の接続面に設けられた他の封止樹脂と、前記第１の配線パターンの第１の接続面と対向する部分に設けられた前記他の封止樹脂を貫通すると共に、前記第１の接続面と接続された他の貫通電極と、を有し、
前記第１の電子部品の側面は、前記他の封止樹脂により封止されており、
前記第１の電極パッドは、前記他の封止樹脂から露出されていることを特徴とする請求項１または２記載の電子装置。
【請求項４】
複数の絶縁層が積層された第１の積層体と、前記第１の積層体に内設され、前記第１の積層体の第１の面から露出された第１の接続面、及び前記第１の面とは反対側に位置する前記第１の積層体の第２の面から露出された第２の接続面を備えた第１の配線パターンと、前記第１の積層体の第２の面に設けられ、前記第２の接続面と接続された第１のパッドと、を有する第１の多層配線構造体と、前記第１の多層配線構造体に設けられ、前記第１の配線パターンと直接接続された第１の電極パッドを有する第１の電子部品と、を備えた第１の半導体装置を形成する第１の半導体装置形成工程と、
第２の半導体装置を形成する第２の半導体装置形成工程と、を有し、
前記第２の半導体装置形成工程は、接続面を有した第２の電極パッドと、該第２の電極パッドが形成される電極パッド形成面と、該電極パッド形成面の反対側に配置された背面とを有する第２の電子部品を準備し、その後、接着層の第１の面と前記第２の電子部品の背面とを接着させる第２の電子部品接着工程と、
前記接着層の第１の面に、前記第２の電極パッド及び前記電極パッド形成面を露出する多層配線構造体形成面を有し、前記第２の電子部品の側面を封止する封止樹脂を形成する封止樹脂形成工程と、
前記封止樹脂形成工程後に、前記第１のパッド及び前記第１の積層体の第２の面に、前記接着層の第１の面とは反対側に位置する前記接着層の第２の面を貼り付ける接着層貼付工程と、
前記第１のパッドと対向する部分の前記接着層及び前記封止樹脂を貫通すると共に、前記第１のパッドと接続される貫通電極を形成する貫通電極形成工程と、
前記多層配線構造体形成面、該多層配線構造体形成面から露出された前記貫通電極の端面、前記第２の電子部品の電極パッド形成面、及び前記第２の電極パッドに、積層された複数の絶縁層により構成された第２の積層体と、前記第２の積層体に内設され、前記多層配線構造体形成面と接触する面とは反対側に位置する前記第２の積層体の面から露出されたパッド接続面を有し、前記第２の電極パッドの接続面と直接接続されると共に、前記封止樹脂の多層配線構造体形成面から露出された前記貫通電極の端面と接続される第２の配線パターンと、前記第２の積層体の面に設けられ、前記パッド接続面と接続された第２のパッドと、を有する第２の多層配線構造体を形成する第２の多層配線構造体形成工程と、を含むことを特徴とする電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置及びその製造方法に係り、特に、第１の電子部品及び第１の電子部品と電気的に接続された第１の多層配線構造体を有する第１の半導体装置と、第１の半導体装置と電気的に接続され、第２の電子部品及び第２の電子部品と電気的に接続された第２の多層配線構造体を有する第２の半導体装置と、を備えた電子装置に関する。
【背景技術】
【０００２】
図１は、従来の電子装置の断面図である。
【０００３】
図１を参照するに、従来の電子装置２００は、第１の半導体装置２０１と、第２の半導体装置２０２と、内部接続端子２０３とを有する。第１の半導体装置２０１は、配線基板２１１（第１の多層配線構造体）と、第１の電子部品２１２と、アンダーフィル樹脂２１３と、外部接続端子２１４とを有する。
【０００４】
配線基板２１１は、板状とされた多層配線構造体である。配線基板２１１は、積層された絶縁層２１６，２１７と、配線パターン２１９，２２８，２２９と、パッド２２１と、ソルダーレジスト層２２２，２２６と、外部接続用パッド２２３，２２４とを有する。絶縁層２１６は、絶縁層２１７の上面２１７Ａに設けられている。
【０００５】
配線パターン２１９及びパッド２２１は、絶縁層２１６の上面２１６Ａに設けられている。配線パターン２１９は、ソルダーレジスト層２２２から露出されたパッド部２３２，２３３を有する。パッド２２１は、ソルダーレジスト層２２２から露出されている。
【０００６】
ソルダーレジスト層２２２は、絶縁層２１６の上面２１６Ａに設けられている。外部接続用パッド２２３，２２４は、絶縁層２１７の下面２１７Ｂに設けられている。外部接続用パッド２２３，２２４の下面は、ソルダーレジスト層２２６から露出されている。
【０００７】
ソルダーレジスト層２２６は、絶縁層２１７の下面２１７Ｂに設けられている。配線パターン２２８，２２９は、積層された絶縁層２１６，２１７に内設されている。配線パターン２２８は、パッド部２３３及び外部接続用パッド２２３と接続されている。配線パターン２２９は、パッド２２１及び外部接続用パッド２２４と接続されている。
【０００８】
第１の電子部品２１２は、第１の半導体装置２０１と第２の半導体装置２０２との間に配置されている。第１の電子部品２１２は、電極パッド２３６を有する。電極パッド２３６は、バンプ２３７（例えば、はんだバンプ）を介して、パッド部２３２と電気的に接続されている。
【０００９】
アンダーフィル樹脂２１３は、第１の電子部品２１２と配線基板２１１との隙間を充填するように設けられている。外部接続端子２１４は、外部接続用パッド２２３，２２４の下面に設けられている。
【００１０】
第２の半導体装置２０２は、第１の半導体装置２０１の上方に配置されている。第２の半導体装置２０２は、配線基板２４１（第２の多層配線構造体）と、第２の電子部品２４３と、モールド樹脂２４６とを有する。配線基板２４１は、板状とされており、パッド２５１，２５２，２５４を有する。パッド２５１は、パッド部２３３と対向すると共に、内部接続端子２０３を介して、パッド部２３３と電気的に接続されている。パッド２５２は、パッド２２１と対向すると共に、内部接続端子２０３を介して、パッド２２１と電気的に接続されている。パッド２５４は、パッド２５１又はパッド２５２と電気的に接続されている。
【００１１】
第２の電子部品２４３は、配線基板２４１上に接着されると共に、金属ワイヤ２４４を介して、パッド２５４と電気的に接続されている。モールド樹脂２４６は、配線基板２４１上に設けられている。モールド樹脂２４６は、金属ワイヤ２４４及び第２の電子部品２４３を封止している。
【００１２】
内部接続端子２０３は、第１の電子部品２１２と第２の半導体装置２０２とが接触しないような直径（高さ）とされている。内部接続端子２０３の高さは、例えば、２００μｍとすることができる（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開平６−１３５４１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかしながら、従来の電子装置２００では、バンプ２３７を介して、配線基板２１１の上面側に配置された第１の電子部品２１２と配線基板２１１とを電気的に接続させていたため、電子装置２００の厚さ方向のサイズが大型化してしまうという問題があった。
【００１５】
また、従来の電子装置２００では、第１の半導体装置２０１と第２の半導体装置２０２とを電気的に接続する内部接続端子２０３の高さ（直径）を、第１の電子部品２１２の高さとバンプ２３７の高さとを加算した値よりも大きくする必要があるため、電子装置２００の厚さ方向のサイズが大型化してしまうという問題があった。
【００１６】
さらに、従来の電子装置２００では、内部接続端子２０３としてはんだボールを用いた場合、第１の半導体装置２０１と第２の半導体装置２０２との間の電気的接続信頼性が低下してしまうという問題があった。
【００１７】
なお、第１の半導体装置２０１及び電子装置２００の厚さ方向のサイズが大型化してしまうという問題は、第１の電子部品２１２と配線基板２１１とをワイヤボンディング接続した場合にも発生する。
【００１８】
そこで本発明は、上述した問題点に鑑みなされたものであり、電子装置の厚さ方向のサイズを小さくできると共に、第１の半導体装置と第２の半導体装置との間の電気的接続信頼性を向上させることのできる電子装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１９】
本発明の一観点によれば、複数の絶縁層が積層された第１の積層体と、前記第１の積層体に内設され、前記第１の積層体の第１の面から露出された第１の接続面、及び前記第１の面とは反対側に位置する前記第１の積層体の第２の面から露出された第２の接続面を備えた第１の配線パターンと、前記第１の積層体の第２の面に設けられ、前記第２の接続面と接続された第１のパッドと、を有する第１の多層配線構造体と、前記第１の多層配線構造体に設けられ、前記第１の配線パターンと接続された第１の電極パッドを有する第１の電子部品と、を備えた第１の半導体装置と、前記第１のパッド及び前記第１の積層体の第２の面を覆う接着層と、接続面を有する第２の電極パッドが形成された電極パッド形成面とは反対側に位置する背面と前記第１の積層体の第２の面と接触する面とは反対側に位置する前記接着層の電子部品載置面とが接触するように、前記接着層に配置された第２の電子部品と、前記電子部品載置面に設けられ、前記第２の電子部品の側面を封止すると共に、前記第２の電極パッド及び前記電極パッド形成面を露出する多層配線構造体形成面を有する封止樹脂と、前記第１のパッドと対向する部分の前記接着層及び前記封止樹脂を貫通するように設けられ、前記第１のパッドと接続された貫通電極と、前記多層配線構造体形成面、該多層配線構造体形成面から露出された前記貫通電極の端面、前記第２の電子部品の電極パッド形成面、及び前記第２の電極パッドに形成され、積層された複数の絶縁層により構成された第２の積層体と、前記第２の積層体に内設され、前記多層配線構造体形成面と接触する面とは反対側に位置する前記第２の積層体の面から露出されたパッド接続面を有し、前記第２の電極パッドの接続面と直接接続されると共に、前記封止樹脂の多層配線構造体形成面から露出された前記貫通電極の端面と接続される第２の配線パターンと、前記第２の積層体の面に設けられ、前記パッド接続面と接続された第２のパッドと、を有する第２の多層配線構造体と、を備えた第２の半導体装置と、を有することを特徴とする電子装置が提供される。
【００２０】
本発明によれば、第１の半導体装置と第２の半導体装置との間の隙間をなくすと共に、貫通電極により第１のパッド（第１の半導体装置の構成要素の１つ）と第２の配線パターン（第２の半導体装置の構成要素の１つ）とを電気的に接続することにより、電子装置の厚さ方向のサイズを小型化することができる。
【００２１】
また、第１の配線パターンと第１の電子部品に設けられた第１の電極パッドとを直接接続すると共に、第２の配線パターンと第２の電子部品に設けられた第２の電極パッドとを直接接続することにより、第１及び第２の半導体装置の厚さが薄くなるため、電子装置の厚さ方向のサイズを小型化することができる。
【００２２】
さらに、貫通電極により第１の半導体装置と第２の半導体装置とを電気的に接続することにより、内部接続端子（例えば、はんだボール）を用いて第１の半導体装置と第２の半導体装置とを電気的に接続した場合と比較して、第１の半導体装置と第２の半導体装置との間の電気的接続信頼性を向上させることができる。
【００２３】
本発明の他の観点によれば、複数の絶縁層が積層された第１の積層体と、前記第１の積層体に内設され、前記第１の積層体の第１の面から露出された第１の接続面、及び前記第１の面とは反対側に位置する前記第１の積層体の第２の面から露出された第２の接続面を備えた第１の配線パターンと、前記第１の積層体の第２の面に設けられ、前記第２の接続面と接続された第１のパッドと、を有する第１の多層配線構造体と、前記第１の多層配線構造体に設けられ、前記第１の配線パターンと直接接続された第１の電極パッドを有する第１の電子部品と、を備えた第１の半導体装置を形成する第１の半導体装置形成工程と、第２の半導体装置を形成する第２の半導体装置形成工程と、を有し、前記第２の半導体装置形成工程は、接続面を有した第２の電極パッドと、該第２の電極パッドが形成される電極パッド形成面と、該電極パッド形成面の反対側に配置された背面とを有する第２の電子部品を準備し、その後、接着層の第１の面と前記第２の電子部品の背面とを接着させる第２の電子部品接着工程と、前記接着層の第１の面に、前記第２の電極パッド及び前記電極パッド形成面を露出する多層配線構造体形成面を有し、前記第２の電子部品の側面を封止する封止樹脂を形成する封止樹脂形成工程と、前記封止樹脂形成工程後に、前記第１のパッド及び前記第１の積層体の第２の面に、前記接着層の第１の面とは反対側に位置する前記接着層の第２の面を貼り付ける接着層貼付工程と、前記第１のパッドと対向する部分の前記接着層及び前記封止樹脂を貫通すると共に、前記第１のパッドと接続される貫通電極を形成する貫通電極形成工程と、前記多層配線構造体形成面、該多層配線構造体形成面から露出された前記貫通電極の端面、前記第２の電子部品の電極パッド形成面、及び前記第２の電極パッドに、積層された複数の絶縁層により構成された第２の積層体と、前記第２の積層体に内設され、前記多層配線構造体形成面と接触する面とは反対側に位置する前記第２の積層体の面から露出されたパッド接続面を有し、前記第２の電極パッドの接続面と直接接続されると共に、前記封止樹脂の多層配線構造体形成面から露出された前記貫通電極の端面と接続される第２の配線パターンと、前記第２の積層体の面に設けられ、前記パッド接続面と接続された第２のパッドと、を有する第２の多層配線構造体を形成する第２の多層配線構造体形成工程と、を含むことを特徴とする電子装置が提供される。
【００２４】
本発明によれば、第１の多層配線構造体に設けられた第１の配線パターンと直接接続された第１の電子部品を有する第１の半導体装置に、第２の多層配線構造体に設けられた第２の配線パターンと直接接続される第２の電子部品を有した第２の半導体装置を形成すると共に、第２の半導体装置に設けられた貫通電極により、第１の半導体装置と第２の多層配線構造体及び第２の電子部品とを電気的に接続することにより、第１及び第２の配線パターンと第１及び第２の電子部品とを電気的に接続するためのバンプ又は金属ワイヤ、第１の半導体装置と第２の半導体装置とを電気的に接続するための内部接続端子、及び内部接続端子を配設するための隙間が不要となるため、電子装置の厚さ方向のサイズを小型化することができる。
【００２５】
また、貫通電極により第１の半導体装置と第２の半導体装置とを電気的に接続することにより、内部接続端子（例えば、はんだボール）を用いて第１の半導体装置と第２の半導体装置とを電気的に接続した場合と比較して、第１の半導体装置と第２の半導体装置との間の電気的接続信頼性を向上させることができる。
【発明の効果】
【００２６】
本発明によれば、電子装置の厚さ方向のサイズを小さくできると共に、第１の半導体装置と第２の半導体装置との間の電気的接続信頼性を向上させることができる。
【図面の簡単な説明】
【００２７】
【図１】従来の電子装置の断面図である。
【図２】本発明の第１の実施の形態に係る電子装置の断面図である。
【図３】本発明の第１の実施の形態に係る電子装置の製造工程を示す図（その１）である。
【図４】本発明の第１の実施の形態に係る電子装置の製造工程を示す図（その２）である。
【図５】本発明の第１の実施の形態に係る電子装置の製造工程を示す図（その３）である。
【図６】本発明の第１の実施の形態に係る電子装置の製造工程を示す図（その４）である。
【図７】本発明の第１の実施の形態に係る電子装置の製造工程を示す図（その５）である。
【図８】本発明の第１の実施の形態に係る電子装置の製造工程を示す図（その６）である。
【図９】本発明の第１の実施の形態に係る電子装置の製造工程を示す図（その７）である。
【図１０】本発明の第１の実施の形態に係る電子装置の製造工程を示す図（その８）である。
【図１１】本発明の第１の実施の形態に係る電子装置の製造工程を示す図（その９）である。
【図１２】本発明の第１の実施の形態に係る電子装置の製造工程を示す図（その１０）である。
【図１３】本発明の第１の実施の形態に係る電子装置の製造工程を示す図（その１１）である。
【図１４】本発明の第１の実施の形態に係る電子装置の製造工程を示す図（その１２）である。
【図１５】本発明の第１の実施の形態に係る電子装置の製造工程を示す図（その１３）である。
【図１６】本発明の第１の実施の形態に係る電子装置の製造工程を示す図（その１４）である。
【図１７】本発明の第１の実施の形態に係る電子装置の製造工程を示す図（その１５）である。
【図１８】本発明の第１の実施の形態に係る電子装置の製造工程を示す図（その１６）である。
【図１９】本発明の第１の実施の形態に係る電子装置の製造工程を示す図（その１７）である。
【図２０】本発明の第１の実施の形態に係る電子装置の製造工程を示す図（その１８）である。
【図２１】本発明の第１の実施の形態に係る電子装置の製造工程を示す図（その１９）である。
【図２２】本発明の第１の実施の形態に係る電子装置の製造工程を示す図（その２０）である。
【図２３】本発明の第１の実施の形態に係る電子装置の製造工程を示す図（その２１）である。
【図２４】本発明の第２の実施の形態に係る電子装置の断面図である。
【発明を実施するための形態】
【００２８】
以下、図面に基づいて本発明の実施の形態について説明する。
【００２９】
（第１の実施の形態）
図２は、本発明の第１の実施の形態に係る電子装置の断面図である。
【００３０】
図２を参照するに、第１の実施の形態の電子装置１０は、第１の半導体装置１１と、第２の半導体装置１２とを有する。
【００３１】
第１の半導体装置１１は、第１の電子部品１５，１６と、封止樹脂１８（他の封止樹脂）と、貫通電極２１〜２３（他の貫通電極）と、第１の多層配線構造体２５とを有する。
【００３２】
第１の電子部品１５は、薄板化された電子部品である。第１の電子部品１５の厚さは、例えば、２００〜３００μｍとすることができる。第１の電子部品１５は、接続面３１Ａを有する第１の電極パッド３１と、接続面３２Ａを有する第１の電極パッド３２と、第１の電極パッド３１，３２が形成された電極パッド形成面１５Ａと、電極パッド形成面１５Ａの反対側に配置された背面１５Ｂとを有する。
【００３３】
第１の電子部品１６は、薄板化された電子部品である。第１の電子部品１６の厚さは、例えば、２００〜３００μｍとすることができる。第１の電子部品１６は、接続面３３Ａを有する第１の電極パッド３３と、接続面３４Ａを有する第１の電極パッド３４と、第１の電極パッド３３，３４が形成された電極パッド形成面１６Ａと、電極パッド形成面１６Ａの反対側に配置された背面１６Ｂとを有する。
【００３４】
上記説明した第１の電子部品１５，１６としては、例えば、半導体チップを用いることができる。具体的には、第１の電子部品１５，１６としてＣＰＵ（Central Processing Unit）用の半導体チップを用いる場合や、第１の電子部品１５，１６のどちらか一方にＣＰＵ（Central Processing Unit）用の半導体チップを用い、他方にメモリ用の半導体チップを用いる場合や、第１の電子部品１５，１６のどちらか一方にＣＰＵ（Central Processing Unit）用の半導体チップを用い、他方にＧＰＵ（Graphics Processing Unit）用の半導体チップを用いる場合がある。
【００３５】
封止樹脂１８は、第１の電子部品１５，１６の周囲に設けられている。これにより、封止樹脂１８は、第１の電子部品１５，１６の側面を封止している。封止樹脂１８は、第１の電子部品１５，１６と略等しい厚さとされている。封止樹脂１６の厚さは、例えば、２００〜３００μｍとすることができる。
【００３６】
封止樹脂１８は、面１８Ａと、面１８Ａの反対側に配置された多層配線構造体形成面１８Ｂとを有する。封止樹脂１８の面１８Ａは、第１の電子部品１５，１６の背面１５Ｂ，１６Ｂを露出している。封止樹脂１８の面１８Ａは、第１の電子部品１５，１６の背面１５Ｂ，１６Ｂと略面一となるように構成されている。これにより、封止樹脂１８の面１８Ａ及び第１の電子部品１５，１６の背面１５Ｂ，１６Ｂは、同一平面上に配置されている。
【００３７】
このように、第１の電子部品１５，１６の側面を封止する封止樹脂１８の面１８Ａを、第１の電子部品１５，１６の背面１５Ｂ，１６Ｂに対して略面一となるように構成することにより、第１の半導体装置１１の厚さ方向のサイズを大型化させることなく、第１の電子部品１５，１６の側面を封止することができる。
【００３８】
多層配線構造体形成面１８Ｂは、第１の電子部品１５，１６に設けられた電極パッド形成面１５Ａ，１６Ａ及び第１の電極パッド３１〜３４を露出している。多層配線構造体形成面１８Ｂは、電極パッド形成面１５Ａ，１６Ａに対して略面一となるように構成されている。多層配線構造体形成面１８Ｂは、多層配線構造体２５が形成される面である。
【００３９】
封止樹脂１８は、貫通孔３６〜３８を有する。貫通孔３６〜３８は、第１の電子部品１５，１６の周囲に位置する部分の封止樹脂１８を貫通するように形成されている。貫通孔３６〜３８の直径は、例えば、２００μｍとすることができる。
【００４０】
上記構成とされた封止樹脂１８としては、例えば、モールド樹脂を用いることができる。モールド樹脂の材料としては、例えば、エポキシ樹脂を用いることができる。
【００４１】
貫通電極２１は、貫通孔３６に設けられている。貫通電極２１の一方の端面２１Ａは、第１の電子部品１５，１６の背面１５Ｂ，１６Ｂ及び封止樹脂１８の面１８Ａを通過する平面上に配置されている。貫通電極２１の端面２１Ａは、例えば、他の電子部品（図示せず）を実装するための接続面として機能する面である。
【００４２】
貫通電極２１の他方の端面２１Ｂが形成された側の端部は、多層配線構造体形成面１８Ｂから突出している。貫通電極２１の他方の端面２１Ｂは、接続面３１Ａ，３２Ａ，３３Ａ,３４Ａを通過する平面上に配置されている。
【００４３】
上記構成とされた貫通電極２１は、例えば、めっき法により形成することができる。貫通電極２１の材料としては、例えば、Ｃｕを用いることができる。
【００４４】
貫通電極２２は、貫通孔３７に設けられている。貫通電極２２の一方の端面２２Ａは、第１の電子部品１５，１６の背面１５Ｂ，１６Ｂ及び封止樹脂１８の面１８Ａを通過する平面上に配置されている。貫通電極２２の端面２２Ａは、例えば、他の電子部品（図示せず）を実装するための接続面として機能する面である。
【００４５】
貫通電極２２の他方の端面２２Ｂが形成された側の端部は、多層配線構造体形成面１８Ｂから突出している。貫通電極２２の他方の端面２２Ｂは、接続面３１Ａ，３２Ａ，３３Ａ,３４Ａを通過する平面上に配置されている。
【００４６】
上記構成とされた貫通電極２２は、例えば、めっき法により形成することができる。貫通電極２２の材料としては、例えば、Ｃｕを用いることができる。
【００４７】
貫通電極２３は、貫通孔３８に設けられている。貫通電極２３の一方の端面２３Ａは、第１の電子部品１５，１６の背面１５Ｂ，１６Ｂ及び封止樹脂１８の面１８Ａを通過する平面上に配置されている。貫通電極２３の端面２３Ａは、例えば、他の電子部品（図示せず）を実装するための接続面として機能する面である。
【００４８】
貫通電極２３の他方の端面２３Ｂが形成された側の端部は、多層配線構造体形成面１８Ｂから突出している。貫通電極２３の他方の端面２３Ｂは、接続面３１Ａ，３２Ａ，３３Ａ,３４Ａを通過する平面上に配置されている。
【００４９】
上記構成とされた貫通電極２３は、例えば、めっき法により形成することができる。貫通電極２３の材料としては、例えば、Ｃｕを用いることができる。
【００５０】
上記説明したように貫通電極２１〜２３の端面２１Ａ，２２Ａ，２３Ａは、第１の電子部品１５，１６の背面１５Ｂ，１６Ｂ及び封止樹脂１８の面１８Ａを通過する平面上に配置されている。これにより、半導体装置１２と対向する面とは反対側に位置する半導体装置１１の面を平坦な面にすることができる。
【００５１】
第１の多層配線構造体２５は、積層体４１と、第１のパッドである外部接続用パッド４３〜４７と、第１の配線パターンである配線パターン５１〜５４とを有する。
【００５２】
積層体４１は、複数の絶縁層５６〜５８が積層された構成とされている。絶縁層５６は、電極パッド形成面１５Ａ，１６Ａ、封止樹脂１８に設けられた多層配線構造体形成面１８Ｂ、多層配線構造体形成面１８Ｂから突出した部分の貫通電極２１〜２３、及び第１の電極パッド３１〜３４に設けられている。絶縁層５６としては、例えば、絶縁樹脂層（例えば、エポキシ樹脂層）を用いることができる。絶縁層５６の厚さは、例えば、５〜３０μｍとすることができる。
【００５３】
絶縁層５７は、絶縁層５６の面５６Ｂ（封止樹脂１８と接触する面５６Ａ（積層体４１の第１の面）の反対側に位置する絶縁層５６の面）に設けられている。絶縁層５７としては、例えば、絶縁樹脂層（例えば、エポキシ樹脂層）を用いることができる。絶縁層５７の厚さは、例えば、５〜３０μｍとすることができる。
【００５４】
絶縁層５８は、絶縁層５７の面５７Ｂ（絶縁層５６と接触する面５７Ａの反対側に位置する絶縁層５７の面）に設けられている。絶縁層５８としては、例えば、絶縁樹脂層（例えば、エポキシ樹脂層）を用いることができる。絶縁層５８の厚さは、例えば、５〜３０μｍとすることができる。
【００５５】
外部接続用パッド４３〜４７は、絶縁層５８の面５８Ｂ（絶縁層５７と接触する面５８Ａの反対側に位置する絶縁層５８の面）に設けられている。絶縁層５８の面５８Ｂは、積層体４１の第２の面に相当する面である。外部接続用パッド４３〜４７は、接続面４３Ａ，４４Ａ，４５Ａ，４６Ａ，４７Ａを有する。接続面４３Ａ，４４Ａ，４５Ａ，４６Ａ，４７Ａは、第２の半導体装置１２と電気的に接続される面である。
【００５６】
配線パターン５１〜５４は、積層体４１に内設されている。配線パターン５１は、ビア６１，６２，６４，６６と、配線６３，６５とを有する。ビア６１は、貫通電極２１と対向する部分の絶縁層５６を貫通するように設けられている。ビア６１は、第１の接続面６１Ａを有する。第１の接続面６１Ａは、貫通電極２１の端面２１Ｂと接続されている。これにより、配線パターン５１は、貫通電極２１と電気的に接続されている。
【００５７】
ビア６２は、第１の電極パッド３１の接続面３１Ａと対向する部分の絶縁層５６を貫通するように設けられている。ビア６２は、第１の電極パッド３１の接続面３１Ａと直接接続されている。これにより、配線パターン５１は、第１の電子部品１５と電気的に接続されている。
【００５８】
配線６３は、絶縁層５６の面５６Ｂに設けられている。配線６３は、絶縁層５６の面５６Ｂ側に位置する部分のビア６１，６２の端部と一体的に構成されている。これにより、配線６３は、第１の電子部品１５と貫通電極２１とを電気的に接続している。
【００５９】
ビア６４は、配線６３と対向する部分の絶縁層５７を貫通するように設けられている。これにより、ビア６４は、配線６３と接続されている。
【００６０】
配線６５は、絶縁層５７の面５７Ｂに設けられている。配線６５は、絶縁層５７の面５７Ｂ側に位置する部分のビア６４の端部と一体的に構成されている。これにより、配線６５は、ビア６４と電気的に接続されている。
【００６１】
ビア６６は、配線６５と外部接続用パッド４４とに間に位置する部分の絶縁層５８を貫通するように設けられている。これにより、ビア６６は、配線６５と接続されている。ビア６６は、第２の接続面６６Ａを有する。第２の接続面６６Ａは、外部接続用パッド４４と接続されている。
【００６２】
これにより、配線パターン５１は、第１の電子部品１５、貫通電極２１、及び外部接続用パッド４４を電気的に接続している。絶縁層５８の面５８Ｂ側に位置する部分のビア６６の端部は、外部接続用パッド４４と一体的に構成されている。配線パターン５１の材料としては、例えば、Ｃｕを用いることができる。
【００６３】
配線パターン５２は、ビア６８，６９，７２，７４，７５と、配線７１，７３とを有する。ビア６８は、第１の電極パッド３２の接続面３２Ａと対向する部分の絶縁層５６を貫通するように設けられている。ビア６８は、第１の電極パッド３２の接続面３２Ａと直接接続されている。これにより、配線パターン５２は、第１の電子部品１５と電気的に接続されている。
【００６４】
ビア６９は、第１の電極パッド３３の接続面３３Ａと対向する部分の絶縁層５６を貫通するように設けられている。ビア６９は、第１の電極パッド３３の接続面３３Ａと直接接続されている。これにより、配線パターン５２は、第１の電子部品１６と電気的に接続されている。
【００６５】
配線７１は、絶縁層５６の面５６Ｂに設けられている。配線７１は、絶縁層５６の面５６Ｂ側に位置する部分のビア６８，６９の端部と一体的に構成されている。これにより、配線７１は、第１の電子部品１５と第１の電子部品１６とを電気的に接続している。
【００６６】
ビア７２は、配線７１と対向する部分の絶縁層５７を貫通するように設けられている。これにより、ビア７２は、配線７１と接続されている。
【００６７】
配線７３は、絶縁層５７の面５７Ｂに設けられている。配線７３は、絶縁層５７の面５７Ｂ側に位置する部分のビア７２の端部と一体的に構成されている。これにより、配線７３は、ビア７２と電気的に接続されている。
【００６８】
ビア７４は、配線７３と外部接続用パッド４５とに間に位置する部分の絶縁層５８を貫通するように設けられている。これにより、ビア７４は、配線７３と接続されている。ビア７４は、第２の接続面７４Ａを有する。第２の接続面７４Ａは、外部接続用パッド４５と接続されている。これにより、外部接続用パッド４５は、第１の電子部品１５，１６と電気的に接続されている。絶縁層５８の面５８Ｂ側に位置する部分のビア７４の端部は、外部接続用パッド４５と一体的に構成されている。
【００６９】
ビア７５は、配線７３と外部接続用パッド４６とに間に位置する部分の絶縁層５８を貫通するように設けられている。これにより、ビア７５は、配線７３と接続されている。ビア７５は、第２の接続面７５Ａを有する。第２の接続面７５Ａは、外部接続用パッド４６と接続されている。これにより、外部接続用パッド４６は、第１の電子部品１５，１６と電気的に接続されている。絶縁層５８の面５８Ｂ側に位置する部分のビア７５の端部は、外部接続用パッド４６と一体的に構成されている。配線パターン５２は、第１の電子部品１５，１６及び外部接続用パッド４５，４６と電気的に接続されている。配線パターン５２の材料としては、例えば、Ｃｕを用いることができる。
【００７０】
配線パターン５３は、ビア７７，７８，８１，８３と、配線７９，８２とを有する。ビア７７は、貫通電極２２と対向する部分の絶縁層５６を貫通するように設けられている。ビア７７は、第１の接続面７７Ａを有する。第１の接続面７７Ａは、貫通電極２２の端面２２Ｂと接続されている。これにより、配線パターン５３は、貫通電極２２と電気的に接続されている。
【００７１】
ビア７８は、第１の電極パッド３４の接続面３４Ａと対向する部分の絶縁層５６を貫通するように設けられている。ビア７８は、第１の電極パッド３４の接続面３４Ａと直接接続されている。これにより、配線パターン５３は、第１の電子部品１６と電気的に接続されている。
【００７２】
配線７９は、絶縁層５６の面５６Ｂに設けられている。配線７９は、絶縁層５６の面５６Ｂ側に位置する部分のビア７７，７８の端部と一体的に構成されている。これにより、配線７９は、第１の電子部品１６と貫通電極２２とを電気的に接続している。
【００７３】
ビア８１は、配線７９と対向する部分の絶縁層５７を貫通するように設けられている。これにより、ビア８１は、配線７９と接続されている。
【００７４】
配線８２は、絶縁層５７の面５７Ｂに設けられている。配線８２は、絶縁層５７の面５７Ｂ側に位置する部分のビア８１の端部と一体的に構成されている。これにより、配線８２は、ビア８１と電気的に接続されている。
【００７５】
ビア８３は、配線８２と外部接続用パッド４７とに間に位置する部分の絶縁層５８を貫通するように設けられている。これにより、ビア８３は、配線８２と接続されている。ビア８３は、第２の接続面８３Ａを有する。第２の接続面８３Ａは、外部接続用パッド４７と接続されている。これにより、配線パターン５３は、第１の電子部品１６、貫通電極２２、及び外部接続用パッド４７を電気的に接続している。絶縁層５８の面５８Ｂ側に位置する部分のビア８３の端部は、外部接続用パッド４７と一体的に構成されている。配線パターン５３の材料としては、例えば、Ｃｕを用いることができる。
【００７６】
上記説明したように、第１の電子部品１５，１６に設けられた第１の電極パッド３１〜３４と配線パターン５１〜５３とを直接接続することにより、第１の電子部品１５，１６と第１の多層配線構造体２５とを電気的に接続するバンプが不要となるため、第１の半導体装置１１の厚さ方向のサイズを小型化することができる。
【００７７】
配線パターン５４は、ビア８５，８７，８９と、配線８６，８８とを有する。ビア８５は、貫通電極２３と対向する部分の絶縁層５６を貫通するように設けられている。ビア８５は、第１の接続面８５Ａを有する。第１の接続面８５Ａは、貫通電極２３の端面２３Ｂと接続されている。これにより、配線パターン５４は、貫通電極２３と電気的に接続されている。
【００７８】
配線８６は、絶縁層５６の面５６Ｂに設けられている。配線８６は、絶縁層５６の面５６Ｂ側に位置する部分のビア８５の端部と一体的に構成されている。これにより、配線８６は、ビア８５と電気的に接続されている。
【００７９】
ビア８７は、配線８６と対向する部分の絶縁層５７を貫通するように設けられている。これにより、ビア８７は、配線８６と接続されている。
【００８０】
配線８８は、絶縁層５７の面５７Ｂに設けられている。配線８８は、絶縁層５７の面５７Ｂ側に位置する部分のビア８７の端部と一体的に構成されている。これにより、配線８８は、ビア８７と電気的に接続されている。
【００８１】
ビア８９は、配線８８と外部接続用パッド４３とに間に位置する部分の絶縁層５８を貫通するように設けられている。これにより、ビア８９は、配線８８と接続されている。ビア８９は、第２の接続面８９Ａを有する。第２の接続面８９Ａは、外部接続用パッド４３と接続されている。これにより、配線パターン５４は、貫通電極２３と外部接続用パッド４３とを電気的に接続している。絶縁層５８の面５８Ｂ側に位置する部分のビア８９の端部は、外部接続用パッド４３と一体的に構成されている。配線パターン５４の材料としては、例えば、Ｃｕを用いることができる。
【００８２】
上記構成とされた第１の多層配線構造体２５の厚さは、第１の電子部品１５，１６及び封止樹脂１８の厚さよりも薄い。第１の多層配線構造体２５の厚さは、例えば、１００μｍとすることができる。
【００８３】
上記構成とされた第１の半導体装置１１は、第１の電子部品１５，１６に設けられた第１の電極パッド３１〜３４と配線パターン５１〜５３とが直接接続されているため、第１の電子部品１５，１６と第１の多層配線構造体２５とを電気的に接続するバンプが不要となるので、第１の半導体装置１１の厚さ方向のサイズを小型化することができる。
【００８４】
第２の半導体装置１２は、接着層９４と、第２の電子部品９５，９６と、封止樹脂９８と、貫通孔１０１〜１０５と、貫通電極１１１〜１１５と、第２の多層配線構造体１１７とを有する。
【００８５】
接着層９４は、面９４Ａと、面９４の反対側に位置する電子部品載置面９４Ｂとを有する。接着層９４は、第１の半導体装置１１に設けられた外部接続用パッド４３〜４７及び絶縁層５８の面５８Ｂを覆うように設けられている。これにより、接着層９４の面９４Ａは、絶縁層５８の面５８Ｂと接触している。
【００８６】
接着層９４としては、例えば、エポキシ樹脂フィルムを用いることができる。この場合、接着層９４の厚さは、例えば、５０μｍとすることができる。
【００８７】
第２の電子部品９５は、薄板化された電子部品である。第２の電子部品９５の厚さは、例えば、２００〜３００μｍとすることができる。第２の電子部品９５は、接続面１２１Ａを有する第２の電極パッド１２１と、接続面１２２Ａを有する第２の電極パッド１２２と、第２の電極パッド１２１，１２２が形成された電極パッド形成面９５Ａと、電極パッド形成面９５Ａの反対側に配置された背面９５Ｂとを有する。第２の電子部品９５の背面９５Ｂは、接着層９４に設けられた電子部品載置面９４Ｂに接着されている。
【００８８】
第２の電子部品９６は、薄板化された電子部品であり、第２の電子部品９５と略等しい厚さとされている。第２の電子部品９６の厚さは、例えば、２００〜３００μｍとすることができる。第２の電子部品９６は、接続面１２３Ａを有する第２の電極パッド１２３と、接続面１２４Ａを有する第２の電極パッド１２４と、第２の電極パッド１２３，１２４が形成された電極パッド形成面９６Ａと、電極パッド形成面９６Ａの反対側に配置された背面９６Ｂとを有する。第２の電子部品９６の背面９６Ｂは、接着層９４に設けられた電子部品載置面９４Ｂに接着されている。
【００８９】
上記説明した第２の電子部品９５，９６としては、例えば、半導体チップを用いることができる。具体的には、第２の電子部品９５，９６としてＣＰＵ（Central Processing Unit）用の半導体チップを用いる場合や、第２の電子部品９５，９６のどちらか一方にＣＰＵ（Central Processing Unit）用の半導体チップを用い、他方にメモリ用の半導体チップを用いる場合や、第２の電子部品９５，９６のどちらか一方にＣＰＵ（Central Processing Unit）用の半導体チップを用い、他方にＧＰＵ（Graphics Processing Unit）用の半導体チップを用いる場合がある。
【００９０】
封止樹脂９８は、電子部品載置面９４Ｂ及び第２の電子部品９５，９６の周囲に設けられている。これにより、封止樹脂９８は、第２の電子部品９５，９６の側面を封止している。封止樹脂９８は、第２の電子部品９５，９６と略等しい厚さとされている。封止樹脂９８の厚さは、例えば、２００〜３００μｍとすることができる。
【００９１】
封止樹脂９８は、面９８Ａと、面９８Ａの反対側に位置する多層配線構造体形成面９８Ｂとを有する。封止樹脂９８の面９８Ａは、第２の電子部品９５，９６の背面９５Ｂ，９６Ｂを露出している。封止樹脂９８の面９８Ａは、第２の電子部品９５，９６の背面９５Ｂ，９６Ｂと略面一となるように構成されている。これにより、封止樹脂９８の面９８Ａ及び第２の電子部品９５，９６の背面９５Ｂ，９６Ｂは、同一平面上に配置されている。
【００９２】
このように、第２の電子部品９５，９６の側面を封止する封止樹脂９８の面９８Ａを、第２の電子部品９５，９６の背面９５Ｂ，９６Ｂに対して略面一となるように構成することにより、第２の半導体装置１２の厚さ方向のサイズを大型化させることなく、第２の電子部品９５，９６の側面を封止することができる。
【００９３】
封止樹脂９８の多層配線構造体形成面９８Ｂは、第２の電子部品９５，９６に設けられた電極パッド形成面９５Ａ，９６Ａ及び第２の電極パッド１２１〜１２４を露出している。多層配線構造体形成面９８Ｂは、電極パッド形成面９５Ａ，９６Ａに対して略面一となるように構成されている。
【００９４】
上記構成とされた封止樹脂９８としては、例えば、モールド樹脂を用いることができる。モールド樹脂の材料としては、例えば、エポキシ樹脂を用いることができる。
【００９５】
貫通孔１０１は、第１の半導体装置１１に設けられた外部接続用パッド４５と対向する部分の接着層９４及び封止樹脂９８を貫通するように形成されている。これにより、貫通孔１０１は、外部接続用パッド４５の接続面４５Ａを露出している。
【００９６】
貫通孔１０２は、第１の半導体装置１１に設けられた外部接続用パッド４６と対向する部分の接着層９４及び封止樹脂９８を貫通するように形成されている。これにより、貫通孔１０２は、外部接続用パッド４６の接続面４６Ａを露出している。
【００９７】
貫通孔１０３は、第１の半導体装置１１に設けられた外部接続用パッド４４と対向する部分の接着層９４及び封止樹脂９８を貫通するように形成されている。これにより、貫通孔１０３は、外部接続用パッド４４の接続面４４Ａを露出している。
【００９８】
貫通孔１０４は、第１の半導体装置１１に設けられた外部接続用パッド４７と対向する部分の接着層９４及び封止樹脂９８を貫通するように形成されている。これにより、貫通孔１０４は、外部接続用パッド４７の接続面４７Ａを露出している。
【００９９】
貫通孔１０５は、第１の半導体装置１１に設けられた外部接続用パッド４３と対向する部分の接着層９４及び封止樹脂９８を貫通するように形成されている。これにより、貫通孔１０５は、外部接続用パッド４３の接続面４３Ａを露出している。
【０１００】
上記構成とされた貫通孔１０１〜１０５の直径は、例えば、２００μｍとすることができる。
【０１０１】
貫通電極１１１は、貫通孔１０１に設けられている。貫通電極１１１の一方の端面１１１Ａは、第１の半導体装置１１に設けられた外部接続用パッド４５の接続面４５Ａと接続されている。これにより、貫通電極１１１は、第１の半導体装置１１と電気的に接続されている。
【０１０２】
貫通電極１１１の他方の端面１１１Ｂは、第２の電子部品９５，９６の電極パッド形成面９５Ａ，９６Ａ及び多層配線構造体形成面９８Ｂに対して略面一となるように構成されている。貫通電極１１１の他方の端面１１１Ｂは、第２の多層配線構造体１１７と電気的に接続される面である。
【０１０３】
貫通電極１１２は、貫通孔１０２に設けられている。貫通電極１１２の一方の端面１１２Ａは、第１の半導体装置１１に設けられた外部接続用パッド４６の接続面４６Ａと接続されている。これにより、貫通電極１１２は、第１の半導体装置１１と電気的に接続されている。
【０１０４】
貫通電極１１２の他方の端面１１２Ｂは、第２の電子部品９５，９６の電極パッド形成面９５Ａ，９６Ａ及び多層配線構造体形成面９８Ｂに対して略面一となるように構成されている。貫通電極１１２の他方の端面１１２Ｂは、第２の多層配線構造体１１７と電気的に接続される面である。
【０１０５】
貫通電極１１３は、貫通孔１０３に設けられている。貫通電極１１３の一方の端面１１３Ａは、第１の半導体装置１１に設けられた外部接続用パッド４４の接続面４４Ａと接続されている。これにより、貫通電極１１３は、第１の半導体装置１１と電気的に接続されている。
【０１０６】
貫通電極１１３の他方の端面１１３Ｂは、第２の電子部品９５，９６の電極パッド形成面９５Ａ，９６Ａ及び多層配線構造体形成面９８Ｂに対して略面一となるように構成されている。貫通電極１１３の他方の端面１１３Ｂは、第２の多層配線構造体１１７と電気的に接続される面である。
【０１０７】
貫通電極１１４は、貫通孔１０４に設けられている。貫通電極１１４の一方の端面１１４Ａは、第１の半導体装置１１に設けられた外部接続用パッド４７の接続面４７Ａと接続されている。これにより、貫通電極１１４は、第１の半導体装置１１と電気的に接続されている。
【０１０８】
貫通電極１１４の他方の端面１１４Ｂは、第２の電子部品９５，９６の電極パッド形成面９５Ａ，９６Ａ及び多層配線構造体形成面９８Ｂに対して略面一となるように構成されている。貫通電極１１４の他方の端面１１４Ｂは、第２の多層配線構造体１１７と電気的に接続される面である。
【０１０９】
貫通電極１１５は、貫通孔１０５に設けられている。貫通電極１１５の一方の端面１１５Ａは、第１の半導体装置１１に設けられた外部接続用パッド４３の接続面４３Ａと接続されている。これにより、貫通電極１１５は、第１の半導体装置１１と電気的に接続されている。
【０１１０】
貫通電極１１５の他方の端面１１５Ｂは、第２の電子部品９５，９６の電極パッド形成面９５Ａ，９６Ａ及び多層配線構造体形成面９８Ｂに対して略面一となるように構成されている。貫通電極１１５の他方の端面１１５Ｂは、第２の多層配線構造体１１７と電気的に接続される面である。
【０１１１】
上記構成とされた貫通電極１１１〜１１５の直径は、例えば、２００μｍとすることができる。貫通電極１１１〜１１５の高さは、例えば、２４０μｍとすることができる。貫通電極１１１〜１１５は、例えば、めっき法により形成することができる。貫通電極１１１〜１１５の材料としては、例えば、Ｃｕを用いることができる。
【０１１２】
第２の多層配線構造体１１７は、第１の半導体装置１１に設けられた第１の多層配線構造体２５の構成に、さらにソルダーレジスト層１２８を設けた以外は、第１の多層配線構造体２５と同様に構成される。
【０１１３】
第２の多層配線構造体１１７は、第２の電極パッド１２１〜１２４と、同一平面上に配置された電極パッド形成面９５Ａ，９６Ａ、多層配線構造体形成面９８Ｂ、及び貫通電極１１１〜１１５の端面１１１Ｂ，１１２Ｂ，１１３Ｂ，１１４Ｂ，１１５Ｂとに設けられている。
【０１１４】
第２の多層配線構造体１１７に設けられた外部接続用パッド４３〜４７（第２のパッド）の接続面４３Ａ，４４Ａ，４５Ａ，４６Ａ，４７Ａは、電子装置１０をマザーボード等の実装基板（図示せず）に実装する際、実装基板と接続された外部接続端子（図示せず）と接続される。
【０１１５】
ここで、第２の多層配線構造体１１７に設けられた配線パターン５１〜５４（第２の配線パターン）の接続関係について説明する。
【０１１６】
配線パターン５１は、第２の電極パッド１２１の接続面１２１Ａと直接接続されている。配線パターン５１に設けられた第１の接続面６１Ａは、貫通電極１１１，１１３の端面１１１Ｂ，１１３Ｂと接続されている。これにより、配線パターン５１は、貫通電極１１１，１１３を介して、第１の半導体装置１１と電気的に接続されている。配線パターン５１の第２の接続面６６Ａは、外部接続用パッド４４と接続されている。配線パターン５１は、外部接続用パッド４４、第２の電子部品９５、及び貫通電極１１１，１１３を電気的に接続している。
【０１１７】
配線パターン５２は、第２の電極パッド１２２，１２３の接続面１２２Ａ，１２３Ａと直接接続されている。これにより、配線パターン５２は、第２の電子部品９５，９６と電気的に接続されている。配線パターン５２に設けられた第２の接続面７４Ａは、外部接続用パッド４５と接続されている。また、配線パターン５２に設けられた第２の接続面７５Ａは、外部接続用パッド４６と接続されている。配線パターン５２は、外部接続用パッド４５，４６及び第２の電子部品９５，９６を電気的に接続している。
【０１１８】
配線パターン５３は、第２の電極パッド１２４の接続面１２４Ａと直接接続されている。これにより、配線パターン５３は、第２の電子部品９６と電気的に接続されている。配線パターン５３に設けられた第１の接続面７７Ａは、貫通電極１１２，１１４の端面１２１Ｂ，１１４Ｂと接続されている。これにより、配線パターン５３は、貫通電極１１２，１１４を介して、第１の半導体装置１１と電気的に接続されている。配線パターン５３に設けられた第２の接続面８３Ａは、外部接続用パッド４７と接続されている。配線パターン５３は、外部接続用パッド４７、第２の電子部品９６、及び貫通電極１１２，１１４を電気的に接続している。
【０１１９】
配線パターン５４に設けられた第１の接続面８５Ａは、貫通電極１１５の端面１１５Ｂと接続されている。これにより、配線パターン５４は、貫通電極１１５を介して、第１の半導体装置１１と電気的に接続されている。配線パターン５４に設けられた第２の接続面８９Ａは、外部接続用パッド４３と接続されている。配線パターン５４は、外部接続用パッド４３及び貫通電極１１５を電気的に接続している。
【０１２０】
このように、第２の電子部品９５，９６に設けられた第２の電極パッド１２１〜１２４と配線パターン５１〜５３（第２の配線パターン）とを直接接続することにより、第２の電子部品９５，９６と第２の多層配線構造体１１７とを電気的に接続するバンプが不要となるので、第２の半導体装置１２の厚さ方向のサイズを小型化することができる。
【０１２１】
また、第１の半導体装置１１に設けられた外部接続用パッド４３〜４７と第２の半導体装置１２に設けられた第１の接続面６１Ａ，７７Ａ，８５Ａとが対向するように、外部接続用パッド４３〜４７が形成された側の第１の半導体装置の面と第２の半導体装置１２に設けられた接着層９４とを接着すると共に、第１の半導体装置１１に設けられた外部接続用パッド４３〜４７と第２の半導体装置１２に設けられた第１の接続面６１Ａ，７７Ａ，８５Ａとの間に配置された部分の接着層９４及び封止樹脂９８を貫通し、外部接続用パッド４３〜４７及び第１の接続面６１Ａ，７７Ａ，８５Ａと接続された貫通電極１１１〜１１５を設けることにより、内部接続端子（例えば、はんだボール）を用いることなく（言い換えれば、第１の半導体装置１１と第２の半導体装置１２との間に、直径の大きな（例えば、３００μｍ）内部接続端子を配設するための隙間を設けることなく）、第１の半導体装置１１と第２の半導体装置１２とを電気的に接続することが可能となるため、電子装置１０の厚さ方向のサイズを小型化することができる。
【０１２２】
また、貫通電極１１１〜１１５により第１の半導体装置１１と第２の半導体装置１２とを電気的に接続することにより、内部接続端子（例えば、はんだボール）を用いて第１の半導体装置１１と第２の半導体装置１２とを電気的に接続した場合と比較して、第１の半導体装置１１と第２の半導体装置１２との間の電気的接続信頼性を向上させることができる。
【０１２３】
さらに、第１の電子部品１５，１６の電極パッド３１〜３４と直接接続される配線パターン５１〜５３を有する第１の多層配線構造体２５を備えた第１の半導体装置１１と、第２の電子部品９５，９６の電極パッド１２１〜１２４と直接接続される配線パターン５１〜５３を有する第２の多層配線構造体１１７を備えた第２の半導体装置１２と、を積み重ねることで電子装置１０を構成することにより、電子装置１０の厚さ方向のサイズを小型化することができる。
【０１２４】
ソルダーレジスト層１２８は、外部接続用パッド４３〜４７の接続面４３Ａ，４４Ａ，４５Ａ，４６Ａ，４７Ａを露出するように、絶縁層５８の面５８Ｂに設けられている。
【０１２５】
上記構成とされた第２の多層配線構造体１１７の厚さは、第２の電子部品９５，９６及び封止樹脂９８の厚さよりも薄い。第２の多層配線構造体１１７の厚さは、例えば、１００μｍとすることができる。
【０１２６】
本実施の形態の電子装置によれば、第１の半導体装置１１に設けられた外部接続用パッド４３〜４７と第２の半導体装置１２に設けられた第１の接続面６１Ａ，７７Ａ，８５Ａとが対向するように、外部接続用パッド４３〜４７が形成された側の第１の半導体装置の面と第２の半導体装置１２に設けられた接着層９４とを接着すると共に、外部接続用パッド４３〜４７と第１の接続面６１Ａ，７７Ａ，８５Ａとの間に配置された部分の接着層９４及び封止樹脂９８を貫通し、外部接続用パッド４３〜４７及び第１の接続面６１Ａ，７７Ａ，８５Ａと接続された貫通電極１１１〜１１５を設けることにより、内部接続端子（例えば、はんだボール）を用いることなく、第１の半導体装置１１と第２の半導体装置１２とを電気的に接続することが可能となるため、電子装置１０の厚さ方向のサイズを小型化することができる。
【０１２７】
また、貫通電極１１１〜１１５により第１の半導体装置１１と第２の半導体装置１２とを電気的に接続することにより、内部接続端子（例えば、はんだボール）を用いて第１の半導体装置１１と第２の半導体装置１２とを電気的に接続した場合と比較して、第１の半導体装置１１と第２の半導体装置１２との間の電気的接続信頼性を向上させることができる。
【０１２８】
さらに、第１の電子部品１５，１６の電極パッド３１〜３４と直接接続される配線パターン５１〜５３を有する第１の多層配線構造体２５を備えた第１の半導体装置１１と、第２の電子部品９５，９６の電極パッド１２１〜１２４と直接接続される配線パターン５１〜５３を有する第２の多層配線構造体１１７を備えた第２の半導体装置１２と、を積み重ねることで電子装置１０を構成することにより、電子装置１０の厚さ方向のサイズを小型化することができる。
【０１２９】
図３〜図２３は、本発明の第１の実施の形態に係る電子装置の製造工程を示す図である。図３〜図２３において、第１の実施の形態の電子装置１０と同一構成部分には同一符号を付す。
【０１３０】
図３〜図２３を参照して、第１の実施の形態の電子装置１０の製造方法について説明する。
【０１３１】
始めに、図３に示す工程では、支持体１３１の面１３１Ａに接着剤１３２を形成する。支持体１３１としては、例えば、ガラス基板、シリコン基板、金属板（例えば、Ｃｕ板）等を用いることができる。支持体１３１の厚さは、例えば、３００〜６００μｍとすることができる。接着剤１３２としては、例えば、接着性を有したポリイミド樹脂テープ（例えば、厚さ１〜２０μｍ）を用いることができる。
【０１３２】
次いで、図４に示す工程では、第１の電極パッド３１〜３４の接続面３１Ａ，３２Ａ，３３Ａ，３４Ａと支持体１３１の面１３１Ａとが接触すると共に、電極パッド形成面１５Ａ，１６Ａが接着剤１３２に覆われるように、支持体１３１上に第１の電子部品１５，１６を接着する。
【０１３３】
この段階での第１の電子部品１５，１６は、薄板化されていない。このような薄板化されていない第１の電子部品１５，１６は、薄板化された第１の電子部品１５，１６よりもハンドリングしやすいため、支持体１３１上の所定の位置に第１の電子部品１５，１６を精度良く接着することができる。薄板化前の第１の電子部品１５，１６の厚さは、例えば、７００μｍとすることができる。
【０１３４】
第１の電子部品１５，１６としては、例えば、半導体チップを用いることができる。具体的には、第１の電子部品１５，１６としてＣＰＵ（Central Processing Unit）用の半導体チップを用いる場合や、第１の電子部品１５，１６のどちらか一方にＣＰＵ（Central Processing Unit）用の半導体チップを用い、他方にメモリ用の半導体チップを用いる場合や、第１の電子部品１５，１６のどちらか一方にＣＰＵ（Central Processing Unit）用の半導体チップを用い、他方にＧＰＵ（Graphics Processing Unit）用の半導体チップを用いる場合がある。
【０１３５】
次いで、図５に示す工程では、接着剤１３２の面１３２Ａ（支持体１３１と接触する面とは反対側に位置する接着剤１３２の面）に、第１の電子部品１５，１６の側面の一部を封止する封止樹脂１８を形成する。
【０１３６】
封止樹脂１８としては、例えば、モールド樹脂（例えば、エポキシ樹脂よりなるモールド樹脂）を用いることができる。封止樹脂１８は、例えば、トランスファーモールド法により形成することができる。封止樹脂１８は、薄板化後の第１の電子部品１５，１６の背面１５Ｂ，１６Ｂよりも上方に封止樹脂１８の上面が位置するように形成する。この段階での封止樹脂１８の厚さは、例えば、３００μｍとすることができる。
【０１３７】
次いで、図６に示す工程では、図５に示す構造体の上面側（第１の電子部品１５，１６の背面１５Ｂ，１６Ｂ側）から、第１の電子部品１５，１６及び封止樹脂１８を研削（例えば、バックサイドグラインダによる研削）することで、第１の電子部品１５，１６を薄板化すると共に、薄板化された第１の電子部品１５，１６の背面１５Ｂ，１６Ｂと研削された封止樹脂１８の面１８Ａとを同一平面上に配置させる。
【０１３８】
これにより、図６に示す構造体の上面は、平坦な面となる。薄板化された第１の電子部品１５，１６の厚さ（接着剤１３２上に配置された部分の第１の電子部品１５，１６の厚さ）は、例えば、２００μｍとすることができる。この場合、研削後の封止樹脂１８の厚さは、例えば、２００μｍとすることができる。
【０１３９】
次いで、図７に示す工程では、封止樹脂１８の面１８Ａ側から、封止樹脂１８及び接着剤１３２を貫通する貫通孔３６〜３８を形成する。
【０１４０】
貫通孔３６〜３８は、例えば、貫通孔３６〜３８の形成領域に対応する部分の封止樹脂１８及び接着剤１３２にレーザを照射することで形成する。貫通孔３６〜３８は、支持体１３１の面１３１Ａを露出するように形成する。貫通孔３６〜３８の直径は、例えば、２００μｍとすることができる。
【０１４１】
次いで、図８に示す工程では、貫通孔３６を充填する貫通電極２１、貫通孔３７を充填する貫通電極２２、及び貫通孔３８を充填する貫通電極２３を同時に形成する。これにより、貫通電極２１〜２３の端面２１Ｂ，２２Ｂ，２３Ｂは、第１の電極パッド３１〜３４の接続面３１Ａ，３２Ａ，３３Ａ，３４Ａを通過する平面上に配置される。
【０１４２】
このとき、貫通電極２１〜２３は、貫通電極２１〜２３の端面２１Ａ，２２Ａ，２３Ａ、第１の電子部品１５，１６の背面１５Ｂ，１６Ｂ、及び封止樹脂１８の面１８Ａが同一平面上に配置されるように形成する。貫通電極２１〜２３は、例えば、めっき法や印刷法等により形成することができる。
【０１４３】
めっき法を用いる場合、支持体１３１（例えば、シリコン基板、ガラス基板等）の面１３１Ａに、スパッタ法によりＣｕ層（シリコン基板、ガラス基板の場合には給電層となる）を形成し、その後、Ｃｕ層に給電して、貫通孔３６〜３８を充填するようにめっき膜を析出成長させることで、貫通電極２１〜２３を形成する。貫通電極２１〜２３の材料としては、例えば、Ｃｕを用いることができる。
【０１４４】
なお、支持体１３１として金属板（例えば、Ｃｕ板）を用いる場合、支持体１３１が給電層として機能するため上記Ｃｕ層の形成は不要となる。貫通電極２１〜２３の直径は、例えば、２００μｍとすることができる。
【０１４５】
また、貫通電極２１〜２３を形成後、貫通電極２１〜２３の端面２１Ａ，２２Ａ，２３Ａに、保護層（例えば、貫通電極２１〜２３の端面に、Ｎｉめっき層と、Ａｕめっき層とを順次積層させたＮｉ／Ａｕ積層膜）を設けてもよい。
【０１４６】
次いで、図９に示す工程では、図８に示す第１の電子部品１５，１６及び貫通電極２１〜２３が形成された封止樹脂１８から接着剤１３２及び支持体１３１を除去する。
【０１４７】
具体的には、例えば、図８に示す第１の電子部品１５，１６及び貫通電極２１〜２３が形成された封止樹脂１８から、支持体１３１を機械的に剥がすことで、支持体１３１と共に、接着剤１３２を除去する。これにより、貫通電極２１〜２３及び第１の電極パッド３１〜３４は、接着剤１３２の厚さ分だけ、封止樹脂１８の多層配線構造体形成面１８Ｂから突出するが、多少突出していたとしても製造工程上問題は無い。また、貫通電極２１〜２３の端面２１Ｂ，２２Ｂ，２３Ｂ及び第１の電極パッド３１〜３４の接続面３１Ａ，３２Ａ，３３Ａ，３４Ａと封止樹脂１８の多層配線構造体形成面１８Ｂとは、完全な同一平面には配置されない。
【０１４８】
次いで、図１０に示す工程では、封止樹脂１８の多層配線構造体形成面１８Ｂ、第１の電極パッド３１〜３４、第１の電子部品１５，１６の電極パッド形成面１５Ａ，１６Ａ、及び貫通電極２１〜２３の端面２１Ｂ，２２Ｂ，２３Ｂに、開口部１３３〜１３９を有した絶縁層５６を形成する。
【０１４９】
具体的には、絶縁層５６は、例えば、図９に示す構造体の下面に絶縁層５６の母材となる絶縁樹脂フィルム（例えば、エポキシ樹脂フィルム）を貼り付けた後、開口部１３３〜１３９に対応する部分の絶縁樹脂フィルムをレーザ加工することで形成する。絶縁層５６の厚さは、例えば、５〜３０μｍとすることができる。
【０１５０】
開口部１３３は、貫通電極２３の端面２３Ｂを露出するように形成する。開口部１３４は、貫通電極２１の端面２１Ｂを露出するように形成する。開口部１３５は、第１の電極パッド３１の接続面３１Ａを露出するように形成する。開口部１３６は、第１の電極パッド３２の接続面３２Ａを露出するように形成する。開口部１３７は、第１の電極パッド３３の接続面３３Ａを露出するように形成する。開口部１３８は、第１の電極パッド３４の接続面３４Ａを露出するように形成する。開口部１３９は、貫通電極２２の端面２２Ｂを露出するように形成する。
【０１５１】
次いで、図１１に示す工程では、開口部１３３〜１３９及び絶縁層５６の面５６Ｂに、ビア６１，６２，６８，６９，７７，７８，８５及び配線６３，７１，７９，８６を同時に形成する。
【０１５２】
ビア６１は、接続面６１Ａが貫通電極２１の端面２１Ｂと接続されるように開口部１３４に形成する。ビア６２は、第１の電極パッド３１の接続面３１Ａと接続されるように開口部１３５に形成する。ビア６８は、第１の電極パッド３２の接続面３２Ａと接続されるように開口部１３６に形成する。ビア６９は、第１の電極パッド３３の接続面３３Ａと接続されるように開口部１３７に形成する。ビア７７は、接続面７７Ａが貫通電極２２の端面２２Ｂと接続されるように開口部１３９に形成する。ビア７８は、第１の電極パッド３４の接続面３４Ａと接続されるように開口部１３８に形成する。ビア８５は、接続面８５Ａが貫通電極２３の端面２３Ｂと接続されるように開口部１３３に形成する。
【０１５３】
配線６３は、ビア６１，６２と一体的に構成されるように絶縁層５６の面５６Ｂに形成する。配線７１は、ビア６８，６９と一体的に構成されるように絶縁層５６の面５６Ｂに形成する。配線７９は、ビア７７，７８と一体的に構成されるように絶縁層５６の面５６Ｂに形成する。配線８６は、ビア８５と一体的に構成されるように絶縁層５６の面５６Ｂに形成する。
【０１５４】
これにより、第１の電子部品１５に設けられた第１の電極パッド３１，３２とビア６２，６８とが直接接続されると共に、第１の電子部品１６に設けられた第１の電極パッド３３，３４とビア６９，７８とが直接接続される。
【０１５５】
このように、第１の電子部品１５，１６の第１の電極パッド３１〜３４とビア６２，６８，６９，７８とを直接接続することにより、バンプ或いは金属ワイヤを用いることなく、第１の電子部品１５，１６と第１の多層配線構造体２５とを電気的に接続することが可能となるため、半導体装置１１の厚さ方向のサイズの小型化を図ることができる。
【０１５６】
ビア６１，６２，６８，６９，７７，７８，８５及び配線６３，７１，７９，８６は、例えば、セミアディティブ法により形成することができる。ビア６１，６２，６８，６９，７７，７８，８５及び配線６３，７１，７９，８６の材料としては、例えば、Ｃｕを用いることができる。
【０１５７】
次いで、図１２に示す工程では、先に説明した図１０に示す工程と同様な処理を行うことにより、絶縁層５６の面５６Ｂに、開口部１４１〜１４４を有した絶縁層５７を形成する。
【０１５８】
開口部１４１は、配線８６の一部を露出するように形成する。開口部１４２は、配線６３の一部を露出するように形成する。開口部１４３は、配線７１の一部を露出するように形成する。開口部１４４は、配線７９の一部を露出するように形成する。上記絶縁層５７の材料としては、例えば、エポキシ樹脂フィルムを用いることができる。絶縁層５７の厚さは、例えば、５〜３０μｍとすることができる。
【０１５９】
次いで、先に説明した図１１に示す工程と同様な処理を行うことにより、開口部１４１〜１４４及び絶縁層５７の面５７Ｂに、ビア６４，７２，８１，８７と、配線６５，７３，８２，８８とを同時に形成する。
【０１６０】
ビア６４は、配線６３と接続されるように開口部１４２に形成する。ビア７２は、配線７１と接続されるように開口部１４３に形成する。ビア８１は、配線７９と接続されるように開口部１４４に形成する。ビア８７は、配線８６と接続されるように開口部１４１に形成する。
【０１６１】
配線６５は、ビア６４と一体的に構成されるように絶縁層５７の面５７Ｂに形成する。配線７３は、ビア７２と一体的に構成されるように絶縁層５７の面５７Ｂに形成する。配線８２は、ビア８１と一体的に構成されるように絶縁層５７の面５７Ｂに形成する。配線８８は、ビア８７と一体的に構成されるように絶縁層５７の面５７Ｂに形成する。
【０１６２】
ビア６４，７２，８１，８７及び配線６５，７３，８２，８８は、例えば、セミアディティブ法により形成することができる。ビア６４，７２，８１，８７及び配線６５，７３，８２，８８の材料としては、例えば、Ｃｕを用いることができる。
【０１６３】
次いで、図１３に示す工程では、先に説明した図１０に示す工程と同様な処理を行うことにより、絶縁層５７の面５７Ｂに、開口部１４５〜１４９を有した絶縁層５８を形成する。
【０１６４】
開口部１４５は、配線８８の一部を露出するように形成する。開口部１４６は、配線６５の一部を露出するように形成する。開口部１４７は、配線７３の一部を露出するように形成する。開口部１４８は、配線７３の一部を露出するように形成する。開口部１４９は、配線８２の一部を露出するように形成する。上記絶縁層５８の材料としては、例えば、エポキシ樹脂フィルムを用いることができる。絶縁層５８の厚さは、例えば、５〜３０μｍとすることができる。
【０１６５】
次いで、先に説明した図１１に示す工程と同様な処理を行うことにより、開口部１４５〜１４９及び絶縁層５８の面５８Ｂに、ビア６６，７４，７５，８３，８９と、外部接続用パッド４３〜４７とを同時に形成する。これにより、配線パターン５１〜５４及び第１の多層配線構造体２５が形成されると共に、配線パターン５１〜５４及び第１の多層配線構造体２５を備えた第１の半導体装置１１が製造される。なお、図３〜図１３に示す工程が、「第１の半導体装置形成工程」に相当する工程である。
【０１６６】
ビア６６は、配線６５と接続されるように開口部１４６に形成する。ビア７４は、配線７３と接続されるように開口部１４７に形成する。ビア７５は、配線７３と接続されるように開口部１４８に形成する。ビア８３は、配線８２と接続されるように開口部１４９に形成する。ビア８９は、配線８８と接続されるように開口部１４５に形成する。
【０１６７】
外部接続用パッド４３は、ビア８９に設けられた第２の接続面８９Ａと一体的に構成されるように絶縁層５８の面５８Ｂに形成する。外部接続用パッド４４は、ビア６６に設けられた第２の接続面６６Ａと一体的に構成されるように絶縁層５８の面５８Ｂに形成する。外部接続用パッド４５は、ビア７４に設けられた第２の接続面７４Ａと一体的に構成されるように絶縁層５８の面５８Ｂに形成する。外部接続用パッド４６は、ビア７５に設けられた第２の接続面７５Ａと一体的に構成されるように絶縁層５８の面５８Ｂに形成する。外部接続用パッド４７は、ビア８３に設けられた第２の接続面８３Ａと一体的に構成されるように絶縁層５８の面５８Ｂに形成する。
【０１６８】
ビア６６，７４，７５，８３，８９及び外部接続用パッド４３〜４７は、例えば、セミアディティブ法により形成することができる。ビア６６，７４，７５，８３，８９及び外部接続用パッド４３〜４７の材料としては、例えば、Ｃｕを用いることができる。
【０１６９】
次いで、図１４に示す工程では、図１３に示す第１の半導体装置１１の上下を反転させる。
【０１７０】
次いで、図１５に示す工程では、接続面１２１Ａ，１２２Ａ，１２３Ａ，１２４Ａを有した第２の電極パッド１２１〜１２４と、第２の電極パッド１２１〜１２４が形成される電極パッド形成面９５Ａ，９６Ａと、背面９５Ｂ，９６Ｂとを有する第２の電子部品９５，９６を準備し、その後、接着層９４の電子部品載置面９４Ｂ（第１の面）と第２の電子部品９５，９６の背面９５Ｂ，９６Ｂとを接着させる（第２の電子部品接着工程）。
【０１７１】
接着層９４としては、例えば、エポキシ系樹脂フィルムを用いることができる。この場合、接着層９４の厚さは、例えば、５０μｍとすることができる。
【０１７２】
第２の電子部品９５，９６は、薄板化された電子部品である。第２の電子部品９５，９６の厚さは、例えば、２００μｍとすることができる。第２の電子部品９５，９６としては、例えば、半導体チップを用いることができる。具体的には、第２の電子部品９５，９６としてＣＰＵ（Central Processing Unit）用の半導体チップを用いる場合や、第２の電子部品９５，９６のどちらか一方にＣＰＵ（Central Processing Unit）用の半導体チップを用い、他方にメモリ用の半導体チップを用いる場合や、第２の電子部品９５，９６のどちらか一方にＣＰＵ（Central Processing Unit）用の半導体チップを用い、他方にＧＰＵ（Graphics Processing Unit）用の半導体チップを用いる場合がある。
【０１７３】
次いで、図１６に示す工程では、電子部品載置面９４Ｂに、第２の電極パッド１２１〜１２４及び電極パッド形成面９５Ａ，９６Ａを露出する多層配線構造体形成面９８Ｂを有し、第２の電子部品９５，９６の側面を封止する封止樹脂９８を形成する（封止樹脂形成工程）。
【０１７４】
封止樹脂９８としては、例えば、モールド樹脂（例えば、エポキシ樹脂よりなるモールド樹脂）を用いることができる。封止樹脂９８は、例えば、トランスファーモールド法により形成することができる。封止樹脂９８の厚さは、例えば、２００μｍとすることができる。
【０１７５】
次いで、図１７に示す工程では、図１６に示す構造体に設けられた接着層９４の面９４Ａが、図１４に示す第１の半導体装置１１に設けられた絶縁層５８の面５８Ｂ及び外部接続用パッド４３〜４７を覆うように、第１の半導体装置１１上に図１６に示す構造体を貼り付ける（接着層貼付工程）。
【０１７６】
次いで、図１８に示す工程では、外部接続用パッド４３〜４７の接続面４３Ａ，４４Ａ，４５Ａ，４６Ａ，４７Ａと対向する部分の接着層９４及び封止樹脂９８を貫通する貫通孔１０１〜１０５を形成する。
【０１７７】
貫通孔１０１は、接続面４５Ａを露出するように形成する。貫通孔１０２は、接続面４６Ａを露出するように形成する。貫通孔１０３は、接続面４４Ａを露出するように形成する。貫通孔１０４は、接続面４７Ａを露出するように形成する。貫通孔１０５は、接続面４３Ａを露出するように形成する。
【０１７８】
貫通孔１０１〜１０５は、例えば、貫通孔１０１〜１０５の形成領域に対応する部分の接着層９４及び封止樹脂９８をレーザ加工することで形成できる。貫通孔１０１〜１０５の直径は、例えば、２００μｍとすることができる。
【０１７９】
次いで、図１９に示す工程では、先に説明した図８に示す工程と同様な手法により、貫通孔１０１〜１０５を充填する貫通電極１１１〜１１５を形成する。貫通電極１１１〜１１５の材料としては、例えば、Ｃｕを用いることができる。
【０１８０】
貫通電極１１１は、一方の端面１１１Ａが接続面４５Ａと接続されると共に、他方の端面１１１Ｂが電極パッド形成面９５Ａ，９６Ａ及び封止樹脂９８の面９８Ｂに対して略面一になるように貫通孔１０１に形成する。
【０１８１】
貫通電極１１２は、一方の端面１１２Ａが接続面４６Ａと接続されると共に、他方の端面１１２Ｂが電極パッド形成面９５Ａ，９６Ａ及び封止樹脂９８の面９８Ｂに対して略面一になるように貫通孔１０２に形成する。
【０１８２】
貫通電極１１３は、一方の端面１１３Ａが接続面４４Ａと接続されると共に、他方の端面１１３Ｂが電極パッド形成面９５Ａ，９６Ａ及び封止樹脂９８の面９８Ｂに対して略面一になるように貫通孔１０３に形成する。
【０１８３】
貫通電極１１４は、一方の端面１１４Ａが接続面４７Ａと接続されると共に、他方の端面１１４Ｂが電極パッド形成面９５Ａ，９６Ａ及び封止樹脂９８の面９８Ｂに対して略面一になるように貫通孔１０４に形成する。
【０１８４】
貫通電極１１５は、一方の端面１１５Ａが接続面４３Ａと接続されると共に、他方の端面１１５Ｂが電極パッド形成面９５Ａ，９６Ａ及び封止樹脂９８の面９８Ｂに対して略面一になるように貫通孔１０５に形成する。
【０１８５】
次いで、図２０に示す工程では、先に説明した図１０に示す工程と同様な手法により、多層配線構造体形成面９８Ｂ、多層配線構造体形成面９８Ｂから露出された貫通電極１１１〜１１５の端面１１１Ｂ，１１２Ｂ，１１３Ｂ，１１４Ｂ，１１５Ｂ、第２の電子部品９５，９６の電極パッド形成面９５Ａ，９６Ａ、及び第２の電極パッド１２１〜１２４に、開口部１５１〜１５９を有した絶縁層５６を形成する。絶縁層５６としては、例えば、絶縁樹脂フィルム（例えば、エポキシ樹脂フィルム）を用いることができる。絶縁層５６の厚さは、例えば、５〜３０μｍとすることができる。
【０１８６】
開口部１５１は、貫通電極１１５の端面１１５Ｂを露出するように形成する。開口部１５２は、貫通電極１１３の端面１１３Ｂを露出するように形成する。開口部１５３は、貫通電極１１１の端面１１１Ｂを露出するように形成する。開口部１５４は、第２の電極パッド１２１の接続面１２１Ａを露出するように形成する。開口部１５５は、第２の電極パッド１２２の接続面１２２Ａを露出するように形成する。開口部１５６は、第２の電極パッド１２３の接続面１２３Ａを露出するように形成する。開口部１５７は、第２の電極パッド１２４の接続面１２４Ａを露出するように形成する。開口部１５８は、貫通電極１１２の端面１１２Ｂを露出するように形成する。開口部１５９は、貫通電極１１４の端面１１４Ｂを露出するように形成する。
【０１８７】
次いで、図２１に示す工程では、先に説明した図１１に示す工程と同様な手法により、開口部１５１〜１５９及び絶縁層５６の面５６Ｂに、ビア６１，６２，６８，６９，７７，７８，８５及び配線６３，７１，７９，８６を同時に形成する。
【０１８８】
ビア６１は、接続面６１Ａが貫通電極１１１の端面１１１Ｂ及び貫通電極１１３の端面１１３Ｂと接続されるように開口部１５２，１５３に形成する。ビア６２は、第２の電極パッド１２１の接続面１２１Ａと接続されるように開口部１５４に形成する。ビア６８は、第２の電極パッド１２２の接続面１２２Ａと接続されるように開口部１５５に形成する。ビア６９は、第２の電極パッド１２３の接続面１２３Ａと接続されるように開口部１５６に形成する。ビア７７は、接続面７７Ａが貫通電極１１２の端面１１２Ｂ及び貫通電極１１４の端面１１４Ｂと接続されるように開口部１５８，１５９に形成する。ビア７８は、第２の電極パッド１２４の接続面１２４Ａと接続されるように開口部１５７に形成する。ビア８５は、接続面８５Ａが貫通電極１１５の端面１１５Ｂと接続されるように開口部１５１に形成する。
【０１８９】
配線６３は、ビア６１，６２と一体的に構成されるように絶縁層５６の面５６Ｂに形成する。配線７１は、ビア６８，６９と一体的に構成されるように絶縁層５６の面５６Ｂに形成する。配線７９は、ビア７７，７８と一体的に構成されるように絶縁層５６の面５６Ｂに形成する。配線８６は、ビア８５と一体的に構成されるように絶縁層５６の面５６Ｂに形成する。
【０１９０】
これにより、第２の電子部品９５に設けられた第２の電極パッド１２１，１２２とビア６２，６８とが直接接続されると共に、第２の電子部品９６に設けられた第２の電極パッド１２３，１２４とビア６９，７８とが直接接続される。
【０１９１】
このように、第２の電子部品９５，９６に設けられた第２の電極パッド１２１〜１２４とビア６２，６８，６９，７８とを直接接続することにより、バンプ或いは金属ワイヤを用いることなく、第２の電子部品９５，９６と第２の多層配線構造体１１７とを電気的に接続することが可能となるため、半導体装置１２の厚さ方向のサイズの小型化を図ることができる。
【０１９２】
次いで、図２２に示す工程では、先に説明した図１２及び図１３と同様な手法により、絶縁層５７と、ビア６４，７２，８１，８７及び配線７３，８２，８６，６５と、絶縁層５８と、ビア６６，７４，７５，８３，８９及び外部接続用パッド４３〜４７とを順次形成する。
【０１９３】
これにより、外部接続用パッド４４、第２の電子部品９５、及び貫通電極１１１，１１３と接続された配線パターン５１と、外部接続用パッド４５，４６及び第２の電子部品９５，９６と接続された配線パターン５２と、外部接続用パッド４７、第２の電子部品９６、及び貫通電極１１２，１１４と接続された配線パターン５３と、外部接続用パッド４３及び貫通電極１１５と接続された配線パターン５４とが形成される。
【０１９４】
絶縁層５７，５８としては、例えば、絶縁樹脂フィルム（例えば、エポキシ樹脂フィルム）を用いることができる。絶縁層５７，５８の厚さは、例えば、５〜３０μｍとすることができる。ビア６４，７２，８１，８７，６６，７４，７５，８３，８９、配線７３，８２，８６，６５、及び外部接続用パッド４３〜４７の材料としては、例えば、Ｃｕを用いることができる。
【０１９５】
次いで、図２３に示す工程では、外部接続用パッド４３〜４７の接続面４３Ａ，４４Ａ，４５Ａ，４６Ａ，４７Ａを露出するように、絶縁層５８の面５８Ｂにソルダーレジスト層１２８を形成し、その後、上下を反転させる。
【０１９６】
これにより、第１の半導体装置１１の下面側に第２の半導体装置１２が形成されると共に、第１の半導体装置１１と、第２の半導体装置１２とを備えた第１の実施の形態の電子装置１０が製造される。なお、図１５〜図２３に示す工程が、「第２の半導体装置形成工程」に相当する工程である。
【０１９７】
本実施の形態の電子装置によれば、第１の多層配線構造体２５に設けられた配線パターン５１〜５３と直接接続された第１の電子部品１５，１６を有する第１の半導体装置１１に、第２の多層配線構造体１１７に設けられた配線パターン５１〜５３と直接接続される第２の電子部品９５，９６を有した第２の半導体装置１２を形成すると共に、第２の半導体装置１２に設けられた貫通電極１１１〜１１５により、第１の半導体装置１１と第２の多層配線構造体１１７及び第２の電子部品９５，９６とを電気的に接続することにより、配線パターン５１〜５３と第１及び第２の電子部品１５，１６，９５，９６とを電気的に接続するためのバンプ又は金属ワイヤ、第１の半導体装置１１と第２の半導体装置１２とを電気的に接続するための内部接続端子、及び内部接続端子を配設するための隙間が不要となるため、電子装置１０の厚さ方向のサイズを小型化することができる。
【０１９８】
また、貫通電極１１１〜１１５により第１の半導体装置１１と第２の半導体装置１２とを電気的に接続することにより、内部接続端子（例えば、はんだボール）を用いて第１の半導体装置１１と第２の半導体装置１２とを電気的に接続した場合と比較して、第１の半導体装置１１と第２の半導体装置１２との間の電気的接続信頼性を向上させることができる。
【０１９９】
なお、本実施の形態では、貫通電極及び封止樹脂を有した第１及び第２の半導体装置１１，１２を積み重ねた構成とされた電子装置１０を例に挙げて説明したが、電子装置１０に設けられた第１の半導体装置１１の代わりに、例えば、一般的な電子部品内臓基板（例えば、多層配線構造体に電子部品（例えば、半導体チップ）が内蔵された基板）を用いてもよい。
【０２００】
（第２の実施の形態）
図２４は、本発明の第２の実施の形態に係る電子装置の断面図である。図２４において、第１の実施の形態の電子装置１０と同一構成部分には、同一構成部分には同一符号を付す。
【０２０１】
図２４を参照するに、第２の実施の形態の電子装置１７０は、第１の実施の形態の電子装置１０の構成に、さらに第２の半導体装置１７１を設けた以外は、電子装置１０と同様に構成される。
【０２０２】
第２の半導体装置１７１は、第１の半導体装置１１と第２の半導体装置１２との間に挟まれた状態で配設されている。第２の半導体装置１７１は、第２の半導体装置１２の構成からソルダーレジスト層１２８を取り除いた以外は、第２の半導体装置１２と同様に構成される。
【０２０３】
第２の半導体装置１７１に設けられた貫通電極１１１〜１１５は、第１の半導体装置１１に設けられた外部接続用パッド４３〜４７と接続されている。これにより、第２の半導体装置１７１は、第１の半導体装置１１と電気的に接続されている。
【０２０４】
第２の半導体装置１７１に設けられた外部接続用パッド４３〜４７は、第２の半導体装置１２に設けられた貫通電極１１１〜１１５と接続されている。これにより、第２の半導体装置１７１は、第２の半導体装置１２と電気的に接続されている。また、第１の半導体装置１１は、第２の半導体装置１７１を介して、第２の半導体装置１２と電気的に接続されている。
【０２０５】
このように、２つ以上の半導体装置を積み重ねることで電子装置を構成してもよい。上記構成とされた第２の実施の形態の電子装置１７０は、第１の実施の形態の電子装置１０と同様な効果を得ることができる。
【０２０６】
本実施の形態の電子装置は、第１の実施の形態の電子装置１０と同様な効果を得ることができる。また、第２の実施の形態の電子装置１７０は、第１の実施の形態で説明した図３〜図２２に示す工程の処理を行った後、第１の実施の形態で説明した図１５〜図２２に示す工程の処理を行い、その後、第１の実施の形態で説明した図２３に示す工程の処理を行うことで製造することができる。
【０２０７】
なお、本実施の形態では、貫通電極及び封止樹脂を有した第１及び第２の半導体装置１１，１２，１７１を積み重ねた構成とされた電子装置１７０を例に挙げて説明したが、電子装置１７０に設けられた第１の半導体装置１１の代わりに、例えば、一般的な電子部品内臓基板（例えば、多層配線構造体に電子部品（例えば、半導体チップ）が内蔵された基板）を用いてもよい。
【０２０８】
また、第１の半導体装置１１と第２の半導体装置１２との間に、２つ以上の第２の電子装置１７１を設けてもよい。
【０２０９】
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【０２１０】
１０，１７０  電子装置
１１  第１の半導体装置
１２，１７１  第２の半導体装置
１５，１６  第１の電子部品
１５Ａ，１６Ａ，９５Ａ，９６Ａ  電極パッド形成面
１５Ｂ，１６Ｂ，９５Ｂ，９６Ｂ  背面
１８，９８  封止樹脂
１８Ａ，５６Ａ，５６Ｂ，５７Ａ，５７Ｂ，５８Ａ，５８Ｂ，９４Ａ，９８Ａ，１３１Ａ，１３２Ａ  面
１８Ｂ，９８Ｂ  多層配線構造体形成面
２１〜２３，１１１〜１１５  貫通電極
２１Ａ，２１Ｂ，２２Ａ，２２Ｂ，２３Ａ，２３Ｂ，１１１Ａ，１１１Ｂ，１１２Ａ，１１２Ｂ，１１３Ａ，１１３Ｂ，１１４Ａ，１１４Ｂ，１１５Ａ，１１５Ｂ  端面
２５  第１の多層配線構造体
３１〜３４  第１の電極パッド
３１Ａ，３２Ａ，３３Ａ，３４Ａ，４３Ａ，４４Ａ，４５Ａ，４６Ａ，４７Ａ，１２１Ａ，１２２Ａ，１２３Ａ，１２４Ａ  接続面
３６〜３８，１０１〜１０５  貫通孔
４１  積層体
４３〜４７  外部接続用パッド
５１〜５４  配線パターン
５６〜５８  絶縁層
６１，６２，６４，６６，６８，６９，７２，７４，７５，７７，７８，８１，８３，８５，８７，８９  ビア
６１Ａ，７７Ａ，８５Ａ  第１の接続面
６３，６５，７１，７３，７９，８２，８６，８８  配線
６６Ａ，７４Ａ，７５Ａ，８３Ａ，８９Ａ  第２の接続面
９４  接着剤
９４Ｂ  電子部品載置面
９５，９６  第２の電子部品
１１７，１７２  第２の多層配線構造体
１２１〜１２４  第２の電極パッド
１２８  ソルダーレジスト層
１３１  支持体
１３２  接着剤
１３３〜１３９，１４１〜１４４，１４５〜１４９，１５１〜１５９  開口部
【図１】
2010245259.tif 000003
【図２】
2010245259.tif 000004
【図３】
2010245259.tif 000005
【図４】
2010245259.tif 000006
【図５】
2010245259.tif 000007
【図６】
2010245259.tif 000008
【図７】
2010245259.tif 000009
【図８】
2010245259.tif 000010
【図９】
2010245259.tif 000011
【図１０】
2010245259.tif 000012
【図１１】
2010245259.tif 000013
【図１２】
2010245259.tif 000014
【図１３】
2010245259.tif 000015
【図１４】
2010245259.tif 000016
【図１５】
2010245259.tif 000017
【図１６】
2010245259.tif 000018
【図１７】
2010245259.tif 000019
【図１８】
2010245259.tif 000020
【図１９】
2010245259.tif 000021
【図２０】
2010245259.tif 000022
【図２１】
2010245259.tif 000023
【図２２】
2010245259.tif 000024
【図２３】
2010245259.tif 000025
【図２４】
2010245259.tif 000026
【手続補正書】
【提出日】平成21年5月8日(2009.5.8)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
本発明は、電子装置及びその製造方法に係り、特に、第１の電子部品及び第１の電子部品と電気的に接続された第１の多層配線構造体を有する第１の半導体装置と、第１の半導体装置と電気的に接続され、第２の電子部品及び第２の電子部品と電気的に接続された第２の多層配線構造体を有する第２の半導体装置と、を備えた電子装置及びその製造方法に関する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
本発明の他の観点によれば、複数の絶縁層が積層された第１の積層体と、前記第１の積層体に内設され、前記第１の積層体の第１の面から露出された第１の接続面、及び前記第１の面とは反対側に位置する前記第１の積層体の第２の面から露出された第２の接続面を備えた第１の配線パターンと、前記第１の積層体の第２の面に設けられ、前記第２の接続面と接続された第１のパッドと、を有する第１の多層配線構造体と、前記第１の多層配線構造体に設けられ、前記第１の配線パターンと直接接続された第１の電極パッドを有する第１の電子部品と、を備えた第１の半導体装置を形成する第１の半導体装置形成工程と、第２の半導体装置を形成する第２の半導体装置形成工程と、を有し、前記第２の半導体装置形成工程は、接続面を有した第２の電極パッドと、該第２の電極パッドが形成される電極パッド形成面と、該電極パッド形成面の反対側に配置された背面とを有する第２の電子部品を準備し、その後、接着層の第１の面と前記第２の電子部品の背面とを接着させる第２の電子部品接着工程と、前記接着層の第１の面に、前記第２の電極パッド及び前記電極パッド形成面を露出する多層配線構造体形成面を有し、前記第２の電子部品の側面を封止する封止樹脂を形成する封止樹脂形成工程と、前記封止樹脂形成工程後に、前記第１のパッド及び前記第１の積層体の第２の面に、前記接着層の第１の面とは反対側に位置する前記接着層の第２の面を貼り付ける接着層貼付工程と、前記第１のパッドと対向する部分の前記接着層及び前記封止樹脂を貫通すると共に、前記第１のパッドと接続される貫通電極を形成する貫通電極形成工程と、前記多層配線構造体形成面、該多層配線構造体形成面から露出された前記貫通電極の端面、前記第２の電子部品の電極パッド形成面、及び前記第２の電極パッドに、積層された複数の絶縁層により構成された第２の積層体と、前記第２の積層体に内設され、前記多層配線構造体形成面と接触する面とは反対側に位置する前記第２の積層体の面から露出されたパッド接続面を有し、前記第２の電極パッドの接続面と直接接続されると共に、前記封止樹脂の多層配線構造体形成面から露出された前記貫通電極の端面と接続される第２の配線パターンと、前記第２の積層体の面に設けられ、前記パッド接続面と接続された第２のパッドと、を有する第２の多層配線構造体を形成する第２の多層配線構造体形成工程と、を含むことを特徴とする電子装置の製造方法が提供される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０１９７
【補正方法】変更
【補正の内容】
【０１９７】
本実施の形態の電子装置の製造方法によれば、第１の多層配線構造体２５に設けられた配線パターン５１〜５３と直接接続された第１の電子部品１５，１６を有する第１の半導体装置１１に、第２の多層配線構造体１１７に設けられた配線パターン５１〜５３と直接接続される第２の電子部品９５，９６を有した第２の半導体装置１２を形成すると共に、第２の半導体装置１２に設けられた貫通電極１１１〜１１５により、第１の半導体装置１１と第２の多層配線構造体１１７及び第２の電子部品９５，９６とを電気的に接続することにより、配線パターン５１〜５３と第１及び第２の電子部品１５，１６，９５，９６とを電気的に接続するためのバンプ又は金属ワイヤ、第１の半導体装置１１と第２の半導体装置１２とを電気的に接続するための内部接続端子、及び内部接続端子を配設するための隙間が不要となるため、電子装置１０の厚さ方向のサイズを小型化することができる。
【手続補正４】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の絶縁層が積層された第１の積層体と、前記第１の積層体に内設され、前記第１の積層体の第１の面から露出された第１の接続面、及び前記第１の面とは反対側に位置する前記第１の積層体の第２の面から露出された第２の接続面を備えた第１の配線パターンと、前記第１の積層体の第２の面に設けられ、前記第２の接続面と接続された第１のパッドと、を有する第１の多層配線構造体と、
前記第１の多層配線構造体に設けられ、前記第１の配線パターンと接続された第１の電極パッドを有する第１の電子部品と、
を備えた第１の半導体装置と、
前記第１のパッド及び前記第１の積層体の第２の面を覆う接着層と、
接続面を有する第２の電極パッドが形成された電極パッド形成面とは反対側に位置する背面と前記第１の積層体の第２の面と接触する面とは反対側に位置する前記接着層の電子部品載置面とが接触するように、前記接着層に配置された第２の電子部品と、
前記電子部品載置面に設けられ、前記第２の電子部品の側面を封止すると共に、前記第２の電極パッド及び前記電極パッド形成面を露出する多層配線構造体形成面を有する封止樹脂と、
前記第１のパッドと対向する部分の前記接着層及び前記封止樹脂を貫通するように設けられ、前記第１のパッドと接続された貫通電極と、
前記多層配線構造体形成面、該多層配線構造体形成面から露出された前記貫通電極の端面、前記第２の電子部品の電極パッド形成面、及び前記第２の電極パッドに形成され、積層された複数の絶縁層により構成された第２の積層体と、前記第２の積層体に内設され、前記多層配線構造体形成面と接触する面とは反対側に位置する前記第２の積層体の面から露出されたパッド接続面を有し、前記第２の電極パッドの接続面と直接接続されると共に、前記封止樹脂の多層配線構造体形成面から露出された前記貫通電極の端面と接続される第２の配線パターンと、前記第２の積層体の面に設けられ、前記パッド接続面と接続された第２のパッドと、を有する第２の多層配線構造体と、
を備えた第２の半導体装置と、を有することを特徴とする電子装置。
【請求項２】
前記多層配線構造体形成面、該多層配線構造体形成面から露出された前記貫通電極の端面、及び前記第２の電子部品の電極パッド形成面を同一平面上に配置したことを特徴とする請求項１記載の電子装置。
【請求項３】
前記第１の半導体装置は、前記第１の積層体の第１の面及び前記第１の配線パターンの第１の接続面に設けられた他の封止樹脂と、前記第１の配線パターンの第１の接続面と対向する部分に設けられた前記他の封止樹脂を貫通すると共に、前記第１の接続面と接続された他の貫通電極と、を有し、
前記第１の電子部品の側面は、前記他の封止樹脂により封止されており、
前記第１の電極パッドは、前記他の封止樹脂から露出されていることを特徴とする請求項１または２記載の電子装置。
【請求項４】
複数の絶縁層が積層された第１の積層体と、前記第１の積層体に内設され、前記第１の積層体の第１の面から露出された第１の接続面、及び前記第１の面とは反対側に位置する前記第１の積層体の第２の面から露出された第２の接続面を備えた第１の配線パターンと、前記第１の積層体の第２の面に設けられ、前記第２の接続面と接続された第１のパッドと、を有する第１の多層配線構造体と、前記第１の多層配線構造体に設けられ、前記第１の配線パターンと直接接続された第１の電極パッドを有する第１の電子部品と、を備えた第１の半導体装置を形成する第１の半導体装置形成工程と、
第２の半導体装置を形成する第２の半導体装置形成工程と、を有し、
前記第２の半導体装置形成工程は、接続面を有した第２の電極パッドと、該第２の電極パッドが形成される電極パッド形成面と、該電極パッド形成面の反対側に配置された背面とを有する第２の電子部品を準備し、その後、接着層の第１の面と前記第２の電子部品の背面とを接着させる第２の電子部品接着工程と、
前記接着層の第１の面に、前記第２の電極パッド及び前記電極パッド形成面を露出する多層配線構造体形成面を有し、前記第２の電子部品の側面を封止する封止樹脂を形成する封止樹脂形成工程と、
前記封止樹脂形成工程後に、前記第１のパッド及び前記第１の積層体の第２の面に、前記接着層の第１の面とは反対側に位置する前記接着層の第２の面を貼り付ける接着層貼付工程と、
前記第１のパッドと対向する部分の前記接着層及び前記封止樹脂を貫通すると共に、前記第１のパッドと接続される貫通電極を形成する貫通電極形成工程と、
前記多層配線構造体形成面、該多層配線構造体形成面から露出された前記貫通電極の端面、前記第２の電子部品の電極パッド形成面、及び前記第２の電極パッドに、積層された複数の絶縁層により構成された第２の積層体と、前記第２の積層体に内設され、前記多層配線構造体形成面と接触する面とは反対側に位置する前記第２の積層体の面から露出されたパッド接続面を有し、前記第２の電極パッドの接続面と直接接続されると共に、前記封止樹脂の多層配線構造体形成面から露出された前記貫通電極の端面と接続される第２の配線パターンと、前記第２の積層体の面に設けられ、前記パッド接続面と接続された第２のパッドと、を有する第２の多層配線構造体を形成する第２の多層配線構造体形成工程と、を含むことを特徴とする電子装置の製造方法。