(57)【要約】【課題】三次元集積回路の段数に応じたチップサイズの変化やチップ中心位置のずれに対応することが可能な一括保持トレイを提供する。【解決手段】一括保持トレイ４６を、第一の吸引経路５５を有する本体部４７と、本体部４７に着脱自在に装着されるアタッチメント４８と、から構成する。アタッチメント４８は、複数のチップ２０を吸着する複数の吸着部５０と、複数の吸着部５０から気体を吸引する第二の吸引経路４９と、を有する。アタッチメント４８を本体部４７に装着するとき、複数の吸着部５０で複数のチップ２０を吸着できるように本体部の４７第一の吸引経路５５がアタッチメント４８の第二の吸引経路４９に繋がる。複数のチップ２０を吸着するアタッチメント４８を本体部４７に対して交換可能にすることで、三次元集積回路の段数毎のチップサイズの変化やチップ中心間ピッチの変化に対応することができる。【選択図】図１０
2010245452.tif 000002
【特許請求の範囲】
【請求項１】
基板上又は基板に積層された複数の積層チップ上に複数のチップを一括して載せるための一括保持トレイであって、
第一の吸引経路を有する本体部と、
前記本体部に着脱自在に装着されるアタッチメントと、を備え、
前記アタッチメントは、前記複数のチップを吸着する複数の吸着部と、前記複数の吸着部から気体を吸引する第二の吸引経路と、を有し、
前記アタッチメントを前記本体部に装着するとき、前記複数の吸着部で前記複数のチップを吸着できるように前記本体部の前記第一の吸引経路が前記アタッチメントの前記第二の吸引経路に繋がる一括保持トレイ。
【請求項２】
前記アタッチメントの前記第二の吸引経路は、
前記複数の吸着部それぞれに繋がる複数の分岐経路と、
前記アタッチメントの前記本体部側に形成され、前記複数の分岐経路に繋がる凹部と、を有し、
前記アタッチメントを前記本体部に装着するとき、前記本体部の前記第一の吸引経路が前記アタッチメントの前記凹部によって画定される空間に繋がることを特徴とする請求項１に記載の一括保持トレイ。
【請求項３】
前記本体部には、前記本体部の、前記アタッチメントに接触する面から気体を吸引する着脱用吸引経路が形成され、
前記着脱用吸引経路から気体を吸引することによって、前記アタッチメントが前記本体部に装着されることを特徴とする請求項１又は２に記載の一括保持トレイ。
【請求項４】
基板上又は基板に積層された複数の積層チップ上に複数のチップを一括して載せるための一括保持トレイであって、
前記複数のチップを吸着する複数の吸着部と、前記複数の吸着部から気体を吸引する吸引経路と、を有し、
各吸着部には、少なくとも二段の段差が形成され、
前記少なくとも二段の段差のうち、ｎ段目で相対的に大きなサイズのチップを吸着でき、ｎ＋１段目で相対的に小さなサイズのチップを吸着できる一括保持トレイ。
ただし、ｎは任意の自然数
【請求項５】
前記複数の吸着部のｎ段目に吸着されるチップの中心とｎ＋１段目に吸着されるチップの中心とが、チップが含まれる平面と平行な方向にずれるように、前記段差が形成されることを特徴とする請求項４に記載の一括保持トレイ。
【請求項６】
基板上又は基板に積層された複数の積層チップ上に複数のチップを一括して載せるための一括保持トレイであって、
前記複数のチップを吸着する複数の吸着部と、前記複数の吸着部から気体を吸引する吸引経路と、を有し、
各吸着部は、チップが含まれる平面と直交する断面において、前記吸引経路に繋がる吸引口に向かって徐々に幅が狭くなるテーパ形状に窪んでいる一括保持トレイ。
【請求項７】
前記各吸着部は、四角錐形状に形成されると共に、四角錐の頂部に前記吸引口を有することを特徴とする請求項６に記載の一括保持トレイ。
【請求項８】
請求項１ないし７のいずれかに記載の一括保持トレイと、
前記一括保持トレイを基板上に搬送する搬送手段と、を備え、
基板上又は基板に積層された複数の積層チップ上に複数のチップを一括して載せる三次元集積回路製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上又は基板に積層された複数の積層チップ上に複数のチップを一括して載せるための一括保持トレイ、及びこの一括保持トレイが組み込まれる三次元集積回路製造装置に関する。
【背景技術】
【０００２】
集積回路の集積度に関して、１年に２倍のペースで集積度が増加するというムーアの法則が知られている。半導体の微細加工技術の進歩がこのムーアの法則を支えている。しかし、微細加工技術は現在でもナノの世界にまで達しており、今までと同じようなペースで微細加工技術を進歩させるのは困難になってきている。このため、次の世代かその次の世代でムーアの法則にも限界がくるといわれている。微細加工技術の進歩の困難性に伴い、三次元集積回路に関する技術が注目され始めている。
【０００３】
図１（ａ）に示すように、従来のシステムＬＳＩ１は、一つのチップ２上にマイクロプロセッサ、ロジック回路、各種メモリ、入出力インターフェース回路、通信制御用回路等の機能ブロック３を形成した二次元集積回路である。これに対し図１（ｂ）に示すように、三次元集積回路４は、システムＬＳＩ１の各機能ブロック３を分割し、三次元的に積層した集積回路である。機能ブロック３を積層するにあたり、各層のチップ５は例えば数μｍから数百μｍ程度に薄くされる。この三次元集積回路４には、配線長が短縮できる、素子数を高密度化できる、信号の処理速度を高速にできる、消費電力を低くできる等の利点がある。既にＣＭＯＳイメージセンサに応用されており、今後、ＮＡＮＤ、ＤＲＡＭ、ロジック等の集積回路にも導入が予定されている。
【０００４】
さて、三次元集積回路を実現するための技術として、ウェハ上にＦＥＯＬ（Front End Of Line）工程とＢＥＯＬ（Back End Of Line）工程を交互に繰り返す方法、チップを他のチップに積層する方法（以下、Chip on Chip法と呼ぶ）、ウェハ同士を貼り合わせ、積層する方法（以下、Wafer on wafer法と呼ぶ）、ウェハ上に複数のチップを積層する方法（以下、Chip on wafer法と呼ぶ）、が知られている。
【０００５】
上記ＦＥＯＬとＢＥＯＬを繰り返す方法においては、ウェハ上にトランジスタなどの素子を形成するＦＥＯＬと、それらの素子を配線で相互に接続するＢＥＯＬとを交互に繰り返す。これらの工程の繰り返しにより、ウェハ上に三次元集積回路を形成することができる。しかし、この方法には、ＢＥＯＬの後にＦＥＯＬを行うことが困難であるという工程上の問題がある。また、繰り返されたＦＥＯＬとＢＥＯＬのいずれか一つの工程に欠陥が生ずると、全体が不良品になってしまい、歩留まりが低下するという問題もある。
【０００６】
上記Chip on Chip法においては、ウェハから切り出したチップを、ウェハを使用することなく他のチップに積層する。ＫＧＤ（Known Good Die）と呼ばれる良品のチップのみを積層することができるので、歩留まりを向上させることができる。ＫＧＤとは特性と信頼性が保証されたダイ（die=chip）である。しかし、チップレベルでの積層になるので、製造のスループットが著しく低下するという問題がある。
【０００７】
上記Wafer on wafer法においては、素子を形成したウェハをウェハレベルで積層する。すなわち、ウェハのサイズでプロセスを進行させることができるので、スループットを向上させることができる。しかし、ウェハには不良品のチップが含まれる（ウェハ中のチップの歩留まりは１００％ではない）ので、ウェハを積めば積むほど、不良品が発生する確率が高くなる。この結果、歩留まりが低下してしまう。
【０００８】
上記Chip on wafer法においては、ウェハ上にチップを並べ、ウェハ上のチップの上にさらに他のチップを積層する。最終的にはウェハの上に多数の三次元集積回路が形成される。Chip on Chip法と同様に良品のチップのみを積層することができるので、歩留まりを向上させることができる。しかし、ウェハを使用することでChip on Chip法よりスループットを向上させることができるものの、ウェハ上にチップを並べるにあたり、数千枚のチップをロボットで一枚ずつ掴み、ウェハ上に位置決めする必要があるので、スループットをあまり高くすることはできない。しかも、機械的にチップを位置決めしたのでは、位置決め精度はよくても１μｍ程度であるので、位置決め精度もあまり高くすることができない。
【０００９】
Chip on wafer法の上記問題を解決するために、発明者は、自己組織化機能を用いてチップを支持基板に位置決めする三次元集積回路の製造方法を提案している（特許文献１参照）。この三次元集積回路の製造方法においては、多数のチップを一括して保持する一括保持トレイを用いて、多数のチップを一括して基板上に載せている。そして、水の表面張力を利用して多数のチップを基板に瞬時に位置決めしている。
【００１０】
図２に示すように、この一括保持トレイは、上壁６ａ、底壁６ｂ及び側壁６ｃによって画定される内部空間を有する。一括保持トレイの上壁６ａには、複数のチップ５を位置決めするための格子状の仕切り壁７が形成される。仕切り壁７によって区画される平面四角形の吸着部６ｄのそれぞれには、内部空間８に繋がる小孔９が形成される。一括保持トレイの底壁６ｂには、内部空間８に連通する排気孔６ｅが形成される。この排気孔６ｅから空気を吸引することにより、内部空間８が真空になり、吸着部６ｄに載せられたチップ５が吸着部６ｄに吸着される。
【００１１】
複数のチップ５を複数の吸着部６ｄに吸着させた後、図２（ｂ）に示すように、一括保持トレイを反転させ、複数のチップ５を支持基板１０に対向させる。複数のチップ５及び支持基板１０の接着部１０ａに水滴５ａ，１０ｂを付着させた後、図２（ｃ）に示すように、一括保持トレイの内部空間８に空気を導入し、真空状態を解除する。すると、支持基板１０の接着部１０ａの水滴上にチップ５が解放され、チップ５と接着部１０ａとの位置合わせが水の表面張力によって自動的に行われる。このように水の表面張力を利用することで、複数のチップ５を瞬時にかつ高い精度で位置決めすることができる。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】国内公表ＷＯ2006/77739（段落０３６９〜０３８５参照）
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかし、三次元集積回路の製造工程においては、基板上にチップを積層する度にチップの品種が変わることが頻繁にある。例えば、一段目のチップがマイクロプロセッサで、二段目のチップがメモリ等に変わる場合がある。このようにチップの品種が変わると、チップのサイズも変わる。
【００１４】
また、一段目のチップの中心と二段目のチップの中心とが常に同一直線上にあるとは限られず、これらがチップを含む平面と平行な方向にずれている場合もある。上記従来の一括保持トレイでは、三次元集積回路の段数に応じたチップサイズの変化やチップ中心位置のずれに対応することができない。
【００１５】
そこで、本発明は三次元集積回路の段数に応じたチップサイズの変化やチップ中心位置のずれに対応することが可能な一括保持トレイを提供することを目的とする。
【００１６】
ところで、三次元集積回路の製造工程においては、三次元集積回路全体の高さを低減するために積層される各チップの厚さは例えば２０μｍ〜１００μｍ程度に薄く削られている。薄く削られてもチップは平らなままであるのが一般的であるが、図３に示すように、チップ５によっては一括保持トレイの吸着部６ｄに向かって凸形状に反ったり、吸着部６ｄとは反対側に向かって凸形状に反ったりする場合がある。このようにチップ５が反ったとき、吸着部６ｄの小孔９から空気を吸引しても、チップ５の周囲から小孔９に空気が流入してしまい、チップ５を吸着できないおそれがある。
【００１７】
そこで本発明の他の目的は、反ったチップでも確実に吸着することができる一括保持トレイを提供することを目的とする。
【課題を解決するための手段】
【００１８】
上記課題を解決するために、本発明の一態様は、基板上又は基板に積層された複数の積層チップ上に複数のチップを一括して載せるための一括保持トレイであって、第一の吸引経路を有する本体部と、前記本体部に着脱自在に装着されるアタッチメントと、を備え、前記アタッチメントは、前記複数のチップを吸着する複数の吸着部と、前記複数の吸着部から気体を吸引する第二の吸引経路と、を有し、前記アタッチメントを前記本体部に装着するとき、前記複数の吸着部で前記複数のチップを吸着できるように前記本体部の前記第一の吸引経路が前記アタッチメントの前記第二の吸引経路に繋がる一括保持トレイである。
【００１９】
本発明の他の態様は、基板上又は基板に積層された複数の積層チップ上に複数のチップを一括して載せるための一括保持トレイであって、前記複数のチップを吸着する複数の吸着部と、前記複数の吸着部から気体を吸引する吸引経路と、を有し、各吸着部には、少なくとも二段の段差が形成され、前記少なくとも二段の段差のうち、ｎ段目で相対的に大きなサイズのチップを吸着でき、ｎ＋１段目で相対的に小さなサイズのチップを吸着できる一括保持トレイである。ただし、ｎは任意の自然数
【００２０】
本発明のさらに他の態様は、基板上又は基板に積層された複数の積層チップ上に複数のチップを一括して載せるための一括保持トレイであって、前記複数のチップを吸着する複数の吸着部と、前記複数の吸着部から気体を吸引する吸引経路と、を有し、各吸着部は、チップが含まれる平面と直交する断面において、前記吸引経路に繋がる吸引口に向かって徐々に幅が狭くなるテーパ形状に窪んでいる一括保持トレイである。
【００２１】
本発明のさらに他の態様は、上記一括保持トレイと、前記一括保持トレイを基板上に搬送する搬送手段と、を備え、基板上又は基板に積層された複数の積層チップ上に複数のチップを一括して載せる三次元集積回路製造装置である。
【発明の効果】
【００２２】
本発明の一態様によれば、複数のチップを吸着するアタッチメントを本体部に対して交換可能にすることで、三次元集積回路の段数毎のチップサイズの変化やチップ中心間ピッチの変化に対応することができる。
【００２３】
本発明の他の態様によれば、一括保持トレイに少なくとも二段の段差を有する吸着部が形成されるので、三次元集積回路の段数毎のチップサイズの変化やチップ中心間ピッチの変化に対応することができる。
【００２４】
本発明のさらに他の態様によれば、チップを吸着する吸着部の断面形状が吸引口に向かって徐々に幅が狭くなるテーパ形状に窪んでいるので、反ったチップでも確実に吸着することができる。
【図面の簡単な説明】
【００２５】
【図１】二次元集積回路と三次元集積回路の比較図（図中（ａ）が二次元集積回路を示し、図中（ｂ）が三次元集積回路を示す）
【図２】従来の一括保持トレイを用いた三次元集積回路の製造方法の工程図
【図３】チップの反りを示す断面図
【図４】チップにＴＳＶを形成するプロセスを示す図（図中（ａ）がVia First方式を示し、図中（ｂ）がVia Last(front)方式を示し、図中（ｃ）がVia Last(back)方式の三を示す）
【図５】三次元集積回路のチップの断面図
【図６】支持基板の斜視図
【図７】支持基板に親水膜及び疎水膜を形成する際の工程図
【図８】支持基板に親水膜及び疎水膜を形成する際の工程図
【図９】水の表面張力を利用したチップの位置決めを示す工程図
【図１０】本発明の第一の実施形態の一括保持トレイの断面図
【図１１】一括保持トレイを用いた三次元集積回路の製造方法の工程図（一層目のチップの積層）
【図１２】一括保持トレイを用いた三次元集積回路の製造方法の工程図（二層目のチップの積層）
【図１３】本発明の第二の実施形態の一括保持トレイの断面図
【図１４】本発明の第二の実施形態の一括保持トレイの変形例
【図１５】本発明の第三の実施形態の一括保持トレイの断面図
【図１６】本発明の第三の実施形態の一括保持トレイの斜視図
【図１７】本発明の第三の実施形態の一括保持トレイの変形例
【図１８】一括保持トレイの吸着部の他の例を示す平面図
【図１９】本発明の一括保持トレイが適用された転写方式の三次元集積回路の製造方法の工程図
【図２０】支持基板の上に一層のチップを配列した例を示す斜視図
【発明を実施するための形態】
【００２６】
以下、添付図面に基づいて、本発明の一実施形態の一括保持トレイ及び三次元集積回路の製造装置について詳細に説明する。まず、三次元集積回路の概要について説明する。三次元集積回路は、支持基板と、支持基板上に縦方向に積層される複数のチップと、を有する。チップには、マイクロプロセッサ、ロジック回路等のＩＣが形成される。縦方向に積層される複数のチップを電気的に接続するため、チップにはＴＳＶ(Through Silicon Via;貫通ヴィア)が形成される。
【００２７】
図４に示すように、チップにＴＳＶを形成するプロセスは三つに大別される。図４（ａ）に示されるVia First方式、図４（ｂ）に示されるVia Last(front)方式、図４（ｃ）に示されるVia Last(back)方式の三つである。
【００２８】
図４（ａ）に示すように、Via First方式とは、ＩＣ製造の前工程を行う前にＴＳＶを形成するものである。まず、シリコン基板１１の内部にその表面側から内壁面が絶縁膜であるＳｉＯ2膜で覆われたトレンチ１２を形成する（ａ１）。このトレンチ１２はシリコン基板１１を貫通することはなく、途中で止まっている。トレンチ１２の内部には、ポリシリコン、タングステン等の導電性材料を充填して導電性プラグ１３が形成される（ａ１）。次に、シリコン基板１１の表面又は内部にＣＭＯＳ等の半導体素子又は集積回路１４を形成する（ａ２）。次に、半導体素子又は集積回路１４が形成されたシリコン基板１１の表面を絶縁膜としてのＳｉＯ2膜１５で覆う（ａ２）。最後に、シリコン基板１１を裏面側から削り、導電性プラグ１３をシリコン基板１１の裏面側に露出させる（ａ３）。シリコン基板１１の表面には、導電性プラグ１３に接続するようにバンプ電極１６が形成される（ａ３）。
【００２９】
図４（ｂ）に示すように、Via Last(front)方式とは、シリコン基板１１に先に半導体素子又は集積回路１４を形成し（ｂ１）、その後にＴＳＶを形成するものである（ｂ２，ｂ３）。Via First方式とは、ＴＳＶ１７を形成する順番が異なる。この方式において、ＴＳＶ１７はシリコン基板１１の表面側から形成される（ｂ２）。また、この方式においてもシリコン基板１１は薄く削られる（ｂ３）。
【００３０】
図４（ｃ）に示すように、Via Last(back)方式においては、Via Last(front)方式と同様に、シリコン基板１１に先に半導体素子又は集積回路１４が形成される（ｃ１）。シリコン基板１１を薄く削り、シリコン基板１１をガラス基板１８に貼り付けた後、裏面側からＴＳＶ１７を形成する（ｃ２，ｃ３）。Via Last(front)方式とは、ＴＳＶ１７をシリコン基板１１の表面側から形成するか、裏面側から形成するかが相違する。
【００３１】
図５は、チップ２０の断面図の一例を示す。シリコン基板２１上にはゲート電極２１ａが形成されていると共に、ゲート電極２１ａの両側にソース領域２１ｂ及びドレイン領域２１ｃが形成される。またシリコン基板２１上には、ゲート電極２１ａを埋設するようにしてＳｉＯ2からなる絶縁層２２が形成される。絶縁層２２の表層部分には、ニッケル等からなる配線層及び金等からなる配線層２４（バンプ電極）が形成される。絶縁層２２の内部には、アルミニウム等からなる追加の配線層２３が埋設されるように形成されており、ゲート電極２１ａ及び配線層２３及び２４間を電気的に接続している。また、シリコン基板２１及び絶縁層２２には追加の配線層２２ａに至るヴィアが形成され、そのヴィアの側壁を覆うようにしてＳｉＯ2膜からなる絶縁膜２５が形成される。そして、絶縁膜２５を介して追加の配線層２２ａに電気的に接続される導電性プラグ２６が形成される。
【００３２】
なお、三次元集積回路に用いられるチップ２０のサイズは、ＣＭＯＳ、メモリ等の用途によって異なるが、例えば５ｍｍ×５ｍｍ、１０ｍｍ×１０ｍｍ等である。チップの厚みは、例えば２０μｍ〜１００μｍである。ＴＳＶの孔径は、例えば０．５μｍ〜１００μｍである。
【００３３】
図６は、支持基板３１の斜視図を示す。複数のチップ２０は、支持基板３１に位置決め・接着される。支持基板３１の表面には、複数のチップ２０を所定のレイアウトで配置するための複数の接着領域３１ａが一面に形成される。一つの接着領域３１ａには、一つのチップ２０が接着される。支持基板３１には、シリコン等の半導体ウェハ、ガラス基板等が使用される。複数のチップ２０を保持できる剛性を有するものであれば、絶縁体や導電体を用いることもできる。
【００３４】
接着領域３１ａは矩形に形成される。接着領域３１ａの大きさと形状は、その上に仮接着されるチップ２０の大きさと形状にほぼ一致している。接着領域３１ａは、親水性を有する親水膜によって画定される。親水性の膜は、例えばＳｉＯ2、Ｓｉ3Ｎ4、アルミニウムとアルミナの二層膜（Ａｌ／Ａｌ2Ｏ3）、タンタルと酸化タンタルの二層膜（Ｔａ／Ｔａ2Ｏ5）等によって形成することができる。
【００３５】
接着領域３１ａの周囲は、格子状の疎水膜３１ｂ又は疎水材料によって囲まれる。疎水膜３１ｂ又は疎水材料の材料には、水をはじく性質を有する材料、例えば、単結晶シリコン、多結晶シリコン、アモルファスシリコン、弗素樹脂、シリコン樹脂、テフロン（登録商標）樹脂、ポリイミド樹脂、レジスト、ワックス、ＢＣＢ（ベンゾシクロブテン）等を用いることができる。
【００３６】
図７は、支持基板３１に親水膜（接着領域）３１ａ及び疎水膜３１ｂを形成する工程図の一例を示す。まず、シリコン基板３２にＳｉＯ2膜３３を形成する（Ｓ１）。ＳｉＯ2膜３３は、熱酸化法、ＣＶＤ（Chemical Vapor Deposition）法、スパッタリング法等の公知の方法で形成することができる。次に、ＳｉＯ2膜３３の上に感光性樹脂であるフォトレジスト３４を塗布する（Ｓ２）。次に、フォトレジスト３４を塗布したシリコン基板３２を露光装置にセットし、マスク・パターン３５を転写する。露光されたフォトレジスト３４は現像処理される（Ｓ３）。次に、フォトレジスト３４のパターン通りにＳｉＯ2膜３３をエッチングする（Ｓ４）。エッチングはドライエッチングでもウェットエッチングでもよい。フォトレジスト３４を剥離すると、接着領域に対応するパターンが形成されたＳｉＯ2膜３３が得られる（Ｓ５）。次に、ＳｉＯ2膜３３の表面に疎水膜３６を形成する（Ｓ６）。疎水膜３６はフォトレジスト３４と同様に、液状の疎水材料をシリコン基板３２に滴下した後、スピン・コーターを用いてシリコン基板３２を高速回転することで形成することができる。次に、疎水膜３６の上にハードマスク３７を堆積する（Ｓ７）。疎水膜３６はフォトレジスト３４と同様に露光・現像処理によって溶ける。疎水膜３６が溶けるのを防止するためにハードマスク３７を堆積する。次に、ハードマスク３７の上にフォトレジスト３９を塗布する（Ｓ８）。次に、図８に示すように、マスク・パターン４１を用いてフォトレジスト３９を露光・現像処理する（Ｓ９）。次に、ハードマスク３７をエッチングする（Ｓ１０）。次に、ＳｉＯ2膜３３上の疎水膜３６をエッチングする（Ｓ１１）。疎水膜３６は、酸素プラズマ等により灰化処理（アッシング）されてもよい。最後にフォトレジスト３９を剥離し、ハードマスク３７を除去する（Ｓ１２）。
【００３７】
以上の工程により、矩形状の親水膜３１ａの周りに枠状の疎水膜３１ｂを形成することができる。親水膜３１ａの周りに疎水膜３１ｂを形成することで、親水部分と疎水部分との区分けが明確になり、親水部分のエッジも明確になる。このため、水の表面張力を用いたチップ２０の位置決めも高精度に行うことができる。
【００３８】
なお、シリコン基板３２にＳｉＯ2膜３３を形成した後、ＳｉＯ2膜３３上に疎水膜３６を形成し、疎水膜３６のみをパターニングしてもよい。この場合、ＳｉＯ2膜３３と疎水膜３６との間に若干の段差ができ、疎水膜３６がＳｉＯ2膜３３よりも若干高くなる。
【００３９】
この他にもリフトオフによって疎水膜３６を形成してもよい。すなわち、図７のＳ４においてＳｉＯ2膜３３をエッチングした後、フォトレジスト３４を除去しないで、フォトレジスト３４上に疎水膜３６を形成し、その後、フォトレジスト３４のみを現像液で溶かすことによって、フォトレジスト３４とフォトレジスト３４上の疎水膜３６とを同時に除去する。
【００４０】
さらに、支持基板３１に疎水材料の単結晶シリコンを使用し、疎水材料の表面に親水膜のみを形成してもよい。
【００４１】
親水膜３１ａと疎水膜３１ｂが形成された支持基板３１上に複数のチップを位置決めする工程について説明する。図９に示すように、支持基板３１の上に水を塗布すると、水が親水膜３１ａの全面に広がり、親水膜３１ａの表面全体を覆う水滴４０が形成される。この水滴４０は、その表面張力によって凸形に湾曲する。親水膜３１ａの周囲は枠状の疎水膜３１ｂによって囲まれているので、疎水膜３１ｂまで水が広がることはない。
【００４２】
次に、図９に示すように、一括保持トレイ４６に吸着された複数のチップ２０を複数の水滴４０上に解放する。チップ２０を水滴４０上に解放するとき、チップ２０を親水膜３１ａ上の正確な位置に位置決めする必要はなく、ラフな位置決めで足りる。チップ２０を水滴４０上に解放すると、図９に示すように、親水膜３１ａに対して水平方向にずれていたチップ２０が水の表面張力によって自動的に親水膜３１ａ上の正確な位置に自動的に位置決めされる。
【００４３】
水を蒸発させると、チップ２０と支持基板３１が固体同士で接着する。水には、チップ２０のＳｉＯ2膜及び支持基板３１の親水膜３１ａを活性化させる添加剤が添加される。この実施形態では、チップ２０のＳｉＯ2膜及び支持基板３１の親水膜３１ａ（ＳｉＯ2膜）に親水基（ＯＨ基）を形成し、これらの親水基同士を結合させるフッ酸が添加される。なお、チップ２０のＳｉＯ2膜及び支持基板３１の親水膜３１ａを活性化できれば、フッ酸に限られることはなく、アンモニア、塩酸と過酸化水素水と水とを混合した塩酸過水を添加してもよい。
【００４４】
表面張力を位置決めに利用する液体には、水に替えて他の無機又は有機の液体を使用することもできる。例えば、グリセリン、アセトン、アルコール、ＳＯＧ（Spin-On-Glass）材料等の液体を用いることができる。液体状態の樹脂を用いたり、液体状態の樹脂と水との混合液を用いたりしてもよい。ただし位置決めできる程度に粘度が低い必要がある。
【００４５】
以上の基板搭載工程を繰り返すことにより、支持基板３１上に縦方向に複数のチップ２０を積層することが可能になる。二段目以降のチップは、支持基板３１に積層された積層チップ上に載せられる。支持基板３１上に複数のチップ２０を積層した後、ダイシングすれば三次元集積回路が得られる。
【００４６】
なお、チップ２０と支持基板３１との接着には、上述のチップ２０のＳｉＯ2膜と支持基板３１のＳｉＯ2膜を接着する場合の他に、チップ２０の電極（例えばバンプ電極）と支持基板３１の電極（例えばバンプ電極）とを接着する場合、及びこれらを併用する場合がある。支持基板３１にバンプ電極の他にダミー電極を形成すると、支持基板３１とチップ２０との接着力を強くすることができる。電極用の導電性材料としては、例えば、インジウム（Ｉｎ）と金（Ａｕ）の二層構造（Ｉｎ／Ａｕ）、錫（Ｓｎ）と銀（Ａｇ）の二層構造（Ｓｎ／Ａｇ）、銅（Ｃｕ）の単層構造あるいはタングステン（Ｗ）の単層構造は好適に使用できる。バンプ電極同士を接着する場合、圧力をかけたり温度を上げたりしてもよい。
【００４７】
チップ２０と積層チップとの接着には、チップ２０のＳｉＯ2膜と積層チップのＳｉＯ2膜を接着する場合、チップ２０の電極（例えばバンプ電極）と積層チップの電極（例えばバンプ電極）とを接着する場合、及びこれらを併用する場合とがある。
【００４８】
図１０は、本発明の第一の実施形態の一括保持トレイ４６の断面図を示す。この一括保持トレイ４６は、一括保持トレイ４６を支持基板３１上に搬送したり、支持基板３１上に搬送された一括保持トレイを支持基板３１に向かって進退させたりする搬送機構に取り付けられる。一括保持トレイ４６は、搬送機構に取り付けられる本体部４７と、本体部４７に対して着脱自在に装着されるアタッチメント４８と、を備える。
【００４９】
アタッチメント４８の支持基板３１との対向面４８ａには、複数のチップ２０に一対一対応する複数の吸着部５０が形成される。複数の吸着部５０には、複数の吸着部５０それぞれから空気を吸引する複数の分岐経路４９が形成される。分岐経路４９の下端には、吸着部５０に露出する吸着口４９ａが形成される。アタッチメント４８の本体部４７側には、凹部５２が形成される。このアタッチメント４８の凹部５２及び本体部４７によって、一括保持トレイ４６の内部空間５３が画定される。複数の分岐経路４９それぞれは内部空間５３に繋がる。
【００５０】
本体部４７の中央付近には、一括保持トレイ４６の内部空間５３に繋がる第一の吸引経路５５が形成される。内部空間５３を真空状態にできるようにこの第一の吸引経路５５には真空ポンプが接続される。本体部４７の周囲の、アタッチメント４８に接触する面４７ａには、当該接触面４７ａから空気を吸引するための着脱用吸引経路５６が形成される。着脱用吸引経路５６には、第一の吸引経路５５に接続される真空ポンプとは別系統の真空ポンプが接続される。着脱用吸引経路５６から空気を吸引することによって、本体部４７にアタッチメント４８を装着することができる。その一方、着脱用吸引経路５６から空気の吸引を停止することによって、本体部４７からアタッチメント４８を取り外すことができる。本体部４７へのアタッチメント４８の装着については、真空ポンプを使用した真空吸着の替わりに、機械的にクランプする手法を採用することもできる。あるいは、真空吸着と機械的なクランプを併用してもよい。
【００５１】
本体部４７にアタッチメント４８を装着するとき、本体部４７の第一の吸引経路５５がアタッチメント４８の凹部５２によって画定される内部空間５３に繋がる。真空ポンプを用いて内部空間５３を真空状態にすることにより、複数の吸着部５０それぞれに配置されたチップ２０を吸着することが可能になる。その一方、内部空間５３内の真空状態を解除することにより、チップ２０を吸着部５０から離脱させることが可能になる。
【００５２】
図１１は、この一括保持トレイ４６を用いた三次元集積回路の製造方法の工程図を示す。アタッチメント４８はあらかじめチップ２０の品種に応じて複数用意されている。支持基板３１に積層されるチップ２０の品種が変化するのに伴って、本体部４７に装着されるアタッチメント４８が交換される。まず、準備段階として本体部４７をアタッチメント４８まで移動させ、本体部４７にアタッチメント４８を装着する。次に、アタッチメント４８の複数の吸着部５０を上に向けた状態で、アタッチメント４８の複数の吸着部５０にロボットにより一つ一つずつ良品のチップ２０を載せる（Ｓ１）。チップ２０は最終的に水の表面張力を利用することにより支持基板に位置決めされるので、この段階での位置決めはラフなもので足りる。
【００５３】
次に、一括保持トレイ４６の内部空間５３を真空状態にし、複数のチップ２０を一括保持トレイ４６に吸着させる。その後、一括保持トレイ４６を反転させ、支持基板３１上まで移動させる（Ｓ２）。一括保持トレイ４６と支持基板３１とは、例えばこれらを透過する赤外線及びＣＣＤカメラを用いて位置決めされる。チップ２０は最終的に水の表面張力を利用することにより支持基板に位置決めされるので、この段階での位置決めもラフなもので足りる。
【００５４】
次に、支持基板３１の上に水を塗布し、親水膜３１ａの表面に水滴４０を形成する（Ｓ３）。次に、一括保持トレイ４６の内部空間５３の真空状態を解除し、複数のチップ２０を複数の水滴４０上に解放する（Ｓ４）。水の表面張力を利用したチップ２０の親水膜３１ａへの位置決めが終了したら、水を蒸発させ、チップ２０を親水膜３１ａに接着させる（Ｓ５）。
【００５５】
図１２に示すように、支持基板３１上への一段目のチップ２０の積層が終わったら、本体部４７からアタッチメント４８を取り外し（Ｓ１）、今度は二段目のチップ２０の品種に該当するアタッチメント４８´を本体部４７に装着する（Ｓ２）。アタッチメント４８´に二段目のチップ２０´の搭載が終了したら、一括保持トレイ４６を反転させ（Ｓ３）、一段目のチップ２０上に塗布された水滴４０に二段目のチップ２０´を解放する。一段目のチップ２０と二段目のチップ２０´との間に介在される水を蒸発させることにより、二段目のチップ２０´が一段目のチップ２０に接着される（Ｓ４）
【００５６】
三次元集積回路の製造工程においては、支持基板３１上にチップ２０を積層する度にチップ２０の品種が変わることが頻繁にある。チップ２０の品種が変わると、チップ２０のサイズも変わる。また、一段目に積層されるチップ２０の中心と二段目に積層されるチップ２０´の中心とが常に同一直線上にあるとは限られず、これらがチップ２０を含む平面と平行な方向にずれている場合もある。アタッチメント４８を本体部４７に対して交換可能にすることで、三次元集積回路の段数毎のチップサイズの変化やチップ中心間ピッチの変化に対応することができる。
【００５７】
図１３は、本発明の第二の実施形態の一括保持トレイ６１を示す。この実施形態の一括保持トレイ６１においては、アタッチメント６２の吸着部６３には、複数段の段差６４が形成される。段差６４を形成することにより、一段目に吸着されるチップ２０のサイズよりも二段目に吸着されるチップ２０´のサイズを小さくすることができる。例えば一段目のチップ２０のサイズを１０ｍｍ×１０ｍｍ、二段目のチップ２０´のサイズを５ｍｍ×５ｍｍにすることができる。吸着部６３の段差６４の平面形状は四角形の枠に形成され、この四角形の枠の内側に四角形のチップ２０が位置決めされる。
【００５８】
図１４は、図１３に示す第二の実施形態の一括保持トレイ６１の変形例を示す。この変形例では、一段目と二段目で吸着されるチップ２０のサイズだけでなく、チップ２０の中心もずらすように段差６４が設計されている。この例では、一段目のチップ２０の中心と二段目のチップ２０´の中心とが、チップ２０が含まれる平面と平行な方向に所定距離αだけずれている。三次元集積回路においては、一段目のチップ２０の中心と二段目のチップ２０´の中心がずれる場合がある。このように、一括保持トレイ４６の吸着部６３に形成される段差６４の中心を段数毎にずらしておけば、チップ２０の段数毎に一括保持トレイ６１を位置決めし直す必要がなくなる。一括保持トレイ４６を支持基板３１に対して毎回一定の位置に位置決めすればよいので、位置決め時間を短縮することができる。
【００５９】
複数段の段差６４が形成されるといっても、一つの段差６４の高さはチップ２０の厚みと略等しい数十μｍ程度である。このため、段差６４を付けることによって生ずるチップ２０の撓みも僅かなものであるし、奥の段に位置するチップ２０も問題なく水滴４０上に解放することができる。
【００６０】
なお、吸着部６３の段差は二段以上形成されればよく、何段形成されてもよい。三次元集積回路のシルエットのように、吸着部６３に支持基板３１に積層されるチップ２０の段数に応じた段数が形成されてもよい。また、段差６４の二段目に吸着されるチップ２０´のピッチＰ２を一段目に吸着されるチップ２０のピッチＰ１と異なるようにしてもよい（図１４参照）。さらに、例えば二段目の段差６４にチップ２０の二枚分の厚さと等しい高さを持たせ、二枚のチップ２０を一遍に支持基板３１上にリリースするようにしてもよい。
【００６１】
図１５は、本発明の第三の実施形態の一括保持トレイ７１を示す。この第三の実施形態の一括保持トレイ７１において、吸着部７３は、チップ２０を含む平面と直交する断面において、吸引経路７４に繋がる吸引口７２に向かって徐々に幅が狭くなるテーパ形状に窪んでいる。図１６の斜視図に示すように、吸着部７３は四角錐形状に形成される。四角錐の頂部（窪みの底）に吸引口７２が形成される。吸着部７３の四角形の枠内に四角形のチップ２０が四辺を互いに平行にした状態で収容される。
【００６２】
積層されるチップ２０は例えば２０μｍ〜１００μｍ程度に薄く削られる。薄く削られても平らなままが望ましいが、図１５に示すように、一括保持トレイ７１の吸着部７３に向かって凸形状に反るチップ２０´や、吸着部７３とは反対側に向かって凸形状に反るチップ２０がある。吸着部７３の断面をテーパ形状に窪ますことにより、チップ２０，２０´がどのように反ってもチップ２０，２０´の周囲を吸着部７３の傾斜面に接触させることができる。このため、吸引口７２から空気を吸引することにより、チップ２０，２０´の裏面側を確実に真空にすることができ、チップ２０，２０´を吸着部７３に確実に吸着することができる。
【００６３】
ここで、吸着部７３の断面をテーパ形状に形成すると、チップ２０の中心が吸着部７３の中心からずれるおそれがある。しかし、たとえチップ２０の中心と吸着部７３の中心がずれていても、チップ２０を支持基板３１の水滴４０上に載せることができれば、チップ２０を支持基板３１上の最適な位置に位置決めすることができる。このため、チップ２０の中心と吸着部７３の中心とのずれは問題になることがない。
【００６４】
図１７は、図１５に示す第三の実施形態の一括保持トレイ７１の変形例を示す。この例では、吸着部７３の断面のテーパ形状が、直線ではなく、一括保持トレイ７１の内部に向かって凸の曲線（例えば円弧）に形成される。吸着部７３の全体形状は半球面状に形成されてもよいし、四角錐を基礎とした上で四角錐の側面が球面状に形成されるようにしてもよい。
【００６５】
図１８は、吸着部のさらに他の例の平面図を示す。この例では、吸着部７６に真空引きで変形する材料が使用されている。一括保持トレイの内部空間を真空にすると、吸着部７６が変形し、チップ２０を吸着する吸着孔７６の寸法が図１８（ａ）に示す大きさから図１８（ｂ）に示す大きさに小さくなる。吸着孔７６を縮小させることによって薄くて軽いチップ２０を確実に掴みことができる。
【００６６】
本発明の一括保持トレイ４６，６１，７１は、複数のチップ２０を一旦転写用基板に仮接着させる転写方式の三次元集積回路の製造方法にも適用することができる。転写方式の三次元集積回路の製造方法は、複数のチップ２０を転写用基板に正確に位置決めし、転写用基板をWafer on wafer法におけるウェハと同様に取り扱い、ウェハのサイズでプロセスを進行させるものである。転写方式の三次元集積回路の製造方法は以下のとおりである。
【００６７】
図１９に示すように、転写用基板としてのキャリア基板８１の表面には、複数の四角形の親水膜８１ａ及び親水膜８１ａを枠状に囲む疎水膜８１ｂが形成される（Ｓ１）。キャリア基板８１上に水を塗布すると、複数の親水膜８１ａ上には分離された水滴９０が形成される（Ｓ２）。
【００６８】
次に、一括保持トレイ４６，６１，７１を用いて複数のチップ２０を同時に複数の水滴９０上に解放する（Ｓ２）と、親水膜８１ａに対して水平方向にずれていたチップ２０が水の表面張力によって自動的に親水膜８１ａ上の正確な位置に位置決めされる（Ｓ３）。
【００６９】
次に、チップ２０の裏面とキャリア基板８１の親水膜８１ａとの間の水を蒸発させる（Ｓ４）と、チップ２０とキャリア基板８１が固体同士で接着する。水には、チップ２０のＳｉＯ2膜２０ａ及びキャリア基板８１の親水膜８１ａを活性化させる添加剤が添加されている。
【００７０】
キャリア基板８１上に複数のチップ２０を位置決めできたら、複数のチップ２０をキャリア基板８１から支持基板９１に移し変える転写工程を行う。まず、複数のチップ２０が仮接着されたキャリア基板８１を反転させ、支持基板９１に向かって降下させる（Ｓ５）。キャリア基板８１を反転させることなく、反転させた支持基板９１をキャリア基板８１に向かって降下させてもよい。
【００７１】
次に、キャリア基板８１に仮接着された複数のチップ２０の、キャリア基板８１に仮接着された面とは反対側を支持基板９１の本接着領域９１ａに一括して本接着する（Ｓ６）。支持基板９１上に既にチップ２０が積層されている場合、チップ２０は支持基板９１上に積層された積層チップに接着される。ここで、チップ２０と支持基板９１（又は積層チップ）との接着力は、チップ２０とキャリア基板８１との接着力よりも強くなるように調整される。
【００７２】
次に、支持基板９１からキャリア基板８１を離間させることによって、複数のチップ２０を支持基板９１に接着させたまま、複数のチップ２０をキャリア基板８１から剥離することが可能になる（Ｓ７）。以上の転写工程を繰り返すことにより、支持基板９１上に縦方向に複数のチップ２０を積層することが可能になる。
【００７３】
図２０は、支持基板３１の上に一層のチップ２０を配列した例を示す。各チップ２０は、プロセッサ、ロジック、メモリ等の機能を有する。この例では、複数のチップ２０が支持基板３１上に平面的に配列されるが、縦方向には積層されていない。この例のように支持基板３１上に一層のチップ２０を配列してもよい。
【００７４】
なお、本発明は上記実施形態に限られることはなく、本発明の要旨を変更しない範囲で様々に変更可能である。例えば、図１３及び図１５に示す本発明の第二及び第三の実施形態の一括保持トレイ６１，７１は、本体部とアタッチメントとに分割されていなくても一体であってもよい。
【符号の説明】
【００７５】
２０，２０´…チップ
３１…支持基板（基板）
４６，６１，７１…一括保持トレイ
４７…本体部
４７ａ…接触面
４８，６２…アタッチメント
４９…分岐経路（第二の吸引経路）
５０，６３，７３…吸着部
５２…凹部（第二の吸引経路）
５３…内部空間
５５…第一の吸引経路
５６…着脱用吸引経路
６４…段差
７２…吸引口
７４…吸引経路
８１…キャリア基板（基板）
９１…支持基板（基板）
【図１】
2010245452.tif 000003
【図２】
2010245452.tif 000004
【図３】
2010245452.tif 000005
【図４】
2010245452.tif 000006
【図５】
2010245452.tif 000007
【図６】
2010245452.tif 000008
【図７】
2010245452.tif 000009
【図８】
2010245452.tif 000010
【図９】
2010245452.tif 000011
【図１０】
2010245452.tif 000012
【図１１】
2010245452.tif 000013
【図１２】
2010245452.tif 000014
【図１３】
2010245452.tif 000015
【図１４】
2010245452.tif 000016
【図１５】
2010245452.tif 000017
【図１６】
2010245452.tif 000018
【図１７】
2010245452.tif 000019
【図１８】
2010245452.tif 000020
【図１９】
2010245452.tif 000021
【図２０】
2010245452.tif 000022