(57)【要約】【課題】反射特性や利得特性の劣化を小さくすることができる高周波増幅器を得ることを目的とする。【解決手段】入力端子１から入力された信号を増幅する複数のトランジスタ９のドレイン側と接続されている複数のショートスタブ１２と、出力側伝送線路６と並列に接続されている複数の容量１０とを備え、複数のショートスタブ１２における何れかのショートスタブ１２にドレインバイアス端子１３を接続するように構成する。これにより、反射特性や利得特性の劣化を小さくすることができるとともに、レイアウトの自由度を高めることができる。【選択図】図１
2010245944.tif 000002
【特許請求の範囲】
【請求項１】
入力端子と終端抵抗の間に直列に接続されている複数の入力側伝送線路と、出力端子と終端抵抗の間に直列に接続されている複数の出力側伝送線路と、入力側が上記複数の入力側伝送線路の間に接続され、出力側が上記複数の出力側伝送線路の間に接続されており、上記入力端子から入力された信号を増幅する複数のトランジスタとを備えた高周波増幅器において、上記トランジスタの出力側と接続されている複数のショートスタブと、上記出力側伝送線路と並列に接続されている複数の容量とを備え、上記複数のショートスタブにおける何れかのショートスタブを介して上記トランジスタのバイアスが印加されることを特徴とする高周波増幅器。
【請求項２】
入力端子と終端抵抗の間に直列に接続されている複数の入力側伝送線路と、出力端子と終端抵抗の間に直列に接続されている複数の出力側伝送線路と、入力側が上記複数の入力側伝送線路の間に接続され、出力側が上記複数の出力側伝送線路の間に接続されており、上記入力端子から入力された信号を増幅する複数のトランジスタとを備えた高周波増幅器において、上記トランジスタの出力側と接続されている複数のショートスタブを備え、上記複数のトランジスタの出力側間を接続する出力側伝送線路が容量に置き換えられ、上記複数のショートスタブを介して上記トランジスタのバイアスが印加されることを特徴とする高周波増幅器。
【請求項３】
入力端子と終端抵抗の間に直列に接続されている複数の入力側伝送線路と、出力端子と終端抵抗の間に直列に接続されている複数の出力側伝送線路と、入力側が上記複数の入力側伝送線路の間に接続され、出力側が上記複数の出力側伝送線路の間に接続されており、上記入力端子から入力された信号を増幅する複数のトランジスタとを備えた高周波増幅器において、上記複数のトランジスタにおける一部のトランジスタの出力側と接続されているショートスタブを備え、上記複数のトランジスタの出力側間を接続する出力側伝送線路の一部が容量に置き換えられ、上記ショートスタブを介して上記トランジスタのバイアスが印加されることを特徴とする高周波増幅器。
【請求項４】
入力端子と終端抵抗の間に直列に接続されている複数の入力側伝送線路と、出力端子と終端抵抗の間に直列に接続されている複数の出力側伝送線路と、入力側が上記複数の入力側伝送線路の間に接続され、出力側が上記複数の出力側伝送線路の間に接続されており、上記入力端子から入力された信号を増幅する複数のトランジスタとを備えた高周波増幅器において、上記複数のトランジスタにおける一部のトランジスタの出力側と接続されているショートスタブを備え、上記ショートスタブを介して上記トランジスタのバイアスが印加されることを特徴とする高周波増幅器。
【請求項５】
複数のトランジスタの出力側のうち、ショートスタブ側を見込んだインピーダンスと、トランジスタ側を見込んだインピーダンスとの差異が最も大きくなるトランジスタの出力側に上記ショートスタブが接続されていることを特徴とする請求項３または請求項４記載の高周波増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えば、ＶＨＦ帯、ＵＨＦ帯、マイクロ波帯やミリ波帯で用いられる高周波増幅器に関するものである。
【背景技術】
【０００２】
図１１は非特許文献１に開示されている高周波増幅器を示す構成図である。
この高周波増幅器では、入力端子１０１と終端抵抗１０２の間に、複数の入力側伝送線路１０３が直列に接続されており、出力端子１０４と終端抵抗１０５の間に、複数の出力側伝送線路１０６が直列に接続されている。
また、容量１０７と抵抗１０８の並列回路がトランジスタ１０９のゲート側と直列に接続されており、複数のトランジスタ１０９のゲート側が、当該並列回路を介して、複数の入力側伝送線路１０３の間に接続されている。
また、複数のトランジスタ１０９のソース側は接地されており、複数のトランジスタ１０９のドレイン側は、複数の出力側伝送線路１０６の間に接続されている。
【０００３】
この高周波増幅器では、トランジスタ１０９のゲートバイアスを入力するゲートバイアス端子１１０が終端抵抗１０２と接続されており、トランジスタ１０９のドレインバイアスを入力するドレインバイアス端子１１２が、ドレインバイアス印加用スタブ１１１を介して、出力側伝送線路１０６と接続されている。
【０００４】
次に動作について説明する。
トランジスタ１０９のゲート側の等価回路は、図１２に示すように、トランジスタ１０９の容量１２１、抵抗１２２、インダクタンス１２３及びトランジスタ１０９の入力端子１２４の直列回路で表される。
したがって、図１１の高周波増幅器の入力側は、トランジスタ１０９の抵抗やトランジスタ１０９のインダクタンス成分を無視すると、等価的に図１３のように表される。
容量１３１は、トランジスタ１０９の容量１２１と容量１０７の合成成分であり、インダクタンス１３２は、入力側伝送線路１０３のインダクタンス成分である。
【０００５】
このため、図１１の高周波増幅器の入力側は、インダクタンス１３２が直列に接続され、容量１３１が並列に接続された回路構成となり、このような回路は、ローパスフィルタとして知られている。
したがって、この回路のインピーダンスを終端抵抗１０２及び入力端子１０１と整合することにより、広帯域に良好な反射特性が得られる。
【０００６】
一方、トランジスタ１０９のドレイン側の等価回路は、図１４に示すように、容量１４１及び抵抗１４２の並列回路、インダクタンス１４３及びトランジスタ１０９の出力端子１４４の直列回路で表される。
したがって、図１１の高周波増幅器の出力側は、トランジスタ１０９の抵抗やトランジスタ１０９のインダクタンス成分を無視すると、等価的に図１５のように表される。
インダクタンス１４５は出力側伝送線路１０６のインダクタンス成分である。
【０００７】
このため、図１１の高周波増幅器の出力側は、入力側と同様に、インダクタンス１４５が直列に接続され、容量１４１が並列に接続されたローパスフィルタの回路構成となる。
したがって、この回路のインピーダンスを終端抵抗１０５及び出力端子１０４と整合することにより、広帯域に良好な反射特性が得られる。
なお、容量１０７、入力側伝送線路１０３のインダクタンス成分１３２及び出力側伝送線路１０６のインダクタンス成分１４５は、所望のインピーダンスや帯域が得られるように決定される。
【０００８】
ここで、トランジスタ１０９を動作させるためにはバイアスの印加が必要である。
ゲートバイアス端子１１０については、一般的にトランジスタ１０９のゲート電流が小さく、電圧降下を考慮する必要がないため、終端抵抗１０２に接続されている。
一方、ドレインバイアス端子１１２については、一般的にトランジスタ１０９のドレイン電流を流して使用するため電圧降下を考慮する必要がある。このため、ドレインバイアス端子１１２は終端抵抗１０５には接続されず、別に設けたドレインバイアス印加用スタブ１１１に接続されている。
【０００９】
しかしながら、図１１の高周波増幅器では、図１２及び図１４に示したように、原理的にはドレインバイアス印加用スタブ１１１を含まない状態で整合がとられるため、ドレインバイアス印加用スタブ１１１が接続されることで不整合が生じ、特性が劣化する問題が生じる。
また、ドレインバイアス印加用スタブ１１１の線路幅は、ドレイン電流が流れても焼き切れないような制約条件を設ける必要があるため、特性の劣化を小さくすることが困難である。
【００１０】
また、ドレインバイアス印加用スタブ１１１を出力端子１０４と反対側のトランジスタ１０９と接続する場合、出力側伝送線路１０６の幅については、ドレイン電流の制約により、ドレインバイアス印加用スタブ１１１が接続されているトランジスタ１０９側ほど、太くする必要があるが、高出力化を図るために出力側伝送線路１０６の幅を不均一にする場合、一般的には、出力端子１０４側ほど、太くする必要がある。
したがって、ドレイン電流の制約と高出力化のための線路幅の条件とが相反するため、整合をとるのが困難である。
【先行技術文献】
【非特許文献】
【００１１】
【非特許文献１】J.Gassmann, et al, “Wideband, High-Efficiency GaN Power Amplifiers Utilizing a Non-Uniform Distributed Topology,” 2007 IEEE MTT-S IMS Digest, pp.615-618
【発明の概要】
【発明が解決しようとする課題】
【００１２】
従来の高周波増幅器は以上のように構成されているので、ドレインバイアス印加用スタブ１１１が接続されることで不整合が生じ、特性が劣化することがある課題があった。
また、ドレインバイアス印加用スタブ１１１の線路幅をドレイン電流が流れても焼き切れないようにする必要があるため、特性の劣化を小さくすることが困難である課題があった。
さらに、ドレイン電流の制約と高出力化のための線路幅の条件とが相反するため、整合をとるのが困難である課題があった。
【００１３】
この発明は上記のような課題を解決するためになされたもので、反射特性や利得特性の劣化を小さくすることができる高周波増幅器を得ることを目的とする。
【課題を解決するための手段】
【００１４】
この発明に係る高周波増幅器は、入力端子から入力された信号を増幅する複数のトランジスタの出力側と接続されている複数のショートスタブと、出力側伝送線路と並列に接続されている複数の容量とを備え、複数のショートスタブにおける何れかのショートスタブを介してトランジスタのバイアスが印加されるようにしたものである。
【発明の効果】
【００１５】
この発明によれば、入力端子から入力された信号を増幅する複数のトランジスタの出力側と接続されている複数のショートスタブと、出力側伝送線路と並列に接続されている複数の容量とを備え、複数のショートスタブにおける何れかのショートスタブを介してトランジスタのバイアスが印加されるように構成したので、反射特性や利得特性の劣化を小さくすることができる効果がある。
【図面の簡単な説明】
【００１６】
【図１】この発明の実施の形態１による高周波増幅器を示す構成図である。
【図２】トランジスタ９の抵抗及びインダクタンス成分を無視した場合の図１の高周波増幅器の入力側を示す等価回路である。
【図３】トランジスタ９の抵抗及びインダクタンス成分を無視した場合の図１の高周波増幅器の出力側を示す等価回路である。
【図４】この発明の実施の形態２による高周波増幅器を示す構成図である。
【図５】トランジスタ９の容量成分を無視した場合の図４の高周波増幅器の出力側を示す等価回路である。
【図６】この発明の実施の形態３による高周波増幅器を示す構成図である。
【図７】トランジスタ９の抵抗及びインダクタンス成分を無視した場合の図６の高周波増幅器の出力側を示す等価回路である。
【図８】この発明の実施の形態４による高周波増幅器を示す等価回路図である。
【図９】この発明の実施の形態５による高周波増幅器を示す等価回路図である。
【図１０】この発明の実施の形態５による高周波増幅器を示す等価回路図である。
【図１１】非特許文献１に開示されている高周波増幅器を示す構成図である。
【図１２】トランジスタ１０９のゲート側の等価回路である。
【図１３】トランジスタ１０９の抵抗及びインダクタンス成分を無視した場合の図１１の高周波増幅器の入力側を示す等価回路である。
【図１４】トランジスタ１０９のドレイン側の等価回路である。
【図１５】トランジスタ１０９の抵抗及びインダクタンス成分を無視した場合の図１１の高周波増幅器の出力側を示す等価回路である。
【発明を実施するための形態】
【００１７】
実施の形態１．
図１はこの発明の実施の形態１による高周波増幅器を示す構成図である。
図１において、入力端子１は増幅対象の信号を入力する端子である。
入力側伝送線路３は入力端子１と終端抵抗２の間に直列に接続されている線路である。
出力端子４はトランジスタ９により増幅された信号を出力する端子である。
出力側伝送線路６は出力端子４と終端抵抗５の間に直列に接続されている線路である。
【００１８】
容量７と抵抗８の並列回路はトランジスタ９のゲート側と直列に接続されている回路である。
トランジスタ９はゲート側（入力側）が容量７と抵抗８の並列回路を介して、複数の入力側伝送線路３の間に接続され、ドレイン側（出力側）が複数の出力側伝送線路６の間に接続され、ソース側が接地されており、入力端子１から入力された信号を増幅する素子である。
【００１９】
容量１０は出力側伝送線路６と並列に接続されている。
ゲートバイアス端子１１はトランジスタ９のゲートバイアスを入力する端子であり、終端抵抗２と接続されている。
ショートスタブ１２はトランジスタ９の出力側と接続されている。
ドレインバイアス端子１３はトランジスタ９のドレインバイアスを入力する端子であり、ショートスタブ１２と接続されている。
【００２０】
次に動作について説明する。
高周波増幅器の入力側は、トランジスタ９の抵抗やトランジスタ９のインダクタンス成分を無視すると、等価的に図２のように表される。
容量２１は、トランジスタ９の容量と容量７の合成成分であり、インダクタンス２２は、入力側伝送線路３のインダクタンス成分である。
【００２１】
このため、高周波増幅器の入力側は、インダクタンス２２が直列に接続され、容量２１が並列に接続された回路構成となり、このような回路は、ローパスフィルタとして知られている。
したがって、この回路のインピーダンスを終端抵抗２及び入力端子１と整合することにより、広帯域に良好な反射特性が得られる。
【００２２】
一方、高周波増幅器の出力側は、トランジスタ９の抵抗やトランジスタ９のインダクタンス成分を無視すると、等価的に図３のように表される。
インダクタンス３１は出力側伝送線路６のインダクタンス成分、容量３２はトランジスタ９の容量成分であり、インダクタンス３３はショートスタブ１２のインダクタンス成分である。
ショートスタブ１２に設けられている容量は、電流をグランドから遮断するためのものであり、無視できる大きさとしている。
【００２３】
このため、高周波増幅器の出力側は、インダクタンス３１と容量１０の並列回路が直列に接続され、インダクタンス３３と容量３２の並列回路が並列に接続されたバンドパスフィルタの回路構成となる。
したがって、この回路のインピーダンスを終端抵抗５及び出力端子４と整合することにより、広帯域に良好な反射特性が得られる。
【００２４】
ここで、トランジスタ９を動作させるためにはバイアスの印加が必要である。
ゲートバイアス端子１１については、一般的にトランジスタ９のゲート電流が小さく、電圧降下を考慮する必要がないため、終端抵抗２に接続されている。
一方、ドレインバイアス端子１３については、一般的にトランジスタ９のドレイン電流を流して使用するため電圧降下を考慮する必要がある。このため、ドレインバイアス端子１３は終端抵抗５には接続されず、ショートスタブ１２に接続されている。
【００２５】
ただし、ショートスタブ１２は、従来の高周波増幅器におけるドレインバイアス印加用スタブ１１１と異なり（図１１を参照）、ショートスタブ１２のインダクタンス成分（図３のインダクタンス３３）を含む状態で出力側の整合が図られている。
図１の高周波増幅器では、ドレインバイアス端子１３を接続するために、新たにドレインバイアス印加用スタブを設ける必要がない。このため、ドレインバイアス印加用スタブを設けたことで不整合が生じて、特性が劣化する状況の発生を回避することができる。
【００２６】
図１の高周波増幅器では、出力端子４から最も離れている側のトランジスタ９のドレイン側に接続されているショートスタブ１２にドレインバイアス端子１３を接続しているが、どのショートスタブ１２にドレインバイアス端子１３を接続してもよい。このため、レイアウトの自由度が向上する効果が得られる。
【００２７】
以上で明らかなように、この実施の形態１によれば、入力端子１から入力された信号を増幅する複数のトランジスタ９のドレイン側と接続されている複数のショートスタブ１２と、出力側伝送線路６と並列に接続されている複数の容量１０とを備え、複数のショートスタブ１２における何れかのショートスタブ１２にドレインバイアス端子１３を接続するように構成したので、反射特性や利得特性の劣化を小さくすることができるとともに、レイアウトの自由度を高めることができる効果を奏する。
【００２８】
なお、この実施の形態１では、トランジスタ９が５個実装されているものについて示したが、これは一例に過ぎず、トランジスタ９が２個以上実装されていれば、何個実装されていてもよい。
【００２９】
図１の高周波増幅器では、装荷されていないが、所望のインピーダンスと帯域を実現するために、トランジスタ９のドレイン側に並列に容量を装荷するようにしてもよい。
また、ショートスタブ１２を高周波増幅器の入力側に適用するようにしてもよい。
【００３０】
実施の形態２．
図４はこの発明の実施の形態２による高周波増幅器を示す構成図であり、図において、図１と同一符号は同一又は相当部分を示すので説明を省略する。
容量１４は複数のトランジスタ９のドレイン側間に接続されている。
図４の高周波増幅器では、ドレインバイアス端子１３は、全てのショートスタブ１２とそれぞれ接続されている。
また、ショートスタブ１２のインダクタンス成分は、トランジスタ９の容量成分を無視できるほど大きいものとしている。
【００３１】
次に動作について説明する。
高周波増幅器の出力側は、トランジスタ９の容量成分を無視すると、等価的に図５のように表される。
このため、高周波増幅器の出力側は、容量１４が直列に接続され、インダクタンス３３が並列に接続されたハイパスフィルタの回路構成となる。
したがって、この回路のインピーダンスを終端抵抗５及び出力端子４と整合することにより、広帯域に良好な反射特性が得られる。
【００３２】
ドレインバイアス端子１３は、上記実施の形態１と同様に、終端抵抗５には接続されず、全てのショートスタブ１２とそれぞれ接続されている。
ショートスタブ１２は、従来の高周波増幅器におけるドレインバイアス印加用スタブ１１１と異なり（図１１を参照）、ショートスタブ１２のインダクタンス成分（図５のインダクタンス３３）を含む状態で出力側の整合が図られている。
図４の高周波増幅器では、ドレインバイアス端子１３を接続するために、新たにドレインバイアス印加用スタブを設ける必要がない。このため、ドレインバイアス印加用スタブを設けたことで不整合が生じて、特性が劣化する状況の発生を回避することができる。
図４の高周波増幅器では、複数のトランジスタ９のドレイン側間を接続する出力側伝送線路６が不要となるので、複数のトランジスタ９を密接に配置することができ、小型化を図ることができる。
【００３３】
以上で明らかなように、この実施の形態２によれば、複数のトランジスタ９のドレイン側間を接続する容量１４と、複数のショートスタブ１２にドレインバイアス端子１３をそれぞれ接続するように構成したので、反射特性や利得特性の劣化を小さくすることができるとともに、複数のトランジスタ９を密接に配置して、小型化を図ることができる効果を奏する。
【００３４】
実施の形態３．
図６はこの発明の実施の形態３による高周波増幅器を示す構成図であり、図において、図１及び図４と同一符号は同一又は相当部分を示すので説明を省略する。
図６の高周波増幅器では、出力側伝送線路６の一部が容量１４に置き換えられている。
ドレインバイアス印加用スタブ１５は終端抵抗５と並列に接続されている。
ドレインバイアス端子１６はトランジスタ９のドレインバイアスを入力する端子であり、ドレインバイアス印加用スタブ１５と接続されている。
【００３５】
次に動作について説明する。
高周波増幅器の出力側は、トランジスタ９の抵抗やトランジスタ９のインダクタンス成分を無視すると、等価的に図７のように表される。
このため、高周波増幅器の出力側は、インダクタンス３１と容量１４が直列に接続され、容量３２又はインダクタンス３３が並列に接続された回路構成となる。
この回路構成は、ローパスフィルタとハイパスフィルタを組み合わせたものに相当する。
【００３６】
この高周波増幅器では、ドレインバイアス端子１６がドレインバイアス印加用スタブ１５と接続されているが、ドレインバイアス端子１３もショートスタブ１２と接続されている。
このため、ドレインバイアス印加用スタブ１５についてはドレイン電流による制約条件が緩和されて無視できるようになり、従来の高周波増幅器（図１１を参照）と比べて、不整合が小さく、特性の劣化が小さくなる。
また、この高周波増幅器では、ハイパスフィルタに相当する回路の位置を変えてもよいので、レイアウトの自由度が向上する効果が得られる。
【００３７】
以上で明らかなように、この実施の形態３によれば、複数のトランジスタ９のドレイン側間を接続する出力側伝送線路６の一部が容量１４に置き換えられ、ショートスタブ１２にドレインバイアス端子１３を接続するように構成したので、反射特性や利得特性の劣化を小さくすることができるとともに、レイアウトの自由度を高めることができる効果を奏する。
【００３８】
実施の形態４．
図８はこの発明の実施の形態４による高周波増幅器を示す等価回路図であり、図において、図６と同一符号は同一又は相当部分を示すので説明を省略する。
Ｚ１はショートスタブ１２側を見込んだインピーダンスであり、Ｚ２はトランジスタ９側を見込んだインピーダンスである。
【００３９】
上記実施の形態３では、ショートスタブ１２が、任意のトランジスタ９のドレイン側と接続されているものについて示したが、この実施の形態４では、複数のトランジスタ９のドレイン側のうち、ショートスタブ１２側を見込んだインピーダンスＺ１と、トランジスタ９側を見込んだインピーダンスＺ２との差異が最も大きくなるトランジスタ９のドレイン側にショートスタブ１２を接続するようにしている。
このように、インピーダンスＺ１とインピーダンスＺ２との差異が最も大きくなる位置に、ショートスタブ１２を接続することにより、ドレインバイアス端子１３の影響がある場合も、高周波増幅器としての特性の劣化を小さくすることができる効果を奏する。
【００４０】
実施の形態５．
図９はこの発明の実施の形態５による高周波増幅器を示す等価回路図であり、図において、図１と同一符号は同一又は相当部分を示すので説明を省略する。
Ｚ１はショートスタブ１２側を見込んだインピーダンスであり、Ｚ２はトランジスタ９側を見込んだインピーダンスである。
図９の高周波増幅器では、ショートスタブ１２が、複数のトランジスタ９における一部のトランジスタ９のドレイン側と接続されている。
【００４１】
この実施の形態５でも、上記実施の形態４と同様に、複数のトランジスタ９のドレイン側のうち、ショートスタブ１２側を見込んだインピーダンスＺ１と、トランジスタ９側を見込んだインピーダンスＺ２との差異が最も大きくなるトランジスタ９のドレイン側にショートスタブ１２を接続するようにしている。
このように、インピーダンスＺ１とインピーダンスＺ２との差異が最も大きくなる位置に、ショートスタブ１２を接続することにより、ドレインバイアス端子１３の影響がある場合も、高周波増幅器としての特性の劣化を小さくすることができる効果を奏する。
【００４２】
図９の高周波増幅器では、すべてのトランジスタ９に対して、ショートスタブ１２からドレインバイアスを印加することができるため、ドレインバイアス印加用スタブ１５を削除することができ、容量１４を用いずに、出力側伝送線路６だけを直列に接続することによる高周波増幅器としての特性の劣化を相殺することができる効果も得られる。
【００４３】
なお、ショートスタブ１２を、最も外側に配置されたトランジスタ９ではなく、中心付近のトランジスタ９のドレイン側と接続することにより、出力側伝送線路６におけるドレイン電流の制約条件が緩和される。
即ち、図１０に示すように、出力端子４側ほど、出力側伝送線路６の線路幅を太くすることが容易になり、高出力化のための整合がとりやすくなる効果が得られる。
【符号の説明】
【００４４】
１  入力端子、２  終端抵抗、３  入力側伝送線路、４  出力端子、５  終端抵抗、６  出力側伝送線路、７  容量、８  抵抗、９  トランジスタ、１０  容量、１１  ゲートバイアス端子、１２  ショートスタブ、１３  ドレインバイアス端子、１４  容量、１５  ドレインバイアス印加用スタブ、１６  ドレインバイアス端子、２１  容量、２２  インダクタンス、３１  インダクタンス、３２  容量、３３  インダクタンス、１０１  入力端子、１０２  終端抵抗、１０３  入力側伝送線路、１０４  出力端子、１０５  終端抵抗、１０６  出力側伝送線路、１０７  容量、１０８  抵抗、１０９  トランジスタ、１１０  ゲートバイアス端子、１１１  ドレインバイアス印加用スタブ、１１２  ドレインバイアス端子、１２１  容量、１２２  抵抗、１２３  インダクタンス、１２４  入力端子、１３１  容量、１３２  インダクタンス、１４１  容量、１４２  抵抗、１４３  インダクタンス、１４４  出力端子、１４５  インダクタンス。
【図１】
2010245944.tif 000003
【図２】
2010245944.tif 000004
【図３】
2010245944.tif 000005
【図４】
2010245944.tif 000006
【図５】
2010245944.tif 000007
【図６】
2010245944.tif 000008
【図７】
2010245944.tif 000009
【図８】
2010245944.tif 000010
【図９】
2010245944.tif 000011
【図１０】
2010245944.tif 000012
【図１１】
2010245944.tif 000013
【図１２】
2010245944.tif 000014
【図１３】
2010245944.tif 000015
【図１４】
2010245944.tif 000016
【図１５】
2010245944.tif 000017