(57)【要約】【課題】検出回路自体の不良によって起こる誤判定を防ぐことができるようにする。【解決手段】検査用信号を基準値と比較する２値化部１５を用いて検査対象物の良否（正常／異常）の検査結果を出力する機能に加えて、欠陥検査システム１０自体の良否の診断機能（自己診断機能）を持たせる。この欠陥検査システム１０自体の良否の診断については、第１スイッチ部１１をオフ（開）状態とし、検査対象物と欠陥検査システム１０との間の電気的な接続を遮断した状態において、第２，第３スイッチ部１２，１３をオン／オフ制御することによって行う。【選択図】図１
2010256387.tif 000002
【特許請求の範囲】
【請求項１】
検査対象物を通して入力される信号を基準値と比較することによって前記検査対象物の良否情報を２値化信号として出力する２値化部と、
前記検査対象物と前記２値化部との間に設けられた第１スイッチ部と、
前記２値化部の入力端に対して第１の電位を選択的に与える第２スイッチ部と、
前記２値化部の入力端に対して前記第１の電位と異なる第２の電位を選択的に与える第３スイッチ部と
を備える欠陥検査システム。
【請求項２】
前記２値化部は、トランジスタの閾値を前記基準値とするバッファである
請求項１記載の欠陥検査システム。
【請求項３】
前記２値化部は、あらかじめ定められた基準電位を前記基準値とする比較回路である
請求項１記載の欠陥検査システム。
【請求項４】
前記第１スイッチ部により前記検査対象物と前記２値化部との間の電気的な接続を遮断した後に、前記第１の電位または前記第２の電位を前記２値化部の入力端に対して選択的に与える
請求項１記載の欠陥検査システム。
【請求項５】
画素を駆動する配線と、
前記配線の欠陥検査を行う欠陥検査システムとを備え、
前記欠陥検査システムは、
前記配線を通して与えられる検査用信号を基準値と比較することによって前記配線の良否情報を２値化信号として出力する２値化部と、
前記配線と前記２値化部との間に設けられた第１スイッチ部と、
前記２値化部の入力端に対して第１の電位を選択的に与える第２スイッチ部と、
前記２値化部の入力端に対して第２の電位を選択的に与える第３スイッチ部と有する
表示装置。
【請求項６】
画素および当該画素を駆動する配線が形成された基板に対して、前記配線の欠陥検査を行う欠陥検査工程を有し、
前記欠陥検査工程では、
前記配線を通して入力される信号を基準値と比較することによって前記配線の良否情報を２値化信号として出力する２値化部を有する欠陥検査回路を前記配線から電気的に切り離し、
前記２値化部の入力端に対して第１の電位および第２の電位を選択的に与えることによって前記欠陥検査回路自体についての自己診断処理を行う
表示装置の製造方法。
【請求項７】
前記自己診断処理の結果、前記欠陥検査回路自体に欠陥が無い場合に、前記配線に対して前記欠陥検査回路を電気的に接続して前記配線の欠陥検査を行う
請求項６記載の表示装置の製造方法。
【請求項８】
前記表示装置は、横電界方式の液晶表示装置であり、
液晶を注入する前の基板状態で前記欠陥検査工程の処理を実行する
請求項６記載の表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、欠陥検査システム、表示装置および表示装置の製造方法に関し、特に欠陥検査を簡易的に行う欠陥検査システム、当該欠陥検査システムを具備する表示装置、当該表示装置の製造方法に関する。
【背景技術】
【０００２】
表示装置、例えば平面型（フラットパネル型）の表示装置は、信号線と走査線とがマトリクス状に配線され、これら信号線と走査線との交差部分に、画像表示の単位となる単位回路である画素回路が設けられた表示パネルを有する構成となっている。この表示パネルの製造過程において、信号線や走査線が断線したり、他の配線とショートしたり、さらには画素回路を構成する回路素子に欠陥が発生したりする場合がある。
【０００３】
従来、上記の各種の欠陥を電気的に検査する欠陥検査において、欠陥の有無を検出する検出回路にて検出結果をデジタル値に変換して出力することによって欠陥検査を簡易的に行う手法が提案されている（例えば、特許文献１，２参照）。
【０００４】
ここでは、平面型の表示装置を例に挙げたが、検査対象物としては、表示装置に限られるものではない。例えば、信号線と走査線とがマトリクス状に配線され、これら信号線と走査線との交差部分に光電変換素子を含む画素回路が配置されてなるＸ−Ｙアドレス型の固体撮像装置などにおいても、製造過程で平面型の表示装置の場合と同様の欠陥が発生する場合がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−０４３６６１号公報
【特許文献２】特開２００５−２４１８９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１，２記載の上記従来手法によれば、欠陥検査を簡易的に行うことができるものの、検出回路自体に不良があると、表示パネル側に欠陥がなくとも欠陥があるものとして誤判定されてしまう場合があった。
【０００７】
そこで、本発明は、検出回路（検査回路）自体の不良によって起こる誤判定を防ぐことが可能な欠陥検査システム、当該欠陥検査システムを具備する表示装置、当該表示装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明による欠陥検査システムは、
検査対象物を通して入力される検査用信号を基準値と比較することによって前記検査対象物の良否情報を２値化信号として出力する２値化部と、
前記検査対象物と前記２値化部との間に設けられた第１スイッチ部と、
前記２値化部の入力端に対して第１の電位を選択的に与える第２スイッチ部と、
前記２値化部の入力端に対して第２の電位を選択的に与える第３スイッチ部と
を備える構成となっている。
【０００９】
上記構成の欠陥検査システムにおいて、第１スイッチ部が検査対象物と２値化部との間を電気的に接続した状態では、検査対象物を通して与えられる検査用信号を基に２値化部によって検査対象物の良否情報の２値化が行われる。一方、第１スイッチ部が検査対象物と判定部との間の電気的な接続を遮断した状態では、２値化部の入力端に対して第２スイッチ部によって第１の電位を与えたり、第３スイッチ部によって第２の電位を与えたりすることにより、本欠陥検査システム自体の良否の診断（自己診断）を行うことができる。
【発明の効果】
【００１０】
本発明によれば、欠陥検査システム自体の良否の判定を行う自己診断機能を持つことにより、欠陥検査システム自体の不良によって起こる誤判定を防ぐことができるために、より確実な欠陥検査を行うことができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施形態に係る欠陥検査システムの構成を示す回路図である。
【図２】実施例１に係る欠陥検査システムの構成を示す回路図である。
【図３】実施例１に係る欠陥検査システムにおける自己診断機能を実現する動作説明図である。
【図４】実施例１の変形例に係る欠陥検査システムの構成を示す回路図である。
【図５】実施例２に係る欠陥検査システムの構成を示す回路図である。
【図６】実施例２の変形例に係る欠陥検査システムの構成を示す回路図である。
【図７】本発明が適用されるアクティブマトリクス型液晶表示装置の構成例を示すシステム構成図である。
【図８】アクティブマトリクス型液晶表示装置における信号線の欠陥検査の場合の結線図である。
【図９】自己診断を含む信号線の欠陥検査の処理手順の一例を示すフローチャートである。
【図１０】アクティブマトリクス型液晶表示装置における走査線の欠陥検査の場合の結線図である。
【図１１】自己診断を含む走査線の欠陥検査の処理手順の一例を示すフローチャートである。
【図１２】基板状態でも個々のＴＦＴパネルでも検査可能な欠陥検査システムの組込み例を示す構成図である。
【図１３】基板状態で検査可能な欠陥検査システムの組込み例を示す構成図である。
【図１４】有機ＥＬ表示装置における信号線の欠陥検査の場合の結線図である。
【図１５】有機ＥＬ表示装置における書込み走査線の欠陥検査の場合の結線図である。
【図１６】有機ＥＬ表示装置におけるカソード線の欠陥検査の場合の結線図である。
【図１７】液晶表示装置の製造方法の製造フロー例１を示す工程図である。
【図１８】液晶表示装置の製造方法の製造フロー例２を示す工程図である。
【図１９】液晶表示装置の製造方法の製造フロー例３を示す工程図である。
【図２０】横電界方式の液晶表示装置の構成例を示す断面図である。
【図２１】縦電界方式の液晶表示装置の構成例を示す断面図である。
【発明を実施するための形態】
【００１２】
以下、発明を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。なお、説明は以下の順序で行う。
１．欠陥検査システム
２．平面型表示装置（液晶表示装置の例）
３．応用例（有機ＥＬ表示装置の例）
４．欠陥検査工程を含む液晶表示装置の製造方法
【００１３】
＜１．欠陥検査システム＞
図１は、本発明の一実施形態に係る欠陥検査システムの構成を示す回路図である。図１に示すように、本実施形態に係る欠陥検査システム１０は、第１スイッチ部１１、第２スイッチ部１２、第３スイッチ部１３、容量素子１４、２値化部１５および判定部１６を有する構成となっている。第１〜第３スイッチ部１１〜１３としては、例えばトランジスタなどからなる電子スイッチを用いることができる。そして、欠陥検査システム１０は、図示せぬ制御部からの指令により、第１スイッチ部１１、第２スイッチ部１２、第３スイッチ部１３を制御して欠陥検査を行う。この制御部は欠陥検査システム１０の外部に設けられても構わない。
【００１４】
第１スイッチ部１１は、検査対象物に対して本欠陥検査システム１０を選択的に接続する作用をなす。そして、第１スイッチ部１１がオン（閉）状態にあるときに、本欠陥検査システム１０は、検査対象物（図示せず）の検査、具体的には当該検査対象物に欠陥等の異常があるか否かの検査を行うことができる。すなわち、第１スイッチ部１１のオン状態において、検査対象物を経た検査用信号が第１スイッチ部１１を通して２値化部１５に与えられる。
【００１５】
ここで、検査対象物には、高レベル（例えば、電源Ｖｄｄレベル）の検査用信号が与えられる。そして、検査対象物に対して高レベルの検査用信号を与えたとき、検査対象物を経て本検査システム１０に入力される信号レベルが高レベルであれば当該検査対象物に異常がないということになる。
【００１６】
なお、検査対象物によっては、当該検査対象物に対して低レベル（例えば、グランドレベル）を与える場合もある。この場合は、検査対象物を経た信号レベルが低レベルであれば当該検査対象物に異常がないということになる。
【００１７】
２値化部１５は、検査対象物を通して与えられる検査用信号を基準値と比較することによって当該検査対象物の良否情報を出力する。具体的には、２値化部１５は、検査対象物を通して与えられる検査用信号を基準値と比較することで、検査対象物の良否情報を高レベル／低レベルの２値化信号（デジタル値）として出力する。
【００１８】
判定部１６は、２値化部１５から与えられる２値化の信号を受けて、当該信号の論理を基に検査対象物に欠陥等の異常があるか否かを判定する。判定部１６にはあらかじめ、検査用信号が高レベルの信号であるか、低レベルの信号であるかの情報が与えられている。これにより、判定部１６は、検査対象物に対して高レベルの検査用信号を与える検査のときは、２値化部１５の出力が高レベルで検査対象物が正常、低レベルで検査対象物が異常と判定する。
【００１９】
ここで、容量素子１４は、検査対象物が正常であるか否かを検査する際に、その検査をより安定的に行うための設けられたものである。この容量素子１４の機能の詳細については後述する。
【００２０】
本欠陥検査システム１０は、検査対象物の良否（正常／異常）の検査機能に加えて、本欠陥検査システム１０自体の良否の診断機能（自己診断機能）も持っている。この本欠陥検査システム１０自体の良否の診断は、第１スイッチ部１１がオフ（開）状態となり、検査対象物と本欠陥検査システム１０との間の電気的な接続を遮断した状態で行われることになる。
【００２１】
この欠陥検査システム１０の自己診断機能は、電源Ｖｄｄと２値化部１５の入力端との間に接続された第２スイッチ部１２と、２値化部１５の入力端と基準電位ノードであるグランドとの間に接続された第３スイッチ部１３を用いることによって実現される。
【００２２】
具体的には、第１スイッチ部１１のオフ状態において、第２，第３スイッチ部１２，１４をオン状態にすることによって２値化部１５の良否の診断を行うことができる。第２スイッチ部１２がオン状態になることで、２値化部１５の入力端に対して第１の電位（本例では、電源Ｖｄｄレベル）が与えられる。第３スイッチ部１３がオン状態になることで、２値化部１５の入力端に対して第２の電位（本例では、グランドレベル）が与えられる。
【００２３】
２値化部１５の入力端に対して第１の電位／第２の電位を与えることによって容量素子１４の充放電が行われる。そして、第１の電位／第２の電位を与えたときの２値化部１５の２値化信号の論理（高レベル／低レベル）を基に、本欠陥検査システム１０自体、具体的には２値化部１５に異常があるか否かを判定部１６で判定することができる。その詳細については後述する。
【００２４】
このように、検査用信号を基準値と比較する２値化部１５を用い、当該２値化部１５によって検査対象物の良否情報を２値化信号とする欠陥検査システム１０によれば、検査対象物に欠陥等の異常があるか否かの検査を簡易的に行うことができる。加えて、本欠陥検査システム１０の良否の診断を行う自己診断機能を持つことで、検査対象物の異常と本欠陥検査システム１０自体の異常とを弁別できる。
【００２５】
これにより、本欠陥検査システム１０自体の不良によって起こる誤判定を防ぐことができるために、より確実な欠陥検査を行うことができる。なお、ここでは、自己診断機能によって２値化部１５の良否の診断を行うとしたが、自己診断機能を実現するために設けられる第２，第３スイッチ部１２，１４の異常の有無についても診断することができる。すなわち、欠陥検査システム１０自体の異常には、２値化部１５の異常だけでなく、第２，第３スイッチ部１２，１４の異常も含まれる。
【００２６】
続いて、２値化部１５の具体的な実施例について説明する。
【００２７】
［実施例１］
図２は、実施例１に係る欠陥検査システム１０Ａの構成を示す回路図であり、図中、図１と同等部分には同一符号を付して示している。図２に示すように、本実施例１に係る欠陥検査システム１０Ａでは、２値化部１５としてバッファ１５Ａを用いた回路構成となっている。
【００２８】
バッファ１５Ａとしては、トランジスタやＣＭＯＳトランジスタを用いた周知の回路構成のものを用いることができる。このとき、２値化部１５において検査用信号を比較する基準値は、バッファ１５Ａを構成するトランジスタの閾値となる。すなわち、バッファ１５Ａは、トランジスタの閾値を基準値として、検査対象物を通して与えられる検査用信号と比較することで、検査対象物の良否情報を２値化信号として出力する。
【００２９】
（自己診断機能の動作）
次に、上記構成の実施例１に係る欠陥検査システム１０Ａにおける自己診断機能の動作について、図３の動作説明図および図４のフローチャートを用いて説明する。
【００３０】
先ず、第１スイッチ部１１をオフ状態にしてバッファ１５Ａを検出対象物から電気的に切り離す。次いで、図３（Ａ）に示すように、第２スイッチ部１２をオフ状態にし、第３スイッチ部１３をオン状態にしてバッファ１５Ａの入力端に低レベル（グランドレベル）を与える。このとき、バッファ１５Ａが正常であれば、バッファ１５Ａから２値化信号として低レベルが出力される。
【００３１】
しかし、バッファ１５Ａにおいて、トランジスタの不良や配線ショートなどの異常により、回路動作の如何によらずバッファ１５Ａの出力が低レベルになっている場合は、バッファ１５Ａの入力端に低レベルを与えることによって自己診断を行うことができない。何故なら、バッファ１５Ａの異常によってその出力が低レベルのときは、バッファ１５Ａの入力端に低レベルを与えても与えなくてもバッファ１５Ａの出力が低レベルになるからである。
【００３２】
そこで、図３（Ｂ）に示すように、第２スイッチ部１２をオン状態にし、第３スイッチ部１３をオフ状態にしてバッファ１５Ａの入力端に高レベル（Ｖｄｄレベル）を与えて、バッファ１５Ａの出力が高レベルになるかの判定を判定部１６で行う。このとき、バッファ１５Ａの出力が高レベルにならなければ、バッファ１５Ａ自体に異常があるということになる。
【００３３】
ここでは、バッファ１５Ａの出力が低レベルになるときの異常の場合を例に挙げて説明したが、トランジスタの不良や配線ショートなどの異常により、回路動作の如何によらずバッファ１５Ａの出力が高レベルになっている場合も考えられる。この場合には、バッファ１５Ａの入力端に低レベルを与えて、バッファ１５Ａの出力が低レベルになるかの判定を判定部１６で行うことで、バッファ１５Ａの異常の有無を判定することができる。
【００３４】
このようにして、バッファ１５Ａの入力端に対して低レベルを印加することによる診断と、高レベルを印加することによる診断の両方を行うことで、２値化部１５としてのバッファ１５Ａに異常があるか否かの自己診断を行うことができる。
【００３５】
上述した実施例１に係る欠陥検査システム１０Ａは、基本的に、検査対象物を１つとする場合に対応した構成として示しているが、これは一例に過ぎず、検査対象物を１つとする場合に限られるものではない。
【００３６】
例えば、バッファ１５Ａまでの回路部分を複数の検査対象物に対応して複数設け、複数のバッファ１５Ａの出力をゲート回路で束ねて１つの検査結果として判定部１６に与える構成を採ることも可能である。複数の検査結果束ねて１つの検査結果とするゲート回路としては、検査対象物に高レベルの検査用信号を与える場合にはＡＮＤ回路を、検査対象物に低レベルの検査用信号を与える場合にはＯＲ回路を用いることができる。
【００３７】
このように、複数のバッファ１５Ａの出力をゲート回路で束ねて１つの検査結果する構成を採る場合は、検査対象物個々についての検査結果を得ることはできない。しかしその反面、例えば後述する表示装置などにおいて、多数の配線を検査対象物とする際に、複数の配線を単位として検査結果を束ねることで、判定部１６全体の回路規模を小さくできる利点がある。また、判定部１６での判定処理回数が少なくて済むために、検査処理の高速化を図ることができる利点もある。
【００３８】
（実施例１の変形例）
基本的に、検査対象物を１つとする場合に対応した構成を採る実施例１に係る欠陥検査システム１０Ａに対して、以下に説明する実施例１の変形例に係る欠陥検査システム１０Ａ′は、検査対象物を複数とする場合に対応した構成を採っている。また、本変形例に係る欠陥検査システム１０Ａ′では、欠陥検査に容量分配の原理を用いるようにしている。
【００３９】
図４は、実施例１の変形例に係る欠陥検査システム１０Ａ′の構成を示す回路図であり、図中、図２と同等部分には同一符号を付して示している。ここでは、検査対象物の数を例えば２とした場合を例に挙げている。検査対象物の数が３以上であっても良いことは勿論である。
【００４０】
実施例１に係る欠陥検査システム１０Ａにおいて、第１スイッチ部１１、第２スイッチ部１２、第３スイッチ部１３および容量素子１４を含む回路部分を前段回路部４１とし、バッファ１５Ａを含む回路部分を後段回路部４２Ａとする。このとき、変形例に係る欠陥検査システム１０Ａ′は、前段回路部４１が検査対象物の数（本例では、２つ）だけ設けられ、後段回路部４２Ａが２つの２つの前段回路部４１−１，４１−２に対して共通に設けられた構成となっている。
【００４１】
２つの前段回路部４１−１，４１−２は、第１スイッチ部１１、第２スイッチ部１２、第３スイッチ部１３および容量素子１４に加えて、第４スイッチ部４３を有する構成となっている。第４スイッチ部４３は、前段回路部４１−１，４１−２の出力端と後段回路部４２Ａの入力端との間に接続されている。
【００４２】
後段回路部４２Ａは、バッファ１５Ａに加えて、第５スイッチ部４４および容量素子４５を有する構成となっている。第５スイッチ部４４は、電源Ｖｄｄとバッファ１５Ａの入力端との間に接続されている。容量素子４５は、バッファ１５Ａの入力端とグランドとの間に接続されている。
【００４３】
（変形例の回路動作）
上記構成の実施例１の変形例に係る欠陥検査システム１０Ａ′は、欠陥検査に容量分配の原理を用いている。具体的には、先ず、第１スイッチ部１１をオン、第４スイッチ部４３をオフにした状態で、複数の検査対象物を通して高レベルの検査用信号を入力する。
【００４４】
このとき、複数の検査対象物の全てに、本例では２つの検査対象物１，２に欠陥がなれば、２つの前段回路部４１−１，４１−２の容量素子１４には、高レベルの検査用信号によって電荷が充電される。その際に、第５スイッチ部４４をオンすることで、容量素子４５についても電源Ｖｄｄレベルによって電荷を充電しておく。ここで、電源Ｖｄｄレベルである高レベルの電位をＶとする。
【００４５】
次いで、第１スイッチ部１１をオフ、第４スイッチ部４３をオン状態にする。これにより、２つの前段回路部４１−１，４１−２の２つの容量素子１４が容量素子４５に対して並列に接続されて容量分配が起こる。ここで、２つの容量素子１４の容量値をＣ(i)，Ｃ(i+1)とし、容量素子４５の容量値をＣ０とする。
【００４６】
このとき、２つの容量素子１４に高レベルが充電されていれば、Ｑ＝ＣＶより下記の式が成り立ち、容量分配後の電位Ｖ´は電位Ｖとなる。
Ｖ´＝（Ｃ(i)Ｖ＋Ｃ(i+1)Ｖ＋Ｃ０Ｖ）／（Ｃ(i)＋Ｃ(i+1)＋Ｃ０）
＝  Ｖ
そして、容量分配後の電位Ｖ´がバッファ１５Ａの閾値（入力段のトランジスタの閾値）以上の場合には、バッファ１５Ａから欠陥が無いことを示す高レベルの検査結果が出力される。そのためには、欠陥が存在した場合の電位がバッファ１５Ａの閾値よりも低くなるように、容量素子１４，４５の容量値（サイズ）や、検査用信号の高レベルの電位を設定しておく必要がある。
【００４７】
一方、複数の検査対象物の一つでも欠陥があれば、複数の検査対象物を通して高レベルの検査用信号を入力したとき、２つの前段回路部４１−１，４１−２の少なくとも一方の容量素子１４には、高レベルの検査用信号によって充電が行われない。この場合、第１スイッチ部１１をオフ、第４スイッチ部４３をオン状態にし、２つの容量素子１４を容量素子４５に対して並列に接続したときの容量分配により、容量分配後の電位Ｖ´は、下記の式で与えられ、電位Ｖよりも低い電位となる。
【００４８】
ここでは、容量値Ｃ(i+1)側の容量素子１４に電荷が充電されていないと仮定すると、
Ｖ´＝（Ｃ(i)Ｖ＋Ｃ０Ｖ）／（Ｃ(i)＋Ｃ(i+1)＋Ｃ０）
そして、容量分配後の電位Ｖ´がバッファ１５Ａの閾値よりも低くければ、バッファ１５Ａから欠陥が存在することを示す低レベルの検査結果が出力される。そのためには、欠陥が存在した場合の電位がバッファ１５Ａの閾値よりも低くなるように、容量素子１４，４５の容量値（サイズ）や、検査用信号の高レベルの電位を設定しておく必要がある。
【００４９】
上述した欠陥検査では、検査対象物に対して高レベルの検査用信号を与える欠陥検査の場合を例に挙げて説明したが、容量素子１４，４５に低レベルを充電するようにすれば、低レベルの検査用信号を与える欠陥検査にも適用可能である。また、自己診断機能ついては、実施例１の場合と同様にして実現することができる。
【００５０】
［実施例２］
図５は、実施例２に係る欠陥検査システム１０Ｂの構成を示す回路図であり、図中、図１と同等部分には同一符号を付して示している。図４に示すように、本実施例２に係る欠陥検査システム１０Ｂでは、２値化部１５として比較回路１５Ｂを用いた回路構成となっている。比較回路１５Ｂとしては、チョッパ型などの周知の回路構成のものを用いることができる。
【００５１】
比較回路１５Ｂは、基準値としてあらかじめ定められた基準電位を一方の入力とし、検査対象物から第１スイッチ部１１を通して与えられる検査用信号を他方の入力とし、当該検査用信号を基準電位と比較することによって当該検査対象物の良否情報を２値化信号として出力する。具体的には、比較回路１５Ｂは、検査対象物を通して与えられる検査用信号を基準電位と比較することで、高レベル／低レベルの２値の良否情報（デジタル値）を出力する。
【００５２】
この比較回路１５Ｂを２値化部１５として用いた実施例２に係る欠陥検査システム１０Ｂにおいても、基本的に、実施例１に係る欠陥検査システム１０Ａの場合と同様の動作によって自己診断機能を実現できる。そして、この自己診断機能により、欠陥検査システム１０Ｂ自体、即ち第２，第３スイッチ部１２，１４や比較回路１５Ｂ等の異常の有無を診断（判定）することができる。
【００５３】
本実施例２に係る欠陥検査システム１０Ｂの場合には、検査対象物を通して与えられる検査用信号と比較する基準値となる基準電位を任意に設定できるために、その基準電位を低めに設定することで、検査用信号レベルの微小な変化量も検出できる。これにより、本欠陥検査システム１０Ｂの検査精度（判定精度／診断精度）を、比較値が固定の実施例１に係る欠陥検査システム１０Ａの場合よりも上げることができる。
【００５４】
一方、実施例１に係る欠陥検査システム１０Ａの場合には、２値化部１５として用いるバッファ１５Ａの回路構成が比較回路１５Ｂの回路構成よりも簡単で済むために、システム全体の回路構成を簡略化できる利点がある。
【００５５】
上述した実施例２に係る欠陥検査システム１０Ｂは、実施例１の場合と同様に、基本的に、検査対象物を１つとする場合に対応した構成として示しているが、これは一例に過ぎず、検査対象物を１つとする場合に限られるものではない。
【００５６】
例えば、比較回路１５Ｂまでの回路部分を複数の検査対象物に対応して複数設け、複数の比較回路１５Ｂの出力をゲート回路で束ねて１つの検査結果として判定部１６に与える構成を採ることも可能である。複数の検査結果束ねて１つの検査結果とするゲート回路としては、検査対象物に高レベルの検査用信号を与える場合にはＡＮＤ回路を、検査対象物に低レベルの検査用信号を与える場合にはＯＲ回路を用いることができる。
【００５７】
このように、複数の比較回路１５Ｂの出力をゲート回路で束ねて１つの検査結果する構成を採る場合は、検査対象物個々についての検査結果を得ることはできない。しかしその反面、例えば後述する表示装置などにおいて、多数の配線を検査対象物とする際に、複数の配線を単位として検査結果を束ねることで、判定部１６での判定処理回数が少なくて済むために、検査処理の高速化を図ることができる利点がある。
【００５８】
（実施例２の変形例）
基本的に、検査対象物を１つとする場合に対応した構成を採る実施例２に係る欠陥検査システム１０Ｂに対して、以下に説明する実施例２の変形例に係る欠陥検査システム１０Ｂ′は、検査対象物を複数とする場合に対応した構成を採っている。また、本変形例に係る欠陥検査システム１０Ｂ′では、欠陥検査に容量分配の原理を用いるようにしている。
【００５９】
図６は、実施例６の変形例に係る欠陥検査システム１０Ｂ′の構成を示す回路図であり、図中、図５と同等部分には同一符号を付して示している。ここでは、検査対象物の数を例えば２とした場合を例に挙げている。検査対象物の数が３以上であっても良いことは勿論である。
【００６０】
実施例２に係る欠陥検査システム１０Ｂにおいて、第１スイッチ部１１、第２スイッチ部１２、第３スイッチ部１３および容量素子１４を含む回路部分を前段回路部４１とし、比較回路１５Ｂを含む回路部分を後段回路部４２Ｂとする。このとき、変形例に係る欠陥検査システム１０Ｂ′は、前段回路部４１が検査対象物の数（本例では、２つ）だけ設けられ、後段回路部４２Ｂが２つの２つの前段回路部４１−１，４１−２に対して共通に設けられた構成となっている。
【００６１】
２つの前段回路部４１−１，４１−２は、第１スイッチ部１１、第２スイッチ部１２、第３スイッチ部１３および容量素子１４に加えて、第４スイッチ部４３を有する構成となっている。第４スイッチ部４３は、前段回路部４１−１，４１−２の出力端と後段回路部４２Ｂの入力端との間に接続されている。
【００６２】
後段回路部４２Ｂは、比較回路１５Ｂに加えて、第５スイッチ部４４、容量素子４５および第６スイッチ部４６を有する構成となっている。第５スイッチ部４４は、電源Ｖｄｄと比較回路１５Ｂの入力端との間に接続されている。容量素子４５は、バッファ１５Ａの入力端とグランドとの間に接続されている。第６スイッチ部４６は、容量素子４５に対して並列に接続されている。
【００６３】
（変形例の回路動作）
実施例２の変形例に係る欠陥検査システム１０Ｂ′は、実施例１の変形例に係る欠陥検査システム１０Ａ′の場合と同様に、欠陥検査に容量分配の原理を用いている。具体的には、先ず、第１スイッチ部１１をオン、第４スイッチ部４３をオフにした状態で、複数の検査対象物を通して高レベルの検査用信号を入力する。
【００６４】
このとき、複数の検査対象物の全てに、本例では２つの検査対象物１，２に欠陥がなれば、２つの前段回路部４１−１，４１−２の容量素子１４には、高レベルの検査用信号によって電荷が充電される。その際に、第５スイッチ部４４をオンすることで、容量素子４５についても電源Ｖｄｄレベルによって電荷を充電しておく。ここで、電源Ｖｄｄレベルである高レベルの電位をＶとする。
【００６５】
次いで、第１スイッチ部１１をオフ、第４スイッチ部４３をオン状態にする。これにより、２つの前段回路部４１−１，４１−２の２つの容量素子１４が容量素子４５に対して並列に接続されて容量分配が起こる。ここで、２つの容量素子１４の容量値をＣ(i)，Ｃ(i+1)とし、容量素子４５の容量値をＣ０とする。
【００６６】
このとき、２つの容量素子１４に高レベルが充電されていれば、Ｑ＝ＣＶより下記の式が成り立ち、容量分配後の電位Ｖ´は電位Ｖとなる。
Ｖ´＝（Ｃ(i)Ｖ＋Ｃ(i+1)Ｖ＋Ｃ０Ｖ）／（Ｃ(i)＋Ｃ(i+1)＋Ｃ０）
＝  Ｖ
そして、容量分配後の電位Ｖ´が比較回路１５Ｂの基準電位以上の場合には、比較回路１５Ｂから欠陥が無いことを示す高レベルの検査結果が出力される。
【００６７】
一方、複数の検査対象物の一つでも欠陥があれば、複数の検査対象物を通して高レベルの検査用信号を入力したとき、２つの前段回路部４１−１，４１−２の少なくとも一方の容量素子１４には、高レベルの検査用信号によって充電が行われない。この場合、第１スイッチ部１１をオフ、第４スイッチ部４３をオン状態にし、２つの容量素子１４を容量素子４５に対して並列に接続したときの容量分配により、容量分配後の電位Ｖ´は、下記の式で与えられ、電位Ｖよりも低い電位となる。
【００６８】
ここでは、容量値Ｃ(i+1)側の容量素子１４に電荷が充電されていないと仮定すると、
Ｖ´＝（Ｃ(i)Ｖ＋Ｃ０Ｖ）／（Ｃ(i)＋Ｃ(i+1)＋Ｃ０）
そして、容量分配後の電位Ｖ´が比較回路１５Ｂの基準電位よりも低くければ、比較回路１５Ｂから欠陥が存在することを示す低レベルの検査結果が出力される。そのためには、欠陥が存在した場合の電位が比較回路１５Ｂの基準電位よりも低くなるように、容量素子１４，４５の容量値（サイズ）や、検査用信号の高レベルの電位を設定しておく必要がある。
【００６９】
上述した欠陥検査では、検査対象物に対して高レベルの検査用信号を与える欠陥検査の場合を例に挙げて説明したが、容量素子１４，４５に低レベルを充電するようにすれば、低レベルの検査用信号を与える欠陥検査にも適用可能である。また、自己診断機能ついては、実施例２の場合と同様にして実現することができる。
【００７０】
特に、本変形例に係る欠陥検査システム１０Ｂ′の場合には、第１，第２スイッチ部１２，１３を用いた自己診断機能の場合と同様にして、第５，第６スイッチ部４４，４６を用いて比較回路１５Ｂ単独について欠陥の有無の自己診断を行うこともできる。第５，第６スイッチ部４４，４６についての動作は、基本的に、第１，第２スイッチ部１２，１３を用いた自己診断機能の場合と同じである。
【００７１】
上述した欠陥検査システム１０（１０Ａ，１０Ａ´，１０Ｂ，１０Ｂ´）は、平面型表示装置やＸ−Ｙアドレス型固体撮像装置に組み込まれて、信号線や走査線の断線やショート、画素回路の回路素子の欠陥などの異常を検出するのに用いて好適なものである。そこで、本欠陥検査システム１０を組み込む平面型表示装置、例えばアクティブマトリクス型液晶表示装置について以下に説明する。
【００７２】
＜２．液晶表示装置＞
［システム構成］
図７は、本発明が適用されるアクティブマトリクス型液晶表示装置の構成例を示すシステム構成図である。ここで、液晶表示装置は、少なくとも一方が透明な２枚の基板（図示せず）が対向して配置され、これら２枚の基板間に液晶が封入されたパネル構造となっている。
【００７３】
図７において、一方の基板３０上に複数の信号線３１−１〜３１−ｍと複数の走査線３２−１〜３２−ｎとがマトリクス状に配線され、信号線３１−１〜３１−ｍと走査線３２−１〜３２−ｎとの交差部分に画素（画素回路）２０が配置されている。画素２０は、ｍ行ｎ列分だけ配置されることによって画素アレイ部３３を構成している。
【００７４】
画素２０は、画素トランジスタ２１、液晶容量２２および保持容量２３を有する構成となっている。画素トランジスタ２１は、例えばＴＦＴ(Thin Film Transistor;薄膜トランジスタ)からなり、一方の主電極（例えば、ソース電極）が信号線３１−１〜３１−ｍに接続され、ゲート電極が走査線３２−１〜３２−ｎに接続されている。
【００７５】
液晶容量２２は、画素電極とこれに対向して形成される対向電極との間で発生する液晶容量を意味する。液晶容量２２は、画素電極が画素トランジスタ２１の他方の主電極（例えば、ドレイン電極）に接続され、対向電極が行単位で配線された第１共通配線３４−１〜３４−ｎに接続されている。そして、第１共通配線３４−１〜３４−ｎを介してＶＣＯＭ電位が全画素に対して共通に印加される。
【００７６】
保持容量２３は、一方の電極が液晶容量２２の画素電極に接続され、他方の電極が行単位で配線された第２共通配線３５−１〜３５−ｎに接続されている。そして、第２共通配線３５−１〜３５−ｎを介してＣＳ電位が全画素に対して共通に印加される。液晶表示装置の駆動方式によっては、第２共通配線３５−１〜３５−ｎを第１共通配線３４−１〜３４−ｎと共通にする場合もある。
【００７７】
画素アレイ部３３の周辺部には、当該画素アレイ部３３の各画素２０を駆動する周辺駆動部として、例えば垂直駆動部３６および水平駆動部３７が設けられている。垂直駆動部３６は、画素アレイ部３３の各画素２０を行単位で選択する走査を行うための走査信号を複数の走査線３２−１〜３２−ｎに対して順次出力する。
【００７８】
水平駆動部３７は、垂直駆動部３６によって選択された行の各画素２０に対して、複数の信号線３１−１〜３１−ｍを通して映像信号を書き込む。この水平駆動部３７によるて映像信号の書込みについては、垂直駆動部３６による選択行の各画素２０に対して一斉に（線順次に）または水平走査によって順番に（点順次に）行うことができる。
【００７９】
なお、ここでは、画素２０を駆動する周辺駆動部として、垂直駆動部３６および水平駆動部３７を設けるとしたが、これに限られるものではない。例えば、水平駆動部３７による映像信号の書込みに先立って、信号線３１−１〜３１−ｍに対してあらかじめ定められた電位のプリチャージ信号を書き込むプリチャージ部などが周辺駆動部として設けられる場合もある。
【００８０】
［欠陥検査］
上記構成のアクティブマトリクス型液晶表示装置において、信号線３１（３１−１〜３１−ｍ）や走査線３２（３２−１〜３２−ｎ）と同じ基板上に先述した本実施形態に係る欠陥検査システム１０を組み込むことで、これら配線３１，３２の欠陥検査を行うことができる。
【００８１】
信号線３１の欠陥としては、信号線３１自体の断線や、当該信号線３１と交差する走査線３２や第１，第２共通配線３４，３５とのショートなどが挙げられる。走査線３２の欠陥としては、走査線３２自体の断線や、当該走査線３２とクロスする信号線３１とのショートや、当該走査線３２と並走する第１共通配線３４または第２共通配線３５とのショートなどが挙げられる。
【００８２】
また、本実施形態に係る欠陥検査システム１０によれば、信号線３１や走査線３２の欠陥以外にも、第１，第２共通配線３４，３５の欠陥や、画素２０を構成する回路素子の欠陥などを検査することも可能である。第１，第２共通配線３４，３５の欠陥としては、これら共通配線３４，３５自体の断線や、他の配線とのショートなどが挙げられる。画素２０を構成する回路素子の欠陥としては、液晶容量２２や保持容量２３の電極間のショートなどが挙げられる。
【００８３】
（信号線の欠陥検査）
先ず、先述した本実施形態に係る欠陥検査システム１０を組み込んだ場合における、信号線３１（３１−１〜３１−ｍ）の欠陥検査について、図８の結線図および図９のフローチャートを用いて説明する。
【００８４】
図８に示すように、ｍ列の信号線３１−１〜３１−ｍごとに、これら信号線３１−１〜３１−ｍの終端に欠陥検査回路１０−１〜１０−ｍが接続される。ここでは、２値化部１５としてバッファ１５Ａを用いた実施例１に係る欠陥検査回路１０Ａの場合を例に挙げて示している。すなわち、欠陥検査回路１０−１〜１０−ｍは、第１〜第３スイッチ部１１〜１３、容量素子１４およびバッファ１５Ａによって構成されている。
【００８５】
そして、欠陥検査回路１０−１〜１０−ｍに対して例えば判定部１６が共通に設けられることによって欠陥検査システム１０が構成される。ここで、第１〜第３スイッチ部１１〜１３のオン（閉）／オフ（開）の制御は、先述したアクティブマトリクス型液晶表示装置において、垂直駆動部３６や水平駆動部３７を制御するシステムコントローラ（図示せず）による制御の下に実行される。
【００８６】
上記構成の欠陥検査システム１０において、信号線３１−１〜３１−ｍの検査に先立って先ず、欠陥検査回路１０−１〜１０−ｍ自体が正常であるか否かの自己診断を行う。具体的には、先ず、第１スイッチ部１１をオフ状態にして、欠陥検査回路１０−１〜１０−ｍを信号線３１−１〜３１−ｍから電気的に切り離す（ステップＳ１１）。次に、第３イスッチ部１３をオフ状態、第２スイッチ部１２をオン状態にする（ステップＳ１２）。これにより、容量素子１４に高レベル（Ｖｄｄレベル）に基づく電荷が充電される。
【００８７】
次に、第２スイッチ部１２をオン状態にし（ステップＳ１３）、１回目の自己診断処理に入る（ステップＳ１４）。この１回目の自己診断処理では、バッファ１５Ａから高レベルの検査結果が出力されるか否かの診断が行われる。この１回目の自己診断で検査結果が高レベルであれば、欠陥検査回路１０−１〜１０−ｍ自体が正常であり、低レベルであれば欠陥検査回路１０−１〜１０−ｍ自体に異常があるということになる。
【００８８】
次に、第３スイッチ部１３をオン状態にする（ステップＳ１５）。これにより、容量素子１４に低レベル（グランドレベル）に基づく電荷が充電される。次いで、第３スイッチ部１３をオン状態にし（ステップＳ１６）、２回目の自己診断処理に入る（ステップＳ１７）。
【００８９】
この２回目の自己診断処理では、バッファ１５Ａから低レベルの検査結果が出力されるか否かの診断が行われる。この２回目の自己診断で検査結果が低レベルであれば、欠陥検査回路１０−１〜１０−ｍ自体が正常であり、高レベルであれば欠陥検査回路１０−１〜１０−ｍ自体に異常があるということになる。
【００９０】
以上の処理により、欠陥検査回路１０−１〜１０−ｍ自体が正常であるか否かの自己診断の処理が終わる。なお、この自己診断処理において、１回目の自己診断処理と２回目の自己診断処理の順番が入れ替わっても何ら問題は無い。自己診断処理に引き続いて、信号線３１−１〜３１−ｍに異常があるか否かの検査処理に入る。
【００９１】
信号線３１−１〜３１−ｍの検査処理において、先ず、液晶容量２２の対向電極に与えるＶＣＯＭ電位および保持容量２３の他方の電極に与えるＣＳ電位を共に低（Ｌ）レベルとする（ステップＳ１８）。次いで、例えば垂直駆動部３６から走査線３２−１〜３２−ｎに対して高（Ｈ）レベルを与えて全画素行について画素トランジスタ２１をオン状態にする（ステップＳ１９）。
【００９２】
そして、例えば水平駆動部３７から信号線３１−１〜３１−ｍに対して高レベルの信号を検査用信号として与える（ステップＳ２０）。なお、ステップＳ１８〜Ｓ２０の処理順についてはこの順番に限られるものではなく、それらの順番が適宜入れ替わっても何ら問題ない。
【００９３】
次に、第１スイッチ部１１をオン状態にして、欠陥検査回路１０−１〜１０−ｍを信号線３１−１〜３１−ｍに対して電気的に接続し（ステップＳ２１）、信号線３１−１〜３１−ｍについての１回目の欠陥検査処理に入る（ステップＳ２２）。この１回目の欠陥検査では、信号線３１−１〜３１−ｍの断線および信号線３１−１〜３１−ｍの第１，第２共通配線３４，３５とのショートなどの欠陥検査が行われる。
【００９４】
続いて、例えば垂直駆動部３６から走査線３２−１〜３２−ｎに対して低レベルを与えて全画素行について画素トランジスタ２１をオフ状態にし（ステップＳ２３）、信号線３１−１〜３１−ｍについての２回目の欠陥検査処理に入る（ステップＳ２４）。この２回目の欠陥検査では、信号線３１−１〜３１−ｍの走査線３２−１〜３２−ｎとのショートなどの欠陥検査が行われる。
【００９５】
以上により、信号線３１−１〜３１−ｍに断線や他の配線とのショートなどの欠陥（異常）があるか否かの検査処理が終了する。なお、この信号線３１−１〜３１−ｍの欠陥検査処理において、１回目の欠陥検査処理と２回目の欠陥検査処理の順番が入れ替わっても何ら問題は無い。
【００９６】
ここで、信号線３１−１〜３１−ｍのいずれか１本または複数本に断線の異常がある場合について説明する。一例として、断線している信号線を例えばｉ列の信号線３１−ｉの１本とする。この場合は、水平駆動部３７から信号線３１−１〜３１−ｍに対して高レベルの検査用信号を与えた際に、当該検査用信号が断線している信号線３１−ｉの欠陥検査回路１０−ｉに入力されない。
【００９７】
したがって、信号線３１−ｉの欠陥検査回路１０−ｉにおける容量素子１４に電荷が充電されないために、当該欠陥検査回路１０−ｉのバッファ１５Ａからは良否情報として低レベルが出力される。このとき、判定部１６は、欠陥検査回路１０−１〜１０−ｍから出力される各２値化信号を順次走査する。そして、検査結果として低レベルが存在することで、判定部１６は、信号線３１−１〜３１−ｍのいずれかに断線があり、しかもその断線している信号線がｉ列の信号線３１−ｉであると判定する。
【００９８】
ここで、信号線３１に断線などの欠陥（異常）があった場合は、信号線３１の寄生容量などの影響によって信号線３１の電位が変動してしまうことが考えられる。ところが、本実施形態に係る欠陥検査システム１０では、２値化部１５の入力端と基準電位ノードであるグランドとの間に容量素子１４を接続した構成を採っているために、信号線３１の寄生容量による信号線３１の電位への影響を低減できる。この低減効果をより確実に奏するためには、容量素子１４の容量値を信号線３１の寄生容量を含む総容量値よりも大きく設定しておくことが望ましい。
【００９９】
信号線３１の断線に限らず、液晶容量２２や保持容量２３の電極間のショートなどの画素欠陥があった場合も、当該画素欠陥を検出することもできる。すなわち、容量素子１４を低レベルに初期化し、ＶＣＯＭ電位およびＣＳ電位を共に低レベルにするとともに、走査線３２−１〜３２−ｎに対して高レベルを与えて全画素行について画素トランジスタ２１をオン状態にしておく。そして、信号線３１−１〜３１−ｍに対して高レベルの検査用信号を与える。このとき、画素欠陥があると、信号線３１の断線の場合と同様に、欠陥がある信号線３１に対応する容量素子１４に電荷が充電されず、欠陥検査回路１０から良否情報として低レベルが出力される。
【０１００】
また、信号線３１−１〜３１−ｍのいずれかが、走査線３２−１〜３２−ｎのいずれかとショートしている場合には、該当する信号線３１−１〜３１−ｍの電位が低レベルになる。その結果、欠陥検査回路１０から良否情報として低レベルが出力されるために、信号線３１−１〜３１−ｍの走査線３２−１〜３２−ｎとのショートの有無について検査できる。
【０１０１】
（走査線の欠陥検査）
続いて、先述した本実施形態に係る欠陥検査システム１０を組み込んだ場合における、走査線３２（３２−１〜３２−ｎ）の欠陥検査について、図１０の結線図および図１１のフローチャートを用いて説明する。
【０１０２】
図１０に示すように、ｎ行の走査線３２−１〜３２−ｎごとに、これら走査線３２−１〜３２−ｎの終端に欠陥検査回路１０−１〜１０−ｎが接続される。ここでも、２値化部１５としてバッファ１５Ａを用いた例を示している。すなわち、欠陥検査回路１０−１〜１０−ｎは、第１〜第３スイッチ部１１〜１３、容量素子１４およびバッファ１５Ａによって構成されている。
【０１０３】
そして、欠陥検査回路１０−１〜１０−ｎに対して例えば判定部１６が共通に設けられることによって欠陥検査システム１０が構成される。ここで、第１〜第３スイッチ部１１〜１３のオン／オフの制御は、先述したアクティブマトリクス型液晶表示装置において、垂直駆動部３６や水平駆動部３７を制御するシステムコントローラ（図示せず）による制御の下に実行される。
【０１０４】
上記構成の欠陥検査システム１０において、走査線３２−１〜３２−ｎの検査に先立って先ず、欠陥検査回路１０−１〜１０−ｍ自体が正常であるか否かの自己診断を行う。具体的には、先ず、第１スイッチ部１１をオフ状態にして、欠陥検査回路１０−１〜１０−ｎを走査線３２−１〜３２−ｎから電気的に切り離す（ステップＳ３１）。次に、第３イスッチ部１３をオフ状態、第２スイッチ部１２をオン状態にする（ステップＳ３２）。これにより、容量素子１４に高レベル（Ｖｄｄレベル）に基づく電荷が充電される。
【０１０５】
次に、第２スイッチ部１２をオン状態にし（ステップＳ３３）、１回目の自己診断処理に入る（ステップＳ３４）。この１回目の自己診断処理では、バッファ１５Ａから高レベルの検査結果が出力されるか否かの診断が行われる。この１回目の自己診断で検査結果が高レベルであれば、欠陥検査回路１０−１〜１０−ｎ自体が正常であり、低レベルであれば欠陥検査回路１０−１〜１０−ｎ自体に異常があるということになる。
【０１０６】
次に、第３スイッチ部１３をオン状態にする（ステップＳ３５）。これにより、容量素子１４に低レベル（グランドレベル）に基づく電荷が充電される。次いで、第３スイッチ部１３をオン状態にし（ステップＳ３６）、２回目の自己診断処理に入る（ステップＳ３７）。
【０１０７】
この２回目の自己診断処理では、バッファ１５Ａから低レベルの検査結果が出力されるか否かの診断が行われる。この２回目の自己診断で検査結果が低レベルであれば、欠陥検査回路１０−１〜１０−ｎ自体が正常であり、高レベルであれば欠陥検査回路１０−１〜１０−ｎ自体に異常があるということになる。
【０１０８】
以上の処理により、欠陥検査回路１０−１〜１０−ｎ自体が正常であるか否かの自己診断の処理が終わる。なお、この自己診断処理において、１回目の自己診断処理と２回目の自己診断処理の順番が入れ替わっても何ら問題は無い。自己診断処理に引き続いて、走査線３２−１〜３２−ｎに異常があるか否かの検査処理に入る。
【０１０９】
走査線３２−１〜３２−ｎの検査処理において、先ず、液晶容量２２の対向電極に与えるＶＣＯＭ電位および保持容量２３の他方の電極に与えるＣＳ電位を共に低レベルとする（ステップＳ３８）。次に、例えば水平駆動部３７から信号線３１−１〜３１−ｍに対して低レベルを与える（ステップＳ３９）。
【０１１０】
そして、例えば垂直駆動部３６から走査線３２−１〜３２−ｎに対して高レベルの信号を検査用信号として与える（ステップＳ４０）。なお、ステップＳ３８〜Ｓ４０の処理順についてはこの順番に限られるものではなく、それらの順番が適宜入れ替わっても何ら問題ない。
【０１１１】
次に、第１スイッチ部１１をオン状態にして、欠陥検査回路１０−１〜１０−ｎを走査線３２−１〜３２−ｎに対して電気的に接続し（ステップＳ４１）、走査線３２−１〜３２−ｎについての欠陥検査処理に入る（ステップＳ４２）。この欠陥検査では、走査線３２−１〜３２−ｎの断線および走査線３２−１〜３２−ｎの信号線３１−１〜３１−ｍや第１，第２共通配線３４，３５とのショートなどの欠陥検査が行われる。
【０１１２】
以上により、走査線３２−１〜３２−ｎに断線や他の配線とのショートなどの欠陥（異常）があるか否かの検査処理が終了する。
【０１１３】
ここで、走査線３２−１〜３２−ｎのいずれか１本または複数本に断線の異常がある場合について説明する。一例として、断線している走査線を例えばｊ行の走査線３２−ｊの１本とする。この場合は、垂直駆動部３６から走査線３２−１〜３２−ｎに対して高レベルの検査用信号を与えた際に、当該検査用信号が断線している走査線３２−ｊの欠陥検査回路１０−ｊに入力されない。
【０１１４】
したがって、走査線３２−ｊの欠陥検査回路１０−ｊにおける容量素子１４に電荷が充電されないために、当該欠陥検査回路１０−ｊのバッファ１５Ａからは良否情報として低レベルが出力される。このとき、判定部１６は、欠陥検査回路１０−１〜１０−ｎから出力される各２値化信号を順次走査する。そして、検査結果として低レベルが存在することで、判定部１６は、走査線３２−１〜３２−ｎのいずれかに断線があり、しかもその断線している走査線がｊ行の走査線３２−ｊであると判定する。
【０１１５】
ここで、走査線３２に断線などの欠陥（異常）があった場合は、信号線３１の場合と同様に、走査線３２の寄生容量などの影響によって走査線３２の電位が変動してしまうことが考えられる。ところが、本実施形態に係る欠陥検査システム１０では、２値化部１５の入力端と基準電位ノードであるグランドとの間に容量素子１４を接続した構成を採っているために、走査線３２の寄生容量による走査線３２の電位への影響を低減できる。この低減効果をより確実に奏するためには、容量素子１４の容量値を走査線３２の寄生容量を含む総容量値よりも大きく設定しておくことが望ましい。
【０１１６】
以上では、信号線３１および走査線３２の断線やショート等の欠陥検査について説明したが、信号線３１および走査線３２の欠陥検査と同様にして、第１，第２共通配線３４，３５についても断線やショート等の欠陥検査を行うことができる。
【０１１７】
［欠陥検査システムの組込み例］
アクティブマトリクス型液晶表示装置に欠陥検査システム１０を組み込むに際しては、次のような種々の形態が考えられる。なお、図７に示すマトリクス型液晶表示装置において、ＴＦＴを用いて構成される画素２０が形成された基板３０を、ここではＴＦＴパネル３０と呼ぶこととする。
【０１１８】
図１２は、基板状態でも個々のＴＦＴパネルでも検査可能な欠陥検査システムの組込み例を示す構成図である。ここで、基板状態とは、ＴＦＴパネル３０個々を基板（ウェア）から実際の製品として切断する前の状態を言う。
【０１１９】
先ず、図１２（Ａ）に示すように、画素アレイ部３３や入出力端子部３８が形成されたＴＦＴパネル３０上に、検査用信号生成部５１および欠陥検査システム１０を組み込む構成例が考えられる。前述したように、検査用信号生成部５１としての機能を、垂直駆動部３６や水平駆動部３７に持たせることもできる。この組込み例によれば、ＴＦＴパネル３０の内部で検査用信号の生成および欠陥検査の両方を行うことができる。
【０１２０】
また、図１２（Ｂ）に示すように、欠陥検査システム１０についてのみ画素アレイ部３３や入出力端子部３８と共にＴＦＴパネル３０上に組み込む構成例が考えられる。この組込み例の場合には、ＴＦＴパネル３０外の検査用信号生成部５１で生成された検査用信号を、ＴＦＴパネル３０の外部から入出力端子部３８を通して入力することになる。いずれの組込例の場合にも、基板状態でも個々のＴＦＴパネル３０でも欠陥検査を行うことができる。
【０１２１】
図１３は、基板状態で検査可能な欠陥検査システムの組込み例を示す構成図である。この組込み例の場合には、実際の製品になる前に切り落とされる基板の余白部を利用することになる。
【０１２２】
先ず、図１３（Ａ）に示すように、ＴＦＴパネル３０の一方の余白部３０ＡにＴＦＴパネル３０上の入出力端子部３８とは別に入出力端子部５２を搭載する一方、他方の余白部３０Ｂに欠陥検査システム１０を搭載する構成例が考えられる。この組込み例の場合には、ＴＦＴパネル３０外の検査用信号生成部５１で生成された検査用信号を、余白部３０Ａ上の入出力端子部５２を通して入力することになる。
【０１２３】
また、図１３（Ｂ）に示すように、検査用信号生成部５１についてはＴＦＴパネル３０上に組み込む一方、欠陥検査システム１０についてはＴＦＴパネル３０の余白部３０Ｂに搭載する構成例が考えられる。いずれの場合にも、実際の製品になる前に切り落とされる余白部３０Ａ，３０Ｂを利用することで、パネル個々での欠陥検査はできないものの、欠陥検査システム１０の適用によってパネル個々の外形サイズが大きくなることはない。
【０１２４】
＜３．応用例＞
以上では、平面型表示装置として、アクティブマトリクス型液晶表示装置を例に挙げて説明したが、液晶表示装置以外の表示装置や、前にも述べたように、Ｘ−Ｙアドレス型の固体撮像装置などにおける配線の欠陥検査にも応用することができる。以下に、液晶表示装置以外の表示装置、例えば有機ＥＬ（electro luminescence）表示装置の応用例について説明する。
【０１２５】
［有機ＥＬ表示装置］
図１４乃至図１６に示すように、有機ＥＬ表示装置は、画素６０が有機ＥＬ素子６１以外に、駆動トランジスタ６２および書込みトランジスタ６３の少なくとも２つのトランジスタを有する構成となっている。ここでは、画素６０の構成例として単純な形式のものを示している。そして、行列状の画素配列に対して、画素列ごとに信号線６４が配線され、画素行ごとに書込み走査線６５、カソード線６６および電源線６７が配線されている。
【０１２６】
上記構成の有機ＥＬ表示装置において、先述した実施形態に係る欠陥検査システム１０（１０Ａ，１０Ａ´，１０Ｂ，１０Ｂ´）を用いて、信号線６４、書込み走査線６５、カソード線６６および電源線６７の断線や他の配線とのショートなどの欠陥や画素欠陥の検査を行うことができる。以下に、信号線６４、書込み走査線６５およびカソード線６６の欠陥検査について具体的に説明する。
【０１２７】
（信号線の欠陥検査）
図１４は、有機ＥＬ表示装置における信号線の欠陥検査についての説明図である。図１４に示すように、信号線６４の終端に欠陥検査システム１０を接続し、書込み走査線６５、カソード線６６および電源線６７の電位を低レベルとする。そして、信号線６４に高レベルの信号を検査用信号として与えることで、液晶表示装置の欠陥検査の場合と同様にして、信号線６４の断線や配線とのショートなどの欠陥検査を行うことができる。
【０１２８】
（書込み走査線の欠陥検査）
図１５は、有機ＥＬ表示装置における書込み走査線の欠陥検査についての説明図である。図１５に示すように、書込み走査線６５の終端に欠陥検査システム１０を接続し、信号線６４、カソード線６６および電源線６７の電位を低レベルとする。そして、書込み走査線６５に高レベルの信号を検査用信号として与えることで、書込み走査線６５の断線や配線とのショートなどの欠陥検査を行うことができる。
【０１２９】
（カソード線の欠陥検査）
図１６は、有機ＥＬ表示装置におけるカソード線の欠陥検査についての説明図である。図１６に示すように、カソード線６６の終端に欠陥検査システム１０を接続し、信号線６４、書込み走査線６５および電源線６７の電位を低レベルとする。そして、カソード線６６に高レベルの信号を検査用信号として与えることで、カソード線６６の断線や配線とのショートなどの欠陥検査を行うことができる。
【０１３０】
本応用例では、画素６０の構成例として単純な形式のものを示したが、画素６０内に補正回路を導入するなど、様々な方式のものが提案されている。そして、画素６０内に例えば補正回路などを導入することによって配線数が増える。この増えた配線についても、上記と同様にして断線や配線とのショートなどの欠陥検査を行うことができる。
【０１３１】
いずれの場合にも、検査対象となる配線に与える検査用信号の極性に対して、他の配線に異なる極性の電位を与えるようにすれば、原則的には、どのような方式の画素の有機ＥＬ表示装置に対しても、本欠陥検査システム１０を用いて欠陥検査を行うことができる。
【０１３２】
＜４．液晶表示装置の製造方法＞
続いて、先述した実施形態に係る欠陥検査システム１０を用いた欠陥検査工程を含む液晶表示装置の製造方法について説明する。ここでは、図７に示すマトリクス型液晶表示装置において、ＴＦＴを用いて構成される画素２０が形成された基板３０をＴＦＴアレイ基板と呼び、画素２０の対向電極が形成される基板を対向基板と呼ぶこととする。
【０１３３】
（製造フロー例１）
図１７は、液晶表示装置の製造方法の製造フロー例１を示す工程図である。製造フロー例１では、ＴＦＴアレイ基板が完成した時点で、先述した実施形態に係る欠陥検査システム１０を用いた欠陥検査工程の処理を実行する。ＴＦＴアレイ基板の段階で欠陥検査を行うことができれば、配線の欠陥によって共倒れになる部材を少なくすることができる。
【０１３４】
欠陥検査工程では先ず、欠陥検査回路（図８の欠陥検査回路１０−１〜１０−ｍ、図１０の欠陥検査回路１０−１〜１０−ｎ）の自己診断を行う（工程Ｐ１１）。この自己診断において、不具合が見つかった場合、即ち欠陥検査回路自体に欠陥があり、自己診断ＮＧの場合には、信号線や走査線についての欠陥検査を行わない。このとき、自己診断ＮＧの情報を記録媒体に記録して残しておく（工程Ｐ１２）。そして、この自己診断ＮＧの情報を、後の完成品検査での簡易検査にするか詳細検査にするかの判定に使用する。
【０１３５】
自己診断において、不具合が見つからなかった場合、即ち自己診断ＯＫの場合には、信号線や走査線についての欠陥検査を実行する（工程Ｐ１３）。この欠陥検査において、欠陥検出数があらかじめ定められた基準数よりも多い場合は周知のリペア処理（もしくは、廃棄処理）を行う（工程Ｐ１４）。商品規格上、欠陥検出数が基準数よりも少なければ欠陥が許容される場合もある。すなわち、欠陥が検出されてもその欠陥検出数が基準数よりも少なければ次工程に進めることも可能である。
【０１３６】
欠陥検査工程が終了すると、対向基板とＴＦＴアレイ基板とを重ね合わせ、両基板間に液晶を注入して一体化し（工程Ｐ１５）、次いで、この一体化された基板を切断して表示パネル（液晶パネル）とする（工程Ｐ１６）。そして、欠陥検査回路の自己診断結果としてＮＧ情報の履歴がなければ、切断した表示パネルについて簡易完成品検査を行い（工程Ｐ１７）、ＮＧ情報の履歴があれば詳細完成品検査を行う（工程Ｐ１８）。
【０１３７】
（製造フロー例２）
図１８は、液晶表示装置の製造方法の製造フロー例２を示す工程図である。製造フロー例２では、表示パネルが完成した時点で、先述した実施形態に係る欠陥検査システム１０を用いた欠陥検査工程の処理を実行する。この製造フロー例２の場合は、対向基板と重ね合わせ後に欠陥検査を行うために、液晶内の異物混入による不良なども検出できる利点がある。
【０１３８】
具体的には先ず、対向基板とＴＦＴアレイ基板とを重ね合わせ、両基板間に液晶を注入して一体化し（工程Ｐ２１）、次いで、この一体化された基板を切断して表示パネル（液晶パネル）とする（工程Ｐ２２）。そして、欠陥検査工程に移行する。
【０１３９】
欠陥検査工程では先ず、欠陥検査回路の自己診断を行う（工程Ｐ２３）。この自己診断において、不具合が見つかった場合、即ち自己診断ＮＧの場合には、信号線や走査線についての欠陥検査を行わない。
【０１４０】
自己診断において、不具合が見つからなかった場合、即ち自己診断ＯＫの場合には、信号線や走査線についての欠陥検査を実行する（工程Ｐ２４）。この欠陥検査において、欠陥検出数がある場合、特に欠陥検出数があらかじめ定められた基準数よりも多い場合は周知のリペア処理（もしくは、廃棄処理）を行う（工程Ｐ２５）。
【０１４１】
欠陥検査工程が終了すると、欠陥検出数が０の場合は、表示パネルについて簡易完成品検査を行う（工程Ｐ２６）。すなわち、欠陥検出が無ければ簡易検査で済ませることができる。一方、自己診断がＮＧであった場合は、表示パネルについて詳細完成品検査を行う（工程Ｐ２７）。
【０１４２】
（製造フロー例３）
図１９は、液晶表示装置の製造方法の製造フロー例３を示す工程図である。製造フロー例３では、基板状態で欠陥検査を行い、さらに基板切断後の個々の表示パネルの状態でも欠陥検査を行う。欠陥検査を２段階で行うことで、基板状態では粗選別を行い、基板切断後には液晶内の異物混入などの詳細検査を行うことができる。
【０１４３】
具体的には、ＴＦＴアレイ基板が完成した時点で一回目の欠陥検査の処理を行う。この一回目の欠陥検査工程では先ず、欠陥検査回路の自己診断を行う（工程Ｐ３１）。この自己診断において、不具合が見つかった場合、即ち自己診断ＮＧの場合には、信号線や走査線についての欠陥検査を行わない。このとき、自己診断ＮＧの情報を記録媒体に記録して残しておく（工程Ｐ３２）。そして、この自己診断ＮＧの情報を、後の完成品検査での簡易検査にするか詳細検査にするかの判定に使用する。
【０１４４】
自己診断において、不具合が見つからなかった場合、即ち自己診断ＯＫの場合には、信号線や走査線についての欠陥検査を実行する（工程Ｐ３３）。この欠陥検査において、欠陥検出数があらかじめ定められた基準数よりも多い場合は周知のリペア処理（もしくは、廃棄処理）を行う（工程Ｐ３４）。
【０１４５】
欠陥検出がない場合、もしくは欠陥検出数が基準数よりも少ない場合、または自己診断がＮＧの場合には、対向基板とＴＦＴアレイ基板とを重ね合わせ、両基板間に液晶を注入して一体化し（工程Ｐ３５）、次いで、この一体化された基板を切断して表示パネル（液晶パネル）とし（工程Ｐ３６）、二回目の欠陥検査に移行する。
【０１４６】
二回目の欠陥検査工程では先ず、欠陥検査回路の自己診断を行う（工程Ｐ３７）。この自己診断において、不具合が見つかった場合、即ち自己診断ＮＧの場合には、信号線や走査線についての欠陥検査を行わない。
【０１４７】
自己診断において、不具合が見つからなかった場合、即ち自己診断ＯＫの場合には、信号線や走査線についての欠陥検査を実行する（工程Ｐ３８）。この欠陥検査において、欠陥検出数がある場合は周知のリペア処理（もしくは、廃棄処理）を行う（工程Ｐ３９）。
【０１４８】
二回目の欠陥検査工程が終了すると、欠陥検出数が０の場合は、表示パネルについて簡易完成品検査を行う（工程Ｐ４０）。すなわち、欠陥検出が無ければ簡易検査で済ませることができる。一方、一回目の欠陥検査工程でＮＧ情報の履歴があった場合、または二回目の欠陥検査工程で自己診断がＮＧであった場合は、表示パネルについて詳細完成品検査を行う（工程Ｐ４１）。
【０１４９】
ところで、液晶表示装置の方式には、ＩＰＳ方式、ＦＳＳ方式に代表される横電界方式と、ＶＡ方式、ＴＮ方式、ＥＣＢ方式に代表される縦電界方式がある。そして、横電界方式では、ＴＦＴ基板（ＴＦＴアレイ基板）側に、ＶＣＯＭ電位を画素に与えるＶＣＯＭ電極が存在する。
【０１５０】
具体的には、図２０に示すように、ＩＰＳ方式（Ａ）では、ＴＦＴ基板６１上に画素電極６２とＶＣＯＭ電極６３が形成される。このＩＰＳ方式（Ａ）の場合は、画素電極６２とＶＣＯＭ電極６３の間でのショート等の画素欠陥が発生する場合がある。
【０１５１】
ＦＳＳ方式（Ｂ）では、ＴＦＴ基板６１上にＶＣＯＭ電極６３が形成され、当該ＶＣＯＭ電極６３の上に絶縁膜６４を介して画素電極６２が形成される。このＦＳＳ方式（Ｂ）場合には、絶縁膜６４を介しての画素電極６２とＶＣＯＭ電極６３の間でのショート等の画素欠陥が発生する場合がある。
【０１５２】
一方、縦電界方式では、図２１に示すように、ＴＦＴ基板６１側に画素電極６２が形成され、対向基板６５側にＶＣＯＭ電極（対向電極）６３が形成され、両基板６１，６５間に液晶が封入される。この縦電界方式の場合には、画素電極６２とＶＣＯＭ電極６３の間でのショート等の画素欠陥が発生する場合がある。
【０１５３】
上述したように、横電界方式の場合、ＶＣＯＭ電極６３もＴＦＴ基板６１上に形成される。したがって、横電界方式の液晶表示装置に対しては、基板状態で欠陥検査を行うことが可能な製造フロー例１または製造フロー例３の製造方法が適している。一方、縦電界方式の液晶表示装置に対しては、表示パネルの状態での欠陥検査となる製造フロー例２の製造方法が適している。
【符号の説明】
【０１５４】
１０，１０Ａ，１０Ａ´，１０Ｂ，１０Ｂ´…欠陥検査システム、１１…第１スイッチ部、１２…第２スイッチ部、１３…第３スイッチ部、１４，４５…容量素子、１５…２値化部、１５Ａ…バッファ、１５Ｂ…比較回路、２０…画素、２１…画素トランジスタ、２２…液晶容量、２３…保持容量、３１（３１−１〜３１−ｍ）…信号線、３２（３２−１〜３２−ｎ）…走査線、３３…画素アレイ部、４３…第４スイッチ部、４４…第５スイッチ部
【図１】
2010256387.tif 000003
【図２】
2010256387.tif 000004
【図３】
2010256387.tif 000005
【図４】
2010256387.tif 000006
【図５】
2010256387.tif 000007
【図６】
2010256387.tif 000008
【図７】
2010256387.tif 000009
【図８】
2010256387.tif 000010
【図９】
2010256387.tif 000011
【図１０】
2010256387.tif 000012
【図１１】
2010256387.tif 000013
【図１２】
2010256387.tif 000014
【図１３】
2010256387.tif 000015
【図１４】
2010256387.tif 000016
【図１５】
2010256387.tif 000017
【図１６】
2010256387.tif 000018
【図１７】
2010256387.tif 000019
【図１８】
2010256387.tif 000020
【図１９】
2010256387.tif 000021
【図２０】
2010256387.tif 000022
【図２１】
2010256387.tif 000023