(57)【要約】【課題】半田バンプが採用された半導体装置において、隣接する半田バンプ同士の接触の抑制が図られた半導体装置および半導体装置の製造方法を提供する。【解決手段】半導体装置は、第１主表面を有する半導体チップ１２０と、第１主表面に形成された複数の電極１２３と、電極１２３ごとに複数形成されたランド部１２７と、半導体チップ１２０の第１主表面と対向する第２主表面を有するパッケージ基板１６０と、第２主表面に形成された複数の電極１６２と、電極１６２に形成されたランド部１７０と、ランド部１２７およびランド部１７０とを接続する半田バンプ１２５とを備える。【選択図】図２
2010118522.tif 000002
【特許請求の範囲】
【請求項１】
第１主表面を有する第１部材と、
前記第１主表面に形成された複数の第１電極と、
前記第１電極ごとに複数形成された第１接続部と、
前記第１部材の前記第１主表面と対向する第２主表面を有する第２部材と、
前記第２主表面に形成された複数の第２電極と、
前記第２電極に形成された第２接続部と、
前記第１接続部および前記第２接続部とを接続する半田バンプと、
を備えた、半導体装置。
【請求項２】
前記第２接続部は、前記第２電極に複数形成された、請求項１に記載の半導体装置。
【請求項３】
前記第１電極は、前記複数の第１接続部が形成された第１パッド部を含み、
前記第２電極は、前記複数の第２接続部が形成され、前記第１パッド部と対向する第２パッド部を含み、
前記半田バンプは、複数の第１接続部に亘って延びると共に、複数の第２接続部に亘って延び、前記第１接続部および前記第２接続部を接続する、請求項２に記載の半導体装置。
【請求項４】
前記第１電極は、前記複数の第１接続部が形成された第１パッド部を含み、
前記第２電極は、前記複数の第２接続部が形成され、前記第１パッド部と対向する第２パッド部を含み、
前記半田バンプは、前記第１および第２パッド部間に複数形成され、各前記半田バンプは互いに対向する前記第１接続部および前記第２接続部を接続すると共に、前記半田バンプ同士は互いに間隔を隔てて形成された、請求項２に記載の半導体装置。
【請求項５】
前記第１電極は、前記複数の第１接続部が形成された第１パッド部を含み、
前記第２電極は、前記複数の第２接続部が形成された第２パッド部を含み、
前記第１接続部は、前記第１パッド部の中央に位置する第１中央接続部および該第１中央接続部の周囲に設けられた複数の第１周囲接続部とを含み、
前記第２接続部は、前記第２パッド部の中央に位置する第２中央接続部と、該第２中央接続部の周囲に設けられた複数の第２周囲接続部とを含む、請求項２から請求項４のいずれかに記載の半導体装置。
【請求項６】
前記第１部材は、半導体チップとされ、前記第２部材は、ＢＧＡ(BallGridArray)基板とされた、請求項１から請求項５のいずれかに記載の半導体装置。
【請求項７】
前記第２部材は、前記第２主表面と反対側に位置する第３主表面と、前記第３主表面に形成された第３電極と、前記第３電極ごとに複数形成された第３接続部とを含み、
前記第２部材の前記第３主表面と対向する第４主表面を有する第３部材をさらに備え、
前記第３部材は、前記第４主表面に形成された第４電極と、前記第４電極ごとに形成された複数の第４接続部とを含み、
前記第３接続部と前記第４接続部とを接続する半田バンプをさらに備える、請求項１から請求項６のいずれかに記載の半導体装置。
【請求項８】
第１基板の第１主表面に第１電極を形成する工程と、
前記第１電極に複数の第１接続部を形成する工程と、
各前記第１接続部上に半田を形成する工程と、
第２基板の第２主表面上に第２電極を形成する工程と、
前記第２電極に複数の第２接続部を形成する工程と、
前記複数の第１接続部および前記複数の第２接続部が互いに対向するように前記第１および前記第２基板を配置する工程と、
前記第１および前記第２基板を対向配置させた状態で、前記第１接続部に形成された前記半田を溶融させて、前記第１接続部および前記第２接続部を前記半田で互いに接続させる工程と、
を備えた、半導体装置の製造方法。
【請求項９】
前記第１電極は、配線および前記配線に接続されたパッド部を含み、
前記第１接続部を形成する工程は、前記第１パッド部上に位置する部分に複数の穴部が形成された絶縁膜を、前記第１電極が形成された前記第１主表面上に形成する工程と、前記絶縁膜上に金属膜を形成する工程と、前記金属膜にパターニングを施して、アンダ金属膜を形成する工程とを含む、請求項８に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体チップを基板などに搭載する方法には、金線などのワイヤボンディングによらず、半導体チップの電極パッドにバンプを形成して、このバンプを基板のランド等に直接的に結合するフリップチップによる結合方法がある。
【０００３】
たとえば、半導体チップの主表面に形成された複数の電極パッドの主表面上に、バンプを形成し、このバンプを基板に形成されたランドとを直接結合する。
【０００４】
バンプには、ワイヤボンディング技術を用いて金等によって形成されるスタットバンプや、電極パッドの主表面に予めバリアメタルを形成し、このバリアメタルに半田を用いて形成される半田バンプ等がある。
【０００５】
そして、スタッドバンプとしては、たとえば、特開２００７−２０８２１０号公報に記載された半導体装置などが挙げられる。この半導体装置においては、複数の電極パッドが配置された半導体チップと、電極パッドの位置に対応した複数の電極端子を有する基板とを備えている。そして、少なくとも一つの電極パッド上にバンプが互いに接触するように複数個形成され、バンプと電極端子とが電気的に接続された状態で、半導体チップと基板とが、接着剤により固着されている。なお、バンプはＡｕ、Ａｌ、Ｃｕ、及びこれらの合金によって構成されている。
【０００６】
さらに、特開２００７−４３０６５号公報に記載された半導体装置は、主面を有する半導体基板と、半導体基板の主面に形成された複数の外部接続端子パッドと、この外部接続端子パッド上に形成された複数の凸状外部接続端子とを備えている。
【０００７】
そして、凸状外部接続端子を複数形成することで、半導体素子の凸状外部接続端子と支持基板上の導電層との間に介在される接続部材との接触面積が増加させて、昇温・降温の際に生じるストレスを広い範囲に分散されている。
【０００８】
特開２００５−１９８９５号公報に記載されたフリップチップ実装構造においては、基板側のボンディングパッドの上にバンプが形成されるとともに、半導体チップ側のボンディングパッドを覆うパッシベーション膜が二箇所開口してその各開口部にそれぞれバンプが形成されている。そして、半導体チップ側のバンプの間の隙間に基板側のバンプが入り込んで接合している。
【０００９】
特開２００４−３４９４５３号公報に記載された半導体装置は、パッドを表面に有するＩＣチップと、このＩＣチップのパッド上に設けられたＡｕバンプとを備えている。そして、Ａｕバンプの平面視長手方向の中央部分の厚さは当該Ａｕバンプの平面視長手方向の両端部分のそれぞれの厚さと同じであり、かつ、当該中央部分の幅は該両端部分のそれぞれの幅よりも小さくなるように形成されている。
【００１０】
特開２００４−２８１９３１号公報に記載された半導体装置は、複数の表面電極が形成された半導体チップと、半導体チップの表面電極に接続される突起電極であり、立法形状の金バンプと、金バンプと接続する金層を表面に備えた配線が形成されたチップ支持基板とを備えている。そして、上記半導体チップに設けられた金バンプとこれに対応する配線とを位置合わせし、加圧しながら超音波を印加して、金バンプと配線の金層とによる金−金接合で半導体チップをチップ支持基板にフリップチップ接続している。
【００１１】
特開２００４−１２８１６１号公報に記載された電子部品は、基板上に形成されたパッド電極部上に形成された柱状構造の固相拡散接合用バンプを備えたフリップチップ接続方式の電子部品である。そして、この電子部品のバンプは主体層を備え、また、高さ方向の少なくとも一部に接合不良等を低減するための空隙部を備える。
【００１２】
特開２００４−８７５７５号公報に記載された電子装置は、突起電極を電極パッドと接続する基部とその基部の上段に形成された接続部とを有する。そして、接続部の上端面は平坦であり、かつ少なくとも接続部が複数個に分割されている。
【００１３】
特開２００１−３３２５８２号公報に記載された半導体装置の製造方法においては、ベアチップ表面のＡｌパッド部上にＮｉメッキバンプが形成され、回路基板表面の配線電極上にＡｇ系やＡｇＰａ系の導電接着剤が印刷されている。そして、ベアチップがフェースダウンで回路基板上に載置され、ベアチップのＮｉメッキバンプの先端部が回路基板表面の配線電極上の硬化された導電接着剤上面に挿入されている。これにより、ベアチップ表面のＡｌパッド部と回路基板表面の配線電極とがＮｉメッキバンプおよび導電接着剤を介して電気的に接続されている。
【００１４】
特開２００１−１５５５６号公報に記載された半導体装置は、柱状電極を有し、この柱状電極の中央部には、全長に亘って横方向に貫通する溝が形成されている。そして、この溝内に絶縁性接着剤（または異方性導電接着剤）が進入することにより、柱状電極と接続端子との接合強度の強化が図られている。
【００１５】
特開平１０−２３３４０１号公報に記載された半導体装置は、素子が形成された半導体基板チップ表面の電極パッド上に接続用バンプが形成されており、少なくとも一部の電極パッドは、電極パッド１個あたり複数個のバンプを備えている。
【００１６】
特開平１０−２０９２１０号公報に記載された半導体装置は、半導体基板と、この半導体基板上に並設された複数の電極パッドと、電極パッド上の各々に形成され、２分割されたバンプ電極とを備えている、そして、バンプ電極は、電極パッドの配設方向に対して直交する方向に一列に配置されている。
【００１７】
さらに、ハンダバンプが採用された半導体装置としては、たとえば、特開２００５−１４２４９７号公報に記載された半導体装置などが挙げられる。
【００１８】
この特開２００５−１４２４９７号公報に記載された半導体装置においては、一つの接続用パッドに対する接続用バンプを複数のハンダバンプで構成する。
【特許文献１】特開２００７−２０８２１０号公報
【特許文献２】特開２００７−０４３０６５号公報
【特許文献３】特開２００５−０１９８９５号公報
【特許文献４】特開２００４−３４９４５３号公報
【特許文献５】特開２００４−２８１９３１号公報
【特許文献６】特開２００４−１２８１６１号公報
【特許文献７】特開２００４−０８７５７５号公報
【特許文献８】特開２００１−３３２５８２号公報
【特許文献９】特開２００１−０１５５５６号公報
【特許文献１０】特開平１０−２３３４０１号公報
【特許文献１１】特開平１０−２０９２１０号公報
【特許文献１２】特開２００５−１４２４９７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
一般に、半導体装置の製造過程において、基板に反りなどが生じる場合があり位置によってはチップと基板との距離が狭くなることがある。このような状態で、スタッドバンプと相手側のランドとを接続すると、スタッドバンプと相手側のランドとの間に大きな応力が生じ、スタッドバンプ型の半導体装置においては不具合が生じ易くなっている。
【００２０】
その一方で、半田バンプが採用された半導体装置においては、近年、電極間の狭ピッチ化により、半田ボール間ピッチが縮小されている。このため、半田をリフロして、チップと基板とを接続する際に、隣り合う半田ボール同士が接触し、短絡するおそれがあった。
【００２１】
特開２００５−１４２４９７号公報に記載された電子部品においては、１つの接続用パッドに２つのハンダバンプを形成している。そして、ハンダバンプによって接続される相手側のハンダペースト印刷も、上記接続用パッドと同様にハンダバンプの設置面積よりも遥かに広くなるように形成されている。
【００２２】
このように広い接続用パッドに小さなハンダバンプを形成すると、ハンダバンプをリフロする際に、半田が広い接続用パッドおよびハンダペースト印刷に広がりきらず、ハンダバンプとランドとの接触面積を確保することが困難なものとなっている。
【００２３】
本発明は、上記のような課題に鑑みてなされたものであって、その目的は、半田バンプが採用された半導体装置において、隣接する半田バンプ同士の接触の抑制が図られた半導体装置および半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【００２４】
本発明に係る半導体装置は、第１主表面を有する第１部材と、第１主表面に形成された複数の第１電極と、第１電極ごとに複数形成された第１接続部と、第１部材の第１主表面と対向する第２主表面を有する第２部材と、第２主表面に形成された複数の第２電極と、第２電極に形成された第２接続部と、第１接続部および第２接続部とを接続する半田バンプとを備える。
【００２５】
本発明に係る半導体装置の製造方法は、第１基板の第１主表面に第１電極を形成する工程と、第１電極に複数の第１接続部を形成する工程と、各第１接続部上に半田を形成する工程と、第２基板の第２主表面上に第２電極を形成する工程と、第２電極に複数の第２接続部を形成する工程と、複数の第１接続部および複数の第２接続部が互いに対向するように第１および第２基板を配置する工程と、第１および第２基板を対向配置させた状態で、第１接続部に形成された半田を溶融させて、第１接続部および第２接続部を半田で互いに接続させる工程とを備える。
【発明の効果】
【００２６】
本発明に係る半導体装置および半導体装置の製造方法によれば、半田バンプ同士が接触することを抑制することができる。
【発明を実施するための最良の形態】
【００２７】
本発明の実施の形態に係る半導体装置１００および半導体装置１００の製造方法について、図１から図２０を用いて説明する。
【００２８】
なお、以下に説明する実施の形態において、個数、量などに言及する場合、特に記載がある場合を除き、本発明の範囲は必ずしもその個数、量などに限定されない。また、以下の実施の形態において、各々の構成要素は、特に記載がある場合を除き、本発明にとって必ずしも必須のものではない。また、以下に複数の実施の形態が存在する場合、特に記載がある場合を除き、各々の実施の形態の特徴部分を適宜組合わせることは、当初から予定されている。
【００２９】
（実施の形態１）
図１は、本発明の実施の形態１に係る半導体装置１００の断面図である。この図１に示すように、半導体装置１００は、半導体チップ（第１部材）１２０と、上面（第２主表面）が半導体チップ１２０の下面（第１主表面）と対向するように配置されたパッケージ基板（第２部材）１６０と、上面（第４主表面）がパッケージ基板１６０の下面（第３主表面）と対向するように配置されたプリント配線基板１８０とを備えている。
【００３０】
そして、半導体チップ１２０とパッケージ基板１６０とは半田バンプを介して、互いに電気的に接続され、パッケージ基板１６０とプリント配線基板１８０とは互いに半田バンプを介して電気的に接続されている。
【００３１】
なお、パッケージ基板１６０の上面上には、半導体チップ１２０の周囲を取り囲むように環状に形成されたスティフナ１４０が設けられており、スティフナ１４０の上面には、金属製のヒートスプレッダ１１０が設けられている。スティフナ１４０は、中央にＩＣチップを搭載するためのスペースをあけて環状方形状に形成されている。
【００３２】
図２は、半導体チップ１２０とパッケージ基板１６０との間に設けられた半田バンプ１２５およびその周囲の構成を示す断面図である。この図２に示すように、半導体チップ１２０は、基板１２１と、基板１２１の下面に形成された電極（第１電極）１２３と、この電極１２３に設けられた複数のランド部（第１接続部）１２７とを備えている。
【００３３】
基板１２１の下面には、電極１２３の一部を覆う表面保護膜（絶縁膜）１２２が形成されており、この表面保護膜１２２には複数の穴部が形成され、電極１２３の一部が露出している。そして、各穴部ごとに、穴部の内表面に沿ってバリアメタル１２４が形成されている。各穴部に形成されたバリアメタル１２４は、各々電極１２３に接続されている一方で、各バリアメタル１２４は互いに離れており、複数のランド部１２７が電極１２３に形成されている。
【００３４】
なお、図１に示すように、電極１２３は、基板１２１の下面に複数形成されており、各電極１２３ごとに複数のランド部１２７が形成されている。
【００３５】
パッケージ基板（ＢＧＡ(BallGridArray)基板）１６０は、基板１６１と、この基板１６１の上面に形成された複数の電極１６２と、電極１６２の上面に形成された複数のランド部１７０とを備えている。そして、基板１６１の上面には、電極１６２の一部を覆うように形成された表面保護膜１６３が形成されており、表面保護膜１６３には複数の穴部が形成され、電極１６２の一部が表面保護膜１６３から露出している。
【００３６】
そして、各穴部ごと、穴部の内表面に沿ってバリアメタル１６４が形成されている。各穴部に形成されたバリアメタル１６４は、各々電極１６２に接続されている一方で、各バリアメタル１６４は互いに離れるように形成されている。これにより、電極１６２には、複数のランド部１７０が形成されている。なお、電極１６２は基板１６１上に複数形成されており、各電極１６２ごとに複数のランド部１７０が形成されている。
【００３７】
そして、半田バンプ１２５は、ランド部１７０およびランド部１２７を接続するように形成されており、半導体チップ１２０およびパッケージ基板１６０間には、アンダーフィル樹脂１２６が充填されている。なお、半田バンプ１２５はアンダーフィル樹脂１２６内に埋設されている。
【００３８】
図３は、図２のＩＩＩ−ＩＩＩ線における断面図である。この図３に示すように、電極１２３は、配線１３０と、この配線１３０に接続され、配線１３０よりも幅広に形成されたパッド部１２９とを備えている。そして、このパッド部１２９上に複数のランド部１２７が間隔を隔てて形成されており、半田バンプ１２５は、上記複数のランド部１２７に亘って延びている。
【００３９】
半田バンプ１２５は、各バリアメタル１２４（ランド部１２７）上に、各々半田ボールを形成し、この半田ボールを後述するフリップチップ接続工程（チップ・オン・チップ工程）においてランド部１７０に溶着させることで形成される。
【００４０】
ここで、本実施の形態に係る半導体装置１００においては、パッド部１２９上に複数のランド部１２７を間隔を隔てて複数形成することで、ランド部１２７は小さくなっている。そこで、たとえば、ランド部として、パッド部１２９に複数形成できない程度の大きさを有するランド部と、本実施の形態に係る半導体装置１００のパッド部１２９とを比較すると、本実施の形態に係る半導体装置１００のパッド部１２９の方が小さくなっている。
【００４１】
このため、ランド部１２７上に形成される半田ボールを小さく抑えることができ、フリップチップ接続工程時に、半田がパッド部１２９から食み出すことを抑制することができる。これにより、隣り合う半田バンプ１２５同士が接触することを抑制することができる。
【００４２】
そして、上記のようにして成形された半田バンプ１２５は、互いに間隔を隔てて形成された複数のランド部１２７を接続するように延びており、表面に複数の凹凸部が形成されている。このため、半田バンプ１２５の周囲にアンダーフィル樹脂１２６が充填されることで、半田バンプ１２５の凹凸部内にアンダーフィル樹脂１２６が入り込み、半導体チップ１２０およびパッケージ基板１６０間の接続強度を向上させることができる。
【００４３】
ここで、上記図２において、電極１６２は、配線部と、当該配線部によりも幅広に形成され、パッド部１２９と対向するパッド部１２８とを含み、当該パッド部１２８にランド部１７０が間隔を隔てて複数形成されている。
【００４４】
そして、パッケージ基板１６０に形成されたランド部１７０と、半導体チップ１２０に形成されたランド部１２７とが互いに半導体チップ１２０およびパッケージ基板１６０の積層方向に対向するように形成されている。そして、図３に示すように、半田バンプ１２５は、複数のランド部１７０に亘って延びると共に、複数のランド部１７０と複数のランド部１２７とを互いに電気的に接続している。
【００４５】
ここで、ランド部１２７は、パッド部１２９の中央部に位置するランド部（中央ランド部）１２７と、このランド部１２７の周囲に間隔を隔てて設けられたランド部（周囲ランド部）１２７とを備えている。
【００４６】
そして、上記のように複数のランド部１２７を配置することで、フリップチップ接続工程において、半田ボールを溶かして半田バンプ１２５を形成する際に、半田バンプ１２５内に空隙部が形成されることが抑制されている。
【００４７】
図４は、パッケージ基板１６０とプリント配線基板１８０とを電気的に接続する半田バンプ１６８およびその周囲の構成を示す断面図である。
【００４８】
この図４に示すように、パッケージ基板１６０は、基板１６１の下面に形成された複数の電極１６６を備えており、この電極１６６は配線部と、この配線部よりも幅広に形成されたパッド部１６９とを備えている。このパッド部１６９には、複数のランド部１７１が互いに間隔をあけて形成されている。
【００４９】
基板１６１の下面には、電極１６６を覆うと共に、パッド部１６９の一部を露出させるように複数の穴部が形成された表面保護膜１２２が設けられており、当該穴部から露出するパッド部１６９には、バリアメタル１６７が形成されている。なお、各穴部に形成されたバリアメタル１６７は、互いに離れて位置しており、このバリアメタル１６７によってランド部１７１が形成されている。
【００５０】
プリント配線基板１８０は、基板１８１の上面上に形成された複数の電極１８２を備えており、この電極１８２は配線部と、この配線部より幅広に形成されたパッド部１８５とを備えている。
【００５１】
基板１８１の上面には、パッド部１８５を覆うと共に、パッド部１８５の一部を露出させるように複数穴部が形成された表面保護膜１８３が設けられており、当該穴部から露出するパッド部１８５には、バリアメタル１８４が形成されている。各穴部に形成されたバリアメタル１８４は、互いに離間するように形成されており、このバリアメタル１８４によってランド部１７２が形成されている。なお、ランド部１７１およびランド部１７２は、互いにパッケージ基板１６０およびプリント配線基板１８０の積層方向に対向するように位置している。図５は、上記図４におけるＶ−Ｖ線における断面図であり、この図５に示すように、ランド部１７１も、上記ランド部１２７と同様に配置されている。
【００５２】
具体的には、ランド部１７１は、互いに間隔を隔てて複数形成されており、パッド部１６９の中央部に位置するランド部と、この中央に配置されたランド部の周囲を取り囲むように配置されたランド部とを含む。なお、プリント配線基板１８０に形成されたランド部１７２は、パッケージ基板１６０に形成されたランド部１７１と対向するように複数形成されている。
【００５３】
上記のように構成された半導体装置１００の製造方法について、図６から図１４および適宜上記図１から図５を用いて、説明する。図６は、本発明の実施の形態１に係る半導体装置１００の製造工程の第１工程を示す断面図である。この図６において、まず、基板１２１を準備する。この際、図２における基板１２１の下面が上面となるように配置する。そして、図６に示す基板１２１の上面とされた主表面（回路面）にＡｌ等から形成され、配線部とパッド部１２９とを有する電極１２３を、たとえば、ハンダペースト印刷等により形成する。
【００５４】
電極１２３を形成した後、たとえば、ポリイミド(polyimide)等の表面保護膜を形成し、この形成された表面保護膜にパターニングを施して、電極１２３のパッド部上に複数の穴部が形成された表面保護膜１２２を形成する。
【００５５】
図７は、半導体装置１００の製造工程の第２工程を示す断面図であり、この図７において、表面保護膜１２２および表面保護膜１２２から露出する電極１２３上に全面にＮｉ，Ｔｉ，Ａｕ等のバリアメタル（金属膜）ををスパッタ技術等によって形成する。
【００５６】
その後、形成されたバリアメタル上にレジストを形成し、上記バリアメタルにパターニングを施す。これにより、図７に示すように、表面保護膜１２２に形成された穴部から露出する電極１２３の表面および上記穴部の周囲に位置する表面保護膜１２２上にバリアメタル（アンダ金属膜）１２４が形成される。この際、各穴部から露出する電極１２３上に形成されたバリアメタル１２４は、互いに間隔を隔てて形成されており、このバリアメタル１２４によって互いに間隔を隔てて設けられた複数のランド部１２７が形成される。
【００５７】
図８は、半導体装置１００の製造工程の第３工程を示す断面図であり、図９は、半導体装置１００の製造工程の第４工程を示す断面図である。さらに、図１０は、半導体装置１００の製造工程の第５工程を示し、図１１は、半導体装置１００の製造工程の第６工程を示す。図８に示されるように、バリアメタル１２４が位置する部分に開口部が形成された半田印刷マスク１９０を、基板１２１上に位置合わせして重ねる。そして、図９に示すように、スキージによって半田ペースト１９１を印刷する。これにより、バリアメタル１２４の上面上に半田ペースト１９１が充填される。
【００５８】
その後、図１０に示すように、半田印刷マスク１９０を基板１２１上から取り除き、図１１に示すように、基板１２１をリフロ加熱して、半田ペースト１９１を溶融させて、半田ボール１９２を形成する。なお、半田ペースト１９１を溶解させると、半田が球状に凝縮し、半田ボール１９２は球状となる。
【００５９】
図１２は、図１１における基板１２１の平面図である。この図１２に示されるように、複数の半田ボール１９２が電極１２３上に互いに間隔をあけて形成されている。具体的には、半田ボール１９２およびランド部１２７は配線１３０の延在方向に間隔を隔てて位置し、配線１３０と直交する方向に延びる仮想ラインＬ１〜Ｌ３上に形成されている。
【００６０】
そして、仮想ライン（第１仮想ライン）Ｌ１，Ｌ３と隣り合う仮想ライン（第２仮想ライン）Ｌ２上に形成された半田ボール１９２（ランド部１２７）は、配線１３０の延在方向から正面視した際に、仮想ラインＬ１，Ｌ３上に設けられた半田ボール１９２（ランド部１２７）の間に位置するように設けられている。
【００６１】
なお、半田ボール１９２の配列状態としては、上記のような配置状態に限られない。図１３は、半田ボール１９２の配置状態の変形例を示す平面図であり、この図１３に示すように、仮想ラインＬ４上に配置された半田ボール１９２と、仮想ラインＬ４と隣り合う他の仮想ラインＬ５上に配置された半田ボール１９２とが、互い、配線１３０の延在方向に配列するように形成してもよい。
【００６２】
図１４は、半導体装置１００の製造工程の第７工程（フリップチップ接続工程）を示す断面図である。この図１４に示すように、半田ボール１９２が形成された半導体チップ１２０をパッケージ基板１６０の上面上に配置し、パッケージ基板１６０のランド部１７０の上方に、半導体チップ１２０のランド部１２７を位置させる。その後、たとえば、１５０〜２００℃の熱雰囲気中において、半田ボール１９２を加熱溶融させ、半導体チップ１２０に荷重を加える。これにより、融解した半田ボール１９２がバリアメタル１６４上を濡れ広がり、半導体チップ１２０のパッド部１２９およびパッケージ基板１６０のランド部１７０を接続する半田バンプ１２５が形成される。このようにして、半導体チップ１２０とパッケージ基板１６０とがフリップチップ接続させられる。
【００６３】
ここで、上述のように、ランド部１２７および半田ボール１９２の大きさは小さく抑えられているため、フリップチップ接続工程時に、半導体チップ１２０がパッケージ基板１６０に押さえつけられたとしても、パッド部１２９，１２８から食み出すことが抑制されており、隣り合う半田バンプ１２５同士が接触することを抑制することができる。
【００６４】
ランド部１７０も、ランド部１２７と同様に複数形成され、各ランド部１７０の大きさは小さく抑えられている。そして、フリップチップ接続時には、ランド部１２７は、ランド部１２７および半田ボール１９２と対向するように位置決めされているため、小さな半田ボール１９２であったとしても、溶融した半田は、ランド部１７０のバリアメタル１６４の表面の全面に亘ってぬれ広がり易くなっている。
【００６５】
そして、半導体チップ１２０とパッケージ基板１６０との間の距離が予め設定された所定距離とされることで、溶解した半田同士が接続して、図３に示すような一体の半田バンプ１２５が形成される。
【００６６】
ここで、図１２に示すように、仮想ライン上に形成された半田ボール１９２が互い違いとなるように配置されているので、溶融した半田ボール１９２同士が接合する際に、半田ボール１９２間に位置する他の半田ボール１９２が広がり、内部に空隙部が形成されることを抑制することができる。これに伴い、半田バンプ１２５内に溜まった空気が膨張し、半田バンプ１２５にクラックや割れなが生じることを抑制することができる。
【００６７】
さらに、上記のように各半田ボール１９２が互い違いとなるように配置されているので、溶融した半田同士が接合することで形成される半田バンプ１２５の表面に凹凸が形成され易くなっている。そして、このフリップチップ接続工程後に、アンダーフィル樹脂１２６を半導体チップ１２０およびパッケージ基板１６０間に充填することで、アンダーフィル樹脂１２６が半田バンプ１２５の凹凸内に入り込み、半導体チップ１２０およびパッケージ基板１６０を強固に接合することができる。
【００６８】
ここで、半導体チップ１２０とパッケージ基板１６０とが互いに平行となっていない状態で上記フリップチップ接続工程が行われる場合や、フリップチップ接続工程中に熱によって基板に反りが生じる場合がある。このような場合には、位置によって半導体チップ１２０とパッケージ基板１６０との間の距離が異なり、互いの間隔が広い領域と狭い領域とが生じる。
【００６９】
そして、たとえば、間隔が所定の間隔よりも広い領域が生じたとしても、上述のようにバリアメタル１６４の面積は小さいため、溶融した半田ボール１９２がバリアメタル１６４に接触しさえすれば、溶融した半田はバリアメタル１６４の全面に濡れ広がり易くなっている。特に、バリアメタル１６４は、球体状の半田ボール１９２を受け入れるように、半導体チップ１２０に向かうにしたがって開口面積が大きくなるように形成されており、半田ボール１９２がバリアメタル１６４に接触することで、溶融した半田がバリアメタル１６４の表面を流れ易くなっている。
【００７０】
このため、半導体チップ１２０とパッケージ基板１６０との間の隙間が広い領域においても、半導体チップ１２０のランド部１２７とパッケージ基板１６０のランド部１７０との接続を確保し易くなっている。
【００７１】
さらに、各パッド部１２９，１２８には、互いに対応する複数のランド部１２７，１７０が形成されているため、半導体チップ１２０およびパッケージ基板１６０の傾斜の具合によっては、少なくとも一組ランド部１２７，１７０同士の接続を確保し易くなっている。
【００７２】
その一方で、半導体チップ１２０とパッケージ基板１６０との間の距離が狭い領域においては、各半田ボール１９２は小さいため、パッケージ基板１６０および半導体チップ１２０が互いに近接することで、各半田ボール１９２が押し潰されたとしても、半田がパッド部１２９およびパッド部１２８間に位置する領域から食み出すことが抑制されている。
【００７３】
特に、半田ボール１９２同士は、互いに間隔を隔てて配置され、半田ボール１９２間には、半田がぬれ広がるための領域が確保されており、パッド部１２９およびパッド部１２８間の領域から半田が食み出すことが抑制されている。
【００７４】
そして、上記のように、半導体チップ１２０およびパッケージ基板１６０をフリップチップ接続した後には、図２に示すように、半導体チップ１２０およびパッケージ基板１６０の間に、アンダーフィル樹脂１２６を充填する。
【００７５】
このようにして、互いにフリップチップ接続された半導体チップ１２０およびパッケージ基板１６０を成形することができる。
【００７６】
このように、半導体チップ１２０およびパッケージ基板１６０をフリップチップ接合した後に、パッケージ基板１６０とプリント配線基板１８０とを接合する。
【００７７】
ここで、半導体チップ１２０が設置されるパッケージ基板１６０の主表面とは反対側に位置するパッケージ基板１６０の主表面には、複数の半田ボールが形成されている。具体的には、図４に示す各ランド部１７１に半田ボールが形成されている。その一方で、プリント配線基板１８０の上面には、各パッド部１８５ごとに複数のランド部１７２が形成されている。
【００７８】
そして、パッケージ基板１６０をプリント配線基板１８０の上方に配置して、パッケージ基板１６０のランド部１７１と、プリント配線基板１８０のランド部１７２とを互いに対向させる。その後、パッケージ基板１６０をプリント配線基板１８０に押圧すると共に、パッケージ基板１６０の下面に形成された半田ボールを加熱溶融させる。これにより、ランド部１７１およびランド部１７２を互いにフリップチップ接続させることができる。
【００７９】
なお、ランド部１７１，１７２は、上記ランド部１７０，１２７と同様に形成されているため、パッケージ基板１６０とプリント配線基板１８０とを接続する際においても、半導体チップ１２０とパッケージ基板１６０とを接続させるときと同様の作用・効果を得ることができる。
【００８０】
（実施の形態２）
図１５から図２０および適宜上記図１等を用いて、本発明の実施の形態２に係る半導体装置１００の製造方法について説明する。なお、図１５から図２０に示された構成のうち、同一または相当する構成については、同一の符号を付してその説明を省略する場合がある。
【００８１】
図１５は、上記図６に示された半導体装置１００の製造工程後の工程を示す断面図である。この図１５に示すように、表面保護膜１２２および電極１２３を覆うようにバリアメタル２１０をスパッタ技術やメッキ技術等により形成する。
【００８２】
そして、図１６に示すように、ランド部１２７となる領域を開放する溝部が形成されたレジスト２１１を形成する。その後、図１７において、バリアメタル２１０を給電膜として、電解メッキ技術により、半田膜２１２をレジスト２１１に形成された溝部内に充填する。
【００８３】
その後、図１８に示すように、レジスト２２１を除去する。その後に、図１９に示すように、半田膜２１２をマスクとして、バリアメタル２１０にパターニングを施す。これにより、半田膜２１２下にバリアメタル１２４が形成される。
【００８４】
その後、図２０に示すように、半田膜２１２に加熱しリフロ（融解）させる。これにより、球状の半田ボール１９２が形成される。
【００８５】
このように、半田ボール１９２を形成した後においては、上記実施の形態１に係る半導体装置１００の製造方法と同様に、上記図１４に示すように、半導体チップ１２０をパッケージ基板１６０の上方に配置して、半導体チップ１２０およびパッケージ基板１６０をフリップチップ接続させる。これにより、バリアメタル２１０を電解メッキ技術等を用いて半導体装置１００を製造する場合においても、上記実施の形態１に係る半導体装置１００の製造方法と同様の作用・効果を得ることができる。
【００８６】
以上のように本発明の実施の形態について説明を行なったが、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。さらに、上記数値などは、例示であり、上記数値および範囲にかぎられない。
【産業上の利用可能性】
【００８７】
本発明は、半導体装置および半導体装置の製造方法に適用することができ、特に、半田バンプが採用された半導体装置および半導体装置の製造方法に好適である。
【図面の簡単な説明】
【００８８】
【図１】本発明の実施の形態に係る半導体装置の断面図である。
【図２】半導体チップとパッケージ基板との間に設けられた半田バンプおよびその周囲の構成を示す断面図である。
【図３】図２のＩＩＩ−ＩＩＩ線における断面図である。
【図４】パッケージ基板とプリント配線基板とを電気的に接続する半田バンプおよびその周囲の構成を示す断面図である。
【図５】図４におけるＶ−Ｖ線における断面図である。
【図６】本発明の実施の形態１に係る半導体装置の製造工程の第１工程を示す断面図である。
【図７】本発明の実施の形態１に係る半導体装置の製造工程の第２工程を示す断面図である。
【図８】本発明の実施の形態１に係る半導体装置の製造工程の第３工程を示す断面図である。
【図９】本発明の実施の形態１に係る半導体装置の製造工程の第４工程を示す断面図である。
【図１０】本発明の実施の形態１に係る半導体装置の製造工程の第５工程を示す断面図である。
【図１１】本発明の実施の形態１に係る半導体装置の製造工程の第６工程を示す断面図である。
【図１２】図１１における基板の平面図である。
【図１３】半田ボールの配置状態の変形例を示す平面図である。
【図１４】半導体装置の製造工程の第７工程（フリップチップ接続工程）を示す断面図である。
【図１５】図６に示された半導体装置の製造工程後の工程を示す断面図である。
【図１６】図１５に示された半導体装置の製造工程後の工程を示す断面図である。
【図１７】図１６に示された半導体装置の製造工程後の工程を示す断面図である。
【図１８】図１７に示された半導体装置の製造工程後の工程を示す断面図である。
【図１９】図１８に示された半導体装置の製造工程後の工程を示す断面図である。
【図２０】図１９に示された半導体装置の製造工程後の工程を示す断面図である。
【符号の説明】
【００８９】
１００  半導体装置、１１０  ヒートスプレッダ、１２０  半導体チップ、１２１  基板、１２２  表面保護膜、１２３  電極、１２４  バリアメタル、１２５  半田バンプ、１２６  アンダーフィル樹脂、１２７，１７０  ランド部、１２９，１２８  パッド部、１３０  配線、１４０  スティフナ、１６０  パッケージ基板、１６１  基板、１６２  電極、１６３  表面保護膜、１６４  バリアメタル、１６６  電極、１６７  バリアメタル、１６８  半田バンプ、１６９  パッド部、１８０  プリント配線基板、１８１  基板、１８２  電極、１８３  表面保護膜、１８４  バリアメタル、１８５  パッド部、１９０  半田印刷マスク、１９１  半田ペースト、１９２  半田ボール、２１０  バリアメタル、２１１  レジスト、２１２  半田膜、２２１  レジスト。
【図１】
2010118522.tif 000003
【図２】
2010118522.tif 000004
【図３】
2010118522.tif 000005
【図４】
2010118522.tif 000006
【図５】
2010118522.tif 000007
【図６】
2010118522.tif 000008
【図７】
2010118522.tif 000009
【図８】
2010118522.tif 000010
【図９】
2010118522.tif 000011
【図１０】
2010118522.tif 000012
【図１１】
2010118522.tif 000013
【図１２】
2010118522.tif 000014
【図１３】
2010118522.tif 000015
【図１４】
2010118522.tif 000016
【図１５】
2010118522.tif 000017
【図１６】
2010118522.tif 000018
【図１７】
2010118522.tif 000019
【図１８】
2010118522.tif 000020
【図１９】
2010118522.tif 000021
【図２０】
2010118522.tif 000022