(57)【要約】【課題】液晶パネル用バックライト装置において、複数のランプのいずれか一灯が異常状態になったときにそのことを確実に検知可能にし、且つ、製造コストを低くする。【解決手段】管電圧検知回路６０の各第１整流回路６１ａ，…，６１ｄは、他からの高圧側の直流電圧信号が入力されるように、互いに直列に接続されている。各第１ＭＯＳＦＥＴ６２ａ，…，６２ｄは、ソース端子が他のドレイン端子に接続され、互いに直列に接続されている。正常点灯時には、各第１ＭＯＳＦＥＴ６２ａ，…，６２ｄがオンであるため、第１ＭＯＳＦＥＴ６２ａ，…，６２ｄの直列接続と第１分圧用抵抗器６３ａ，６３ｂで構成される第１分圧回路の出力が制御ＩＣ４０に入力される。異常点灯時には、第１ＭＯＳＦＥＴ６２ａ，…，６２ｄのいずれかがオフとなり、第１整流回路６１ａ，…，６１ｄの直列接続の出力が第１分圧回路により分圧されずに制御ＩＣ４０に入力される。【選択図】図５
2010040208.tif 000002
【特許請求の範囲】
【請求項１】
冷陰極蛍光ランプである複数のランプと、
前記複数のランプにそれぞれ対応するように設けられたインバータトランスの２次側から電力を各ランプに供給し、当該ランプを点灯させる高圧出力部と、
前記高圧出力部の各インバータトランスに高周波電力を与えるドライブ回路と、
前記ドライブ回路に駆動信号を出力しそのドライブ回路を駆動させる制御ＩＣと、
前記各インバータトランスから各ランプに供給される管電圧を検知する管電圧検知回路とを備えた液晶パネル用バックライト装置において、
前記管電圧検知回路は、前記各ランプに対応するように配置され前記各インバータトランスの２次側のトランス出力電圧をダイオードブリッジ構成により変換し直流電圧信号とする複数の第１整流回路と、
前記各ランプに対応するように配置され前記各第１整流回路から出力された高圧側の直流電圧信号がそれぞれゲート端子に入力される複数の第１ＭＯＳＦＥＴと、前記制御ＩＣに接続された第１分圧用抵抗器とを備え、
前記各第１整流回路は、他の一の第１整流回路からの高圧側の直流電圧信号が入力され、入力された直流電圧信号に当該第１整流回路に対応するインバータトランスのトランス出力電圧を変換した直流電圧信号を加えて当該第１整流回路から高圧側の直流電圧信号として出力するように互いに直列に接続されており、
前記各第１ＭＯＳＦＥＴは、ソース端子が他の一の第１ＭＯＳＦＥＴのドレイン端子に接続されて互いに直列に接続され、その直列接続の一端部となる第１ＭＯＳＦＥＴのソース端子は、接地電位に接続されており、他端部となる第１ＭＯＳＦＥＴのドレイン端子は、前記第１整流回路の直列接続の高圧側の端部に前記第１分圧用抵抗器を介して接続されており、
前記各第１整流回路からの高圧側の直流電圧信号が当該第１整流回路に対応する所定の閾値より大きいときに、前記各第１ＭＯＳＦＥＴがオンとなることにより、前記第１ＭＯＳＦＥＴの直列接続及び前記第１分圧用抵抗器により第１分圧回路が構成され、当該第１分圧回路の出力が前記制御ＩＣに入力されるように構成されており、
前記各第１整流回路からの高圧側の直流電圧信号のうち少なくとも１つが当該第１整流回路に対応する所定の閾値より小さいときに、当該第１整流回路に対応する第１ＭＯＳＦＥＴがオフとなることにより前記第１分圧回路が構成されず、そのため前記第１整流回路の直列接続の高圧側の出力が前記第１分圧回路により分圧されずに前記制御ＩＣに入力されるように構成されており、
前記制御ＩＣは、前記管電圧検知回路から入力された直流電圧信号に基づいて、前記複数のランプの少なくともいずれか１つが異常状態であることを検知可能に構成されていることを特徴とする液晶パネル用バックライト装置。
【請求項２】
前記各インバータトランスから各ランプに供給される管電流を検知する管電流検知回路をさらに備え、
前記管電流検知回路は、前記各ランプに対応するように配置され前記各インバータトランスの２次側のトランス出力電流をダイオードブリッジ構成により変換し直流電圧信号とする複数の第２整流回路と、前記各ランプに対応するように配置され前記各第２整流回路から出力された高圧側の直流電圧信号がそれぞれゲート端子に入力される複数の第２ＭＯＳＦＥＴと、前記制御ＩＣに接続された第２分圧用抵抗器とを備え、
前記各第２整流回路は、他の一の第２整流回路からの高圧側の直流電圧信号が入力され、入力された直流電圧信号に当該第２整流回路に対応するインバータトランスのトランス出力電圧を変換した直流電圧信号を加えて当該第２整流回路から高圧側の直流電圧信号として出力するように互いに直列に接続されており、
前記各第２ＭＯＳＦＥＴは、ソース端子が他の一の第２ＭＯＳＦＥＴのドレイン端子に接続されて互いに直列に接続され、その直列接続の一端部となる第２ＭＯＳＦＥＴのソース端子は、接地電位に接続されており、他端部となる第２ＭＯＳＦＥＴのドレイン端子は、前記第２整流回路の直列接続の高圧側の端部に前記第２分圧用抵抗器を介して接続されており、
前記各第２整流回路からの高圧側の直流電圧信号が当該第２整流回路に対応する所定の閾値より大きいときに、前記各第２ＭＯＳＦＥＴがオンとなることにより、前記第２ＭＯＳＦＥＴの直列接続及び前記第２分圧用抵抗器により第２分圧回路が構成され、当該第２分圧回路の出力が前記制御ＩＣに入力されるように構成されており、
前記各第２整流回路からの高圧側の直流電圧信号のうち少なくとも１つが当該第２整流回路に対応する所定の閾値より小さいときに、当該第２整流回路に対応する第２ＭＯＳＦＥＴがオフとなることにより前記第２分圧回路が構成されず、そのため前記第２整流回路の直列接続の高圧側の出力が前記第２分圧回路により分圧されずに前記制御ＩＣに入力されるように構成されており、
前記制御ＩＣは、前記管電圧検知回路から入力された直流電圧信号及び前記管電流検知回路から入力された直流電圧信号に基づいて、前記複数のランプの少なくともいずれか１つが異常状態であることを検知可能に構成されていることを特徴とする請求項１記載の液晶パネル用バックライト装置。
【請求項３】
前記制御ＩＣは、前記複数のランプの少なくとも１つが異常状態であることを検知したとき、前記ドライブ回路に対する駆動信号の出力を停止することを特徴とする請求項１又は請求項２記載の液晶パネル用バックライト装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、冷陰極蛍光ランプ（ＣＣＦＬ）を用いた液晶パネル用バックライト装置に関する。
【背景技術】
【０００２】
液晶パネル用バックライト装置（以下、バックライト装置と称する）としては、インバータ回路の高圧部において、回路の平均電圧を検知し所定の閾値と比較する管電圧検知回路等を用いて、ランプにランプオープン等の異常が発生したことを検知するように構成されているものがある（例えば、特許文献１参照）。図６及び図７は、このような管電圧検知回路８６０及び管電流検知回路８７０を有し、特に複数のランプ（冷陰極蛍光ランプ）８１０ａ，８１０ｂ，…を点灯させる従来のバックライト装置のインバータ回路の一例を示す。図６、図７において、一方の図にＡ’、Ｂ’、及びａ’乃至ｈ’の文字を付して示している回路の端部は、他方の図に同一の文字を付して示している端部に接続されていることを示している。このインバータ回路は、インバータトランス８２１からランプ８１０ａ，８１０ｂ，…に電力を供給する高圧出力部８２０と、インバータトランス８２１に高周波電力を供給するドライブ回路８３０と、ドライブ回路８３０を制御する制御ＩＣ８４０を有している。管電圧検知回路８６０及び管電流検知回路８７０は、高圧出力部８２０に接続されている。
【０００３】
制御ＩＣ８４０は、コンデンサと抵抗により決定されるランプの駆動発振周波数に基づき、ドライブ回路８３０を介し、各インバータトランス８２１の１次側巻線を励磁させる。インバータトランス８２１の１次側巻線が励磁されると、２次側巻線には、ランプ８１０ａ，８１０ｂ，…を点灯するための高電圧が発生する。管電圧検知回路８６０及び管電流検知回路８７０は、それぞれ、各ランプ８１０ａ，８１０ｂ，…に対応するように設けられた整流回路８６１，８７１を有している。整流回路８６１，８７１は、それぞれ、各ランプの管電圧、管電流に対応する直流電圧信号を、ダイオードを介して管電圧検知回路８６０及び管電流検知回路８７０の各抵抗に供給するように接続されており、各抵抗の電位（平均電圧）が、制御ＩＣ８４０に入力される。
【０００４】
このような回路構成において、ランプ８１０ａ，８１０ｂ，…を多灯駆動する場合、それらのランプ８１０ａ，８１０ｂ，…のうち１灯がランプオープンになると、制御ＩＣ８４０に入力される管電圧検知回路８６０及び管電流検知回路８７０の各抵抗の電位が高くなることから、そのランプ８１０ａ，８１０ｂ，…の異常を検知することが可能である。すなわち、ランプ８１０ａ，８１０ｂ，…の電圧が、電圧検知回路に閾値として設定されている所定の１つの設定レベルを超えれば、異常状態と判断され、当該設定レベルを超えなければ、正常状態であると判断される。ランプ８１０ａ，８１０ｂ，…の電圧が高くなる点灯異常の原因としては、例えばランプのガス抜けやランプ割れ、ランプ寿命末期等が挙げられる。
【０００５】
しかしながら、このような回路構成において検知可能な異常状態は、ランプ８１０ａ，８１０ｂ，…の管電圧が高くなるような場合に限られ、ランプ８１０ａ，８１０ｂ，…にその他の故障の兆しがあるような場合には異常状態の検知をすることができない場合がある。例えば、ランプ電極部のスパッタ現象による電極の減少や基板高圧部のリーク現象等により、高圧出力部８２０で管電圧が低下する場合には、上記の構成では異常を検知することができない。また、平均管電圧を閾値と比較することにより異常の有無を判断するため、ある１灯に異常が発生し管電圧が高くなっても、他のランプの管電圧が正常よりも若干低くなっている場合には、平均管電圧としては閾値よりも高くならない場合があり、この場合には異常が発生したことを検知することができない。特許文献１には、一灯のランプについて異常を検出する構成は開示されているものの、複数のランプ８１０ａ，８１０ｂ，…の電圧信号をまとめて制御ＩＣ８４０に入力するような構造に採用可能なものではなく、この問題点の解決策は開示されていない。
【０００６】
なお、特許文献２には、ＬＣＤバックライト用デジタルインバータの制限電流回路において、変圧器の出力電流又は電圧を基準値と比較して異常を判定する構成が開示されている。しかしながら、この構成は、複数のランプを点灯させる場合に用いると、製造コストが高くなる。また、特許文献３には、複数のランプを順次駆動させ、その駆動時の電流によって各ランプの異常検出を行う検出部を有する駆動装置の構成が開示されている。しかしながら、この構成では、ランプを順次駆動するために回路構成が複雑になり、複数のランプを同時に点灯させる場合には、異常検出を行うことができない。
【０００７】
また、特許文献４には、ランプが点灯しなくなるとトランジスタがオフとなることにより、ランプの不点灯を検出して異常を検出するバックライト装置の構成が開示されている。しかしながら、この構成では、管電圧が高くなったことを検知することができない。さらにまた、特許文献５には、複数のランプのいずれか２以上に異常が発生しても残存するランプを通常通り駆動することができるバックライト装置の構成が開示されているが、上記問題点の解決策は開示されていない。
【特許文献１】特開２００６−６６３６１号公報
【特許文献２】特開２００８−１５４６３号公報
【特許文献３】特開２００５−１９７１７７号公報
【特許文献４】特開２００２−３５９０９１号公報
【特許文献５】特開２００２−１３４２９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、上記問題点を鑑みてなされたものであり、複数のランプのいずれか一灯が異常状態になったときにそのことを確実に検知可能であり、且つ、製造コストが低い液晶パネル用バックライト装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、請求項１の発明は、冷陰極蛍光ランプである複数のランプと、前記複数のランプにそれぞれ対応するように設けられたインバータトランスの２次側から電力を各ランプに供給し、当該ランプを点灯させる高圧出力部と、前記高圧出力部の各インバータトランスに高周波電力を与えるドライブ回路と、前記ドライブ回路に駆動信号を出力しそのドライブ回路を駆動させる制御ＩＣと、前記各インバータトランスから各ランプに供給される管電圧を検知する管電圧検知回路とを備えた液晶パネル用バックライト装置において、前記管電圧検知回路は、前記各ランプに対応するように配置され前記各インバータトランスの２次側のトランス出力電圧をダイオードブリッジ構成により変換し直流電圧信号とする複数の第１整流回路と、前記各ランプに対応するように配置され前記各第１整流回路から出力された高圧側の直流電圧信号がそれぞれゲート端子に入力される複数の第１ＭＯＳＦＥＴと、前記制御ＩＣに接続された第１分圧用抵抗器とを備え、前記各第１整流回路は、他の一の第１整流回路からの高圧側の直流電圧信号が入力され、入力された直流電圧信号に当該第１整流回路に対応するインバータトランスのトランス出力電圧を変換した直流電圧信号を加えて当該第１整流回路から高圧側の直流電圧信号として出力するように互いに直列に接続されており、前記各第１ＭＯＳＦＥＴは、ソース端子が他の一の第１ＭＯＳＦＥＴのドレイン端子に接続されて互いに直列に接続され、その直列接続の一端部となる第１ＭＯＳＦＥＴのソース端子は、接地電位に接続されており、他端部となる第１ＭＯＳＦＥＴのドレイン端子は、前記第１整流回路の直列接続の高圧側の端部に前記第１分圧用抵抗器を介して接続されており、前記各第１整流回路からの高圧側の直流電圧信号が当該第１整流回路に対応する所定の閾値より大きいときに、前記各第１ＭＯＳＦＥＴがオンとなることにより、前記第１ＭＯＳＦＥＴの直列接続及び前記第１分圧用抵抗器により第１分圧回路が構成され、当該第１分圧回路の出力が前記制御ＩＣに入力されるように構成されており、前記各第１整流回路からの高圧側の直流電圧信号のうち少なくとも１つが当該第１整流回路に対応する所定の閾値より小さいときに、当該第１整流回路に対応する第１ＭＯＳＦＥＴがオフとなることにより前記第１分圧回路が構成されず、そのため前記第１整流回路の直列接続の高圧側の出力が前記第１分圧回路により分圧されずに前記制御ＩＣに入力されるように構成されており、前記制御ＩＣは、前記管電圧検知回路から入力された直流電圧信号に基づいて、前記複数のランプの少なくともいずれか１つが異常状態であることを検知可能に構成されているものである。
【００１０】
請求項２の発明は、請求項１の発明において、前記各インバータトランスから各ランプに供給される管電流を検知する管電流検知回路をさらに備え、前記管電流検知回路は、前記各ランプに対応するように配置され前記各インバータトランスの２次側のトランス出力電流をダイオードブリッジ構成により変換し直流電圧信号とする複数の第２整流回路と、前記各ランプに対応するように配置され前記各第２整流回路から出力された高圧側の直流電圧信号がそれぞれゲート端子に入力される複数の第２ＭＯＳＦＥＴと、前記制御ＩＣに接続された第２分圧用抵抗器とを備え、前記各第２整流回路は、他の一の第２整流回路からの高圧側の直流電圧信号が入力され、入力された直流電圧信号に当該第２整流回路に対応するインバータトランスのトランス出力電圧を変換した直流電圧信号を加えて当該第２整流回路から高圧側の直流電圧信号として出力するように互いに直列に接続されており、前記各第２ＭＯＳＦＥＴは、ソース端子が他の一の第２ＭＯＳＦＥＴのドレイン端子に接続されて互いに直列に接続され、その直列接続の一端部となる第２ＭＯＳＦＥＴのソース端子は、接地電位に接続されており、他端部となる第２ＭＯＳＦＥＴのドレイン端子は、前記第２整流回路の直列接続の高圧側の端部に前記第２分圧用抵抗器を介して接続されており、前記各第２整流回路からの高圧側の直流電圧信号が当該第２整流回路に対応する所定の閾値より大きいときに、前記各第２ＭＯＳＦＥＴがオンとなることにより、前記第２ＭＯＳＦＥＴの直列接続及び前記第２分圧用抵抗器により第２分圧回路が構成され、当該第２分圧回路の出力が前記制御ＩＣに入力されるように構成されており、前記各第２整流回路からの高圧側の直流電圧信号のうち少なくとも１つが当該第２整流回路に対応する所定の閾値より小さいときに、当該第２整流回路に対応する第２ＭＯＳＦＥＴがオフとなることにより前記第２分圧回路が構成されず、そのため前記第２整流回路の直列接続の高圧側の出力が前記第２分圧回路により分圧されずに前記制御ＩＣに入力されるように構成されており、前記制御ＩＣは、前記管電圧検知回路から入力された直流電圧信号及び前記管電流検知回路から入力された直流電圧信号に基づいて、前記複数のランプの少なくともいずれか１つが異常状態であることを検知可能に構成されているものである。
【００１１】
請求項３の発明は、請求項１又は請求項２の発明において、前記制御ＩＣは、前記複数のランプの少なくとも１つが異常状態であることを検知したとき、前記ドライブ回路に対する駆動信号の出力を停止するものである。
【発明の効果】
【００１２】
請求項１の発明によれば、制御ＩＣには、各第１整流回路からの高圧側の直流電圧信号がそれぞれ所定の閾値より大きいときにのみ、第１分圧回路の出力が入力されるので、複数のランプのうち少なくともいずれか一灯の管電圧が低くなり異常状態が発生したときときに、確実にそのことを検出することができる。また、複数のランプのうち少なくともいずれか一灯の管電圧が高くなり異常状態が発生したときには、第１分圧回路の出力が高くなるので、確実にそのことを検出することができる。ランプ毎に正常・異常を判断するための回路を設けなくても、いずれか一灯の管電圧に異常があることを確実に検知可能であり、液晶パネル用バックライト装置の製造コストを低くすることができる。
【００１３】
請求項２の発明によれば、管電圧及び管電流に基づいて異常状態を検出するので、さらに確実に異常状態を検知することができる。
【００１４】
請求項３の発明によれば、複数のランプのうちいずれか一灯が異常状態であれば、制御ＩＣによりランプの点灯が停止されるので、異常状態のまま点灯し続けてさらに不具合が発生することを確実に防止することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の一実施形態について図面を参照して説明する。図１は、本実施形態に係る液晶パネル用バックライト装置（以下、バックライト装置と称する）のブロック構成を示す。バックライト装置１は、後述のように複数の冷陰極蛍光ランプ（ＣＣＦＬ）を用いて構成されるランプ部１０を、インバータ回路により点灯させるものである。バックライト装置１は、ランプ部１０に高圧の高周波電力を供給し点灯させる高圧出力部２０と、高圧出力部２０に所定の周波数の電力を供給し駆動させるドライブ回路３０と、ドライブ回路３０の制御を行う制御ＩＣ４０とを有している。バックライト装置１は、電源部５０から駆動用電源がドライブ回路３０に供給され、制御用電源が制御ＩＣ４０に供給されて動作する。制御ＩＣ４０には、発振回路５５の駆動発信周波数に基づいて、制御ＩＣ４０による制御が行われる。本実施形態において、高圧出力部２０には、ランプ部１０等の異常を検知するための管電圧検知回路６０及び管電流検知回路７０が接続されている。
【００１６】
図２は、ランプ部１０の構成を示す。ランプ部１０は、複数（例えば２０本程度）の冷陰極蛍光ランプ（ＣＣＦＬ）を整列させて構成されており、全体として、液晶パネル用の広い発光面を構成している。以下、本実施形態においては、説明の簡単のため、ランプ部１０が例えば４本のランプ１０ａ，…，１０ｄで構成されていると仮定して、説明を行う。
【００１７】
図３は、ランプ部１０及び高圧出力部２０の回路構成を示す。また、図４は、ドライブ回路３０、制御ＩＣ４０、管電圧検知回路６０及び管電流検知回路７０の回路構成を示す。図３及び図４において、一方の図にＡ、Ｂ、及びａ乃至ｐの文字を付して示す回路の端部は、他方の図に同一の文字を付して示す端部に接続されていることを示す。高圧出力部８２０は、各ランプ１０ａ，…，１０ｄにそれぞれ対応するインバータトランス２１を有し、インバータトランス２１の２次側の出力が各ランプ１０ａ，…，１０ｄに供給されるように構成されている。各インバータトランス２１の１次側巻線は、ドライブ回路３０の出力に接続されている。このバックライト装置１では、制御ＩＣ４０は、発振回路５５のコンデンサと抵抗により決定される駆動発振周波数に基づき、駆動信号をドライブ回路３０に出力し、ドライブ回路３０を駆動する。ドライブ回路３０は、制御ＩＣ４０からの駆動信号に応じてスイッチングを行うことにより、電源部５０から供給される直流の駆動用電源を用いて高周波交流電力を生成し、各インバータトランス２１の１次側巻線を励磁させる。インバータトランス２１の１次側巻線が励磁されると、２次側巻線には、ランプ１０ａ，…，１０ｄを点灯するための高電圧の高周波電力が発生する。各ランプ１０ａ，…，１０ｄは、このようにインバータトランス２１で昇圧された高圧の高周波電力が供給されて駆動される。なお、制御ＩＣ４０には、オン／オフ信号や調光信号が入力される。制御ＩＣ４０は、例えば、オン／オフ信号に基づきドライブ回路３０の駆動／停止を行い、ランプ１０ａ，…，１０ｄの点灯をオン／オフする。また、制御ＩＣ４０は、例えば、調光信号に基づき、ドライブ回路３０をＰＷＭ制御することにより、ランプ１０ａ，…，１０ｄを調光信号に対応する明るさで点灯させる。
【００１８】
管電圧検知回路６０は、高圧出力部２０のうち各ランプ１０ａ，…，１０ｄにそれぞれ対応するように設けられた複数の第１整流回路６１ａ，…，６１ｄと、各第１整流回路６１ａ，…，６１ｄに対応するように設けられた複数の第１ＭＯＳＦＥＴ６２ａ，…，６２ｄと、第１分圧用抵抗器６３ａ，６３ｂを有している。図３に示すように、各第１整流回路６１ａ，…，６１ｄは、各インバータトランス２１の２次側巻線と各ランプ１０ａ，…，１０ｄとの間に接続されている。第１整流回路６１ａ，…，６１ｄは、インバータトランス２１の２次側のトランス出力電圧を、コンデンサ分割してダイオードブリッジ構成により整流し平滑して、直流電圧信号に変換して出力するように構成されている。第１ＭＯＳＦＥＴ６２ａ，…，６２ｄは、各ランプ１０ａ，…，１０ｄに対応するように、当該ランプ１０ａ，…，１０ｄに対応する第１整流回路６１ａ，…，６１ｄから出力された高圧側の直流電圧信号がゲート端子に入力されるように配置されている。第１分圧用抵抗器６３ａ，６３ｂは、互いに直列に接続されており、その第１分圧用抵抗器６３ａと第１分圧用抵抗器６３ｂとの間で制御ＩＣ４０に設けられている管電圧異常検知用端子（図示せず）に接続されている。
【００１９】
ここで、本実施形態において、第１ＭＯＳＦＥＴ６２ａ，…，６２ｄとしては、ランプ１０ａ，…，１０ｄが正常に点灯しているときに各第１整流回路６１ａ，…，６１ｄによりインバータトランス２１のトランス出力電圧から変換される直流電圧信号の電圧よりも低い、当該第１整流回路６１ａ，…，６１ｄに対応する所定のソース・ゲート間電圧でソース・ドレイン間をオンするものが用いられている。すなわち、第１ＭＯＳＦＥＴ６２ａ，…，６２ｄは、それぞれ、第１整流回路６１ａ，…，６１ｄに対応する所定のソース・ゲート間電圧を所定の閾値として、ゲート端子に接続された当該第１整流回路６１ａ，…，６１ｄから出力される直流電圧信号に基づいて、ソース・ドレイン間をオン・オフするように構成されている。
【００２０】
各第１整流回路６１ａ，…，６１ｄは、第１整流回路６１ａを除いて他の一の第１整流回路６１ａ，…，６１ｃからの高圧側の直流電圧信号が入力されるように、互いに直列に接続されている。すなわち、図に示すように、ランプ１０ａに対応する第１整流回路６１ａの出力は、ランプ１０ｂに対応する第１整流回路６１ｂに入力される。また、第１整流回路６１ｂの出力は、ランプ１０ｃに対応する第１整流回路６１ｃに入力される。第１整流回路６１ｃの出力は、ランプ１０ｄに対応する第１整流回路６１ｄに入力される。これにより、第１整流回路６１ａから第１整流回路６１ｄまでの第１整流回路６１ａ，…，６１ｄの直列接続（カスケード接続）が構成されている。このような第１整流回路６１ａ，…，６１ｄの直列接続のうち、最も上流側の一端部である第１整流回路６１ａのダイオードブリッジ構成の低圧側部分は、接地電位に接続されている。第１整流回路６１ａのダイオードブリッジ構成の高圧側部分は、第１整流回路６１ｂのダイオードブリッジ構成の低圧側部分に接続されている。同様に、第１整流回路６１ｂのダイオードブリッジ構成の高圧側部分は、第１整流回路６１ｃのダイオードブリッジ構成の低圧側部分に接続されている。第１整流回路６１ｃのダイオードブリッジ構成の高圧側部分は、第１整流回路６１ｄのダイオードブリッジ構成の低圧側部分に接続されている。すなわち、各第１整流回路６１ｂ，…，６１ｄは、それぞれ、他の第１整流回路６１ａ，…，６１ｃから入力された直流電圧信号に、当該第１整流回路６１ｂ，…，６１ｄに対応するインバータトランス２１のトランス出力電圧を変換した直流電圧信号を加えて、当該第１整流回路６１ｂ，…，６１ｄから高圧側の直流電圧信号として出力する。第１整流回路６１ａ，…，６１ｄの直列接続のうち、他端部すなわち最も下流側である第１整流回路６１ｄの出力は、図４に示すように、第１分圧用抵抗器６３ａに接続されている。
【００２１】
各第１ＭＯＳＦＥＴ６２ａ，…，６２ｄは、第１ＭＯＳＦＥＴ６２ａを除いて、ソース端子が他の一の第１ＭＯＳＦＥＴ６２ａ，…，６２ｄのドレイン端子に接続され、互いに直列に接続されている。すなわち、図に示すように、ランプ１０ａに対応する第１ＭＯＳＦＥＴ６２ａのドレイン端子は、ランプ１０ｂに対応する第１ＭＯＳＦＥＴ６２ｂのソース端子に接続されている。また、第１ＭＯＳＦＥＴ６２ｂのドレイン端子は、ランプ１０ｃに対応する第１ＭＯＳＦＥＴ６２ｃのソース端子に接続されている。第１ＭＯＳＦＥＴ６２ｃのドレイン端子は、ランプ１０ｄに対応する第１ＭＯＳＦＥＴ６２ｄのソース端子に接続されている。これにより、第１ＭＯＳＦＥＴ６２ａから第１ＭＯＳＦＥＴ６２ｄまでの第１ＭＯＳＦＥＴ６２ａ，…，６２ｄの直列接続（カスケード接続）が構成されている。このような第１ＭＯＳＦＥＴ６２ａ，…，６２ｄの直列接続の最も上流側の一端部となる第１ＭＯＳＦＥＴ６２ａのソース端子は、接地電位に接続されている。第１ＭＯＳＦＥＴ６２ａ，…，６２ｄの直列接続の他端部すなわち最も下流側の第１ＭＯＳＦＥＴ６２ｄのドレイン端子は、図４に示すように、第１分圧用抵抗器６３ｂに接続されている。換言すると、第１ＭＯＳＦＥＴ６２ｄのドレイン端子は、第１整流回路６１ａ，…，６１ｄの直列接続の高圧側の端部すなわち第１整流回路６１ｄの高圧側部分に、第１分圧用抵抗器６３ａ，６３ｂを介して接続されている。
【００２２】
管電流検知回路７０は、高圧出力部２０のうち各ランプ１０ａ，…，１０ｄに対応するように設けられた複数の第２整流回路７１ａ，…，７１ｄと、各第２整流回路７１ａ，…，７１ｄに対応するように設けられた複数の第２ＭＯＳＦＥＴ７２ａ，…，７２ｄと、第２分圧用抵抗器７３ａ，７３ｂを有している。図３に示すように、各第２整流回路７１ａ，…，７１ｄは、各インバータトランス２１の２次側巻線に接続されている。第２整流回路７１ａ，…，７１ｄは、インバータトランス２１の２次側のトランス出力電流を、ダイオードブリッジ構成により整流して平滑し、直流電圧信号に変換して出力するように構成されている。第２ＭＯＳＦＥＴ７２ａ，…，７２ｄは、各ランプ１０ａ，…，１０ｄに対応するように、当該ランプ１０ａ，…，１０ｄに対応する第２整流回路７１ａ，…，７１ｄから出力された高圧側の直流電圧信号がゲート端子に入力されるように配置されている。第２分圧用抵抗器７３ａ，７３ｂは、互いに直列に接続されており、その第２分圧用抵抗器７３ａと第２分圧用抵抗器７３ｂとの間で制御ＩＣ４０に設けられている管電流異常検知用端子（図示せず）に接続されている。
【００２３】
ここで、本実施形態において、第２ＭＯＳＦＥＴ７２ａ，…，７２ｄとしては、ランプ１０ａ，…，１０ｄが正常に点灯しているときに各第２整流回路７１ａ，…，７１ｄによりインバータトランス２１のトランス出力電流から変換される直流電圧信号の電圧よりも低い、当該第２整流回路７１ａ，…，７１ｄに対応する所定のソース・ゲート間電圧でソース・ドレイン間をオンするものが用いられている。すなわち、第２ＭＯＳＦＥＴ７２ａ，…，７２ｄは、それぞれ、第２整流回路７１ａ，…，７１ｄに対応する所定のソース・ゲート間電圧を所定の閾値として、ゲート端子に接続された当該第２整流回路７１ａ，…，７１ｄから出力される直流電圧信号に基づいて、ソース・ドレイン間をオン・オフするように構成されている。
【００２４】
各第２整流回路７１ａ，…，７１ｄは、第２整流回路７１ａを除いて他の一の第２整流回路７１ａ，…，７１ｃからの高圧側の直流電圧信号が入力されるように、互いに直列に接続されている。すなわち、図に示すように、ランプ１０ａに対応する第２整流回路７１ａの出力は、ランプ１０ｂに対応する第２整流回路７１ｂに入力される。また、第２整流回路７１ｂの出力は、ランプ１０ｃに対応する第２整流回路７１ｃに入力される。第２整流回路７１ｃの出力は、ランプ１０ｄに対応する第２整流回路７１ｄに入力される。これにより、第２整流回路７１ａから第２整流回路７１ｄまでの第２整流回路７１ａ，…，７１ｄの直列接続（カスケード接続）が構成されている。このような第２整流回路７１ａ，…，７１ｄの直列接続のうち、最も上流側の一端部である第２整流回路７１ａのダイオードブリッジ構成の低圧側部分は、接地電位に接続されている。第２整流回路７１ａのダイオードブリッジ構成の高圧側部分は、第２整流回路７１ｂのダイオードブリッジ構成の低圧側部分に接続されている。同様に、第２整流回路７１ｂのダイオードブリッジ構成の高圧側部分は、第２整流回路７１ｃのダイオードブリッジ構成の低圧側部分に接続されている。第２整流回路７１ｃのダイオードブリッジ構成の高圧側部分は、第２整流回路７１ｄのダイオードブリッジ構成の低圧側部分に接続されている。すなわち、各第２整流回路７１ｂ，…，７１ｄは、それぞれ、他の第２整流回路７１ａ，…，７１ｃから入力された直流電圧信号に、当該第２整流回路７１ｂ，…，７１ｄに対応するインバータトランス２１のトランス出力電流を変換した直流電圧信号を加えて、当該第２整流回路７１ｂ，…，７１ｄから高圧側の直流電圧信号として出力する。第２整流回路７１ａ，…，７１ｄの直列接続のうち、他端部すなわち最も下流側である第２整流回路７１ｄの出力は、図４に示すように、第２分圧用抵抗器７３ａに接続されている。
【００２５】
各第２ＭＯＳＦＥＴ７２ａ，…，７２ｄは、第２ＭＯＳＦＥＴ７２ａを除いて、ソース端子が他の一の第２ＭＯＳＦＥＴ７２ａ，…，７２ｄのドレイン端子に接続され、互いに直列に接続されている。すなわち、図に示すように、ランプ１０ａに対応する第２ＭＯＳＦＥＴ７２ａのドレイン端子は、ランプ１０ｂに対応する第２ＭＯＳＦＥＴ７２ｂのソース端子に接続されている。また、第２ＭＯＳＦＥＴ７２ｂのドレイン端子は、ランプ１０ｃに対応する第２ＭＯＳＦＥＴ７２ｃのソース端子に接続されている。第２ＭＯＳＦＥＴ７２ｃのドレイン端子は、ランプ１０ｄに対応する第２ＭＯＳＦＥＴ７２ｄのソース端子に接続されている。これにより、第２ＭＯＳＦＥＴ７２ａから第２ＭＯＳＦＥＴ７２ｄまでの第２ＭＯＳＦＥＴ７２ａ，…，７２ｄの直列接続（カスケード接続）が構成されている。このような第２ＭＯＳＦＥＴ７２ａ，…，７２ｄの直列接続の最も上流側の一端部となる第２ＭＯＳＦＥＴ７２ａのソース端子は、接地電位に接続されている。第２ＭＯＳＦＥＴ７２ａ，…，７２ｄの直列接続の他端部すなわち最も下流側の第２ＭＯＳＦＥＴ７２ｄのドレイン端子は、図４に示すように、第２分圧用抵抗器７３ｂに接続されている。換言すると、第２ＭＯＳＦＥＴ７２ｄのドレイン端子は、第２整流回路７１ａ，…，７１ｄの直列接続の高圧側の端部すなわち第２整流回路７１ｄの高圧側部分に、第２分圧用抵抗器７３ａ，７３ｂを介して接続されている。
【００２６】
本実施形態において、管電圧検知回路６０では、直列接続の最も下流側の第１整流回路６１ｄを除く第１整流回路６１ａ，…，６１ｃの出力は、それぞれ、抵抗を介して、当該第１整流回路６１ａ，…，６１ｃに対応する第１ＭＯＳＦＥＴ６２ａ，…，６２ｃのドレイン端子に接続されている。換言すると、第１整流回路６１ａ，…，６１ｃの出力は、それぞれ、直列接続の最も上流側の第１ＭＯＳＦＥＴ６２ａを除く第１ＭＯＳＦＥＴ６２ｂ，…，６２ｄのソース端子に接続されている。これにより、各第１ＭＯＳＦＥＴ６２ａ，…，６２ｄは、各第１整流回路６１ａ，…，６１ｄによりインバータトランス２１のトランス出力電圧から変換される直流電圧信号の電圧が、当該第１整流回路６１ａ，…，６１ｄに対応する所定の閾値以上であるときに、ソース・ドレイン間をオンとする。同様に、管電流検知回路７０でも、直列接続の最も下流側の第２整流回路７１ｄを除く第２整流回路７１ａ，…，７１ｃの出力は、それぞれ、抵抗を介して、当該第２整流回路７１ａ，…，７１ｃに対応する第２ＭＯＳＦＥＴ７２ａ，…，７２ｃのドレイン端子に接続されている。換言すると、第２整流回路７１ａ，…，７１ｃの出力は、それぞれ、直列接続の最も上流側の第２ＭＯＳＦＥＴ７２ａを除く第２ＭＯＳＦＥＴ７２ｂ，…，７２ｄのソース端子に接続されている。これにより、各第２ＭＯＳＦＥＴ７２ａ，…，７２ｄは、各第２整流回路７１ａ，…，７１ｄによりインバータトランス２１のトランス出力電圧から変換される直流電圧信号の電圧が当該第２整流回路７１ａ，…，７１ｄに対応する所定の閾値以上であるときに、ソース・ドレイン間をオンとする。
【００２７】
図５は、管電圧検知回路６０と管電流検知回路７０のブロック構成を示す。以下に、図５を参照しつつ、管電圧検知回路６０の動作について説明する。先ず、各ランプ１０ａ，…，１０ｄが全て正常であって、それぞれに供給される管電圧が正常である場合を考える。この場合、各第１整流回路６１ａ，…，６１ｄからの高圧側の直流電圧信号がそれぞれ第１ＭＯＳＦＥＴ６２ａ，…，６２ｄの所定の閾値（ソース・ゲート間電圧）より大きいため、各第１ＭＯＳＦＥＴ６２ａ，…，６２ｄは全てオンとなる。第１ＭＯＳＦＥＴ６２ａのソース端子は接地電位に接続されているため、第１ＭＯＳＦＥＴ６２ａ，…，６２ｄの直列接続及び第１分圧用抵抗器６３ａ，６３ｂにより第１分圧回路が構成される。従って、この場合、第１整流回路６１ｄから出力される直流電圧信号が第１分圧回路で分圧され、制御ＩＣ４０に入力される。
【００２８】
ここで、制御ＩＣ４０には、ランプ１０ａ，…，１０ｄが正常に点灯しているときに管電圧検知回路６０から制御ＩＣ４０に入力される電圧よりも大きい所定の異常判定閾値が、第１分圧用抵抗器６３ａ，６３ｂの抵抗値等を鑑みて、予め設定されている。制御ＩＣ４０は、第１分圧回路で分圧され入力された電圧信号のレベルが、この異常判定閾値より小さければ、異常は発生していないと判断し、ランプ１０ａ，…，１０ｄの点灯を通常通り行う。
【００２９】
次に、ランプ１０ａ，…，１０ｄのうち少なくとも１つが異常状態になったり、高圧出力部２０に異常が発生したりした場合等、各ランプ１０ａ，…，１０ｄの少なくとも１つに供給される管電圧が正常時よりも高くなったり低くなったりした場合を考える。管電圧が高くなった場合には、第１ＭＯＳＦＥＴ６２ａ，…，６２ｄは全てオンであるが、第１整流回路６１ｄから出力される直流電圧信号が正常時より高くなるため、制御ＩＣ４０に異常判定閾値以上のレベルの直流電圧信号が入力される。従って、制御ＩＣ４０は、ランプ１０ａ，…，１０ｄの少なくとも１つに異常が発生したことを確実に検知することができる。
【００３０】
一方、ランプ１０ａ，…，１０ｄのうち少なくとも１つの管電圧が低くなり、当該ランプ１０ａ，…，１０ｄに対応する第１整流回路６１ａ，…，６１ｄからの高圧側の直流電圧信号が当該第１整流回路６１ａ，…，６１ｄに対応する所定の閾値（ソース・ゲート間電圧）より小さくなると、当該第１整流回路に対応する第１ＭＯＳＦＥＴ６２ａ，…，６２ｄがオフとなる。図に示すように、第１ＭＯＳＦＥＴ６２ａ，…，６２ｄのうち少なくとも１つがオフとなると、第１ＭＯＳＦＥＴ６２ａ，…，６２ｄの直列接続がオープンとなり、第１分圧回路が構成されなくなる。この場合第１整流回路６１ａ，…，６１ｄの直列接続の高圧側の出力すなわち第１整流回路６１ｄから出力される直流電圧信号が、第１分圧回路により分圧されずに、制御ＩＣ４０に入力される。この場合に制御ＩＣ４０に入力される直流電圧信号のレベルは、分圧されないため、異常判定閾値よりも大きくなる。従って、制御ＩＣ４０は、ランプ１０ａ，…，１０ｄのうち少なくとも１つに異常が発生したことを確実に検知することができる。
【００３１】
なお、上記では管電圧検知回路６０の動作について説明したが、管電流検知回路７０の動作もこれと同様である。すなわち、各第２整流回路７１ａ，…，７１ｄからの高圧側の直流電圧信号が当該第２整流回路７１ａ，…，７１ｄに対応する所定の閾値より大きいときに、各第２ＭＯＳＦＥＴ７２ａ，…，７２ｄがオンとなる。それにより、第２ＭＯＳＦＥＴ７２ａ，…，７２ｄの直列接続及び第２分圧用抵抗器７３ａ，７３ｂにより第２分圧回路が構成され、当該第２分圧回路の出力が制御ＩＣ４０に入力される。制御ＩＣ４０には、ランプ１０ａ，…，１０ｄが正常に点灯しているときに管電流検知回路７０から制御ＩＣ４０に入力される電圧よりも大きい異常判定閾値が、第２分圧用抵抗器７３ａ，７３ｂの抵抗値等を鑑みて、予め設定されている。制御ＩＣ４０は、その所定の異常判定閾値よりも管電流検知回路７０から入力される直流電圧信号のレベルが小さければ、ランプ１０ａ，…，１０ｄの点灯を通常通り行う。一方、異常判定閾値よりも管電流検知回路７０からの入力が大きく、第２整流回路７１ａ，…，７１ｄからの高圧側の直流電圧信号のうち少なくとも１つが当該第２整流回路７１ａ，…，７１ｄに対応する所定の閾値（ソース・ゲート間電圧）より小さいときには、当該第２整流回路に対応する第２ＭＯＳＦＥＴ７２ａ，…，７２ｄがオフとなる。この場合、第２分圧回路が構成されず、第２整流回路７１ａ，…，７１ｄの直列接続の高圧側の出力が第２分圧回路により分圧されずに制御ＩＣ４０に入力されるため、制御ＩＣ４０は異常を検知可能である。
【００３２】
制御ＩＣ４０は、上記のように、管電圧検知回路６０から入力された直流電圧信号及び管電流検知回路７０から入力された直流電圧信号に基づいて、ランプ１０ａ，…，１０ｄのうち少なくとも１つが異常状態であることを検知した場合には、ドライブ回路３０に対する駆動信号の送出を停止する。これにより、ランプ１０ａ，…，１０ｄの全てに対する電力供給が停止されるので、異常状態のまま各ランプ１０ａ，…，１０ｄを点灯し続けてさらに不具合が発生することを確実に防止することができる。  
【００３３】
このように、本発明によれば、複数のランプ１０ａ，…，１０ｄのうち少なくともいずれか一灯の管電圧又は管電流が低くなり異常状態が発生したときときに、確実にその異常状態が発生したことを検出することができる。また、複数のランプ１０ａ，…，１０ｄのうち少なくともいずれか一灯の管電圧又は管電流が高くなり異常状態が発生したときには、第１分圧回路又は第２分圧回路の出力が高くなるので、確実にその異常状態が発生したことを検出することができる。さらにまた、各ランプ１０ａ，…，１０ｄ毎に正常異常を判断するための回路を設けなくても、いずれか一灯の管電圧又は管電流に異常があることを確実に検知可能であり、バックライト装置１の製造コストを低くすることができる。また、管電圧及び管電流に基づいて異常状態を検出するので、より確実に異常状態を検知することができる。
【００３４】
また、本実施形態においては、第１ＭＯＳＦＥＴ６２ｂ，…，６２ｄのソース端子がそれぞれ第１整流回路６１ａ，…，６２ｃの高圧側部分に接続されているため、各第１ＭＯＳＦＥＴ６２ａ，…，６２ｄとして、所定の閾値であるソース・ゲート間電圧が互いに同じである同一種類のものを用いることができる。同様に、第２ＭＯＳＦＥＴ７２ｂ，…，７２ｄのソース端子がそれぞれ第１整流回路７１ａ，…，７２ｃの出力に接続されているため、各第２ＭＯＳＦＥＴ７２ａ，…，７２ｄとして、ソース・ゲート間電圧が互いに同じである同一種類のものを用いることができる。従って、使用する部品の種類を少なくすることができ、バックライト装置１の製造コストをより低くすることができる。
【００３５】
なお、本発明は上記実施形態の構成に限定されるものではなく、発明の趣旨を変更しない範囲で適宜に種々の変形が可能である。例えば、管電圧検知回路又は管電流検知回路のいずれか一方のみを備え、ランプや高圧出力部等の異常を検出可能に構成されていてもよい。また、例えば、第１ＭＯＳＦＥＴ６２ｂ，…，６２ｄのソース端子と第１整流回路６１ａ，…，６２ｃとがそれぞれ接続されていなくてもよく、また、第２ＭＯＳＦＥＴ７２ｂ，…，７２ｄのソース端子と第２整流回路７１ａ，…，７２ｃとがそれぞれ接続されていなくてもよい。この場合、第１ＭＯＳＦＥＴ６２ａ，…，６２ｄとして、それぞれ、第１整流回路６１ａ，…，６１ｄに対応する所定の閾値をソース・ゲート間電圧としているものを用いればよい。同様に、第２ＭＯＳＦＥＴ７２ａ，…，７２ｄとして、それぞれ、第２整流回路７１ａ，…，７１ｄに対応する所定の閾値をソース・ゲート間電圧としているものを用いればよい。それにより、上述と同様に、第１整流回路６１ａ，…，６１ｄ又は第２整流回路７１ａ，…，７１ｄのいずれかから出力される直流電圧信号が、それぞれに対応する所定の閾値よりも低い場合には、それぞれに対応する第１ＭＯＳＦＥＴ６２ａ，…，６２ｄ又は第２ＭＯＳＦＥＴ７２ａ，…，７２ｄがオフとなるため、確実に異常状態の発生を検出することができる。
【図面の簡単な説明】
【００３６】
【図１】本発明の一実施形態に係る液晶パネル用バックライト装置の一例を示すブロック図。
【図２】上記バックライト装置のランプ部を示す図。
【図３】上記バックライト装置の高圧出力部を示す回路図。
【図４】上記バックライト装置の管電圧検知回路及び管電流検知回路の一部分の構成を示す回路図。
【図５】上記管電圧検知回路及び管電流検知回路の構成を示す回路図。
【図６】従来の液晶パネル用バックライト装置の高圧出力部を示す回路図。
【図７】上記バックライト装置のランプ異常検知回路の一部分の構成を示す回路図。
【符号の説明】
【００３７】
１  液晶パネル用バックライト装置
１０  ランプ部
１０ａ，…，１０ｄ  ランプ
２０  高圧出力部
２１  インバータトランス
３０  ドライブ回路
４０  制御ＩＣ
６０  管電圧検知回路
６１ａ，…，６１ｄ  第１整流回路
６２ａ，…，６２ｄ  第１ＭＯＳＦＥＴ
６３ａ，６３ｂ  第１分圧用抵抗器
７０  管電流検知回路
７１ａ，…，７１ｄ  第２整流回路
７２ａ，…，７２ｄ  第２ＭＯＳＦＥＴ
７３ａ，７３ｂ  第２分圧用抵抗器
【図１】
2010040208.tif 000003
【図２】
2010040208.tif 000004
【図３】
2010040208.tif 000005
【図４】
2010040208.tif 000006
【図５】
2010040208.tif 000007
【図６】
2010040208.tif 000008
【図７】
2010040208.tif 000009