(57)【要約】【課題】    簡単な回路構成で出力電圧のレベルが適切か判断できるデジタル・アナログ変換モジュールを提供する。【解決手段】    マイクロプロセッサから出力されたデジタル信号をＤ／Ａ変換するＤ／Ａコンバータと、このＤ／Ａコンバータの出力が入力され前記マイクロプロセッサから出力される第１の選択指示に基づいて接続先を切り換える第１のマルチプレクサと、このマルチプレクサの出力にそれぞれ設けられる複数の出力回路と、この複数の出力回路の出力にそれぞれ設けられる複数の出力端子を備えたデジタル・アナログ変換モジュールにおいて、  前記第１のマルチプレクサの出力を入力するリファレンス回路と、  前記マイクロプロセッサから出力される第２の選択指示に基づいて複数の前記出力端子に供給される電圧のいずれかを出力する第２のマルチプレクサと、  前記第２のマルチプレクサの出力と前記リファレンス回路の出力を比較しその比較結果を前記マイクロプロセッサに出力するコンパレータと、  を備える。【選択図】                    図１
2010045553.tif 000002
【特許請求の範囲】
【請求項１】
マイクロプロセッサから出力されたデジタル信号をＤ／Ａ変換するＤ／Ａコンバータと、このＤ／Ａコンバータの出力が入力され前記マイクロプロセッサから出力される第１の選択指示に基づいて接続先を切り換える第１のマルチプレクサと、このマルチプレクサの出力にそれぞれ設けられる複数の出力回路と、この複数の出力回路の出力にそれぞれ設けられる複数の出力端子を備えたデジタル・アナログ変換モジュールにおいて、
前記第１のマルチプレクサの出力を入力するリファレンス回路と、
前記マイクロプロセッサから出力される第２の選択指示に基づいて複数の前記出力端子に供給される電圧のいずれかを出力する第２のマルチプレクサと、
前記第２のマルチプレクサの出力と前記リファレンス回路の出力を比較しその比較結果を前記マイクロプロセッサに出力するコンパレータと、
を備えたことを特徴とするデジタル・アナログ変換モジュール。
【請求項２】
前記マイクロプロセッサは、第１回目の検出動作では前記リファレンス回路に対してチェックすべき出力端子にかかる電圧と比較して＋α又は−αの電圧を出力し、第２回目の検出動作では前記リファレンス回路に対して＋α又は−αの電圧のうち第１回目の検出動作で選択されなかった方の電圧を出力することを特徴とする請求項１記載のデジタル・アナログ変換モジュール。
【請求項３】
前記第２のマルチプレクサのいずれかの入力に外部電源で生成するチェック電圧を供給し、前記コンパレータにて前記Ｄ／Ａコンバータからの出力と比較することを特徴とする請求項１または請求項２のいずれかに記載のデジタル・アナログ変換モジュール。
【請求項４】
マイクロプロセッサから出力されたデジタル信号をＤ／Ａ変換するＤ／Ａコンバータと、このＤ／Ａコンバータの出力が入力され前記マイクロプロセッサから出力される第１の選択指示に基づいて接続先を切り換える第１のマルチプレクサと、このマルチプレクサの出力にそれぞれ設けられる複数の出力回路と、この複数の出力回路の出力にそれぞれ設けられる複数の出力端子を備えたデジタル・アナログ変換モジュールにおいて、
前記第１のマルチプレクサの出力を入力するリファレンス回路と、
前記マイクロプロセッサから出力される第２の選択指示に基づいて複数の前記出力端子に供給される電圧のいずれかを出力する第２のマルチプレクサと、
前記リファレンス回路の出力を＋α及び−αの演算を行ないそれぞれの結果を前記第２のマルチプレクサからの出力と比較してその比較結果を出力するレベル検出回路と、
を備えたことを特徴とするデジタル・アナログ変換モジュール。
【請求項５】
前記レベル検出回路は、
前記リファレンス回路から出力される電圧に対して＋αの電圧を加算する第１の加算回路と、
前記リファレンス回路から出力される電圧に対して−αの電圧を加算する第２の加算回路と、
＋端子に前記第１の加算回路の出力が入力され−端子に前記第２のマルチプレクサの出力が入力される第１のコンパレータと、
−端子に前記第２の加算回路の出力が入力され＋端子に前記第２のマルチプレクサの出力が入力される第２のコンパレータと、
これら第１のコンパレータと第２のコンパレータの出力のアンドをとるアンド回路から構成されることを特徴とする請求項４記載のデジタル・アナログ変換モジュール。
【請求項６】
前記第２のマルチプレクサのいずれかの入力に外部電源で生成するチェック電圧を供給し、前記レベル検出回路にて前記Ｄ／Ａコンバータからの出力と比較することを特徴とする請求項１または請求項２のいずれかに記載のデジタル・アナログ変換モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プログラマブル・ロジック・コントローラ（以下「ＰＬＣ」という）のデジタル／アナログ変換モジュールに関し、特に簡単な回路構成で出力電圧のレベルが適切かどうかを判断するデジタル・アナログ変換モジュールに関する。
【背景技術】
【０００２】
一般に、プログラマブル・ロジック・コントローラは、ＣＰＵモジュール，電源モジュール，通信モジュール等の他，デジタル／アナログ変換モジュールで構成され、各種機器に接続されて使用される。
【０００３】
また、このデジタル／アナログ変換モジュールは、通常、複数のアナログ出力端子(ＯＵＴ１,ＯＵＴ２，・・・，ＯＵＴｎ)を備え、これらの出力端子からＤ／Ａ変換されたアナログ電圧が各種機器へ送信される。このようなデジタル／アナログ変換モジュールを備えたＰＬＣの先行技術文献としては例えば特許文献１が知られている。
【０００４】
【特許文献１】特開平０９―３１９７０２号公報
【０００５】
以下、図４と図５を参照して従来のデジタル／アナログ変換モジュールを説明する。ここで、図４はデジタル・アナログ変換モジュールの構成図であり、図５は図４の装置の動作を表すフローチャートである。
【０００６】
マイクロプロセッサ（以下「ＭＰＵ」という）１０は、内部側回路に設けられ、ラインＬ１を介して出力電圧の指示値を表すデジタル信号をＤ／Ａコンバータ（以下「ＤＡＣ」という）２０に出力する（図５のステップＳＡ１１）。
【０００７】
ＤＡＣ２０は、ＭＰＵ１０から入力されたデジタル信号をアナログ信号に変換し、ラインＬ３を介してマルチプレクサ（以下「ＭＵＸ」という）に出力する（ステップＳＡ１１）。
【０００８】
ＭＵＸ３０は、ＭＰＵ１０からラインＬ２を介して入力された第１の選択指示に基づいて出力回路４０を選択し（ステップＳＡ１２）、出力端子ＯＵＴ１,ＯＵＴ２，・・・，ＯＵＴｎを順番に切り換える（ステップＳＡ１０，ＳＡ２０，ＳＡ３０）。
【０００９】
詳しくは、出力回路４０は、出力端子ＯＵＴ１,ＯＵＴ２，・・・，ＯＵＴｎ（ｎは整数）の数ｎと同じ数だけ設けられ、それぞれ出力端子ＯＵＴ１,ＯＵＴ２，・・・，ＯＵＴｎに接続する。
【００１０】
また、出力回路４０は、オペアンプ４１とコンデンサ４２で構成される。これにより、ある出力回路、出力端子が選択されているとき、ＭＵＸ３０が他の出力回路、出力端子へと切り換えられ、自己の出力回路にＤＡＣ２０からアナログ電圧が供給されないような場合であっても、コンデンサ４２はその電圧を保持し続ける。
【００１１】
即ち、ＭＵＸ３０で選択された出力回路４０のコンデンサ４２の両端電圧は、ＤＡＣ２０からラインＬ３、ＭＵＸ３０を介して与えられる電圧と同じ値となり、オペアンプ４１からはこのコンデンサ４２の両端電圧に応じた電圧が出力される。
【００１２】
ＤＣ／ＤＣコンバータ５０は、内部側回路と絶縁された各種機器側の回路に設けられ、上述したＤＡＣ２０、ＭＵＸ３０、出力回路４０に電圧を供給する。
【００１３】
このように、従来のデジタル／アナログ変換モジュールでは、同一のデジタル／アナログ変換モジュールの中に複数の出力端子ＯＵＴ１,ＯＵＴ２，・・・，ＯＵＴｎを設けている。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
ところが、図４に示すデジタル／アナログ変換モジュールでは、回路の故障、負荷の異常等により出力端子ＯＵＴ１,ＯＵＴ２，・・・，ＯＵＴｎから正常なレベルの電圧が出力されない場合、次の理由で故障の検出が困難である。
【００１５】
つまり、例えば、故障を検出するため、デジタル／アナログ変換モジュール内にＡ／Ｄ変換器を用意して、出力端子ＯＵＴ１,ＯＵＴ２，・・・，ＯＵＴｎの出力電圧レベルをこのＡ／Ｄ変換器でデジタル信号に変換し、この変換されたデジタル信号の値をＭＰＵ１０で取り込むことによりアナログ出力が正常か否かを判断する方法がある。
【００１６】
しかし、これではＤ／Ａ変換により所定レベルのアナログ電圧を出力することを目的としたモジュール内に、更にＡ／Ｄ変換器も実装しなければならないため、回路の規模が大きくなる。
【００１７】
他の方法として、ＭＰＵ１０は、機種によってはＡ／Ｄ変換機能付入力端子を備えたものがあり、この入力端子を利用して出力端子ＯＵＴ１,ＯＵＴ２，・・・，ＯＵＴｎの出力電圧レベルのチェックを行うことも考えられる。
【００１８】
しかし、出力端子ＯＵＴ１,ＯＵＴ２，・・・，ＯＵＴｎが設けられた各種機器側回路とＭＰＵ１０が設けられた内部側回路の間は絶縁されているため、アナログ信号の受け渡しを行うことは一般に困難である。
【００１９】
本発明は、これらの問題点に鑑みてなされたものであり、簡単な回路構成で出力電圧のレベルが適切か否か判断するデジタル・アナログ変換モジュールを提供することを目的とする。
【課題を解決するための手段】
【００２０】
この様な課題を達成するために本発明は次の構成からなる。
（１）マイクロプロセッサから出力されたデジタル信号をＤ／Ａ変換するＤ／Ａコンバータと、このＤ／Ａコンバータの出力が入力され前記マイクロプロセッサから出力される第１の選択指示に基づいて接続先を切り換える第１のマルチプレクサと、このマルチプレクサの出力にそれぞれ設けられる複数の出力回路と、この複数の出力回路の出力にそれぞれ設けられる複数の出力端子を備えたデジタル・アナログ変換モジュールにおいて、
前記第１のマルチプレクサの出力を入力するリファレンス回路と、
前記マイクロプロセッサから出力される第２の選択指示に基づいて複数の前記出力端子に供給される電圧のいずれかを出力する第２のマルチプレクサと、
前記第２のマルチプレクサの出力と前記リファレンス回路の出力を比較しその比較結果を前記マイクロプロセッサに出力するコンパレータと、
を備えたことを特徴とするデジタル・アナログ変換モジュール。
（２）前記マイクロプロセッサは、第１回目の検出動作では前記リファレンス回路に対してチェックすべき出力端子にかかる電圧と比較して＋α又は−αの電圧を出力し、第２回目の検出動作では前記リファレンス回路に対して＋α又は−αの電圧のうち第１回目の検出動作で選択されなかった方の電圧を出力することを特徴とする請求項１記載のデジタル・アナログ変換モジュール。
（３）前記第２のマルチプレクサのいずれかの入力に外部電源で生成するチェック電圧を供給し、前記コンパレータにて前記Ｄ／Ａコンバータからの出力と比較することを特徴とする請求項１または請求項２のいずれかに記載のデジタル・アナログ変換モジュール。
（４）マイクロプロセッサから出力されたデジタル信号をＤ／Ａ変換するＤ／Ａコンバータと、このＤ／Ａコンバータの出力が入力され前記マイクロプロセッサから出力される第１の選択指示に基づいて接続先を切り換える第１のマルチプレクサと、このマルチプレクサの出力にそれぞれ設けられる複数の出力回路と、この複数の出力回路の出力にそれぞれ設けられる複数の出力端子を備えたデジタル・アナログ変換モジュールにおいて、
前記第１のマルチプレクサの出力を入力するリファレンス回路と、
前記マイクロプロセッサから出力される第２の選択指示に基づいて複数の前記出力端子に供給される電圧のいずれかを出力する第２のマルチプレクサと、
前記リファレンス回路の出力を＋α及び−αの演算を行ないそれぞれの結果を前記第２のマルチプレクサからの出力と比較してその比較結果を出力するレベル検出回路と、
を備えたことを特徴とするデジタル・アナログ変換モジュール。
（５）前記レベル検出回路は、
前記リファレンス回路から出力される電圧に対して＋αの電圧を加算する第１の加算回路と、
前記リファレンス回路から出力される電圧に対して−αの電圧を加算する第２の加算回路と、
＋端子に前記第１の加算回路の出力が入力され−端子に前記第２のマルチプレクサの出力が入力される第１のコンパレータと、
−端子に前記第２の加算回路の出力が入力され＋端子に前記第２のマルチプレクサの出力が入力される第２のコンパレータと、
これら第１のコンパレータと第２のコンパレータの出力のアンドをとるアンド回路から構成されることを特徴とする請求項４記載のデジタル・アナログ変換モジュール。
（６）前記第２のマルチプレクサのいずれかの入力に外部電源で生成するチェック電圧を供給し、前記レベル検出回路にて前記Ｄ／Ａコンバータからの出力と比較することを特徴とする請求項１または請求項２のいずれかに記載のデジタル・アナログ変換モジュール。
【発明の効果】
【００２１】
本発明では次のような効果がある。２回の検出動作を出力端子ＯＵＴ１からＯＵＴｎまで順に行うので、それぞれの出力端子ＯＵＴ１,ＯＵＴ２，・・・，ＯＵＴｎから出力される電圧のレベルが、ラインＬ１を介して出力される指示値±αの範囲内にあるか判断できる。
【発明を実施するための最良の形態】
【００２２】
以下、図１を参照して本発明によるデジタル・アナログ変換モジュールの構成例を説明する。ただし、図４で説明した構成と同様のものについては同一の符号を付して説明を省略する。
【００２３】
本発明の特徴は、リファレンス回路６０と、マルチプレクサＭＵＸ７０と、コンパレータ８０とを設けた点にある。リファレンス回路６０は、ＭＵＸ３０の接続先の一つに設けるが、出力端子ＯＵＴ１,ＯＵＴ２，・・・，ＯＵＴｎには接続しない。また、このリファレンス回路６０は、オペアンプ６１とコンデンサ６２からなる。
【００２４】
ＭＵＸ７０は、ＭＰＵ１０がラインＬ５を介して出力した第２の選択指示に基づいて、出力端子ＯＵＴ１,ＯＵＴ２，・・・，ＯＵＴｎからの電圧信号のいずれか、又は後述する既知の電圧ＶＲを選択して、コンパレータ８０へ与える。
【００２５】
コンパレータ８０は、リファレンス回路６０から出力された信号と、ＭＵＸ７０で選択された信号とを入力し、ＭＰＵ１０にハイ・レベル又はロウ・レベルの比較結果に相当する信号を出力する。
【００２６】
次に、図２のフローチャートを参照して図１の装置の動作を説明する。まず、１回目の検出動作を説明する。通常の動作は、図４と同様に、ＭＰＵ１０から、ラインＬ１を介して出力すべき値をＤＡＣ２０へ供給し、ＭＵＸ３０で選択された出力回路４０に接続された出力端子ＯＵＴ１からアナログ電圧信号を出力し、以下順次、同様にして出力端子ＯＵＴ２，・・・，ＯＵＴｎからアナログ電圧信号を出力する。（図２のステップＳＢ１０，ＳＢ２０，ＳＢ３０）。
【００２７】
そして、この動作の最後に、リファレンス回路６０への接続（ステップＳＢ４０、ＳＢ４３）を追加した点が本発明の特徴である。
【００２８】
このステップＳＢ４０，ＳＢ４３にあっては、まず、ＭＰＵ１０からラインＬ２を介してＭＵＸ３０をリファレンス回路６０へ切り換える。その一方で、ＭＰＵ１０からＤＡＣ２０へ、動作チェックのための指示値が与えられる。この指示値は、動作チェックが行われる出力端子ＯＵＴ１,ＯＵＴ２，・・・，ＯＵＴｎのそれぞれの特性に基づいて決定される。
【００２９】
例えば、出力端子ＯＵＴ１にかかる出力回路４０をチェックする場合は、この出力回路４０の特性等を考慮した値からなる指示値をＭＰＵ１０からＤＡＣ２０へ出力する。詳しくは、出力回路４０へ供給した電圧信号に値αを加えた電圧（αは出力の精度に関する仕様等に基づいて決定する）を、ＤＡＣ２０を介してリファレンス回路６０に与える（ステップＳＢ４２）。
【００３０】
これにより、図１に示すデジタル／アナログ変換モジュールが正常に動作している場合、出力端子ＯＵＴ１からは、ＭＰＵ１０がＤＡＣ２０を介して出力した電圧信号がそのまま出力され、リファレンス回路６０からは、この出力端子ＯＵＴ１から出力される電圧信号より（＋α）分だけ高い電圧信号が出力される。
【００３１】
従って、ラインＬ５を介して出力される選択指示に基づいて、ＭＵＸ７０が出力端子ＯＵＴ１を選択すると（ステップＳＢ４１）、コンパレータ８０はラインＬ６を介してハイ・レベルの信号をＭＰＵ１０へ伝える（ステップＳＢ４４）。
【００３２】
次に、２回目の検出動作を説明する。ＭＰＵ１０は、２順目の出力端子ＯＵＴ１,ＯＵＴ２，・・・，ＯＵＴｎを一回りして、次にリファレンス回路６０を切り換える。このときは、リファレンス回路６０に対する指示値として、出力端子ＯＵＴ１に対する出力電圧に対して（α）分だけ低い電圧信号（−α）を出力する。
【００３３】
この場合、デジタル／アナログ変換モジュールが正常に動作している場合は、リファレンス回路６０から出力される電圧は出力端子ＯＵＴ１から出力される電圧より（−α）だけ低いものとなる（ステップＳＢ４２）。
【００３４】
従って、ラインＬ５を介して出力される選択指示に基づいて、ＭＵＸ７０が出力端子ＯＵＴ１を選択すると、コンパレータ８０は、ラインＬ６を介してロウ・レベルの信号をＭＰＵ１０へ伝達する（ステップＳＢ４４）。
【００３５】
これらの２回の検出動作により、出力端子ＯＵＴ１から出力された電圧信号のレベルがＭＰＵ１０からの出力値±αの範囲内にあるかどうかが判断でき、この範囲内に入っていれば、デジタル／アナログ変換モジュールの動作は正常である。
【００３６】
一方、故障が発生して出力端子ＯＵＴ１から出力される電圧のレベルに異常が発生している場合には、２回の異常検出動作の内、少なくとも１回は、ＭＰＵ１０で確認する信号Ｌ６のハイ・レベル信号又はロウ・レベル信号が期待値と一致しない。
【００３７】
たとえば、出力端子ＯＵＴ１から出力された電圧が正常値＋αを上回る電圧となっている場合は、１回目の異常検出動作手続でラインＬ６を介してＭＰＵ１０へ入力される信号はロウ・レベルとなる。なお、２回目の手続でも当然ロウ・レベルとなる。
【００３８】
このようにして、出力端子ＯＵＴ１の動作チェックが行われる。これより後、出力端子ＯＵＴ２，ＯＵＴ３，・・・，ＯＵＴｎについて同様の動作チェックを行う。または、ＭＰＵ１０側で指定した出力端子ＯＵＴｊ（ｊは整数）についてだけ、動作チェックを行うようにしてもよい。
【００３９】
このように、２回の検出動作を出力端子ＯＵＴ１,ＯＵＴ２，・・・，ＯＵＴｎまで順に、あるいはこの中の任意の出力端子ＯＵＴｊについて行うことにより、それぞれの出力端子ＯＵＴ１,ＯＵＴ２，・・・，ＯＵＴｎから出力される電圧信号のレベルが、ラインＬ１を介して出力される指示値±αの範囲内にあるかどうかが判断でき、正常動作あるいは異常動作を知ることができる。
【００４０】
また、ＤＡＣ２０及びこのＤＡＣ２０の周辺回路の故障(ゲイン故障)等を検出する場合には、ＤＡＣ２０からの動作チェック信号を、ＭＵＸ３０を介してリファレンス回路６０に入力し、リファレンス回路６０の出力をコンパレータ８０に入力する。
【００４１】
そして、その一方で、外部電源に接続したツェナー・ダイオードＺＤ等で直接的に既知の電圧ＶＲ（チェック電圧）を作り出し、これをＭＵＸ７０で選択してコンパレータ８０の一方の入力端子に入力する。
【００４２】
これにより、ＤＡＣ２０が正常動作をしていれば、コンパレータ８０は、正常動作を表す信号（ハイ・レベル）を出力し、ＤＡＣ２０及びこのＤＡＣ２０の周辺回路に異常があれば、コンパレータ８０は、異常動作を表わす信号（ロウ・レベル）を出力する。
【００４３】
このように、出力回路４０に依存しない既知の電圧ＶＲを直接作り出すことにより、ＤＡＣ２０に故障が発生したのか、出力回路４０に故障が発生したのかをも切り分けることができる。
【００４４】
次に、図３を用いて本発明の別の実施例を説明する。ただし、図１と同様の構成については同一の符号を付して説明を省略する。
【００４５】
レベル検出回路９０は、リファレンス回路６０の後段に設けられる。また、レベル検出回路９０は、加算回路９１（”＋α”の回路）、加算回路９２（”−α”の回路）、コンパレータ９３，９４、アンド回路９５からなる。
【００４６】
加算器９１はリファレンス回路６０の出力に＋αの電圧を加算する。加算回路９２はリファレンス回路６０の出力に−αの電圧を加算する。
【００４７】
コンパレータ９３の＋端子には加算回路９１の出力が入力され、−端子には加算回路９２の出力が入力される。また、コンパレータ９３の−端子及び＋端子にはＭＵＸ７０の出力が接続される。アンド回路９５はコンパレータ９３，９４の積を比較結果としてラインＬ７を介してＭＰＵ１０に出力する。
【００４８】
図３では、図１の構成と異なり、出力端子ＯＵＴ１,ＯＵＴ２，・・・，ＯＵＴｎの電圧のレベルが正常と判断される範囲の指定(±α)を加算回路９１，９２で行う。従って、出力端子ＯＵＴ１の電圧のレベルをチェックする場合は、リファレンス回路６０に対する指示値も出力端子ＯＵＴ１に対する指示値と同じ値とする。
【００４９】
以下、図３の動作を説明する。但し、図１の動作と異なる点は、リファレンス回路６０に出力される指示値と１回のチェックで済む点のみであるため、重複した説明は省略する。また、図１と同様に出力端子ＯＵＴ１の電圧をチェックする場合を例にとり説明する。
【００５０】
ＭＰＵ１０が、リファレンス回路６０に出力する電圧は次の様になる。まず、ＭＰＵ１０が、ラインＬ２を介してＭＵＸ３０をリファレンス回路６０へ切り換える。そして、ＭＰＵ１０が、ＤＡＣ２０を介してリファレンス回路６０に指示値を出力する。
【００５１】
但し、リファレンス回路６０に与えられる指示値は出力回路４０に出力した指示値と全く同様の値となる。このため、コンパレータ９３，９４の入力端子にはそれぞれ次の電圧が供給されることとなる。
【００５２】
（１）コンパレータ９３の＋入力端子には、出力端子ＯＵＴ１に対する指示値にαが加算された電圧。
（２）コンンパレータ９４の−入力端子には、出力端子ＯＵＴ１に対する指示値に値−αが加算された電圧。
（３）コンパレータ９３の−入力端子及びコンパレータ９４の＋入力端子には、出力端子ＯＵＴ１に対する指示値に相当する電圧。
【００５３】
このため、出力端子ＯＵＴ１の電圧が（指示値±α）の範囲内に入っていれば、コンパレータ９３，９４の出力はそれぞれハイ・レベルとなる。
【００５４】
したがって、アンド回路９５がその積をとり、ラインＬ７を介してＭＰＵ１０へ比較結果を通知することにより、正常時はハイ・レベル、異常時はロウ・レベルとして、一回のチェックだけで異常を検出できる。
【００５５】
このように、本発明によれば、ＤＡＣ２０の異常検出、出力回路ＯＵＴ１,ＯＵＴ２，・・・，ＯＵＴｎ側の異常検出をそれぞれ、別個に実現することができる
【図面の簡単な説明】
【００５６】
【図１】本発明によるデジタル・アナログ変換モジュールの構成図である。
【図２】図１のフローチャートである。
【図３】本発明の応用例である。
【図４】従来のデジタル・アナログ変換モジュールの構成図である。
【図５】図４のフローチャートである。
【符号の説明】
【００５７】
１０      ＭＰＵ
２０      ＤＡＣ
３０      ＭＵＸ
４０      出力回路
５０      ＤＣ／ＤＣコンバータ
６０      リファレンス回路
６１      オペンアプ
６２      コンデンサ
７０      ＭＵＸ
８０      コンパレータ
９０      レベル検出回路
９１      加算回路
９２      加算回路
９３      コンパレータ
９４      コンパレータ
９５      ＡＮＤ回路
【図１】
2010045553.tif 000003
【図２】
2010045553.tif 000004
【図３】
2010045553.tif 000005
【図４】
2010045553.tif 000006
【図５】
2010045553.tif 000007