(57)【要約】【課題】多層の回路パターンから形成される素子について、積層される回路パターン層の重ね合わせ精度を向上させることを課題とする。【解決手段】複数層の回路パターンが重ね合わせて形成される素子の形成工程を制御するプロセス制御システムであって、各回路パターン層を形成するための一連の形成工程を実施する工程実行制御部と、一連の形成工程を実施することによって形成された回路パターンの重ね合わせ精度を示す情報を測定する測定部とを備え、工程実行制御部は、第１の回路パターン層を形成するときに測定された測定情報から生成された重ね合わせ位置を調整するためのフィードフォワード情報を、第１の回路パターン層よりも後に形成される第２の回路パターン層の特定の形成工程に適用し、第１の回路パターン層の回路パターンとの相対位置関係を調整して、第２の回路パターン層の特定の形成工程を実施することを特徴とする。【選択図】図３
2010118404.tif 000002
【特許請求の範囲】
【請求項１】
複数層の回路パターンが重ね合わせて形成される素子の形成工程を制御するプロセス制御システムであって、
各回路パターン層を形成するための一連の形成工程を実施する工程実行制御部と、前記一連の形成工程を実施することによって形成された回路パターンの重ね合わせ精度を示す情報を測定する測定部とを備え、
前記工程実行制御部は、第１の回路パターン層を形成するときに測定された測定情報から生成された重ね合わせ位置を調整するためのフィードフォワード情報を、前記第１の回路パターン層よりも後に形成される第２の回路パターン層の特定の形成工程に適用し、第１の回路パターン層の回路パターンとの相対位置関係を調整して、前記第２の回路パターン層の特定の形成工程を実施することを特徴とするプロセス制御システム。
【請求項２】
すでに製造された素子の前記第２の回路パターン層を形成するときに、前記測定部によって測定された測定情報から生成されたフィードバック情報を記憶した記憶部をさらに備え、
前記フィードフォワード情報と、前記記憶部に記憶されていたフィードバック情報とを用いて、前記第１の回路パターン層よりも後に形成される第２の回路パターン層の特定の形成工程に適用される補正情報を生成し、その補正情報を用いて前記第２の回路パターン層の形成位置を調整することを特徴とする請求項１のプロセス制御システム。
【請求項３】
前記フィードフォワード情報を生成する補正部をさらに備え、
前記測定部は、前記第１の回路パターン層に形成されるべき回路パターンを反映するレジスト線幅と、所定の形成工程を実行することにより形成された第１の回路パターン層の回路パターンの形成位置のずれ量とを測定し、
前記補正部は、前記レジスト線幅と前記ずれ量とを用いて、前記第２の回路パターン層の回路パターンの第１の回路パターン層に対する位置を調整するためのフィードフォワード情報を生成することを特徴とする請求項２のプロセス制御システム。
【請求項４】
前記補正情報を生成する条件決定部をさらに備え、
前記条件決定部は、前記補正部によって前記第１の回路パターン層の測定情報から生成された第２の回路パターン層に適用されるフィードフォワード情報と、前記記憶部に記憶されていた第２の回路パターン層に関するフィードバック情報とを用いて、現在形成している素子の前記第１の回路パターン層の回路パターンとの相対位置関係と、すでに製造された素子の第２の回路パターン層の回路パターンの形成位置とに基づき、現在形成している素子の前記第２の回路パターン層の特定の形成工程に適用する補正情報を生成し、
前記工程実行制御部は、生成された補正情報を用いて、前記第２の回路パターン層の特定の形成工程を実施することを特徴とする請求項３のプロセス制御システム。
【請求項５】
前記第１の回路パターン層よりも後に形成される前記第２の回路パターン層の特定の形成工程は、形成すべき回路パターンの形状をパターニングするための露光工程であることを特徴とする請求項１乃至４のいずれかに記載のプロセス制御システム。
【請求項６】
前記第１の回路パターン層よりも後に形成される前記第２の回路パターン層の回路パターンを形成するときに適用される前記フィードフォワード情報は、以下の何れかの式
・ＦＦ＝［（Ｘ１−Ｘ０）−（Ｗ１−Ｗ０）／２］×Ｋ、
・ＦＦ＝［（Ｘ１−Ｘ０）＋（Ｗ１−Ｗ０）／２］×Ｋ、
ＦＦはフィードフォワード情報、
Ｗ１は第１の回路パターン層のレジスト線幅の測定値、
Ｗ０は第１の回路パターン層のレジスト線幅のターゲット値、
Ｘ１は第１の回路パターン層の回路パターンのＸ方向のずれ量の測定値、
Ｘ０は第１の回路パターン層の回路パターンのＸ方向のずれ量のターゲット値、
Ｋは、予め設定された係数（０＜Ｋ≦１）、
により算出されることを特徴とする請求項３のプロセス制御システム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、プロセス制御システムに関し、特に、固体撮像素子などの半導体素子の積層構造における重ね合わせ位置を制御するプロセス制御システムに関する。
【背景技術】
【０００２】
固体撮像素子などの半導体素子は、多数の半導体回路パターンを重ね合わせて形成するプロセスを順次繰り返すことにより製造される。
半導体基板の上に、まず位置の基準点を持つ基準層を形成し、その位置の基準点を確認しながらその上にいくつかの半導体回路パターンの層を順次形成していく。
１つの半導体回路パターンは主として、レジスト塗布工程、露光工程、現像工程、位置ずれ検査工程、線幅測定工程、エッチング工程、レジスト除去工程などをこの順に実行することにより形成される。また、基板に不純物を注入する場合は、エッチング工程の代わりに、イオン注入工程が実行される。
【０００３】
しかし、今日、半導体回路パターンの微細化が進行し、パターンの線幅の均一性や、積層される回路パターンの重ね合わせ精度のより一層の向上が求められている。そのため、製造する半導体素子のロットごとや製造装置ごとに、回路パターンを形成する露光条件を正確に管理制御する必要がある。
たとえば、ある回路パターンについて露光工程を実行した後にアライメントずれ等を測定し、その露光測定結果をフィードバックして、測定を行った製品とは異なる別の製品の同じ回路パターンを形成するときに、その露光工程における露光条件を決定することが行われている。すなわち、フィードバックされる測定結果は、その後に製造される別の製品の露光工程で利用される。
【０００４】
また、露光後のアライメントずれ量及び線幅測定結果などのフィードバックに用いる測定結果を、生産品種、配線層、処理装置およびレチクルごとに集計するだけでなく、前配線層の処理装置別に集計することにより、複数の処理装置を、露光後のアライメントずれ測定結果などの傾向が等しいものをまとめた装置群として管理することによって、歩留を向上させる半導体装置の露光条件を制御する方法が提案されている（特許文献１参照）。
【０００５】
また、ウエハーの検査、露光および現像の各工程を実行した後に、ＳＥＭ等でＣＤ（素子の臨界寸法）を検査し、その検査で収集した情報を、後続ロットへフィードバックしたり、さらに検査済みウエハーに施される次工程（たとえばエッチング工程）を調整するために、収集した情報をフィードフォワードすることにより、ロット間ＣＤ偏差の低減を図る半導体ウエハー工程の制御方法が提案されている（特許文献２参照）。
【特許文献１】特開２００４−３４２９５１号公報
【特許文献２】特開２００１−１４３９８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、特に固体撮像素子（ＣＣＤ）では、高画素化に伴って、画素セルサイズを減少させることが必要であり、そのため、積層される半導体回路パターンの層の重ね合わせに要求される精度がますます高くなっている。
従来技術のように、単に１つの基準層を基準としてフィードバック手法を用いて重ね合わせ精度の向上を図るだけでは、この要求に対応することができない。
たとえば、各層と基準層との間の相対的位置関係が、所定の許容された範囲内に制御されたとしても、重ねられた各層相互間の位置ずれが許容外となり、不良品となる場合がある。
【０００７】
また、特許文献１に記載のものは、従来と同様のフィードバック手法によって露光条件を制御するものであり、複数の処理装置ごとの条件の違いによる影響を反映した制御ができるものの、他の層を形成するための後工程に積極的にフィードフォワードする制御ではなかったため、重ね合わせの精度向上には限界があった。
また、特許文献２に記載された技術は、ＣＤ制御に関するものであり、各層内の回路パターンの線幅を制御することができるものの、重ね合わせられた各層の重ね合わせ精度を向上させることはできない。
【０００８】
そこで、この発明は、以上のような事情を考慮してなされたものであり、従来のフィードバック手法を用いて重ね合わせ精度の向上を図るのに加えて、ある回路パターン層についてたとえば現像工程を実施した後の位置ずれ検査で得られた情報を、その後に実施する他の回路パターン層の特定の形成工程に利用することにより、半導体素子の回路パターンの重ね合わせ精度を向上させ、不良品の発生率を低減して歩留を向上させることのできるプロセス制御システムを提供することを課題とする。
【課題を解決するための手段】
【０００９】
この発明は、複数層の回路パターンが重ね合わせて形成される素子の形成工程を制御するプロセス制御システムであって、各回路パターン層を形成するための一連の形成工程を実施する工程実行制御部と、前記一連の形成工程を実施することによって形成された回路パターンの重ね合わせ精度を示す情報を測定する測定部とを備え、前記工程実行制御部は、第１の回路パターン層を形成するときに測定された測定情報から生成された重ね合わせ位置を調整するためのフィードフォワード情報を、前記第１の回路パターン層よりも後に形成される第２の回路パターン層の特定の形成工程に適用し、第１の回路パターン層の回路パターンとの相対位置関係を調整して、前記第２の回路パターン層の特定の形成工程を実施することを特徴とするプロセス制御システムを提供するものである。
【００１０】
これにより、前工程である第１の回路パターン層を形成したときに測定された測定情報から生成されたフィードフォワード情報を用いて、第１の回路パターン層よりも後に形成される第２の回路パターン層の回路パターンの形成位置を、第１の回路パターン層の回路パターンとの相対位置関係を考慮して調整するので、第１および第２の回路パターン層相互間の重ね合わせ精度を向上させることができ、この２層間の位置ずれが原因となる素子の不良品の発生率を少なくし、素子の歩留を向上させることができる。
【００１１】
また、この発明はすでに製造された素子の前記第２の回路パターン層を形成するときに、前記測定部によって測定された測定情報から生成されたフィードバック情報を記憶した記憶部をさらに備え、前記フィードフォワード情報と、前記記憶部に記憶されていたフィードバック情報とを用いて、前記第１の回路パターン層よりも後に形成される第２の回路パターン層の特定の形成工程に適用される補正情報を生成し、その補正情報を用いて前記第２の回路パターン層の形成位置を調整することを特徴とする。
これによれば、フィードフォワード情報とフィードバック情報の２つの情報を用いているので、後工程で形成される第２の回路パターン層の形成位置をより高精度に調整できる。
【００１２】
さらに、前記フィードフォワード情報を生成する補正部をさらに備え、前記測定部は、前記第１の回路パターン層に形成されるべき回路パターンを反映するレジスト線幅と、所定の形成工程を実行することにより形成された第１の回路パターン層の回路パターンの形成位置のずれ量とを測定し、前記補正部は、前記レジスト線幅と前記ずれ量とを用いて、前記第２の回路パターン層の回路パターンの第１の回路パターン層に対する位置を調整するためのフィードフォワード情報を生成することを特徴とする。
【００１３】
また、前記補正情報を生成する条件決定部をさらに備え、前記条件決定部は、前記補正部によって前記第１の回路パターン層の測定情報から生成された第２の回路パターン層に適用されるフィードフォワード情報と、前記記憶部に記憶されていた第２の回路パターン層に関するフィードバック情報とを用いて、現在形成している素子の前記第１の回路パターン層の回路パターンとの相対位置関係と、すでに製造された素子の第２の回路パターン層の回路パターンの形成位置とに基づき、現在形成している素子の前記第２の回路パターン層の特定の形成工程に適用する補正情報を生成し、前記工程実行制御部は、生成された補正情報を用いて、前記第２の回路パターン層の特定の形成工程を実施することを特徴とする。
【００１４】
また、前記第２の回路パターン層の特定の形成工程は、たとえば、形成すべき回路パターンの形状をパターニングするための露光工程である。
【００１５】
また、この発明において、前記第１の回路パターン層よりも後に形成される前記第２の回路パターン層の回路パターンを形成するときに適用される前記フィードフォワード情報は、以下の何れかの式
・ＦＦ＝［（Ｘ１−Ｘ０）−（Ｗ１−Ｗ０）／２］×Ｋ、
・ＦＦ＝［（Ｘ１−Ｘ０）＋（Ｗ１−Ｗ０）／２］×Ｋ、
ＦＦはフィードフォワード情報、
Ｗ１は第１の回路パターン層のレジスト線幅の測定値、
Ｗ０は第１の回路パターン層のレジスト線幅のターゲット値、
Ｘ１は第１の回路パターン層の回路パターンのＸ方向のずれ量の測定値、
Ｘ０は第１の回路パターン層の回路パターンのＸ方向のずれ量のターゲット値、
Ｋは、予め設定された係数（０＜Ｋ≦１）
により算出されることを特徴とする。
尚、上記２種類の数式は、Ｘ１の測定値の符号が示すずれの方向や、フィードフォワードにより精度よく制御したい相対位置関係が、第１回路パターンから見て左右何れの方向であるかによって使い分けることとする。
【発明の効果】
【００１６】
この発明によれば、前工程で生成されたフィードフォワード情報を用いて、同一素子の後工程で形成される回路パターンの特定の形成工程を実施するので、前工程で形成された第１の回路パターン層の回路パターンと後工程で形成される第２の回路パターン層の回路パターンとの重ね合わせ位置の精度を向上させることができ、第１および第２の回路パターン層間で発生する位置ずれが原因となる素子の不良品の発生率を低減させ、素子の歩留を向上させることができる。
また、フィードフォワード情報に加え、すでに製造された素子について測定されたフィードバック情報を用いることにより、２層間の重ね合わせの精度を向上させることができる。
【発明を実施するための最良の形態】
【００１７】
以下、図面を使用して本発明の実施の形態を説明する。なお、以下の実施例の記載によって、この発明が限定されるものではない。
＜プロセス制御システムの概略説明＞
まず、この発明のプロセス制御システムの概略処理について説明する。
この発明で、プロセス制御の対象となる素子は、複数層の回路パターンが重ね合わせて形成される素子である。たとえば、ＣＣＤ，ＣＭＯＳイメージセンサ，不揮発性メモリなどの半導体素子である。
１つの回路パターンを有する層（回路パターン層）を形成するために、予め定められた一連の形成工程が実施される。１つの回路パターン層が形成された後、主として、その層の上に次の回路パターン層が積層される。
図１に、この発明の多層回路パターンの形成方法の一実施例の説明図を示す。
ここでは、基板上に３つの層を形成する工程（Ａ，Ｂ，Ｃ）についてのみ示す。実際には、ＣＣＤなどの素子を製造する場合には、もっと多くの層が重ね合わせて形成される。
【００１８】
図１（ａ）〜（ｄ）には、積層構造を説明するために、一方向（Ｘ軸方向）の基板などの断面図を示している。紙面の左右方向を、Ｘ軸方向とする。
図１（ａ）において、工程Ａでは、シリコンなどの基板１１の上に、基準層を形成する。基準層は、素子として機能する所定の回路パターン（１２）の他に、重ね合わせの位置の基準となる基準パターン１２−２を形成した層である。
【００１９】
工程Ａにおいて、基準層を形成するためには、いわゆる一連のフォトリソグラフィー処理を行い、基板表面上に基準層の回路パターンを形成する。具体的には、たとえば、基板上への酸化膜の形成工程，レジスト塗布工程，露光工程，現像工程，酸化膜エッチング工程，レジスト除去工程を、この順に実施する。
【００２０】
酸化膜のエッチング工程では、たとえば、露光工程により露光されレジストが除去された領域で、基準層の回路パターンとはならない部分の下地の酸化膜とを、化学反応で除去する。この処理により、素子として必要な基準層の回路パターンと共に、後工程を行うための重ね合わせの基準となる基準パターン１２−２や、重ね合わせ精度の測定用のパターン１２−１も形成される。
【００２１】
また、現像工程を実施した後、残ったレジストのパターンの線幅やエッチング及びレジスト除去工程実施した後の線幅を品質管理のために測定し、ＲＡＭなどのメモリに記憶しておく。
【００２２】
次に、図１（ｂ）において、次の回路パターン層を形成する工程Ｂを実施する。
ここでは、次の回路パターン層は、基準層の上に膜を形成するのではなく、基板内の所定の領域に、イオンを注入することによって形成されるものとする。すなわち、ある工程で形成される層は、成膜によって積層される凸パターンの場合もあるが、膜を形成するのではなく、基板や積層膜の中にイオンを注入することによって形成される場合もある。
【００２３】
図１（ｂ）の工程Ｂにおいては、基板１１の内部で表面近傍に、イオン注入領域１４を形成している。
このイオン注入領域の形成は、たとえば、レジスト塗布工程，露光工程，現像工程，イオン注入工程，レジスト除去工程を、この順に実施することによって行う。
ここで、露光工程のとき、イオン注入領域１４を形成するためのマスクの位置を決めるために、工程Ａで形成した基準パターン１２−２が用いられる。たとえば、基準パターン１２−２の凸形状の画像信号を基に基準パターン１２−２と同時に形成された重ね合わせ精度測定パターン１２−１と、イオン注入工程の重ね合わせパターン１４−１のずれ量を示すＬ２，Ｌ３の距離の差が設計値と同じになるようにマスク位置が調整される。この結果、素子として必要な基準層の回路パターン１２とイオン注入領域１４の端部とのＸ方向の距離が設計値Ｌ１となるようマスクの位置が調整されたこととなる。
なお、１３は酸化膜等であり、イオン注入工程のときに基板へ与えるダメージを防ぐ目的で、工程Ｂ以前に拡散炉などによって形成される。
【００２４】
また、工程Ｂにおいて、形成された回路パターン（ここではレジストパターン）の重ね合わせ精度を示す情報を測定する。まず、現像工程を実施した後、重ね合わせ精度測定パターン部の残ったレジストパターンと基準層の重ね合わせ精度測定パターンの距離Ｌ２，Ｌ３を測定し求める。このずれ量は、フィードフォワード情報の生成に利用される。
さらに、この測定の後、イオンを注入する前に、工程Ｂで形成された回路パターンのレジスト線幅を測定する。この工程Ｂで形成されるべき回路パターンを反映した寸法である。測定されたレジスト線幅も、設計時に決められた線幅の寸法（線幅ターゲット値）と比較され、フィードフォワード情報の生成に利用される。
上記のように、測定された回路パターンの形成位置のずれ量と、測定されたレジスト線幅とが、回路パターン部での工程Ａと工程Ｂの相対的位置関係Ｌ１を示す情報である。
フィードフォワード情報とは、後工程で形成される回路パターンの重ね合わせ位置を調整するための情報であり、上記のような測定情報から生成される。
【００２５】
図１の場合、基準層の測定重ね合わせ精度測定パターン１２−１とイオン注入工程の重ね合わせ精度測定パターン１４−１とのＸ方向距離の設計値Ｌ２，Ｌ３と、実測した距離Ｌ２'，Ｌ３'との差（Ｘ方向アライメントずれ量）を算出する。同様に、紙面に垂直な方向のＹ方向についても理想的な設計値と実測した距離との差（Ｙ方向アライメントずれ量）を算出する。すなわち、２つの工程（Ａ，Ｂ）による重ね合わせ誤差を算出する。
上記した２つの測定処理によって測定された情報（レジスト線幅，形成位置のずれ量）は、ＲＡＭ等のメモリに記憶され、その後に行われるフィードフォワード情報の生成処理（補正処理）で利用される。
【００２６】
イオン注入工程では、たとえば、露光された領域１４のレジストをパターニングして開口部に基板上の酸化膜表面を露出させた状態で、電気的に加速されたイオンを打ち込むことにより、その領域内の基板表面近傍に、砒素などの不純物を注入する。
また、イオン注入をした後で、残ったレジストを除去すると、このイオン注入領域１４の上には、高さを持つ凸形状のパターンが残らない。したがって、工程Ｂを完了した後には、形成したイオン注入領域１４や重ね合わせ測定パターン１４−１は凸パターン形状として残らず、上記した重ね合わせ精度の測定はできないので、工程Ｂの現像工程を実施した後にレジストが残った状態で、上記のような測定を行う必要がある。
フィードフォワード情報の生成処理では、次の工程Ｃを行うときに利用する情報、具体的には、工程Ｃの露光工程を実行するときに、露光位置を調整するための情報（フィードフォワード情報）を生成する。すなわち、フィードフォワード情報は、後工程である工程Ｃで形成される回路パターン層の特定の形成工程に適用される。特定の形成工程とは、たとえば露光工程である。この生成処理の詳細については後述する。
【００２７】
さらに、従来行われているようなフィードバック手法も利用するときは、後述する条件決定部によって補正処理を行い、今までにメモリに蓄積されているフィードバック情報（露光位置の補正量）を加え、フィードフォワード情報とフィードバック情報とを利用して、露光位置を補正する情報（補正情報）を算出する。
生成されたフィードフォワード情報や補正情報は、ＲＡＭ等のメモリに記憶される。
【００２８】
フィードフォワード情報や補正情報は、後工程で形成される回路パターン層の露光位置を決定するために用いられるが、図１（ｃ）に示すように、イオン注入領域１４の位置と工程Ｃで形成すべき回路パターン１５との相対距離Ｌ４を決定するための情報と言うことができる。言いかえれば、前工程で形成された回路パターン１４と、後工程で形成すべき回路パターン１５との相対位置関係を調整する情報が、フィードフォワード情報や補正情報である。
【００２９】
次に、図１（ｃ）において、工程Ｃを実施し、第１パターン層１５の回路パターンを形成する。
このとき形成される第１パターン層１５は、上記したフィードフォワード情報，フィードバック情報，あるいは補正情報を利用して形成される。
工程Ｃでは、たとえば、成膜工程，レジスト塗布工程，露光工程，現像工程，エッチング工程が、この順に行われる。
【００３０】
この工程Ｃの露光工程を実施する前に、メモリに記憶された補正情報を読み出し、その補正情報に基づいて、回路パターン１５を形成するための露光位置を決定する。
この場合、工程Ｃで形成すべき回路パターン１５の位置は、工程Ｂで実際に形成されたイオン注入領域１４との予め定められた相対距離Ｌ４を利用して決定されることになる。
【００３１】
一方、従来技術を用いて工程Ｃを実行する場合は、図１（ｄ）に示すように、工程Ａで形成された基準パターン１２−２を用いて、この基準層の重ね合わせ測定パターン１２−１とＣ工程の重ね合わせ測定パターン１５−１との相対距離Ｌ５，Ｌ６が所定の設計値となるように調整することにより、回路パターンのＬ７が所定の設計値となるように露光工程が実施されていた。
この従来の方法では、基準パターン１２−２に基づいて、イオン注入領域１４の位置と回路パターン１５の位置が決定されるが、イオン注入領域１４と回路パターン１５との相対位置関係を考慮した処理は行われていなかった。
【００３２】
したがって、従来の方法の場合、領域１４と回路パターン１５のいずれもが、基準パターン１２−２に対して、それぞれ所定の許容ずれ範囲内に形成されたとしても、領域１４とパターン１５とがその許容ずれ範囲内であっても逆方向にずれる場合があり、本来満たしてほしい領域１４とパターン１５との相対位置関係が保たれない場合もあり得る。たとえば、素子の設計上、このイオン注入領域１４と回路パターン１５との相対位置関係について非常に厳しい許容範囲が要求される場合は、この両者の逆方向のずれのために、相対位置関係が許容範囲外となり、基準パターンのみを用いる従来の方法では、素子が不良品となってしまう場合もあり得る。
【００３３】
そこで、この発明のように、前工程である工程Ｂのときに生成したフィードフォワード情報や補正情報を用いて、領域１４と回路パターン１５との相対距離Ｌ４を考慮した露光条件を決定して、後工程である工程Ｃにより回路パターン１５を形成するようにすれば、領域１４と回路パターン１５との相対位置関係について厳しい許容範囲が要求されていたとしても、その要求を満たすことが可能となり、その結果、不良品が発生するのを少なくすることができる。
【００３４】
また、工程Ｃにおいて、現像工程を実施した後、工程Ａや工程Ｂで実施したレジスト線幅測定処理や、工程Ｂで実施した重ね合わせ精度測定処理と同様の処理をしてもよい。
この２つの測定によって得られた情報は、すでに従来技術でも行われているようなフィードバック情報として利用することができる。この場合、フィードバック情報はハードディスクなどの不揮発性メモリに保存され、後に、この工程Ｃを実施してすでに製造された素子とは異なる別の素子を製造するときに用いられる。
あるいは、工程Ｃで上記２つの測定処理によって得られた情報は、工程Ｃの後に同じ素子についての他の工程Ｎがある場合は、その工程Ｎで、フィードフォワード情報として利用することもできる。
【００３５】
＜この発明のプロセス制御システムの構成＞
図２に、この発明のプロセス制御システムの一実施例の構成ブロック図を示す。
ここで、プロセス制御システムは、主として、いくつかの工程を実行することによって複数の回路パターンを順次形成する回路パターン形成装置１００と、この装置１００で実行される工程の順序や処理条件を管理制御する工程制御装置２００とから構成される。
工程制御装置２００は、パソコンやワークステーションのような汎用コンピュータを用いてもよく、また、回路パターン形成装置１００の中に組み込まれた制御機器であってもよい。
【００３６】
回路パターン形成装置１００は、主として、測定部１０１と、工程実行制御部１０２と、各回路パターンを形成するのに必要な設備であって、図２に示したようなレジスト塗布工程からレジスト除去工程までの各工程と測定処理（１１１〜１１９）を実施するための設備から構成される。
【００３７】
測定部１０１は、１つの回路パターン層を形成するための一連の形成工程を実施することによって、実際に形成された回路パターンの重ね合わせ精度を示す情報を測定する部分である。また図２では、レジスト線幅測定実施部１１４，酸化膜パターン線幅測定実施部１１７，重ね合わせ精度測定実施部１１８によって測定された情報を収集して、これらの測定情報２１１を工程制御装置２００へ送信する部分である。
ここで、測定情報２１１とは、前記したようなレジスト線幅，酸化膜パターン線幅，重ね合わせ位置の情報（アライメントずれ量），スケーリング，ローテーション，ウエハ面内情報，ショット情報などを意味する。スケーリングとは、伸縮率の情報である。ローテーションとは、回転成分の情報である。また、ウエハ面内情報とは、ウェハ単位での伸縮率・回転成分等であり、ショット情報とは、１レティクル上の乗り数単位での伸縮率・回転成分等の情報である。
【００３８】
工程実行制御部１０２は、所定の実施条件に従って、図２に例示したような各回路パターン層を形成するための一連の形成工程（１１１〜１１９）を実行させる部分である。
各工程の実施条件は、予めＲＯＭ等のメモリに記憶して提供してもよいが、この発明では、上記したように所定の２つの層相互間の回路パターンの相対位置関係を調整するために、工程制御装置２００から与えられる補正情報２１４によって決定するようにする。
【００３９】
工程制御装置２００は、主として、測定情報取得部２０１，補正部２０２，条件決定部２０３，記憶部２０４とから構成される。
測定情報取得部２０１は、測定部１０１によって収集された測定情報２１１を取得して、記憶部２０４に保存する部分である。
補正部２０２は、重ね合わせ位置を調整するためのフィードフォワード情報（ＦＦ情報）２１２を生成する部分であり、フィードフォワード情報生成部とも呼ぶ。
ＦＦ情報の生成は、たとえば、前記したレジスト線幅と回路パターンの形成位置のずれ量を用いて行われる。
【００４０】
条件決定部２０３は、補正部２０２で生成されたＦＦ情報を用いて、いくつかの工程（１１１〜１１９）のうち同一素子の後工程の実施条件（たとえば、露光工程で用いる露光条件）に対応した補正情報２１４を生成する部分である。
ＦＦ情報のみを用いて補正を行う場合は、ＦＦ情報２１２から補正情報２１４が生成される。
また、記憶部２０４に蓄積されているフィードバック情報（ＦＢ情報）２１３を用いた補正も行う場合は、条件決定部２０３は、ＦＦ情報２１２とＦＢ情報２１３とを用いて、補正情報２１４を生成する。
ここで、ＦＢ情報２１３としては、すでに製造された素子の回路パターン層を形成したときに、測定部によって測定されていた測定情報から生成された情報を用いる。
【００４１】
したがって、条件決定部２０３は、補正部２０２によって生成されたＦＦ情報２１２のみを利用して補正情報２１４を生成する場合と、ＦＦ情報２１２とＦＢ情報２１３とを利用して補正情報２１４を生成する場合とがある。
どちらを採用するかは、製造する素子や工程の種類などによって、このシステムの利用者が予め設定できるようにすることが好ましい。
【００４２】
たとえば、前工程である第１の回路パターン層の形成時に測定された測定情報から第２の回路パターン層に適用されるフィードフォワード情報２１２を生成する場合、このフィードフォワード情報２１２と、記憶部にすでに記憶されていた第２の回路パターン層に関するフィードバック情報２１３とを用いて、条件決定部２０３が、第２の回路パターン層の補正情報２１４を生成する。
【００４３】
ここで生成される補正情報２１４は、現在形成している素子の第１の回路パターン層の回路パターンと、これから形成しようとしている第２の回路パターン層の回路パターンとの相対位置関係と、すでに製造された素子の第２の回路パターン層の回路パターンの形成位置とに基づき、現在形成している素子の第２の回路パターン層を形成する特定の形成工程に適用される情報である。
この場合、工程実行制御部１０２は、生成された補正情報２１４を用いて、第２の回路パターン層の特定の形成工程を実施する。ここで、特定の形成工程とは、たとえば、形成すべき第２の回路パターン層の回路パターンの形状をパターニングするための露光工程である。
【００４４】
記憶部２０４には、主として、測定情報２１１，ＦＦ情報２１２，ＦＢ情報２１３，補正情報２１４が保存されるが、この他に、各機能ブロックの動作に必要な情報も保存される。
また、記憶部２０４としては、ＲＡＭやＲＯＭなどの半導体メモリの他に、ハードディスクなどの記憶装置が用いられ、ＦＢ情報２１３などの消えると困る情報は、ハードディスクなどの不揮発性メモリに保存される。
【００４５】
また、測定情報取得部２０１，補正部２０２，条件決定部２０３は、ＣＰＵ，ＲＯＭ，ＲＡＭ，Ｉ／Ｏコントローラ，タイマーなどを備えたマイクロコンピュータにより実現され、ＲＯＭ等に保存された制御プログラムに基づいて、ＣＰＵが各種ハードウェアを動作させることにより、各機能ブロックの動作が実行される。
【００４６】
＜この発明の回路パターン形成プロセスの説明＞
図３に、この発明の回路パターン形成プロセスの一実施例の説明図を示す。
ここでは、ＣＣＤなどの半導体素子を製造する場合に、基板上に、基準層と、Ｎ個の回路パターン層を形成するものとする。
また、１つの素子は、まず基準層を形成するための工程Ａを実行し、次に回路パターン第１層を形成するための工程Ｂを実行し、さらに、残りの回路パターン層（第２〜第Ｎ層）を形成するための工程Ｃ〜工程Ｎを、順次実行することにより完成する。
また、工程Ａ〜工程Ｎのそれぞれにおいて、図２に示したような複数の工程と測定処理（１１１〜１１９）のいずれかが実行されることにより、対応する回路パターンの層が形成されるものとする。
【００４７】
図３の実施例では、工程Ｂを実行したときに得られた測定情報２１１を、次の工程Ｃの中の特定処理の実施条件の決定に用いるものとする。
この場合、工程Ｂで得られた測定情報２１１（たとえばレジスト線幅など）が補正部２０２に与えられると、測定情報２１１に対して所定の演算を行ってフィードフォワード情報（ＦＦ情報）２１２が生成される。このＦＦ情報２１２は条件決定部２０３に与えられる。
また、工程Ｃでは、今までに蓄積されていたフィードバック情報２１３（ＦＢ情報）も利用するものとすると、記憶部２０４に保存されていたＦＢ情報２１３が条件決定部２０３に与えられる。
条件決定部２０３は、与えられたＦＦ情報２１２とＦＢ情報２１３とを用いて、所定の演算を行って、補正情報２１４を生成する。
【００４８】
生成された補正情報２１４は、工程実行制御部１０２に与えられ、工程Ｃの中の特定の工程（たとえば、露光工程）を実施するための条件データとして用いられる。たとえば、補正情報２１４は、工程Ｃの中の露光工程を実施するための露光条件（露光する位置を決めるためのデータ）を決定する情報として用いられる。
【００４９】
このように、１つの素子を形成するためのある工程Ｂで得られた測定情報を用いて、その素子を形成するための工程Ｂよりも後の工程Ｃで用いるフィードフォワード情報および補正情報を生成しているので、基準層に形成された基準パターン２−１を利用した重ね合わせだけでなく、工程Ｂで形成された回路パターン第１層と工程Ｃで形成されるべき回路パターン第２層との相対位置関係を考慮した重ね合わせが可能となり、素子の重ね合わせ精度をより向上させることができ、素子の不良品の発生を低減させ、歩留を向上させることができる。
【００５０】
なお、フィードバック情報２１３を用いない場合は、条件決定部２０３は、フィードフォワード情報２１２のみを用いて補正情報２１４を生成する。
また、図３では、工程Ｂで得られたフィードフォワード情報２１２をその次の工程Ｃで利用するものを示しているが、これに限られるものではない。
たとえば、工程Ｂで得られたフィードフォワード情報２１２を、工程Ｃよりも後の工程（たとえば工程Ｎ）で利用するようにしてもよい。また１つの後工程だけでなく、工程Ｂよりも後の複数の工程で、フィードフォワード情報２１２を利用するようにしてもよい。
【００５１】
図４に、回路パターン形成プロセスの中で行われるフィードフォワード処理とフィードバック処理の一実施例のフローチャートを示す。ここでは、フィードフォワード情報を生成する層を第ｉ層とし、そのフィードフォワード情報を利用する層を第ｊ層とする。
また、第ｊ層のフィードバック情報が、予め記憶部２０４に保存されているものとする。
【００５２】
図４のステップＳ１において、工程実行制御部１０２が、第ｉ層形成工程を実施する。たとえば、この工程が、図１の工程Ｂであったとすると、イオン注入領域１４を形成するために、レジスト塗布処理，露光処理および現像処理が実行される。
【００５３】
ステップＳ２において、測定部１０１によって、第ｉ層の精度情報の測定処理が行われる。たとえば、図１の工程Ｂの場合、レジスト線幅Ｗ１の測定と、重ね合わせ位置の測定とが行われる。
重ね合わせ位置としては、Ｘ方向アテイメントずれ量Ｘ１と、Ｙ方向アライメントずれ量Ｙ１が測定される。レジスト線幅Ｗ１は、たとえば走査型電子顕微鏡を用いて測定される。また、アライメントずれ量（Ｘ１，Ｙ１）は、重ね合わせ測定機を用いて、ＣＣＤによる画像認識より、重ね合わせ測定パターンの相対的距離を比較をすることにより測定される。
【００５４】
ステップＳ３において、これらの測定した精度情報（測定情報）は、測定情報取得部２０１に送られ、記憶部２０４に記憶される。
ステップＳ４において、補正部２０２が、フィードフォワード情報２１２を生成し、記憶部２０４に記憶する。
【００５５】
フィードフォワード情報（ＦＦ情報）２１２は、たとえば、測定されたレジスト線幅Ｗ１と、Ｘ方向アライメントずれ量Ｘ１とを用いて、以下の何れかの式により算出される。
・ＦＦ情報＝［（Ｘ１−Ｘ０）−（Ｗ１−Ｗ０）／２］×Ｋ
・ＦＦ情報＝［（Ｘ１−Ｘ０）＋（Ｗ１−Ｗ０）／２］×Ｋ
ここで、Ｘ０は、Ｘ方向アライメントずれターゲット値であり、製造条件として製品毎に予め定められている。
Ｗ０は、線幅ターゲット値であり、Ｘ０と同様に製造条件として予め定められている。
尚、先に述べたように、上記２種類の数式は、Ｘ１の測定値の符号が示すずれの方向や、フィードフォワードにより精度よく制御したい相対位置関係が、第１回路パターンから見て左右何れの方向であるかによって使い分けることとする。
【００５６】
Ｋは係数であり、０＜Ｋ≦１の範囲内の任意の値が予め設定され、たとえば、Ｋ＝０．８とすることができる。
また、係数Ｋは、主として、過剰補正による不具合を考慮して過去の製造実績から決定される。
測定値であるレジスト線幅Ｗ１と、Ｘ方向アライメントずれ量Ｘ１とは、１ヶ所の位置のデータだけでなく、第ｉ層の複数の位置で測定を行い、それらの統計値を使用することが好ましい。
【００５７】
次に、ステップＳ５において、フィードフォワード情報を利用する層である第ｊ層のフィードバック情報（ＦＢ情報）２１３を取得する。このＦＢ情報２１３は、以前に製造された素子の第ｊ層形成時に取得された測定情報から生成された情報であり、記憶部２０４から読み出されるものである。たとえば、第ｊ層の形成時に行われた重ね合わせ精度の測定によって求められたＸ方向アライメントずれ量やＹ方向アライメントずれ量が、取得されるＦＢ情報２１３に相当する。
【００５８】
ステップＳ６において、条件決定部２０３が、第ｊ層形成工程の処理条件を決定し、第ｊ層の補正情報を生成する。
ここでは、ステップＳ４で生成されたＦＦ情報２１２と、ステップＳ５で取得されたＦＢ情報２１３とが用いられる。
たとえば、第ｊ層のＦＦ情報２１２とＦＢ情報２１３とを加算した値を、補正情報２１４とする。あるいは、この他に、補正情報２１４は、減算をすることにより算出してもよい。
なお、フィードバック情報２１３を利用しない場合は、ステップＳ５は不要であり、ステップＳ６では、ＦＦ情報２１２のみを用いて、補正情報２１４が生成される。
【００５９】
補正情報２１４は、第ｊ層の形成位置を調整するために利用されるが、たとえば第ｊ層形成工程の中で露光工程を行うときの露光位置を決定する条件として利用される。生成された補正情報２１４は、記憶部２０４に記憶されると共に、工程実行制御部１０２へ送られる。
【００６０】
次に、ステップＳ７において、生成した補正情報を用いて第ｊ層形成工程を実施する。
第ｊ層が第ｉ層のすぐ次の工程であれば、ステップＳ６の後すぐにステップＳ７が実行されるが、第ｉ層を形成した後に、第ｊ層以外の層を形成する必要がある場合は、その他の層を形成した後に、ステップＳ７を実行する。
第ｊ層形成工程では、たとえば、成膜工程，レジスト塗布工程，露光工程および現像工程などの、第ｊ層を形成するために必要な一連の工程を実行する。
【００６１】
ここで、上記したように、生成された補正情報２１４が、露光工程の露光条件に関するものである場合は、工程実行制御部１０２が、条件決定部２０３から与えられた補正情報２１４を用いて露光条件を設定する。具体的には、第ｊ層の回路パターンを形成するための露光位置を設定し、露光設備の位置を調整する。
その後、工程実行制御部１０２は、設定した露光条件に基づいて、第ｊ層の露光工程１１２を実施する。
また、露光工程を実施した後、次の測定処理を実行する前に必要な工程（たとえば、現像工程）も実行する。
【００６２】
次に、ステップＳ８において、測定部１０１が、第ｊ層の精度情報の測定を行う。
ここでの測定処理は、ステップＳ３で行われたものと同様の処理でもよい。たとえば、レジスト線幅の測定と、Ｘ方向およびＹ方向の重ね合わせ精度の測定とが行われる。この測定結果は、フィードバック情報２１３を生成するのに用いられる。
ステップＳ９において、上記測定の結果からフィードバック情報２１３を生成し、測定情報取得部２０１へ転送し、第ｊ層のフィードバック情報２１３として記憶部２０４に保存する。
【００６３】
以上の処理のうち、ステップＳ４，Ｓ６，Ｓ７がこの発明のフィードフォワード処理に関係する処理であり、ステップＳ５，Ｓ６，Ｓ７，Ｓ８，Ｓ９がフィードバック処理に関係する処理である。フィードフォワード処理では、同じ素子の製造過程における前工程で測定された情報が利用され、フィードバック処理ではすでに製造された素子の製造過程の同じ工程で測定された情報が利用される。
【００６４】
＜実施例＞
以下に、固体撮像素子（ＣＣＤ）の製造に、この発明のプロセス制御を利用した一実施例を説明する。
一般に、ＣＣＤは、主として１０〜４０程度の層からなる多層回路パターンから形成されるが、ここでは、この発明の特徴となるフィードフォワード処理とフィードバック処理を含む部分について説明する。
図５に、基準層形成工程（工程Ａ）の一実施例のフローチャートを示す。
図６に、フィードフォワード元となる第ｉパターン層形成工程（工程Ｂ）の一実施例のフローチャートを示す。
図７に、フィードフォワード先となる第ｊパターン層形成工程（工程Ｃ）の一実施例のフローチャートを示す。
【００６５】
図５のステップＳ２１からＳ２９において、基板上に基準層を形成し、その形成工程の中で、レジスト線幅と酸化膜パターンの線幅の測定を行う。
基準層を形成するときに、素子の機能を実現する所定の回路パターンとともに、基準パターン１２−２や、後工程との重ね合わせ精度測定用のパターン１２−１を形成する。基準パターン１２−２及び、測定パターン１２−１は、たとえば、スクライブラインのような無効領域にウェハ面内情報、及びショット情報が得られる位置に形成される。
測定されたレジスト線幅と酸化膜パターンの線幅は、たとえば、後工程の品質管理などで用いられる。
【００６６】
図５のステップＳ２１において、ＣＣＤの回路パターンを形成する基板１１を準備する。基板としては、直径１５０ｍｍ〜３００ｍｍ程度の大きさのシリコンウェハなどが用いられる。
基板１１は、回路パターン形成装置１００の拡散炉等に設置され、ステップＳ２２において、酸素雰囲気中で熱処理をすることにより、基板表面全体に酸化膜を形成する。
ここで、膜厚１０〜３００ｎｍ程度の酸化膜を形成する。
【００６７】
ステップＳ２３において、酸化膜が形成された表面全体に、レジストを塗布する。  ステップＳ２４において、レジストの上方から、ＵＶ光を照射することにより、基準層の回路パターンとなる部分を露光させる。ここで、回路パターンとなる部分の位置決めは、ウェハの方向を示すオリエンテーションフラット、または、ノッチ部を検出することによって行う。
【００６８】
また、ステップＳ２５において、露光された回路パターンのレジストを残すように現像する。現像処理は、たとえば、アルカリ現像液を用いて溶解することによって行えばよい。これにより、露光されていない領域のレジストが除去され、露光されたレジストの部分が残り、基準層の回路パターンがパターニングされる。
【００６９】
ステップＳ２６において、回路パターン形状となるべき位置に残ったレジストの線幅を測定する。レジストの線幅の測定は、たとえば、走査型電子顕微鏡を用いて行う。
ステップＳ２７において、基準層の回路パターン形状の凸パターンを形成するために、不要な部分の酸化膜を除去する。たとえば、反応性イオンエッチングを用いて、レジストが除去された領域の酸化膜を、化学反応で除去する。
【００７０】
ステップＳ２８において、基準層の回路パターン部分に残ったレジストを除去する。
これにより残った酸化膜のパターンが、基準層の回路パターンとなる。ＣＣＤの基準層の回路パターンとしては、素子分離等の回路パターン，後工程の露光処理で用いる基準パターン１２−２、後工程の重ね合わせ精度測定処理で用いる測定用パターン１２−１などが形成される。
【００７１】
ステップＳ２９において、形成された酸化膜パターンの線幅を、走査型電子顕微鏡のような装置を用いて測定する。
また、測定された２つの線幅データは、記憶部２０４に記憶される。
【００７２】
次に、図６に示した第ｉパターン層の形成工程（工程Ｂ）を実施する。
ここで、第ｉパターン層として、イオン注入領域を基板表面近傍の基板内部に生成するものとする。また、後工程で形成する第ｊパターン層のフィードフォワード情報を生成する。
【００７３】
まず、ステップＳ４１において、基準層の回路パターンが形成された基板の表面の全体に、レジストを塗布する。
次に、ステップＳ４２において、予め決められた位置のイオン注入領域の上に塗布されたレジストに、ＵＶ光が照射されるように、露光処理を行う。
この露光処理のとき、イオン注入領域の位置の決定は、たとえば基準パターン１２−２の凸形状の画像信号を用いることより行う。
【００７４】
ステップＳ４３において、現像処理を行い、露光された領域のレジストを除去する。これにより、イオン注入領域に相当する領域のレジストが除去され、その他の領域のレジストは除去されない。すなわち、イオンを注入すべき基板表面の領域が、開口部として露出させられる。
【００７５】
ステップＳ４４において、残ったレジストの線幅Ｗ１を測定する。このレジスト線幅の測定は、上記したステップＳ２６と同様の方法で行われる。
ここで測定するレジストの線幅は、イオン注入領域を代表するような関係にある部分のパターンに関係する線幅である。このレジスト線幅は、フィードフォワード情報の生成のために用いられる。測定されたレジスト線幅Ｗ１は、測定情報２１１の一つとして記憶部２０４に記憶される。
【００７６】
ステップＳ４５において、重ね合わせ精度の測定を行う。
ここで、重ね合わせ精度の測定は、重ね合わせ測定機を用いて、ＣＣＤによる画像認識より、重ね合わせ測定パターンの相対的距離を比較をすることにより測定される。
また、重ね合わせ精度の情報として測定するデータは、種々のものが考えられるが、上記したようなＸ方向アライメントずれ量（Ｘ１）やＹ方向アライメントずれ量（Ｙ１）は、重ね合わせ精度測定用パターンを用いることにより測定される。
また、その他に、伸縮率，回転成分等を、重ね合わせ精度情報として用いることもできる。測定された重ね合わせ精度情報は、測定情報２１１の一つとして、記憶部２０４に記憶される。
【００７７】
ステップＳ４６において、開口された領域に、たとえば砒素イオンを注入する。
これにより、開口領域の基板表面近傍の基板内部に、イオン注入領域が形成される。たとえば、基板表面から、１０ｎｍ〜２μｍ程度の深さの領域に、Ｎ型領域が形成される。
ステップＳ４７において、残っていたレジストを除去する。これにより、第ｉ層の回路パターンとなるイオン注入領域の形成が完了する。
【００７８】
次に、ステップＳ４８において、補正部２０２が、フィードフォワード情報（ＦＦ情報）２１２を生成する。
ＦＦ情報２１２は、フィードフォワード先となる第ｊパターン層の露光工程で使用するものとする。同一ＣＣＤ素子の第ｉ層を形成した後に実行する第ｊパターン層形成工程の中の露光工程で用いる露光条件を決める情報の１つとして、ＦＦ情報２１２を用いる。
【００７９】
ここで、ステップＳ４４で測定したレジスト線幅Ｗ１の測定情報と、ステップＳ４５で測定した重ね合わせ精度情報のうち、Ｘ方向アライメントずれ量Ｘ１とを利用するものとする。たとえば、次のような測定値が得られたとする。
レジスト線幅Ｗ１の測定値の平均値＝０．５２０μｍ
Ｘ方向アライメントずれ量Ｘ１の測定値の平均値＝０．０１０μｍ
また、ＣＣＤの設計時に設定されたターゲット値が、次のように設定されていたとする。
レジスト線幅のターゲット値Ｗ０＝０．５００μｍ
Ｘ方向アライメントずれ量のターゲット値Ｘ０＝０．０００μｍ
【００８０】
このような情報を用いて、フィードフォワード情報（ＦＦ情報）は、以下の何れかの式で算出される。
・ＦＦ情報＝［（Ｘ１−Ｘ０）−（Ｗ１−Ｗ０）／２］×Ｋ
・ＦＦ情報＝［（Ｘ１−Ｘ０）＋（Ｗ１−Ｗ０）／２］×Ｋ
ここで、たとえば、係数Ｋを０．８とする。この係数Ｋの値は、たとえば過去の製造実績を基に不具合を確認することにより、予め設定しておく。
また、係数Ｋは、一義的に１つの数値に固定設定するのではなく、製品や、工程により、設定変更する。
上記測定値の場合、上段の数式で求められるＦＦ情報２１２は、０．０１６μｍとなる。生成されたＦＦ情報２１２は、記憶部２０４に記憶する。
【００８１】
ステップＳ４９において、条件決定部２０３が、第ｊパターン層のフィードバック情報（ＦＢ情報）を取得する。このフィードバック情報（ＦＢ情報）２１３は、記憶部２０４から読み出す。
ここで、フィードバック情報２１３としては、すでに製造されたＣＣＤの第ｊパターン層形成工程で測定された重ね合わせ精度情報（たとえば、Ｘ方向アライメントずれ量）や、そのすでに製造されたＣＣＤを製造したときに、露光条件として設定された設備制御情報などである。設備制御情報としては、Ｘ方向の露光位置の調整量や伸縮率調整量，回転成分の調整量などがある。
【００８２】
ステップＳ５０において、第ｊパターン層の補正情報２１４を生成する。補正情報２１４は、ステップＳ４８で生成したＦＦ情報２１２と、ステップＳ４９で取得したＦＢ情報２１３とから生成する。
たとえば、上記した式によって求めたＦＦ情報２１２と、ＦＢ情報２１３に含まれるＸ方向アライメントずれ量とを用いる場合は、これらの情報を加算した値を、補正情報２１４とする。
あるいは、回転成分の場合は、ＦＢ情報に含まれる回転成分の調整量と、ＦＦ情報の回転成分補正量を加減算することにより、補正情報２１４を算出する。
【００８３】
生成された補正情報２１４は、記憶部２０４に記憶されると共に、工程実行制御部１０２へ与えられる。
工程実行制御部１０２では、その後に行う第ｊパターン層形成工程の中の露光工程で使用するものと認識し、一時保存しておく。
以上により、第ｉパターン層の回路パターンが形成され、第ｊパターン層で用いる補正情報２１４が生成される。
【００８４】
次に、図７に示した第ｊパターン層の形成工程（工程Ｃ）を実施する。
この工程では、生成された補正情報２１４を用いて露光工程が実施され、第ｊパターン層の回路パターンが形成される。
また、現在製造しているＣＣＤとは別のＣＣＤをその後に製造するときのために、第ｊ層のフィードバック情報となるべき情報の測定処理も行う。
【００８５】
図７のステップＳ６１において、第ｊ層となるべき膜の成膜処理を行う。たとえば、減圧ＣＶＤを用いて、工程Ｂを実施した後の表面全体に、ポリシリコンからなる膜を、１００〜３００ｎｍ程度形成する。
ステップＳ６２において、上記膜が形成された表面全体に、レジストを塗布する。
【００８６】
ステップＳ６３において、工程実行制御部１０２は、露光工程実施部１１２により露光処理を行うための準備をする。ここで、条件決定部２０３から与えられた補正情報２１４を読み出し、露光条件を設定して、露光設備の位置を調整する。
具体的には、補正情報２１４から、Ｘ方向の露光位置の調整量，回転成分の調整量などの条件を決定し、露光設備への条件の指示を行う。
次に、ステップＳ６４において、第ｊパターン層の回路パターンとなるべき位置のレジストが露光するようにして、表面全体にＵＶ光を照射させる。
【００８７】
ステップＳ６５において、現像処理を行い、露光されなかった部分のレジストを除去する。これにより、第ｊパターン層の回路パターンとなる部分の膜とその上のレジストが残る。
ステップＳ６６において、残ったレジストの線幅の測定を行う。レジスト線幅の測定は、ステップＳ２６やＳ４４で実施したのと同様の方法で行えばよい。
【００８８】
ステップＳ６７において、重ね合わせ精度の測定を行う。ここで、工程Ａで形成された重ね合わせ精度測定パターン１２−１と、ステップＳ６５で形成された第ｊ層の重ね合わせ精度測定パターン１５−１部のレジストパターンとの距離Ｌ５，Ｌ６が測定される。その測定結果を用いて、たとえば、Ｘ方向アライメントずれ量Ｘ１や、Ｙ方向アライメントずれ量Ｙ１などを算出する。
ステップＳ６６とＳ６７によって測定されたこれらの測定情報２１１は、測定情報取得部２０１へ与えられ、フィードバック情報が生成され、記憶部２０４に、第ｊパターン層のフィードバック情報２１３として記憶される。
【００８９】
次に、ステップＳ６８において、第ｊパターン層の回路パターンを形成するために、ポリシリコン膜のエッチング処理を実行する。たとえば、反応性イオンエッチングを用いて、化学反応させることにより、レジストが除去された領域のポリシリコン膜をエッチングする。これにより、第ｊパターン層の回路パターンの形成が完了する。
【００９０】
上記第ｊパターン層の露光工程において、前工程である工程Ｂで生成した補正情報２１４を用いて、露光条件を設定しているので、第ｉパターン層と第ｊパターン層で形成される回路パターンどうしの位置関係が考慮された重ね合わせ位置の調整が行われる。
したがって、従来の基準パターンのみを用いて重ね合わせ位置の調整を行っていたときと比較して、基準層とは異なる２つのパターン層どうしの相対位置関係を考慮した重ね合わせを行うので、この２つのパターン層の重ね合わせ精度をより高め、ＣＣＤ素子としての不良品の発生率を低くし、製品の歩留を向上させることができる。
【００９１】
たとえば、ＣＣＤ素子において、図６および図７に示したフィードフォワード処理とフィードバック処理を組み合わせたプロセスを、ＣＣＤの回路パターンに適用した場合、注入層とゲートポリシリコン層の回路パターン相互間の位置ずれに起因すると考えられる不良品の発生率を、約１／４程度にまで、低減することができた。
【図面の簡単な説明】
【００９２】
【図１】この発明の回路パターンの形成方法の一実施例の説明図である。
【図２】この発明のプロセス制御システムの一実施例の構成ブロック図である。
【図３】この発明の回路パターン形成プロセスの一実施例の説明図である。
【図４】この発明のフィードフォワード処理およびフィードバック処理の一実施例のフローチャートである。
【図５】この発明の基準層形成工程（工程Ａ）の一実施例のフローチャートである。
【図６】この発明の第ｉパターン層形成工程（工程Ｂ）の一実施例のフローチャートである。
【図７】この発明の第ｊパターン層形成工程（工程Ｃ）の一実施例のフローチャートである。
【符号の説明】
【００９３】
１１  基板
１２  基準層回路パターン
１２−１  基準層重ね合わせ精度測定パターン
１２−２  基準パターン
１４  イオン注入領域
１５  第１パターン層回路パターン
１００  回路パターン形成装置
１０１  測定部
１０２  工程実行制御部
１１１  レジスト塗布工程実施部
１１２  露光工程実施部
１１３  現像工程実施部
１１４  レジスト線幅測定実施部
１１５  エッチング工程実施部
１１６  イオン注入工程実施部
１１７  酸化膜パターン線幅測定実施部
１１８  重ね合わせ精度測定実施部
１１９  レジスト除去工程実施部
２００  工程制御装置
２０１  測定情報取得部
２０２  補正部（ＦＦ情報生成）
２０３  条件決定部（補正情報生成）
２０４  記憶部
２１１  測定情報
２１２  フィードフォワード情報
２１３  フィードバック情報
２１４  補正情報
【図１】
2010118404.tif 000003
【図２】
2010118404.tif 000004
【図３】
2010118404.tif 000005
【図４】
2010118404.tif 000006
【図５】
2010118404.tif 000007
【図６】
2010118404.tif 000008
【図７】
2010118404.tif 000009