(57)【要約】【課題】本発明の目的は、高ＯＮ／ＯＦＦ比を有し、且つ動作安定性に優れた酸化物半導体を用いた薄膜電界効果型トランジスタの製造方法を提供することにある【解決手段】ゲート電極２を形成する工程、ゲート絶縁膜３を形成する工程、酸化物半導体よりなる活性層を形成する工程、該活性層に接して該活性層より電気伝導度の低い酸化物半導体よりなる抵抗層６を形成する工程、該抵抗層の一部を低抵抗化処理することにより所定の間隔を離して少なくとも２つの低抵抗領域を形成する低抵抗化処理工程であって、該２つの低抵抗領域に挟まれた低抵抗化処理が施されなかった領域（未低抵抗化領域）が、平面上、前記ゲート電極の内側に形成され、及び前記２つの低抵抗領域のそれぞれと接してソース電極及びドレイン電極を形成する工程を有する薄膜電界効果型トランジスタの製造方法。【選択図】図１
2010040645.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板上に少なくとも、
（１）ゲート電極を形成する工程、
（２）該ゲート電極を被覆してゲート絶縁膜を形成する工程、
（３）該ゲート絶縁膜に接して酸化物半導体よりなる活性層を形成する工程、
（４）該活性層に接して該活性層より低い電気伝導度を有する酸化物半導体よりなる抵抗層を形成する工程、
（５）該抵抗層の一部を低抵抗化処理することにより所定の間隔を離して少なくとも２つの低抵抗領域を形成する低抵抗化処理工程であって、該２つの低抵抗領域に挟まれた低抵抗化処理が施されなかった領域（未低抵抗化領域）が、平面上、前記ゲート電極の内側に形成され、及び
（６）前記２つの低抵抗領域の一方と接してソース電極及び他方と接してドレイン電極を形成するソース・ドレイン電極形成工程を有することを特徴とする薄膜電界効果型トランジスタの製造方法。
【請求項２】
前記未低抵抗化領域の電気伝導度が１０−９Ｓｃｍ−１以下であることを特徴とする請求項１に記載の薄膜電界効果型トランジスタの製造方法。
【請求項３】
前記低抵抗領域の電気伝導度が１０−８Ｓｃｍ−１以上であることを特徴とする請求項１又は請求項２に記載の薄膜電界効果型トランジスタの製造方法。
【請求項４】
前記低抵抗化処理が酸素によるプラズマ照射であることを特徴とする請求項１〜請求項３のいずれか１項に記載の薄膜電界効果型トランジスタの製造方法。
【請求項５】
前記低抵抗化処理がＵＶオゾン処理であることを特徴とする請求項１〜請求項３のいずれか１項に記載の薄膜電界効果型トランジスタの製造方法。
【請求項６】
前記活性層の電気伝導度が１０−６Ｓｃｍ−１以上１０２Ｓｃｍ−１未満であることを特徴とする請求項１〜請求項５のいずれか１項に記載の薄膜電界効果型トランジスタの製造方法。
【請求項７】
前記抵抗層の膜厚が前記活性層の膜厚より厚いことを特徴とする請求項１〜請求項６のいずれか１項に記載の薄膜電界効果型トランジスタの製造方法。
【請求項８】
前記活性層及び抵抗層の酸化物半導体がアモルファス酸化物半導体であることを特徴とする請求項１〜請求項７のいずれか１項に記載の薄膜電界効果型トランジスタの製造方法。
【請求項９】
前記活性層の酸素濃度が前記抵抗層の酸素濃度より低いことを特徴とする請求項８に記載の薄膜電界効果型トランジスタの製造方法。
【請求項１０】
前記酸化物半導体がＩｎ、ＧａおよびＺｎからなる群より選ばれる少なくとも１種若しくはこれらの複合酸化物を含むことを特徴とする請求項８又は請求項９に記載の薄膜電界効果型トランジスタの製造方法。
【請求項１１】
前記酸化物半導体が前記ＩｎおよびＺｎを含有し、前記抵抗層のＺｎとＩｎの組成比（Ｉｎに対するＺｎの比率Ｚｎ／Ｉｎで表す）が前記活性層の組成比Ｚｎ／Ｉｎより大きいことを特徴とする請求項１０に記載の薄膜電界効果型トランジスタの製造方法。
【請求項１２】
前記基板が可撓性樹脂基板であることを特徴とする請求項１〜請求項１１のいずれか１項に記載の薄膜電界効果型トランジスタの製造方法。
【請求項１３】
請求項１〜請求項１２のいずれか１項に記載の製造方法によって製造された薄膜電界効果型トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、活性層に酸化物半導体を用いた薄膜電界効果型トランジスタの製造方法に関する。特に駆動安定性に優れた薄膜電界効果型トランジスタの製造方法に関する。更には該製造方法によって製造された薄膜電界効果型トランジスタに関する。
【背景技術】
【０００２】
近年、液晶やエレクトロルミネッセンス（ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ：ＥＬ）技術等の進歩により、平面薄型画像表示装置（Ｆｌａｔ  Ｐａｎｅｌ  Ｄｉｓｐｌａｙ：ＦＰＤ）が実用化されている。特に、電流を通じることによって励起され発光する薄膜材料を用いた有機電界発光素子（以後、「有機ＥＬ素子」と記載する場合がある）は、低電圧で高輝度の発光が得られるために、携帯電話ディスプレイ、パーソナルデジタルアシスタント（ＰＤＡ）、コンピュータディスプレイ、自動車の情報ディスプレイ、ＴＶモニター、あるいは一般照明を含む広い分野で、デバイスの薄型化、軽量化、小型化、および省電力のなどが期待されている。
これらＦＰＤは、ガラス基板上に設けた非晶質シリコン薄膜や多結晶シリコン薄膜を活性層に用いる電界効果型薄膜トランジスタ（以後の説明で、Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ、もしくはＴＦＴと記載する場合がある）のアクティブマトリクス回路により駆動されている。
【０００３】
一方、これらＦＰＤのより一層の薄型化、軽量化、耐破損性の向上を求めて、ガラス基板の替わりに軽量で可撓性のある樹脂基板を用いる試みも行われている。
しかし、上述のシリコン薄膜を用いるトランジスタの製造は、比較的高温の熱工程を要し、一般的に耐熱性の低い樹脂基板上に直接形成することは困難である。
そこで、低温での成膜が可能な酸化物半導体、例えば、ＩｎＧａＺｎＯを用いたＴＦＴは、室温成膜が可能であり、フイルム上に作製が可能であるので、フレキシブルデイスプレイ用ＴＦＴとして期待が高まっている。特に、酸化物半導体は高い移動度を得ることができるため、有機ＥＬ素子の画素駆動ＴＦＴとしての期待されている（例えば、特許文献１参照）。
【０００４】
酸化物半導体を活性層に用いたＴＦＴの製造方法として、該酸化物半導体の所定の領域にエネルギー線を照射して酸化物半導体の導電性を変化させ、該領域をソース電極及びドレイン電極とすることが開示されている（例えば、特許文献２参照）。
【０００５】
一方、酸化物半導体を活性層に用いたＴＦＴが有する問題も指摘されている。
例えば、雰囲気の変化に起因する不安定動作を起こす問題があり、ＴＦＴ素子上に金属酸化膜、シリコン窒化物膜、シリコン炭化物膜、有機物あるいは有機物と金属膜の積層膜による保護膜を形成することが開示されている（例えば、特許文献３参照）。
【０００６】
また、酸化物半導体を用いた活性層が一般的な非フッ素化樹脂（エポキシ樹脂やアクリル樹脂等）に接触すると、ＴＦＴの電圧−電流曲線における閾値が駆動によって−３０Ｖ程度変動する問題が指摘され、フッ素化樹脂を保護膜として設置することが開示されている（例えば、特許文献４参照）。
【特許文献１】特開２００６−１６５５２９号公報
【特許文献２】特開２００７−７３６９９号公報
【特許文献３】特開２００７−７３７０５号公報
【特許文献４】特開２００７−２９９９１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、高ＯＮ／ＯＦＦ比を有し、且つ動作安定性に優れた酸化物半導体を用いた薄膜電界効果型トランジスタの製造方法を提供することにある。特に、可撓性のある樹脂基板上に作製が可能な高性能の薄膜電界効果型トランジスタの製造方法を提供することにある。更には該製造方法によって製造された薄膜電界効果型トランジスタを提供することにある。
【課題を解決するための手段】
【０００８】
本発明の上記課題は下記の手段によって解決された。
＜１＞  絶縁基板上に少なくとも、
（１）ゲート電極を形成する工程、
（２）該ゲート電極を被覆してゲート絶縁膜を形成する工程、
（３）該ゲート絶縁膜に接して酸化物半導体よりなる活性層を形成する工程、
（４）該活性層に接して該活性層より低い電気伝導度を有する酸化物半導体よりなる抵抗層を形成する工程、
（５）該抵抗層の一部を低抵抗化処理することにより所定の間隔を離して少なくとも２つの低抵抗領域を形成する低抵抗化処理工程であって、該２つの低抵抗領域に挟まれた低抵抗化処理が施されなかった領域（未低抵抗化領域）が、平面上、前記ゲート電極の内側に形成され、及び
（６）前記２つの低抵抗領域の一方と接してソース電極及び他方と接してドレイン電極を形成するソース・ドレイン電極形成工程を有することを特徴とする薄膜電界効果型トランジスタの製造方法。
＜２＞  前記未低抵抗化領域の電気伝導度が１０−９Ｓｃｍ−１以下であることを特徴とする＜１＞に記載の薄膜電界効果型トランジスタの製造方法。
＜３＞  前記低抵抗領域の電気伝導度が１０−８Ｓｃｍ−１以上であることを特徴とする＜１＞又は＜２＞に記載の薄膜電界効果型トランジスタの製造方法。
＜４＞  前記低抵抗化処理が酸素によるプラズマ照射であることを特徴とする＜１＞〜＜３＞のいずれかに記載の薄膜電界効果型トランジスタの製造方法。
＜５＞  前記低抵抗化処理がＵＶオゾン処理であることを特徴とする＜１＞〜＜３＞のいずれかに記載の薄膜電界効果型トランジスタの製造方法。
＜６＞  前記活性層の電気伝導度が１０−６Ｓｃｍ−１以上１０２Ｓｃｍ−１未満であることを特徴とする＜１＞〜＜５＞のいずれかに記載の薄膜電界効果型トランジスタの製造方法。
＜７＞  前記抵抗層の膜厚が前記活性層の膜厚より厚いことを特徴とする＜１＞〜＜６＞のいずれかに記載の薄膜電界効果型トランジスタの製造方法。
＜８＞  前記酸化物半導体がアモルファス酸化物半導体であることを特徴とする＜１＞〜＜７＞のいずれかに記載の薄膜電界効果型トランジスタの製造方法。
＜９＞  前記活性層の酸素濃度が前記抵抗層の酸素濃度より低いことを特徴とする＜８＞に記載の薄膜電界効果型トランジスタの製造方法。
＜１０＞  前記酸化物半導体がＩｎ、ＧａおよびＺｎからなる群より選ばれる少なくとも１種若しくはこれらの複合酸化物を含むことを特徴とする＜８＞又は＜９＞に記載の薄膜電界効果型トランジスタの製造方法。
＜１１＞  前記酸化物半導体が前記ＩｎおよびＺｎを含有し、前記抵抗層のＺｎとＩｎの組成比（Ｉｎに対するＺｎの比率Ｚｎ／Ｉｎで表す）が前記活性層の組成比Ｚｎ／Ｉｎより大きいことを特徴とする＜１０＞に記載の薄膜電界効果型トランジスタの製造方法。
＜１２＞  前記基板が可撓性樹脂基板であることを特徴とする＜１＞〜＜１１＞のいずれかに記載の薄膜電界効果型トランジスタの製造方法。
＜１３＞  ＜１＞〜＜１２＞のいずれかに記載の製造方法によって製造された薄膜電界効果型トランジスタ。
【発明の効果】
【０００９】
本発明によると、高ＯＮ／ＯＦＦ比を示し、且つ駆動安定性に優れた薄膜電界効果型トランジスタの製造方法およびそれを用いた薄膜電界効果型トランジスタを提供することができる。特に、可撓性基板を用いたフイルム（フレキシブル）ＴＦＴとして有用な薄膜電界効果型トランジスタの製造方法およびそれを用いた薄膜電界効果型トランジスタを提供することができる。
【発明を実施するための最良の形態】
【００１０】
１．薄膜電界効果型トランジスタ
本発明の薄膜電界効果型トランジスタは、絶縁基板上に少なくとも、ゲート電極を形成する工程、該ゲート電極を被覆してゲート絶縁膜を形成する工程、該ゲート絶縁膜に接して酸化物半導体よりなる活性層を形成する工程、該活性層に接して該活性層より低い電気伝導度を有する酸化物半導体よりなる抵抗層を形成する工程、該抵抗層の一部を低抵抗化処理することにより所定の間隔を離して少なくとも２つの低抵抗領域を形成する低抵抗化処理工程であって、該２つの低抵抗領域に挟まれた低抵抗化処理が施されなかった領域（未低抵抗化領域）が、平面上、前記ゲート電極の内側に形成され、前記２つの低抵抗領域の一方と接してソース電極及び他方と接してドレイン電極を形成するソース・ドレイン電極形成工程を有する薄膜電界効果型トランジスタの製造方法によって製造される。
【００１１】
本発明に於ける抵抗層は、活性層に対する保護層として機能し、雰囲気の変化に起因するＴＦＴの動作変動を防止し、あるいは薄膜電界効果型トランジスタの保護に用いられる非フッ素化樹脂に直接接触するのを防止し、閾値変動を防止する機能を発揮する。一方、抵抗層のソース電極及びドレイン電極に接触する領域は低抵抗化処理により電気伝導度が増大し、活性層とソース電極及びドレイン電極との十分な電気的導通性を有する。
【００１２】
さらに、本発明によれば、活性層の酸化物半導体が高い移動度であっても、ＯＦＦ電流を抑制し高いＯＮ／ＯＦＦ比のＴＦＴを提供することができる。
【００１３】
本発明の製造方法に拠れば、特開２００７−７３７０５号公報や特開２００７−２９９９１３号公報に開示されているような新たな保護層を設ける必要がなく、製造工程が簡易である。
【００１４】
また、本発明者らによる検討の結果、酸化物半導体層は、プラズマ照射やＵＶオゾン処理によってその電気伝導度を高くできることが見出され、低抵抗化処理工程が、工業的に高い生産性で実現できることが見出された。
【００１５】
好ましくは、抵抗層の未抵抗化領域の電気伝導度が１０−９Ｓｃｍ−１以下であり、より好ましくは、１０−１０Ｓｃｍ−１以下である。
好ましくは、低抵抗化処理によって、低抵抗化処理工程後の電気伝導度が１０−８Ｓｃｍ−１以上に上昇する。より好ましくは、１０−６Ｓｃｍ−１以上、さらに好ましくは１００Ｓｃｍ−１以上である。
より低抵抗な程、活性層とソース電極及びドレイン電極のコンタクト抵抗が小さくなるので、より好ましい。
【００１６】
好ましくは、活性層の電気伝導度が１０−６Ｓｃｍ−１以上１０２Ｓｃｍ−１未満であり、より好ましくは１０−４Ｓｃｍ−１以上１０２Ｓｃｍ−１未満であり、さらに好ましくは１０−１Ｓｃｍ−１以上１０２Ｓｃｍ−１未満である。
活性層の電気伝導度が１０−６Ｓｃｍ−１未満ではＴＦＴとして動作しなくなるので好ましくなく、１０２Ｓｃｍ−１以上では導電体となる為好ましくない。
【００１７】
本発明に於ける未低抵抗化領域とゲート電極の平面上の位置関係は、断面模式図（例えば図１）では、それぞれ未低抵抗化領域とゲート電極の幅と相対的位置関係によって表される。「未低抵抗化領域が、平面上、前記ゲート電極の内側に形成される」とは、断面模式図上で、未低抵抗化領域の幅がゲート電極の幅と同一若しくはそれより狭く、且つ、ゲート電極の直上に形成され、未低抵抗化領域の端部がゲート電極の端部と一致するか若しくはそれより内部に位置することを意味する。
未低抵抗化領域とゲート電極の幅の差（図１では（ｄ＋ｄ’）で表される）は、０μｍ以上５０μｍ以下が好ましく、より好ましくは０μｍ以上２０μｍ以下、さらに好ましくは、０μｍ以上５μｍ以下である。
未低抵抗化領域がゲート電極面を超えてゲート電極が存在しない領域まで伸びて形成した場合、ＴＦＴ動作時のＯＮ電流が低くなる、或いは動作できなくなるので好ましくない。
【００１８】
好ましくは、抵抗層の膜厚が前記活性層の膜厚より厚い。
好ましくは、酸化物半導体がアモルファス酸化物半導体である。
好ましくは、活性層の酸素濃度が前記抵抗層の酸素濃度より低い。
好ましくは、酸化物半導体がＩｎ、ＧａおよびＺｎからなる群より選ばれる少なくとも１種若しくはこれらの複合酸化物を含む。より好ましくは、酸化物半導体が前記ＩｎおよびＺｎを含有し、抵抗層のＺｎとＩｎの組成比（Ｉｎに対するＺｎの比率Ｚｎ／Ｉｎで表す）が活性層の組成比Ｚｎ／Ｉｎより大きい。
好ましくは、基板が可撓性樹脂基板である。
【００１９】
１）構造
次に、図面を用いて、詳細に本発明における薄膜電界効果型トランジスタの構造及びその製造方法を説明する。
図１は、本発明の製造方法によって得られる薄膜電界効果型トランジスタであって、逆スタガ構造の一例を示す模式図である。絶縁基板１は、プラスチックフィルムなどの可撓性基板の場合、基板の一方の面に絶縁層を配した絶縁基板が用いられる。該絶縁層の上にゲート電極２、ゲート絶縁膜３、活性層４、及び抵抗層６が設置される。抵抗層６の内のソース電極及びドレイン電極と接触する領域は、低抵抗化処理されて低抵抗化層７−１、７−２を形成する。低抵抗化処理されなかった未低抵抗化領域６−２の幅は、ゲート電極２の幅に比べて狭く（隙間ｄ、ｄ’：（ゲート電極の幅）−（未低抵抗化領域の幅）＞０）、ゲート電極面内に配置される。
【００２０】
該低抵抗化層７−１、７−２の上にパターン化されてソース電極５−２とドレイン電極５−１が設置される。ソース電極５−２の電気的接続部分を除いて、得られた積層体の表面全体を保護膜８が被覆している。活性層４の表面は、抵抗層６によって保護膜６と直接接触が断たれている。また、活性層４とソース電極５−２，ドレイン電極５−１との間は低抵抗化層７−１，７−２によって電気的に接続されている。
従って、該構成に拠れば保護膜にエポキシ樹脂やアクリル樹脂等の封止樹脂を用いても、ＴＦＴ動作の閾値変動を小さく保持することができる。
さらに、活性層に、特開２００６−１６５５２９号公報に開示されている酸化物半導体、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体を用いることにより、高い電子移動度を得ることができる。本発明における活性層と抵抗層の積層構造によれば、薄膜電界効果型トランジスタがゲート電極に電圧が印加されたＯＮの状態では、チャネルとなる活性層が大きい電気伝導度を有しているため、トランジスタの電界効果移動度は高くなり、高ＯＮ電流が得られる。ＯＦＦの状態では抵抗層の電気伝導度が小さい為に、抵抗層の抵抗が高いことから、ＯＦＦ電流が低く保たれるために、ＯＮ／ＯＦＦ比特性が改良される。
【００２１】
図２〜図９は、本発明による薄膜電界効果型トランジスタの製造工程の一例を示す模式図である。
絶縁基板１の絶縁面の上にゲート電極２がパターン化され設置される（図３）。その上に、順に、ゲート絶縁膜３、活性層４、抵抗層６が設置される（図４〜図６）。続いて、フォトリソグラフィー法によりレジスト膜からなるマスクを形成する。該マスクを介して酸素プラズマ放射やＵＶオゾン照射等の低抵抗化処理を行う（図７）。該低抵抗化処理工程を経ると該照射を被爆した箇所の電気抵抗が低下し、低抵抗化領域７−１，７−２が形成される。低抵抗化領域７−１と７−２に挟まれて、レジストで保護されて低抵抗化処理を受けなかった領域（未低抵抗化領域６−２）が形成される。低抵抗化領域の抵抗の低下率は、照射エネルギー強度及び照射時間によって制御することができる（図８）。本発明においては、電気抵抗は電気伝導度の逆数であり、抵抗の低下は電気伝導度の増加を意味し、電気伝導度の値によって低抵抗化を定量的に表現することができる。
【００２２】
低抵抗化工程の後に、低抵抗化された領域に接してドレイン電極５−１、及びソース電極５−２が設置される。本発明に於いて、ドレイン電極５−１、及びソース電極５−２はそれぞれ少なくとも一部が低抵抗化領域に接していれば良い。
【００２３】
図１０〜図１３は、本発明の別の態様の低抵抗化工程による製造工程を示す模式図である。図２〜図６の工程は上記の第１の態様と共通である。抵抗層６を形成した後、ソース電極及びドレイン電極が設置される領域のみ露出したレジストパターンをフォトリソグラフィー法により形成する（図１０）。該レジストパターンをマスクにして酸素プラズマ放射やＵＶオゾン照射等の低抵抗化処理を行う（図１０）。該照射を被爆した箇所の電気抵抗が低下する（図１１）。その上から、ソース電極及びドレイン電極を形成する電極層を全面に形成する（図１２）。その後にリフトオフ法によりレジスト膜を剥離すると、レジスト上に形成された電極層はレジストと共に除去されるので、低抵抗化処理された箇所にのみ電極層が残留し、それぞれドレイン電極１５−１、及びソース電極１５−２が形成される（図１３）。
【００２４】
図１４は、本発明の製造方法によって得られる別の態様の薄膜電界効果型トランジスタである。図１と同様の構成を有するが、ゲート電極と未低抵抗化領域が平面上重なり合っている（隙間ｄ、ｄ’＝０；（ゲート電極の幅）−（未低抵抗化領域の幅）＝０）。
図１５は、比較の態様の薄膜電界効果型トランジスタである。図１と同様の構成を有するが、ゲート電極面の幅より未低抵抗化領域の幅が広い（隙間ｄ、ｄ’：（ゲート電極の幅）−（未低抵抗化領域の幅）＜０）。
【００２５】
２）電気伝導度
本発明における活性層及び抵抗層の電気伝導度について説明する。
電気伝導度とは、物質の電気伝導のしやすさを表す物性値であり、物質のキャリア濃度ｎ、電気素量をｅ、キャリア移動度μとすると物質の電気伝導度σは以下の式で表される。
σ＝ｎｅμ
活性層又は抵抗層がｎ型半導体である時はキャリアは電子であり、キャリア濃度とは電子キャリア濃度を、キャリア移動度とは電子移動度を示す。同様に又は抵抗層がｐ型半導体ではキャリアは正孔であり、キャリア濃度とは、正孔キャリア濃度を、キャリア移動度とは正孔移動度を示す。尚、物質のキャリア濃度とキャリア移動度とは、ホール測定により求めることができる。
【００２６】
＜電気伝導度の求め方＞
厚みが分かっている膜のシート抵抗を測定することにより、膜の電気伝導度を求めることができる。半導体の電気伝導度は温度より変化するが、本文記載の電気伝導度は、室温（２０℃）での電気伝導度を示す。
【００２７】
３）ゲート絶縁膜
ゲート絶縁膜としては、ＳｉＯ２、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５、ＨｆＯ２等の絶縁体、又はそれらの化合物を少なくとも二つ以上含む混晶化合物が用いられる。また、ポリイミドのような高分子絶縁体もゲート絶縁膜として用いることができる。
【００２８】
ゲート絶縁膜の膜厚としては１０ｎｍ〜１０μｍが好ましい。ゲート絶縁膜はリーク電流を減らす、電圧耐性を上げる為に、ある程度膜厚を厚くする必要がある。しかし、ゲート絶縁膜の膜厚を厚くすると、ＴＦＴの駆動電圧の上昇を招く結果となる。その為、ゲート絶縁膜の膜厚は無機絶縁体だと５０ｎｍ〜１０００ｎｍ、高分子絶縁体だと０．５μｍ〜５μｍで用いられることが、より好ましい。特に、ＨｆＯ２のような高誘電率絶縁体をゲート絶縁膜に用いると、膜厚を厚くしても、低電圧でのＴＦＴ駆動が可能であるので、特に好ましい。
【００２９】
４）活性層、抵抗層
本発明に用いられる活性層及び抵抗層には、酸化物半導体を用いることが好ましい。特にアモルファス酸化物半導体がさらに好ましい。酸化物半導体、特にアモルファス酸化物半導体は、低温で成膜可能である為に、プラスティックのような可撓性のある樹脂基板に作製が可能である。低温で作製可能な良好なアモルファス酸化物半導体としては、特開２００６−１６５５２９号公報に開示されているような、Ｉｎを含む酸化物、ＩｎとＺｎを含む酸化物、Ｉｎ、Ｇａ及びＺｎを含有する酸化物であり、組成構造としては、ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは６未満の自然数）のものが好ましいことが知られている。これらは、キャリアが電子のｎ型半導体である。もちろん、ＺｎＯ・Ｒｈ２Ｏ３、ＣｕＧａＯ２、ＳｒＣｕ２Ｏ２のようなｐ型酸化物半導体を活性層及び抵抗層に用いても良い。
【００３０】
具体的に本発明に係るアモルファス酸化物半導体は、Ｉｎ−Ｇａ−Ｚｎ−Ｏを含み構成され、結晶状態における組成がＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは６未満の自然数）で表されるアモルファス酸化物半導体が好ましい。特に、ＩｎＧａＺｎＯ４がより好ましい。この組成のアモルファス酸化物半導体の特徴としては、電気伝導度が増加するにつれ、電子移動度が増加する傾向を示す。また、電気伝導度を制御するには、成膜中の酸素分圧より制御が可能であることが特開２００６−１６５５２９号公報に開示されている。
もちろん、活性層及び抵抗層には酸化物半導体だけではなく、Ｓｉ、Ｇｅなどの無機半導体、ＧａＡｓ等の化合物半導体、ペンタセン、ポリチオフェン等の有機半導体材料、カーボンナノチューブ等にも適応可能である。
【００３１】
＜活性層及び抵抗層の電気伝導度＞
本発明における活性層は、ゲート絶縁膜に近接し、ソース電極及びドレイン電極に近接する抵抗層より高い電気伝導度を有することを特徴とする。
好ましくは、前記活性層の電気伝導度が１０−６Ｓｃｍ−１以上１０２Ｓｃｍ−１未満である。より好ましくは１０−４Ｓｃｍ−１以上１０２Ｓｃｍ−１未満であり、さらに好ましくは１０−１Ｓｃｍ−１以上１０２Ｓｃｍ−１未満である。
抵抗層の電気伝導度は、低抵抗化処理を受ける以前には、好ましくは１０−９Ｓｃｍ−１以下であり、より好ましくは１０−１０Ｓｃｍ−１以下である。
【００３２】
＜活性層と抵抗層の膜厚＞
抵抗層の膜厚が活性層の膜厚より厚いことが好ましい。より好ましくは、抵抗層の膜厚／活性層の膜厚比が１を越え１００以下、さらに好ましくは１を越え１０以下である。
活性層の膜厚は、１ｎｍ以上１００ｎｍ以下が好ましく、より好ましくは２．５ｎｍ以上３０ｎｍ以下である。抵抗層の膜厚は、５ｎｍ以上５００ｎｍ以下が好ましく、より好ましくは１０ｎｍ以上１００ｎｍ以下である。低抵抗化処理された領域の厚みは、抵抗層の厚み、即ち未低抵抗化領域の厚みに等しい。
【００３３】
上記の構成の活性層及び抵抗層を用いることにより、ＯＮ／ＯＦＦ比が１０６以上のトランジスタ特性を実現できる。
【００３４】
＜電気伝導度の調整手段＞
電気伝導度の調整手段としては、活性層及び抵抗層が酸化物半導体である場合は下記の手段を挙げることが出来る。
【００３５】
（１）酸素欠陥による調整
酸化物半導体において、酸素欠陥ができると、キャリア電子が発生し、電気伝導度が大きくなることが知られている。よって、酸素欠陥量を調整することにより、酸化物半導体の電気伝導度を制御することが可能である。酸素欠陥量を制御する具体的な方法としては、成膜中の酸素分圧、成膜後の後処理時の酸素濃度と処理時間等がある。ここでいう後処理とは、具体的に１００℃以上の熱処理、酸素プラズマ、ＵＶオゾン処理がある。これらの方法の中でも、生産性の観点から成膜中の酸素分圧を制御する方法が好ましい。成膜中の酸素分圧を調整することにより、酸化物半導体の電気伝導度の制御ができることは、特開２００６−１６５５２９号公報に開示されており、本手法を利用することができる。
【００３６】
（２）組成比による調整
酸化物半導体の金属組成比を変えることにより、電気伝導度が変化することが知られている。例えば、ＩｎＧａＺｎ１−ＸＭｇＸＯ４において、Ｍｇの比率が増えていくと、電気伝導度が小さくなることが、特開２００６−１６５５２９号公報に開示されている。また、（Ｉｎ２Ｏ３）１−Ｘ（ＺｎＯ）Ｘの酸化物系において、Ｚｎ／Ｉｎ比が１０％以上では、Ｚｎ比率が増加するにつれ、電気伝導度が小さくなることが報告されている（「透明導電膜の新展開II」シーエムシー出版  Ｐ．３４−３５）。これら組成比を変える具体的な方法としては、例えば、スパッタによる成膜方法においては、組成比が異なるターゲットを用いる。または、多元のターゲットにより、共スパッタし、そのスパッタレートを個別に調整することにより、膜の組成比を変えることが可能である。  
【００３７】
（３）不純物による調整
酸化物半導体に、Ｌｉ，Ｎａ，Ｍｎ，Ｎｉ，Ｐｄ，Ｃｕ，Ｃｄ，Ｃ，Ｎ，又はＰ等の元素を不純物として添加することにより、電子キャリア濃度を減少させること、つまり電気伝導度を小さくすることが可能であることが、特開２００６−１６５５２９号公報に開示されている。不純物を添加する方法としては、酸化物半導体と不純物元素とを共蒸着により行う、成膜された酸化物半導体膜に不純物元素のイオンをイオンドープ法により行う等がある。
【００３８】
（４）酸化物半導体材料による調整
上記（１）〜（３）においては、同一酸化物半導体系での電気伝導度の調整方法を述べたが、もちろん酸化物半導体材料を変えることにより、電気伝導度を変えることができる。例えば、一般的にＳｎＯ２系酸化物半導体は、Ｉｎ２Ｏ３系酸化物半導体に比べて電気伝導度が小さいことが知られている。このように酸化物半導体材料を変えることにより、電気伝導度の調整が可能である。特に電気伝導度の小さい酸化物材料としては、Ａｌ２Ｏ３、Ｇａ２Ｏ３、ＺｒＯ２、Ｙ２Ｏ３、Ｔａ２Ｏ３、ＭｇＯ、又はＨｆＯ３等の酸化物絶縁体材料が知られており、これらを用いることも可能である。
電気伝導度を調整する手段としては、上記（１）〜（４）の方法を単独に用いても良いし、組み合わせても良い。
【００３９】
＜活性層及び抵抗層の形成方法＞
活性層及び抵抗層の成膜方法は、酸化物半導体の多結晶焼結体をターゲットとして、気相成膜法を用いるのが良い。気相成膜法の中でも、スパッタリング法、パルスレーザー蒸着法（ＰＬＤ法）が適している。さらに、量産性の観点から、スパッタリング法が好ましい。
【００４０】
例えば、ＲＦマグネトロンスパッタリング蒸着法により、真空度及び酸素流量を制御して成膜される。酸素流量が多いほど電気伝導度を小さくすることができる。
【００４１】
成膜した膜は、周知のＸ線回折法によりアモルファス膜であることが確認できる。
また、膜厚は触針式表面形状測定により求めることができる。組成比は、ＲＢＳ（ラザフォード後方散乱）分析法により求めることができる。
【００４２】
５）低抵抗化処理
本発明に於ける低抵抗化処理は、抵抗層の電気伝導度を低下させ、ソース電極及びドレイン電極と活性層とを電気的接続するものである。
好ましくは、低抵抗化処理後の抵抗層の電気伝導度（低抵抗化領域の電気伝導度）は、１０−８Ｓｃｍ−１以上である。より好ましくは、１０−６Ｓｃｍ−１以上、さらに好ましくは１００Ｓｃｍ−１以上である。
【００４３】
低抵抗化処理手段としては、酸化物半導体が酸素濃度によって電気伝導度が異なることを利用して、酸素によるプラズマ照射、ＵＶオゾン処理などを好ましく利用することができる。低下率は、プラズマ照射の照射エネルギー強度、ＵＶオゾン処理におけるオゾン発生濃度及び照射時間によって制御することができる。プラズマ照射装置、ＵＶオゾン処理装置は特に制限されるものではなく、一般に市販されている装置を利用することができる。
【００４４】
６）ゲート電極
本発明におけるゲート電極としては、例えば、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、またはＡｇ等の金属、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性化合物、またはこれらの混合物を好適に挙げられる。
ゲート電極の厚みは、１０ｎｍ以上１０００ｎｍ以下とすることが好ましい。
【００４５】
電極の成膜法は特に限定されることはなく、印刷方式、コ−ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ−ティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、などの中から前記材料との適性を考慮して適宜選択した方法に従って前記基板上に形成することができる。例えば、ＩＴＯを選択する場合には、直流あるいは高周波スパッタリング法、真空蒸着法、イオンプレ−ティング法等に従って行うことができる。またゲート電極の材料として有機導電性化合物を選択する場合には湿式製膜法に従って行うことができる。
【００４６】
７）ソース電極及びドレイン電極
本発明におけるソース電極及びドレイン電極材料として、例えば、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、またはＡｇ等の金属、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロ−ルなどの有機導電性化合物、またはこれらの混合物を好適に挙げられる。
ソース電極及びドレイン電極の厚みは、１０ｎｍ以上１０００ｎｍ以下とすることが好ましい。
【００４７】
電極の製膜法は特に限定されることはなく、印刷方式、コ−ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ−ティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、などの中から前記材料との適性を考慮して適宜選択した方法に従って前記基板上に形成することができる。例えば、ＩＴＯを選択する場合には、直流あるいは高周波スパッタリング法、真空蒸着法、イオンプレ−ティング法等に従って行うことができる。またソース電極及びドレイン電極の材料として有機導電性化合物を選択する場合には湿式製膜法に従って行うことができる。
【００４８】
８）基板
本発明に用いられる基板は特に限定されることはなく、例えばＹＳＺ（ジルコニア安定化イットリウム）、ガラス等の無機材料、ポリエチレンテレフタレ−ト、ポリブチレンテレフタレ−ト、ポリエチレンナフタレ−ト等のポリエステル、ポリスチレン、ポリカ−ボネ−ト、ポリエ−テルスルホン、ポリアリレ−ト、アリルジグリコ−ルカ−ボネ−ト、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、ポリ（クロロトリフルオロエチレン）等の合成樹脂等の有機材料、などが挙げられる。前記有機材料の場合、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、又は低吸湿性等に優れていることが好ましい。
【００４９】
本発明においては特に可撓性基板が好ましく用いられる。可撓性基板に用いる材料としては、透過率の高い有機プラスチックフィルムが好ましく、例えばポリエチレンテレフタレート、ポリブチレンフタレート、ポリエチレンナフタレート等のポリエステル、ポリスチレン、ポリカーボネート、ポリエーテルスルホン、ポリアリレート、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、ポリ（クロロトリフルオロエチレン）等のプラスティックフィルムを用いることができる。また、フィルム状プラスティック基板には、絶縁性が不十分の場合は絶縁層、水分や酸素の透過を防止するためのガスバリア層、フィルム状プラスティック基板の平坦性や電極や活性層との密着性を向上するためのアンダーコート層等を備えることも好ましい。
【００５０】
ここで、可撓性基板の厚みは、５０μｍ以上５００μｍ以下とすることが好ましい。これは、可撓性基板の厚みを５０μｍ未満とした場合には、基板自体が十分な平坦性を保持することが難しいためである。また、可撓性基板の厚みを５００μｍよりも厚くした場合には、基板自体を自由に曲げることが困難になる、すなわち基板自体の可撓性が乏しくなるためである。
【００５１】
９）保護絶縁膜
必要によって、ＴＦＴ上に保護絶縁膜を設けても良い。保護絶縁膜は、活性層または抵抗層の半導体層を大気による劣化から保護する目的や、ＴＦＴ上に作製される電子デバイスとを絶縁する目的がある。
【００５２】
その具体例としては、ＭｇＯ、ＳｉＯ、ＳｉＯ２、Ａｌ２Ｏ３、ＧｅＯ、ＮｉＯ、ＣａＯ、ＢａＯ、Ｆｅ２Ｏ３、Ｙ２Ｏ３、又はＴｉＯ２等の金属酸化物、ＳｉＮｘ、ＳｉＮｘＯｙ等の金属窒化物、ＭｇＦ２、ＬｉＦ、ＡｌＦ３、又はＣａＦ２等の金属フッ化物、ポリエチレン、ポリプロピレン、ポリメチルメタクリレート、ポリイミド、ポリウレア、ポリテトラフルオロエチレン、ポリクロロトリフルオロエチレン、ポリジクロロジフルオロエチレン、クロロトリフルオロエチレンとジクロロジフルオロエチレンとの共重合体、テトラフルオロエチレンと少なくとも１種のコモノマーとを含むモノマー混合物を共重合させて得られる共重合体、共重合主鎖に環状構造を有する含フッ素共重合体、吸水率１％以上の吸水性物質、吸水率０．１％以下の防湿性物質等が挙げられる。
【００５３】
保護絶縁膜の形成方法については、特に限定はなく、例えば、真空蒸着法、スパッタリング法、反応性スパッタリング法、ＭＢＥ（分子線エピタキシ）法、クラスターイオンビーム法、イオンプレーティング法、プラズマ重合法（高周波励起イオンプレーティング法）、プラズマＣＶＤ法、レーザーＣＶＤ法、熱ＣＶＤ法、ガスソースＣＶＤ法、コーティング法、印刷法、又は転写法を適用できる。
【００５４】
１０）後処理
必要によって、ＴＦＴの後処理として、熱処理を行っても良い。熱処理としては、温度１００℃以上で、大気下または窒素雰囲気下で行う。熱処理を行う工程としては、半導体層を成膜の後でも良いし、ＴＦＴ作製工程の最後に行っても良い。熱処理を行うことにより、ＴＦＴの特性の面内バラつきが抑制される、駆動安定性が向上する等の効果がある。
【００５５】
２．表示装置
本発明の電界効果型薄膜トランジスタは、液晶やＥＬ素子を用いた画像表示装置、特に平面薄型表示装置（Ｆｌａｔ  Ｐａｎｅｌ  Ｄｉｓｐｌａｙ：ＦＰＤ）に好ましく用いられる。より好ましくは、基板に有機プラスチックフィルムのような可撓性基板を用いたフレキシブル表示装置に用いられる。特に、本発明の電界効果型薄膜トランジスタは、移動度が高いことから有機ＥＬ素子を用いた表示装置、フレキシブル有機ＥＬ表示装置に最も好ましく用いられる。
【００５６】
（応用）
本発明の電界効果型薄膜トランジスタは、上記表示装置、特にＦＰＤのスイッチング素子、駆動素子として用いられ、携帯電話ディスプレイ、パーソナルデジタルアシスタント（ＰＤＡ）、コンピュータディスプレイ、自動車の情報ディスプレイ、ＴＶモニター、あるいは一般照明を含む広い分野で幅広い分野で応用される。
また、本発明の電界効果型薄膜トランジスタは、表示装置以外にも、有機プラスチックフィルムのような可撓性基板上に本発明の電界効果型薄膜トランジスタを形成し、ＩＣカードやＩＤタグなどに幅広く応用が可能である。
【実施例】
【００５７】
以下に、本発明の薄膜電界効果型トランジスタについて、実施例により説明するが、本発明はこれら実施例により何ら限定されるものではない。
【００５８】
実施例１
１．ＴＦＴ素子の作製
１）比較のＴＦＴ素子Ａの作製
下記により基準となる低抵抗化処理を施さないＴＦＴ素子Ａを作製した。
基板としては、無アルカリガラス板（コーニング社、品番ＮＯ．１７３７）を用いた。
純水１５分→アセトン１５分→純水１５分の順で超音波洗浄を行った前記基板上に、ゲート電極としてＭｏを４０ｎｍに成膜した。Ｍｏの成膜には、ＤＣマグネトロンスパッタリング法（スパッタリング条件：ＤＣパワー３８０Ｗ、スパッタガスＡｒ＝１３ｓｃｃｍ、圧力０．４Ｐａ、１４４ｓｅｃ）にて行った。フォトリソグラフィー＋エッチング法によりパターン化した。
【００５９】
次にゲート電極上に、下記のゲート絶縁膜の形成を行った。
ゲート絶縁膜：ＳｉＯ２をＲＦマグネトロンスパッタ真空蒸着法（条件：ターゲットＳｉＯ２、成膜温度５４℃、スパッタガスＡｒ／Ｏ２＝１２／２ｓｃｃｍ、ＲＦパワー４００Ｗ、成膜圧力０．４Ｐａ、４１７２ｓｅｃ）にて２００ｎｍ形成し、ゲート絶縁膜を設けた。ゲート絶縁膜ＳｉＯ２のパターニングには、リフトオフ法により行った。
【００６０】
次に、ゲート絶縁膜上に、下記条件でＩＧＺＯからなる活性層を厚み３０ｎｍに設けた。
活性層：ＩｎＧａＺｎＯ４の組成を有する多結晶焼結体をターゲットとして、ＲＦマグネトロンスパッタリング法により、Ａｒ流量９７ｓｃｃｍ、Ｏ２流量１．５ｓｃｃｍ、ＲＦパワー２００Ｗ、圧力０．４Ｐａ、４３２ｓｅｃの条件で行った。
【００６１】
次に、上記活性層上に、下記条件でＩＧＺＯからなる抵抗層を厚み４０ｎｍに設けた。
抵抗層：ＩｎＧａＺｎＯ４の組成を有する多結晶焼結体をターゲットとして、ＲＦマグネトロンスパッタリング法により、Ａｒ流量１３ｓｃｃｍ、Ｏ２流量１．５ｓｃｃｍ、ＲＦパワー２００Ｗ、圧力０．４Ｐａ、７２０ｓｅｃの条件で行った。
【００６２】
次いで、上記抵抗層の上にソース電極及びドレイン電極としてＩＴＯを４０ｎｍの厚みにＲＦマグネトロンスパッタリング法（条件：成膜温度４３℃、スパッタガスＡｒ＝１３ｓｃｃｍ、ＲＦパワー４０Ｗ、成膜圧力０．４Ｐａ、１５７３ｓｅｃ）にて、形成した。ソース電極およびドレイン電極のパターニングには、リフトオフ法により行った。
【００６３】
２）低抵抗化処理を施したＴＦＴの作製
図１で示される構成のＴＦＴの作製例である。
上記の基準となるＴＦＴ素子の作製において、抵抗層を設置後、ソース電極及びドレイン電極を設置する前に、フォトリソグラフィー法によりレジストパターンを形成し、ソース電極及びドレイン電極が設置される領域に低抵抗化処理工程を施した。
ＴＦＴのサイズは、チャネル長を２００μｍ、チャネル幅を１０００μｍとなるように、レジストにより保護される抵抗層の幅はゲート絶縁膜より５μｍ狭く形成した（ｄ、ｄ’＝５μｍ）。
【００６４】
＜抵抗化処理条件＞
Ａ）ＵＶオゾン処理
条件：６０ｍＷ/ｃｍ２の強度でＵＶオゾン照射を行った。
Ｂ）Ｏ２プラズマ処理
条件：Ｏ２０．２Ｓｃｃｍ、ＲＦパワー５０Ｗの条件でＯ２プラズマ処理を行った。
【００６５】
低抵抗化処理による抵抗層の電気伝導度の変化については、基板上に抵抗層のみを設置した測定用試料を作製し、ＴＦＴ素子作製におけると同じ条件で抵抗化処理工程を施して得られたサンプルについて測定し、得られた値から計算し抵抗層の電気伝導度と代用した。
【００６６】
−電気伝導度の測定方法−
物性測定用サンプルの電気伝導度は、サンプルの測定されたシート抵抗と膜厚から計算し求めた。ここで、シート抵抗をρ（Ω／□）、膜厚をｄ（ｃｍ）とすると、電気伝導度σ（Ｓｃｍ−１）は、σ＝１／（ρ＊ｄ）として算出される。
本実施例において、物性測定用サンプルのシート抵抗１０７Ω／□未満の領域ではロレスタ−ＧＰ（三菱化学社製）、シート抵抗１０７Ω／□以上の領域ではハイテスタ−ＵＰ（三菱化学社製）を用いて２０℃の環境下で行った。物性測定用サンプルの膜厚測定には触針式表面形状測定器ＤｅｋＴａｋ−６Ｍ（ＵＬＶＡＣ社製）を用いた。
【００６７】
得られたＵＶオゾン処理、及びＯ２プラズマ処理時間と電気伝導度の関係を図１６、１７及び表１に示した。ＵＶオゾン処理工程によって、電気伝導度は２．８×１０−１０Ｓｃｍ−１から照射時間とともに上昇し、３０ｍｉｎで８．０×１０−５Ｓｃｍ−１まで上昇した。一方、Ｏ２プラズマ処理工程によって、電気伝導度は２．８×１０−１０Ｓｃｍ−１から照射時間とともに上昇し、７ｍｉｎで３．６×１００Ｓｃｍ−１まで上昇した。
以上より、ＵＶオゾン処理、及びＯ２プラズマ処理時間の処理条件を変えることにより所望の値の電気伝導度まで上昇させることができることが判る。
【００６８】
同様に活性層についても電気伝導度を測定した結果、１．０×１０−４Ｓｃｍ−１であった。
【００６９】
【表１】
2010040645.tif 000003
【００７０】
本発明のＴＦＴ素子１は、上記実験Ｎｏ．１の条件、即ちＵＶオゾン５分の低抵抗化処理を施した。その他の工程は比較のＴＦＴ素子Ａの作製と全く同様に行った。
【００７１】
２．性能評価
得られた各ＴＦＴ素子について、ソース電極を０（ゼロ）Ｖとして、飽和領域ドレイン電圧Ｖｄ＝＋４０Ｖ（ゲート電圧（Ｖｇ）：−２０Ｖ≦Ｖｇ≦＋４０Ｖ）でのＴＦＴ伝達特性の測定を行い、ＴＦＴの性能を評価した。ＴＦＴ伝達特性の測定は、半導体パラメータ・アナライザー４１５６Ｃ（アジレントテクノロジー社製）を用いて行った。
【００７２】
図１８は、比較Ａの素子と本発明の素子１のＴＦＴ伝達特性を示す電流−電圧特性曲線である。横軸はゲート電圧Ｖｇ、縦軸はドレイン電流Ｉｄである。
【００７３】
−ＯＮ／ＯＦＦ比の算出方法−
ＯＮ／ＯＦＦ比はＴＦＴ伝達特性からドレイン電流Ｉｄにおける最大値Ｉｄｍａｘと最小値Ｉｄｍｉｎとの比Ｉｄｍａｘ／Ｉｄｍｉｎから求めた。
【００７４】
図１８のＴＦＴ伝達特性の測定結果から得られたＴＦＴ特性を表２に示した。表２の結果より、本発明の素子１は、ＯＮ／ＯＦＦ比が高く優れた性能を示した。
一方、抵抗の電気伝導度の小さい比較素子ＡはＴＦＴとして動作しなかった。
【００７５】
【表２】
2010040645.tif 000004
【００７６】
以上より明らかなように、活性層上に電気伝導度の小さい抵抗層を設けた後、ソース電極及びドレイン電極と接続する部分を低抵抗化処理することにより、活性層とソース電極及びドレイン電極間のコンタクト抵抗が低くなり、良好なＴＦＴ特性を示すこと、さらにＯＮ／ＯＦＦ比が高い性能を示すことが見出された。また、ここで得られた抵抗層の電気伝導度は１０−６オーダーであり、表１に示すように処理時間等で１０−６以上の電気伝導度にすることが可能で、その場合にコンタクト抵抗をさらに低くすることが可能である。
【００７７】
実施例２
本発明の素子１の作製と同様にして、但し、ゲート電極の幅と未低抵抗化領域の幅を同一にし、ゲート電極と未低抵抗化領域とが重なり合った構成のＴＦＴ素子２を作製した（図１４に示す構成）。
また、本発明の素子１の作製と同様にして、但し、ゲート電極の幅より未低抵抗化領域の幅が広く、未低抵抗化領域がゲート電極の領域をはみ出した構成の比較のＴＦＴ素子Ｂを作製した（図１５に示す構成）。
得られた素子について、実施例１と同様にＴＦＴ性能を評価した結果、本発明の素子２はＯＮ／ＯＦＦ比が高く、優れた性能を示したが、比較の素子ＢはＯＮ電流が低く、ＯＮ／ＯＦＦ比が低い結果であった。
【図面の簡単な説明】
【００７８】
【図１】本発明のＴＦＴ素子構造を示す模式図である。
【図２】本発明のＴＦＴ素子の製造方法について工程順を追って図２〜図９に示す。図２は基板である。
【図３】ゲート電極の形成工程である。
【図４】ゲート絶縁膜の形成工程である。
【図５】活性層の形成工程である。
【図６】抵抗層の形成工程である。
【図７】低抵抗化処理工程である。
【図８】低抵抗化処理された後の構成である。
【図９】ソース電極、ドレイン電極の形成工程である。
【図１０】本発明の別の態様のＴＦＴ素子の製造方法について工程順を追って図１０〜図１３に示す。図１０は低抵抗化処理工程である。
【図１１】低抵抗化処理された後の構成である。
【図１２】ソース電極、ドレイン電極の形成工程である。
【図１３】リフトオフ工程後の構成である。
【図１４】本発明の別の態様のＴＦＴ素子構造を示す模式図である。
【図１５】比較のＴＦＴ素子構造を示す模式図である。
【図１６】ＵＶ照射法による低抵抗化処理条件と電気抵抗の関係を示す実験データである。
【図１７】Ｏ２プラズマ法による低抵抗化処理条件と電気抵抗の関係を示すデータである。
【図１８】性能評価におけるＴＦＴの閾値電圧（Ｖｔｈ）の求め方を示すグラフの模式図である。横軸はゲート電圧（Ｖｇ）を表し、縦軸はＩｓｄ（ソース・ドレイン間電流）を表す。
【図１】
2010040645.tif 000005
【図２】
2010040645.tif 000006
【図３】
2010040645.tif 000007
【図４】
2010040645.tif 000008
【図５】
2010040645.tif 000009
【図６】
2010040645.tif 000010
【図７】
2010040645.tif 000011
【図８】
2010040645.tif 000012
【図９】
2010040645.tif 000013
【図１０】
2010040645.tif 000014
【図１１】
2010040645.tif 000015
【図１２】
2010040645.tif 000016
【図１３】
2010040645.tif 000017
【図１４】
2010040645.tif 000018
【図１５】
2010040645.tif 000019
【図１６】
2010040645.tif 000020
【図１７】
2010040645.tif 000021
【図１８】
2010040645.tif 000022