(57)【要約】【課題】  真性酸化亜鉛からなる半導体薄膜を有する薄膜トランジスタの製造に際し、加工精度を良くする。【解決手段】  まず、真性酸化亜鉛からなる半導体薄膜８の上面全体に保護膜９を形成し、その上に上層絶縁膜１２を成膜する。次に、上層絶縁膜１２および保護膜９にコンタクトホール１０、１１を形成する。この場合、チャネル長Ｌは２つのコンタクトホール１０、１１間の間隔により決定され、チャネル幅Ｗはコンタクトホール１０、１１の所定方向の寸法により決定される。これにより、半導体薄膜８にサイドエッチングがやや生じても、チャネル長Ｌおよびチャネル幅Ｗに寸法変化が生じることはない。【選択図】      図１
2010045390.tif 000002
【特許請求の範囲】
【請求項１】
半導体薄膜と、該半導体薄膜の一面に形成されたゲート絶縁膜と、該ゲート絶縁膜を介して前記半導体薄膜に対向して形成されたゲート電極と、前記半導体薄膜に電気的に接続されたソース電極およびドレイン電極を有する薄膜トランジスタであって、
前記半導体薄膜の周辺部上に、該半導体薄膜の端面と同一形状の端面を有する絶縁膜が形成され、該絶縁膜から露出された前記半導体薄膜に前記ソース電極および前記ドレイン電極が接続されていることを特徴とする薄膜トランジスタ。
【請求項２】
請求項１に記載の発明において、前記絶縁膜から露出された前記半導体薄膜のチャネル領域上に対応してソース電極用およびドレイン電極用のコンタクトホールに仕切る中央絶縁膜が設けられていることを特徴とする薄膜トランジスタ。
【請求項３】
請求項２に記載の発明において、前記中央絶縁膜は前記絶縁膜と同一の材料により同一の厚さに設けられていることを特徴とする薄膜トランジスタ。
【請求項４】
請求項２に記載の発明において、前記絶縁膜、前記中央絶縁膜および前記半導体薄膜上に、前記各コンタクトホールに対応する部分にコンタクトホールを有する上層絶縁膜が設けられ、前記各コンタクトホールを介して露出された前記半導体薄膜の上面およびその各近傍の前記上層絶縁膜の上面にそれぞれオーミックコンタクト層が設けられていることを特徴とする薄膜トランジスタ。
【請求項５】
請求項４に記載の発明において、前記各オーミックコンタクト層上に前記ソース電極および前記ドレイン電極が前記各オーミックコンタクト層を完全に覆うように設けられていることを特徴とする薄膜トランジスタ。
【請求項６】
請求項２に記載の発明において、前記絶縁膜、前記中央絶縁膜および前記半導体薄膜を含む前記ゲート絶縁膜上に、前記各コンタクトホールに対応する部分にコンタクトホールを有する上層絶縁膜が設けられ、前記各コンタクトホールを介して露出された前記半導体薄膜に低抵抗化処理が施され、前記各コンタクトホールを介して露出された前記半導体薄膜の上面およびその各近傍の前記上層絶縁膜の上面に前記ソース電極および前記ドレイン電極が設けられていることを特徴とする薄膜トランジスタ。
【請求項７】
請求項２に記載の発明において、前記各コンタクトホールを介して露出された前記半導体薄膜の上面およびその各近傍の前記絶縁膜と前記保護膜の上面にそれぞれオーミックコンタクト層が設けられていることを特徴とする薄膜トランジスタ。
【請求項８】
請求項７に記載の発明において、前記各オーミックコンタクト層上に前記ソース電極および前記ドレイン電極が前記各オーミックコンタクト層を完全に覆うように設けられていることを特徴とする薄膜トランジスタ。
【請求項９】
半導体薄膜と、該半導体薄膜の一面に形成されたゲート絶縁膜と、該ゲート絶縁膜を介して前記半導体薄膜に対向して形成されたゲート電極と、前記半導体薄膜のソース領域およびドレイン領域上にそれぞれ形成されたオーミックコンタクト層を有する薄膜トランジスタであって、
前記ゲート電極上における前記半導体薄膜のチャネル領域上に中央絶縁膜が設けられ、前記オーミックコンタクト層がそれぞれ前記中央絶縁膜の上面端部から前記半導体薄膜の上面全長および少なくとも前記半導体薄膜のチャネル方向の端面を覆って設けられていることを特徴とする薄膜トランジスタ。
【請求項１０】
半導体薄膜と、該半導体薄膜の一面に設けられたゲート絶縁膜と、該ゲート絶縁膜を介して前記半導体薄膜に対向して設けられたゲート電極と、前記半導体薄膜に電気的に接続されたソース電極およびドレイン電極を有する薄膜トランジスタであって、
前記ゲート電極上における前記半導体薄膜のチャネル領域上に中央絶縁膜が設けられ、前記中央絶縁膜によって覆われずに露出された前記半導体薄膜に低抵抗化処理が施され、前記ソース電極および前記ドレイン電極が、それぞれ、前記中央絶縁膜の上面端部から前記半導体薄膜の上面全長および少なくとも前記半導体薄膜のチャネル方向の端面を覆って設けられていることを特徴とする薄膜トランジスタ。
【請求項１１】
請求項１０に記載の発明において、前記ソース電極と前記半導体薄膜の間および前記ドレイン電極と前記半導体薄膜の間に、それぞれ、前記中央絶縁膜の端部上から前記半導体薄膜の上面全体および少なくとも前記半導体薄膜のチャネル方向の端面を覆うコンタクト層が設けられていることを特徴とする薄膜トランジスタ。
【請求項１２】
請求項１〜１１のいずれかに記載の発明において、前記絶縁膜、前記ソース電極および前記ドレイン電極を覆うオーバーコート膜を有することを特徴とする薄膜トランジスタ。
【請求項１３】
請求項１２に記載の発明において、前記オーバーコート膜の上面に画素電極が前記ソース電極に接続されて設けられていることを特徴とする薄膜トランジスタ。
【請求項１４】
半導体薄膜と、該半導体薄膜の一面に設けられたゲート絶縁膜と、該ゲート絶縁膜を介して前記半導体薄膜に対向して設けられたゲート電極と、前記半導体薄膜に電気的に接続されたソース電極およびドレイン電極を有する薄膜トランジスタの製造方法であって、
半導体薄膜および絶縁膜を積層して形成し、前記絶縁膜および前記半導体薄膜をエッチングして少なくとも前記半導体薄膜の周辺部上に、該半導体薄膜の端面と同一形状の端面を有する絶縁膜を形成し、該絶縁膜から露出された前記半導体薄膜に接続される前記ソース電極および前記ドレイン電極を形成することを特徴とする薄膜トランジスタの製造方法。
【請求項１５】
請求項１４に記載の発明において、前記絶縁膜および前記半導体薄膜を連続してエッチングすることを特徴とする薄膜トランジスタの製造方法。
【請求項１６】
請求項１４に記載の発明において、前記半導体薄膜は亜鉛酸化物を主たる材料とし、前記半導体薄膜のエッチングは、アルカリ水溶液を用いることを特徴とする薄膜トランジスタの製造方法。
【請求項１７】
請求項１６に記載の発明において、前記アルカリ水溶液は２〜１０ｗｔ％の水酸化ナトリウム水溶液であることを特徴とする薄膜トランジスタの製造方法。
【請求項１８】
請求項１４に記載の発明において、前記絶縁膜から露出された前記半導体薄膜のチャネル領域上に対応してソース電極用およびドレイン電極用のコンタクトホールに仕切る中央絶縁膜を形成することを特徴とする薄膜トランジスタの製造方法。
【請求項１９】
請求項１８に記載の発明において、前記絶縁膜、前記中央絶縁膜および前記半導体薄膜上に上層絶縁膜を形成し、前記各コンタクトホールに対応する部分にコンタクトホールを形成し、各コンタクトホールを介して露出された前記半導体薄膜の上面およびその各近傍の前記上層絶縁膜の上面にそれぞれオーミックコンタクト層を形成することを特徴とする薄膜トランジスタの製造方法。
【請求項２０】
請求項１９に記載の発明において、前記各オーミックコンタクト層上に前記ソース電極および前記ドレイン電極を前記各オーミックコンタクト層を完全に覆うように形成することを特徴とする薄膜トランジスタの製造方法。
【請求項２１】
請求項１８に記載の発明において、前記絶縁膜、前記中央絶縁膜および前記半導体薄膜上に、前記各コンタクトホールに対応する部分にコンタクトホールを有する上層絶縁膜を形成し、前記各コンタクトホールを介して前記半導体薄膜の上面およびその各近傍の前記上層絶縁膜の上面に前記ソース電極および前記ドレイン電極を形成し、いずれかの工程で前記上層絶縁膜および前記各コンタクトホールを介して露出された前記半導体薄膜に低抵抗化処理を施すことを特徴とする薄膜トランジスタの製造方法。
【請求項２２】
請求項２１に記載の発明において、前記各コンタクトホールを介して露出された前記半導体薄膜の上面およびその各近傍の前記絶縁膜の上面にそれぞれオーミックコンタクト層を形成することを特徴とする薄膜トランジスタの製造方法。
【請求項２３】
請求項１９に記載の発明において、前記各オーミックコンタクト層上に前記ソース電極および前記ドレイン電極を前記各オーミックコンタクト層を完全に覆うように形成することを特徴とする薄膜トランジスタの製造方法。
【請求項２４】
基板上に、半導体薄膜と、該半導体薄膜の一面に設けられたゲート絶縁膜と、該ゲート絶縁膜を介して前記半導体薄膜に対向して設けられたゲート電極と、前記半導体薄膜のソース領域およびドレイン領域上に形成されたオーミックコンタクト層とを有する薄膜トランジスタを形成する薄膜トランジスタの製造方法であって、
半導体薄膜をエッチングによりデバイスサイズに形成し、前記ゲート電極上における前記半導体薄膜のチャネル領域上に中央絶縁膜を設け、前記オーミックコンタクト層を前記中央絶縁膜、半導体薄膜および前記基板の露出面全面に成膜し、その後、エッチングにより、前記オーミックコンタクト層を前記中央絶縁膜上で分離され、前記中央絶縁膜の端部から前記半導体薄膜の上面全長および少なくとも前記半導体薄膜のチャネル方向の端面を覆うように形成することを特徴とする薄膜トランジスタの製造方法。
【請求項２５】
基板上に、半導体薄膜と、該半導体薄膜の一面に設けられたゲート絶縁膜と、該ゲート絶縁膜を介して前記半導体薄膜に対向して設けられたゲート電極と、前記半導体薄膜に電気的に接続されたソース電極およびドレイン電極を有する薄膜トランジスタの製造方法であって、
半導体薄膜をエッチングによりデバイスサイズに形成し、前記ゲート電極上における前記半導体薄膜のチャネル領域上に中央絶縁膜を設け、前記ソース電極およびドレイン電極形成用の金属層を前記中央絶縁膜、前記半導体膜および前記基板の露出面全面に成膜し、次に、エッチングにより、前記半導体薄膜の上面に前記ソース電極および前記ドレイン電極をそれぞれ前記中央絶縁膜の端部から前記半導体薄膜の上面全長および少なくとも前記半導体薄膜のチャネル方向の端面を覆うように形成し、いずれかの工程で前記に中央絶縁膜よって覆われずに露出された前記半導体薄膜に低抵抗化処理を施すことを特徴とする薄膜トランジスタの製造方法。
【請求項２６】
請求項２４または２５に記載の発明において、前記半導体薄膜は亜鉛酸化物を主たる材料とし、前記半導体薄膜のエッチングは、アルカリ水溶液を用いて行うことを特徴とする薄膜トランジスタの製造方法。
【請求項２７】
請求項２６に記載の発明において、前記アルカリ水溶液は２〜１０ｗｔ％の水酸化ナトリウム水溶液であることを特徴とする薄膜トランジスタの製造方法。
【請求項２８】
請求項２４〜２７に記載の発明において、前記中央絶縁膜の形成工程は、前記ゲート電極をマスクとした裏面露光を行なう工程を含むことを特徴とする薄膜トランジスタの製造方法。
【請求項２９】
半導体薄膜と、該半導体薄膜の一面に設けられたゲート絶縁膜と、該ゲート絶縁膜を介して前記半導体薄膜に対向して設けられたゲート電極と、前記半導体薄膜に電気的に接続されたソース電極およびドレイン電極を有する薄膜トランジスタの製造方法であって、
半導体薄膜形成用層上に絶縁膜を形成し、該絶縁膜をマスクとして前記半導体薄膜形成用層をエッチングして前記半導体薄膜を形成し、前記絶縁膜にソース電極用およびドレイン電極用のコンタクトホールを形成し、前記各コンタクトホールを介して露出された前記半導体薄膜に接続される前記ソース電極やよび前記ドレイン電極を形成することを特徴とする薄膜トランジスタの製造方法。
【請求項３０】
請求項２９に記載の発明において、前記絶縁膜および前記半導体薄膜上に上層絶縁膜を形成し、前記各コンタクトホールに対応する部分にコンタクトホールを形成し、各コンタクトホールを介して露出された前記半導体薄膜の上面およびその各近傍の前記上層絶縁膜の上面にそれぞれオーミックコンタクト層を形成することを特徴とする薄膜トランジスタの製造方法。
【請求項３１】
請求項３０に記載の発明において、前記各オーミックコンタクト層上に前記ソース電極および前記ドレイン電極を前記各オーミックコンタクト層を完全に覆うように形成することを特徴とする薄膜トランジスタの製造方法。
【請求項３２】
請求項２９〜３１記載の発明において、前記半導体薄膜は亜鉛酸化物を主たる材料とし、前記半導体薄膜形成用層のエッチングは、アルカリ水溶液を用いて行うことを特徴とする薄膜トランジスタの製造方法。
【請求項３３】
請求項３２に記載の発明において、前記アルカリ水溶液は２〜１０ｗｔ％の水酸化ナトリウム水溶液であることを特徴とする薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は薄膜トランジスタおよびその製造方法に関する。
【背景技術】
【０００２】
例えば、アクティブマトリクス型液晶表示素子のスイッチング素子として用いられる薄膜トランジスタには、絶縁基板の上面にゲート電極が設けられ、ゲート電極を含む絶縁基板の上面にゲート絶縁膜が設けられ、ゲート電極上におけるゲート絶縁膜の上面に真性アモルファスシリコンからなる半導体薄膜が設けられ、半導体薄膜の上面中央部にチャネル保護膜が設けられ、チャネル保護膜の上面両側およびその両側における半導体薄膜の上面にｎ型アモルファスシリコンからなるオーミックコンタクト層が設けられ、各オーミックコンタクト層の上面にソース・ドレイン電極が設けられたものがある（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平５−６７７８６号公報（図２）
【０００４】
ところで、最近では、アモルファスシリコンの代わりに、それよりも高い移動度が得られることから、酸化亜鉛（ＺｎＯ）を用いることが考えられている。このような酸化亜鉛を用いた薄膜トランジスタの製造方法としては、例えば、ゲート絶縁膜上に真性酸化亜鉛からなる半導体薄膜形成用層を成膜し、半導体薄膜形成用層の上面に窒化シリコンからなるチャネル保護膜をパターン形成し、チャネル保護膜を含む半導体薄膜形成用層の上面にｎ型酸化亜鉛からなるオーミックコンタクト層形成用層を成膜し、オーミックコンタクト層形成用層および半導体薄膜形成用層を連続してパターニングして、デバイスエリアにオーミックコンタクト層および半導体薄膜を形成し、各オーミックコンタクト層の上面にソース・ドレイン電極をパターン形成することが考えられる。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記製造方法では、酸化亜鉛が酸にもアルカリにも溶けやすく、エッチング耐性が極めて低いため、デバイスエリアに形成された酸化亜鉛からなる半導体薄膜およびオーミックコンタクト層に後工程で比較的大きなサイドエッチングが生じ、加工精度が悪くなってしまうということが分かった。
【０００６】
そこで、この発明は、加工精度を良くすることができる薄膜トランジスタおよびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
この発明は、上記目的を達成するため、例えば、半導体薄膜と、該半導体薄膜の一面に形成されたゲート絶縁膜と、該ゲート絶縁膜を介して前記半導体薄膜に対向して形成されたゲート電極と、前記半導体薄膜に電気的に接続されたソース電極およびドレイン電極を有する薄膜トランジスタであって、前記半導体薄膜の周辺部上に、該半導体薄膜の端面と同一形状の端面を有する絶縁膜が形成され、該絶縁膜から露出された前記半導体薄膜に前記ソース電極および前記ドレイン電極が接続されていることを特徴とするものである。
【発明の効果】
【０００８】
この発明によれば、半導体薄膜の周辺部上に、該半導体薄膜の端面と同一形状の端面を有する絶縁膜を形成し、該絶縁膜から露出された半導体薄膜上にソース電極およびドレイン電極を接続させることにより、半導体薄膜にサイドエッチングがやや生じても支障がなく、加工精度を良くすることができる。
【図面の簡単な説明】
【０００９】
【図１】（Ａ）はこの発明の第１実施形態としての薄膜トランジスタを備えた液晶表 示素子の要部の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。
【図２】（Ａ）は図１に示す薄膜トランジスタの部分の製造に際し、当初の工程の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。
【図３】（Ａ）は図２に続く工程の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。
【図４】（Ａ）は図３に続く工程の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。
【図５】（Ａ）は図４に続く工程の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。
【図６】（Ａ）は図５に続く工程の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。
【図７】（Ａ）は図６に続く工程の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。
【図８】（Ａ）は図７に続く工程の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。
【図９】（Ａ）は図８に続く工程の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。
【図１０】（Ａ）は図９に続く工程の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。
【図１１】（Ａ）は図１に示す薄膜トランジスタの部分の他の製造方法の所定の工程の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。
【図１２】（Ａ）はこの発明の第２実施形態としての薄膜トランジスタを備えた液晶表示素子の要部の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。
【図１３】（Ａ）はこの発明の第３実施形態としての薄膜トランジスタを備えた液晶表示素子の要部の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。
【図１４】（Ａ）はこの発明の第４実施形態としての薄膜トランジスタを備えた液晶表示素子の要部の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。
【図１５】（Ａ）は図１４に示す薄膜トランジスタの部分の製造に際し、当初の工程の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。
【図１６】（Ａ）は図１５３に続く工程の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。
【図１７】（Ａ）は図１６に続く工程の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。
【図１８】（Ａ）は図１７に続く工程の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。
【図１９】（Ａ）は図１８に続く工程の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。
【図２０】（Ａ）は図１９に続く工程の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。
【図２１】（Ａ）は図２０に続く工程の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。
【図２２】（Ａ）は図２１に続く工程の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。
【図２３】（Ａ）はこの発明の第５実施形態としての薄膜トランジスタを備えた液晶表示素子の要部の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。
【発明を実施するための形態】
【００１０】
（第１実施形態）
図１（Ａ）はこの発明の第１実施形態としての薄膜トランジスタを備えた液晶表示素子の要部の透過平面図を示し、図１（Ｂ）は図１（Ａ）のＢ−Ｂ線に沿う断面図を示す。この液晶表示素子はガラス基板１を備えている。ガラス基板１の上面には、マトリクス状に配置された複数の画素電極２と、各画素電極２に接続された薄膜トランジスタ３と、行方向に配置され、各薄膜トランジスタ３に走査信号を供給する走査ライン４と、列方向に配置され、各薄膜トランジスタ３にデータ信号を供給するデータライン５とが設けられている。
【００１１】
すなわち、ガラス基板１の上面の所定の箇所にはクロムやアルミニウム系金属等からなるゲート電極６を含む走査ライン４が設けられている。ゲート電極６および走査ライン４を含むガラス基板１の上面には窒化シリコンからなるゲート絶縁膜７が設けられている。ゲート電極６上におけるゲート絶縁膜７の上面の所定の箇所には真性酸化亜鉛からなる半導体薄膜８が設けられている。
【００１２】
半導体薄膜８のチャネル領域に対応する上面中央部および周辺部には窒化シリコンからなる保護膜（絶縁膜）９が、半導体薄膜８のチャネル領域上に形成された中央部（中央絶縁膜）および半導体薄膜８の周辺部上に形成されたチャネル方向の端面ａと同一形状の端面ｂを有する周辺部を有するほぼ日字状（図６（Ａ）参照）に設けられている。すなわち、半導体薄膜８の上面中央部および周辺部を除く領域における保護膜９には２つのコンタクトホール１０、１１が設けられている。
【００１３】
保護膜９および半導体薄膜８を含むゲート絶縁膜７の上面には窒化シリコンからなる上層絶縁膜１２が設けられている。この場合、上層絶縁膜１２には、保護膜９のコンタクトホール１０、１１に連続するコンタクトホール１０、１１が設けられている。
【００１４】
一方のコンタクトホール１０を介して露出された半導体薄膜８のソース領域の上面およびその近傍の上層絶縁膜１２の上面にはｎ型酸化亜鉛からなる一方のオーミックコンタクト層１３が設けられている。他方のコンタクトホール１１を介して露出された半導体薄膜８のドレイン領域の上面およびその近傍の上層絶縁膜１２の上面にはｎ型酸化亜鉛からなる他方のオーミックコンタクト層１４が設けられている。
【００１５】
一方のオーミックコンタクト層１３の上面およびその近傍の上層絶縁膜１２の上面にはクロム、アルミニウム系金属、ＩＴＯ等からなるソース電極１５が設けられている。他方のオーミックコンタクト層１４の上面および上層絶縁膜１２の上面の所定の箇所にはクロム、アルミニウム系金属、ＩＴＯ等からなるドレイン電極１６を含むデータライン５が設けられている。この場合、各オーミックコンタクト層１３、１４はソース電極１５およびドレイン電極１６によって完全に覆われている。
【００１６】
ここで、ゲート電極６、ゲート絶縁膜７、半導体薄膜８、保護膜９、オーミックコンタクト層１３、１４、ソース電極１５およびドレイン電極１６により、薄膜トランジスタ３が構成されている。
【００１７】
そして、２つのコンタクトホール１０、１１間における保護膜９によって覆われた半導体薄膜８の図１（Ａ）における左右方向の寸法つまり２つのコンタクトホール１０、１１間の間隔がチャネル長Ｌとなっている。また、例えば、他方のオーミックコンタクト層１４を含むドレイン電極１６と半導体薄膜８との接続部分つまり他方のコンタクトホール１１の図１（Ａ）における上下方向（２つのコンタクトホール１０、１１間の間隔に直交する方向）の寸法がチャネル幅Ｗとなっている。
【００１８】
薄膜トランジスタ３等を含むゲート絶縁膜７の上面には窒化シリコンからなるオーバーコート膜１７が設けられている。オーバーコート膜１７の上面の所定の箇所にはＩＴＯ等の透明導電材料からなる画素電極２が設けられている。画素電極２は、オーバーコート膜１７の所定の箇所に設けられたコンタクトホール１８を介してソース電極１５に接続されている。
【００１９】
次に、この液晶表示素子における薄膜トランジスタ３の部分の製造方法の一例について説明する。まず、図２（Ａ）、（Ｂ）に示すように、ガラス基板１の上面の所定の箇所に、スパッタ法により成膜されたクロムやアルミニウム系金属等からなる金属層をフォトリソグラフィ法によりパターニングすることにより、ゲート電極６を含む走査ライン４を形成する。
【００２０】
次に、ゲート電極６および走査ライン４を含むガラス基板１の上面に、プラズマＣＶＤ法により、窒化シリコンからなるゲート絶縁膜７、真性酸化亜鉛からなる半導体薄膜形成用層８ａおよび窒化シリコンからなる保護膜形成用層９ａを連続して成膜する。次に、保護膜形成用層９ａの上面に、フォトリソグラフィ法により、デバイスエリア形成用のレジストパターン２１を形成する。
【００２１】
次に、レジストパターン２１をマスクとして、保護膜形成用層９ａをエッチングすると、図３（Ａ）、（Ｂ）に示すように、レジストパターン２１下に保護膜９が形成される。この場合、レジストパターン２１下以外の領域における半導体薄膜形成用層８ａの表面が露出される。そこで、窒化シリコンからなる保護膜形成用層９ａのエッチング方法としては、保護膜形成用層９ａのエッチング速度は速いが、真性酸化亜鉛からなる半導体薄膜形成用層８ａをなるべく侵さないようにするために、六フッ化イオウ（ＳＦ6）を用いた反応性プラズマエッチング（ドライエッチング）が好ましい。
【００２２】
次に、レジストパターン２１をレジスト剥離液を用いて剥離する。この場合、保護膜９下以外の領域における半導体薄膜形成用層８ａの表面がレジスト剥離液に曝されるが、この曝された部分はデバイスエリア以外であるので、別に支障はない。
【００２３】
次に、保護膜９をマスクとして、半導体薄膜形成用層８ａをエッチングすると、図４（Ａ）、（Ｂ）に示すように、保護膜９下に半導体薄膜８が形成される。この場合、真性酸化亜鉛からなる半導体薄膜形成用層８ａのエッチング液としては、アルカリ水溶液を用いる。例えば、水酸化ナトリウム（ＮａＯＨ）３０ｗｔ％未満水溶液、好ましくは２〜１０ｗｔ％水溶液を用いる。エッチング液の温度は、５〜４０℃、好ましくは室温（２２〜２３℃）とする。
【００２４】
そして、エッチング液として水酸化ナトリウム（ＮａＯＨ）５ｗｔ％水溶液（温度は室温（２２〜２３℃））を用いたところ、エッチング速度は約８０ｎｍ／分であった。ところで、エッチング速度は、加工の制御性を考慮した場合、余り大きいと膜厚や密度等のばらつきの要因のためエッチング終了の制御が難しく、勿論、小さすぎれば生産性が低下する。そこで、エッチング速度は、一般的に、１００〜２００ｎｍ／分程度が好ましいと言われている。エッチング速度が約８０ｎｍ／分の水酸化ナトリウム（ＮａＯＨ）５ｗｔ％水溶液は、一応、満足できる範囲と言える。
【００２５】
しかし、更に、生産効率を上げるために、ナトリウムの濃度を大きくしてもよい。また、エッチング液としてリン酸水溶液等の速度が大きいものを使用する場合、０．０５％程度と極めて低濃度にしなければならないが、このように低濃度のものを用いる場合、使用時における変質速度が大きいので、やはり制御が困難となる。従って、水酸化ナトリウム水溶液の場合、３０ｗｔ％未満水溶液、好ましくは２〜１０ｗｔ％程度の水溶液を適用することができるので、このような面で極めて有効である。
【００２６】
次に、図５（Ａ）、（Ｂ）に示すように、保護膜９を含むゲート絶縁膜７の上面に、プラズマＣＶＤ法により、窒化シリコンからなる上層絶縁膜１２を成膜する。次に、上層絶縁膜１２の上面に、フォトリソグラフィ法により、コンタクトホール形成用のレジストパターン２２を形成する。
【００２７】
次に、レジストパターン２２をマスクとして、上層絶縁膜１２および保護膜９を連続してエッチングすると、図６（Ａ）、（Ｂ）に示すように、上層絶縁膜１２および保護膜９の所定の箇所に２つのコンタクトホール１０、１１が連続して形成される。この場合、上層絶縁膜１２および保護膜９にコンタクトホール１０、１１を連続して形成するため、上層絶縁膜１２の材料は、保護膜９の材料と同じであることが好ましく、この実施形態では窒化シリコンである。
【００２８】
また、この場合、コンタクトホール１０、１１内における真性酸化亜鉛からなる半導体薄膜８の表面が露出される。したがって、窒化シリコンからなる上層絶縁膜１２および保護膜９にコンタクトホール１０、１１を形成するためのエッチング方法としては、上記と同様に、六フッ化イオウ（ＳＦ6）を用いた反応性プラズマエッチング（ドライエッチング）が好ましい。
【００２９】
次に、レジストパターン２２をレジスト剥離液を用いて剥離する。ここで、レジスト剥離液として、酸性もアルカリ性も呈さない（電解質を含まない）もの、例えば、単一の有機溶媒（例えばジメチルスルホキシド（ＤＭＳＯ））を用いても、レジスト剥離を良好に行えることは、発明者において確認されている。しかも、このようなレジスト剥離液は、コンタクトホール１０、１１を介して露出された半導体薄膜８の上面を全く侵さないため、ここではこのようなレジスト剥離液を用いる。
【００３０】
ここで、２つのコンタクトホール１０、１１間の間隔がチャネル長Ｌとなり、当該間隔に直交する方向におけるコンタクトホール１０、１１の寸法がチャネル幅Ｗとなる。この場合、半導体薄膜８の上面周辺部は保護膜９によって覆われている。したがって、図４（Ａ）、（Ｂ）に示す工程において、半導体薄膜８にサイドエッチングがやや生じたとしても、チャネル長Ｌおよびチャネル幅Ｗに影響を与えることはない。
【００３１】
次に、図７（Ａ）、（Ｂ）に示すように、コンタクトホール１０、１１を介して露出された半導体薄膜８の上面を含む上層絶縁膜１２の上面に、プラズマＣＶＤ法により、ｎ型酸化亜鉛からなるオーミックコンタクト層形成用層２３を成膜する。次に、オーミックコンタクト層形成用層２３の上面に、フォトリソグラフィ法により、オーミックコンタクト層形成用のレジストパターン２４を形成する。
【００３２】
次に、レジストパターン２４をマスクとして、オーミックコンタクト層形成用層２３をエッチングすると、図８（Ａ）、（Ｂ）に示すように、レジストパターン２４下にオーミックコンタクト層１３、１４が形成される。この場合、オーミックコンタクト層形成用層２３はｎ型酸化亜鉛によって形成されているため、エッチング液として上記水酸化ナトリウム水溶液を用いると、加工の制御性を良好とすることができる。
【００３３】
次に、レジストパターン２４をレジスト剥離液を用いて剥離する。この場合、コンタクトホール１０、１１はオーミックコンタクト層１３、１４によって完全に覆われている。したがって、オーミックコンタクト層形成用層２３を成膜した後においては、半導体薄膜８はレジスト剥離液等に曝されることはなく、完全に保護されている。これにより、加工精度を良くすることができる。また、この場合、オーミックコンタクト層１３、１４の表面が露出される。したがって、この場合のレジスト剥離液としては、酸性もアルカリ性も呈さない（電解質を含まない）もの、例えば、単一の有機溶媒（例えばジメチルスルホキシド（ＤＭＳＯ））を用いる。
【００３４】
次に、図９（Ａ）、（Ｂ）に示すように、オーミックコンタクト層１３、１４を含む上層絶縁膜１２の上面に、スパッタ法により、クロム、アルミニウム系金属、ＩＴＯ等からなるソース・ドレイン電極等形成用層２５を成膜する。次に、ソース・ドレイン電極等形成用層２５の上面に、フォトリソグラフィ法により、ソース・ドレイン電極等形成用のレジストパターン２６を形成する。
【００３５】
次に、レジストパターン２６をマスクとして、ソース・ドレイン電極等形成用層２５をエッチングすると、図１０（Ａ）、（Ｂ）に示すように、レジストパターン２６下にソース電極１５、ドレイン電極１６およびデータライン５が形成される。次に、レジストパターン２６をレジスト剥離液を用いて剥離する。
【００３６】
この場合、オーミックコンタクト層１３、１４はソース電極１５およびドレイン電極１６によって完全に覆われている。したがって、ソース・ドレイン電極等形成用層２５を成膜した後においては、オーミックコンタクト層１３、１４は、ソース・ドレイン電極等形成用層２５をエッチングするためのエッチング液およびレジスト剥離液等に曝されることはなく、完全に保護されている。これにより、加工精度を良くすることができる。
【００３７】
次に、図１（Ａ）、（Ｂ）に示すように、ソース電極１５、ドレイン電極１６およびデータライン５を含む上層絶縁膜１２の上面に、プラズマＣＶＤ法により、窒化シリコンからなるオーバーコート膜１７を成膜する。次に、オーバーコート膜１７の所定の箇所に、フォトリソグラフィ法により、コンタクトホール１８を形成する。次に、オーバーコート膜１７の上面の所定の箇所に、スパッタ法により成膜されたＩＴＯ等の透明導電材料からなる画素電極形成用層をフォトリソグラフィ法によりパターニングすることにより、画素電極２をコンタクトホール１８を介してソース電極１５に接続させて形成する。
【００３８】
以上のように、上記製造方法では、半導体薄膜８の上面全体に保護膜９を形成し、保護膜９にその間の間隔および当該間隔に直交する方向の寸法によりチャネル長Ｌおよびチャネル幅Ｗを決定する２つのコンタクトホール１０、１１を形成しているので、半導体薄膜８にサイドエッチングがやや生じても、保護膜９に形成された２つのコンタクトホール１０、１１によって決定されるチャネル長Ｌおよびチャネル幅Ｗに寸法変化が生じることはなく、加工精度を良くすることができる。
【００３９】
なお、図２（Ａ）、（Ｂ）に示す状態において、レジストパターン２１をマスクとして保護膜形成用層９ａおよび半導体薄膜形成用層８ａを連続してエッチングし、図１１に示すように、レジストパターン２１下に保護膜９および半導体薄膜８を形成し、次いで、レジストパターン２１をレジスト剥離液を用いて剥離するようにしてもよい。
【００４０】
また、上記実施形態においては、図６（Ａ）、（Ｂ）に示すように、半導体薄膜８のチャネル領域上に保護膜９および上層絶縁膜１２を積層して形成する構成であるが、保護膜９は半導体薄膜８の上面周辺部のみに形成し、半導体薄膜８のチャネル領域上に上層絶縁膜１２のみを形成する構成としてもよい。
【００４１】
この場合の製造方法としては、図１１（Ａ）、（Ｂ）に示す状態において、レジストパターン２１を保護膜９の周辺部のみを覆う形状にし、このレジストパターン２１をマスクとしてエッチングを行い、保護膜９および半導体薄膜８をデバイスエリアに形成するとともに保護膜９の中央部を除去する。つまり、図５（Ａ）、（Ｂ）に示す状態において、保護膜９は半導体薄膜８の周辺部上のみに形成された構成としておき、レジストパターン２２をマスクとして、上層絶縁膜１２のエッチングを行うことにより、保護膜９が半導体薄膜８の上面周辺部のみに形成され、半導体薄膜８のチャネル領域上に上層絶縁膜１２のみが形成された構成とすることができる。
【００４２】
（第２実施形態）
図１２（Ａ）はこの発明の第２実施形態としての薄膜トランジスタを備えた液晶表示素子の要部の透過平面図を示し、図１２（Ｂ）は図１２（Ａ）のＢ−Ｂ線に沿う断面図を示す。この液晶表示素子において、図１（Ａ）、（Ｂ）に示す場合と異なる点は、オーミックコンタクト層１３、１４を備えておらず、ソース電極１５およびドレイン電極１６をコンタクトホール１０、１１を介して半導体薄膜８に直接接続した点である。
【００４３】
このように、半導体薄膜８は真性酸化亜鉛である場合、アルミニウムやＩＴＯ等によって形成したソース電極１５およびドレイン電極１６をコンタクトホール１０、１１を介して半導体薄膜８に直接接続しても、薄膜トランジスタ３が正常に動作することが確認されている。
【００４４】
ただし、より一層良好なコンタクトを得るため、コンタクトホール１０、１１を介して露出された半導体薄膜８を低抵抗化処理するようにしてもよい。例えば、図６（Ａ）、（Ｂ）に示す工程後に、上層絶縁膜１２および保護膜９をマスクとして、イオンドーピング処理または薬液処理を行なうことにより、あるいは、次に、ソース電極１５およびドレイン電極１６を形成するためのソース・ドレイン電極等形成用層を成膜し、この後に、上層絶縁膜１２および保護膜９をマスクとして、熱拡散処理を行なうことにより、コンタクトホール１０、１１を介して露出された半導体薄膜８を低抵抗化処理することができる。
【００４５】
したがって、この第２実施形態では、オーミックコンタクト層１３、１４を形成するための工程が不要となり、しかもコンタクトホール１０、１１を介して露出された半導体薄膜８の低抵抗化処理を行った場合でも、この低抵抗化処理を上層絶縁膜１２および保護膜９をマスクとして行なうことができ、全体としての工程数を削減することができる。
【００４６】
また、この第２実施形態では、コンタクトホール１０、１１よりも一回り大きめのオーミックコンタクト層１３、１４（図１（Ａ）、（Ｂ）参照）を備えていないため、コンタクトホール１０、１１をソース電極１５およびドレイン電極１６で覆えばよい。この結果、図１（Ａ）、（Ｂ）に示す場合と比較して、ソース電極１５およびドレイン電極１６をある程度小さくすることができ、またソース電極１５とドレイン電極１６との間隔をある程度小さくすることができ、ひいては薄膜トランジスタ３をある程度小型化することができ、且つ、画素電極２のサイズをある程度大きくすることができる。
【００４７】
（第３実施形態）
図１３（Ａ）はこの発明の第３実施形態としての薄膜トランジスタを備えた液晶表示素子の要部の透過平面図を示し、図１３（Ｂ）は図１３（Ａ）のＢ−Ｂ線に沿う断面図を示す。この液晶表示素子において、図１（Ａ）、（Ｂ）に示す場合と異なる点は、上層絶縁膜１２を備えていない点である。したがって、上層絶縁膜１２を成膜する工程を省略することができる。
【００４８】
ただし、この場合、図６（Ａ）、（Ｂ）に示すようなコンタクトホール形成工程後において、保護膜９にコンタクトホール１０、１１を形成する際に用いるレジストパターン（図示せず）をレジスト剥離液を用いて剥離するとき、半導体薄膜８の周端面がレジスト剥離液に曝され、半導体薄膜８にサイドエッチングがやや生じるが、チャネル長Ｌおよびチャネル幅Ｗに影響を与えることはない。ただし、半導体薄膜８の周端面がレジスト剥離液によって全く侵されないようにするために、レジスト剥離液として、酸性もアルカリ性も呈さない（電解質を含まない）もの、例えば、単一の有機溶媒（例えばジメチルスルホキシド（ＤＭＳＯ））を用いる方が好ましい。
【００４９】
（第４実施形態）
図１４（Ａ）はこの発明の第４実施形態としての薄膜トランジスタを備えた液晶表示素子の要部の透過平面図を示し、図１４（Ｂ）は図１４（Ａ）のＢ−Ｂ線に沿う断面図を示す。この液晶表示素子において、図１（Ａ）、（Ｂ）に示す場合と大きく異なる点は、上層絶縁膜１２を備えておらず、平面ほぼ十字形状の半導体薄膜８（図１８（Ａ）参照）の上面中央部にコンタクトホールを有しない保護膜９を設け、半導体薄膜８のチャネル方向の端面ａ、それに直交する方向の端面ａ’、ａ”をオーミックコンタクト層１３、１４で覆った点である。
【００５０】
すなわち、ゲート絶縁膜７の上面には平面ほぼ十字形状の半導体薄膜８が設けられている。ゲート電極６上における半導体薄膜８の上面中央部には保護膜９が設けられている。保護膜９の上面両側およびその両側における半導体薄膜８のソース・ドレイン領域の上面にはオーミックコンタクト層１３、１４が設けられている。
【００５１】
この場合、一方のオーミックコンタクト層１３は、半導体薄膜８の図１４（Ａ）における右側の部分のチャネル方向の端面ａ、それに直交する方向の端面ａ’、ａ”の３つの端面を覆うように設けられている。他方のオーミックコンタクト層１４は、半導体薄膜８の図１４（Ａ）における左側の部分のチャネル方向の端面ａ、それに直交する方向の端面ａ’、ａ”の３つの端面を覆うように設けられている。したがって、保護膜９下に設けられた半導体薄膜８の中央部の図１４（Ａ）における上下部の端面は、オーミックコンタクト層１３、１４によって覆われずに露出されている。
【００５２】
一方のオーミックコンタクト層１３の上面およびその近傍のゲート絶縁膜７の上面にはソース電極１５が設けられている。他方のオーミックコンタクト層１４の上面およびゲート絶縁膜７の上面の所定の箇所にはドレイン電極１６を含むデータライン５が設けられている。この場合も、オーミックコンタクト層１３、１４はソース電極１５およびドレイン電極１６によって完全に覆われている。
【００５３】
そして、保護膜９の図１４（Ａ）における左右方向の寸法がチャネル長Ｌとなっている。また、オーミックコンタクト層１３、１４下に設けられた半導体薄膜８の図１４（Ａ）における上下方向の寸法がチャネル幅Ｗとなっている。
【００５４】
次に、この液晶表示素子における薄膜トランジスタ３の部分の製造方法の一例について説明する。まず、図１５（Ａ）、（Ｂ）に示すように、ガラス基板１の上面の所定の箇所に、スパッタ法により成膜されたクロムやアルミニウム系金属等からなる金属層をフォトリソグラフィ法によりパターニングすることにより、ゲート電極６を含む走査ライン４を形成する。
【００５５】
次に、ゲート電極６および走査ライン４を含むガラス基板１の上面に、プラズマＣＶＤ法により、窒化シリコンからなるゲート絶縁膜７、真性酸化亜鉛からなる半導体薄膜形成用層８ａおよび窒化シリコンからなる保護膜形成用層９ａを連続して成膜する。次に、保護膜形成用層９ａの上面に、フォトリソグラフィ法により、保護膜形成用のレジストパターン３１を形成する。
【００５６】
次に、レジストパターン３１をマスクとして、保護膜形成用層９ａをエッチングすると、図１６（Ａ）、（Ｂ）に示すように、レジストパター３１下に保護膜９が形成される。この場合、レジストパターン３１下以外の領域における真性酸化亜鉛からなる半導体薄膜形成用層８ａの表面が露出される。そこで、窒化シリコンからなる保護膜形成用層９ａのエッチング方法としては、上記と同様に、六フッ化イオウ（ＳＦ6）を用いた反応性プラズマエッチング（ドライエッチング）が好ましい。
【００５７】
次に、レジストパターン３１をレジスト剥離液を用いて剥離する。この場合、保護膜９下以外の領域における半導体薄膜形成用層８ａの表面が露出されている。したがって、この場合のレジスト剥離液としては、酸性もアルカリ性も呈さない（電解質を含まない）もの、例えば、単一の有機溶媒（例えばジメチルスルホキシド（ＤＭＳＯ））を用いる。
【００５８】
次に、図１７（Ａ）、（Ｂ）に示すように、保護膜９を含む半導体薄膜形成用層８ａの上面に、フォトリソグラフィ法により、半導体薄膜形成用のレジストパターン３２を形成する。この状態では、レジストパターン３２は保護膜９に対して直交するように配置され、すなわち、この両者は全体として平面ほぼ十字形状となるように配置されている。
【００５９】
次に、レジストパターン３２および保護膜９をマスクとして、半導体薄膜形成用層８ａをエッチングすると、図１８（Ａ）、（Ｂ）に示すように、レジストパターン３２および保護膜９下に平面ほぼ十字形状の半導体薄膜８が形成される。この場合、半導体薄膜形成用層８ａは真性酸化亜鉛によって形成されているため、エッチング液として上記水酸化ナトリウム水溶液を用いると、加工の制御性を良好とすることができる。
【００６０】
次に、レジストパターン３２をレジスト剥離液を用いて剥離する。この場合、保護膜９下以外の領域における半導体薄膜８の表面は露出されている。したがって、この場合のレジスト剥離液としては、酸性もアルカリ性も呈さない（電解質を含まない）もの、例えば、単一の有機溶媒（例えばジメチルスルホキシド（ＤＭＳＯ））を用いる。
【００６１】
ここで、保護膜９の図１８（Ａ）における左右方向の寸法がチャネル長Ｌとなる。また、保護膜９下以外の領域に形成された半導体薄膜８の図１８（Ａ）における上下方向の寸法がチャネル幅Ｗとなる。
【００６２】
次に、図１９（Ａ）、（Ｂ）に示すように、保護膜９および半導体薄膜８を含むゲート絶縁膜７の上面に、プラズマＣＶＤ法により、ｎ型酸化亜鉛からなるオーミックコンタクト層形成用層３３を成膜する。次に、オーミックコンタクト層形成用層３３の上面に、フォトリソグラフィ法により、オーミックコンタクト層形成用のレジストパターン３４を形成する。
【００６３】
次に、レジストパターン３４をマスクとして、オーミックコンタクト層形成用層３３をエッチングすると、図２０（Ａ）、（Ｂ）に示すように、レジストパターン３４下にオーミックコンタクト層１３、１４が形成される。この場合、一方のオーミックコンタクト層１３は、半導体薄膜８の図２０（Ａ）における右側の部分の３つの端面を覆うように形成する。他方のオーミックコンタクト層１４は、半導体薄膜８の図２０（Ａ）における左側の部分の３つの端面を覆うように形成する。また、オーミックコンタクト層形成用層３３はｎ型酸化亜鉛によって形成されているため、エッチング液として上記水酸化ナトリウム水溶液を用いると、加工の制御性を良好とすることができる。
【００６４】
次に、レジストパターン３４をレジスト剥離液を用いて剥離する。この場合、保護膜９下に設けられた半導体薄膜８の中央部の図２０（Ａ）における上下部の端面は、オーミックコンタクト層１３、１４によって覆われずに露出されている。この結果、レジストパターン３４をレジスト剥離液を用いて剥離するとき、保護膜９下に設けられた半導体薄膜８の中央部のうち、オーミックコンタクト層１３、１４によって覆われずに露出された図２０（Ａ）における上下部の端面がレジスト剥離液に曝され、当該端面にサイドエッチングがやや生じる。
【００６５】
しかし、このサイドエッチングがやや生じる部分は、保護膜９下に設けられた半導体薄膜８の中央部の図２０（Ａ）における上下部であり、チャネル長Ｌおよびチャネル幅Ｗを決定する領域外であるので、チャネル長Ｌおよびチャネル幅Ｗに寸法変化が生じることはなく、加工精度を良くすることができる。なお、レジスト剥離液として、酸性もアルカリ性も呈さない（電解質を含まない）もの、例えば、単一の有機溶媒（例えばジメチルスルホキシド（ＤＭＳＯ））を用いるようにしてもよい。
【００６６】
次に、図２１（Ａ）、（Ｂ）に示すように、オーミックコンタクト層１３、１４を含むゲート絶縁膜７の上面に、スパッタ法により、クロム、アルミニウム系金属、ＩＴＯ等からなるソース・ドレイン電極等形成用層３５を成膜する。次に、ソース・ドレイン電極等形成用層３５の上面に、フォトリソグラフィ法により、ソース・ドレイン電極等形成用のレジストパターン３６を形成する。
【００６７】
次に、レジストパターン３６をマスクとして、ソース・ドレイン電極等形成用層３５をエッチングすると、図２２（Ａ）、（Ｂ）に示すように、レジストパターン３６下にソース電極１５、ドレイン電極１６およびデータライン５が形成される。次に、レジストパターン３６をレジスト剥離液を用いて剥離する。
【００６８】
この場合、オーミックコンタクト層１３、１４はソース電極１５およびドレイン電極１６によって完全に覆われている。したがって、ソース・ドレイン電極等形成用層３５を成膜した後においては、オーミックコンタクト層１３、１４は、ソース・ドレイン電極等形成用層３５をエッチングするためのエッチング液およびレジスト剥離液等に曝されることはなく、完全に保護されている。これにより、加工精度を良くすることができる。
【００６９】
次に、図１４（Ａ）、（Ｂ）に示すように、ソース電極１５、ドレイン電極１６およびデータライン５を含むゲート絶縁膜７の上面に、プラズマＣＶＤ法により、窒化シリコンからなるオーバーコート膜１７を成膜する。次に、オーバーコート膜１７の所定の箇所に、フォトリソグラフィ法により、コンタクトホール１８を形成する。次に、オーバーコート膜１７の上面の所定の箇所に、スパッタ法により成膜されたＩＴＯ等の透明導電材料からなる画素電極形成用層をフォトリソグラフィ法によりパターニングすることにより、画素電極２をコンタクトホール１８を介してソース電極１５に接続させて形成する。
【００７０】
ところで、この第４実施形態では、保護膜９を形成した後に半導体薄膜８を形成しているため、保護膜９を形成する際に用いるレジストパターン３１を、ゲート電極６をマスクとした裏面露光（ガラス基板１の下面側からの露光）により形成する方法の採用が可能となる。この結果、薄膜トランジスタ３の小型化および加工バラツキの低減が可能となる。
【００７１】
（第５実施形態）
図２３（Ａ）はこの発明の第５実施形態としての薄膜トランジスタを備えた液晶表示素子の要部の透過平面図を示し、図２３（Ｂ）は図２３（Ａ）のＢ−Ｂ線に沿う断面図を示す。この液晶表示素子において、図１４（Ａ）、（Ｂ）に示す場合と異なる点は、オーミックコンタクト層１３、１４を備えておらず、ソース電極１５およびドレイン電極１６を半導体薄膜８に直接接続した点である。
【００７２】
ただし、この場合も、より一層良好なコンタクトを得るため、保護膜９によって覆われずに露出された半導体薄膜８を低抵抗化処理するようにしてもよい。例えば、図１８（Ａ）、（Ｂ）に示す工程後にレジストパターン３２を剥離し、この後に保護膜９をマスクとして、イオンドーピング処理または薬液処理を行なうことにより、あるいは、ソース・ドレイン電極等形成用層３３を成膜した後に、保護膜９をマスクとして、熱拡散処理を行なうことにより、保護膜９によって覆われずに露出された半導体薄膜８を低抵抗化処理することができる。
【００７３】
したがって、この第５実施形態では、オーミックコンタクト層１３、１４を形成するための工程が不要となり、しかも保護膜９によって覆われずに露出された半導体薄膜８の低抵抗化処理を行った場合でも、この低抵抗化処理を保護膜９をマスクとして行なうことができ、全体としての工程数を削減することができる。
【００７４】
また、この第５実施形態では、保護膜９によって覆われずに露出された半導体薄膜８よりも一回り大きめのオーミックコンタクト層１３、１４（図１４（Ａ）、（Ｂ）参照）を備えていないため、保護膜９によって覆われずに露出された半導体薄膜８をソース電極１５およびドレイン電極１６で覆えばよい。
【００７５】
この結果、図１４（Ａ）、（Ｂ）に示す場合と比較して、ソース電極１５およびドレイン電極１６をある程度小さくすることができ、またソース電極１５とドレイン電極１６との間隔をある程度小さくすることができ、ひいては薄膜トランジスタ３をある程度小型化することができ、且つ、画素電極２のサイズをある程度大きくすることができる。
【００７６】
（その他の実施形態）
半導体薄膜形成用層８ａおよびオーミックコンタクト層形成用層２３、３３の成膜は、プラズマＣＶＤ法に限らず、スパッタ法、蒸着法、キャスト法、メッキ法等であってもよい。また、オーミックコンタクト層１３、１４は、ｎ型酸化亜鉛に限らず、ｐ型酸化亜鉛であってもよく、また酸素欠損を生じさせて導電率を変化させた酸化亜鉛であってもよい。
【符号の説明】
【００７７】
１  ガラス基板
２  画素電極
３  薄膜トランジスタ
４  走査ライン
５  データライン
６  ゲート電極
７  ゲート絶縁膜
８  半導体薄膜
９  保護膜
１０、１１  コンタクトホール
１２  上層絶縁膜
１３、１４  オーミックコンタクト層
１５  ソース電極
１６  ドレイン電極
１７  オーバーコート膜
１８  コンタクトホール
【図１】
2010045390.tif 000003
【図２】
2010045390.tif 000004
【図３】
2010045390.tif 000005
【図４】
2010045390.tif 000006
【図５】
2010045390.tif 000007
【図６】
2010045390.tif 000008
【図７】
2010045390.tif 000009
【図８】
2010045390.tif 000010
【図９】
2010045390.tif 000011
【図１０】
2010045390.tif 000012
【図１１】
2010045390.tif 000013
【図１２】
2010045390.tif 000014
【図１３】
2010045390.tif 000015
【図１４】
2010045390.tif 000016
【図１５】
2010045390.tif 000017
【図１６】
2010045390.tif 000018
【図１７】
2010045390.tif 000019
【図１８】
2010045390.tif 000020
【図１９】
2010045390.tif 000021
【図２０】
2010045390.tif 000022
【図２１】
2010045390.tif 000023
【図２２】
2010045390.tif 000024
【図２３】
2010045390.tif 000025
【手続補正書】
【提出日】平成21年11月24日(2009.11.24)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
上記目的を達成するため、請求項１に記載の発明は、第１の矩形領域と第２の矩形領域とが交差することで平面形状が十字形状に形成された半導体薄膜と、前記第１の矩形領域の上面の全域を覆うように且つ前記第２の矩形領域の上面を露出させる領域が２領域に分割されるように、前記第１の矩形領域と同一な平面形状に形成された絶縁膜と、前記第２の矩形領域の上面が前記絶縁膜から露出する２つ領域のうちの一方の領域の上面及び端面を覆うように前記一方の領域よりも広い面積に形成されたソース電極と、前記第２の矩形領域の上面が前記絶縁膜から露出する２つ領域のうちの他方の領域の上面及び端面を覆うように前記他方の領域よりも広い面積に形成されたドレイン電極と、を備えていることを特徴とするものである。
また、請求項２に記載の発明は、第１の矩形領域と第２の矩形領域とが交差することで平面形状が十字形状に形成された半導体薄膜と、前記第１の矩形領域の上面の全域を覆うように且つ前記第２の矩形領域の上面を露出させる領域が２領域に分割されるように、前記第１の矩形領域と同一な平面形状に形成された絶縁膜と、前記第２の矩形領域の上面が前記絶縁膜から露出する２つ領域のうちの一方の領域の上面及び端面を覆うように前記一方の領域よりも広い面積に形成された第１のオーミックコンタクト層と、前記第１のオーミックコンタクト層の上面及び端面を覆うように前記第１のオーミックコンタクト層よりも広い面積に形成されたソース電極と、前記第２の矩形領域の上面が前記絶縁膜から露出する２つ領域のうちの他方の領域の上面及び端面を覆うように前記他方の領域よりも広い面積に形成された第２のオーミックコンタクト層と、前記第２のオーミックコンタクト層の上面及び端面を覆うように前記第２のオーミックコンタクト層よりも広い面積に形成されたドレイン電極と、を備えていることを特徴とするものである。
また、請求項３に記載の発明は、請求項１または２に記載の発明において、ゲート絶縁膜を介してゲート電極が前記半導体薄膜よりも下層側に形成されていることを特徴とするものである。
また、請求項４に記載の発明は、請求項１から３のいずれかに記載の発明において、前記半導体薄膜は酸化亜鉛を含む材料からなることを特徴とするものである。
また、請求項５に記載の発明は、半導体薄膜を成膜する工程と、前記半導体薄膜上に絶縁膜を成膜する工程と、前記絶縁膜を第１の矩形形状にパターニングする工程と、前記第１の矩形形状にパターニングされた絶縁膜と前記絶縁膜上に第２の矩形形状にパターニングされたレジストとをマスクにして、前記半導体薄膜を十字形状にパターニングする工程と、前記第２の矩形形状にパターニングされたレジストを剥離する工程と、前記半導体薄膜及び前記絶縁膜を覆うように導電膜を成膜するとともに前記導電膜をパターニングすることにより、前記十字形状にパターニングされた半導体薄膜における前記絶縁膜から露出された２つ領域のうちの一方の領域の上面及び端面を完全に覆うソース電極と、前記半導体薄膜における前記絶縁膜から露出された２つ領域のうちの他方の領域の上面及び端面を完全に覆うドレイン電極と、を形成する工程と、を有することを特徴とするものである。
また、請求項６に記載の発明は、半導体薄膜を成膜する工程と、前記半導体薄膜上に絶縁膜を成膜する工程と、前記絶縁膜を第１の矩形形状にパターニングする工程と、前記第１の矩形形状にパターニングされた絶縁膜と前記絶縁膜上に第２の矩形形状にパターニングされたレジストとをマスクにして、前記半導体薄膜を十字形状にパターニングする工程と、前記第２の矩形形状にパターニングされたレジストを剥離する工程と、前記半導体薄膜及び前記絶縁膜を覆うようにｎ型酸化亜鉛を成膜するとともに前記ｎ型酸化亜鉛をパターニングすることにより、前記十字形状にパターニングされた半導体薄膜における前記絶縁膜から露出された２つ領域のうちの一方の領域の上面及び端面を完全に覆う第１のオーミックコンタクト層と、前記半導体薄膜における前記絶縁膜から露出された２つ領域のうちの他方の領域の上面及び端面を完全に覆う第２のオーミックコンタクト層と、を形成する工程と、前記第１のオーミックコンタクト層及び前記第２のオーミックコンタクト層を覆うように導電膜を成膜するとともに前記導電膜をパターニングすることにより、前記第１のオーミックコンタクト層の上面及び端面を完全に覆うソース電極と、前記第２のオーミックコンタクト層の上面及び端面を完全に覆うドレイン電極と、を形成する工程と、を有することを特徴とするものである。
また、請求項７に記載の発明は、請求項５または６に記載の発明において、前記半導体薄膜は、ゲート電極を覆うゲート絶縁膜上に成膜することを特徴とするものである。
また、請求項８に記載の発明は、請求項５から７のいずれかに記載の発明において、前記半導体薄膜は酸化亜鉛を含む材料からなることを特徴とするものである。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
この発明によれば、薄膜トランジスタの加工精度を良くすることができる、または、加工精度の良い薄膜トランジスタを得ることができる。
【手続補正３】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の矩形領域と第２の矩形領域とが交差することで平面形状が十字形状に形成された半導体薄膜と、
前記第１の矩形領域の上面の全域を覆うように且つ前記第２の矩形領域の上面を露出させる領域が２領域に分割されるように、前記第１の矩形領域と同一な平面形状に形成された絶縁膜と、
前記第２の矩形領域の上面が前記絶縁膜から露出する２つ領域のうちの一方の領域の上面及び端面を覆うように前記一方の領域よりも広い面積に形成されたソース電極と、
前記第２の矩形領域の上面が前記絶縁膜から露出する２つ領域のうちの他方の領域の上面及び端面を覆うように前記他方の領域よりも広い面積に形成されたドレイン電極と、
を備えていることを特徴とする薄膜トランジスタ。
【請求項２】
第１の矩形領域と第２の矩形領域とが交差することで平面形状が十字形状に形成された半導体薄膜と、
前記第１の矩形領域の上面の全域を覆うように且つ前記第２の矩形領域の上面を露出させる領域が２領域に分割されるように、前記第１の矩形領域と同一な平面形状に形成された絶縁膜と、
前記第２の矩形領域の上面が前記絶縁膜から露出する２つ領域のうちの一方の領域の上面及び端面を覆うように前記一方の領域よりも広い面積に形成された第１のオーミックコンタクト層と、
前記第１のオーミックコンタクト層の上面及び端面を覆うように前記第１のオーミックコンタクト層よりも広い面積に形成されたソース電極と、
前記第２の矩形領域の上面が前記絶縁膜から露出する２つ領域のうちの他方の領域の上面及び端面を覆うように前記他方の領域よりも広い面積に形成された第２のオーミックコンタクト層と、
前記第２のオーミックコンタクト層の上面及び端面を覆うように前記第２のオーミックコンタクト層よりも広い面積に形成されたドレイン電極と、
を備えていることを特徴とする薄膜トランジスタ。
【請求項３】
請求項１または２に記載の発明において、
ゲート絶縁膜を介してゲート電極が前記半導体薄膜よりも下層側に形成されていることを特徴とする薄膜トランジスタ。
【請求項４】
請求項１から３のいずれかに記載の発明において、
前記半導体薄膜は酸化亜鉛を含む材料からなることを特徴とする薄膜トランジスタ。
【請求項５】
半導体薄膜を成膜する工程と、
前記半導体薄膜上に絶縁膜を成膜する工程と、
前記絶縁膜を第１の矩形形状にパターニングする工程と、
前記第１の矩形形状にパターニングされた絶縁膜と前記絶縁膜上に第２の矩形形状にパターニングされたレジストとをマスクにして、前記半導体薄膜を十字形状にパターニングする工程と、
前記第２の矩形形状にパターニングされたレジストを剥離する工程と、
前記半導体薄膜及び前記絶縁膜を覆うように導電膜を成膜するとともに前記導電膜をパターニングすることにより、前記十字形状にパターニングされた半導体薄膜における前記絶縁膜から露出された２つ領域のうちの一方の領域の上面及び端面を完全に覆うソース電極と、前記半導体薄膜における前記絶縁膜から露出された２つ領域のうちの他方の領域の上面及び端面を完全に覆うドレイン電極と、を形成する工程と、
を有することを特徴とする薄膜トランジスタの製造方法。
【請求項６】
半導体薄膜を成膜する工程と、
前記半導体薄膜上に絶縁膜を成膜する工程と、
前記絶縁膜を第１の矩形形状にパターニングする工程と、
前記第１の矩形形状にパターニングされた絶縁膜と前記絶縁膜上に第２の矩形形状にパターニングされたレジストとをマスクにして、前記半導体薄膜を十字形状にパターニングする工程と、
前記第２の矩形形状にパターニングされたレジストを剥離する工程と、
前記半導体薄膜及び前記絶縁膜を覆うようにｎ型酸化亜鉛を成膜するとともに前記ｎ型酸化亜鉛をパターニングすることにより、前記十字形状にパターニングされた半導体薄膜における前記絶縁膜から露出された２つ領域のうちの一方の領域の上面及び端面を完全に覆う第１のオーミックコンタクト層と、前記半導体薄膜における前記絶縁膜から露出された２つ領域のうちの他方の領域の上面及び端面を完全に覆う第２のオーミックコンタクト層と、を形成する工程と、
前記第１のオーミックコンタクト層及び前記第２のオーミックコンタクト層を覆うように導電膜を成膜するとともに前記導電膜をパターニングすることにより、前記第１のオーミックコンタクト層の上面及び端面を完全に覆うソース電極と、前記第２のオーミックコンタクト層の上面及び端面を完全に覆うドレイン電極と、を形成する工程と、
を有することを特徴とする薄膜トランジスタの製造方法。
【請求項７】
請求項５または６に記載の発明において、
前記半導体薄膜は、ゲート電極を覆うゲート絶縁膜上に成膜することを特徴とする薄膜トランジスタの製造方法。
【請求項８】
請求項５から７のいずれかに記載の発明において、
前記半導体薄膜は酸化亜鉛を含む材料からなることを特徴とする薄膜トランジスタの製造方法。