(57)【要約】【課題】ＥＳＤ保護回路を共通化してチップ面積を低減し且つＥＳＤ保護回路が故障しても保護される複数の被保護回路が同時に動作不能となることを回避する。【解決手段】点火回路４とダイアグ回路５の各ノードを同一極性のダイオード１０〜１２を通して共通ノード３１に接続し、共通ノード３１とＥＳＤ保護回路６との間に切り離し回路２３を備える。ＥＳＤ保護回路６が短絡故障していないときには、ダイオード４１は非導通、分圧電圧Ｖｂ＞基準電圧Ｖｒとなり、ＦＥＴ３５がオフ、ＦＥＴ３４がオン可能となる。ＥＳＤ保護回路６が短絡故障すると、ダイオード４１は導通、分圧電圧Ｖｂ＜基準電圧Ｖｒとなり、ＦＥＴ３５がオン、ＦＥＴ３４がオフとなり、共通ノード３１とＥＳＤ保護回路６とを電気的に切り離す。【選択図】図１
2010010891.tif 000002
【特許請求の範囲】
【請求項１】
ＥＳＤにより生じるサージから保護すべき複数の被保護回路と、
非接地側端子と接地側端子との間に規定電圧を超える電圧が入力されている期間、これら端子間が導通して放電経路を形成するＥＳＤ保護回路と、
前記複数の被保護回路のノードと前記複数の被保護回路に対して設けられた１つの共通ノードとの間にそれぞれ同一極性で接続されたダイオードと、
前記共通ノードと前記ＥＳＤ保護回路との間に接続された切り離し回路とを備え、
前記切り離し回路は、
前記共通ノードと前記ＥＳＤ保護回路の非接地側端子との間に接続され、開閉信号に応じて開閉状態が制御されるスイッチ回路と、
前記ＥＳＤ保護回路の正常動作時においては前記スイッチ回路に対して閉信号を出力し、前記ＥＳＤ保護回路の端子間が、ＥＳＤにより生じるサージの最大継続時間を超えて導通し続けたときに、前記スイッチ回路に対して開信号を出力する制御回路とから構成されていることを特徴とする半導体集積回路装置。
【請求項２】
前記スイッチ回路は、前記共通ノードと前記ＥＳＤ保護回路の非接地側端子との間にドレイン・ソース間が接続された第１のＦＥＴと、前記第１のＦＥＴのゲート・ソース間に接続され、前記閉信号によりオフし前記開信号によりオンする第２のＦＥＴと、前記第１のＦＥＴのドレイン・ゲート間に接続された抵抗とから構成され、
前記制御回路は、基準電圧を生成する基準電圧生成回路と、定電圧を分圧して前記基準電圧よりも高い分圧電圧を生成する分圧回路と、前記分圧回路の分圧出力ノードと前記ＥＳＤ保護回路の非接地側端子との間に接続されたダイオードと、前記分圧電圧と前記基準電圧とを比較する比較回路と、この比較回路の出力端子と前記第２のＦＥＴのゲートとの間に接続されたフィルタ回路とから構成されていることを特徴とする請求項１記載の半導体集積回路装置。
【請求項３】
前記１つの共通ノードには、前記切り離し回路と前記ＥＳＤ保護回路とが対をなして複数組接続されていることを特徴とする請求項１または２記載の半導体集積回路装置。
【請求項４】
前記被保護回路は、車両用エアバッグのスクイブに電流を流す点火回路と、車両用エアバッグに関する診断結果を出力するダイアグ回路であることを特徴とする請求項１ないし３の何れかに記載の半導体集積回路装置。
【請求項５】
前記被保護回路は、車両用エアバッグのスクイブに電流を流す点火回路と、車両用エアバッグに関する診断結果を出力するダイアグ回路であって、これら点火回路とダイアグ回路は、対をなして半導体チップの四隅部の近傍にそれぞれ配置されており、２組の前記切り離し回路とＥＳＤ保護回路が、前記半導体チップの１対の対角をなす各隅部の近傍に配置されており、前記四隅部の近傍において前記点火回路とダイアグ回路とを相互接続する配線およびこれら四隅部の相互接続配線を順に接続する配線が前記共通ノードとして形成されていることを特徴とする請求項３記載の半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＥＳＤ保護回路を備えた半導体集積回路装置に関する。
【背景技術】
【０００２】
半導体集積回路装置（ＩＣ）には、静電放電（ＥＳＤ；Electro Static Discharge）による破壊を防止するためＥＳＤ保護回路が設けられている。特許文献１に記載のＥＳＤ保護回路は、通常動作時に、サイリスタがラッチアップするフィードバックループを遮断可能に構成されている。この構成では、ＥＳＤ保護回路に対する設計の制約を緩和でき、ＥＳＤ保護回路における素子の幅や端子間に挿入するＥＳＤ保護回路の個数を低減できる。その結果、ＥＳＤ保護回路の集積回路装置に占める面積を削減できる。
【０００３】
特許文献２に記載のＥＳＤ保護回路は、外部接続端子としての第１、第２のパッド間にクランプ回路と、このクランプ回路を導通可能状態または非導通状態に制御する制御回路を備えている。この構成によれば、クランプ回路に時定数回路を必要としないため、チップサイズを低減することができる。
【特許文献１】特開２００５−１４２４３２号公報
【特許文献２】特開２００５−０５６８９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記特許文献１、２が効果として挙げているように、ＥＳＤ保護回路のレイアウト面積は、チップ面積全体に占める割合が大きいので、ＥＳＤ保護回路のレイアウト面積を低減してチップ面積を低減することが１つの課題となっている。
【０００５】
図６は、車両用のエアバッグＥＣＵのうち特に駆動制御用ＩＣにおけるＥＳＤ保護に係る回路構成を示している。エアバッグＥＣＵ１に搭載されたＩＣ２は、スクイブ３に電流を流す点火回路４と、車両用エアバッグに関する診断結果を出力するダイアグ回路５を備えている。これら点火回路４とダイアグ回路５には、それぞれ個別のＥＳＤ保護回路６が接続されている。このＥＳＤ保護回路６は、ＦＥＴ７とツェナーダイオード８と抵抗９とから構成されており、その非接地側端子と接地側端子との間に規定電圧Ｖａを超える電圧が加わると、ＦＥＴ７がオンして点火回路４およびダイアグ回路５をＥＳＤによるサージから保護する。
【０００６】
この回路構成に対し、各ダイオード１０、１１、１２のカソード同士を共通に接続し、ＥＳＤ保護回路６を共通化すれば、ＥＳＤ保護回路６の数を減らすことができ、その分だけチップ面積を低減できる。しかしながら、ＥＳＤによるサージがＥＳＤ保護回路６に印加され、ＦＥＴ７に過大な電流が流れてＦＥＴ７が短絡故障すると、当該ＥＳＤ保護回路６に接続された点火回路４とダイアグ回路５の両者がともに動作できなくなる。エアバッグ用ＩＣ２において、両回路が同時に動作不能となることはあってはならない。このように、ＥＳＤ保護回路の共通化はチップ面積の低減には非常に有効であるが、共通のＥＳＤ保護回路により保護される被保護回路が同時に動作不能となることが許されない構成においては、ＥＳＤ保護回路の共通化は採用できない。
【０００７】
本発明は上記事情に鑑みてなされたもので、その目的は、複数の被保護回路についてＥＳＤ保護回路を共通化してチップ面積を低減でき、ＥＳＤ保護回路が故障しても保護される複数の被保護回路が同時に動作不能となることを回避できる半導体集積回路装置を提供することにある。
【課題を解決するための手段】
【０００８】
請求項１に記載した手段によれば、複数の被保護回路のノードは、それぞれ同一極性のダイオードを介して１つの共通ノードに接続され、当該共通ノードは切り離し回路を介してＥＳＤ保護回路に接続されている。ダイオードの存在により、被保護回路の各ノード間での回り込み電流が遮断され、複数の被保護回路を共通のＥＳＤ保護回路により保護可能となる。その結果、ＥＳＤ保護回路の数を低減でき、ＥＳＤ保護回路のレイアウト面積ひいては半導体集積回路装置のチップ面積を低減することができる。
【０００９】
切り離し回路は、共通ノードとＥＳＤ保護回路との間に接続されたスイッチ回路と、スイッチ回路に対して開閉信号を出力する制御回路とから構成されている。制御回路は、ＥＳＤ保護回路が短絡故障していない正常動作時においては、ＥＳＤにより生じるサージの侵入時も含め閉信号を出力する。一方、ＥＳＤ保護回路が短絡故障して、その端子間が、ＥＳＤにより生じるサージに対し想定される最大継続時間を超えて導通し続けると、開信号を出力して共通ノードとＥＳＤ保護回路とを電気的に切り離す。これにより、ＥＳＤ保護回路の短絡故障に起因して被保護回路が同時に動作不能となることを回避できる。
【００１０】
請求項２に記載した手段によれば、ＥＳＤ保護回路が短絡故障していない通常動作の場合、分圧電圧は基準電圧よりも高いので、比較回路は閉信号を出力する。このとき、第２のＦＥＴはオフするので、ＥＳＤによるサージが加わるとその電圧により第１のＦＥＴがオンし、ＥＳＤ保護回路を通してサージを逃すことで被保護回路を保護する。一方、ＥＳＤ保護回路に短絡故障が生じると、分圧回路の分圧出力ノードはダイオードとＥＳＤ保護回路を介して接地されることになるので、分圧電圧は基準電圧よりも低下する。このとき、比較回路は開信号を出力し、第２のＦＥＴがオンして第１のＦＥＴがオフする。すなわち、ＥＳＤ保護回路に継続的な短絡故障が生じると、被保護回路からＥＳＤ保護回路が切り離される。
【００１１】
また、通常動作時にサージが印加されると、一時的にＥＳＤ保護回路が導通し、その端子間電圧によっては分圧電圧が基準電圧よりも低下して比較回路の出力信号が一時的に反転する場合が生じる。しかし、比較回路の出力にはフィルタ回路が存在するため、サージの印加により第２のＦＥＴに与えられる開閉信号が反転することはない。従って、サージ印加時に誤ってＥＳＤ保護回路が切り離されることが防止される。
【００１２】
請求項３に記載した手段によれば、１つの共通ノードには、切り離し回路とＥＳＤ保護回路とが対をなして複数組（ただし、被保護回路の数より少ない数）接続されている。この構成によれば、上述した作用、効果に加え、保護耐量を増大させることができる。さらに、１つのＥＳＤ保護回路に短絡故障が生じても、残りのＥＳＤ保護回路による保護作用を得ることができる。
【００１３】
請求項４に記載した手段によれば、被保護回路は、車両用エアバッグのスクイブに電流を流す点火回路と、車両用エアバッグに関する診断結果を出力するダイアグ回路である。これら点火回路とダイアグ回路は、半導体集積回路装置の端子を通して外部と接続されるのでＥＳＤの影響を受け易いとともに、同時に動作不能となることが許されないという事情を有している。本発明に係る半導体集積回路装置を採用することにより、チップ面積を低減しつつＥＳＤ保護を図れるとともに、ＥＳＤ保護回路が故障しても同時に動作不能となることを回避できる。
【００１４】
請求項５に記載した手段によれば、点火回路とダイアグ回路が対をなして半導体チップの四隅部の近傍にそれぞれ配置されており、２組の切り離し回路とＥＳＤ保護回路が、半導体チップの１対の対角をなす各隅部の近傍に配置されている。そして、四隅部の近傍において点火回路とダイアグ回路とを相互接続する配線およびこれら四隅部の相互接続配線を順に接続する配線が共通ノードとして形成されている。
【００１５】
この配置および配線によれば、ＥＳＤ保護回路を共通化する上で、４組の点火回路およびダイアグ回路と何れか近い方のＥＳＤ保護回路との距離を極力短くできる。これにより、被保護回路（点火回路およびダイアグ回路）から切り離し回路およびＥＳＤ保護回路を通して接地線に至る配線経路が短くなり、サージ侵入時の各ノードの電圧上昇をより確実に抑えることができる。
【発明を実施するための最良の形態】
【００１６】
（第１の実施形態）
以下、本発明の第１の実施形態について図１および図２を参照しながら説明する。
図１は、車両用のエアバッグＥＣＵのうち特に駆動制御用ＩＣのＥＳＤ保護に係る回路構成を示しており、図６と同一構成部分には同一符号を付している。車両のエアバッグシステムは、車両の加速度を検知する加速度センサと、エアバッグを展開させるスクイブ３と、加速度センサからの信号に基づいて衝突の有無を判定しスクイブ３に点火用の電流を流すエアバッグＥＣＵ２１（Electronic Control Unit）とから構成されている。
【００１７】
エアバッグＥＣＵ２１は、ＩＣ２２（半導体集積回路装置に相当）と、制御用の電源電圧Ｖccを生成する電源回路（図示せず）を搭載している。ＩＣ２２は、衝突の有無を判定して点火指令信号を生成する判定回路（図示せず）、エアバッグに関する故障診断を行う診断回路（図示せず）、点火指令信号に応じてスクイブ３に電流を流す点火回路４、診断結果を出力するダイアグ回路５、点火回路４とダイアグ回路５（被保護回路に相当）を静電放電（ＥＳＤ）から保護するＥＳＤ保護回路６、点火回路４とダイアグ回路５からＥＳＤ保護回路６を電気的に切り離す切り離し回路２３などを備えている。
【００１８】
点火回路４は、ＩＣ２２の端子２２ａ、２２ｂ間に接続されたＰチャネルＦＥＴ２４と、端子２２ｃ、２２ｄ間に接続されたＮチャネルＦＥＴ２５と、端子２２ｂ、２２ｃにそれぞれ接続されたダイオード１０、１１とから構成されている。ＦＥＴ２４、２５は、例えばＬＤ（Laterally Defused）ＭＯＳで構成されている。端子２２ａは抵抗２６を介して制御電源に接続されており、端子２２ｂ、２２ｃ間にはＥＣＵ２１の端子を介してスクイブ３が接続されるようになっている。判定回路から点火指令信号が与えられると、ＦＥＴ２４、２５のゲートにそれぞれＬレベル（０Ｖ）、Ｈレベル（Ｖcc）のゲート電圧が与えられ、ＦＥＴ２４、２５がオンする。
【００１９】
ダイアグ回路５は、ＩＣ２２の端子２２ｅ、２２ｆ間に接続されたＮチャネルＦＥＴ２７と、端子２２ｅに接続されたダイオード１２から構成されている。端子２２ｅには、ＥＣＵ２１の端子を介して外部の表示回路２８が接続されるようになっている。表示回路２８は、電源ＶDとグランドとの間に直列接続された抵抗２９と発光ダイオード３０から構成されている。診断回路から与えられるダイアグ表示信号に応じてＦＥＴ２７が駆動され、発光ダイオード３０が所定の態様で発光してダイアグ情報を報知する。
【００２０】
点火回路４とダイアグ回路５に対し共通に設けられたＥＳＤ保護回路６は、ＮチャネルＦＥＴ７と、そのドレイン・ゲート間に接続されたツェナーダイオード８と、ゲート・ソース間に接続された抵抗９とから構成されている。ＦＥＴ７のドレイン（非接地側端子）とソース（接地側端子）との間に規定電圧Ｖａを超える電圧が入力されている期間、これら端子間が導通して放電経路を形成する。規定電圧Ｖａは、ＦＥＴ７のオン状態でのゲート・ソース間電圧ＶGS(FET7)とツェナーダイオード８のツェナー電圧Ｖｚを加えた電圧に等しい。ＥＳＤにより生じるサージ電流を流す放電経路を形成するため、ＦＥＴ７のサイズは他の素子のサイズと比べて大きくする必要がある。
【００２１】
ダイオード１０、１１、１２は、共通ノード３１側がカソードとなるように同一極性で接続されている。この共通ノード３１とＥＳＤ保護回路６との間には、切り離し回路２３が接続されている。この切り離し回路２３は、スイッチ回路３２とその開閉状態を制御する制御回路３３とから構成されている。
【００２２】
スイッチ回路３２は、共通ノード３１とＥＳＤ保護回路６との間にドレイン・ソース間が接続されたＮチャネルＦＥＴ３４（第１のＦＥＴに相当）、ＦＥＴ３４のゲート・ソース間に接続されたＮチャネルＦＥＴ３５（第２のＦＥＴに相当）、ＦＥＴ３４のドレイン・ゲート間に接続された抵抗３６、およびＦＥＴ３４のドレイン・ソース間に接続されたダイオード３７から構成されている。
【００２３】
制御回路３３は、抵抗３８、３９からなる電源電圧Ｖccの分圧回路４０を備えており、その分圧出力ノードとＥＳＤ保護回路６との間には、図示極性のダイオード４１が接続されている。コンパレータ４２（比較器に相当）は、分圧回路４０から出力される分圧電圧Ｖｂと基準電圧生成回路４３から出力される基準電圧Ｖｒとを比較し、開閉信号Ｓｋを出力する。ダイオード４１が非導通のとき、Ｖｂ＞Ｖｒの関係が成立している。
【００２４】
コンパレータ４２の出力端子は、フィルタ回路４４とインバータ４５を介してＦＥＴ３５のゲートに接続されている。ここで、フィルタ回路４４は抵抗４６とコンデンサ４７からなるローパスフィルタである。その時定数は、後述するように印加されるサージの最大継続時間に応じて決められている。
【００２５】
次に、本実施形態の作用について図２を参照しながら説明する。
図２は、ＩＣ２２の各部の波形図である。（ａ）、（ｂ）は、ＥＳＤ保護回路６が正常に動作し、時刻ｔ１からｔ２の間それぞれＥＳＤによる正極性、負極性のサージ電圧が端子２２ｂ、２２ｃ、２２ｅの何れかに印加された場合、（ｃ）は、時刻ｔ１からｔ２の間ＥＳＤによる正極性のサージが印加された結果、時刻ｔ２でＥＳＤ保護回路６のＦＥＴ７が短絡故障した場合の波形である。波形は、上から順に共通ノード３１の電圧Ｖ１、ＥＳＤ保護回路６の非接地側端子の電圧Ｖ２、ＦＥＴ７のゲート電圧Ｖ３、分圧電圧Ｖｂ、フィルタ回路４４の出力電圧Ｖ４、開閉信号Ｓｋ、ＦＥＴ３４のゲート電位Ｖ５を示している。
【００２６】
（ａ）ＥＳＤ保護回路６が正常で、ＥＳＤによる正極性のサージ電圧が印加された場合
サージ電圧が印加されていない時、共通ノード３１とＥＳＤ保護回路６の非接地側端子は何れも高インピーダンス状態（図２ではＨｉ−Ｚと記載）となる。このためダイオード４１は非導通となり、分圧電圧Ｖｂは、抵抗３８、３９により定まる分圧比通りの値となって基準電圧Ｖｒより高くなる。その結果、開閉信号ＳｋはＬレベル（閉信号に相当）となりＦＥＴ３５はオフ状態となる。
【００２７】
時刻ｔ１で正極性のサージが印加されると、ＦＥＴ３４がオンとなり、ＥＳＤ保護回路６に規定電圧Ｖａ（＝ＶGS(FET7)＋Ｖｚ）を超える電圧が入力される。このとき、ツェナーダイオード８が導通してＦＥＴ７がオンとなり、共通ノード３１の電圧Ｖ１ひいては端子２２ｂ、２２ｃ、２２ｅの電圧の上昇が抑制される。
【００２８】
（ｂ）ＥＳＤ保護回路６が正常で、ＥＳＤによる負極性のサージ電圧が印加された場合
時刻ｔ１で負極性のサージ電圧が印加されると、グランドから抵抗９、ツェナーダイオード８、ダイオード３７を通して電流が流れる。サージ電圧が印加される何れかのダイオード１０〜１２も導通する。ＦＥＴ３４はオフである。このとき、サージ電圧の時間幅だけダイオード４１が通電し、分圧電圧Ｖｂが基準電圧Ｖｒより低下してコンパレータ４２の出力信号がＬレベルに反転する。しかし、フィルタ回路４４の時定数は、印加されるサージ電圧の最大継続時間（最大幅）と同等以上に設定されているので、コンパレータ４２の出力信号がサージ電圧の時間幅だけ反転しても、開閉信号ＳｋはＬレベルを維持し続ける。
【００２９】
（ｃ）正極性のサージが印加された結果、ＥＳＤ保護回路６が短絡故障した場合
時刻ｔ２までの動作は（ａ）と同様となる。時刻ｔ２でＦＥＴ７が短絡故障すると、ＥＳＤ保護回路６の非接地側端子の電圧Ｖ２が０Ｖになる。このとき、ダイオード４１が導通し、分圧電圧Ｖｂが基準電圧Ｖｒよりも低下してコンパレータ４２の出力信号がＬレベルに反転する。その結果、フィルタ回路４４の出力電圧Ｖ４は、フィルタ時定数に応じて徐々に低下し、やがてインバータ４５のしきい値電圧（例えばＶcc／２）よりも低下すると、開閉信号ＳｋはＬレベルからＨレベル（開信号に相当）に反転する（時刻ｔ３）。
【００３０】
開閉信号ＳｋがＨレベルになるとＦＥＴ３５がオンするので、たとえ正極性のサージ電圧が印加されても、ＦＥＴ３４はオフ状態を維持する。すなわち、被保護回路である点火回路４とダイアグ回路５から、短絡故障したＥＳＤ保護回路６が電気的に切り離される。なお、ここでは時刻ｔ２にＦＥＴ７が短絡故障するとしたが、どのタイミングで故障しても同様の動作となる。また、ＦＥＴ７が短絡故障してＥＳＤ保護回路６が切り離された後はＥＳＤ保護機能が失われるが、ＦＥＴ７が短絡状態から復帰すれば再びＥＳＤから保護されるようにななる。
【００３１】
以上説明したように、本実施形態のＩＣ２２では、ＩＣ外部との接続配線を通してＥＳＤによるサージの影響を受け易い点火回路４とダイアグ回路５に対し、１つのＥＳＤ保護回路６を共通に設けてＥＳＤから保護している。点火回路４とダイアグ回路５は、同一極性のダイオード１０〜１２を通して共通ノード３１に接続されているので、点火回路４とダイアグ回路５の各ノード間での電流の回り込みが遮断されている。これにより、ＥＳＤ保護回路６の数を低減でき、ＥＳＤ保護回路６のレイアウト面積ひいてはＩＣ２２のチップ面積を低減することができる。ＥＳＤ保護回路６のＦＥＴ７は大きなレイアウト面積を必要となるため、ＥＳＤ保護回路６の削減によるチップ面積の低減効果は非常に大きくなる。
【００３２】
エアバッグ用ＩＣ２２においては、点火回路４とダイアグ回路５が同時に動作不能となることは許されない。そこで、共通ノード３１とＥＳＤ保護回路６との間に切り離し回路２３を備えている。この切り離し回路２３は、ＥＳＤ保護回路６が短絡故障していないときには、共通ノード３１とＥＳＤ保護回路６とを電気的に接続し、ＥＳＤ保護回路６が短絡故障したときには、共通ノード３１とＥＳＤ保護回路６とを電気的に切り離す。これにより、ＥＳＤ保護回路６に短絡故障が生じたときに、被保護回路である点火回路４とダイアグ回路５が同時に動作不能となることを回避できる。
【００３３】
切り離し回路２３は、フィルタ回路４４を備えている。従って、ＥＳＤによるサージ電圧が印加されただけでＥＳＤ保護回路６が切り離されることはなく、ＥＳＤ保護回路６の端子間が少なくともサージの最大継続時間を超えて導通状態を維持したときに切り離し動作に移行する。これにより、切り離し回路２３を備えてもＥＳＤに対して確実に保護することができる。
【００３４】
（第２の実施形態）
図３は、エアバッグ用ＩＣ内のＥＳＤ保護に係る回路構成を示しており、図１と同一部分には同一符号を付している。ＩＣ５１には、点火回路４とダイアグ回路５が複数チャネル分形成されている。各チャネルの点火回路４とダイアグ回路５のノードは、図１と同様に同一極性のダイオード（図３には示していない）を介して共通ノード３１に接続されている。共通ノード３１とグランドとの間には、１組の切り離し回路２３とＥＳＤ保護回路６とが直列に接続されている。この構成によっても、第１の実施形態と同様の作用および効果が得られる。さらに、複数チャネルについてＥＳＤ保護回路６を共通化したので、より一層チップサイズの低減効果が得られる。
【００３５】
（第３の実施形態）
次に、本発明の第３の実施形態について図４および図５を参照しながら説明する。
図４は、エアバッグＩＣ内のＥＳＤ保護に係る回路構成を示しており、図５は、ＩＣチップのＥＳＤ保護に係る回路のレイアウトを示している。図１と同一部分には同一符号を付している。ＩＣ６１には、点火回路４とダイアグ回路５が４チャネル分形成されている。各チャネルの点火回路４とダイアグ回路５のノードは、図１と同様に同一極性のダイオード（図４には示していない）を介して共通ノード３１に接続されている。共通ノード３１とグランドとの間には、２組の切り離し回路２３とＥＳＤ保護回路６が接続されている。
【００３６】
ＩＣチップ６２（半導体チップに相当）において、点火回路４とダイアグ回路５は、対をなしてＩＣチップ６２の四隅部の近傍にそれぞれ配置されている。２組の切り離し回路２３とＥＳＤ保護回路６は、ＩＣチップ６２の１対の対角をなす各隅部の近傍にそれぞれ配置されている。四隅部の近傍において点火回路４とダイアグ回路５は共通ノード３１により相互接続されており、その四隅部の相互接続配線（共通ノード３１）はさらに共通ノード３１により互いにほぼ最短距離で順に接続されている。
【００３７】
この配置および配線によれば、ＥＳＤ保護回路６を共通化する上で、４組の各点火回路４およびダイアグ回路５について、それぞれ何れか近い方のＥＳＤ保護回路６との距離を極力短くできる。仮に４つの点火回路４に対しＥＳＤ保護回路６を共通化し、４つのダイアグ回路５に対しＥＳＤ保護回路６を共通化すると、点火回路４とＥＳＤ保護回路６との距離およびダイアグ回路５とＥＳＤ保護回路６との距離が長くなるとともに、共通ノードの配線が錯綜することになる。
【００３８】
本実施形態によれば、点火回路４およびダイアグ回路５から切り離し回路２３とＥＳＤ保護回路６を通して接地線に至る配線経路が短くなり、ＥＳＤによるサージ侵入時の各ノードの電圧上昇をより確実に抑えることができる。
【００３９】
（その他の実施形態）
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
ＥＳＤによるサージは、サージ電圧とサージ電流の両者を含む。
ＦＥＴ２４は、Ｎチャネル型としてもよい。
ＦＥＴ（特にはＭＯＳＦＥＴ）を用いた回路構成を示したが、ＦＥＴをバイポーラトランジスタに置き替えてもよい。
【００４０】
ＥＳＤ保護回路は、図１に示した構成に限られず、非接地側端子と接地側端子との間に規定電圧Ｖａを超える電圧が入力されている期間、これら端子間が導通して放電経路を形成する構成であればよい。
被保護回路として車両用エアバッグシステムにおける点火回路４とダイアグ回路５を示したが、その他の回路を被保護回路としてもよい。この場合、同時に動作不能となることが許されない回路同士であっても、ＥＳＤ保護回路を共通化することができる。
【００４１】
ｎ個の被保護回路を共通ノード３１に接続した場合、ｍ組（０＜ｍ＜ｎ）の切り離し回路２３とＥＳＤ保護回路６を設ければよい。
図５において、２組の切り離し回路２３とＥＳＤ保護回路６を、ＩＣチップ６２の１対の対辺の各中央部近傍に配置してもよい。この場合であっても、第３の実施形態と同様の作用および効果が得られる。
【図面の簡単な説明】
【００４２】
【図１】本発明の第１の実施形態を示すエアバッグＥＣＵのＥＳＤ保護に係る回路構成図
【図２】ＩＣの各部の波形図
【図３】本発明の第２の実施形態を示すエアバッグ用ＩＣのＥＳＤ保護に係る回路構成図
【図４】本発明の第３の実施形態を示す図３相当図
【図５】ＩＣチップのＥＳＤ保護に係る回路のレイアウト図
【図６】従来技術を示す図１相当図
【符号の説明】
【００４３】
図面中、３はスクイブ、４は点火回路（被保護回路）、５はダイアグ回路（被保護回路）、６はＥＳＤ保護回路、１０、１１、１２、４１はダイオード、２２、５１、６１はＩＣ（半導体集積回路装置）、２３は切り離し回路、３１は共通ノード、３２はスイッチ回路、３３は制御回路、３４はＦＥＴ（第１のＦＥＴ）、３５はＦＥＴ（第２のＦＥＴ）、３６は抵抗、４０は分圧回路、４２はコンパレータ（比較回路）、４３は基準電圧生成回路、４４はフィルタ回路、６２はＩＣチップ（半導体チップ）である。
【図１】
2010010891.tif 000003
【図２】
2010010891.tif 000004
【図３】
2010010891.tif 000005
【図４】
2010010891.tif 000006
【図５】
2010010891.tif 000007
【図６】
2010010891.tif 000008