(57)【要約】【課題】イメージセンサの製造方法を提供する。【解決手段】イメージセンサの製造方法は、半導体基板上に、配線を含む層間絶縁層を形成するステップと、層間絶縁層上に、第１ドーピング層及び第２ドーピング層が積層されたイメージ感知部を形成するステップと、イメージ感知部上に、配線に対応するように開口部が形成されたハードマスクを形成するステップと、ハードマスクをエッチングマスクとするエッチング工程を行ってイメージ感知部の内部を露出させる予備ビアホールを形成するステップと、予備ビアホールを形成する際に、ハードマスクのエッチング副産物によって予備ビアホールの内部にスペーサが形成されるステップと、ケミカルを使用したエッチング工程を行って予備ビアホール内部のスペーサを除去するステップと、予備ビアホール下部のイメージ感知部及び層間絶縁層をエッチングして配線を露出させる深いビアホールを形成するステップとを含む。【選択図】図９
2010118658.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に、配線を含む層間絶縁層を形成するステップと、
前記層間絶縁層上に、第１ドーピング層及び第２ドーピング層が積層されたイメージ感知部を形成するステップと、
前記イメージ感知部上に、前記配線に対応するように開口部が形成されたハードマスクを形成するステップと、
前記ハードマスクをエッチングマスクとするエッチング工程を行って、前記イメージ感知部の内部を露出させる予備ビアホールを形成するステップと、
前記予備ビアホールを形成する際に、前記ハードマスクのエッチング副産物によって、前記予備ビアホールの内部にスペーサが形成されるステップと、
ケミカルを使用したエッチング工程を行って、前記予備ビアホール内部のスペーサを除去するステップと、
前記予備ビアホール下部の前記イメージ感知部及び層間絶縁層をエッチングして、前記配線を露出させる深いビアホールを形成するステップと、
を含むことを特徴とするイメージセンサの製造方法。
【請求項２】
前記予備ビアホール及び深いビアホールは、反応性イオンエッチング工程によって形成されることを特徴とする請求項１に記載のイメージセンサの製造方法。
【請求項３】
前記スペーサは、前記ハードマスクのエッチング副産物が積もって形成されたことを特徴とする請求項１に記載のイメージセンサの製造方法。
【請求項４】
前記スペーサは、ＤＨＦまたはＢＨＦケミカルを利用したウェットエッチング工程によって除去されることを特徴とする請求項１に記載のイメージセンサの製造方法。
【請求項５】
前記スペーサは、ＤＩ水とＤＨＦが１００〜２００：１の濃度比を有するように形成したものを用いて、５０〜３００秒間エッチング工程を行って除去されることを特徴とする請求項１に記載のイメージセンサの製造方法。
【請求項６】
前記スペーサを除去した後、メガソニック振動を加えてクリーニング工程を行うステップをさらに含むことを特徴とする請求項１に記載のイメージセンサの製造方法。
【請求項７】
前記ハードマスクは、酸化膜、窒化膜及び酸化膜の３重構造に形成されたことを特徴とする請求項１に記載のイメージセンサの製造方法。
【請求項８】
前記ハードマスクの開口部は、０．４〜０．７μｍの直径を有するように形成され、  前記深いビアホールは、前記開口部と同じ直径を有するように形成されることを特徴とする請求項１に記載のイメージセンサの製造方法。
【請求項９】
前記深いビアホールの内部にコンタクトプラグを形成するステップをさらに含むことを特徴とする請求項１に記載のイメージセンサの製造方法。
【請求項１０】
前記コンタクトプラグは、前記第１ドーピング層と接触され、前記第２ドーピング層と離隔するように形成されることを特徴とする請求項９に記載のイメージセンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサの製造方法に関する。
【背景技術】
【０００２】
イメージセンサは、光学画像（ｏｐｔｉｃａｌ  ｉｍａｇｅ）を電気信号に変換する半導体素子であって、大きく電荷結合素子（ＣＣＤ：Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）イメージセンサとＣＭＯＳイメージセンサ（ＣＩＳ：Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｉｌｉｃｏｎ  Ｉｍａｇｅ  Ｓｅｎｓｏｒ）とに区分される。
【０００３】
ＣＭＯＳイメージセンサは、光信号を受け取って電気信号に変えるフォトダイオード（Ｐｈｏｔｏ  ｄｉｏｄｅ）領域と該電気信号を処理するトランジスタ領域とが水平に配置される構造を有する。
【０００４】
上記のような水平型イメージセンサでは、フォトダイオード領域とトランジスタ領域とが半導体基板に水平に配置されるので、限られた面積における光感知部分（通常、「フィルファクタ（Ｆｉｌｌ  Ｆａｃｔｏｒ）」と呼ぶ）の拡張に限界がある。
【０００５】
これを解消するための代案の一つとして、フォトダイオードを非晶質シリコン（ａｍｏｒｐｈｏｕｓ  Ｓｉ）で蒸着するか、又はウェハ対ウェハボンディング（Ｗａｆｅｒ−ｔｏ−Ｗａｆｅｒ  Ｂｏｎｄｉｎｇ）などの方法により回路領域（Ｃｉｒｃｕｉｔｒｙ）をシリコン基板に形成し、フォトダイオードを読み出し回路の上部に形成する試み（以下、「３次元イメージセンサ」と称する）がなされている。フォトダイオードと回路領域とは、配線（Ｍｅｔａｌ  Ｌｉｎｅ）を介して連結される。
【０００６】
ウェハ対ウェハボンディングによって半導体基板の層間絶縁層上に形成されたフォトダイオードに、ＰＮまたはＰＩＮジャンクション（ｊｕｎｃｔｉｏｎ）を形成する必要があるが、そのためにはパターニング工程が必須である。これを行うためには、約１．２μｍ厚さのウェハをエッチング工程を通じてパターニングをするが、既存の方法であるフォトレジスト工程によりフォトダイオードをエッチングするには、前記ウェハの厚さが厚いという問題がある。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の実施形態は、垂直型イメージ感知部を採用しながら、前記イメージ感知部のＰＮジャンクションを形成するビアホールのサイズを減少させることができるイメージセンサの製造方法を提供する。
【課題を解決するための手段】
【０００８】
実施の形態によるイメージセンサの製造方法は、半導体基板上に、配線を含む層間絶縁層を形成するステップと、前記層間絶縁層上に、第１ドーピング層及び第２ドーピング層が積層されたイメージ感知部を形成するステップと、前記イメージ感知部上に、前記配線に対応するように開口部が形成されたハードマスクを形成するステップと、前記ハードマスクをエッチングマスクとするエッチング工程を行って、前記イメージ感知部の内部を露出させる予備ビアホールを形成するステップと、前記予備ビアホールを形成する際に、前記ハードマスクのエッチング副産物によって、前記予備ビアホールの内部にスペーサが形成されるステップと、ケミカルを使用したエッチング工程を行って、前記予備ビアホール内部のスペーサを除去するステップと、前記予備ビアホール下部の前記イメージ感知部及び層間絶縁層をエッチングして、前記配線を露出させる深いビアホールを形成するステップとを含む。
【発明の効果】
【０００９】
実施形態によれば、読み出し回路上部にイメージ感知部を形成して、フィルファクタを向上させることができる。
【００１０】
また、前記イメージ感知部と配線を連結するコンタクトを形成するためのビアホールが微細パターンで形成されることができるので、イメージ特性を向上させることができる。即ち、１．７５μｍ画素で、前記ビアホールを０．７μｍ以下の直径を有するように形成することで、限られた大きさの単位画素において受光領域が拡張され、イメージセンサの歩留まりを向上させることができる。
【００１１】
また、前記ビアホールを形成するためにハードマスクとして使用された酸化膜によってボイドが発生することを防止することができる。
【図面の簡単な説明】
【００１２】
【図１】実施形態によるイメージセンサの製造工程を示す断面図である。
【図２】トランスファトランジスタのオン／オフ動作時フォトチャージの伝達動作を示す図面である。
【図３】実施形態によるイメージセンサの製造工程を示す断面図である。
【図４】実施形態によるイメージセンサの製造工程を示す断面図である。
【図５】実施形態によるイメージセンサの製造工程を示す断面図である。
【図６】実施形態によるイメージセンサの製造工程を示す断面図である。
【図７】実施形態によるイメージセンサの製造工程を示す断面図である。
【図８】実施形態によるイメージセンサの製造工程を示す断面図である。
【図９】実施形態によるイメージセンサの製造工程を示す断面図である。
【発明を実施するための形態】
【００１３】
実施形態によるイメージセンサの製造方法を添付図面を参照して詳しく説明する。
【００１４】
実施形態は、ＣＭＯＳイメージセンサに限定されるのではなく、ＣＣＤイメージセンサなど、フォトダイオードを必要とする全てのイメージセンサに適用可能である。
【００１５】
以下、図１乃至図９を参照して、実施形態によるイメージセンサの製造方法を説明する。
【００１６】
図１を参照すると、読み出し回路１２０を含む半導体基板１００上に、配線１５０及び層間絶縁層１６０が形成される。
【００１７】
前記半導体基板１００は、単結晶または多結晶のシリコン基板であって、ｐ型不純物またはｎ型不純物がドーピングされた基板であっても良い。前記半導体基板１００に素子分離膜１１０を形成してアクティブ領域を定義し、前記アクティブ領域に、トランジスタを含む読み出し回路１２０を形成する。例えば、読み出し回路１２０は、トランスファトランジスタ（Ｔｘ）１２１、リセットトランジスタ（Ｒｘ）１２３、ドライブトランジスタ（Ｄｘ）１２５及びセレクトトランジスタ（Ｓｘ）１２７を含んで構成されることができる。その後、フローティングディフュージョン領域（ＦＤ）１３１及び前記各トランジスタに対するソース／ドレイン領域１３３、１３５、１３７を含むイオン注入領域１３０を形成することができる。一方、前記読み出し回路１２０は、３Ｔｒまたは５Ｔｒ構造にも適用可能である。
【００１８】
前記半導体基板１００に読み出し回路１２０を形成するステップは、前記半導体基板１００に電気接合領域１４０を形成するステップ及び前記電気接合領域１４０上部に前記配線１５０と連結される第１導電型連結領域１４７を形成するステップを含むことができる。
【００１９】
例えば、前記電気接合領域１４０は、ＰＮジャンクション（ｊｕｎｃｔｉｏｎ）１４０であってもよいが、これに限定されるのではない。例えば、前記電気接合領域１４０は、第２導電型ウェル１４１または第２導電型エピタキシャル層上に形成された第１導電型イオン注入層１４３、及び前記第１導電型イオン注入層１４３上に形成された第２導電型イオン注入層１４５を含んでもよい。例えば、前記ＰＮジャンクション１４０は、図１に示すように、Ｐ０１４５／Ｎ−１４３／Ｐ−１４１ジャンクションであってもよいが、これに限定されるのではない。また、前記第１基板１００は第２導電型に形成されていてもよいが、これに限定されるのではない。
【００２０】
実施形態によれば、トランスファトランジスタ（Ｔｘ）１２１の両端のソース／ドレイン間に電位差（Ｐｏｔｅｎｔｉａｌ  Ｄｉｆｆｅｒｅｎｃｅ）が発生するように素子を設計して、光電荷（Ｐｈｏｔｏ  Ｃｈａｒｇｅ）の完全なダンプ（Ｆｕｌｌｙ  Ｄｕｍｐｉｎｇ）が可能となる。これにより、フォトダイオードで発生した光電荷がフローティングディフュージョン領域にダンプされて、出力イメージの感度を高めることができる。
【００２１】
即ち、前記読み出し回路１２０が形成された前記半導体基板１００に電気接合領域１４０を形成することで、トランスファトランジスタ（Ｔｘ）１２１両端のソース／ドレイン間に電位差が発生するようにして、光電荷の完全なダンプが可能となる。
【００２２】
従って、一般的なイメージセンサの技術のように単にフォトダイオードがＮ＋ジャンクションに接続された場合とは異なって、実施形態によると、サチュレーション（Ｓａｔｕｒａｔｉｏｎ）及び感度の低下などの問題を避けることができる。
【００２３】
次に、実施形態によれば、フォトダイオードと読み出し回路１２０との間に第１導電型連結領域１４７を形成して、光電荷の円滑な移動通路を形成することによって、暗電流ソースを最小化し、サチュレーション及び感度の低下を防止することができる。
【００２４】
このために、実施形態では、Ｐ０／Ｎ−／Ｐ−ジャンクション１４０の表面にオーミックコンタクト（Ｏｈｍｉｃ  Ｃｏｎｔａｃｔ）のための第１導電型連結領域１４７としてＮ＋ドーピング領域を形成することができる。前記Ｎ＋領域１４７は、前記Ｐ０１４５を貫通してＮ−１４３に接触するように形成することができる。
【００２５】
一方、このような第１導電型連結領域１４７が漏れソース（Ｌｅａｋａｇｅ  Ｓｏｕｒｃｅ）となるのを最小化するために、第１導電型連結領域１４７の幅を最小化することができる。
【００２６】
このために、実施形態では、第１メタルコンタクトのエッチング後、プラグインプラント（Ｐｌｕｇ  Ｉｍｐｌａｎｔ）を行うことができるが、これに限定されるのではない。例えば、イオン注入パターン（図示せず）を形成し、これをイオン注入マスクとして第１導電型連結領域１４７を形成してもよい。
【００２７】
即ち、実施形態のように、コンタクト形成部にのみ局部的にＮ＋ドーピングを施したのは、暗信号（Ｄａｒｋ  Ｓｉｇｎａｌ）を最小化し、かつオーミックコンタクトの形成を円滑にするためである。従来技術のように、Ｔｘのソース部全体をＮ＋ドーピングする場合、基板表面のダングリングボンド（Ｓｉ  Ｓｕｒｆａｃｅ  Ｄａｎｇｌｉｎｇ  Ｂｏｎｄ）により暗信号が増加する恐れがある。
【００２８】
図３は、読み出し回路に対する他の構造を示した図である。図３に示すように、前記電気接合領域１４０の一側に、第１導電型連結領域１４８が形成されてもよい。
【００２９】
図３を参照すると、Ｐ０／Ｎ−／Ｐ−ジャンクション１４０にオーミックコンタクトのためのＮ＋連結領域１４８を形成することができるが、このとき、Ｎ＋連結領域１４８及び第１メタルコンタクト（Ｍ１Ｃ）１５１ａの形成工程は、漏れソース（Ｌｅａｋａｇｅ  Ｓｏｕｒｃｅ）になる可能性がある。これは、Ｐ０／Ｎ−／Ｐ−ジャンクション１４０に反転バイアス（Ｒｅｆｅｒｓｅ  Ｂｉａｓ）が印加されたままで動作するので、基板表面に電場（ＥＦ）が発生する恐れがあるからである。このような電場内部でコンタクト形成工程中発生する結晶欠陥は、漏れソースとなる。
【００３０】
また、Ｎ＋連結領域１４８をＰ０／Ｎ−／Ｐ−ジャンクション１４０の表面に形成する場合、Ｎ＋／Ｐ０ジャンクション１４８／１４５による電場が追加されるので、これもまた漏れソースとなる。
【００３１】
即ち、Ｐ０層にドーピングされずにＮ＋連結領域１４８からなるアクティブ領域に第１メタルコンタクト１５１ａを形成し、これをＮ−ジャンクション１４３と連結するレイアウトを提示する。
【００３２】
そうすると、基板表面の電場が発生しなくなり、これによって、３次元集積（３Ｄ  Ｉｎｔｅｇｒａｔｅｄ）ＣＩＳの暗電流の減少に寄与することができる。
【００３３】
また、図１を参照すると、前記半導体基板１００上に、層間絶縁層１６０及び配線１５０を形成することができる。前記配線１５０は、第１メタルコンタクト１５１ａ、第１メタル（Ｍ１）１５１、第２メタル（Ｍ２）１５２、第３メタル（Ｍ３）１５３を含むことができるが、これに限定されるのではない。実施形態では、前記第３メタル１５３を形成した後、前記第３メタル１５３が露出しないように絶縁膜を蒸着してから平坦化工程を行って、層間絶縁層１６０を形成することができる。これにより、前記半導体基板１００上には、均一な表面プロファイルを有する層間絶縁層１６０の表面が露出することができる。
【００３４】
図４を参照すると、前記層間絶縁層１６０上に、イメージ感知部２００が形成される。前記イメージ感知部２００は、第１ドーピング層（Ｎ−）２１０及び第２ドーピング層（Ｐ＋）２２０からなって、ＰＮ接合のフォトダイオード構造を有することができる。また、前記イメージ感知部２００の前記第１ドーピング層２１０の下部に、オーミックコンタクト層（Ｎ＋）２３０が形成されることができる。
【００３５】
参考として、図４に示した配線１５０の第３メタル１５３及び層間絶縁層１６０は、図１に示した配線１５０及び層間絶縁層１６０の一部を示すものであって、説明の便宜上、読み出し回路１２０と配線１５０の一部は省略されている。
【００３６】
例えば、前記イメージ感知部２００は、結晶構造のｐ型キャリア基板（図示せず）内部にＮ型不純物（Ｎ−）及びＰ型不純物（Ｐ＋）を順次にイオン注入して、第１ドーピング層２１０及び第２ドーピング層２２０が積層された構造に形成されることができる。追加的に、前記第１ドーピング層２１０の下部に高濃度のＮ型不純物（Ｎ＋）をイオン注入して、オーミックコンタクト層２３０を形成することができる。前記オーミックコンタクト層２３０は、前記イメージ感知部２００と配線１５０との接触抵抗を減少させることができる。
【００３７】
実施形態において、前記第１ドーピング層２１０は、前記第２ドーピング層２２０よりも広い領域を有するように形成されることができる。これにより、空乏領域が拡張されて、光電子の生成を増加させることができる。
【００３８】
次に、前記層間絶縁層１６０の上部に前記キャリア基板（図示せず）のオーミックコンタクト層２３０を位置させた後、ボンディング工程を行って、前記半導体基板１００と前記キャリア基板とを結合させる。その後、前記層間絶縁層１６０上にボンディングされた前記イメージ感知部２００が露出するように、水素層（図示せず）が形成されたキャリア基板をクリービングにより取り除いて、前記第２ドーピング層２２０の表面を露出させる。例えば、前記イメージ感知部２００の高さは、約１．０〜１．５μｍであり得る。好ましく、前記イメージ感知部２００の高さは、１．２μｍであってもよい。以下では、前記イメージ感知部２００の上面から底面までの深さを第１深さＤ１と称する。
【００３９】
即ち、前記読み出し回路１２０が形成された半導体基板１００とイメージ感知部２００は、ウェハ対ウェハボンディングによって形成されるので、欠陥の発生を防止することができる。
【００４０】
また、前記イメージ感知部２００が読み出し回路１２０上側に形成されて、フィルファクタを高めることができる。また、均一な表面プロファイルを有する前記層間絶縁層１６０上に前記イメージ感知部２００がボンディングされるので、物理的にボンディング力が向上することができる。
【００４１】
一方、実施形態においては、前記イメージ感知部２００がＰＮ接合を有するように形成されているが、前記イメージ感知部２００はＰＩＮ接合を有するように形成されてもよい。
【００４２】
図５を参照すると、前記イメージ感知部２００上に、開口部２４５を有するハードマスク２４０が形成される。前記ハードマスク２４０は、前記第３メタル１５３に対応して前記イメージ感知部２００の表面が露出するように形成されることができる。例えば、前記ハードマスク２４０は、酸化膜‐窒化膜‐酸化膜の３重構造に形成されることができる。
【００４３】
前記ハードマスク２４０を使用する理由は、ウェハに形成された前記イメージ感知部２００が第１深さＤ１を有するように形成されて、一般的な感光物質ではエッチングし難いので、絶縁膜によって前記イメージ感知部２００をエッチングするためである。特に、前記ＯＮＯ構造のハードマスク２４０は、シリコンウェハ（Ｓｉ  ｗａｆｅｒ）に対してエッチング選択比が高いので、選択的に前記イメージ感知部２００をエッチングすることができる。
【００４４】
図示されていないが、前記ハードマスク２４０を形成するためには、前記イメージ感知部２００上に第１酸化膜、窒化膜及び第２酸化膜を順次に蒸着して、ＯＮＯ構造のハードマスク層（図示せず）を形成する。そして、前記第３メタル１５３に対応して前記ハードマスク層を露出させるフォトレジストパターン（図示せず）を形成した後、エッチング工程を行って、前記第３メタル１５３に対応してイメージ感知部２００を露出させるハードマスク２４０が形成される。
【００４５】
この時、前記ハードマスク２４０の開口部２４５は、０．７μｍ以下の直径を有するように形成されることができる。即ち、前記フォトレジストパターン（図示せず）の開口部が０．４〜０．７μｍになるようにパターニングした後、前記ハードマスク層（図示せず）に対するエッチング工程を行って、前記ハードマスク２４０の開口部２４５を０．４〜０．７μｍに形成することができる。
【００４６】
図６を参照すると、前記イメージ感知部２００に予備ビアホール２５０が形成される。前記予備ビアホール２５０は、前記ハードマスク２４０をエッチングマスクとして使用するエッチング工程により形成されることができる。
【００４７】
例えば、前記イメージ感知部２００の予備ビアホール２５０は、反応性イオンエッチング工程（Ｒｅａｃｔｉｖｅ  ｉｏｎ  ｅｔｃｈｉｎｇ）により形成されることができる。前記予備ビアホール２５０は、前記ハードマスク２４０の開口部２４５と同様に０．４〜０．７μｍの直径に形成されることができる。また、前記予備ビアホール２５０は、前記第１深さＤ１より小さい第２深さＤ２を有することができる。例えば、前記予備ビアホール２５０の第２深さＤ２は、０．５〜０．８μｍであってもよい。
【００４８】
前記イメージ感知部２００に予備ビアホール２５０を形成する理由は、前記予備ビアホール２５０の側壁にスペーサ２６０が形成されるからである。即ち、前記ハードマスク２４０を利用する前記イメージ感知部２００のエッチング工程の際に、前記ハードマスク２４０のエッチング副産物であるポリマーが発生する。前記開口部２４５の直径が小さすぎるため、前記イメージ感知部２００の中間領域までエッチングされた時、ポリマーが前記予備ビアホール２５０の内部にスペーサ２６０構造で形成される。前記予備ビアホール２５０の内部にスペーサ２６０が形成されると、これ以上のエッチングが不可能になる。前記スペーサ２６０は、前記ハードマスク２４０のエッチング副産物（ｂｙ−ｐｒｏｄｕｃｔ）としてＣ−Ｈ−Ｏのような結合構造を有し得る。
【００４９】
従って、前記予備ビアホール２５０の側壁に形成された前記スペーサ２６０を取り除いてから前記第３メタル１５３を露出させるエッチング工程が要求される。
【００５０】
図７を参照すると、前記予備ビアホール２５０の内部に形成されたスペーサ２６０が除去される。前記スペーサ２６０は、ケミカルを利用したウェットエッチング工程によって除去されることができる。
【００５１】
例えば、前記スペーサ２６０は、ＤＨＦ（Ｄｉｌｕｔｅｄ  ＨＦ）またはＢＨＦケミカルを利用して除去されることができる。この時、前記スペーサ２６０を成す物質をターゲットにして、５〜２０ｎｍ厚さの前記スペーサ２６０を取り除くために、ＤＨＦとＤＩ水を提供してもよい。例えば、前記ＤＩ水とＤＨＦは１００〜２００：１の濃度比を有するように提供し、５０〜３００秒間エッチング工程を行うことができる。
【００５２】
また、前記スペーサ２６０の除去後、残留パーティクルが残っている場合があるので、前記予備ビアホール２５０に対するクリーニング工程を行う。例えば、前記クリーニング工程は、メガソニック（Ｍｅｇａ  Ｓｏｎｉｃ）洗浄により、前記予備ビアホール２５０が形成されたイメージ感知部２００に振動を与えることで、パーティクル等を取り除くことができる。よって、前記メガソニック洗浄工程によって、前記予備ビアホール２５０のパーティクルは完全に除去されることができる。
【００５３】
上記のように、エッチングケミカルを使用して前記予備ビアホール２５０内部の前記スペーサ２６０を取り除くことで、前記予備ビアホール２５０の側壁及び底面を露出させることができる。また、前記メガソニック（Ｍｅｇａ  Ｓｏｎｉｃ）洗浄工程を行うことで、前記予備ビアホール２５０にはパーティクルが残留しなくなる。
【００５４】
図８を参照すると、前記イメージ感知部２００及び層間絶縁層１６０を貫通して前記第３メタル１５３を露出させる深いビアホール２５５が形成される。前記深いビアホール２５５は、前記ハードマスク２４０及び予備ビアホール２５０をマスクにする反応性イオンエッチング工程によって、前記予備ビアホール２５０下部のイメージ感知部２００及び層間絶縁層１６０をエッチングして形成されることができる。前記深いビアホール２５５は、０．４〜０．７μｍの直径を有することができる。
【００５５】
上記のように、ハードマスク２４０による前記予備ビアホール２５０の形成後、ケミカルを利用したエッチング工程によって、前記予備ビアホール２５０内部のスペーサ２６０を取り除く。その後、前記予備ビアホール２５０下部のイメージ感知部２００をエッチングすることで、０．４〜０．７μｍの直径を有する深いビアホール２５５を形成することができる。
【００５６】
これによって、１．２μｍ深さを有するイメージ感知部２００の単位画素に０．４〜０．７μｍの直径を具現することができるので、同一サイズのウェハ内にもっと多くの画素を具現できるようになり、素子の効率を増大させることができる。
【００５７】
一方、実施形態において、前記深いビアホール２５５の直径として０．４〜０．７μｍを例に挙げているが、上記の方法によって、前記深いビアホール２５５は０．４μｍ以下にも形成可能である。
【００５８】
図９を参照すると、前記深いビアホール２５５の内部に、コンタクトプラグ２７０が形成される。前記コンタクトプラグ２７０は、前記深いビアホール２５５内部に形成され、前記第１ドーピング層２１０と前記第３メタル１５３を電気的に連結することができる。例えば、前記コンタクトプラグ２７０は、タングステン（Ｗ）、銅（Ｃｕ）及びアルミニウム（Ａｌ）のような金属で形成されることができる。図示されていないが、前記深いビアホール２５５と前記コンタクトプラグ２７０の間には、バリア層が形成されてもよい。ここでは、コンタクトプラグ２７０は、第１ドーピング層２１０と接触し、第２ドーピング層２２０と離隔するように形成されている。
【００５９】
図示されていないが、前記イメージ感知部２００には、前記読み出し回路１２０によって画素別に分離されるよう、画素分離膜が形成さてもよい。また、前記イメージ感知部２００上に、上部電極、カラーフィルタ及びマイクロレンズが追加的に形成されてもよい。
【００６０】
実施形態によれば、読み出し回路上部にイメージ感知部を形成して、フィルファクタを向上させることができる。
【００６１】
また、前記イメージ感知部と配線を連結するコンタクトを形成するためのビアホールが微細パターンで形成されることができるので、イメージ特性を向上させることができる。即ち、１．７５μｍ画素で、前記ビアホールを０．７μｍ以下の直径を有するように形成することで、限られた大きさの単位画素において受光領域が拡張され、イメージセンサの歩留まりを向上させることができる。
【００６２】
また、前記ビアホールを形成するためにハードマスクとして使用された酸化膜によってボイドが発生することを防止することができる。
【符号の説明】
【００６３】
１００：半導体基板、１６０：層間絶縁膜、
２００：イメージ感知部、２１０：第１ドーピング層、２２０：第２ドーピング層、
２４０：ハードマスク、２５０：予備ビアホール、２６０：スペーサ、
２５５：深いビアホール
【図１】
2010118658.tif 000003
【図２】
2010118658.tif 000004
【図３】
2010118658.tif 000005
【図４】
2010118658.tif 000006
【図５】
2010118658.tif 000007
【図６】
2010118658.tif 000008
【図７】
2010118658.tif 000009
【図８】
2010118658.tif 000010
【図９】
2010118658.tif 000011