(57)【要約】【課題】磁気ランダムアクセスメモリに集積化された磁気抵抗素子への外乱磁界を低減する。【解決手段】磁気ランダムアクセスメモリは、磁気抵抗素子が集積化された複数のＭＲＡＭアレイ３２と、ＭＲＡＭアレイ３２のそれぞれに対して設けられ、外乱磁界がＭＲＡＭアレイ３２に鎖交することを防ぐための複数の磁気シールド３３とを具備している。磁気シールド３３のそれぞれの平面形状は、円形であるか、ｎ角形（ｎ≧６）である。【選択図】図２
2010010393.tif 000002
【特許請求の範囲】
【請求項１】
磁気抵抗素子が集積化された複数のＭＲＡＭアレイと、
前記複数のＭＲＡＭアレイのそれぞれに対して設けられ、外乱磁界が前記複数のＭＲＡＭアレイに鎖交することを防ぐための複数の磁気シールド
とを具備し、
前記複数の磁気シールドのそれぞれの平面形状は、円形であるか、ｎ角形（ｎ≧６）である
磁気ランダムアクセスメモリ。
【請求項２】
請求項１に記載の磁気ランダムアクセスメモリであって、
前記複数のＭＲＡＭアレイのそれぞれは、前記磁気抵抗素子が集積化された複数のサブアレイを備え、
前記複数のサブアレイのうち最外周に位置するサブアレイは、前記磁気シールドの縁に沿って配置されている
磁気ランダムアクセスメモリ。
【請求項３】
請求項１又は２に記載の磁気ランダムアクセスメモリであって、
前記複数の磁気シールドは、前記複数の磁気シールドのうちの最外周の磁気シールドを除く磁気シールドのそれぞれが他の６つの磁気シールドに最近接するように配置された
磁気ランダムアクセスメモリ。
【請求項４】
請求項１乃至３のいずれかに記載の磁気ランダムアクセスメモリであって、
前記複数の磁気シールドのそれぞれの平面形状が円形であり、且つ、
前記複数の磁気シールドのうちの隣接する２つの磁気シールドの間隔は、前記磁気シールドの直径の５％以上である
磁気ランダムアクセスメモリ。
【請求項５】
請求項１乃至３のいずれかに記載の磁気ランダムアクセスメモリであって、
前記複数の磁気シールドのそれぞれの平面形状が正ｎ角形（ｎは６以上の整数）であり、
前記複数の磁気シールドのうちの隣接する２つの磁気シールドの間隔は、前記磁気シールドの中心を通る対角線の長さの５％以上である
磁気ランダムアクセスメモリ。
【請求項６】
請求項１又は２に記載の磁気ランダムアクセスメモリであって、
前記複数のＭＲＡＭアレイのそれぞれは、前記磁気抵抗素子が集積化された複数のサブアレイを備え、
前記複数のサブアレイが矩形に並んで配置されている
磁気ランダムアクセスメモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気ランダムアクセスメモリ（以下「ＭＲＡＭ」ともいう）に関し、特に、磁気ランダムアクセスメモリに集積化された磁気抵抗素子への外乱磁界を遮蔽するための磁気シールドに関する。
【背景技術】
【０００２】
ＭＲＡＭとは、磁気抵抗素子をメモリセルとして使用するメモリデバイスである。磁気抵抗素子は、２つの磁性層の磁化方向が平行か反平行かにより、その間にある非磁性層の抵抗値が変化することを利用したメモリ素子として機能する。磁気抵抗素子のうち、非磁性層が導電体であるものをＧＭＲ（Giant Magnetoresistive）素子、絶縁体であるものをＴＭＲ（Tunneling Magnetoresistive）素子ということがある。磁気抵抗素子は、例えば、磁化方向が平行である状態をデータ“１”、磁化方向が反平行である状態をデータ“０”に対応させてデータを記憶する。
【０００３】
磁気抵抗素子にデータを書き込むためには、一方の磁性層（一般に「磁化自由層」と呼ばれる）の磁化方向を反転させることにより、２つの磁性層の磁化方向を平行又は反平行にする必要がある。磁性層の磁化方向を反転させる一つの方法は、電流磁界を用いることである。電流磁界により磁化方向を反転させる磁気抵抗素子では、その上下にある金属配線、または磁気抵抗素子の下部電極に電流が流され、電流から発生する磁界により磁性層の磁化方向が反転される。電流磁界を用いずに磁化方向を反転させる方法としては、スピン注入磁化反転効果を利用する方法が知られている。この方法が用いられる場合には、磁気抵抗素子の磁性層の垂直方向に電流を流すことで磁性層の磁化方向が反転される。スピン注入磁化反転効果を利用する方法では、磁化反転電流は主として書き込み電流密度に比例し、磁化反転に必要となる電流値はメモリセルの微細化に伴い減少をする。したがって、スピン注入磁化反転効果を利用する方法は、メモリの大容量化に適している。
【０００４】
磁気抵抗素子は、外乱磁界を加えることでデータを記録している磁化自由層の磁化が反転し、記録したデータが書き換えられ、又は消える可能性があることが知られている。これを防ぐためにＭＲＡＭに磁気シールドを付加することが提案されている。磁気シールドによって磁気抵抗素子に加わる外乱磁界を減衰させることで、誤書き込みを防ぐことができる。
【０００５】
磁気シールドの配置については、様々な提案がなされている。例えば、特開２００４−１９３２４６号公報は、ＭＲＡＭ素子がパッケージにパッケージングされた磁気メモリ装置について、パッケージの上下に磁気シールドを貼り付けることを開示している。また、特開２００４−２００１８５号公報には、磁気シールドの大きさについての記述がある。この公報は、正方形の磁気シールドに関して、正方形の１辺を１０ｍｍから２８ｍｍまで変化させた場合の磁気シールド効率の評価の結果を開示している。この公報によれば、５００（Ｏｅ）以上の高い磁界強度を有する磁界に対しては、正方形の１辺を１５ｍｍ以下に抑える必要がある。更に、特開２００３−１２４５３８号公報は、パッケージングに用いる樹脂の中に磁性粒子を分散させ、磁気シールドとして使用することを開示している。
【０００６】
磁気シールドを複数の場所に配置する方法も提案されている。特開２００７−２７７５７号公報は、チップ全体を覆うシールド（チップシールド）だけではなく、ビット線群のそれぞれに対応する領域をそれぞれ被覆する補助シールドを配置することを開示している。
【０００７】
しかしながら、発明者の検討によれば、磁気シールドの形状や配置には、更なる改善の余地がある。
【特許文献１】特開２００４−１９３２４６号公報
【特許文献２】特開２００４−２００１８５号公報
【特許文献３】特開２００３−１２４５３８号公報
【特許文献４】特開２００７−２７７５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
したがって、本発明の目的は、磁気シールドの形状及び／又は配置を最適化することにより、磁気ランダムアクセスメモリに集積化された磁気抵抗素子への外乱磁界を低減することにある。
【課題を解決するための手段】
【０００９】
本発明の一の観点においては、磁気ランダムアクセスメモリが、磁気抵抗素子が集積化された複数のＭＲＡＭアレイと、複数のＭＲＡＭアレイのそれぞれに対して設けられ、外乱磁界が複数のＭＲＡＭアレイに鎖交することを防ぐための複数の磁気シールドとを具備している。複数の磁気シールドのそれぞれの平面形状は、円形であるか、ｎ角形（ｎ≧６）である。
【発明の効果】
【００１０】
本発明によれば、磁気ランダムアクセスメモリに集積化された磁気抵抗素子への外乱磁界を低減することができる。
【発明を実施するための最良の形態】
【００１１】
（第１の実施形態）
図１は、本発明の第１の実施形態のＭＲＡＭ混載ＬＳＩ（large scale integrated circuit）チップの構成を示すブロック図である。ＭＲＡＭ混載ＬＳＩチップ４１は、ＭＲＡＭブロック４２と、ロジック領域４３と、周辺回路領域４４とを備えている。ＭＲＡＭ混載ＬＳＩチップ４１は矩形であり、その辺の長さは、数ミリメートルから１センチメートルである。
【００１２】
図２に示されているように、ＭＲＡＭブロック４２は、複数のＭＲＡＭアレイ３２を備えており、そのＭＲＡＭアレイ３２のそれぞれは、図３Ａに示されているように、複数のサブアレイ３１を備えている。サブアレイの３１のそれぞれには、磁気抵抗素子を使用するメモリセルが集積化されている。
【００１３】
図４は、各サブアレイ３１に集積化される磁気抵抗素子の構成を示す断面図である。本実施形態では、各磁気抵抗素子は、上部電極１１と、下部電極１２と、トンネルバリア１３とを備えている。
【００１４】
上部電極１１は、磁化自由層１１１と上部導電層１１２とを備えており、磁化自由層１１１はトンネルバリア１３と接している。磁化自由層１１１は、強磁性膜を含んで構成されている。詳細には、磁化自由層１１１としては、例えば、ＮｉＦｅ、ＣｏＦｅ、ＣｏＦｅＢのような強磁性材料で構成された単一の強磁性膜、複数の強磁性膜で構成された積層体、又は、強磁性膜と非磁性膜とが交互に積層された積層体が使用され得る。上部電極１１は、その上面に接合された上部コンタクトビア１６を介して上部配線層１７に接続されている。
【００１５】
下部電極１２は、磁化固定層１２１と下部導電層１２２とを備えている。下部電極１２は、その下面に接合された下部コンタクトビア１４、及びそれに接合された下部配線層１５を介して基板１９に集積化されたトランジスタ（図示されない）に接続されている。
【００１６】
磁気抵抗素子にデータを書き込む場合、基板１９に集積化されたトランジスタから下部コンタクトビア１４及び下部配線層１５を介して下部電極１２に書き込み電流が流される。書き込まれるデータの値は、書き込み電流の方向によって決まる。一方、磁気抵抗素子からデータが読み出される場合、一方の下部配線層１５から下部コンタクトビア１４、下部電極１２、トンネルバリア１３、上部電極１１、及び上部コンタクトビア１６を介して読み出し電流が流され、その読み出し電流の大きさからトンネルバリア１３の抵抗値が検出される。トンネルバリア１３の抵抗値から、磁気抵抗素子に書き込まれているデータが判別される。
【００１７】
図２を再度に参照して、ＭＲＡＭアレイ３２の磁気抵抗素子への外乱磁界を遮蔽するために、ＭＲＡＭアレイ３２のそれぞれに対応して磁気シールド３３が設けられている。磁気シールド３３としては、好適には、ＮｉＦｅ、ＣｏＺｒＴａのような合金の軟磁性体や、ＭｎＺｎフェライトのようなフェライト系の軟磁性体が使用される。ただし、他の材料が磁気シールド３３として使用されることも可能である。
【００１８】
図３Ａ及び図３Ｂに示されているように、磁気シールド３３は、ＭＲＡＭアレイ３２を完全に覆うように形成されている。詳細には、図３Ｂに示されているように、基板１９の上にＭＲＡＭアレイ３２が形成され、ＭＲＡＭアレイ３２を被覆するように層間絶縁膜２０が形成されている。磁気シールド３３は、その層間絶縁膜２０の上に形成されている。
【００１９】
発明者の知見によれば、磁気シールド３３は、その平面形状が円形であることが有利である。磁気シールド３３の平面形状が円形であることは、あらゆる方向の外乱磁界も同じように減衰させることを可能にする点で好ましい。もう一つの発明者の知見は、平面形状が円形であっても磁気シールド３３の大きさが過剰に大きいと、磁気シールド３３の効果が低下することである。磁気シールド３３の最適な直径は、５０〜３００μｍである。
【００２０】
これらの知見から発明者が導き出した磁気シールド３３の最適な形状及び配置は、ＭＲＡＭアレイ３２のそれぞれに対応して円形の磁気シールド３３を設けることである。このような形状及び配置によれば、外乱磁界を効果的に減衰させることができる。
【００２１】
図３Ｃに示されているように、磁気シールド３３は、ＭＲＡＭアレイ３２の下方に設けられてもよい。磁気シールド３３がＭＲＡＭアレイ３２の上方、下方のいずれに設けられる場合においても、ＭＲＡＭアレイ３２を基板１９に垂直な方向において投影した図形の全体が磁気シールド３３の表面に収まるように磁気シールド３３が配置されることが好ましい；図３Ｂ、図３Ｃでは、ＭＲＡＭアレイ３２の投影が、破線矢印によって示されている。このようなＭＲＡＭアレイ３２と磁気シールド３３の位置関係は、ＭＲＡＭアレイ３２に対する外乱磁界を低減する効果を高めるために重要である。
【００２２】
図２を再度に参照して、ＭＲＡＭブロック４２に設けられる磁気シールド３３は、最外周に設けられる磁気シールド３３を除いた磁気シールド３３のそれぞれについて、ある１つの磁気シールド３３に、他の６つの磁気シールド３３が最近接するように配置されることが好ましい。このような配置では、円形である磁気シールド３３の中心３３ａが、平面を充填するように配置された正三角形の頂点に位置することになる。ＭＲＡＭアレイ３２は、磁気シールド３３の配置に応じた位置に配置される。このようなＭＲＡＭアレイ３２及び磁気シールド３３の配置によれば、ＭＲＡＭブロック４２に設けられるＭＲＡＭアレイ３２の数を増大させ、ＭＲＡＭブロック４２のメモリ容量を向上させることができる。
【００２３】
隣接する２つの磁気シールド３３の間隔は、磁気シールド３３の直径の５％以上であることが好ましい。磁気シールド３３の間隔が狭すぎると、隣接する磁気シールド３３が一つの磁気シールドとして機能してしまい、実効的な磁気シールド３３の大きさが過剰に増大してしまう。上述のように、磁気シールド３３の直径には最適な範囲があり、磁気シールド３３の間隔を充分に確保することは、磁気シールド３３の実効的な直径を最適な範囲に維持し、外乱磁界を減衰させるために有効である。
【００２４】
磁気シールド３３は、図２、図３Ａ〜図３Ｃに示されている配置以外の様々な配置で配置され得る。例えば、図５に示されているように、最外周に設けられる磁気シールド３３を除いた各磁気シールド３３に４つの磁気シールド３３が最近接するように配置されてもよい。図２の配置に較べて集積度は低下するが、ＭＲＡＭブロック４２のレイアウト設計は容易になる。
【００２５】
各磁気抵抗素子への外乱磁界を低減させる効果を維持しながら各ＭＲＡＭアレイ３２の集積度を向上させるためには、各ＭＲＡＭアレイ３２の最外周のサブアレイ３１が、磁気シールド３３の縁に沿って配置されることが好ましい。このような配置は、サブアレイ３１が複数の行に配置される場合、磁気シールド３３の中心３３ａから離れるほど、サブアレイ３１の行に含まれるサブアレイ３１の数を減少させることで実現可能である。例えば、図３Ａのサブアレイ３１の配置では、磁気シールド３３の中心３３ａに対応する位置にあるサブアレイ３１の行５１、及びそれに隣接する行５２は、７つのサブアレイ３１を含んでいる。行５２に対して磁気シールド３３の中心３３ａから離れて隣接している行５３に含まれるサブアレイ３１の数は５つである。更に、行５３に対して磁気シールド３３の中心３３ａから離れて隣接している行５４に含まれるサブアレイ３１の数は３つである。このような配置によれば、各ＭＲＡＭアレイ３２に含まれるサブアレイ３１の数を増加させ、ＭＲＡＭアレイ３２の集積度を向上させることができる。
【００２６】
ただし、各ＭＲＡＭアレイ３２におけるサブアレイ３１の配置は、図３Ａに示されている配置以外にも様々に変形され得ることに留意されたい。例えば、図６に示されているように、サブアレイ３１を矩形に並べることも可能である。このような配置は、ＭＲＡＭアレイ３２の設計を容易にするために好ましい。
【００２７】
（第２の実施形態）
図７、図９は、本発明の第２の実施形態におけるＭＲＡＭブロック４２の構成を示す平面図である。第２の実施形態では、磁気シールド３３の平面形状が、円形ではなく、ｎ角形（ｎ≧６）である。より具体的には、図７の構成では、磁気シールド３３の平面形状が正六角形であり、図９の構成では、磁気シールド３３の平面形状が正八角形である。磁気シールド３３がｎ角形（ｎ≧６）である平面形状を有していることは、（円形ほどの効果は有しないものの）様々な方向の外乱磁界を同じように減衰させることを可能にする点で好ましい。磁気シールド３３は、正ｎ角形（ｎ≧６）であることが特に好ましい。
【００２８】
図７に示されているように、磁気シールド３３の平面形状が六角形であることは、ＭＲＡＭブロック４２に、より多くのＭＲＡＭアレイ３２及び磁気シールド３３を配置することを可能にし、ＭＲＡＭブロック４２のメモリ容量の向上の点で好ましい。磁気シールド３３の平面形状が正六角形であることは、メモリ容量の向上の点で特に好ましい。このとき、図８に示されているように、各ＭＲＡＭアレイ３２の最外周のサブアレイ３１は、六角形である磁気シールド３３の縁に沿って配置されていることが好ましい。
【００２９】
図９に示されているように磁気シールド３３の平面形状が八角形であること、特に正八角形であることも、六角形（正六角形）ほどではないものの、ＭＲＡＭブロック４２のメモリ容量の向上の上で好ましい。この場合も、図１０に示されているように、各ＭＲＡＭアレイ３２の最外周のサブアレイ３１は、八角形である磁気シールド３３の縁に沿って配置されていることが好ましい。
【００３０】
磁気シールド３３の平面形状が六角形、八角形のいずれの場合でも、磁気シールド３３の中心３３ａ（即ち、回転対称の軸）を通る対角線の最適な長さは、５０〜３００μｍである。発明者の考察によると、磁気シールド３３の大きさが過剰に大きいと、磁気シールド３３の効果が低下してしまう。
【００３１】
その一方で、隣接する２つの磁気シールド３３の間隔は、磁気シールド３３の中心３３ａ（即ち、回転対称の軸）を通る対角線の長さの５％以上であることが好ましい。磁気シールド３３の間隔が狭すぎると、隣接する磁気シールド３３が一つの磁気シールドとして機能してしまい、実効的な磁気シールド３３の大きさが過剰に増大してしまう。上述のように、磁気シールド３３の対角線の長さには最適な範囲があり、磁気シールド３３の間隔を充分に確保することは、磁気シールド３３の実効的な大きさを最適な範囲に維持し、外乱磁界を減衰させるために有効である。
【００３２】
磁気シールド３３の平面形状が六角形、八角形のいずれの場合でも、最外周に設けられる磁気シールド３３を除いた磁気シールド３３のそれぞれについて、ある１つの磁気シールド３３に、他の６つの磁気シールド３３が最近接するように配置されることが好ましい。このような配置では、磁気シールド３３の中心３３ａ（回転対称の軸）が、平面を充填するように配置された正三角形の頂点に位置することになる。ＭＲＡＭアレイ３２は、磁気シールド３３の配置に応じた位置に配置される。このようなＭＲＡＭアレイ３２及び磁気シールド３３の配置によれば、ＭＲＡＭブロック４２に設けられるＭＲＡＭアレイ３２の数を増大させ、ＭＲＡＭブロック４２のメモリ容量を向上させることができる。
【００３３】
以上、実施形態を参照して本願発明を説明したが、本願発明は、上記の実施形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
【図面の簡単な説明】
【００３４】
【図１】図１は、本発明の第１の実施形態のＭＲＡＭ混載ＬＳＩの構成を示すブロック図である。
【図２】図２は、第１の実施形態におけるＭＲＡＭブロックの構成を示す平面図である。
【図３Ａ】図３Ａは、第１の実施形態におけるＭＲＡＭアレイの構成を示す平面図である。
【図３Ｂ】図３Ｂは、第１の実施形態におけるＭＲＡＭアレイの構成を示す断面図である。
【図３Ｃ】図３Ｃは、第１の実施形態におけるＭＲＡＭアレイの他の構成を示す断面図である。
【図４】図４は、本発明の実施形態における磁気抵抗素子の構成を示す断面図である。
【図５】図５は、第１の実施形態におけるＭＲＡＭブロックの他の構成を示す平面図である。
【図６】図６は、第１の実施形態におけるＭＲＡＭアレイの他の構成を示す平面図である。
【図７】図７は、第２の実施形態におけるＭＲＡＭブロックの構成を示す平面図である。
【図８】図８は、第２の実施形態におけるＭＲＡＭアレイの構成を示す平面図である。
【図９】図９は、第２の実施形態におけるＭＲＡＭブロックの他の構成を示す平面図である。
【図１０】図１０は、第２の実施形態におけるＭＲＡＭアレイの他の構成を示す平面図である。
【符号の説明】
【００３５】
１１：上部電極
１２：下部電極
１３：トンネルバリア
１４：下部コンタクトビア
１５：下部配線層
１６：上部コンタクトビア
１７：上部配線層
１９：基板
２０：層間絶縁膜
３１：サブアレイ
３２：ＭＲＡＭアレイ
３３：磁気シールド
３３ａ：中心
４１：ＭＲＡＭ混載ＬＳＩチップ
４２：ＭＲＡＭブロック
４３：ロジック領域
４４：周辺回路領域
５１、５２、５３、５４：行
１１１：磁化自由層
１１２：上部導電層
１２１：磁化固定層
１２２：下部導電層
【図１】
2010010393.tif 000003
【図２】
2010010393.tif 000004
【図３Ａ】
2010010393.tif 000005
【図３Ｂ】
2010010393.tif 000006
【図３Ｃ】
2010010393.tif 000007
【図４】
2010010393.tif 000008
【図５】
2010010393.tif 000009
【図６】
2010010393.tif 000010
【図７】
2010010393.tif 000011
【図８】
2010010393.tif 000012
【図９】
2010010393.tif 000013
【図１０】
2010010393.tif 000014