(57)【要約】【課題】  主走査方向に不連続な画像データを並び替えるために画像データを一時的に記憶するための記憶媒体を用いることなく、１ライン分の画像データに含まれる複数の画素データが記憶手段における連続した記憶位置に記憶されるようにする画像読取装置を提供する。【解決手段】  画像読取装置は、複数画素分の画像信号を複数の信号線（１００ａ〜１００ｃに対応する信号線）を介して並列に出力するＣＩＳ１００と、ＣＩＳ１００から入力される複数画素分の画像信号を複数の画素データに変換して直列に出力するＡＦＥ２００と、複数の画素データの各々に読取位置情報、及び、読取色情報を付加する入出力制御回路３１０、複数の画素データが外部メモリ４００における連続した記憶位置に記憶されるよう複数の画素データの各々を読取位置情報及び読取色情報に応じた記憶位置へを転送するＤＭＡＣ（３６０ａ〜３６０ｃ）を備える。【選択図】  図２
2010263607.tif 000002
【特許請求の範囲】
【請求項１】
原稿を走査する主走査ライン方向における複数の画像読取領域に配置された複数の画像読取部を有し、前記複数の画像読取部に含まれる各画像読取部により取得される複数画素分の画像信号を各画像読取部に対応する複数の信号線を介して並列に出力する画像読取手段と、
前記画像読取手段が前記原稿を読み取る際に複数色に対応する複数の光源のいずれかにより前記原稿を照射する照射手段と、
前記画像読取手段から並列に出力された前記複数画素分の画像信号を複数の画素データに変換する変換手段と、
前記複数の画素データを１ライン分の画像データに変換して直列に出力する出力手段と、
前記出力手段より出力された前記１ライン分の画像データに含まれる複数の画素データの各々に前記主走査ライン方向における読取位置を示す読取位置情報、及び、前記照射手段による照射に用いられた光源の色を示す読取色情報を付加する付加手段と、
前記付加手段により前記画素データに付加された前記読取位置情報及び前記読取色情報に応じた画像処理を前記画素データに対して実行する画像処理手段と、
前記画像処理手段により画像処理された複数の前記画素データを記憶する記憶手段と、
前記１ライン分の画像データに含まれる複数の画素データが前記記憶手段における連続した記憶位置に記憶されるよう、前記画像処理手段により画像処理された前記複数の画素データの各々を、該画素データに付加された前記読取位置情報及び前記読取色情報に応じた記憶位置へを転送する転送手段と、
を有することを特徴とする画像読取装置。
【請求項２】
前記読取位置情報は、前記画素データが前記複数の画像読取部に含まれる複数の光電変換素子のいずれで読み取られた画像信号から変換されたデータであるかを示す情報であることを特徴とする請求項１に記載の画像読取装置。
【請求項３】
前記読取位置情報は、前記画素データが前記複数の画像読取部のいずれで読み取られた画像信号から変換されたデータであるかを示す情報であることを特徴とする請求項１に記載の画像読取装置。
【請求項４】
前記１ライン分の画像データに含まれる複数の画素データのうちいずれの画素データが有効であるか否かを識別する識別手段を有し、
前記画像処理手段は、前記１ライン分の画像データに含まれる複数の画素データのうち前記識別手段により有効であると識別された画素データに対して前記画像処理を実行することを特徴とする請求項１乃至３のいずれか１項に記載の画像読取装置。
【請求項５】
前記転送手段は、前記画像処理手段により画像処理された前記複数の画素データを所定の画素数分でパッキングし、該パッキングされた前記所定画素数分の画素データを転送単位として転送することを特徴とする請求項１乃至４のいずれか１項に記載の画像読取装置。
【請求項６】
前記画像処理は、シェーディング補正、ガンマ変換、解像度変換の少なくとも一つを含むことを特徴とする請求項１乃至５のいずれか１項に記載の画像読取装置。
【請求項７】
前記複数の画像読取部の各々は、ＣＩＳ（コンタクトイメージセンサ）であることを特徴とする請求項１乃至６のいずれか１項に記載の画像読取装置。
【請求項８】
原稿を走査する主走査ライン方向における複数の画像読取領域に配置された複数の画像読取部を有し、前記複数の画像読取部に含まれる各画像読取部により取得される複数画素分の画像信号を各画像読取部に対応する複数の信号線を介して並列に出力する画像読取手段と、前記画像読取手段が前記原稿を読み取る際に複数色に対応する複数の光源のいずれかにより前記原稿を照射する照射手段とを備える画像読取装置の制御方法であって、
前記画像読取手段が、前記複数の画像読取部が取得した複数画素分の画像データを各画像読取部に対応する複数の信号線を介して並列に出力する画像読取ステップと、
変換手段が、前記画像読取ステップにより並列に出力された前記複数画素分の画像信号を複数の画素データに変換する変換ステップと、
出力手段が、前記複数の画素データを１ライン分の画像データに変換して直列に出力する出力ステップと、
付加手段が、前記出力ステップにより出力された前記１ライン分の画像データに含まれる複数の画素データの各々に前記主走査ライン方向における読取位置を示す読取位置情報、及び、前記照射手段による照射に用いられた光源の色を示す読取色情報を付加する付加ステップと、
画像処理手段が、前記付加ステップにより前記画素データに付加された前記読取位置情報及び前記読取色情報に応じた画像処理を前記画素データに対して実行する画像処理ステップと、
転送手段が、前記１ライン分の画像データに含まれる複数の画素データが記憶手段における連続した記憶位置に記憶されるよう、前記画像処理ステップにより画像処理された前記複数の画素データの各々を、該画素データに付加された前記読取位置情報及び前記読取色情報に応じた記憶位置へを転送する転送ステップと、
を有することを特徴とする画像読取装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像読取装置及びその制御方法に関する。
【背景技術】
【０００２】
従来、画像読取装置における読取デバイスとしてＣＩＳ（Ｃｏｎｔａｃｔ  Ｉｍａｇｅ  Ｓｅｎｓｏｒ）を使用しているものがある。ＣＩＳは、主走査方向に読取画素数分の光電変換素子を配列する構成をとっている。例えば、Ａ４サイズの原稿を読み取ることが可能なＣＩＳの場合、短辺方向を、原稿を走査する主走査方向とすると、解像度６００ｄｐｉ（ｄｏｔ  ｐｅｒ  ｉｎｃｈ）で約５１００画素分の光電変換素子が配列されている。
【０００３】
このような光電変換素子によって読み取られた１ライン分の画像データは、光電変換され、ＣＩＳに入力されるクロック（以下、センサクロックと称する）に同期して順次出力される。このため、原稿中の１ラインの読み出し時間は、ＣＩＳに画素数分の転送クロックが入力される時間となる。ＣＩＳの転送クロックは、構造上、低周波（５ＭＨｚ程度）で制限される場合が多い。このため、ＣＩＳは比較的低速な読取装置に適用されることが多かった。
【０００４】
ＣＩＳを、高速な読取装置にも適用するため、主走査方向における複数の画像読取領域に配列された複数の光電変換素子をそれぞれ１つの素子群とし、各素子群から並列に画像データを出力するものも提案されている。例えば、１ラインを主走査方向に３分割し、３つの素子群から画像データが並列に出力する構成をとれば、１ライン分の画像データの読み出し時間は１／３となる。
【０００５】
しかし、並列に読み出し可能な構成のＣＩＳを用いた場合、最終的には画像データを主走査方向に連続となるように並び替える必要が生じる。並び替えは、入力される主走査方向に不連続な画像データを、メモリ等の記憶媒体の適正アドレスに一端記憶させ、読み出すことにより行う。あるいは、入力される主走査方向に不連続な画像データを、メモリ等の記憶媒体に入力順に記憶させ、主走査方向に連続となるように読み出すことにより行う（例えば、特許文献１乃至３参照。）。しかし、メモリ等の記憶媒体を構成すると、読取装置のコストを押し上げる要因となる。
【０００６】
特許文献２によれば、主走査方向に不連続な画像データを並び替えるメモリ容量の削減のため、読取装置内の画像処理用のメモリと、並び替え用のメモリを共用することが示されている。また、特許文献３によれば、集積回路外部の比較的容量の多い記憶媒体を用い、読取装置の画像処理を行う前に、ＤＭＡＣ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌｌｅｒ）により並び替えを行う技術が提案されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−１３５９５号公報
【特許文献２】特開平９−１３０５９２号公報
【特許文献３】特開２００４−２２０５８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述のいずれの従来技術も、主走査方向に不連続な画像データを並び替えるために画像データを一時的に記憶するための記憶媒体が必要であり、画像読取装置のコストを押し上げるという問題点があった。
【０００９】
本発明は上記の問題点を鑑みてなされたものであり、本発明は、主走査方向に不連続な画像データを並び替えるために画像データを一時的に記憶するための記憶媒体を用いることなく、１ライン分の画像データに含まれる複数の画素データが記憶手段における連続した記憶位置に記憶されるようにすることを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するため、本発明に係る画像読取装置は、原稿を走査する主走査ライン方向における複数の画像読取領域に配置された複数の画像読取部を有し、前記複数の画像読取部に含まれる各画像読取部により取得される複数画素分の画像信号を各画像読取部に対応する複数の信号線を介して並列に出力する画像読取手段と、前記画像読取手段が前記原稿を読み取る際に複数色に対応する複数の光源のいずれかにより前記原稿を照射する照射手段と、前記画像読取手段から並列に出力された前記複数画素分の画像信号を複数の画素データに変換する変換手段と、前記複数の画素データを１ライン分の画像データに変換して直列に出力する出力手段と、前記出力手段より出力された前記１ライン分の画像データに含まれる複数の画素データの各々に前記主走査ライン方向における読取位置を示す読取位置情報、及び、前記照射手段による照射に用いられた光源の色を示す読取色情報を付加する付加手段と、前記付加手段により前記画素データに付加された前記読取位置情報及び前記読取色情報に応じた画像処理を前記画素データに対して実行する画像処理手段と、前記画像処理手段により画像処理された複数の前記画素データを記憶する記憶手段と、前記１ライン分の画像データに含まれる複数の画素データが前記記憶手段における連続した記憶位置に記憶されるよう、前記画像処理手段により画像処理された前記複数の画素データの各々を、該画素データに付加された前記読取位置情報及び前記読取色情報に応じた記憶位置へを転送する転送手段とを備える。
【００１１】
また、本発明に係る画像読取装置の制御方法は、原稿を走査する主走査ライン方向における複数の画像読取領域に配置された複数の画像読取部を有し、前記複数の画像読取部に含まれる各画像読取部により取得される複数画素分の画像信号を各画像読取部に対応する複数の信号線を介して並列に出力する画像読取手段と、前記画像読取手段が前記原稿を読み取る際に複数色に対応する複数の光源のいずれかにより前記原稿を照射する照射手段とを備える画像読取装置の制御方法であって、前記画像読取手段が、前記複数の画像読取部が取得した複数画素分の画像データを各画像読取部に対応する複数の信号線を介して並列に出力する画像読取ステップと、変換手段が、前記画像読取ステップにより並列に出力された前記複数画素分の画像信号を複数の画素データに変換する変換ステップと、出力手段が、前記複数の画素データを１ライン分の画像データに変換して直列に出力する出力ステップと、付加手段が、前記出力ステップにより出力された前記１ライン分の画像データに含まれる複数の画素データの各々に前記主走査ライン方向における読取位置を示す読取位置情報、及び、前記照射手段による照射に用いられた光源の色を示す読取色情報を付加する付加ステップと、画像処理手段が、前記付加ステップにより前記画素データに付加された前記読取位置情報及び前記読取色情報に応じた画像処理を前記画素データに対して実行する画像処理ステップと、転送手段が、前記１ライン分の画像データに含まれる複数の画素データが記憶手段における連続した記憶位置に記憶されるよう、前記画像処理ステップにより画像処理された前記複数の画素データの各々を、該画素データに付加された前記読取位置情報及び前記読取色情報に応じた記憶位置へを転送する転送ステップとを備える。
【発明の効果】
【００１２】
本発明によれば、主走査方向に不連続な画像データを並び替えるために画像データを一時的に記憶するための記憶媒体を用いることなく、１ライン分の画像データに含まれる複数の画素データが記憶手段における連続した記憶位置に記憶されるようにすることができる。
【図面の簡単な説明】
【００１３】
【図１】並列出力ＣＩＳの構成の一例を示す図である。
【図２】読取装置の構成を示すブロック図である。
【図３】ＣＩＳからのデータ出力を示す図である。
【図４】アナログデータのデジタル化、及び、シリアル化を示す図である。
【図５】入力制御回路のブロック図である。
【図６】入力制御回路の動作を説明するためのタイミング図である。
【図７】画像データの格納状態を示すイメージ図である。
【図８】ＣＩＳ１００の有効画像読取可能領域を示す図である。
【図９】有効画像読取可能領域とそれ以外の領域の画像データを示す図である。
【図１０】読取装置の構成を示すブロック図である。
【図１１】アナログデータのデジタル化及びシリアル化を示す図である。
【図１２】入力制御回路のブロック図である。
【図１３】レジスタ３９０ａの構成と、ＣＩＳ１００のセンサ出力タイミング、および各センサチャンネルにおける有効画素指示の形態を示す図である。
【図１４】画像出力部３１５の出力情報を示す図である。
【図１５】カウンタ構成の概念図である。
【図１６】マスク処理の周囲画素設定例を示す図である。
【図１７】データ制御部３８０への入力データ形式、および入力順の構成を示す図である。
【図１８】各ＤＭＡＣのＳＡ設定、および転送形態を示す図である。
【図１９】画像データのパッキングを示す図である。
【図２０】画像データの格納状態を示すイメージ図である。
【図２１】レジスタ３９０ａの構成を示す図である。
【図２２】画像データのパッキングを示す図である。
【図２３】画像データの格納状態を示すイメージ図である。
【図２４】読取装置の構成を示すブロック図である。
【発明を実施するための形態】
【００１４】
以下に、本発明を実施するための形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。また、初めに本実施例に必要となる構成ブロックについて説明し、次に、処理の詳細について説明する。
【００１５】
［第１の実施例］
図１は、本発明に適用可能な並列出力ＣＩＳ（Ｃｏｎｔａｃｔ  Ｉｍａｇｅ  Ｓｅｎｓｏｒ（コンタクトイメージセンサ））の構成の一例を示す図である。
図１に示すように、本実施形態のＣＩＳは、４６８画素単位の光電変換素子（画像読取部）が、主走査方向に１１個並べられている構成となっており、総画素数は５１４８画素の読取が可能なラインイメージセンサである。
【００１６】
さらに読取画像データの出力時間を短くするため、１１個の光電変換素子を４、４、３というブロックに分割し、３チャネルの並列出力を行う構成になっている。以下、説明のため、図中、左より各ブロックをチャネル１（ＣＨ１）、チャネル２（ＣＨ２）、チャネル３（ＣＨ２）と呼ぶことにする。
【００１７】
なお、これら構成は任意であり、光電変換素子ブロックの単位、チャネル分割単位はこれに限ったものでない。
【００１８】
図１に示すように、チャネル１（ＣＨ１）は１８７２画素（４６８画素×４）、チャネル２（ＣＨ２）は１８７２画素（４６８画素×４）、チャネル３（ＣＨ３）は１４０４画素（４６８画素×３）を有するように分割されている。
【００１９】
チャネル１、２、３には、各チャネルの有する光電変換素子から画像信号を出力するための出力線（不図示）がそれぞれ設けられている。
【００２０】
ＣＩＳは、ラインのトリガ信号であるＳＰが入力されると、各光電変換素子からアナログシフトレジスタに電荷が移り、続いて与えられるクロック信号ＣＬＫに同期して各チャネルからアナログ画像信号が出力される。
【００２１】
各チャネル１、２、３からのアナログ画像信号は、各チャネル１、２、３に対応して設けられた３本の出力線からそれぞれ出力される。
【００２２】
各チャネルにおいて、チャネル１（ＣＨ１）からは、１画素目から１８７２画素目までの画像信号が順次出力される。同様に、チャネル２（ＣＨ２）からは、１８７３画素目から３７４４画素目までの画像信号が、チャネル３（ＣＨ３）からは、３７４５画素目から５１４８画素目までの画像信号が順次出力される。
【００２３】
即ち、図１のＣＩＳは、原稿を走査する主走査ライン方向における複数の画像読取り領域に配置された複数の光電変換素子を有し、該複数の光電変換素子が取得した複数の画像データを並列に出力する構成の画像読取デバイスである。
【００２４】
図２は、本発明を適用するのに好適な読取装置の構成を示すブロック図である。
図２において、１００はＣＩＳであり、図１に示したような構成をとり、ＣＩＳ制御信号を受け、読み取った画像の光強度に応じたアナログ電気信号を並列に出力する。
２００はアナログフロントエンド回路（以下、ＡＦＥ）で、前記ＣＩＳから並列に出力されるアナログ画像データを受け、該アナログ画像データをデジタル化（Ａ／Ｄ変換）した画像データに変換する。さらに、ＡＦＥ２００は、並列に受けた画像データをシリアライズして出力する機能を有する。
【００２５】
３００は読取制御回路であり、ＣＩＳ１００及びＡＦＥ２００を制御し、また、ＡＦＥ２００から入力された画像データを処理する。
読取制御回路３００内部において、３１０は入力制御回路であり、ＣＩＳ制御信号の生成、及びタイミング制御を行う。さらに、入力制御回路３１０は、ＡＦＥ２００から受けた画像データを所定のフォーマットに生成し直し、後段に続く処理回路にデータを渡す。
【００２６】
３２０はシェーディング補正回路であり、画像データに対しシェーディング補正を行う。シェーディング補正とは、読み取った画像データをターゲットのダイナミックレンジに収める処理であり、式（１）で表される処理を行う。
Ｄｓｈｄ＝Ｄｔａｒｇｅｔ×（Ｄｉｎ−Ｄｄａｒｋ）÷Ｄｗｈｉｔｅ  ・・・（１）Ｄｓｈｄ：シェーディング出力
Ｄｔａｒｇｅｔ：ターゲット値
Ｄｉｎ：読取画像データ
Ｄｄａｒｋ：黒補正値
Ｄｗｈｉｔｅ：白補正値
なお、Ｄｔａｒｇｅｔはターゲット値であり、各光源Ｒ、Ｇ、Ｂ別にセットするため、その値は、メモリ３２１ａ（光源Ｒ用）、３２１ｂ（光源Ｇ用）、３２１ｃ（光源Ｂ用）に格納されている。
【００２７】
Ｄｄａｒｋは黒基準を合わせるための黒補正値であり、光源非点灯時の各画素の読み値がメモリ３２３に保持する構成をとる。この黒補正値は、各画素にあたる光電変換素子のバラツキがあるため、画素位置によって違う値となる。
【００２８】
Ｄｗｈｉｔｅは白基準を合わせるための白補正値であり、各光源Ｒ、Ｇ、Ｂを順次点灯させて白基準データ（白板）の読み取りを行い、前記黒補正値Ｄｄａｒｋを読み取り値から減算させた値となる。Ｄｗｈｉｔｅは、各光源によっても、画素位置によっても値が違ってくるため、格納メモリ３２１ａ（光源Ｒ用）、３２１ｂ（光源Ｇ用）、３２１ｃ（光源Ｂ用）に格納する。
【００２９】
３３０はガンマ変換を行うＬＵＴ（ルックアップテーブル）回路であり、各光源別に用意された変換テーブルメモリ３３１ａ（光源Ｒ用）、３３１ｂ（光源Ｇ用）、３３１ｃ（光源Ｂ用）を参照し、データ変換を行う。
３４０は画像処理回路であり、解像度変換等を行うものである。
３５０はＤＭＡ選択回路であり、ＡＦＥ２００からの画像データの並び換えを外部メモリ４００上で行うため、ＤＭＡ＿ＣＨ１（３６０ａ）、ＤＭＡ＿ＣＨ２（３６０ｂ）、ＤＭＡ＿ＣＨ３（３６０ｃ）を選択する。
３７０は外部メモリコントローラであり、各ＤＭＡからのリクエストや不図示の他のマスタからのリクエストを受け、外部メモリ４００への読み、書きを制御するものである。
【００３０】
以上の様に構成された本発明の読取装置におけるカラー読取動作を以下に詳細に説明する。
図３は、カラー読取時の各光源の点灯とＣＩＳ１００からのデータ出力を示す図である。
図３に示すように、読取を開始すると、ＣＩＳ１００は、ライントリガ信号ＳＰ（１）と同期して、まずＲ光源のＬＥＤを点灯させる。センサは該光源の光を受光し、各光電変換素子は受光強度に応じた電荷を蓄積する。
【００３１】
続いて、ＣＩＳ１００は、ＳＰ（２）に同期して、Ｇ光源のＬＥＤを点灯させる。これと同時にＳＰ（２）によって、ＣＩＳ１００では各光電変換素子に接続されたアナログシフトレジスタに電荷が転送される。
【００３２】
Ｇ光源の点灯中に合わせてＣＩＳ１００にクロックＣＬＫを供給することにより、先のＧ光源による読取画像データが、該ＣＬＫ信号に同期して出力される。
【００３３】
続いて、ＳＰ（３）に同期してＢ光源のＬＥＤを点灯させる。このときには、Ｇ光源の読取画像データが出力されている。
続いて１ライン目と同様に２ライン目の読取が開始され、ＳＰ（４）にてＲ光源を点灯さるとともに、先のＢ光源による読取データが出力され、１ライン分のカラー画像データの出力が完了する。
これを原稿のライン数分繰り返すことにより、カラー原稿読取がなされる。
【００３４】
図４は、ＣＩＳ１００から並列出力されたアナログデータのＡＦＥ２００によるデジタル化、及び、シリアル化を示す図である。
図４に示すように、ＣＩＳ１００に供給する第１番目のクロック信号ＣＬＫに基づいて、チャネル１から１画素目の画像信号が、チャネル２から１８７３画素目の画像信号が、チャネル３から３７４５画素目の画像信号が並列に出力される。なお、ＣＨ１  ａｎａｌｏｇ  ｏｕｔは、チャネル１から出力される画像を示す。また、ＣＨ２  ａｎａｌｏｇ  ｏｕｔは、チャネル２から出力される画像を示す。また、ＣＨ３  ａｎａｌｏｇ  ｏｕｔは、チャネル３から出力される画像を示す。
【００３５】
続いて、ＣＩＳ１００に供給する第２番目のクロック信号ＣＬＫに基づいて、チャネル１から２画素目の画像信号が、チャネル２から１８７４画素目の画像信号が、チャネル３から３７４６画素目の画像信号が並列に出力される。
以降、ＣＩＳ１００に供給する各クロック信号ＣＬＫに基づいて３つのチャネルから画像信号が並列に順次出力され、１ライン分の画像信号の出力が終了するまで出力が行われる。
【００３６】
同時に、ＡＦＥ２００には、クロック信号ＡＦＥＣＬＫが供給され、ＡＦＥ２００は、該クロック信号に同期してデジタル化された画像データを出力する。
【００３７】
本実施形態では、ＣＩＳ１００は３チャネルの並列出力を持っているため、ＣＩＳ１００に供給するクロックＣＬＫとＡＦＥ２００に供給するクロック信号ＡＦＥＣＬＫの関係は周波数比で、ＣＬＫ：ＡＦＥＣＬＫ＝１：３となっている。
【００３８】
ＡＦＥ２００は、ＣＩＳ１００から受けたデータをデジタル化する。さらに、ＡＦＥ２００は、ＡＦＥＣＬＫに同期して１画素目→１８７３画素目→３７４５画素目→２画素目→１８７５画素目→３７４６画素目→・・・のようにチャネル１、チャネル２、チャネル３の順に画像データを順次シリアル出力する。なお、ＡＦＥ  ｄｉｇｉｔａｌ  ｏｕｔは、ＡＦＥ２００からシリアル出力される画像データを示す。
【００３９】
図５は、ＡＦＥ２００から出力される画像データを内部に取り込む制御を行う入力制御回路３１０のブロック図である。
図５において、３１１は画像入力部で、ＡＦＥ２００からのデータ（ＤＩＮ（図４のＡＦＥ  ｄｉｇｉｔａｌ  ｏｕｔ））を受け、内部クロック信号ＳＣＬＫに同期してサンプリングを行うものである。
【００４０】
３１４はＣＩＳタイミング発生回路であり、ＣＩＳ１００及びＡＦＥ２００を制御する制御信号を発生させる。
３１２は色情報カウンタであり、入力された画像データがＲ、Ｇ、Ｂ、どの光源点灯により得られた画像データであるかを管理するためのカウンタである。この色情報カウンタ３１２は、ライン同期信号ＳＰによってカウントアップし、２ビットの信号が００（Ｒ）→０１（Ｇ）→１０（Ｂ）→００（Ｒ）→・・・というように遷移する構成を有する。即ち、色情報カウンタ３１２は、ライン同期信号ＳＰに基づいて、１ライン分の画像データに含まれる複数の画素データのＣＩＳ１００における読取色を示す読取色情報を生成する読取色情報生成部である。
【００４１】
３１３は画素位置情報カウンタであり、１画素目→１８７３画素目→３７４５画素目→２画素目→１８７５画素目→３７４６画素目→・・・というようにとびとびで入力される画素データの画素位置を管理するためのものである。この画素位置情報カウンタ３１３は、クロック信号ＡＦＥＣＬＫから生成されるサンプリング信号ＳＭＰＬＰごとに各チャネルの画素位置を示すように上述のようにカウントアップし、ライン同期信号ＳＰによりクリアされる構成を有する。即ち、画素位置情報カウンタ３１３は、クロック信号ＡＦＥＣＬＫ（ＣＩＳの制御信号ＣＬＫの１／３周期）に基づいて、画素位置（画素データのＣＩＳ１００における読取位置）を示す読取位置情報を生成する読取位置情報生成部である。
【００４２】
３１５は画像出力部であり、画像入力部３１１、色情報カウンタ３１２、画素位置情報カウンタ３１３から受けた画素データ、色情報カウンタ値、画素位置情報カウンタ値を合成してＤＯＵＴ（詳細は図６に示す）として出力する。即ち、画像出力部３１５は、画像入力部３１１から受けた画素データに対して、色情報カウンタ３１２から受けた色情報カウンタ値、及び、画素位置情報カウンタ３１３から受けた画素位置情報カウンタ値を付加して出力するものである。
【００４３】
図６は、入力制御回路３１０の動作を説明するためのタイミング図である。
ＡＦＥ２００によりシリアル化された各チャネル１、２、３の画像信号（ＤＩＮ（ＡＦＥ  ｄｉｇｉｔａｌ  ｏｕｔ））は、画像入力部３１１でＡＦＥＣＬＫから生成されるサンプリング信号ＳＭＰＬＰによってサンプリングされる。
【００４４】
詳細には、第１番目のクロック信号ＣＬＫに基づいて各チャネル１、２、３から並列に出力された１画素目、１８７３画素目、３７４５画素目の画像信号は、チャネル１、チャネル２、チャネル３の順序でアナログフロントエンドからＤ１、Ｄ２、Ｄ３というように直列に出力される。
【００４５】
これら信号は、前記ＳＭＰＬＰによってサンプリングされ、画素位置情報カウンタ値、色情報カウンタ値を合わせた形でＤＯＵＴとして出力される。
１番目のＳＭＰＬＰ（１）で出力されるデータは画素位置情報（１画素目）＋カラー情報（００：Ｒ）＋Ｄ１というデータ（６０１）となる。これら信号はパラレルな配線で同時に出力される。
【００４６】
次にＳＭＰＬＰ（２）で、画素位置情報（１８７３画素目）＋カラー情報（００：Ｒ）＋Ｄ２が出力され、光源Ｒ点灯時１ライン分の画像データ入力終了まで同様な入出力動作を行う。
続いて、光源Ｇ、光源Ｂに対しても同様な動作を行い、原稿の読取ライン数に達するまで継続される。
【００４７】
画素位置情報カウンタ３１３は、ＳＭＰＬＰごとに各チャネルの画素位置を示すよう１画素目→１８７３画素目→３７４５画素目→２画素目→１８７５画素目→３７４６画素目→・・・というようにカウントアップする構成をとる。なお、画素位置情報カウンタ３１３は、ライン同期信号ＳＰによりクリアされる。
【００４８】
一方、色情報カウンタ３１２は、ライン同期信号ＳＰによってカウントアップされ、２ビットの信号が００（Ｒ）→０１（Ｇ）→１０（Ｂ）→００（Ｒ）→・・・というように遷移する構成をとる。
【００４９】
続く、シェーディング補正回路３２０では、前段の入力制御回路３１０からの出力（ＤＯＵＴ）を受け、次のように動作する。ここでは、図６で示したデータがシェーディング補正回路３２０に入力された場合を説明する。
【００５０】
１番目の入力データとしては、画像位置情報（１番目画素）、色情報（００：Ｒ）、画素データ（Ｄ１）というデータ（６０１）が入力される（これをＤｉｎとする）。
まず、色情報部分が００（Ｒ）であるため、シェーディング補正回路３２０は、ターゲット値として、３２１ａ（Ｒターゲット）（図２）に格納された値を選択する（これをＤｔａｒｇｅｔとする）。
続いて、シェーディング補正回路３２０は、白補正値として、３２２ａ（Ｒ白補正）（図２）を選択する。
【００５１】
次に、画素位置情報が１番目画素であるため、シェーディング補正回路３２０は、これをアドレス変換し、３２２ａ（図２）から白補正値を読み出す（これをＤｗｈｉｔｅとする）。同様に、シェーディング補正回路３２０は、３２３（図２）から黒補正値を読み出す（これをＤｄａｒｋとする）。
続いて、シェーディング補正回路３２０は、上述した式（１）の計算を行うことによりシェーディング補正を行い、計算結果に画素位置情報、色情報を付加して、ＬＵＴ回路３３０に出力する。
【００５２】
ＬＵＴ回路３３０では、シェーディング補正回路３２０から出力されたデータを受け、色情報部分を判別する。
色情報としては、００（Ｒ）なので、ＬＵＴ回路３３０は、光源Ｒ用の変換値テーブル３３１ａ（図２）を選択する。
ＬＵＴ回路３３０は、シェーディング補正された画素データをアドレスとして扱い、前記３３１ａに保持された変換値を読み出すことによりガンマ変換された値を読み出し、該読み出し値に画素位置情報、色情報を付加し、画像処理回路３４０に出力する。
続いて、画像処理回路３４０は、ＬＵＴ回路３３０から出力されたデータを受け、解像度変換等の処理を施した後に画素位置情報のみを付加した状態で、ＤＭＡ選択回路３５０に出力する。
ＤＭＡ選択回路３５０では、画像処理回路３４０から出力されたデータを受け、画素位置情報を解析する。ＤＭＡ選択回路３５０は、解析した結果がチャネル１に属する画素であれば、ＤＭＡ＿ＣＨ１（３６０ａ）（図２）を選択し、外部メモリコントローラ３７０にリクエストを投げる。また、ＤＭＡ選択回路３５０は、チャネル２に属する画素であればＤＭＡ＿ＣＨ２（３６０ｂ）（図２）を選択し、チャネル３に属する画素であればＤＭＡ＿ＣＨ３（３６０ｃ）（図２）を選択し、外部メモリコントローラ３７０にリクエストを投げる。
【００５３】
このリクエストにより、外部メモリコントローラ３７０は、ＣＩＳ１００の各チャネル１〜３（ＣＨ１〜３）に対応する画素データを、外部メモリ４００上にライン単位に格納する（詳細は図７に示す）。
即ち、ＤＭＡ選択回路３５０は、画像処理回路３４０により画像処理された画素データを、該画素データに付加されている読取位置情報に基づく外部メモリ４００の記憶位置に記憶させるように制御する記憶制御部である。
【００５４】
図７は、本発明の一連の動作後に各チャネルの画像データがどのように外部メモリ４００上に格納されているかを示すイメージ図である。
図７において、矢印は各チャネルのＤＭＡの書き込み動作を示している。
図７に示すように、ＣＩＳ１００の各チャネル１〜３（ＣＨ１〜３）の画像データを、メインメモリ（外部メモリ４００）上にライン単位で並べ替えることが出来る。即ち、主走査方向に画素順で入力されない画像データから１ラインの画像をメモリ上に形成することができる。
【００５５】
以上、説明したように、本実施形態では、入力制御回路３１０が、ＡＦＥ２００からシリアル出力された画像データに含まれる各々の画素データに対して、読取位置情報及び読取色情報を付加する構成を有する。これにより、下流の画像処理部（シェーディング補正回路３２０、ＬＵＴ回路３３０、画像処理回路３４０等）での画像データハンドリングの制御を簡略化できる。例えば、シェーディング補正回路３２０内で、画像位置情報を生成する必要がない。また、ＬＵＴ回路３３０内で、画像色情報を生成する必要がない。
また、本実施形態では、ＳＲＡＭを用いずに画像データを並べ替えて外部メモリ４００に格納することが可能になるため、画像読取装置のコストを抑えることができる。
このように、本実施形態の画像読取装置では、並列出力が可能なＣＩＳを用いた場合でも、内部に画素を並べ替えるラインバッファ無しに、メインメモリ上で画素を並べ替える手段を提供できる。この結果、低コストで高速な画像読取装置を提供可能となる。
【００５６】
［第２の実施例］
次に、本発明の第２の実施例について説明する。
【００５７】
第１の実施例においては、ＣＩＳ１００を構成する全ての光電変換素子から出力される複数画素分の画素データ（５１４８画素）の全てを有効な画素データとして取り扱うことについて説明した。第２の実施例においては、総画素数（５１４８画素）のうちの一部の画素の画素データを有効な画素データとして取り扱う点で相違する。
【００５８】
図８は、図１のＣＩＳ１００の有効画像読取可能領域を示す図である。
【００５９】
ＣＩＳ１００は、図１で説明したとおりそれぞれ４個、４個、３個の光電変換素子群からなる３つのブロック（チャンネル）により構成されている。そして、センサＣｈ１の左端領域とセンサＣｈ３の右端領域に関しては、光電変換後の画素データの出力は可能であるが、有効な画素データとして利用できない領域となる。従って、センサＣｈ１の左端領域とセンサＣｈ３の右端領域を除く領域が、有効画像読取可能領域となる。
【００６０】
図９（ａ）は、ＣＩＳ１００から出力される画素データにおける有効画像読取可能領域の画素データと、それ以外の領域の画素データとを示す図である。図９（ａ）において、センサクロックは、ＣＩＳ１００に入力されるクロック信号である。
【００６１】
図９（ａ）において、領域Ａ及びＥは、ＣＩＳ１００のいずれのセンサＣｈからのアナログ出力信号が無効となる領域であり、ＣＩＳ１００を構成する光電変換素子による有効画素データが出力されない領域を示す。
【００６２】
図９（ａ）において、領域Ｂにおける網掛けで示した領域は、センサＣｈ１の左端領域の光電変換素子から出力される画素データが出力される領域である。また、領域Ｃは、図８における有効画像読取領域の光電変換素子から出力される画素データを示す領域である。また、領域Ｄにおける網掛けで示した領域は、センサＣｈ３の右端領域の光電変換素子から出力される画素データを示す領域である。
【００６３】
なお、以上の説明においては、有効な画素データとして利用できない領域（センサＣｈ１の左端領域とセンサＣｈ３の右端領域）以外の領域が有効画像読取可能領域であると説明したが、他の態様もある。
【００６４】
例えば、読み取った画像データを拡大処理するために、総画素数（５１４８画素）のうちの一部を有効画像読取可能領域として設定するような態様もある。
【００６５】
例えば、図９（ｂ）に示されるように、センサＣｈ２に対応する４つの光電変換素子群により出力される画素データを有効画像読取可能領域とする場合、センサＣｈ１及びセンサＣｈ３を構成する光電変換素子からの画素データのすべてが、無効な領域となる。
【００６６】
次に、第２の実施例における読取装置の構成について、図１０を用いて説明する。
【００６７】
図１０は第１の実施例における図２の変形例であり、図２と同じ符号を用いている構成については第１の実施例と同様であるものとして説明を省略する。  
【００６８】
図１０において５００はＬＥＤドライバであり、ＣＩＳ１００が読み取る原稿を照射するための複数色（Ｒ、Ｇ、Ｂ）のＬＥＤの点灯を制御するものである。
そして、ＬＥＤドライバ５００は、入力制御回路３１０から出力される光源制御信号３１０ｃを受信し、Ｒ光源の点灯をＣＩＳに行わせるための信号５００ａをＣＩＳ１００に出力する。ＣＩＳ１００は、図３のタイミング（１）のライン周期信号３１０ａに同期してＲ光源を点灯させて、ＣＩＳ１００を構成する光電変換素子に電荷を蓄積させる。また、図３のタイミング（２）のライン周期信号３１０ａに同期して各光電変換素子に蓄積された電荷をＲ成分のアナログ出力信号１００ａとしてＡＦＥ２００へ出力する。
【００６９】
また、ＬＥＤドライバ５００は、入力制御回路３１０から出力される光源制御信号３１０ｄを受信し、Ｇ光源の点灯をＣＩＳに行わせるための信号５００ｂをＣＩＳ１００に出力する。ＣＩＳ１００は、図３のタイミング（２）のライン周期信号３１０ａに同期してＧ光源を点灯させて、ＣＩＳ１００を構成する光電変換素子に電荷を蓄積させる。また、図３のタイミング（３）のライン周期信号３１０ａに同期して各光電変換素子に蓄積された電荷をＧ成分のアナログ出力信号１００ｂとしてＡＦＥ２００へ出力する。
【００７０】
また、ＬＥＤドライバ５００は、入力制御回路３１０から出力される光源制御信号３１０ｅを受信し、Ｂ光源の点灯をＣＩＳに行わせるための信号５００ｃをＣＩＳ１００に出力する。ＣＩＳ１００は、図３のタイミング（３）のライン周期信号３１０ａに同期してＢ光源を点灯させて、ＣＩＳ１００を構成する光電変換素子に電荷を蓄積させる。また、図３のタイミング（４）のライン周期信号３１０ａに同期して各光電変換素子に蓄積された電荷をＢ成分のアナログ出力信号１００ｃとしてＡＦＥ２００へ出力する。
なお、アナログ出力信号１００ａ、１００ｂ、１００ｃは、それぞれの信号に対して設けられた信号線を介し、入力制御回路３１０から供給されるセンサクロック３１０ｂに同期してＣＩＳ１００からＡＦＥ２００へ出力される。
【００７１】
以上により、１ライン目の画素データに相当する３色分のアナログ出力信号がＣＩＳ１００からＡＦＥ２００へ出力される。
【００７２】
引き続き、２ライン目の画素データに相当する３色分のアナログ出力信号がＣＩＳ１００からＡＦＥ２００へ出力される。具体的には、ＬＥＤドライバ５００は、入力制御回路３１０から出力される光源制御信号３１０ｃを受信し、Ｒ光源の点灯をＣＩＳに行わせるための信号５００ａをＣＩＳ１００に出力する。ＣＩＳ１００は、図３のタイミング（４）のライン周期信号３１０ａに同期してＲ光源を点灯させて、ＣＩＳ１００を構成する光電変換素子に電荷を蓄積させる。また、図３のタイミング（５）のライン周期信号３１０ａに同期して各光電変換素子に蓄積された電荷をＲ成分のアナログ出力信号１００ａとしてＡＦＥ２００へ出力する。なお、アナログ出力信号１００ａは、入力制御回路３１０から供給されるセンサクロック３１０ｂに同期して出力される。
【００７３】
Ｒ成分以外の、Ｇ成分及びＢ成分のアナログ出力信号についても、Ｒ成分と同様にＣＩＳ１００からＡＦＥ２００へ出力される。
【００７４】
以上の処理が、各ラインの画素データについてなされることにより、１ページの原稿を構成する複数ライン分の画素に対応するアナログ出力信号がＣＩＳ１００からＡＦＥ２００へ出力される。
【００７５】
図１１は、ＣＩＳ１００から出力されたアナログ出力信号（１００ａ、１００ｂ、１００ｃ）のＡＦＥ２００によるデジタル化及びシリアル化（画像データ２００ａの出力）を示す図である。
【００７６】
図１１において、各センサ出力に網掛けで示したものは、無効なアナログ出力信号を表している。また、入力制御回路３１０がＡＦＥ２００に対して出力するクロック３１０ｆをＡ／Ｄクロックとして示し、ＡＦＥ２００から出力される画像データ２００ａをＡ／Ｄ出力として記している。
【００７７】
ＣＩＳ１００は、センサクロック３１０ｂに同期して、各センサチャンネルからアナログ出力信号（１００ａ、１００ｂ、１００ｃ）を出力する。ＡＦＥ２００は、入力されるアナログ出力信号を受けると、アナログ出力信号のデジタル化を行ってデジタル変換後の画像データを出力する。
【００７８】
図１１は、ＡＦＥ２００のレイテンシを１サイクルとした場合の例である。各センサチャンネルがアナログ信号を出力するサイクルの、次のサイクルのＡ／Ｄクロック３１０ｆに同期して、デジタル変換された画像データが出力されていることを示している。
【００７９】
読み取りを行う画像データの領域を、図８に示した有効画像読取可能領域とした場合、図１１のサイクルＮのデータＡは１画素目、データＢは１８７３画素目、データＣは３７４５画素目となる。以降、各チャンネルともに対象となる画素位置は１画素ずつシフトされるため、サイクルＮ＋１のデータＤは２画素目、データＥは１８７４画素目、データＦは３７４６画素目となる。
【００８０】
センサＣｈ１出力のデータＡ（１画素目）は、センサクロック３１０ｂのサイクルＮ＋１の最初のＡ／Ｄクロック３１０ｆに同期して出力される。また、センサＣｈ２出力のデータＢ（１８７３画素目）は、データＡが出力されるセンサクロック３１０ｂと同一センサクロックサイクルの、２つめのＡ／Ｄクロック３１０ｆに同期して出力される。更に、センサＣｈ３出力のデータＣ（３７４５画素目）は、データＡ、あるいはデータＢが出力されるセンサクロックサイクルの、３つめのＡ／Ｄクロック３１０ｆに同期して出力される。なお、図１１におけるセンサＣｈ１のデータＡ、およびデータＤの横の網掛けは、センサＣｈ１の左端が有効画像読取可能領域以外の無効データであることを概念的に表している。
【００８１】
次に、図１２を用いて入力制御回路のブロック図について説明する。
【００８２】
図１２は第１の実施例における図５の変形例であり、図５と同じ符号を用いている構成については第１の実施例と同様であるものとして説明を省略する。
【００８３】
３１８は、センサ属性識別部であり、入力される画像データが属するセンサチャンネルを示す識別信号を出力する。図１０に示したように、入力される３つのアナログ出力信号（１００ａ、１００ｂ、１００ｃ）は、Ａ／Ｄクロック３１０ｆに同期して出力される。このとき、センサクロック３１０ｂサイクル中の第１Ａ／Ｄクロック３１０ｆに同期して出力される画像データは、センサＣｈ１のアナログ出力信号１００ａに対応したデジタル画像データである。また、センサクロック３１０ｂサイクル中の第２Ａ／Ｄクロック３１０ｆに同期して出力される画像データは、センサＣｈ２のアナログ出力信号１００ｂに対応したデジタル画像データである。同様に、センサクロック３１０ｂサイクル中の第３Ａ／Ｄクロック３１０ｆに同期して出力される画像データは、センサＣｈ３のアナログ出力信号１００ｃに対応したデジタル画像データである。
【００８４】
したがって、センサクロック３１０ｂ、およびＡ／Ｄクロック３１０ｆとの相関を認識しておけば、入力される画像データがどのセンサチャンネルの出力に対応しているかを判別することが可能である。センサ属性識別部３１８は、この相関を認識し、センサ属性識別信号３１８ａを出力する。なお、センサ属性識別信号３１８ａは、入力画像データが有効画像読取可能領域のどの位置に該当するのか、あるいは、センサＣｈ１の左端を基準とした画素位置（１画素目等）を示すものではない。入力される画像データが、どのセンサチャンネルから出力されたものかを示すのみである。
【００８５】
３１９は、ＬＥＤ制御信号生成回路であり、ＬＥＤドライバ５００に出力する光源制御信号（３１０ｃ、３１０ｄ、３１０ｅ）を生成出力する。４１０は、センサデバイスタイミング発生回路であり、ＣＩＳセンサ１００に対して出力するライン同期信号３１０ａ、およびセンサクロック３１０ｂを生成する。３１６は、Ａ／Ｄ制御信号生成回路であり、ＡＦＥ２００に対して出力するＡ／Ｄクロック３１０ｆを出力する。なお、既に説明している通り、センサクロック３１０ｂとＡ／Ｄクロック３１０ｆの周波数関係は、１：３となるように生成する。
【００８６】
３１５は、画像出力部であり、前段処理部が出力する各種信号を合わせて出力する。つまり、画像データ３１１ａ、色情報識別信号３１２ａ、およびセンサ属性識別信号３１８ａを合わせ、且つ、出力する画像データの有効／無効を示す信号を付加して出力信号３１０ｇとして出力する。
【００８７】
画像出力部３１５が出力する出力信号３１０ｇの有効／無効の識別信号は、入力制御回路３１０に接続されているレジスタ３９０ａを用いて生成される。図１３はレジスタ３９０ａの構成と、ＣＩＳ１００のセンサ出力タイミング、および各センサチャンネルにおける有効画素指示の形態を示すものである。
【００８８】
図１３（ａ）は、レジスタ３９０ａの構成例を示すものであり、８つのパラメータにより構成した場合を示す。図１３（ａ）において、読み取り動作開始フラグは、読取開始前に、図示しない制御部から設定されるレジスタである。このレジスタが、読取開始時に設定されると、入力制御回路３１０が、ＣＩＳ１００に対して出力するライン同期信号３１０ａを有効として扱う。すなわち、ライン同期信号３１０ａに同期して入力される画像データの色情報識別信号３１２ａの切り替え制御、及びセンサ属性識別信号３１８ａの切り替え制御を行う。
【００８９】
図１３（ａ）におけるセンサオフセットは、図１３（ｂ）に網掛けで示すセンサ端部からの無効画素数を設定するためのものである。なお、無効画素数を計数する際には、センサクロック３１０ｂを用いても良いし、Ａ／Ｄクロック３１０ｆを用いても良い。但し、Ａ／Ｄクロック３１０ｆを用いる場合は、その設定値として、センサクロック３１０ｂとの周波数比を反映して設定する。
【００９０】
図１３（ａ）におけるセンサＣｈ１データオフセットは、センサＣｈ１における左端からの画素数を指定する。本実施例においては、センサＣｈ１の左端には、ＣＩＳ１００として無効な画素が含まれているため、如何なる読み取り時においても、０より大きい値が設定されることとなる。図１３（ａ）におけるセンサＣｈ１有効画素数は、センサＣｈ１における有効画素数を指定する。センサＣｈ１データオフセットとセンサＣｈ１有効画素数の総和は、センサＣｈ１を構成する画素数に相当する。
【００９１】
同様に、センサＣｈ２データオフセットは、センサＣｈ２における左端からの画素数を指定し、センサＣｈ２有効画素数は、センサＣｈ２における有効画素数を指定する。但し、センサＣｈ２は、センサＣｈ１と異なり、ＣＩＳ１００として無効な画素は存在しない。したがって、センサＣｈ２オフセットの設定値として、０は有効な設定値となる。センサＣｈ２データオフセットが０以外の値で設定されるのは、例えばユーザにより、センサＣｈ２に属する少数の画素数の読み取りを行う場合、あるいは、センサＣｈ２の途中からセンサＣｈ３にかけて画像データを読み取る場合である。
【００９２】
センサＣｈ３データオフセットは、センサＣｈ３における左端からの画素数を指定し、センサＣｈ３有効画素数は、センサＣｈ３における有効画素数を指定する。センサＣｈ３の左端においては、センサＣｈ２と同様、ＣＩＳ１００として無効な画素は存在しない。したがって、センサＣｈ３オフセットの設定値として、０は有効な設定値となる。なお、Ｃｈ３データオフセットが０より大きい値で設定されるのは、例えばユーザにより、センサＣｈ３に属する少数の画素数の読み取りを行う場合である。
【００９３】
このように、レジスタ３９０ａの各パラメータを設定することで、ライン同期信号３１０ａを起点としたセンサオフセット、およびＣＩＳ１００の各センサチャンネルの有効画素、無効画素が指定出来る。したがって、画像出力部３１５は、入力画像データに含まれる複数の画素データに含まれるいずれの画素が有効画素であるか、無効画素であるかの識別が可能となる。
【００９４】
図１４は、画像出力部３１５の出力情報を示す図である。図１４（ａ）は、色情報識別部３１２が、画像出力部３１５に出力する色情報識別信号３１２ａの属性例を示す。カラー読み取り時の各成分をＲ、Ｇ、Ｂとし、モノクロ読み取り時の成分をＮとすれば、色情報識別としては４種類となる。したがって、２ビットの信号を割り当て、色情報識別信号３１２ａとする。具体的には、色情報識別部３１２は、ＡＦＥ２００から入力される画像データ２００ａの色情報がＲであれば、色情報識別信号３１２ａとして２ビットの属性信号“００”を出力する。同様に、入力される画像データ２００ａの色情報がＧであれば、色情報識別信号３１２ａとして２ビットの属性信号“０１”、色情報がＢであれば、色情報識別信号３１２ａとして２ビットの属性信号“１０”を出力する。２ビットの属性信号の切り替えは、読み取り動作開始フラグの設定値とライン同期信号３１０ａにより行われる。つまり、図示しない制御部により、動作開始フラグの設定が行われた後の、ライン同期信号３１０ａのタイミングに応じて順次変化させる。
【００９５】
図１４（ｂ）は、センサ属性識別部３１８が、画像出力部３１５に出力するセンサ属性識別信号３１８ａの属性例を示す。本実施例においては、ＣＩＳ１００の構成はセンサＣｈ１、センサＣｈ２、およびセンサＣｈ３の３つの光電変換素子群により構成されているため、センサ属性識別信号としては３種となる。具体的には、センサ属性識別部３１８は、ＡＦＥ２００から入力される画像データ２００ａが、センサＣｈ１によるデータであれば、センサ属性識別信号３１８ａとして２ビットの属性信号“００”を出力する。また、センサＣｈ２によるデータであれば“０１”を、センサＣｈ３によるデータであれば“１０”を出力する。
【００９６】
画像出力部３１５は、色情報識別信号３１２ａ、センサ属性識別信号３１８ａ、および画像データ３１１ａに、入力画像データの有効画素、無効画素の識別信号を付加する。入力画像データの有効画素、無効画素の識別は、レジスタ３９０ａのパラメータを用いて行う。まず、各センサチャンネル共通のオフセット分に関しては、レジスタ３９０ａのセンサオフセット設定値に応じて識別する。また、各センサチャンネルのオフセット分に関しては、レジスタ３９０ａの各センサのオフセット設定値に準じて識別する。例えば、図８に示した有効画像読取可能領域の読み取りを行う場合、センサＣｈ１の左端に関しては無効データが存在する。この無効データは、センサＣｈ１オフセットとして設定されているため、ＡＦＥ２００が出力する画像データ２００ａが、センサＣｈ１に該当する場合、所定の画素数分、このデータが無効であることを示す識別信号を出力する。
【００９７】
この場合の例を図１４（ｃ）に示す。図１４（ｃ）は、Ｒ成分読み取り時の、レジスタ３９０ａに設定されたセンサオフセット位置付近の各信号の状態を示している。ＡＦＥ２００の出力レイテンシは１サイクルとして記載する。読み取り成分がＲ成分であるため、色情報識別部３１２は、色情報識別信号３１２ａとして“００”を出力する。色情報識別部３１２は、レジスタ３９０ａの読み取り動作開始フラグ設定後のライン同期信号３１０ａの入力タイミングで切り替わるため、以降、ライン同期信号３１０ａが入力される毎に“０１”、“１０”、“００”、・・・と識別信号を切り替える。
【００９８】
センサ属性識別部３１８は、サイクル１、サイクル４がセンサＣｈ１のデジタル変換後出力となっているため、該当サイクルにおいてはセンサ属性識別信号３１８ａとして“００”を出力する。同様に、サイクル２、サイクル５がセンサＣｈ２のデジタル変換後出力となっているため、該当サイクルにおいては“０１”を出力し、サイクル３、サイクル６がセンサＣｈ３のデジタル変換後出力となっているため“１０”を出力する。
【００９９】
レジスタ３９０ａのセンサＣｈ１オフセット設定値が２画素である場合、センサオフセット位置後の、センサＣｈ１の２画素分のアナログ出力信号１００ａは無効データとなる。したがって、画像出力部３１５は、該当するサイクルであるサイクル１、およびサイクル４の有効識別信号を‘０’とする。センサＣｈ２のアナログ出力信号１００ｂ、およびセンサＣｈ３のアナログ出力信号１００ｃは、センサオフセット位置後から有効であるため、該当するサイクル２、３、５、およびサイクル６の有効識別信号は‘１’となる。
【０１００】
このように、画像出力部３１５が、前段処理部の各属性信号と画像データを合わせ、更に、レジスタ３９０ａの設定値を反映させて、有効識別信号を付加することにより、後段処理部での振り分け処理が容易となる。
【０１０１】
シェーディング補正回路３２０は、前段の入力制御回路３１０の出力データ３１０ｇに対して補正処理を行う。補正処理は、該当する色成分のセンサ画素位置に応じた補正係数（白補正値：Ｄｗｈｉｔｅ、黒補正値：Ｄｄａｒｋ）を用いる。白補正値は、原稿画像データの読み取り前の時点で、白色板（基準データ）の読み取りによって得られる。つまり、ＣＩＳ１００を用いた３光源を用いる読み取りにおいては、各色成分に対応した光源を点灯させ、色毎の白色板の読み取り値を取得する。
【０１０２】
白補正値は、取得した白色板の読み取り値が該当する。したがって、図示しない読取装置の制御部は、取得した白補正値を色成分に対応させ、記憶部である白補正値３２２ａ、３２２ｂ、３２２ｃに設定する。なお、設定する白補正値の画素位置、および画素数は、その後の原稿画像データ読み取り時の画素位置、画素数と相関を取るように制御する。例えば、取得した白補正値が、図８の有効画像読取可能領域分であり、原稿画像データの読取開始位置が、センサＣｈ１の有効画像読取可能領域先頭から２０画素の位置であったとする。この場合、取得した白補正値の先頭１９画素分は、原稿画像読み取り時の補正に用いる必要がないものである。したがって、取得した白補正値の先頭１９画素分を除いた補正値を、白補正値として、３２２ａ、３２２ｂ、３２２ｃに設定する。つまり、原稿画像データの読み取る領域に合わせ、白補正値３２２ａ、３２２ｂ、３２２ｃのアドレス０が、各色成分の先頭画素の補正値となるように設定する。
【０１０３】
黒補正値は、光源非点灯状態での読み取りレベルに対応する値である。したがって、図示しない読み取り装置の制御部は、光源非点灯状態で読み取った値を、記憶部である黒補正値３２３に設定する。なお、黒補正値においても、白補正値の設定と同様、読み取った全ての取得補正値を設定することはせず、原稿画像データの読み取る領域に合わせ、黒補正値３２３のアドレス０が先頭画素の補正値となるように設定する。
【０１０４】
シェーディング補正処理におけるターゲット値（Ｄｔａｒｇｅｔ）は、読み取り色成分の、最も高輝度なレベル（白レベル）を、読み取りビット精度に準じて、どのレベルとするかの値である。つまり、ＣＩＳ１００の各センサチャンネルの画素位置に依存するものではない。したがって、Ｒ成分用、Ｇ成分用、Ｂ成分用に１つの値を設定するものである。
読み取り動作時、画像データ３１０ｇが、図１４（ｃ）の順番で入力されたとする。データ制御部３８０は、入力される画像データ３１０ｇから、画像データの色成分とセンサチャンネル属性を認識する。有効識別信号が‘１’である第１画素は、画像データ３１０ｇに付加されている各属性信号により、Ｒ成分、センサＣｈ２の画像データであることがわかる。したがって、データ制御部３８０は、Ｒ成分用のターゲット値である３２１ａ、白補正値である３２２ａを選択する。黒補正値に関しては、光源非点灯時の補正データであり、色成分に依存しないため３２３を選択する。
【０１０５】
シェーディング補正処理における、白補正値、および黒補正値は、読み取りを行うセンサの画素順に保持されている。入力制御回路３１０からの出力画像データが、主走査方向の第１画素から連続的に入力されれば、白補正値、および黒補正値は、各メモリのアドレスの先頭から読み出しを行うことで各補正値を得ることが可能である。しかし、ＣＩＳ１００による読み取りにおいては不連続での入力となり、第１画素からの入力とはならない。したがって、データ制御部３８０は、シェーディング補正処理における、白補正値、および黒補正値取得用に、各センサチャンネルに応じたカウンタを構成する。
【０１０６】
図１５にカウンタ構成の概念図を示す。カウンタは３種構成であり、センサＣｈ１の補正係数取得用として、初期値を０としたカウンタを構成する。また、センサＣｈ２の補正係数取得用として、レジスタ３９０ａのセンサＣｈ１有効画素数を初期値とするカウンタを構成する。更に、センサＣｈ３の補正係数取得用として、レジスタ３９０ａのセンサＣｈ１有効画素数とセンサＣｈ２有効画素数を加算した値を初期値とするカウンタを構成する。これらのカウンタは、入力される画像データ（３１０ｇ）が示すセンサ属性識別信号が、対象となるセンサ属性の場合のみカウントアップする構成とし、ライン同期信号３１０ａの入力で再度初期化されるものとする。
【０１０７】
各カウンタは、対象となる属性の場合のみカウントアップするため、センサＣｈ１のように、読み取り開始時に有効識別されないセンサチャンネルに関しては、補正値取得のためのカウンタ値が変化しない。したがって、有効識別された画像データが入力された時点において、取得すべき補正値のメモリアドレスを示している。また、センサＣｈ２、あるいはセンサＣｈ３の初期値を、該当センサ位置以前の有効画素数をオフセットとしているため、ユーザ指示において、読み取り位置が変更となった場合でも、入力画像データと各補正値での相関がずれることはない。
データ制御部３８０は、入力される画像データのセンサ属性識別信号３１８ａに適合したカウンタ出力を、白補正値取得アドレス、および黒補正値取得アドレスとして選択する。つまり、前述の例においては、入力される第１画素は、センサＣｈ２の画像データであるため、センサＣｈ２の補正係数取得用のカウンタ出力値が選択される。白補正値取得、および黒補正値取得のアドレスが選択されることにより、白補正値、黒補正値が取得され、シェーディング補正処理に必要となる係数が揃う。なお、センサＣｈ２の補正係数取得用のカウンタは、該当する画像データが入力されたことにより、カウントアップ（アドレス加算）される。
【０１０８】
データ制御部３８０は、取得された白補正値（Ｄｗｈｉｔｅ）、黒補正値（Ｄｄａｒｋ）、ターゲット値（Ｄｔａｒｇｅｔ）に、入力される画像データを合わせ、シェーディング補正部３２０に出力する。シェーディング補正部３２０は、入力される各補正値、および画像データに対して第１の実施例における式（１）の演算を行うことにより補正処理を行う。なお、シェーディング補正処理後の画像データのビット精度は、入力制御回路３１０の出力ビット精度に対して、少なくなるのが通例である。これは、式（１）のシェーディング補正演算における乗算、除算の影響によるビット精度低下を除くためである。
シェーディング補正部３２０による補正後のデータは、補正処理に要するレイテンシ分の調整がなされた色情報識別信号３１２ａ、およびセンサ属性識別信号３１８ａと合わせてデータ制御部３８０に出力される。以上の処理過程により、主走査方向に不連続で入力される画像データに対して、シェーディング補正処理が行われる。
【０１０９】
データ制御部３８０は、シェーディング補正処理後の画像データを次の画像処理であるガンマ変換部３３０に出力する。ガンマ変換は、入力される画像データに対して、図示しない制御部が、色成分毎に設定した変換テーブル（３３１ａ、３３１ｂ、３３１ｃ）を用いてレベル変換する処理である。データ制御部３８０は、シェーディング補正処理後の画像データと色情報識別信号３１２ａ、およびセンサ属性識別信号３１８ａをガンマ変換部３３０に出力する。
【０１１０】
ガンマ変換部３３０は、入力されるシェーディング処理後の画像データに付加されている色情報識別信号３１２ａを解析し、処理対象となる色成分を認識する。そして、入力される画像データの色成分に対応した変換テーブルを選択して処理を行う。例えば、Ｒ成分であれば、変換テーブル３３１ａを選択して変換処理する。ガンマ変換部３３０は、変換後の画像データと、変換に要するレイテンシ調整がなされた色情報識別信号３１２ａ、およびセンサ属性識別信号３１８ａを合わせて出力する。なお、ガンマ変換部３３０の入力画像データの精度は、シェーディング補正処理後の画像データ精度（１０ビット程度）であり、出力画像データの精度は読み取り装置が出力する画像データ精度（８ビット）である。
【０１１１】
データ制御部３８０は、ガンマ変換後の画像データを後段の画像処理部であるマスク処理部３４０に出力する。マスク処理は、読み取った原稿画像データの所定周囲画素を指定の画素レベル（白レベル）に置き換える処理である。図１６にマスク処理の周囲画素設定例を示す。同図において、網掛け表示を行った領域は、読み取った原稿画像データを示す。また、網掛け表示のない領域は、マスク処理の対象となる領域を示している。つまり、マスク処理は、読み取り原稿画像データに対して、左端（ＭＡ）、右端（ＭＢ）、上端（ＭＣ）、および下端（ＭＤ）のパラメータを設定し、この領域に属する読み取り画素データの置き換えを行う。
【０１１２】
読み取り原稿画像データ、つまり、ガンマ変換処理部３３０の出力画像データが、主走査方向に連続していれば、マスク処理部の構成を簡素化することが可能である。これは、主走査方向画素位置および副走査方向画素位置を示すカウンタをそれそれ１つ構成し、所定範囲内に属する画素データの置き換えを行えば良いからである。しかし、ＣＩＳ１００のアナログ出力は、主走査方向に不連続に出力される形態であり、且つ、読取装置内部に並び替え用のメモリを構成しない場合は不連続入力に対する制御が必要となる。
【０１１３】
マスク処理部３４０は、主走査方向に不連続に入力される画像データに対し、シェーディング補正処理部３２０の補正値制御と同様のカウンタ構成にて対応する。つまり、入力される画像データに付加されているセンサ属性識別信号３１８ａが示す属性毎のカウンタを構成する。センサＣｈ１のマスク制御用のカウンタは、初期値を０としたカウンタを構成する。また、センサＣｈ２のマスク制御用として、レジスタ３９０ａのセンサＣｈ１有効画素数を初期値とするカウンタを構成する。更に、センサＣｈ３のマスク制御用として、レジスタ３９０ａのセンサＣｈ１有効画素数とセンサＣｈ２有効画素数を加算した値を初期値とするカウンタを構成する。これらのカウンタは、入力される画像データに付加されているセンサ属性識別信号３１８ａが、対象となる属性の場合のみカウントアップする構成とし、ライン同期信号３１０ａの入力で再度初期化されるものとする。
【０１１４】
マスク処理部３４０は、読み取った原稿画像データ全域に関する処理であるため、主走査方向の画素位置だけでなく、副走査方向の画素位置も把握する必要がある。このため、副走査方向の画素位置を検出するカウンタを構成する。副走査方向の画素位置の検出には、主走査方向の画素数が所定分入力されたことを検知する必要がある。ゆえに、まず、前記各センサチャンネルに対応した主走査方向画素位置検出用のカウンタとは別に、センサチャンネルに依存しない主走査方向の画素カウンタを構成する。
【０１１５】
センサチャンネルに依存しない主走査方向の画素カウンタは、入力される画像データに付加されている有効識別信号が‘１’である場合にカウントアップ（加算）する。したがって、このカウンタ値が、レジスタ３９０ａのセンサＣｈ１有効画素数、センサＣｈ２有効画素数、およびセンサＣｈ３有効画素数の加算値に達した時点が、原稿画像データの主走査方向の読み取りが完了したタイミングとなる。つまり、このタイミングで、副走査方向の画素位置をカウントアップ（加算）する。なお、センサチャンネルに依存しない主走査方向の画素カウンタは、センサチャンネルに対応した主走査方向の画素カウンタと同様、ライン同期信号３１０ａが入力されると初期値（０）に戻るように構成する。
【０１１６】
マスク処理部３４０の主走査方向のマスク処理に関して説明する。マスク処理部３４０は、入力されるセンサ属性識別信号３１８ａが示すセンサチャンネルに対応したカウンタを選択する。例えば、センサ属性識別信号３１８ａがセンサＣｈ１を示す場合、センサＣｈ１のマスク制御用のカウンタを選択する。選択したカウンタ値が、主走査方向のマスク領域に該当していれば、ガンマ変換処理部３３０が出力する画像データを、所定の画素レベルに置き換える。このとき、色成分毎に置き換える画素レベルを変える場合は、色情報識別信号３１２ａが示す色情報も参照した上で置き換える。
【０１１７】
マスク処理部３４０が選択するマスク処理用のカウンタは、センサ属性識別信号３１８ａが示す値に応じて切り替わる。したがって、得られるカウンタ値は、読み取る原稿画像データ領域に応じて離散的な値となる場合がある。しかし、得られるカウンタ値は、入力画像データの主走査方向位置を示すため、マスク処理を行う領域指定のパラメータを用いた比較値と直接比較することが可能である。例えば、左端マスク画素数（ＭＡ）が１０である場合、選択されたカウンタ値が１０以下であればマスク領域、すなわち、画像データの置き換え対象と判断可能である。また、右端マスク画素数（ＭＢ）が２０である場合、主走査方向画素数から２０を減算した値以上であればマスク領域、すなわち画像データの置き換え対象と判断出来る。
【０１１８】
次に、マスク処理部３４０の副走査方向のマスク処理に関して説明する。マスク処理部３４０は、副走査画素位置を示すカウンタ値を参照し、副走査方向のマスク処理を行う領域指定のパラメータを用いて直接比較する。例えば、上端マスク画素数（ＭＣ）が３０である場合、副走査画素位置を示すカウンタ値が３０以下であればマスク領域、すなわち、画像データの置き換え対象と判断可能である。また、下端マスク画素数（ＭＤ）が４０である場合、副走査方向画素数から４０を減算した値以上であればマスク領域、すなわち画像データの置き換え対象と判断出来る。マスク処理部３４０によるマスク処理、すなわち画像データの置き換え検出検出は、主走査方向のマスク領域検出と、副走査方向のマスク領域検出の論理和で行う。
【０１１９】
なお、マスク処理部３４０において、色成分毎に異なる置き換えレベルを設けることを前提としたが、色成分によらず固定のレベルで置き換える場合は、ガンマ変換部３３０の出力時点において、色情報識別信号を出力しない構成として良い。
また、同様の効果を得られる構成として、データ制御部３８０が、ガンマ変換部３３０から出力される色情報識別信号３１２ａをマスク処理部３４０に出力しない構成としても良い。
【０１２０】
データ制御部３８０は、マスク処理部３４０が出力する画像データ、およびレイテンシ調整されたセンサ属性識別信号３１８ａを受けると、画像データ転送の振り分け処理を行う。本実施例においては、入力される主走査方向に不連続な画像データを、主走査方向に連続したものにするため、ＤＭＡＣ（３６０ａ、３６０ｂ、３６０ｃ）を用いる。図１７に、ＡＦＥ２００の出力データ形式、および入力順と、データ制御部３８０の入力データ形式、および入力順の構成を示す。
図１７においては、ＡＦＥ２００の出力形態の一例として１６ビット精度である場合を示す。また、読取制御装置３００の入力時点においては、主走査方向に不連続の順番となっている。図１７においては、読み取った画像データのセンサ属性識別信号３１８ａが示す値が“００”、“０１”、“１０”と繰り返されている場合を示している。つまり、画像データのＡ、Ｄ、Ｇ、ＪがセンサＣｈ１による読み取り画像データ、画像データのＢ、Ｅ、Ｈ、ＫがセンサＣｈ２による読み取り画像データ、画像データのＣ、Ｆ、Ｉ、ＬがセンサＣｈ３による読み取り画像データとなる。
【０１２１】
読取制御装置３００における、画像データの処理順番に関しては、ＡＦＥ２００の出力順番、つまり、読取制御装置３００の入力順番と同一である。すなわち、主走査方向に不連続な形態で処理される。但し、画像データのビット精度は、ＡＦＥ２００のビット精度とは異なり、図１７においては８ビット精度となる。
【０１２２】
データ制御部３８０は、主走査方向に不連続な画像データを、画像データに付加されているセンサ属性識別信号３１８ａが示す値に応じ、センサチャンネル毎にまとめる処理を行う。具体的には、後段のＤＭＡ転送する転送単位に準じて、所定画素数分の画像データのパッキング処理を行う。例えば、ＤＭＡ転送する転送単位が３２ビットである場合、入力画像データ（８ビット）を４画素分パッキングする。したがって、図１７においては、センサＣｈ１による読取画像データを４画素分パッキングする。パッキングする順番は、全体として統一されていれば良く、転送単位のＭＳＢ（Ｍｏｓｔ  Ｓｉｇｎｉｆｉｃａｎｔ  Ｂｉｔ）側からパッキングする構成でも、ＬＳＢ（Ｌｅａｓｔ  Ｓｉｇｎｉｆｉｃａｎｔ  Ｂｉｔ）側からパッキングする構成でも良い。
【０１２３】
本実施例においては、Ａ、Ｄ、Ｇ、Ｊの画像データが１つの転送単位の画像データとしてパッキングされる。同様に、センサＣｈ２による読取画像データとして、Ｂ、Ｅ、Ｈ、Ｋの画像データが１つの転送単位の画像データとしてパッキングされる。更に、センサＣｈ３による読取画像データとして、Ｃ、Ｆ、Ｉ、Ｌの画像データが１つの転送単位の画像データとしてパッキングされる。
【０１２４】
データ制御部３８０は、ＤＭＡ転送単位にパッキングした画像データを、各センサチャンネルに応じたＤＭＡＣに対して出力する。つまり、センサＣｈ１による読み取り画像データをＤＭＡＣ３６０ａに、センサＣｈ２による読み取り画像データをＤＭＡＣ３６０ｂに、センサＣｈ３による読み取り画像データをＤＭＡＣ３６０ｃに出力する。
【０１２５】
ＤＭＡＣ３６０ａ、ＤＭＡＣ３６０ｂ、ＤＭＡＣ３６０ｃは、図示しない制御部により指定された転送開始アドレス（以下、ＳＡと称する）、および転送量に準じて画像データを転送するためのリクエストを、外部メモリコントローラ３７０に対して出力する。このリクエストにより、外部メモリコントローラ３７０は、ＤＭＡＣの要求に準じて、画像データを転送単位に外部メモリ４００に格納する。なお、画像データ転送時、各々のＤＭＡＣのＳＡは、原稿画像データの読み取り領域、ならびにＣＩＳ１００のセンサ構成に基づく形態で設定する。
【０１２６】
図１８に、各ＤＭＡＣのＳＡ設定、および転送形態を示す。図１８は外部メモリ４００の構成を概念的に示したものであり、矢印の記載は、ＤＭＡＣによる転送方向（書き込み動作）を示す。同図において、（１）で示した外部メモリ領域は、ＤＭＡＣ３６０ａによる転送範囲とする。また、（２）で示した外部メモリ領域はＤＭＡＣ３６０ｂによる転送範囲とする。更に、（３）で示した外部メモリ領域はＤＭＡＣ３６０ｃによる転送単位とする。
【０１２７】
各ＤＭＡＣのＳＡ（ＳＡ１、ＳＡ２、ＳＡ３）は、主走査方向に離散的なアドレスとする。但し、少なくとも、ＤＭＡＣ３６０ａの主走査方向転送量に準ずるアドレスとＤＭＡＣ３６０ｂのＳＡ２、およびＤＭＡＣ３６０ｂの主走査方向転送量に準ずるアドレスとＤＭＡＣ３６０ｃのＳＡ３は連続となるようにする。すなわち、各センサチャンネルによる読み取り画像データ量を基に、各ＤＭＡＣのＳＡ（ＳＡ１、ＳＡ２、ＳＡ３）を設定する。
【０１２８】
Ｒ成分のセンサＣｈ１の画像データは、ＳＡ１を転送開始アドレスとして転送される。また、センサＣｈ２の画像データはＳＡ２を転送開始アドレスとして転送され、更にセンサＣｈ３の画像データはＳＡ３を転送開始アドレスとして転送される。図８に示す有効画像読取可能領域である場合、センサＣｈ１の画像データは、読取開始時にデータ制御部３８０に入力されることはない。したがって、転送される順番としては、センサＣｈ２、およびセンサＣｈ３の画像データから転送が開始されることとなる。しかし、センサＣｈ１の有効読取領域に到達した時点から、センサＣｈ１の画像データが転送され、またセンサＣｈ１の転送量に応じて、センサＣｈ２のＤＭＡＣのＳＡ２が設定されていることから、外部メモリでデータが重複して格納されることはない。したがって、外部メモリ４００上で、主走査方向に連続したＲ成分の画像データが得られる。
【０１２９】
Ｒ成分の画像データの転送が完了すると、各ＤＭＡＣは、所定のオフセットにより、次の転送開始アドレスに移行する。そして、図示しない制御部により設定されている、Ｒ成分転送時と同じ転送量のデータ転送を開始する。このように、入力される画像データを、原稿読み取り領域、および各センサチャンネルで転送する画像データ量に準じて設定することで、主走査方向に不連続で入力される画像データから、主走査方向に連続した画像データを構成することが出来る。
【０１３０】
以上、説明したように、本発明の第２の実施例では、入力制御回路３１０が、ＡＦＥ２００から、入力された画像データに含まれる各々の画素データに対して、色情報識別信号およびセンサ属性識別信号を付加する構成を有する。これにより、後段の各処理部においては、各処理部が必要とする識別信号を適宜参照することで、データ制御を簡略化出来る。また、読み取り領域にも依存し、多様に変化する主走査方向に不連続な入力画像データに対しても、柔軟に対応する処理構成を提供することが可能となる。特に、画素位置に依存する画像処理であっても、入力画像データに付加されているセンサ属性識別信号を参照することで、主走査方向に不連続な入力画像データに対して、相関をとった補正値を取得することが可能となる。
【０１３１】
また、本実施形態では、主走査方向に不連続に入力される画像データに対して、画像処理前に並び替えを行うメモリを構成することがない。したがって、容量の大きい記憶媒体を用いることなく主走査方向に連続な画像データを構成出来るため、読取制御装置のコストを抑えることが可能となる。
【０１３２】
［第３の実施例］
本発明の第３の実施例について説明する。なお、第１及び第２の実施例の構成と同じ符号を用いた構成については、第１及び第２の実施例と同様であるものとして説明を省略する。
【０１３３】
第１及び第２の実施例は、読み取った画像データに各種識別信号を付加し、画像処理後の画像データを、前記識別信号に応じたＤＭＡＣチャンネルを用いて転送制御するものであった。そして、第１及び第２の実施例では、転送先の外部メモリ上で、主走査方向に連続的に画像データが格納される構成について説明した。
【０１３４】
しかし、第１及び第２の実施例の前提となる条件は、各センサチャンネルによって読み取る画素数が、ＤＭＡＣ転送単位に準ずる画素数の場合となる。第２の実施例によれば、画像処理によって生成される画像データのビット精度は、１色成分当たり、１画素で８ビットであり、ＤＭＡＣ転送単位は、３２ビットである。つまり、読み取る画素数が、４画素単位でなければ、ＤＭＡＣ転送単位としてパッキングすることが出来ない。したがって、この場合は、各センサチャンネルによる読み取り画素を、４の倍数とすることが条件となる。
【０１３５】
ＣＩＳ１００のセンサ構成において、各センサチャンネルの有効画素数を所定の画素数、例えば４の倍数として構成することは可能である。しかし、既に説明したように、各センサチャンネルによって読み取る画素数は、ユーザ指示に準ずるものとなる。したがって、各センサチャンネルによる読み取り画素が、必ずしも読取制御装置におけるＤＭＡＣ転送単位に適合するとはいえない。
【０１３６】
第３の実施例においては、センサＣｈ１の読み取り画素数が４の倍数でない場合（１画素不足の場合）に関して説明する。センサＣｈ１による読み取り画像データは、その有効先頭画素データから順次出力され、画像処理がなされる。画像処理後のデータは、ＤＭＡＣ転送単位、すなわち４画素毎にパッキングされて、外部メモリ４００に格納される。しかし、センサＣｈ１による読み取り画像データの転送を行うＤＭＡＣ３６０ａの各成分の最終転送データ位置においては、パッキングに必要となる画像データが入力されない。
【０１３７】
図１９（ａ）は、ＤＭＡＣ３６０ａの各成分の最終転送データ構成を示すものである。同図において、画像データＡ、Ｄ、Ｇ、ＪがセンサＣｈ１の出力に相当する。なお、前記画像データ以外のものは、センサＣｈ２、あるいはセンサＣｈ３の出力に相当する。画素数が４の倍数に１不足しているため、画像データＡ、Ｄ、Ｇは、読み取り画像データとして有効なものを示すが、画像データＪに関しては、読み取りを行う画像データではない。
【０１３８】
したがって、この状態においては、ＤＭＡＣ３６０ａに転送すべきパッキングデータが１ラインを単位に生成されず、ＤＭＡＣ３６０ａによる転送が意図した形態で行われない。仮に、１ラインを単位に完結させるため、直後の無効データである画像データＪをパッキングのために出力すると、ＤＭＡＣ３６０ａによる１ラインを単位とした転送を行うことは出来る。しかし、図２０に網掛けで示すように、転送先である外部メモリ４００において、センサＣｈ２のＤＭＡＣ３６０ｂによる転送データとの連続性が確保されず、第２の実施例の効果が得られない。
【０１３９】
なお、以上の説明においては、読み取りラインの先頭（センサＣｈ１の先頭）に対して記載したが、読み取りラインの後端（センサＣｈ３の末尾）に関しても同一の課題が残る。また、ＣＩＳ１００の先頭側のセンサチャンネル、末尾側のセンサチャンネルに限定されるものではなく、ユーザ指示により読み取り指示のあった先頭が属するセンサチャンネル、あるいは、末尾が属するセンサチャンネルに対しても同一の課題が残る。
【０１４０】
第３の実施例においては、レジスタ３９０ａに、新たに９つのパラメータを追加する。図２１（ａ）に、第２実施形態におけるレジスタ３９０ａの構成を示す。なお、網掛けで示したものは第２の実施例において構成したパラメータを示している。
【０１４１】
第３の実施例においては、各センサチャンネルに対し、ダミー画素の挿入有無、ダミー画素の位置、ダミー画素数の指定を行えるようにする。つまり、センサＣｈ１による読み取り画像データに対して、ダミー画素の挿入（センサＣｈ１ダミー画素挿入）、ダミー画素を挿入する位置（センサＣｈ１ダミー画素位置：先頭／末尾）、ダミー画素数（センサＣｈ１ダミー画素数）を指定する。この指定は、他のセンサチャンネル、すなわち、センサＣｈ２、センサＣｈ３に対しても行う。なお、ダミー画素挿入に関する制御は、読取制御装置の最前段である入力制御回路３１０で行うものとする。
【０１４２】
図２１（ｂ）に示す読み取り領域の場合、設定が必要となるセンサチャンネルは、センサＣｈ１（先頭）およびセンサＣｈ３（末尾）である。センサＣｈ１の読み取りは、ＤＭＡＣ転送単位に対して、１画素不足しているため、センサＣｈ１のダミー画素に関する設定は以下のようにする。
センサＣｈ１ダミー画素挿入：挿入する
センサＣｈ１ダミー画素位置：先頭
センサＣｈ１ダミー画素数：１
センサＣｈ３の読み取りはＤＭＡＣ転送単位に対して、２画素不足しているため、センサＣｈ３のダミー画素に関する設定は以下のようにする。
センサＣｈ３ダミー画素挿入：挿入する
センサＣｈ３ダミー画素位置：末尾
センサＣｈ３ダミー画素数：２
入力制御回路３１０により付加されたダミー画素は、後段のデータ制御部３８０に入力され、各識別信号が示す値に応じて制御される。したがって、シェーディング補正処理３２０、ガンマ変換部３３０、マスク処理部３４０に対しても入力される。このうち、ガンマ変換部３３０に関しては、画素単位で完結している処理（テーブル変換処理）のため、ダミー画素として付加する値を出力画像データとして影響のないものとすれば良い。また、マスク処理部３４０においても、ダミー画素が付加された画素数を基準として、マスク処理する領域を設定しておけば良い。しかし、シェーディング補正処理に関しては、画素単位で完結する処理であっても、画素位置に準じた補正値を用いて処理を行うため、相関のある補正値を取得する必要がある。ダミー画素に対するシェーディング補正値（白補正値、黒補正値）は存在しないため、ダミー画素の入力に対して、各補正値を取得するためのカウンタを動作させると、挿入するダミー画素の数だけずれた補正値が取得されてしまう。このため、データ制御部３８０は、レジスタ３９０ａの各種ダミー画素に関するパラメータを参照して制御を行う。
【０１４３】
データ制御部３８０は、センサ属性識別信号３１８ａが示すセンサチャンネルのダミー画素に関するパラメータを確認する。入力画像データに付加されたセンサ属性識別信号３１８ａが示すセンサチャンネルに、ダミー画素挿入の設定がされている場合、挿入されるダミー画素数分、シェーディング補正処理に必要となる補正値取得制御のカウンタを動作させないように制御する。また、データ制御部３８０は、ダミー画素データを、シェーディング補正部３２０に出力する際、合わせて出力する各補正値をシェーディング補正処理後のデータとして問題の発生しない固定パラメータを選択出力する構成とする。具体的には、出力画像データとして白レベル（高輝度レベル）が問題ないものとするならば、ダミー画素に対するターゲット値（Ｄｔａｒｇｅｔ）を設定出来る範囲で最大値とし、黒補正値は０とする。また、白補正値は、読み取りビット精度における白レベルの値として出力するようにする。
【０１４４】
そして、以上の制御により、読み取り画素数が、ＤＭＡＣ転送単位に準ずる画素数でない場合においても、画像処理後の出力データは、１ラインを単位としたＤＭＡＣ転送により、主走査方向に連続性を維持した状態で適正に行うことが出来る。図２２は、センサＣｈ１の先頭にダミー画素を１画素付加する場合のデータ構成を示すものである。図２２において、センサＣｈ１の画像データＤ、Ｇ、Ｊは、読み取る先頭３画素の有効画素データを示している。なお、網掛けで示した画像データＡは、有効画素位置ではないことを示している。
【０１４５】
図２２に示すセンサＣｈ１のデータ構成において、入力制御回路３１０は、センサＣｈ１の無効画素データであるデータＡのタイミングにおいて、ダミー画素を挿入する。したがって、画像処理後においても、ダミー画素が先頭に構成され、ＤＭＡＣ転送単位である不足分を補ってパッキングされる。このように、パッキングされた画像データは、ＤＭＡＣ転送により、外部メモリ４００上で、図２３のように格納される。図２３において、網掛けで示した部分は、入力制御回路３１０により挿入されたダミー画素である。ダミー画素の挿入によって、ＤＭＡＣ３６０ａの１ライン単位の転送が正常に行われる。また、先頭画素にダミー画素が入ることにより、ＤＭＡＣ３６０ｂによるセンサＣｈ２の先頭転送画像データとの主走査方向の連続性が保たれる。
【０１４６】
以上、説明したように、本発明の第３実施形態によれば、ＣＩＳ１００を構成する各センサチャネルにおいて、読み取りを行う画素数がＤＭＡＣ転送単位に準じていない場合においても、第２の実施例と同等の効果を得ることができる。つまり、主走査方向に不連続で入力される画像データの並び替え用メモリを構成することなく、外部メモリ上で、主走査方向に連続となる画像処理後のデータを構成することが出来る。
【０１４７】
［第４の実施例］
次に、本発明の第４の実施例について説明する。なお、第１〜第３の実施例の構成と同じ符号を用いた構成については、第１〜第３の実施例と同様であるものとして説明を省略する。
【０１４８】
図２４は、第４の実施例の構成を示す図である。図１０との相違点は、画像処理を行う各処理部、すなわち、シェーディング補正部、ガンマ変換部、およびマスク処理部を合わせて、１つの処理部３５１ａとしていることである。処理部は、画像処理を行う色成分毎に構成するものとする。つまり、処理部３５１ａはＲ成分の画像処理を行い、処理部３５１ｂはＧ成分の画像処理を行い、処理部３５１ｃはＢ成分の画像処理を行う。
【０１４９】
処理部３５１ａ、処理部３５１ｂ、処理部３５１ｃは、説明を容易にするため、付帯している符号で処理対象となる色成分を分けているが、内部構成に関しては同一である。つまり、構成要件としては、画像処理における演算部、および、ターゲット値、白補正値、黒補正値、変換テーブルを保持するメモリ等は同一構成をとる。したがって、図示しない制御部が、処理させる色成分に対応させて、各種補正値、および変換テーブルの設定を行うことで対応する色成分を変更する。
【０１５０】
処理部３５１の構成と、図１０における各画像処理部、および補正値を保持するメモリとの相違は、３色成分の画像処理部（演算部）、補正値を構成せず、１色成分の画像処理部（演算部）、補正値で構成する点である。つまり、概念的には、図１０における各画像処理部、および補正値の保持形態を、３分割して構成していることにある。
【０１５１】
また、第２の実施例においては、シェーディング補正部３２０に出力するための、各種補正値（ターゲット値、白補正値、黒補正値）を、データ制御部３８０が取得し、シェーディング補正部３２０に出力する形態とした。しかし、図２４においては、シェーディング補正部３２０が、各補正値を取得する形態で構成している。したがって、第４の実施例においては、第１の実施例における、各補正値取得用のカウンタ構成を、シェーディング補正部３２０内部に持つこととする。
【０１５２】
第４の実施例における特徴は、データ処理部３８０に入力される色情報識別信号３１２ａが、各画像処理部に伝播しないことにある。既に説明したように、処理部３５１は、色成分毎の画像処理で構成されている。したがって、入力制御回路３１０が出力する画像データに付加されている色情報識別信号３１２ａがＲ成分を示す場合、データ制御部３８０は、Ｒ成分用の処理部、すなわち、処理部３５１ａに入力画像データを出力する。ただし、この出力画像データに付加されるデータは、有効識別信号と、センサ属性識別信号３１８ａとなる。
【０１５３】
処理部３５１ａは、データ制御部３８０から入力される画像データに対し、有効識別信号、およびセンサ属性識別信号３１８ａに基づいて画像処理を行う。画像処理後の画像データは、画像処理に要するレイテンシ制御が成された有効識別信号、およびセンサ属性識別信号３１８ａとともにデータ制御部３８０に出力される。センサ属性識別信号３１８ａが示す値に基づく処理構成に関しては、第１実施形態と同様であるため、ここでの説明は省略する。
【０１５４】
データ制御部３８０は、処理部３５１ａから入力されるセンサ属性識別信号３１８ａを参照し、同じく入力される画像処理後の画像データを、ＤＭＡＣ転送単位にパッキングする。データ制御部３８０は、パッキングされた画像データを、センサチャンネルに適合したＤＭＡＣ（ＤＭＡＣ３６０ａ、ＤＭＡＣ３６０ｂ、ＤＭＡＣ３６０ｃ）に対して出力する。各ＤＭＡＣ、および外部メモリコントローラ３７０の動作に関しては、第２の実施例と同様であるためここでの説明は省略する。
【０１５５】
このように、第４の実施例においては、データ制御部３８０が、入力される画像データに付加されている色情報識別信号３１２ａに基づき、後段の色成分毎に構成された処理部に画像データを出力する構成となる。したがって、色情報識別信号３１２ａがデータ制御部３８０より後段に伝播されることがなくなり、簡素な構成を実現出来る。
【０１５６】
また、本発明の第１〜第４の実施例は、以下の処理を実行することによっても実現される。即ち、上述した実施例の機能を実現するソフトウェア（プログラム）を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）がプログラムを読み出して実行する処理である。この場合、そのプログラム、及び該プログラムを記憶した記憶媒体は本発明を構成することになる。
【図１】
2010263607.tif 000003
【図２】
2010263607.tif 000004
【図３】
2010263607.tif 000005
【図４】
2010263607.tif 000006
【図５】
2010263607.tif 000007
【図６】
2010263607.tif 000008
【図７】
2010263607.tif 000009
【図８】
2010263607.tif 000010
【図９】
2010263607.tif 000011
【図１０】
2010263607.tif 000012
【図１１】
2010263607.tif 000013
【図１２】
2010263607.tif 000014
【図１３】
2010263607.tif 000015
【図１４】
2010263607.tif 000016
【図１５】
2010263607.tif 000017
【図１６】
2010263607.tif 000018
【図１７】
2010263607.tif 000019
【図１８】
2010263607.tif 000020
【図１９】
2010263607.tif 000021
【図２０】
2010263607.tif 000022
【図２１】
2010263607.tif 000023
【図２２】
2010263607.tif 000024
【図２３】
2010263607.tif 000025
【図２４】
2010263607.tif 000026