(57)【要約】【課題】  表面実装用のセラミックパッケージを用いた光半導体装置において、熱疲労により実装基板とセラミックパッケージのはんだ接合部にクラックが発生して導通不良となるのを有効に防止する。【解決手段】  表面実装用のセラミックパッケージを用いた光半導体装置において、リフローはんだ工法での位置安定性を確保するため、両端に固定端子として、ダミー用のはんだ付けパッド１３ｃ，１３ｄが設けられ、固定端子としてのダミー用の２つのはんだ付けパッド１３ｃ，１３ｄの間に、二端子の光半導体素子１４の正負電極に対応した電極端子用の２つのはんだ付けパッド１３ａ，１３ｂが配置されている。【選択図】      図３
2010010437.tif 000002
【特許請求の範囲】
【請求項１】
表面実装用のセラミックパッケージを用いた光半導体装置において、
前記セラミックパッケージ内には、光半導体素子が実装され、また、前記セラミックパッケージの実装基板への実装面には、前記光半導体素子の２つの電極のそれぞれに接続された電極端子用の２つのはんだ付けパッドと、前記電極端子用の２つのはんだ付けパッドの両側あるいは一方の側に、前記光半導体素子の電極に接続されていないダミー用のはんだ付けパッドとが設けられており、前記各はんだ付けパッドは、実装基板にはんだ付けされるものであることを特徴とする光半導体装置。
【請求項２】
請求項１記載の光半導体装置において、前記光半導体素子は、発光素子および／または受光素子であることを特徴とする光半導体装置。
【請求項３】
請求項１または請求項２記載の光半導体装置において、前記セラミックパッケージの実装基板への実装面における前記各はんだ付けパッドの配列方向において、前記電極端子用の２つのはんだ付けパッドの少なくとも１つは、ダミー用のはんだ付けパッドよりもパッド幅が広くなっていることを特徴とする光半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一項に記載の光半導体装置において、前記電極端子用の２つのはんだ付けパッドの少なくとも１つは、前記セラミックパッケージの実装基板への実装面における前記各はんだ付けパッドの配列方向に分割されていることを特徴とする光半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光半導体装置に関する。
【背景技術】
【０００２】
表面実装タイプのパッケージは、ＬＥＤ（発光ダイオード）等の発光素子やホトトランジスタ等の受光素子などの光半導体素子に用いられている。特に、表面実装型のＬＥＤは、白色発光ＬＥＤが市販されて以来、用途が拡大し、携帯電話やデジタルビデオカメラ、ＰＤＡなどの電子機器のバックライトや、近年では自動車用のインテリア及びエクステリアランプや一般照明用光源としての採用も検討されてきている。
【０００３】
表面実装電子部品は小型化が進展しているが、光半導体装置に関しては多くの光束を放出する（あるいは取込む）という機能要求もあり、上述の様に、単なる表示用途から近年の照明や車載のエクステリヤの用途にニーズの広がりを反映して、ハイフラックス（大出力）装置や大面積の装置への要求も増えてきている。
【０００４】
ところが、特にＬＥＤの場合、ハイフラックスタイプは、一般的に駆動電流が大きくそのため必然的に定格電力が大きく、発熱量も大きい上、また車載実装用途や屋外照明用途などの過酷な温度、湿度で使われる場合も多くなる。
【０００５】
表面実装タイプのパッケージにセラミックを用いたセラミックパッケージは、レジンモールドパッケージやプラスチックパッケージに比較して、放熱性、耐熱性に優れているという特徴があり、上記の用途などに適している。
【０００６】
特許文献１には、側方発光型ＬＥＤのセラミックパッケージ作成方法が示されている。
【０００７】
また、図１（ａ），（ｂ）には（図１（ａ）は正面図、図１（ｂ）は側面図）、セラミックパッケージ２を用いた側方発光型の表面実装用ＬＥＤ発光装置１の実装面に設けられた導体配線による電極パッド３ａ，３ｂを外部の実装基板５に施された配線パターン（導電性パターン）６ａ，６ｂにそれぞれはんだ７ａ，７ｂにより接続することにより、セラミックパッケージ２を用いた側方発光型の表面実装用ＬＥＤ発光装置１を外部の実装基板５に実装した様子が示されている。なお、符号４は、セラミックパッケージ２内に実装されている光半導体素子（いまの場合、ＬＥＤ（発光ダイオード））である。
【０００８】
セラミックパッケージ２は、例えば、次のような公知のプロセスで作成される。すなわち、まず、未焼成セラミックのシートに打ち抜き穴を設けた後、Ａｕ、Ａｇ、Ｃｕ、Ｐｄなどの金属ペーストを充填してビアを形成し、次に、内層用のシート上に上記と同様の金属ぺ一ストを印刷し、乾燥して配線パターンを形成する。次に上層のシートに、光半導体素子が設置されるキャビティ形成のための開口穴を設け、上層のシートを内層シートにガラスペーストを介して積層した後に所定温度で焼成し、パッケージが面付け状態となっているセラミック基板を作成する。その後、パッケージ単位に分割して作成される。あるいは必要に応じて、光半導体素子の搭載、接続，樹脂封止プロセスの後に分割して作成される。
【０００９】
ここで、セラミック材料には、アルミナの他、熱伝導性がアルミニウムに匹敵する窒化アルミニウムなども用いられる
【００１０】
また、実装基板５には、一般的にガラスエポキシ基板が表面実装用として用いられることが多いが、光半導体素子がハイフラックス（高出力）型ＬＥＤのように放熱特性が求められる場合には金属配線基板が用いられる。ここでいう金属配線基板とは、例えばアルミニウム等の熱伝導性の高い金属板上に絶縁層を施し、更にその上に導電性パターン配線を形成したものをいう。
【００１１】
また、はんだ接続プロセスは、電子部品の小型化・高密度実装化の進展と、欧州の特定物質使用禁止指令（ＲｏＨＳ指令）施行後の有鉛はんだから無鉛はんだへの移行により、表面実装用としては、実装基板上にペースト状のはんだを印刷した後、接続位置に電子部品を載せてからはんだを加熱溶融して接続するリフローはんだ工法が主流となっている。
【特許文献１】特開２００５−１５９３１１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上述したように、セラミックパッケージは、レジンモールドパッケージやプラスチックパッケージに比較して、放熱性、耐熱性に優れているという特徴があり、近年着目されている。
【００１３】
セラミック材料には、アルミナの他、熱伝導性がアルミニウムに匹敵する窒化アルミニウムなども用いられるが、十分に放熱性を確保しようとすると、パッケージのみでは熱拡散が不十分であり、金属板に接着固定するか、あるいは、より実利的にはアルミベース等の金属配線基板に実装することがアセンブリの形態として望ましい。
【００１４】
ところが、上記の如く放熱性が確保されたアルミベースの金属配線基板に実装したセラミックパッケージＬＥＤを用いた半導体装置アセンブリは、使用温度環境温度に加えて、半導体装置自身及びその他の実装基板上の回路素子による発熱温度が重畳され、使用条件がより過酷となって、高低の温度差は非常に大きくなり、外部の実装基板とセラミックの熱膨脹係数差に起因して生じる熱疲労のために、実装基板とセラミックパッケージのはんだ接合部にクラックが発生し、導通不良となることがある。
【００１５】
本発明は、実装基板への表面実装用のセラミックパッケージを用いた光半導体装置において、熱疲労により実装基板とセラミックパッケージのはんだ接合部にクラックが発生して導通不良となるのを有効に防止することの可能な光半導体装置を提供することを目的としている。
【課題を解決するための手段】
【００１６】
上記目的を達成するために、請求項１記載の発明は、表面実装用のセラミックパッケージを用いた光半導体装置において、
前記セラミックパッケージ内には、光半導体素子が実装され、また、前記セラミックパッケージの実装基板への実装面には、前記光半導体素子の２つの電極のそれぞれに接続された電極端子用の２つのはんだ付けパッドと、前記電極端子用の２つのはんだ付けパッドの両側あるいは一方の側に、前記光半導体素子の電極に接続されていないダミー用のはんだ付けパッドとが設けられており、前記各はんだ付けパッドは、実装基板にはんだ付けされるものであることを特徴としている。
【００１７】
また、請求項２記載の発明は、請求項１記載の光半導体装置において、前記光半導体素子は、発光素子および／または受光素子であることを特徴としている。
【００１８】
また、請求項３記載の発明は、請求項１または請求項２記載の光半導体装置において、前記セラミックパッケージの実装基板への実装面における前記各はんだ付けパッドの配列方向において、前記電極端子用の２つのはんだ付けパッドの少なくとも１つは、ダミー用のはんだ付けパッドよりもパッド幅が広くなっていることを特徴としている。
【００１９】
また、請求項４記載の発明は、請求項１乃至請求項３のいずれか一項に記載の光半導体装置において、前記電極端子用の２つのはんだ付けパッドの少なくとも１つは、前記セラミックパッケージの実装基板への実装面における前記各はんだ付けパッドの配列方向に分割されていることを特徴としている。
【発明の効果】
【００２０】
請求項１乃至請求項４記載の発明によれば、表面実装用のセラミックパッケージを用いた光半導体装置において、前記セラミックパッケージ内には、光半導体素子が実装され、また、前記セラミックパッケージの実装基板への実装面には、前記光半導体素子の２つの電極のそれぞれに接続された電極端子用の２つのはんだ付けパッドと、前記電極端子用の２つのはんだ付けパッドの両側あるいは一方の側に、前記光半導体素子の電極に接続されていないダミー用のはんだ付けパッドとが設けられているので、熱疲労により実装基板とセラミックパッケージのはんだ接合部にクラックが発生して導通不良となるのを有効に防止することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明を実施するための最良の形態を図面に基づいて説明する。
【００２２】
前述したように、セラミックパッケージがリジットな実装基板にはんだ実装された場合に、セラミックパッケージと実装基板の熱膨張係数が異なるため、例えば使用環境を模した温度サイクル通電などの耐久試験において、熱疲労により実装基板とセラミックパッケージのはんだ接合部にクラックが生じるという不具合が生じていた。
【００２３】
この不具合は、
１）機能要求により、特にパッケージサイズの大きな装置の場合。
２）溶融温度が高い無鉛はんだ使用により、はんだ接続後の残留応力が大きくなったこと。
３）実装基板として、ガラスエポキシ基板よりも熱膨張係数の大きなガラスコンポジット基板やアルミベースの金属配線基板を用いた場合。
等に、発生が顕著になっている。
【００２４】
本願の発明者は、熱疲労による実装基板とセラミックパッケージのはんだ接合部のクラックの発生について、以下のような考察を行なった。
【００２５】
図１の側方発光型ＬＥＤのセラミックパッケージ２と該セラミックパッケージ２が搭載される実装基板５との熱膨張係数差によって生ずる熱変位（Δｘ）は、
セラミックパッケージと実装基板の熱膨張係数差（Δα）と、
光半導体装置の発熱も含んだ使用環境における高低の温度差（ΔＴ）と、
パッケージのサイズ（Ｌ）（いまの場合は、はんだ接合部７ａ，７ｂ間の長さ）との積である。
【００２６】
即ち、熱変位（Δｘ）は、次式（式１）で表される。
熱変位Δｘ＝Δα×ΔＴ×Ｌ                              （式１）
【００２７】
例えば、図１において、
セラミックパッケージ２の熱膨張係数α１が７×１０−６ｐｐｍ／Ｋであり、
アルミベースの金属配線基板５の熱膨張係数α２が２３×１０−６ｐｐｍ／Ｋであり、
パッケージ２のサイズＬが３ｍｍであり、
一般的な車載仕様における使用環境温度が−４０℃〜１２０℃であり、
半導体装置自身及びその他の実装基板上駆動部回路素子のＯＮ／ＯＦＦの発熱／冷却によるはんだ接合部７ａ，７ｂへの温度重畳変化分が０〜１０℃である
とした場合、
Δα＝１６×１０−６ｐｐｍ／Ｋ、ΔＴ＝１７０Ｋとなり、
熱変位Δｘは
Δｘ＝１６×１０−６ｐｐｍ／Ｋ×１７０Ｋ×３．０ｍｍ＝８．１６×１０−３ｍｍ
となり、約８．２μｍの熱変位Δｘに対応した繰り返し応力がはんだ接合部７ａ，７ｂにかかることとなる。すなわち、８．２μｍの熱変位Δｘに対応した繰り返し応力をセラミックパッケージ２と実装基板５の間のはんだ接合部７ａ，７ｂで吸収することになる。
【００２８】
はんだ接合部７ａ，７ｂの熱疲労寿命が、接合部７ａ，７ｂに加わる熱変位による繰り返しせん断力に従うことは、Ｃｏｆｆｉｎ−Ｍａｎｓｏｎ則として知られていて、使用環境を模したヒートサイクル通電試験などを実施した場合、この熱変位は繰り返しせん断力として働き、繰り返しせん断が起こることにより金属疲労が促進され、はんだ接合部７ａ，７ｂにクラックが生じる可能性が高くなる。
【００２９】
すなわち、Ｎを熱疲労寿命とし、Δｘを熱変位とし、Ｃ，ｎを材料や環境で定まる定数とするとき、Ｃｏｆｆｉｎ−Ｍａｎｓｏｎ則は、次式（式２）で表される。
Ｎ＝Ｃ（Δｘ）−ｎ                （式２）
【００３０】
熱変位の式１より、大きな部品であればあるほど、また、基板と部品の熱膨張係数差があるものほど、熱変位Δｘは大きくなり、式２から、はんだへの応力負荷がかかりやすくなって、はんだ接合部７ａ，７ｂのクラックが発生する確率が大きくなる。
【００３１】
更に経験的には、はんだ接合部７ａ，７ｂの熱疲労寿命が、次式（式３）のＣｏｆｆｉｎ−Ｍａｎｓｏｎ修正式で表すように、この熱変位の大きさの他、はんだ接合部７ａ，７ｂの最高温度値や、高温状態と低温状態の繰り返し周波数（あるいは時間間隔）に強く依存することが知られている（例えば、日本金属学会会報  １９８４年，第２３巻，Ｐ１００４〜を参照）。
【００３２】
すなわち、熱疲労寿命Ｎは、Δｘを熱変位とし、ｆを繰り返し周波数とし、Ｔｍａｘを最高温度とすれば、
Ｎ＝ｆｍ（Δｘ）−ｎｅｘｐ（Ｅａ／ｋＴｍａｘ）
ここで、Ｅａは活性化エネルギー、ｋはボルツマン定数、ｍは定数、ｎは定数（はんだの熱疲労モデルでは、一般的にｎ＝１．９〜２．０）である。
これより、はんだ材料及び、環境温度条件が同一で、部品が大きくなり、あるいは基板と部品の熱膨張係数差が大きくなる場合の疲労加速度Ｋは、Δｘ２を部品または熱膨張係数差が大きくなる場合の熱変位とし、Δｘ１を比較基準試料の熱変位とし、ｎを定数とするとき、
Ｋ＝（Δｘ２／Δｘ１）−ｎ                （式３）
【００３３】
上記の疲労加速度の式３から、定数ｎ＝２とすれば、基板と部品の熱膨張係数差が２倍になると、熱疲労寿命はおおよそ１／４となることが予想される。
例えば、これはパッケージサイズLが２倍になった場合に相当し、また、セラミックパッケージ２が実装される回路基板５が、ガラスエポキシ配線基板からアルミベースの金属配線基板に変化した場合には、熱膨張係数差の変化は２倍強であり、熱疲労寿命の低下度合いは１／４以下と推定される。
【００３４】
本願の発明者は、以上のような課題と理論的な考察を踏まえて、以下のような、熱疲労耐性を改善した表面実装型のセラミックパッケージを発明するに到った。
【００３５】
図２（ａ），（ｂ），（ｃ），（ｄ）は本発明の光半導体装置（発光装置および／または受光装置）の概略構成例を示す図である。なお、図２（ａ），（ｂ），（ｃ），（ｄ）の例の光半導体装置は側方発光型（端面発光型）および／または側方受光型（端面受光型）の光半導体装置であって、図２（ａ）は正面図、図２（ｂ）は図２（ａ）のＡ−Ａ線における断面図、図２（ｃ）は図２（ａ）のＢ方向から見た底面図、図２（ｄ）は図２（ａ）の背面図である。
【００３６】
図２（ａ），（ｂ），（ｃ），（ｄ）の例の光半導体装置には、実装基板への表面実装用のセラミックパッケージ１２が用いられており、
該セラミックパッケージ１２内には、光半導体素子（発光素子および／または受光素子）１４が実装され、また、セラミックパッケージ１２の実装基板への実装面２０には、光半導体素子１４の２つの電極（正極，負極の電極）１８ａ，１８ｂのそれぞれに（ボンディング用内層配線パターン１９ａ，１９ｂを介して）接続された電極端子用の２つのはんだ付けパッド（はんだ接続用パターン）１３ａ，１３ｂと、電極端子用の２つのはんだ付けパッド１３ａ，１３ｂの両側に、光半導体素子１４の電極端子に接続されていないダミー用のはんだ付けパッド（はんだ接続用パターン）１３ｃ，１３ｄとが設けられている。
【００３７】
より具体的に、上記セラミックパッケージ１２は、光半導体素子１４を搭載し収納するためのキャビティを持ち、このキャビティには、少なくとも１つのの二極素子型の光半導体素子１４が搭載されている。
【００３８】
ここで、各はんだ付けパッド１３ａ，１３ｂ，１３ｃ，１３ｄは、光半導体装置の実際の使用時には、後述のように、実装基板にはんだ付けされるものである。
【００３９】
また、図２（ａ），（ｂ），（ｃ），（ｄ）の例において、セラミックパッケージ１２は、セラミック絶縁基体１２ａと、セラミック反射枠体１２ｂとにより構成されている。
【００４０】
また、各はんだ付けパッド１３ａ，１３ｂ，１３ｃ，１３ｄは、後述のように、Ａｕ、Ａｇ、Ｃｕ、Ｐｄなどの金属ペーストを充填してビアを形成し、これを焼成することによって形成される。
【００４１】
図２（ａ），（ｂ），（ｃ），（ｄ）のセラミックパッケージ１２は、次のような公知のプロセスで作成することができる。まず、未焼成セラミックのシートに打ち抜き穴を設けた後、Ａｕ、Ａｇ、Ｃｕ、Ｐｄなどの金属ペーストを充填してビアを形成し、次に、内層用のシート上に上記と同様の金属ぺ一ストを印刷し、乾燥して配線パターンを形成する。次に上層のシートに、光半導体素子１４が設置されるキャビティ形成のための開口穴を設け、上層のシートを内層シートにガラスペーストを介して積層した後に所定温度で焼成し、パッケージが面付け状態となっているセラミック基板を作成する。その後、パッケージ単位に分割して作成される。あるいは必要に応じて、光半導体素子の搭載、接続，樹脂封止プロセスの後に分割して作成される。
【００４２】
図３は図２（ａ），（ｂ），（ｃ），（ｄ）の光半導体装置のセラミックパッケージ１２の各はんだ付けパッド１３ａ，１３ｂ，１３ｃ，１３ｄを外部の実装基板１５の対応する基板配線パターン１６ａ，１６ｂ，１６ｃ，１６ｄにはんだで接合した状態を示す図である。なお、図３には、セラミックパッケージ１２の各はんだ付けパッド１３ａ，１３ｂ，１３ｃ，１３ｄと実装基板１５の対応する基板配線パターン１６ａ，１６ｂ，１６ｃ，１６ｄとのはんだによる接合部が、はんだ接合部（はんだ接続箇所）１７ａ，１７ｂ，１７ｃ，１７ｄとして示されている。また、比較のため、図４には、図１の構成を図３に対応させた形の図が示されている。すなわち、図４には、従来例の光半導体装置のセラミックパッケージ２の各はんだ付けパッド３ａ，３ｂを実装基板５の対応する基板配線パターン６ａ，６ｂにはんだ７ａ，７ｂで接合した状態が示されている。
【００４３】
まず、図４を参照すると、従来例の光半導体装置では、セラミックパッケージ２には二端子の光半導体素子４の正負電極に対応したはんだ付けパッド３ａ，３ｂが形成されており、その二箇所で実装基板５の基板配線パターン６ａ，６ｂにはんだ７ａ，７ｂで接続される。一般的に二端子素子の場合には、リフローはんだ工法において、接続位置にパッケージを載せてからはんだを加熱溶融する段階の位置安定性を確保するため、はんだ付けパッドはパッケージの両端の位置に設けるのが普通であり、従って、はんだ接合部７ａ，７ｂ間の間隔Ｌはパッケージ２の長さにほぼ等しくなっている。
【００４４】
これに対し、図３の光半導体装置では、リフローはんだ工法での位置安定性を確保するため、両端に固定端子として、ダミー用のはんだ付けパッド１３ｃ，１３ｄが設けられ、固定端子としてのダミー用の２つのはんだ付けパッド１３ｃ，１３ｄの間に、二端子の光半導体素子１４の正負電極に対応した電極端子用の２つのはんだ付けパッド１３ａ，１３ｂが配置されている。ダミー用の２つのはんだ付けパッド１３ｃ，１３ｄの間に正負の電極端子に対応した電極端子用の２つのはんだ付けパッド１３ａ，１３ｂを例えば均等な間隔で配置した場合には、図３に示すように、ダミー用の２つのはんだ付けパッド１３ｃ，１３ｄのはんだ接合部１７ｃ，１７ｄ間の間隔をＬとするとき、電極端子用の２つのはんだ付けパッド１３ａ，１３ｂのはんだ接合部１７ａ，１７ｂ間の間隔はＬ／３と、従来例（図４）に比較して１／３となる。
【００４５】
このように図２，図３の例の光半導体装置では、ダミー用の２つのはんだ付けパッド１３ｃ，１３ｄによってリフローはんだ工法での位置安定性を確保するとともに、電極端子用の２つのはんだ付けパッド１３ａ，１３ｂのはんだ接合部１７ａ，１７ｂ間の間隔はＬ／３と、従来例に比較して１／３となるので、電極端子用のはんだ付けパッド１３ａ，１３ｂのはんだ接合部１７ａ，１７ｂのはんだに加わる熱変位も約１／３に減少し、前述の疲労加速度を示す式３より、電極端子用のはんだ付けパッド１３ａ，１３ｂのはんだ接合部１７ａ，１７ｂの熱疲労寿命の改善度合はおおよそ９倍と計算され、電極端子用のはんだ付けパッド１３ａ，１３ｂのはんだ接合部１７ａ，１７ｂの熱疲労寿命が大きく改善されることとなる。
【００４６】
図２，図３の例では、ダミー用の２つのはんだ付けパッド１３ｃ，１３ｄと電極端子用の２つのはんだ付けパッド１３ａ，１３ｂの幅（セラミックパッケージ１２の実装基板１５への実装面２０における各はんだ付けパッド１３ａ，１３ｂ，１３ｃ，１３ｄの配列方向ｙにおけるはんだ付けパッド１３ａ，１３ｂ，１３ｃ，１３ｄの幅）は、同じ幅ｄ１となっているが（ダミー用の２つのはんだ付けパッド１３ｃ，１３ｄと電極端子用の２つのはんだ付けパッド１３ａ，１３ｂの面積が同じとなっているが）、より好ましくは、セラミックパッケージ１２の実装基板１５への実装面２０における各はんだ付けパッド１３ａ，１３ｂ，１３ｃ，１３ｄの配列方向ｙにおいて、電極端子用の２つのはんだ付けパッド１３ａ，１３ｂの少なくとも１つは、ダミー用のはんだ付けパッド１３ｃ，１３ｄよりもパッド幅が広くなっているのが良い。
【００４７】
図５には、セラミックパッケージ１２の実装基板１５への実装面２０における各はんだ付けパッド１３ａ，１３ｂ，１３ｃ，１３ｄの配列方向ｙにおいて、電極端子用の２つのはんだ付けパッド１３ａ，１３ｂの両方のパッド幅（パッド面積）ｄ２が、ダミー用のはんだ付けパッド１３ｃ，１３ｄのパッド幅（パッド面積）ｄ１よりも広く（大きく）なっている例が示されている。なお、図５において、図３と対応した箇所には同じ符号を付している。
【００４８】
このように、電極端子用のはんだ付けパッド１３ａ，１３ｂのパッド幅（パッド面積）がダミー用のはんだ付けパッド１３ｃ，１３ｄのパッド幅（パッド面積）よりも広く（大きく）設定されている場合には、電極端子用のはんだ付けパッド１３ａ，１３ｂのはんだ接合部１７ａ，１７ｂに生ずるせん断応力がダミー用のはんだ付けパッド１３ｃ，１３ｄのはんだ接合部１７ｃ，１７ｄに生ずるせん断応力よりも軽減され、熱変位による振幅が、電極端子用のはんだ付けパッド１３ａ，１３ｂのはんだ接合部１７ａ，１７ｂ側ではなく、主にダミー用のはんだ付けパッド１３ｃ，１３ｄのはんだ接合部１７ｃ，１７ｄ側で発生される様になり、電極端子用のはんだ付けパッド１３ａ，１３ｂのはんだ接合部１７ａ，１７ｂの熱疲労寿命を著しく改善することができる。
【００４９】
また、より好ましくは、電極端子用の２つのはんだ付けパッド１３ａ，１３ｂの少なくとも１つは、セラミックパッケージ１２の実装基板１５への実装面２０における各はんだ付けパッド１３ａ，１３ｂ，１３ｃ，１３ｄの配列方向ｙに複数に分割されているのが良い。
【００５０】
図６には、電極端子用の２つのはんだ付けパッド１３ａ，１３ｂの両方が、セラミックパッケージ１２の実装基板１５への実装面２０における各はんだ付けパッド１３ａ，１３ｂ，１３ｃ，１３ｄの配列方向ｙに２つに分割されている例が示されている。なお、図６において、図３，図５と対応した箇所には同じ符号を付している。
【００５１】
このように、電極端子用のはんだ付けパッド１３ａ，１３ｂが、セラミックパッケージ１２の実装基板１５への実装面２０における各はんだ付けパッド１３ａ，１３ｂ，１３ｃ，１３ｄの配列方向ｙに複数に分割されている場合には、電極端子用のはんだ付けパッド，例えば１３ｂにおいて複数に（図５の例では、２つに）分割されたパッドのうちの１つのはんだ接合部１７ｂに、万が一、クラックが発生しても、このクラックが電極端子用のはんだ付けパッド１３ｂのはんだ接合部１７ｂ全体には伝播せずに、複数に分割されたパッドの１つのはんだ接合部のみで終端される。これにより、万が一、複数に分割されたパッドの１つのはんだ接合部でクラックが発生したとしても、そのクラックの伝播を防止でき、冗長性を高めることができて、電極端子用のはんだ付けパッド１３ａ，１３ｂのはんだ接合部１７ａ，１７ｂの熱疲労寿命を著しく改善することができる。
【００５２】
尚、はんだ接合部の熱膨張率はアルミニウムとほぼ同等であるが、セラミックに対して大きな差があり、本発明の光半導体装置の場合、はんだ接合部のせん断応力集中箇所は、はんだ接合部の実装基板側ではなく、電極端子用のはんだ付けパッドとはんだ接合部との界面となり、普通、クラックの発生場所も電極端子用のはんだ付けパッドとはんだ接合部との界面付近となる。従って、分割したパッドのはんだ接合部のフィレットは、実装基板の配線パターン側の界面では、繋がっていて良いが、電極端子用はんだ付けパッド側では、分割されたパッドのはんだ接合部個々のフィレットは離れている必要があり、分割パッド各々の隙間ｅは少なくとも０．３ｍｍ以上確保されていることが好ましい。
【００５３】
また、図６の例では、電極端子用のはんだ付けパッド１３ａ，１３ｂを２つに分割した場合を示したが、必要ならば、電極端子用のはんだ付けパッドを３つ以上に分割しても良い。
【００５４】
また、上述の各例では、ダミー用の２つのはんだ付けパッド１３ｃ，１３ｄの間に正負の電極端子に対応した電極端子用の２つのはんだ付けパッド１３ａ，１３ｂを例えば均等な間隔で配置しており、この場合には、電極端子用の２つのはんだ付けパッド１３ａ，１３ｂのはんだ接合部１７ａ，１７ｂ間の間隔はＬ／３となるが、本発明では、必ずしも均等な間隔で配置しなくとも良い。具体的に、ダミー用の２つのはんだ付けパッド１３ｃ，１３ｄのはんだ接合部１７ｃ，１７ｄ間の間隔がＬのときに、電極端子用の２つのはんだ付けパッド１３ａ，１３ｂのはんだ接合部１７ａ，１７ｂ間の間隔を例えばＬ／４にすることもでき、このときには、電極端子用の２つのはんだ付けパッド１３ａ，１３ｂのはんだ接合部１７ａ，１７ｂ間の間隔は、従来例に比較して１／４となるので、電極端子用のはんだ付けパッド１３ａ，１３ｂのはんだ接合部１７ａ，１７ｂのはんだに加わる熱変位も約１／４に減少し、前述の疲労加速度を示す式３より、電極端子用のはんだ付けパッド１３ａ，１３ｂのはんだ接合部１７ａ，１７ｂの熱疲労寿命の改善度合はおおよそ１６倍と計算され、電極端子用のはんだ付けパッド１３ａ，１３ｂのはんだ接合部１７ａ，１７ｂの熱疲労寿命をより大きく改善することができる。
【００５５】
また、上述の各例では、正負の電極端子に対応した電極端子用の２つのはんだ付けパッド１３ａ，１３ｂの両側にダミー用のはんだ付けパッド１３ｃ，１３ｄを配置したが、正負の電極端子に対応した電極端子用の２つのはんだ付けパッド１３ａ，１３ｂのいずれか一方の側にダミー用の１つのはんだ付けパッドを配置することもできる。この場合、各はんだ付けパッドを均等な間隔で配置すると、電極端子用の２つのはんだ付けパッド１３ａ，１３ｂのはんだ接合部１７ａ，１７ｂ間の間隔はＬ／２となり、図２、図３、図５、図６の構成に比べれば、電極端子用のはんだ付けパッド１３ａ，１３ｂのはんだ接合部１７ａ，１７ｂの熱疲労寿命の改善度合は小さくなるが、従来例と比較すれば、電極端子用のはんだ付けパッド１３ａ，１３ｂのはんだ接合部１７ａ，１７ｂの熱疲労寿命を改善することができる。
【００５６】
そして、正負の電極端子に対応した電極端子用の２つのはんだ付けパッド１３ａ，１３ｂのいずれか一方の側にダミー用の１つのはんだ付けパッドを配置する場合においても、セラミックパッケージ１２の実装基板１５への実装面２０における３つの各はんだ付けパッドの配列方向ｙにおいて、電極端子用の２つのはんだ付けパッド１３ａ，１３ｂの少なくとも１つ（好ましくは、３つの各はんだ付けパッドの配列方向ｙにおいて、外側に位置する電極端子用のはんだ付けパッド）は、ダミー用のはんだ付けパッドよりもパッド幅が広くなっているのが良い。すなわち、電極端子用の２つのはんだ付けパッド１３ａ，１３ｂの少なくとも１つ（好ましくは、外側に位置する電極端子用のはんだ付けパッド）は、ダミー用のはんだ付けパッドよりもパッド面積が大きくなっているのが良い。
【００５７】
図７には、正負の電極端子に対応した電極端子用の２つのはんだ付けパッド１３ａ，１３ｂのいずれか一方の側に（図７の例では、１３ａの側に）ダミー用の１つのはんだ付けパッド１３ｃを配置する場合において、電極端子用の２つのはんだ付けパッド１３ａ，１３ｂの両方のパッド幅（パッド面積）ｄ２が、ダミー用のはんだ付けパッド１３ｃのパッド幅（パッド面積）ｄ１よりも広く（大きく）なっている例が示されている。なお、図７において、図５と対応した箇所には同じ符号を付している。
【００５８】
図７に示した例において、仮に、３つのはんだ付けパッド１３ａ，１３ｂ，１３ｃのパッド幅（パッド面積）が同じである場合、３つのはんだ付けパッド１３ａ，１３ｂ，１３ｃの外側の２つ１３ｂ，１３ｃは、中心から距離が等しく、位置的に同一条件となる為、はんだ付けのプロセスにおける、はんだペースト塗付量のバラツキなどから、クラックの発生は外側の２つ１３ｂ，１３ｃのどちらのはんだ接合部１７ｂ，１７ｃでも起こり得る。図７に示した例では、主に熱変位による振幅がダミー用のはんだ付けパッド１３ｃのはんだ接合部１７ｃ側で発生される様に配慮して、少なくとも外側に位置する電極端子用のはんだ付けパッド１３ｂのパッド幅（パッド面積）ｄ２をダミー用のはんだ付けパッド１３ｃのパッド幅（パッド面積）ｄ１よりも広く（大きく）設定している。これにより、電極端子用のはんだ付けパッド１３ａ，１３ｂのはんだ接合部１７ａ，１７ｂに生ずるせん断応力がダミー用のはんだ付けパッド１３ｃのはんだ接合部１７ｃに生ずるせん断応力よりも軽減され、熱変位による振幅が、電極端子用のはんだ付けパッド１３ａ，１３ｂのはんだ接合部１７ａ，１７ｂ側ではなく、主にダミー用のはんだ付けパッド１３ｃのはんだ接合部１７ｃ側で発生される様になり、電極端子用のはんだ付けパッド１３ａ，１３ｂのはんだ接合部１７ａ，１７ｂの熱疲労寿命を著しく改善することができる。
【００５９】
また、正負の電極端子に対応した電極端子用の２つのはんだ付けパッド１３ａ，１３ｂのいずれか一方の側にダミー用のはんだ付けパッドを配置する場合においても、電極端子用の２つのはんだ付けパッド１３ａ，１３ｂの少なくとも１つを、セラミックパッケージ１２の実装基板への実装面における各はんだ付けパッドの配列方向ｙに複数に分割することができる。
【００６０】
このように、電極端子用のはんだ付けパッドが、セラミックパッケージ１２の実装基板への実装面における各はんだ付けパッドの配列方向ｙに複数に分割されている場合には、電極端子用のはんだ付けパッドにおいて複数に分割されたパッドのうちの１つのはんだ接合部に、万が一、クラックが発生しても、このクラックが電極端子用のはんだ付けパッドのはんだ接合部全体には伝播せずに、複数に分割されたパッドの１つのはんだ接合部のみで終端される。これにより、万が一、複数に分割されたパッドの１つのはんだ接合部でクラックが発生したとしても、そのクラックの伝播を防止でき、冗長性を高めることができて、電極端子用のはんだ付けパッドのはんだ接合部の熱疲労寿命を著しく改善することができる。
【００６１】
尚、はんだ接合部の熱膨張率はアルミニウムとほぼ同等であるが、セラミックに対して大きな差があり、本発明の光半導体装置の場合、はんだ接合部のせん断応力集中箇所は、はんだ接合部の実装基板側ではなく、電極端子用のはんだ付けパッドとはんだ接合部との界面となり、普通、クラックの発生場所も電極端子用のはんだ付けパッドとはんだ接合部との界面付近となる。従って、分割したパッドのはんだ接合部のフィレットは、実装基板の配線パターン側の界面では、繋がっていて良いが、電極端子用はんだ付けパッド側では、分割されたパッドのはんだ接合部個々のフィレットは離れている必要があり、分割パッド各々の隙間ｅは少なくとも０．３ｍｍ以上確保されていることが好ましい。
【００６２】
また、図７の例では、３つのはんだ付けパッド１３ａ，１３ｂ，１３ｃを均等な間隔で配置しており、この場合には、電極端子用の２つのはんだ付けパッド１３ａ，１３ｂのはんだ接合部間隔はＬ／２となるが、本発明では、必ずしも３つのはんだ付けパッド１３ａ，１３ｂ，１３ｃを均等な間隔で配置しなくとも良い。具体的に、外側の２つのはんだ付けパッド１３ｂ，１３ｃのはんだ接合部間隔Ｌに対し、電極端子用の２つのはんだ付けパッド１３ａ，１３ｂのはんだ接合部間隔を例えばＬ／４にすることもできる。
【００６３】
本発明は、特に、３ｍｍ以上の長さＬのセラミックパッケージを用いた光半導体装置（発光装置および／または受光装置）において非常に有効となる。すなわち、セラミックパッケージの長さＬが３ｍｍを超える大きさになると、例えば車載向け仕様などの試験を実施した後にはんだ接合部にクラックが生ずる頻度が高くなる。よって、上述した様な本発明のはんだ付けパッドを設けることは非常に有効となる。
【００６４】
例えば、大型の光半導体素子（発光素子および／または受光素子）の他、図８に示すように、通常サイズの３００μｍ角程度の光半導体素子（例えばＬＥＤ発光素子）を複数素子用いて、複数の光半導体素子を直列接続した装置とする場合でも、本発明を適用することによって、熱疲労耐性を改善した光半導体装置を実現できる。なお、図８の例では、２つの光半導体素子１４ａ，１４ｂを直列接続しており、はんだ付けパッドの構成は図５のものにしている。
【００６５】
なお、図８の例では、２つの光半導体素子１４ａ，１４ｂを直列接続しているが、複数の光半導体素子１４ａ，１４ｂを並列接続したものでも、本発明を適用できる。すなわち、本発明は、光半導体素子あるいはセラミックパッケージの内部で並列あるいは直列接続された複数の光半導体素子の正負２つの電極のそれぞれに接続された２つの電極端子用のはんだ付けパッドを有する構造のものであれば、適用できる。
【００６６】
また、上述の各例では、光半導体装置が側方発光型（端面発光型）および／または側方受光型（端面受光型）の光半導体装置である場合について示したが、本発明は、側方発光型（端面発光型）および／または側方受光型（端面受光型）の光半導体装置のみならず、上面発光型および／または上面受光型の光半導体装置にも適用できる。
【００６７】
さらに例えば光半導体素子への静電気や逆電圧の影響を軽減するため、保護素子の搭載スペースを確保したことで、セラミックパケージのサイズが大きくなる場合なども、本発明の適用により熱疲労耐性を改善でき（図示せず）、その他、本発明の要旨を逸脱しない範囲で適用できる。
【産業上の利用可能性】
【００６８】
本発明は、ＬＥＤパッケージとして単色ＬＥＤの他、蛍光物質を含有する樹脂で紫外または青色ＬＥＤを封止して得られる白色ＬＥＤ光源用、さらにはＬＥＤパッケージを用いた応用製品として、特に液晶バックライトなどの光源モジュールや、使用環境の苛酷な自動車用エクステリアおよびインテリアの光源用、さらには受光素子用パッケージなどに利用可能である。
【図面の簡単な説明】
【００６９】
【図１】セラミックパッケージを用いた側方発光型の表面実装用ＬＥＤ発光装置の実装面に設けられた導体配線による電極を外部の実装基板に施された配線パターン（導電性パターン）へはんだ接続することにより、セラミックパッケージを用いた側方発光型の表面実装用ＬＥＤ発光装置を外部の実装基板に実装した様子（従来の実装の仕方）を示す図である。
【図２】本発明の光半導体装置（発光装置および／または受光装置）の概略構成例を示す図である。
【図３】図２の光半導体装置のセラミックパッケージの各はんだ付けパッドを外部の実装基板の対応する基板配線パターンにはんだで接合した状態を示す図である。
【図４】図１の構成を図３に対応させた形の図である。
【図５】本発明の光半導体装置（発光装置および／または受光装置）の他の構成例を示す図である。
【図６】本発明の光半導体装置（発光装置および／または受光装置）の他の構成例を示す図である。
【図７】本発明の光半導体装置（発光装置および／または受光装置）の他の構成例を示す図である。
【図８】本発明の光半導体装置（発光装置および／または受光装置）の他の構成例を示す図である。
【符号の説明】
【００７０】
１２          セラミックパッケージ
１３ａ，１３ｂ          電極端子用のはんだ付けパッド
１３ｃ，１３ｄ          ダミー用のはんだ付けパッド
１４          光半導体素子（発光素子および／または受光素子）
１５          実装基板
１６ａ，１６ｂ，１６ｃ，１６ｄ          基板配線パターン
１７ａ，１７ｂ，１７ｃ，１７ｄ          はんだ接合部
【図１】
2010010437.tif 000003
【図２】
2010010437.tif 000004
【図３】
2010010437.tif 000005
【図４】
2010010437.tif 000006
【図５】
2010010437.tif 000007
【図６】
2010010437.tif 000008
【図７】
2010010437.tif 000009
【図８】
2010010437.tif 000010