(57)【要約】【課題】半導体チップの外部接続バンプがベース基板の外部回路層に形成されるビアと位置整合できる半導体チップの構造およびその製造方法の提供。【解決手段】半導体チップ１０の一面に形成され、半導体チップ１０の内部に集積された電子回路の信号を引き出す外部接続バンプ３００と、半導体チップ１０の他面に形成され、外部接続バンプ３００の位置情報を有するアライメントマーク５００とを含んでなる、半導体チップ１０を提供する。【選択図】図２
2010010643.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップの一面に形成され、前記半導体チップの内部に集積された電子回路の信号を引き出す外部接続バンプと、
前記半導体チップの他面に形成され、前記外部接続バンプの位置情報を有するアライメントマークとを含んでなることを特徴とする、アライメントマークを有する半導体チップ。
【請求項２】
前記アライメントマークは、金属パターンであることを特徴とする、請求項１に記載のアライメントマークを有する半導体チップ。
【請求項３】
前記アライメントマークは、前記半導体チップの他面に形成された溝部であることを特徴とする、請求項１に記載のアライメントマークを有する半導体チップ。
【請求項４】
前記アライメントマークは、前記半導体チップの他面とは区別される色の色相マークであることを特徴とする、請求項１に記載のアライメントマークを有する半導体チップ。
【請求項５】
前記アライメントマークは、前記外部接続バンプと同一のパターンを持つことを特徴とする、請求項１に記載のアライメントマークを有する半導体チップ。
【請求項６】
（Ａ）複数の半導体チップ、および前記半導体チップの内部に集積された電子回路の信号を引き出す外部接続バンプが一面に形成されたウエハーを提供する段階と、
（Ｂ）前記ウエハーの他面に、前記外部接続バンプの位置情報を有するアライメントマークを形成する段階と、
（Ｃ）前記ウエハーをそれぞれの半導体チップに切断する段階とを含むことを特徴とする、アライメントマークを有する半導体チップの製造方法。
【請求項７】
前記アライメントマークを形成する段階は、
（ｉ）位置検出手段によって前記外部接続バンプの位置を検出し、制御部に検出情報を伝送する段階と、
（ｉｉ）前記制御部の制御信号に基づいて作動するレーザーマーカーを用いて、前記半導体チップの他面にアライメントマークを形成する段階とを含むことを特徴とする、請求項６に記載のアライメントマークを有する半導体チップの製造方法。
【請求項８】
前記アライメントマークを形成する段階は、
（ｉ）前記半導体チップの他面にレジスト層を積層する段階と、
（ｉｉ）前記外部接続バンプの位置を対応して前記レジスト層に開口部をパターニングする段階と、
（ｉｉｉ）前記開口部をメッキし、残留したレジスト層を除去して金属パターンを形成する段階と、を含むことを特徴とする、請求項６に記載のアライメントマークを有する半導体チップの製造方法。
【請求項９】
前記レーザーマーカーは、カラーレーザーマーカーであることを特徴とする、請求項７に記載のアライメントマークを有する半導体チップの製造方法。
【請求項１０】
前記開口部のパターンは、前記外部接続バンプと同一のパターンを持つことを特徴とする、請求項８に記載のアライメントマークを有する半導体チップの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップおよびその製造方法に係り、より詳しくは、半導体チップの外部接続バンプが形成されていない面に、外部接続バンプの位置情報を有するアライメントマークが形成された半導体チップおよびその製造方法に関する。
【背景技術】
【０００２】
最近、次世代の多機能小型パッケージ技術の一環として半導体チップ内蔵プリント基板の開発が注目されている。
【０００３】
半導体チップ内蔵基板は、このような多機能性、小型化および高機能性の特性を含んでいる。これは、フリップチップ（ｆｌｉｐ  ｃｈｉｐ）またはＢＧＡ（ｂａｌｌ  ｇｒｉｄ  ａｒｒａｙ）で使用されるワイヤーボンディング（ｗｉｒｅ  ｂｏｎｄｉｎｇ）または半田ボール（ｓｏｌｄｅｒ  ｂａｌｌ）を用いた半導体チップの電気的接続過程で発生しうる信頼性の問題を改善することができる方便を提供するためである。
【０００４】
図１Ａおよび図１Ｂは従来の半導体チップ内蔵プリント基板の製造方法を示す。次に、これらの図面を参照して従来の技術の問題点を説明する。
【０００５】
まず、図１Ａは、半導体チップ実装のための空洞２０が形成された絶縁層１３を有する基板本体１０、およびこの空洞２０の上に配置された半導体チップ３０をそれぞれ示す。半導体チップ３０は、ヘッダー（図示せず）に真空吸着方式で付着して移送され、基板本体１０に実装される。この際、半導体チップ３０が実装されると、基板本体１０に絶縁層７０を積層し、絶縁層７０の上部には、半導体チップ３０の一面に形成された接続パッド３３と電気的に接続されるべきビア９３および回路パターン９１を含む回路層９０を形成することにより、半導体チップ内蔵プリント基板を製造する。
【０００６】
ところが、基板本体１０に絶縁層７０を積層すると、半導体チップ３０の接続パッド３３は外観からは観察されないため、接続パッド３３を露出させるビアホールを絶縁層７０に形成するに際してその位置合わせが難しいという問題点がある。
【０００７】
接続パッド３３とビア９３との整合を維持するためには、半導体チップ３０は定められた基準に対して整列された状態で実装されなければならない。従来では、図１Ａに示すように、基板本体１０と半導体チップ３０との間に配置される検出装置６０を介して、基板本体１０の上部に形成された回路パターン１５の位置と半導体チップ３０の接続パッド３３の位置を検出し、基板本体１０の上部に形成された回路パターン１５に対して接続パッド３３が整列されるように半導体チップ３０を実装した。
【０００８】
ところが、接続パッド３３が位置する方向は、基板本体１０の上部に形成された回路パターン１５ではなく、基板本体１０の下部に形成された回路パターン１７の方である。基板本体１０の上部に形成された回路パターン１５、および基板本体１０の下部に形成された回路パターン１７は、層間導通のために一定の整合要件を満足するように形成されるが、感光性レジストの露光工程上の誤差などによって、上部及び下部に形成される回路パターン１５、１７は完全には整合しない。したがって、基板本体１０の上部に形成された回路パターン１５を基準として半導体チップ３０を実装する場合、図１Ｂに示すように、半導体チップ３０の接続パッド３３と、絶縁層７０上の回路層９０に形成されるビア９３との整合が実現されないという問題点があった。
【０００９】
上述したようなフェースダウン実装方式だけでなく、フェースアップ実装方式においても、これと類似の問題点があった。すなわち、フェースアップ方式で半導体チップを実装する場合、半導体チップを運搬するヘッダーによって半導体チップの接続パッドの位置を検出することができない。したがって、フェースアップ実装方式では、半導体チップの外部形状と基板本体の上部回路パターンを基準として半導体チップを配置した。ところが、半導体チップは、その外形がダイシング工程上の誤差などによって一定の形状を持たないため、半導体チップの外形を基準として実装する場合、接続パッドの位置が外部回路層のビアホールと整合しないという問題点があった。
【００１０】
したがって、基板本体１０の外側に形成されるビア９３と半導体チップ３０の接続パッド３３とを整合させることが可能な半導体チップの構造および製造方法の提案が要求された。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
そこで、本発明は、上述した従来の技術の問題点を解決するために創案されたもので、その目的とするところは、半導体チップの外部接続バンプが、ベース基板の外部回路層に形成されるビアと位置整合できる半導体チップの構造およびその製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明のある観点によれば、半導体チップの一面に形成され、前記半導体チップの内部に集積された電子回路の信号を引き出す外部接続バンプと、前記半導体チップの他面に形成され、前記外部接続バンプの位置情報を有するアライメントマークとを含んでなる、半導体チップを提供する。
【００１３】
ここで、前記アライメントマークは、金属パターンであってもよい。
【００１４】
前記アライメントマークは、前記半導体チップの他面に形成された溝部であってもよい。
【００１５】
前記アライメントマークは、前記半導体チップの他面とは区別される色の色相マークであってもよい。
【００１６】
前記アライメントマークは、前記外部接続バンプと同一のパターンを持ってもよい。
【００１７】
本発明の他の観点によれば、Ａ）複数の半導体チップ、および前記半導体チップの内部に集積された電子回路の信号を引き出す外部接続バンプが一面に形成されたウエハーを提供する段階と、（Ｂ）前記ウエハーの他面に、前記外部接続バンプの位置情報を有するアライメントマークを形成する段階と、（Ｃ）前記ウエハーをそれぞれの半導体チップに切断する段階とを含んでなる、半導体チップの製造方法を提供する。
【００１８】
ここで、前記アライメントマークを形成する段階は、（ｉ）位置検出手段によって前記外部接続バンプの位置を検出し、制御部に検出情報を伝送する段階と、（ｉｉ）前記制御部の制御信号に基づいて作動するレーザーマーカーを用いて、前記半導体チップの他面にアライメントマークを形成する段階とを含んでもよい。
【００１９】
前記アライメントマークを形成する段階は、（ｉ）前記半導体チップの他面にレジスト層を積層する段階と、（ｉｉ）前記外部接続バンプの位置を対応して前記レジスト層に開口部をパターニングする段階と、（ｉｉｉ）前記開口部をメッキし、残留したレジスト層を除去して金属パターンを形成する段階とを含んでもよい。
【００２０】
前記レーザーマーカーは、カラーレーザーマーカーであってもよい。
【００２１】
前記開口部のパターンは、前記外部接続バンプと同一のパターンを持ってもよい。
【００２２】
本発明の特徴および利点は、添付図面に基づいた次の詳細な説明によってさらに明白になるであろう。
【００２３】
これに先立ち、本明細書および請求の範囲で使用された用語または単語は、通常的且つ辞典的な意味で解釈されてはならず、発明者が自分の発明を最善の方法で説明するために用語の概念を適切に定義することができるという原則に基づき、本発明の技術的思想に符合する意味と概念で解釈されるべきである。
【発明の効果】
【００２４】
本発明に係る半導体チップは、外部接続バンプの位置情報を含むアライメントマークを有するため、半導体チップの外部接続バンプが、半導体チップを内蔵するプリント基板の外層回路層に形成されるビアと整合できる。したがって、半導体チップと、半導体チップを内蔵するプリント基板間の電気導通性が向上し、半導体チップを含むプリント基板の信頼性が向上するという利点がある。
【発明を実施するための最良の形態】
【００２５】
以下に添付図面を参照しながら、本発明に係るアライメントマークを有する半導体チップおよびその製造方法の好適な実施の形態について詳細に説明する。添付図面の全体にわたって、同一または対応の構成要素は同一の図面符号で表示され、重複される説明は省略する。本明細書において、第１、第２などの用語は一つの構成要素を他の構成要素から区別するために使用されるものである。構成要素は前記用語によって限定されるものではない。
【００２６】
図２は本発明の好適な実施例に係るアライメントマークを有する半導体チップの断面図である。図２に示すように、本発明は、半導体チップ１０の一面に形成され、前記半導体チップ１０の内部に集積された電子回路の信号を引き出す外部接続バンプ３００と、前記半導体チップ１０の他面に形成され、前記外部接続バンプ３００の位置情報を有するアライメントマーク５００とを含む構成である。
【００２７】
外部接続バンプ３００は、半導体チップ１０の内部に集積された電子回路の信号を引き出す端子であって、半導体チップ１０の一面に形成される。
【００２８】
一例を挙げて説明すると、半導体チップ１０は、電子回路（図示せず）が内在したシリコン素材のチップ本体の上面で電子回路と電気的に接続されるボンディングパッド１３０と、ボンディングパッド１３０が露出されるようにチップ本体の上面に形成されたパッシベーション層１１０と、パッシベーション層１１０の上部に積層され、ボンディングパッド１３０を露出させる開口部を有する第１絶縁層１５０と、ボンディングパッド１３０から他の位置のより大きい接続パッドに配線を誘導するためにボンディングパッド１３０から第１絶縁層１５０上に延長されるように形成された再配線層１７０と、再配線層１７０を保護するための第２絶縁層１９０と、再配線層１７０の上部に形成される外部接続端子とを含む構成である。
【００２９】
すなわち、外部接続バンプ３００は、シリコン素材のチップ本体の上面に形成されて電子回路と電気的に接続されるボンディングパッド１３０と電気的に接続された再配線層１７０の上部に形成される。
【００３０】
上述した構成の半導体チップ１０は、ウエハーレベルでパッケージされたウエハーレベルパッケージとも命名される。このような半導体チップ１０の構成は例示的なものであり、外部接続バンプ３００は他の構造によって半導体チップ１０の内部に信号を引き出すことができることを理解すべきである。
【００３１】
アライメントマーク５００は、半導体チップ１０の他面、すなわち半導体チップ１０の外部接続バンプ３００が形成された面の反対面に形成され、外部接続バンプ３００の位置情報を有するマークである。
【００３２】
ここで、位置情報を有するというのは、アライメントマーク５００の位置を検出するだけで外部接続バンプ３００の位置を検出することができることを意味する。すなわち、半導体チップ１０の外部接続バンプ３００が形成されない面のみが観測可能な場合、アライメントマーク５００の位置から外部接続バンプ３００の位置が分かる。
【００３３】
図２には、外部接続バンプ３００と同一のパターンを有する、すなわち半導体チップ１０を基準として対称的に形成される突出金属パターンを有するアライメントマーク５００が示されている。このようにアライメントマーク５００が外部接続バンプ３００と同一のパターンを持つ場合には、アライメントマーク５００の位置を検出し、その反対面に形成された外部接続バンプ３００の位置を検出することが容易である。
【００３４】
ところが、これは例示的なものであり、アライメントマーク５００の位置は限定的ではない。すなわち、アライメントマーク５００を検出することにより外部接続バンプ３００の位置を特定することが可能なものであれば、外部接続バンプ３００と対称的な位置でなくても構わない。すなわち、半導体チップ１０の最外側に位置したバンプに対するアライメントマーク５００のみを形成してもよく、外部接続バンプ３００の位置と無関係な位置にアライメントマーク５００を形成してもよい。しかし、外部接続バンプ３００の位置と無関係な位置にアライメントマーク５００を形成する場合には、外部接続バンプ３００とアライメントマーク５００に対する相関関係を知ることができなければならない。すなわち、アライメントマーク５００を検出することから、コンピュータなどの演算装置によって外部接続バンプ３００の位置を判別することができなければならない。
【００３５】
また、アライメントマーク５００の形状も限定的ではない。すなわち、図２に示したような突出パターンではなく凹溝状のアライメントマーク５００を使用してもよく、半導体チップ１０とは区別される色の色相マークを使用してもよい。センサーまたは映像装備を介して半導体チップ１０の他の部分とは区別できるアライメントマーク５００であれば、いずれでも構わない。
【００３６】
次に、図３を参照して本発明の好適な実施例に係る半導体チップ１０の使用例について説明する。
【００３７】
半導体チップ１０を内蔵するための空洞が形成されたベース基板２００を用意し、ヘッダー（図示せず）によって半導体チップ１０をベース基板２００の空洞の上方に移動させる。ヘッダーは、真空吸着方式によって、半導体チップ１０の外部接続バンプ３００が形成された面と付着して半導体チップ１０を運搬する。この際、半導体チップ１０とベース基板２００との間に配置された位置検出手段８００、例えばカメラが半導体チップ１０の整列メーク５００およびベース基板２００の上部回路パターン２１０の位置を検出する。位置検出手段８００によって収集された位置情報はヘッダーの移動を制御する制御器に伝送される。制御器の制御によって、ヘッダーは、半導体チップ１０の外部接続バンプ３００が基板の上部回路パターン２１０に対して整列される位置に配置されるように、半導体チップ１０を移動させる。
【００３８】
一般に、内部回路層を形成するときには、内部回路層の上部にビルドアップされる外部回路層との層間導通および整合のための整列マークが設けられる。この整列マークは、通常、貫通孔の形状を持つ。よって、内部回路層の上部に絶縁層を積層し、絶縁層にブラインドビアホールを形成するにおいて、このような整列マークを基準としてビアホールの位置を特定する。
【００３９】
本使用例において、外部接続バンプ３００がベース基板２００の上部回路パターン２１０に対して整列されるというのは、上部回路パターン２１０の整列マークを基準として外部接続バンプ３００が配置されることを意味する。
【００４０】
その後、半導体チップ１０が正位置に位置すると、位置検出手段８００が水平方向に移され、ヘッダーによって半導体チップ１０がベース基板２００の内部に実装される。
【００４１】
次いで、図４に示すように、ベース基板２００の上部および下部に絶縁層を積層し、絶縁層上に、半導体チップ１０およびベース基板２００と電気的に接続される回路層を形成する。この際、ベース基板２００の上部回路パターン２１０に連結される上部回路層は、半導体チップ１０の外部接続バンプ３００および上部回路パターン２１０と導通するビアを有する。このようなビアの位置は、上部回路パターン２１０の整列マークを基準として定められる。図示の如く、本使用例において、上部回路層に形成されたビアが半導体チップ１０の外部接続バンプ３００と整合することが可能な理由は、半導体チップ１０の外部接続バンプ３００がベース基板２００の上部回路パターン２１０に対して整列されるように配置されたためである。
【００４２】
このように、本実施例に係る半導体チップ１０は、アライメントマーク５００を持つため、ベース基板２００に形成された回路層と整合してベース基板２００との電気導通性が向上し、よって、半導体チップ１０を含むプリント基板の信頼性が向上する。
【００４３】
以下、本発明の好適な実施例に係るアライメントマークを有する半導体チップの製造方法について説明する。図５〜図１０は本発明の一実施例に係るアライメントマークを有する半導体チップの製造方法を工程順序によって示す。
【００４４】
まず、図５に示すように、複数の半導体とその半導体の間に形成されるダイシングライン５５０とを含むウエハーを使用してもよい。半導体チップは、集積回路（図示せず）が内在したシリコン素材のチップ本体の上面に、集積回路と電気的に接続されるボンディングパッド１３０が形成され、ボンディングパッド１３０が露出するようにチップ本体の上面にパッシベーション層１１０が形成された構造を持つ。このようなボンディングパッド１３０とパッシベーション層１１０の形成はファブリケイション（Ｆａｂｒｉｃａｔｉｏｎ；ＦＡＢ）工程で行われる。
【００４５】
次いで、図６に示すように、パッシベーション層１１０上に第１絶縁層１５０を積層する。第１絶縁層１５０は半導体チップのボンディングパッド１３０が露出するように開口部１５５を有し、開口部１５５はフォトリソグラフィー技術を用いて第１絶縁層１５０をパターニングすることにより形成される。
【００４６】
その後、図７に示すように、再配線層１７０を形成する。この際、再配線層１７０は、ボンディングパッド１３０に接続されて第１絶縁層１５０上に延設される。
【００４７】
その次、図８に示すように、再配線層１７０の一端には外部接続バンプ３００および再配線層１７０を覆う第２絶縁層１９０を形成する。
【００４８】
上述したような工程によって、外部接続バンプ３００が形成された半導体チップ１０を製造することができる。図９は上述した工程によって製造された半導体チップ１０を有するウエハー１００の平面図を示す。これは例示的なものに過ぎず、他の構造または他の工法でも半導体チップ１０を製造することができる。本発明の権利範囲は、本実施例で述べられた半導体チップ１０の製造工程に限定されない。
【００４９】
外部接続バンプ３００を有する半導体チップ１０が製造されると、図１０に示すように、レーザーマーカー７３０、ビジョン７１０および制御部７５０からなるレーザー装備を用いて、半導体チップ１０の外部接続バンプ３００が形成されていない面にアライメントマーク５１０を形成する。ビジョン７１０は、半導体チップ１０の外部接続バンプ３００の位置を検出する映像装置である。ビジョン７１０によって外部接続バンプ３００の位置が検出されると、外部接続バンプ３００の位置情報は制御部７５０に伝送される。この制御部７５０の制御信号に基づいてレーザーマーカー７３０が駆動される。このような作動によって、半導体チップ１０の外部接続バンプ３００が形成されていない面に、外部接続バンプ３００の位置情報を有するアライメントマーク５１０を形成することができる。
【００５０】
この際、レーザーが、半導体チップ１０の外部接続バンプ３００が形成されていない面に照射されると、照射されるところに凹溝状のアライメントマーク５１０が形成される。上述したように、外部接続バンプ３００の位置に対するアライメントマーク５１０の位置は特定されるのではない。これらの位置関係が制御部７５０に記録される。このような記録は半導体チップ１０の整列の際に使用できる。
【００５１】
レーザーマーカー７３０がカラーレーザーマーカー７３０の場合には、アライメントマーク５１０は色相マークになれる。すなわち、カラーレーザーが照射された部分には、半導体チップ１０の他の部分とは異なる色相の色相マークが形成される。このような色相マークも他のアライメントマーク５１０と同様に作用することができる。
【００５２】
上述したような方式によってウエハーレベルで半導体チップ１０のアライメントマーク５１０を形成する工程が完了すると、ウエハーをそれぞれのダイシングライン５５０に沿って切断し、図２に示したような半導体チップ１０を製造することができる。
【００５３】
以下、本発明の好適な実施例に係るアライメントマークを有する半導体チップの製造方法について説明する。図１１〜図１４は本発明の他の実施例に係るアライメントマークを有する半導体チップの製造方法を工程順序によって示す。ここで、上述した実施例と同一または極めて類似の部分に対する説明は省略する。
【００５４】
図８に示したような外部接続バンプ３００の形成された半導体チップ１０を完成すると、図１１に示すように、外部接続バンプ３００が形成されていない面に感光性レジスト層９１０を積層する。
【００５５】
次に、図１２に示すように、露光および現像工程によって、感光性レジスト層９１０を、アライメントマーク５３０（図１３参照）形成用開口部９１５を持つようにパターニングする。本実施例において、アライメントマーク５３０形成用開口部９１５は、外部接続バンプ３００と同一のパターンを持つようにパターニングされる。ウエハーレベルにおける工程は、通常のプリント基板の製造工程より精密に行われるため、外部接続バンプ３００と同一のパターンで開口部９１５を形成することが可能である。この際、アライメントマーク５３０の位置及び形状がこれに限定されないことは上述した通りである。
【００５６】
その後、図１３に示すように、アライメントマーク５３０形成用開口部９１５をメッキする。メッキには銅、ニッケル、金などの金属が使用できる。
【００５７】
次いで、図１４に示すように、残留したレジスト層９１０を除去すると、凸状の金属パターンからなるアライメントマーク５３０を形成することができる。
【００５８】
上述したような方式によってウエハーレベルで半導体チップ１０のアライメントマーク５３０を形成する工程が完了すると、ウエハーをそれぞれのダイシングライン５５０に沿って切断し、図２に示したような半導体チップ１０を製造することができる。
【００５９】
一方、本発明は、記載された実施例に限定されるものではなく、本発明の思想および範囲から外れることなく多様な修正および変形を行うことができるのは、当該技術分野における通常の知識を有する者には自明なことである。したがって、それらの変形例および修正例も本発明の特許請求の範囲に属すると理解されるべきである。
【図面の簡単な説明】
【００６０】
【図１Ａ】従来の技術に係る電子素子内蔵プリント基板の製造工程を示す図である。
【図１Ｂ】従来の技術に係る電子素子内蔵プリント基板の製造工程を示す図である。
【図２】本発明の好適な実施例に係る半導体チップの断面図である。
【図３】本発明の好適な一実施例に係る半導体チップの製造方法を工程順序によって示す図である。
【図４】本発明の好適な一実施例に係る半導体チップの製造方法を工程順序によって示す図である。
【図５】本発明の好適な一実施例に係る半導体チップの製造方法を工程順序によって示す図である。
【図６】本発明の好適な一実施例に係る半導体チップの製造方法を工程順序によって示す図である。
【図７】本発明の好適な一実施例に係る半導体チップの製造方法を工程順序によって示す図である。
【図８】本発明の好適な一実施例に係る半導体チップの製造方法を工程順序によって示す図である。
【図９】本発明の好適な一実施例に係る半導体チップの製造方法を工程順序によって示す図である。
【図１０】本発明の好適な一実施例に係る半導体チップの製造方法を工程順序によって示す図である。
【図１１】本発明の好適な他の実施例に係る半導体チップの製造方法を工程順序によって示す図である。
【図１２】本発明の好適な他の実施例に係る半導体チップの製造方法を工程順序によって示す図である。
【図１３】本発明の好適な他の実施例に係る半導体チップの製造方法を工程順序によって示す図である。
【図１４】本発明の好適な他の実施例に係る半導体チップの製造方法を工程順序によって示す図である。
【符号の説明】
【００６１】
１０：半導体チップ、１００：ウエハー、１１０：パッシベーション層、１３０：ボンディングパッド、１５０：第１絶縁層、１５５：開口部、１７０：再配線層、１９０：第２絶縁層、２００：ベース基板、２１０：上部回路パターン、３００：外部接続バンプ、５００：アライメントマーク、５１０：アライメントマーク、５５０：ダイシングライン、７１０：ビジョン、７３０：レーザーマーカー、７５０：制御部、８００：位置検出手段。
【図１Ａ】
2010010643.tif 000003
【図１Ｂ】
2010010643.tif 000004
【図２】
2010010643.tif 000005
【図３】
2010010643.tif 000006
【図４】
2010010643.tif 000007
【図５】
2010010643.tif 000008
【図６】
2010010643.tif 000009
【図７】
2010010643.tif 000010
【図８】
2010010643.tif 000011
【図９】
2010010643.tif 000012
【図１０】
2010010643.tif 000013
【図１１】
2010010643.tif 000014
【図１２】
2010010643.tif 000015
【図１３】
2010010643.tif 000016
【図１４】
2010010643.tif 000017