(57)【要約】【課題】  回路の節電を良好に実行可能なゼロクロス検出装置の提供。【解決手段】  ゼロクロス検出回路１では、ＡＣ電源１０１からの交流電流を４つのダイオードによって全波整流するダイオードブリッジＤ１が、抵抗器Ｒ１を介して接続されている。ダイオードブリッジＤ１によって全波整流された上記交流電流は、Ｊ−ＦＥＴＱ１，抵抗器Ｒ２，フォトカプラＰＣ１の発光ダイオードＰＣ１ａを直列接続してなる回路に通電されている。また、抵抗器Ｒ２と発光ダイオードＰＣ１ａとの間の電位は、Ｊ−ＦＥＴＱ１のゲートに入力されている。このため、Ｊ−ＦＥＴＱ１の定電流特性により、発光ダイオードＰＣ１ａを流れるフォトカプラ入力電流Ｉｆは電流制限値以下に抑制される。反転バッファＩＣ１は、ゼロクロス信号閾値（電流制限値より小さい値）以上にフォトカプラ入力電流Ｉｆが増加したか否かに応じてゼロクロス信号を出力する。【選択図】図２
2010239774.tif 000002
【特許請求の範囲】
【請求項１】
交流電流を全波整流して出力する全波整流手段と、
上記全波整流手段の出力に基づいて発光する発光素子と、その発光素子が発光する光に応じた電流を出力する受光素子とを備えたフォトカプラと、
上記フォトカプラの受光素子が出力する電流に基づき、上記交流電流の絶対値が所定の閾値未満となる期間に応じたゼロクロスパルスを出力するゼロクロスパルス出力手段と、
上記全波整流手段によって全波整流され、上記発光素子に通電される電流の絶対値を、上記所定の閾値より大きく設定された電流制限値以下に制限する電流制限手段と、
を備えたことを特徴とするゼロクロス検出装置。
【請求項２】
交流電流を半波整流して出力する半波整流手段と、
上記半波整流手段の出力に基づいて発光する発光素子と、その発光素子が発光する光に応じた電流を出力する受光素子とを備えたフォトカプラと、
上記フォトカプラの受光素子が出力する電流に基づき、上記半波整流された電流が所定の閾値未満となる期間に応じた半波パルスを出力する半波パルス出力手段と、
上記半波パルスからゼロクロスポイントを検出するゼロクロスポイント検出手段と、
を備えたことを特徴とするゼロクロス検出装置。
【請求項３】
上記半波整流手段の一部または全部は、上記交流電流を全波整流してその全波整流された電流を負荷に出力する全波整流手段の一部を構成することを特徴とする請求項２記載のゼロクロス検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流電源からの交流電流の絶対値が所定の閾値未満となるいわゆるゼロクロスポイントを検出可能なゼロクロス検出装置に関し、詳しくは、その回路に関わる節電が可能なゼロクロス検出装置に関する。
【背景技術】
【０００２】
従来より、交流電流の絶対値が０となるタイミングとしてのいわゆるゼロクロスポイントを検出するゼロクロス検出装置が提案されている。検出されたゼロクロスポイントは、例えばヒータのＯＮ／ＯＦＦタイミングを設定するなど、各種電気機器における各種制御に応用される。また、この種のゼロクロス検出装置では、上記ゼロクロスポイントを検出するゼロクロス検出部への通電を削減するため、ゼロクロス検出部への通電を間欠に行うことが提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−２８２５４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところが、電源投入直後にはゼロクロスポイントのタイミングが分からない。このため、上記特許文献１の技術では、電源が投入されてからゼロクロスポイントのタイミングや周期が取得されるまで節電が実行できない。また、交流電源の周波数が不安定な場合にも上記技術は適用できない。そこで、本発明は、回路の節電を良好に実行可能なゼロクロス検出装置の提供を目的としてなされた。
【課題を解決するための手段】
【０００５】
上記目的を達するためになされた本発明のゼロクロス検出装置は、交流電流を全波整流して出力する全波整流手段と、上記全波整流手段の出力に基づいて発光する発光素子と、その発光素子が発光する光に応じた電流を出力する受光素子とを備えたフォトカプラと、上記フォトカプラの受光素子が出力する電流に基づき、上記交流電流の絶対値が所定の閾値未満となる期間に応じたゼロクロスパルスを出力するゼロクロスパルス出力手段と、上記全波整流手段によって全波整流され、上記発光素子に通電される電流の絶対値を、上記所定の閾値より大きく設定された電流制限値以下に制限する電流制限手段と、を備えたことを特徴としている。
【０００６】
このように構成された本発明のゼロクロス検出装置では、全波整流手段の出力、すなわち全波整流された電流に基づいてフォトカプラの発光素子が発光すると、フォトカプラの受光素子はその発光素子が発光する光に応じた電流を出力する。また、ゼロクロスパルス出力手段は、上記受光素子が出力する電流に基づいて、上記交流電流の絶対値が所定の閾値未満となる期間に応じたゼロクロスパルスを出力する。このため、このゼロクロスパルスの中心タイミングを、ゼロクロスポイントとして検出することができる。
【０００７】
また、上記全波整流手段によって全波整流されて上記発光素子に通電される電流は、電流制限手段によって、その電流の絶対値が上記所定の閾値より大きい値として予め設定された電流制限値以下となるように制限される。このため、本発明では、フォトカプラの入出力に関わる回路の節電を、電源投入直後から実行することができ、しかも、交流電源の周波数が不安定な場合にも上記節電を実行することができる。従って、本発明では、回路の節電を極めて良好に実行することができる。また、本発明では、上記発光素子には上記電流制限値以下の電流しか流れず、交流電流の最大値の電流は上記発光素子に流れないので、定格電流の小さいフォトカプラを使用することも可能となる。
【０００８】
また、上記目的を達するためになされた本発明のゼロクロス検出装置は、交流電流を半波整流して出力する半波整流手段と、上記半波整流手段の出力に基づいて発光する発光素子と、その発光素子が発光する光に応じた電流を出力する受光素子とを備えたフォトカプラと、上記フォトカプラの受光素子が出力する電流に基づき、上記半波整流された電流が所定の閾値未満となる期間に応じた半波パルスを出力する半波パルス出力手段と、上記半波パルスからゼロクロスポイントを検出するゼロクロスポイント検出手段と、を備えたことを特徴とするものであってもよい。
【０００９】
このように構成された本発明のゼロクロス検出装置では、半波整流手段の出力、すなわち半波整流された電流に基づいてフォトカプラの発光素子が発光すると、フォトカプラの受光素子はその発光素子が発光する光に応じた電流を出力する。また、半波パルス出力手段は、上記受光素子が出力する電流に基づき、上記半波整流された電流が所定の閾値未満となる期間に応じた半波パルスを出力する。すると、この半波パルスがＨの期間とＬの期間との平均が上記交流電流の１／２周期に相当し、ゼロクロスポイントは上記半波パルスの両端近傍に配設される。そこで、ゼロクロスポイント検出手段は、上記半波パルス出力手段が出力する半波パルスからゼロクロスポイントを検出する。
【００１０】
また、本発明では、上記受光素子には、半波の期間しか電流が流れないので、フォトカプラの出力に関わる回路の節電を、電源投入直後から実行することができ、しかも、交流電源の周波数が不安定な場合にも上記節電を実行することができる。従って、本発明では、回路の節電を極めて良好に実行することができる。
【００１１】
そして、電機機器には電源装置内に、上記交流電流を全波整流して、その全波整流された電流を負荷に出力する全波整流手段を有していることが多い。この場合、上記半波整流手段の一部または全部は、電源装置内の全波整流手段の一部を構成してもよい。
【００１２】
交流電流を全波整流して負荷に出力する全波整流回路は、通常、正の半サイクルを半波整流して負荷に出力する半波整流回路と、負の半サイクルを半波整流して負荷に出力する半波整流回路とによって構成される。そこで、このように、上記フォトカプラの発光素子に交流電流を半波整流して出力する上記半波整流手段として、全波整流された電流を負荷に出力する全波整流手段（例えば上記全波整流回路）の一部（例えば上記一方の半波整流回路）を利用した場合、構成を簡略化して装置の製造コストを低減することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一形態としてのゼロクロス検出回路が適用された電源回路及びヒータ制御回路の構成を表すブロック図である。
【図２】上記ゼロクロス検出回路の構成を詳細に表す回路図である。
【図３】その回路における各種電流及び信号の変化を表すタイムチャートである。
【図４】本発明が適用された他のゼロクロス検出回路の構成を表す回路図である。
【図５】その回路における各種電流及び信号の変化を表すタイムチャートである。
【図６】上記電源回路及びヒータ制御回路の整流平滑回路の一例を表す回路図である。
【図７】その整流平滑回路を利用した図５の回路の変形例を表す回路図である。
【図８】Ｊ−ＦＥＴＱ１がない場合のゼロクロス検出回路を表す回路図である。
【発明を実施するための形態】
【００１４】
［第１の実施の形態］
次に、本発明の実施の形態を図面と共に説明する。図１は、本発明のゼロクロス検出装置の一例としてのゼロクロス検出回路１が適用された電源回路及びヒータ制御回路１００の構成を表すブロック図である。なお、この電源回路及びヒータ制御回路１００は、レーザプリンタに内蔵され、一般の商用電源からなるＡＣ電源１０１から交流電流を供給されることにより、ＤＣモータ等に供給されるＤＣ出力と、定着用ヒータ等に出力されるヒータ出力とを出力するものである。
【００１５】
図１に示すように、ＡＣ電源１０１からの交流電流は、整流平滑回路３と、ゼロクロス検出回路１と、ヒータ用スイッチング回路５とに入力されている。ゼロクロス検出回路１は、後述のように、上記交流電流の絶対値が所定の閾値（以下、ゼロクロス信号閾値という）未満となる期間に応じたゼロクロスパルスの一例としてのゼロクロス信号を出力し、そのゼロクロス信号は、タイマ７と、ＣＰＵ，ＲＯＭ，ＲＡＭ等を備えてなるマイクロコンピュータ（以下、マイコンという）９とに入力されている。また、タイマ７の計時結果もマイコン９に入力されている。
【００１６】
マイコン９は、上記定着用ヒータのＯＮ／ＯＦＦを切り換えるヒータＯＮ／ＯＦＦ信号を、上記ゼロクロス信号に基づいてヒータ用スイッチング回路５に入力し、ヒータ用スイッチング回路５は、そのヒータＯＮ／ＯＦＦ信号に基づいて、ＡＣ電源１０１からの交流電流を上記定着用ヒータにヒータ出力として出力するか否かを切り換えている。このため、例えば、上記定着用ヒータのＯＮ／ＯＦＦタイミングを上記交流電流のゼロクロスポイントと一致させることにより、フリッカの発生等を抑制することができる。
【００１７】
また、整流平滑回路３は、ＡＣ電源１０１からの交流電流を全波整流すると共に平滑化し、スイッチング回路３１を介して負荷の一例としての高周波トランス３３に入力している。スイッチング回路３１は、高周波トランス３３の一次側コイルに通電される電流をスイッチングすることにより、高周波トランス３３の二次側コイルに上記ＤＣモータ等の駆動に適した電圧を発生させる。その電圧は、整流平滑回路３５によって整流平滑化され、上記ＤＣモータ等にＤＣ出力として出力される。また、このＤＣ出力は、制御回路３７にも入力され、制御回路３７は、そのＤＣ出力が上記ＤＣモータ等の駆動に適した電圧となるように、前述のスイッチング回路３１によるスイッチングタイミングを制御する。
【００１８】
次に、図２は、ゼロクロス検出回路１の構成を詳細に表す回路図である。図２に示すように、ゼロクロス検出回路１では、ＡＣ電源１０１には、そのＡＣ電源１０１からの交流電流を４つのダイオードによって全波整流する全波整流手段の一例としてのダイオードブリッジＤ１が、抵抗器Ｒ１を介して接続されている。ダイオードブリッジＤ１によって全波整流された上記交流電流は、電流制限手段の一例としてのＪ−ＦＥＴ（接合型ＦＥＴ）Ｑ１，抵抗器Ｒ２，フォトカプラＰＣ１の発光ダイオードＰＣ１ａ（発光素子の一例）を電流方向に直列接続してなる回路に通電されている。また、発光ダイオードＰＣ１ａのアノードはＪ−ＦＥＴＱ１のゲートにも接続されている。
【００１９】
このため、Ｊ−ＦＥＴＱ１のゲートソース間には、抵抗器Ｒ２における電圧降下に応じた電圧が印加され、発光ダイオードＰＣ１ａを流れるフォトカプラ入力電流Ｉｆは、抵抗器Ｒ２の抵抗値に応じて定まる電流制限値以下に抑制される。すなわち、Ｊ−ＦＥＴＱ１のゲートとソースとを接続したときの定電流特性により、フォトカプラ入力電流Ｉｆが制限される。このため、フォトカプラ入力電流Ｉｆは、図３（Ａ）に示すようにピークがカットされて電流制限値以下に制限される。
【００２０】
なお、図８(Ａ)に示すＪ−ＦＥＴＱ１がない場合のゼロクロス検出回路の場合は、フォトカプラ入力電流Ｉｆは、Ｊ−ＦＥＴＱ１がないため、図８（Ｂ）に示すように変化する。
【００２１】
図２に戻って、フォトカプラＰＣ１のフォトトランジスタＰＣ１ｂ（受光素子の一例）は、コレクタが抵抗器Ｒ３を介して直流電源Ｖｃｃに接続され、エミッタが接地されている。そして、フォトトランジスタＰＣ１ｂのコレクタの電位は、ゼロクロスパルス出力手段の一例としての反転バッファＩＣ１に入力され、その反転バッファＩＣ１は前述のゼロクロス信号を次のように出力する。
【００２２】
すなわち、フォトカプラ入力電流Ｉｆが増加するに従って、フォトトランジスタＰＣ１ｂに多くの電流が流れて反転バッファＩＣ１に入力される電位は低下する。このため、反転バッファＩＣ１は、直流電源Ｖｃｃの電圧と反転バッファＩＣ１の特性とフォトカプラＰＣ１の特性と抵抗器Ｒ３の抵抗値とに応じて定まるゼロクロス信号閾値以上にフォトカプラ入力電流Ｉｆが増加すると、Ｈの信号を出力し、そのゼロクロス信号閾値未満にフォトカプラ入力電流Ｉｆが低下するとＬの信号を出力する。また、このゼロクロス信号閾値と前述の電流制限値との関係は、抵抗器Ｒ２，Ｒ３の抵抗値を適宜設定することにより、ゼロクロス信号閾値よりも電流制限値の方が大きくなるように設定されている。
【００２３】
このため、図３（Ａ），（Ｂ）に示すように、ゼロクロス信号がＬとなる期間ｔ１はフォトカプラ入力電流Ｉｆが上記制限を受けない期間ｔ２の範囲内に含まれる。このため、上記電流制限を行わない従来の場合と同様に、期間ｔ１の中心タイミングをゼロクロスポイントとして検出することが良好にできる。前述のマイコン９は、このゼロクロスポイントに基づいて、各種制御を実行するのである。
【００２４】
また、本実施の形態では、フォトカプラ入力電流Ｉｆが電流制限値以下となるように制限されるので、ゼロクロス検出回路１における節電を電源投入直後から実行することができ、しかも、上記交流電源の周波数が不安定な場合にも上記節電を実行することができる。また、本実施の形態では、フォトカプラＰＣ１の発光ダイオードＰＣ１ａには電流制限値以下の電流しか流れず、上記交流電流の最大値の電流はその発光ダイオードＰＣ１ａに流れないので、定格電流の小さいフォトカプラＰＣ１を使用することも可能となる。
【００２５】
［第２の実施の形態］
次に、ゼロクロス検出装置の第２の実施の形態としてのゼロクロス検出回路１１について、図４の回路図を用いて説明する。なお、このゼロクロス検出回路１１も、図１に括弧を付して示すように、ゼロクロス検出回路１と同様に接続される。図４に示すように、このゼロクロス検出回路１１では、ＡＣ電源１０１には、フォトカプラＰＣ１の発光ダイオードＰＣ１ａと半波整流手段の一例としての逆電圧保護用ダイオードＤ２とを極性を逆にして並列接続した回路が、抵抗器Ｒ５を介して接続されている。すなわち、発光ダイオードＰＣ１ａと逆電圧保護用ダイオードＤ２で、半波整流手段が構成されていて、発光ダイオードＰＣ１ａは、フォトカプラＰＣ１の発光素子と半波整流の２つの機能を果たしている。このため、発光ダイオードＰＣ１ａには、図５（Ｂ）に示すように、半波整流されたフォトカプラ入力電流Ｉｆが通電され、フォトカプラＰＣ１のフォトトランジスタＰＣ１ｂのコレクタ電流Ｉｃもそのフォトカプラ入力電流Ｉｆに比例して変化する。
【００２６】
一方、フォトカプラＰＣ１のフォトトランジスタＰＣ１ｂは、前述のゼロクロス検出回路１と同様に、抵抗器Ｒ３及び半波パルス出力手段の一例としての反転バッファＩＣ１に接続されている。この場合、反転バッファＩＣ１の出力は、半波パルスの一例としての半波識別信号として、ゼロクロスポイント検出手段の一例としてのマイコン９等に入力される。そして、マイコン９では、次のようにゼロクロスポイントが検出される。
【００２７】
すなわち、図５（Ｃ）に示すように、フォトカプラ入力電流Ｉｆが前述のゼロクロス信号閾値以上となると半波識別信号がＨとなり、フォトカプラ入力電流Ｉｆがそのゼロクロス信号閾値未満となると半波識別信号がＬとなる。そして、マイコン９は、この半波識別信号がＨの期間ｔ３と、半波識別信号がＬの期間ｔ４とをタイマ７を介して取得し、次のようにしてゼロクロスポイントを検出する。
【００２８】
先ず、期間ｔ３の長さと期間ｔ４の長さとの平均値を算出することにより、ゼロクロスポイントの間隔、すなわちゼロクロス周期ｔ５が算出できる。また、ｔ４−ｔ３を４で割ると、半波識別信号の立ち下がりからゼロクロスポイントまでの時間ｔ６が算出できる。更に、上記算出されたｔ５，ｔ６を足すことによって、半波識別信号の立ち下がりから次のゼロクロスポイントまでの時間が算出できる。マイコン９は、このように算出されたゼロクロスポイントに基づいて、各種制御を実行するのである。
【００２９】
また、本実施の形態では、フォトカプラＰＣ１のフォトトランジスタＰＣ１ｂには、半波の期間しか電流が流れないので、ゼロクロス検出回路１１における節電を、電源投入直後から実行することができ、しかも、交流電流の周波数が不安定な場合にも上記節電を実行することができる。また、本実施の形態では、ゼロクロス検出回路１のようにダイオードブリッジＤ１を使用する場合と比較して、ダイオードの数を４個から１個に減らすことができ、製造コストを低減することができる。
【００３０】
［第２の実施の形態の変形例及び更に他の変形例］
また、このようなゼロクロス検出回路１１は、次のように、整流平滑回路３（図１参照）と一体化することもできる。すなわち、整流平滑回路３は、例えば図６に例示するように、ＡＣ電源１０１に接続された全波整流手段の一例としてのダイオードブリッジＤ３と、そのダイオードブリッジＤ３によって全波整流された交流電流を平滑化する平滑用コンデンサＣ１とを備えている。
【００３１】
そこで、図７に示すように、ダイオードブリッジＤ３を構成する４個のダイオードのうち１個のダイオードＤ３ａを、前述の逆電圧保護用ダイオードＤ２の代わりに使用することで、図４と同様のゼロクロス検出回路１１を構成することができるのである。この場合も、図４の回路と同様に、フォトトランジスタＰＣ１ｂには、半波の期間しか電流が流れないので同様に節電が実行でき、ゼロクロスポイントも同様に算出できる。
【００３２】
また、この場合、逆電圧保護用ダイオードＤ２が不要となるので、構成を一層簡略化して装置の製造コストを一層低減することができる。更に、この場合、逆電圧保護用ダイオードＤ２に流れる電流もなくなるので、一層良好に節電を実行することができる。なお、図７の例では、ダイオードＤ３ａとＡＣ電源１０１との間に抵抗器Ｒ５（図４参照）を挿入すると、全波整流回路の負荷に流れる電流によって電力を消費するため、フォトカプラＰＣ１の発光ダイオードＰＣ１ａのカソードとダイオードＤ３ａのアノードとの間に抵抗器Ｒ７を挿入した。
【００３３】
また、本発明は上記実施の形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の形態で実施することができる。例えば、図４〜図７に示した実施の形態のように、発光ダイオードＰＣ１ａに交流電流の半波しか流れないように構成したゼロクロス検出回路において、更に、前述のＪ−ＦＥＴＱ１等によって電流を制限してもよい。また、本発明は、レーザプリンタ以外の各種電気機器に対しても適用することができる。
【符号の説明】
【００３４】
１，１１…ゼロクロス検出回路          ３…整流平滑回路
５…ヒータ用スイッチング回路          ７…タイマ
９…マイコン                          １００…電源回路及びヒータ制御回路
１０１…ＡＣ電源                      Ｃ１…平滑用コンデンサ
Ｄ１，Ｄ３…ダイオードブリッジ        Ｄ２…逆電圧保護用ダイオード
Ｄ３ａ…ダイオード                    Ｑ１…Ｊ−ＦＥＴ
ＩＣ１…反転バッファ                  ＰＣ１…フォトカプラ
ＰＣ１ａ…発光ダイオード              ＰＣ１ｂ…フォトトランジスタ
【図１】
2010239774.tif 000003
【図２】
2010239774.tif 000004
【図３】
2010239774.tif 000005
【図４】
2010239774.tif 000006
【図５】
2010239774.tif 000007
【図６】
2010239774.tif 000008
【図７】
2010239774.tif 000009
【図８】
2010239774.tif 000010