(57)【要約】【課題】コンデンサの放電回路において、複数のコンデンサの充電電圧の残留を防止した上で、回路を小型化し、コストを低減する。【解決手段】スイッチ１２を開放した上で第１のＩＧＢＴ３４ａのゲートに制御信号を入力してオン状態とすると、第１のコンデンサ１３の電圧が第１の放電用抵抗１５、第１のＩＧＢＴ３４ａのルートで放電し、第２のＩＧＢＴ３４ｂのゲートに制御信号を入力してオン状態とすると、第２のコンデンサ１４の電圧が第２のＩＧＢＴ３４ｂ、第２の放電用抵抗１７のルートで放電する。これによりコンデンサ１３，１４の電圧がともに０ボルトまで放電する。これら第１のＩＧＢＴ３４ａと第２のＩＧＢＴ３４ｂのゲートを介在した制御を行なうことで、放電スイッチおよびチョッパスイッチの機能を実現する。【選択図】      図３
2010045975.tif 000002
【特許請求の範囲】
【請求項１】
一端が直流電源の高電位点に接続された第１の分圧コンデンサと、
一端が前記直流電源の低電位点に接続され、他端が前記第１の分圧コンデンサの他端に接続された第２の分圧コンデンサと、
一端が前記第１の分圧コンデンサの一端に接続された第１の放電用抵抗と、
第１の絶縁ゲートバイポーラトランジスタのエミッタと、第２の絶縁ゲートバイポーラトランジスタのコレクタとが接続されて、かつ前記第１の絶縁ゲートバイポーラトランジスタおよび前記第２の絶縁ゲートバイポーラトランジスタが単一パッケージに収められてなり、前記第１の絶縁ゲートバイポーラトランジスタのコレクタが前記第１の放電用抵抗の他端に接続され、前記第１の絶縁ゲートバイポーラトランジスタのエミッタおよび前記第２の絶縁ゲートバイポーラトランジスタのコレクタがともに前記第１の分圧コンデンサと前記第２の分圧コンデンサの間に接続された半導体素子モジュールと、
一端が前記半導体素子モジュールにおける前記第２の絶縁ゲートバイポーラトランジスタのエミッタに接続され、他端が前記第２の分圧コンデンサの一端に接続された第２の放電用抵抗と、
第１のスイッチング素子と第１のダイオードでなる第１の逆並列回路、第２のスイッチング素子と第２のダイオードでなる第２の逆並列回路、第３のスイッチング素子と第３のダイオードでなる第３の逆並列回路、第４のスイッチング素子と第４のダイオードでなる第４の逆並列回路が直列に接続された回路を含み、第５のダイオードのカソードに第６のダイオードのアノードが接続された直列回路における前記第６のダイオードのカソードが前記第１、第２の逆並列回路の間に接続され、前記第５のダイオードのアノードが前記第３、第４の逆並列回路の間に接続され、かつ、前記第２，第３の逆並列回路の間に交流電圧出力端子が設けられ、前記第１の逆並列回路の前記第１のダイオードのカソードが、前記直流電源の高電位点と接続され、前記第４の逆並列回路の第４のダイオードのアノードが前記直流電源の低電位点と接続され、前記第５、第６のダイオードの中間端子が前記第１、第２の分圧コンデンサの中間端子に接続された３レベルインバータと
を備えたことを特徴とするコンデンサの放電回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流回路で使用するコンデンサの放電回路に関する。
【背景技術】
【０００２】
従来、３レベルインバータと称されたインバータ、つまり複数のコンデンサにより分圧することで、直流電源の高電位点と低電位点のほかに、これら高電位点と低電位点の中間電位点を設けたインバータが知られている（例えば、特許文献１および特許文献２参照）。このように直流電源をコンデンサにより分圧して使用する回路では、この回路に係る装置を停止した場合にコンデンサの電圧を放電する回路を設けている。
【０００３】
図４に従来のコンデンサ放電回路を備えているインバータの構成例を示す。図４に示したインバータ４９は、スイッチング素子５２とダイオード５３でなる第１の逆並列回路、スイッチング素子５４とダイオード５５でなる第２の逆並列回路、スイッチング素子５６とダイオード５７でなる第３の逆並列回路、スイッチング素子５８とダイオード５９でなる第４の逆並列回路が直列に接続された回路を含み、また、ダイオード５１のカソードにダイオード５０のアノードが接続された直列回路におけるダイオード５０のカソードが第１，第２の逆並列回路の間と接続され、ダイオード５１のアノードが第３，第４の逆並列回路の間と接続され、かつ、第２，第３の逆並列回路の間に交流電圧出力端子６０を設けた、３レベルインバータの１相分回路である。
【０００４】
このインバータ４９の第１の逆並列回路の端部であるダイオード５３のカソードは、直流電源４１の高電位点であるＰ点と接続され、第４の逆並列回路の端部であるダイオード５９のアノードは直流電源４１の低電位点であるＮ点と接続される。直流電源４１とＰ点の間にはスイッチ４２が設けられる。また、インバータ４９の放電回路として、ダイオード５０，５１の接続点（Ｃ点）とＰ点の間には第１のコンデンサ４３が接続され、Ｃ点とＮ点の間には第２のコンデンサ４４が接続される。加えて、Ｐ点とＮ点の間に放電用抵抗４５と放電用スイッチ４６が直列接続される。  
このような回路では、インバータを停止させるためにスイッチ４２を開放した上で、放電用スイッチ４６を閉じることでコンデンサ４３，４４の充電電圧が放電する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特公昭５１−４７８４８号公報
【特許文献２】特開平１−１９８２８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図４に示した放電回路の放電用スイッチ４６を閉じてコンデンサ４３，４４の充電電圧を放電させると、それぞれのコンデンサの充電電圧が０ボルトに向かって減少する。第１のコンデンサ４３と第２のコンデンサ４４の充電電荷が異なっている場合に放電用スイッチ４６を閉じた際には、一方のコンデンサの電圧が０となり、他方のコンデンサからの放電電流が、一方のコンデンサに流れ込むことで、放電時と極性方向が反対の電荷が充電される（図４参照）。例えば、第１のコンデンサ４３の充電電圧がプラス１００ボルトとなり、第２のコンデンサ４４の充電電圧がマイナス１００ボルトとなるような場合があり、そしてこのような場合には、Ｐ点とＮ点の間の電圧が０ボルトになった時点で放電は終了するため、コンデンサ４３，４４において充電電荷が残ってしまう。
【０００７】
このような問題を解消したコンデンサ放電回路を備えているインバータの構成例を図５に示す。このインバータに備えられる放電回路では、図４に示した回路と異なり、Ｃ点とＰ点の間に放電用抵抗４７と放電用スイッチ４８を直列接続し、Ｃ点とＮ点の間に放電用抵抗６１と放電用スイッチ６２を直列接続した。この回路においてスイッチ４２を開放した上で放電用スイッチ４８を閉じると第１のコンデンサ４３の電圧が放電し、放電用スイッチ６２を閉じると第２のコンデンサ４４の電圧が放電する。これによりコンデンサ４３，４４の電圧がともに０ボルトまで放電する。
【０００８】
しかしながら、図５に示したような回路では、コンデンサの数と同数の放電用抵抗と放電用スイッチをそれぞれ設ける必要があり、放電回路およびこれを含んだ装置が複雑化、大型化するばかりか、スイッチを多く設けることによるコストの上昇および性能寿命の低下を招いてしまう。特に、鉄道車両に搭載するインバータ等の回路に適用するコンデンサ放電回路においては、高電圧に耐えうるために、外形が非常に大きい部品を使用する必要があるため、部品数の増加に伴って必要スペースが大幅に増加してしまう。
【０００９】
そこで、本発明の目的は、複数のコンデンサの充電電圧の残留を防止し、かつ小型化してコストを低減できるコンデンサの放電回路を提供することにある。
【課題を解決するための手段】
【００１０】
すなわち、本発明に係わるコンデンサの放電回路は、一端が直流電源の高電位点に接続された第１の分圧コンデンサと、一端が前記直流電源の低電位点に接続され、他端が前記第１の分圧コンデンサの他端に接続された第２の分圧コンデンサと、一端が前記第１の分圧コンデンサの一端に接続された第１の放電用抵抗と、第１の絶縁ゲートバイポーラトランジスタのエミッタと、第２の絶縁ゲートバイポーラトランジスタのコレクタとが接続されて、かつ前記第１の絶縁ゲートバイポーラトランジスタおよび前記第２の絶縁ゲートバイポーラトランジスタが単一パッケージに収められてなり、前記第１の絶縁ゲートバイポーラトランジスタのコレクタが前記第１の放電用抵抗の他端に接続され、前記第１の絶縁ゲートバイポーラトランジスタのエミッタおよび前記第２の絶縁ゲートバイポーラトランジスタのコレクタがともに前記第１の分圧コンデンサと前記第２の分圧コンデンサの間に接続された半導体素子モジュールと、一端が前記半導体素子モジュールにおける前記第２の絶縁ゲートバイポーラトランジスタのエミッタに接続され、他端が前記第２の分圧コンデンサの一端に接続された第２の放電用抵抗と、第１のスイッチング素子と第１のダイオードでなる第１の逆並列回路、第２のスイッチング素子と第２のダイオードでなる第２の逆並列回路、第３のスイッチング素子と第３のダイオードでなる第３の逆並列回路、第４のスイッチング素子と第４のダイオードでなる第４の逆並列回路が直列に接続された回路を含み、第５のダイオードのカソードに第６のダイオードのアノードが接続された直列回路における前記第６のダイオードのカソードが前記第１、第２の逆並列回路の間に接続され、前記第５のダイオードのアノードが前記第３、第４の逆並列回路の間に接続され、かつ、前記第２，第３の逆並列回路の間に交流電圧出力端子が設けられ、前記第１の逆並列回路の前記第１のダイオードのカソードが、前記直流電源の高電位点と接続され、前記第４の逆並列回路の第４のダイオードのアノードが前記直流電源の低電位点と接続され、前記第５、第６のダイオードの中間端子が前記第１、第２の分圧コンデンサの中間端子に接続された３レベルインバータとを備えたことを特徴とする。
【発明の効果】
【００１１】
本発明に係わるコンデンサの放電回路では、複数のコンデンサの充電電圧の残留を防止できる上、放電に必要なスイッチの数を減らしたことによる回路の小型化およびコストの低減が可能になる。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１の実施形態におけるコンデンサ放電回路を備えているインバータの構成例を示した図。
【図２】図１に示したインバータの変形例を示した図。
【図３】本発明の第２の実施形態におけるコンデンサ放電回路を備えているインバータの構成例を示した図。
【図４】従来のコンデンサ放電回路を備えているインバータの構成例（その１）を示した図。
【図５】従来のコンデンサ放電回路を備えているインバータの構成例（その２）を示した図。
【発明を実施するための形態】
【００１３】
以下図面により本発明の実施形態について説明する。  
（第１の実施形態）
まず、本発明の第１の実施形態について説明する。  
図１は、本発明の第１の実施形態におけるコンデンサ放電回路を備えたインバータの構成例を示した図である。  
図１に示した回路では、直流電源１１にスイッチ１２、コンデンサ（分圧コンデンサ）１３，１４が直列接続されている。つまり、直流電源１１の高電位点であるＰ点に第１のコンデンサ１３の一端が接続され、直流電源１１の低電位点であるＮ点と第１のコンデンサ１３の他端との間に第２のコンデンサ１４が接続される。
【００１４】
Ｐ点、Ｎ点、およびコンデンサ１３，１４の接続端子であるＣ点にはスイッチング素子２２，２４，２６，２８とダイオード２０，２１，２３，２５，２７，２９で構成された３レベルインバータ１９の１相分回路が接続される。Ｐ点には３レベルインバータ１９の一端のダイオード２３のカソードが接続され、Ｎ点には３レベルインバータ１９の他端のダイオード２９のアノードが接続される。
【００１５】
また、３レベルインバータ１９の中間電位点であるダイオード２０のアノードとダイオード２１のカソードの接続点はコンデンサ１３，１４の中間端子（Ｃ点）と接続される。ダイオード２５のアノードとダイオード２７のカソードの間には交流電圧出力端子３０が設けられる。この３レベルインバータ１９の動作は、従来知られているものと同様であり本発明と関連しないので、その説明は省略する。
【００１６】
Ｐ点には第１の放電用抵抗１５の一端が接続され、この第１の放電用抵抗１５の他端に放電用スイッチ１６の一端が接続され、この放電用スイッチ１６の他端とＮ点の間に第２の放電用抵抗１７が接続される。放電用抵抗１５，１７の抵抗値は同じである。
【００１７】
Ｃ点には第１のダイオード３１のアノードと第２のダイオード３２のカソードが接続される。第１のダイオード３１のカソードは第１の放電用抵抗１５と放電用スイッチ１６の間に接続され、第２のダイオード３２のアノードは第２の放電用抵抗１７と放電用スイッチ１６の間に接続される。
【００１８】
このような回路において、３レベルインバータ１９の使用時にはスイッチ１２を閉じた上で放電用スイッチ１６を開放する。そして３レベルインバータ１９の使用を停止するためにスイッチ１２を開放しても放電用スイッチ１６が開放されたままである場合には放電用抵抗１５，１７には電流が流れずに放電は起きないが、放電用スイッチ１６を閉じると、矢印Ａに示すように第１のコンデンサ１３の充電電圧は第１の放電用抵抗１５、放電用スイッチ１６、第２のダイオード３２を介して放電し、また、矢印Ｂに示すように第２のコンデンサ１４の充電電圧は第１のダイオード３１、放電用スイッチ１６、第２の放電用抵抗１７を介して放電する。
【００１９】
ここで、コンデンサ１３，１４の放電開始時の充電電圧や放電時定数が全く同じであれば、第１のダイオード３１のアノード−カソード間、および第２のダイオード３２のアノード−カソード間に電位差が発生しないので、ダイオード３１，３２には電流が流れずに第１の放電用抵抗１５、放電用スイッチ１６、第２の放電用抵抗１７のルートでコンデンサ１３，１４からの放電電流が流れる。つまり、ダイオード３１，３２には、コンデンサ１３，１４の充電電圧や放電時定数の差分により生じた放電電流しか流れないのでダイオード３１，３２の電流容量は小さいものでよい。
【００２０】
また、放電開始時のコンデンサ１３，１４の充電電圧が異なる場合には、高い充電電圧をもつコンデンサのみから放電が開始され、他方のコンデンサからの放電はなされない。例えば、第１のコンデンサ１３の充電電圧が第２のコンデンサ１４の充電電圧より高ければ、第２のダイオード３２のアノードとカソードの間に順方向電圧が発生し、前述した第１の放電用抵抗１５、放電用スイッチ１６、第２のダイオード３２のルートで放電する。また、第２のコンデンサ１４の充電電圧が第１のコンデンサ１３の充電電圧より高ければ、第１のダイオード３１のアノードとカソードの間に順方向電圧が発生し、前述した第１のダイオード３１、放電用スイッチ１６、第２の放電用抵抗１７のルートで放電する。
【００２１】
そして、片方のコンデンサのみからの放電の結果、双方のコンデンサの充電電圧が同じとなった際に、前述のように第１の放電用抵抗１５、放電用スイッチ１６、第２の放電用抵抗１７のルートで放電電流が流れる。コンデンサ１３，１４の放電時定数が異なっている場合には、先に０ボルトまで放電したコンデンサは放電を停止し、以後は電圧が変化しない。例えば、先に第２のコンデンサ１４の放電が停止し、第１のコンデンサ１３の電圧が０ボルトまで放電していない場合には、この第１のコンデンサ１３から第１の放電用抵抗１５、放電用スイッチ１６、第２のダイオード３２のルートで引き続き放電を行なって０ボルトまで放電することで、コンデンサ１３，１４の放電が停止する。
【００２２】
以上のように、２つのコンデンサの充電電圧の放電を１つの放電用スイッチの操作に従って行なえるようにしたので、複数のコンデンサの充電電圧の残留を防いだ上で、放電に必要なスイッチの数を減らすことが可能になり、これに伴って、スイッチを駆動するための回路も削減することができるので、回路の小型化およびコストの低減を実現することができる。また、可動部分が減少するので、回路の性能寿命を延ばすことができる。特に、コンデンサ放電回路を、鉄道車両に搭載するインバータ等の回路に適用する場合には、該放電回路の部品の外形を非常に大きくする必要があるので、効果が大きい。
【００２３】
図２に、図１に示したインバータの変形例を示す。  
この変形例では、図１に示した放電用スイッチ１６に代えて、スイッチング半導体素子３３を用いている。スイッチング半導体素子３３としてサイリスタを用いる場合には、該サイリスタのアノードを第１のダイオード３１と第１の放電用抵抗１５の間に接続し、サイリスタのカソードを第２のダイオード３２と第２の放電用抵抗１７の間に接続する。このサイリスタのゲートに制御信号を加えてオン状態とすると、図１に示した放電用スイッチ１６を閉じた場合と同様の放電が起こる。
【００２４】
また、スイッチング半導体素子３３は、ＧＴＯサイリスタ（Ｇａｔｅ  Ｔｕｒｎ  Ｏｆｆ  Ｔｈｙｒｉｓｔｏｒ：ゲートターンオフサイリスタ）や、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲートバイポーラトランジスタ）などの自己消弧可能な半導体素子でもよい。
【００２５】
スイッチング半導体素子３３としてＧＴＯサイリスタを用いる場合には、前述したサイリスタと同様に、アノードを第１のダイオード３１と第１の放電用抵抗１５の間に接続し、カソードを第２のダイオード３２と第２の放電用抵抗１７の間に接続する。また、スイッチング半導体素子３３としてＩＧＢＴを用いる場合には、コレクタを第１のダイオード３１と第１の放電用抵抗１５の間に接続し、エミッタを第２のダイオード３２と第２の放電用抵抗１７の間に接続する。
【００２６】
ＩＧＢＴはＧＴＯサイリスタと比較してスイッチング周波数を高くできる。前述のようにＩＧＢＴおよびＧＴＯサイリスタのいずれかを用いた場合には、ゲートに制御信号を加えることで、スイッチング半導体素子３３を、放電用のスイッチとしてだけなくチョッパとしても使用することが可能となり、Ｐ点−Ｎ点間の電力を放電用抵抗１５，１７で制御しながら放電することができる。
【００２７】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。図３は、本発明の第２の実施形態におけるコンデンサ放電回路を備えたインバータの構成例を示す図である。なお、本実施形態におけるコンデンサ放電回路が適用されたインバータの構成は、図１に示したものと基本的にほぼ同様であるので、同一部分には同一符号を付して、その図示及び説明は省略するものとする。  
図３に示した回路では、図１に示した回路で用いた放電用スイッチ１６、ダイオード３１，３２に代えて、半導体素子モジュール３４を用いている。
【００２８】
半導体素子モジュール３４は、第１のＩＧＢＴ３４ａのエミッタと第２のＩＧＢＴ３４ｂのコレクタを接続して単一パッケージに収めた、いわゆる２ｉｎ１モジュールである。第１の放電用抵抗１５はＰ点と第１のＩＧＢＴ３４ａのコレクタの間に接続され、第２の放電用抵抗１７はＮ点と第２のＩＧＢＴ３４ｂのエミッタの間に接続される。また、第１のＩＧＢＴ３４ａのエミッタと第２のＩＧＢＴ３４ｂのコレクタはともにＣ点に接続される。
【００２９】
この回路においてスイッチ１２を開放した上で第１のＩＧＢＴ３４ａのゲートに制御信号を入力してオン状態とすると、第１のコンデンサ１３の電圧が第１の放電用抵抗１５、第１のＩＧＢＴ３４ａのルートで放電し、第２のＩＧＢＴ３４ｂのゲートに制御信号を入力してオン状態とすると、第２のコンデンサ１４の電圧が第２のＩＧＢＴ３４ｂ、第２の放電用抵抗１７のルートで放電する。これによりコンデンサ１３，１４の電圧がともに０ボルトまで放電する。これら第１のＩＧＢＴ３４ａと第２のＩＧＢＴ３４ｂのゲートを介在した制御を行なうことで、放電スイッチおよびチョッパスイッチの機能を実現することができる。
【００３０】
以上のように複数の半導体素子を同一パッケージに収めた半導体素子モジュール３４を放電回路に用いた場合のコストは、半導体素子モジュール３４の代わりに、単体デバイスである第１のＩＧＢＴデバイスおよび第２のＩＧＢＴデバイス（図示せず）を直列接続した回路を用いた場合のコストと比較して大幅に低い。また、半導体素子モジュール３４のサイズは、第１のＩＧＢＴデバイスおよび第２のＩＧＢＴデバイスをあわせたサイズに対して大幅に小さい。つまり、従来用いていたコンデンサ放電回路と比較して、大幅な小型化およびコストの低減化をなすことができる。
【００３１】
以上説明した実施形態では、コンデンサ放電回路を、ダイオードおよびスイッチング素子を含む３レベルインバータに接続して使用したが、これに限らず、高電位点、低電位点および中間電位点を設けた回路であれば、他の回路に接続して使用してもよい。
【００３２】
なお、この発明は、前記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、前記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【符号の説明】
【００３３】
１１…直流電源、１２…スイッチ、１３…第１のコンデンサ、１４…第２のコンデンサ、１５…第１の放電用抵抗、１６…放電用スイッチ、１７…第２の放電用抵抗、１９…３レベルインバータ、３１…第１のダイオード、３２…第２のダイオード、３３…スイッチング半導体素子、３４…半導体素子モジュール。
【図１】
2010045975.tif 000003
【図２】
2010045975.tif 000004
【図３】
2010045975.tif 000005
【図４】
2010045975.tif 000006
【図５】
2010045975.tif 000007