(57)【要約】【課題】車両用の表示システムにおいて、イグニションスイッチからの信号にノイズが発生したときでも、複雑な回路構成にならずに適正な表示を行う技術を提供する。【解決手段】表示システム１０では、イグニションスイッチＩＮＧ（＋）の信号についてノイズ判断処理を行い、その結果に基づいてイグニションスイッチＩＮＧ（＋）の信号レベルが正規のオン信号であるか否かの判断を行う。そして、正規のオン信号であると判断された場合、制御部２０はＩ／Ｏ端子２６からＦＥＴ４８をオン状態とする制御信号を出力し、ＬＣＤ表示器３０へ共通定電圧ＩＣ４２から駆動電圧が供給される。正規のオン信号でない場合、制御部２０は、Ｉ／Ｏ端子２６からＦＥＴ４８をオフして、自身の処理モードをスリープモードとする。【選択図】図２
2010051054.tif 000002
【特許請求の範囲】
【請求項１】
表示手段に電力を供給する電力供給手段と、イグニションスイッチからの信号が入力され前記表示手段の電力供給を制御する制御手段と、を備えた車両用の表示システムであって、
前記電力供給手段から前記表示手段への電力供給経路中に配置され、前記制御手段によりオンオフ制御されるスイッチング手段、
を備え、
前記制御手段は、前記イグニションスイッチからの信号がノイズか否かを判断し、ノイズであると判断したときに、前記スイッチング手段をオン又はオフの状態を維持するように制御することを特徴とする表示システム。
【請求項２】
前記制御手段は、前記スイッチング手段をオン状態からオフ状態に制御した後に、当該制御手段の動作状態をスリープモードに遷移させることを特徴とする請求項１に記載の表示システム。
【請求項３】
前記電力供給手段は、前記表示手段と前記制御手段に対して電力を供給し、
前記スイッチング手段は、前記電力供給手段からの電力供給経路が前記表示手段と前記制御手段とのそれぞれに分岐した後段に配置されていることを特徴とする請求項１または２に記載の表示システム。
【請求項４】
前記制御手段は、
前記イグニションスイッチがオン状態であり、前記スイッチング手段がオン状態であるときに、
前記イグニションスイッチがオフ状態に移行し、前記イグニションスイッチからの信号がノイズであると判断したときに、前記スイッチング手段をオン状態に維持する
ことを特徴とする請求項１から３までのいずれかに記載の表示システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示システムに係り、車両に搭載されイグニションスイッチのオンオフに応じて表示制御を行う表示システムに関する。
【背景技術】
【０００２】
現在の自動車等の車両においては、数多くの電装装置が搭載されており、それらは、イグニションスイッチがオフされた状態で、大きく分けて次のように分類できる。即ち、（１）動作が不要である装置、（２）所定の処理後に動作を停止する装置、（３）動作を継続する装置の３種類に分類される。そしてそれら分類に応じて電源供給のための回路や制御が設定されている。つまり、イグニションスイッチのオフに関する信号を取得したマイコン（ＣＰＵ）が、各電装装置に対する電力供給を速やかに停止したり、所定期間後停止したり、継続したりして制御する。
【０００３】
イグニションスイッチがオフのときには、車両のエンジンは停止しており、当然に発電がなされない。したがって、省電力制御が重要となる。例えば、イグニションスイッチがオフの状態で動作が継続する装置として、メータパネルなどの表示システムや時計、防犯装置がある。図１は、従来技術に係る表示システム１００の構成を示す機能ブロック図である。図示のように、表示システム１００は、表示パネルであるＬＣＤ表示器１３０、制御部１２０と、電源制御回路１４０とを備える。電源制御回路１４０は、制御部１２０のＶｃｃ端子１２２へ定電圧により電力を提供するＣＰＵ用定電圧ＩＣ１４４と、ＬＣＤ表示器１３０のＶｃｃ端子１３２へ定電圧により駆動電力を供給するＣＰＵ用定電圧ＩＣ１４４と、イグニションスイッチのオンオフ状態を所定の信号に変換して制御部１２０のＩＮＴ端子１２４へ出力するＩ／Ｏ部１４６とを備えている。このとき、ＣＰＵ用定電圧ＩＣ１４４は、バッテリ（Ｂ＋）から直接電力を供給されている。
【０００４】
そして、エンジン始動スイッチ系のイグニションスイッチＩＮＧ（＋）のオンオフ状態により制御部１２０を車両停止（エンジン停止）時には省電力のためにスリープモードとすることがある。具体的には、イグニションスイッチＩＮＧ（＋）オフ後、一定時間経過した後、制御部１２０をスリープモードにしている。スリープモードのときに、イグニションスイッチＩＮＧ（＋）の信号にノイズが発生すると、ＬＣＤ用定電圧ＩＣ１４２がオンの状態になり、さらに、制御部１２０が不安定な状態に状態になることがある。すると、ＬＣＤ表示器１３０では、チャタリングとよばれる表示のチラツキが発生してしまうことがある。
【０００５】
ノイズ対策のために、例えば、マイクロコンピュータが電源電圧の出力をソフト的にフィルタリング処理する技術が開示されている（特許文献１参照）。また、イグニションスイッチがオフの状態で、定電圧電源回路からメータへの電力供給を遮断可能とした電源スイッチ回路もある（特許文献２参照）。
【０００６】
【特許文献１】特開平１１−２５８２７９号公報
【特許文献２】特開２００４−３５７４４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、特許文献１に開示の技術では、車両に搭載される電源装置に直接適用することは難しく、また、イグニションスイッチからの信号をソフト的に常時フィルタリング処理することになり比較的に大きな処理負荷が発生し、消費電力の低減につながらず、処理負荷の小さい処理が求められていた。また、特許文献２に開示の技術では、イグニションスイッチの信号に連動して作動し電源スイッチ回路を切り替える切替制御回路が必要になり回路構成が複雑になってしまうという課題があった。
【０００８】
本発明は、このような状況に鑑みてなされたものであり、上記課題を解決することができる技術を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明のある態様は、表示システムに関する。この表示システムは、表示手段に電力を供給する電力供給手段と、イグニションスイッチからの信号が入力され前記表示手段の電力供給を制御する制御手段と、を備えた車両用の表示システムであって、前記電力供給手段から前記表示手段への電力供給経路中に配置され、前記制御手段によりオンオフ制御されるスイッチング手段、を備え、前記制御手段は、前記イグニションスイッチからの信号がノイズか否かを判断し、ノイズであると判断したときに、前記スイッチング手段をオン又はオフの状態を維持するように制御する。
また、前記制御手段は、前記スイッチング手段をオン状態からオフ状態に制御した後に、当該制御手段の動作状態をスリープモードに遷移させてもよい。
また、前記電力供給手段は、前記表示手段と前記制御手段に対して電力を供給し、
前記スイッチング手段は、前記電力供給手段からの電力供給経路が前記表示手段と前記制御手段とのそれぞれに分岐した後段に配置されてもよい。
また、前記制御手段は、前記イグニションスイッチがオン状態であり、前記スイッチング手段がオン状態であるときに、前記イグニションスイッチがオフ状態に移行し、前記イグニションスイッチからの信号がノイズであると判断したときに、前記スイッチング手段をオン状態に維持してもよい。
【発明の効果】
【００１０】
本発明によれば、車両用の表示システムにおいて、イグニションスイッチからの信号にノイズが発生したときでも、複雑な回路構成にならずに適正な表示を行う技術を提供することができる。
【発明を実施するための最良の形態】
【００１１】
以下、発明を実施するための最良の形態（以下、「実施形態」という）を、図面を参照しつつ説明する。図２は、本実施形態に係る表示システム１０の概略構成を示す機能ブロック図である。図示のように、表示システム１０は、制御部２０と、ＬＣＤ表示器３０と、電源制御回路４０とを備えている。電源制御回路４０の共通定電圧ＩＣ４２は、車両に搭載されるバッテリ（Ｂ＋）に直結されている。そして、制御部２０がイグニションスイッチＩＮＧ（＋）からの信号のオンオフを検知し、検知結果に基づきスイッチング素子（ＦＥＴ４８）を所定の制御信号により制御することで、電源制御回路４０からＬＣＤ表示器３０へ駆動電圧の供給が制御される。
【００１２】
制御部２０は、表示システム１０を統括的に制御し、電源制御回路４０から定電圧電力の供給を受けるＶｃｃ端子２２と、後述する制御部２０のＦＥＴ４８をオンオフさせるための制御信号を出力するＩ／Ｏ端子２６と、イグニションスイッチＩＮＧ（＋）からのオンオフ信号を取得するＩＮＴ端子２４とを備える。また、制御部２０は、イグニションスイッチＩＮＧ（＋）からの信号がノイズであるか否かを判断し、ノイズであると判断した場合には、ＦＥＴ４８への制御信号をＦＥＴ４８のオンオフ状態を維持するように出力する。
【００１３】
電源制御回路４０は、共通定電圧ＩＣ４２と、第１のＩ／Ｏ部４４と、第２のＩ／Ｏ部４６と、ＦＥＴ４８とを備える。
【００１４】
共通定電圧ＩＣ４２は、車両に搭載されるバッテリ（B＋）の正極端子に直結されて、制御部２０とＬＣＤ表示器３０へ所定の定電圧で電力を供給する。より具体的には、共通定電圧ＩＣ４２からの出力は分岐点Ｔ１で二系統に分岐し、一方の系統はＦＥＴ４８へ、他方の系統は制御部２０のＶｃｃ端子２２へ、それぞれ接続される。
【００１５】
ＦＥＴ４８は、共通定電圧ＩＣ４２とＬＣＤ表示器３０（Ｖｃｃ端子３２）の間に設けられオンオフ機能を有するスイッチング手段として機能する。図示では、スイッチング手段としてＰチャネルタイプのＦＥＴ４８が表記されているが、これに限る趣旨ではなく、スイッチング機能としての機能を有していればよい。ＦＥＴ４８のゲート電極には、Ｉ／Ｏ端子２６からの制御信号が第１のＩ／Ｏ部４４を介して入力される。
【００１６】
第１のＩ／Ｏ部４４は、制御部２０のＩ／Ｏ端子２６から出力される信号をＦＥＴ４８の駆動に適した大きさ（電位）に調整する。したがって、Ｉ／Ｏ端子２６から出力される信号がＦＥＴ４８を駆動するに適した大きさであれば、第１のＩ／Ｏ部４４は省いてもよい。
【００１７】
同様に、第２のＩ／Ｏ部４６は、イグニションスイッチＩＮＧ（＋）の信号を所定の大きさに変換して制御部２０のＩＮＴ端子２４に出力する。イグニションスイッチＩＮＧ（＋）の信号が直接制御部２０に入力されてもよいが、制御部２０に適した大きさへの変換や過大信号の入力防止の観点で第２のＩ／Ｏ部４６が一般には設けられる。
【００１８】
以上の構成による表示システム１０の動作について説明する。図３は、制御部２０のＩＮＴ端子２４にオンレベルの信号が入力されたときの動作を示すフローチャートである。
【００１９】
ＦＥＴ４８がオフでありＬＣＤ表示器３０への駆動電流が供給されていない状態において、イグニションスイッチＩＮＧ（＋）からの信号がオンレベル（ハイレベル）となり、その信号が第２のＩ／Ｏ部４６を介して制御部２０のＩＮＴ端子２４に入力されると、制御部２０はそのオンレベルの信号がノイズであるか否かのノイズ判断処理を行う（Ｓ１０）。例えば、オンレベルの期間が短いときや、過レベルのときには、制御部２０は、その信号をノイズと判断する。
【００２０】
そして、制御部２０は、ノイズ判断処理の結果に基づいてイグニションスイッチＩＮＧ（＋）の信号レベルが正規のオン信号、つまり、ドライバによる意図したオンであるか否かの判断を行う（Ｓ１２）。そして、正規のオン信号であると判断された場合（Ｓ１２のＹ）、制御部２０はＩ／Ｏ端子２６からＦＥＴ４８をオンする制御信号を出力する（Ｓ１４）。これによって、ＬＣＤ表示器３０へ共通定電圧ＩＣ４２から駆動電圧が供給され、ＬＣＤ表示器３０は表示状態となる。
【００２１】
正規のオン信号でないと判断された場合、例えば、オフ信号である場合やノイズにより一時的にオンレベルとなった場合（Ｓ１２のＮ）、制御部２０は、Ｉ／Ｏ端子２６からＦＥＴ４８をオフする制御信号を出力してＬＣＤ表示器３０を非表示状態とし（Ｓ１６）、さらに、自身の処理モードを省電力のためにスリープモードとする（Ｓ１８）。したがって、制御部２０がスリープモードの状態にある場合には、ＬＣＤ表示器３０の駆動電圧は必ずオフになっている。その結果、この状態で、イグニションスイッチＩＮＧ（＋）の信号にノイズがのった場合でも、ＬＣＤ表示器３０の表示にチャタリングは発生しない。
【００２２】
以上、本実施形態によれば、表示システム１０などの電装装置において、イグニションスイッチからの信号にノイズがのった場合でも、その影響を排除できる。また、制御部２０及びＬＣＤ表示器３０へ供給する電圧が、イグニションスイッチＩＮＧ（＋）からでなくバッテリ（Ｂ＋）から直接供給される電圧を共通定電圧ＩＣ４２で変換されて得られる。これによって、制御部２０及びＬＣＤ表示器３０へ供給する電圧の、イグニションスイッチＩＮＧ（＋）による電圧変動要因（ノイズの影響など）、さらにそれらに起因する表示のチラツキなどを排除できる。また、電源制御回路４０における回路構成も複雑にならない。また、イグニションスイッチＩＮＧ（＋）の信号をフィルタリング処理するのではないので、処理負荷は非常に小さくて済む。
【００２３】
以上、本発明を実施形態を基に説明した。この実施形態は例示であり、それらの各構成要素及びその組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【図面の簡単な説明】
【００２４】
【図１】従来技術に係る、表示システムの概略構成を示す機能ブロック図である。
【図２】実施形態に係る、表示システムの概略構成を示す機能ブロック図である。
【図３】実施形態に係る、表示システムにおけるイグニションスイッチのオンオフの処理を示したフローチャートである。
【符号の説明】
【００２５】
１０  表示システム
２０  制御部
２２  Ｖｃｃ端子
２４  ＩＮＴ端子
２６  Ｉ／Ｏ端子
３０  ＬＣＤ表示器
４０  電源制御回路
４２  共通定電圧ＩＣ
４４  第１のＩ／Ｏ部
４６  第２のＩ／Ｏ部
４８  ＦＥＴ
【図１】
2010051054.tif 000003
【図２】
2010051054.tif 000004
【図３】
2010051054.tif 000005