(57)【要約】【課題】配線密着強度を改善し、微細配線の確実な形成を実現すること。【解決手段】ベース基材１１上に設けられた樹脂層１５上に犠牲導体層ＣＰを形成後、配線パターンの形状に応じてパターニングされた開口部を有するドライフィルムレジスト層Ｒ１を形成し、上記開口部から露出している犠牲導体層ＣＰの部分を除去後、樹脂層１５の露出している部分に溝１５ａを形成する。次いで、溝１５ａの壁面及び底面を含めて樹脂層１５上に、無電解めっきにより第１の導体層１７を形成し、さらに溝内に、電解めっきにより第２の導体層１８を形成する。そして、ドライフィルムレジスト層Ｒ１及び犠牲導体層ＣＰが露出した残りの部分を除去する。【選択図】図２
2010040625.tif 000002
【特許請求の範囲】
【請求項１】
ベース基材上に樹脂層を形成する工程と、
前記樹脂層上に犠牲導体層を形成する工程と、
前記犠牲導体層上に、所要の配線パターンの形状に応じてパターニングされた開口部を有するドライフィルムレジスト層を形成する工程と、
前記開口部から露出している前記犠牲導体層の部分を除去後、前記樹脂層の露出している部分に溝を形成する工程と、
前記溝の壁面及び底面を含めて前記樹脂層上に、無電解めっきにより第１の導体層を形成する工程と、
前記第１の導体層で覆われた前記溝内に、電解めっきにより第２の導体層を形成する工程と、
前記ドライフィルムレジスト層を除去し、さらに前記犠牲導体層が露出した残りの部分を除去する工程とを含むことを特徴とする配線基板の製造方法。
【請求項２】
前記ドライフィルムレジスト層を形成する工程において、前記開口部を、形成されるべき前記溝のパターン幅よりも大きくパターニングすることを特徴とする請求項１に記載の配線基板の製造方法。
【請求項３】
前記ベース基材上に樹脂層を形成する工程において、少なくとも一方の面に配線層が形成されたベース基材を用意し、該ベース基材の配線層が形成されている側の面を覆って当該樹脂層を形成し、
前記樹脂層の露出している部分に溝を形成する工程において、さらに当該溝内に前記ベース基材の配線層に達するビアホールを形成し、
前記第１の導体層を形成する工程において、該第１の導体層をさらに前記ビアホールの壁面及び底面にも形成することを特徴とする請求項１に記載の配線基板の製造方法。
【請求項４】
ベース基材上に樹脂層を形成する工程と、
前記樹脂層上に犠牲導体層を形成する工程と、
前記犠牲導体層上にドライフィルムレジスト層を形成する工程と、
所要の配線パターンの形状に応じて前記ドライフィルムレジスト層の上から前記犠牲導体層を貫通して前記樹脂層に、当該配線パターンの形状に応じた溝を形成する工程と、
前記溝の壁面及び底面を含めて前記樹脂層上に、無電解めっきにより第１の導体層を形成する工程と、
前記第１の導体層で覆われた前記溝内に、電解めっきにより第２の導体層を形成する工程と、
前記ドライフィルムレジスト層を除去し、さらに前記犠牲導体層が露出した残りの部分を除去する工程とを含むことを特徴とする配線基板の製造方法。
【請求項５】
前記ベース基材上に樹脂層を形成する工程において、少なくとも一方の面に配線層が形成されたベース基材を用意し、該ベース基材の配線層が形成されている側の面を覆って当該樹脂層を形成し、
前記溝を形成する工程において、さらに当該溝内に前記ベース基材の配線層に達するビアホールを形成し、
前記第１の導体層を形成する工程において、該第１の導体層をさらに前記ビアホールの壁面及び底面にも形成することを特徴とする請求項４に記載の配線基板の製造方法。
【請求項６】
ベース基材と、
前記ベース基材上に設けられ、その表面に配線パターンの形状に応じて溝が形成された樹脂層と、
前記樹脂層の溝に埋め込まれ、該溝の壁面及び底面を覆って形成された第１の導体層及び該第１の導体層上に形成された第２の導体層からなる配線層とを備えたことを特徴とする配線基板。
【請求項７】
前記ベース基材は、少なくとも一方の面に形成された配線層を有し、
前記樹脂層は、前記ベース基材の配線層が形成されている側の面を覆って形成され、前記樹脂層の溝内に前記ベース基材の配線層に達するビアホールが形成されており、
前記第１の導体層は、さらに前記ビアホールの壁面及び底面を覆って形成されていることを特徴とする請求項６に記載の配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子（チップ）等の電子部品を搭載するのに用いられる配線基板（以下、便宜上、「半導体パッケージ」ともいう。）及びその製造方法に関する。
【背景技術】
【０００２】
最近の携帯端末やモバイル機器等の電子機器においては、その高機能化及び小型化（薄型化）が要求されており、その要求に伴い、かかる電子機器に内蔵されて用いられる配線基板（半導体パッケージ）についても配線の微細化及び高密度化が進んでいる。微細配線の形成技術としては、従来よりセミアディティブ法を利用したプロセスが多く用いられている。これは、対象とする基材（樹脂基板）に所要の前処理（両面接続用の穴明け、表面粗化、デスミア、触媒化など）を行った後、無電解銅（Ｃｕ）めっきを施し、次いで、めっきレジストのパターンを形成し、そのパターン部分に電解Ｃｕめっきを施して配線を形成後、めっきレジストを除去し、その直下の無電解Ｃｕめっき膜をエッチングするものである。
【０００３】
かかる従来技術に関連する技術としては、例えば、特許文献１に記載されるように、樹脂基材に所定パターンの溝を形成し、該基材上に無電解金属メッキ層を形成後、溝以外の基材表面にレジスト膜を選択的に形成し、該基材上に回路パターン形成用の導体層を形成後、レジスト膜及び無電解金属めっき層を除去するようにしたものがある。また、特許文献２に記載されるように、基板に配線パターン形状の凹部を付与しておき、この凹部が形成されている側の全面に導体金属を付着させ、その表面を除去して、凹部にのみ導体金属を残すようにしたものがある。
【特許文献１】特開平１−９９２８１号公報
【特許文献２】特開平１１−６８２８８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上述したように、微細配線形成技術としてセミアディティブ法が用いられているが、この方法では、サブトラクティブ法を利用したプロセスと比べて、配線密着強度が低下するといった問題があった。
【０００５】
すなわち、このセミアディティブ法では、電解Ｃｕめっきの際のシード層として用いた無電解Ｃｕめっき膜を最終的にエッチングする必要があるため、そのエッチングの際に、既に形成されている電解Ｃｕめっきによる配線（断面的に見ると矩形状）の上端面及びその角部も同時にエッチングされる。その結果、配線の断面形状が、本来の矩形状から、その上端面の角部が削られた（丸められた）形状に変化し、樹脂との密着強度（配線密着強度）が低下し、場合によっては配線が剥がれるといった問題があった。
【０００６】
また、現状のプロセスでは、配線パターンの微細化が困難になりつつある。すなわち、セミアディティブ法では、めっきレジストとして感光性のドライフィルムが多く用いられるが、その取扱い性及びコストの面から、使用されるドライフィルムレジストの厚さは、形成されるべき配線（Ｃｕめっき膜）の厚さよりも大きいものを選択するのが一般的である。そのため、微細配線を形成するべくこの「厚い」ドライフィルムレジストに対して所要のパターニング（露光・現像）を行うと、露光・現像後にドライフィルムレジストの一部が倒れたり、あるいは未現像の部分が形成されてしまうといった不都合が起こり得る。その結果、意図した微細配線を確実に形成することができないといった問題があった。
【０００７】
本発明は、かかる従来技術における課題に鑑み創作されたもので、配線密着強度を改善し、微細配線の確実な形成を実現することができる配線基板及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述した従来技術の課題を解決するため、本発明の一形態によれば、ベース基材上に樹脂層を形成する工程と、前記樹脂層上に犠牲導体層を形成する工程と、前記犠牲導体層上に、所要の配線パターンの形状に応じてパターニングされた開口部を有するドライフィルムレジスト層を形成する工程と、前記開口部から露出している前記犠牲導体層の部分を除去後、前記樹脂層の露出している部分に溝を形成する工程と、前記溝の壁面及び底面を含めて前記樹脂層上に、無電解めっきにより第１の導体層を形成する工程と、前記第１の導体層で覆われた前記溝内に、電解めっきにより第２の導体層を形成する工程と、前記ドライフィルムレジスト層を除去し、さらに前記犠牲導体層が露出した残りの部分を除去する工程とを含むことを特徴とする配線基板の製造方法が提供される。
【０００９】
この形態に係る配線基板の製造方法によれば、ベース基材上の樹脂層上に犠牲導体層を形成後、配線パターンの形状に応じてパターニングされた開口部を有するドライフィルムレジスト層を形成し、上記開口部から露出している犠牲導体層の部分を除去後、樹脂層の露出している部分に溝を形成し、この溝内を含めて樹脂層上に、無電解めっきにより第１の導体層１７を形成し、さらに電解めっきにより第２の導体層を形成し、最後にドライフィルムレジスト層及び犠牲導体層が露出した残りの部分を除去している。つまり、第１、第２の導体層からなる配線層は、溝内に埋め込まれた構造を有している。
【００１０】
かかる構造により、従来技術に見られたような、電解Ｃｕめっきの際のシード層として用いた無電解Ｃｕめっき膜を最終的にエッチングしたときに、既に形成されている配線の上端面及びその角部もエッチングされてその断面形状が変化し、樹脂との密着強度が低下するといった不都合を解消することができる。つまり、配線密着強度を改善することができる。
【００１１】
また、配線層を構成する第１、第２の導体層は、樹脂層の表面に掘り込んだ溝の部分のみに形成されているので、めっきレジストとして使用されるドライフィルムレジスト層の厚さを、現状のプロセスで使用されているドライフィルムの厚さよりも薄くすることができる。これにより、この「薄い」ドライフィルムレジスト層に対して所要の露光・現像を行っても、従来技術に見られたような、露光・現像後にドライフィルムレジストの一部が倒れたり、未現像の部分が形成されてしまうといった不都合を解消することができる。つまり、本発明によれば、意図した微細配線を確実に形成することができる。
【００１２】
また、本発明の他の形態によれば、上記の形態に係る配線基板の製造方法によって製造され得る配線基板が提供される。この配線基板は、ベース基材と、前記ベース基材上に設けられ、その表面に配線パターンの形状に応じて溝が形成された樹脂層と、前記樹脂層の溝に埋め込まれ、該溝の壁面及び底面を覆って形成された第１の導体層及び該第１の導体層上に形成された第２の導体層からなる配線層とを備えたことを特徴とする。
【００１３】
本発明に係る配線基板及びその製造方法の他の構成上の特徴及びそれに基づく有利な利点等については、以下に記述する発明の実施の形態を参照しながら説明する。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の好適な実施の形態について、添付の図面を参照しながら説明する。
【００１５】
図１及び図２は本発明の一実施形態に係る配線基板の製造方法の工程（本発明に関連する部分の工程）を断面図の形態で示したものである。また、図４はその製造方法を使用して得られた配線基板（半導体パッケージ）の一例を断面図の形態で示したものであり、図５はその配線基板に半導体素子を実装したときの状態（半導体装置）を断面図の形態で示したものである。
【００１６】
先ず、本実施形態の配線基板（半導体パッケージ）１０の構成について、図４を参照しながら説明する。
【００１７】
図示の配線基板（半導体パッケージ）１０において、１１は配線基板のベース基材としてのコア基板、１２はコア基板１１の所要の箇所に形成されたスルーホールに充填された導体、１３及び１４はコア基板１１の両面にそれぞれ所要のパターン形状に形成された１層目の配線層を示す。各配線層１３，１４は、所要の箇所においてコア基板１１内の導体１２を介して相互に接続されている。
【００１８】
また、１５及び１６はコア基板１１上にそれぞれ配線層１３及び１４を覆って形成された層間絶縁層（樹脂層）を示し、これら樹脂層１５，１６には、それぞれ表面に所要の配線パターンの形状に応じて溝１５ａ，１６ａが形成され、さらに当該溝内の所要の箇所において当該配線層１３，１４のパッド部に達するビアホール１５ｂ，１６ｂが形成されている。１７及び１９はそれぞれ対応する樹脂層１５，１６の溝１５ａ，１６ａの壁面及び底面を覆い、さらにビアホール１５ｂ，１６ｂの壁面及び底面を覆って形成された第１の導体層（配線層の外側層）を示し、１８及び２０はそれぞれ対応する第１の導体層１７，１９上に形成された第２の導体層（配線層の内側層）を示す。これら第１、第２の導体層により、本パッケージ１０における２層目の配線層が構成されている。つまり、２層目の配線層１７及び１８（１９及び２０）は、図示のように対応する樹脂層１５，１６の溝１５ａ，１６ａ及びビアホール１５ｂ，１６ｂに埋め込まれて形成され、電流の流れる方向に沿って第１の導体層１７，１９と第２の導体層１８，２０とが並列に接続された構造を有している。
【００１９】
また、２１及び２２はそれぞれ対応する配線層１８，２０及び樹脂層１５，１６を覆って形成された層間絶縁層（樹脂層）を示し、これら樹脂層２１，２２にも同様に、それぞれ表面に所要の配線パターンの形状に応じて溝２１ａ，２２ａが形成され、さらに当該溝内の所要の箇所において当該配線層１８，２０のパッド部に達するビアホール２１ｂ，２２ｂが形成されている。２３及び２５はそれぞれ対応する樹脂層２１，２２の溝２１ａ，２２ａの壁面及び底面を覆い、さらにビアホール２１ｂ，２２ｂの壁面及び底面を覆って形成された第１の導体層（配線層の外側層）を示し、２４及び２６はそれぞれ対応する第１の導体層２３，２５上に形成された第２の導体層（配線層の内側層）を示す。これら第１、第２の導体層により、本パッケージ１０における３層目の配線層が構成されている。つまり、３層目の配線層２３及び２４（２５及び２６）も同様に、図示のように対応する樹脂層２１，２２の溝２１ａ，２２ａ及びビアホール２１ｂ，２２ｂに埋め込まれて形成され、電流の流れる方向に沿って第１の導体層２３，２５と第２の導体層２４，２６とが並列に接続された構造を有している。
【００２０】
また、２７及び２８はそれぞれ対応する配線層２４，２６の所要の箇所に画定されたパッド部２４Ｐ，２６Ｐを除いて両面を覆うように形成された保護膜としてのソルダレジスト層を示す。導体１２及び配線層１３，１４，１７〜２０，２３〜２６の材料としては代表的に銅（Ｃｕ）が用いられ、樹脂層１５，１６，２１，２２の材料としては代表的にエポキシ系樹脂が用いられる。
【００２１】
また、ソルダレジスト層２７，２８から露出するパッド部２４Ｐ，２６Ｐには、それぞれ外部接続端子（本パッケージ１０に搭載されるチップの電極端子、本パッケージ１０をマザーボード等の実装用基板に実装する際に使用されるはんだボールやピン等）が接合されるので、各パッド部（Ｃｕ）２４Ｐ，２６Ｐにニッケル（Ｎｉ）めっき及び金（Ａｕ）めっきをこの順に施しておく。これは、外部接続端子を接合したときのコンタクト性を良くするためと、パッド部２４Ｐ，２６Ｐを構成するＣｕとの密着性を高め、ＣｕがＡｕ層中へ拡散するのを防止するためである。
【００２２】
さらに、チップ実装面側（図示の例では上側）のパッド部２４Ｐについては、客先等の便宜を考慮して、実装時にチップの電極端子と接続し易いようにはんだ２９を被着させている。一方、チップ実装面側と反対側のパッド部２６Ｐについては、客先等で必要に応じて外部接続端子を接合できるように露出させた状態のままにしている。あるいは、図中破線で示すように前もってパッド部２６Ｐにはんだボール等の外部接続端子を接合しておいてもよい。
【００２３】
以上のように構成された配線基板（半導体パッケージ）１０には、図５に一例として示すように、半導体素子（チップ）４０がその電極端子４１を介して表面実装され得る。チップ４０と配線基板１０の電気的接続は、配線基板１０のパッド部２４Ｐに被着されたはんだ２９上にチップ４０の電極端子４１を当接させてリフローにより行う。さらに、配線基板１０とチップ４０の間隙に、エポキシ系樹脂等のアンダーフィル樹脂４２を充填し、熱硬化させて固定化する。図示の半導体装置５０においては、チップ実装面側と反対側の面に外部接続端子としてのはんだボール３０が接合されている。
【００２４】
次に、本実施形態の配線基板（半導体パッケージ）１０を製造する方法について、その製造工程の一例（本発明に関連する部分の工程）を示す図１及び図２（さらに図３）を参照しながら説明する。図示の例では、簡略化のため、配線基板の一方の面側（チップ実装面側）の構成のみを示している。また、図示の構成に対応する他方の面側の各部材については、当該部材を指示する参照番号をかっこ書で付加している。
【００２５】
先ず最初の工程では（図１（ａ）参照）、ベース基材としてコア基板１１を用意し、その所要の箇所にスルーホールを形成して導体を充填し、さらに両面に所要のパターン形状に配線層１３（１４）を形成する。例えば、プリント配線板に広く用いられているガラス布基材エポキシ樹脂銅張積層板を用意し、その所要の箇所にドリル加工等によりスルーホールを形成する。次に、その積層板の両面に無電解銅（Ｃｕ）めっきを施し、この無電解Ｃｕめっき膜をシード層（給電層）として利用した電解Ｃｕめっきにより、あるいはＣｕペーストを用いたスクリーン印刷法やインクジェット法等により、当該スルーホールに導体１２（図２参照）を充填する。さらに、この導体１２に接続されるようにしてコア基板１１の両面に、サブトラクティブ法、セミアディティブ法、インクジェット法等により、所要のパターン形状に１層目の配線層１３（１４）を形成する。セミアディティブ法もしくはインクジェット法を用いた場合には、スルーホールへの導体１２の充填と同時に配線層１３（１４）を形成することができ、工程の簡素化に寄与する。
【００２６】
次の工程では（図１（ｂ）参照）、配線層１３（１４）及びコア基板１１上に、エポキシ系樹脂等からなる半硬化状態の樹脂フィルムをラミネートし、熱硬化させて、層間絶縁層としての樹脂層１５（１６）を形成する。
【００２７】
次の工程では（図１（ｃ）参照）、樹脂層１５（１６）上に、無電解銅（Ｃｕ）めっきを施して、犠牲導体層ＣＰを形成する。この犠牲導体層（無電解Ｃｕめっき膜）ＣＰは、後述するようにその一部がシード層として利用され、最終的には全て除去される。
【００２８】
本工程では無電解Ｃｕめっきにより形成しているが、スパッタリングなどの他の方法を用いて犠牲導体層ＣＰを形成することも可能である。また、犠牲導体層ＣＰを構成する材料の形態としては、液状のもの以外にフィルム状のものを使用してもよい。例えば、銅箔をラミネートして犠牲導体層ＣＰを形成してもよい。
【００２９】
次の工程では（図１（ｄ）参照）、犠牲導体層（無電解Ｃｕめっき膜）ＣＰ上にパターニング材料を使用してめっきレジストを形成し、その所要の箇所を開口する（開口部ＯＰを備えたレジスト層Ｒ１の形成）。このレジスト層Ｒ１の開口部ＯＰは、所要の配線パターンの形状（後の工程で形成される溝１５ａ（１６ａ）の形状）に従ってパターニング形成される。その際、形成されるべき溝１５ａ（１６ａ）の大きさ（パターン幅）より若干大きくパターニングを行う。
【００３０】
パターニング材料としては、好適には感光性のドライフィルムが用いられる。レジストのパターニングは、例えば、以下のようにして行う。先ず両面を洗浄し、犠牲導体層ＣＰの表面に所要の厚さのドライフィルムを熱圧着により貼り付けた後（ラミネーション）、そのドライフィルムに対し、所要の形状にパターニングされたマスク（図示せず）を用いて紫外線（ＵＶ）照射による露光を施して硬化させ、さらに所定の現像液（ネガ型の場合は有機溶剤を含む現像液、ポジ型の場合はアルカリ系の現像液）を用いて当該部分をエッチングし（開口部ＯＰの形成）、所要のパターンの形状に応じたレジスト層Ｒ１を形成する。
【００３１】
本工程では、ドライフィルムのパターニング部分（レジスト層Ｒ１の開口部ＯＰ）が溝よりも若干大きく形成されているが、その理由は、後述するように無電解Ｃｕめっきによる導通の確保を容易にするためと、レーザによる溝のパターニング時に同時にドライフィルムレジストが損傷を受けるのを回避するためである。
【００３２】
次の工程では（図１（ｅ）参照）、犠牲導体層ＣＰの露出している部分を、フラッシュエッチングにより除去する。これによって、除去された犠牲導体層ＣＰ直下の樹脂層１５（１６）が露出した状態となる。
【００３３】
次の工程では（図２（ａ）参照）、樹脂層１５（１６）の、犠牲導体層ＣＰ及びレジスト層Ｒ１の開口部に対応する箇所（すなわち、樹脂層１５（１６）の露出している部分）に、エキシマレーザ、ＣＯ２ レーザ、ＵＶ−ＹＡＧレーザ等を用いて、２層目の配線パターンの形状に応じた溝１５ａ（１６ａ）を形成する。さらに、同図には示していないが、同様のレーザによる穴明け処理により、当該溝内の所要の箇所に、それぞれ下層の配線層１３（１４）のパッド部に達するビアホール１５ｂ（１６ｂ）を形成する。
【００３４】
配線パターンの形状に応じた溝１５ａ（１６ａ）を形成する際は、レジスト層Ｒ１の開口部ＯＰ（図１（ｄ）参照）よりも若干小さく形成する。つまり、図２（ａ）の例ではレジスト層Ｒ１の縁端が溝１５ａ（１６ａ）の縁と一致しているが、実際には、出来上がった溝１５ａ（１６ａ）の縁に対してレジスト層Ｒ１の縁端は若干後退した形状となっている。このように、レジスト層Ｒ１の開口部ＯＰよりも小さいエリアに対してレーザによる溝のパターニングを行っているので、そのレーザ照射によってレジスト層Ｒ１の縁端部が損傷を受けるのを回避することができる。
【００３５】
このように樹脂層１５（１６）にレーザ加工を行うと、各ビアホール１５ｂ（１６ｂ）の底面（下層の配線層１３（１４）上）に樹脂の残渣（樹脂スミア）が残ることがある。樹脂スミアが残っていると、この後の工程でめっきを行ったときに、各ビアホールと下層の配線層１３（１４）との導通不良の原因となるため、スミア除去（デスミア）を行う。デスミアは、過マンガン酸カリウム法などにより行う。
【００３６】
次の工程では（図２（ｂ）参照）、樹脂層１５（１６）に形成された各溝１５ａ（１６ａ）の壁面及び底面を含み、さらに当該溝内に形成された各ビアホール１５ｂ（１６ｂ）の壁面及び底面を含めて当該樹脂層上に、無電解銅（Ｃｕ）めっきを施して第１の導体層１７（１９）を形成する。無電解Ｃｕめっきは、好適にはＲａ（算術平均粗さ）の５０％〜１５０％程度が達成されるような条件下で行う。
【００３７】
このとき、レジスト層Ｒ１の縁端は上述したように溝１５ａ（１６ａ）の縁から若干後退しているので、出来上がった第１の導体層１７（１９）は、図２（ｂ）の例では溝１５ａ（１６ａ）内に留まっているが、実際には、図３に例示するように樹脂層１５（１６）の上端面上に延びている。これにより、第１の導体層１７（１９）は犠牲導体層ＣＰに接続され、樹脂層１５（１６）表面での電気的導通が確保される。つまり、第１の導体層１７（１９）は犠牲導体層ＣＰと協働して、シード層として利用することができる。
【００３８】
次の工程では（図２（ｃ）参照）、溝１５ａ（１６ａ）内から樹脂層１５（１６）の上端面にかけて形成された無電解Ｃｕめっき膜（第１の導体層１７（１９））上に、この第１の導体層１７（１９）及び犠牲導体層ＣＰをシード層として利用した電解Ｃｕめっきにより、第２の導体層１８（２０）を形成する。
【００３９】
次の工程では（図２（ｄ）参照）、めっきレジスト（レジスト層Ｒ１）として使用したドライフィルムを、水酸化ナトリウムやモノエタノールアミン系等のアルカリ性の薬液を用いて除去する。さらに、露出しているシード層（犠牲導体層ＣＰ）をウエットエッチングにより除去する。これによって、除去された犠牲導体層ＣＰ直下の樹脂層１５（１６）が露出し、隣り合う配線層１７，１８（１９，２０）は、図示のように相互に絶縁された状態となる。
【００４０】
なお、本工程では不要な犠牲導体層（Ｃｕ層）ＣＰをウエットエッチングで除去しているが、除去する方法がこれに限定されないことはもちろんである。例えば、バフ研磨（研磨材を埋め込んだ円筒状のバフを回転させ、このバフと加工対象面（銅表面）を冷却水で湿潤させながら、バフを銅表面に押し当てて研磨する方法）等の機械的な方法を用いてもよい。
【００４１】
この段階で、図示のようにコア基板１１の両面に１層目の配線層１３（１４）、樹脂層１５（１６）及び２層目の配線層１７，１８（１９，２０）が形成された構造体が作製されたことになる。
【００４２】
さらにこの後、特に図示はしていないが、この構造体に対し、図１（ｂ）〜図２（ｄ）の工程で行った処理と同様の処理を所要の層数となるまで繰り返し、樹脂層と配線層を交互に積み上げていく。図４に示した構成例では、コア基板１１（その両面の配線層１３，１４を含む）を挟んで両側にそれぞれ２層の配線層（ビルドアップ層）を形成している。さらに、最外層の配線層２４，２６のパッド部２４Ｐ，２６Ｐの部分を除いて両面を覆うようにそれぞれソルダレジスト層２７，２８を形成し、各ソルダレジスト層２７，２８から露出している各パッド部２４Ｐ，２６ＰにＮｉ／Ａｕめっきを施す。そして、チップ実装面側のパッド部２４Ｐについては、プリソルダを施しておく（はんだ２９の被着）。
【００４３】
以上の工程により、本実施形態の配線基板（半導体パッケージ）１０が製造されたことになる。
【００４４】
以上説明したように、本実施形態に係る配線基板（半導体パッケージ）１０及びその製造方法によれば、ベース基材としてのコア基板１１（及び下層の樹脂層１５，１６）上の樹脂層１５，１６（及び樹脂層２１，２２）の表面に、２層目の配線パターン（及び３層目の配線パターン）の形状に応じて溝１５ａ，１６ａ（及び溝２１ａ，２２ａ）が形成され、さらに当該溝内にビアホール１５ｂ，１６ｂ（及びビアホール２１ｂ，２２ｂ）が形成されている。そして、これら各溝及びその対応するビアホールの壁面及び底面を覆って第１の導体層１７，１９（及び第１の導体層２３，２５）が形成され、さらに当該第１の導体層上に第２の導体層１８，２０（及び第２の導体層２４，２６）が形成されて、これら第１、第２の導体層により２層目の配線層（及び３層目の配線層）が構成されている。つまり、各配線層は当該溝及びビアホール内に埋め込まれた構造を有している。
【００４５】
かかる構造により、従来技術に見られたような、電解Ｃｕめっきの際のシード層として用いた無電解Ｃｕめっき膜を最終的にエッチングしたときに、既に形成されている配線の上端面及びその角部もエッチングされてその断面形状が変化し、樹脂との密着強度が低下するといった不都合を解消することができる。つまり、配線密着強度を改善することができる。
【００４６】
また、ドライフィルムレジスト（レジスト層Ｒ１）のパターニング部分（開口部ＯＰ）は溝よりも大きく形成されているため（図１（ｄ）参照）、図３に例示したように第１の導体層１７（１９）と犠牲導体層ＣＰとの接触部は樹脂層１５（１６）の角部とならずに平坦面となる。その結果、無電解Ｃｕめっき膜（第１の導体層１７（１９）及び犠牲導体層ＣＰ）と樹脂層１５（１６）との密着性が高められ、その接続信頼性が向上する。
【００４７】
また、図１（ｅ）の工程において、仮にオーバーエッチングにより、ドライフィルムレジスト（レジスト層Ｒ１）直下の犠牲導体層ＣＰの一部が余計にエッチングされたとしても、後の工程（図２（ｂ））で行う無電解Ｃｕめっきにより、樹脂層１５（１６）とレジスト層Ｒ１との隙間（犠牲導体層ＣＰの一部がエッチングされた空所）に金属（Ｃｕ）を確実に析出させることができる。これにより、樹脂層１５（１６）表面での第１の導体層１７（１９）と犠牲導体層ＣＰとの電気的導通が確保される。
【００４８】
また、配線層を構成するＣｕめっき層（第１の導体層１７，１９，２３，２５、及び第２の導体層１８，２０，２４，２６）は、樹脂層１５，１６，２１，２２の表面に掘り込んだ部分（溝及びビアホール）のみに形成されているので、めっきレジストとして使用されるドライフィルムの厚さを、現状のプロセスで使用されているドライフィルムの厚さよりも薄くすることができる。そのため、この「薄い」ドライフィルムレジストに対して所要のパターニング（露光・現像）を行っても、従来技術に見られたような、露光・現像後にドライフィルムレジストの一部が倒れたり、あるいは未現像の部分が形成されてしまうといった不都合を解消することができる。つまり、本実施形態に係るプロセスによれば、意図した微細配線を確実に形成することができる。
【００４９】
上述した実施形態では、樹脂層１５（１６）上に形成された犠牲導体層ＣＰ上に、所要の溝１５ａ（１６ａ）の形状に従ってパターニング形成されためっきレジスト（ドライフィルムレジスト）Ｒ１を設け（図１（ｄ））、不要の犠牲導体層ＣＰを除去した後（図１（ｅ））、樹脂層１５（１６）の露出している部分に溝１５ａ（１６ａ）を形成し、さらに必要に応じて当該溝内にビアホール１５ｂ（１６ｂ）を形成している（図２（ａ））。つまり、溝１５ａ（１６ａ）の形状に応じてドライフィルムレジストＲ１をパターニングする工程と、樹脂層１５（１６）に溝１５ａ（１６ａ）を形成する工程とを分けて行う場合を例にとって説明したが、このように必ずしも別工程で行う必要がないことはもちろんである。
【００５０】
図４は本発明の他の実施形態に係る配線基板の製造方法の工程（本発明に関連する部分の工程）を断面図の形態で示したものである。
【００５１】
先ず、上述した実施形態における図１（ａ）〜（ｃ）の工程と同じ工程を経た後、最初の工程では（図４（ａ）参照）、犠牲導体層ＣＰ上に、めっきレジストとして用いられるレジスト層Ｒ２を形成する。このレジスト層Ｒ２の材料としては、後の工程で無電解Ｃｕめっきを施したときにそのめっき材（Ｃｕ）が付着しないものを適宜選択する。例えば、アクリル系、エポキシ系等の液状樹脂もしくは樹脂フィルムを用いることができる。
【００５２】
次の工程では（図４（ｂ）参照）、そのレジスト層Ｒ２で覆われた構造体に対し、エキシマレーザ、ＣＯ２ レーザ等を用いて、レジスト層Ｒ２の上から犠牲導体層ＣＰを貫通して樹脂層１５（１６）に、２層目の配線パターンの形状に応じた溝１５ａ（１６ａ）を形成する。さらに、同図には示していないが、同様のレーザ加工により、当該溝内の所要の箇所に、それぞれ下層の配線層１３（１４）のパッド部に達するビアホール１５ｂ（１６ｂ）を形成する。
【００５３】
これによって、図２（ａ）の工程で得られた構造体と同等のものが作製される。この後の工程は、上述した図２（ｂ）〜（ｄ）の工程と同様である。
【００５４】
本実施形態に係るプロセスでは、上述した実施形態で得られた効果に加え、さらに以下のメリットがある。すなわち、溝１５ａ（１６ａ）の形状に応じてドライフィルムレジストＲ２をパターニングする処理と、樹脂層１５（１６）に溝１５ａ（１６ａ）を形成する処理とを同時に行っているので、上述した実施形態に係るプロセスと比べて、工程の簡素化を図ることができる。
【００５５】
また、銅箔（犠牲導体層ＣＰ）と絶縁層（樹脂層１５（１６））を同時にパターニングする際に、非常に薄い銅箔（例えば、電解銅箔）を使用することにより、レーザによる溝１５ａ（１６ａ）の形成をより簡単に行うことができる。さらに、犠牲導体層ＣＰをエッチング除去する際のエッチング量が少量で済むため、オーバーエッチングの危険性を低減することができる。なお、電解銅箔はキャリア付銅箔とも呼ばれ、金属キャリア箔の一面側に極薄電解銅箔が接着されたもので、この極薄電解銅箔はハンドリング性良く取り扱うことが可能である。金属キャリア箔と極薄電解銅箔は剥離が可能で、使用の際は金属キャリア箔を剥離して極薄電解銅箔のみを使用する。
【００５６】
上述した各実施形態では、配線基板のベース基材として、プラスチックパッケージにおいて用いられている樹脂基板を使用した場合を例にとって説明したが、本発明の要旨からも明らかなように、ベース基材の形態がこれに限定されないことはもちろんである。例えば、セラミックパッケージにおいて用いられているセラミック基板を用いてもよい。
【図面の簡単な説明】
【００５７】
【図１】本発明の一実施形態に係る配線基板の製造方法の工程（本発明に関連する部分の工程）を示す断面図である。
【図２】図１の製造工程に続く製造工程を示す断面図である。
【図３】図２（ｂ）の工程で行う処理の補足説明図である。
【図４】本発明の他の実施形態に係る配線基板の製造方法の工程（本発明に関連する部分の工程）を示す断面図である。
【図５】図１及び図２、又は図４の製造方法を使用して得られた配線基板（半導体パッケージ）の一例を示す断面図である。
【図６】図５の配線基板に半導体素子を実装したときの状態（半導体装置）を示す断面図である。
【符号の説明】
【００５８】
１０…配線基板（半導体パッケージ）、
１１…コア基板（ベース基材）、
１３，１４…配線層、
１５，１６，２１，２２…樹脂層、
１５ａ，１６ａ，２１ａ，２２ａ…溝（配線パターン）、
１５ｂ，１６ｂ，２１ｂ，２２ｂ…ビアホール、
１７，１９，２３，２５…配線層の外側層（シード層／第１の導体層）、
１８，２０，２４，２６…配線層の内側層（第２の導体層）、
ＣＰ…犠牲導体層、
Ｒ１，Ｒ２…めっきレジスト（レジスト層）。
【図１】
2010040625.tif 000003
【図２】
2010040625.tif 000004
【図３】
2010040625.tif 000005
【図４】
2010040625.tif 000006
【図５】
2010040625.tif 000007
【図６】
2010040625.tif 000008