(57)【要約】【課題】回路規模が大きくなく、かつクロック信号を使うことがないので相互変調歪を発生することがないオフセットドリフト電圧の小さな演算増幅器を提供すること。【解決手段】演算増幅器は、ＭＯＳトランジスタ１乃至５及び２０乃至２４と、第１の演算増幅器２５と、バイアス端子９と、基準電圧端子２６とを備えている。一対の入力ＭＯＳトランジスタ１，２と電流源５と正の電源端子１１と負の電源端子１０を有する差動増幅回路１２を備えている。電流源５の電流を制御するバイアス回路１３は、オフセット温度ドリフトが小さくなるように、差動増幅回路１２の電流源５に接続されている。バイアス回路１３は、電流源５から一対の入力ＭＯＳトランジスタ１，２に供給する電流の温度特性と、この一対の入力ＭＯＳトランジスタ１，２のキャリア移動度の温度特性が等しくなるように、電流源５の電流を制御するように構成されている。【選択図】図２
2010028628.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも一対の入力ＭＯＳトランジスタと電流源と第一の電源端子と第二の電源端子とを有する差動増幅回路を備えた演算増幅器において、
オフセット温度ドリフトが小さくなるように、前記電流源の電流を制御するバイアス回路を前記差動増幅回路の前記電流源に接続したことを特徴とする演算増幅器。
【請求項２】
前記バイアス回路は、前記電流源から前記一対の入力ＭＯＳトランジスタに供給する電流の温度特性と、前記一対の入力ＭＯＳトランジスタのキャリア移動度の温度特性が等しくなるように、前記電流源の電流を制御することを特徴とする請求項１に記載の演算増幅器。
【請求項３】
前記バイアス回路は、
前記差動増幅回路の前記第一の電源端子にソースが接続され、前記第二の電源端子にゲートが接続された第１のＭＯＳトラジスタと、
該第１のＭＯＳトラジスタのドレインにソースが接続された第２のＭＯＳトラジスタと、
該第２のＭＯＳトラジスタのゲートに出力端子が接続され、非反転入力端子が基準電圧端子に接続され、反転入力端子が前記第１のＭＯＳトラジスタのドレインに接続された第１の演算増幅器と、
前記第２のＭＯＳトラジスタのドレインにドレインが接続され、ソースが前記第二の電源端子に接続され、ゲートが前記第２のＭＯＳトラジスタのドレインに接続された第３のＭＯＳトラジスタと、
該第３のＭＯＳトラジスタのゲートにゲートが接続され、ソースが前記第二の電源端子に接続された第４のＭＯＳトラジスタと、
該第４のＭＯＳトラジスタのドレインがドレインに接続され、ゲートが前記差動増幅回路の前記電流源に接続され、ソースが前記第一の電源端子に接続された第５のＭＯＳトラジスタと
を備えたことを特徴とする請求項２に記載の演算増幅器。
【請求項４】
前記バイアス回路は、前記一対の入力ＭＯＳトランジスタのゲート・ソース間電圧から前記一対の入力ＭＯＳトランジスタの閾値電圧を引いた値が温度に対して一定になるように前記電流源の電流を制御することを特徴とする請求項１に記載の演算増幅器。
【請求項５】
前記バイアス回路は、
前記差動増幅回路の前記第一の電源端子にソースが接続された第６のＭＯＳトラジスタと、
該第６のＭＯＳトラジスタのゲート及びドレインに接続された抵抗と、
該抵抗に接続され、前記差動増幅回路の前記第二の電源端子に接続され、抵抗値と電流値の積が一定であるような電流値を有する電流源とからなり、
前記差動増幅回路の前記電流源が前記抵抗と前記電流源の中間点に接続されていることを特徴とする請求項４に記載の演算増幅器。
【請求項６】
前記電流源は、
前記差動増幅回路の前記電流源にドレインが接続され、ソースが前記差動増幅回路の前記第二の電源端子に接続された第７のＭＯＳトラジスタと、
該第７のＭＯＳトラジスタのゲートにゲート及びドレインが接続され、ソースが前記差動増幅回路の前記第二の電源端子に接続された第８のＭＯＳトラジスタと、
該第８のＭＯＳトラジスタのドレインに一端が接続され、前記差動増幅回路の前記第一の電源端子に他端が接続され、前記抵抗と同じ材料の抵抗とからなり、
前記第７のＭＯＳトラジスタと前記第８のＭＯＳトラジスタとがカレントミラー回路を構成していることを特徴とする請求項５に記載の演算増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、演算増幅器に関し、より詳細には、高い精度の演算を行うため、オフセット温度ドリフトがゼロあるいは小さくした演算増幅器に関するものである。
【背景技術】
【０００２】
従来からＣＭＯＳプロセスによる演算増幅器は、アナログ電子回路の広い分野において用いられてきている。この種のＣＭＯＳプロセスによる演算増幅器は、大規模デジタル回路との混載が可能で、かつ高い入力インピ−ダンスを有しているという特徴がある一方、オフセット電圧がバイポーラプロセスのものに比べて大きいという問題があった。これを解消するために、例えば、トリミングによってオフセット電圧がゼロになるように調整することで、この種の問題をある程度カバーすることはできる。しかしながら、トリミングによってオフセット電圧がゼロにしたとしても温度ドリフトがあるために、トリンミングを施した温度から大きく離れた温度で使用する場合には、オフセット電圧は無視できないくらい大きな値となり、高い精度が要求される場合、実用に供することができなかった。
【０００３】
この問題を解消するために、例えば、特許文献１では、温度特性の補正回路と帰還回路を兼ねた加算回路を組み合わせることで温度ドリフトがゼロになるようにしている。しかしながら、ＭＯＳトランジスタで構成される演算増幅器の場合、温度ドリフトの値がランダムな値となるため、この回路を用いて温度ドリフトを小さくなるようにするには、個別に温度特性を測定してポテンシオメータで（特許文献１のＦｉｇ．２のｐｏｔｅｎｔｉｏｍｅｔｅｒ７２）で調整しなければならず、調整の手間がかかりその調整のための費用が高くなるという問題がある。これを解消する方法としてオートゼロアンプが提案されている。
【０００４】
図５は、従来の代表的なオートゼロアンプ回路の回路図である。この回路図は、非特許文献１に開示されているものである。なお、この非特許文献１では、比較器として説明しているが、比較器に負帰還をかけても安定するように（発振しないように）位相補償回路を備えていれば演算増幅器として扱うことができる。
【０００５】
以下、図５に示したオートゼロアンプ回路の構成について説明する。  
符号８０はオフセット電圧のない理想的な演算増幅器（以下、オペアンプという）、符号８２はオフセット電圧を有したオペアンプ、符号８１はオペアンプ８２のオフセット電圧がＶｏｓであるオフセット電圧源を模式的に表したもので、オペアンプ８２は理想オペアンプ８０とオフセット電圧源８１とから構成されている。符号８３は容量ＣＡ、符号８４乃至８８はＭＯＳトランジスタであり、いずれもゲート端子に印加する信号によってスイッチ動作する。
【０００６】
ここでＭＯＳトランジスタ８５，８７，８８のゲートには、クロック信号Φ１が印加され、ＭＯＳトランジスタ８４，８６のゲートには、クロック信号Φ２が印加されている。クロック信号Φ１とΦ２は、お互いに反転の関係にあり、クロック信号Φ１によって制御されるＭＯＳトランジタがオンとなる場合には、クロック信号Φ２によって制御されるＭＯＳトランジスタはオフとなる。また、逆にクロック信号Φ１によって制御されるＭＯＳトランジタがオフとなる場合には、クロック信号Φ２によって制御されるＭＯＳトランジスタはオンとなる。
【０００７】
符号８９は入力端子、符号９０は出力端子、符号９１，９３は端子、符号９２はオペアンプの反転入力端子、符号９４はアナロググランド端子、符号９５はオペアンプの非反転入力端子を示している。
【０００８】
次に、図５に示したオートゼロアンプ回路の動作について説明する。  
先ず、クロック信号Φ１によってＭＯＳトランジスタ８５，８７，８８がオンする状態を表すものとして、このオンしているＭＯＳトランジスタ８５，８７，８８の両端間を配線で直接つなぎ、また、オフしているＭＯＳトランジスタ８４，８６は、その先の配線と端子を含めて回路図から除去することで図６のように簡略化することができる。
【０００９】
図６は、図５に示したオートゼロアンプ回路のクロック信号Φ１期間の状態を説明するための回路図である。この図６によると、理想オペアンプ８０は、出力端子９０と反転入力端子９２が接続されているので、非反転入力端子９５に現れる電圧は、反転入力端子９２の電圧に等しくなる。すなわち、出力端子９０の電圧は、オペアンプ８２のオフセット電圧Ｖｏｓになる。この時、容量８３（ＣＡ）の端子間電圧もＶｏｓになる。
【００１０】
次に、図５におけるクロック信号Φ１がオフした場合、すなわち、クロック信号Φ２がオンした場合の状態について図６と同様にして、図７のように簡略化することができる。
【００１１】
図７は、図５に示したオートゼロアンプ回路のクロック信号Φ２期間の状態を説明するための回路図である。この図７によると、理想オペアンプの非反転端子９５の電圧は、端子間電圧差がＶｏｓである電圧を保持した容量８３（ＣＡ）とオフセット電圧源８１の直列接続になっているため、アナロググランド端子９４の電圧に等しくなる。このために、理想オペアンプ８０の反転入力端子９２の端子電圧は、出力端子９０から反転入力端子９２に負帰還をかけた場合は、アナロググランド端子電圧に等しくなる。すなわち、クロック信号Φ１期間に容量８３（ＣＡ）に保持したオフセット電圧によって、オペアンプ８２のオフセット電圧Ｖｏｓを打ち消したことになる。
【００１２】
オペアンプ８２に温度ドリフトがあってオフセット電圧源の電圧Ｖｏｓが変動しあったとしても、クロック信号が連続して動いているので、いつもオフセット電圧を打ち消すことができる。したがって、オフセット温度ドリフトの影響を受けないという特徴がある。また、このオートゼロアンプ回路では、クロック信号Φ１がオンしている期間では、出力が有効でないが、オペアンプ８２にオフセット調整のための回路および調整端子を設けて、さらに別にゼロ調整アンプとオフセット電圧を保持するための容量からなるオフセット電圧調整回路とその出力を調整端子に接続させるような回路を追加することでクロックの状態に関係なくいつも出力が有効にすることもできる。
【００１３】
【特許文献１】米国特許第３７５３１３９号明細書
【非特許文献１】ＰＨＩＬＬＩＰ  Ｅ．  ＡＬＬＥＮ、ＤＯＵＧＬＡＳ  Ｒ．  ＨＯＬＢＥＲＧ著  ＣＭＯＳ  Ａｎａｌｏｇ  Ｃｉｒｃｕｉｔ  Ｄｅｓｉｇｎ、  ＨＯＬＴ，ＲＩＮＥＨＡＲＴ  ＡＮＤ  ＷＩＮＳＴＯＮ，ＩＮＣ  ３５７〜３６０ページ
【非特許文献２】Ｐ．Ｒ．グレイ、Ｐ．Ｊ．フルスト、Ｒ．Ｇ．メイヤー著、浅田邦博、永田譲監訳  アナログ集積回路設計技術  上巻、第４版  培風館  ５０８ページ
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、このような従来のオートゼロアンプ回路を実現するためには、発振回路などが必要になるなど回路規模が大きいこと、クロック信号と入力信号の干渉による相互変調歪を発生するという問題があった。
【００１５】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、ランダムなオフセットドリフト電圧がある場合でも、回路規模が大きくなく、かつクロック信号を使うことがないので相互変調歪を発生することがないオフセットドリフト電圧の小さな演算増幅器を提供することにある。
【課題を解決するための手段】
【００１６】
本発明は、このような目的を達成するためになされたもので、請求項１に記載の発明は、少なくとも一対の入力ＭＯＳトランジスタ（１，２）と電流源（５）と第一の電源端子（１１）と第二の電源端子（１０）とを有する差動増幅回路（１２）を備えた演算増幅器において、オフセット温度ドリフトが小さくなるように、前記電流源（５）の電流を制御するバイアス回路（１３，１４）を前記差動増幅回路（１２）の前記電流源（５）に接続したことを特徴とする。（図１，図２；実施例１，２）
【００１７】
また、請求項２に記載の発明は、請求項１に記載の発明において、前記バイアス回路（１３）は、前記電流源（５）から前記一対の入力ＭＯＳトランジスタ（１，２）に供給する電流の温度特性と、前記一対の入力ＭＯＳトランジスタ（１，２）のキャリア移動度の温度特性が等しくなるように、前記電流源（５）の電流を制御することを特徴とする。（図２；実施例１）
【００１８】
また、請求項３に記載の発明は、請求項２に記載の発明において、前記バイアス回路（１３）は、前記差動増幅回路（１２）の前記第一の電源端子（１１）にソース（Ｓ１）が接続され、前記第二の電源端子（１０）にゲート（Ｇ１）が接続された第１のＭＯＳトラジスタ（２０）と、該第１のＭＯＳトラジスタ（２０）のドレイン（Ｄ１）にソース（Ｓ２）が接続された第２のＭＯＳトラジスタ（２１）と、該第２のＭＯＳトラジスタ（２１）のゲート（Ｇ１）に出力端子が接続され、非反転入力端子が基準電圧端子に接続され、反転入力端子が前記第１のＭＯＳトラジスタ（２０）のドレイン（Ｄ１）に接続された第１の演算増幅器（２５）と、前記第２のＭＯＳトラジスタ（２１）のドレイン（Ｄ２）にドレイン（Ｄ３）が接続され、ソース（Ｓ３）が前記第二の電源端子（１０）に接続され、ゲート（Ｇ３）が前記第２のＭＯＳトラジスタ（２１）のドレイン（Ｄ２）に接続された第３のＭＯＳトラジスタ（２２）と、該第３のＭＯＳトラジスタ（２２）のゲート（Ｇ３）にゲート（Ｇ４）が接続され、ソース（Ｓ４）が前記第二の電源端子（１０）に接続された第４のＭＯＳトラジスタ（２３）と、該第４のＭＯＳトラジスタ（２３）のドレイン（Ｄ４）がドレイン（Ｄ５）に接続され、ゲート（Ｇ５）が前記差動増幅回路（１２）の前記電流源（５）に接続され、ソース（Ｓ５）が前記第一の電源端子（１１）に接続された第５のＭＯＳトラジスタ（２４）とを備えたことを特徴とする。（図２；実施例１）
【００１９】
また、請求項４に記載の発明は、請求項１に記載の発明において、前記バイアス回路（１４）は、前記一対の入力ＭＯＳトランジスタ（１，２）のゲート・ソース間電圧から前記一対の入力ＭＯＳトランジスタ（１，２）の閾値電圧を引いた値が温度に対して一定になるように前記電流源（５）の電流を制御することを特徴とする。（図３；実施例２）
【００２０】
また、請求項５に記載の発明は、請求項４に記載の発明において、前記バイアス回路（１４）は、前記差動増幅回路（１２）の前記第一の電源端子（１１）にソース（Ｓ６）が接続された第６のＭＯＳトラジスタ（３０）と、該第６のＭＯＳトラジスタ（２０）のゲート（Ｇ６）及びドレイン（Ｄ６）に接続された抵抗（Ｒ３１）と、該抵抗（Ｒ３１）に接続され、前記差動増幅回路（１２）の前記第二の電源端子（１０）に接続され、抵抗値と電流値の積が一定であるような電流値を有する電流源（３２）とからなり、前記差動増幅回路（１２）の前記電流源（５）が前記抵抗（Ｒ３１）と前記定電流源（３２）の中間点に接続されていることを特徴とする。（図３；実施例２）
【００２１】
また、請求項６に記載の発明は、請求項５に記載の発明において、前記定電流源（３２）は、前記差動増幅回路（１２）の前記電流源（５）にドレイン（Ｄ７）が接続され、ソース（Ｓ７）が前記差動増幅回路（１２）の前記第二の電源端子（１０）に接続された第７のＭＯＳトラジスタ（４０）と、該第７のＭＯＳトラジスタ（４０）のゲート（Ｇ７）にゲート（Ｇ８）及びドレイン（Ｄ８）が接続され、ソース（Ｓ８）が前記差動増幅回路（１２）の前記第二の電源端子（１０）に接続された第８のＭＯＳトラジスタ（４１）と、該第８のＭＯＳトラジスタ（４１）のドレイン（Ｄ８）に一端が接続され、前記差動増幅回路（１２）の前記第一の電源端子（１１）に他端が接続され、前記抵抗（Ｒ３１）と同じ材料の抵抗（Ｒ４２）とからなり、前記第７のＭＯＳトラジスタ（４０）と前記第８のＭＯＳトラジスタ（４１）とがカレントミラー回路を構成していることを特徴とする。（図４；実施例２）
【発明の効果】
【００２２】
本発明によれば、少なくとも一対の入力ＭＯＳトランジスタと電流源と第一の電源端子と第二の電源端子とを有する差動増幅回路を備えた演算増幅器において、オフセット温度ドリフトが小さくなるように、電流源の電流を制御するバイアス回路を差動増幅回路の電流源に接続したので、ランダムなオフセットドリフト電圧がある場合でも、大規模な回路にすることなく、また、クロック信号を使うことなくオフセット温度ドリフトの小さい演算増幅器を提供できる。
【発明を実施するための最良の形態】
【００２３】
以下、図面を参照して本発明の実施の形態について説明する。  
図１は、代表的な演算増幅器の初段アンプに使用される差動増幅回路の回路図である。図中符号１乃至５はＭＯＳトランジスタで、ＭＯＳトランジスタ１，２は入力ＭＯＳトランジスタ、ＭＯＳトランジスタ３，４はロードＭＯＳトランジスタ、ＭＯＳトランジスタ５は電流源ＭＯＳトランジスタを示している。
【００２４】
この差動増幅回路１２の具体的には、ＭＯＳトランジスタ５のソースは、正の電源端子１１に接続し、ＭＯＳトランジスタ５のゲートに接続されたバイアス端子９は、電流を制御するためにバイアス電圧が供給され、ＭＯＳトランジスタ５のドレインは、ＭＯＳトランジスタ１，２のソースを共通接続した端子と接続されている。
【００２５】
ＭＯＳトランジスタ１，２のゲートに接続された端子６，７には、それぞれ入力信号が供給され、ＭＯＳトランジスタ２のドレインは、ＭＯＳトランジスタ４のドレインと接続され、この端子は同時に差動増幅回路の出力端子８となる。ＭＯＳトランジスタ４のソースは負の電源端子１０に接続され、ＭＯＳトランジスタ４のゲートは、ＭＯＳトランジスタ３のドレインとゲートを共通接続した端子に接続され、さらに、ＭＯＳトランジスタ１のドレインと接続され、ＭＯＳトランジスタ３のソースは、負の電源端子１０に接続されている。
【００２６】
図１に示した差動増幅回路１２は、単体で演算増幅器とすることも可能であるが、通常は、出力増幅器と合わせて構成することで演算増幅器を形成する。この場合、演算増幅器のオフセット電圧は、初段アンプとして使用される差動増幅回路１２のオフセット電圧が演算増幅器のオフセットを決定する。したがって、演算増幅器のオフセットを解析するには、図１に示した差動増幅回路１２のオフセット電圧を解析すればよい。
【００２７】
図１に示した差動増幅回路１２のオフセット電圧Ｖｏｓは、入力ＭＯＳトランジスタ対１，２及び負荷（ロード）ＭＯＳトランジスタ対３，４のミスマッチによって生ずるものであり、このオフセット電圧Ｖｏｓは、（１）式に示すように解析的に求めることができる。
Ｖｏｓ＝ΔＶ1＋（ｇｍ3／ｇｍ1）ΔＶ3＋（１／２）（Ｖｇｓ1−Ｖｔｈ1）［｛Δ（Ｗ3／Ｌ3）／（Ｗ3／Ｌ3）＋Δμ3／μ3＋ΔＣｏｘ3／Ｃｏｘ3｝−｛Δ（Ｗ1／Ｌ1）／（Ｗ1／Ｌ1）＋Δμ1／μ1＋ΔＣｏｘ1／Ｃｏｘ1｝］      ・・・（１）
ここで、ｇｍjはＭＯＳトランジスタｊ（ｊ＝１〜４）のトランスコンダクタンス値、Ｖｇｓ1はＭＯＳトランジスタ１のゲート・ソース間電圧、ＶｔｈjはＭＯＳトランジスタｊ（ｊ＝１〜４）の閾値電圧、Ｗj、ＬjはそれぞれＭＯＳトランジスタｊ（ｊ＝１〜４）のチャネル幅およびチャネル長、μjはＭＯＳトランジスタｊ（ｊ＝１〜４）のキャリア移動度、ＣｏｘjはＭＯＳトランジスタｊ（ｊ＝１〜４）のゲート容量である。またΔで表示された記号は、以下のようにデバイスパラメータのミスマッチ、すなわち、対を形成するＭＯＳトランジスタの性能のずれの量を表している。
ΔＶ1＝Ｖｔｈ1−Ｖｔｈ2      ・・・（２）
ΔＶ3＝Ｖｔｈ3−Ｖｔｈ4      ・・・（３）
Δ（Ｗ1／Ｌ1）＝（Ｗ1／Ｌ1）−（Ｗ2／Ｌ2）      ・・・（４）
Δ（Ｗ3／Ｌ3）＝（Ｗ3／Ｌ3）−（Ｗ4／Ｌ4）      ・・・（５）
Δμ1＝μ1−μ2      ・・・（６）
Δμ3＝μ3−μ4      ・・・（７）
ΔＣｏｘ1＝Ｃｏｘ1−Ｃｏｘ2      ・・・（８）
ΔＣｏｘ3＝Ｃｏｘ3−Ｃｏｘ4      ・・・（９）
【００２８】
このオフセット電圧Ｖｏｓの（１）式は、非特許文献２の５０８ページ（６．６９式）をさらに詳細に解析して求めたものである。このオフセット電圧Ｖｏｓを表す式（１）よりオフセット電圧の温度ドリフト値を解析することができる。
【００２９】
（１）式において、ΔＶj＝Ｖｔｈj−Ｖｔｈj+1（ｊ＝１，３）、Δ（Ｗj／Ｌj）、ΔＣｏｘj（ｊ＝１〜４）は温度に依存しない。また、移動度μｊ（ｊ＝１，３）と移動度のミスマッチΔμｊ（ｊ＝１，３）は、温度依存性があるが、その比であるΔμｊ／μｊ（ｊ＝１，３）は、温度依存性を打ち消しあうため温度依存性がない。同様に、ｇｍ１、ｇｍ３も温度依存性があるが、その比である（ｇｍ3／ｇｍ1）は、温度依存性を打ち消しあうため温度依存性はない。したがって、式（１）において温度依存性があるのは、ＭＯＳトランジスタ１のゲート・ソース間電圧Ｖｇｓ1と閾値電圧Ｖｔｈ1の差（Ｖｇｓ1−Ｖｔｈ1）のみである。このゲート・ソース間電圧Ｖｇｓ1と閾値電圧Ｖｔｈ1の差（Ｖｇｓ1−Ｖｔｈ1）にかかる係数［｛Δ（Ｗ3／Ｌ3）／（Ｗ3／Ｌ3）＋Δμ3／μ3＋ΔＣｏｘ3／Ｃｏｘ3｝−｛Δ（Ｗ1／Ｌ1）／（Ｗ1／Ｌ1）＋Δμ1／μ1＋ΔＣｏｘ1／Ｃｏｘ1｝］は温度依存性がないが、その符号と大きさはデバイスのミスマッチに依存するので、ランダムな値になる。それ故にＭＯＳトランジスタで構成される演算増幅器の温度ドリフト値はランダムになり、その補正は簡単にできなかった。ＭＯＳトランジスタに流れる電流Ｉ1と（Ｖｇｓ1−Ｖｔｈ1）の関係は、次式で表すことができる。
Ｉ1＝（Ｗ1／Ｌ1）（μ1Ｃｏｘ1／２）（Ｖｇｓ1−Ｖｔｈ1）2      ・・・（１０）
【００３０】
（１０）式において、温度依存性があるのは、キャリア移動度μ1のみである。ここで、ＭＯＳトランジスタのゲート・ソース間電圧Ｖｇｓ1と閾値電圧Ｖｔｈ1の差（Ｖｇｓ1−Ｖｔｈ1）が温度に関係なくいつも一定になるように電流を制御することができれば（１）式より、Ｖｏｓは温度依存性が存在しない。または、ＭＯＳトランジスタに流れる電流Ｉ1がキャリア移動度μ1は、温度に比例するように制御することができれば（１０）式より（Ｖｇｓ1−Ｖｔｈ1）が一定となって（１）式より、Ｖｏｓは温度依存性が存在しない。
【００３１】
次に、具体的なオフセット温度ドリフト依存性のない本発明の演算増幅器の各実施例について説明する。  
【００３２】
＜実施例１＞
図２は、本発明に係る演算増幅器の実施例１を説明するための回路図で、本実施例１の演算増幅器は、入力ＭＯＳトランジスタ１，２に流れる電流Ｉ1が、入力ＭＯＳトランジスタ１，２のキャリア移動度μ1の温度に比例するように制御するバイアス回路１３を備えている。
【００３３】
本実施例１の演算増幅器は、ＭＯＳトランジスタ１乃至５及び２０乃至２４と、第１の演算増幅器２５と、第１の入力端子６と、第２の入力端子７と、出力端子８と、バイアス端子９と、基準電圧端子２６とを備えている。なお、ＭＯＳトランジスタ１乃至５から構成される差動増幅回路１２は、図１で説明した差動増幅回路１２と同じであるため、以下における差動増幅回路１２の説明は省略してある。
【００３４】
本実施例１の演算増幅器は、少なくとも一対の入力ＭＯＳトランジスタ１，２と電流源５と正の電源端子１１と負の電源端子１０を有する差動増幅回路１２を備えている。電流源５の電流を制御するバイアス回路１３は、オフセット温度ドリフトが小さくなるように、差動増幅回路１２の電流源５に接続されている。
【００３５】
また、バイアス回路１３は、電流源５から一対の入力ＭＯＳトランジスタ１，２に供給する電流の温度特性と、この一対の入力ＭＯＳトランジスタ１，２のキャリア移動度の温度特性が等しくなるように、電流源５の電流を制御するように構成されている。
【００３６】
また、バイアス回路１３は、第１乃至第５のＭＯＳトラジスタ２０乃至２４と、第１の演算増幅器２５とを備えている。第１のＭＯＳトラジスタ２０のソースＳ１は、差動増幅回路１２の正の電源端子１１に接続され、ゲートＧ１は負の電源端子１０に接続されている。第２のＭＯＳトラジスタ２１のソースＳ２は、第１のＭＯＳトラジスタ２０のドレインＤ１に接続されている。
【００３７】
第１の演算増幅器２５の出力端子は、第２のＭＯＳトラジスタ２１のゲートＧ１に接続され、非反転入力端子は基準電圧端子２６に接続され、反転入力端子は第１のＭＯＳトラジスタ２０のドレインＤ１に接続されている。この非反転入力端子２６には、一定電圧Ｖ２６が供給されている。
【００３８】
第３のＭＯＳトラジスタ２２のドレインＤ３及びゲートＧ３は、第２のＭＯＳトラジスタ２１のドレインＤ２に接続され、ソースＳ３は負の電源端子１０に接続されている。第４のＭＯＳトラジスタ２３のゲートＧ４は、第３のＭＯＳトラジスタ２２のゲートＧ３及びドレインＤ３に接続され、ソースＳ４は負の電源端子１０に接続されている。
【００３９】
第５のＭＯＳトラジスタ２４のドレインＤ５は、第４のＭＯＳトラジスタ２３のドレインＤ４に接続され、ゲートＧ５は差動増幅回路１２の電流源５に接続され、ソースＳ５は正の電源端子１１に接続されている。
【００４０】
なお、図２に示した回路は、演算増幅器として機能するもので、通常の演算増幅器のように差動増幅回路１２の後段に出力増幅回路を備えていても本発明の目的であるオフセット温度ドリフト性能に影響はない。
【００４１】
次に、図２に示した演算増幅器の回路動作について説明する。  
第１の演算増幅器２５は、ＭＯＳトランジスタ２１と組み合わせることで負帰還ループを形成しているので、端子２７の電圧は、端子２６の電圧Ｖ２６に等しくなる。ここで電圧Ｖ２６の値としてＶｄｄ−Ｖ２６がＶｄｄ−Ｖｓｓ−Ｖｔｈに比べて十分小さい場合、ＭＯＳトランジスタ２０は線形領域で動作する。この場合のＭＯＳトランジスタ２０の電流・電圧特性を次式で表す。
Ｉｄｓ＝（Ｗ／Ｌ）（μＣｏｘ）（Ｖｇｓ−Ｖｔｈ−０．５Ｖｄｓ）Ｖｄｓ
・・・（１１）
ここで、Ｖｄｓ（＝Ｖｄ−Ｖｓ）はＶｄ＝Ｖ２６であるので
Ｖｄｓ＝Ｖ２６−Ｖｄｄ      ・・・（１２）
となる。ＶｄｓがＶｇｓ−Ｖｔｈに比べて十分小さい時、（１１）式は（１３）式のように簡略化できる。
Ｉｄｓ＝（Ｗ／Ｌ）（μＣｏｘ）（Ｖｇｓ−Ｖｔｈ）Ｖｄｓ      ・・・（１３）
【００４２】
（１３）式によれば、ＭＯＳトランジスタ２０に流れる電流は、ＭＯＳトランジスタのキャリア移動度μ以外の項は、温度に対して依存しないいつも一定な値にある。したがって、ＭＯＳトランジスタ２０を流れる電流Ｉｄｓは、移動度μに比例する。この電流Ｉｄｓは、ＭＯＳトランジスタ２２，２３で形成されるカレントミラー回路とＭＯＳトランジスタ２４，５で形成されるカレントミラーによって、差動増幅回路の入力トランジスタに流れる電流もまた、ＭＯＳトランジスタ２０のキャリア移動度μに比例する。したがって、（１）式で表したように、この回路のオフセット電圧は温度によらずにいつも一定になる。
【００４３】
＜実施例２＞
図３は、本発明に係る演算増幅器の実施例２を説明するための回路図で、本実施例２の演算増幅器は、入力ＭＯＳトランジスタ１，２のゲート・ソース間電圧Ｖｇｓ1と閾値電圧Ｖｔｈ1の差（Ｖｇｓ1−Ｖｔｈ1）が温度に関係なくいつも一定になるように電流を制御することができるバイアス回路１４を備えている。
【００４４】
本実施例２の演算増幅器は、ＭＯＳトランジスタ１乃至５、３０と、抵抗Ｒ３１と、電流源３２と、第１の入力端子６と、第２の入力端子７と、出力端子８と、バイアス端子９とを備えている。なお、ＭＯＳトランジスタ１乃至５から構成される差動増幅回路１２は、図１で説明した差動増幅回路１２と同じであるため、以下における差動増幅回路１２の説明は省略してある。
【００４５】
本実施例２の演算増幅器は、少なくとも一対の入力ＭＯＳトランジスタ１，２と電流源５と正の電源端子１１と負の電源端子１０を有する差動増幅回路１２を備えている。電流源５の電流を制御するバイアス回路１４は、オフセット温度ドリフトが小さくなるように、差動増幅回路１２の電流源５に接続されている。
【００４６】
また、バイアス回路１４は、一対の入力ＭＯＳトランジスタ（１，２）のゲート・ソース間電圧から一対の入力ＭＯＳトランジスタ１，２の閾値電圧を引いた値が温度に対して一定になるように電流源５の電流を制御するように構成されている。
【００４７】
また、バイアス回路１４は、差動増幅回路１２の正の電源端子１１にソースＳ６が接続された第６のＭＯＳトラジスタ３０と、この第６のＭＯＳトラジスタ２０のゲートＧ６及びドレインＤ６に接続された抵抗Ｒ３１と、この抵抗Ｒ３１に接続され、差動増幅回路１２の負の電源端子１０に接続された電流源３２とから構成されている。また、差動増幅回路１２の電流源５は、抵抗Ｒ３１と電流源３２の中間点に接続されている。
【００４８】
なお、図３に示した回路は、演算増幅器として機能するので、通常の演算増幅器のように差動増幅回路１２の後段に出力増幅回路を備えていても本発明の目的であるオフセット温度ドリフト性能に影響はない。
【００４９】
次に、図３に示した演算増幅器の回路動作について説明する。  
ＭＯＳトランジスタ３０の（Ｗ／Ｌ）は十分大きい値を選択して、そのゲート・ソース間電圧が、ＭＯＳトランジスタ３０の閾値電圧Ｖｔｈに等しくなるようにする。この時、ＭＯＳトランジスタは、強反転動作域でなく、弱反転動作域で動作していることになる。この結果、端子３３の電圧はＶｄｄ−Ｖｔｈとなる。抵抗値Ｒ３１を有した抵抗３１には電流源３２から電流Ｉ３２が流れているので、抵抗の両端子間には電圧Ｉ３２・Ｒ３１が発生する。
【００５０】
したがって、端子３４の電圧は、Ｖｄｄ−Ｖｔｈ−Ｉ３２・Ｒ３１となる。この端子３４の電圧が、ＭＯＳトランジスタ５のゲートに供給されるのでＭＯＳトランジスタ５に印加するゲート・ソース間電圧Ｖｇｓと閾値電圧Ｖｔｈの差はＩ３２・Ｒ３１となる。ここでＩ３２・Ｒ３１が、温度に依存せずいつも一定になるようにすれば、入力ＭＯＳトランジスタ１，２のゲート電圧Ｖｇｓ、閾値電圧Ｖｔｈの差（Ｖｇｓ−Ｖｔｈ）もまた温度に依存せずにいつも一定になる。
【００５１】
図４は、図３に示した電流源３２の回路図で、Ｉ３２・Ｒ３１がいつも一定になるような具体的な回路例を示している。図４において、符号３０，４０，４１は、ＭＯＳトランジスタで、符号３１，４２は抵抗を示している。なお、ＭＯＳトランジスタ３０及び抵抗３１については、図３に示したＭＯＳトランジスタ及び抵抗と同一であるため、以下における説明は省略してある。
【００５２】
電流源３２は、第７のＭＯＳトラジスタ４０と第８のＭＯＳトラジスタ４１とを備えている。第７のＭＯＳトラジスタ４０のドレインＤ７は、差動増幅回路１２の電流源５に接続され、ソースＳ７は差動増幅回路１２の負の電源端子１０に接続されている。
【００５３】
第８のＭＯＳトラジスタ４１のゲートＧ８及びドレインＤ８は、第７のＭＯＳトラジスタ４０のゲートＧ７に接続され、ソースＳ８は差動増幅回路１２の負の電源端子１０に接続されている。
【００５４】
抵抗Ｒ４２の一端は、第８のＭＯＳトラジスタ４１のドレインＤ８に接続され、抵抗Ｒ４２の他端は、差動増幅回路１２の正の電源端子１１に接続されている。
【００５５】
第７のＭＯＳトラジスタ４０と第８のＭＯＳトラジスタ４１とはカレントミラー回路を構成しており、それぞれのＭＯＳトランジスタに流れる電流は比例関係にある。ＭＯＳトランジスタ４１に流れる電流は抵抗Ｒ４２を流れる電流に等しい。抵抗Ｒ４２を流れる電流Ｉ４２は（１４）式で表すことができる。
Ｉ４２＝（Ｖｄｄ−Ｖ４３）／Ｒ４２      ・・・（１４）
ここでＶ４３は端子４３の電圧、Ｒ４２は抵抗４２の抵抗値である。Ｖ４３はＭＯＳトランジスタのゲート電圧であるがＶｄｄがＶ４３に比べて十分大きい場合、Ｖｄｄ−Ｖ４３は温度依存性が極めて小さくなるので温度依存性を無視できる。ＭＯＳトランジスタ４０に流れる電流Ｉ４０は、対をなすＭＯＳトランジスタ４１とのカレントミラー比で決まるが簡単にするためにカレントミラー比を１とする。すると抵抗３１に流れる電流Ｉ３２は（１５）式で表すことができる。
Ｉ３２＝Ｉ４２＝（Ｖｄｄ−Ｖ４３）／Ｒ４２      ・・・（１５）
ここでＩ３２・Ｒ３１の値は（１５）式より（１６）のようになる。
Ｉ３２・Ｒ３１＝（Ｖｄｄ−Ｖ４３）（Ｒ３１／Ｒ４２）      ・・・（１６）
【００５６】
抵抗Ｒ３１と抵抗Ｒ４２に同じ材料を使用すれば、両者の温度特性は同じであるので、これらの抵抗比Ｒ３１／Ｒ４２は、温度に依存せずいつも一定になる。また、（Ｖｄｄ−Ｖ４３）も温度依存性は無視できるので、（１６）式よりＩ３２・Ｒ３１は、電流源３２に図４に示すような回路１４を使用すれば、温度に依存せずいつも一定にすることができる。
【００５７】
こうして図３に示した演算増幅器において、入力ＭＯＳトランジスタ１，２のゲート電圧Ｖｇｓ、閾値電圧Ｖｔｈの差（Ｖｇｓ−Ｖｔｈ）もまた温度に依存せずにいつも一定になる。従って、（１）式よりオフセット電圧は温度に対していつも一定になる。
【００５８】
なお、本発明は、オフセットドリフトがゼロあるいは小さい演算増幅器に関するものであり、オフセット電圧をゼロにするものではない。そこで従来から知られているオフセット電圧をゼロにする手法と組み合わせることで、全ての温度範囲にわたってオフセット電圧をゼロにすることができる。
【００５９】
オフセット電圧をゼロにするには、出荷前にオフセットがゼロになるように物理的切断を行うオフセットトリミング、又は出荷前かユーザーにおいて不揮発性メモリを用いてオフセット電圧値を不揮発メモリに記憶させて後に、演算増幅器の出力信号に記憶させた電圧を減算するなどの方法がある。
【産業上の利用可能性】
【００６０】
本発明の演算増幅器は、入力ＭＯＳトランジスタのゲート・ソース間電圧Ｖｇｓ1と閾値電圧Ｖｔｈ1の差（Ｖｇｓ1−Ｖｔｈ1）が温度に関係なくいつも一定になるように電流を制御することができるので、オフセット電圧Ｖｏｓを表す（１）式によりオフセット温度依存性が存在しない。また、入力ＭＯＳトランジスタに流れる電流Ｉ1がキャリア移動度μ1は温度に比例するように制御することができるので、（１０）式及びオフセット電圧Ｖｏｓを表す（１）式によりオフセット温度依存性が存在しない。このような特性を実現するために、僅かな回路を追加するだけで実現できるので、安価でかつクロックによる変調歪のないオフセット電圧が小さい演算増幅器を提供できる。
【図面の簡単な説明】
【００６１】
【図１】代表的な演算増幅器の初段アンプに使用される差動増幅回路の回路図である。
【図２】本発明に係る演算増幅器の実施例１を説明するための回路図である。
【図３】本発明に係る演算増幅器の実施例２を説明するための回路図である。
【図４】図３に示した電流源の回路図である。
【図５】従来の代表的なオートゼロアンプ回路の回路図である。
【図６】図５に示したオートゼロアンプ回路のクロック信号Φ１期間の状態を説明するための回路図である。
【図７】図５に示したオートゼロアンプ回路のクロック信号Φ２期間の状態を説明するための回路図である。
【符号の説明】
【００６２】
１乃至５  ＭＯＳトランジスタ
６，７  入力端子
８  出力端子
９  バイアス端子
１２  差動増幅回路
１３  バイアス回路
２０乃至２４，３０，４０，４１  ＭＯＳトランジスタ
２５  第１の演算増幅器
２６  非反転入力端子
２７，２８，３３，３４，４３  端子
３１，４２  抵抗（Ｒ）
８０  演算増幅器（オペアンプ）
８１  オフセット電圧源
８２  オペアンプ
８３  容量（ＣＡ）
８４乃至８８  ＭＯＳトランジスタ
８９  入力端子
９０  出力端子
９１，９３  端子
９２  オペアンプの反転入力端子
９４  アナロググランド端子
９５  オペアンプの非反転入力端子
【図１】
2010028628.tif 000003
【図２】
2010028628.tif 000004
【図３】
2010028628.tif 000005
【図４】
2010028628.tif 000006
【図５】
2010028628.tif 000007
【図６】
2010028628.tif 000008
【図７】
2010028628.tif 000009