(57)【要約】【課題】制御タイミングの遅延を抑制しつつインピーダンス整合制御の信頼性を向上させること。【解決手段】復調装置が、クロック信号と前記アンテナ装置を制御する制御信号とを重畳したそれぞれ異なる３つのレベル値からなるパルス信号を導線経由でアンテナ装置へ通知し、アンテナ装置が、復調装置から通知されたパルス信号に含まれるクロック信号を検知したうえで検知したクロック信号に基づいて制御信号を同期検出するように受信装置を構成する。【選択図】        図２
2010028318.tif 000002
【特許請求の範囲】
【請求項１】
アンテナ近傍に設けられたアンテナ装置と前記アンテナ装置に対して給電する導線を介して接続された復調装置とを含んだ受信装置であって、
前記復調装置は、
クロック信号と前記アンテナ装置を制御する制御信号とを重畳したそれぞれ異なる３つのレベル値からなるパルス信号を前記導線経由で前記アンテナ装置へ通知する通知手段
を備え、
前記アンテナ装置は、
前記復調装置の通知手段から通知された前記パルス信号に含まれる前記クロック信号を検知したうえで検知したクロック信号に基づいて前記制御信号を同期検出する同期検出手段
を備えたことを特徴とする受信装置。
【請求項２】
前記クロック信号および前記制御信号は、
０または１の２値信号であって、
前記復調装置の通知手段は、
クロック信号が１かつ制御信号が１の場合には第１のレベル値とし、クロック信号が１かつ制御信号が０の場合には前記第１のレベル値よりも小さい第２のレベル値とし、クロック信号が１かつ制御信号が０の場合およびクロック信号が０かつ制御信号が１の場合には前記第１のレベル値と前記第２のレベル値との中間値である第３のレベル値とした前記パルス信号を通知することを特徴とする請求項１に記載の受信装置。
【請求項３】
前記アンテナ装置の同期検出手段は、
前記パルス信号が前記第１のレベル値と前記第３のレベル値との間に設けられた第１の閾値よりも大きい場合に前記制御信号が１であるとし、前記パルス信号が前記第２のレベル値と前記第３のレベル値との間に設けられた第２の閾値よりも小さい場合に前記制御信号が０であるとすることを特徴とする請求項２に記載の受信装置。
【請求項４】
前記アンテナ装置は、
前記制御信号のデータパターンと当該データパターンに対応する制御値とを関連付けた変換情報を記憶する記憶手段と、
前記同期検出手段によって同期検出された前記制御信号のデータパターンを前記変換情報に基づいて前記制御値へ変換する変換手段と
を備えたことを特徴とする請求項１、２または３に記載の受信装置。
【請求項５】
前記アンテナ装置は、
複数のアンテナを有するものであって、
前記復調装置の通知手段は、
前記複数のアンテナごとの前記制御信号を前記パルス信号に含めて通知し、
前記アンテナ装置の同期検出手段は、
前記通知手段から通知された前記パルス信号から前記複数のアンテナごとの前記制御信号をそれぞれ同期検出することを特徴とする請求項１〜４のいずれか一つに記載の受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、アンテナ近傍に設けられたアンテナ装置とアンテナ装置に給電する導線を介して接続された復調装置とを含んだ受信装置に関し、特に、制御タイミングの遅延を抑制しつつインピーダンス整合制御の信頼性を向上させることができる受信装置に関するものである。
【背景技術】
【０００２】
近年、車載用ＤＴＶ（デジタルテレビジョン）受信機が普及してきている。このような受信装置では、放送波を安定して受信するために、自動車のルーフ部分などに取り付けられたアンテナのインピーダンス整合をとる必要がある（たとえば、特許文献１参照）。
【０００３】
また、上記した受信装置は、アンテナのインピーダンス整合を行うアンテナ装置と、アンテナからの信号を復調する復調装置（本体装置）とを、同軸ケーブルなどの導線で接続して構成される。ここで、アンテナのインピーダンス整合を効果的に行うためには、上記したアンテナ装置をアンテナの近傍に設けることが好ましい。
【０００４】
そして、車内に設けられた復調装置（本体装置）は、導線経由でアンテナ装置に対する給電を行うとともに、アンテナ装置に対してインピーダンス整合に係る制御信号を通知する。たとえば、復調装置は制御値に応じた個数のパルス信号を通知し、アンテナ装置は通知されたパルス数をカウントすることで制御値を再生する手法が提案されている。
【０００５】
【特許文献１】特開平４−２９８１２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記した従来技術では、復調装置からアンテナ装置に通知されるパルスの数がそのまま制御信号値となるので、制御タイミングの遅れが問題となる。これは、制御信号に係るデータ長が大きくなると、データ伝送時間がかさむためである。たとえば、２０という値を通知する場合、２０個のパルスを伝送する必要があるため、１という値を通知する場合に比べて２０倍の伝送時間を要することになる。
【０００７】
また、パルス数を制御信号値として用いると、ノイズに起因するパルス数の欠損などから誤った制御値がアンテナ装置に通知される可能性が高くなる。したがって、制御信号伝送の信頼性が低いという問題もある。特に、制御信号の始まりや終わりを示すパルス群の一部が欠損すると制御信号の通知自体に失敗してしまう。
【０００８】
ところで、アンテナ装置および復調装置にそれぞれクロック回路を設け、クロック回路から出力されるクロック信号に基づいて伝送データの送受信の同期をとることとすれば、アンテナ装置／復調装置間の制御信号伝送の信頼性が高くなるとも考えられる。しかし、アンテナ装置にクロック回路を設けることは、アンテナの受信感度に悪影響を及ぼすことが懸念されるため好ましくない。
【０００９】
これらのことから、制御タイミングの遅延を抑制しつつインピーダンス整合制御の信頼性を向上させることができる受信装置をいかにして実現するかが大きな課題となっている。なお、かかる課題は、車両に搭載される受信装置に限らず、屋内や屋外に設置される受信装置においても同様に発生する課題である。
【００１０】
この発明は、上述した従来技術による問題点を解消するためになされたものであり、制御タイミングの遅延を抑制しつつインピーダンス整合制御の信頼性を向上させることができる受信装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上述した課題を解決し、目的を達成するため、本発明は、アンテナ近傍に設けられたアンテナ装置と前記アンテナ装置に対して給電する導線を介して接続された復調装置とを含んだ受信装置であって、前記復調装置は、クロック信号と前記アンテナ装置を制御する制御信号とを重畳したそれぞれ異なる３つのレベル値からなるパルス信号を前記導線経由で前記アンテナ装置へ通知する通知手段を備え、前記アンテナ装置は、前記復調装置の通知手段から通知された前記パルス信号に含まれる前記クロック信号を検知したうえで検知したクロック信号に基づいて前記制御信号を同期検出する同期検出手段を備えたことを特徴とする。
【発明の効果】
【００１２】
本発明によれば、復調装置が、クロック信号と前記アンテナ装置を制御する制御信号とを重畳したそれぞれ異なる３つのレベル値からなるパルス信号を導線経由でアンテナ装置へ通知し、アンテナ装置が、復調装置から通知されたパルス信号に含まれるクロック信号を検知したうえで検知したクロック信号に基づいて制御信号を同期検出するように受信装置を構成したので、クロック信号と制御信号と重畳させつつ、２進コードの制御信号を用いることが可能となるため、制御タイミングの遅延を抑制しつつインピーダンス整合制御の信頼性を向上させることができるという効果を奏する。
【発明を実施するための最良の形態】
【００１３】
以下に添付図面を参照して、この発明に係る受信手法の好適な実施例を詳細に説明する。なお、以下では、本発明に係る受信手法の概要について説明した後に、本発明に係る受信手法を適用した受信装置についての実施例を説明することとする。
【００１４】
まず、本発明に係る受信手法の概要について図１を用いて説明する。図１は、本発明に係る受信手法の概要を示す図である。なお、アンテナの近傍に設けられるアンテナ装置と、このアンテナ装置を制御する復調装置とは同軸ケーブル等の導線で接続されることで受信装置を構成しているものとする。また、アンテナ装置は、導線を介して復調装置からの給電を受けるものとする。
【００１５】
本発明に係る受信手法は、復調装置が、アンテナ装置の制御に用いる制御信号と制御信号の同期に用いるクロック信号を重畳したパルス信号をアンテナ装置へ通知し、アンテナ装置が、パルス信号から取り出したクロック信号に基づいて制御信号を復号する点に主たる特徴がある。
【００１６】
同図に示すように、パルス信号は、３つのレベル値からなるブロック波形であり、たとえば、８Ｖ、９Ｖおよび１０Ｖの電圧値をとる。なお、９Ｖの電圧値が基準電圧値として用いられるものとする。
【００１７】
ここで、クロック信号と重畳される制御信号としては、２進コードのデータを用いることができる。このため、パルス数を制御値として取り扱う従来手法に比べてパルス数を削減することができ、伝送時間の短縮化によって制御タイミングの遅れを低減することが可能となる。なお、クロック信号と制御信号とを重畳したパルス信号の詳細については、図３を用いて後述する。
【００１８】
また、アンテナ装置側では、復調装置側で発生させたクロック信号を用いて制御信号の同期検出を行うので、アンテナ装置側にクロック回路を設ける必要がない。したがって、アンテナの受信感度に悪影響を及ぼすおそれがない。なお、パルス信号から制御信号を復号する処理の詳細については、図４を用いて後述する。
【００１９】
このように、本発明に係る受信手法では、復調装置が、制御信号とクロック信号とを重畳した３レベルのパルス信号をアンテナ装置に対して通知し（同図の（１）参照）、アンテナ装置が、通知されたパルス信号から取り出したクロック信号に基づいて制御信号を同期検出することとした（同図の（２）参照）。
【００２０】
したがって、クロック信号と制御信号と重畳させつつ、２進コードの制御信号を用いることが可能となるため、制御タイミングの遅延を抑制しつつインピーダンス整合制御の信頼性を向上させることができる。
【００２１】
以下では、図１を用いて説明した受信手法を適用した受信装置についての実施例を説明する。なお、以下では、自動車等の車両に搭載される受信装置について説明することとする。
【実施例】
【００２２】
図２は、本実施例に係る受信装置１の構成を示すブロック図である。同図に示すように、受信装置１は、アンテナ２の近傍に設けられるアンテナ装置２と、受信装置１の本体装置にあたる復調装置２０とを、導線３で接続することによって構成される。
【００２３】
なお、アンテナ２は、デジタルテレビジョン放送波などの放送波を受信する。また、導線３は、たとえば、単一の同軸ケーブルで構成され、復調装置２０からアンテナ装置１０への直流電圧、復調装置２０からアンテナ装置１０へのパルス信号、アンテナ装置１０から復調装置２０へのアンテナ受信信号（高周波信号）を伝送する。
【００２４】
まず、アンテナ装置１０の構成について説明する。アンテナ装置１０は、インピーダンス整合回路１１と、前置増幅回路１２と、出力整合回路１３と、ＬＰＦ（ローパスフィルタ）１４と、電圧安定化回路１５と、インピーダンス制御部１６とを備えている。また、インピーダンス制御部１６は、復号化回路１６ａと、調整回路１６ｂとをさらに備えている。
【００２５】
ここで、クロック信号と制御信号とが重畳されたパルス信号が復調装置２０から通知されると、かかるパルス信号は、ＬＰＦ１４経由でインピーダンス制御部１６へ入力され、復号化回路１６ａで制御信号の復号化が行われる。
【００２６】
インピーダンス整合回路１１は、インピーダンス制御部１６からの指示に基づいてアンテナ２のインピーダンスを可変制御する回路であり、たとえば、直流成分を除去するためのコンデンサと複数の可変リアクタンス回路とを含む。また、前置増幅回路１２は、インピーダンス整合回路１１から出力された高周波信号を増幅する回路であり、たとえば、電界効果トランジスタで構成される。
【００２７】
出力整合回路１３は、アンテナ装置１０の出力インピーダンスを導線３のインピーダンスと整合させる回路であり、たとえば、コンデンサとコイルとで構成される。また、ＬＰＦ（ローパスフィルタ）１４は、たとえば、コンデンサとコイルとで構成され、高周波信号をカットする。ＬＰＦ１４を設けることで、復号化回路１６ａには、インピーダンス整合回路１１から出力された高周波成分は入力されず、復調装置２０から出力されたパルス信号および直流電圧のみが入力される。
【００２８】
電圧安定化回路１５は、定電圧（たとえば、３．３Ｖ）を生成する回路であり、ツェナーダイオードを含んでいる。ここで、電圧安定化回路１５は、ツェナーダイオードのツェナー効果によって定電圧を発生させる。また、復調装置２０から出力されたパルス信号は、最小でも８Ｖの電圧レベルを維持するように調整されているので、電圧安定化回路１５で３．３Ｖの定電圧を発生させることは可能である。
【００２９】
インピーダンス制御部１６は、復号化回路１６ａと、調整回路１６ｂとを備えている。復号化回路１６ａは、復調装置２０から出力されたパルス信号（クロック信号と制御信号とが重畳された信号）から制御信号を復号化する回路である。また、調整回路１６ｂは、復号化された制御信号に基づいてインピーダンス整合回路１１を調整する回路である。
【００３０】
次に、復調装置２０の構成について説明する。復調装置２０は、復調部２１と、符号化回路２２と、電源供給部２３と、定電圧電源２５と、ＬＰＦ２６とを備えており、メモリなどの記憶部に設定テーブル２４を記憶している。
【００３１】
復調部２１は、外部装置からの受信周波数情報に基づいて高周波信号を中間周波信号へ変換する処理等を行い、処理後の信号（復調出力）を外部装置（たとえば、デジタルシグナルプロセッサ）に対して出力する。
【００３２】
符号化回路２２は、アンテナ装置１０を制御する制御信号を、設定テーブル２４および外部装置からの受信周波数情報に基づいてアンテナ装置１０を制御する制御信号を生成するととともに、生成した制御信号とクロック信号とを重畳したパルス信号を生成する回路である。また、電源供給部２３は、符号化回路２２によって生成されたパルス信号が、所定の直流電圧が重畳された信号となるように維持する処理を行う。
【００３３】
設定テーブル２４は、受信周波数情報と制御信号とを関連付けた情報であり、たとえば、受信周波数範囲項目と、制御値項目とを含んでいる。符号化回路２２は、受信周波数情報に基づいて設定テーブル２４を検索し、該当する制御値を取得する。ここで、制御値としては、２進コードが用いられる。なお、２進コードに誤り訂正符号を付加することとしてもよい。
【００３４】
定電圧電源２５は、符号化回路２２および電源供給部２３に対して定電圧（たとえば、１２Ｖ）を供給する。また、ＬＰＦ（ローパスフィルタ）２６は、アンテナ装置１０からの高周波信号が、電源供給部２３へ入力されることを防止する。なお、電源供給部２３から出力された３レベルのパルス信号は、ＬＰＦ２６および導線３を経由してアンテナ装置１０へ送信される。
【００３５】
次に、復調装置２０が生成する３レベルのパルス信号について図３を用いて説明する。図３は、３レベルパルス信号の一例を示す図である。なお、同図では、制御信号が、「１１００１０１」の２進コードである場合について示している。また、クロック信号は、所定の間隔で「１」または「０」を繰り返す信号である。
【００３６】
同図に示すように、復調装置２０は、制御信号と、クロック信号とを重畳し、パルス信号を生成する。ここで、パルス信号は、９Ｖの電圧値を中間値とする、８Ｖ、９Ｖおよび１０Ｖの３つのレベル値をもつ。なお、以下では、１０Ｖの電圧値を「第１レベル値」、８Ｖの電圧値を「第２レベル値」、９Ｖの電圧値を「第３レベル値（中間値）」と記載することとする。
【００３７】
また、制御信号と、クロック信号との重畳処理は以下の手順で行われる。すなわち、クロック信号が１かつ制御信号が１の場合には「第１レベル値」とし、クロック信号が１かつ制御信号が０の場合には「第２レベル値」とする。そして、クロック信号が１かつ制御信号が０の場合およびクロック信号が０かつ制御信号が１の場合には「第３レベル値」とする。
【００３８】
次に、アンテナ装置１０が、図３に示したパルス信号から制御信号を復号化する手順について図４を用いて説明する。図４は、制御信号の復号化を示す図である。なお、同図に示すパルス信号は、図３に示したパルス信号と同一であり、復号化された制御信号は、同図の「ＲＳ−ＦＦｏｕｔ」に示している。
【００３９】
同図に示すように、アンテナ装置１０は、パルス信号の「第１レベル値」／「第３レベル値」間に閾値Ｈを設けるとともに、パルス信号の「第３レベル値」／「第２レベル値」間に閾値Ｌを設ける。なお、閾値Ｈおよび閾値Ｌを設けることで、ノイズ等の影響でパルス信号の電圧値に変動が生じた場合であっても、復号化を正確に行うことが可能となる。
【００４０】
アンテナ装置１０は、パルス信号と各閾値（閾値Ｈまたは閾値Ｌ）とを比較することで、信号「ａ」および信号「ｂ」を生成する。同図の「ａ（＞閾値Ｈ）」として示した信号「ａ」は、同図に示したパルス信号が閾値Ｈを上回った場合に１、その他の場合に０の値をとる信号である。また、同図の「ｂ（＜閾値Ｌ）」として示した信号「ｂ」は、同図に示したパルス信号が閾値Ｌを下回った場合に０、その他の場合に１の値をとる信号である。
【００４１】
つづいて、アンテナ装置１０は、信号「ａ」と信号「ｂ」との論理的排他和をとることで、同図の「ａ  ＥＸＯＲ  ｂ」に示した信号を生成する。ここで、信号「ａ  ＥＸＯＲ  ｂ」は、図３に示したクロック信号を反転させたものである。すなわち、信号「ａ  ＥＸＯＲ  ｂ」の生成は、クロック信号の抽出と同意である。
【００４２】
さらに、アンテナ装置１０は、信号「ｂ」を反転させることで、同図の「ｃ（＝ＮＯＴ  ｂ）に示した信号を生成する。そして、後述するＲＳ−ＦＦ回路（図６の６４参照）に対して信号「ａ」および信号「ｂ」を入力し、出力として同図の「ＲＳ−ＦＦｏｕｔ」として示した信号「ＲＳ−ＦＦｏｕｔ」を得る。
【００４３】
具体的には、信号「ａ  ＥＸＯＲ  ｂ」を基準としつつ、信号「ａ」の立ち上がりを検出したならば信号「ｃ」の立ち上がりを検出するまで、値を１とする。また、信号「ｃ」の立ち上がりを検出したならば信号「ａ」の立ち上がりを検出するまで、値を０とする。このようにして生成された信号「ＲＳ−ＦＦｏｕｔ」は、図３に示した制御信号に一致している。すなわち、図４を用いて説明した手順で、アンテナ装置１０は、制御信号を復号化する。
【００４４】
次に、図２に示した復調装置２０の回路例について図５を用いて説明する。図５は、復調装置２０の回路例を示す図である。なお、同図には、符号化回路２２、電源供給部２３およびＬＰＦ（ローパスフィルタ）２６の回路例を示している。
【００４５】
同図に示すように、符号化回路２２は、受信周波数情報および設定テーブル２４に基づいて生成した制御信号を出力する制御信号出力部２２ａを備えている。また、符号化回路２２は、制御信号出力部２２ａからの制御信号に基づいてコレクタ／エミッタ間の導通の有無が制御されるトランジスタ２２ｂおよび２２ｃと、複数の分圧抵抗（２２ｄ、２２ｅ、２２ｆおよび２２ｇ）とを備えている。
【００４６】
制御信号出力部２２ａは、入力された受信周波数情報で設定テーブル２４を検索して制御信号を生成するとともに、生成した制御信号をクロック信号と重畳する処理を行う（図３参照）。そして、パルス信号（図３参照）を生成するための制御信号をトランジスタ２２ｂおよび２２ｃに対して出力する。トランジスタ２２ｂおよび２２ｃでは、制御信号に基づいてコレクタ／エミッタ間の導通の有無が切り替えられ、分圧抵抗（２２ｄ、２２ｅ、２２ｆおよび２２ｇ）の分圧比が変更されることで適正な振幅のパルス信号が生成される。
【００４７】
たとえば、制御信号出力部２２ａは、電源供給部２３から第２レベル値（図３参照）に相当する８Ｖを出力させたい場合には、トランジスタ２２ｂおよびトランジスタ２２ｃに対してハイレベルを出力する。また、電源供給部２３から第３レベル値（図３参照）に相当する９Ｖを出力させたい場合には、トランジスタ２２ｂに対してローレベルを、トランジスタ２２ｃに対してハイレベルを、それぞれ出力する。そして、電源供給部２３から第１レベル値（図３参照）に相当する１０Ｖを出力させたい場合には、トランジスタ２２ｂおよびトランジスタ２２ｃに対してローレベルを出力する。
【００４８】
電源供給部２３は、定電圧電源２５と直列接続されるトランジスタ２３ｂと、トランジスタ２３ｂのエミッタ電圧を分圧して帰還電圧を生成する抵抗２３ｃおよび２３ｄと、帰還電圧および分圧抵抗２２ｄ〜２２ｇの分圧比に基づく電圧を比較する誤差増幅器２３ａとを含んでいる。電源供給部２３は、トランジスタ２３ｂに流れる電流を帰還電圧に基づいて制御することで、ＬＰＦ２６への出力電圧をパルス信号の振幅に基づいた３レベルの電圧に維持する。
【００４９】
具体的には、電源供給部２３は、帰還電圧が分圧比に基づく電圧よりも小さい場合には、トランジスタ２３ｂに流れる電流を増加させることで出力電圧が高くなるように、帰還電圧が分圧比に基づく電圧よりも大きい場合には、トランジスタ２３ｂに流れる電流を抑制することで出力電圧が低くなるように、それぞれ制御する。なお、ＬＰＦ２６は、同図に示すように、コンデンサとコイルとで構成される。
【００５０】
次に、図２に示したアンテナ装置１０におけるインピーダンス制御部１６の回路例について図６を用いて説明する。図６は、インピーダンス制御部１６の回路例を示す図である。なお、同図に示す１６ｃは、電圧安定化回路１５からの定電圧を、同図に示す１６ｄおよび１６ｅは、ＬＰＦ１４経由で入力される復調装置２０からのパルス信号を、それぞれ示している。
【００５１】
同図に示すように、復号化回路１６ａは、比較回路（ＣＯＭＰ）６１ａおよび６２ｂと、論理否定回路（ＮＯＴ）６２と、排他的論理和回路（ＥＸＯＲ）６３と、ＲＳ−ＦＦ回路６４と、シフトレジスタ（Ｓｈｉｆｔ  Ｒｅｇｉｓｔｏｒ）６５と、ラッチ回路（ＬＡＴＣＨ）６６と、同期検出回路（ＳＹＮＣ  ＤＥＴ）６７と、デコード回路（ＤＥＣＯＤＥ）６８と、２４ｂｉｔデータレジスタ６９とを含んでいる。
【００５２】
パルス信号は、比較回路（ＣＯＭＰ）６１ａで図４に示した閾値Ｈと比較され、閾値Ｈを上回る信号が、信号「ａ」として出力される。また、パルス信号は、比較回路（ＣＯＭＰ）６１ｂで図４に示した閾値Ｌと比較され、閾値Ｌを下回る信号が、信号「ｂ」として出力される。
【００５３】
そして、信号「ａ」は、ＲＳ−ＦＦ回路６４の端子Ｓに入力されるとともに、排他的論理和回路（ＥＸＯＲ）６３にも入力される。また、信号「ｂ」は、論理否定回路（ＮＯＴ）６２経由で信号「ｃ」に変換されたうえで、ＲＳ−ＦＦ回路６４の端子Ｒに入力されるとともに、排他的論理和回路（ＥＸＯＲ）６３にも入力される。
【００５４】
また、信号「ａ」および信号「ｂ」は、排他的論理和回路（ＥＸＯＲ）６３経由でＣＬＫ（クロック）信号に変換され、シフトレジスタ（Ｓｈｉｆｔ  Ｒｅｇｉｓｔｏｒ）６５に入力される。
【００５５】
ＲＳ−ＦＦ回路６３は、入力された信号「ａ」および「ｃ」を、図４に示した信号「ＲＳ−ＦＦｏｕｔ」に変換する。そして、信号「ＲＳ−ＦＦｏｕｔ」は、端子Ｑ経由でシフトレジスタ（Ｓｈｉｆｔ  Ｒｅｇｉｓｔｏｒ）６５に入力される。
【００５６】
ラッチ回路（ＬＡＴＣＨ）６６は、同期検出回路（ＳＹＮＣ  ＤＥＴ）６７による同期信号に基づいてシフトレジスタ（Ｓｈｉｆｔ  Ｒｅｇｉｓｔｏｒ）６５から信号を取り出し、デコード回路（ＤＥＣＯＤＥ）６８は、制御信号（図３参照）を復号化する。そして、復号化された制御信号は、調整回路１６ｂへ入力される。
【００５７】
また、同図に示すＥＥＰＲＯＭ（Electrically  Erasable  and  Programmable  Read  Only  Memory）７０には、制御信号のデータパターンと、各データパターンに対応する制御値とを関連付けた変換情報が記憶されており、制御信号のデータパターンは、変換情報に基づいて制御値へ変換されて２４ｂｉｔデータレジスタ６９に入力される。なお、調整回路１６ｂは、デジタル／アナログコンバータ（ＤＡＣ）７１および７２を含んでいる。
【００５８】
次に、受信装置１が実行する処理手順について図７を用いて説明する。図７は、受信装置１が実行する処理手順を示すフローチャートである。同図に示すように、復調装置２０は、受信周波数情報に基づいてインピーダンス整合情報を導出する（ステップＳ１０１）。そして、ステップＳ１０１で導出したインピーダンス整合情報に基づいて４０ビットの符号化パルス信号を生成する（ステップＳ１０２）。
【００５９】
そして、復調装置２０は、生成したパルス信号をアンテナ装置１０に対して送信する（ステップＳ１０３）。アンテナ装置１０は、復調装置２０からパルス信号を受信したならば（ステップＳ１０４）、閾値Ｈを上回った信号を「ａ」とするとともに（ステップＳ１０５）、閾値Ｌを下回った信号を「ｂ」とする（ステップＳ１０６）。
【００６０】
つづいて、「ＮＯＴ  ｂ」を信号「ｃ」とし（ステップＳ１０７）、信号「ａ」および信号「ｃ」をＲＳ−ＦＦ回路６４へ入力する（ステップＳ１０８）。そして、「ａ  ＥＸＯＲ  ｂ」で再生したクロックと、ＲＳ−ＦＦ回路６４の出力とをシフトレジスタ６５へ入力する（ステップＳ１０９）。
【００６１】
そして、同期検出回路６７およびラッチ回路６６へデータをシフトし（ステップＳ１１０）、デコード回路６８がデータを復号化したうえで（ステップＳ１１１）、データを各出力端子へ出力して（ステップＳ１１２）処理を終了する。なお、同図においては、４０ビットの符号化パルス信号をパルス信号として生成する場合について示したが、パルス信号のビット数を他の値とすることとしてもよい。
【００６２】
次に、図２に示した受信装置１の変形例について図８および図９を用いて説明する。なお、以下では、図２に示した各構成要素に対応する構成要素には同一の符号を付し、説明を省略するか簡単な説明にとどめることとする。
【００６３】
図８は、ＡＧＣ（オートゲインコントロール）回路を用いた受信装置１ａの構成を示すブロック図である。同図に示すように、アンテナ装置１０ａは、ＡＧＣ回路１７を備える点で、アンテナ装置１０（図２参照）とは異なる。また、復調装置２０ａは、利得生成部２７および第２設定テーブル２８を備える点で、復調装置２０（図２参照）とは異なる。
【００６４】
アンテナ装置１０ａのＡＧＣ回路１７は、復号化回路１６ａからの信号値に基づいて前置増幅回路１２のゲインを調整する。ここで、復号化回路１６ａからの信号値とは、たとえば、復調装置２０ａから通知されたＡＧＣ回路１７に対する制御情報である。なお、復号化回路１６ａは、復調装置２０から通知されたパルス信号から制御情報を復号化してＡＧＣ回路１７へ渡す。
【００６５】
復調装置２０ａの利得生成部２７は、アンテナ２で受信され前置増幅回路１２で増幅された高周波信号が、予め設定された目標レベルになるように、アンテナ装置１０の前置増幅回路１２のゲインを調整するフィードバック制御部として動作する。
【００６６】
具体的には、利得生成部２７は、復調部２１で復調された信号の信号レベルを目標レベルと比較し、両レベルの差分が予め設定された所定の閾値よりも大きい場合には、差分に基づいた目標ゲインを算出して符号化回路２２へ出力する。なお、差分から目標ゲインを算出するための情報は、たとえば、各差分値および目標ゲインを対応づけた第２設定テーブル２８として記憶部に記憶される。
【００６７】
このように、アンテナ装置１０ａにＡＧＣ（オートゲインコントロール）回路１７を設けた場合であっても、復調装置２０ａは、ＡＧＣ回路１７に対する制御情報をパルス波に重畳させて送信することができる。また、アンテナ装置１０ａのＡＧＣ回路１７は、復号化回路１６ａで復号化された制御情報を受け取ることができる。
【００６８】
図９は、複数のアンテナを備えた受信装置１ｂの構成を示すブロック図である。なお、同図に示したアンテナ装置１０ｂは、所定の個数（ｎ個）のアンテナ２と接続されている。以下では、ｎ個のアンテナ２について、アンテナ２−１、アンテナ２−２のように枝番を付すこととする。また、各アンテナ２（２−１〜２−ｎ）にそれぞれ対応するインピーダンス整合回路１１、前置増幅回路１２、出力整合回路１３にも同様の枝番を付すこととする。
【００６９】
同図に示すように、アンテナ装置１０ｂは、各アンテナ系列からの高周波信号を多重化する多重化処理部１８を備える点で、アンテナ装置１０（図２参照）とは異なる。また、復調装置２０ｂは、アンテナ２−１〜２−ｎにそれぞれ対応する復調部２１−１〜２１−ｎを備えており、各復調部２１（２１−１〜２１−ｎ）に対してアンテナ装置１０ｂからの高周波信号をそれぞれ振り分ける分割処理部２９を備える点で、復調装置２０（図２参照）とは異なる。
【００７０】
アンテナ装置１０ｂの多重化処理部１８は、各アンテナ系列からの高周波信号を、所定のフォーマットの転送ブロックにそれぞれ割り付ける。ここで、所定フォーマットとは、たとえば、所定ビットのヘッダと、各受信チャンネルに対応する所定ビットの格納エリアの繰り返しとからなる。たとえば、各アンテナ系列がそれぞれ異なるチャンネルを受信する場合、各受信チャンネルに対応する高周波信号が、各格納エリアにそれぞれ格納される。
【００７１】
復調装置２０ｂの分離処理部２９は、アンテナ装置１０ｂの多重化処理部１８において多重化されたデータを、多重化処理部１８と逆の処理を行うことで、各アンテナ系列の高周波信号に分離する。そして、分離した各高周波信号を、対応する復調部２１（２１―１〜２１−ｎ）へそれぞれ渡す処理を行う。
【００７２】
そして、各復調部２１（２１−１〜２１−ｎ）は、受信周波数情報１〜ｎを符号化回路２２へそれぞれ出力し、符号化回路２２は、アンテナ系列ごとに用意された設定テーブル２４に基づいて制御信号を生成する。
【００７３】
このように、アンテナ装置１０ｂが複数のアンテナ２と接続される場合であっても、復調装置２０ｂは、各インピーダンス整合回路１１（１１−１〜１１−ｎ）に対する制御信号をパルス波に重畳させて送信することができる。また、各インピーダンス整合回路１１（１１−１〜１１−ｎ）は、復号化回路１６で復号化された各制御信号をそれぞれ受け取ることができる。
【００７４】
なお、図８ではＡＧＣ回路を備えた場合の変形例について、図９では、複数のアンテナに接続された場合の変形例について、それぞれ示したが、ＡＧＣ回路を備え、かつ、複数のアンテナに接続された受信装置を構成することとしてもよい。
【００７５】
上述してきたように、本実施例では、復調装置が、クロック信号と前記アンテナ装置を制御する制御信号とを重畳したそれぞれ異なる３つのレベル値からなるパルス信号を導線経由でアンテナ装置へ通知し、アンテナ装置が、復調装置から通知されたパルス信号に含まれるクロック信号を検知したうえで検知したクロック信号に基づいて制御信号を同期検出するように受信装置を構成した。
【００７６】
かかる構成によって、クロック信号と制御信号と重畳させつつ、２進コードの制御信号を用いることが可能となるため、制御タイミングの遅延を抑制しつつインピーダンス整合制御の信頼性を向上させることができる。
【産業上の利用可能性】
【００７７】
以上のように、本発明に係る受信装置は、制御タイミングの遅延を抑制しつつインピーダンス整合制御の信頼性を向上させたい場合に適しており、特に、自動車などの移動体における放送波の受信に適している。
【図面の簡単な説明】
【００７８】
【図１】本発明に係る受信手法の概要を示す図である。
【図２】本実施例に係る受信装置の構成を示すブロック図である。
【図３】３レベルパルス信号の一例を示す図である。
【図４】制御信号の復号化を示す図である。
【図５】復調装置の回路例を示す図である。
【図６】インピーダンス制御部の回路例を示す図である。
【図７】受信装置が実行する処理手順を示すフローチャートである。
【図８】ＡＧＣ回路を用いた受信装置の構成を示すブロック図である。
【図９】複数のアンテナを備えた受信装置の構成を示すブロック図である。
【符号の説明】
【００７９】
１、１ａ、１ｂ  受信装置
２    アンテナ
３    導線
１０、１０ａ、１０ｂ  アンテナ装置
１１    インピーダンス整合回路
１２    前置増幅回路
１３    出力整合回路
１４    ＬＰＦ
１５    電圧安定化回路
１６    インピーダンス制御部
１６ａ  復号化回路
１６ｂ  調整回路
１７    ＡＧＣ回路
１８    多重化処理部
２０、２０ａ、２０ｂ  復調装置
２１    復調部
２２    符号化回路
２３    電源供給部
２４    設定テーブル
２５    定電圧電源
２６    ＬＰＦ
２７    利得生成部
２８    第２設定テーブル
２９    分離処理部
【図１】
2010028318.tif 000003
【図２】
2010028318.tif 000004
【図３】
2010028318.tif 000005
【図４】
2010028318.tif 000006
【図５】
2010028318.tif 000007
【図６】
2010028318.tif 000008
【図７】
2010028318.tif 000009
【図８】
2010028318.tif 000010
【図９】
2010028318.tif 000011