(57)【要約】【課題】簡易な構成によってレーザ照射部および高圧負荷への電源供給を好適に遮断する画像形成装置を提供すること。【解決手段】画像形成装置は、第１低圧ラインＰＬ１に接続される照射部４０と、第１スイッチング素子６４Ａと、画像形成部の電気的負荷に第１高電圧Ｖｔｒｓを供給する第１高圧発生部６５Ａと、開閉カバーの開閉に連動するインターロックスイッチ７４とを含む。第１スイッチング素子６４Ａは第１低圧ラインＰＬ１に電気的に接続される制御端子を有し、発振電流を生成する。第１高圧発生部６５Ａは、発振電流に応じて第１高電圧Ｖｔｒｓを生成する第１トランスＴ１を含む。インターロックスイッチ７４は、第１低圧電源４１に接続される第１接点７４ａと、第１低圧ラインＰＬ１に接続される第２接点７４ｂとを有し、開閉カバーが開放された場合、第１接点７４ａと第２接点７４ｂとの接続が遮断される。【選択図】図２
2010256804.tif 000002
【特許請求の範囲】
【請求項１】
感光体を含み、被記録媒体に画像を形成する画像形成部と、
前記感光体にレーザ光を照射する照射部と、
第１低電圧を生成する第１低圧電源と、
前記照射部および前記第１低圧電源に接続され、前記第１低圧電源から第１低電圧を前記照射部に供給する第１低圧ラインと、
前記第１低圧ラインに電気的に接続される制御端子を有し、第１発振電流を生成する第１スイッチング素子と、
画像形成部の電気的負荷に第１高電圧を供給する第１高圧発生部であって、前記第１発振電流に応じて、前記第１低電圧より高い第２低電圧を昇圧して前記第１高電圧を生成する第１トランスを含む、第１高圧発生部と、
前記第１トランスに接続され、前記第２低電圧を前記第１トランスに供給する第２低圧電源と、
前記第１低圧ラインに電気的に接続される入出力ポートを有し、前記第１スイッチング素子を制御する制御部と、
前記画像形成部にアクセス可能に開閉される開閉カバーと、
前記開閉カバーの開閉に連動するインターロックスイッチであって、前記第１低圧電源に接続される第１接点と、前記第１低圧ラインに接続される第２接点とを有し、前記開閉カバーが開放された場合、前記第１接点と前記第２接点との接続を遮断する開状態とされるインターロックスイッチと、
を備える画像形成装置。
【請求項２】
請求項１に記載の画像形成装置において、
前記画像形成部は、前記照射部によるレーザ光の照射によって前記感光体に形成される像を前記被記録媒体に転写する転写部を含み、
前記第１高電圧が供給される前記画像形成部の電気的負荷は、前記転写部である、画像形成装置。
【請求項３】
請求項１または請求項２に記載の画像形成装置において、
前記第２低圧電源に電気的に接続される制御端子を有し、第２発振電流を生成する第２スイッチング素子と、
画像形成部の電気的負荷に、前記第１高電圧より高い第２高電圧を供給する第２高圧発生部であって、前記第２発振電流に応じて前記第２低電圧を昇圧して前記第２高電圧を生成する第２トランスを含む、第２高圧発生部と、
前記インターロックスイッチの前記第２接点および前記第２低圧電源に電気的に接続され、前記開閉カバーが開放された場合、前記第２低圧電源と前記第２スイッチング素子の制御端子との電気的接続を遮断する低圧電源遮断部とをさらに備える、画像形成装置。
【請求項４】
請求項３に記載の画像形成装置において、
前記画像形成部は、前記感光体を帯電させる帯電部を含み、
前記第２高電圧が供給される前記画像形成部の電気的負荷は、前記帯電部である、画像形成装置。
【請求項５】
請求項３または４に記載の画像形成装置において、
前記第１トランスは、その一次側に、前記第１スイッチング素子の制御端子および前記第１低圧ラインに電気的に接続される補助巻線を含み、
該画像形成装置は、
前記第１低圧ラインと前記補助巻線との間に接続される逆起電力遮断部であって、前記第１低圧ラインから前記第１スイッチング素子の制御端子への電力供給をオン・オフするとともに、前記インターロックスイッチが開状態とされた際に、前記補助巻線側から前記第１低圧ライン側への電気的接続を遮断する逆起電力遮断部をさらに備える、画像形成装置。
【請求項６】
請求項５に記載の画像形成装置において、
前記低圧電源遮断部と前記逆起電力遮断部との間に接続され、前記第２低電圧が前記逆起電力遮断部に印加されることを防止する印加防止部をさらに備える、画像形成装置。
【請求項７】
請求項１から６のいずれか一項に記載の画像形成装置において、
前記第１低圧ラインと前記制御部の入出力ポートとの間に設けられ、前記第１低電圧をプルアップするプルアップ抵抗をさらに備え、
前記制御部は、前記インターロックスイッチの閉状態において、
前記入出力ポートを、前記第１トランスおよび／または第２トランスの駆動時はハイ・インピーダンスとし、前記第１トランスおよび第２トランスの駆動停止時は論理ローレベルとする、画像形成装置。
【請求項８】
第１低圧電源から第１低電圧を受け取る第１低圧端子と、
前記第１低圧端子に接続される第１低圧ラインと、
第２低圧電源から前記第１低電圧より高い第２低電圧を受け取る第２低圧端子と、
前記第２低圧端子に接続される第２低圧ラインと、
前記第１低圧ラインに電気的に接続される制御端子を有し、第１発振電流を生成する第１スイッチング素子と、
第１高電圧を生成する第１高圧発生部であって、前記第１発振電流に応じて、前記第２低電圧を昇圧して前記第１高電圧を生成する第１トランスを含む、第１高圧発生部と、
前記第２低圧ラインに電気的に接続される制御端子を有し、第２発振電流を生成する第２スイッチング素子と、
前記第１高電圧より高い第２高電圧を生成する第２高圧発生部であって、前記第２発振電流に応じて前記第２低電圧を昇圧して前記第２高電圧を生成する第２トランスを含む、第２高圧発生部と、
前記第１低圧ラインに電気的に接続される入出力ポートを有し、前記第１スイッチング素子および前記第２スイッチング素子を制御する制御部と、
前記入出力ポートおよび前記第２低圧ラインに電気的に接続され、前記第１低電圧の供給が遮断された場合、前記第２低圧ラインと前記第２スイッチング素子の制御端子との電気的接続を遮断する低圧電源遮断部と、
を備えた高圧発生電源。
【請求項９】
請求項８に記載の高圧発生電源において、
前記第１トランスは、その一次側に、前記第１スイッチング素子の制御端子および前記第１低圧ラインに電気的に接続される補助巻線を含み、
該高圧発生電源は、
前記第１低圧ラインと前記補助巻線との間に接続される逆起電力遮断部であって、前記第１低圧ラインから前記第１スイッチング素子の制御端子への電力供給をオン・オフするとともに、前記第１低電圧の供給が遮断された場合、前記第１低圧ラインと前記補助巻線との電気的接続を遮断する逆起電力遮断部をさらに備える、高圧発生電源。
【請求項１０】
請求項９に記載の高圧発生電源において、
前記低圧電源遮断部と前記逆起電力遮断部との間に接続され、前記第２低電圧が前記逆起電力遮断部に印加されることを防止する印加防止部をさらに備える、高圧発生電源。
【請求項１１】
請求項８から１０のいずれか一項に記載の高圧発生電源において、
前記第１低圧ラインと前記制御部の入出力ポートとの間に設けられ、前記第１低電圧をプルアップするプルアップ抵抗をさらに備え、
前記制御部は、前記入出力ポートを、前記第１トランスおよび第２トランスの駆動時はハイ・インピーダンスとし、前記第１トランスおよび第２トランスの駆動停止時は論理ローレベルとする、高圧発生電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は画像形成装置および高圧発生電源に関し、詳しくは、画像形成装置のカバーオープンに関連して負荷への電源供給を遮断する技術に関する。
【背景技術】
【０００２】
従来、この種の技術として、例えば、以下の文献に記載された技術が知られている。同文献に技術では、レーザダイオード（以下「ＬＤ」と記す）の５Ｖ電源ラインへの接続端がＣＰＵのカバーオープン検出用の入力ポートに直接に接続されている。そして、５Ｖ電源ラインおよびモータに電力を供給する２４Ｖ電源ラインにそれぞれインターロックスイッチが設けられ、カバーオープン時にＬＤ及びモータへの電源を遮断し、かつソフト的にカバーオープンを検出する技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平０７−２４４４５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
通常、画像形成装置においては発生電圧の異なる複数の高圧発生部（高圧負荷）が設けられ、高圧発生部には、発生電圧に応じて電圧の異なる電源が供給されている。そして、安全性と省電力との要求から、カバーオープンに連動して、複数の高圧負荷への電源を好適に遮断する技術も所望されている。そのため、カバーオープンに連動して高圧負荷への電源を遮断する方法として、例えば、スイッチング素子を用いて電源供給をＯＮ／ＯＦＦする方法が考えられる。その際、電源供給がＯＮしたときに生じる突入電流を下げるためにスイッチング素子をＰＷＭ制御する方法が考えられる。しかしながら、この場合、制御回路が複雑になるという虞があった。
【０００５】
本発明は、簡易な構成によってＬＤおよび高圧負荷への電源供給を好適に遮断する技術を提供するものである。また、発生電圧の異なる複数の高圧発生部を含む高圧発生電源において、簡易な構成によって複数の高圧発生部への電源供給を好適に遮断する技術を提供するものである。
【課題を解決するための手段】
【０００６】
第１の発明に係る画像形成装置は、感光体を含み、被記録媒体に画像を形成する画像形成部と、前記感光体にレーザ光を照射する照射部と、第１低電圧を生成する第１低圧電源と、前記照射部および前記第１低圧電源に接続され、前記第１低圧電源から第１低電圧を前記照射部に供給する第１低圧ラインと、前記第１低圧ラインに電気的に接続される制御端子を有し、第１発振電流を生成する第１スイッチング素子と、画像形成部の電気的負荷に第１高電圧を供給する第１高圧発生部であって、前記第１発振電流に応じて、前記第１低電圧より高い第２低電圧を昇圧して前記第１高電圧を生成する第１トランスを含む、第１高圧発生部と、前記第１トランスに接続され、前記第２低電圧を前記第１トランスに供給する第２低圧電源と、前記第１低圧ラインに電気的に接続される入出力ポートを有し、前記第１スイッチング素子を制御する制御部と、前記画像形成部にアクセス可能に開閉される開閉カバーと、前記開閉カバーの開閉に連動するインターロックスイッチであって、前記第１低圧電源に接続される第１接点と、前記第１低圧ラインに接続される第２接点とを有し、前記開閉カバーが開放された場合、前記第１接点と前記第２接点との接続を遮断する開状態とされるインターロックスイッチとを備える。
【０００７】
本構成によれば、一個のインターロックスイッチを用いて、第１低圧電源からＬＤおよび高圧負荷への電力供給を遮断できる。そのため、簡易な構成でＬＤおよび高圧負荷への電力供給を遮断できる。
【０００８】
第２の発明は、第１の発明の画像形成装置において、前記画像形成部は、前記照射部によるレーザ光の照射によって前記感光体に形成される像を前記被記録媒体に転写する転写部を含み、前記第１高電圧が供給される前記画像形成部の電気的負荷は、前記転写部である。  
本構成によれば、開閉カバーの開閉に連動して、転写部に供給される第１高電圧の生成を停止することができる。
【０００９】
第３の発明は、第１または第２の発明の画像形成装置において、前記第２低圧電源に電気的に接続される制御端子を有し、第２発振電流を生成する第２スイッチング素子と、画像形成部の電気的負荷に、前記第１高電圧より高い第２高電圧を供給する第２高圧発生部であって、前記第２発振電流に応じて前記第２低電圧を昇圧して前記第２高電圧を生成する第２トランスを含む、第２高圧発生部と、前記インターロックスイッチの前記第２接点および前記第２低圧電源に電気的に接続され、前記開閉カバーが開放された場合、前記第２低圧電源と前記第２スイッチング素子の制御端子との電気的接続を遮断する低圧電源遮断部とをさらに備える。
本構成によれば、開閉カバーの開閉に連動して、単に、第１低電圧の供給を遮断することによって、第１高電圧および第２高電圧の生成を停止させることができる。
【００１０】
第４の発明は、第３の発明の画像形成装置において、前記画像形成部は、前記感光体を帯電させる帯電部を含み、前記第２高電圧が供給される前記画像形成部の電気的負荷は、前記帯電部である。
本構成によれば、開閉カバーの開閉に連動して、さらに帯電部に供給される第２高電圧の生成を停止することができる。
【００１１】
第５の発明は、第３または第４の発明の画像形成装置において、前記第１トランスは、その一次側に、前記第１スイッチング素子の制御端子および前記第１低圧ラインに電気的に接続される補助巻線を含み、該画像形成装置は、前記第１低圧ラインと前記補助巻線との間に接続される逆起電力遮断部であって、前記第１低圧ラインから前記第１スイッチング素子の制御端子への電力供給をオン・オフするとともに、前記インターロックスイッチが開状態とされた際に、前記補助巻線側から前記第１低圧ライン側への電気的接続を遮断する逆起電力遮断部をさらに備える。
【００１２】
本構成によれば、インターロックスイッチが開状態とされた際、すなわち、第１低電圧が遮断された際に、補助巻線によって発生する逆起電力による不都合を抑制することができる。特に、第１低圧ラインを介して負電圧の逆起電力が照射部に印加されると、ＬＤドライバなどのＩＣが破壊される虞がある。そのため、ＬＤドライバ等のＩＣの破壊を抑制することができる。
【００１３】
第６の発明は、第５の発明の画像形成装置において、前記低圧電源遮断部と前記逆起電力遮断部との間に接続され、前記第２低電圧が前記逆起電力遮断部に印加されることを防止する印加防止部をさらに備える。
本構成によれば、第２低圧電源からの第２低電圧の印加による第１高圧発生部の誤動作を防止できる。
【００１４】
第７の発明は、第１から第６の発明のいずれか一つの画像形成装置において、前記第１低圧ラインと前記制御部の入出力ポートとの間に設けられ、前記第１低電圧をプルアップするプルアップ抵抗をさらに備え、前記制御部は、前記インターロックスイッチの閉状態において、前記入出力ポートを、前記第１トランスおよび／または第２トランスの駆動時はハイ・インピーダンスとし、前記第１トランスおよび第２トランスの駆動停止時は論理ローレベルとする。
【００１５】
本構成によれば、インターロックスイッチの閉状態において、例えば、画像形成装置のスリープ状態、あるいは待機状態において、第１トランスおよび第２トランスの駆動を停止させる場合、電力はプルアップ抵抗のみによって消費される。そのため、省エネを好適に実現できる。
【００１６】
第８の発明に係る高圧発生電源は、第１低圧電源から第１低電圧を受け取る第１低圧端子と、前記第１低圧端子に接続される第１低圧ラインと、第２低圧電源から前記第１低電圧より高い第２低電圧を受け取る第２低圧端子と、前記第２低圧端子に接続される第２低圧ラインと、前記第１低圧ラインに電気的に接続される制御端子を有し、第１発振電流を生成する第１スイッチング素子と、第１高電圧を生成する第１高圧発生部であって、前記第１発振電流に応じて、前記第２低電圧を昇圧して前記第１高電圧を生成する第１トランスを含む、第１高圧発生部と、前記第２低圧ラインに電気的に接続される制御端子を有し、第２発振電流を生成する第２スイッチング素子と、前記第１高電圧より高い第２高電圧を生成する第２高圧発生部であって、前記第２発振電流に応じて前記第２低電圧を昇圧して前記第２高電圧を生成する第２トランスを含む、第２高圧発生部と、前記第１低圧ラインに電気的に接続される入出力ポートを有し、前記第１スイッチング素子および前記第２スイッチング素子を制御する制御部と、前記入出力ポートおよび前記第２低圧ラインに電気的に接続され、前記第１低電圧の供給が遮断された場合、前記第２低圧ラインと前記第２スイッチング素子の制御端子との電気的接続を遮断する低圧電源遮断部とを備える。
【００１７】
本構成によれば、第１低電圧の供給が遮断された場合、第１低圧ラインを介しての第１スイッチング素子の制御端子への第１低電圧の供給が停止されるため、第１高電圧の生成が停止される。また、第１低電圧の供給が遮断された場合、低圧電源遮断部によって、第２低圧ラインを介しての第２スイッチング素子の制御端子への第２低電圧の供給が停止されるため、第２高電圧の生成が停止される。すなわち、単に、高圧発生電源への第１低電圧の供給を遮断することによって、第１高電圧および第２高電圧の生成を停止させることができる。したがって、簡易な構成によって複数の高圧発生部への電源供給を好適に遮断し、複数の高圧発生部による高圧発生を停止することができる。
【００１８】
第９の発明は、第８の発明の高圧発生電源において、前記第１トランスは、その一次側に、前記第１スイッチング素子の制御端子および前記第１低圧ラインに電気的に接続される補助巻線を含み、該高圧発生電源は、前記第１低圧ラインと前記補助巻線との間に接続される逆起電力遮断部であって、前記第１低圧ラインから前記第１スイッチング素子の制御端子への電力供給をオン・オフするとともに、前記第１低電圧の供給が遮断された場合、前記第１低圧ラインと前記補助巻線との電気的接続を遮断する逆起電力遮断部をさらに備える。
本構成によれば、インターロックスイッチが開状態とされた際、すなわち、第１低電圧が遮断された際に、補助巻線によって発生する逆起電力による不都合を抑制することができる。特に、ＬＤドライバ等のＩＣの破壊を抑制することができる。
【００１９】
第１０の発明は、第９の発明の高圧発生電源において、前記低圧電源遮断部と前記逆起電力遮断部との間に接続され、前記第２低電圧が前記逆起電力遮断部に印加されることを防止する印加防止部をさらに備える。
本構成によれば、第２低圧電源からの第２低電圧の印加による第１高圧発生部の誤動作を防止できる。
【００２０】
第１１の発明は、第８から第１０の発明のいずれか一つの高圧発生電源において、前記第１低圧ラインと前記制御部の入出力ポートとの間に設けられ、前記第１低電圧をプルアップするプルアップ抵抗をさらに備え、前記制御部は、前記入出力ポートを、前記第１トランスおよび第２トランスの駆動時はハイ・インピーダンスとし、前記第１トランスおよび第２トランスの駆動停止時は論理ローレベルとする。
【００２１】
本構成によれば、高圧発生電源に第１低電圧が供給されている状態において、第１トランスおよび第２トランスの駆動を停止させる場合、電力はプルアップ抵抗のみによって消費される。そのため、そのような状態において、省エネを実現できる。
【発明の効果】
【００２２】
本発明によれば、簡易な構成によってレーザダイオードおよび高圧負荷への電源供給を好適に遮断することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の一実施形態に係るレーザプリンタの内部構成を概略的に示す側断面図
【図２】本発明の一実施形態における高圧発生に係る回路の概略的なブロック図
【発明を実施するための形態】
【００２４】
＜実施形態＞
本発明の一実施形態１を、図１および図２を参照して説明する。  
１．画像形成装置の構成
図１は、本発明の画像形成装置の一実施形態に係る構成を概略的に示す要部側断面図である。ここでは、画像形成装置がレーザプリンタ１０に適用された例が示される。
【００２５】
レーザプリンタ１０は、ブラック（Ｋ）、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）の各色に対応する４つの現像ローラ３１Ｋ、３１Ｃ、３１Ｍ、３１Ｙおよび感光体ドラム（感光体の一例）３２Ｋ、３２Ｃ、３２Ｍ、３２Ｙ等を備えた、いわゆるダイレクトタンデム型のカラーレーザプリンタである。なお、以下の説明においては、前側とは図１の右側を示すものとする。また、画像形成装置はカラーレーザプリンタに限られず、例えば、モノクロレーザプリンタ、あるいはＬＥＤプリンタであってもよいし、ファクシミリ機能およびコピー機能を備えた、いわゆる複合機であってもよい。
【００２６】
レーザプリンタ（以下、単に「プリンタ」と記す）１０はボックス状を成す本体ケーシング１１を備えている。本体ケーシング１１の内部には、給紙部２１、用紙（被記録媒体の一例）３を搬送する用紙搬送部２３、電子写真方式によって画像を形成する画像形成部２５、およびスキャナ部（「照射部」の一例）２７が、下から順に積み重ねて配置されている。
【００２７】
ここで、画像形成部２５には現像ローラ３１（３１Ｋ〜３１Ｙ）、感光体ドラム３２（３２Ｋ〜３２Ｙ）、帯電器（「帯電部」に相当する；「電気的負荷」の一例）３３（３３Ｋ〜３３Ｙ）、転写ローラ（「転写部」に相当する；「電気的負荷」の一例）３４（３４Ｋ〜３４Ｙ）、および定着器３５等が含まれる。定着器３５は、用紙３上に転写されたトナー像を紙面に熱定着させる。
【００２８】
また、本体ケーシング１１の前面は、画像形成部２５にアクセスするためのアクセス口とされ、そこには、フロントカバー（「開閉カバー」の一例）１５が回動操作可能に設置されている。これにより、アクセス口を閉止、或いは開放出来るようになっている。また、開閉センサ２２がフロントカバー１５に隣接して配置されている。開閉センサ２２は、フロントカバー１５の開閉に応じた検知信号を生成し、検知信号を高圧基板３０に供給する。
【００２９】
スキャナ部２７にはポリゴンミラー（図示せず）、各色に対応した４つのレーザダイオード（図示せず）およびレーザダイオードを駆動するためのＬＤ基板４０が内蔵されている。ＬＤ基板４０は、各レーザダイオードを駆動するＬＤドライバＩＣを含む。各レーザダイオードから出射された各レーザ光Ｌ１〜Ｌ４は、ポリゴンミラーで偏向されて、その後、光路上に設置される反射鏡などの光学部品によって向きを変えられ、図１に示すように各感光体ドラム３２（３２Ｋ〜３２Ｙ）の表面に高速走査にて照射される。これにより、各感光体ドラム３２（３２Ｋ〜３２Ｙ）上に静電潜像が形成される。
【００３０】
その後、現像工程、転写工程、定着工程を経ることで用紙搬送経路（図示せず）を送られてくる用紙３に画像を形成させ、画像形成後の用紙３を本体ケーシング１１の上面壁１１Ａに設けられる排紙トレイ上に排紙するように構成されている。
【００３１】
また、本体ケーシング１１内には、高圧基板３０およびＬＤ基板４０に電源を供給するとともに、各基板を制御するメイン基板２０が設けられている。
【００３２】
２．高圧発生電源の構成
次に、図２の回路ブロック図を参照して、本発明に係る高圧発生電源の一実施形態の構成を説明する。図２は、メイン基板２０、高圧基板３０およびＬＤ基板４０の概略的な回路構成を示す。高圧発生電源６０は、主に、メイン基板２０および高圧基板３０に設けられた回路構成を含む。ここでは、高圧発生電源６０がプリンタ１０に設けられる例が、示される。なお、高圧発生電源６０は、プリンタ１０に設けられる例に限られず、他の高圧を利用する装置に利用できる。また、高圧基板３０には、実際には各色に対応した回路が設けられるが、各回路の構成は、ほぼ同一のため、図２には単一の色に対応した構成のみが示される。
【００３３】
メイン基板２０は、ＣＰＵ（「制御部」の一例）６１、３．３Ｖ電源（「第１低圧電源」の一例）４１、２４Ｖ電源（「第２低圧電源」の一例）４２およびプルアップ抵抗４３を含む。３．３Ｖ電源４１は、３．３Ｖの低電圧（「第１低電圧」の一例）を生成する。２４Ｖ電源４２は、２４Ｖの低電圧（「第２低電圧」の一例）を生成する。
【００３４】
高圧基板３０は、主に、転写ローラ３４に印加する転写電圧（「第１高電圧」の一例）Ｖｔｒｓを生成する転写電圧生成部ＴＲＳ、帯電器３３に印加する帯電電圧（「第２高電圧」の一例）Ｖｃｈｇを生成する転写電圧生成部ＣＨＧ、およびインターロックスイッチ７４等を含む。ここで、転写電圧Ｖｔｒｓは、約−５００Ｖから−７ｋＶであり、帯電電圧Ｖｃｈｇは、約５ｋＶから８ｋＶである。通常、帯電電圧Ｖｃｈｇは、転写電圧（絶対値として）Ｖｔｒｓより大きい。
【００３５】
転写電圧生成部ＴＲＳは、本実施形態では、負の高電圧である順転写電圧Ｖｔｒｓ１を生成する順転写電圧生成部ＴＲＳ１と、正の高電圧である逆転写電圧Ｖｔｒｓ２を生成する逆転写電圧生成部ＴＲＳ２とを含む。逆転写電圧Ｖｔｒｓ２は、転写ローラ３４に付着したトナーを感光ドラム３２に戻して転写ローラ３４をクリーニングするために、転写ローラ３４に印加される。さらに、逆転写電圧Ｖｔｒｓ２は、感光体ドラム３２から転写ローラ３４への流入電流による影響を抑制するためにも利用され得る。
【００３６】
順転写電圧生成部ＴＲＳ１は、第１基準電圧生成部（ＰＷＭ平滑部）６２Ａ、第１定電流制御部６３Ａ、ＮＰＮトランジスタ（「第１スイッチング素子」の一例）６４Ａ、第１昇圧・整流部（「第１高圧発生部」の一例）６５Ａ、および電流検出部６６Ａを含む。
【００３７】
第１基準電圧生成部（ＰＷＭ平滑部）６２Ａは、ＣＰＵ６１のＰＷＭポート６１ｃからのＰＷＭ（パルス幅変調）信号Ｓ１を平滑し、平滑されたＰＷＭ信号Ｓ１を第１定電流制御部６３Ａに提供する。第１定電流制御部６３Ａは、例えば、ＰＮＰトランジスタＴｒ１ａおよび抵抗Ｒ２ａを含む。ＣＰＵ６１は、電流検出部６６Ａの検出値に基づいて、転写電流が所定値となるようにＰＷＭ信号Ｓ１を生成する。第１定電流制御部６３Ａは、ＰＷＭ信号Ｓ１に応じて、ＰＮＰトランジスタＴｒ１ａを制御する。
【００３８】
第１昇圧・整流部６５Ａは、例えば、トランス（「第１トランス」の一例）Ｔ１、トランスＴ１の二次側に設けられる、ダイオードＤ１ａ、平滑コンデンサＣ１ａおよび抵抗Ｒ１ａを含む。トランスＴ１は、一次側に補助巻線（本発明における「補助巻線」に相当する）Ｍ１ａを有する。トランスＴ１の補助巻線Ｍ１ａの一端は、第１定電流制御部６３Ａの抵抗Ｒ２ａに接続され、補助巻線Ｍ１ａの他端は、ＮＰＮトランジスタ６４Ａのベース（「制御端子」の一例）に接続される。ＮＰＮトランジスタ６４Ａのエミッタはグランドに接続され、ＮＰＮトランジスタ６４ＡのコレクタはトランスＴ１の一次巻線の一端に接続される。その一次巻線の他端は、２４Ｖ電源ライン（「第２低圧ライン」の一例）ＰＬ２に接続される。ＮＰＮトランジスタ６４Ａは、第１定電流制御部６３Ａの制御に応じて発振電流（第１発振電流）を生成し、トランスＴ１は、発振電流に応じて、２４Ｖを昇圧して順転写電圧Ｖｔｒｓ１を生成する。
【００３９】
電流検出部６６Ａは、例えば、ダイオードＤ３およびＤ４、並びに抵抗Ｒ４およびＲ５を含む。抵抗Ｒ４の一端は、ＣＰＵ６１のＡ／Ｄポート６１ｅに接続される。電流検出部６６Ａは、検出信号をＣＰＵ６１のＡ／Ｄポート６１ｅに供給する。
【００４０】
一方、逆転写電圧生成部ＴＲＳ２は、第３基準電圧生成部６２Ｃ、定電圧制御部６７、ＮＰＮトランジスタ（「第１スイッチング素子」の一例）６４Ｃ、電圧検出部６８、および第３昇圧・整流部（「第１高圧発生部」の一例）６５Ｃを含む。
【００４１】
第３基準電圧生成部（ＰＷＭ平滑部）６２Ｃは、ＣＰＵ６１のＰＷＭポート６１ｄからのＰＷＭ信号Ｓ２を平滑し、平滑されたＰＷＭ信号Ｓ２を基準電圧として定電圧制御部６７に提供する。定電圧制御部６７は、例えば、ＰＮＰトランジスタＴｒ１ｃおよび抵抗Ｒ２ｃを含む。定電圧制御部６７は、基準電圧と電圧検出部６８の検出値とに基づいて、逆転写電圧Ｖｔｒｓ２が所定値となるようにＰＮＰトランジスタＴｒ１ｃを制御する。
【００４２】
第３昇圧・整流部６５Ｃは、例えば、トランス（「第１トランス」の一例）Ｔ３、トランスＴ３の二次側に設けられる、ダイオードＤ１ｃ、平滑コンデンサＣ１ｃおよび抵抗Ｒ１ｃを含む。トランスＴ３は、一次側に第１補助巻線（本発明における「補助巻線」に相当する）Ｍ１ｃおよび第２補助巻線Ｍ２を有する。第１補助巻線Ｍ１ｃの一端は、定電圧制御部６７の抵抗Ｒ２ｃに接続され、第１補助巻線Ｍ１ｃの他端は、ＮＰＮトランジスタ６４Ｃのベース（「制御端子」の一例）に接続される。ＮＰＮトランジスタ６４Ｃのエミッタはグランドに接続され、そのコレクタはトランスＴ３の一次巻線の一端に接続される。その一次巻線の他端は、２４Ｖ電源ラインＰＬ２に接続される。第２補助巻線Ｍ２の一端は電圧検出部６８に接続され、その他端はグランドに接続される。ＮＰＮトランジスタ６４Ｃは、定電圧制御部６７の制御に応じて発振電流（第１発振電流）を生成し、トランスＴ３は、発振電流に応じて、２４Ｖを昇圧して逆転写電圧Ｖｔｒｓ２を生成する。
【００４３】
また、転写電圧生成部ＣＨＧは、第２基準電圧生成部（ＰＷＭ平滑部）６２Ｂ、第２定電流制御部６３Ｂ、ＮＰＮトランジスタ（「第２スイッチング素子」の一例）６４Ｂ、第２昇圧・整流部（「第２高圧発生部」の一例）６５Ｂ、および電流検出部６６Ｂを含む。
【００４４】
第２基準電圧生成部（ＰＷＭ平滑部）６２Ｂは、ＣＰＵ６１のＰＷＭポート６１ｂからのＰＷＭ信号Ｓ３を平滑し、平滑されたＰＷＭ信号Ｓ３を基準電圧として第２定電流制御部６３Ｂに提供する。第２定電流制御部６３Ｂは、例えば、ＰＮＰトランジスタＴｒ１ｂおよび抵抗Ｒ２ｂを含む。第２定電流制御部６３Ｂは、基準電圧と電流検出部６６Ｂの検出値とに基づいて、帯電電流（放電電流）が所定値となるようにＰＮＰトランジスタＴｒ１ｂを制御する。
【００４５】
第２昇圧・整流部６５Ｂは、例えば、トランス（「第２トランス」の一例）Ｔ２、トランスＴ２の二次側に設けられる、ダイオードＤ１ｂ、平滑コンデンサＣ１ｂおよび抵抗Ｒ１ｂを含む。トランスＴ２は、一次側に補助巻線Ｍ１ｂを有する。トランスＴ２の補助巻線Ｍ１ｂの一端は、第２定電流制御部６３Ｂの抵抗Ｒ２ｂに接続され、補助巻線Ｍ１ｂの他端は、ＮＰＮトランジスタ６４Ｂのベース（「制御端子」の一例）に接続される。ＮＰＮトランジスタ６４Ｂのエミッタはグランドに接続され、ＮＰＮトランジスタ６４ＢのコレクタはトランスＴ２の一次巻線の一端に接続される。その一次巻線の他端は、２４Ｖ電源ラインＰＬ２に接続される。ＮＰＮトランジスタ６４Ｂは、第２定電流制御部６３Ｂの制御に応じて発振電流（第２発振電流）を生成し、トランスＴ２は、発振電流に応じて、２４Ｖを昇圧して帯電電圧Ｖｃｈｇを生成する。
【００４６】
インターロックスイッチ７４は、フロントカバー１５の開閉に連動して制御される。３．３Ｖ電源に接続される第１接点７４ａと、３．３Ｖ電源ライン（「第１低圧ライン」の一例）ＰＬ１に接続される第２接点７４ｂ、および第１接点７４ａと第２接点７４ｂとの接続をオン・オフするスイッチ切片７４ｃとを有する。フロントカバー１５が開放された場合、開閉センサ２２の検知信号に応じてスイッチ切片７４ｃが開放される。この場合、インターロックスイッチ７４は、第１接点７４ａと第２接点７４ｂとの接続を遮断する開状態とされる。
【００４７】
高圧基板３０は、さらに、低圧電源遮断部７１、印加防止部７２、および逆起電力遮断部７３を含む。
【００４８】
低圧電源遮断部７１は、例えば、抵抗Ｒ３、ＰＮＰトランジスタＴｒ２およびＮＰＮトランジスタＴｒ３を含む。ＰＮＰトランジスタＴｒ２のエミッタは２４Ｖ電源ラインＰＬ２を介して２４Ｖ電源４２に接続され、そのコレクタは第２定電流制御部６３ＢのＮＰＮトランジスタ６４Ｂのコレクタに接続される。ＰＮＰトランジスタＴｒ２のベースは、抵抗Ｒ３を介してＮＰＮトランジスタＴｒ３のコレクタに接続される。
【００４９】
また、ＮＰＮトランジスタＴｒ３のエミッタはグランドに接続され、そのベースは、ＣＰＵ６１の出力ポート６１ａに接続されるとともに、プルアップ抵抗４３を介して３．３Ｖ電源ラインＰＬ１、すなわち、インターロックスイッチ７４の第２接点７４ｂに接続されている。そのため、フロントカバー１５が開放された場合、ＮＰＮトランジスタＴｒ３のベースに電圧が印加されず、ＮＰＮトランジスタＴｒ３はオフされる。このとき、ＰＮＰトランジスタＴｒ２もオフ状態となるため、２４Ｖ電源４２と第２定電流制御部６３Ｂとの電気的接続が遮断される。その結果、２４Ｖ電源４２とＮＰＮトランジスタ６４Ｂのベースとの電気的接続が遮断され、第２昇圧・整流部６５Ｂの動作が停止される。
【００５０】
また、ＮＰＮトランジスタＴｒ３がオフされることによって、後述する逆起電力遮断部７３のＰＮＰトランジスタＴｒ４のベース電圧がハイレベルとなって、ＰＮＰトランジスタＴｒ４がオフ状態となる。そのため、３．３Ｖ電源４１と第１定電流制御部６３Ａおよび定電圧制御部６７との電気的接続が遮断される。その結果、３．３Ｖ電源４１とＮＰＮトランジスタ（６４Ａおよび６４Ｃ）のベースとの電気的接続が遮断され、第１および第３昇圧・整流部（６５Ａおよび６５Ｃ）の動作が停止される。すなわち、フロントカバー１５の開閉に連動して、単に、３．３Ｖの電圧の供給を遮断することによって、転写電圧（第１高電圧）Ｖｔｒｓおよび帯電電圧（第２高電圧）Ｖｃｈｇの生成を停止させることができる。
【００５１】
印加防止部７２は低圧電源遮断部７１と逆起電力遮断部７３との間に接続され、２４Ｖの電圧が逆起電力遮断部７３に印加されることを防止する。詳しくは、印加防止部７２は、ダイオードＤ２を含み、ダイオードＤ２のカソードが低圧電源遮断部７１の抵抗Ｒ３に接続され、ダイオードＤ２のアノードが電流制限抵抗７５を介してＰＮＰトランジスタＴｒ４のベースに接続される。そのため、低圧電源遮断部７１のＮＰＮトランジスタＴｒ３がオフされた場合に、印加防止部７２は、２４Ｖの電圧が逆起電力遮断部７３のＰＮＰトランジスタＴｒ４のベースに印加されることを、防止する。すなわち、印加防止部７２は、３．３ＶよりもＰＮＰトランジスタＴｒ４のベース電圧が所定値以上高くなることを、防止する。また、この場合、印加防止部７２は、低圧電源遮断部７１から逆起電力遮断部７３への電流の流れ込みを防止する。なお、この場合、低圧電源遮断部７１の抵抗Ｒ３も、ＰＮＰトランジスタＴｒ４のベースへの印加電圧の低減に関連する。また、印加防止部７２の構成は、図２に示されたものに限られない。
【００５２】
逆起電力遮断部７３は、３．３Ｖ電源ラインＰＬ１と、第１定電流制御部６３Ａを介した補助巻線Ｍ１ａとの間に接続される。逆起電力遮断部７３は、また、３．３Ｖ電源ラインＰＬ１と、定電圧制御部６７を介した補助巻線Ｍ１ｃとの間に接続される。ここでは、図２に示されるように、逆起電力遮断部７３は、例えば、ＰＮＰトランジスタＴｒ４を含む。ＰＮＰトランジスタＴｒ４のエミッタが３．３Ｖ電源ラインＰＬ１に接続され、ＰＮＰトランジスタＴｒ４のコレクタが、第１定電流制御部６３ＡのＰＮＰトランジスタＴｒ１ａのエミッタおよび定電圧制御部６７のＰＮＰトランジスタＴｒ１ｃのエミッタに接続される。
【００５３】
逆起電力遮断部７３は、３．３Ｖ電源ラインＰＬ１からＮＰＮトランジスタ（６４Ａおよび６４Ｃ）のベースへの電力供給をオン・オフする。また、逆起電力遮断部７３は、インターロックスイッチ７４が開状態とされた際にＰＮＰトランジスタＴｒ４がオフされるため、補助巻線（Ｍ１ａおよびＭ１ｃ）側から３．３Ｖ電源ライン側への電気的接続を遮断する。そのため、３．３Ｖ電圧が遮断された際に、補助巻線（Ｍ１ａおよびＭ１ｃ）によって発生する逆起電力による不都合を抑制することができる。特に、３．３Ｖ電源ラインＰＬ１を介して負電圧の逆起電力がＬＤ基板（照射部）４０に印加されると、ＬＤドライバＩＣ２８が破壊される虞がある。そのため、インターロックスイッチ７４の開放に連動して３．３Ｖ電圧が遮断されることに起因して、ＬＤドライバＩＣ２８が破壊されることを抑制することができる。
【００５４】
また、ＣＰＵ６１は入出力ポート６１ａを含む。ＣＰＵ６１は、インターロックスイッチ７４の閉状態において、すなわち、３．３Ｖ電圧が各基板（２０、３０、および４０）に供給されている状態において、入出力ポート６１ａを、トランス（Ｔ１、Ｔ３）および／またはトランスＴ２の駆動時はハイ・インピーダンスとし、トランス（Ｔ１、Ｔ３）およびトランスＴ２の駆動停止時は論理ローレベルとする。それは、インターロックスイッチ７４の閉状態において、例えば、プリンタ１０のスリープ状態、あるいは待機状態において、トランス（Ｔ１、Ｔ３）およびトランスＴ２の駆動を停止させる場合、電力はプルアップ抵抗４３のみによって消費させるためである。すなわち、プリンタ１０のスリープ状態、あるいは待機状態において、ＰＷＭ信号（Ｓ１、Ｓ２およびＳ３）の出力を停止し、第１から第３昇圧・整流部（６５Ａ、６５Ｂおよび６５Ｃ）の動作を停止させる際、電力はプルアップ抵抗４３のみによって消費させるためである。
【００５５】
また、第１から第３昇圧・整流部（６５Ａ、６５Ｂおよび６５Ｃ）の通常動作時において、入出力ポート６１ａがハイ・インピーダンスとされるため、プルアップ抵抗４３を介して、低圧電源遮断部７１のＮＰＮトランジスタＴｒ３および逆起電力遮断部７３のＰＮＰトランジスタＴｒ４を好適にオンさせることができる。
【００５６】
なお、インターロックスイッチ７４の閉状態において、入出力ポート６１ａがローレベルとされた場合、低圧電源遮断部７１のＮＰＮトランジスタＴｒ３がオフされる。その場合、上記したように、逆起電力遮断部７３のＰＮＰトランジスタＴｒ４のベースへの２４Ｖの電圧の印加、および２４Ｖ電源４２からＰＮＰトランジスタＴｒ４のベースへの電流の流れ込みが、上記印加防止部７２によって、防止される。
【００５７】
高圧基板３０は、さらに、３．３Ｖ電源４１から３．３Ｖを受け取る第１低圧端子Ｐ１と、２４Ｖ電源４２から２４Ｖを受け取る第２低圧端子Ｐ２とを含む。第１低圧端子Ｐ１はインターロックスイッチ７４の第１接点７４ａに接続される。
【００５８】
なお、本発明に係る高圧発生電源６０は、少なくとも、第１低圧端子Ｐ１、３．３Ｖ電源ライン（第１低圧ライン）ＰＬ１、第２低圧端子Ｐ２、２４Ｖ電源ライン（第２低圧ライン）ＰＬ２、ＮＰＮトランジスタ（第１スイッチング素子）６４Ａ、第１昇圧・整流部（第１高圧発生部）６５Ａ、ＮＰＮトランジスタ（第２スイッチング素子）６４Ｂ、第１昇圧・整流部（第２高圧発生部）６５Ｂ、ＣＰＵ（制御部）６１および低圧電源遮断部７１を含む。高圧発生電源６０は、好ましくは、印加防止部７２を含む。さらには、高圧発生電源６０は、ＮＰＮトランジスタ（逆起電力遮断部）Ｔｒ４および／またはプルアップ抵抗４３を含んでもよい。
【００５９】
３．実施形態の効果
（１）本実施形態によれば、一個のインターロックスイッチ７４を用いて、３．３Ｖ電源４１からレーザダイオードおよび第１〜第３昇圧・整流部（高圧負荷）６５への電力供給を遮断できる。その際、フロントカバー１５の開閉に連動して、単に、３．３Ｖの供給を遮断することによって、転写電圧（第１高電圧）Ｖｔｒｓおよび帯電電圧（第２高電圧）Ｖｃｈｇの生成を、好適に停止させることができる。そのため、簡易な構成でレーザダイオードおよび高圧負荷への電力供給を遮断できる。
【００６０】
（２）また、本実施形態では、トランス（Ｔ２およびＴ３）の補助巻線（Ｍ１ａおよびＭ１ｃ）と３．３Ｖ電源ラインＰＬ１との間にＮＰＮトランジスタ（逆起電力遮断部）７３が設けられている。そのため、インターロックスイッチ７４が開状態とされた際、すなわち、３．３Ｖ（第１低電圧）が遮断された際に、補助巻線（Ｍ１ａおよびＭ１ｃ）によって発生する逆起電力による不都合を抑制することができる。そのため、３．３Ｖ電源ラインＰＬ１を介して負電圧の逆起電力がＬＤ基板４０に印加されることが抑制され、ＬＤドライバＩＣ２８等の破壊を抑制することができる。
【００６１】
（３）また、低圧電源遮断部７１とＮＰＮトランジスタ（逆起電力遮断部）７３との間に印加防止部７２が設けられている。そのため、２４Ｖ電源４２からの電圧印加および電流の流れ込みによる第１昇圧・整流部（第１高圧発生部）６５Ａおよび第３昇圧・整流部６５Ｃ（第１高圧発生部）の誤動作を防止できる。
【００６２】
（４）さらに、ＣＰＵ６１は、インターロックスイッチ７４の閉状態において、入出力ポート６１ａを、トランス（Ｔ１、Ｔ３）および／またはトランスＴ２の駆動時はハイ・インピーダンスとし、トランス（Ｔ１、Ｔ３）およびトランスＴ２の駆動停止時は論理ローレベルとする。すなわち、インターロックスイッチ７４の閉状態において、低圧電源遮断部７１に、インターロックスイッチ７４の開状態と同様な低圧電源遮断機能をさせることができる。そのため、例えば、プリンタ１０のスリープ状態、あるいは待機状態において、高圧基板３０に係る電力を、ほぼプルアップ抵抗４３のみによって消費させることができる。その結果、高圧基板３０の、ひいてはプリンタ１０の省エネを好適に実現できる。
【００６３】
＜他の実施形態＞
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
【００６４】
（１）上記実施形態では、３．３Ｖ電源４１および２４Ｖ電源４２がメイン基板２０に設けられる例を示したが、これに限られない。３．３Ｖ電源４１および２４Ｖ電源４２が、例えば、電源基板（図示せず）に設けられるようにしてもよい。また、インターロックスイッチ７４が高圧基板３０に設けられる例を示したが、これに限られない。インターロックスイッチ７４が、例えば、上記電源基板に設けられるようにしてもよい。
【００６５】
（２）上記実施形態では、第１および第２スイッチング素子、トランジスタＴｒ４等を、ＮＰＮトランジスタおよびＰＮＰトランジスタのバイポーラトランジスタで構成する例を示したが、これに限られない。バイポーラトランジスタに代えて、例えば、ＦＥＴ(電界効果トランジスタ)が用いられてもよい。
【００６６】
（３）上記実施形態では、フロントカバー１５に連動するインターロックスイッチ７４が高圧発生電源６０に設けられる例を示したが、これに限られない。フロントカバー１５に連動しないインターロックスイッチ７４が高圧発生電源６０に設けられてもよいし、あるいは、インターロックスイッチ７４が高圧発生電源６０に設けられなくてもよい。
【００６７】
（４）上記実施形態では、第１高圧発生部として、第１昇圧・整流部６５Ａおよび第３昇圧・整流部６５Ｃを示し、第２高圧発生部として、第２昇圧・整流部６５Ｂを示したが、これに限られない。例えば、第３昇圧・整流部６５Ｃは省略されてもよい。また、プリンタ１０にはその他、現像電圧、クリーニング電圧等の高圧が使用されるため、現像電圧、クリーニング電圧等の高圧を生成する昇圧・整流部を、第１高圧発生部あるいは第２高圧発生部とすることができる。
【符号の説明】
【００６８】
３…用紙（被記録媒体）
１０…レーザプリンタ（画像形成装置）
１５…フロントカバー（開閉カバー）
２５…画像形成部
２７…スキャナ部（照射部）
３２…感光ドラム（感光体）
３３…帯電器（画像形成部：電気的負荷）
３４…転写ローラ（画像形成部：電気的負荷）
４１…３．３Ｖ電源（第１低圧電源）
４２…２４Ｖ電源（第２低圧電源）
４３…プルアップ抵抗
６０…高圧発生電源
６１…ＣＰＵ（制御部）
６４Ａ…ＮＰＮトランジスタ（第１スイッチング素子）
６４Ｂ…ＮＰＮトランジスタ（第２スイッチング素子）
６５Ａ…第１昇圧・整流部（第１高圧発生部）
６５Ｂ…第２昇圧・整流部（第２高圧発生部）
６５Ｃ…第３昇圧・整流部（第１高圧発生部）
７１…低圧電源遮断部
７２…印加防止部
７３…ＮＰＮトランジスタ（逆起電力遮断部）
７４…インターロックスイッチ
７４ａ…第１接点
７４ｂ…第２接点
Ｄ２…ダイオード（印加防止部）
ＰＬ１…３．３Ｖ電源ライン（第１低圧ライン）
ＰＬ２…２４Ｖ電源ライン（第２低圧ライン）
Ｖｃｈｇ…帯電電圧（第２高電圧）
Ｖｔｒｓ…転写電圧（第１高電圧）
【図１】
2010256804.tif 000003
【図２】
2010256804.tif 000004