(57)【要約】【課題】安全なデータ伝送を行うスプリット遅延ライン発振器における装置、システム及び方法を提供すること。【解決手段】安全なデータ伝送を行うスプリット遅延ライン発振器における本装置は、第１装置における第１の変調/復調ブロックを有し、その第１の変調/復調ブロックは、第１の可変遅延を設定し、第１の変調/復調ブロックを通過する共有キャリア信号の周波数を変調し、第２装置における第２の変調/復調ブロックは、第２の可変遅延を設定し、第２の変調/復調ブロックを通過する共有キャリア信号の周波数を変調し、第１及び第２装置は、周波数変調された共有キャリア信号にデータを与えることで、共有する秘密情報を作成する。【選択図】図１
2010239616.tif 000002
【特許請求の範囲】
【請求項１】
第１装置における第１の変調/復調ブロックを有する装置であって、
前記第１の変調/復調ブロックは、第１の可変遅延を設定し、前記第１の変調/復調ブロックを通過する共有キャリア信号の周波数を変調し、
前記第１の変調/復調ブロックは、第２装置における第２の変調/復調ブロックをさらに含むスプリット遅延ライン発振器の一部をなし、前記第２の変調/復調ブロックは、第２の可変遅延を設定し、前記第２の変調/復調ブロックを通過する共有キャリア信号の周波数を変調し、
前記第１及び第２装置は、周波数変調された共有キャリア信号にデータを与えることで、共有する秘密情報を作成する、装置。
【請求項２】
前記周波数変調された共有キャリア信号の総遅延は、前記第１の可変遅延と、前記第２の可変遅延と、前記第１装置及び前記第２装置間の伝搬遅延の２倍とを合計することで決定される、請求項１記載の装置。
【請求項３】
前記第１及び第２の変調/復調ブロックの各々が、オペアンプ及び遅延ラインを含む、請求項１記載の装置。
【請求項４】
前記第１及び第２の変調/復調ブロックが、前記共有キャリア信号にデータを与える前に、前記共有キャリア信号の周波数に関する各自の変調信号を同期させる、請求項１記載の装置。
【請求項５】
前記第１装置及び前記第２装置は、前記第１装置及び前記第２装置の各々が同時に同じデータを送信した場合のサイクルを無視する、請求項１記載の装置。
【請求項６】
無視されていないサイクル中の残りのデータが、前記共有する秘密情報を作成するのに使用される、請求項５記載の装置。
【請求項７】
前記第１装置及び前記第２装置がタップトランスファプロトコルを実行し、前記第１及び前記第２の変調/復調ブロックを誘導性結合し、前記スプリット遅延ライン発振器を形成する、請求項１記載の装置。
【請求項８】
第１装置及び第２装置の各々に設けられ、共有キャリア信号を生成するフィードバックループが、１つの双方向信号経路上で伝送されるようにするハイブリッド回路と、
前記第１装置及び前記第２装置にわたって設けられ、前記共有キャリア信号の周波数を変調するスプリット遅延ライン発振器とを有し、
前記第１及び前記第２装置は、周波数変調された共有キャリア信号により伝送されたデータに基づいて、共有する秘密情報を作成する、システム。
【請求項９】
前記スプリット遅延ライン発振器は、前記第１装置に第１の変調/復調ブロックを含み、前記第２装置に第２の変調/復調ブロックを含み、前記第１及び第２変調/復調ブロックの各々は、前記共有キャリア信号に可変遅延を設定する、請求項８記載のシステム。
【請求項１０】
前記共有キャリア信号の総遅延は、前記第１及び第２の変調/復調ブロック各々により導入される可変遅延と、前記第１装置及び前記第２装置間の伝搬遅延の２倍とを合計することで決定される、請求項９記載のシステム。
【請求項１１】
前記第１及び第２変調/復調ブロックは、前記共有キャリア信号にデータを与える前に、前記共有キャリア信号の周波数の変調信号各々を同期させる、請求項９記載のシステム。
【請求項１２】
前記第１及び第２の変調/復調ブロック各々が、オペアンプ及び遅延ラインを含む、請求項９記載のシステム。
【請求項１３】
前記第１装置及び前記第２装置がタップトランスファプロトコルを実行し、前記第１及び前記第２の変調/復調ブロックを誘導性結合する、請求項８記載のシステム。
【請求項１４】
前記第１装置及び前記第２装置は、ディジタル信号プロセッサ（DSP）又はフィールドプログラマブルゲートアレイ（FPGA）の内の少なくとも１つである、請求項８記載のシステム。
【請求項１５】
第１装置が共有キャリア信号を周波数変調するステップであって、前記第１装置は、スプリット遅延ライン発振器を形成するように第２装置に通信可能に結合され、該共有キャリア信号を送信し、前記第２装置も前記共有キャリア信号を周波数変調する、ステップと、
前記第１装置による前記共有キャリア信号の周波数変調信号と、前記第２装置による前記共有キャリア信号の周波数変調信号とを同期させるステップと、
前記第１装置が共有キャリア信号によりランダムビットストリームを送信するステップと、
前記第１装置が、前記第２装置から共有キャリア信号におけるランダムビットストリームを受信するステップと、
同期した周波数変調後の共有キャリア信号により送信された前記ビットストリーム中のデータに基づいて、共有する秘密情報を設定するステップと
を有する方法。
【請求項１６】
タップトランスファプロトコルにより、前記第１及び前記第２装置間に通信コネクションを設定するステップをさらに有する、請求項１５記載の方法。
【請求項１７】
前記共有する秘密情報を使用して、前記第１及び前記第２装置間において安全な通信を行う、請求項１５記載の方法。
【請求項１８】
前記第１装置及び前記第２装置は、前記第１装置及び前記第２装置の各々が同時に同じデータを送信した場合のサイクルを無視し、無視されなかったサイクル中の残りのデータが、前記共有する秘密情報を作成するのに使用される、請求項１５記載の方法。
【請求項１９】
前記スプリット遅延ライン発振器は、前記第１装置に第１の変調/復調ブロックを含み、前記第２装置に第２の変調/復調ブロックを含み、前記第１及び第２変調/復調ブロックの各々は、前記共有キャリア信号に可変遅延を設定する、請求項１５記載の方法。
【請求項２０】
前記第１装置による前記共有キャリア信号の周波数変調は、前記スプリット遅延ライン発振器のフィードバックループに前記可変遅延を導入することを含む、請求項１９記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般にデータ伝送に関連し、特に本発明は安全なデータ伝送のためのスプリット遅延ライン発振器（split  delay-line  oscillator）に関連する。
【背景技術】
【０００２】
装置間で安全な通信を行うことは、通信プロトコルの中で常に重要度が高い。安全な通信を行う現在の１つの方法は、ディフィーヘルマン鍵交換法（Diffie-Hellman  Key  exchange）である。鍵交換を行う他のセキュリティプロトコルもあるが、ディフィーヘルマン法は最も良く知られたものの１つである。ディフィーヘルマン鍵交換法は、２つの通信装置が、セッションキーのような秘密情報を共有できるようにし、その秘密情報は安全な通信チャネルを設定するのに使用される。
【０００３】
しかしながら、ディフィーヘルマン鍵交換法の問題は、２つの装置間で鍵（キー）を最初に設定して共有する際にセキュリティが低いことである。「マンインザミドル−中間に位置する者（man  in  the  middle）」が、その通信を盗聴し、セキュア通信チャネルを安全でないものにするおそれがある。これは、「マンインザミドル」攻撃とも呼ばれている。このような攻撃は、Wi-Fiのような無線通信の場合には深刻な問題になる。なぜなら、アクセスポイントは常に中間（ミドル）にあるからである。
【０００４】
無線通信における近年の技術革新の成果の１つは、タップトランスファープロセス（tap  transfer  process）である。タップトランスファは、装置間で誘導性カップリング（誘導性結合）を引き起こすように各装置をともにタッピングすることで、ある装置から別の装置へのデータ伝送を開始するプロセスをいう。タップトランスファは、ある共有する秘密情報を安全に設定する好機を提供する。先ず、タップトランスファを実行するため、２つの通信装置は近接して設けられる必要があり、その結果、盗聴は困難になる。次に、タップトランスファは、（非常に高い無線周波数で行う場合）秘密に値する何百ものビットを伝送するのに十分な時間を提供する。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の課題は、安全なデータ伝送を行うスプリット遅延ライン発振器における装置、システム及び方法を提供することである。
【課題を解決するための手段】
【０００６】
本発明の一形態による装置は、第１装置における第１の変調/復調ブロックを含み、前記第１の変調/復調ブロックは、第１の可変遅延を設定し、前記第１の変調/復調ブロックを通過する共有キャリア信号の周波数を変調する。前記第１の変調/復調ブロックは、第２装置における第２の変調/復調ブロックをさらに含むスプリット遅延ライン発振器の一部をなし、前記第２の変調/復調ブロックは、第２の可変遅延を設定し、前記第２の変調/復調ブロックを通過する共有キャリア信号の周波数を変調する。さらに、前記第１及び第２装置は、周波数変調された共有キャリア信号にデータを与えることで、共有する秘密情報を作成する。
【０００７】
別の形態によるシステムは、第１装置及び第２装置の各々に設けられ、共有キャリア信号を生成するフィードバックループが、１つの双方向信号経路上で伝送されるようにするハイブリッド回路と、前記第１装置及び前記第２装置にわたって設けられ、前記共有キャリア信号の周波数を変調するスプリット遅延ライン発振器とを有する。本システムは、前記第１及び前記第２装置が、周波数変調された共有キャリア信号により伝送されたデータに基づいて、共有する秘密情報を作成するように動作する。
【０００８】
さらに別の形態による方法は、第１装置が共有キャリア信号を周波数変調するステップを含み、前記第１装置は、スプリット遅延ライン発振器を形成するように第２装置に通信可能に結合され、該共有キャリア信号を送信し、前記第２装置も前記共有キャリア信号を周波数変調する。本方法は、前記第１装置による前記共有キャリア信号の周波数変調信号と、前記第２装置による前記共有キャリア信号の周波数変調信号とを同期させるステップと、前記第１装置が共有キャリア信号によりランダムビットストリームを送信するステップと、前記第１装置が、前記第２装置から共有キャリア信号におけるランダムビットストリームを受信するステップと、同期した周波数変調後の共有キャリア信号により送信された前記ビットストリーム中のデータに基づいて、共有する秘密情報を設定するステップとを有する。
【図面の簡単な説明】
【０００９】
【図１】スプリット遅延ライン発振器の一例を示すブロック図。
【図２】双方向通信媒体を使用するスプリット遅延ライン発振器及びハイブリッド回路を含む通信システムの一例を示すブロック図。
【図３】タップトランスファ及びスプリット遅延ライン発振器を用いて２つの装置間に安全な通信チャネルを設定するプロセス例を示すフローチャート。
【図４】スプリット遅延ライン発振器により共有の秘密情報を設定するプロセス例を示すフローチャート。
【図５】複合機（MFP）の一例を示すブロック図。
【発明を実施するための形態】
【００１０】
添付図面が本願に含まれており、それらは発明の詳細な説明の一部をなし、本発明の原理による１つ以上の実施例を発明の詳細な説明とともに示し、そのような実施例を説明している。図面は必ずしも寸法を描いているわけではなく、本発明原理を説明するために強調されている。
【００１１】
以下、安全なデータ伝送を行うためのスプリット遅延ライン発振器が説明される。発明の詳細な説明において、本発明の十分な理解を図るため、様々な具体的な詳細が述べられる。しかしながら、本発明はそのような具体的詳細なしに実施されてもよいことは当業者にとって明白であろう。それ以外には、本発明を不必要に曖昧にするかもしれないことを避けるため、周知の構造及び装置は詳細には示されずブロック図形式で示される。
【００１２】
本明細書における「一実施例」又は「形態」は、その実施例に関して説明される特定の特質、構造又は特徴が、本発明の少なくとも１つの実施例に含まれることを意味する。本明細書の様々な場所で「一実施例」なる用語が使用されているが、それらは全て同じ実施例であることを必ずしも意味しているわけではない。
【００１３】
以下の詳細な説明の一部は、コンピュータメモリ内のデータビットを処理するアルゴリズム及び記号表現で与えられる。これらのアルゴリズムの説明及び表現は、データ処理技術分野の当業者が他の当業者に彼らの仕事内容を最も効率的に伝えるのに使用される手段である。ここで、アルゴリズムは一般に所望の結果に導く首尾一貫した一連のステップと考えられる。そのステップは物理量の物理的処理を必要とするものである。必須ではないが、通常それらの物理量は、格納、転送、結合、比較その他の処理を施すことの可能な電気的な又は磁気的な信号の形態をとる。原則的な一般的な用法の観点から、ビット、値、エレメント、シンボル、キャラクタ、期間、数等としてそれらの信号に言及することが折に触れて便利なことが分かる。
【００１４】
しかしながら、これらの及び類似の用語の全ては、適切な物理量に関連しており且つそれらの量に付された便宜的なラベルにすぎないことに留意を要する。特に断りのない限り、以下の説明から明らかなように、本説明を通じて、「処理」、「演算」、「計算」、「決定」又は「表示」等のような用語を用いる説明は、コンピュータシステム又は同様な電子コンピュータ装置の動作や処理に関連し、その動作や処理は、コンピュータシステムのレジスタ及びメモリの中で物理的な（電子的な）量として表現されるデータを、コンピュータシステムメモリやレジスタその他の情報ストレージ、伝送又は表示装置の中で物理量として同様に表現される他のデータに変換及び処理することが、理解されるであろう。
【００１５】
本発明はここで説明される処理を実行する装置にも関連している。その装置は、必要な目的に応じて特別に構築されてもよいし、コンピュータに格納されているコンピュータプログラムによって選択的にアクティブにされる又は再構成される汎用コンピュータで構築されてもよい。そのようなコンピュータプログラムはコンピュータ読取可能な記憶媒体に格納されてもよく、その記憶媒体は、限定ではないが、フロッピディスク、光ディスク、CD-ROM、磁気光ディスク、リードオンリメモリ(ROM)、ランダムアクセスメモリ(RAM)、EPROM、EEPROM、磁気又は光カード等の如何なるタイプのディスクを含んでもよいし、或いは電子的な命令を格納するのに指摘した如何なるタイプの媒体を含んでもよいし、ディスクも媒体もそれぞれコンピュータシステムバスに結合される。
【００１６】
本明細書に示されるアルゴリズム及びディスプレイは、何らかの特定のコンピュータ又は他の装置に固有に関連するものではない。様々な汎用システムが、本願による教示にしたがってプログラムとともに使用されてもよいし、あるいは、必要な方法ステップを実行する際にさらに特化した装置を構築することが有益であるかもしれない。それら様々なシステムに必要な構造は以下の説明から明らかになるであろう。さらに、本発明は何らかの特定のプログラミング言語に特化して説明されていない。本願で説明される発明の教示内容を実現するために様々なプログラミング言語を使用できることは明らかであろう。
【００１７】
さらに、説明される本発明は、情報システム又はネットワークに関して動作する或いは機能している。例えば、本発明は、コンフィギュレーションに依存して異なる機能を備えたスタンドアローンの多機能プリンタ又はネットワークプリンタにおいて動作することが可能である。したがって、最小限の機能を備えたものから、開示される機能全てを提供するものに至るまでの如何なる情報システムにおいても、本発明は動作可能である。
【００１８】
本発明の実施例は、安全にデータ伝送を行うスプリット遅延ライン発振器をもたらす。特に、本発明の実施例は、遅延ライン発振器を２つの同じ変調／復調ブロックに分割し、これらを利用して、システムの総遅延量により決定された周波数の共有キャリア信号を変調及び検出する。スプリット遅延ライン発振器は、共有キャリアにデータを与える側である第三者から隠すことで秘密情報（secret）を確保するために使用される。本発明の実施例によるスプリット遅延ライン発振器は、物理的に互いに近接してはいるが接してはいない２つの装置の間において少量のデータを安全にやりとりすることを可能にし、特にマンインザミドル攻撃を防ぐように設計される。一実施例では、スプリット遅延ライン発振器はタップトランスファアプリケーションに使用される。
【実施例１】
【００１９】
図１は、スプリット遅延ライン発振器100の一例を示すブロック図である。スプリット遅延ライン発振器100は、装置A110及び装置B120という２つの装置にわたっている。一実施例では、装置A110及び装置B120の双方又は一方は、ディジタル信号プロセッサ（DSP）又はフィールドプログラマブルゲートアレイ（FPGA）でもよい。ある実施例では、装置A110及び装置B120は、図５を参照しながら説明されるMFP500でもよい。別の実施例では、装置A110及び装置B120は、例えばセルラ電話のような他の何らかのタイプの通信装置でもよい。ある実施例では、装置A110及び装置B120の双方又は一方は、PDA、タブレットコンピュータ、ラップトップのような移動装置或いは他のそのような装置でもよい。
【００２０】
一実施例では、装置A110及び装置B120は安全な方法で互いに通信することを希望している。安全に通信を行うには、２つの装置110、120は、共有する秘密情報（共有秘密情報）を設定する必要がある。スプリット遅延ライン発振器100の実施例は、２つの装置110、120間の将来的な通信に備えて、安全な方法で共有秘密情報を設定する仕組みをもたらす。別の実施例の場合、２つの装置110、120は位相シフトオシレータにより接続され、位相シフトオシレータは上記のスプリット遅延ライン発振器と同じ結果をもたらす。
【００２１】
一実施例における２つの装置110、120は、通信を開始し、それらの共有秘密情報をタップトランスファのプロセスにより設定する。タップトランスファとは、装置間の誘導性結合を引き起こすように装置をともにタッピングすることで、ある装置から別の装置へのデータ伝送を開始するプロセスをいう。一実施例では、２つの装置110、120を通信可能に結合する他の仕組みが用意され、使用されてもよい。
【００２２】
２つの装置110、120が結合されると、２つの装置110、120のスプリット遅延ライン発振器100は、２つの装置110、120間に共有秘密情報を設定するために使用される。本発明の実施例によるスプリット遅延ライン発振器100は、一般的な遅延ライン発振器を２つの同じ変調／復調ブロックに分割し、それらのブロックを使用してシステムの総遅延量により決定される周波数の共有キャリア信号を変調及び検出する。スプリット遅延ライン発振器100は、２つのオペアンプ（演算増幅器）112、114及び２つの遅延ライン114、124を含む。装置A110はオペアンプ112及び遅延ライン114（すなわち、第１の変調／復調ブロック）を含み、装置B120はオペアンプ122及び遅延ライン124（すなわち、第２の変調／復調ブロック）を含む。
【００２３】
本発明の実施例は、フィードバックループにおいて２つの装置110、120間の信号伝搬遅延を使用し、スプリット遅延ライン発振器100が1/Tの周波数で発振するようにし、Tは発振器の周期であり、ループ全体を巡る総遅延である。具体的には、T=Ta+Tb+2Tbであり、Ta及びTbは装置各自の内部遅延であり、Tpは装置間の片方向における伝搬遅延である。装置110、120の双方は、システムの合計周期を監視し、Ta及びTbをそれぞれ変調する。
【００２４】
各々の装置110、120は合計周期に対する自身の寄与を知っているので、一方の装置は他方からの寄与を導出することができる。システムの外から容易に取得できる唯一の値は、システムの発振周波数、すなわち総遅延Tである。本発明の実施例に対する別の観点によれば、発振器100の各側110、120は共有キャリア信号を位相変調又は周波数変調し、その共有キャリア信号は、２つの装置110、120をスプリット遅延ライン発振器として接続することで生成される。その変調の周波数は、やりとりされる信号のボーレートに対応し、各々の装置110、120は他方が送信した信号又はビットストリームを算出することができる。
【００２５】
一実施例では、装置同士の共有秘密情報を設定するために、２つの装置110、120は先ず各自の変調信号の同期をとる。これが意味することは、装置各々110、120による変調信号の変動の全てが同時に生じるのを保証することである。一実施例では、２つの装置の同期点として、ゼロクロス点（ゼロになる点）が使用されてもよい。そして、各々の装置110、120は、同期した周波数変調後の共有キャリア信号によりランダムビットシーケンスを送信する。各装置自身のシステム周期Tに対する寄与の情報に基づいて、各装置は、どのデータが他の装置からの寄与であるかを判別することができる。
【００２６】
一実施例では、各装置110、120は、各装置が同じビットを同時に送信している場合の如何なるサイクルも無視する。そして、残ったビット（同じでないビット）が、他のプロトコルにおいて共有秘密情報として使用される（例えば、強制的な遅延を伴うインターロック（interlock）が使用される）。送信されるビットについて共有秘密情報を設定する他の方法が使用されてもよいことを、当業者は認めるであろう。そして、この共有秘密情報を使用して、２つの装置間に安全な通信チャネルを設定し、例えば、２つの装置が通信を行うWi-Fiチャネルを暗号化する。共有秘密情報は、速やかに使用されてもよいし、保存して後の時点で使用されてもよい。共有秘密情報を使用する安全な通信チャネルの具体例は当該技術分野で周知であり、それ自体は本発明の実施例の範囲外である。
【００２７】
本発明の実施例に関する重要な１つの特徴は、盗聴者は、彼又は彼女が何れかの装置の入力及び出力を区別できる方法で、２つの装置110、120間の通信媒体にアクセスできないことである。装置間の距離を、第三者が通信媒体（及びユーザが物理的に直接監視できる装置間の通信領域）を盗聴できない程度に十分に小さく設定することで、この条件は満たされる。そのような条件は、装置がともにタップされる場合には容易に満たせる。さらに、装置の各側で付加される遅延量は、各ビットに関し、かなり広範囲にわたって高精度にランダムに変化する。これは、各側の装置が、どちらの側の遅延が生じているかを検出するために導入した遅延量の僅かな差分を盗聴者が使用することを防ぐ。
【００２８】
本発明の実施例は、遅延の変調はループ遅延全体に比べて小さく、変調の周波数も（変調は、やりとりされる信号のボーレートに対応する）、システムの発振周波数に比べて小さいことを想定している。補償用の遅延が各側に導入され、ループ遅延全体の安定化を図ることにも留意を要する。さらに、２つの装置間の隔たり（ギャップ）を介する伝搬遅延が短かすぎた場合、追加的な遅延が各装置に設定されてもよい。
【００２９】
図２は、双方向通信媒体を使用するスプリット遅延ライン発振器及びハイブリッド回路を含む通信システム200の一例を示すブロック図である。一実施例では、図２のスプリット遅延ライン発振器（素子212、214、222及び224により表現されている）は、図１を参照しながら説明したスプリット遅延ライン発振器100と同じである。
【００３０】
システム200において、装置A210及び装置B220は双方向通信を行うために通信媒体240を介して接続され、例えば、装置210、220間の容量性又は誘導性の結合を介して接続される。この場合において、オペアンプを利用した電話ハイブリッド回路として示されているハイブリッド回路230を使用して、双方向通信に対する共有信号経路を設定してもよい。別の実施例では、ハイブリッドコイル回路がハイブリッド回路230として用意されてもよい。さらに別の実施例では、バランスミキサ（balanced  mixer）又は位相ロックループがハイブリッド回路230として使用されてもよい。
【００３１】
ハイブリッドコイル又は等価な能動回路（例えば、通常の電話モデムのペア）が、双方向媒体を介して信号を直接的に送信するために使用されてよいことは、周知である。しかしながらこの種の回路は、マンインザミドル攻撃により盗聴されてしまうおそれがある。本発明の実施例は、通信媒体の双方の側においてスプリット遅延ライン発振器212、214、222、224を使用して、同じキャリア信号に対するものを同時に変調することで、そのような盗聴に対する脆弱性に対処する。
【００３２】
図１に関して言及したように、スプリット遅延ライン発振器212、214、222、224は、各装置210、220が挿入又は設定した変調信号を、盗聴者が検出できないようにする。装置A210及び装置B220は、メモリ216、226及び制御ロジック（制御論理装置）218、228を含んでいるように図示されている。一実施例では、メモリ216、226は、データから決定された共有秘密情報だけでなく、装置210、220の間を通過するデータの結果も保存する。制御ロジック218、228は、（同時に生じる同じデータサイクルから）無視するデータを判別し、そして共有秘密情報を設定するのに使用される。
【００３３】
図３は、タップトランスファ及びスプリット遅延ライン発振器を用いて２つの装置間に安全な通信チャネルを設定する本発明の一実施例によるプロセス例を示すフローチャートである。プロセス300は処理ロジック（処理論理装置）により実行され、処理ロジックは、ハードウエア（例えば、回路、専用論理装置、プログラマブル論理装置、マイクロコード等）、ソフトウエア（例えば、処理装置で使用される命令）又はそれらの組み合わせにより構築されてもよい。一実施例では、プロセス300は、図１を参照しながら説明したスプリット遅延ライン発振器100により実行されてもよい。
【００３４】
プロセス300はブロック310から始まり、２つの装置間の通信接続（通信コネクション）が、タップトランスファープロセスにより設定される。一実施例において、タップトランスファププロセスは、装置間に誘導性結合を引き起こすように装置をともにタッピングすることで、ある装置から別の装置へのデータ伝送を開始するプロセスに関する。ブロック320において、共通キャリア信号は、装置の双方で動作しているスプリット遅延ライン発振器を介して、２つの装置により周波数変調される。スプリット遅延ライン発振器は、共通キャリア信号を周波数変調する際に２つの装置が協働できるようにする。
【００３５】
そして、ブロック330において、２つの装置による共有キャリア信号の変調各々は、同期させられる。次に、ブロック340において、２つの装置各々は、共有キャリア信号によりランダムビットストリームを送信する。ブロック350において、同期した周波数変調後の共有キャリア信号により送信されたビットストリームに基づいて、２つの装置は共有秘密情報を設定することができる。上述したように、一実施例において、各装置は、同じビットを同時に送信した場合のサイクルを無視し、そうでないビットが２つの装置間の共有秘密情報として使用されてもよい。２つの装置は共有秘密情報を知ることができる唯一の装置である。なぜなら、盗聴者は、周波数変調された共有キャリア信号においてどの装置がどのデータに寄与しているかを検出できないからである。そして、ブロック360において、共有秘密情報は、２つの装置間のセキュア通信に使用される。一実施例において、これは、Wi-Fiチャネルのような安全でない通信チャネルを、その共有秘密情報により暗号化することを含む。
【００３６】
図４は、スプリット遅延ライン発振器により共有秘密情報を設定する詳細なプロセス例を示す本発明の一実施例によるフローチャートである。プロセス400は処理ロジックにより実行され、処理ロジックは、ハードウエア（例えば、回路、専用論理装置、プログラマブル論理装置、マイクロコード等）、ソフトウエア（例えば、処理装置で使用される命令）又はそれらの組み合わせにより構築されてもよい。一実施例では、プロセス400は、図１を参照しながら説明したスプリット遅延ライン発振器100により実行されてもよい。
【００３７】
プロセス400はブロック410から始まり、遅延Tのフィードバックループを形成し、周期Tのスプリット遅延ライン発振器を形成するように、2つの装置が結合される。次に、ステップ420において、各装置は、全体的な遅延の一部を設定し、その時間的な遅延を変調する。ブロック430において、２つの装置は、スプリット遅延ライン発振器により送信された共有キャリア信号の各自の変調信号を同期させる。次に、ブロック440において、各装置は、同期した周波数変調された共有キャリア信号によりランダムビットストリームを送信する。
【００３８】
そして、ブロック450において、合計周期Tから各装置自身の寄与を減算することで、合計周期Tに対する他方の装置からの寄与を算出する。さらに、他方の装置からの寄与を判定する際、２つの装置間の伝搬遅延も考慮される。次に、ブロック460において、各装置は、他方の装置の周波数の情報に基づいて、他方の装置が送信したビットストリームを判別し、その周波数の情報は、ブロック450において、合計周期Tに対する他方の装置からの寄与を算出することによって求められている。
【００３９】
ブロック470において、装置自らが同時に送信したビットと同じビットを伴うサイクルを無視する。そして、ブロック480において、装置は残りのビットを使用して、２つの装置が以後安全な通信を行うために共有秘密情報を作成する。
【００４０】
図５は、複合機又は多機能プリンタ（MFP）の一例を示すブロック図である。複合機500は、制御部550、表示装置510、キーボード512、カーソル制御装置514、ネットワークコントローラ516及び１つ以上の入力/出力（I/O）装置518を含む。
【００４１】
制御部550は、算術演算論理装置、マイクロプロセッサ、汎用コンピュータ、パーソナルディジタルアシスタント又は他の何らかの情報機器（電子的な表示信号を表示装置510に与えるように備わっている情報機器）を含む。一実施例において、制御部550は、グラフィカルユーザインターフェースを有する汎用コンピュータを含み、グラフィカルユーザインターフェースは、例えば、ウィンドウズ（WINDOWS(登録商標)）又はユニックス（UNIX(登録商標)）によるオペレーティングシステムのようなオペレーティングシステムのトップで動作するジャバ（JAVA(登録商標)）により書かれたプログラムにより生成される。別の実施例では、１つ以上のアプリケーションプログラムが制御部550により実行され、アプリケーションプログラムは、ワードプロセシングアプリケーション、電子メールアプリケーション、財務会計アプリケーション及びウェブブラウザアプリケーション等を含むがこれらに限定されない。
【００４２】
図５をさらに参照するに、制御部550は、プロセッサ502、メインメモリ504及びデータストレージ装置506を含むように図示されており、それら全てはシステムバス508に通信可能に結合されている。プロセッサ502は、データ信号を処理し、様々なコンピュータアーキテクチャを有し、コンピュータアーキテクチャは、複合命令セットコンピュータ（CISC）アーキテクチャ、縮小命令セットコンピュータ（RISC）アーキテクチャ、又はそれらの命令セットの組み合わせを実現するアーキテクチャを含む。図５には１つのプロセッサしか図示されていないが、複数のプロセッサが含まれていてもよい。
【００４３】
メインメモリ504は、プロセッサ502により実行される命令及び/又はデータを保存する。命令及び/又はデータは、上述した技法の全部又は一部を実行するコードを含む。メインメモリ504は、ダイナミックランダムアクセスメモリ（DRAM）装置、スタティックランダムアクセスメモリ（SRAM）装置又は他の当該技術分野で既知のメモリ装置でもよい。
【００４４】
データストレージ装置506は、プロセッサ502用のデータ及び命令を格納し、１つ以上の装置により構築され、その１つ以上の装置は、ハードディスクドライブ、フロッピディスクドライブ、CD-ROM装置、DVD-ROM装置、DVD-RAM装置、DVD-RW装置、フラッシュメモリ装置、又は当該技術分野で既知の他の大容量ストレージデバイスを含む。
【００４５】
システムバス508は、制御部550を通じて情報及びデータを通信する共有バスを表現する。システムバス508は、１つ以上のバスを表現し、１つ以上のバスは、業界標準アーキテクチャ（ISA）バス、ペリフェラルコンポーネント相互接続（PCI）バス、ユニバーサルシリアルバス（USB）又は同様な機能を有する当該技術分野で既知の他のバスを含む。システムバス508を介して制御部550に結合される付加的な素子は、表示装置510、キーボード512、カーソル制御装置514、ネットワークコントローラ516及びI/O装置518を含む。
【００４６】
表示装置510は、例えば、陰極線管（CRT）、液晶ディスプレイ（LCD）、又はその他の同様な機能を有するディスプレイ装置、スクリーン又はモニタを含む。一実施例において、表示装置510はタッチスクリーンを備え、タッチスクリーン内では、接触感知式の透明パネルが表示装置510の画面をカバーしている。
【００４７】
キーボード512は、制御部に結合された英数字入力装置を表現し、情報及びコマンド選択内容をプロセッサ502に伝えるものである。キーボード512は、クワーティ（QWERTY）キーボード、キーパッド又はタッチスクリーン上でそのように形成された表現物でもよい。
【００４８】
カーソル制御装置514は、コマンド選択内容だけでなく位置データをもプロセッサ502に通知するように備わっているユーザ入力装置を表す。カーソル制御装置514は、マウス、トラックボール、スタイラス、ペン、タッチスクリーン、カーソル指示キーその他のカーソルを動かす仕組みを含む。
【００４９】
ネットワークコントローラ516は、制御部550を複数の処理システムを含むネットワークに結合する。処理システムのネットワークは、ローカルネットワーク（LAN）、広域ネットワーク（WAN）（例えば、インターネット）、及び/又は複数の装置が通信を行うその他の相互接続データ経路を含んでもよい。制御部550は、標準的なネットワークプロトコルを使用して、ファイルを分配するネットワークのような他のシステムに対するその他の通常のコネクションも含み、ネットワークプロトコルは、当業者が理解しているようなTCP/IP、http、https及びSMTP等である。
【００５０】
１つ以上のI/O装置518はシステムバス508に結合される。例えば、I/O装置518は、文書の画像を捕捉する画像スキャナ及び文書フィーダを含む。I/O装置518は、文書を生成するプリンタも含む。I/O装置518はオーディオ入出力装置も含み、オーディオ入出力装置はマイクロフォンを介してオーディオ入力を受信し、スピーカを介してオーディオ出力を送信する。
【００５１】
一実施例において、オーディオ装置は汎用的であり、汎用コンピュータシステム内で使用するように設計されたオーディオアドイン/拡張カードにより構築される。あるいは、I/Oオーディオ装置は、１つ以上のアナログトゥディジタル、ディジタルトゥアナログ変換器、及び/又はオーディオの処理を支援する１つ以上のディジタル信号プロセッサを含んでもよい。
【００５２】
本発明の精神及び範囲から逸脱せずに、MFP500は図５に図示したものより多数の又は少数の要素を含んでもよいことは、当業者にとって明らかであろう。例えば、MFP500は追加的なメモリを含み、追加的なメモリは例えば第１又は第２レベルのキャッシュ、又は１つ以上の特定用途向け集積回路（ASIC）を含む。同様に、追加的な要素の入力/出力装置518は、制御部550に結合され、その制御部550は、RFIDタグリーダ、ディジタル静止画又は動画カメラ、その他の装置（電子データを捕捉し及び/又は電子データを制御部550にダウンロードするように備わっている装置）を含む。カーソル制御部514のような１つ以上の要素が省略されてもよい。
【００５３】
以上により、本発明に関する多くの代替例や変形例は、本説明を理解した当業者にとって疑う余地無く明らかになったであろう。例示により図示及び説明された特定の実施例は限定を意味するようには意図されていないことが、理解されるであろう。したがって、様々な実施例に関する詳細な説明は、特許請求の範囲を限定することを意図するものではなく、特許請求の範囲は、本発明に本質的な特徴のみを記載している。
【符号の説明】
【００５４】
100  スプリット遅延ライン発振器
110  装置A
112  オペアンプ
114  遅延ライン
120  装置B
122  オペアンプ
124  遅延ライン
200  通信システム
210  装置A
220  装置B
230  ハイブリッド回路
500  MFP
502  プロセッサ
504  メインメモリ
506  データストレージ装置
508  システムバス
510  表示装置
512  キーボード
514  カーソル制御装置
516  ネットワークコントローラ
518  入力/出力（I/O）装置
550  制御部550
【図１】
2010239616.tif 000003
【図２】
2010239616.tif 000004
【図３】
2010239616.tif 000005
【図４】
2010239616.tif 000006
【図５】
2010239616.tif 000007