(57)【要約】【課題】  高速動作を必要とすることなく、比較的に簡単な構成、処理で位相同期処理の初期引きこみ時間が長くなってしまう問題を解決する。【解決手段】  ＯＦＤＭ信号伝送装置の送信側は、ＯＦＤＭによる通信開始前は同期用の基準周波数信号を連続的に出力し、基準周波数信号を連続的に出力した後、基準周波数信号を間欠的に出力すると共にＯＦＤＭ信号を送信する。ＯＦＤＭ信号伝送装置の受信側は、送信側から連続的に出力される基準周波数信号に基づいて位相同期処理を行い、ＯＦＤＭによる通信開始後はシンボル同期タイミングに基づいて位相同期処理を間欠的に行う。そして、位相同期処理により同期が確立されたシンボル同期タイミングでＯＦＤＭ信号を受信する。【選択図】      図４
2010118965.tif 000002
【特許請求の範囲】
【請求項１】
ＯＦＤＭによる通信開始前は同期用の基準周波数信号を連続的に出力する手段と、
前記基準周波数信号を連続的に出力した後、前記基準周波数信号を間欠的に出力すると共にＯＦＤＭ信号を送信する手段と、
送信側から連続的に出力される基準周波数信号に基づいて位相同期処理を行う手段と、
前記ＯＦＤＭによる通信開始後はシンボル同期タイミングに基づいて前記位相同期処理を間欠的に行う手段と、
前記位相同期処理により同期が確立された前記シンボル同期タイミングで前記ＯＦＤＭ信号を受信する手段とを有することを特徴とするＯＦＤＭ信号伝送装置。
【請求項２】
送信側から連続的に出力される前記基準周波数信号を検出する手段と、前記シンボル同期タイミングを確立する手段とを更に有し、
当該検出された基準周波数信号又は当該確立されたタイミングに基づいて前記位相同期処理が行われることを特徴とする請求項１に記載のＯＦＤＭ信号伝送装置。
【請求項３】
前記連続的に出力される基準周波数信号は、クロックをカウントするタイマカウンタに基づいて検出されることを特徴とする請求項２に記載のＯＦＤＭ信号伝送装置。
【請求項４】
前記シンボル同期タイミングに基づいて前記位相同期処理を間欠的に行わせるための間欠基準周波数信号を生成する手段を更に有することを特徴とする請求項２に記載のＯＦＤＭ信号伝送装置。
【請求項５】
ＯＦＤＭ信号伝送装置であって、
ＯＦＤＭによる通信開始前は同期用の基準周波数信号を連続的に出力する手段と、
前記基準周波数信号を連続的に出力した後、前記基準周波数信号を間欠的に出力すると共にＯＦＤＭ信号を送信する手段とを有することを特徴とするＯＦＤＭ信号伝送装置。
【請求項６】
ＯＦＤＭ信号伝送装置であって、
ＯＦＤＭによる通信開始前は送信側から連続的に出力される基準周波数信号に基づいて位相同期処理を行う手段と、
前記ＯＦＤＭによる通信開始後はシンボル同期タイミングに基づいて前記位相同期処理を間欠的に行う手段と、
前記位相同期処理により同期が確立された前記シンボル同期タイミングで前記ＯＦＤＭ信号を受信する手段とを有することを特徴とするＯＦＤＭ信号伝送装置。
【請求項７】
ＯＦＤＭ信号伝送装置の送信側は、
ＯＦＤＭによる通信開始前は同期用の基準周波数信号を連続的に出力する工程と、
前記基準周波数信号を連続的に出力した後、前記基準周波数信号を間欠的に出力すると共にＯＦＤＭ信号を送信する工程とを実行し、
ＯＦＤＭ信号伝送装置の受信側は、
前記送信側から連続的に出力される基準周波数信号に基づいて位相同期処理を行う工程と、
前記ＯＦＤＭによる通信開始後はシンボル同期タイミングに基づいて前記位相同期処理を間欠的に行う工程と、
前記位相同期処理により同期が確立された前記シンボル同期タイミングで前記ＯＦＤＭ信号を受信する工程とを実行することを特徴とするＯＦＤＭ信号伝送方法。
【請求項８】
コンピュータを請求項１乃至６の何れか１項に記載のＯＦＤＭ信号伝送装置の各手段として機能させるためのプログラム。
【請求項９】
請求項８に記載のプログラムを記録したコンピュータ読み取り可能な記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＯＦＤＭ（直交周波数分割多重）信号伝送方法、特に受信側で搬送波周波数及びＦＦＴ／ＩＦＦＴサンプリング周波数を正確に、かつ、安定的に再生可能なＯＦＤＭ信号伝送装置及び方法に関する。
【背景技術】
【０００２】
ＯＦＤＭ（直交周波数分割多重）変調は、帯域利用効率が高い、マルチパスに強いなどの優れた特性を有しており、近年無線はもとより有線通信でも広く用いられつつある変調方式である。ところで、ＯＦＤＭ変調信号を復調するためには送信側と受信側とで高精度な周波数同期が必要である。
【０００３】
一般的な周波数信号の再生方法として、フレーム同期信号に基づいて周波数をロックさせる方法や、受信したデータの位相誤差を検出して周波数ずれを補正する方法が知られている。
【０００４】
しかしながら、上述の再生方法では、送信側の基準周波数発振器と受信側の基準周波数発振器との発振周波数ずれが大きい場合には、周波数信号を正確に再生することが困難であるという問題があった。
【０００５】
そこで、ＯＦＤＭ信号間の所定位置に基準周波数信号を間欠的に挿入し、受信側でこの基準周波数信号を抽出してＰＬＬを掛けて基準周波数信号を再生する方法が特許文献１、２に開示されている。
【０００６】
特許文献１では、ＯＦＤＭ信号間に挿入された基準周波数信号をＢＥＦ（帯域阻止フィルタ）及びゲート回路などで構成された抽出回路で抽出し、その基準周波数信号に対して間欠的に位相同期（ＰＬＬ動作）を掛けることで基準周波数信号を再生している。
【０００７】
尚、ＢＰＦ（帯域通過フィルタ）により基準周波数信号だけを通過させて、その信号をコンパレータでレベル比較するなどして基準周波数信号の存在期間を検出する構成とすることも当然可能である。
【０００８】
一方、特許文献２では、ＩＦ信号から適宜の方法で基準周波数信号を検出し、その信号をデジタル処理でサンプリングして保持し、次の基準周波数信号が検出されるまでの間、保持していたサンプリングデータを繰り返し出力する。そして、連続的な基準周波数信号を生成し、連続的に出力される基準周波数信号に対してＰＬＬを掛けて基準周波数信号を再生する方法が採られている。
【特許文献１】特開平１０−６５６４４号公報
【特許文献２】特許第３６５０２５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１では、間欠的なＰＬＬ動作により基準周波数信号の再生を行っているために、ＰＬＬが位相ロックを完了させるまでの初期引きこみ時間が長いという欠点を有している。間欠的なＰＬＬ動作は、連続的なＰＬＬ動作を時間軸で分割した場合に相当すると考えることができる。
【００１０】
従って、間欠的な動作期間の時間をτ、周期をφ、初期引き込み時間をｔとした場合、連続的なＰＬＬ動作であれば、当然ｔ時間後には安定的な基準周波数の再生が可能である。しかし、間欠的なＰＬＬ動作では、次式に示す時間が経たないと安定的な基準周波数の再生が行われない。
【００１１】
（ｔ／τ）×φ  …（式１）
即ち、連続的なＰＬＬ動作に比してφ／τ倍だけ初期引き込み動作に時間が掛かることになる。このことは、実質的な通信を開始できるまでの時間がより長くなるということを意味している。
【００１２】
更に、特許文献１では、基準周波数信号を挿入している期間は、これ以外の周波数成分が出力されていないということを前提に基準周波数信号の存在期間を検出しているが、実際にはノイズの影響で他の周波数成分が常に０ということはあり得ない。ノイズが混入すると基準周波数信号が存在しているのに、これを不存在としてしまう誤検出が起り、ＰＬＬ回路への基準周波数信号の出力が歯抜け状になってしまう。この場合、最終的には再生する基準周波数信号の同期精度を低下させるという問題が発生する。
【００１３】
このようなノイズでの誤検出を低減させるために、基準周波数信号検出信号に対して（例えば特許文献１で言えばゲート信号２０４に対して）十分な時定数を持つフィルタ回路を挿入し、検出信号の高周波成分を除去する方法が考えられる。
【００１４】
しかし、今度は実際の基準周波信号の存在期間と検出信号との間に、時間的な遅延誤差が生じてしまうことになり、ＰＬＬ動作を行うことのできる期間が実質的に短くなってしまうという新たな問題が発生する。
【００１５】
ノイズによる誤検出は、特許文献１にあるようなＢＥＦ等を用いて基準周波数信号を検出する場合だけでなく、先に述べたＢＰＦ等により基準周波数信号を検出する場合にも当然起りうる。
【００１６】
従って、検出信号にフィルタ回路等を挿入する必要性が排除されるわけではなく、実際の基準周波信号の存在期間と検出信号との間に、時間的な遅延誤差が生じてしまう現象は同様に発生する。
【００１７】
ＰＬＬ動作がより短時間しか行えないことは、高精度な周波数同期を行う上では不利であり、結果として受信側での再生基準周波数信号の同期精度を犠牲にするか、または基準周波数信号の挿入期間を長めに設定せざるを得ない。同期精度が低い水準に留まる場合には、同期精度に起因して発生する誤復調への耐性を向上させるためにＯＦＤＭ変調の各サブキャリアの一次変調をより低いビットレートのものにするしかない。
【００１８】
また、挿入期間を長めに設定する場合には、時間軸方向での帯域利用効率を阻害することになる。何れの場合も、総合的な伝送ビットレートを低下させる方向に作用することになり、甚だ好ましくない。
【００１９】
一方、特許文献２に開示された方法では、基準周波数信号を検出・保持した後、これをデジタル処理により繰り返し発生させることで連続的なＰＬＬ動作を実現している。
【００２０】
従って、上述の初期引きこみ時間が長くなってしまう問題や検出信号の遅延誤差の問題は発生しない。
【００２１】
しかしながら、基準周波数信号をサンプリングし、これをデジタル処理で繰り返し発生させるには、基準周波数信号の数倍のクロックでＡＤ変換し、変換したデジタルデータをメモリに保持する。そして、これを同じく基準周波数信号の数倍のクロックでＤＡ変換しなければならない。しかも繰り返してＤＡ変換するデータの位相連続性を確保するためには高度なタイミング処理が必要となる。
【００２２】
即ち、特許文献２の開示例は、その実施に高速なＡＤ／ＤＡ変換動作が必要であるばかりでなく、極めて複雑なタイミング処理を必要とする。
【００２３】
本発明は、高速動作を必要とすることなく、比較的に簡単な構成、処理で位相同期処理の初期引きこみ時間が長くなってしまう問題を解決することを目的とする。
【００２４】
また、搬送波周波数、ＦＦＴ／ＩＦＦＴサンプリング周波数を含む動作周波数を送信側と受信側とで高精度に同期させることを目的とする。
【課題を解決するための手段】
【００２５】
本発明は、ＯＦＤＭ信号伝送装置であって、
ＯＦＤＭによる通信開始前は同期用の基準周波数信号を連続的に出力する手段と、
前記基準周波数信号を連続的に出力した後、前記基準周波数信号を間欠的に出力すると共にＯＦＤＭ信号を送信する手段と、
送信側から連続的に出力される基準周波数信号に基づいて位相同期処理を行う手段と、
前記ＯＦＤＭによる通信開始後はシンボル同期タイミングに基づいて前記位相同期処理を間欠的に行う手段と、
前記位相同期処理により同期が確立された前記シンボル同期タイミングで前記ＯＦＤＭ信号を受信する手段とを有することを特徴とする。
【００２６】
また、本発明は、ＯＦＤＭ信号伝送装置の送信側は、
ＯＦＤＭによる通信開始前は同期用の基準周波数信号を連続的に出力する工程と、
前記基準周波数信号を連続的に出力した後、前記基準周波数信号を間欠的に出力すると共にＯＦＤＭ信号を送信する工程とを実行し、
ＯＦＤＭ信号伝送装置の受信側は、
前記送信側から連続的に出力される基準周波数信号に基づいて位相同期処理を行う工程と、
前記ＯＦＤＭによる通信開始後はシンボル同期タイミングに基づいて前記位相同期処理を間欠的に行う工程と、
前記位相同期処理により同期が確立された前記シンボル同期タイミングで前記ＯＦＤＭ信号を受信する工程とを実行することを特徴とする。
【発明の効果】
【００２７】
本発明によれば、高速動作を必要とすることなく、比較的簡単な構成、処理で位相同期処理の初期引きこみ時間が長くなってしまう問題を解決することができる。また、間欠的に出力される基準周波数信号の存在期間と受信側でのＰＬＬ動作期間とを高精度に一致させることができる。
【００２８】
従って、時間軸方向での帯域利用効率を無駄にすることなく、搬送波周波数、ＦＦＴ／ＩＦＦＴサンプリング周波数を含む動作周波数を、送信側と受信側とで高精度に同期させることが可能となる。
【発明を実施するための最良の形態】
【００２９】
以下、図面を参照しながら発明を実施するための最良の形態について詳細に説明する。
【００３０】
［第一の実施形態］
図１は、ＯＦＤＭ信号伝送装置の送信側の構成を示すブロック図である。図１において、１０はサブキャリア変調部であり、外部から入力された送信すべきデータに対して符号化を行い、ＯＦＤＭの各サブキャリアの一次変調を行う。１１はＩＦＦＴ（Inverse Fast Fourier Transform）部であり、サブキャリア変調部１０からの出力（周波数軸信号）を時間軸信号に変換する。１２はＧＩ挿入部であり、ＩＦＦＴ部１１の出力から所定時間分の後端部分を切出してガードインターバル（ＧＩ）を付け加える。
【００３１】
１３はプリアンブルパターン保持部であり、シンボル同期用の既知パターンデータを保持しておく。１４は制御部であり、後述するセレクタ１５、２０の動作を制御する。１５はセレクタであり、制御部１４の指示に基づき、ＧＩ挿入部１２でＧＩが付加された出力データか、プリアンブルパターン保持部１３の出力データの何れかを選択して出力する。１６はデジタル−アナログ変換器（ＤＡＣ）であり、セレクタ１５で選択されたデータを入力し、アナログ信号に変換して出力する。
【００３２】
１７はローパスフィルタ（ＬＰＦ）であり、ＤＡＣ１６で変換されたアナログ信号から不要の高周波成分を除去する。１８は直交変調部であり、後述する発振器１９が出力する搬送波周波数クロックに基づき、Ｉ軸成分、Ｑ軸成分について直交変調が行われる。このようにして、外部より入力された送信すべきデータが直交変調されてＯＦＤＭ信号が生成される。
【００３３】
２０はセレクタであり、制御部１４の指示に基づき、直交変調部１８のＯＦＤＭ信号か、発振器１９の基準周波数信号の何れかを選択して出力する。２１はＢＰＦであり、セレクタ２０で選択された信号から所定外の帯域を除去する。２２は増幅器（ＡＭＰ）であり、ＢＰＦ２１から出力された信号を所望の電力に増幅する。そして、ＡＭＰ２２の出力は無線であれば空中線に、有線であれば伝送ケーブルといった伝送路に出力される。
【００３４】
尚、ダイレクトコンバーションとするのではなく、ＡＭＰ２２の出力が中間周波数信号であり、後段に周波数変換回路を設けて伝送路上での周波数帯域にアップコンバートする構成としても良い。
【００３５】
１９は発振器であり、基準周波数信号を出力する。２３は分周器であり、発振器１９の出力である基準周波数信号に対して適宜の分周を施し、ＤＡＣ１６より前段のブロック、いわゆるＢＢ（Base Band）部の動作クロックとして各ブロックに出力する。
【００３６】
次に、通信開始前と通信開始後の基準周波数信号とＯＦＤＭ信号との出力タイミングを、図２、図３を用いて説明する。
【００３７】
図２は、ＯＦＤＭ信号伝送装置における送信側でのタイミングを示す図である。図２に示すように、まず送信側が通信開始前は基準周波数信号を相当時間（後述する受信側でのＰＬＬの位相ロック初期引きこみ時間に十分なだけの時間）、数１００μ秒〜数ｍ秒だけ連続的に出力する。この間、ＯＦＤＭ信号は全く出力しない。
【００３８】
次に、連続的な基準周波数信号を出力し、所定時間が経過した後、ＯＦＤＭ信号を所定のシンボル周期で出力し、ＯＦＤＭ信号間、即ち、シンボル周期の所定位置に基準周波数信号を間欠的に出力する。ＯＦＤＭ信号は、最初の２シンボルがシンボル同期用のプリアンブルパターンとし、同期用プリアンブルの出力後、外部からの入力された送信データに基づくＯＦＤＭ信号を出力する。
【００３９】
尚、より詳細には、同期用プリアンブルの出力後、伝送路特性を補正するために、既知パターンで構成されるパイロットシンボルを出力するのが望ましいが、本発明に直接関係しないので、ここではパイロットシンボルに関する動作の説明は割愛する。
【００４０】
図３は、１シンボルあたりのタイミングを示す図である。シンボル周期及び間欠的に出力される基準周波数信号の時間幅に制限はないが、ここでは次のように制限する。
【００４１】
４８ｋＨｚでサンプリングされたデジタルオーディオデータをサンプル周期毎にデータ伝送する場合を想定し、シンボル周期を以下の式２とする。そして、当該周期の１０％である２．０８３３…μ秒を基準周波数信号の出力期間、残期間をＯＦＤＭ信号期間（ＧＩを含む）とする。
【００４２】
1/48[kHz] ＝ 20.833…μ[秒]  …（式２）
尚、図３では、シンボル周期の先端に基準周波数信号を配置した構成となっているが、これは相対的なものであるから後端であると解釈しても一向に構わない。
【００４３】
図４は、ＯＦＤＭ信号伝送装置の受信側の構成を示すブロック図である。図４において、受信信号はＯＦＤＭ信号の帯域だけを通過させるＢＰＦ３０を経てＡＭＰ３１で所望の振幅にまで増幅される。ＡＭＰ３１の出力は、基準周波数信号だけを通過させる狭帯域のＢＰＦ３２を経て連続基準周波数信号検出部３３と位相比較器３４に入力される。ここで位相比較器３４と後段のＬＰＦ３５、ホールド回路３６、ＶＣＯ（電圧制御発振器）３７によりＰＬＬ回路が構成され、位相同期処理（ＰＬＬ動作）が行われる。
【００４４】
尚、ダイレクトコンバーションとするのではなく、ＢＰＦ３０への入力が中間周波数信号であり、前段に周波数変換回路を設けて伝送路上での周波数帯域からダウンコンバートする構成としても良い。
【００４５】
図５は、連続基準周波数信号検出部３３の詳細な構成を示す図である。図５において、コンパレータ５０がＢＰＦ３２の出力信号と所定のレベルとの比較を行い、コンパレータ５０により、周期が基準周波数信号と同等で、オン（Ｈｉ）デューティが５０％弱であるパルス信号が生成される。
【００４６】
尚、このコンパレータ５０では、比較を正負両電圧で行い、両者を加算して出力とすることで、オン（Ｈｉ）デューティが１００％弱であるパルス信号を生成する。また、コンパレータ５０の前段にダイオードで構成された全波整流器を配置し、全波整流出力を比較しても良い。
【００４７】
次に、単純なＣＲ１段のローパスフィルタで構成される整流器５１がコンパレータ５０からのパルス信号を整流し、そのエンベロープ信号を生成する。これにより、基準周波数信号が出力される期間だけ出力がオン（Ｈｉ）となる信号を得る。この整流器５１の出力は、更にタイマカウンタ５２に出力される。
【００４８】
このタイマカウンタ５２では、整流器５１の出力がオン（Ｈｉ）の間だけ所定周波数のクロック（具体的には後述するＢＢ部動作クロック）を数えて０からのカウントアップを行う。次に、数値コンパレータ５３がタイマカウンタ５２の出力を比較し、カウント値が所定値（ｔ１）を越えたときときに、オン（Ｈｉ）信号を出力する。
【００４９】
そして、ＡＮＤ素子５４が整流器５１と数値コンパレータ５３の出力の論理積を取り、論理積の結果が最終的な連続基準周波数信号検出部３３の出力となる。
【００５０】
ここで、数値コンパレータ５３の所定値（ｔ１）には、間欠的に出力される基準周波数信号期間２．０８３μ秒を十分に越える値を設定する。これにより、連続基準周波数信号検出部３３では間欠的に出力される基準周波数信号や短時間だけ発生するノイズに含まれる基準周波数成分は検出されず、通信の最初に連続的に長期間出力される基準周波数信号だけが検出される。
【００５１】
図４に戻り、連続基準周波数信号検出部３３の出力は、ＯＲ素子３８を経て位相比較器３４とホールド回路３６に接続される。この位相比較器３４はＯＲ素子３８の出力がオン（Ｈｉ）の間は位相比較の結果を出力し、ＯＲ素子３８の出力がオフ（Ｌｏｗ）になるとその出力がハイインピーダンスとなるように構成されている。ホールド回路３６は、ＯＲ素子３８の出力がオン（Ｈｉ）の間はＬＰＦ３５の出力を通過させ、ＯＲ素子３８の出力がオフ（Ｌｏｗ）になるとＬＰＦ３５の出力電圧値を保持する。
【００５２】
以上の構成により、通信開始前の期間は連続的に基準周波数信号が出力され、位相同期処理（ＰＬＬ動作）が連続的に行われ、ＰＬＬの初期引きこみ時間は間欠的にＰＬＬ動作を行う場合よりも短い時間で済む。
【００５３】
尚、ＯＲ素子３８の出力はＰＬＬの動作をゲートする信号であるから、以下、この信号をＰＬＬゲート信号と呼ぶ。
【００５４】
ここで、整流器５１の作用により、ＰＬＬゲート信号がオフ（Ｌｏｗ）となるのには、基準周波数信号が存在しなくなってから所定の時間だけ遅延する。位相比較すべき基準周波数信号が存在しないのにＰＬＬゲート信号がオン（Ｈｉ）のままであるから、位相比較器３４は遅延時間分だけ都合の良くない位相比較結果を出力する。
【００５５】
ＰＬＬの初期引きこみ時間を経過し、位相ロックが既に完了している状態であるから、この遅延時間分の出力によってＶＣＯ３７の出力周波数が大きく乱れることはなく、通常このままの状態で放置しておいても実用上問題とはならない。しかし、より望ましい結果を得るために、この遅延時間を低減、或いは０とすることもできる。
【００５６】
例えば、整流器５１のＣＲ１段ローパスフィルタ回路の抵抗器と並列に、ダイオードとより値の小さい抵抗器を配し、コンデンサへの充電時定数より放電時定数を短くしてやることで、ＰＬＬゲート信号のオフ（Ｌｏｗ）遅延時間を低減することができる。
【００５７】
また、図６に示すように、タイマカウンタ５２の出力にカウント値が所定値（ｔ２）を越えたときにオフ（Ｌｏｗ）を出力する数値コンパレータ５５を付加し、整流器５１、数値コンパレータ５３、５５の出力の論理積をＡＮＤ素子５６で取る構成とする。そして、所定値（ｔ２）を連続的に出力される基準周波数信号の出力期間長よりも若干小さくしておけば、連続基準周波数信号検出部３３の検出出力は連続的な基準周波数信号が存在しなくなる前にオフ（Ｌｏｗ）となり、検出の遅延時間は実質０となる。
【００５８】
再び図４に戻り、連続的な基準周波数信号の出力が終わり、シンボル同期が確立した後、ＯＦＤＭ信号が出力される通信開始後の受信側における動作を説明する。
【００５９】
ＡＭＰ３１の出力は直交復調部３９に接続される。直交復調部３９では、ＶＣＯ３７が出力する搬送波周波数クロックに基づき直交復調を行い、Ｉ軸成分、Ｑ軸成分のＢＢ信号を出力する。復調された出力信号はアナログ−デジタル変換器（ＡＤＣ）４０によりデジタルデータに変換され、シンボル同期処理部４１に出力される。シンボル同期処理部４１は、送信側が出力する同期用プリアンブルに基づいてシンボル同期タイミングを捕捉し、有効シンボルのタイミング信号を出力する。
【００６０】
図７は、シンボル同期処理部４１の詳細な構成を示す図である。プリアンブルパターン保持部６１には、送信側から出力される同期用プリアンブルのパターンデータが保持されている。相関演算部６０はデジタルデータに変換された受信信号とプリアンブルパターン保持部６１が保持しているパターンデータとの相関演算を行う。この同期用プリアンブルは、１シンボル内で同一のパターンが複数回（例えば８回）繰り返して送信されており、相関演算部６０での相関演算の結果、この複数回分の相関ピークを算出する。相関ピークはピーク検出部６２によって検出され、相関ピーク時にパルス信号が生成される。
【００６１】
次に、有効シンボルタイミング生成部６３は、ピーク検出部６２が出力するピーク検出パルス信号の発生・消失タイミングから有効シンボルタイミング信号を生成し、後述するＧＩ除去部４３に出力する。この有効シンボルタイミング生成部６３が出力する信号は、シンボル同期タイミング捕捉以降、シンボル周期で周期的に出力される信号である。
【００６２】
ここで、間欠的に出力される基準周波数信号の挿入タイミングは、有効シンボルタイミング信号に対する単純なタイミング調整処理によって生成可能である。即ち、タイミング調整部４２が必要な調整処理を行い、間欠的に出力される基準周波数信号を挿入するための挿入タイミング信号を生成し、ＯＲ素子３８に出力する。
【００６３】
尚、タイミング調整部４２が出力する信号もまた、シンボル同期タイミング捕捉以降、シンボル周期で周期的に出力される信号である。
【００６４】
図４に戻り、通常のＯＦＤＭ信号はシンボル同期処理部４１が出力する有効シンボルのタイミング信号に基づいてＧＩ除去部４３でＧＩが除去される。ここで、有効シンボル部だけがＦＦＴ（Fast Fourier Transform）４４に出力されて時間軸信号から周波数軸信号に変換される。そして、サブキャリア復調部４５でＯＦＤＭの各サブキャリアの一次変調に対する復調処理が行われて、最終的な受信データとして外部に出力される。
【００６５】
上述したＶＣＯ３７の出力は分周器４６で適宜の分周が施され、ＡＤＣ４０より後段のブロック、所謂、ＢＢ部の動作クロックとして各ブロックに出力される。
【００６６】
送信側においては、基準周波数信号を分周して得たＢＢ部動作クロックにより、ＤＡＣ変換動作、ＩＦＦＴ動作を含むＢＢ部での処理が行われる。受信側においても、ＰＬＬにより再生した基準周波数信号を分周して得たＢＢ部動作クロックにより、ＡＤＣ変換動作、ＦＦＴ動作を含むＢＢ部での処理が実行される。
【００６７】
従って、第一の実施形態におけるＯＦＤＭ信号伝送装置では、搬送波周波数だけでなくＦＦＴ／ＩＦＦＴのサンプリング周波数も送信側と受信側とで同期がとれている。
【００６８】
次に、タイミング調整部４２から出力される間欠基準周波数信号の挿入タイミング信号は、ＯＲ素子３８を経てＰＬＬゲート信号としてＰＬＬ回路に入力される。このように、間欠的な基準周波数信号が挿入されている期間は、ＰＬＬ動作が間欠的に行われることになる。
【００６９】
図８は、受信信号とＰＬＬゲート信号のタイミングを示す図である。図８に示すように、最初に、連続的な基準周波数信号か出力されている期間は、連続基準周波数信号検出部３３での基準周波数信号の検出に基づいてＰＬＬゲート信号が出力される。続いて、同期用プリアンブルが出力されてシンボル同期タイミングを捕捉した以降の期間は、シンボル周期毎にＰＬＬゲート信号が出力される。このＰＬＬゲート信号は、シンボル同期処理部４１が出力する有効シンボルタイミングに基づいてタイミング調整部４２にてタイミング調整されたシンボル同期タイミング由来の信号である。
【００７０】
尚、送信側からは同期プリアンブル出力期間中も間欠的な基準周波数信号が出力されているが、シンボル同期タイミングを捕捉するまでは、ＰＬＬゲート信号を生成することができないため、この期間に出力される基準周波数信号はＰＬＬ動作に関与しない。従って、送信側において、この期間の基準周波数信号を出力する必要はないが、出力しても特に問題があるわけではない。
【００７１】
上述の間欠的な基準周波数信号が出力されている間のＰＬＬゲート信号は、基準周波数信号を物理的に検出して生成するのではなく、同期用プリアンブルに基づき決定したシンボル同期のタイミングを基準に生成される。従って、実際の基準周波数信号の存在期間とＰＬＬゲート信号との間に時間的な遅延誤差は全く発生しない。
【００７２】
即ち、間欠的に出力される基準周波数信号のほぼ全時間域を位相同期処理（ＰＬＬ動作）に反映させることができる。つまり、第一の実施形態におけるＯＦＤＭ信号伝送装置では、時間軸方向での帯域利用効率を無駄にすることなく、基準周波数信号を高水準な同期精度で再生可能である。
【００７３】
また、結果搬送波周波数、ＦＦＴ／ＩＦＦＴサンプリング周波数を含む動作周波数を送信側と受信側とで高精度に同期させることが可能となる。
【００７４】
更に、間欠的に出力される基準周波数信号の物理的な検出とは異なるために、ノイズによる誤検出とは無縁であり、誤検出が原因で起る再生基準周波数信号の同期精度の低下は全く発生しない。
【００７５】
尚、間欠的な基準周波数信号の出力周期、即ち、シンボル周期がＰＬＬ回路を構成するＬＰＦ３５の時定数より十分長いのであれば、ＰＬＬゲート信号がオフ（Ｌｏｗ）の期間であっても、ＬＰＦ３５の出力電圧は略一定レベルを保持する。そのため、ホールド回路３６を省略しても本発明を実施することが可能である。
【００７６】
また、搬送波周波数クロックを分周してＢＢ部動作クロックを生成する構成としたが、有線通信でＯＦＤＭ信号の帯域を低域から使用する場合、送信側、受信側共にＢＢ部動作クロックを適宜分周して搬送波周波数クロックを生成する構成としても良い。この場合、以下の式が成立する。
【００７７】
ＢＢ部動作クロック周波数＞搬送波周波数  …（式３）
ここで、受信側のＰＬＬ回路では基準周波数信号に同期させて、ＢＢ部動作クロックを生成し、これを適宜分周して再生基準周波数信号とする。
【００７８】
また、送信側から受信側に出力する基準周波数信号を搬送波周波数としたが、ＯＦＤＭ信号の帯域内であれば、搬送波周波数及びＢＢ部動作クロック周波数と所定の比の関係にある任意の周波数として良い。これは、間欠的に出力される基準周波数信号の存在／不存在を物理的に検出する構成を採用していないからである。
【００７９】
また、この周波数の基準周波数信号からＰＬＬ回路及び適宜の分周器（または逓倍器）により搬送波周波数クロック、ＢＢ部動作クロックを生成する構成とすることもできる。但し、この場合、図５で説明した数値コンパレータ５３の所定値（ｔ１）には、シンボル周期を十分に越える値を設定する。
【００８０】
［第二の実施形態］
次に、図面を参照しながら本発明に係る第二の実施形態を詳細に説明する。第一の実施形態では、同期用プリアンブル出力期間に間欠的に出力される基準周波数信号は受信側でのＰＬＬ動作に関与しない構成となっていた。第二の実施形態では、これをＰＬＬ動作に関与させ、より安定的に基準周波数信号を再生させるものである。
【００８１】
図９は、第二の実施形態におけるＯＦＤＭ信号伝送装置の受信側の構成を示すブロック図である。図４に示す構成と異なるのは、挿入タイミング推定部４７が追加されている点、ＯＲ素子３８が３入力になっている点、及びシンボル同期処理部４１の同期捕捉信号が挿入タイミング推定部４７へ出力されている点である。
【００８２】
図１０は、シンボル同期処理部４１’と挿入タイミング推定部４７の詳細な構成を示す図である。シンボル同期処理部４１’には、図７に示すシンボル同期処理部４１の構成に、６４の同期捕捉完了判定部が追加される。
【００８３】
同期捕捉完了判定部６４は、ピーク検出部６２が出力するピーク検出パスル信号の数をカウントし、カウント値が所定回数に達したことでもってシンボル同期タイミングの捕捉完了を判定する。そして、シンボル同期タイミングの捕捉完了を判定すると同期捕捉信号（Ｌｏｗアクティブ）を挿入タイミング推定部４７に出力する。
【００８４】
一方、挿入タイミング推定部４７において、７０は立ち下がりエッジ検出回路で、連続基準周波数信号検出部３３の検出出力のオンからオフ（ＨｉからＬｏｗ）への立ち下がりエッジを検出しパルス信号（Ｈｉアクティブ）を出力する。ここで出力されたパルス信号は次段のラッチ回路７１でラッチされ、制御信号としてタイマカウンタ７３に出力される。
【００８５】
タイマカウンタ７３は、制御信号がＨｉになるとＢＢ部動作クロックを数えて０からのカウントアップを行い、シンボル周期だけカウントしたところでカウント値が０に戻り、再びカウントアップを継続するカウンタである。但し、最初の一巡目のカウントだけは０からではなく、７２のカウント初期値保持部に保持されたカウント値をロードして、当該カウント値からのカウントアップを実行するように構成されている。
【００８６】
タイマカウンタ７３の出力は、７４、７５の数値コンパレータに接続される。ここで、数値コンパレータ７４は、カウント値が所定値（ｔ３）を越えるとＨｉ信号を出力する。一方、数値コンパレータ７５は、カウント値が所定値（ｔ４）未満であれば、Ｈｉ信号を出力する。そして、同期捕捉完了判定部６４、数値コンパレータ７４、７５の出力の論理積をＡＮＤ素子７６で取り、挿入タイミング推定部４７の出力とする。
【００８７】
このように、同期捕捉完了判定部６４の出力がＡＮＤ素子７６に加えられているので、挿入タイミング推定部４７がパルス信号を出力するのは、連続的に出力される基準周波数信号が終了してから、シンボル同期タイミングの捕捉を完了するまでの間となる。
【００８８】
ここで、連続基準周波数信号検出部３３の検出出力がオフ（Ｌｏｗ）となってから間欠的に出力される基準周波数信号を受信するまでの時間に対応するカウント値をｔofとする。またシンボル周期２０．８３３μ秒に対応するカウント値をｔsymとし、間欠的に出力される基準周波数信号の出力期間２．０８３μ秒に対応するカウント値をｔintとする。そして、ｔs、ｔ3ｔ4の値をそれぞれ以下のように設定する。
【００８９】
ｔs = ｔsym - ｔof  …（式４）
ｔ3 = 0  …（式５）
ｔ4 = ｔint  …（式６）
この場合、挿入タイミング推定部４７の出力は同期用プリアンブル出力期間に間欠的に出力される基準周波数信号の挿入タイミングに一致したパルス信号（プリアンブル期間間欠基準周波数信号挿入タイミング信号）となる。つまり、挿入タイミング推定部４７は、連続的に出力される基準周波数信号が終了したタイミングを捉えて、間欠的に出力される基準周波数信号の挿入タイミングを推定したタイミングのパルス信号を出力する。
【００９０】
尚、連続基準周波数信号検出部３３の検出出力は、上述したように、遅延時間を持っており、しかもその遅延時間は受信信号の振幅値に依存して変動し一定時間とはならない。従って、実際には、若干のマージン分（マージン分のカウント値：ｔｍａｒ）を考慮して以下のようにｔ3 をマージン分だけ多く、ｔ4 をマージン分だけ少なく設定する。これにより挿入タイミング推定部４７の出力するパスル信号が、間欠的に出力される基準周波数信号の存在期間をはみ出したタイミングとなるのを防止する。
【００９１】
ｔ3 = ｔmar  …（式７）
ｔ4 = ｔint - ｔmar  …（式８）
尚、この例では、連続的に出力される基準周波数信号の終了検出のタイミングから間欠的に出力される基準周波数信号の挿入タイミングを推定したが、連続的に出力される基準周波数信号の開始検出のタイミングから挿入タイミングを推定するようにしても良い。
【００９２】
連続基準周波数信号検出部３３、挿入タイミング推定部４７、タイミング調整部４２の出力はＯＲ素子３８’で論理和を取られＰＬＬゲート信号としてＰＬＬ回路に出力される。
【００９３】
図１１は、受信信号とＰＬＬゲート信号のタイミングを示す図である。図１１に示すように、まず連続的な基準周波数信号が出力されている期間は、連続基準周波数信号検出部３３による基準周波数信号の検出に基づいてＰＬＬゲート信号が出力される。次に同期用プリアンブルが出力されている期間は、挿入タイミング推定部４７から間欠的に出力される基準周波数信号の挿入タイミングを推定したパルス信号に基づいてＰＬＬゲート信号が出力される。そしてシンボル同期タイミングを捕捉した以降の期間は、シンボル同期処理部４１’が出力する有効シンボルタイミングに基づき、タイミング調整部４２でタイミング調整されたシンボル同期タイミング由来のＰＬＬゲート信号が出力される。
【００９４】
第二の実施形態によれば、同期用プリアンブル出力期間に間欠的に出力される基準周波数信号も、受信側でのＰＬＬ動作に関与させる構成としたので、より安定的に基準周波数信号を再生することが可能となる。
【００９５】
尚、本発明は複数の機器（例えば、ホストコンピュータ、インターフェース機器、リーダ、プリンタなど）から構成されるシステムに適用しても、１つの機器からなる装置（例えば、複写機、ファクシミリ装置など）に適用しても良い。
【００９６】
また、前述した実施形態の機能を実現するソフトウェアのプログラムコードを記録した記録媒体を、システム或いは装置に供給し、そのシステム或いは装置のコンピュータ（ＣＰＵ若しくはＭＰＵ）が記録媒体に格納されたプログラムコードを読出し実行する。これによっても、本発明の目的が達成されることは言うまでもない。
【００９７】
この場合、コンピュータ読み取り可能な記録媒体から読出されたプログラムコード自体が前述した実施形態の機能を実現することになり、そのプログラムコードを記憶した記録媒体は本発明を構成することになる。
【００９８】
このプログラムコードを供給するための記録媒体として、例えばフレキシブルディスク、ハードディスク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、磁気テープ、不揮発性のメモリカード、ＲＯＭなどを用いることができる。
【００９９】
また、コンピュータが読出したプログラムコードを実行することにより、前述した実施形態の機能が実現されるだけでなく、次の場合も含まれることは言うまでもない。即ち、プログラムコードの指示に基づき、コンピュータ上で稼働しているＯＳ（オペレーティングシステム）などが実際の処理の一部又は全部を行い、その処理により前述した実施形態の機能が実現される場合である。
【０１００】
更に、記録媒体から読出されたプログラムコードがコンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書込む。その後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部又は全部を行い、その処理により前述した実施形態の機能が実現される場合も含まれることは言うまでもない。
【図面の簡単な説明】
【０１０１】
【図１】ＯＦＤＭ信号伝送装置の送信側の構成を示すブロック図である。
【図２】ＯＦＤＭ信号伝送装置における送信側でのタイミングを示す図である。
【図３】１シンボルあたりのタイミングを示す図である。
【図４】ＯＦＤＭ信号伝送装置の受信側の構成を示すブロック図である。
【図５】連続基準周波数信号検出部３３の詳細な構成を示す図である。
【図６】連続基準周波数信号検出部３３の他の構成を示す図である。
【図７】シンボル同期処理部４１の詳細な構成を示す図である。
【図８】受信信号とＰＬＬゲート信号のタイミングを示す図である。
【図９】第二の実施形態におけるＯＦＤＭ信号伝送装置の受信側の構成を示すブロック図である。
【図１０】シンボル同期処理部４１’と挿入タイミング推定部４７の詳細な構成を示す図である。
【図１１】受信信号とＰＬＬゲート信号のタイミングを示す図である。
【図１】
2010118965.tif 000003
【図２】
2010118965.tif 000004
【図３】
2010118965.tif 000005
【図４】
2010118965.tif 000006
【図５】
2010118965.tif 000007
【図６】
2010118965.tif 000008
【図７】
2010118965.tif 000009
【図８】
2010118965.tif 000010
【図９】
2010118965.tif 000011
【図１０】
2010118965.tif 000012
【図１１】
2010118965.tif 000013