(57)【要約】【課題】フリッカを低減することが可能な液晶表示装置を提供することである。【解決手段】  マトリックス状に複数の画素が配置され、液晶層を介して対向配置される第１及び第２の基板と、前記第１の基板側に、少なくとも各画素内に面状に形成された第１電極と、前記第１電極の上層に第１絶縁層を介して形成され、各画素毎に前記第１電極に重畳して形成される線状の複数の第２電極とを有し、前記第１電極と前記第２電極で生じる電界で前記液晶層を駆動する液晶表示装置であって、前記第１電極と同電位であり、前記第２電極と同層に形成され、前記各第２電極を間にして配置される線状の第３電極を備えた液晶表示装置である。【選択図】図１
2010026237.tif 000002
【特許請求の範囲】
【請求項１】
マトリックス状に複数の画素が配置され、液晶層を介して対向配置される第１及び第２の基板と、
前記第１の基板側に、少なくとも各画素内に面状に形成された第１電極と、
前記第１電極の上層に第１絶縁層を介して形成され、各画素毎に前記第１電極に重畳して形成される線状の複数の第２電極と
を有し、前記第１電極と前記第２電極で生じる電界で前記液晶層を駆動する液晶表示装置であって、
前記第１電極と同電位であり、前記第２電極と同層に形成され、前記各第２電極を間にして配置される線状の第３電極
を備えたことを特徴とする液晶表示装置。
【請求項２】
請求項１に記載の液晶表示装置において、
前記第１電極と前記第３電極とが一体に形成された導電層からなることを特徴とする液晶表示装置。
【請求項３】
請求項１又は２に記載の液晶表示装置において、
平坦化層に溝が形成され、前記溝に前記第１電極の一部が形成されることを特徴とする液晶表示装置。
【請求項４】
請求項１又は２に記載の液晶表示装置において、
平坦化層の上層に形成された第２絶縁層を有し、前記第２絶縁層に形成された溝に前記第１電極の一部が形成されていることを特徴とする液晶表示装置。
【請求項５】
請求項１に記載の液晶表示装置において、
前記第１電極と前記第３電極とが前記第１絶縁層に形成されたコンタクト部を介して接続されることを特徴とする液晶表示装置。
【請求項６】
請求項１又は５に記載の液晶表示装置において、
前記第１絶縁層が容量絶縁層で形成され、前記第２電極と前記第３電極とが前記第１絶縁層上に形成されることを特徴とする液晶表示装置。
【請求項７】
請求項１乃至７のいずれか１項に記載の液晶表示装置において、
前記第２電極に表示用の電荷を入力する薄膜トランジスタを有し、前記薄膜トランジスタのソース電極と前記第２電極とを接続するコンタクト部を前記第１絶縁層で平坦化したことを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置に関し、特に保持容量を画素電極と対向電極とで構成した液晶表示装置に関する。
【背景技術】
【０００２】
従来の液晶表示装置は、画素電極等が形成される図２に示す第１基板と、この第１基板に対向して配置される第２基板と、第１基板と第２基板とで挟持される液晶層とで構成されている。
【０００３】
図２に示すように構成された従来の液晶表示装置では、薄膜トランジスタＴＦＴのゲート電極ＧＴにはゲート線ＧＬから信号が入力される構成となっており、ドレイン電極ＤＴにはドレイン線ＤＬからの信号が入力される構成となっている。一方、薄膜トランジスタＴＦＴのソースには液晶層に表示データに対応した電界を印加するための画素電極ＰＸが設けられており、この画素電極ＰＸに供給された電荷を１フレーム期間保持するための保持容量Ｃｓｔ１が画素電極ＰＸと対向電極ＣＴ間に設けられている。また、画素電極ＰＸと対向電極ＣＴとの間には液晶層を介在させることによる液晶容量Ｃｌｃと絶縁膜容量Ｃｓｔ２とが直列に形成される構成となっている。
【０００４】
以下、図３に従来の液晶表示装置の１画素分の液晶表示素子の平面図を示し、図４に図３中のＡ−Ａ'線での断面図を示し、図３及び図４に基づいて絶縁膜容量について説明する。
【０００５】
図３及び図４に示すように、従来の液晶表示装置は対向電極ＣＴの上層に形成した容量絶縁膜ＣＩを介して画素電極ＰＸが配置される構成となっている。このように形成される従来の液晶表示装置では、保持容量を構成するための一対の電極を画素電極ＰＸと対向電極ＣＴとで兼ねる構成とすることが一般的に行われている。すなわち、画素電極ＰＸと対向電極ＣＴとの間に形成する層間絶縁膜として容量絶縁膜ＣＩを用いることにより、画素電極ＰＸと対向電極ＣＴとの絶縁を実現しつつ画素電極ＰＸと対向電極ＣＴとで画素電荷の保持に必要な保持容量を実現する構成となっている。
【０００６】
このような従来の液晶表示装置では、容量絶縁膜ＣＩの内部または液晶層と容量絶縁膜ＣＩとの界面に存在する固定電荷すなわち絶縁膜容量Ｃｓｔ２に蓄えられる電荷により、交流反転駆動の際の振幅が正極性の時と負極正の時で異なり、フリッカが発生してしまうことが知られている。
【０００７】
この問題を解決する技術として、特許文献１に記載の液晶表示装置がある。特許文献１に記載の液晶表示装置では、対向電極の上層に絶縁膜を形成した後に、絶縁膜の形状を画素電極形状にエッチング加工し、画素電極を形成する構成となっている。
【特許文献１】特開2007-183299号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従来の液晶表示装置では液晶層に印加する電界強度の低下を最小限にするために、薄膜トランジスタの上層に無機材料の保護絶縁膜を形成し、その上層に有機材料の平坦化膜を形成した後、平坦化膜の上層に液晶層を駆動するための対向電極や画素電極を形成する構成となっている。
【０００９】
しかしながら、特許文献１に記載の技術では、櫛歯状に形成した画素電極の形状に絶縁膜を加工する、すなわち櫛歯形状の画素電極の開口部の絶縁膜を除去する構成となっている。
【００１０】
このために、特許文献１に記載の技術では、画素電極の開口部の段差が大きくなってしまうので、画素電極の上層に形成されるラビング層を形成する際にラビング不良が発生し、液晶表示装置のコントラストが低下してしまうという問題があった。
【００１１】
本発明の目的は、フリッカを低減することが可能な液晶表示装置を提供することにある。
【００１２】
本発明の他の目的は、ラビング不良によるコントラストの低下を抑制することが可能な液晶表示装置を提供することにある。
【課題を解決するための手段】
【００１３】
前記課題を解決すべく、本願発明は、例えば、下記のように構成される。
【００１４】
（１）本願発明の液晶表示装置は、マトリックス状に複数の画素が配置され、液晶層を介して対向配置される第１及び第２の基板と、前記第１の基板側に、少なくとも各画素内に面状に形成された第１電極と、前記第１電極の上層に第１絶縁層を介して形成され、各画素毎に前記第１電極に重畳して形成される線状の複数の第２電極とを有し、前記第１電極と前記第２電極で生じる電界で前記液晶層を駆動する液晶表示装置であって、前記第１電極と同電位であり、前記第２電極と同層に形成され、前記各第２電極を間にして配置される線状の第３電極を備えたものである。
【００１５】
（２）（１）に記載の液晶表示装置において、前記第１電極と前記第３電極とが一体に形成された導電層からなるものである。
【００１６】
（３）（１）又は（２）に記載の液晶表示装置において、平坦化層に溝が形成され、前記溝に前記第１電極の一部が形成されるものである。
【００１７】
（４）（１）又は（２）に記載の液晶表示装置において、平坦化層の上層に形成された第２絶縁層を有し、前記第２絶縁層に形成された溝に前記第１電極の一部が形成されているものである。
【００１８】
（５）（１）に記載の液晶表示装置において、前記第１電極と前記第３電極とが前記第１絶縁層に形成されたコンタクト部を介して接続されるものである。
【００１９】
（６）（１）又は（５）に記載の液晶表示装置において、前記第１絶縁層が容量絶縁層で形成され、前記第２電極と前記第３電極とが前記第１絶縁層上に形成されるものである。
【００２０】
（７）（１）乃至（７）のいずれかに記載の液晶表示装置において、前記第２電極に表示用の電荷を入力する薄膜トランジスタを有し、前記薄膜トランジスタのソース電極と前記第２電極とを接続するコンタクト部を前記第１絶縁層で平坦化したものである。
【発明の効果】
【００２１】
本発明の液晶表示装置では、対向電極と同電位であり、画素電極と同層に形成され、該画素電極を間にして配置される線状の第３電極を備える構成となっているので、液晶層と絶縁層との間に生じる容量を大幅に低減でき、フリッカを低減することができる。
【００２２】
また、各画素毎に画素電極と同一層上に形成される第３電極を備える構成となっているので、画素電極の上層に形成するラビング層の不良発生を防止し、液晶表示装置のコントラスト低下を防止することができる。
【００２３】
本発明のその他の効果については、明細書全体の記載から明らかにされる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明が適用された実施形態の例について、図面を用いて説明する。なお、下記では、液晶表示装置の構成を、その製造工程により説明する場合もある。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明は省略する。
【００２５】
（実施形態１）
図５は本発明の実施形態１の液晶表示装置の概略構成図であり、図６は図３に示す実施形態１の液晶表示装置の１画素分の液晶表示素子の平面図であり、図１は図６に示すＢ−Ｂ'線での断面図である。なお、薄膜トランジスタとしてアモルファスシリコンＴＦＴの場合について説明するが、これに限定されることはなくポリシリコンＴＦＴを用いてもよい。また、スイッチング素子として薄膜トランジスタの代わりにダイオード等を用いてもよい。
【００２６】
実施形態１の液晶表示装置は、後述するように画素電極等が形成される第１基板と、この第１基板に対向して配置される第２基板と、第１基板と第２基板とで挟持される液晶層とで構成されている。
【００２７】
図５に示すように、実施形態１の液晶表示装置の第１基板にはゲート線ＧＬが横方向に多数配置され、ドレイン線ＤＬが縦方向に多数配置される構成となっている。各ゲート線ＧＬと各ドレイン線ＤＬとのそれぞれの交点には、薄膜トランジスタＴＦＴと画素容量とからなる画素が形成されている。また、各画素の対向電極には共通電圧（コモン電圧）を供給するためのコモン線ＣＬがドレイン線ＤＬと平行に構成されている。ゲート線ＧＬにはゲートドライバＳＣＤｖからの画素選択のためのゲート信号が供給され、ドレイン線にはドレインドライバＳＣＤｈから各画素への書き込み電圧であるドレイン信号が供給される構成となっている。コモン線ＣＬには図示しないコモンドライバから液晶表示装置の駆動形式に応じたコモン信号（基準信号（電圧））が供給される構成となっている。ただし、隣接する一対のゲート線ＧＬと隣接する一対のドレイン線ＤＬで囲まれる矩形状の領域は画素が形成される領域を構成し、この各画素は液晶表示領域ＡＲ内においてマトリックス状に配置される。
【００２８】
このように構成された実施形態１の液晶表示装置における第１基板では、薄膜トランジスタＴＦＴのゲート電極ＧＴにはゲート線ＧＬからゲート信号（走査信号（電圧））が入力される構成となっており、ドレイン電極ＤＴにはドレイン線ＤＬからのドレイン信号（映像信号（電圧））が入力される構成となっている。一方、薄膜トランジスタＴＦＴのソースには液晶層に表示データに対応した電界を印加するための画素電極ＰＸが設けられており、この画素電極ＰＸに供給された電荷を１フレーム期間保持するための保持容量が画素電極ＰＸと対向電極ＣＴ間に設けられている。このとき、後述するように、平坦化膜ＰＡＳｏの上面に形成された対向電極ＣＴと画素電極ＰＸとの間には容量絶縁膜ＣＩが介在しないので液晶容量Ｃｌｃのみが形成され、薄膜トランジスタＴＦＴのソースには保持容量Ｃｓｔ１と画素容量Ｃｌｃとが並列に接続されるのみの構成となる。
【００２９】
次に、図１及び図６に基づいて、実施形態１の液晶表示装置の第１基板の詳細構成について説明する。なお、以下の説明では１画素分について説明するが、他の画素構造も同じ構成であることはいうまでもない。また、説明を簡単にするために複数の線状電極として２本の画素電極が櫛歯状に形成される場合について説明するが、これに限定されることはなく３本以上の画素電極を櫛歯状に配置した形状にも適用できるものである。
【００３０】
図６に示すように、実施形態１の液晶表示装置の第１基板では、面状に形成される対向電極ＣＴの上層に形成した容量絶縁膜ＣＩを介して画素電極ＰＸが配置される構成となっている。対向電極ＣＴは透明電極材料であるＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）で形成され、コンタクトホールＴＨ２を通してコモン線ＣＬに接続されている。また画素電極ＰＸも櫛歯状に形成されたＩＴＯで構成されており、平坦化膜ＰＡＳｏと保護絶縁膜ＰＡＳｉに形成されたコンタクトホールＴＨ１を通して薄膜トランジスタＴＦＴのソース電極ＳＴに電気的に接続されている。一方、ドレイン線ＤＬはゲート線ＧＬとの交差部の一部において薄膜トランジスタＴＦＴの形成領域側に延在され、この延在部が半導体層ＡＳの上面にまで及んで薄膜トランジスタＴＦＴのドレイン電極ＤＴを構成している。
【００３１】
画素ＰＩＸはゲート線ＧＬからのゲート信号によってオンされる薄膜トランジスタＴＦＴと、このオンされた薄膜トランジスタＴＦＴを介してドレイン線ＤＬからのドレイン信号が供給される画素電極ＰＸと、コモン信号が印加されて画素電極ＰＸとの間の電位差によって電界を生じさせる対向電極ＣＴとを備える。画素電極ＰＸと対向電極ＣＴはともに同じ基板である第１基板ＳＵＢ１に形成されており、電界は第１基板ＳＵＢ１の表面と平行な電界成分を一部に含むものである。
【００３２】
このように、実施形態１の液晶表示装置の第１基板では、トレンチ（溝）ＴＦの底部に形成された対向電極ＣＴの上部に容量絶縁膜ＣＩを介して画素電極ＰＸが重畳して形成されると共に、トレンチ領域外の対向電極ＣＴが画素電極ＰＸと同層に形成され、トレンチ底部とトレンチ領域外の対向電極ＣＴはトレンチ辺縁部も含めて一体に形成されているので、その形成場所によらず同じ電位のコモン信号が入力される構成となっている。
【００３３】
ここで、実施形態１の液晶表示装置の第１基板では、画素電極ＰＸの外周形状に沿ってトレンチＴＦが形成されており、このトレンチＴＦ領域内に画素電極ＰＸが形成される構成となっている。特に実施の形態１の液晶表示装置の第１基板では、このトレンチＴＦ領域内にのみ容量絶縁膜ＣＩが形成される構成となっており、このトレンチＴＦ領域内の容量絶縁膜ＣＩを介して画素電極ＰＸが対向電極ＣＴに重畳される構成となっている。従って、その表示にかかわる領域では、線状に形成された画素電極ＰＸに対して、トレンチＴＦ領域内の対向電極ＣＴが面状電極として構成されると共に、トレンチＴＦ領域外の対向電極ＣＴで画素電極ＰＸを挟む構成となっている。このとき実施形態１の第１基板では、画素電極ＰＸの大きさは従来の画素電極と同じ大きさに形成されるので、画素電極ＰＸに書き込まれた電荷の保持に必要な保持容量を実現するには十分な構成となっている。
【００３４】
次に、図１に基づいて、本実施形態１の画素電極と対向電極の構造を詳細に説明する。図１に示すように、実施形態１の液晶表示装置の第１基板では、ガラス基板ＳＵＢ１の上層に薄膜トランジスタＴＦＴを保護するための下地膜ＩＮ１が形成され、その上層にゲート電極ＧＴ及びゲート絶縁膜ＧＩ、半導体層ＡＳ、ドレイン電極ＤＴ、ソース電極ＳＴ等からなる薄膜トランジスタＴＦＴが形成されている。この薄膜トランジスタＴＦＴを図示しない液晶層に含まれるアルカリ成分から保護するために、薄膜トランジスタＴＦＴの上層の全面に保護絶縁膜ＰＡＳｉが形成されている。この保護絶縁膜ＰＡＳｉの上層には平坦化層ＰＡＳｏが積層されている。
【００３５】
ここで、本実施形態１の表示装置の第１基板では、平坦化層ＰＡＳｏの上部にトレンチＴＦが形成されており、このトレンチＴＦ表面を含む平坦化層ＰＡＳｏの上部表面に対向電極ＣＴが形成されている。従って、画素ＰＩＸの表示にかかわる領域では、平坦化膜ＰＡＳｏの上部に形成された線状の対向電極ＣＴの間に、線状の画素電極ＰＸが配置される構成となる。また、トレンチＴＦ領域に形成された対向電極ＣＴの上層には容量絶縁膜ＣＩが平坦化層ＰＡＳｏの高さまで形成されており、このトレンチＴＦ領域の容量絶縁膜ＣＩの上層にのみ画素電極ＰＸが形成される構成となっている。なお、図１に示す断面図のＢ−Ｂ'線方向の中心部分に形成されるトレンチＴＦは図６から明らかなように、２本の画素電極ＰＸを接続する領域に対応したトレンチＴＦ領域となるので、表示性能に影響するものではない。
【００３６】
次に、図７に実施形態１の液晶表示装置の対向電極と画素電極を形成ための製造方法の一実施形態を示す工程図を示し、以下、図７に基づいて製造方法を工程順に説明する。なお、各工程における電極の形成を含む薄膜の形成は公知のフォトリソグラフィ技術により可能であるので、詳細な説明は省略する。
【００３７】
工程１．（図７（ａ））
ガラス基板ＳＵＢ１の上面側（液晶側）の面に、下地膜ＩＮ１及びゲート電極ＧＴ、ゲート絶縁膜ＧＩ、半導体層ＡＳ、ドレイン電極ＤＴ、ソース電極ＳＴを形成し、アモルファスシリコンＴＦＴの薄膜トランジスタＴＦＴを形成する。この時、ドレイン線ＤＬおよびドレイン電極ＤＴと同時に形成される薄膜トランジスタＴＦＴのソース電極ＳＴが、半導体層ＡＳ上にてドレイン電極ＤＴと対向して形成されている。また、ソース電極ＳＴは、半導体層ＡＳ上から半導体層ＡＳが形成されていない領域に至って延在され、この延在部はパッド部を構成するようになっている。このパッド部は後述の工程で画素電極ＰＸと電気的及び物理的に接続される部分となる。
【００３８】
工程２．（図７（ｂ））
薄膜トランジスタＴＦＴを保護する無機質材料である窒化シリコン膜からなる保護絶縁膜ＰＡＳｉをガラス基板ＳＵＢ１の上面側の全面に形成し、薄膜トランジスタＴＦＴの保護膜とする。この保護絶縁膜ＰＡＳｉの上層（基板の液晶側）に公知のスピンコート法等により、アクリル膜からなる平坦化膜ＰＡＳｏをガラス基板の上面側に形成し、薄膜トランジスタＴＦＴをはじめとしたゲート線ＧＬ、ドレイン線ＤＬ、コモン線ＣＬ等の形成に伴うガラス基板上面の凹凸を平坦化する。なお、実施形態１の液晶表示装置の第１基板では保護絶縁膜ＰＡＳｉと平坦化膜ＰＡＳｏとで保護膜を構成している。
【００３９】
次に、平坦化膜ＰＡＳｏの上面（液晶側面）に公知の技術により櫛歯状のトレンチＴＦを形成する。
【００４０】
工程３．（図７（ｃ））
従来の対向電極と同じ領域に、透明電極材料であるＩＴＯで対向電極ＣＴを形成する。このとき、実施形態１ではエッチングで形成されたトレンチＴＦの底部からトレンチＴＦの縁に沿いエッチングされていない領域までの上層部分が対向電極ＣＴで覆われた構造となる。
【００４１】
次に、塗布型絶縁膜を成膜し２００度程度の熱処理により焼成処理を行うことにより、ガラス基板の上面に容量絶縁膜ＣＩを形成する。このとき、対向電極ＣＴとなるＩＴＯ膜も同時に熱処理されるため、ＩＴＯ膜がアモルファス状態から多結晶状態に変化する。この多結晶ＩＴＯ膜は、アモルファスＩＴＯ膜のエッチング条件ではほとんど加工されないため、後に画素電極ＰＸを形成するためのＩＴＯ加工時において、対向電極ＣＴとなるＩＴＯ膜が同時に加工されることはない。
【００４２】
工程４．（図７（ｄ））
容量絶縁膜ＣＩを平坦化膜ＰＡＳｏの高さまでエッチングすることによって、平坦化膜ＰＡＳｏのトレンチＴＦ部分以外の対向電極ＣＴを容量絶縁膜ＣＩから露出させると共に、トレンチＴＦ部分のみに容量絶縁膜ＣＩを形成する。この工程により、画素電極ＰＸと同層に形成される線状の対向電極ＣＴを形成する。ただし、容量絶縁膜ＣＩの高さは対向電極ＣＴとなるＩＴＯ膜よりも低くなるように形成することが望ましい。
【００４３】
工程５（図７（ｅ））
平坦化層ＰＡＳｏと保護絶縁膜ＰＡＳｉにコンタクトホールＴＨ１を形成する。
【００４４】
工程６（図１）
コンタクトホール部分ＴＨ１とトレンチＴＦが形成される領域内にＩＴＯ膜を形成することにより、薄膜トランジスタＴＦＴのソース電極ＳＴに接続される画素電極ＰＸを形成する。この工程により、線状の対向電極ＣＴの間に、該対向電極ＣＴと同層である線状の画素電極ＰＸが形成される。
【００４５】
図１８は、実施形態１に基づく本発明の液晶表示装置の断面図である。図１８に示すように、実施形態１の液晶表示装置はブラックマトリックスＢＭ及びカラーフィルタＣＦ、配向膜ＯＲＩ２が形成されるガラス基板（第２の基板）ＳＵＢ２と実施形態１のガラス基板（第１の基板）ＳＵＢ１とで液晶ＬＣを挟持する構成となっており、２枚のガラス基板ＳＵＢ１、ＳＵＢ２の両側に偏光板ＰＬが形成されている。
【００４６】
従来の液晶表示装置は、図４に示すように、対向電極ＣＴが容量絶縁膜ＣＩに覆われているため、液晶容量Ｃｌｃに絶縁膜容量Ｃｓｔ２が直列接続される構造となっていた。
【００４７】
それに対して、本発明の実施形態１の液晶表示装置では、図１８に示すように液晶容量Ｃｌｃを形成する領域において対向電極ＣＴが容量絶縁膜ＣＩに覆われておらず、対向電極ＣＴと配向膜ＯＲＩ１が接しているため液晶容量Ｃｌｃのみが形成される構造となっている。さらには、画素電極ＰＸの下部には容量絶縁膜ＣＩを介して対向電極ＣＴが形成されており、透明な保持容量を形成することにより、高開口率を実現できる。なお、図１８は実施形態１を用いた断面構造であるが、実施形態２から５を用いても同様な効果が得られる。
【００４８】
以上説明したように、本実施形態１の液晶表示装置では画素ＰＩＸの表示にかかわる領域では、平坦化膜ＰＡＳｏの上部に形成された線状の対向電極ＣＴの間に、線状の画素電極ＰＸが配置される構成となるので、平坦化膜ＰＡＳｏの上面（溝と溝の間）に形成された対向電極ＣＴと画素電極ＰＸとの間に容量絶縁膜ＣＩが介在しない構成とすることができる。その結果、液晶駆動信号は容量絶縁膜内部又は液晶／容量絶縁膜界面の固定電荷の影響をほとんど受けない構成とすることができるので、フリッカを大幅に低減させた液晶表示装置を提供することができる。
【００４９】
また、容量絶縁膜ＣＩがトレンチＴＦを埋め込んだ構造となっているので、ガラス基板ＳＵＢ１の上面の段差もＩＴＯ電極の膜厚程度に抑えることが可能となるので、配向膜ＯＲＩ１のラビング不良を効果的に抑制できる。
【００５０】
また、容量絶縁膜ＣＩの高さを対向電極ＣＴよりも低くすることにより、画素電極ＰＸと対向電極ＣＴとの間の電界を強くすることができるので、液晶ＬＣの応答を速くすることができる。
【００５１】
（実施形態２）
図８は本発明の実施形態２の液晶表示装置の概略構成を説明するための断面図である。ただし、図８は実施形態１の図１に相当する第１基板の断面図であり、図６のＢ−Ｂ'線での断面図に相当する。なお、実施形態２のＬＣＤ構成図、画素平面図は、それぞれ図５、図６と同様である。
【００５２】
図８から明らかなように、実施形態２の液晶表示装置では平坦化膜ＰＡＳｏの上面側（図示しない液晶層ＬＣ側）に対向電極ＣＴや画素電極ＰＸ等が形成される構成となっているので、以下の説明では実施形態１の液晶表示装置と構成が異なるトレンチ絶縁膜ＴＩ、対向電極ＣＴ、容量絶縁膜ＣＩ、画素電極ＰＸの構成について詳細に説明する。
【００５３】
図８において、実施形態２の液晶表示装置では平坦化膜ＰＡＳｏの上層に、例えば窒化シリコン膜等からなるトレンチ絶縁膜ＴＩが形成される構成となっている。このトレンチ絶縁膜ＴＩが形成される領域の内で、画素電極ＰＸが形成される領域には平坦化膜ＰＡＳｏに達するトレンチ（溝）ＴＦが形成されている。一方、コンタクトホールＴＨ１の形成領域を除く画素領域に対向電極ＣＴが形成される構成となっているので、トレンチ絶縁膜ＴＩの上層のみならずトレンチ（溝）ＴＦの底部（露出された平坦化層ＰＡＳｏ）からその辺縁部にかけて、所定膜厚の対向電極ＣＴが形成されている。従って、画素ＰＩＸの表示にかかわる領域では、トレンチ絶縁膜ＴＩに形成された線状の対向電極ＣＴの間に、線状の画素電極ＰＸが配置される構成となる。
【００５４】
ここで、実施形態２の液晶表示装置においても、実施形態１の液晶表示装置同様に、トレンチＴＦが形成された領域（以下、トレンチ領域と記す）内の対向電極ＣＴの上層には容量絶縁膜ＣＩがトレンチ絶縁膜ＴＩと同等の高さまで形成されている。さらには、このトレンチ領域のみに形成された容量絶縁膜ＣＩの上層のみに画素電極ＰＸが形成される構成となっている。ただし、コンタクトホールＴＨ１部分や櫛歯状の画素電極ＰＸを接続する部分はこの限りではない。
【００５５】
次に、図９に実施形態２の液晶表示装置の対向電極と画素電極を形成ための製造方法の一実施形態を示す工程図を示し、以下、図９に基づいて製造方法を工程順に説明する。なお、実施形態１と同様に、各工程における電極の形成を含む薄膜の形成は公知のフォトリソグラフィ技術により可能であるので、詳細な説明は省略する。
【００５６】
工程１．（図９（ａ））
ガラス基板ＳＵＢ１の液晶側の面に、下地膜ＩＮ１及びゲート電極ＧＴ、ゲート絶縁膜ＧＩ、半導体層ＡＳ、ドレイン電極ＤＴ、ソース電極ＳＴを形成し、アモルファスシリコンＴＦＴの薄膜トランジスタＴＦＴを形成する。なお、この工程１は実施形態１の工程１と同じである。
【００５７】
工程２．（図９（ｂ））
薄膜トランジスタＴＦＴを保護するために無機質材料である窒化シリコン膜からなる保護絶縁膜ＰＡＳｉをガラス基板ＳＵＢ１の上面側（基板の液晶側）の全面に形成し、薄膜トランジスタＴＦＴの保護膜とする。この保護絶縁膜ＰＡＳｉの上層（基板の液晶側）に公知のスピンコート法等により、アクリル膜からなる平坦化膜ＰＡＳｏをガラス基板ＳＵＢ１の上面側に形成し、薄膜トランジスタＴＦＴをはじめとしたゲート線ＧＬ、ドレイン線ＤＬ、コモン線ＣＬ等の形成に伴うガラス基板ＳＵＢ１の上面の凹凸を平坦化する。なお、工程２における平坦化膜ＰＡＳｏの形成までの工程は、実施形態１と同じである。また、本実施形態２の液晶表示装置の第１基板ＳＵＢ１においても保護絶縁膜ＰＡＳｉと平坦化膜ＰＡＳｏとで保護膜を構成する。
【００５８】
次に、平坦化膜ＰＡＳｏの上層に例えば窒化シリコン膜からなるトレンチ絶縁膜ＴＩを成膜する。その後、このトレンチ絶縁膜ＴＩを平坦化膜ＰＡＳｏが露出するまでエッチングし、トレンチＴＦを形成する。なお、トレンチ絶縁膜ＴＩのエッチング領域は実施形態１と同様に、後の工程で画素電極ＰＸが形成される領域である。また、トレンチ絶縁膜ＴＩのエッチング量を制御することによりトレンチＴＩの深さを制御することは可能であるが、トレンチ絶縁膜ＴＩの膜厚を制御し平坦化膜ＰＡＳｏまでエッチングしてトレンチＴＩを形成する方が、より正確にトレンチＴＩの深さを制御可能である。
【００５９】
工程３．（図９（ｃ））
実施形態１と同様に、透明電極材料であるＩＴＯで対向電極ＣＴを形成する。このとき、エッチングで形成されたトレンチＴＩの底部からトレンチＴＩの縁に沿いエッチングされていない領域までの上層部分がＩＴＯ膜で形成された対向電極ＣＴで覆われた構造となる。
【００６０】
次に、塗布型絶縁膜を成膜し２００度程度の熱処理により焼成処理を行うことにより、ガラス基板ＳＵＢ１の上面側の全面に容量絶縁膜ＣＩを形成する。なお、このときも実施形態１における容量絶縁膜ＣＩの形成時と同様に、対向電極ＣＴとなるＩＴＯ膜も同時に熱処理されるため、ＩＴＯ膜がアモルファス状態から多結晶状態に変化する。
【００６１】
工程４．（図９（ｄ））
容量絶縁膜ＣＩをトレンチ絶縁膜ＴＩの高さまでエッチングすることによって、トレンチＴＦ部分以外の対向電極ＣＴを容量絶縁膜ＣＩから露出させると共に、トレンチＴＦ部分のみに容量絶縁膜ＣＩを形成する。この工程により、画素電極ＰＸと同層に形成される線状の対向電極ＣＴを形成する。ただし、要領絶縁膜ＣＩの高さは対向電極ＣＴとなるＩＴＯ膜よりも低くなるように形成することが望ましい。
【００６２】
工程５（図９（ｅ））
トレンチ絶縁膜ＴＩから平坦化層ＰＡＳｏと保護絶縁膜ＰＡＳｉを貫通し、ソース電極ＳＴのパッド部に達するコンタクトホールＴＨ１を形成する。
【００６３】
工程６（図８）
コンタクトホールＴＨ１部分とトレンチＴＦが形成される領域内にＩＴＯを電極材料とする画素電極ＰＸを形成することにより、薄膜トランジスタＴＦＴのソース電極ＳＴに接続される画素電極ＰＸを形成する。この工程により、線状の対向電極ＣＴの間に、この対向電極ＣＴと同層となる線状の画素電極ＰＸが形成される。
【００６４】
以上説明したように、実施形態２の液晶表示装置においても、画素ＰＩＸの表示にかかわる領域では、トレンチ絶縁膜ＴＩの上面に形成された線状の対向電極ＣＴの間に線状の画素電極ＰＸが配置される構成となるので、トレンチ絶縁膜ＴＩの上面（溝と溝の間）に形成された対向電極ＣＴと画素電極ＰＸとの間に容量絶縁膜ＣＩが介在しない構成となる。従って、液晶駆動信号は容量絶縁膜内部又は液晶／容量絶縁膜界面の固定電荷の影響をほとんど受けない構成とすることができるので、フリッカを大幅に低減させた液晶表示装置を提供することができる。
【００６５】
また、容量絶縁膜ＣＩがトレンチＴＦを埋め込んだ構造となっているので、ガラス基板ＳＵＢ１の上面の段差もＩＴＯ電極の膜厚程度に抑えることが可能となるので、配向膜のラビング不良を効果的に抑制できる。
【００６６】
また、容量絶縁膜ＣＩの高さを対向電極ＣＴよりも低くすることにより、画素電極ＰＸと対向電極ＣＴとの間の電界が強くすることができるので、液晶の応答を速くすることができる。
【００６７】
前述する効果に加えて、実施形態２の液晶表示装置では、トレンチＴＦを形成するための膜（トレンチ絶縁膜ＴＩ）を平坦化膜ＰＡＳｏとは別に設け、その膜をエッチング加工することによりトレンチＴＦを形成するので、トレンチ深さ等の制御が容易である。従って、トレンチＴＩを浅く形成する（すなわち、容量絶縁膜ＣＩを薄く形成する）ことが容易に可能となり、（第１基板ＳＵＢ１の上面側（図示しない液晶層ＬＣ側）の平坦性を損なうことなく）保持容量を大きくできるという格別の効果を得ることが可能となる。
【００６８】
（実施形態３）
図１０は本発明の実施形態１の液晶表示装置の概略構成を説明するための１画素分の液晶表示素子の平面図であり、図１１は図１０に示すＣ−Ｃ'線での断面図である。
【００６９】
図１０から明らかなように、実施形態３の液晶表示装置では平坦化膜ＰＡＳｏにトレンチＴＦを形成し、このトレンチＴＦ領域に容量絶縁膜ＣＩを介して画素電極ＰＸを形成する構成となっているので、以下の説明では実施の形態１の液晶表示装置と構成が異なるコンタクトホールＴＨ１の構成について詳細に説明する。
【００７０】
図１０に示す実施形態３の液晶表示装置は、薄膜トランジスタＴＦＴのソース電極ＳＴと画素電極ＰＸとを電気的に接続するためのコンタクトホールＴＨ１が形成される領域に、対向電極ＣＴを形成するのと同じＩＴＯを用いてコンタクトホール電極ＴＨＴが形成される構成となっている。コンタクトホール電極ＴＨＴの一方はソース電極ＳＴに電気的に接続される構成となっており、他方は画素電極ＰＸに電気的に接続される構成となっている。このとき、図１０から明らかなように、対向電極ＣＴとコンタクトホール電極ＴＨＴとが電気的に接続されないように、対向電極ＣＴとコンタクトホール電極ＴＨＴとは所定の距離を保って形成されている。
【００７１】
また、図１１に示すように、実施の形態３の液晶表示装置ではコンタクトホール電極ＴＨＴの上層に容量絶縁膜ＣＩが平坦化膜ＰＡＳｏの高さまで形成されており、この容量絶縁膜ＣＩとコンタクトホール電極ＴＨＴの上層に画素電極ＰＸが形成される構成となっている。一方、薄膜トランジスタＴＦＴや画素電極ＰＸが形成される領域の上面（液晶層）側は、実施の形態１の液晶表示装置と同じ構成となっているので、ガラス基板ＳＵＢ１の上面全体の段差もＩＴＯ電極の膜厚程度に抑えることが可能となっている。その結果、図示しない配向膜のラビング不良を効果的に抑制できる。
【００７２】
次に、図１２に実施形態３の液晶表示装置の製造方法の一実施形態を示す工程図を示し、以下、図１２に基づいて製造方法を工程順に説明する。なお、実施形態１、２と同様に、各工程における電極の形成を含む薄膜の形成は公知のフォトリソグラフィ技術により可能であるので、詳細な説明は省略する。
【００７３】
工程１．（図１２（ａ））
ガラス基板ＳＵＢ１の液晶ＬＣ側の面に、下地膜ＩＮ１及びゲート電極ＧＴ、ゲート絶縁膜ＧＩ、半導体層ＡＳ、ドレイン電極ＤＴ、ソース電極ＳＴを形成し、アモルファスシリコンＴＦＴの薄膜トランジスタＴＦＴを形成する。なお、この工程１は実施形態１、２の工程１と同じである。
【００７４】
工程２．（図１２（ｂ））
薄膜トランジスタＴＦＴを保護するために無機質材料である窒化シリコン膜からなる保護絶縁膜ＰＡＳｉをガラス基板ＳＵＢ１の上面側（基板の液晶ＬＣ側）の全面に形成し、薄膜トランジスタＴＦＴの保護膜とする。この保護絶縁膜ＰＡＳｉの上層（基板の液晶ＬＣ側）に公知のスピンコート法等により、アクリル膜からなる平坦化膜ＰＡＳｏをガラス基板ＳＵＢ１の上面側に形成し、薄膜トランジスタＴＦＴをはじめとしたゲート線ＧＬ、ドレイン線ＤＬ、コモン線ＣＬ等の形成に伴うガラス基板ＳＵＢ１の上面の凹凸を平坦化する。なお、工程２における平坦化膜ＰＡＳｏの形成までの工程は、実施形態１、２と同じである。また、本実施形態３の液晶表示装置の第１基板ＳＵＢ１においても保護絶縁膜ＰＡＳｉと平坦化膜ＰＡＳｏとで保護膜を構成する。
【００７５】
その後、平坦化層ＰＡＳｏと保護絶縁膜ＰＡＳｉを貫通し、ソース電極ＳＴのパッド部に達するコンタクトホールＴＨ１を形成する。
【００７６】
工程３．（図１２（ｃ））
次に、平坦化膜ＰＡＳｏの上面に、画素電極ＰＸの形状に沿ったトレンチＴＦを形成する。
【００７７】
工程４．（図１２（ｄ））
次に、透明電極材料であるＩＴＯで対向電極ＣＴを形成すると共に、コンタクトホールＴＨ１部分にコンタクトホール電極ＴＨＴを形成する。なお、コンタクトホール電極ＴＨＴを除く対向電極ＣＴの構成は、実施形態１と同様に構成である。
【００７８】
工程５．（図１２（ｅ））
次に、実施形態１と同様に、塗布型絶縁膜を成膜し２００度程度の熱処理により焼成処理を行い全面に容量絶縁膜ＣＩを形成し、この容量絶縁膜ＣＩを平坦化膜ＰＡＳｏの高さまでエッチングすることによって、コンタクトホール電極ＴＨＴの上部とトレンチＴＦ部分以外の対向電極ＣＴを容量絶縁膜ＣＩから露出させる。ただし、容量絶縁膜ＣＩの高さは対向電極ＣＴとなるＩＴＯ膜よりも低くなるように形成することが望ましい
工程６（図１１）
コンタクトホールＴＨ１部分とトレンチＴＦが形成される領域内にＩＴＯを電極材料とする画素電極ＰＸを形成することにより、コンタクトホール電極ＴＨＴを介して薄膜トランジスタＴＦＴのソース電極ＳＴに接続される画素電極ＰＸを形成する。このとき、実施形態３ではコンタクトホールＴＨ１を平坦化しているので、コンタクトホールＴＨ１の上部においても液晶ギャップを均一にできる。
【００７９】
以上説明したように、実施形態３の液晶表示装置においても、画素電極ＰＸと対向電極ＣＴの構成は実施形態１と同様の構成、すなわち画素ＰＩＸの表示にかかわる領域では平坦化膜ＰＡＳｏの上部に形成された線状の対向電極ＣＴの間に線状の画素電極ＰＸが配置される構成となるので、液晶駆動信号は容量絶縁膜内部又は液晶／容量絶縁膜界面の固定電荷の影響をほとんど受けない構成とすることができ、フリッカを大幅に低減させた液晶表示装置を提供することができる。
【００８０】
また、容量絶縁膜ＣＩがトレンチＴＦを埋め込んだ構造となっているので、ガラス基板ＳＵＢ１の上面の段差もＩＴＯ電極の膜厚程度に抑えることが可能となるので、配向膜のラビング不良を効果的に抑制できる。
【００８１】
また、容量絶縁膜ＣＩの高さを対向電極ＣＴよりも低くすることにより、画素電極ＰＸと対向電極ＣＴとの間の電界が強くすることができるので、液晶の応答を速くすることができる。
【００８２】
前述する効果に加えて、実施形態３の液晶表示装置では、コンタクトホールＴＨ１を平坦化しているので、コンタクトホールＴＨ１の上部においても液晶ギャップを均一にできるという格別の効果を得ることができる。その結果、コンタクトホールＴＨ１領域における光の屈折等を大幅に低減でき、ブラックマトリクス幅の大幅な低減やブラックマトリクスの廃止等が可能となるので、開口率を向上させることができるという格別の効果を得ることが可能となる。
【００８３】
（実施形態４）
図１３は本発明の実施形態４の液晶表示装置の概略構成を説明するための断面図である。ただし、図１３は実施形態１の図１に相当する第１基板の断面図であり、実施形態３の図１０のＣ−Ｃ'線での断面図に相当する。なお、実施形態４のＬＣＤ構成図、画素平面図は、それぞれ実施形態１の図５、実施形態３の図１０と同様である。
【００８４】
図１３から明らかなように、実施形態４の液晶表示装置は実施形態２の液晶表示装置の構成に実施形態３の液晶表示装置のコンタクトホールの構成を適応した構成となっている。
【００８５】
すなわち、実施形態４の液晶表示装置は平坦化膜ＰＡＳｏの上層にトレンチ絶縁膜ＴＩが形成され、このトレンチ絶縁膜ＴＩにトレンチＴＦを形成し、容量絶縁膜ＣＩを介して画素電極ＰＸを形成する構成となっている。また、コンタクトホール部分の構成は、コンタクトホール電極ＴＨＴの上層に容量絶縁膜ＣＩがトレンチ絶縁膜ＴＩの高さまで形成され、この容量絶縁膜ＣＩとコンタクトホール電極ＴＨＴの上層に画素電極ＰＸが形成される構成となっている。このとき、対向電極ＣＴとコンタクトホール電極ＴＨＴとが電気的に接続されないように、対向電極ＣＴとコンタクトホール電極ＴＨＴとは所定の距離を保って形成されている。
【００８６】
次に、図１４に実施形態４の液晶表示装置の製造方法の一実施形態を示す工程図を示し、以下、図１４に基づいて製造方法を工程順に説明する。なお、実施形態１と同様に、各工程における電極の形成を含む薄膜の形成は公知のフォトリソグラフィ技術により可能であるので、詳細な説明は省略する。
【００８７】
工程１．（図１４（ａ））
ガラス基板ＳＵＢ１の液晶ＬＣ側の面に、下地膜ＩＮ１及びゲート電極ＧＴ、ゲート絶縁膜ＧＩ、半導体層ＡＳ、ドレイン電極ＤＴ、ソース電極ＳＴを形成し、アモルファスシリコンＴＦＴの薄膜トランジスタＴＦＴを形成する。なお、この工程１は実施形態１の工程１と同じである。
【００８８】
工程２．（図１４（ｂ））
薄膜トランジスタＴＦＴを保護するために無機質材料である窒化シリコン膜からなる保護絶縁膜ＰＡＳｉをガラス基板ＳＵＢ１の上面側（基板の液晶ＬＣ側）の全面に形成し、薄膜トランジスタＴＦＴの保護膜とする。この保護絶縁膜ＰＡＳｉの上層（基板の液晶ＬＣ側）に公知のスピンコート法等により、アクリル膜からなる平坦化膜ＰＡＳｏをガラス基板ＳＵＢ１の上面側に形成し、薄膜トランジスタＴＦＴをはじめとしたゲート線ＧＬ、ドレイン線ＤＬ、コモン線ＣＬ等の形成に伴うガラス基板ＳＵＢ１の上面の凹凸を平坦化する。次に、平坦化膜ＰＡＳｏの上層に例えば窒化シリコン膜からなるトレンチ絶縁膜ＴＩを成膜する。なお、工程２におけるトレンチ絶縁膜ＴＩの形成までの工程は、実施形態２と同じである。また、本実施形態４の液晶表示装置の第１基板ＳＵＢ１においても保護絶縁膜ＰＡＳｉと平坦化膜ＰＡＳｏとで保護膜を構成する。
【００８９】
この後、このトレンチ絶縁膜ＴＩを平坦化膜ＰＡＳｏが露出するまでエッチングし、対向電極ＣＴ及び画素電極ＰＸを形成するトレンチＴＦとコンタクトホールを形成する部分のトレンチＴＦ１を形成する。
【００９０】
工程３（図１４（ｃ））
工程２で形成したトレンチＴＦ１領域内に、平坦化層ＰＡＳｏと保護絶縁膜ＰＡＳｉを貫通し、ソース電極ＳＴのパッド部に達するコンタクトホールＴＨ１を形成する。
【００９１】
工程４．（図１４（ｄ））
透明電極材料であるＩＴＯで対向電極ＣＴを形成すると共に、コンタクトホールＴＨ１部分にコンタクトホール電極ＴＨＴを形成する。次に、実施形態２と同様に、塗布型絶縁膜を成膜し２００度程度の熱処理により焼成処理を行い全面に容量絶縁膜ＣＩを形成し、この容量絶縁膜ＣＩをトレンチ絶縁膜ＴＩの高さまでエッチングすることによって、コンタクトホール電極ＴＨＴの上部とトレンチＴＦ部分以外の対向電極ＣＴを容量絶縁膜ＣＩから露出させる。
【００９２】
工程５（図１３）
コンタクトホールＴＨ１部分とトレンチＴＦが形成される領域内にＩＴＯを電極材料とする画素電極ＰＸを形成することにより、コンタクトホール電極ＴＨＴを介して薄膜トランジスタＴＦＴのソース電極ＳＴに接続される画素電極ＰＸを形成する。このとき、実施形態４でもコンタクトホールＴＨ１を平坦化しているので、コンタクトホールＴＨ１の上部においても液晶ギャップを均一にできる。
【００９３】
以上説明したように、実施形態４の液晶表示装置は実施形態２と実施形態３の液晶表示装置の効果をそれぞれ併せ持つことが出来る。例えば、画素ＰＩＸの表示にかかわる領域ではトレンチ絶縁膜ＴＩの上面に形成された線状の対向電極ＣＴの間に線状の画素電極ＰＸが配置される構成となるので、トレンチ絶縁膜ＴＩの上面（溝と溝の間）に形成された対向電極ＣＴと画素電極ＰＸとの間に容量絶縁膜ＣＩが介在しない構成となる。従って、液晶駆動信号は容量絶縁膜内部又は液晶／容量絶縁膜界面の固定電荷の影響をほとんど受けない構成とすることができるので、フリッカを大幅に低減させた液晶表示装置を提供することができる。
【００９４】
さらには、実施形態２と実施形態３の液晶表示装置の効果の他に、コンタクトホールの平坦化による開口率の向上および、容量絶縁膜の薄膜化による保持容量の向上を同時に図ることができるという格別の効果を得ることができる。
【００９５】
（実施形態５）
図１５は本発明の実施形態１の液晶表示装置の概略構成を説明するための１画素分の液晶表示素子の平面図であり、図１６は図１５に示すＤ−Ｄ'線での断面図である。なお、後述するように、画素電極ＰＸと同層に形成された上層対向電極ＣＴ２との間には容量絶縁膜ＣＩが介在しないので液晶容量Ｃｌｃのみが形成され、薄膜トランジスタＴＦＴのソースには保持容量Ｃｓｔ１と液晶容量Ｃｌｃとが並列に接続されるのみの構成となる。
【００９６】
図１５に基づいて、実施形態５の液晶表示装置の第１基板の詳細構成について説明する。なお、以下の説明では１画素分について説明するが、他の画素の構造も同じ構成であることはいうまでもない。また、説明を簡単にするために２本の画素電極ＰＸが櫛歯状に形成される場合について説明するが、これに限定されることはなく３本以上の画素電極ＰＸを櫛歯状に配置した形状にも適用できるものである。
【００９７】
図１５に示すように、実施形態５の液晶表示装置の第１基板ＳＵＢ１では、下層対向電極ＣＴ１と画素電極ＰＸとの位置関係は従来の液晶表示装置と同様の構成であり、下層対向電極ＣＴ１の上層に形成した容量絶縁膜ＣＩを介して画素電極ＰＸが配置される構成となっている。
【００９８】
また、実施形態５の液晶表示装置では、画素電極ＰＸと同層すなわち容量絶縁膜ＣＩの上層に上層対向電極ＣＴ２が当該容量絶縁膜ＣＩの上面を覆うように形成されている。このとき、画素電極ＰＸと上層対向電極ＣＴ２とが電気的に接続しないようにするために、上層対向電極ＣＴ２は画素電極ＰＸを避けるように当該画素電極ＰＸの外周に沿って形成されている。従って、画素電極ＰＸが形成される領域では、上層対向電極ＣＴ２の形状も櫛歯状に形成されることとなる。
【００９９】
また、上層対向電極ＣＴ２はＩＴＯで形成され、コンタクトホールＴＨ４を介してコモン線ＣＬに直接接続される。一方、ＩＴＯで形成される下層対向電極ＣＴ１は、コンタクトホールＴＨ３を介して上層対向電極ＣＴ２に接続される構成となっている。従って、下層対向電極ＣＴ１と上層対向電極ＣＴ２とにコモン信号が供給され、同電位である。
【０１００】
また、画素電極ＰＸも櫛歯状に形成されたＩＴＯで構成されており、平坦化膜ＰＡＳｏと保護絶縁膜ＰＡＳｉに形成されたコンタクトホールＴＨ１を通して薄膜トランジスタＴＦＴのソース電極ＳＴに電気的に接続されている。従って、画素ＰＩＸの表示にかかわる領域では、画素電極ＰＸと同層に形成される線状の上層対向電極ＣＴ２の間に画素電極ＰＸが配置される構成となる。
【０１０１】
一方、ドレイン線ＤＬはゲート線ＧＬとの交差部の一部において薄膜トランジスタＴＦＴの形成領域側に延在され、この延在部が半導体層ＡＳの上面にまで及んで薄膜トランジスタＴＦＴのドレイン電極ＤＴを構成している。
【０１０２】
次に、図１６に基づいて、本実施形態１の液晶表示装置の構造を詳細に説明する。図１６に示すように、実施形態５の液晶表示装置における第１基板ＳＵＢ１では、ガラス基板ＳＵＢ１の上層に薄膜トランジスタＴＦＴを保護するための下地膜ＩＮ１が形成され、その上層にゲート電極ＧＴ及びゲート絶縁膜ＧＩ、半導体層ＡＳ、ドレイン電極ＤＴ、ソース電極ＳＴ等からなる薄膜トランジスタＴＦＴが形成されている。この薄膜トランジスタＴＦＴを図示しない液晶層に含まれるアルカリ成分等から保護するために、薄膜トランジスタＴＦＴの上層を含むガラス基板ＳＵＢ１の全面に保護絶縁膜ＰＡＳｉが形成されている。この保護絶縁膜ＰＡＳｉの上層には平坦化膜ＰＡＳｏが積層されている。
【０１０３】
平坦化膜ＰＡＳｏの上層に形成される下層対向電極ＣＴ１は、従来の対向電極と同様に、隣接する一対のゲート線ＧＬとコモン線ＣＬに囲まれる領域内でコンタクトホールＴＨ１を避けるように形成され、ゲート線ＧＬの延在方向（ドレイン線ＤＬの配列方向）に配列される各画素に共通に共通信号を供給する構成となっている。同様に、上層対向電極ＣＴ２は、コンタクトホールＴＨ１を含む画素電極ＰＸを避けるように形成され、ゲート線ＧＬの延在方向（ドレイン線ＤＬの配列方向）に配列される各画素に共通にコモン信号を供給する構成となっている。
【０１０４】
また、画素ＰＩＸの表示にかかわる領域では、画素電極ＰＸと同層に形成される線状の上層対向電極ＣＴ２の間に、線状の画素電極ＰＸが配置される構成となっている。
【０１０５】
次に、図１７に実施形態５の液晶表示装置の製造方法の一実施形態を示す工程図を示し、以下、図１７に基づいて製造方法を工程順に説明する。なお、実施形態１〜４と同様に、各工程における電極の形成を含む薄膜の形成は公知のフォトリソグラフィ技術により可能であるので、詳細な説明は省略する。
【０１０６】
工程１．（図１７（ａ））
ガラス基板ＳＵＢ１の液晶ＬＣ側の面に、下地膜ＩＮ１及びゲート電極ＧＴ、ゲート絶縁膜ＧＩ、半導体層ＡＳ、ドレイン電極ＤＴ、ソース電極ＳＴを形成し、アモルファスシリコンＴＦＴの薄膜トランジスタＴＦＴを形成する。なお、この工程１は実施形態１の工程１と同じである。
【０１０７】
工程２．（図１７（ｂ））
薄膜トランジスタＴＦＴを保護するために無機質材料である窒化シリコン膜からなる保護絶縁膜ＰＡＳｉをガラス基板ＳＵＢ１の上面側（基板の液晶ＬＣ側）の全面に形成し、薄膜トランジスタＴＦＴの保護膜とする。この保護絶縁膜ＰＡＳｉの上層（基板の液晶ＬＣ側）に公知のスピンコート法等により、アクリル膜からなる平坦化膜ＰＡＳｏをガラス基板ＳＵＢ１の上面側に形成し、薄膜トランジスタＴＦＴをはじめとしたゲート線ＧＬ、ドレイン線ＤＬ、コモン線ＣＬ等の形成に伴うガラス基板ＳＵＢ１の上面の凹凸を平坦化する。次に、平坦化膜ＰＡＳｏの上層に透明電極材料であるＩＴＯで下層対向電極ＣＴ１を形成する。
【０１０８】
工程３（図１７（ｃ））
次に、塗布型絶縁膜を成膜し２００度程度の熱処理により焼成処理を行い全面に容量絶縁膜ＣＩを形成する。次に、容量絶縁膜ＣＩに下層対向電極ＣＴ１に達するコンタクトホールＴＨ３、並びに平坦化層ＰＡＳｏと保護絶縁膜ＰＡＳｉを貫通しソース電極ＳＴのパッド部に達するコンタクトホールＴＨ１、及び平坦化層ＰＡＳｏと保護絶縁膜ＰＡＳｉを貫通しコモン線ＣＬに達するコンタクトホールＴＨ４を形成する。
【０１０９】
工程４．（図１６）
次に、容量絶縁膜ＣＩの上層に、ＩＴＯを電極材料とする画素電極ＰＸ及び上層対向電極ＣＴ２を形成することにより、薄膜トランジスタＴＦＴのソース電極ＳＴに電気的に接続される画素電極ＰＸと、コモン線ＣＬに電気的に接続される上層対向電極ＣＴ２とを形成する。
【０１１０】
このように、実施形態５では平坦化膜ＰＡＳｏの上面側に形成される対向電極（下層対向電極ＣＴ１）及び容量絶縁膜ＣＩ、画素電極ＰＸそれぞれの形状や位置関係はそのままに、画素電極ＰＸと同層に、下層対向電極ＣＴ１と同電位の上層対向電極ＣＴ２を形成する構成となっているので、安価な液晶表示装置を提供することができる。
【０１１１】
また、本実施形態５の液晶表示装置では、画素ＰＩＸの表示にかかわる領域では、平坦化膜ＰＡＳｏの上層に形成された線状の上層対向電極ＣＴ２の間に、線状の画素電極ＰＸが配置される構成となるので、上層対向電極ＣＴ２と画素電極ＰＸとの間に容量絶縁膜ＣＩが介在しない構成となる。従って、液晶駆動信号は容量絶縁膜内部又は液晶／容量絶縁膜界面の固定電荷の影響をほとんど受けない構成とすることができるので、フリッカを大幅に低減させた液晶表示装置を提供することができる。
【０１１２】
また、ガラス基板ＳＵＢ１の上面の段差もＩＴＯ電極の膜厚程度に抑えることが可能となるので、配向膜のラビング不良を効果的に抑制できる。
【０１１３】
実施形態１から実施形態５に記載の液晶表示装置において、絶縁性基板ＳＵＢ１はガラスに限らず、石英ガラスやプラスチックのような他の絶縁性基板であってもよい。たとえば、石英ガラスを用いれば、プロセス温度を高くできるため、ゲート絶縁膜を緻密化できＴＦＴの信頼性が向上する。また、プラスチック基板を用いれば、軽量で、耐衝撃性に優れた画像表示装置を提供できる。
【０１１４】
また、透明電極としてＩＴＯ電極を用いた場合について説明したが、ＩＴＯ電極に限定されることはなく公知のＺｎＯ系透明電極を用いてもよい。
【０１１５】
さらには、実施形態１〜５の液晶表示装置においては、面状に形成される電極を対向電極ＣＴとし、櫛歯状に形成される電極を画素電極ＰＸとしたが、これに限定されることはなく、面状に形成される電極に薄膜トランジスタＴＦＴを接続して画素電極ＰＸとし、櫛歯状に形成される電極にコモン線ＣＬを接続して対向電極ＣＴとしてもよい。
【図面の簡単な説明】
【０１１６】
【図１】本発明の実施形態１の液晶表示装置を説明するための画素領域断面図である。
【図２】従来の液晶表示装置の回路図である。
【図３】従来の液晶表示装置の１画素分の液晶表示素子の平面図である。
【図４】従来の液晶表示装置を説明するための画素領域断面図である。
【図５】本発明の実施形態１の液晶表示装置の回路図である。
【図６】本発明の実施形態１の液晶表示装置の１画素分の液晶表示素子の平面図である。
【図７ａ−ｃ】本発明の実施形態１の液晶表示装置の製造方法の一実施形態の一連の工程を図７ｄ−ｅと共に示す工程図である。
【図７ｄ−ｅ】本発明の実施形態１の液晶表示装置の製造方法の一実施形態の一連の工程を図７ａ−ｃと共に示す工程図である。
【図８】本発明の実施形態２の液晶表示装置を説明するための画素領域断面図である。
【図９ａ−ｂ】本発明の実施形態２の液晶表示装置の製造方法の一実施形態の一連の工程を図９ｃ−ｅと共に示す工程図である。
【図９ｃ−ｅ】本発明の実施形態２の液晶表示装置の製造方法の一実施形態の一連の工程を図９ａ−ｂと共に示す工程図である。
【図１０】本発明の実施形態３の液晶表示装置の１画素分の液晶表示素子の平面図である。
【図１１】本発明の実施形態３の液晶表示装置を説明するための画素領域断面図である。
【図１２ａ−ｃ】本発明の実施形態３の液晶表示装置の製造方法の一実施形態の一連の工程を図１２ｄ−ｅと共に示す工程図である。
【図１２ｄ−ｅ】本発明の実施形態３の液晶表示装置の製造方法の一実施形態の一連の工程を図１２ａ−ｃと共に示す工程図である。
【図１３】本発明の実施形態４の液晶表示装置を説明するための画素領域断面図である。
【図１４ａ−ｂ】本発明の実施形態４の液晶表示装置の製造方法の一実施形態の一連の工程を図１４ｃ−ｄと共に示す工程図である。
【図１４ｃ−ｄ】本発明の実施形態４の液晶表示装置の製造方法の一実施形態の一連の工程を図１４ａ−ｂと共に示す工程図である。
【図１５】本発明の実施形態５の液晶表示装置の１画素分の液晶表示素子の平面図である。
【図１６】本発明の実施形態５の液晶表示装置を説明するための画素領域断面図である。
【図１７】本発明の実施形態５の液晶表示装置の製造方法の一実施形態を示す工程図である。
【図１８】本発明の実施形態１の液晶表示装置の概略構成図である。
【符号の説明】
【０１１７】
ＧＬ・・・ゲート線、ＤＬ・・・ドレイン線、ＣＬ・・・コモン線、ＰＩＸ・・・画素
ＡＲ・・・液晶表示領域、Ｃｌｃ・・・液晶容量、Ｃｓｔ１・・・保持容量
Ｃｓｔ２・・・絶縁膜容量、ＳＣＤｖ・・・ゲートドライバ、
ＳＣＤｈ・・・ドレインドライバ、ＰＸ・・・画素電極、ＣＴ・・・対向電極
ＣＴ１・・・下層対向電極、ＣＴ２・・・上層対向電極、ＴＦＴ・・・薄膜トランジスタ
ＴＨ１，ＴＨ２，ＴＨ３，ＴＨ４・・・コンタクトホール
ＴＦ，ＴＦ１・・・トレンチ（溝）、ＳＵＢ１，ＳＵＢ２・・・第１基板、ガラス基板
ＩＮ１・・・下地膜、ＧＩ・・・ゲート絶縁膜、ＰＡＳｉ・・・保護絶縁膜
ＰＡＳｏ・・・平坦化膜、ＣＩ・・・容量絶縁膜、ＧＴ・・・ゲート電極
ＳＴ・・・ソース電極、ＤＴ・・・ドレイン電極、ＡＳ・・・半導体層
ＴＨＴ・・・コンタクトホール電極、ＢＭ・・・ブラックマトリクス、ＬＣ・・・液晶層
ＣＦ・・・カラーフィルタ、ＯＲＩ１，ＯＲＩ２・・・配向膜、ＰＬ・・・偏光板
ＴＩ・・・トレンチ絶縁膜
【図１】
2010026237.tif 000003
【図２】
2010026237.tif 000004
【図３】
2010026237.tif 000005
【図４】
2010026237.tif 000006
【図５】
2010026237.tif 000007
【図６】
2010026237.tif 000008
【図７ａ−ｃ】
2010026237.tif 000009
【図７ｄ−ｅ】
2010026237.tif 000010
【図８】
2010026237.tif 000011
【図９ａ−ｂ】
2010026237.tif 000012
【図９ｃ−ｅ】
2010026237.tif 000013
【図１０】
2010026237.tif 000014
【図１１】
2010026237.tif 000015
【図１２ａ−ｃ】
2010026237.tif 000016
【図１２ｄ−ｅ】
2010026237.tif 000017
【図１３】
2010026237.tif 000018
【図１４ａ−ｂ】
2010026237.tif 000019
【図１４ｃ−ｄ】
2010026237.tif 000020
【図１５】
2010026237.tif 000021
【図１６】
2010026237.tif 000022
【図１７】
2010026237.tif 000023
【図１８】
2010026237.tif 000024