(57)【要約】【課題】移動体基地局等の無線送信装置における直交変調部等において発生するＤＣオフセットを補正する技術に関し、キャリアリーク特性の最適点がＤＡＣ入力値がゼロ値をとる付近と重なった場合であっても、キャリアリークを最適に低減することが可能なＤＣオフセット補正を実現する。【解決手段】ＤＡＣ７０２（＃ｉ）及び７０２（＃ｑ）の前段のＤＣオフセット補正部７０１（＃ｉ）及び７０１（＃ｑ）は、ＤＣオフセット補正値に基づいてＤＣオフセット補正を行う。補正値検出部１０２（＃ｉ）及び１０２（＃ｑ）は、同相成分及び直交成分毎に、各ＤＣオフセット補正値がゼロ又はゼロ近傍値であることを検出する。ＤＡＣ後段のオフセット発生部１０１（＃ｉ）及び１０１（＃ｑ））は、上記検出結果に基づいて、同相成分及び直交成分毎に、各送信アナログ信号に各ＤＣオフセット成分を重畳する。【選択図】図１
2010045596.tif 000002
【特許請求の範囲】
【請求項１】
ディジタル信号をディジタル／アナログ変換器によってアナログ信号に変換した後、該変換したアナログ信号に対して直交変調及び電力増幅を行って変調出力信号を得ると共に、該変調出力信号をフィードバックさせて復調信号を取得し、該復調信号に基づいて前記変調出力信号において発生するキャリアリークの逆特性成分を直流オフセット補正値（ＤＣオフセット補正値）として算出し、該ＤＣオフセット補正値に基づいて前記ディジタル／アナログ変換器の前段において前記直流オフセット補正（ＤＣオフセット補正）を行うＤＣオフセット補正装置において、
前記ＤＣオフセット補正値がゼロ又はゼロ近傍値であることを検出する補正値検出部と、
該補正値検出部の検出結果に基づいて、前記ディジタル／アナログ変換器の後段において、前記アナログ信号に前記直流オフセット成分を重畳するオフセット発生部と、
を含むことを特徴とするＤＣオフセット補正装置。
【請求項２】
前記補正値検出部が前記ＤＣオフセット補正値がゼロ又はゼロ近傍値であることを検出した時、
前記オフセット発生部が前記ＤＣオフセット成分を前記アナログ信号に重畳中でなければ、前記オフセット発生部は前記ＤＣオフセット成分を前記アナログ信号に重畳し、
前記オフセット発生部が前記ＤＣオフセット成分を前記アナログ信号に重畳中であれば、前記オフセット発生部は前記ＤＣオフセット成分の前記アナログ信号への重畳を解除する、
ことを特徴とする請求項１に記載のＤＣオフセット補正装置。
【請求項３】
前記オフセット発生部は、オペアンプ加算器である、
ことを特徴とする請求項１又は２の何れか１項に記載のＤＣオフセット補正装置。
【請求項４】
前記オフセット発生部は、前記ディジタル／アナログ変換器により実現される、
ことを特徴とする請求項１又は２の何れか１項に記載のＤＣオフセット補正装置。
【請求項５】
ディジタル信号をディジタル／アナログ変換器によってアナログ信号に変換した後、該変換したアナログ信号に対して直交変調及び電力増幅を行って変調出力信号を得ると共に、該変調出力信号をフィードバックさせて復調信号を取得し、該復調信号に基づいて前記変調出力信号において発生するキャリアリークの逆特性成分を直流オフセット補正値（ＤＣオフセット補正値）として算出し、該ＤＣオフセット補正値に基づいて前記ディジタル／アナログ変換器の前段において前記直流オフセット補正（ＤＣオフセット補正）を行うＤＣオフセット補正方法において、
前記ＤＣオフセット補正値がゼロ又はゼロ近傍値であることを検出する補正値検出ステップと、
該補正値検出ステップでの検出結果に基づいて、前記ディジタル／アナログ変換器の後段において、前記アナログ信号に前記直流オフセット成分を重畳するオフセット発生ステップと、
を含むことを特徴とするＤＣオフセット補正方法。
【請求項６】
前記補正値検出ステップが前記ＤＣオフセット補正値がゼロ又はゼロ近傍値であることを検出した時、
前記オフセット発生ステップが前記ＤＣオフセット成分を前記アナログ信号に重畳中でなければ、前記オフセット発生ステップは前記ＤＣオフセット成分を前記アナログ信号に重畳し、
前記オフセット発生ステップが前記ＤＣオフセット成分を前記アナログ信号に重畳中で
あれば、前記オフセット発生ステップは前記ＤＣオフセット成分の前記アナログ信号への重畳を解除する、
ことを特徴とする請求項５に記載のＤＣオフセット補正方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、移動体基地局等の無線送信装置における直交変調部等において発生するＤＣオフセットを補正する技術に関する。
【背景技術】
【０００２】
一般に、移動体基地局等で用いられる直接ＲＦ変調による無線送信装置においては、直交変調部等でＤＣオフセットが発生し、そのＤＣオフセットはキャリアリーク（搬送波漏れ）を発生させる。キャリアリークは、送信装置における直交変調精度や受信装置におけるビットエラーレートを悪化させるほか、Ｗ−ＣＤＭＡ（Wideband Code Division Multiple Access）無線方式等において、隣接帯域へ悪影響等を及ぼす。
【０００３】
ＤＣオフセットを補正する技術として、例えば、以下があげられる。
（１）送信信号を送信機内フィードバックループで受信し、この信号のみでＤＣオフセット成分を抽出し、送信部で補正する（フィードバック（ＦＢ）型ＤＣオフセット補正方式又はフィードバック信号積分型ＤＣオフセット補正方式）。
（２）上記フィードバック信号と送信信号（リファレンス信号）の差分からＤＣオフセット成分を抽出し、送信部で補正する（リファレンス型ＤＣオフセット補正方式又は信号比較型ＤＣオフセット補正方式）。
【０００４】
図７（ａ）は、上記従来技術の構成を示した図である。
送信されるべきベースバンドのディジタルの主信号は、同相成分であるＩチャネル及び直交成分であるＱチャネル別に、各ＤＣオフセット補正回路７０１（＃ｉ）及び７０１（＃ｑ）を通った後、各ＤＡＣ（ディジタル／アナログ変換器）７０２（＃ｉ）及び７０２（＃ｑ）にて各送信ベースバンドアナログ主信号に変換され、ＭＯＤ（直交変調器）７０３に入力される。
【０００５】
ＭＯＤ７０３は、各ＤＡＣ７０２（＃ｉ）及び７０２（＃ｑ）から入力されるＩチャネル及びＱチャネル別のアナログ主信号に基づいて、発振器７０４から出力される基準搬送波を直交変調することにより、送信変調波を生成する。
【０００６】
この送信変調波は、ＰＡ（電力増幅器）７０５にて電力増幅された後、特には図示しない送信アンテナ給電部に出力されると共に、特には図示しない方向性結合器等によって７０６〜７１１からなるフィードバック系に戻される。
【０００７】
上記分岐信号は、まず、周波数変換器７０６において、発振器７０７から出力される発振信号によって中間周波数又はベースバンド周波数に周波数変換される。
その周波数変換された信号は、ＡＤＣ（アナログ／ディジタル変換器）７０８によってディジタル信号に変換された後、ＮＣＯ（Ｎｕｍｅｒｉｃａｌｌｙ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ：数値制御発振器）７１０に基づいて動作するＤＥＭ（直交復調器）７０９によって、ＩチャネルとＱチャネルの各フィードバックベースバンド信号に変換される。
【０００８】
ＩチャネルとＱチャネルの各フィードバックベースバンド信号は、それぞれフィードバック信号Ｉチャネル用メモリ７１１（＃ｉ）及びフィードバック信号Ｑチャネル用メモリ７１１（＃ｑ）に記憶される。
【０００９】
例えば前述した（２）の技術では、ＣＰＵ（中央演算処理装置）７１２は、各メモリ７
１１（＃ｉ）及び７１１（＃ｑ）に記憶されたＩチャネルとＱチャネルの各フィードバックベースバンド信号とＩチャネル及びＱチャネルの各送信主信号とを比較することにより、ＤＡＣ７０２（＃ｉ）及び７０２（＃ｑ）やＭＯＤ７０３等で発生するキャリアリークの逆成分をＩチャネル及びＱチャネル別のＤＣオフセット補正値として算出し、それぞれ各ＤＣオフセット補正部７０１（＃ｉ）及び７０１（＃ｑ）に供給する。
【００１０】
各ＤＣオフセット補正部７０１（＃ｉ）及び７０１（＃ｑ）は、図７（ｂ）に示されるように、それぞれＩチャネル及びＱチャネルの送信主信号にＩチャネル及びＱチャネルのＤＣオフセット補正値を加算し、Ｉチャネル及びＱチャネルの各ＤＡＣ７０２（＃ｉ）及び７０２（＃ｑ）に出力する。
【００１１】
上記動作の結果、ＰＡ７０５の出力では、キャリアリークが出力されないようになる。
【特許文献１】特開平９−８３５８７号公報
【特許文献２】国際公開番号ＷＯ２００５／０２５１６８  Ａ１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
図７に示される従来技術の構成において、ＤＣオフセット補正部７０１（＃ｉ）及び７０１（＃ｑ）におけるＤＣオフセット補正処理は、変調周波数に現れるキャリアリーク成分を補正するために行われるが、送信装置に、無入力（ゼロ振幅）が入力される場合がある。
【００１３】
この場合、入力がゼロ振幅であるため、フィードバック信号と送信信号の差分から位相差を求めることができないため、前述した（１）の技術でのＤＣオフセット補正処理が望ましい。
【００１４】
また、通常、図７（ａ）のＤＡＣ７０２（＃ｉ）又は７０２（＃ｑ）は、完全なリニアリティを保つことができず、図８の８０１として示されるように、入力信号値が−１から０へ変化する箇所で全ての出力ビットが変化するため、一般にこの箇所で大幅に出力が変化する現象が発生する。
【００１５】
なお、これらは、ＤＡＣのｄｉｆｆｅｒｅｎｔｉａｌ  ｎｏｎｌｉｎｅａｒｉｔｙ（ＤＮＬ）特性や、ｉｎｔｅｇｒａｌ  ｎｏｎｌｉｎｅａｒｉｔｉｅｓ（ＩＮＬ）特性などとして規定される。
【００１６】
また、図７（ａ）のＭＯＤ７０３におけるキャリアリーク特性は、Ｉチャネル側、Ｑチャネル側のバランスによって、図９に示されるように、入力（ＤＡＣ７０２（＃ｉ）又は７０２（＃ｑ）の出力）に対して、キャリアリークの最適点（図９の９０１）が異なる。
【００１７】
従って、図８及び図９の関係より、ＤＡＣ７０２（＃ｉ）又は７０２（＃ｑ）への入力信号に対するキャリアリークの関係は、図１０に示されるようになる。
ここで、ＤＡＣ７０２（＃ｉ）又は７０２（＃ｑ）の入出力特性とＭＯＤ７０３等におけるキャリアリーク特性との相対的な位置関係は、それらの素子の製造ばらつきによってまちまちであり、予測することは困難である。
【００１８】
例えば、それらの位置関係が図１０に示されるなものである場合には、キャリアリーク特性の最適点１００１に対するＤＡＣ入力値Ａを算出することができる。この場合には、図７（ａ）のＤＣオフセット補正部７０１（＃ｉ）又は７０１（＃ｑ）において、ＤＣオフセット値の振幅がＡになるように補正を行えば、キャリアリークを最適点１００１に追い込むことができる。
【００１９】
しかし、例えば、ＤＡＣ７０２（＃ｉ）又は７０２（＃ｑ）の入出力特性とＭＯＤ７０３等におけるキャリアリーク特性との相対的な位置関係が、図１１に示されるように、キャリアリーク特性の最適点１１０１がちょうどＤＡＣ入力値がゼロ値をとる付近になるような関係となった場合には、ＤＣオフセット補正の結果値がゼロと算出された場合には、ＤＣオフセット補正が行われないのと同じことになるため、図１１に示されるように、キャリアリークを極小点に追い込むことができず、キャリアリークを低減することができないという問題点を有していた。
【００２０】
この結果、従来技術は、ＤＡＣとＭＯＤの製造個体差によって送信装置の性能が大きく左右されてしまうという問題点を有していた。
【課題を解決するための手段】
【００２１】
課題は、キャリアリーク特性の最適点がＤＡＣ入力値がゼロ値をとる付近と重なった場合であっても、キャリアリークを最適に低減することが可能なＤＣオフセット補正を実現することにある。
【００２２】
開示の技術は、送信ディジタル信号をディジタル／アナログ変換器（ＤＡＣ７０２（＃ｉ）及び７０２（＃ｑ））によってアナログ信号に変換した後、該変換したアナログ信号に対して直交変調（ＭＯＤ７０３）及び電力増幅（ＰＡ７０５）を行って変調出力信号を得ると共に、その変調出力信号をフィードバックさせて復調信号を取得し（７０６〜７１０）、その復調信号に基づいて変調出力信号において発生するキャリアリークの逆特性成分を直流オフセット補正値（ＤＣオフセット補正値）として算出し、そのＤＣオフセット補正値に基づいてディジタル／アナログ変換器の前段において直流オフセット補正（ＤＣオフセット補正）を行う（ＤＣオフセット補正部７０１（＃ｉ）及び７０１（＃ｑ））ＤＣオフセット補正装置を前提とする。
【００２３】
補正値検出部（補正値検出部１０２（＃ｉ）及び１０２（＃ｑ））は、ＤＣオフセット補正値がゼロ又はゼロ近傍値であることを検出する。
オフセット発生部（オフセット発生部１０１（＃ｉ）及び１０１（＃ｑ））は、補正値検出部の検出結果に基づいて、ディジタル／アナログ変換器の後段において、送信アナログ信号に直流オフセット成分を重畳する。このオフセット発生部は、例えば、オペアンプ加算器である。また、このオフセット発生部は、例えば、ディジタル／アナログ変換器のオフセット設定処理である。
【００２４】
上記の構成において、補正値検出部が、ＤＣオフセット補正値がゼロ又はゼロ近傍値であることを検出した場合において、オフセット発生部がＤＣオフセット成分を送信アナログ信号に重畳中でなければ、オフセット発生部はＤＣオフセット成分を送信アナログ信号に重畳し、オフセット発生部がＤＣオフセット成分を送信アナログ信号に重畳中であれば、オフセット発生部はＤＣオフセット成分の送信アナログ信号への重畳を解除することができる。
【発明の効果】
【００２５】
ディジタル／アナログ変換器の出力がゼロ又はゼロ近傍値となった場合において、直交変調出力においてキャリアリークが効果的に抑制され位相ずれの発生を回避することが可能となる。
【００２６】
強制的にＤＣオフセット成分を発生させた後のＤＣオフセット補正値が、再度ゼロ又はゼロ近傍値となった場合でも、温度等の環境変動にも強いＤＣオフセット補正処理が可能となる。
【発明を実施するための最良の形態】
【００２７】
以下、図面を参照しながら、最良の実施形態を詳細に説明する。
図１（ａ）は、第１の実施形態の構成図である。
図１（ａ）において、図７（ａ）に示される従来技術の構成と同じ番号が付された部分は、図７の場合と同じ処理を行う。
【００２８】
図１（ａ）の第１の実施形態の構成が図７（ａ）の従来技術と異なる点は、Ｉチャネル及びＱチャネル別に、通常時にＣＰＵ７１２によって実行されるＤＣオフセット補正処理にて算出された補正値がゼロ値又はゼロ近傍値となった場合に、強制的にＤＣオフセット成分を発生させ、キャリアリークを出力させる点である。
【００２９】
即ち、Ｉチャネル（同相成分）及びＱチャネル（直交成分）別に、補正値検出部１０２（＃ｉ）及び１０２（＃ｑ）は、ＣＰＵ７１２からＤＣオフセット補正部７０１（＃ｉ）及び７０１（＃ｑ）に与えられる各ＤＣオフセット補正値をそれぞれ監視し、各ＤＣオフセット補正値がゼロ値又はゼロ近傍値となった場合に、ＤＡＣ７０２（＃ｉ）及び７０２（＃ｑ）の後段に配置されるオフセット発生部１０１（＃ｉ）及び１０１（＃ｑ）において、ＤＡＣ７０２（＃ｉ）及び７０２（＃ｑ）の各アナログ出力に、強制的にＤＣオフセット成分を重畳する。
【００３０】
図２は、図１（ａ）のＣＰＵ７１２及び補正値検出部１０２（＃ｉ）及び１０２（＃ｑ）の動作を示す動作フローチャートである。
まず、ＣＰＵ７１２が、Ｉチャネル及びＱチャネル別に、各メモリ７１１（＃ｉ）及び７１１（＃ｑ）に記憶されたＩチャネルとＱチャネルの各フィードバックベースバンド信号とＩチャネル及びＱチャネルの各送信主信号とを比較することにより、ＤＡＣ７０２（＃ｉ）及び７０２（＃ｑ）やＭＯＤ７０３等で発生するキャリアリークの逆成分をＩチャネル及びＱチャネル別のＤＣオフセット補正値として算出する（図２のステップＳ２０１）。
【００３１】
次に、ＣＰＵ７１２は、Ｉチャネル及びＱチャネル別に算出された各ＤＣオフセット補正値を、ＤＣオフセット補正部７０１（＃ｉ）及び７０１（＃ｑ）に向けてバスに出力する（図２のステップＳ２０２）。
【００３２】
次に、Ｉチャネル及びＱチャネル別に、補正値検出部１０２（＃ｉ）及び１０２（＃ｑ）は、ＣＰＵ７１２からＤＣオフセット補正部７０１（＃ｉ）及び７０１（＃ｑ）に与えられる上記各ＤＣオフセット補正値が、ゼロ値又はゼロ近傍値であるか否かを判定する（図２のステップＳ２０３）。
【００３３】
ＣＰＵ７１２からＤＣオフセット補正部７０１（＃ｉ）及び７０１（＃ｑ）に与えられる上記各ＤＣオフセット補正値がゼロ値又はゼロ近傍値ではなく、補正値検出部１０２（＃ｉ）及び１０２（＃ｑ）のそれぞれにおいて、ステップＳ２０３の判定がＮＯならば、補正値検出部１０２（＃ｉ）及び１０２（＃ｑ）はオフセット発生部１０１（＃ｉ）及び１０１（＃ｑ）に対してＤＣオフセット成分は重畳させない。そして、ＣＰＵ７１２は、ＤＣオフセット補正値の算出処理を続行する（図２のステップＳ２０３の判定がＮＯ→Ｓ２０１）。
【００３４】
一方、ＣＰＵ７１２からＤＣオフセット補正部７０１（＃ｉ）又は７０１（＃ｑ）に与えられる何れか一方又は両方のＤＣオフセット補正値がゼロ値又はゼロ近傍値となり、補正値検出部１０２（＃ｉ）又は１０２（＃ｑ）において、ステップＳ２０３の判定がＹＥＳとなると、補正値検出部１０２（＃ｉ）又は１０２（＃ｑ）は、オフセット発生部１０
１（＃ｉ）又は１０１（＃ｑ）に対してそれぞれＤＣオフセット成分を重畳中であるか否かを判定する（図２のステップＳ２０３の判定がＹＥＳ→Ｓ２０４）。
【００３５】
そして、補正値検出部１０２（＃ｉ）又は１０２（＃ｑ）は、オフセット発生部１０１（＃ｉ）又は１０１（＃ｑ）に対してそれぞれＤＣオフセット成分を重畳中ではないと判定した場合には、オフセット発生部１０１（＃ｉ）又は１０１（＃ｑ）に対して強制的なＤＣオフセット成分の重畳動作を設定する（図２のステップＳ２０４の判定がＮＯ→Ｓ２０５）。
【００３６】
一方、補正値検出部１０２（＃ｉ）又は１０２（＃ｑ）は、オフセット発生部１０１（＃ｉ）又は１０１（＃ｑ）に対してそれぞれＤＣオフセット成分を重畳中であると判定した場合には、オフセット発生部１０１（＃ｉ）又は１０１（＃ｑ）における強制的なＤＣオフセットの重畳動作を解除する（図２のステップＳ２０４の判定がＹＥＳ→Ｓ２０６）。
【００３７】
以上のステップＳ２０５又はＳ２０６の動作の後、ＣＰＵ７１２は、ＤＣオフセット補正値の算出処理を続行する（図２のステップＳ２０５又はＳ２０６→Ｓ２０１）。
図１（ｂ）は、オフセット発生部１０１（＃ｉ）及び１０１（＃ｑ）の部分をハードウェアで実現した場合の回路イメージ図である。
【００３８】
即ち、オフセット発生部１０１（＃ｉ）及び１０１（＃ｑ）は、ＤＡＣ７０２（＃ｉ）及び７０２（＃ｑ）の各アナログ出力に、補正値検出部１０２（＃ｉ）及び１０２（＃ｑ）から出力される各強制オフセット成分を重畳する回路であり、例えば、オペアンプ加算器である。
【００３９】
図３は、第１の実施形態における、ＤＡＣ７０２（＃ｉ）又は７０２（＃ｑ）の入出力特性とＭＯＤ７０３等におけるキャリアリーク特性との相対的な位置関係を示した図である。
【００４０】
図３と図１１を比較するとわかるように、第１の実施形態では、ＤＡＣ７０２（＃ｉ）又は７０２（＃ｑ）の入力側でのＤＣオフセット補正値がゼロ又はゼロ近傍値となった場合であっても、ＤＡＣ７０２（＃ｉ）又は７０２（＃ｑ）の後段のオフセット発生部１０１（＃ｉ）又は１０１（＃ｑ）にて強制的にＤＣオフセット成分が重畳されることにより、キャリアリーク特性の最適点３０１が、ＤＡＣ７０２（＃ｉ）又は７０２（＃ｑ）への入力値がゼロ又はゼロ近傍値となる部分からずれるため、ＤＣオフセット補正部７０１（＃ｉ）及び７０１（＃ｑ）において、ゼロ又はゼロ近傍値でないＤＣオフセット補正値によって最適なキャリアリーク抑制処理を実行することが可能となる。
【００４１】
なお、ＤＣオフセット補正値（キャリアリーク）は、温度などの環境条件により変動が大きいため、オフセット発生部１０１（＃ｉ）及び１０１（＃ｑ）にて強制的にＤＣオフセット成分を発生させた後のＤＣオフセット補正値が、再度ゼロ又はゼロ近傍値となった場合は、図２のステップＳ２０４→Ｓ２０６の処理によって、強制的に発生させられていたＤＣオフセットの重畳処理が中止させられることにより、環境変動にも強いＤＣオフセット補正処理が可能となる。
【００４２】
図４は、本発明の第２の実施形態の構成図である。
図１の第１の実施形態では、補正値検出部１０２（＃ｉ）及び１０２（＃ｑ）の各出力に基づいて、ＤＡＣ７０２（＃ｉ）及び７０２（＃ｑ）の後段に配置された各オフセット発生部１０１（＃ｉ）及び１０１（＃ｑ）によって、各強制ＤＣオフセット成分が重畳された。図４の第２の実施形態は、ＤＡＣ７０２（＃ｉ）及び７０２（＃ｑ）をそれぞれ置
き換えたＤＡＣ４０１（＃ｉ）及び４０１（＃ｑ）が、オフセット設定処理を行う素子である場合に、補正値検出部１０２（＃ｉ）及び１０２（＃ｑ）の各出力に基づいて、ＤＡＣ４０１（＃ｉ）及び４０１（＃ｑ）において直接ＤＣオフセット成分が重畳される。この場合には、回路部品を削減することができる。
【００４３】
図５は、強制オフセット成分の重畳処理が行われない場合において、ＤＣオフセット補正値がゼロ振幅となった場合における、ＤＡＣ出力のスペクトラムとコンスタレーション、及びＭＯＤ出力のスペクトラムとコンスタレーションを示す図である。一方、図６は、強制オフセット成分の重畳処理が行われる第１又は第２の実施形態において、ＤＣオフセット補正値がゼロ振幅となった場合における、ＤＡＣ出力のスペクトラムとコンスタレーション、及びＭＯＤ出力のスペクトラムとコンスタレーションを示す図である。
【００４４】
図５に示されるように、強制オフセット成分の重畳処理が行われない場合は、ＤＡＣ出力がゼロ又はゼロ近傍値となった場合にはＤＣオフセット補正処理が実質的に行われないことにより、ＭＯＤ出力においてキャリアリークが発生して位相ずれが起こっている。
【００４５】
これに対して、図６に示されるように、第１又は第２の実施形態では、ＤＡＣ出力がゼロ又はゼロ近傍値となった場合に、Ｉチャネル又はＱチャネル別に強制的にＤＣオフセット成分が重畳されることにより、ＭＯＤ出力においてキャリアリークが効果的に抑制され位相ずれが発生しないことがわかる。
【図面の簡単な説明】
【００４６】
【図１】第１の実施形態の構成図である。
【図２】ＣＰＵ７１２及び補正値検出部１０２（＃ｉ）及び１０２（＃ｑ）の動作を示す動作フローチャートである。
【図３】第１の実施形態における、ＤＡＣ７０２（＃ｉ）又は７０２（＃ｑ）の入出力特性とＭＯＤ７０３等におけるキャリアリーク特性との相対的な位置関係を示した図である。
【図４】第２の実施形態の構成図である。
【図５】強制オフセット成分の重畳処理が行われない場合の、ＤＡＣ出力のスペクトラムとコンスタレーション、及びＭＯＤ出力のスペクトラムとコンスタレーションを示す図である。
【図６】第１及び第２の実施形態における、ＤＡＣ出力のスペクトラムとコンスタレーション、及びＭＯＤ出力のスペクトラムとコンスタレーションを示す図である。
【図７】従来技術の構成図である。
【図８】ＤＡＣにおけるノンリニア特性の説明図である。
【図９】ＤＡＣ出力とキャリアリーク特性の関係図である。
【図１０】ＤＡＣ入出力とキャリアリーク特性の関係図である。
【図１１】キャリアリーク特性の最適点が、ＤＡＣ入力値がゼロ値をとる付近になるような関係となった場合における、ＤＡＣ入出力とキャリアリーク特性の関係図である。
【符号の説明】
【００４７】
１０１  オフセット発生部
１０２  補正値検出部
４０１、７０２  ＤＡＣ（ディジタル／アナログ変換器）
７０１  ＤＣオフセット補正部
７０３  ＭＯＤ（直交変調器）
７０４、７０７  発振器
７０５  ＰＡ（電力増幅器）
７０６  周波数変換器
７０８  ＡＤＣ（アナログ／ディジタル変換器）
７０９  ＤＥＭ（直交復調器）
７１０  ＮＣＯ（数値制御発振器）
７１１  フィードバック信号メモリ
【図１】
2010045596.tif 000003
【図２】
2010045596.tif 000004
【図３】
2010045596.tif 000005
【図４】
2010045596.tif 000006
【図７】
2010045596.tif 000007
【図８】
2010045596.tif 000008
【図９】
2010045596.tif 000009
【図１０】
2010045596.tif 000010
【図１１】
2010045596.tif 000011
【図５】
2010045596.tif 000012
【図６】
2010045596.tif 000013