(57)【要約】【課題】比較的低コスト、低インダクタンス、及び低等価直列抵抗（ＥＳＲ）により特徴付けられるデバイスを一般にもたらす減結合コンデンサのための、改善された部品設計を提供すること。【解決手段】低インダクタンス・コンデンサが、誘電体層の間に配置され、かつ、マウント面に対してほぼ垂直になるように配向された電極を含む。デバイス周辺部に沿って垂直電極を露出させ、終端ランド部が形成される場所を決定し、電流ループ面積を減らし、よって、部品のインダクタンスを低減させることを意図する狭い制御された間隔を、ランド間に定める。インターデジット型終端部によって、電流ループ面積、よって、部品の等価直列インダクタンス（ＥＳＬ）を更に低減させることができる。終端部は、様々な無電解めっき技術によって形成することができ、回路基板パッドに直接はんだ付けすることもできる。【選択図】図５
2010045339.tif 000002
【特許請求の範囲】
【請求項１】
各々が、４つの縁部で境界付けられた第１及び第２の面を有する第１の誘電体層と、前記第１の誘電体層の前記第１の面の一部を覆い、かつ、該第１の誘電体層の１つの縁部の少なくとも一部に延びる第１の導電性層とを含む、複数の第１の電極層と、
各々が、４つの縁部で境界付けられた第１及び第２の面を有する第２の誘電体層と、前記第２の誘電体層の前記第１の面の一部を覆い、かつ、該第２の誘電体層の１つの縁部の少なくとも一部に延びる、前記第１の導電性層の鏡像として形成された第２の導電性層とを含む、前記複数の第１の電極層と交互に積層された複数の第２の電極層と、
前記第１の電極層の前記少なくとも１つの縁部の一部を覆い、かつ、前記複数の第１の電極層の各々の前記第１の導電性層を電気的に接続する、第１の導電性終端層と、
前記第２の電極層の前記少なくとも１つの縁部の一部を覆い、かつ、前記複数の第２の電極層の各々の前記第２の導電性層を電気的に接続する、第２の導電性終端層と、
を備え、
前記複数の第１の電極層の一部は、前記複数の第２の電極層の一部と、接触しない関係で重なり合い、
前記第１の導電性終端層及び前記第２の導電性終端層は、前記第１の電極層及び前記第２の電極層の両方の前記少なくとも１つの縁部の一部に沿って、それらの間にギャップを形成するように構成され、
それにより、前記第１の導電性終端層から、前記重なり合った複数の第１の電極層及び前記複数の第２の電極層を通って、前記第２の導電性終端層まで、最小の電流ループ面積が形成されることを特徴とする多層電子部品。
【請求項２】
前記第１の導電性層は、前記第１の誘電体層の２つの縁部の少なくとも一部に延び、前記第２の導電性層は、前記第２の誘電体層の２つの縁部の少なくとも一部に延びることを特徴とする、請求項１に記載の多層電子部品。
【請求項３】
前記第１及び第２の導電性層は、白金、ニッケル、銅、及びパラジウム−銀合金からなる群から選択されることを特徴とする、請求項１に記載の多層電子部品。
【請求項４】
前記第１及び第２の誘電体層は、チタン酸バリウム、酸化亜鉛、低温焼ガラスを伴うアルミナ、セラミックス、ガラス結合材料、及び有機エポキシからなる群から選択されることを特徴とする、請求項１に記載の多層電子部品。
【請求項５】
前記第１及び第２の誘電体層の各々の前記４つの縁部は、２つの対向する比較的長い方の縁部と、２つの対向する比較的短い方の縁部とを含み、前記導電性終端層は、前記比較的長い方の縁部の少なくとも１つに沿って形成され、それにより、前記多層電子部品は、前記比較的長い方の縁部の前記少なくとも１つに沿って基板上にマウントするように構成することができることを特徴とする、請求項１に記載の多層電子部品。
【請求項６】
前記第１及び第２の導電性層の一部は、前記比較的短い方の縁部の１つの少なくとも一部に延び、かつ、該比較的短い方の縁部の前記少なくとも１つに沿って形成された終端層をさらに備えることを特徴とする、請求項５に記載の多層電子部品。
【請求項７】
各々が、４つの縁部で境界付けられた第１及び第２の面を有する第１の誘電体層と、前記第１の誘電体層の前記第１の面の一部を覆い、各部分が、該第１の誘電体層の少なくとも３つの縁部分に延びる第１及び第２の導電性部分を有する導電性層とを含む、上部層及び下部層をさらに備え、
それにより、前記第１及び第２の導電性層の前記部分が、前記１つの縁部及び前記対向する縁部の両方から前記第１及び第２の電極層の両方への導電性アクセスを提供することを特徴とする、請求項１に記載の多層電子部品。
【請求項８】
各々が、４つの縁部で境界付けられた第１及び第２の面を有する第１の誘電体層と、前記第１の誘電体層の前記第１の面の一部を覆い、かつ、該第１の誘電体層の１つの縁部の少なくとも一部に延びる第１の導電性層とを含む、複数の第１の電極層と、
各々が、４つの縁部で境界付けられた第１及び第２の面を有する第２の誘電体層と、前記第２の誘電体層の前記第１の面の一部を覆い、かつ、該第２の誘電体層の１つの縁部の少なくとも一部に延びる、前記第１の導電性層の鏡像として形成された第２の導電性層とを含む、前記複数の第１の電極層と交互に積層された複数の第２の電極層と、
各々が、４つの縁部で境界付けられた第１及び第２の面を有する第１の誘電体層と、前記第１の誘電体層の前記第１の面の一部を覆い、各部分が、該第１の誘電体層の少なくとも３つの縁部分に延びる、第１及び第２の導電性部分を有する導電性層とを含む、上部層及び下部層と、
前記第１の電極層の前記少なくとも１つの縁部の一部を覆い、かつ、前記複数の第１の電極層の各々の前記第１の導電性層を電気的に接続する、第１の導電性終端層と、
前記第２の電極層の前記少なくとも１つの縁部の一部を覆い、かつ、前記複数の第２の電極層の各々の前記第２の導電性層を電気的に接続する、第２の導電性終端層と、
を備え、
前記上部層及び下部層の前記導電性層の前記第１及び第２の部分は、前記１つの縁部及び前記対向する縁部の両方から前記第１及び第２の電極層の両方への導電性アクセスを提供し、
前記第１の導電性終端層及び前記第２の導電性終端層は、前記第１の電極層及び前記第２の電極層の両方の前記少なくとも１つの縁部の一部に沿って、それらの間にギャップを形成するように構成され、
それにより、前記第１の導電性終端層から、前記複数の第１の電極層及び前記複数の第２の電極層を通って、前記第２の導電性終端層まで、最小の電流ループ面積が形成されることを特徴とする多層電子部品。
【請求項９】
前記第１の導電性層は、前記第１の誘電体層の１つの縁部の一部に延びる少なくとも２つの部分を含み、前記第２の導電性層は、前記第２の誘電体層の１つの縁部の一部に延びる少なくとも２つの部分を含み、
それにより、前記第１及び第２の電極層を積層するとき、前記第１及び第２の導電性層の前記部分が、交互配置構成を形成することを特徴とする、請求項８に記載の多層電子部品。
【請求項１０】
前記第１の導電性層は、前記第１の誘電体層の対向する縁部の各々の一部に延びる少なくとも２つの部分を含み、前記第２の導電性層は、前記第２の誘電体層の対向する縁部の各々の一部に延びる少なくとも２つの部分を含み、
それにより、前記第１及び第２の電極層を積層するとき、前記第１及び第２の導電性層の前記部分が、交互配置構成を形成することを特徴とする、請求項８に記載の多層電子部品。
【請求項１１】
低等価直列インダクタンス（ＥＳＬ）の多層電子部品を製造する方法であって、
各々が、４つの縁部で境界付けられた第１及び第２の面を有する第１の誘電体層と、前記第１の誘電体層の前記第１及び第２の面の一方の一部を覆い、かつ、該第１の誘電体層の１つの縁部の少なくとも一部に延びる、第１の導電性層とを含む、複数の第１の電極層を準備し、
各々が、４つの縁部で境界付けられた第１及び第２の面を有する第２の誘電体層と、前記第２の誘電体層の前記第１及び第２の面の一方の一部を覆い、かつ、該第２の誘電体層の１つの縁部の少なくとも一部に延びる、前記第１の導電性層の鏡像として形成され、第１の導電性層の一部から離間配置され、これに重なり合う第２の導電性層とを含む、複数の第２の電極層を準備し、
前記複数の第１の電極層及び前記複数の第２の電極層を、それぞれ交互するように積層し、
前記複数の第１の電極層のそれぞれの第１の導電性層を電気的に接続する第１の導電性終端層を準備し、
前記複数の第２の電極層のそれぞれの第２の導電性層を電気的に接続する第２の導電性終端層を準備し、
前記第１の導電性終端層及び前記第２の導電性終端層の両方の前記少なくとも１つ縁部の一部に沿って、その間にギャップを形成するように、該第１の導電性終端層及び該第２の導電性終端層を構成する、
ステップを含むことを特徴とする方法。
【請求項１２】
前記第１の導電性層を、前記第１の誘電体層の１つの縁部の少なくとも２つの部分まで延長し、
前記第２の導電性層を、前記第２の誘電体層の１つの縁部の少なくとも２つの部分まで延長する、
ステップをさらに含むことを特徴とする、請求項１１に記載の方法。
【請求項１３】
前記第１の導電性層を、前記第１の誘電体層の対向する縁部の各々の少なくとも１つの部分まで延長し、
前記第２の導電性層を、前記第２の誘電体層の対向する縁部の各々の少なくとも１つの部分まで延長する、
ステップをさらに含むことを特徴とする、請求項１１に記載の方法。
【請求項１４】
前記第１の誘電体層の前記第１の面の一部を覆い、かつ、該第１の誘電体層の前記１つの縁部の少なくとも一部に延びる、第３の導電性層を準備し、
前記第２の誘電体層の前記第１の面の一部を覆い、かつ、該第２の誘電体層の前記１つの縁部の少なくとも一部に延びる、第４の導電性層を準備する、
ステップをさらに含むことを特徴とする、請求項１１に記載の方法。
【請求項１５】
前記第１の導電性終端層及び前記第２の導電性終端層を構成するステップは、前記積層された複数の第１の電極層及び複数の第２の電極層の各々の前記１つの縁部を含む、前記電極層の積層体から形成された面の上に、ギャップにより分離された複数のインターデジット型フィンガを形成するステップを含むことを特徴とする、請求項１４に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本主題は、一般に、比較的低コスト、低インダクタンス、及び低等価直列抵抗（Ｅｑｕｉｖａｌｅｎｔ  Ｓｅｒｉｅｓ  Ｒｅｓｉｓｔａｎｃｅ、ＥＳＲ）により特徴付けられるデバイスを一般にもたらす減結合コンデンサのための、改善された部品設計に関する。
（優先権の主張）
本出願は、２００５年１０月３１日付で出願され、米国特許出願番号第６０／７３１，８１１号が割り当てられた「ＬＯＷ  ＩＮＤＵＣＴＡＮＣＥ  ＣＡＰＡＣＩＴＯＲ  ＷＩＴＨ  ＥＸＴＥＮＤＥＤ  ＬＡＮＤＳ  ＡＮＤ  ＶＥＲＴＩＣＡＬ  ＥＬＥＣＴＲＯＤＥＳ」という名称の米国特許仮出願に基づく優先権を主張する、２００６年１０月２６日に出願され、米国特許出願番号第１１／５８８，１０４号が割り当てられた「ＭＵＬＴＩＬＡＹＥＲ  ＣＥＲＡＭＩＣ  ＣＡＰＡＣＩＴＯＲ  ＷＩＴＨ  ＩＮＴＥＲＮＡＬ  ＣＵＲＲＥＮＴ  ＣＡＮＣＥＬＬＡＴＩＯＮ  ＡＮＤ  ＢＯＴＴＯＭ  ＴＥＲＭＩＮＡＬＳ」という名称の、先に出願された米国特許出願の一部継続出願として、優先権の利益を主張するものである。上記の出願の開示全体は、全ての目的のために引用によりここに組み入れられ、上記に参照した出願の全てに対して優先権を主張する。
【背景技術】
【０００２】
電子回路用途において、スイッチング速度が増し、立ち上がり時間が短くなるにつれて、インダクタンスを低減させる必要性が、システム性能の向上のための重大な制限になる。局所的エネルギー源として働く源結合コンデンサ（ｄｅｃｏｕｐｌｉｎｇ  ｃａｐａｃｉｔｏｒ）でさえ、容認できない電圧スパイク：Ｖ＝Ｌ（ｄｉ／ｄｔ）を生じさせることがある。従って、ｄｉ／ｄｔがかなり大きくなり得る高速回路においては、インダクタンス値Ｌを減らすことによってしか、潜在的な電圧スパイクを低減させることはできない。
【０００３】
従来技術は、標準的な多層チップ・コンデンサに比べて、チップ・コンデンサの等価直列インダクタンス、即ちＥＳＬを低減させるための幾つかの戦略を含む。第１の例示的な戦略は、ＡＶＸ  Ｃｏｒｐｏｒａｔｉｏｎ社により製造販売されるような低インダクタンス・チップ・コンデンサ（ＬＩＣＣ）設計に用いられるような、逆配置終端（ｒｅｖｅｒｓｅ  ｇｅｏｍｅｔｒｙ  ｔｅｒｍｉｎａｔｉｏｎ）を伴うものである。ＬＩＣＣにおいて、電極は、チップの短い方の側の代わりにチップの長い方の側で終端する。チップ・コンデンサの総インダクタンスは、部分的には、その幅に対する長さの比で決まるので、ＬＩＣＣの逆配置終端により、インダクタンスが従来のＭＬＣチップの１／６まで低減される。
【０００４】
インターデジット型コンデンサ（ｉｎｔｅｒｄｉｇｉｔａｔｅｄ  ｃａｐａｃｉｔｏｒ、ＩＤＣ）は、コンデンサのインダクタンスを低減させるための第２の周知の戦略を組み込む。ＩＤＣは、主部分と、コンデンサ周辺部上に形成されたそれぞれの終端部に接続される複数のタブ部分とを有する電極を組み込んでいる。このような複数の終端部は、デバイスの寄生インダクタンスの低減に役立ち得る。インターデジット型コンデンサの例は、特許文献１（ＤｕＰｒｅ他）に開示されている。
【０００５】
コンデンサのインダクタンスを低減させるために利用される更に別の周知の技術は、代替電流経路を設計して、コンデンサ電極の相互インダクタンス係数を最小化することを含む。ＡＶＸ  Ｃｏｒｐｏｒａｔｉｏｎ社により製造販売されているような低インダクタンス・チップ・アレイ（ＬＩＣＡ）製品は、陽極板から流れる荷電電流が、隣接する陰極板に沿って反対方向に戻るように、ボール・グリッド・アレイ型多層コンデンサを構成することによって、相互インダクタンスを最小化する。ＬＩＣＡ技術の利用は、低アスペクト比の電極によって、即ち、インダクタンスとマウント面に対する電極の垂直アスペクト（ｖｅｒｔｉｃａｌ  ａｓｐｅｃｔ）をキャンセルするような電極タブの配置によって、低インダクタンス値を達成する。
【０００６】
インダクタンスを最小化するのに用いられる逆電流経路を有する隣接電極を組み込む更なる参考文献は、特許文献２（Ｔｏｇａｓｈｉ他）及び特許文献３（Ａｈｉｋｏ他）を含む。こうした参考文献の両方も、マウント面に対する電極の垂直アスペクトを利用している。垂直配向位置（ｖｅｒｔｉｃａｌｌｙ−ｏｒｉｅｎｔｅｄ  ｐｏｓｉｔｉｏｎ）で用いるための電極を開示する更なる参考文献は、特許文献４（Ｇａｌｖａｇｎｉ他）、特許文献５（Ａｒｎｏｌｄ他）、及び特許文献６（Ｋｉｍ他）を含む。
【０００７】
容量性デバイスを部分的に含む集積回路パッケージにおけるインダクタンスの低減を目的とした構造部を開示する公知の参考文献は、特許文献７（Ｆｉｇｕｅｒｏａ他）である。こうした参考文献は、インダクタンスが、電流が追従しなければならない回路基板の「ループ面積（ｌｏｏｐ  ａｒｅａ）」又は電気的距離（即ち、スパン）に関係していることを認識している。Ｆｉｇｕｅｒｏａ他においては、こうしたループ面積を最小化し、これにより、インダクタンス・レベルを低減させることが望ましい。Ｆｉｇｕｅｒｏａ他においては、インダクタンス・レベル及び抵抗レベルの低減により特徴付けられる、より信頼性の高い接続をもたらすと言われるより大きい表面積を与える、延長された表面ランド部（ｅｘｔｅｎｄｅｄ  ｓｕｒｆａｃｅ  ｌａｎｄ）も設けられる。
【０００８】
特許文献８（Ｔｏｇａｓｈｉ）も、デバイス終端部の表面積を最大化することによって減結合コンデンサのＥＳＬを低減させるための構造部を開示する。特許文献９（Ｐｒｙｍａｋ）は、電極間に狭いギャップをもたらすように形成された端子延長部を有するコンデンサの実施形態を開示する。特許文献１０（Ｄｅｖｏｅ他）の端部電極も、コンデンサ本体の中央部の、細い分離線を除く全てを覆う。
【０００９】
部品インダクタンスを低減させるための構造部を含む更なる公知の参考文献は、特許文献１１（Ｇａｌｖａｇｎｉ他）及び特許文献１２（Ｎａｉｔｏ他）に相当し、これらの特許文献においては、多層コンデンサ内の上部電極への概して低インダクタンスの接続を形成するために、導電性ビアを用いる。
【００１０】
低インダクタンスの多層電子デバイスの特定の態様に対処できる更なる背景の参考文献は、特許文献１３（Ａｈｉｋｏ他）及び特許文献１４（Ｃｏｄａ）、並びに特許文献１５（Ｔｏｇａｓｈｉ他）を含む。
【００１１】
多層電子部品及び関連した製造方法の分野においては、種々の態様及び代替的な形状構成が知られているが、本明細書で説明されるような問題の全てにあまねく対処する設計は、１つも明らかになっていない。上記の米国特許及び米国特許出願公開の全ての開示は、全ての目的のために、本引用により本明細書に完全に組み入れられる。
【００１２】
【特許文献１】米国特許第６，２４３，２５３号
【特許文献２】米国特許出願公開第２００５／００４７０５９号
【特許文献３】米国特許第６，２９２，３５１号
【特許文献４】米国特許第５，５１７，３８５号
【特許文献５】米国特許第４，８３１，４９４号
【特許文献６】米国特許第６，８８５，５４４号
【特許文献７】米国特許第６，４８３，６９２号
【特許文献８】米国特許第６，６６１，６４０号
【特許文献９】米国特許第６，９１７，５１０号
【特許文献１０】米国特許第６，８２２，８４７号
【特許文献１１】米国特許第６，７５７，１５２号
【特許文献１２】米国特許第６，６０６，２３７号
【特許文献１３】米国特許第６，５７６，４９７号
【特許文献１４】米国特許第３，４４４，４３６号
【特許文献１５】米国特許出願公開第２００４／０１８４２０２号
【特許文献１６】米国特許出願第１０／４０９，０２３号
【特許文献１７】米国特許出願公開第２００３０２３１４５７号
【発明の概要】
【発明が解決しようとする課題】
【００１３】
本主題は、減結合コンデンサの種々の上述の態様、及びそのようなデバイスにおけるインダクタンスの低減に対する要求を認識し、それに対処する。従って、大まかに言えば、本開示技術の主たる目的は、全体的なインダクタンスを相対的により低くする、改善されたコンデンサ構成である。
【００１４】
本技術の実施形態によりもたらされる更なる利点には、簡単な設計、低コスト、低ＥＳＲ、及び改善された機械的頑丈さが挙げられる。こうした利点は、コンピュータ処理及び他の高周波数電子機器の用途には特に有用であり、従来の低インダクタンス減結合コンデンサ設計に対する望ましい代替案を提供することができる。
【課題を解決するための手段】
【００１５】
１つの例示的な本主題の多層電子部品の実施形態は、各々が、４つの縁部で境界付けられた第１及び第２の面を有する第１の誘電体層と、第１の誘電体層の第１の面の一部を覆い、かつ、第１の誘電体層の１つの縁部の少なくとも一部に延びる第１の導電性層とを含む、複数の第１の電極層と；各々が、４つの縁部で境界付けられた第１及び第２の面を有する第２の誘電体層と、第２の誘電体層の第１の面の一部を覆い、かつ、第２の誘電体層の１つの縁部の少なくとも一部に延びる、第１の導電性層の鏡像として形成された第２の導電性層とを含む、複数の第１の電極層と交互に積層された複数の第２の電極層と；第１の電極層の少なくとも１つの縁部の一部を覆い、かつ、複数の第１の電極層の各々の第１の導電性層を電気的に接続する、第１の導電性終端層と；第２の電極層の少なくとも１つの縁部の一部を覆い、かつ、複数の第２の電極層の各々の第２の導電性層を電気的に接続する、第２の導電性終端層とを含む。
【００１６】
上記の例示的な実施形態においては、第１の導電性終端層及び第２の導電性終端層は、第１及び第２の電極層の両方の少なくとも１つの縁部の一部に沿って、それらの間にギャップを形成するように構成され、それにより、第１の導電性終端層から、複数の第１の電極層及び複数の第２の電極層を通って、第２の導電性終端層まで、最小の電流ループ面積が形成されることが好ましい。
【００１７】
本発明の別の例示的な多層電子部品の実施形態においては、各々が、４つの縁部で境界付けられた第１及び第２の面を有する第１の誘電体層と、第１の誘電体層の第１及び第２の面の１つの一部を覆い、かつ、第１の誘電体層の１つの縁部の少なくとも一部に延びる第１の導電性層と、第１の誘電体層の第１及び第２の面の１つの一部を覆い、かつ、第１の誘電体層の１つの縁部の少なくとも一部に延びる第２の導電性層とを含む、複数の第１の電極層と；各々が、４つの縁部で境界付けられた第１及び第２の面を有する第２の誘電体層と、第２の誘電体層の一部を覆い、かつ、第２の誘電体層の１つの縁部の少なくとも一部を延びる第３の導電性層と、第２の誘電体層の第１及び第２の面の１つの一部を覆い、かつ、第２の誘電体層の１つの縁部の少なくとも一部を延びる第４の導電性層とを含む、複数の第１の電極層と交互に積層された複数の第２の電極層と；さらに、複数の第１の電極層及び複数の第２の電極層の少なくとも１つの縁部の一部を覆い、かつ、複数の第１の電極層の各々の第１の導電性層と第２の電極層の第４の導電性層を電気的に接続する第１の導電性終端層と；複数の第１の電極層及び複数の第２の電極層の少なくとも１つの縁部の一部を覆い、かつ、複数の第１の電極層の各々の第２の導電性層を第２の電極層の第３の導電性層に電気的に接続する第２の導電性終端層とが含まれる。
【００１８】
上記の更に別の例示的な実施形態においては、第１の導電性終端層及び第２の導電性終端層は、第１の電極層及び第２の電極層の両方の少なくとも１つの縁部の一部に沿って、それらの間にギャップを形成するように構成され、それにより、第１の導電性終端層から、複数の第１の電極層及び複数の第２の電極層を通って、第２の導電性終端層まで、最小の電流ループ面積が形成されることが好ましい。
【００１９】
本主題は、対応する方法に等しく関連することを理解されたい。そのような１つの例示的な方法は、低等価直列インダクタンス（ＥＳＬ）多層電子部品を製造する方法に関する。このような方法は、各々が、４つの縁部で境界付けられた第１及び第２の面を有する第１の誘電体層と、第１の誘電体層の第１及び第２の面の一方の一部を覆い、かつ、第１の誘電体層の１つの縁部の少なくとも一部に延びる第１の導電性層とを含む複数の第１の電極層を準備し；各々が、４つの縁部で境界付けられた第１及び第２の面を有する第２の誘電体層と、第２の誘電体層の第１及び第２の面の一方の一部を覆い、かつ、第２の誘電体層の１つの縁部の少なくとも一部に延び、第１の導電性層の鏡像として形成された第２の導電性層とを含む複数の第２の電極層を準備し；複数の第１の電極層及び複数の第２の電極層を、それぞれ交互するように積層し；複数の第１の電極層のそれぞれの第１の導電性層を電気的に接続する第１の導電性終端層を準備し；複数の第２の電極層のそれぞれの第２の導電性層を電気的に接続する第２の導電性終端層を準備し；第１の電極層及び第２の電極層の両方の少なくとも１つの縁部の一部に沿って、それらの間にギャップを形成するように、第１の導電性終端層及び第２の導電性終端層を構成することを含むことが好ましい。
【００２０】
さらに、本方法は、付加的なステップ又は態様を含み得ることを理解すべきである。例えば、上述した構成するステップに関する１つの本発明の例示的な方法は、積層された複数の第１の電極層及び複数の第２の電極層の各々の１つの縁部を含む電極層の積層体から形成された面にわたって、ギャップで分離された複数のインターデジット型フィンガを形成するように、第１の導電性終端層を及び第２の導電性終端層を構成することをさらに含むことができる。更なる本例示的な方法においては、本主題は、第１の導電性終端層及び第２の導電性終端層を準備するそれぞれのステップの前に、インターデジット型フィンガの一部をマスキングすることを含み、こうしたマスキングは、第１の導電性終端層及び第２の導電性終端層を準備するそれぞれのステップの間、インターデジット型フィンガの短絡を阻止することができる。
【００２１】
本実施形態の特定のものの低インダクタンスの利点は、内部電極及び周辺終端ランド部の構成によって部分的に実現される。電極がマウント面に対してほぼ垂直になるように、マウント位置における多層コンデンサ内で、様々に選択された電極構成を利用して配向することができる。このような「垂直電極」は、終端ランド部が形成されるコンデンサの周辺部に沿って延び、露出される。例えば、ここで開示されるように、様々な無電解めっき技術又は電解めっき技術により、終端部を形成することができる。垂直電極の露出された部分及び対応する終端ランド部を形成し、電流ループ面積を減らし、よって、部品インダクタンスを低減することを意図する狭い制御された間隔を、ランド部間に定める。幾つかの例示的な実施形態においては、このようなギャップは、約１００ミクロンから約４００ミクロンの間になるように形成することができる。電極の露出及び対応する終端部は、コンデンサの「両端部」上に配置して、電気的検査を可能にする、又は、はんだフィレットのサイズ及び形状を制御することも可能である。
【００２２】
本開示技術による別の利点は、具体的に構成された終端ランド位置により与えられる取り付けの容易さに関する。ボール・グリッド・アレイ（ＢＧＡ）技術は必要とされないので、終端ランド部を回路基板パッドに（ランド・グリッド・アレイ（ＬＧＡ）技術によるように）直接はんだ付けすることができ、はんだボールは必要としない。
【００２３】
更なる利点は、対象コンデンサに利用可能な設計の選択肢の多用性に対応する。１つ又はそれ以上のデバイス表面上の終端部と共に、異なる電極構成を用いることができる。デバイスの所定のマウント面上に、多数の終端部を有するデバイスのみならず、２端子デバイスを形成することもできる。終端部はまた、マウント面の反対側の面上に形成してもよく、底面に対して鏡像、反転鏡像、又は異なる形状としてもよい。
【００２４】
ａ）対向する極性の内部電極タブ間のギャップを最小化し、ｂ）外部終端部を、そのギャップを定める露出されたタブに合致させ、及び、ｃ）底部カバー層の「高さ」を最小化することによって電流ループ面積を最小化すべきであること、及び、電流ループ・スパン（電流の流れに対して垂直な方向）を最大化すべきであることである、本発明の例示的特徴に従った本実施形態によって、種々の付加的な目的及び利点が提供され、これにより、マルチ端子ＬＧＡ及び本発明の交互配置構造のような特定の本発明の設計の変形が生じる。
【００２５】
本明細書の詳細な説明において、本主題の付加的な目的及び利点が述べられ、或いは、それらは当業者であれば、その詳細な説明から明らかであろう。また、具体的に示され、参照され、説明された本発明の特徴に対する修正及び変形は、本発明を参照することにより、その精神及び範囲から逸脱せずに開示された技術の様々な実施形態及び使用において実施できることも、当業者であればさらに理解すべきである。そのような変形は、これらに限られるものではないが、示され、参照され、又は説明されたものについての同等の手段及び形状構成又は材料、並びに、種々の部品、構造部等の機能上、動作上、又は位置上の反転を含むことができる。
【００２６】
さらに、本主題の様々な実施形態、並びに様々な好ましい実施形態は、ここで開示された特徴又は要素、或いはそれらの同等物の様々な組み合わせ又は構成（図に明示的に示されず、詳細な説明に明示的に記述されていない特徴又は構成の組み合わせを含めて）を含み得ることを理解すべきである。当業者であれば、本明細書の残りの部分の検討することで、そのような実施形態及び他の特徴及び態様をより良く理解するであろう。
【００２７】
当業者に向けられた、本主題の最良の形態を含む、本主題の完全かつ実施可能な説明を、本明細書において添付の図面を参照しながら説明する。
【００２８】
本明細書及び添付図面を通しての参照符号の繰り返しの使用は、本主題の同じ又は類似した特徴又は要素を表すことを意図している。
【図面の簡単な説明】
【００２９】
【図１】第１の周知の（即ち、従来技術の）例示的なコンデンサの実施形態に関する電流ループの態様を示す。
【図２】第２の周知の（即ち、従来技術の）例示的なコンデンサの実施形態に関する電流ループの態様を示す。
【図３】特に、異なるサイズの複数の例示的なコンデンサの実施形態に関するキャンセル・ループ幅に対する集中ＥＳＬ値を示す、低インダクタンス・チップ・コンデンサに関する全体的なインダクタンス傾向のグラフ図である。
【図４】本開示技術による例示的な水平電極コンデンサの実施形態に関する電流ループの態様を示す。
【図５】本開示技術による例示的な垂直電極コンデンサの実施形態に関する電流ループの態様を示す。
【図６】本主題によるマウント基板及び例示的なコンデンサの実施形態の、部品をマウントする前及び部品をマウントした後のそれぞれの位置における概略的な斜視図である。
【図７Ａ】２つの広い露出端子を有する、本開示技術の態様による例示的なコンデンサの実施形態の概略的な斜視図である。
【図７Ｂ】コンデンサのマウント面から隣接する側面に延びるランド部を備えた２つのマウント端子を有する、本開示技術の態様による例示的なコンデンサの実施形態の概略的な斜視図である。
【図７Ｃ】４つのマウント端子を有する、本開示技術の態様による例示的なコンデンサの実施形態の概略的な斜視図である。
【図７Ｄ】２つの狭い露出マウント端子を有する、本開示技術の態様による例示的なコンデンサの実施形態の概略的な斜視図である。
【図８Ａ】本主題による例示的なコンデンサの実施形態をマウント基板にはんだ付けする態様を示す。
【図８Ｂ】本主題による例示的なコンデンサの実施形態をマウント基板にはんだ付けする態様を示す。
【図９Ａ】２つのマウント端子及び狭い露出側面端子を有する、本開示技術の態様による例示的なコンデンサの実施形態の概略的な斜視図である。
【図９Ｂ】２つのマウント端子及び広い露出側面端子を有する、本開示技術の態様による例示的なコンデンサの実施形態の概略的な斜視図である。
【図１０】６つのマウント端子を有する、本主題の態様による例示的なコンデンサの実施形態の反転した斜視図である。
【図１１Ａ】本技術のコンデンサの実施形態に用いるための第１の極性の電極の第１の例の平面図である。
【図１１Ｂ】本技術のコンデンサの実施形態に用いるための第２の極性の電極の第１の例の平面図である。
【図１２Ａ】本技術のコンデンサの実施形態に用いるための第１の極性の電極の第２の例の平面図である。
【図１２Ｂ】本技術のコンデンサの実施形態に用いるための第２の極性の電極の第２の例の平面図である。
【図１３Ａ】本技術のコンデンサの実施形態に用いるための第１の極性の電極の第３の例の平面図である。
【図１３Ｂ】本技術のコンデンサの実施形態に用いるための第２の極性の電極の第３の例の平面図である。
【図１３Ｃ】図１３Ａ及び図１３Ｂの例示的な電極を組み込む、終端されたコンデンサの側面図である。
【図１４Ａ】本技術のコンデンサの実施形態に用いるための第１の極性の電極の第４の例の平面図である。
【図１４Ｂ】本技術のコンデンサの実施形態に用いるための第２の極性の電極の第４の例の平面図である。
【図１４Ｃ】図１４Ａ及び図１４Ｂの例示的な電極を組み込む、終端されたコンデンサの側面図である。
【図１５Ａ】本技術のコンデンサの実施形態に用いるための第１の極性の電極の第５の例の平面図である。
【図１５Ｂ】本技術のコンデンサの実施形態に用いるための第２の極性の電極の第５の例の平面図である。
【図１５Ｃ】図１５Ａ及び図１５Ｂの例示的な電極を組み込む、終端されたコンデンサの側面図である。
【図１６Ａ】本技術のコンデンサの実施形態に用いるための第１の極性の電極の第６の例の平面図である。
【図１６Ｂ】本技術のコンデンサの実施形態に用いるための第２の極性の電極の第６の例の平面図である。
【図１６Ｃ】図１６Ａ及び図１６Ｂの例示的な電極を組み込む、終端されたコンデンサの側面図である。
【図１７Ａ】本技術のコンデンサの実施形態に用いるための第１の極性の電極の第７の例の平面図である。
【図１７Ｂ】本技術のコンデンサの実施形態に用いるための第２の極性の電極の第７の例の平面図である。
【図１７Ｃ】図１７Ａ及び図１７Ｂの例示的な電極を組み込む、終端されたコンデンサの側面図である。
【図１８Ａ】本技術のコンデンサの実施形態に用いるための第１の極性の電極の第８の例の平面図である。
【図１８Ｂ】本技術のコンデンサの実施形態に用いるための第２の極性の電極の第８の例の平面図である。
【図１８Ｃ】図１８Ａ及び図１８Ｂの例示的な電極を組み込む、終端されたコンデンサの側面図である。
【図１９Ａ】本技術のコンデンサの実施形態に用いるための第１の極性の電極の第９の例の平面図である。
【図１９Ｂ】本技術のコンデンサの実施形態に用いるための第２の極性の電極の第９の例の平面図である。
【図１９Ｃ】図１９Ａ及び図１９Ｂの例示的な電極を組み込む、終端されたコンデンサの側面図である。
【図２０Ａ】図２０Ｃ及び図２０Ｄの平面図に示されるような第１の極性の電極及び第２の極性の電極の第１０の例を組み込む、本技術のコンデンサの実施形態の対向するマウント面の上面図である。
【図２０Ｂ】図２０Ｃ及び図２０Ｄの平面図に示されるような第１の極性の電極及び第２の極性の電極の第１０の例を組み込む、本技術のコンデンサの実施形態の対向するマウント面の底面図である。
【図２０Ｃ】本技術のコンデンサの実施形態に用いるための第１の極性の電極の第１０の例の平面図である。
【図２０Ｄ】本技術のコンデンサの実施形態に用いるための第２の極性の電極の第１０の例の平面図である。
【図２０Ｅ】別の電子部品にマウントされたときの、図２０Ａ及び図２０Ｂに示されるような終端されたコンデンサの側面図である。
【図２１Ａ】図２１Ｃ乃至図２１Ｈのそれぞれの平面図に示されるような、第１の極性の電極及び第２の極性の電極の第１１の例を組み込む、本技術のコンデンサの実施形態の対向するマウント面の上面図である。
【図２１Ｂ】図２１Ｃ乃至図２１Ｈのそれぞれの平面図に示されるような、第１の極性の電極及び第２の極性の電極の第１１の例を組み込む、本技術のコンデンサの実施形態の対向するマウント面の底面図である。
【図２１Ｃ】本技術のコンデンサの実施形態に用いるための第１の極性の電極の第１１の例の平面図である。
【図２１Ｄ】本技術のコンデンサの実施形態に用いるための第２の極性の電極の第１１の例の平面図である。
【図２１Ｅ】本技術のコンデンサの実施形態に用いるための第１の極性の電極の第１１の例の平面図である。
【図２１Ｆ】本技術のコンデンサの実施形態に用いるための第２の極性の電極の第１１の例の平面図である。
【図２１Ｇ】本技術のコンデンサの実施形態に用いるための第１の極性の電極の第１１の例の平面図である。
【図２１Ｈ】本技術のコンデンサの実施形態に用いるための第２の極性の電極の第１１の例の平面図である。
【図２１Ｉ】別の電子部品にマウントされたときの、図２１Ａ及び図２１Ｂに示されるような終端されたコンデンサの側面図である。
【図２２Ａ】図２２Ｃ乃至図２２Ｈのそれぞれの平面図に示されるような、第１の極性の電極及び第２の極性の電極の第１２の例を組み込む、本技術のコンデンサの実施形態の対向するマウント面の上面図である。
【図２２Ｂ】図２２Ｃ乃至図２２Ｈのそれぞれの平面図に示されるような、第１の極性の電極及び第２の極性の電極の第１２の例を組み込む、本技術のコンデンサの実施形態の対向するマウント面の底面図である。
【図２２Ｃ】本技術のコンデンサの実施形態に用いるための第１の極性の電極の第１２の例の平面図である。
【図２２Ｄ】本技術のコンデンサの実施形態に用いるための第２の極性の電極の第１２の例の平面図である。
【図２２Ｅ】図２３Ａ乃至図２３Ｄのそれぞれの平面図に示されるような、第１の極性の電極及び第２の極性の電極の第１２の例を組み込む、本技術のコンデンサの実施形態の対向するマウント面の図である。
【図２２Ｆ】図２３Ａ乃至図２３Ｄのそれぞれの平面図に示されるような、第１の極性の電極及び第２の極性の電極の第１２の例を組み込む、本技術のコンデンサの実施形態の対向するマウント面の図である。
【図２２Ｇ】本技術のコンデンサの実施形態に用いるための第１の極性の電極の第１２の例の平面図である。
【図２２Ｈ】本技術のコンデンサの実施形態に用いるための第２の極性の電極の第１２の例の平面図である。
【図２３Ａ】本技術のコンデンサの実施形態に用いるための第１の極性の電極の第１３の例の平面図である。
【図２３Ｂ】本技術のコンデンサの実施形態に用いるための第２の極性の電極の第１３の例の平面図である。
【図２３Ｃ】本技術のコンデンサの実施形態に用いるための第１の極性の電極の第１３の例の平面図である。
【図２３Ｄ】本技術のコンデンサの実施形態に用いるための第２の極性の電極の第１３の例の平面図である。
【図２３Ｅ】図２３Ａ乃至図２３Ｄのそれぞれの平面図に示されるような、第１の極性の電極及び第２の極性の電極の第１３の例を組み込む、本技術のコンデンサの実施形態のマウント面の図である。
【図２３Ｆ】図２３Ａ乃至図２３Ｄのそれぞれの平面図に示されるような、第１の極性の電極及び第２の極性の電極の第１３の例を組み込む、本技術のコンデンサの実施形態の側面の図である。
【図２４Ａ】本技術のコンデンサの実施形態に用いるための第１の極性の電極の第１４の例の平面図である。
【図２４Ｂ】本技術のコンデンサの実施形態に用いるための第２の極性の電極の第１４の例の平面図である。
【図２４Ｃ】本技術のコンデンサの実施形態に用いるための第１の極性の電極の第１４の例の平面図である。
【図２４Ｄ】本技術のコンデンサの実施形態に用いるための第２の極性の電極の第１４の例の平面図である。
【図２４Ｅ】図２４Ａ乃至図２４Ｄのそれぞれの平面図に示されるような、第１の極性の電極及び第２の極性の電極の第１４の例を組み込む、本技術のコンデンサの実施形態のマウント面の図である。
【図２４Ｆ】図２４Ａ乃至図２４Ｄのそれぞれの平面図に示されるような、第１の極性の電極及び第２の極性の電極の第１４の例を組み込む、本技術のコンデンサの実施形態の側面の図である。
【図２５】本主題による０８０５ランド・グリッド・アレイ・コンデンサの実施形態についての、周波数に対するインダクタンスの測定値及びモデル値のグラフ図である。
【図２６】従来技術の０５０８コンデンサと、本主題の態様に従って設計された２つの異なる０８０５コンデンサについての、周波数に対するインピーダンスのグラフ図である。
【図２７Ａ】本主題の実施形態を与えるために、電気的に浮遊したアンカー・タブ構造部を組み込むように積層することができる第１の電極層を示す。
【図２７Ｂ】本主題の実施形態を与えるために、電気的に浮遊したアンカー・タブ構造部を組み込むように積層することができる第２の電極層を示す。
【図２７Ｃ】図２７Ａ及び図２７Ｂに示されるものに交互に対応する電極の積層体を分解図で示す。
【図２７Ｄ】終端する前の、本主題の第１のアンカー・タブ構造部の実施形態による部分的に組み立てられたコンデンサの斜視図であり、交互する電極層を示す。
【図２８Ａ】電気的に浮遊したアンカー・タブ構造部を組み込む、本主題の更に別の実施形態を与えるように積層することができる第１の電極層を示す。
【図２８Ｂ】図２８Ａ及び図２８Ｃに示された電極間に積層することができるアンカー・タブ層を有する絶縁層を示す。
【図２８Ｃ】電気的に浮遊したアンカー・タブ構造部を組み込む、本主題の更に別の実施形態を与えるように積層することができる第２の電極層を示す。
【図２８Ｄ】図２８Ａ、図２８Ｂ、及び図２８Ｃに示されるものに対応する電極及び絶縁層の積層体を分解図で示す。
【図２８Ｅ】終端する前の、本主題の第２のアンカー・タブ構造部の実施形態による部分的に組み立てられたコンデンサの斜視図であり、本発明の交互する電極層を示す。
【図２９Ａ】電気的に浮遊したアンカー・タブ構造部を組み込む、本主題の更に別の実施形態を与えるように積層することができる第１の電極層を示す。
【図２９Ｂ】図２９Ａ及び図２９Ｃに示される電極間に積層することができるＵ字型アンカー・タブ層を有する絶縁層を示す。
【図２９Ｃ】電気的に浮遊したアンカー・タブ構造部を組み込む、本主題の更に別の実施形態を与えるように積層することができる第２の電極層を示す。
【図２９Ｄ】図２９Ａ、図２９Ｂ、及び図２９Ｃに示されたものに対応する電極及び絶縁層の積層体を分解図で示す。
【図２９Ｅ】終端する前の、本主題の第３のアンカー・タブ構造部の実施形態による部分的に組み立てられたコンデンサの斜視図であり、本発明の交互する電極層を示す。
【図３０Ａ】図２７に示される実施形態の斜視図であり、異なるアンカー・タブの実施形態についてのめっき手順を示す。
【図３０Ｂ】図２７に示される実施形態の斜視図であり、異なるアンカー・タブの実施形態についてのめっき手順を示す。
【図３０Ｃ】図２７に示される実施形態の斜視図であり、異なるアンカー・タブの実施形態についてのめっき手順を示す。
【図３０Ｄ】図２８に示される実施形態の斜視図であり、異なるアンカー・タブの実施形態についてのめっき手順を示す。
【図３０Ｅ】図２８に示される実施形態の斜視図であり、異なるアンカー・タブの実施形態についてのめっき手順を示す。
【図３０Ｆ】図２８に示される実施形態の斜視図であり、異なるアンカー・タブの実施形態についてのめっき手順を示す。
【図３０Ｇ】図２９に示される実施形態の斜視図であり、異なるアンカー・タブの実施形態についてのめっき手順を示す。
【図３０Ｈ】図２９に示される実施形態の斜視図であり、異なるアンカー・タブの実施形態についてのめっき手順を示す。
【図３０Ｉ】図２９に示される実施形態の斜視図であり、異なるアンカー・タブの実施形態についてのめっき手順を示す。
【図３１Ａ】異なるアンカー・タブの実施形態についてのめっき手順と共に使用可能な随意的なマスキング・ステップを含む、図２７に示される実施形態の斜視図を示す。
【図３１Ｂ】異なるアンカー・タブの実施形態についてのめっき手順と共に使用可能な随意的なマスキング・ステップを含む、図２７に示される実施形態の斜視図を示す。
【図３１Ｃ】異なるアンカー・タブの実施形態についてのめっき手順と共に使用可能な随意的なマスキング・ステップを含む、図２７に示される実施形態の斜視図を示す。
【図３１Ｄ】異なるアンカー・タブの実施形態についてのめっき手順と共に使用可能な随意的なマスキング・ステップを含む、図２８に示される実施形態の斜視図を示す。
【図３１Ｅ】異なるアンカー・タブの実施形態についてのめっき手順と共に使用可能な随意的なマスキング・ステップを含む、図２８に示される実施形態の斜視図を示す。
【図３１Ｆ】異なるアンカー・タブの実施形態についてのめっき手順と共に使用可能な随意的なマスキング・ステップを含む、図２８に示される実施形態の斜視図を示す。
【図３１Ｇ】異なるアンカー・タブの実施形態についてのめっき手順と共に使用可能な随意的なマスキング・ステップを含む、図２９に示される実施形態の斜視図を示す。
【図３１Ｈ】異なるアンカー・タブの実施形態についてのめっき手順と共に使用可能な随意的なマスキング・ステップを含む、図２９に示される実施形態の斜視図を示す。
【図３１Ｉ】異なるアンカー・タブの実施形態についてのめっき手順と共に使用可能な随意的なマスキング・ステップを含む、図２９に示される実施形態の斜視図を示す。
【図３２】本技術による、特に、異なるサイズの複数の例示的なＬＧＡコンデンサの実施形態についての、キャンセル・ループ幅に対する集中ＥＳＬ値を示す、低インダクタンスＭＬＣＣ部品についての全体的なインダクタンス傾向を比較したグラフ図である。
【図３３】一定の端子ギャップ間隔を有する一連の例示的なＬＧＡ部品についての、キャンセル・スパンに対するＥＳＬの測定値のグラフ図である。
【図３４】本主題の構造体のものと比較して、種々の従来型コンデンサ構造体に対する集中ＥＳＬをグラフにより示す。
【図３５ａ】電気的に浮遊したアンカー・タブ構造部を組み込む、本主題の更に別の実施形態を与えるように積層することができる第１の電極層、第２の電極層、及び第３の電極層を示す。
【図３５ｂ】電気的に浮遊したアンカー・タブ構造部を組み込む、本主題の更に別の実施形態を与えるように積層することができる第１の電極層、第２の電極層、及び第３の電極層を示す。
【図３５ｃ】電気的に浮遊したアンカー・タブ構造部を組み込む、本主題の更に別の実施形態を与えるように積層することができる第１の電極層、第２の電極層、及び第３の電極層を示す。
【図３５ｄ】電気的に浮遊したアンカー・タブ構造部を組み込む、本主題の更に別の実施形態を与えるように積層することができる第１の電極層、第２の電極層、及び第３の電極層を示す。
【図３５ｅ】電気的に浮遊したアンカー・タブ構造部を組み込む、本主題の更に別の実施形態を与えるように積層することができる第１の電極層、第２の電極層、及び第３の電極層を示す。
【図３６ａ】本主題の更に別の実施形態を与えるように積層することができる第１の電極層、第２の電極層、及び第３の電極層を示す。
【図３６ｂ】本主題の更に別の実施形態を与えるように積層することができる第１の電極層、第２の電極層、及び第３の電極層を示す。
【図３６ｃ】本主題の更に別の実施形態を与えるように積層することができる第１の電極層、第２の電極層、及び第３の電極層を示す。
【図３６ｄ】本主題の更に別の実施形態を与えるように積層することができる第１の電極層、第２の電極層、及び第３の電極層を示す。
【図３６ｅ】本主題の更に別の実施形態を与えるように積層することができる第１の電極層、第２の電極層、及び第３の電極層を示す。
【図３７ａ】重なり合った電極構造部を組みこむ、本主題の更に別の実施形態を与えるように積層することができる第１の電極層及び第２の電極層を示す。
【図３７ｂ】重なり合った電極構造部を組みこむ、本主題の更に別の実施形態を与えるように積層することができる第１の電極層及び第２の電極層を示す。
【図３７ｃ】重なり合った電極構造部を組みこむ、本主題の更に別の実施形態を与えるように積層することができる第１の電極層及び第２の電極層を示す。
【図３７ｄ】重なり合った電極構造部を組みこむ、本主題の更に別の実施形態を与えるように積層することができる第１の電極層及び第２の電極層を示す。
【図３７ｅ】重なり合った電極構造部を組みこむ、本主題の更に別の実施形態を与えるように積層することができる第１の電極層及び第２の電極層を示す。
【図３７ｆ】重なり合った電極構造部を組みこむ、本主題の更に別の実施形態を与えるように積層することができる第１の電極層及び第２の電極層を示す。
【図３７ｇ】重なり合った電極構造部を組みこむ、本主題の更に別の実施形態を与えるように積層することができる第１の電極層及び第２の電極層を示す。
【発明を実施するための形態】
【００３０】
本主題は、比較的低インダクタンス及び低ＥＳＲの部品を提供するために、緊密な間隔で配置された終端ギャップ及び／又は垂直配向電極を選択的に組み込む、減結合コンデンサのための改善された部品設計に向けられる。
【００３１】
上述の背景技術のセクションで参照したたように、多くの周知のシステム及び方法は、低インダクタンス及び／又は低ＥＳＲ値により特徴付けられる多層電子部品の形成に向けられている。このような周知の技術の例は、逆配置終端、インターデジット型コンデンサ電極、又は隣接電極において電流が交番するボール・グリッド・アレイのうちの１つ又はそれ以上を組み込む部品を含んでいる。前述の各手法の中心となるのは、コンデンサとそのマウント位置との間に形成される電流搬送ループ（ｃｕｒｒｅｎｔ  ｃａｒｒｙｉｎｇ  ｌｏｏｐ）の面積を最小化するという目的である。マウント位置が従来の回路基板に対応すると仮定すると、そのような電流搬送ループは、回路基板に最も近い内部電極、コンデンサに最も近い回路基板の電源供給面（ｐｏｗｅｒ  ｐｌａｎｅ）、コンデンサの終端部、及びはんだパッドと基板の電源供給面との間のビアのそれぞれの形状構成に従って部分的に形成される。
【００３２】
図１及び図２は、２つの例示的な従来技術のコンデンサがそれぞれの回路基板にマウントされた、電流搬送ループの態様をそれぞれ示している。図１に示されるような第１の従来技術のコンデンサ１０は、誘電体材料１６の本体内に配置された複数の第１の電極１２及び第２の電極１４を含む多層デバイスに対応する。第１の電極１２の各々は、反対の極性の第２の電極１４と対になり、対向するコンデンサ極板を形成する。コンデンサ１０の両側には、２つの厚膜終端ストライプ１８が形成され、同じ極性の複数の内部電極をそれぞれ接続し、部品をマウントするためのそれぞれの周辺部位置を提供する。終端部１８の一部分は、回路基板２２上に形成されたはんだパッド２０に接続される。（チップ部品と回路基板との間の接続を示している図１及び他の図面においては、説明を簡単にするために、そのような回路基板の一部だけを示していることを理解すべきである。）回路基板２２の内部にあるビア２４が、はんだパッド２０を、基板２２と関連付けられた電源供給面２６に接続する。
【００３３】
さらに図１を参照すると、このような例示的な実施形態における電流ループが、点線２８で表され、回路基板２２に最も近い第２の電極１４から、回路基板２２に最も近い第１の電極１２を通り、回路基板ビア２４を通り、ビア２４間に走る電源供給面２６を通って流れる。図１の電流ループ２８の二次元の図で定められる面積が、電流ループ面積である。
【００３４】
本主題の態様による１つの目的は、こうした電流ループの長さと幅の両方の関数である、この電流ループ面積を可能な限り低減させることである。デバイス全体のインダクタンスにも寄与する、電流ループの関連する態様は、ここでは電流ループの「スパン」と呼ばれるものである。電流は、図１及び他の後続の図面の電流ループ２８によって表される二次元線の中では移動しない。電流ループは、電流の流れに対して垂直な第３のコンデンサの次元にわたって広がる。例えば、図１において、電流ループ・スパンは、コンデンサの前面から後面（図１に示される面に対して垂直な方向）に広がる。電流ループ面積を低減させることは有利であるが、電流ループ・スパンを増大させること又は最大化することも有利であり得る。垂直電極及び／又は延長ランド部を選択的に含む、本開示の特徴を有するように形成されたコンデンサは、一般に、他の周知のコンデンサ構成と比べて、電流ループ・スパンに比例する低いＥＳＬを有するものとして特徴付けられる。
【００３５】
図２を参照すると、例示的な従来技術のコンデンサの実施形態１０’が、図１の配置と同様に、誘電体材料１６の本体の中に配置された第１の電極１２及び第２の電極１４を含む。同じ極性の複数の内部電極をそれぞれ接続するために、周辺終端部１８’も設けられる。図１の終端部１８と比べると、図２の終端部１８’は、図１のビア２４より互いに接近して配置された基板ビア２４’に接触するように、コンデンサ１０’の上面及び底面に沿ってさらに延びている。図２の終端部１８’が形成する延長ランド部は、より近い位置のビア２４’と接続され、図１のものと比べて、電流ループ２８’が定める面積を減少させるのを助ける。
【００３６】
コンデンサの電流ループ面積がそのようなデバイスの全体的なインダクタンスにどのように影響を与えるかについての関連した例は、図３のグラフにおいて認識することができる。図３のグラフは、ミリメートル（ｍｍ）での電流面積ループの幅に対して、ピコヘンリー（ｐＨ）での集中ＥＳＬをプロットするインダクタンス傾向を提供する。データ点３２は、０１０２ケース・サイズを有するコンデンサ・チップについての測定されたＥＳＬ値に対応する。「ｘｘｙｙ」というケース・サイズとは、約０．ｘｘインチ×０．ｙｙインチの寸法を有するチップデバイスを示すように、ＥＩＡ（米国電子工業会）によって作製された基準規格であることを理解すべきである。従って、例えば、０１０２チップは、長さ０．０１インチ×幅０．０２インチの寸法を有する。幅寸法（図３において、キャンセル・ループ幅と称される）は、既に述べられた電流ループ面積に直接寄与する。０１０２チップは、約０．２５ｍｍのキャンセル・ループ幅を有する。この幅寸法は、コンデンサがより大きなケース・サイズを有する場合に増大し、よって、図３に示されるように、全体のＥＳＬ値が増大する。データ点３４は、０２０４チップ（０．５１ｍｍのキャンセル・ループ幅を有する）についての予測ＥＳＬ値に対応する。データ点３６、３８、及び４０は、それぞれ、０３０６チップ、０５０８チップ、及び０６１２チップ（約０．７６ｍｍ、１．２７ｍｍ、及び１．５２ｍｍのキャンセル・ループ幅をそれぞれ有する）についての測定値に対応する。
【００３７】
ここで、本主題の態様による様々な実施形態を、電流搬送ループ面積の低減に関して説明していく。図４は、図２に示したコンデンサ１０’と類似した多くの構造部を含むコンデンサの実施形態４２を示す。そのような構造部を示すのに、同様の参照符号が用いられている。複数の第１の電極１２及び第２の電極１４が、複数の誘電体層１６と交互配置された構成で交互に積層され、上面及び底面により特徴付けられる多層配置を形成し、説明のために、上面及び底面の一方をマウント面（参照符号４６で示される）考える。第１及び第２の導電性ビア４４ａ及び４４ｂが、レーザ・アブレーションを用いてデバイスに開口部を形成し、続いて開口部に導電体材料をめっきするといった例示的手段により、コンデンサ４２のマウント面を貫通して形成される。第１の導電性ビア４４ａは、マウント面４６に最も近い最底部の第１の電極１２と直接接触するように、マウント面４６に対して設けられた誘電体カバー層を貫通して形成される。導電性ビア４４ｂは、最底部の第２の電極１４と直接接触するまで、同じ誘電体カバー層を貫通し、最底部の第１の電極１２内に形成された開口部を貫通して形成される。次いで、終端部１８’が、１つの終端部が第１の電極１２及び導電性ビア４４ａの各々に電気的に接続し、１つの終端部が第２の電極１４及び導電性ビア４４ｂの各々に電気的に接続するように、デバイス周辺部に沿って形成される。終端部１８’はまた、コンデンサ４２を回路基板２２上のはんだパッド２０’にマウントするためのランド部も提供する。ビア４４ａ及びビア４４ｂは、一般に、終端ランド部１８’間のギャップにほぼ等しい距離だけ互いから離間配置される。この距離は、はんだパッド２０’間のギャップ、及び、回路基板ビア２４’間の距離に対応させることもできる。図４に示されるように、回路基板２２にマウントされたコンデンサの実施形態４２と関連した電流ループ４８は、図１及び図２における従来技術のコンデンサの実施形態のいずれよりもずっと小さい面積を定める。
【００３８】
ここで本開示技術の別の実施形態を参照すると、図５は、複数の誘電体層と共に交互に積層された、複数の第１の電極５２及び第２の電極５４を含む例示的なコンデンサの実施形態５０を示す。第１の電極５２の各々は、第２の電極５４の１つと対になり、対向するコンデンサ極板を形成する。図５は、互いの上に重ね合わせられた１つの第１の電極５２及び１つの第２の電極５４を示すが、図１１Ａ及び図１１Ｂにおいては、互いから分離されたそのような電極の平面図を見ることができる。
【００３９】
図３２は、データ線３２１０で表される、低インダクタンスＭＬＣＣ部品に関する全体的なインダクタンス傾向を比較したグラフであり、特に、本技術による異なるサイズの多数の例示的なＬＧＡコンデンサの実施形態についての、キャンセル・ループ幅に対する集中ＥＳＬ値／数を、グラフ上のデータ線３２２０で示している。データ線３２１０は、例えば、従来技術の図１及び図２に示されるように、従来の１２０６多層コンデンサについては、端子間の間隔に関係なく、ＥＳＬが約３００−３５０ｐＦの間で本質的に一定であることを表している。しかしながら、本技術によれば、本主題に従って構築された、例えば図５に表されたＬＧＡ構成は、端子と、端子につながる関連した内部タブの間の間隔が減少するにつれて、ＥＳＬの著しい減少を示す。そのようなＥＳＬの減少が、データ線３２２０で示される。
【００４０】
図３３はさらに、一定の端子ギャップ間隔を有する一連のＬＧＡ部品に関する、キャンセル・スパンに対する測定されたＥＳＬをグラフで示す。データ線３３１０は、本主題に従って構築されたＬＧＡコンデンサについてのＥＳＬを、キャンセル・ループの全体スパン、即ち、電流の流れに対して垂直な端子の方向を増大させることによって低減させ得ることを示す。図３３は、「０２０４」から「１２０６」までの範囲に及ぶ幾つかの部品スタイルについて測定されたＥＳＬをグラフで表しており、一定の端子ギャップ間隔を保持しながらのＥＳＬの変化を示している。図３４は、様々な従来型コンデンサ構造体に対する集中ＥＳＬを、本主題のものと比較してグラフで示している。具体的には、本主題に従って構築されたＬＧＡデバイスは、以前に用いられた既知の構成に比べて、著しく小さい集中等価直列インダクタンス（ＥＳＬ）を示し得る。
【００４１】
図１１Ａは、誘電体材料５６のシート上に設けられた例示的な第１の電極５２を示し、図１１Ｂは、誘電体材料５６のシート上に設けられた例示的な第２の電極５４を示す。電極５２及び電極５４は、概ねＬ字型であり、それぞれの主部分６２ａ、６２ｂ、及び延長部分又はタブ部分６４ａ、６４ｂによって特徴付けられる。電極層５２及び５４についての例示的な材料は、白金、ニッケル、銅、パラジウム−銀合金、又は他の適切な導電性物質を含む。誘電体材料５６は、チタン酸バリウム、酸化亜鉛、低燃焼ガラス（ｌｏｗ−ｆｉｒｅ  ｇｌａｓｓ）を伴うアルミナ、又は他の適切なセラミック材料若しくはガラス結合材料を含むことができる。代替的に、誘電体は、回路基板材料として一般的であるエポキシのような有機化合物（混入されたセラミックの有無、ファイバーグラスの有無を問わず）、又は誘電体として一般的な他のプラスチックとすることができる。本技術の幾つかの実施形態においては、外部（又は、周辺）終端部を適用する前に、誘電体シート及び選択的に交互配置された電極を積層させ、一緒に焼結することができる。他の実施形態においては、予め焼結された誘電体シートを用いることができる。更に別の実施形態においては、絶縁ペースト（誘電体層用）及び導電性ペースト（電極層用）の層を交互に印刷及び乾燥することによって積層部品を形成することができる。本主題の精神及び範囲に従って、当業者には周知である、多層電子デバイスを形成する他の方法を用いることも可能である。
【００４２】
再び図５を参照すると、第１の電極５２、第２の電極５４、及び誘電体層５６が選択的に交互は位置され、上面及び底面と、４つの側面のそれぞれによって特徴付けられる積層された配置を形成する。上面及び底面は、一般に、１つ又はそれ以上の誘電体層５６に対応する。コンデンサ５０の側面は、２つの長い方の側面５８ａ及び５８ｂと、２つの短い方の側面６０ａ及び６０ｂとを含む。図５のコンデンサ５０の配向は、マウント面が多層積層体の上面及び底面のいずれかでない点で、図１、図２、及び図４に示されたコンデンサとは異なる。コンデンサ５０の回路基板２２にマウントされる面は、そのようなコンデンサ内の電極が、回路基板２２（又は、他の望ましいマウント位置）に対してほぼ垂直な配向に構成されるように、その側面の１つ（即ち、図５の側面５８ｂ）に対応する。このようなマウントの配向は、図１、図２、及び図４のそれぞれコンデンサ１０、１０’、及び４２の、対応して「水平」電極と呼ばれるものとは対照的に、「垂直」電極と呼ばれるものをもたらす。
【００４３】
さらに図５、図１１Ａ、及び図１１Ｂを参照すると、タブ部分６４ａが、回路基板、別個の部品、又は他のマウント位置に対して隣接して位置するように構成された側部５８ｂに延び、かつ、（その後で周辺終端部が適用される前に）側部５８上で露出されるように、各々の第１の電極５２が、多層積層体内に配置される。タブ部分６４ａ及び電極の主部分６２ｂのそれぞれの更に別の部分が、容量性デバイスの所与の側部６０ａに延び、そこで露出される。同様に、各々の第２の電極５４は、タブ部分６４ｂがコンデンサ５０の側部５８ｂに延びるように、多層積層体内に配置される。タブ部分６４ｂ及び電極の主部分６２ｂのそれぞれの更に別の部分が、マウント面５８ｂに隣接するコンデンサの側面、即ち、側部６０ｂに延びる。多層コンデンサの周辺部に沿った、電極５２及び電極５４の各部分の露出位置により、終端部６８が形成される場所が定められる。
【００４４】
本主題の１つの例示的な実施形態によれば、終端部６８は、所定の出願の譲受人（ＡＶＸ  Ｃｏｒｐｏｒａｔｉｏｎ社）に譲渡され、全ての目的のために引用によりここに組み入れられる「Ｐｌａｔｅｄ  Ｔｅｒｍｉｎａｔｉｏｎｓ」という名称の特許文献１６に記載されるようなめっき処理により形成することができる。そのような出願の電子公開版であり、全ての目的のために引用によりここに組み入れられる、２００３年１２月１８日付の特許文献１７を参照されたい。こうしためっき技術によれば、終端部６８は、例えば、これに限られるものではないが、銅のような薄膜めっき材料に対応する。誘電体層５６、第１の電極５２、及び第２の電極５４の予め終端された積層配置がニッケル・イオン溶液又は銅イオン溶液などの無電解めっき溶液中に完全に浸漬される、上述の係属中の出願により詳細に開示されるような、プロセスに従って、こうしためっき材料を形成することができる。コンデンサ５０（又は、バッチ終端プロセスにおいてはより一般的である、複数のそのようなコンデンサ）は、めっき材料が、電極５２及び電極５４の露出された部分に堆積し、同じ極性の隣接する電極の間にブリッジ接続を形成するまでの所定の時間（例えば、１５分）の間、無電解めっき溶液に曝される。電極５２及び電極５４の露出位置により、めっき溶液が堆積される場所が決まるので、終端部６８は、形成位置については、事実上「自己決定的」であり、従って、電極５２及び電極５４の露出位置と正確に対応することが保証される。このように、電極５２のタブ部分６４ａと電極５４のタブ部分６４ｂとの間のギャップ６６により、２つのそれぞれの終端部６８の間にマウント面５８ｂに沿って存在する同じギャップが定められる。
【００４５】
終端部６８の上述の実施形態によると、そのような終端部は、蒸着又はスパッタリングなどによる異なる技術を用いて形成できることを認識すべきである。終端部６８はまた、コンデンサ５０の周辺部にメタライゼーションを適用し、その後、レーザ・エッチング、フォトリソグラフィ、又は類似の技術によって行なうことができるように、所望の位置にメタライゼーションをパターン形成することによって、形成することもできる。終端部６８は、単一のメタライゼーション層（上述した薄膜めっき層など）を含むことができ、又はその上に形成された付加的な層を含むこともできることをさらに認識することができる。利用可能な多層終端部の一例は、最初の層が銅（Ｃｕ）めっきであり、その上にニッケル（Ｎｉ）の層が設けられ、その上にスズ（Ｓｎ）の層が設けられる。
【００４６】
めっきされた終端部６８の性質、並びに、電極５２及び電極５４の配置により、図５のコンデンサ５０のギャップ６６を、図４のコンデンサ４２の導電性ビア４４ａと導電性ビア４４ｂとの間のギャップよりもさらに狭くすることが可能になる。その結果、電流搬送ループ７０、及びそのようなループによって定められる結果として得られる面積は、これまで提示された他のコンデンサの実施形態のものよりもさらに小さくなる。幾つかの実施形態においては、終端部と電極ギャップ６６の間隔を約１００ミクロンから約４００ミクロンまでの間にすることが可能である。１つの特定の実施形態においては、ギャップ６６の長さは、約２５０ミクロンとなる。
【００４７】
一般に、終端部６８間の間隔が狭くなるほど（即ち、ギャップ６６が狭くなるほど）、部品のインダクタンスが低くなる。しかしながら、ギャップ６６をどこまで狭くできるかについては、一定の限界が存在する。開示された無電解めっき技術を用いて終端部を形成する場合、ギャップ６６は、少なくとも、デバイス周辺部に形成するめっき材料が多すぎて、それぞれの終端部６８が互いにブリッジし、よって、反対の極性の電極が互いに短絡するリスクを回避するのに、十分な広いものでなければならない。さらに、コンデンサ５０は、回路基板パッド２０’にマウントされる（例えば、はんだ付けされる）ことが好ましいことがある。ボール・グリッド・アレイ（ＢＧＡ）取り付けスキームに用いられるようなはんだボールは必要としない。このタイプの取り付けは、ランド・グリッド・アレイ（ＬＧＡ）技術と呼ぶことができる。そのようなリフローはんだマウント技術の制限が、ギャップ６６の実現可能な最小距離と関係していることもある。反対の極性の終端部６８又は反対の極性のはんだパッド２０’が互いに短絡するリスクを負わせるほどギャップ６６が狭くない限り、ギャップ・サイズ６６は、本開示に従って有効に許容可能である。ギャップ６６は、上述の最大約４００ミクロンより広ければ常に使用可能であるが、ギャップ６６が広くなるほど、全体のデバイスＥＳＬの低減が小さくなることも認識すべきである。終端部６８がもたらすより短い電流経路及びより広い終端面積が、デバイスのＥＳＲを非常に低くすることもさらに認識すべきである。
【００４８】
図５、図１１Ａ、及び図１１Ｂを参照して部分的に説明されたコンデンサの実施形態５０は、本主題による垂直配向電極の一例を示すに過ぎない。マウント面に対して垂直な配向の、多数の異なる又は代替的な電極構成を用いることも可能であり、ここでそれらの幾つかの例を説明する。
【００４９】
図６及び図７Ａ乃至図７Ｄは、それぞれ、本開示技術による例示的な垂直電極コンデンサ配置の大まかな斜視図を提供する。これらの図面の関連部分は、回路基板又は図６の基板７２のような他の基板に取り付けるためのマウント面として用いられるコンデンサ表面の斜視図を提供することを意図している。図６においては、それぞれの終端ランド部７６ａ及び７６ｂが、そのような代表的な基板７２上にある例示的なパッド７８と位置合わせされている。はんだペーストがパッド７８に塗布され、コンデンサ・チップ７４が配置され、部品がリフローされ、図６の右側に示されるようにマウントされたチップ７４がもたらされる。
【００５０】
前述のように、コンデンサのマウント面は、一般に、多層積層組立体の長い方（又は、広い方）の側面の１つである。例えば、図７Ｂ（図５において示された実施形態５０と類似したコンデンサである）を参照すると、側面５８ｂがマウント面であると考えられる。側面６０ａ及び対向する面６０ｂは、マウント面５８ｂに隣接している。他の２つの面は、それぞれ、積層組立体の上面及び底面である。
【００５１】
図７Ｂにおいては、終端部６８ａ（「＋」の記号で表される正の終端部）と終端部６８ｂ（「−」の記号で表される負の終端部）との間のギャップ６６は、幾つかの実施形態においては約１００ミクロンから約４００ミクロンまでの間とすることができ、他の実施形態においては約２００ミクロンから約３００ミクロンまでの間とすることができる。
【００５２】
面５８ｂから隣接する対向する側面６０ａ及び６０ｂに連続的に延びる、終端部６８ａ及び６８ｂの部分の距離８０は、変わり得る。幾つかの実施形態においては、距離８０は、比較的短くすることができ、これにより、コンデンサ５０を回路基板にマウントする際にはんだフィレットの形成が容易になる。距離８０は、幾つかの好ましい実施形態においては、コンデンサ５０の電気的検査を容易にするために、側面６０ａの寸法８２の半分を少し上回るくらいにすることができる。更に別の実施形態においては、距離８０は、寸法８２を少し下回るか、又は寸法８２にほぼ等しくてもよい。
【００５３】
図示されていないが、終端部６８ａ及び終端部６８ｂは、他の実施形態においては、マウント面５８ｂから他の対向する側（本明細書ではデバイスの上面又は底面と呼ばれているもの）に延びることも可能であることを認識すべきである。
【００５４】
ここで例示的な図７Ａを参照すると、第１の終端部８４ａ及び第２の終端部８４ｂが、例示的な図７Ｂのコンデンサ５０の終端部から９０度オフセットした方向に形成されるように、本主題によるコンデンサの内部電極を、異なる次元で積層させ得ることを認識すべきである。
【００５５】
更に別の代替的な電極設計を用いて、図７Ｃ及び図７Ｄの例示的なコンデンサをそれぞれ形成することができる。
【００５６】
図７Ｃの代表的なコンデンサ８６においては、各々の正の電極が、コンデンサ８６のマウント面に延びる２つのタブ部分を含み、各々の負の電極が、コンデンサのマウント面の異なる位置に延びる２つのタブ部分を含む。複数の第１及び第２の電極が、互い違いの誘電体層と交互配置されて積層されたとき、正（＋）の極性のタブ部分は、２つのそれぞれの列に位置合わせされ、負（−）の極性のタブ部分は、隣接する異なる２つの列に位置合わせされる。所与の列の正極タブ部分を互いに接続するために終端部８８ａが設けられ、所与の列の負極タブ部分を互いに接続するために終端部８８ｂが設けられる。最も内側の終端部８８ａ及び８８ｂの間の距離９０が、全体のＥＳＬ値を部分的に制御し、そのようなギャップが、図５及び図７Ｂのギャップ６６の距離に相当することが好ましい場合がある。
【００５７】
図７Ｄの代表的なコンデンサ９２は、単一の正の終端部９４ａ及び単一の負の終端部９４ｂがコンデンサの周辺部上に形成されるように、第１及び第２の電極の各々の１つのタブだけがコンデンサのマウント面に延びる点を除いて、図７Ｃのコンデンサ８６に類似している。このような終端部９４ａと９４ｂとの間の典型的なギャップ９６は、これらの例示的な実施形態においては、図７Ｃの例示的なギャップ９０とほぼ同じであることが好ましい。
【００５８】
図６、及び図７Ａ乃至図７Ｄに示される例示的なコンデンサの実施形態の各々に関して、それぞれコンデンサ・チップを上下対称にすることができることを認識すべきである。言い換えれば、コンデンサの各マウント面上に形成される、電極の露出位置及び対応する終端部は、そのような個々のマウント面の各々の反対側で、側面に対してそれぞれ鏡像になる。
【００５９】
ここで図８Ａ及び図８Ｂを参照すると、本主題の例示的なコンデンサの実施形態と回路基板との間の異なるはんだ接合が示されている。図８Ａは、基板１００にマウントされた後の、図６の例示的なコンデンサ７４に類似したコンデンサを示す。はんだ１０４の部分がパッド１０２に適用され、リフローされると、終端部７６ａ及び７６ｂのそれぞれが回路基板パッド１０２に適用される。図８Ａを参照すると、はんだ１０４をリフローした後にコンデンサ７４が自動調心するように、パッド１０２のサイズを制限することが可能であることに留意すべきである。
【００６０】
例示的な図８Ｂは、コンデンサのマウント面から隣接したデバイスの側面までを連続的に包むそれぞれの終端部６８ａ及び終端部６８ｂを有する、図５及び図７Ｂの例示的なコンデンサ５０と類似した例示的なコンデンサの実施形態を示す。このような延長した終端部を有することにより、こうしたはんだが回路基板パッド１０６にリフローされたときに、より強固なはんだ接合１０８を形成することが容易になる。
【００６１】
ここで図９Ａ及び図９Ｂを参照すると、本技術の態様による特定の例示的なコンデンサを、コンデンサのマウント面上の終端部と連続していない側面端子を有するように形成できることを認識すべきである。例えば、図９Ａの例示的なコンデンサ１１０及び図９Ｂの例示的なコンデンサ１１０’は、それぞれ底部終端部１１２ａ及び１１２ｂと、別個の側面端子１１４及び１１４’をそれぞれ含む。このような例示的なコンデンサのそれぞれの第１の電極及び第２の電極は、デバイスの各側面に延びて終端部１１４及び１１４’を形成する付加的なタブ部分を有する。図９Ｂの１１４’のように、タブ露出面積が大きければ、側面端子も大きくなるが、図９Ａの１１４のような小さい終端部であっても、デバイスの検査を容易にするためのアクセス可能な電気的接続をもたらす。コンデンサ１１０及び１１０’を基板にマウントする際に、側面端子（又は、端部端子）１１４及び１１４’がめっきで濡れることは望ましくない。
【００６２】
図１０は、本技術の態様による別の例示的なコンデンサの実施形態を全体的に１１６で表す。このような例示的なコンデンサ１１６は、３つの正のランド部１１８と、３つの負のランド部１２０とを含む６つの終端ランド部を有する底部終端ランド・グリッド・アレイ・コンデンサである。図１０の斜視図は、コンデンサ１１６のマウント面を示す。隣接したランド部１１８と１２０との間のピッチ（即ち、距離間隔）は、他の例示的な実施形態に関して上述したものとほぼ同じに、即ち、約１００ミクロンから約４００ミクロンまでの間にすることができる。最も外側の終端ランド部（図示されているが、付加的な参照符号はない）を拡張して、コンデンサ１１６の隣接する側面を包み、デバイスの電気検査のための位置を与えることができる。
【００６３】
ここで、本技術のコンデンサの実施形態に用いるための更なる代替的な電極構成が示される。このような例示的な電極構成は、一般に、誘電体シートの上にある単一の第１の電極、及び、別の誘電体シートの上にある単一の第２の電極として示される。複数のこのような第１及び第２の典型的な電極、それぞれの典型的な誘電体シートを、並びに誘電体材料の付加的なシートを、選択的に互いに積層させ、本発明のコンデンサの実施形態の中間的な、終端されていない態様を形成できることを認識すべきである。特定の更なる例示的な実施形態においては、図２７乃至図３１に関して後に述べられるように、終端のために、電極層及び誘電体シート層の両方に導電性アンカー・タブを含ませることができる。
【００６４】
図１２Ａ及び図１２Ｂは、それぞれの誘電体シート５６の上にある例示的な第１の電極１２２ａ及び例示的な第２の電極１２２ｂの、それぞれの平面図である。図示されるように、各電極１２２ａ及び１２２ｂは、それぞれの主部分１２４ａ及び１２４ｂと、延長タブ部分のそれぞれの対１２６ａ、１２８ａ、及び１２６ｂ、１２８ｂとを含む。デバイス層の交互配置された積層内に設けられたとき、各々のタブ部分１２６ａ、１２６ｂ、１２８ａ、及び１２８ｂは、デバイスのマウント面に延びる。タブ部分１２８ａ及び１２８ｂは、マウント面に隣接する側面にも延びる。図から理解されるように、タブ１２８ａは、タブ１２８ｂが延びる面とは反対側の面に延びる。
【００６５】
図１３Ａ及び図１３Ｂは、それぞれの誘電体シート５６の上に設けられた例示的な第１の電極１３０ａ及び例示的な第２の電極１３０ｂの、それぞれの平面図である。各電極１３０ａ及び１３０ｂは、それぞれの主部分１３２ａ及び１３２ｂと、それぞれのタブ部分の対１３４ａ、１３６ａ、及び１３４ｂ、１３６ｂとを含む。デバイス層の交互配置された積層内に設けられたとき、タブ１３４ａ及び１３６ａは、対向する側面（そのうちの１つ又はそれ以上が、デバイスのマウント面になる）に延び、対向する側面上に露出され、そこで、図１３Ｃに示されるように正の終端部１３８ａを形成することができる。同様に、タブ１３４ｂ及び１３６ｂは、同じ対向する側面の異なる位置に延び、そこで負の終端部１３８ｂを形成することができる。結果として得られる、マウント面上の隣接する第１の極性の終端部と第２の極性の終端部との間のギャップ１４０は、上述したように、約１００ミクロンから約４００ミクロンまでの範囲内とすることができる。
【００６６】
図１３Ａ乃至図１３Ｃ、及び説明される図面の残りの大部分においては、第１の極性（一般的には、正（＋）の極性として示される）の電極及び対応する終端部は、（例えば、図１３Ａにおけるように）左上から右下に傾斜したクロスハッチングを施した陰影で表されることを認識すべきである。第２の反対の極性（一般的には、負（−）の極性として示される）の電極及び対応する終端部は、（例えば、図１３Ｂに示されるように）左下から右上に傾斜したクロスハッチングを施した陰影で表される。極性が問題にならないような場合には、異なる電極のシーケンス又は層を示すために、薄いクロスハッチングと濃いクロスハッチングとを用いて電極を交互に指定することができる。
【００６７】
図１４Ａ及び図１４Ｂは、それぞれの誘電体シート５６の上に設けられた例示的な第１の電極１４２ａ及び例示的な第２の電極１４２ｂの、それぞれの平面図である。各電極１４２ａ及び１４２ｂは、それぞれの主部分１４４ａ及び１４４ｂと、それぞれのタブ部分の対１４６ａ、１４８ａ、及び１４６ｂ、１４８ｂとを含む。デバイス表面の正のタブ部分１４６ａの露出位置は、負のタブ部分１４８ｂの露出位置の反対側にあり、正のタブ部分１４８ａは、負のタブ部分１４６ｂのほぼ反対側にあるので、本主題に従って、マウント面及びそのそれぞれの対向面上に、（図１４Ｃに示されるような）対向する終端部１５０ａ及び１５０ｂを形成することができる。
【００６８】
図１５Ａ乃至図１５Ｃは、全体的にＵ字型のランド部を有するコンデンサの態様を示す。このようなデバイスにおいては、誘電体シート５６の中央に、第１（正）の電極１５２ａ（図１５Ａ）が設けられるが、その一部は、所与のマウント面に延び、その所与のマウント面から隣接する側面に沿って、そのマウント面に対向する面まで連続的に露出される。第２（負）の電極１５２ｂ（図１５Ｂ）は、類似した配置で形成されるが、反転されている。本主題に従って、このような例示的な電極１５２ａ及び１５２ｂの結果として、それぞれ全体的にＵ字型の終端ランド部１５４ａ及び１５４ｂが形成される（図１５Ｃを参照されたい）。
【００６９】
図１６Ａ乃至図１６Ｃは、複数の第１の電極１５６ａ及び複数の第２の電極１５６ｂが、複数の誘電体シート５６と交互配置された形で積層され、多層コンデンサを形成する、別の例示的なコンデンサの実施形態の態様を示す。各第１の電極１５６ａ（図１６Ａ）及び各第２の電極１５６ｂ（図１６Ｂ）は、それぞれの主部分１５８ａ、１５８ｂと、複数のそれぞれのタブ部分１６０ａ、１６０ｂとを含む。第１の例示的な電極１５６ａのタブ部分１６０ａは、対になって、主部分１５８ａの両側に延びる。２つのタブ部分１６０ａは、マウント面に延び、他の２つのタブ部分は、そのようなマウント面の反対側の面上の平行な位置に延びる。２つのタブ部分１６０ａは、主部分１５８ａの短い方の側部と実質的に同一平面上にある。第２の電極１５６ｂは、同様に形成されるが、第１の電極１５６ａに対して反転される。第１の電極１５６ａのタブ部分１６０ａ、及び、第２の電極１５６ｂのタブ部分１６０ｂは、互いに重ならないように配置される。そのような複数の第１及び第２の電極が複数の誘電体層と互いに積層されるとき、タブ部分は、それぞれの列において露出されるので、本主題に従って、図１６Ｃに示されるように、正の終端部１６２ａ及び負の終端部１６２ｂをデバイスの周辺部に形成することができる。
【００７０】
図１７Ａ乃至図１７Ｃは、それぞれ、図１６Ａ乃至図１６Ｃに示されたものと同様の例示的な電極と、結果として得られるコンデンサの実施形態とを表す。しかしながら、例示的な第１の電極１５６ａ’のタブ部分１６０ａ’（図１７Ａ）は、主部分１５８ａ’から交互する位置関係で延びる。タブ１６０ａ’の１つは、主部分１５８ａ’の所与の長い方の側部から、そのタブ部分の側部が、主部分１５８ａ’の所与の長い方の側部に隣接する短い方の側部と同一平面上になるように延びる。タブ１６０ａ’の別のものは、主部分１５８ａ’の「所与の長い方の側部」とは反対側の長い方の側部から、その他方のタブの部分が主部分１５８ａ’の他方の短い方の側部と実質的に同一平面上になるように延びる。例示的な第２の電極１５６ｂ’（図１７Ｂ）は、第１の電極１５６ａ’と同様に形成されるが、第１の電極１５６ａ’に対して反転される。図１７Ｃに示されるように、複数のそのような第１及び第２の電極が複数の誘電体層と互いに積層されるとき、本主題に従って、正の終端部１６２ａ’と負の終端部１６２ｂ’とをデバイス周辺部上に形成することができるように、タブ部分がそれぞれの列において露出される。
【００７１】
ここで本コンデンサ技術の態様に従って使用するための別の例示的な電極構成を参照すると、誘電体層５６上に設けられた第１の例示的な電極１６４ａが、図１８Ａに平面図で示される。第１の電極１６４ａは、誘電体シート５６のほぼ中央に適用された主部分１６６ａを含む。２つのタブ部分１６８ａが、主部分１６６ａのそれぞれの長い方の側部から、主部分１６６ａの短い方の側部と同一平面上になるように、実質的に対向する位置関係で延びる。主部分１６６ａのこのような短い方の側部はさらに、タブ部分１７０ａと直接接触し、このタブ部分１７０ａは、タブ部分１６８ａより小さいことが多い。例示的な第２の電極１６４ｂ（図１８Ｂ）は、第１の電極１６４ａと同様に形成されるが、第１の電極１６４ａに対して反転される。本主題に従って、複数の第１の電極１６４ａ及び第２の電極１６４ｂが複数の誘電体層５６と互い違いに交互配置されたとき、タブ部分１６８ａ、１６８ｂ、１７０ａ、及び１７０ｂの列は、図１８Ｃに示されるように、デバイス周辺部上に、それぞれ正の（＋）終端部１７２ａ及び負の（−）終端部１７２ｂが形成されるように、列状に配置される。
【００７２】
さらに別の本発明の例示的な電極構成が、それぞれ図９Ａ乃至図１９Ｃに表される。第１の電極１７４ａ（図１９Ａ）は、誘電体シート５６のほぼ中央に設けられた主部分１７６ａを含む。上側のタブ部分１７８ａは、主部分１７６ａの所与の長い方の側部のそれぞれの位置から延び、タブ部分１７８ａのうちの１つは、主部分１７６ａの短い方の側部と同一平面上にある。更なるタブ部分１８０ａ（タブ部分１７８ａよりも長い）が、主部分１７６ａの所与の長い方の側部の反対側にある長い方の側部から延び、かつ、他の短い方の側部と実質的に同一平面上にある。第２の電極１７４ｂ（図１９Ｂ）は、第１の電極１７４ａと同様に形成されるが、第１の電極１７４ａに対して反転される。本主題に従って、複数の第１の電極１７４ａ及び第２の電極１７４ｂが、複数の誘電体層５６と互い違いに交互配置されるとき、タブ部分１７８ａ、１７８ｂ、１８０ａ、及び１８０ｂの列は、図１９Ｃに示されるように、デバイスの周辺部上に、それぞれの正の（＋）終端部１８２ａ及び負の（−）終端部１８２ｂが形成されるように、列状に配置される。
【００７３】
本主題による別の例示的な実施形態が、図２０Ａ乃至図２０Ｅに示され、これらを参照して説明される。
【００７４】
図２０Ｃ及び図２０Ｄは、それぞれ例示的な第１の電極１８４ａ及び第２の電極１８４ｂの平面図である。第１の電極１８４ａは、誘電体シート５６の中央に配置された主部分１８６ａを含む。３つのタブ部分１８８ａが、主部分１８６ａの所与の長い方の側部から延び、タブ部分１８８ａのうちの１つは、主部分１８６ａの短い方の側部と実質的に同一平面上にある。別のタブ部分１９０ａは、同じ短い方の側部から、及び、タブ１８８ａが延びている所与の長い方の側部とは反対側の長い方の側部から延びる。例示的な第２の電極１８４ｂは、第１の電極１８４ａと同様に形成されるが、第１の電極１８４ｂに対して反転される。
【００７５】
第１の電極１８４ａ及び第２の電極１８４ｂを複数の誘電体層５６と交互に積層させ、従って終端部を設けることによって得られる、コンデンサ（全体的に）１９１の、それぞれの図が、図２０Ａ及び図２０Ｂに与えられる。図２０Ｂは、そのような例示的なコンデンサ１９１についてのマウント面の平面図であり、マウント面には、タブ１８８ａ及び１８８ｂの露出部分の位置合わせされた列の上に、それぞれ、３つの正の終端ランド部１９２ａと、３つの負の終端ランド部１９２ｂとが形成される。図２０Ａは、図２０Ｂに示されたマウント面の反対側にある面の平面図であり、この面には、タブ１９０ａ及び１９０ｂの露出部分の位置合わせされた列の上に、それぞれ、１つの正の終端ランド部と、１つの負の終端ランド部とが形成される。
【００７６】
代表的な図面２０Ｅにも見られるように、図２０Ｃに示される面から、そのような面に隣接した対向する両側の面へと、終端部１９４ａ及び終端部１９４ｂが連続的に形成される。コンデンサのマウント面の反対側の面にある終端ランド部１９４ａ及び１９４ｂの部分は、別個の多層コンデンサ、抵抗器、また他のチップ構造体のような別の部品１９６を取り付けるために用いることができる。付加的な部品１９６と関連した第１の終端部１９８ａは、コンデンサ１９１の終端ランド部１９４ａに接続することができ、付加的な部品１９６と関連した第２の終端部１９８ｂは、コンデンサ１９１の終端ランド部１９４ｂに接続することができる。
【００７７】
本技術の更に別の例示的な実施形態は、それぞれ図２１Ａ乃至図２１Ｉの図に表されるものに対応する。このような例示的なコンデンサ２００についてのマウント面の平面図が、図２１Ｂに示され、そのようなコンデンサ（全体的に）２００についてのマウント面に対向する面の平面図が、図２１Ａに示される。例示的なマウント面は、その上に、１２個の正の終端部２０２ａ及び１２個の負の終端部２０２ｂを含む、４×６配列の周辺終端部ランドを含む。図２１Ａに示されるように、コンデンサ２００の別の側に、同じ（正の）極性の全ての正の電極を互いに接続するための単一の終端部２０４ａと、全ての負の電極を接続するための単一の終端部２０４ｂとが形成される。
【００７８】
このようなコンデンサ２００を形成するために様々に組み合わされる、異なる例示的な正及び負の電極のそれぞれのレイアウトが、図２１Ｃ乃至図２１Ｈに提供される。図２１Ｂに示される区域Ａを形成するために、複数の誘電体シート５６の間に、複数の第１の正の電極２０６ａ（図２１Ｃに示される）が、複数の第１の負の電極２０８ａ（図２１Ｄに示される）と交互に積層される。複数の第２の正の電極２０６ｂ（図２１Ｅに示される）及び複数の第２の負の電極２０８ｂ（図２１Ｆに示される）が、複数の誘電体シート５６と交互に積層され、コンデンサ２００の区域Ｂ（図２１Ｂに示される）を形成する。図２１Ｂの区域Ｃを形成するために、本主題に従って、第３の正の電極２０６ｃ（図２１Ｇの）及び第３の負の電極２０８ｃ（図２１Ｈの）が用いられる。
【００７９】
さらに図２１Ｃ乃至図２１Ｈを参照すると、３つの異なる正の電極２０６ａ、２０６ｂ、及び２０６ｃの各々が、主部分２０９ａと、コンデンサ２００の第１のコーナー部に延び、そこで露出されるタブ部分２１０ａとを含む。第１の正の電極２０６ａはまた、コンデンサ２００のマウント面（図２１Ｂに示される面のような）に延びる３つのタブ部分２１２ａも含む。コンデンサ２００の区域Ａにおいては、露出されたタブ部分２１２ａの位置合わせされたグループの上に、正の終端部２０２ａが形成され、これに接続される。第３の正の電極２０６ｃのタブ２１２ａ’も、コンデンサのマウント面に延びるが、第１の正の電極２０６ａのタブ部分２１２ａとは位置合わせしない位置に延びる。コンデンサ２００の区域Ｃにおいて、正の終端部２０２ａが、露出されたタブ部分２１２ａ’の位置合わせされたグループの上に形成され、これに接続される。
【００８０】
負の電極２０８ａ、２０８ｂ、及び２０８ｃの各々は、それぞれの主部分２０９ｂと、タブ部分２１０ｂとを含む。タブ部分２１０ｂは、コンデンサ２００のコーナー縁部に沿って列状に露出され、終端部２０４ｂをその上に形成することができる。第１の負の電極２０８ａはまた、コンデンサ２００のマウント面（図２１Ｂに示される面のような）に延びる３つのタブ部分２１２ｂも含む。コンデンサ２００の区域Ａにおいては、露出されたタブ部分２１２ｂの位置合わせされたグループの上に、負の終端部２０２ｂが形成され、これに接続される。第３の負の電極２０８ｃのタブ２１２ｂ’も、コンデンサのマウント面に延びるが、第１の負の電極２０８ａのタブ部分２１２ｂとは位置合わせしない位置に延びる。コンデンサ２００の区域Ｃにおいて、露出されたタブ部分２１２ｂ’の位置合わせされたグループの上に、付加的な負の終端部２０２ｂが形成され、これに接続される。
【００８１】
ここで図２１Ｉを参照すると、図２１Ａに示される面から、図２１Ｉに見られるように、そのような面に隣接した対向する両側の面へと、それぞれの終端部２０４ａ及び２０４ｂが連続的に形成される。コンデンサのマウント面の反対側の面にある終端ランド部２０４ａ及び２０４ｂの部分は、別個の多層コンデンサ、抵抗器、又は他のチップ構造体のような別の部品１９６を取り付けるために用いることができる。付加的な部品１９６と関連した第１の終端部１９８ａは、コンデンサ２００の終端ランド部２０４ａに接続することができ、付加的な部品１９６と関連した第２の終端部１９８ｂは、コンデンサ２００の終端ランド部２０４ｂに接続することができる。
【００８２】
本技術の別の例示的な実施形態は、それぞれ図２２Ａ乃至図２２Ｈの図に表されるものに対応する。このような例示的なコンデンサ（全体的に）２１４についてのマウント面の平面図が、図２２Ｂに示され、そのようなコンデンサ２１４についてのマウント面に対向する面の平面図が、図２２Ａに示される。このような例示的なマウント面は、その上に、１２個の正の終端部２１６ａ及び１２個の負の終端部２１６ｂを含む、４×６配列の周辺終端ランド部を含む。コンデンサ２１４のそのようなマウント面の反対側の側面に、３つの正の終端ランド部２１８ａと、３つの負の終端ランド部２１８ｂとが形成される。
【００８３】
このようなコンデンサ（全体的に）２１４を形成するように様々に組み合わされる、異なる例示的な正及び負の電極のそれぞれのレイアウトが、図２２Ｃ乃至図２２Ｈに提供される。図２２Ｂに示される区域Ａを形成するために、複数の誘電体シート５６の間に、複数の第１の正の電極２２０ａ（図２２Ｃに示される）が、複数の第１の負の電極２２２ａ（図２２Ｄに示される）と交互に積層される。複数の第２の正の電極２２０ｂ（図２２Ｅに示される）及び複数の第２の負の電極２２２ｂ（図２２Ｆに示される）が、複数の誘電体シート５６と交互に積層され、コンデンサ２１４の区域Ｂ（図２２Ｂに表示される）を形成する。本主題によると、図２２Ｂの区域Ｃを形成するために、第３の正の電極２２０ｃ（図２２Ｇの）及び第３の負の電極２２２ｃ（図２２Ｈの）が用いられる。
【００８４】
さらに図２２Ｃ乃至図２２Ｈを参照すると、３つの異なる正の電極２２０ａ、２２０ｂ、及び２２０ｃの各々が、主部分２２４ａと、コンデンサ２１４のマウント面の反対側の面に延び、そこで露出されるタブ部分２２６ａ及び２２８ａとを含む。それぞれのタブ２２６ａは、コンデンサの縁部に沿って露出される。言い換えれば、タブ２２６ａは、隣接した２つの側面に沿って露出される。第１の正の電極２２０ａはまた、コンデンサ２１４のマウント面（図２２Ｂに示される面のような）に延びる３つのタブ部分２３０ａも含む。コンデンサ２１４の区域Ａにおいては、正の終端部２１６ａが、露出されたタブ部分２３０ａの位置合わせされたグループの上に形成され、これに接続される。第３の正の電極２２０ｃのタブ２３０ａ’も、コンデンサのマウント面に延びるが、第１の正の電極２２０ａのタブ部分２３０ａとは位置合わせしない位置に延びる。本主題によれば、コンデンサ２１４の区域Ｃにおいて、正の終端部２１６ａが、露出されたタブ部分２３０ａ’の位置合わせされたグループの上に形成され、これに接続される。
【００８５】
負の電極２２２ａ、２２２ｂ、及び２２２ｃの各々は、それぞれの主部分２２４ｂと、タブ部分２２６ｂ及びタブ部分２２８ｂとを含む。タブ部分２２６ｂは、コンデンサ２１４のコーナー縁部に沿って列状に露出され、タブ部分２２８ｂは、コンデンサ２１４のマウント面の反対側の面上に（タブ２２６ｂと共に）露出される。マウント面の反対側の面上に、図２２Ａに見られる終端部２１８ａ及び２１８ｂのそれぞれを形成することができる。図２２Ａに示される、最も外側の正の終端部２１８ａ及び最も外側の負の終端部２１８ｂは、図２２Ａに示される面から、そのような示される面に隣接した対向する両側面まで連続的に形成できることを認識すべきである。第１の負の電極２２２ａはまた、コンデンサ２１４のマウント面（図２２Ｂに示される面のような）に延びる３つのタブ部分２３０ｂも含む。コンデンサ２１４の区域Ａにおいて、負の終端部２１６ｂは、露出されたタブ部分２３０ｂの位置合わせされたグループの上に形成され、これに接続される。第３の負の電極２２２ｃのタブ２３０ｂ’も、コンデンサのマウント面に延びるが、第１の負の電極２２２ａのタブ部分２３０ｂとは位置合わせしない位置に延びる。本主題によれば、コンデンサ２１４の区域Ｃにおいて、付加的な負の終端部２１６ｂは、露出されたタブ部分２３０ｂ’の位置合わせされたグループの上に形成され、これに接続される。
【００８６】
本技術の更に別の例示的な実施形態は、それぞれ図２３Ａ乃至図２３Ｆの図に表されるものに対応する。全体を２３２で表すこのような例示的なコンデンサについてのマウント面の平面図が、図２３Ｅに示され、そのようなコンデンサ２３２についてのマウント面に隣接した側面の平面図が、図２３Ｆに示される。そのようなマウント面は、その上に、６つの正の終端部２３４ａ及び６つの負の終端部２３４ｂを含む、周辺終端ランド部の配列を含む。図２３Ｅに示されるマウント面に隣接したコンデンサ２３２の側面上に（図２３Ｅの図面に対してコンデンサの右側（全体的に）２３８から見ている）、１つの正の終端ランド２３６ｂが形成される。
【００８７】
このようなコンデンサ２３２を形成するために様々に組み合わされる、異なる例示的な正及び負の電極のそれぞれのレイアウトが、図２３Ａ乃至図２３Ｄに提供される。図２３Ｅに示される区域Ａを形成するために、複数の誘電体シート５６の間に、複数の第１の正の電極２４０ａ（図２３Ａに示される）が、複数の第１の負の電極２４２ａ（図２３Ｂに示される）と交互に積層される。複数の第２の正の電極２４０ｂ（図２３Ｃに示される）及び複数の第２の負の電極２４２ｂ（図２３Ｄに示される）が、複数の誘電体層５６と交互に積層され、コンデンサ２３２の区域Ｂ（図２３Ｅに示される）を形成する。
【００８８】
さらに図２３Ａ乃至図２３Ｄを参照すると、２つの異なる正の極性の電極２４０ａ及び２４０ｂの各々が、主部分２４４ａと、主部分２４４ａと直接接触し、かつ、コンデンサ２３２に沿った種々の周辺位置に延びる、それぞれのタブ部分２４６ａ、２４８ａ、及び２５０ａとを含む。タブ部分２４６ａは、マウント面（即ち、図２３Ｅに示される面）に延び、タブ部分２４８ａは、そのようなマウント面の正反対側の面に延び、タブ部分２５０ａは、コンデンサ２３２の所与の側面（即ち、図２３Ｅにおいて方向（全体的に）２３９に左に向かう面）に延びる。正の終端部２３４ａは、第１の極性の電極２４０ａ及び２４０ｂの露出されたタブ部分２４６ａの位置合わせされたグループの上に形成され、これに接続される。正の終端部２３４ａ’は、第１の極性の電極２４０ａ及び２４０ｂの露出されたタブ部分２４８ａの位置合わせされたグループの上に形成され、これに接続される。側面終端部２５１ａ（図示されていないが、図２３Ｆに示される側面終端部２５１ｂの正反対側にある）が、そのような側面に延びるタブ部分２５０ａの上に形成され、これに接続される。
【００８９】
２つの異なる負の極性の電極２４２ａ及び２４２ｂの各々は、主部分２４４ｂと、主部分２４４ｂと直接接触し、かつ、コンデンサ２３２に沿った種々の周辺位置に延びる、それぞれのタブ部分２４６ｂ、２４８ｂ、及び２５０ｂとを含む。タブ部分２４６ｂは、マウント面（即ち、図２３Ｅに示される面）に延び、タブ部分２４８ｂは、そのようなマウント面の正反対側にある面に延び、タブ部分２５０ｂは、コンデンサ２３２の所与の側面（即ち、図２３Ｅにおいて方向（全体的に）２３８に右に向かう面）に延びる。負の終端部２３４ｂは、第２の（負の）極性の電極２４２ａ及び２４２ｂの露出されたタブ部分２４６ｂの位置合わせされたグループの上に形成され、これに接続される。負の終端部２３４ｂ’は、第２の極性の電極２４２ａ及び２４２ｂの露出されたタブ部分２４８ｂの位置合わせされたグループの上に形成され、これに接続される。本主題によると、側面終端部２５１ｂ（図２３Ｆに示される）は、そのような側面に延びるタブ部分２５０ｂの上に形成され、これに接続される。
【００９０】
本技術の更に別の例示的な実施形態は、それぞれ図２４Ａ乃至図２４Ｆの図に表されるものに対応する。全体を２５２で表すこのような例示的なコンデンサについてのマウント面の平面図が、図２４Ｅに示され、そのようなコンデンサ２５２についてのマウント面に隣接した側面の平面図が、図２４Ｆに示される。そのようなマウント面は、その上に、正のラップアラウンド型終端部２５４ａ及び負のラップアラウンド型終端部２５４ｂと、図２４Ｅに示されるマウント面上の３つの正の終端部２５６ａ及び３つの負の終端部２５６ｂと、そのようなマウント面の反対側にある面上の３つの正の終端部２５６ａ’及び３つの負の終端部２５６ｂ’とを含む、周辺終端ランド部の配列を含む。
【００９１】
このようなコンデンサ２５２を形成するために様々に組み合わされる、異なる例示的な正の電極及び負の電極のそれぞれのレイアウトが、図２４Ａ乃至図２４Ｄに提供される。図２４Ｅにおいて示される区域Ａを形成するために、複数の誘電体シート５６の間に、複数の第１の正の電極２６０ａ（図２４Ａに示される）が、複数の第１の負の電極２６２ａ（図２４Ｂに示される）と交互に積層される。本主題によると、複数の第２の正の電極２６０ｂ（図２４Ｃに示される）及び複数の第２の負の電極２６２ｂ（図２４Ｄに示される）が、複数の誘電体層５６と交互に積層され、コンデンサ２５２の区域Ｂ（図２４Ｅに表示される）を形成する。
【００９２】
さらに図２４Ａ乃至図２４Ｄを参照すると、２つの異なる正の極性の電極２６０ａ及び２６０ｂの各々は、主部分２６４ａと、コンデンサ２５２の１つの側部に延びるタブ部分（２６６ａ又は２６６ａ’）と、コンデンサ２５２の３つの側部に延びるタブ部分２６８ａとを含む。各々のタブ部分２６６ａ、２６６ａ’、及び２６８ａは、それぞれの主部分２６４ａと直接接触している。タブ部分２６６ａは、マウント面（即ち、図２４Ｅに示される面）に延び、タブ部分２６６ａ’は、そのようなマウント面の正反対側にある面に延びる。正のラップアラウンド型終端部２５４ａが、第１の極性の電極２６０ａ及び２６０ｂの露出されたタブ部分２６８ａの位置合わせされたグループの上に形成され、これに接続される。正の終端部２５６ａ’が、第１の極性の電極２６０ａの露出されたタブ部分２６６ａ’の位置合わせされたグループの上に形成され、これに接続される。正の終端部２５６ａが、第１の極性の電極２６０ｂの露出されたタブ部分２６６ａの位置合わせされたグループの上に形成され、これに接続される。
【００９３】
２つの異なる負の極性の電極２６２ａ及び２６２ｂの各々が、主部分２６４ｂと、コンデンサ２５２の１つの側部に延びるタブ部分（２６６ｂ又は２６６ｂ’）と、コンデンサ２５２の３つの側部に延びるタブ部分２６８ｂとを含む。各々のタブ部分２６６ｂ、２６６ｂ’、及び２６８ｂが、それぞれの主部分２６４ｂと直接接触している。タブ部分２６６ｂは、マウント面（即ち、図２４Ｅに示される面）に延び、タブ部分２６６ｂ’は、そのようなマウント面の正反対側にある面に延びる。負のラップアラウンド型終端部２５４ｂが、第２の極性の電極２６２ａ及び２６２ｂの露出されたタブ部分２６８ｂの位置合わせされたグループの上に形成され、これに接続される。負の終端部２５６ｂ’は、第２の極性の電極２６２ａの露出されたタブ部分２６６ｂ’の位置合わせされたグループの上に形成され、これに接続される。負の終端部２５６ｂが、第２の極性の電極２６２ｂの露出されたタブ部分２６６ｂの位置合わせされたグループの上に形成され、これに接続される。
【００９４】
ここで、本開示技術によるコンデンサの実施形態の付加的な例示的な性能特徴が、場合によっては従来技術のコンデンサの性能と比較され、説明される。
【００９５】
図２５は、全て本主題に従った、図７Ｂの全体を５０で示すコンデンサと同様に、０８０５ケース・サイズで構築されたもののようなコンデンサについての、周波数（メガヘルツ）に対するインダクタンス値（ピコヘンリー）のグラフ表示を示す。プロット２７０は、このようなコンデンサについての測定値に対応し、プロット２７２は、このようなコンデンサについての線形モデルからの値に対応する。図２５に示されるような高周波数性能特徴を有するこのようなコンデンサは、約５．６μＦの容量、約４９ｐＨのインダクタンス、及び約３ｍΩのＥＳＲ（等価直列抵抗）を有すると見なすことができる。プロット２７０の測定値は、プロット２７２の線形モデル化された値と比べてほとんど遜色がない。
【００９６】
図２６は、本開示技術の態様に従って形成された２つの例示的なコンデンサについての周波数（ＭＨｚ）に対するインピーダンスの絶対値（｜Ｚ｜）（オーム）を、従来技術のコンデンサと比較したグラフ表示を提供する。図２６のプロットは、ネットワーク・アナライザ測定から得られた近似曲線に対応する。プロット２７４は、０５０８ケース・サイズと、２．２μＦの定格容量とを有する、従来技術の８端子のインターデジット型コンデンサについての｜Ｚ｜値に対応する。プロット２７６は、本主題による、図６のコンデンサ（全体的に）７４と同様に形成されたもののような定格容量約６．８μＦの２端子０８０５コンデンサについての｜Ｚ｜値に対応する。プロット２７８は、同じく本主題による、図７Ｃのコンデンサ（全体的に）８６と同様に形成されたもののような、同じく定格容量約６．８μＦの４端子０８０５コンデンサについての｜Ｚ｜値を提供する。
【００９７】
図２７Ａ乃至図２７Ｄは、図１５Ａ乃至図１５Ｃのものと類似し、各々がほぼＵ字型ランド部を有し、さらに終端処理を助けるためのアンカー・タブを含む電極層２７００ａ、２７００ｂに対応する、コンデンサ２７００の態様を示す。このようなデバイスにおいては、第１の電極２７５２ａ（図２７Ａ）が誘電体シート２７５６の中心に設けられるが、その一部は、所与のマウント面に延び、該所与のマウント面から、隣接する側面に沿って、該マウント面に対向する面まで連続的に露出される。第２の電極２７５２ｂ（図２７Ｂ）は、類似した配置で形成されるが、反転される。図２７Ａ、図２７Ｂを見て分かるように、誘電体シート２７５６の、（図１５Ａ、図１５Ｂにおけるように）前に覆いが取り外された領域に沿って、アンカー・タブ２７５４ａ、２７５８ａ（図２７Ａ）及び２７５４ｂ、２７５８ｂ（図２７Ｂ）が設けられる。
【００９８】
アンカー・タブ２７５４ａ、２７５８ａ及び２７５４ｂ、２７５８ｂは、導電性であり、終端材料の適用の制御を助ける電気的に絶縁された層であり、これらは、図３０Ｃ、図３０Ｆ、図３０Ｉ、図３１Ｃ、図３１Ｆ、及び図３１Ｉに関してより完全に説明されるが、簡単に言えば、こうしたアンカー・タブは、終端めっき材料のための核生成ポイントとして機能し、これにより、めっき処理への誘導が助けられる。本主題に従って構築されるコンデンサの終端部は、上記に参照され、ここに組み入れられている「Ｐｌａｔｅｄ  Ｔｅｒｍｉｎａｔｉｏｎｓ」という名称の特許文献１６に記載されるめっき処理を用いて、或いは、蒸着又はスパッタリング・プロセス、レーザ・エッチング、フォトリソグラフィ、又は類似した技術によるパターン化メタライゼーション、及び記述の単層メタライゼーション又は多層終端部のような、異なる技術を含む他のプロセスによって形成することができる。
【００９９】
図２７Ｃを参照すると、図２７Ａ及び図２７Ｂに示されたものに対応する交互の電極２７００ａ、２７００ｂの積層体が、分解図で示される。図２７Ｃ及び図２７Ｄに示される電極の積層体は、代表的なものに過ぎないこと、及び、実際には図示されたものより比較的多数の層が存在し得ることを理解すべきである。
【０１００】
図２７Ｄは、交互の電極層２７００ａ、２７００Ｂを示す、終端する前の部分的に組み立てられたコンデンサ２７００の上面図である。コンデンサ２７００についての終端部の例が、図３０−図３１に関して後でより完全に説明される。
【０１０１】
ここで図２８Ａ乃至図２８Ｅを参照すると、本主題に従って構築された付加的な例示的なコンデンサ２８００が示される。図２７Ａ乃至図２７Ｄに示される例示的なコンデンサ２７００との比較から分かるように、コンデンサ２８００は、層２８００ｂが追加されていることを除いて、あらゆる点でコンデンサ２７００と類似している。
【０１０２】
図２８Ｂから観察できるように、層２８００ｂは、４つの電気的に絶縁されたアンカー・タブ２８５２ａ、２８５２ｂ、２８５４ａ、２８５４ｂが上に設けられる誘電体シート２８５６に対応する。図３０−図３１を参照してより完全に説明されるように、例示的なコンデンサ２７００と共に図示されたアンカー・タブと同様に、アンカー・タブ２８５２ａ、２８５２ｂ、２８５４ａ、２８５４ｂは、終端めっき材料のための核生成ポイントとして機能し、これにより、めっき処理への誘導が助けられる。本主題によれば、層２８００ｂを設けることにより、図３０−図３１に示されるようにコンデンサのインターデジット型終端部を可能にすることによって、終端部間の間隔をさらに効果的に減らすことが可能になり、等価直列インダクタンス（ＥＳＬ）がさらに低減する。
【０１０３】
図２８Ａ乃至図２８Ｅをさらに参照すると、電極層２８００ａ、２８００ｂ、２８００ｃを、それぞれ層「Ａ」、「Ｂ」、及び「Ｃ」と称することができる。図２８Ｄ及び図２８Ｅにより具体的に示されるように、本主題に従って構築された例示的なコンデンサ２８００は、図２８Ｄの分解図、及び図２８Ｅの終端前に部分的に組み立てられた図に示されるような積層体を生成するように、Ａ−Ｂ−Ｃ−Ｂに対応するシーケンスの繰り返しで層を積層させることによって形成することができる。
【０１０４】
ここで図２９Ｅを参照すると、図２８に既に示されたコンデンサ２８００と類似した、終端材料を適用する前の、部分的に組み当てられたコンデンサ２９００の斜視図が示される。従来の実施形態と同様に、コンデンサ２９００の終端は、前述した種々の技術を用いて達成することができる。
【０１０５】
ここで図３０Ａ乃至図３０Ｉを参照すると、例示的なコンデンサ２７００、２８００、２９００を終端するための第１の方法が示される。見られるように、図３０Ａ、図３０Ｄ、及び図３０Ｇは、それぞれ図２７Ｄ、図２８Ｅ、及び図２９Ｅと同一であり、それぞれ、コンデンサ２７００、２８００、及び２９００、並びにそれらの露出された電極を示す。図３０Ｂ、図３０Ｅ、及び図３０Ｈの各々は、銅（Ｃｕ）無電解めっき処理を用いて、露出された電極縁部上に第１の銅層をめっきすることができる、第１の終端ステップを表す。めっき処理中、時間の経過と共に、フィンガ３０１０と３０１２との間、フィンガ３０２０と３０２２との間、フィンガ３０３０と３０３２との間の間隔が低減される。隣接するフィンガ間の短絡を防止するように、めっき処理を制限するよう、注意を払わなければならない。Ｃｕ無電解めっきの後、Ｃｕ／Ｎｉ／Ｓｎ電解めっき処理を実行することができる。即ち、めっきされた銅（Ｃｕ）の初期層、その上にニッケル（Ｎｉ）の層、次いでスズ（Ｓｎ）の層を用いて、完成した構造体を生成する。上述のように、フィンガ３０１０及び３０１２、フィンガ３０２０及び３０２２、並びにフィンガ３０３０及び３０３２のようなインターデジット型フィンガを有する部品を生成することにより、完成した構造体の等価直列インダクタンスをさらに低減させることが可能になる。
【０１０６】
ここで図３１Ａ乃至図３１Ｉを参照すると、例示的なコンデンサ２７００、２８００、２９００を終端するための第２の方法が示される。図３０Ａ乃至図３０Ｉと同様に、図３１Ａ、図３１Ｄ、及び図３１Ｇは、それぞれ図２７Ｄ、図２８Ｅ、及び図２９Ｅと同一であり、それぞれ、コンデンサ２７００、２８００、及び２９００、並びにそれらの露出された電極を示す。図３１Ｂ、図３１Ｅ、及び図３１Ｈの各々は、図３０Ｂ、図３０Ｅ、及び図３０Ｈに示されるデバイスとほぼ同じ方法で、最初に、銅（Ｃｕ）無電解めっき処理を用いて、露出された電極縁部に第１の銅層をめっきすることができる、第１及び第２の終端ステップを表す。めっき処理中、時間の経過と共に、フィンガ３０１０と３０１２との間、フィンガ３０２０と３０２２との間、フィンガ３０３０と３０３２との間の間隔が低減される。フィンガ３０１０と３０１２、フィンガ３０２０と３０２２、及びフィンガ３０３０と３０３２が短絡する可能性を制限するために、フィンガの上にマスキング層３１１０、３１２０、３１３０が配置される。マスキング材料が所定の位置に配置された後、Ｃｕ／Ｎｉ／Ｓｎ電解めっき処理を行なうことができる。フィンガ３０１０と３０１２との間、フィンガ３０２０と３０２２との間、フィンガ３０３０と３０３２との間の重要な領域が保護されているので、部品が短絡する懸念なしに、めっきを安全に進めることができる。
【０１０７】
図３５ａ乃至図３５ｅは、終端を助け、かつ、インダクタンスをさらに減らすために緊密に配置された対向する終端部の利点を達成するために、「Ｔ」型電極及びダミー・タブを組み込む、本主題による電子デバイス３５００の更に別の例示的な実施形態を示す。図２９Ａ−図２９Ｃに示されるものと類似した方法で、本実施形態は、図３５ａに見られるように、ほぼ「Ｔ」字型の電極３５１０と、ほぼ「Ｕ」字型の導電性部分３５２０とを含む内部層を含む。この対の鏡像は、「Ｔ」字型電極については３５１５として、「Ｕ」字型バージョンについては３５２５として表される。図３５ｂに示されるように、複数のこうした電極層の対を設けることができる。図２９ａ−図２９ｃの比較から、この実施形態においては、図２９ｃに示される電極層が省略されていることが分かる。最終ランド部を提供するために、第３の電極設計が、完成したデバイス３５００の上部の３５２８及び底部の３５２８’として示される。実際問題として、底部電極は、基板キャリア上に直接印刷できるので、金属電極インクが通常はブランクのセラミック面に付着される。
【０１０８】
図３５ｂに示される順序で電極が積層された後、デバイス３５００は、図３５ｃに側面図で示される。６つの電極の組が示されるが、通常はさらに多くの組が存在することを認識すべきである。次いで、セラミック積層体を焼結し、図３５ｃに示されるような共通の構造部を有する、図３５ｄの視点で示されるモノリシック・ブロックを生成する。
【０１０９】
無電解めっきのような終端材料を適用するとき、図３５ｅのデバイス３５００は、電極３５１５及び電極３５２５のそれぞれの端部及び側部を電気的及び機械的に結合する端部分３５２２を示し、同様に、端部終端部３５２４は、電極３５１０及びダミー・タブ３５３２を集める。その終端材料は、共通の５つの側面をもつ終端部を生成する表面電極３５２８及び３５２８’を覆いながら、ギャップ３５３０、３５３２を提供するように構成される。
【０１１０】
セラミックの厚さが２０ミクロンを下回る場合、アンカー・タブは不要であるので、図３６ａ乃至図３６ｅにおいて、同様の番号付けを用いる簡略化された構造体が示される。図３６ａは、デバイスに用いられる電極のパターンを示し、３６１０及び３６２５は、ランド部を形成するための表面電極として３６２８を有する、主なアクティブ「Ｔ」字型電極である。ギャップ３６３０、３６３２に対応する「Ｗ」として示されるギャップ幅が、インダクタンス値のための制御寸法である。図３６ｂにおいて積層の順序が示され、ここでも一般に実施されるよりも少ない数の電極が代表として示される。アンカー・タブ又はダミー・タブが用いられないので、図３６ｃの側面図は、ここではより簡略になっている。電極３６１０の電極の端部及び側部は左側に露出され、電極３６２５の縁部は右側に見える。焼結された際の部品の斜視図が、図３６ｄに見られ、終端後、標準的な５面の終端部を有する同じ斜視図が、図３６ｅに見られる（要素３６２０、３６２４、３６２６、及び３６３６も参照されたい）。
【０１１１】
図３７ａ−図３７ｇは、本主題の更に別の実施形態を示す。上記の説明から、ギャップが小さいほど、インダクタンスが小さくなることが留意される。究極的には、勿論、短絡をもたらす真のゼロ・ギャップを回避しながら、殆どゼロの幅のギャップを予測することができる。しかしながら、本開示によれば、事実上マイナスのギャップ間隔をもたらす方法が示される。図３７ａに見ることができるように、図３５ａにおいて「Ｗ」で表されるギャップがここでは「Ｏ」で示される重なり領域と置き換えられている点を除いて、図３５ａに示されるものと類似した電極パターンが提供されている。図３７ｂに示される順序で電極３７１０、３７１５、及び３７２８が積層された場合、結果は、図３７ｃに側面図で見られる積層体となる。３つの接近した重なり領域が存在することに留意されたい。微細銅終端処理（ｆｉｎｅ  ｃｏｐｐｅｒ  ｔｅｒｍｉｎａｔｉｏｎ、ＦＣＴ）又は銅無電解めっき処理の性質については、約４ミクロンのクリープを起こし、よって、８ミクロン又はそれより狭く離間された領域を接合するというものである。本例においては、誘電体が８ミクロンである場合、重なり領域はめっきされるが、１６ミクロン離間された側部の部品はめっきされない。このことは、図３７ｃを参照することにより、より明らかに分かる。領域Ａ、Ｃ、及びＥはめっきによって接合されるが、領域Ｂ及びＤは「装飾を施す（ｄｅｃｏｒａｔｅ）」に過ぎず、即ち、それに沿った銅めっきを有するが、接続するのに十分なほど幅広くはない。
【０１１２】
図３７ｄ乃至図３７ｅは、この結果を斜視図で示す。そういった場合には、図３７ｄの領域３７３３として表される領域「Ｃ」がめっきされることは望ましくないので、図３７ｅの３７４４及び３７４４’で示されるような区域をマスキングする必要がある。銅無電解処理を用いて部品が次に終端されるとき、一時的なマスキングが除去された後、図３７ｆに示されるものと類似した結果が得られる。ここで、一方の端部上の終端部３７２０が全ての電極３７１０を接続し、５面の終端部を形成するが、側部３７３０上の終端部の縁部は、くし状の構成を有している。これは、理解を助けるために図３７ｃが想像線で重ね合わされた図３７ｇにより良く見られる。デバイス３７００は、銅めっきの後、一時的なマスキングが除去された後、同じ側から見られる。領域Ａ及びＥは完全に覆われており、銅は、８ミクロンの間隔にわたってクリープしている。領域Ｃはマスキング材料によって保護されていたのでめっきがなく、一方、領域Ｂ及びＤは、フィンガ状の成長である「装飾」を示す。しかしながら、領域Ｃが関心ある領域である。ここで、対向する電極間のギャップの代わりに、重なり領域が形成され、この重なり領域が回路経路長を、従って、インダクタンスを、より小さい値に低減させる。
【０１１３】
本明細書で提示されたコンデンサの実施形態は及び対応する電極構成は、その中間的な態様を含め、本開示技術の例としてのみ提示したものであることを認識すべきである。当業者には認識されるような開示された実施形態の変形を実施することが可能である。
【０１１４】
さらに、本明細書における、上面、底面、側面のような特定の面の様々な表現又は記述は、参照の便宜上用いられるものに過ぎず、本明細書で開示される部品を配向できる異なる潜在的な方法に必要以上に制限すべきではないことを認識すべきである。さらにまた、本明細書における、マウント面として選択された面への参照は、一般に、そのような面が、基板などのマウント位置にほぼ隣接した配置され、そこに取り付けられる面であることを意味することを意図したものである。しかしながら、場合によっては、所謂又は記述されるマウント面の正反対側にあるチップ面も、基板又は別のチップに取り付けるマウント面として用いることができる。例えば、所与のマウント面とそのように示されるマウント面の正反対側にある面の両方に、対称的幾何学的構成、鏡像的幾何学的構成、又は逆鏡像的幾何学的構成、或いは異なる形状の幾何学的構成を有するように形成されることが多い、表面ランド部を設ける場合がそれに相当する。
【０１１５】
本主題を、その特定の実施形態に関して詳細に説明してきたが、当業者であれば、前述の理解が達成されるや否や、本技術を、そのような実施形態の代替物、変形物、及び等価物に容易に適合させ得ることを認識するであろう。従って、当業者には容易に明らかであるように、本開示の範囲は、限定ではなく例示を目的としており、本開示は、本主題に対するそのような修正、変形、及び／又は追加を含ませることを排除するものではない。
【符号の説明】
【０１１６】
１０、１０’、４２、５０、７４、８６、９２、１１０、１１０’、１１６、１９１、２００、２１４、２３２、２５２、２７００、２８００、２９００：コンデンサ
１２、５２、１２２ａ、１３０ａ、１４２ａ、１５２ａ、１５６ａ、１５６ａ’、１６４ａ、１７４ａ、１８４ａ、２０６ａ、２０８ａ、２２０ａ、２２２ａ、２４０ａ、２４２ａ、２６０ａ、２６２ａ、２７５２ａ：第１の電極
１４、５４、１２２ｂ、１３０ｂ、１４２ｂ、１５２ｂ、１５６ｂ’、１６４ｂ、１７４ｂ、１８４ｂ、２０６ｂ、２０８ｂ、２２０ｂ、２２２ｂ、２４０ｂ、２４２ｂ、２６０ｂ、２６２ｂ、２７５２ｂ：第２の電極
２０６ｃ、２０８ｃ、２２０ｃ、２２２ｃ：第３の電極
１６、５６、２７５６、２８５６：誘電体層
１８、１８’、６８、６８ａ、６８ｂ、７６ａ、７６ｂ、８４ａ、８４ｂ、８８ａ、８８ｂ、９４ａ、９４ｂ、１１２ａ、１１２ｂ、１３８ａ、１３８ｂ、１５０ａ、１５０ｂ、１６２ａ、１６２ｂ、１６２ａ’、１６２ｂ’、１７２ａ、１７２ｂ、１８２ａ、１８２ｂ、１９８ａ、１９８ｂ、２０２ａ、２０２ｂ、２０４ａ、２０４ｂ、２１６ａ、２１６ｂ、２１８ａ、２１８ｂ、２３４ａ、２３４ｂ、２３４ａ’、２５１ａ、２５１ｂ、２５４ａ、２５４ｂ、２５６ａ、２５６ｂ、２５６ａ'、２５６ｂ’、３５２４、３７２０：終端部
２０、２０’、７８、１０２、１０６：はんだパッド
２２、７２、１００：回路基板
２４、２４’：ビア
２６：電源供給面
２８、２８’：電流ループ
４４ａ、４４ｂ：導電性ビア
４６、５８ｂ：マウント面
４８：電流ループ
６２ａ、６２ｂ、１２４ａ、１２４ｂ、１３２ａ、１３２ｂ、１４４ａ、１４４ｂ、１５８ａ、１５８ｂ、１５８ａ’、１５８ｂ’、１６６ａ、１６６ｂ、１７６ａ、１７６ｂ、１８６ａ、１８６ｂ、１８８ａ、１８８ｂ、１９０ａ、１９０ｂ、２０９ａ、２０９ｂ、２２４ａ、２２４ｂ、２４４ａ、２４４ｂ、２６４ａ、２６４ｂ：主部分
６４ａ、６４ｂ、１２６ａ、１２６ｂ、１２８ａ、１２８ｂ、１３４ａ、１３４ｂ、１３６ａ、１３６ｂ、１４６ａ、１４６ｂ、１４８ａ、１４８ｂ、１６０ａ、１６０ｂ、１６０ａ’、１６０ｂ’、１６８ａ、１６８ｂ、１７０ａ、１７０ｂ、１７８ａ、１７８ｂ、１８０ａ、１８０ｂ、１８８ａ、１８８ｂ、１９０ａ、１９０ｂ、２１０ａ、２１０ｂ、２１２ａ、２１２ｂ、２１２ａ'、２１２ｂ'、２２６ａ、２２６ｂ、２３０ａ、２３０ｂ、２３０ａ’、２３０ｂ’、２４６ａ、２４６ｂ、２４８ａ、２４８ｂ、２５０ａ、２５０ｂ、２６６ａ、２６６ｂ、２６６ａ’、２６６ｂ’２６８ａ、２６８ｂ：タブ部分
６６、９０、９６、１４０、３５３０、３５３２、３６３０、３６３２：ギャップ
７０：電流搬送ループ
７４：コンデンサ・チップ
７６ａ、７６ｂ、１５４ａ、１５４ｂ、１９２ａ、１９２ｂ、１９４ａ、１９４ｂ、１９８ａ、１９８ｂ、２０４ａ、２０４ｂ、２１８ａ、２１８ｂ、２３４ａ、２３４ｂ、２３６ａ、２３６ｂ：終端ランド部
１１４、１１４’：側面端子
２７００ａ、２７００ｂ、２８００ａ、２８００ｂ、２８００ｃ：電極層
２７５４ａ、２７５４ｂ、２７５８ａ、２７５８ｂ、２８５２ａ、２８５２ｂ、２８５４ａ、２８５４ｂ：アンカー・タブ
３０１０、３０１２、３０２０、３０２２、３０３０、３０３２：フィンガ
３１１０、３１２０、３１３０：マスキング層
３５００、３７００：電子デバイス
３５１０、３５１５、３５２５、３５２８、３５２８’、３６１０、３６２５、３７１０、３７１５、３７２８：電極
【図１】
2010045339.tif 000003
【図２】
2010045339.tif 000004
【図３】
2010045339.tif 000005
【図４】
2010045339.tif 000006
【図５】
2010045339.tif 000007
【図６】
2010045339.tif 000008
【図７Ａ】
2010045339.tif 000009
【図７Ｂ】
2010045339.tif 000010
【図７Ｃ】
2010045339.tif 000011
【図７Ｄ】
2010045339.tif 000012
【図８Ａ】
2010045339.tif 000013
【図８Ｂ】
2010045339.tif 000014
【図９Ａ】
2010045339.tif 000015
【図９Ｂ】
2010045339.tif 000016
【図１０】
2010045339.tif 000017
【図１１Ａ】
2010045339.tif 000018
【図１１Ｂ】
2010045339.tif 000019
【図１２Ａ】
2010045339.tif 000020
【図１２Ｂ】
2010045339.tif 000021
【図１３Ａ】
2010045339.tif 000022
【図１３Ｂ】
2010045339.tif 000023
【図１３Ｃ】
2010045339.tif 000024
【図１４Ａ】
2010045339.tif 000025
【図１４Ｂ】
2010045339.tif 000026
【図１４Ｃ】
2010045339.tif 000027
【図１５Ａ】
2010045339.tif 000028
【図１５Ｂ】
2010045339.tif 000029
【図１５Ｃ】
2010045339.tif 000030
【図１６Ａ】
2010045339.tif 000031
【図１６Ｂ】
2010045339.tif 000032
【図１６Ｃ】
2010045339.tif 000033
【図１７Ａ】
2010045339.tif 000034
【図１７Ｂ】
2010045339.tif 000035
【図１７Ｃ】
2010045339.tif 000036
【図１８Ａ】
2010045339.tif 000037
【図１８Ｂ】
2010045339.tif 000038
【図１８Ｃ】
2010045339.tif 000039
【図１９Ａ】
2010045339.tif 000040
【図１９Ｂ】
2010045339.tif 000041
【図１９Ｃ】
2010045339.tif 000042
【図２０Ａ】
2010045339.tif 000043
【図２０Ｂ】
2010045339.tif 000044
【図２０Ｃ】
2010045339.tif 000045
【図２０Ｄ】
2010045339.tif 000046
【図２０Ｅ】
2010045339.tif 000047
【図２１Ａ】
2010045339.tif 000048
【図２１Ｂ】
2010045339.tif 000049
【図２１Ｃ】
2010045339.tif 000050
【図２１Ｄ】
2010045339.tif 000051
【図２１Ｅ】
2010045339.tif 000052
【図２１Ｆ】
2010045339.tif 000053
【図２１Ｇ】
2010045339.tif 000054
【図２１Ｈ】
2010045339.tif 000055
【図２１Ｉ】
2010045339.tif 000056
【図２２Ａ】
2010045339.tif 000057
【図２２Ｂ】
2010045339.tif 000058
【図２２Ｃ】
2010045339.tif 000059
【図２２Ｄ】
2010045339.tif 000060
【図２２Ｅ】
2010045339.tif 000061
【図２２Ｆ】
2010045339.tif 000062
【図２２Ｇ】
2010045339.tif 000063
【図２２Ｈ】
2010045339.tif 000064
【図２３Ａ】
2010045339.tif 000065
【図２３Ｂ】
2010045339.tif 000066
【図２３Ｃ】
2010045339.tif 000067
【図２３Ｄ】
2010045339.tif 000068
【図２３Ｅ】
2010045339.tif 000069
【図２３Ｆ】
2010045339.tif 000070
【図２４Ａ】
2010045339.tif 000071
【図２４Ｂ】
2010045339.tif 000072
【図２４Ｃ】
2010045339.tif 000073
【図２４Ｄ】
2010045339.tif 000074
【図２４Ｅ】
2010045339.tif 000075
【図２４Ｆ】
2010045339.tif 000076
【図２５】
2010045339.tif 000077
【図２６】
2010045339.tif 000078
【図２７Ａ】
2010045339.tif 000079
【図２７Ｂ】
2010045339.tif 000080
【図２７Ｃ】
2010045339.tif 000081
【図２７Ｄ】
2010045339.tif 000082
【図２８Ａ】
2010045339.tif 000083
【図２８Ｂ】
2010045339.tif 000084
【図２８Ｃ】
2010045339.tif 000085
【図２８Ｄ】
2010045339.tif 000086
【図２８Ｅ】
2010045339.tif 000087
【図２９Ａ】
2010045339.tif 000088
【図２９Ｂ】
2010045339.tif 000089
【図２９Ｃ】
2010045339.tif 000090
【図２９Ｄ】
2010045339.tif 000091
【図２９Ｅ】
2010045339.tif 000092
【図３０Ａ】
2010045339.tif 000093
【図３０Ｂ】
2010045339.tif 000094
【図３０Ｃ】
2010045339.tif 000095
【図３０Ｄ】
2010045339.tif 000096
【図３０Ｅ】
2010045339.tif 000097
【図３０Ｆ】
2010045339.tif 000098
【図３０Ｇ】
2010045339.tif 000099
【図３０Ｈ】
2010045339.tif 000100
【図３０Ｉ】
2010045339.tif 000101
【図３１Ａ】
2010045339.tif 000102
【図３１Ｂ】
2010045339.tif 000103
【図３１Ｃ】
2010045339.tif 000104
【図３１Ｄ】
2010045339.tif 000105
【図３１Ｅ】
2010045339.tif 000106
【図３１Ｆ】
2010045339.tif 000107
【図３１Ｇ】
2010045339.tif 000108
【図３１Ｈ】
2010045339.tif 000109
【図３１Ｉ】
2010045339.tif 000110
【図３２】
2010045339.tif 000111
【図３３】
2010045339.tif 000112
【図３４】
2010045339.tif 000113
【図３５ａ】
2010045339.tif 000114
【図３５ｂ】
2010045339.tif 000115
【図３５ｃ】
2010045339.tif 000116
【図３５ｄ】
2010045339.tif 000117
【図３５ｅ】
2010045339.tif 000118
【図３６ａ】
2010045339.tif 000119
【図３６ｂ】
2010045339.tif 000120
【図３６ｃ】
2010045339.tif 000121
【図３６ｄ】
2010045339.tif 000122
【図３６ｅ】
2010045339.tif 000123
【図３７ａ】
2010045339.tif 000124
【図３７ｂ】
2010045339.tif 000125
【図３７ｃ】
2010045339.tif 000126
【図３７ｄ】
2010045339.tif 000127
【図３７ｅ】
2010045339.tif 000128
【図３７ｆ】
2010045339.tif 000129
【図３７ｇ】
2010045339.tif 000130