(57)【要約】【課題】所望の特性が得られるフィン型ＣＭＩＳＦＥＴを実現する。【解決手段】ゲート絶縁膜１４ｂの外側に位置するｎ型のフィン型半導体領域１３ｂにおける上部コーナーの曲率半径ｒ１’は、ゲート絶縁膜１４ｂの下側に位置するｎ型のフィン型半導体領域１３ｂにおける上部コーナーの曲率半径ｒ１よりも大きく且つ２×ｒ１以下である。ゲート絶縁膜９１４ｃの外側に位置するｐ型のフィン型半導体領域９１３ｃにおける上部コーナーの曲率半径ｒ２’は、ゲート絶縁膜９１４ｃの下側に位置するｐ型のフィン型半導体領域９１３ｃにおける上部コーナーの曲率半径ｒ２よりも大きく且つ２×ｒ２以下である。【選択図】図５
2010040571.tif 000002
【特許請求の範囲】
【請求項１】
同一基板上に形成された第１のフィン型半導体領域及び第２のフィン型半導体領域と、
前記第１のフィン型半導体領域の上部に形成された第１の第１導電型不純物領域と、
前記第１のフィン型半導体領域の側部に形成された第２の第１導電型不純物領域と、
前記第２のフィン型半導体領域の上部に形成された第１の第２導電型不純物領域と、
前記第２のフィン型半導体領域の側部に形成された第２の第２導電型不純物領域と、
前記第１のフィン型半導体領域の所定の部分における少なくとも側面及び上部コーナーを覆うように形成された第１のゲート絶縁膜と、
前記第２のフィン型半導体領域の所定の部分における少なくとも側面及び上部コーナーを覆うように形成された第２のゲート絶縁膜とを備え、
前記第１のゲート絶縁膜の外側に位置する前記第１のフィン型半導体領域における上部コーナーの曲率半径ｒ１’は、前記第１のゲート絶縁膜の下側に位置する前記第１のフィン型半導体領域における上部コーナーの曲率半径ｒ１よりも大きく且つ２×ｒ１以下であり、
前記第２のゲート絶縁膜の外側に位置する前記第２のフィン型半導体領域における上部コーナーの曲率半径ｒ２’は、前記第２のゲート絶縁膜の下側に位置する前記第２のフィン型半導体領域における上部コーナーの曲率半径ｒ２よりも大きく且つ２×ｒ２以下であることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記第２の第１導電型不純物領域のシート抵抗は前記第１の第１導電型不純物領域のシート抵抗の１．２５倍以下であり、
前記第２の第２導電型不純物領域のシート抵抗は前記第１の第２導電型不純物領域のシート抵抗の１．２５倍以下であることを特徴とする半導体装置。
【請求項３】
請求項１に記載の半導体装置において、
前記第２の第１導電型不純物領域の比抵抗は前記第１の第１導電型不純物領域の比抵抗の１．２５倍以下であり、
前記第２の第２導電型不純物領域の比抵抗は前記第１の第２導電型不純物領域の比抵抗の１．２５倍以下であることを特徴とする半導体装置。
【請求項４】
請求項１に記載の半導体装置において、
前記第２の第１導電型不純物領域の拡がり抵抗は前記第１の第１導電型不純物領域の拡がり抵抗の１．２５倍以下であり、
前記第２の第２導電型不純物領域の拡がり抵抗は前記第１の第２導電型不純物領域の拡がり抵抗の１．２５倍以下であることを特徴とする半導体装置。
【請求項５】
請求項１〜４のいずれか１項に記載の半導体装置において、
前記第２の第１導電型不純物領域の接合深さは、前記第１の第１導電型不純物領域の接合深さと比べて同等以上であり、
前記第２の第２導電型不純物領域の接合深さは、前記第１の第２導電型不純物領域の接合深さと比べて同等以上であることを特徴とする半導体装置。
【請求項６】
請求項１〜５のいずれか１項に記載の半導体装置において、
前記第１のフィン型半導体領域及び前記第２のフィン型半導体領域のそれぞれと前記基板との間には絶縁層が形成されていることを特徴とする半導体装置。
【請求項７】
請求項１〜６のうちのいずれか１項に記載の半導体装置において、
前記第１のゲート絶縁膜上に形成された第１のゲート電極と、
前記第２のゲート絶縁膜上に形成された第２のゲート電極とをさらに備え、
前記第１の第１導電型不純物領域及び前記第２の第１導電型不純物領域は、前記第１のフィン型半導体領域における前記所定の部分以外の他の部分に形成されており、
前記第１の第２導電型不純物領域及び前記第２の第２導電型不純物領域は、前記第２のフィン型半導体領域における前記所定の部分以外の他の部分に形成されていることを特徴とする半導体装置。
【請求項８】
請求項７に記載の半導体装置において、
前記第１のゲート絶縁膜は、前記第１のフィン型半導体領域の前記所定の部分における上面上にも形成されており、
前記第２のゲート絶縁膜は、前記第２のフィン型半導体領域の前記所定の部分における上面上にも形成されていることを特徴とする半導体装置。
【請求項９】
請求項７又は８に記載の半導体装置において、
前記第１の第１導電型不純物領域及び前記第２の第１導電型不純物領域はＰ型のエクステンション領域であり、
前記第１の第２導電型不純物領域及び前記第２の第２導電型不純物領域はＮ型のエクステンション領域であることを特徴とする半導体装置。
【請求項１０】
請求項７〜９のいずれか１項に記載の半導体装置において、
前記第１のゲート電極の側面上に形成された第１の絶縁性サイドウォールスペーサと、
前記第２のゲート電極の側面上に形成された第２の絶縁性サイドウォールスペーサと、
前記第１のフィン型半導体領域の上部に形成された第３の第１導電型不純物領域と、
前記第１のフィン型半導体領域の側部に形成された第４の第１導電型不純物領域と、
前記第２のフィン型半導体領域の上部に形成された第３の第２導電型不純物領域と、
前記第２のフィン型半導体領域の側部に形成された第４の第２導電型不純物領域とをさらに備え、
前記第３の第１導電型不純物領域及び前記第４の第１導電型不純物領域は、前記第１のフィン型半導体領域の前記他の部分のうち前記第１の絶縁性サイドウォールスペーサの外側に位置する部分に形成されており、
前記第３の第２導電型不純物領域及び前記第４の第２導電型不純物領域は、前記第２のフィン型半導体領域の前記他の部分のうち前記第２の絶縁性サイドウォールスペーサの外側に位置する部分に形成されていることを特徴とする半導体装置。
【請求項１１】
請求項１０に記載の半導体装置において、
前記第３の第１導電型不純物領域及び前記第４の第１導電型不純物領域はＰ型のソース・ドレイン領域であり、
前記第３の第２導電型不純物領域及び前記第４の第２導電型不純物領域はＮ型のソース・ドレイン領域であることを特徴とする半導体装置。
【請求項１２】
請求項１〜１１のいずれか１項に記載の半導体装置において、
前記第１のフィン型半導体領域の側面の高さは、前記第１のフィン型半導体領域の上面におけるゲート幅方向の幅と比べて大きく、
前記第２のフィン型半導体領域の側面の高さは、前記第２のフィン型半導体領域の上面におけるゲート幅方向の幅と比べて大きいことを特徴とする半導体装置。
【請求項１３】
請求項１〜１２のいずれか１項に記載の半導体装置において、
前記第１のフィン型半導体領域及び前記第２のフィン型半導体領域のそれぞれの上面におけるゲート幅方向の幅は２０ｎｍ以下であることを特徴とする半導体装置。
【請求項１４】
同一基板上に第１のフィン型半導体領域及び第２のフィン型半導体領域を形成する工程（ａ）と、
前記第１のフィン型半導体領域に第１導電型不純物をプラズマドーピング法によって注入し、それにより、前記第１のフィン型半導体領域の上部に第１の第１導電型不純物領域を形成すると共に、前記第１のフィン型半導体領域の側部に第２の第１導電型不純物領域を形成する工程（ｂ）と、
前記第２のフィン型半導体領域に第２導電型不純物をプラズマドーピング法によって注入し、それにより、前記第２のフィン型半導体領域の上部に第１の第２導電型不純物領域を形成すると共に、前記第２のフィン型半導体領域の側部に第２の第２導電型不純物領域を形成する工程（ｃ）とを備え、
前記第１導電型不純物はｐ型不純物又はｎ型不純物であり、
前記第２導電型不純物は前記第１導電型不純物とは異なる導電型の不純物であり、
前記第２導電型不純物の質量が前記第１導電型不純物の質量よりも重い場合には、前記工程（ｃ）でのプラズマドーピング時の圧力を前記工程（ｂ）でのプラズマドーピング時の圧力以下に設定し、
前記第１導電型不純物の質量が前記第２導電型不純物の質量よりも重い場合には、前記工程（ｂ）でのプラズマドーピング時の圧力を前記工程（ｃ）でのプラズマドーピング時の圧力以下に設定することを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１４に記載の半導体装置の製造方法において、
前記工程（ｂ）において、前記第２の第１導電型不純物領域の注入ドーズ量は前記第１の第１導電型不純物領域の注入ドーズ量の８０％以上であり、
前記工程（ｃ）において、前記第２の第２導電型不純物領域の注入ドーズ量は前記第１の第２導電型不純物領域の注入ドーズ量の８０％以上であることを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１４又は１５に記載の半導体装置の製造方法において、
前記工程（ａ）と前記工程（ｂ）及び前記工程（ｃ）との間に、前記第１のフィン型半導体領域の所定の部分における少なくとも側面及び上部コーナーを覆うように第１のゲート絶縁膜を形成すると共に前記第２のフィン型半導体領域の所定の部分における少なくとも側面及び上部コーナーを覆うように第２のゲート絶縁膜を形成する工程をさらに備え、
前記工程（ｂ）の後、前記第１のゲート絶縁膜の外側に位置する前記第１のフィン型半導体領域における上部コーナーの曲率半径ｒ１’は、前記第１のゲート絶縁膜の下側に位置する前記第１のフィン型半導体領域における上部コーナーの曲率半径ｒ１よりも大きく且つ２×ｒ１以下であり、
前記工程（ｃ）の後、前記第２のゲート絶縁膜の外側に位置する前記第２のフィン型半導体領域における上部コーナーの曲率半径ｒ２’は、前記第２のゲート絶縁膜の下側に位置する前記第２のフィン型半導体領域における上部コーナーの曲率半径ｒ２よりも大きく且つ２×ｒ２以下であることを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１４〜１６のいずれか１項に記載の半導体装置の製造方法において、
前記第２導電型不純物の質量は前記第１導電型不純物の質量よりも重く、
前記工程（ｂ）において、プラズマドーピング時のイオン電流密度を０．５ｍＡ／ｃｍ2 以下に設定し、
前記工程（ｃ）において、プラズマドーピング時のイオン電流密度を０．１ｍＡ／ｃｍ2 以下に設定することを特徴とする半導体装置の製造方法。
【請求項１８】
請求項１４〜１７のいずれか１項に記載の半導体装置の製造方法において、
前記第２導電型不純物の質量は前記第１導電型不純物の質量よりも重く、
前記第１導電型不純物はボロンであり、
前記第２導電型不純物は砒素又は燐であり、
前記工程（ｂ）は、前記第１導電型不純物を含むガスからなるプラズマを用いて行われ、
前記工程（ｃ）は、前記第２導電型不純物を含むガスからなるプラズマを用いて行われることを特徴とする半導体装置の製造方法。
【請求項１９】
請求項１４〜１７のいずれか１項に記載の半導体装置の製造方法において、
前記工程（ｂ）は、前記第１導電型不純物を含む第１のガスからなるプラズマを用いて行われ、
前記工程（ｃ）は、前記第２導電型不純物を含む第２のガスからなるプラズマを用いて行われ、
前記第１のガスは、前記第１導電型不純物を含む分子をヘリウムで希釈してなるガスであり、
前記第２のガスは、前記第２導電型不純物を含む分子をヘリウムで希釈してなるガスであることを特徴とする半導体装置の製造方法。
【請求項２０】
請求項１４〜１７のいずれか１項に記載の半導体装置の製造方法において、
前記工程（ｂ）は、前記第１導電型不純物を含む第１のガスからなるプラズマを用いて行われ、
前記工程（ｃ）は、前記第２導電型不純物を含む第２のガスからなるプラズマを用いて行われ、
前記第１のガス又は前記第２のガスの一方はＢ2 Ｈ6 とＨｅとの混合ガスであることを特徴とする半導体装置の製造方法。
【請求項２１】
請求項１４〜１７のいずれか１項に記載の半導体装置の製造方法において、
前記工程（ｂ）は、前記第１導電型不純物を含む第１のガスからなるプラズマを用いて行われ、
前記工程（ｃ）は、前記第２導電型不純物を含む第２のガスからなるプラズマを用いて行われ、
前記第１のガス又は前記第２のガスの一方はＡｓＨ3 とＨｅとの混合ガスであることを特徴とする半導体装置の製造方法。
【請求項２２】
請求項１４〜１７のいずれか１項に記載の半導体装置の製造方法において、
前記工程（ｂ）は、前記第１導電型不純物を含む第１のガスからなるプラズマを用いて行われ、
前記工程（ｃ）は、前記第２導電型不純物を含む第２のガスからなるプラズマを用いて行われ、
前記第１のガス又は前記第２のガスの一方はＰＨ3 とＨｅとの混合ガスであることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、基板上にフィン形状の半導体領域を有する３次元構造の半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体装置の高集積化、高機能化及び高速化に伴って、益々半導体装置の微細化の要求が高まっている。そこで、基板上におけるトランジスタの占有面積の低減を目指して種々のデバイス構造が提案されている。その中でも、フィン型構造を持つ電界効果トランジスタが注目されている。このフィン型構造を持つ電界効果トランジスタは、一般的にフィン型ＦＥＴ（field effect transistor ）と呼ばれ、基板の主面に対して垂直な薄い壁（フィン）状の半導体領域からなる活性領域を有している。フィン型ＦＥＴにおいては、半導体領域の側面をチャネル面として用いることができるため、基板上におけるトランジスタの占有面積を低減することができる（例えば特許文献１、非特許文献１参照）。
【０００３】
図２７（ａ）〜（ｄ）は、従来のフィン型ＦＥＴの構造を示す図であり、図２７（ａ）は平面図であり、図２７（ｂ）は図２７（ａ）におけるＡ−Ａ線の断面図であり、図２７（ｃ）は図２７（ａ）におけるＢ−Ｂ線の断面図であり、図２７（ｄ）は図２７（ａ）におけるＣ−Ｃ線の断面図である。
【０００４】
従来のフィン型ＦＥＴは、図２７（ａ）〜（ｄ）に示すように、シリコンからなる支持基板１０１と、支持基板１０１上に形成された酸化シリコンからなる絶縁層１０２と、絶縁層１０２上にフィン形状に形成された半導体領域（以下、「フィン型半導体領域」と称する）１０３ａ〜１０３ｄと、フィン型半導体領域１０３ａ〜１０３ｄ上にゲート絶縁膜１０４ａ〜１０４ｄを介して形成されたゲート電極１０５と、ゲート電極１０５の側面上に形成された絶縁性サイドウォールスペーサ１０６と、フィン型半導体領域１０３ａ〜１０３ｄにおけるゲート電極１０５を挟む両側方領域に形成されたエクステンション領域１０７と、フィン型半導体領域１０３ａ〜１０３ｄにおけるゲート電極１０５及び絶縁性サイドウォールスペーサ１０６を挟む両側方領域に形成されたソース・ドレイン領域１１７とを有している。フィン型半導体領域１０３ａ〜１０３ｄは、絶縁層１０２上においてゲート幅方向に一定間隔で並ぶように配置されている。ゲート電極１０５は、ゲート幅方向にフィン型半導体領域１０３ａ〜１０３ｄを跨ぐように形成されている。エクステンション領域１０７は、フィン型半導体領域１０３ａ〜１０３ｂのそれぞれの上部に形成された第１の不純物領域１０７ａと、フィン型半導体領域１０３ａ〜１０３ｂのそれぞれの側部に形成された第２の不純物領域１０７ｂとから構成されている。また、ソース・ドレイン領域１１７は、フィン型半導体領域１０３ａ〜１０３ｂのそれぞれの上部に形成された第３の不純物領域１１７ａと、フィン型半導体領域１０３ａ〜１０３ｂのそれぞれの側部に形成された第４の不純物領域１１７ｂとから構成されている。尚、ポケット領域の説明及び図示については省略する。
【０００５】
図２８（ａ）〜（ｄ）は、従来の半導体装置の製造方法を工程順に示す断面図である。尚、図２８（ａ）〜（ｄ）は、図２７（ａ）におけるＣ−Ｃ線の断面構成と対応している。また、図２８（ａ）〜（ｄ）において、図２７（ａ）〜（ｄ）に示す構造と同一の構成要素には同一の符号を付し、重複する説明を省略する。
【０００６】
まず、図２８（ａ）に示すように、シリコンからなる支持基板１０１上に酸化シリコンからなる絶縁層１０２が設けられ、且つ絶縁層１０２上にシリコンからなる半導体層を備えたＳＯＩ（silicon on insulator）基板を準備する。その後、当該半導体層をパターニングして、活性領域となるフィン型半導体領域１０３ｂを形成する。
【０００７】
次に、図２８（ｂ）に示すように、フィン型半導体領域１０３ｂの表面にゲート絶縁膜１０４を形成した後、支持基板１０１上の全面に亘ってポリシリコン膜１０５Ａを形成する。
【０００８】
次に、図２８（ｃ）に示すように、ポリシリコン膜１０５Ａ及びゲート絶縁膜１０４を順次エッチングして、フィン型半導体領域１０３ｂ上にゲート絶縁膜１０４ｂを介してゲート電極１０５を形成する。その後、ゲート電極１０５をマスクとして、半導体領域１０３ｂに不純物をイオン注入して、エクステンション領域１０７及びポケット領域（図示省略）を形成する。
【０００９】
次に、図２８（ｄ）に示すように、支持基板１０１上の全面に亘って絶縁膜を形成した後、異方性ドライエッチングを用いて当該絶縁膜をエッチバックすることにより、ゲート電極１０５の側面上に絶縁性サイドウォールスペーサ１０６を形成する。その後、ゲート電極１０５及びサイドウォール１０６をマスクとして、半導体領域１０３ｂに不純物をイオン注入して、ソース・ドレイン領域１１７を形成する。
【００１０】
以上の工程により、フィン型半導体領域１０３ｂ上にゲート絶縁膜１０４ｂを介して形成されたゲート電極１０５を有するフィン型ＭＩＳＦＥＴ（metal insulator semiconductor field effect transistor ）を得ることができる。
【００１１】
ところで、近年、フィン形状の半導体領域の上面及び側面に対してコンフォーマルにドーピングを行うためにプラズマドーピングを用いることが注目されている。コンフォーマルにドーピングを行うために用いられるプラズマドーピング法としては、例えばパルスＤＣプラズマ技術が提案されている（非特許文献１）。これは、プラズマを断続的に発生させる方法であり、エッチングが生じ難いというメリットがあるものの、フィン形状の半導体領域へのドーピングに用いた場合には、当該半導体領域において側面の抵抗率が上面の抵抗率と比べて大きくなってしまうという問題点がある。
【００１２】
尚、プラズマドーピング法としては、非特許文献１のパルスＤＣプラズマ技術の他、代表的なものとして特許文献２に開示された方法がある。特許文献２には、誘導結合プラズマ（ＩＣＰ）方式を用いた技術が提案されている。これは、パルスＤＣプラズマ方式と比べて比較的長い時間領域（ドーピング時間）を用いることによって、例えば直径３００ｍｍのウェハ等の大きな基板の面内に均一にドーピングを行うことに優れた方法である。
【００１３】
また、特許文献３には、トレンチ側面にコンフォーマルにドーピングを行うためのプラズマドーピング方法が開示されている。但し、これは、トレンチ側面のみにドーピングを行うことに関する技術であり、フィン形状の半導体領域の上面及び側面に対してドーピングを行うことを目的とするものではない。すなわち、特許文献３に開示されているような側面のみにドーピングを行う方法においては上面をマスクしてドーピングを行うため、後述するような本発明の効果、上面及び側面に対するコンフォーマルなドーピングの実現や、フィン形状の半導体領域の上部コーナーの削れの防止等の効果を奏することはない。
【特許文献１】特開２００６−１９６８２１号公報
【特許文献２】国際公開第２００６／０６４７７２号公報
【特許文献３】特開平１−２９５４１６号公報
【非特許文献１】D.Lenoble 他、Enhanced performance of PMOS MUGFET via integration of conformal plasma-doped source/drain extensions、2006 Symposium on VLSI Technology Digest of Technical Papers、p.212
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、前述の特許文献１又は非特許文献１等に開示されている従来の半導体装置の製造方法によると、フィン型ＭＩＳＦＥＴ、特に、フィン型ＮＭＩＳＦＥＴとフィン型ＰＭＩＳＦＥＴとを有するフィン型ＣＭＩＳＦＥＴにおいて、例えばドレイン電流の実質的な減少が生じない等の、所望のトランジスタ特性が得られないという問題点がある。
【００１５】
前記に鑑み、本発明は、所望の特性が得られるフィン型ＣＭＩＳＦＥＴを実現することを目的とする。
【課題を解決するための手段】
【００１６】
前記の目的を達成するために、本願発明者らは、従来のフィン型ＦＥＴの製造方法によって所望のトランジスタ特性が得られない理由を検討した結果、次のような知見を得るに至った。
【００１７】
図２９（ａ）は、特許文献１におけるフィン型ＦＥＴのエクステンション領域を形成する工程を示した断面図であり、図２９（ｂ）は、非特許文献１におけるフィン型ＦＥＴのエクステンション領域を形成する工程を示した断面図である。尚、図２９（ａ）及び（ｂ）は、図２７（ａ）におけるＢ−Ｂ線の断面構成と対応している。また、図２９（ａ）及び（ｂ）において、図２７（ａ）〜（ｄ）に示す構造と同一の構成要素には同一の符号を付し、重複する説明を省略する。
【００１８】
図２９（ａ）に示すように、特許文献１に開示された方法においては、フィン型半導体領域１０３ａ〜１０３ｄの上面のみならず側面にも不純物を導入するために、イオン注入によってイオン１０８ａ及び１０８ｂをそれぞれ、鉛直方向に対して互いに異なる側に傾いた注入角度でフィン型半導体領域１０３ａ〜１０３ｄに注入することによって、エクステンション領域１０７を形成する。この場合、フィン型半導体領域１０３ａ〜１０３ｄの上部には、イオン１０８ａ及びイオン１０８ｂの両方が注入されてなる第１の不純物領域１０７ａが形成される。しかしながら、フィン型半導体領域１０３ａ〜１０３ｄの各側部には、イオン１０８ａ又はイオン１０８ｂのいずれか一方のみが注入されてなる第２の不純物領域１０７ｂが形成される。すなわち、イオン１０８ａのドーズ量とイオン１０８ｂのドーズ量とが同じである場合、第１の不純物領域１０７ａの注入ドーズ量は、第２の不純物領域１０７ｂの注入ドーズ量の２倍の大きさになってしまう。
【００１９】
また、図２９（ｂ）に示すように、非特許文献１に開示された方法においては、プラズマドーピング法を用いてフィン型半導体領域１０３ａ〜１０３ｄにエクステンション領域１０７を形成する。プラズマドーピング法を用いて不純物注入を行った場合、フィン型半導体領域１０３ａ〜１０３ｄの上部には、注入イオン１０９ａと、吸着種（ガス分子やラジカル等の中性種）１０９ｂと、スパッタリングによってフィン型半導体領域１０３ａ〜１０３ｄを離脱する不純物１０９ｃとのバランスによって決まる注入ドーズ量を持つ第１の不純物領域１０７ａが形成される。しかしながら、フィン型半導体領域１０３ａ〜１０３ｄの各側部の注入ドーズ量については、注入イオン１０９ａやスパッタリングによる離脱不純物１０９ｃの影響は小さく、主として吸着種１０９ｂによって決まる注入ドーズ量を持つ第２の不純物領域１０７ｂが形成される。その結果、第１の不純物領域１０７ａの注入ドーズ量は、第２の不純物領域１０７ｂの注入ドーズ量と比べて例えば２５％程度以上高くなるので、第１の不純物領域１０７ａのシート抵抗は、第２の不純物領域１０７ｂのシート抵抗と比べて例えば２５％程度以上低くなる。
【００２０】
また、フィン型半導体領域に不純物領域を形成するために特許文献２に開示されたプラズマドーピング法を適用した場合、次のような問題がある。図３０（ａ）に示すように、特許文献２に開示されたプラズマドーピング法（プラズマ生成ガスはＢ2 Ｈ6 ／Ｈｅ）を平坦な半導体領域１５１に適用した場合、半導体領域１５１を構成するシリコンの削れ量は１ｎｍ／ｍｉｎ以下である。しかしながら、図３０（ｂ）に示すように、特許文献２に開示されたプラズマドーピング法を用いてフィン型半導体領域に不純物領域を形成した場合、平坦な半導体領域１５１上のフィン型半導体領域１５２の上部コーナーの削れ量は１０ｎｍ／ｍｉｎよりも大きくなってしまう。図３１は、このような問題が生じたフィン型半導体領域上にゲート絶縁膜を介してゲート電極を形成した様子を表す斜視図である。図３１に示すように、上部に不純物領域１６１ａ及び側部に不純物領域１６１ｂを有するフィン型半導体領域１６１を跨ぐようにゲート絶縁膜１６２を介してゲート電極１６３が形成されている。ここで、ａ、ｂ、ｃ、ｄは、鞍馬形状のゲート絶縁膜１６２の内壁のうちソース側のコーナーを表し、ａ''、ｂ''、ｃ''、ｄ''は、フィン型半導体領域１６１のソース側端面までコーナーａ、ｂ、ｃ、ｄを平行移動させたものである。すなわち、フィン型半導体領域１６１の上部コーナーの削れ量Ｇは当該上部コーナーからｂ''又はｃ''までの距離であり、当該上部コーナーの曲率半径をｒとすると、Ｇ＝（√２ー１）・ｒである（ドーピング前の上部コーナーの曲率半径ｒ’が０の場合）。フィン型半導体領域１６１の上部コーナーの削れ量Ｇが大きくなると、ゲート絶縁膜１６２の内壁コーナーｂ又はｃと例えばエクステンション領域となる不純物領域１６１ａ又は１６１ｂとの間に意図しない隙間が生じてしまう。
【００２１】
以上に説明したように、従来のフィン型ＦＥＴのエクステンション領域の形成方法によると（図２７、図２８参照）、フィン型半導体領域１０３ａ〜１０３ｄの上部に形成される第１の不純物領域１０７ａの注入ドーズ量が、フィン型半導体領域１０３ａ〜１０３ｄの側部に形成される第２の不純物領域１０７ｂの注入ドーズ量と比べて高くなる。また、第２の不純物領域１０７ｂの接合深さは、第１の不純物領域１０７ａの接合深さと比べて浅くなる。これにより、第１の不純物領域１０７ａのシート抵抗、比抵抗又は拡がり抵抗は、第２の不純物領域１０７ｂのシート抵抗、比抵抗又は拡がり抵抗と比べて低くなる。尚、対象物のシート抵抗をＲｓ、抵抗率（比抵抗）をρ、厚さ（接合深さ）をｔ、拡がり抵抗をρｗとすると、Ｒｓ＝ρ／ｔである。また、拡がり抵抗測定において広く知られている関係式ρｗ＝ＣＦ×ｋ×ρ／２πｒに表されているように、抵抗率（比抵抗）ρと拡がり抵抗ρｗとは基本的には１対１の関係にあるので、Ｒｓとρｗ／ｔとの間には比例関係が成り立つ。前記関係式において、ＣＦは拡がり抵抗ρｗの体積効果を考慮した補正項（補正無しの場合にはＣＦ＝１）であり、ｋは探針と試料との間のショットキー障壁における極性依存性を考慮した補正項（例えば試料がｐ型シリコンの場合にはｋ＝１、試料がｎ型シリコンの場合にはｋ＝１〜３）であり、ｒは探針先端の曲率半径である。
【００２２】
このようなエクステンション構造を有するフィン型ＦＥＴを動作させた場合、エクステンション領域１０７を流れる電流は、第２の不純物領域１０７ｂと比べて注入ドーズ量が高い、つまりシート抵抗が低い第１の不純物領域１０７ａに集中するため、所望のトランジスタ特性が得られないという問題が生じる。
【００２３】
また、従来のフィン型ＦＥＴでは（図２７、図２８参照）、ソース・ドレイン領域もエクステンション領域と同様なイオン注入法やプラズマドーピング法を用いて形成される。そのため、ソース・ドレイン領域１１７においても、フィン型半導体領域１０３ａ〜１０３ｄの上部に形成される第３の不純物領域１１７ａの注入ドーズ量が、フィン型半導体領域１０３ａ〜１０３ｄの側部に形成される第４の不純物領域１１７ｂの注入ドーズ量と比べて高くなる。また、第４の不純物領域１１７ｂの接合深さは、第３の不純物領域１１７ａの接合深さと比べて浅くなる。このようなソース・ドレイン構造を有するフィン型ＦＥＴを動作させた場合、ソース・ドレイン領域１１７を流れる電流は、第４の不純物領域１１７ｂと比べて注入ドーズ量が高い、つまりシート抵抗が低い第２の不純物領域１１７ａに集中するため、所望のトランジスタ特性が得られないという問題が生じる。
【００２４】
また、従来のフィン型ＦＥＴのエクステンション領域の形成方法によると（図３１参照）、フィン型半導体領域１６１を跨ぐゲート絶縁膜１６２の内壁とフィン型半導体領域１６１のエクステンション領域との間に意図しない隙間が生じてしまう。このようなエクステンション構造を有するフィン型ＦＥＴを動作させた場合、エクステンション領域を流れる電流が、フィン型半導体領域１６１の上部コーナーでは流れ難くなるため、所望のトランジスタ特性が得られないという問題が生じる。
【００２５】
特に、従来のフィン型ＦＥＴのエクステンション領域の形成方法によってフィン型ＣＭＩＳＦＥＴを形成した場合、フィン型ＰＭＩＳＦＥＴを形成するためのｐ型不純物であるボロン（Ｂ）の質量と比較して、フィン型ＮＭＩＳＦＥＴを形成するためのｎ型不純物である砒素（Ａｓ）や燐（Ｐ）の質量の方が大きいことに起因して、フィン型ＮＭＩＳＦＥＴを構成するフィン型半導体領域の上部コーナーがより大きく削られてしまうという問題が生じる。
【００２６】
前述の知見に鑑み、本願発明者らは、ｎ型不純物注入のためのプラズマドーピング時の圧力をｐ型不純物注入のためのプラズマドーピング時の圧力以下に設定することによって、フィン型ＰＭＩＳＦＥＴだけではなくフィン型ＮＭＩＳＦＥＴをも同一基板上に有するフィン型ＣＭＩＳＦＥＴにおいても、各ＭＩＳＦＥＴを構成するフィン型半導体領域の側部に、フィン型半導体領域の上部と比べて８０％以上の注入ドーズ量を有する不純物領域を形成する方法を発明するに至った。
【００２７】
より具体的には、ｐ型不純物注入のためのプラズマドーピング時には圧力（チャンバー内圧力：以下同じ）を０．６Ｐａ以下に設定し、ｎ型不純物注入のためのプラズマドーピング時の圧力を０．４Ｐａ以下に設定することによって、ＰＭＩＳＦＥＴ及びＮＭＩＳＦＥＴのそれぞれを構成するフィン型半導体領域の側部に、フィン型半導体領域の上部と比べて８０％以上の注入ドーズ量を有する不純物領域を備えた半導体装置つまりフィン型ＣＭＩＳＦＥＴを実現する方法を発明するに至った。
【００２８】
特に、フィン型ＦＥＴでは、エクステンション領域及びソース・ドレイン領域のゲート幅方向の幅においてフィン型半導体領域の側部に形成される不純物領域の幅が占める割合が７０％以上に達する場合もあるので、フィン型半導体領域の側部に形成される不純物領域の注入ドーズ量を、フィン型半導体領域の上部に形成される不純物領域の注入ドーズ量と比べて可能な限り同等に、或いは同等以上にすることが重要になってきている。言い換えれば、フィン型半導体領域の側部に形成される不純物領域の比抵抗、拡がり抵抗又はシート抵抗を、フィン型半導体領域の上部に形成される不純物領域の比抵抗、拡がり抵抗又はシート抵抗の１．２５倍以下に設定することが重要になってきている。
【００２９】
尚、プラズマドーピング時の圧力の下限については、スループットや装置限界等の支障がない範囲において低く設定することができるが、例えば現行のＩＣＰ方式のプラズマ装置の性能等を考慮した場合には当該下限は０．１Ｐａ程度であり、将来的に予定されているプラズマ装置の性能を考慮した場合には当該下限は０．０１Ｐａ程度である。
【００３０】
本発明に係る半導体装置は、以上に述べた本発明のプラズマドーピング方法によって得られる半導体装置であって、同一基板上に形成された第１のフィン型半導体領域及び第２のフィン型半導体領域と、前記第１のフィン型半導体領域の上部に形成された第１の第１導電型不純物領域と、前記第１のフィン型半導体領域の側部に形成された第２の第１導電型不純物領域と、前記第２のフィン型半導体領域の上部に形成された第１の第２導電型不純物領域と、前記第２のフィン型半導体領域の側部に形成された第２の第２導電型不純物領域と、前記第１のフィン型半導体領域の所定の部分における少なくとも側面及び上部コーナーを覆うように形成された第１のゲート絶縁膜と、前記第２のフィン型半導体領域の所定の部分における少なくとも側面及び上部コーナーを覆うように形成された第２のゲート絶縁膜とを備え、前記第１のゲート絶縁膜の外側に位置する前記第１のフィン型半導体領域における上部コーナーの曲率半径ｒ１’は、前記第１のゲート絶縁膜の下側に位置する前記第１のフィン型半導体領域における上部コーナーの曲率半径ｒ１よりも大きく且つ２×ｒ１以下であり、前記第２のゲート絶縁膜の外側に位置する前記第２のフィン型半導体領域における上部コーナーの曲率半径ｒ２’は、前記第２のゲート絶縁膜の下側に位置する前記第２のフィン型半導体領域における上部コーナーの曲率半径ｒ２よりも大きく且つ２×ｒ２以下である。
【００３１】
本発明に係る半導体装置において、各フィン型半導体領域の側部に形成された不純物領域の注入ドーズ量が、各フィン型半導体領域の上部に形成された不純物領域の注入ドーズ量の８０％（より好ましくは９０％）程度以上であれば、言い換えると、各フィン型半導体領域の側部に形成された不純物領域のシート抵抗、比抵抗又は拡がり抵抗が、各フィン型半導体領域の上部に形成された不純物領域のシート抵抗、比抵抗又は拡がり抵抗の１．２５倍以下（より好ましくは１．１倍以下）であれば、従来技術と比べてトランジスタ特性を顕著に改善することができる。
【００３２】
また、「フィン型半導体領域の側面の高さ」／「フィン型半導体領域の上面のゲート幅方向の幅」（以下、アスペクト比と称する）が小さければ、各フィン型半導体領域の側部に形成された不純物領域の注入ドーズ量が、各フィン型半導体領域の上部に形成された不純物領域の注入ドーズ量と比べてある程度小さくても、トランジスタ特性の劣化は少ない。一方、このアスペクト比が大きくなるに従って、各フィン型半導体領域の側部に形成された不純物領域の注入ドーズ量を、各フィン型半導体領域の上部に形成された不純物領域の注入ドーズ量と比べて８０％以上にする必要性が増す。
【００３３】
また、各フィン型半導体領域に設けられた不純物領域とゲート絶縁膜の内壁との隙間を完全にゼロにするためには、プラズマドーピングを用いた各フィン型半導体領域に対するエッチング量を完全にゼロにしなければならない。そのためには、イオン密度が極端に小さい条件を用いなければならないので、プラズマドーピング処理に要する時間が極端に長くなり、生産性が極端に低下する。従って、各フィン型半導体領域に設けられた不純物領域とゲート絶縁膜の内壁との隙間がゼロよりも大きく且つ１０ナノメートル程度以下であれば、言い換えると、ゲート絶縁膜の外側に位置する部分の各フィン型半導体領域における上部コーナーの曲率半径ｒ’が、ゲート絶縁膜の下側に位置する部分の各フィン型半導体領域における上部コーナーの曲率半径ｒよりも大きく且つ２×ｒ以下であれば、トランジスタ特性の劣化を少なく抑制しつつ、プラズマドーピング処理の生産性を確保することもできる。
【００３４】
本発明に係る半導体装置において、前記第２の第１導電型不純物領域の接合深さは、前記第１の第１導電型不純物領域の接合深さと比べて同等以上であり、前記第２の第２導電型不純物領域の接合深さは、前記第１の第２導電型不純物領域の接合深さと比べて同等以上であってもよい。
【００３５】
本発明に係る半導体装置において、前記第１のフィン型半導体領域及び前記第２のフィン型半導体領域のそれぞれと前記基板との間には絶縁層が形成されていてもよい。
【００３６】
本発明に係る半導体装置において、前記第１のゲート絶縁膜上に形成された第１のゲート電極と、前記第２のゲート絶縁膜上に形成された第２のゲート電極とをさらに備え、前記第１の第１導電型不純物領域及び前記第２の第１導電型不純物領域は、前記第１のフィン型半導体領域における前記所定の部分以外の他の部分に形成されており、前記第１の第２導電型不純物領域及び前記第２の第２導電型不純物領域は、前記第２のフィン型半導体領域における前記所定の部分以外の他の部分に形成されていてもよい。この場合、前記第１のゲート絶縁膜は、前記第１のフィン型半導体領域の前記所定の部分における上面上にも形成されており、前記第２のゲート絶縁膜は、前記第２のフィン型半導体領域の前記所定の部分における上面上にも形成されていてもよい。また、前記第１の第１導電型不純物領域及び前記第２の第１導電型不純物領域はＰ型のエクステンション領域であり、前記第１の第２導電型不純物領域及び前記第２の第２導電型不純物領域はＮ型のエクステンション領域であってもよい。さらに、前記第１のゲート電極の側面上に形成された第１の絶縁性サイドウォールスペーサと、前記第２のゲート電極の側面上に形成された第２の絶縁性サイドウォールスペーサと、前記第１のフィン型半導体領域の上部に形成された第３の第１導電型不純物領域と、前記第１のフィン型半導体領域の側部に形成された第４の第１導電型不純物領域と、前記第２のフィン型半導体領域の上部に形成された第３の第２導電型不純物領域と、前記第２のフィン型半導体領域の側部に形成された第４の第２導電型不純物領域とをさらに備え、前記第３の第１導電型不純物領域及び前記第４の第１導電型不純物領域は、前記第１のフィン型半導体領域の前記他の部分のうち前記第１の絶縁性サイドウォールスペーサの外側に位置する部分に形成されており、前記第３の第２導電型不純物領域及び前記第４の第２導電型不純物領域は、前記第２のフィン型半導体領域の前記他の部分のうち前記第２の絶縁性サイドウォールスペーサの外側に位置する部分に形成されていてもよい。ここで、前記第３の第１導電型不純物領域及び前記第４の第１導電型不純物領域はＰ型のソース・ドレイン領域であり、前記第３の第２導電型不純物領域及び前記第４の第２導電型不純物領域はＮ型のソース・ドレイン領域であってもよい。
【００３７】
本発明に係る半導体装置において、前記第１のフィン型半導体領域の側面の高さは、前記第１のフィン型半導体領域の上面におけるゲート幅方向の幅と比べて大きく、前記第２のフィン型半導体領域の側面の高さは、前記第２のフィン型半導体領域の上面におけるゲート幅方向の幅と比べて大きいと、本発明による効果が顕著に得られる。
【００３８】
本発明に係る半導体装置において、前記第１のフィン型半導体領域及び前記第２のフィン型半導体領域のそれぞれの上面におけるゲート幅方向の幅は２０ｎｍ以下であると、本発明による効果が顕著に得られる。
【００３９】
本発明に係る半導体装置の製造方法は、前述の本発明のプラズマドーピング方法に基づいた半導体装置の製造方法であって、同一基板上に第１のフィン型半導体領域及び第２のフィン型半導体領域を形成する工程（ａ）と、前記第１のフィン型半導体領域に第１導電型不純物をプラズマドーピング法によって注入し、それにより、前記第１のフィン型半導体領域の上部に第１の第１導電型不純物領域を形成すると共に、前記第１のフィン型半導体領域の側部に第２の第１導電型不純物領域を形成する工程（ｂ）と、前記第２のフィン型半導体領域に第２導電型不純物をプラズマドーピング法によって注入し、それにより、前記第２のフィン型半導体領域の上部に第１の第２導電型不純物領域を形成すると共に、前記第２のフィン型半導体領域の側部に第２の第２導電型不純物領域を形成する工程（ｃ）とを備え、前記第１導電型不純物はｐ型不純物又はｎ型不純物であり、前記第２導電型不純物は前記第１導電型不純物とは異なる導電型の不純物であり、前記第２導電型不純物の質量が前記第１導電型不純物の質量よりも重い場合には、前記工程（ｃ）でのプラズマドーピング時の圧力を前記工程（ｂ）でのプラズマドーピング時の圧力以下に設定し、前記第１導電型不純物の質量が前記第２導電型不純物の質量よりも重い場合には、前記工程（ｂ）でのプラズマドーピング時の圧力を前記工程（ｃ）でのプラズマドーピング時の圧力以下に設定する。
【００４０】
すなわち、本発明に係る半導体装置の製造方法は、プラズマドーピング法を用いた場合におけるフィン型半導体領域に対するエッチング量及び注入ドーズ量の制御に特徴を有しており、プラズマドーピング時における圧力を調整することによってエッチング量を抑制することが可能となると共に、ドーピング後にアニールを実施することによって、注入ドーズ量の制御を通じてシート抵抗を所望の値に制御することが可能となる。
【００４１】
具体的には、プラズマドーピングにおいて、原料ガスをプラズマ中に供給すると、ラジカル、イオン又は原料ガスの構成分子若しくは当該分子が分解してなる分子若しくは原子がプラズマ中に存在することになる。そこで、本発明に係る半導体装置の製造方法は、
（１）プラズマ中のイオンは基本的に基板主面に対して垂直に入射すること
（２）プラズマ中のガス分子やラジカル等の中性種は基板主面に対してランダムな方向から入射すること
（３）半導体中に導入された不純物はイオンとして導入されても中性種として導入されても熱処理によって活性化されて電気伝導に寄与すること
をフィン型ＦＥＴ等の３次元デバイスに適用する方法である。さらに、これらのイオン、ガス分子及びラジカル等が有する本来的な性質（１）〜（３）に加えて、本願発明者らが実験で新規に発見した、フィン型半導体領域にプラズマドーピングを施した場合に特有の性質
（４）フィン形状の半導体領域の角部分（上部コーナー）をエッチングする要因は、基本的にプラズマ中のイオンであって、イオン密度を低下させることによって角部分のエッチング量が抑制されること
に着目して、本発明に係る半導体装置の製造方法は、「導入不純物の質量が大きくなるに従って、プラズマドーピング時の圧力を小さく設定すること」を主要な特徴とする。これにより、プラズマドーピング時の圧力を十分に低下させることによってイオン密度が極めて低い水準にまで低下するので、フィン型半導体領域の角部分のエッチング量が抑制される。また、同時に、基板主面に対して垂直に入射する不純物の量を少なくして、相対的に基板主面に対してランダムな方向から入射する不純物の量を増加させることができる。さらに、イオン密度が低下したことに起因する注入ドーズ量の低下に対しては、原料ガス中における不純物を含むガスの割合を希釈ガスに対して増加させることによって注入ドーズ量の低下を補って所望の注入ドーズ量を達成することができる。このため、半導体領域側部に、半導体領域上部と比べて８０％以上の注入ドーズ量を有する不純物領域を備えた半導体装置を得ることができる。従って、例えばフィン型ＦＥＴにおけるエクステンション領域及びソース・ドレイン領域のゲート幅方向の幅においてフィン型半導体領域側部に形成される不純物領域の幅が占める割合が大きくなってきても、所望のトランジスタ特性を得ることができる。
【００４２】
本発明に係る半導体装置の製造方法において、前記工程（ａ）と前記工程（ｂ）及び前記工程（ｃ）との間に、前記第１のフィン型半導体領域の所定の部分における少なくとも側面及び上部コーナーを覆うように第１のゲート絶縁膜を形成すると共に前記第２のフィン型半導体領域の所定の部分における少なくとも側面及び上部コーナーを覆うように第２のゲート絶縁膜を形成する工程をさらに備え、前記工程（ｂ）の後、前記第１のゲート絶縁膜の外側に位置する前記第１のフィン型半導体領域における上部コーナーの曲率半径ｒ１’は、前記第１のゲート絶縁膜の下側に位置する前記第１のフィン型半導体領域における上部コーナーの曲率半径ｒ１よりも大きく且つ２×ｒ１以下であり、前記工程（ｃ）の後、前記第２のゲート絶縁膜の外側に位置する前記第２のフィン型半導体領域における上部コーナーの曲率半径ｒ２’は、前記第２のゲート絶縁膜の下側に位置する前記第２のフィン型半導体領域における上部コーナーの曲率半径ｒ２よりも大きく且つ２×ｒ２以下であってもよい。
【００４３】
本発明に係る半導体装置の製造方法において、前記第２導電型不純物の質量は前記第１導電型不純物の質量よりも重く、前記工程（ｂ）において、プラズマドーピング時のイオン電流密度を０．５ｍＡ／ｃｍ2 以下に設定し、前記工程（ｃ）において、プラズマドーピング時のイオン電流密度を０．１ｍＡ／ｃｍ2 以下に設定してもよい。
【００４４】
本発明に係る半導体装置の製造方法において、前記第２導電型不純物の質量は前記第１導電型不純物の質量よりも重く、前記第１導電型不純物はボロンであり、前記第２導電型不純物は砒素又は燐であり、前記工程（ｂ）は、前記第１導電型不純物を含むガスからなるプラズマを用いて行われ、前記工程（ｃ）は、前記第２導電型不純物を含むガスからなるプラズマを用いて行われてもよい。
【００４５】
本発明に係る半導体装置の製造方法において、前記工程（ｂ）は、前記第１導電型不純物を含む第１のガスからなるプラズマを用いて行われ、前記工程（ｃ）は、前記第２導電型不純物を含む第２のガスからなるプラズマを用いて行われ、前記第１のガスは、前記第１導電型不純物を含む分子をヘリウムで希釈してなるガスであり、前記第２のガスは、前記第２導電型不純物を含む分子をヘリウムで希釈してなるガスであってもよい。
【００４６】
本発明に係る半導体装置の製造方法において、前記工程（ｂ）は、前記第１導電型不純物を含む第１のガスからなるプラズマを用いて行われ、前記工程（ｃ）は、前記第２導電型不純物を含む第２のガスからなるプラズマを用いて行われ、前記第１のガス又は前記第２のガスの一方はＢ2 Ｈ6 とＨｅとの混合ガスであってもよい。
【００４７】
本発明に係る半導体装置の製造方法において、前記工程（ｂ）は、前記第１導電型不純物を含む第１のガスからなるプラズマを用いて行われ、前記工程（ｃ）は、前記第２導電型不純物を含む第２のガスからなるプラズマを用いて行われ、前記第１のガス又は前記第２のガスの一方はＡｓＨ3 とＨｅとの混合ガスであってもよい。
【００４８】
本発明に係る半導体装置の製造方法において、前記工程（ｂ）は、前記第１導電型不純物を含む第１のガスからなるプラズマを用いて行われ、前記工程（ｃ）は、前記第２導電型不純物を含む第２のガスからなるプラズマを用いて行われ、前記第１のガス又は前記第２のガスの一方はＰＨ3 とＨｅとの混合ガスであってもよい。
【発明の効果】
【００４９】
本発明によると、ＰＭＩＳＦＥＴ及びＮＭＩＳＦＥＴのそれぞれを構成する各フィン型半導体領域の側部に、当該各フィン型半導体領域の上部と比べて同等以上の注入ドーズ量を有する不純物領域を備えた半導体装置、言い換えると、ＰＭＩＳＦＥＴ及びＮＭＩＳＦＥＴのそれぞれを構成する各フィン型半導体領域側部に低シート抵抗の不純物領域を備えた半導体装置を得ることができるので、フィン型ＣＭＩＳＦＥＴ等の３次元デバイスにおける特性劣化を防止することができる。
【発明を実施するための最良の形態】
【００５０】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置の構造について図面を参照にしながら説明する。
【００５１】
図１（ａ）〜（ｅ）は、本発明の第１の実施形態に係る半導体装置、具体的には、フィン型ＣＭＩＳＦＥＴを有する半導体装置の構造を示す図であり、図１（ａ）は平面図であり、図１（ｂ）は図１（ａ）におけるＡ−Ａ線の断面図であり、図１（ｃ）は図１（ａ）におけるＢ−Ｂ線の断面図であり、図１（ｄ）は図１（ａ）におけるＣ−Ｃ線の断面図であり、図１（ｅ）は図１（ａ）におけるＤ−Ｄ線の断面図である。
【００５２】
本実施形態のフィン型ＣＭＩＳＦＥＴは、図１（ａ）〜（ｅ）に示すように、例えばｐ型のシリコン基板からなる支持基板１１と、支持基板１１上に形成された例えば酸化シリコンからなる絶縁層１２と、絶縁層１２上に形成されたｎ型のフィン型半導体領域１３ａ、１３ｂ及びｐ型のフィン型半導体領域９１３ｃ、９１３ｄと、ｎ型のフィン型半導体領域１３ａ、１３ｂ及びｐ型のフィン型半導体領域９１３ｃ、９１３ｄのそれぞれの上に例えばシリコン酸窒化膜からなるゲート絶縁膜１４ａ、１４ｂ、９１４ｃ、９１４ｄを介して形成されたゲート電極１５と、ゲート電極１５の側面上に形成された絶縁性サイドウォールスペーサ１６と、ｎ型のフィン型半導体領域１３ａ、１３ｂにおけるゲート電極１５を挟む両側方領域に形成されたｐ型のエクステンション領域１７と、ｐ型のフィン型半導体領域９１３ｃ、９１３ｄにおけるゲート電極１５を挟む両側方領域に形成されたｎ型のエクステンション領域９１７と、ｎ型のフィン型半導体領域１３ａ、１３ｂにおけるゲート電極１５及び絶縁性サイドウォールスペーサ１６を挟む両側方領域に形成されたｐ型のソース・ドレイン領域２７と、ｐ型のフィン型半導体領域９１３ｃ、９１３ｄにおけるゲート電極１５及び絶縁性サイドウォールスペーサ１６を挟む両側方領域に形成されたｎ型のソース・ドレイン領域９２７とを有している。
【００５３】
尚、本実施形態では、ｎ型のフィン型半導体領域１３ａ、１３ｂは、ｐ型のフィン型半導体領域にＡｓ等のｎ型不純物をイオン注入することによって形成されている。
【００５４】
また、本実施形態では、ｎ型のフィン型半導体領域１３ａ、１３ｂ及びｐ型のフィン型半導体領域９１３ｃ、９１３ｄにおいて、ゲート幅方向の幅ａは例えば３０ｎｍ程度であり、ゲート長方向の幅ｂは例えば２００ｎｍ程度であり、高さ（厚さ）ｃは例えば５０ｎｍ程度である。また、絶縁層１２上において、同じ導電型のフィン型半導体領域同士はゲート幅方向にピッチｄ（例えば６０ｎｍ程度）で並ぶように配置されていると共に異なる導電型のフィン型半導体領域同士はゲート幅方向にピッチｅ（例えば２００ｎｍ程度）で並ぶように配置されている。
【００５５】
また、本実施形態において、ｎ型のフィン型半導体領域１３ａ、１３ｂ及びｐ型のフィン型半導体領域９１３ｃ、９１３ｄにおいて、上面と側面とは互いに垂直であってもよいし、垂直でなくてもよい。
【００５６】
また、本実施形態において、ゲート電極１５は、ゲート幅方向にｎ型のフィン型半導体領域１３ａ、１３ｂ及びｐ型のフィン型半導体領域９１３ｃ、９１３ｄのそれぞれを跨ぐ様に形成されている（ｎ型のフィン型半導体領域１３ｂを跨ぐゲート電極１５をゲート電極１５ｂとし、ｐ型のフィン型半導体領域９１３ｃを跨ぐゲート電極１５をゲート電極１５ｃとする）。ｐ型のエクステンション領域１７は、ｎ型のフィン型半導体領域１３ａ、１３ｂのそれぞれの上部に形成された第１のｐ型不純物領域１７ａと、ｎ型のフィン型半導体領域１３ａ、１３ｂのそれぞれの側部に形成された第２のｐ型不純物領域１７ｂとから構成されている。また、ｎ型のエクステンション領域９１７は、ｐ型のフィン型半導体領域９１３ｃ、９１３ｄのそれぞれの上部に形成された第１のｎ型不純物領域９１７ａと、ｐ型のフィン型半導体領域９１３ｃ、９１３ｄのそれぞれの側部に形成された第２のｎ型不純物領域９１７ｂとから構成されている。また、ｐ型のソース・ドレイン領域２７は、ｎ型のフィン型半導体領域１３ａ、１３ｂのそれぞれの上部に形成された第３のｐ型不純物領域２７ａと、ｎ型のフィン型半導体領域１３ａ、１３ｂのそれぞれの側部に形成された第４のｐ型不純物領域２７ｂとから構成されている。また、ｎ型のソース・ドレイン９２７は、ｐ型のフィン型半導体領域９１３ｃ、９１３ｄのそれぞれの上部に形成された第３のｎ型不純物領域９２７ａと、ｐ型のフィン型半導体領域９１３ｃ、９１３ｄのそれぞれの側部に形成された第４のｎ型不純物領域９２７ｂとから構成されている。尚、ポケット領域の説明及び図示については省略する。
【００５７】
本実施形態の特徴は、フィン型ＣＭＩＳＦＥＴを構成する各フィン型半導体領域１３ａ、１３ｂ、９１３ｃ、９１３ｄのそれぞれの側部に形成された不純物領域１７ｂ及び９１７ｂの注入ドーズ量が、各フィン型半導体領域１３ａ、１３ｂ、９１３ｃ、９１３ｄのそれぞれの上部に形成された不純物領域１７ａ及び９１７ａの注入ドーズ量と比べて８０％以上になるように設定されていることである。これにより、エクステンション領域１７及び９１７のうち各フィン型半導体領域側部に形成された不純物領域１７ｂ及び９１７ｂのシート抵抗を、エクステンション領域１７及び９１７のうち各フィン型半導体領域上部に形成された不純物領域１７ａ及び９１７ａのシート抵抗の１．２５倍以下に設定することができるので、エクステンション領域１７及び９１７のゲート幅方向の幅においてフィン型半導体領域側部に形成された不純物領域１７ｂ及び９１７ｂの幅が占める割合が大きくなっても、所望のトランジスタ特性を得ることができる。
【００５８】
同様に、フィン型ＣＭＩＳＦＥＴを構成する各フィン型半導体領域１３ａ、１３ｂ、９１３ｃ、９１３ｄのそれぞれの側部に形成された不純物領域２７ｂ及び９２７ｂのシート抵抗を、各フィン型半導体領域１３ａ、１３ｂ、９１３ｃ、９１３ｄのそれぞれの上部に形成された不純物領域２７ａ及び９２７ａのシート抵抗の１．２５倍以下に設定することができるので、ソース・ドレイン領域２７及び９２７のゲート幅方向の幅においてフィン型半導体領域側部に形成された不純物領域２７ｂ及び９２７ｂの幅が占める割合が大きくなっても、所望のトランジスタ特性を得ることができる。
【００５９】
以上の説明においては、第２のｐ型不純物領域１７ｂ及び第２のｎ型不純物領域９１７ｂ（第４のｐ型不純物領域２７ｂ及び第４のｎ型不純物領域９２７ｂ）のシート抵抗を、第１のｐ型不純物領域１７ａ及び第１のｎ型不純物領域９１７ａ（第３のｐ型不純物領域２７ａ及び第３のｎ型不純物領域９２７ａ）のシート抵抗の１．２５倍以下に設定した。ここで、シート抵抗の代わりに、第２のｐ型不純物領域１７ｂ及び第２のｎ型不純物領域９１７ｂ（第４のｐ型不純物領域２７ｂ及び第４のｎ型不純物領域９２７ｂ）の比抵抗又は拡がり抵抗を、第１のｐ型不純物領域１７ａ及び第１のｎ型不純物領域９１７ａ（第３のｐ型不純物領域２７ａ及び第３のｎ型不純物領域９２７ａ）の比抵抗又は拡がり抵抗の１．２５倍以下に設定しても、同様の効果が得られる。尚、対象物のシート抵抗をＲｓ、抵抗率（比抵抗）をρ、厚さ（接合深さ）をｔ、拡がり抵抗をρｗとすると、Ｒｓ＝ρ／ｔである。また、抵抗率（比抵抗）ρと拡がり抵抗ρｗとは基本的には１対１の関係にあるので、Ｒｓとρｗ／ｔとの間には比例関係が成り立つ。以下の説明においては、主として「シート抵抗」を用いて説明を行うが、抵抗の大小関係については「シート抵抗」を「比抵抗」又は「拡がり抵抗」と読み替えてもよい。
【００６０】
尚、本実施形態において、フィン型半導体領域側部に形成された第２のｐ型不純物領域１７ｂ及び第２のｎ型不純物領域９１７ｂの注入ドーズ量が、フィン型半導体領域上部に形成された第１のｐ型不純物領域１７ａ及び第１のｎ型不純物領域９１７ａの注入ドーズ量の８０％（より好ましくは９０％）程度以上であれば、言い換えると、第２のｐ型不純物領域１７ｂ及び第２のｎ型不純物領域９１７ｂのシート抵抗、比抵抗又は拡がり抵抗が、第１のｐ型不純物領域１７ａ及び第１のｎ型不純物領域９１７ａのシート抵抗、比抵抗又は拡がり抵抗の１．２５倍以下（より好ましくは１．１倍以下）であれば、従来技術と比べてトランジスタ特性を顕著に改善することができる。
【００６１】
同様に、フィン型半導体領域側部に形成された第４のｐ型不純物領域２７ｂ及び第４のｎ型不純物領域９２７ｂの注入ドーズ量が、フィン型半導体領域上部に形成された第３のｐ型不純物領域２７ａ及び第３のｎ型不純物領域９２７ａの注入ドーズ量の８０％（より好ましくは９０％）程度以上であれば、言い換えると、第４のｐ型不純物領域２７ｂ及び第４のｎ型不純物領域９２７ｂのシート抵抗、比抵抗又は拡がり抵抗が、第３のｐ型不純物領域２７ａ及び第３のｎ型不純物領域９２７ａのシート抵抗、比抵抗又は拡がり抵抗の１．２５倍以下（より好ましくは１．１倍以下）であれば、従来技術と比べてトランジスタ特性を顕著に改善することができる。
【００６２】
また、本実施形態において「フィン型半導体領域の側面の高さ」／「フィン型半導体領域の上面のゲート幅方向の幅」（以下、アスペクト比と称する）が小さければ、フィン型半導体領域側部に形成された第２のｐ型不純物領域１７ｂ及び第２のｎ型不純物領域９１７ｂの注入ドーズ量が、フィン型半導体領域上部に形成された第１のｐ型不純物領域１７ａ及び第１のｎ型不純物領域９１７ａの注入ドーズ量と比べてある程度小さくても、つまり、第２のｐ型不純物領域１７ｂ及び第２のｎ型不純物領域９１７ｂのシート抵抗、比抵抗又は拡がり抵抗が第１のｐ型不純物領域１７ａ及び第１のｎ型不純物領域９１７ａのシート抵抗、比抵抗又は拡がり抵抗と比べてある程度大きくても、トランジスタ特性（例えばドレイン電流）の劣化は少ない。一方、このアスペクト比が大きくなるに従って、第２のｐ型不純物領域１７ｂ及び第２のｎ型不純物領域９１７ｂの注入ドーズ量を第１のｐ型不純物領域１７ａ及び第１のｎ型不純物領域９１７ａの注入ドーズ量と比べて同等以上にする必要性、つまり、第２のｐ型不純物領域１７ｂ及び第２のｎ型不純物領域９１７ｂのシート抵抗、比抵抗又は拡がり抵抗を第１のｐ型不純物領域１７ａ及び第１のｎ型不純物領域９１７ａのシート抵抗、比抵抗又は拡がり抵抗と比べて同等以下にする必要性が増す。
【００６３】
同様に、アスペクト比が小さければ、フィン型半導体領域側部に形成された第４のｐ型不純物領域２７ｂ及び第４のｎ型不純物領域２７ｂの注入ドーズ量が、フィン型半導体領域上部に形成された第３のｐ型不純物領域２７ａ及び第３のｎ型不純物領域９２７ａの注入ドーズ量と比べてある程度小さくても、つまり、第４のｐ型不純物領域２７ｂ及び第４のｎ型不純物領域２７ｂのシート抵抗、比抵抗又は拡がり抵抗が第３のｐ型不純物領域２７ａ及び第３のｎ型不純物領域９２７ａのシート抵抗、比抵抗又は拡がり抵抗と比べてある程度大きくても、トランジスタ特性の劣化は少ない。一方、このアスペクト比が大きくなるに従って、第４のｐ型不純物領域２７ｂ及び第４のｎ型不純物領域２７ｂの注入ドーズ量を第３のｐ型不純物領域２７ａ及び第３のｎ型不純物領域９２７ａの注入ドーズ量と比べて同等以上にする必要性、つまり第４のｐ型不純物領域２７ｂ及び第４のｎ型不純物領域２７ｂのシート抵抗、比抵抗又は拡がり抵抗を第３のｐ型不純物領域２７ａ及び第３のｎ型不純物領域９２７ａのシート抵抗、比抵抗又は拡がり抵抗と比べて同等以下にする必要性が増す。
【００６４】
尚、前述のトランジスタ特性、具体的には、ドレイン電流特性は、フィン型半導体領域の３表面（上面及び両側面）のドーズ量に依存するが、本実施形態によれば、上面に位置する第１のｐ型不純物領域１７ａ及び第１のｎ型不純物領域９１７ａ（第３のｐ型不純物領域２７ａ及び第３のｎ型不純物領域９２７ａ）の幅が、側面に位置する第２のｐ型不純物領域１７ｂ及び第２のｎ型不純物領域９１７ｂ（第４のｐ型不純物領域２７ｂ及び第４のｎ型不純物領域９２７ｂ）の幅と比べて小さくなった場合にも、第２のｐ型不純物領域１７ｂ及び第２のｎ型不純物領域９１７ｂ（第４のｐ型不純物領域２７ｂ及び第４のｎ型不純物領域９２７ｂ）の注入ドーズ量が比較的大きいので、ドレイン電流を大きく保つことができる。
【００６５】
以下、本発明の第１の実施形態に係る半導体装置の製造方法について図面を参照にしながら説明する。
【００６６】
図２（ａ）〜（ｊ）及び図３（ａ）〜（ｈ）は、第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。尚、図２（ａ）、（ｃ）、（ｅ）、（ｇ）、（ｉ）及び図３（ａ）、（ｃ）、（ｅ）、（ｇ）は、図１（ａ）におけるＣ−Ｃ線の断面構成と対応している。一方、図２（ｂ）、（ｄ）、（ｆ）、（ｈ）、（ｊ）及び図３（ｂ）、（ｄ）、（ｆ）、（ｈ）は、図１（ａ）におけるＤ−Ｄ線の断面構成と対応している。また、図２（ａ）〜（ｊ）及び図３（ａ）〜（ｈ）において、図１（ａ）〜（ｅ）に示す構造と同一の構成要素には同一の符号を付し、重複する説明を省略する。さらに、以下の説明における厚さや幅等の数値が一例であって、本発明がこれらの値によって限定されるものではないことは言うまでもない。
【００６７】
まず、図２（ａ）及び（ｂ）に示すように、例えばｐ型シリコンからなる厚さ８００μｍの支持基板１１上に例えば酸化シリコンからなる厚さ１５０ｎｍの絶縁層１２が設けられ、且つ絶縁層１２上に例えばｐ型シリコンからなる厚さ５０ｎｍの半導体層を備えたＳＯＩ基板を準備する。その後、当該半導体層をパターニングして、活性領域となるｎ型のフィン型半導体領域１３ｂ及びｐ型のフィン型半導体領域９１３ｃを形成する。ここで、ｎ型のフィン型半導体領域１３ｂ及びｐ型のフィン型半導体領域９１３ｃにおいて、ゲート幅方向の幅ａは例えば３０ｎｍ程度であり、ゲート長方向の幅ｂは例えば２００ｎｍ程度であり、高さ（厚さ）ｃは例えば５０ｎｍ程度である。また、同じ導電型のフィン型半導体領域同士はゲート幅方向にピッチｄ（例えば６０ｎｍ程度）で並ぶように配置されると共に異なる導電型のフィン型半導体領域同士はゲート幅方向にピッチｅ（例えば２００ｎｍ程度）で並ぶように配置される。
【００６８】
尚、本実施形態において、ｎ型のフィン型半導体領域１３ｂは、前述のｐ型の半導体層に対してドライエッチング等を行ってｐ型のフィン型半導体領域を形成した後に当該ｐ型のフィン型半導体領域にＡｓ等のｎ型不純物をイオン注入するなどして形成される。
【００６９】
次に、図２（ｃ）及び（ｄ）に示すように、ｎ型のフィン型半導体領域１３ｂ及びｐ型のフィン型半導体領域９１３ｃのそれぞれの表面上に、例えばシリコン酸窒化膜からなる厚さ３ｎｍ程度のゲート絶縁膜１４ｂ及び９１４ｃを形成した後、支持基板１１上の全面に亘って例えば厚さ６０ｎｍのポリシリコン膜１５Ａを形成する。
【００７０】
次に、図２（ｅ）及び（ｆ）に示すように、ポリシリコン膜１５Ａをエッチングして、ｎ型のフィン型半導体領域１３ｂ及びｐ型のフィン型半導体領域９１３ｃのそれぞれの上にゲート絶縁膜１４ｂ及び９１４ｃをそれぞれ介して例えばゲート長方向の幅が６０ｎｍのゲート電極１５ｂ及び１５ｃを形成する。
【００７１】
次に、図２（ｇ）及び（ｈ）に示すように、ｐ型のフィン型半導体領域９１３ｃ上を含むフィン型ＮＭＩＳＦＥＴ形成領域を覆う保護膜１９Ａ（例えばレジスト等）を形成した後、ゲート電極１５ｂ及び保護膜１９Ａをマスクとして、ｎ型のフィン型半導体領域１３ｂに対して、プラズマドーピング時の圧力を０．６Ｐａ以下に設定したプラズマドーピング条件でｐ型不純物をドーピングする。これにより、ｎ型のフィン型半導体領域１３ｂの上部に形成された第１のｐ型不純物領域１７ａと、ｎ型のフィン型半導体領域１３ｂの側部に形成された第２のｐ型不純物領域１７ｂとからなるｐ型のエクステンション領域１７が形成される。このとき、第２のｐ型不純物領域１７ｂは、第１のｐ型不純物領域１７ａと比べて注入ドーズ量が８０％以上になるように形成される。これにより、第２のｐ型不純物領域１７ｂのシート抵抗、比抵抗又は拡がり抵抗が第１のｐ型不純物領域１７ａのシート抵抗、比抵抗又は拡がり抵抗の１．２５倍以下になるように第２のｐ型不純物領域１７ｂを形成することができる。ここで、プラズマドーピング条件は、例えば、原料ガスがＨｅ（ヘリウム）で希釈したＢ2 Ｈ6 （ジボラン）であり、原料ガス中でのＢ2 Ｈ6 濃度が０．５質量％であり、原料ガスの総流量が１００ｃｍ3 ／分（標準状態）であり、チャンバー内圧力が０．３５Ｐａであり、ソースパワー（プラズマ生成用高周波電力）が５００Ｗであり、バイアス電圧（Ｖｐｐ）が２５０Ｖであり、基板温度が３０℃であり、プラズマドーピング時間が６０秒である。その後、ゲート電極１５ｂ及び保護膜１９Ａをマスクとして、ｎ型のフィン型半導体領域１３ｂに不純物をイオン注入して、ｎ型ポケット領域（図示省略）を形成する。
【００７２】
次に、図２（ｉ）及び（ｊ）に示すように、保護膜１９Ａを除去した後、ｎ型のフィン型半導体領域１３ｂ上を含むフィン型ＰＭＩＳＦＥＴ形成領域を覆う保護膜１９Ｂ（例えばレジスト等）を形成し、その後、ゲート電極１５ｃ及び保護膜１９Ｂをマスクとして、ｐ型のフィン型半導体領域９１３ｃに対して、プラズマドーピング時の圧力を０．４Ｐａ以下に設定したプラズマドーピング条件でｎ型不純物をドーピングする。これにより、ｐ型のフィン型半導体領域９１３ｃの上部に形成された第１のｎ型不純物領域９１７ａと、ｐ型のフィン型半導体領域９１３ｃの側部に形成された第２のｎ型不純物領域９１７ｂとからなるｎ型のエクステンション領域９１７が形成される。このとき、第２のｎ型不純物領域９１７ｂは、第１のｎ型不純物領域９１７ａと比べて注入ドーズ量が８０％以上になるように形成される。これにより、第２のｎ型不純物領域９１７ｂのシート抵抗、比抵抗又は拡がり抵抗が第１のｎ型不純物領域９１７ａのシート抵抗、比抵抗又は拡がり抵抗の１．２５倍以下になるように第２のｎ型不純物領域９１７ｂを形成することができる。ここで、プラズマドーピング条件は、例えば、原料ガスがＨｅ（ヘリウム）で希釈したＡｓＨ3 （アルシン）であり、原料ガス中でのＡｓＨ3 濃度が０．５質量％であり、原料ガスの総流量が１００ｃｍ3 ／分（標準状態）であり、チャンバー内圧力が０．３０Ｐａであり、ソースパワー（プラズマ生成用高周波電力）が５００Ｗであり、バイアス電圧（Ｖｐｐ）が２５０Ｖであり、基板温度が３０℃であり、プラズマドーピング時間が６０秒である。その後、ゲート電極１５ｃ及び保護膜１９Ｂをマスクとして、ｐ型のフィン型半導体領域９１３ｃに不純物をイオン注入して、ｐ型ポケット領域（図示省略）を形成する。
【００７３】
次に、保護膜１９Ｂを除去した後、支持基板１１上の全面に亘って例えば厚さ６０ｎｍ程度の絶縁膜を形成し、その後、異方性ドライエッチングを用いて当該絶縁膜をエッチバックすることにより、図３（ａ）及び（ｂ）に示すように、ゲート電極１５ｂ及び１５ｃのそれぞれの側面上に絶縁性サイドウォールスペーサ１６を形成する。
【００７４】
次に、図３（ｃ）及び（ｄ）に示すように、ｐ型のフィン型半導体領域９１３ｃ上を含むフィン型ＮＭＩＳＦＥＴ形成領域を覆う保護膜１９Ｃ（例えばレジスト等）を形成した後、ゲート電極１５ｂ及び絶縁性サイドウォールスペーサ１６並びに保護膜１９Ｃをマスクとして、ｎ型のフィン型半導体領域１３ｂに対してｐ型不純物をイオン注入する。これにより、ｎ型のフィン型半導体領域１３ｂの上部に形成された第３のｐ型不純物領域２７ａと、ｎ型のフィン型半導体領域１３ｂの側部に形成された第４のｐ型不純物領域２７ｂとからなるｐ型のソース・ドレイン領域２７が形成される。また、このとき、ゲート電極１５ｂにもｐ型不純物が注入される。ここで、イオン注入条件は、例えば、注入イオンがボロンイオン（Ｂ+ ）であり、注入エネルギーが１〜１０ｋｅＶ程度であり、注入ドーズ量が１〜５×１０15ｃｍ-2であり、チルト角が０°である。尚、イオン注入に代えて、チャンバー内圧力を０．６Ｐａ以下に設定してプラズマドーピングによってｐ型不純物のドーピングを行ってもよい。このようにすると、ｎ型のフィン型半導体領域１３ｂの側部に形成される第４のｐ型不純物領域２７ｂの注入ドーズ量を、ｎ型のフィン型半導体領域１３ｂの上部に形成される第３のｐ型不純物領域２７ａの注入ドーズ量の８０％以上に設定することができる。これにより、第４のｐ型不純物領域２７ｂのシート抵抗、比抵抗又は拡がり抵抗が第３のｐ型不純物領域２７ａのシート抵抗、比抵抗又は拡がり抵抗の１．２５倍以下になるように第４のｐ型不純物領域２７ｂを形成することができる。
【００７５】
次に、図３（ｅ）及び（ｆ）に示すように、保護膜１９Ｃを除去した後、ｎ型のフィン型半導体領域１３ｂ上を含むフィン型ＰＭＩＳＦＥＴ形成領域を覆う保護膜１９Ｄ（例えばレジスト等）を形成し、その後、ゲート電極１５ｃ及び絶縁性サイドウォールスペーサ１６並びに保護膜１９Ｄをマスクとして、ｐ型のフィン型半導体領域９１３ｃに対してｎ型不純物をイオン注入する。これにより、ｐ型のフィン型半導体領域９１３ｃの上部に形成された第３のｎ型不純物領域９２７ａと、ｐ型のフィン型半導体領域９１３ｃの側部に形成された第４のｎ型不純物領域９２７ｂとからなるｎ型のソース・ドレイン領域９２７が形成される。また、このとき、ゲート電極１５ｃにもｎ型不純物が注入される。ここで、イオン注入条件は、例えば、注入イオンが砒素イオン（Ａｓ+ ）であり、注入エネルギーが１〜１０ｋｅＶ程度であり、注入ドーズ量が１〜５×１０15ｃｍ-2であり、チルト角が０°である。尚、イオン注入に代えて、チャンバー内圧力を０．４Ｐａ以下に設定してプラズマドーピングによってｎ型不純物のドーピングを行ってもよい。このようにすると、ｐ型のフィン型半導体領域９１３ｃの側部に形成される第４のｎ型不純物領域９２７ｂの注入ドーズ量を、ｐ型のフィン型半導体領域９１３ｃの上部に形成される第３のｎ型不純物領域９２７ａの注入ドーズ量の８０％以上に設定することができる。これにより、第４のｎ型不純物領域９２７ｂのシート抵抗、比抵抗又は拡がり抵抗が第３のｎ型不純物領域９２７ａのシート抵抗、比抵抗又は拡がり抵抗の１．２５倍以下になるように第４のｎ型不純物領域９２７ｂを形成することができる。
【００７６】
最後に、図３（ｇ）及び（ｈ）に示すように、保護膜１９Ｄを除去し、これにより、本実施形態のフィン型ＣＭＩＳＦＥＴが完成する。
【００７７】
本実施形態の特徴は、同一基板１１上においてフィン型ＰＭＩＳＦＥＴのエクステンション領域１７及びフィン型ＮＭＩＳＦＥＴのエクステンション領域９１７をプラズマドーピング法を用いて形成するに際して、フィン型ＰＭＩＳＦＥＴのエクステンション領域１７の形成においてはｐ型不純物のプラズマドーピング時の圧力を０．６Ｐａ以下に設定し、フィン型ＮＭＩＳＦＥＴのエクステンション領域９１７の形成においてはｎ型不純物のプラズマドーピング時の圧力を０．４Ｐａ以下に設定することである。これにより、ｎ型のフィン型半導体領域１３ｂの側部に形成された不純物領域１７ｂがｎ型のフィン型半導体領域１３ｂの上部に形成された不純物領域１７ａと比べて８０％以上の注入ドーズ量を有するエクステンション領域１７を備えたフィン型ＰＭＩＳＦＥＴと、ｐ型のフィン型半導体領域９１３ｃの側部に形成された不純物領域９１７ｂがｐ型のフィン型半導体領域９１３ｃの上部に形成された不純物領域９１７ａと比べて８０％以上の注入ドーズ量を有するエクステンション領域９１７を備えたフィン型ＮＭＩＳＦＥＴとを同一基板上に有するフィン型ＣＭＩＳＦＥＴを得ることができる。
【００７８】
従って、フィン型ＰＭＩＳＦＥＴを構成するｎ型のフィン型半導体領域１３ｂの側部に形成されている不純物領域１７ｂのシート抵抗、比抵抗又は拡がり抵抗を、当該ｎ型のフィン型半導体領域１３ｂの上部に形成されている不純物領域１７ａのシート抵抗、比抵抗又は拡がり抵抗の１．２５倍以下に設定することができるので、フィン型ＰＭＩＳＦＥＴを構成するフィン型半導体領域１３ｂのエクステンション領域１７のゲート幅方向の幅において当該フィン型半導体領域１３ｂの側部に形成された不純物領域１７ｂの幅が占める割合が大きくなっても、所望のトランジスタ特性を得ることができる。
【００７９】
また、フィン型ＮＭＩＳＦＥＴを構成するｐ型のフィン型半導体領域９１３ｃの側部に形成されている不純物領域９１７ｂのシート抵抗、比抵抗又は拡がり抵抗を、当該ｐ型のフィン型半導体領域９１３ｃの上部に形成されている不純物領域９１７ａのシート抵抗、比抵抗又は拡がり抵抗の１．２５倍以下に設定することができるので、フィン型ＮＭＩＳＦＥＴを構成するフィン型半導体領域９１３ｃのエクステンション領域９１７のゲート幅方向の幅において当該フィン型半導体領域９１３ｃの側部に形成された不純物領域９１７ｂの幅が占める割合が大きくなっても、所望のトランジスタ特性を得ることができる。
【００８０】
同様に、フィン型ＰＭＩＳＦＥＴのソース・ドレイン領域２７をプラズマドーピング法を用いて形成する場合には、プラズマドーピング時の圧力を０．６Ｐａ以下に設定することにより、ｎ型のフィン型半導体領域１３ｂの側部に形成された不純物領域２７ｂがｎ型のフィン型半導体領域１３ｂの上部に形成された不純物領域２７ａと比べて８０％以上の注入ドーズ量を有するソース・ドレイン領域２７を備えたフィン型ＰＭＩＳＦＥＴを得ることができる。従って、不純物領域２７ｂのシート抵抗、比抵抗又は拡がり抵抗を不純物領域２７ａのシート抵抗、比抵抗又は拡がり抵抗の１．２５倍以下に設定することができるので、フィン型ＰＭＩＳＦＥＴを構成するフィン型半導体領域１３ｂのソース・ドレイン領域２７のゲート幅方向の幅において当該フィン型半導体領域１３ｂの側部に形成された不純物領域２７ｂの幅が占める割合が大きくなっても、所望のトランジスタ特性を得ることができる。
【００８１】
また、フィン型ＮＭＩＳＦＥＴのソース・ドレイン領域９２７をプラズマドーピング法を用いて形成する場合には、プラズマドーピング時の圧力を０．４Ｐａ以下に設定することにより、ｐ型のフィン型半導体領域９１３ｃの側部に形成された不純物領域９２７ｂがｐ型のフィン型半導体領域９１３ｃの上部に形成された不純物領域９２７ａと比べて８０％以上の注入ドーズ量を有するソース・ドレイン領域９２７を備えたフィン型ＮＭＩＳＦＥＴを得ることができる。従って、不純物領域９２７ｂのシート抵抗、比抵抗又は拡がり抵抗を不純物領域９２７ａのシート抵抗、比抵抗又は拡がり抵抗の１．２５倍以下に設定することができるので、フィン型ＮＭＩＳＦＥＴを構成するフィン型半導体領域９１３ｃのソース・ドレイン領域９２７のゲート幅方向の幅において当該フィン型半導体領域９１３ｃの側部に形成された不純物領域９２７ｂの幅が占める割合が大きくなっても、所望のトランジスタ特性を得ることができる。
【００８２】
尚、本実施形態において、図２（ｇ）及び（ｈ）に示す工程でｐ型不純物であるボロン（Ｂ）のプラズマドーピングによりｐ型のエクステンション領域１７（ｐ型不純物領域１７ａ及び１７ｂ）を形成し、図２（ｉ）及び（ｊ）に示す工程でｎ型不純物である砒素（Ａｓ）のプラズマドーピングによりｎ型のエクステンション領域９１７（ｎ型不純物領域９１７ａ及び９１７ｂ）を形成するに際して、比較的質量の小さいボロン（Ｂ）のプラズマドーピング時の圧力を０．６Ｐａ以下に設定し、比較的質量の大きい砒素（Ａｓ）のプラズマドーピング時の圧力を０．４Ｐａ以下に設定した。しかし、ｐ型のエクステンション領域１７を形成するためのｐ型不純物の質量が、ｎ型のエクステンション領域９１７を形成するためのｎ型不純物の質量よりも大きい場合には、ｐ型不純物のプラズマドーピング時の圧力を、ｎ型不純物のプラズマドーピング時の圧力以下に設定してもよい。すなわち、本発明のプラズマドーピング方法の特徴は、注入不純物の質量が大きいほど、プラズマドーピング時の圧力を低くすることである。
【００８３】
また、本実施形態において、図２（ｇ）及び（ｈ）に示すプラズマドーピング工程並びに図２（ｉ）及び（ｊ）に示すプラズマドーピング工程において、プラズマドーピングによる注入ドーズ量を大きくするために、ガス濃度、ソースパワー又はバイアスパワー等の他のパラメータを制御しても良いことは言うまでもない。
【００８４】
また、本実施形態において、フィン型ＰＭＩＳＦＥＴを構成するｎ型のフィン型半導体領域１３ｂの側部に形成されている第２のｐ型不純物領域１７ｂのシート抵抗、比抵抗又は拡がり抵抗を低減するためには、ｎ型のフィン型半導体領域１３ｂの上部に形成されている第１のｐ型不純物領域１７ａの接合深さと比べて第２のｐ型不純物領域１７ｂの接合深さを同等以上の深さに設定することが好ましい。このような構成は、例えば、第２のｐ型不純物領域１７ｂの注入ドーズ量が第１のｐ型不純物領域１７ａの注入ドーズ量と比べて大きくなるようにプラズマドーピングを実施した後に適切なアニールを行うことによって実現可能である。同様に、フィン型ＮＭＩＳＦＥＴを構成するｐ型のフィン型半導体領域９１３ｃの側部に形成されている第２のｎ型不純物領域９１７ｂのシート抵抗、比抵抗又は拡がり抵抗を低減するためには、ｐ型のフィン型半導体領域９１３ｃの上部に形成されている第１のｎ型不純物領域９１７ａの接合深さと比べて第２のｎ型不純物領域９１７ｂの接合深さを同等以上の深さに設定することが好ましい。このような構成は、例えば、第２のｎ型不純物領域９１７ｂの注入ドーズ量が第１のｎ型不純物領域９１７ａの注入ドーズ量と比べて大きくなるようにプラズマドーピングを実施した後に適切なアニールを行うことによって実現可能である。
【００８５】
また、本実施形態において、図２（ｇ）及び（ｈ）に示す工程でｐ型不純物のプラズマドーピングによりｐ型のエクステンション領域１７（ｐ型不純物領域１７ａ及び１７ｂ）を形成する際には、プラズマドーピングの原料ガスとして、Ｈｅで希釈したＢ2 Ｈ6 を用いたが、原料ガスは、ｎ型のフィン型半導体領域１３ｂに注入される不純物を含むガスであれば、特に限定されるものではない。例えば、Ｂ2 Ｈ6 に代えて、ボロン原子を含む他の分子（例えばＢＦ3 ）、若しくはボロン原子と水素原子とからなる他の分子を用いてもよい。また、不純物を含むガスをＨｅ等の希ガスによって希釈してもよいし、希釈しなくてもよい。尚、本実施形態のように、プラズマドーピングの原料ガスとして、Ｈｅで希釈したＢ2 Ｈ6 を用いる場合、原料ガス中のＢ2 Ｈ6 の質量濃度は０．０１％以上で且つ１％以下であることが好ましい。このようにすると、シリコン中にボロンを導入し易くなるのでより望ましい。具体的には、Ｂ2 Ｈ6 ガス濃度が０．０１％以下であると十分な量のボロンが導入されにくくなり、１％以上になると半導体基板表面にボロンを含む堆積物が付着してデポジションになり易くなる。
【００８６】
また、本実施形態において、図２（ｉ）及び（ｊ）に示す工程でｎ型不純物のプラズマドーピングによりｎ型のエクステンション領域９１７（ｎ型不純物領域９１７ａ及び９１７ｂ）を形成する際には、プラズマドーピングの原料ガスとして、Ｈｅで希釈したＡｓＨ3 を用いたが、原料ガスは、ｐ型のフィン型半導体領域９１３ｃに注入される不純物を含むガスであれば、特に限定されるものではない。例えば、ＡｓＨ3 に代えて、ＰＨ3 等を用いてもよい。また、不純物を含むガスをＨｅ等の希ガスによって希釈してもよいし、希釈しなくてもよい。尚、本実施形態のように、プラズマドーピングの原料ガスとして、Ｈｅで希釈したＡｓＨ3 を用いる場合、原料ガス中のＡｓＨ3 の質量濃度は０．０１％以上で且つ１％以下であることが好ましい。このようにすると、シリコン中に砒素を導入し易くなるのでより望ましい。具体的には、ＡｓＨ3 ガス濃度が０．０１％以下であると十分な量の砒素が導入されにくくなり、１％以上になると半導体基板表面に砒素を含む堆積物が付着してデポジションになり易くなる。
【００８７】
［本発明のメカニズム］
以下、本発明のメカニズムについて、ｐ型不純物のプラズマドーピングによりｐ型のエクステンション領域１７（ｐ型不純物領域１７ａ及び１７ｂ）を形成する場合を例として、図４を参照しながら説明するが、ｎ型不純物のプラズマドーピングによりｎ型のエクステンション領域９１７（ｐ型不純物領域９１７ａ及び９１７ｂ）を形成する場合のメカニズムも同様である。
【００８８】
まず、図４に示すように、ｎ型のフィン型半導体領域１３ａ、１３ｂに対して、ｐ型不純物をプラズマドーピング法を用いて注入する。これにより、フィン型半導体領域１３ａ、１３ｂの上部には、注入イオン１８ａと、吸着種（ガス分子やラジカル等の中性種）１８ｂと、スパッタリングによってフィン型半導体領域１３ａ〜１３ｄを離脱する不純物１８ｃとのバランスによって決まる注入ドーズ量を持つ第１のｐ型不純物領域１７ａが形成される。また、フィン型半導体領域１３ａ、１３ｂの側部には、主として吸着種（ガス分子やラジカル等の中性種）１８ｂによって決まる注入ドーズ量を持つ第２のｐ型不純物領域１７ｂが形成される。このとき、フィン型半導体領域１３ａ、１３ｂの側面に対して斜めに入射するイオンも存在するため、注入イオン１８ａやスパッタリングによってフィン型半導体領域１３ａ、１３ｂを離脱する不純物１８ｃも存在するが、吸着種１８ｂと比べるとその影響は非常に小さく、吸着種１８ｂによるドーピングが支配的になる。すなわち、フィン型半導体領域１３ａ、１３ｂの上部にドーピングされる注入イオン１８ａ及びフィン型半導体領域１３ａ〜１３ｄの上部からスパッタリングによって離脱する不純物１８ｃの数と比べて、フィン型半導体領域１３ａ、１３ｂの側部にドーピングされる注入イオン１８ａ及びフィン型半導体領域１３ａ、１３ｂの側部からスパッタリングによって離脱する不純物１８ｃの数は圧倒的に少ない。
【００８９】
以上に説明したように、フィン型半導体領域１３ａ、１３ｂの上部及び側部におけるドーピングの違いは、フィン型半導体領域１３ａ、１３ｂの上部においては、注入イオン１８ａの影響と、スパッタリングによってフィン型半導体領域１３ａ、１３ｂを離脱する不純物１８ｃの影響とが大きいのに対して、フィン型半導体領域１３ａ、１３ｂの側部においてはこれらの影響が極めて小さいことに起因する。ここで、スパッタリングによってフィン型半導体領域１３ａ、１３ｂを離脱する不純物１８ｃの量も、注入イオン１８ａの量や注入エネルギーによって影響される。すなわち、フィン型半導体領域１３ａ、１３ｂの上部及び側部におけるドーピングの根本的な違いは、フィン型半導体領域１３ａ、１３ｂの上面に照射される注入イオン１８ａの量と、フィン型半導体領域１３ａ、１３ｂの側面に照射される注入イオン１８ａの量とが圧倒的に違うこと、つまりフィン型半導体領域１３ａ、１３ｂの上面に照射される注入イオン１８ａの量はフィン型半導体領域１３ａ、１３ｂの側面と比べて圧倒的に多いことに起因する。
【００９０】
従って、フィン型半導体領域１３ａ、１３ｂの上面に照射される注入イオン１８ａの量を極めて少なくすることによって、前述のフィン型半導体領域１３ａ、１３ｂの上部及び側部におけるドーピングの根本的な違いをほとんど解消することができる。すなわち、フィン型半導体領域１３ａ、１３ｂの上面に照射される注入イオン１８ａの量を極めて少なくすると、フィン型半導体領域１３ａ、１３ｂの上部に注入される注入イオン１８ａの量が極めて少なくなると同時に、当該上部から離脱する不純物１８ｃの量も極めて少なくなる。それにより、フィン型半導体領域１３ａ、１３ｂの上部においては、注入ドーズ量に対する注入イオン１８ａの影響が注入ドーズ量に対する吸着種１８ｂの影響と比べて相対的に小さくなるので、吸着種１８ｂによるドーピングが注入ドーズ量に影響を与える主要因になる。一方、フィン型半導体領域１３ａ、１３ｂの側部においては、もともと、吸着種１８ｂによるドーピングが支配的である。この結果、フィン型半導体領域１３ａ、１３ｂの上部においても側部おいても、その注入ドーズ量が吸着種１８ｂによるドーピングの量によってほぼ決定される状況となる。吸着種１８ｂによるドーピングの量は、電界の影響を受けないランダムな運動方向を有する中性種（ガス分子やラジカル等）の吸着によって決まる量であるから、フィン型半導体領域１３ａ、１３ｂの上部においても側部においても同程度となる。これにより、第１のｐ型不純物領域１７ａの注入ドーズ量と第２のｐ型不純物領域１７ｂの注入ドーズ量とを等しくすることができる。
【００９１】
以下、フィン上部（不純物領域１７ａ及び９１７ａ）の注入ドーズ量とフィン側部（不純物領域１７ｂ及び９１７ｂ）の注入ドーズ量とが同程度である本発明のフィン型ＣＭＩＳＦＥＴについて、具体的な実施例を用いてさらに詳細に説明する。
【００９２】
（第１実施例）
図５（ａ）は、本発明のフィン型ＣＭＩＳＦＥＴの一例（第１実施例）の斜視図であり、図５（ｂ）は、図５（ａ）に示すフィン型ＣＭＩＳＦＥＴのうちＮＭＩＳＦＥＴの拡大斜視図である。尚、図５（ａ）、（ｂ）において、図１（ａ）〜（ｅ）に示すフィン型ＣＭＩＳＦＥＴと同一の構成要素には同一の符号を付すことにより、重複する説明を省略する。
【００９３】
まず、図５（ｂ）を参照しながらフィン型ＮＭＩＳＦＥＴのフィン角部（上部コーナー）の削れについて説明するが、フィン型ＰＭＩＳＦＥＴのフィン角部の削れについても同様である。図５（ｂ）に示すように、上部にｎ型不純物領域９１７ａ及び側部にｎ型不純物領域９１７ｂを有するｐ型のフィン型半導体領域９１３ｃを跨ぐようにゲート絶縁膜９１４ｃを介してゲート電極１５ｃが形成されている。ここで、ｐ型のフィン型半導体領域９１３ｃ（ｎ型のフィン型半導体領域１３ｂについても同様）の高さ及び幅はそれぞれ１２０ｎｍ及び１６０ｎｍである。また、図５（ｂ）において、ａ、ｂ、ｃ、ｄは、鞍馬形状のゲート絶縁膜９１４ｃの内壁のうちソース側のコーナーを表し、ａ''、ｂ''、ｃ''、ｄ''は、ｐ型のフィン型半導体領域９１３ｃのソース側端面までコーナーａ、ｂ、ｃ、ｄを平行移動させたものである。
【００９４】
本実施例において、コーナーｂ''と上部のｎ型不純物領域９１７ａとの距離Ｇ、つまりコーナーｃ''と上部のｎ型不純物領域９１７ａとの距離Ｇは、ゼロよりも大きく且つ１０ｎｍ以下である。従って、本実施例のフィン型ＣＭＩＳＦＥＴのうちのフィン型ＮＭＩＳＦＥＴにおけるプラズマドーピング処理後のフィン角部（フィン型ＰＭＩＳＦＥＴのフィン角部についても同様）の削れ量（曲率半径の増加量）は許容範囲内である。
【００９５】
以下、プラズマドーピングによるｐ型不純物及びｎ型不純物のそれぞれの注入プロセスについて、さらに詳しく説明する。
【００９６】
［フィン型ＰＭＩＳＦＥＴのフィン角部の削れ量の抑制］
まず、第１実施例におけるフィン型ＰＭＩＳＦＥＴのフィン角部の削れ量の抑制について、図６（ａ）及び（ｂ）を参照しながら説明する。
【００９７】
図６（ａ）は、ｐ型不純物のプラズマドーピングを行う前のフィン型半導体領域（正確にはフィンを有する半導体領域５１）の断面形状を模式的に示している。ここで、フィンの高さ及び幅は１２０ｎｍ及び１６０ｎｍであり、フィン同士の間の距離は２１０ｎｍである。すなわち、フィンの幅方向の中央と隣のフィンの幅方向の中央との距離は３７０ｎｍである。また、フィン角部（図中破線領域）の曲率半径は８．７ｎｍである。尚、フィン角部がｐ型不純物のプラズマドーピング前においても完全な直角形状ではなく、曲率を持つ形状となっている理由は、ｐ型不純物のプラズマドーピングの前工程であるドライエッチングや洗浄の工程で僅かながらフィン角部が削れているからである。
【００９８】
図６（ｂ）は、ｐ型不純物のプラズマドーピングを行った後のフィン型半導体領域（正確にはフィンを有する半導体領域５１）の断面形状を模式的に示している。ｐ型不純物のプラズマドーピング条件は、例えば、原料ガスがＨｅで希釈したＢ2 Ｈ6 であり、原料ガス中でのＢ2 Ｈ6 濃度が０．５質量％であり、チャンバー内圧力が０．３５Ｐａであり、ソースパワー（プラズマ生成用高周波電力）が６００Ｗであり、バイアス電圧Ｖｐｐが１３０Ｖであり、基板温度が２０℃であり、プラズマドーピング時間は２００秒である。プラズマの発生方式としては、例えばＩＣＰ方式を用いた。尚、第１実施例では、フィン上面に照射される注入イオンの量を極めて少なくして、フィン角部の削れ量を抑制するために、チャンバー内圧力を０．３５ＰａとＩＣＰ方式としては極めて小さく設定している。以上の条件によるｐ型不純物のプラズマドーピングを実施した後におけるフィン角部（図中破線領域）の曲率半径は１０．６ｎｍである。すなわち、第１実施例では、ｐ型不純物のプラズマドーピング前後におけるフィン角部の曲率半径の差は１．９ｎｍであり、これが２００秒間のプラズマドーピング時間において変化した量であることから、１分間当たりの削れ量（曲率半径の増加量）は０．６ｎｍと非常に小さいことが分かる。
【００９９】
［フィン型ＰＭＩＳＦＥＴのコンフォーマルドーピング性］
次に、第１実施例のフィン型ＰＭＩＳＦＥＴにおける第１のｐ型不純物領域（フィン上部の不純物領域）及び第２のｐ型不純物領域（フィン側部の不純物領域）のシート抵抗について、図面を参照しながら説明する。ｐ型不純物のプラズマドーピング条件は、例えば、原料ガスがＨｅで希釈したＢ2 Ｈ6 であり、原料ガス中でのＢ2 Ｈ6 濃度が０．８質量％であり、チャンバー内圧力が０．３５Ｐａであり、ソースパワー（プラズマ生成用高周波電力）が５００Ｗであり、バイアス電圧Ｖｐｐが２５０Ｖであり、基板温度が２０℃であり、プラズマドーピング時間は６０秒である。プラズマの発生方式としては、例えばＩＣＰ方式を用いた。また、フィン上面に照射される注入イオンの量を極めて少なくして、第１のｐ型不純物領域（フィン上部）の注入ドーズ量において吸着種によるドーピングの量が主要因になるように、言い換えると、もともと吸着種によるドーピングの量が主要因である第２のｐ型不純物領域（フィン側部）の注入ドーズ量に第１のｐ型不純物領域（フィン上部）の注入ドーズ量が近づくように、チャンバー内圧力を０．３５ＰａとＩＣＰ方式としては極めて小さく設定している。この場合のフィン角部の削れ量も、前述の［フィン型ＰＭＩＳＦＥＴのフィン角部の削れ量の抑制］の場合と同程度であって極めて小さい。図７（ａ）及び（ｂ）は、ｐ型不純物のプラズマドーピングを行う前のフィン型半導体領域（正確にはフィンを有する半導体領域５１）の断面形状を模式的に示した図及びその拡大図であり、図７（ｃ）及び（ｄ）は図７（ａ）及び（ｂ）に示すフィン型半導体領域の斜視図及びその拡大図である。図７（ａ）〜（ｄ）に示すフィン型半導体領域において、フィンの高さ及び幅は１２８ｎｍ及び３４２ｎｍであり、フィン同士の間の距離は７４３ｎｍである。すなわち、フィンの幅方向の中央と隣のフィンの幅方向の中央との距離は１０８５ｎｍである。
【０１００】
図８（ａ）は、プラズマドーピングによってｎ型のフィン型半導体領域（正確にはフィンを有するｎ型半導体領域５１）を構成するシリコン中にボロンを注入した後、さらに１０５０℃のｓｐｉｋｅＲＴＡ（rapid thermal annealing ）による熱処理を施してボロンをシリコン中で電気的に活性化することによって低抵抗領域５２を形成した様子を示している。図８（ａ）に示すように、第１のｐ型不純物領域（フィン上部）だけではなく第２のｐ型不純物領域（フィン側部）にも低抵抗領域５２が形成されている。
【０１０１】
図８（ｂ）は、図８（ａ）のＡ−Ａ線上におけるＳＳＲＭ（2D Scanning Spreading Resistance Microscopy ）を用いて測定した拡がり抵抗の変化を示したものである。尚、図８（ｂ）において横軸のゼロ点はフィン上面を意味する。図８（ｂ）に示すように、第１のｐ型不純物領域（フィン上部）の拡がり抵抗は２．９×１０4 Ωである。また、横軸の深さが大きくなるに従って（つまりフィンの内部に入るに従って）、第１のｐ型不純物領域（フィン上部の低抵抗領域５２）からの距離が大きくなる。フィン上面から約０．３μｍ以上離れた領域は、ボロンが注入されておらず且つ熱処理によるボロンの拡散もほとんどない領域であって、この領域では基板の拡がり抵抗（約１．５×１０6 Ω）が観察される。
【０１０２】
次に、図８（ｃ）は、図８（ａ）のＢ−Ｂ線上における拡がり抵抗の変化を示したものである。尚、図８（ｃ）は、図８（ａ）に示すフィンが３本並んでいる部分をＳＳＲＭ観察した結果を示しており、図８（ｃ）において横軸のゼロ点は左端のフィンの左側面からからＢ−Ｂ線左方向に所定の距離だけ離れた位置を意味する。また、図８（ｃ）において太破線で囲んだ領域が図８（ａ）に示すフィンを含む半導体領域の拡がり抵抗を表している。この太破線で囲んだ領域に着目すると、横軸の深さが小さい領域（例えば横軸の深さが１．０μｍ付近の領域）では、ＳＳＲＭ測定のためにフィン同士の間に設けられた絶縁体（図８（ａ）において図示省略）の拡がり抵抗が観察されており、その値は極めて高い。また、横軸の深さが１．３５μｍ付近の領域は、図８（ａ）に示すフィンの左側部に位置する第２のｐ型不純物領域に相当し、この部分の拡がり抵抗は３．０×１０4 Ωである。また、横軸の深さが１．５μｍ付近の領域は、図８（ａ）に示すフィンの中央部、つまり、第１のｐ型不純物領域（フィン上部）と２つの第２のｐ型不純物領域（フィン両側部）とに囲まれた部分に相当し、この部分は、ボロンが注入されておらず且つ熱処理によるボロンの拡散もそれほど多くない領域なので、当該部分の拡がり抵抗としては基板の拡がり抵抗に近い値が観察されている。また、横軸の深さが１．７μｍ付近の領域は、図８（ａ）に示すフィンの右側部に位置する第２のｐ型不純物領域に相当し、この部分の拡がり抵抗は３．５×１０4 Ωである。さらに、横軸の深さが１．７μｍよりも大きい領域（例えば横軸の深さが２．０μｍ付近の領域）では、再度、ＳＳＲＭ測定のためにフィン同士の間に設けられた絶縁体（図８（ａ）において図示省略）の拡がり抵抗が観察されており、その値は極めて高い。以上に説明したように、図８（ｃ）に表された３本のフィンのそれぞれの両側部に位置する６箇所の第２の不純物領域の拡がり抵抗を読み取ると、左から順番に２．１×１０4 Ω、３．０×１０4 Ω、３．０×１０4 Ω、３．５×１０4 Ω、３．０×１０4 Ω、２．９×１０4 Ωであり、６箇所の第２のｐ型不純物領域の拡がり抵抗の平均値は２．９×１０4 Ωである。これは、図８（ｂ）に示した第１のｐ型不純物領域（フィン上部）の拡がり抵抗に等しい。
【０１０３】
ところで、第１のｐ型不純物領域（フィン上部）のシート抵抗と第２のｐ型不純物領域（フィン側部）のシート抵抗とを比較するためには、両者の拡がり抵抗の他に両者の接合深さを特定する必要がある。第１のｐ型不純物領域（フィン上部）の接合深さについては、別途ベアシリコン基板を用いて図８（ａ）に示すフィン型半導体領域と同じ条件で作成した試料に対してＳＩＭＳ（secondary ion mass spectrometry ）測定を行うことによって評価することができる。図８（ｄ）は、第１のｐ型不純物領域（フィン上部）のＳＩＭＳ測定結果を示している。図８（ｄ）に示すように、ボロン濃度が５×１０18ｃｍ-3になる深さを接合深さと規定した場合、第１のｐ型不純物領域（フィン上部）の接合深さは２８．５ｎｍであることが分かる。さらに、第１のｐ型不純物領域（フィン上部）のシート抵抗については、別途ベアシリコン基板を用いて図８（ａ）に示すフィン型半導体領域と同じ条件で作成した試料に対して四探針法による測定を行うことによって評価することができる。この四探針法による測定結果から、第１のｐ型不純物領域（フィン上部）のシート抵抗が７５０Ω／□であることが分かった。一方、第２のｐ型不純物領域（半導体領域側部）の接合深さについては、ＳＳＲＭ観察結果を用いて、第２のｐ型不純物領域（フィン側部）の色調が第１のｐ型不純物領域（フィン上部）の深さ２８．５ｎｍにおける色調と同じになるときの第２のｐ型不純物領域（フィン側部）の深さとして求めることができる。この場合、ＳＳＲＭ写真のドットの大きさ分だけの測定誤差が生じるものの、第２のｐ型不純物領域（フィン側部）の接合深さを２８．５ｎｍ±１０％という精度で特定することができる。
【０１０４】
ここで、対象物のシート抵抗をＲｓ、抵抗率をρ、厚さ（接合深さ）をｔ、拡がり抵抗をρｗとすると、Ｒｓ＝ρ／ｔである。また、抵抗率ρと拡がり抵抗ρｗとは原理的には１対１の関係にあり、前述の測定の場合にもほぼ１対１の関係にあるので、Ｒｓとρｗ／ｔとの間には比例関係が成り立つ。実験より、第１のｐ型不純物領域（フィン上部）の拡がり抵抗ρｗは２．９×１０4 Ωであり、厚さ（接合深さ）ｔは２８．５ｎｍである。これに対して、第２のｐ型不純物領域（フィン側部）の拡がり抵抗ρｗは２．９×１０4 Ωであり、厚さ（接合深さ）ｔは２８．５ｎｍ±１０％である。以上のことから、第１のｐ型不純物領域（フィン上部）のシート抵抗と第２のｐ型不純物領域（フィン側部）のシート抵抗とが１：１．１から１：０．９までの範囲にあることが分かる。すなわち、第１実施例では、第１のｐ型不純物領域（フィン上部）のシート抵抗と第２のｐ型不純物領域（フィン側部）のシート抵抗とをわずか±１０％の差で同程度に設定することができ、これは、従来技術では達成不可能なコンフォーマルドーピング性能である。
【０１０５】
図９は、アスペクト比が０．３７、ピッチが１０８５ｎｍのフィンを有するｎ型半導体領域５１にプラズマドーピングによってｐ型不純物を注入した後、熱処理を施してｐ型不純物を活性化することによって低抵抗領域５２を形成した様子を示している。
【０１０６】
また、図１０は、アスペクト比が１．７２、ピッチが１９６ｎｍのフィンを有するｎ型半導体領域５１にプラズマドーピングによってｐ型不純物を注入した後、熱処理を施してｐ型不純物を活性化することによって低抵抗領域５２を形成した様子を示している。
【０１０７】
図９及び図１０のいずれのｐ型不純物のプラズマドーピングにおいてもコンフォーマルなドーピングを達成することができた。
【０１０８】
［ｐ型不純物のプラズマドーピング時の圧力の閾値のパラメータ依存性］
前述のように、第１実施例では、ｐ型不純物のプラズマドーピング時の圧力を０．６Ｐａ以下にしてプラズマドーピングを行うことによってフィン型ＰＭＩＳＦＥＴのフィン角部の削れ量を抑制することができることを、原料ガスがＨｅで希釈したＢ2 Ｈ6 であり、原料ガス中でのＢ2 Ｈ6 濃度が０．５質量％であり、チャンバー内圧力が０．３５Ｐａであり、ソースパワー（プラズマ生成用高周波電力）が６００Ｗであり、バイアス電圧Ｖｐｐが１３０Ｖであり、基板温度が２０℃であり、プラズマドーピング時間が２００秒である場合を例として説明した。また、第１実施例では、ｐ型不純物のプラズマドーピング時の圧力を０．６Ｐａ以下にしてプラズマドーピングを行うことによって高いコンフォーマルドーピング性を得ることができることを、原料ガスがＨｅで希釈したＢ2 Ｈ6 であり、原料ガス中でのＢ2 Ｈ6 濃度が０．８質量％であり、チャンバー内圧力が０．３５Ｐａであり、ソースパワー（プラズマ生成用高周波電力）が５００Ｗであり、バイアス電圧Ｖｐｐが２５０Ｖであり、基板温度が２０℃であり、プラズマドーピング時間が６０秒である場合を例として説明した。但し、フィン型ＰＭＩＳＦＥＴのフィン角部の削れ量を抑制しつつ、高いコンフォーマルドーピング性を得るためのｐ型不純物のプラズマドーピング時の圧力の閾値は、他のパラメータの影響を受けて変化するので、以下、これについて説明する。
【０１０９】
第１実施例では、原料ガスがＨｅで希釈したＢ2 Ｈ6 であり、原料ガス中でのＢ2 Ｈ6 濃度が０．５質量％又は０．８質量％である場合を例として説明したが、まず、Ｂ2 Ｈ6 濃度を変えた場合について説明する。この場合、Ｂ2 Ｈ6 を水素やヘリウムのような希ガスによって５質量％以下に希釈して用いるため、Ｂ2 Ｈ6 濃度の変化がプラズマドーピング時の圧力の閾値に及ぼす影響はほとんどない。本発明のようにエクステンション領域やソース・ドレイン領域を形成するために元素を注入するという用途においては、Ｂ2 Ｈ6 を２質量％程度以下の高い希釈度で用いることが望ましいので、原料ガス中でのＢ2 Ｈ6 濃度がフィン角部の削れ量に及ぼす影響は小さい。その理由は、フィン角部を削るのはプラズマ中のイオンであり、その大部分はプラズマ中のイオンとして支配的な希釈ガス由来のイオンであるから、希釈ガス中でのボロンの占める割合（濃度）を５質量％以下の範囲（望ましくは２質量％以下の範囲）で変えた場合でも、プラズマ中における希釈ガス由来のイオンに対するボロンイオンの割合は大きくは変わらないからであると考えられる。以上に述べたように、原料ガスがＨｅで希釈したＢ2 Ｈ6 であり、原料ガス中でのＢ2 Ｈ6 濃度が２質量％以下の範囲である場合には、Ｂ2 Ｈ6 濃度の変化がフィン角部の削れ量に及ぼす影響は無視でき、プラズマドーピング時の圧力の閾値は０．６Ｐａのままであった。すなわち、プラズマドーピングによってフィン角部がエッチングされる原因は、希釈ガス由来のイオン（第１実施例ではヘリウムイオン）であり、プラズマドーピング時の圧力の閾値はＢ2 Ｈ6 濃度つまりボロン濃度には依存しない。
【０１１０】
また、第１実施例では、ｐ型不純物のプラズマドーピング時のバイアス電圧Ｖｐｐが１３０Ｖ及び２５０Ｖである場合を例として説明したが、次に、バイアス電圧Ｖｐｐを変えた場合について説明する。本発明のようにエクステンション領域やソース・ドレイン領域を形成するために元素を注入するという用途を有する装置においては、バイアス電圧Ｖｐｐは１０００Ｖ以下に設定される。また、エクステンション領域を形成するためには、半導体表面から深さ５ｎｍ以上１５ｎｍ以下の領域にボロン等を注入することが要望される。第１実施例で２５０Ｖのバイアス電圧Ｖｐｐを用いた場合には、注入深さ（ボロン濃度が１×１０18ｃｍ-3になる深さで定義する）は９ｎｍである。この注入深さをエクステンション領域に要望される最大値の１５ｎｍにするためにバイアス電圧Ｖｐｐを５００Ｖ程度まで高くした場合でも、ｐ型不純物のプラズマドーピング時の圧力の閾値は０．６Ｐａ程度であってほとんど変化しなかった。但し、バイアス電圧Ｖｐｐを装置の最大出力である１０００Ｖ程度まで高くした場合には、ｐ型不純物のプラズマドーピング時の圧力の閾値を０．６Ｐａよりも低く例えば０．５Ｐａ程度に設定することが好ましい。
【０１１１】
さらに、第１実施例では、ｐ型不純物のプラズマドーピング時間が６０秒及び２００秒である場合を例として説明したが、次に、このプラズマドーピング時間を変えた場合について説明する。ｐ型不純物のプラズマドーピング時間を短くすると、ｐ型不純物のプラズマドーピング時の圧力の閾値は０．６Ｐａよりも高くなり、逆に、ｐ型不純物のプラズマドーピング時間を長くすると、ｐ型不純物のプラズマドーピング時の圧力の閾値は０．６Ｐａよりも低くなるという傾向がある。すなわち、０．６Ｐａよりも高い圧力領域でｐ型不純物のプラズマドーピングを実施したい場合には、ｐ型不純物のプラズマドーピング時間を６０秒よりも短くすることが考えられるが、以下の理由により、これはｐ型不純物のプラズマドーピング時間を極めて短時間にした場合を除いて有効な方法ではない。０．６Ｐａよりも高い圧力領域を用いて６０秒未満でｐ型不純物のプラズマドーピングを実施した場合、図１１に示すように、時間に対するフィン角部の削れ量は比例関係で変化せず、ｐ型不純物のプラズマドーピングの初期段階での削れ量が多くなる。ここで、図１１は、０．９Ｐａの圧力でｐ型不純物のプラズマドーピングを６０秒間実施した場合におけるフィン角部の削れ量の時間変化を示している。尚、図１１において、フィン角部の削れ量を、ドーピング前のフィン角部（上部コーナー）の曲率半径に対するドーピング後のフィン角部（上部コーナー）の曲率半径の比で表している。当該比が大きいほど、削れ量は大きい。具体的には、図１１に示すように、２８秒以上ではプラズマドーピング後のフィン角部の曲率半径がプラズマドーピング前の２倍以上となり、削れ量が大きくなってしまう。従って、２８秒以上の長い時間領域を用いるｐ型不純物のプラズマドーピングでは、フィン角部の削れ量を抑制するために、圧力を０．６Ｐａ以下に設定することが望ましい。一方、ｐ型不純物のプラズマドーピング時間が２８秒未満の場合には、圧力が０．６Ｐａ以上であってもフィン角部の削れ量を少なくしつつプラズマドーピングを行うことが可能であるものの、このような短い時間領域を用いたプラズマドーピングでは、ドーズ量の基板面内均一性を確保することが難しいという大きな問題がある。逆に、ｐ型不純物のプラズマドーピング時間を２００秒よりも長くした場合には、生産性が低下するという問題が生じる。以上のように、３０秒から２００秒までの時間領域を用いたｐ型不純物のプラズマドーピングでは、生産性が低下することなく、ドーズ量の基板面内均一性を確保できるという効果があるが、従来用いられてきた圧力範囲によればフィン角部の削れ量が大きくなるという問題があった。これに対して、本発明ではｐ型不純物のプラズマドーピング時の圧力を０．６Ｐａ以下に設定することによって、エッチングの原因と考えられる希釈ガス起因のイオン（第１実施例ではヘリウムイオン）の量を少なくすることが可能となり、これによりフィン角部の削れ量を抑制しつつ、高いコンフォーマルドーピング性を達成できるという特別の効果が得られる。
【０１１２】
［ｐ型不純物のプラズマドーピングにおける条件付き許容範囲の例］
本例においては、ｐ型不純物のプラズマドーピング時の圧力を０．６Ｐａ以上１０Ｐａ以下とし、且つイオン電流密度Ｉｉ（ｍＡ／ｃｍ2 ）とプラズマドーピング時の圧力Ｐ（Ｐａ）との関係がＩｉ≦０．５２Ｌｎ（Ｐ）＋０．３６となる条件でｐ型不純物のプラズマドーピングを行うことによって、フィン角部の削れ量を抑制しつつ、高いコンフォーマルドーピング性を得ることができる。尚、Ｌｎは自然対数を表す。
【０１１３】
尚、本例においては、フィン角部の削れ量を検査するためのｎ型のフィン型半導体領域（プラズマドーピングを行う前）として、図６（ａ）に示す第１実施例と同様の試料を用いた。すなわち、フィンの高さ及び幅は１２０ｎｍ及び１６０ｎｍであり、フィン同士の間の距離は２１０ｎｍである。すなわち、フィンの幅方向の中央と隣のフィンの幅方向の中央との距離は３７０ｎｍである。また、フィン角部（図中破線領域）の曲率半径は８．７ｎｍである。
【０１１４】
まず、ｐ型不純物のプラズマドーピング時の圧力とソースパワーとを変化させて、電子温度及びイオン電流密度を測定する。ここで、測定に使用した装置はScientific Systems社製ラングミュアプローブ（製品名スマートプローブ）である。また、測定用プローブを基板表面から２５ｍｍ上方を通過させ、その直下の部分に対して測定を実施できるように測定用プローブの取り付けを行っている。測定データの検出位置として、３００ｍｍ基板の中心部から半径２０ｍｍの範囲内の２１箇所（具体的には基板中心部から測定用プローブの取り付け側に２０ｍｍの地点までの間における１ｍｍ間隔の２１点）を設定し、この２１点の測定値の平均を測定データとした。
【０１１５】
次に、ｐ型不純物のプラズマドーピング時の圧力とソースパワーとを変化させて、フィン角部の削れ量を測定する。プラズマドーピング条件は、バイアスパワーが１３５Ｗ（バイアス電圧Ｖｐｐは２９０Ｖ）であり、原料ガスがＨｅで希釈したＢ2 Ｈ6 であり、原料ガス中でのＢ2 Ｈ6 濃度が０．０５質量％であり、ガスの総流量が３００ｃｃ／ｍｉｎ（標準状態）であり、バイアス印加時間が６０秒間である。尚、ボロンの打ち込み深さは、ボロン濃度が５×１０18ｃｍ-3となる深さで定義して約９ｎｍである。
【０１１６】
図１２（ａ）及び（ｂ）は、以上の測定データから得られた各種特性を表している。具体的には、図１２（ａ）は、ｐ型不純物のプラズマドーピング時の圧力が０．６Ｐａ以上１０Ｐａ以下の範囲において、プラズマドーピング後のフィン角部の曲率半径がプラズマドーピング前のフィン角部の曲率半径の２倍未満及び２倍以上のそれぞれとなるイオン電流密度の範囲を示している。圧力が０．６Ｐａ以上１０Ｐａ以下の範囲において、プラズマドーピング後のフィン角部の曲率半径が確実にプラズマドーピング前のフィン角部の曲率半径の２倍未満となるイオン電流密度の範囲は、Ｉｉ≦０．５２Ｌｎ（Ｐ）＋０．３６（関係式１：図中のｙ＝０．５２０２Ｌｎ（ｘ）＋０．３６００）である。尚、図中のＲ2 ＝０．９８５８は、測定データと近似曲線（関係式１）との相関係数を示しており、Ｒ2 の数値が１に近いことから、関係式１とそれに対応する測定データとの相関関係が極めて強いことが分かる。一方、プラズマドーピング後のフィン角部の曲率半径が確実にプラズマドーピング前のフィン角部の曲率半径の２倍以上となるイオン電流密度の範囲は、Ｉｉ≧０．５１Ｌｎ（Ｐ）＋０．８０（関係式２：図中のｙ＝０．５０６３Ｌｎ（ｘ）＋０．７９７２）である。尚、図中のＲ2 ＝０．９５１５は、測定データと近似曲線（関係式２）との相関係数を示しており、Ｒ2 の数値が１に近いことから、関係式２とそれに対応する測定データとの相関関係が極めて強いことが分かる。また、図中において従来のＰＤ（プレーナ用）と記載したプロットは、図１１で説明した０．９Ｐａの圧力でｐ型不純物のプラズマドーピングを実施した場合におけるイオン電流密度を示している。ここで、図１１に示しているように、０．９Ｐａの圧力及びこのイオン電流密度で６０秒間のｐ型不純物のプラズマドーピングを実施した場合には、プラズマドーピング後のフィン角部の曲率半径はプラズマドーピング前のフィン角部の曲率半径の２倍以上になっている。
【０１１７】
尚、プラズマドーピング後のフィン角部の曲率半径が厳密にプラズマドーピング前のフィン角部の曲率半径の２倍になるイオン電流密度と圧力との関係は、関係式１が示す領域と関係式２が示す領域との間に存在するが、これを特定することには多大な労力を要するので、本例では、プラズマドーピング後のフィン角部の曲率半径が確実にプラズマドーピング前のフィン角部の曲率半径の２倍未満となる関係式１、及び、プラズマドーピング後のフィン角部の曲率半径が確実にプラズマドーピング前のフィン角部の曲率半径の２倍以上となる関係式２のみを特定している。また、図１２（ｂ）は、ｐ型不純物のプラズマドーピング時の圧力が０．６Ｐａ以上１０Ｐａ以下の範囲において、関係式１及び関係式２の等式が成り立つときの圧力と電子温度との関係を示している。図１２（ａ）及び（ｂ）に示すように、電子温度が同じ水準であったとしても、イオン電流密度が異なることに起因してフィン角部の削れ量が異なること、具体的には、イオン電流密度が小さいほどフィン角部の削れ量を抑制できることが分かる。
【０１１８】
また、フィン角部の曲率半径は、プラズマドーピング後の曲率半径がプラズマドーピング前の曲率半径の２倍未満であれば半導体デバイスの性能に与える影響は許容範囲であり問題にならない。その理由は次の通りである。すなわち、ゲート絶縁膜の下部を通過してソースからドレインに流れる電流のうち、第１のｐ型不純物領域（フィン上部）と第２のｐ型不純物領域（フィン側部）との境界付近に流れる電流が流れ難くなるのは、ゲート絶縁膜とｐ型不純物領域との隙間が大きくなることが原因である（図３１参照）。従って、プラズマドーピング後のフィン角部の曲率半径がプラズマドーピング前のフィン角部の曲率半径の２倍未満であれば、ゲート絶縁膜とｐ型不純物領域との隙間の大きさが小さくなるので、半導体デバイスの性能に与える影響は許容範囲であり問題にならなくなる。ここで、フィン角部の削れ量は、そのままゲート絶縁膜とｐ型不純物領域との隙間の大きさに相当するわけではなく、ｐ型不純物のプラズマドーピングによって意図せずに生じるゲート絶縁膜とｐ型不純物領域との隙間の大きさは、フィン角部の削れ量よりも小さくなる。その理由は、実際のフィン角部の曲率半径については、ゲート絶縁膜からの距離（例えば図２２の距離Ｄ参照）が遠くなるに従ってフィン角部がプラズマドーピング時に削られ易くなる結果、その曲率半径が大きくなる一方、ゲート絶縁膜（同上）に近づくに従ってフィン角部が削られ難くなる結果、その曲率半径が小さくなるからである。すなわち、フィン角部の曲率半径は、ゲート絶縁膜からの距離に応じて変化し、その距離が小さくなるに従って、フィン角部の曲率半径は小さくなる傾向にあり、その結果、ゲート絶縁膜とｐ型不純物領域との隙間の大きさが、フィン角部の削れ量よりも小さくなる場合が生じる。
【０１１９】
逆に、プラズマドーピング後のフィン角部の曲率半径がプラズマドーピング前のフィン角部の曲率半径の２倍以上であれば、前述のフィン角部の曲率半径がゲート絶縁膜からの距離に応じて変化することを考慮したとしても、ゲート絶縁膜とｐ型不純物領域との隙間が大きくなり、半導体デバイスの性能に与える影響が許容範囲を超えてしまうという問題が生じる。
【０１２０】
図１３は、本例においてｐ型不純物のプラズマドーピングを行った後のフィン型半導体領域（正確にはフィンを有する半導体領域５１）の断面形状を模式的に示している。プラズマドーピング条件は、例えば、原料ガスがＨｅで希釈したＢ2 Ｈ6 であり、原料ガス中でのＢ2 Ｈ6 濃度が０．０５質量％であり、チャンバー内圧力が０．９Ｐａであり、ソースパワー（プラズマ生成用高周波電力）が１０００Ｗであり、バイアス電圧Ｖｐｐが２９０Ｖであり、基板温度が２０℃であり、プラズマドーピング時間が６０秒である。プラズマの発生方式としては、例えばＩＣＰ方式を用いた。尚、本例では、フィン上面に照射される注入イオンの量を極めて少なくしてフィン角部の削れ量を抑制するために、チャンバー内圧力を０．９Ｐａと小さく設定していると共に、ソースパワーを１０００Ｗと小さく設定することにより、イオン電流密度を０．０９ｍＡ／ｃｍ2 とＩＣＰ方式としては非常に小さく設定している。以上の条件によるｐ型不純物のプラズマドーピングを実施した後におけるフィン角部（図１３）の曲率半径は１５．２ｎｍである。すなわち、本例では、ｐ型不純物のプラズマドーピング前後におけるフィン角部の曲率半径の差は６．５ｎｍであり、１分間当たりの削れ量（曲率半径の増加量）は６．５ｎｍである。また、本例では、プラズマドーピング後のフィン角部の曲率半径がプラズマドーピング前のフィン角部の曲率半径の２倍未満であるので、フィン角部の削れ量は許容できる程度に小さい。
【０１２１】
尚、図１２（ａ）に示すように、ｐ型不純物のプラズマドーピング時のイオン電流密度が０．５ｍＡ／ｃｍ2 以下であれば、フィン角部の削れ量が半導体デバイスの性能に与える影響は許容範囲であり問題にならないことが分かる。その観点からは、第１実施例で述べたように、ｐ型不純物のプラズマドーピング時の圧力を０．６Ｐａ以下に設定することが望ましいことは言うまでもない。
【０１２２】
［フィン型ＮＭＩＳＦＥＴのフィン角部の削れ量の抑制］
次に、第１実施例におけるフィン型ＮＭＩＳＦＥＴのフィン角部の削れ量の抑制について、図１４（ａ）及び（ｂ）を参照しながら説明する。
【０１２３】
図１４（ａ）は、ｎ型不純物のプラズマドーピングを行う前のフィン型半導体領域（正確にはフィンを有する半導体領域９５１）の断面形状を模式的に示している。ここで、フィンの高さ及び幅は１２０ｎｍ及び１６０ｎｍであり、フィン同士の間の距離は２１０ｎｍである。すなわち、フィンの幅方向の中央と隣のフィンの幅方向の中央との距離は３７０ｎｍである。また、フィン角部の（図中破線領域）の曲率半径は８．７ｎｍである。尚、フィン角部がｎ型不純物のプラズマドーピング前においても完全な直角形状でなく、曲率を持つ形状になっている理由は、ｎ型不純物のプラズマドーピングの前工程であるドライエッチングや洗浄工程で僅かながらフィン角部が削られているためである。
【０１２４】
図１４（ｂ）は、ｎ型不純物のプラズマドーピングを行った後のフィン型半導体領域（正確にはフィンを有する半導体領域９５１）の断面形状を模式的に示している。ｎ型不純物のプラズマドーピング条件は、例えば、原料ガスがＨｅで希釈したＡｓＨ3 であり、原料ガス中でのＡｓＨ3 濃度が０．０５質量％であり、チャンバー内圧力が０．４Ｐａであり、ソースパーワー（プラズマ生成用高周波電力）が２０００Ｗであり、バイアス電圧Ｖｐｐが２９０Ｖであり、基板温度が２０℃であり、プラズマドーピング時間は６０秒である。プラズマの発生方式としては、例えば、ＩＣＰ方式を用いた。ここで、フィン上面に照射される注入イオンの量を極めて少なくして、フィン角部の削れ量を制御するために、チャンバー圧力を０．４ＰａとＩＣＰ方式としては極めて小さく設定している。以上の条件によるｎ型不純物のプラズマドーピングを実施した後におけるフィン角部（図中破線領域）の曲率半径は１６．２ｎｍである。すなわち、第１実施例では、ｎ型不純物のプラズマドーピング前後におけるフィン角部の曲率半径の差は７．５ｎｍであり、ｎ型不純物のプラズマドーピング後におけるフィン角部の曲率半径はｎ型不純物のプラズマドーピング前におけるフィン角部の曲率半径の２倍未満であるから、削れ量（曲率半径の増加量）が十分に抑制されていることが分かる。
【０１２５】
続いて、ｎ型不純物のプラズマドーピング条件のうち圧力を０．４Ｐａ以下の範囲内で変化させた場合の削れ量の変化について説明する。
【０１２６】
まず、ｎ型不純物のプラズマドーピング条件を、例えば、原料ガスがＨｅで希釈したＡｓＨ3 であり、原料ガス中でのＡｓＨ3 濃度が０．５質量％であり、チャンバー内圧力が０．３５Ｐａであり、ソースパワー（プラズマ生成用高周波電力）が６００Ｗであり、バイアス電圧Ｖｐｐが１３０Ｖであり、基板温度が２０℃であり、プラズマドーピング時間が２００秒であるとした場合について説明する。プラズマの発生方式としては、例えばＩＣＰ方式を用いた。ここで、フィン上面に照射される注入イオンの量を極めて少なくして、フィン角部の削れ量を抑制するために、チャンバー内圧力を０．３５ＰａとＩＣＰ方式としては小さく設定している。以上の条件によるｎ型不純物のプラズマドーピングを実施した後におけるフィン角部の曲率半径は１０．６ｎｍよりも大きく且つ１７．４ｎｍよりも小さい。すなわち、本例では、ｎ型不純物のプラズマドーピング前後におけるフィン角部の曲率半径の差は１．９ｎｍよりも大きく且つ８．７ｎｍよりも小さい。これが２００秒間のプラズマドーピング時間において変化した量であることから、１分間当たりの削れ量（曲率半径の増加量）は０．６ｎｍよりも大きく且つ２．６ｎｍよりも小さいので、削れ量が十分に抑制されていることが分かる。
【０１２７】
次に、ｎ型不純物のプラズマドーピング条件を、例えば、原料ガスがＨｅで希釈したＡｓＨ3 であり、原料ガス中でのＡｓＨ3 濃度が０．５質量％であり、チャンバー内圧力が０．３０Ｐａであり、ソースパワー（プラズマ生成用高周波電力）が６００Ｗであり、バイアス電圧Ｖｐｐが１３０Ｖであり、基板温度が２０℃であり、プラズマドーピング時間が２００秒であるとした場合について説明する。プラズマの発生方式としては、例えばＩＣＰ方式を用いた。ここで、フィン上面に照射される注入イオンの量をさらに少なくして、フィン角部の削れ量を極めて小さく抑制するために、チャンバー内圧力を０．３０ＰａとＩＣＰ方式としては極めて小さく設定している。以上の条件によるｎ型不純物のプラズマドーピングを実施した後におけるフィン角部の曲率半径は１０．６ｎｍ程度となる。すなわち、本例では、ｎ型不純物のプラズマドーピング前後におけるフィン角部の曲率半径の差は１．９ｎｍ程度となる。これが２００秒間のプラズマドーピング時間において変化した量であることから、１分間当たりの削れ量（曲率半径の増加量）は０．６ｎｍ程度であり、非常に小さいことが分かる。この削れ量は、プラズマドーピング条件を、例えば、原料ガスがＨｅで希釈したＢ2 Ｈ6 であり、原料ガス中でのＢ2 Ｈ6 濃度が０．５質量％であり、チャンバー内圧力が０．３５Ｐａであり、ソースパワー（プラズマ生成用高周波電力）が６００Ｗであり、バイアス電圧Ｖｐｐが１３０Ｖであり、基板温度が２０℃であり、プラズマドーピング時間が２００秒であるとした場合と同等である（この場合も１分間当たりの削れ量（曲率半径の増加量）は０．６ｎｍ程度であった）。すなわち、ＡｓＨ3 を用いたプラズマドーピング時の圧力を０．３５Ｐａよりも小さい０．３０Ｐａに設定することによって、Ｂ2 Ｈ6 用いたプラズマドーピング時の圧力を０．３５Ｐａに設定することにより得られた非常に小さい削れ量と同等の削れ量を実現することができる。
【０１２８】
［フィン型ＮＭＩＳＦＥＴのコンフォーマルドーピング性］
次に、第１実施例のフィン型ＮＭＩＳＦＥＴにおける第１のｎ型不純物領域（フィン上部の不純物領域）及び第２のｎ型不純物領域（フィン側部の不純物領域）のシート抵抗について、図面を参照しながら説明する。ｎ型不純物のプラズマドーピング条件は、例えば、原料ガスがＨｅで希釈したＡｓＨ3 であり、原料ガス中でのＡｓＨ3 濃度が０．８質量％であり、チャンバー内圧力が０．３０Ｐａであり、ソースパワー（プラズマ生成用高周波電力）が５００Ｗであり、バイアス電圧Ｖｐｐが２５０Ｖであり、基板温度が２０℃であり、プラズマドーピング時間は６０秒である。プラズマ発生方式としては、例えば、ＩＣＰ方式を用いた。また、フィン上面に照射されるイオンの量を極めて少なくして、第１のｎ型不純物領域（フィン上部）の注入ドーズ量において吸着種によるドーピングの量が主要因になるように、言い換えると、もともと吸着種によるドーピングの量が主要因である第２のｎ型不純物領域（フィン側部）の注入ドーズ量に第１のｎ型不純物領域（フィン上部）の注入ドーズ量が近づくように、チャンバー内圧力を０．３０ＰａとＩＣＰ方式としては極めて小さく設定している。この場合のフィン角部の削れ量も、前述の［フィン型ＮＭＩＳＦＥＴのフィン角部の削れ量の抑制］の場合と同程度であって極めて小さい。図１５（ａ）及び（ｂ）は、ｎ型不純物のプラズマドーピングを行う前のフィン型半導体領域（正確にはフィンを有する半導体領域９５１）の断面形状を模式的に示した図及びその拡大図であり、図１５（ｃ）及び（ｄ）は図１５（ａ）及び（ｂ）に示すフィン型半導体領域の斜視図及びその拡大図である。図１５（ａ）〜（ｄ）に示すフィン型半導体領域において、フィンの高さ及び幅は１２８ｎｍ及び３４２ｎｍであり、フィン同士の間の距離は７４３ｎｍである。すなわち、フィンの幅方向の中央と隣のフィンの幅方向の中央との距離は１０８５ｎｍである。
【０１２９】
図１６は、プラズマドーピングによってｐ型のフィン型半導体領域（正確にはフィンを有する半導体領域９５１）を構成するシリコン中に砒素を注入した後、さらに熱処理を施して砒素をシリコン中で電気的に活性化することによって低抵抗領域９５２を形成した様子を示している。図６に示すように、第１のｎ型不純物領域（フィン上部）だけではなく第２のｎ型不純物領域（フィン側部）にも低抵抗領域９５２が形成されている。図８（ａ）に示すフィン型ＰＭＩＳＦＥＴの場合と同様に、図１６に示すフィン型ＮＭＩＳＦＥＴの場合も、第１のｎ型不純物領域（フィン上部）のシート抵抗と第２のｎ型不純物領域（フィン側部）のシート抵抗とをわずか±１０％の差で同程度に設定することができ、これは、従来技術では達成不可能なコンフォーマルドーピング性能である。
【０１３０】
図１７（ａ）は、アスペクト比が０．３７、ピッチが１０８５ｎｍのフィンを有するｐ型半導体領域９５１にプラズマドーピングによってｎ型不純物を注入した後、熱処理を施してｎ型不純物を活性化することによって、低抵抗領域９５２を形成した様子を示している。
【０１３１】
また、図１７（ｂ）は、アスペクト比が１．７２、ピッチが１９６ｎｍのフィンを有するｐ型半導体領域９５１にプラズマドーピングによってｎ型不純物を注入した後、熱処理を施してｎ型不純物を活性化することによって、低抵抗領域９５２を形成した様子を示している。
【０１３２】
図１７（ａ）及び（ｂ）のいずれのｎ型不純物のプラズマドーピングにおいてもコンフォーマルなドーピングを達成することができた。
【０１３３】
［ｎ型不純物のプラズマドーピング時の圧力の閾値のパラメータ依存性］
前述のように、第１実施例では、ｎ型不純物のプラズマドーピング時の圧力を０．４Ｐａ以下にしてプラズマドーピングを行うことによってフィン型ＮＭＩＳＦＥＴのフィン角部の削れ量を抑制することができることを、原料ガスがＨｅで希釈したＡｓＨ3 であり、原料ガス中でのＡｓＨ3 濃度が０．５質量％であり、チャンバー内圧力が０．３０Ｐａであり、ソースパワー（プラズマ生成用高周波電力）が６００Ｗであり、バイアス電圧Ｖｐｐが１３０Ｖであり、基板温度が２０℃であり、プラズマドーピング時間が２００秒である場合を例として説明した。また、第１実施例では、ｎ型不純物のプラズマドーピング時の圧力を０．４Ｐａ以下にしてプラズマドーピングを行うことによって高いコンフォーマルドーピング性を得ることができることを、原料ガスがＨｅで希釈したＡｓＨ3 であり、原料ガス中でのＡｓＨ3 濃度が０．８質量％であり、チャンバー内圧力が０．３０Ｐａであり、ソースパワー（プラズマ生成用高周波電力）が５００Ｗであり、バイアス電圧Ｖｐｐが２５０Ｖであり、基板温度が２０℃であり、プラズマドーピング時間が６０秒である場合を例として説明した。但し、フィン型ＮＭＩＳＦＥＴのフィン角部の削れ量（フィン角部の曲率半径の増加量）を抑制しつつ、高いコンフォーマルドーピング性を得るためのｎ型不純物のプラズマドーピング時の圧力の閾値は、他のパラメータの影響を受けて変化するので、以下、これについて説明する。
【０１３４】
第１実施例では、原料ガスがＨｅで希釈したＡｓＨ3 であり、原料ガス中のＡｓＨ3 濃度が０．０５質量％、０．５質量％又は０．８質量％である場合を例として説明したが、まず、ＡｓＨ3 濃度を変えた場合について説明する。
【０１３５】
ところで、プラズマドーピングにおいては、注入したい不純物、例えば、ボロン、リン又は砒素等によって、Ｂ2 Ｈ6 、ＰＨ3 又はＡｓＨ3 等を、水素やヘリウムのような希ガスによって５質量％以下に希釈して用いる。特に、本発明のようにエクステンション領域やソース・ドレイン領域を形成するために元素を注入する用途においては、ボロン、リン又は砒素等をドーズ量が５ｘ１０14ｃｍ-2から５×１０15ｃｍ-2までの範囲で注入することが望まれている。一方、Ｂ2 Ｈ6 、ＰＨ3 又はＡｓＨ3 等を２質量％以上で希釈して用いた場合には、ボロン、リン又は砒素等のドーズ量が５ｘ１０15ｃｍ-2以上になってしまうという不具合が発生し易いので、Ｂ2 Ｈ6 、ＰＨ3 又はＡｓＨ3 等を２質量％程度以下の高い希釈度で用いることが望ましい。この場合、プラズマ中のイオン源のうち９８質量％以上が希釈ガス由来のイオンによって占められる。従って、例えば、水素やヘリウムのような希釈ガスによって希釈している原料ガス中のＢ2 Ｈ6 、ＰＨ3 又はＡｓＨ3 等の濃度を２質量％以下の範囲内で変更することは可能である。
【０１３６】
また、希釈ガス、例えばヘリウムの原子量は４．０であり、砒素の原子量は７４．９であるから、砒素はヘリウムと比べて約１８．７倍重い元素である。第１実施例のｎ型不純物のプラズマドーピングでは、原料ガスがＨｅで希釈したＡｓＨ3 であり、原料ガス中でのＡｓＨ3 濃度が０．０５質量％、０．５質量％及び０．８質量％である場合を例として説明したが、この場合、プラズマ中のイオン源のうちの９９．９５質量％、９９．５質量％及び９９．２質量％が希釈ガス由来のイオンによって占められている。ここで、フィン角部を削るのはプラズマ中のイオンであり、その大部分はプラズマ中のイオンとして支配的な希釈ガス、例えばヘリウムのイオンであり、このフィン角部を削っているイオンが重いほどフィン角部の削れ量は大きくなる。一方、原料ガス中の砒素濃度を増加させた場合には、プラズマ中のイオン源に占める砒素イオンの割合が増加することになる。従って、重い元素である砒素の量が原料ガス中で増加すると、ｎ型不純物のプラズマドーピング時にフィン角部が削れやすくなる。但し、ＡｓＨ3 濃度が０．０５質量％から０．８質量％までの範囲内にあるときは、砒素の量が多くなることに起因するフィン角部の削れ量の顕著な増加は観測できなかった。すなわち、少なくとも前述の範囲内のＡｓＨ3 濃度を用いる場合には、チャンバー内圧力がフィン角部の削れ量を決める主要因であり、ＡｓＨ3 濃度によるフィン角部の削れ量への影響は小さい。逆に、ＡｓＨ3 濃度が０．８質量％を大きく上回り、例えば２質量％を超えるような高濃度になった場合には、フィン角部の削れ量を抑制するためのプラズマドーピング時の圧力の閾値を０．４Ｐａよりも低く、例えば０．３Ｐａ程度に設定することが望ましい。
【０１３７】
また、第１実施例では、ｎ型不純物のプラズマドーピング時のバイアス電圧Ｖｐｐが２９０Ｖである場合を例として説明したが、次に、バイアス電圧Ｖｐｐを変えた場合について説明する。本発明のようにエクステンション領域やソース・ドレイン領域を形成するために元素を注入するという用途を有する装置においては、バイアス電圧Ｖｐｐは１０００Ｖ以下に設定される。また、エクステンション領域を形成するためには、半導体表面から深さ５ｎｍ以上１５ｎｍ以下の領域に砒素又はリン等を注入することが要望される。ここで、砒素の注入深さの調整のためにバイアス電圧Ｖｐｐを装置の最大出力である１０００Ｖ程度まで高くした場合には、ｎ型不純物のプラズマドーピング時の圧力の閾値を０．４Ｐａよりも低く、例えば０．３Ｐａ程度に設定することが望ましい。
【０１３８】
さらに、第１実施例では、ｎ型不純物のプラズマドーピング時間が６０秒の場合を例として説明したが、次に、ｎ型不純物のプラズマドーピング時間を変えた場合について説明する。ｎ型不純物のプラズマドーピング時間を短くすると、ｎ型不純物のプラズマドーピング時の圧力の閾値は０．４Ｐａよりも高くなり、逆に、ｎ型不純物のプラズマドーピング時間を長くすると、ｎ型不純物のプラズマドーピング時の圧力の閾値は０．４Ｐａよりも低くなるという傾向がある。すなわち、０．４Ｐａよりも高い圧力領域でｎ型不純物のプラズマドーピングを実施したい場合には、ｎ型不純物のプラズマドーピング時間を６０秒よりも短くすることが考えられる。ところが、この場合、ｐ型不純物のプラズマドーピングの場合と同様に、ｎ型不純物のプラズマドーピングの初期段階においてのフィン角部の削れが大きくなるため、ｎ型不純物のプラズマドーピング時間を大幅に短くしなくてはならない。しかし、ｎ型不純物のプラズマドーピング時間を大幅に短くすることによってフィン角部の削れ量（曲率半径の増加量）を小さくすることができたとしても、そのような短い時間でｎ型不純物のプラズマドーピングを行った場合、ドーズ量の基板面内均一性を確保することが難しくなるという問題がある。逆に、ｎ型不純物のプラズマドーピング時間を長くしすぎた場合には、生産性が低下するという問題が生じる。これに対して、本発明では、ｎ型不純物のプラズマドーピング時の圧力を０．４Ｐａ以下に設定することによって、フィン角部のエッチングの原因を考えられるイオンの量を少なくすることが可能となり、それにより、フィン角部の削れ量を抑制しつつ、高いコンフォーマルドーピング性を達成できるという特別の効果が得られる。
【０１３９】
［ｎ型不純物のプラズマドーピングにおける条件付き許容範囲の例］
本例においては、ｎ型不純物のプラズマドーピング時の圧力を０．４Ｐａ以上１０Ｐａ以下とし、且つ、イオン電流密度Ｉｉ（ｍＡ／ｃｍ2 ）とプラズマドーピング時の圧力Ｐ（Ｐａ）との関係が、０．４≦Ｐ≦１．２の領域ではＩｉ≦０．５３Ｌｎ（Ｐ）＋０．５９、１．２≦Ｐ≦１０の領域ではＩｉ≦０．６７となる条件でｎ型不純物のプラズマドーピングを行うことによって、フィン角部の削れ量を抑制しつつ、高いコンフォーマルドーピング性を得ることができる。尚、Ｌｎは自然対数を表す。
【０１４０】
尚、本例においては、フィン角部の削れ量を検査するためのｐ型のフィン型半導体領域（プラズマドーピングを行う前）として、図１４（ａ）に示す第１実施例と同様の試料を用いた。すなわち、フィンの高さ及び幅は１２０ｎｍ及び１６０ｎｍであり、フィン同士の間の距離は２１０ｎｍである。すなわち、フィンの幅方向の中央と隣のフィンの幅方向の中央との距離は３７０ｎｍである。また、フィン角部（図中破線領域）の曲率半径は８．７ｎｍである。
【０１４１】
まず、ｎ型不純物のプラズマドーピング時の圧力とソースパワーとを変化させて、電子温度及びイオン電流密度を測定する。ここで、測定に使用した装置はScientific Systems社製ラングミュアプローブ（製品名スマートプローブ）である。また、測定用プローブを基板表面から２５ｍｍ上方を通過させ、その直下の部分に対して測定を実施できるように測定用プローブの取り付けを行っている。測定データの検出位置として、３００ｍｍ基板の中心部から半径２０ｍｍの範囲内の２１箇所（具体的には基板中心部から測定用プローブの取り付け側に２０ｍｍの地点までの間における１ｍｍ間隔の２１点）を設定し、この２１点の測定値の平均を測定データとした。
【０１４２】
次に、ｎ型不純物のプラズマドーピング時の圧力とソースパワーとを変化させて、フィン角部の削れ量を測定する。プラズマドーピング条件は、バイアス電圧Ｖｐｐが２９０Ｖであり、原料ガスがＨｅで希釈したＡｓＨ3 であり、原料ガス中でのＡｓＨ3 濃度が０．０５質量％であり、ガスの総流量が３００ｃｃ／ｍｉｎ（標準状態）であり、バイアス印加時間が６０秒間である。
【０１４３】
図１８（ａ）及び（ｂ）は、以上の測定データから得られた各種特性を表している。具体的には、図１８（ａ）は、ｎ型不純物のプラズマドーピング時の圧力が０．４Ｐａ以上１０Ｐａ以下の範囲において、プラズマドーピング後のフィン角部の曲率半径がプラズマドーピング前のフィン角部の曲率半径の２倍未満及び２倍以上のそれぞれとなるイオン電流密度の範囲を示している。圧力が０．４Ｐａ以上１０Ｐａ以下の範囲において、プラズマドーピング後のフィン角部の曲率半径が確実にプラズマドーピング前のフィン角部の曲率半径の２倍未満となるイオン電流密度の範囲は、０．４≦Ｐ≦１．２の領域ではＩｉ≦０．５３Ｌｎ（Ｐ）＋０．５９（関係式３：図中のｙ＝０．５２５３Ｌｎ（ｘ）＋０．５８６９）であり、１．２≦Ｐ≦１０の領域ではＩｉ≦０．６７（関係式４：図中のｙ＝０．００３ｘ＋０．６７２７）である。一方、プラズマドーピング後のフィン角部の曲率半径が確実にｎ型不純物注入のプラズマドーピング前のフィン角部の曲率半径の２倍以上となるイオン電流密度の範囲は、０．４≦Ｐ≦０．９５の領域ではＩｉ≧１．０４Ｌｎ（Ｐ）＋１．０９（関係式５：図中のｙ＝１．０３６２Ｌｎ（ｘ）＋１．０９３５）であり、０．９５≦Ｐ≦１０の領域ではＩｉ≧１．０４（関係式６：図中のｙ＝−０．０１９ｘ＋１．０６１においてｘ＝０．９５としたときのｙ＝１．０４２９５）である。
【０１４４】
尚、プラズマドーピング後のフィン角部の曲率半径が厳密にプラズマドーピング前のフィン角部の曲率半径の２倍になるイオン電流密度と圧力との関係は、関係式３及び関係式４が示す領域と関係式５及び関係式６が示す領域との間に存在するが、これを特定することには多大な労力を要するので、本例では、プラズマドーピング後のフィン角部の曲率半径が確実にプラズマドーピング前のフィン角部の曲率半径の２倍未満となる関係式３及び関係式４、並びに、プラズマドーピング後のフィン角部の曲率半径が確実にプラズマドーピング前のフィン角部の曲率半径の２倍以上となる関係式５及び関係式６のみを特定している。また、図１８（ｂ）は、ｎ型不純物のプラズマドーピング時の圧力が０．４Ｐａ以上１０Ｐａ以下の範囲において、関係式３〜６の等式が成り立つときの圧力と電子温度との関係を示している。図１８（ａ）及び（ｂ）に示すように、電子温度が同じ水準であったとしても、イオン電流密度が異なることに起因してフィン角部の削れ量が異なること、具体的にはイオン電流密度が小さいほどフィン角部の削れ量を抑制できることが分かる。
【０１４５】
また、フィン角部の曲率半径は、プラズマドーピング後の曲率半径がプラズマドーピング前の曲率半径の２倍未満であれば半導体デバイスの性能に与える影響は許容範囲であり問題にならない。その理由は次の通りである。すなわち、ゲート絶縁膜の下部を通過してソースからドレインに流れる電流のうち、第１のｎ型不純物領域（フィン上部）と第２のｎ型不純物領域（フィン側部）との境界付近に流れる電流が流れ難くなるのは、ゲート絶縁膜とｎ型不純物領域との隙間が大きくなることが原因である（図３１参照）。従って、プラズマドーピング後のフィン角部の曲率半径がプラズマドーピング前のフィン角部の曲率半径の２倍未満であれば、ゲート絶縁膜とｎ型不純物領域との隙間の大きさが小さくなるので、半導体デバイスの性能に与える影響は許容範囲であり問題にならなくなる。ここで、フィン角部の削れ量は、そのままゲート絶縁膜とｎ型不純物領域との隙間の大きさに相当するわけではなく、ｎ型不純物のプラズマドーピングによって意図せずに生じるゲート絶縁膜とｎ型不純物領域との隙間の大きさは、フィン角部の削れ量よりも若干小さくなる。その理由は、［ｐ型不純物のプラズマドーピングにおける条件付き許容範囲の例］で述べたのと同様である。
【０１４６】
逆に、プラズマドーピング後のフィン角部の曲率半径がプラズマドーピング前のフィン角部の曲率半径の２倍以上であれば、ゲート絶縁膜とｎ型不純物領域との隙間が大きくなり、半導体デバイスの性能に与える影響が許容範囲を超えてしまうという問題が生じる。
【０１４７】
図１９は、本例においてｎ型不純物のプラズマドーピングを行った後のフィン型半導体領域（正確にはフィンを有する半導体領域９５１）の断面形状を模式的に示している。プラズマドーピング条件は、例えば、原料ガスがＨｅで希釈したＡｓＨ3 であり、原料ガス中でのＡｓＨ3 濃度が０．０５質量％であり、チャンバー内圧力が０．４Ｐａであり、ソースパワー（プラズマ生成用高周波電力）が２０００Ｗであり、バイアス電圧Ｖｐｐが２９０Ｖであり、基板温度が２０℃であり、プラズマドーピング時間が６０秒である。プラズマの発生方式としては、例えばＩＣＰ方式を用いた。尚、本例では、フィン上面に照射される注入イオンの量を極めて少なくしてフィン角部の削れ量を抑制するために、ソースパワーを２０００Ｗと大きく設定しているものの、チャンバー内圧力を０．４Ｐａと小さく設定すると共にイオン電流密度を０．１８ｍＡ／ｃｍ2 とＩＣＰ方式としては非常に小さく設定している。以上の条件によるｎ型不純物のプラズマドーピングを実施した後におけるフィン角部（図１９）の曲率半径は１６．２ｎｍである。すなわち、本例では、ｎ型不純物のプラズマドーピング前後におけるフィン角部の曲率半径の差は７．５ｎｍであり、１分間当たりの削れ量（曲率半径の増加量）は７．５ｎｍである。また、本例では、プラズマドーピング後のフィン角部の曲率半径がプラズマドーピング前のフィン角部の曲率半径の２倍未満であるので、フィン角部の削れ量は許容できる程度に小さい。
【０１４８】
尚、図１８（ａ）に示すように、ｎ型不純物のプラズマドーピング時のイオン電流密度が０．１ｍＡ／ｃｍ2 以下であれば、フィン角部の削れ量が半導体デバイスの性能に与える影響は許容範囲であり問題にならないことが分かる。その観点からは、第１実施例で述べたように、ｎ型不純物のプラズマドーピング時の圧力を０．４Ｐａ以下に設定することが望ましいことは言うまでもない。
【０１４９】
それに対して、チャンバー内圧力を１０Ｐａ以上に設定してｎ型不純物のプラズマドーピングを行った場合、ソースパワーを極端に低く（例えば２５ｗ）設定することによりイオン電流密度を極めて小さく設定し、それによって、プラズマドーピング後のフィン角部の曲率半径を、プラズマドーピング前のフィン角部の曲率半径の２倍以下に抑制することが考えられる。しかしながら、このようにソースパワーを極端に低くすることは、プラズマドーピング処理装置に大きい負荷をかけることによってイオン電流密度を無理に小さくしようとすることであって、チャンバー内のプラズマの維持自体ができなくなる危険性がある。従って、ｎ型不純物のプラズマドーピング時の圧力を１０Ｐａ以上に設定してフィン角部の削れ量を小さくしようとすることは現実的ではない。
【０１５０】
（第２実施例）
図２０（ａ）は、本発明のフィン型ＣＭＩＳＦＥＴの他例（第２実施例）の斜視図であり、図２０（ｂ）は、図２０（ａ）に示すフィン型ＣＭＩＳＦＥＴのうちＮＭＩＳＦＥＴの拡大斜視図である。尚、図２０（ａ）、（ｂ）において、図１（ａ）〜（ｅ）に示すフィン型ＣＭＩＳＦＥＴと同一の構成要素には同一の符号を付すことにより、重複する説明を省略する。
【０１５１】
まず、図２０（ｂ）を参照しながらフィン型ＮＭＩＳＦＥＴのフィン角部（上部コーナー）の削れ、並びにフィン上部のｎ型不純物領域及びフィン側部のｎ型不純物領域のそれぞれの抵抗率について説明するが、フィン型ＰＭＩＳＦＥＴについても同様である。また、以下の説明においては、主として「抵抗率（比抵抗）」を用いて説明を行うが、抵抗の大小関係については「抵抗率」を「シート抵抗」又は「拡がり抵抗」と読み替えてもよい。図２０（ｂ）に示すように、上部にｎ型不純物領域９１７ａ及び側部にｎ型不純物領域９１７ｂを有するｐ型のフィン型半導体領域９１３ｃを跨ぐようにゲート絶縁膜９１４ｃを介してゲート電極１５ｃが形成されている。ここで、ｐ型のフィン型半導体領域９１３ｃ（ｎ型のフィン型半導体領域１３ｂについても同様）の高さ及び幅はそれぞれ５０ｎｍ及び２０ｎｍ程度である。すなわち、本実施例は、フィン幅を実用上要求されている水準である２０ｎｍ程度まで小さくした場合における本発明のフィン型ＣＭＩＳＦＥＴについて説明するものである。また、図２０（ｂ）において、ａ、ｂ、ｃ、ｄは、鞍馬形状のゲート絶縁膜９１４ｃの内壁のうちソース側のコーナーを表し、ａ''、ｂ''、ｃ''、ｄ''は、ｐ型のフィン型半導体領域９１３ｃのソース側端面までコーナーａ、ｂ、ｃ、ｄを平行移動させたものである。
【０１５２】
本実施例において、コーナーｂ''と上部のｎ型不純物領域９１７ａとの距離Ｇ、つまりコーナーｃ''と上部のｎ型不純物領域９１７ａとの距離Ｇは０．６ｎｍである。
【０１５３】
ところで、鞍馬形状のゲート絶縁膜９１４ｃの内壁のうちソース側のコーナーであるａ、ｂ、ｃ、ｄは、プラズマドーピング処理及びその後の洗浄工程では、ゲート絶縁膜９１４ｃやゲート電極１５ｃに覆われて保護されている。一方、ゲート絶縁膜９１４ｃやゲート電極１５ｃに覆われていないｐ型のフィン型半導体領域９１３ｃにおいては、プラズマドーピング処理及びその後の洗浄工程でフィン角部の削れが発生する。ここで、前述の０．６ｎｍという距離Ｇは、このプラズマドーピング処理及びその後の洗浄工程でのフィン角部の削れ量（プラズマドーピング前の削れ量を含まない）であり、ゼロではないが極めて小さく抑えられている。
【０１５４】
また、本実施例においても、第１実施例と同様に、フィン側部のｎ型不純物領域９１７ｂの抵抗率は、フィン上部のｎ型不純物領域９１７ａの抵抗率とほぼ等しい。
【０１５５】
すなわち、本実施例のフィン型ＣＭＩＳＦＥＴにおいても、フィン角部の削れ量が小さく、且つフィン側部の不純物領域とフィン上部の不純物領域とで抵抗率がほぼ等しいという、本発明特有のデバイス形状が実現されている。
【０１５６】
尚、フィン側部の不純物領域の抵抗率とフィン上部の不純物領域の抵抗率とをほぼ等しく形成する方法については、［本発明のメカニズム］で詳しく説明したが、フィン幅を２０ｎｍ程度と小さくした本実施例でも、このメカニズムは有効である。
【０１５７】
そこで、以下、図２１（ａ）〜（ｃ）を参照しながら、フィン幅が２０ｎｍ程度と小さい場合におけるフィン角部の削れ量について、さらに詳しく説明する。図２１（ａ）は、鞍馬形状のゲート絶縁膜９１４ｃの内壁のうちソース側のコーナーであるａ、ｂ、ｃ、ｄを含む断面の外形を示しており、図２１（ｂ）は、ゲート絶縁膜９１４ｃの外側のｐ型のフィン型半導体領域９１３ｃ（以下、単にフィンと称することもある）の断面の外形を示しており、図２１（ｃ）は、図２１（ａ）に示すフィン角部と図２１（ｂ）に示すフィン角部とを重ね合わせて示した図である。
【０１５８】
図２１（ａ）に示すように、プラズマドーピング処理前においては、フィンの高さが５０ｎｍであり、フィンの幅が１８ｎｍであり、フィンのテーパー角が８８°であり、フィン上面のうち平坦部の幅が１３ｎｍであり、フィン角部の曲率半径が１．８ｎｍである。尚、フィン角部がｎ型不純物のプラズマドーピング処理前においても完全な直角形状ではなく、曲率を持つ形状になっている理由は、ｎ型不純物のプラズマドーピング処理の前工程であるフィン形成のためのドライエッチング工程や洗浄工程で僅かながらフィン角部が削られているためである。
【０１５９】
また、図２１（ｂ）に示すように、プラズマドーピング処理後（正確にはその後の洗浄工程を経た後のデバイス完成時点）においては、フィンの高さが５０ｎｍであり、フィンの幅が１８ｎｍであり、フィンのテーパー角が８８°であり、フィン上面のうち平坦部の幅が１０ｎｍであり、フィン角部の曲率半径が３．２ｎｍである。
【０１６０】
さらに、図２１（ｃ）に示すように、プラズマドーピング処理及びその後の洗浄工程でのフィン角部の削れ量つまり距離Ｇは０．６ｎｍである。
【０１６１】
以上のような、フィン角部の削れ量が小さく、且つフィン側部の不純物領域とフィン上部の不純物領域とで抵抗率がほぼ等しいフィン型ＮＭＩＳＦＥＴを形成できるプラズマドーピング条件は、例えば、原料ガスがＨｅ（ヘリウム）で希釈したＡｓＨ3 （アルシン）であり、原料ガス中でのＡｓＨ3 濃度が０．５質量％であり、原料ガスの総流量が１００ｃｍ3 ／分（標準状態）であり、チャンバー内圧力が０．３０Ｐａであり、ソースパワー（プラズマ生成用高周波電力）が５００Ｗであり、バイアス電圧（Ｖｐｐ）が２５０Ｖであり、基板温度が３０℃であり、プラズマドーピング時間が６０秒である。プラズマの発生方式としては、例えばＩＣＰ方式を用いる。ここで、フィン上面に照射される注入イオンの量を極めて少なくしてフィン角部の削れ量を制御すると共に、フィン側部の不純物領域とフィン上部の不純物領域とで抵抗率をほぼ等しくするために、チャンバー圧力を０．３０ＰａとＩＣＰ方式としては極めて小さく設定している。
【０１６２】
また、以上に説明したように、本発明のフィン型ＣＭＩＳＦＥＴのうちのフィン型ＮＭＩＳＦＥＴのフィン角部の曲率半径は、プラズマドーピング処理前には１．８ｎｍであったのに対して、デバイス完成時には３．２ｎｍであり、プラズマドーピング処理及びその後の洗浄工程で削られたことによる曲率半径の増加量は１．４ｎｍである。言い換えると、プラズマドーピング処理等を経たデバイス完成時のフィン角部の曲率半径は、プラズマドーピング処理前のフィン角部の曲率半径の１．８倍程度に抑えられており、フィン角部の削れ量（曲率半径の増加量）は許容範囲内にある。
【０１６３】
ここまで、本発明のフィン型ＣＭＩＳＦＥＴのうちのフィン型ＮＭＩＳＦＥＴについてのみ説明をしてきたが、フィン型ＰＭＩＳＦＥＴにおいてもフィン角部の削れ量つまり距離Ｇは０．６ｎｍ程度であると共に、フィン側部の不純物領域とフィン上部の不純物領域とで抵抗率はほぼ等しい。このようなフィン型ＰＭＩＳＦＥＴを形成できるプラズマドーピング条件は、例えば、原料ガスがＨｅ（ヘリウム）で希釈したＢ2 Ｈ6 （ジボラン）であり、原料ガス中でのＢ2 Ｈ6 濃度が０．５質量％であり、原料ガスの総流量が１００ｃｍ3 ／分（標準状態）であり、チャンバー内圧力が０．３５Ｐａであり、ソースパワー（プラズマ生成用高周波電力）が５００Ｗであり、バイアス電圧（Ｖｐｐ）が２５０Ｖであり、基板温度が３０℃であり、プラズマドーピング時間が６０秒である。プラズマの発生方式としては、例えばＩＣＰ方式を用いる。ここで、フィン上面に照射される注入イオンの量を極めて少なくしてフィン角部の削れ量を制御すると共に、フィン側部の不純物領域とフィン上部の不純物領域とで抵抗率をほぼ等しくするために、チャンバー圧力を０．３５ＰａとＩＣＰ方式としては極めて小さく設定している。
【０１６４】
以上に述べたように、フィン型ＰＭＩＳＦＥＴを形成するためのｐ型不純物としてボロンを用いると共にフィン型ＮＭＩＳＦＥＴを形成するためのｎ型不純物としてボロンよりも質量の大きい砒素を用いる場合には、前述のフィン型ＰＭＩＳＦＥＴ及びフィン型ＮＭＩＳＦＥＴのそれぞれを形成するためのプラズマドーピング条件を比較しても分かるように、フィン型ＮＭＩＳＦＥＴを形成するためのプラズマドーピング時の圧力を、フィン型ＰＭＩＳＦＥＴを形成するためのプラズマドーピング時の圧力以下に設定することが本実施例の特徴である。このようにすると、フィン型ＰＭＩＳＦＥＴとフィン型ＮＭＩＳＦＥＴとでフィン角部の削れ量をほぼ等しく小さくすることができると共に、フィン型ＰＭＩＳＦＥＴ及びフィン型ＮＭＩＳＦＥＴのいずれにおいても、フィン側部の不純物領域とフィン上部の不純物領域とで抵抗率をほぼ等しくすることができる（但し、フィン型ＰＭＩＳＦＥＴとフィン型ＮＭＩＳＦＥＴとで不純物領域の抵抗率の水準は異なる）。尚、ｐ型不純物の質量がｎ型不純物の質量よりも大きい場合には、フィン型ＰＭＩＳＦＥＴを形成するためのプラズマドーピング時の圧力を、フィン型ＮＭＩＳＦＥＴを形成するためのプラズマドーピング時の圧力以下に設定することによって、本実施例と同様の効果を得ることができる。
【０１６５】
［第１実施例及び第２実施例で得られる半導体デバイスの基本構造］
図２２は、第１実施例及び第２実施例で得られる半導体デバイスの基本構造の一例を模式的に示す斜視図であり、具体的には、プラズマドーピング前においてほぼ直角の上部コーナーを持つフィン型半導体領域の上にゲート絶縁膜を介してゲート電極を形成したデバイスの構造を示している。図２２に示すように、上部に不純物領域６１ａ及び側部に不純物領域６１ｂを有するフィン型半導体領域６１を跨ぐようにゲート絶縁膜６２を介してゲート電極６３が形成されている。ここで、ａ、ｂ、ｃ、ｄは、鞍馬形状のゲート絶縁膜６２の内壁のうちソース側のコーナーを表し、ａ''、ｂ''、ｃ''、ｄ''は、フィン型半導体領域６１のソース側端面までコーナーａ、ｂ、ｃ、ｄを平行移動させたものである。また、フィンの高さは例えば１０〜５００ｎｍであり、フィンの幅は例えば１０〜５００ｎｍであり、フィン同士の間の距離は２０〜５００ｎｍである。このような微細なフィンを有する半導体デバイスに本発明を適用した場合、コーナーｂ''と第１の不純物領域６１ａ（フィン上部）との距離Ｇ、つまりコーナーｃ''と第１の不純物領域６１ａ（フィン上部）との距離Ｇがゼロよりも大きく且つ１０ｎｍ以下であるという特徴、及び、第１の不純物領域６１ａ（フィン上部）のシート抵抗で規格化した第２の不純物領域６１ｂ（フィン側部）のシート抵抗が１．２５以下であるという特徴を有する半導体デバイスを実現できるので、本発明の効果を得ることができる。尚、コーナーｂ''と第１の不純物領域６１ａ（フィン上部）との距離Ｇ、又はコーナーｃ''と第１の不純物領域６１ａ（フィン上部）との距離Ｇとは、鞍馬形状のゲート絶縁膜６２の内壁のうちソース側のコーナーをａ、ｂ、ｃ、ｄ及びこれらに対応するドレイン側のコーナーをａ’、ｂ’、ｃ’、ｄ’とすると、四角形ａ−ａ’−ｂ’−ｂを含む平面、四角形ｂ−ｂ’−ｃ’−ｃを含む平面又は四角形ｃ−ｃ’−ｄ’−ｄを含む平面と、第１の不純物領域６１ａとの間の距離の最大値を意味し、これはプラズマドーピングによって削られたフィン形状の半導体領域の上部コーナーの量を反映した量である。また、コーナーｂ''と第１の不純物領域６１ａ（フィン上部）との距離Ｇ、つまりコーナーｃ''と第１の不純物領域６１ａ（フィン上部）との距離Ｇがゼロよりも大きく且つ１０ｎｍ以下であるという特徴は、通常、ゲート絶縁膜６２の外側に位置する半導体領域６１における上部コーナーの曲率半径（つまりプラズマドーピング後の曲率半径）ｒ’が、ゲート絶縁膜６２の下側に位置する半導体領域６１における上部コーナーの曲率半径（つまりプラズマドーピング前の曲率半径）ｒよりも大きく且つ２×ｒ以下であるという特徴と等価である。
【０１６６】
図２３は、第１実施例及び第２実施例で得られる半導体デバイスの構造の他例を模式的に示す斜視図であり、具体的には、ゲート絶縁膜を形成する前にフィン角部が予めある程度の曲率半径を持つように半導体領域を形成しておき、その上にゲート絶縁膜を介してゲート電極を形成したデバイスの構造を示している。尚、図２３において、図２２に示す構造と同一の構成要素には同一の符号を付すことにより、重複する説明を省略する。ところで、フィン角部が直角に近い場合には、当該フィン角部を通過してソースからドレインに電流が流れ難いことが指摘されている。これは、プラズマドーピングによるフィン角部の削れの有無や大小に関わらず、ゲート絶縁膜６２と第１の不純物領域６１ａ（フィン上部）との接続部分に直角に近い角部が存在しているかどうかに関係して発生する問題である。そこで、この問題を解決するために、ゲート絶縁膜を形成する前に予めフィン角部に３ｎｍ程度から１０ｎｍ程度までの曲率半径を持たせておくことが好ましい。このようにすると、ゲート絶縁膜６２と第１の不純物領域６１ａ（フィン上部）との接続部分に直角に近い角部が存在することはなく、ソースからドレインに流れる電流がゲート絶縁膜６２の下で流れ難くなることはなくなる。このようなフィンを有する半導体デバイスに本発明を適用した場合にも、コーナーｂ''と第１の不純物領域６１ａ（フィン上部）との距離Ｇ、つまりコーナーｃ''と第１の不純物領域６１ａ（フィン上部）との距離Ｇがゼロよりも大きく且つ１０ｎｍ以下であるという特徴、及び、第１の不純物領域６１ａ（フィン上部）のシート抵抗で規格化した第２の不純物領域６１ｂ（フィン側部）のシート抵抗が１．２５以下であるという特徴を有する半導体デバイスを実現できるので、本発明の効果を得ることができる。
【０１６７】
［第１実施例及び第２実施例で用いるプラズマ装置］
第１実施例及び第２実施例ではＩＣＰ方式のプラズマ装置を用いている。その理由は、ＩＣＰ方式のプラズマが本来的に有する「イオンの入射角度が大きいプラズマ」という性質も用いることができ、それによって本発明の効果を得易くなるからである。それに加えて、ＩＣＰ方式では、プラズマ密度と注入深さとを独立に制御できるため、電子温度をＥＣＲ（electron cyclotron resonance）プラズマ方式ほど高くすることなく、直径が例えば３００ｍｍのような大口径基板に対してもプラズマを均一に生成し易くなる。従って、注入深さを自由に選択しながら、ゲート絶縁膜の破壊を抑制しつつ、大口径基板の面内の複数のフィンに対して均一にプラズマドーピング処理を実施しやすくなる。すなわち、ＩＣＰ方式のプラズマ装置を用いることが望ましい。
【０１６８】
以下、その他のプラズマ方式を用いて本発明を実施した場合の課題を説明する。
【０１６９】
まず、ＲＩＥ（reactive ion etching）プラズマ方式について説明する。ＲＩＥプラズマ方式においてはカソード電極に高周波電力を印加する。これにより、プラズマの生成を開始すると共にプラズマ密度の調整を行い、同時にバイアス電圧の調整も行う。ＲＩＥプラズマ方式を用いた場合には、高い圧力でしかプラズマの生成が開始しないので、高い圧力でプラズマの生成を開始させてから、本発明のプロセスで用いるような低い圧力まで低下させるためには、圧力の調整に長い時間を要し、その結果、生産性が低下してしまうという問題が生じる。さらに、ＲＩＥプラズマ方式では、カソード電極に高周波電力を印加することのみによってプラズマ生成を行うため、プラズマ密度と注入深さとが同時に変化してしまい、それぞれを独立して制御できないので、プロセスの制御性が悪いという問題がある。これに対して、前述のＩＣＰ方式では、アノード電極に印加する高周波電力を制御することによってプラズマ密度を制御すると共にカソード電極に印加する高周波電圧を制御することによって注入深さを制御するため、プラズマ密度と注入深さとを独立して制御できる。また、前述のＩＣＰ方式では、プラズマ生成の開始時にアノード電極に印加する高周波電力を高く設定しておくことによって、ドーピングプロセスで用いる圧力と比較して大幅に高い圧力を用いることなくプラズマ生成を開始することが可能である。
【０１７０】
次に、ＥＣＲプラズマ方式について説明する。ＥＣＲプラズマ方式においては励起周波数が９００ＭＨｚ以上である。すなわち、ＥＣＲプラズマ方式では、励起周波数が極めて高いので、電子温度が高く、それが原因でゲート絶縁膜の絶縁破壊が起き易いという問題がある。これに対して、ＩＣＰ方式では励起周波数が例えば１３．５６ＭＨｚのようにＥＣＲプラズマ方式と比べて１桁以上小さく、ゲート絶縁膜の絶縁破壊が比較的起き難い。すなわち、ＥＣＲプラズマ方式と比較してＩＣＰ方式が望ましい。
【０１７１】
次に、パルスＤＣプラズマ方式について説明する。パルスＤＣプラズマ方式においては、カソード電極にパルスＤＣの高周波電圧を印加する。この方式では、基本的にイオンの入射角がゼロ度に近い（つまりフィン上面に対して直角に近い）ので、フィン側部のシート抵抗がフィン上部のシート抵抗と比べて高くなってしまうという問題がある。これに対して、ＩＣＰ方式では、カソード電極に周波数が５００ＭＨｚ、６００ＭＨｚ又は１３．５６ＭＨｚの交流の高周波電圧を印加する。これにより、イオンの入射角が大きくなるので、フィン側部のシート抵抗がフィン上部のシート抵抗と同等になり易い。すなわち、パルスＤＣプラズマ方式と比較してＩＣＰ方式が望ましい。
【０１７２】
次に、ヘリコンプラズマ方式について説明する。ヘリコンプラズマ方式には、プラズマに少なくとも１０ガウス以上の磁界を印加するという特徴、及び、プラズマ源と基板との距離が長いという特徴がある。この方式では、プラズマ源と基板との距離が長いので、直径３００ｍｍのウェハ等の大口径基板に対するプラズマの良好な均一性が得られ難いという問題がある。これに対して、ＩＣＰ方式では、プラズマに磁界を印加する必要はなく、プラズマ源と基板との距離が短いため、直径３００ｍｍのウェハ等の大口径基板に対するプラズマの良好な均一性が得られ易い。すなわち、ヘリコンプラズマ方式と比較してＩＣＰ方式が望ましい。
【０１７３】
（第１の実施形態の第１変形例）
以下、本発明の第１の実施形態（第１実施例及び第２実施例を含む）の第１変形例に係る半導体装置の構造について図面を参照しながら説明する。
【０１７４】
図２４は、本変形例に係る半導体装置、具体的には、フィン型ＣＭＩＳＦＥＴを有する半導体装置の平面図である。尚、図２４において、図１（ａ）〜（ｅ）に示す第１の実施形態の構造と同一の構成要素には同一の符号を付し、重複する説明を省略する。
【０１７５】
図２４に示すように、本変形例が図１（ａ）〜（ｅ）に示す第１の実施形態と異なっている点は、ｎ型のフィン型半導体領域１３ａ及び１３ｂのそれぞれにおけるゲート長方向の両端部が他のフィン型半導体領域１３ｅ及び１３ｆによって接続されていると共にｐ型のフィン型半導体領域９１３ｃ及び９１３ｄのそれぞれにおけるゲート長方向の両端部が他のフィン型半導体領域９１３ｅ及び９１３ｆによって接続されていることである。
【０１７６】
本変形例によると、第１の実施形態と同様の効果に加えて、次のような効果が得られる。すなわち、ｎ型のフィン型半導体領域１３ａ及び１３ｂと他のフィン型半導体領域１３ｅ及び１３ｆとによって１つのフィン型ＰＭＩＳＦＥＴを構成することができると共に、ｐ型のフィン型半導体領域９１３ａ及び９１３ｂと他のフィン型半導体領域９１３ｅ及び９１３ｆとによって１つのフィン型ＮＭＩＳＦＥＴを構成することができる。
【０１７７】
（第１の実施形態の第２変形例）
以下、本発明の第１の実施形態（第１実施例及び第２実施例を含む）の第２変形例に係る半導体装置の構造について図面を参照しながら説明する。
【０１７８】
本変形例の半導体装置、具体的には、フィン型ＣＭＩＳＦＥＴを有する半導体装置の構造を示す平面図は、第１の実施形態の平面図である図１（ａ）と同じである。また、図２５（ａ）〜（ｄ）は本変形例の半導体装置の断面構造を示す図であり、図２５（ａ）は図１（ａ）におけるＡ−Ａ線の断面図であり、図２５（ｂ）は図１（ａ）におけるＢ−Ｂ線の断面図であり、図２５（ｃ）は図１（ａ）におけるＣ−Ｃ線の断面図であり、図２５（ｄ）は図１（ａ）におけるＤ−Ｄ線の断面図である。
【０１７９】
図２５（ａ）〜（ｄ）に示すように、本変形例が図１（ａ）〜（ｅ）に示す第１の実施形態と異なっている点は次の通りである。すなわち、第１の実施形態においては、ｎ型のフィン型半導体領域１３ａ、１３ｂの上面及び側面の上に例えばシリコン酸窒化膜からなる厚さ３ｎｍのゲート絶縁膜１４ａ、１４ｂが形成されており、ｐ型のフィン型半導体領域９１３ｃ、９１３ｄの上面及び側面の上に例えばシリコン酸窒化膜からなる厚さ３ｎｍのゲート絶縁膜９１４ｃ、９１４ｄが形成されていた。それに対して、本変形例においては、ゲート絶縁膜１４ａ、１４ｂはｎ型のフィン型半導体領域１３ａ、１３ｂの側面上のみに形成されており、ゲート絶縁膜９１４ｃ、９１４ｄはｐ型のフィン型半導体領域９１３ｃ、９１３ｄの側面上のみに形成されており、ｎ型のフィン型半導体領域１３ａ、１３ｂの上面上には例えばシリコン酸化膜からなる厚さ２０ｎｍの絶縁膜９２４ａ、９２４ｂが形成されており、ｐ型のフィン型半導体領域９１３ｃ、９１３ｄの上面上には例えばシリコン酸化膜からなる厚さ２０ｎｍの絶縁膜９２４ｃ、９２４ｄが形成されている。
【０１８０】
すなわち、本変形例においては、ｎ型のフィン型半導体領域１３ａ、１３ｂ及びｐ型のフィン型半導体領域９１３ｃ、９１３ｄの側部のみをチャネル領域として使用する。このような構成であっても、アスペクト比（「フィン型半導体領域の側面の高さ」／「フィン型半導体領域の上面のゲート幅方向の幅」）が大きければ第１の実施形態と同様の効果が得られる。
【０１８１】
（比較例）
図２６（ａ）は、比較例のフィン型ＣＭＩＳＦＥＴの斜視図であり、図２６（ｂ）は、図２６（ａ）に示すフィン型ＣＭＩＳＦＥＴのうちフィン型ＮＭＩＳＦＥＴの拡大斜視図である。尚、図２６（ａ）、（ｂ）において、図１（ａ）〜（ｅ）に示すフィン型ＣＭＩＳＦＥＴと同一の構成要素には同一の符号を付すことにより、重複する説明を省略する。
【０１８２】
本比較例が、第１実施例及び第２実施例と異なっている点は、フィン型ＰＭＩＳＦＥＴを形成するためのｐ型不純物としてボロンを用いると共にフィン型ＮＭＩＳＦＥＴを形成するためのｎ型不純物としてボロンよりも質量の大きい砒素を用いる場合、ｎ型不純物のプラズマドーピング時の圧力を、ｐ型不純物のプラズマドーピング時の圧力と同等以上に設定していることである。
【０１８３】
以下、図２６（ｂ）を参照しながら、比較例のフィン型ＮＭＩＳＦＥＴのフィン角部の削れについて説明する。図２６（ｂ）に示すように、上部にｎ型不純物領域９１７ａ及び側部にｎ型不純物領域９１７ｂを有するｐ型のフィン型半導体領域９１３ｃを跨ぐようにゲート絶縁膜９１４ｃを介してゲート電極１５ｃが形成されている。図２６（ｂ）において、ａ、ｂ、ｃ、ｄは、鞍馬形状のゲート絶縁膜９１４ｃの内壁のうちソース側のコーナーを表し、ａ''、ｂ''、ｃ''、ｄ''は、ｐ型のフィン型半導体領域９１３ｃのソース側端面までコーナーａ、ｂ、ｃ、ｄを平行移動させたものである。
【０１８４】
本比較例において、コーナーｂ''と上部のｎ型不純物領域９１７ａとの距離Ｇ、つまりコーナーｃ''と上部のｎ型不純物領域９１７ａとの距離Ｇは１０ｎｍを上回った。従って、本比較例のフィン型ＣＭＩＳＦＥＴのうちのフィン型ＮＭＩＳＦＥＴにおけるプラズマドーピング処理後のフィン角部の削れ量（曲率半径の増加量）は許容範囲外である。
【０１８５】
このように、同一基板上にフィン型ＰＭＩＳＦＥＴ及びフィン型ＮＭＩＳＦＥＴを形成する場合においてフィン型ＰＭＩＳＦＥＴ（具体的にはそのｐ型のエクステンション領域）を形成するためのｐ型不純物としてボロンを用いると共にフィン型ＮＭＩＳＦＥＴ（具体的にはそのｎ型のエクステンション領域）を形成するためのｎ型不純物としてボロンよりも質量の大きい砒素を用いる場合に、ｎ型不純物のプラズマドーピング時の圧力を、ｐ型不純物のプラズマドーピング時の圧力と同等以上に設定すると、フィン型ＮＭＩＳＦＥＴのフィン角部の削れ量（曲率半径の増加量）が大きくなる結果、ゲート絶縁膜とエクステンション領域との間の隙間が大きくなるので、トランジスタ性能が低下してしまうという問題が生じる。
【産業上の利用可能性】
【０１８６】
本発明は、半導体装置及びその製造方法に関し、特に、基板上にフィン型半導体領域を有する３次元構造の半導体装置、特にフィン型ＣＭＩＳＦＥＴにおいて所望の特性を得る上で有用である。
【図面の簡単な説明】
【０１８７】
【図１】図１（ａ）〜（ｄ）は、本発明の第１の実施形態に係る半導体装置の構造を示す図であり、図１（ａ）は平面図であり、図１（ｂ）は図１（ａ）におけるＡ−Ａ線の断面図であり、図１（ｃ）は図１（ａ）におけるＢ−Ｂ線の断面図であり、図１（ｄ）は図１（ａ）におけるＣ−Ｃ線の断面図であり、図１（ｅ）は図１（ａ）におけるＤ−Ｄ線の断面図である。
【図２】図２（ａ）〜（ｊ）は、本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図３】図３（ａ）〜（ｈ）は、本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図４】図４は、本発明のプラズマドーピングによるドーピング方法を説明するための断面図である。
【図５】図５（ａ）は本発明の第１実施例に係るフィン型ＣＭＩＳＦＥＴの斜視図であり、図５（ｂ）は図５（ａ）に示すフィン型ＣＭＩＳＦＥＴのうちＮＭＩＳＦＥＴの拡大斜視図である。
【図６】図６（ａ）は、本発明の第１実施例に係るフィン型ＣＭＩＳＦＥＴのうちのフィン型ＰＭＩＳＦＥＴにおけるプラズマドーピング前のフィン型半導体領域の断面形状を模式的に示す図であり、図６（ｂ）は、本発明の第１実施例に係るフィン型ＣＭＩＳＦＥＴのうちのフィン型ＰＭＩＳＦＥＴにおけるプラズマドーピング後のフィン型半導体領域の断面形状を模式的に示す図である。
【図７】図７（ａ）及び（ｂ）は、本発明の第１実施例に係るフィン型ＣＭＩＳＦＥＴのうちのフィン型ＰＭＩＳＦＥＴにおけるプラズマドーピング前のフィン型半導体領域の断面形状を模式的に示す図及びその拡大図であり、図７（ｃ）及び（ｄ）は図７（ａ）及び（ｂ）に示すフィン型半導体領域の斜視図及びその拡大図である。
【図８】図８（ａ）は、本発明の第１実施例に係るフィン型ＣＭＩＳＦＥＴのうちのフィン型ＰＭＩＳＦＥＴにおけるプラズマドーピング後のフィン型半導体領域の断面構造を模式的に示す図であり、図８（ｂ）は、図８（ａ）のＡ−Ａ線上における拡がり抵抗の変化を示す図であり、図８（ｃ）、は図８（ａ）のＢ−Ｂ線上における拡がり抵抗の変化を示す図であり、図８（ｄ）は、本発明の第１実施例に係るフィン型ＣＭＩＳＦＥＴのうちのフィン型ＰＭＩＳＦＥＴに形成された第１の不純物領域（フィン上部）のＳＩＭＳ測定結果を示す図である。
【図９】図９は、本発明の第１実施例に係るフィン型ＣＭＩＳＦＥＴのうちのフィン型ＰＭＩＳＦＥＴにおけるプラズマドーピング後のフィン型半導体領域の断面構造を模式的に示す図である。
【図１０】図１０は、本発明の第１実施例に係るフィン型ＣＭＩＳＦＥＴのうちのフィン型ＰＭＩＳＦＥＴにおけるプラズマドーピング後のフィン型半導体領域の断面構造を模式的に示す図である。
【図１１】図１１は、本発明の第１実施例に係るフィン型ＣＭＩＳＦＥＴのうちのフィン型ＰＭＩＳＦＥＴにおけるフィン角部の削れ量の時間変化を示す図である。
【図１２】図１２（ａ）は、本発明の第１実施例に係るフィン型ＣＭＩＳＦＥＴのうちのフィン型ＰＭＩＳＦＥＴを形成するためのｐ型不純物のプラズマドーピングにおける圧力とイオン電流密度との関係を示す図であり、図１２（ｂ）は、本発明の第１実施例に係るフィン型ＣＭＩＳＦＥＴのうちのフィン型ＰＭＩＳＦＥＴを形成するためのｐ型不純物のプラズマドーピングにおける圧力と電子温度との関係を示す図である。
【図１３】図１３は、本発明の第１実施例に係るフィン型ＣＭＩＳＦＥＴのうちのフィン型ＰＭＩＳＦＥＴにおけるプラズマドーピング後のフィン型半導体領域の断面構造を模式的に示す図である。
【図１４】図１４（ａ）は、本発明の第１実施例に係るフィン型ＣＭＩＳＦＥＴのうちのフィン型ＮＭＩＳＦＥＴにおけるプラズマドーピング前のフィン型半導体領域の断面形状を模式的に示す図であり、図１４（ｂ）は、本発明の第１実施例に係るフィン型ＣＭＩＳＦＥＴのうちのフィン型ＮＭＩＳＦＥＴにおけるプラズマドーピング後のフィン型半導体領域の断面形状を模式的に示す図である。
【図１５】図１５（ａ）及び（ｂ）は、本発明の第１実施例に係るフィン型ＣＭＩＳＦＥＴのうちのフィン型ＮＭＩＳＦＥＴにおけるプラズマドーピング前のフィン型半導体領域の断面形状を模式的に示す図及びその拡大図であり、図７（ｃ）及び（ｄ）は図７（ａ）及び（ｂ）に示すフィン型半導体領域の斜視図及びその拡大図である。
【図１６】図１６は、本発明の第１実施例に係るフィン型ＣＭＩＳＦＥＴのうちのフィン型ＮＭＩＳＦＥＴにおけるプラズマドーピング後のフィン型半導体領域の断面構造を模式的に示す図である。
【図１７】図１７（ａ）及び（ｂ）は、本発明の第１実施例に係るフィン型ＣＭＩＳＦＥＴのうちのフィン型ＮＭＩＳＦＥＴにおけるプラズマドーピング後のフィン型半導体領域の断面構造を模式的に示す図である。
【図１８】図１８（ａ）は、本発明の第１実施例に係るフィン型ＣＭＩＳＦＥＴのうちのフィン型ＮＭＩＳＦＥＴを形成するためのｎ型不純物のプラズマドーピングにおける圧力とイオン電流密度との関係を示す図であり、図１８（ｂ）は、本発明の第１実施例に係るフィン型ＣＭＩＳＦＥＴのうちのフィン型ＮＭＩＳＦＥＴを形成するためのｎ型不純物のプラズマドーピングにおける圧力と電子温度との関係を示す図である。
【図１９】図１９は、本発明の第１実施例に係るフィン型ＣＭＩＳＦＥＴのうちのフィン型ＮＭＩＳＦＥＴにおけるプラズマドーピング後のフィン型半導体領域の断面構造を模式的に示す図である。
【図２０】図２０（ａ）は本発明の第２実施例に係るフィン型ＣＭＩＳＦＥＴの斜視図であり、図２０（ｂ）は図２０（ａ）に示すフィン型ＣＭＩＳＦＥＴのうちＮＭＩＳＦＥＴの拡大斜視図である。
【図２１】図２１（ａ）〜（ｃ）は、本発明の第２実施例に係るフィン型ＣＭＩＳＦＥＴのうちのフィン型ＮＭＩＳＦＥＴにおけるフィン角部の削れ量を説明する図である。
【図２２】図２２は本発明の第１実施例及び第２実施例に係る半導体装置の基本構造の一例を模式的に示す斜視図である。
【図２３】図２３は本発明の第１実施例及び第２実施例に係る半導体装置の基本構造の他例を模式的に示す斜視図である。
【図２４】図２４は本発明の第１の実施形態の第１変形例に係る半導体装置の平面図である。
【図２５】図２５（ａ）〜（ｄ）は本発明の第１の実施形態の第２変形例に係る半導体装置の断面構造を示す図であり、図２５（ａ）は図１（ａ）におけるＡ−Ａ線の断面図であり、図２５（ｂ）は図１（ａ）におけるＢ−Ｂ線の断面図であり、図２５（ｃ）は図１（ａ）におけるＣ−Ｃ線の断面図であり、図２５（ｄ）は図１（ａ）におけるＤ−Ｄ線の断面図である。
【図２６】図２６（ａ）は比較例のフィン型ＣＭＩＳＦＥＴの斜視図であり、図２６（ｂ）は図２６（ａ）に示すフィン型ＣＭＩＳＦＥＴのうちフィン型ＮＭＩＳＦＥＴの拡大斜視図である。
【図２７】図２７（ａ）〜（ｄ）は、従来のフィン型ＦＥＴの構造を示す図であり、図２７（ａ）は平面図であり、図２７（ｂ）は図２７（ａ）におけるＡ−Ａ線の断面図であり、図２７（ｃ）は図２７（ａ）におけるＢ−Ｂ線の断面図であり、図２７（ｄ）は図２７（ａ）におけるＣ−Ｃ線の断面図である。
【図２８】図２８（ａ）〜（ｄ）は、従来の半導体装置の製造方法を工程順に示す断面図である。
【図２９】図２９（ａ）は、特許文献１におけるフィン型ＦＥＴのソース・ドレイン領域を形成する工程を示した断面図であり、図２９（ｂ）は、非特許文献１におけるフィン型ＦＥＴのソース・ドレイン領域を形成する工程を示した断面図である。
【図３０】図３０（ａ）は、特許文献２に開示されたプラズマドーピング法を平坦な半導体領域に適用した場合の削れ量を説明する図であり、図３０（ｂ）は、特許文献２に開示されたプラズマドーピング法をフィン形状の半導体領域に適用した場合の削れ量を説明する図である。
【図３１】図３１は従来の半導体装置の構造を模式的に示す斜視図である。
【符号の説明】
【０１８８】
１１  支持基板
１２  絶縁層
１３ａ、１３ｂ  ｎ型のフィン型半導体領域
１３ｅ、１３ｆ  フィン型半導体領域
１４ａ、１４ｂ  ゲート絶縁膜
１５（１５ｂ、１５ｃ）  ゲート電極
１５Ａ  ポリシリコン膜
１６  絶縁性サイドウォールスペーサ
１７  ｐ型のエクステンション領域
１７ａ  第１のｐ型不純物領域
１７ｂ  第２のｐ型不純物領域
１８ａ  注入イオン
１８ｂ  吸着種
１８ｃ  離脱不純物
１９Ａ、１９Ｂ、１９Ｃ、１９Ｄ  保護膜
２４ａ、２４ｂ  絶縁膜
２７  ｐ型のソース・ドレイン領域
２７ａ  第３のｐ型不純物領域
２７ｂ  第４のｐ型不純物領域
５１    フィン型半導体領域
５２    低抵抗領域
６１    フィン型半導体領域
６１ａ  不純物領域
６１ｂ  不純物領域
６２    ゲート絶縁膜
６３    ゲート電極
９１３ｃ、９１３ｄ  ｐ型のフィン型半導体領域
９１３ｅ、９１３ｆ  フィン型半導体領域
９１４ｃ、９１４ｄ  ゲート絶縁膜
９１７  ｎ型のエクステンション領域
９１７ａ  第１のｎ型不純物領域
９１７ｂ  第２のｎ型不純物領域
９２４ｃ、９２４ｄ  絶縁膜
９２７  ｎ型のソース・ドレイン領域
９２７ａ  第３のｎ型不純物領域
９２７ｂ  第４のｎ型不純物領域
９５１    フィン型半導体領域
９５２    低抵抗領域
【図１】
2010040571.tif 000003
【図２】
2010040571.tif 000004
【図３】
2010040571.tif 000005
【図４】
2010040571.tif 000006
【図５】
2010040571.tif 000007
【図６】
2010040571.tif 000008
【図７】
2010040571.tif 000009
【図８】
2010040571.tif 000010
【図９】
2010040571.tif 000011
【図１０】
2010040571.tif 000012
【図１１】
2010040571.tif 000013
【図１２】
2010040571.tif 000014
【図１３】
2010040571.tif 000015
【図１４】
2010040571.tif 000016
【図１５】
2010040571.tif 000017
【図１６】
2010040571.tif 000018
【図１７】
2010040571.tif 000019
【図１８】
2010040571.tif 000020
【図１９】
2010040571.tif 000021
【図２０】
2010040571.tif 000022
【図２１】
2010040571.tif 000023
【図２２】
2010040571.tif 000024
【図２３】
2010040571.tif 000025
【図２４】
2010040571.tif 000026
【図２５】
2010040571.tif 000027
【図２６】
2010040571.tif 000028
【図２７】
2010040571.tif 000029
【図２８】
2010040571.tif 000030
【図２９】
2010040571.tif 000031
【図３０】
2010040571.tif 000032
【図３１】
2010040571.tif 000033