(57)【要約】      （修正有）【課題】抵抗変化層に接触する下部電極の部分の全域に均一に電界を集中させることで、特性ばらつきをなくすことを可能にする記憶素子とその製造方法および半導体記憶装置を提供する。【解決手段】第１電極２１と、第１電極２１に対向した位置に形成された第２電極２３と、第１電極２１と前記第２電極２３との間に挟まれて形成された抵抗変化層２２とを有し、第１電極２１は、筒状体でかつ前記抵抗変化層２２側より抵抗変化層２２とは反対側の方が厚く形成されている。【選択図】図１
2010245143.tif 000002
【特許請求の範囲】
【請求項１】
第１電極と、
前記第１電極に対向した位置に形成された第２電極と、
前記第１電極と前記第２電極との間に挟まれて形成された抵抗変化層とを有し、
前記第１電極は、筒状体でかつ前記抵抗変化層側より前記抵抗変化層とは反対側の方が厚く形成されている
記憶素子。
【請求項２】
前記第１電極は、前記抵抗変化層側より前記抵抗変化層とは反対側の方に向かって徐々に厚く形成されている
請求項１記載の記憶素子。
【請求項３】
前記第１電極は、前記抵抗変化層とは反対側の前記筒状体の底面に前記第１電極に接続した底部電極を有する
請求項１または請求項２記載の記憶素子。
【請求項４】
前記第１電極の底部に第３電極が形成されている
請求項１ないし請求項３のうちの１項に記載の記憶素子。
【請求項５】
前記第３電極は、前記第１電極と接触している側の上面の面積が前記第１電極の底部の面積と同等以上である
請求項４記載の記憶素子。
【請求項６】
前記第１電極の内部および側周部に絶縁膜が形成され、前記絶縁膜表面と前記第１電極表面とが同一面で形成されている
請求項１ないし請求項５のうちの１項に記載の記憶素子。
【請求項７】
前記第１電極の内部および側周部に絶縁膜が形成され、前記第１電極の上部が前記絶縁膜表面より突出して形成されている
請求項１ないし請求項５のうちの１項に記載の記憶素子。
【請求項８】
前記第１電極は、チタン、窒化チタン、タングステン、窒化タングステン、銅もしくはシリコン系半導体材料からなる
請求項１ないし請求項７のうちの１項に記載の記憶素子。
【請求項９】
前記抵抗変化層は、
前記第１電極側に形成された記憶層と、
前記第２電極側に形成されていて前記記憶層に金属イオンを供給もしくは前記記憶層に供給した金属イオンを受給するイオン源層を有し、
前記イオン源層は、銅、銀、亜鉛から選択されるいずれかの元素と、テルル、イオウ、セレンから選択されるいずれかの元素とを含む
請求項１ないし請求項８のうちの１項に記載の記憶素子。
【請求項１０】
前記記憶層は、ガドリウム酸化物、タンタル酸化物、ニオブ酸化物、アルミニウム酸化物、ハフニウム酸化物、ジルコニウム酸化物のいずれか、もしくはそれらの混合材料からなる
請求項９記載の記憶素子。
【請求項１１】
前記抵抗変化層は、固体電解質膜からなる
請求項１ないし請求項８のうちの１項に記載の記憶素子。
【請求項１２】
前記抵抗変化層は、金属酸化物膜からなる
請求項１ないし請求項８のうちの１項に記載の記憶素子。
【請求項１３】
膜中に第３電極が形成されている層間絶縁膜に、前記第３電極に達する孔を形成する工程と、
前記孔の内面および前記層間絶縁膜表面に電極形成膜を形成する工程と、
前記電極形成膜をエッチバックして前記孔の側壁に前記孔の開口部側より底部側が厚くなるように前記電極形成膜を残して第１電極を形成する工程と、
前記孔内部に絶縁膜を埋め込む工程と、
前記層間絶縁膜上に前記第１電極の上部に接続する抵抗変化層を形成する工程と、
前記抵抗変化層上に第２電極を形成する工程を有する
記憶素子の製造方法。
【請求項１４】
前記電極形成膜をエッチバックする際に、前記孔の底部に前記電極形成膜を残した状態でエッチバックを停止し、前記層間絶縁膜上の前記電極形成膜を化学的機械研磨によって除去する
請求項１３記載の記憶素子の製造方法。
【請求項１５】
前記絶縁膜を埋め込む工程後に前記層間絶縁膜および前記絶縁膜の上部を除去して、前記第１電極の先端部を前記層間絶縁膜および前記絶縁膜の表面より突出させる工程を有する
請求項１３または請求項１４記載の記憶素子の製造方法。
【請求項１６】
半導体基板上に形成された絶縁ゲート型電界効果トランジスタからなる選択トランジスタと、
前記半導体基板上に形成された前記選択トランジスタを被覆する層間絶縁膜と、
前記層間絶縁膜上に形成された記憶素子を有し、
前記記憶素子は、
前記層間絶縁膜上に形成された第１電極と、
前記第１電極に対向した位置に形成された第２電極と、
前記第１電極と前記第２電極との間に挟まれて形成された抵抗変化層とを有し、
前記第１電極は、筒状体でかつ前記抵抗変化層側より前記抵抗変化層とは反対側の方が厚く形成されていて、
前記選択トランジスタのゲート電極の両側の前記半導体基板に形成された拡散層のうちの一方の拡散層と前記第１電極とが接続されている
半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記憶素子とその製造方法および半導体記憶装置に関するものである。
【背景技術】
【０００２】
現在、ＥＥＰＲＯＭ（Electrically Erasable and Programmable ＲＯＭ）、およびフラッシュメモリ等の不揮発性メモリセルを備えた半導体装置が様々な電子機器で使用されるようになってきている。その書き換え回数やデータ保持耐性等の信頼性を向上させることや、構造の微細化は、重要な課題となっている。
近年、これらの既に市場に出ているフローティング型に代表されるフラッシュメモリ構造に対して、信頼性や微細化の観点で有利だとして、抵抗変化型メモリが注目されつつある。抵抗変化型メモリとしては、ＡＲＡＭ、ＲＲＡＭ、ＰＣＲＡＭ、ＭＲＡＭ、ＳｐｉｎＲＡＭ等がある。これらの抵抗変化型メモリは、簡便な構造、高速書き換え性能、多値技術と合わせて、高性能化、高集積化に適すると言われ注目されつつある。
上記抵抗変化型の不揮発性メモリ素子では、下部電極が抵抗変化層に接触する面積を小さくするほど電流密度が高められ、かつ電界を集中させることが可能となって、書き換え性能の向上や、特性ばらつきの安定性に寄与することができる。
しかしながら、下部電極の抵抗変化層に接触する面積の縮小化がフォトリソグラフィ性能に律速されて微細化が困難となっていた。また、一般に広く使用されているタングステン埋め込み型のコンタクト構造では、中心部のシーム（穴）が生じることにより特性ばらつきが生じるという問題があった。さらに、電流を流して抵抗変化させる時に発生する熱の放熱効率を上げることも困難となっていた。
参考例として例えば、下部電極の両側の側壁に、下部電極よりも突起したライン状に形成された突起電極物が形成されていて、この突起電極物の上部に抵抗変化層（可変抵抗体）が形成されている。そして、この抵抗変化層の上部に上部電極が形成されている抵抗変化素子が開示されている（例えば、特許文献１、２参照。）。この抵抗変化層は突起電極物の一部を酸化させる方法により形成されているため、抵抗材料の選択肢が制限されていた。また、抵抗変化層がライン状に形成された突起電極物の上部に形成されているため、平面視した場合の突起電極物の角部に電界が集中しやすくなり、抵抗変化層に接触する部分の全域に均一に電界を集中させることができず、特性ばらつきを発生しやすくなっていた。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７-１８０４７３号公報
【特許文献１】特開２００７-１８０４７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
解決しようとする問題点は、抵抗変化層に接触する下部電極の部分の全域に均一に電界を集中させることができず、特性ばらつきを発生しやすくなる点である。
【０００５】
本発明は、抵抗変化層に接触する下部電極の部分の全域に均一に電界を集中させることで、特性ばらつきをなくすことを可能にする。
【課題を解決するための手段】
【０００６】
本発明の記憶素子は、第１電極と、前記第１電極に対向した位置に形成された第２電極と、前記第１電極と前記第２電極との間に挟まれて形成された抵抗変化層とを有し、前記第１電極は、筒状体でかつ前記抵抗変化層側より前記抵抗変化層とは反対側の方が厚く形成されている。
【０００７】
本発明の記憶素子では、第１電極は、抵抗変化層側より抵抗変化層とは反対側の方が厚く形成されている、言い換えれば、抵抗変化層側の方が抵抗変化層とは反対側の方より薄く形成されている。したがって、第１電極の抵抗変化層側に電界を集中させやすくなっている。しかも、筒状体に形成されていることから、抵抗変化層に接触する第１電極の部分の全域に均一に電流密度を高め、電界を集中させることができるので、角部への電界集中による特性ばらつきをなくすことができる。また、抵抗変化層側より抵抗変化層とは反対側の方が厚く形成されていることから、抵抗変化層での発熱を第１電極下部に放熱しやすくなっている。すなわち放熱性が向上される。
【０００８】
本発明の記憶素子の製造方法は、層間絶縁膜に孔を形成する工程と、前記孔の内面および前記層間絶縁膜表面に電極形成膜を形成する工程と、前記電極形成膜をエッチバックして前記孔の側壁に前記孔の開口部側より底部側が厚くなるように前記電極形成膜を残して第１電極を形成する工程と、前記孔内部に絶縁膜を埋め込む工程と、前記層間絶縁膜上に前記第１電極の上部に接続する抵抗変化層を形成する工程と、前記抵抗変化層上に第２電極を形成する工程を有する。
【０００９】
本発明の記憶素子の製造方法では、電極形成膜をエッチバックして前記孔の側壁に孔の開口部側より底部側が厚くなるように前記電極形成膜を残して第１電極を形成する。言い換えれば、孔の開口部側が底部側より薄く形成される。したがって、第１電極の抵抗変化層は電界を集中しやすい形状に形成される。しかも、第１電極は筒状体に形成されることから、抵抗変化層が接触される第１電極の上面部分の全域に均一に電界を集中させることができるので、角部への電界集中による特性ばらつきをなくすことができる。また、前記孔の開口部側より底部側が厚くなるように前記電極形成膜を残して第１電極を形成することから、抵抗変化層での発熱を第１電極下部側に放熱しやすくなる。すなわち放熱性が向上される。
【００１０】
本発明の半導体記憶装置は、半導体基板上に形成された絶縁ゲート型電界効果トランジスタからなる選択トランジスタと、前記半導体基板上に形成された前記選択トランジスタを被覆する層間絶縁膜と、前記層間絶縁膜上に形成された記憶素子を有し、前記記憶素子は、前記層間絶縁膜上に形成された第１電極と、前記第１電極に対向した位置に形成された第２電極と、前記第１電極と前記第２電極との間に挟まれて形成された抵抗変化層とを有し、前記第１電極は、筒状体でかつ前記抵抗変化層側より前記抵抗変化層とは反対側の方が厚く形成されていて、前記選択トランジスタのゲート電極の両側の前記半導体基板に形成された拡散層のうちの一方の拡散層と前記第１電極とが接続されている。
【００１１】
本発明の半導体記憶装置では、本発明の記憶素子が用いられることから、書き換えが安定し、書き換え速度が向上される。
【発明の効果】
【００１２】
本発明の記憶素子は、抵抗変化層に接触する第１電極の部分の全域に均一に電流密度を高め、電界を集中させることができるため、データの書き換えを安定して行うことができ、書き換え速度の性能向上を図ることができるという利点がある。また、抵抗変化層で発生した熱が第１電極下部側に放熱されるため、熱による素子劣化を抑制することができるので、書き換え回数やデータ保持の信頼性を向上できるという利点がある。
【００１３】
本発明の記憶素子の製造方法は、抵抗変化層に接触する第１電極の部分の全域に均一に電流密度を高め、電界を集中させることができるため、データの書き換えを安定して行うことができ、書き換え速度の性能向上を図ることができるという利点がある。また、抵抗変化層での発熱を第１電極下部側に放熱されるため、熱による素子劣化を抑制することができるので、書き換え回数やデータ保持の信頼性を向上できるという利点がある。
【００１４】
本発明の半導体記憶装置は、書き換えが安定し、書き換え速度が向上されるため、信頼性の向上、動作速度の向上ができるという利点がある。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１実施の形態に係る記憶素子の第１例を示した概略構成断面図である。
【図２】第１実施の形態に係る記憶素子の第２例を示した概略構成断面図である。
【図３】第１実施の形態に係る記憶素子の第３例を示した概略構成断面図である。
【図４】第１実施の形態に係る記憶素子の第４例〜第６例を示した概略構成断面図である。
【図５】本発明の第２実施の形態に係る記憶素子の製造方法の第１例を示した製造工程断面図である。
【図６】記憶素子の製造方法の第１例を示した製造工程断面図である。
【図７】記憶素子の製造方法の第１例を示した製造工程断面図である。
【図８】記憶素子の製造方法の第１例を示した製造工程断面図である。
【図９】第２実施の形態に係る記憶素子の製造方法の第２例を示した製造工程断面図である。
【図１０】第２実施の形態に係る記憶素子の製造方法の第３例を示した製造工程断面図である。
【図１１】第３実施の形態に係る半導体記憶装置の一例を示した概略構成断面図である。
【図１２】本発明の第３実施の形態に係る半導体記憶装置の一例を示した回路図である。
【発明を実施するための形態】
【００１６】
以下、発明を実施するための形態（以下、実施の形態とする）について説明する。
【００１７】
＜１．第１の実施の形態＞
［記憶素子の構成の第１例］
本発明の第１実施の形態に係る記憶素子の構成の第１例を、図１の概略構成断面図によって説明する。
【００１８】
図１に示すように、基板（図示せず）上の層間絶縁膜４１の内部には第３電極３１が形成されている。この第３電極３１は、例えば窒化タングステン、窒化チタン、タングステン、チタン、金、白金、銀、ルテニウム、テルル等を用いることができる。
上記層間絶縁膜４１は、例えば通常の半導体装置の層間絶縁膜として用いられる材料で形成される。例えば、酸化シリコン膜、低誘電率有機絶縁膜、低誘電率無機絶縁膜等を用いることができる。
この層間絶縁膜４１には、上記第３電極３１に通じる孔４２が形成され、この孔４２の側壁に第１電極２１が形成されている。したがって、上記第１電極２１の底部は上記第３電極３１の上面に接続されている。上記第３電極３１は、上記第１電極２１と接触している側の上面の面積が上記第１電極２１の底部の面積と同等以上になるように形成されている。
上記第１電極２１は、筒状体でかつ後に説明する抵抗変化層２２側よりこの抵抗変化層２２とは反対側の方が厚く形成されている。例えば、上記第１電極２１は、抵抗変化層２２側より抵抗変化層２２とは反対側の方に向かって徐々に厚く形成されている。
例えば、上記第１電極２１は、抵抗変化層２２側より平面視した場合、円形のリング状に形成されていることが最も好ましく、また、長円形のリング状に形成されていてもよい。また、多角形であっても、角部で電界集中を起こさないように、角部に丸みが形成されているものであればよい。
上記第１電極２１には、半導体プロセスに用いられる配線材料、例えばチタン、窒化チタン、タングステン、窒化タングステン、銅もしくはシリコン系半導体材料からなる。またはアルミニウム、モリブデン、タンタル窒化タンタル、金属シリサイド等を用いることができる。上記シリコン系半導体材料には、単結晶シリコン、多結晶シリコン、非晶質シリコン等が挙げられる。また、これらのシリコン材料にヒ素、リン、アンチモン、ホウ素、インジウム等の導電性不純物を含んでいてもよい。
なお、第１電極２１に、層間絶縁膜４１側に拡散するおそれのある銅のような材料を用いる場合、層間絶縁膜４１側にバリアメタル層（図示せず）を形成しておくことが好ましい。
【００１９】
さらに、孔４２の内部は絶縁膜４３が埋め込まれている。
そして、図面上、上記層間絶縁膜４１の上面、上記第１電極２１の上面および上記絶縁膜４３の上面は同一平面に形成されている。
これらの層間絶縁膜４１の上面、上記第１電極２１の上面および上記絶縁膜４３の上面には、抵抗変化層２２を有している。さらに、上記抵抗変化層２２上には第２電極２３が形成されている。
【００２０】
上記抵抗変化層２２は、例えば、第１電極２１側に金属酸化物からなる記憶層２４と、この記憶層２４上に形成されていて、この記憶層２４に金属イオンを供給もしくはこの記憶層２４に供給した金属イオンを受給するイオン源層２５からなる。
【００２１】
上記記憶層２４は、ガドリウム酸化物、タンタル酸化物、ニオブ酸化物、アルミニウム酸化物、ハフニウム酸化物、ジルコニウム酸化物のいずれか、もしくはそれらの混合材料からなる。
上記イオン源層２５は、銅、銀、亜鉛から選択されるいずれかの元素と、テルル、イオウ、セレンのカルコゲナイド元素から選択されるいずれかの元素とを含む。例えば、ＣｕＴｅ、ＧｅＳｂＴｅ、ＣｕＧｅＴｅ、ＡｇＧｅＴｅ、ＡｇＴｅ、ＺｎＴe、ＺｎＧｅＴｅ、ＣｕＳ、ＣｕＧｅＳ、ＣｕＳｅ、ＣｕＧｅＳｅ等が挙げられる。
【００２２】
上記第２電極２３には、例えば窒化タングステン、窒化チタン、タングステン、チタン、金、白金、銀、ルテニウム、テルル等を用いることができる。
【００２３】
上記第２電極２３は、抵抗変化層２２と電気的に接続されていれば、電極プラグ形状であっても、配線構造であって、膜構造であってもよい。また、上記第３電極３１は、上記第１電極２１の下面側と電気的に接続されていれば、電極プラグ形状であっても、配線構造であっても、シリコン基板に形成された拡散層等であってもよい。
【００２４】
このように、記憶素子２０（２０Ａ）が構成されている。
【００２５】
上記記憶素子２０の情報の記憶および消去動作について以下に説明する。
まず、上記イオン源層２５に、例えば正電位（＋電位）を印加して、第１電極２１側が負になるように、記憶素子２０に対して正電圧を印加する。これにより、イオン源層２５からＣｕ，Ａｇ，Ｚｎのいずれかがイオン化して、記憶層２４内を拡散していき、第１電極２１側で電子と結合して析出する。もしくは、記憶層２４内部に拡散した状態で留まる。
すると、記憶層２４内部にＣｕ，Ａｇ，Ｚｎのいずれかを多量に含む電流パスが形成される、もしくは、記憶層２４内部にＣｕ，Ａｇ，Ｚｎのいずれかによる欠陥が多数形成されることによって、記憶層２４の抵抗値が低くなる。記憶層２４以外の各層は、記憶層２４の記録前の抵抗値に比べて、元々抵抗値が低いので、記憶層２４の抵抗値を低くすることにより、記憶素子２０全体の抵抗値も低くすることができる。
【００２６】
その後、正電圧を除去して、記憶素子２０にかかる電圧をなくすと、抵抗値が低くなった状態で保持される。これにより、情報を記録することが可能になる。一度だけ記録が可能な記憶装置、いわゆる、ＰＲＯＭに用いる場合には、前記の記録過程のみで記録は完結する。
【００２７】
一方、消去が可能な記憶装置、いわゆる、ＲＡＭもしくはＥＥＰＲＯＭ等への応用には、消去過程が必要である。消去過程では、イオン源層２５に、例えば負電位（−電位）を印加して、第１電極２１側が正になるように、記憶素子２０に対して負電圧を印加する。これにより、記憶層２４内に形成されていた電流パスもしくは不純物準位を構成するＣｕ，Ａｇ，Ｚｎがイオン化して、記憶層２４内を移動してイオン源層２５側に戻る。
すると、記憶層２４内からＣｕ、Ａｇ、Ｚｎのいずれかによる電流パス、もしくは、欠陥が消滅して、記憶層２４の抵抗値が高くなる。記憶層２４以外の各層は元々抵抗値が低いので、記憶層２４の抵抗値を高くすることにより、記憶素子２０全体の抵抗値も高くすることができる。
その後、負電圧を除去して、記憶素子２０にかかる電圧をなくすと、抵抗値が高くなった状態で保持される。これにより、記録された情報を消去することが可能になる。
【００２８】
このような過程を繰返し行うことにより、記憶素子２０に情報の記録（書き込み）と記録された情報の消去を繰返し行うことができる。
【００２９】
上記記憶素子２０Ａでは、第１電極２１は、筒状体で形成され、しかも抵抗変化層２２側より抵抗変化層２２とは反対側の方が厚く形成されている。言い換えれば、抵抗変化層２２側の方が抵抗変化層２２とは反対側の方より薄く形成されている。したがって、第１電極２１の抵抗変化層２２側に電界を集中させやすくなっている。しかも、筒状体に形成されていることから、抵抗変化層２２に接触する第１電極２１の部分の全域に均一に電流密度を高め、電界を集中させることができるので、従来技術のような電極角部への電界集中による特性ばらつきをなくすことができる。
よって、データの書き換えを安定して行うことができ、書き換え速度の性能向上を図ることができるという利点がある。
【００３０】
また、抵抗変化層２２側より抵抗変化層２２とは反対側の方が厚く形成されていることから、抵抗変化層２２での発熱を第１電極２１下部に放熱しやすくなっている。すなわち、第１電極２１は、抵抗変化層２２側より第３電極３１側の方が、断面積が増加しているため、熱容量が大きくなっているので、放熱性が向上される。しかも、上記第３電極３１は、上記第１電極２１と接触している側の上面の面積が上記第１電極２１の底部の面積と同等以上になるように形成されていることから、第１電極２１の熱を第３電極３１側に逃がしやすくなっている。すなわち、放熱性が高められている。
よって、抵抗変化層２２での発熱を第１電極２１下部側に放熱されるため、熱による素子劣化を抑制することができるので、書き換え回数やデータ保持の信頼性を向上できるという利点がある。
【００３１】
また、上記第１電極２１の内部および側周部に絶縁膜４３が形成され、この絶縁膜４３の上面と上記第１電極２１の上面と、層間絶縁膜４１の上面が同一面で形成されていることから、第１電極２１の上部と抵抗変化層２２との接触面積が低減される。このため、第１電極２１の上部（抵抗変化層２２側）における電流密度が高められ、かつ電界を集中させることが可能となって、書き換え性能の向上や、特性ばらつきの安定性に寄与することができる。
【００３２】
［記憶素子の構成の第２例］
次に、本発明の第１実施の形態に係る記憶素子の構成の第２例を、図２の概略構成断面図によって説明する。
【００３３】
図２に示すように、基板（図示せず）上の層間絶縁膜４１の内部には第３電極３１が形成されている。この第３電極３１は、例えば窒化タングステン、窒化チタン、タングステン、チタン、金、白金、銀、ルテニウム、テルル等を用いることができる。
上記層間絶縁膜４１は、例えば通常の半導体装置の層間絶縁膜として用いられる材料で形成される。例えば、酸化シリコン膜、低誘電率有機絶縁膜、低誘電率向き絶縁膜等を用いることができる。
この層間絶縁膜４１には、上記第３電極３１に通じる孔４２が形成され、この孔４２の側壁に第１電極２１が形成されている。したがって、上記第１電極２１の底部は上記第３電極３１の上面に接続されている。上記第３電極３１は、上記第１電極２１と接触している側の上面の面積が上記第１電極２１の底部の面積と同等以上になるように形成されている。
上記第１電極２１は、筒状体でかつ後に説明する抵抗変化層２２側よりこの抵抗変化層２２とは反対側の方が厚く形成されている。例えば、上記第１電極２１は、抵抗変化層２２側より抵抗変化層２２とは反対側の方に向かって徐々に厚く形成されている。
例えば、上記第１電極２１は、抵抗変化層２２側より平面視した場合、円形のリング状に形成されていることが最も好ましく、また、長円形のリング状に形成されていてもよい。また、多角形であっても、角部で電界集中を起こさないように、角部に丸みが形成されているものであればよい。
しかも、上記第１電極２１は、抵抗変化層２２とは反対側（孔４２の底部側）に第１電極２１に接続した底部電極２１Ｂを有する。例えば、第１電極２１と底部電極２１Ｂは、一体に同一材料で形成されている。以下、底部電極２１Ｂも含めて第１電極２１として説明する。
上記第１電極２１には、半導体プロセスに用いられる配線材料、例えばチタン、窒化チタン、タングステン、窒化タングステン、銅もしくはシリコン系半導体材料からなる。またはアルミニウム、モリブデン、タンタル窒化タンタル、金属シリサイド等を用いることができる。上記シリコン系半導体材料には、単結晶シリコン、多結晶シリコン、非晶質シリコン等が挙げられる。また、これらのシリコン材料にヒ素、リン、アンチモン、ホウ素、インジウム等の導電性不純物を含んでいてもよい。
なお、第１電極２１に銅のような層間絶縁膜４１側に拡散するおそれのある材料を用いる場合、層間絶縁膜４１側にバリアメタル層（図示せず）を形成しておくことが好ましい。
【００３４】
さらに、孔４２の内部は絶縁膜４３が埋め込まれている。
そして、図面上、上記層間絶縁膜４１の上面、上記第１電極２１の上面および上記絶縁膜４３の上面は同一平面に形成されている。
これらの層間絶縁膜４１の上面、上記第１電極２１の上面および上記絶縁膜４３の上面には、抵抗変化層２２を有している。さらに、上記抵抗変化層２２上には第２電極２３が形成されている。
【００３５】
上記抵抗変化層２２は、例えば、第１電極２１側に金属酸化物からなる記憶層２４と、この記憶層２４上に形成されていて、この記憶層２４に金属イオンを供給もしくはこの記憶層２４に供給した金属イオンを受給するイオン源層２５からなる。
【００３６】
上記記憶層２４は、ガドリウム酸化物、タンタル酸化物、ニオブ酸化物、アルミニウム酸化物、ハフニウム酸化物、ジルコニウム酸化物のいずれか、もしくはそれらの混合材料からなる。
上記イオン源層２５は、銅、銀、亜鉛から選択されるいずれかの元素と、テルル、イオウ、セレンのカルコゲナイド元素から選択されるいずれかの元素とを含む。例えば、ＣｕＴｅ、ＧｅＳｂＴｅ、ＣｕＧｅＴｅ、ＡｇＧｅＴｅ、ＡｇＴｅ、ＺｎＴe、ＺｎＧｅＴｅ、ＣｕＳ、ＣｕＧｅＳ、ＣｕＳｅ、ＣｕＧｅＳｅ等が挙げられる。
【００３７】
上記第２電極２３には、例えば窒化タングステン、窒化チタン、タングステン、チタン、金、白金、銀、ルテニウム、テルル等を用いることができる。
【００３８】
上記第２電極２３は、抵抗変化層２２と電気的に接続されていれば、電極プラグ形状であっても、配線構造であって、膜構造であってもよい。また、上記第３電極３１は、上記第１電極２１の下面側と電気的に接続されていれば、電極プラグ形状であっても、配線構造であっても、シリコン基板に形成された拡散層等であってもよい。
【００３９】
このように、記憶素子２０（２０Ｂ）が構成されている。
【００４０】
上記記憶素子２０Ｂの情報の記憶および消去動作については、前記説明したのと同様である。
【００４１】
上記記憶素子２０Ｂでは、第１電極２１は、筒状体で形成され、しかも抵抗変化層２２側より抵抗変化層２２とは反対側の方が厚く形成されている。言い換えれば、抵抗変化層２２側の方が抵抗変化層２２とは反対側の方より薄く形成されている。したがって、第１電極２１の抵抗変化層２２側に電界を集中させやすくなっている。しかも、筒状体に形成されていることから、抵抗変化層２２に接触する第１電極２１の部分の全域に均一に電流密度を高め、電界を集中させることができるので、従来技術のような電極角部への電界集中による特性ばらつきをなくすことができる。
よって、データの書き換えを安定して行うことができ、書き換え速度の性能向上を図ることができるという利点がある。
【００４２】
また、抵抗変化層２２側より抵抗変化層２２とは反対側の方が厚く形成されていて、さらに底部電極２１Ｂが形成されていることから、抵抗変化層２２での発熱を第１電極２１下部により放熱しやすくなっている。すなわち、第１電極２１は、抵抗変化層２２側より第３電極３１側の方が、断面積が増加しているため、熱容量が大きくなっているので、放熱性が向上される。しかも、上記第３電極３１は、上記第１電極２１と接触している側の上面の面積が上記第１電極２１の底部の面積と同等以上になるように形成されていることから、第１電極２１の熱を第３電極３１側に逃がしやすくなっている。すなわち、放熱性が高められている。
よって、抵抗変化層２２での発熱を第１電極２１下部側に放熱されるため、熱による素子劣化を抑制することができるので、書き換え回数やデータ保持の信頼性を向上できるという利点がある。
【００４３】
また、上記第１電極２１の内部および側周部に絶縁膜４３が形成され、この絶縁膜４３の上面と上記第１電極２１の上面と、層間絶縁膜４１の上面が同一面で形成されていることから、第１電極２１の上部と抵抗変化層２２との接触面積が低減される。このため、第１電極２１の上部（抵抗変化層２２側）における電流密度が高められ、かつ電界を集中させることが可能となって、書き換え性能の向上や、特性ばらつきの安定性に寄与することができる。
【００４４】
［記憶素子の構成の第３例］
次に、本発明の第１実施の形態に係る記憶素子の構成の第３例を、図３の概略構成断面図によって説明する。
【００４５】
図３に示すように、基板（図示せず）上の層間絶縁膜４１の内部には第３電極３１が形成されている。この第３電極３１は、半導体プロセスに用いられる電極材料、例えば、タングステン、窒化タングステン、チタン、窒化チタン、金、白金、銀、ルテニウム、テルル等を用いることができる。
上記層間絶縁膜４１は、例えば通常の半導体装置の層間絶縁膜として用いられる材料で形成される。例えば、酸化シリコン膜、低誘電率有機絶縁膜、低誘電率向き絶縁膜等を用いることができる。
この層間絶縁膜４１には、上記第３電極３１に通じる孔４２が形成され、この孔４２の側壁に第１電極２１が形成されている。したがって、上記第１電極２１の底部は上記第３電極３１の上面に接続されている。上記第３電極３１は、上記第１電極２１と接触している側の上面の面積が上記第１電極２１の底部の面積と同等以上になるように形成されている。
上記第１電極２１は、筒状体でかつ後に説明する抵抗変化層２２側よりこの抵抗変化層２２とは反対側の方が厚く形成されている。例えば、上記第１電極２１は、抵抗変化層２２側より抵抗変化層２２とは反対側の方に向かって徐々に厚く形成されている。
例えば、上記第１電極２１は、抵抗変化層２２側より平面視した場合、円形のリング状に形成されていることが最も好ましく、また、長円形のリング状に形成されていてもよい。また、多角形であっても、角部で電界集中を起こさないように、角部に丸みが形成されているものであればよい。
また、図示はしていないが、前記第２例のように、上記第１電極２１は、抵抗変化層とは反対側に底部電極２１Ｂ（前記図２参照）を有していてもよい。
上記第１電極２１には、半導体プロセスに用いられる電極材料、例えばチタン、窒化チタン、タングステン、窒化タングステン、銅もしくはシリコン系半導体材料からなる。またはアルミニウム、モリブデン、タンタル窒化タンタル、金属シリサイド等を用いることができる。上記シリコン系半導体材料には、単結晶シリコン、多結晶シリコン、非晶質シリコン等が挙げられる。また、これらのシリコン材料にヒ素、リン、アンチモン、ホウ素、インジウム等の導電性不純物を含んでいてもよい。
なお、第１電極２１に銅のような層間絶縁膜４１側に拡散するおそれのある材料を用いる場合、層間絶縁膜４１側にバリアメタル層（図示せず）を形成しておくことが好ましい。
【００４６】
さらに、孔４２の内部は絶縁膜４３が埋め込まれている。
そして、図面上、上記層間絶縁膜４１の上面および上記絶縁膜４３の上面は同一平面に形成されていて、この同一平面より上記第１電極２１は突出する状態に形成されている。
これらの層間絶縁膜４１の上面、上記第１電極２１の表面および上記絶縁膜４３の上面には、抵抗変化層２２が形成されている。さらに、上記抵抗変化層２２上には第２電極２３が形成されている。
【００４７】
上記抵抗変化層２２は、例えば、第１電極２１側に金属酸化物からなる記憶層２４と、この記憶層２４上に形成されていて、この記憶層２４に金属イオンを供給もしくはこの記憶層２４に供給した金属イオンを受給するイオン源層２５からなる。
【００４８】
上記記憶層２４は、上記突出されている第１電極２１の表面形状に沿って形成されている。また上記記憶層２４は、ガドリウム酸化物、タンタル酸化物、ニオブ酸化物、アルミニウム酸化物、ハフニウム酸化物、ジルコニウム酸化物のいずれか、もしくはそれらの混合材料からなる。
上記イオン源層２５は、銅、銀、亜鉛から選択されるいずれかの元素と、テルル、イオウ、セレンのカルコゲナイド元素から選択されるいずれかの元素とを含む。例えば、ＣｕＴｅ、ＧｅＳｂＴｅ、ＣｕＧｅＴｅ、ＡｇＧｅＴｅ、ＡｇＴｅ、ＺｎＴe、ＺｎＧｅＴｅ、ＣｕＳ、ＣｕＧｅＳ、ＣｕＳｅ、ＣｕＧｅＳｅ等が挙げられる。
【００４９】
上記第２電極２３には、例えば窒化タングステン、窒化チタン、タングステン、チタン、金、白金、銀、ルテニウム、テルル等を用いることができる。
【００５０】
上記第２電極２３は、抵抗変化層２２と電気的に接続されていれば、電極プラグ形状であっても、配線構造であって、膜構造であってもよい。また、上記第３電極３１は、上記第１電極２１の下面側と電気的に接続されていれば、電極プラグ形状であっても、配線構造であっても、シリコン基板に形成された拡散層等であってもよい。
【００５１】
このように、記憶素子２０（２０Ｃ）が構成されている。
【００５２】
上記記憶素子２０Ｃの情報の記憶および消去動作については、前記説明したのと同様である。
【００５３】
上記記憶素子２０Ｃでは、第１電極２１は、筒状体で形成され、しかも抵抗変化層２２側より抵抗変化層２２とは反対側の方が厚く形成されている。言い換えれば、抵抗変化層２２側の方が抵抗変化層２２とは反対側の方より薄く形成されている。したがって、第１電極２１の抵抗変化層２２側に電界を集中させやすくなっている。しかも、筒状体に形成されていることから、抵抗変化層２２に接触する第１電極２１の部分の全域に均一に電流密度を高め、電界を集中させることができるので、従来技術のような電極角部への電界集中による特性ばらつきをなくすことができる。
よって、データの書き換えを安定して行うことができ、書き換え速度の性能向上を図ることができるという利点がある。
【００５４】
また、抵抗変化層２２側より抵抗変化層２２とは反対側の方が厚く形成されていて、さらに底部２１Ｂが形成されていることから、抵抗変化層２２での発熱を第１電極２１下部により放熱しやすくなっている。すなわち、第１電極２１は、抵抗変化層２２側より第３電極３１側の方が、断面積が増加しているため、熱容量が大きくなっているので、放熱性が向上される。しかも、上記第３電極３１は、上記第１電極２１と接触している側の上面の面積が上記第１電極２１の底部の面積と同等以上になるように形成されていることから、第１電極２１の熱を第３電極３１側に逃がしやすくなっている。すなわち、放熱性が高められている。
よって、抵抗変化層２２での発熱を第１電極２１下部側に放熱されるため、熱による素子劣化を抑制することができるので、書き換え回数やデータ保持の信頼性を向上できるという利点がある。
【００５５】
また、上記絶縁膜４３が形成され、この絶縁膜４３の上面と上記層間絶縁膜４１の上面が同一面で形成されていて、この同一平面より上記第１電極２１は突出する状態に形成されている。これによって、第１電極２１の上部と抵抗変化層２２との接触面積がやや増加するもの、第１電極２１の上端部により電界を集中しやすくなるので、書き換え性能の向上や、特性ばらつきの安定性に寄与することができる。
【００５６】
なお、上記第１電極２１の先端部（上部）が層間絶縁膜４１表面より突出した状態に形成されているが、印加電圧は最大で３．０Ｖ程度であるため、その上部に形成される抵抗変化層２２の金属酸化物の薄膜で形成される記憶層２４が絶縁破壊を起こすことはない。
【００５７】
［記憶素子の構成の第４例］
次に、本発明の第１実施の形態に係る記憶素子の構成の第４例を、図４の概略構成断面図によって説明する。
【００５８】
図４に示すように、第４例の記憶素子２０（２０Ｄ）は、前記第１例〜第３例において、抵抗変化層２２が異なるのみで、その他の構成は同一である。ここでは一例として第１例において抵抗変化層２２が異なる場合を説明する。
【００５９】
上記抵抗変化層２２は、金属酸化物膜からなる。例えば抵抗変化層２２は酸化ニッケルからなり、白金からなる第１電極２１と第２電極２３との間に形成されている。もしくは抵抗変化層２２として、第１電極２１側に酸化チタン膜を有し、第２電極２３側に酸化ニッケルにチタンを添加したＴｉ：Ｎｉ酸化膜を有する２層構造の金属酸化膜からなる。
また、コバルト酸化物膜とタンタル酸化物膜との積層構造としてもよい。この場合、陽極となる側の電極にタンタル電極を用いる。
このほか、抵抗変化層２２には、酸化チタン、酸化亜鉛、酸化ニオブ等の遷移金属元素の酸化物を用いることができる。
この抵抗変化層２２は第１電極２１と第２電極２３との間に電圧が印加されることによって抵抗変化層２２の抵抗値が変化することを利用して、抵抗変化層２２中を流れる電流量の違いを生じさせている。この電流量の違いを利用して、「０」、「１」の情報を得て、記憶と読み出しを行うものである。
【００６０】
このように、記憶素子２０（２０Ｄ）が構成されている。
【００６１】
上記記憶素子２０Ｄでは、前記第１例〜第３例と同様に、第１電極２１の抵抗変化層２２側に電界を集中させやすくなっている。しかも、第１電極２１が筒状体に形成されていることから、抵抗変化層２２に接触する第１電極２１の部分の全域に均一に電流密度を高め、電界を集中させることができるので、従来技術のような電極角部への電界集中による特性ばらつきをなくすことができる。
よって、データの書き換えを安定して行うことができ、書き換え速度の性能向上を図ることができるという利点がある。
【００６２】
また、前記第１例〜第３例と同様に、抵抗変化層２２での発熱を第１電極２１下部により放熱しやすくなっている。すなわち、第１電極２１は、抵抗変化層２２側より第３電極３１側の方が、熱容量が大きくなっているので、放熱性が向上される。しかも、前記第１例〜第３例と同様に、第１電極２１の熱を第３電極３１側に逃がしやすくなっている。すなわち、放熱性が高められている。
よって、抵抗変化層２２での発熱を第１電極２１下部側に放熱されるため、熱による素子劣化を抑制することができるので、書き換え回数やデータ保持の信頼性を向上できるという利点がある。
【００６３】
［記憶素子の構成の第５例］
次に、本発明の第１実施の形態に係る記憶素子の構成の第５例を、前記図４の概略構成断面図によって説明する。
【００６４】
前記図４に示すように、第５例の記憶素子２０（２０Ｅ）は、前記第１例〜第３例において、抵抗変化層２２が異なるのみで、その他の構成は同一である。ここでは一例として第１例において抵抗変化層２２が異なる場合を説明する。
【００６５】
上記抵抗変化層２２は、例えば、固体電解質膜からなる。この固体電解質膜としては、銀（Ａｇ）および銅（Ｃｕ）のうちのいずれかまたは両方と、硫化ゲルマニウム（ＧｅＳ）およびゲルマニウムセレン（ＧｅＳｅ）のうちのいずれかまたは両方を有するものがある。
この抵抗変化層２２は電圧が印加されると、固体電解質膜中の銅もしくは銀が移動する。例えば負電圧が印加された方に移動することによって、抵抗値が変化することを利用して、固体電解質膜中を流れる電流量の違いを生成している。この電流量の違いを利用して、「０」、「１」の情報を得て、記憶と読み出しを行うものである。
【００６６】
上記第２電極２３は、抵抗変化層２２と電気的に接続されていれば、電極プラグ形状であっても、配線構造であって、膜構造であってもよい。また、上記第３電極３１は、上記第１電極２１の下面側と電気的に接続されていれば、電極プラグ形状であっても、配線構造であっても、シリコン基板に形成された拡散層等であってもよい。
【００６７】
このように、記憶素子２０（２０Ｅ）が構成されている。
【００６８】
上記記憶素子２０Ｅでは、前記第１例〜第３例と同様に、第１電極２１の抵抗変化層２２側に電界を集中させやすくなっている。しかも、第１電極２１が筒状体に形成されていることから、抵抗変化層２２に接触する第１電極２１の部分の全域に均一に電流密度を高め、電界を集中させることができるので、従来技術のような電極角部への電界集中による特性ばらつきをなくすことができる。
よって、データの書き換えを安定して行うことができ、書き換え速度の性能向上を図ることができるという利点がある。
【００６９】
また、前記第１例〜第３例と同様に、抵抗変化層２２での発熱を第１電極２１下部により放熱しやすくなっている。すなわち、第１電極２１は、抵抗変化層２２側より第３電極３１側の方が、熱容量が大きくなっているので、放熱性が向上される。しかも、前記第１例〜第３例と同様に、第１電極２１の熱を第３電極３１側に逃がしやすくなっている。すなわち、放熱性が高められている。
よって、抵抗変化層２２での発熱を第１電極２１下部側に放熱されるため、熱による素子劣化を抑制することができるので、書き換え回数やデータ保持の信頼性を向上できるという利点がある。
【００７０】
［記憶素子の構成の第６例］
次に、記憶素子の構成の第６例を、前記図４の概略構成断面図によって説明する。
【００７１】
前記図４に示すように、第６例の記憶素子２０（２０Ｆ）は、前記第１例〜第３例において、抵抗変化層２２が異なるのみで、その他の構成は同一である。ここでは一例として第１例において抵抗変化層２２が異なる場合を説明する。
【００７２】
上記抵抗変化層２２は、電圧を印加することによって相変化する、いわゆる相変化層である。例えば、第２電極２３に電圧を印加することで、抵抗変化層２２に相変化を起こさせ、この相変化による抵抗値の変化を利用して記憶動作を行うものである。この相変化層には、ゲルマニウムアンチモンテルル（Ｇｅ2Ｓｂ2Ｔｅ5）を用い、第１電極２１および第２電極２３に、例えば窒化チタンを用いる。また、相変化層のゲルマニウムアンチモンテルルに酸素が添加されていてもよい。
上記相変化層は、電圧をかけることによって発生するジュール熱によって、電気抵抗が異なる低抵抗な結晶状態と高抵抗な非晶質（アモルファス）状態に変化することを利用して、相変化層を流れる電流量の違いを生じさせている。この電流量の違いを利用して、「０」、「１」の情報を得て、記憶と読み出しを行うものである。
【００７３】
このように、記憶素子２０（２０Ｆ）が構成されている。
【００７４】
上記記憶素子２０Ｆでは、前記第１例〜第３例と同様に、第１電極２１の抵抗変化層２２側に電界を集中させやすくなっている。しかも、筒状体に形成されていることから、抵抗変化層２２に接触する第１電極２１の部分の全域に均一に電流密度を高め、電界を集中させることができるので、従来技術のような電極角部への電界集中による特性ばらつきをなくすことができる。
よって、データの書き換えを安定して行うことができ、書き換え速度の性能向上を図ることができるという利点がある。
【００７５】
また、前記第１例〜第３例と同様に、抵抗変化層２２での発熱を第１電極２１下部により放熱しやすくなっている。すなわち、第１電極２１は、抵抗変化層２２側より第３電極３１側の方が、熱容量が大きくなっているので、放熱性が向上される。しかも、前記第１例〜第３例と同様に、第１電極２１の熱を第３電極３１側に逃がしやすくなっている。すなわち、放熱性が高められている。
よって、抵抗変化層２２での発熱を第１電極２１下部側に放熱されるため、熱による素子劣化を抑制することができるので、書き換え回数やデータ保持の信頼性を向上できるという利点がある。
【００７６】
＜２．第２の実施の形態＞
［記憶素子の製造方法の第１例］
本発明の第２実施の形態に係る記憶素子の製造方法の第１例を、図５〜図８の概略構成断面図によって説明する。この第１例の製造方法は、前記図１によって説明した記憶素子２０Ａを形成する製造方法の一例である。
【００７７】
図５（１）に示すように、基板（図示せず）上の層間絶縁膜４１に第３電極３１を形成した後、さらに層間絶縁膜４１を堆積して、上記第３電極３１を被覆する。このようにして、膜中に第３電極３１が形成された層間絶縁膜４１を形成する。そして、図示はしないが、レジスト塗布、リソグラフィー技術等によりエッチングマスクを形成し、このエッチングマスクを用いて、エッチングにより、上記層間絶縁膜４１に、上記第３電極３１に達する孔４２を形成する。この孔４２は、その横断面形状が、円形に形成されることがもっとも好ましく、または長円形に形成されてもよい。もしくは角部に電界が集中しないように丸みが形成された多角形でもよい。
その後、上記エッチングマスクを除去する。
【００７８】
次に、図５（２）に示すように、上記孔４２の内面および上記層間絶縁膜４１表面に電極形成膜４４を形成する。この電極形成膜４４は、例えば、半導体プロセスに用いられる配線材料、例えばチタン、窒化チタン、タングステン、窒化タングステン、銅もしくはシリコン系半導体材料で形成される。またはアルミニウム、モリブデン、タンタル窒化タンタル、金属シリサイド等を用いることができる。また、上記シリコン系半導体材料には、単結晶シリコン、多結晶シリコン、非晶質シリコン等が挙げられる。また、これらのシリコン材料にヒ素、リン、アンチモン、ホウ素、インジウム等の導電性不純物を含ませてもよい。
【００７９】
次に、図６（３）に示すように、上記電極形成膜４４をエッチバックして、上記孔４２の側壁に孔４２の開口部側より底部側が厚くなるように上記電極形成膜４４を残して第１電極２１を形成する。すなわち、孔４２の側壁に残した電極形成膜４４で第１電極２１が形成される。したがって、上記第１電極２１は、孔４２の側壁に、いわゆるサイドウォール形状に形成され、孔４２の横断面の外形が円形の場合、平面視した場合、円形のリング状に形成される。この第１電極２１は孔４２の横断面形状によって、長円形のリング状に形成されていてもよい。また、多角形であっても、角部で電界集中を起こさないように、角部に丸みが形成されているものであればよい。
【００８０】
次に、図６（４）に示すように、上記孔４２内部に絶縁膜４３を埋め込む。例えば化学気相成長法、塗布法等によって、酸化シリコン膜、低誘電率膜等の通常の層間絶縁膜に用いられる絶縁材料を上記孔４２内部に埋め込む。このとき、層間絶縁膜４１上にも絶縁膜４３が形成される。
【００８１】
次に、図７（５）に示すように、化学的機械研磨もしくはエッチバックによって、上記層間絶縁膜４１上の余剰な絶縁膜４３を除去し、孔４２の内部に絶縁膜４３を残す。このとき、層間絶縁膜４１表面、第１電極２１表面、絶縁膜４３表面が同一平面になるように形成されていてもよい。
【００８２】
次に、図７（６）に示すように、上記層間絶縁膜４１上および絶縁膜４３上に、上記第１電極の上部に接続する抵抗変化層２２を形成する。この抵抗変化層２２は、例えば、第１電極２１側に金属酸化物からなる記憶層２４を形成した後、この記憶層２４上に、記憶層２４に金属イオンを供給もしくはこの記憶層２４に供給した金属イオンを受給するイオン源層２５を形成する。
上記記憶層２４は、ガドリウム酸化物、タンタル酸化物、ニオブ酸化物、アルミニウム酸化物、ハフニウム酸化物、ジルコニウム酸化物のいずれか、もしくはそれらの混合材料で形成する。
上記イオン源層２５は、銅、銀、亜鉛から選択されるいずれかの元素と、テルル、イオウ、セレンのカルコゲナイド元素から選択されるいずれかの元素とを含む膜で形成する。例えば、ＣｕＴｅ、ＧｅＳｂＴｅ、ＣｕＧｅＴｅ、ＡｇＧｅＴｅ、ＡｇＴｅ、ＺｎＴe、ＺｎＧｅＴｅ、ＣｕＳ、ＣｕＧｅＳ、ＣｕＳｅ、ＣｕＧｅＳｅ等の膜を形成する。
【００８３】
次に、図８（５）に示すように、上記抵抗変化層２２上に第２電極２３を形成する。この第２電極２３は、例えば窒化タングステン、窒化チタン、タングステン、チタン、金、白金、銀、ルテニウム、テルル等を用いて形成される。その形成方法は、例えば蒸着法とリフトオフ法による。または、全面に第２電極２３を形成したプレート型としてもよい。
【００８４】
上記第２電極２３は、抵抗変化層２２と電気的に接続されていれば、電極プラグ形状であっても、配線構造であって、膜構造であってもよい。また、上記第３電極３１は、上記第１電極２１の下面側と電気的に接続されていれば、電極プラグ形状であっても、配線構造であっても、シリコン基板に形成された拡散層等であってもよい。
【００８５】
このようにして、記憶素子２０（２０Ａ）が形成される。
【００８６】
上記第１例の製造方法では、第１電極２１が筒状体で形成され、抵抗変化層２２側の方が抵抗変化層２２とは反対側の方より薄く形成される。したがって、第１電極２１の抵抗変化層２２側に電界を集中させやすくなる。また第１電極２１が筒状体に形成されていることから、抵抗変化層２２に接触する第１電極２１の部分の全域に均一に電流密度を高め、電界を集中させることができるので、従来技術のような電極角部への電界集中による特性ばらつきをなくすことができる。
よって、データの書き換えを安定して行うことができ、書き換え速度の性能向上を図ることができるという利点がある。
【００８７】
また、抵抗変化層２２側より抵抗変化層２２とは反対側の方が厚く形成されていることから、抵抗変化層２２での発熱を第１電極２１下部に放熱しやすくなる。すなわち、第１電極２１は、抵抗変化層２２側より第３電極３１側の方が、断面積が増加しているため、熱容量が大きくなっているので、放熱性が向上される。しかも、上記第３電極３１は、上記第１電極２１と接触している側の上面の面積が上記第１電極２１の底部の面積と同等以上になるように形成されることによって、第１電極２１の熱を第３電極３１側に逃がしやすくなる。すなわち、さらに放熱性が高められる。
よって、抵抗変化層２２での発熱による素子劣化を抑制することができるので、書き換え回数やデータ保持の信頼性を向上できるという利点がある。
【００８８】
また、上記第１電極２１の内部および側周部に絶縁膜４３が形成され、この絶縁膜４３の上面と上記第１電極２１の上面と、層間絶縁膜４１の上面が同一面で形成されていることから、第１電極２１の上部と抵抗変化層２２との接触面積が低減される。このため、第１電極２１の上部（抵抗変化層２２側）における電流密度が高められ、かつ電界を集中させることが可能となって、書き換え性能の向上や、特性ばらつきの安定性に寄与することができる。
【００８９】
［記憶素子の製造方法の第２例］
本発明の第２実施の形態に係る記憶素子の製造方法の第２例を、図９の概略構成断面図によって説明する。この第２例の製造方法は、前記図２によって説明した記憶素子２０Ｂを形成する製造方法の一例である。
【００９０】
図９（１）に示すように、前記第１例の製造方法の前記図６（３）によって説明した電極形成膜４４をエッチバックする際に、上記孔４２の底部に上記電極形成膜４４を残した状態でエッチバックを停止する。このとき、層間絶縁膜４１上にも電極形成膜４４が残される。
【００９１】
次に、図９（２）に示すように、上記層間絶縁膜４１上の上記電極形成膜４４を、例えば化学的機械研磨によって除去する。この結果、孔４２の側壁部に上記第１電極２１が形成され、孔４２の底部側に底部電極２１Ｂが形成される。この第１電極２１と底部電極２１Ｂは、一体に同一材料である電極形成膜４４で形成される。
【００９２】
その後、図示はしていないが、前記第１例の製造方法と同様に、孔４２に絶縁膜４３を埋め込み、さらに抵抗変化層２２、第２電極２３を形成する。
【００９３】
上記製造方法の第２例では、上記製造方法の第１例と同様なる作用効果が得られる。それとともに、抵抗変化層２２側より抵抗変化層２２とは反対側の方が厚く形成され、さらに底部電極２１Ｂが形成されることから、抵抗変化層２２での発熱を第１電極２１下部より、さらに放熱しやすくなる。
よって、抵抗変化層２２での発熱を第１電極２１下部側に放熱されるため、熱による素子劣化を抑制することができるので、書き換え回数やデータ保持の信頼性を向上できるという利点がある。
【００９４】
［記憶素子の製造方法の第３例］
本発明の第２実施の形態に係る記憶素子の製造方法の第３例を、図１０の概略構成断面図によって説明する。この第３例の製造方法は、前記図３によって説明した記憶素子２０Ｃを形成する製造方法の一例である。
【００９５】
図１０（１）に示すように、前記第１例の製造方法の図７（４）によって説明したように、第１電極２１が形成された孔４２の内部に絶縁膜４３を埋め込む。
【００９６】
次に、図１０（２）に示すように、上記層間絶縁膜４１上の上記絶縁膜４３を除去し、上記第１電極２１の先端部を露出させる。さらに上記層間絶縁膜４１および上記絶縁膜４３の上部を除去して、上記第１電極２１の先端部を上記層間絶縁膜４１および上記絶縁膜４３の表面より突出させる。
例えば、第１電極２１に対して層間絶縁膜４１、絶縁膜４３が選択的にエッチングされる等方性のウエットエッチングや異方性のドライエッチング等によって、層間絶縁膜４１、絶縁膜４３を選択的にエッチングする。例えば、層間絶縁膜４１、絶縁膜４３が酸化シリコン膜で形成されている場合、フッ酸のウエットエッチングを用いる。したがって、上記絶縁膜４３は上記層間絶縁膜４１と同等のエッチングレートを有する膜、例えば同種の膜で形成されていることが好ましい。
【００９７】
その後、図示はしていないが、前記第１例の製造方法と同様に、抵抗変化層２２、第２電極２３を形成する。
【００９８】
上記製造方法の第３例では、上記製造方法の第１例と同様なる作用効果が得られる。それとともに、上記絶縁膜４３の上面と上記層間絶縁膜４１の上面が同一面で形成されて、この同一平面より上記第１電極２１は突出する状態に形成される。これによって、第１電極２１の上部と抵抗変化層２２との接触面積がやや増加するものの、第１電極２１の上端部に電界がより集中しやすくなるので、書き換え性能の向上や、特性ばらつきの安定性に寄与することができる。
【００９９】
＜３．第３の実施の形態＞
［半導体記憶装置の構成の一例］
本発明の第３実施の形態に係る半導体記憶装置の構成の一例を、図１１の概略構成断面図および図１２の回路図によって説明する。
【０１００】
図１１に示すように、半導体基板１１に選択トランジスタ５０が形成されている。この選択トランジスタ５０は、半導体基板１１上にゲート絶縁膜５１を介してゲート電極５２が形成されていて、このゲート電極５２にワード線Ｗ（図示せず）が接続されている。また、ゲート電極５２の両側には、サイドウォール５３が形成されている。そして、ゲート電極５２の両側の半導体基板１１には、ソース・ドレインとなる拡散層５４、５５が形成されている。この一方の拡散層５４には、例えば記憶素子２０の第１電極２１が、複数層（図面では３層）の配線６１と各配線６１に接続するプラグ６２等によって接続されている。同様に、他方の拡散層５４も別経路によって記憶素子２０に接続されている。また、他方の拡散層５５は、プラグ６３によってビット線Ｂに接続されている。
上記記憶素子２０は、上記拡散層５４に接続された配線６１およびプラグ６２の最上部に第１電極２１が接続されている。また抵抗変化層２２（例えば記憶層２４とイオン源層２５）はセルアレイ領域のほぼ全域に形成されたプレート型である。そして抵抗変化層２２に接続される第２電極２３は上記抵抗変化層２２上の全面に形成され、層間絶縁膜４１中に形成されたプラグ６４を介して配線（プレート配線）６５に接続されている。
【０１０１】
また、上記半導体基板１１には、ロジック回路部のトランジスタ７１が形成されている。また、パッド部の上記半導体基板１１上の層間絶縁膜４１上には、所定の配線層に接続されたパッド電極６６が形成されている。
【０１０２】
上記光電変換製造の半導体記憶装置１の回路構成の一例を、図１２の回路図によって説明する。
【０１０３】
図１２に示すように、選択トランジスタ５０の一方の拡散層５４に上記説明した本発明の記憶素子２０の第１電極２１側が接続され、選択トランジスタ５０の他方の拡散層５５にはビットＢが接続されている。このように一つの選択トランジスタ５０と一つの記憶素子２０とによって一つのメモリセルＭが構成されている。そして、このメモリセルＭが複数、例えばマトリックス状に配置されている。この例では、選択トランジスタ５０のビット線Ｂが接続される拡散層５５は隣接する選択トランジスタ５０と共通になっている。また、記憶素子２０の第２電極２３側は、例えば１枚のプレート電極に形成されていてもよい。また、各選択トランジスタ５０のゲート電極５２にはワード線Ｗが接続されている。この例では、ワード線Ｗとビット線Ｂとは所定の間隔をおいて、回路レイアウト上、直交するように配置されている。
【０１０４】
上記一例は、プレート型の半導体記憶装置の一例であって、例えばクロスポイント型の半導体記憶装置の記憶素子にも同様に適用することができる。
【０１０５】
上記半導体記憶装置１では、本発明の記憶素子２０が用いられることから、書き換えが安定し、書き換え速度が向上される。このように、書き換えが安定し、書き換え速度が向上されるため、信頼性の向上、動作速度の向上ができるという利点がある。
【符号の説明】
【０１０６】
１…半導体記憶装置、２０…記憶素子、２１…第１電極、２２…抵抗変化層、２３…第２電極、３１…第３電極、４１…層間絶縁膜、４２…孔、４３…絶縁膜、４４…電極形成膜、５０…選択トランジスタ
【図１】
2010245143.tif 000003
【図２】
2010245143.tif 000004
【図３】
2010245143.tif 000005
【図４】
2010245143.tif 000006
【図５】
2010245143.tif 000007
【図６】
2010245143.tif 000008
【図７】
2010245143.tif 000009
【図８】
2010245143.tif 000010
【図９】
2010245143.tif 000011
【図１０】
2010245143.tif 000012
【図１１】
2010245143.tif 000013
【図１２】
2010245143.tif 000014