(57)【要約】【課題】信号線の反転駆動に起因する消費電力を低減するとともに、縦クロストークの発生の低減を可能にした液晶表示装置を提供する。【解決手段】基板上に複数行のゲート線と複数列の信号線１２-1，１２-2，…とをマトリックス状に配線し、これらの各交点に画素を配置してなる表示領域と、隣合う信号線１２-1，１２-2，…に逆極性の画素信号を各出力端子１５-1，１５-2，…から出力すると共に、各信号線１２-1，１２-2，…に出力する画素信号の極性を１水平走査期間毎に反転させる水平駆動回路とを備えた液晶表示装置において、逆極性の画素信号が印加された信号線１２-1，１２-2，…を１水平走査期間のブランキング期間中にショートさせるためのリセットスイッチ３１-1，３１-2，…として、多結晶シリコンを用いた薄膜トランジスタからなるＣＭＯＳ構成のスイッチを基板上に設けた。【選択図】図１
2010256917.tif 000002
【特許請求の範囲】
【請求項１】
基板上に複数行のゲート線と複数列の信号線とをマトリックス状に配線し、これらの各交点に画素を配置してなる表示領域と、
前記信号線のうち隣り合う信号線に逆極性の画素信号を出力すると共に、これらの信号線に出力する画素信号の極性を１水平走査期間毎に反転させる水平駆動回路と、
前記信号線のうちの互いに隣会う複数本を１ブロックとし、前記水平駆動回路から１水平走査期間に出力される時系列の画素信号を当該１ブロック内の各信号線に時分割駆動で順次供給するセレクタスイッチとを備え、
前記ゲート線に印加されるゲート電位を全てオフの状態とした１水平走査期間のブランキング期間中に、前記信号線のうち逆極性の画素信号が印加された後でかつ前記セレクタスイッチによって前記水平駆動回路との接続がオフとなった状態の信号線をショートさせるためのリセットスイッチを前記基板上に設けると共に、
前記リセットスイッチとして多結晶シリコンを用いた薄膜トランジスタからなるＣＭＯＳ構成のスイッチを用い、
前記リセットスイッチの入力端と出力端は、前記セレクタスイッチで時分割駆動される前記互いに隣会う複数本の信号線のうち、逆極性の画素信号が印加される２本の信号線間であって、それぞれ異なるブロックに属し同じタイミングで逆極性の画素信号が印加される２本の信号線間に電気的に接続されており、
前記リセットスイッチの制御入力端は、前記互いに隣会う複数本の信号線と交差する方向に沿って配線された制御線と電気的に接続されている液晶表示装置。
【請求項２】
前記リセットスイッチの入力端と出力端は、前記セレクタスイッチで時分割駆動される前記互いに隣会う複数本の信号線のうち、逆極性の画素信号が印加される前記２本の信号線間に、当該逆極性の画素信号が印加される２本の信号線を電気的にショートしかつ他の信号線とは電気的にショートしないように接続されている請求項１に記載の液晶表示装置。
【請求項３】
１水平走査期間内において選択されたゲート線にゲート電位が印加されている間に、前記セレクタスイッチを順次オンとし、かつ、各セレクタスイッチに接続された信号線には順次逆極性の画素信号を印加し、
その後の前記ゲート線に印加されるゲート電位を全てオフの状態とした１水平走査期間のブランキング期間中に、前記信号線のうち逆極性の画素信号が印加された後でかつ前記セレクタスイッチによって前記水平駆動回路との接続がオフとなった状態の前記逆極性の画素信号が印加される２本の信号線を前記リセットスイッチでショートし、
次の１水平走査期間では、前記リセットスイッチによる前記信号線のショートを解除して前記信号線に対して逆極性の画素信号を印加する請求項１または請求項２に記載の液晶表示装置。
【請求項４】
各ブロックの複数の前記信号線にはそれぞれ異なる色の画素信号が印加され、かつ、異なるブロック間では同色の画素信号が同じタイミングで前記信号線に印加されるようになっており、
前記リセットスイッチは、同じタイミングで同色の画素信号が印加される信号線の中で最も近い２本の信号線をショートさせる請求項１から請求項３の何れか一項に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、特に画素の駆動法としてドット反転駆動法を採るアクティブマトリックス型の液晶表示装置に関する。
【背景技術】
【０００２】
図８は、アクティブマトリクス型の液晶表示装置の一例を示す構成図である。この表示装置の表示領域は、ここでの図示は省略した透明基板上に複数行分のゲート線１１-1，１１-2, …と複数列分の信号線１２-1，１２-2，…とが配線され、これらの各交差部に画素２０が配置され、この透明基板の裏面側にバックライトが配置された構造になっている。各画素２０は薄膜トランジスタ（thin film transistor、以下ＴＦＴと記す）２１、ホールドコンデンサ２２及び液晶セル２３を備え、各ＴＦＴ２１のゲート電極がゲート線１１-1，１１-2, …に接続され、ソース電極が信号線１２-1，１２-2，…に接続されている。また、ＴＦＴ２１のドレイン電極に、ホールドコンデンサ２２及び液晶セル２３が並列に接続され、ＴＦＴ２１がＯＮすると、液晶セル２３における光の透過率が変化すると共にホールドコンデンサ２２が充電され、ＴＦＴ２１がＯＦＦしてもホールドコンデンサ２２への充電電圧によって液晶セル２３における光の透過率が維持されるように構成されている。また、これらのホールドコンデンサ２２及び液晶セル２３は共通のＣｓライン２４を介してコモン電極２５に接続されており、コモン電極２５には、所定の直流電圧がコモン電圧Ｖｃｏｍとして与えられるようになっている。
【０００３】
ゲート線１１-1，１１-2, …の各一端は、垂直駆動回路２６の各行の出力端に接続されている。この垂直駆動回路２６は、各画素２０を行単位で選択することによって垂直走査を行なうためのものである。
【０００４】
一方、信号線１２-1，１２-2，…の各一端は、ここでは図示を省略した水平駆動回路の各列の出力端１５-1，１５-2…（ここでは出力端１５-1のみを図示）に接続されている。この水平駆動回路は、各画素２０に対して階調に応じた画素信号を順次供給するためのものである。
【０００５】
また、互いに隣会う複数本（例えば３本）の信号線１２-1，１２-2，１２-3を１ブロックとし、この１ブロック内の各信号線１２-1，１２-2，１２-3に時系列で信号を与える、いわゆる時分割駆動を行なう表示装置の場合には、水平駆動回路の各出力端１５-1，１５-2…と各信号線１２-1，１２-2…との間に、各信号線１２-1，１２-2…に与える信号電圧を時分割でサンプリングするセレクタスイッチ１６を設けている。また、各セレクタスイッチ１６-1，１６-2…につき、２本の選択信号線（１７-1，１７-2），（１７-3，１７-4）…が、ゲート線１１-1，１１-2, …と平行に配線されており、これらの選択信号線１７-1，１７-2…には、各ブロックの３個のセレクタスイッチ１６-1，１６-2，１６-3を順次ＯＮさせるための選択信号Ｓ１〜Ｓ３及び選択信号ＸＳ１〜ＸＳ３が外部回路（図示省略）から与えられる。ただし、選択信号Ｓ１〜Ｓ３及び選択信号ＸＳ１〜ＸＳ３は、反転信号であることとする。
【０００６】
このように構成されたアクティブマトリックス型の液晶表示装置では、上述したような時分割駆動を行いなおかつ、隣接する画素２０にコモン電位Ｖｃｏｍを中心とした逆極性（＋，−）の画素信号を印加すると共に、１水平走査期間（１Ｈ）毎にこれを反転させる、いわゆるドット反転駆動が行われる。このようなドット反転駆動を行なうことによって、例えば、ゲート線１１-1，１１-2, …と信号線１２-1，１２-2，…とのクロス容量からの飛び込み電圧がキャンセルされ、各画素に画素信号が安定して入力されるようになり、液晶表示時のフリッカが軽減される等、画質の向上を図ることができる。また、各液晶セル２３において液晶分子の分極による配向の劣化を防止することができる。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところが、このようなドット反転駆動を行なう液晶表示装置では、コモン電位Ｖｃｏｍに対して最大±Ｖｍａｘの電位の画素信号を各画素に対して印加する場合、反転駆動を行なう毎に最大で２×Ｖｍａｘの電位をある時間内に各信号線において遷移させる必要がある。これは、液晶表示装置（特には水平駆動回路）の消費電力を増大させる原因になっている。
【０００８】
また、図９に示すように、１Ｈ期間毎に信号線電位（各信号線の電位）が反転するため、信号線からの画素電極の飛び込み電位によって画素電位が変動する。
この際、縦方向の画素電位が変動するため、縦クロストークが発生する。画素電位の変動ΔＶは、図１０に示すように、信号線１２-1，１２-2，…と画素２０と間の寄生容量２７と信号電荷（ここでは２×Ｖｍａｘ）の大きさに比例し、ΔＶ＝（２×Ｖｍａｘ）×（信号線と画素との間の寄生容量２７）／（ホールドコンデンサ２２の容量＋液晶セル２３の容量）で表され、これが１クロストークとして見えることになる。
【０００９】
本発明は、このような課題を解決するために成されたものであり、信号線の反転駆動に起因する消費電力を低減するとともに、縦クロストークの発生の低減を可能にした液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
このような目的を達成するための本発明は、基板上に複数行のゲート線と複数列の信号線とをマトリックス状に配線し、これらの各交点に画素を配置してなる表示領域と、これらの信号線のうち隣合う信号線に逆極性の画素信号を出力すると共に、各信号線に出力する画素信号の極性を１水平走査期間毎に反転させる水平駆動回路とを備えた液晶表示装置において、逆極性の画素信号が印加された信号線を１水平走査期間のブランキング期間中にショートさせるためのリセットスイッチを基板上に設けた構成となっている。このリセットスイッチは、多結晶シリコンを用いた薄膜トランジスタで構成されたＣＭＯＳ構成のスイッチであることとする。
【００１１】
このような構成の液晶表示装置では、逆極性の画素信号が印加された信号線を１水平走査期間のブランキング期間中にショートさせるスイッチを設けたことから、このブランキング期間中には、各信号線の電位が中間電位付近にまで回復する。このため、次の１水平走査期間では、中間電位付近にまで回復した信号線に対して、逆極性の画素信号を印加すれば良いことになり、信号線の電位を逆極性にするための画素信号の電位が約半減されることになる。ここで特に、信号線をショートさせるためのリセットスイッチを、電流駆動能力が高い多結晶シリコンを用いた薄膜トランジスタからなるＣＭＯＳ構成にしたことによって、ブランキング期間中に逆極性の画素信号が印加された信号線を十分にショートさせることが可能になる。
【発明の効果】
【００１２】
以上説明したように、本発明の液晶表示装置によれば、逆極性の画素信号が印加された信号線を１Ｈ期間のブランキング期間中にショートさせるリセットスイッチを、多結晶シリコンを用いた薄膜トランジスタからなるＣＭＯＳ構成にして基板上に設けたことで、１Ｈ期間のブランキング期間中に、信号線の電位を中間電位付近にまで回復させ、次の１Ｈ期間で信号線に印加する画素信号の電位を半減させることが可能になる。この結果、液晶表示装置（特には水平駆動回路）の消費電力を削減することが可能になる。しかも、信号線の電位の遷移幅を半減させて飛び込み電位による画素電位の変動を小さく抑えるとができるため、縦クロストークの発生を低減することが可能になる。
【図面の簡単な説明】
【００１３】
【図１】図１は、第１実施形態に係る液晶表示装置の要部配線図である。
【図２】図２は、第１実施形態に係る液晶表示装置のレイアウト図である。
【図３】図３は、第１実施形態に係る液晶表示装置に用いるボトムゲート型のＴＦＴの断面図である。
【図４】図４は、第１実施形態に係る液晶表示装置に用いるトップゲート型のＴＦＴの断面図である。
【図５】図５は、第１実施形態に係る液晶表示装置の駆動を説明するタイミングチャート図である。
【図６】図６は、第１実施形態に係る液晶表示装置の効果を説明するタイミングチャート図である。
【図７】図７は、第２実施形態に係る液晶表示装置の要部配線図である。
【図８】図８は、従来の液晶表示装置の配線図である。
【図９】図９は、従来の液晶表示装置の課題を説明するタイミングチャート図である。
【図１０】図１０は、従来の液晶表示装置の課題を説明する図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。尚、従来の技術において図８を用いて説明したと同様の構成要素には同一の符号を付し、重複する説明は省略する。
【００１５】
（第１実施形態）
図１は、本発明の第１実施形態に係るアクティブマトリックス型の液晶表示装置の要部配線図の一例であり、図２はこの液晶表示装置のレイアウト図の一例である。これらの図に示す液晶表示装置は、従来の技術で説明した液晶表示装置と同様に構成された表示領域１０、垂直駆動回路２６、水平駆動回路２９（以上図２のみに図示）及びセレクタスイッチ１６-1，１６-2…（図１のみに図示）を備えている。
【００１６】
そして、表示領域１０、垂直駆動回路２６及びセレクタスイッチ１６-1，１６-2…は、同一の基板（石英基板のような透明基板）１上に設けられ、このうちセレクタスイッチ１６-1，１６-2…は、表示領域１０と水平駆動回路２９との間の回路領域３０に配置されている。一方、水平駆動回路２９は、基板１の周囲に外部回路（例えばＴＡＢドライバＩＣ）として設けられている。
【００１７】
ここで、表示領域１０には、複数行のゲート線（図示省略）と複数列の信号線１２-1, １２-2，…とがマトリックス状に配線され、これらの各交点に画素（図示省略）が配置されている。この表示領域１０は、例えばＳＸＧＡ表示規格であり、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色毎に、１２８０本の信号線１２-1，１２-2…と１０２４本のゲート線とを備えている。また、ここでの図示は省略したが、各画素２０は、ゲート電極がゲート線に接続されソース電極が信号線１２-1，１２-2，…に接続されたＴＦＴ、このＴＦＴのドレイン電極に並列に接続されたホールドコンデンサ及び液晶セルを備えている。ホールドコンデンサ及び液晶セルはコモン電極に接続されており、所定の直流電圧がコモン電圧Ｖｃｏｍとして与えられるのである。
【００１８】
また、セレクタスイッチ１６-1，１６-2…は、互いに隣会う複数本（例えば３本）の信号線（１２-1，１２-2，１２-3），（１２-4，１２-5，１２-6）…を１ブロックとし、この１ブロック内の各信号線（１２-1，１２-2，１２-3），（１２-4，１２-5，１２-6）…に時系列で信号を与える、いわゆる時分割駆動を行なうために設けられている。ただし、各ブロック内の３本の信号線（１２-1，１２-2，１２-3），（１２-4，１２-5，１２-6），…は、それぞれ赤Ｒ1 ，Ｒ2 ，…、緑Ｇ1 ，Ｇ2 ，…、青Ｂ1 ，Ｂ2 ，…に対応する信号線であることとする。
【００１９】
このように３時分割された各信号線（１２-1，１２-2，１２-3），（１２-4，１２-5，１２-6），…に接続された各セレクタスイッチ１６-1，１６-2…は、１Ｈ期間内において順次ＯＮし、各ブロックの各信号線１２-1，１２-2…に対して、１Ｈ期間内において順次信号電荷を印加する。
【００２０】
さらに、ドライバＩＣとして設けられた水平駆動回路２９としては、いわゆるドット反転駆動方式用の水平駆動回路が用いられる。ここで、ドット反転駆動方式とは、表示領域１０において隣接する画素（図示省略）にコモン電位Ｖｃｏｍに対して逆極性（＋，−）の画素信号を印加すると共に、１水平走査期間（１Ｈ期間）毎にこれを反転させる駆動方式である。この水平駆動回路２９は、ドット反転駆動を実現するために、各出力端１５-1，１５-2…の奇数、偶数毎に電位が反転する画素信号を１Ｈ期間内に３回出力し、かつ画素信号の極性を出力毎に反転させる。
【００２１】
以上のように、本実施形態に係る液晶表示装置においては、その駆動方式としてドット反転駆動方式を採用しており、さらに時分割駆動法を併用している。
【００２２】
そして特に、本実施形態に係る液晶表示装置に特徴的な構成としては、このような構成の液晶表示装置において、逆極性の画素信号が印加される信号線１２-1，１２-2…を１Ｈ期間内のブランキング期間中にショートさせるためのリセットスイッチ３１-1，３１-2…を設けたところにある。
【００２３】
このリセットスイッチ３１-1，３１-2…は、ＰチャンネルＭＯＳトランジスタ（以下、Ｐ−ＭＯＳと記す）及びＮチャンネルＭＯＳトランジスタ（以下、Ｎ−ＭＯＳと記す）が互いに並列に接続されてなるＣ−ＭＯＳ構成のトランスミッションスイッチからなり、表示領域１０と水平駆動回路２９との間の回路領域３０、すなわち水平駆動回路２９の出力端子１５-1，１５-2側に配置されている。
【００２４】
各リセットスイッチ３１-1，３１-2…の入力端と出力端は、逆極性の画素信号が印加される各信号線１２-1，１２-3，…と各信号線１２-2，１２-4，…のうち、隣接して配置された２本の信号線（１２-1，１２-2），（１２-3，１２-4），…に接続されている。また、２本の制御線３２-1，３２-2が信号線１２-1，１２-2…と交差する方向に沿って配線され、これらの制御線３２-1，３２-2に、各リセットスイッチ３１-1，３１-2…２つの制御入力端（すなわちＮ−ＭＯＳ及びＰ−ＭＯＳのゲート）が接続されている。
【００２５】
これらの各制御線３２-1，３２-2には、１Ｈ期間のブランキング期間中に、外部の制御回路（図示省略）からリセット信号Ｃ１，ＣＸ１が与えられ、これによってこれらの各リセットスイッチ３１-1，３１-2…に接続された、各信号線（１２-1，１２-2），（１２-3，１２-4），…間がショートするように構成されている。
【００２６】
また、このリセットスイッチ３１-1，３１-2…を構成するＰ−ＭＯＳ及びＮ−ＭＯＳは、図３に示すようなボトムゲート型のＴＦＴ（薄膜トランジスタ）４０や、図４に示すようなトップゲート型のＴＦＴ４０’からなり、その半導体層に多結晶シリコンを用いている。
【００２７】
図３に示したボトムゲート型のＴＦＴ４０は、基板１上のゲート電極４１を覆う状態で、ゲート絶縁膜４２を介して多結晶シリコン層４３が形成され、この多結晶シリコン層４３にソース／ドレイン拡散層４３ａが形成された構成になっている。また、図４に示したトップゲート型のＴＦＴ４０’は、基板１上の多結晶シリコン層４３にソース／ドレイン拡散層４３ａが形成され、この多結晶シリコン層４３上にゲート絶縁膜４２を介してゲート電極４１が形成された構成になっている。
【００２８】
このように構成された液晶表示装置の駆動を説明する。図５は、１ブロック分のセレクタスイッチ１６-1，１６-2，１６-3、リセットスイッチ３１-1，３１-2及び信号線１２-1，１２-2，１２-3の電位を示す１Ｈ期間分のチャート図である。これらの図に示すように、１Ｈ期間内において選択されたゲート線にゲート電位が印加されている間に、同一の出力端子１５-1に接続されたセレクタスイッチ１６-1，１６-2，１６-3が順次ＯＮとなり、各セレクタスイッチ１６-1，１６-2，１６-3に接続された信号線１２-1，１２-2，１２-3には、順次逆極性の画素信号Ｖｓｉｇが印加される。そして、１Ｈ期間内におけるブランキング期間において、リセットスイッチ３１-1（３１-2）がＯＮとなり、隣接して配置された信号線１２-1，１２-2（１２-3，１２-4）がショートする。この際、隣接して配置された信号線１２-1，１２-2（１２-3，１２-4）には、逆極性の画素信号Ｖｓｉｇが印加されているため、これによって各信号線１２-1，１２-2，１２-3の電位は、隣接して配置された信号線１２-1，１２-2（１２-3，１２-4）の電位差の中間付近の電位、すなわちコモン電位Ｖｃｏｍ付近にまで回復する。
【００２９】
このような液晶表示装置では、１Ｈ期間のブランキング期間中に、各信号線１２-1，１２-2，…の電位がコモン電位Ｖｃｏｍ付近にまで回復するため、次の１Ｈ期間では、コモン電位Ｖｃｏｍにまで回復した信号線に対して、逆極性の画素信号を印加すれば良いことになる。したがって、信号線の電位を逆極性にするための画素信号Ｖｓｉｇの電位が約半減されることになる。この結果、水平駆動回路の消費電力を大幅に削減することが可能になる。
【００３０】
また、図６には、１つの画素分の各スイッチの駆動と信号線の電位及び画素電位を示す１フィールド期間分のタイミングチャート図を示した。この図に示すように、１フィールド期間の間に、各信号線１２-1，１２-2，…には、セレクタスイッチ１６-1，１６-2，…の作動によって、逆極性の画素信号が順次印加される。ところが、信号線１２-1，１２-2，…に印加される画像信号の極性が変わる際（つまり１Ｈ期間のブランキング期間）には、リセットスイッチ３１-1，３１-2, …の作動によって上述のように信号線１２-1，１２-2，…の電位（信号線電位）が中間電位（Ｖｃｏｍ）付近にまで回復するため、信号線１２-1，１２-2，…における電位の遷移が２段階になり、１度に遷移する電位幅が半減することになる。このため、信号電荷の大きさに比例する飛び込み電位が半減し、この飛び込み電位による画素電位の変動ΔＶを小さく抑えることができる。この結果、縦クロストークの発生を低減することが可能になる。
【００３１】
また、この液晶表示装置では、逆極性の画素信号が印加される信号線１２-1，１２-2…のうち、隣接して配置された信号線（１２-1，１２-2），（１２-3，１２-4），…をショートさせるようにリセットスイッチ３１-1，３１-2，３１-3を設けたことから、リセットスイッチ３１-1，３１-2，３１-3を信号線に接続させるための配線の引き回しによる信号線の容量増加を防ぐことができる。このことからも、液晶表示装置の消費電力の削減が図られる。
【００３２】
さらに、この液晶表示装置では、セレクタスイッチ１６-1，１６-2，１６-3と同様に、リセットスイッチ３１-1，３１-2…も表示領域１０と水平駆動回路２９との間の回路領域３０に配置したことで、これらのスイッチを水平駆動回路２９の出力端子１５の近傍にコンパクトに纏めて配置することができ、またこれらのスイッチを接続するための配線の引回しを小さくできることから、液晶表示装置の額縁ａを小さくすることができる。
【００３３】
しかも、この液晶表示装置では、リセットスイッチ３１-1，３１-2…を、電流駆動能力の高い多結晶シリコンを用いたＴＦＴ４０，４０’からなるＣＭＯＳ構成にしたことで、ブランキング期間中に逆極性の信号線を十分にショートさせることができる。
【００３４】
下記表１には、ブランキング期間中に逆極性の信号線を十分にショートさせることが可能なＴＦＴのチャネル幅とチャネル長を示した。この表に示すように、非晶質シリコンを用いたＴＦＴでは、そのチャネル幅が４０００μｍ必要となり、このＴＦＴからなるリセットスイッチ３１-1，３１-2…を設けるための回路領域３０を大きくとる必要が出てくる。これに対して、多結晶シリコンを用いたＴＦＴでは、そのチャネル幅が４００μｍ程度で良いことから、液晶表示装置の額縁ａを必要以上に大きくすることなく、現実的な大きさの範囲に抑えるとができる。
【００３５】
【表１】
2010256917.tif 000003
【００３６】
（第２実施形態）
図７は、本発明の第２実施形態に係るアクティブマトリックス型の液晶表示装置の要部配線図の一例である。この図に示す液晶表示装置と、第１実施形態に係る液晶表示装置との異なるところは、リセットスイッチ３１-1，３１-2…の接続状態にあり、その他の構成は同様であることとする。
【００３７】
すなわち、第２実施形態の液晶表示装置においては、リセットスイッチ３１-1，３１-2…の入力端と出力端が、逆極性の画素信号が印加される信号線（１２-1，１２-3，…），（１２-2，１２-4，…）のうち、同色の画素信号が印加される最も近い２本の信号線（１２-1，１２-4），（１２-2，１２-5），…に接続されていることを特徴としている。
【００３８】
また、このような液晶表示装置は、第１実施形態の液晶表示装置と同様に駆動させる。
【００３９】
このような液晶表示装置では、逆極性の画素信号が印加される信号線（１２-1，１２-3，…），（１２-2，１２-4，…）のうち、同色の画素信号が印加される２本の信号線（１２-1，１２-4），（１２-2，１２-5），…が１Ｈ期間のブランキング期間中にショートする。このため、同色の信号線（１２-1，１２-4，…），（１２-2，１２-5，…），（１２-3，１２-6，…）には、コモン電位に対して同程度の電位が印加される。このため、これらの信号線（１２-1，１２-4），（１２-2，１２-5），…をショートさせた場合に、各信号線１２-1，１２-2，…の電位がコモン電位にかなり近い電位にまで回復するため、次の水平期間で逆極性の画素信号が印加された場合の、色ムラの発生を防止することができる。
【００４０】
また、同色の画素信号が印加される信号線の中でも、最も近い２本の信号線をショートさせることで、配線の引回しによる信号線の容量増加を防ぐことができるため、消費電力の削減を図ることが可能になる。
【００４１】
尚、以上の説明においては、時分割方式の液晶表示装置を例示して本発明の実施形態とした。しかし、本発明は、ドット反転方式の液晶表示装置であれば、時分割方式に限定されることはなく適用可能であり、同様の効果を得ることができる。
【符号の説明】
【００４２】
１…基板、１０…表示領域、１２-1，１２-2，…信号線、１５-1，１５-2，…出力端子、２９…水平駆動回路、３１-1，３１-2，…リセットスイッチ
【図１】
2010256917.tif 000004
【図２】
2010256917.tif 000005
【図３】
2010256917.tif 000006
【図４】
2010256917.tif 000007
【図５】
2010256917.tif 000008
【図６】
2010256917.tif 000009
【図７】
2010256917.tif 000010
【図８】
2010256917.tif 000011
【図９】
2010256917.tif 000012
【図１０】
2010256917.tif 000013