(57)【要約】【課題】  周囲の温度変化による抵抗値への影響を少なくし、制御回路のオペアンプの利得の変動を抑制した回路を提供して、高分解能化をはかることができる荷電粒子線装置を提供する。【解決手段】  荷電粒子線を偏向させる偏向手段を制御する制御手段は増幅回路を備え、該増幅回路は、自身の周囲温度に対する抵抗値変化が第一の特性を有する第一の抵抗と、自身の周囲温度に対する抵抗値変化が第一の特性とは逆の特性を有する第二の抵抗とを一体化した構造を有する抵抗体を備えたことを特徴とする。【選択図】図４
2010040346.tif 000002
【特許請求の範囲】
【請求項１】
試料表面に荷電粒子線を照射する荷電粒子線照射手段と、前記試料を載置する試料台と、前記試料台を移動する移動手段と、前記荷電粒子線を偏向させる偏向手段と、前記偏向手段を制御する制御手段と、前記荷電粒子線を前記試料に照射することにより前記試料から発生した二次信号を検出する二次信号検出手段とを備えた荷電粒子線装置において、
前記制御手段は増幅回路を備え、該増幅回路は、自身の周囲温度に対する抵抗値変化が第一の特性を有する第一の抵抗と、自身の周囲温度に対する抵抗値変化が第一の特性とは逆の特性を有する第二の抵抗とを一体化した構造を有する抵抗体を備えたことを特徴とする荷電粒子線装置。
【請求項２】
請求項１において、前記抵抗体は、周囲温度に対する抵抗値変化が零以上の正値の特性をもつ抵抗、および、零以下の負値をもつ抵抗の組み合わせからなることを特徴とする荷電粒子線装置。
【請求項３】
請求項１において、前記第一の抵抗、あるいは、前記第二の抵抗は可変抵抗であることを特徴とする荷電粒子線装置。
【請求項４】
少なくとも一つ以上の周囲温度に対する抵抗値変化が第一の特性を有する第一の抵抗と、少なくとも一つ以上の周囲温度に対する抵抗値変化が第一の特性とは逆の特性を有する第二の抵抗のモールドを、機械加工で除去する第一工程と、前記工程により作成した複数の抵抗体を一定の間隔をあけて配置し接着し、モールド加工する第二工程とを備えたことを特徴とする抵抗の製造方法。
【請求項５】
少なくとも一つ以上の周囲温度に対する抵抗値変化が第一の特性を有する第一の抵抗と、少なくとも一つ以上の周囲温度に対する抵抗値変化が第一の特性の抵抗とは逆の特性を持つ第二の抵抗のモールドを、機械加工で除去する第一工程と、
フレーム上に半導体チップを固定し、前記第一の抵抗と前記第二の特性の抵抗のリードをカットし配置する第二工程と、前記半導体チップ，前記第一の抵抗，前記第二の特性の抵抗を配線材で結線する第三工程と、前記配線材の表面より上方にサファイヤ蒸着層、あるいは、サファイヤ板を追加する第四工程と、前記半導体チップ，前記第一の抵抗，前記第二の特性の抵抗を樹脂で封止する第五工程とを備えたことを特徴とする大規模集積化回路の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、荷電粒子線を試料上で走査する偏向アンプの安定化技術に関する。
【背景技術】
【０００２】
近年、荷電粒子線装置、例えば走査型電子顕微鏡（Scanning Electron Microscope）が半導体デバイスの製造プロセスの検査に用いられているが、半導体デバイスのパターンの微細化にともなって、検査には高い精度が要求されている。高い精度の達成のためには、検査装置の寸法精度や電気的安定性が必要であるが、特に、荷電粒子線を制御する回路等の、オペアンプ，Ｄ／Ａ（ディジタル・トゥ・アナログ）コンバータ，抵抗等を備えた制御回路において、入力に対する出力の高精度化が重要である。例えば、走査型電子顕微鏡の電子線の偏向制御基板においては、入力信号に対する出力信号の高精度化の要求は顕著である。
【０００３】
電気回路の高精度な出力を実現する一方法として、異なる温度特性を有する複数の抵抗を組み合わせた抵抗体をオペアンプ等に設定する技術が知られている（例えば、特許文献１参照）。また、抵抗について、所望の抵抗温度特性を得るために、異なる温度特性を有する複数の抵抗を組み合わせる技術が知られている（例えば、特許文献２参照）。また、抵抗の温度依存性を考慮した抵抗のパッケージングに関する技術も知られている（例えば、特許文献３，特許文献４参照）。
【０００４】
【特許文献１】特開２００６−３０２５４６号公報
【特許文献２】特許第３４４２０９２号公報
【特許文献３】特開平９−２６０５８８号公報
【特許文献４】特開平９−２８３７０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記特許文献１に記載された装置のオペアンプの帰還抵抗，入力抵抗に組み合わせ抵抗を設定する場合、抵抗を４個使用した面実装タイプのクアドロタイプオペアンプでは、端子間が約１mmと狭いので、組み合わせ抵抗を多層プリント基板に設計する際にプリントパターンが長くなり、プリントパターンのインダクタンス分が影響してオペアンプの増幅回路の利得の安定化が困難であった。
【０００６】
また、複数の型式からなる抵抗体とオペアンプ等の半導体チップを大規模集積化する場合、従来のパッケージングだけでは前記の市販抵抗の電気的仕様でオペアンプ増幅回路を構成したとしても、利得の安定化が困難になる可能性がある。
【０００７】
また、抵抗と抵抗を接着するとき、接着剤専用の汎用ガンを使用すると接着部の接着材の中にまれに空気が混入し、安定した接着力の維持が困難になる可能性がある。
【０００８】
また、抵抗体の接着部の確認のために、パッケージを機械加工手段で削った後、ＥＤＸ付きＳＥＭで断面観察したとき、抵抗体のセラミック台の上の合金上に樹脂が載っていることから、チャージアップが生じて抵抗組成の確認が困難であった。
【０００９】
本発明は、周囲の温度変化による抵抗値への影響を少なくし、制御回路のオペアンプの利得の変動を抑制した回路を提供して、高分解能化をはかることができる荷電粒子線装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明は、上記課題を解決するために、荷電粒子線を偏向させる偏向手段を制御する制御手段は増幅回路を備え、該増幅回路は、自身の周囲温度に対する抵抗値変化が第一の特性を有する第一の抵抗と、自身の周囲温度に対する抵抗値変化が第一の特性とは逆の特性を有する第二の抵抗とを一体化した構造を有する抵抗体を備えたことを特徴とする。
【発明の効果】
【００１１】
本発明によれば、周囲の温度変化による抵抗値への影響を少なくし、制御回路のオペアンプの利得の変動を抑制した回路を提供して、高分解能化をはかることができる荷電粒子線装置を得ることができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施例を図面を用いて説明する。
【００１３】
図１は、本発明が適用される荷電粒子線装置の概略構成を示す構成図である。本実施例の荷電粒子線装置は、荷電粒子として電子を用いている。また、電子の経路を真空に保つための容器は、図では省略している。図１において、電子源を構成する陰極３と第一陽極４の間には、ＣＰＵ２１で制御される高電圧制御電源１９により電圧が印加され、所定のエミッション電流が陰極３から引き出される。陰極３と第二陽極５の間には、ＣＰＵ２１で制御される高電圧制御電源１９により加速電圧が印加されるため、陰極３から放出された一次電子線６は加速されて、後段のレンズ系に進行する。一次電子線６は、集束レンズ制御電源２２で制御された集束レンズ７で集束され、絞り板８に設けられた絞り穴で不要な領域が除去される。ここで、アクチュエータ１８は、絞り板８の絞り穴の位置調整のために設けられている。この後、一次電子線６は、対物レンズ制御電源１６で制御された対物レンズ９により、試料台１５に置かれた試料１０上に微小スポットとして集束される。また、偏向コイル制御電源１７で制御された偏向コイル１１により、一次電子線６は試料１０上を二次元的に走査される。一次電子線６の走査の幅は、観察倍率に基づいて決定され、偏向コイル１１により制御される。対物レンズ９より電子源側には、二次電子１４を検出するための検出器１２が配置されている。検出器１２により検出された信号は、増幅器１３により増幅され、一次電子線６の走査と同期してＣＰＵ２１にて処理され、像表示装置２０に試料像として表示される。
【００１４】
図２は、図１の試料１０の近辺を拡大した構成図であり、図２を用いて、試料１０上におけるＸ軸，Ｙ軸方向の光軸ずれを説明する。荷電粒子線装置の周囲温度が変化すると、偏向コイル制御回路１７内の基板の各々のオペアンプの利得が影響され、オペアンプの出力がふらつく。オペアンプのふらつきは、例えば、局所的な入力抵抗である帰還抵抗に対する抵抗値ドリフトによる利得のドリフトが挙げられる。偏向コイル制御回路１７内の基板のオペアンプからの出力端子からの出力電流が偏向コイル１１を通っているので、オペアンプの出力が偏向コイル１１の磁場のふらつき誤差として影響を及ぼし、結果として、一次電子線６のスポットＡが光軸ずれ量ΔＸ，ΔＹだけスポットＢに移動する。
【００１５】
図３は、オペアンプの反転増幅回路の一例を示す回路図である。
【００１６】
図３（ａ）は従来例を示し、図３（ａ）において、オペアンプ１にはオペアンプ１の反転増幅機能を実現するために抵抗２が結線されている。この図３（ａ）において、Ｖｉｎは入力電圧、Ｖｏｕｔは出力電圧とすると、Ｖｏｕｔは以下のように計算される。
【００１７】
Ｖｏｕｔ＝−（Ｒ２／Ｒ１）＊Ｖｉｎ                                  …数１
ここで、Ｒ１は第１の抵抗の抵抗値、Ｒ２は第２の抵抗の抵抗値である。図３（ａ）に示した回路に対し、出力電圧Ｖｏｕｔを高精度化した例を、図３（ｂ）に示す。
【００１８】
図３（ｂ）において、図３（ａ）のＲ２に対し、図３（ｂ）のＲ２′，Ｒ２″が、出力電圧Ｖｏｕｔを高精度にするために新しく設けた抵抗の値である。この時の出力電圧は以下のように求められる。
【００１９】
Ｖｏｕｔ＝−（（Ｒ２′＋Ｒ２″）／Ｒ１）＊Ｖｉｎ                      …数２
図３（ｃ）は、抵抗値Ｒ１のかわりに抵抗値Ｒ１′とＲ１″の抵抗を直列に接続し、入力電圧Ｖｉｎが高精度になるようにしている。
【００２０】
図３（ｄ）は、図３（ａ）に示した抵抗値Ｒ１に対してＲ１′とＲ１″、抵抗値Ｒ２に対してＲ２′とＲ２″を用いて、入力電圧Ｖｉｎ，出力電圧Ｖｏｕｔの両方を高精度化した例である。
【００２１】
ここで、各抵抗の温度特性が高精度化のために重要であり、以下、抵抗の決め方を説明する。図４は、それぞれの抵抗温度曲線の一例を示す特性図である。横軸は抵抗の周囲温度、縦軸は抵抗値の変化率ΔＲ／Ｒ（ppm）である。それぞれの抵抗は、周囲温度が摂氏２５度を中心に増加、あるいは減少している。温度特性が線対象の抵抗を選択し、前述の数１，数２に対し、Ｒ２＝Ｒ２′＋Ｒ２″の条件を満たす抵抗を組み合わせる。例えば、Ｒ２＝１０キロオームのものについては、Ｒ２′＝５キロオーム，Ｒ２″＝５キロオームの抵抗値を選んで組み合わせると、抵抗全体として、抵抗値の温度に対する変化率ΔＲ／Ｒ＝０（零）、すなわち、抵抗値の変化率を相互にキャンセルして、見かけ上周囲温度の影響のない抵抗値となり、温度依存性のない抵抗体を得ることができる。
【００２２】
しかしこれは理論値であって、実際には、選定できる抵抗の数に限りがあるため、抵抗値の変化率ΔＲ／Ｒは完全にゼロにはできず、多少の誤差が生じる。したがって、抵抗値の変化率ができるだけゼロに近いものをまず選択することが重要である。なお、理論的に２つの抵抗の組み合わせで、温度依存性のない抵抗体を得ることができるが、個数に限定はなく、３つ以上の抵抗を組み合わせてもよい。
【００２３】
上述の数１において、Ｒ１とＲ２とが同じ値で同じ種類の抵抗を用い、数２においてＲ１とＲ２′＋Ｒ２″とが同じ値で同じ種類の抵抗を用いた場合、数１と数２とは同じ出力と考えられるが、オペアンプ１の利得に着目すると、周囲温度に対するＲ１，Ｒ２の抵抗値の変化率ΔＲ１，ΔＲ２は、数２に比べると数１の方が大きいので、受動素子の中の電子の流れの観点からは、数２の方を選択した方が優位性がある。上述の実施例においては、高精度化をはかる前の抵抗１つの場合に対して、それを置き換えて２つの抵抗を用いたが、３つ以上を組み合わせることでも、数２のＶｏｕｔの値を高精度にすることができる。又、Ｒ２′とＲ２″とからなる抵抗体は、オペアンプ１にハンダ付けする前に予めパッケージ化しておくことによって、実装などの取り扱いを容易にすることができる。
【００２４】
また、クアドロタイプの面実装タイプのオペアンプに組み合わせ抵抗を実装する場合、出力を高精度にするために、信号線のプリントパターンを含めオペアンプの帰還抵抗は最小のループにすることが望ましい。
【００２５】
図５は、複数の抵抗を一体化するときの加工手順を示す抵抗の構成図である。図５（ａ）に、平面図，正面図，上面図を示す。抵抗値Ｒ２″の市販の抵抗２と、抵抗値Ｒ２′の市販の抵抗２の間を接着剤２３を介して接合する。抵抗の種類にもよるが、周囲温度変化に対する抵抗値変化の影響を少なくするため、Ｒ２′をＲ２″に替えてもよい。あるいは、リードを切らないで、後日に再製でリサイクル性を向上してもよい。この時、抵抗の種類にもよるが、高い周波数域では抵抗値によって抵抗値が増加するものと減少するものがあるので、組み合わせによって抵抗温度係数をほぼゼロにすることができる効果がある。抵抗の端子が設けられた側に接合部剤を設け、２つの抵抗の間に一定間隔を隔てた空間が設けられるようにする。２つの抵抗の接合面全体を接合すると、抵抗単品のときは抵抗同士が対面しているので、その部分の局所的な温度上昇をもたらし、抵抗値が変化してしまう。この温度上昇を防止するために、一定間隔を隔てて空間を形成して放熱させるようにする。たとえば、放熱面積を広くするために接合部剤の厚さｔを薄くするとともに、接合強度を持たせるために接合部を広くとるとよい。但し、抵抗と抵抗との間隔を広くとると抵抗と抵抗の間のリードが長く、インダクタンスの影響が心配される場合は、予備実験を行って確認した上で接着構造を決めるようにする。また、予め抵抗２と抵抗２を固定する治具により固定、あるいは、ハンダ付後接着剤２３を吐出などを行って、両抵抗間に正面から接着剤２３を吐出し、正面から見た厚さｔを薄くする。
【００２６】
接着剤の例としては、プリント基板上のジャンパー線固定用の接着剤を用いるとよい結果が得られる。また、両抵抗間の端子を半田付けで接続固定する。抵抗の表面には抵抗値を記載した銘板２４を設ける。図５（ａ）に示す構成では、オペアンプの帰還抵抗の結線位置に、抵抗のリードも含め最小のループでハンダ付けができる。
【００２７】
接着剤を用いてより安定的に接着するために、以下の工程が考えられる。
（１）ハンダ付けする。
（２）接着剤をアルミの箱に入れ下部からハンダごて先端に代表されるヒートブロック手段（必要があればサーモスタットを設置してもよい）で温度（Ｔ）と制御範囲温度（Ｔａ）をＴ±Ｔａ以下（またはＴ以下）に制御し、溶かす。
（３）溶かした接着剤に（１）の組み合わせ抵抗を上面から少量浸ける（ここでは作業をより簡略するために接着剤部の浸け位置を、例えば図５（ａ）に示したように、上面よりｔ０としてもよい）。
（４）接着剤が固まったのを目視で確認後、外観を削り整える。
【００２８】
あるいは、（２）の工程に替えて、接着剤をアルミの箱に入れ、恒温槽内に入れて、二百数十度プラスマイナス数十度以下に制御し、接着剤材料が吸湿せず接着力が一定になるよう、組み合わせ抵抗の製作湿度範囲を管理しながら溶かしてもよい。
【００２９】
ここで、図５（ａ）のＸ±Ｙの寸法に対してＲ２′とＲ２″の間隔は、各々の一体化抵抗のインダクタンスの変動が挙げられるようにＸ１±Ｙ１と仕様を決めて、治具１，治具２（Ｘ１±Ｙ１の寸法を仕様公差に入れるための金属スペーサ），治具３，治具４と、側面図に図示していないが複数の追加の治具を用意して一体化抵抗を製作してもよい。ここで発明者の実験によれば、接着剤のせん断強度は２.４Ｍｐａ、あるいは、４.２Ｍｐａ、あるいは、４.８Ｍｐａの特性がよいことがわかった。
【００３０】
図５（ｂ）は、図５（ａ）の抵抗４個の例であり、例えば、Ｒ２′，Ｒ２″の抵抗の外観寸法が大きい場合、図５（ｃ）の抵抗４個の直列接続に対し、二点想像線で示す多層基板へのパターンの長さは、クアドロタイプのオペアンプの帰還抵抗の結線位置に、抵抗のリードも含め最小のループでハンダ付けできる。
【００３１】
図５（ｄ）に示す構成では、多層基板上の面付けオペアンプ上の空間に多数の組み合わせ抵抗を複数設置する。ここでは、Ｒ２′が１個とＲ２″が１個を例示している。例えば、Ｒ２′とＲ２″の抵抗の外観寸法が大きい場合には、上面と上面とを接着剤２３を介して接合し、一抵抗端子Ｒ２′と一抵抗端子Ｒ２″のリードをカットした上、二点想像線のところを既知のジャンパー線で結線することで、多層基板に対しリード分のインダクタンスを減らした設定をすることができる。抵抗の表面には抵抗値を記載した銘板２４を設ける。
【００３２】
さらに、接着剤接合後、四隅を円くして空気の流れをよくして抵抗の抵抗値を一定に保ってもよい。空気の流れをよくするために空冷ファンを用いるとよい。
【００３３】
図６は、複数の抵抗を一体化するときの加工手順を示す抵抗の構成図である。図６（ａ）に示す構成は、図５（ａ）をさらに改善したもので、角度θ度だけ傾けたことにより、厚さｔ２分だけリードを短くできるので、抵抗２と抵抗２の間の２倍のｔ２の長さのリード分のインダクタンスを減らすことができる。抵抗値Ｒ２″の市販の抵抗２と、抵抗値Ｒ２′の市販の抵抗２との間を接着剤２３で接合する。このとき、抵抗の端子が設けられた側に接着剤を設け、２つの抵抗の間に一定間隔を隔てた空間が設けられるようにする。２つの抵抗の接合面全体を接合すると、抵抗単品のときは抵抗同士が対面しているため、その部分の局所的な温度上昇をもたらし、抵抗値が変化してしまう。この温度上昇を防止するために、一定間隔を隔てて空間を形成して放熱させるようにする。たとえば、放熱面積を広くするために接合部剤の厚さｔ１を薄くするとともに、接合強度を持たせるために平面図では接合部を広くとるとよい。但し、抵抗と抵抗との間隔を広くとると抵抗と抵抗の間のリードが長く、インダクタンスの影響が気になる場合は、予備実験によりほぼ接着構造にしてもよい。予め抵抗２と抵抗２を固定する治具を作成して固定し、両抵抗間に正面から接着剤２３を吐出し、正面から見た厚さをｔ１とする。また、両抵抗間の端子を半田付けで接続固定する。抵抗の表面には抵抗値を記載した銘板２４を設ける。
【００３４】
接着剤の例としては、プリント基板上のジャンパー線固定用の接着剤を用いるとよい結果が得られる。図６（ｂ）は、図６（ａ）の上面図の抵抗４個の例であり、例えば、Ｒ２′とＲ２″の抵抗の外観寸法が大きい場合である。図６（ｃ）の抵抗４個の直列接続に対し、二点想像線で示す多層基板のパターンの長さは、クアドロタイプのオペアンプの帰還抵抗の結線位置に、抵抗のリードも含め最小のループでハンダ付けできる。図５，図６に示す構造は、抵抗３つ以上での直列接続においても流用が可能である。
【００３５】
ここで、接着剤をより安定的に接着するために、以下の工程に変えても良い。ここでは、抵抗と抵抗２つの接着で説明する。
（１）ハンダ付けする。
（２）接着剤をアルミの箱に入れ下部からハンダごて先端に代表されるヒートブロック手段（必要があればサーモスタットを設置してもよい）で、温度（Ｔ）と制御範囲温度（Ｔａ）をＴ±Ｔａ以下（Ｔ以下）に制御し、溶かす。
（３）溶かした接着剤に（１）の組み合わせ抵抗を上面から少量浸ける。ここでは、作業をより簡略するために、接着剤部の浸け位置を、例えば図５（ａ）に示すように、上面よりｔ０としてもよい。
（４）接着剤が固まったのを目視で確認後外観を鑢で削り整える。
【００３６】
あるいは、（２）工程に替えて接着剤をアルミの箱に入れ、恒温槽内に入れて二百数十度プラスマイナス数十度以下に制御し、接着剤材料が吸湿せず接着力が一定になるよう組み合わせ抵抗の製作湿度範囲を管理しながら溶かしてもよい。
【００３７】
ここで、図６（ａ）に示すＸ±Ｙの寸法に対して、Ｒ２′とＲ２″の間隔は、各々の一体化抵抗のインダクタンスの変動が挙げられるように、θ±θ１と仕様を決め、治具５や治具６などの仕様θ±θ１の寸法を仕様公差に入れるための金属スペーサと、図示していない複数の追加の治具を用意して、一体化抵抗を製作してもよい。ここで、発明者の実験によれば、接着剤２３のせん断強度は２.４Ｍｐａ、あるいは、４.２Ｍｐａ、あるいは、４.８Ｍｐａの特性がよいことがわかった。
【００３８】
なお、オペアンプ，オペアンプ以外のループが小さいことを要求する大規模集積回路では、Ｒ２′、あるいは、Ｒ２″に換えて可変抵抗を設定してもよい。その他の選択として、Ｒ２′とＲ２″に換えて汎用抵抗を設定しあらかじめ一体化抵抗にしてもよい。あるいは、その他の選択として、Ｒ２′とＲ２″のどちらかに換えて少なくとも一つ以上のＦＥＴを設定し、あらかじめ一体化抵抗にしてもよい。この回路としては、例えばオペアンプ増幅として電圧−電流変換回路が挙げられる。あるいは、その他の選択として、Ｒ２′とＲ２″のどちらかに換えて少なくとも一つ以上のコンデンサを設定し、あらかじめ一体化抵抗にしてもよい。この回路としては例えばオペアンプ増幅として積分回路が挙げられる。あるいは、その他の選択として、Ｒ２′とＲ２″のどちらかに換えて少なくとも一つ以上のダイオードを設定し、あらかじめ一体化抵抗にしてもよい。この回路としては例えばオペアンプ増幅として半波整流回路が挙げられる。あるいは、その他の選択として、Ｒ２′とＲ２″のどちらかに換えて少なくとも一つ以上のツエナーダイオードを設定しあらかじめ一体化抵抗にしてもよい。この回路としては、例えばオペアンプ増幅として図示しないリミッタ回路が挙げられる。
【００３９】
発明者は、Ｒ２′の市販抵抗１個と、Ｒ２″の市販抵抗１個の組み合わせにおいて、０.６Ｗ時の抵抗体の抵抗値１０キロオーム、摂氏−５５度から摂氏１２５度において、温度に対する抵抗値の変化率が０.０４ppm／℃以下の抵抗体を複数個得ることができた。
【００４０】
又、Ｒ２″の市販抵抗１個と、Ｒ２″の市販抵抗１個の組み合わせにおいて、０.６Ｗ時の抵抗体の抵抗値が１０キロオーム、摂氏−５５度から摂氏１２５度において、温度に対する抵抗値の変化率が０.０２ppm／℃以下の抵抗体を複数個得ることができた。
【００４１】
図７は、２つの抵抗を削りだして一体化した抵抗体の例を示す構成図である。本図は市販の塗装形抵抗であり、主たる仕様の特性がＲ２′かＲ２″かはっきりしない場合がある。この場合、ユーザが予め特性を実験で確認してもよい。市販の抵抗Ｒ２′とＲ２″を機械加工によりモールドのみきれいに除去できることを実験で見出した。従って、再パッケージ、あるいはモールドすれば、抵抗温度係数のマッチングの近い抵抗や、周囲温度に対する抵抗値変化率がほぼゼロの抵抗が作成できる。ここで抵抗２は、同じ型式の２個を使用し、再パッケージの種類は変えてもよい。
【００４２】
なお、市販抵抗の同じ種類の抵抗体を複数個一定の間隔あけてモールドしたネットワーク抵抗が市販されていることが知られている。市販抵抗のモールドで該再パッケージすることを想定した場合、先ず抵抗体の中心の配置位置とともにモールドは同じ大きさにすることが自然である。但し、再パッケージした抵抗を多層基板に対して回路実装する場合、外観形状を若干小さくすれば、多層基板の各々の半導体デバイスのパターン長さを短くすることが可能になる。この場合、予め複数の市販抵抗の抵抗値の変化率を１箇所以上ユーザが測定し、再パッケージした抵抗の抵抗値の変化率を一箇所以上測定し比較してもよい。
【００４３】
図８は、図７と同じく、２つの抵抗を削りだして一体化した抵抗体の例を示す構造図である。発明者は、市販の抵抗Ｒ２′とＲ２″を機械加工により、モールド，耐湿保護膜，ゴムのみをきれいに除去できることを実験で見出した。従って、再パッケージのときに、耐湿保護膜とゴムをモールドすれば、抵抗温度係数のマッチングの近い抵抗や、周囲温度に対する抵抗値変化率がほぼゼロの抵抗が作成できる。ここで、抵抗２は、同じ型式の２個を使用し、再パッケージの種類は変えてもよい。
【００４４】
なお、市販抵抗の同じ種類の抵抗体を複数個一定の間隔あけてモールドしたネットワーク抵抗が販売されており、これを使用する場合、市販抵抗のモールドで再パッケージするには、先ず抵抗体の中心の配置位置とともにモールドは同じ大きさにすることが自然である。但し、再パッケージした抵抗を多層基板に対して回路実装する場合、外観形状が若干小さくすれば抵抗の体積が減らせるので、結果として多層基板の各々のＬＳＩパターン長さを短くすることが可能になる。この場合、予め複数の市販抵抗の周囲温度に対する抵抗値の変化率を１箇所以上ユーザが測定し、再パッケージした抵抗の抵抗値の周囲温度に対する変化率を一箇所以上測定し比較してもよい。
【００４５】
図９は、２つの抵抗を削りだして一体化した抵抗体の例を示す構造図である。この構造は図７に示す構造を改良したもので、市販のＲ２′とＲ２″の抵抗２から剥き出した複数の抵抗体を、接着剤２３であらかじめ固定することにより、再パッケージの品質のばらつきを小さくしたものである。
【００４６】
図１０は、２つの抵抗を削りだして一体化した抵抗体の例を示す構造図である。本図は市販の塗装形抵抗であり、主たる仕様の特性がＲ２′かＲ２″かはっきりしない場合がある。この場合、ユーザが予め特性を実験で確認してもよい。この構造は図８を改良したもので、市販のＲ２′とＲ２″の抵抗から剥き出した複数の抵抗体を、接着剤２３であらかじめ固定することにより、再パッケージの品質のばらつきを小さくしたものである。ここで、合金とセラミックからなる抵抗体は、セラミック同士のみ接着剤２３で固定すれば、セラミックは合金より安定な物性なので、温度による抵抗値変化と応力による抵抗値変化とが合わさったものの基本特性、すなわち、市販の抵抗の当初の品質である低温度係数の抵抗特性を生かしたまま再パッケージできる。
【００４７】
さらに、市販抵抗の同じ種類の抵抗体を複数個一定の間隔あけてモールドしたネットワーク抵抗が市販されており、この市販抵抗のモールドで該再パッケージすることを想定した場合、先ず抵抗体の中心の配置位置と共にモールドは同じ大きさにすることが自然である。但し、再パッケージした抵抗を多層基板に対して回路実装する場合、外観形状が若干小さくすれば抵抗の体積が減らせるので、多層基板の各々の半導体デバイスのパターン長さを短くすることが可能になる。この場合、予め複数の市販抵抗の抵抗値の変化率を１箇所以上ユーザが測定し、再パッケージした抵抗の抵抗値の変化率を一箇所以上測定し比較してもよい。
【００４８】
図１１は、２つの抵抗を削りだして一体化した抵抗体の例を示す構造図である。本図は市販の塗装形抵抗であり、主たる仕様の特性がＲ２′かＲ２″かはっきりしない場合がある。この場合、ユーザが予め特性を実験で確認してもよい。この構造は図１０を改良したもので、市販のＲ２′とＲ２″の抵抗２から剥き出した複数の抵抗体のセラミックの背面と背面を接着剤２３で固定することにより、抵抗体と抵抗体を直列に結線した際、合金板と合金板をつなぐリードが最短構造となり、抵抗間のリードのインダクタンスを最小にすることができる。
【００４９】
ここで、市販抵抗の同じ種類の抵抗体を複数個一定の間隔あけてモールドしたネットワーク抵抗が市販されており、この市販抵抗のモールドで該再パッケージすることを想定した場合、先ず抵抗体の配置位置とともにモールドは同じ大きさにすることが自然である。但し、再パッケージした抵抗を多層基板に対して回路実装する場合外観形状が若干小さくすれば抵抗の体積が減らせるので、多層基板の各々の半導体デバイスのパターン長さを短くすることが可能になる。この場合、予め複数の市販抵抗の抵抗値の変化率を１箇所以上ユーザが測定し再パッケージした抵抗の抵抗値の変化率を一箇所以上測定し比較してもよい。
【００５０】
図１２は、２つの抵抗を削りだして半導体チップと一体化したＬＳＩ（大規模集積回路）の例を示す構造図である。図１２（ａ）において、市販のＲ２′，Ｒ２″の抵抗を機械加工でモールドのみ除去する。このＲ２′，Ｒ２″の抵抗と、例えばオペアンプ等の半導体チップとを組み合わせてＬＳＩ化するために、ウェハレベルチップサイズパッケージを用いる。これは、樹脂パッケージとＲ２′，Ｒ２″の抵抗の樹脂付抵抗体を用いることで、製造プロセスが簡単化できる。ここでは、その中のＦＢＧＡ（ファイン・ピッチ・ボール・グリット・アレイ）を例にとり、以下に説明する。図１２（ｂ）は、スクライブ工程であり、例えばオペアンプ等の半導体チップ２５を選択する。次に、図１２（ｃ）において、ダイスボンド工程で、フレーム２６上で半導体チップ２５を固定し、Ｒ２′，Ｒ２″の抵抗のリードをカットして配置する。次に、図１２（ｄ）のワイヤボンド工程で、半導体チップ２５とＲ２′，Ｒ２″の抵抗とを配線材２７で結線する。この工程後、高周波帯域の特性を良くするために、配線材２７の表面より上方からサファイヤ蒸着層、あるいは、サファイヤ板を追加してもよい。次に、図１２（ｅ）の樹脂封止工程において、樹脂２８でパッケージングを行う。次に、図１２（ｆ）の半田ボール付け工程で、ＬＳＩが完成する。フレーム２６は、高周波帯域での特性をよくするためにサファイヤ板に替えてもよい。
【００５１】
ここで、市販抵抗の同じ種類の抵抗体を複数個一定の間隔あけてモールドしたネットワーク抵抗が市販されており、この市販抵抗のモールドで該再パッケージすることを想定した場合、先ず抵抗体の中心の配置位置とともにモールドは同じ大きさにすることが自然である。フレーム２６からの各々の樹脂封止長さは、同じ大きさが自然である。但し、半導体チップに対して前記抵抗体が大きい場合は、元々の市販抵抗の大きさ相当のパッケージより若干小さい場合が、複数のＬＳＩを実装するために有意である。予め複数の市販抵抗の抵抗値の変化率を１箇所以上ユーザが測定し、樹脂２８でパッケージング後に各々の抵抗の抵抗値の変化率を確認してもよい。この場合、パッケージング前に各々の抵抗のための複数のチェック端子を設定してもよい。
【００５２】
図１３は、２つの抵抗を削りだして半導体チップと一体化したＬＳＩの構造図である。以下、図１２の実施例との相違点について説明する。図１２の工程に加えて、樹脂封止工程である樹脂２８のパッケージングを半導体チップ２５のみ専用に設定し、新たな樹脂３０、例えば、抵抗のモールド素材をＲ２′，Ｒ２″の抵抗に対してモールドすることにより、例えば、オペアンプの利得のために抵抗を使用している場合、オペアンプの出力がより高精度になる。
【００５３】
ここで、市販抵抗の同じ種類の抵抗体を複数個一定の間隔あけてモールドしたネットワーク抵抗が市販されており、この市販抵抗のモールドで該再パッケージすることを想定した場合、先ず抵抗体の中心の配置位置とともにモールドは同じ大きさにすることが自然である。フレームからの各々の樹脂封止長さは前記同じ大きさが自然である。但し、半導体チップに対して抵抗体が大きい場合は、元々の市販抵抗の大きさ相当のパッケージより若干小さい場合が、複数のＬＳＩを実装するために有意である。予め複数の市販抵抗の抵抗値の変化率を１箇所以上ユーザが測定し、樹脂２８でパッケージング後に各々の抵抗の抵抗値の変化率を確認してもよい。この場合、パッケージング前に各々の抵抗のための複数のチェック端子を設定してもよい。あるいは、新たな樹脂３０、例えば、抵抗のモールド素材のみ前述のモールド，チェック端子を設定してもよい。
【００５４】
図１４は、２つの抵抗を削りだして半導体チップと一体化したＬＳＩの構造図である。図１４（ａ）において、市販のＲ２′，Ｒ２″の抵抗を機械加工でモールド、耐湿保護膜、ゴムのみをきれいに除去できる。このＲ２′，Ｒ２″の抵抗２と、例えばオペアンプ等の半導体チップとを組み合わせてＬＳＩ化するために、ウェハレベルチップサイズパッケージを使用した。ここではその中のＦＢＧＡを例にとり、以下詳細に説明する。図１４（ｂ）のスクライブ工程において、例えば、オペアンプ等の半導体チップ２５を選択する。次に、図１４（ｃ）のダイスボンド工程で、フレーム２６上で半導体チップ２５を固定し、Ｒ２′，Ｒ２″の抵抗２のリードをカットし配置する。次に、図１４（ｄ）のワイヤボンド工程で、半導体チップ２５と、Ｒ２′，Ｒ２″の抵抗とを配線材２７で結線する。ここでこの工程後、高周波帯域の特性を良くするために、配線材２７の表面より上方にサファイヤ蒸着層、あるいは、サファイヤ板を追加してもよい。次に、図１４（ｅ）の樹脂封止工程で、樹脂２８でパッケージングを行う。ここで、Ｒ２′，Ｒ２″の抵抗の合金上には、樹脂が周囲に配置されていることが経験的に知られており、この樹脂２８の品質は安定している。次に、図１４（ｆ）の半田ボール付け工程で、ＬＳＩを完成させる。ここで、フレーム２６は高周波帯域での特性をよくするためにサファイヤ板に替えてもよい。
【００５５】
ここで、市販抵抗の同じ種類の抵抗体を複数個一定の間隔あけてモールドしたネットワーク抵抗が市販されており、この市販抵抗のモールドで該再パッケージすることを想定した場合、先ず抵抗体の配置位置とともにモールドは同じ大きさにすることが自然である。フレーム２６からの各々の樹脂封止長さは前記同じ大きさが自然である。但し、半導体チップに対して前記抵抗体が大きい場合は、同じ大きさより若干小さい場合が複数のＬＳＩを実装するために有意である。予め複数の市販抵抗の抵抗値の変化率を一箇所以上ユーザが測定し、樹脂２８でパッケージング後に各々の抵抗の抵抗値の変化率を確認してもよい。この場合、パッケージング前に各々の抵抗のための複数のチェック端子を設定してもよい。
【００５６】
図１５は、２つの抵抗を削りだして半導体チップと一体化したＬＳＩの構造図である。図１４の実施例との相違点について説明する。図１４の工程に加えて、樹脂封止工程である樹脂２８のパッケージングを半導体チップ２５のみに設定し、新たな樹脂３０、例えば抵抗のモールド素材をＲ２′，Ｒ２″の抵抗に対してモールドすることにより、ここではオペアンプの利得のために抵抗を使用しているので、オペアンプの出力がより高精度になる。
【００５７】
ここで、市販抵抗の同じ種類の抵抗体を複数個一定の間隔あけてモールドしたネットワーク抵抗が市販されており、この市販抵抗のモールドで該再パッケージすることを想定した場合、先ず抵抗体の中心の配置位置とともにモールドは同じ大きさにすることが自然である。フレーム２６からの各々の樹脂封止長さは、同じ大きさが自然である。但し、半導体チップに対して抵抗体が大きい場合は、同じ大きさより若干小さい場合が、複数のＬＳＩを実装するために有意である。予め複数の市販抵抗の抵抗値の変化率を１箇所以上ユーザが測定し、樹脂２８でパッケージング後に各々の抵抗の抵抗値の変化率を確認してもよい。この場合、パッケージング前に各々の抵抗のための複数のチェック端子を設定してもよい。あるいは、予め複数の市販抵抗の抵抗値の変化率を１箇所以上ユーザが測定し樹脂３０でパッケージングのみ、前記工程後に各々の抵抗の抵抗値の変化率を１箇所以上確認してもよい。この場合、パッケージング前に各々の抵抗のための複数のチェック端子を設定してもよい。ここで、合金とセラミックからなる抵抗体において、抵抗体の組成を確認するため、合金上のすべて樹脂を除去する場合、特に予備実験からのＡｒＦエキシマレーザを用いた市販の加工装置、あるいは、平面研磨装置を使用すればよいことが実験で判明した。また、組み合わせ抵抗をプリント基板に搭載する場合、オペアンプ増幅において利得に直結する帰還抵抗や入力抵抗に使用すれば、オペアンプの出力が低ノイズ化し、かつコストを抑えた設計になる。
【００５８】
また、Ｄ／Ａコンバーターとオペアンプを組み合わせてデジタル・トゥ・アナログ変換回路を設定する場合、同型式の複数の抵抗、例えば、１０オームの抵抗１個と１５オームの抵抗１個を、回路間において直列に設定する場合がある。この場合、組み合わせ抵抗を設定するために、抵抗体の合金の抵抗金属部をトリミングで調節したものを市販抵抗として購入し、抵抗値がＲ２′＝１２.５オームの抵抗と、Ｒ２″＝１２.５オームの抵抗とを直列結線すれば、抵抗数が４個から２個に減らせるので抵抗にかかる費用は半分となる。また、セラミックと合金とからなる抵抗体を１個以上含んだ市販抵抗において、温度変化に対して抵抗値変化率が直線の特性のものがあれば、ネットワーク抵抗として好適なので、図７から図１５に示したパッケージを行ってもよい。
【００５９】
図５から図１５において最適な相反する組み合わせ、あるいは、マッチングのよい組み合わせをＲ２′とＲ２′の抵抗、あるいは、Ｒ２′とＲ２″の抵抗を、あらかじめユーザが測定し選んでもよい。この時、測定した複数の抵抗の抵抗温度係数を表にして保存しておくことで、複数の抵抗の最適な組み合わせを容易に見つけることができる。
【００６０】
走査型電子顕微鏡（ＳＥＭ）において、対物レンズ，集束レンズ等の電磁コイルを流れる電流の安定度を測定するために、測定端子を安定度測定用バランサと呼ばれる治具をマイクロボルト電流計の間に接続することがある。この治具の内部は、少なくとも一つ以上の抵抗から構成されている。この抵抗の全てを、本発明の実施例に記載された抵抗体に変更することで、電流を高精度に測ることができる。さらに、測定端子の間に接続される検出抵抗も、本発明の実施例に記載された抵抗体に変更することで、電流を高精度に測ることができる。
【００６１】
また、汎用抵抗からなるオペアンプ増幅において、入力抵抗１個、あるいは、帰還抵抗１個、あるいは、入力抵抗１個と帰還抵抗１個を、本発明の実施例に記載された抵抗体に変更して、オペアンプの出力ノイズを減らすことができる。
【００６２】
発明者らは、本発明による抵抗体を走査型電子顕微鏡の偏向アンプへ採用するにあたり、反転増幅回路の入力抵抗にＲ２′の抵抗を１個、帰還抵抗にＲ２″の抵抗を１個用い、電圧出力の安定度の測定をした。市販抵抗のリードはインダクタンスの誤差を見積もるためにあえて一切切っていないで測定した。その結果、既存の汎用抵抗の場合に比べて、電圧出力の安定度が１０ミリボルト以下と小さかった。この結果から、偏向コイル基板のオペアンプ増幅回路の抵抗を、本発明の組み合わせ抵抗体に変更しても差し支えないことが証明された。
【００６３】
なお、抵抗の温度補償を考えるにあたって、抵抗の周囲を流れる風の影響を考慮する必要がある。従来の抵抗は、図４に示したように、通常、摂氏２５度を使用基準として、低温側も高温側も抵抗値が変化する。したがって、従来の抵抗を基板に用いる場合には、風の流れも考慮した環境温度を知っておく必要がある。本発明によれば、抵抗体の温度変化による抵抗値の変化を小さくできるので、基板設計の自由度が高くなるという効果がある。
【００６４】
本発明の実施例によれば、オペアンプ増幅を実現するための抵抗を周囲温度に対する抵抗変化率の特性が異なるものを組み合わせた２つ以上の抵抗に置き換えることで、オペアンプの利得が変化しないため、回路基板の入力に対する出力がふらつかないようにすることができ、高分解能な荷電粒子線装置を提供することができる。
【図面の簡単な説明】
【００６５】
【図１】荷電粒子線装置の主要構成を示す構成図。
【図２】図１の試料１０の近辺を拡大した構成図。
【図３】オペアンプの反転増幅回路の一例を示す回路図。
【図４】抵抗温度曲線の一例を示す特性図。
【図５】複数の抵抗を一体化するときの加工手順を示す抵抗の構成図。
【図６】複数の抵抗を一体化するときの加工手順を示す抵抗の構成図。
【図７】２つの抵抗を削りだして一体化した抵抗体の例を示す構成図。
【図８】２つの抵抗を削りだして一体化した抵抗体の例を示す構成図。
【図９】２つの抵抗を削りだして一体化した抵抗体の例を示す構造図。
【図１０】２つの抵抗を削りだして一体化した抵抗体の例を示す構造図。
【図１１】２つの抵抗を削りだして一体化した抵抗体の例を示す構造図。
【図１２】２つの抵抗を削りだして半導体チップと一体化したＬＳＩの例を示す構造図。
【図１３】２つの抵抗を削りだして半導体チップと一体化したＬＳＩの例を示す構造図。
【図１４】２つの抵抗を削りだして半導体チップと一体化したＬＳＩの例を示す構造図。
【図１５】２つの抵抗を削りだして半導体チップと一体化したＬＳＩの例を示す構造図。
【符号の説明】
【００６６】
１  オペアンプ
２  抵抗
３  陰極
４  第一陽極
５  第二陽極
６  一次電子線
７  集束レンズ
８  絞り板
９  対物レンズ
１０  試料
１１  偏向コイル
１２  検出器
１３  増幅器
１４  二次電子
１５  試料台
１６  対物レンズ制御電源
１７  偏向コイル制御電源
１８  アクチュエータ
１９  高電圧制御電源
２０  像表示装置
２１  ＣＰＵ
２２  集束レンズ制御電源
２３  接着剤
２４  銘板
２５  半導体チップ
２６  フレーム
２７  配線材
２８，３０  樹脂
２９  半田ボール
【図１】
2010040346.tif 000003
【図２】
2010040346.tif 000004
【図３】
2010040346.tif 000005
【図４】
2010040346.tif 000006
【図５】
2010040346.tif 000007
【図６】
2010040346.tif 000008
【図７】
2010040346.tif 000009
【図８】
2010040346.tif 000010
【図９】
2010040346.tif 000011
【図１０】
2010040346.tif 000012
【図１１】
2010040346.tif 000013
【図１２】
2010040346.tif 000014
【図１３】
2010040346.tif 000015
【図１４】
2010040346.tif 000016
【図１５】
2010040346.tif 000017