(57)【要約】【課題】停電等の不測の電源断が発生したときに、必要なデータを保存して電源復旧時に電源断時の状態から遊技を再開できるとともに、必要なデータを確実に保存する。【解決手段】遊技機への電力供給開始時に、バックアップＲＡＭ領域に格納されているチェックサムにもとづいてバックアップＲＡＭ領域に記憶されている最終記憶内容が正常であるか否かの判定を行い、正常である場合には最終記憶内容にもとづいて制御状態を電力供給停止前の状態に復旧させる制御を行うように構成されている場合に、チェックサムを、バックアップＲＡＭ領域の中途のアドレスに格納するようにしたので、演算結果をチェックサムバッファの内容と比較する必要はなく、単に、００（Ｈ）と比較すればよいので、パリティチェック処理が簡略化される。【選択図】図２４
2010201231.tif 000002
【特許請求の範囲】
【請求項１】
遊技者が所定の遊技を行うことが可能な遊技機であって、
遊技に関する制御を行うマイクロコンピュータと、マイクロコンピュータが制御を行う際に発生する変動データを記憶する変動データ記憶手段と、遊技機への電力供給が停止していても電力供給停止直前の前記変動データ記憶手段の最終記憶内容を保持させることが可能な記憶内容保持手段とを備え、
前記マイクロコンピュータは、遊技機への電力供給停止時に、前記最終記憶内容の各データの排他的論理和を順次演算することによってチェックデータを作成して前記記憶内容保持手段によって保持される変動データ記憶手段の使用領域の中途のアドレスに格納し、遊技機への電力供給開始時に、前記変動データ記憶手段に格納されている各データの排他的論理和を順次演算して演算結果が０であったら前記変動データ記憶手段に記憶されている最終記憶内容が正常であると判定し、前記最終記憶内容にもとづいて制御状態を電力供給停止前の状態に復旧させるための制御を行う
ことを特徴とする遊技機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、遊技者の操作に応じて遊技が行われるパチンコ遊技機、コイン遊技機、スロット機等の遊技機に関する。
【背景技術】
【０００２】
遊技機として、遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技媒体が入賞すると、所定個の賞球が遊技者に払い出されるものがある。さらに、表示状態が変化可能な可変表示部が設けられ、可変表示部の表示結果があらかじめ定められた特定の表示態様となった場合に所定の遊技価値を遊技者に与えるように構成されたものがある。
【０００３】
遊技価値とは、遊技機の遊技領域に設けられた可変入賞球装置の状態が打球が入賞しやすい遊技者にとって有利な状態になることや、遊技者にとって有利な状態となるための権利を発生させたりすることや、景品遊技媒体払出の条件が成立しやすくなる状態になることである。また、入賞等の所定の条件成立に応じて所定量の遊技球やコインが付与されたり得点が加算されたりする場合に、それらを価値または有価価値と呼ぶことにする。
【０００４】
パチンコ遊技機では、特別図柄を表示する可変表示部の表示結果があらかじめ定められた特定の表示態様の組合せとなることを、通常、「大当り」という。大当りが発生すると、例えば、大入賞口が所定回数開放して打球が入賞しやすい大当り遊技状態に移行する。そして、各開放期間において、所定個（例えば１０個）の大入賞口への入賞があると大入賞口は閉成する。そして、大入賞口の開放回数は、所定回数（例えば１６ラウンド）に固定されている。なお、各開放について開放時間（例えば２９．５秒）が決められ、入賞数が所定個に達しなくても開放時間が経過すると大入賞口は閉成する。また、大入賞口が閉成した時点で所定の条件（例えば、大入賞口内に設けられているＶゾーンへの入賞）が成立していない場合には、大当り遊技状態は終了する。
【０００５】
また、「大当り」の組合せ以外の「はずれ」の表示態様の組合せのうち、複数の可変表示部の表示結果のうちの一部が未だに導出表示されていない段階において、既に表示結果が導出表示されている可変表示部の表示態様が特定の表示態様の組合せとなる表示条件を満たしている状態を「リーチ」という。遊技者は、大当りをいかにして発生させるかを楽しみつつ遊技を行う。
【０００６】
遊技機における遊技進行はマイクロコンピュータ等による遊技制御手段によって制御される。可変表示装置に表示される識別情報、キャラクタ画像および背景画像は、遊技制御手段からの表示制御コマンドデータに従って動作する表示制御手段によって制御される。可変表示装置に表示される識別情報、キャラクタ画像および背景画像は、一般に、表示制御用のマイクロコンピュータとマイクロコンピュータの指示に応じて画像データを生成して可変表示装置側に転送するビデオディスプレイプロセッサ（ＶＤＰ）とによって制御されるが、表示制御用のマイクロコンピュータのプログラム容量は大きい。
【０００７】
従って、プログラム容量に制限のある遊技制御手段のマイクロコンピュータで可変表示装置に表示される識別情報等を制御することはできず、遊技制御手段のマイクロコンピュータとは別の表示制御用のマイクロコンピュータを含む表示制御手段が設けられる。よって、遊技の進行を制御する遊技制御手段は、表示制御手段に対して表示制御のためのコマンドを送信する必要がある。
【０００８】
また、そのような遊技機では、遊技盤にスピーカが設けられ、遊技効果を増進するために遊技の進行に伴ってスピーカから種々の効果音が発せられる。また、遊技盤にランプやＬＥＤ等の発光体が設けられ、遊技効果を増進するために遊技の進行に伴ってそれらの発光体が点灯されたり消灯されたりする。一般に、効果音を発生する音声制御は、遊技の進行を制御する遊技制御手段によって行われる。また、発光体の点灯／消灯制御は、遊技の進行を制御する遊技制御手段によって行われる。すると、遊技機の機種が異なると、効果音の発生の仕方も異なり、また、ランプやＬＥＤの点灯／消灯のパターン異なるので、それに応じて遊技制御手段の構成を変更しなければならない。従って、機種が異なると遊技制御手段を設計し直す必要があり、設計コストが増大するという問題がある。
【０００９】
そのような問題を回避するには、音制御手段を搭載した音制御基板を遊技制御手段とは別に設けたり、発光体制御手段を搭載した発光体制御基板を遊技制御手段とは別に設けたりして、遊技の進行に応じて遊技制御手段から音制御手段や発光体制御手段に制御コマンドを送る構成にすればよい。そのような構成によれば、音制御手段や発光体制御手段が制御コマンドの解釈を変更することによって、異なる機種にも対応できる。音制御基板および発光体制御基板以外の基板であって、制御用のマイクロプロセッサを含む制御手段を搭載した各制御基板に制御コマンドを送出する場合も、同様な構成をとることができる。なお、各制御手段における制御コマンドの解釈の変更は、ソフトウェア変更で容易に対応できる。
【００１０】
また、遊技者は、一般に、遊技媒体を遊技機を介して借り出す。その場合、遊技媒体貸出機構が遊技機に設けられる。遊技媒体貸出機構は、賞球払出を行う払出機構と共通化されることも多い。遊技媒体貸出機構と賞球払出機構とが共通化されている場合でも別個に設けられている場合でも、ともに遊技媒体を払い出す動作を行うのであるから、それらは、一般に、一つの払出制御基板に搭載された払出制御手段によって制御される。
【００１１】
遊技の進行は遊技制御基板に搭載された遊技制御手段によって制御されるので、入賞にもとづく賞球個数は、遊技制御手段によって決定され、払出制御基板に送信される。一方、遊技媒体の貸し出しは、遊技の進行とは無関係であるから、一般に、遊技制御手段を介さず払出制御手段によって制御される。
【発明の概要】
【発明が解決しようとする課題】
【００１２】
以上のように、遊技機には、遊技制御手段の他に種々の制御手段が搭載されている。一般に、各制御手段はマイクロコンピュータを含む構成とされる。すなわち、ＲＯＭ等にプログラムが格納され、制御上一時的に発生するデータや制御進行に伴って変化するデータがＲＡＭに格納される。すると、遊技機に停電等による電源供給停止状態が発生すると、ＲＡＭ内のデータは失われてしまう。よって、電力供給復旧時には、最初の状態（例えば、遊技店においてその日最初に遊技機に電源投入されたときの状態）に戻さざるを得ないので、遊技者に不利益がもたらされる可能性がある。例えば、大当たり遊技中において電力供給が停止し遊技機が最初の状態に戻ってしまうのでは、遊技者は大当たりの発生にもとづく利益を享受することができなくなってしまう。
【００１３】
そこで、本発明は、停電等によって不測の電力供給の停止が発生したときに、必要なデータを保存して電力供給復旧時に電力供給停止時の状態から遊技を再開できるとともに、必要なデータを確実に保存することができる遊技機を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明による遊技機は、遊技者が所定の遊技を行うことが可能な遊技機であって、遊技に関する制御を行うマイクロコンピュータと、マイクロコンピュータが制御を行う際に発生する変動データを記憶する変動データ記憶手段と、遊技機への電力供給が停止していても電力供給停止直前の変動データ記憶手段の最終記憶内容を保持させることが可能な記憶内容保持手段とを備え、マイクロコンピュータが、遊技機への電力供給停止時に、最終記憶内容の各データの排他的論理和を順次演算することによってチェックデータを作成して記憶内容保持手段によって保持される変動データ記憶手段の使用領域の中途のアドレスに格納し、遊技機への電力供給開始時に、変動データ記憶手段に格納されている各データの排他的論理和を順次演算して演算結果が０であったら変動データ記憶手段に記憶されている最終記憶内容が正常であると判定し、最終記憶内容にもとづいて制御状態を電力供給停止前の状態に復旧させるための制御を行うことを特徴とする。
【発明の効果】
【００１５】
請求項１記載の発明では、遊技機を、マイクロコンピュータが、遊技機への電力供給停止時に、最終記憶内容の各データの排他的論理和を順次演算することによってチェックデータを作成して記憶内容保持手段によって保持される変動データ記憶手段の使用領域の中途のアドレスに格納し、遊技機への電力供給開始時に、変動データ記憶手段に格納されている各データの排他的論理和を順次演算して演算結果が０であったら変動データ記憶手段に記憶されている最終記憶内容が正常であると判定し、最終記憶内容にもとづいて制御状態を電力供給停止前の状態に復旧させるための制御を行うように構成したので、停電等の不測の電源断が発生したときに、必要なデータを保存して電力供給開始時に電力供給停止時の制御状態に復旧させることができるとともに、必要なデータを確実に保存することができる効果がある。特に、変動データ記憶手段の中途のアドレスにチェックデータを格納するようにした場合には、演算結果を、保存されているチェックデータと比較する必要はなく、パリティチェック処理が簡略化される。
【図面の簡単な説明】
【００１６】
【図１】パチンコ遊技機を正面からみた正面図である。
【図２】パチンコ遊技機の裏面に設けられている各基板を示す説明図である。
【図３】パチンコ遊技機の機構盤を背面からみた背面図である。
【図４】遊技制御基板（主基板）の回路構成を示すブロック図である。
【図５】図柄制御基板内の回路構成を示すブロック図である。
【図６】ランプ制御基板内の回路構成を示すブロック図である。
【図７】音制御基板内の回路構成を示すブロック図である。
【図８】払出制御基板および球払出装置の構成要素などの賞球に関連する構成要素を示すブロック図である。
【図９】電源基板の一構成例を示すブロック図である。
【図１０】ＣＰＵの内部構成をより詳細に示すブロック図である。
【図１１】主基板におけるＣＰＵが実行するメイン処理の例を示すフローチャートである。
【図１２】遊技状態復旧処理を実行するか否かの決定方法の例を示す説明図である。
【図１３】２ｍｓタイマ割込処理の例を示すフローチャートである。
【図１４】主基板から他の電気部品制御基板の電気部品制御手段に送出される制御コマンドの制御を説明するための説明図である。
【図１５】ＲＯＭのアドレスマップを示す説明図である。
【図１６】遊技制御手段における電力供給停止時処理の処理例を示すフローチャートである。
【図１７】遊技制御手段における電力供給停止時処理の処理例を示すフローチャートである。
【図１８】ＲＡＭのアドレスマップを示す説明図である。
【図１９】チェックサム作成方法の一例を説明するための説明図である。
【図２０】ＲＡＭのアドレスマップの他の例を示す説明図である。
【図２１】遊技制御手段における電力供給停止時処理の他の処理例を示すフローチャートである。
【図２２】遊技制御手段における電力供給停止時処理の他の処理例を示すフローチャートである。
【図２３】パリティチェック処理を示すフローチャートである。
【図２４】チェックサム作成方法の他の例を説明するための説明図である。
【図２５】払出制御用ＣＰＵ周りの一構成例を示すブロック図である。
【図２６】払出制御基板におけるＣＰＵが実行するメイン処理を示すフローチャートである。
【図２７】払出制御手段における電力供給停止時処理を示すフローチャートである。
【図２８】払出制御手段における電力供給停止時処理を示すフローチャートである。
【発明を実施するための形態】
【００１７】
以下、本発明の一実施形態を図面を参照して説明する。
まず、遊技機の一例であるパチンコ遊技機の全体の構成について説明する。図１はパチンコ遊技機１を正面からみた正面図である。なお、ここでは、遊技機の一例としてパチンコ遊技機を示すが、本発明はパチンコ遊技機に限られず、例えばコイン遊技機やスロット機等であってもよい。
【００１８】
図１に示すように、パチンコ遊技機１は、額縁状に形成されたガラス扉枠２を有する。ガラス扉枠２の下部表面には打球供給皿３がある。打球供給皿３の下部には、打球供給皿３からあふれた遊技球を貯留する余剰玉受皿４と打球を発射する打球操作ハンドル（操作ノブ）５が設けられている。ガラス扉枠２の後方には、遊技盤６が着脱可能に取り付けられている。また、遊技盤６の前面には遊技領域７が設けられている。
【００１９】
遊技領域７の中央付近には、複数種類の図柄を可変表示するための可変表示部（特別図柄表示装置）９と７セグメントＬＥＤによる普通図柄表示器（普通図柄表示装置）１０とを含む可変表示装置８が設けられている。可変表示部９には、例えば「左」、「中」、「右」の３つの図柄表示エリアがある。可変表示装置８の側部には、打球を導く通過ゲート１１が設けられている。通過ゲート１１を通過した打球は、玉出口１３を経て始動入賞口１４の方に導かれる。通過ゲート１１と玉出口１３との間の通路には、通過ゲート１１を通過した打球を検出するゲートスイッチ１２がある。また、始動入賞口１４に入った入賞球は、遊技盤６の背面に導かれ、始動口スイッチ１７によって検出される。また、始動入賞口１４の下部には開閉動作を行う可変入賞球装置１５が設けられている。可変入賞球装置１５は、ソレノイド１６によって開状態とされる。
【００２０】
可変入賞球装置１５の下部には、特定遊技状態（大当り状態）においてソレノイド２１によって開状態とされる開閉板２０が設けられている。この実施の形態では、開閉板２０が大入賞口を開閉する手段となる。開閉板２０から遊技盤６の背面に導かれた入賞球のうち一方（Ｖゾーン）に入った入賞球はＶカウントスイッチ２２で検出される。また、開閉板２０からの入賞球はカウントスイッチ２３で検出される。可変表示装置８の下部には、始動入賞口１４に入った入賞球数を表示する４個の表示部を有する始動入賞記憶表示器１８が設けられている。この例では、４個を上限として、始動入賞がある毎に、始動入賞記憶表示器１８は点灯している表示部を１つずつ増やす。そして、可変表示部９の可変表示が開始される毎に、点灯している表示部を１つ減らす。
【００２１】
遊技盤６には、複数の入賞口１９，２４が設けられ、遊技球のそれぞれの入賞口１９，２４への入賞は、対応して設けられている入賞口スイッチ１９ａ，１９ｂ，２４ａ，２４ｂによって検出される。遊技領域７の左右周辺には、遊技中に点滅表示される装飾ランプ２５が設けられ、下部には、入賞しなかった打球を吸収するアウト口２６がある。また、遊技領域７の外側の左右上部には、効果音を発する２つのスピーカ２７が設けられている。遊技領域７の外周には、遊技効果ＬＥＤ２８ａおよび遊技効果ランプ２８ｂ，２８ｃが設けられている。
【００２２】
そして、この例では、一方のスピーカ２７の近傍に、景品球払出時に点灯する賞球ランプ５１が設けられ、他方のスピーカ２７の近傍に、補給球が切れたときに点灯する球切れランプ５２が設けられている。さらに、図１には、パチンコ遊技機１に隣接して設置され、プリペイドカードが挿入されることによって球貸しを可能にするカードユニット５０も示されている。
【００２３】
カードユニット５０には、使用可能状態であるか否かを示す使用可表示ランプ１５１、カード内に記録された残額情報に端数（１００円未満の数）が存在する場合にその端数を打球供給皿３の近傍に設けられる度数表示ＬＥＤに表示させるための端数表示スイッチ１５２、カードユニット５０がいずれの側のパチンコ遊技機１に対応しているのかを示す連結台方向表示器１５３、カードユニット５０内にカードが投入されていることを示すカード投入表示ランプ１５４、記録媒体としてのカードが挿入されるカード挿入口１５５、およびカード挿入口１５５の裏面に設けられているカードリーダライタの機構を点検する場合にカードユニット５０を解放するためのカードユニット錠１５６が設けられている。
【００２４】
打球発射装置から発射された打球は、打球レールを通って遊技領域７に入り、その後、遊技領域７を下りてくる。打球が通過ゲート１１を通ってゲートスイッチ１２で検出されると、普通図柄表示器１０の表示数字が連続的に変化する状態になる。また、打球が始動入賞口１４に入り始動口スイッチ１７で検出されると、図柄の変動を開始できる状態であれば、可変表示部９内の図柄が回転を始める。図柄の変動を開始できる状態でなければ、始動入賞記憶を１増やす。
【００２５】
可変表示部９内の画像の回転は、一定時間が経過したときに停止する。停止時の画像の組み合わせが大当り図柄の組み合わせであると、大当り遊技状態に移行する。すなわち、開閉板２０が、一定時間経過するまで、または、所定個数（例えば１０個）の打球が入賞するまで開放する。そして、開閉板２０の開放中に打球が特定入賞領域に入賞しＶカウントスイッチ２２で検出されると、継続権が発生し開閉板２０の開放が再度行われる。継続権の発生は、所定回数（例えば１５ラウンド）許容される。
【００２６】
停止時の可変表示部９内の画像の組み合わせが確率変動を伴う大当り図柄の組み合わせである場合には、次に大当りとなる確率が高くなる。すなわち、高確率状態という遊技者にとってさらに有利な状態となる。また、普通図柄表示器１０における停止図柄が所定の図柄（当り図柄＝小当り図柄）である場合に、可変入賞球装置１５が所定時間だけ開状態になる。さらに、高確率状態では、普通図柄表示器１０における停止図柄が当り図柄になる確率が高められるとともに、可変入賞球装置１５の開放時間と開放回数が高められる。
【００２７】
次に、パチンコ遊技機１の裏面に配置されている各基板について説明する。
図２に示すように、パチンコ遊技機１の裏面では、枠体２Ａ内の機構板の上部に玉貯留タンク３８が設けられ、パチンコ遊技機１が遊技機設置島に設置された状態でその上方から遊技球が球貯留タンク３８に供給される。球貯留タンク３８内の遊技球は、誘導樋３９を通って賞球ケース４０Ａで覆われる球払出装置に至る。
【００２８】
遊技機裏面側では、可変表示部９を制御する図柄制御基板を含む可変表示制御ユニット２９、遊技制御用マイクロコンピュータ等が搭載された遊技制御基板（主基板）３１が設置されている。また、球払出制御を行う払出制御用マイクロコンピュータ等が搭載された払出制御基板３７、およびモータの回転力を利用して打球を遊技領域７に発射する打球発射装置が設置されている。さらに、装飾ランプ２５、遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２８ｃ、賞球ランプ５１および球切れランプ５２に信号を送るためのランプ制御基板３５、スピーカ２７からの音声発生を制御するための音制御基板７０および打球発射装置を制御するための発射制御基板９１も設けられている。
【００２９】
さらに、ＤＣ３０Ｖ、ＤＣ２１Ｖ、ＤＣ１２ＶおよびＤＣ５Ｖを作成する電源回路が搭載された電源基板９１０が設けられ、上方には、各種情報を遊技機外部に出力するための各端子を備えたターミナル基板１６０が設置されている。ターミナル基板１６０には、少なくとも、球切れ検出スイッチの出力を導入して外部出力するための球切れ用端子、賞球個数信号を外部出力するための賞球用端子および所定個数の球貸し毎に発生する球貸し信号を外部出力するための球貸し用端子が設けられている。また、中央付近には、主基板３１からの各種情報を遊技機外部に出力するための各端子を備えた情報端子盤３４が設置されている。
【００３０】
なお、図２には、ランプ制御基板３５および音制御基板７０からの信号を、枠側に設けられている遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２８ｃ、賞球ランプ５１および球切れランプ５２に供給するための電飾中継基板Ａ７７が示されているが、信号中継の必要に応じて他の中継基板も設けられる。
【００３１】
図３はパチンコ遊技機１の機構板を背面からみた背面図である。球貯留タンク３８に貯留された玉は誘導樋３９を通り、図３に示されるように、球切れ検出器（球切れスイッチ）１８７ａ，１８７ｂを通過して球供給樋１８６ａ，１８６ｂを経て球払出装置９７に至る。球切れスイッチ１８７ａ，１８７ｂは遊技球通路内の遊技球の有無を検出するスイッチであるが、球タンク３８内の補給球の不足を検出する球切れ検出スイッチ１６７も設けられている。以下、球切れスイッチ１８７ａ，１８７ｂを、球切れスイッチ１８７と表現することがある。
【００３２】
球払出装置９７から払い出された遊技球は、連絡口４５を通ってパチンコ遊技機１の前面に設けられている打球供給皿３に供給される。連絡口４５の側方には、パチンコ遊技機１の前面に設けられている余剰玉受皿４に連通する余剰玉通路４６が形成されている。
【００３３】
入賞にもとづく景品球が多数払い出されて打球供給皿３が満杯になり、ついには遊技球が連絡口４５に到達した後さらに遊技球が払い出されると遊技球は、余剰玉通路４６を経て余剰玉受皿４に導かれる。さらに遊技球が払い出されると、感知レバー４７が満タンスイッチ４８を押圧して満タンスイッチ４８がオンする。その状態では、球払出装置９７内のステッピングモータの回転が停止して球払出装置９７の動作が停止するとともに打球発射装置３４の駆動も停止する。
【００３４】
図４は、主基板３１における回路構成の一例を示すブロック図である。なお、図４には、払出制御基板３７、ランプ制御基板３５、音制御基板７０、発射制御基板９１および図柄制御基板８０も示されている。なお、以下、払出制御基板３７、ランプ制御基板３５、音制御基板７０および図柄制御基板８０を電気部品制御基板ということがある。また、電気部品制御基板に搭載されているマイクロコンピュータを含む制御手段を電気部品制御手段ということがある。電気部品制御手段によって制御される電気部品のうち、遊技演出に関わるものが演出部品である。そして、ランプ制御基板３５、音制御基板７０および図柄制御基板８０は演出部品制御基板の例でもある。また、ランプ制御基板３５、音制御基板７０および図柄制御基板８０に搭載されている電気部品制御手段（ランプ制御手段、音制御手段および表示制御手段）は演出部品制御手段の例でもある。
【００３５】
主基板３１には、プログラムに従ってパチンコ遊技機１を制御する基本回路５３と、ゲートスイッチ１２、始動口スイッチ１７、Ｖカウントスイッチ２２、カウントスイッチ２３、入賞口スイッチ１９ａ，１９ｂ，２４ａ，２４ｂ、満タンスイッチ４８、球切れスイッチ１８７および賞球カウントスイッチ３０１Ａからの信号を基本回路５３に与えるスイッチ回路５８と、可変入賞球装置１５を開閉するソレノイド１６、開閉板２０を開閉するソレノイド２１および大入賞口内の経路を切り換えるための切換ソレノイド２１Ａを基本回路５３からの指令に従って駆動するソレノイド回路５９とが搭載されている。
【００３６】
なお、図４には示されていないが、カウントスイッチ短絡信号もスイッチ回路５８を介して基本回路５３に伝達される。
【００３７】
また、基本回路５３から与えられるアドレス信号をデコードしてＩ／Ｏポート部５７のうちのいずれかのＩ／Ｏポートを選択するための信号を出力するアドレスデコード回路６７と、基本回路５３から与えられるデータに従って、大当りの発生を示す大当り情報、可変表示部９の画像表示開始に利用された始動入賞球の個数を外部で特定可能とするために可変表示の停止時に出力される有効始動情報、確率変動が生じたことを示す確変情報等の情報出力信号をホールコンピュータ等の外部機器に対して出力する情報出力回路６４が搭載されている。
【００３８】
基本回路５３は、ゲーム制御用のプログラム等を記憶するＲＯＭ５４、ワークメモリとして使用される記憶手段の一例であるＲＡＭ５５、プログラムに従って制御動作を行うＣＰＵ５６およびＩ／Ｏポート部５７を含む。この実施の形態では、ＲＯＭ５４，ＲＡＭ５５はＣＰＵ５６に内蔵されている。すなわち、ＣＰＵ５６は、１チップマイクロコンピュータである。なお、１チップマイクロコンピュータは、少なくともＲＡＭ５５が内蔵されていればよく、ＲＯＭ５４およびＩ／Ｏポート部５７は外付けであっても内蔵されていてもよい。
【００３９】
さらに、主基板３１には、電源投入時に基本回路５３をリセットするためのシステムリセット回路６５が設けられている。
【００４０】
遊技球を打撃して発射する打球発射装置は発射制御基板９１上の回路によって制御される駆動モータ９４で駆動される。そして、駆動モータ９４の駆動力は、操作ノブ５の操作量に従って調整される。すなわち、発射制御基板９１上の回路によって、操作ノブ５の操作量に応じた速度で打球が発射されるように制御される。
【００４１】
なお、この実施の形態では、ランプ制御基板３５に搭載されているランプ制御手段が、遊技盤に設けられている始動記憶表示器１８、ゲート通過記憶表示器４１および装飾ランプ２５の表示制御を行うとともに、枠側に設けられている遊技効果ランプ・ＬＥＤ２８ａ，２８ｂ，２８ｃ、賞球ランプ５１および球切れランプ５２の表示制御を行う。また、特別図柄を可変表示する可変表示部９および普通図柄を可変表示する普通図柄表示器１０の表示制御は、図柄制御基板８０に搭載されている表示制御手段によって行われる。
【００４２】
図５は、図柄制御基板８０内の回路構成を、可変表示部９の一実現例であるＬＣＤ（液晶表示装置）８２、普通図柄表示器１０、主基板３１の出力ポート（ポート０，２）５７０，５７２および出力バッファ回路６２０，６２Ａとともに示すブロック図である。出力ポート（出力ポート２）５７２からは８ビットのデータが出力され、出力ポート５７０からは１ビットのストローブ信号（ＩＮＴ信号）が出力される。
【００４３】
表示制御用ＣＰＵ１０１は、制御データＲＯＭ１０２に格納されたプログラムに従って動作し、主基板３１からノイズフィルタ１０７および入力バッファ回路１０５Ｂを介してＩＮＴ信号が入力されると、入力バッファ回路１０５Ａを介して表示制御コマンドを受信する。入力バッファ回路１０５Ａ，１０５Ｂとして、例えば汎用ＩＣである７４ＨＣ５４０，７４ＨＣ１４を使用することができる。なお、表示制御用ＣＰＵ１０１がＩ／Ｏポートを内蔵していない場合には、入力バッファ回路１０５Ａ，１０５Ｂと表示制御用ＣＰＵ１０１との間に、Ｉ／Ｏポートが設けられる。
【００４４】
そして、表示制御用ＣＰＵ１０１は、受信した表示制御コマンドに従って、ＬＣＤ８２に表示される画面の表示制御を行う。具体的には、表示制御コマンドに応じた指令をＶＤＰ１０３に与える。ＶＤＰ１０３は、キャラクタＲＯＭ８６から必要なデータを読み出す。ＶＤＰ１０３は、入力したデータに従ってＬＣＤ８２に表示するための画像データを生成し、Ｒ，Ｇ，Ｂ信号および同期信号をＬＣＤ８２に出力する。
【００４５】
なお、図５には、ＶＤＰ１０３をリセットするためのリセット回路８３、ＶＤＰ１０３に動作クロックを与えるための発振回路８５、および使用頻度の高い画像データを格納するキャラクタＲＯＭ８６も示されている。キャラクタＲＯＭ８６に格納される使用頻度の高い画像データとは、例えば、ＬＣＤ８２に表示される人物、動物、または、文字、図形もしくは記号等からなる画像などである。
【００４６】
入力バッファ回路１０５Ａ，１０５Ｂは、主基板３１から図柄制御基板８０へ向かう方向にのみ信号を通過させることができる。従って、図柄制御基板８０側から主基板３１側に信号が伝わる余地はない。すなわち、入力バッファ回路１０５Ａ，１０５Ｂは、入力ポートともに不可逆性情報入力手段を構成する。図柄制御基板８０内の回路に不正改造が加えられても、不正改造によって出力される信号が主基板３１側に伝わることはない。
【００４７】
なお、出力ポート５７０，５７２の出力をそのまま図柄制御基板８０に出力してもよいが、単方向にのみ信号伝達可能な出力バッファ回路６２０，６２Ａを設けることによって、主基板３１から図柄制御基板８０への一方向性の信号伝達をより確実にすることができる。すなわち、出力バッファ回路６２０，６２Ａは、出力ポートともに不可逆性情報出力手段を構成する。不可逆性情報出力手段によって、図柄制御基板８０への信号伝達線を介する不正信号の入力が確実に防止される。
【００４８】
また、高周波信号を遮断するノイズフィルタ１０７として、例えば３端子コンデンサやフェライトビーズが使用されるが、ノイズフィルタ１０７の存在によって、表示制御コマンドに基板間でノイズが乗ったとしても、その影響は除去される。なお、主基板３１のバッファ回路６２０，６２Ａの出力側にもノイズフィルタを設けてもよい。
【００４９】
図６は、主基板３１およびランプ制御基板３５における信号送受信部分を示すブロック図である。この実施の形態では、遊技領域７の外側に設けられている遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２８ｃと遊技盤に設けられている装飾ランプ２５の点灯／消灯と、賞球ランプ５１および球切れランプ５２の点灯／消灯とを示すランプ制御コマンドが主基板３１からランプ制御基板３５に出力される。また、始動記憶表示器１８およびゲート通過記憶表示器４１の点灯個数を示すランプ制御コマンドも主基板３１からランプ制御基板３５に出力される。
【００５０】
図６に示すように、ランプ制御に関するランプ制御コマンドは、基本回路５３におけるＩ／Ｏポート部５７の出力ポート（出力ポート０，３）５７０，５７３から出力される。出力ポート（出力ポート３）５７３は８ビットのデータを出力し、出力ポート５７０は１ビットのＩＮＴ信号を出力する。ランプ制御基板３５において、主基板３１からの制御コマンドは、入力バッファ回路３５５Ａ，３５５Ｂを介してランプ制御用ＣＰＵ３５１に入力する。なお、ランプ制御用ＣＰＵ３５１がＩ／Ｏポートを内蔵していない場合には、入力バッファ回路３５５Ａ，３５５Ｂとランプ制御用ＣＰＵ３５１との間に、Ｉ／Ｏポートが設けられる。
【００５１】
ランプ制御基板３５において、ランプ制御用ＣＰＵ３５１は、各制御コマンドに応じて定義されている遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２８ｃ、装飾ランプ２５の点灯／消灯パターンに従って、遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２８ｃ、装飾ランプ２５に対して点灯／消灯信号を出力する。点灯／消灯信号は、遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２８ｃ、装飾ランプ２５に出力される。なお、点灯／消灯パターンは、ランプ制御用ＣＰＵ３５１の内蔵ＲＯＭまたは外付けＲＯＭに記憶されている。
【００５２】
主基板３１において、ＣＰＵ５６は、ＲＡＭ５５の記憶内容に未払出の賞球残数があるときに賞球ランプ５１の点灯を指示する制御コマンドを出力し、前述した遊技盤裏面の払出球通路１８６ａ，１８６ｂの上流に設置されている球切れスイッチ１８７ａ，１８７ｂ（図３参照）が遊技球を検出しなくなると球切れランプ５２の点灯を指示する制御コマンドを出力する。ランプ制御基板３５において、各制御コマンドは、入力バッファ回路３５５Ａ，３５５Ｂを介してランプ制御用ＣＰＵ３５１に入力する。ランプ制御用ＣＰＵ３５１は、それらの制御コマンドに応じて、賞球ランプ５１および球切れランプ５２を点灯／消灯する。なお、点灯／消灯パターンは、ランプ制御用ＣＰＵ３５１の内蔵ＲＯＭまたは外付けＲＯＭに記憶されている。
【００５３】
さらに、ランプ制御用ＣＰＵ３５１は、制御コマンドに応じて始動記憶表示器１８およびゲート通過記憶表示器４１に対して点灯／消灯信号を出力する。
【００５４】
入力バッファ回路３５５Ａ，３５５Ｂとして、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ５４０，７４ＨＣ１４が用いられる。入力バッファ回路３５５Ａ，３５５Ｂは、主基板３１からランプ制御基板３５へ向かう方向にのみ信号を通過させることができる。従って、ランプ制御基板３５側から主基板３１側に信号が伝わる余地はない。たとえ、ランプ制御基板３５内の回路に不正改造が加えられても、不正改造によって出力される信号がメイン基板３１側に伝わることはない。なお、入力バッファ回路３５５Ａ，３５５Ｂの入力側にノイズフィルタを設けてもよい。
【００５５】
また、主基板３１において、出力ポート５７０，５７３の外側にバッファ回路６２０，６３Ａが設けられている。バッファ回路６２０，６３Ａとして、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ２５０，７４ＨＣ１４が用いられる。このような構成によれば、外部から主基板３１の内部に入力される信号が阻止されるので、ランプ制御基板７０から主基板３１に信号が与えられる可能性がある信号ラインをさらに確実になくすことができる。なお、バッファ回路６２０，６３Ａの出力側にノイズフィルタを設けてもよい。
【００５６】
図７は、主基板３１における音声制御コマンドの信号送信部分および音制御基板７０の構成例を示すブロック図である。この実施の形態では、遊技進行に応じて、遊技領域７の外側に設けられているスピーカ２７の音声出力を指示するための音声制御コマンドが、主基板３１から音制御基板７０に出力される。
【００５７】
図７に示すように、音声制御コマンドは、基本回路５３におけるＩ／Ｏポート部５７の出力ポート（出力ポート０，４）５７０，５７４から出力される。出力ポート（出力ポート４）５７４からは８ビットのデータが出力され、出力ポート５７０からは１ビットのＩＮＴ信号が出力される。音制御基板７０において、主基板３１からの各信号は、入力バッファ回路７０５Ａ，７０５Ｂを介して音声制御用ＣＰＵ７０１に入力する。なお、音制御用ＣＰＵ７０１がＩ／Ｏポートを内蔵していない場合には、入力バッファ回路７０５Ａ，７０５Ｂと音制御用ＣＰＵ７０１との間に、Ｉ／Ｏポートが設けられる。
【００５８】
そして、例えばディジタルシグナルプロセッサによる音声合成回路７０２は、音制御用ＣＰＵ７０１の指示に応じた音声や効果音を発生し音量切替回路７０３に出力する。音量切替回路７０３は、音制御用ＣＰＵ７０１の出力レベルを、設定されている音量に応じたレベルにして音量増幅回路７０４に出力する。音量増幅回路７０４は、増幅した音声信号をスピーカ２７に出力する。
【００５９】
入力バッファ回路７０５Ａ，７０５Ｂとして、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ５４０，７４ＨＣ１４が用いられる。入力バッファ回路７０５Ａ，７０５Ｂは、主基板３１から音制御基板７０へ向かう方向にのみ信号を通過させることができる。よって、音制御基板７０側から主基板３１側に信号が伝わる余地はない。従って、音制御基板７０内の回路に不正改造が加えられても、不正改造によって出力される信号が主基板３１側に伝わることはない。なお、入力バッファ回路７０５Ａ，７０５Ｂの入力側にノイズフィルタを設けてもよい。
【００６０】
また、主基板３１において、出力ポート５７０，５７４の外側にバッファ回路６２０，６７Ａが設けられている。バッファ回路６２０，６７Ａとして、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ２５０，７４ＨＣ１４が用いられる。このような構成によれば、外部から主基板３１の内部に入力される信号が阻止されるので、音制御基板７０から主基板３１に信号が与えられる可能性がある信号ラインをさらに確実になくすことができる。なお、バッファ回路６２０，６７Ａの出力側にノイズフィルタを設けてもよい。
【００６１】
図８は、払出制御基板３７および球払出装置９７の構成要素などの払出に関連する構成要素を示すブロック図である。図８に示すように、満タンスイッチ４８からの検出信号は、中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。満タンスイッチ４８は、余剰球受皿４の満タンを検出するスイッチである。また、球切れスイッチ１８７（１８７ａ，１８７ｂ）からの検出信号も、中継基板７２および中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。
【００６２】
主基板３１のＣＰＵ５６は、球切れスイッチ１８７からの検出信号が球切れ状態を示しているか、または、満タンスイッチ４８からの検出信号が満タン状態を示していると、払出禁止を指示する払出制御コマンドを送出する。払出禁止を指示する払出制御コマンドを受信すると、払出制御基板３７の払出制御用ＣＰＵ３７１は球払出処理を停止する。
【００６３】
さらに、賞球カウントスイッチ３０１Ａからの検出信号も、中継基板７２および中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。賞球カウントスイッチ３０１Ａは、球払出装置９７の払出機構部分に設けられ、実際に払い出された賞球払出球を検出する。
【００６４】
入賞があると、払出制御基板３７には、主基板３１の出力ポート（ポート０，１）５７０，５７１から賞球個数を示す払出制御コマンドが入力される。出力ポート（出力ポート１）５７１は８ビットのデータを出力し、出力ポート５７０は１ビットのストローブ信号（ＩＮＴ信号）を出力する。賞球個数を示す払出制御コマンドは、入力バッファ回路３７３Ａを介してＩ／Ｏポート３７２ａに入力される。ＩＮＴ信号は、入力バッファ回路３７３Ｂを介して払出制御用ＣＰＵ３７１の割込端子に入力されている。払出制御用ＣＰＵ３７１は、Ｉ／Ｏポート３７２ａを介して払出制御コマンドを入力し、払出制御コマンドに応じて球払出装置９７を駆動して賞球払出を行う。
なお、この実施の形態では、払出制御用ＣＰＵ３７１は、１チップマイクロコンピュータであり、少なくともＲＡＭが内蔵されている。
【００６５】
また、主基板３１において、出力ポート５７０，５７１の外側にバッファ回路６２０，６８Ａが設けられている。バッファ回路６２０，６８Ａとして、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ２５０，７４ＨＣ１４が用いられる。このような構成によれば、外部から主基板３１の内部に入力される信号が阻止されるので、払出制御基板３７から主基板３１に信号が与えられる可能性がある信号ラインをさらに確実になくすことができる。なお、バッファ回路６２０，６８Ａの出力側にノイズフィルタを設けてもよい。
【００６６】
払出制御用ＣＰＵ３７１は、出力ポート３７２ｇを介して、貸し球数を示す球貸し個数信号をターミナル基板１６０に出力し、ブザー駆動信号をブザー基板７５に出力する。ブザー基板７５にはブザーが搭載されている。さらに、出力ポート３７２ｅを介して、エラー表示用ＬＥＤ３７４にエラー信号を出力する。
【００６７】
さらに、払出制御基板３７の入力ポート３７２ｂには、中継基板７２を介して、賞球カウントスイッチ３０１Ａおよび球貸しカウントスイッチ３０１Ｂからの検出信号が入力される。球貸しカウントスイッチ３０１Ｂは、球払出装置９７の払出機構部分に設けられ、実際に払い出された貸し球を検出する。払出制御基板３７からの払出モータ２８９への駆動信号は、出力ポート３７２ｃおよび中継基板７２を介して球払出装置９７の払出機構部分における払出モータ２８９に伝えられる。
【００６８】
カードユニット５０には、カードユニット制御用マイクロコンピュータが搭載されている。また、カードユニット５０には、端数表示スイッチ１５２、連結台方向表示器１５３、カード投入表示ランプ１５４およびカード挿入口１５５が設けられている（図１参照）。残高表示基板７４には、打球供給皿３の近傍に設けられている度数表示ＬＥＤ、球貸しスイッチおよび返却スイッチが接続される。
【００６９】
残高表示基板７４からカードユニット５０には、遊技者の操作に応じて、球貸しスイッチ信号および返却スイッチ信号が払出制御基板３７を介して与えられる。また、カードユニット５０から残高表示基板７４には、プリペイドカードの残高を示すカード残高表示信号および球貸し可表示信号が払出制御基板３７を介して与えられる。カードユニット５０と払出制御基板３７の間では、接続信号（ＶＬ信号）、ユニット操作信号（ＢＲＤＹ信号）、球貸し要求信号（ＢＲＱ信号）、球貸し完了信号（ＥＸＳ信号）およびパチンコ機動作信号（ＰＲＤＹ信号）がＩ／Ｏポート３７２ｆを介してやりとりされる。
【００７０】
パチンコ遊技機１の電源が投入されると、払出制御基板３７の払出制御用ＣＰＵ３７１は、カードユニット５０にＰＲＤＹ信号を出力する。また、カードユニット制御用マイクロコンピュータは、ＶＬ信号を出力する。払出制御用ＣＰＵ３７１は、ＶＬ信号の入力状態により接続状態／未接続状態を判定する。カードユニット５０においてカードが受け付けられ、球貸しスイッチが操作され球貸しスイッチ信号が入力されると、カードユニット制御用マイクロコンピュータは、払出制御基板３７にＢＲＤＹ信号を出力する。この時点から所定の遅延時間が経過すると、カードユニット制御用マイクロコンピュータは、払出制御基板３７にＢＲＱ信号を出力する。
【００７１】
そして、払出制御基板３７の払出制御用ＣＰＵ３７１は、カードユニット５０に対するＥＸＳ信号を立ち上げ、カードユニット５０からのＢＲＱ信号の立ち下がりを検出すると、払出モータ２８９を駆動し、所定個の貸し球を遊技者に払い出す。このとき、振分用ソレノイド３１０は駆動状態とされている。すなわち、球振分部材３１１を球貸し側に向ける。そして、払出が完了したら、払出制御用ＣＰＵ３７１は、カードユニット５０に対するＥＸＳ信号を立ち下げる。その後、カードユニット５０からのＢＲＤＹ信号がオン状態でなければ、賞球払出制御を実行する。
【００７２】
以上のように、カードユニット５０からの信号は全て払出制御基板３７に入力される構成になっている。従って、球貸し制御に関して、カードユニット５０から主基板３１に信号が入力されることはなく、主基板３１の基本回路５３にカードユニット５０の側から不正に信号が入力される余地はない。
【００７３】
なお、この実施の形態では、カードユニット５０が遊技機とは別体として遊技機に隣接して設置されている場合を例にするが、カードユニット５０は遊技機と一体化されていてもよい。また、コイン投入に応じてその金額に応じた遊技球を遊技機が貸し出すように構成した場合でも本発明を適用できる。
【００７４】
図９は、電源基板９１０の一構成例を示すブロック図である。電源基板９１０は、主基板３１、図柄制御基板８０、音制御基板７０、ランプ制御基板３５および払出制御基板３７等の電気部品制御基板と独立して設置され、遊技機内の各電気部品制御基板および機構部品が使用する電圧を生成する。この例では、ＡＣ２４Ｖ、ＶSL（ＤＣ＋３０Ｖ）、ＤＣ＋２１Ｖ、ＤＣ＋１２ＶおよびＤＣ＋５Ｖを生成する。また、バックアップ電源となるコンデンサ９１６は、ＤＣ＋５Ｖすなわち各基板上のＩＣ等を駆動する電源のラインから充電される。なお、ＶSLは、整流回路９１２において、整流素子でＡＣ２４Ｖを整流昇圧することによって生成される。ＶSLは、ソレノイド駆動電源となる。
【００７５】
トランス９１１は、交流電源からの交流電圧を２４Ｖに変換する。ＡＣ２４Ｖ電圧は、コネクタ９１５に出力される。また、整流回路９１２は、ＡＣ２４Ｖから＋３０Ｖの直流電圧を生成し、ＤＣ−ＤＣコンバータ９１３およびコネクタ９１５に出力する。ＤＣ−ＤＣコンバータ９１３は、１つまたは複数のコンバータＩＣ９２２（図９では１つのみを示す。）を有し、ＶSLにもとづいて＋２１Ｖ、＋１２Ｖおよび＋５Ｖを生成してコネクタ９１５に出力する。コンバータＩＣ９２２の入力側には、比較的大容量のコンデンサ９２３が接続されている。従って、外部からの遊技機に対する電力供給が停止したときに、＋３０Ｖ、＋１２Ｖ、＋５Ｖ等の直流電圧は、比較的緩やかに低下する。この結果、コンデンサ９２３は、後述する補助駆動電源の役割を果たす。コネクタ９１５は例えば中継基板に接続され、中継基板から各電気部品制御基板および機構部品に必要な電圧の電力が供給される。
【００７６】
ただし、電源基板９１０に各電気部品制御基板に至る各コネクタを設け、電源基板９１０から、中継基板を介さずにそれぞれの基板に至る各電圧を供給するようにしてもよい。また、図９には１つのコネクタ９１５が代表して示されているが、コネクタは、各電気部品制御基板対応に設けられている。
【００７７】
ＤＣ−ＤＣコンバータ９１３からの＋５Ｖラインは分岐してバックアップ＋５Ｖラインを形成する。バックアップ＋５Ｖラインとグラウンドレベルとの間には大容量のコンデンサ９１６が接続されている。コンデンサ９１６は、遊技機に対する電力供給が遮断されたときの電気部品制御基板のバックアップＲＡＭ（電源バックアップされているＲＡＭすなわち電力供給停止時にも記憶内容保持状態となりうるバックアップ記憶手段）に対して記憶状態を保持できるように電力を供給するバックアップ電源となる。また、＋５Ｖラインとバックアップ＋５Ｖラインとの間に、逆流防止用のダイオード９１７が挿入される。この実施の形態では、バックアップ用の＋５Ｖは、主基板３１および払出制御基板３７に供給される。
【００７８】
なお、バックアップ電源として、＋５Ｖ電源から充電可能な電池を用いてもよい。電池を用いる場合には、＋５Ｖ電源から電力供給されない状態が所定時間継続すると容量がなくなるような充電池が用いられる。
【００７９】
また、電源基板９１０には、電源監視用ＩＣ９０２が搭載されている。電源監視用ＩＣ９０２は、ＶSL電圧を導入し、ＶSL電圧を監視することによって電源断の発生を検出する。具体的には、ＶSL電圧が所定値（この例では＋２２Ｖ）以下になったら、電源断が生ずるとして電源断信号を出力する。なお、監視対象の電源電圧は、各電気部品制御基板に搭載されている回路素子の電源電圧（この例では＋５Ｖ）よりも高い電圧であることが好ましい。この例では、交流から直流に変換された直後の電圧であるＶSLが用いられている。電源監視用ＩＣ９０２からの電源断信号は、主基板３１や払出制御基板３７等に供給される。
【００８０】
電源監視用ＩＣ９０２が電源断を検知するための所定値は、通常時の電圧より低いが、各電気部品制御基板上のＣＰＵが暫くの間動作しうる程度の電圧である。また、電源監視用ＩＣ９０２が、ＣＰＵ等の回路素子を駆動するための電圧（この例では＋５Ｖ）よりも高く、また、交流から直流に変換された直後の電圧を監視するように構成されているので、ＣＰＵが必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。さらに、監視電圧としてＶSL（＋３０Ｖ）を用いる場合には、遊技機の各種スイッチに供給される電圧が＋１２Ｖであることから、電源瞬断時のスイッチオン誤検出の防止も期待できる。すなわち、＋３０Ｖ電源の電圧を監視すると、＋３０Ｖ作成の以降に作られる＋１２Ｖが落ち始める以前の段階でそれの低下を検出できる。
【００８１】
よって、＋１２Ｖ電源の電圧が低下するとスイッチ出力がオン状態を呈するようになるが、＋１２Ｖより早く低下する＋３０Ｖ電源電圧を監視して電源断を認識すれば、スイッチ出力がオン状態を呈する前に電源復旧待ちの状態に入ってスイッチ出力を検出しない状態とすることができる。
【００８２】
また、電源監視用ＩＣ９０２は、電気部品制御基板とは別個の電源基板９１０に搭載されているので、電源監視回路から複数の電気部品制御基板に電源断信号を供給することができる。電源断信号を必要とする電気部品制御基板が幾つあっても電源監視手段は１つ設けられていればよいので、各電気部品制御基板における各電気部品制御手段が後述する復帰制御を行っても、遊技機のコストはさほど上昇しない。
【００８３】
なお、図９に示された構成では、電源監視用ＩＣ９０２の検出出力（電源断信号）は、バッファ回路９１８，９１９を介してそれぞれの電気部品制御基板（例えば主基板３１と払出制御基板３７）に伝達されるが、例えば、１つの検出出力を中継基板に伝達し、中継基板から各電気部品制御基板に同じ信号を分配する構成でもよい。また、電源断信号を必要とする基板数に応じたバッファ回路を設けてもよい。
【００８４】
図１０は、ＣＰＵ５６の内部構成例を詳細に示すブロック図である。ＣＰＵコア５０１はレジスタを内蔵しプログラムに従って演算処理等を行う。クロックジェネレータ５０２は、外部から供給されるクロック信号を分周して各内蔵デバイスに供給する。なお、クロックジェネレータ５０２は、１／２分周クロックをシステムクロックとしてＣＬＫＯ端子から出力可能であり、出力制御回路５１１を介して、システムクロックを分周したクロック信号をＩＥＯ／ＳＣＬＫ０端子から出力可能である。
【００８５】
リセット割込コントローラ５０３は、ＸＲＳＴ端子に入力されるシステムリセット信号やＸＮＭＩ端子に入力されるマスク不能割込要求信号等をＣＰＵコア５０１に伝える。外部バスインタフェース５０４は、アドレスバス、データバスおよび各種制御信号の方向制御や駆動制御を行うバスドライバである。内蔵ＲＡＭ５５は電源バックアップ可能であり、内蔵ＲＯＭ５４にはプログラムが格納される。アドレスデコーダ５０５は、出力制御回路５１１を介して４本のチップセレクト信号ＸＣＳ０〜３を出力可能である。なお、チップセレクト信号ＸＣＳ０〜３の端子は、入出力ポートＰＢ０〜ＰＢ３と兼用されている。
【００８６】
メモリ制御回路５１０は、内蔵ＲＯＭ５４および内蔵ＲＡＭ５５を制御するための信号を生成する。また、メモリ制御回路５１０には、内蔵ＲＡＭ５５へのアクセスを許可することを設定するレジスタが内蔵されている。
【００８７】
ＰＩＯ５０６は、８ビットの内蔵入力ポートＰＡ０〜ＰＡ７である。なお、内蔵ＰＩＯを使用しない場合には、例えば、使用しないポートを入力モードとして、そのポートをグラウンドレベルに接続する。また、ＣＴＣ５０８は、２本の外部クロック／タイマトリガ入力ＣＬＫ／ＴＲＧ２，３と２本のタイマ出力ＺＣ／ＴＯ０，１を内蔵している。
【００８８】
次に遊技機の動作について説明する。
図１１は、主基板３１におけるＣＰＵ５６が実行するメイン処理を示すフローチャートである。遊技機に対する電源が投入されると、メイン処理において、ＣＰＵ５６は、まず、必要な初期設定を行う。
【００８９】
初期設定処理において、ＣＰＵ５６は、まず、割込禁止に設定する（ステップＳ１）。次に、割込モードを割込モード２に設定し（ステップＳ２）、スタックポインタにスタックポインタ指定アドレスを設定する（ステップＳ３）。そして、内蔵デバイスレジスタの初期化を行う（ステップＳ４）。また、内蔵デバイス（内蔵周辺回路）であるＣＴＣ（カウンタ／タイマ）およびＰＩＯ（パラレル入出力ポート）の初期化（ステップＳ５）を行った後、ＲＡＭをアクセス可能状態に設定する（ステップＳ６）。
【００９０】
この実施の形態で用いられているＣＰＵ５６には、マスク可能な割込（ＩＮＴ）のモードとして以下の３種類のモードが用意されている。なお、マスク可能な割込が発生すると、ＣＰＵ５６は、自動的に割込禁止状態に設定するとともに、プログラムカウンタの内容をスタックにセーブする。
【００９１】
割込モード０：割込要求を行った内蔵デバイスがＲＳＴ命令（１バイト）またはＣＡＬＬ命令（３バイト）をＣＰＵの内部データバス上に送出する。よって、ＣＰＵ５６は、ＲＳＴ命令に対応したアドレスまたはＣＡＬＬ命令で指定されるアドレスの命令を実行する。リセット時に、ＣＰＵ５６は自動的に割込モード０になる。よって、割込モード１または割込モード２に設定したい場合には、初期設定処理において、割込モード１または割込モード２に設定するための処理を行う必要がある。
【００９２】
割込モード１：割込が受け付けられると、常に００３８（ｈ）番地に飛ぶモードである。
【００９３】
割込モード２：ＣＰＵ５６の特定レジスタ（Ｉレジスタ）の値（１バイト）と内蔵デバイスが出力する割込ベクタ（１バイト：最下位ビット０）から合成されるアドレスが、割込番地を示すモードである。すなわち、割込番地は、上位アドレスが特定レジスタの値とされ下位アドレスが割込ベクタとされた２バイトで示されるアドレスである。従って、任意の（飛び飛びではあるが）偶数番地に割込処理を設置することができる。各内蔵デバイスは割込要求を行うときに割込ベクタを送出する機能を有している。
【００９４】
よって、割込モード２に設定されると、各内蔵デバイスからの割込要求を容易に処理することが可能になり、また、プログラムにおける任意の位置に割込処理を設置することが可能になる。さらに、割込モード１とは異なり、割込発生要因毎のそれぞれの割込処理を用意しておくことも容易である。上述したように、この実施の形態では、初期設定処理のステップＳ２において、ＣＰＵ５６は割込モード２に設定される。
【００９５】
そして、電源断時にバックアップＲＡＭ領域のデータ保護処理（例えばパリティデータの付加等の電力供給停止時処理）が行われたか否か確認する（ステップＳ７）。この実施の形態では、不測の電源断が生じた場合には、バックアップＲＡＭ領域のデータを保護するための処理が行われている。そのような保護処理が行われていた場合をバックアップありとする。バックアップなしを確認したら、ＣＰＵ５６は初期化処理を実行する。
【００９６】
この実施の形態では、バックアップＲＡＭ領域にバックアップデータがあるか否かは、電源断時にバックアップＲＡＭ領域に設定されるバックアップフラグの状態によって確認される。この例では、図１２に示すように、バックアップフラグ領域に「５５（Ｈ）」が設定されていればバックアップあり（オン状態）を意味し、「５５（Ｈ）」以外の値が設定されていればバックアップなし（オフ状態）を意味する。
【００９７】
バックアップありを確認したら、ＣＰＵ５６は、バックアップＲＡＭ領域のデータチェック（この例ではパリティチェック）を行う。不測の電源断が生じた後に復旧した場合には、バックアップＲＡＭ領域のデータは保存されていたはずであるから、チェック結果は正常になる。チェック結果が正常でない場合には、内部状態を電源断時の状態に戻すことができないので、停電復旧時でない電源投入時に実行される初期化処理を実行する。
【００９８】
チェック結果が正常であれば（ステップＳ８）、ＣＰＵ５６は、遊技制御手段の内部状態と表示制御手段等の電気部品制御手段の制御状態を電源断時の状態に戻すための遊技状態復旧処理を行う（ステップＳ９）。そして、バックアップＲＡＭ領域に保存されていたＰＣ（プログラムカウンタ）の退避値がＰＣに設定され、そのアドレスに復帰する。
【００９９】
ステップＳ９の遊技状態復旧処理では、例えば、ＣＰＵ５６は、バックアップＲＡＭに保存されていた値を各レジスタに復元する。そして、バックアップＲＡＭに保存されていたデータにもとづいて電源断時の遊技状態を確認して復帰させる。すなわち、バックアップＲＡＭに保存されていたデータにもとづいて電源断時の特別図柄プロセス処理の進行状況を復元する。その結果、電源断時に図柄の変動中であった場合には内部状態がその状態になり、電源断時に大当り遊技状態であった場合には内部状態がその状態になり、電源断時に高確率状態であった場合には内部状態がその状態になる。そして、復元された状態に応じて、必要であれば、ソレノイド回路５９を介してソレノイド１６やソレノイド２１を駆動し、始動入賞口１４や開閉板２０の開閉状態の復旧を行う。また、電源断中でも保存されていた特別図柄プロセスフラグおよび普通図柄プロセスフラグの値に応じて、電源断時の特別図柄プロセス処理の進行状況および普通図柄プロセス処理の進行状況に対応した制御コマンドを、図柄制御基板８０、ランプ制御基板３５および音声制御基板７０に送出する。
【０１００】
以上のように、遊技状態復旧処理では、復元された内部状態に応じて、各種電気部品の状態復元が行われるとともに、図柄制御基板８０、ランプ制御基板３５および音声制御基板７０に対して、制御状態を電源断時の状態に戻すための制御コマンド（電源断時の制御状態を生じさせるための制御コマンド）が送出される。そのような制御コマンドは、一般に、電源断前に最後に送出された１つまたは複数の制御コマンドである。例えば、電源断時に可変表示装置９において図柄の変動中であった場合には、その変動における停止図柄がバックアップＲＡＭの記憶内容から復元され、停止図柄（可変表示結果）を示す制御コマンドや図柄の確定を示す制御コマンドを表示制御手段に送出したりする。
【０１０１】
初期化処理では、ＣＰＵ５６は、まず、ＲＡＭクリア処理を行う（ステップＳ１１）。また、所定の作業領域（例えば、普通図柄判定用乱数カウンタ、普通図柄判定用バッファ、特別図柄左中右図柄バッファ、払出コマンド格納ポインタなど）に初期値を設定する初期値設定処理も行われる。さらに、サブ基板（ランプ制御基板３５、払出制御基板３７、音制御基板７０、図柄制御基板８０）を初期化するための処理を実行する（ステップＳ１３）。サブ基板を初期化する処理とは、例えば初期設定コマンドを送出する処理である。初期設定コマンドとして、例えば、払出制御基板３７に出力される払出可能状態指定コマンド（払出可能状態の場合）または払出停止状態指定コマンド（払出不能状態の場合）がある。払出不能状態として、例えば、球切れスイッチ１８７または満タンスイッチ４８がオンしていた状態がある。すなわち、ＣＰＵ５６は、球切れスイッチ１８７または満タンスイッチ４８がオンしていたら払出制御基板３７に払出停止状態指定コマンドを送出し、そうでなければ、払出可能状態指定コマンドを送出する。なお、払出可能状態指定コマンド（払出可能状態の場合）または払出停止状態指定コマンド（払出不能状態の場合）は、ステップＳ９の遊技状態復旧処理においても実行されるように構成してもよい。
【０１０２】
そして、２ｍｓ毎に定期的にタイマ割込がかかるようにＣＰＵ５６に設けられているＣＴＣのレジスタの設定が行われる（ステップＳ１４）。すなわち、初期値として２ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。そして、初期設定処理のステップＳ１において割込禁止とされているので、初期化処理を終える前に割込が許可される（ステップＳ１５）。
【０１０３】
この実施の形態では、ＣＰＵ５６の内蔵ＣＴＣが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は２ｍｓに設定される。そして、タイマ割込が発生すると、図１３に示すように、ＣＰＵ５６は、例えばタイマ割込が発生したことを示すタイマ割込フラグをセットする（ステップＳ１２）。
【０１０４】
初期化処理の実行（ステップＳ１１〜Ｓ１５）が完了すると、メイン処理で、タイマ割込が発生したか否かの監視（ステップＳ１７）の確認が行われるループ処理に移行する。なお、ループ内では、表示用乱数更新処理（ステップＳ１６）も実行される。
【０１０５】
ＣＰＵ５６は、ステップＳ１７において、タイマ割込が発生したことを認識すると、ステップＳ２１〜Ｓ３１の遊技制御処理を実行する。遊技制御処理において、ＣＰＵ５６は、まず、スイッチ回路５８を介して、ゲートセンサ１２、始動口センサ１７、カウントセンサ２３および入賞口スイッチ１９ａ，１９ｂ，２４ａ，２４ｂ等のスイッチの状態を入力し、それらの状態判定を行う（スイッチ処理：ステップＳ２１）。
【０１０６】
次いで、パチンコ遊技機１の内部に備えられている自己診断機能によって種々の異常診断処理が行われ、その結果に応じて必要ならば警報が発せられる（エラー処理：ステップＳ２２）。
【０１０７】
次に、遊技制御に用いられる大当り判定用の乱数等の各判定用乱数を示す各カウンタを更新する処理を行う（ステップＳ２３）。ＣＰＵ５６は、さらに、停止図柄の種類を決定する乱数等の表示用乱数を更新する処理を行う（ステップＳ２４）。
【０１０８】
さらに、ＣＰＵ５６は、特別図柄プロセス処理を行う（ステップＳ２５）。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機１を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。また、普通図柄プロセス処理を行う（ステップＳ２６）。普通図柄プロセス処理では、７セグメントＬＥＤによる普通図柄表示器１０を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。
【０１０９】
次いで、ＣＰＵ５６は、特別図柄に関する表示制御コマンドをＲＡＭ５５の所定の領域に設定して表示制御コマンドを送出する処理を行う（特別図柄コマンド制御処理：ステップＳ２７）。また、普通図柄に関する表示制御コマンドをＲＡＭ５５の所定の領域に設定して表示制御コマンドを送出する処理を行う（普通図柄コマンド制御処理：ステップＳ２８）。
【０１１０】
さらに、ＣＰＵ５６は、例えばホール管理用コンピュータに供給される大当り情報、始動情報、確率変動情報などのデータを出力する情報出力処理を行う（ステップＳ２９）。
【０１１１】
また、ＣＰＵ５６は、所定の条件が成立したときにソレノイド回路５９に駆動指令を行う（ステップＳ３０）。ソレノイド回路５９は、駆動指令に応じてソレノイド１６，２１を駆動し、可変入賞球装置１５または開閉板２０を開状態または閉状態とする。
【０１１２】
そして、ＣＰＵ５６は、各入賞口への入賞を検出するためのスイッチ１７，２３，１９ａ，１９ｂ，２４ａ，２４ｂの検出出力にもとづく賞球数の設定などを行う賞球処理を実行する（ステップＳ３１）。具体的には、入賞検出に応じて払出制御基板３７に払出制御コマンドを出力する。払出制御基板３７に搭載されている払出制御用ＣＰＵ３７１は、払出制御コマンドに応じて球払出装置９７を駆動する。
【０１１３】
以上の制御によって、この実施の形態では、遊技制御処理は２ｍｓ毎に起動されることになる。なお、この実施の形態では、タイマ割込処理では例えば割込が発生したことを示すフラグのセットのみがなされ、遊技制御処理はメイン処理において実行されるが、タイマ割込処理で遊技制御処理を実行してもよい。
【０１１４】
また、メイン処理には遊技制御処理に移行すべきか否かを判定する処理が含まれ、ＣＰＵ５６の内部タイマが定期的に発生するタイマ割込にもとづくタイマ割込処理で遊技制御処理に移行すべきか否かを判定するためのフラグがセット等がなされるので、遊技制御処理の全てが確実に実行される。つまり、遊技制御処理の全てが実行されるまでは、次回の遊技制御処理に移行すべきか否かの判定が行われないので、遊技制御処理中の全ての各処理が実行完了することは保証されている。
【０１１５】
以上に説明したように、この実施の形態では、ＣＴＣやＰＩＯを内蔵するＣＰＵ５６に対して、初期設定処理で割込モード２が設定される。従って、内蔵ＣＴＣを用いた定期的なタイマ割込処理を容易に実現できる。また、タイマ割込処理をプログラム上の任意の位置に設置できる。また、内蔵ＰＩＯを用いたスイッチ検出処理等を容易に割込処理で実現できる。その結果、プログラム構成が簡略化され、プログラム開発工数が低減する等の効果を得ることができる。
【０１１６】
なお、ＣＴＣおよびＰＩＯの設定（ステップＳ５）が完了した後に、ＩＥＯ／ＳＣＬＫ０端子から出力されるクロック信号の周波数を決めるための内部レジスタの設定を行ってもよい。その際、クロック信号の周波数は、遊技制御処理の起動周期である２ｍｓに応じた周波数とされる。そのような設定を行うと、ＩＥＯ／ＳＣＬＫ０端子から、遊技制御処理の起動周期に応じた周波数のクロック信号がＣＰＵ５６から外部出力される。すると、ＣＰＵ５６の外部において遊技制御処理の起動周期に対応した信号を観測することができる。よって、そのような信号を用いて、遊技機外部においてＣＰＵ５６による遊技制御処理をシミュレーションしたり、ＣＰＵ５６の動作状況を試験したりすることが容易になる。
【０１１７】
図１４（Ａ）は、主基板３１から他の電気部品制御基板の電気部品制御手段に送出される制御コマンドのコマンド形態の一例を示す説明図である。この実施の形態では、制御コマンドは２バイト構成であり、１バイト目はＭＯＤＥ（コマンドの分類）を表し、２バイト目はＥＸＴ（コマンドの種類）を表す。ＭＯＤＥデータの先頭ビット（ビット７）は必ず「１」とされ、ＥＸＴデータの先頭ビット（ビット７）は必ず「０」とされる。このように、電気部品制御手段への制御指令となる制御コマンドは、複数のデータで構成され、先頭ビットによってそれぞれを区別可能な態様になっている。
【０１１８】
図１４（Ｂ）は、各電気部品制御手段に対する制御コマンドを構成する８ビットの制御信号ＣＤ０〜ＣＤ７とＩＮＴ信号との関係を示すタイミング図である。図１４（Ｂ）に示すように、ＭＯＤＥまたはＥＸＴのデータが出力ポートに出力されてから、所定の期間が経過すると、ＣＰＵ５６は、データ出力を示す信号であるＩＮＴ信号（取込信号）をハイレベルにする。また、そこから所定の期間が経過するとＩＮＴ信号をローレベルにする。さらに、次に送出すべきデータがある場合には、すなわち、ＭＯＤＥデータ送出後では、所定の期間をおいてから２バイト目のデータを出力ポートに送出する。このように、取込信号はＭＯＤＥおよびＥＸＴのデータのそれぞれについて出力される。
【０１１９】
この実施の形態では、遊技制御手段から各電気部品制御基板に制御コマンドを出力しようとするときに、ＲＯＭ５５に設定されているコマンド送信テーブルの先頭アドレスの設定が行われる。図１４（Ｃ）は、コマンド送信テーブルの一構成例を示す説明図である。１つのコマンド送信テーブルは３バイトで構成され、１バイト目にはＩＮＴデータが設定される。また、２バイト目のコマンドデータ１には、制御コマンドの１バイト目のＭＯＤＥデータが設定される。そして、３バイト目のコマンドデータ２には、制御コマンドの２バイト目のＥＸＴデータが設定される。
【０１２０】
なお、ＥＸＴデータそのものがコマンドデータ２の領域に設定されてもよいが、コマンドデータ２には、ＥＸＴデータが格納されているテーブルのアドレスを指定するためのデータが設定されるようにしてもよい。例えば、コマンドデータ２のビット７（ワークエリア参照ビット）が０であれば、コマンドデータ２にＥＸＴデータそのものが設定されていることを示す。そのようなＥＸＴデータはビット７が０であるデータである。例えば、ワークエリア参照ビットが１であれば、ＥＸＴデータとして、コマンド拡張データテーブルの内容を使用することを示す。
【０１２１】
図１４（Ｄ）ＩＮＴデータの一構成例を示す説明図である。ＩＮＴデータにおけるビット０は、払出制御基板３７に払出制御コマンドを送出すべきか否かを示す。ビット０が「１」であるならば、払出制御コマンドを送出すべきことを示す。また、ＩＮＴデータにおけるビット１は、図柄出制御基板８０に表示制御コマンドを送出すべきか否かを示す。ビット１が「１」であるならば、表示制御コマンドを送出すべきことを示す。ＩＮＴデータのビット２，３は、それぞれ、ランプ制御コマンド、音声制御コマンドを送出すべきか否かを示すビットである。コマンド送信テーブルは、払出制御コマンド、表示制御コマンド、ランプ制御コマンドおよび音声制御コマンドの各制御コマンドのそれぞれについて用意されている。
【０１２２】
図１５は、この実施の形態でのＲＯＭ５４のアドレスマップを示す説明図である。図１５に示す例では、００００（Ｈ）番地からプログラム領域が割り当てられている。また、１０００（Ｈ）番地〜１ＦＦＦ（Ｈ）番地に制御用データ領域が割り当てられている。
【０１２３】
制御用データ領域において、最も前部には内蔵デバイスレジスタ設定テーブルとＣＴＣ，ＰＩＯ設定テーブルがある。内蔵デバイスレジスタ設定テーブルには、ＣＴＣやＰＩＯ等の内蔵デバイスの動作状態を決めるための内蔵デバイスレジスタのアドレスや内蔵デバイスを初期化のための値が順次格納されている。すなわち、メイン処理のステップＳ４で、ＣＰＵ５６は、所定の汎用レジスタ（ＨＬレジスタ等）に内蔵デバイスレジスタ設定テーブルのアドレスを設定し、ＨＬレジスタ等の内容が指すアドレスのデータ（内蔵デバイスレジスタのアドレスおよび内蔵デバイスを初期化のための値）を順次ロードして、内蔵デバイスレジスタに、内蔵デバイスを初期化のための値を設定する。
【０１２４】
このように、内蔵デバイスレジスタの設定に際して、ＲＯＭの制御用データ領域に設定されているデータを使用するので、ステップＳ４のプログラムでは、直接に内蔵デバイスレジスタのアドレスを設定したり内蔵デバイスレジスタにデータを設定する命令を使用しない。従って、プログラムは見やすいものとなり、プログラム保守が容易になる。また、内蔵デバイスレジスタの初期化のための値を変更する必要が生じても、プログラムを変更する必要はなく、制御用データ領域のデータのみを変更すればよい。
【０１２５】
メイン処理のステップＳ５のＣＴＣおよびＰＩＯの設定についても、ＣＴＣの各チャネルの制御レジスタおよびＰＩＯの各チャネル（各ポート）のコマンドレジスタのアドレスや各レジスタに対する設定値がＣＴＣ，ＰＩＯ設定テーブルに順次格納されている。従って、ステップＳ５では、ＣＰＵ５６は、所定の汎用レジスタ（ＨＬレジスタ等）にＣＴＣ，ＰＩＯ設定テーブルのアドレスを設定し、ＨＬレジスタ等の内容が指すアドレスのデータ（ＣＴＣの各チャネルの制御レジスタおよびＰＩＯの各チャネルのコマンドレジスタのアドレスや各レジスタに対する設定値）を順次ロードして、各レジスタに設定値を設定する。
【０１２６】
制御用データ領域において、内蔵デバイスレジスタの初期設定のためのデータ（ステップＳ４，Ｓ５で使用するデータ）の次には、作業領域，ワークエリア設定テーブルが格納されている。作業領域，ワークエリア設定テーブルは、ＣＰＵ５６が遊技制御の実行中に使用する作業領域，ワークエリア（ＲＡＭ）の初期値および遊技進行中の各状態における作業領域の設定値を設定するためのテーブルであり、作業領域，ワークエリアのアドレスと設定されるべき値とが格納されている。ＣＰＵ５６は、例えば、メイン処理のステップＳ１１で、所定の汎用レジスタ（ＨＬレジスタ等）に作業領域，ワークエリア設定テーブルのアドレスを設定し、ＨＬレジスタ等の内容が指すアドレスのデータ（作業領域，ワークエリアの初期値）を順次ロードして、作業領域，ワークエリアに初期値を設定する。また、ステップＳ２５（特別図柄プロセス処理）で、遊技状態の変化（例えば、図柄変動中状態から大入賞口開放状態への変化）が生じたときに、作業領域，ワークエリアに設定されている値を用いて、作業領域の値を設定する。
【０１２７】
制御用データ領域において、次に、コマンド拡張データアドレステーブルが格納されている。コマンド拡張データアドレステーブルは、ＣＰＵ５６が電気部品制御手段に対してコマンドを送出する場合に上述したコマンド拡張データテーブルのデータを使用する際に用いられる。コマンド拡張データアドレステーブルの次には、コマンド送信テーブルが格納されている。
【０１２８】
さらに、大当り図柄設定用テーブルが制御用データ領域に格納されている。大当り図柄設定用テーブルには、大当りとする場合の図柄に対応した図柄番号が設定されている。
【０１２９】
次いで、制御用データ領域において、変動パターンを特定するためのデータが設定されている変動パターン振り分けテーブルのどのデータを使用するのかを決めるための変動パターン振り分けテーブルオフセット値テーブルが格納されている。変動パターン振り分けテーブルオフセット値テーブルは、メイン処理のステップＳ２５（特別図柄プロセス処理）で参照される。変動パターン振り分けテーブルオフセット値テーブルの次に、変動パターン振り分けテーブルが格納されている。次に、特別図柄変動回数カウンタの初期値が設定されている特別図柄変動回数設定テーブルが格納されている。
【０１３０】
そして、制御用データ領域において、低確率時の特別図柄判定値テーブルが格納されている。低確率時の特別図柄判定値テーブルには、遊技機の状態が低確率状態（大当りとする確率が高められていない状態）における大当り判定値が設定されている。ＣＰＵ５６は、メイン処理のステップＳ２５（特別図柄プロセス処理）において、大当り判定用の乱数が大当り判定値と一致したときに大当りとすることに決定する。また、低確率時の特別図柄判定値テーブルの次に、高確率時の特別図柄判定値テーブルが格納されている。低確率時の特別図柄判定値テーブルには、遊技機の状態が低確率状態（大当りとする確率が高められている状態）における大当り判定値が設定されている。
【０１３１】
以上のように、内蔵デバイスのレジスタの初期設定のためのデータ、およびＣＰＵ５６が制御プログラムを実行する際に使用するワークエリアの初期設定のためのデータは、制御用データ領域の前部に格納されている。遊技機の機種が異なっても、使用するマイクロコンピュータが同じである場合には、内蔵デバイスのレジスタの初期設定の方法は変わらないのが一般的であるから、複数の機種間で共通に使用されるデータについては制御用データを格納する記憶領域における前部に配置されることになる。
【０１３２】
また、作業領域，ワークエリア設定テーブルも、制御用データ領域の前部に格納されている。すなわち、マイクロコンピュータが制御プログラムを実行する際に使用する作業領域，ワークエリアの初期設定のためのデータは、複数の機種間で共通に使用される可能性が高いので、記憶領域における前部に配置される。
【０１３３】
制御用データ領域において、低確率時の特別図柄判定値テーブルおよび高確率時の特別図柄判定値テーブルは、後部に格納されている。従って、機種変更に当たって、大当り判定値を変更するのは容易である。制御用データ領域における後部に設定されていれば、データ数すなわち大当り判定値数を増減することが容易であり、かつ、判定値そのものを変更するにも、後部にあった方が変更誤りの可能性が小さいと考えられるからである。そして、高確率時の特別図柄判定値テーブルは、低確率時の特別図柄判定値テーブルよりも後に設定されている。従って、高確率とする制御を行わない機種（プリペイドカードを使用しない現金機等）に制御プログラムおよび制御用データを流用する場合、高確率時の特別図柄判定値テーブルを削除するだけでよい。
【０１３４】
電気部品制御手段に出力する制御コマンドを作成するためのデータや変動パターン振り分けテーブルのデータ等の識別情報の表示結果に関するデータは、内蔵デバイスレジスタに関するデータや作業領域，ワークエリア設定テーブルに比べて、機種変更に応じて変更される可能性が比較的高いので、制御用データ領域における中間部に設定されている。
【０１３５】
また、空き領域は、制御用データ領域における最も後部に設けられている。従って、制御用データ領域におけるデータ数の増減に容易に対応することができる。
【０１３６】
なお、プリペイドカードにより遊技媒体の貸出を行う遊技機（いわゆるＣＲ機）と遊技媒体の貸出についてプリペイドカード介在させない遊技機（いわゆる現金機）とで共通に使用されるデータは、制御用データ領域における前部に配置されていることが好ましい。そして、それらの間で非共通なデータは制御用データ領域における後部に配置されていることが好ましい。そのように構成しておけば、ＣＲ機の制御用データの後部のデータを削除するだけで、現金機用の制御用データを作成できる。
【０１３７】
図１６〜図１７は、電源基板９１０からの電源断信号に応じて実行される電力供給停止時処理の処理例を示すフローチャートである。なお、電源断信号は、ＣＰＵ５６のマスク不能割込端子に接続され、マスク不能割込によって電力供給停止時処理が起動される。
【０１３８】
電力供給停止時処理において、ＣＰＵ５６は、ＡＦレジスタ（アキュミュレータとフラグのレジスタ）を所定のバックアップＲＡＭ領域に退避する（ステップＳ５１）。また、割込フラグをパリティフラグにコピーする（ステップＳ５２）。パリティフラグはバックアップＲＡＭ領域に形成されている。また、ＢＣレジスタ、ＤＥレジスタ、ＨＬレジスタ、ＩＸレジスタおよびスタックポインタをバックアップＲＡＭ領域に退避する（ステップＳ５４〜Ｓ５８）。なお、電源復旧時には、退避された内容にもとづいてレジスタ内容が復元され、パリティフラグの内容に応じて、割込許可状態／禁止状態の内部設定がなされる。
【０１３９】
次に、バックアップあり指定値（この例では「５５（Ｈ）」）をバックアップフラグにストアする。バックアップフラグはバックアップＲＡＭ領域に形成されている。次いで、パリティデータを作成する（ステップＳ６０〜Ｓ６７）。すなわち、まず、クリアデータ（００）をチェックサムデータエリアにセットし（ステップＳ６０）、チェックサム算出開始アドレスをポインタにセットする（ステップＳ６１）。また、チェックサム算出回数をセットする（ステップＳ６２）。
【０１４０】
そして、チェックサムデータエリアの内容とポインタが指すＲＡＭ領域の内容との排他的論理和を演算する（ステップＳ６３）。演算結果をチェックサムデータエリアにストアするとともに（ステップＳ６４）、ポインタの値を１増やし（ステップＳ６５）、チェックサム算出回数の値を１減算する（ステップＳ６６）。ステップＳ６３〜Ｓ６６の処理が、チェックサム算出回数の値が０になるまで繰り返される（ステップＳ６７）。
【０１４１】
チェックサム算出回数の値が０になったら、ＣＰＵ５６は、チェックサムデータエリアの内容の各ビットの値を反転する（ステップＳ６８）。そして、反転後のデータをチェックサムバッファにストアする（ステップＳ６９）。このデータが、電源投入時にチェックされるパリティデータとなる。次いで、ＲＡＭアクセスレジスタにアクセス禁止値を設定する（ステップＳ７０）。以後、内蔵ＲＡＭ５５のアクセスができなくなる。
【０１４２】
さらに、ＣＰＵ５６は、クリアデータ（００）を適当なレジスタにセットし（ステップＳ７１）、処理数（この例では「７」）を別のレジスタにセットする（ステップＳ７２）。また、出力ポート０のアドレスをＩＯポインタに設定する（ステップＳ７３）。ＩＯポインタとして、さらに別のレジスタが用いられる。なお、処理数「７」はＩ／Ｏポートの数に相当する。
【０１４３】
そして、ＩＯポインタが指すアドレスにクリアデータをセットするとともに（ステップＳ７４）、ＩＯポインタの値を１増やし（ステップＳ７５）、処理数の値を１減算する（ステップＳ７７）。ステップＳ７４〜Ｓ７６の処理が、処理数の値が０になるまで繰り返される。その結果、全ての出力ポートにクリアデータが設定され、全ての出力ポートがオフ状態になる。
【０１４４】
従って、遊技状態を保存するための処理（この例では、チェックサムの生成およびＲＡＭアクセス防止）が実行された後、各出力ポートは直ちにオフ状態になる。なお、この実施の形態では、遊技制御処理において用いられるデータが格納されるＲＡＭ領域は全て電源バックアップされている。
【０１４５】
図１８は、この実施の形態におけるＲＡＭ領域のアドレスマップを示す説明図である。図１８に示すように、ＲＡＭ領域の先頭はバックアップフラグの領域に割り当てられている。そして、最後部にチェックサムバッファの領域が割り当てられている。
【０１４６】
図１９は、チェックサム作成方法の一例を説明するための説明図である。ただし、図１９に示す例では、簡単のために、バックアップＲＡＭ領域のデータのサイズを３バイトとする。電源電圧低下にもとづく電力供給停止時処理において、図１９に示すように、チェックサムデータとして初期データ（この例では００（Ｈ））が設定される。次に、「００（Ｈ）」と「Ｆ０（Ｈ）」の排他的論理和がとられ、その結果と「１６（Ｈ）」の排他的論理和がとられる。さらに、その結果と「ＤＦ（Ｈ）」の排他的論理和がとられる。そして、その結果（この例では「３９（Ｈ）」）を論理反転して得られた値（この例では「Ｃ６（Ｈ）」）がバックアップパリティデータ領域に設定される。なお、図１９では、説明を容易にするために、論理反転前のデータ「３９（Ｈ）」がチェックサムバッファに格納されている様子が示されている。なお、初期データとしての００（Ｈ）はステップＳ６０で設定されるチェックサムデータに対するクリアデータに応じた値であり、実際には、００（Ｈ）との排他的論理和は演算前と後とで値が変わらないので、００（Ｈ）との排他的論理和演算を行わなくてもよい。すなわち、図１９に示す初期データは、単に、図１６に示されたフローチャートとの整合をとるために記載されているものである。
【０１４７】
この実施の形態では、チェックサムバッファは、バックアップＲＡＭ領域（変動データ記憶手段）の最後のアドレスに格納されている。従って、例えば、チェックサム作成方法のプログラムに誤りがないかどうか確認する際に、容易にその確認を行うことができる。ＲＡＭ領域の最終アドレスの値が正しいか否か確認すればよいからである。また、この実施の形態では、チェックサム算出開始アドレスはバックアップフラグが設定されるアドレスであり、チェックサム算出最終アドレスは賞球制御用フラグ・バッファのうちの最後のアドレスである（図１８参照）。従って、賞球制御用フラグ・バッファの後、すなわち、バックアップＲＡＭ領域の最後のアドレスをチェックサムバッファの領域にすれば、ＲＡＭ領域において無駄が生ずることはない。
【０１４８】
なお、確認のしやすさやＲＡＭ領域の無駄防止を考慮すると、バックアップＲＡＭ領域の最初のアドレスをチェックサムバッファの領域にしてもよい。
【０１４９】
また、遊技機への電力供給開始時にはパリティチェックＯＫか否かの判断が行われるが（図１１におけるステップＳ８）、その判断では、電力供給停止時処理におけるパリティデータを作成処理（ステップＳ６０〜Ｓ６７）と同様の処理が行われ、処理結果すなわち演算結果がチェックサムバッファの内容と一致したらパリティチェックＯＫと判定される。
【０１５０】
上記の実施の形態では、バックアップＲＡＭ領域の最後または最初のアドレスをチェックサムバッファの領域にしたが、バックアップＲＡＭ領域の中途の領域にチェックサムバッファの領域を割り当ててもよい。図２０は、そのようなＲＡＭ領域のメモリマップの一例を示す説明図である。なお、図２０に示すチェックサムバッファの領域の位置は一例であって、バックアップＲＡＭ領域の中途であれば、他の箇所をチェックサムバッファの領域の位置にしてもよい。
【０１５１】
図２１〜図２２は、バックアップＲＡＭ領域の中途の領域にチェックサムバッファの領域を割り当てた場合の電力供給停止時処理を示すフローチャートである。この場合には、ステップＳ６２Ａにおいて、チェックサム算出回数の前半を設定する。図２０に示す例では、チェックサム算出回数の前半は、バックアップフラグのアドレスから特別図柄関連フラグ・カウンタ・バッファにおける最後のアドレスまでの間の領域サイズに対応する。
【０１５２】
そして、チェックサム算出回数の前半に対する演算が終了すると、チェックサム算出回数（後半）をセットする（ステップＳ８２）。図２０に示す例では、チェックサム算出開始アドレス（後半）は普通図柄関連フラグ・カウンタ・バッファの先頭アドレスであり、チェックサム算出回数（後半）は、普通図柄関連フラグ・カウンタ・バッファにおける最初のアドレスから賞球制御用フラグ・バッファにおける最後のアドレスまでの間の領域サイズに対応する。
【０１５３】
そして、チェックサムデータエリアの内容とポインタが指すＲＡＭ領域の内容との排他的論理和を演算する（ステップＳ８３）。演算結果をチェックサムデータエリアにストアするとともに（ステップＳ８４）、ポインタの値を１増やし（ステップＳ８５）、チェックサム算出回数の値を１減算する（ステップＳ８６）。ステップＳ８３〜Ｓ８６の処理が、チェックサム算出回数の値が０になるまで繰り返される（ステップＳ８７）。
【０１５４】
チェックサム算出回数の値が０になったら、ＣＰＵ５６は、チェックサムデータエリアの内容の各ビットの値を反転する（ステップＳ６８）。そして、反転後のデータをチェックサムバッファにストアする（ステップＳ６９）。次いで、ＲＡＭアクセスレジスタにアクセス禁止値を設定する（ステップＳ７０）。そして、図１７に示された処理と同様の処理を行う。
【０１５５】
図２３は、バックアップＲＡＭ領域の中途の領域にチェックサムバッファの領域を割り当てた場合のパリティチェックＯＫか否かの判断、すなわち電力供給開始時のパリティチェック処理（図１１におけるステップＳ８）を示すフローチャートである。
【０１５６】
パリティチェック処理において、ＣＰＵ５６は、まず、チェックサムバッファの内容を論理反転し（ステップＳ８９）、初期データ（００）をチェックサムデータエリアにセットし（ステップＳ９０）、チェックサム算出開始アドレスをポインタにセットする（ステップＳ９１）。また、チェックサム算出回数をセットする（ステップＳ９２）。図２０に示された例では、チェックサム算出開始アドレスはバックアップフラグのアドレスであり、チェックサム算出回数は、バックアップＲＡＭ領域のアドレスから最後のアドレスまでの領域サイズに対応した数である。すなわち、チェックサムバッファがバックアップＲＡＭ領域の中途に割り当てられているにもかかわらず、チェックサムの演算は、バックアップＲＡＭ領域の最初から最後まで通して実行される。
【０１５７】
そして、チェックサムデータエリアの内容とポインタが指すＲＡＭ領域の内容との排他的論理和を演算する（ステップＳ９３）。演算結果をチェックサムデータエリアにストアするとともに（ステップＳ９４）、ポインタの値を１増やし（ステップＳ９５）、チェックサム算出回数の値を１減算する（ステップＳ９６）。ステップＳ９３〜Ｓ９６の処理が、チェックサム算出回数の値が０になるまで繰り返される（ステップＳ９７）。
【０１５８】
チェックサム算出回数の値が０になったら、ＣＰＵ５６は、演算結果が００（Ｈ）であるか否か確認する（ステップＳ９９）。００（Ｈ）であればパリティチェックＯＫとし（ステップＳ１００）、チェックサムバッファの内容を０クリアする（ステップＳ１０２）。００（Ｈ）でなければ、パリティチェックＮＧとし（ステップＳ１０１）、チェックサムバッファの内容を０クリアする（ステップＳ１０２）。従って、チェックサムバッファの内容は、パリティチェックが行われると内容が００（Ｈ）にクリアされる。なお、遊技機への電力供給開始時には、ＲＡＭクリア処理（図１１に示すステップＳ１１）においてチェックサムバッファの内容は００（Ｈ）にクリアされる。
【０１５９】
このように、遊技機への電力供給停止時に、ＣＰＵ５６は、初期データおよびバックアップＲＡＭ領域の各データの排他的論理和を順次演算することによってチェックサムを作成してバックアップＲＡＭ領域に格納し、遊技機への電力供給開始時に、バックアップＲＡＭ領域に格納されている各データの排他的論理和を順次演算して演算結果が００（Ｈ）であったらバックアップＲＡＭ領域に記憶されている最終記憶内容（電力供給が停止したことによって遊技が中断された場合に記憶される電力供給停止直前の最終的な制御状態に関する記憶内容）が正常であると判定する。そして、バックアップＲＡＭ領域の内容にもとづいて制御状態を電力供給停止前の状態に復旧させる制御を行う。この場合には、演算結果をチェックサムバッファの内容と比較する必要はなく、単に、００（Ｈ）と比較すればよいので、パリティチェック処理が簡略化されるメリットがある。
【０１６０】
図２４は、チェックサム作成方法を説明するための説明図である。ただし、図２４に示す例では、簡単のために、バックアップＲＡＭ領域のデータのサイズを３バイトとする。電源電圧低下にもとづく電力供給停止時処理において、図２４（Ａ）に示すように、チェックサムデータとして初期データ（チェックサムデータの初期データとしてのクリアデータ）が設定される。次に、「００（Ｈ）」と「Ｆ０（Ｈ）」の排他的論理和がとられ、その結果と「１６（Ｈ）」の排他的論理和がとられる。さらに、その結果と「ＤＦ（Ｈ）」の排他的論理和がとられる。そして、その結果（この例では「３９（Ｈ）」）を論理反転して得られた値（この例では「Ｃ６（Ｈ）」）が、バックアップＲＡＭ領域におけるバックアップパリティデータ領域に設定される。なお、図２４では、説明を容易にするために、論理反転前のデータ「３９（Ｈ）」がチェックサムバッファに格納されている様子が示されている。
【０１６１】
そして、電力供給開始時のパリティチェック処理において、図２４（Ｂ）に示すように、チェックサムデータとして初期データが設定される。次に、「００（Ｈ）」と「Ｆ０（Ｈ）」の排他的論理和がとられ、その結果と「３９（Ｈ）」の排他的論理和がとられ、さらに「１６（Ｈ）」の排他的論理和がとられる。次いで、その結果と「ＤＦ（Ｈ）」の排他的論理和がとられる。そして、演算結果は００（Ｈ）であるから、パリティチェックＯＫと判断される。
【０１６２】
なお、ここでは、図２１および図２２に示されたように、チェックサムバッファを排他的論理和演算の対象から除外し、チェックサムバッファよりも前のバックアップＲＡＭ領域について順次排他的論理和演算を行い、次いで、チェックサムバッファよりも後のバックアップＲＡＭ領域について順次排他的論理和演算を行うようにしたが、チェックサムの作成処理開始時には、バックアップＲＡＭ領域におけるチェックサムバッファの内容は００（Ｈ）になっていれば排他的論理和演算に影響を与えないので、バックアップＲＡＭ領域の最初のアドレスから最後のアドレスまで通して順次排他的論理和演算を行っても同じ結果が得られる。なお、上記の実施の形態では、電力供給開始時のＲＡＭクリアの際、およびパリティチェックが行われたときに、バックアップＲＡＭ領域におけるチェックサムバッファの内容は００（Ｈ）になっている。
【０１６３】
次に、遊技制御手段以外の電気部品制御手段においてデータ保存処理および復旧処理が行われる場合の例として、払出制御手段においてデータ保存や復旧が行われる場合について説明する。
【０１６４】
図２５は、払出制御用ＣＰＵ３７１周りの一構成例を示すブロック図である。図２５に示すように、電源基板９１０の電源監視回路（電源監視手段）からの電源断信号が、バッファ回路９６０を介して払出制御用ＣＰＵ３７１のマスク不能割込端子（ＸＮＭＩ端子）に接続されている。従って、払出制御用ＣＰＵ３７１は、マスク不能割込処理によって電源断の発生を確認することができる。
【０１６５】
払出制御用ＣＰＵ３７１のＣＬＫ／ＴＲＧ２端子には、主基板３１からのＩＮＴ信号が接続されている。ＣＬＫ／ＴＲＧ２端子にクロック信号が入力されると、払出制御用ＣＰＵ３７１に内蔵されているタイマカウンタレジスタＣＬＫ／ＴＲＧ２の値がダウンカウントされる。そして、レジスタ値が０になると割込が発生する。従って、タイマカウンタレジスタＣＬＫ／ＴＲＧ２の初期値を「１」に設定しておけば、ＩＮＴ信号の入力に応じて割込が発生することになる。
【０１６６】
払出制御基板３７には、システムリセット回路９７５も搭載されているが、この実施の形態では、システムリセット回路９７５におけるリセットＩＣ９７６は、電源投入時に、外付けのコンデンサに容量で決まる所定時間だけ出力をローレベルとし、所定時間が経過すると出力をハイレベルにする。また、リセットＩＣ９７６は、ＶSLの電源電圧を監視して電圧値が所定値（例えば＋９Ｖ）以下になると出力をローレベルにする。従って、電源断時には、リセットＩＣ９７６からの信号がローレベルになることによって払出制御用ＣＰＵ３７１がシステムリセットされる。
【０１６７】
リセットＩＣ９７６が電源断を検知するための所定値は、通常時の電圧より低いが、払出制御用ＣＰＵ３７１が暫くの間動作しうる程度の電圧である。また、リセットＩＣ９７６が、払出制御用ＣＰＵ３７１が必要とする電圧（この例では＋５Ｖ）よりも高い電圧を監視するように構成されているので、払出制御用ＣＰＵ３７１が必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。
【０１６８】
＋５Ｖ電源から電力が供給されていない間、払出制御用ＣＰＵ３７１の内蔵ＲＡＭの少なくとも一部は、電源基板から供給されるバックアップ電源がバックアップ端子に接続されることによってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、＋５Ｖ電源が復旧すると、システムリセット回路９７５からリセット信号が発せられるので、払出制御用ＣＰＵ３７１は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップされているので、停電等からの復旧時には停電発生時の払出制御状態に復帰することができる。
【０１６９】
図２６は、払出制御用ＣＰＵ３７１が実行するメイン処理を示すフローチャートである。メイン処理では、払出制御用ＣＰＵ３７１は、まず、必要な初期設定を行う。すなわち、払出制御用ＣＰＵ３７１は、まず、割込禁止に設定する（ステップＳ７０１）。次に、割込モードを割込モード２に設定し（ステップＳ７０２）、スタックポインタにスタックポインタ指定アドレスを設定する（ステップＳ７０３）。また、払出制御用ＣＰＵ３７１は、内蔵デバイスレジスタの初期化を行い（ステップＳ７０４）、ＣＴＣおよびＰＩＯの初期化（ステップＳ７０５）を行った後に、ＲＡＭをアクセス可能状態に設定する（ステップＳ７０６）。
【０１７０】
この実施の形態では、内蔵ＣＴＣのうちの一つのチャネルがタイマモードで使用される。従って、ステップＳ７０４の内蔵デバイスレジスタの設定処理およびステップＳ７０５の処理において、使用するチャネルをタイマモードに設定するためのレジスタ設定、割込発生を許可するためのレジスタ設定および割込ベクタを設定するためのレジスタ設定が行われる。そして、そのチャネルによる割込がタイマ割込として用いられる。タイマ割込を例えば２ｍｓ毎に発生させたい場合は、初期値として２ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。
【０１７１】
なお、タイマモードに設定されたチャネル（この実施の形態ではチャネル３）に設定される割込ベクタは、タイマ割込処理の先頭番地に相当するものである。具体的は、Ｉレジスタに設定された値と割込ベクタとでタイマ割込処理の先頭番地が特定される。タイマ割込処理ではタイマ割込フラグがセットされ、メイン処理でタイマ割込フラグがセットされていることが検知されると、払出制御処理が実行される。すなわち、タイマ割込処理では、電気部品制御処理の一例である払出制御処理を実行するための設定がなされる。
【０１７２】
また、内蔵ＣＴＣのうちの他の一つのチャネル（この実施の形態ではチャネル２）が、遊技制御手段からの払出制御コマンド受信のための割込発生用のチャネルとして用いられ、そのチャネルがカウンタモードで使用される。従って、ステップＳ７０４の内蔵デバイスレジスタの設定処理およびステップＳ７０５の処理において、使用するチャネルをカウンタモードに設定するためのレジスタ設定、割込発生を許可するためのレジスタ設定および割込ベクタを設定するためのレジスタ設定が行われる。
【０１７３】
カウンタモードに設定されたチャネル（チャネル２）に設定される割込ベクタは、後述するコマンド受信割込処理の先頭番地に相当するものである。具体的は、Ｉレジスタに設定された値と割込ベクタとでコマンド受信割込処理の先頭番地が特定される。
【０１７４】
この実施の形態では、払出制御用ＣＰＵ３７１でも割込モード２が設定される。従って、内蔵ＣＴＣのカウントアップにもとづく割込処理を使用することができる。また、ＣＴＣが送出した割込ベクタに応じた割込処理開始番地を設定することができる。
【０１７５】
ＣＴＣのチャネル２（ＣＨ２）のカウントアップにもとづく割込は、上述したタイマカウンタレジスタＣＬＫ／ＴＲＧ２の値が「０」になったときに発生する割込である。従って、例えばステップＳ７０５において、特定レジスタとしてのタイマカウンタレジスタＣＬＫ／ＴＲＧ２に初期値「１」が設定される。また、ＣＴＣのチャネル３（ＣＨ３）のカウントアップにもとづく割込は、ＣＰＵの内部クロック（システムクロック）をカウントダウンしてレジスタ値が「０」になったら発生する割込であり、後述する２ｍｓタイマ割込として用いられる。具体的には、ＣＨ３のレジスタ値はシステムクロックの１／２５６周期で減算される。ステップＳ７０５において、ＣＨ３のレジスタには、初期値として２ｍｓに相当する値が設定される。
【０１７６】
ＣＴＣのＣＨ２のカウントアップにもとづく割込は、ＣＨ３のカウントアップにもとづく割込よりも優先順位が高い。従って、同時にカウントアップが生じた場合に、ＣＨ２のカウントアップにもとづく割込、すなわち、コマンド受信割込処理の実行契機となる割込の方が優先される。
【０１７７】
そして、払出制御用ＣＰＵ３７１は、払出制御用のバックアップＲＡＭ領域にバックアップデータが存在しているか否かの確認を行う（ステップＳ７０７）。すなわち、例えば、主基板３１のＣＰＵ５６の処理と同様に、電源断時にセットされるバックアップフラグがセット状態になっているか否かによって、バックアップデータが存在しているか否か確認する。バックアップフラグがセット状態になっている場合には、バックアップデータありと判断する。
【０１７８】
バックアップありを確認したら、払出制御用ＣＰＵ３７１は、バックアップＲＡＭ領域のデータチェック（この例ではパリティチェック）を行う。不測の電源断が生じた後に復旧した場合には、バックアップＲＡＭ領域のデータは保存されていたはずであるから、チェック結果は正常になる。チェック結果が正常でない場合には、内部状態を電源断時の状態に戻すことができないので、停電復旧時でない電源投入時に実行される初期化処理を実行する。
【０１７９】
チェック結果が正常であれば（ステップＳ７０８）、払出制御用ＣＰＵ３７１は、内部状態を電源断時の状態に戻すための払出状態復旧処理を行う（ステップＳ７０９）。そして、バックアップＲＡＭ領域に保存されていたＰＣ（プログラムカウンタ）の指すアドレスに復帰する。
【０１８０】
払出状態復旧処理では、少なくとも未払出の賞球個数を示すデータと未払出の貸し球個数を示すデータとが復元される。すなわち、未払出の賞球個数および未払出の貸し球個数を示すデータはバックアップＲＡＭに形成されている。そして、未払出の賞球個数を示すデータと未払出の貸し球個数を示すデータとが復元されれば、後述する球貸し制御処理（ステップＳ７５６）および賞球制御処理（ステップＳ７５７）において、それらのデータにもとづいて払出制御が実行される。従って、賞球払出処理中や球貸し処理中に電源断が生じても、電源復旧時に、未払出の賞球や球貸しの処理が続行され、遊技者に不利益が与えられることはない。
【０１８１】
初期化処理では、払出制御用ＣＰＵ３７１は、まず、ＲＡＭクリア処理を行う（ステップＳ７１１）。そして、２ｍｓ毎に定期的にタイマ割込がかかるように払出制御用ＣＰＵ３７１に設けられているＣＴＣのレジスタの設定が行われる（ステップＳ７１２）。すなわち、初期値として２ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。そして、初期設定処理のステップＳ７０１において割込禁止とされているので、初期化処理を終える前に割込が許可される（ステップＳ７１３）。
【０１８２】
この実施の形態では、払出制御用ＣＰＵ３７１の内蔵ＣＴＣが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は２ｍｓに設定される。そして、タイマ割込が発生すると、払出制御用ＣＰＵ３７１は、例えばタイマ割込が発生したことを示すタイマ割込フラグをセットする。
【０１８３】
払出制御用ＣＰＵ３７１は、ステップＳ７２４において、タイマ割込フラグがセットされたことを検出するとステップＳ７５１以降の払出制御処理を実行する。以上の制御によって、この実施の形態では、払出制御処理は２ｍｓ毎に起動されることになる。なお、この実施の形態では、タイマ割込処理ではフラグセットのみがなされ、払出制御処理はメイン処理において実行されるが、タイマ割込処理で払出制御処理を実行してもよい。
【０１８４】
払出制御処理において、払出制御用ＣＰＵ３７１は、まず、中継基板７２を介して入力ポート３７２ｂに入力される賞球カウントスイッチ３０１Ａ、球貸しカウントスイッチ３０１Ｂがオンしたか否かを判定する（スイッチ処理：ステップＳ７５１）。
【０１８５】
次に、払出制御用ＣＰＵ３７１は、センサ（例えば、払出モータ２８９の回転数を検出するモータ位置センサ）からの信号入力状態を確認してセンサの状態を判定する等の処理を行う（入力判定処理：ステップＳ７５２）。払出制御用ＣＰＵ３７１は、さらに、受信した払出制御コマンドを解析し、解析結果に応じた処理を実行する（コマンド解析実行処理：ステップＳ７５３）。
【０１８６】
次いで、払出制御用ＣＰＵ３７１は、主基板３１から払出停止指示コマンドを受信していたら払出停止状態に設定し、払出開始指示コマンドを受信していたら払出停止状態の解除を行う（ステップＳ７５４）。また、プリペイドカードユニット制御処理を行う（ステップＳ７５５）。
【０１８７】
次いで、払出制御用ＣＰＵ３７１は、球貸し要求に応じて貸し球を払い出す制御を行う（ステップＳ７５６）。このとき、払出制御用ＣＰＵ３７１は、振分ソレノイド３１０によって球振分部材３１１を球貸し側に設定する。
【０１８８】
さらに、払出制御用ＣＰＵ３７１は、バックアップＲＡＭに形成されている総合個数記憶に格納された個数の賞球を払い出す賞球制御処理を行う（ステップＳ７５７）。このとき、払出制御用ＣＰＵ３７１は、振分ソレノイド３１０によって球振分部材３１１を賞球側に設定する。そして、出力ポート３７２ｃおよび中継基板７２を介して球払出装置９７の払出機構部分における払出モータ２８９に対して駆動信号を出力し、所定の回転数分払出モータ２８９を回転させる払出モータ制御処理を行う（ステップＳ７５８）。
【０１８９】
次いで、エラー検出処理が行われ、その結果に応じてエラー表示ＬＥＤ３７４に所定の表示を行う（エラー処理：ステップＳ７５９）。
【０１９０】
図２７〜図２８は、電源基板９１０からの電源断信号に応じて実行されるマスク不能割込処理（電力供給停止時処理）の処理例を示すフローチャートである。
【０１９１】
電力供給停止時処理において、払出制御用ＣＰＵ３７１は、ＡＦレジスタを所定のバックアップＲＡＭ領域に退避する（ステップＳ８０１）。また、割込フラグをパリティフラグにコピーする（ステップＳ８０２）。パリティフラグはバックアップＲＡＭ領域に形成されている。また、ＢＣレジスタ、ＤＥレジスタ、ＨＬレジスタ、ＩＸレジスタおよびスタックポインタをバックアップＲＡＭ領域に退避する（ステップＳ８０４〜８０８）。
【０１９２】
次に、バックアップあり指定値（例えば「５５Ｈ」）をバックアップフラグにストアする。バックアップフラグはバックアップＲＡＭ領域に形成されている。次いで、主基板３１のＣＰＵ５６の処理と同様の処理を行ってパリティデータを作成しバックアップＲＡＭ領域に保存する（ステップＳ８１０〜Ｓ８１９）。そして、ＲＡＭアクセスレジスタにアクセス禁止値を設定する（ステップＳ８２０）。以後、内蔵ＲＡＭのアクセスができなくなる。
【０１９３】
さらに、払出制御用ＣＰＵ３７１は、クリアデータ（００）を適当なレジスタにセットし（ステップＳ８２１）、処理数（この例では「３」）を別のレジスタにセットする（ステップＳ８２２）。また、出力ポートのアドレスうちの最も小さいアドレス（この例では「００Ｈ」）をＩＯポインタに設定する（ステップＳ８２３）。ＩＯポインタとして、さらに別のレジスタが用いられる。なお、処理数「３」は、出力ポート数に対応した数である。
【０１９４】
そして、ＩＯポインタが指すアドレスにクリアデータをセットするとともに（ステップＳ８２４）、ＩＯポインタの値を１増やし（ステップＳ８２５）、処理数の値を１減算する（ステップＳ８２７）。ステップＳ８２４〜Ｓ８２６の処理が、処理数の値が０になるまで繰り返される。その結果、全ての出力ポートにクリアデータが設定され、全ての出力ポートがオフ状態になる。
【０１９５】
また、遊技機への電力供給開始時にはパリティチェックＯＫか否かの判断が行われるが（図２６におけるステップＳ７０８）、その判断では、電力供給停止時処理におけるパリティデータを作成処理（ステップＳ８１０〜Ｓ８１７）と同様の処理が行われ、処理結果すなわち演算結果がチェックサムバッファの内容と一致したらパリティチェックＯＫと判定される。
【０１９６】
払出制御用ＣＰＵ３７１を含む払出制御手段においても、チェックサムバッファは、バックアップＲＡＭ領域（変動データ記憶手段）の最初または最後のアドレスに格納されていれば、例えば、チェックサム作成方法のプログラムに誤りがないかどうか確認する際に、容易にその確認を行うことができる。また、ＲＡＭ領域において無駄が生ずることはない。
【０１９７】
そして、払出制御手段についても、ＣＰＵ５６を含む遊技制御手段の場合と同様に、バックアップＲＡＭ領域の中途の領域にチェックサムバッファの領域を割り当ててもよい。そのように構成した場合には、電力供給開始時のパリティチェック処理（図２６におけるステップＳ７０８）において、チェックサムの演算は、バックアップＲＡＭ領域の最初から最後まで通して実行される。そして、バックアップＲＡＭ領域の中途の領域にチェックサムバッファの領域を割り当てた場合には、演算結果をチェックサムバッファの内容と比較する必要はなく、単に、００（Ｈ）と比較すればよいので、パリティチェック処理が簡略化されるメリットがある。
【０１９８】
以上に説明したように、上記の各実施の形態では、複数の機種間で共通に使用されるデータについては制御用データ領域における前部に配置され、複数の機種間で共通に使用される可能性が低いデータについては制御用データ領域における後部に配置されているので、共通に使用される可能性が低いデータについての変更が容易であるとともに、複数の機種間で共通に使用されるデータについては流用の際に変更を施す必要性を低減させることができる。
【０１９９】
また、遊技機への電力供給開始時に、変動データ記憶手段に格納されているチェックデータにもとづいて変動データ記憶手段に記憶されている最終記憶内容が正常であるか否かの判定を行い、正常である場合には最終記憶内容にもとづいて制御状態を電力供給停止前の状態に復旧させる制御を行うように構成されている場合に、チェックデータを、変動データ記憶手段の最初または最後のアドレスに格納するようにしたので、チェックデータ作成方法のプログラムに誤りがないかどうか確認する際に、容易にその確認を行うことができる。また、ＲＡＭ領域において無駄が生ずることはない。
【０２００】
さらに、チェックデータを、変動データ記憶手段の中途のアドレスに格納するようにした場合には、演算結果を、保存されているチェックサムデータと比較する必要はなく、単に、００（Ｈ）と比較すればよいので、パリティチェック処理が簡略化されるメリットがある。
【０２０１】
なお、上記の各実施の形態のパチンコ遊技機１は、始動入賞にもとづいて可変表示部９に可変表示される特別図柄の停止図柄が所定の図柄の組み合わせになると所定の遊技価値が遊技者に付与可能になる第１種パチンコ遊技機であったが、始動入賞にもとづいて開放する電動役物の所定領域への入賞があると所定の遊技価値が遊技者に付与可能になる第２種パチンコ遊技機や、始動入賞または始動ゲートの通過にもとづいて可変表示される図柄の停止図柄が所定の図柄の組み合わせになると開放する所定の電動役物へ入賞し、かつ、複数の入賞領域のうち特別の入賞領域への入賞があると所定の権利が発生または継続する第３種パチンコ遊技機であっても、本発明を適用できる。
【０２０２】
また、パチンコ遊技機に限られず、スロット機等においても、何らかの動作をする電気部品等を制御するためのマイクロコンピュータや電気部品制御基板が備えられている場合などには本発明を適用することができる。
【０２０３】
また、上記の実施の形態では、下記のような遊技機が開示されている。
【０２０４】
（１）変動データ記憶手段におけるチェックデータが格納されているアドレスの内容は、チェックデータの作成処理が開始される以前の段階でクリアされる遊技機。
そのような構成によれば、そのアドレスの内容が排他的論理和演算に影響を与えないことから、変動データ記憶手段の最初のアドレスから最後のアドレスまで通して順次排他的論理和演算を行うことができ、チェックデータ作成処理をより簡単に行うことができる。
【０２０５】
（２）遊技機で使用される所定の電源の状態を監視する電源監視手段を備え、マイクロコンピュータが、電源監視手段により電源の状態があらかじめ定められた所定の状態となったことが検出された場合に、チェックデータの作成を行うように構成されている遊技機。
そのような構成によれば、マイクロコンピュータは、チェックデータ作成の契機を容易に認識することができる。
【０２０６】
（３）マイクロコンピュータが、電力供給停止時に、チェックデータを作成して変動データ記憶手段に格納するとともに、変動データ記憶手段に最終記憶内容が記憶されていることを示すバックアップフラグを変動データ記憶手段に格納し、遊技機への電力供給開始時に、バックアップフラグがオン状態であって、かつ、チェックデータにもとづいて変動データ記憶手段に記憶されている最終記憶内容が正常であると判断した場合に、最終記憶内容にもとづいて制御状態を電力供給停止前の状態に復旧させる制御を行うように構成されている遊技機。
そのような構成によれば、バックアップフラグとチェックデータの双方をチェックすることによって、より確実に、電力供給開始時に電力供給停止時の状態から遊技を再開させる制御を行うことができる。
【０２０７】
（４）遊技の進行に応じて遊技者にとって有利な特定遊技状態に制御可能な遊技機である場合、マイクロコンピュータが、例えば、少なくとも特定遊技状態に制御するか否かの決定を行う制御を含む遊技進行の制御を行う遊技制御手段における遊技制御用マイクロコンピュータである遊技機。
そのような構成によれば、停電等によって不測の電力供給の停止が発生したときに、必要なデータを保存して電力供給開始時に電力供給停止時の状態から遊技を再開できるので、遊技者の不利益を極力防止することができる。
【０２０８】
（５）マイクロコンピュータが、少なくとも特定遊技状態であるか否かに関するデータを復旧させるように構成されている遊技機。
そのような構成によれば、電力供給の復帰時に、遊技者の利益に関連する遊技状態を確実に復旧させることができる。
【０２０９】
（６）表示状態が変化可能な可変表示装置を含み、可変表示の開始の条件の成立に応じて可変表示を開始し、可変表示の表示結果があらかじめ定められた特定表示態様となったことを条件として遊技者にとって有利な特定遊技状態に制御可能な遊技機であって、マイクロコンピュータが、少なくとも可変表示装置における可変表示の表示結果に関するデータを復旧させるように構成されている遊技機。
そのような構成によれば、見た目も極力電力供給停止直前の状態に戻すことが可能になり、復旧したことを遊技者が容易に認識することができる。
【０２１０】
（７）マイクロコンピュータが、例えば、遊技の結果として払い出される遊技媒体の払出制御を行う払出制御手段における払出制御用マイクロコンピュータである遊技機。
そのような構成によれば、不測の電力供給の停止が発生したときに、必要なデータを保存して電力供給開始時に電力供給停止時の状態から払出制御を再開できる。
【０２１１】
（８）払出制御用マイクロコンピュータが、少なくとも、電力供給停止により払出が行われなかった未払出の遊技媒体数に関するデータを復旧させる制御を実行可能であり、復旧させたデータにもとづいて未払出の遊技媒体を払い出すための制御を行うように構成されている遊技機。
そのような構成によれば、電力供給の復帰時に、遊技者の利益に関連する払出制御状態を確実に復旧させることができ、遊技者に不利益が与えられることを確実に防止できる。
【符号の説明】
【０２１２】
３１    遊技制御基板（主基板）
３５    ランプ制御基板
３７    払出制御基板
５６    ＣＰＵ
７０    音制御基板
８０    図柄制御基板
１０１  表示制御用ＣＰＵ
３５１  ランプ制御用ＣＰＵ
３７１  払出制御用ＣＰＵ
７０１  音制御用ＣＰＵ
９１０  電源基板
【図１】
2010201231.tif 000003
【図２】
2010201231.tif 000004
【図３】
2010201231.tif 000005
【図４】
2010201231.tif 000006
【図５】
2010201231.tif 000007
【図６】
2010201231.tif 000008
【図７】
2010201231.tif 000009
【図８】
2010201231.tif 000010
【図９】
2010201231.tif 000011
【図１０】
2010201231.tif 000012
【図１１】
2010201231.tif 000013
【図１２】
2010201231.tif 000014
【図１３】
2010201231.tif 000015
【図１４】
2010201231.tif 000016
【図１５】
2010201231.tif 000017
【図１６】
2010201231.tif 000018
【図１７】
2010201231.tif 000019
【図１８】
2010201231.tif 000020
【図１９】
2010201231.tif 000021
【図２０】
2010201231.tif 000022
【図２１】
2010201231.tif 000023
【図２２】
2010201231.tif 000024
【図２３】
2010201231.tif 000025
【図２４】
2010201231.tif 000026
【図２５】
2010201231.tif 000027
【図２６】
2010201231.tif 000028
【図２７】
2010201231.tif 000029
【図２８】
2010201231.tif 000030