(57)【要約】【課題】低歪みな高効率増幅器を提供する。【解決手段】ソース接地トランジスタ２を主たる増幅手段とするものであって、ソース接地トランジスタ２の出力側に、ソース接地トランジスタ２の入力信号レベルに依存して変化するソース接地トランジスタの出力位相と逆相になる位相特性を持つ受動回路からなる位相補正回路５が接続された高効率増幅器１０である。【選択図】図１
2010245705.tif 000002
【特許請求の範囲】
【請求項１】
ソース接地トランジスタを増幅手段とする高効率増幅器であって、
前記ソース接地トランジスタの出力側に、該ソース接地トランジスタの入力信号レベルに依存して変化する該ソース接地トランジスタの出力位相に対して逆相になる位相特性を有する受動回路が接続された
ことを特徴とする高効率増幅器。
【請求項２】
前記受動回路は、前記ソース接地トランジスタの出力インピーダンスの変化に応じて前記位相特性を変化させる
ことを特徴とする請求項１に記載の高効率増幅器。
【請求項３】
前記受動回路は、
インダクタ及び容量を直列接続した回路と、インダクタ及び容量を並列接続した回路とを接続することで構成された回路を単位回路として、該単位回路が１つ又は２つ以上直列接続された構成である
ことを特徴とする請求項１又は２に記載の高効率増幅器。
【請求項４】
前記受動回路は、
並列に配置された複数の伝送線路であって、一端を開放し、他端を該複数の伝送線路間で互いに接続したものからなる第１の伝送線路群と、同様に構成された第２の伝送線路群とを、各群の伝送線路が他の群の伝送線路間の空隙に位置するように互いに対向させて配置させたものと、第３の伝送線路とが直列接続された回路と、前記第３の伝送線路のみに接続される第４の伝送線路とにより構成された回路を単位回路として、該単位回路を１つ又は、前記第１の伝送線路群及び前記第２の伝送線路群と、前記第３の伝送線路とが交互になるようにして２つ以上直列接続することで構成される
ことを特徴とする請求項１又は２に記載の高効率増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば１ＧＨｚ以上の高周波信号を増幅する高効率増幅器に関する。
【背景技術】
【０００２】
最近のワイヤレス通信装置の高周波化の要求に伴って、信号を効率よく増幅する高効率増幅器の開発が進められている。図７は１つのソース接地トランジスタ（ＣＳＦ（Common Source FET（電界効果トランジスタ）））２と入力整合回路１及び出力整合回路３で構成される高効率増幅器の例であり、非特許文献３の第３章に示された高効率高出力増幅器の構成である。図８は、上記高効率増幅器の入出力特性、図９は、そのときの出力信号位相を示している。図８及び図９に示されるように、入力信号レベルが高くなり高効率増幅器の出力信号が飽和に達すると、出力位相が大きく変動する特性を示している。これはＡＭ−ＰＭ変換（振幅変調−位相変調変換）といわれる特性であり、高効率増幅器の歪み特性を悪化させている。
【０００３】
なお、図８は、横軸を高効率増幅器の入力電力、縦軸を高効率増幅器の出力電力として表す特性図である。また、図９は、横軸を高効率増幅器の入力電力、縦軸を高効率増幅器の出力信号位相として表す特性図である。
【０００４】
図１０は、主たる増幅手段としてＣＳＦ２と直列にゲート接地トランジスタ（ＣＧＦ（Common Gate FET））４を接続したカスコード構成のトランジスタを用いた高効率増幅器の例である。この高効率増幅器も、以下に示す非特許文献１の第７章に示されている。この構成ではＣＧＦ４が、入力信号レベルが高くなるに従いその出力位相がＣＳＦ２とは逆側に変化することを利用して、ＣＳＦ２とＣＧＦ４とを直列接続して位相変動を抑圧するよう提案された構成である。図１１は、図１０の構成の出力信号位相を示しており、図１０の構成により位相変動が抑圧できることを示している。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】相川正義、大平孝、徳満恒雄、広田哲夫、村口正弘 共著、「モノリシックマイクロ波集積回路（ＭＭＩＣ）」、電子情報通信学会、１９９７年１月２５日
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、図１０に示す構成ではトランジスタを２つ使用することになり、高効率増幅器の消費電流が増大、すなわち消費電力が増大するという問題点があった。また。トランジスタを直列接続するためトランジスタを駆動する電圧を、ＣＳＦを１つ使用した場合と比較して２倍以上にする必要があった。さらに２つのトランジスタの位相バランス特性が位相変動抑圧特性に影響を及ぼすため、トランジスタの製造誤差等によって良好な位相変動抑圧特性を実現できないという問題点があった。
【０００７】
本発明は、上記の事情を考慮してなされたもので、低歪みな高効率増幅器を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本発明は、ソース接地トランジスタを増幅手段とする高効率増幅器であって、前記ソース接地トランジスタの出力側に、該ソース接地トランジスタの入力信号レベルに依存して変化する該ソース接地トランジスタの出力位相に対して逆相になる位相特性を有する受動回路が接続されたことを特徴とする高効率増幅器である。
【０００９】
また、本発明は、上記記載の発明において、前記受動回路は、前記ソース接地トランジスタの出力インピーダンスの変化に応じて前記位相特性を変化させることを特徴とする。
【００１０】
また、本発明は、上記記載の発明において、前記受動回路は、インダクタ及び容量を直列接続した回路と、インダクタ及び容量を並列接続した回路とを接続することで構成された回路を単位回路として、その単位回路を１つ又は２つ以上直列接続して構成されることを特徴とする。
【００１１】
また、本発明は、上記記載の発明において、前記受動回路は、並列に配置された複数の伝送線路であって、一端を開放し、他端を該複数の伝送線路間で互いに接続したものからなる第１の伝送線路群と、同様に構成された第２の伝送線路群とを、各群の伝送線路が他の群の伝送線路間の空隙に位置するように互いに対向させて配置させたものと、第３の伝送線路とが直列接続された回路と、前記第３の伝送線路のみに接続される第４の伝送線路とにより構成された回路を単位回路として、該単位回路を１つ又は、前記第１の伝送線路群及び前記第２の伝送線路群と、前記第３の伝送線路とが交互になるようにして２つ以上直列接続することで構成されることを特徴とする。
【発明の効果】
【００１２】
本発明によれば、高効率増幅器の入力信号レベルが大きい場合（飽和領域）においても位相変化のない低歪みな増幅器特性を実現できる。さらに位相補正のための回路を受動回路で形成しているので低消費電力特性を実現できる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態としての高効率増幅器の構成を示すブロック図である。
【図２】図１のＣＳＦ２の入力信号レベルと出力インピーダンスの関係を示す図である。
【図３】図１のＣＳＦ２の出力インピーダンスと位相補正回路５の位相特性の関係を示す図である。
【図４】図１の位相補正回路５の一構成例を示す図である。
【図５】図１に示す本発明の実施形態の高効率増幅器１０の出力信号位相特性を示す図である。
【図６】図１の位相補正回路５の他の構成例を示す図である。
【図７】ソース接地トランジスタ（ＣＳＦ）を用いた高効率増幅器の一例を示すブロック図である。
【図８】ＣＳＦを用いた高効率増幅器の入出力特性を示す図である。
【図９】ＣＳＦを用いた高効率増幅器の出力信号位相特性を示す図である。
【図１０】カスコード接続トランジスタを用いた改良された高効率増幅器の一例を示すブロック図である。
【図１１】カスコード接続トランジスタを用いた改良された高効率増幅器の出力信号位相特性を示す図である。
【発明を実施するための形態】
【００１４】
以下、図面を参照して、本発明による高効率増幅器の実施の形態について説明する。図１は本発明の高効率増幅器の一実施の形態の構成を示す構成図である。図１に示す高効率増幅器１０は、ソース接地トランジスタ（ＣＳＦ）２、ＣＳＦ２のドレインに入力端子が接続された位相補正回路５、ＣＳＦ２のゲートに出力端子が接続された入力整合回路１及び位相補正回路５の出力端子に入力端子が接続された出力整合回路３から構成されている。この場合、図１に示す高効率増幅器１０は、ＣＳＦ２を主たる増幅手段とする高効率増幅器として構成されている。また、ＣＳＦ２の出力側に接続されている位相補正回路５は、本高効率増幅器１０が特徴とする構成であり、その内部がインダクタや容量あるいはそれらの素子と等価な特性を持つ伝送線路等の回路からなる受動回路から構成されている。さらに、この位相補正回路５は、ＣＳＦ２の入力信号レベルに依存して変化するＣＳＦ２の出力位相と逆相の関係となる位相特性を有している。この場合、位相補正回路５を構成するインダクタのインダクタンス値や容量の容量値は、所望の位相特性が得られるように、シミュレーションによってＳパラメータ（散乱パラメータ）を算出することで求めることができる。また、入力整合回路１及び出力整合回路３は、入力及び出力におけるインピーダンス整合のための回路である。ただし、図１に示す構成のうち、入力整合回路１及び出力整合回路３を除いた構成を、本発明の高効率増幅器１０としてとらえることも可能である。
【００１５】
図２は、図１に示すＣＳＦ２の出力インピーダンスの入力信号レベル依存性を示している。図２は、横軸をＣＳＦ２の入力電力、縦軸をＣＳＦ２の出力インピーダンスとして表す特性図である。入力信号のレベルが高くなる領域、すなわちＣＳＦ２の出力レベルが飽和に達する領域では出力インピーダンスが大きく変化する。このとき、ＣＳＦ２の出力位相は、例えば図９に示すように、ＣＳＦ２の入力信号レベルに依存して変化する。すなわち、ＣＳＦ２の出力位相と出力インピーダンスは、ともに、ＣＳＦ２の入力信号レベルに依存している。そこで、本実施形態の位相補正回路５では、内部の受動回路をその位相特性がＣＳＦ２の出力インピーダンス（すなわち位相補正回路５の入力インピーダンス）の変化に応じて変化するよう構成することで、位相補正回路５がＣＳＦ２の出力位相と逆相になる位相特性を有するものとしている。図３は、ＣＳＦ２が図２の特性を有する場合の位相補正回路５の位相特性を示す図である。なお、図３は、横軸をＣＳＦ２の出力インピーダンス（位相補正回路５の入力インピーダンス）、縦軸を位相とする特性図である。
【００１６】
このようにすることで、本実施の形態では、高効率増幅器全体として入力信号レベルが大きい場合においても位相変化を起こさない高効率増幅器を実現することができる。これによって、高効率増幅器１０は、従来構成と比較して入力信号レベルが大きいときの位相変化を抑えることができ、低歪みな高効率増幅器を実現できるとともに、位相補正回路５を受動回路で実現しているので消費電力を抑えることができる。
【００１７】
図４は、図１に示す位相補正回路５の一具体例としての位相補正回路５ａの構成を示している。図４の位相補正回路５ａは、インダクタＬａ及び容量Ｃａを直列接続した回路５１とインダクタＬｂ及び容量Ｃｂを並列接続した回路５２とを接続することで構成された回路を単位回路５０として、その単位回路５０を１つ又は２つ以上直列接続することで構成された受動回路を備えて構成されている。図１のＣＳＦ２の位相特性が例えば図５に「ＣＳＦ２」として示す特性を有している場合、位相補正回路５ａの位相特性を図５に「位相補正回路５」として示す特性とすることで、図１の高効率増幅器１０の位相特性を「高効率増幅器１０」として示す特性とすることができる。
【００１８】
なお、図５は、横軸を入力電力、縦軸を位相として表す特性図である。また、インダクタＬａ及びＬｂ並びに容量Ｃａ及びＣｂの値は、シミュレーションによってＳパラメータを算出することで求めることができる。その場合、インダクタＬａ及びＬｂ並びに容量Ｃａ及びＣｂの値はすべての単位回路５０でそれぞれが同一となるようにしてもよいし、あるいは各単位回路５０間で異なるものとなるようにしてもよい。すなわち、各単位回路５０は、回路構成のみを同一として、内部の各素子の値を単位回路５０間で異ならせるようにすることもできる。
【００１９】
図４に示す位相補正回路５ａを用いる場合、図２に示した入力インピーダンス変化のもとで、図３に示すような位相特性を有するように各素子の値を設定することで、ＣＳＦ２の出力信号の位相変化と逆相となるように位相補正回路５ａの位相を変えることができる。従って、このように構成された図４の位相補正回路５ａを用いることで、高効率増幅器１０は位相変化のない特性を実現することができる。さらに位相補正回路５ａを受動回路で構成しているため低消費電力化も実現できる。
【００２０】
次に、図６を参照して、図１に示す位相補正回路５の他の具体例について説明する。図６は、図１の位相補正回路５の具体例としての位相補正回路５ｂを、モノリシックマイクロ波集積回路として形成した場合の構成例を模式的に示す平面図である。なお、図６（ｂ）は、図６（ａ）の部分詳細図である。
【００２１】
図６に示す位相補正回路５ｂは、並列に配置された複数の伝送線路５４ａ、５４ｂであって、一端を開放し、他端を複数の伝送線路５４ａ、５４ｂ間で互いに接続したものからなる第１の伝送線路群５４と、同様に、並列に配置された複数の伝送線路５５ａ、５５ｂであって、一端を開放し、他端を複数の伝送線路５５ａ、５５ｂ間で互いに接続したものからなる第２の伝送線路群５５とを、各群の伝送線路（この場合、伝送線路５４ｂ、５５ｂ）が他の群の伝送線路間の空隙５４ｃ、５５ｃに位置するように互いに対向させて配置させたものと、第３の伝送線路５６とが直列接続された回路５７と、第３の伝送線路５６のみに接続される第４の伝送線路５８とにより構成された回路を単位回路５３として、その単位回路５３を１つ又は、第１の伝送線路群及び第２の伝送線路群と、第３の伝送線路とが交互になるようにして２つ以上直列接続することで構成された受動回路を備えて構成されている。また、１つ又は２つ以上直列接続された単位回路５３の両端部には、入力端子７１と、出力端子７２とが設けられている。
【００２２】
なお、図６の構成において、第１の伝送線路群５４と第２の伝送線路群５５とからなる回路が、図４の容量Ｃａに対応している。第１の伝送線路５６がインダクタＬａに対応している。そして、回路５７が、回路５１に対応している。また、第２の伝送線路５８が、インダクタＬｂ及び容量Ｃｂを並列接続した回路５２に対応している。そして、単位回路５３が、単位回路５０に対応している。なお、単位回路５３においても、単位回路５０と同様に、内部の形状（すなわち特性）を単位回路間で異ならせることも可能である。
【００２３】
図６に示す位相補正回路５ｂを用いる場合、図２に示した入力インピーダンス変化のもとで、図３に示すような位相特性を有するように各回路の形状を設定することで、ＣＳＦ２の出力信号の位相変化と逆相となるように位相補正回路５ｂの位相を変えることができる。従って、このように構成された図６の位相補正回路５ｂを用いることで、高効率増幅器１０は位相変化のない特性を実現することができる。さらに位相補正回路５ｂを受動回路で構成しているため低消費電力化も実現できる。
【００２４】
なお、本発明の実施の形態は、上記に限らず、例えば、図４のインダクタや容量の直列あるいは並列接続数を変更したり、図６の位相補正回路５ｂを構成するインダクタや容量に対応する伝送線路や伝送線路群の個数を変更したり、形状を渦巻き状や円形状としたりあるいは立体的な構造としたりする変更を適宜行うことができる。
【符号の説明】
【００２５】
１…入力整合回路、２…ソース接地トランジスタ（ＣＳＦ）、３…出力整合回路、５、５ａ、５ｂ…位相補正回路、５０、５３…単位回路、Ｌａ、Ｌｂ…インダクタ、Ｃａ、Ｃｂ…容量、５１、５７…回路（直列回路）、５２…回路（並列回路）、５４ａ、５４ｂ、５５ａ、５５ｂ、５６、５８…伝送線路、５４、５５…伝送線路群。
【図１】
2010245705.tif 000003
【図２】
2010245705.tif 000004
【図３】
2010245705.tif 000005
【図４】
2010245705.tif 000006
【図５】
2010245705.tif 000007
【図６】
2010245705.tif 000008
【図７】
2010245705.tif 000009
【図８】
2010245705.tif 000010
【図９】
2010245705.tif 000011
【図１０】
2010245705.tif 000012
【図１１】
2010245705.tif 000013