(57)【要約】【課題】後幕のみを備えたフォーカルプレーン型のシャッターを備え、露光時間を均一化する撮像素子及び撮像装置を提供する。【解決手段】撮像素子における走査部は、各転送パルスφＴＸ（φＴＸ１等）によって、複数の単位画素が行列状に２次元に配列された光電変換領域部の転送部を順次走査して、初期化する。シャッター部は、撮像素子を遮光するように走行する。制御部は、撮像素子の蓄積開始走査時におけるシャッターのように、走査部によって順次走査させて撮像素子の露光時間を調整する。【選択図】図４
2010245848.tif 000002
【特許請求の範囲】
【請求項１】
入射光を信号電荷に変換する光電変換部、
前記信号電荷を蓄積する蓄積部、
接続される転送制御線から入力される転送走査信号に応じて前記蓄積部に前記信号電荷を転送する転送動作を行う転送部、
前記蓄積部に蓄積された前記信号電荷を増幅して画素信号として出力信号線に出力する増幅部、
及び接続されるリセット線から入力されるリセット走査信号に応じて該リセット線に保持された電位を前記蓄積部に供給して前記蓄積部に蓄積された前記信号電荷を放電し端子電圧を初期電圧にするリセット動作を行うリセット部、
を少なくとも有する複数の単位画素が行列状に２次元に配列された光電変換領域部と、
前記リセット走査信号を前記リセット線に出力し前記リセット部を順次走査する第１の走査部と、
前記転送走査信号を前記転送制御線に出力し前記転送部を順次走査する第２の走査部と、
を有する撮像素子と、
前記撮像素子を遮光するように走行するシャッター部と、
前記撮像素子を遮光するシャッターの動きに応じて前記第１及び第２の走査部を走査させて前記撮像素子の露光時間を調整する走査制御部と、
を有し、
前記走査制御部は、
前記撮像素子の蓄積開始走査時に重複する時間を有する複数の前記リセット走査信号を前記第１の走査部に出力させる
ことを特徴とする撮像装置。
【請求項２】
前記走査制御部は、
前記撮像素子の蓄積開始走査時に重複する時間を有する複数の前記転送走査信号を前記第２の走査部に出力させる
ことを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記走査制御部は、
前記撮像素子の蓄積開始走査期間内に重複する時間を有する前記リセット走査信号を前記第１の走査部から全ての前記撮像素子の前記リセット部に対してそれぞれ出力させる
ことを特徴とする請求項１に記載の撮像装置。
【請求項４】
前記走査制御部は、
前記撮像素子の蓄積開始走査期間内に重複する時間を有する前記転送走査信号を前記第２の走査部から複数の前記転送制御線に接続された前記単位画素に対して出力させる
ことを特徴とする請求項３に記載の撮像装置。
【請求項５】
前記走査制御部は、
前記撮像素子に蓄積開始させる前に前記第１の走査部が行う前記リセット動作と、前記第２の走査部が行う前記転送動作とが、全ての前記単位画素に並列に行われ、
前記第２の走査部によって行われる前記転送動作を前記撮像素子の蓄積開始走査に応じて前記単位画素ごとに順次停止させる
ことを特徴とする請求項１に記載の撮像装置。
【請求項６】
前記走査制御部は、
前記シャッター部の動作速度を検出する検出手段を備え、検出された動作速度に応じて前記蓄積開始走査の走査速度を調整する
ことを特徴とする請求項１に記載の撮像装置。
【請求項７】
前記走査制御部は、
前記撮像部の蓄積開始走査から前記シャッター部によって遮光されるまでの露光時間を、前記複数の単位画素からの画素信号に基づいて検出し、検出された該露光時間の偏差に応じて前記蓄積開始走査の走査速度を調整する
ことを特徴とする請求項６に記載の撮像装置。
【請求項８】
前記走査制御部は、
前記露光時間の偏差を前記蓄積開始走査の走査速度を調整して低減させる
ことを特徴とする請求項７に記載の撮像装置。
【請求項９】
複数の単位画素が行列状に２次元に配列された撮像素子であって、
入射光を信号電荷に変換する光電変換部、
前記信号電荷を蓄積する蓄積部、
接続される転送制御線から入力される転送走査信号に応じて前記蓄積部に前記信号電荷を転送する転送動作を行う転送部、
前記蓄積部に蓄積された前記信号電荷を増幅して画素信号として出力信号線に出力する増幅部、
接続されるリセット線から入力されるリセット走査信号に応じて該リセット線に保持された電位を前記蓄積部に供給して前記蓄積部に蓄積された前記信号電荷を放電し端子電圧を初期電圧にするリセット動作を行うリセット部、
を少なくとも有する複数の単位画素が行列状に２次元に配列された光電変換領域部と、
前記リセット走査信号を１又は複数の前記リセット線に出力し前記リセット部を順次走査する第１の走査部と、
前記転送走査信号を１又は複数の前記転送制御線に出力し前記転送部を順次走査する第２の走査部と、
を備えることを特徴とする撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像素子により撮影を行い、その撮像素子が受光する光の蓄積時間によって露出が制御される撮像装置に関し、さらに、撮像素子を遮光するシャッターを備えた撮像素子及び撮像装置に関する。
【背景技術】
【０００２】
ＣＭＯＳ（Complementary Metal Oxide Semiconductor）センサなどのランダムスキャン可能な撮像素子を備えた撮像装置（以下、デジタルカメラという。）がある。デジタルカメラでは、受光した光量に応じて画像データが生成され、生成された画像データは撮像素子を構成する画素毎に時系列に読み出される。その読み出しが行われるときに、撮影時の画像の読み出し開始位置の画素と読み出し終了位置の画素とでは、１／３０秒程度の時間差が生じる。このため、高速で移動するような被写体を撮影した場合、この時間差に起因して撮影画像の歪み、いわゆる像流れが発生する。
そこで、高速の被写体を撮影するためには、撮像素子を高速に遮光する機械的な遮光手段が必要となる。従来、この機械的な遮光手段としては、銀塩フィルムを用いる一眼レフカメラにおいて使用されているフォーカルプレーン型のシャッターを採用したデジタルカメラが知られている。
フォーカルプレーン型のシャッターを用いたデジタルカメラでは、フォーカルプレーン型のシャッターが先幕と後幕の２枚の幕を有し、先幕と後幕との幕間（スリット）の幅と幕速により露光時間を決めていた。そのため、従来のフォーカルプレーン型のシャッターは、その構造が複雑で部品点数も多くなるという欠点があった。
また、機械的遮光手段の構造を簡素して部品点数を削減し、かつ高速のシャッター速度にも対応する技術が開示されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第３７０９７２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１では、機械的遮光手段の構造を簡素化させたことにより、露光時間の均一性が低下するという問題が生じることがある。
このデジタルカメラでは、レリーズ手段が出力するレリーズ開始信号に基づいて、フォーカルプレーン型のシャッターの幕体の幕速に同期させて幕体の移動と同じ方向に順次撮像素子のリセット動作が行われる。また、リセット動作の開始から露出演算手段により演算されたシャッター速度に応じた所定時間が経過した時点でフォーカルプレーン型のシャッターの幕体の駆動が開始される。
つまり、一端側から他端側に向かって順次撮像素子のリセット動作が行われることによる撮像素子の受光素子の順次的露光開始動作が、従前のフォーカルプレーン型のシャッターの先幕の役務を果たすため、フォーカルプレーン型のシャッターとしては、後幕に相当する１枚の幕体のみを備えていれば良いことになり、その分構造が簡素化されると共に部品点数も削減される。
【０００５】
ここで、図２と図３を援用し、図９と図１０を用いて従来の撮像装置における撮像素子のリセット動作について具体的に説明する。
図９は、図２及び図３に示される撮像素子２４において露光前のリセット処理を行う一般的な駆動方法を示すタイミングチャートである。
リセット処理はフォトダイオード２と蓄積領域５に蓄積された電荷を放電して、次の露光による充電に備える処理である。
図９に示されるタイミングチャートのように、例えば撮像素子２４の第１行目の単位画素１−１１〜１−１ｍをリセット処理する場合には、まず、リセットパルス信号φＲＳ１をハイレベルとしてリセットスイッチ４を導通状態にする。このように、蓄積領域５の電位をリセットレベルの電源電圧ＶＤＤに遷移させるリセット処理が行われる。
次に、転送パルス信号φＴＸ１をハイレベルにして転送スイッチ３を導通状態にさせることでフォトダイオード２と蓄積領域５とが接続されてフォトダイオード２も同電位の電源電圧ＶＤＤとなり、フォトダイオード２と蓄積領域５とに蓄積された電荷が放電される。
最後に、リセットパルス信号φＲＳ１と転送パルス信号φＴＸ１をローレベルにして、リセットスイッチ４と転送スイッチ３を遮断状態にすることで蓄積領域５とＶＤＤとが遮断され、フォトダイオード２と蓄積領域５とが遮断されてリセット処理が終了する。その後、次の２行目、３行目の順で最終行のｎ行目までリセット処理が継続して行われる。
【０００６】
図１０は、図９のタイミングチャートによってリセット処理を行った場合の動作をモデル化してグラフに示したものである。このグラフ（ａ）によって示されるように、撮像素子２４に対する電気的なリセット処理の走査速度より、シャッター部２３によって行われる機械的な走査速度（遮光）の速度が速い場合には、１行目の露光時間ｔ１より、ｎ行目の露光時間ｔｎの方が短くなる。
このような露光時間のバラツキがあると、同じ受光強度の光を検出しても、撮像素子２４によって検出される画面の２次元の特定方向に輝度変化がノイズとして検出されてしまう問題がある。
【０００７】
本発明は、上記問題を解決すべくなされたもので、その目的は、後幕のみを備えたフォーカルプレーン型のシャッターを備え、露光時間を均一化する撮像素子並びに撮像装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記問題を解決するために、本発明は、入射光を信号電荷に変換する光電変換部、前記信号電荷を蓄積する蓄積部、接続される転送制御線から入力される転送走査信号に応じて前記蓄積部に前記信号電荷を転送する転送動作を行う転送部、前記蓄積部に蓄積された前記信号電荷を増幅して画素信号として出力信号線に出力する増幅部、及び接続されるリセット線から入力されるリセット走査信号に応じて該リセット線に保持された電位を前記蓄積部に供給して前記蓄積部に蓄積された前記信号電荷を放電し端子電圧を初期電圧にするリセット動作を行うリセット部、を少なくとも有する複数の単位画素が行列状に２次元に配列された光電変換領域部と、前記リセット走査信号を前記リセット線に出力し前記リセット部を順次走査する第１の走査部と、前記転送走査信号を前記転送制御線に出力し前記転送部を順次走査する第２の走査部と、を有する撮像素子と、前記撮像素子を遮光するように走行するシャッター部と、前記撮像素子を遮光するシャッターの動きに応じて前記第１及び第２の走査部を走査させて前記撮像素子の露光時間を調整する走査制御部と、を有し、前記走査制御部は、前記撮像素子の蓄積開始走査時に重複する時間を有する複数の前記リセット走査信号を前記第１の走査部に出力させることを特徴とする撮像装置である。
【０００９】
また、本発明は、上記の発明において、前記走査制御部は、前記撮像素子の蓄積開始走査時に重複する時間を有する複数の前記転送走査信号を前記第２の走査部に出力させることを特徴とする。
【００１０】
また、本発明は、上記の発明において、前記走査制御部は、前記撮像素子の蓄積開始走査期間内に重複する時間を有する前記リセット走査信号を前記第１の走査部から全ての前記撮像素子の前記リセット部に対してそれぞれ出力させることを特徴とする。
【００１１】
また、本発明は、上記の発明において、前記走査制御部は、前記撮像素子の蓄積開始走査期間内に重複する時間を有する前記転送走査信号を前記第２の走査部から複数の前記転送制御線に接続された前記単位画素に対して出力させることを特徴とする。
【００１２】
また、本発明は、上記の発明において、前記走査制御部は、前記撮像素子に蓄積開始させる前に前記第１の走査部が行う前記リセット動作と、前記第２の走査部が行う前記転送動作とが、全ての前記単位画素に並列に行われ、前記第２の走査部によって行われる前記転送動作を前記撮像素子の蓄積開始走査に応じて前記単位画素ごとに順次停止させることを特徴とする。
【００１３】
また、本発明は、上記の発明において、前記走査制御部は、前記シャッター部の動作速度を検出する検出手段を備え、検出された動作速度に応じて前記蓄積開始走査の走査速度を調整することを特徴とする。
【００１４】
また、本発明は、上記の発明において、前記走査制御部は、前記撮像部の蓄積開始走査から前記シャッター部によって遮光されるまでの露光時間を、前記複数の単位画素からの画素信号に基づいて検出し、検出された該露光時間の偏差に応じて前記蓄積開始走査の走査速度を調整することを特徴とする。
【００１５】
また、本発明は、上記の発明において、前記走査制御部は、前記露光時間の偏差を前記蓄積開始走査の走査速度を調整して低減させることを特徴とする。
【００１６】
また、本発明は、複数の単位画素が行列状に２次元に配列された撮像素子であって、入射光を信号電荷に変換する光電変換部、前記信号電荷を蓄積する蓄積部、接続される転送制御線から入力される転送走査信号に応じて前記蓄積部に前記信号電荷を転送する転送動作を行う転送部、前記蓄積部に蓄積された前記信号電荷を増幅して画素信号として出力信号線に出力する増幅部、接続されるリセット線から入力されるリセット走査信号に応じて該リセット線に保持された電位を前記蓄積部に供給して前記蓄積部に蓄積された前記信号電荷を放電し端子電圧を初期電圧にするリセット動作を行うリセット部、を少なくとも有する複数の単位画素が行列状に２次元に配列された光電変換領域部と、前記リセット走査信号を１又は複数の前記リセット線に出力し前記リセット部を順次走査する第１の走査部と、前記転送走査信号を１又は複数の前記転送制御線に出力し前記転送部を順次走査する第２の走査部と、を備えることを特徴とする撮像素子である。
【発明の効果】
【００１７】
この本発明によれば、撮像装置が備える撮像素子における光電変換領域部では、入射光を信号電荷に変換する光電変換部、前記信号電荷を蓄積する蓄積部、接続される転送制御線から入力される転送走査信号に応じて前記蓄積部に前記信号電荷を転送する転送動作を行う転送部、前記蓄積部に蓄積された前記信号電荷を増幅して画素信号として出力信号線に出力する増幅部、及び接続されるリセット線から入力されるリセット走査信号に応じて該リセット線に保持された電位を前記蓄積部に供給して前記蓄積部に蓄積された前記信号電荷を放電し端子電圧を初期電圧にするリセット動作を行うリセット部、を少なくとも有する複数の単位画素が行列状に２次元に配列されている。
その撮像素子において、リセット走査信号をリセット線に出力してリセット部が順次走査され、転送走査信号を転送制御線に出力して転送部が順次走査される。走査制御部は、撮像素子を遮光するように走行するシャッター部と、撮像素子を遮光するシャッターの動きに応じてリセット部及び転送部の走査を制御して撮像素子の露光時間を調整する。走査制御部は、撮像素子の蓄積開始走査時に重複する時間を有するリセット走査信号を第１の走査部に出力させる。
【００１８】
これにより、後幕のみを備えたフォーカルプレーン型のシャッターを備えた撮像装置では、蓄積領域のレベルが安定するまでの待ち時間が不要となり、全体のリセット動作時間を短縮することができる。フォーカルプレーン型のシャッターの後幕動作のスピードに近づけることができるようになったことにより、その機械的な動作特性に応じて、撮像素子のリセット処理の応答速度を制御することができる。そして、シャッターの動作速度に同期して撮像素子のリセット処理を行うことによって、露光時間を均一化する撮像素子並びに撮像装置を提供することが可能になる。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１実施形態における固体撮像装置の構成を示すブロック図である。
【図２】第１実施形態における単位画素の構成を示すブロック図である。
【図３】第１実施形態におけるカラムアンプ部の構成を示すブロック図である。
【図４】第１実施形態におけるタイミングチャートである。
【図５】第２実施形態におけるタイミングチャートである。
【図６】第３実施形態におけるタイミングチャートである。
【図７】第４実施形態におけるタイミングチャートである。
【図８】第５実施形態におけるタイミングチャートである。
【図９】従来の実施形態におけるタイミングチャートである。
【図１０】従来の実施形態における撮像装置の露光処理を示す図である。
【発明を実施するための形態】
【００２０】
以下、本発明の一実施形態について図を参照して説明する。
（第１実施形態）
図１は、本発明の第１実施形態における撮像装置の構成を示すブロック図である。
撮像装置１００は、レンズ部２２、シャッター部２３、撮像素子２４、出力端子２５、信号処理部２６、メモリ部２７、記録媒体２８、レンズ制御部２９、シャッター駆動部３０、駆動部３１及び制御部３２を備える。
【００２１】
撮像装置１００におけるレンズ部２２は、被写体像を撮像素子２４の受光面に結像させる。レンズ部２２はレンズ制御部２９によってズーム、フォーカス、絞りなどが駆動制御される。シャッター部２３は、レンズ部２２を介して取り込まれる光を遮光部材によって遮光する。所謂一眼レフカメラに使用されるフォーカルプレーン型のシャッター機構を備える。シャッター部２３は、シャッター駆動部３０によって駆動制御される。撮像素子２４は、レンズ部２２を介して取り込まれた光が受光面で結像され、結像された被写体の情報を画像信号に変換し、出力端子２５を介して出力する。
【００２２】
信号処理部２６は、撮像素子２４から出力された画像信号に対して定められた処理を行う。信号処理部２６によって行われる処理には、画素信号の検出、画像信号の増幅、画像データに各種の補正、画像データの圧縮などがある。
駆動部３１は、撮像素子２４を駆動し制御する。制御部３２は、撮像装置１００全体の制御を行う。制御部３２は、図示されないレリーズ操作などの操作入力を検出した検出信号が入力され、その検出信号に応じて撮像装置１００を構成する各部に制御信号を出力する。メモリ部２７は、画像データを一時的に記憶する。記録媒体２８は、画像データの記録または読み出しを行うための半導体メモリなどにより構成され、着脱可能な状態で撮像装置１００に内蔵される。
【００２３】
図２は、本発明の第１実施形態における撮像素子２４の構成を示すブロック図である。
この図に示される撮像素子２４は、光電変換領域部１、垂直走査回路８、信号出力線９、負荷電流源１０、カラムアンプ部１１、水平選択スイッチ１２、出力アンプ部１３及び水平走査回路１４を備える。
【００２４】
撮像素子２４において光電変換領域部１は、ｎ行ｍ列の２次元のマトリックス状に配置された光電気信号変換を行う単位画素１−１１〜１−ｎｍ（代表して１つの単位画素を示すときには「単位画素１−ｎｍ」という。）を備える。単位画素１−ｎｍは、選択信号によって選択され、選択された単位画素１−ｎｍは、出力に接続されている信号出力線９に信号を出力する。
【００２５】
図３は、その単位画素１−ｎｍの構成例を示すブロック図である。
この図に示される単位画素１−ｎｍは、フォトダイオード２、転送スイッチ３、リセットスイッチ４、蓄積領域（以下、「フロ−ティングディフュージョン」ともいう）５、増幅ＭＯＳ（Metal Oxide Semiconductor）アンプ６、選択スイッチ７を備える。
【００２６】
単位画素１−ｎｍにおいてフォトダイオード２は、アノードが基準電位に接続され、カソードから信号が出力される。フォトダイオード２が出力する信号は、受光した光信号の輝度に応じてその光の量を変換された電気信号である。転送スイッチ３は、ドレインがフォトダイオード２のカソードに接続され、ソースが蓄積領域５に接続され、ゲートが信号線ＴＸ１に接続される。転送スイッチ３は、ＯＮ（オン）状態時にフォトダイオード２によって出力された電気信号を蓄積領域５に転送する。リセットスイッチ４は、一端が電源ＶＤＤ、他端が蓄積領域５に、ゲートが信号線ＲＳｎに接続される。リセットスイッチ４は、入力されるリセット信号により端子間をＯＮ（オン）状態にさせ蓄積領域５に蓄積する電荷を放電する。蓄積領域５は、一端が基準電位に、他端が転送スイッチ３を介して、フォトダイオード２に接続される容量を備え、入力される光信号の輝度情報に応じた電気信号に対応する電荷を蓄積する。増幅ＭＯＳアンプ６は、ドレインが電源ＶＤＤに、ゲートが蓄積領域５に接続され、蓄積領域５の端子電圧を増幅する。選択スイッチ７は、ドレインが増幅ＭＯＳアンプ６のソースに接続され、ソースが信号出力線９に接続され、ゲートが信号線ＳＥＬｎに接続される。選択スイッチ７は、信号線ＳＥＬｎを介して選択信号が入力されると増幅ＭＯＳアンプ６で増幅された信号を信号出力線９に出力する。
【００２７】
図２に戻り、撮像素子２４において垂直走査回路８は、光電変換領域部１にマトリックス状に配置された単位画素１−ｎｍを順次切り換える選択信号を出力する。選択信号によって選択された単位画素１−ｎｍは、それぞれ受光して蓄積された電荷に応じた出力電圧の信号を出力する。垂直走査回路８は、単位画素１−ｎｍを選択する選択信号を順次走査する選択信号を出力する操作部を出力する複数の走査手段（第１の走査手段及び第２の走査手段）を備えている。
信号出力線９は、垂直走査回路８から出力された選択信号に基づいて選択された単位画素１−ｎｍが出力する画素信号を転送する。信号出力線９は、複数の信号出力線９−１、９−２、・・・、９−ｎ（以下、複数の信号線９−１、９−２、・・・、９−ｎをまとめて示すときには、「信号出力線９」という。）からなり、それぞれ接続されている単位画素１−ｎｍの信号を転送する。負荷電流源１０は、信号出力線９ごとに設けられる負荷電流源１０−１、１０−２、・・・、１０−ｎ（以下、負荷電流源１０−１、１０−２、・・・、１０−ｎをまとめて示すときには、「負荷電流源１０」という。）からなり、それぞれ信号出力線９に接続される。負荷電流源１０は、信号出力線９のバイアス電位を設定する。
【００２８】
カラムアンプ部１１は、信号出力線９を介して接続される単位画素１−ｎｍが出力する画像信号を増幅し出力する。水平走査回路１４は、カラムアンプ部１１が出力する信号を順次選択する選択信号を出力する。水平選択スイッチ１２は、水平出力回路４１によって出力されたカラムアンプ部１１が出力する信号を順次選択する信号に基づいて、高輝度信号読出し線及び低輝度信号読出し線を接続する選択回路である。高輝度信号読出し線は、カラムアンプ部１１で増幅された高輝度領域の信号を転送す信号線である。低輝度信号読出し線は、カラムアンプ部１１で増幅された低輝度領域の信号を転送する信号線である。出力アンプ部１３には、カラムアンプ部１１で増幅された信号が水平選択スイッチ１２で選択され、信号読出し線を介して入力される。
【００２９】
図４は第1実施形態における先幕リセット動作時のタイミングチャートを示しており、これを用いて第1実施形態を説明する。
図示されるタイミングチャートでは、撮像装置１００において操作されたレリーズ操作に基づいた制御入力を制御部３２が検出し、制御部３２が駆動部３１を介して撮像素子２４のリセット処理を行い各単位画素１−ｎｍが撮像を開始するタイミングを示す。
この図には、撮像素子２４を制御する制御線の一部が示されている。すなわち、１行目の単位画素１−１１〜単位画素１−１ｍ（以下、「１行目の単位画素１−１１〜単位画素１−１ｍ」を「１行目の単位画素１−１ｍ」という。）を制御する制御線には、行選択信号線ＳＥＬ１、リセットパルス信号線ＲＳ１及び転送パルス信号線ＴＸ１が示されている。２行目の単位画素１−２１〜単位画素１−２ｍ（以下、「２行目の単位画素１−２１〜単位画素１−２ｍ」を「２行目の単位画素１−２ｍ」という。）を制御する制御線には、行選択信号線ＳＥＬ２、リセットパルス信号線ＲＳ２及び転送パルス信号線ＴＸ２が示されている。並びに、３行目の単位画素１−３１〜単位画素１−３ｍ（以下、「３行目の単位画素１−３１〜単位画素１−３ｍ」を「３行目の単位画素１−３ｍ」という。）を制御する制御線には、行選択信号線ＳＥＬ３、リセットパルス信号線ＲＳ３及び転送パルス信号線ＴＸ３等が示されている。
【００３０】
この図には、１行目の単位画素１−１ｍから順にリセット状態を解除して、それぞれの画素が受光した光を変換し始めるタイミングが示されている。図に示される範囲では、垂直走査回路８が出力する１行目から３行目の単位画素１−１１〜単位画素１−３ｍへの制御信号が示されているが、撮像素子２４では、垂直走査回路８によって図示されない各行の画素を制御する信号がｎ行目の画素まで同様に繰り返し順次走査され、所望の制御が繰り返して行われる。また、行選択信号φＳＥＬ１からφＳＥＬｎ、リセットパルス信号φＲＳ１からφＲＳｎ及び転送パルス信号φＴＸ１からφＴＸｎをそれぞれまとめて表すときには、行選択信号φＳＥＬ、リセットパルス信号φＲＳ及び転送パルス信号φＴＸと示す。行選択信号φＳＥＬ、リセットパルス信号φＲＳ及び転送パルス信号φＴＸは、それぞれハイレベルによって活性化された状態を示す。
【００３１】
例えば、図に示されるように行選択信号φＳＥＬ１がローレベル、リセットパルス信号φＲＳ１がハイレベル及び転送パルス信号φＴＸ１がローレベルで示される１行目の単位画素１−１ｍがリセット処理が開始されている状態で、リセットパルス信号φＲＳ２をハイレベルにして、２行目の単位画素１−２ｍをリセット処理を開始する（時刻ｔ２１）。転送パルス信号φＴＸ１がハイレベルに遷移して、１行目の単位画素１−１ｍの蓄積領域５のリセットを開始してリセット処理を継続する。その時点（時刻ｔ１２）では、２行目の単位画素１−２ｍのリセット処理が進行する。
リセットパルス信号φＲＳ１及び転送パルス信号φＴＸ１をローレベルに遷移させて、１行目の単位画素１−１ｍにおける蓄積領域５とフォトダイオード２のリセット処理を終了する（時刻ｔ１３）。
１行目の単位画素１−１ｍのリセット処理中に２行目のリセット処理を開始する。１行目の単位画素１−１ｍのリセット処理が終了してから、処理を開始することにより長くなるリセット処理時間を必要とせず、すぐに転送パルス信号φＴＸ２がハイレベルに遷移して、蓄積領域５とすることができ、２行目の単位画素１−２ｍの蓄積領域５とフォトダイオード２のリセット処理を速やかに開始することができる。
【００３２】
つまり、転送パルス信号φＴＸ２がハイレベルに遷移されるまでにリセットパルス信号φＲＳ２のハイレベルの継続時間が確保でき、転送パルス信号φＴＸ２がハイレベルに遷移したときには蓄積領域５の電位が、すでにリセットレベルに安定している。そのため、１行目の単位画素１−１ｍのリセット処理終了後における、２行目の蓄積領域５の電位が安定するまでの待ち時間を確保することが不要となる。同じように、２行目の単位画素１−２ｍをリセット処理している時点で次の３行目のリセットパルス信号φＲＳ３を先行してハイレベルとして、３行目の蓄積領域５のリセット処理を開始することができる。
このように、複数の行のリセット処理を並行して処理することで、目的の行の蓄積領域５の電位がリセットレベルになるまでの待ち時間を、独立して確保することなく処理できる。すなわち、リセット処理する行のリセットパルス信号φＲＳを、１行前の行のリセット処理を行っている時間の間から先行してハイレベルとすることで、目的の行の蓄積領域５の電位がリセットレベルになるまでの待ち時間を、独立して確保することなく処理できる。それぞれの行のリセット処理を並列処理することにより全体のリセット動作時間を短縮することができ、フォーカルプレーン型のシャッターの後幕動作のスピードに近づけることが可能となる。この図に示した例では、各行のリセット処理を完了させる間隔を約１マイクロ秒程度に短縮することが可能になる。
【００３３】
（第２実施形態）
図５は第2実施形態における先幕リセット動作時のタイミングチャートを示しており、これを用いて第2実施形態を説明する。
図示されるタイミングチャートでは、撮像装置１００において操作されたレリーズ操作に基づいた制御入力を制御部３２が検出し、制御部３２が駆動部３１を介して撮像素子２４のリセット処理を行い各画素が撮像を開始するタイミングを示す。
【００３４】
この図には、撮像素子２４を制御する制御線の一部が示されている。すなわち、１行目の単位画素１−１ｍを制御する制御線には、行選択信号線ＳＥＬ１、リセットパルス信号線ＲＳ１及び転送パルス信号線ＴＸ１が示されている。２行目の単位画素１−２ｍを制御する制御線には、行選択信号線ＳＥＬ２、リセットパルス信号線ＲＳ２及び転送パルス信号線ＴＸ２が示されている。並びに、３行目の単位画素１−３ｍを制御する制御線には、行選択信号線ＳＥＬ３、リセットパルス信号線ＲＳ３及び転送パルス信号線ＴＸ３等が示されている。
【００３５】
第１実施形態においては、先行してリセットパルス信号φＲＳをハイレベルとすることで蓄積領域５をリセットしていたが、第2実施形態ではさらに転送パルス信号φＴＸをリセットしたい行の1行前の転送パルス信号φＴＸと重なるように動作させる。
例えば、図に示されるように行選択信号φＳＥＬ１がローレベル、リセットパルス信号φＲＳ１がハイレベル及び転送パルス信号φＴＸ１がローレベルで示される１行目の単位画素１−１ｍがリセット処理が開始されている状態で、リセットパルス信号φＲＳ２をハイレベルにして、２行目の単位画素１−２ｍをリセット処理を開始する（時刻ｔ２１）。転送パルス信号φＴＸ１がハイレベルに遷移して、１行目の単位画素１−１ｍの蓄積領域５のリセットを開始してリセット処理を継続する。その時点（時刻ｔ１２）では、２行目の単位画素１−２ｍのリセット処理が進行する。
１行目の単位画素１−１ｍのリセット処理中に２行目のリセット処理を開始する。１行目の単位画素１−１ｍにおける蓄積領域５とフォトダイオード２のリセット処理の終了を待たずに、処理を開始することにより長くなるリセット処理時間を必要とせずに転送パルス信号φＴＸ２がハイレベルに遷移することができ、２行目の単位画素１−２ｍの蓄積領域５とフォトダイオード２のリセット処理を速やかに開始することができる。
２行目のリセット処理を開始してから、リセットパルス信号φＲＳ１及び転送パルス信号φＴＸ１をローレベルに遷移させて、１行目の単位画素１−１ｍにおける蓄積領域５とフォトダイオード２のリセット処理を終了する（時刻ｔ１３）。
【００３６】
つまり、転送パルス信号φＴＸ２がハイレベルに遷移されるまでにリセットパルス信号φＲＳ２のハイレベルの継続時間が確保でき、転送パルス信号φＴＸ２がハイレベルに遷移したときには蓄積領域５の電位が、すでにリセットレベルに安定している。そのため、１行目の単位画素１−１ｍのリセット処理が終了する前であっても、２行目の蓄積領域５の電位が安定するまでの待ち時間を確保することが不要となる。同じように、２行目の単位画素１−２ｍをリセット処理している時点で次の３行目のリセットパルス信号φＲＳ３を先行してハイレベルとして、３行目の蓄積領域５のリセット処理を開始することができる。
このように、複数の行のリセット処理を並行して処理することで、目的の行の蓄積領域５の電位がリセットレベルになるまでの待ち時間を、独立して確保することなく処理できる。すなわち、リセット処理する行のリセットパルス信号φＲＳ並びに転送パルス信号φＴＸを、１行前の行のリセット処理を行っている時間の間から先行してハイレベルとすることで、目的の行の蓄積領域５の電位がリセットレベルになるまでの待ち時間を、独立して確保することなく処理できる。それぞれの行のリセット処理を並列処理することにより全体のリセット動作時間を短縮することができ、フォーカルプレーン型のシャッターの後幕動作のスピードに近づけることが可能となる。この図に示した例では、各行のリセット処理を完了させる間隔を約０．５マイクロ秒程度に短縮することが可能になる。
【００３７】
（第３実施形態）
図６は、第３実施形態における先幕リセット動作時のタイミングチャートを示しており、これを用いて第３実施形態を説明する。
図示されるタイミングチャートでは、撮像装置１００において操作されたレリーズ操作に基づいた制御入力を制御部３２が検出し、制御部３２が駆動部３１を介して撮像素子２４のリセット処理を行い各画素が撮像を開始するタイミングを示す。
【００３８】
この図には、撮像素子２４を制御する制御線の一部が示されている。すなわち、１行目の単位画素１−１ｍを制御する制御線には、行選択信号線ＳＥＬ１、リセットパルス信号線ＲＳ１及び転送パルス信号線ＴＸ１が示されている。２行目の単位画素１−２ｍを制御する制御線には、行選択信号線ＳＥＬ２、リセットパルス信号線ＲＳ２及び転送パルス信号線ＴＸ２が示されている。並びに、３行目の単位画素１−３ｍを制御する制御線には、行選択信号線ＳＥＬ３、リセットパルス信号線ＲＳ３及び転送パルス信号線ＴＸ３等が示されている。
【００３９】
本実施形態は、リセットパルス信号φＲＳ１、φＲＳ２及びφＲＳ３がハイレベルに固定されている。前述の第1実施形態(図４)とは、リセットパルス信号φＲＳの制御を行わない点が相違する。
【００４０】
例えば、図に示されるように各行のリセットパルス信号φＲＳが全てローレベルで示され、それぞれの行の画素における蓄積領域５のリセット処理が行われている。
行選択信号φＳＥＬ１及び転送パルス信号φＴＸ１がローレベルで示される１行目の単位画素１−１ｍがリセット処理が開始されている状態で、転送パルス信号φＴＸ１がハイレベルに遷移して、１行目の単位画素１−１ｍにおける蓄積領域５とフォトダイオード２のリセットを開始する。その時点（時刻ｔ１２）では、２行目の単位画素１−２ｍにおける蓄積領域５のリセット処理が進行している。
【００４１】
転送パルス信号φＴＸ１をローレベルに遷移させて、１行目の単位画素１−１ｍのリセット処理を終了する（時刻ｔ１３）。
１行目の単位画素１−１ｍにおける蓄積領域５とフォトダイオード２のリセット処理中に２行目の単位画素１−２ｍにおける蓄積領域５とフォトダイオード２のリセット処理を開始する。１行目の単位画素１−１ｍのリセット処理が終了してから、処理を開始することにより長くなるリセット処理時間を必要とせず、すぐに転送パルス信号φＴＸ２がハイレベルに遷移することができ、２行目の単位画素１−２ｍの蓄積領域５のリセット処理を速やかに開始することができる。
つまり、転送パルス信号φＴＸ２がハイレベルに遷移されるまでにリセットパルス信号φＲＳ２のハイレベルの継続時間が確保でき、転送パルス信号φＴＸ２がハイレベルに遷移したときには蓄積領域５の電位が、すでにリセットレベルに安定している。そのため、１行目の単位画素１−１ｍのリセット処理終了後における、２行目の蓄積領域５の電位が安定するまでの待ち時間を確保することが不要となる。同じように、２行目の単位画素１−２ｍをリセット処理している時点で次の３行目のリセットパルス信号φＲＳ３を先行してハイレベルとして、３行目の単位画素１−３ｍにおける蓄積領域５のリセット処理を開始する。
【００４２】
このように、各行における蓄積領域５のリセット処理を並行して処理することで、目的の行の蓄積領域５の電位がリセットレベルになるまでの待ち時間を、それぞれ独立して確保することなく処理できる。すなわち、リセット処理する行のリセットパルス信号φＲＳを、常にハイレベルとすることで、目的の行の画素における蓄積領域５の電位がリセットレベルになるまでの待ち時間を、独立して確保することなく処理できる。それぞれの行のリセット処理を並列処理することにより全体のリセット動作時間を短縮することができ、フォーカルプレーン型のシャッターの後幕動作のスピードに近づけることが可能となる。この図に示した例では、各行のリセット処理を完了させる間隔を約１マイクロ秒程度に短縮することが可能になる。
【００４３】
（第４実施形態）
図７は第4実施形態における先幕リセット動作時のタイミングチャートを示しており、これを用いて第4実施形態を説明する。
【００４４】
図示されるタイミングチャートでは、撮像装置１００において操作されたレリーズ操作に基づいた制御入力を制御部３２が検出し、制御部３２が駆動部３１を介して撮像素子２４のリセット処理を行い各画素が撮像を開始するタイミングを示す。
【００４５】
この図には、撮像素子２４を制御する制御線の一部が示されている。すなわち、１行目の単位画素１−１ｍを制御する制御線には、行選択信号線ＳＥＬ１、リセットパルス信号線ＲＳ１及び転送パルス信号線ＴＸ１が示されている。２行目の単位画素１−２ｍを制御する制御線には、行選択信号線ＳＥＬ２、リセットパルス信号線ＲＳ２及び転送パルス信号線ＴＸ２が示されている。並びに、３行目の単位画素１−３ｍを制御する制御線には、行選択信号線ＳＥＬ３、リセットパルス信号線ＲＳ３及び転送パルス信号線ＴＸ３等が示されている。
【００４６】
第３実施形態(図６)との違いは、転送パルス信号φＴＸをリセットしたい行の1行前の転送パルス信号φＴＸと重なるように動作させることである。
【００４７】
例えば、図に示されるように各行のリセットパルス信号φＲＳが全てローレベルで示され、それぞれの行の画素における蓄積領域５のリセット処理が行われている。
行選択信号φＳＥＬ１及び転送パルス信号φＴＸ１がローレベルで示される１行目の単位画素１−１ｍがリセット処理が開始されている状態で、転送パルス信号φＴＸ１がハイレベルに遷移して、１行目の単位画素１−１ｍにおける蓄積領域５とフォトダイオード２のリセットを開始する。その時点（時刻ｔ１２）では、２行目の単位画素１−２ｍにおける蓄積領域５のリセット処理が進行している。
【００４８】
転送パルス信号φＴＸ２をハイレベルに遷移させて、１行目の単位画素１−１ｍにおける蓄積領域５とフォトダイオード２のリセット処理中に２行目の単位画素１−２ｍにおける蓄積領域５とフォトダイオード２のリセット処理を開始する。１行目の単位画素１−１ｍのリセット処理が終了するのを待たずに転送パルス信号φＴＸ２がハイレベルに遷移することができ、２行目の単位画素１−２ｍの蓄積領域５のリセット処理を速やかに開始することができる。
２行目のリセット処理を開始してから、転送パルス信号φＴＸ１をローレベルに遷移させて、１行目の単位画素１−１ｍのリセット処理を終了する（時刻ｔ１３）。
【００４９】
つまり、転送パルス信号φＴＸ２がハイレベルに遷移されるまでにリセットパルス信号φＲＳ２のハイレベルの継続時間が確保でき、転送パルス信号φＴＸ２がハイレベルに遷移したときには蓄積領域５の電位が、すでにリセットレベルに安定している。そのため、１行目の単位画素１−１ｍのリセット処理終了後における、２行目の蓄積領域５の電位が安定するまでの待ち時間を確保することが不要となる。同じように、２行目の単位画素１−２ｍをリセット処理している時点で次の３行目のリセットパルス信号φＲＳ３を先行してハイレベルとして、３行目の単位画素１−３ｍにおける蓄積領域５のリセット処理を開始する。
このように、各行における蓄積領域５のリセット処理を並行して処理することで、目的の行の蓄積領域５の電位がリセットレベルになるまでの待ち時間を、それぞれ独立して確保することなく処理できる。すなわち、リセット処理する行のリセットパルス信号φＲＳを、常にハイレベルとすることで、目的の行の画素における蓄積領域５の電位がリセットレベルになるまでの待ち時間を、独立して確保することなく処理できる。それぞれの行のリセット処理を並列処理することにより全体のリセット動作時間を短縮することができ、フォーカルプレーン型のシャッターの後幕動作のスピードに近づけることが可能となる。この図に示した例では、各行のリセット処理を完了させる間隔を約０．５マイクロ秒程度に短縮することが可能になる。
【００５０】
（第５実施形態）
図８は第５実施形態における先幕リセット動作時のタイミングチャートを示しており、これを用いて第5実施形態を説明する。
【００５１】
図示されるタイミングチャートでは、撮像装置１００において操作されたレリーズ操作に基づいた制御入力を制御部３２が検出し、制御部３２が駆動部３１を介して撮像素子２４のリセット処理を行い各画素が撮像を開始するタイミングを示す。
【００５２】
この図には、撮像素子２４を制御する制御線の一部が示されている。すなわち、１行目の単位画素１−１ｍを制御する制御線には、行選択信号線ＳＥＬ１、リセットパルス信号線ＲＳ１及び転送パルス信号線ＴＸ１、２行目の単位画素１−２ｍを制御する制御線には、行選択信号線ＳＥＬ２、リセットパルス信号線ＲＳ２及び転送パルス信号線ＴＸ２、並びに、３行目の単位画素１−３ｍを制御する制御線には、行選択信号線ＳＥＬ３、リセットパルス信号線ＲＳ３及び転送パルス信号線ＴＸ３等が示されている。
【００５３】
本実施形態において、順次リセット動作を始める前に全画素一括でリセットパルス信号φＲＳ１、φＲＳ２、φＲＳ３と転送パルス信号φＴＸ１、φＴＸ２、φＴＸ３をハイレベルとする。ここで、蓄積領域５のレベルが安定するのに十分なハイレベル期間があれば、リセット動作の開始後は転送パルス信号φＴＸ１、φＴＸ２、φＴＸ３を順次ローレベルとすればよく、1行当たりのリセット時間は転送パルス信号φＴＸをローレベルにする時間で決まるので、リセット動作時間を短縮することが可能となる。
【００５４】
（第６実施形態）
第１実施形態から第５実施形態までに示した撮像素子２４では、撮像開始時点での各行の画素のリセット処理を順次走査することによって、露光時間の時間調整が行われるものである。
これらの時間調整の目的は、撮像素子２４における各画素の露光時間を一定にすることにある。上記に示した方法によって機械的な動作によるシャッターの走行速度に遅れることなく、撮像素子２４のリセットを行うことが可能となった。
さらに、電気的な制御による撮像素子２４のリセット処理の走査速度と、シャッターの遮光幕の走行速度を同期させることにより、さらに露光時間の均一化をはかることができる。
【００５５】
図１及び図２に示した構成において、制御部３２に以下の制御を行わせる。
撮像素子２４における複数の単位画素を予め選択し、それぞれの単位画素の露光時間のバラツキから相対的な速度差を検出することができる。その検出は、撮像範囲に含まれない部分の予備の単位画素を選定することで、新たに専用のセンサーを配置せずに容易に検出することができる。各単位画素のリセット走査指示が出力された開始時間から、シャッター部２３によって遮光される時刻までの時間差を統計処理することにより、シャッター部２３の遮光幕の動作速度をそれぞれの単位画素の位置で検出することができる。
走査開始側の単位画素より、走査終了側の単位画素の露光時間が長いと検出された場合には、相対的に電気的なリセット処理のほうが速く走査していると判定することができる。また、逆に走査終了側の露光時間が短いと判定されたならば、相対的に電気的なリセット処理のほうが遅く走査していると判定することができる。このような方法を用いると、少なくとも開始点と終了点での２箇所の単位画素での検出であっても傾向をつかむことができる。さらに測定点を増やすことにより、走査中における走査速度のバラツキについても判定が可能となる。
なお、それぞれの単位画素の露光時間の検出は、信号処理部２６に入力されたそれぞれの輝度信号の変化に基づいて、その輝度信号が受光していると判定できる閾値を超えている期間を判定することにより検出することができる。
検出された露光時間のバラツキの判定は、それぞれの単位画素で検出された露光時間の偏差量をもとに行うことができる。適正な走行速度が設定されていれば、偏差は最小になる。
【００５６】
なお、走査制御部は、撮像素子２４の蓄積開始走査時に転送信号線ＴＸ１〜ＴＸｎ（複数の転送制御線）に接続された単位画素１−ｎｍに対して重複する時間を有する転送パルス信号φＴＸを垂直走査回路８（第２の走査部）にそれぞれ出力させる。
これにより各行のリセット動作時における蓄積領域５のレベルが安定するまでの待ち時間が不要となるのでリセット動作時間を短縮することが可能となる。
【００５７】
また、走査制御部は、撮像素子２４の蓄積開始走査期間中に全ての単位画素１−ｎｍのリセットスイッチ４に対して重複する時間を有するリセットパルス信号φＲＳを垂直走査回路８（第１の走査部）にそれぞれ出力させる。
これにより１行当たりのリセット動作は転送パルス信号φＴＸを非活性化することで行えるので、リセット動作時間をさらに短縮することが可能となる。
【００５８】
また、走査制御部は、撮像素子の蓄積開始走査期間中に複数の前記転送制御線に接続された単位画素に対して重複する時間を有する転送走査信号を第２の走査部にそれぞれ出力させる。
これにより１行当たりのリセット動作は転送パルス信号φＴＸを非活性化することで行えるので、さらに複数行に渡って転送パルス信号φＴＸを重ねているので、リセット動作時間をさらに短縮することが可能となる。
【００５９】
また、走査制御部は、撮像素子に蓄積開始させる前に第１の走査部が行うリセット動作と、第２の走査部が行う転送動作とが、全ての画素に同時に行われ、第２の走査部によって行われる転送動作を撮像素子の蓄積開始走査に応じて画素ごとに順次停止する。
これにより、蓄積開始走査は転送パルス信号φＴＸを非活性化することで行えるので、リセット動作時間を短縮することが可能となる。
【００６０】
また、走査制御部は、シャッター部の動作速度を検出する検出手段を備え、検出された動作速度に応じて前記蓄積開始走査の走査速度を調整する。
また、走査制御部は、撮像部の蓄積開始走査からシャッター部によって遮光されるまでの露光時間を、複数の単位画素からの画素信号に基づいて検出し、検出された該露光時間の偏差に応じて蓄積開始走査の走査速度を調整する。
また、走査制御部は、露光時間の偏差を蓄積開始走査の走査速度を調整して低減させる。
これらの処理により、機械的な特性のバラツキによって遮光幕の走行速度の変化を検出して、撮像素子２４における先幕走査としてのリセット処理を、遮光幕の走行速度に同期させることができる。
【００６１】
本実施形態で示される信号処理部２６及び制御部３２は、ＣＰＵ（（Central Processing Unit）またはＤＳＰ（Digital Signal Processor）などを用いてプログラムによって各種処理を実行させることも容易である。ＣＰＵまたはＤＳＰは、図示されない記憶部に記憶されたプログラム及びデータを参照し、処理結果に応じて各部の制御を行い、その結果を記憶部や記録媒体に記録し、或いは図示されない表示部に表示させることができる。
【００６２】
なお、本発明は、上記の各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。本発明の単位画素１−ｎｍにおける構成は基本回路を示したものであり、この構成に限らず同様の画素信号が得られる回路構成を有するものであればあらゆる種類の単位画素１−ｎｍの回路を使用することがでる。また、単位画素１−ｎｍの構成数や接続形態についても特に限定されるものではない。
【００６３】
なお、本発明の撮像装置は、撮像装置１００である。また、本発明の撮像素子は、撮像素子２４である。また、本発明の光電変換領域部は、光電変換領域部１である。また、本発明の単位画素は、単位画素１−ｎｍである。また、本発明の光電変換部は、フォトダイオード２である。また、本発明の転送部は、転送スイッチ３である。また、本発明のリセット部は、リセットスイッチ４である。また、本発明の蓄積部は、蓄積領域５である。
また、本発明の増幅部は、増幅ＭＯＳアンプ６である。また、本発明の第１の走査部と第２の走査部は、垂直線走査部８である。また、本発明のシャッター部は、シャッター部２３である。また、本発明の走査制御部は、制御部３２である。
【符号の説明】
【００６４】
φＳＥＬ１、φＳＥＬ２、φＳＥＬ３  選択制御信号
φＲＳ１、φＲＳ２、φＲＳ３  リセットパルス信号
φＴＸ１、φＴＸ２、φＴＸ３  転送パルス信号
【図１】
2010245848.tif 000003
【図２】
2010245848.tif 000004
【図３】
2010245848.tif 000005
【図４】
2010245848.tif 000006
【図５】
2010245848.tif 000007
【図６】
2010245848.tif 000008
【図７】
2010245848.tif 000009
【図８】
2010245848.tif 000010
【図９】
2010245848.tif 000011
【図１０】
2010245848.tif 000012