(57)【要約】【課題】低照度領域での照度の分解能を向上させた光電変換装置を提供する。【解決手段】第１または第１の光電変換素子とは異なる分光感度特性を有する第２の光電変換素子と、第１または第２のデジタル信号を出力する第１または第２のＡＤ変換回路と、第１及び第２のデジタル信号との差分する減算回路と、を有し、第１及び第２のＡＤ変換回路は、第１のスイッチを介して第１の電位が供給され、第２のスイッチを介して放電がなされる容量素子と、容量素子の一方の電極の電位と第２の電位を比較するコンパレータと、クロック信号を出力するクロック生成回路と、クロック信号をカウントし出力するカウンター回路と、コンパレータの信号に応じて、カウント値をラッチするラッチ回路と、を有する。【選択図】図４
2010040981.tif 000002
【特許請求の範囲】
【請求項１】
第１の光電変換素子と、
前記第１の光電変換素子の光電流を増幅した第１の電流を流すための第１の増幅回路と、
前記第１の光電変換素子とは異なる分光感度特性を有する第２の光電変換素子と、
前記第２の光電変換素子の光電流を増幅した第２の電流を流すための第２の増幅回路と、
前記第１の増幅回路に向けて前記第１の電流が流れることで第１のデジタル信号を出力する第１のＡＤ変換回路と、
前記第２の増幅回路に向けて前記第２の電流が流れることで第２のデジタル信号を出力する第２のＡＤ変換回路と、
前記第１のデジタル信号と前記第２のデジタル信号との差分を出力するための減算回路と、を有し、
前記第１のＡＤ変換回路及び第２のＡＤ変換回路は、
第１のスイッチを介して第１の電位が供給され、第２のスイッチを介して前記第１の電流及び第２の電流に応じた放電がなされる容量素子と、
前記容量素子の一方の電極の電位と第２の電位を比較するコンパレータと、
クロック信号を生成し、出力するクロック生成回路と、
前記クロック信号によりカウント値をカウントアップし、前記カウント値を出力するカウンター回路と、
前記コンパレータより出力される信号に応じて、前記カウント値をラッチして出力するラッチ回路と、を有することを特徴とする光電変換装置。
【請求項２】
第１の光電変換素子と、
前記第１の光電変換素子の出力電流を増幅した第１の電流を流すための第１の増幅回路と、
前記第１の光電変換素子とは異なる分光感度特性を有する第２の光電変換素子と、
前記第２の光電変換素子の出力電流を増幅した第２の電流を流すための第２の増幅回路と、
前記第１の電流と前記第２の電流との差分を電圧値として出力するための減算回路と、
前記電圧値に応じた第３の電流を流すための電圧電流変換回路と、
前記電圧電流変換回路に向けて前記第３の電流が流れることで、デジタル信号を出力するＡＤ変換回路と、を有し、
前記ＡＤ変換回路は、
第１のスイッチを介して第１の電位が供給され、第２のスイッチを介して前記第１の電流及び第２の電流に応じた放電がなされる容量素子と、
前記容量素子の一方の電極の電位と第２の電位を比較するコンパレータと、
クロック信号を生成し、出力するクロック生成回路と、
前記クロック信号によりカウント値をカウントアップし、前記カウント値を出力するカウンター回路と、
前記コンパレータより出力される信号に応じて、前記カウント値をラッチして出力するラッチ回路と、を有することを特徴とする光電変換装置。
【請求項３】
第１の光電変換素子と、
前記第１の光電変換素子の出力電流を増幅した第１の電流を流すための第１の増幅回路と、
前記第１の光電変換素子とは異なる分光感度特性を有する第２の光電変換素子と、
前記第２の光電変換素子の出力電流を増幅した第２の電流を流すための第２の増幅回路と、
前記第２の電流を、前記第１の電流が流れる前記第１の増幅回路に向けて流れるようにして、前記第１の電流と前記第２の電流との差分に応じた第３の電流を得るためのカレントミラー回路と、
前記第１の増幅回路に向けて前記第３の電流が流れることで、デジタル信号を出力するためのＡＤ変換回路と、を有し、
前記ＡＤ変換回路は、
第１のスイッチを介して第１の電位が供給され、第２のスイッチを介して前記第１の電流及び第２の電流に応じた放電がなされる容量素子と、
前記容量素子の一方の電極の電位と第２の電位を比較するコンパレータと、
クロック信号を生成し、出力するクロック生成回路と、
前記クロック信号によりカウント値をカウントアップし、前記カウント値を出力するカウンター回路と、
前記コンパレータより出力される信号に応じて、前記カウント値をラッチして出力するラッチ回路と、を有することを特徴とする光電変換装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、第１の光電変換素子及び第２の光電変換素子は単結晶シリコン基板に形成されたものであることを特徴とする光電変換装置。
【請求項５】
請求項１乃至請求項４のいずれか一において、前記第１の増幅回路および前記第２の増幅回路は、カレントミラー回路であることを特徴とする光電変換装置。
【請求項６】
請求項１乃至請求項５のいずれか一において、前記第１の光電変換素子及び前記第２の光電変換素子は、フォトダイオードであることを特徴とする光電変換装置。
【請求項７】
請求項１乃至請求項６のいずれか一において、第１の光電変換素子及び第２の光電変換素子は、光を入射するための、同じ大きさの開口部を有することを特徴とする光電変換装置。
【請求項８】
請求項１乃至請求項７のいずれか一において、前記光電変換装置は、前記光電変換装置で得られるデジタル信号を外部装置に出力するためのＩ２Ｃインタフェース回路に電気的に接続されていることを特徴とする光電変換装置。
【請求項９】
請求項１乃至請求項８のいずれか一において、前記第２の光電変換素子には、前記第１の光電変換素子と分光感度特性を異ならせるための赤外光透過フィルタが、光が入射される側に設けられていることを特徴とする光電変換装置。
【請求項１０】
請求項１乃至請求項９に記載の光電変換装置を具備することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置に関する。また、当該光電変換装置を具備する電子機器に関する。特にデジタル信号を出力する光電変換装置及び当該光電変換装置を具備する電子機器に関する。
【背景技術】
【０００２】
光を検知するための用途に用いられる光電変換装置は数多く知られており、例えば可視光センサ等が実用化されている。光電変換装置は、人間の生活環境に応じて照度調整や、オンまたはオフの制御などが必要な機器類に数多く用いられている。
【０００３】
表示装置では、表示装置の周囲の明るさを検出し、その表示輝度を調整することが行なわれているものもある。光電変換装置により、周囲の明るさを検出して適度な表示輝度を得ることによって、視認性を向上させ、表示装置の無駄な電力を減らすことができるからである。例えば、輝度調整用の光センサを具備する表示装置としては、携帯電話、表示部付きコンピュータが挙げられる。
【０００４】
光電変換装置は、光のセンシング部分にフォトダイオードなどの光電変換素子を用い、光電変換素子に流れる電流量に基づいて照度を検出することができる。特許文献１には電荷蓄積型の光センサについて、入射光量に応じてフォトダイオードから流れる電流によりコンデンサ（容量素子）に蓄積された電荷を定電流回路（定電流源）により放電させることで変化する電位をコンパレータで検出し、コンパレータで検出した電位の変化に要する時間をカウンター回路及びラッチ回路によってデジタル信号として出力する構成について記載している。また特許文献２には、シリコン基板を用い、シリコン基板上の第１のフォトダイオードと第２のフォトダイオードとで分光感度特性に応じた物理量の差分を取ることにより、視感度に近い分光感度特性を得る光電変換装置について記載している。
【特許文献１】特開平６−３１３８４０号公報
【特許文献２】特開２００６−３３２２２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１の光電変換装置では、入射光量に応じてフォトダイオードより流れる電流が小さい場合、容量素子に入射光量の検出が可能な程度の電荷が蓄積できず、照度の検出が難しくなるといった課題がある。また特許文献２の光電変換装置では、視感度に近い分光感度特性が得られるものの、入射光量に応じてフォトダイオードより流れる電流が小さい場合、第１のフォトダイオードと第２のフォトダイオードとで分光感度特性に応じた物理量の差分を取ることできず、照度の検出が難しくなるといった課題がある。
【０００６】
また、表示装置の技術の進歩に伴い、液晶表示装置ではバックライトの輝度、エレクトロルミネッセンス素子（ＥＬ素子）を具備する表示装置ではＥＬ素子の輝度が向上している。輝度の向上は、高画質化を図る上で重要であるものの、消費電力の増加が問題となる。消費電力増加の問題に対しては、室内等の暗い場所で表示装置の輝度を、視認性を低減させない程度に、小さくすることが有効である。そのため、表示装置周辺の明るさを検知する光電変換装置には、特に低照度領域での分解能を高めた検知が求められている。
【０００７】
なお分解能とは、単位照度区間における測定分解能のことをいう。
【０００８】
本発明の課題の一は、視感度に近い分光感度特性を得ることができるとともに、低照度領域での照度の分解能を向上させた光電変換装置を提供することである。
【課題を解決するための手段】
【０００９】
本発明の一は、第１の光電変換素子と、前記第１の光電変換素子の光電流を増幅した第１の電流を流すための第１の増幅回路と、第１の光電変換素子とは異なる分光感度特性を有する第２の光電変換素子と、前記第２の光電変換素子の光電流を増幅した第２の電流を流すための第２の増幅回路と、前記第１の増幅回路に向けて前記第１の電流が流れることで第１のデジタル信号を出力する第１のＡＤ変換回路と、前記第２の増幅回路に向けて前記第２の電流が流れることで第２のデジタル信号を出力する第２のＡＤ変換回路と、前記第１のデジタル信号と前記第２のデジタル信号との差分を出力するための減算回路と、を有し、前記第１のＡＤ変換回路及び第２のＡＤ変換回路は、第１のスイッチを介して第１の電位が供給され、第２のスイッチを介して前記第１の電流及び第２の電流に応じた放電がなされる容量素子と、前記容量素子の一方の電極の電位と第２の電位を比較するコンパレータと、クロック信号を生成し、出力するクロック生成回路と、前記クロック信号によりカウント値をカウントアップし、前記カウント値を出力するカウンター回路と、前記コンパレータより出力される信号に応じて、前記カウント値をラッチして出力するラッチ回路と、を有する光電変換装置である。
【００１０】
また本発明の一は、第１の光電変換素子と、前記第１の光電変換素子の出力電流を増幅した第１の電流を流すための第１の増幅回路と、第１の光電変換素子とは異なる分光感度特性を有する第２の光電変換素子と、前記第２の光電変換素子の出力電流を増幅した第２の電流を流すための第２の増幅回路と、前記第１の電流と前記第２の電流との差分を電圧値として出力するための減算回路と、前記電圧値に応じた第３の電流を流すための電圧電流変換回路と、前記電圧電流変換回路に向けて前記第３の電流が流れることで、デジタル信号を出力するＡＤ変換回路と、を有し、前記ＡＤ変換回路は、第１のスイッチを介して第１の電位が供給され、第２のスイッチを介して前記第１の電流及び第２の電流に応じた放電がなされる容量素子と、前記容量素子の一方の電極の電位と第２の電位を比較するコンパレータと、クロック信号を生成し、出力するクロック生成回路と、前記クロック信号によりカウント値をカウントアップし、前記カウント値を出力するカウンター回路と、前記コンパレータより出力される信号に応じて、前記カウント値をラッチして出力するラッチ回路と、を有する光電変換装置である。
【００１１】
また本発明の一は、第１の光電変換素子と、前記第１の光電変換素子の出力電流を増幅した第１の電流を流すための第１の増幅回路と、前記第１の光電変換素子とは異なる分光感度特性を有する第２の光電変換素子と、前記第２の光電変換素子の出力電流を増幅した第２の電流を流すための第２の増幅回路と、前記第２の電流を、前記第１の電流が流れる前記第１の増幅回路に向けて流れるようにして、前記第１の電流と前記第２の電流との差分に応じた第３の電流を得るためのカレントミラー回路と、前記第１の増幅回路に向けて前記第３の電流が流れることで、デジタル信号を出力するためのＡＤ変換回路と、を有し、前記ＡＤ変換回路は、第１のスイッチを介して第１の電位が供給され、第２のスイッチを介して前記第１の電流及び第２の電流に応じた放電がなされる容量素子と、前記容量素子の一方の電極の電位と第２の電位を比較するコンパレータと、クロック信号を生成し、出力するクロック生成回路と、前記クロック信号によりカウント値をカウントアップし、前記カウント値を出力するカウンター回路と、前記コンパレータより出力される信号に応じて、前記カウント値をラッチして出力するラッチ回路と、を有する光電変換装置である。
【発明の効果】
【００１２】
本発明の光電変換装置により、視感度に近い分光感度特性を得ることができると共に、低照度領域での照度の分解能を向上させた光電変換装置を提供することができる。
【発明を実施するための最良の形態】
【００１３】
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００１４】
（実施の形態１）
本実施の形態では、本発明の光電変換装置の構成及びその動作について説明する。なお、本実施の形態で説明する光電変換装置は、光電変換素子により得られる照度に関するアナログの信号（以下、アナログ信号という）をデジタルの信号（以下、デジタル信号という）に変換して出力する回路（以下、アナログデジタル変換回路：ＡＤ変換回路という）である。
【００１５】
まず本発明の光電変換装置における回路図について説明する。図１に示す光電変換装置１００は、第１の光電変換素子１０１、第１の増幅回路１０２、第１のＡＤ変換回路１０３、第２の光電変換素子１０４、第２の増幅回路１０５、第２のＡＤ変換回路１０６、及び減算回路１０７を有する。第１の光電変換素子１０１は、一方の端子（陰極側）に高電源電位（Ｖｄｄ）が供給され、他方の端子（陽極側）が第１の増幅回路１０２に電気的に接続されている。第１の増幅回路１０２は、第１の光電変換素子１０１より出力される光電流ＩＬを増幅した第１の電流Ｉａを低電源電位（Ｖｓｓ）に向けて流すための回路である。また、第１の増幅回路１０２は低電源電位Ｖｓｓが供給されている。また、第１のＡＤ変換回路１０３は、第１の増幅回路１０２に向けて流れる第１の電流Ｉａに応じて、第１のデジタル信号Ｓｏｕｔ１を出力する回路である。第２の光電変換素子１０４は、一方の端子に高電源電位Ｖｄｄが供給され、他方の端子が第２の増幅回路１０５に電気的に接続されている。第２の増幅回路１０５は、第２の光電変換素子１０４より出力される光電流ＩＰを増幅した第２の電流Ｉｂを低電源電位Ｖｓｓに向けて流すための回路である。また、第２の増幅回路１０５は低電源電位Ｖｓｓが供給されている。また、第２のＡＤ変換回路１０６は、第２の増幅回路１０５に向けて流れる第２の電流Ｉｂに応じて、第２のデジタル信号Ｓｏｕｔ２を出力する回路である。減算回路１０７は、第１のＡＤ変換回路１０３より出力される第１のデジタル信号Ｓｏｕｔ１と、第２のＡＤ変換回路１０６より出力される第２のデジタル信号Ｓｏｕｔ２との差分を演算して、デジタル信号Ｓｏｕｔとして出力するための回路である。また図１中矢印１０８は、第１の光電変換素子１０１及び第２の光電変換素子１０４に入射される外光を表すものである。
【００１６】
なお本明細書にて用いる第１、第２、第３、乃至第Ｎ（Ｎは自然数）という用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
【００１７】
なお本明細書において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されているものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的に接続されているとは、ＡとＢとの間に何らかの電気的作用を有する対象物が存在するとき、対象物を介してＡとＢとが概略同一ノードとなる場合を表すものとする。
【００１８】
具体的には、トランジスタをはじめとするスイッチング素子を介してＡとＢとが接続され、該スイッチング素子の導通によって、ＡとＢとが概略同電位となる場合や、抵抗素子を介してＡとＢとが接続され、該抵抗素子の両端に発生する電位差が、ＡとＢとを含む回路の動作に影響しない程度となっている場合など、回路動作を考えた場合、ＡとＢとが同一ノードとして捉えて差し支えない状態である場合を表す。
【００１９】
第１の光電変換素子１０１の分光感度特性は、第２の光電変換素子１０４の分光感度特性の波長領域より広いものであるとする。一例として第１の光電変換素子１０１は、単結晶シリコン基板または多結晶シリコン等を用いて作製された光電変換素子のような、可視光の波長領域からずれた分光感度を有する素子とする。本明細書では、単結晶シリコン基板で第１の光電変換素子を形成するものとして説明していく。単結晶シリコン基板で形成された光電変換素子は、可視光の波長領域である３６０以上８３０ｎｍの波長領域とは異なり、赤外領域である９００ｎｍ付近で高い量子効率を有する。そのため、第１の光電変換素子１０１の外光の分光感度は、可視光領域から赤外領域にかけて広範囲で得られることとなる。そして単結晶シリコンの分光感度に応じた光電流ＩＬが流れることとなる。
【００２０】
また第２の光電変換素子１０４は、第１の光電変換素子１０１とは異なる分光感度特性を有するものである。一例として、第２の光電変換素子１０４は、第１の光電変換素子１０１とモノリシックに作られており、ここでは単結晶シリコン基板を用いて作られているものとする。そして第２の光電変換素子の入射される外光を、可視光を除いた赤外領域の光とする構成とすることにより、第１の光電変換素子１０１とは異なる分光感度特性を得るものとする。そのため、第２の光電変換素子１０４の分光感度は、赤外領域の光の強度に応じたものとなり、第２の光電変換素子１０４では、赤外光の分光感度に応じた光電流ＩＰが流れることとなる。
【００２１】
なお本実施の形態では一例として、第２の光電変換素子１０４で第１の光電変換素子１０１とは異なる分光感度特性を得るために、図１７に示すように、光が入射される側に赤外領域の光を透過するフィルタ（以下、赤外光透過フィルタ１０９）を設ける構成とする。これは、第１の光電変換素子１０１及び第２の光電変換素子１０４より得られるデジタル信号より差分を演算することで、特許文献２にあるように、可視光の強度となるように赤外光を透過するフィルタを選択したことによるものである。本実施の形態では、第１の光電変換素子１０１より得られる分光感度特性に応じた物理量と、第２の光電変換素子１０４より得られる分光感度特性より得られる物理量の差分を演算することにより所望の分光感度に応じた物理量が得られるものとして説明を行う。なお、差分を演算することによりデジタル信号Ｓｏｕｔが可視光の強度である照度を得られる構成であれば、光フィルタの有無は問わない。
【００２２】
なお、第１の光電変換素子１０１及び第２の光電変換素子１０４には、ＰＩＮフォトダイオードを適用すればよい。また第１の光電変換素子１０１及び第２の光電変換素子１０４として、ＰＩＮフォトダイオードの代わりに、ＰＮフォトダイオードを用いても良い。また第１の光電変換素子１０１及び第２の光電変換素子１０４は、同じ大きさの開口部により外部からの同じ強度の光が照射される構成とすることがよい。同じ強度の光を第１の光電変換素子１０１及び第２の光電変換素子１０４で共に受光し、そして電気的な信号の差分を演算することで、正確な照度の算出を行うことができるからである。なお、第１の光電変換素子１０１と第２の光電変換素子１０４とを異なる大きさにして形成した際には、遮光部を設けることにより、受光状態を同じ程度にすることができ、好適である。
【００２３】
第１の増幅回路１０２は、第１の光電変換素子１０１から出力される光電流ＩＬを増幅した第１の電流Ｉａを生成するための回路である。また第２の増幅回路１０５は、第２の光電変換素子１０４から出力される光電流ＩＰを増幅した第２の電流Ｉｂを生成するための回路である。図２（Ａ）に第１の増幅回路１０２及び第２の増幅回路１０５に適用される増幅回路２００の一例を示す。図２（Ａ）は示すように増幅回路２００はカレントミラー回路で構成されており、第１のｎチャネル型トランジスタ２０１及び第２のｎチャネル型トランジスタ２０２を有する。第１のｎチャネル型トランジスタ２０１の第１端子は第１の光電変換素子１０１の陽極に電気的に接続されている。第１のｎチャネル型トランジスタ２０１及び第２のｎチャネル型トランジスタ２０２のゲート端子は互いに電気的に接続されており、第１のｎチャネル型トランジスタ２０１の第１端子は第１のｎチャネル型トランジスタ２０１及び第２のｎチャネル型トランジスタ２０２のゲート端子に電気的に接続されている。第１のｎチャネル型トランジスタ２０１及び第２のｎチャネル型トランジスタ２０２の第２端子には低電源電位Ｖｓｓが供給されている。
【００２４】
また、第１の増幅回路１０２及び第２の増幅回路１０５に適用されるカレントミラー回路は、図２（Ａ）で示した第２のｎチャネル型トランジスタ２０２を、図２（Ｂ）に示すように電気的に並列に複数配設する構成としてもよい。図２（Ｂ）に示すように増幅回路２５０として、第２のｎチャネル型トランジスタ２０２−１乃至２０２−Ｎ（Ｎは２以上の自然数）と複数設けることにより、第１の電流Ｉａ及び第２の電流ＩｂをＮ倍にして第２のｎチャネル型トランジスタ２０２―１乃至２０２−Ｎの側で流すことができる。そのため、第１の光電変換素子１０１及び第２の光電変換素子１０４への入射光量が小さい場合であっても十分な電流を流すことができる。また第２のｎチャネル型トランジスタ２０１のチャネル幅を長くする、またはチャネル長を短くすることでも、十分な電流を流すことができる。
【００２５】
また図１で示した第１の増幅回路１０２及び第２の増幅回路１０５は、入力電流（光電流ＩＬ及び光電流ＩＰ）に対する増幅率を照度に応じて切り替える構成としてもよい。図３に、照度に応じて光電流ＩＬ及び光電流ＩＰの増幅率を切り替える構成について示す。図３では、一例としては、第１の光電変換素子１０１からの光電流ＩＬ及び第２の光電変換素子１０４からの光電流ＩＰを増幅する回路を、図２（Ａ）、（Ｂ）で示す増幅回路２００と増幅回路２５０とし、選択信号Ｓｅｌｅｃｔによって光電流ＩＬ及び光電流ＩＰを増幅する回路を切り替える切り替え回路３００Ａ及び３００Ｂを有する。切り替え回路３００Ａは第１のスイッチ３０１Ａ及び３０１Ｂを有し、切り替え回路３００Ｂは第２のスイッチ３０２Ａ及び３０２Ｂを有し、選択信号Ｓｅｌｅｃｔによって第１のＡＤ変換回路１０３及び第２のＡＤ変換回路１０６に電気的に接続される増幅回路を切り替える。なお、複数の異なる増幅率が得られる増幅回路を配し、切り替え回路３００Ａ及び３００Ｂにより入力電流に対する増幅率を照度に応じて切り替える構成とすることで照度に応じた光電流ＩＬ及び光電流ＩＰの増幅率を最適化することができる。
【００２６】
なお、ｎチャネル型トランジスタまたはｐチャネル型トランジスタのようなトランジスタは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、ドレイン領域とチャネル領域とソース領域とを介して電流を流すことができる。ここで、ソースとドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインであるかを限定することが困難な場合もある。そこで、本実施の形態においては、ソース及びドレインとして機能する領域のそれぞれを、第１端子、第２端子と表記するものとする。またゲートとして機能する端子については、ゲート端子と表記するものとする。
【００２７】
なお、ｎチャネル型トランジスタまたはｐチャネル型トランジスタのようなトランジスタとして、様々な形態のトランジスタを用いることができる。例えば、光電変換素子と同じ基板上に形成する単結晶シリコンを用いて作製されたトランジスタを用いることができる。また別途形成した、非晶質シリコン、多結晶シリコン、微結晶（マイクロクリスタル、セミアモルファスとも言う）シリコンなどに代表される非単結晶半導体膜を有するトランジスタなどを用いることもできる。また、チャネル形成領域に用いる半導体として、化合物半導体、より好ましくは酸化物半導体を用いてもよい。酸化物半導体として、例えば、酸化亜鉛（ＺｎＯ）、酸化チタン（ＴｉＯ２）、酸化マグネシウム亜鉛（Ｍｇ（ｘ）Ｚｎ（１−ｘ）Ｏ）、酸化カドミウム亜鉛（ＣｄｘＺｎ（１−ｘ）Ｏ）、酸化カドミウム（ＣｄＯ）、またはＩｎ−Ｇａ−Ｚｎ−Ｏ系のアモルファス酸化物半導体（ａ−ＩＧＺＯ）等を用いればよい。酸化物半導体は、透明であるため、光電変換素子と重畳して設けることができ、光電変換装置の小型化を図ることができる。
【００２８】
次に図４を用いて、図１で示した光電変換装置１００を具体化した装置を説明する。図４に示す光電変換装置１００は、図１で示した第１の増幅回路１０２、第２の増幅回路１０５、第１のＡＤ変換回路１０３、第２のＡＤ変換回路１０６について具体的な回路構成について示している。第１の増幅回路１０２及び第２の増幅回路１０５は、図２（Ａ）に示すようにカレントミラー回路で構成されている。第１のＡＤ変換回路１０３は、第１のスイッチ４０１Ａ、第２のスイッチ４０２Ａ、容量素子４０３Ａ、コンパレータ４０４Ａ、ラッチ回路４０５Ａ、カウンター回路４０６Ａ、クロック生成回路４０７Ａを有する。第２のＡＤ変換回路１０６は、第１のスイッチ４０１Ｂ、第２のスイッチ４０２Ｂ、容量素子４０３Ｂ、コンパレータ４０４Ｂ（比較回路ともいう）、ラッチ回路４０５Ｂ、カウンター回路４０６Ｂ、クロック生成回路４０７Ｂを有する。
【００２９】
第１のＡＤ変換回路１０３において、第１のスイッチ４０１Ａの一方の端子は第１の電位（充電電位、またはＶｓｅｔともいう）が供給され、第２の端子は容量素子４０３Ａの一方の電極、第２のスイッチ４０２Ａの一方の端子、及びコンパレータ４０４Ａの非反転入力端子に電気的に接続されている。容量素子４０３Ａの他方の電極には、低電源電位Ｖｓｓが供給されている。第２のスイッチ４０２Ａの第２の端子は第１の増幅回路１０２の第２のｎチャネル型トランジスタ２０２の第１端子に電気的に接続されている。コンパレータ４０４Ａの反転入力端子には第２の電位（参照電位、またはＶｒｅｆともいう）が供給されている。クロック生成回路４０７Ａは、カウンター回路４０６Ａにクロック信号を供給している。カウンター回路４０６Ａはクロック信号の波数をカウントし、得られるカウント値をラッチ回路４０５Ａに供給する。ラッチ回路４０５Ａは、カウンター回路４０６Ａより取得するカウント値を、コンパレータ４０４Ａからの信号に応じてラッチ（保持）し、第１のＡＤ変換回路１０３からのデジタル信号Ｓｏｕｔ１として出力する。
【００３０】
また第２のＡＤ変換回路１０６において、第１のスイッチ４０１Ｂの一方の端子は第１の電位が供給され、第２の端子は容量素子４０３Ｂの一方の電極、第２のスイッチ４０２Ｂの一方の端子、及びコンパレータ４０４Ｂの非反転入力端子に電気的に接続されている。容量素子４０３Ｂの他方の電極には、低電源電位Ｖｓｓが供給されている。第２のスイッチ４０２Ｂの第２の端子は第１の増幅回路１０２の第２のｎチャネル型トランジスタ２０２の第１端子に電気的に接続されている。コンパレータ４０４Ｂの反転入力端子には第２の電位が供給されている。クロック生成回路４０７Ｂは、カウンター回路４０６Ｂにクロック信号を供給している。カウンター回路４０６Ｂはクロック信号の波数をカウントし、得られるカウント値をラッチ回路４０５Ｂに供給する。ラッチ回路４０５Ｂは、カウンター回路４０６Ｂより取得するカウント値を、コンパレータ４０４Ｂからの信号に応じてラッチし、第２のＡＤ変換回路１０６からのデジタル信号Ｓｏｕｔ２として出力する。
【００３１】
なお本明細書において、スイッチは、一方の端子と他方の端子との導通または非導通を制御できるものであればよく、特定のものに限定されない。スイッチとしては、電気的スイッチや機械的なスイッチなどがあり、一例として電界効果トランジスタを用いて構成すればよい。
【００３２】
なお図４では、第１のスイッチ４０１Ａとしてｐチャネル型トランジスタ、第２のスイッチ４０２Ａとして、アナログスイッチを用いることが好ましい。第１のスイッチ４０１Ａは一方が固定電位である第１の電位Ｖｓｅｔに電気的に接続されるためｐチャネル型トランジスタを用いることが好ましい。また第２のスイッチ４０２Ａは両端の端子の電位が共に変動するため、オンまたはオフを確実に制御するためにアナログスイッチを用いることが好ましい。また、第１のスイッチ４０１Ａと第２のスイッチ４０２Ａとは、交互にオンまたはオフの動作をさせることが好ましい。その結果、第１のスイッチ４０１Ａ及び第２のスイッチ４０２Ａを光電変換装置１００の外部にある制御回路からの信号が一つで動作させることができるため、製造コストを低減することができる。
【００３３】
なお容量素子４０３Ａは、第１のスイッチ４０１Ａがオンになることで第１の電位Ｖｓｅｔにより充電がなされ、その後第２のスイッチ４０２Ａがオンになり、第１の増幅回路１０２に流れる電流に応じて放電するものである。そのため、第１の増幅回路１０２の第２のｎチャネル型トランジスタ２０２に電荷が放電される際の時間を考慮して、容量素子４０３Ａの静電容量は電荷を充電できる容量を備えておくことが望ましい。また、第１の電位Ｖｓｅｔは、高電源電位Ｖｄｄ以下で、低電源電位Ｖｓｓよりも大きい値に設定することが好ましい。なお、第１の電位Ｖｓｅｔを高電源電位Ｖｄｄと同じ値にする場合には、高電源電位Ｖｄｄが固定電位であることが望ましい。
【００３４】
またコンパレータ４０４Ａの反転入力端子に供給される第２の電位Ｖｒｅｆは、第１のスイッチ４０１Ａがオンになることで第１の電位Ｖｓｅｔによる充電がなされ、その後第１の増幅回路１０２による放電がなされた際の容量素子４０３Ａの一方の電極の電位と、比較することで出力端子よりコンパレータの出力信号を得るための電位である。第２の電位Ｖｒｅｆとしては、第１の電位Ｖｓｅｔよりも小さく、低電位電源Ｖｓｓより大きい値に設定することが好ましい。コンパレータの出力信号としては、Ｈレベルの信号またはＬレベルの信号が出力されることとなる。
【００３５】
なおラッチ回路４０５Ａは、コンパレータ４０４Ａの出力信号に応じて、カウンター回路４０６Ａより取得したカウント値をラッチしてするための回路である。ラッチ回路４０５Ａで保持されたカウント値は、第１のＡＤ変換回路１０３からのデジタル信号Ｓｏｕｔ１として減算回路１０７に出力する。なお出力されるデジタル信号Ｓｏｕｔは、ビット数に応じたバス線にて、ラッチ回路４０５Ａから減算回路１０７に出力される。
【００３６】
またカウンター回路４０６Ａは、クロック生成回路４０７Ａより出力されるクロック信号の波数をカウントするための回路である。カウンター回路４０６Ａで得られるカウント値はラッチ回路４０５Ａに供給される。
【００３７】
またクロック生成回路４０７Ａは、カウンター回路４０６Ａでカウントをするためのクロック信号をカウンター回路４０６Ａに出力するための回路である。クロック生成回路としては、一例としては、固体振動子発振回路、またはＣＲ発振回路、リングオシレータ等を用いて構成すればよい。
【００３８】
なお第２のＡＤ変換回路１０６における第１のスイッチ４０１Ｂ、第２のスイッチ４０２Ｂ、容量素子４０３Ｂ、コンパレータ４０４Ｂ、クロック生成回路４０７Ｂ、カウンター回路４０６Ｂ、及びラッチ回路４０５Ｂについては、第１のＡＤ変換回路１０３で説明した各構成と同様であり、説明を省略する。
【００３９】
なお第１のＡＤ変換回路１０３及び第２のＡＤ変換回路１０６は、上記説明した構成とは別に、高電源電位Ｖｄｄ、低電源電位Ｖｓｓ、第１の電位Ｖｓｅｔ及び第２の電位Ｖｒｅｆ等の複数の電位を生成するための定電圧回路を有する。また第１のＡＤ変換回路１０３及び第２のＡＤ変換回路１０６は、上記説明した構成とは別に、第１のスイッチ４０１Ａ及び４０１Ｂ並びに第２のスイッチ４０２Ａ及び４０２Ｂのオンまたはオフを切り替え、ラッチ回路４０５Ａ及び４０５Ｂ並びにカウンター回路４０６Ａ及び４０６Ｂをリセットするための制御回路を有する。
【００４０】
減算回路１０７は、デジタル信号Ｓｏｕｔ１とデジタル信号Ｓｏｕｔ２との差分を演算するための回路である。具体的には、各ビットに応じたバス線毎に論理回路を設けることにより、差分を演算する構成とすればよい。デジタル信号Ｓｏｕｔ１からデジタル信号Ｓｏｕｔ２の差分をとったデジタル値の信号は、単結晶シリコンの分光感度特性より赤外光の分光感度特性が減算された値であり、そしてこのデジタル値の信号は視感度に近い可視光領域の分光感度に応じたデジタル信号Ｓｏｕｔとして出力され、照度の出力を得ることができる。
【００４１】
次に図４で示した光電変換装置１００での第１のＡＤ変換回路１０３及び第２のＡＤ変換回路１０６の具体的な動作について、図５、図６（Ａ）、及び図６（Ｂ）を用いて説明する。なお図５、図６（Ａ）、及び図６（Ｂ）では、第１のＡＤ変換回路１０３の動作を一例として説明する。図５には、第１のスイッチ４０１Ａ及び第２のスイッチ４０２Ａのオンまたはオフを切り替えた際の容量素子４０３Ａの一方の電極の電位Ｖｃａｐ、及びコンパレータ４０４Ａの出力信号の電位Ｖｃｏｍｐ、クロック信号、及びカウント値についてのタイミングチャートについて示したものである。なお、Ｖｃａｐ及びＶｃｏｍｐについては、第１の光電変換素子１０１に光が照射された際の照度の大きさをＬＩｌｌｕ（大）、ＭＩｌｌｕ（中）、ＳＩｌｌｕ（小）の３段階に分けて説明する。また、図５に示すように、第１のＡＤ変換回路１０３の動作は、期間Ａ、Ｂ、Ｃの３つの期間で異なる。
【００４２】
まず図５に示した、第１のスイッチ４０１Ａがオフの状態、第２のスイッチ４０２Ａがオンの状態である期間Ａでの第１のＡＤ変換回路１０３の動作を説明する。期間Ａにおいて容量素子４０３Ａの一方の電極の電位Ｖｃａｐは、光電流ＩＬを増幅した第１の電流Ｉａの大きさに応じて変動し続け、電位の定まらない状態となる。また期間Ａにおいて、コンパレータ４０４Ａの出力信号の電位ＶｃｏｍｐはＶｃａｐの電位に応じて変動し続け、電位の定まらない状態となる。なおクロック信号は、期間Ａでクロック生成回路４０７Ａよりカウンター回路４０６Ａへ出力される。そのためカウンター回路４０６Ａでは、カウント値がカウントアップされるものの、カウント値は期間Ａでラッチ回路４０５Ａに保持されない。
【００４３】
次に第１のスイッチ４０１Ａがオンの状態、第２のスイッチ４０２Ａがオフの状態にある期間Ｂについて説明する。期間Ｂにおいて、容量素子４０３Ａの一方の電極の電位Ｖｃａｐは、光電流ＩＬを増幅した第１の電流Ｉａの大きさに関わらず第１の電位Ｖｓｅｔとなるものである。また期間Ｂにおいて、コンパレータ４０４Ａの出力信号の電位Ｖｃｏｍｐは照度の大きさに関わらず、第１の電位Ｖｓｅｔが第２の電位Ｖｒｅｆを上回るため、Ｈレベルの信号が出力されるものである。
【００４４】
期間Ｂにおける各スイッチのオンまたはオフ、電荷の流れについて、図６（Ａ）に模式的に示す。容量素子４０３Ａは、第１のスイッチ４０１Ａがオンになることによって、第１の電位Ｖｓｅｔが供給される。また、第２のスイッチ４０２Ａがオフになっているため、容量素子４０３Ａから第１の増幅回路１０２への電荷の移動はない。
【００４５】
次に第１のスイッチ４０１Ａがオフの状態、第２のスイッチ４０２Ａがオンの状態にある期間Ｃについて説明する。まず期間Ｃにおいて、第１の光電変換素子１０１への照度が大きい場合（図５中  ＬＩｌｌｕ）、第１の増幅回路１０２に向けて流れる第１の電流Ｉａが大きくなり、容量素子４０３Ａの一方の電極の電位Ｖｃａｐは下降する。そのため、時間ｔ０（時間ｔ０＜時間ｔ１＜時間ｔ２＜時間ｔ３）で容量素子４０３Ａの電位ＶｃａｐがＶｓｅｔであったのが時間ｔ１で電位Ｖｒｅｆとなり、その後容量素子４０３Ａからの放電が完了することで電位Ｖｓｓとなる。このとき、コンパレータ４０４Ａの出力信号の電位Ｖｃｏｍｐは、容量素子４０３Ａの電位Ｖｃａｐが第１の電位Ｖｓｅｔから第２の電位Ｖｒｅｆをとなった際に、Ｌレベルの信号を出力する。そして、当該信号でラッチ回路４０５Ａは、入力されるカウント値を保持する。なお期間Ｃになる時間ｔ０と同時に、カウンター回路４０６Ａおよびラッチ回路４０５Ａがリセットされ、カウンター回路４０６Ａでクロック信号に基づくカウントアップがなされる。そして、時間ｔ１にコンパレータ４０４Ａの出力信号の電位Ｖｏｕｔがラッチ回路４０５Ａに入力されることで時間ｔ０から時間ｔ１の間の期間のクロック信号に基づいたカウント値ｔ１ｃｏｕｎｔが得られることとなる。
【００４６】
また第１のスイッチ４０１Ａがオフの状態、第２のスイッチ４０２Ａがオンの状態にある期間Ｃであって、第１の光電変換素子１０１への照度が中程度の場合（図５中  ＭＩｌｌｕ）、第１の増幅回路１０２に向けて流れる第１の電流Ｉａが大きい場合に比べて小さいため、容量素子４０３Ａの一方の電極の電位Ｖｃａｐは減少の割合は小さいものの下降していく。そのため、時間ｔ０で容量素子４０３Ａの電位ＶｃａｐがＶｓｅｔであったのが時間ｔ２で電位Ｖｒｅｆとなり、その後容量素子４０３Ａからの放電が完了することで電位Ｖｓｓとなる。このとき、コンパレータ４０４Ａの出力信号の電位Ｖｃｏｍｐは、容量素子４０３Ａの電位Ｖｃａｐが第１の電位Ｖｓｅｔから第２の電位Ｖｒｅｆとなった際に、Ｌレベルの信号を出力する。そして、当該信号でラッチ回路４０５Ａは、入力されるカウント値を保持する。なお期間Ｃになる時間ｔ０と同時に、カウンター回路４０６Ａおよびラッチ回路４０５Ａがリセットされ、カウンター回路４０６Ａでクロック信号に基づくカウントアップがなされる。そして、時間ｔ２にコンパレータ４０４Ａの出力信号の電位Ｖｃｏｍｐがラッチ回路４０５Ａに入力されることで時間ｔ０から時間ｔ２の間の期間のクロック信号に基づいたカウント値ｔ２ｃｏｕｎｔが得られることとなる。
【００４７】
また第１のスイッチ４０１Ａがオフの状態、第２のスイッチ４０２Ａがオンの状態にある期間Ｃであって、第１の光電変換素子１０１への照度が小さい場合（図５中  ＳＩｌｌｕ）、第１の増幅回路１０２に向けて流れる第１の電流Ｉａも小さく減少の割合も小さいものの、容量素子４０３Ａの一方の電極の電位Ｖｃａｐは下降していく。そのため、時間ｔ０で容量素子４０３Ａの電位ＶｃａｐがＶｓｅｔであったのが時間ｔ３で電位Ｖｒｅｆとなり、その後容量素子４０３Ａからの放電が完了することで電位Ｖｓｓとなる。このとき、コンパレータ４０４Ａの出力信号の電位Ｖｃｏｍｐは、容量素子４０３Ａの電位Ｖｃａｐが第１の電位Ｖｓｅｔから第２の電位Ｖｒｅｆとなった際に、Ｌレベルの信号を出力する。そして、当該信号でラッチ回路４０５Ａは、入力されるカウント値を保持する。なお期間Ｃになる時間ｔ０と同時に、カウンター回路４０６Ａおよびラッチ回路４０５Ａがリセットされ、カウンター回路４０６Ａでクロック信号に基づくカウントアップがなされる。そして、時間ｔ３にコンパレータ４０４Ａの出力信号の電位Ｖｃｏｍｐがラッチ回路４０５Ａに入力されることで時間ｔ０から時間ｔ３の間の期間のクロック信号に基づいたカウント値ｔ３ｃｏｕｎｔが得られることとなる。
【００４８】
期間Ｃにおける各スイッチのオンまたはオフ、電荷の流れについて、図６（Ｂ）に模式的に示す。容量素子４０３Ａは、第１のスイッチ４０１Ａがオフになることによって、新たに第１の電位Ｖｓｅｔが供給されることはない。一方、第２のスイッチ４０２Ａがオンになっているため、容量素子４０３Ａから第１の増幅回路１０２へ第１の電流Ｉａが流れ、容量素子４０３Ａの放電が行われる。なお、第１の増幅回路１０２に流れる第１の電流Ｉａは、第１の増幅回路１０２が図２（Ａ）で説明したようにカレントミラー回路を形成していることにより、光電流ＩＬに比例した大きさとなる。
【００４９】
なお、第１のスイッチ４０１Ａがオフの状態、第２のスイッチ４０２Ａがオンの状態にある期間Ｃであって、第１の光電変換素子１０１に光が照射されず光電流ＩＬが流れない場合、容量素子４０３Ａの一方の電極の電位Ｖｃａｐは、第１の増幅回路１０２に流れる第１の電流Ｉａが生じないため、ほとんど減少しない。そのため、時間ｔ０で容量素子４０３Ａの電位ＶｃａｐがＶｓｅｔであるものの、時間の経過に伴う電位Ｖｒｅｆへの変化がない。このとき、コンパレータ４０４Ａの出力信号の電位Ｖｃｏｍｐは、容量素子４０３Ａの電位Ｖｃａｐが第１の電位Ｖｓｅｔから第２の電位Ｖｒｅｆに変化しないため、Ｈレベルの信号が出力し続けるものである。またクロック信号は、期間Ｃになった時間ｔ０より、カウンター回路４０６Ａへの出力がなされる。そのため上述のように照度に応じたカウント値を得ることが出来ず、カウント値はカウンター回路４０６Ａの最大値に達してしまう。この場合、カウント値の最大値をラッチ回路に出力することが好ましい。
【００５０】
図５、図６（Ａ）、図６（Ｂ）で説明した光電変換装置１００での第１のＡＤ変換回路１０３及び第２のＡＤ変換回路１０６の具体的な動作について、図７に示すフローチャートを用いて説明する。
【００５１】
まず光電変換装置１００は容量素子４０３Ａへの電荷の充電（リセット）を開始する（ステップ７０１）。容量素子４０３Ａへの電荷の充電は、上述したように第１のスイッチ４０１Ａをオン、第２のスイッチ４０２Ａをオフにすることにより、第１の電位Ｖｓｅｔが供給された配線と容量素子４０３Ａとを電気的に接続させることによって行われる。またステップ７０１では容量素子４０３Ａの充電と共に、クロック生成回路４０７Ａからのクロック信号の出力が行われている。
【００５２】
次に光電変換装置１００は、容量素子４０３Ａへの電荷の充電の後、カウンター回路４０６Ａのカウント値のリセットを行う（ステップ７０２）。また、ステップ７０２ではカウンター回路４０６Ａのカウント値のリセットと共に、ラッチ回路４０５Ａに保持されたカウント値の初期化を行う。
【００５３】
次に光電変換装置１００は、第１の増幅回路１０２により、容量素子４０３Ａに充電された電荷の放電をおこなう（ステップ７０３）。容量素子４０３Ａからの電荷の放電は、上述したように第１のスイッチ４０１Ａをオフ、第２のスイッチ４０２Ａをオンにすることにより、容量素子４０３Ａと第１の増幅回路１０２との電気的な接続をさせることによって行われる。なお容量素子４０３Ａに充電された電荷の放電は、ステップ７０２で行われるカウンター回路４０６Ａのリセットと共に開始されてもよい。
【００５４】
次にステップ７０３では、クロック生成回路４０７Ａからのクロック信号の出力に応じて、カウンター回路４０６Ａではカウント値のカウントアップが行われる（ステップ７０４）。
【００５５】
次にステップ７０４で、カウントアップするカウント値が最大値に達した否かが判断される（ステップ７０５）。ステップ７０５のとき、カウント値が最大値に達していなければ、ラッチ回路４０５Ａに出力されるコンパレータ４０４Ａからの出力信号ＶｃｏｍｐがＬレベルであるか否かの判断がされる（ステップ７０６）。ステップ７０６のとき、カウント値が最大値に達しておらず、且つコンパレータ４０４Ａの出力がＬレベルではない場合、再度ステップ７０４でのカウント値のカウントアップが行われる。ステップ７０５で、カウントアップするカウント値が最大値に達した場合、及びカウント値が最大値に達しておらず、且つコンパレータ４０４Ａの出力がＬレベルのとき、ラッチ回路４０５Ａがカウント値をラッチする（ステップ７０７）。以上の動作により、光電変換装置１００はラッチ回路４０５Ａでラッチしたカウント値に基づいて光電流ＩＬの大きさに応じたデジタル信号Ｓｏｕｔ１を出力させることができる。なお、上記説明した第１のＡＤ変換回路１０３は、カウント値が小さい程、光電流ＩＬが大きく、カウント値が大きいほど光電流ＩＬが小さいということになる。カウント値が最大の場合には、光の検出がされなかったこととなるため、光の強度も「０」ということになる。
【００５６】
また図５乃至図７での説明では、第１のＡＤ変換回路１０３を一例として、説明したが、第２のＡＤ変換回路１０６についても同様にして、光電流ＩＰの大きさに応じたデジタル信号Ｓｏｕｔ２を出力させることができる。
【００５７】
第２のＡＤ変換回路より得られるデジタル信号Ｓｏｕｔ２は、第１の光電変換素子１０１とは異なる分光感度特性を得るため、図１７で示したように赤外光透過フィルタ１０９を透過して第２の光電変換素子１０４に照射されて得られる光電流ＩＰに応じた信号である。一方、第１のＡＤ変換回路１０３より得られるデジタル信号Ｓｏｕｔ１は、本実施の形態では、単結晶シリコン基板を用いて作られた第１の光電変換素子１０１に照射されて得られる光電流ＩＬに応じた信号である。そのため、可視光の波長領域とは異なり、赤外領域である９００ｎｍ付近で高い量子効率を有する。そのため、減算回路１０７で、デジタル信号Ｓｏｕｔ１からデジタル信号Ｓｏｕｔ２を減算することにより、可視光領域の分光感度に応じたデジタル信号Ｓｏｕｔを得ることができる。
【００５８】
上述のように本実施の形態の構成では、光電流ＩＬ、光電流ＩＰの差分をとることにより、照度の出力をデジタル値で得ることができる。
【００５９】
また、光電流ＩＬ、光電流ＩＰに応じて変化するデジタル信号Ｓｏｕｔは、光の強度と光電流ＩＬとの関係が比較的線形性を有するため、光電流ＩＬが小さければ、出力されるデジタル信号Ｓｏｕｔの変化が緩やかとなる。そのため、デジタル信号Ｓｏｕｔについて、光電流ＩＬが小さい場合、光電変換素子に照射される光の照度に対応する値の間隔を大きくすることができる。そして特に、低照度領域（例えば、１ルクス（ｌｘ）以上１０００ルクス以下）の光の大きさを検出する上で分解能を向上させることができる。なお照度を横軸、デジタル信号Ｓｏｕｔのデジタル値を縦軸とした際の関係について図８に示す。図８に示すように、照度の増加に伴い、デジタル値が減少する右下がりのグラフとなる。
【００６０】
なお、図８において、デジタル信号Ｓｏｕｔのデジタル値は１６ビット（０乃至６５５３５）のデジタル値を生成するものとし、また、デジタル値に対応する照度としては、一例として、１ルクス乃至１００００ルクスとして示している。
【００６１】
上記照度とデジタル信号Ｓｏｕｔのデジタル値の関係が右下がりのグラフに対して、照度の増加によってデジタル値も増加する、いわゆる右上がりのグラフだと、照度が大きすぎるとデジタル値が飽和してしまう。また、右上がりのグラフで低照度領域の分解能を高くしようとすると、低照度領域で対応するデジタル値の間隔をあけてとる必要があるため、照度のダイナミックレンジは広く取れないといったことになる。これに対し、右下がりのグラフの関係を有する本実施の形態で示す構成では、低照度であるとデジタル値が飽和するため、低照度領域の分解能を高めたとしてもダイナミックレンジを広くできる。そのため、本実施の形態で示す構成においては、特に低照度領域で分解能も高く、確度の高い照度に応じたデジタル値のデジタル信号を出力することができるとともに、広いダイナミックレンジを実現できる。
【００６２】
以上説明したように本実施の形態の光電変換装置の構成では、視感度に近い分光感度特性を得ることができると共に、低照度領域での照度の分解能を向上させた光電変換装置を提供することができる。
【００６３】
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。
【００６４】
（実施の形態２）
本実施の形態では、上記実施の形態とは別の構成について説明する。
【００６５】
まず本発明の光電変換装置における回路図について説明する。図９に示す光電変換装置９００は、第１の光電変換素子１０１、第１の増幅回路１０２、第２の光電変換素子１０４、第２の増幅回路１０５、減算回路９０１、電圧電流変換回路９０２、及びＡＤ変換回路９０３を有する。第１の光電変換素子１０１は、一方の端子（陰極側）に高電源電位（Ｖｄｄ）が供給され、他方の端子（陽極側）が第１の増幅回路１０２に電気的に接続されている。第１の増幅回路１０２は、第１の光電変換素子１０１より出力される光電流ＩＬを増幅した第１の電流Ｉａを低電源電位（Ｖｓｓ）に向けて流すための回路である。また、第１の増幅回路１０２は低電源電位Ｖｓｓが供給されている。第２の光電変換素子１０４は、一方の端子に高電源電位Ｖｄｄが供給され、他方の端子が第２の増幅回路１０５に電気的に接続されている。第２の増幅回路１０５は、第２の光電変換素子１０４より出力される光電流ＩＰを増幅した第２の電流Ｉｂを低電源電位Ｖｓｓに向けて流すための回路である。また、第２の増幅回路１０５は低電源電位Ｖｓｓが供給されている。減算回路９０１は、第１の電流Ｉａ及び第２の電流Ｉｂの差分を演算し、電圧Ｖｓｕｂとして出力するための回路である。また電圧電流変換回路９０２は、電圧Ｖｓｕｂに応じた第３の電流Ｉｓｕｂを電圧電流変換回路９０２に向けて流すための回路である。また、ＡＤ変換回路９０３は、電圧電流変換回路９０２に流れる第３の電流Ｉｓｕｂに応じて、デジタル信号Ｓｏｕｔを出力する回路である。また図９中矢印１０８は、第１の光電変換素子１０１及び第２の光電変換素子１０４に入射される外光を表すものである。
【００６６】
なお本実施の形態では一例として、図９で示す構成の第２の光電変換素子１０４で第１の光電変換素子１０１とは異なる分光感度特性を得るために、図１８に示すように、光が入射される側に赤外光透過フィルタ１０９を設ける構成とする。これは、第１の光電変換素子１０１及び第２の光電変換素子１０４より得られるデジタル信号より差分を演算することで、特許文献２にあるように、可視光の強度となるように赤外光を透過するフィルタを選択したことによるものである。本実施の形態では、第１の光電変換素子１０１より得られる分光感度特性に応じた物理量と、第２の光電変換素子１０４より得られる分光感度特性より得られる物理量の差分を演算することにより所望の分光感度に応じた物理量が得られるものとして説明を行う。なお、差分を演算することによりデジタル信号Ｓｏｕｔが可視光の強度である照度を得られる構成であれば、光フィルタの有無は問わない。
【００６７】
なお、減算回路９０１は、第１の増幅回路１０２及び第２の増幅回路１０５で得られる第１の電流Ｉａ及び第２の電流Ｉｂの差分をとり、電圧値として出力する回路である。図９では、電圧Ｖｓｕｂが出力される構成としているが、第１の電流Ｉａと第２の電流Ｉｂとの差分を出力する回路であればよく、出力は電圧値によるものであっても、電流値によるものであってもよい。なお減算回路で差分を取る際にオペアンプによる差分を演算するには、第１の電流Ｉａ及び第２の電流Ｉｂを一旦電圧値に変換した上でオペアンプに入力して、電圧Ｖｓｕｂを出力する構成とすればよい。減算回路９０１で第１の電流Ｉａと第２の電流Ｉｂとの差分が演算されることで、単結晶シリコンの分光感度特性より赤外光の分光感度特性が減算された値である、視感度に近い可視光領域の分光感度に応じた電圧Ｖｓｕｂが出力されることとなる。そのため、電圧Ｖｓｕｂは光電変換装置９００に照射される光の照度に応じた信号となる。
【００６８】
なお、電圧電流変換回路９０２は電圧Ｖｓｕｂを第３の電流Ｉｓｕｂに変換し、第３の電流ＩｓｕｂをＡＤ変換回路９０３から電圧電流変換回路９０２に向けて流すための回路である。一例としては、トランジスタ等を用いて構成し、電圧Ｖｓｕｂがトランジスタのゲートに印加されるように構成すればよい。なお第３の電流Ｉｓｕｂも、電圧Ｖｓｕｂと同様に、光電変換装置９００の照度に応じた信号となる。
【００６９】
なお、ＡＤ変換回路９０３は、上記実施の形態１で説明した第１のＡＤ変換回路１０３及び第２のＡＤ変換回路１０６の構成と同様である。また動作についても、上記実施の形態１で説明した第１のＡＤ変換回路１０３及び第２のＡＤ変換回路１０６について説明した箇所と同様である。そのため、光電変換装置９００は、照度に応じたデジタル信号Ｓｏｕｔを出力することができる。
【００７０】
以上説明したように本実施の形態の光電変換装置の構成では、視感度に近い分光感度特性を得ることができると共に、低照度領域での照度の分解能を向上させた光電変換装置を提供することができる。
【００７１】
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。
【００７２】
（実施の形態３）
本実施の形態では、上記実施の形態とは別の構成について説明する。
【００７３】
まず本発明の光電変換装置における回路図について説明する。図１０に示す光電変換装置１０００は、第１の光電変換素子１０１、第１の増幅回路１０２、第２の光電変換素子１０４、第２の増幅回路１０５、カレントミラー回路１００１、及びＡＤ変換回路９０３を有する。第１の光電変換素子１０１は、一方の端子（陰極側）に高電源電位（Ｖｄｄ）が供給され、他方の端子（陽極側）が第１の増幅回路１０２に電気的に接続されている。第１の増幅回路１０２は、第１の光電変換素子１０１より出力される光電流ＩＬを増幅して第１の電流Ｉａを低電源電位（Ｖｓｓ）に向けて流すための回路である。また、第１の増幅回路１０２は低電源電位Ｖｓｓが供給されている。第２の光電変換素子１０４は、一方の端子に高電源電位Ｖｄｄが供給され、他方の端子が第２の増幅回路１０５に電気的に接続されている。第２の増幅回路１０５は、第２の光電変換素子１０４より出力される光電流ＩＰを増幅して第２の電流Ｉｂを低電源電位Ｖｓｓに向けて流すための回路である。また、第２の増幅回路１０５は低電源電位Ｖｓｓが供給されている。カレントミラー回路１００１は、第２の電流Ｉｂを、第１の電流Ｉａが第１の増幅回路１０２に向けて流れる配線に、流すための回路である。ＡＤ変換回路９０３と、第１の増幅回路１０２及びカレントミラー回路１００１とが電気的に接続される配線に、第１の電流Ｉａ及び第２の電流Ｉｂが流れることにより、第１の電流Ｉａと第２の電流Ｉｂとが相殺されて、第３の電流Ｉｓｕｂが生成されることとなる。また、ＡＤ変換回路９０３は、ＡＤ変換回路９０３より流れる第３の電流Ｉｓｕｂに応じて、デジタル信号Ｓｏｕｔを出力する回路である。また図９中矢印１０８は、第１の光電変換素子１０１及び第２の光電変換素子１０４に入射される外光を表すものである。
【００７４】
なお本実施の形態では一例として、図１０で示す構成の第２の光電変換素子１０４で第１の光電変換素子１０１とは異なる分光感度特性を得るために、図１９に示すように、光が入射される側に赤外光透過フィルタ１０９を設ける構成とする。これは、第１の光電変換素子１０１及び第２の光電変換素子１０４より得られるデジタル信号より差分を演算することで、特許文献２にあるように、可視光の強度となるように赤外光を透過するフィルタを選択したことによるものである。本実施の形態では、第１の光電変換素子１０１より得られる分光感度特性に応じた物理量と、第２の光電変換素子１０４より得られる分光感度特性より得られる物理量の差分を演算することにより所望の分光感度に応じた物理量が得られるものとして説明を行う。なお、差分を演算することによりデジタル信号Ｓｏｕｔが可視光の強度である照度を得られる構成であれば、光フィルタの有無は問わない。
【００７５】
なお、カレントミラー回路１００１は、第２の増幅回路１０５で得られる第２の電流Ｉｂと同じ大きさの電流を流すための回路である。図１１にカレントミラー回路の具体的な回路構成について示す。図１１でカレントミラー回路１００１は、第１のｐチャネル型トランジスタ１１０１、第２のｐチャネル型トランジスタ１１０２を有する。第１のｐチャネル型トランジスタ１１０１の第１端子及び第２のｐチャネル型トランジスタ１１０２の第１端子は、高電源電位Ｖｄｄに電気的に接続されている。第１のｐチャネル型トランジスタ１１０１及び第２のｐチャネル型トランジスタ１１０１のゲート端子は互いに電気的に接続されており、第１のｐチャネル型トランジスタ１１０１の第２端子に電気的に接続されている。第１のｐチャネル型トランジスタ１１０１の第２端子は第２の増幅回路１０５に電気的に接続されており、第２の増幅回路１０５に向けて第２の電流Ｉｂが流れている。第２のｐチャネル型トランジスタ１１０２の第２端子は第１の増幅回路１０２及びＡＤ変換回路９０３に電気的に接続されている。
【００７６】
第１の増幅回路に向けて流れる第１の電流Ｉａとカレントミラー回路より流れる第２の電流Ｉｂの大きさは、光電流ＩＬ及び光電流ＩＰの大きさに依る。光電流ＩＬは、単結晶シリコンが有する分光感度特性に基づいた光の強度に応じて出力されるものである。一方、光電流ＩＰは、単結晶シリコンが有する分光感度特性より、可視光以下の光以外の分光感度特性が分離された赤外光の強度に応じて出力されるものである。そのため、第１の電流Ｉａは、第２の電流Ｉｂより大きくなり、（Ｉａ−Ｉｂ）の大きさを有するＩｓｕｂがＡＤ変換回路９０３より流れることとなる。ＡＤ変換回路９０３よりＩａとＩｂの差分であるＩｓｕｂが流れることで、単結晶シリコンの分光感度特性より赤外光の分光感度特性が減算された値であり、そして視感度に近い可視光領域の分光感度に応じたデジタル信号Ｓｏｕｔとして照度を得ることができる。
【００７７】
なお、ＡＤ変換回路９０３は、図１２に示すように、上記実施の形態１で説明した第１のＡＤ変換回路１０３及び第２のＡＤ変換回路１０６の構成と同様である。また動作についても、上記実施の形態１で説明した第１のＡＤ変換回路１０３及び第２のＡＤ変換回路１０６について説明した箇所と同様である。そのため、光電変換装置９００は、照度に応じたデジタル信号Ｓｏｕｔを出力することができる。
【００７８】
以上説明したように本実施の形態の光電変換装置の構成では、視感度に近い分光感度特性を得ることができると共に、低照度領域での照度の分解能を向上させた光電変換装置を提供することができる。
【００７９】
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。
【００８０】
（実施の形態４）
本実施の形態では、上記実施の形態で説明した光電変換装置に加え、デジタル信号が出力される外部の回路を加えたブロック図の構成について図１３、図１４を用いて説明する。
【００８１】
図１３に示すデジタル出力型のフォトＩＣ１３００は、図１で示した光電変換装置１００、アドレスメモリ１３０１、Ｉ２Ｃ（Ｉｎｔｅｒ  Ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）インターフェース回路１３０２を有する。また、Ｉ２Ｃインターフェース回路１３０２は、他の装置とのデータ通信のためのシリアルデータライン（ＳＤＡ）と、他の装置との間のデータ通信を制御及び同期化するためのシリアルクロックライン（ＳＣＬ）と、からなるＩ２Ｃバスによって外部装置と電気的に接続されている。ＳＤＡとＳＣＬからなるＩ２Ｃバスは、各装置に設けられるアドレスメモリに割り振られた固有のアドレスによって、マイクロコンピュータ１３１１からの制御を行うためのバス規格である。なお他の装置が液晶表示装置である場合には、一例として、アドレスメモリ１３２１、Ｉ２Ｃインターフェース回路１３２２、ロジック部１３２３を有するディスプレイドライバー１３１２、アドレスメモリ１３３１、Ｉ２Ｃインターフェース回路１３３２、ロジック部１３３３を有するＬＥＤドライバー１３１３がＩ２Ｃバスに電気的に接続される構成となる。他の装置がＥＬ素子を具備する表示装置の場合には、バックライトであるＬＥＤの制御を行うＬＥＤドライバーは必ずしも必要ない。
【００８２】
なお、上記実施の形態での光電変換装置より得られるデジタル信号は、Ｉ２Ｃインターフェース回路１３０２を介して、ＬＥＤドライバー１３１３等の他の外部装置に送られる。ＬＥＤドライバー１３１３は、フォトＩＣ１３００で得られた照度に関するデジタル信号に応じて、表示装置のバックライトであるＬＥＤを制御するための信号を生成し、出力するものである。
【００８３】
また図１３に示したデジタル出力型のフォトＩＣ１３００について、別の構成を図１４に示す。図１４で示すフォトＩＣ１３００は、光電変換装置１００に加え、アドレスメモリ１３０１、Ｉ２Ｃインターフェース回路１３０２、ＬＥＤドライバー１４０１を有する。また、Ｉ２Ｃインターフェース回路１３０２は、ＳＤＡと、ＳＣＬと、からなるＩ２Ｃバスによってディスプレイドライバー１３１２と電気的に接続されている。図１４に示す構成が、図１３と異なる点はフォトＩＣ１３００の内部にロジック部１３３３を有するＬＥＤドライバー１４０１とする点にある。ＬＥＤドライバー１４０１をフォトＩＣ１３００の内部に設ける構成とすることにより、光電変換装置１００で生成されたデジタル信号を直接ＬＥＤドライバー１４０１で受け取り、Ｉ２Ｃインターフェース回路１３０２より出力することができるため、回路の共通化を図ることができるため、小型化及び高付加価値化を図ることができる。
【００８４】
なお図１３、図１４において、各回路のインターフェースは、一例として、デジタルシリアルインターフェースの一つであるＩ２Ｃインターフェースを用いる構成について示した。なおＩ２Ｃバス以外に、ユニバーサルシリアルバス（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）、シリアル周辺インターフェース（Ｓｅｒｉａｌ  Ｐｅｒｉｐｈｅｒａｌ  Ｉｎｔｅｒｆａｃｅ）等のバス規格を用いることが可能である。
【００８５】
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。
【００８６】
（実施の形態５）
本発明の光電変換装置は、視感度に近い分光感度特性を得ることができると共に、低照度領域での照度の分解能を向上させることができるといった特徴を有している。よって、本発明の光電変換装置を具備する電子機器は、光電変換装置をその構成要素に追加することに伴って、視感度に近い分光感度特性で照度を得ることができ、暗所での光の検出を行うことができる。本発明の光電変換装置は、表示装置、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の光電変換装置を用いることができる電子機器として、携帯電話、携帯型ゲーム機または電子書籍、ビデオカメラ、デジタルスチルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、などが挙げられる。これら電子機器の具体例を図１５、図１６に示す。
【００８７】
図１５（Ａ）は表示装置であり、筐体１５０１、表示部１５０２、センサ部１５０３等を有する。本発明の光電変換装置は、センサ部１５０３に用いることができる。センサ部１５０３は外光の強度を検知する。表示装置は、検知した外光の強度に合わせて、表示部１５０２の輝度のコントロールを行うことができる。外光の強度に合わせて表示部１５０２の輝度のコントロールすることで、表示装置の消費電力を抑えることができる。なお、表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【００８８】
図１５（Ｂ）は、デジタルフォトフレームであり、筐体１５１１、表示部１５１２、センサ部１５１３等を有する。表示部１５１２は、デジタルカメラ等などで撮影した画像を表示させることで、通常の写真立てと同様に機能させることができる。本発明の光電変換装置は、センサ部１５１３に用いることができる。センサ部１５１３は外光の強度を検知する。表示装置は、検知した外光の強度に合わせて、表示部１５１２の輝度のコントロールを行うことができる。外光の強度に合わせて表示部１５１２の輝度のコントロールすることで、表示部での視認性の向上を図ることができる。
【００８９】
図１６（Ａ）乃至（Ｃ）は撮像機能付き（以下、デジタルカメラ機能ともいう）の携帯電話の例を示す図である。図１６（Ａ）はデジタルカメラ機能をさせる場合の前面方向から見た斜視図である。また図１６（Ｂ）は、デジタルカメラ機能をさせる際の背面方向から見た斜視図である。また図１６（Ｃ）は携帯電話機能をさせる場合の斜視図である。図１６（Ａ）においてデジタルカメラ機能付き携帯電話には、筐体１６０１、シャッターボタン１６０２、フラッシュ１６０３、レンズ１６０４、センサ１６０５が備えられている。また図１６（Ｂ）には、筐体１６０１、シャッターボタン１６０２、表示部１６１１、音声出力部１６１２、センサ１６１３、操作ボタン部１６１４が備えられている。また図１６（Ｃ）には、筐体１６０１、シャッターボタン１６０２、表示部１６１１、音声出力部１６１２、センサ１６１３、操作ボタン部１６１４、操作ボタン１６２１、音声入力部１６２２が備えられている。
【００９０】
図１６（Ａ）乃至（Ｃ）で示すシャッターボタン１６０２は、押下されるとシャッターが開き、レンズ１６０４が有する撮像素子により画像を撮ることができる。なおレンズ１６０４の撮像素子としては、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）、ＣＭＯＳセンサ等を用いればよい。
【００９１】
図１６（Ａ）で示すフラッシュ１６０３は、センサ１６０５で検知する照度の値に応じて、シャッターボタンが押下されてシャッターが開くと同時に補助光を照射する。フラッシュ１６０３の補助光により、被写体周辺が低照度下にあっても画像を撮ることができる。本発明の光電変換装置は、センサ１６０５に用いることができる。センサ１６０５としてデジタル信号を出力する光電変換装置を用いることにより、レンズ１６０４及びフラッシュ１６０３とデジタル信号での信号の入出力を行うことができる。なお、フラッシュ１６０３としては、ＬＥＤフラッシュ、またはキセノンフラッシュを用いることができる。キセノンフラッシュを用いることで、補助光の発光スペクトルを太陽光に近づけることができるため、より自然な画像を撮ることができる。
【００９２】
図１６（Ｂ）、（Ｃ）で示す表示部１６１１は、レンズ１６０４の撮像素子に映る画像を見るためのものである。センサ１６０５及び／またはセンサ１６１３は検知した照度に合わせて、輝度のコントロールを行うことができる。照度に応じて表示部１６１１の輝度のコントロールすることで、携帯電話の消費電力を抑え、視認性の向上を図ることができる。また操作ボタン部１６１４は、デジタルカメラ機能を操作することが可能なボタンであり、各ボタンにより複数の機能を操作することができる。表示部１６１１はタッチセンサパネルとすることで、複数の機能の操作と画像を見ることとを一体に行うことができ、表示部の大型化を図ることができる。なお図１６（Ｂ）では、携帯電話機能で用いる音声出力部１６１２を示している。
【００９３】
図１６（Ｃ）に、携帯電話で通話するときの形態を示す。図１６（Ｃ）に示すように、図１６（Ａ）、（Ｂ）で示した形態での筐体１６０１を伸長させることで、携帯電話機能を使用する。音声出力部１６１２及び音声入力部１６２２は、通話機能をさせるためのものである。また操作ボタン部１６１４及び操作ボタン１６２１は、電話番号等を入力するためボタンである。
【００９４】
なお本実施の形態で示すデジタルカメラ機能付き携帯電話では、携帯電話機能を使用する際、筐体を伸長させる構成としたが、折りたたんで使用するクラムシェル型の携帯電話であっても本発明の適用を行うことができる。
【００９５】
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。
【図面の簡単な説明】
【００９６】
【図１】実施の形態１を説明するための図。
【図２】実施の形態１を説明するための図。
【図３】実施の形態１を説明するための図。
【図４】実施の形態１を説明するための図。
【図５】実施の形態１を説明するための図。
【図６】実施の形態１を説明するための図。
【図７】実施の形態１を説明するための図。
【図８】実施の形態１を説明するための図。
【図９】実施の形態２を説明するための図。
【図１０】実施の形態３を説明するための図。
【図１１】実施の形態３を説明するための図。
【図１２】実施の形態３を説明するための図。
【図１３】実施の形態４を説明するための図。
【図１４】実施の形態４を説明するための図。
【図１５】実施の形態５を説明するための図。
【図１６】実施の形態５を説明するための図。
【図１７】実施の形態１を説明するための図。
【図１８】実施の形態２を説明するための図。
【図１９】実施の形態３を説明するための図。
【符号の説明】
【００９７】
１００    光電変換装置
１０１    第１の光電変換素子
１０２    第１の増幅回路
１０３    第１のＡＤ変換回路
１０４    第２の光電変換素子
１０５    第２の増幅回路
１０６    第２のＡＤ変換回路
１０７    減算回路
１０８    矢印
１０９    赤外光透過フィルタ
２００    増幅回路
２０１    ｎチャネル型トランジスタ
２０２    ｎチャネル型トランジスタ
２５０    増幅回路
７０１    ステップ
７０２    ステップ
７０３    ステップ
７０４    ステップ
７０５    ステップ
７０６    ステップ
７０７    ステップ
９００    光電変換装置
９０１    減算回路
９０２    電圧電流変換回路
９０３    ＡＤ変換回路
１０００    光電変換装置
１００１    カレントミラー回路
１１０１    ｐチャネル型トランジスタ
１１０２    ｐチャネル型トランジスタ
１３００    フォトＩＣ
１３０１    アドレスメモリ
１３０２    Ｉ２Ｃインターフェース回路
１３１１    マイクロコンピュータ
１３１２    ディスプレイドライバー
１３１３    ＬＥＤドライバー
１３２１    アドレスメモリ
１３２２    Ｉ２Ｃインターフェース回路
１３２３    ロジック部
１３３１    アドレスメモリ
１３３２    Ｉ２Ｃインターフェース回路
１３３３    ロジック部
１４０１    ＬＥＤドライバー
１５０１    筐体
１５０２    表示部
１５０３    センサ部
１５１１    筐体
１５１２    表示部
１５１３    センサ部
１６０１    筐体
１６０２    シャッターボタン
１６０３    フラッシュ
１６０４    レンズ
１６０５    センサ
１６１１    表示部
１６１２    音声出力部
１６１３    センサ
１６１４    操作ボタン部
１６２１    操作ボタン
１６２２    音声入力部
３００Ａ    回路
３０１Ａ    スイッチ
３０２Ａ    スイッチ
４０１Ａ    スイッチ
４０１Ｂ    スイッチ
４０２Ａ    スイッチ
４０２Ｂ    スイッチ
４０３Ａ    容量素子
４０３Ｂ    容量素子
４０４Ａ    コンパレータ
４０４Ｂ    コンパレータ
４０５Ａ    ラッチ回路
４０５Ｂ    ラッチ回路
４０６Ａ    カウンター回路
４０６Ｂ    カウンター回路
４０７Ａ    クロック生成回路
４０７Ｂ    クロック生成回路
【図１】
2010040981.tif 000003
【図２】
2010040981.tif 000004
【図３】
2010040981.tif 000005
【図４】
2010040981.tif 000006
【図５】
2010040981.tif 000007
【図６】
2010040981.tif 000008
【図７】
2010040981.tif 000009
【図８】
2010040981.tif 000010
【図９】
2010040981.tif 000011
【図１０】
2010040981.tif 000012
【図１１】
2010040981.tif 000013
【図１２】
2010040981.tif 000014
【図１３】
2010040981.tif 000015
【図１４】
2010040981.tif 000016
【図１５】
2010040981.tif 000017
【図１６】
2010040981.tif 000018
【図１７】
2010040981.tif 000019
【図１８】
2010040981.tif 000020
【図１９】
2010040981.tif 000021