(57)【要約】【課題】不正遊技を効果的に排除する遊技機を提供する。【解決手段】抽選処理を含む遊技制御動作を中心統括的に担う主制御部１のＣＰＵが暴走状態となっても、ＣＰＵを強制的にリセットすることなく放置する構成を採る。主制御部１及び払出制御部５には、各メモリの記憶内容を消去するべくスイッチ操作がされた場合に、スイッチ操作を示すクリア信号ＣＬＲが各々供給されるよう構成され、電源投入後、定常的な遊技制御動作を開始するまでに、払出制御部５がクリア信号ＣＬＲを受けた場合に限り、払出制御部５から主制御部１に確認信号ＡＣＫを送信する。主制御部１が確認信号ＡＣＫを受信しない限り、主制御部１の次の動作を開始させない。【選択図】図４
2010240487.tif 000002
【特許請求の範囲】
【請求項１】
遊技者の操作か遊技媒体の入賞状態に起因して抽選処理を実行し、その抽選結果に基づいて遊技者に有利な利益状態を発生させる遊技機であって、前記抽選処理を含む遊技制御動作を中心統括的に担う主制御部と、前記主制御部から受けた制御コマンドに基づいて個別的な遊技制御動作を実行するサブ制御部とを有して構成され、
前記主制御部のＣＰＵが暴走状態となっても、前記ＣＰＵを強制的にリセットすることなく放置する構成を採ると共に、前記主制御部及び前記サブ制御部には、各メモリの記憶内容を消去するべくスイッチ操作がされた場合に、前記スイッチ操作を示すクリア信号が各々供給されるよう構成され、
電源投入後、定常的な遊技制御動作の開始時に限り、前記サブ制御部から前記主制御部に確認信号を送信する第１手段と、
前記主制御部が前記確認信号を受信しない限り、前記主制御部の次の動作を開始させない第２手段と、を設けたことを特徴とする遊技機。
【請求項２】
前記サブ制御部のＣＰＵがリセットされた後、定常的な遊技制御動作が開始されるまでに、判定フラグをＯＮ値に設定するフラグ設定手段と、
前記サブ制御部で定常的な遊技制御動作が開始された後、前記判定フラグの値を判定して、これがＯＮ値の場合には、これをＯＦＦ値に変更すると共に、前記確認信号を前記主制御部に出力する送信手段と、
その後、前記サブ制御部の定常的な遊技制御動作を実行しつつ、前記判定フラグがＯＦＦ値であることを監視し続ける監視手段と、
を前記サブ制御部に設けたことを特徴とする請求項１に記載の遊技機。
【請求項３】
前記サブ制御部のＣＰＵがリセットされた後、定常的な遊技制御動作が開始されるまでに、出力データの特定ビットをＯＮ値に設定するフラグ設定手段と、
前記サブ制御部で定常的な遊技制御動作が開始されると、前記特定ビットを確認信号として前記主制御部に出力した後、前記特定ビットをＯＦＦ値に設定する送信手段と、
を前記サブ制御部に設けたことを特徴とする請求項１に記載の遊技機。
【請求項４】
遊技者の操作か遊技媒体の入賞状態に起因して抽選処理を実行し、その抽選結果に基づいて遊技者に有利な利益状態を発生させる遊技機であって、前記抽選処理を含む遊技制御動作を中心統括的に担う主制御部と、前記主制御部から受けた制御コマンドに基づいて個別的な動作を実行するサブ制御部とを有して構成され、
メモリの記憶内容を消去するべくスイッチ操作がされた場合には、前記スイッチ操作を示すクリア信号が前記主制御部に供給されるよう構成されると共に、前記主制御部が受けたクリア信号は、前記サブ制御部に転送されるよう構成され、
前記サブ制御部のＣＰＵがリセットされた後、定常的な遊技制御動作が開始されるまでに、前記メモリの記憶内容を消去したか否かに応じて、判定フラグにＯＮ値かＯＦＦ値を設定するフラグ設定手段と、
前記サブ制御部で定常的な遊技制御動作が開始された後、前記判定フラグの値を判定して、前記メモリの記憶内容を消去したことを示すＯＮ値の場合には、これをＯＦＦ値に変更するフラグ変更手段と、
前記判定フラグがＯＦＦ値の状態において、前記サブ制御部の定常的な遊技制御動作を実行しつつ、電源投入から所定時間を消費する時間消費手段と、
その後、前記サブ制御部の定常的な遊技制御動作を実行しつつ、前記主制御部から転送されるクリア信号を監視する信号監視手段と、
前記信号監視手段によってクリア信号が検出された場合には、その後のサブ制御部における動作を停止する停止手段と、を前記サブ制御部に設けたことを特徴とする遊技機。
【請求項５】
遊技者の操作か遊技媒体の入賞状態に起因して抽選処理を実行し、その抽選結果に基づいて遊技者に有利な利益状態を発生させる遊技機であって、前記抽選処理を含む遊技制御動作を中心統括的に担う主制御部と、前記主制御部から受けた制御コマンドに基づいて個別的な遊技制御動作を実行するサブ制御部とを有して構成され、
電源投入に先立ってＯＮ操作可能な初期化スイッチと、前記初期化スイッチがＯＮ操作されると電源投入の前後に拘わらず充電されるコンデンサと、電源投入後、前記コンデンサが放電されるまでクリア信号を出力するパルス出力部とを有し、
前記主制御部及び／又は前記サブ制御部では、
電源投入後、定常的な遊技制御動作を開始するまでに前記クリア信号を受けると、各メモリの記憶内容を消去するよう構成されていることを特徴とする遊技機。
【請求項６】
遊技者の操作か遊技媒体の入賞状態に起因して抽選処理を実行し、その抽選結果に基づいて遊技者に有利な利益状態を発生させる遊技機であって、前記抽選処理を含む遊技制御動作を中心統括的に担う主制御部と、前記主制御部から受けた制御コマンドに基づいて個別的な遊技制御動作を実行するサブ制御部とを有して構成され、
電源投入に先立ってＯＮ操作可能な初期化スイッチと、電源投入時に前記初期化スイッチがＯＮ操作されている場合にトリガ信号を出力する操作検出部と、前記トリガ信号を受けて所定パルス幅の前記クリア信号を出力するパルス出力部とを有し、
前記主制御部及び／又は前記サブ制御部では、
電源投入後、定常的な遊技制御動作を開始するまでに前記クリア信号を受けると、各メモリの記憶内容を消去するよう構成されていることを特徴とする遊技機。
【請求項７】
前記操作検出部は、初期化スイッチのＯＮ／ＯＦＦ状態を示すスイッチ信号と、前記主制御部及び前記サブ制御部のＣＰＵを、各々電源リセットするためのシステムリセット信号と、を受けるゲート素子を有して構成されることを特徴とする請求項６に記載の遊技機。
【請求項８】
前記システムリセット信号を受けて遅延させる遅延部を更に設け、前記ゲート素子と前記遅延部の出力を受けて前記トリガ信号を出力する別のゲート素子を設けたことを特徴とする請求項７に記載の遊技機。
【請求項９】
前記主制御部及び前記サブ制御部の動作は、電源投入後に開始されて無限ループ処理で終わるメイン処理と、一定時間毎に開始されるタイマ割込み処理とを有して構成されている請求項１〜請求項８の何れかに記載の遊技機。
【請求項１０】
前記定常的な遊技制御動作は、主制御部及び前記サブ制御部とも、前記タイマ割込み処理で実行されている請求項９に記載の遊技機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンピュータ回路を備えて構成される遊技機に関し、特に、不正遊技を有効に排除できる遊技機に関する。
【背景技術】
【０００２】
パチンコ機などの弾球遊技機は、遊技盤に設けた図柄始動口と、複数の表示図柄による一連の図柄変動態様を表示する図柄表示部と、開閉板が開閉される大入賞口などを備えて構成されている。そして、図柄始動口に設けられた検出スイッチが遊技球の通過を検出すると入賞状態となり、遊技球が賞球として払出された後、図柄表示部では表示図柄が所定時間変動される。その後、７−７−７などの所定の態様で図柄が停止すると大当り状態となり、大入賞口が繰返し開放されて、遊技者に有利な利益状態を発生させている。但し、実際には、遊技球の入賞に基づく大当り抽選処理によって、大当り状態か否かが予め決定されており、図柄表示部では、専ら遊技者を盛上げるために図柄変動動作を行っている。
【０００３】
大当り抽選処理では、所定時間毎に更新されるカウンタ変数ＣＴが使用され、遊技球の入賞時に取得されたカウンタ変数ＣＴの値（乱数値ＲＮＤ）が、当選値Ｈｉｔと比較されて大当り状態か否かが決定される。カウンタ変数ＣＴは、電源投入後、ＲＷＭクリア信号がＯＮ状態であれば、ＲＷＭ（Read Write Memory）の全領域がゼロクリア（ＲＷＭクリ
ア処理）されることでゼロに初期設定され、その後、所定時間毎に実行されるインクリメント演算などによって所定数値範囲（０〜ＭＡＸ−１）を循環する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−０３３５３２号公報
【特許文献２】特開２００３−２０５１６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、上記した当選値Ｈｉｔやカウンタ変数ＣＴの更新規則は、遊技機を入手して制御プログラムを解析すれば判明する。そのため、電源投入直後であって、ＲＷＭクリア処理がされた後における所定数値範囲の循環動作の一巡目であれば、不正器具を用いることで当選状態を意図的に発生させることが比較的容易である。そのため、電源を遮断することなく、ＣＰＵをリセットすると共に、ＲＷＭクリア処理を実行させるべく、ＲＷＭクリア信号をＯＮ状態にする違法行為が懸念されるところである。
【０００６】
なお、特許文献１、特許文献２には、ＲＷＭがゼロクリアされたことを液晶ディスプレイで報知することが提案されているが、そもそも、そのような対策より、ＲＷＭがゼロクリアされても不正遊技を効果的に排除できる対策の方が有効である。
【０００７】
本発明は、上記の着想に基づいてなされたものであって、ＲＷＭをゼロクリアしたところで、不正遊技を効果的に排除できる遊技機を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の目的を達成するため、請求項１に係る発明は、遊技者の操作か遊技媒体の入賞状態に起因して抽選処理を実行し、その抽選結果に基づいて遊技者に有利な利益状態を発生させる遊技機であって、前記抽選処理を含む遊技制御動作を中心統括的に担う主制御部と、前記主制御部から受けた制御コマンドに基づいて個別的な遊技制御動作を実行するサブ制御部とを有して構成され、前記主制御部のＣＰＵが暴走状態となっても、前記ＣＰＵを強制的にリセットすることなく放置する構成を採ると共に、前記主制御部及び前記サブ制御部には、各メモリの記憶内容を消去するべくスイッチ操作がされた場合に、前記スイッ
チ操作を示すクリア信号が各々供給されるよう構成され、電源投入後、定常的な遊技制御動作の開始時に限り、前記サブ制御部から前記主制御部に確認信号を送信する第１手段と、前記主制御部が前記確認信号を受信しない限り、前記主制御部の次の動作を開始させない第２手段と、を設けたことを特徴とする。
【０００９】
請求項１に係る発明では、不正遊技者が、仮に、電源を遮断することなく、主制御部のＣＰＵのみリセットさせると共にクリア信号を主制御部に供給したとしても、サブ制御部から主制御部に対して、確認信号が送信されないので、遊技制御動作が確実に停止されて不正遊技を成功させない。
【００１０】
この発明は、好ましくは、前記サブ制御部のＣＰＵがリセットされた後、定常的な遊技制御動作が開始されるまでに、判定フラグをＯＮ値に設定するフラグ設定手段と、前記サブ制御部で定常的な遊技制御動作が開始された後、前記判定フラグの値を判定して、これがＯＮ値の場合には、これをＯＦＦ値に変更すると共に、前記確認信号を前記主制御部に出力する送信手段と、その後、前記サブ制御部の定常的な遊技制御動作を実行しつつ、前記判定フラグがＯＦＦ値であることを監視し続ける監視手段と、を前記サブ制御部に設けるべきである。
【００１１】
或いはまた、好ましくは、前記サブ制御部のＣＰＵがリセットされた後、定常的な遊技制御動作が開始されるまでに、出力データの特定ビットをＯＮ値に設定するフラグ設定手段と、前記サブ制御部で定常的な遊技制御動作が開始されると、前記特定ビットを確認信号として前記主制御部に出力した後、前記特定ビットをＯＦＦ値に設定する送信手段と、を前記サブ制御部に設けるべきである。
【００１２】
また、請求項４に係る発明は、遊技者の操作か遊技媒体の入賞状態に起因して抽選処理を実行し、その抽選結果に基づいて遊技者に有利な利益状態を発生させる遊技機であって、前記抽選処理を含む遊技制御動作を中心統括的に担う主制御部と、前記主制御部から受けた制御コマンドに基づいて個別的な動作を実行するサブ制御部とを有して構成され、メモリの記憶内容を消去するべくスイッチ操作がされた場合には、前記スイッチ操作を示すクリア信号が前記主制御部に供給されるよう構成されると共に、前記主制御部が受けたクリア信号は、前記サブ制御部に転送されるよう構成され、前記サブ制御部のＣＰＵがリセットされた後、定常的な遊技制御動作が開始されるまでに、前記メモリの記憶内容を消去したか否かに応じて、判定フラグにＯＮ値かＯＦＦ値を設定するフラグ設定手段と、前記サブ制御部で定常的な遊技制御動作が開始された後、前記判定フラグの値を判定して、前記メモリの記憶内容を消去したことを示すＯＮ値の場合には、これをＯＦＦ値に変更するフラグ変更手段と、前記判定フラグがＯＦＦ値の状態において、前記サブ制御部の定常的な遊技制御動作を実行しつつ、電源投入から所定時間を消費する時間消費手段と、その後、前記サブ制御部の定常的な遊技制御動作を実行しつつ、前記主制御部から転送されるクリア信号を監視する信号監視手段と、前記信号監視手段によってクリア信号が検出された場合には、その後のサブ制御部における動作を停止する停止手段と、を前記サブ制御部に設けたことを特徴とする。
【００１３】
請求項４に係る発明では、サブ制御部は、定常的な遊技制御動作を実行しつつ、主制御部から転送されるクリア信号を監視する。したがって、電源を遮断することなく、主制御部のＣＰＵのみリセットさせると共に、違法なクリア信号を主制御部に供給した場合、このクリア信号は直ちにサブ制御部で検出される。そして、サブ制御部のその後の動作が停止されるので、不正遊技を成功させることはない。
【００１４】
ところで、電源投入時に、主制御部及び／又はサブ制御部のメモリの記憶内容を消去処理させるため、一般に、初期化スイッチが使用される。この初期化スイッチは、通常、主
制御部及び／又はサブ制御部でプルアップされる出力端子と、電源基板のアースラインとを開閉するスイッチとで構成される。そして、電源投入前に初期化スイッチをＯＮ操作し、電源投入後にＯＦＦ操作することでクリア信号が生成され、これを主制御部及び／又はサブ制御部に供給している。
【００１５】
しかし、このような構成では、係員が初期化スイッチから手を離すタイミングが早すぎると、クリア信号が機能しないおそれがある。特に、電源投入以前に初期化スイッチから手を離すと、そもそもクリア信号が生成されない。また、係員が初期化スイッチから手を離すタイミングもランダムであるため、クリア信号を有効に活用しきれない。
【００１６】
しかし、請求項５や請求項６の発明によれば、上記の問題を解消することができる。これらの発明は、特に、請求項１や請求項４の発明と組合せるのが効果的である。
【００１７】
請求項５に係る発明は、遊技者の操作か遊技媒体の入賞状態に起因して抽選処理を実行し、その抽選結果に基づいて遊技者に有利な利益状態を発生させる遊技機であって、前記抽選処理を含む遊技制御動作を中心統括的に担う主制御部と、前記主制御部から受けた制御コマンドに基づいて個別的な遊技制御動作を実行するサブ制御部とを有して構成され、電源投入に先立ってＯＮ操作可能な初期化スイッチと、前記初期化スイッチがＯＮ操作されると電源投入の前後に拘わらず充電されるコンデンサと、電源投入後、前記コンデンサが放電されるまでクリア信号を出力するパルス出力部とを有し、前記主制御部及び／又は前記サブ制御部では、電源投入後、定常的な遊技制御動作を開始するまでに前記クリア信号を受けると、各メモリの記憶内容を消去するよう構成されている。
【００１８】
請求項６に係る発明は、遊技者の操作か遊技媒体の入賞状態に起因して抽選処理を実行し、その抽選結果に基づいて遊技者に有利な利益状態を発生させる遊技機であって、前記抽選処理を含む遊技制御動作を中心統括的に担う主制御部と、前記主制御部から受けた制御コマンドに基づいて個別的な遊技制御動作を実行するサブ制御部とを有して構成され、電源投入に先立ってＯＮ操作可能な初期化スイッチと、電源投入時に前記初期化スイッチがＯＮ操作されている場合にトリガ信号を出力する操作検出部と、前記トリガ信号を受けて所定パルス幅の前記クリア信号を出力するパルス出力部とを有し、前記主制御部及び／又は前記サブ制御部では、電源投入後、定常的な遊技制御動作を開始するまでに前記クリア信号を受けると、各メモリの記憶内容を消去するよう構成されている。
【００１９】
請求項６の発明では、電源投入に先立ってＯＮ操作可能な初期化スイッチと、電源投入時に前記初期化スイッチがＯＮ操作されている場合にトリガ信号を出力する操作検出部と、前記トリガ信号を受けて所定パルス幅の前記クリア信号を出力するパルス出力部とを有するクリア回路を設けるのが好ましい。
【００２０】
この場合、前記操作検出部は、初期化スイッチのＯＮ／ＯＦＦ状態を示すスイッチ信号と、前記主制御部及び前記サブ制御部のＣＰＵを、各々電源リセットするためのシステムリセット信号と、を受けるゲート素子を有して構成されるのが好適である。更に好ましくは、前記システムリセット信号を受けて遅延させる遅延部を更に設け、前記ゲート素子と前記遅延部の出力を受けて前記トリガ信号を出力する別のゲート素子を設けるべきである。
【００２１】
上記何れの発明でも、前記主制御部及び前記サブ制御部の動作は、電源投入後に開始されて無限ループ処理で終わるメイン処理と、一定時間毎に開始されるタイマ割込み処理とを有して構成されるのが好ましく、この場合には、前記定常的な遊技制御動作は、主制御部及び前記サブ制御部とも、前記タイマ割込み処理で実行されるのが好適である。
【発明の効果】
【００２２】
上記した通り、本発明によれば、ＲＷＭをゼロクリアしたところで、不正遊技を効果的に排除できる遊技機を実現できる。
【図面の簡単な説明】
【００２３】
【図１】実施形態に係るパチンコ機の全体構成を示すブロック図である。
【図２】第１実施形態に関し、電源基板と主制御基板と払出制御基板の接続関係を図示したものである。
【図３】第２実施形態に関し、電源基板と主制御基板と払出制御基板の接続関係を図示したものである。
【図４】第１実施形態に関し、主制御部のメイン処理を示すフローチャートである。
【図５】第１実施形態に関し、払出制御部のメイン処理を示すフローチャートである。
【図６】第１実施形態に関し、払出制御部のタイマ割込み処理を示すフローチャートである。
【図７】第２実施形態に関し、主制御部のメイン処理を示すフローチャートである。
【図８】第２実施形態に関し、払出制御部のメイン処理を示すフローチャートである。
【図９】第２実施形態に関し、払出制御部のタイマ割込み処理の一部を示すフローチャートである。
【図１０】第３実施形態に関し、主制御部のメイン処理を示すフローチャートである。
【図１１】クリア回路と初期化スイッチ回路を説明する図面である。
【図１２】実施形態のパチンコ機を示す斜視図である。
【図１３】図１２のパチンコ機の側面図である。
【図１４】図１２のパチンコ機の遊技盤の正面図である。
【図１５】図１２のパチンコ機の背面図である。
【発明を実施するための形態】
【００２４】
以下、本発明の実施形態について詳細に説明する。図１は、実施形態に係るパチンコ機の全体回路構成を示すブロック図である。図中の破線は、主に、直流電圧ラインを示している。
【００２５】
図示の通り、このパチンコ機は、ＡＣ２４Ｖを受けて各種の直流電圧やシステムリセット信号ＳＹＳやＲＷＭクリア信号ＣＬＲなどを出力する電源基板７と、遊技制御動作を中心統括的に担う主制御基板１と、主制御基板１から受けた制御コマンドＣＭＤ’に基づいてランプ演出及び音声演出を実行する演出制御基板２と、演出制御基板２から受けた信号を各部に伝送する演出インタフェイス基板３と、演出インタフェイス基板３から受けた制御コマンドＣＭＤ”に基づいて液晶ディスプレイＤＩＳＰを駆動する液晶制御基板４と、主制御基板１から受けた制御コマンドＣＭＤに基づいて払出モータＭを制御して遊技球を払い出す払出制御基板５と、遊技者の操作に応答して遊技球を発射させる発射制御基板６とを中心に構成されている。
【００２６】
ここで、主制御基板１、演出制御基板２、液晶制御基板４、及び払出制御基板５には、ワンチップマイコンを備えるコンピュータ回路がそれぞれ搭載されている。そこで、主制御基板１、演出制御基板２、液晶制御基板４、及び払出制御基板５に搭載された回路、及びその回路によって実現される動作を機能的に総称して、本明細書では、主制御部１、演出制御部２、液晶制御部４、及び払出制御部５と言うことがある。なお、演出制御部２、液晶制御部４、及び払出制御部５の全部又は一部がサブ制御部である。
【００２７】
主制御部１は、払出制御部５に対して制御コマンドＣＭＤを一方向に送信している。そして、払出制御部５は、主制御部１から受けた制御コマンドＣＭＤに基づいて、指定数の賞球を払出している。具体的には、払出モータＭを回転させることで必要な賞球動作を実現している。
【００２８】
一方、払出制御部５は、電源基板７からＲＷＭクリア信号ＣＬＲを受けたことを示す確認信号ＡＣＫを主制御部１に送信している。また、払出制御部５は、遊技球の払出動作を示す賞球計数信号や、払出動作の異常に係わるステイタス信号ＣＯＮを、主制御部１に送信している。なお、ステイタス信号ＣＯＮには、例えば、補給切れ信号、払出不足エラー信号、下皿満杯信号が含まれる。
【００２９】
また、払出制御部５は、発射制御基板６に対して、交流電圧ＡＣ２４Ｖと発射制御信号ＣＴＬを出力している。発射制御信号ＣＴＬは、発射ソレノイドを動作させる条件となるものであり、発射制御信号ＣＴＬがＬレベルであると遊技球の発射動作が禁止される。
【００３０】
ところで、主制御部１と払出制御部５には、電源基板７から、直流５Ｖのバックアップ電源ＢＵが供給されている。したがって、営業終了や停電により交流電源２４Ｖが遮断された後も、ワンチップマイコン内部のＲＷＭのデータは保持される。本実施形態では、少なくとも数日は、ＲＷＭの記憶内容が保持されるよう設計されている。
【００３１】
また、電源基板７は、交流電源２４Ｖの遮断時に、主制御部１及び払出制御部５に、電圧降下信号ＡＢＮを出力するよう構成されている。電圧降下信号ＡＢＮは、この実施形態では、各ワンチップマイコンの割込み端子ではなく、入力ポートに供給されている。そして、主制御部１及び払出制御部５では、フラグセンス方式によって、電圧降下信号ＡＢＮ
のレベル降下を把握した後、必要なデータをＲＷＭに退避している。そのため、上記したバックアップ電源ＢＵの作用とあいまって、主制御部１と払出制御部５では、営業開始時や停電からの復旧時に、電源遮断前の動作を再開できることになる。
【００３２】
更にまた、電源基板７は、主制御部１及び払出制御部５に対して、初期化スイッチＳＷ（図２）がＯＮ操作されたことを示す前記のＲＷＭクリア信号ＣＬＲ（以下クリア信号ＣＬＲと略すことがある）を出力している。したがって、各制御基板１，５では、クリア信号ＣＬＲのレベルを判定することによって、初期化スイッチＳＷのＯＮ／ＯＦＦ状態を把握することができる。なお、初期化スイッチＳＷは、跳ね返り型のスイッチであり、バックアップ電源ＢＵによって保持されているＲＷＭの記憶内容を消去させたい場合に、係員によって電源スイッチに先立ってＯＮ操作される。
＜第１実施形態＞
図２は、第1実施形態について、電源基板７と主制御基板１及び払出制御基板５との接
続関係を確認的に図示したものである。図示の通り、主制御基板１及び払出制御部５は、電源基板７から、バックアップ電源ＢＵを含む直流電源電圧だけでなく、ＲＷＭをクリア処理するためのクリア信号ＣＬＲと、交流電源の電圧降下を示す電圧降下信号ＡＢＮと、システムリセット信号ＳＹＳとを受けている。なお、クリア信号ＣＬＲは、主制御部１の入力ポートＩＮ１と、払出制御部５の入力ポートＩＮ３に同期して供給される。
【００３３】
払出制御部５は、入力ポートＩＮ４を経由して、主制御部１の出力ポートＯＵＴ１から制御コマンドＣＭＤを受ける一方、自らの出力ポートＯＵＴ２から主制御部１の入力ポートＩＮ２に対して、ステイタス信号ＣＯＮと確認信号ＡＣＫとを送信している。また、払出モータＭに対する駆動パルスは、出力ポートＯＵＴ３から出力される。なお、払出制御部５は、発射制御基板６に対して、先に説明した発射制御信号ＣＴＬを出力している。
【００３４】
図４は、第1実施形態について、電源投入時における主制御部１の動作内容を説明する
フローチャートである。このメイン処理は、ステップＳＴ１３〜ＳＴ１５の無限ループ処理で終わるが、遊技動作を制御する本来の処理は、無限ループ処理（ＳＴ１３〜ＳＴ１５）中に、所定時間毎（４ｍＳ）に起動される不図示のタイマ割込み処理で実行される。なお、第1実施形態では、ウォッチドッグタイマ回路を設けておらず、ＣＰＵ（Ｚ８０ＣＰ
Ｕの相当品）が強制的にリセットされることはない。但し、払出制御部５については、ウォッチドッグタイマ回路を設けても、設けなくても良い。
【００３５】
以下、図４を参照しつつ、主制御部１のメイン処理について説明する。メイン処理が開始されるのは、停電状態からの復旧時のように初期化スイッチＳＷ（図２）が操作されることなく電源がＯＮ状態になる場合と、初期化スイッチＳＷがＯＮ操作されて電源がＯＮ状態になる場合とがある。
【００３６】
何れの場合でも、Ｚ８０ＣＰＵは、最初に自らを割込み禁止状態に設定すると共に（ＳＴ１）、割込みモード２に設定する（ＳＴ２）。また、ＣＰＵ内部のスタックポインタＳＰの値を、スタック領域の最終アドレスに初期設定する（ＳＴ３）。次に、ワンチップマイコンの各部を含めて内部レジスタの値を初期設定した後（ＳＴ４）、ＲＷＭクリア信号ＣＬＲの値を判定する（ＳＴ５）。先に説明した通り、ＲＷＭクリア信号ＣＬＲとは、ワンチップマイコンの内蔵ＲＷＭの全領域を初期設定するか否かを決定する信号であって、係員が操作する初期化スイッチＳＷのＯＮ／ＯＦＦ状態に対応した値を有している。
【００３７】
ここでは、ＲＷＭクリア信号ＣＬＲがＯＮ状態であったと仮定すると、ステップＳＴ５の判定に続いて、内蔵ＲＷＭの全領域がゼロクリアされる（ＳＴ９）。したがって、電源遮断時にセットされたバックアップフラグＢＦＬの値は、他のチェックサム値などと共に
ゼロとなる。
【００３８】
次に、ＲＷＭ領域がゼロクリアされたことを報知するためのＲＷＭクリアコマンドが出力された後（ＳＴ１０）、払出制御部５から確認信号ＡＣＫが送信されるのを待つ（ＳＴ１１）。図６のステップＳＴ５２に関して後述するように、確認信号ＡＣＫは、払出制御部５における最初のタイマ割込み処理における、最終タイミングで送信される。したがって、主制御部１では、確認信号ＡＣＫによって、払出制御部１の初期動作が完全に完了したことを確認することができる。
【００３９】
確認信号ＡＣＫが受信できれば、次に、タイマ割込み動作を起動する割込み信号を出力するＣＴＣ(Z80 counter timer circuit)を初期設定し（ＳＴ１２）、ＣＰＵを割込み禁
止状態にセットした状態で（ＳＴ１３）、各種のカウンタついて更新処理を実行し（ＳＴ１４）、その後、ＣＰＵを割込み許可状態に戻して（ＳＴ１５）ステップＳＴ１３に戻る。
【００４０】
ところで、ステップＳＴ５の判定処理に戻って説明を続けると、停電状態からの復旧時には、初期化スイッチＳＷ（ＲＷＭクリア信号ＣＬＲ）はＯＦＦ状態である。そして、このような場合には、ステップＳＴ５の判定に続いて、バックアップフラグＢＦＬの内容が判定される（ＳＴ６）。なお、バックアップフラグＢＦＬは、電源遮断時に５ＡＨにセットされ、電源復帰後の最初のタイマ割込み処理の処理でゼロにリセットされるよう構成されている。
【００４１】
したがって、電源投入時や、停電状態からの復旧時である場合には、バックアップフラグＢＦＬの内容が５ＡＨの筈である。但し、何らかの理由で電源遮断までに所定の処理が完了しなかったような場合には、バックアップフラグＢＦＬ＝００Ｈである。したがって、ＢＦＬ≠５ＡＨ（通常はＢＦＬ＝００Ｈ）となる場合には、ステップＳＴ６からステップＳＴ９の処理に移行させて遊技機の動作を初期状態に戻す。
【００４２】
一方、バックアップフラグＢＦＬ＝５ＡＨであれば、チェックサム値を算出するためのチェックサム演算を実行する（ＳＴ７）。ここで、チェックサム演算とは、内蔵ＲＷＭのワーク領域を対象とする８ビット加算演算である。そして、チェックサム値が算出されたら、この演算結果を、ＲＷＭのＳＵＭ番地の記憶値と比較をする（ＳＴ８）。
【００４３】
ＳＵＭ番地には、電源遮断時に、同じチェックサム演算によるチェックサム値が記憶されている。そして、記憶された演算結果は、内蔵ＲＷＭの他のデータと共に、バックアップ電源によって維持されている。したがって、本来は、ステップＳＴ８の判定によって両者が一致する筈である。
【００４４】
しかし、電源遮断時にチェックサム演算が実行できなかった場合や、実行できても、その後、メイン処理のチェックサム演算（ＳＴ７）の実行時までの間に、ワーク領域のデータが破損している場合もあり、このような場合にはステップＳＴ８の判定結果は不一致となる。判定結果の不一致によりデータ破損が検出された場合には、ステップＳＴ９の処理に移行させてＲＷＭクリア処理を実行し、遊技機の動作を初期状態に戻す。一方、ステップＳＴ８の判定において、チェックサム演算（ＳＴ７）によるチェックサム値と、ＳＵＭ番地の記憶値とが一致する場合には、ステップＳＴ１１の処理に移行する。
【００４５】
続いて、図５及び図６を参照して、第1実施形態における払出制御部５の動作内容を説
明する。払出制御部５の動作は、概説すると、電源投入後に開始されて無限ループ処理で終わるメイン処理（図５（ａ））と、主制御部１からのストローブ信号ＳＴＢによって起動される受信割込み処理（図５（ｂ））と、一定時間（２ｍＳ）毎に開始されるタイマ割
込み処理（図６）とで構成されている。
【００４６】
図５（ｂ）に示すように、受信割込み処理では、入力ポートＩＮ４（図２）から制御コマンドＣＭＤを取得して、これをＲＷＭのコマンドバッファ領域に格納した後（ＳＴ１０１）、ＣＰＵを割込み許可状態（ＥＩ）に設定して処理を終える（ＳＴ１０３）。
【００４７】
次に、メイン処理（図５（ａ））の動作内容を説明するが、この処理は、図４に関して説明した主制御部１のメイン処理と殆ど同じである。すなわち、払出制御部５のステップＳＴ２２の処理は、図４のステップＳＴ２〜ＳＴ４に対応し、ステップＳＴ２３〜ＳＴ２の処理は、図４のステップＳＴ５〜ＳＴ８に対応する。また、ステップＳＴ２１とＳＴ２８は、図４のステップＳＴ１とＳＴ９と同じ処理である。ステップＳＴ２３で判定されるクリア信号は、電源基板７から送信されるＲＷＭクリア信号ＣＬＲである。
【００４８】
なお、払出制御部５では、バックアップフラグＢＦＬと区別するため、バックアップフラグＢＡＫと表現している。そして、払出制御部５では、ステップＳＴ２５のサム演算の結果が一致すれば、直ちに、バックアップフラグＢＡＫをゼロにリセットしている（ＳＴ２７）。
【００４９】
何れにして、ステップＳＴ２７の処理か、ステップＳＴ２８の処理が終われば、判定フラグＦＬＧの値を５ＡＨに設定する（ＳＴ２９）。第1実施形態では、判定フラグＦＬＧ
は、電源投入状態か否かを判定する用途で使用され、電源投入時に一回だけ、主制御部１に確認信号ＡＣＫを返送する動作を可能にしている（図６参照）。
【００５０】
次に、タイマ割込み信号を出力するＣＴＣ(Z80 counter timer circuit)を初期設定し
（ＳＴ３０）、ＣＰＵを割込み許可状態に設定して（ＳＴ３１）、無限ループ処理を繰り返す。
【００５１】
この無限ループ処理の実行中、一定時間毎（２ｍＳ）に、図６に示すタイマ割込み処理が実行される。ここでは、コマンド解析処理（ＳＴ４４）において、受信割込み処理で取得された制御コマンドＣＭＤが解析され、解析結果に基づいて賞球動作が実行される。
【００５２】
賞球動作は、具体的には、払出モータＭに出力される駆動データを用意するモータ処理（ＳＴ４９）と、用意された駆動データを出力するデータ出力処理（ＳＴ５０）とで実現される。そして、データ出力処理（ＳＴ５０）によって回転駆動された払出モータＭが、実際に賞球を払出したか否かは、データ入力処理（ＳＴ４２）と賞球処理（ＳＴ４７）とで確認される。
【００５３】
また、このデータ出力処理（ＳＴ５０）では、エラー報知などの発光ダイオードの点灯処理だけでなく、主制御部１への確認信号ＡＣＫの送信処理（ＳＴ５１〜ＳＴ５３）も実行される。すなわち、データ出力処理（ＳＴ５０）の最後に、判定フラグＦＬＧの値がチェックされ（ＳＴ５１）、その値が５ＡＨである場合には、主制御部１に対して、出力ポートＯＵＴ２から確認信号ＡＣＫを出力した後（ＳＴ５２）、判定フラグＦＬＧをゼロにリセットする（ＳＴ５３）。判定フラグＦＬＧがゼロにリセットされたことにより（ＳＴ５３）、これ以降のタイマ割込みでは、確認信号ＡＣＫが出力されることはない。
【００５４】
このように、第1実施形態では、電源投入時の一回だけ、ステップＳＴ５３の処理によ
って、確認信号ＡＣＫが出力される。そして、確認信号ＡＣＫを受信した主制御部１では、待機状態のステップＳＴ１１から、ステップＳＴ１２に動作が移行されることになり、遊技機の遊技制御が本格的に開始される。
【００５５】
データ出力処理（ＳＴ５０）はタイマ割込み処理の最後に配置されているので、主制御部１が確認信号ＡＣＫを受信したタイミングでは、払出制御部５における動作が確実に立ち上がっている。そのため、払出制御部５は、主制御部１が送信する制御コマンドＣＭＤを読み落すことがない。
【００５６】
しかも、確認信号ＡＣＫは、電源投入時の一回しか出力されないので、例えば、不正遊技者がＲＷＭクリア信号ＣＬＲを悪用して、意図的に大当り状態を発生させようとしても、その目論見が成功することがない。すなわち、電源を遮断することなく、主制御部１のＣＰＵを強制的にリセットすると共に、ＲＷＭクリア信号ＣＬＲを意図的にＬレベルに下げても、主制御部１は、確認信号ＡＣＫを待ち続けるだけであって制御動作を開始することがない（ＳＴ１１）。
【００５７】
なお、ステップＳＴ１１の待機処理は、確認信号ＡＣＫを受けない限り解除されないので、ウォッチドッグタイマによるＣＰＵリセット動作の場合にも、同様の待機状態が発生する。そこで、本実施形態では、ウォッチドッグタイマ回路を設けていないが、経験上、不正遊技行為とは無関係にＣＰＵが暴走状態となることは極めて稀であるので、何の弊害も生じない。
【００５８】
むしろ、不正遊技者が電磁ノイズなどを利用してＣＰＵを暴走状態にし、ウォッチドッグタイマ回路によるＣＰＵの強制リセット動作を悪用して、ＲＷＭをゼロクリアさせる違法行為を排除できる利点がある。
【００５９】
以上第1実施形態について説明したが、ステップＳＴ２９の処理に代えて、メモリに用
意される出力８ビットデータのうち、確認信号に対応する特定ビットをＯＮ状態に設定したのでも良い（図５の破線部参照）。但し、この場合には、データ出力処理（ＳＴ５０）において、前記特定ビットが主制御部１に毎回送信された後に、これがＯＦＦ状態に設定される（図６の破線部参照）。したがって、このような構成でも、電源投入後に一回だけＯＮ状態の確認信号が主制御部１に送信されることになる。
＜第２実施形態＞
以上、あえてウォッチドッグタイマ回路を設けない第１実施形態について説明したが、必ずしも、この構成に限定されるものではない。図３及び図７〜図９は、第２実施形態を説明する図面である。
【００６０】
図３に示す通り、第２実施形態では、主制御部１が、電源基板７から受けたクリア信号ＣＬＲは、そのまま払出制御部５に転送され、払出制御部５の入力ポートＩＮ３に供給されている。なお、払出制御部５が電源基板７から受けるクリア信号ＣＬＲと区別するため、主制御部１から転送されるクリア信号ＣＬＲを、特に、転送クリア信号ＣＬＲと言うことがある。また、払出制御部５が電源基板７から受けるクリア信号ＣＬＲを、特に、直接クリア信号ＣＬＲということもある。但し、第２実施形態において、直接クリア信号ＣＬＲは必須ではなく、これを省略することもできる。
【００６１】
なお、この第２実施形態では、払出制御部５から主制御部１に、確認信号ＡＣＫが送信されないが、確認信号ＡＣＫを送信することが禁止されるものではない。また、第２実施形態では、主制御部１にウォッチドッグタイマ回路が設けられ、ＣＰＵの暴走時には、ＣＰＵが強制的にリセットされて遊技制御を再開できるよう構成されている。但し、第２実施形態においても、第１実施形態と同様、ウォッチドッグタイマ回路を設けない構成を採っても良い。
【００６２】
図７は、第２実施形態における、主制御部１のメイン処理を説明するフローチャートで
ある。図７と図４を対比すれば明らかな通り、確認信号ＡＣＫの待機処理（ＳＴ１１）が設けられていないことを除き、第２実施形態は、第１実施形態と同じである。但し、先に説明した通り、ステップＳＴ１１の処理を設けても良いのは勿論である。
【００６３】
図８は、第２実施形態における、払出制御部５のメイン処理を説明するフローチャートである。図８と図５（ａ）を対比すれば明らかな通り、第２実施形態では、ＲＷＭクリア処理（ＳＴ２８）が実行された場合には、判定フラグＦＬＧが５ＡＨに設定され（ＳＴ２９）、ＲＷＭクリア処理（ＳＴ２８）が実行されなかった場合には、判定フラグＦＬＧが００Ｈに設定される（ＳＴ２７）。また、ＲＷＭクリア処理（ＳＴ２８）が実行されなかった場合には、タイマ変数ＴＩＭＥが１０００に初期設定される。
【００６４】
この実施形態では、判定フラグＦＬＧは、電源投入時の動作内容を記憶するために使用される。また、タイマ変数ＴＩＭＥは、初期化スイッチＳＷの押圧操作によって、人為的に発生し、人為的に消滅するクリア信号ＣＬＲが確実に消滅するまでの時間を確保するために使用される。すなわち、払出制御部５では、タイマ割込みが２ｍＳ毎に起動されるので、タイマ変数ＴＩＭＥを１０００に初期設定することで、クリア信号ＣＬＲが確実に消滅するまでの時間として２秒が確保されている。
【００６５】
なお、図８の破線で示す通り、払出制御部５にウォッチドッグタイマ回路を設ける場合には、ステップＳＴ２３の処理の直ぐ後で、判定フラグＦＬＧに５ＡＨが設定される。したがって、これに対応して、ＲＷＭクリア処理（ＳＴ２８）では、判定フラグＦＬＧを除いて、ＲＷＭ領域がゼロクリアされる。
【００６６】
図９は、第２実施形態における、タイマ減算処理（ＳＴ４３）とデータ出力処理（ＳＴ５０）の一部を図示したものであり、本実施形態の特徴的な動作を示している。先ず、電源投入後、初期化スイッチＳＷがＯＮ操作された場合について、タイマ割込み処理について説明する。
【００６７】
このような動作状態では、ＲＷＭクリア処理（ＳＴ２８）の結果、タイマ変数ＴＩＭＥがゼロとなっているので、図９（ａ）に示すステップＳＴ７１の処理は、スキップされる（ＳＴ７０）。一方、図９（ｂ）に示すデータ出力処理（ＳＴ５０）の最終処理では、タイマ変数ＴＩＭＥがゼロであることから、図８のステップＳＴ２７か、ステップＳＴ２９の処理で設定された判定フラグＦＬＧの値がチェックされる（ＳＴ６０〜ＳＴ６１）。
【００６８】
ここでは、電源投入時に、係員が初期化スイッチＳＷをＯＮ操作した場合を仮定しているので、ＲＷＭクリア処理（ＳＴ２８）が実行された後、判定フラグＦＬＧ＝５ＡＨとなっている筈である。そこで、判定フラグＦＬＧをゼロにリセットすると共に、タイマ変数ＴＩＭＥを初期設定して処理を終える（ＳＴ６２）。ステップＳＴ２７の場合と同様、ここでは、タイマ割込み周期が２ｍＳであることから、タイマ変数ＴＩＭＥは１０００に初期設定されている。
【００６９】
その後は、１０００に初期設定されたタイマ変数ＴＩＭＥが、タイマ減算処理においてデクリメントされ（ＳＴ７１）、これがゼロになるまでの間（＝２秒間）は、ステップＳＴ６１以下の処理が禁止される。一方、２秒間が経過すると、ステップＳＴ６０→ステップＳＴ６１の処理を経て、入力ポートＩＮ３から転送クリア信号ＣＬＲと直接クリア信号とが取得される（ＳＴ６３）。
【００７０】
このタイミングでは電源投入から、少なくとも２秒間が経過しているので、係員は、必ず初期化スイッチＳＷから手を離している筈であり、その結果、直接クリア信号や転送クリア信号ＣＬＲも確実にＯＦＦ状態になっている筈である。したがって、ステップＳＴ６
４の判定の後は、何もしないでデータ出力処理を終える。
【００７１】
以上、電源投入時に係員が初期化スイッチＳＷをＯＮ操作したと仮定して動作内容を説明した。一方、初期化スイッチＳＷがＯＮ操作されなかった場合には、メイン処理において、判定フラグＦＬＧがゼロにリセットされ（ＳＴ２７）、タイマ変数ＴＩＭＥが１０００に初期設定されている（ＳＴ２７）。
【００７２】
したがって、１０００回のタイマ割込みを経た後に、ステップＳＴ６０→ＳＴ６１→ＳＴ６３の処理を実行し、クリア信号ＣＬＲの値が判定される（ＳＴ６３）。先の場合と同様、電源投入から少なくとも２秒間が経過しているタイミングでは、係員は、必ず初期化スイッチＳＷから手を離している筈であり、その結果、クリア信号ＣＬＲも確実にＯＦＦ状態になっている筈である。したがって、ステップＳＴ６４の判定で、クリア信号ＣＬＲがＯＦＦ状態であることが確認されれば、何もしないでデータ出力処理を終える。
【００７３】
以上説明した通り、第２実施形態では、遊技機が遊技動作を実行している定常状態において、クリア信号ＣＬＲの値をチェックしている。そのため、不正遊技者がＲＷＭクリア信号ＣＬＲを悪用して、意図的に大当り状態を発生させようとしても、その目論見が成功することがない。すなわち、電源を遮断することなく、主制御部１のＣＰＵを強制的にリセットすると共に、ＲＷＭクリア信号ＣＬＲを意図的にＬレベルに下げると、その事実は、払出制御部５のステップＳＴ６４の判定において直ちに露見する。
【００７４】
そして、この場合には、払出制御部５は、ＯＮ状態の転送クリア信号ＣＬＲに基づいて、異常処理を実行する（ＳＴ６５）。異常処理の内容は、特に限定されないが、例えば、ブザー音を鳴らすと共に、発射制御基板５に供給する発射制御信号ＣＴＬをＬレベルに変更して遊技球の発射動作を禁止する。また、賞球動作その他の処理は、無限ループ状に停止される。したがって、仮に大当り状態を発生させることができても、全く賞球を得ることはできない。
【００７５】
なお、誤判定を排除する趣旨から、クリア信号ＣＴＬが、所定回数（ＭＡＸ）連続してＯＮ状態である場合に限って、異常処理を実行すべきである（ＳＴ６００）。
＜第３実施形態＞
ところで、以上の説明では、不正遊技を払出制御部５で検出する構成を採った。しかし、この構成に限定される必要はなく、主制御部１で不正遊技を検出する構成を採っても良い。図１０は、この第３実施形態における主制御部１のメイン処理を示すフローチャートである。この処理は、図８に示す払出制御部５のメイン処理と実質的に同一であり、破線部が特徴的な部分である。
【００７６】
また、主制御部１のタイマ割込み処理についても、図９に示す払出制御部５のタイマ割込み処理と実質的に同じである。なお、第３実施形態では、主制御部１から払出制御部５へのクリア信号ＣＬＲの転送が不要であることは言うまでもない。
＜第４実施形態＞
ところで、上記した各実施形態では、係員が、初期化スイッチＳＷのＯＮ操作を解除するまでの時間として２秒間を確保した。しかし、万一、２秒経過しても初期化スイッチＳＷをＯＮ操作し続けると、異常処理（ＳＴ６５）が実行されてしまうことになる。また、電源スイッチを投入した後に、初期化スイッチＳＷがＯＮ操作される可能性もあり、このような場合にも異常処理（ＳＴ６５）が実行されてしまう。
【００７７】
そこで、このような問題を解消するためには、初期化スイッチＳＷに関連して、図１１
（ａ）に示すクリア回路を設けるのが好ましい。このクリア回路は、クリア信号ＣＬＲを反転させるＮＯＴゲートＧ１と、反転クリア信号ＰＳＨとシステムリセット信号ＳＹＳとを受けるＡＮＤゲートＧ２と、システムリセット信号ＳＹＳを遅延させて反転させる遅延回路１０と、遅延回路１０とＡＮＤゲートＧ２の出力を受けるＮＡＮＤゲートＧ４と、ＮＡＮゲートＧ４の出力ＯＴが立ち下がると起動するワンショットマルチバイブレータ１１とで構成されている。
【００７８】
なお、システムリセット信号ＳＹＳは、各制御基板のＣＰＵを電源リセットするための信号であり、電源電圧の立ち上りタイミング（図１１には電源ＯＮと表記）から所定時間だけ、Ｌレベルを維持している。
【００７９】
図示の通り、初期化スイッチＳＷの一方はアースに接続され、他方はプルアップされてＮＯＴゲートＧ１に供給されている。遅延回路１０は、抵抗Ｒ１とコンデンサＣ１による積分回路と、ＮＯＴゲートＧ３との直列回路で構成されている。また、ワンショットマルチバイブレータ１１は、２つのＮＡＮＤゲートＧ５，Ｇ６と、抵抗Ｒ２及びコンデンサＣ２による微分回路とで構成されている。そのため、時定数Ｒ２×Ｃ２で規定される所定時間τだけ、ワンショットマルチバイブレータ１１の出力信号ＣＬＲ’は、Ｌレベルとなる。
【００８０】
図１１（ａ）に示すクリア回路の出力信号ＣＬＲ’（ワンショットマルチバイブレータ１１の出力信号）は、係員による初期化スイッチＳＷのＯＮ操作時間の長短に拘わらず、そのパルス幅τが一定である。また、電源スイッチが投入された後に、初期化スイッチＳＷが操作されても、そのタイミングがＴ１以降である限り、クリア回路の出力信号ＣＬＲ’に変化は生じない。したがって、このクリア回路の出力信号ＣＬＲ’を、ＲＷＭクリア信号として主制御部１と払出制御部５に供給すれば、上記したトラブルの可能性が確実に解消される。
【００８１】
なお、ＮＡＮＤゲートＧ４の入力端子には、電源電圧も供給されており、電源投入直後の電圧不安定時におけるクリア回路の誤動作が防止されている。また、遅延回路１０の出力ＤＬＹと、クリア信号ＣＬＲとを受けるＯＲゲートＧ７を設け、ＯＲゲートＧ７の出力に基づいて発光ダイオードＬＰを点灯させれば、係員が初期化スイッチＳＷから手を離してよいタイミングが明示される。すなわち、発光ダイオードＬＰは、ワンショットマルチバイブレータ１１が確実に動作を開始すると点灯され、その後、係員が初期化スイッチＳＷから手を離すと消灯するので、係員の誤操作の可能性が大幅に軽減される。
【００８２】
ところで、図１１（ａ）の回路構成を採った場合でも、電源投入までに初期化スイッチＳＷから手を離した場合には、クリア信号が生成されず、ＲＷＭクリア処理を実行させることができない。そこで、かかる問題を解消させるためには、図１１（ｂ）に示す回路構成を採るのが好ましい。
【００８３】
この初期化スイッチ回路は、初期化スイッチＳＷと、トランスＴＲと、整流回路と、ＮＯＴゲートＧ８とで構成されている。この回路では、電源スイッチＰＷの上流側において、ＡＣ２４Ｖが、初期化スイッチＳＷとトランスＴＲの一次コイルとで短絡されている。そして、トランスＴＲの二次コイルの交流電圧は、ダイオードＤと平滑コンデナサＣ４とで整流されている。
【００８４】
したがって、この初期化スイッチ回路においては、係員は、電源スイッチＰＷの投入に先立って、一瞬だけ跳ね返り型の初期化スイッチＳＷをＯＮ操作すれば足りる。すなわち、初期化スイッチＳＷのＯＮ操作によって平滑コンデンサＣ４が充電され、その後、電源スイッチＰＷが投入された後、平滑コンデンサＣ４の充電電荷が自然放電するまでの所定
時間（例えば１秒に設定）だけ、クリア信号ＣＬＲがＬレベルを維持する。
【００８５】
なお、電源投入後も初期化スイッチＳＷが押され続けると、クリア信号ＣＬＲがＨレベルに復帰しない。しかし、初期化スイッチ回路から出力されるクリア信号ＣＬＲを、例えば、図１１（ａ）に示すクリア回路に供給すれば、所定パルス幅のクリア信号ＣＬＲ’を生成することができる。
【００８６】
最後に、本発明が好適に適用される弾球遊技機について確認的に説明する。図１２は、本実施例のパチンコ機２１を示す斜視図であり、図１３は、同パチンコ機２１の側面図である。なお、パチンコ機２１は、カード式球貸し機２２に電気的に接続された状態で、パチンコホールの島構造体の長さ方向に複数個が配設されている。
【００８７】
図示のパチンコ機２１は、島構造体に着脱可能に装着される矩形枠状の木製外枠２３と、外枠２３に固着されたヒンジＨを介して開閉可能に枢着される前枠２４とで構成されている。この前枠２４には、遊技盤２５が裏側から着脱自在に装着され、その前側には、ガラス扉２６と前面板２７とが夫々開閉自在に枢着されている。
【００８８】
前面板２７には発射用の遊技球を貯留する上皿２８が装着され、前枠２４の下部には、上皿２８から溢れ出し又は抜き取った遊技球を貯留する下皿２９と、発射ハンドル３０とが設けられている。発射ハンドル３０は発射モータと連動しており、発射ハンドルの回動角度に応じて動作する打撃槌３１（図１５参照）によって遊技球が発射される。
【００８９】
上皿２８の右部には、カード式球貸し機２２に対する球貸し操作用の操作パネル３２が設けられ、この操作パネル３２には、カード残額を３桁の数字で表示するカード残額表示部３２ａと、所定金額分の遊技球の球貸しを指示する球貸しスイッチ３２ｂと、ゲーム終了時にカードの返却を指令する返却スイッチ３２ｃとが設けられている。ガラス扉２６の上部には、大当り状態を示す大当りＬＥＤランプＰ１が配置されている。また、この大当りＬＥＤランプＰ１に近接して、補給切れ状態や下皿の満杯状態を示す異常報知ＬＥＤランプＰ２，Ｐ３が設けられている。
【００９０】
図１４に示すように、遊技盤２５には、金属製の外レールと内レールとからなるガイドレール３３が環状に設けられ、その内側の遊技領域２５ａの略中央には、表示装置８（具体的には液晶カラーディスプレイ）が配置されている。また、遊技領域２５ａの適所には、図柄始動口３５、大入賞口３６、複数個の普通入賞口３７（大入賞口３６の左右に４つ）、２つの通過口であるゲート部３８が配設されている。これらの入賞口３５〜３８は、それぞれ内部に検出スイッチを有しており、遊技球の通過を検出できるようになっている。
【００９１】
表示装置８は、大当り状態に係わる特定図柄を変動表示すると共に背景画像や各種のキャラクタなどをアニメーション的に表示する装置である。この表示装置８は、中央部に特別図柄表示部Ｄａ〜Ｄｃと右上部に普通図柄表示部３９を有している。普通図柄表示部３９は普通図柄を表示するものであり、ゲート部３８を通過した遊技球が検出されると、表示される普通図柄が所定時間だけ変動し、遊技球のゲート部３８の通過時点において抽出された抽選用乱数値により決定される停止図柄を表示して停止するようになっている。
【００９２】
図柄始動口３５は、左右１対の開閉爪３５ａを備えた電動式チューリップで開閉されるよう例えば構成され、普通図柄表示部３９の変動後の停止図柄が当り図柄を表示した場合には、開閉爪３５ａが所定時間だけ開放されるようになっている。そして、図柄始動口３５に遊技球が入賞すると、特別図柄表示部Ｄａ〜Ｄｃの表示図柄が所定時間だけ変動し、図柄始動口３５への遊技球の入賞タイミングに応じた抽選結果に基づいて決定される停止
図柄で停止する。
【００９３】
大入賞口３６は、例えば前方に開放可能な開閉板３６ａで開閉制御されるが、特別図柄表示部Ｄａ〜Ｄｃの図柄変動後の停止図柄が「７７７」などの大当り図柄のとき、「大当り」と称する特別遊技が開始され、開閉板３６ａが開放されるようになっている。大入賞口３６の内部には入賞球を検出する入賞領域３６ｂが存在する。
【００９４】
大入賞口３６の開閉板３６ａが開放された後、所定時間が経過し、又は所定数（例えば１０個）の遊技球が入賞すると開閉板３６ａが閉じる。このとき、最大で例えば１５回まで特別遊技が継続され、遊技者に有利な状態に制御される。さらに、変動後の停止図柄が特別図柄のうちの特別状態発生図柄であった場合には、特別状態を発生させる。
【００９５】
図１５に示すように、前枠２４の裏側には、遊技盤２５を裏側から押さえる裏機構板４０が着脱自在に装着されている。この裏機構板４０には開口部４０ａが形成され、その上側に賞球タンク４１と、これから延びるタンクレール４２とが設けられている。裏機構板４０の側部には、タンクレール４２に接続された払出装置４３が設けられ、裏機構板４０の下側には払出装置４３に接続された通路ユニット４４が設けられている。払出装置４３から払出された遊技球は、通路ユニット４４を経由して上皿排出口２８ａ（図１２）から上皿２８に払出されることになる。
【００９６】
裏機構板４０の開口部４０ａには、遊技盤２５の裏側に装着された裏カバー４５と、入賞口３５〜３７に入賞した遊技球を排出する入賞球排出樋（不図示）とが嵌合されている。この裏カバー４５に装着されたケースＣＡ１の内部に主制御基板１が配設される（図１５参照）。
【００９７】
裏機構板４０に装着されたケースの内部には、電源基板７と払出制御基板５が設けられている。この電源基板７には、電源スイッチ５３（図１１ではＰＷと表記）とＲＷＭクリアスイッチ５４（図２ではＳＷと表記）とが配置されている。これら両スイッチ５３，５４に対応する部位は切欠かれ、両スイッチを指で同時に操作可能になっている。発射ハンドル３０の後側に装着されたケースＣＡ５の内部には、発射制御基板６が設けられている。
【００９８】
以上、本発明の実施例について具体的に説明したが、記載内容は特に本発明を限定するものではない。例えば、実施例では、弾球遊技機について説明したが、パチンコ機、アレンジボール機、雀球遊技機のみならず、メダルを用いる回胴遊技機や、遊技球を用いる回胴遊技機にも適用できるのは勿論である。
【符号の説明】
【００９９】
ＧＭ    遊技機
１      主制御部
５      サブ制御部
ＣＬＲ  クリア信号
ＡＣＫ  確認信号
【図１】
2010240487.tif 000003
【図２】
2010240487.tif 000004
【図３】
2010240487.tif 000005
【図４】
2010240487.tif 000006
【図５】
2010240487.tif 000007
【図６】
2010240487.tif 000008
【図７】
2010240487.tif 000009
【図８】
2010240487.tif 000010
【図９】
2010240487.tif 000011
【図１０】
2010240487.tif 000012
【図１１】
2010240487.tif 000013
【図１２】
2010240487.tif 000014
【図１３】
2010240487.tif 000015
【図１４】
2010240487.tif 000016
【図１５】
2010240487.tif 000017
【手続補正書】
【提出日】平成22年8月5日(2010.8.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
遊技者の操作か遊技媒体の入賞状態に起因して抽選処理を実行し、その抽選結果に基づいて遊技者に有利な利益状態を発生させる遊技機であって、前記抽選処理を含む遊技制御動作を中心統括的に担う主制御部と、前記主制御部から受けた制御コマンドに基づいて個別的な遊技制御動作を実行するサブ制御部とを有して構成され、
前記主制御部のＣＰＵが暴走状態となっても、前記ＣＰＵを強制的にリセットすることなく放置する構成を採ると共に、前記主制御部及び前記サブ制御部には、各メモリの記憶内容を消去するべく初期化スイッチがＯＮ操作された場合に、ＯＮ操作を示すクリア信号が各々供給されるよう構成され、
サブ制御部に、
サブ制御部のＣＰＵがリセットされたことに対応して前記クリア信号を取得し、電源投入時に、前記初期化スイッチがＯＮ操作されたと判定される場合には、サブ制御部のメモリの記憶内容を消去する第１手段と、
サブ制御部のＣＰＵがリセットされたことに対応して前記クリア信号を取得し、電源投入時に、前記初期化スイッチがＯＮ操作されていないと判定される場合には、所定の条件が成立すると、サブ制御部のメモリの記憶内容を維持する一方、所定の条件が成立しないとサブ制御部のメモリの記憶内容を消去する第２手段と、
第１手段や第２手段が機能した後、サブ制御部の定常的な遊技制御動作の開始時に限り、主制御部に対して確認信号を送信する第３手段と、を設けると共に、
主制御部には、
主制御部のＣＰＵがリセットされたことに対応して前記クリア信号を取得し、電源投入時に、前記初期化スイッチがＯＮ操作されたと判定される場合には、主制御部のメモリの記憶内容を消去する第４手段と、
主制御部のＣＰＵがリセットされたことに対応して前記クリア信号を取得し、電源投入時に、前記初期化スイッチがＯＮ操作されていないと判定される場合には、所定の条件が成立すると、主制御部のメモリの記憶内容を維持する一方、所定の条件が成立しないと主制御部のメモリの記憶内容を消去する第５手段と、
第４手段や第５手段が機能した後、前記確認信号を受信するまで待機して、前記確認信号を受信したことを条件に、次の動作に移行する第６手段と、
を設けたことを特徴とする遊技機。
【請求項２】
前記サブ制御部のＣＰＵがリセットされた後、定常的な遊技制御動作が開始されるまでに、判定フラグをＯＮ値に設定するフラグ設定手段と、
前記サブ制御部で定常的な遊技制御動作が開始された後、前記判定フラグの値を判定して、これがＯＮ値の場合には、これをＯＦＦ値に変更すると共に、前記確認信号を前記主制御部に出力する送信手段と、
その後、前記サブ制御部の定常的な遊技制御動作を実行しつつ、前記判定フラグがＯＦＦ値であることを監視し続ける監視手段と、
を前記サブ制御部に設けたことを特徴とする請求項１に記載の遊技機。
【請求項３】
前記サブ制御部のＣＰＵがリセットされた後、定常的な遊技制御動作が開始されるまでに、出力データの特定ビットをＯＮ値に設定するフラグ設定手段と、
前記サブ制御部で定常的な遊技制御動作が開始されると、前記特定ビットを確認信号として前記主制御部に出力した後、前記特定ビットをＯＦＦ値に設定する送信手段と、
を前記サブ制御部に設けたことを特徴とする請求項１に記載の遊技機。
【請求項４】
遊技者の操作か遊技媒体の入賞状態に起因して抽選処理を実行し、その抽選結果に基づいて遊技者に有利な利益状態を発生させる遊技機であって、前記抽選処理を含む遊技制御動作を中心統括的に担う主制御部と、前記主制御部から受けた制御コマンドに基づいて個別的な動作を実行するサブ制御部とを有して構成され、
前記主制御部及び前記サブ制御部には、各メモリの記憶内容を消去するべく初期化スイッチがＯＮ操作された場合に、ＯＮ操作を示すクリア信号が各々供給されるよう構成されると共に、前記主制御部が受けたクリア信号は、前記サブ制御部に転送されるよう構成され、
主制御部に、
主制御部のＣＰＵがリセットされたことに対応して前記クリア信号を取得し、電源投入時に、前記初期化スイッチがＯＮ操作されたと判定される場合には、主制御部のメモリの記憶内容を消去する消去手段と、
主制御部のＣＰＵがリセットされたことに対応して前記クリア信号を取得し、電源投入時に、前記初期化スイッチがＯＮ操作されていないと判定される場合には、所定の条件が成立すると、主制御部のメモリの記憶内容を維持する一方、所定の条件が成立しないと主制御部のメモリの記憶内容を消去する維持手段と、を設けると共に、
サブ制御部に、
サブ制御部のＣＰＵがリセットされたことに対応して前記クリア信号を取得し、電源投入時に、前記初期化スイッチがＯＮ操作されたと判定される場合には、サブ制御部のメモリの記憶内容を消去して判定フラグをＯＮ値に設定するＯＮ手段と、
サブ制御部のＣＰＵがリセットされたことに対応して前記クリア信号を取得し、電源投入時に、前記初期化スイッチがＯＮ操作されていないと判定される場合には、所定の条件が成立すると、サブ制御部のメモリの記憶内容を維持する一方、所定の条件が成立しないとサブ制御部のメモリの記憶内容を消去するＯＦＦ手段と、
ＯＮ手段やＯＦＦ手段が機能した後、サブ制御部の定常的な遊技制御動作が開始された後、所定時間経過後に主制御部から転送さるクリア信号が検出された場合には、その後のサブ制御部における動作を停止する停止手段と、を設けたことを特徴とする遊技機。
【請求項５】
遊技者の操作か遊技媒体の入賞状態に起因して抽選処理を実行し、その抽選結果に基づいて遊技者に有利な利益状態を発生させる遊技機であって、前記抽選処理を含む遊技制御動作を中心統括的に担う主制御部と、前記主制御部から受けた制御コマンドに基づいて個別的な遊技制御動作を実行するサブ制御部とを有して構成され、
電源スイッチの上流側に位置して電源スイッチの投入に先立ってＯＮ操作可能な初期化スイッチと、前記初期化スイッチがＯＮ状態であると充電されＯＮ状態になると放電を開始する充電回路と、充電回路の出力に基づいて前記初期化スイッチがＯＮ操作を把握してトリガ信号を出力する操作検出部と、前記トリガ信号を受けて所定パルス幅の前記クリア信号を出力するパルス出力部とを有し、
前記主制御部及び／又は前記サブ制御部では、
電源投入後、定常的な遊技制御動作を開始するまでに前記クリア信号を受けると、各メモリの記憶内容を消去するよう構成されていることを特徴とする遊技機。
【請求項６】
前記操作検出部は、初期化スイッチのＯＮ／ＯＦＦ状態を示すスイッチ信号と、前記主制御部及び前記サブ制御部のＣＰＵを、各々電源リセットするためのシステムリセット信号と、を受けるゲート素子を有して構成されることを特徴とする請求項５に記載の遊技機。
【請求項７】
前記システムリセット信号を受けて遅延させる遅延部を更に設け、前記ゲート素子と前記遅延部の出力を受けて前記トリガ信号を出力する別のゲート素子を設けたことを特徴とする請求項６に記載の遊技機。
【請求項８】
前記主制御部及び前記サブ制御部の動作は、電源投入後に開始されて無限ループ処理で終わるメイン処理と、一定時間毎に開始されるタイマ割込み処理とを有して構成されている請求項１〜請求項７の何れかに記載の遊技機。
【請求項９】
前記定常的な遊技制御動作は、主制御部及び前記サブ制御部とも、前記タイマ割込み処理で実行されている請求項８に記載の遊技機。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
上記の目的を達成するため、請求項１に係る発明は、遊技者の操作か遊技媒体の入賞状態に起因して抽選処理を実行し、その抽選結果に基づいて遊技者に有利な利益状態を発生させる遊技機であって、前記抽選処理を含む遊技制御動作を中心統括的に担う主制御部と、前記主制御部から受けた制御コマンドに基づいて個別的な遊技制御動作を実行するサブ制御部とを有して構成され、前記主制御部のＣＰＵが暴走状態となっても、前記ＣＰＵを強制的にリセットすることなく放置する構成を採ると共に、前記主制御部及び前記サブ制御部には、各メモリの記憶内容を消去するべく初期化スイッチがＯＮ操作された場合に、ＯＮ操作を示すクリア信号が各々供給されるよう構成され、サブ制御部に、サブ制御部のＣＰＵがリセットされたことに対応して前記クリア信号を取得し、電源投入時に、前記初期化スイッチがＯＮ操作されたと判定される場合には、サブ制御部のメモリの記憶内容を消去する第１手段と、サブ制御部のＣＰＵがリセットされたことに対応して前記クリア信号を取得し、電源投入時に、前記初期化スイッチがＯＮ操作されていないと判定される場合には、所定の条件が成立すると、サブ制御部のメモリの記憶内容を維持する一方、所定の条件が成立しないとサブ制御部のメモリの記憶内容を消去する第２手段と、第１手段や第２手段が機能した後、サブ制御部の定常的な遊技制御動作の開始時に限り、主制御部に対して確認信号を送信する第３手段と、を設けると共に、主制御部には、主制御部のＣＰＵがリセットされたことに対応して前記クリア信号を取得し、電源投入時に、前記初期化スイッチがＯＮ操作されたと判定される場合には、主制御部のメモリの記憶内容を消去する第４手段と、主制御部のＣＰＵがリセットされたことに対応して前記クリア信号を取得し、電源投入時に、前記初期化スイッチがＯＮ操作されていないと判定される場合には、所定の条件が成立すると、主制御部のメモリの記憶内容を維持する一方、所定の条件が成立しないと主制御部のメモリの記憶内容を消去する第５手段と、第４手段や第５手段が機能した後、前記確認信号を受信するまで待機して、前記確認信号を受信したことを条件に、次の動作に移行する第６手段と、を設けたことを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
また、請求項４に係る発明は、遊技者の操作か遊技媒体の入賞状態に起因して抽選処理を実行し、その抽選結果に基づいて遊技者に有利な利益状態を発生させる遊技機であって、前記抽選処理を含む遊技制御動作を中心統括的に担う主制御部と、前記主制御部から受けた制御コマンドに基づいて個別的な動作を実行するサブ制御部とを有して構成され、前記主制御部及び前記サブ制御部には、各メモリの記憶内容を消去するべく初期化スイッチがＯＮ操作された場合に、ＯＮ操作を示すクリア信号が各々供給されるよう構成されると共に、前記主制御部が受けたクリア信号は、前記サブ制御部に転送されるよう構成され、主制御部に、主制御部のＣＰＵがリセットされたことに対応して前記クリア信号を取得し、電源投入時に、前記初期化スイッチがＯＮ操作されたと判定される場合には、主制御部のメモリの記憶内容を消去する消去手段と、主制御部のＣＰＵがリセットされたことに対応して前記クリア信号を取得し、電源投入時に、前記初期化スイッチがＯＮ操作されていないと判定される場合には、所定の条件が成立すると、主制御部のメモリの記憶内容を維持する一方、所定の条件が成立しないと主制御部のメモリの記憶内容を消去する維持手段と、を設けると共に、サブ制御部に、サブ制御部のＣＰＵがリセットされたことに対応して前記クリア信号を取得し、電源投入時に、前記初期化スイッチがＯＮ操作されたと判定される場合には、サブ制御部のメモリの記憶内容を消去して判定フラグをＯＮ値に設定するＯＮ手段と、サブ制御部のＣＰＵがリセットされたことに対応して前記クリア信号を取得し、電源投入時に、前記初期化スイッチがＯＮ操作されていないと判定される場合には、所定の条件が成立すると、サブ制御部のメモリの記憶内容を維持する一方、所定の条件が成立しないとサブ制御部のメモリの記憶内容を消去するＯＦＦ手段と、ＯＮ手段やＯＦＦ手段が機能した後、サブ制御部の定常的な遊技制御動作が開始された後、所定時間経過後に主制御部から転送さるクリア信号が検出された場合には、その後のサブ制御部における動作を停止する停止手段と、を設けたことを特徴とする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
しかし、請求項５の発明によれば、上記の問題を解消することができる。これらの発明は、特に、請求項１や請求項４の発明と組合せるのが効果的である。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
請求項５に係る発明は、遊技者の操作か遊技媒体の入賞状態に起因して抽選処理を実行し、その抽選結果に基づいて遊技者に有利な利益状態を発生させる遊技機であって、前記抽選処理を含む遊技制御動作を中心統括的に担う主制御部と、前記主制御部から受けた制御コマンドに基づいて個別的な遊技制御動作を実行するサブ制御部とを有して構成され、電源スイッチの上流側に位置して電源スイッチの投入に先立ってＯＮ操作可能な初期化スイッチと、前記初期化スイッチがＯＮ状態であると充電されＯＮ状態になると放電を開始する充電回路と、充電回路の出力に基づいて前記初期化スイッチがＯＮ操作を把握してトリガ信号を出力する操作検出部と、前記トリガ信号を受けて所定パルス幅の前記クリア信号を出力するパルス出力部とを有し、前記主制御部及び／又は前記サブ制御部では、電源投入後、定常的な遊技制御動作を開始するまでに前記クリア信号を受けると、各メモリの記憶内容を消去するよう構成されている。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】削除
【補正の内容】
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】削除
【補正の内容】