(57)【要約】【課題】半導体基板内の半導体基板と素子分離領域との境界近傍における導電型不純物の拡散に起因する耐電圧特性や耐リーク特性の劣化を抑制する半導体装置およびその製造方法を提供する。【解決手段】本発明の一態様に係る半導体装置は、半導体基板と、前記半導体基板内に形成された素子分離領域と、前記半導体基板内に形成され、前記素子分離領域下に境界を有して隣接する、互いに異なる導電型を有する第１および第２のウェルと、前記半導体基板の表面に形成された高濃度不純物拡散層と、前記半導体基板内の前記半導体基板と前記素子分離領域の底面との境界近傍に形成された、前記第１のウェルに含まれる導電型不純物の拡散を抑制する拡散抑制層と、を含む。【選択図】図１
2010045135.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板内に形成された素子分離領域と、
前記半導体基板内に形成され、前記素子分離領域下に境界を有して隣接する、互いに異なる導電型を有する第１および第２のウェルと、
前記半導体基板の表面に形成された高濃度不純物拡散層と、
前記半導体基板内の前記半導体基板と前記素子分離領域の底面との境界近傍に形成された、前記第１のウェルに含まれる導電型不純物の拡散を抑制する拡散抑制層と、
を含む半導体装置。
【請求項２】
前記拡散抑制層は、前記半導体基板内の前記半導体基板と前記素子分離領域の底面および側面との境界近傍に形成される、
請求項１に記載の半導体装置。
【請求項３】
半導体基板の表面にトレンチを形成する工程と、
前記トレンチの内面または前記半導体基板内の前記トレンチの底面を含む領域である、所定の領域に拡散抑制層を形成する工程と、
前記トレンチ内に素子分離領域を形成する工程と、
前記素子分離領域を形成した後、前記半導体基板内に、前記拡散抑制層により拡散を抑制される第１の導電型不純物を含む第１のウェルと、前記第１のウェルと異なる導電型を有し、前記第１のウェルと前記素子分離領域下に境界を有して隣接する第２のウェルとを形成する工程と、
前記半導体基板表面に高濃度不純物拡散層を形成する工程と、
を含む半導体装置の製造方法。
【請求項４】
前記拡散抑制層を形成する工程は、前記所定の領域に他の不純物を注入し、前記所定の領域を非晶質化させる工程と、
熱処理により、非晶質化した前記所定の領域を再結晶化させ、前記所定の領域を拡散抑制層に加工する工程と、
を含む、請求項３に記載の半導体装置の製造方法。
【請求項５】
前記拡散抑制層を形成する工程は、前記所定の領域に前記半導体基板内において前記不純物の拡散を妨げる他の不純物を注入し、前記所定の領域を拡散抑制層に加工する工程と、
を含む、請求項３または４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
従来の半導体装置として、素子分離領域を介して異なる導電型の素子領域が隣接するＣＭＯＳトランジスタを有する半導体装置が知られている（例えば、特許文献１参照）。このような半導体装置においては、互いに異なる導電型を有するウェルが素子分離領域下に境界を有して隣接する。
【０００３】
一般に、素子分離領域を形成する際には、半導体基板の表面にエッチングを施してトレンチを形成するが、この際に、半導体基板内のトレンチの内面にエッチングによる格子欠陥等のダメージが発生する。このダメージを受けた領域は、ダメージを受けていない領域と比較して、ウェルやソース・ドレイン領域等に含まれる一部の種類の導電型不純物（Ｂ等）が拡散しやすい性質を有し、半導体基板内の半導体基板と素子分離領域との境界近傍に残る。
【０００４】
特許文献１等に記載の従来の半導体装置によれば、ウェルやソース・ドレイン領域等に含まれる不純物が、ダメージを受けた領域を介して、隣接する異なる導電型を有する領域に拡散しやすい。その結果、半導体装置の耐電圧特性や耐リーク特性が劣化するおそれがある。
【特許文献１】特開２００４−２２７２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、半導体基板内の半導体基板と素子分離領域との境界近傍における導電型不純物の拡散に起因する耐電圧特性や耐リーク特性の劣化を抑制する半導体装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一態様は、半導体基板と、前記半導体基板内に形成された素子分離領域と、前記半導体基板内に形成され、前記素子分離領域下に境界を有して隣接する、互いに異なる導電型を有する第１および第２のウェルと、前記半導体基板の表面に形成された高濃度不純物拡散層と、前記半導体基板内の前記半導体基板と前記素子分離領域の底面との境界近傍に形成された、前記第１のウェルに含まれる導電型不純物の拡散を抑制する拡散抑制層と、を含む半導体装置を提供する。
【０００７】
また、本発明の他の態様は、半導体基板の表面にトレンチを形成する工程と、前記トレンチの内面または前記半導体基板内の前記トレンチの底面を含む領域である、所定の領域に拡散抑制層を形成する工程と、前記トレンチ内に素子分離領域を形成する工程と、前記素子分離領域を形成した後、前記半導体基板内に、前記拡散抑制層により拡散を抑制される第１の導電型不純物を含む第１のウェルと、前記第１のウェルと異なる導電型を有し、前記第１のウェルと前記素子分離領域下に境界を有して隣接する第２のウェルとを形成する工程と、前記半導体基板表面に高濃度不純物拡散層を形成する工程と、を含む半導体装置の製造方法を提供する。
【発明の効果】
【０００８】
本発明によれば、半導体基板内の半導体基板と素子分離領域との境界近傍における導電型不純物の拡散に起因する耐電圧特性や耐リーク特性の劣化を抑制する半導体装置およびその製造方法を提供することができる。
【発明を実施するための最良の形態】
【０００９】
〔第１の実施の形態〕
（半導体装置の構成）
図１は、本発明の第１の実施の形態に係る半導体装置の断面図である。
【００１０】
本実施の形態に係る半導体装置は、半導体基板１と、半導体基板１内に形成された素子分離領域２と、半導体基板１内に形成される互いに隣接した第１および第２のウェル３ａ、３ｂと、半導体基板１の表面に形成された第１および第２の高濃度不純物拡散層４ａ、４ｂと、第１および第２のウェル３ａ、３ｂに含まれる導電型不純物の拡散を抑制する拡散抑制層５と、を含む。
【００１１】
半導体基板１には、Ｓｉ基板等の、Ｓｉを主成分とするＳｉ系結晶からなる基板を用いることができる。素子分離領域２は、ＳｉＯ２等の絶縁材料からなる。
【００１２】
第１のウェル３ａと、第２のウェル３ｂは、互いに異なる導電型を有する。また、第１のウェル３ａと第２のウェル３ｂとの境界は、素子分離領域２下に位置する。第１および第２のウェル３ａ、３ｂに含まれる導電型不純物は、ｎ型不純物としてＡｓ、Ｐ等、ｐ型不純物としてＢ、ＢＦ２等のｐ型不純物が用いられる。
【００１３】
第１および第２の高濃度不純物拡散層４ａ、４ｂは、ソース・ドレイン領域、ウェルコンタクト領域等の、導電型不純物が高濃度で拡散した領域であり、それぞれ第１および第２のウェル３ａ、３ｂ上に形成される。例えば、第１および第２の高濃度不純物拡散層４ａ、４ｂがソース・ドレイン領域である場合は、それぞれ第１および第２のウェル３ａ、３ｂと異なる導電型を有する。一方、第１および第２の高濃度不純物拡散層４ａ、４ｂがウェルコンタクト領域である場合は、それぞれ第１および第２のウェル３ａ、３ｂと同じ導電型を有する。
【００１４】
拡散抑制層５は、第１および第２のウェル３ａ、３ｂや第１および第２の高濃度不純物拡散層４ａ、４ｂ等に含まれる一部の種類の導電型不純物（特に、Ｂが拡散しやすいことが知られている）の拡散を抑制する機能を有する。
【００１５】
また、拡散抑制層５は、半導体基板１内の半導体基板１と素子分離領域２の底面２ａおよび側面２ｂとの境界近傍に形成される。なお、拡散抑制層５と、第１および第２のウェル３ａ、３ｂ、および第１および第２の高濃度不純物拡散層４ａ、４ｂとは重なってもよい。
【００１６】
また、拡散抑制層５は、半導体基板１内の半導体基板１と素子分離領域２との境界近傍の領域のエッチングダメージを回復した領域である。また、拡散抑制層５は、ＰＡＩ（Pre-Amorphization Implantation）法等により半導体基板１を非晶質化するために注入される不純物（Ｇｅ等）を含む。この不純物は、導電型不純物としての機能を有さないことが好ましい。
【００１７】
以下に、本発明の半導体装置の製造方法の一例を示す。
【００１８】
（半導体装置の製造）
図２Ａ（ａ）〜（ｄ）、図２Ｂ（ｅ）〜（ｇ）は、本発明の第１の実施の形態に係る半導体装置の製造方法を示す断面図である。
【００１９】
まず、図２Ａ（ａ）に示すように、素子分離領域２のパターンを有するマスク１０を用いてＲＩＥ（Reactive Ion Etching）法等によるエッチングを半導体基板１の表面に施し、トレンチ１１を形成する。このとき、半導体基板１内のトレンチ１１の内面には、エッチングによるダメージを受けたダメージ領域１２が形成される。
【００２０】
次に、図２Ａ（ｂ）に示すように、酸化処理により半導体基板１内のトレンチ１１の内面を酸化し、酸化膜１３を形成する。
【００２１】
次に、図２Ａ（ｃ）に示すように、ＰＡＩ法等によりＧｅ等の不純物を半導体基板１内のトレンチ１１の内面に注入し、ダメージ領域１２を含む領域を非晶質化して非晶質層１４を形成する。
【００２２】
次に、図２Ａ（ｄ）に示すように、熱処理により非晶質層１４を再結晶化し、拡散抑制層５を形成する。ダメージ領域１２は、非晶質化および再結晶化されることにより、エッチングによるダメージが回復し、Ｂ等の不純物の拡散を抑える拡散抑制層５となる。
【００２３】
次に、図２Ｂ（ｅ）に示すように、ＣＶＤ（Chemical Vapor Deposition）法等により、トレンチ１１内の酸化膜１３上にＳｉＯ２等の絶縁膜を埋め込むことにより、素子分離領域２を形成する。なお、マスク１０は、素子分離領域２を形成した後に除去される。
【００２４】
次に、図２Ｂ（ｆ）に示すように、イオン注入法等により、導電型不純物を半導体基板１の表面に注入し、熱処理により注入した導電型不純物を活性化させて、第１および第２のウェル３ａ、３ｂを形成する。第１および第２のウェル３ａ、３ｂは、リソグラフィ法等により、それぞれの領域に作り分けられる。
【００２５】
次に、図２Ｂ（ｇ）に示すように、イオン注入法等により、導電型不純物を半導体基板１の表面に注入し、熱処理により注入した導電型不純物を活性化させて、第１および第２の高濃度不純物拡散層４ａ、４ｂを形成する。第１および第２の高濃度不純物拡散層４ａ、４ｂは、リソグラフィ法等により、それぞれの領域に作り分けられる。以上の工程により、図１に示した半導体装置を得ることができる。
【００２６】
なお、酸化膜１３を形成する前に非晶質層１４を形成してもよい。また、素子分離領域２を形成した後に非晶質層１４を再結晶化させて拡散抑制層５を形成してもよい。また、ＣＶＤ法等により素子分離領域２を形成する際の熱を利用して、素子分離領域２の形成と同じ工程において非晶質層１４を再結晶化させて拡散抑制層５を形成してもよい。
【００２７】
（第１の実施の形態の効果）
拡散抑制層５の形成されない従来の半導体装置によれば、例えば、第１および第２の高濃度不純物拡散層４ａ、４ｂがそれぞれｐ型およびｎ型のソース・ドレイン領域であり、第１および第２のウェル３ａ、３ｂがそれぞれｎ型、ｐ型のウェルである場合、第１の高濃度不純物拡散層４ａおよび第２のウェル３ｂに含まれるＢがダメージ領域１２を介して第１のウェル３ａ内に拡散しやすい。このため、第１の高濃度不純物拡散層４ａと第２のウェル３ｂとの間の耐電圧特性や耐リーク特性が劣化するおそれがある。
【００２８】
一方、本発明の第１の実施の形態によれば、拡散抑制層５により、Ｂ等の導電型不純物の第１の高濃度不純物拡散層４ａから第１のウェル３ａ内へのダメージ領域１２を介する拡散、および第２のウェル３ｂから第１のウェル３ａ内へのダメージ領域１２を介する拡散が抑制される。そのため、ソース・ドレイン領域とウェルとの間の耐電圧特性や耐リーク特性が劣化することを抑制できる。
【００２９】
また、本実施の形態によれば、ウェルの不純物濃度を増加させずにソース・ドレイン領域とウェルとの間の耐電圧特性や耐リーク特性が劣化することを抑制できる。このため、接合容量が増加するおそれがない。
【００３０】
なお、本実施の形態においては、ダメージ領域１２を含む領域を非晶質化、再結晶化させることにより拡散抑制層５を形成したが、ダメージ領域１２のエッチングダメージを回復させずに、拡散抑制層５を形成してもよい。
【００３１】
例えば、co-implantとよばれる注入法によりダメージ領域１２にＦ、Ｃ、Ｎ等の不純物を注入することにより、ダメージ領域１２内に拡散しやすいＢ等の不純物の拡散を抑えることができる。この場合、図１Ａ（ｃ）、（ｄ）に示した非晶質層１４を形成する工程および非晶質層１４を再結晶化させて拡散抑制層５を形成する工程の代わりに、ダメージ領域１２を含む領域にＦ、Ｃ、Ｎ等の不純物を注入する工程を行う。拡散抑制層５は、ダメージ領域１２内に拡散しやすいＢ等の不純物の拡散を抑えることができるＦ、Ｃ、Ｎ等の不純物を含む領域となる。
【００３２】
〔第２の実施の形態〕
第２の実施の形態は、拡散抑制層の位置および形状において第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については説明を省略する。
【００３３】
（半導体装置の構成）
図３は、本発明の第２の実施の形態に係る半導体装置の断面図である。
【００３４】
本実施の形態に係る半導体装置は、半導体基板１と、半導体基板１内に形成された素子分離領域２と、半導体基板１内に形成される互いに隣接した第１および第２のウェル３ａ、３ｂと、半導体基板１の表面に形成された第１および第２の高濃度不純物拡散層４ａ、４ｂと、第１および第２のウェル３ａ、３ｂに含まれる導電型不純物の拡散を抑制する拡散抑制層６と、を含む。
【００３５】
拡散抑制層６は、第１および第２のウェル３ａ、３ｂや第１および第２の高濃度不純物拡散層４ａ、４ｂ等に含まれる一部の種類の導電型不純物（特に、Ｂが拡散しやすいことが知られている）の拡散を抑制する機能を有する。
【００３６】
また、拡散抑制層６は、半導体基板１内の半導体基板１と素子分離領域２の底面２ａとの境界を含む、半導体基板１の表面に略平行な領域に形成される。例えば、拡散抑制層６は、半導体基板１と素子分離領域２の底面２ａとの境界の位置から上下にそれぞれ５００〜１０００ｎｍの領域に形成される。なお、拡散抑制層６と、第１および第２のウェル３ａ、３ｂとは重なってもよい。
【００３７】
また、拡散抑制層６は、半導体基板１内の半導体基板１と素子分離領域２との境界近傍の領域のエッチングダメージを回復した領域である。また、拡散抑制層６は、ＰＡＩ法等により半導体基板１を非晶質化するために注入される不純物（Ｇｅ等）を含む。この不純物は、導電型不純物としての機能を有さないことが好ましい。
【００３８】
以下に、本発明の半導体装置の製造方法の一例を示す。
【００３９】
（半導体装置の製造）
図４（ａ）〜（ｄ）は、本発明の第２の実施の形態に係る半導体装置の製造方法を示す断面図である。
【００４０】
まず、図２Ａ（ｂ）に示した酸化膜１３を形成するまでの工程を第１の実施の形態と同様に行う。
【００４１】
次に、図４（ａ）に示すように、ＣＶＤ法等により、トレンチ１１内の酸化膜１３上にＳｉＯ２等の絶縁膜を埋め込むことにより、素子分離領域２を形成する。なお、マスク１０は、素子分離領域２を形成した後に除去される。
【００４２】
次に、図４（ｂ）に示すように、ＰＡＩ（Pre-Amorphization Implantation）法等によりＧｅ等の不純物を半導体基板１の全面に注入し、半導体基板１内の半導体基板１と素子分離領域２の底面２ａとの境界を含む領域に非晶質層１５を形成する。
【００４３】
次に、図４（ｃ）に示すように、熱処理により非晶質層１５を再結晶化し、拡散抑制層６を形成する。半導体基板１内の半導体基板１と素子分離領域２の底面２ａとの境界近傍のダメージ領域１２は、非晶質化および再結晶化されることにより、エッチングによるダメージが回復し、Ｂ等の不純物の拡散を抑える拡散抑制層６となる。
【００４４】
次に、図４（ｄ）に示すように、第1の実施の形態と同様の方法により、第１および第２のウェル３ａ、３ｂ、および第１および第２の高濃度不純物拡散層４ａ、４ｂを形成する。以上の工程により、図３に示した半導体装置を得ることができる。
【００４５】
なお、拡散抑制層６は、第１および第２のウェル３ａ、３ｂの導電型不純物を活性化する前であれば、どのタイミングで形成してもよい。
【００４６】
（第２の実施の形態の効果）
拡散抑制層６の形成されない従来の半導体装置によれば、例えば、第１および第２の高濃度不純物拡散層４ａ、４ｂがそれぞれｐ型およびｎ型のソース・ドレイン領域であり、第１および第２のウェル３ａ、３ｂがそれぞれｎ型、ｐ型のウェルである場合、第１の高濃度不純物拡散層４ａおよび第２のウェル３ｂに含まれるＢがダメージ領域１２を介して第１のウェル３ａ内に拡散しやすい。このため、第１の高濃度不純物拡散層４ａと第２のウェル３ｂとの間の耐電圧特性や耐リーク特性が劣化するおそれがある。
【００４７】
一方、本発明の第２の実施の形態によれば、拡散抑制層６により、Ｂ等の導電型不純物の第２のウェル３ｂから第１のウェル３ａ内へのダメージ領域１２を介する拡散が抑制される。そのため、ソース・ドレイン領域とウェルとの間の耐電圧特性や耐リーク特性が劣化することを抑制できる。
【００４８】
なお、本実施の形態においては、ダメージ領域１２を含む領域を非晶質化、再結晶化させることにより拡散抑制層６を形成したが、ダメージ領域１２のエッチングダメージを回復させずに、拡散抑制層６を形成してもよい。
【００４９】
例えば、co-implantとよばれる注入法により半導体基板１内の半導体基板１と素子分離領域２の底面２ａとの境界を含む領域にＦ、Ｃ、Ｎ等の不純物を注入することにより、不純物を注入した領域において、ダメージ領域１２内に拡散しやすいＢ等の不純物の拡散を抑えることができる。この場合、図４（ｂ）、（ｃ）に示した非晶質層１５を形成する工程および非晶質層１５を再結晶化させて拡散抑制層６を形成する工程の代わりに、半導体基板１内の半導体基板１と素子分離領域２の底面２ａとの境界近傍の領域にＦ、Ｃ、Ｎ等の不純物を注入する工程を行う。拡散抑制層６は、ダメージ領域１２内に拡散しやすいＢ等の不純物の拡散を抑えることができるＦ、Ｃ、Ｎ等の不純物を含む領域となる。
【００５０】
〔第３の実施の形態〕
本発明の第３の実施の形態は、ウェル−ウェル間のリーク電流の発生を抑える点において第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については説明を省略する。
【００５１】
（半導体装置の構成）
図５は、本発明の第３の実施の形態に係る半導体装置の断面図である。
【００５２】
本実施の形態に係る半導体装置は、半導体基板１と、半導体基板１内に形成された素子分離領域２と、半導体基板１内に形成される互いに隣接した第１および第２のウェル３ａ、３ｂと、半導体基板１の表面に形成された高濃度不純物拡散層４と、第１および第２のウェル３ａ、３ｂに含まれる導電型不純物の拡散を抑制する拡散抑制層５と、を含む。
【００５３】
第１のウェル３ａと、第２のウェル３ｂは、互いに異なる導電型を有する。また、第１のウェル３ａは、素子分離領域２の下に位置する。また、第１のウェル３ａと第２のウェル３ｂとの境界は、素子分離領域２下に位置する。
【００５４】
高濃度不純物拡散層４は、ソース・ドレイン領域、ウェルコンタクト領域等の、導電型不純物が高濃度で拡散した領域であり、第２のウェル３ｂ上に形成される。例えば、高濃度不純物拡散層４がソース・ドレイン領域である場合は、第２のウェル３ｂと異なる導電型を有する。一方、高濃度不純物拡散層４がウェルコンタクト領域である場合は、第２のウェル３ｂと同じ導電型を有する。
【００５５】
拡散抑制層５は、半導体基板１内の半導体基板１と素子分離領域２の底面２ａおよび側面２ｂとの境界近傍に形成される。
【００５６】
（第３の実施の形態の効果）
拡散抑制層５の形成されない従来の半導体装置によれば、例えば、第１および第２のウェル３ａ、３ｂがそれぞれｎ型、ｐ型のウェルである場合、第２のウェル３ｂに含まれるＢが半導体基板１内の半導体基板１と素子分離領域２との境界近傍に形成されたダメージ領域を介して第１のウェル３ａ内（あるいは、第１のウェル３ａを挟んで隣接する他方の第２のウェル３ｂ内）に拡散しやすい。このため、第１のウェル３ａを挟んだ２の第２のウェル３ｂの間の耐電圧特性や耐リーク特性が劣化するおそれがある。
【００５７】
一方、本発明の第３の実施の形態によれば、拡散抑制層５により、Ｂ等の導電型不純物の第２のウェル３ｂから第１のウェル３ａ内（あるいは、第１のウェル３ａを挟んで隣接する他方の第２のウェル３ｂ内）へのダメージ領域１２を介する拡散が抑制される。そのため、異なる導電型のウェルを挟んだ２つのウェルの間の耐電圧特性や耐リーク特性が劣化することを抑制できる。
【００５８】
〔第４の実施の形態〕
本発明の第４の実施の形態は、ウェル−ウェル間のリーク電流の発生を抑える点において第２の実施の形態と異なる。なお、第２の実施の形態と同様の点については説明を省略する。
【００５９】
（半導体装置の構成）
図６は、本発明の第４の実施の形態に係る半導体装置の断面図である。
【００６０】
本実施の形態に係る半導体装置は、半導体基板１と、半導体基板１内に形成された素子分離領域２と、半導体基板１内に形成される互いに隣接した第１および第２のウェル３ａ、３ｂと、半導体基板１の表面に形成された高濃度不純物拡散層４と、第１および第２のウェル３ａ、３ｂに含まれる導電型不純物の拡散を抑制する拡散抑制層６と、を含む。
【００６１】
第１のウェル３ａと、第２のウェル３ｂは、互いに異なる導電型を有する。また、第１のウェル３ａは、素子分離領域２の下に位置する。また、第１のウェル３ａと第２のウェル３ｂとの境界は、素子分離領域２下に位置する。
【００６２】
高濃度不純物拡散層４は、ソース・ドレイン領域、ウェルコンタクト領域等の、導電型不純物が高濃度で拡散した領域であり、第２のウェル３ｂ上に形成される。例えば、高濃度不純物拡散層４がソース・ドレイン領域である場合は、第２のウェル３ｂと異なる導電型を有する。一方、高濃度不純物拡散層４がウェルコンタクト領域である場合は、第２のウェル３ｂと同じ導電型を有する。
【００６３】
拡散抑制層６は、半導体基板１内の半導体基板１と素子分離領域２の底面２ａとの境界を含む、半導体基板１の表面に略平行な領域に形成される。
【００６４】
（第４の実施の形態の効果）
拡散抑制層５の形成されない従来の半導体装置によれば、例えば、第１および第２のウェル３ａ、３ｂがそれぞれｎ型、ｐ型のウェルである場合、第２のウェル３ｂに含まれるＢが半導体基板１内の半導体基板１と素子分離領域２との境界近傍に形成されたダメージ領域を介して第１のウェル３ａ内（あるいは、第１のウェル３ａを挟んで隣接する他方の第２のウェル３ｂ内）に拡散しやすい。このため、第１のウェル３ａを挟んだ２の第２のウェル３ｂの間でリーク電流が発生するおそれがある。
【００６５】
一方、本発明の第３の実施の形態によれば、拡散抑制層５により、Ｂ等の導電型不純物の第２のウェル３ｂから第１のウェル３ａ内（あるいは、第１のウェル３ａを挟んで隣接する他方の第２のウェル３ｂ内）へのダメージ領域１２を介する拡散が抑制される。そのため、異なる導電型のウェルを挟んだ２つのウェルの間にリーク電流が発生することを抑制できる。
【００６６】
〔他の実施の形態〕
本発明は、上記各実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
【００６７】
また、発明の主旨を逸脱しない範囲内において上記各実施の形態の構成要素を任意に組み合わせることができる。
【図面の簡単な説明】
【００６８】
【図１】本発明の第１の実施の形態に係る半導体装置の断面図である。
【図２Ａ】（ａ）〜（ｄ）は、本発明の第１の実施の形態に係る半導体装置の製造方法を示す断面図である。
【図２Ｂ】（ｅ）〜（ｇ）は、本発明の第１の実施の形態に係る半導体装置の製造方法を示す断面図である。
【図３】本発明の第２の実施の形態に係る半導体装置の断面図である。
【図４】（ａ）〜（ｄ）は、本発明の第２の実施の形態に係る半導体装置の製造方法を示す断面図である。
【図５】本発明の第３の実施の形態に係る半導体装置の断面図である。
【図６】本発明の第４の実施の形態に係る半導体装置の断面図である。
【符号の説明】
【００６９】
１  半導体基板。  ２  素子分離領域。  ２ａ  底面。  ２ｂ  側面。  ３ａ  第１のウェル。  ３ｂ  第２のウェル。  ４  高濃度不純物拡散層。  ４ａ  第１の高濃度不純物拡散層。  ４ｂ  第２の高濃度不純物拡散層。  ５、６  拡散抑制層。  １１  トレンチ。  １４、１５  非晶質層。
【図１】
2010045135.tif 000003
【図２Ａ】
2010045135.tif 000004
【図２Ｂ】
2010045135.tif 000005
【図３】
2010045135.tif 000006
【図４】
2010045135.tif 000007
【図５】
2010045135.tif 000008
【図６】
2010045135.tif 000009