(57)【要約】【課題】デバイス配線パターンの微細化に伴い特に問題視されるデバイス熱処理工程で発生するスリップ転位を抑制し、パターンずれを防止するために効果的なＢＭＤの密度とサイズを有するシリコンウェーハとその製造方法を提供する。【解決手段】シリコンウェーハであって、酸素析出物を析出させる析出熱処理前後における酸素濃度変化量をΔＯｉ（ａｔｏｍｓ／ｃｍ３）（ＪＥＩＤＡ）、ＲＩＥ法によって検出される酸素析出物の密度をＤ（個／ｃｍ３）とした時に、ΔＯｉ／（Ｄ×１０６）≦５、かつＤ≧１×１０１０の関係を満たすものであることを特徴とするシリコンウェーハ。【選択図】図１
2010045247.tif 000002
【特許請求の範囲】
【請求項１】
シリコンウェーハであって、
酸素析出物を析出させる析出熱処理前後における酸素濃度変化量をΔＯｉ（ａｔｏｍｓ／ｃｍ３）（ＪＥＩＤＡ）、ＲＩＥ法によって検出される酸素析出物の密度をＤ（個／ｃｍ３）とした時に、ΔＯｉ／（Ｄ×１０６）≦５、かつＤ≧１×１０１０の関係を満たすものであることを特徴とするシリコンウェーハ。
【請求項２】
前記シリコンウェーハは、炭素濃度が２×１０１６〜１０×１０１６（ａｔｏｍｓ／ｃｍ３）（ＪＥＩＤＡ）の範囲内であることを特徴とする請求項１に記載のシリコンウェーハ。
【請求項３】
シリコンウェーハの製造方法であって、
チョクラルスキー法によって育成されたシリコン単結晶からシリコン半導体基板を切り出し、
該シリコン半導体基板に析出熱処理を行って、ＲＩＥ法による測定での密度Ｄが１×１０１０（個／ｃｍ３）以上、該析出熱処理前後の酸素濃度変化量をΔＯｉ（ａｔｏｍｓ／ｃｍ３）（ＪＥＩＤＡ）とした時に、ΔＯｉ／（Ｄ×１０６）≦５の関係を満たす酸素析出物を析出させることを特徴とするシリコンウェーハの製造方法。
【請求項４】
前記析出熱処理として、５００〜７００℃で１時間以上保持する第１の熱処理を行い、その後１０００℃以上の第２の熱処理を行うことを特徴とする請求項３に記載のシリコンウェーハの製造方法。
【請求項５】
前記析出熱処理として、５００〜７００℃の熱処理炉に投入し、３℃／ｍｉｎ以下の速度で昇温させ、１０００℃以上で１時間以下保持する熱処理を行うことを特徴とする請求項３に記載のシリコンウェーハの製造方法。
【請求項６】
前記析出熱処理を行う直前に、急速昇降温熱処理炉で、Ｎ２、ＮＨ３、Ａｒ、Ｈ２のうち少なくとも１つ以上を含む雰囲気下で１１００℃以上に１０秒以上保持する熱処理を行うことを特徴とする請求項３ないし請求項５のいずれか１項に記載のシリコンウェーハの製造方法。
【請求項７】
前記析出熱処理を行う直前に、１１５０℃以上で１時間以上保持する熱処理を行うことを特徴とする請求項３ないし請求項５のいずれか１項に記載のシリコンウェーハの製造方法。
【請求項８】
前記チョクラルスキー法により育成時にシリコン単結晶に炭素を濃度が２×１０１６〜１０×１０１６（ａｔｏｍｓ／ｃｍ３）（ＪＥＩＤＡ）になるようにドープすることを特徴とする請求項３ないし請求項７のいずれか１項に記載のシリコンウェーハの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はシリコンウェーハとその製造方法に関するものであり、特に熱処理の際に発生するスリップを抑制することのできるシリコンウェーハとその製造方法に関する。
【背景技術】
【０００２】
半導体集積回路基板材料、例えばシリコンウェーハは一般的にチョクラルスキー法（Ｃｚｏｃｈｏｒａｌｓｋｉ  Ｍｅｔｈｏｄ：以下ＣＺ法と称する）で成長したシリコン単結晶を切断し、研磨する等の工程を経て製作される。
【０００３】
ＣＺ法では、多結晶シリコンを石英るつぼ内で溶融させ、シリコン溶融液を回転させながら引き上げるものであり、石英るつぼから溶融する酸素が通常５〜２０×１０１７ａｔｏｍｓ／ｃｍ３程度シリコン結晶内に過飽和状態で含まれている。これら過飽和酸素はデバイス製造工程の熱処理中に結晶欠陥である酸素析出物（Ｂｕｌｋ  Ｍｉｃｒｏ  Ｄｅｆｅｃｔ：以下ＢＭＤと称する）としてシリコンウェーハ内部に析出する。
この析出物はデバイス活性領域に発生すると、接合リークの低下等のデバイス特性に悪影響を及ぼすが、他方、デバイス活性領域以外のウェーハバルク部に発生すると、デバイスプロセス中に混入した金属元素を捕獲するゲッタリングサイトとして機能するため有効である。
【０００４】
ここで、近年、半導体素子の製造工程でパターンずれ（非線形ずれ）と呼ばれる現象が起きている。
半導体素子製造の露光工程では、シリコンウェーハ上に複数層の回路パターンを重ね合わせて転写する。このとき、後述する複数の工程を経た後に再度回路パターンを露光する際、既に形成された回路パターンと新たに形成された回路パターンの位置ずれが生じる現象をパターンずれと呼ぶ。
このパターンずれにより各層間での重ね合わせ精度が悪くなると、形成した回路の特性が悪化し、不良による歩留り低下の原因となる。
【０００５】
パターンずれ発生の原因には、例えば以下のようなものが考えられる。
例えば、エッチング、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）などのプロセス処理工程では、当該プロセスにおける研磨や熱処理時の熱膨張等により、シリコンウェーハに歪みが加わる場合が多い。従って、そのようなプロセス工程を経た層に対して露光処理を行う場合には、シリコンウェーハの歪みが、非線形なずれ、すなわちパターンずれとなって影響する場合がある。
【０００６】
また、半導体素子製造工程ではＩＧ（Ｉｎｔｒｉｎｓｉｃ  Ｇｅｔｔｅｒｉｎｇ）、ＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）、ウェルドライブ、酸化などの熱処理が、拡散炉やＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）炉を用いて４００℃から１２００℃程度の温度範囲で行われる。
【０００７】
このような熱処理においては、シリコンウェーハの自重による応力や、シリコンウェーハ面内の温度不均一性に起因する応力によって結晶がすべり面に沿って変形する、いわゆるスリップ転位が発生する。
このスリップ転位はシリコンウェーハ表面に数ナノから数ミクロンの段差を生じ、素子の活性領域を横切ることによって、接合リーク電流の増大や、重ね合わせ精度を著しく悪化させることがある。このため、スリップ転位は歩留り低下の大きな原因の一つとなっている。近年では、シリコンウェーハの大口径化に伴い、熱処理時に発生するスリップはさらに深刻な問題となっており、スリップ転位の発生を抑制することが重要となっている。
【０００８】
特に近年の最先端プロセスでは、イオン注入した不純物を活性化するためＳＬＡ（Ｓｐｉｋｅ  Ｌａｍｐ  Ａｎｎｅａｌ）もしくはＦＬＡ（Ｆｌａｓｈ  Ｌａｍｐ  Ａｎｎｅａｌ）などのプロセスが導入されており、不純物の深さ方向の分布を狭い範囲で制御するため、非常に高速に所定の温度まで上昇させ、なおかつ急速に冷却させるという熱処理が行われている。このためシリコンウェーハに作用する熱応力が大きくなり、スリップ転位がより発生しやすくなる。
【０００９】
このスリップ転位を抑制する方法として、シリコンウェーハ内部に存在するＢＭＤによって転位の運動を抑制する方法がある（例えば特許文献１等参照）。
この特許文献１に記載の方法は、アルゴンガス、水素ガス、またはこれらの混合ガス雰囲気下、１１００〜１３５０℃の温度で１０〜６００分の高温熱処理を行う前に、高温熱処理温度末満の温度でプレアニールを行うことによって、酸素析出物を成長させてスリップ転位の成長を抑制するものである。
【００１０】
【特許文献１】ＷＯ２００３／３４４１
【発明の開示】
【発明が解決しようとする課題】
【００１１】
このＢＭＤによる転位の抑制は、微細析出粒子が転位移動に対する抵抗として働く析出強化の現象であり、ＢＭＤがある一定以上の密度であれば、効果的にスリップの移動を抑制することができる。他方、ＢＭＤサイズがある一定の大きさ以上になった場合、析出物自体から転位を生じるようになり、強度の低下が起こる析出軟化現象が発生する。
また、ＢＭＤの密度が多いほどその平均サイズは小さくなる関係にある。これはＢＭＤが成長するにはシリコンウェーハ内部に過飽和以上の酸素が必要となるが、ＢＭＤの密度が高い場合には、ＢＭＤ１個当たりに消費できる酸素の原子数が少なくなるためであると考えられる。このため、ＢＭＤ１個当たりの酸素原子数を一定水準以下に抑えつつ、密度を増やすことができる処理が必要となる。
【００１２】
本発明は、上記問題に鑑みなされたものであって、デバイス配線パターンの微細化に伴い特に問題視されるデバイス熱処理工程で発生するスリップ転位を抑制し、パターンずれを防止するために効果的なＢＭＤの密度とサイズを有するシリコンウェーハとその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記課題を解決するため、本発明では、シリコンウェーハであって、酸素析出物を析出させる析出熱処理前後における酸素濃度変化量をΔＯｉ（ａｔｏｍｓ／ｃｍ３）（ＪＥＩＤＡ）、ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ；反応性イオンエッチング）法によって検出される酸素析出物の密度をＤ（個／ｃｍ３）とした時に、ΔＯｉ／（Ｄ×１０６）≦５、かつＤ≧１×１０１０の関係を満たすものであることを特徴とするシリコンウェーハを提供する（請求項１）。
【００１４】
上述のような酸素析出物を析出させる析出熱処理前後の酸素濃度変化量をΔＯｉ（ａｔｏｍｓ／ｃｍ３）（ＪＥＩＤＡ）、ＲＩＥ法によって検出される酸素析出物の密度をＤ（個／ｃｍ３）とした時に、ΔＯｉ／（Ｄ×１０６）≦５、かつＤ≧１×１０１０の関係を満たすシリコンウェーハであれば、該シリコンウェーハ中に所望の小さいサイズのＢＭＤが高密度に存在しており、これによってスリップ転位の移動を効果的に抑制することができるものとなっている。つまり、半導体素子の製造工程での熱処理中に発生するスリップ転位に対する耐性を高いものとすることができ、パターンずれの発生を防止することができるシリコンウェーハとなる。
【００１５】
また、前記シリコンウェーハは、炭素濃度が２×１０１６〜１０×１０１６（ａｔｏｍｓ／ｃｍ３）（ＪＥＩＤＡ）の範囲内であることが好ましい（請求項２）。
このように、炭素濃度が２×１０１６〜１０×１０１６（ａｔｏｍｓ／ｃｍ３）（ＪＥＩＤＡ）であるシリコンウェーハであれば、析出熱処理前に炭素−酸素複合体を核としたＧｒｏｗｎ−ｉｎ析出核が形成されたものとすることができる。このため、析出熱処理において、核形成がより促進され、密度が濃く、一個当たりの酸素原子数の少ないＢＭＤが形成されたシリコンウェーハにより容易にすることができ、パターンずれ防止にもより効果的である。
【００１６】
また、本発明では、シリコンウェーハの製造方法であって、チョクラルスキー法によって育成されたシリコン単結晶からシリコン半導体基板を切り出し、該シリコン半導体基板に析出熱処理を行って、ＲＩＥ法による測定での酸素析出物の密度Ｄが１×１０１０（個／ｃｍ３）以上、該析出熱処理前後の酸素濃度変化量をΔＯｉ（ａｔｏｍｓ／ｃｍ３）（ＪＥＩＤＡ）とした時に、ΔＯｉ／（Ｄ×１０６）≦５の関係を満たす酸素析出物を析出させることを特徴とするシリコンウェーハの製造方法を提供する（請求項３）。
【００１７】
ＲＩＥ法による測定での密度Ｄが１×１０１０（個／ｃｍ３）以上であり、当該析出熱処理前後の酸素濃度変化量をΔＯｉ（ａｔｏｍｓ／ｃｍ３）（ＪＥＩＤＡ）とした時に、ΔＯｉ／（Ｄ×１０６）≦５の関係を満たす酸素析出物を析出させる析出熱処理を行うことによって、シリコンウェーハ内部に、デバイス製造工程、特にＲＴＡ工程で発生するスリップ転位の移動を効果的に抑制することができる密度とサイズのＢＭＤを析出させることができる。そのため、パターンずれが発生することを抑制することができるシリコンウェーハとすることができる。
【００１８】
また、前記析出熱処理として、５００〜７００℃で１時間以上保持する第１の熱処理を行い、その後１０００℃以上の第２の熱処理を行うことが好ましい（請求項４）。
スリップ転位の抑制に効果的なＢＭＤを析出させる析出熱処理として、シリコンウェーハ中での核形成が比較的発生し易い温度、例えば５００〜７００℃で１時間以上の第１の熱処理を行い、その後１０００℃以上の第２の熱処理を行う工程が有効である。
このように第１の熱処理は核形成が促進され易い温度条件とすることによって、シリコンウェーハ中の核形成を促進する。更に、酸素を析出させるために第２の熱処理として上述の温度範囲の高温熱処理を行うことで、ＢＭＤをシリコンウェーハ中に析出させることができる。
【００１９】
また、前記析出熱処理として、５００〜７００℃の熱処理炉に投入し、３℃／ｍｉｎ以下の速度で昇温させ、１０００℃以上で１時間以下保持する熱処理を行うことが好ましい（請求項５）。
このように、シリコンウェーハを５００〜７００℃の熱処理炉に投入し、３℃／ｍｉｎ以下の速度で緩やかに昇温させることでシリコンウェーハ中にＢＭＤの析出核を効率よく形成させる。そして、その後に１０００℃以上で１時間以下保持することによって、スリップ転位の抑制に効果的なＢＭＤを析出させることができる。
【００２０】
また、前記析出熱処理を行う直前に、急速昇降温熱処理炉で、Ｎ２、ＮＨ３、Ａｒ、Ｈ２のうち少なくとも１つ以上を含む雰囲気下で１１００℃以上に１０秒以上保持する熱処理を行うことが好ましい（請求項６）。
上述のような条件の前熱処理を析出熱処理の直前に行うことにより、シリコンウェーハ中の空孔（Ｖａｃａｎｃｙ）濃度を高くできる。そしてこの空孔が高密度に存在することにより、続く析出熱処理でのＢＭＤ析出核の形成が更に促進される。これによって、上述の密度と条件を満たすＢＭＤが形成されたシリコンウェーハをより効率よく得ることができ、パターンずれを更に防止することができるシリコンウェーハを製造することができる。
【００２１】
また、前記析出熱処理を行う直前に、１１５０℃以上で１時間以上保持する熱処理を行うことが好ましい（請求項７）。
この熱処理により、Ｇｒｏｗｎ−ｉｎ析出核の溶解を抑制することができ、これによって後の析出熱処理によって析出核の形成を促進することができ、所望の関係を満たすＢＭＤが析出したシリコンウェーハをより効率よく得ることができる。
【００２２】
また、前記チョクラルスキー法により育成時にシリコン単結晶に炭素を濃度が２×１０１６〜１０×１０１６（ａｔｏｍｓ／ｃｍ３）（ＪＥＩＤＡ）になるようにドープすることが好ましい（請求項８）。
得られるシリコンウェーハが、上述のような炭素濃度範囲になるように、ＣＺ法でシリコン単結晶を育成する際に炭素をドープすることで、炭素−酸素複合体を核としたＧｒｏｗｎ−ｉｎ析出核を形成することができ、析出熱処理でＢＭＤをより析出し易くすることができる。これによって、続く析出熱処理でのＢＭＤ析出核形成を促進させることができる。
【発明の効果】
【００２３】
以上説明したように、その内部にＲＩＥ法によって検出される酸素析出物が１×１０１０（個／ｃｍ３）以上存在し、かつ酸素析出熱処理前後の酸素濃度変化量ΔＯｉ（ａｔｏｍｓ／ｃｍ３）（ＪＥＩＤＡ）と酸素析出物の密度Ｄ（個／ｃｍ３）を定義した時、式ΔＯｉ／（Ｄ×１０６）が５以下となるようなシリコンウェーハであれば、デバイスプロセスの熱処理によって発生するスリップ転位の移動を抑制することができる、つまりスリップ転位により発生するパターンずれを低減させることが可能となる。またＢＭＤ起因のスリップ転位が発生することが抑制されたものとすることができる。このため、デバイス製造の際の歩留りを従来に比べて高いものとすることができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明についてより具体的に説明する。
前述のように、デバイス配線パターンの微細化に伴い特に問題視されるデバイス熱処理工程で発生するスリップ転位を抑制し、パターンずれを防止するために効果的なＢＭＤの密度とサイズを有するシリコンウェーハとその製造方法の開発が待たれていた。
【００２５】
そこで、本発明者は、ウェーハ内部のＢＭＤ密度とサイズを特定の範囲に調整することで、スリップ耐性のあるシリコンウェーハとできないか鋭意検討を重ねた。
【００２６】
その結果、本発明者は、酸素析出物を析出させる析出熱処理前後の酸素濃度変化量をΔＯｉ（ａｔｏｍｓ／ｃｍ３）（ＪＥＩＤＡ）、ＲＩＥ法によって検出されるＢＭＤの密度をＤ（個／ｃｍ３）とした時に、ΔＯｉ／（Ｄ×１０６）≦５、かつＤ≧１×１０１０の関係を満たすようなシリコンウェーハであれば、スリップ（＝パターンずれ）耐性のあるシリコンウェーハとできることを発見し、本発明を完成させた。
【００２７】
以下、本発明について詳細に説明するが、本発明はこれらに限定されるものではない。
本発明のシリコンウェーハは、ＢＭＤ析出熱処理の前後での酸素濃度変化量をΔＯｉ（ａｔｏｍｓ／ｃｍ３）（ＪＥＩＤＡ）、ＲＩＥ法によって検出されるＢＭＤの密度をＤ（個／ｃｍ３）とした時に、ΔＯｉ／（Ｄ×１０６）≦５の関係と、Ｄ≧１×１０１０の関係を同時に満たすものである。
【００２８】
このように、ウェーハ中に析出熱処理後のＢＭＤ密度ＤがＲＩＥ法で測定される値で１×１０１０（個／ｃｍ３）以上と高密度に存在していれば、デバイス工程での熱処理で発生するスリップ転位の移動を強く抑制することができる。またＢＭＤ析出熱処理の前後での酸素濃度変化量をΔＯｉ（ａｔｏｍｓ／ｃｍ３）（ＪＥＩＤＡ）とした時に、ΔＯｉ／（Ｄ×１０６）で定義される値が５以下であれば、ＢＭＤ１個当たりの酸素原子量を少ないものとすることができ、言い換えれば小さなサイズのＢＭＤが存在するものとすることができる。これによって、ＢＭＤ自体から転位が生じることを抑制することができる。
以上の効果によって、デバイス工程での熱処理時に発生するスリップに代表される転位の運動を抑制し、且つＢＭＤ自体からの転位の発生を抑制することができ、これによって露光工程でのパターンずれの発生を強く抑制することのできるシリコンウェーハとすることができる。
【００２９】
ここで、従来のＢＭＤの評価方法としては、化学薬品による選択エッチングが広く知られているが、欠陥サイズが１μｍ以上でないと検出できないため、近年のデバイス工程の低温化に伴い、発生するＢＭＤサイズが小さくなっている状況では、感度的に不足してきている。
また、この方法は選択エッチングで形成されたエッチピットを顕微鏡で観察するため、観察視野は最大でも２００μｍ□程度と狭く、ＢＭＤ密度が２×１０７（個／ｃｍ３）以上でないと検出することができない。この場合、ＢＭＤ密度に対する検出感度を上げるには、多点測定やウェーハをスキャンさせながらの観察によって累積の観察面積を大きくすればよいが、測定時間の増大を招き簡便ではない。
【００３０】
また、選択エッチングより高感度ＢＭＤ検出方法として、赤外線レーザーを用いた赤外散乱法があり、検出できる欠陥サイズの限界は２０ｎｍ程度である。しかしながら、この方法では、赤外線の散乱を用いていることから、ＢＭＤ密度が１×１０７（個／ｃｍ３）以上でないとＢＭＤを検出することができない。さらに、１×１０１０（個／ｃｍ３）以上では散乱による個々のＢＭＤの区分ができなくなり、密度を測定することができない問題がある。
【００３１】
しかし、本発明のように、結晶欠陥に対し高選択比の異方性エッチングを用いて、基板または所定層をエッチングするＲＩＥ法（例えば特開２００５−２５７５７６号公報参照）であれば、エッチング残渣の数を観察することで密度を求めることができ、１×１０１０（個／ｃｍ３）以上の高密度ＢＭＤを評価することが可能となる。
【００３２】
ここで、ＲＩＥ法について解説しておく。
半導体単結晶基板中の酸化珪素（以下ＳｉＯｘという）を含有する微小な結晶欠陥を深さ方向の分解能を付与しつつ評価する方法として、例えば特許第３４５１９５５号公報に開示された方法が知られている。この方法は、基板の主表面に対して、反応性イオンエッチングなどの高選択性の異方性エッチングを一定厚さで施し、残ったエッチング残渣を検出することにより結晶欠陥の評価を行うものである。
【００３３】
ＳｉＯｘを含有する結晶欠陥の形成領域と含有しない非形成領域とではエッチング速度が相違するので（前者の方がエッチング速度が小さい）、上記エッチングを施すと、基板の主表面にはＳｉＯｘを含有する結晶欠陥を頂点とした円錐状の突起が残留する。
この方法では、結晶欠陥が異方性エッチングによる突起部の形で強調され、微小な欠陥であっても容易に検出することができる。
【００３４】
以下、ＲＩＥ法の具体的な手順について、特許第３４５１９５５号公報で開示された結晶欠陥の評価手順を例に挙げ、図２を参照して説明する。
図２（ａ）に示すシリコンウェーハ１０には、熱処理によってシリコンウェーハ１０中に過飽和に溶存していた酸素がＳｉＯｘとして析出した酸素析出物（ＢＭＤ２０）が形成されている。
このシリコンウェーハ１０をサンプルとし、上記ＲＩＥ法によって、結晶欠陥の評価を行うとき、例えば市販のＲＩＥ装置を用いて、ハロゲン系混合ガス（例えばＨＢｒ／Ｃｌ２／Ｈｅ＋Ｏ２）雰囲気中で、シリコンウェーハ１０内に含まれるＢＭＤ２０に対して高選択比の異方性エッチングによってシリコンウェーハ１０の主表面からエッチングする。すると、図２（ｂ）に示すように、ＢＭＤ２０に起因した円錐状突起物がエッチング残渣（ヒロック）３０として形成される。このヒロック３０に基づいて結晶欠陥を評価することができる。
例えば、得られたヒロック３０の数を数えれば、エッチングした範囲のシリコンウェーハ１０中のＢＭＤ２０の密度を求めることができる。
【００３５】
また、熱処理による酸素濃度の減少は、シリコン中に固溶限以上に溶解している酸素が析出すること、および外方拡散によってウェーハ外に拡散することによって起こる。すなわち、外方拡散によって酸素が消失した領域を除けば、酸素の減少はＢＭＤ形成によって消費されたものと考えることができ、上記ＢＭＤ密度と酸素濃度変化量からＢＭＤサイズを相対的にではあるが定量化することが可能となる。そこで、酸素濃度変化量ΔＯｉをＢＭＤ密度Ｄで除した値をＢＭＤサイズと規定することとした。なお、１０６を密度Ｄに乗じているのは、得られる数値を判りやすくするための便宜的なものである。
【００３６】
ここで、シリコンウェーハは、炭素濃度が２×１０１６〜１０×１０１６（ａｔｏｍｓ／ｃｍ３）（ＪＥＩＤＡ）の範囲内であるものとすることができる。
このように、シリコンウェーハ中の炭素濃度が上述の範囲であれば、析出熱処理前にウェーハ中に炭素−酸素複合体を核としたＧｒｏｗｎ−ｉｎ析出核が形成されたものとすることができる。このＧｒｏｗｎ−ｉｎ析出核によってＢＭＤをより析出し易くすることができ、よりスリップ（パターンずれ）耐性のあるシリコンウェーハとすることができる。
【００３７】
次に、このように本発明のシリコンウェーハの製造方法について以下に説明するが、もちろんこれに限定されるものではない。
【００３８】
まず、ＣＺ法によってシリコン単結晶を育成する。この時の育成条件は特に限定されるものではなく、一般的な条件とすればよい。
その後、育成したシリコン単結晶からシリコン半導体基板を切り出す。この切り出し工程も一般的な条件とすることができ、例えば内周刃スライサあるいはワイヤソー等の切断装置によってスライスすることができる。
この後、ラッピング・エッチング・研磨のうち少なくとも１つ以上を行うことが望ましい。
【００３９】
ここで、炭素を濃度が２×１０１６〜１０×１０１６（ａｔｏｍｓ／ｃｍ３）（ＪＥＩＤＡ）となるようにドープ剤を添加してシリコン単結晶を育成することができる。
このように、シリコン単結晶中に炭素を濃度が２×１０１６〜１０×１０１６（ａｔｏｍｓ／ｃｍ３）（ＪＥＩＤＡ）となるようにドープ剤を添加してＣＺ法で育成することにより、製造されたシリコンウェーハ内部において、炭素−酸素複合体を核としたＧｒｏｗｎ−ｉｎ析出核を形成することができる。そして、続く析出熱処理での核形成及びＢＭＤの析出が促進され、所望の条件を満たすシリコンウェーハが効率よく得られ、パターンずれ防止にもより効果的である。
【００４０】
その後、析出熱処理を行う。これによってシリコンウェーハを製造する。
このような本発明のシリコンウェーハの製造方法によれば、デバイス配線パターンを重ねて転写する際に製品不良の原因の１つであるパターンずれを引き起こすスリップ転位がウェーハ表面に発生することを抑制することができるシリコンウェーハを得ることができる。このため、半導体デバイスを歩留り良く製造することができるシリコンウェーハを得ることができる。
【００４１】
ここで、この析出熱処理として、５００〜７００℃で１時間以上保持する第１の熱処理を行い、その後１０００℃以上の第２の熱処理を行うことができる。
この、第１の熱処理は核形成を促進し易い温度条件であることが望ましく、上述の温度範囲が最適である。第１の熱処理がこの温度範囲であれば、核形成速度を速いものとすることができる。すなわち、５００℃以上であれば、ＢＭＤのサイズを十分に成長させることができ、続く第２の熱処理で消滅することを抑制できるため、所定のＢＭＤ密度を得ることができる。また、７００℃以下であれば、結晶成長段階に析出する酸素析出核（Ｇｒｏｗｎ−ｉｎ析出核）の多くが消滅することを防止できるため、所望のＢＭＤ密度を容易に得ることができる。
そして１０００℃以上とする第２の熱処理によって、シリコンウェーハのスリップ耐性を高くできる密度範囲とサイズのＢＭＤをウェーハ内部に析出させることができ、よってデバイス工程での熱処理時にスリップ転位が移動することを抑制できる。従って、パターンずれの発生も抑制することのできるシリコンウェーハとすることができる。
【００４２】
また析出熱処理として、５００〜７００℃の熱処理炉に投入し、３℃／ｍｉｎ以下の速度で昇温させ、１０００℃以上で１時間以下保持する条件の熱処理を行うことができる。
５００〜７００℃の熱処理炉に投入後、昇温速度が３℃／ｍｉｎ以下であれば、十分なサイズにＢＭＤを成長させることができ、その後の高温の保持でＢＭＤを析出させることで、所望の密度とサイズのＢＭＤが形成されたシリコンウェーハを得ることができる。
【００４３】
更に、析出熱処理の直前に、前熱処理として、急速昇降温熱処理炉（ＲＴＡ炉）で、Ｎ２、ＮＨ３、Ａｒ、Ｈ２のうち少なくとも１つ以上を含む雰囲気下で１１００℃以上に１０秒以上保持する熱処理を行うことができる。
このような条件の前熱処理を行うことにより、シリコンウェーハ中の空孔（Ｖａｃａｎｃｙ）濃度を高くすることができる。そして空孔濃度が高くなれば、続く析出熱処理において、核形成及びＢＭＤの析出が促進される。これによって、スリップ耐性の高いシリコンウェーハを効率よく得ることができ、パターンずれ防止にもより効果的なシリコンウェーハを製造することができる。
【００４４】
そして、この前熱処理として、上記前熱処理とは異なる条件である、１１５０℃以上で１時間以上保持するという条件の熱処理を行うことができる。
このような前熱処理を行うことによって、Ｇｒｏｗｎ−ｉｎ析出核の溶解を抑制でき、これによって、所望の条件を満たすシリコンウェーハをより効率よく得ることができ、パターンずれ耐性の高いシリコンウェーハを確実に歩留り良く得ることができる。
【実施例】
【００４５】
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１〜１６、比較例１〜９）
まずＣＺ法によって育成したシリコン単結晶からシリコン半導体基板を切り出し、２３枚のシリコン半導体基板を準備した（実施例１〜９，１１〜１５、比較例１〜９）。この時、シリコン半導体基板の直径を２００ｍｍとし、導電型をｐ型とした。また抵抗率は８〜１２Ω・ｃｍ、初期酸素濃度が７〜８×１０１７（ａｔｏｍｓ／ｃｍ３）（ＪＥＩＤＡ）となるようにした。
また、上述のシリコン単結晶とは炭素濃度が５×１０１６（ａｔｏｍｓ／ｃｍ３）（ＪＥＩＤＡ）となるようにドープ剤を用いた以外は同一の条件でシリコン単結晶を育成し、同様にシリコン半導体基板を２枚得た（実施例１０，１６）。
【００４６】
次に、準備したシリコン半導体基板計２５枚に対して表１または表２に記載する析出熱処理を行った。析出熱処理の詳細は表１および表２に記載した。また、実施例８，９，１４，１５のシリコン半導体基板に対しては、析出熱処理の直前の前熱処理として表１，２に記載した条件の熱処理を行った。これによってシリコンウェーハを計２５枚を得た。
【００４７】
【表１】
2010045247.tif 000003
【００４８】
【表２】
2010045247.tif 000004
【００４９】
上述の方法で製造したシリコンウェーハ２５枚に対して露光工程を行って、パターンずれがどの程度発生するかを以下に示す方法によって評価した。
【００５０】
まず、析出熱処理中に形成された酸窒化膜を除去したシリコンウェーハの表面にレジスト膜を塗布し、露光装置で露光および現像を行った。その後、ＲＩＥ法によって表面から３００ｎｍをエッチングした。その後、硫酸過水洗浄でレジストを除去し、パターン付きウェーハとした。
そしてスリップを故意に導入するために、スリップ導入の熱処理として、１０００℃以上の温度で保持した状態から急冷させることでシリコンウェーハにスリップを導入した。
その後、再度レジスト塗布、露光、現像を行い、重ね合わせ精度測定プログラムによって、１回目と２回目のフォトリソで形成される特定パターンの重ね合わせ精度を測定した。
【００５１】
また、熱処理後のＢＭＤ密度評価は、ＲＩＥ法により実施した。更に、析出熱処理前後のシリコンウェーハ中の酸素濃度をＦＴＩＲ（Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ  Ｉｎｆｒａｒｅｄ）で評価し、析出熱処理前後の酸素濃度の変化量ΔＯｉ（ａｔｏｍｓ／ｃｍ３）（ＪＥＩＤＡ）を求めた。
以上から得られたデータも表１、表２に記載した。
【００５２】
なお、デバイス工程で大きな問題となるパターンずれのレベルは３σで６０ｎｍ以上とされており、６０ｎｍを超えた場合では、形成された回路の特性が悪化し、不良となる可能性が高くなる。そのため、表１および表２において、３σが６０ｎｍを超えたものに関しては、パターンずれへの耐性の良悪の欄を×とした。同様に２０〜６０ｎｍの範囲のものを○、２０ｎｍ未満のものを◎とし、デバイス製造工程での不良発生への影響が少ないと判断した。
【００５３】
表１、表２に示したように、ΔＯｉ／（Ｄ×１０６）≦５とＤ≧１×１０１０を同時に満たす実施例１〜１６のシリコンウェーハは、パターンずれのレベルがいずれも５０ｎｍ以下であり、良好なスリップ耐性を有していることが判った。特に、前熱処理を行った実施例８，９，１４，１５や、炭素が５×１０１６（ａｔｏｍｓ／ｃｍ３）（ＪＥＩＤＡ）ドープされた実施例１０，１６のシリコンウェーハは、非常に良好なパターンずれ耐性を見せた。
これに対してΔＯｉ／（Ｄ×１０６）≦５のみを満たさない比較例４，９のシリコンウェーハや、Ｄ≧１×１０１０のみを満たさない比較例１，５〜８のシリコンウェーハ、同時に満たさない比較例２，３のシリコンウェーハは、パターンずれがいずれも６０ｎｍを超えており、このようなシリコンウェーハを用いると、デバイス工程でのパターンずれが大きく、歩留りが大きく悪化することが予想される。
【００５４】
また、パターンずれへの耐性が良好であった実施例１と悪かった比較例２のシリコンウェーハに対してＸ線トポグラフィによる観察を行った。その結果を図１に示す。図１（ａ）は実施例１、（ｂ）は比較例２のシリコンウェーハである。
図１（ａ）に示すように、実施例１のシリコンウェーハはその面内にほとんど転位が存在しておらず、ウェーハ面内は均一であった。このことから、スリップ導入処理を行っても、シリコンウェーハ内のＢＭＤによってスリップ転位の移動が抑制されたため、ウェーハ表面に転位が出現しなかったことが判った。これに対して図１（ｂ）に示すように、比較例２のシリコンウェーハは、その外周部に結晶欠陥が多くが発生しており、スリップ転位の移動を抑制しきれていないシリコンウェーハであることが判った。
【００５５】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【図面の簡単な説明】
【００５６】
【図１】実施例１、比較例２の析出熱処理後のシリコンウェーハのＸ線トポグラフィを示した図である。（ａ）は実施例１、（ｂ）は比較例２のシリコンウェーハである。
【図２】ＲＩＥ法の概略について説明する説明図である。
【符号の説明】
【００５７】
１０…シリコンウェーハ、  ２０…ＢＭＤ、  ３０…ヒロック。
【図１】
2010045247.tif 000005
【図２】
2010045247.tif 000006