(57)【要約】【課題】歩留まりが低下せず、感度を向上させることが可能な圧電デバイスを提供する。【解決手段】開口１９を囲うものとして構成された脚体部２２によって支えられたベース膜１３Ａと、ベース膜１３Ａの表面に形成された下部電極１６と、下部電極１６上に形成された、段差のない圧電体膜１７と、圧電体膜１７上に形成された上部電極１８と、を有するメンブレン２１を備え、  ベース膜１３Ａと下部電極１６とにより、圧電体膜１７と上部電極１８とを支持するための支持膜が構成されており、  この支持膜には、一端が開口１９に連通し、他端が圧電体膜１７の表面を露呈させる、トレンチ１４が形成されている。【選択図】図９Ａ
2010118730.tif 000002
【特許請求の範囲】
【請求項１】
開口を囲うものとして構成された脚体部によって支えられたベース膜と、
前記ベース膜の表面に形成された下部電極と、
前記下部電極上に形成された、段差のない圧電体膜と、
前記圧電体膜上に形成された上部電極と、
を有するメンブレンを備え、
前記ベース膜と前記下部電極とにより、前記圧電体膜と前記上部電極とを支持するための支持膜が構成されており、
前記支持膜には、一端が前記開口に連通し、他端が前記圧電体膜の表面を露呈させるように前記支持膜が除去された領域が設けられている、
ことを特徴とする圧電デバイス。
【請求項２】
開口を囲うものとして構成された脚体部によって支えられたベース膜と、
前記ベース膜の表面に形成された下部電極と、
前記下部電極上に形成された、段差のない圧電体膜と、
前記圧電体膜上に形成された上部電極と、
を有するメンブレンを備え、
前記ベース膜と前記下部電極とにより、前記圧電体膜と前記上部電極とを支持するための支持膜が構成されており、
前記支持膜には、前記支持膜を含む平面に沿ってトレンチが形成されており、
前記トレンチにより、前記支持膜には、先端側が自由端で、基端側が前記脚体部に支持された複数の片持ち梁が、前記メンブレンの中央領域における剛性を低下させるように、前記先端側を突き合わせた位置関係に形成されている、
ことを特徴とする圧電デバイス。
【請求項３】
前記上部電極は、前記圧電体膜の内側部分に形成された内側上部電極と、前記圧電体膜の外側部分に形成された外側上部電極と、を備え、
前記下部電極は、前記圧電体膜の内側部分に形成された内側下部電極と、前記圧電体膜の外側部分に形成された外側下部電極と、を備え、
前記内側上部電極と前記外側下部電極とが電気的に接続され、前記外側上部電極と前記内側下部電極とが電気的に接続されている、
ことを特徴とする請求項２に記載の圧電デバイス。
【請求項４】
前記開口を、前記上部電極側の外側の空間と連通させる、貫通孔を備えることを特徴とする請求項１乃至３のいずれかに記載の圧電デバイス。
【請求項５】
互いに向かい合う第１の面及び第２の面を有するシリコン基材の前記第１の面の上に、絶縁層、シリコン層が順次積層された基板を準備し、
前記基板の前記シリコン層の所定の場所に、前記シリコン層の表面から前記絶縁層に達するトレンチを形成し、
前記トレンチに埋込み酸化膜を形成し、
前記シリコン層の所定の領域に第１導電型のドーパントをイオン注入することにより、前記シリコン層の少なくとも上層に下部電極を形成し、
前記下部電極及び前記埋込み酸化膜上に、圧電体膜を形成し、
前記圧電体膜の上に上部電極を形成し、
前記シリコン層と前記絶縁層の境界面への射影が前記埋込み酸化膜を包含するように、前記基板の前記第２の面から前記絶縁層に達する開口を、前記シリコン基材に形成し、
前記開口に露呈した前記絶縁層、及び前記埋込み酸化膜をエッチングにより除去する、
ことを特徴とする圧電デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧電デバイス及びその製造方法に関する。
【背景技術】
【０００２】
近年、半導体プロセスを応用したＭＥＭＳ（Micro-Electro Mechanical System）技術による、様々な種類のデバイス（以下、ＭＥＭＳデバイスという。）が活発に研究開発されている。これらのデバイス群には、
（ａ）力学的な物理量を検出するセンシングデバイス
（ｂ）電気信号により微小構造体を機械的に変形させるデバイス
（ｃ）微小構造体の共振を用いたデバイスなどがある。
【０００３】
上記（ａ）のデバイスの具体例としては、加速度センサ、ジャイロセンサ、ショックセンサ、マイクロフォン及び圧力センサがある。上記（ｂ）のデバイスの具体例としては、スイッチ、可変容量素子、モータ、アクチュエータ及び可動ミラーがある。上記（ｃ）の具体例として、一つの共振器又は複数の組み合わされた共振器を利用したフィルタがある。このようにＭＥＭＳ技術により多様な機能を持つデバイスが実現されている。
【０００４】
これらのＭＥＭＳデバイスの動作原理は多様な物理現象に基づいている。そのような物理現象として、圧電効果及び逆圧電効果がある。
【０００５】
上記逆圧電効果を利用したＭＥＭＳデバイスの一つとして、通信機用フィルタに使用される薄膜バルク波共振器（FBAR; thin film bulk acoustic resonator）が知られている。このＦＢＡＲは、圧電体に交流電界を印加することで発生するバルク波を利用するフィルタである。例えば、特許文献１に開示されたＦＢＡＲは、基板（１２）と、その上に形成された圧電積層構造体（１４）と、基板（１２）をエッチングして形成した振動用空間（２０）とを備える。この振動用空間（２０）は第１のビアホール（２１）と第２のビアホール（２２）からなり、共振器を構成している。
【０００６】
一方、圧電効果を利用して、超小型のマイクロフォンとして機能する圧電デバイス（以下、圧電ＭＥＭＳマイクロフォンという。）がある。この圧電デバイスは、圧電体膜と、この圧電体膜を上下から挟む上部電極及び下部電極とを有するメンブレンを備える。このメンブレンは脚体部に支持されている。外部から音波が伝搬すると、メンブレンは撓み振動する。この撓み振動に伴って圧電体膜が水平方向に伸縮することにより、この圧電体膜の表面に電荷が発生する。このため、上部電極と下部電極の間に電位差が生じる。この電位差を検出することにより、音波を検知することができる。この種の圧電デバイスは、主に携帯電話などに用いられており、高い歩留まりと感度の向上が求められている。
【特許文献１】国際公開第Ｗ００４／０８８８４０号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、歩留まりが低下せず、感度を向上させることが可能な圧電デバイスを提供する。
【課題を解決するための手段】
【０００８】
本発明の一態様によれば、開口を囲うものとして構成された脚体部によって支えられたベース膜と、前記ベース膜の表面に形成された下部電極と、前記下部電極上に形成された、段差のない圧電体膜と、前記圧電体膜上に形成された上部電極と、を有するメンブレンを備え、前記ベース膜と前記下部電極とにより、前記圧電体膜と前記上部電極とを支持するための支持膜が構成されており、前記支持膜には、一端が前記開口に連通し、他端が前記圧電体膜の表面を露呈させるように前記支持膜が除去された領域が設けられている、ことを特徴とする圧電デバイスが提供される。
【０００９】
本発明の別態様によれば、互いに向かい合う第１の面及び第２の面を有するシリコン基材の前記第１の面の上に、絶縁層、シリコン層が順次積層された基板を準備し、前記基板の前記シリコン層の所定の場所に、前記シリコン層の表面から前記絶縁層に達するトレンチを形成し、前記トレンチに埋込み酸化膜を形成し、前記シリコン層の所定の領域に第１導電型のドーパントをイオン注入することにより、前記シリコン層の少なくとも上層に下部電極を形成し、前記下部電極及び前記埋込み酸化膜上に、圧電体膜を形成し、前記圧電体膜の上に上部電極を形成し、前記シリコン層と前記絶縁層の境界面への射影が前記埋込み酸化膜を包含するように、前記基板の前記第２の面から前記絶縁層に達する開口を、前記シリコン基材に形成し、前記開口に露呈した前記絶縁層、及び前記埋込み酸化膜をエッチングにより除去する、ことを特徴とする圧電デバイスの製造方法が提供される。
【発明の効果】
【００１０】
本発明によれば、歩留まりが低下せず、感度を向上させることできる。
【発明を実施するための最良の形態】
【００１１】
本発明の実施形態を説明する前に、本発明者らが本発明をなすに至った経緯について説明する。
【００１２】
まず、本発明者らは、前述の下部電極として、金属材料の代わりに、不純物をドーピングしたＳｉ基板等の半導体材料を用いる方法を採用した。而して、Ｓｉ基板の方が、金属材料で形成した膜に比べ、表面の平坦性に優れている。このため、Ｓｉ基板の上に圧電体を成長させることにより、高い配向性を有する圧電体膜を容易に得ることができる。さらに、金属膜のパターニングなどの加工プロセスが不要になるという製造上のメリットもある。
【００１３】
ところで、一般に、非圧電層である上部電極及び下部電極で圧電層を上下から挟んだ構造（ユニモルフ構造）の圧電デバイスにおいては、圧電層よりも非圧電層の膜厚を厚くすることが多い。これは、メンブレンが撓んだ際に、水平方向に伸縮しない中立面が圧電層から離れているほど、圧電体の歪みが大きくなり、エネルギー変換効率が高まるからである。したがって、下部電極として不純物をドーピングしたＳｉ層を用いる場合、このＳｉ層は下部電極としてだけでなく非圧電層としての機能も持つものであるため、Ｓｉ層の膜厚は圧電層の膜厚よりも厚くすることが好ましい。
【００１４】
次に、本発明者らは、圧電デバイスのエネルギー変換効率を高める方法の一つとして、メンブレンの一部の領域を薄化することを試みた。この理由は、薄化すれば剛性を低下させることができ、メンブレンが撓み振動する際、圧電体膜の歪みを所定の領域に集中させることや、圧電体膜を所望の形状に変形させることが容易になると考えたからである。
【００１５】
以下、本発明者らが考えた２つの比較例１，２について説明する。
【００１６】
図１は、比較例１に係る圧電デバイス９０の断面図を示している。この図１からわかるように、圧電デバイス９０はメンブレン６１及び脚体部５１を備えている。
【００１７】
また、この図１からわかるように、本比較例１に係るメンブレン６１は、ベース膜であるシリコン層５３の上に、下部電極５６、圧電体膜５７、上部電極５８を順次形成したものとして構成されている。このメンブレン６１は脚体部５１で固定状態に支持されている。この脚体部５１は、シリコン基板５０の裏面（図中下側）からエッチングすることにより形成されたものである。
【００１８】
下部電極５６は、シリコン基板５０にｎ型ドーパントをイオン注入することにより形成されたｎ型領域である。また、この図からわかるように、圧電体膜５７と上部電極５８は、その一部が下部電極５６が露呈するまで切り欠き状態に除去されて、トレンチ６４が形成されている。このトレンチ６４において、メンブレン６１は薄化され、剛性低下領域６０が形成されている。この剛性低下領域６０においてメンブレン６１の剛性の低下が図られている。
【００１９】
しかし、圧電体膜５７と上部電極５８のトータルの厚さは、例えば１〜１．５μｍである。これに対して、シリコン層５３と下部電極５６のトータルの厚さは、例えば３〜５μｍである。つまり、図１の比較例１では、メンブレン６１全体の厚さに占めるシリコン層５３と下部電極５６との厚さの割合を大きくすることにより、前述のユニモルフ構造におけるエネルギー変換効率を高める条件を満足させている。しかし、このメンブレン６１の構造では、薄くし得ないシリコン層５３と下部電極５６のトータルの厚さに起因して、圧電体膜５７の歪みを集中させる効果は限定的と言わざるを得ない。したがって、これ以上の大幅なエネルギー変換効率の向上は望めなかった。
【００２０】
次に、比較例２について説明する。図２は、本比較例２に係る圧電デバイス９０Ａの断面図を示している。この図２からわかるように、圧電デバイス９０Ａはメンブレン６１Ａ及び脚体部５１Ａを備えている。
【００２１】
図２の比較例２が、図１の比較例１と異なる点は以下の通りである。
【００２２】
図１の比較例１においては、上部電極５８と圧電体膜５７のみを貫通するトレンチ６４を形成している。これに対し、図２の比較例２においては、一旦上部電極５８Ａからベース膜５３Ａまで貫通するトレンチ６４Ａを形成する。この後、このトレンチ６４Ａにその厚さの途中まで（圧電体膜５７Ａの厚さの途中まで）圧電体６５で埋め戻している。図２では、この圧電体６５の上方にあるトレンチ６４Ａの一部をトレンチ６４Ａ２としている。
【００２３】
なお、図２において図１と対応する要素には同一の符号にサフィックスＡを付したものを用い、詳しい説明は省略する。
【００２４】
図２のメンブレン６１Ａの構造を採った場合、図１の比較例１に比して、音波がメンブレン６１Ａに伝搬した際の圧電体の歪みは増大し、エネルギー変換効率が向上する。しかし、図２からわかるように、圧電体膜５７Ａは段差Ｓを有するため、メンブレン６１Ａの機械的強度が、比較例１に比して低下するのが避けられない。このため、メンブレン６１Ａの撓み振動に伴って、圧電体膜５７Ａにクラックが発生し、その結果メンブレン６１Ａが破断するに至ることも考えられる。このようなことが起これば、歩留まりが低下することになってしまう。
【００２５】
本発明は、上記の認識に鑑みてなされたものであって、メンブレンの機械的強度を低下させることなしに、その剛性を低下させるようにしたものである。
【００２６】
以下、本発明に係る２つの実施形態について図面を参照しながら説明する。第１の実施形態では、上記の課題を解決する圧電デバイス及びその製造方法を説明する。第２の実施形態では、撓み振動する際により大きな電気信号を取り出すために、上部電極と下部電極をパターニングした圧電デバイス及びその製造方法を説明する。
【００２７】
なお、同等の機能を有する構成要素には同一の符号を付し、詳しい説明は省略する。
【００２８】
（第１の実施形態）
本実施形態に係る圧電デバイスのメンブレンの製造方法を、図３Ａ〜図９Ｂを用いて説明する。図３Ａ〜図８Ｂは、本実施形態に係るメンブレンの工程断面図である。図３Ｂ〜図８Ｂは、それぞれ図３Ａ〜図９ＡのＢ−Ｂ線に沿う断面図である。
【００２９】
（１）まず、ＳＯＩ（Silicon On Insulator）基板１０を準備する。図３Ｂからわかるように、このＳＯＩ基板１０は、シリコン基材１１、絶縁体からなるＢＯＸ（Buried Oxide）層１２、及び単結晶シリコンからなるシリコン層１３が順次積層された構造を有する。シリコン層１３は、予め不純物がドープされてｐ型領域（第１導電型領域）となっている。このシリコン層１３の比抵抗値は、例えば１０Ω・ｃｍである。なお、このＳＯＩ基板１０の厚さは、例えば４００μｍ〜６００μｍである。このシリコン層１３の厚さは、例えば３μｍ〜５μｍである。
【００３０】
（２）次に、図３Ａ及び図３Ｂに示すように、シリコン層１３の所定の場所にトレンチ１４を形成する。このトレンチ１４は、図３Ｂからわかるように、シリコン層１３の表面からＢＯＸ層１２に達するまで形成されており、トレンチ１４の底部にＢＯＸ層１２の一部が露呈している。このトレンチ１４の平面形状は図３Ａに示される。なお、トレンチ１４の幅は、例えば数十μｍ〜１００μｍである。
【００３１】
（３）次に、図４Ａ及び図４Ｂに示すように、トレンチ１４に埋込み酸化膜１５を形成する。
【００３２】
なお、埋込み酸化膜１５は、上記の説明のようにＳＴＩ（Shallow Trench Isolation）法により形成する他、ＬＯＣＯＳ（Local Oxidation of Silicon）法により形成してもよい。
【００３３】
（４）次に、シリコン層１３の表面に下部電極１６を形成する。具体的には、シリコン層１３及び埋込み酸化膜１５の上にレジスト膜を形成しパターニングしてレジストマスクを形成する。このパターニングは、下部電極１６の所望の形状に基づいて行われる。その後、このレジストマスクを用いてシリコン層１３にｎ型ドーパントをイオン注入する。ｎ型ドーパントとして、例えばリン（Ｐ）を用いる。その場合のイオン注入の条件は、例えば、加速電圧２５０ｋＶ、ドーズ量１×１０１５ｃｍ―２である。
【００３４】
（５）次に、レジストマスクを剥離し、その後、アニールを行うことでイオン注入したドーパント（Ｐ）を活性化させる。アニール温度は、例えば１１００℃の温度である。アニールの結果、ＳＯＩ基板１０の表面から約１μｍの深さにわたって、リンの濃度が１×１０１９ｃｍ−３のn型領域（第２導電型領域）が形成される。図５Ａ及び図５Ｂに示すように、このようにして形成されたｎ型領域が下部電極１６として機能する。なお、シリコン層１３のうち下部電極１６以外の部分はベース膜１３Ａとなる。
【００３５】
上記のように下部電極１６はｐ型のシリコン層１３の中に埋め込まれたｎ型領域である。このため、下部電極１６とベース膜１３Ａの界面にｐｎ接合が形成される。よって、このｐｎ接合により、下部電極１６はベース膜１３Ａと電気的に絶縁されることになる。
【００３６】
（６）次に、図６Ａ及び図６Ｂに示すように、反応性マグネトロンスパッタ法により、下部電極１６及び埋込み酸化膜１５上に、窒化アルミニウム（ＡｌＮ）からなる圧電体膜１７を成長させる。この際、スパッタガスは、例えばアルゴン（Ａｒ）と窒素（Ｎ２）の混合ガスとし、ターゲットパワーは例えば５ｋＷとする。この圧電体膜１７の厚さは、例えば０．５μｍ〜１．０μｍである。なお、圧電体膜１７の材料としては、他の強誘電体、例えば、チタン酸ジルコン酸鉛（ＰＺＴ）、酸化亜鉛（ＺｎＯ）でもよい。
【００３７】
（７）次に、図７Ａ及び図７Ｂに示すように、反応性マグネトロンスパッタ法により、圧電体膜１７の上にアルミニウム（Ａｌ）からなる上部電極１８を形成する。この上部電極１８の厚さは、例えば０．５μｍである。なお、この上部電極１８の材料は、他の金属（例えば、モリブデン（Ｍｏ）、チタン（Ｔｉ））のほか、合金（例えば、ＴｉＡｌ、ＡｌＮｉ、又はＡｌ−Ｓｉ系合金）又は導電性の化合物（例えば窒化チタン（ＴｉＮ））でもよい。
【００３８】
（８）次に、図８Ａ及び図８Ｂに示すように、ディープＲＩＥ（Deep-RIE）法を用いて、ＳＯＩ基板１０の裏面（図中下側）からＢＯＸ層１２に達するまで、所定の場所のシリコン基材１１を除去し、開口１９を形成する。はこの開口１９の幅は、例えば数百μｍ〜１．５ｍｍである。図８Ｂからわかるように、シリコン基材１１を除去した領域において、ＢＯＸ層１２が露呈している。
【００３９】
（９）次に、図９Ａに示すように、フッ素系ガスを用いたリアクティブイオンエッチング（ＲＩＥ）又はバッファードフッ酸（ＢＨＦ）溶液を用いたエッチングにより、開口１９の底部に露呈したＢＯＸ層１２及び埋込み酸化膜１５を除去する。
【００４０】
上記の工程により、本実施形態に係る圧電デバイス１００が得られる。図９Ａは、本実施形態に係る圧電デバイス１００の断面図を示している。
【００４１】
図９Ａからわかるように、メンブレン２１は、ベース膜１３Ａと下部電極１６から構成される支持膜と、この支持膜により支持された圧電体膜１７及び上部電極１８と、を有し、シリコン基材の残部１１ＡとＢＯＸ層の残部１２Ａからなる脚体部２２により支持されている。このメンブレン２１は、図９Ａの上側から到来する音波を受けて撓み振動する。脚体部２２は、図９Ａ及び図９Ｂからわかるように、開口１９を囲うものとして構成されている。この脚体部２２を構成するＢＯＸ層の残部１２Ａは、シリコン基材の残部１１Ａとベース膜１３Ａとの間に配置されている。
【００４２】
次に、本実施形態のメンブレン２１と前述の２つの比較例のメンブレン６１，６１Ａを比較する。
【００４３】
図９Ａからわかるように、メンブレン２１は、シリコン層１３に形成されたトレンチ１４によって剛性の低下した剛性低下領域２０を有している。このトレンチ１４は、メンブレン２１の厚さに対して支配的なベース膜１３Ａ及び下部電極１６を削って形成されているため、前述の比較例１（図１参照）に比べて、メンブレン２１の剛性を低下させる効果が大きい。これにより、メンブレン２１が撓み振動した際、圧電体膜１７の歪みがより大きくなる。その結果、上部電極１８と下部電極１６の間に生じる電圧がより大きくなり、エネルギー変換効率が向上する。
【００４４】
さらに、本実施形態に係る圧電体膜１７は、前述の比較例２（図２参照）に係る圧電体膜５７Ａのように段差Ｓを有しないので、メンブレン２１の機械的強度は低下しない。よって、メンブレン２１が撓み振動してもクラックは発生せず、歩留まりは低下しない。
【００４５】
次に、メンブレン２１のさらに詳細な構成について図９Ｂを用いて説明する。図９Ｂは、図９ＡのＣ−Ｃに沿う断面図である。
【００４６】
前述のように、ベース膜１３Ａと下部電極１６から構成される支持膜を含む平面に沿ってトレンチ１４が形成されている。図９Bからわかるように、このトレンチ１４により、支持膜には４つの片持ち梁２３ａ，２３ｂ，２３ｃ，２４ｄが形成されている。これらの片持ち梁２３ａ，２３ｂ，２３ｃ，２４ｄは、いずれも先端側が自由端であり基端側が脚体部２２に支持されており、先端側を突き合わせた位置関係に形成されている。このように、片持ち梁２３ａ，２３ｂ，２３ｃ，２４ｄの先端側が自由端であるため、メンブレン２１の中央領域における剛性が低下する。これにより、メンブレン２１が撓み振動する際に、中央領域における圧電体膜１７の自由度が大きくなる。よって、メンブレン２１が音波を受けて撓み振動する際、圧電体膜１７の歪みを、圧電体膜１７の中央領域に集中させることができる。
【００４７】
このため、少なくとも圧電体膜１７の中央領域に、上部電極及び下部電極を形成しておくことにより、上部電極と下部電極の間の電位差を効率的に増大させることができる。
【００４８】
なお、圧電体膜１７の中央領域に歪みを集中させる構造は上記のものに限られない。先端側が突き合うように片持ち梁が形成されていればよい。例えば、図１０Ａや図１０Ｂに示すようなトレンチ１４を形成して上記と同様の工程により圧電デバイスを作製してもよい。図１０Ａでは、３つの片持ち梁８０ａ，８０ｂ，８０ｃが、先端側が突き合うように形成されている。図１０Ｂでは、８つの片持ち梁８１ａ，８１ｂ，８１ｃ，８１ｄ，８１ｅ，８１ｆ，８１ｇ，８１ｈが、先端側が突き合うように形成されている。
【００４９】
また、圧電体膜１７の中央領域ではなく、周辺領域に歪みを集中させたい場合、前述の支持膜の周辺部にトレンチ１４を形成し、上記と同様の工程により圧電デバイスを作製してもよい。図１１Ａ及び図１１Ｂに具体例を示す。図１１Ｂは、図１１ＡのＢ−Ｂ線に沿う断面図である。この図１１Ａからわかるように、トレンチ１４は輪状のものとして形成されている。このようなトレンチ１４を形成することで、圧電体膜の周辺領域に歪みを集中させることも可能である。
【００５０】
以上説明したように、支持膜にトレンチ１４を形成することでメンブレン２１の剛性を低下させ、メンブレン２１が撓み振動する際の圧電体膜１７の歪みを所望の領域に集中させることができる。
【００５１】
以上に述べたように、本実施形態によれば、歩留まりが低下せず、感度を向上させることの可能な圧電デバイスが得られる。
【００５２】
（第２の実施形態）
次に、第２の実施形態について説明する。第１の実施形態と第２の実施形態の相違点の一つは、より大きな電位差を検出するために上部電極及び下部電極がパターニングされており、また、メンブレンを保護するための貫通孔が設けられている点である。
【００５３】
以下、本実施形態に係る圧電デバイスの製造方法を、図１２Ａ〜図１８を用いて説明する。図１２Ｂ〜図１６Ｂは、それぞれ図１２Ａ〜図１６ＡのＢ−Ｂ線に沿う断面図である。
【００５４】
（１）第１の実施形態と同様、シリコン基材１１、ＢＯＸ層１２及びシリコン層１３が順次積層された構造を有するＳＯＩ基板１０を準備し、シリコン層１３の所定の場所にトレンチ１４を形成する。
【００５５】
（２）次に、図１２Ａ及び図１２Ｂに示すように、トレンチ１４に埋込み酸化膜１５を形成する。
【００５６】
（３）次に、シリコン層１３及び埋込み酸化膜１５の上にレジスト膜を形成しパターニングしてレジストマスクを形成する。このパターニングは、下部電極の形状に基づいて行われる。その後、このレジストマスクを用いてシリコン層１３にｎ型ドーパント（Ｐ）をイオン注入する。
【００５７】
（４）次に、レジストマスクを剥離し、その後、アニールを行うことでイオン注入したリンを活性化させる。アニール温度は、例えば１１００℃の温度である。アニールの結果、ＳＯＩ基板１０の表面から約１μｍの深さにわたって、リンの濃度が１×１０１９ｃｍ−３のn型領域（第２導電型領域）が形成される。このようにして形成されたｎ型領域が下部電極として機能する。図１３Ａ及び図１３Ｂは、このようにして形成された下部電極を示している。この下部電極は、内側下部電極１６ａ、１６ｂ、１６ｃ、１６ｄと、外側下部電極１６ｅ、１６ｆ、１６ｇ及び１６ｈを有する。なお、シリコン層１３のうち下部電極１６以外の部分はベース膜１３Ａとなる。
【００５８】
（５）次に、図１４Ａ及び図１４Ｂに示すように、反応性マグネトロンスパッタ法により、ベース膜１３Ａ、埋込み酸化膜１５、内側下部電極１６ａ、１６ｂ、１６ｃ、１６ｄ、及び外側下部電極１６ｅ、１６ｆ、１６ｇ及び１６ｈの上に圧電体膜１７を成長させる。
【００５９】
（６）次に、塩素系ガスを使用するＲＩＥ法により、圧電体膜１７にビアホール（図示せず）を形成する。このビアホールは、メンブレンが撓み振動したときに圧電体１７の表面に現れる同じ極性の電荷を検出する、下部電極と上部電極を電気的に接続するためのものである。具体的には、内側下部電極１６ａ，１６ｂ，１６ｃ，１６ｄは、ビアホールを介して外側上部電極１８ｂ（後述）とそれぞれ電気的に接続される。同様に、外側下部電極１６ｅ，１６ｆ，１６ｇ，１６ｈは、ビアホールを介して内側上部電極１８ａ（後述）とそれぞれ電気的に接続される。
【００６０】
なお、この工程において、必要に応じて、圧電体膜１７を所望の形状に加工してもよい。例えば、圧電体膜１７の周辺部分をエッチングして除去してもよい。
【００６１】
（７）次に、反応性マグネトロンスパッタ法により、圧電体膜１７の上に上部電極１８を形成する。
【００６２】
（８）次に、塩素系ガスを用いたＲＩＥ又は薬液を用いたウェットエッチングにより、上部電極１８を所定の形状にパターニングする。具体的には、図１５Ａ及び図１５Ｂに示すように、上部電極１８は、中央領域の内側上部電極１８ａと、周辺領域の外側上部電極１８ｂにパターニングされる。図１５Ｂから分かるように、この内側上部電極１８ａは内側下部電極１６ａ，１６ｂ，１６ｃ，１６ｄとほぼ平面的に重なるように形成される。同様に、外側上部電極１８ｂは外側下部電極１６ｅ，１６ｆ，１６ｇ，１６ｈとほぼ平面的に重なるように形成される。
【００６３】
（９）次に、図１６Ａ及び図１６Ｂに示すように、塩素系ガス又はフッ素系ガスを用いたＲＩＥにより、外側上部電極１８ｂからＢＯＸ層１２まで達する貫通孔２４，２４を形成する。この貫通孔２４は、圧電デバイスが基板などに実装された際、開口１９内の空気と外部の空気との圧力差をなくすためのものである。この貫通孔２４がない場合、開口１９内の密封された空気が温度の変化などに伴って膨張又は収縮することにより、メンブレンが破壊されることがある。
【００６４】
なお、貫通孔２４が大きすぎると、伝搬した音波が貫通孔２４を通ってメンブレンの裏側からメンブレンに圧力を加えるため、特に周波数の低い音波に対する感度が低下してしまう。したがって、貫通孔２４はメンブレンに比べて十分小さく、その直径は例えば１０μｍである。また、この貫通孔２４は、内側上部電極１８ａからＢＯＸ層１２まで達するように形成してもよい。
【００６５】
（１０）次に、図１７に示すように、ディープＲＩＥ法を用いて、ＳＯＩ基板１０の裏面（図中下側）からＢＯＸ層層１２に達するまで、所定の場所のシリコン基材１１を除去し、開口１９を形成する。
【００６６】
（１１）次に、図１８に示すように、フッ素系ガスを用いたＲＩＥ又はＢＨＦ溶液を用いたエッチングにより、開口１９の底部に露呈したＢＯＸ層１２及び埋込み酸化膜１５を除去する。
【００６７】
上記の工程により、本実施形態に係る圧電デバイス１１０が得られる。図１８は、圧電デバイス１１０の断面図を示している。
【００６８】
図１８からわかるように、メンブレン３１は、ベース膜１３Ａと下部電極１６ａ〜１６ｈから構成される支持膜と、この支持膜により支持された圧電体膜１７及び上部電極１８ａ，１８ｂと、を有し、シリコン基材の残部１１ＡとＢＯＸ層の残部１２Ａからなる脚体部２２により支持されている。このメンブレン３１は、図１８の上側から到来する音波を受けて撓み振動する。
【００６９】
本実施形態に係る圧電デバイス１１０は、前述の第１の実施形態に係る圧電デバイス１００と同様、エネルギー変換効率が高く、歩留まりも低下しないという効果が得られる。
【００７０】
さらに、前述のように、上部電極と下部電極をパターニングしているため、より大きな電位差を検出することができる。このことについて詳細に説明する。ここでは、メンブレン３１がある方向に撓んだことにより、圧電体膜１７が中央領域において水平方向に圧縮され、周辺領域において伸張される場合を考える。この場合、圧電体膜１７は、中央領域の上面が正に帯電し下面が負に帯電する一方、周辺領域の上面は負に帯電し下面は正に帯電する。このとき、内側上部電極１８ａと外側下部電極１６ｅ，１６ｆ，１６ｇ，１６ｈは同じ極性（＋）の電荷を検出し、一方、外側上部電極１８ｂと内側下部電極１６ａ，１６ｂ，１６ｃ，１６ｄは同じ極性の電荷（−）を検出することになる。前述のように、本実施形態ではビアホールによって同じ極性の電荷が発生する領域に設けられた電極を電気的に接続している。よって、より大きな電位差を検出することができる。
【００７１】
また、本実施形態では、貫通孔２４が設けられているので、圧電デバイス１１０の脚体部２２を基板等に実装した際、開口１９内の空気が密封されることがない。このため、気温や気圧などの変化により開口１９内の空気の体積が増減しても、貫通孔２４を通して空気が出し入れされる。これによりメンブレン３１に過大な圧力がかからないようにし、メンブレン３１の破壊を防止することができる。
【００７２】
ところで、実際に、本発明者らが圧電デバイス１１０を用いた圧電ＭＥＭＳマイクロフォンを試作・評価したところ、周波数２００Ｈｚ〜１０ｋＨｚまでの音波に対してほぼ平坦な感度特性を示した。例えば周波数１ｋＨｚの音波に対する音圧感度は、実用上の性能を満足する−４０ｄＢであった。
【００７３】
さらに、１０００個の試作品を製造したところ、メンブレンの破断又は亀裂などの構造要因に起因する不良が発生したものは０個であった。
【００７４】
また、インピーダンスアナライザを用いてインピーダンスの周波数依存性を評価したところ、最も低次の撓み振動の共振の結合係数は理論値とほぼ一致し、圧電体として用いた窒化アルミニウムが良好な圧電性を示していることについても確認した。
【００７５】
以上説明したように、本実施形態によれば、歩留まりが低下せず、感度を向上させることの可能な圧電デバイスが得られる。
【００７６】
以上、本発明に係る２つの実施形態について説明した。
【００７７】
なお、本発明に係る圧電デバイスは、音波を受信するものに限られず、例えば加速度などの力学的な力を受けて動作するデバイスも含む。
【００７８】
また、トレンチ１４は、支持膜を除去して形成されたものであればよい。よって、トレンチ１４のアスペクト比は図示したものに限らず任意である。また、トレンチ１４の断面は垂直に限らず、例えばテーパ形状であってもよい。
【００７９】
また、上記の説明では、ＳＯＩ基板１０のシリコン層１３はｐ型としたが、ｎ型のシリコン層でもよい。この場合、下部電極１６はｐ型ドーパントをイオン注入することにより形成されたｐ型領域となる。また、シリコン層１３は不純物を含まない真性半導体でもよい。この場合、下部電極１６はｎ型領域でもｐ型領域のどちらでもよい。
【００８０】
また、上記の説明ではＳＯＩ基板１０を用いたが、この代わりに、例えば、Ｓｉ基板上にシリコン酸化膜（ＳｉＯ２）形成し、その上に多結晶シリコン（Ｐｏｌｙ−Ｓｉ）を形成したものを基板としても用いてもよい。
【図面の簡単な説明】
【００８１】
【図１】比較例１に係る圧電デバイスの断面図である。
【図２】比較例２に係る圧電デバイスの断面図である。
【図３Ａ】第１の実施形態に係る圧電デバイスの製造工程を示す平面図である。
【図３Ｂ】図３ＡのＢ−Ｂ線に沿う断面図である。
【図４Ａ】図３Ａに続く、第１の実施形態に係る圧電デバイスの製造工程を示す平面図である。
【図４Ｂ】図４ＡのＢ−Ｂ線に沿う断面図である。
【図５Ａ】図４Ａに続く、第１の実施形態に係る圧電デバイスの製造工程を示す平面図である。
【図５Ｂ】図５ＡのＢ−Ｂ線に沿う断面図である。
【図６Ａ】図５Ａに続く、第１の実施形態に係る圧電デバイスの製造工程を示す平面図である。
【図６Ｂ】図６ＡのＢ−Ｂ線に沿う断面図である。
【図７Ａ】図６Ａに続く、第１の実施形態に係る圧電デバイスの製造工程を示す平面図である。
【図７Ｂ】図７ＡのＢ−Ｂ線に沿う断面図である。
【図８Ａ】図７Ａに続く、第１の実施形態に係る圧電デバイスの製造工程を示す平面図である。
【図８Ｂ】図８ＡのＢ−Ｂ線に沿う断面図である。
【図９Ａ】第１の実施形態に係る圧電デバイスの断面図である。
【図９Ｂ】図９ＡのＣ−Ｃ線に沿う断面図である。
【図１０Ａ】ＳＯＩ基板のシリコン層に形成されたトレンチの変形例を示す図である。
【図１０Ｂ】ＳＯＩ基板のシリコン層に形成されたトレンチの別の変形例を示す図である。
【図１１Ａ】ＳＯＩ基板のシリコン層に形成されたトレンチのさらに別の変形例を示す図である。
【図１１Ｂ】図１１ＡのＢ−Ｂ線に沿う断面図である。
【図１２Ａ】第２の実施形態に係る圧電デバイスの製造工程を示す平面図である。
【図１２Ｂ】図１２ＡのＢ−Ｂ線に沿う断面図である。
【図１３Ａ】図１２Ａに続く、第２の実施形態に係る圧電デバイスの製造工程を示す平面図である。
【図１３Ｂ】図１３ＡのＢ−Ｂ線に沿う断面図である。
【図１４Ａ】図１３Ａに続く、第２の実施形態に係る圧電デバイスの製造工程を示す平面図である。
【図１４Ｂ】図１４ＡのＢ−Ｂ線に沿う断面図である。
【図１５Ａ】図１４Ａに続く、第２の実施形態に係る圧電デバイスの製造工程を示す平面図である。
【図１５Ｂ】図１５ＡのＢ−Ｂ線に沿う断面図である。
【図１６Ａ】図１５Ａに続く、第２の実施形態に係る圧電デバイスの製造工程を示す平面図である。
【図１６Ｂ】図１６ＡのＢ−Ｂ線に沿う断面図である。
【図１７】図１６Ａに続く、第２の実施形態に係る圧電デバイスの製造工程を示す平面図である。
【図１８】第２の実施形態に係る圧電デバイスを示す断面図である。
【符号の説明】
【００８２】
１０・・・ＳＯＩ基板
１１・・・シリコン基材
１１Ａ・・・シリコン基材の残部 
１２・・・ＢＯＸ層
１２Ａ・・・ＢＯＸ層の残部
１３・・・シリコン層
１３Ａ・・・ベース膜
２２，５１，５１Ａ・・・脚体部
５３，５３Ａ・・・シリコン層
１４，６４・・・トレンチ
１５・・・埋込み酸化膜
１６，５６，５６Ａ・・・下部電極
１６ａ，１６ｂ，１６ｃ，１６ｄ・・・内側下部電極
１６ｅ，１６ｆ，１６ｇ，１６ｈ・・・外側下部電極
１７，５７，５７Ａ・・・圧電体膜
１８，５８，５８Ａ・・・上部電極
１８ａ・・・内側上部電極
１８ｂ・・・外側上部電極
１９・・・開口
２０，６０，６０Ａ・・・剛性低下領域
２１，３１，６１，６１Ａ・・・メンブレン
２３ａ，２３ｂ，２３ｃ，２３ｄ・・・片持ち梁
２４・・・貫通孔
５０，５０Ａ・・・シリコン基板
６５・・・圧電体
８０ａ，８０ｂ，８０ｃ・・・片持ち梁
８１ａ，８１ｂ，８１ｃ，８１ｄ，８１ｅ，８１ｆ，８１ｇ，８１ｈ・・・片持ち梁
９０，９０Ａ，１００，１１０・・・圧電デバイス
【図１】
2010118730.tif 000003
【図２】
2010118730.tif 000004
【図３Ａ】
2010118730.tif 000005
【図３Ｂ】
2010118730.tif 000006
【図４Ａ】
2010118730.tif 000007
【図４Ｂ】
2010118730.tif 000008
【図５Ａ】
2010118730.tif 000009
【図５Ｂ】
2010118730.tif 000010
【図６Ａ】
2010118730.tif 000011
【図６Ｂ】
2010118730.tif 000012
【図７Ａ】
2010118730.tif 000013
【図７Ｂ】
2010118730.tif 000014
【図８Ａ】
2010118730.tif 000015
【図８Ｂ】
2010118730.tif 000016
【図９Ａ】
2010118730.tif 000017
【図９Ｂ】
2010118730.tif 000018
【図１０Ａ】
2010118730.tif 000019
【図１０Ｂ】
2010118730.tif 000020
【図１１Ａ】
2010118730.tif 000021
【図１１Ｂ】
2010118730.tif 000022
【図１２Ａ】
2010118730.tif 000023
【図１２Ｂ】
2010118730.tif 000024
【図１３Ａ】
2010118730.tif 000025
【図１３Ｂ】
2010118730.tif 000026
【図１４Ａ】
2010118730.tif 000027
【図１４Ｂ】
2010118730.tif 000028
【図１５Ａ】
2010118730.tif 000029
【図１５Ｂ】
2010118730.tif 000030
【図１６Ａ】
2010118730.tif 000031
【図１６Ｂ】
2010118730.tif 000032
【図１７】
2010118730.tif 000033
【図１８】
2010118730.tif 000034