(57)【要約】【課題】全画素読み出しと画素加算読み出しを可能とし、しかもＳＮ比を向上させる。【解決手段】複数のフォトダイオードＰＤの各々の光入射側には、所定の色配列を形成する複数のカラーフィルタのいずれかが配置される。複数のフォトダイオードＰＤのうち同色のカラーフィルタが配置された２つ以上のフォトダイオードＰＤ毎に、当該２つ以上のフォトダイオードＰＤに１つの増幅トランジスタＡＭＰが、共通に設けられる。前記２つ以上のフォトダイオードＰＤ毎に、当該２つ以上のフォトダイオードＰＤの各々に対応して、２つ以上の転送トランジスタＴが個別に設けられる。各転送トランジスタＴは、対応するフォトダイオードＰＤの信号を当該２つ以上のフォトダイオードＰＤに共通に設けられた増幅トランジスタＡＭＰに転送する。【選択図】図１
2010239317.tif 000002
【特許請求の範囲】
【請求項１】
色配列を形成する複数のカラーフィルタのいずれかが配置された複数の光電変換部と、
同色のカラーフィルタが配置された複数の光電変換部毎に共通に設けられた増幅部と、
前記光電変換部のそれぞれに設けられ、前記光電変換部で生じた信号を前記増幅部へ転送する転送部と、
を備えたことを特徴とする固体撮像素子。
【請求項２】
前記同色のカラーフィルタが配置された複数の光電変換部のそれぞれに設けられた転送部が共通に接続されたフローティング容量部を備えたことを特徴とする請求項１記載の固体撮像素子。
【請求項３】
前記同色のカラーフィルタが配置された複数の光電変換部で生じた信号を、個別に前記増幅部へ転送するように前記転送部を動作させる第１の動作モードと、前記同色のカラーフィルタが配置された複数の光電変換部で生じた信号を、前記増幅部へ同時に転送するように前記転送部を動作させる第２の動作モードとが行われるように制御する制御部を、備えたことを特徴とする請求項１又は２記載の固体撮像素子。
【請求項４】
前記増幅部は、１つのトランジスタからなることを特徴とする請求項１乃至３のいずれかに記載の固体撮像素子。
【請求項５】
前記増幅部は、ソース同士、ゲート同士及びドレイン同士がそれぞれ接続された複数のトランジスタからなることを特徴とする請求項１乃至３のいずれかに記載の固体撮像素子。
【請求項６】
前記増幅部を構成する前記複数のトランジスタは、前記同色のカラーフィルタが配置された複数の光電変換部のうち、互いに異なる光電変換部の近傍にそれぞれ配置されたことを特徴とする請求項５記載の固体撮像素子。
【請求項７】
前記同色のカラーフィルタが配置された複数の光電変換部毎に設けられ、前記増幅部に接続された前記フローティング容量部をリセットするリセット部と、
前記同色のカラーフィルタが配置された複数の光電変換部毎に設けられ、前記増幅部からの信号出力を選択して出力する選択部と、
を備えたことを特徴とする請求項２乃至６のいずれかに記載の固体撮像素子。
【請求項８】
前記転送部、前記リセット部及び選択部は、１つのトランジスタからなることを特徴とする請求項７記載の固体撮像素子。
【請求項９】
前記増幅部、前記リセット部及び前記選択部は、前記同色のカラーフィルタが配置された複数の光電変換部のうち、互いに異なる光電変換部の近傍にそれぞれ配置されたことを特徴とする請求項７又は８記載の固体撮像素子。
【請求項１０】
前記転送部のドレインと、前記リセット部のソースとが接続されており、
前記リセット部のソースの拡散容量は、前記転送部のドレインの拡散容量よりも大きいことを特徴とする請求項８に記載の固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子に関するものである。
【背景技術】
【０００２】
下記特許文献１には、全画素読み出しと画素加算読み出しが可能な固体撮像素子が開示されている。全画素読み出しは、画素アレイを構成する各画素から画素信号をそれぞれ読み出すものである。一方、画素加算読み出しは、画素ブロックを構成する複数の画素の画素信号を加算し、加算した画素信号を画素ブロック毎に読み出すものである。
【０００３】
特許文献１に開示された固体撮像素子の撮像面は、マトリックス状に配列された複数の画素ブロックから構成される。各画素ブロックは、４行４列で配列された１６個の画素から構成される。各画素の光入射側にはベイヤー配列を形成するように、Ｒ（赤色）、Ｇ（緑色）及びＢ（青色）のカラーフィルタのいずれかが配置される。各画素ブロックにおいて、増幅トランジスタを含む読出し回路は、１列目の４個のフォトダイオード（Ｒ，Ｇ，Ｒ，Ｇ）と３列目の４個のフォトダイオード（Ｒ，Ｇ，Ｒ，Ｇ）とで共有される。また、２列目の４つのフォトダイオード（Ｇ，Ｂ，Ｇ，Ｂ）及び４列目の４つのフォトダイオード（Ｇ，Ｂ，Ｇ，Ｂ）も同様に、１つの増幅トランジスタを共有する。ここで、各画素は、フォトダイオードで生じた信号電荷を読出すためのフローティングディフュージョンを有し、上記１、３列目の画素の各々に設けられたフローティングディフュージョンは相互接続される。すなわち、特許文献１に開示される固体撮像装置では、４個のＲ画素及び４個のＧ画素のフローティングディフュージョンが相互接続される。したがって、画素信号として増幅トランジスタから出力される信号電位は、８個のフローティングディフュージョンにより形成される合成容量の電位に応じて変化する。なお、２、４列目の８つの画素においても増幅トランジスタが共有される点で同一構成である。
【特許文献１】特開２００８−９８８３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
前述した特許文献１に開示された固体撮像素子では、上記の通り、８個のフローティングディフュージョンが１つの増幅トランジスタのゲートに接続されている。８個のフローティングディフュージョンにより形成される合成容量値は、８個の転送トランジスタに応じた容量値の合計値をも含み、結果として非常に大きな容量値となってしまう。フローティングディフュージョンが受け取る電荷量が同一である場合、フローティングディフュージョンの電位（すなわち、増幅トランジスタのゲートへの入力信号）は、フローティングディフュージョンの容量値に反比例する。一方、増幅トランジスタの出力中のノイズレベルは、フローティングディフュージョンの容量値の大小とは無関係である。したがって、前述した特許文献１に開示された固体撮像素子では、フローティングディフュージョンの合成容量値が大きいため、増幅トランジスタへの入力信号のレベルが小さくなり、ひいては、ＳＮ比が低下する。
【０００５】
本発明は、このような事情に鑑みてなされたもので、全画素読み出しと画素加算読み出しが可能な固体撮像素子においてＳＮ比を向上させることを目的とする。
【課題を解決するための手段】
【０００６】
前記課題を解決するための手段として、以下の各態様を提示する。第１の態様による固体撮像素子は、色配列を形成する複数のカラーフィルタのいずれかが配置された複数の光電変換部と、同色のカラーフィルタが配置された複数の光電変換部毎に共通に設けられた増幅部と、前記光電変換部のそれぞれに設けられ、前記光電変換部で生じた信号を前記増幅部へ転送する転送部と、を備えたものである。
【０００７】
第２の態様による固体撮像素子は、前記第１の態様において、前記同色のカラーフィルタが配置された複数の光電変換部のそれぞれに設けられた転送部が共通に接続されたフローティング容量部を備えたものである。
【０００８】
第３の態様による固体撮像素子は、前記第１又は第２の態様において、前記同色のカラーフィルタが配置された複数の光電変換部で生じた信号を、個別に前記増幅部へ転送するように前記転送部を動作させる第１の動作モードと、前記同色のカラーフィルタが配置された複数の光電変換部で生じた信号を、前記増幅部へ同時に転送するように前記転送部を動作させる第２の動作モードとが行われるように制御する制御部を、備えたものである。
【０００９】
第４の態様による固体撮像素子は、前記第１乃至第３のいずれかの態様において、前記増幅部は、１つのトランジスタからなるものである。
【００１０】
第５の態様による固体撮像素子は、前記第１乃至第３のいずれかの態様において、前記増幅部は、ソース同士、ゲート同士及びドレイン同士がそれぞれ接続された複数のトランジスタからなるものである。
【００１１】
第６の態様による固体撮像素子は、前記第５の態様において、前記増幅部を構成する前記複数のトランジスタは、前記同色のカラーフィルタが配置された複数の光電変換部のうち、互いに異なる光電変換部の近傍にそれぞれ配置されたものである。
【００１２】
第７の態様による固体撮像素子は、前記第２乃至第６のいずれかの態様において、前記同色のカラーフィルタが配置された複数の光電変換部毎に設けられ、前記増幅部に接続された前記フローティング容量部をリセットするリセット部と、前記同色のカラーフィルタが配置された複数の光電変換部毎に設けられ、前記増幅部からの信号出力を選択して出力する選択部と、を備えたものである。
【００１３】
第８の態様による固体撮像素子は、前記第７の態様において、前記転送部、前記リセット部及び選択部は、１つのトランジスタからなるものである。
【００１４】
第９の態様による固体撮像素子は、前記第７又は第８の態様において、前記増幅部、前記リセット部及び前記選択部は、前記同色のカラーフィルタが配置された複数の光電変換部のうち、互いに異なる光電変換部の近傍にそれぞれ配置されたものである。
【００１５】
第１０の態様による固体撮像素子は、前記転送部のドレインと、前記リセット部のソースとが接続されており、前記リセット部のソースの拡散容量は、前記転送部のドレインの拡散容量よりも大きいものである。
【発明の効果】
【００１６】
本発明によれば、全画素読み出しと画素加算読み出しが可能な固体撮像素子においてＳＮ比を向上させることができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明による固体撮像素子について、図面を参照して説明する。
【００１８】
［第１の実施の形態］
図１は、本発明の第１の実施の形態による固体撮像素子の概略構成を示す回路図である。本実施の形態による固体撮像素子はＣＭＯＳ型の固体撮像素子であり、シリコン基板上にＣＭＯＳプロセスを使用して形成される。本発明に係る固体撮像素子は、例えば、デジタルスチルカメラやビデオカメラなどの電子カメラに搭載される。
【００１９】
本実施の形態による固体撮像素子は、２次元状に配置された複数の画素ＰＸと、垂直走査回路１と、水平走査回路２と、画素ＰＸの各列に対応して設けられた垂直信号線３と、各垂直信号線３に接続された定電流源４と、画素ＰＸで光電変換により生じた信号電荷に対応する画素信号を伝送する第１の水平信号線５Ｓと、画素信号から差し引くべきノイズ成分を含む差分用信号としてのいわゆるリセット信号を伝送する第２の水平信号線５Ｎと、差動出力アンプ６と、を備えている。
【００２０】
図１では、説明を簡略化するため、画素ＰＸの数が４×４個とされているが、画素ＰＸの数が限定されるものではないことは、言うまでもない。例えば、図１に示す４×４個の画素ＰＸを単位画素ブロックとし、この単位画素ブロックをマトリクス状に配置してもよい。この点は、後述する各実施の形態についても同様である。
【００２１】
本実施の形態では、各画素ＰＸは、入射光量（被写体光）に応じた電荷を生成し蓄積する光電変換部としてのフォトダイオードＰＤと、フォトダイオードにより生じた電荷を受け取って当該電荷に応じた電圧を得るフローティングディフュージョンＦＤと、フォトダイオードＰＤで生じた電荷をフローティングディフュージョンＦＤへ読み出す転送トランジスタＴとを有する。図１では、ｍ行目ｎ列目のフォトダイオードＰＤをＰＤｍｎと表記し、フォトダイオードＰＤｍｎを有する画素ＰＸをＰＸｍｎと表記する。また、画素ＰＸｍｎが他の画素ＰＸと共有することなく個別に有する転送トランジスタＴ及びフローティングディフュージョンＦＤを、それぞれＴｍｎ及びＦＤｍｎと表記している。
【００２２】
また、本実施の形態による固体撮像素子は、画素ＰＸの各列に対応して、前記画素信号を蓄積する画素信号蓄積容量ＣＳ、前記リセット信号を蓄積するリセット信号蓄積容量ＣＮ、画素信号垂直転送トランジスタＴＳ、リセット信号垂直転送トランジスタＴＮ、画素信号水平転送トランジスタＨＳ、及び、リセット信号水平転送トランジスタＨＮを有している。なお、実際には、水平信号線５Ｓ，５Ｎをそれぞれ所定タイミングでリセットするための各トランジスタが設けられるが、それらのトランジスタの図示は省略している。
【００２３】
各画素ＰＸのフォトダイオードＰＤの光入射側には、カラーフィルタ（図示せず）が設けられている。本実施の形態では、カラーフィルタの組み合わせとしてＲ、Ｇ、Ｂ系が採用され、その色配列としてベイヤー配列が採用されている。もっとも、ストライプ配列などを採用してもよいし、また、補色系（例えば、マゼンタ、グリーン、シアン及びイエローを用いる系）を採用してもよい。
【００２４】
図１及び後述する図２において、赤色カラーフィルタが設けられたフォトダイオードＰＤにはＲを付してその画素ＰＸをＲ画素と呼ぶ。また、緑色カラーフィルタが設けられたフォトダイオードＰＤにはＧｒ，Ｇｂを付しその画素ＰＸをＧｒ画素、Ｇｂ画素と呼ぶ。また、青色カラーフィルタが設けられたフォトダイオードＰＤにはＢを付しその画素ＰＸをＢ画素と呼ぶ。また、所定の色の画素ＰＸは、その色のカラーフィルタが設けられたフォトダイオードＰＤを有する画素ＰＸをいうものとする。なお、緑色カラーフィルタが設けられたフォトダイオードＰＤをＧｒ画素、Ｇｂ画素とするのは、ベイヤー配列に対応して、Ｇ画素の数をＲの画素グループの画素数及びＢの画素グループの画素数と同数にするためである。ＧｒのフォトダイオードＰＤは、ＲのフォトダイオードＰＤと行方向に隣り合っているフォトダイオードであり、ＧｂのフォトダイオードＰＤは、ＢのフォトダイオードＰＤと行方向に隣り合っているフォトダイオードである。表記上、Ｇｒ画素、Ｇｂ画素の両者を区別しているが、それらの光学的な特性は同一である。
【００２５】
本実施の形態では、図１に示す４×４個の画素ＰＸアレイにおいて同色の４個の画素ＰＸ毎に画素グループが構成されており、Ｒ画素、Ｇｒ画素、Ｇｂ画素、Ｂ画素に対応して第１乃至第４の画素グループに分けられている。第１の画素グループは、Ｇｒの画素ＰＸ１１，ＰＸ１３，ＰＸ３１，ＰＸ３３からなる。第２の画素グループは、Ｇｂの画素ＰＸ２２，ＰＸ２４，ＰＸ４２，ＰＸ４４からなる。第３の画素グループは、Ｂの画素ＰＸ２１、ＰＸ２３、ＰＸ４１、ＰＸ４３からなる。第４の画素グループは、Ｒの画素ＰＸ１２，ＰＸ１４，ＰＸ３２，ＰＸ３４からなる。本実施形態では、各画素グループに含まれる画素数を４つとしているが、各画素グループ内の画素数は必ずしも同数である必要はなく、例えば、Ｇｒ画素グループの４画素とＧｂ画素グループの４画素とを１つの画素グループとし、８個のＧ画素を含むようにしてもよい。
【００２６】
各画素グループは、図１に示すように、４個の画素ＰＸで共有される１つの増幅トランジスタＡＭＰ、１つのリセットトランジスタＲＥＳ及び１つの選択トランジスタＳＥＬを有している。具体的には、第１の画素グループ（ＰＸ１１，ＰＸ１３，ＰＸ３１，ＰＸ３３）は、増幅トランジスタＡＭＰ１、リセットトランジスタＲＥＳ１及び選択トランジスタＳＥＬ１を共有する。第２の画素グループ（ＰＸ２２，ＰＸ２４，ＰＸ４２，ＰＸ４４）は、増幅トランジスタＡＭＰ２、リセットトランジスタＲＥＳ２及び選択トランジスタＳＥＬ２を共有する。第３の画素グループ（ＰＸ２１、ＰＸ２３、ＰＸ４１、ＰＸ４３）は、増幅トランジスタＡＭＰ３、リセットトランジスタＲＥＳ３及び選択トランジスタＳＥＬ３を共有する。第４の画素グループ（ＰＸ１２，ＰＸ１４，ＰＸ３２，ＰＸ３４）は、増幅トランジスタＡＭＰ４、リセットトランジスタＲＥＳ４及び選択トランジスタＳＥＬ４を共有する。
【００２７】
各画素グループにおいて、増幅トランジスタＡＭＰの入力部（本実施の形態ではゲート）には、フォトダイオードＰＤからの電荷を受け取って前記電荷に応じた電圧を得るフローティング容量部が設けられている。このフローティング容量は、各画素グループの４個の画素ＰＸのフローティングディフュージョンＦＤ、４個の画素に共通して設けられたリセットトランジスタＲＥＳのソース拡散容量および増幅トランジスタＡＭＰのゲート容量、配線容量等を含む合成容量である。このフローティング容量部については、後に詳述するが、増幅トランジスタＡＭＰは、フローティング容量部の電位に応じた信号を出力する増幅部を構成している。リセットトランジスタＲＥＳは、増幅トランジスタＡＭＰの入力部（すなわち、フローティング容量部）の電位をリセットするリセット部を構成している。選択トランジスタＳＥＬは、増幅トランジスタＡＭＰの信号出力を選択する選択部を構成している。なお、図１において、Ｖｄｄは電源電圧である。
【００２８】
転送トランジスタＴ１１，Ｔ１２のゲートは共通に接続され、そこには制御信号φＴＡ１が垂直走査回路１から供給される。転送トランジスタＴ１３，Ｔ１４のゲートは共通に接続され、そこには制御信号φＴＡ２が垂直走査回路１から供給される。転送トランジスタＴ２１，Ｔ２２のゲートは共通に接続され、そこには制御信号φＴＢ１が垂直走査回路１から供給される。転送トランジスタＴ２３，Ｔ２４のゲートは共通に接続され、そこには制御信号φＴＢ２が垂直走査回路１から供給される。転送トランジスタＴ３１，Ｔ３２のゲートは共通に接続され、そこには制御信号φＴＡ３が垂直走査回路１から供給される。転送トランジスタＴ３３，Ｔ３４のゲートは共通に接続され、そこには制御信号φＴＡ４が垂直走査回路１から供給される。転送トランジスタＴ４１，Ｔ４２のゲートは共通に接続され、そこには制御信号φＴＢ３が垂直走査回路１から供給される。転送トランジスタＴ４３，Ｔ４４のゲートは共通に接続され、そこには制御信号φＴＢ４が垂直走査回路１から供給される。
【００２９】
リセットトランジスタＲＥＳ１，ＲＥＳ４のゲートは共通に接続され、そこには制御信号φＲＥＳＡが垂直走査回路１から供給される。リセットトランジスタＲＥＳ２，ＲＥＳ３のゲートは共通に接続され、そこには制御信号φＲＥＳＢが垂直走査回路１から供給される。
【００３０】
選択トランジスタＳＥＬ１，ＳＥＬ４のゲートは共通に接続され、そこには制御信号φＳＥＬＡが垂直走査回路１から供給される。選択トランジスタＳＥＬ２，ＳＥＬ３のゲートは共通に接続され、そこには制御信号φＳＥＬＢが垂直走査回路１から供給される。
【００３１】
次に、第１の画素グループ（Ｇｒ）内の各トランジスタの制御について説明する。第１の画素グループにおいて、画素ＰＸ１１、１３、３１、３３のそれぞれに設けられた４個の転送トランジスタＴ１１、１３、３１、３３のドレインは、上記したように増幅トランジスタＡＭＰ１のゲートに共通に接続されている。転送トランジスタＴ１１、１３、３１、３３は、そのゲートに供給される制御信号φＴＡ１〜φＴＡ４のハイレベル期間にオンし、フォトダイオードＰＤ１１、１３、３１、３３に蓄積された電荷を対応するフローティングディフュージョンＦＤ１１、１３、３１、３３に転送する。第１の画素グループに共通に設けられたリセットトランジスタＲＥＳ１は、そのドレインが電源電圧Ｖｄｄに接続され、そのソースが増幅トランジスタＡＭＰ１のゲートに接続されている。リセットトランジスタＲＥＳ１は、そのゲートに供給される制御信号φＲＥＳＡのハイレベル期間にオンし、増幅トランジスタＡＭＰ１のゲート（したがって、フローティング容量部）をリセットする。
【００３２】
増幅トランジスタＡＭＰ１は定電流源４を負荷とするソースフォロア回路を構成しており、そのドレインが電源電圧Ｖｄｄに接続され、そのゲートが前述したように４個のフローティングディフュージョンＦＤ１１、１３、３１、３３に接続され、そのソースが選択トランジスタＳＥＬ１のドレインに接続される。選択トランジスタＳＥＬ１のソースは、垂直信号線３に接続されている。選択トランジスタＳＥＬ１は、そのゲートに供給される制御信号φＳＥＬＡのハイレベル期間にオンし、増幅トランジスタＡＭＰ１のソースを垂直信号線３に接続する。
【００３３】
なお、前述した制御信号φＴＡ１〜φＴＡ４，φＲＥＳＡ，φＳＥＬＡは、垂直走査回路１から出力される。
【００３４】
その他の第２〜４の画素グループ（Ｒ画素グループ、Ｇｂ画素グループ、Ｂ画素グループ）における各トランジスタの動作は、垂直走査回路１から出力される制御信号が異なる点を除き、上記Ｇｒ画素グループにおける各トランジスタの制御と同様である。具体的には、図１に示されるように、Ｇｂ画素グループにおいては、転送トランジスタＴ２２、２４、４５、４５は制御信号φＴＢ１〜φＴＢ４に、リセットトランジスタＲＥＳ２は制御信号φＲＥＳＢに、選択トランジスタＳＥＬ２は制御信号φＳＥＬＢにより制御される。また、Ｂ画素グループにおいては、転送トランジスタＴ２１、２３、４１、４３は制御信号φＴＢ１〜φＴＢ４に、リセットトランジスタＲＥＳ３は制御信号φＲＥＳＢに、選択トランジスタＳＥＬ３は制御信号φＳＥＬＢにより制御される。また、Ｒ画素グループにおいては、転送トランジスタＴ１２、１４、３５、３５は制御信号φＴＡ１〜φＴＡ４に、リセットトランジスタＲＥＳ４は制御信号φＲＥＳＡに、選択トランジスタＳＥＬ４は制御信号φＳＥＬＡにより制御される。
【００３５】
次に、ノイズ信号が重畳された画素信号からノイズ成分を除去するための相関二重サンプリングについて説明する。相関二重サンプリングは、選択トランジスタＳＥＬをオンしてソースフォロア動作をさせた後、リセット信号垂直転送トランジスタＴＮをオンしてノイズ信号を蓄積容量ＣＮに蓄積する。次いで、リセット信号垂直転送トランジスタＴＮをオフし、画素信号垂直転送トランジスタＴＳをオンして、転送トランジスタＴをオンすることで、蓄積容量ＣＳに画素信号を蓄積する。さらに、水平走査回路２からの制御信号φＨ１〜φＨ４により、蓄積容量ＣＮ，ＣＳにそれぞれ蓄積された両信号を水平信号線５Ｎ，５Ｓにそれぞれ読み出して、差動出力アンプ６によって２つの信号の差分をとって、相関二重サンプリングを行う。
【００３６】
図２は、本実施の形態による固体撮像素子の画素部（４×４個の画素ＰＸ）を模式的に示す概略平面図である。図２において、制御信号φＴＡ１〜φＴＡ４，φＴＢ１〜φＴＢ４，φＲＥＳＡ，φＲＥＳＢ，φＳＥＬＡ，φＳＥＬＢ及び電源Ｖｄｄの配線は、省略している。実際には、フォトダイオードＰＤの上部にはカラーフィルタやマイクロレンズが配置されるが、ここでは省略する。
【００３７】
図２において、符号２１〜２５は、Ｎ型のシリコン基板（図示せず）上に形成されたＰ型ウエル（図示せず）に形成されたＮ型不純物拡散領域である。拡散領域２３は、電源電圧Ｖｄｄが印加される電源拡散部である。符号２６〜２９は、ポリシリコンによる各トランジスタのゲート電極である。なお、図２では、これらの符号２１〜２９は、転送トランジスタＴ４１、フローティングディフュージョンＦＤ４１、選択トランジスタＳＥＬ２、増幅トランジスタＡＭＰ２及びリセットトランジスタＲＥＳ２についてのみ付しているが、対応する要素についても同様である。
【００３８】
図面には示していないが、各フォトダイオードＰＤは、前記Ｐ型ウエル中に設けられたＮ型の電荷蓄積層とその表面側に配置されたＰ型の空乏化防止層からなる埋め込み型フォトダイオードである。しかし、各フォトダイオードＰＤは、空乏化防止層の無いフォトダイオードにしても良い。図２に示される構成を第２の画素グループ（Ｇｂ）を例にして説明する。転送トランジスタＴ２２、２４、４２、４４は、対応するフォトダイオードＰＤ２２、２４、４２、４４の電荷蓄積層をソース、Ｎ型不純物拡散領域２１をドレイン、ゲート電極２６をゲートとしたＭＯＳトランジスタである。転送トランジスタＴ２２、２４、４２、４４は、そのゲート電極２６に印加される制御信号φＴＢ１〜φＴＢ４により駆動される。
【００３９】
各拡散領域２１は、転送トランジスタＴ２２、２４、４２、４４のドレインを構成するのみならず、その転送トランジスタＴ２２、２４、４２、４４に応じたフローティングディフュージョンＦＤ２２、２４、４２、４４を構成している。４個のフローティングディフュージョンＦＤ２２、２４、４２、４４は、配線３２により互いに共通に接続されるとともに、リセットトランジスタＲＥＳ２のソースとなる拡散領域２２及び増幅トランジスタＡＭＰ２のゲート電極２８に接続されている。従って、フローティングディフュージョンＦＤ２２、２４、４２、４４（転送トランジスタＴのドレインとしての拡散領域２１）、リセットトランジスタＲＥＳ２のソースとしての拡散領域２２、増幅トランジスタＡＭＰ２のゲート電極２８、配線３２が相互接続されてフローティング容量部を形成する。また、フローティング容量部で形成されるフローティング容量値は、転送トランジスタＴ２２、２４、４２、４４のドレイン容量、リセットトランジスタＲＥＳ２のソース容量、増幅トランジスタＡＭＰ２のゲート容量、配線３２の配線容量等の合成容量値となる。
【００４０】
なお、リセットトランジスタＲＥＳ２のソースの拡散容量は、転送トランジスタＴ２２、２４、４２、４４のドレインの拡散容量よりも大きくてもよい。この場合、転送Ｔ２２、２４、４２、４４のドレインを物理的に小さくできるため、各画素ＰＸにおける開口率を上げることができ、これによりＳ／Ｎが向上する。
【００４１】
増幅トランジスタＡＭＰ２は、電源拡散部２３をドレイン、拡散領域２４をソースとするＭＯＳトランジスタである。フォトダイオードＰＤから転送トランジスタＴを介してフローティング容量部に転送されてきた電荷は、フローティング容量部で電圧に変換され、この電圧が増幅トランジスタＡＭＰ２のゲート電極２８に印加される。増幅トランジスタＡＭＰ２は、ゲート電圧に応じた電気信号を出力する。このとき、全画素読み出しにおいては、画素グループ内の転送トランジスタＴ２２、２４、４２、４４が順次個別にオンされて、フォトダイオードＰＤ２２、２４、４２、４４の電荷が順次個別にフローティング容量部に供給され、各電荷量に応じた画素信号が増幅トランジスタＡＭＰから順次出力される。一方、画素加算読み出しにおいては、各画素グループの転送トランジスタＴ２２、２４、４２、４４が同時にオンされることで、フォトダイオードＰＤ２２、２４、４２、４４の電荷がフローティング容量部で混合され、加算された電荷量に応じた画素加算信号が増幅トランジスタＡＭＰから出力される。
【００４２】
選択トランジスタＳＥＬ２は、拡散領域２４をドレイン、拡散領域２５をソースとするＭＯＳトランジスタである。選択トランジスタＳＥＬ２は、オン状態にされることで、増幅トランジスタＡＭＰ２の出力を対応する垂直信号線３に出力する。すなわち、増幅トランジスタＡＭＰ２と選択トランジスタＳＥＬ２によって、ソースフォロワによる読み出しが可能となっている。
【００４３】
リセットトランジスタＲＥＳ２は、電源拡散部２３をドレイン、フローティング容量部の一部を構成する拡散領域２２をソースとするＭＯＳトランジスタである。リセットトランジスタＲＥＳ２は、オン状態にされることで、フローティング容量部に蓄積されている電荷をリセットする。
【００４４】
なお、他の画素グループにおいても、各トランジスタの構成および動作は第２の画素グループ（Ｇｂ）と同様である。第１の画素グループ（Ｇｒ）においては、フローティングディフュージョンＦＤ１１，１３，３１，３３は、配線３１によって互いに接続されるとともに、リセットトランジスタＲＥＳ１のソースとなる拡散領域２２に接続される。その結果、フローティングディフュージョンＦＤ１１、１３、３１、３３、リセットトランジスタＲＥＳ１のソース、増幅トランジスタＡＭＰ１のゲート電極、配線３１が相互接続されてフローティング容量部を形成する。また、第３の画素グループ（Ｂ）においては、フローティングディフュージョンＦＤ２１，２３，４１，４３は、配線３３によって互いに接続にされるとともに、リセットトランジスタＲＥＳ３のソースとなる拡散領域２２に接続される。その結果、フローティングディフュージョンＦＤ２１、２３、４１、４３、リセットトランジスタＲＥＳ３のソース、増幅トランジスタＡＭＰ３のゲート電極、配線３３が相互接続されてフローティング容量部を形成する。また、第４の画素グループ（Ｒ）においては、フローティングディフュージョンＦＤ１２，１４，３２，３４は、配線３４によって互いに接続されるとともに、リセットトランジスタＲＥＳ４のソースとなる拡散領域２２に接続される。その結果、フローティングディフュージョンＦＤ１２、１４、３２、３４、リセットトランジスタＲＥＳ４のソース、増幅トランジスタＡＭＰ４のゲート電極、配線３４が相互接続されてフローティング容量部を形成する。
【００４５】
本実施の形態では、図２に示すように、各画素グループの選択トランジスタＳＥＬ、増幅トランジスタＡＭＰ及びリセットトランジスタＲＥＳは、画素グループ内の１つのフォトダイオードＰＤの近傍に集中して配置されている。例えば、第１の画素グループ（Ｇｒ）において、選択トランジスタＳＥＬ１、増幅トランジスタＡＭＰ１及びリセットトランジスタＲＥＳ１は、フォトダイオードＰＤ１１の近傍に集中して配置されている。図３は、本実施の形態による固体撮像素子の全画素読み出し動作モードの一例を示すタイミングチャートである。本実施の形態では、メカニカルシャッタ（図示せず）が所定の露光期間だけ開かれて各画素ＰＸのフォトダイオードＰＤの電荷蓄積層に電荷が蓄積された後、図３中の各期間ｔ１〜ｔ８の動作が行われる。なお、図１に示す４×４個の画素ＰＸを単位画素ブロックとしてこの単位画素ブロックをマトリクス状に配置した場合には、各画素ブロックの行について期間ｔ１〜ｔ８を繰り返せばよい。
【００４６】
期間ｔ１〜ｔ７において、垂直走査回路１により図２に示す４×４個の画素ブロックの行が選択され、φＳＥＬＡ，φＳＥＬＢがハイレベルに変化し、選択トランジスタＳＥＬ１〜ＳＥＬ４がオンする。これにより、増幅トランジスタＡＭＰ１〜ＡＭＰ４のソースが垂直信号線３に接続される。そして、これらの増幅トランジスタＡＭＰ１〜ＡＭＰ４は、定電流源４によってソースフォロア回路として動作する。
【００４７】
期間ｔ１では、φＲＥＳＡ，φＲＥＳＢがローレベルに変化し、リセットトランジスタＲＥＳ１〜ＲＥＳ４がオフする。
【００４８】
期間ｔ１が開始した後、期間ｔ１２が開始するまでの期間においては、選択トランジスタＳＥＬ１〜ＳＥＬ４がオンし、同時にリセットトランジスタＲＥＳ１〜ＲＥＳ４がオフすることで、増幅トランジスタＡＭＰ１〜ＡＭＰ４のゲート電圧が、フローティング状態となり、各画素グループの画素ＰＸのリセットレベルが、対応する垂直信号線３に現われる。そして、期間ｔ１中の期間ｔ１１において、ノイズ転送パルスφＴＮがハイレベルに変化し、リセット信号垂直転送トランジスタＴＮがオンし、リセット状態に対応するノイズ信号（リセット信号）がリセット信号蓄積容量ＣＮに蓄積される。この動作は、全ての画素グループに対して同時並列に実行される。
【００４９】
次に、期間ｔ１中の期間ｔ１２において、制御信号φＴＡ１，φＴＢ１がハイレベルに変化し、フォトダイオードＰＤ１１，ＰＤ１２，ＰＤ２１，ＰＤ２２のそれぞれに隣接して配置された転送トランジスタＴ１１，Ｔ１２，Ｔ２１，Ｔ２２がオンする。これにより、フォトダイオードＰＤ１１，ＰＤ１２，ＰＤ２１，ＰＤ２２で光電変換され蓄積されていた信号電荷が、各画素グループ内のフローティング容量部にそれぞれ転送される。これによって、各画素グループのフローティング容量部の電圧は転送されてきた電荷量に応じた電圧となり、この電圧が各画素グループの増幅トランジスタＡＭＰのゲート電極２８に印加される。その結果、各画素ＰＸ１１，ＰＸ１２，ＰＸ２１，ＰＸ２２の光情報を含んだレベルが、対応する垂直信号線３に現れる。
【００５０】
次に、期間ｔ１中の期間ｔ１３において、画素信号転送パルスφＴＳがハイレベルに変化し、画素信号垂直転送トランジスタＴＳがオンし、画素信号が画素信号蓄積容量ＣＳに蓄積される。この動作は、全ての画素グループに対して同時並列に実行される。
【００５１】
期間ｔ１後の期間ｔ２において、水平走査回路２からの制御信号φＨ１〜φＨ４による水平走査によって水平転送トランジスタＨＳ，ＨＮが列毎に順次オンされ、蓄積容量ＣＳ，ＣＮに蓄積されていた画素信号及びリセット信号が列毎に順次水平信号線５Ｓ，５Ｎに読み出され、差動出力アンプ６によってそれらの信号の差分が取られて外部へ出力される。このように差分をとることで、相関二重サンプリングが実現され、ノイズ信号が重畳された画素信号からノイズ成分が除去される。
【００５２】
次に、期間ｔ３，ｔ４において、画素ＰＸ１１，ＰＸ１２，ＰＸ２１，ＰＸ２２に関して期間ｔ１，ｔ２で行われたのと同様の動作が、画素ＰＸ１３，ＰＸ１４，ＰＸ２３，ＰＸ２４について行われる。その後、期間ｔ５，ｔ６において、画素ＰＸ１１，ＰＸ１２，ＰＸ２１，ＰＸ２２に関して期間ｔ１，ｔ２で行われたのと同様の動作が、画素ＰＸ３１，ＰＸ３２，ＰＸ４１，ＰＸ４２について行われる。最後に、期間ｔ７，ｔ８において、画素ＰＸ１１，ＰＸ１２，ＰＸ２１，ＰＸ２２に関して期間ｔ１，ｔ２で行われたのと同様の動作が、画素ＰＸ３３，ＰＸ３４，ＰＸ４３，ＰＸ４４について行われる。
【００５３】
図４は、本実施の形態による固体撮像素子の画素加算読み出し動作モードの一例を示すタイミングチャートである。メカニカルシャッタ（図示せず）が所定の露光期間だけ開かれて各画素ＰＸのフォトダイオードＰＤの電荷蓄積層に電荷が蓄積された後、図４中の各期間ｔ２１，ｔ２２の動作が行われる。なお、図１に示す４×４個の画素ＰＸを単位画素ブロックとしてこの単位画素ブロックをマトリクス状に配置した場合には、各画素ブロックの行について期間ｔ２１，ｔ２２を繰り返せばよい。
【００５４】
図４において、期間ｔ２１，ｔ２２，ｔ３１〜ｔ３３は、前述の全画素読み出し動作における期間ｔ１１，ｔ１２，ｔ１１〜ｔ１３にそれぞれ相当している。そこで、その重複する説明は省略し、両者の異なる点についてのみ説明する。
【００５５】
画素加算読み出し動作モードの期間ｔ２２では、全画素読み出し動作モードの期間ｔ２と異なり、φＳＥＬＡ，φＳＥＬＢはローレベルにされ、選択トランジスタＳＥＬ１〜ＳＥＬ４がオフする。
【００５６】
また、全画素読み出し動作モードでは、図３に示すように、期間ｔ１２においてφＴＡ１，φＴＢ１のみがハイレベルにされて転送トランジスタＴ１１，Ｔ１２，Ｔ２１，Ｔ２２のみがオンされている。これに対し、画素加算読み出し動作モードでは、図４に示すように、期間ｔ３２において、φＴＡ１〜φＴＡ４，φＴＢ１〜φＴＢ４がハイレベルされて各画素グループ内の全ての転送トランジスタＴ１１〜４４がオンされる。したがって、画素加算読み出し動作モードでは、第１の画素グループ（Ｇｒ）を例にすると、フォトダイオードＰＤ１１，１３，３１，３３で光電変換され蓄積されていた信号電荷が、フローティングディフュージョン１１，１３，３１，３３に転送されて、フローティング容量部で混合される。これによって、第１の画素グループのフローティング容量部の電圧は転送され加算された電荷量に応じた電圧となり、この電圧が増幅トランジスタＡＭＰ１のゲート電極２８に印加される。それゆえ、第１の画素グループにおいて、画素ＰＸ１１，１３，３１，３３の光情報を加算したレベルが、対応する垂直信号線３に現れる。なお、第２〜４の画素グループについても、第１の画素グループと同様に、各画素グループ内の複数の画素ＰＸで生じた光情報はフローティング容量部で加算され、増幅トランジスタＡＭＰを介して対応する垂直信号線３に現れる。
【００５７】
したがって、この画素加算読み出し動作モードでは、画素グループ毎に複数の画素信号を加算した信号を得ることができる。
【００５８】
図４を図３と比較するとわかるように、画素加算読み出し動作モードでは、全画素読み出し動作モードに比べて高速化することができ、動画撮像時や、ライブビュー表示するためのスルー画を得る時などに好適である。また、画素加算読み出し動作モードは、静止画像撮像時であっても、暗い被写体を撮像する場合などにおいて高感度撮像が要求される場合には好適である。
【００５９】
先の説明からわかるように、本実施の形態では、垂直走査回路１及び水平走査回路２が、前述した全画素読み出し動作モードと画素加算読み出しモードとが行われるように制御する制御部を構成している。図面には示していないが、いずれの動作モードで動作を行うかの指令は、外部から受けるようになっている。
【００６０】
特許文献１（特に、図３）に開示された固体撮像素子では、前述したように、８個のフォトダイオードが、１つの増幅トランジスタを共有するように相互接続される。これにより形成されるフローティング容量部は、８個の転送トランジスタのドレインや、相互接続するための配線等を含むため、その合成容量値は非常に大きくなる。例えば、全画素読み出しにおいて１つの画素を読み出す場合、１つのフォトダイオードにより生じる信号電荷が、非常に大きな合成容量値を有するフローティング容量部へ読み出されることになるため、フローティング容量部における信号電圧は低くなる。増幅トランジスタの出力中のノイズレベルは、フローティング容量値の大小とは無関係であるため、ＳＮの低下を招来する。また、画素加算読み出しで４個のＲ画素を加算して読み出す場合、相互接続された４個のＧ画素は何ら寄与しないが、フローティング容量部は各画素に設けられた８個の転送トランジスタや配線等を含むため、その合成容量値は大きい。よって、画素加算読み出しにおいても全画素読み出しと同様に、ＳＮの低下を招来する。
【００６１】
これに対し、本実施の形態では、前述したように、同色画素のみが相互接続されて１つの増幅トランジスタを共有する。したがって、本実施の形態では、各色について増幅トランジスタＡＭＰのゲートに存在するフローティング容量部は、同色画素の転送トランジスタのドレインと相互接続するための配線を含むだけですみ、特許文献１に開示された固体撮像素子に比べて、フローティング容量部の容量値を大幅に低くすることができる。
【００６２】
したがって、本実施の形態によれば、特許文献１に開示された固体撮像素子に比べて、同一信号電荷量に対してフローティング容量部で得られるレベル（すなわち、増幅トランジスタＡＭＰへの入力信号のレベル）が大きくなる。よって、本実施の形態によれば、特許文献１に開示された固体撮像素子に比べて、ＳＮ比を向上させることができる。
【００６３】
［第２の実施の形態］
図５は、本発明の第２の実施の形態による固体撮像素子の概略構成を示す回路図であり、図１に対応している。図６は、本実施の形態による固体撮像素子の画素部を模式的に示す概略平面図であり、図２に対応している。図５及び図６において、図１及び図２中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
【００６４】
本実施の形態による固体撮像素子が前記第１の実施の形態による固体撮像素子と異なる所は、主に下記の２つの相違点のみであり、回路上は両者は実質的に等価である。
【００６５】
第１の相違点は、本実施の形態では、図１及び図２中の各１つの増幅トランジスタＡＭＰが、互いにソース同士、ゲート同士及びドレイン同士がそれぞれ接続された各２つの増幅トランジスタＡＭＰＡ，ＡＭＰＢに置き換えられている点である。
【００６６】
第２の相違点は、本実施の形態では、各画素グループにおいて、２つの増幅トランジスタＡＭＰＡ，ＡＭＰＢ、１つのリセットトランジスタＲＥＳ及び１つの選択トランジスタＳＥＬの、合計４個のトランジスタが、画素グループ内で互いに分散されて、各フォトダイオードＰＤの近傍にそれぞれ配置されている点である。
【００６７】
この配置を実現するため、図５及び図６から理解されるように、各画素グループにおいて、増幅トランジスタＡＭＰＡ，ＡＭＰＢ、リセットトランジスタＲＥＳ及び選択トランジスタＳＥＬが、互いに分離して構成されている。第１の画素グループ（Ｇｒ）を例にすると、増幅トランジスタＡＭＰＡ１は、そのゲートをなすゲート電極２８Ａと、そのドレインをなすＮ型不純物拡散領域（電源拡散部）７３Ａと、そのソースをなすＮ型不純物拡散領域７４Ａとを有している。各増幅トランジスタＡＭＰＢ１は、そのゲートをなすゲート電極２８Ｂと、そのドレインをなすＮ型不純物拡散領域（電源拡散部）７３Ｂと、そのソースをなすＮ型不純物拡散領域７４Ｂとを有している。リセットトランジスタＲＥＳ１は、そのゲートをなすゲート電極２７と、そのドレインをなすＮ型不純物拡散領域（電源拡散部）６３と、そのソースをなすＮ型不純物拡散領域２２とを有している。選択トランジスタＳＥＬ１は、そのゲートをなすゲート電極２９と、そのドレインをなすＮ型不純物拡散領域６４と、そのソースをなすＮ型不純物拡散領域２５とを有している。そして図６に示すように、前述した分散配置を実現するために必要な配線が施されている。その他の第２〜４の画素グループにおいても同様に、増幅トランジスタＡＭＰＡ，ＡＭＰＢ、リセットトランジスタＲＥＳ、選択トランジスタＳＥＬは、画素グループ内で分散配置される。
【００６８】
なお、本実施の形態による固体撮像素子の全画素読み出し動作モード及び画素加算読み出し動作モードをそれぞれ示すタイミングチャートは、図３及び図４にそれぞれ示すタイミングチャートと同一である。
【００６９】
本実施の形態によっても、前記第１の実施の形態と同様に、全画素読み出しと画素加算読み出しが可能であり、しかも、各画素グループにおけるフローティング容量部の容量値を小さくしてＳＮ比を向上させることができるという利点が得られる。本実施の形態によれば、それのみならず、前記第１及び第２の相違点によって下記の利点も得ることができる。
【００７０】
まず、前記第１の相違点により得られる利点について説明する。前記第１の実施の形態において、ノイズは各部で発生するが、増幅トランジスタＡＭＰで発生する１／ｆノイズが支配的である。増幅トランジスタＡＭＰの１／ｆノイズ電圧Ｖｎ１は、下記の式１で表される。式１において、Ｋは定数、ｆは周波数、Ｃｏｘは増幅トランジスタＡＭＰの単位面積当たりのゲート容量、Ｗは増幅トランジスタＡＭＰのＭＯＳ幅、Ｌは増幅トランジスタＡＭＰのＭＯＳの長さである。
【００７１】
Ｖｎ１＝Ｋ×｛１／（Ｃｏｘ×Ｗ×Ｌ×ｆ）｝１／２    …式１
本実施の形態において、２つの増幅トランジスタＡＭＰＡ，ＡＭＰＢが、それぞれ増幅トランジスタＡＭＰと同一であるとすれば、２つの増幅トランジスタＡＭＰＡ，ＡＭＰＢのソース、ゲート及びドレインがそれぞれ共通化されているので、２つの増幅トランジスタＡＭＰＡ，ＡＭＰＢの全体としての１／ｆノイズ電圧Ｖｎ２は、下記の式２で表される。
【００７２】
Ｖｎ２＝Ｋ×｛１／（Ｃｏｘ×２×Ｗ×Ｌ×ｆ）｝１／２    …式２
したがって、本実施の形態によれば、各画素グループにおいて２個の増幅トランジスタＡＭＰＡ，ＡＭＰＢが用いられているので、各画素グループにおいて１個の増幅トランジスタＡＭＰを用いる前記第１の実施の形態に比べて、１／ｆノイズ電圧を（１／２１／２）倍に小さくすることができる。よって、本実施の形態によれば、前記第１の実施の形態に比べて、更にＳＮ比を向上させることができる。
【００７３】
次に、前記第２の相違点により得られる利点について説明する。前記第１の実施の形態では、各画素グループの選択トランジスタＳＥＬ、増幅トランジスタＡＭＰ及びリセットトランジスタＲＥＳは、画素グループ内の１つのフォトダイオードＰＤの近傍に集中して配置されている。これに対し、本実施の形態では、増幅トランジスタＡＭＰＡ，ＡＭＰＢ、リセットトランジスタＲＥＳ及び選択トランジスタＳＥＬの、合計４個のトランジスタが、互いに分散して、画素グループ内の４つのフォトダイオードＰＤのうち互いに異なるフォトダイオードＰＤの近傍にそれぞれ配置されている。加えて、画素ＰＸ内のトランジスタの数は、同一とされる。したがって、本実施の形態によれば、前記第１の実施の形態に比べて、各フォトダイオードＰＤの周囲の要素の配置状況が均一化される。このため、各フォトダイオードＰＤに対する入射光の状況が光学的に均一化され、各画素ＰＸ間で感度やクロストーク量が均一化される。その結果、本実施の形態によれば、前記第１の実施の形態に比べて、画素間の画質のムラを低減することができる。
【００７４】
なお、本実施の形態では、好適な実施形態として、各画素グループにおいて増幅トランジスタＡＭＰＡ，ＡＭＰＢ、リセットトランジスタＲＥＳ及び選択トランジスタＳＥＬが互いに分散配置される構成を例示したが、この限りでない。その他の配置例として、各画素グループにおいて、増幅トランジスタＡＭＰＡ，ＡＭＰＢ、リセットトランジスタＲＥＳ及び選択トランジスタＳＥＬのうち少なくとも１つのトランジスタと他の少なくとも１つのトランジスタとを、画素グループの互いに異なるフォトダイオードＰＤの近傍に配置することが挙げられる。この場合であっても、全てが同じフォトダイオードＰＤの近傍に配置する場合に比べれば、画素ＰＸ間の画質ムラをある程度低減することができる。
【００７５】
また、本実施の形態では、好適な実施形態として、各画素グループに増幅トランジスタＡＭＰＡ，ＡＭＰＢの２つの増幅トランジスタを設ける構成を例示したが、この限りでない。例えば、増幅トランジスタＡＭＰＡ、ＡＭＰＢうちのいずれかを取り除いてもよい。この場合、上述した１／ｆノイズの低減効果は得られないものの、共有化される各トランジスタＡＭＰ，ＲＥＳ，ＳＥＬが分散配置される点で、画素ＰＸ間の画質ムラを第１の実施の形態に比して低減することができる。
【００７６】
［第３の実施の形態］
図７は、本発明の第３の実施の形態による固体撮像素子の概略構成を示す回路図であり、図５に対応している。図８は、本実施の形態による固体撮像素子の画素部を模式的に示す概略平面図であり、図６に対応している。図７及び図８において、図５及び図６中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
【００７７】
本実施の形態による固体撮像素子は、前記第２の実施の形態による固体撮像素子における各要素の配置を変更したものであるが、前記第２の実施の形態による固体撮像素子と実質的に等価である。
【００７８】
上記第２の実施の形態では、図５及び図７に示されるように、第１の画素グループ（Ｇｒ）を例にすると、画素ＰＸ１１内に選択トランジスタＳＥＬ１を、画素ＰＸ１３内にリセットトランジスタＲＥＳ１を、画素ＰＸ３１内に増幅トランジスタＡＭＰ１を、画素ＰＸ３３内に増幅トランジスタＡＭＰＢ１を配置して、各トランジスタを画素グループ内で分散配置した。一方、本実施の形態では、第１の画素グループ（Ｇｒ）を例にすると、画素ＰＸ１１内に選択トランジスタＳＥＬ１を、画素ＰＸ１３内に増幅トランジスタＡＭＰＡ１を、画素ＰＸ３１内にリセットトランジスタＲＥＳ１を、画素ＰＸ３３内に増幅トランジスタＡＭＰＢ１を配置して、各トランジスタを画素グループ内で分散配置した。
【００７９】
なお、本実施の形態による固体撮像素子の全画素読み出し動作モード及び画素加算読み出し動作モードをそれぞれ示すタイミングチャートは、図３及び図４にそれぞれ示すタイミングチャートと同一である。
【００８０】
本実施の形態によっても、前記第２の実施の形態と同様の利点が得られる。
【００８１】
［第４の実施の形態］
図９は、本発明の第４の実施の形態による固体撮像素子の概略構成を示す回路図であり、図１に対応している。図９において、図１中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
【００８２】
本実施の形態による固体撮像素子が前記第１の実施の形態による固体撮像素子と基本的に異なる所は、前記第１の実施の形態では、各画素グループが同色の４個の画素ＰＸからなり、各画素グループの４個の画素ＰＸが１組の増幅トランジスタＡＭＰ、リセットトランジスタＲＥＳ及び選択トランジスタＳＥＬを共有しているのに対し、本実施の形態では、各画素グループが同色の２個の画素ＰＸからなり、各画素グループの２個の画素ＰＸが１組の増幅トランジスタＡＭＰ、リセットトランジスタＲＥＳ及び選択トランジスタＳＥＬを共有している点のみである。
【００８３】
なお、垂直走査回路から各部に供給される制御信号φＴＣ１〜φＴＣ４，φＲＥＳＣ，φＲＥＳＤ，φＳＥＬＣ，φＳＥＬＤは、全画素読み出し動作モード時と画素加算読み出し動作モード時とで、図３及び図４に示すタイミングチャートに準じたタイミングの信号とすればよい。このような変形は、当業者には自明である。
【００８４】
本実施の形態によっても、前記第１の実施の形態と同様の利点が得られる。
【００８５】
［第５の実施の形態］
図１０は、本発明の第５の実施の形態による固体撮像素子の概略構成を示す回路図であり、図５に対応している。図１０において、図５中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
【００８６】
本実施の形態による固体撮像素子が前記第２の実施の形態による固体撮像素子と基本的に異なる所は、前記第２の実施の形態では、各画素グループが同色の４個の画素ＰＸからなり、各画素グループの４個の画素ＰＸが１組の増幅トランジスタＡＭＰ、リセットトランジスタＲＥＳ及び選択トランジスタＳＥＬを共有しているのに対し、本実施の形態では、各画素グループが同色の２個の画素ＰＸからなり、各画素グループの２個の画素ＰＸが１組の増幅トランジスタＡＭＰ、リセットトランジスタＲＥＳ及び選択トランジスタＳＥＬを共有している点のみである。
【００８７】
なお、垂直走査回路から各部に供給される制御信号φＴＣ１〜φＴＣ４，φＲＥＳＣ，φＲＥＳＤ，φＳＥＬＣ，φＳＥＬＤは、全画素読み出し動作モード時と画素加算読み出し動作モード時とで、図３及び図４に示すタイミングチャートに準じたタイミングの信号とすればよい。このような変形は、当業者には自明である。
【００８８】
本実施の形態によっても、前記第２の実施の形態と同様の利点が得られる。
【００８９】
以上、本発明の各実施の形態及びその変形例について説明したが、本発明はこれらに限定されるものではない。例えば、増幅トランジスタＡＭＰ等を供給する同色の画素ＰＸの数が４個の場合と２個の例であったが、その数は２個や４個に限定されるものではない。
【図面の簡単な説明】
【００９０】
【図１】本発明の第１の実施の形態による固体撮像素子の概略構成を示す回路図である。
【図２】図１に示す固体撮像素子の画素部を模式的に示す概略平面図である。
【図３】図１に示す固体撮像素子の全画素読み出し動作モードの一例を示すタイミングチャートである。
【図４】図１に示す固体撮像素子の画素加算読み出し動作モードの一例を示すタイミングチャートである。
【図５】本発明の第２の実施の形態による固体撮像素子の概略構成を示す回路図である。
【図６】図５に示す固体撮像素子の画素部を模式的に示す概略平面図である。
【図７】本発明の第３の実施の形態による固体撮像素子の概略構成を示す回路図である。
【図８】図７に示す固体撮像素子の画素部を模式的に示す概略平面図である。
【図９】本発明の第４の実施の形態による固体撮像素子の概略構成を示す回路図である。
【図１０】本発明の第５の実施の形態による固体撮像素子の概略構成を示す回路図である。
【符号の説明】
【００９１】
１  垂直走査回路
２  水平走査回路
３  垂直信号線
ＰＸ  画素
ＡＭＰ  増幅トランジスタ
ＦＤ  フローティングディフュージョン
Ｔ  転送トランジスタ
ＰＤ  フォトダイオード
ＲＥＳ  リセットトランジスタ
ＳＥＬ  選択トランジスタ
【図１】
2010239317.tif 000003
【図２】
2010239317.tif 000004
【図３】
2010239317.tif 000005
【図４】
2010239317.tif 000006
【図５】
2010239317.tif 000007
【図６】
2010239317.tif 000008
【図７】
2010239317.tif 000009
【図８】
2010239317.tif 000010
【図９】
2010239317.tif 000011
【図１０】
2010239317.tif 000012