(57)【要約】  【課題】  特別な工程を設けることなく、隣接するはんだバンプ間でショートが発生しないはんだバンプ付き回路基板を得ることのできる回路基板およびそれを用いた電子装置を得ること。  【解決手段】  主面に複数の端子電極２が配列され、端子電極２は最表面に金層２ａが形成されており、金層２ａの周囲を覆う外周部３ａと外周部３ａの２箇所以上から金層２ａの中心に向かって延びて金層２ａの一部を覆う突出部３ｂとを有するレジスト層３が形成されている回路基板である。レジスト層３の突出部３ｂが外周部３ａから折れ曲がって立ち上がっており、はんだから成るバンプが金層２ａ上に突出部３ｂに支えられて形成されたバンプ付き回路基板とすることができ、バンプ間のショートを防止することができる。【選択図】  図１
2010263056.tif 000002
【特許請求の範囲】
【請求項１】
主面に複数の端子電極が配列された回路基板であって、前記端子電極は最表面に金層が形成されており、該金層の周囲を覆う外周部と該外周部の２箇所以上から前記金層の中心に向かって延びて金層の一部を覆う突出部とを有するレジスト層が形成されていることを特徴とする回路基板。
【請求項２】
前記突出部は隣接する前記端子電極同士の前記金層の中心を結ぶ直線に沿っていることを特徴とする請求項１に記載の回路基板。
【請求項３】
請求項１または請求項２に記載の回路基板の前記レジスト層の前記突出部が前記外周部から折れ曲がって立ち上がっており、はんだから成るバンプが前記金層上に前記突出部に支えられて形成されていることを特徴とするバンプ付き回路基板。
【請求項４】
請求項３記載のバンプ付き回路基板に前記バンプを介して電子素子または第２の回路基板が接続されていることを特徴とする電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜を用いた高位置精度で高密度な端子電極を有する回路基板およびそれを用いた電子装置に関する。
【背景技術】
【０００２】
近年、電子装置の小型化・高密度化が進むにつれて、電子装置に使用される回路基板の小型化・高密度化が進んでおり、素子と回路基板との接続や回路基板同士の接続は、２次元のアレイ状に配置した端子電極をはんだ等の接合材で接続するようになっているが、さらなる小型化・高密度化のために、端子電極の間隔や端子電極の大きさが小さくなる傾向がある。
【０００３】
電子装置に使用される回路基板として、セラミックスから成る絶縁基体に配線や端子電極が同時焼成により形成されたセラミック回路基板があるが、セラミック回路基板はその製造工程における焼成収縮による寸法ばらつきがあり、端子電極の間隔が小さい場合はその位置精度を高めるために製造方法に様々な改良がなされている。その一例として、セラミック回路基板の表面の端子電極を同時焼成で形成せず、後から薄膜加工により形成したものがある（例えば、特許文献１を参照。）。
【０００４】
このセラミック回路基板は、例えば、図９（ａ）に平面図で、図９（ｂ）に断面図で示す例のように、絶縁層11ａが積層され、この絶縁層11ａ間にあるいは絶縁層11ａを貫通して内部配線11ｂが形成され、下面に下面端子電極11ｃが形成された配線基板上に、薄膜による端子電極12が形成され、さらにこの端子電極12を露出させる開口部を有するレジスト層が形成されたものであった。このような回路基板11にはんだバンプ14を形成すると、図９（ｂ）に示すようなはんだバンプ14付き回路基板11となる。このようなはんだバンプ14付き回路基板11においては、はんだバンプ14による接続の長期接続信頼性を向上させるために、はんだバンプ14の高さを高くして回路基板11と電子素子や他の回路基板との間に発生する熱応力を緩和するということが行なわれる場合がある。また、回路基板11の反りによる接続不良を防ぐために、反りによる回路基板11の表面の高さの差をはんだバンプ14で吸収する目的ではんだバンプ14の高さを高くする場合がある。
【０００５】
ところが、はんだバンプ14の高さを高くすると、高さだけでなくその幅方向にも大きくなるので、隣接する端子電極12との間隔が小さいと、その端子電極12に形成された隣接するはんだバンプ14との間隔はより小さいものとなり、端子電極12と電子素子との接続時にはんだバンプ14がつぶれて隣接するもの同士が接触し、電気的なショートが発生しまうという問題があった。この問題に対して、隣接するはんだバンプ14・14間に壁部を設けて、はんだバンプ14同士が接触してショートしてしまうことを抑制することが提案されていた（例えば、特許文献２を参照。）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平２−40937号公報
【特許文献２】特開平10−189806号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、隣接する端子電極12およびはんだバンプ14の間に壁部を形成することは、壁部を形成する工程が増えてしまうばかりでなく、それらはんだバンプ14に接続される電子素子等は端子電極の間隔が小さいため、ここに壁部を形成するのが困難であった。また、はんだバンプ14間に壁部を形成することから、電子素子と回路基板11との間に、接続強度および接続信頼性を高めるためのアンダーフィル樹脂を充填させることが困難であるという問題があった。
【０００８】
本発明は上記従来の問題点に鑑みて完成されたものであり、その目的は、幅方向の大きさを大きくすることなく、はんだバンプの高さを高くすることができ、特別な工程を設けることなく、はんだ間のショートの発生が抑えられるバンプ付き回路基板とすることが可能な回路基板を得ることを目的とする。
【課題を解決するための手段】
【０００９】
本発明の回路基板は、主面に複数の端子電極が配列された回路基板であって、前記端子電極は最表面に金層が形成されており、該金層の周囲を覆う外周部と該外周部の２箇所以上から前記金層の中心に向かって延びて金層の一部を覆う突出部とを有するレジスト層が形成されていることを特徴とするものである。
【００１０】
また、本発明の回路基板は、上記構成において、前記突出部は隣接する前記端子電極同士の前記金層の中心を結ぶ直線に沿っていることを特徴とするものである。
【００１１】
本発明のバンプ付き回路基板は、上記構成の本発明の回路基板の前記レジスト層の前記突出部が前記外周部から折れ曲がって立ち上がっており、はんだから成るバンプが前記金層上に前記突出部に支えられて形成されていることを特徴とするものである。
【００１２】
本発明の電子装置は、上記構成の本発明のバンプ付き回路基板に前記バンプを介して電子素子または第２の回路基板が接続されていることを特徴とするものである。
【発明の効果】
【００１３】
本発明の回路基板によれば、主面に複数の端子電極が配列された回路基板において、端子電極は最表面に金層が形成されており、金層の周囲を覆う外周部と外周部の２箇所以上から金層の中心に向かって延びて金層の一部を覆う突出部とを有するレジスト層が形成されていることから、端子電極上にはんだバンプを形成する際に、金層上にはんだが濡れ拡がり、レジスト層の突出部が濡れ拡がったはんだによって折り曲げられて立ち上がり、はんだバンプの側面には金層の外周に沿って立ち上がった突出部が壁として存在することとなるので、バンプがその幅方向に広がることが抑えられ、平面視で端子電極の大きさと同等であり、高さの高いバンプを形成することができる。
【００１４】
また、本発明の回路基板によれば、上記構成において突出部が隣接する端子電極同士の金層の中心を結ぶ直線に沿っているときには、端子電極上にバンプを形成した際に、隣接するバンプとの間に突出部が折り曲げられてできた壁が存在することとなるので、隣接するバンプとの間の距離が小さくなることをより確実に抑えることができる。
【００１５】
本発明のはんだバンプ付き回路基板によれば、上記構成の本発明の回路基板のレジスト層の突出部が外周部から折れ曲がって立ち上がっており、はんだから成るバンプが金層上に突出部に支えられて形成されていることから、バンプはその幅方向に拡がるのが抑えられたものとなり、はんだの量を多くして高さの高いバンプを形成しても隣接するバンプとの距離が小さくならず、隣接するバンプ間におけるショートが発生し難いものとなる。また、バンプ付き回路基板に電子素子を実装する場合も、立ち上がったレジスト層によってはんだバンプの幅方向の拡がりが抑えられて、ショートが発生し難いものとなる。
【００１６】
本発明の電子装置によれば、上記構成の本発明のバンプ付き回路基板に前記バンプを介して電子素子または第２の回路基板が接続されていることから、隣接するバンプ間のショートの発生が抑えられ、バンプの高さが高いものとなり、電気的接続および機械的接続の信頼性の高いものとなる。また、バンプ間にはアンダーフィル材を充填させることができるので、その場合にはより信頼性の高いものとすることができる。
【図面の簡単な説明】
【００１７】
【図１】（ａ）は本発明の回路基板の実施の形態の一例を示す平面図であり、（ｂ）は（ａ）のＡ−Ａ線での断面を示す断面図である。
【図２】（ａ）は図１（ａ）におけるＡ部を拡大して示す平面図であり、（ｂ）は図１（ｂ）におけるＢ部を拡大して示す断面図である。
【図３】（ａ）は本発明の回路基板の実施の形態の他の例の要部を拡大して示す平面図であり、（ｂ）は（ａ）のＡ−Ａ線での断面を示す断面図である。
【図４】（ａ）は本発明の回路基板の実施の形態の他の例を示す平面図であり、（ｂ）は（ａ）のＡ−Ａ線での断面を示す断面図である。
【図５】（ａ）は本発明の回路基板の実施の形態の他の例を示す平面図であり、（ｂ）は（ａ）のＡ−Ａ線での断面を示す断面図である。
【図６】（ａ）は本発明の回路基板の実施の形態の他の例を示す平面図であり、（ｂ）は（ａ）のＡ−Ａ線での断面を示す断面図である。
【図７】（ａ）は本発明のバンプ付き回路基板の実施の形態の一例を示す平面図であり、（ｂ）は（ａ）のＡ−Ａ線での断面を示す断面図である。
【図８】本発明の電子装置の実施の形態の他の一例を示す断面図である。
【図９】（ａ）は従来の回路基板の実施の一例を示す平面図であり、（ｂ）は（ａ）のＡ−Ａ線での断面を示す断面図である。
【発明を実施するための形態】
【００１８】
本発明の電子部品搭載用パッケージおよびそれを用いた電子装置について、添付の図面を参照しつつ詳細に説明する。図１（ａ）は本発明の回路基板の実施の形態の一例を示す平面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ線での断面を示す断面図である。図２（ａ）は図１（ａ）におけるＡ部を拡大して示す平面図であり、（ｂ）は図１（ｂ）におけるＢ部を拡大して示す断面図である。図３（ａ）は本発明の回路基板の実施の形態の他の例の要部を拡大して示す平面図であり、図３（ｂ）は図３（ａ）のＡ−Ａ線での断面を示す断面図である。図４〜図６は、それぞれ（ａ）は本発明の回路基板の実施の形態の他の例を示す平面図であり、（ｂ）は（ａ）のＡ−Ａ線での断面を示す断面図である。図７（ａ）は本発明のバンプ付き回路基板の実施の形態の一例を示す平面図であり、図７（ｂ）は図７（ａ）のＡ−Ａ線での断面を示す断面図である。図８は本発明の電子装置の実施の形態の他の一例を示す断面図である。図１〜図８において、１は回路基板、１ａは回路基板１の絶縁層、１ｂは内部配線、１ｃは下面端子電極、２は端子電極、２ａは端子電極２の金層、２ｂはニッケル層、２ｃは主導体層、２ｄは薄膜層、２ｅはクロム層、３はレジスト層、３ａは外周部、３ｂは突出部、４はバンプ、５は電子素子、５ａは電子素子５の端子である。
【００１９】
本発明の回路基板は、主面に複数の端子電極２が配列された回路基板１であって、端子電極２は最表面に金層２ａが形成されており、金層２ａの周囲を覆う外周部３ａと外周部３ａの２箇所以上から金層２ａの中心に向かって延びて金層２ａの一部を覆う突出部３ａとを有するレジスト層３が形成されていることを特徴とするものである。
【００２０】
このような構成としたことから、端子電極２上にはんだから成るバンプ４を形成する際に、金層２ａ上にはんだが濡れ拡がり、レジスト層３の突出部３ａが濡れ拡がったはんだによって折り曲げられて立ち上がり、バンプ４の側面には金層２ａの外周に沿って立ち上がった突出部３ｂが壁として存在することとなるので、バンプ４がその幅方向に広がることが抑えられ、平面視で端子電極２と同等の大きさで、高さの高いバンプを形成することができる。
【００２１】
また、本発明の回路基板は、上記構成において、突出部３ｂは隣接する端子電極２同士の金層２ａの中心を結ぶ直線に沿っていることが好ましい。このような構成としたときには、端子電極２上にバンプ４を形成した際に、隣接するバンプ４との間に突出部３ｂが折り曲げられてできた壁が存在することとなるので、隣接するバンプ４との間の距離が小さくなることをより確実に抑えることができる。
【００２２】
本発明のはんだバンプ４付き回路基板１は、上記構成の本発明の回路基板１のレジスト層３の突出部３ｂが外周部３ａから折れ曲がって立ち上がっており、はんだから成るバンプ４が金層２ａ上に突出部３ｂに支えられて形成されていることを特徴とするものである。このような構成としたことから、バンプ４はその幅方向に拡がるのが抑えられたものとなり、はんだの量を多くして高さの高いバンプ４を形成しても隣接するバンプ４との距離が小さくならず、隣接するバンプ４間におけるショートが発生し難いものとなる。また、バンプ付き回路基板１に電子素子５を実装する場合も、立ち上がったレジスト層３によってはんだバンプ４の幅方向の拡がりが抑えられて、ショートが発生し難いものとなる。
【００２３】
本発明の電子装置は、上記構成の本発明のバンプ４付き回路基板１にバンプ４を介して電子素子５または第２の回路基板が接続されていることを特徴とするものである。このような構成としたことから、隣接するバンプ４間のショートの発生が抑えられ、バンプ４の高さが高いものとなり、電気的接続および機械的接続の信頼性の高いものとなる。また、バンプ４間にはアンダーフィル材を充填させることができるので、その場合にはより信頼性の高いものとすることができる。
【００２４】
回路基板１は、絶縁層１ａが積層された絶縁基体と、絶縁層１ａ間にあるいは絶縁層１ａを貫通して形成された内部配線１ｂと、絶縁基体の下面に形成された下面端子電極１ｃと、絶縁基体の上面に形成された端子電極２とレジスト層３とで構成される。絶縁基体を複数の絶縁層１ａで構成し、内部配線１ｂを展開することで、下面端子電極１ｃの間隔を大きくすることができる。上面の端子電極２の間隔が大きい場合は、内部配線１ｂを展開する必要がないので、絶縁層１ａを１層として絶縁基体を構成してもよい。下面端子電極１ｃは、回路基板１を外部回路に接続するためのものである。内部配線１ｂは、下面端子電極１ｃと端子電極２とを電気的に接続するためのものであり、絶縁層１ａ・１ａ間の内部配線層と、絶縁層１ａを貫通して内部配線層間や内部配線層と下面端子電極１ｃや端子電極２とを接続する内部貫通導体とがある。
【００２５】
絶縁層１ａは、酸化アルミニウム（アルミナ：Ａｌ２Ｏ３）質焼結体，窒化アルミニウム（ＡｌＮ）質焼結体，炭化珪素（ＳｉＣ）質焼結体，ムライト質焼結体またはガラスセラミックス等のセラミックスから成るものである。これらの中から電子素子５の熱膨張係数に近いものを用いるのが好ましい。例えば、電子素子５がシリコン（Ｓｉ）基板上に回路を形成したものである場合には、比較的熱膨張係数の差が小さい、酸化アルミニウム（Ａｌ２Ｏ３）質焼結体またはガラスセラミックスが好ましい。このようにすると、回路基板１上にはんだバンプ４を介して、電子素子５を形成する際に、電子素子５と回路基板との熱膨張差による熱応力が比較的小さなものとなるので好ましい。
【００２６】
回路基板１の内部配線１ｂおよび下面端子電極１ｃは、絶縁層１ａと同時焼成により形成される、タングステン（Ｗ），モリブデン（Ｍｏ），モリブデン−マンガン（Ｍｏ−Ｍｎ）合金，銀（Ａｇ），銅（Ｃｕ），金（Ａｕ）または銀−パラジウム（Ｐｄ）合金等の金属を主成分とするメタライズからなるものである。
【００２７】
回路基板１は、絶縁基体に内部配線１ｂおよび下面端子電極１ｃが形成された配線基板を作製した後、その主面に薄膜形成技術により端子電極２およびレジスト層３を形成することによって作製することができる。配線基板は、以下の方法により製作される。
【００２８】
例えば、絶縁層１ａが酸化アルミニウム質焼結体で形成される場合には、まず、酸化アルミニウム，酸化珪素，酸化マグネシウムおよび酸化カルシウムの原材料粉末に適当な有機バインダおよび溶媒を添加混合して泥漿状となすとともに、これをドクターブレード法等によってシート状に成形し、絶縁層１ａとなる複数のセラミックグリーンシートを作製する。
【００２９】
次に、セラミックグリーンシートの内部貫通導体が形成される所定位置に適当な打ち抜き加工により貫通孔を形成するとともに、貫通孔に導体ペーストを充填する。また、スクリーン印刷法等によってセラミックグリーンシートの所定位置に内部配線層となる導体ペースト層を10〜20μｍの厚みに形成する。導体ペーストは、タングステン（Ｗ），モリブデン（Ｍｏ）またはモリブデン−マンガン（Ｍｏ−Ｍｎ）合金等の融点の高い金属粉末と適当な樹脂バインダおよび溶剤とを混練することによって作製される。
【００３０】
これらセラミックグリーンシートを重ね合わせて圧着して積層体を作製し、この積層体を1500℃〜1600℃程度の高温で焼成することによって配線基板が作製される。
【００３１】
下面端子電極１ｃの表面には、腐食防止および外部回路基板と接続する際のはんだ等の接合材の接合性を良好にするために、ニッケル層および金層をめっき法によって被着させるとよい。
【００３２】
配線基板は、薄膜形成技術により端子電極２およびレジスト層３を良好に形成するために、その主面を研磨加工によって平坦化してもよい。
【００３３】
端子電極２は、例えば、図２（ｂ）および図３（ｂ）に示す例のように、金層２ａと、その下のニッケル層２ｂと、ニッケル層２ｂの下の主導体層２ｃと、主導体層を配線基板（絶縁層１ａ）の上に密着して形成するための薄膜層２ｄとから成る。
【００３４】
金層２ａは、はんだから成るバンプ４を良好に接続するためのものであり、ニッケル層２ｂは、バンプ４のはんだが主導体層２ｃへ拡散することを防止するためのものである。主導体層２ｃは、銅（Ｃｕ）や金（Ａｕ）のような電気伝導性の良好な金属からなるものであり、薄膜層２ｄは、例えば主導体層２ｃが銅から成る場合は、配線基板の上に密着金属層としてチタン（Ｔｉ）やクロム（Ｃｒ）が、その上に密着金属層と主導体層２ｃの接合を改善するための合金層としてチタン−銅合金層やクロム−銅合金層が、さらにその上に主導体層２ｃの下地層であるスパッタ層として銅の層が形成される。また、バリア層として白金（Ｐｔ）やニッケル（Ｎｉ）の層を合金層と密着層との間に必要に応じて形成してもよい。
【００３５】
主導体層２ｃに金を使用する場合は、主導体層２ｃを金層２ａとして機能させてバリア層としてニッケル層２ｂを形成することで、層の構成を減少させることもできる。
【００３６】
また、金層２ａの厚みは、0.1μｍ以上であることが好ましい。バンプ４を形成する際に、溶融したはんだに金層２ａが食われることで、はんだが突出部３ｂの下に拡がりやすくなるので、これより薄いと、このための金層２ａが少なくなってしまい、はんだが拡がり難くなって突出部３ｂが立ち上がり難くなる。
【００３７】
配線基板の主面にこのような端子電極２を形成するには、例えば以下のようにすればよい。まず、配線基板の主面の全面に、蒸着法やスパッタリング法，イオンプレーティング法等の薄膜形成法により、密着金属層，合金層およびスパッタ層を順次成膜して薄膜層２ｄを形成する。また、必要に応じてバリア層を合金層と密着層との間に形成する。
【００３８】
次に、薄膜層２ｂが端子電極２の形状に露出するような開口を有する一時レジスト膜を薄膜層２ｂの上に形成し、露出した薄膜層２ｂの上にめっき法等で銅や金等の主導体層２ｃを形成する。そして、一時レジスト膜を剥離し、主導体層２ｃで覆われていないスパッタ層，合金層および密着金属層をエッチングにより除去する。
【００３９】
そして、ニッケル層２ｂおよび金層２ａを、主導体層２ｃおよび薄膜層２ｄを覆うように電解めっき等のめっき法によって順次形成することで端子電極２を形成することができる。主導体層２ｃ，ニッケル層２ｂおよび金層２ａを形成するときに、下面端子電極１ｃの表面にも同時に各めっき層を形成してもよい。
【００４０】
また、図３（ｂ）に示す例のように、端子電極２の金層２ａより下の層を内部配線１ｂの絶縁層１ａから露出する部分に比較して大きく形成し、金層２ａの平面視での大きさを端子電極２の下層の大きさより小さくすると、焼成収縮のばらつき等によって内部配線１ｂの位置がずれたとしても、端子電極２と内部配線１ｂとの電気的な接続を確実に行ないつつ、所定の大きさおよび配置でバンプ４を形成することができるので好ましい。
【００４１】
この場合は、上記したのと同様の工程で端子電極２の最表面に金層２ａを形成した後、フォトリソグラフィ法で金層２ａの最終的に残す部分を覆うように一時レジスト膜を形成し、エッチングによって周囲の金層を剥離する。そして一時レジスト膜を剥離し、クロム（Ｃｒ）層を蒸着によって全面に、0.01μｍ〜0.2μｍの厚みで形成する。次いで、再度フォトリソグラフィ法によって金層２ａの外側に一時レジスト膜を形成し、エッチングによって不要なクロム層を剥離することで、図３（ｂ）示す例のような、金層２ａの外側にクロム層２ｅが形成された端子電極２を形成することができる。金層２ａの外側にクロム層２ｅを形成することで、バンプ４を形成する際に、はんだが金層２ａの外にまで濡れ広がることが無いので、バンプ４の寸法精度や位置精度を高くすることができる。
【００４２】
レジスト層３は、バンプ４を形成する際に突出部３ｂが立ち上がってバンプ４の側面に沿った壁となることで、バンプ４の幅方向の広がりを抑えるものである。このような効果を得るためには、突出部３ａは外周部３ａの２箇所以上から延びるものであればよい。このとき、端子電極２の外周に等間隔で配置する。例えば、図５および図６に示す例のように、端子電極２が縦横に格子状に配列されている場合は、１つのバンプ４に対して最もショートしやすい、即ち最も近接した（隣接した）位置のバンプ４は、縦横の並びの４つである。図６に示す例のように、突出部３ａを２箇所に設け、その位置が縦方向のものと横方向のものを交互に配列すると、隣接するバンプ４間において、バンプ４を形成した際に立ち上がった突出部３ａが、少なくとも１つは存在することとなる。また、図１および図４に示す例のように、端子電極２の配置が、１つの端子電極２の周囲に６つの端子電極２が六角形状に均等に隣接するような場合であれば、隣接するバンプ４間に少なくとも１つの立ち上がった突出部３ｂが存在するには、図４に示す例のように、突出部３ａは６つの端子電極２の１つおきに対応するようにして少なくとも３つ設ければよい。即ち、上述したように、突出部３ｂは隣接する端子電極２同士の金層２ａの中心を結ぶ直線に沿って配置されていることが好ましい。そして、突出部３ｂを隣接する端子電極２同士の金層２ａの中心を結ぶ直線の全てに沿って形成していると、隣接するバンプ４間には２つの立ち上がった突出部３ｂが存在することとなるので、バンプ４間の絶縁性の確保がより確実なものとなる。例えば、１つの端子電極２の周囲に６つの端子電極２が六角形状に均等に隣接するような場合であれば、図１に示す例のように、レジスト層３に６つの突出部３ｂを設け、端子電極２が縦横に格子状に配列されている場合は、図５に示す例のように、レジスト層３に４つの突出部３ｂを設けるのが好ましい。
【００４３】
また、レジスト層３は、図１〜図４に示す例のように、複数の端子電極２のそれぞれの金層２ａの周囲を覆うように個別に複数形成してもよいし、図５および図６に示す例のように、レジスト層３の外周部３ａが回路基板１の主面の金層２ａ以外の部分の全てを覆った、つながったものとしてもよい。あるいは、いくつかの端子電極２をまとめてグループとして覆うように形成してもよい。絶縁層１ａとレジスト層３との間で熱膨張係数が大きく異なる場合は、回路基板１の全面ではなく端子電極２の周囲だけにレジスト層３を形成する方が、回路基板１の反りやレジスト層３の剥離の発生を抑えることができるので好ましい。
【００４４】
レジスト層３の突出部３ｂの形状は、複数の突出部３ｂが外周部３ａから内側に延びるので、図１，図２および図４〜図６に示す例のように、外周部３ａ側の幅より先端側の幅の方が小さい形状とすると、バンプ４を支える面積をより大きくすることができるが、外周部３ａ側の幅と先端側の幅とが同じであってもよい。図３（ａ）に示す例のように、外周部３ａと接続する部分の幅を小さくすることによって、この部分で折れ曲がりやすくしてもよい。図１〜図６に示す例では２〜６個の突出部３ｂを設けているが、突出部３ｂの数を増やして全体の幅を小さくすることによって折れ曲がりやすくしてもよい。
【００４５】
レジスト層３は、バンプ４のはんだに濡れ難く、バンプ４を形成する際の加熱に対する耐熱性があるものであり、樹脂やクロム等の金属から成るものである。バンプ４を形成する際にレジスト層３の突出部３ｂが立ち上がりやすいように、バンプ４のはんだより比重が小さく、金層２ａとの密着力が小さい、樹脂製のレジスト層３が好ましい。また、レジスト層３が電気的絶縁性の材料から成るものであれば、隣接するバンプ４間に絶縁物である突出部３ｂが存在することとなり、ショートの発生を抑えるのにより効果的であるので、絶縁性の樹脂が好ましい。図５および図６に示す例のように、回路基板１の主面の全面にレジスト層３を形成する場合であれば、複数の端子電極２間でショートしないように絶縁性の樹脂から成るレジスト層３とする。
【００４６】
次に、レジスト層３を形成するには、例えば、レジスト層３が樹脂から成る場合であれば、以下のようにすればよい。
【００４７】
まず、硬化させることでレジスト層３となる未硬化のレジスト樹脂を、端子電極２を形成した配線基板の主面の全面に形成する。形成方法としては、未硬化のレジスト樹脂が液状である場合であれば、スピンコート法やローラーコート法を用いればよい。また、未硬化のレジスト樹脂がシート状である場合であれば、温度もしくは圧力の片方もしくは両方を加えて密着させればよい。その後、フォトリソグラフィ法を用いて、金層２ａの周囲を覆う外周部３ａと外周部３ａの２箇所以上から金層２ａの中心に向かって延びて金層２ａの一部を覆う突出部３ａとを有する形状のレジスト層３を形成することで、本発明の回路基板１となる。
【００４８】
レジスト層３が金層２ａとあまり強く接合していると、レジスト層３の突出部３ｂの下の金層２ａ上にはんだが濡れ拡がり難くなり、突出部３ｂが立ち上がり難くなるので、上述したように、レジスト層３は金層２ａとの密着力（剥離強度）が小さいのが好ましい。具体的には、レジスト層３と金層２ａとの剥離強度が5000Ｎ／ｍ未満であることが好ましい。レジスト層３が樹脂から成る場合であれば、ほとんどの場合に剥離強度は5000Ｎ／ｍとなる。このとき、はんだバンプ４を形成する際のリフロー温度に耐えることができる樹脂としては、例えば、ポリイミド樹脂，ポリフェニレンサルファイド樹脂，全芳香族ポリエステル樹脂，フッ素樹脂、シロキサン変性ポリアミドイミド樹脂，シロキサン変性ポリイミド樹脂またはビスマレイミドトリアジン樹脂を用いればよい。
【００４９】
また、バンプ４が幅方向に大きくなるのを立ち上がった突出部３ｂが元に戻ろうとする力によって抑えるためには、レジスト層３のヤング率は１ＧＰａ〜15ＧＰａ程度であるのが好ましい。さらに、レジスト層３が例えば２層の樹脂から成るものとして、上層には硬めの樹脂を用い、下層には柔らかい樹脂を用いるのが好ましい。このようにすると、はんだバンプ４を形成する際に、はんだが柔らかい樹脂の下に入りやすいので突出部３ｂを確実に立ち上がらせることができ、上層の固めの樹脂が元に戻ろうとする応力によってはんだバンプ４が幅方向に広がるのを抑え、結果としてバンプ４の高さを高く形成することができるようになる。上層の樹脂には、例えば、ヤング率が５ＧＰａ〜15ＧＰａ程度のポリイミド樹脂，ポリフェニレンサルファイド樹脂，全芳香族ポリエステル樹脂またはフッ素樹脂を用い、下層の樹脂には、ヤング率が１ＧＰａ〜５ＧＰａ程度のシロキサン変性ポリアミドイミド樹脂，シロキサン変性ポリイミド樹脂，ポリイミド樹脂またはビスマレイミドトリアジン樹脂を用いればよい。このような下層の樹脂は、レジスト層３をシート状の樹脂を用いて形成するときに、接着剤層としても機能させることができる。
【００５０】
また、レジスト層３の厚みは、図１および図４に示す例のように、突出部３ｂを隣接する端子電極２同士の金層２ａの中心を結ぶ直線の全てに沿って形成する場合であれば、15μｍ以上であることが好ましい。レジスト層３の厚みが15μｍ以上であると、隣接するバンプ４の間に15μｍ以上の厚みの突出部３ａが２枚入ることとなり、バンプ４が大きくつぶれたとしても、隣接するバンプ４の間隔は確実に30μｍ以上となって絶縁性を確保することができるので好ましい。同様の理由で、図４および図６に示す例のように、隣接するバンプ４の間にレジスト層３の突出部３ａが１枚入る場合は、レジスト層３の厚みは30μｍ以上であることが好ましい。
【００５１】
このような本発明の回路基板１の端子電極２の上に、例えば、はんだペーストをスクリーン印刷によって適量供給し、加熱することによって、図７に示す例のような、本発明のはんだバンプ４付き回路基板１となる。
【００５２】
はんだペーストは、錫−銀合金や、錫−銀−銅合金等の錫を主成分とするはんだ、例えば、錫−銀共晶合金（錫96.5質量％−銀3.5質量％)から成るはんだ粒子にフラックスや、チクソ剤等を加えたものである。なお、錫を主成分とするはんだとは、少なくとも、錫の含有率が60質量％以上含有しているはんだのことをいい、上記錫−銀共晶はんだ以外に、例えば錫−銀−銅はんだ（錫95.75質量％−銀3.5質量％−銅0.75質量％）や錫−銀−銅−ビスマスはんだ（錫94.95質量％−銀3.5質量％−銅0.75質量％−ビスマス0.8質量％）等があり、通常、アンチモンあるいは鉛等の不可避不純物が微量含まれている。なお、他の合金のはんだを用いてもかまわない。
【００５３】
このはんだペーストを回路基板１の表面の端子電極２上にスクリーン印刷法等で印刷して、窒素雰囲気中で加熱してリフローすることで、はんだが端子電極２の金層２ａ上に濡れ拡がることによって、レジスト層３の突出部３ｂがはんだの側面に沿って立ち上がる。これを冷却してはんだバンプ４を形成した後に、フラックスを溶剤等で洗浄することによって、レジスト層３の突出部３ｂが外周部３ａから折れ曲がって立ち上がっており、はんだから成るバンプ４が金層２ａ上に突出部３ｂに支えられて形成されているバンプ４付き回路基板１となる。
【００５４】
具体的には、例えば、次のようにしてバンプ４付き回路基板１を作製することができる。図１および図２に示す例のように配列された、最表層が厚み0.5μｍの金層２ａである、直径が0.3ｍｍの端子電極２の上に、レジスト層３として硬化後のヤング率が約３ＧＰａのポリイミド樹脂ペーストを約15μｍの厚みでローラーコーティングによって配線基板の主面全面に形成し、フォトリソグラフィ法によって図１および図２に示す例のような形状のレジスト層３を以下の寸法となるように形成する。外周部３ａの直径は0.5ｍｍとして端子電極２の周囲に沿って形成し、突出部３ｂは、突出長さを0.12ｍｍとし、先端の幅を0.02ｍｍとし、外周部３ａ側の幅を0.10ｍｍとする。その後、400℃３時間でポリイミド樹脂を架橋させることでレジスト層３を形成する。次に、粒径が20μｍ以下の錫96.5％−銀3.5％の共晶はんだにＲＭＡタイプのフラックスを重量比率で13％加えたはんだペーストを、スクリーン印刷によって各端子電極２上に直径を0.4ｍｍとし、厚みを0.12ｍｍとして塗布し、窒素中で約250℃でリフローすることによって、はんだは露出した端子電極２の金層２ａの表面に溶融接着するとともに、金層２ａがはんだに食われるにつれてはんだが突出部３ｂの下に入り込み、突出部３ｂを立ち上げる。そして、フラックスを洗浄して除去することで、底面の直径が約0.3ｍｍで、高さが約0.18ｍｍの縦長の半球状のはんだバンプ４の側面に沿って突出部３ｂが立ち上がったバンプ４付き回路基板１が形成される。
【００５５】
このようにして作製したバンプ４付き回路基板１のはんだバンプ４上に、電子素子５の端子５ａを位置合わせして、窒素雰囲気中でバンプ４のはんだを加熱溶融することによって実装すると、図８に示す例のような電子装置となる。電子素子５は、ＬＳＩやＩＣ等の回路素子あるいはＣＴ断層撮影用等のフォトダイオードアレイ素子などである。電子素子５に替えて他の回路基板（第２の回路基板）を接続してもよい。また、回路基板１の端子電極２上にはんだペーストをスクリーン印刷等で塗布し、電子素子５の端子５ａを位置合わせしてリフローすることによって、バンプ４の形成と電子装置の作製とを同時に行なってもよい。
【符号の説明】
【００５６】
１・・・・・回路基板
１ａ・・・・絶縁層
１ｂ・・・・内部配線
１ｃ・・・・下面端子電極
２・・・・・端子電極
２ａ・・・・金層
２ｂ・・・・ニッケル層
２ｃ・・・・主導体層
２ｄ・・・・薄膜層
２ｅ・・・・クロム層
３・・・・・レジスト層
３ａ・・・・外周部
３ｂ・・・・突出部
４・・・・・バンプ
５・・・・・電子素子
５ａ・・・・端子
【図１】
2010263056.tif 000003
【図２】
2010263056.tif 000004
【図３】
2010263056.tif 000005
【図４】
2010263056.tif 000006
【図５】
2010263056.tif 000007
【図６】
2010263056.tif 000008
【図７】
2010263056.tif 000009
【図８】
2010263056.tif 000010
【図９】
2010263056.tif 000011