(57)【要約】【課題】信号に対するノイズの増加がなく安定したＰＬＬ周波数シンセサイザ回路及びその制御方法を提供する。【解決手段】電圧制御発振器の制御電圧をモニタし、制御電圧に応じて前記電圧制御発振器の変調感度との間で安定に動作するように設定されたループフィルタを切り替えるようにした。【選択図】図１
2010045504.tif 000002
【特許請求の範囲】
【請求項１】
電圧制御発振器の制御電圧をモニタし、該制御電圧に応じて前記電圧制御発振器の変調感度との間で安定に動作するように設定されたループフィルタを切り替えるようにしたことを特徴とするＰＬＬ周波数シンセサイザ回路。
【請求項２】
前記電圧制御発振器の制御電圧をデジタル信号に変換するＡＤコンバータと、該ＡＤコンバータの出力電圧に応じて前記ループフィルタを切り替える制御部とを備えたことを特徴とする請求項１記載のＰＬＬ周波数シンセサイザ回路。
【請求項３】
前記ループフィルタは、デマルチプレクサと、マルチプレクサと、該デマルチプレクサの出力側と前記マルチプレクサの入力側との間に接続された変調感度の異なる複数のループフィルタ本体とを備え、前記制御部からの指示により前記デマルチプレクサ及び前記マルチプレクサを切り替えることにより前記ループフィルタ本体を選択するようにしたことを特徴とする請求項２記載のＰＬＬ周波数シンセサイザ回路。
【請求項４】
外部から位相比較器に入力された基準信号と、該位相比較器にループフィルタを介して接続された電圧制御発振器からの出力との位相差が一定になるように、前記電圧制御発振器から前記位相比較器に分周器でフィードバックをかけて発振させ、前記電圧制御発振器の制御電圧をモニタし、該制御電圧に応じて前記電圧制御発振器の変調感度との間で安定に動作するように設定されたループフィルタを切り替えることを特徴とするＰＬＬ周波数シンセサイザ回路の制御方法。
【請求項５】
前記電圧制御発振器の制御電圧をデジタル信号に変換し、該デジタル信号の出力電圧に応じて前記ループフィルタを切り替えることを特徴とする請求項４記載のＰＬＬ周波数シンセサイザ回路の制御方法。
【請求項６】
前記ループフィルタは、デマルチプレクサの出力側とマルチプレクサの入力側との間に接続された変調感度の異なる複数のループフィルタ本体を備え、前記制御部からの指示により前記デマルチプレクサ及び前記マルチプレクサを切り替えることにより前記ループフィルタ本体を選択することを特徴とする請求項５記載のＰＬＬ周波数シンセサイザ回路の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＬＬ周波数シンセサイザ回路及びその制御方法に関する。
【背景技術】
【０００２】
本発明に関連する広帯域ＰＬＬ(Phase Locked Loop)周波数シンセサイザ回路について図４を参照して説明する。
図４は、本発明に関連する広帯域ＰＬＬ周波数シンセサイザ回路のブロック図である。
図４に示す広帯域ＰＬＬ周波数シンセサイザは、広帯域化により複数の変調感度（以下「Ｋｖ」と表記する）カーブをもつ電圧制御発振器(Voltage Controlled Oscillator：以下「ＶＣＯ」と表記する)４２と、ＶＣＯ４２からの出力信号を分配し１／Ｎに分周する分周器４４と、分周器４４の出力信号と基準信号源から基準信号Ｓ４１とを比較する位相比較器４１と、位相比較器４１からの出力信号Ｓ４３を平滑化しＶＣＯ４２に出力するループフィルタ４３とで構成される。
【０００３】
ここで、ＰＬＬ周波数シンセサイザ回路に関連する技術の一例が特許文献１、２に記載されている。
特許文献１の「無線機」は、「ＶＣＯ回路及びＰＬＬ回路を有する無線機において、起因する複数の特性のループフィルタ回路及び切替器を有し設定周波数により最適なループフィルタを切替えて使用する」ことを特徴とするものである。
【０００４】
この「無線機」によれば、ＶＣＯ制御電圧範囲の両端で変調感度偏差が大きくて諸特性が劣化していた為に使えない範囲を、切替器とＶＣＯ回路の変調感度を元に最適なループフィルタ特性を複数有し、設定周波数に従ってループフィルタを切り替えることで、ＶＣＯ制御電圧範囲内での変調感度偏差による諸特性の劣化を抑えることで、ＶＣＯ回路の制御電圧−発信周波数特性を広く使用する事が出来、ＶＣＯの広帯域化を図る事が出来るとしている。
【０００５】
特許文献２の「広帯域変調ＰＬＬ」は、「電圧制御発振器と、電圧制御発振器の出力信号を分周する分周器と、分周器の出力信号と基準信号との位相差に応じた信号を出力する位相比較器と、位相比較器の出力を平均化して電圧制御発振器に出力するループフィルタとを含むＰＬＬ部と、入力された変調データに基づき、電圧制御発振器に第１の変調信号を入力して変調をかける第１の変調入力部と、変調データに基づき、ＰＬＬ部の電圧制御発振器とは異なる位置に第２の変調信号を入力する第２の変調入力部と、を備え、電圧制御発振器は、第１の変調信号が入力される第１の制御端子と、第２の変調信号に基づいた信号が入力される第２の制御端子を有し、第１の変調入力部は、第１の制御端子における第１の変調感度を算出する変調感度算出手段と、算出された第１の変調感度に基づいて変調データの変調度を調整して第１の変調信号を出力する変調度調整手段とを有する」ことを特徴とするものである。
【０００６】
この「ＰＬＬ」によれば、各チャネル毎のルックアップテーブルが不要なため、小型かつ安価で、消費電力の小さい広帯域変調ＰＬＬを提供することができる。さらに、初期動作毎や通常変調動作等、実使用時の環境変動に追従することが可能なため、常に良好かつ安定な変調精度を実現する広帯域変調ＰＬＬを提供することができるとしている。
【特許文献１】特開２００４−２２１８２２号公報
【特許文献２】特開２００５−７２８７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図５は、図４に示した広帯域ＰＬＬ周波数シンセサイザ回路におけるＶＣＯ４２のＫｖカーブを示している。図５において、横軸は出力周波数を示し、縦軸は制御電圧を示す。
ＶＣＯ４２の出力周波数が２つのＫｖカーブを跨る場合、変調感度の非線形特性により、変調感度Ｋｖを最大と最小とで使用する場合が発生することになる。
【０００８】
ここで、複数の変調感度カーブをもつＶＣＯによる広帯域ＰＬＬ周波数シンセサイザ回路の出力周波数の広帯域化によって、出力周波数の設定時に変調感度カーブの切り替えが発生する場合、例えば温度変化によりＶＣＯ４２の制御電圧が変動した場合、同一周波数に設定しても変調感度カーブの切り替わりが発生し、変調感度が、最小から最大に変化する。
【０００９】
変調感度が大きくなった場合、変調感度をパラメータとするループゲインが大きくなるので、ループバンドが広くなり、周波数がロックせず発振する問題がある。
また、変調感度が小さくなった場合、ループゲインが小さくなるので、ループバンドが狭くなり、出力周波数の近傍ノイズが劣化する、すなわち信号に対するノイズが増加するという問題がある。
【００１０】
なお、特許文献１，２と本願との相違点については後述する。
【００１１】
そこで、本発明の目的は、信号に対するノイズの増加がなく安定したＰＬＬ周波数シンセサイザ回路及びその制御方法を提供することにある。
【課題を解決するための手段】
【００１２】
本発明の第１の装置は、電圧制御発振器の制御電圧をモニタし、該制御電圧に応じて前記電圧制御発振器の変調感度との間で安定に動作するように設定されたループフィルタを切り替えるようにしたことを特徴とする。
【００１３】
本発明の第１の方法は、外部から位相比較器に入力された基準信号と、該位相比較器にループフィルタを介して接続された電圧制御発振器からの出力との位相差が一定になるように、前記電圧制御発振器から前記位相比較器に分周器でフィードバックをかけて発振させ、前記電圧制御発振器の制御電圧をモニタし、該制御電圧に応じて前記電圧制御発振器の変調感度との間で安定に動作するように設定されたループフィルタを切り替えることを特徴とするＰＬＬ周波数シンセサイザ回路の制御方法。
【発明の効果】
【００１４】
本発明によれば、信号に対するノイズの増加がなく安定したＰＬＬ周波数シンセサイザ回路及びその制御方法の提供を実現することができる。
【発明を実施するための最良の形態】
【００１５】
＜特  徴＞
本発明に係るＰＬＬ周波数シンセサイザ回路は、内部に電圧制御発振器(ＶＣＯ)機能とＰＬＬ(Phase locked Loop)機能を実装したＰＬＬモジュール、特に複数の変調感度(Ｋｖ)カーブによりＶＣＯの出力周波数を広帯域化したＰＬＬモジュールにおいて、周波数の再設定によりＫｖカーブの切り替わりが発生した場合、特にＫｖカーブの切り替わるＶＣＯの制御電圧付近において周波数の再設定によりＶＣＯの変調感度の変化があった場合に、ＶＣＯの制御電圧をＡ／Ｄコンバータで検出し、Ａ／Ｄコンバータのデジタル信号に応じたループフィルタ(ＬＦ)の切替信号を制御部から出力し、あらかじめ設定されているＶＣＯの制御電圧に対応したループフィルタ（ＬＦ）に切り替えて、変調感度の変化分を打ち消すようにしてループバンドの変化量を少なくすることを特徴とする。
【００１６】
図１は、本発明に係るＰＬＬ周波数シンセサイザの一実施の形態のブロック図を示す。
＜構  成＞
図１に示すＰＬＬ周波数シンセサイザは、基準信号源１と、位相比較器２と、ループフィルタ３と、電圧制御発振器４と、分周器５とで構成される。
【００１７】
図示しない基準信号源は、基準信号Ｓ１を出力する。位相比較器１は、基準信号Ｓ１と分周器４により分周された分周信号Ｓ４との位相を比較しその差分信号Ｓ３を出力する。ループフィルタ３は、位相比較器１からの差分信号Ｓ３と平滑化し直流電圧Ｓ５を発生する。ＶＣＯ２は、直流電圧Ｓ５によって出力信号Ｓ２の発振周波数が制御される。分周器４は、ＶＣＯ２からの出力信号を分周して分周信号Ｓ４を位相比較器１へ出力する。
【００１８】
さらに、アナログ−デジタル変換部（Ａ／Ｄコンバータ）５は、ループフィルタ３で発生した直流電圧をデジタル信号Ｓ５に変換する。制御部６は、Ａ／Ｄコンバータ５からのデジタル信号Ｓ７によりループフィルタ３に対してループフィルタ３の切替信号Ｓ６を出力する。
【００１９】
図３は、図１に示したＰＬＬ周波数シンセサイザに用いられるループフィルタのブロック図の一例を示している。
図３に示すループフィルタ３４は、切替スイッチ３１と、切替スイッチ３２と、第１の変調感度範囲を有するループフィルタ３３と、第１の変調感度範囲より小さい第２の変調感度範囲を有するループフィルタ３４とで構成される。
【００２０】
切替スイッチ３１、３２は、制御部７より出力される切替信号Ｓ６によりループフィルタを切り替える。
切替スイッチ３１としては、例えば、デマルチプレクサが挙げられ、切替スイッチ３２としては、例えばマルチプレクサが挙げられる。
【００２１】
図１において、ループフィルタ３（ＬＦ）で平滑化されたＶＣＯ２の制御電圧Ｓ５は、ＶＣＯ２とＡ／Ｄコンバータ５に分配される。分配されたＶＣＯ２の制御電圧Ｓ５をＡ／Ｄコンバータ５でデジタル信号Ｓ７に変換する。制御部６はデジタル信号Ｓ７に対応したループフィルタ３に切替る信号Ｓ６を出力する。切り替えたループフィルタ３（ＬＦ）は、ＶＣＯ２の変調感度Ｋｖの変化に対してループバンドの変化が小さくなる定数に設定されている。
【００２２】
＜動  作＞
以下、図１に示したＰＬＬ周波数シンセサイザの動作について説明する。
位相比較器２の出力信号Ｓ３がループフィルタ３により平滑化された電圧となり、Ａ／Ｄコンバータ５によりデジタル信号Ｓ７に変換される。制御部６は、デジタル信号Ｓ７を入力され、ループフィルタ３にデジタル信号Ｓ６を出力する。ループフィルタ３は、デジタル信号Ｓ６よりＶＣＯの変調感度Ｋｖに対してループバンドの変化が少ないループフィルタ３３またはループフィルタ３４への切り替えを行う。
【００２３】
図２は、図１に示したＰＬＬ周波数シンセサイザのＶＣＯの変調感度カーブとループフィルタを切り替えるＶＣＯの制御電圧との関係を示している。
ＶＣＯ２の制御電圧が「１Ｖ〜３Ｖ」までを変調感度が大きい(８０ＭＨｚ〜５０ＭＨｚ)時のループフィルタ３３を選択し、ＶＣＯの制御電圧が「２．５Ｖ〜４Ｖ」までを変調感度が小さい（６０ＭＨｚ〜３０ＭＨｚ）時のループフィルタ３４を選択する。
【００２４】
＜効果の説明＞
以上説明したように本発明によれば、以下に記載するような効果がある。
所望の出力周波数において、ＶＣＯの変調感度が変化した場合に、変調感度をパラメータとするループゲインの変化を打ち消すループフィルタに切り替えることで、発振または近傍ノイズの劣化のない安定したＰＬＬ周波数シンセサイザ回路を実現することができる。
【００２５】
なお、上述した実施の形態は、本発明の好適な実施の形態の一例を示すものであり、本発明はそれに限定されることなく、その要旨を逸脱しない範囲内において、種々変形実施が可能である。
【００２６】
ここで、特許文献１に記載の発明は、二つのループフィルタを用いているが、設定周波数により切り替えているだけであり、変調感度を参照していない点で本実施形態と相違する。しかも特許文献１に記載の発明は、出力側がＶＣＯに接続されているため、ループフィルタがラグ型フィルタもしくはラグ・リード型フィルタの場合には常にコンデンサが並列接続されることになり、不安定となる。
【００２７】
また、特許文献２に記載の発明は、ＡＤコンバータを用いているものの、そのＡＤコンバータの出力をループフィルタにフィードバックすることなく、制御信号生成に用いている点で本実施形態と相違する。
従って、これら特許文献１，２に記載の発明を組み合わせても本実施形態に想到することは困難である。
【産業上の利用可能性】
【００２８】
本発明は、送信機、受信機、送受信機、標準信号発生器等に利用できる。
【図面の簡単な説明】
【００２９】
【図１】本発明に係るＰＬＬ周波数シンセサイザの一実施の形態のブロック図である。
【図２】図１に示したＰＬＬ周波数シンセサイザのＶＣＯの変調感度カーブとループフィルタを切り替えるＶＣＯの制御電圧との関係を示している。
【図３】図１に示したＰＬＬ周波数シンセサイザに用いられるループフィルタのブロック図の一例である。
【図４】本発明に関連する広帯域ＰＬＬ周波数シンセサイザ回路のブロック図である。
【図５】図４に示した広帯域ＰＬＬ周波数シンセサイザ回路におけるＶＣＯ４２のＫｖカーブを示す図である。
【符号の説明】
【００３０】
１    位相比較器
２    電圧制御発振器（ＶＣＯ）
３    ループフィルタ（ＬＦ）
４    分周器
５    Ａ／Ｄコンバータ
６    制御部
【図１】
2010045504.tif 000003
【図２】
2010045504.tif 000004
【図３】
2010045504.tif 000005
【図４】
2010045504.tif 000006
【図５】
2010045504.tif 000007