(57)【要約】【課題】送信経路側と検波回路との間に直流を流すことが可能な送信出力検波装置を提供する。【解決手段】ソース及びドレインのどちらか一方が電力増幅回路側端子１１に接続され、他方がアンテナ側端子１２に接続されて送信信号を通す送信経路を形成し、ゲートが制御端子１５に接続されたＦＥＴ３１と、ドレインが電力増幅回路側端子１１に接続され、ゲートが制御端子１６に接続されたＦＥＴ３３と、ＦＥＴ３３のソースに接続され、ＦＥＴ３３から漏洩した送信信号を検波する検波手段である検波部４０とを備えている。【選択図】図２
2010028227.tif 000002
【特許請求の範囲】
【請求項１】
ソース及びドレインのどちらか一方が電力増幅回路側端子に接続され、他方がアンテナ側端子に接続されて送信信号を通す送信経路を形成し、ゲートが第１の制御端子に接続された第１の電界効果型トランジスタと、
ソース及びドレインのどちらか一方が前記電力増幅回路側端子に接続され、ゲートが前記第１の制御端子とは異なる第２の制御端子に接続された第２の電界効果型トランジスタと、
前記第２の電界効果型トランジスタのソース及びドレインのどちらか他方に接続され、前記第２の電界効果型トランジスタから漏洩した前記送信信号を検波する検波手段と、
を備えていることを特徴とする送信出力検波装置。
【請求項２】
ソース及びドレインのどちらか一方が前記第２の電界効果型トランジスタの前記電力増幅回路側端子とは反対側の端子に接続され、他方が接地端子に接続され、ゲートが前記第２の制御端子に接続された第３の電界効果型トランジスタを更に備えたことを特徴とする請求項１に記載の送信出力検波装置。
【請求項３】
ソース及びドレインのどちらか一方が前記第１の電界効果型トランジスタと前記アンテナ側端子との間の前記送信経路に接続され、他方が受信回路側端子もしくは第２の送信回路側端子に接続されて受信信号もしくは第２の送信信号を通す受信経路もしくは第２の送信経路を形成し、ゲートが前記第１の制御端子とは異なる第２の制御端子に接続された第４の電界効果型トランジスタと、
ソース及びドレインのどちらか一方が前記第４の電界効果型トランジスタと前記受信回路側もしくは前記第２の送信回路端子との間に接続され、他方が接地もしくは接地側の端子に接続され、ゲートが前記第１の制御端子に接続された第５の電界効果型トランジスタと、
を更に備えたことを特徴とする請求項１または２に記載の送信出力検波装置。
【請求項４】
ソース及びドレインのどちらか一方が電力増幅回路側端子に接続され、他方がアンテナ側端子に接続されて送信信号を通す送信経路を形成し、ゲートが第１の制御端子に接続された第１の電界効果型トランジスタと、
ソース及びドレインのどちらか一方が前記第１の電界効果型トランジスタと前記アンテナ側端子との間の前記送信経路に接続されて受信信号を通す受信経路を形成し、ゲートが前記第１の制御端子とは異なる第２の制御端子に接続された第２の電界効果型トランジスタと、
ソース及びドレインのどちらか一方が前記第２の電界効果型トランジスタのソース及びドレインのどちらか他方に接続され、他方が受信回路側端子に接続されて前記受信経路を形成し、ゲートが前記第２の制御端子に接続された前記第３の電界効果型トランジスタと、
ソース及びドレインのどちらか一方が前記第２の電界効果型トランジスタと前記第３の電界効果型トランジスタとの接続部に接続され、ゲートが前記第１の制御端子に接続された第４の電界効果型トランジスタと、
前記第４の電界効果型トランジスタのソース及びドレインのどちらか他方に接続され、前記第２の電界効果型トランジスタから漏洩した送信信号を検波する検波手段と、
を備えていることを特徴とする送信出力検波装置。
【請求項５】
ソース及びドレインのどちらか一方が第１の電力増幅回路側端子に接続され、他方がアンテナ側端子に接続されて送信信号を通す第１の送信経路を形成し、ゲートが第１の制御端子に接続された第１の電界効果型トランジスタと、
ソース及びドレインのどちらか一方が前記第１の電界効果型トランジスタと前記アンテナ側端子との間の前記第１の送信経路に接続されて送信信号を通す第２の送信経路を形成し、ゲートが前記第１の制御端子とは異なる第２の制御端子に接続された第２の電界効果型トランジスタと、
ソース及びドレインのどちらか一方が前記第２の電界効果型トランジスタのソース及びドレインのどちらか他方に接続され、他方が第２の電力増幅回路側端子に接続されて前記第２の送信経路を形成し、ゲートが前記第２の制御端子に接続された前記第３の電界効果型トランジスタと、
ソース及びドレインのどちらか一方が前記第２の電界効果型トランジスタと前記第３の電界効果型トランジスタとの接続部に接続され、ゲートが前記第１の制御端子に接続された第４の電界効果型トランジスタと、
前記第４の電界効果型トランジスタのソース及びドレインのどちらか他方に接続され、前記第２の電界効果型トランジスタまたは前記第４の電界効果型トランジスタから漏洩した送信信号を検波する検波手段と、
を備えていることを特徴とする送信出力検波装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅された高周波信号の送信出力検波装置に関する。
【背景技術】
【０００２】
携帯端末等の移動体通信に用いる無線送受信機は、消費電力低減のため、基地局との距離等に応じて、送信電力を適するレベルに変化させる制御が行われる。制御は、例えば、送信電力を検波して、電力増幅回路に送り、電力利得を変化させることにより行われる。
【０００３】
送信電力を検波するために、一般的には、例えば高周波スイッチを設けている場合、電力増幅回路と高周波スイッチとの間に、送信電力を分配するための方向性結合器が配置されることが多い。方向性結合器は、送信出力の一部を取り出すために、挿入損失が発生することになる。この挿入損失分を予め上乗せして電力増幅回路から出力する必要があり、消費電力が増大するという問題がある。また、方向性結合器は、例えば、外付け部品として設置する場合には実装するための面積、同一基板状に形成する場合は配置するための占有面積が必要となる。
【０００４】
これらの問題を解決するために、例えば、高周波スイッチ回路の送信側ＦＥＴスイッチ回路を構成するＦＥＴ（Field Effect Transistor）のソース（またはドレイン）端子とゲート端子間の寄生容量による高周波信号の制御端子（ゲート）への漏れを利用して、電力増幅回路へフィードバックする高周波スイッチ回路が開示されている（例えば、特許文献１参照。）。
【０００５】
開示された高周波スイッチ回路は、方向性結合器を不要とするものの、検波回路がコンデンサからなる高周波通過素子を介してゲートへ接続されているので、高周波スイッチとなる回路と検波回路との間に直流を流すことができないという問題を有している。すなわち、電力増幅回路からの送信経路側と検波回路との間は、直流による製品検査はできず、製品選別が効率的に行えないという問題を有している。
【特許文献１】特開２００６−２５０６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、送信経路側と検波部との間に直流を流すことが可能な送信出力検波装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様の送信出力検波装置は、ソース及びドレインのどちらか一方が電力増幅回路側端子に接続され、他方がアンテナ側端子に接続されて送信信号を通す送信経路を形成し、ゲートが第１の制御端子に接続された第１の電界効果型トランジスタと、ソース及びドレインのどちらか一方が前記電力増幅回路側端子に接続され、ゲートが前記第１の制御端子とは異なる第２の制御端子に接続された第２の電界効果型トランジスタと、前記第２の電界効果型トランジスタのソース及びドレインのどちらか他方に接続され、前記第２の電界効果型トランジスタから漏洩した前記送信信号を検波する検波手段とを備えていることを特徴とする。
【０００８】
また、本発明の別の態様の送信出力検波装置は、ソース及びドレインのどちらか一方が電力増幅回路側端子に接続され、他方がアンテナ側端子に接続されて送信信号を通す送信経路を形成し、ゲートが第１の制御端子に接続された第１の電界効果型トランジスタと、ソース及びドレインのどちらか一方が前記第１の電界効果型トランジスタと前記アンテナ側端子との間の前記送信経路に接続されて受信信号を通す受信経路を形成し、ゲートが前記第１の制御端子とは異なる第２の制御端子に接続された第２の電界効果型トランジスタと、ソース及びドレインのどちらか一方が前記第２の電界効果型トランジスタのソース及びドレインのどちらか他方に接続され、他方が受信回路側端子に接続されて前記受信経路を形成し、ゲートが前記第２の制御端子に接続された前記第３の電界効果型トランジスタと、ソース及びドレインのどちらか一方が前記第２の電界効果型トランジスタと前記第３の電界効果型トランジスタとの接続部に接続され、ゲートが前記第１の制御端子に接続された第４の電界効果型トランジスタと、前記第４の電界効果型トランジスタのソース及びドレインのどちらか他方に接続され、前記第２の電界効果型トランジスタから漏洩した送信信号を検波する検波手段とを備えていることを特徴とする。
【０００９】
また、本発明の別の態様の送信出力検波装置は、ソース及びドレインのどちらか一方が第１の電力増幅回路側端子に接続され、他方がアンテナ側端子に接続されて送信信号を通す第１の送信経路を形成し、ゲートが第１の制御端子に接続された第１の電界効果型トランジスタと、ソース及びドレインのどちらか一方が前記第１の電界効果型トランジスタと前記アンテナ側端子との間の前記第１の送信経路に接続されて送信信号を通す第２の送信経路を形成し、ゲートが前記第１の制御端子とは異なる第２の制御端子に接続された第２の電界効果型トランジスタと、ソース及びドレインのどちらか一方が前記第２の電界効果型トランジスタのソース及びドレインのどちらか他方に接続され、他方が第２の電力増幅回路側端子に接続されて前記第２の送信経路を形成し、ゲートが前記第２の制御端子に接続された前記第３の電界効果型トランジスタと、ソース及びドレインのどちらか一方が前記第２の電界効果型トランジスタと前記第３の電界効果型トランジスタとの接続部に接続され、ゲートが前記第１の制御端子に接続された第４の電界効果型トランジスタと、前記第４の電界効果型トランジスタのソース及びドレインのどちらか他方に接続され、前記第２の電界効果型トランジスタまたは前記第４の電界効果型トランジスタから漏洩した送信信号を検波する検波手段とを備えていることを特徴とする。
【発明の効果】
【００１０】
本発明によれば、送信経路側と検波回路との間に直流を流すことが可能な送信出力検波装置を提供することが可能である。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施例について、図面を参照しながら説明する。以下に示す図では、同一の構成要素には同一の符号を付す。
【実施例１】
【００１２】
本発明の実施例１に係る送信出力検波装置について、図１乃至図３を参照しながら説明する。図１は送信出力検波装置の構成を模式的に示すブロック図である。図２は送信出力検波装置の回路を模式的に示す図である。図３は送信出力検波装置を構成する電界効果型トランジスタの変形例を模式的に示す図である。
【００１３】
図１に示すように、送信出力検波装置１は、ＳＰＤＴ（Single Pole Double Throw、単極双投）型の高周波スイッチ部８に検波部４０を付加させた構成である。送信出力検波装置１の中にあって、送信出力検波ユニット１０は、高周波スイッチ部８の切替手段２１を通る送信経路から送信信号の一部を漏洩させる切替・結合手段２３、及び漏洩した信号を検波して出力する検波部４０を有している。
【００１４】
高周波スイッチ部８は、高周波の電力増幅回路（図示略）から出力された送信信号を電力増幅回路側端子１１に入力して、アンテナ側端子１２から出力する。また、アンテナ側端子１２で受信した受信信号を受信回路側端子１３から受信回路（図示略）へ出力する。送信経路は、電力増幅回路側端子１１とアンテナ側端子１２との間に接続された切替手段２１により、接続／遮断（以下、オン／オフという）される。受信経路は、アンテナ側端子１２と受信回路側端子１３との間に接続された切替手段２２により、オン／オフされる。
【００１５】
電力増幅回路側端子１１と切替手段２１との間に、切替・結合手段２３が接続され、切替・結合手段２３に切替手段２４が接続され、切替手段２４に接地端子１９が接続されている。切替・結合手段２３及び切替手段２４は２段構成である。切替手段２２と受信回路側端子１３との間に、切替手段２５が接続され、切替手段２５に切替手段２６が接続され、切替手段２６に接地端子１９が接続されている。切替手段２５及び切替手段２６は２段構成である。
【００１６】
切替手段２１、２５、２６は、制御端子１５に接続されている。切替手段２２、２４及び切替・結合手段２３は、制御端子１６に接続されている。制御端子１５及び制御端子１６は、切替手段２１、２５、２６、並びに切替手段２２、２４及び切替・結合手段２３を相補的にオン／オフする信号を出力し、それぞれに接続された切替手段及び切替・結合手段は同期してオン／オフされる。
【００１７】
切替・結合手段２３と切替手段２４との間に、検波部４０が接続され、検波された電圧信号が検波部４０の検波出力端子１８へ出力され、例えば、検波出力端子１８から高周波の電力増幅回路の利得制御回路（図示略）へ出力される。
【００１８】
なお、送信出力検波装置１は、受信回路側端子１３を電力増幅側端子１１とは別の、すなわち、第２の電力増幅側端子として、受信経路を別（第２）の送信経路とすることによって、２つの送信経路を有する送信出力検波装置とすることは可能である。
【００１９】
図２に示すように、送信出力検波装置１は、例えば、切替手段２１、２２、２４、２５、２６及び切替・結合手段２３が、それぞれ、電界効果トランジスタ（以下、ＦＥＴという）としてのＭＯＳＦＥＴ（Metal Oxide Semiconductor FET）及びゲートに接続された保護素子としての抵抗を組合せたもので置き換えられる。つまり、切替手段２１、２２、２４、２５、２６は、それぞれ、ＦＥＴ３１、３２、３４、３５、３６と保護抵抗３９の組合せからなり、切替・結合手段２３はＦＥＴ３３と保護抵抗３９の組合せからなる。ＦＥＴ３１、３５、３６は、それぞれのゲートが保護抵抗３９を介して制御端子１５に接続されている。ＦＥＴ３２、３３、３４は、それぞれのゲートが保護抵抗３９を介して制御端子１６に接続されている。
【００２０】
送信出力検波ユニット１０は、ソース及びドレインのどちらか一方が電力増幅回路側端子１１に接続され、他方がアンテナ側端子１２に接続されて送信信号を通す送信経路を形成し、ゲートが第１の制御端子である制御端子１５に接続された第１の電界効果型トランジスタであるＦＥＴ３１と、ドレインが電力増幅回路側端子１１に接続され、ゲートが第２の制御端子である制御端子１６に接続された第２の電界効果型トランジスタであるＦＥＴ３３と、ＦＥＴ３３のソースに接続され、ＦＥＴ３３から漏洩した送信信号を検波する検波手段である検波部４０とを備えている。なお、ＦＥＴ３３は、ソース及びドレインを互いに置き替えて接続することが可能であり、以下の説明において、ソース及びドレインのどちらかであると言及していないＦＥＴも、ソース及びドレインの同様な置き替えが可能である。
【００２１】
送信経路は、ＦＥＴ３１のソース及びドレインに直列に形成されている。電力増幅回路側端子１１とＦＥＴ３１との間の送信経路に、シャントに、ＦＥＴ３３のドレインが接続され、ＦＥＴ３３のソースは、ＦＥＴ３４のドレインに接続され、ＦＥＴ３４のソースは接地端子１９に接続されている。
【００２２】
受信経路は、ＦＥＴ３２のソース及びドレインに直列に形成されている。受信回路側端子１３とＦＥＴ３２との間の受信経路に、シャントに、ＦＥＴ３５のドレインが接続され、ＦＥＴ３５のソースは、ＦＥＴ３６のドレインに接続され、ＦＥＴ３６のソースは接地端子１９に接続されている。なお、ＦＥＴ３６を省略することは可能である。
【００２３】
ＦＥＴ３３とＦＥＴ３４との間に、検波部４０のダイオード４２のアノードが接続され、ダイオード４２のカソードが検波出力端子１８に接続されている。ダイオード４２のアノードに、インダクタ４１の一端が接続され、ダイオード４２のカソードに抵抗４３及びコンデンサ４４の一端が接続され、インダクタ４１、抵抗４３、及びコンデンサ４４の他端は接地端子１９に接続されている。
【００２４】
図３（ａ）に示すように、切替手段２１、２２、２４、２５、２６及び切替・結合手段２３は、それぞれ、１つのＭＯＳＦＥＴを基本とする構成が可能であるが、その他に、図３（ｂ）に示すように、ソース−ドレインを直列に接続した多段のＭＯＳＦＥＴを基本とする構成が可能である。また、図３（ｃ）に示すように、ソース−ドレイン間を高抵抗で接続した１つのＭＯＳＦＥＴを基本とする構成が可能であり、図３（ｄ）に示すように、ドレイン−ソースを直列に接続した多段のソース−ドレイン間を高抵抗で接続したＭＯＳＦＥＴを基本とする構成が可能である。更に、ＭＯＳＦＥＴに代えて、ＭＥＳＦＥＴ（Metal Semiconductor FET）とすることは可能である。
【００２５】
次に、送信出力検波装置１の動作について、図２を参照しながら説明する。送信時には、制御端子１５はＦＥＴ３１、３５、３６をオン状態に制御し、制御端子１６はＦＥＴ３２、３３、３４をオフ状態に制御する。ＦＥＴ３１がオンしており、ＦＥＴ３２、３３、３４がオフしているため、電力増幅回路側端子１１に入力された主な高周波の送信信号は、送信経路に沿ってアンテナ側端子１２へと出力される。
【００２６】
このとき、オフしているＦＥＴ３３のソース−ドレイン間の寄生容量により、高周波の送信信号の一部は、ＦＥＴ３３のソースとＦＥＴ３４のドレインとの間まで漏洩される。漏洩される電力の大きさは、電力増幅回路側端子１１に入力される高周波の送信信号の大きさに依存している。漏洩された電力は、ＦＥＴ３４がオフしているため、接地端子１９への漏洩は一部に限られ、ＦＥＴ３３とＦＥＴ３４との間に接続されている検波部４０へ、主に出力される。
【００２７】
なお、送信経路と検波部４０との間に、ＦＥＴ３３を配置している本実施例の他、例えば、ＦＥＴ３３を置き換えて、図３（ｂ）に示すように、ソース−ドレインを直列に接続した２段以上のＦＥＴが配置されても差し支えない。ＦＥＴの段数を増やすことにより検波部４０へ出力される漏洩電力を小さくして、検波部４０から出力される検波電圧の大きさを適するものとすることが可能となる。
【００２８】
検波部４０が、送信経路に及ぼす影響は無視できる程度に小さい。つまり、送信時、検波部４０は、オフ状態のＦＥＴ３３を介して送信経路に接続されており、ＦＥＴ３３は送信経路に対して影響を及ぼさない程度に高いインピーダンスの状態にあるからである。
【００２９】
また、ＦＥＴ３３及びＦＥＴ３４は、送信経路に対してシャントに、２段構成で接続されているので、個々のＦＥＴのドレインに印加される電圧を分圧でき、比較的大きな電圧を有する高周波の送信信号に対して耐性を有している。また、シャントのＦＥＴは、例えば、３段以上の構成とすることにより、更に大きな電圧を有する高周波の送信信号に対する耐性を持たせることが可能である。
【００３０】
検波部４０は、周知の回路構成をなしており、入力された漏洩電力はダイオード４２により検波されて、電圧信号に変換される。ここで、入力された漏洩電力である高周波の送信信号の一部はインダクタ４１により、入力された周波数にマッチングされ、また、抵抗４３及びコンデンサ４４により電圧信号が平滑化され、検波出力端子１８に出力される。
【００３１】
一方、オフしているＦＥＴ３２のソース−ドレイン間の寄生容量により、高周波の送信信号の一部は、受信回路側端子１３へも漏洩されるが、オンしている受信経路に対してシャントに接続されＦＥＴ３５、３６を介して、接地端子１９へ流され、例えば、受信回路側端子１３に接続される受信回路へ影響を及ぼさない程度に抑制される。
【００３２】
また、受信時には、制御端子１５はＦＥＴ３１、３５、３６をオフ状態に制御し、制御端子１６はＦＥＴ３２、３３、３４をオン状態に制御する。ＦＥＴ３２がオンしているためにアンテナ側端子１２に入力された主な高周波の受信信号は、受信経路に沿って、受信回路側端子１３へと出力される。このとき、オフしているＦＥＴ３１のソース−ドレイン間の寄生容量により、高周波の受信信号の一部は、電力増幅回路側端子１１へ漏洩されるが、オンしているＦＥＴ３３、３４を介して、接地端子１９へ流され、例えば、電力増幅回路側端子１１に接続される高周波増幅回路へ影響を及ぼさない程度に抑制される。
【００３３】
上述したように、送信出力検波装置１は、ＦＥＴ３３のソース−ドレイン間の寄生容量により漏洩する高周波の送信信号の一部を、検波部４０へ送って、検波出力を得ることが可能である。高周波スイッチ８としての機能を利用することによって、送信時、送信経路に直列なＦＥＴ３１はオン状態にあるように、一方、送信経路に対してシャントにあるＦＥＴ３３はオフ状態にあるように制御端子１５、１６により制御される。
【００３４】
その結果、送信出力検波装置１は、検波用の高周波の送信信号の一部を取り出すために、方向性結合器が不要となる。方向性結合器を配置するための基板面積または実装面積等が必要なくなり、面積増加または部品購入等のためのコストを削減可能となる。また、方向性結合器による挿入損失分が低減されるため、電力増幅回路から出力する高周波送信電力を低減可能となり、消費電力が削減される。
【００３５】
また、送信出力検波装置１は、高周波スイッチ８も含めて、電力増幅回路側端子１１、アンテナ側端子１２、検波出力端子１８、及び接地端子１９等の端子間で直流を流すことが可能な構成となっている。つまり、これらの端子間を直流的に遮断するコンデンサ等の素子が配置されてはいない。従って、送信出力検波装置１は、それぞれの端子間に直流を流して、良否判定を行うことが可能である。そして、直流による良否判定によって絞り込んだ後に、交流（高周波）による良否判定を行うことにより、製品選別を効率的に行うことが可能である。
【００３６】
また、送信出力検波装置１は、検波部４０を備えた高周波スイッチ８として、機能させることが可能である。高周波スイッチ８は、送信経路及び受信経路にそれぞれシャントに接続したＦＥＴ３３、３４及びＦＥＴ３５、３６により、それぞれ送受信端子間の良好なアイソレーションを有している。また、送信出力検波装置１は、ＦＥＴ３３を介して検波部４０と接続されることにより、特に送信信号への影響は、無視できる程度に低く抑えられ、しかも、送信経路を通る送信信号は、同期して、検波部４０で検波可能である。
【実施例２】
【００３７】
本発明の実施例２に係る送信出力検波装置について、図４を参照しながら説明する。図４は送信出力検波ユニットを複数個配置した送信出力検波装置の構成を模式的に示すブロック図である。実施例１とは、アンテナ側端子に複数個の送信出力検波装置が接続されていることが異なる。なお、実施例１と同一構成部分には同一の符号を付して、その説明は省略する。
【００３８】
図４に示すように、送信出力検波装置２は、実施例１の切替手段２４を付加した送信出力検波ユニット１０と同様の送信出力検波ユニット６０（区別する時は、６０−１、６０−２、６０−ｎ等と表示する）を２個以上のｎ個配置して構成されている。送信出力検波ユニット６０−１、６０−２、・・６０−ｎの送信経路は、一端をそれぞれの電力増幅回路側端子１１に接続され、切替手段２１を介して、他端を共通のアンテナ側端子１２に接続されている。それぞれの検波部４０は、それぞれの検波出力端子１８に接続されている。
【００３９】
切替手段２１、２４、切替・結合手段２３は、具体的には、図２に示すように、ＦＥＴ及び保護抵抗を組合せたもので置き換えられる。また、切替手段２１、２４、切替・結合手段２３は、実施例１の送信出力検波装置１と同様に、図３に示される多段のＭＯＳＦＥＴ等を基本とする構成が可能である。
【００４０】
次に、送信出力検波装置２の動作について、それぞれの切替手段及び切替・結合手段は、ＦＥＴを基本とする構成を有するものとして説明する。送信時には、実施例１の送信出力検波装置１と同様に、制御端子１５は切替手段２１をオン状態に制御し、制御端子１６は切替・結合手段２３及び切替手段２４をオフ状態に制御する。
【００４１】
このとき、オフしている切替・結合手段２３を構成するＦＥＴのソース−ドレイン間の寄生容量により、高周波の送信信号の一部は、切替・結合手段２３と切替手段２４との間に漏洩される。漏洩された電力は、実施例１の送信出力検波装置１と同様に、検波部４０へ主に出力され、検波されて、検波出力端子１８に出力される。
【００４２】
送信信号が、例えば、送信出力検波ユニット６０−１の送信経路を経て出力される場合、他の送信出力検波ユニット６０−２、・・６０−ｎの送信経路、すなわち、切替手段２１はオフ状態にあり、切替・結合手段２３及び切替手段２４はオン状態にある。
【００４３】
オフしている切替手段２１を構成するＦＥＴのソース−ドレイン間の寄生容量により、高周波の送信信号の一部は、送信出力検波ユニット６０−２、・・６０−ｎの電力増幅回路側端子１１へも漏洩されるが、オンしている切替・結合手段２３及び切替手段２４を介して、接地端子１９へ流され、例えば、電力増幅回路側端子１１に接続される高周波増幅回路へ影響を及ぼさない程度に抑制される。他の送信出力検波装置６０−２、・・６０−ｎのいずれかの送信経路を経て送信信号が出力される場合も、同様なオン／オフの関係を形成して、同様な効果を得ることが可能である。
【００４４】
送信出力検波ユニット６０−１と、他の送信出力検波ユニット６０−２、・・６０−ｎとの関係は、実施例１の送信信号と受信信号とに対して、本実施例では送信信号と送信信号との違いはあるものの、高周波信号を取り扱う点においては同様なので、実施例１の切替手段２１、２４及び切替・結合手段２３と、切替手段２２、２５、２６との関係と同様と考えることが可能である。従って、送信出力検波装置２は、実施例１の送信出力検波装置１と同様に動作可能で、送信出力検波装置１が有する効果と同様な効果を有している。なお、実施例１の切替手段２２、２５、２６と同様な回路を、アンテナ側端子１２に同様に接続して、送信出力検波装置２を、受信も可能な送信出力検波装置とすることは可能である。
【００４５】
また、送信出力検波装置２は、複数の送信出力検波ユニット６０で構成されているので、それぞれ独立した送信信号、例えば、異なる周波数の送信信号を共通のアンテナ側端子１２に出力可能である。
【００４６】
次に、上記実施例２の変形例について、図５を参照しながら説明する。図５は複数の送信出力接続ユニットと１つの検波部を配置した送信出力検波装置の構成を模式的に示すブロック図である。実施例２の送信出力検波装置２との違いは、複数の送信経路と１つの検波部で構成されていることである。なお、実施例１及び実施例２と同一構成部分には同一の符号を付して、その説明は省略する。
【００４７】
図５に示すように、送信出力検波装置３は、実施例２の送信出力検波ユニット６０から個々に接続されていた検波部４０を除いて、送信出力接続ユニット７１（区別する時は、７１−１、７１−２、７１−ｎ等と表示する）を構成し、それぞれの送信出力接続ユニット７１がセレクタ７３を介して、共通の検波部４０と接続されている。検波部４０は、検波出力端子１８に接続されている。
【００４８】
送信時、例えば、送信出力接続ユニット７１−１の送信経路の切替手段２１がオン状態に切り替えられると、セレクタ７３は、同期して、切替手段２１を有する送信出力接続ユニット７１−１と検波部４０とを接続する。なお、セレクタ７３は、切替・結合手段２３と切替手段２４との接続部から検波部４０へ達する経路が、直流的に接続された経路をなしている。
【００４９】
送信出力接続ユニット７１とセレクタ７３で接続された検波部４０とからなる送信出力検波装置３は、実施例２の送信出力検波装置２と同様な構成となり、送信出力検波装置２が有する効果と同様な効果を有している。セレクタ７３が必要であるものの、検波部４０は、共通に１つ配置されているので、送信出力接続ユニット７１の数が多くなるほど、面積効率は高くなる。
【実施例３】
【００５０】
本発明の実施例３に係る送信出力検波装置について、図６を参照しながら説明する。図６は送信出力検波装置の構成を模式的に示すブロック図である。実施例１とは、受信経路側に漏洩した電力を検波部へ入力することが異なる。なお、実施例１と同一構成部分には同一の符号を付して、その説明は省略する。
【００５１】
図６に示すように、送信出力検波装置４は、送信出力検波ユニット８０として、一方の端子が電力増幅回路側端子１１に接続され、他方の端子がアンテナ側端子１２に接続されて送信信号を通す送信経路を形成し、制御端子が第１の制御端子である制御端子１５に接続された第１の電界効果型トランジスタを有する切替手段２１と、切替手段２１とアンテナ側端子１２との間の送信経路に一方の端子が接続されて受信信号を通す受信経路を形成し、制御端子が第２の制御端子である制御端子１６に接続された第２の電界効果型トランジスタを有する切替・結合手段８１と、一方の端子が切替・結合手段８１の他方の端子に接続され、他方の端子が受信回路側端子１３に接続されて受信経路を形成し、制御端子が制御端子１６に接続された第３の電界効果型トランジスタを有する切替手段２２と、一方の端子が切替・結合手段８１と切替手段２２との接続部に接続され、制御端子が制御端子１５に接続された第４の電界効果型トランジスタを有する切替手段８２と、切替手段８２の他方の端子に接続され、切替・結合手段８１から漏洩した送信信号を検波する検波部４０とを備えている。
【００５２】
送信出力検波装置４は、更に、受信回路側端子１３に、受信経路に対してシャントに、２段構成に接続された切替手段２５及び切替手段２６が接続され、受信経路には切替手段２５が接続され、接地端子１９には切替手段２６が接続されている。切替手段２５、２６の制御端子は制御端子１５に接続されている。また、検波部４０は、検波出力端子１８に接続されている。なお、切替手段２６を省略することは可能である。
【００５３】
切替手段２１、２２、２５、２６、８２、切替・結合手段８１は、具体的には、図２に示す回路と同様に、ＦＥＴ及び保護抵抗を組合せたもので置き換えられる。また、切替手段２１、２２、２５、２６、８２、切替・結合手段８１は、実施例１の送信出力検波装置１と同様に、図３に示される多段のＭＯＳＦＥＴ等を基本とする構成が可能である。従って、制御端子１５、１６はＦＥＴのゲートと接続されている。
【００５４】
次に、送信出力検波装置４の動作について、それぞれの切替手段及び切替・結合手段は、ＦＥＴを基本とする構成を有するものとして説明する。送信時には、制御端子１５は切替手段２１、２５、２６、８２をオン状態に制御し、制御端子１６は切替・結合手段８１及び切替手段２２をオフ状態に制御する。切替手段２１がオンしており、切替・結合手段８１及び切替手段２２がオフしているため、電力増幅回路側端子１１に入力された主な高周波の送信信号は、送信経路に沿ってアンテナ側端子１２へと出力される。
【００５５】
このとき、オフしている切替・結合手段８１を構成するＦＥＴのソース−ドレイン間の寄生容量により、高周波の送信信号の一部は、切替・結合手段８１と切替手段２２との間に漏洩される。漏洩された電力は、切替手段２２がオフしているため、受信回路側端子１３への漏洩は一部に限られ、切替・結合手段８１と切替手段２２との間に接続されているオン状態の切替手段８２を介して検波部４０へ出力される。
【００５６】
検波部４０が、送信経路に及ぼす影響は無視できる程度に小さい。つまり、送信時、検波部４０は、オフ状態の切替・結合手段８１を介して送信経路に接続されており、切替・結合手段８１は送信経路に対して影響を及ぼさない程度に高いインピーダンスの状態にあるからである。
【００５７】
検波部４０は、実施例１と同様な回路構成をなしており、入力された漏洩電力はダイオード４２により検波されて、電圧信号に変換される。
【００５８】
オフしている切替手段２２を構成するＦＥＴのソース−ドレイン間の寄生容量により、切替・結合手段８１から漏洩した送信信号の一部は、受信回路側端子１３へも漏洩されるが、オンしている２段構成の切替手段２５、２６を介して、接地端子１９へ流され、例えば、受信回路側端子１３に接続される受信回路へ影響を及ぼさない程度に抑制される。
【００５９】
また、受信時には、制御端子１５は切替手段２１、２５、２６、８２をオフ状態に制御し、制御端子１６は切替・結合手段８１及び切替手段２２をオン状態に制御する。切替・結合手段８１及び切替手段２２がオンしているためにアンテナ側端子１２に入力された主な高周波の受信信号は、受信経路に沿って、受信回路側端子１３へと出力される。
【００６０】
このとき、オフしている切替手段２１及び切替手段８２を構成するＦＥＴのソース−ドレイン間の寄生容量により、高周波の受信信号の一部は、電力増幅回路側端子１１及び検波部４０へ漏洩されるが、受信信号は、送信信号に比較して桁違いに小さいので、漏洩される受信信号は、例えば、電力増幅回路側端子１１に接続される高周波増幅回路及び検波部４０へ影響を及ぼさない程度に抑制することが可能となる。つまり、例えば、送信経路にシャントにＦＥＴ等からなる切替手段等が接続されなくても十分機能する。なお、実施例１と同様に、例えば、２段構成の切替手段２３、２４を構成するＦＥＴ３３、３４を電力増幅回路側端子１１に接続することは差し支えない。
【００６１】
上述したように、送信出力検波装置４は、アンテナ側端子１２より受信経路側にある切替・結合手段８１を構成するＦＥＴのソース−ドレイン間の寄生容量により漏洩する高周波の送信信号の一部を、検波部４０へ送って、検波出力を得ることが可能である。高周波スイッチとしての機能を利用することによって、送信時、送信経路に直列な切替手段２１、及び検波部４０へ通ずる切替手段８２等はオン状態にあるように、受信経路にある切替・結合手段８１及び切替手段２２はオフ状態にあるように制御端子１５、１６により制御される。
【００６２】
その結果、送信出力検波装置４は、実施例１の送信出力検波装置１が有する効果と同様な効果を有している。送信出力検波装置４は、送信信号に対するアイソレーションが良好な高周波スイッチとして機能することが可能である。
【００６３】
また、上記実施例３の変形例について、図７を参照しながら説明する。図７は送信出力検波装置の構成を模式的に示すブロック図である。実施例３とは、アンテナ側端子に接続された２つの送信経路の送信出力検波を１つの検波部で行うことが異なる。なお、実施例１及び実施例３と同一構成部分には同一の符号を付して、その説明は省略する。
【００６４】
図７に示すように、送信出力検波装置５は、送信出力検波ユニット９０として、一方の端子が第１の電力増幅回路側端子である電力増幅回路側端子１１−１に接続され、他方の端子がアンテナ側端子１２に接続されて送信信号を通す送信経路を形成し、制御端子が第１の制御端子である制御端子１５に接続された第１の電界効果型トランジスタを有する切替手段２１と、切替手段２１とアンテナ側端子１２との間の送信経路に一方の端子が接続されて送信信号を通す別の送信経路を形成し、第２の制御端子である制御端子１６に接続された第２の電界効果型トランジスタを有する切替・結合手段８１と、一方の端子が切替・結合手段８１の他方の端子に接続され、他方の端子が第２の電力増幅回路側端子である電力増幅回路側端子１１−２に接続されて送信経路を形成し、制御端子が制御端子１１−２に接続された第３の電界効果型トランジスタを有する切替手段２２と、切替・結合手段８１と切替手段２２との接続部に接続され、制御端子が制御端子１５に接続された第４の電界効果型トランジスタを有する切替・結合手段９２と、切替・結合手段９２の他方の端子に接続され、切替・結合手段８１または切替・結合手段９２から漏洩した送信信号を検波する検波部４０とを備えている。
【００６５】
送信出力検波装置５は、実施例３の送信出力検波装置４に比較して、更に、切替手段２１を通る送信経路の電力増幅回路側端子１１−１に、送信経路に対してシャントに、２段構成に接続された切替手段９３及び切替手段２４が接続され、送信経路には切替手段９３がされ、接地端子１９には切替手段２４が接続されている。切替手段９３、２４の制御端子は制御端子１６に接続されている。
【００６６】
切替・結合手段９２、切替手段９３、２４は、具体的には、図２に示す回路と同様に、ＦＥＴ及び保護抵抗を組合せたもので置き換えられる。
【００６７】
次に、送信出力検波装置５の動作について、それぞれの切替手段及び切替・結合手段は、ＦＥＴを基本とする構成を有するものとして説明する。電力増幅回路側端子１１−１を通って送信する時、制御端子１５は切替手段２１、２５、２６、切替・結合手段９２をオン状態に制御し、制御端子１６は切替・結合手段８１及び切替手段２２、９３、２４をオフ状態に制御する。切替手段２１がオンしており、切替・結合手段８１及び切替手段２２、９３、２４がオフしているため、電力増幅回路側端子１１−１に入力された主な高周波の送信信号は、送信経路に沿ってアンテナ側端子１２へと出力される。
【００６８】
このとき、高周波の送信信号の一部が、漏洩され、検波部４０へ出力される動作は、実施例３の送信出力検波装置４と同様である。
【００６９】
また、電力増幅回路側端子１１−２を通って送信する時、制御端子１５は切替手段２１、２５、２６、切替・結合手段９２をオフ状態に制御し、制御端子１６は切替・結合手段８１及び切替手段２２、９３、２４をオン状態に制御する。切替手段２２及び切替・結合手段８１がオンしており、切替手段２１、２５、２６、切替・結合手段９２がオフしているため、電力増幅回路側端子１１−２に入力された主な高周波の送信信号は、送信経路に沿ってアンテナ側端子１２へと出力される。
【００７０】
このとき、オフしている切替・結合手段９２を構成するＦＥＴのソース−ドレイン間の寄生容量により、高周波の送信信号の一部は、検波部４０へ漏洩される。この送信時、検波部４０は、オフ状態の切替・結合手段９２を介して送信経路に接続されており、切替・結合手段９２は送信経路に対して影響を及ぼさない程度に高いインピーダンスの状態にあるので、送信経路への影響は無視できる程度に小さい。
【００７１】
オフしている切替手段２１を構成するＦＥＴのソース−ドレイン間の寄生容量により、漏洩した送信信号の一部は、電力増幅回路側端子１１−１へも漏洩されるが、オンしている２段構成の切替手段９３、２４を介して、接地端子１９へ流され、例えば、電力増幅回路側端子１１−１に接続される高周波増幅回路へ影響を及ぼさない程度に抑制される。
【００７２】
上述したように、送信出力検波装置５は、実施例３の送信出力検波装置４に、切替手段９３、２４を設けた構成とすることにより、アンテナ側端子１２に接続された相対向する２つの高周波の送信信号に対応することが可能となる。つまり、送信出力検波装置５は、実施例３の送信出力検波装置４が有する効果と同様な効果を有している。更に、１つの送信出力検波ユニット９０で２方向の高周波の送信信号を検波することが可能な送信出力検波装置５を構成可能であって、送信出力検波装置５の配置面積効率、製品選別の効率を高めることが可能である。
【実施例４】
【００７３】
本発明の実施例４に係る送信出力検波装置について、図８を参照しながら説明する。図８は送信出力検波装置の構成を模式的に示すブロック図である。実施例３の変形例とは、アンテナ側端子に接続された３つ以上の送信経路の送信出力検波を１つの検波部で行うことが異なる。なお、実施例１乃至実施例３、及びそれらの変形例と同一構成部分には同一の符号を付して、その説明は省略する。
【００７４】
図８に示すように、送信出力検波装置６は、実施例３の変形例の送信出力検波ユニット９０に相当する送信出力検波ユニットを１つ有し、合計の送信経路を３つ以上有する構成である。送信出力検波装置６は、それぞれの送信経路に分けて、送信出力ユニット１０１（区別する時は、１０１−１、１０１−２、１０１−ｎ等と表示する）と送信出力検波部１０２から構成されていると見ることが可能である。そして、送信出力ユニット１０１が有する切替手段２１と、送信出力検波部１０２から切替手段２５、２６を除いた切替・結合手段８１、９２、切替手段２２、及び検波部４０とから構成される部分は、実施例３の変形例の送信出力検波ユニット９０に相当する。
【００７５】
次に、送信出力検波装置６の動作について、それぞれの切替手段及び切替・結合手段は、ＦＥＴを基本とする構成を有するものとして説明する。実施例３の変形例の送信出力検波装置５と同様に、送信出力ユニット１０１−１、１０１−２、・・１０１−ｎのいずれかを送信経路として送信する場合、送信に関与する送信出力ユニット１０１の送信経路の制御端子１５は切替手段２１をオン状態に制御し、制御端子１６は切替手段９３及び切替手段２４をオフ状態に制御する。同時に、送信出力検波部１０２の送信経路の制御端子１５は切替・結合手段９２及び切替手段２５、２６をオン状態に制御し、制御端子１６は切替・結合手段８１及び切替手段２２をオフ状態に制御する。また、同時に、送信に関与しない送信出力部１０１の送信経路の制御端子１５は切替手段２１をオフ状態に制御し、制御端子１６により切替手段９３及び切替手段２４をオン状態に制御する。
【００７６】
また、送信出力検波部１０２を送信経路として送信する場合、送信出力検波部１０２の送信経路の制御端子１５は切替・結合手段９２及び切替手段２５、２６をオフ状態に制御し、制御端子１６は切替・結合手段８１及び切替手段２２をオン状態に制御する。同時に、全ての送信出力ユニット１０１の送信経路の制御端子１５は切替手段２１をオフ状態に制御し、制御端子１６は切替手段９３及び切替手段２４をオン状態に制御する。
【００７７】
上述したように、送信出力検波装置６は、実施例３の変形例の送信出力検波ユニット９０に相当する送信出力検波ユニットを、１つ有する構成をなし、アンテナ側端子１２に接続された相対向する３つ以上の高周波の送信信号に対応することが可能となる。つまり、送信出力検波装置６は、実施例３の変形例の送信出力検波装置５が有する効果と同様な効果を有している。更に、１つの送信出力検波ユニットで３方向の高周波の送信信号を検波することが可能な送信出力検波装置６を構成可能であって、送信出力検波装置６の配置面積効率、製品選別の効率を、一層高めることが可能である。
【００７８】
なお、送信出力検波部１０２の電力増幅回路側端子１１−２に受信回路（図示略）を接続することにより、２つ以上の送信出力部及び受信回路を有する送受信出力検波部を有する送信出力検波装置とすることが可能である。
【００７９】
以上、本発明は上記実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々変形して実施することができる。
【図面の簡単な説明】
【００８０】
【図１】本発明の実施例１に係る送信出力検波装置の構成を模式的に示すブロック図。
【図２】本発明の実施例１に係る送信出力検波装置の回路を模式的に示す図。
【図３】本発明の実施例１に係る送信出力検波装置の電界効果型トランジスタの変形例を模式的に示す図。
【図４】本発明の実施例２に係る送信出力検波装置の構成を模式的に示すブロック図。
【図５】本発明の実施例２の変形例に係る送信出力検波装置の構成を模式的に示すブロック図。
【図６】本発明の実施例３に係る送信出力検波装置の構成を模式的に示すブロック図。
【図７】本発明の実施例３の変形例に係る送信出力検波装置の構成を模式的に示すブロック図。
【図８】本発明の実施例４に係る送信出力検波装置の構成を模式的に示すブロック図。
【符号の説明】
【００８１】
１、２、３、４、５、６  送信出力検波装置
８  高周波スイッチ部
１０、６０−１、６０−２、６０−ｎ、８０、９０  送信出力検波ユニット
１１、１１−１、１１−２  電力増幅回路側端子
１２  アンテナ側端子
１３  受信回路側端子
１５、１６  制御端子
１８  検波出力端子
１９  接地端子
２１、２２、２４、２５、２６、９３  切替手段
２３、８１、９２  切替・結合手段
３１、３２、３３、３４、３５、３６  ＦＥＴ
３９  保護抵抗
４０  検波部
４１  インダクタ
４２  ダイオード
４３  抵抗
４４  コンデンサ
７１−１、７１−２、７１−ｎ  送信出力接続ユニット
７３  セレクタ
１０１−１、１０１−２  送信出力ユニット
１０２  送信出力検波部
【図１】
2010028227.tif 000003
【図２】
2010028227.tif 000004
【図３】
2010028227.tif 000005
【図４】
2010028227.tif 000006
【図５】
2010028227.tif 000007
【図６】
2010028227.tif 000008
【図７】
2010028227.tif 000009
【図８】
2010028227.tif 000010