(57)【要約】【課題】発光領域からの排熱を効率的に行うことが可能な半導体レーザ素子を提供する。【解決手段】半導体レーザ素子１０は、基板１１表面の中央の領域Ｓ１にのみ、発光領域Ｅを含む半導体層１２が形成された構造を有している。すなわち、半導体層１２は、発光領域Ｅとその近傍の領域のみによって形成されている。半導体層１２の上面の少なくとも一部と基板１１表面の領域Ｓ２とを覆うように絶縁膜１３が形成され、この絶縁膜１３と半導体層１２の上部を覆うように、ｐ側電極１４が設けられている。基板１１の裏面側には凹部１１ａが形成され、この凹部１１ａには、ｎ側電極１５および埋め込み層１６が埋め込まれている。【選択図】図１
2010040933.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された第１の領域及び第２の領域と、
前記基板の表面側に形成された第１の電極と、
前記基板の裏面側に形成された第２の電極とを備え、
前記第１の領域には、発光領域を含む半導体層が形成されている
半導体レーザ素子。
【請求項２】
前記半導体層は、前記基板の側から順に、第２導電型クラッド層、活性層および第１導電型クラッド層を有する
請求項１に記載の半導体レーザ素子。
【請求項３】
前記第１導電型クラッド層の一部が帯状導波路を形成する
請求項２に記載の半導体レーザ素子。
【請求項４】
前記第２の領域は、前記第１の領域の両側にそれぞれ設けられている
請求項１に記載の半導体レーザ素子。
【請求項５】
前記基板上において、前記半導体層の少なくとも一部と前記第２の領域とは絶縁膜により覆われている
請求項１に記載の半導体レーザ素子。
【請求項６】
前記第１電極は、前記半導体層の少なくとも一部と前記絶縁膜とを覆うように形成されている
請求項５に記載の半導体レーザ素子。
【請求項７】
前記第１電極の側に、放熱部材が設けられている
請求項１に記載の半導体レーザ素子。
【請求項８】
前記基板の裏面に凹部が設けられ、
前記凹部には、前記基板よりも熱伝導率の大きな埋め込み層が形成されている
請求項１に記載の半導体レーザ素子。
【請求項９】
前記第２電極は、前記基板と前記埋め込み層との間に、前記基板の凹部に沿って設けられている
請求項８に記載の半導体レーザ素子。
【請求項１０】
前記基板の表面に、前記第１の領域と前記第２の領域とが交互に並列して配置され、各第１の領域に前記半導体層がそれぞれ形成されている
請求項１に記載の半導体レーザ素子。
【請求項１１】
前記基板の裏面に凹部が設けられ、
前記凹部には、前記基板よりも熱伝導率の大きな埋め込み層が形成されている
請求項１０に記載の半導体レーザ素子。
【請求項１２】
前記凹部は、前記第１の領域ごとに設けられている
請求項１１に記載の半導体レーザ素子。
【請求項１３】
前記凹部は、各第１の領域に共通して設けられている
請求項１１に記載の半導体レーザ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上に半導体層を積層してなる半導体レーザ素子に関する。
【背景技術】
【０００２】
一般に、各種応用機器に用いられる半導体レーザは、図１３に示したように、ガリウム砒素（ＧａＡｓ）などよりなる基板１０１の表面に、発光領域を含む半導体層１０２、絶縁膜１０３およびｐ側電極１０４が積層されると共に、基板１０１の裏面にｎ側電極１０５が形成された構造を有している。このような半導体レーザでは、発光領域Ｅが形成された側を下にして、ヒートシンク２００などの放熱部材に半田層２０１を介して設置することにより、発光領域から発生する熱の排出を行うジャンクションダウン型の実装がなされることが多い。
【０００３】
ところが、このような半導体レーザでは、基板１０１として用いられるガリウム砒素の熱抵抗が大きいため、基板１０１内部（図１３中の経路Ｊ２，Ｊ３）よりも、ジャンクションの直下（図１３中の経路Ｊ１）から排出される割合が大きい。このような構造において、放熱性をより向上させたい場合には、基板１０１側の経路Ｊ２，Ｊ３の熱抵抗を低減させることが考えられる。
【０００４】
そこで、特許文献１には、図１４に示したように、基板１０１の内部を、裏面側からｎ側電極１０６や金属層１０７によって埋め込むようにした構造が提案されている。また、これにより、基板１０１の内部が熱伝導率の高い金属によって置換され、発光領域Ｅで発生した熱が基板１０１内部の金属層１０７を通って、すなわち経路Ｊ２，Ｊ３を通って伝導し易くなる。
【０００５】
【特許文献１】特開平０６−１５２０７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記特許文献１の構造では、以下のような問題がある。特許文献１における半導体層１０２は、例えば図１５に示したように、基板１０１の側から順に、バッファ層１０２１、ｎ型クラッド層１０２２、ｎ型ガイド層１０２３、活性層１０２４、ｐ型ガイド層１０２５、ｐ型下部クラッド層１０２６およびエッチングストップ層１０２７を積層した構造となっている。このような半導体層１０２上に、ｐ型上部クラッド層１０２８、中間層１０２９およびキャップ層１０３０が積層されている。すなわち、半導体層１０２は、基板１０１の全面にわたって形成されている。このため、半導体層１０２の熱伝導率が非常に小さいため、経路Ｊ２，Ｊ３の熱抵抗が大きく、経路Ｊ２，Ｊ３の排熱が少ないという問題があった。従って、半導体レーザの放熱性については改善の余地があった。
【０００７】
本発明はかかる問題点に鑑みてなされたもので、その目的は、発光領域からの排熱を効率的に行うことが可能な半導体レーザ素子を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の半導体レーザ素子は、基板と、基板上に形成された第１の領域及び第２の領域と、基板の表面側に形成された第１の電極と、基板の裏面側に形成された第２の電極とを備え、第１の領域には、発光領域を含む半導体層が形成されているものである。
【０００９】
本発明の半導体レーザ素子では、基板表面の第１および第２の領域のうち、第１の領域に発光領域を含む半導体層が形成されていることにより、発光領域およびこの近傍から発生した熱のうち、第１電極側に排出される熱は、そのまま基板表面の第１の領域において、第１電極を通過して外部へ排出される。一方、基板側に放出された熱は、基板内部を伝導したのち、基板表面の第２の領域を通り、外部へ排出される。
【発明の効果】
【００１０】
本発明の半導体レーザ素子によれば、基板表面の第１および第２の領域のうち、第１の領域に発光領域を含む半導体層を設けるようにしたので、発光領域から発生した熱を排出させる経路として、第１の領域において第１電極を通って外部へ排出される経路だけでなく、基板内部を伝導したのちに第２の領域を通って外部へ排出される経路についても確保し易くなる。よって、発光領域からの排熱を効率的に行うことが可能となる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００１２】
図１は、本発明の一実施の形態に係る半導体レーザ素子１０の概略構成を表す断面斜視図である。図２は、図１の半導体レーザ素子１０の一部を拡大して表したものである。半導体レーザ素子１０は、基板１１表面の中央において共振器方向に延在する領域（第１領域）Ｓ１にのみ半導体層１２が形成された構造を有している。言い換えると、基板１１表面において領域Ｓ１の両側に隣接する領域（第２領域）Ｓ２には、半導体層が形成されていない。半導体層１２の上面の一部は、共振器方向に延在するリッジ（帯状導波路）１２ａを形成しており、このリッジ１２ａに対向しない部分と基板１１表面の領域Ｓ２とは絶縁膜１３により覆われている。半導体層１２の上には、リッジ１２ａおよび絶縁膜１３を覆うように、ｐ側電極１４が設けられている。基板１１の裏面側にはｎ側電極１５が設けられている。
【００１３】
基板１１は例えばｎ型ＧａＡｓから構成されており、基板１１表面において、共振器方向に直交する方向の長さ（幅）が、例えば１００μｍ〜５０００μｍとなっている。このうち、領域Ｓ１の幅は、半導体層１２の発光領域Ｅの幅ｄ0の両端に幅ｄ1、例えばｄ1＝５μｍ〜５０μｍ程度を加えた大きさとする。なお、発光領域Ｅの幅ｄ0は、リッジ１２ａの幅に対応する。すなわち、基板１１上において、領域Ｓ１に形成された半導体層１２は、発光領域Ｅとその近傍の領域のみによって形成されている。
【００１４】
基板１１の裏面には、凹部１１ａが形成されており、基板１１は裏面側から内部がくり抜かれた構造となっている。この凹部１１ａに、ｎ側電極１５および埋め込み層１６が埋め込まれている。
【００１５】
半導体層１２は例えばＡｌＧａＩｎＰ系の半導体から構成されている。この半導体層１２のリッジ１２ａの延在方向における両端には、互いに対向する一対のへき開面（図示せず）が設けられている。これら一対のへき開面にはそれぞれ反射膜（図示せず）が形成されおり、発光領域Ｅの一方のへき開面に対応する領域からレーザ光が射出されるようになっている。
【００１６】
ここで、図２を参照して、半導体層１２の具体的な構成について述べる。半導体層１２は、基板１１の側から、例えばバッファ層１２１、ｎ型クラッド層１２２、ｎ型ガイド層１２３、活性層１２４、ｐ型ガイド層１２５、ｐ型下部クラッド層１２６、エッチングストップ層１２７、ｐ型上部クラッド層１２８、中間層１２９およびキャップ層１３０をこの順に積層したものである。この半導体層１２のうち、ｐ型上部クラッド層１２８、中間層１２９およびキャップ層１３０が、リッジ１２ａを形成している。
【００１７】
ｎ型クラッド層１２２は例えばｎ型ＡｌＩｎＰやｎ型ＡｌＧａＩｎＰから構成され、ｎ型ガイド層１２３は、例えばｎ型ＡｌＧａＩｎＰから構成されている。これら各層のｎ型不純物としては、例えばケイ素（Ｓｉ）またはセレン（Ｓｅ）などが挙げられる。
【００１８】
活性層１２４は、例えばアンドープのＧａＩｎＰから構成されている。この活性層１２４のうちリッジ１２ａに対向する領域が発光領域Ｅとなる。発光領域Ｅは、リッジ１２ａの底部（ｐ型上部クラッド層１２８の底部）と同等の大きさのストライプ幅を有している。
【００１９】
ｐ型ガイド層１２５は例えばｐ型ＡｌＧａＩｎＰから構成され、ｐ型下部クラッド層１２６は、例えばｐ型ＡｌＩｎＰから構成され、ｐ型上部クラッド層１２８は、例えばｐ型ＡｌＩｎＰから構成されている。これら各層のｐ型不純物としては、亜鉛（Ｚｎ）、マグネシウム（Ｍｇ）、ベリリウム（Ｂｅ）などが挙げられる。
【００２０】
絶縁膜１３は、例えば窒化アルミニウム（ＡｌＮ）、二酸化ケイ素（ＳｉＯ2 ）または窒化ケイ素（ＳｉＮ）などにより構成されている。
【００２１】
ｐ側電極１４は、例えば、チタン（Ｔｉ）層、白金（Ｐｔ）層および金（Ａｕ）層を半導体層１２の側からこの順に積層したものであり、半導体層１２のリッジ１２ａが形成されている領域と電気的に接続されている。
【００２２】
ｎ側電極１５は、例えば、金層、金とゲルマニウム（Ｇｅ）との合金層および金層を基板１１の側からこの順に積層したものである。このｎ側電極１５は、基板１１の裏面に設けられた凹部１１ａの内壁に沿って形成されており、基板１１と電気的に接続されている。基板１１の裏面側には、ｎ側電極１５の上から凹部１１ａの空隙を埋め込むように、埋め込み層１６が設けられている。
【００２３】
埋め込み層１６は、基板１１の構成材料よりも熱伝導率の大きな材料、例えば金や銅（Ｃｕ）などの金属により構成されている。
【００２４】
上記半導体レーザ素子１０は、例えば次のようにして製造することができる。
【００２５】
まず、図３（Ａ）に示したように、基板１１の表面の全面にわたって半導体層１２を成膜し、リッジ１２ａを形成する。具体的には、まず、基板１１の表面に、それぞれ上述した材料よりなるバッファ層１２１、ｎ型クラッド層１２２、（ｎ型）ガイド層１２３、活性層１２４、（ｐ型）ガイド層１２５、ｐ型下部クラッド層１２６、エッチングストップ層１２７、ｐ型上部クラッド層１２８、中間層１２９およびキャップ層１３０を順に、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition ；有機金属化学気相成長）法により形成する。続いて、エッチングストップ層１２７を用いたエッチングを行い、ｐ型上部クラッド層１２８、中間層１２９およびキャップ層１３０の一部を選択的に除去し、底面の幅がｄ0のリッジ１２ａを形成する。これにより、半導体層１２に幅ｄ0の発光領域Ｅが形成される。
【００２６】
次いで、図３（Ｂ）に示したように、基板１１表面の全面にわたって形成された半導体層１２のうち端部の領域Ｓ２に対応する部分を、例えば塩酸系のエッチャントにより選択的に除去する。これにより、半導体層１２の発光領域Ｅおよびその近傍領域以外の部分が除去され、基板１１表面の中央の領域Ｓ１にのみ半導体層１２が形成される。
【００２７】
続いて、図４（Ａ）に示したように、形成した半導体層１２および基板１１表面の領域Ｓ２を覆うように絶縁膜１３を形成し、エッチングや公知のリソグラフィ技術を用いてリッジ１２ａに対応する部分を除去する。こののち、形成した絶縁膜１３および半導体層１２のリッジ１２ａを覆うように、ｐ側電極１４を形成する。
【００２８】
次いで、図４（Ｂ）に示したように、基板１１の裏面側を研削して、基板１１を所望の厚み、例えば５０μｍ〜２００μｍ程度に整える。
【００２９】
続いて、図５（Ａ），（Ｂ）に示したように、基板１１の裏面側に凹部１１ａを形成する。なお、図５（Ｂ）は、基板１１を裏面側からみた図である。このような凹部１１ａは、例えば、レジストやハードマスク（ＳｉＯ2）を用いてパターニングしたのち、エッチングを施すことにより、裏面側から基板１１の内部を除去することにより形成する。但し、この際、基板１１の半導体層１２に対向する部分（凹部１１ａの底部）は、ｎ側電極１５との電気的接続のために所定の厚みｄ11、例えば１０μｍだけ残すようにする。また、基板１１の各側部を所定の厚みｄ12、例えば２０μｍだけ残すことが望ましい。これは、基板１１のへき開性を利用することでチップ分割を行い易くするためである。また、基板１１の各側部に厚みを残すことで、ｎ側電極１５とのオーミック接続を確保することができる。
【００３０】
次いで、図６に示したように、基板１１裏面の凹部１１ａの内壁に沿って、上述した材料よりなるｎ側電極１５を成膜する。こののち、このｎ側電極の上から凹部１１ａを埋め込むように、上述した材料よりなる埋め込み層１６を、例えばめっきにより形成する。最後に、リッジ１２ａの長さ方向における両端をへき開し、それぞれのへき開面に反射鏡膜を形成する。以上により、図１に示した半導体レーザ素子１０を完成する。
【００３１】
次に、上記半導体レーザ素子１０の作用、効果について説明する。
【００３２】
半導体レーザ素子１０では、ｐ側電極１４とｎ側電極１５との間に所定の電圧が印加されると、半導体層１２において、リッジ１２ａにより電流狭窄され、活性層１２４に電流が注入される。これにより、発光領域Ｅにおいて電子−正孔再結合による発光が生じ、この発光光が、図示しない一対の反射鏡膜により反射され、その間を往復することにより増幅されて、レーザビームとして外部に射出される。
【００３３】
このようなレーザ発振に伴って、半導体層１２の発光領域Ｅおよびその近傍（以下、単に発光領域Ｅという）では発熱が生じる。以下、発光領域Ｅから発生した熱の排出経路について、図７（Ａ）〜（Ｃ）を参照して説明する。但し、図７（Ａ）は、従来の半導体レーザ素子構造における排熱の様子について模式的に表すものである。なお、図７（Ａ）に示した半導体レーザ素子は、図１３に示したものと同様の構造のものである。また、図７（Ｂ）は、本実施の形態の半導体レーザ素子１０において、基板１１に埋め込み層１６を形成しなかった場合の排熱の様子について模式的に表すものである。図７（Ｃ）は、本実施の形態の半導体レーザ素子１０の排熱の様子について模式的に表すものである。なお、図７（Ａ）〜（Ｃ）では、ｐ側電極を下にして図示している。また、表１は、半導体レーザの主な構成要素の熱伝導率［Ｗ／ｍＫ］について例示したものである。
【００３４】
【表１】
2010040933.tif 000003
【００３５】
図７（Ａ）に示したように、従来の構造では、従来発光領域Ｅから発生した熱のうち、ｐ側電極１０４の側に放出された熱は、そのままｐ側電極１０４を伝導して外部へ排出される（経路Ｊ１）。一方、基板１０１側へ放出された熱は、基板１０１の内部を通ったのち半導体層１０２を経て、絶縁膜１０３およびｐ側電極１０４へと順に到達する（経路Ｊ２，Ｊ３）。ところが、このとき、表１からもわかるように、基板１０１の熱伝導率が５４．１Ｗ／ｍＫ、半導体層１０２の熱伝導率が１０Ｗ／ｍＫ以下と小さいため、経路Ｊ２，Ｊ３での熱抵抗が大きくなってしまう。このため、発光領域Ｅで発生した熱の排出は、その大部分が経路Ｊ１によって行われていた。
【００３６】
これに対し、本実施の形態では、図７（Ｂ）に示したように、基板１１表面の中央の領域Ｓ１にのみ半導体層１２が形成され、その両側端部の領域Ｓ２では半導体層が除去されていることにより、発光領域Ｅから基板１１側へ放出された熱は、経路Ｊ２，Ｊ３において半導体層１２を通過することなく、絶縁膜１３およびｐ側電極１４へ順に到達する。上記したように、半導体層１２の熱伝導率は、半導体レーザ素子の構成要素の中で最も小さいものであるから、この半導体層１２が経路Ｊ２，Ｊ３中に形成されていないことによって、経路Ｊ２，Ｊ３における熱抵抗が低減する。よって、発光領域Ｅで発生した熱は、経路Ｊ１だけでなく、経路Ｊ２，Ｊ３によっても外部へ排出され易くなる。
【００３７】
また、本実施の形態では、図７（Ｃ）に示したように、基板１１の裏面に凹部１１ａが形成され、この凹部１１ａを埋め込むようにｎ側電極１５および埋め込み層１６が設けられ、埋め込み層１６は、基板１１よりも熱伝導率の大きな金属材料などにより構成されている。上記したように、基板１１の熱伝導率は、半導体層１２に次いで小さいものであるから、この基板１１内部が埋め込み層１６によって置換されることによって、経路Ｊ２，Ｊ３における熱抵抗がより低減する。
【００３８】
以上のように、本実施の形態では、基板１１表面の中央の領域Ｓ１にのみ発光領域Ｅを含む半導体層１２が形成されると共に、領域Ｓ１の両側の領域Ｓ２には半導体層が形成されないようにしたので、発光領域Ｅから発生した熱を排出させる経路として、領域Ｓ１に対向するｐ側電極１４を経て外部へ排出させる経路Ｊ１だけでなく、発光領域Ｅから基板１１側へ伝導させたのち領域Ｓ２に対向するｐ側電極１４を経て外部へ排出させる経路Ｊ２，Ｊ３を確保し易くなる。よって、発光領域Ｅからの排熱を効率的に行うことが可能となる。これにより、半導体レーザ素子１０における放熱性が向上して、従来に比べ低温での駆動が可能となり、半導体レーザ素子１０の特性が向上する。例えば、半導体層１２を構成するＡｌＧａＩｎＰ系の材料は、クラッドとのエネルギーギャップ（ΔＥg）が小さいため、キャリアのオーバフローによって温度特性が悪くなり、この結果、Ｅ−Ｏ（電気−光）変換効率が低下し易い。このため、同じ光出力を得るためには、より多くの電流が必要となると共に、発熱量も多くなってしまう。この点、本実施の形態のように、低温での駆動が可能となれば、Ｅ−Ｏ変換効率が良好となるため、駆動電流が小さくなり、素子の寿命特性が向上する。
【００３９】
次に、上記半導体レーザ素子１０の実装例について説明する。
【００４０】
図８は、半導体レーザ素子１０をヒートシンク２０上に半田層２１を介して実装した場合の一例を表すものである。このように、半導体レーザ素子１０は、例えば発光領域Ｅの形成されている側をヒートシンク２０上に向けて接合した、いわゆるジャンクションダウン型の実装手法に好適に用いられる。
【００４１】
ヒートシンク２０は、半導体レーザ素子１０から排出された熱を放散させるものであり、例えばＣｕ（銅）から構成されている。半田層２１は、半導体レーザ素子１０をヒートシンク２０に直接接合するものであり、例えばＡｕＳｎなどにより構成されている。
【００４２】
半導体レーザ素子１０は、例えば次のようにしてヒートシンク２０へ実装することができる。まず、例えば蒸着法により、ヒートシンク２０上に半田層２１を形成する。続いて、半田層２１の上に半導体レーザ素子１０をｐ側電極１４を下にして載せたのち、半導体レーザ素子１０側から圧力をかけると共に、半田層２１の融点を超える程度までヒートシンク２０の側から昇温することにより、ヒートシンク２０と半導体レーザ素子１０とを接着する。これにより、半導体レーザ素子１０をヒートシンク２０へ実装することができる。なお、半導体レーザ素子１０とヒートシンク２０との間に、サブマウントを設けるようにしてもよい。
【００４３】
上記半導体レーザ素子１０は、次のような半導体レーザアレイ１，２に適用することができる。
【００４４】
図９は、半導体レーザアレイ１を、ヒートシンク２０上にサブマウント２３を介してジャンクションダウンにより実装したものである。半導体レーザアレイ１は、複数の半導体レーザ素子１０を並列に配置したものである。すなわち、基板１０の表面において、領域Ｓ１と領域Ｓ２とが交互に並列して配置され、各領域Ｓ１に半導体層１２がそれぞれ形成されている。基板１１の裏面には、凹部１１ａ、ｎ側電極１５および埋め込み層１６が、各半導体レーザ素子１０それぞれに対して、別個に設けられている。サブマウント２３と半導体レーザ素子１０との間、およびサブマウント２３とヒートシンク２０との間には、それぞれ半田層２２および半田層２４が形成されている。サブマウント２３は、例えば窒化アルミニウム（ＡｌＮ）などにより構成され、半田層２２，２４は、例えばＡｕＳｎやインジウム（Ｉｎ）などにより構成されている。このような構成により、いずれの位置においても、半導体レーザアレイ１を切り出すことができる。
【００４５】
図１０は、半導体レーザアレイ２を、ヒートシンク２０上にサブマウント２３を介してジャンクションダウンにより実装したものである。半導体レーザアレイ２は、基板１１−１の表面において、領域Ｓ１と領域Ｓ２とが交互に並列して配置され、各領域Ｓ１に半導体層１２がそれぞれ形成されている。基板１１の裏面には、複数の半導体層１２に共通して、一つの凹部１１−１ａが形成されており、この凹部１１−１ａを埋め込むように、ｎ側電極２５および埋め込み層２６が設けられている。このような構成により、上記半導体レーザアレイ１よりも、埋め込み層２６の体積が大きくなるため、放熱性が向上する。
【００４６】
次に、上記半導体レーザ素子１０の変形例について説明する。以下では、上記実施の形態と同様の構成要素については同一の符号を付し、適宜説明を省略する。
【００４７】
（変形例１）
図１１は、変形例１に係る半導体レーザ素子の一部を拡大したものである。本変形例では、半導体層２７の層構成以外は、上記実施の形態の半導体レーザ素子と同様の構成となっている。半導体層２７は、基板１１の側から、例えばバッファ層１３１、ｎ型クラッド層１２２、ｎ型ガイド層１２３、活性層１２４、ｐ型ガイド層１２５、ｐ型下部クラッド層１２６、エッチングストップ層１２７、ｐ型上部クラッド層１２８、中間層１２９およびキャップ層１３０をこの順に積層したものである。この半導体層２７のうち、上記実施の形態と同様に、ｐ型上部クラッド層１２８、中間層１２９およびキャップ層１３０が、リッジ２７ａを形成している。
【００４８】
本変形例では、上記半導体層２７のうち、最も下層のバッファ層１３１については、基板１１表面の領域Ｓ１および領域Ｓ２を含む全域にわたって形成されている。このバッファ層１３１よりも上の各層については、上記実施の形態と同様、領域Ｓ１にのみ形成されている。バッファ層１３１は、上記実施の形態のバッファ層１２１と同様の材料および厚みによって構成されている。
【００４９】
このように、半導体層２７のうち、バッファ層１２１については、基板１１表面の領域Ｓ１だけでなく領域Ｓ２を覆うように形成されていてもよい。これは、バッファ層１２１の厚みが他の層に比べて小さいため、このバッファ層１２１については基板１１表面の全域にわたって形成されていても、経路Ｊ２，Ｊ３における熱抵抗にさほど大きな影響を与えないと考えられるためである。
【００５０】
以上、実施の形態および変形例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態等では、半導体層が形成される領域Ｓ１を基板の中央に配置した構成、あるいは基板上に領域Ｓ１と領域Ｓ２とを交互に配置した構成を例に挙げて説明したが、このような構成に限定されず、領域Ｓ１と領域Ｓ２とが基板表面において隣接して設けられていればよい。
【００５１】
また、上記実施の形態等では、基板１１の裏面に矩形状の平面形状を有する凹部を形成した構成を例に挙げて説明したが、凹部の平面形状はこれに限定されず、他の形状、例えば多角形、円形、楕円形などであってもよい。
【００５２】
また、上記実施の形態等では、半導体レーザアレイ１において、複数の半導体層１２のそれぞれに対して別個の凹部１１ａを設けて、各凹部１１ａにｎ側電極１５および埋め込み層１６を形成するようにしたが、必ずしも各半導体層１２に対応させて凹部を形成する必要はない。凹部は、半導体層１２の位置に拘らず、基板の裏面のいずれの位置に形成してもよい。また、半導体レーザアレイ２において、複数の半導体層１２に対して共通の凹部１１−１ａを一つ設けた構成を例に挙げて説明したが、これに限定されず、いくつかの半導体層１２の組に対して一つの凹部を設けるようにしてもよい。すなわち、凹部の個数は特に限定されない。
【００５３】
また、上記実施の形態等では、基板１１の裏面に凹部１１ａを設け、この凹部１１ａに埋め込み層１６を形成した構成を例に挙げて説明したが、これに限定されず、基板１１の裏面には凹部１１ａを形成しなくともよい。また、基板１１の裏面に凹部１１ａを設け、この凹部１１ａに埋め込み層１６を形成しない構成としてもよい。これらのような場合であっても、半導体層１２が、基板上の一部領域にのみ設けられた構成となっていれば、本発明と同等の効果を得ることができる。
【００５４】
また、上記実施の形態等では、半導体レーザ素子１０をヒートシンクに対して実装する際に、発光領域Ｅが形成されている側をヒートシンクに対向させて接合したジャンクションダウン型の構造を例に挙げて説明したが、これに限定されず、図１２に示したように、ｎ側電極１５（図１２には図示せず）の側に半田層３１を介してヒートシンク２０に接合したジャンクションアップ型の実装手法にも適用することが可能である。
【００５５】
また、上記実施の形態等において説明した各層の材料および厚み、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。例えば、上記実施の形態では、ＧａＡｓよりなる基板１１上にＭＯＣＶＤ法によりＡｌＧａＩｎＰ系化合物半導体よりなる半導体層２０を形成する場合について説明したが、半導体層２０は、ＭＢＥ（Molecular Beam Epitaxy；分子線エピタキシー）法などにより形成してもよい。
【図面の簡単な説明】
【００５６】
【図１】本発明の一実施の形態に係る半導体レーザ素子の断面斜視図である。
【図２】図１の半導体レーザ素子の半導体層近傍の拡大断面図である。
【図３】図１の半導体レーザ素子の製造工程を工程順に説明するための断面斜視図である。
【図４】図３の工程に続く断面斜視図である。
【図５】図４の工程に続く断面斜視図である。
【図６】図５の工程に続く断面斜視図である。
【図７】図１の半導体レーザ素子の作用を説明するための断面斜視図である。
【図８】図１の半導体レーザ素子の実装例を表す概略構成図である。
【図９】図１の半導体レーザ素子の他の実装例を表す概略構成図である。
【図１０】図１の半導体レーザ素子の他の実装例を表す概略構成図である。
【図１１】第１の変形例に係る半導体層近傍の拡大断面図である。
【図１２】本発明の実施の形態に係る半導体レーザ素子の他の実装例を表す概略構成図である。
【図１３】従来例に係る半導体レーザ素子の概略構成図である。
【図１４】他の従来例に係る半導体レーザ素子の概略構成図である。
【図１５】図１３および図１４に示した半導体層近傍の拡大断面図である。
【符号の説明】
【００５７】
１，２…半導体レーザアレイ、１０…半導体レーザ素子、１１，１１−１…基板、１１ａ，１１−１ａ…凹部、１２，２７…半導体層、１２ａ，２７ａ…リッジ、１３…絶縁膜、１４…ｐ側電極、１５，２５，２８，３０…ｎ側電極、１６，２６，２９…埋め込み層、２０…ヒートシンク、２１，２２，２４，３１…半田層、２３…サブマウント、Ｅ…発光領域、Ｊ１，Ｊ２，Ｊ３…経路、ＳＩ，Ｓ２…領域。
【図１】
2010040933.tif 000004
【図２】
2010040933.tif 000005
【図３】
2010040933.tif 000006
【図４】
2010040933.tif 000007
【図５】
2010040933.tif 000008
【図６】
2010040933.tif 000009
【図７】
2010040933.tif 000010
【図８】
2010040933.tif 000011
【図９】
2010040933.tif 000012
【図１０】
2010040933.tif 000013
【図１１】
2010040933.tif 000014
【図１２】
2010040933.tif 000015
【図１３】
2010040933.tif 000016
【図１４】
2010040933.tif 000017
【図１５】
2010040933.tif 000018