(57)【要約】【課題】炭化珪素領域と酸化膜との界面のチャネル移動度を向上させ、低オン抵抗な炭化珪素半導体装置およびその製造方法を提供すること。【解決手段】ｎ型ＳｉＣ基板１の表面に、ｎ型ＳｉＣエピタキシャル層２およびｐ型ＳｉＣエピタキシャル層３を成長させる。ｐ型ＳｉＣエピタキシャル層３を成長させるに際し、チャンバー内には、シリコン（Ｓｉ）を含有する化学種（以下、Ｓｉ種とする）を含むガスと炭素（Ｃ）を含有する化学種（以下、Ｃ種とする）を含むガスを供給する。このとき、Ｓｉ種を含むガスとＣ種を含むガスの流量比（以下、Ｃ／Ｓｉ比とする）を、Ｃ種を含むガスが供給律速となるような低Ｃ／Ｓｉ比で供給して、ｐ型ＳｉＣエピタキシャル層３を成長させる。【選択図】図１
2010040652.tif 000002
【特許請求の範囲】
【請求項１】
炭化珪素半導体でできた基体のおもて面側にソース領域を有し、前記基体の裏面側にドレイン領域を有し、前記ソース領域と前記ドレイン領域の間にドリフト層を有し、前記ソース領域と前記ドリフト層の間にチャネル領域を有し、前記基体のおもて面から形成されたトレンチ内の少なくとも側面にゲート絶縁膜を介してゲート電極を有する炭化珪素半導体装置の製造方法において、
珪素を含有する化学種を含む第１のガスおよび炭素を含有する化学種を含む第２のガスを、前記第２のガスが供給律速となるような流量比で供給して、前記ドリフト層となる半導体層の上に前記チャネル領域となる炭化珪素半導体層をエピタキシャル成長する第１のチャネル領域形成工程、
を含むことを特徴とする炭化珪素半導体装置の製造方法。
【請求項２】
前記第１のチャネル領域形成工程の前に、
珪素を含有する化学種を含む第３のガスおよび炭素を含有する化学種を含む第４のガスを、前記第３のガスが供給律速となるような流量比で供給して、前記ドリフト層となる半導体層の上に前記チャネル領域となる炭化珪素半導体層をエピタキシャル成長する第２のチャネル領域形成工程、
をさらに含むことを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項３】
炭化珪素半導体でできた基体のおもて面側にソース領域を有し、前記基体の裏面側にドレイン領域を有し、前記ソース領域と前記ドレイン領域の間にドリフト層を有し、前記ソース領域と前記ドリフト層の間にチャネル領域を有し、前記基体のおもて面から形成されたトレンチ内の少なくとも側面にゲート絶縁膜を介してゲート電極を有する炭化珪素半導体装置において、
前記チャネル領域は、シリコン原子の数よりも炭素原子の数が少なく、炭素原子の空孔を有する炭化珪素からなるエピタキシャル層であることを特徴とする炭化珪素半導体装置。
【請求項４】
前記空孔が前記チャネル領域の全域にわたって存在することを特徴とする請求項３に記載の炭化珪素半導体装置。
【請求項５】
前記空孔は、前記チャネル領域の、前記ドリフト層から離れた領域に偏在し、前記ドリフト層に近い領域にはほとんど含まれていないことを特徴とする請求項３に記載の炭化珪素半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、炭化珪素半導体装置の製造方法および炭化珪素半導体装置に関し、特に、トレンチゲート構造を有する炭化珪素半導体装置の製造方法および炭化珪素半導体装置に関する。
【背景技術】
【０００２】
炭化珪素（以下、ＳｉＣとする）半導体は、シリコン（Ｓｉ）半導体と比較して、オン状態における素子の抵抗が数百分の１になるという特長や、２００℃以上の高温環境下での使用が可能であるなどの特長を有している。これは、ＳｉＣ自体の特性に因るものである。ＳｉＣは、シリコンと比べて、バンドギャップが３倍程度広く、絶縁破壊に至る電界強度が１桁程度大きい。そのため、ＳｉＣを用いた半導体素子は、シリコンを用いた従来の半導体素子の限界を超える次世代半導体素子として期待されている。
【０００３】
現在は、ＳｉＣを用いたｐｎ接合ダイオードまたはショットキーバリアダイオードなどの整流素子や、トランジスタまたはサイリスタなどのスイッチング素子が作製されている。そして、整流素子においては、ショットキーバリアダイオードがすでに実用化され始めている。一方、スイッチング素子の実用化は遅れている。しかしながら、微細化によりオン抵抗を低減することができるトレンチゲート構造のＭＯＳＦＥＴ（以下、トレンチＭＯＳＦＥＴとする、ＭＯＳＦＥＴ：Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）は、将来有望な半導体素子として研究されている。
【０００４】
ところで、炭化珪素単結晶基板に関して次のような提案がある。炭化珪素単結晶基板上にエピタキシャル欠陥の発生を抑えるための炭化珪素単結晶薄膜を有することを特徴とするエピタキシャル炭化珪素単結晶基板、及び、その製造方法で、上記炭化珪素単結晶薄膜の表面粗さのＲａ値が０．５ｎｍ以上１．０ｎｍ以下であり、その炭化珪素単結晶薄膜をエピタキシャル成長する際の材料ガス中に含まれる、炭素と珪素の原子数比（Ｃ／Ｓｉ比）が１．０以下である（たとえば、下記特許文献１参照。）。
【０００５】
また、マイクロパイプと呼ばれる中空欠陥を有するＳｉＣ単結晶基板（（１１−２０）面及び（１−１１０）面を除く）上に、炭素原子含有物質およびケイ素原子含有物質をキャリアガスに含有させた原料ガスを供給して、圧力が１．３３×１０2〜１．３３×１０5Ｐａ下、１４００℃以上の温度で前記基板上にＳｉＣ結晶をエピタキシャル成長させる方法であって、前記原料ガス中の炭素原子とケイ素原子との原子数比（Ｃ／Ｓｉ比）を結晶成長速度が炭素原子供給律速となる範囲に調整し、ＳｉＣ結晶の複数層をエピタキシャル成長させて積層し、前記基板中に存在する中空欠陥を複数のバーガーズベクトルの小さな中空を伴わない転位に分解し、ＳｉＣ結晶表面に前記基板に存在した中空欠陥を継続させない方法が提案されている（たとえば、下記特許文献２参照。）。
【０００６】
しかしながら、ＳｉＣを用いたトレンチＭＯＳＦＥＴは、まだ実用化に至っていない。その理由は、チャンネル移動度が低いためにチャンネル抵抗が高く、期待される低オン抵抗が得られないからである。ＳｉＣ半導体では、ＳｉＣ領域の表面に酸化膜を形成するための熱処理において、ＳｉＣ領域と酸化膜との界面（以下、ＳｉＣ／酸化膜界面とする）に炭素が残留してしまう。この残留炭素によってＳｉＣ／酸化膜界面の界面準位密度が増大し、チャネル移動度が低下する。
【０００７】
そこで、チャネル移動度を向上させる方法として、次のような方法が提案されている。ＭＯＳトランジスタは、ＳｉＣ基板の表面にＳｉ薄膜をヘテロエピタキシャル成長させた半導体基板を用いて構成されている。ソース電極およびドレイン電極は、上記ＳｉＣ基板が出力電流経路中に介在するように設けられている（たとえば、下記特許文献３参照。）。
【０００８】
また、別の方法として、ｎ-型エピタキシャル層（ｎ-型炭化珪素半導体層）及び薄膜半導体層（ｎ型炭化珪素半導体層）とゲート酸化膜との界面における界面準位密度が４×１０11ｃｍ-2ｅＶ-1以下になるようにするために、二酸化珪素からなるゲート酸化膜を熱酸化工程によって形成するが、この前に洗浄工程を行い、さらに熱酸化工程の後に低温酸化（ポストアニール）工程を施す方法が提案されている（たとえば、下記特許文献４参照。）。
【０００９】
また、上述した特許文献３または特許文献４に示す技術などと組み合わせることで、さらにチャネル移動度を向上させる方法として、炭化珪素領域を含む半導体基板上に、シリコン酸化膜、シリコン窒化膜、あるいはシリコン酸化窒化膜などのゲート絶縁膜を形成する工程を含む炭化珪素半導体装置の製造において、炭化珪素領域上にゲート絶縁膜を形成した後、９００℃から１０００℃のいずれかの予め決められた温度で、Ｈ2Ｏ（水）を含んだ雰囲気で予め決められた時間にわたり熱処理する方法が提案されている（たとえば、下記特許文献５参照。）。
【００１０】
また、他の技術と組み合わせることで、さらにチャネル移動度を向上させる別の方法として、炭化ケイ素層と当該炭化ケイ素層上の酸化物層とを備えている炭化ケイ素構造の製造方法であって、約１１００℃よりも高いアニール温度を含む所定の温度プロファイルと、少なくとも約１１秒のＮ2Ｏの初期滞留時間をもたらす流量プロファイルと、を用いて、Ｎ2Ｏを含む環境中で既存の酸化物層をアニールすること、または、少なくとも約１２００℃の酸化温度を含む所定の温度プロファイルを用いて、Ｎ2Ｏ環境中で炭化ケイ素層を酸化すること、の少なくとも一方により特徴づけられる方法が提案されている（たとえば、下記特許文献６参照。）。
【００１１】
【特許文献１】特開２００８−７４６６４号公報
【特許文献２】特許第４０４４０５３号公報
【特許文献３】特開平１１−１２１７４８号公報
【特許文献４】特開平１１−２５１５９２号公報
【特許文献５】特開２００３−８６７９２号公報
【特許文献６】特表２００４−５１１１０１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、上述した特許文献３の技術では、ＳｉＣ領域の表面に形成されたシリコン層と酸化膜との界面において、絶縁破壊電界強度が低くなってしまう。そのため、ＳｉＣを用いることによる効果が損なわれるという問題が生じてしまう。また、上述した特許文献４の技術では、ＳｉＣ膜中のシリコンのみを酸化する必要があり、熱処理温度を低く抑えなければいけない。そのため、ＳｉＣの表面に形成される酸化膜の品質が悪くなり、ＳｉＣ半導体装置の耐圧が低下してしまうという問題が生じる。また、ＬＴＯ（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｏｘｉｄｅ）膜の段差被覆性（ステップカバレッジ）が悪いため、低い熱処理温度でトレンチなどの凹凸のある面にゲート酸化膜を形成するのは困難である。
【００１３】
この発明は、上述した従来技術による問題点を解消するため、炭化珪素領域と酸化膜との界面に残留する炭素を低減することができる炭化珪素半導体装置の製造方法および炭化珪素半導体装置を提供することを目的とする。また、この発明は、半導体材料として炭化珪素のみを用いた、トレンチゲート構造の炭化珪素半導体装置の製造方法および炭化珪素半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上述した課題を解決し、目的を達成するため、請求項１の発明にかかる炭化珪素半導体装置の製造方法は、炭化珪素半導体でできた基体のおもて面側にソース領域を有し、前記基体の裏面側にドレイン領域を有し、前記ソース領域と前記ドレイン領域の間にドリフト層を有し、前記ソース領域と前記ドリフト層の間にチャネル領域を有し、前記基体のおもて面から形成されたトレンチ内の少なくとも側面にゲート絶縁膜を介してゲート電極を有する炭化珪素半導体装置の製造方法において、珪素を含有する化学種を含む第１のガスおよび炭素を含有する化学種を含む第２のガスを、前記第２のガスが供給律速となるような流量比で供給して、前記ドリフト層となる半導体層の上に前記チャネル領域となる炭化珪素半導体層をエピタキシャル成長する第１のチャネル領域形成工程、を含むことを特徴とする。
【００１５】
また、請求項２の発明にかかる炭化珪素半導体装置の製造方法は、請求項１に記載の発明において、前記第１のチャネル領域形成工程の前に、珪素を含有する化学種を含む第３のガスおよび炭素を含有する化学種を含む第４のガスを、前記第３のガスが供給律速となるような流量比で供給して、前記ドリフト層となる半導体層の上に前記チャネル領域となる炭化珪素半導体層をエピタキシャル成長する第２のチャネル領域形成工程、をさらに含むことを特徴とする。
【００１６】
また、請求項３の発明にかかる炭化珪素半導体装置は、炭化珪素半導体でできた基体のおもて面側にソース領域を有し、前記基体の裏面側にドレイン領域を有し、前記ソース領域と前記ドレイン領域の間にドリフト層を有し、前記ソース領域と前記ドリフト層の間にチャネル領域を有し、前記基体のおもて面から形成されたトレンチ内の少なくとも側面にゲート絶縁膜を介してゲート電極を有する炭化珪素半導体装置において、前記チャネル領域は、シリコン原子の数よりも炭素原子の数が少なく、炭素原子の空孔を有する炭化珪素からなるエピタキシャル層であることを特徴とする。
【００１７】
また、請求項４の発明にかかる炭化珪素半導体装置は、請求項３に記載の発明において、前記空孔が前記チャネル領域の全域にわたって存在することを特徴とする。
【００１８】
また、請求項５の発明にかかる炭化珪素半導体装置は、請求項３に記載の発明において、前記空孔は、前記チャネル領域の、前記ドリフト層から離れた領域に偏在し、前記ドリフト層に近い領域にはほとんど含まれていないことを特徴とする。
【００１９】
上述した発明によれば、トレンチゲート構造を有する炭化珪素半導体装置において、チャネル領域となる炭化珪素半導体領域の組成が、化学量論的組成に対して炭素原子の少ない組成となる。従って、チャネル領域の表面に熱処理によってシリコン酸化膜を形成する際に、シリコン酸化膜とチャネル領域との界面に残留する余剰の炭素原子が減る。これにより、ゲート絶縁膜とチャネル領域の界面における界面準位密度が減り、チャネル移動度を向上させることができる。そして、チャネル移動度が向上することにより、トレンチゲート構造を有する炭化珪素半導体装置の低オン抵抗化を実現することができる。また、ゲート絶縁膜とチャネル領域との界面に残留する炭素原子の量を抑えることで、半導体材料として炭化珪素のみを用いたトレンチゲート構造を有する炭化珪素半導体装置を実現することができる。これにより、従来のトレンチゲート構造を有する炭化珪素半導体装置において生じていた、絶縁破壊電界強度が低下してしまう問題や、熱処理温度により酸化膜の品質が低下してしまう問題などを回避することができる。
【発明の効果】
【００２０】
本発明にかかる炭化珪素半導体装置の製造方法および炭化珪素半導体装置によれば、チャネル移動度を向上させることができ、オン抵抗を低くすることができるという効果を奏する。また、炭化珪素半導体装置の耐圧を向上させることができるという効果を奏する。
【発明を実施するための最良の形態】
【００２１】
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置の製造方法および炭化珪素半導体装置の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明およびすべての添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
【００２２】
（実施の形態１）
図１は、実施の形態１にかかる製造方法の製造途中の炭化珪素半導体装置を示す断面図である。また、図２は、本発明にかかる炭化珪素半導体装置の一例を示す断面図である。まず、図１に示すように、ｎ型ＳｉＣ基板１の表面に、ｎ型ＳｉＣエピタキシャル層２を成長させる。その後、ｎ型ＳｉＣエピタキシャル層２の表面に、ｐ型ＳｉＣエピタキシャル層３を成長させる。このｐ型ＳｉＣエピタキシャル層３が、チャネル領域となる。ｐ型ＳｉＣエピタキシャル層３をｎ型ＳｉＣエピタキシャル層２の表面に成長させる際、エピタキシャル成長装置のチャンバー内には、シリコン（Ｓｉ）を含有する化学種（以下、Ｓｉ種とする）を含むガスと、炭素（Ｃ）を含有する化学種（以下、Ｃ種とする）を含むガスを供給する。このとき、Ｓｉ種を含むガスとＣ種を含むガスの流量比率（以下、Ｃ／Ｓｉ比とする）を調節して、ｐ型ＳｉＣエピタキシャル層３の成長速度がＣ種を含むガスの供給量によって決定される（以下、Ｃ種を含むガスの供給律速とする）ような、低Ｃ／Ｓｉ比にする。
【００２３】
ついで、図２に示すように、イオン注入および熱拡散により、ｐ型ＳｉＣエピタキシャル層３の表面に、ｎ型ソース領域４およびｐ型ボディコンタクト領域５を形成する。ｐ型ボディコンタクト領域５は、ｎ型ソース領域４に隣接して形成される。
【００２４】
ついで、ｎ型ソース領域４およびｐ型ボディコンタクト領域５の表面に、例えば、図示しないシリコン酸化膜を形成する。ついで、シリコン酸化膜のトレンチ形成領域上の部分を開口する。このとき、ｎ型ソース領域４の表面の一部が露出される。ついで、シリコン酸化膜をマスクにして、例えば、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）により、ｎ型ＳｉＣエピタキシャル層２まで達する深さのトレンチ１１を形成する。ついで、デバイスの表面構造の非活性領域に、例えば、接合終端領域（ＪＴＥ：Ｊｕｎｃｔｉｏｎ  Ｔｅｒｍｉｎａｔｉｏｎ  Ｅｘｔｅｎｓｉｏｎ）などの図示しない耐圧構造を形成する。ついで、トレンチ１１の内部（トレンチ１１の側壁および底面）にゲート酸化膜６を形成する。ついで、図示しないフィールド酸化膜、ゲート電極７、層間絶縁膜（ＢＰＳＧ：Ｂｏｒｏ−Ｐｈｏｓｐｈｏ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）８、ソース電極９、図示省略した表面保護膜およびドレイン電極１０を形成し、トレンチゲート構造を有する縦型ＭＯＳＦＥＴ（トレンチＭＯＳＦＥＴ）が完成する。
【００２５】
なお、図２に示すトレンチＭＯＳＦＥＴにおいて、さらに耐圧を向上させる構造を採用してもよい。図３は、本発明にかかる炭化珪素半導体装置の別の一例を示す断面図である。図３に示すように、図２に示すトレンチＭＯＳＦＥＴの構造に追加して、トレンチ１１の底部に埋め込みｐ型領域１２を設け、この埋め込みｐ型領域１２をソース電位に保つ構造とする。これにより、ゲート酸化膜６の、トレンチ１１の底部の部分に過大な電界が印加されることを回避し、ｐ型ＳｉＣエピタキシャル層３とｎ型ＳｉＣエピタキシャル層２とからなるｐｎ接合の耐圧によってトレンチＭＯＳＦＥＴの耐圧を決定することができる。
【００２６】
また、ゲート酸化膜６として、例えば、ウェット酸化膜、ドライ酸化膜またはＨＴＯ（Ｈｉｇｈ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｏｘｉｄｅ）膜を用いることができる。ＨＴＯ膜を用いる場合は、ＨＴＯ膜の表面にさらに酸化膜を形成する（以下、追酸化処理とする）ことで、ゲート酸化膜６とゲート電極７との密着性を高くすることができる。
【００２７】
また、ｐ型ＳｉＣエピタキシャル層３の形成のための、エピタキシャル成長炉内の好適な成長条件を、次に示す。温度は、１５００℃以上１８００℃以下であるのが適当である。その理由は、１５００℃以下であるとエピタキシャル層中にリーク不良を起こす積層欠陥が発生しやすくなるからである。また、１８００℃以上であると、エピタキシャル成長時にキャリアガスとして用いる例えば水素によりエピタキシャル膜が過大にエッチングされて成長速度が極端に低下してしまうからである。圧力は、１０Ｔｏｒｒ以上大気圧以下であるのが適当である。その理由は、１０Ｔｏｒｒ以下であるとガスの分解効率が低下し、成長速度が極端に低下してしまうからである。また、大気圧以上であると安全上、装置の構造が複雑になり、設備コストが増加してしまうからである。Ｓｉ種を含むガスとして、モノシラン（ＳｉＨ4）、ジシラン（Ｓｉ2Ｈ6）、ジクロロシラン（ＳｉＨ2Ｃｌ2）またはトリクロロシラン（ＳｉＨＣｌ3）を用いることができる。また、Ｃ種を含むガスとして、プロパン（Ｃ3Ｈ8）、メタン（ＣＨ4）、エタン（Ｃ2Ｈ6）などの炭化水素ガスを用いることができる。
【００２８】
また、ｐ型ＳｉＣエピタキシャル層３を低Ｃ／Ｓｉ比でエピタキシャル成長させることで、ＳｉＣの化学量論的組成に対して炭素原子が不足した状態（炭素空孔）のｐ型ＳｉＣエピタキシャル層３を形成することができる。また、ｐ型ＳｉＣエピタキシャル層３の全体にわたって炭素空孔を導入することができる。
【００２９】
以上、説明したように、実施の形態１によれば、トレンチＭＯＳＦＥＴにおいて、チャネル領域となるｐ型ＳｉＣエピタキシャル層３の組成が、化学量論的組成に対して炭素原子の少ない組成となるので、ｐ型ＳｉＣエピタキシャル層３の表面に熱処理によってゲート酸化膜６を形成する際に、ｐ型ＳｉＣエピタキシャル層３とゲート酸化膜６との界面（ＳｉＣ／酸化膜界面）に残留する余剰の炭素原子が減る。これにより、ＳｉＣ／酸化膜界面における界面準位密度が減るので、チャネル移動度を向上させることができる。そして、チャネル移動度が向上することにより、トレンチゲートＭＯＳＦＥＴの低オン抵抗化を実現することができる。また、ＳｉＣ／酸化膜界面の残留炭素を低減させることで、半導体材料としてＳｉＣのみを用いたトレンチゲートＭＯＳＦＥＴを実現することができる。これにより、従来のトレンチＭＯＳＦＥＴにおいて生じていた、絶縁破壊電界強度が低下してしまう問題や、熱処理温度により酸化膜の品質が低下してしまう問題などを回避することができる。また、ｐ型ＳｉＣエピタキシャル層３の全体にわたって炭素空孔が導入されるため、熱処理によってＳｉＣ／酸化膜界面がｐ型ＳｉＣエピタキシャル層３内部に移動したとしても、炭素空孔の導入による効果を維持することができる。
【００３０】
（実施の形態２）
実施の形態２にかかる半導体装置の製造方法について説明する。実施の形態２の説明および添付図面について、実施の形態１と重複する説明は省略する。図４は、実施の形態２にかかる製造方法の製造途中の炭化珪素半導体装置を示す断面図である。実施の形態２では、実施の形態１と同様に、図４に示すように、ｎ型ＳｉＣ基板１の表面に、ｎ型ＳｉＣエピタキシャル層２を成長させる。ついで、ｎ型ＳｉＣエピタキシャル層２の表面に、第１のｐ型ＳｉＣエピタキシャル層３１を成長させる。ついで、第１のｐ型ＳｉＣエピタキシャル層３１の表面に、第２のｐ型ＳｉＣエピタキシャル層３２を成長させる。第１のｐ型ＳｉＣエピタキシャル層３１および第２のｐ型ＳｉＣエピタキシャル層３２の形成において、チャンバー内の温度、圧力およびチャンバー内に供給されるガスは、実施の形態１と同様である。また、第１のｐ型ＳｉＣエピタキシャル層３１の成長に用いるガスのＣ／Ｓｉ比は、１．０である。つまり、第１のｐ型ＳｉＣエピタキシャル層３１の成長速度がＳｉ種を含むガスの供給量によって決定される（以下、Ｓｉ種を含むガスの供給律速とする）ような、やや高いＣ／Ｓｉ比にする。そして、第２のｐ型ＳｉＣエピタキシャル層３２の成長に用いるガスのＣ／Ｓｉ比は、０．１以上１．０未満である。つまり、第２のｐ型ＳｉＣエピタキシャル層３２がＣ種を含むガスの供給律速で成長する。この第１のｐ型ＳｉＣエピタキシャル層３１および第２のｐ型ＳｉＣエピタキシャル層３２が、実施の形態１におけるｐ型ＳｉＣエピタキシャル層３に相当する。これ以降、実施の形態１と同様に、図２および図３に示すように、トレンチＭＯＳＦＥＴが完成する。
【００３１】
第１のｐ型ＳｉＣエピタキシャル層３１の形成に際し、Ｃ／Ｓｉ比を１．０とすることで、炭素空孔の導入量の少ない、結晶性の高い第１のｐ型ＳｉＣエピタキシャル層３１を形成することができる。また、第２のｐ型ＳｉＣエピタキシャル層３２の形成に際し、Ｃ／Ｓｉ比を０．１以上１．０未満とすることで、第２のｐ型ＳｉＣエピタキシャル層３２の全体にわたって炭素空孔を導入することができる。
【００３２】
以上、説明したように、実施の形態２によれば、実施の形態１と同様の効果が得られる。また、第１のｐ型ＳｉＣエピタキシャル層３１を形成することで、逆バイアス時に高電界のかかる領域を結晶性の高いエピタキシャル層とすることができる。そのため、第２のｐ型ＳｉＣエピタキシャル層３２に炭素空孔を導入することで、第２のｐ型ＳｉＣエピタキシャル層３２の結晶性が低くなったとしても、トレンチＭＯＳＦＥＴの耐圧の大幅な低下を回避することができる。また、第１のｐ型ＳｉＣエピタキシャル層３１を形成することにより、ｐ型ＳｉＣエピタキシャル層３の全体のエピタキシャル成長速度を向上させることができる。これにより、実施の形態１に比べてプロセス効率を向上させることができる。
【００３３】
また、上述した実施の形態１および実施の形態２に加えて、上述した特許文献５および６の技術を組み合わせることで、さらにチャネル移動度を向上させることができる。
【００３４】
（予備実験）
酸化膜評価用のＴＥＧ（Ｔｅｓｔ  Ｅｌｅｍｅｎｔ  Ｇｒｏｕｐ）を作製し、エピタキシャル成長におけるＣ／Ｓｉ比がエピタキシャル層に及ぼす影響について調べた。ＴＥＧの各部の寸法や不純物濃度、プロセス条件等を示す。４Ｈ−ＳｉＣ（０００−１）面８°オフのｎ型ＳｉＣ基板を使用した。ｎ型ＳｉＣ基板の表面に、ｎ型エピタキシャル層を成長させた。ｎ型エピタキシャル層は、厚さ５μｍ、ドーピング濃度１×１０16ｃｍ-3であった。ｎ型エピタキシャル層の成長条件は、温度１６００℃、圧力８０Ｔｏｒｒ、キャリアガスとして水素２０ｓｌｍ、反応ガスとしてモノシラン６．７ｓｃｃｍ、プロパン０．２〜２．２ｓｃｃｍ、ドーパントガスとして窒素（Ｎ）０．０１〜０．０５ｓｃｃｍとした。反応ガスのＣ／Ｓｉ比は、０．１〜１．０に対応する。ｎ型エピタキシャル層の表面にＨＴＯ膜を堆積した。ＨＴＯ膜の表面には追酸化処理を行い、ＨＴＯ膜の厚さは５０ｎｍであった。ＨＴＯ膜の上にアルミニウム電極膜を形成し、フォトリソグラフィおよびエッチングにより電極パターンを形成した。なお、本明細書では、ミラー指数の表記において、“−”はその直後の指数につくバーを意味しており、指数の前に“−”を付けることで負の指数を表す。
【００３５】
上述したＴＥＧを用いて、ＣＶ法（Ｃａｐａｃｉｔａｎｃｅ−Ｖｏｌｔａｇｅ  Ｍｅｔｈｏｄ）によりｎ型エピタキシャル層とＨＴＯ膜との界面（ＳｉＣ／酸化膜界面）の界面準位密度を求めた。また、そのときのｎ型エピタキシャル層の成長速度を調べた。図５は、エピタキシャル成長時のＣ／Ｓｉ比と、ＳｉＣ／酸化膜界面の界面準位密度との関係を示す図である。また、図６は、エピタキシャル成長時のＣ／Ｓｉ比と、エピタキシャル層の成長速度との関係を示す図である。図５において、界面準位密度は、ＳｉＣエネルギーギャップの伝導帯側から０．２〜０．５ｅＶの深さまで積算した結果である。図５に示す結果より、Ｃ／Ｓｉ比の範囲が０．８以下の場合において、Ｃ／Ｓｉ比が低いほど界面準位密度が低くなることがわかった。また、図６に示す結果より、Ｃ／Ｓｉ比の範囲が０．８以下の場合において、Ｃ／Ｓｉ比が低いほど成長速度が遅くなることがわかった。また、図５および図６の結果より、Ｃ種を含むガスの供給律速となるような低Ｃ／Ｓｉ比でエピタキシャル成長させることで、ＳｉＣ／酸化膜界面の界面準位密度を低減することができることが確認できた。これらの結果から、界面準位密度を低減するＣ／Ｓｉ比０．８以下の範囲内で、エピタキシャル層の成長速度の低下に注意して、プロセス効率に影響しない程度の、例えば、成長速度３μｍ／時を維持できる程度のＣ／Ｓｉ比とすることが好ましい。
【００３６】
（実施例）
続いて、実際にトレンチＭＯＳＦＥＴを作製することで、ＴＥＧの効果を確認した。まず、上述した実施の形態１にしたがい、１．２ｋＶ耐圧のトレンチＭＯＳＦＥＴを作製した（以下、実施例１とする）。以下に、実施例１の各部の寸法や不純物濃度、プロセス条件等を示す。４Ｈ−ＳｉＣ（０００−１）面８°オフのｎ型ＳｉＣ基板１を使用した。ｎ型ＳｉＣ基板１に、ｎ型ＳｉＣエピタキシャル層２、ｐ型ＳｉＣエピタキシャル層３、ｎ型ソース領域４、ｐ型ボディコンタクト領域５、ゲート酸化膜６、ゲート電極７、層間絶縁膜（ＢＰＳＧ）８、ソース電極９、表面保護膜およびドレイン電極１０をそれぞれ形成した。また、ＪＴＥなどの耐圧構造も形成した。トレンチ１１は、ｎ型ＳｉＣエピタキシャル層２まで達する深さで形成した。ゲート酸化膜６にはＨＴＯ膜を用い、追酸化処理を行った。ｎ型ＳｉＣエピタキシャル層２は、厚さ１０μｍ、ドーピング濃度１×１０16ｃｍ-3であった。ｐ型ＳｉＣエピタキシャル層３は、厚さ２μｍ、ドーピング濃度２×１０17ｃｍ-3であった。ｐ型ＳｉＣエピタキシャル層３の成長に用いたガスは、Ｃ／Ｓｉ比０．１〜１．０となるように、プロパンとモノシランとの供給量を調節した。ｐ型ＳｉＣエピタキシャル層３の他の成長条件は、前記ＴＥＧにおけるｎ型エピタキシャル層の成長条件と同様である。
【００３７】
また、上述した実施の形態２にしたがい、１．２ｋＶ耐圧のトレンチＭＯＳＦＥＴを作製した（以下、実施例２とする）。以下に、実施例２の各部の寸法や不純物濃度、プロセス条件等を示す。実施例２において、ｐ型ＳｉＣエピタキシャル層３は、第１のｐ型ＳｉＣエピタキシャル層３１および第２のｐ型ＳｉＣエピタキシャル層３２を積層した２層構造となっている。第１のｐ型ＳｉＣエピタキシャル層３１および第２のｐ型ＳｉＣエピタキシャル層３２の厚さは、それぞれ０．５μｍおよび１．５μｍであった。第１のｐ型ＳｉＣエピタキシャル層３１の成長に用いたガスは、Ｃ／Ｓｉ比１．０となるように、プロパンとモノシランとの供給量を調節した。また、第２のｐ型ＳｉＣエピタキシャル層３２の成長に用いたガスは、Ｃ／Ｓｉ比０．１〜１．０となるように、プロパンとモノシランとの供給量を調節した。これ以外の条件は、実施例１と同様である。
【００３８】
上述した実施例１および実施例２において、Ｃ／Ｓｉ比に対するｐ型ＳｉＣエピタキシャル層３のチャネル移動度を比較した。図７は、ｐ型ＳｉＣエピタキシャル層３の成長時のＣ／Ｓｉ比とチャネル移動度との関係を示す図である。図７に示す結果より、実施例１および実施例２ともに、Ｃ／Ｓｉ比を低くするほどチャネル移動度が高くなることが確認された。例えば、実施例１では、従来の条件（Ｃ／Ｓｉ比１．０）におけるチャネル移動度が１５ｃｍ2／Ｖｓであるのに対して、Ｃ／Ｓｉ比０．４におけるチャネル移動度は４２ｃｍ2／Ｖｓであった。また、従来の条件（Ｃ／Ｓｉ比１．０）におけるオン抵抗が４１Ωｃｍ2であるのに対して、Ｃ／Ｓｉ比０．４におけるオン抵抗は１６Ωｃｍ2であり、オン抵抗が低減することが確認された。実施例２では、従来の条件におけるチャネル移動度が１５ｃｍ2／Ｖｓであるのに対して、Ｃ／Ｓｉ比０．４におけるチャネル移動度は３５ｃｍ2／Ｖｓであった。また、従来の条件（Ｃ／Ｓｉ比１．０）におけるオン抵抗が４１Ωｃｍ2であるのに対して、Ｃ／Ｓｉ比０．４におけるオン抵抗は１９Ωｃｍ2であり、オン抵抗が低減することが確認された。これらの結果から、ｐ型ＳｉＣエピタキシャル層３内の炭素空孔が多いほど、チャネル移動度を向上させることができ、オン抵抗を低くすることができることが確認された。
【００３９】
また、上述した実施例１および実施例２において、Ｃ／Ｓｉ比に対するｐ型ＳｉＣエピタキシャル層３の絶縁破壊電界を比較した。図８は、ｐ型ＳｉＣエピタキシャル層３の成長時のＣ／Ｓｉ比と絶縁破壊電界との関係を示す図である。図８に示す結果より、実施例２のほうが実施例１に比べて、低Ｃ／Ｓｉ比において、絶縁破壊電界の低下を抑えることができることがわかった。例えば、実施例１では、Ｃ／Ｓｉ比を低くするほど絶縁破壊電界が低くなった。これにより、ｐ型ＳｉＣエピタキシャル層３内の炭素空孔の増加に伴い、ｐ型ＳｉＣエピタキシャル層３の結晶性が悪化して、ｐ型ＳｉＣエピタキシャル層３の絶縁破壊電界が低下することがわかった。そのため、実施の形態１の技術においては、エピタキシャル層の絶縁破壊電界の低下に注意して、Ｃ／Ｓｉ比を決定する必要がある。絶縁破壊電界の低下は、従来条件のｐ型ＳｉＣエピタキシャル層３の絶縁破壊電界の、少なくとも１０％以下に抑えることが好ましい。一方、実施例２では、Ｃ／Ｓｉ比を低くしても絶縁破壊電界の大幅な低下は確認されなかった。これにより、ｐ型ＳｉＣエピタキシャル層３の、ｎ型ＳｉＣエピタキシャル層２側の表面層の結晶性を良好にすることで、絶縁破壊電界の低下を抑えることができることがわかった。
【産業上の利用可能性】
【００４０】
以上のように、本発明にかかる炭化珪素半導体装置の製造方法および炭化珪素半導体装置は、炭化珪素基板を用いた半導体装置に有用であり、特に、トレンチゲート構造のＭＯＳＦＥＴに適している。
【図面の簡単な説明】
【００４１】
【図１】実施の形態１にかかる製造方法の製造途中の炭化珪素半導体装置を示す断面図である。
【図２】実施の形態にかかる炭化珪素半導体装置の一例を示す断面図である。
【図３】実施の形態にかかる炭化珪素半導体装置の一例を示す断面図である。
【図４】実施の形態２にかかる製造方法の製造途中の炭化珪素半導体装置を示す断面図である。
【図５】Ｃ／Ｓｉ比と界面準位密度との関係を示す図である。
【図６】Ｃ／Ｓｉ比とエピタキシャル層の成長速度との関係を示す図である。
【図７】Ｃ／Ｓｉ比とトレンチＭＯＳＦＥＴのチャネル移動度との関係を示す図である。
【図８】Ｃ／Ｓｉ比とトレンチＭＯＳＦＥＴの絶縁破壊電界との関係を示す図である。
【符号の説明】
【００４２】
１  ｎ型ＳｉＣ基板
２  ｎ型ＳｉＣエピタキシャル層
３  ｐ型ＳｉＣエピタキシャル層
【図１】
2010040652.tif 000003
【図２】
2010040652.tif 000004
【図３】
2010040652.tif 000005
【図４】
2010040652.tif 000006
【図５】
2010040652.tif 000007
【図６】
2010040652.tif 000008
【図７】
2010040652.tif 000009
【図８】
2010040652.tif 000010