(57)【要約】【課題】  最外樹脂層上の導体の配置を適正化した新規な多層プリント配線板を提供すること、更に、半導体素子搭載用パッドに半田バンプを形成する際に、作業性の良い新規な多層プリント配線板を提供すること【解決手段】  一方の面に複数個の半導体チップ接続用パッド(85)が形成され、反対面に他の基板に接続する外部接続端子(84)が形成された多層プリント配線板(40)であって、前記半導体チップ接続用パッドは、前記一方の面の中央領域に形成され、周辺領域には該半導体チップ接続用パッドを取り囲むようにスティフナー(42)が形成され、前記半導体チップ接続用パッド(85)及び前記スティフナー(42)は、同じ材料で、同じ高さで形成されており、前記スティフナーの実質的な面積は、複数個の前記半導体チップ接続用パッドの合計面積に基づいて決定されている。【選択図】  図１Ａ
2010118635.tif 000002
【特許請求の範囲】
【請求項１】
最外の樹脂絶縁層を有する複数の樹脂絶縁層と、
前記最外の樹脂絶縁層上のパッド形成領域内に形成されている電子部品を搭載するための複数のパッドと、
前記最外の樹脂絶縁層上に形成され、開口を有しているスティフナーと、
前記最外の樹脂絶縁層の下に形成されている内層の樹脂絶縁層と、
前記内層の樹脂絶縁層上に形成さている内層の導体回路と、
前記最外の樹脂絶縁層に形成され前記パッドと前記内層の導体回路を接続しているビア導体と、からなる多層プリント配線板において、
前記複数のパッドは、前記スティフナーの開口内に形成され、該スティフナーの上面と該パッドの上面とは略同一レベルに位置している多層プリント配線板。
【請求項２】
請求項１に記載の多層プリント配線板において、
前記開口は、前記スティフナーの中央部に形成されている、多層プリント配線板。
【請求項３】
請求項１に記載の多層プリント配線板において、
前記スティフナーと前記パッドは、同じ材料から成る、多層プリント配線板。
【請求項４】
請求項１に記載の多層プリント配線板において、
前記スティフナーと前記パッドは、同じ銅箔から形成されている、多層プリント配線板。
【請求項５】
請求項１に記載の多層プリント配線板において、
前記スティフナーは、複数個の中抜き部を有している、多層プリント配線板。
【請求項６】
請求項５に記載の多層プリント配線板において、
前記スティフナーの中抜き部は、前記最外の樹脂絶縁層の表面の中心を通り、該最外の樹脂絶縁層の表面に垂直な面に関して対称に形成されている、多層プリント配線板。
【請求項７】
請求項１に記載の多層プリント配線板において、
前記スティフナーの上面の総面積は、各パッドの上面の面積を合算した面積と略同一である、多層プリント配線板。
【請求項８】
請求項７に記載の多層プリント配線板において、
前記スティフナーの上面の総面積は、各パッドの上面の面積を合算した面積の70〜130％である、多層プリント配線板。
【請求項９】
請求項１に記載の多層プリント配線板において、
前記スティフナーは、電源層又はグランド層として利用されている、多層プリント配線板。
【請求項１０】
請求項１に記載の多層プリント配線板において、更に、
前記パッド及び前記スティフナーが形成されている面とは反対側の面に形成された外部端子を有し、
前記パッドはＩＣチップを搭載するための導体回路であり、
前記外部端子は他の基板に接続するための導体回路である、多層プリント配線板。
【請求項１１】
請求項１に記載の多層プリント配線板において、
前記多層プリント配線板の樹脂絶縁層の数が４層以上の場合、各樹脂絶縁層は、樹脂と無機粒子とからなる、多層プリント配線板。
【請求項１２】
請求項１１に記載の多層プリント配線板において、
各樹脂絶縁層数は、心材を有していない、多層プリント配線板。
【請求項１３】
請求項１１に記載の多層プリント配線板において、
各樹脂絶縁層は、繊維からなる心材を有していない、多層プリント配線板。
【請求項１４】
請求項１に記載の多層プリント配線板において、
前記多層プリント配線板の樹脂絶縁層の数が１層から３層の場合、少なくとも１層の樹脂絶縁層は、樹脂と心材とからなる、多層プリント配線板。
【請求項１５】
請求項１４に記載の多層プリント配線板において、
前記樹脂と心材とからなる樹脂絶縁層以外の樹脂絶縁層は、樹脂と無機粒子とからなる、多層プリント配線板。
【請求項１６】
表面が金属から成る支持板に金属箔を接着又は接合する工程と、
前記金属箔上に樹脂絶縁層を形成する工程と、
前記樹脂絶縁層にビア導体用の開口部を形成する工程と、
前記樹脂絶縁層上に導体回路を形成する工程と、
前記開口部に前記金属箔と前記導体回路を接続するビア導体を形成する工程と、
前記支持板と前記金属箔との間で分離する工程と、
前記金属箔から、中央領域に半導体チップを搭載するための複数のパッドと、
該複数のパッドの周りにスティフナーとを形成する工程と、
からなるプリント配線板の製造方法。
【請求項１７】
請求項１６のプリント配線板の製造方法において、前記接着又は接合は、超音波により行われる、製造方法。
【請求項１８】
請求項１６のプリント配線板の製造方法において、
前記金属箔から前記スティフナーを形成する際に、同時に、該スティフナーに中抜き部を形成する、製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層プリント配線板に関し、更に具体的には、半導体チップ等の電子部品を実装するための搭載面に特徴を有する多層プリント配線板に関する。
【背景技術】
【０００２】
最近、プリント配線板は軽薄化が進んでいる。プリント配線板が薄くなると、プリント配線板の機械的強度が弱くなるので、プリント配線板に補強板を搭載することが行われている。そのような技術としては、例えば、下記特開２００２−８３８９３号がある。特開２００２−８３８９号は、金属板上にプリント配線板を形成することと、プリント配線板上に金属板（補強板）を枠状に残すことを開示している。そして、特開２００２−８３８９３号は、プリント配線板に形成されているパッドにＩＣチップを実装している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開2002-83893号公報「半導体パッケージ基板及び半導体装置並びにそれらの製造方法」（公開日：2002年3月22日）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の実施例によれば、金属板の厚みは0.1〜1.5ｍｍである。それに対し、パッドの厚みは数十μｍと考えられる。特許文献１のプリント配線板では、ＩＣチップを搭載する部分と金属板が形成されている部分とで、金属の量が大きく相違する。そのため、特許文献１のプリント配線板では、特に、半田リフロー時に、プリント配線板に反りやうねりが発生すると考えられる。そうすると、プリント配線板にＩＣチップを実装することが難くなると考えられる。
【課題を解決するための手段】
【０００５】
従って、本発明は、最外樹脂層上の導体の配置を適正化した新規な多層プリント配線板を提供することを目的とする。
【０００６】
更に、本発明は、半導体素子搭載用パッドに半田バンプを形成する際に、作業性の良い新規な多層プリント配線板を提供することを目的とする。
【０００７】
上記目的に鑑みて、本発明に係る多層プリント配線板は、最外の樹脂絶縁層を有する複数の樹脂絶縁層と、前記最外の樹脂絶縁層上のパッド形成領域内に形成されている電子部品を搭載するための複数のパッドと、前記最外の樹脂絶縁層上に形成され、開口を有しているスティフナーと、前記最外の樹脂絶縁層の下に形成されている内層の樹脂絶縁層と、前記内層の樹脂絶縁層上に形成さている内層の導体回路と、前記最外の樹脂絶縁層に形成され前記パッドと前記内層の導体回路を接続しているビア導体と、を有する多層プリント配線板において、前記複数のパッドは、前記スティフナーの開口内に形成され、該スティフナーの上面とパッドの上面とは略同一レベルに位置している。
【０００８】
更に、上記多層プリント配線板では、前記スティフナーは、複数個の中抜き部を有していてもよい。
【０００９】
更に、上記多層プリント配線板では、前記スティフナーの上面の総面積は、各パッドの上面の面積を合算した面積と略同一であってよい。
【００１０】
更に、上記多層プリント配線板では、前記スティフナーは、電源層又はグランド層として利用することもできる。
【００１１】
更に、本発明に係るプリント配線板の製造方法は、表面が金属から成る支持板に金属箔を接着又は接合することと、前記金属箔上に樹脂絶縁層を形成することと、前記樹脂絶縁層にビア導体用の開口部を形成することと、前記樹脂絶縁層上に導体回路を形成することと、前記開口部に前記金属箔と前記導体回路を接続するビア導体を形成することと、前記支持板と前記金属箔との間で分離することと、前記金属箔から、中央領域に半導体チップを搭載するための複数のパッドと、該複数のパッドの周りにスティフナーとを形成することとを含む。
【発明の効果】
【００１２】
本発明によれば、最外樹脂層上の導体の配置を適正化した新規な多層プリント配線板を提供することができる。
【００１３】
更に、本発明によれば、半導体素子搭載用パッドに半田バンプを形成する際に、作業性の良い新規な多層プリント配線板を提供することができる。
【図面の簡単な説明】
【００１４】
【図１Ａ】図１Ａは、第１の実施形態の多層プリント配線板を示す図である。
【図１Ｂ】図１Ｂは、第２の実施形態に係る多層プリント配線板を示す図である。
【図１Ｃ】図１Ｃは、図１Ａに示す多層プリント配線板の電子部品搭載面の図である。
【図１Ｄ】図１Ｄは、図１Ａに示す多層プリント配線板に電子部品（例えば、半導体チップ等）を搭載した図である。
【図１Ｅ】図１Ｅは、図１Ａ〜１Ｄに示す多層プリント配線板の反対面を示す図である。
【図１Ｆ】図１Ｆは、図１Ｄに示す多層プリント配線板のＩ−Ｉ方向の断面図である。
【図２Ａ】図２Ａは、他の図２の図面と共に、図１Ａの多層プリント配線板の製造方法のプロセスを示す図である。
【図２Ｂ】図２Ｂは、他の図２の図面と共に、図１Ａの多層プリント配線板の製造方法のプロセスを示す図である。
【図２Ｃ】図２Ｃは、他の図２の図面と共に、図１Ａの多層プリント配線板の製造方法のプロセスを示す図である。
【図２Ｄ】図２Ｄは、他の図２の図面と共に、図１Ａの多層プリント配線板の製造方法のプロセスを示す図である。
【図２Ｅ】図２Ｅは、他の図２の図面と共に、図１Ａの多層プリント配線板の製造方法のプロセスを示す図である。
【図２Ｆ】図２Ｆは、他の図２の図面と共に、図１Ａの多層プリント配線板の製造方法のプロセスを示す図である。
【図２Ｇ】図２Ｇは、他の図２の図面と共に、図１Ａの多層プリント配線板の製造方法のプロセスを示す図である。
【図２Ｈ】図２Ｈは、他の図２の図面と共に、図１Ａの多層プリント配線板の製造方法のプロセスを示す図である。
【図２Ｉ】図２Ｉは、他の図２の図面と共に、図１Ａの多層プリント配線板の製造方法のプロセスを示す図である。
【図２Ｊ】図２Ｊは、他の図２の図面と共に、図１Ａの多層プリント配線板の製造方法のプロセスを示す図である。
【図２Ｋ】図２Ｋは、他の図２の図面と共に、図１Ａの多層プリント配線板の製造方法のプロセスを示す図である。
【図２Ｌ】図２Ｌは、他の図２の図面と共に、図１Ａの多層プリント配線板の製造方法のプロセスを示す図である。
【図２Ｍ】図２Ｍは、他の図２の図面と共に、図１Ａの多層プリント配線板の製造方法のプロセスを示す図である。
【図２Ｎ】図２Ｎは、他の図２の図面と共に、図１Ａの多層プリント配線板の製造方法のプロセスを示す図である。
【図２Ｏ】図２Ｏは、他の図２の図面と共に、図１Ａの多層プリント配線板の製造方法のプロセスを示す図である。
【図２Ｐ】図２Ｐは、他の図２の図面と共に、図１Ａの多層プリント配線板の製造方法のプロセスを示す図である。
【図３Ａ】図３Ａは、図３Ｂと共に、支持板として片面銅張積層板を用いた多層プリント配線板の製造方法を説明する図である。
【図３Ｂ】図３Ｂは、図３Ａと共に、支持板として片面銅張積層板を用いた多層プリント配線板の製造方法を説明する図である。
【図４】図４は、第３の実施形態に係る多層プリント配線板を説明する図である。
【図５Ａ】図５Ａは、多層プリント配線板の製造方法で使用される超音波接合方法を説明する。
【図５Ｂ】図５Ｂは、超音波接合の結果、支持板の端部に沿った接合部分において支持板の銅箔とその上に積層された銅箔とが、接合部分で接合されている状態を説明する図である。
【図６】図６は、図２Ｅの製造工程で、エッチングレジストを、その端部が超音波溶接部分に重なるように形成されている状態を示す図である。
【発明を実施するための形態】
【００１５】
以下、本発明に係る多層プリント配線板の実施形態に付いて、添付の図面を参照しながら詳細に説明する。図中、同じ要素に対しては同じ符号を付して、重複した説明を省略する。
【００１６】
［第１の実施形態］
第１の実施形態は、電子部品（例えば、半導体チップ等）搭載面に特徴を有する多層プリント配線板４０に関する。
【００１７】
図１Ａは、第１の実施形態の多層プリント配線板４０を示す図である。図１Ｂは、後述する第２の実施形態で説明する多層プリント配線板４０ａを示す図である。図１Ｃは、図１Ａに示す多層プリント配線板４０の電子部品搭載面の図である。図１Ｄは、図１Ａに示す多層プリント配線板４０に電子部品（例えば、半導体チップ等）４１を搭載した図である。図１Ｅは、これら多層プリント配線板４０，４０ａの反対面を示す図である。図１Ｆは、図１Ｄに示す多層プリント配線板４０のＩ−Ｉ方向の断面図である。
【００１８】
図１Ａに示すように、多層プリント配線板４０の半導体チップ搭載面には、開口（「第１の開口」ともいう。）４２０を有するスティフナー（「補強板」，「補強部材」ともいう。）４２とＩＣチップ等の電子部品を搭載するための複数個のパッド８５とが形成されている。
【００１９】
図１Ｃに示すように、パッド８５は、スティフナー４２の開口４２０内のパッド形成領域４６に形成されている。パッド形成領域４６は、全パッドを含み面積が最小となる矩形の領域である。第１の実施形態の多層プリント配線板４０では、最外の樹脂絶縁層上の中央領域にあるパッド形成領域４６にパッド８５が形成され、それを取り囲む周辺領域にスティフナー４２が形成されている。半導体チップ搭載面に形成されたパッド８５は、例えば、Ｃ４実装(controlled collapse chip connection)のための導体である。パッド８５上に半田バンプ８６が形成され、この半田バンプを介してプリント配線板に半導体チップ等４１が実装される（図１Ｆ参照）。なお、スティフナー４２の開口４２０の形成位置は、必ずしもスティフナー４２の中央部に限定されない。電子部品の形状等に応じて、任意の位置に形成してもよい。更に、スティフナー４２の開口４２０の形状は、図では矩形状に示されているが、これに限定されない。例えば、パッド形成領域４６に対応させて、円形等のその他の形状であってもよい。
【００２０】
スティフナー４２は、金属製であり、典型的には銅製である。更に、スティフナー４２は、好ましくは銅箔から成る。更に、好ましくは、パッド８５とスティフナー４２とは、同じ銅箔から形成されている。パッド８５とスティフィナー４２は、同じ銅箔から同時にパターニングして形成することができる。従って、パッド８５の上面とスティフナー４２の上面とは、最外の樹脂絶縁層の表面から同じ高さになりやすい。
【００２１】
図１Ｄに示すように、パッド形成領域４６内のパッド８５に、電子部品（例えば、半導体チップ等）４１が半田バンプ８６を介して搭載される。
【００２２】
図１Ｅに示すように、その反対面には、複数個の外部端子８４（図１Ｆ参照）が形成されている。それぞれの外部端子８４の上に、半田バンプ４４が形成されている。外部端子８４は、例えば、ＢＧＡ(Ball Grid Array)パッドであり、半田バンプ４４を介して、マザーボード等の他の基板４５のパッド（図示せず。）に接続される。しかし、半田バンプ４４の代わりに、外部端子８４にピン（図示せず。）を形成し、このピンを介してマザーボード等４５に接続してもよい。
【００２３】
図１Ｆに示すように、第１実施形態の多層プリント配線板４０では、パッド８５の上面とスティフナー４２の上面とが、同一レベルに位置している。
【００２４】
［第２の実施形態］
図１Ｂは、第２の実施形態に係る多層プリント配線板４０ａを示す図である。多層プリント配線板４０ａは、スティフナー４２の一部に中抜き部（「第２の開口」ともいう。）４３が形成されている。この点で、多層プリント配線板４０ａは、図１Ａに示す第１の実施形態に係る多層プリント配線板４０と異なる。スティフナー４２に中抜き部４３を形成することにより、スティフナー４２の実質的な面積は、第１の実施形態に係る多層プリント配線板４０のスティフナーの面積より減少する。
【００２５】
スティフナー４２の中抜き部４３の形状及び個数は、任意に決めることが出来る。しかし、スティフナー４２の中抜き部４３は、特定の場所に偏在させないことが好ましい。多層プリント配線板４０ａの反り又はねじれが発生しやすい。具体的には、電子部品を搭載する面において、スティフナー４２の中抜き部４３は、開口４２０の両側に略同じ形状に形成されることが好ましい。換言すれば、スティフナー４２の中抜き部４３は、最外の樹脂絶縁層の表面の中心を通り、最外の樹脂絶縁層の表面に垂直な面に関して対称に形成されていることが好ましい。或いは、例えば、比較的多数の比較的小さな円形、矩形等の中抜き部４３が、スティフナー４２の全体にわたって略均一に配置されるように形成してもよい。これにより、多層プリント配線板４０ａの機械的強度を略均一にすることが出来る。
【００２６】
好ましくは、スティフナー４２の実質的な面積（スティフナーの上面の面積）は、全てのパッド８５の合計面積（全てのパッドの上面の面積を合算した面積）に関連して決定される。スティフナー４２の上面の総面積は、各パッド８５の上面の面積を合算した面積と略同一であることが好ましい。スティフナー４２の実質的な面積（ＳＳ）とパッド８５の合計面積（ＡＰ）の比率は、次の式を満足することが好ましい。ＳＳ／ＡＰ＝0.70〜1.30。このような比率であれは、多層プリント配線板の反り又はねじれが抑制されやすい。
【００２７】
第２の実施形態の多層プリント配線板４０ａの特徴は、スティフナー４２の実質的な面積（ＳＳ）が、全パッドの合計面積（ＡＰ）に関連して決定されている点にある。更に、第２の実施形態の多層プリント配線板４０ａは、第１の実施形態に係る多層プリント配線板４０と同様の特徴を有する。
【００２８】
［第３の実施形態］
図には示していないが、第３の実施形態に係る多層プリント配線板４０ｂでは、図１Ａ及び１Ｂの多層プリント配線板４０，４０aのスティフナー４２が、電源層又はグランド層として利用されている。第３の実施形態の多層プリント配線板４０ｂは、図４に示すように、スティフナー４２がビア導体及び／又は導体回路を介して電源層又はグランド層に接続されている。信号ラインを含むパッド８５の近傍に、電源層又はグランド層として機能する比較的広い面積のスティフナー４２を配置することで、プリント配線板の電気特性は安定したり、向上する。
【００２９】
［第４の実施形態］
第４の実施形態は、第１〜第３の実施形態に係る多層プリント配線板４０，４０ａ，４０ｂの製造方法に関する。なお、これらの多層プリント配線板の製造方法は、実質的に同じであるので、多層プリント配線板４０の製造方法について説明する。
【００３０】
図２Ａ〜図２Ｐは、多層プリント配線板４０の製造方法のプロセスを示す図である。多層プリント配線板４０は、非常に薄いため、製造工程の途中まで支持板５０を利用する。そのため、支持板５０と、その上のプリント配線板の一部になる金属箔との間を、超音波を利用して接合する。更に、製造効率を上げるため、支持板５０の両面（上面及び下面）に、多層プリント配線板４０を夫々形成し、同時に２セット分を製造する方法を採用している。
【００３１】
図２Ａに示すように、支持板５０としての銅張積層板を用意する。銅張積層板５０は、例えば、日立化成工業株式会社製の品番「ＭＣＬ−Ｅ６７９  ＦＧＲ」を使用することが出来る。この銅張積層板５０は、板厚0.4ｍｍのガラスエポキシ積層板５１の両面に、35ミクロンの銅箔５２ｕ，５２ｄが夫々張られている。この銅張積層板５０は、図２Ｌに示す製造過程に至る迄、形成されるプリント配線板４０の支持板として機能する。
【００３２】
支持板５０として、例えば、ガラス基材ビスマレイミドトリアジン樹脂含浸積層板、ガラス基材ポリフェニレンエーテル樹脂含浸積層板、ガラス基材ポリイミド樹脂含浸積層板等に銅箔などの金属箔が張られた基板を用いてもよい。また、金属板を使用することもできる。
【００３３】
図２Ｂに示すように、厚さ12〜35μｍの銅箔５３ｕ，５３ｄが、支持板上の両面に夫々積層される。この銅箔５３ｕ，５３ｄから、将来、半導体チップ搭載面の中央領域にパッド８５が形成される。また、周辺領域にスティフナー４２が形成される。なお、銅張積層板に銅箔を積層する代わりに、予め、銅箔が銅張積層板上に積層されたキャリア付き銅箔を出発材料にしてもよい。
【００３４】
図２Ｃに示すように、銅張積層板１０の上部の銅箔５２ｕ，５２ｄと銅箔５３ｕ，５３ｄの間を、超音波を利用して夫々接合する。接合部分６４ｕ，６４ｄは、銅箔５３ｕ，５３ｄの外周に沿った部分である。なお、出発材料にキャリア付き銅箔を使用した場合、両面の銅箔を支持板５０から剥がさず、銅箔周辺部に沿って、超音波接合する。
【００３５】
図５Ａを参照しながら、この超音波接合方法を説明する。超音波接合装置６０は、振動子６１と、ホーン６２と、加圧部材６３とを有する。図５Ｂに示すように、超音波接合は、ホーン６２を、支持板５０の端部周辺に沿って（例えば、端部から20ｍｍ内側を）移動して接合する。接合条件は、ホーン６２の振幅約12ミクロン、振動数ｆ＝28ｋＨｚ／sec、銅箔５３に対する加圧力ｐ＝約0〜12ｋｇｆ、銅箔５３に対する送り速度（印加時間）ｖ＝約10ｍｍ／secである。しかし、超音波接合装置及び接合条件は、これに限定されない。最初の工程（図２Ａ参照）から銅箔分離工程（図２Ｍ参照）迄の製造工程において、両銅箔５３ｕ，５３ｄが支持板５０に固着しているように接合できる限り、他の超音波装置及び接合条件を使用してもよい。
【００３６】
図５Ｂに示すように、この超音波接合の結果、支持板５０の端部に沿った接合部分６４において支持板５０の銅箔５２とその上に積層された銅箔５３とは接合される。接合部分の幅は、例えば約2ｍｍである。この結果、支持板５０と銅箔５３とは固着（固定）され、相対的な移動が阻止される。銅箔５３を支持板５０の銅箔５２に固着しない場合、銅箔５３の上に形成されるプリント配線板４０が支持板５０に固定されてないことになる。従って、各製造工程で、支持板５０に対して、銅箔５３がその銅箔上に形成される層間樹脂絶縁層と共に伸張・収縮して、銅箔５３が変形するおそれがある。しかし、この製造方法では、銅箔５３を支持板５０に固定しているため、銅箔５３は支持板５０に対して相対的に移動し難くなる。そのため、銅箔５３が変形するおそれは非常に少なくなる。
【００３７】
図２Ｄは、接合後の積層板の断面図である。接合部分６４ｕ，６４ｄより端部側では、支持板５０と銅箔５３の間に、各工程で処理液が侵入するおそれがある。侵入した処理液はその後の清浄処理で洗浄し切れない。従って、次のような端部処理を行う。
【００３８】
図２Ｅに示すように、エッチングレジスト７１ｕ，７１ｄの端部が超音波接合部分６４ｕ，６４ｄに重なるように、銅箔５３上にエッチングレジストを夫々形成する。図６は、この状態の積層板の平面図であり、エッチングレジスト７１の端部が超音波溶接部分６４に重なるように形成されているのが分かる。
【００３９】
図２Ｆに示すように、銅箔５３ｕ，５３ｄ及び銅張積層板の銅箔５２ｕ，５２ｄの露出部分をエッチングして除去する。その後、エッチングレジスト７１ｕ，７１ｄを剥離する。この結果、銅箔５３ｕ、５３ｄと支持板５０の銅箔５２ｕ、５２ｄは接合部分６４ｕ，６４ｄによって枠状に接合される。両者の端部は全周にわたって接合されている。この端部処理により、後続の各工程で、銅箔５３ｕ、５３ｄと支持板５０の銅箔５２ｕ、５２ｄの間に、処理液が侵入するのを防ぐことが出来る。なお、銅箔５３ｕ，５３ｄの端部から突き出た支持板の部分５０ａを、銅箔接合部分の端部に沿って切断してもよい。
【００４０】
その後、所望により、黒化処理やエッチング処理などの適当な方法（粗化処理）で、金属箔５３ｕ，５３ｄの表面に粗化面を形成してもよい。粗化処理は、例えば、ＣＺ処理を利用することができる。ＣＺ処理としては、例えばメック株式会社製のマイクロエッチング剤「ＣＺシリーズ」を使用することが出来る。
【００４１】
図２Ｇに示すように、銅箔５３上に層間絶縁用フィルムを貼り付け熱硬化して、樹脂絶縁層７２ｕ，７２ｄを夫々形成する。樹脂絶縁層としては、無機粒子と樹脂とからなる絶縁樹脂であることが好ましい。その後、例えば、炭酸ガス(CO2)レーザを利用して、ビアホール用の開口７３ｕ，７３ｄを夫々形成する。層間絶縁用フィルムとしては、例えば、味の素ファインテクノ株式会社製の品番「ＡＢＦシリーズ」を使用することが出来る。
【００４２】
なお、樹脂絶縁層の形成は、層間絶縁用フィルムに限定されない。例えば、この樹脂絶縁層は、銅箔上にプリプレグのような半硬化樹脂シートを加熱プレスすることで形成することができる。特に、基板完成後の絶縁層の数が少ない場合（例えば、３層以下）、全ての絶縁層を層間絶縁用フィルムで形成したコアレス基板にすると、基板強度が弱くなる傾向にある。そのため、層間樹脂層の少なくとも一層は、心材を有する樹脂絶縁層とすることが好ましい。心材を有する樹脂絶縁層により、基板強度を増加することが出来る。心材としては、繊維が好ましい。心材の具体例としては、ガラスクロス、ガラス不織布、アラミド不織布等が挙げられる。心材を有する樹脂絶縁層は、心材にエポキシ等の樹脂を含浸し、硬化させた樹脂絶縁層である。従って、多層プリント配線板の樹脂絶縁層７２の数が１層から３層の場合、少なくとも１層の樹脂絶縁層は樹脂と心材とからなり、樹脂と心材とからなる樹脂絶縁層以外の樹脂絶縁層は、樹脂と無機粒子とからなることが好ましい。
【００４３】
また、ビアホールの形成は、炭酸ガス(CO2)レーザに限定されない。代わりに、エキシマレーザ、ＹＡＧレーザ、ＵＶレーザ等を使用してもよい。
【００４４】
図２Ｈに示すように、樹脂絶縁層７２ｕ，７２ｄの表面を、例えば、過マンガン酸で粗化処理する。その後、ビアホール用の開口の内壁と樹脂絶縁層の表面に数ミクロン程度の無電解メッキ（例えば、無電解銅メッキ）７４ｕ，７４ｄを行う。無電解銅メッキの前に、触媒核を形成してもよい。
【００４５】
図２Ｉに示すように、ビア導体，導体回路等以外の部分にめっきレジスト７６ｕ，７６ｄを形成する。
【００４６】
図２Ｊに示すように、無電解メッキ膜（例えば、無電解銅めっき膜）７４ｕ，７４ｄを電極として、めっきレジスト７６ｕ，７６ｄの開口部に、例えば、数十ミクロン程度の電解めっき（例えば、電解銅メッキ）を行う。その後、めっきレジストを剥離する。更に、剥離しためっきレジストの下側にある無電解めっき膜７４ｕ，７４ｄをエッチングで除去する。この無電解めっき膜は、非常に薄いのでクイックエッチングで除去することが出来る。なお、導体層全体を無電解メッキ（例えば、無電解銅メッキ）で形成してもよい。この段階で、一層分のビア導体７７ｕ，７７ｄ、ランド７８ｕ，７８ｄ及び導体回路７５ｕ，７５ｄ等が形成される。ビア導体、ランド及び導体回路は、無電解めっき膜と無電解めっき膜上の電解めっき膜とからなる。
【００４７】
樹脂絶縁層に心材を有する樹脂絶縁層を使用する場合、プリプレグ等のＢステージの樹脂層と銅箔を、銅箔５３上または下層の樹脂絶縁層上に積層する。その後、加熱プレスすることで、心材を有する樹脂絶縁層が形成される。心材を有する樹脂絶縁層は銅箔で被覆されている。続いて、ダイレクトまたはコンフォーマルで心材を有する樹脂絶縁層にビア導体用の開口を形成する。その後、ビア導体用の開口内と銅箔上に無電解めっき膜と電解めっき膜を形成する。それから、サブトラクティブ法で、心材を有する樹脂絶縁層上に導体回路を形成する。同時にビア導体が形成される。
【００４８】
図２Ｇ〜図２Ｊの工程を１回実施することにより、１層分の樹脂絶縁層７２と導体回路７５が形成される。そして、各層間樹脂絶縁層７２内に、層間接続用のビア導体７７が形成される。導体回路７５とランド７８、ビア導体７７の表面に粗化面が形成されることが好ましい。多層プリント配線板４０では、所望の層数だけ、図２Ｇ〜図２Ｊの工程を繰り返す。これらの工程により、導体回路７５及びパッド７８を含む導体層と層間樹脂絶縁層７２が交互に積層される。多層プリント配線板の樹脂絶縁層７２の数が４層以上の場合、各樹脂絶縁層は、樹脂と無機粒子とからなり、心材を有していないことが好ましい。
【００４９】
第３の実施形態に係る多層プリント配線板４０では、銅箔５３ｕ，５３ｄの将来スティフナー４２となる部分に接続するビア導体７７ｕ，７７ｄが形成される。更に、このビア導体は、他のビア導体及び／又は導体回路を通って、電源層又はグランド層に電気的に接続される。
【００５０】
図２Ｋに示す例は、多層プリント配線板４０の層間樹脂絶縁層７２の全層数を４層とし、図２Ｇ〜図２Ｊの工程を合計４回実施している。
【００５１】
図２Ｋに示すように、最外の樹脂絶縁層と最外の導体層上にＳＲ（ソルダーレジスト）８０ｕ，８０ｄを夫々形成する。ＳＲ８０の形成は、例えば、最外層の導体表面を粗化処理し、ＳＲをラミネートし、パターニングして、導体回路上に開口部８０ａを形成する。最外層の導体表面の粗化処理は、例えば、図１Ｇに関連して説明したＣＺ処理を利用することが出来る。この開口部８０ａから露出する導体部が外部端子８４（図１Ｆ参照）となる。後工程の図２Ｐの段階で、この外部端子上に半田バンプ４４やピン（図示せず。）が形成される。このプリント配線板４０は、外部端子８４上に形成される半田バンプ４４やピンを介して、例えば、マザーボードのような他の基板４５と電気的に接続される。
【００５２】
図２Ｌに示すように、超音波接合部分６４ｕ，６４ｄより内側の切断箇所６５に沿って基板全体を切断する。切断後、支持体５０の上側に形成されたプリント配線板は銅箔５３ｕと支持板５０の銅箔５２ｕの間で分離される。下側に形成されたプリント配線板は銅箔５３ｄと支持板５０の銅箔５２ｄの間で分離される。
【００５３】
図２Ａ〜図２Ｌに示す工程により、支持板５０の上側及び下側の両方で、2セットのプリント配線板４０を同時に製造することができる。図２Ｍに、支持板５０の下側で形成された多層プリント配線板４０を示す。以下、支持板の下側で形成された多層プリント配線板の製造工程について説明する。上側で形成された多層プリント配線板の製造工程も同様である。
【００５４】
続いて、図２Ｎに示すように、半導体チップ等の電子部品を実装するための搭載面を形成するため、銅箔５３ｄからスティフナー４２及びパッド８５を夫々形成する。第１の実施形態に係る多層プリント配線板４０では、スティフナー４２の開口（第１の開口）４２０も同時に形成される。第２の実施形態に係る多層プリント配線板４０ａでは、スティフナー４２の開口４２０及び中抜き部（第２の開口）４３も同時に形成される。
【００５５】
即ち、銅箔５３ｄにドライフィルムをラミネートし、パターニングして、エッチングレジスト７６を形成する。このとき、下部のＳＲ層８０ｄの開口部８０ａから露出する外部端子８４をエッチャントから保護するため、ＳＲ層の全面又は開口部にエッチングレジスト用のドライフィルムを形成する。その後、エッチングレジスト７６から露出している銅箔５３ｄをエッチングして除去する。その後、エッチングレジスト７６を剥離する。
【００５６】
図２Ｏに示すように、エッチングレジストを剥離した後、半導体チップ搭載面のパッド８５と反対面の外部端子（例えば、ＢＧＡパッド）８４に表面処理を行う。この表面処理は、例えば、銅パッドの防錆、半田付性維持のための処理である。例えば、ＯＳＰ処理（水溶性プリフラックス処理：organic solderability preservative）を使用することが出来る。その他、パッド表面に無電解Ｎｉめっき膜を形成し、無電解Ｎｉめっき膜上にＡｕめっき膜を形成してもよい。無電解Ｎｉめっき膜と無電解Ａｕめっき膜との間に無電解Ｐｄめっき膜を介在させてもよい。
【００５７】
図２Ｐに示すように、半導体チップ搭載面のパッド８５上に半田バンプ８６を形成する。半田バンプの形成は、例えば、半田ペーストをスクリーン印刷によって行う。銅箔５３ｄから形成されたスティフナー４２及びパッド８５は、同じレベルにあるため、半田バンプ形成の作業性が良い。パッド８５の上に形成される半田バンプ８６を介して、ＩＣチップ等の電子部品４１が搭載される。反対面の外部端子８４の上に半田バンプ４４又はピン（図示せず。）を形成してもよい。
【００５８】
図には示していないが、その後、この多層プリント配線板を個片に切断する処理を行う。この個片切断は、例えば、ダイシングを利用して行う。引き続き、ＯＳチェック(open/short check)を行う。ＯＳチェックにより、電気的不良品が有ればそれを選別して除去する。更に、最終外観検査ＦＶＩ(final view inspection)を行う。ＦＶＩにより、外観的不良品が有ればそれを選別して除去する。
【００５９】
以上の工程により、図１Ａに示す多層プリント配線板４０を製造することができる。
【００６０】
［第５の実施形態］
図２Ａ〜図２Ｐでは、作業効率の点から、プリント配線板４０を支持板５０の両面に同時に製造する方法を説明したが、これに限定されない。支持板５０の片面のみに、プリント配線板４０を製造してもよい。
【００６１】
この場合、図２Ａに示した工程の代わりに、図３Ａに示すように、支持板５０としての片面銅張積層板を用意し、銅箔５３を積層する。その後、図２Ｂ〜図２Ｌと同じ工程を施すと、図３Ｂに示すように、１セットのプリント配線板が出来上がる。その後の工程は、図２Ｍ〜図２Ｐの各工程と同じである。
【００６２】
［本実施形態の利点・特徴］
本実施形態の多層プリント配線板４０，４０ａ、４０ｂでは、図１Ｆに示すように最外の樹脂絶縁層上に形成されたパッド８５の上面とスティフナー８５の上面とが同一レベルに存在している。スティフナー４２が、パッド８５と同一高さなので、パッド８５の上に半田バンプ８６を形成する段階で、スティフナーが邪魔にならない。ボール搭載法やスクリーン印刷法で、各パッド８５に半田バンプ８６を確実に形成できる。例えば、半田バンプ８６の形成にスクリーン印刷を使用することができ、作業性がよい。スティフナー４２を備えた状態のプリント配線板に半田バンプを形成できるので、各パッド上の半田バンプの高さが略同一になりやすい。
【００６３】
本実施形態の多層プリント配線板４０，４０ａ、４０ｂでは、パッド８５の上面の高さが同一レベルに存在している。本実施形態では、スティフナーとパッドの厚みが略同一なので全てのパッドの上面が同一レベルになりやすい。ＩＣチップ等の電子部品を実装しやすくなる。その結果、電子部品とプリント配線板間の接続信頼性が高くなる。また、パッド８５上に形成する半田バンプ８６の量を少なく出来る。電子部品とプリント配線板とを低抵抗で接続することができる。
【００６４】
パッド形成領域４６に形成されているパッド８５の高さ（パッド自体の厚み）とパッド形成領域の周辺領域に形成されているスティフナー４２の高さ（スティフナー自体の厚み）とが略同一であるので、最外層においてパッド形成領域とその周辺領域で機械的強度が同等になりやすい。さらに、本実施形態の多層プリント配線板４０，４０ａ、４０ｂでは、パッド８５とスティフナー４２の材質を同一にすることができる。パッド８５とスティフナー４２の材質としては、銅が好ましい。このため、パッド形成領域４６とその周辺領域でプリント配線板の機械的強度が一層同程度になりやすい。
【００６５】
第２の実施形態に係る多層プリント配線板４０ａは、スティフナー４２の一部に中抜き部（第２の開口）４３が形成されている。全てのパッド８５の合計面積に関連して中抜き部４３の個数及びその面積を調整することにより、スティフナー４２の実質的な面積を決定することが出来る。スティフナー４２の上面の総面積は、各パッド８５の上面の面積を合算した面積と略同一であることが好ましい。例えば、スティフナー４２の実質的な面積（ＳＳ）とパッド８５の合計面積（ＡＰ）との比率を（ＳＳ／ＡＴ＝0.70〜1.30）にすることができる。この結果、最外層においてパッド形成領域４６とその周辺領域で機械的強度を一層同等にすることができる。多層プリント配線板の反り又はねじれが一層抑制される。
【００６６】
第３の実施形態に係る多層プリント配線板４０ｂは、スティフナー４２を電源導体又はグランド導体としても利用している。これにより、プリント配線板の電気特性を向上することができる。
【００６７】
［その他］
以上、本実施形態に係る多層プリント配線板に関して説明したが、これらは例示であって、本発明を限定するものではない。当業者が容易になし得る本実施形態に関する追加・削除・変更・改良等は、本発明の範囲に含まれる。
【００６８】
従って、本発明の技術的範囲は、添付の特許請求の範囲の記載によって定められる。
【符号の説明】
【００６９】
４０，４０ａ，４０ｂ：多層プリント配線板、  ４１：半導体素子、半導体チップ、  ４２：スティフナー，補強部材、補強板、  ４２０：開口，第１の開口、  ４３：中抜き部、開口，第２の開口、  ４４：半田バンプ，半田ボール、  ４５：マザーボード，マザーボード等の他の基板、  ４６：パッド形成領域、  ５０：支持板，両面銅張積層板、  ５１：積層板、  ５２：積層板銅箔、  ５３，５３ｕ，５３ｄ：銅箔，キャリア銅箔、  ５４：支持板，片面銅張積層板、  ６０：超音波溶接装置、  ６１：振動子、  ６２：ホーン、  ６３：加圧部材、  ６４：溶接箇所，固着箇所、  ６５：切断箇所、  ７１：レジスト、  ７２，７２ｕ，７２ｄ：層間樹脂絶縁層、  ７２ａ：開口、  ７４：化学めっき層，無電解銅めっき層、  ７５，７５ｕ，７５ｄ：導体回路、  ７６，７６ｕ，７６ｄ：レジスト、  ７７：ビア導体、  ７８：パッド、  ７９：電解銅メッキ層、  ８０，８０ｕ，８０ｄ：ＳＲ，ソルダーレジスト、  ８４：外部接続用パッド，外部接続端子，ＢＧＡパッド、  ８５：外部接続用パッド，外部接続端子，Ｃ４実装用パッド、  ８６：半田バンプ
【図１Ａ】
2010118635.tif 000003
【図１Ｂ】
2010118635.tif 000004
【図１Ｃ】
2010118635.tif 000005
【図１Ｄ】
2010118635.tif 000006
【図１Ｅ】
2010118635.tif 000007
【図１Ｆ】
2010118635.tif 000008
【図２Ａ】
2010118635.tif 000009
【図２Ｂ】
2010118635.tif 000010
【図２Ｃ】
2010118635.tif 000011
【図２Ｄ】
2010118635.tif 000012
【図２Ｅ】
2010118635.tif 000013
【図２Ｆ】
2010118635.tif 000014
【図２Ｇ】
2010118635.tif 000015
【図２Ｈ】
2010118635.tif 000016
【図２Ｉ】
2010118635.tif 000017
【図２Ｊ】
2010118635.tif 000018
【図２Ｋ】
2010118635.tif 000019
【図２Ｌ】
2010118635.tif 000020
【図２Ｍ】
2010118635.tif 000021
【図２Ｎ】
2010118635.tif 000022
【図２Ｏ】
2010118635.tif 000023
【図２Ｐ】
2010118635.tif 000024
【図３Ａ】
2010118635.tif 000025
【図３Ｂ】
2010118635.tif 000026
【図４】
2010118635.tif 000027
【図５Ａ】
2010118635.tif 000028
【図５Ｂ】
2010118635.tif 000029
【図６】
2010118635.tif 000030