(57)【要約】【課題】貫通配線が断線しにくい信頼性の高い半導体装置１および半導体装置１の製造方法を提供する。【解決手段】第１の主面１０Ａと第２の主面１０Ｂとを貫通する基板貫通孔１０Ｈが形成された半導体基板と、第１の主面１０Ａから離れるにしたがい開口が段階的に小さくなる層間膜貫通孔１３Ｈが形成された層間絶縁膜１３とデバイス１１と接続された再配線層１４とを有する多層配線層１５と、再配線層１４と接続され層間膜貫通孔１３Ｈの開口部を覆う電極パッド１６と、電極パッド１６から層間膜貫通孔１３Ｈの側壁および基板貫通孔１０Ｈの側壁を介して第２の主面１０Ｂ側まで配設された貫通配線１９と、第２の主面１０Ｂ側の貫通配線１９上に配設されたバンプ２１と、を具備する。【選択図】図４
2010263130.tif 000002
【特許請求の範囲】
【請求項１】
デバイスが形成された第１の主面と前記第１の主面と対向する第２の主面とを有し、前記第１の主面と前記第２の主面とを貫通する基板貫通孔が形成された半導体基板と、
開口が第１の主面上においては前記基板貫通孔と同じ位置に同じ大きさであり前記第１の主面から離れるにしたがい段階的に小さくなる層間膜貫通孔、が形成された複数の層間絶縁層からなる層間絶縁膜と、前記デバイスと接続された１以上の再配線層と、を有する前記第１の主面上に形成された多層配線層と、
前記再配線層と接続され前記層間膜貫通孔の開口部を覆う電極パッドと、
前記電極パッドから前記層間膜貫通孔の側壁および前記基板貫通孔の側壁を介して第２の主面側まで配設された貫通配線と、
前記第２の主面側の貫通配線上に配設された、外部との電気的接続を行うための外部端子と、を具備することを特徴とする半導体装置。
【請求項２】
前記層間膜貫通孔の側壁の一部を構成する額縁状にパターニングされた金属膜を具備することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記金属膜の内周部の大きさが、いずれかの前記層間絶縁層の前記層間膜貫通孔の前記開口の大きさであることを特徴とする請求項２に記載の半導体装置。
【請求項４】
複数の前記金属膜を有し、半導体基板側の金属膜が電極パッド側の金属膜よりも前記内周部の大きさが大きいことを特徴とする請求項２または請求項３に記載の半導体装置。
【請求項５】
前記基板貫通孔が、第１の主面の開口が第２の主面の開口よりも小さいテーパ形状であることを特徴とする請求項１から請求項４のいずれか１項に記載の半導体装置。
【請求項６】
前記金属膜が、前記再配線層と同じ材料により形成されていることを特徴とする請求項２から請求項５のいずれか１項に記載の半導体装置。
【請求項７】
前記層間膜貫通孔および前記基板貫通孔の内部が充填層により充填されていることを特徴とする請求項１から請求項６のいずれか１項に記載の半導体装置。
【請求項８】
前記第１の主面側にガラス基板が接着層を介して接合されていることを特徴とする請求項１から請求項７のいずれか１項に記載の半導体装置。
【請求項９】
貫通配線を有する半導体装置の製造方法であって、
デバイスが形成された第１の主面と前記第１の主面と対向する第２の主面とを有する半導体基板を準備する基板準備工程と、
前記デバイスと最上層の電極パッドとを接続する複数の再配線層と、前記電極パッドと前記第１の主面との間に配設された額縁形状にパターニングされた金属膜と、前記再配線層の間に配設された複数の層間絶縁層からなる層間絶縁膜と、を有する多層配線層を前記第１の主面に形成する多層配線層形成工程と、
前記電極パッドと対向する位置の前記半導体基板に第２の主面側から前記第１の主面に至る基板貫通孔を形成する基板貫通孔工程と、
前記基板貫通孔の底部の前記層間絶縁膜に層間膜貫通孔を形成する層間膜貫通孔形成工程と、
前記基板貫通孔の側壁と前記層間膜貫通孔の側壁と前記第２の主面とを覆う基板絶縁層を形成する基板絶縁層形成工程と、
前記層間膜貫通孔の底部の前記基板絶縁層に基板絶縁層開口を形成する基板絶縁層開口形成工程と、
前記基板絶縁層開口と前記層間膜貫通孔の側壁と前記基板貫通孔の側壁とを介して、前記電極パッドと前記第２の主面側に形成する外部端子とを接続する貫通配線を形成する貫通配線形成工程と、
前記貫通配線の外部端子形成領域に開口を有し、前記第２の主面側を覆う保護膜を形成する保護膜形成工程と、
前記外部端子形成領域に前記外部端子を形成する外部端子形成工程と、を有することを特徴とする半導体装置の製造方法。
【請求項１０】
前記多層配線層形成工程において、前記金属膜と、前記再配線層とを同じ材料により、同時に形成することを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記多層配線層形成工程において、半導体基板側の金属膜が電極パッド側の金属膜よりも前記内周部の大きさが大きい複数の前記金属膜を有する多層配線層を形成することを特徴とする請求項９または請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記層間膜貫通孔形成工程は、前記層間絶縁膜と前記金属層とのエッチング選択比が高いエッチングガスを用いたドライエッチングにより、側壁が階段形状の前記層間膜貫通孔を形成することを特徴とする請求項９から請求項１１のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板を貫通する貫通配線を有する半導体装置および前記半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の小型化および薄型化等の要求が高まっている。そこで、半導体基板を貫通する貫通配線を有するチップサイズパッケージ（ＣＳＰ）型および積層型マルチチップパッケージ（ＭＣＰ）型の半導体装置が開発された。すなわち、半導体基板のデバイス等のデバイスが形成された面上の電極パッドを、基板を貫通した貫通配線を介して他面側に電気接続する半導体装置である。
【０００３】
例えば、図１は特開２００５−１０１２６８号公報に開示された貫通配線を有する半導体装置１０１の断面構造を示している。以下、半導体装置１０１の製造方法を簡単に説明する。最初にパッシベーション膜１５４と層間絶縁膜１５２とで覆われた電極パッド１５３を有する半導体基板１５１の表面、すなわち素子部形成面（図１における下面）にガラス基板１５６が樹脂層１５５を介して接着される。次に、電極パッド１５３の位置に半導体基板１５１を貫通する貫通孔ＶＨ１が形成される。貫通孔ＶＨ１を含む半導体基板１５１の裏面（図１における上面）の全体に基板絶縁層１５８を形成した後、貫通孔ＶＨ１底部に形成された、層間絶縁膜１５２および基板絶縁層１５８が除去される、すなわち電極パッド１５３に達する貫通孔ＶＨ２が形成される。
【０００４】
そして、貫通孔ＶＨ２の底部において電極パッド１５３と電気的に接続し、貫通孔ＶＨ２の側壁と貫通孔ＶＨ１の側壁とを経由して半導体基板１５１の裏面（図１における上面）上に延びる貫通配線である引き出し配線層１６０がシード層１５９上に形成される。そして、保護膜１６１を形成後に引き出し配線層１６０上に外部端子であるバンプ１６２が形成される。
【０００５】
ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）型の半導体装置１０１は、表面（図１における下面）側に形成されたデバイスの電極パッド１５３と、裏面（図１における上面）側のバンプ１６２とが、貫通配線である引き出し配線層１６０を介して電気的に接続されている。このため、半導体装置１０１は、ワイヤボンディング法等による実装方法に比べて、より高密度にバンプ１６２を配設することができる。
【０００６】
なお半導体装置１０１では、図１に示したように層間絶縁膜１５２は単層であり、ＣＣＤイメージセンサの受光素子等のデバイスから電極パッド１５３への再配線層等は図示されていない。しかし近年の半導体装置では、例えば特許４１３６０５３号公報に開示されているように、デバイスから電極パッド１５３への再配線層の構造は複雑化し、複数の層間絶縁層を介した複数の配線層により３次元的に配線された多層配線構造となっている。
【０００７】
そして多層配線構造の再配線層の最上層に電極パッドが形成されている場合には、電極パッドと半導体基板との間に存在する複数の層間絶縁層からなる層間絶縁膜は厚く、数μｍから十数μｍの厚さとなる。このため層間絶縁膜に層間膜貫通孔を形成すると、層間膜貫通孔は大きな段差、すなわち数μｍから十数μｍの略垂直な側壁を有する構造となる。
【０００８】
大きな段差のある貫通孔の側壁に沿って貫通配線を形成することは容易ではないため、断線が発生することがあった。すなわち近年の半導体装置では、貫通配線の断線により半導体装置の製造歩留まりおよび信頼性が低下する場合があった。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００５−１０１２６８号公報
【特許文献２】特許４１３６０５３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は、貫通配線の断線が発生しにくい信頼性の高い半導体装置および前記半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の一態様によれば、デバイスが形成された第１の主面と前記第１の主面と対向する第２の主面とを有し前記第１の主面と前記第２の主面とを貫通する基板貫通孔が形成された半導体基板と、開口が第１の主面上においては前記基板貫通孔と同じ位置に同じ大きさであり前記第１の主面から離れるにしたがい段階的に小さくなる層間膜貫通孔、が形成された複数の層間絶縁層からなる層間絶縁膜と、前記デバイスと接続された１以上の再配線層と、を有する前記第１の主面上に形成された多層配線層と、前記再配線層と接続され前記層間膜貫通孔の開口部を覆う電極パッドと、前記電極パッドから前記層間膜貫通孔の側壁および前記基板貫通孔の側壁を介して第２の主面側まで配設された貫通配線と、前記第２の主面側の貫通配線上に配設された、外部との電気的接続を行うための外部端子と、を具備することを特徴とする半導体装置が提供される。
【００１２】
また、本発明の別の一態様によれば、  貫通配線を有する半導体装置の製造方法であって、デバイスが形成された第１の主面と前記第１の主面と対向する第２の主面とを有する半導体基板を準備する基板準備工程と、前記デバイスと最上層の電極パッドとを接続する複数の再配線層と、前記電極パッドと前記第１の主面との間に配設された額縁形状にパターニングされた金属膜と、前記再配線層の間に配設された複数の層間絶縁層からなる層間絶縁膜と、を有する多層配線層を前記第１の主面に形成する多層配線層形成工程と、前記電極パッドと対向する位置の前記半導体基板に第２の主面側から前記第１の主面に至る基板貫通孔を形成する基板貫通孔工程と、前記基板貫通孔の底部の前記層間絶縁膜に層間膜貫通孔を形成する層間膜貫通孔形成工程と、前記基板貫通孔の側壁と前記層間膜貫通孔の側壁と前記第２の主面とを覆う基板絶縁層を形成する基板絶縁層形成工程と、前記層間膜貫通孔の底部の前記基板絶縁層に基板絶縁層開口を形成する基板絶縁層開口形成工程と、前記基板絶縁層開口と前記層間膜貫通孔の側壁と前記基板貫通孔の側壁とを介して、前記電極パッドと前記第２の主面側に形成する外部端子とを接続する貫通配線を形成する貫通配線形成工程と、前記貫通配線の外部端子形成領域に開口を有し、前記第２の主面側を覆う保護膜を形成する保護膜形成工程と、前記外部端子形成領域に前記外部端子を形成する外部端子形成工程と、を有することを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【００１３】
本発明は、貫通配線の断線が発生しにくい信頼性の高い半導体装置および前記半導体装置の製造方法を提供する。
【図面の簡単な説明】
【００１４】
【図１】公知の半導体装置の構造を説明するための断面模式図である。
【図２】第１の実施の形態の半導体装置を第１の主面側から観察した平面図である。
【図３】第１の実施の形態の半導体装置を第２の主面側から観察した平面図である。
【図４】第１の実施の形態の半導体装置の構造を説明するための断面模式図である。
【図５】第１の実施の形態の半導体装置の構造を説明するための部分拡大断面模式図である。
【図６】第１の実施の形態の半導体装置の金属膜を説明するための分解斜視図である。
【図７】第１の実施の形態の半導体装置の製造方法を説明するための模式図である。
【図８】第１の実施の形態の半導体装置の製造方法を説明するための模式図である。
【図９】第２の実施の形態の半導体装置の構造を説明するための断面模式図である。
【図１０】第３の実施の形態の半導体装置の構造を説明するための断面模式図である。
【発明を実施するための形態】
【００１５】
＜第１の実施の形態＞
以下、図２から図８を用いて、本発明の第１の実施の形態の半導体装置１および半導体装置１の製造方法について説明する。
【００１６】
図２に示すように、本実施形態の半導体装置１は、略矩形のシリコンなどからなる半導体基板１０を有し、半導体基板１０の第１の主面１０Ａには、例えば半導体素子、光学素子またはマイクロマシン等であるデバイス１１が形成されている。そして、デバイス１１、厳密にはデバイス１１の電気回路、と再配線層１４を介して電気的に接続された電極パッド１６が、半導体基板１０の縁辺部に沿って複数形成されている。
【００１７】
電極パッド１６は、例えば、アルミニウム等の導体材料からなり、半導体基板１０の第１の主面１０Ａに形成された、再配線層１４の最上層として形成されている。また、第１の主面１０Ａの電極パッド１６のさらに上には、電極パッド１６の一部を外部に露呈するための保護膜開口２０Ｈを有するシリコン酸化膜等からなる保護膜１３Ｄが形成されている。
なお、図２では簡略化して表示しているが、再配線層１４は後述するように複数の再配線層が複数の層間絶縁層を介して立体的に配線されている複雑な構造を有する（図４参照）。
【００１８】
そして、図２に示すように半導体基板１０の第２の主面１０Ｂには、それぞれの電極パッド１６と接続された複数のバンプ２１が形成されている。すなわち、後述するように貫通配線１９（図４参照）を介して、各電極パッド１６と各バンプ２１とは電気的に接続されている。バンプ２１は外部装置との電気的接続を行うための金バンプなどからなる外部端子である。また第２の主面１０Ｂは、バンプ２１の領域に保護膜開口２０Ｈを有するシリコン酸化膜等からなる保護膜２０で覆われている。
【００１９】
すでに説明したように、図２および図３に示した第２の主面１０Ｂにバンプ２１を有するＢＧＡ型の半導体装置１はワイヤボンディング等を用いることなく各種の外部装置への実装が可能である。
【００２０】
次に、図４および図５を用いて本実施形態の半導体装置１の貫通配線１９の構造等について説明する。図４は、図２または図３のＶＩ線−ＶＩ線における部分断面模式図である。すなわち、以下に示す図４等は図示を容易にするために各層の層厚比率等が実際とは異なっている模式図である。
【００２１】
図４および図５に示すように、半導体基板１０は、デバイス１１が形成された第１の主面１０Ａと第１の主面１０Ａと対向する第２の主面１０Ｂとを有する平板である。そして半導体基板１０には、第１の主面１０Ａと第２の主面１０Ｂとを貫通する基板貫通孔１０Ｈが形成されている。ここで基板貫通孔１０Ｈは、第１の主面１０Ａの開口が第２の主面１０Ｂの開口よりも小さいテーパ形状である。
【００２２】
第１の主面１０Ａ上に形成された多層配線層１５は、複数の再配線層１４Ａ〜１４Ｃと複数の層間絶縁層１３Ａ〜１３Ｃからなる層間絶縁膜１３と、額縁状にパターニングされた金属膜１２Ａ、１２Ｂを有する。なお、以下、複数の層からなる構成要素をいうときはそれぞれの符号に付されている末尾のアルファベット１文字を省略するものとする。
【００２３】
図４では再配線層１４の一部のみを簡略化して表示しているが、再配線層１４は３層の再配線層１４Ａ〜１４Ｃが層間絶縁層１３Ａ〜１３Ｃで絶縁され、層間絶縁層１３Ａ〜１３Ｃの開口を介して上下の再配線層が接続している立体配線構造を有している。
【００２４】
そして本実施形態の半導体装置１の層間絶縁膜１３には、基板貫通孔１０Ｈの第１の主面１０Ａの開口部である基板貫通孔開口部と同じ位置に同じ大きさの開口を有する層間膜貫通孔１３Ｈがある。なお層間膜貫通孔の側壁の一部は、額縁形状にパターニングされた金属膜１２Ａ、１２Ｂの内周部により構成されている。
【００２５】
図５においてＳ１は階段形状の本実施形態の半導体装置１の層間膜貫通孔１３Ｈの３段の側壁形状を示しており、Ｓ０は従来の半導体装置の層間膜貫通孔の１段の側壁形状を示している。
層間膜貫通孔１３Ｈは、その大きさ、例えば断面形状が矩形の場合には辺の長さ、が段階的に変化しており、前述のように基板貫通孔開口部においては基板貫通孔開口部と同じであるが、基板貫通孔開口部から離れるにしたがい段階的に小さくなる。すなわち層間膜貫通孔１３Ｈは、その側壁が３段となった階段形状であり、開口部の大きさは電極パッド１６に近くなるほど、言い換えれば半導体基板１０から遠いほど、小さい。
【００２６】
ここで図６の分解斜視図を用いて金属膜１２Ａ、１２Ｂの形状等についてさらに説明する。図６に示すように、金属膜１２Ａ、１２Ｂは額縁形状にパターニングされており、内周部の中心位置は同じ位置にあり、第２の金属膜１２Ｂの内周部は、第１の金属膜１２Ａの内周部より内側に位置している。また、図６に例示したように基板貫通孔１０Ｈ、金属膜１２Ａおよび金属膜１２Ｂのいずれもが正方形の内周部を有する場合には基板貫通孔１０Ｈの大きさ（辺の長さ）をＷ４、金属膜１２Ａの内周部の大きさをＷ１、金属膜１２Ｂの内周部の大きさをＷ２とすると、Ｗ４＞Ｗ１＞Ｗ２である。すなわち、第１および第２の金属膜１２Ａ、１２Ｂは、その内周部の端部が一致しておらず、ずれて形成されている。なお、金属膜１２Ａの外周部の大きさはＷ４より大きく、金属膜１２Ｂの外周部の大きさはＷ１より大きく、電極パッド１６の大きさはＷ２より大きい。
金属膜１２Ａ、１２Ｂの内周の大きさの下限および外周部の大きさの上限は特に限定されるものではないが、層間膜貫通孔１３Ｈの底部の大きさ、言い換えれば電極パッド１６の露出部の面積等を考慮して適宜決定される。
【００２７】
そして図４および図５に示すように、貫通配線１９は、層間膜貫通孔１３Ｈの底部の基板絶縁層１８に形成された基板絶縁層開口１８Ｈ（図８（Ｆ）参照）にて電極パッド１６と電気的に接続されており、層間膜貫通孔１３Ｈと基板貫通孔１０Ｈとの側壁を介して、第２の主面１０Ｂ側まで配設されている。
【００２８】
第２の主面１０Ｂ側の貫通配線１９上の保護膜２０の保護膜開口２０Ｈ（図８（Ｈ）参照）に外部端子であるバンプ２１が形成されている。ここで、バンプ２１の位置は基板貫通孔１０Ｈ形成領域以外であれば、その位置は限定されない。また貫通配線１９にさらに裏面電極パッド（不図示）を形成して、裏面電極パッド上にバンプ２１を形成しても良い。
【００２９】
以上の説明のように、半導体装置１は半導体基板１０の第１の主面１０Ａ側に素子が形成されたデバイス１１領域と、第１の主面１０Ａ側に形成されてデバイス１１領域と電気的に接続する電極パッド１６と、第１の主面１０Ａと電極パッド１６の裏面との間に形成された層間絶縁膜１３と、電極パッド１６下で半導体基板１０を貫通する基板貫通孔１０Ｈと、電極パッド１６下で層間絶縁膜１３を貫通する層間膜貫通孔１３Ｈと、電極パッド１６下から層間膜貫通孔１３Ｈおよび基板貫通孔１０Ｈの側壁に沿って半導体基板１０の第２の主面１０Ｂにまで達する貫通配線１９と、第２の主面１０Ｂの貫通配線１９上に外部との電気的接続を行うための外部端子であるバンプ２１とを備え、層間膜貫通孔１３Ｈの開口形状が階段状に形成されている。
【００３０】
次に、図７および図８を用いて、本実施形態の半導体装置１の製造方法について説明する。図７および図８は本実施形態の半導体装置１の製造方法を説明するための、図４と同じ部分を示す断面構造模式図である。
【００３１】
＜基板準備工程＞  図７（Ａ）  
デバイス１１が形成された第１の主面１０Ａと第１の主面１０Ａと対向する第２の主面１０Ｂとを有する平板の単結晶シリコン（１００）基板である半導体基板１０が準備される。なお撮像素子等のデバイス１１の製造方法については特に説明はしない。
【００３２】
また図７（Ａ）においては半導体基板１０の内部に例えば半導体回路を有するデバイス１１が形成されている例を示しているが、半導体基板１０上に半導体基板１０とは別の部材によりデバイス等が形成されていてもよい。
【００３３】
＜多層配線層形成工程＞  図７（Ｂ）
次に、半導体基板１０上に多層配線層１５が形成される。すなわち、デバイス１１と電極パッド１６とを接続する再配線層１４と、電極パッド１６と第１の主面１０Ａとの間に配設された額縁形状にパターニングされた金属膜１２Ａ、１２Ｂと、複数の層間絶縁層１３Ａ〜１３Ｃからなる層間絶縁膜１３と、を有する多層配線層１５が第１の主面１０Ａに形成される。
【００３４】
多層配線層１５は、例えば、スパッタ法によるアルミニウム等の導体膜の成膜、フォトリソおよびドライエッチングによる再配線層パターンの形成、シリコン酸化膜等からなる層間絶縁層形成、ＣＭＰ（ケミカルメカニカルポリシング）による平坦化処理、層間絶縁層に上下の再配線層を接続するためのホール形成、を順に繰り返し行うこと等により形成される。すなわち多層配線層１５は、層間絶縁膜１３により絶縁された複数の再配線層１４からなる立体配線層である。そして、本実施の形態の半導体装置１においてはアルミニウム膜の成膜および再配線層１４パターニングのときに、金属膜１２Ａ、１２Ｂを同時に形成する。すなわち金属膜１２Ａ、１２Ｂは、再配線層１４と同じ材料により同時に形成される。
【００３５】
より具体的には、最初に第１の主面１０Ａにシリコン酸化膜からなる第１の層間絶縁層１３Ａが、テトラエトキシシラン等を原料ガスとして用いたプラズマ化学気層成長法（プラズマＣＶＤ）等により形成される。次に配線用のホールを形成した第１の層間絶縁層１３Ａの表面にアルミニウムからなる第１の金属層がスパッタ法により形成される。そして、第１の金属膜１２Ａと第１の再配線層１４Ａとは、第１の金属層をパターニングして形成される。層間絶縁層としてはシリコン窒化物、ポリイミド、または公知の各種Ｌｏｗ−ｋ材料等を用いることもできる。
【００３６】
ここで第１の金属膜１２Ａは枠形状であるが、図６に示したように後に形成する基板貫通孔１０Ｈの第１の主面の開口に対して外周部は外側に内周部は内側となるように設計されている。また第１の金属膜１２Ａおよび第２の金属膜１２Ｂは、後に形成する層間膜貫通孔１３Ｈを囲むように設計されている。なお、より正確には層間膜貫通孔１３Ｈが第１の金属膜１２Ａおよび第２の金属膜１２Ｂをエッチングマスクとして形成されるために、結果として金属膜１２は層間膜貫通孔１３Ｈを囲む状態となる。
【００３７】
以下同様にして、第２の層間絶縁層１３Ｂ、第２の金属膜１２Ｂおよび第２の再配線層１４Ｂ、第３の層間絶縁層１３Ｃが形成された後、層間絶縁層１３Ｃ表面に電極パッド１６が形成される。ここで、第２の金属膜１２Ｂは第１の金属膜１２Ａより内側に位置し、外周部は第１の金属膜１２Ａより内側に、内周部は第１の金属膜１２Ａの外側に位置する。
すなわち、すでに図６を用いて説明したように、半導体基板１０側の第１の金属膜１２Ａの内周部の大きさＷ１は電極パッド１６側の第２の金属膜１２Ｂの内周部の大きさＷ２よりも大きい。
なお再配線層１４の最上層の再配線層１４Ｃの一部を電極パッド１６として用いてもよい。
【００３８】
本実施の形態では、３層の構造の層間絶縁膜１３を有する多層配線層１５を例に説明しているが、複雑な立体配線構造を有する多層配線層は、さらに多くの層を積層しているため、膜厚が厚い。多層配線層１５の膜厚、すなわち層間絶縁膜１３の膜厚は、１μｍ超、例えば、３μｍ以上５０μｍ未満である。
【００３９】
＜多層配線層形成工程２＞  図７（Ｃ）
電極パッド１６および層間絶縁層１３Ｃの最表面を覆うシリコン酸化膜からなる保護膜１３Ｄが形成され、さらに電極パッド１６の一部を外部に露呈するための保護膜開口２０Ｈが形成される。なお保護膜開口２０Ｈは評価のためのものであり形成しなくともよい。
【００４０】
以上の工程により、デバイス１１と接続された再配線層１４と層間絶縁膜１３と金属膜１２を有する多層配線層１５と、再配線層１４と接続された層間絶縁膜１３上の電極パッド１６と、保護膜１３Ｄと、を有する素子基板３が形成される。
【００４１】
＜基板貫通孔工程＞  図７（Ｄ）  
次に、電極パッド１６と対向する位置の半導体基板１０の第２の主面１０Ｂ側から第１の主面１０Ａに至る基板貫通孔１０Ｈが形成される。すなわち、まず第２の主面１０Ｂの電極パッド１６と対向する位置に開口を有するエッチマスク（不図示）が形成される。エッチマスクは、例えばシリコン酸化膜のようなハードマスク、またはフォトレジストのようなソフトマスクを用いて形成される。
【００４２】
そして、第２の主面側から半導体基板１０をエッチングし、テーパ形状の基板貫通孔１０Ｈが形成される。すなわち、基板貫通孔１０Ｈの大きさは第２の主面１０ＢではＷ３であるが、第１の主面１０ＡではＷ３よりも小さいＷ４である。
【００４３】
なお、層間絶縁膜１３に対してエッチング選択比の極めて大きなエッチング方法、例えばＴＭＡＨ溶液によるウエットエッチング処理を用いて単結晶シリコンがエッチング処理されると、層間絶縁膜１３は事実上エッチングされないため、層間絶縁膜１３がエッチングストップ層となる。すなわち、図７（Ｄ）に示すように、基板貫通孔１０Ｈは半導体基板１０を貫通しているが、素子基板３は貫通していないビアホールとして形成される。
【００４４】
テーパ状の基板貫通孔１０Ｈは、例えば、半導体基板１０として単結晶シリコン（１００）基板を用い、ＫＯＨまたはＴＭＡＨ等のアルカリ溶液でウエットエッチング処理を行うことにより、＜１００＞方向のエッチング速度が＜１１１＞方向のエッチング速度より相対的に早い、異方性エッチングとなるため、容易に形成することができる。なお、異方性ウエットエッチングでは電極パッド１６よりも小さな大きさの貫通孔開口を形成するためには、基板貫通孔１０Ｈのテーパ形状を考慮してエッチマスク開口の大きさを設定しておく。
【００４５】
テーパ形状の基板貫通孔１０Ｈ形成には、ＩＣＰ−ＲＩＥ等のドライエッチング処理を用いてもよく、例えば、ＳＦ６およびＣ４Ｆ８のガス流量比を適宜調整することにより、所望の側壁傾斜角度を有するテーパ形状の基板貫通孔１０Ｈを形成できる。単結晶シリコン（１００）基板に対して異方性ウエットエッチングを用いた場合には傾斜角度は５４．７度と一義的に決まってしまう。これに対してドライエッチング処理を用いた場合には、５４．７度より急勾配のテーパ形状の貫通孔が形成できるため、バンプ２１の配置間隔が狭い場合にも対応が可能である。
【００４６】
＜層間膜貫通孔形成工程＞  図７（Ｅ）  
次に、基板貫通孔１０Ｈが形成された半導体基板１０をエッチマスクとして、第２の主面１０Ｂ側から層間絶縁膜１３がエッチング処理され層間膜貫通孔１３Ｈが形成される。なお、半導体基板１０をエッチマスクとしないで、フォトリソグラフィ等でマスクパターンを形成しドライエッチング後にマスクパターンを除去してもよい。
【００４７】
ここで、ＣＦ４等のＣＦ系のエッチングガスを使用したドライエッチングでは、層間絶縁膜１３を構成するシリコン酸化膜は金属膜１２Ａ、１２Ｂおよび電極パッド１６を構成するアルミニウムに対してエッチング選択比が極めて大きい。このため、金属膜１２Ａ、１２Ｂがエッチングストップ層として機能するため、層間膜貫通孔１３Ｈの開口部は電極パッド１６に近くなるほど小さくなっていき、層間膜貫通孔１３Ｈの側壁は階段形状になる。また、電極パッド１６はエッチングストップ層として機能するため、層間膜貫通孔１３Ｈの底部は電極パッド１６が露出した状態となる。
なお、層間絶縁膜／金属膜のエッチング選択比が高いエッチングガスを用いたドライエッチング法としては、上記のシリコン酸化膜／アルミニウムに対するＣＦ系エッチングガスに限られるものではなく、例えば、フロロカーボン膜/チタンに対して酸素をエッチングガスとして用いること等もできる。
【００４８】
以上の説明のように、金属膜１２の内周部の大きさが、いずれかの層間絶縁層の層間膜貫通孔１３Ｈの開口の大きさとなる。また半導体基板１０側の金属膜１２Ａが電極パッド１６側の金属膜１２Ｂよりも内周部の大きさが大きい。このため、第２の主面１０Ｂ側からエッチング選択比が高いエッチングガスを用いたドライエッチングにより形成された層間膜貫通孔１３Ｈの側壁は階段形状になる。
【００４９】
＜基板絶縁層形成工程＞  図８（Ｆ）  
第２の主面１０Ｂ側から、層間膜貫通孔１３Ｈの底部および側壁、基板貫通孔１０Ｈの側壁および第２の主面１０Ｂに酸化シリコン等からなる基板絶縁層１８が形成される。
【００５０】
＜基板絶縁層開口形成工程＞  図８（Ｆ）  
層間膜貫通孔１３Ｈの底部の基板絶縁層１８にＣＦ４等のエッチングガスを用いたドライエッチングにより大きさがＷ５の基板絶縁層開口１８Ｈが形成される。
【００５１】
＜貫通配線形成工程＞  図８（Ｇ）  
基板絶縁層開口１８Ｈと層間膜貫通孔１３Ｈおよび基板貫通孔１０Ｈの側壁とを介して、電極パッド１６と第２の主面側に形成する外部端子であるバンプ２１とを接続するアルミニウムからなる貫通配線１９が形成される。貫通配線１９はスパッタ法によりアルミニウムを基板貫通孔１０Ｈ等を含む第２の主面１０Ｂ側の全面に成膜後、パターニングして形成される。
【００５２】
＜保護膜形成工程＞  図８（Ｈ）  
貫通配線１９の外部端子形成領域に保護膜開口２０Ｈを有し、第２の主面側を覆うシリコン酸化膜からなる保護膜２０が形成される。すなわち、第２の主面１０Ｂ側からの保護膜成膜の後に、保護膜２０をＣＦ４等のエッチングガスを用いたドライエッチングによりエッチングして、第２の主面側の貫通配線１９上にバンプ２１を形成するための保護膜開口２０Ｈが形成される。
【００５３】
＜外部端子形成工程＞  図８（Ｉ）  
最後に、保護膜２０の保護膜開口２０Ｈに外部端子であるバンプ２１が形成される。バンプ２１は、例えば金ワイヤの先端を放電溶融しボールを形成し、溶融ボールを保護膜開口２０Ｈに超音波によって接合させた後、金ワイヤを切断することにより形成される金バンプである。
【００５４】
上記製造方法で製造された本実施の形態の半導体装置１は、厚い層間絶縁膜１３、例えば１μm超の層間絶縁膜１３であっても層間膜貫通孔１３Ｈは側壁が階段状であるため１段当たりの段差が小さく、大きな段差がない。このため、半導体装置１は層間膜貫通孔１３Ｈ内の段差に起因する貫通配線１９の断線、いわゆる段切れが発生しにくく、歩留まりの向上とともに高い信頼性が得られる。
【００５５】
また、基板貫通孔１０Ｈは、第２の主面１０Ｂの開口部が、第１の主面１０Ａの貫通孔開口部よりも大きいテーパ形状である。このため、半導体装置１は基板貫通孔１０Ｈ内においても貫通配線１９の断線が発生しにくく、歩留まりが高く、また信頼性が高い。
【００５６】
すなわち、半導体装置１は、貫通配線１９を形成するときに段切れが発生しにくく、歩留まりの向上とともに高い信頼性が得られる。
【００５７】
また、半導体装置１は、レジストパターン形成のアライメントずれが生じた状態でエッチングした場合でも、層間膜貫通孔１３Ｈの形成位置は、層間絶縁膜１３内の金属膜１２の内周部位置により決定されるため、高い精度で層間膜貫通孔１３Ｈを所望の形成位置に形成することができる。すなわち、すでに説明した公知例の半導体装置では、第２の主面と基板貫通孔の側壁を覆う基板絶縁膜を形成した後、レジストパターンを形成しエッチングすることで電極パッド裏面まで達する層間膜貫通孔を形成していた。このため、レジストパターン形成のときにアライメントずれが生じた場合にはエッチングすると、層間膜貫通孔の形成位置も電極パッドの中心からずれてしまう。つまり、貫通配線と電極パッドとの接続位置もパッドの中心からずれてしまう。しかし、半導体装置１は、レジストパターン形成のアライメントずれが生じた状態でエッチングした場合でも、高い精度で層間膜貫通孔１３Ｈを所望の形成位置に形成することができる。また半導体装置１は、電極パッド１６下の層間絶縁膜１３に金属膜１２を設けることにより、電極パッド１６と貫通配線１９の接続位置は電極パッド１６中心付近となり、貫通配線１９と電極パッド１６との接続位置ずれが抑制される。
【００５８】
以上の説明のように、半導体装置１は層間絶縁膜１３が厚い場合でも貫通配線１９が階段形状の層間膜貫通孔１３Ｈの側壁に形成されること等により、断線が発生しにくく、高信頼性が得られる。
【００５９】
また、金属膜１２Ａ、１２Ｂは、再配線層１４と同じ材料により形成されており、さらに同時にパターニングできるため、半導体装置１は層間膜貫通孔１３Ｈの側壁を階段状にするための金属膜１２Ａ、１２Ｂを作成するために追加工程が不要であり、公知の製造方法と同じ工数で製造することができる。もちろん、工数の増加が大きな問題とはならない場合には、金属膜１２Ａ、１２Ｂを、再配線層１４とは別の材料により別に形成してもよい。
【００６０】
本実施の形態では層間絶縁膜１３中の金属膜１２が２層の場合について説明したが、金属膜１２は２層には限定されず、１層でも良いし、あるいは３層以上でも良い。より複雑な多層配線層１５は、より多くの再配線層と層間絶縁層とを有する多層構造である。そして、層間絶縁膜は、より厚くなるが、本実施の形態の半導体装置１と同様の方法によれば、再配線層の層数に応じた数の段差を層間膜貫通孔１３Ｈに簡単に形成することができる。なお、本実施の形態の半導体装置１は、層間絶縁膜１３が１μｍ超の場合に効果が顕著であり、３μｍ以上５０μｍ未満の場合にさらに効果が顕著である。
【００６１】
なお、金属膜１２としては、層間絶縁膜１３とエッチング選択比が高い材料であればアルミニウムに限定することなく、銅、チタン、クロム等でも良い。また、金属膜１２の額縁形状、言い換えれば枠形状の枠の形状は正方形に限定されるものではなく、矩形、多角形、円形または楕円形でもよいし、外周部形状と内周部形状とが異なっていてもよいし、角部は適宜面取りされていてもよい。また、半導体基板１０として、砒化ガリウム基板または窒化ガリウム基板等でも良い。また、電極パッド１６および貫通配線１９もアルミニウムに限定することなく、の導体材料であれば銅、チタンまたはクロム等でも良い。また、層間絶縁膜１３、保護膜１３Ｄ、基板絶縁層１８および保護膜２０はシリコン酸化膜に限定することなく、シリコン窒化膜等でも良い。さらに、外部端子も金バンプに限定することなく、Ｓｎ／Ａｇ等のはんだからなる、はんだボール等でも良い。
【００６２】
＜第２の実施の形態＞
以下、図９を用いて本発明の第２の実施の形態の半導体装置１Ａおよび半導体装置１Ａの製造方法について説明する。なお、第２の実施の形態の半導体装置１Ａおよび半導体装置１Ａの製造方法は、第１の実施の形態の半導体装置１および半導体装置１の製造方法と類似しているため、同じ構成要素には同じ符号を付し説明は省略する。  
【００６３】
図９に示すように、第２の実施の形態の半導体装置１Ａでは、基板貫通孔１０Ｈおよび層間膜貫通孔１３Ｈの内部が充填層２２により充填されている。充填層２２は例えばエポキシ樹脂などからなる非導電性樹脂からなる。
【００６４】
半導体装置１Ａの製造方法は、基本的には半導体装置１の製造方法と同じであり、図８（Ｉ）に示した外部端子形成工程の前、または後に、非導電性樹脂をディスペンサーなどを用いて基板貫通孔１０Ｈおよび層間膜貫通孔１３Ｈの内部に充填する。
【００６５】
本実施の形態の半導体装置１Ａは、第１の実施の形態の半導体装置１が有する効果に加えて、ブレードダイシングで半導体装置１Ａをチップ化するとき、または、チップ化した半導体装置１Ａをハンドリングするときに、基板貫通孔１０Ｈまたは層間膜貫通孔１３Ｈを起因とした半導体装置１Ａの割れおよび欠けを充填層２２が抑制するので、半導体装置１Ａの信頼性および歩留まりが高い。
【００６６】
＜第３の実施の形態＞
以下、図１０を用いて本発明の第３の実施の形態の半導体装置１Ｂおよび半導体装置１Ｂの製造方法について説明する。なお、第３の実施の形態の半導体装置１Ｂおよび半導体装置１Ｂの製造方法は、第１の実施の形態の半導体装置１および半導体装置１の製造方法と類似しているため、同じ構成要素には同じ符号を付し説明は省略する。  
【００６７】
図１０に示すように半導体装置１Ｂでは、第１の主面１０Ａ側に支持基板であるガラス基板２４が、エポキシ樹脂などからなる接着層２３を介して接合されている。
【００６８】
半導体装置１Ｂの製造方法は、基本的には半導体装置１の製造方法と同じであり、ガラス基板２４を素子基板３に接合する支持基板接合工程は、例えば、図７（Ｃ）に示した多層配線層形成工程２の後に行われる
【００６９】
本実施の形態の半導体装置１Ｂは、第１の実施の形態の半導体装置１が有する効果に加えて、ガラス基板２４は製造工程におけるエッチング処理、成膜または洗浄処理等のときにデバイス１１がダメージを受けることがないため、デバイス１１の信頼性が向上し、高い歩留まりを実現できる。
【００７０】
なお、本実施の形態の半導体装置１Ｂは、第１の実施の形態の半導体装置１に支持基板を接合した場合を例示したが、第２の実施の形態に係る半導体装置１Ａに適用できることは言うまでもない。
【００７１】
本発明は、上述した実施の形態に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等が可能である。
例えば、デバイス等が多数形成されたウエハの状態で多数の半導体装置を形成した後に分離工程により個々の半導体装置に分離することにより、一括して多数の半導体装置を製造することができる。
【符号の説明】
【００７２】
１、１Ａ、１Ｂ…半導体装置、３…素子基板、１０…半導体基板、１０Ａ…第１の主面、１０Ｂ…第２の主面、１０Ｈ…基板貫通孔、１１…デバイス、１２、１２Ａ、１２Ｂ…金属膜、１３…層間絶縁膜、１３Ａ〜１３Ｃ…層間絶縁層、１３Ｄ…保護膜、１３Ｈ…層間膜貫通孔、１４、１４Ａ〜１４Ｃ…再配線層、１６…電極パッド、１８…基板絶縁層、１８Ｈ…基板絶縁層開口、１９…貫通配線、２０…保護膜、２０Ｈ…保護膜開口、２１…バンプ、２２…充填層、２３…接着層、２４…ガラス基板、１０１…半導体装置、１５１…半導体基板、１５２…層間絶縁膜、１５３…電極パッド、１５４…パッシベーション膜、１５５…樹脂層、１５６…ガラス基板、１５８…基板絶縁層、１５９…シード層、１６０…配線層、１６１…保護膜、１６２…バンプ
【図１】
2010263130.tif 000003
【図２】
2010263130.tif 000004
【図３】
2010263130.tif 000005
【図４】
2010263130.tif 000006
【図５】
2010263130.tif 000007
【図６】
2010263130.tif 000008
【図７】
2010263130.tif 000009
【図８】
2010263130.tif 000010
【図９】
2010263130.tif 000011
【図１０】
2010263130.tif 000012