(57)【要約】【課題】電源の容量不足を引き起こすことなく電源供給ユニットの数を変更することができる。【解決手段】構成検出回路１０は、情報処理装置１が備えるプロセッサボード７０−１〜７０−ｘと、Ｉ／Ｏボード８０−１〜８０−ｙと、機能ボード９０−１〜９０−ｚとの数を検出する。構成検出回路１０が検出したプロセッサボード７０−１〜７０−ｘと、Ｉ／Ｏボード８０−１〜８０−ｙと、機能ボード９０−１〜９０−ｚとの数に基づいて、ＰＳＵ制御ファームウェア２０は必要なＰＳＵ５０−１〜５０−ｎの数を算出する。ＰＳＵ制御回路３０は、ＰＳＵ制御ファームウェア２０が算出した必要なＰＳＵ５０−１〜５０−ｎの数に基づいて、ＰＳＵ５０−１〜５０−ｎの制御を行う。【選択図】図１
2010040004.tif 000002
【特許請求の範囲】
【請求項１】
複数の電源供給ユニットと、複数のモジュールとを備える情報処理装置において、
前記情報処理装置が備える前記モジュールの数を検出する検出部と、
前記検出部が検出した前記モジュールの数に基づいて、必要な前記電源供給ユニットの数を算出する算出部と、
前記算出部が算出した必要な前記電源供給ユニットの数に基づいて、前記電源供給ユニットの制御を行う制御部と、
を備えたことを特徴とする情報処理装置。
【請求項２】
前記情報処理装置が備えるモジュールの数と、前記報処理装置が備えるモジュールの数に応じて必要となる前記電源供給ユニットの数とを関連付けて記憶する記憶部
を備え、
前記算出部は、前記検出部が検出した前記モジュールの数と、前記記憶部が関連付けて記憶する情報とに基づいて、必要な前記電源供給ユニットの数を算出する
ことを特徴とする請求項１に記載の情報処理装置。
【請求項３】
複数の電源供給ユニットと、複数のモジュールとを備える情報処理装置の電源供給ユニット制御方法において、
前記情報処理装置が備える前記モジュールの数を検出する検出ステップと、
前記検出ステップで検出した前記モジュールの数に基づいて、必要な前記電源供給ユニットの数を算出する算出ステップと、
前記算出ステップで算出した必要な前記電源供給ユニットの数に基づいて、前記電源供給ユニットの制御を行う制御ステップと、
を含むことを特徴とする電源供給ユニット制御方法。
【請求項４】
複数の電源供給ユニットと、複数のモジュールとを備える情報処理装置の電源供給ユニットの制御をコンピュータに実行させるプログラムにおいて、
前記情報処理装置が備える前記モジュールの数を検出する検出ステップと、
前記検出ステップで検出した前記モジュールの数に基づいて、必要な前記電源供給ユニットの数を算出する算出ステップと、
前記算出ステップで算出した必要な前記電源供給ユニットの数に基づいて、前記電源供給ユニットの制御を行う制御ステップと、
をコンピュータに実行させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源供給ユニットを複数備える情報処理装置、電源供給ユニット制御方法およびプログラムに関する。
【背景技術】
【０００２】
従来、ＡＣ／ＤＣコンバータを有する電源供給ユニット（ＰＳＵ）を複数備える情報処理装置において、電源供給ユニットの効率を上げるために、負荷電流値を検出し、この電流値に基づいて電源供給ユニットの数を変更する技術が知られている（例えば、特許文献１、２参照）。
【特許文献１】特開２００６−３０２０５９号公報
【特許文献２】特開平０９−２０４２４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、負荷電流値に基づいて電源供給ユニットの数を変更すると、負荷電流値の急激な変化により、電源の容量不足を引き起こす問題がある。
【０００４】
本発明は上記の課題を解決するためになされたものであり、電源の容量不足を引き起こすことなく電源供給ユニットの数を変更することができる情報処理装置、電源供給ユニット制御方法およびプログラムを提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明は、複数の電源供給ユニットと、複数のモジュールとを備える情報処理装置において、前記情報処理装置が備える前記モジュールの数を検出する検出部と、前記検出部が検出した前記モジュールの数に基づいて、必要な前記電源供給ユニットの数を算出する算出部と、前記算出部が算出した必要な前記電源供給ユニットの数に基づいて、前記電源供給ユニットの制御を行う制御部と、を備えたことを特徴とする情報処理装置である。
【０００６】
また、本発明は、前記情報処理装置が備えるモジュールの数と、前記報処理装置が備えるモジュールの数に応じて必要となる前記電源供給ユニットの数とを関連付けて記憶する記憶部を備え、前記算出部は、前記検出部が検出した前記モジュールの数と、前記記憶部が関連付けて記憶する情報とに基づいて、必要な前記電源供給ユニットの数を算出することを特徴とする情報処理装置である。
【０００７】
また、本発明は、複数の電源供給ユニットと、複数のモジュールとを備える情報処理装置の電源供給ユニット制御方法において、前記情報処理装置が備える前記モジュールの数を検出する検出ステップと、前記検出ステップで検出した前記モジュールの数に基づいて、必要な前記電源供給ユニットの数を算出する算出ステップと、前記算出ステップで算出した必要な前記電源供給ユニットの数に基づいて、前記電源供給ユニットの制御を行う制御ステップと、を含むことを特徴とする電源供給ユニット制御方法である。
【０００８】
また、本発明は、複数の電源供給ユニットと、複数のモジュールとを備える情報処理装置の電源供給ユニットの制御をコンピュータに実行させるプログラムにおいて、前記情報処理装置が備える前記モジュールの数を検出する検出ステップと、前記検出ステップで検出した前記モジュールの数に基づいて、必要な前記電源供給ユニットの数を算出する算出ステップと、前記算出ステップで算出した必要な前記電源供給ユニットの数に基づいて、前記電源供給ユニットの制御を行う制御ステップと、をコンピュータに実行させるためのプログラムである。
【発明の効果】
【０００９】
本発明によれば、電源の容量不足を引き起こすことなく電源供給ユニットの数を変更することができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の一実施形態について説明する。初めに、本実施形態における情報処理装置１について説明する。図１は、本実施形態による情報処理装置１の構成を示す構成図である。図１に示す情報処理装置１は、構成検出回路１０（検出部）と、ＰＳＵ（Ｐｏｗｅｒ  Ｓｕｐｐｌｙ  Ｕｎｉｔ、電源供給ユニット）制御ファームウェア２０（算出部）と、ＰＳＵ制御回路３０（制御部）と、ＡＣ（Ａｌｔｅｒｎａｔｉｎｇ  Ｃｕｒｒｅｎｔ、交流）電源４０と、ＰＳＵ５０−１〜５０−ｎ（電源供給部）と、記憶部６０と、プロセッサボード７０−１〜７０−ｘ（モジュール）と、Ｉ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ、入出力）ボード８０−１〜８０−ｙ（モジュール）と、機能ボード９０−１〜９０−ｚ（モジュール）とを備える。
【００１１】
なお、プロセッサボード７０−１〜７０−ｘと、Ｉ／Ｏボード８０−１〜８０−ｙと、機能ボード９０−１〜９０−ｚとを、情報処理装置１に対して、容易に取り付けおよび取り外しを行うことができる。すなわち、情報処理装置１が備えるプロセッサボード７０−１〜７０−ｘと、Ｉ／Ｏボード８０−１〜８０−ｙと、機能ボード９０−１〜９０−ｚの数を容易に変更することができる。
【００１２】
構成検出回路１０は、情報処理装置１が備えるプロセッサボード７０−１〜７０−ｘと、Ｉ／Ｏボード８０−１〜８０−ｙと、機能ボード９０−１〜９０−ｚとの数を検出する。具体的には、プロセッサボード７０−１〜７０−ｘは、それぞれプロセッサボード構成情報信号（ＰＢ＿Ｃｏｎｆｉｇ（１）〜ＰＢ＿Ｃｏｎｆｉｇ（ｘ））を構成検出回路１０に対して定期的に出力する。また、Ｉ／Ｏボード８０−１〜８０−ｙは、それぞれＩ／Ｏボード構成情報信号（Ｉ／Ｏ＿Ｃｏｎｆｉｇ（１）〜Ｉ／Ｏ＿Ｃｏｎｆｉｇ（ｙ））を構成検出回路１０に対して定期的に出力する。また、機能ボード９０−１〜９０−ｚは、それぞれ機能ボード構成情報信号（ＢＤ＿Ｃｏｎｆｉｇ（１）〜ＢＤ＿Ｃｏｎｆｉｇ（ｚ））を構成検出回路１０に対して定期的に出力する。構成検出回路１０は、入力されたプロセッサボード構成情報信号と、Ｉ／Ｏボード構成情報信号と、機能ボード構成情報信号とに基づいて、情報処理装置１が備えるプロセッサボード７０−１〜７０−ｘと、Ｉ／Ｏボード８０−１〜８０−ｙと、機能ボード９０−１〜９０−ｚとの数を検出する。
【００１３】
ＰＳＵ制御ファームウェア２０は、実際に電力を供給するＰＳＵ５０−１〜５０−ｎの数を算出し、実際に電源を供給するＰＳＵ５０−１〜５０−ｎを決定する。実際に電力を供給するＰＳＵ５０−１〜５０−ｎの数の算出方法については後述する。
【００１４】
また、実際に電源を供給するＰＳＵ５０−１〜５０−ｎを決定する方法としては、例えば、ＰＳＵ５０−１〜５０−ｎに振られている番号が小さい順に、実際に電源を供給するＰＳＵ５０−１〜５０−ｎと決定する。例えば、実際に電源を供給するＰＳＵ５０−１〜５０−ｎの数が３であれば、ＰＳＵ５０−１〜ＰＳＵ５０−３を、実際に電源を供給するＰＳＵと決定する。
【００１５】
ＰＳＵ制御回路３０は、ＰＳＵ制御ファームウェア２０が決定した実際に電力を供給するＰＳＵ５０−１〜５０−ｎに基づいて、ＰＳＵ５０−１〜５０−ｎの電力供給の制御を行う。具体的には、ＰＳＵ５０−１〜５０−ｎはスイッチ５１−１〜５１−ｎを備えており、ＰＳＵ制御回路３０は、このスイッチ５１−１〜５１−ｎを制御し、各ＰＳＵ５０−１〜５０−ｎの電源供給を制御する。
【００１６】
例えば、実際に電力を供給するＰＳＵ５０−１〜５０−ｎが、ＰＳＵ５０−１〜５０−３の場合、ＰＳＵ制御回路３０は、スイッチ５１−１〜５１−３をＯＮに（ＰＳＵ５０−１〜５０−３が電源を供給するように）制御し、スイッチ５１−４〜５１−ｎをＯＦＦに（ＰＳＵ５０−４〜５０−ｎが電源を供給しないように）制御する。
【００１７】
ＡＣ電源４０は、交流電流を供給する。ＰＳＵ５０−１〜５０−ｎは、ＡＣ電源４０から供給されたＡＣ電流をＤＣ（Ｄｉｒｅｃｔ  Ｃｕｒｒｅｎｔ、直流）電流に変換する。また、変換したＤＣ電流をプロセッサボード７０−１〜７０−ｘと、Ｉ／Ｏボード８０−１〜８０−ｙと、機能ボード９０−１〜９０−ｚとに供給する。
【００１８】
記憶部６０は、ＰＳＵ制御ファームウェア２０が、実際に電力を供給するＰＳＵ５０−１〜５０−ｎの数を算出する際に使用する情報（構成情報−ＰＳＵ管理テーブル）を記憶する。構成情報−ＰＳＵ管理テーブルは、プロセッサボード７０−１〜７０−ｘと、Ｉ／Ｏボード８０−１〜８０−ｙと、機能ボード９０−１〜９０−ｚの数と、この数に応じたＰＳＵ５０−１〜５０−ｎの数とが対応付けて記憶されているテーブル（表）である。すなわち、情報処理装置１が備えるプロセッサボード７０−１〜７０−ｘと、Ｉ／Ｏボード８０−１〜８０−ｙと、機能ボード９０−１〜９０−ｚの数と、その場合に必要な電源を供給することができる最低限のＰＳＵ５０−１〜５０−ｎの数とが関連付けられている。
【００１９】
例えば、プロセッサボード７０−１〜７０−ｘが２つ（ｘ＝２）であり、Ｉ／Ｏボード８０−１〜８０−ｙが３つ（ｙ＝３）であり、機能ボード９０−１〜９０−ｚが５つ（ｚ＝５）の場合、ＰＳＵ５０−１〜５０−ｎの数は３つ（ｎ＝３）と記憶されている。
【００２０】
なお、この構成情報−ＰＳＵ管理テーブルは予め記憶部６０に定められている。例えば、情報装置１の開発時に、情報処理装置１が備えるプロセッサボード７０−１〜７０−ｘと、Ｉ／Ｏボード８０−１〜８０−ｙと、機能ボード９０−１〜９０−ｚの数とを変更し、各場合における情報処理装置１が必要な電力を測定し、測定した結果に基づいて最低限必要なＰＳＵ５０−１〜５０−ｎの数を決定し、構成情報−ＰＳＵ管理テーブルの値を定める。
【００２１】
このとき、ＰＳＵ５０−１〜５０−ｎのＡＣ／ＤＣ変換効率が良くなる様に、実際に電源を供給するＰＳＵ５０−１〜５０−ｎの数を決定する。図２は、ＰＳＵ５０−１〜５０−ｎが出力するＤＣ出力と、各出力時のＡＣ／ＤＣ変換効率の関係を示した図である。図示する例では、ＤＣ出力が小さいほど効率が悪い。また、ＤＣ出力が定格出力に近づくにつれ効率が良くなる。また、ＤＣ出力が定格出力を超えた場合、徐々に効率が悪くなる。本実施形態では、ＰＳＵ５０−１〜５０−ｎの出力が、領域２００に対応する出力となるように、実際に電源を供給するＰＳＵ５０−１〜５０−ｎの数を決定する、すなわち、構成情報−ＰＳＵ管理テーブルが定められている。
【００２２】
以下、図１の説明に戻る。プロセッサボード７０−１〜７０−ｘは、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ、中央演算処理装置）が備えられた基板（ボード）であり、情報処理１における処理を実行する。Ｉ／Ｏボード８０−１〜８０−ｙは、入出力インタフェースが備えられた基板であり、他の機器との接続を行う。機能ボード９０−１〜９０−ｚは、プロセッサボード７０−１〜７０−ｘおよびＩ／Ｏボード８０−１〜８０−ｙ以外の機能を実現する基板である。
【００２３】
次に、ＰＳＵ制御ファームウェア２０が、実際に電力を供給するＰＳＵ５０−１〜５０−ｎの数を算出する方法について説明する。本実施形態では、構成検出回路１０が検出した、情報処理装置１が備えるプロセッサボード７０−１〜７０−ｘと、Ｉ／Ｏボード８０−１〜８０−ｙと、機能ボード９０−１〜９０−ｚとの数と、記憶部６０が記憶する、構成情報−ＰＳＵ管理テーブルとに基づいて、ＰＳＵ制御ファームウェア２０は、実際に電力を供給するＰＳＵ５０−１〜５０−ｎの数を算出する。
【００２４】
具体的には、ＰＳＵ制御ファームウェア２０は、構成検出回路１０が検出した、情報処理装置１が備えるプロセッサボード７０−１〜７０−ｘと、Ｉ／Ｏボード８０−１〜８０−ｙと、機能ボード９０−１〜９０−ｚとの数とを取得する。続いて、ＰＳＵ制御ファームウェア２０は、記憶部６０が記憶する、構成情報−ＰＳＵ管理テーブルを参照し、情報処理装置１が備えるプロセッサボード７０−１〜７０−ｘと、Ｉ／Ｏボード８０−１〜８０−ｙと、機能ボード９０−１〜９０−ｚとの数に対応するＰＳＵ５０−１〜５０−ｎの数を取得する。これにより、ＰＳＵ制御ファームウェア２０は、実際に必要かつ最小限なＰＳＵ５０−１〜５０−ｎの数を算出することができる。
【００２５】
次に、情報処理装置１において、実際に電源を供給するＰＳＵ５０−１〜５０−ｎの制御手順について、図３に示すフローチャートを参照して説明する。
【００２６】
（ステップＳ１０１）構成検出回路１０は、プロセッサボード７０−１〜７０−ｘが出力するプロセッサボード構成情報信号（ＰＢ＿Ｃｏｎｆｉｇ（０）〜ＰＢ＿Ｃｏｎｆｉｇ（ｘ））を受け取る。また、構成検出回路１０は、Ｉ／Ｏボード８０−１〜８０−ｙが出力するＩ／Ｏボード構成情報信号（Ｉ／Ｏ＿Ｃｏｎｆｉｇ（０）〜Ｉ／Ｏ＿Ｃｏｎｆｉｇ（ｙ））を受け取る。また、構成検出回路１０は、機能ボード９０−１〜９０−ｚが出力する機能ボード構成情報信号（ＢＤ＿Ｃｏｎｆｉｇ（０）〜ＢＤ＿Ｃｏｎｆｉｇ（ｚ））を受け取る。その後、ステップＳ１０２に進む。
【００２７】
（ステップＳ１０２）構成検出回路１０は、ステップＳ１０１で受け取った各信号に基づいて、情報処理装置１が備えるプロセッサボード７０−１〜７０−ｘと、Ｉ／Ｏボード８０−１〜８０−ｙと、機能ボード９０−１〜９０−ｚとの数を検出する。その後、ステップＳ１０３に進む。
【００２８】
（ステップＳ１０３）ＰＳＵ制御ファームウェア２０は、構成検出回路１０がステップＳ１０２で検出した、情報処理装置１が備えるプロセッサボード７０−１〜７０−ｘと、Ｉ／Ｏボード８０−１〜８０−ｙと、機能ボード９０−１〜９０−ｚとの数と、記憶部６０が記憶する構成情報−ＰＳＵ管理テーブルとに基づいて、実際に必要かつ最小限なＰＳＵ５０−１〜５０−ｎの数を算出する。続いて、ＰＳＵ制御ファームウェア２０は、算出した数に基づいて、実際に電源を供給するＰＳＵ５０−１〜５０−ｎを決定する、その後、ステップＳ１０４に進む。
【００２９】
（ステップＳ１０４）
ＰＳＵ制御回路３０は、ＰＳＵ制御ファームウェア２０がステップＳ１０３で決定した実際に電源を供給するＰＳＵ５０−１〜５０−ｎに基づいて、実際に電源を供給するＰＳＵ５０−１〜５０−ｎが備えるスイッチ５１−１〜５１−ｎをＯＮに（ＰＳＵ５０−１〜５０−ｎが電源を供給するように）制御する。また、実際に電源を供給するＰＳＵ５０−１〜５０−ｎ以外のＰＳＵ５０−１〜５０−ｎが備えるスイッチ５１−１〜５１−ｎをＯＦＦに（ＰＳＵ５０−１〜５０−ｎが電源を供給しないように）制御する。その後、処理を終了する。
【００３０】
上述したとおり、本実施形態によれば、情報処理装置１が備えるプロセッサボード７０−１〜７０−ｘと、Ｉ／Ｏボード８０−１〜８０−ｙと、機能ボード９０−１〜９０−ｚとの数とを取得し、この数と、構成情報−ＰＳＵ管理テーブルとに基づいて、必要かつ最小限なＰＳＵ５０−１〜５０−ｎの数を算出し、算出した数に基づいて実際に電源を供給するＰＳＵ５０−１〜５０−ｎを決定し、ＰＳＵ５０−１〜５０−ｎの電源供給を制御する。これにより、電源の容量不足を引き起こすことなく実際に電源を供給するＰＳＵ（電源供給ユニット）の数を変更することができる。
【００３１】
また、構成情報−ＰＳＵ管理テーブルには、ＰＳＵ５０−１〜５０−ｎのＡＣ／ＤＣ変換効率が良くなる様にＰＳＵ５０−１〜５０−ｎの数が定められているため、ＰＳＵ５０−１〜５０−ｎ全体での消費電力を抑えることができる。
【００３２】
また、ＰＳＵ５０−１〜５０−ｎの電力供給の変更を人手で行うと、保守性の悪化やミスによる電源の容量不足などの問題を起こす可能性があるが、本実施形態では自動的にＰＳＵ５０−１〜５０−ｎの電力供給の変更を行うため、上記の問題を解決することができる。
【００３３】
なお、上述した実施形態における情報処理装置１の構成検出回路１０の機能全体あるいはその一部、ＰＳＵ制御ファームウェア２０の機能全体あるいはその一部、およびＰＳＵ制御回路３０の機能全体あるいはその一部は、これらの機能実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することによって実現しても良い。なお、ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。
【００３４】
また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時刻の間、動的にプログラムを保持するもの、その場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時刻プログラムを保持しているものも含んでも良い。また上記プログラムは、前述した機能の一部を実現するためのものであっても良く、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであっても良い。
【００３５】
以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
【図面の簡単な説明】
【００３６】
【図１】本発明の一実施形態における情報処理装置の構成を示す構成図である。
【図２】本実施形態におけるＰＳＵが出力するＤＣ出力と、各出力時のＡＣ／ＤＣ変換効率の関係を示した図である。
【図３】本実施形態におけるＰＳＵの制御手順について示したフローチャートである。
【符号の説明】
【００３７】
１・・・情報処理装置、１０・・・構成検出回路、２０・・・ＰＳＵ制御ファームウェア、３０・・・ＰＳＵ制御回路、４０・・・ＡＣ電源、５０−１〜５０−ｎ・・・ＰＳＵ、５１−１〜５１−ｎ・・・スイッチ、６０・・・記憶部、７０−１〜７０−ｘ・・・プロセッサボード、８０−１〜８０−ｙ・・・Ｉ／Ｏボード、９０−１〜９０−ｚ・・・機能ボード
【図１】
2010040004.tif 000003
【図２】
2010040004.tif 000004
【図３】
2010040004.tif 000005