(57)【要約】【課題】上段側半導体素子の一部が下段側半導体素子の外周より外側に突出する積層構造において、素子間隔が狭い積層構造を実現しつつ、上段側半導体素子の載置時や接着剤の硬化処理時におけるチップシフトを抑制する。【解決手段】配線基板２上に搭載された第１の半導体素子５上に、低回転時粘度μ0.5rpm）が１０〜１５０Ｐａ・ｓの範囲であると共に、高回転時粘度μ5rpmに対する低回転時粘度μ0.5rpmの比で表されるチキソ比（μ0.5rpm／μ5rpm）が２以上の接着剤を介して、第１の半導体素子５の外周より外側に突出した部分を備える第２の半導体素子９を配置する。第２の半導体素子９の突出部分９ａと配線基板２との間の中空部に接着剤を充填しつつ、第２の半導体素子９を第１の半導体素子５上に接着する。【選択図】図２
2010040835.tif 000002
【特許請求の範囲】
【請求項１】
接続部を有する回路基材上に、第１の電極パッドを有する第１の半導体素子を接着する工程と、
前記回路基材の前記接続部と前記第１の電極パッドとを第１の金属ワイヤを介して電気的に接続する工程と、
前記第１の半導体素子上に、Ｅ型粘度計の０．５ｒｐｍにおける粘度（μ0.5rpm）が１０〜１５０Ｐａ・ｓの範囲であると共に、Ｅ型粘度計の５ｒｐｍにおける粘度（μ5rpm）に対する前記０．５ｒｐｍにおける粘度（μ0.5rpm）の比で表されるチキソ比（μ0.5rpm／μ5rpm）が２以上である接着剤を介して、前記第１の半導体素子の外周より外側に突出した部分を備え、少なくとも前記突出部分に設けられた第２の電極パッドを有する第２の半導体素子を配置する工程と、
前記第２の半導体素子の突出部分と前記回路基材との間の中空部に前記接着剤を充填しつつ、前記接着剤を用いて前記第２の半導体素子を前記第１の半導体素子上に接着する工程と、
前記回路基材の前記接続部と前記第２の電極パッドとを第２の金属ワイヤを介して電気的に接続する工程と
を具備することを特徴とする積層型半導体装置の製造方法。
【請求項２】
請求項１記載の積層型半導体装置の製造方法において、
前記接着剤はスペーサ粒子を含むことを特徴とする積層型半導体装置の製造方法。
【請求項３】
請求項１または請求項２記載の積層型半導体装置の製造方法において、
前記第１の半導体素子と前記第２の半導体素子との間隔が１５μｍ以下となるように、前記第１の半導体素子上に前記接着剤の硬化層を介して前記第２の半導体素子を積層することを特徴とする積層型半導体装置の製造方法。
【請求項４】
請求項１ないし請求項３のいずれか１項記載の積層型半導体装置の製造方法において、
前記接着剤は１５０℃における硬化時粘度が２０００Ｐａ・ｓに到達する時間で表されるゲル化時間が２４０秒以下であることを特徴とする積層型半導体装置の製造方法。
【請求項５】
請求項１ないし請求項４のいずれか１項記載の積層型半導体装置の製造方法において、
前記接着剤は、硬化後特性をＪＩＳ  Ｋ７２４４−４（１９９９）の「プラスチック−動的機械特性の試験方法第４部：引張振動−非共振法」に準じて測定したとき、２６０℃における貯蔵弾性率が１〜３００ＭＰａの範囲、２６０℃におけるせん断強度が１ＭＰａ以上であることを特徴とする積層型半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は積層型半導体装置の製造方法に関する。
【背景技術】
【０００２】
パッケージ内に複数の半導体素子を積層して封止したスタック型マルチチップパッケージ（積層型半導体装置）においては、上段側に下段側より大きい半導体素子を積層したり、あるいは上段側の半導体素子をオフセットさせて積層する場合がある。このような場合、上段側半導体素子の一部は下段側半導体素子の外周から突出することになり、突出部分の下方は中空状態となる。上段側半導体素子の突出部分に存在する電極パッドにワイヤボンディングを実施すると、その際の荷重で半導体素子に撓みが生じる。このような撓みは半導体素子のクラックの発生原因、また金属ワイヤの接続不良の原因となる。
【０００３】
このような点に対し、上段側半導体素子を下段側半導体素子に接着する接着剤を、上段側半導体素子の突出部分下方の中空部内に充填することが有効である（特許文献１，２参照）。さらに、マルチチップパッケージに対しても薄型化の要求が強まっている。このような点に対しては、スペーサとして機能する絶縁性フィラーを含有させた接着剤を使用することが有効である。特許文献２には絶縁性フィラーを含有させた接着剤を使用し、絶縁性フィラーをスペーサとして機能させて上下の半導体素子の間隔を狭く保ちつつ、上段側半導体素子の突出部分の下方に接着剤を充填することが記載されている。
【０００４】
この際、熱硬化性樹脂組成物等からなる接着剤を低粘度化することによって、半導体素子間の隙間に接着剤を均一に充填することができ、素子間隔を狭くした積層構造を実現することができる。しかしながら、接着剤の低粘度化は上段側半導体素子の載置時（加圧時）や接着剤の硬化処理時に上段側半導体素子の回転や移動（チップシフト）の発生原因となるおそれがある。接着剤を高粘度化すればチップシフトを防げるものの、それでは上段側半導体素子の接着時に荷重を加えても、半導体素子間の隙間に接着剤を均一に広がらせることができず、健全な薄型化パッケージを得ることができない。接着剤の粘度は素子間隔の低減と素子積層構造の健全化との間でトレードオフの関係にある。
【０００５】
特許文献３には粘度とチキソ比の積で表される樹脂特性が７００以上の絶縁樹脂（接着剤樹脂）を用いて、上段側半導体素子を下段側半導体素子に接着すると共に、上段側半導体素子の突出部分下方の中空部内に接着剤を充填することが記載されている。ここでは突出部分下方の中空部内に接着剤を充填するにあたって、粘度とチキソ比の積で表される樹脂特性に基づいて接着剤の外側への流れ出しを抑制している。しかし、素子間隔の低減と素子積層構造の健全化とを両立させることについては考慮されていない。
【特許文献１】特開２００４−１５８７１６号公報
【特許文献２】特開２００６−００５３３３号公報
【特許文献３】特開２００７−３２４４４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、上段側半導体素子の一部が下段側半導体素子の外周より外側に突出する積層構造において、素子間隔が狭い積層構造を実現しつつ、上段側半導体素子の載置時や接着剤の硬化処理時におけるチップシフトを抑制することを可能にした積層型半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の態様に係る積層型半導体装置の製造方法は、接続部を有する回路基材上に、第１の電極パッドを有する第１の半導体素子を接着する工程と、前記回路基材の前記接続部と前記第１の電極パッドとを第１の金属ワイヤを介して電気的に接続する工程と、前記第１の半導体素子上に、Ｅ型粘度計の０．５ｒｐｍにおける粘度（μ0.5rpm）が１０〜１５０Ｐａ・ｓの範囲であると共に、Ｅ型粘度計の５ｒｐｍにおける粘度（μ5rpm）に対する前記０．５ｒｐｍにおける粘度（μ0.5rpm）の比で表されるチキソ比（μ0.5rpm／μ5rpm）が２以上である接着剤を介して、前記第１の半導体素子の外周より外側に突出した部分を備え、少なくとも前記突出部分に設けられた第２の電極パッドを有する第２の半導体素子を配置する工程と、前記第２の半導体素子の突出部分と前記回路基材との間の中空部に前記接着剤を充填しつつ、前記接着剤を用いて前記第２の半導体素子を前記第１の半導体素子上に接着する工程と、前記回路基材の前記接続部と前記第２の電極パッドとを第２の金属ワイヤを介して電気的に接続する工程とを具備することを特徴としている。
【発明の効果】
【０００８】
本発明の態様に係る積層型半導体装置の製造方法によれば、第１および第２の半導体素子間の隙間および第２の半導体素子の突出部分下方の中空部に接着剤を良好に充填しつつ、第２の半導体素子の載置時や接着剤の硬化処理時におけるチップシフトを抑制することができる。従って、薄型化した積層型半導体装置の信頼性や製造歩留り等を再現性よく向上させることが可能となる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明を実施するための形態について、図面を参照して説明する。図１は本発明の実施形態によるスタック型マルチチップ構造の積層型半導体装置（スタック型マルチチップパッケージ）の構成を示す平面図、図２はそのＡ−Ａ線に沿った断面図である。
【００１０】
図１および図２に示す積層型半導体装置１は、素子搭載用の回路基材２を有している。素子搭載用の回路基材２は半導体素子を搭載することが可能で、かつ回路を有するものであればよい。このような回路基材２としては、絶縁基板や半導体基板等の表面や内部に配線網を形成した配線基板、あるいはリードフレームのような素子搭載部と回路部とを一体化した基材等を用いることができる。
【００１１】
図１に示す積層型半導体装置１は、素子搭載用回路基材として配線基板２を有している。配線基板２を構成する基板には、樹脂基板、セラミックス基板、ガラス基板等の絶縁基板、あるいは半導体基板等、各種の材料からなる基板を適用することができる。樹脂基板を適用した配線基板としては、一般的な多層銅張積層板（多層プリント配線板）等が挙げられる。配線基板２の下面側には、半田バンプ等の外部接続端子３が設けられている。
【００１２】
配線基板２の素子搭載面となる上面側には、外部接続端子３と配線網（図示せず）を介して電気的に接続された接続パッド４が設けられている。接続パッド４はワイヤボンディング時の接続部となるものである。このような配線基板２の素子搭載面（上面）には、第１の半導体素子５が第１の接着剤層６を介して接着されている。第１の接着剤層６には一般的なダイアタッチ材（ダイアタッチフィルム等）が用いられる。
【００１３】
第１の半導体素子５はその両短辺に沿って配置された電極パッド（第１の電極パッド）７を有している。第１の半導体素子５の上面側に設けられた電極パッド７は、第１の金属ワイヤ（ボンディングワイヤ）８を介して配線基板２の接続パッド４と電気的に接続されている。第１の金属ワイヤ８には一般的なＡｕワイヤやＣｕワイヤ等の金属細線が用いられる。後述する第２の金属ワイヤも同様である。
【００１４】
第１の半導体素子５上には第２の半導体素子９が積層されている。第２の半導体素子９はその両短辺に沿って配置された電極パッド１０を有している。第２の半導体素子９は第１の半導体素子５に対してオフセットされて配置されている。具体的には、第１の半導体素子５のパッド配列辺（短辺）と第２の半導体素子９のパッド配列辺（短辺）とが直交し、第２の半導体素子９のワイヤボンディング部にあたる両端部（電極パッド１０の形成領域）９ａが第１の半導体素子５の外周より外側に突出するように配置されている。第２の半導体素子９の突出部分（両端部）９ａと配線基板２との間は中空状態とされている。
【００１５】
第２の半導体素子９は第２の接着剤層１１を介して第１の半導体素子５上に接着されている。従って、第１の半導体素子５と第２の半導体素子９との間（素子間の隙間）には、第２の接着剤層１１が介在されている。さらに、第２の接着剤層１１は第２の半導体素子９の突出部分９ａと配線基板２との間の中空部に充填されており、突出部分９ａは第２の接着剤層１１で支持されている。すなわち、第２の半導体素子９の突出部分９ａと配線基板２との間に充填された第２の接着剤層１１は中空支持体として機能している。
【００１６】
第２の接着剤層１１が介在された第１の半導体素子５と第２の半導体素子９との間隔（素子間隔）は、半導体素子５、９の積層厚、ひいては積層型半導体装置１の厚さ（パッケージ厚）を低減する上で１５μｍ以下とすることが好ましい。言い換えると、この実施形態によれば第２の接着剤層１１の厚さに基づく素子間隔が１５μｍ以下の積層型半導体装置１を健全に作製することができる。素子間隔の下限値は必ずしも限定されるものではないが、第２の接着剤層１１の均一性等を考慮して１μｍ以上とすることが好ましい。
【００１７】
第２の接着剤層１１は、例えば絶縁性を有する熱硬化性樹脂組成物や光硬化性樹脂組成物からなる接着剤の硬化層により構成されている。接着剤として用いられる熱硬化性樹脂組成物としては、エポキシ樹脂組成物やポリイミド樹脂組成物等が例示される。この実施形態に用いられる接着剤は後に詳述するように、Ｅ型粘度計の０．５ｒｐｍにおける粘度（μ0.5rpm）が１０〜１５０Ｐａ・ｓの範囲であると共に、Ｅ型粘度計の５ｒｐｍにおける粘度（μ5rpm）に対する０．５ｒｐｍにおける粘度（μ0.5rpm）の比で表されるチキソ比（μ0.5rpm／μ5rpm）が２以上という粘度特性を有するものである。
【００１８】
さらに、第２の接着剤層１１は第１および第２の半導体素子５、９間の距離（素子間隔）を保つスペーサ粒子として機能する絶縁性フィラー１２を含有している。絶縁性フィラー１２は、第２の半導体素子９を接着する際の温度に対して耐熱性（形状維持能）を有する絶縁樹脂により構成され、第２の接着剤層１１内で素子間隔を保つスペーサ粒子として機能する。絶縁性フィラー１２の構成材料は特に限定されるものではないが、例えばシリコーン樹脂、ウレタン樹脂、ポリイミド樹脂等の熱硬化性樹脂が挙げられる。
【００１９】
第２の半導体素子９の電極パッド（第２の電極パッド）１０は、第２の金属ワイヤ１３を介して配線基板２の接続パッド４と電気的に接続されている。電極パッド１０は第２の半導体素子９の突出部分９ａに配置されている。このままの状態でワイヤボンディングを実施すると半導体素子９に撓み等が生じるおそれがあるが、この実施形態では第２の半導体素子９の突出部分９ａと配線基板２との間の中空部に第２の接着剤層１１を充填しているため、第２の金属ワイヤ１３を良好に接続することができる。また、ボンディング時における第２の半導体素子９のクラック等を抑制することが可能となる。
【００２０】
配線基板２の上面には、例えばエポキシ樹脂からなる封止樹脂層１４がモールド成形されている。第１および第２の半導体素子５、９は金属ワイヤ８、１３等と共に封止樹脂層１４で一体的に封止されている。これらによって、スタック型マルチチップパッケージ構造を有する積層型半導体装置１が構成されている。この実施形態の積層型半導体装置１は半導体メモリ素子等を多段に積層して高容量化を図った半導体記憶装置に好適であるが、必ずしもこれに限られるものではない。なお、図１および図２では２個の半導体素子５、９を積層した構造について説明したが、半導体素子の積層数はこれに限られるものではなく、３個もしくはそれ以上であってもよいことは言うまでもない。
【００２１】
この実施形態の積層型半導体装置１は例えば以下のようにして作製される。積層型半導体装置１の製造工程について、図３ないし図６を参照して説明する。まず、図３に示すように、配線基板２上に第１の接着剤層６を用いて第１の半導体素子５を接着する。続いて、第１の半導体素子５に対してワイヤボンディング工程を実施する。図３では図示されていないが、配線基板２の接続パッド４と第１の半導体素子５の電極パッド７とは第１の金属ワイヤ８を介して電気的に接続される（図１参照）。
【００２２】
次に、図４に示すように、第１の半導体素子５上に第２の半導体素子９を接着するための接着剤１５をディスペンサ等で供給する。接着剤１５の供給量は、第１の半導体素子５と第２の半導体素子９との間隙を埋める量と、第２の半導体素子９の突出部分９ａと配線基板２との間の中空部に充填する量とを考慮して設定する。続いて、図５に示すように、半導体素子５上に載置した第２の半導体素子９を加圧し、第２の半導体素子９の突出部分９ａと配線基板２との間の中空部に接着剤１５を充填しつつ、第１の半導体素子５と第２の半導体素子９との間の接着剤１５の厚さが薄くなるように引き伸ばす。
【００２３】
第２の半導体素子９用の接着剤１５は熱硬化性樹脂組成物や光硬化性樹脂組成物からなり、前述したようにスペーサ粒子として機能する絶縁性フィラー１２（図３ないし図６では図示せず）を含有している。スペーサ粒子の粒径は第１の半導体素子５と第２の半導体素子９との間隔に応じて適宜に調整される。接着剤１５はＥ型粘度計の０．５ｒｐｍにおける粘度（低回転時粘度μ0.5rpm）が１０〜１５０Ｐａ・ｓの範囲であり、このような低回転時粘度μ0.5rpmを有する液状の接着剤樹脂組成物である。
【００２４】
上述したような低回転時粘度μ0.5rpmを有する接着剤１５を用いることによって、第１の半導体素子５と第２の半導体素子９との間に存在する接着剤１５の厚さを十分に薄くすることができる。従って、接着剤１５の厚さに基づく第１の半導体素子５と第２の半導体素子９との間隔（素子間隔）を狭く保つことが可能となる。さらに、スペーサ粒子を含有する接着剤１５を用いることによって、設定した素子間隔を良好に維持することができる。ただし、スペーサ粒子を含有しない接着剤を用いた場合においても、上述した低回転時粘度μ0.5rpmは良好に作用し、接着剤１５の厚さの低減に対して有効である。
【００２５】
図７に接着剤１５の低回転時粘度μ0.5rpmと接着剤１５の厚さ（第１の半導体素子５と第２の半導体素子９との間の隙間に存在する接着剤１５の厚さ）との関係を示す。図７は接着剤１５として液状樹脂組成物（液状のエポキシ樹脂組成物）を使用し、２５Ｎの荷重で第２の半導体素子９を第１の半導体素子５に押し付けた場合の結果である。図７から明らかなように、接着剤１５の低回転時粘度μ0.5rpmを１５０Ｐａ・ｓ以下とすることによって、接着剤１５の厚さを十分に薄くする（例えば１５μｍ以下）ことができる。
【００２６】
接着剤１５の低回転時粘度μ0.5rpmが低すぎると第２の半導体素子９の突出部分９ａと配線基板２との間の中空部に対する接着剤１５の充填性等が低下するため、接着剤１５の低回転時粘度μ0.5rpmは１０Ｐａ・ｓ以上とする。このようなことから、この実施形態では低回転時粘度μ0.5rpmが１０〜１５０Ｐａ・ｓの範囲である接着剤１５を使用している。接着剤１５の低回転時粘度μ0.5rpmは液状樹脂の組成（充填剤量や溶媒量）等に基づいて調整することができる。第２の半導体素子９用の接着剤１５の低回転時粘度μ0.5rpmは１５〜１００Ｐａ・ｓの範囲であることがより好ましい。
【００２７】
ところで、第２の半導体素子９を加圧して液状の接着剤樹脂組成物からなる接着剤１５を薄くした場合、単に低回転時粘度μ0.5rpmが低い接着剤１５では第２の半導体素子９が回転もしくは移動するチップシフトが生じるおそれがある。すなわち、第２の半導体素子９を加圧した段階では接着剤１５は未硬化状態であるため、接着剤１５の低粘度特性に起因して第２の半導体素子９に回転や移動等が生じるおそれがある。これは第２の半導体素子９の積層不良や位置不良等の発生原因となる。
【００２８】
そこで、この実施形態では低回転時粘度μ0.5rpmが１０〜１５０Ｐａ・ｓの範囲であることに加えて、５ｒｐｍにおける粘度（高回転時粘度μ0.5rpm）に対する０．５ｒｐｍにおける粘度（低回転時粘度μ0.5rpm）の比で表されるチキソ比（μ0.5rpm／μ5rpm）が２以上である接着剤１５を使用している。チキソ比（μ0.5rpm／μ5rpm）はＪＩＳ  Ｋ７１１７−２の「液状、乳濁状又は分散状の樹脂−回転粘度計による定せん断速度での粘度の測定方法（常温測定）」に基づくものである。
【００２９】
接着剤（液状の接着剤樹脂組成物）１５のチキソ比は、例えば高回転時粘度μ0.5rpmを基準とし、液状樹脂組成物にチキソ付与材（パフュームフィラー等）を加えて低回転時粘度μ0.5rpmを変化させることにより調整することができる。この際、低回転時粘度μ0.5rpmが１０〜１５０Ｐａ・ｓの範囲を維持するように、接着剤１５のチキソ比を調整する。チキソ比の上限は特に限定されるものではなく、低回転時粘度μ0.5rpmが１０〜１５０Ｐａ・ｓの範囲を維持し得るチキソ比であればよい。
【００３０】
図８に接着剤１５のチキソ比（μ0.5rpm／μ5rpm）と第２の半導体素子９のチップシフト量（ここでは第２の半導体素子９の中心の位置ずれ量）との関係を示す。図８は接着剤１５として低回転時粘度μ0.5rpmが１０〜１５０Ｐａ・ｓの範囲である液状樹脂組成物（液状のエポキシ樹脂組成物）を使用し、２５Ｎの荷重で第２の半導体素子９を第１の半導体素子５に押し付けた場合の結果である。図８から明らかなように、接着剤１５のチキソ比（μ0.5rpm／μ5rpm）を２以上とすることによって、第２の半導体素子９のチップシフト量を小さくする（例えば２５μｍ以下）ことができる。
【００３１】
上述したように、低回転時粘度μ0.5rpmが１０〜１５０Ｐａ・ｓの範囲であると共に、チキソ比（μ0.5rpm／μ5rpm）が２以上である接着剤１５を使用することによって、接着剤１５の厚さを十分に薄くした上で、第２の半導体素子９のチップシフトを抑制することが可能となる。従って、第１の半導体素子５と第２の半導体素子９とを健全に積層しつつ、第１の半導体素子５と第２の半導体素子９との積層厚を低減した積層型半導体装置１の厚さを低減することができる。すなわち、薄型化した積層型半導体装置１の信頼性や製造歩留り等を再現性よく向上させることが可能となる。
【００３２】
接着剤１５として光硬化性樹脂組成物を用いた場合、第２の半導体素子９の加圧時（接着剤１５を薄く引き伸ばすとき）におけるチップシフトを考慮すればよい。接着剤１５に熱硬化性樹脂組成物を適用する場合には、第２の半導体素子９の加圧時に加えて、接着剤１５の硬化時における粘性低下に基づくチップシフトも考慮することが好ましい。このような点に対しては、１５０℃における硬化時粘度が２０００Ｐａ・ｓに到達する時間で表されるゲル化時間が２４０秒以下である接着剤１５を使用することが好ましい。
【００３３】
図９に接着剤１５のゲル化時間と第２の半導体素子９のチップシフト量（ここでは第２の半導体素子９の中心の位置ずれ量）との関係を示す。図９は接着剤１５として低回転時粘度μ0.5rpmが１０〜１５０Ｐａ・ｓの範囲、チキソ比（μ0.5rpm／μ5rpm）が２以上の液状エポキシ樹脂組成物を使用し、その硬化時におけるチップシフト量を測定した結果である。図９から明らかなように、接着剤１５のゲル化時間が２４０秒以下である場合に、接着剤１５の硬化時におけるチップシフト量を小さくする（例えば２５μｍ以下）ことができる。接着剤１５のゲル化時間が２２５秒以下とすることがより好ましい。
【００３４】
上述したような粘度特性を有する接着剤１５を、第２の半導体素子９の突出部分９ａと配線基板２との間の中空部に充填しつつ、第１の半導体素子５と第２の半導体素子９との間に薄く引き伸ばした後、接着剤１５に応じた硬化処理（熱処理や光照射処理）を施して硬化させる。このような硬化処理を施すことによって、図６に示すように第１の半導体素子５と第２の半導体素子９とを第２の接着剤層１１を介して積層（接着）すると共に、第２の半導体素子９の突出部分９ａを第２の接着剤層１１で支持する。さらに、第２の半導体素子９に対してワイヤボンディング工程を実施し、配線基板２の接続パッド４と第２の半導体素子９の電極パッド１０とを第２の金属ワイヤ１３を介して電気的に接続する。
【００３５】
図６に示す第２の半導体素子９の接着工程およびワイヤボンディング工程を実施した後、配線基板２の下面に外部接続端子３の形成工程に送られる。外部接続端子３は配線基板２の下面に半田ボールを配置した後に半田リフローすることにより形成される。このため、第２の接着剤層１１は耐リフロー性を有することが好ましい。このような点に対し、第２の接着剤層１１の特性（接着剤１５の硬化後特性）をＪＩＳ  Ｋ７２４４−４（１９９９）の「プラスチック−動的機械特性の試験方法第４部：引張振動−非共振法」に準じて測定したとき、２６０℃における貯蔵弾性率が１〜３００ＭＰａの範囲、２６０℃におけるせん断強度が１ＭＰａ以上であることが好ましい。
【００３６】
図１０に接着剤層１１の貯蔵弾性率（２６０℃）およびせん断強度（２６０℃）とリフロー時における剥離不良の有無の関係を示す。図１１に接着剤層１１の貯蔵弾性率（２６０℃）とリフロー時における剥離不良の有無（良品率）との関係を、図１２に接着剤層１１のせん断強度（２６０℃）とリフロー時における剥離不良の有無（良品率）との関係を示す。図１０ないし図１２は樹脂封止せずに、半導体素子を搭載・硬化後にリフローした際の剥離の有無（良品率）を評価した結果である。
【００３７】
図１０ないし図１２から明らかなように、接着剤１５の硬化後特性のうち、２６０℃における貯蔵弾性率が１〜３００ＭＰａの範囲で、２６０℃におけるせん断強度が１ＭＰａ以上である場合に、リフロー工程における接着剤層１１の剥離不良の発生を抑制することができる。また、第２の接着剤層１１は温度８５℃、湿度８５％の環境下に２４時間放置した後の質量変化率（吸水率）が２％以下であることが好ましく、これにより耐リフロー性をさらに向上させることができる。図１３に接着剤層１１の吸水率とリフロー時における剥離不良の有無（良品率）との関係を示す。
【００３８】
この実施形態の積層型半導体装置１の製造方法によれば、第２の半導体素子９用の接着剤１５の低回転時粘度μ0.5rpmやチキソ比（μ0.5rpm／μ5rpm）、さらにはゲル化時間に基づいて、第２の半導体素子９の突出部分９ａと配線基板２との間の中空部への接着剤層１１の充填性、および第１の半導体素子５と第２の半導体素子９との間隔の低減等を実現した上で、第２の半導体素子９のチップシフトを抑制することができる。従って、薄型化した積層型半導体装置１の信頼性や製造歩留りを再現性よく向上させることが可能となる。
【００３９】
この実施形態では２個の半導体素子５、９を積層した構造について説明したが、半導体素子の積層数はこれに限られるものではなく、３個もしくはそれ以上であってもよい。さらに、半導体素子の積層構造も特に限定されるものではなく、上段側半導体素子の一部が下段側半導体素子の外周から突出する（はみ出す）ような積層構造であればよい。図１４および図１５は実施形態の積層型半導体装置の変形例を示している。
【００４０】
図１４および図１５に示す積層型半導体装置２１において、第１の半導体素子２２上には第２の接着剤層１１を介して第２の半導体素子２３が積層されている。第２の半導体素子２３は第１の半導体素子２２より大形の形状を有している。従って、第２の半導体素子２３のワイヤボンディング部にあたる外周部は、第１の半導体素子２２の外周より外側に突出している。このような突出部分２３ａと配線基板２との間は中空状態となり、そのような部分には第２の接着剤層１１が充填されている。
【００４１】
第１の半導体素子２２に接続された第１の金属ワイヤ８は第２の接着剤層１１内に埋め込まれているため、第２の半導体素子２３との接触が防止されている。すなわち、第１の金属ワイヤ８は第２の接着剤層１１の厚さ（第１の半導体素子２２と第２の半導体素子２３との間隔）に基づいて第２の半導体素子２３の下面から離間している。これによって、第１の金属ワイヤ８と第２の半導体素子２３との接触による絶縁不良やショートの発生を防止している。このような積層構造の場合、第２の接着剤層１１の素子間における厚さはワイヤ径にもよるが、一般的には２５〜７５μｍの範囲とすることが好ましい。
【００４２】
なお、本発明は上記した各実施形態に限定されるものではなく、複数の半導体素子間を接着剤層で接着すると共に、上段側半導体素子の一部が下段側半導体素子の外周より外側に突出して配置される各種の積層型半導体装置に適用することができる。そのような積層型半導体装置についても、本発明に含まれるものである。また、本発明の実施形態は本発明の技術的思想の範囲内で拡張もしくは変更することができ、この拡張、変更した実施形態も本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【００４３】
【図１】本発明の実施形態による積層型半導体装置の平面図である。
【図２】図１に示す積層型半導体装置のＡ−Ａ線に沿った断面図である。
【図３】図１に示す積層型半導体装置の製造工程における第１の半導体素子の接着段階を示す図である。
【図４】図１に示す積層型半導体装置の製造工程における第１の半導体素子上への接着剤の供給段階を示す図である。
【図５】図１に示す積層型半導体装置の製造工程における第２の半導体素子への加圧段階を示す図である。
【図６】図１に示す積層型半導体装置の製造工程における第２の半導体素子の接着段階およびワイヤボンディング段階を示す図である。
【図７】接着剤の低回転時粘度μ0.5rpmと厚さとの関係の一例を示す図である。
【図８】接着剤のチキソ比とチップシフト量との関係の一例を示す図である。
【図９】接着剤のゲル化時間とチップシフト量との関係の一例を示す図である。
【図１０】接着剤層の貯蔵弾性率およびせん断強度とリフロー時における接着剤層の剥離不良の有無の関係を示す図である。
【図１１】接着剤層の貯蔵弾性率とリフロー時の良品率との関係を示す図である。
【図１２】接着剤層のせん断強度とリフロー時の良品率との関係を示す図である。
【図１３】接着剤層の吸水率とリフロー時の良品率との関係を示す図である。
【図１４】図１に示す積層型半導体装置の変形例を示す平面図である。
【図１５】図１４に示す積層型半導体装置のＡ−Ａ線に沿った断面図である。
【符号の説明】
【００４４】
１，２１…積層型半導体装置、２…配線基板、３…外部接続端子、４…接続パッド、５，２２…第１の半導体素子、６…第１の接着剤層、７…第１の電極パッド、８…第１の金属ワイヤ、９，２３…第２の半導体素子、９ａ，２３ａ…突出部分、１０…第２の電極パッド、１１…第２の接着剤層、１２…スペーサ粒子、１３…第２の金属ワイヤ、１４…封止樹脂層、１５…第２の半導体素子用接着剤。
【図１】
2010040835.tif 000003
【図２】
2010040835.tif 000004
【図３】
2010040835.tif 000005
【図４】
2010040835.tif 000006
【図５】
2010040835.tif 000007
【図６】
2010040835.tif 000008
【図７】
2010040835.tif 000009
【図８】
2010040835.tif 000010
【図９】
2010040835.tif 000011
【図１０】
2010040835.tif 000012
【図１１】
2010040835.tif 000013
【図１２】
2010040835.tif 000014
【図１３】
2010040835.tif 000015
【図１４】
2010040835.tif 000016
【図１５】
2010040835.tif 000017