(57)【要約】【課題】連接符号化方式により、ＯＴＵフレームと同一長のペイロードの誤り保護を可能にし、誤り訂正性能の向上を図ったデジタル伝送システム及びその方法を提供する。【解決手段】複数の誤り訂正符号を組み合わせた連接符号化を行うデジタル伝送システムであって、システムの送信側に設けられ、外符号としてＲＳ符号又はその他のブロック符号、内符号としてＬＤＰＣ符号を用い、それぞれのインタリーブの後に誤り訂正符号化を施す連接符号化を行い、ＯＴＵフレームと同一長のペイロードを誤り保護する誤り訂正符号化装置を備えた。【選択図】図２
2010200247.tif 000002
【特許請求の範囲】
【請求項１】
複数の誤り訂正符号を組み合わせた連接符号化を行うデジタル伝送システムであって、
システムの送信側に設けられ、外符号としてＲＳ符号又はその他のブロック符号、内符号としてＬＤＰＣ符号を用い、それぞれのインタリーブの後に誤り訂正符号化を施す連接符号化を行い、ＯＴＵフレームと同一長のペイロードを誤り保護する誤り訂正符号化装置を備えたことを特徴とするデジタル伝送システム。
【請求項２】
誤り訂正符号化装置が、内符号のＬＤＰＣ符号の符号長及び情報長を１２８の倍数とすることにより、１２８並列単位で符号語系列の入出力及び符号化を行うことを特徴とする請求項１に記載のデジタル伝送システム。
【請求項３】
誤り訂正符号化装置が、外符号のＲＳ符号を同一符号長で異なる符号を割り当て、それぞれを並列に入出力及び符号化することを特徴とする請求項１又は２に記載のデジタル伝送システム。
【請求項４】
誤り訂正符号化装置が、外符号及び内符号の符号化処理が完了した後、内符号のＬＤＰＣ符号のパリティをフレームの一番後方に、外符号のＲＳ符号のパリティを前記ＬＤＰＣ符号のパリティのすぐ前に位置させることで、ＯＴＵフレームと同一の情報系列及びパリティ系列の位置関係を保持することを特徴とする請求項１から３までのいずれか１項に記載のデジタル伝送システム。
【請求項５】
誤り訂正符号化装置で連接符号化された送信信号を受信側で受信し、それぞれの誤り訂正符号化に関し送信側でのインタリーブと逆のインタリーブを行った後に復号を行う誤り訂正復号装置をさらに備えたことを特徴とする請求項１から４までのいずれか１項に記載のデジタル伝送システム。
【請求項６】
複数の誤り訂正符号を組み合わせた連接符号化を行うデジタル伝送方法であって、
システムの送信側に設けられた誤り訂正符号化装置において、外符号としてＲＳ符号又はその他のブロック符号、内符号としてＬＤＰＣ符号を用い、それぞれのインタリーブの後に誤り訂正符号化を施す連接符号化を行い、ＯＴＵフレームと同一長のペイロードを誤り保護することを特徴とするデジタル伝送方法。
【請求項７】
連接符号化された送信信号を受信側で誤り訂正復号装置により受信し、それぞれの誤り訂正符号化に関し送信側でのインタリーブと逆のインタリーブを行った後に復号を行うことを特徴とする請求項６に記載のデジタル伝送方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、デジタル伝送システム及びデジタル伝送方法、特に、誤り訂正符号技術に関するものである。
【背景技術】
【０００２】
従来の、例えば光通信用の誤り訂正符号化方法は、図７に示される、光通信用のＩＴＵ−Ｔ，Ｇ．７０９準拠(ＩＴＵ：国際電気通信連合)のフレームフォーマット(ＯＴＵｋフレーム２０１：ｋは伝送速度により、ｋ＝１，２，３となる。以下では、ＯＴＵフレーム２０１と略記する。)として、１６バイト×４系列(１２８ビット×４系列)のオーバーヘッド(ＯＨ)２２６と３８０８バイト×４系列(３０４６４ビット×４系列)のペイロードデータ２２３とを直列／並列変換した、図６の(ｂ)に示される、１２８×２３９×４ビットのペイロードデータ２０３に対して、符号長２５５バイト、情報長２３９バイト、１バイト当たり８ビットのＲＳ(リードソロモン)符号を、図６の(ａ)に、ＲＳ符号語フレーム２１１に示される様式にて、１６×４符号語並列演算して送信する。ＲＳ符号化により生成したＲＳパリティ系列２１３はフレーム右側へ寄せる(例えば、非特許文献１参照)。なお図６において、２１２はＲＳ符号語の系列順、２０２はＦＥＣフレーム、２０４はペイロードデータの系列順、２０５はダミー系列を示す。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】”ITU-T G.709”, INTERNATIONANL TELECOMMUNUCATION UNION, pp.24-25,94-95, Mar. 2003
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来のデジタル伝送システムにおける誤り訂正符号化においては、ＯＴＵフレームのペイロードデータを保護するための効果が、ＲＳ(２５５，２３９)符号の誤り訂正能力で制限されてしまう。そのために、光伝送システムのシステムマージンが、ＲＳ符号の誤り訂正特性に依存してしまうという問題点があった。
【０００５】
この発明は、上記のような問題点を解決するためになされたもので、ＯＴＵフレームのペイロードデータに対して、外符号としてＲＳ符号又はその他のブロック符号、内符号としてＬＤＰＣ(Low-Density Parity-Check)符号を組み合わせる連接符号方式により、誤り訂正性能を向上させるようにした誤り訂正符号化を行うデジタル伝送システム及びデジタル伝送方法を得ることを目的とする。
【課題を解決するための手段】
【０００６】
この発明は、複数の誤り訂正符号を組み合わせた連接符号化を行うデジタル伝送システムであって、システムの送信側に設けられ、外符号としてＲＳ符号又はその他のブロック符号、内符号としてＬＤＰＣ符号を用い、それぞれのインタリーブの後に誤り訂正符号化を施す連接符号化を行い、ＯＴＵフレームと同一長のペイロードを誤り保護する誤り訂正符号化装置を備えたことを特徴とするデジタル伝送システム及びその方法にある。
【発明の効果】
【０００７】
この発明では、外符号としてＲＳ符号又はその他のブロック符号、内符号としてＬＤＰＣ符号を用いた連接符号化方式により、ＯＴＵフレームと同一長のペイロードの誤り保護を可能にし、誤り訂正性能の向上が図れた。
【図面の簡単な説明】
【０００８】
【図１】この発明の一実施の形態による誤り訂正符号化装置及び誤り訂正復号装置を備えたデジタル伝送システムの構成を示すブロック図である。
【図２】図１の誤り訂正符号化装置の具体的構成例を示すブロック図である。
【図３】図１の誤り訂正復号装置の具体的構成例を示すブロック図である。
【図４】この発明によるデジタル伝送システムにおける動作を説明するための図である。
【図５】図４に続くこの発明によるデジタル伝送システムにおける動作を説明するための図である。
【図６】従来の誤り訂正符号化方法を説明するための図である。
【図７】従来の誤り訂正符号化方法を説明するための図である。
【図８】図１の誤り訂正符号化装置の別の具体的構成例を示すブロック図である。
【図９】図１の誤り訂正復号装置の別の具体的構成例を示すブロック図である。
【図１０】この発明によるデジタル伝送システムにおける別の動作を説明するための図である。
【発明を実施するための形態】
【０００９】
以下、添付図面を参照しながら、この発明の実施の形態について説明する。
実施の形態１．
図１はこの発明の一実施の形態による誤り訂正符号化装置及び誤り訂正復号装置を備えたデジタル伝送システム(以下、単に「伝送システム」という)の構成を示すブロック図である。
【００１０】
図１において、伝送システム３０は、情報源に接続された誤り訂正符号化装置３１と、誤り訂正符号化装置３１に接続された変調器３２と、変調器３２に接続された通信路３３と、通信路３３を介して変調器３２に接続された復調器４１と、復調器４１に接続されたＡ／Ｄ(アナログ／デジタル)変換器４２と、Ａ／Ｄ変換器４２に接続された誤り訂正復号装置４３とにより構成されており、誤り訂正復号装置４３は受信者側に接続されている。変調器３２、通信路３３、復調器４１及びＡ／Ｄ変換器４２は、それぞれデジタル伝送システムで一般的に利用されている装置構成からなる。なお、誤り訂正符号化装置３１の符号語系列出力はデジタル信号であり、これを入力して変調を施した変調器３２の送信信号出力はアナログ信号となる。
【００１１】
図２は図１の誤り訂正符号化装置３１の具体的構成例を示すブロック図である。図２において、誤り訂正符号化装置３１は、第１の多重分離回路１１、第１のフレーム生成回路１２、第１のインタリーブ回路１３、第１のＦＥＣ符号化回路１４(外符号の符号化手段)、第２のインタリーブ回路１５、第２のＦＥＣ符号化回路(内符号の符号化手段)１６、第３のインタリーブ回路１７、及び第１の多重化回路１８を備えている。
【００１２】
誤り訂正符号化装置３１において、最上段側の第１の多重分離回路１１は、第１の情報系列(直列)に基づき、第２の情報系列(並列)を生成する。第１のフレーム生成回路１２は、第２の情報系列に基づき、第１の情報＋ＯＨ(オーバーヘッド)＋ダミー系列(並列)を生成する。
【００１３】
第１のインタリーブ回路１３は、第１の情報＋ＯＨ＋ダミー系列に基づき、第２の情報＋ＯＨ＋ダミー系列(順序組み替え後、並列)を生成する。第１のＦＥＣ符号化回路１４は、第２の情報＋ＯＨ＋ダミー系列に基づき、第１の符号語系列(並列)を生成する。
【００１４】
第２のインタリーブ回路１５は、第１の符号語系列に基づき、第２の符号語系列(順序組み替え後、並列)を生成する。第２のＦＥＣ符号化回路１６は、第２の符号語系列に基づき、第３の符号語系列(並列)を生成する。
【００１５】
第３のインタリーブ回路１７は、第３の符号語系列に基づき、第４の符号語系列(順序組み直し後、並列)を生成する。そして誤り訂正符号化装置３１において、最下段側の第１の多重化回路１８は、第４の符号語系列に基づき、第５の符号語系列(直列)を生成する。
【００１６】
次に、誤り訂正符号化装置３１の動作について説明する。図２において、まず、誤り訂正符号化装置３１に対して直列の順序で入力された第１の情報系列は、第１の多重分離回路１１によって並列の順序に変換される。このときの並列数を「ｎ」と定義する。この並列数ｎは、任意の整数で定義できるが、この発明の特徴である、ＯＴＵフレーム５１に準拠するフレームを考慮した場合、ｎ＝１２８が好適なものとなる。
【００１７】
続いて第１のフレーム生成回路１２は、第１の多重分離回路１１から生成されたｎ並列の第２の情報系列に加えて、同期用制御信号などを含むＯＨを付加する領域と、誤り訂正符号のパリティ系列を付加する領域とを確保し、さらにＯＨ及びダミー系列を付加して、これら冗長領域を付加した分だけ伝送速度を上昇させた情報を生成する。すなわち、連接符号の情報長Ｋｃ及び符号長をＮｃに基づく符号化率がＫｃ／Ｎｃの場合、伝送速度をＮｃ／Ｋｃ倍にする。
【００１８】
ここで生成された第１の情報＋ＯＨ＋ダミー系列は、図４の(ｂ)に示すＯＴＵｋＶフレーム５１のペイロード１０３と、ＲＳダミー系列５３と、ＬＤＰＣダミー系列５４とで形成される。ＯＴＵｋＶフレーム５１は、ＩＴＵ−Ｔ  Ｇ．７０９勧告，ｐｐ．１０１−１０３に示されるフレームに準拠するものとなる。ここで、ｋは伝送速度により、ｋ＝１，２，３となる。以下では、ＯＴＵフレーム５１と略記する。また、ＲＳダミー系列５３及びＬＤＰＣダミー系列５４の長さは、一例を示したもので、図示された長さ以外のものでも設定することは可能である。なお図４の(ｂ)の１０４はペイロードデータの系列順を示す。なお、ＯＨはペイロード１０３の左端の１列に含まれているが、図中では省略する。
【００１９】
第１のインタリーブ回路１３は、第１のフレーム生成回路１２からの入力情報系列と、ＯＨ及びダミー系列とからなるｎ並列の系列を、予め定められた順序で並び替え、結果をｎ並列で出力する。第１のインタリーブ回路１３の並び替え手段は、図４の(ｂ)に示すＯＴＵフレーム５１の系列順を、図４の(ａ)に示すＲＳ符号語フレーム６１になるように並び替える。図４では、行数ｎ＝１２８の１つの列を１単位に、ＦＥＣフレーム５２と定義するＯＴＵフレーム５１を４分割したブロックごとに、ペイロード１０３と、ＲＳダミー系列５３と、ＬＤＰＣダミー系列５４とを並び替える。なお図４の(ａ)の６２はＲＳ符号語フレームの系列順、６３はＲＳパリティ系列、６４は有効領域、６５は無効領域を示す。なお、図４に示した並び替えは、一例を示したものであり、他の並び替え方法でも、この発明の構成は可能である。
【００２０】
図２に戻り、次に、第１のＦＥＣ符号化回路１４は、第１のインタリーブ回路１３から入力された系列に対して、所定の符号長Ｎ１、情報長Ｋ１、ガロア体ＧＦ(２)又はガロア体ＧＦ(２ｍ)上のブロック符号の誤り訂正符号化を行う。この結果、第１のＦＥＣ符号化回路１４からは、第１の符号語系列がｎ並列で生成される。
【００２１】
なお、ここでは、外符号の誤り訂正符号をブロック符号と述べたが、それ以外の符号でも構成することは可能である。また、符号化動作は、たとえば、ガロア体ＧＦ(２)上のＢＣＨ符号の場合には、ｎ並列又はそれ以下の任意の並列数で行われる。また、ガロア体ＧＦ(２ｍ)上のＲＳ符号の場合には、ｎ／ｍ並列又はｎ／ｍ以下の任意の並列数で行われる。また、並列動作で符号化される外符号の種類は、フレームフォーマットの制約条件を満たすならば、必ずしも１種類である必要はなく、複数種類の符号を用いてもよい。
【００２２】
例えば、図４に示す、ｎ＝１２８の場合、ガロア体ＧＦ(２１０)上のＲＳ(９９２，９５６)符号を４符号語、ガロア体ＧＦ(２１１)上のＲＳ(９９２，９５６)符号を８符号語を用いる場合、この発明において、ＯＴＵフレーム５１にうまく当てはめられる構成となる。
【００２３】
次に、第２のインタリーブ回路１５は、第１のＦＥＣ符号化回路１４から生成されたｎ並列の第１の符号語系列を並び替える操作を行う。その並び替え方法は、まず図４の(ａ)に示すＲＳ符号語フレーム６１を、(ｂ)に示すＯＴＵフレーム５１に並び直す。一般的に系列の並び直しは「デインタリーブ」と呼ばれるが、この発明の実施の形態の説明の中では、並び替えも並び直しも広い意味で「インタリーブ」と呼ぶこととする。
【００２４】
次に、ＯＴＵフレーム５１に並び直した系列を、図４の(ｃ)に示すように、ペイロード１０３とＲＳダミー系列５３に当たる部分を、ＬＤＰＣ情報系列７１に分割して、またＬＤＰＣダミー系列５４を、分割後のＬＤＰＣダミー系列７２に分割する。分割の方法については任意の方法が考えられるが、図４では、各ＦＥＣフレーム５２ごとに４つに分割、ＯＴＵフレーム５１全体では１６に分割させる例を示す。そして、ＬＤＰＣ情報系列７１及び分割後のＬＤＰＣダミー系列７２をつなげて、図５の(ａ)に示すＬＤＰＣ符号語フレーム８１を形成する。これを、第２の符号語系列として出力する。上記の方法でインタリーブされた第２の符号語系列は、第２のＦＥＣ符号化回路１６に入力される。なお図５の(ａ)において、８２はＬＤＰＣ情報系列、８３はＬＤＰＣパリティ系列、８４はＬＤＰＣ符号語の系列順を示す。
【００２５】
次に、第２のＦＥＣ符号化回路１６は、第２のインタリーブ回路１５から入力された系列に対して、所定の符号長Ｎ２、情報長Ｋ２、ガロア体ＧＦ(２)上の「２元」のＬＤＰＣ符号又はガロア体ＧＦ(２ｍ’)上の「多元」のＬＤＰＣ符号の誤り訂正符号化を行う。この結果、第２のＦＥＣ符号化回路１６からは、第３の符号語系列がｎ並列で出力される。
【００２６】
なお、第２のＦＥＣ符号化回路１６による符号化動作は、たとえば、「２元」のＬＤＰＣ符号の場合には、ｎ並列又はそれ以下の任意の並列数で行われる。また、「多元」のＬＤＰＣ符号の場合は、ｎ／ｍ並列又はｎ／ｍ以下の任意の並列数で行われる。また、内符号の符号化動作は、パイプライン処理により実現してもよい。また、内符号の種類は、フレームフォーマットの制約条件を満たすならば、必ずしも１種類である必要はなく、複数種類の符号を用いてもよい。さらに、ここでは、内符号として利用する誤り訂正符号を、「２元」又は「多元」のＬＤＰＣ符号と述べたが、それ以外の符号でも構成可能である。
【００２７】
例えば、図５の(ａ)に示す、ｎ＝１２８、情報長１２８×６２、パリティ長１２８×１０という(それぞれ１２８の倍数)２元ＬＤＰＣ(９２１６，７９３６)符号を選択した場合、１２８並列入力での符号化処理を施すことにより、この発明において、ＯＴＵフレーム５１にうまく当てはめられる構成となる。
【００２８】
なお、ＬＤＰＣ符号の符号長及び情報長が１２８の倍数であれば、この発明において、ＯＴＵフレーム５１にうまく当てはめられるが、そのようなＬＤＰＣ符号の構成が難しい場合、所定のビット数だけパンクチャをすることで、そのような構成に当てはめることが可能となる。
【００２９】
次に、第３のインタリーブ回路１７は、第２のＦＥＣ符号化回路１６から生成されたｎ並列の第３の符号語系列を、並び替えて、その結果を第４の符号語系列として生成する。この並び替え方法は、例えば、図５の(ａ)に示す複数のＬＤＰＣ符号語フレーム８１を、図５の(ｂ)に示すＯＴＵフレーム５１に並び替える方法が考えられる。なお図５の(ｂ)において、９１は結合後のＲＳパリティ系列、９２は結合後のＬＤＰＣパリティ系列、９３は送信系列の系列順を示す。
【００３０】
なお、第３のインタリーブ回路１７は、必ずしも必要ではなく、省略することも可能である。しかし、この並び替えを行うことで、伝送路上でのフレーム構成が、ＩＴＵ−Ｔ  Ｇ．７０９準拠のＯＴＵｋＶフレーム５１と同一のフォーマットとなる、という特徴を有することとなる。
【００３１】
最後に、第１の多重化回路１８は、第４の符号語系列を直列による第５の符号語系列に変換し、直列による第５の符号語系列を生成して変調器３２に入力する。
【００３２】
なお、誤り訂正符号化装置３１内の各回路１１〜１８間で伝達される情報(データ)は、各回路１１〜１８間を接続するバスを経由するパイプライン方式で受け渡されるように構成してもよく、又は、隣接する前後の回路から参照可能な作業用記憶領域を設けて受け渡されるように構成してもよい。以下では、理解を容易にするために、隣接する前後の回路から参照可能な作業用記憶領域を有するものとして説明する。
【００３３】
図３は図１の誤り訂正復号装置４３の具体的構成例を示すブロック図である。図３において、誤り訂正復号装置４３は、第２の多重分離回路２１、フレーム同期回路２２、第４のインタリーブ回路２３、第１のＦＥＣ復号回路(内符号の復号手段)２４、第５のインタリーブ回路２５、第２のＦＥＣ復号回路(外符号の復号手段)２６、第６のインタリーブ回路２７、第１のフレーム分離回路２８、及び第２の多重化回路２９を備えている。
【００３４】
誤り訂正復号装置４３は、誤り訂正符号化装置３１に対応した回路構成からなり、誤り訂正符号化装置３１が符号化した誤り訂正符号を復号する機能を有する。
【００３５】
誤り訂正復号装置４３において、最上段側の第２の多重分離回路２１は、Ａ／Ｄ変換器４２からの第１の量子化受信系列(直列)に基づき、第２の量子化受信系列(並列)を生成する。フレーム同期回路２２は、第２の量子化受信系列に基づき、第２の量子化受信系列(並列)＋フレーム同期信号を生成する。
【００３６】
第４のインタリーブ回路２３は、第２の量子化受信系列＋フレーム同期信号に基づき、第３の量子化受信系列(順序組み替え後、並列)を生成する。第１のＦＥＣ復号回路２４は、第３の量子化受信系列に基づき、第１のＦＥＣ復号結果系列(並列)を生成する。
【００３７】
第５のインタリーブ回路２５は、第１のＦＥＣ復号結果系列に基づき、第２のＦＥＣ復号結果系列(順序組み直し後、並列)を生成する。第２のＦＥＣ復号回路２６は、第２のＦＥＣ復号結果系列に基づき、第１の推定符号語系列(並列)を生成する。
【００３８】
第６のインタリーブ回路２７は、第１の推定符号語系列に基づき、第２の推定符号語系列(順序組み直し後、並列)を生成する。第１のフレーム分離回路２８は、第２の推定符号語系列に基づき、第１の推定情報系列(並列)を生成する。そして誤り訂正復号装置４３において、最下段側の第２の多重化回路２９は、第１の推定情報系列に基づき、第２の推定情報系列(直列)を生成する。
【００３９】
なお、誤り訂正復号装置４３(受信側)において、復調器４１及びＡ／Ｄ変換器４２(図１参照)は、通信路を通って雑音の混入した直列の順序の受信系列を、復調するとともにＡ／Ｄ変換して量子化受信系列を生成する。ここで、送信１シンボル当りｑビットに量子化することを想定し、ｑ＝１の場合を「硬判定」、ｑ＞１の場合を「軟判定」と称する。
【００４０】
次に、誤り訂正復号装置４３の動作について説明する。図３において、誤り訂正復号装置４３に直列の順序で入力された第１の量子化受信系列は、まず、第２の多重分離回路２１によって並列の順序に変換され、第２の量子化受信系列が生成される。
【００４１】
このとき、第２の多重分離回路２１は、送信１シンボル当りｑビットの量子化受信系列を、ｎ’(＝ｎ×ｑ)並列の量子化受信系列に変換する。送信１シンボル当りｑビットの量子化受信系列は、ｑビットを１単位として取り扱うことができるので、以下の受信側の説明では、ｎ’(＝ｎ×ｑ)並列のものを、便宜上、「ｎ並列」と称する。
【００４２】
続いて、フレーム同期回路２２は、ｎ並列の第２の量子化受信系列に付加されているＯＨ情報(オーバーヘッド情報)を検出してフレームの先頭位置を特定する。
【００４３】
次に、第４のインタリーブ回路２３(誤り訂正符号化装置３１内の第３のインタリーブ回路１７に対応)は、送信側でインタリーブを実行した場合に、受信側でＦＥＣ復号前にそのインタリーブと逆のインタリーブを実行して並べ替えたものを、ｎ並列の第３の量子化受信系列として生成する。つまり、例えば送信側で、図５の(ａ)に示す複数のＬＤＰＣ符号語フレーム８１を、図５の(ｂ)に示すＯＴＵフレーム５１に並び替える場合、受信側では、ＯＴＵフレーム５１で入力されたものを複数のＬＤＰＣ符号語フレーム８１に並び替える操作を行う。
【００４４】
第４のインタリーブ回路２３は、誤り訂正符号化装置３１内の第３のインタリーブ回路１７と同様に、必ずしも必要ではなく、省略することも可能である。すなわち、情報源の送信側となる誤り訂正符号化装置３１において、第３のインタリーブ回路１７が省略された場合には、誤り訂正復号装置４３内の第４のインタリーブ回路２３も不要となる。
【００４５】
次に、第１のＦＥＣ復号回路２４は、ｎ並列の量子化受信系列にフレーム同期信号を付加して生成されたｎ並列の第３の量子化受信系列に対して、第３の符号語系列の復号処理(第２のＦＥＣ符号化回路１６によって符号化された訂正符号の復号処理)を行う。この結果、第１のＦＥＣ復号結果系列がｎ並列に生成される。
【００４６】
なお、第１のＦＥＣ復号回路２４は、入力される量子化受信系列の量子化数に応じて、硬判定復号や軟判定復号を行う。一般的には、ｑ＝１の場合に硬判定復号、ｑ＞１の場合に軟判定復号を行うが、これに限られることはない。
【００４７】
また、第１のＦＥＣ復号結果系列の量子化ビット数(送信１シンボル当り)は、一般的には硬判定(ｑ’’＝１)とするが、復号結果の信頼度を付加して、軟情報(ｑ’’＞１)を出力してもよい。
送信１シンボル当りｑ’’ビットの第１のＦＥＣ復号結果系列は、ｑ’’ビットを１単位として取り扱うことができるので、以下の受信側の説明においては、ｎ’’(＝ｎ×ｑ’’)並列のものを、便宜上、「ｎ並列」と称する。
【００４８】
なお、内符号のＬＤＰＣ符号の符号長及び情報長を１２８の倍数に合わせるためにパンクチャを施した場合、第１のＦＥＣ復号回路２４の処理として、パンクチャしたビットは０を送信されたものとして処理しても良いし、元々符号語には含まれないものとして、無視して処理しても良い。
【００４９】
図３に戻り、次に、第５のインタリーブ回路２５(誤り訂正符号化装置３１内の第２のインタリーブ回路１５に対応)は、第１のＦＥＣ復号回路２４から生成されたｎ並列の第１のＦＥＣ復号結果系列を、第２のインタリーブ回路１５に入力される前の順序に入れ替えて、その結果を第２のＦＥＣ復号結果系列として生成する。つまり、例えば送信側で、図４の(ａ)に示す複数のＲＳ符号語フレーム６１を、図５の(ａ)に示すＬＤＰＣ符号語フレーム８１に並び替える場合、受信側では、その逆に並び替える操作を行う。上記の方法で符号化及び変換されたｎ並列の第２のＦＥＣ復号結果系列は、第２のＦＥＣ復号回路２６に入力される。
【００５０】
第２のＦＥＣ復号回路２６は、ｎ並列の第２のＦＥＣ復号結果系列に対して、第１の符号語系列の復号処理(第１のＦＥＣ符号化回路１４によって符号化された訂正符号の復号処理)を行う。この結果、第１の推定符号語系列がｎ並列に生成される。
【００５１】
なお、第１のＦＥＣ復号回路２５は、入力される量子化受信系列の量子化数に応じて、硬判定復号や軟判定復号を行う。一般的には、ｑ’’＝１の場合に硬判定復号、ｑ’’＞１の場合に軟判定復号を行うが、これに限られることはない。
【００５２】
また、第１の推定符号語系列の量子化ビット数(送信１シンボル当り)は、一般的には硬判定(ｑ’’’＝１)とするが、復号結果の信頼度を付加して、軟情報(ｑ’’’＞１)を生成してもよい。
【００５３】
この場合、しかるべきインタリーブ／デインタリーブの実行後に、結果を再び第１及び第２のＦＥＣ復号回路２４、２６に順番に入力し、さらに、この処理を繰り返して繰り返し復号を実行してもよい。
【００５４】
送信１シンボル当りｑ’’’ビットの第１の推定符号語系列は、ｑ’’’ビットを１単位として取り扱うことができるので、以下の受信側の説明においては、ｎ’’’(＝ｎ×ｑ’’’)並列のものを、便宜上、「ｎ並列」と称する。
【００５５】
図３に戻り、次に、第６のインタリーブ回路２７(誤り訂正符号化装置３１内の第１のインタリーブ回路１３に対応)は、第１のＦＥＣ復号回路２６から生成されたｎ並列の第１の推定符号語系列を、第１のインタリーブ回路１３に入力される前の順序に入れ替えて、その結果を第２の推定符号語系列として生成する。つまり、例えば送信側で、図４の(ｂ)に示すＯＴＵフレーム５１を、図４の(ａ)に示すＲＳ符号語フレーム６１に並び替える場合、受信側では、その逆に並び替える操作を行う。上記の方法で符号化及び変換されたｎ並列の第２の推定符号語系列は、第１のフレーム分離回路２８に入力される。
【００５６】
第１のフレーム分離回路２８(送信側の第１のフレーム生成回路１２に対応)は、第２の推定符号語系列からＯＨ信号(オーバーヘッド信号)に対応するビットを除去するとともに、その後、送信側の第１のフレーム生成回路１２で実行した速度変換に対応して、確保されたパリティ系列領域に対応するビットを分離及び除去し、ｎ並列の系列の逆速度変換を行う。すなわち、連接符号の情報長Ｋｃ及び符号長をＮｃに基づく符号化率がＫｃ／Ｎｃの場合、伝送速度をＫｃ／Ｎｃ倍にする。この結果、第１の推定情報系列がｎ並列に生成される。
【００５７】
最後に、第２の多重化回路２９は、ｎ並列の第１の推定情報系列を、直列の第２の推定情報系列に変換して生成する。
【００５８】
なお、誤り訂正復号装置４３を構成する各回路２１〜２９間で伝達される情報(データ)の受け渡しは、誤り訂正符号化装置３１と同様に、各回路間を接続するバスを経由するパイプライン方式で受け渡されるように構成してもよく、又は、隣接する前後の回路から参照可能な作業用記憶領域を設けて受け渡される構成をとしてもよい。以下では、理解を容易にするために、隣接する前後の回路から参照可能な作業用記憶領域を有するものとして説明する。
【００５９】
以上のような構成により、外符号としてＲＳ符号又はその他のブロック符号、内符号としてＬＤＰＣ符号を用いた連接符号化方式により、ＯＴＵフレームと同一長のペイロードを誤り保護することができる。
【００６０】
また以上のように、内符号のＬＤＰＣ符号の符号長及び情報長を１２８の倍数とすることにより、１２８並列単位で符号語系列の入出力及び符号化、復号を施すことができる。
【００６１】
また以上のように、外符号のＲＳ符号を同一符号長で異なる符号を割り当て、それぞれを並列に入出力及び符号化、復号を施すことができる。
【００６２】
また以上のように、外符号及び内符号の符号化処理が完了した後、内符号のＬＤＰＣ符号のパリティを一番右(フレームの一番後方)側に、外符号のＲＳ符号のパリティをその左側に寄せることで、ＯＴＵフレームと同一の情報系列及びパリティ系列の位置関係を保持することを可能とすることができる。
【００６３】
なお、上述の実施の形態は、上記具体例に示したパラメータに制約されることはなく、誤り訂正符号化の方法、フレームフォーマットの長さ、入出力並列数、伝送速度などを、うまく当てはめられる組み合わせであれば、適宜組み合わせることが可能であり実現され得ることは言うまでもない。
【００６４】
例えば、図５のＬＤＰＣ符号語フレーム８１は、ＦＥＣフレーム５２の行数ｎ＝１２８を列ごとに７２列づつ区切っているが、このＬＤＰＣ符号語フレームの区切り方を行ごとに設定してもよく、例えば行数ｎ２＝１６，３２，６４、列数をＦＥＣフレーム５１の列数にして、ＬＤＰＣ符号語フレーム数ｆ２＝８，４，２と定めて区切り、ＬＤＰＣパリティ系列を一番右側に寄せるような形式にしても良い。
【００６５】
また、上述の実施の形態では、ＩＴＵ−Ｔ  Ｇ．７０９勧告，ｐｐ．１０１−１０３に示されるＯＴＵｋＶフレーム５１に準拠するフレームについて説明したが、外符号及び内符号の符号化率を調整することにより、ＩＴＵ−Ｔ  Ｇ．７０９勧告，ｐｐ．９４−９５に示されるＯＴＵｋフレーム２０１に準拠するフレームについても、同様に構成できる。
【００６６】
また、光伝送システムに限定されて適用されることはなく、加入者系有線通信、モバイル無線通信、衛星通信など、様々な種類の伝送システムに適用可能である。
【００６７】
実施の形態２．
図８は図１の誤り訂正符号化装置３１の別の実施の形態を示すブロック図である。図８において、誤り訂正符号化装置３１は、第１の多重分離回路１１、第２のフレーム生成回路１１２、第３のＦＥＣ符号化回路１１４(外符号の符号化手段)、第２のＦＥＣ符号化回路(内符号の符号化手段)１６、及び第１の多重化回路１８を備えている。なお、図２と同一もしくは相当部分は同一符号で示す。
【００６８】
この実施の形態２の誤り訂正符号化装置３１において、最上段側の第１の多重分離回路１１は、第１の情報系列(直列)に基づき、第２の情報系列(並列)を生成する。第２のフレーム生成回路１１２は、第２の情報系列に基づき、第３の情報＋ＯＨ(オーバーヘッド)＋ダミー系列(並列)を生成する。
【００６９】
第３のＦＥＣ符号化回路１１４は、第３の情報＋ＯＨ＋ダミー系列に基づき、第６の符号語系列(並列)を生成する。
【００７０】
第２のＦＥＣ符号化回路１６は、第６の符号語系列に基づき、第７の符号語系列(並列)を生成する。
【００７１】
そして誤り訂正符号化装置３１において、最下段側の第１の多重化回路１８は、第７の符号語系列に基づき、第８の符号語系列(直列)を生成する。
【００７２】
次に、この実施の形態２の誤り訂正符号化装置３１の動作について説明する。なお、実施の形態１との動作の違いは、第２のフレーム生成回路１１２、第３のＦＥＣ符号化回路１１４(外符号の符号化手段)の部分となる。そのため、以下では、主にこの部分の説明をする。説明を省略した箇所は、実施の形態１と同様の動作となる。
【００７３】
図８において、第２のフレーム生成回路１１２は、第１の多重分離回路１１から生成されたｎ並列の第２の情報系列に加えて、同期用制御信号などを含むＯＨを付加する領域と、誤り訂正符号のパリティ系列を付加する領域とを確保し、さらにＯＨ及びダミー系列を付加して、これら冗長領域を付加した分だけ伝送速度を上昇させた情報を生成する。すなわち、連接符号の情報長Ｋｃ及び符号長をＮｃに基づく符号化率がＫｃ／Ｎｃの場合、伝送速度をＮｃ／Ｋｃ倍にする。
【００７４】
ここで生成された第３の情報＋ＯＨ＋ダミー系列は、図１０に示すＯＴＵｋＶフレーム１５１のペイロード１５３と、ＲＳダミー系列(後にＲＳパリティ系列１９１に置き換わる)と、ＬＤＰＣダミー系列(後にＬＤＰＣパリティ系列１９２に置き換わる)とで形成される。図４の(ｂ)に示すＯＴＵｋＶフレーム５１との大きな違いは、ペイロード１５３が複数のサブブロックに分割され、その分割されたサブブロックの間にＲＳダミー系列とＬＤＰＣダミー系列とを割り込ませることである。
【００７５】
なお、このＯＴＵｋＶフレーム１５１は、伝送路上での伝送系列順は、厳密にはＩＴＵ−Ｔ  Ｇ．７０９勧告，ｐｐ．９４−９５に示されるフレームとは異なるものとなる。しかし、送信するペイロード１５３の長さは同一のものとなる。そのため、この実施の形態２では、ＯＴＵフレームと同一長のペイロードを誤り保護することを特徴とすることには変わりはない。
【００７６】
図８に戻り、次に、第３のＦＥＣ符号化回路１１４は、第２のフレーム生成回路１１２から入力された系列に対して、所定の符号長Ｎ１、情報長Ｋ１、ガロア体ＧＦ(２)又はガロア体ＧＦ(２ｍ)上のブロック符号の誤り訂正符号化を行う。この結果、第３のＦＥＣ符号化回路１１４からは、第６の符号語系列がｎ並列で生成される。
【００７７】
ここで生成される第６の符号語系列は、第２のフレーム生成回路１１２から入力された系列をインタリーブせずに、同一順序で出力される。出力の際、ＲＳダミー系列がＲＳパリティ系列１９１に置き換わる。ＬＤＰＣダミー系列の入力時点では、無効データの入出力として扱う制御を行う。そのため、第３のＦＥＣ符号化回路１１４の前後でインタリーブを行う必要がない。なお、第３のＦＥＣ符号化回路１１４のＦＥＣ符号化処理方法自体は、第１のＦＥＣ符号化回路１４と同様のものであるため、詳細は略す。
【００７８】
次に、第２のＦＥＣ符号化回路１６は、第３のＦＥＣ符号化回路１１４から入力された系列に対して、所定の符号長Ｎ２、情報長Ｋ２、ガロア体ＧＦ(２)上の「２元」のＬＤＰＣ符号又はガロア体ＧＦ(２ｍ’)上の「多元」のＬＤＰＣ符号の誤り訂正符号化を行う。この結果、第２のＦＥＣ符号化回路１６からは、第７の符号語系列がｎ並列で出力される。
【００７９】
第２のフレーム生成回路１１２の出力時点で、ＬＤＰＣ符号語フレーム１８１がすでに形成されている。ここで生成される第７の符号語系列は、第３のＦＥＣ符号化回路１１４から入力された系列をインタリーブせずに、同一順序で出力される。出力の際、ＬＤＰＣダミー系列がＬＤＰＣパリティ系列１９２に置き換わる。そのため、第２のＦＥＣ符号化回路１６の前後でインタリーブを行う必要がない。なお、第２のＦＥＣ符号化回路１６のＦＥＣ符号化処理方法自体は、すでに実施の形態１の説明にて記しているため、詳細は略す。
【００８０】
最後に、第１の多重化回路１８は、第７の符号語系列を直列による第８の符号語系列に変換し、直列による第８の符号語系列を生成して変調器３２に入力する。
【００８１】
なお、誤り訂正符号化装置３１内の各回路１１〜１８間で伝達される情報(データ)は、実施の形態１と同様に、各回路１１〜１８間を接続するバスを経由するパイプライン方式で受け渡されるように構成してもよく、又は、隣接する前後の回路から参照可能な作業用記憶領域を設けて受け渡されるように構成してもよい。以下では、理解を容易にするために、隣接する前後の回路から参照可能な作業用記憶領域を有するものとして説明する。
【００８２】
図９は図１の誤り訂正復号装置４３の別の具体的構成例を示すブロック図である。図９において、誤り訂正復号装置４３は、第２の多重分離回路２１、フレーム同期回路２２、第１のＦＥＣ復号回路(内符号の復号手段)２４、第３のＦＥＣ復号回路(外符号の復号手段)１２６、第２のフレーム分離回路１２８、及び第２の多重化回路２９を備えている。なお、図３と同一もしくは相当部分は同一符号で示す。
【００８３】
この実施の形態２の誤り訂正復号装置４３は、実施の形態２の誤り訂正符号化装置３１に対応した回路構成からなり、実施の形態２の誤り訂正符号化装置３１が符号化した誤り訂正符号を復号する機能を有する。
【００８４】
この実施の形態２の誤り訂正復号装置４３において、最上段側の第２の多重分離回路２１は、Ａ／Ｄ変換器４２からの第５の量子化受信系列(直列)に基づき、第６の量子化受信系列(並列)を生成する。フレーム同期回路２２は、第６の量子化受信系列に基づき、第６の量子化受信系列(並列)＋フレーム同期信号を生成する。
【００８５】
第１のＦＥＣ復号回路２４は、第６の量子化受信系列(並列)＋フレーム同期信号に基づき、第３のＦＥＣ復号結果系列(並列)を生成する。
【００８６】
第３のＦＥＣ復号回路１２６は、第３のＦＥＣ復号結果系列に基づき、第３の推定符号語系列(並列)を生成する。
【００８７】
第２のフレーム分離回路１２８は、第３の推定符号語系列に基づき、第１の推定情報系列(並列)を生成する。そして誤り訂正復号装置４３において、最下段側の第２の多重化回路２９は、第１の推定情報系列に基づき、第２の推定情報系列(直列)を生成する。
【００８８】
次に、この実施の形態２の誤り訂正復号装置４３の動作について説明する。なお、実施の形態１との動作の違いは、第３のＦＥＣ復号回路１２６、第２のフレーム分離回路１２８の部分となる。そのため、以下では、主にこの部分の説明をする。説明を省略した箇所は、実施の形態１と同様の動作となる。また、実施の形態１で説明した量子化ビット数ｑおよび並列数ｎの便宜的記載は、この実施の形態２でも同様の扱いとする。
【００８９】
図９において、誤り訂正復号装置４３に直列の順序で入力された第５の量子化受信系列は、まず、第２の多重分離回路２１によって並列の順序に変換され、第６の量子化受信系列が生成される。
【００９０】
このとき、第６の多重分離回路２１は、送信１シンボル当りｑビットの量子化受信系列を、ｎ並列の量子化受信系列に変換する。
【００９１】
続いて、フレーム同期回路２２は、ｎ並列の第６の量子化受信系列に付加されているＯＨ情報(オーバーヘッド情報)を検出してフレームの先頭位置を特定する。
【００９２】
次に、第１のＦＥＣ復号回路２４は、ｎ並列の量子化受信系列にフレーム同期信号を付加して生成されたｎ並列の第６の量子化受信系列に対して、第７の符号語系列の復号処理(第２のＦＥＣ符号化回路１６によって符号化された訂正符号の復号処理)を行う。この結果、第３のＦＥＣ復号結果系列がｎ並列に生成される。
【００９３】
フレーム同期回路２２の出力時点で、ＬＤＰＣ符号語フレーム１８１がすでに形成されている。ここで生成される第３のＦＥＣ復号結果系列は、フレーム同期回路２２から入力された系列をインタリーブせずに、同一順序で出力される。出力の際、ＬＤＰＣ符号の復号結果が第３のＦＥＣ復号結果系列として出力される。そのため、第１のＦＥＣ復号回路２４の前後でインタリーブを行う必要がない。なお、第１のＦＥＣ復号回路２４のＦＥＣ復号処理方法自体は、すでに実施の形態１の説明にて記しているため、詳細は略す。
【００９４】
図９に戻り、次に、第３のＦＥＣ復号回路１２６は、ｎ並列の第３のＦＥＣ復号結果系列に対して、第６の符号語系列の復号処理(第３のＦＥＣ符号化回路１１４によって符号化された訂正符号の復号処理)を行う。この結果、第３の推定符号語系列がｎ並列に生成される。
【００９５】
ここで生成される第３の推定符号語系列は、第１のＦＥＣ復号回路２４から入力された系列をインタリーブせずに、同一順序で出力される。出力の際、ＲＳ符号の復号結果が第３の推定符号語系列として出力される。そのため、第３のＦＥＣ復号回路１２６の前後でインタリーブを行う必要がない。なお、第３のＦＥＣ復号回路１２６のＦＥＣ復号処理方法自体は、第２のＦＥＣ復号回路２６と同様のものであるため、詳細は略す。
【００９６】
第２のフレーム分離回路１２８(送信側の第２のフレーム生成回路１１２に対応)は、第３の推定符号語系列からＯＨ信号(オーバーヘッド信号)に対応するビットを除去するとともに、その後、送信側の第２のフレーム生成回路１１２で実行した速度変換に対応して、図１０に示すＯＴＵｋＶフレーム１５１のペイロード１５３をサブブロックに分割して、そのサブブロックの間に確保されたＲＳパリティ系列１９１及びＬＤＰＣパリティ系列１９２に対応するビットを分離及び除去し、ｎ並列の系列の逆速度変換を行う。すなわち、連接符号の情報長Ｋｃ及び符号長をＮｃに基づく符号化率がＫｃ／Ｎｃの場合、伝送速度をＫｃ／Ｎｃ倍にする。この結果、第１の推定情報系列がｎ並列に生成される。
【００９７】
最後に、第２の多重化回路２９は、ｎ並列の第１の推定情報系列を、直列の第２の推定情報系列に変換して生成する。
【００９８】
なお、誤り訂正復号装置４３を構成する各回路２１〜２９間で伝達される情報(データ)の受け渡しは、誤り訂正符号化装置３１と同様に、各回路間を接続するバスを経由するパイプライン方式で受け渡されるように構成してもよく、又は、隣接する前後の回路から参照可能な作業用記憶領域を設けて受け渡される構成をとしてもよい。以下では、理解を容易にするために、隣接する前後の回路から参照可能な作業用記憶領域を有するものとして説明する。
【００９９】
以上のような構成により、外符号としてＲＳ符号又はその他のブロック符号、内符号としてＬＤＰＣ符号を用いた連接符号化方式において、ペイロードが複数のサブブロックに分割され、その分割されたサブブロックの間に外符号のパリティ系列と内符号のパリティ系列とを割り込ませることにより、外符号及び内符号の処理の前後にインタリーブによる並び替えを行うことなく、ＯＴＵフレームと同一長のペイロードを誤り保護することができる。
【０１００】
なお、上述の実施の形態は、上記具体例に示したパラメータに制約されることはなく、誤り訂正符号化の方法、フレームフォーマットの長さ、入出力並列数、伝送速度などを、うまく当てはめられる組み合わせであれば、適宜組み合わせることが可能であり実現され得ることは言うまでもない。
【０１０１】
例えば、図１０のＬＤＰＣ符号語フレーム１８１は、ＦＥＣフレーム１５２の行数ｎ＝１２８を列ごとに７２列づつ区切っているが、このＬＤＰＣ符号語フレームの区切り方を行ごとに設定してもよく、例えば行数ｎ２＝１６，３２，６４、列数をＦＥＣフレーム５１の列数にして、ＬＤＰＣ符号語フレーム数ｆ２＝８，４，２と定めて区切り、ＬＤＰＣパリティ系列を一番右側に寄せるような形式にしても良い。
【０１０２】
また、上述の実施の形態では、ＩＴＵ−Ｔ  Ｇ．７０９勧告，ｐｐ．１０１−１０３に示されるＯＴＵｋＶフレーム５１に準拠するフレームについて説明したが、外符号及び内符号の符号化率を調整することにより、ＩＴＵ−Ｔ  Ｇ．７０９勧告，ｐｐ．９４−９５に示されるＯＴＵｋフレーム２０１に準拠するフレームについても、同様に構成できる。
【０１０３】
また、光伝送システムに限定されて適用されることはなく、加入者系有線通信、モバイル無線通信、衛星通信など、様々な種類の伝送システムに適用可能である。
【符号の説明】
【０１０４】
１１  第１の多重分離回路、１２  第１のフレーム生成回路、１３  第１のインタリーブ回路、１４  第１のＦＥＣ符号化回路、１５  第２のインタリーブ回路、１６  第２のＦＥＣ符号化回路、１７  第３のインタリーブ回路、１８  第１の多重化回路、２１  第２の多重分離回路、２２  フレーム同期回路、２３  第４のインタリーブ回路、２４  第１のＦＥＣ復号回路、２５  第５のインタリーブ回路、２６  第２のＦＥＣ復号回路、２７  第６のインタリーブ回路、２８  第１のフレーム分離回路、２９  第２の多重化回路、３０  デジタル伝送システム、３１  誤り訂正符号化装置、３２  変調器、３３  通信路、４１  復調器、４２  変換器、４３  誤り訂正復号装置、１１２  第２のフレーム生成回路、１１４  第３のＦＥＣ符号化回路、１２６  第３のＦＥＣ復号回路、１２８  第２のフレーム分離回路。
【図１】
2010200247.tif 000003
【図２】
2010200247.tif 000004
【図３】
2010200247.tif 000005
【図４】
2010200247.tif 000006
【図５】
2010200247.tif 000007
【図６】
2010200247.tif 000008
【図７】
2010200247.tif 000009
【図８】
2010200247.tif 000010
【図９】
2010200247.tif 000011
【図１０】
2010200247.tif 000012