(57)【要約】【課題】  半導体素子と回路基板との隙間を広いまま維持できる、半導体素子と回路基板とのバンプを介して接合された半導体装置およびその接合方法を提供する。【解決手段】  半導体装置（１０１）において、半導体素子（１０１）は電極部（１０２）とバンプ（１０５）を有し、回路基板（１０３）は電極部（１０４）とバンプ（１０６）とを有し、バンプ（１０５、１０６）の融点よりも低い融点を有する導電性フィラー（１０８）はバンプ（１０５、１０６）同士を電気的に接合する。【選択図】図１
2010263014.tif 000002
【特許請求の範囲】
【請求項１】
第１の電極部と当該第１の電極部上に設けられた第１のバンプとを有する半導体素子と、
第２の電極部と当該第２の電極部上に設けられた第２のバンプとを有する回路基板と、
前記第１のバンプと前記第２のバンプの融点よりも低い融点を有して、当該第１のバンプと当該第２のバンプとを電気的に接合する接合部とを備える半導体装置。
【請求項２】
前記接合部の周囲或いは一部を覆う熱硬化性絶縁樹脂部をさらに備える、請求項１に記載の半導体装置。
【請求項３】
前記第１のバンプと前記第２のバンプは共に凸状に形成されて互いに先端部近傍で当接し、
前記接合部は当該当接部の周囲或いは一部を覆うように形成されていることを特徴とする、請求項１に記載の半導体装置。
【請求項４】
前記第１のバンプと前記第２のバンプの一方は凸状に形成され他方は平板状に形成されて、先端部近傍が平板面に当接し、
前記接合部は当該当接部の周囲或いは一部を覆うように形成されていることを特徴とする、請求項１に記載の半導体装置。
【請求項５】
前記第１のバンプと前記第２のバンプは共に平板状に形成されて、互いに平板面で前記接合部を介して当接していることを特徴とする、請求項１に記載の半導体装置。
【請求項６】
第１のバンプを有する半導体素子と第２のバンプとを、当該第１のバンプと当該第２のバンプの融点より低い融点を有する導電性材で電気的に接合させて半導体装置を製造する方法であって、
前記第１のバンプおよび前記第２のバンプの少なくとも一方に、前記導電性材と熱硬化性絶縁樹脂とが皇后されたペーストを塗布するステップと、
前記第１のバンプおよび前記第２のバンプを前記ペーストを介して互いに当接させるステップと、
前記１のバンプおよび前記第２のバンプを前記ペーストを介して互いに当接下状態で、当該導電性材の融点および前記熱硬化性絶縁樹脂の硬化温度以上かつ当該１のバンプおよび当該第２のバンプの融点より低い温度で加熱するステップとを備える方法。
【請求項７】
前記導電性材の溶融後かつ前記熱硬化性樹脂の硬化後に加熱を停止して、当該導電性材を前記第１のバンプと前記第２のバンプとの当接部の周囲或いは一部を覆うように固化させ、前記熱硬化性絶縁樹脂を当該固化した導電性材の周囲或いは一部を覆うように硬化させるステップをさらに備える請求項６に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子と回路基板とがバンプを介して接合された半導体装置およびその接合方法に関する。
【背景技術】
【０００２】
今日、電子回路基板は、あらゆる製品に使用され、日増しにその性能が向上し、回路基板上で用いられる周波数も高くなっており、インピーダンスが低くなるフリップチップ実装は高周波を使用する電子機器に適した実装方法となっている。また、携帯機器の増加から、回路基板に半導体素子をパッケージではなく裸のまま搭載するフリップチップ実装が求められている。また、上記フリップチップ以外にもＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）およびＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）等のパッケージが用いられるようになってきている。また、半導体素子は高密度化に伴い、小チップ化且つ多ピン化の対応が求められている。
【０００３】
従来、半導体素子を回路基板に実装する方法として、フリップチップなど半導体素子に突設されたバンプを基板の電極に接合する方法が知られている。バンプとしては、はんだが多用されている。半導体素子の実装時に、加熱されてはんだ（バンプ）が溶融して、基板の電極にはんだ付けされる。その際に、はんだ付けを阻害する、はんだ表面の酸化膜は物理的に、或いはフラックスを用いて化学的に除去される。また、半導体素子と回路基板との隙間はアンダーフィル樹脂で封止される。アンダーフィルは、はんだ接合部を包み込んで補強すると共に異物の侵入を防ぐ。アンダーフィル樹脂には、エポキシ樹脂などの熱硬化性樹脂が用いられる。
【０００４】
図４を参照して、バンプを用いた半導体素子の回路基板への従来の実装方法について、３つの行程に分けて簡単に説明する。
【０００５】
まず、図４（Ａ）に示すように、電極部４０２にバンプ４０５ｉが形成された半導体素子４０１と、電極部４０４にバンプ４０５ｃが形成された回路基板４０３とが、バンプ４０５ｉおよび４０５ｃが対向するように配される。なお、バンプ４０５ｉおよびバンプ４０５ｃのどちらか一方あるいは両方にはフラックス４１０が塗布される。半導体素子４０１および回路基板４０３は、バンプ４０５ｉおよびバンプ４０５ｃが当接するように互いに近づけられる。この状態で、バンプ４０５ｉおよびバンプ４０５ｃのはんだの融点以上まで加熱される。
【０００６】
結果、図４（Ｂ）に示すように、互いに当接するバンプ４０５ｉとバンプ４０５ｃとは、１つのバンプ４０５に成り電気的に接合する。そして、回路基板４０３の電極部４０４の周囲に残留するフラックス４１０が洗浄除去された後に、絶縁性樹脂から成るアンダーフィル４０９が半導体素子４０１と回路基板４０３との隙間に注入される。そして、アンダーフィル４０９の硬化温度まで加熱されて、図４（Ｃ）に示す半導体装置が出来上がる。
【０００７】
はんだによる接合部を補強するために様々な対策が採られている。例えば、特許文献１の例では、接合部のはんだと基板とが絶縁性樹脂で接合されている。特許文献２では、はんだによる接合部全体が絶縁性樹脂で覆われている。はんだ表面の酸化膜が除去できるように、絶縁性樹脂にフラックス成分等を付加させたりする方法が提案されている。
【０００８】
また、特許文献３では、バンプを溶融させて電極間を接合させるためにフラックスを加
熱により硬化させ補強の効果を付加させる方法が提案されている。特許文献４では、上記方法を組み合わせた方法も提案されている。
【０００９】
いずれの方法においても、バンプ（はんだ）自体を溶融させて電極間を電気的に接合するため、接合後のバンプの高さが低くなると共に低くなった分だけバンプが膨らむ。結果、接合後（図４（Ｂ））の半導体素子と回路基板間との間隔と共にバンプ間の間隔が小さくなり、半導体素子と回路基板間との間に形成される空間（隙間）が狭くなる。さらに、バンプを覆う絶縁性樹脂によって、この空間（隙間）はさらに狭められて、アンダーフィルを十分に注入できない。
【００１０】
特に、近年の半導体の微細配線化に伴い、半導体素子の電極部の狭ピッチ、電極のエリア配置が一層進み、バンプの大きさも小さくなり、半導体素子と回路基板間の隙間がなお一層狭くなって、アンダーフィル注入をさらに困難なものにしている。そのために、半導体素子と回路基板間の隙間の狭隘化の防止が重要な課題となっている。
【００１１】
この課題に対して、特許文献５における提案は、半導体素子側および回路基板側の両方のバンプが溶融する場合に対しては有効ではない。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００３−１００８１１号公報
【特許文献２】特開２００８−０３４７７５号公報
【特許文献３】特開２００３−１５８１５３号公報
【特許文献４】特許第３４１７２８１号公報
【特許文献５】特開２００７−１２９５３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、従来技術において、半導体素子と回路基板を接合する際のバンプ（はんだ）の融解により、半導体素子と回路基板との隙間が狭くなり、アンダーフィルの注入が阻害されるという課題がある。本発明は、フリップチップ実装後のアンダーフィルの注入を阻害しにくい、半導体素子と回路基板とのバンプを介して接合された半導体装置およびその接合方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記の課題を解決する為に、本発明の半導体装置は、
第１の電極部と当該第１の電極部上に設けられた第１のバンプとを有する半導体素子と、
第２の電極部と当該第２の電極部上に設けられた第２のバンプとを有する回路基板と、
前記第１のバンプと前記第２のバンプの融点よりも低い融点を有して、当該第１のバンプと当該第２のバンプとを電気的に接合する接合部とを備える。
【発明の効果】
【００１５】
本発明は、バンプを溶かさずに電気的に接合するので、半導体素子と回路基板との隙間を広いまま維持できる。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１の実施例に係る半導体素子の回路基板への実装方法の説明図である。
【図２】本発明の第２の実施例に係る半導体素子の回路基板への実装方法の説明図である。
【図３】本発明の第３の実施例に係る半導体素子の回路基板への実装方法の説明図である。
【図４】従来例の技術に係る半導体素子の回路基板への実装方法の説明図である。
【発明を実施するための形態】
【００１７】
以下に、本発明にかかる実施の形態を図面に基づいて詳細に説明する。
【００１８】
（第１の実施形態）
図１を参照して、本発明の第１の実施形態に係る半導体素子の回路基板への実装方法について、３つの行程に分けて説明する。
【００１９】
まず、図１（Ａ）に示すように、電極部１０２に凸状のバンプ１０５が形成された半導体素子１０１と、電極部１０４に凸状のバンプ１０６が形成された回路基板１０３とが、バンプ１０５およびバンプ１０６が対向するように配される。バンプ１０５およびバンプ１０６のどちらか一方あるいは両方の先端に、熱硬化性樹脂１０７に導電性フィラー１０８が混合された導電性ペースト１１０が、例えば転写方式等の手段で塗布されている。
【００２０】
半導体素子１０１および回路基板１０３は、バンプ１０５およびバンプ１０６が当接するように互いに近づけられる。具体的には、電子部品搭載装置において、部品保持部材の先端の接合ツールにより、上記前工程でバンプ１０５が電極部１０２上に形成された半導体素子１０１を吸着保持しつつ、該半導体素子１０１を、上記前工程で準備された回路基板１０３に対して、半導体素子１０１の電極部１０２が対応する回路基板１０３の電極部１０４上に位置するように位置合わせした後に、半導体素子１０１を回路基板１０３に実装する。この位置合わせは、公知の位置認識動作を使用する。そして、バンプ１０５およびバンプ１０６を構成する材料の融点より低温でかつ導電性ペースト１１０の導電性フィラー１０８の融点および熱硬化性樹脂１０７の硬化温度より高温で所定時間加熱される。
【００２１】
熱硬化性樹脂１０７が硬化する前に、熱硬化性樹脂１０７は融解してバンプ１０５とバンプ１０６の当接部の周囲に集まる。そして、熱硬化性樹脂１０７は融解した導電性フィラー１０８の周囲にバンプ１０５とバンプ１０６の当接部の周囲で硬化する。この状態で加熱を停止することによって、導電性フィラー１０８をバンプ１０５とバンプ１０６との当接部の周囲或いは一部を覆うよう状態で固化させて電気的接合させ、熱硬化性樹脂１０７を固化した導電性フィラー１０８の周囲或いは一部を覆わせる。
【００２２】
所定時間の加熱後に、図１（Ｂ）に示すように、バンプ１０５とバンプ１０６は、互いに当接する先端部の周囲で導電性フィラー１０８によって蝋付されて、電気的に接合される。この場合、バンプ１０５およびバンプ１０６は溶融されずに互いの先端部で接触しおり、その先端部の周囲の空間で溶融した導電性フィラー１０８が固化する。個化した導電性フィラー１０８によってバンプ１０５とバンプ１０６とが蝋付けされて、電気的に接合される。そして、固化した導電性フィラー１０８の周囲で硬化した熱硬化性樹脂１０７によって部分的或いは全体的に覆われて、バンプ１０５とバンプ１０６の接合部が保護される。
【００２３】
結果、半導体素子１０１と回路基板１０３との間の距離は、実装（加熱）の前後で実質的に変化がなく、さらに隣り合うバンプ１０５あるいはバンプ１０６の距離も実装（加熱）の前後で実質的に変化がなく。半導体素子１０１と回路基板１０３との間の隙間も確保できる。このようにして、半導体素子４０１と回路基板４０３との間に確保された隙間に、絶縁性樹脂から成るアンダーフィル１０９が注入される。そして、アンダーフィル１０９の硬化温度まで加熱されて、図１（Ｃ）に示す半導体装置が出来上がる。
【００２４】
なお、導電性ペースト１１０中の導電性フィラー１０８の量は、好ましくは導電性フィラー１０８が固化した場合に、バンプ１０５とバンプ１０６が互いに当接する先端部の周囲の空間内におさまり、バンプ１０５およびバンプ１０６の径方向にはみ出さないように決められる。さらに、導電性ペースト１１０中の熱硬化性樹脂１０７の量も、好ましくは熱硬化性樹脂１０７が固化した場合に、固化した導電性フィラー１０８の周囲の空間内におさまり、バンプ１０５およびバンプ１０６の径方向にはみ出さないように決められる。
【００２５】
このように、バンプ１０５とバンプ１０６とを溶融接合させないので、従来技術におけるようなフラックスを用いないので、その洗浄除去も不要である。そのために、実装された半導体素子１０１と回路基板１０３とを、従来に較べてより大きな空間に注入された熱硬化性樹脂１０７によって確実に保持できる。
【００２６】
なお、電極部１０２としては、Ａｌパッドの電極、なお材質はＡｕやＣｕ、下地としてＮｉ等のメッキをした上に金属をメッキした電極でもよい。バンプ１０５は、電極部１０２に、はんだボールマウンタ装置等を用いて形成される。バンプ１０５のはんだ組成には、例えばスズ系合金単一またはそれら合金の混合物、具体的にはＳｎ−Ｂｉ系、Ｓｎ−Ｉｎ系、Ｓｎ−Ｂｉ−Ｉｎ系、Ｓｎ−Ａｇ系、Ｓｎ−Ｃｕ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ａｇ−Ｂｉ系、Ｓｎ−Ｃｕ−Ｂｉ系、Ｓｎ−Ａｇ−Ｃｕ−Ｂｉ系、Ｓｎ−Ａｇ−Ｉｎ系、Ｓｎ−Ｃｕ−Ｉｎ系、Ｓｎ−Ａｇ−Ｃｕ−Ｉｎ系、およびＳｎ−Ａｇ−Ｃｕ−Ｂｉ−Ｉｎ系からなる群から選ばれる合金組成を用いることができる。特にＳｎ−Ａｇ系やＳｎ−Ａｇ−Ｃｕ系の群から選ばれる合金組成を用いることが好ましい。
【００２７】
回路基板１０３の電極部１０４上に、バンプ１０６を形成する。バンプ１０６の形成方法や材質は、バンプ１０５と同じであってもよいし、異なっていてもよい。例えば、蒸着法やソルダーペーストによる形成方法でもよい。回路基板１０３には、セラミック多層基板、ＦＰＣ、ガラス布積層エポキシ基板（ガラエポ基板）やガラス布積層ポリイミド樹脂基板、アラミド不織布エポキシ基板（例えば、パナソニック株式会社製の登録商標アリブ「ＡＬＩＶＨ」として販売されている樹脂多層基板）などが用いられる。また、半導体素子と同じ材質、例えばＳｉなどをベースとしたものでもよい。
【００２８】
回路基板１０３上の電極部１０４は、例としてＣｕの上にＮｉをメッキし表面をＡｕのフラッシュメッキしたものを使用するが、上記半導体素子１０１の電極部１０２と材質が同じであってもよいし、異なっていてもよい。熱硬化性樹脂１０７は絶縁性樹脂と硬化剤と、酸化膜除去効果を有する活性剤とを主成分とし、選択により、粘度調整／チクソ性付与添加剤を適宜加えることができる。
【００２９】
絶縁性樹脂１０９は、エポキシ樹脂、ウレタン樹脂、アクリル樹脂、ポリイミド樹脂、ポリアミド樹脂、ビスマレイミド、フェノール樹脂、ポリエステル樹脂、シリコン樹脂、オキセタン樹脂など、様々な樹脂を含むことができる。これらは単独で用いてもよく、２種類以上を組み合わせて用いてもよい。これらのうちでは、特にエポキシ樹脂が好適である。
【００３０】
エポキシ樹脂には、ビスフェノール型エポキシ樹脂、多官能エポキシ樹脂、可撓性エポキシ樹脂、臭素化エポキシ樹脂、グリシジルエステル型エポキシ樹脂、および高分子型エポキシ樹脂の群から選ばれるエポキシ樹脂も用いることができる。例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、ビフェニル型エポキシ樹脂、ナフタレン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、およびクレゾールノボラック型エポキシ樹脂などが好適に用いられる。これらを変性させたエポキシ樹脂も用いられる。これらは単独で用いてもよく、２種以上を組
み合わせて用いてもよい。
【００３１】
上記のような熱硬化性樹脂と組み合わせて用いる硬化剤としては、チオール系化合物、変性アミン系化合物、多官能フェノール系化合物、イミダゾール系化合物、および酸無水物系化合物の群から選ばれる化合物を用いることができる。これらは単独で用いてもよく、２種以上を組み合わせて用いてもよい。硬化剤は、導電性ペーストの使用環境や用途に応じて、好適なものが選択される。
【００３２】
酸化膜除去効果を有する活性剤としては、導電性ペーストを加熱硬化する温度域で、被着体である電極あるいは合金粒子表面の酸化膜を除去し、溶融接合させることができる還元力を有するものを用いる。ＪＩＳ  Ｚ３２８３に記載されているようなロジンまたは変性ロジンを主剤とし、所望により活性化成分としてアミンのハロゲン塩、有機酸若しくはアミン有機酸塩を含むものなどを用いることができる。
【００３３】
例えば飽和脂肪族モノカルボン酸であるラウリン酸、ミリスチン酸、パルミチン酸、ステアリン酸、不飽和脂肪族モノカルボン酸であるクロトン酸、飽和脂肪族ジカルボン酸であるシュウ酸、マロン酸、コハク酸、グルタル酸、アジピン酸、ピメリン酸、スベリン酸、アゼライン酸、セバシン酸、不飽和脂肪族ジカルボン酸であるマレイン酸、フマル酸、芳香族系カルボン酸であるフタルアルデヒド酸、フェニル酪酸、フェノキシ酢酸、フェニルプロピオン酸、エーテル系ジカルボン酸であるジグリコール酸、チオジグリコール酸、ジチオジグリコール酸、アミン塩酸塩であるエチルアミン塩酸塩、ジエチルアミン塩酸塩、ジメチルアミン塩酸塩、シクロヘキシルアミン塩酸塩、トリエタノールアミン塩酸塩、グルタミン酸塩酸塩、アミン臭化水素酸塩であるジエチルアミン臭化水素酸塩、シクロヘキシルアミン臭化水素酸塩、他にアビエチン酸、アスコルビン酸などが挙げられる。
【００３４】
粘度調整／チクソ性付与添加剤としては、無機系あるいは有機系のものが使用できる。例えば、無機系であれば、シリカやアルミナなどが用いられ、有機系であれば固形のエポキシ樹脂や低分子量のアマイド、ポリエステル系、ヒマシ油の有機誘導体などが用いられる。これらは単独で用いてもよく、２種以上を組み合わせて用いてもよい。
【００３５】
導電性（はんだ）フィラー１０８には、例えばスズ系合金単一またはそれら合金の混合物のはんだ材料を用いることができる。具体的には、Ｓｎ−Ｂｉ系、Ｓｎ−Ｉｎ系、Ｓｎ−Ｂｉ−Ｉｎ系、Ｓｎ−Ａｇ系、Ｓｎ−Ｃｕ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ａｇ−Ｂｉ系、Ｓｎ−Ｃｕ−Ｂｉ系、Ｓｎ−Ａｇ−Ｃｕ−Ｂｉ系、Ｓｎ−Ａｇ−Ｉｎ系、Ｓｎ−Ｃｕ−Ｉｎ系、Ｓｎ−Ａｇ−Ｃｕ−Ｉｎ系、およびＳｎ−Ａｇ−Ｃｕ−Ｂｉ−Ｉｎ系からなる群から選ばれる合金組成を用いることができる。特にＳｎ４２Ｂｉ５８、Ｓｎ４８Ｉｎ５２、Ｓｎ１６Ｂｉ５６Ｉｎ２８、ＳｎＡｇ３ＣｕＯ．５、およびＳｎＡｇ３．５Ｂｉ０．５Ｉｎ８の群から選ばれる合金組成を用いることが好ましい。
【００３６】
しかし、バンプ１０５或いは、バンプ１０６の材料として選択された、はんだの融点以下の融点をもつ合金組成が選択されなければいけない。好ましくは、バンプ１０５或いは、バンプ１０６の材料として選択された、はんだの融点より約１０℃以上低い融点を持つものがよい。また、導電性フィラー１０８の融点は、熱硬化性樹脂１０７が硬化開始する温度以上の融点を持つものから選択される。好ましくは、熱硬化性樹脂１０７が硬化開始する温度より約１０〜２０℃高い融点を持つ合金組成がよい。
【００３７】
合金粒子は、微細な粒子状の形態、好ましくは球状粒子の形態で供給される。所定の組成の合金を調製した後に、アトマイズや転動造粒等の操作によって粒状化することにより、球状粒子の形態のものが得られる。球状粒子は、一般に、約１〜５０μｍの粒子径のものでよく、約１０〜４０μｍの粒子径を有するものがさらに好ましい。
【００３８】
熱硬化性樹脂１０７と導電性フィラー１０８の混合割合は、例えば熱硬化性樹脂１０７を約１００重量部とするなら、導電性フィラー１０８は、約１〜５０重量部としてよい。しかし、本発明はこれに限定されず、適宜選択され得る。
【００３９】
絶縁性樹脂１０９としては、一般的にアンダーフィルや封止剤として市販されているものでよく、熱硬化性樹脂１０７と同じものでもよい。好ましくは、酸化膜除去効果を有する活性剤は添加されていない方がよい。
【００４０】
（第２の実施形態）
図２を参照して、本発明の第２の実施形態にかかる半導体素子を回路基板に実装する方法について説明する。図２（Ａ）に示すように、本実施形態においては、回路基板１０３が回路基板２０３に置き換えられている点を除いて、第１の実施の形態におけるのと同様に構成されている。なお、回路基板２０３は、回路基板１０３において、バンプ１０６がハンダメッキバンプ２０６に置き換えられている。
【００４１】
ハンダメッキバンプ２０６は、その形成方法と形状がバンプ１０６と異なる。つまり、ハンダメッキバンプ２０６は、電解或いは無電解法を用いて、概ね平板状に形成される。ハンダメッキバンプ２０６の組成は、バンプ１０５と同じであってもよいし、異なっていてもよい。
【００４２】
本実施の形態においても、図２（Ｂ）に示すように、凸状のバンプ１０５の先端と、平板状のハンダメッキバンプ２０６の直面との当接部の周囲に導電性フィラー１０８が固化して、その周囲に熱硬化性樹脂１０７が硬化して、バンプ１０５とハンダメッキバンプ２０６が電気的かつ物理的に接合される。なお、固化した導電性フィラー１０８と硬化した熱硬化性樹脂１０７は、概ねハンダメッキバンプ２０６およびバンプ１０５の輪郭程度に収まる。よって、半導体素子１０１と回路基板２０３との間には、図２（Ｃ）に示すように、アンダーフィルである絶縁性樹脂１０９を注入する十分な空間（隙間）が確保できる。
【００４３】
（第３の実施形態）
図３を参照して、本発明の第３の実施形態にかかる半導体素子の回路基板への実装方法について説明する。図３（Ａ）に示すように、本実施形態においては、回路基板１０１が回路基板３０１に置き換えられている点を除いて、第２の実施の形態におけるのと同様である。なお、回路基板３０１は、回路基板２０１において、バンプ１０５がハンダメッキバンプ３０５に置き換えられている。
【００４４】
互いに接合されるハンダメッキバンプ３０５およびハンダメッキバンプ２０６が共に平板状であるので、図３（Ｂ）に示すように、導電性フィラー１０８はハンダメッキバンプ３０５およびハンダメッキバンプ２０６の主面の間に平板状に固化する。つまり、ハンダメッキバンプ３０５およびハンダメッキバンプ２０６はそれぞれの主面で固化した導電性フィラー１０８によって全面的に接合される。この固化した導電性フィラー１０８による接合部は、硬化した導電性フィラー１０８によって覆われる。
【００４５】
この場合、導電性フィラー１０８は、概ね固化したハンダメッキバンプ３０５およびハンダメッキバンプ２０６の輪郭内におさまり、硬化した導電性フィラー１０８は、ハンダメッキバンプ３０５およびハンダメッキバンプ２０６の外形より若干はみ出す。よって、半導体素子１０１と回路基板２０３との間には、図２（Ｃ）に示すように、アンダーフィルである絶縁性樹脂１０９を注入する十分な空間（隙間）が確保できる。なお、ハンダメッキバンプ３０５とハンダメッキバンプ２０６が、導電性フィラー１０８によって全面的に接合されるので、より確実な電気的接合が得られる。
【００４６】
以下に、実際の半導体素子の回路基板の接合に本発明を適用した実施例について述べる。
【００４７】
［実施例］
半導体素子として、厚み１００μｍ、８ｍｍ□Ｓｉの面内全域にＡｌパッドの電極（サイズは８５×８５μｍ）が計１６０個あるものを使用した。その半導体素子の電極は、各１８０μｍ以上の間隔で配列されている。
【００４８】
回路基板は、ＡＬＩＶＨ基板で厚み３４０μｍ、上記半導体素子の電極に対応する箇所に、１００μｍ□サイズで、Ｃｕの下地にＮｉとフラッシュＡｕメッキを設けた電極を使用した。なお、基板の電極の中心と半導体素子の電極の中心が一致するように設計されている。
【００４９】
熱硬化性樹脂と導電性（はんだ）フィラーを混合した導電性ペーストは、ビスフェノールＡ型エポキシ樹脂に潜在性のイミダゾール系硬化剤を混合し一液にした熱硬化性樹脂に、球形状で平均粒子径２１μｍのＳｎＡｇＢｉＩｎ合金粒子（融点約１９５℃）からなる導電性フィラーと、酸化膜除去効果を有するアビエチン酸を主とする活性剤を混合して用いた。
【００５０】
比較例１〜３および実施例１〜３で作成した後に、半導体素子と回路基板との隙間に絶縁性樹脂（アンダーフィル）を注入し、加熱硬化後に半導体素子と回路基板との間隔を測定した結果を表１に示す。アンダーフィルの充填は、硬化させた後にＳＡＴ（超音波顕微鏡）にてボイド（気泡）を観察し、ボイドが１０箇所以上確認された時は×、５箇所以下の時は○、それ以外では△と評価した。
【００５１】
比較例１：
半導体素子の電極上に、はんだボールマウンタ装置を用いて、ＳｎＡｇＣｕ組成（融点２１８℃）で直径８５μｍのはんだボールバンプを作成した。一方、回路基板の電極上に、ソルダーペースト印刷法にてＳｎＡｇＣｕ組成（融点２１８℃）で高さ８０μｍのバンプを作成した。半導体素子の電極上のバンプにフラックスを転写した後、実装機にて回路基板の電極上のバンプと位置合わせを行い実装し、２３０℃まで加熱した。
【００５２】
実施例１：
比較例１と同様に、バンプを作成し、半導体素子の電極上のバンプに導電性ペーストを転写した後に、実装機にて回路基板の電極上のバンプと位置合わせを行い実装し、２００℃まで加熱した。
【００５３】
比較例２：
半導体素子の電極上に、はんだボールマウンタ装置を用いて、ＳｎＡｇ組成（融点２２０℃）で直径８５μｍのはんだボールバンプを作成した。一方、回路基板の電極上に、電解メッキ法にてＳｎＡｇ組成（融点２２０℃）で高さ５０μｍのハンダメッキバンプを作成した。半導体素子の電極上のバンプにフラックスを転写した後、実装機にて回路基板の電極上のバンプと位置合わせを行い実装し、２３０℃まで加熱した。
【００５４】
実施例２：
比較例２と同様に、バンプを作成し、半導体素子の電極上のバンプに導電性ペーストを転写した後、実装機にて回路基板の電極上のバンプと位置合わせを行い実装し、２００℃まで加熱した。
【００５５】
比較例３：
半導体素子の電極上に、電解メッキ法で、ＳｎＡｇ組成（融点２２０℃）で高さ５０μｍのハンダメッキバンプを作成した。一方、回路基板の電極上に、電解メッキ法にてＳｎＡｇ組成（融点２２０℃）で高さ５０μｍのハンダメッキバンプを作成した。半導体素子の電極上のバンプにフラックスを転写した後、実装機にて回路基板の電極上のバンプと位置合わせを行い実装し、２３０℃まで加熱した。
【００５６】
実施例３：
比較例３と同様に、ハンダメッキバンプを作成し、半導体素子の電極上のハンダメッキバンプに導電性ペーストを転写した後、実装機にて回路基板の電極上のバンプと位置合わせを行い実装し、２００℃まで加熱した。
【００５７】
【表１】
2010263014.tif 000003
【００５８】
表１より、従来構造の比較例に対して、いずれの実施例においても半導体素子と回路基板の間隔は大きくなり、アンダーフィルの充填も良化の効果が見てとれる。
【産業上の利用可能性】
【００５９】
本発明は、半導体素子と回路基板とがバンプを介して接合される半導体装置に広く適用できる。
【符号の説明】
【００６０】
１０１、３０１、４０１  半導体素子
１０２  電極部
１０３、２０３、４０３  回路基板
１０４  電極部
１０５、１０６、４０５、４０５ｉ、４０５ｃ  バンプ
２０６、３０５  ハンダメッキバンプ
１０７  熱硬化性樹脂
１０８  導電性フィラー
１０９  絶縁性樹脂
４１０  フラックス
【図１】
2010263014.tif 000004
【図２】
2010263014.tif 000005
【図３】
2010263014.tif 000006
【図４】
2010263014.tif 000007