(57)【要約】      （修正有）【課題】半導体素子と回路基板とを安定して接続する。【解決手段】有機系の回路基板５の上面に設けられた第１の導体パッド４上と、第１の半導体素子１に設けられ第１の導体パッドに対し電気的に接続される突起バンプ２と、回路基板の下面側に実装された第２の半導体素子１０と、この第２の半導体素子の回路基板面側に設けられたはんだバンプ９と、回路基板の下面においてはんだバンプに対応する位置に設けられた第２の導体パッド６とを備え、半導体素子１０にははんだバンプ９が複数個並んだバンプ列を複数列有し、これらのはんだバンプ同士の間隔は突起バンプ２の間隔よりも大きな間隔で配列されるとともに、第１の導体パッド４は、第２の導体パッド６が形成された領域に対応した領域内に配置するものである。これにより回路基板の変形を抑制し、突起バンプ２の高さが均一になり、優れた接続信頼性を維持するバンプ接続を保つことができる。【選択図】図１
2010245152.tif 000002
【特許請求の範囲】
【請求項１】
有機系の回路基板と、この回路基板の上面に設けられた複数個の第１の導体パッドと、これらの第１の導体パッド上にフリップチップ実装された第１の半導体素子と、この第１の半導体素子に設けられ前記第１の導体パッドに対し電気的に接続される突起バンプと、少なくとも前記回路基板と前記第１の半導体素子との間に設けられて、前記突起バンプと前記第１の導体パッドとの電気的接続を維持する固定部材と、前記回路基板の下面にフリップチップ実装された第２の半導体素子と、この第２の半導体素子の前記回路基板面側の面に設けられたはんだバンプと、前記回路基板の下面において前記はんだバンプに対応する位置に設けられた第２の導体パッドとを備え、前記半導体素子には前記はんだバンプが複数個並んだバンプ列を複数列有し、これらのはんだバンプ同士の間隔は前記突起バンプの間隔よりも大きな間隔で配列されるとともに、前記第１の導体パッドは、前記第２の導体パッドが形成された領域に対応した領域内に配置されたことを特徴とする半導体装置。
【請求項２】
前記突起バンプは前記第１の導体パッドへ圧接により電気的に接続された請求項１に記載の半導体装置。
【請求項３】
前記第１の導体パッドは、バンプ列に対応する位置に形成された請求項２に記載の半導体装置。
【請求項４】
前記第１の導体パッドは、２列のバンプ列の間に挟まれる位置に形成された請求項２に記載の半導体装置。
【請求項５】
バンプ列同士の間隔は、第１の導体パッド同士のピッチ間隔に対して２倍以下とした請求項４に記載の半導体装置。
【請求項６】
第２の導体パッド同士の間隔は、第１の導体パッド同士のピッチ間隔に対して２倍以下とした請求項２に記載の半導体装置。
【請求項７】
前記第２の半導体素子には、前記はんだバンプ同士が前記突起バンプ同士の間隔の３倍を超える間隔で配置されたバンプ欠落部を有し、前記回路基板の下面には、前記バンプ欠落部に対応した位置に設けられたダミーパッドを設け、前記ダミーパッドは前記ダミーパッドと前記第２の導体パッドとの間隔が前記第１の突起バンプ同士のピッチ間隔の２倍以下の間隔となる位置に配置された請求項２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板の両面に半導体素子が搭載された半導体装置に関するものである。
【背景技術】
【０００２】
以下、従来の半導体装置について図面を用いて説明する。図６は従来の半導体装置の断面図であり、図６において、従来の半導体装置３１は、有機系の薄型回路基板３２の一方片面に半導体素子３３がフリップチップ実装されている。この半導体素子３３には突起バンプ３４が形成されており、回路基板３２の一方の面には、半導体素子３３の突起バンプ３４に対応する位置に導体パッド３５が設けられている。
【０００３】
ここで、これら突起バンプ３４の間隔は非常に狭い間隔であり、このような狭ピッチバンプの半導体素子３３をはんだ付け等によって直接、回路基板に接続することは、非常に困難である。そこで、このような場合、突起バンプ３４は、異方性導電フィルム３６（以降ＡＣＦ３６と言う）を介して導体パッド３５と電気的に接続される。
【０００４】
次に、従来の半導体装置３１の製造方法について説明する。従来の半導体装置３１は、導体パッド３５上にＡＣＦ３６を搭載し、その上から半導体素子３３を実装する。そして回路基板３２へ半導体素子３３が搭載された状態で、上下から加圧するとともに加熱する。
【０００５】
このときこの加圧によってＡＣＦ３６が圧縮され、突起バンプ３４と導体パッド３５との間の距離が小さくなり、電気的に接続されることとなる。さらに、加熱することによってＡＣＦ３６を硬化させ、半導体素子３３を固定し、突起バンプ３４と導体パッド３５との間の電気的接続が維持されるものである。
【０００６】
ここで、従来の半導体装置３１においては、加圧時における突起バンプ３４への圧力を均一とし、突起バンプ３４と導体パッド３５との電気的接続を安定させるために、回路基板３２の他方の面には導体パッド３５と対応する位置に補強導体３７が設けられている。
【０００７】
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献１が知られている。
【特許文献１】特開２００８−１３５４２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、このような従来の半導体装置３１において、回路基板３２の両面に端子ピッチが違う半導体素子をフリップ実装する場合、導体パッド３５と対応する位置に補強導体３７を設けることができないので、加圧によって基板が変形し、突起バンプ３４と導体パッド３５との間におけるＡＣＦ３６の収縮量が小さくなる。これにより、突起バンプ３４と導体パッド３５との間の距離が大きくなり、突起バンプ３４と導体パッド３５との間が電気的に接続できないという課題を有している。
【０００９】
そこで本発明は、この問題を解決したもので、半導体素子３３と回路基板３２とを安定して接続することができる半導体装置を得るものである。
【課題を解決するための手段】
【００１０】
この目的を達成するために、本発明の半導体装置は、有機系の回路基板の上面に設けられた第１の導体パッド上と、第１の半導体素子に設けられ前記第１の導体パッドに対し電気的に接続される突起バンプと、前記回路基板の下面側に実装された第２の半導体素子と、この第２の半導体素子の前記回路基板面側に設けられたはんだバンプと、前記回路基板の下面において前記はんだバンプに対応する位置に設けられた第２の導体パッドとを備え、前記半導体素子には前記はんだバンプが複数個並んだバンプ列を複数列有し、これらのはんだバンプ同士の間隔は前記突起バンプの間隔よりも大きな間隔で配列されるとともに、前記第１の導体パッドは、前記第２の導体パッドが形成された領域に対応した領域内に配置するものである。これにより所期の目的を達成できる。
【発明の効果】
【００１１】
以上のように本発明によれば、有機系の回路基板と、この回路基板の上面に設けられた複数個の第１の導体パッドと、これらの第１の導体パッド上にフリップチップ実装された第１の半導体素子と、この第１の半導体素子に設けられ前記第１の導体パッドに対し電気的に接続される突起バンプと、少なくとも前記回路基板と前記第１の半導体素子との間に設けられて、前記突起バンプと前記第１の導体パッドとの電気的接続を維持する固定部材と、前記回路基板の下面にフリップチップ実装された第２の半導体素子と、この第２の半導体素子の前記回路基板面側の面に設けられたはんだバンプと、前記回路基板の下面において前記はんだバンプに対応する位置に設けられた第２の導体パッドとを備え、前記半導体素子には前記はんだバンプが複数個並んだバンプ列を複数列有し、これらのはんだバンプ同士の間隔は前記突起バンプの間隔よりも大きな間隔で配列されるとともに、前記第１の導体パッドは、前記第２の導体パッドが形成された領域に対応した領域内に配置されたものである。
【００１２】
これにより、第１の半導体素子を回路基板へ実装するときの加圧による回路基板の変形を小さくでき、回路基板の他方の面に補強導体を設けずとも第１の半導体素子と回路基板を安定して接続することができる半導体装置を得るものである。
【００１３】
そして、回路基板の他方の面に補強導体を設ける必要がないので、回路基板の他方の面にも半導体素子を実装できるとともに、第１と第２の半導体素子とが重なるように実装することが可能となり、回路基板を小型化でき、小型の半導体装置を実現できる。
【００１４】
さらに、半導体素子の実装として、突起バンプを導体パッドへ直接圧接することによって電気的に接続する構成とした場合、突起バンプの導体パッドへの接触圧力を大きくできるとともに、個々の突起バンプの接触圧力を均一にできる。従って、このような実装を行う場合でも回路基板の他方の面に補強導体を設けずとも第１の半導体素子と回路基板を安定して接続することができる。
【発明を実施するための最良の形態】
【００１５】
（実施の形態１）
以下、本発明の実施の形態について図面を用いて説明する。図１は本実施の形態における半導体装置の断面図である。では、最初に本実施の形態における半導体装置の構成について図面を用いて説明する。図１において、本実施の形態における半導体装置１５は、回路基板５の上面には半導体素子１がフリップチップ実装され、下面に半導体素子１０がフリップチップ実装されている。ここで回路基板５は、有機系の多層基板であり、本実施の形態においては、ガラスクロス基材とエポキシ樹脂による基材を用いている。
【００１６】
図２は本実施の形態における半導体素子１の下面図である。図２において図１と同じものには同じ記号を用いて、その説明は簡略化している。図２において半導体素子１の下面側には、半導体素子１の外周に沿って多くの突起状のバンプ２がロの字型に配置されている。なおこれら突起バンプ２の間隔は非常に狭い間隔であり、本実施の形態では０．１２ｍｍの間隔で配置されている。
【００１７】
図３は本実施の形態における半導体素子１０の下面図である。図３において図１と同じものには同じ記号を用いて、その説明は簡略化している。図３において半導体素子１０の下面側には、複数個のはんだバンプ９がほぼ一直線に配列されたバンプ列が形成され、さらにこのバンプ列が複数列配列されている。ここで、それぞれのはんだバンプ間の間隔は、半導体素子１の突起バンプ２の間隔以上の間隔で配置されている。なお本実施の形態においてはんだバンプ９では０．４ｍｍの間隔で配置されている。
【００１８】
さらに本実施の形態における半導体素子１０には、規定のピッチではんだバンプ９が形成されていない箇所（以降、バンプ欠落部１２という）を有している。なお、本実施の形態におけるバンプ欠落部１２では、規定のピッチの２倍の間隔を有している。
【００１９】
図４は本実施の形態における回路基板５の下面からみた透視図である。図４において図１と同じものには同じ記号を用いて、その説明は簡略化している。図１と図４において回路基板５の上面には、半導体素子１の突起バンプ２に対応する位置に、導体パッド４が形成されている。一方回路基板５の下面には、半導体素子１０のはんだバンプ９に対応する位置に導体パッド６が形成されている。
【００２０】
そして、このような回路基板５の上面に半導体素子がフリップチップ実装されることにより、突起バンプ２は導体パッド４と接触させられることになり、突起バンプ２と導体パッド４とが電気的に接続される。なお、このとき回路基板５などへの曲げ力や、衝撃力などが加わっても安定的に接触を維持させるために、突起バンプ２は導体パッド４へと圧接されている。そしてこの圧接状態を維持させるために半導体素子１と回路基板５との間に樹脂３（固定部材の一例として用いた）が充填されている。さらに、回路基板５の下面に半導体素子１０がフリップチップ実装されることにより、半導体素子１０ははんだバンプ９によって導体パッド６へはんだ付け固定されている。なお、本実施の形態において、樹脂３には非導電フィルム３ａ（以降、ＮＣＦ３ａと言う。）を用いている。
【００２１】
では続いて、本実施の形態における半導体装置の製造方法について、以下図面を用いて説明する。図５は、本実施の形態における半導体装置の各製造工程における半導体装置の断面図である。なお図５において図１から図４と同じものには同じ記号を用いて、その説明は簡略化している。
【００２２】
まず図５（ａ）は半導体素子１の実装工程である。この工程において、まず回路基板５が、上面が上を向く方向で平坦な受け台８上に載置され、この状態において導体パッド４上にＮＣＦ３ａを貼り付ける。このとき半導体素子１は、突起バンプ２と回路基板５の導体パッド４との位置が合うように、導体パッド４の上から回路基板５へと装着される。なお、本実施の形態においては、ＮＣＦ３ａを用いたがＮＣＰ（非導電ペースト）やＡＣＦあるいはＡＣＰ（異方性導電ペースト）を用いた実装としても良い。
【００２３】
ところがこの状態では、突起バンプ２と導体パッド４との間にはＮＣＦ３ａが介在し、突起バンプ２と導体パッド４とは電気的に接続されない。そこで、この実装工程の後に、半導体素子１が回路基板５へ搭載された状態で、半導体素子１の上面から加圧・加熱することでフリップ実装する加圧・加熱工程を設ける。ここで、この加圧・加熱工程における加熱によりＮＣＦ３ａは軟化し、流動性を生じる。そして加圧によって、突起バンプ２と導体パッド４との間に介在したＮＣＦ３ａが押しのけられ、突起バンプ２は導体パッド４に対して直接に接触することとなる。そしてさらなる加圧によって突起バンプ２の先端部が加圧されることで、突起バンプ２は変形し、突起バンプ２は導体パッド４に対して圧接され、導体パッド４と電気的に導通するものである。そして、さらに加熱することによってＮＣＦ３ａが硬化し、回路基板５と半導体素子１はＮＣＦ３ａによって固定されることで、突起バンプ２が導体パッド４に対し圧接された状態が維持される。
【００２４】
次に、図５（ｂ）は本実施の形態における下面側の半導体実装工程における半導体装置の断面図である。図５（ｂ）において、加圧・加熱工程の後に、下面側の半導体実装工程が行われる。この工程では、回路基板５の下面を上にして、導体パッド６上にクリーム状のはんだを印刷し、半導体素子１０を搭載する。この状態で半導体装置をリフロー炉に投入し、２５０℃ピークの温度で加熱を行い、はんだを溶融させ冷却することで、金属間化合物を形成しフリップチップ実装する。
【００２５】
次に、図５（ｃ）は本実施の形態における下面側の半導体実装工程後の樹脂封止工程である。図５（ｃ）において、半導体素子１０と回路基板５との間隙に封止樹脂１１を注入し、１５０℃の温度、２時間の加熱時間で、オーブン内で加熱して封止樹脂１１を硬化させる。なお、本実施の形態においては、封止樹脂１１は熱硬化型樹脂を用いたが、光硬化型樹脂を用いても良い。
【００２６】
そして以上のように構成された半導体装置において、導体パッド６は導体パッド４が形成された領域に対応した領域内に配置しておくことが重要である。これにより、加圧・加熱工程における加圧による回路基板５の変形を抑制し、沈み込みの発生を防止・抑制することが出来る。従って、回路基板５の突起バンプ２の高さが均一になり、しっかりと突起バンプ２を導体パッド４へ圧接することができるので、優れた接続信頼性を維持するバンプ接続を保つことができる。
【００２７】
ここで、半導体素子１、半導体素子１０と、回路基板５のそれぞれの熱膨張係数の相違によって、樹脂封止の工程における熱でバンプ２の接触接合を引き剥がそうとする力が発生する。また、樹脂３への水分による膨潤などによっても突起バンプ２の接触接合を引き剥がそうとする力が発生する。ところが以上のような構成によって、突起バンプ２はしっかりと導体パッド４へ圧接されているので、例えこのような突起バンプ２の接触接合を引き剥がそうとする力が生じても突起バンプ２と導体パッド４との間の接続が外れることはない。
【００２８】
そしてさらに望ましくは、下面の導体パッド６同士の間隔１３（図３に示す）は、突起バンプ２のピッチ間隔１４（図２に示す）の２倍以下の距離にすると良い。このようにすれば例え突起バンプ２が、導体パッド６の形成されていない位置に設けられたとしても回路基板５の変形を抑制でき、突起バンプ２に対応する位置に導体パッド６が設置された場合とほぼ同等の圧接力を維持させることができる。本実施の形態において、突起バンプ２のピッチ間隔が０．１２ｍｍであり、導体パッド６のピッチ間隔が０．４ｍｍである。従って、導体パッド６の直径を０．２６ｍｍとし、その間隔１３を０．１４ｍｍとすることによって、導体パッド６同士の間隔１３を突起バンプ２のピッチ間隔１４の２倍以下としている。なお、本実施の形態では、導体パッド６を円形状としたが、これは四角形など他の形状でも構わない。
【００２９】
なお本実施の形態において回路基板５の下面には、ソルダーレジスト膜（図示せず）が形成され、導体パッド６は全面がソルダーレジスト膜から露出している。ただし、はんだバンプ９のピッチ間隔がさらに大きいような場合、導体パッド６の一部のみがソルダーレジスト膜から露出するようにしておいても良い。
【００３０】
次に突起バンプ２の配置について具体的に説明する。突起バンプ２ａは、バンプ列９ａに対応する位置に形成されている。これにより回路基板５の変形を抑制でき、優れた接続信頼性を維持するバンプ接続を保つことができる。また、突起バンプ２ｂは、バンプ列９ｂとバンプ列９ｃとの間に挟まれるような位置に形成されている。このような状態においてもバンプ列９ｂとバンプ列９ｃとの間の間隔は、突起バンプ２のピッチ間隔１４の２倍以下の距離とすることが望ましい。これにより回路基板５の変形を抑制でき、突起バンプ２に対応する位置に導体パッド４が設置された場合とほぼ同等の圧接力を維持させることができる。
【００３１】
さらに、本実施の形態における回路基板５では、バンプ欠落部１２に対応する位置に、ダミーパターン７（ダミー導体パッド）を設置している。これにより、加圧・加熱工程において、ダミーパターンが回路基板５の受け台８と均一に接触し、回路基板５を受けることとなるので、バンプ欠落部１２に対応する位置での回路基板５の変形を抑制できる。従って、このようなバンプ欠落部１２を有した半導体素子１０に対しても優れた接続信頼性を維持するバンプ接続を実現できる。
【００３２】
なお、この場合においてもバンプ欠落部１２を挟むはんだバンプ９に対応する導体パッド６とダミーパターン７との間隔は、突起バンプ２のピッチ間隔１４の２倍以下の距離とすることが望ましい。これにより、さらに回路基板５の変形を抑制でき、このようなバンプ欠落部１２を有した半導体素子１０に対してもさらに優れた接続信頼性を維持するバンプ接続を実現できる。
【産業上の利用可能性】
【００３３】
本発明にかかる半導体装置は、半導体素子を基板の上下に重なる位置で実装できるという効果を有し、小型、薄型化が要求されるような機器等に用いると有効である。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施の形態における半導体装置の断面図
【図２】同、半導体素子１の下面図
【図３】同、半導体素子１０の下面図
【図４】同、回路基板の下面からみた透視下面図
【図５】同、半導体装置の各製造工程における半導体装置の断面図
【図６】従来の半導体装置の断面図
【符号の説明】
【００３５】
１  半導体素子
２  バンプ
３  樹脂
４  導体パッド
５  回路基板
６  導体パッド
７  ダミーパターン
８  受け台
９  バンプ
１０  半導体素子
１１  封止樹脂
１２  バンプ欠落部
１３  間隔
１４  ピッチ間隔
１５  半導体装置
【図１】
2010245152.tif 000003
【図２】
2010245152.tif 000004
【図３】
2010245152.tif 000005
【図４】
2010245152.tif 000006
【図５】
2010245152.tif 000007
【図６】
2010245152.tif 000008