(57)【要約】【課題】通常のシリコンプロセスを用いて容易に形成可能な方法によって、シリコンなどの基板上に、シリコンやそれに順ずるゲルマニウムなどのＩＶ族半導体を基本構成要素としたシリコンレーザー素子及びその製造方法の提供。【解決手段】電子を注入するための第１の電極と、正孔を注入するための第２の電極と、前記第１及び第２の電極に電気的に接続された光を放出する発光部と、発光部からの光を伝送するための導波路を備え、前記１の電極、前記２の電極、及び発光部を単結晶シリコンとし、発光部は二酸化シリコン層で表面を覆われたシリコン極微細線であって、発光部は、二酸化シリコンよりも屈折率の高い導波路により覆われ、発光素子の上下に位置する絶縁膜の発光波長λにおける実効的な屈折率がｎのときに、λ/２ｎの周期で光進行方向に沿って並設させる。【選択図】  図６N
2010040745.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に設けられた第１の絶縁膜と、前記第１の絶縁膜上にそれぞれ設けられた電子を注入するための第１の電極と、正孔を注入するための第２の電極と、前記第１及び第２の電極に電気的に接続され、両電極に電圧を印加することにより、前記電子及び前記正孔が注入されて光を放出する発光部と、前記発光部からの光を伝送するための導波路とをそれぞれ有し、前記１の電極、前記２の電極、及び前記発光部は、それぞれ同一の単結晶材料から構成され、前記発光部は第２の絶縁膜で表面を覆われた複数の発光ダイオードを含んで構成され、前記第２の絶縁膜で表面を覆われた複数の発光ダイオードは、前記第２の絶縁膜より屈折率の高い導波路により覆われ、前記導波路の光進行方向に直交する方向に伸び、かつ、前記発光ダイオードの上下に位置する絶縁膜の発光波長における実効的な屈折率がｎであって、発光波長がλとなるときに、λ/２ｎの周期で前記光進行方向に沿って並設されていることを特徴とする半導体発光素子。
【請求項２】
請求項１記載の半導体発光素子において、前記発光ダイオードの材料がIV族半導体であることを特徴とする半導体発光素子。
【請求項３】
請求項１記載の半導体発光素子において、前記発光ダイオードの材料がバルク状態では間接遷移型半導体であることを特徴とする半導体発光素子。
【請求項４】
請求項１、２、又は３記載の半導体発光素子において、前記発光ダイオードが薄膜であって、前記薄膜の厚さが10nm以下であることを特徴とする半導体発光素子。
【請求項５】
請求項１、２、又は３記載の半導体発光素子において、前記発光ダイオードが極微細線であって、その断面が点状となっていることを特徴とする半導体発光素子。
【請求項６】
請求項５記載の半導体発光素子において、前記極微細線の断面の直径が10nm以下であることを特徴とする半導体発光素子。
【請求項７】
請求項１、２、又は３記載の半導体発光素子において、前記発光ダイオードが極微細線であって、その断面が面状となっていることを特徴とする半導体発光素子。
【請求項８】
請求項２記載の半導体発光素子において、前記IV族半導体がシリコンであり、かつ、前記シリコンの表面の面方位が(100)面あるいはこれと等価な面方位であることを特徴とする半導体発光素子。
【請求項９】
請求項２記載の半導体発光素子において、前記発光部がp型半導体領域と、n型半導体領域と、前記p型半導体領域と前記n型半導体領域の間に形成されたi型半導体領域とを有することを特徴とする半導体発光素子。
【請求項１０】
請求項１記載の半導体発光素子において、前記第１の絶縁膜が二酸化シリコンであることを特徴とする半導体発光素子。
【請求項１１】
請求項１０記載の半導体発光素子において、前記導波路がシリコン窒化膜であり、前記第２の絶縁膜が二酸化シリコンであることを特徴とする半導体発光素子。
【請求項１２】
請求項１記載の半導体発光素子において、前記導波路が、前記発光ダイオード上部で凸部、発光素子間で凹部となるような段差を有する構造であることを特徴とする半導体発光素子。
【請求項１３】
請求項１記載の半導体発光素子において、前記導波路の終端部に前記発光部から放出された光を反射する機能を有するミラー部を有し、前記ミラー部は、前記第１の絶縁膜と屈折率の異なる第２の絶縁膜と前記第２の絶縁膜よりも屈折率の低い第３の絶縁膜とが交互に、所定の間隔を有して互いに対向するように、前記第１の絶縁膜上に周期的に配置されて、かつ、前記発光ダイオードと平行に設けられたことを特徴とする半導体発光素子。
【請求項１４】
半導体基板上に設けられた第１の絶縁膜と、前記第１の絶縁膜上にそれぞれ設けられた電子を注入するための第１の電極と、正孔を注入するための第２の電極と、前記第１及び第２の電極に電気的に接続され、両電極に電圧を印加することにより、前記電子及び前記正孔が注入されて光を放出する発光部と、前記発光部からの光を伝送するための導波路と、前記発光部から放出される光を反射する機能を有するミラー部とをそれぞれ有し、前記１の電極、前記２の電極、及び前記発光部は、それぞれ同一の単結晶材料から構成され、前記発光部は第２の絶縁膜で表面を覆われた複数の発光ダイオードを含んで構成され、前記第２の絶縁膜で表面を覆われた複数の発光ダイオードは、前記第２の絶縁膜より屈折率の高い導波路により覆われ、前記導波路の側端部に前記ミラー部が隣接して設けられ、前記ミラー部は、前記第１の絶縁膜と屈折率の異なる第３の絶縁膜と前記第３の絶縁膜よりも屈折率の低い第４の絶縁膜とが交互に、所定の間隔を有して互いに対向するように、前記発光ダイオード上部に周期的に、かつ前記導波路の光進行方向に平行に配置されたことを特徴とする半導体発光素子。
【請求項１５】
請求項１２に記載の半導体発光素子において、前記発光ダイオードが極微細線であって、その断面が点状となっていることを特徴とする半導体発光素子。
【請求項１６】
請求項１５記載の半導体発光素子において、前記極微細線の断面の直径が10nm以下であることを特徴とする半導体発光素子。
【請求項１７】
請求項１２に記載の半導体発光素子において、前記発光ダイオードが極微細線であって、その断面が面状となっていることを特徴とする半導体発光素子。
【請求項１８】
半導体基板上に設けられた第１の絶縁膜と、前記第１の絶縁膜上にそれぞれ設けられた電子を注入するための第１の電極と、正孔を注入するための第２の電極と、前記第１及び第２の電極に電気的に接続され、両電極に電圧を印加することにより、前記電子及び前記正孔が注入されて光を放出する発光部と、前記発光部の上面に前記発光部からの光を共振させ、かつ層方向に光を伝播させる導波路の機能を有する多孔質層が設けられ、前記１の電極、前記２の電極、及び前記発光部は、それぞれ同一の単結晶材料から構成され、前記発光部は第２の絶縁膜で表面を覆われた複数の発光ダイオードを含み、前記多孔質層は、前記第２の絶縁膜より屈折率の高い材料からなる膜であって、発光波長より小さい複数の孔径を有し、前記孔径は発光波長より短い所定の間隔で三角格子状に配列し、かつ線状欠陥および点欠陥を含む構造であることを特徴とする半導体発光素子。
【請求項１９】
請求項１８記載の半導体発光素子において、前記発光ダイオードが薄膜であって、前記薄膜の厚さが10nm以下であることを特徴とする半導体発光素子。
【請求項２０】
請求項１４記載の半導体発光素子において、前記発光ダイオードが極微細線であって、その断面が点状となっていることを特徴とする半導体発光素子。
【請求項２１】
請求項２０記載の半導体発光素子において、前記極微細線の断面の直径が10nm以下であることを特徴とする半導体発光素子。
【請求項２２】
請求項１４に記載の半導体発光素子において、前記発光ダイオードが極微細線であって、その断面が面状となっていることを特徴とする半導体発光素子。
【請求項２３】
請求項１８記載の半導体発光素子において、前記多孔質層がシリコン窒化膜によって形成されていることを特徴とする半導体発光素子。
【請求項２４】
請求項１から２３のいずれかに記載の半導体発光素子と、半導体基板上の絶縁層上に形成された前記発光ダイオードからの発せられた光を受光する受光素子と、前記発光ダイオードから受光素子に光を伝播させる導波路と、半導体基板上の絶縁膜上に形成されたシリコン薄膜上に設けられたＬＳＩを有し、前記発光ダイオードと前記ＬＳＩが光配線、もしくは電気配線によって接続されていることを特徴とする光電子集積回路。
【請求項２５】
支持基板上に形成されたシリコン酸化膜と、前記シリコン酸化膜上に形成された上面の面方位が（１００）面の単結晶シリコン層からなるＳＯＩ基板を準備する第１の工程と、前記単結晶シリコンを加工して島状の単結晶シリコン層を形成する第２の工程と、前記島状の単結晶シリコンの一部に第１導電型の不純物を導入する第３の工程と、前記島状の単結晶シリコン層の一部に前記第１導電型と逆導電型の第２の導電形の不純物を導入する第４の工程と、前記島状の単結晶シリコン層を横断し、前記第１導電型の不純物が導入された領域と前記２導電型の不純物が導入された領域のそれぞれ一部を露出する開口部を有する酸化防止膜を、前記島状の単結晶シリコン層上に形成する第５の工程と、前記開口部から露出している前記島状の単結晶シリコン層の表面を酸化して酸化シリコン膜を形成すると共に、前記酸化シリコン膜の下に単結晶シリコン層を残す第６の工程と、前記酸化シリコン膜を除去する第７の工程と、前記単結晶シリコン層の第１導電型の不純物が導入された領域と前記第２導電型の不純物が導入された領域を横断するように、前記酸化シリコン膜を除去した後の単結晶シリコン層に発光ダイオードの前駆パターンを形成する第８の工程と、前記前駆パターンの表面を酸化して、二酸化シリコン層を成長させると共に、前記二酸化シリコン層内部にシリコン薄膜またはシリコン細線を内在する発光部を形成する第９の工程と、前記発光部にシリコン窒化膜を堆積させる第１０の工程を少なくとも含むことを特徴とする半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はシリコンを用いた発光素子、及びそれを用いた光電子集積回路に関するものであり、特に、高輝度の発光ダイオード、シリコンレーザーとして好適な発光素子の構造アレイ、受光素子及び電気的な信号処理を行う半導体集積回路と混載した光電子集積回路に関する。
【背景技術】
【０００２】
特許文献１には、シリコンなどの基板上に通常のシリコン・プロセスを用いて容易に形成可能で、かつ、高効率に発光する発光素子を得られる構成が記載されている。
【０００３】
特許文献２には、希土類元素を添加したpn接合に、導波路型回折格子を組合わせる事によって、レーザー発振させるための構造が記載されている。
【０００４】
特許文献３には、シリコンを用いた発光ダイオードと基板に垂直な方向に積層した膜のミラーを組合わせる事によって、レーザー発振させる構造が記載されている。
【０００５】
非特許文献１には、発光効率の高い化合物半導体を用いたレーザーを化合物半導体で作られたバイポーラ・トランジスタで駆動するトランジスタ・レーザー素子が記載されている。
【０００６】
非特許文献２には、フッ酸溶液中で陽極酸化したシリコンがポーラス状態になることによって、室温でなおかつ可視光波長帯で発光することが記載されている。
【０００７】
非特許文献３には、Si基板に形成されたpn接合中にErイオンを注入する事によって、発光素子となる発光ダイオード(ＬＥＤ)をつくることができたと記載されている。
【０００８】
非特許文献４および非特許文献５には、上述の量子サイズ効果とErイオンのアイディアを組み合わせて、シリコン・ナノ粒子中にErイオンを注入する事によって、効率を上げて発光させる事ができたと記載されている。
【０００９】
非特許文献６には、光源としての化合物半導体と導波路とミラーを合せた共振器をシリコンで作る方法が記載されている。
【特許文献１】特開2007−294628号公報
【特許文献２】特開2004−319668号公報
【特許文献３】特開2002−536850号公報
【非特許文献１】R. Chan, M. Feng, N. Holonyak, Jr., A. James, and G. Walter, アプライド・フィジックス・レターズ(Appl. Phys. Lett.), 2006年, 88巻,  pp. 143508-1〜143508-3
【非特許文献２】L. T. Canham, アプライド・フィジックス・レターズ(Appl. Phys. Lett.), 1990年, 57巻,  pp. 1046〜1048
【非特許文献３】S. Coffa, G. Franzo, and F. Priolo, アプライド・フィジックス・レターズ(Appl. Phys. Lett.),  1996年, 69巻, pp. 2077〜2079
【非特許文献４】F. Iacona, G. Franzo, E. C. Moreira, and F. Priolo, ジャーナル・オブ・アプライド・フィジックス(J. Appl. Phys.), 2001年, 89巻, pp. 8354〜8356
【非特許文献５】S. Coffa, アイ・イー・イー・イー  スペクトラム(IEEE Spectrum), 2005年, Oct., pp.44〜49
【非特許文献６】A. W. Fang、 H. Park、 R. Jones、 O. Cohen、 M. J. Paniccia、 J. E. Bowers、 アイ・イー・イー・イー  フォトニクス  テクノロジー  レターズ (Photonics Technology Letters)、2006年、18巻、 pp. 1143〜1145
【発明の開示】
【発明が解決しようとする課題】
【００１０】
インターネット産業を支えるブロード・バンド・ネットワークでは、光通信が採用されている。この光通信における光の送受信には、III-V族やII-VI族などの化合物半導体を用いたレーザーが使用されている。
【００１１】
化合物半導体レーザーには、様々な構造が提唱されているが、ダブル・ヘテロ構造が一般的である。ダブル・ヘテロ構造は、２種類の異なる化合物半導体を用いて、バンド・ギャップの小さい化合物半導体をバンド・ギャップの大きい化合物半導体で挟んだ構造をしている。ダブル・ヘテロ構造を作製するには、基板上に導電型がn型、ドーピングしていないi型、そしてp型の各化合物半導体を連続的にエピタキシャル成長させ、垂直方向に積層する。その際、間に挟まれているドーピングしていないi型の化合物半導体のバンド構造に注意をする必要があり、n型とp型の各化合物半導体よりもバンドギャップが小さく、i型の伝導帯レベルがn型の伝導帯レベルよりも低く、i型の価電子帯レベルがp型の価電子レベルよりも高いことが重要である。つまり、電子及び正孔がともに、i型の領域に閉じ込められる構造となっている。そのため、電子と正孔が同じ領域にいやすくなるため、電子と正孔が衝突して対消滅する確立が高まり、結果として、発光効率をあげる事ができる。また、屈折率はバンド・ギャップが小さくなるほど大きくなる傾向があるため、i型の化合物半導体の屈折率がn型やp型の各化合物半導体の屈折率よりも大きな材料を選ぶ事によって、光もi型の化合物半導体に閉じ込められることになる。閉じ込められた光は、反転分布をつくっている電子と正孔の再結合を効率よく誘導するため、レーザー発振することにつながる。
【００１２】
このように効率よく発光する化合物半導体を用いた光通信によって、長距離情報通信が瞬時の間に大量に行われている。すなわち、情報処理や記憶はシリコンを基幹としたLSI上で行われており、情報の送信は化合物半導体を基幹としたレーザーによって行われている。シリコンを高効率で発光させる事ができれば、シリコン・チップ上に電子デバイスと発光素子をともに集積化させる事ができるため、その産業的価値は甚大である。そこで、シリコンを発光させるという研究は膨大に行われている。
【００１３】
しかしながら、シリコンを高効率に発光させる事は難しい。それは、シリコンが間接遷移型のバンド構造を有しているからである。間接遷移型のバンド構造とは、伝導帯のエネルギーが最低になる運動量または価電子帯のエネルギーが最低になる運動量のどちらか０でないバンド構造を指す。シリコンの場合には、価電子帯の最小エネルギー点は、運動量が０になるΓ点であるが、伝導帯の最小エネルギー点はΓ点にはなくΓ点とＸ点の間にあり、より具体的には、格子定数をaとして、k0=0.85*π/aと定義するならば、(0、0、±k0)、(0、±k0、0)、(±k0、0、0)の６点に縮退して存在する。この様子を、図１Ａに示す。
【００１４】
これに対して、化合物半導体の多くは、伝導帯も価電子帯もΓ点に最小エネルギー点があるため直接遷移型の半導体と呼ばれる。
【００１５】
次に、何故、間接遷移型の半導体では発光効率が悪く、直接遷移型の半導体では発光効率が良いか説明する。上述のように、半導体素子で発光させるためには、電子と正孔が衝突して対消滅し、両者のエネルギーの差を光として抽出しなければならない。その際、エネルギーと運動量の保存則が共に満足されていなければならない。電子は伝導帯の中にエネルギー準位をもっており、正孔は価電子帯の中で電子がいない部分のエネルギー準位をもっている。両者の差が光の持っているエネルギーになり、エネルギーによって波長が異なるため、伝導帯と価電子帯のエネルギー差、すなわちバンドギャップの大きさが光の波長、すなわち色を決める事になる。こうして考えると、エネルギーの保存則が成立する事に格段の困難さは見いだせられない。
【００１６】
一方、発光には電子と正孔の衝突現象が関与するため、運動量も保存されなければならない。微視的な世界を支配する法則である量子力学によると、電子、正孔、光子（光の量子）は共に、波でもあるが粒子として散乱されるため、運動量の保存則が成立する。運動量とは、定性的には、衝突の際に粒子をどの位の勢いで弾き飛ばすかという事を定量化する尺度である。光の分散関係（ω=ck、 ここでωは光の角振動数、cは高速、kは光子の運動量）やエネルギーから、結晶中の光子の運動量を見積もるとほとんどゼロとなる事がわかる。これは、光が衝突する事によって物質を弾き飛ばすという現象があるとしても、それによって物質が散乱される影響は非常に少ないという事を意味しており、我々の直感とも一致する。
【００１７】
一方、正孔もエネルギーの最小点がΓ点にあるため、ほとんど運動量を有していない。しかしながら、間接遷移型の半導体であるシリコン中では、電子がΓ点にほとんど存在せず、X点付近のエネルギー最小点に存在するため、大きさでk0=0.85*π/aもの大きな運動量を有している。
【００１８】
従って、シリコン中では、単純に電子と正孔が衝突する課程では、運動量保存則とエネルギー保存則を同時に満足させる事ができない。そこで、結晶中の光子振動の量子であるフォノンを吸収または放出するなどして、運動量保存則とエネルギー保存則をなんとか同時に満足できた電子・正孔対のみが光に変換されることになる。このような過程は、物理的に存在しないわけではないが、電子・正孔・光子・フォノンが同時に衝突するような高次の散乱過程であるため、そのような現象がおこる確立は少ない。従って、間接遷移型の半導体であるシリコンは極めて発光効率が悪いということが知られている。
【００１９】
これに対して、直接遷移型の化合物半導体の多くは、伝導帯も価電子帯もΓ点にエネルギーの最小点が存在するため、運動量の保存則とエネルギーの保存則を共に満たす事ができる。従って、化合物半導体では発光効率が高い。下記非特許文献１には、発光効率の高い化合物半導体を用いたレーザーを化合物半導体で作られたバイポーラ・トランジスタで駆動するトランジスタ・レーザー素子が報告されている。
【００２０】
上述したようにバルクの状態では極めて発光効率が悪いシリコンであるが、ポーラス状態、あるいは、ナノ粒子状態にすることで発光効率が上がる事が知られている。たとえば、下記非特許文献２では、フッ酸溶液中で陽極酸化したシリコンがポーラス状態になることによって、室温でなおかつ可視光波長帯で発光することが報告されている。そのメカニズムに関しては、完全には解明されていないものの、多孔質の形成によって、狭い領域に閉じ込められたシリコンが存在するために生ずる量子サイズ効果が重要ではないかと考えられている。サイズの小さいシリコン中では、電子の位置がその領域内に閉じ込められるため、量子力学の不確定性原理により、逆に運動量が定まらなくなるため、電子と正孔の再結合が生じやすくなっているのではないかと考えられている。
【００２１】
シリコンを用いた別の方法として、たとえば下記非特許文献３には、Si基板に形成されたpn接合中にErイオンを注入する事によって、発光素子となる発光ダイオード(ＬＥＤ)をつくることができたと記載されている。ErイオンをSi基板中に注入すると、Erが不純物準位をつくり、不純物準位は空間的に局在した準位であるため、Siの伝導帯にある電子がErイオンのつくる不純物準位に捕獲されると運動量は実効的にゼロとなり、価電子帯の正孔と再結合ができるようになり発光すると考えられる。Erイオンを介在した発光は、１．５４μmの波長であるため、周囲のシリコンに吸収されること無く光を伝搬させることができる。また既存の光ファイバーを用いた場合に損失が少なくなる波長でもあるため、将来の技術革新によって、Erイオンを用いたSiベースのLEDが実用化された場合にも、既存の光ファイバー網を利用する事ができるため、大規模な設備投資を必要する事が無いのではないかと、期待されている。
【００２２】
さらに、シリコンを用いた別の方法として、たとえば下記非特許文献４や下記非特許文献５には、上述の量子サイズ効果とErイオンのアイディアを組み合わせて、シリコン・ナノ粒子中にErイオンを注入する事によって、効率を上げて発光させる事ができたと記載されている。
【００２３】
上記の従来技術では、シリコンを発光させるために、シリコンの伝導帯のバンド構造をバルクのバンド構造と変えて、不確定性原理によって、運動量をk0の点から離すためには、量子サイズ効果によって、シリコンを多孔質状態か、または、ナノ粒子状態などにすれば良いと考えられていた。しかしながら、たとえば、ナノ粒子のような構造のシリコンを形成すると、シリコン表面は極めて酸化されやすいという特徴から、シリコン・ナノ粒子の表面が酸化されて、表面に二酸化シリコンが形成されるという問題がある。二酸化シリコンはバンドギャップが極めて大きい絶縁体であるため、表面に二酸化シリコンが形成されると効率よく電子や正孔を注入することができないという問題が生じる。従って、従来のシリコン発光素子では、フォトルミネッセンスでは高い強度が得られたとしても、エレクトロルミネッセンスでは極めて効率が落ちてしまうという問題が生じる。また、発光の際には、発光層となる物質の結晶性が重要になるが、ＣＶＤ（Chemical Vapor Deposition）法で形成したナノ粒子や陽極酸化によって表面に不規則かつ多量の穴を開けた構造では、単結晶と比べて結晶性が悪くなるという問題がある。結晶性が悪いと欠陥準位を介した発光が発生するという事態が生ずるが、欠陥を利用した発光では、効率が悪いため、情報通信などの実用に耐える素子は作製できないという問題がある。
【００２４】
上述のように、ポーラスシリコンやナノ粒子やErドープなど、様々な技術によってシリコンを発光させるという努力は行われているが、発光効率は実用レベルまで高くなかった。
【００２５】
我々は、電子を注入する第１の電極部と、正孔を注入する第２の電極部と、第１の電極部及び第２の電極部と電気的に接続された発光部を備え、発光部を単結晶のシリコンとし、発光部が第１の面（上面）と第１の面に対向する第２の面（下面）を有し、第１及び第２の面の面方位を（100）面とし、第１及び第２の面に直交する方向の発光部の厚さを薄くすることで、シリコンなどの基板上に通常のシリコン・プロセスを用いて容易に形成可能で、かつ、高効率に発光する発光素子を得られることを報告した（上記特許文献１）。これは、極薄の単結晶シリコン膜などに代表される極めて狭い領域に電子を閉じ込めた場合、バルクの電子状態では、伝導帯の電子がΓ点に存在しないシリコンような物質であったとしても、実効的に薄膜の垂直方向には運動できないと理解できる。これは、定性的には、薄膜に垂直な方向がなくなるため、電子が薄膜に垂直な方向には動けなくなるという極めて当然の事を示している。すなわち、シリコンの極薄膜化でも、量子閉じ込め効果（２次元の閉じ込め効果）によって、バルクでは間接遷移型の半導体が、実効的に直接遷移に変わると考えられる。以下に発光の原理およびその実証結果を示す。
【００２６】
シリコンやそれに順ずるゲルマニウムなどのIV族半導体を効率良く光らせるための原理について、図面に基づいて説明する。
【００２７】
シリコンなどの結晶中での電子の状態を表す波動関数Ψ(r)は大変良い近似で(式１)のように表すことができる。
【数１】
2010040745.tif 000003
【００２８】
ここで、k0は伝導帯のバンドの谷底(valley)を与える運動量であり、r=(x，y，z)は空間上での位置を表し、Φk0(r)は伝導帯のバンドの谷でのBloch関数を与え、ξ(r)は包絡線関数を表す。Φk0(r)は、結晶中の単位格子ベクトルaに対する周期性を反映した周期関数uk0(r+a)=uk0(r)を用いて(式２)と表せる。
【数２】
2010040745.tif 000004
【００２９】
このことからも明らかなように、原子スケールの距離の関数として激しく振動する。これに対して、包絡線関数ξ(r)は原子スケールでは緩やかな変化をする成分を表しており、半導体の物理的な形状や周囲から印加されている外場に対する応答を表す。ここで、Ψ(r)が、必ずしもバルク結晶ではない、有限の大きさを有した半導体構造中での波動関数である場合も含めて考えると、ξ(r)の満足すべき式を(式３)と導く事ができる。
【数３】
2010040745.tif 000005
【００３０】
ここで、ε=ε(k)は、運動量kを有する伝導帯電子のバルクにおけるバンド構造を表しており、運動量kに微分演算子を-i▽と運動量k0の和を代入したものをε(k0-i▽)と示している。また、V=V(r)は、電子の感じるポテンシャルで、たとえば、半導体の境界部に絶縁体や別の種類の半導体が接触している場合には、ポテンシャル障壁を与えるし、外部から電界効果によって電場を印加することによって、V=V(r)の値を調整する事もできる。ここでは簡単のために、Vのz方向に対する変化のみに注目する。
【００３１】
ここで、理解を容易にするため、具体的に、たとえば、半導体として(100)面上でのシリコンを想定すると、上述のようにバルクでは、図１Ａに示したようなバンド構造をしているため、kz方向の(0，0，±k0)に存在する伝導帯の谷は、(式４)と近似することができる。
【数４】
2010040745.tif 000006
【００３２】
ここで、m*t及びm*lは、回転楕円体形状をしている伝導帯の谷の短軸及び長軸方向の曲率から求めたシリコン結晶中の有効質量を表している。すると (式３)は、(式５)と表される。
【数５】
2010040745.tif 000007
【００３３】
なお、（100）面に平行な方向を(x，y)とし、幅をW、長さをLとして、包絡線関数を(式６)と置くことによって、(式５)は、(式７)となる。
【数６】
2010040745.tif 000008
【数７】
2010040745.tif 000009
【００３４】
ここで、ΔEは、z方向のエネルギーを表し、伝導帯の底から測った電子の全エネルギーは、(式８)と表される。
【数８】
2010040745.tif 000010
【００３５】
まず、(式７)がバルクの電子状態を再現する事を確かめる。そのためには、V(r)=0とおいた時の連続状態の解を求めれば良い。それは、z方向の厚さをtとして、包絡線波動関数が(式９)となり、ΔEが(式１０)となる事から確かめられる。
【数９】
2010040745.tif 000011
【数１０】
2010040745.tif 000012
【００３６】
すなわち、波動関数は、バルク結晶全体に連続的に広がった状態で、波動関数は激しく振動している。この時、z方向の運動量の量子力学的期待値は、z方向の運動量演算子をkzとして(式１１)となる事は当然である。
【数１１】
2010040745.tif 000013
【００３７】
すなわち、シリコンなどの間接遷移型の半導体では、電子の多くは、運動量空間で、Γ点から遠く離れた点にいる確率が圧倒的に高いため、非常に大きい運動量を持って動いているという事を数式の上からも示している。
【００３８】
本発明は、このz方向の厚さであるtが非常に小さい極薄膜の場合、量子閉じ込め効果によって、バルクでは間接遷移型の半導体が、実効的に直接遷移型に変わるという事を基本原理として使う。以下、この点について詳しく説明する。
【００３９】
話を具体的にわかりやすく説明するために、引き続き、シリコンを例にとり、z方向の厚さtが非常に小さく、z方向の上下には、隣接して、SiO2などのバンドギャップの大きい絶縁体か、さらにエネルギー障壁が大きい真空または大気に接していると想定する。同様の効果が期待できる系としては、たとえば、電界効果などによって、電子を狭い領域に閉じ込めれば同様の効果が期待できる。これらの場合、シリコン中の電子の波動関数は、z方向の上下の界面でゼロになる。もちろん、厳密には量子力学的な波動関数のしみ出しが存在するが、エネルギー障壁が大きいため、z方向の距離に対して指数関数的にしみ出しは小さくなるため、界面でゼロになるという近似はほぼ厳密に正しい。従って、外部から印加されるポテンシャルV(r)=0であったとしても、包絡線波動関数の様子はtが厚い場合と全く異なる。実際、このような量子井戸中に閉じ込められた電子及び正孔の包絡線波動関数は、離散的エネルギー準位を表す指数をnとして、n=0，2，4， …と偶数の場合には、(式１２)と解けるし、n=1，3，5，…と奇数の場合には、(式１３)となり、エネルギー準位の値は、nが偶数か奇数かによらず、(式１４)と表す事ができる。
【数１２】
2010040745.tif 000014
【数１３】
2010040745.tif 000015
【数１４】
2010040745.tif 000016
【００４０】
最もエネルギーが低い状態がn=0である事は言うまでもない。包絡線波動関数を示すにあたって、z軸の原点を薄膜シリコンの中心にし設定し、z=±t/2にエネルギー障壁の高い界面が存在するとした。ここで、この包絡線波動関数χn(z)の性質について説明する。nが0または偶数であった場合、波動関数は、zの符号変化に対して対称的であり、χn(z)=χn(-z)という性質を有している。これをパリティが偶であるという。一方、nが奇数であった場合には、χn(z)=-χn(-z)という性質を有しており、パリティが奇であるという。
【００４１】
このような対称性を反映した構造をもっているため、包絡線波動関数による運動量への寄与を評価すると、(式１５)となる。
【数１５】
2010040745.tif 000017
【００４２】
これは、χn(z)をz方向に対して微分をとると、もともとχn(z)が有していたパリティと変わるため、z方向に対して積分をとるとゼロになるというきわめて一般的な性質を示している。つまり、電子がz軸方向に強く束縛されているため、包絡線波動関数が定在波となり、電子が動かなくなる性質があることがわかる。これは、バルク状態での包絡線波動関数が(式９)で与えられるように指数関数的であり、電子が運動量をもってバルク結晶全体を動きまわっているのと全く対照的である。ただし、Bloch関数の存在まで考慮した全波動関数は、(式１)の中に、(式２)及び(式６)及び(式１３)または(式１４)を代入したものであるため、z方向の運動量の量子力学的期待値は、(式１６)となる事に注意が必要である。
【数１６】
2010040745.tif 000018
【００４３】
つまり、もともとの半導体材料の性質としてバルクのときには、Γ点に伝導帯の谷底があるわけでなく、(0，0，±k0)に谷底があるため、全体としての波動関数は、その性質を反映している。このようにしてみると、薄膜にしても、運動量±k0を持って、電子が動き回っているように見えるが、そこには注意が必要である事に気付いた。つまり、たとえば、シリコンのように結晶として反転対称性を有している物質では、(0，0，+k0)の谷と(0，0，-k0)の谷がエネルギー的に等しく、縮退している事に注意が必要である。このように、極めて一般的に縮退したエネルギー準位を有する量子力学的な状態が空間的に同じ領域に閉じ込められると、それらの状態間に混成が生じる。つまり、(0，0，+k0)の谷と(0，0，-k0)の谷の間を結ぶエネルギー的な結合が非常にわずかでも存在すれば、２つの離散準位は、結合軌道と反結合軌道を形成する。たとえば、バンド計算には十分に含まれていない電子間のクーロン相互作用などは、狭い領域に閉じ込められている電子間には強く働く事が考えられる。電子間に働く相互作用は電子相関と呼ばれ、高温超伝導をはじめとする多くの遷移金属酸化物などで大問題になっているが、バルクのシリコンでは、もともとのシリコン原子でのsp軌道が大きな軌道をもっていることを反映してこれまでは大きな問題とはなってこなかった。しかしながら、量子力学的な効果が重要となるような非常に狭い領域に閉じ込めた場合には、クーロン相互作用が強く働くために、このような電子間のクーロン相互作用を無視する事ができなくなる。クーロン相互作用をきちんと取り入れて、ハミルトニアンの行列要素を計算すれば、そこには(0，0，+k0)の谷と(0，0，-k0)の谷を結ぶ混成がある。そして、そのハミルトニアンを対角化すれば、結合軌道と反結合軌道に分裂していることがわかる。これは、ふたつの水素原子を近づけていった場合に、水素分子が形成されるプロセスと似ており、そのような系を評価する方法はHeitler-Londonによって量子力学が形成された70年位前から理解されていた。我々は、Heitler-Londonによって理解された結合状態の形成が、シリコンなどのIV族半導体が狭い領域に閉じ込められている場合において、谷間の結合にも重要となることにはじめて気がついた。また、たとえ、もし、そのようなエネルギー的な結合が全くなかったとしても、２つの状態のユニタリー変換から、z軸方向に運動していない定在波を構成できる。これをもう少し具体的に説明する。Bloch状態は、結晶の有する反転対称性からu-k0(r)=uk0(r)という性質があるため、(0，0，+k0)の谷と(0，0，-k0)の谷のBloch波動関数は、それぞれ、φk0(r)=uk0(r)eik0zとφ-k0(r)=uk0(r)e-ik0zと表せる。従って、e±ik0zの部分に着目すればよい事がわかる。これらの波動関数の和と差から新しい基底状態を構成するには、ユニタリー変換Uによって、(式１７)と変換してやれば良い。
【数１７】
2010040745.tif 000019
【００４４】
従って、原子レベルの波動関数の変化は、21/2uk0(r)cos(k0z)と21/2uk0(r)sin(k0z)という２つの定在波の波動関数によって記述できることがわかる。そして、波動関数全体を示すと(式１８)及び(式１９)と表すことができる。
【数１８】
2010040745.tif 000020
【数１９】
2010040745.tif 000021
【００４５】
(式１８)または(式１９)の状態での運動量のz軸方向の期待値は、定在波である事を反映して(式２０)となる。
【数２０】
2010040745.tif 000022
【００４６】
つまり、電子がz軸方向には、全く動いていない事がわかる。基底を変えるだけで、運動量の期待値が変わって見える事には、誤解が生じかねないので、ここで注意する。実は、(式１８)と(式１９)のような基底波動関数は、運動量の固有状態ではない。すなわち、運動量演算子の行列要素は、(式１８)と(式１９)を用いると、(式２１)となり、対角行列要素がゼロとなり、非対角行列要素が純虚数となる。
【数２１】
2010040745.tif 000023
【００４７】
このような基底を取ることが物理的に適切かどうかは、対象としている系の性質に依存する。我々は、極薄の単結晶シリコン膜を想定しているが、そのような場合は、z軸方向に対する並進対称性が崩れかけているので、運動量の固有状態であるuk0(r)e±ik0zを用いるよりも、むしろ定在波となっている√2uk0(r)cos(k0z)や√2uk0(r)sin(k0z)を用いた方が適切である。逆に、バルクの状態を扱う時には、並進対称性が存在するため、uk0(r)e±ik0zを用いた方が良い。また、バルク状態では、運動量±k0を有している電子は結晶中を激しく動き回っており、その際に、結晶中の格子振動の量子であるフォノンなどに強く散乱されており、波動関数の位相がダイナミックに変化しているため、運動量+k0の状態と運動量-k0の状態がコヒーレントに結合した状態を形成する事は期待できない。これとは対称的に、極薄の単結晶シリコン膜などのように、散乱を特長づける長さである平均自由工程lよりも薄いような、極めて狭い領域に電子を閉じ込めている場合、室温でも十分波導関数は位相の定まった定在波を形成できる。定性的には、電子の波が狭い領域を高速で行き来しているうちに、その領域の大きさにピッタリあう定常的な波になるという事を意味している。
【００４８】
上述のように、詳細に簡単な数式を用いて説明したように、極薄の単結晶シリコン膜などに代表される極めて狭い領域に電子を閉じ込めた場合、バルクの電子状態では、伝導帯の電子がΓ点に存在しないシリコンような物質であったとしても、実効的に薄膜に垂直方向には運動しない事がわかる。これは、定性的には、薄膜に垂直な方向がなくなるため、電子が薄膜に垂直な方向には動けなくなるという極めて当然の事を示している。つまり、バルクでは高速に結晶中を動いていたとしても、薄膜では、そもそも動くべき方向がなくなってしまうため、電子は止まらざるを得ないという事を意味する。
【００４９】
この様子をバンド図を使って説明したものが、図１Ｂである。z軸方向への運動ができなくなったため、バルクのバンド構造である図１Ａは、kz=0の面に射影され、薄膜や電界効果を印加した場合などには、図１Ｂのようなバンド構造になる。図１Ｂのようなバンド構造は、シリコンで電界効果トランジスタを設計する際の基本であり、デバイス物理学の基本であると言っても差し支えない。このように２次元に閉じ込められた系は、２次元電子系と呼ばれている。また、薄膜でなく、ナノワイヤのような極微細線構造にすれば、更に、次元を低下させて、１次元電子系も形成することができる。
【００５０】
図１Ｂのようなバンド構造を前提とすると、上述のように、バルクでは、図１Ａの谷底(0，0，±k0)に対応する状態が、図１ＢではΓ点に来ていることがわかる。上述のように、この状態にいる電子は、z軸方向に動いていない。
【００５１】
このようなデバイス物理の基礎に立ち戻るならば、図１ＢでΓ点に存在する電子は、正孔と効率よく再結合し、発光素子として使えるはずであるという発想に至った。つまり、電子を閉じ込めることによって、電子は自由に動けなくなるわけであるから、同じくΓ点に存在するため運動量の小さい正孔と衝突した際、やはり運動量の小さい光を運動量とエネルギーの保存則を破ることなく、放出する事ができるわけである。上述のように、運動量とは、粒子が別の粒子に衝突した際に、どの位の衝撃で粒子を散乱するかという尺度である。我々は、電子を狭い領域に閉じ込める事によって、電子を動けなくするようにすれば、電子の運動量が失われるという事に気付いた。電子の運動量が小さくなれば、従来の方法では、難しかった散乱の際の運動量の保存則を満たす事ができるようになるため、シリコンなどのＩＶ族半導体であっても効率よく光るようになる。
【００５２】
このような発想の元、実際に、極薄のSi膜を１cm角の大きさに基板に部分的に形成し、そのフォトルミネッセンスを測定した結果を図２、図３、及び図４Ｂに示す。図２及び図４Ｂには、フォトルミネッセンスによる発光の強度を示してある。ここから、極薄のSi膜から大変強い発光強度が観測された事がわかる。この強度は、バルクのシリコンの間接遷移による発光と比べて数桁大きいものである。つまり、狭い領域に電子を閉じ込める事によって、我々は、シリコンなどのＩＶ族半導体が実効的に直接遷移型へと変化すると考えられる。また、図３には、この実験の際に得られたスペクトルのピークの波長を示してある。ここから、シリコンのバンドギャップより(式１４)で示されるエネルギーだけ大きい波長が得られている事が確認できた。これは、量子閉じ込め効果によって、エネルギーが離散的になる分だけ、バンドギャップが大きい事を反映しており、上述の原理が正しい事を示している。バンドギャップが大きくなった結果、どの程度発光波長が変わるかを計算した結果を、図４Ａに示した。
【００５３】
上述のように、シリコンの薄膜化によって、実効的にエネルギーの谷をΓ点とすることが可能となる。
【００５４】
上述のように、長距離の情報通信は光通信によって行われているが、そのための光素子には化合物半導体が使われている。化合物半導体でつくられたレーザーは効率が極めてよいが、高価な材料であるということと、材料が複数の元素からなっており制御が難しいということから集積化が進んでいないという問題がある。これは、たとえば、ひとつのレーザーや受光素子を化合物半導体で作った時の歩留りが７０%であったとすると、２つ組み合わせるだけで50%になってしまうという問題である。光集積回路（OptoElectronic IC、OEICと略）という言葉は存在するが、化合物半導体を用いた光素子の場合には、OEICの実現は、現実的には困難である。
【００５５】
これに対して、シリコンを用いたLSIの場合、最先端の微細加工を施した製品の場合、すでに一億個を超えるような電界効果型トランジスタ（Metal-Insulator-Semiconductor Field-Effect-Transistor）が集積化され、製品として大量生産されている。つまり、シリコンを用いた素子の場合は、高品質の単結晶シリコン基板が容易に入手可能なことから、ほぼ１００％に近い歩留りで複数の素子を作ることができるため、同じチップ上に大量の素子が集積化されていても、チップとしての歩留りを経済的にも現実的なレベルまで上げることが可能になっている。従って、シリコンやそれに順ずるゲルマニウムなどのIV族半導体を基準とした効率の高い発光素子を実現したいという課題がある。
【００５６】
さらに、光による高速通信の実現を考えると、シリコンチップ内またはチップ間を導波路を用いて接続する必要がある。このためには、単にＬＥＤとして発光するだけでは不十分で、単色性、直進性・可干渉性に優れ、強度や位相を高速に変調可能なレーザー・ダイオード（ＬＤ）を作製する必要がある。このようなＬＤを得るためには、ｐｎダイオードなどから構成される光源、導波路、ミラーを通常のシリコン・プロセスを用いて容易に形成できる構造を見出す必要がある。
【００５７】
たとえば、上記特許文献２には、希土類元素を添加したpn接合に、導波路型回折格子を組合わせる事によって、レーザー発振させるための構造が開示されている。この素子では、希土類元素からの発光を用いる事が特徴になっている。また、上記特許文献３には、シリコンを用いた発光ダイオードと基板に垂直な方向に積層した膜のミラーを組合わせる事によって、レーザー発振させる構造が開示されている。この素子では、発光部のpn接合が基板に垂直な方向に形成されている事が特徴になっている。しかし、上述のように、シリコンを光源のための主たる材料として用いた場合、発光効率が十分でないため、レーザー発振させる事が難しいという問題がある。
【００５８】
そこで、シリコン・チップ上にＬＤを形成する方法として、たとえば上記非特許文献6には、光源としての化合物半導体と導波路とミラーを合せた共振器をシリコンで作る方法が発表されている。この素子は、光源として化合物半導体を用い、共振器としてシリコンを用いたハイブリッド構造になっており、シリコンに閉じ込められた光のエバネッセント的なしみ出しがゲイン媒体となっている化合物半導体と重なる事でレーザー発振させることを特徴としている。しかし、このＬＤでは、化合物半導体をシリコン導波路上にボンディングした構造となることから、通常のシリコン・プロセスだけでは製作できず、高価な化合物半導体材料を用いるため低コスト化を実現するのが困難という問題がある。
【００５９】
本発明は、上記従来の課題を鑑みてなされたものであり、その目的は、通常のシリコン・プロセスを用いて容易に形成可能な方法によって、シリコンなどの基板上に、シリコンやそれに順ずるゲルマニウムなどのIV族半導体を基本構成要素としたシリコンレーザー素子及びその製造方法を提供することにある。
【課題を解決するための手段】
【００６０】
本発明において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００６１】
本発明による発光素子は、半導体基板上に設けられた第１の絶縁膜、例えば二酸化シリコン膜と、前記第１の絶縁膜上にそれぞれ設けられた電子を注入するための第１の電極と、正孔を注入するための第２の電極と、前記第１及び第２の電極に電気的に接続され、両電極に電圧を印加することにより、電子と正孔が注入されて光を放出する発光部と、発光部からの光を伝送するための導波路とをそれぞれ有し、発光部には第２の絶縁膜、例えば二酸化シリコン膜で表面を覆われた単結晶シリコンの極微細線を複数配置し、さらにその表面を第２の絶縁膜より屈折率の高い絶縁膜、例えばシリコン窒化膜で覆うことで導波路とキャビティを形成し、極微細線からの発光波長がλの場合に、極微細線を覆う絶縁膜の実効的な屈折率がｎのときに、λ/２ｎの周期で、光進行方向に沿って極微細線を並設することを特徴とするシリコンレーザーである。
【００６２】
なお、上記した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、上記した構成以外の本発明の構成の例は、本願明細書全体の記載または図面から明らかにされる。
【発明の効果】
【００６３】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００６４】
本発明によれば、シリコンなどの基板上に通常のシリコンプロセスを用いて容易に形成可能なシリコンレーザーを安価に提供できる。
【００６５】
本発明のその他の効果については、明細書全体の記載から明らかにされる。
【発明を実施するための最良の形態】
【００６６】
以下、本発明の実施例を図面に基づいて詳細に説明する。なお、実施例を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、本実施例で紹介する方法以外にも、材料や製造工程の組合せを変える等、多くの変更が可能である事は言うまでもない。
【００６７】
〈実施例１〉
本発明では、通常のシリコンプロセスを用いて容易に形成可能な方法によって作製したシリコンレーザー及びその製造方法を開示する。
【００６８】
ここで、図５Ａ〜図５Ｐは、それぞれ図６Ａ〜図６Ｐの横方向の断面図であり、例えば図５Ｍは、図６Ｍにおける断面ＡＡ´で切り出した時の構造を表している。
【００６９】
以下順をおって製造工程を説明する。
【００７０】
まず、図５Ａに示すように、支持基板として、下からシリコン基板１、 埋め込み酸化膜(Buried Oxide：以下BOXと略す。)２及びSilicon On Insulator（以下、SOIと略す。）層３が積層されたSOI基板を用意する。図６Ａに示すように、基板の上部からみるとSOI３が最表面に存在するが、SOI基板の厚さが薄い場合には、実際に試作すると下の基板が透過してみえることもある。ここで、SOI３を構成している単結晶シリコンとしては、表面に(100)面を有している基板を用いた。本実施例で試作したSOI３のプロセス前の初期膜厚は５５nmであった。また、BOX２の膜厚は約１μｍであった。光は誘電率（屈折率）の大きいところに集まる性質を有しているため、シリコン基板１とBOX２が隣接して存在する構造では、光がシリコンに吸収されやすいという性質がある。したがって、SOI３から放射される光を効率よく閉じ込めレーザー発振を容易にするためには、BOX２の膜厚はより厚い方が望ましい。しかし、BOX３が厚いと相対的にSOI３に生ずる膜厚バラツキが大きくなるという問題がある。BOX２の膜厚が1μm以上あり、バラツキの少ないSOI基板が入手困難な場合には、シリコン基板１を部分的に除去する工程を追加する事で、光を閉じ込めてレーザー発振することができる。
【００７１】
本実施例の他に、Silicon On Insulator（SOI）層３の面方位として、(111)面を表面結晶構造とするシリコンを用意し、そこに、シリコン・ゲルマニウムをエピタキシャル成長させた基板を用意しても差し支えない。その場合には、以下に示す薄膜シリコンパターン形成後の酸化処理と同様に、薄膜シリコン・ゲルマニウムパターンを形成した後、酸化処理を行うことでシリコンのみが二酸化シリコン層を形成し、これに伴って、薄膜パターンの中心部分でゲルマニウムの濃度が上昇して、単結晶のゲルマニウム細線を形成することができる。その結果、単結晶シリコンと同様に高効率で発光させることができる。
【００７２】
次に、レジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、異方性ドライエッチングを施すによって、SOI３を図５Ｂ及び図６Ｂに示すように、メサ形状に加工した。図では、簡略化するために、一つの素子しか示していないが、基板上に多くの素子を同時に形成している事は言うまでもない。シリコンプロセスを使っているため、歩留まり高く多くの素子を集積化できる。
【００７３】
また、図示していないが、上述の行程に引き続き、等方性ドライエッチングを施すことによって、メサ形状に加工したSOI３の角を丸める処理を施すようにしてもよい。このように角を丸める処理を施すことによって、この後の工程で酸化処理を施した場合に、エッジ部分のみに応力が集中して酸化が進まなくなる事を回避している。すなわち、仮に、角を丸める処理を施さないと、角周辺部分のSOI３が周囲と比べて厚くなるため、電流を流した場合に、この領域に集中して電流が流れてしまい発光効率が落ちるという問題が生じる。本実施例では、あらかじめこの点に対して対策を施すことができる。また、SOI３の角を丸める処理としては、本実施例で行った等方性ドライエッチングの他にも、高温水素アニールを施す事やウェットエッチングを施す事など他の製造方法も適用できることは言うまでもない。  また、本実施例で行ったようにSOI３をメサ形状に加工する代わりに、Shallow Trench Isolation  （STI）やLocal Oxidation of Si  (LOCOS)工程などによって素子分離を施しても差し支えない。
【００７４】
引き続き、表面を保護するために、SOI３の表面を約１５ nmに酸化して、図５Ｃ及び図６Ｃに示すように厚さ約３０nmの二酸化シリコン４を形成し、然る後、シリコン基板１の裏面に形成される二酸化シリコンを裏面洗浄によって除去した。二酸化シリコン膜４は、この後のプロセスで導入されるイオン注入によって基板が受けるダメージを軽減するばかりでなく、活性化熱処理によって不純物が大気中に抜けるのを抑制する役割がある。二酸化シリコン4は必ずしも熱酸化プロセスによって形成する必要もなく、Chemical Vapor Deposition (CVD)などの装置を用いて、表面にのみ堆積させる工程を用いても差し支えない。
【００７５】
次に、図５Ｄ及び図６に示すように、窒化シリコン５を全面に100nmの厚さで堆積させた後、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、異方性ドライエッチングを用いて窒化シリコン５を加工し、図５Ｅ及び図６Ｅの状態とした。残った窒化シリコン５は、次の工程の酸化処理の際のマスク材料として用いる。引き続き、洗浄工程及びフッ酸を用いたウェットエッチングによって、開口部に存在する表面の二酸化シリコン4を除去した後、酸化処理を行うことによってSOI３の所望の領域を所定の膜厚まで薄膜化した薄膜シリコン6を形成し、同時に表面に熱酸化膜7を形成した。ここでは、薄膜シリコンの厚さが２１ｎｍとなるように酸化時間と温度を調節し、図５Ｆ及び図６Ｆの状態とした。酸化されいない厚いＳＯＩ３は図５Ｆの状態で４０ｎｍであったため、厚いＳＯＩ３と薄膜シリコン６の厚さ比はおよそ２：１となる。この程度の膜厚比であれば、膜厚が急激に変化する局所酸化のエッジ部分かかる応力起因の歪は問題にならない。ここで、酸化前に表面の二酸化シリコン４を部分的に除去したのは、洗浄工程などを経て二酸化シリコン４に発生するダメージを考慮したためである。ダメージを受けた膜を残したまま酸化工程を行うと、シリコンが不均一に酸化され、膜厚のバラツキが生じ易いからである。
【００７６】
引き続き、洗浄工程と熱燐酸によるウェットエッチングによって、窒化シリコン5を除去し図５G及び図６Gの状態とした。引き続き、イオン注入によって不純物をSOI3中の所望の領域に入れる。その際、二酸化シリコン4と熱酸化膜7の膜厚差を利用する事によって、熱酸化膜7下の薄膜シリコン6にはほとんど不純物が注入されないようにした。これは、発光部に高濃度の不純物が残ると、不純物が非発光再結合中心となり、発光効率を低下させるため、発光部分の不純物濃度は低い方が望ましいからである。結果として、薄膜シリコン6の不純物濃度は1×1015/cm3程度となった。
【００７７】
不純物注入に際しては、まず、フォトリソグラフィーを用いたレジストのパターニングによって、所望の領域のみにレジストを残した後に、BF2イオンを加速エネルギー：１５ｋeV、ドーズ量：1×1015/cm2でイオン注入することによって、SOI3中に、p型Si電極8を形成した。引き続き、レジストを除去した後に、再び、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残した後に、Pイオンを加速エネルギー：１０ｋeV、ドーズ量1×1015/cm2でイオン注入することによって、SOI層3中にn型Si電極9を形成した。このようにするこにより、図５H及び図６H（１）の状態とした。図６H（ａ）は上部から見た最表面の膜を表す図となっており、これではイオン注入した様子がわからないため、二酸化シリコン膜４の下部の様子を示したものが、図６H（ｂ）に示している。実際に、製造工程中に、光学顕微鏡を使って検査をしたところ、二酸化シリコン膜4はガラスであるため、透けて見え、異なる不純物を注入した領域が若干別の色に見える事が確認された。
【００７８】
このイオン注入工程においては、イオンが注入された部分のSOI３がアモルファス化するため、結晶性が悪くなる。そこで、図には示していないが、SOI３の表面のみがアモルファス化し、SOI３がBOX2と隣接している領域には結晶シリコンが残るようにしている事が重要となる。イオン注入の加速電圧を高く設定しすぎると、イオン注入した領域のSOI3のすべてを非晶質化してしまうため、その後のアニール処理を施しても、単結晶性が回復せずに、多結晶となってしまうという問題が生じる。本実施例で設定したようなイオン注入条件にすれば、BOX2と隣接している領域には結晶シリコンが残っているため、イオン注入後の活性化熱処理などによって、結晶性を回復させる事ができる。効率よく発光させるためには、単結晶性が良い事は、極めて重要である。
【００７９】
引き続き、活性化熱処理を施して、不純物を活性化するとともに、イオン注入処理によってダメージを受けたＳＯＩ層３の領域の単結晶性を回復させても良い。しかしながら、本実施例では工程数の簡略化のため、ここでは活性化処理を行わずに、以下に示すように酸化処理を行うのと同時に不純物を活性化させるという製造工程を採用した。これによって、工程数を削減できるため、製造コストを削減できる。ただし、ここで、活性化と単結晶性の熱処理を施しておいても問題ない。
【００８０】
次に、洗浄工程及びフッ酸を用いたウエットエッチングによって、表面及び薄膜シリコン上の二酸化シリコンを除去して図５I及び図６Iの状態とした。
【００８１】
さらに電子線リソグラフィ用のレジストを塗布し、所定の温度でプリベークして図５J及び図６Jの状態とした。パターンニングに際しては、以下のシリコンパターンの酸化工程で、二酸化シリコン中にシリコン極微細線が寸法制御性良く形成されるためには、微細パターンの幅と高さが重要となる。厚い酸化膜であるBOX2上では、シリコンパターンの酸化がBOX2とシリコンパターンの界面（下面）からも進行するため、シリコンパターンのアスペクト（高さ／幅）比が大きいほうが好ましい。
【００８２】
ここでは、図５K及び図６Kに示すように、４０ｎｍ幅のレジストパターン１１を電子線リソグラフィで形成し、さらに、このレジストパターンをエッチングマスクとして４０ｎｍ幅の薄膜シリコンパターン１２を形成して、図５L及び図６Lの状態とした。薄膜シリコンの厚さが２１ｎｍであることから、アスペクト比は０．５以上あり、通常の酸化工程で高い制御性と再現性を確保することができる。
【００８３】
さらに、レジストパターン１１は、シリコン極微細線の間隔ｄがλ（発光波長）/２ｎ（ｎは極微細線を覆う絶縁膜の実効的な屈折率）になるような間隔で形成を行った。ここで、ｄを決めるためには、屈折率ｎを求める必要がある。屈折率ｎは、基板に垂直な方向で、絶縁膜の2次元の実効的な屈折率とした。発光波長を８５０ｎｍとし、薄膜シリコンパターンの酸化工程で形成される二酸化シリコンの厚さがおよそ４０ｎｍ（発光波長における二酸化シリコンの屈折率は１．４７）で、さらにその二酸化シリコンを覆い、導波路となる窒化シリコンの厚さを２５０ｎｍ（発光波長における窒化シリコンの屈折率は１．９８）に設定し、またシリコン極微細線の下層となるBOX２の厚さが１μｍであることから、これらの絶縁膜の２次元の実効的な屈折率ｎは１．７７と見積もられる。これよりシリコン極微細線の間隔ｄが２４０ｎｍと求まり、４０ｎｍ幅のレジストパターンの中心にシリコン極微細線が形成されることから、隣のレジストパターンとの間隔を２００ｎｍとした。本実施例では、リソグラフィに電子線を用いたが、半導体微細加工の主流であるフォトリソグラフィ、例えばArF（光源波長λ=193nm）、さらに微細化が期待できるＥＵＶ（光源波長λ=13.5nm）等を用いることもできる。また、上記絶縁膜およびBOX2の厚さ、発光波長λに応じて、シリコン極微細線の間隔ｄを変更する必要がある場合には、レジストパターンの設計を変えることで容易に行うことができる。
【００８４】
次に、薄膜シリコンパターン１２の酸化処理を行い、図５M及び図６Mの状態とした。ここで酸化のための条件は極めて重要である。我々は、通常のシリコンプロセスで良く使われる1000℃以下の処理温度と時間の調整により、シリコン極微細線１４が得られるように形成した結果、直径約２ｎｍの極微細線を得ることができた。同様のプロセスによって、直径が５ｎｍ、及び１ｎｍの極微細線が得られることを確認した。これに対して、処理温度１０００℃以上にすると酸化が完全に進み細線が得られないことを確認した。また、酸化を８００℃まで下げて行うと、直径１０ｎｍ以下の極微細線が得られないことを見出した。図６Mでは、簡略化のため、シリコン極微細線１４の数を１０本程度しか図示していないが、実際にはずっと多くのシリコン極微細線を形成した。より具体的には、薄膜シリコンパターンの形成領域を１００μｍとしたため、１００÷０．２４≒４２０本程度形成した。
【００８５】
引き続き、全面に窒化シリコンを堆積させた後、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、異方性ドライエッチングを用いて窒化シリコンを加工することによって、図５N及び図６Nの状態とした。窒化シリコン膜１６は導波路兼ミラーとなる光共振器として機能する。発光素子であるシリコン極微細線１４の水平方向に、シリコン窒化膜１６と二酸化シリコン膜１３を置く構造をとることで、光は導波路内に閉じ込められ、窒化シリコン膜の間を反射しながら進行する。したがって、シリコン極微細線１４の間隔を光の波長λの１／２ｎになるように設計することで、窒化シリコン膜はミラーとして効率よく機能することができる。また、窒化シリコン膜１６の導波路方向と垂直方向の横幅は１μｍとした。なお、前記シリコン微細細線１４はたとえば断面が丸等の点状（直径１０ｎｍ以下）で形成する場合を示している。しかし、これに限定されることはなく、たとえば、シリコン基板Ｉの垂直方向に長辺を有する矩形等の面状であっても同様の効果が得られる。本実施例の窒化シリコン膜の堆積構造として、シリコン極微細線上部で凸部、シリコン極微細線間で凹部となるような段差をつける構造であっても差し支えない。このような周期的な凹凸構造の形成により、シリコン極微細線１４の水平方向にシリコン窒化膜と大気との屈折率差を利用した、強い光閉じ込めを行うことができる。その場合には下記に示すＡｌ電極形成工程で、二酸化シリコン膜17を全面に堆積した後、リソグラフィを用いたレジストパターニングで所望の領域にエッチングマスクとして残した後、フッ酸を用いたウエットエッチングによって、シリコン窒化膜上部の二酸化シリコンを除去すれば作製可能となる。  引き続き、CVD装置を用いて、全面に二酸化シリコン１７を基板の表面に1μm堆積させることによって図５O及び図６Oの状態とした。  引き続き、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、フッ酸を用いたウェットエッチングによって、二酸化シリコンの一部に開口部１８を形成することによって図５P及び図６Pの状態とした。
【００８６】
引き続き、全面にTiN及びAlを堆積させた後、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、燐酸、酢酸、及び硝酸を含むエッチング溶液を用いてAlをウェットエッチングし、その後、アンモニアと過水（過酸化水素水）を含むエッチング溶液を用いてTiNをウェットエッチングした。その結果、TiN電極１9、及び、Al電極20をパターニングして、図５Q及び図６Qの状態に加工した。その後、400℃の温度で水素アニール処理を施し、プロセス中に生じた欠陥を水素終端する処理をおこなった。
【００８７】
上述のように、BOX2の膜厚が1μm以上の場合には、これで素子形成工程が完成となる。しかし、BOX2の膜厚が1μm程度より薄い場合には、引き続き、支持シリコン基板1を局所的に除去する工程を追加する必要がある。以下にその工程例を開示する。
【００８８】
図５Rに示すように、裏面に窒化シリコン膜２1を100nmの厚さで堆積させた後、表面に有機材料からなる保護膜を塗布し（図示せず）、シリコン基板の裏面側に対して、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、ドライエッチングを用いた異方性エッチングによってシリコン窒化膜21をパターニングした。この際、シリコン窒化膜直下に存在するシリコン基板1を局所的に除去するために、表面のパターンと位置合せをしてから、裏面側にフォトリソグラフィーを行った。このような加工は、Micro Electro Mechanical Systems(MEMS)などを作成する際に、用いられる一般的な方法である。その後、アルカリエッチング溶液を用いた異方性エッチングによって、シリコン基板1の所望の部分に開口部２2を形成した後、表面をアセトン及びメタノールを用いた有機洗浄することによって、上述の有機保護膜（図示せず）を除去することで、図５Sの状態に加工した。図６Sには、点線で裏面開口部分の位置も示している。。
【００８９】
本実施例のように、異方性ウェットエッチングを用いて支持基板の一部を除去する代わりに、Silicon-on-nothing基板を形成する場合の公知技術である水素雰囲気中でのアニール処理や水素などのイオン注入などのプロセスを使って、支持シリコン基板を部分的に除去しても差し支えない。
【００９０】
本実施例では、シリコン極微細線の間隔が光の波長λの１／２ｎになるように設計したが、複数のシリコン細線を密集させて１つの群として扱い、その群同士の間隔を光の波長λの１／２ｎになるように設計、パターン形成した後、上記と同様のプロセスを行うことで発光素子を形成しても差し支えない。
【００９１】
また、本実施例の他に、膜厚１０ｎｍ以下のフィン状の薄膜シリコンが二酸化シリコン内部に形成されるように通常のシリコンプロセスを行い、それら複数のフィンの間隔が光の波長λの１／２ｎになるような発光素子を形成しても差し支えない。
【００９２】
光集積回路を作成する場合には、この後、所望の配線工程を施し、同一基板上に形成されたCMOS集積回路などと作成したシリコン・レーザー素子を連結させる工程を付与すればよい。また、CMOS回路を作成する際には、本実施例で開示したシリコン・レーザーを作成する前に、あらかじめCMOS回路を作成しておいても差し支えない。逆に、シリコン・レーザー素子を作成した後にCMOS回路を作成しても差し支えない。更に、本実施例で開示した配線工程などは、CMOS回路の配線工程と同時に行っても差し支えない。集積回路作成に際しては、作成工程順に関して、これら多くの変形が可能であることは言うまでもない。
【００９３】
作製したシリコン・レーザーは、設計波長の約850nmで発振し、そのスペクトル解析によると単一モードであった。これは、本発明によるSiレーザーが分布帰還型(Distributed Feed-Back)の構造をしており、ミラーの周期構造から決まる波長を選択的に増強するためである。レーザー光はシリコン基板1に対して水平方向に出るため、オンチップ上での光配線などの用途に最適であることも実証された。
【００９４】
〈実施例２〉
本実施例では、ミラー構造として、分布ブラッグ反射型(Distributed Bragg Reflector、 DBRと略)を用いたシリコン・レーザーの構造及びその製造方法を説明する。
【００９５】
図５A〜図５M、及び図７N〜図７Pにおいて、製造工程を順に断面構造で示す。また、図6Ａ〜図６M、図８N〜図８Pは、基板の上部から見た製造工程順の模式図を示す。
【００９６】
まず、実施例１と同様の製造工程、すなわち、図５A〜図５M、及び図６A〜図６Mに示した製造工程順に従って、素子を作製する。これにより、、シリコン極微細線を形成し、全面に窒化シリコンを堆積させた後、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、異方性ドライエッチングを用いて窒化シリコンをパターニングする。これによって、窒化シリコン導波路１６、及び、Distributed Bragg Reflector (DBR) ミラー２３を形成する。これにより、図７N及び図８Nの状態とした。図７Nは、図８NのAA'断面で切り出した時の構造を表している。ここで、図８Nに示したように、上部から見た場合に、DBRミラー２３は島形状にパターニングした。光は実施例１と同様に導波路に沿って進行するが、端面に配置されたDBRミラー２３によって反射するため、導波路１６とDBRミラー２３を合せて光共振器として機能する。DBRミラー２３中の窒化シリコンの幅は、窒化シリコン中での光の波長の約1/4になるように設計した。より具体的には、発光波長を８５０ｎｍとして、窒化シリコンの屈折率は１．９８と見積もられるため、島の幅は107ｎｍとなるようにした。
【００９７】
また、窒化シリコンの島と島の間のスペース間隔は、後に堆積する二酸化シリコン１７中での光の波長の1/4になるように設計した。より具体的には、発光波長を850nmとして、二酸化シリコン中で埋められた部分の屈折率は１．４７と見積もられるため、発光波長を850nmの時の窒化シリコンの島と島の間のスペース間隔は１４５nmとした。窒化シリコンからなる島の導波方向と垂直方向の横幅は1μmとした。図８Nでは、簡略化のため、窒化シリコンからなる島の数は数個しか図示していないが、実際には100個の島を形成した。共振長となる導波路１６の長さは１00μmとし、幅は1μmとした。
【００９８】
引き続き、CVD装置を用いて、全面に二酸化シリコン１７を基板の表面に1μm堆積させて図７O及び図８Oの状態とした。上述のように、DBRミラー２３中の窒化シリコンの島と島の間のスペースは、二酸化シリコン１７によって埋め込まれた。
【００９９】
引き続き、全面にTiN及びAlを堆積させた後、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、燐酸、酢酸、及び硝酸を含むエッチング溶液を用いてAlをウェットエッチングし、その後、アンモニアと過水を含むエッチング溶液を用いてTiNをウェットエッチングした。その結果、TiN電極、及び、Al電極をパターニングして、図７Ｐ及び図８Ｐの状態に加工した。その後、400℃の温度で水素アニール処理を施し、プロセス中に生じた欠陥を水素終端する処理を行った。。
【０１００】
上述のように、BOX2の膜厚が1μm以上の場合には、これで素子形成工程が完成となる。しかし、BOX2の膜厚が1μm程度より薄い場合には、実施例１と同様に、支持シリコン基板1を局所的に除去する工程を追加することで発光素子を得ることができる。
【０１０１】
本実施例では、シリコン極微細線の間隔が光の波長λの１／２ｎになるように設計したが複数のシリコン細線を密集させて１つの群として扱い、その群同士の間隔を光の波長λの１／２ｎになるように設計、パターン形成した後、上記と同様のプロセスを行うことで発光素子を形成しても差し支えない。
【０１０２】
また、図６Mのシリコン極微細線１４が一様に密集するように、例えば、シリコン極微細線の間隔が光の波長λの１／２０ｎ程度、あるいはレジストパターン形成可能であれば１／４０ｎになるように設計し、上記と同様のプロセスを行い、導波路とDBRミラーを形成することで、より高出力のレーザー素子を得るのに好適となる。
【０１０３】
また、本実施例の他に、膜厚１０ｎｍ以下のフィン状の薄膜シリコンが二酸化シリコン内部に形成されるように通常のシリコンプロセスを行い、それら複数のフィンの間隔が光の波長λの１／２ｎ、あるいは上記のように１／２０ｎ程度、及び１／４０ｎ程度になるような密集したフィンを並べた発光素子を形成しても差し支えない。
【０１０４】
作成したシリコン・レーザーは、設計波長の約850nmで発振し、そのスペクトル解析によると単一モードであった。これは、DBRミラーの周期構造から決まる波長を選択的に増強するためである。このようなDBRミラーは、シリコンプロセス技術では、元来、プレーナー・テクノロジーであるため容易に作製することができる。実際、本実施例で開示したように、窒化シリコンのパターニングとその後の二酸化シリコン堆積という簡単なプロセスによって高効率のDBRミラーを作成する事ができる。
【０１０５】
〈実施例３〉
本実施例では、DFB型シリコンレーザーの構造とその製造方法について説雌する。
【０１０６】
図５A〜図５M、及び図９N〜図９Pにおいて、製造工程を順に断面構造で示す。また、図６Ａ〜図６M、図１０N〜図１０Pは、基板の上部から見た製造工程順の模式図を示す。
【０１０７】
まず、実施例１と同様の製造工程、すなわち、図５Ａ〜図５J、及び図６Ａ〜図６Jに示した製造工程順にそって、素子を作製する。これにより、シリコン薄膜を形成して全面にレジストを塗布した後、シリコン極微細線の間隔が光の波長λの１／２０ｎ程度になるようにレジストパターンを形成する（図５K及び図６K参照）。より具体的には、レジストパターンの幅を２０ｎｍとし、隣のレジストパターンとの間隔を５ｎｍとした。さらに、このレジストパターンをエッチングマスクとして２０ｎｍ幅の薄膜シリコンパターン１２を形成して、図５L及び図６Lの状態とした。
【０１０８】
次に、薄膜シリコンパターン１２の酸化処理を行い、図５M及び図６Mの状態とした。ここでは、二酸化シリコン内部に１ｎｍのシリコン極微細線が形成され、また二酸化シリコンの体積膨張により、二酸化シリコン間に隙間ができないように処理温度と時間を調整した。このような酸化工程は、通常の酸化処理で容易に行うことができる。
【０１０９】
引き続き、全面に窒化シリコンを堆積させた後、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、異方性ドライエッチングを用いて窒化シリコン２３をパターニングしし図９N及び図１０Nの状態とした。窒化シリコン２３は、導波路兼ミラーとして機能する光共振器となっている。ここで、共振長となる窒化シリコン２３の長さは、１００μmとした。また、窒化シリコン２３は、太い部分と細い部分が交互に繰り返される背骨のような構造をしているが、窒化シリコン２３の太い部分を2μmとし、細い部分を1μmとした。また、導波路内に閉じ込められた光の進行方向に対する、窒化シリコン２３の太い部分と細い部分の長さは、いずれも導波路中での波長の1/4になるように設計した。より具体的には、発光波長を850nmとして、窒化シリコン２３の導波路部分の実効屈折率は１．７７程度と見積もられるため、窒化シリコン２３の太い部分と細い部分の長さは、いずれも120nmとなるようにした。
【０１１０】
引き続き、CVD装置を用いて、全面に二酸化シリコン１７を基板の表面に1μm堆積させて図９O及び図１０Oの状態とした。DBRミラーとなる窒化シリコン２３中の窒化シリコンの島と島の間のスペースは、二酸化シリコン１７によって埋め込まれた。
【０１１１】
引き続き、全面にTiN及びAlを堆積させた後、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、燐酸、酢酸、及び硝酸を含むエッチング溶液を用いてAlをウェットエッチングし、その後、アンモニアと過水を含むエッチング溶液を用いてTiNをウェットエッチングした。その結果、TiN電極、及び、Al電極をパターニングして、図９Ｐ及び図１０Ｐの状態に加工した。その後、400℃の温度で水素アニール処理を施し、プロセス中に生じた欠陥を水素終端する処理を行った。
【０１１２】
上述のように、BOX2の膜厚が1μm以上の場合には、これで素子形成工程が完成となる。
【０１１３】
作成したシリコン・レーザーは、設計波長の約８５０nmで発振し、そのスペクトル解析によると単一モードであった。これは、シリコン・レーザーが窒化シリコン２３の太い部分と細い部分が交互に繰り返される背骨のような周期構造から決まる波長を選択的に増強するためである。
【０１１４】
このように、太さの異なる窒化シリコン２３を交互に連結させると、実効的に導波路中の屈折率を変化させる事ができる。
【０１１５】
さらに、窒化シリコン２３の側面が空気に隣接している場合には、屈折率約２．０の窒化シリコンと屈折率約１．０の空気との間に約１．０と大きな屈折率を確保できるため、導波路中の光に対して大きな変調を与えることができる。導波路中に周期的にミラーが配置されているのと同様の効果があり、大きな分布帰還効果を与えることができる。したがって、窒化シリコン２３の周辺の二酸化シリコン１７を通常のシリコンプロセスで除去し、空気と隣接させることで容易に作製することができる。
【０１１６】
〈実施例４〉
本実施例では、発光部にイオン注入がされていない領域（i領域）を有するシリコン・レーザーの構造及びその製造方法を説明する。i領域を形成することで、電子と正孔の両方を閉じ込めることができるため、電子と正孔が衝突して対消滅する確率が高まり、発光効率をより高められる利点を有する。
【０１１７】
図５A〜図５C、及び図１１D〜図１１Jにおいて、製造工程を順に断面構造で示す。また、図６A〜図６C、及び図１２D〜図１２Jは基板の上部から見た製造工程順の模式図を示す。
【０１１８】
まず、実施例１と同様の製造工程、すなわち、図５A〜図５C、及び図６A〜図６Cに示した製造工程順に従い、図５C及び図６Cに示すように厚さ約１５nmの二酸化シリコン４を形成する。、然る後、シリコン基板１の裏面に形成される二酸化シリコンを裏面洗浄によって除去する。その後フォトリソグラフィーを用いたレジストパターニング２４によって、所望の領域のみにレジストを残した後に、BF2イオンを加速エネルギー：15keV，、ドーズ量：1×1015/cm2でイオン注入することによって、SOI層3中に、P型不純物注入領域２５を形成しし図１１D及び１２Dの状態とした。
【０１１９】
引き続き、レジストを除去した後に、再び、フォトリソグラフィーを用いたレジストパターニング２４によって、所望の領域のみにレジストを残した後に、Pイオンを加速エネルギー10keV，、ドーズ量1×1015/cm2でイオン注入し、SOI層3中にN型不純物注入領域２６を形成した。この状態を図１１E及び図１２Eに示す。ここでは、反転マスクを用いることによりi領域を形成た。
【０１２０】
引き続き、レジスト除去した後、窒化シリコン２７を全面に100nmの厚さで堆積させた（実施例１の図５Dと同様の状態とした）。さらに、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、異方性ドライエッチングを用いて窒化シリコン２７を加工し、図１１F及び図１２Fの状態とした。残った窒化シリコン２７は、次の工程の酸化処理の際のマスク材料として用いる。引き続き、洗浄工程及びフッ酸を用いたウェットエッチングによって、開口部に存在する表面の二酸化シリコン4を除去した後、酸化処理を行うことによってSOI３の所望の領域を所定の膜厚まで薄膜化し、かつi領域を有する薄膜シリコン２８を形成し、同時に表面に熱酸化膜２９を形成した。ここでは、薄膜シリコンの厚さが２１ｎｍとなるように酸化時間と温度を調節し、図１１G及び図１２Gの状態とした。酸化されいない厚いＳＯＩ３は図１１Gの状態で４０ｎｍであったため、厚いＳＯＩ３と薄膜シリコン２８の厚さ比はおよそ２：１とした。
【０１２１】
引き続き、洗浄工程と熱燐酸によるウェットエッチングによって、窒化シリコン２７を除去した後、洗浄工程及びフッ酸を用いたウエットエッチングによって、表面及び薄膜シリコン上の二酸化シリコンを除去して図１１H及び図１２Hの状態とした。
【０１２２】
さらに電子線リソグラフィ用のレジストを塗布し、実施例１と同様にλ（発光波長）/２ｎ（ｎは極微細線を覆う絶縁膜の実効的な屈折率）になるような間隔で形成を行った。ここでは、４０ｎｍ幅のレジストパターン３０を、隣のレジストパターンとの間隔を２００ｎｍとして電子線リソグラフィで形成し（図１１I及び図１２I参照）、さらにこのレジストパターン３０をエッチングマスクとして４０ｎｍ幅の薄膜シリコンパターン３１を形成して、図１１J及び図１２Jの状態とした。薄膜シリコンの厚さが２１ｎｍであることから、アスペクト比は０．５以上あり、通常の酸化工程で高い制御性と再現性を確保することができる。以下実施例１と同様な製造工程で、シリコン極微細線を形成した後、全面に窒化シリコンを堆積させた後、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、異方性ドライエッチングを用いて窒化シリコンをパターニングすることによって、実施例１および実施例２と同様な発光素子を製作することができた。
【０１２３】
〈実施例５〉
本実施例では、フォトニクス結晶を光共振器に用いたシリコンレーザの構造及びその製造方法を説明する。
【０１２４】
図５A〜図５M、及び図１３N〜図１３Pにおいて、製造工程を順に断面構造で示す。また、図６Ａ〜図６M、図１４N〜図１４Pは、基板の上部から見た製造工程順の模式図を示す。
【０１２５】
まず、実施例１と同様の製造工程、すなわち、図５A〜図５M、及び図６A〜図６Mに示した製造工程順に従い、薄膜シリコンを形成した後、電子線リソグラフィ用のレジストを塗布し、３０ｎｍ幅でかつ１０ｎｍの間隔でレジストパターンを形成する。実施例１と同様な製造工程で、レジストパターンをエッチングマスクに用いて、シリコン細線を形成した後、従来のULSI層間絶縁膜による平坦化技術を用いて、シリコン極微細線上部と非シリコン極微細線上部との段差が無くなるように二酸化シリコン膜３２による平坦化を行い、図１３N及び図１４Nの状態とした。この二酸化シリコン膜は、シリコン極微細線上部で１００ｎｍ以下になるようにCVD法で堆積させた。
【０１２６】
本実施例では、二酸化シリコン膜による平坦化を行ったが、実施例３のようにシリコン細線形成後の酸化処理で二酸化シリコンの体積膨張により、二酸化シリコン間に隙間ができないような製造工程にすれば、平坦化工程を省いてもよい。
【０１２７】
引き続き、全面に窒化シリコンを２５０ｎｍ堆積させた後、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、異方性ドライエッチングを用いて窒化シリコン膜３３を加工することによって、図１３O及び図１４Oの状態とした。次に電子線リソグラフィを用いたレジストパターニングを行い、そのレジストパターンをマスクにして、窒化シリコン膜３３に、発光波長λよりも充分小さい、例えば、λ／１０程度の直径になるようなホールパターン３４を、λ／２程度の間隔で三角格子をなして周期的に配置する。
【０１２８】
この様な周期構造によって、フォトニックバンドギャップが作りだされ、そのバンドギャップに相当する光は面内方向を通過できないが、周期構造を乱して欠陥を作製することで、光をそこから取り出すことが可能となる。また点欠陥は、光を欠陥内に捉えることができるため、共振器として働き、光の増幅及びレーザー発振が可能となる。さらに、線状に欠陥を導入することで導波路を形成することができる。また、周期構造のない垂直方向においては、コンタクトホールを含む窒化シリコン膜の実効的な屈折率と空気の屈折率の差で光閉じ込めが可能となる。
【０１２９】
図１３P及び図１４Pでは、点欠陥や線状欠陥を形成した。また本実施例では、コンタクトホール形成による空孔率は５０％とし、体積比で窒化シリコンと空気が５：５になるように構成した。この場合の窒化シリコン膜の実効的な屈折率は約１．５と見なすことができる。
【０１３０】
以下実施例１の図５O〜図５Q及び図６O〜図６Qと同様の製造工程によって、CVD装置を用いて、全面に二酸化シリコンを基板の表面に1μm堆積させた後、フォトリソグラフィーを用いたレジスト・パターニングによって、レジストを所望の領域にのみ残した後、フッ酸を用いたウェットエッチングによって、電極配線をするための開口部の形成を行った。
【０１３１】
引き続き、全面にTiN及びAlを堆積させた後、燐酸、酢酸、及び硝酸を含むエッチング溶液を用いてAlをウェットエッチングし、その後、アンモニアと過水を含むエッチング溶液を用いてTiNをウェットエッチングした。さらに、レジストパターンを除去することにより、TiN電極、及び、Al電極配線を形成した。
【０１３２】
引き続き、フォトリソグラフィーを用いたレジスト・パターニングによって、、レジストを所望の領域にのみ残した後、フッ酸を用いたウェットエッチングによって、窒化シリコン膜３３上部の二酸化シリコン膜除去を行った。その後、400℃の温度で水素アニール処理を施し、プロセス中に生じた欠陥を水素終端する処理をおこなって、フォトニクス結晶を有するシリコンレーザー素子を完成させた。
【０１３３】
作成したシリコン・レーザーは、設計波長の約８５０nmで発振し、そのスペクトル解析によると単一モードであった。窒化シリコン膜に2次元周期構造と欠陥を導入することで、フォトニックバンドギャップに対応した光の共振器を通常のシリコンプロセスで簡単に作製できる。
【０１３４】
〈実施例６〉
図１５は、本発明の実施例６を示す光電子集積回路の基板を上部から見た概略図である。
【０１３５】
光集積回路を作成する場合には、この後、所望の配線工程を施し、同一基板上に形成されたCMOS集積回路などと作成したシリコン・レーザー素子を連結させる工程を付与すればよい。また、CMOS回路を作成する際には、本実施例で開示したシリコン・レーザーを作成する前に、あらかじめCMOS回路を作成しておいても差し支えない。逆に、シリコン・レーザー素子を作成した後にCMOS回路を作成しても差し支えない。更に、本実施例で開示した配線工程などは、CMOS回路の配線工程と同時に行っても差し支えない。集積回路作成に際しては、作成工程順に関して、これら多くの変形が可能であることは言うまでもない。
【０１３６】
このようにして作製された光電子集積回路では、実施例１〜５に示した手法で作製した発光素子１５０２からの光は、分岐して光導波路１５０４を通して光変調器アレイの各光変調器１５０３に導かれる。ここで、集積回路（LSI）１５０１の複数の出力端子から出た電気信号は、デマルプレクサ（図示しない）によってデータの統合が行われ、例えば４つの光変調器に振り分けられ、光変調器ドライバ（図示しない）を介して出力電気信号にしたがって、各光変調器で変調され、光導波路を通じて、受光素子アレイの各受光素子１５０５、マルチプレクサ（図示しない）に導かれ、再度もとのビットに変換されて、他の集積回路（LSI）１５０６に伝送される。尚、本実施例ではLSIの入出力装置が光出力部、光入力部の２つの機能を備えて、双方向の光伝送を可能にした例であるが、本発明がこのような構成に限定されないことは言うまでもない。
【図面の簡単な説明】
【０１３７】
【図１Ａ】本発明の原理の説明をするためのシリコンのバルク状態でのバンド構造を示す図である。
【図１Ｂ】本発明の原理の説明をするためのシリコンの薄膜状態またはゲート電界印加状態でのバンド構造を示す図である。
【図２】本発明の原理を実証する実験データ、極薄シリコン層からの発光強度を示す図である。
【図３】本発明の原理を実証する実験データ、極薄シリコン層からの発光波長を示す図である。
【図４Ａ】本発明の原理にもとづく発光波長の極薄シリコン層膜厚依存性を示す図である。
【図４Ｂ】本発明の原理にもとづく発光波長・強度の極薄シリコン層膜厚依存性を示す図である。
【図５Ａ】本発明の第１の実施例によるシリコンレーザーの一連の製造工程のうちの一行程を示す断面図である。
【図５Ｂ】本発明の第１の実施例によるシリコンレーザーの一連の製造工程のうちの一行程を示す断面図である。
【図５Ｃ】本発明の第１の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す断面図である。
【図５Ｄ】本発明の第１の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す断面図である。
【図５Ｅ】本発明の第１の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す断面図である。
【図５Ｆ】本発明の第１の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す断面図である。
【図５Ｇ】本発明の第１の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す断面図である。
【図５Ｈ】本発明の第１の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す断面図である。
【図５Ｉ】本発明の第１の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す断面図である。
【図５Ｊ】本発明の第１の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す断面図である。
【図５Ｋ】本発明の第１の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す断面図である。
【図５Ｌ】本発明の第１の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す断面図である。
【図５Ｍ】本発明の第１の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す断面図である。
【図５Ｎ】本発明の第１の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す断面図である。
【図５Ｏ】本発明の第１の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す断面図である。
【図５Ｐ】本発明の第１の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す断面図である。
【図５Ｑ】本発明の第１の実施例によるシリコンレーザーの一連の製造工程のうちの工程を示す断面図である。
【図５Ｒ】本発明の第１の実施例によるシリコンレーザーの一連の製造工程のうちの一行程を示す断面図である。
【図５Ｓ】本発明の第１の実施例によるシリコンレーザーの一連の製造工程のうちの行程を示す断面図である。
【図６Ａ】本発明の第１の実施例によるシリコンレーザーの一連の製造工程のうちの一行程を示す平面図である。
【図６Ｂ】本発明の第１の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す平面図である。
【図６Ｃ】本発明の第１の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す平面図である。
【図６Ｄ】本発明の第１の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す平面図である。
【図６Ｅ】本発明の第１の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す平面図である。
【図６Ｆ】本発明の第１の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す平面図である。
【図６Ｇ】本発明の第１の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す平面図である。
【図６Ｈ（ａ）】本発明の第１の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す平面図である。
【図６Ｈ（ｂ）】図６Ｈ（ａ）に示す二酸化シリコン膜４の下部の様子を示す図である。
【図６Ｉ】本発明の第１の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す平面図である。
【図６Ｊ】本発明の第１の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す平面図である。
【図６Ｋ】本発明の第１の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す平面図である。
【図６Ｌ】本発明の第１の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す平面図である。
【図６Ｍ】本発明の第１の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す平面図である。
【図６Ｎ】本発明の第１の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す平面図である。
【図６Ｏ】本発明の第１の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す平面図である。
【図６Ｐ】本発明の第１の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す平面図である。
【図６Ｑ】本発明の第１の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す平面図である。
【図６Ｒ】本発明の第１の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す平面図である。
【図６Ｓ】本発明の第１の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す平面図である。
【図７Ｎ】本発明の第２の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す断面図である。
【図７Ｏ】本発明の第２の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す断面図である。
【図７Ｐ】本発明の第２の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す断面図。
【図８Ｎ】本発明の第２の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す平面図である。
【図８Ｏ】本発明の第２の実施例によるシリコンレーザーの一連の製造工程のうちの一行程を示す平面図である。。
【図８Ｐ】本発明の第２の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す平面図である。。
【図９Ｎ】本発明の第３の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す断面図である。
【図９Ｏ】本発明の第３の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す断面図である。
【図９Ｐ】本発明の第３の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す断面図である。
【図１０Ｎ】本発明の第３の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す平面図である。
【図１０Ｏ】本発明の第３の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す平面図である。
【図１０Ｐ】本発明の第３の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す平面図である。
【図１１Ｄ】本発明の第４の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す断面図である。
【図１１Ｅ】本発明の第４の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す断面図である。
【図１１Ｆ】本発明の第４の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す断面図である。
【図１１Ｇ】本発明の第４の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す断面図である。
【図１１Ｈ】本発明の第４の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す断面図である。。
【図１１Ｉ】本発明の第４の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す断面図である。
【図１１Ｊ】本発明の第４の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す断面図である。
【図１２Ｄ】本発明の第４の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す平面図である。
【図１２Ｅ】本発明の第４の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す平面図である。
【図１２Ｆ】本発明の第４の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す平面図である。
【図１２Ｇ】本発明の第４の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す平面図である。
【図１２Ｈ】本発明の第４の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す平面図である。
【図１２Ｉ】本発明の第４の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す平面図である。
【図１２Ｊ】本発明の第４の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す平面図である。
【図１３Ｎ】本発明の第５の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す断面図である。
【図１３Ｏ】本発明の第５の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す断面図である。
【図１３Ｐ】本発明の第５の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す断面図である。
【図１４Ｎ】本発明の第５の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す平面図である。
【図１４Ｏ】本発明の第５の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す平面図である。
【図１４Ｐ】本発明の第５の実施例によるシリコンレーザーの一連の製造工程のうちの一工程を示す平面図である。
【図１５】本発明の第６の実施例を示す光集積回路の概略平面図である。
【符号の説明】
【０１３８】
1……シリコン基板、2……埋め込み酸化膜、3……Silicon On Insulator（SOI）層、4……二酸化シリコン膜、5……窒化シリコン膜、6……薄膜シリコン、7……熱酸化膜、8……P型不純物注入領域、9……N型不純物注入領域、10……レジスト膜、11……レジストパターン、12……シリコンパターン、13……二酸化シリコン層、14……シリコン極微細線、15……二酸化シリコン層、16……窒化シリコン、17……二酸化シリコン膜、18……開口部、19……TiN電極、20……Al電極、21……窒化シリコン、22……開口部、23……DBRミラー、24……レジストパターン、25……P型不純物注入領域、26……N型不純物注入領域、27……窒化シリコン、28……薄膜シリコン、29……二酸化シリコン、30……レジストパターン、31……シリコンパターン、32……二酸化シリコン、33……窒化シリコン、34……ホールパターン。
【図１Ａ】
2010040745.tif 000024
【図１Ｂ】
2010040745.tif 000025
【図２】
2010040745.tif 000026
【図３】
2010040745.tif 000027
【図４Ａ】
2010040745.tif 000028
【図４Ｂ】
2010040745.tif 000029
【図５Ａ】
2010040745.tif 000030
【図５Ｂ】
2010040745.tif 000031
【図５Ｃ】
2010040745.tif 000032
【図５Ｄ】
2010040745.tif 000033
【図５Ｅ】
2010040745.tif 000034
【図５Ｆ】
2010040745.tif 000035
【図５Ｇ】
2010040745.tif 000036
【図５Ｈ】
2010040745.tif 000037
【図５Ｉ】
2010040745.tif 000038
【図５Ｊ】
2010040745.tif 000039
【図５Ｋ】
2010040745.tif 000040
【図５Ｌ】
2010040745.tif 000041
【図５Ｍ】
2010040745.tif 000042
【図５Ｎ】
2010040745.tif 000043
【図５Ｏ】
2010040745.tif 000044
【図５Ｐ】
2010040745.tif 000045
【図５Ｑ】
2010040745.tif 000046
【図５Ｒ】
2010040745.tif 000047
【図５Ｓ】
2010040745.tif 000048
【図６Ａ】
2010040745.tif 000049
【図６Ｂ】
2010040745.tif 000050
【図６Ｃ】
2010040745.tif 000051
【図６Ｄ】
2010040745.tif 000052
【図６Ｅ】
2010040745.tif 000053
【図６Ｆ】
2010040745.tif 000054
【図６Ｇ】
2010040745.tif 000055
【図６Ｈ（ａ）】
2010040745.tif 000056
【図６Ｈ（ｂ）】
2010040745.tif 000057
【図６Ｉ】
2010040745.tif 000058
【図６Ｊ】
2010040745.tif 000059
【図６Ｋ】
2010040745.tif 000060
【図６Ｌ】
2010040745.tif 000061
【図６Ｍ】
2010040745.tif 000062
【図６Ｎ】
2010040745.tif 000063
【図６Ｏ】
2010040745.tif 000064
【図６Ｐ】
2010040745.tif 000065
【図６Ｑ】
2010040745.tif 000066
【図６Ｒ】
2010040745.tif 000067
【図６Ｓ】
2010040745.tif 000068
【図７Ｎ】
2010040745.tif 000069
【図７Ｏ】
2010040745.tif 000070
【図７Ｐ】
2010040745.tif 000071
【図８Ｎ】
2010040745.tif 000072
【図８Ｏ】
2010040745.tif 000073
【図８Ｐ】
2010040745.tif 000074
【図９Ｎ】
2010040745.tif 000075
【図９Ｏ】
2010040745.tif 000076
【図９Ｐ】
2010040745.tif 000077
【図１０Ｎ】
2010040745.tif 000078
【図１０Ｏ】
2010040745.tif 000079
【図１０Ｐ】
2010040745.tif 000080
【図１１Ｄ】
2010040745.tif 000081
【図１１Ｅ】
2010040745.tif 000082
【図１１Ｆ】
2010040745.tif 000083
【図１１Ｇ】
2010040745.tif 000084
【図１１Ｈ】
2010040745.tif 000085
【図１１Ｉ】
2010040745.tif 000086
【図１１Ｊ】
2010040745.tif 000087
【図１２Ｄ】
2010040745.tif 000088
【図１２Ｅ】
2010040745.tif 000089
【図１２Ｆ】
2010040745.tif 000090
【図１２Ｇ】
2010040745.tif 000091
【図１２Ｈ】
2010040745.tif 000092
【図１２Ｉ】
2010040745.tif 000093
【図１２Ｊ】
2010040745.tif 000094
【図１３Ｎ】
2010040745.tif 000095
【図１３Ｏ】
2010040745.tif 000096
【図１３Ｐ】
2010040745.tif 000097
【図１４Ｎ】
2010040745.tif 000098
【図１４Ｏ】
2010040745.tif 000099
【図１４Ｐ】
2010040745.tif 000100
【図１５】
2010040745.tif 000101