(57)【要約】【課題】  小型化の進んだ半導体チップがチップ収納トレイの凹部底面に付着するのを防ぎその取り出しを容易にすると共に半導体チップの欠けやキズを防ぐチップ収納トレイを提供する。【解決手段】  半導体チップ９を取り出し可能に収納し、複数の収納ポケットとして用いられる凹部３を有するトレイ本体１と、収納ポケット３を含めてトレイ本体１表面に形成された離型材から構成された薄膜２とを備えている。離型材薄膜２表面は、エッチングやブラスト処理等により凹凸状にすることもできる。トレイ本体１を高い離型性を有する離型材の溶液に浸し、トレイ本体１を前記溶液から取り出し、取り出したトレイ本体１表面に付着している前記離型材を乾燥して前記トレイ本体１表面に離型材薄膜２を形成する。【選択図】  図４
2010040681.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子が形成された半導体チップを取り出し可能に収納する複数の凹部を有するトレイ本体と、前記半導体チップの前記凹部底面への付着を防ぐためであって前記凹部を含めてトレイ本体表面に形成された離型材から構成された薄膜とを備えたことを特徴とするチップ収納トレイ。
【請求項２】
前記離型材薄膜表面は、凹凸処理がなされていることを特徴とする請求項１に記載のチップ収納トレイ。
【請求項３】
半導体素子が形成された半導体チップを取り出し可能に収納する複数の凹部を有するトレイ本体を前記半導体チップの前記凹部底面への付着を防ぐための離型材の溶液に浸ける工程と、前記トレイ本体を前記溶液から取り出す工程と、前記取り出したトレイ本体表面に付着している前記離型材を乾燥し硬化させて前記トレイ本体表面に離型材薄膜を形成する工程とを具備したことを特徴とするチップ収納トレイの製造方法。
【請求項４】
前記トレイ本体を前記離型材の溶液に浸ける工程中、前記離型材の溶液には超音波振動を与えることを特徴とする請求項３に記載のチップ収納トレイの製造方法。
【請求項５】
前記離型材薄膜表面をエッチングあるいはブラスト処理によって凹凸処理を施す工程を更に有することを特徴とする請求項３又は請求項４に記載のチップ収納トレイの製造方法。
【請求項６】
前記離型材は、シリコン系もしくは弗素系樹脂又はゴムから選ばれることを特徴とする請求項３乃至請求項５のいずれかに記載のチップ収納トレイの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造工程に用いられるチップ収納トレイの構造に関するものである。
【背景技術】
【０００２】
従来の半導体装置の製造工程において、半導体ウェーハからスクライビングされた複数の半導体チップは、前工程からダイボンディング工程に移行する間は、一時的にチップ収納トレイに収納される。ダイボンディング工程に先立ち、ソート装置のニードルピンによって押し上げられた半導体チップは、ダイコレットによって真空吸着され、一時的にチップ収納トレイに収納される。その半導体チップを次工程でピックアップする際にチップ収納トレイへ半導体チップが貼り付くくことがある。
【０００３】
特許文献１は、チップ収納トレイへ半導体チップが貼つくのを防止する手段を有するチップ収納トレイを開示している。この公知例では半導体チップがチップ収納トレイの収納ポケット（凹部）の底面に付着するのを防止して半導体チップ取り出しを容易にする手段として収納ポケットの底面の形状を半導体チップとの接触面積を小さくした構造を有している。図７は、従来のチップ収納トレイの部分断面図である。チップ収納トレイは、トレイ本体とトレイ本体に形成された複数の凹部（これを収納ポケットという）から構成され、収納ポケットは、格子状に複数配置されている。トレイ本体１００に形成された凹部１０１の底面は、格子状又はすだれ状に設けられた凹凸部１０４を有している。半導体チップ１０２は、その上に載置されている（図７（ａ））。また、凹部１０１の底面を１つの凹面１０５にするように構成することが出来る（図７（ｂ））。凹部１０１の底面に突起１０６を設けることも出来る（図７（ｃ））。さらに、凹部１０１の底面を１つの凸面１０７にするように構成することも出来る（図７（ｄ））。いずれの場合にも、凹部１０１の底面が平坦な場合に比べて、半導体チップ１０２の裏面と凹部１０１の底面との接触面積を大きく減らすことが出来る。
【０００４】
特許文献２には、表面を離型被膜で覆った金型が開示されている。プラスチック成形用、ゴム成形用などの成形金型の離型性が改善される新規な離型被膜を提供する。離型被膜は、成形金型表面上の下地被膜と、下地被膜上に付着している均一な厚さの非晶質フッ素樹脂被膜とからなる。この離型被膜を得る方法は、成形金型表面に下地被膜を形成し、その上にフッ素系不活性液体に溶解した非晶質フッ素樹脂を塗布した後、フッ素系不活性液体を揮発、乾燥させ、次いで加熱処理する工程からなる。
【特許文献１】特開昭６０−１０９２１７号公報（第３図）
【特許文献２】特開平５−２４５８４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
近年、半導体チップは、小型化の傾向にある。半導体チップが小型化されると当然チップ収納トレイの凹部のサイズも小型にする必要がある。また、チップ収納トレイは、鋳型成形により形成されるので、トレイの凹部底面に設けられる溝や突起物を小さく形成するには限界があった。
また、半導体チップの小型化が進むと、半導体チップに対して凹部の溝や突起物が相対的に大きくなり、静電気の影響や、半導体ウェーハのスクライビングの際に半導体チップを保持する粘着テープに用いられた粘着剤の影響等を受け易くなって、チップ収納トレイ底面へ半導体チップが貼り付き易くなる。また、半導体チップの小型化により、チップに対して相対的に大きくなった凹部の溝に半導体チップが陥落し易くなり、これが半導体チップの欠けやピックアップ操作の困難に繋がる。また、半導体チップの小型化により、チップに対して異物が相対的に大きくなり、異物が付着し易くなって、半導体チップのピックアップが困難になると共に、半導体チップに傷が付き易くなる。
【０００６】
本発明は、このような事情によりなされたものであり、小型化の進んだ半導体チップがチップ収納トレイのチップ収納用凹部底面に付着するのを防ぎ、その取り出しを容易にすると共に半導体チップの欠けやキズを防ぐことのできるチップ収納トレイを提供する。
【課題を解決するための手段】
【０００７】
本発明のチップ収納トレイの一態様は、半導体素子が形成された半導体チップを取り出し可能に収納する複数の凹部を有するトレイ本体と、前記半導体チップの前記凹部底面への付着を防ぐためであって前記凹部を含めてトレイ本体表面に形成された離型材から構成された薄膜とを備えたことを特徴としている。前記離型材薄膜表面は、凹凸処理されているようにしても良い。
【０００８】
本発明のチップ収納トレイの製造方法の一態様は、半導体素子が形成された半導体チップを取り出し可能に収納する複数の凹部を有するトレイ本体を前記半導体チップの前記凹部底面への付着を防ぐための離型材の溶液に浸ける工程と、前記トレイ本体を前記溶液から取り出す工程と、前記取り出したトレイ本体表面に付着している前記離型材を乾燥し硬化させて前記トレイ本体表面に離型材薄膜を形成する工程とを具備したことを特徴としている。前記トレイ本体を前記離型材の溶液に浸ける工程中、前記離型材の溶液には超音波振動を与えるようにしても良い。前記離型材薄膜表面をエッチングあるいはブラスト処理によって凹凸処理を施す工程を更に有するようにしても良い。前記離型材は、シリコン系もしくは弗素系樹脂又はゴムから選ばれるようにしても良い。
【発明の効果】
【０００９】
本発明は、以上の構成により、小型化の進んだ半導体チップがチップ収納トレイの凹部底面に付着するのを防ぎ、その取り出しを容易にする。また、離型材薄膜の形成によって、チップ収納トレイの凹部に存する異物を排除でき、また、凹部に存する突起や溝を被覆することができるため、半導体チップのキズや欠けを防ぐことができる。
【発明を実施するための最良の形態】
【００１０】
以下、実施例を参照して発明の実施の形態を説明する。
【実施例１】
【００１１】
図１乃至図４を参照して実施例１を説明する。
図１は、この実施例で説明するチップ収納トレイの平面図、図２は、図１に示すチップ収納トレイのＡ−Ａ′線に沿う部分の断面図、図３は、半導体チップを搭載した図１に示すチップ収納トレイの平面図、図４は、図３に示すチップ収納トレイのＢ−Ｂ′線に沿う部分の断面図である。
図１及び図２に示すように、チップ収納トレイ１０は、半導体チップが収納される凹部３を有するトレイ本体１及びトレイ本体１の表面に形成された離型材薄膜２から構成されている。トレイ本体１は、金属、ガラス、樹脂などを素材としている。トレイ本体１は、主面に複数の凹部３が格子状もしくはすだれ状に形成されている。この凹部３は、半導体チップを収納するために設けられたもので、収納ポケット３という。
【００１２】
離型材薄膜２は、数１０μｍの厚さがあり、トレイ本体１の全表面にほぼ均一に形成されている。離型材には、シリコン系もしくは弗素系樹脂又はゴム等から選ばれる。
離型材、例えば、シリコーンは、高い離型性を有している。離型性の高い材料は、他の分子に比べて表面張力が低いことに特徴がある。表面張力は、分子同士が引き合う結果生じる力である。表面張力が低いことは、同じ分子同士を引き付ける力が弱いと共に、他種分子に対する引力も小さい。
【００１３】
半導体装置が作り込まれた半導体チップは、シリコンなどの半導体ウェーハからスクライビングされて形成される。半導体チップ９は、前工程からダイボンディング工程に移行する間、一時的にチップ収納トレイ１０に収納される（図３、図４）。半導体チップ９は、チップ収納トレイ１０の収納ポケット３内に載置される。即ち、ダイボンディング工程に先立ち、ソート装置のニードルピンによって押し上げられた半導体チップ９は、ダイコレットによって真空吸着され、一時的にチップ収納トレイ１０に収納される。その半導体チップ９を次工程に入ってピックアップする際に、チップ収納トレイ１０に半導体チップ９が貼り付いて取り出せなくなることがある。
【００１４】
実施例によればトレイ本体が離型材薄膜により被覆されているので、表面が離型性を有し、その結果、小型化の進んだ半導体チップがチップ収納トレイの収納ポケット底面に付着するのを防いでその取り出しを容易にする。また、離型材薄膜がトレイ本体を被覆しているので、トレイの収納ポケット３内に存在する異物がその薄膜形成工程において排除され、また、収納ポケット３内に存在する微細な突起や溝も被覆されるため、半導体チップに対するキズや半導体チップ端部の欠落を防止することができる。
【実施例２】
【００１５】
次に、図５及び図６を参照して実施例２を説明する。
図５は、チップ収納トレイの製造工程を説明するフロー図、図６は、チップ収納トレイ表面の離型材薄膜を形成する製造装置の模式断面図である。離型材の材料には、例えば、シリコン系もしくは弗素系樹脂又はゴムから選ばれる。まず、離型材、例えば、シリコン系樹脂を少量のメタノールを含むエタノールからなる溶剤に溶かしてシリコン系樹脂の溶液５を調製する。このシリコン系樹脂の溶液５を処理容器４に収納する。
【００１６】
図５及び図６に従って離型材薄膜の形成方法を説明する。まず、チップ収納トレイ１０のトレイ本体１の脱脂洗浄を行う。例えば、純水フロー中で５分、超音波振動を与えながら脱脂洗浄する（１）。脱脂洗浄を行ったトレイ本体１は、例えば、１００℃で６０分脱水乾燥を行う（２）。その後、脱水処理したトレイ本体１の複数個を網状のバスケット６に入れる。複数のトレイ本体１が入ったバスケット６は、処理容器４に充填されたシリコン系樹脂の溶液５に、トレイ本体１が十分漬かるように浸し、この状態で超音波振動７を与える。例えば、超音波振動を５分間与えてトレイ本体１の表面上に均一にシリコン系樹脂を付着させるとともに、シリコン系樹脂をトレイ本体１の表面から内部に入り込むようにする。また、トレイ本体１の表面上に存在する微細な異物を払い除ける（３）。
【００１７】
次に、バスケット６をシリコン系樹脂の溶液５から取り出す。その後、各トレイ本体１を水洗し、自然乾燥する。この工程により約１０〜２０μｍの膜厚の離型材薄膜が形成される。離型材薄膜のむらを無くすためにこの工程は、２〜３回繰り返される。その後、冷却（徐冷する）して、トレイ本体１に膜厚が数１０μｍ程度の離型材薄膜２が形成される。
【００１８】
実施例によればトレイ本体が離型材薄膜により被覆されているので、表面が離型性を有し、その結果、小型化の進んだ半導体チップがチップ収納トレイの凹部底面に付着するのを防いでその取り出しを容易にする。また、離型材薄膜がトレイ本体を被覆しているので、トレイの収納ポケット３内に存在する異物がその薄膜形成工程において排除され、また、収納ポケット３内に存在する微細な突起や溝も被覆されるため、半導体チップに対するキズや半導体チップ端部の欠落を防止することができる。更に、超音波振動を与えることにより、離型材がトレイ本体の表面から内部に入り込むので、離型材薄膜は、強固にトレイ本体に形成される。
【実施例３】
【００１９】
次に、実施例３を説明する。
この実施例は、チップ収納トレイを構成するトレイ本体表面に形成される離型材薄膜の構造に特徴がある。
チップ収納トレイ１０は、半導体チップが収納される収納ポケット３を有するトレイ本体１及びトレイ本体１の表面に形成された離型材薄膜２から構成されている（図２参照）。離型材薄膜２は、トレイ本体１の全表面にほぼ均一に形成されている。離型材、例えば、シリコーンは、高い離型性を有している。この実施例では、高い離型性を有する離型材薄膜の表面をブラスト処理してその表面を凹凸状にし、チップ収納トレイの収納ポケットの底面と半導体チップとの接触面積を小さくしてその離型性を補強する。
【００２０】
上記離型性を補強するためにこの表面処理にあっては、トレイ本体１の少なくとも収納ポケット３底部の半導体チップ９と接触する表面に、粒子状の樹脂などの非金属や金属によるブラスト処理を施す。粒子状の樹脂材料としては、低表面エネルギーの樹脂材料である、ＰＴＦＥ，シリコン樹脂，ポリプロピレン樹脂等が単独又は混合して用いられる。ブラスト処理に際して、低表面エネルギーの樹脂材料のみを用いても良いし、ＳｉＯ2 、ポリエステル樹脂、ユリア樹脂、メラミン樹脂と混合することも可能である。粒子の粒径は、１０μｍから１０００μｍ好ましくは２０μｍから２００μｍである。吹き付ける圧力は、ブラスト装置に応じて適宜設定されるが２〜３ｂａｒの範囲で実施する。
【００２１】
この実施例によればトレイ本体が離型材薄膜により被覆されているので、表面が離型性を有し、その結果、小型化の進んだ半導体チップがチップ収納トレイの収納ポケット底面に付着するのを防いでその取り出しを容易にする。また、離型材薄膜がトレイ本体を被覆しているので、トレイの収納ポケット３内に存在する異物がその薄膜形成工程において排除され、また、収納ポケット３内に存在する微細な突起や溝も被覆されるため、半導体チップに対するキズや半導体チップ端部の欠落を防止することができる。更に、ブラスト処理を行なうことにより、表面に樹脂材料の微細片が付着し、収納ポケット表面の凹凸が著しくなり、チップ収納トレイの離型性を補うことができる。
【図面の簡単な説明】
【００２２】
【図１】実施例１において説明するチップ収納トレイの平面図。
【図２】図１に示すチップ収納トレイのＡ−Ａ′線に沿う部分の断面図。
【図３】半導体チップを搭載したチップ収納トレイの平面図。
【図４】図３に示すチップ収納トレイのＢ−Ｂ′線に沿う部分の断面図。
【図５】実施例２に係るチップ収納トレイの製造方法を示すフロー図。
【図６】実施例２に係るチップ収納トレイの製造方法を示す図。
【図７】従来のチップ収納トレイの部分断面図。
【符号の説明】
【００２３】
１・・・トレイ本体
２・・・離型材薄膜
３・・・収納ポケット（凹部）
４・・・処理容器
５・・・離型材溶液
６・・・バスケット
７・・・超音波振動
９・・・半導体チップ
１０・・・チップ収納トレイ
【図１】
2010040681.tif 000003
【図２】
2010040681.tif 000004
【図３】
2010040681.tif 000005
【図４】
2010040681.tif 000006
【図５】
2010040681.tif 000007
【図６】
2010040681.tif 000008
【図７】
2010040681.tif 000009