(57)【要約】【課題】メモリ装置およびメモリプログラミング方法を提供する。【解決手段】本発明の実施形態に係るメモリ装置は、複数のマルチレベルセルを含むマルチレベルセルアレイと、複数のマルチレベルセルに第１データページをプログラムし、第１データページがプログラムされたマルチレベルセルに第２データページをプログラムするプログラミング部と、第１データページまたは第２データページに対するプログラムレベルを安定化するプログラムレベル安定化部とを備えることができる。【選択図】図１
2010040162.tif 000002
【特許請求の範囲】
【請求項１】
複数のマルチレベルセルを含むマルチレベルセルアレイと、
前記複数のマルチレベルセルに第１データページをプログラムし、前記第１データページがプログラムされたマルチレベルセルに第２データページをプログラムするプログラミング部と、
前記第１データページまたは前記第２データページに対するプログラムレベルを安定化するプログラムレベル安定化部と、
を備えることを特徴とするメモリ装置。
【請求項２】
前記プログラムレベル安定化部は、前記第１データページまたは前記第２データページのしきい値電圧変化を考慮して、前記第１データページに対する第１プログラムレベルまたは前記第２データページに対する第２プログラムレベルを安定化することを特徴とする請求項１に記載のメモリ装置。
【請求項３】
前記しきい値電圧変化は、前記複数のマルチレベルセルに存在する電子および正孔の再結合によるものであることを特徴とする請求項２に記載のメモリ装置。
【請求項４】
前記プログラミング部は、前記安定化された第１プログラムレベルに対応する前記第１データページまたは前記安定化された第２プログラムレベルに対応する前記第２データページを再プログラムすることを特徴とする請求項１に記載のメモリ装置。
【請求項５】
前記プログラムレベル安定化部は、前記第１データページまたは前記第２データページに対応する前記複数のマルチレベルセルに存在する電子および正孔を再結合させることを特徴とする請求項１に記載のメモリ装置。
【請求項６】
前記プログラムレベル安定化部は、前記複数のマルチレベルセルのしきい値電圧分布を安定化させることを特徴とする請求項１に記載のメモリ装置。
【請求項７】
前記プログラミング部が前記第１データページをプログラムした後に、前記プログラムレベル安定化部は、前記第１プログラムレベルを安定化させることを特徴とする請求項１に記載のメモリ装置。
【請求項８】
前記プログラムレベル安定化部が前記第１プログラムレベルを安定化させた後に、前記プログラミング部は、前記安定化された第１プログラムレベルに基づいて前記第２プログラムレベルに対応する前記第２データページをプログラムすることを特徴とする請求項７に記載のメモリ装置。
【請求項９】
前記プログラミング部は、前記第２プログラムレベルに対応する前記第２データページをプログラムすると同時に、前記安定化された第１プログラムレベルに対応する前記第１データページを再プログラムすることを特徴とする請求項８に記載のメモリ装置。
【請求項１０】
前記プログラミング部が前記第１データページおよび前記第２データページをプログラムした後に、前記プログラムレベル安定化部は、前記第１プログラムレベルおよび前記第２プログラムレベルを安定化させることを特徴とする請求項１に記載のメモリ装置。
【請求項１１】
前記プログラミング部は、前記安定化された第１プログラムレベルおよび前記安定化された第２プログラムレベルに基づいて前記第１データページおよび前記第２データページを再プログラムすることを特徴とする請求項１０に記載のメモリ装置。
【請求項１２】
複数のマルチレベルセルに第１データページをプログラムするステップと、
前記第１データページに対する第１プログラムレベルを安定化するステップと、
前記安定化された第１プログラムレベルに対応する第１データページがプログラムされた前記マルチレベルセルに第２データページをプログラムするステップと、
を含むことを特徴とするメモリプログラミング方法。
【請求項１３】
第２データページをプログラムする前記ステップは、
前記安定化された第１プログラムレベルに対応する第１データページを再プログラムするステップ、
をさらに含むことを特徴とする請求項１２に記載のメモリプログラミング方法。
【請求項１４】
複数のマルチレベルセルに第１データページをプログラムするステップと、
前記第１データページがプログラムされた前記マルチレベルセルに第２データページをプログラムするステップと、
前記第１データページに対する第１プログラムレベルおよび前記第２データページに対する第２プログラムレベルを安定化するステップと、
前記安定化された第１プログラムレベルに対応する前記第１データページおよび前記安定化された第２プログラムレベルに対応する前記第２データページを再プログラムするステップと、
を含むことを特徴とするメモリプログラミング方法。
【請求項１５】
請求項１２〜１４のうちのいずれか一項の方法を実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリ装置にデータをプログラムする方法に関し、より詳細には、マルチレベルセル（Ｍｕｌｔｉ−ｌｅｖｅｌ  Ｃｅｌｌ：ＭＬＣ）またはマルチビットセル（Ｍｕｌｔｉ−Ｂｉｔ  Ｃｅｌｌ：ＭＢＣ）メモリ装置にデータをプログラムする装置およびその方法に関する。
【背景技術】
【０００２】
シングルレベルセル（ｓｉｎｇｌｅ−ｌｅｖｅｌ  ｃｅｌｌ：ＳＬＣ）メモリは、１つのメモリセルに１ビットのデータを格納するメモリである。シングルレベルセルメモリは、シングルビットセル（ｓｉｎｇｌｅ−ｂｉｔ  ｃｅｌｌ：ＳＢＣ）メモリとも呼ばれる。シングルレベルセルメモリのメモリセル（シングルレベルセル）にデータを格納する過程はプログラム過程とも呼ばれ、メモリセルのしきい値電圧（ｔｈｒｅｓｈｏｌｄ  ｖｏｌｔａｇｅ）を変化させることができる。例えば、シングルレベルセルに論理「１」のデータが格納された場合には、シングルレベルセルは１．０Ｖｏｌｔのしきい値電圧を有することができるし、論理「０」のデータが格納された場合には、シングルレベルセルは３．０Ｖｏｌｔのしきい値電圧を有することができる。
【０００３】
シングルレベルセル間の微細な電気的特性の差により、同一のデータがプログラムされたシングルレベルセルそれぞれに形成されたしきい値電圧は、一定の範囲の分布（ｄｉｓｔｒｉｂｕｔｉｏｎ）を有するようになる。例えば、メモリセルから読み取られた電圧が０．５〜１．５Ｖｏｌｔである場合には、メモリセルに格納されたデータは論理「１」であるし、メモリセルから読み取られた電圧が２．５〜３．５Ｖｏｌｔである場合には、メモリセルに格納されたデータは論理「０」と判定される。メモリセルに格納されたデータは、読み取り動作の際にメモリセルの電流／電圧の差によって区分される。
【０００４】
一方、メモリの高集積化要求に応答して、１つのメモリセルに２ビット以上のデータをプログラムすることができるマルチレベルセルメモリが提案された。マルチレベルセルメモリは、マルチビットセルメモリとも呼ばれる。しかしながら、１つのメモリセルにプログラムされるビットの数が増加するほど信頼性は低下し、読み取り失敗率（ｒｅａｄ  ｆａｉｌｕｒｅ  ｒａｔｅ）は増加するようになる。１つのメモリセルにｍ個のビットをプログラムするためには、２ｍ個のしきい値電圧のうちのいずれか１つがこのメモリセルに形成されなければならない。メモリセル間の微細な電気的特性の差により、同一のデータがプログラムされたメモリセルのしきい値電圧は、一定の範囲の分布を形成することができる。このとき、ｍ個のビットによって生成される２ｍ個のデータ値それぞれに１つずつのしきい値電圧分布が対応することができる。
【０００５】
しかしながら、メモリの電位窓（ｖｏｌｔａｇｅ  ｗｉｎｄｏｗ）は制限されているため、ｍの増加に伴って隣接したビット間のしきい値電圧（ｔｈｒｅｓｈｏｌｄ）の２ｍ個の分布間の距離は減少し、分布間の距離がさらに減少すれば、分布同士が重なる場合がある。分布同士が重なれば、読み取り失敗率が増加する恐れがある。
【０００６】
これだけでなく、メモリセルに格納されたデータを長期間保持する場合に、メモリ装置の信頼性（ｒｅｌｉａｂｉｌｉｔｙ）に影響を与える因子によって分布の分布領域が重畳するようになり、セルに格納された情報の状態（ｓｔａｔｅ）を正確に読み取ることができないというエラーが発生する恐れもある。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、上述した問題点を解決するために案出されたものであって、メモリセルの構造の特徴によるデータを長期間保持する場合に発生する恐れがあるしきい値電圧変化を抑制し、メモリ装置の信頼性を高めることを目的とする。
【課題を解決するための手段】
【０００８】
上述した目的を達成するために、本発明の実施形態に係るメモリ装置は、複数のマルチレベルセルを含むマルチレベルセルアレイと、前記複数のマルチレベルセルに第１データページをプログラムし、前記第１データページがプログラムされたマルチレベルセルに第２データページをプログラムするプログラミング部と、前記第１データページまたは前記第２データページに対するプログラムレベルを安定化するプログラムレベル安定化部とを備えることができる。
【０００９】
本発明の他の実施形態に係るメモリプログラミング方法は、複数のマルチレベルセルに第１データページをプログラムするステップと、前記第１データページに対する第１プログラムレベルを安定化するステップと、前記安定化された第１プログラムレベルに対応する第１データページがプログラムされた前記マルチレベルセルに第２データページをプログラムするステップとを含むことができる。
【００１０】
本発明のさらに他の実施形態に係るメモリプログラミング方法は、複数のマルチレベルセルに第１データページをプログラムするステップと、前記第１データページがプログラムされた前記マルチレベルセルに第２データページをプログラムするステップと、前記第１データページに対する第１プログラムレベルおよび前記第２データページに対する第２プログラムレベルを安定化するステップと、前記安定化された第１プログラムレベルに対応する前記第１データページおよび前記安定化された第２プログラムレベルに対応する前記第２データページを再プログラムするステップとを含むことができる。
【発明の効果】
【００１１】
本発明によれば、メモリセルの構造の特徴によるデータを長期間保持する場合に発生する恐れがあるしきい値電圧変化を抑制し、メモリ装置の信頼性を高めることができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態に係るメモリ装置の構成要素を説明するための図である。
【図２】本発明の実施形態に係るメモリ装置で実行することができるメモリ装置の動作を説明するための一例を示す図である。
【図３】本発明の他の実施形態に係るメモリ装置で実行することができるメモリ装置の動作を説明するための他の一例を示す図である。
【図４】本発明の実施形態に係るメモリプログラミング方法を説明するためのフローチャートである。
【図５】本発明の他の実施形態に係るメモリプログラミング方法を説明するためのフローチャートである。
【発明を実施するための形態】
【００１３】
以下、添付の図面を参照しながら、本発明に係るメモリ装置およびメモリデータプログラミング方法について詳しく説明する。本発明を説明するに先立ち、関連した公知機能または構成についての具体的な説明が本発明の要旨を不明確にすると判断される場合には、その詳細な説明は省略する。また、本明細書で用いられる用語は、本発明の好ましい実施形態を適切に表現するために用いられた用語であり、これは、ユーザや運用者の意図、または本発明が属する分野の慣例などによって異なる場合がある。したがって、本用語の定義は、本明細書の全般に渡って記載された内容に基づいて下されなければならない。なお、図中、同じ参照符号は同じ部材を示す。
【００１４】
図１は、本発明の一実施形態に係るメモリ装置１００の構成要素を示す図である。
【００１５】
図１を参照すれば、メモリ装置１００は、マルチレベルセルアレイ１１０と、プログラミング部１２０と、プログラムレベル安定化部１３０とを備える。
【００１６】
マルチレベルセルアレイ１１０は、複数のマルチレベルセルを含む。フラッシュメモリ（ｆｌａｓｈ  ｍｅｍｏｒｙ）またはＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  ａｎｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）などの非揮発性メモリ（ｎｏｎ−ｖｏｌａｔｉｌｅ  ｍｅｍｏｒｙ）のマルチレベルセルにデータを格納する過程はプログラム過程とも呼ばれ、マルチレベルセルのしきい値電圧を変更する過程であり得る。
【００１７】
非揮発性メモリのマルチレベルセルにデータをプログラムする過程は、Ｆ−Ｎトンネリング（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ  ｔｕｎｎｅｌｉｎｇ：Ｆ−Ｎ  ｔｕｎｎｅｌｉｎｇ）またはホットキャリア効果（ｈｏｔ  ｃａｒｒｉｅｒ  ｅｆｆｅｃｔ）などのメカニズムを用いて実行することができる。Ｆ−Ｎトンネリングは、マルチレベルセルのしきい値電圧を変化させることができる。シングルビットセルは、低いしきい値電圧レベルまたは高いしきい値電圧レベルを有することができ、これら２つのしきい値電圧レベルを用いて「０」または「１」のデータを表現することができる。
【００１８】
また、電荷トラップ型フラッシュ（Ｃｈａｒｇｅ  Ｔｒａｐ  Ｆｌａｓｈ：ＣＴＦ）メモリである場合に、マルチレベルセルアレイ１１０は、電荷をトラップすることができる電荷トラップサイトを含む絶縁層を含むことができる。
【００１９】
プログラミング部１２０は、マルチレベルセルそれぞれのしきい値電圧を変更させ、マルチレベルセルそれぞれにデータをプログラムすることができる。マルチレベルセルがｍビットのデータを格納することができれば、このマルチレベルセルのしきい値電圧は、２ｍ個の電圧レベルのうちのいずれか１つであり得る。
【００２０】
プログラミング部１２０がマルチレベルセルにデータをプログラムする過程には、メモリ装置１００がマルチレベルセルに格納されたデータを読み取る過程にかかる時間よりも極めて長い時間がかかる場合がある。プログラミング部１２０は、全体プログラミング時間を縮めるために、複数のマルチレベルセルに同時にデータをプログラムすることができる。
【００２１】
本明細書では、同時にプログラムされるマルチレベルセルの集合をメモリページと命名する。メモリページ１１１は、プログラミング部１２０によって同時にプログラムされるマルチレベルセルの集合であり得る。メモリページ１１１のマルチレベルセルそれぞれがｍビットデータを格納すれば、メモリページ１１１はｍ個のデータページを格納することができる。
【００２２】
プログラミング部１２０は、複数のマルチレベルセルに第１データページをプログラムし、第１データページがプログラムされたマルチレベルセルに第２データページをプログラムする。
【００２３】
実施形態によっては、プログラミング部１２０が第１ページプログラミング動作（ｆｉｒｓｔ  ｐａｇｅ  ｐｒｏｇｒａｍｍｉｎｇ  ｏｐｅｒａｔｉｏｎ）を実行することで、ＭＳＢ（Ｍｏｓｔ  Ｓｉｇｎｉｆｉｃａｎｔ  Ｂｉｔ）をメモリページ１１１のマルチレベルセルにプログラムすることができる。このとき、メモリページ１１１のマルチレベルセルにプログラムされるＭＳＢの集合を第１データページとすることができる。
【００２４】
プログラミング部１２０は、第２ページプログラミング動作を実行することで、第２ビットをメモリページ１１１のマルチレベルセルにプログラムすることができる。このとき、メモリページ１１１のマルチレベルセルにプログラムされる第２ビットの集合を第２データページとすることができる。
【００２５】
プログラミング部１２０は、第ｍページプログラミング動作を実行することで、ＬＳＢ（Ｌｅａｓｔ  Ｓｉｇｎｉｆｉｃａｎｔ  Ｂｉｔ）をメモリページ１１１のマルチレベルセルにプログラムすることができる。このとき、メモリページ１１１のマルチレベルセルにプログラムされるＬＳＢの集合を第ｍデータページとすることができる。
【００２６】
プログラムレベル安定化部１３０は、第１データページ、第２データページ、または第ｍデータページに対するプログラムレベルを安定化する。プログラムレベルは、第１データページ、第２データページ、または第ｍデータページがプログラムされた状態を意味するものであり得る。
【００２７】
実施形態によっては、プログラムレベル安定化部１３０は、第１データページ、第２データページ、または第ｍデータページのしきい値電圧変化を考慮して、第１データページに対する第１プログラムレベル、第２データページに対する第２プログラムレベル、または第ｍデータページに対する第ｍプログラムレベルを安定化させることができる。
【００２８】
また、実施形態によっては、プログラムレベル安定化部１３０は、複数のマルチレベルセルのしきい値電圧分布を安定化させることができる。
【００２９】
しきい値電圧変化は、複数のマルチレベルセルに存在する電子および正孔の再結合（ｒｅｃｏｍｂｉｎａｔｉｏｎ）によるものであり得る。
【００３０】
実施形態によっては、プログラミング部１２０は、プログラムレベル安定化部１３０を介した安定化された第１プログラムレベルに対応する第１データページ、安定化された第２プログラムレベルに対応する第２データページ、または安定化された第ｍプログラムレベルに対応する第ｍデータページを再プログラムすることができる。
【００３１】
また、実施形態によっては、プログラムレベル安定化部１３０は、第１データページ、第２データページ、または第ｍデータページに対応する複数のマルチレベルセルに存在する電子および正孔（ｈｏｌｅ）を再結合させることもできる。
【００３２】
また、実施形態によっては、プログラムレベル安定化部１３０は、プログラミング部１２０が第１データページをプログラムした後に、第１プログラムレベルを安定化させることができる。この後、プログラムレベル安定化部１３０が第１プログラムレベルを安定化させた後に、プログラミング部１２０は、安定化された第１プログラムレベルに基づいて第２プログラムレベルに対応する第２データページをプログラムすることができる。
【００３３】
この場合に、実施形態によっては、プログラミング部１２０は、全体プログラミング時間を縮めるために、第２プログラムレベルに対応する第２データページをプログラムすると同時に、安定化された第１プログラムレベルに対応する第１データページを再プログラムすることができる。
【００３４】
また、実施形態によっては、プログラムレベル安定化部１３０は、プログラミング部１２０が第１データページおよび第２データページをプログラムした後に、第１プログラムレベルおよび第２プログラムレベルを安定化させることができる。
【００３５】
この場合に、実施形態によっては、プログラミング部１２０は、安定化された第１プログラムレベルおよび安定化された第２プログラムレベルに基づいて第１データページおよび第２データページを再プログラムすることができる。プログラミング部１２０は、全体プログラミング時間を縮めるために、複数のマルチレベルセルに同時に第１データページおよび第２データページを再プログラムすることができる。
【００３６】
本発明の一実施形態に係るメモリ装置１００は、電荷トラップ型フラッシュメモリ装置であり得る。
【００３７】
これにより、メモリ装置１００は、メモリセルの構造の特徴によるデータを長期間保持する場合に発生する恐れがあるしきい値電圧変化を抑制し、メモリ装置の信頼性を高めることができる。以下、図２を参照しながら、本発明の実施形態に係るメモリ装置１００の動作について具体的に説明する。
【００３８】
図２は、本発明の実施形態に係るメモリ装置で実行することができるメモリ装置の動作を説明するための一例を示す図である。
【００３９】
図２は、しきい値電圧およびしきい値電圧に対応するマルチレベルセルの個数を示す図である。図２は、プログラムの進行に応じて示されたものであり得る。
【００４０】
マルチレベルセルのしきい値電圧の分布は、しきい値電圧に対応するマルチレベルセルの個数で表される。
【００４１】
マルチレベルセルそれぞれの電気的特性が微細に異なるため、マルチレベルセルたちのしきい値電圧は、一定の範囲を有する分布を形成することができる。
【００４２】
分布２１１、分布２２１、または分布２３１は、データ「１１」が格納されたマルチレベルセルを示すものである。
【００４３】
分布２１２、分布２２２、または分布２３２は、データ「１０」が格納されたマルチレベルセルを示すものである。
【００４４】
分布２３３は、データ「００」が格納されたマルチレベルセルを示すものである。
【００４５】
分布２３４は、データ「０１」が格納されたマルチレベルセルを示すものである。
【００４６】
一般的に、マルチレベルセルが２ｍ個のしきい値電圧レベルのうちのいずれか１つを有することができる場合に、マルチレベルセルは、最大ｍビットのデータを格納することができる。マルチレベルセルに格納されるｍビットのデータは、最上位ビット（ｍｏｓｔ  ｓｉｇｎｉｆｉｃａｎｔ  ｂｉｔ：ＭＳＢ）から最下位ビット（ｌｅａｓｔ  ｓｉｇｎｉｆｉｃａｎｔ  ｂｉｔ：ＬＳＢ）に整列される。
【００４７】
メモリ装置１００が電荷トラップ型フラッシュメモリである場合に、削除状態である分布２１１で一定量の電子を注入し、一定のしきい値電圧分布を有するように分布２３１、分布２３２、分布２３３、および分布２３４を形成したと仮定すれば、プログラム動作によって選定された量の電子を電荷トラップサイトを含む絶縁層に注入しても、削除状態である分布２１１に存在した正孔の一部が電荷トラップサイトを含む絶縁層に残存する。
【００４８】
このような各プログラム状態における残存する正孔の個数は、プログラムおよび削除動作が繰り返される回数が増加するほど累積して増加する。分布２３１、分布２３２、分布２３３、および分布２３４が形成してプログラム動作が完了した状態でデータを長期間格納する場合に、電荷トラップサイトを含む絶縁層内の存在した正孔および電子は、再結合して消滅することができる。
【００４９】
このような再結合過程を介して、プログラムが完了した後の各プログラム状態のしきい値電圧分布と長期間データを格納する場合のしきい値電圧分布の間には、差が発生することがある。すなわち、プログラムが完了した後には、一定のしきい値電圧分布を有する分布２３１、分布２３２、分布２３３、または分布２３４を形成したとしても、長期間データを格納する場合には、分布２３２は分布２４２に、分布２３３は分布２４３に、分布２３４は分布２４４にしきい値電圧分布が変化することがある。
【００５０】
このようなしきい値電圧分布の変化によって隣接したビット間のしきい値電圧の２ｍ個の分布の間の距離は減少し、分布間の距離がさらに減少すれば分布同士が重なることがある。分布同士が重なれば、読み取り失敗率が増加する恐れがある。このような読み取りエラーはプログラム過程および削除を実行し、繰り返し回数の増加に伴って正孔の個数が累積して増加し、電荷再結合によってしきい値電圧分布の変化はより大きくなる恐れがある。
【００５１】
本発明の実施形態によって、メモリ装置１００は、第１データページ、第２データページ、または第ｍデータページに対するプログラムレベルを安定化する。実施形態によっては、メモリ装置１００は、第１データページ、第２データページ、または第ｍデータページのしきい値電圧変化を考慮して、第１データページに対する第１プログラムレベル、第２データページに対する第２プログラムレベル、または第ｍデータページに対する第ｍプログラムレベルを安定化させることができる。
【００５２】
実施形態によっては、メモリ装置１００は、第１データページをプログラムした後に第１プログラムレベルを安定化させることができ、第１プログラムレベルを安定化させた後に、安定化された第１プログラムレベルに基づいて第２プログラムレベルに対応する第２データページをプログラムすることができる。
【００５３】
また、メモリ装置１００は、第２プログラムレベルに対応する第２データページをプログラムすると同時に、安定化された第１プログラムレベルに対応する第１データページを再プログラムすることができる。
【００５４】
図２を参照しながら具体的に説明すれば、矢印２１０は、メモリ装置１００が分布２１１のマルチレベルセルに第１データページのプログラム動作を実行して分布２１２を形成したことを示す。
【００５５】
第１データページのプログラム動作を実行した後に、マルチレベルセルアレイ１１０のマルチレベルセルのしきい値電圧は、分布２１２に対応することができる。
【００５６】
矢印２２０は、メモリ装置１００が第１データページのプログラム動作を実行した後に、第１データページに対する第１プログラムレベルを安定化させることを示す。メモリ装置１００は、第１プログラムレベルを安定化させて分布２２２を形成するようにできる。
【００５７】
実施形態によっては、メモリ装置１００は、マルチレベルセルに存在する電子および正孔の再結合による第１データページのしきい値電圧変化を考慮して第１プログラムレベルを安定化させることができる。
【００５８】
また、実施形態によっては、メモリ装置１００は、第１データページに対応する複数のマルチレベルセルに存在する電子および正孔を再結合させて第１プログラムレベルを安定化させることができ、これによってしきい値電圧分布を安定化させることができる。
【００５９】
第１プログラムレベルを安定化させた後に、マルチレベルセルアレイ１１０のマルチレベルセルのしきい値電圧は、分布２２２に対応することができる。
【００６０】
矢印２４０は、メモリ装置１００が第１プログラムレベルを安定化させた後に、安定化された第１プログラムレベルに基づいて第２データページのプログラム動作を実行して分布２３３および分布２３４を形成したことを示す。
【００６１】
第２データページのプログラム動作を実行した後に、マルチレベルセルアレイ１１０のマルチレベルセルのしきい値電圧は、分布２３３および分布２３４に対応することができる。
【００６２】
矢印２３０は、メモリ装置１００が第２プログラムレベルに対応する第２データページのプログラム動作実行と同時に、安定化された第１プログラムレベルに対応する第１データページの再プログラム動作を実行して分布２３２を形成したことを示す。
【００６３】
第１データページの再プログラム動作を実行した後に、マルチレベルセルアレイ１１０のマルチレベルセルのしきい値電圧は、分布２３２に対応することができる。
【００６４】
これにより、メモリセルの構造の特徴によるデータを長期間保持する場合に発生する恐れがあるしきい値電圧変化を抑制し、メモリ装置の信頼性を高めることができる。以下、図３を参照しながら、本発明の他の実施形態に係るメモリ装置１００の動作について具体的に説明する。
【００６５】
図３は、本発明の他の実施形態に係るメモリ装置で実行することができるメモリ装置の動作を説明するための他の一例を示す図である。
【００６６】
マルチレベルセルのしきい値電圧の分布は、しきい値電圧に対応するマルチレベルセルの個数で表される。
【００６７】
マルチレベルセルそれぞれの電気的特性は微細に異なるため、マルチレベルセルのしきい値電圧は、一定の範囲を有する分布を形成することができる。
【００６８】
分布３１１、分布３２１、または分布３３１は、データ「１１」が格納されたマルチレベルセルを示すものである。
【００６９】
分布３１２、分布３２２、または分布３３２は、データ「１０」が格納されたマルチレベルセルを示すものである。
【００７０】
分布３１３、分布３２３、または分布３３３は、データ「００」が格納されたマルチレベルセルを示すものである。
【００７１】
分布３１４、分布３２４、または分布３３４は、データ「０１」が格納されたマルチレベルセルを示すものである。
【００７２】
メモリ装置１００が電荷トラップ型フラッシュメモリである場合に、削除状態である分布３１１で第１データページのプログラム動作および第２データページのプログラム動作を実行し、一定のしきい値電圧分布を有するように分布３１１、分布３１２、分布３１３、および分布３１４を形成することができる。
【００７３】
上述したように、電荷の再結合過程を介して、プログラムが完了した後の各プログラム状態のしきい値電圧分布と長期間データを格納する場合のしきい値電圧分布との間には、差が発生することがある。すなわち、プログラムが完了した後には、一定のしきい値電圧分布を有する分布３１１、分布３１２、分布３１３、および分布３１４を形成したとしても、長期間データを格納する場合には、分布３１１、分布３１２、分布３１３、および分布３１４のしきい値電圧分布は変化する場合がある。
【００７４】
しきい値電圧分布の変化によって隣接したビット間のしきい値電圧の２ｍ個の分布間の距離は減少し、分布間の距離がさらに減少すれば分布同士が重なることがある。分布同士が重なれば、読み取り失敗率が増加する恐れがある。このような読み取りエラーは、プログラム過程および削除を実行し、繰り返し回数の増加に伴って正孔の個数が累積して増加し、電荷再結合によってしきい値電圧分布の変化がさらに大きくなる恐れがある。
【００７５】
本発明の実施形態によって、メモリ装置１００は、第１データページまたは第２データページに対するプログラムレベルを安定化する。実施形態によっては、メモリ装置１００は、第１データページまたは第２データページのしきい値電圧変化を考慮して、第１データページに対する第１プログラムレベルまたは第２データページに対する第２プログラムレベルを安定化させることができる。
【００７６】
実施形態によっては、メモリ装置１００は、第１データページおよび第２データページをプログラムした後に、第１プログラムレベルおよび第２プログラムレベルを安定化させることができる。
【００７７】
また、実施形態によっては、メモリ装置１００は、安定化された第１プログラムレベルおよび安定化された第２プログラムレベルに基づいて第１データページおよび第２データページを再プログラムすることができる。
【００７８】
図３を参照しながら具体的に説明すれば、メモリ装置１００は、分布３１１から第１データページのプログラム動作および第２データページのプログラム動作を実行して分布３１１、分布３１２、分布３１３、および分布３１４を形成することができる。
【００７９】
第１データページのプログラム動作および第２データページのプログラム動作の後に、マルチレベルセルアレイ１１０のマルチレベルセルのしきい値電圧は、分布３１１、分布３１２、分布３１３、および分布３１４に対応することができる。
【００８０】
矢印３２０は、メモリ装置１００が第１データページおよび第２データページをプログラムした後に、第１データページに対する第１プログラムレベルおよび第２データページに対する第２プログラムレベルを安定化させることを示す。
【００８１】
メモリ装置１００は、第１プログラムレベルおよび第２プログラムレベルを安定化させて分布３２１、分布３２２、分布３２３、および分布３２４を形成することができる。
【００８２】
実施形態によっては、メモリ装置１００は、マルチレベルセルに存在する電子および正孔の再結合による第１データページおよび第２データページのしきい値電圧変化を考慮して、第１プログラムレベルおよび第２プログラムレベルを安定化させることができる。
【００８３】
また、実施形態によっては、メモリ装置１００は、第１データページまたは第２データページに対応する複数のマルチレベルセルに存在する電子および正孔を再結合させて第１プログラムレベルおよび第２プログラムレベルを安定化させることができ、これによってしきい値電圧分布を安定化させることができる。
【００８４】
第１プログラムレベルおよび第２プログラムレベルを安定化させた後に、マルチレベルセルアレイ１１０のマルチレベルセルのしきい値電圧は、分布３２１、分布３２２、分布３２３、および分布３２４に対応することができる。
【００８５】
矢印３３０は、メモリ装置１００が第１プログラムレベルおよび第２プログラムレベルを安定化させた後に、安定化された第１プログラムレベルおよび安定化された第２プログラムレベルに基づいて第１データページの再プログラム動作および第データページの再プログラム動作を実行して分布３３１、分布３３２、分布３３３、および分布３４４を形成したことを示す。
【００８６】
第１データページの再プログラム動作および第２データページの再プログラム動作の後に、マルチレベルセルアレイ１１０のマルチレベルセルのしきい値電圧は、分布３３１、分布３３２、分布３３３、および分布３３４に対応することができる。
【００８７】
これにより、メモリセルの構造の特徴によるデータを長期間保持する場合に発生する恐れがあるしきい値電圧変化を抑制し、メモリ装置の信頼性を高めることができる。以下、本発明のメモリ装置で実行することができるメモリページデータのプログラミング方法について詳しく説明する。
【００８８】
図４は、本発明の実施形態に係るメモリプログラミング方法を説明するためのフローチャートである。
【００８９】
図４を参照すれば、メモリプログラミング方法は、複数のマルチレベルセルに第１データページをプログラムする（Ｓ４１０）。
【００９０】
また、メモリプログラミング方法は、第１データページに対する第１プログラムレベルを安定化する（Ｓ４２０）。
【００９１】
実施形態によっては、メモリプログラミング方法は、マルチレベルセルに存在する電子および正孔の再結合による第１データページのしきい値電圧変化を考慮して第１プログラムレベルを安定化させることができる。
【００９２】
また、実施形態によっては、メモリプログラミング方法は、第１データページに対応する複数のマルチレベルセルに存在する電子および正孔を再結合させて第１プログラムレベルを安定化させることができ、これによってしきい値電圧分布を安定化させることができる。
【００９３】
また、メモリプログラミング方法は、安定化された第１プログラムレベルに対応する第１データページがプログラムされたマルチレベルセルに第２データページをプログラムする（Ｓ４３０）。すなわち、安定化された第１プログラムレベルに基づいて第２データページのプログラム動作を実行する。
【００９４】
また、メモリプログラミング方法は、安定化された第１プログラムレベルに対応する第１データページを再プログラムする（Ｓ４４０）。
【００９５】
図５は、本発明の他の実施形態に係るメモリプログラミング方法を説明するためのフローチャートである。
【００９６】
図５を参照すれば、メモリプログラミング方法は、複数のマルチレベルセルに第１データページをプログラムする（Ｓ５１０）。
【００９７】
また、メモリプログラミング方法は、第１データページがプログラムされたマルチレベルセルに第２データページをプログラムする（Ｓ５２０）。
【００９８】
また、メモリプログラミング方法は、第１データページに対する第１プログラムレベルおよび第２データページに対する第２プログラムレベルを安定化する（Ｓ５３０）。
【００９９】
実施形態によっては、メモリプログラミング方法は、第１データページまたは第２データページのしきい値電圧変化を考慮して、第１データページに対する第１プログラムレベルまたは第２データページに対する第２プログラムレベルを安定化させる。
【０１００】
また、メモリプログラミング方法は、安定化された第１プログラムレベルに対応する第１データページおよび安定化された第２プログラムレベルに対応する第２データページを再プログラムする（Ｓ５４０）。
【０１０１】
本発明の実施形態は、メモリセルのしきい値電圧を変化させてデータを格納するメモリ装置に適用することができる。このような種類のメモリ装置の例としては、フラッシュメモリ、ＥＥＰＲＯＭなどを含むことができる。
【０１０２】
なお、本発明に係るメモリプログラミング方法は、コンピュータにより実現される多様な動作を実行するためのプログラム命令を含むコンピュータ読取可能な記録媒体を含む。当該記録媒体は、プログラム命令、データファイル、データ構造などを単独または組み合わせて含むこともでき、記録媒体およびプログラム命令は、本発明の目的のために特別に設計されて構成されたものでもよく、コンピュータソフトウェア分野の技術を有する当業者にとって公知であり使用可能なものであってもよい。コンピュータ読取可能な記録媒体の例としては、ハードディスク、フロッピー（登録商標）ディスク及び磁気テープのような磁気媒体、ＣＤ−ＲＯＭ、ＤＶＤのような光記録媒体、フロプティカルディスクのような磁気−光媒体、およびＲＯＭ、ＲＡＭ、フラッシュメモリなどのようなプログラム命令を保存して実行するように特別に構成されたハードウェア装置が含まれる。また、記録媒体は、プログラム命令、データ構造などを保存する信号を送信する搬送波を含む光または金属線、導波管などの送信媒体でもある。プログラム命令の例としては、コンパイラによって生成されるような機械語コードだけでなく、インタプリタなどを用いてコンピュータによって実行され得る高級言語コードを含む。前記したハードウェア要素は、本発明の動作を実行するために一以上のソフトウェアモジュールとして作動するように構成することができ、その逆もできる。
【０１０３】
本発明の実施形態に係るフラッシュメモリ装置そして／またはメモリコントローラは、多様な形態のパッケージを用いて実現することができる。例えば、本発明の実施形態に係るフラッシュメモリ装置そして／またはメモリコントローラは、ＰｏＰ（Ｐａｃｋａｇｅ  ｏｎ  Ｐａｃｋａｇｅ）、Ｂａｌｌ  ｇｒｉｄ  ａｒｒａｙｓ（ＢＧＡｓ）、Ｃｈｉｐ  ｓｃａｌｅ  ｐａｃｋａｇｅｓ（ＣＳＰｓ）、Ｐｌａｓｔｉｃ  Ｌｅａｄｅｄ  Ｃｈｉｐ  Ｃａｒｒｉｅｒ（ＰＬＣＣ）、Ｐｌａｓｔｉｃ  Ｄｕａｌ  Ｉｎ−Ｌｉｎｅ  Ｐａｃｋａｇｅ（ＰＤＩＰ）、Ｄｉｅ  ｉｎ  Ｗａｆｆｌｅ  Ｐａｃｋ、Ｄｉｅ  ｉｎ  Ｗａｆｅｒ  Ｆｏｒｍ、Ｃｈｉｐ  Ｏｎ  Ｂｏａｒｄ（ＣＯＢ）、Ｃｅｒａｍｉｃ  Ｄｕａｌ  Ｉｎ−Ｌｉｎｅ  Ｐａｃｋａｇｅ（ＣＥＲＤＩＰ）、Ｐｌａｓｔｉｃ  Ｍｅｔｒｉｃ  Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋ（ＭＱＦＰ）、Ｔｈｉｎ  Ｑｕａｄ  Ｆｌａｔｐａｃｋ（ＴＱＦＰ）、Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ（ＳＯＩＣ）、Ｓｈｒｉｎｋ  Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅ（ＳＳＯＰ）、Ｔｈｉｎ  Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ（ＴＳＯＰ）、Ｔｈｉｎ  Ｑｕａｄ  Ｆｌａｔｐａｃｋ（ＴＱＦＰ）、Ｓｙｓｔｅｍ  Ｉｎ  Ｐａｃｋａｇｅ（ＳＩＰ）、Ｍｕｌｔｉ  Ｃｈｉｐ  Ｐａｃｋａｇｅ（ＭＣＰ）、Ｗａｆｅｒ−ｌｅｖｅｌ  Ｆａｂｒｉｃａｔｅｄ  Ｐａｃｋａｇｅ（ＷＦＰ）、Ｗａｆｅｒ−Ｌｅｖｅｌ  Ｐｒｏｃｅｓｓｅｄ  Ｓｔａｃｋ  Ｐａｃｋａｇｅ（ＷＳＰ）などのようなパッケージを用いて実現することができる。
【０１０４】
フラッシュメモリ装置とメモリコントローラは、メモリカードを構成することができる。このような場合に、メモリコントローラは、ＵＳＢ、ＭＭＣ、ＰＣＩ−Ｅ、ＳＡＴＡ、ＰＡＴＡ、ＳＣＳＩ、ＥＳＤＩ、またはＩＤＥなどのような多様なインターフェースプロトコルのうちの１つを介して外部（例えば、ホスト）と通信するように構成することができる。
【０１０５】
フラッシュメモリ装置は、電力が遮断されても格納されたデータを保持することができる非揮発性メモリ装置である。セルラフォン、ＰＤＡ、デジタルカメラ、ポータブルゲームコンソール、またはＭＰ３Ｐのようなモバイル装置の使用増加に伴い、フラッシュメモリ装置は、データストレージだけでなくコードストレージとしてより広く用いることができる。さらに、フラッシュメモリ装置は、ＨＤＴＶ、ＤＶＤ、ラウタ、またはＧＰＳのようなホームアプリケーションに用いることができる。
【０１０６】
本発明の実施形態に係るコンピュータシステムは、バスに電気的に連結されたマイクロプロセッサ、ユーザインターフェース、ベースバンドチップセット（ｂａｓｅｂａｎｄ  ｃｈｉｐｓｅｔ）のようなモデム、メモリコントローラ、またはフラッシュメモリ装置を含む。フラッシュメモリ装置には、マイクロプロセッサによって処理された／処理されるＮ−ビットデータ（Ｎは、１またはそれよりも大きい整数）がメモリコントローラを介して格納されるであろう。本発明の実施形態に係るコンピュータシステムがモバイル装置である場合には、コンピュータシステムの動作電圧を供給するためのバッテリが追加的に提供されるであろう。
【０１０７】
本発明の実施形態に係るコンピュータシステムには、応用チップセット（ａｐｐｌｉｃａｔｉｏｎ  ｃｈｉｐｓｅｔ）、カメライメージプロセッサ（Ｃａｍｅｒａ  Ｉｍａｇｅ  Ｐｒｏｃｅｓｓｏｒ：ＣＩＳ）、モバイルＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）などの提供がさらに可能であることは、当分野において通常の知識を習得した者などにとって自明である。メモリコントローラとフラッシュメモリ装置は、例えば、データを格納するのに非揮発性メモリを用いるＳＳＤ（Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｄｒｉｖｅ／Ｄｉｓｋ）を構成することができる。
【０１０８】
上述したように、本発明の好ましい実施形態を参照して説明したが、該当の技術分野において熟練した当業者にとっては、特許請求の範囲に記載された本発明の思想および領域から逸脱しない範囲内で、本発明を多様に修正および変更させることができることを理解することができるであろう。すなわち、本発明の技術的範囲は、特許請求の範囲に基づいて定められ、発明を実施するための最良の形態により制限されるものではない。
【符号の説明】
【０１０９】
１００：メモリ装置
１１０：マルチレベルセルアレイ
１１１：メモリページ
１２０：プログラミング部
１３０：プログラムレベル安定化部
【図１】
2010040162.tif 000003
【図２】
2010040162.tif 000004
【図３】
2010040162.tif 000005
【図４】
2010040162.tif 000006
【図５】
2010040162.tif 000007