(57)【要約】【課題】転送電極による段差の側壁部分に付着しているバリアメタル膜をドライエッチングで除去する際に、下地の絶縁膜が削れてしまう。【解決手段】本発明のＣＣＤ製造方法は、半導体基板１上に転送電極４を覆う状態で絶縁膜６を形成した後、この絶縁膜６を覆う状態で第１の金属膜７を形成する工程と、転送電極４上に形成された接続孔を埋め込む状態で第１の金属膜７の上にバリアメタル膜１１と第２の金属膜１２を順に積層して形成する工程と、第２の金属膜１２の上に形成されたレジストパターン１４をマスクとして第２の金属膜１２をドライエッチングにより加工する工程と、レジストパターン１４をマスクとし且つ第１の金属膜７をエッチングストッパーとしてバリアメタル膜１１をドライエッチングにより加工する工程と、レジストパターン１４をマスクとして第１の金属膜７をドライエッチングにより加工する工程とを含む。【選択図】図３
2010045235.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に転送電極を形成する工程と、
前記半導体基板上に前記転送電極を覆う状態で絶縁膜を形成する工程と、
前記半導体基板上に前記絶縁膜を覆う状態で第１の金属膜を形成する工程と、
前記転送電極上に前記第１の金属膜と前記絶縁膜を貫通する状態で接続孔を形成する工程と、
前記接続孔を埋め込む状態で前記第１の金属膜の上にバリアメタル膜と第２の金属膜を順に積層して形成する工程と、
前記第２の金属膜の上にレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記第２の金属膜をドライエッチングにより加工する工程と、
前記レジストパターンをマスクとし且つ前記第１の金属膜をエッチングストッパーとして前記バリアメタル膜をドライエッチングにより加工する工程と、
前記レジストパターンをマスクとして前記第１の金属膜をドライエッチングにより加工する工程と
を含む電荷結合素子の製造方法。
【請求項２】
前記第１の金属膜及び前記第２の金属膜は、それぞれタングステン膜からなり、
前記バリアメタル膜は、チタン膜、窒化チタン膜又はそれらの積層膜からなる
請求項１記載の電荷結合素子の製造方法。
【請求項３】
前記第１の金属膜及び前記第２の金属膜のドライエッチングでは、それぞれフッ素系のエッチングガスを用い、
前記バリアメタル膜のドライエッチングでは、塩素系のエッチングガスを用いる
請求項２記載の電荷結合素子の製造方法。
【請求項４】
前記第１の金属膜及び前記第２の金属膜は、それぞれタングステン膜からなり、
前記バリアメタル膜は、ルテニウム、酸化ルテニウム、窒化ルテニウム又はそれらの積層膜からなる
請求項１記載の電荷結合素子の製造方法。
【請求項５】
前記第１の金属膜及び前記第２の金属膜のドライエッチングでは、それぞれフッ素系のエッチングガスを用い、
前記バリアメタル膜のドライエッチングでは、塩素酸素系のエッチングガスを用いる
請求項４記載の電荷結合素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電荷結合素子の製造方法に関する。詳しくは、シャント配線を有する電荷結合素子の製造方法に関する。
【背景技術】
【０００２】
電荷結合素子（ＣＣＤ）やこれを用いた固体撮像素子の分野では、光電変換によって生成された信号電荷を高速に転送するために、信号電荷の転送を行なう転送電極に対して、当該転送電極よりもシート抵抗の低いシャント配線を接続する構造が提案されている（特許文献１を参照）。例えば、現在開発が行われている１．５５μｍＣＣＤや１．４３μｍＣＣＤでは、シャント配線に金属配線を適用することで、配線の低抵抗化やデバイスの低層化を実現している。
【０００３】
シャント配線の材料としては製造の容易性などの点でタングステンが有望である。ただし、転送電極をポリシリコンで形成した場合は、シリコンをアニール処理によって結晶化させる場合に、タングステンがシリコン中に拡散しないように、タングステンからなるシャント配線の下に拡散防止のためのバリアメタル膜を形成する必要がある。
【０００４】
図４及び図５は従来の電荷結合素子の製造方法を説明する図である。まず、図４（Ａ）に示すように、半導体基板５１上にゲート絶縁膜５２を形成した後、ゲート絶縁膜５２の上にハードマスク５３を用いて転送電極５４を形成する。隣り合う２つの転送電極５４の間で、半導体基板５１のゲート絶縁膜５２で覆われた部分は、電荷結合素子を備える固体撮像素子の構成において、光電変換を行なうセンサー領域Ｓとなる。次いで、転送電極５４上のハードマスク５３と転送電極５４間のゲート絶縁膜５２を覆う状態で、半導体基板５１の全面（片面）に酸化膜５５を形成する。
【０００５】
次に、図４（Ｂ）に示すように、異方性のドライエッチングにより酸化膜５５をエッチングした後、ゲート絶縁膜５２を薄膜化する。
【０００６】
次に、図４（Ｃ）に示すように、半導体基板５１の全面に絶縁膜５６を形成する。絶縁膜５６は、ＬＰ(Low Pressure)−ＳｉＮ膜を下層膜とし、ＬＰ(Low Pressure)−ＴＥＯＳ膜を上層膜とした積層膜で形成する。ＴＥＯＳは、Ｓｉ（ＯＣ2Ｈ5）4の略称である。次いで、フォトリソグラフィー技術により、開口部５７を有するレジストパターン５８を形成した後、このレジストパターン５８をマスクとしたドライエッチングにより接続孔５９を形成する。接続孔５９の形成部位では、転送電極５４の表面（上面）が露出した状態となる。接続孔５９を形成した後は、レジストパターン５８を除去しておく。
【０００７】
次に、図５（Ａ）に示すように、絶縁膜５６の上にそれぞれＣＶＤ法によってバリアメタル膜６１と金属膜６２を順に積層した状態で形成する。バリアメタル膜６１としては、チタン（Ｔｉ）膜と窒化チタン（ＴｉＮ）膜の積層膜を形成する。金属膜６２としては、タングステン膜を形成する。
【０００８】
次に、図５（Ｂ）に示すように、金属膜６２の上にフォトリソグラフィー技術によりレジストパターン６３を形成した後、そのレジストパターン６３をマスクとして金属膜６２をドライエッチングにより加工する。エッチングは、例えば、ＥＣＲ（Electron Cyclotron Resonance）エッチング装置を用いて、以下の条件で行なう。
【０００９】
［メインエッチング条件］
Ｃｌ2／ＳＦ6／Ｎ2／Ａｒ＝１００／２０／２０／１００ｓｃｃｍ
マイクロ波パワー：４００Ｗ
バイアスパワー：３０Ｗ
処理圧力：０．７Ｐａ
基板温度：２０℃
【００１０】
［オーバーエッチング条件］
ＳＦ6＝１００ｓｃｃｍ
マイクロ波パワー：１０００Ｗ
バイアスパワー：０Ｗ
処理圧力：１．０Ｐａ
基板温度：２０℃
【００１１】
この場合、ドライエッチングは、先にメインエッチングを行ない、その後でオーバーエッチングを行なう。メインエッチング条件ではバイアスパワーをかけているため、金属膜６２が異方性をもってエッチング加工される。このため、半導体基板５１の基板面と平行な部分や転送電極５４による段差の肩部分に付着している金属膜６２は、主にメインエッチングによって除去される。これに対して、オーバーエッチング条件ではバイアスパワーをかけていないため、金属膜６２が等方性をもってエッチング加工される。このため、転送電極５４による段差の側壁部分に付着している金属膜６２は、主にオーバーエッチングによって除去される。
【００１２】
次に、図５（Ｃ）に示すように、上記レジストパターン６３をマスクとしてバリアメタル膜６１を異方性のドライエッチングにより加工する。エッチングは、例えば、ＥＣＲエッチング装置を用いて、以下の条件で行なう。
【００１３】
［バリアメタル（Ｔｉ／ＴｉＮ）加工条件］
Ｃｌ2＝１００ｓｃｃｍ
マイクロ波パワー：８００Ｗ
バイアスパワー：４０Ｗ
処理圧力：０．５Ｐａ
基板温度：２０℃
【００１４】
その後、レジストパターン６３を除去する。これにより、転送電極５４の上に、レジストパターン６３のパターン形状に倣って、バリアメタル膜６１と金属膜６２の積層構造からなるシャント配線が形成される。
【００１５】
【特許文献１】特開２００６−１４０４１１号公報（段落０００６）
【発明の開示】
【発明が解決しようとする課題】
【００１６】
上述した電荷結合素子の製造方法においては、バリアメタル膜６１をエッチング加工する場合に、転送電極５４による段差の側壁部分に付着しているバリアメタル膜６１を除去する必要がある。側壁部分に付着するバリアメタル膜６１を、バイアスパワーをかけた異方性のドライエッチングで除去するには、上記段差相当の膜厚分のオーバーエッチングを行なう必要がある。例えば、転送電極５４の厚さを２００ｎｍとした場合は、それよりも大きい寸法で段差が形成されるため、３００ｎｍ程度のオーバーエッチングを行なう必要がある。そうした場合は、特に、半導体基板５１の基板面に平行な部分で、オーバーエッチングにより、下地の絶縁膜５６の上層膜となるＬＰ−ＴＥＯＳ膜やその下層膜となるＳｉＮ膜の表面が削れてしまうという問題があった。ＳｉＮ膜は、転送電極５４間のセンサー領域Ｓの反射防止膜として機能する。このため、ＳｉＮ膜が薄くなると、反射防止膜としての機能が低下する。また、反射防止膜としての機能を回復させるためにＳｉＮ膜を再度成膜すると、段差部分の側壁にもＳｉＮ膜が形成される。このため、センサー領域Ｓの実行的な開口寸法が縮小し（開口率が低下し）、センサー感度が悪化するという別の問題が発生する。
【００１７】
本発明は、転送電極による段差の側壁部分に付着しているバリアメタル膜をドライエッチングで除去した後に、絶縁膜を再度成膜しなくても、絶縁膜の膜厚を十分に残すことができる電荷結合素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明に係る電荷結合素子の製造方法は、半導体基板上に転送電極を形成する工程と、前記半導体基板上に前記転送電極を覆う状態で絶縁膜を形成する工程と、前記半導体基板上に前記絶縁膜を覆う状態で第１の金属膜を形成する工程と、前記転送電極上に前記第１の金属膜と前記絶縁膜を貫通する状態で接続孔を形成する工程と、前記接続孔を埋め込む状態で前記第１の金属膜の上にバリアメタル膜と第２の金属膜を順に積層して形成する工程と、前記第２の金属膜の上にレジストパターンを形成する工程と、前記レジストパターンをマスクとして前記第２の金属膜をドライエッチングにより加工する工程と、前記レジストパターンをマスクとし且つ前記第１の金属膜をエッチングストッパーとして前記バリアメタル膜をドライエッチングにより加工する工程と、前記レジストパターンをマスクとして前記第１の金属膜をドライエッチングにより加工する工程とを含むものである。
【００１９】
本発明に係る電荷結合素子の製造方法においては、半導体基板上に絶縁膜を覆う状態で第１の金属膜を形成しておく。そして、第２の金属膜の上に形成したレジストパターンをマスクとしてバリアメタル膜をドライエッチングで加工する際に、第１の金属膜をエッチングストッパーとして機能させる。このため、転送電極による段差の側壁部分に付着しているバリアメタル膜を異方性のドライエッチングで加工する場合でも、絶縁膜を第１の金属膜で保護しつつ、バリアメタル膜を確実に除去することが可能となる。
【発明の効果】
【００２０】
本発明に係る電荷結合素子の製造方法によれば、転送電極による段差の側壁部分に付着しているバリアメタル膜をドライエッチングで除去した後に、絶縁膜を再度成膜しなくても、絶縁膜の膜厚を十分に残すことができる。このため、センサー領域の反射防止膜として機能する膜を絶縁膜が含む場合でも、センサー領域を狭めることなく、反射防止膜の膜厚を所望の膜厚に維持することが可能となる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の具体的な実施の形態について図面を参照しつつ詳細に説明する。なお、本発明の技術的範囲は以下に記述する実施の形態に限定されるものではなく、発明の構成要件やその組み合わせによって得られる特定の効果を導き出せる範囲において、種々の変更や改良を加えた形態も含む。
【００２２】
図１〜図３は本発明の実施の形態に係る電荷結合素子の製造方法を説明する図である。まず、図１（Ａ）に示すように、半導体基板１上にゲート絶縁膜２を形成した後、ゲート絶縁膜２の上にハードマスク３を用いて転送電極４を形成する。半導体基板１は、例えば、シリコン基板からなる。ゲート絶縁膜２は、例えば、膜厚４０ｎｍの熱酸化膜（Ｔｈ−ＳｉＯ2膜）からなる。ハードマスク３は、例えば、ＬＰ−ＴＥＯＳからなる。転送電極３は、例えば、厚さ２００ｎｍのポリシリコンからなる。次いで、転送電極４上のハードマスク３と転送電極４間のゲート絶縁膜２を覆う状態で、半導体基板１の全面（片面）に酸化膜５を形成する。酸化膜５は、例えば、膜厚５０ｎｍのＬＰ−ＴＥＯＳ膜からなる。
【００２３】
次に、図１（Ｂ）に示すように、異方性のドライエッチングにより、ゲート絶縁膜２を薄膜化する。この薄膜化処理では、ゲート絶縁膜２を例えば１５ｎｍ程度まで薄くする。このとき、異方性のドライエッチングを適用することで、転送電極４の上面にはハードマスク３が完全にエッチングされずに残り、転送電極４の側面には酸化膜５がエッチングされずに残る。
【００２４】
次に、図１（Ｃ）に示すように、転送電極４周りのハードマスク３や酸化膜５、さらには転送電極４間のゲート絶縁膜２を覆う状態で、半導体基板５１の全面に絶縁膜６を形成する。絶縁膜６は、例えば膜厚６０ｎｍのＬＰ−ＳｉＮ膜を下層膜とし、膜厚５０ｎｍのＬＰ−ＴＥＯＳ膜を上層膜とした積層膜で形成する。次いで、絶縁膜６を覆う状態で第１の金属膜７を例えばスパッタリング法により半導体基板１の全面に形成する。第１の金属膜７は、前述した絶縁膜６及び後述するバリアメタル膜１１の双方に対して、エッチング選択比の高い金属材料（好ましくは、エッチング選択比が４以上の金属材料）を用いて形成する。ここでは一例として、膜厚５０ｎｍのタングステン膜を第１の金属膜７として形成する。
【００２５】
次に、図２（Ａ）に示すように、フォトリソグラフィー技術により、開口部８を有するレジストパターン９を第１の金属膜７の上に形成した後、このレジストパターン９をマスクとしたドライエッチングにより接続孔１０を形成する。接続孔１０は、第１の金属膜７、絶縁膜６及びハードマスク３を貫通する状態で形成される。このため、接続孔１０の形成部位では、転送電極４の表面（上面）が露出した状態となる。接続孔１０を形成した後は、レジストパターン９を除去しておく。
【００２６】
次に、図２（Ｂ）に示すように、第１の金属膜７の上にバリアメタル膜１１と第２の金属膜１２をそれぞれＣＶＤ法により順に積層した状態で形成する。バリアメタル膜１１と第２の金属膜１２は、それぞれ半導体基板１の全面に形成される。バリアメタル膜１１としては、チタン膜、窒化チタン膜又はそれらの積層膜を形成する。ただし、バリアメタル膜１１としては、ルテニウム（Ｒｕ）、酸化ルテニウム（ＲｕＯ）、窒化ルテニウム（ＲｕＮ）又はそれらの積層膜によって形成してもよい。また、第２の金属膜１２としては、第１の金属膜７と同種の金属膜であるタングステン膜を形成する。転送電極４につながる接続孔１０は、バリアメタル膜１１と第２の金属膜１２によって埋め込まれた状態となる。
【００２７】
次に、図３（Ａ）に示すように、第２の金属膜１２の上にフォトリソグラフィー技術によりレジストパターン１４を形成する。レジストパターン１４は、所望するシャント配線の配線パターンに対応して形成されるものである。次いで、レジストパターン１４をマスクとして第２の金属膜１２をドライエッチングにより加工する。エッチングは、例えば、ＥＣＲエッチング装置を用いて、以下の条件で行なう。エッチングガスとしては、フッ素系のガスを用いる。
【００２８】
［メインエッチング条件］
Ｃｌ2／ＳＦ6／Ｎ2／Ａｒ＝１００／２０／２０／１００ｓｃｃｍ
マイクロ波パワー：４００Ｗ
バイアスパワー：３０Ｗ
処理圧力：０．７Ｐａ
基板温度：２０℃
【００２９】
［オーバーエッチング条件］
ＳＦ6＝１００ｓｃｃｍ
マイクロ波パワー：１０００Ｗ
バイアスパワー：０Ｗ
処理圧力：１．０Ｐａ
基板温度：２０℃
【００３０】
この場合、ドライエッチングは、先にメインエッチングを行ない、その後でオーバーエッチングを行なう。メインエッチング条件ではバイアスパワーをかけているため、第２の金属膜１２が異方性をもってエッチング加工される。このため、半導体基板１の基板面と平行な部分や転送電極４による段差の肩部分に付着している第２の金属膜１２は、主にメインエッチングによって除去される。これに対して、オーバーエッチング条件ではバイアスパワーをかけていないため、第２の金属膜１２が等方性をもってエッチング加工される。このため、転送電極４による段差の側壁部分に付着している第２の金属膜１２は、主にオーバーエッチングによって除去される。
【００３１】
次に、図３（Ｂ）に示すように、上記レジストパターン１４をマスクとしてバリアメタル膜１１を異方性のドライエッチングにより加工する。エッチングは、例えば、ＥＣＲエッチング装置を用いて、以下の条件で行なう。エッチングガスとしては、塩素系のガスを用いる。
【００３２】
［バリアメタル（Ｔｉ／ＴｉＮ）加工条件］
Ｃｌ2＝１００ｓｃｃｍ
マイクロ波パワー：８００Ｗ
バイアスパワー：４０Ｗ
処理圧力：０．５Ｐａ
基板温度：２０℃
【００３３】
ここではエッチングガスとして塩素系のガスを用いる。このため、バリアメタル膜１１のエッチングでは、下地の第１の金属膜７を構成しているタングステンが、エッチングガスとの化学反応によりＷＣｌｘを生成するため、そこからエッチングが進行しない。したがって、第１の金属膜７の表面でエッチングの進行が停止する。つまり、バリアメタル膜１１のエッチングに際して、第１の金属膜７がエッチングストッパーとして機能する。なお、バリアメタル膜１１として、ルテニウム（Ｒｕ）、酸化ルテニウム（ＲｕＯ）、窒化ルテニウム（ＲｕＮ）又はそれらの積層膜を形成した場合は、エッチングガスとして塩素酸素系のガスを用いる。
【００３４】
次に、図３（Ｃ）に示すように、上記レジストパターン１４をマスクとして第１の金属膜７をドライエッチングにより加工する。エッチングは、例えば、ＥＣＲエッチング装置を用いて、以下の条件で行なう。エッチングガスとしては、フッ素系のガスを用いる。
【００３５】
［メインエッチング条件］
Ｃｌ2／ＳＦ6／Ｎ2／Ａｒ＝１００／２０／２０／１００ｓｃｃｍ
マイクロ波パワー：４００Ｗ
バイアスパワー：３０Ｗ
処理圧力：０．７Ｐａ
基板温度：２０℃
【００３６】
［オーバーエッチング条件］
ＳＦ6＝１００ｓｃｃｍ
マイクロ波パワー：１０００Ｗ
バイアスパワー：０Ｗ
処理圧力：１．０Ｐａ
基板温度：２０℃
【００３７】
この場合、ドライエッチングは、先にメインエッチングを行ない、その後でオーバーエッチングを行なう。メインエッチング条件ではバイアスパワーをかけているため、第１の金属膜７が異方性をもってエッチング加工される。このため、半導体基板１の基板面と平行な部分や転送電極４による段差の肩部分に付着している第１の金属膜７は、主にメインエッチングによって除去される。これに対して、オーバーエッチング条件でバイアスパワーをかけていないため、第１の金属膜７が等方性をもってエッチング加工される。このため、転送電極４による段差の側壁部分に付着している第１の金属膜７は、主にオーバーエッチングによって除去される。また、下地の絶縁膜６は、オーバーエッチング条件でバイアスパワーをかけていないため、その表面（上層膜）が数ｎｍ程度しか削れない。したがって、絶縁膜６の下層膜を構成しているＳｉＮ膜の膜厚はそのまま維持される。
【００３８】
その後、レジストパターン１４を除去する。これにより、転送電極４の上に、レジストパターン１４のパターン形状に倣って、バリアメタル膜１１と第２の金属膜１２の積層構造からなるシャント配線が形成される。このシャント配線には、レジストパターン１４で保護される第１の金属膜７の一部も含まれる。
【００３９】
このような電荷結合素子の製造方法においては、半導体基板１上に絶縁膜６を覆う状態で第１の金属膜７を形成しておき、この第１の金属膜７をエッチングストッパーとしてバリアメタル膜１１をドライエッチングにより加工する。このため、転送電極４による段差の側壁部分に付着しているバリアメタル膜１１をオーバーエッチングによって除去する場合に、エッチングの進行が第１の金属膜７の成膜位置で停止し、絶縁膜６が削れることがない。したがって、センサー領域Ｓの反射防止膜として機能するＳｉＮ膜が絶縁膜６に含まれる場合でも、そのＳｉＮ膜がバリアメタル膜１１のエッチングで削られることがなくなる。その結果、ＳｉＮ膜を再度成膜しなくても、当該ＳｉＮ膜の膜厚を十分に残した状態で、転送電極４の上にシャント配線を形成することができる。
【００４０】
なお、上記実施の形態においては、シャント配線をタングステンで形成する場合について説明したが、本発明はこれに限らず、シャント配線をタングステン以外の金属材料、例えばアルミニウムで形成する場合にも適用可能である。シャント配線をアルミニウムで形成する場合は、上記第１の金属膜７をＷ、ＷＮ等で形成し、上記バリアメタル膜１１をＴｉ、ＴｉＮ、ＴｉＯＮ、Ｒｕ、ＲｕＯ等で形成し、上記第２の金属膜１２をアルミニウムで形成すればよい。また、上記第２の金属膜１２のドライエッチングでは、塩素系のエッチングガスを用い、上記バリアメタル膜１１のドライエッチングでは、塩素系のエッチングガスを用い、上記第１の金属膜７のドライエッチングでは、フッ素系のエッチングガスを用いるとよい。
【図面の簡単な説明】
【００４１】
【図１】本発明の実施の形態に係る電荷結合素子の製造方法を説明する図（その１）である。
【図２】本発明の実施の形態に係る電荷結合素子の製造方法を説明する図（その２）である。
【図３】本発明の実施の形態に係る電荷結合素子の製造方法を説明する図（その３）である。
【図４】従来の電荷結合素子の製造方法を説明する図（その１）である。
【図５】従来の電荷結合素子の製造方法を説明する図（その２）である。
【符号の説明】
【００４２】
１…半導体基板、４…転送電極、６…絶縁膜、７…第１の金属膜、１０…接続孔、１１…バリアメタル膜、１２…第２の金属膜、１４…レジストパターン
【図１】
2010045235.tif 000003
【図２】
2010045235.tif 000004
【図３】
2010045235.tif 000005
【図４】
2010045235.tif 000006
【図５】
2010045235.tif 000007