(57)【要約】【課題】ＣＭＰ法による研磨中に被研磨膜の凸部が折れて異物となることを抑制でき、かつ製造コストが増加することを抑制できる半導体装置の製造方法を提供する。【解決手段】この半導体装置の製造方法は、基板１００に被研磨膜２００を形成する工程と、研磨パッド３１０を第１の速度で被研磨膜２００に対して相対的に回転させることにより被研磨膜２００をＣＭＰ法で研磨する工程とを備える。被研磨膜２００を形成する工程において、被研磨膜２００には凸部２２０が形成される。そして、被研磨膜２００を形成する工程と、被研磨膜２００を研磨する工程の間に、予備研磨工程を有する。予備研磨工程では、研磨パッド３１０を第１の速度より遅い第２の速度で被研磨膜２００に対して相対的に移動させてＣＭＰ法による研磨を行う。これにより、凸部２２０の少なくとも先端部が除去されるか、又は凸部２２０が丸められる。【選択図】図１
2010040619.tif 000002
【特許請求の範囲】
【請求項１】
基板に被研磨膜を形成する工程と、
研磨パッドを第１の速度で前記被研磨膜に対して相対的に移動させることにより、前記被研磨膜をＣＭＰ（Chemical Mechanical Polishing）法で研磨する工程と、
を備え、
前記被研磨膜を形成する工程において、前記被研磨膜に凸部が形成され、
前記被研磨膜を形成する工程と、前記被研磨膜を研磨する工程との間に、前記研磨パッドを前記第１の速度より遅い第２の速度で前記被研磨膜に対して相対的に移動させてＣＭＰ法による研磨を行うことにより、前記凸部の少なくとも先端部を除去するか又は前記凸部を丸める予備研磨工程を有する半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記被研磨膜は絶縁膜である半導体装置の製造方法。
【請求項３】
請求項２に記載の半導体装置の製造方法において、
前記被研磨膜を形成する工程の前に、前記基板に凹部を形成する工程を有し、
前記被研磨膜を形成する工程において、前記基板上及び前記凹部内に前記絶縁膜を形成し、
前記被研磨膜を研磨する工程において、前記基板上に位置する前記絶縁膜を除去する半導体装置の製造方法。
【請求項４】
請求項１〜３のいずれか一つに記載の半導体装置の製造方法において、
前記被研磨膜を予備研磨する工程と、前記被研磨膜を研磨する工程の間に、前記基板を洗浄する工程を有する半導体装置の製造方法。
【請求項５】
請求項１〜４のいずれか一つに記載の半導体装置の製造方法において、
前記第２の速度は０ｒｐｍ超１０ｒｐｍ以下である半導体装置の製造方法。
【請求項６】
請求項１〜５のいずれか一つに記載の半導体装置の製造方法において、
前記被研磨膜を予備研磨する工程における、前記被研磨膜に対する前記研磨パッドの押圧力は０．０３５ｋｇｆ／ｃｍ２以上である半導体装置の製造方法。
【請求項７】
請求項１〜６のいずれか一つに記載の半導体装置の製造方法において、
前記被研磨膜を予備研磨する工程において、前記被研磨膜を０秒超１０秒以下予備研磨する半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＰ（Chemical Mechanical Polishing）法による研磨工程を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の微細化や高集積化に伴い、ＣＭＰ法による研磨工程は重要度を増している。ＣＭＰ法は、基板に素子分離膜を埋め込む工程、層間絶縁膜を平坦化する工程、及びダマシンプロセスにより銅配線を形成する工程などに用いられている。ＣＭＰ法による研磨においては機械的な研磨も行われるため、異物が研磨面上に混入すると研磨面に研磨傷が生じてしまう。研磨面に研磨傷が生じると半導体装置は不良品になってしまうため、ＣＭＰ法においては研磨面上に異物が混入しないようにする必要がある。
【０００３】
一方、絶縁膜等の被研磨膜に凸部がある場合、ＣＭＰ法による研磨中に凸部が折れてしまい、異物となることがある。このような異物の発生を抑制する技術として、特許文献１に記載の技術がある。この技術は、絶縁膜の表面に生じるテーパ状の突起の傾斜を緩和させるものである。突起の傾斜を緩和させる方法としては、絶縁膜をトレンチより十分に厚く形成する方法、絶縁膜上に第２の絶縁膜を形成する方法、絶縁膜に等方性エッチングを行う方法、及びスラリーを変えた予備研磨を行う方法が挙げられている。
【特許文献１】特開２００４−１７９５７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、特許文献１に挙げられた技術のうち、被研磨膜である絶縁膜をトレンチより十分に厚く形成する方法では、絶縁膜の形成に必要な時間が長くなってしまう。また、絶縁膜上に第２の絶縁膜を形成する方法及び絶縁膜に等方性エッチングを行う方法では、工程数が増えてしまう。またスラリーを変えた予備研磨を行う方法では、準備すべきスラリーの種類が増えてしまう。このように、特許文献１に記載の方法では、工程数や製造時間の増加等によって、製造コストが増加していた。
【課題を解決するための手段】
【０００５】
本発明によれば、基板に被研磨膜を形成する工程と、
研磨パッドを第１の速度で前記被研磨膜に対して相対的に移動させることにより、前記被研磨膜をＣＭＰ法で研磨する工程と、
を備え、
前記被研磨膜を形成する工程において、前記被研磨膜に凸部が形成され、
前記被研磨膜を形成する工程と、前記被研磨膜を研磨する工程の間に、研磨パッドを前記第１の速度より遅い第２の速度で前記被研磨膜に対して相対的に移動させてＣＭＰ法による研磨を行うことにより、前記凸部の少なくとも先端部を除去するか又は前記凸部を丸める予備研磨工程を有する半導体装置の製造方法が提供される。
【０００６】
本発明によれば、被研磨膜を研磨する工程の前に、予備研磨工程において、凸部は、少なくとも先端部が除去されるか、又は丸められる。このため、被研磨膜を研磨する工程において、凸部が折れて異物となることが抑制される。また予備研磨工程は、研磨パッドを第１の速度より遅い第２の速度で相対的に回転させるか、又は無回転研磨を行う工程であるため、製造工程数の増加が抑制され、かつ準備すべきスラリーの数も増加しない。従って、製造コストが増加することを抑制できる。
【発明の効果】
【０００７】
本発明によれば、ＣＭＰ法による研磨中に被研磨膜の凸部が折れて異物となることを抑制でき、かつ製造コストが増加することを抑制できる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【０００９】
図１〜図３の各図は、本実施の形態における半導体装置の製造方法を示す断面図である。この半導体装置の製造方法は、基板（半導体基板）１００に被研磨膜（酸化シリコン膜）２００を形成する工程と、研磨パッド３１０を第１の速度で被研磨膜２００に対して相対的に回転させることにより被研磨膜２００をＣＭＰ法で研磨する工程とを備える。被研磨膜２００を形成する工程において、被研磨膜２００には凸部２２０が形成される。そして、被研磨膜２００を形成する工程と、被研磨膜２００を研磨する工程の間に、予備研磨工程を有する。予備研磨工程では、研磨パッド３１０を第１の速度より遅い第２の速度で被研磨膜２００に対して相対的に移動させてＣＭＰ法による研磨を行う。これにより、凸部２２０の少なくとも先端部が除去されるか、又は凸部２２０が丸められる。以下、詳細に説明する。
【００１０】
まず図２に示すように、半導体基板１００に、パッド酸化膜１０４及び窒化シリコン膜１０６を選択的に形成し、窒化シリコン膜１０６をマスクとして半導体基板１００をエッチングする。これにより、半導体基板１００には、素子分離膜を埋め込むための溝（凹部）１０２が形成される。次いで、熱酸化法を用いて、溝１０２の底面及び側面に酸化膜１１０を形成する。次いで溝１０２内及び窒化シリコン膜１０６上に、絶縁膜として酸化シリコン膜２００をＨＤＰ（High Density Plasma）法を用いて形成する。このとき、酸化シリコン膜２００を溝１０２の中に十分埋め込まれるようにする。このため、酸化シリコン膜２００には、溝１０２の相互間に位置する凸部２２０が形成される。
【００１１】
次いで図１（ａ）に示すように、半導体基板１００を研磨ヘッド３００に保持させ、研磨ヘッド３００を用いて半導体基板１００の酸化シリコン膜２００を研磨パッド３１０の研磨面に押し付ける。そして、スラリーノズル３２０を用いて研磨面にスラリー３２２を供給し、かつ研磨パッド３１０を半導体基板１００に対して相対的に移動させることにより、酸化シリコン膜２００をＣＭＰ法で予備研磨する。このときの半導体基板１００に対する研磨パッド３１０の相対速度は、後述する本研磨工程より遅い。これにより、酸化シリコン膜２００の凸部２２０の少なくとも一部が除去される。本図に示す例では、凸部２２０の先端部２２２が除去されている。なおこの工程は、研磨パッド３１０を用いて無回転研磨を行う工程であっても良い。
【００１２】
予備研磨において、半導体基板１００に対して研磨パッド３１０は回転運動をしなくてもよく、一方向に直線的に動いても良いし、直線的に往復運動をしても良い。また半導体基板１００に対する研磨パッド３１０の相対速度は、例えば回転運動である場合は０ｒｐｍ超１０ｒｐｍ以下である。また酸化シリコン膜２００に対する研磨パッド３１０の押圧力は、０．０３５ｋｇｆ／ｃｍ２以上０．０７０ｋｇｆ／ｃｍ２以下であるのが好ましい。また予備研磨の時間は、例えば０秒超１０秒以下である。
【００１３】
その後、図１（ｂ）に示すように、研磨ヘッド３００を研磨パッド３１０から離れる方向に移動させ、半導体基板１００を研磨パッド３１０から離す。そして、純水ノズル３３０を用いて研磨パッド３１０の研磨面に純水３３２を供給し、かつ研磨パッド３１０を回転させる。これにより、基板１００は洗浄され、研磨面に残留していた凸部２２０の先端部２２２は除去される。
【００１４】
次いで図３に示すように、再び研磨ヘッド３００を研磨パッド３１０に近づく方向に相対的に移動させ、半導体基板１００の酸化シリコン膜２００を研磨パッド３１０の研磨面に押し付ける。そして、スラリーノズル３２０を用いて被研磨面にスラリー３２２を供給し、かつ研磨パッド３１０を半導体基板１００に対して相対的に回転させることにより、本研磨工程を行う。本研磨工程では、半導体基板１００の表面上に位置する酸化シリコン膜２００はＣＭＰ法により除去される。これにより、溝１０２に素子分離膜としての酸化シリコン膜２００が埋め込まれる。なお本研磨工程において、窒化シリコン膜１０６はストッパー膜として機能する。
【００１５】
次に、本実施形態の作用効果について説明する。本実施形態では、本研磨工程の前に、酸化シリコン膜２００の凸部２２０の少なくとも先端部を除去している。このため、本研磨工程において半導体基板１００の表面上に位置する酸化シリコン膜２００をＣＭＰ法により除去する工程において、凸部２２０が折れて異物となることが抑制される。従って、被研磨面に研磨傷が生じることを抑制できる。
【００１６】
また予備研磨工程は、研磨パッド３１０を本研磨工程より遅い速度で相対的に移動させる工程であるため、製造工程数の増加が抑制され、かつ準備すべきスラリーの数も増加しない。従って、製造コストが増加することを抑制できる。
【００１７】
また、酸化シリコン膜２００を予備研磨する工程と、酸化シリコン膜２００を本研磨する工程の間に、半導体基板１００を洗浄する工程を有している。このため、予備研磨工程において生成した研磨くずは除去され、本研磨工程において被研磨面に研磨傷が生じることをさらに抑制できる。また予備研磨の時間は、例えば０秒超１０秒以下であるため、スループットが低下することを抑制できる。
【００１８】
なお上記した実施形態の予備研磨において、酸化シリコン膜２００の凸部２２０は少なくとも先端部が除去されているが、凸部２２０を丸めるような条件で予備研磨を行っても良い。このようにしても、上記した効果を得ることができる。
【００１９】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。例えば被研磨膜は層間絶縁膜であっても良いし、ダマシンプロセスにおける銅膜であっても良い。
【図面の簡単な説明】
【００２０】
【図１】実施の形態における半導体装置の製造方法を示す断面図である。
【図２】実施の形態における半導体装置の製造方法を示す断面図である。
【図３】実施の形態における半導体装置の製造方法を示す断面図である。
【符号の説明】
【００２１】
１００ 半導体基板
１０２ 溝
１０４ パッド酸化膜
１０６ 窒化シリコン膜
１１０ 酸化膜
２００ 酸化シリコン膜
２２０ 凸部
２２２ 先端部
３００ 研磨ヘッド
３１０ 研磨パッド
３２０ スラリーノズル
３２２ スラリー
３３０ 純水ノズル
３３２ 純水
【図１】
2010040619.tif 000003
【図２】
2010040619.tif 000004
【図３】
2010040619.tif 000005