(57)【要約】【課題】リーク電流等の特性の良好な半導体デバイスを提供する。【解決手段】ＳＢＤ１０は、ＧａＮ基板１１の上に形成されたｎ型のＧａＮ層１３と、ＧａＮ層１３上に形成されたショットキー電極１５と、裏面電極１６とを備えている。ＧａＮ層１３の上には、ショットキー電極１５を囲む正六角形リング状のガードリング３０が設けられている。ガードリング３０は、ＧａＮ層１３とは第２導電型のｐ型ＧａＮからなる。ショットキー電極１５は、ガードリング３０の内側面３０ａおよび上面３０ｃにオーミック接触している。ガードリング３０の側面３０ａ，３０ｂはｍ面である。ガードリング３０の側面３０ａ，３０ｂは、プラズマエッチングによってパターニングされた後、異方性ウエットエッチングされている。この構造により、リーク電流が低減され、ブレークダウン電圧が向上する。【選択図】図１
2010040698.tif 000002
【特許請求の範囲】
【請求項１】
｛ 0 0 0 1｝面基板上の第１導電型半導体領域と、
前記第１導電型半導体領域に、活性領域の少なくとも一部を有する半導体デバイスの一部を囲むガードリングとを備え、
前記ガードリングは、第２導電型半導体からなり、
前記ガードリングの側面は、｛ 1-1 0 0｝面である、ガードリング構造。
【請求項２】
請求項１記載のガードリング構造において、
前記ガードリングの側面は、異方性ウエットエッチングされている、ガードリング構造。
【請求項３】
請求項１または２記載のガードリング構造において、
前記半導体デバイスは、前記第１導電型半導体領域上にショットキー電極を有するショットキーバリアダイオードであり、
前記ガードリングは、前記第１導電型半導体領域から突出して、前記ショットキー電極の側面を囲んでおり、
前記ショットキー電極は、前記第１導電型半導体領域にショットキー接触する一方、前記ガードリングの少なくとも側面にオーミック接触する、ガードリング構造。
【請求項４】
請求項１または２記載のガードリング構造において、
前記ガードリングは、前記活性領域を囲むように、前記第１導電型半導体領域に埋め込まれている、ガードリング構造。
【請求項５】
請求項４記載のガードリング構造において、
前記半導体デバイスは、前記第１導電型半導体領域上にアノード電極またはカソード電極を有するダイオードであり、
前記アノード電極またはカソード電極は、前記ガードリングの上面にオーミック接触している、ガードリング構造。
【請求項６】
請求項１〜５のうちいずれか１つに記載のガードリングを備えている半導体デバイス。
【請求項７】
ｃ面基板上の第１導電型半導体領域の上に、第２導電型半導体領域をエピタキシャル成長させる工程（ａ）と、
前記第２導電型半導体領域の上に、側面が｛ 1-1 0 0｝面に沿ったリング状のマスク膜を形成する工程（ｂ）と、
前記マスク膜を用いて、前記第２導電型半導体領域をエッチングして、リング状のガードリングを形成する工程（ｃ）と、
前記第１導電型半導体領域の上に、前記ガードリングに囲まれる電極を形成する工程（ｄ）と、
を含むガードリング構造の形成方法。
【請求項８】
請求項７記載のガードリング構造の形成方法において、
前記工程（ｃ）では、プラズマエッチングを行なった後、異方性ウエットエッチングを行う、ガードリング構造の形成方法。
【請求項９】
ｃ面基板上の第１導電型半導体領域の上に、｛ 1-1 0 0｝面に沿った側面を有するマスク膜を形成する工程（ａ）と、
前記工程（ａ）の後で、前記マスク膜を用いて、前記第１導電型半導体領域をエッチングして、凹部を形成する工程（ｂ）と、
前記凹部に、第２導電型半導体を埋め込んで、前記第１導電型半導体領域の一部を囲むリング状のガードリングを形成する工程（ｃ）と、
を含むガードリング構造の形成方法。
【請求項１０】
請求項９記載のガードリング構造の形成方法において、
前記工程（ｂ）では、プラズマエッチングを行なった後、異方性ウエットエッチングを行う、ガードリング構造の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ガードリング構造，その形成方法、およびガードリング構造を備えた半導体デバイスに係り、特に、耐圧特性の改善対策に関する。
【背景技術】
【０００２】
従来より、高耐圧の大電力型半導体デバイスとして、たとえば特許文献１の半導体デバイスが知られている。同文献の技術では、ＳｉＣ基板にプレーナ型のショットキーバリアダイオードを設けている（同文献の図１参照）。
【０００３】
同文献の図１には、ショットキー電極を囲むｐ型のリサーフ層８やガードリング９が示されている。同文献の技術では、リサーフ層８やガードリング９により、耐圧の向上を図っている。同文献の図１，段落［００１８］，［００１９］には、ショットキー電極下方における電界分布や空乏層の広がり状態を改善することが記載されている。
【特許文献１】特開２００８−０１６４６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、ショットキー電極下方のｎ型半導体領域を、単にｐ型半導体領域で囲っても、耐圧の向上には限界がある。一般に、ショットキー電極下方のｎ型半導体領域には、転位や加工時のダメージ層が存在している。これらの欠陥は、リークパスを生じさせるので、このリークパスにより、設計通りの耐圧が得られないのが現状である。
【０００５】
本発明の目的は、ガードリング構造の改善により、耐圧等の特性の良好な半導体デバイスを提供することにある。
【課題を解決するための手段】
【０００６】
本発明のガードリング構造は、｛ 0 0 0 1｝面（以下、慣用呼称を用いて、「ｃ面」という）基板上の第１導電型半導体領域に、活性領域の少なくとも一部を有する半導体デバイスを前提としている。そして、半導体デバイスの一部を囲むガードリングを備えている。ガードリングは、第２導電型半導体から成り、その側面は、｛ 1-1 0 0｝面（以下、慣用呼称を用いて、「ｍ面」という）である。半導体デバイスには、ショットキーバリアダイオード，ｐｎダイオード，ｐｉｎダイオード，電界効果型トランジスタ，ＩＧＢＴなどがある。
【０００７】
この構造により、本発明では、以下の作用効果が得られる。第１導電型半導体領域と、第２導電型半導体からなるガードリングとの境界にｐｎ接合が形成されている。ガードリングの側面はｍ面であり、結晶構造上、ｃ面（本発明では基板面）に垂直な面である。また、ｍ面はａ面等に比較してエッチング速度が遅い。したがって、パターニング時に、ガードリングの側面は、基板面にほぼ垂直な平面となる。これにより、ガードリングの側面が側方に凹凸の小さい構造が得られ、電界の局部的集中が緩和される。よって、第１導電型半導体領域中の活性領域におけるリーク電流が低減される。このリーク電流の低減により、ガードリングを備えた半導体デバイスの耐圧が向上する。
【０００８】
ガードリングの側面が、異方性ウエットエッチングされていることが好ましい。ｍ面は、被エッチング速度が遅いので、ウェットエッチングすると、異方性ウェットエッチングとなり、基板面に垂直で平坦な面となる。側面が、異方性ウエットエッチングされていることにより、パターニング時の加工ダメージが除去される。また、平滑性が極めて高くなることで、電界の集中がさらに緩和される。よって、活性領域におけるリークパスの発生がより効果的に抑制され、上述の効果が顕著に得られる。
【０００９】
本発明のガードリング構造には、大きく分けて２種類の構造がある。
１つの構造は、ショットキーバリアダイオードに適用される構造である。その場合、第２導電型半導体領域が第１導電型半導体領域から突出して、半導体デバイスの一部であるショットキー電極の側面を囲んでいる。そして、ショットキー電極と第１導電型半導体領域とがショットキー接触している。一方、ショットキー電極とガードリングの側面（あるいは、側面および上面）とはオーミック接触している。
【００１０】
この構造により、ショットキー電極に対して、第１導電型半導体領域とはショットキー接触させつつ、ガードリングとはオーミック接触させる構造が確実に得られることで、電界緩和効果が大きくなる。
【００１１】
もう１つの構造は、ガードリングが、半導体デバイスの活性領域を囲むように、第１導電型半導体領域に埋め込まれているものである。半導体デバイスには、ショットキーバリアダイオード，ｐｎダイオード，ｐｉｎダイオード，電界効果型トランジスタ，ＩＧＢＴなどがある。
半導体デバイスがダイオードである場合には、ダイオードの電極がガードリングにオーミック接触していることにより、耐圧特性が向上する。
【００１２】
本発明の半導体デバイスは、上記ガードリング構造を備えたものである。これにより、高耐圧の半導体デバイスが得られる。半導体デバイスとしては、ショットキーバリアダイオード，ｐｎダイオード，ｐｉｎダイオード，電界効果型トランジスタ，ＩＧＢＴ、などがある。
これにより、上述の作用効果が得られ、高耐圧の半導体デバイスが実現する。
【００１３】
本発明の第１のガードリング構造の形成方法は、以下の手順を含んでいる。
まず、ｃ面基板上の第１導電型半導体領域の上に、第２導電型半導体領域をエピタキシャル成長させる。次に、第２導電型半導体領域の上に、ｍ面に沿った側面を有するマスク膜を形成する。次に、マスク膜を用いて、前記第２導電型半導体領域をエッチングして、リング状のガードリングを形成する。さらに、第１導電型半導体領域の上に、ガードリングに囲まれる電極を形成する。リング状のガードリングを形成する際には、プラズマエッチングを行なった後、異方性ウエットエッチングを行うことが好ましい。
【００１４】
本発明の第２のガードリング構造の形成方法は、以下の手順を含んでいる。
まず、ｃ面基板上の第１導電型半導体領域の上に、ｍ面に沿った側面を有するマスク膜を形成する。次に、マスク膜を用いて第１導電型半導体領域をエッチングして、凹部を形成する。さらに、凹部に第２導電型半導体を埋め込んで、第１導電型半導体領域の一部を囲むリング状のガードリングを形成する。この方法によって、ガードリングで囲まれる第１導電型の一部が、半導体デバイスの活性領域になる。凹部を形成する際には、プラズマエッチングを行なった後、異方性ウエットエッチングを行うことが好ましい。
【００１５】
上記第１または第２のガードリング構造の形成方法により、高能率で、本発明のガードリング構造が得られる。よって、このガードリング構造を備えた半導体デバイスの耐圧特性が向上する。
【発明の効果】
【００１６】
本発明のガードリング構造，その形成方法または半導体デバイスによると、リーク電流の小さい高耐圧の半導体デバイスを実現することができる。
【発明を実施するための最良の形態】
【００１７】
（実施の形態１）
図１（ａ），（ｂ）は、本発明の実施形態１に係るショットキーバリアダイオード（以下、「ＳＢＤ」と略称する）の構造を示す断面図および平面図である。
【００１８】
ＳＢＤ１０は、ｃ面（｛ 0 0 0 1｝面）基板であるＧａＮ基板１１を有している。ＧａＮ基板１１は自立基板であって、その厚さは約４００μｍである。ＧａＮ基板１１上には、バッファ層１４およびＧａＮ層１３（第１導電型半導体領域）が順次形成されている。ＧａＮ層１３の厚さは約７μｍである。本実施の形態のＳＢＤは、プレーナ型ＳＢＤであるが、メサ型であってもよい。メサ型の場合、ＧａＮ層１３に段差１μｍ〜数μｍのメサ部を設け、メサ部の上にショットキー電極を形成すればよい。
【００１９】
ＧａＮ基板１１は、約３×１０１８ｃｍ−３の比較的高濃度のｎ型ドーパントを含んでいる。ＧａＮ層１３（ドリフト層）は、５×１０１５ｃｍ−３程度の低濃度のｎ型（第１導電型）ドーパントを含んでいる。ＧａＮ層３０とＧａＮ基板１１との間の厚さ１μｍ程度の領域はバッファ層１４である。バッファ層１４は、１×１０１７ｃｍ−３程度の比較的低濃度のドーパントを含んでいる。
【００２０】
ＧａＮ層１３の上面上には、Ｎｉ／Ａｕからなるショットキー電極１５が設けられている。ＧａＮ層１３の上には、ショットキー電極１５を囲むガードリング３０が設けられている。ガードリング３０は、ｎ型半導体領域であるＧａＮ層１３とは第２導電型のｐ型ドーパントを含んでいる。本実施の形態では、ガードリング３０は、約１×１０１９ｃｍ−３の比較的高濃度のｐ型ドーパントを含んでいる。
【００２１】
図１（ｂ）に示すように、ショットキー電極１５の平面形状は、最長部が２００μｍ程度の正六角形である。ショットキー電極１５は、ガードリング３０の側面３０ａとは全面的に接触し、ガードリング３０の上面３０ｃの一部を覆っている。したがって、ガードリング３０の平面形状は、ショットキー電極１５を囲む正六角形リングである。
このＳＢＤ１０は、ＧａＮ層１３，バッファ層１４およびＧａＮ基板１１のうち、ショットキー電極１５下方の領域を活性領域として動作する。
【００２２】
ショットキー電極１５の正六角形の最長部は、１００μｍ〜１ｍｍ程度（たとえば２００μｍ）である。ショットキー電極１５の厚さは、５０ｎｍ／３００ｎｍ程度である。ガードリング３０の厚さは２００〜６００ｎｍ程度であり、ガードリング３０のリング幅は２０〜１００μｍ程度である。
【００２３】
また、ＧａＮ基板１１の裏面には、Ｔｉ／Ａｌ／Ｔｉ／Ａｕからなるオーミック電極である裏面電極１６が形成されている。
【００２４】
ＧａＮ基板１１，ＧａＮ層１３およびガードリング３０は、稠密六方の結晶構造を有するＧａＮからなる。図１（ｂ）の左図に示すように、ＧａＮ基板１１およびＧａＮ層１３の面方位はｃ面（｛ 0 0 0 1｝面）である。そして、ガードリング３０の内側面３０ａおよび外側面３０ｂは、ｍ面（｛ 1-1 0 0｝面）である。
【００２５】
図２（ａ）〜（ｅ）は、実施の形態１に係るＳＢＤの製造工程を示す断面図である。
まず、図２（ａ）に示す工程で、ＧａＮ基板１１の上に、バッファ層１４およびＧａＮ層１３を成長させる。成長に際しては、周知の有機金属成長法を用いる。バッファ層１４にはキャリア濃度が約１×１０１７ｃｍ−３のｎ型ドーパントを含ませる。ＧａＮ層１３にはキャリア濃度が約５×１０１５ｃｍ−３（１×１０１６ｃｍ−３以下）のｎ型ドーパントを含ませる。なお、ＧａＮ層１３は、アンドープ層であってもよい。
【００２６】
続いて、ＧａＮ層１３の上に、ｐ型ＧａＮ膜３０ｘをエピタキシャル成長させる。ｐ型ＧａＮ膜３０ｘにはキャリア濃度が約１×１０１９ｃｍ−３のｐ型ドーパントを含ませる。
【００２７】
次に、図２（ｂ）に示す工程で、ｐ型ＧａＮ膜３０ｘの上に、レジストマスク２０を形成する。レジストマスク２０の平面形状は、ほぼ正六角形リングである。レジストマスク２０の内側面２０ａおよび外側面２０ｂは、ｐ型ＧａＮ膜３０ｘのｍ面に沿うように、形成されている。
なお、レジストマスク２０の側面は、必ずしもｍ面である必要はない。レジストマスク２０の側面が円形であっても、異方性ウェットエッチングにより、
【００２８】
なお、レジストマスク２０の内側面２０ａおよび外側面２０ｂの全体が、ｐ型ＧａＮ膜３０ｘのｍ面に平行でなくてもよい。レジストマスク２０の内側面２０ａおよび外側面２０ｂの下端部がｐ型ＧａＮ膜３０ｘのｍ面に沿っていれば、短時間のエッチング工程で、内側面３０ａおよび外側面３０ｂがｍ面であるガードリング３０が形成される。
なお、レジストマスク２０の側面は、必ずしもｍ面である必要はない。レジストマスク２０の側面が円形であっても、長時間異方性ウェットエッチングを行うと、最終的には、ｍ面が現れるからである。ただし、本実施の形態の方法により、能率よく工程を進めることができる。
【００２９】
レジストマスク２０に代えて、他の材料からなるエッチングマスクを形成することもできる。たとえば、エッチングマスクを構成する材料として、ＳｉＮ，ＳｉＯＮ，ＳｉＯ２，Ａｕ，Ｐｔ，Ｗ，Ｎｉ，Ｔｉ等を用いることができる。
【００３０】
そして、レジストマスク２０を付けた状態で、ｐ型ＧａＮ膜３０ｘをプラズマエッチングする。その際、平行平板型プラズマ装置（ＲＩＥ）を用い、エッチングガスとして、Ｃｌ２およびＢＣｌ２を流す。本例のエッチング条件は、電力密度が０．００４Ｗ／ｍｍ２、チャンバ内圧力が１０mTorr〜２００mTorr、電極温度が２５℃〜４０℃、ガス流量は、Ｃｌ２が４０ｓｃｃｍ、ＢＣｌ２が４ｓｃｃｍである。ただし、以上の条件に限定されるものではない。ｐ型ＧａＮ膜３０ｘを深さ方向に除去した地点で、プラズマエッチングを終了する。
【００３１】
これにより、図１（ｂ）に示すような平面形状がほぼ正六角形リングのガードリング３０が形成される。ガードリング３０の内側面３０ａおよび外側面３０ｂは、ＧａＮ結晶のｍ面（｛ 1-1 0 0｝面）である。ガードリング３０の上面３０ｃは、ＧａＮ結晶のｃ面（｛ 0 0 0 1｝面）である。この時点で、ガードリング３０およびＧａＮ層１３の表面部には、深さ数ｎｍ（１ｎｍ〜２０ｎｍ程度）に亘ってエッチングダメージ層が発生している。
【００３２】
ガードリング３０のＧａＮ層１３からの突出量は、０．２〜１μｍ程度である。ガードリング３０のリング幅は、２０〜１００μｍ程度である。ショットキー電極１５は、ガードリング３０の上面３０ｃのうちリング幅の半分程度を覆っている。
【００３３】
なお、エッチングガスは、Ｃｌ２単体でもよく、Ｃｌ２とＡｒ、Ｃｌ２とＮ２、Ｃｌ２とＢＣｌ２、Ｎ２、などを用いてもよい。これらのエッチングガスを用いることにより、ＧａＮ層１３に与えるダメージを極力抑制することができる。プラズマ発生装置は、ＲＩＥタイプに限定されるものではない。プラズマ発生装置として、ＩＣＰ等、他のタイプのプラズマ発生装置を用いることも可能である。
【００３４】
次に、図２（ｃ）に示す工程で、エッチングを終了して、有機洗浄を行い、アッシング等により、レジストマスク２０を完全に除去する。
【００３５】
次に、ＧａＮのウエットエッチングを行う。その際、基板全体を、温度約８５℃の２５％ＴＭＡＨ水溶液（水酸化テトラメチルアンモニウム水溶液）に浸漬する。この処理により、プラズマエッチングによって、ＧａＮ層１３の表面部に生じたダメージ層を除去する。エッチングダメージ層の深さは、用いるプラズマ発生装置やプラズマエッチングの条件によって異なる。そこで、ウエットエッチング工程は、エッチングダメージ層が実質的に除去されるまで行われる。「実質的に除去される」とは、エッチングダメージ層が、後述するリーク電流に影響を及ぼさない程度まで除去されることを意味する。
【００３６】
上記ウエットエッチングを行なうためのエッチング液は、ＴＭＡＨ水溶液に限られない。エッチング液として、基板の材質（本実施の形態では，ＧａＮ）に応じて適切なものを用いることができる。ＴＭＡＨ水溶液を用いる場合でも、その濃度は２５％に限られるものではない。ＴＭＡＨ水溶液の濃度，温度等の条件も、適宜選択することができる。
【００３７】
次に、ＧａＮ基板１１の裏面上に裏面電極１６を形成する。裏面電極の形成手順は、以下の通りである。
蒸着前洗浄として、１０％塩酸にて３分間洗浄を行う。
【００３８】
次に、多層膜であるＴｉ／Ａｌ／Ｔｉ／Ａｕ膜（厚さ２０ｎｍ／１００ｎｍ／２０ｎｍ／２００ｎｍ）を蒸着法によって堆積する。その後、７００℃，２分間の条件で、ＧａＮ基板１と裏面電極１６との合金化熱処理を行なう。
【００３９】
その後、レジスト膜をパターニングして、マスクパターン３１を形成する。マスクパターン３１は、ショットキー電極形成領域Ｒelを開口し、他の領域を覆っている。
【００４０】
次に、図２（ｄ）に示す工程で、基板の全面上に、厚さ約５０ｎｍ／３００ｎｍ程度のＮｉ／Ａｕ膜１５ｘを堆積する。
【００４１】
次に、図２（ｅ）に示す工程で、リフトオフにより、ＧａＮ層１３の上に、Ｎｉ／Ａｕ膜からなるショットキー電極１５を形成する。ショットキー電極１５の平面形状は、最長部が２００μｍ程度の正六角形である。ショットキー電極１５は、ガードリング３０の内側面３０ａとは全面的に接触し、上面３０ｃの半分程度を覆っている。
【００４２】
その後、４５０℃，２分間の熱処理を行う。この処理により、ショットキー電極１５と、ｎ型半導体領域であるＧａＮ層１３とのショットキー接触は保たれる。一方、ショットキー電極１５と、高濃度ｐ型半導体領域であるガードリング３０とは、オーミック接触する。
【００４３】
なお、アッシング等により、レジストマスク２０を除去する処理は、必ずしも必要でない。２５％ＴＭＡＨ水溶液によるウエットエッチングの時間によっては、レジストマスク２０を除去することも可能だからである。
【００４４】
本実施の形態によると、以下の効果が得られる。
この構造により、ショットキー電極１５に対して、ＧａＮ層１３とはショットキー接触させつつ、ガードリング３０とはオーミック接触させる構造が確実に得られることで、電界緩和効果が大きくなる。
【００４５】
また、ガードリング３０の側面３０ａ，３０ｂをｍ面としたことにより、以下の効果が得られる。
第１導電型領域であるＧａＮ層１５と、第２導電型半導体領域であるガードリング３０との境界層にｐｎ接合が形成されている。ガードリング３０の側面３０ａ，３０ｂはｍ面であり、結晶構造上、ｃ面に垂直な面である（図１（ｂ）左図参照）。
ｍ面はａ面等に比較してエッチング速度が遅い。したがって、エッチングによってパターニングすると、第２導電型半導体領域の側面は、凹凸の小さい平面となる。これにより、ガードリング３０の側面の側方における凹凸が大きい場合に比べ、電界の局部的集中が緩和される。よって、ＳＢＤ１０の活性領域であるＧａＮ層１３におけるリーク電流が低減される。このリーク電流の低減により、ＳＢＤ１０の耐圧が向上する。
【００４６】
図５（ａ），（ｂ）は、順に、ＧａＮのプラズマエッチング時の側面と、ウエットエッチング後の側面とを示すＳＥＭ写真図である。図５（ａ）に示すように、プラズマエッチングにより、ｃ面ＧａＮ基板を、ｍ面とａ面とが現れるようにパターニングする。
【００４７】
一方、図５（ｂ）に示すように、２時間のウエットエッチング後には、ａ面であった部分にもｍ面が現れる。ｍ面とａ面とが交差するコーナー部には、広いｍ面が現れる。ｍ面は、極めて平坦で、表面が滑らかである。
【００４８】
よって、ガードリング３０の側面３０ａ，３０ｂがＧａＮ層１３のｍ面となるように、パターニングしておけば、平滑な側面３０ａ，３０ｂが得られる。したがって、ウエットエッチングにより、ガードリング３０の側面３０ａ，３０ｂがＧａＮ層１３に、より垂直に近づく。よって、上述の耐圧向上効果がより確実に得られる。
【００４９】
しかも、ウエットエッチングにより、プラズマエッチングの際に生じた加工ダメージが低減される。よって、欠陥を介したリークパスの発生が抑制される。このリークパスのさらなる低減により、ＳＢＤ１０の耐圧特性がより向上する。
なお、ウエットエッチングにより、ＧａＮ層１３の上面全体も平滑化されるので、ＳＢＤの動作特性も改善される。
【００５０】
（実施の形態２）
図３（ａ），（ｂ）は、本発明の実施形態２に係るショットキーバリアダイオード（以下、「ＳＢＤ」と略称する）の構造を示す断面図および平面図である。本実施の形態においては、実施の形態１と同じ部材については、同じ符号を付して説明を省略する。
【００５１】
本実施の形態においては、ガードリング４０は、ＧａＮ層１３内に埋め込まれている。ガードリング４０の平面形状は、ＧａＮ層１３のうちショットキー電極１５の直下領域（活性領域）を囲む正六角形リングである。そして、平板状のショットキー電極１５の端部が、ガードリング４０の上面の一部（約半分程度）にオーミック接触している。
【００５２】
ショットキー電極１５の正六角形の最長部は、１００μｍ〜１ｍｍ程度（たとえば２００μｍ）である。ショットキー電極１５の厚さは、５０ｎｍ／３００ｎｍ程度である。ガードリング４０の厚さは２００〜６００ｎｍ程度であり、ガードリング４０のリング幅は２０〜１００μｍ程度である。
【００５３】
また、ＧａＮ基板１１の裏面には、Ｔｉ／Ａｌ／Ｔｉ／Ａｕからなるオーミック電極である裏面電極１６が形成されている。
【００５４】
ＧａＮ基板１１，ＧａＮ層１３およびガードリング４０は、稠密六方の結晶構造を有するＧａＮからなる。図３（ｂ）の左図に示すように、ＧａＮ基板１１およびＧａＮ層１３の面方位はｃ面（｛ 0 0 0 1｝面）である。そして、ガードリング４０の内側面４０ａおよび外側面４０ｂは、ｍ面（｛ 1-1 0 0｝面）である。同様に、ガードリング４０に接するＧａＮ層１３の溝側面１３ｆ，１３ｇもｍ面（｛ 1-1 0 0｝面）である。
【００５５】
図４（ａ）〜（ｅ）は、実施の形態２に係るＳＢＤの製造工程を示す断面図である。
まず、図２（ａ）に示す工程で、ＧａＮ基板１１の上に、バッファ層１４およびＧａＮ層１３を成長させる。成長条件は、実施の形態１と同様である。続いて、ＧａＮ層１３の上にＳｉＯ２膜３２ｘを堆積する。
【００５６】
次に、図２（ｂ）に示す工程で、ＳｉＯ２膜３２ｘの上に、レジストマスク２０を形成する。レジストマスク２０は、ほぼ正六角形リングの開口部を有している。レジストマスク２０の開口部の内側面２０ａおよび外側面２０ｂは、ＧａＮ層１３のｍ面に沿うように、形成されている。
【００５７】
なお、レジストマスク２０の内側面２０ａおよび外側面２０ｂの全体が、ＧａＮ層１３のｍ面に平行でなくてもよい。レジストマスク２０の内側面２０ａおよび外側面２０ｂの下端部がＧａＮ層１３のｍ面に沿っていれば、側面１３ｆ，１３ｇがｍ面である溝１３ｅが形成される。
【００５８】
そして、レジストマスク２０を付けた状態で、ＳｉＯ２膜３２ｘおよびＧａＮ層１３をプラズマエッチングする。用いるエッチングガス，エッチング条件，プラズマ装置は、実施の形態１と同様である。
ＧａＮ層１３を深さ０．１μｍ程度掘り込んだ地点で、プラズマエッチングを終了する。
【００５９】
これにより、ＧａＮ層１３に、図３（ｂ）に示すようなほぼ正六角形リングの溝１３ｅが形成される。また、同じ形状の溝を有するマスクパターン３２が形成される。溝１３ｅの側面１３ｆ，１３ｇは、ＧａＮ結晶のｍ面（｛ 1-1 0 0｝面）である。溝１３ｅの底面は、ＧａＮ結晶のｃ面（｛ 0 0 0 1｝面）である。溝１３ｅのＧａＮ層１３上面からの掘り込み量は、０．２〜１μｍ程度である。溝１３ｅのリング幅は、２０〜６０μｍ程度である。この時点で、溝１３ｅを含むＧａＮ層１３の表面部には、深さ数ｎｍ（１ｎｍ〜２０ｎｍ程度）に亘ってエッチングダメージ層が発生している。
【００６０】
次に、図４（ｃ）に示す工程で、エッチングを終了して、有機洗浄を行い、アッシング等により、レジストマスク２０を完全に除去する。続いて、ＧａＮのウエットエッチングを行う。エッチング液，エッチング条件は、実施の形態１と同様である。
【００６１】
次に、マスクパターン３２は残した状態で、ＧａＮ結晶のエピタキシャル成長を行なって、ｐ型ＧａＮ成長層３０ｘを形成する。ｐ型ＧａＮ成長層３０ｘには、キャリア濃度が約１×１０１９ｃｍ−３のｐ型ドーパントを含ませる。このとき、ｐ型ＧａＮ成長層３０ｘのうちＧａＮ層１３に接する部分（溝１３ｅの部分）には、ＧａＮ結晶が成長する。ＳｉＯ２からなるマスクパターン３２に接する部分には、多結晶ＧａＮまたはアモルファスＧａＮが成長する。
【００６２】
次に、図４（ｂ）に示す工程で、フッ酸によりＳｉＯ２膜からなるマスクパターン３２を除去する。このリフトオフにより、ｐ型ＧａＮ成長層３０ｘのうち多結晶ＧａＮまたはアモルファスＧａＮからなる部分は除去される。そして、溝１３ｅ内にガードリング４０が残される。その後、ＧａＮ層１３およびガードリング４０の上面をウエットエッチングすることが好ましい。
【００６３】
ガードリング４０の内側面４０ａおよび外側面４０ｂは、溝１３ｅの側面１３ｆ，１３ｇに倣ってｍ面である。ガードリング４０の上面４０ｃは、リフトオフ条件によるが、一般には、凹凸の大きい面である。上面４０ｃがｃ面である必要はない。
【００６４】
次に、ＧａＮ基板１１の裏面上に裏面電極１６を形成する。裏面電極の形成条件および手順は、実施の形態１と同様である。
【００６５】
次に、図４（ｅ）に示す工程で、ＧａＮ層１３およびガードリング４０の上に、Ｎｉ／Ａｕ膜からなるショットキー電極１５を形成する。ショットキー電極１５の形成は、実施の形態と同様に、リフトオフ法により行う。ショットキー電極１５の平面形状は、最長部が２００μｍ程度の正六角形である。ショットキー電極１５は、ガードリング４０の上面４０ｃの半分程度を覆っている。
【００６６】
その後、４５０℃，２分間の熱処理を行う。この処理により、ショットキー電極１５と、ｎ型半導体領域であるＧａＮ層１３とのショットキー接触は保たれる。一方、ショットキー電極１５と、高濃度ｐ型半導体領域であるガードリング４０とは、オーミック接触する。
以上の処理により、本実施の形態のＳＢＤ１０が形成される。
【００６７】
本実施の形態においても、アッシング等により、レジストマスク２０を除去する処理は、必ずしも必要でない。２５％ＴＭＡＨ水溶液によるウエットエッチングの時間によっては、レジストマスク２０を除去することも可能だからである。
【００６８】
本実施の形態においても、ガードリング４０の側面４０ａ，４０ｂをｍ面としたことにより、実施の形態１と同様の効果が得られる。
第１導電型領域であるＧａＮ層１５と、第２導電型半導体領域であるガードリング４０との境界層にｐｎ接合が形成されている。そして、ガードリング４０の側面４０ａ，４０ｂが凹凸の小さい平面となる。これにより、電界の局部的集中が緩和され、ＳＢＤ１０の活性領域であるＧａＮ層１３におけるリーク電流が低減される。このリーク電流の低減により、ＳＢＤ１０の耐圧が向上する。
【００６９】
また、ウエットエッチングにより、プラズマエッチングの際に生じた加工ダメージが低減される。よって、欠陥を介したリークパスの発生が抑制される。このリークパスのさらなる低減により、ＳＢＤ１０の耐圧特性がより向上する。
この方法においても、ウエットエッチングにより、ＧａＮ層１３の上面全体も平滑化されるので、ＳＢＤ１０の動作特性も改善される。
【００７０】
上記実施形態においては、半導体層としてＧａＮ基板およびＧａＮエピタキシャル成長層を設けた例について説明したが、本発明のＳＢＤは、ＳｉＣ，Ｓｉに対しても適用することができる。
【００７１】
上記実施の形態においては、本発明の半導体デバイスを、ショットキーバリアダイオード（ＳＢＤ）としたが、本発明はこれに限定されるものではない。本発明は、ｃ面基板上にガードリング構造を有するものであれば、他の半導体デバイスにも適用することができる。他の半導体デバイスの例としては、ｐｎダイオード，ｐｉｎダイオード，電界効果型トランジスタなどが挙げられる。それらの半導体デバイスにおいても、ガードリングの側面がｍ面であることにより、凹凸の小さい平面が得られる。したがって、他の領域との境界におけるリーク電流の小さい、高耐圧の特性を発揮することができる。
【００７２】
なお、上記実施の形態２において、ショットキー電極１５がガードリング４０の上面からはみ出た構造となっていてもよい。
【００７３】
上記開示された本発明の実施形態の構造は、あくまで例示であって、本発明の範囲はこれらの記載の範囲に限定されるものではない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味及び範囲内でのすべての変更を含むものである。
【産業上の利用可能性】
【００７４】
本発明によって製造された半導体バイスは、各種電子機器中の回路要素として利用することができる。
【図面の簡単な説明】
【００７５】
【図１】（ａ），（ｂ）は、順に、実施の形態１に係るＳＢＤの断面図および平面図である。
【図２】（ａ）〜（ｅ）は、実施の形態１に係るＳＢＤの製造工程を示す断面図である。
【図３】（ａ），（ｂ）は、順に、実施の形態２に係るＳＢＤの断面図および平面図である。
【図４】（ａ）〜（ｅ）は、実施の形態２に係るＳＢＤの製造工程を示す断面図である。
【図５】（ａ），（ｂ）は、順に、ＧａＮ基板のプラズマエッチング時の側面と、ウエットエッチング後の側面とを示すＳＥＭ写真図である。
【符号の説明】
【００７６】
１０  ショットキーバリアダイオード（ＳＢＤ）
１１  ＧａＮ基板
１３  ＧａＮ層
１３ｅ  溝
１３ｆ，１３ｇ  側面
１４  バッファ層
１５  ショットキー電極
１５ａ  端部
１６  裏面電極
２０  レジストマスク
２０ａ  内側面
２０ｂ  外側面
３０  ガードリング
３０ａ  内側面
３０ｂ  外側面
３０ｃ  上面
３１  マスクパターン
３２  マスクパターン
４０  ガードリング
４０ａ  内側面
４０ｂ  外側面
４０ｃ  上面
【図１】
2010040698.tif 000003
【図２】
2010040698.tif 000004
【図３】
2010040698.tif 000005
【図４】
2010040698.tif 000006
【図５】
2010040698.tif 000007