(57)【要約】【課題】  本発明の目的は、高出力特性及び高利得特性を有するとともに、安定動作性を有する増幅器を提供することである。【解決手段】  上記課題を解決するために、複数のカスコードトランジスタと、隣接するカスコードトランジスタ間に配置された抵抗素子と、を具備する増幅器が提供される。カスコードトランジスタはソース接地トランジスタとゲート接地トランジスタとが直列に接続されて構成されていることを特徴とする。また、抵抗素子は、ソース接地トランジスタとゲート接地トランジスタとが接続されている接続ノード間を接続していることを特徴とする。 【選択図】    図１
2010028739.tif 000002
【特許請求の範囲】
【請求項１】
並列に配置された複数のカスコードトランジスタと、
隣接する前記カスコードトランジスタ同士を接続する抵抗素子と、
を具備することを特徴とする増幅器。
【請求項２】
前記カスコードトランジスタは、
ソース接地トランジスタと、
前記ソース接地トランジスタに直列接続されているゲート接地トランジスタと、
を具備することを特徴とする請求項１記載の増幅器。
【請求項３】
前記抵抗素子は、前記ソース接地トランジスタと前記ゲート接地トランジスタとが接続されている接続ノード間を接続していることを特徴とする請求項２記載の増幅器。
【請求項４】
前記抵抗素子の抵抗値は、隣接する前記カスコードトランジスタ間において、発振が発生しない範囲の抵抗値であることを特徴とする請求項１から請求項３までの内の一つに記載された増幅器。
【請求項５】
入力端子と、
第１端子に接続するインピーダンスと、第２端子に接続するインピーダンスとを整合させる第１の整合回路と、
第３端子に接続するインピーダンスと、第４端子に接続するインピーダンスとを整合させる第２の整合回路と、
出力端子と、を備え、
前記入力端子は前記第１の整合回路の前記第１端子と接続し、複数の前記カスコードトランジスタの前記ソース接地トランジスタのゲート電極は、前記第２端子と接続しており、
前記出力端子は前記第２の整合回路の前記第３端子と接続し、複数の前記カスコードトランジスタの前記ゲート接地トランジスタのソース電極は、前記第２端子と接続していることを特徴とする請求項２から請求項４までの内の一つに記載された増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、カスコード型トランジスタを有する増幅器に関する。
【背景技術】
【０００２】
情報通信の高度化により、増幅器に対して、年々、利得特性及び出力特性の向上の要求が増加している。そこで、増幅器の利得特性の向上を実現するため、増幅器を構成するトランジスタとして、それまで使用されてきたソース接地トランジスタに替わって、カスコード型トランジスタが採用されている(特許文献1参照。)。なお、カスコード型トランジスタは、ソース接地トランジスタとゲート接地トランジスタとが直列に接続されて構成されたものである。
【０００３】
一方、１個のカスコード型トランジスタだけから増幅器を構成したのでは、充分な出力特性を得ることができない場合がある。そこで、高出力特性を実現するためには、カスコード型トランジスタを複数合成する必要がある（特許文献２参照。）。
【０００４】
しかしながら、複数のカスコード型トランジスタにより増幅器を構成する場合、並列に接続されたカスコード型トランジスタのゲート端子又はドレイン端子間の干渉によって、発振現象を引き起こすループ回路ができる可能性がある。そのようなループ回路ができると、増幅器の安定動作が期待できない。
【０００５】
従って、単に、複数のカスコード型トランジスタを並列に接続するだけでは、増幅器の出力特性の向上を実現することができない。
【特許文献１】特開２００７−０６０４５８号公報
【特許文献２】特開２００３−２９８３７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで、本発明の目的は、高出力特性及び高利得特性を有するとともに、安定動作性を有する増幅器を提供することである。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の一側面によれば、複数のカスコードトランジスタと、隣接するカスコードトランジスタ間に配置された抵抗素子と、を具備する増幅器が提供される。カスコードトランジスタはソース接地トランジスタとゲート接地トランジスタとが直列に接続されて構成されていることを特徴とする。また、抵抗素子は、ソース接地トランジスタとゲート接地トランジスタとが接続されている接続ノード間を接続していることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、複数のカスコードトランジスタから構成されており、安定動作する増幅器の提供が可能になる。その結果、利得特性及び出力特性が向上した増幅器を提供することが可能となる。
【発明を実施するための最良の形態】
【０００９】
以下に、本発明の実施例１及び２について、図面を用いて詳細に説明する。ただし、実施例１及び２により本発明は限定されない。なお、本実例において、同一の符号を用いた構成要素は同じ機能を果たすので、一度説明したものについて説明を省略する場合がある。
【実施例１】
【００１０】
図１は、実施例１に係る増幅器及び信号源回路の回路図を示す図である。増幅器１０は、並列に配置されたN個のカスコードトランジスタ１１、インピーダンス整合回路２１、インピーダンス整合回路２２、容量３３、容量３４、容量３５、（N−１）個の抵抗素子６１、抵抗素子６２、抵抗素子６３、電圧電源１５、インダクタンス９１、及び、グランド７を具備する。信号源回路２０は、抵抗素子６４、信号源８、及び、グランド７を具備する。その結果、増幅器１０は、信号源回路２０から出力される高周波信号を、増幅し、その出力端子より増幅した高周波信号を出力する。
【００１１】
カスコードトランジスタ１１は、ソース接地トランジスタ５１、ゲート接地トランジスタ４１、容量３１、及び、グランド７を具備する。カスコードトランジスタ１１は、ソース接地トランジスタ５１のゲートとグランド７間の信号を増幅して、ゲート接地トランジスタ４１のドレインとグランド７間の信号を出力する。
【００１２】
カスコードトランジスタ１１と、隣接するカスコードトランジスタ１１とは、抵抗素子６１で接続されている。具体的には、一方のカスコードトランジスタ１１のソース接地トランジスタ５１のドレインと、ゲート接地トランジスタ４１のソースとの接続点と、他方のカスコードトランジスタ１１の同様な接続点間を抵抗素子６１が接続している。
【００１３】
カスコードトランジスタ１１のゲート接地トランジスタ４１のゲートは、隣接するカスコードトランジスタ１１のゲート接地トランジスタ４１のゲートと、抵抗素子６２を介して接続している。ゲート接地トランジスタ４１のゲートは、容量３１を介してグランド７に接続している。
【００１４】
並列に接続された、複数のカスコードトランジスタ１１のゲート接地トランジスタ４１のソースはインピーダンス整合回路２２に接続している。
【００１５】
並列に接続された、複数のカスコードトランジスタ１１のソース接地トランジスタ５１のゲートはインピーダンス整合回路２１に接続している。ソース接地トランジスタ５１のソースはグランド７に接続している。
【００１６】
インピーダンス整合回路２１は、信号源回路２０の出力インピーダンスと、カスコードトランジスタ１１の入力インピーダンスとを整合させるための回路である。インピーダンス整合回路２１は、インダクタンス、容量、抵抗素子を組み合わせることにより実現することができる。インピーダンス整合回路２１によって、信号源回路２０から増幅器１０に対して供給される電力が最大となる。
【００１７】
容量３３は、信号源回路２０の出力線に対して直列に接続し、容量３４及びインダクタンス９１は、信号源回路２０の出力線と、グランド７間に直列に接続している。容量３３、３４、及び、インダクタンス９１により、信号源回路２０と、ソース接地トランジスタ５１のゲートと、を接続する線の電位を維持する。
【００１８】
インピーダンス整合回路２２は、Ｎ個のカスコードトランジスタの出力インピーダンスと、増幅器１０によって駆動される負荷の入力インピーダンスとを整合させるための回路である。インピーダンス整合回路２２によって、増幅器１０から負荷に対して供給される電力が最大となる。
【００１９】
容量３５と、増幅器１０の出力線は直列に接続される。抵抗６４及び電圧源１５は、増幅器１０の出力線及びグランド７の間に直列に接続する。容量３５、抵抗素子６４及び電圧源１５は、信号源回路２０の出力と、ソース接地トランジスタ５１のゲートと、を接続する線の電位を維持する。
【００２０】
信号電源回路２０は、信号源８及び抵抗素子６４が、信号電源回路２０の出力線とグランド７間に直列に接続されることによって、形成されている。
【００２１】
増幅器１０は複数のカスコードトランジスタ１１より構成されており、増幅器１０は高利得特性及び高出力特性を有する。また、カスコードトランジスタ１１間が抵抗素子６１により接続されているため、増幅器１０は安定的に動作する。
【００２２】
図２に示されている回路図は、増幅器１０の動作の安定性について、シミュレーションするためのものである。
【００２３】
図２Ａに示す回路図は、カスコードトランジスタ１１の入力ポート間の安定性をシミュレーションするためのものである。そこで、図２Ａに示すシミュレーション回路は、並列に配置された２個のカスコードトランジスタ１１、ゲート接地トランジスタ４１のソースとソース接地トランジスタ５１のドレインとの接続点間を接続する抵抗素子６１、ゲート接地トランジスタ４１のゲート間を接続する抵抗素子６２から構成されている。なお、Ｚ０は特性インピーダンス（例えば、５０Ω）を示す。一方のソース接地トランジスタ５１のゲートは特性インピーダンスＺ０を介して入力ポート１へ接続している。他方のソース接地トランジスタ５１のゲートは特性インピーダンスＺ０を介して入力ポート２へ接続している。ソース接地トランジスタ５１のソースはグランド７へ接続している。ゲート接地トランジスタ４１のゲートは容量３１を介してグランド７へ接続している。一方のゲート接地トランジスタ４１のドレインは出力ポート２に接続している。他方のゲート接地トランジスタ４１のドレインは出力ポート４に接続している。上記より、図２Ａのシミュレーション回路は、図１の増幅器１０において、隣接するカスコードトランジスタを２個抜き出したものであることがわかる。
【００２４】
図２Ｂに示す回路図は、並列に配置されたカスコードトランジスタ１１の出力ポート間の安定性をシミュレーションするためのものである。そこで、図２Ｂに示すシミュレーション回路は、２個のカスコードトランジスタ１１、ゲート接地トランジスタ４１のソースとソース接地トランジスタ５１のドレインとの接続点間を接続する抵抗素子６１、ゲート接地トランジスタ４１のゲート間を接続する抵抗素子６２から構成されている。なお、Ｚ０は特性インピーダンス（例えば、５０Ω）を示す。一方のソース接地トランジスタ５１のゲートは入力ポート１へ接続している。他方のソース接地トランジスタ５１のゲートは入力ポート２へ接続している。ソース接地トランジスタ５１のソースはグランド７へ接続している。ゲート接地トランジスタ４１のゲートは容量３１を介してグランド７へ接続している。一方のゲート接地トランジスタ４１のドレインは特性インピーダンスＺ０を介して出力ポート２に接続している。他方のゲート接地トランジスタ４１のドレインは特性インピーダンスＺ０を介して出力ポート４に接続している。上記より、図２Ｂのシミュレーション回路は、図１の増幅器１０において、隣接するカスコードトランジスタを２個抜き出したものであることがわかる。
【００２５】
図３によって、図２Ａに示したシミュレーション回路をおいて、シミュレーションによって求めた、入力ポート１、３を入力とした回路特性が示されている。
【００２６】
図３Ａ、図３Ｂ、図３Ｃは入力ポート１、３に対するＫ値を周波数に対してプロットしたグラフを示す。図３Ａは、周波数は０から２０GHzまで、Ｋ値は０から５まで範囲において、シミュレーション回路中の抵抗素子６１が０ohmである場合のシミュレーション結果を示す。図３Ｂは、同様な範囲において、抵抗素子６１が４ohmである場合のシミュレーション結果を示す。図３Ｃは、同様な範囲において、抵抗素子６１が開放状態である場合のシミュレーション結果を示す。図３Ａ乃至図３Ｃに示すグラフによれば、抵抗素子６１が０ohmの時、及び、開放状態においては、Ｋ値が１以下となる周波数領域があり、カスコードトランジスタ間の干渉が大きく、シミュレーション回路の動作が安定していないことを示す。一方、抵抗素子６１が４ohmの時にはＫ値が１以下となる周波数領域がなく、シミュレーション回路の動作が安定していることを示す。
【００２７】
ここで、入力ポート１と入力ポート３間の信号伝達特性を表す、Ｓパラメータ（S-parameters）をＳ１２、Ｓ２１とし、ＭＡＧ(Maximum Available Gain:最大有能利得)とすると、下記のようにＫ値は表される。
【００２８】
Ｋ＝（ＭＧＡ×｜Ｓ１２｜／｜Ｓ２１｜−1）／２
従って、入力ポート１から入力ポート３への信号伝達特性Ｓ２１がＳ１２より大きくなって、Ｋ値が１以下となることは、カスコードトランジスタの不安定性が大きくなることを意味する。
【００２９】
図３Ｄ、図３Ｅ、図３Ｆは入力ポート１、３に対する、ＳパラメータをＭＧＡで除した値を周波数に対してプロットしたグラフを示す。上記のグラフにおいて、周波数は０から２０GHzまでの範囲であり、ＳパラメータをＭＧＡで除した値は２０から−３０までの範囲である。シミュレーション回路中の抵抗素子６１は、図３Ｄ、図３Ｅ、図３Ｆに対応し、０ohm、４ohm、開放状態である。なお、Ｓパラメータにおいて、Ｓ１２、Ｓ２２は信号伝達特性を示し、Ｓ１１、Ｓ２２は反射特性を示す。また、Ｋ値を求めるにあたっては、図３Ｄ、図３Ｅ、図３Ｆで示すＳパラメータを使用した。
【００３０】
図４によって、図２Ｂに示したシミュレーション回路をおいて、シミュレーションによって求めた、出力ポート２、４を入力とした回路特性が示されている。
【００３１】
図４Ａ、図４Ｂ、図４Ｃは出力ポート２、４に対するＫ値を周波数に対してプロットしたグラフを示す。図４Ａは、周波数は０から２０GHzまで、Ｋ値は０から５まで範囲において、シミュレーション回路中の抵抗素子６１が０ohmである場合のシミュレーション結果を示す。図４Ｂは、同様な範囲において、抵抗素子６１が４ohmである場合のシミュレーション結果を示す。図４Ｃは、同様な範囲において、抵抗素子６１が開放状態である場合のシミュレーション結果を示す。図４Ａ乃至図４Ｃに示すグラフによれば、抵抗素子６１が０ohmの時においては、Ｋ値が１以下となる周波数領域があり、カスコードトランジスタ間の干渉が大きく、シミュレーション回路の動作が安定していないことを示す。一方、抵抗素子６１が４ohmの時、及び、開放状態の時にはＫ値が１以下となる周波数領域がなく、シミュレーション回路の動作が安定していることを示す。
【００３２】
図４Ｄ、図４Ｅ、図４Ｆは出力ポート２、４に対する、ＳパラメータをＭＧＡで除した値を周波数に対してプロットしたグラフを示す。上記のグラフにおいて、周波数は０から２０GHzまでの範囲であり、ＳパラメータをＭＧＡで除した値は２０から−３０までの範囲である。シミュレーション回路中の抵抗素子６１は、図４Ｄ、図４Ｅ、図４Ｆに対応し、０ohm、４ohm、開放状態である。なお、Ｓパラメータにおいて、Ｓ１２、Ｓ２１は信号伝達特性を示し、Ｓ１１、Ｓ２２は反射特性を示す。また、Ｋ値を求めるにあたっては、図４Ｄ、図４Ｅ、図４Ｆで示すＳパラメータを使用した。
【００３３】
図５によって、図２Ａのシミュレーション回路に対して、入力ポート１、３に対するＫ値、及び、図２Ｂのシミュレーション回路に対して、出力ポート２、４に対するＫ値を抵抗素子６１の抵抗値に対してプロットしたグラフを示す。
【００３４】
図５のグラフにおいて、抵抗値は、Ｘ軸で示され、０ohmから１５ohmまでの範囲であり、K値は、Ｙ軸で示され、０から２．５までの範囲である。
【００３５】
出力ポート２、４に対するＫ値は、抵抗値が０ohmのときに、０．４であり、抵抗値が２．５ohm程度になると、Ｋ値は１を超える。その後、出力ポート２、４に対するＫ値は、単調に増加し、抵抗値１０ohm程度でＫ値は２．４となる。
【００３６】
入力ポート１、３に対するＫ値は、抵抗値が０ohmのときに、０．６であり、抵抗値の増加とともに、緩やかに増加する。そして、抵抗値が３．５ohm程度になると、Ｋ値は１を超え、抵抗値が４．０ohm程度になると、最大値１．２程度となる。さらに抵抗値が増加すると、Ｋ値は単調に減少し、抵抗値が５．０ohm程度になると、Ｋ値は１以下となる。そして、抵抗値が１０ohm程度になると、Ｋ値は０．６となる。
【００３７】
上記より、入力ポート１、３に対するＫ値、及び、出力ポート２、４に対するＫ値の双方が、１を超える範囲は、抵抗値３．５ohm程度から抵抗値５．０ohm程度である。
【００３８】
従って、図２Ａ及び図２Ｂのシミュレーション回路が安定に動作するには、カスコードトランジスタを接続する抵抗素子６１の抵抗値が、３．５ohm程度から５．０ohm程度の範囲にあることが望ましい。そして、そのような抵抗値の範囲であれば、図１の増幅器１０も安定に動作することになる。上記のシミュレーション回路は増幅器１０の一部を抜き出したものだからである。
【００３９】
なお、カスコードトランジスタを構成するゲート接地トランジスタ４１及びソース接地トランジスタ５１の特性の変化や、カスコードトランジスタに寄生する容量、インダクタンス、抵抗の増減によって、増幅器が安定動作する抵抗素子６１の抵抗値の範囲は異なる。しかし、その場合においても、図１の増幅器１０において、隣接する２個のカスコードトランジスタ１１を抜き出して形成した回路について、シミュレーションを行い、Ｋ値が１を超えるように、抵抗素子６１の抵抗値の範囲を適宜変更すれば、増幅器１０の安定動作が確保できることはいうまでもない。さらに、「Ｋ値が１を超えるように」を現実の回路動作に置き換えると、隣接する２個のカスコードトランジスタ１１を抜き出して形成した回路において、カスコードトランジスタ間を接続する抵抗によって、発振が発生しないように、抵抗素子６１の抵抗値の範囲とすることである。その結果、増幅器１０の安定動作が確保できる。
【００４０】
図６によって、図２Ａ又は図２Ｂのシミュレーション回路に対して、ソース接地トランジスタ５１のドレインとゲート接地トランジスタ４１のソースとの接続ノード間のアイソレーションをプロットしたグラフを示す。
【００４１】
図６Ａのグラフは、抵抗素子６１を開放状態としたときのアイソレーションをプロットしたグラフであり、また、グラフのＸ軸は０から２０ＧＨｚまでの範囲の周波数を表し、さらに、Ｙ軸は−２０から０（ｄｂ）までのアイソレーションを表す。
【００４２】
図６Ａのグラフによれば、周波数が低い領域（０から８ＧＨｚ程度までの領域）では、接続ノード間のアイソレーションは−８から−６（ｄｂ）となり、アイソレーションが保たれている。しかし、周波数が中程度の領域（１０から１６ＧＨｚ程度までの領域）では、アイソレーションは−４から−２（ｄｂ）となり、アイソレーションの程度が低い状態となっている。ただし、周波数が高い領域（１６から２０ＧＨｚまでの領域）では、アイソレーションの程度は−６から−８（ｄｂ）と回復している。
【００４３】
図６Ｂのグラフは、抵抗素子６１が０ohmであるときのアイソレーションをプロットしたグラフであり、また、グラフのＸ軸は０から２０ＧＨｚまでの範囲の周波数を表し、さらに、Ｙ軸は−２０から０（ｄｂ）までのアイソレーションを表す。
【００４４】
図６Ｂのグラフによれば、周波数の全領域でアイソレーションは０（ｄｂ）であり、接続ノード間のアイソレーションが保たれていないことを示す。
【００４５】
図６Ｃのグラフは、抵抗素子６１が４ohmであるときのアイソレーションをプロットしたグラフである。また、グラフのＸ軸は、０から２０ＧＨｚまでの範囲の周波数を表し、Ｙ軸は−２０から０（ｄｂ）までのアイソレーションを表す。
【００４６】
図６Ｃのグラフによれば、周波数の全領域でアイソレーションは−６から−８（ｄｂ）となっており、アイソレーションが保たれていることを示す。
【００４７】
従って、図６Ａ、Ｂ、Ｃのグラフによれば、抵抗素子６１が開放状態であるときよりも、抵抗素子６１が４ohm程度であるほうが、カスコードトランジスタの接続ノード間のアイソレーションが良好であることがわかる。
【００４８】
以上より、実施例１の増幅器１０は、複数のカスコードトランジスタと、隣接するカスコードトランジスタ間に配置された抵抗素子６１と、を具備する。そして、カスコードトランジスタ１１はソース接地トランジスタ５１とゲート接地トランジスタ４１とが直列に接続されて構成されていることを特徴とする。また、抵抗素子６１は、ソース接地トランジスタ５１とゲート接地トランジスタ４１とが接続されている接続ノード間を接続していることを特徴とする。抵抗素子６１の抵抗値の範囲は、隣接する２個のカスコードトランジスタ１１を抜き出して形成した回路において、カスコードトランジスタ間を接続する抵抗によって、発振が発生しないような、抵抗値の範囲である。
【００４９】
そうすると、実施例１の増幅器１０は、複数のカスコードトランジスタから構成されており、それぞれのカスコードトランジスタは安定動作する。その結果、利得特性及び出力特性が向上した増幅器を提供することが可能となる。
【実施例２】
【００５０】
実施例２は、実施例１の増幅器１０の製造方法に関する。そして、増幅器１０を構成する、並列に配置されたカスコードトランジスタ１１は、ＧａＮ層上に形成されたＨＥＭＴにより構成されている。
【００５１】
図７は、増幅器１０を構成する、並列に配置された複数のカスコードトランジスタ１１の内、２個分のカスコードトランジスタの平面的なレイアウトを示す。
【００５２】
図７の平面図において、カスコードトランジスタ１１は、ソース接地トランジスタ５１、ソース接地トランジスタ５１のドレイン領域１１７とゲート接地トランジスタ４１のソース領域１３６と抵抗素子１５０（図１の抵抗素子６１に該当）の一方の端とを接続する配線１３０、ソース接地トランジスタ５１のソース領域１１６と接続する配線１１０、ゲート接地トランジスタ４１、ゲート接地トランジスタ４１のドレイン領域１３７に接続する配線１６０から構成されている。従って、抵抗素子１５０は２個のカスコードトランジタ１１双方と接続している。また、配線１６０は、図７では孤立した電極であるが、すべての配線１６０に接続する電極又はボンディングワイヤ等により、１箇所の信号端子に接続する。さらに、配線１１０は、グランド７に接続している。
【００５３】
ソース接地トランジスタ５１は、活性領域１１５と、ゲート電極１２０と、活性領域１１５内のソース領域１１６と、活性領域１１５内にあって、ゲート電極１２０を挟んで、ソース領域１１６と隣接するドレイン領域１１７と、から構成されている。なお、2個のカスコードトランジスタ１１のゲート電極１２０双方は、カスコードトランジスタ１１間にある信号入力部１２１と接続している。
【００５４】
ゲート接地トランジスタ４１は、活性領域１３５と、ゲート電極１４０と、活性領域１３５内のソース領域１３６と、活性領域１３５内にあって、ゲート電極１４０を挟んで、ソース領域１３６と隣接するドレイン領域１３７と、から構成されている。
【産業上の利用可能性】
【００５５】
本発明によれば、複数のカスコードトランジスタから構成されており、安定動作する増幅器の提供が可能になる。その結果、利得特性及び出力特性が向上した増幅器を提供することが可能となる。
【図面の簡単な説明】
【００５６】
【図１】図１は、実施例１に係る増幅器及び信号源回路の回路図を示す図である。
【図２】図２Ａ、図２Ｂは増幅器１０の動作の安定性について、シミュレーションするための回路図を示す。
【図３】図３Ａ乃至図３Ｆは、シミュレーションによって求めた、入力ポート１、３を入力とした回路特性が示されている。
【図４】図４Ａ乃至図４Ｆは、シミュレーションによって求めた、出力ポート２、４を入力とした回路特性が示されている。
【図５】図５は、入力ポート１、３に対するＫ値、及び、出力ポート２、４に対するＫ値を抵抗素子６１の抵抗値に対してプロットしたグラフを示す。
【図６】図６Ａ、図６Ｂ、図６Ｃは、ソース接地トランジスタ５１のドレインとゲート接地トランジスタ４１のソースとの接続ノード間のアイソレーションをプロットしたグラフを示す。
【図７】図７は、増幅器１０を構成する複数のカスコードトランジスタ１１の内、２個分のカスコードトランジスタの平面的なレイアウトを示す。
【符号の説明】
【００５７】
７  グランド
８  信号源
１０  増幅器
１１  カスコードトランジスタ
１５  電圧電源
２０  信号源回路
２１、２２  インピーダンス整合回路
３１、３３、３４、３５  容量
４１  ゲート接地トランジスタ
５１  ソース接地トランジスタ
６１、６２、６３、１５０  抵抗素子
９１  インダクタンス
１１０、１３０、１６０  配線
１１６、１３６  ソース領域
１１７、１３７  ドレイン領域
１２０、１４０  ゲート電極
１２１  信号入力部
１５０  抵抗素子
【図１】
2010028739.tif 000003
【図２】
2010028739.tif 000004
【図３】
2010028739.tif 000005
【図４】
2010028739.tif 000006
【図５】
2010028739.tif 000007
【図６】
2010028739.tif 000008
【図７】
2010028739.tif 000009