(57)【要約】【課題】回路に必要とされる基板面積を小さくする。【解決手段】チャージポンプ回路及びその作動方法が記載されている。それぞれのステージの切り替え用デバイスが、第１と第２のノードのうちの一方を交互に充電し、その間他方のノードを放電させる。昇圧回路が、前記第１と第２のノードのうち放電させる側のノードの電位を昇圧する。ステージ（ｎ）の第１のノードは、ステージ（ｎ＋１）の第１のノードへ放電する。１つの実施形態では、トリプルウェル・トライチャネル・パイプライン型チャージポンプが記載されている。【選択図】図２
2010263784.tif 000002
【特許請求の範囲】
【請求項１】
チャージポンプ回路のステージにおいて、
電荷を蓄えるための第１と第２のノードと、
前記第１と第２のノードの一方を交互に充電し、その間他方のノードを放電させるための切り替え用デバイスと、
前記第１と第２のノードのうち放電させる側の前記ノードの電位を交互に昇圧するための昇圧回路と、を備えているステージ。
【請求項２】
前記昇圧回路は、前記第１と第２のノードにそれぞれに連結されていて相補的なクロック信号を受信する第１と第２のキャパシタを備えている、請求項１に記載のステージ。
【請求項３】
前記昇圧回路は、充電される側の前記ノードを引き下げる、請求項２に記載のステージ。
【請求項４】
前記昇圧回路は、前記相補的なクロック信号を提供するクロック回路を備えている、請求項３に記載のステージ。
【請求項５】
前記ノードそれぞれの前記切り替え用デバイスは、ｎ−チャネルデバイスとｐ−チャネルデバイスを備えている、請求項１に記載のステージ。
【請求項６】
それぞれのノードの前記ｎ−チャネルデバイスと前記ｐ−チャネルデバイスのゲートは、キャパシタを通してクロック信号に連結されている、請求項５に記載のステージ。
【請求項７】
第１ステージと第２ステージを含んでいる、チャージポンプ回路において、前記第１ステージと前記第２ステージはそれぞれが請求項１のステージを備えており、
前記第２ステージの第１のノードは前記第１ステージの前記第１のノードから電荷を受け取るように連結されており、前記第２ステージの前記第１のノードが充電される間、前記第１ステージの前記第１のノードからの電荷は放電電荷である、チャージポンプ回路。
【請求項８】
チャージポンプ回路用のステージにおいて、
第１と第２の回路レグにそれぞれに連結されている第１と第２の入力デバイスと、
前記第１と第２の回路レグの出力にそれぞれに連結されている第１と第２の出力デバイスであって、電荷を蓄えるための第１のノードが前記第１の入力デバイスと前記第１の出力デバイスの間に配置され、電荷を蓄えるための第２のノードが前記第２の入力デバイスと前記第２の出力デバイスの間に配置されている、第１と第２の出力デバイスと、
第１の期間中、前記第１の入力デバイスと前記第２の出力デバイスをオンにし、その間は前記第２の入力デバイスと前記第１の出力デバイスをオフにするため、及び、次いで第２の期間中、前記第２の入力デバイスと前記第１の出力デバイスをオンにし、その間は前記第１の入力デバイスと前記第２の出力デバイスをオフにするためのクロック回路であって、前記第２の期間中は前記第１のノードの電位を昇圧し、前記第１の期間中は前記第２のノードの電位を昇圧するクロック回路と、を備えているステージ。
【請求項９】
前記第１と第２の入力デバイスは第１の導電型であり、前記第１と第２の出力デバイスは第２の導電型である、請求項８に記載のステージ。
【請求項１０】
前記第１と第２の入力デバイスはｎ−チャネルデバイスであり、前記第１と第２の出力デバイスはｐ−チャネルデバイスである、請求項８に記載のステージ。
【請求項１１】
前記ｐ−チャネルデバイスは共通のｎ−ウェルの中に、前記ｎ−ウェルを前記第１と第２のノードに交互に連結する２つの他のｐ−チャネルデバイスと共に在る、請求項１０に記載のステージ。
【請求項１２】
(a)それぞれのｎ−チャネルデバイスは、ｎ−ウェルの中に配置されているｐ−ウェルの中に形成されていて、共通のソース領域と、前記ソース領域の互いに反対の側に在って一対のチャネル領域を画定している一対のドレイン領域と、を備えており、（ｂ）一対のゲートが前記チャネル領域の上方に配置されていて、当該ゲートはキャパシタを通して前記クロック回路に連結されており、（ｃ）前記ソース領域は前記ノードのうちの一方に連結されており、（ｄ）前記ドレイン領域とｎ−ウェルとｐ−ウェルは、前記入力デバイスのうちの一方に連結されている、請求項１０に記載のステージ。
【請求項１３】
複数のステージを有するチャージポンプ回路を作動させるための方法において、
第１の期間中、前記ステージのうちの１つ（ｎ）の第１のノードを第１の電位から充電する段階と、
前記第１の期間中、ステージ（ｎ）の第２のノードを第２の電位から放電させる段階と、から成る方法。
【請求項１４】
放電側となった前記第２のノードの電位を前記第２の電位まで昇圧する段階を含んでいる、請求項１３に記載の方法。
【請求項１５】
前記第１の期間に続く第２の期間中、ステージ（ｎ）の前記第１のノードを前記第２のより高い電位から放電させる段階と、
前記第２の期間中、ステージ（ｎ）の前記第２のノードを前記第１の電位から充電する段階と、を含んでいる請求項１４に記載の方法。
【請求項１６】
放電側となった前記第１のノードの電位を前記第２の電位まで昇圧する段階を含んでいる、請求項１５に記載の方法。
【請求項１７】
前記第１の期間中、ステージ（ｎ）の前記第２のノードが放電している時、状態（ｎ＋１）の第２のノードを、ステージ（ｎ）の前記第２のノードからの放電電荷で充電する段階と、
前記第２の期間中、ステージ（ｎ）の前記第１のノードが放電している時、ステージ（ｎ＋１）の第１のノードをステージ（ｎ）の前記第１のノードからの放電電荷で充電する段階と、を含んでいる、請求項１６に記載の方法。
【請求項１８】
前記第１の期間中、ステージ（ｎ）の前記第１のノードが充電側になると、ステージ（ｎ＋１）の前記第１のノードを放電させる段階と、
前記第２の期間中、ステージ（ｎ）の前記第２のノードを放電させている時、ステージ（ｎ＋１）の前記第２のノードをステージ（ｎ）の前記第２のノードの放電電荷で充電する段階と、を含んでいる、請求項１７に記載の方法。
【請求項１９】
前記第１の期間中、ステージ（ｎ）の前記第１のノードが充電側になると、ステージ（ｎ＋２）の第１のノードを充電する段階と、
前記第２の期間中、ステージ（ｎ）の前記第２のノードが放電している時、ステージ（ｎ＋２）の第２のノードを放電させる段階と、を含んでいる、請求項１８に記載の方法。
【請求項２０】
前記第１の期間中、前記第２のノードを、当該第２のノード用の出力デバイスを含んでいるウェルに連結する、請求項１３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、高電圧発生器の分野に、特に、集積回路のための供給電圧よりも高い電圧のオンチップ生成に関する。
【背景技術】
【０００２】
集積回路は、時に、それらの供給電位より高い電位を生成するオンチップ回路が設けられていることがある。一事例として、キャパシタが、並列で充電されてから次により高い電位が提供されるように直列に接続されるものがある。他に、キャパシタ又はノードの電位が、例えばクロック信号で昇圧される事例もある。
【０００３】
腕時計の液晶ディスプレイ用に外部のキャパシタに頼って電圧の３倍化を提供する初期の集積回路の一例が、米国特許第３，９７５，６７１号に示されている。２位相と４位相の両方のクロック信号を低閾電圧を有する特別なｎ−型デバイスと共に使用した、もう１つの例が米国特許第５，４２２，５８６号に示されている。特別なｎ−チャネルデバイスを使用した先行技術の他の例が、米国特許第６，４９６，０５５号、同第６，６８６，７９３号、及び同第７，３４２，４３８号に示されている。
【０００４】
チャージポンプ回路の設計における１つの目標は、回路に必要とされる基板面積を小さくすることである。これは、回路がフラッシュメモリ内でプログラム用及び消去用により高い電位を提供する場合には、節約された基板面積分を追加のメモリセルの製作に充てることができるので、とりわけ重要である。もう１つの目標は、チャージポンプ回路の効率を上げることであり、このことは、無論、集積回路がバッテリから電力供給されている時にはより重要性を増す。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許第３，９７５，６７１号
【特許文献２】米国特許第５，４２２，５８６号
【特許文献３】米国特許第６，４９６，０５５号
【特許文献４】米国特許第６，６８６，７９３号
【特許文献５】米国特許第７，３４２，４３８号
【発明の概要】
【課題を解決するための手段】
【０００６】
チャージポンプ回路とその作動方法が記載されている。１つの実施形態では、正電位を提供するためのトリプルウェル・トライチャネル・パイプライン型チャージポンプ回路が記載されている。以下の説明では、本発明を十分に理解することを目的として、特定の導電型のような数々の特定の詳細事項が記述されている。当業者には自明のように、本発明の実施形態はこれらの特定の詳細事項が無くても実施することができる。また、製作に関する詳細事項のような細目については、本発明が不必要に分かり難くなるのを避けるために記述されていない場合もある。
【図面の簡単な説明】
【０００７】
【図１Ａ】クロック信号が一方の状態にあるときの図３の回路の動作を説明している簡略化された回路図である。
【図１Ｂ】クロック信号が他方の状態にある間の図３の回路の動作を説明している簡略化された回路図である。
【図２】チャージポンプ回路の或る実施形態をその作動に使用されるクロック信号と併せて説明しているブロック図である。
【図３】図２のチャージポンプ回路の１つのステージの概略図である。
【図４】図３の回路に使用されているｎ−チャネルデバイスを説明している基板の立面断面図である。
【図５】ｎ−ウェルが複数のｐ−チャネルデバイスと共に基板に形成されていることを説明している、図３の回路に使用されている基板の立面断面図である。
【発明を実施するための形態】
【０００８】
まず図２を簡単に参照すると、チャージポンプの図示の実施形態は４つのステージを含んでいるが、ステージの厳密な数は、自明のように重要ではない。ステージ１は、電位ＶCCを受け取ると、当該電位を昇圧して、ステージ２への入力を提供する。それぞれのステージは各自の入力電位を昇圧し、ステージ４は出力（Ｖout）を提供する。それらステージは、図２に示されている相補的なクロック信号、具体的にはクロック１とその補信号であるクロック２、を受信する。１つの実施形態では、クロック信号は３００ＭＨｚの周波数を有している。両クロック信号は、ステージ・ツー・ステージ（stage-to-stage）を形成しているステージのそれぞれに連結されているが、これから論じてゆくように、クロック信号の接続は確保されている。クロック信号は、図２のステージ１に示されているキャパシタを通してステージに印加され、ステージ内のノードのブートストラップを提供する。
【０００９】
図３を参照すると、ステージ１は、ｎ−チャネルデバイス１０とノード１３とｐ−チャネルデバイス１２を備えている第１のレグと、ｎ−チャネルデバイス２０とノード２３とｐ−チャネルデバイス２２を備えている第２のレグを含んでいる。ノード１３と２３は、充電と放電が交互に行われており、よって、以下では充電ノードと呼ばれることもある。ｎ−チャネルデバイス１０と２０は、それらがノード１３と２３への電荷の入力をそれぞれに制御するという点で入力デバイスである。ｐ−チャネルデバイス１２と２２は、それらがノード１３と２３の放電をそれぞれに制御し、電荷を出力ライン１８と２８に載せて次のステージへと送り込む、或いは最終ステージの場合には共通ラインに載せることから、出力デバイスと見なされる。
【００１０】
ｐ−チャネルトランジスタ１４と２４は、分かるように、交互にオンにされて、出力デバイス１２と２２のウェルの電位を昇圧し、それにより、これらの出力デバイスが電荷を各自のノードから出力ラインへ移送することで、閾電圧の低下が低減されるようにしている。
【００１１】
デバイス１０と１２のゲートは、キャパシタ３１を通してクロック２信号を受信するように連結されている。同様に、デバイス２０と２２のゲートは、キャパシタ３０を通してクロック１信号を受信するように連結されている。ノード１３は、キャパシタ３０に連結されていて、よってクロック１を受信し、同じくノード２３はキャパシタ３１に連結されていて、クロック２を受信する。クロック１信号は、トランジスタ２４のゲートにも連結され、同じくクロック２信号は、トランジスタ１４のゲートに連結されている。
【００１２】
他のステージは、クロック接続以外は、ステージ１について図示されているものと同じ回路を有する。偶数の数のステージ、即ち図３のステージ２と４では、クロック１信号とクロック２信号が入れ換わる。よって、クロック１信号は、第１のレグの入力デバイス及び出力デバイスのゲートと第２のレグの充電ノードとに連結され、クロック２信号は、第２のレグの入力デバイス及び出力デバイスのゲートと第１のレグの充電ノードとに連結されている。１つのステージの出力デバイス、例えばデバイス１２と２２などは、後続ステージの入力デバイスに連結されている。よって、ライン１８は、次のステージの第１のレグのｎ−チャネルデバイスに接続され、同様に、ライン２８は、次のステージの第２のレグの入力デバイスに連結されている。第１ステージの入力デバイスは共に電位ＶCCを受け取る。最後のステージの出力ラインは、図２のステージ４の出力に示されているように、一体に連結されて最終出力電位を提供している。
【００１３】
ステージ間でクロッキング信号を逆転させることは、全てのステージについて同じクロッキング信号接続を維持しながらステージ間でレグの接続を逆転させることと同じであることに留意されたい。例えば、そうすると、ステージ１の第１のレグからの出力がステージ２の第２のレグの入力に接続され、ステージ１の第２のレグの出力がステージ２の第１のレグの入力に接続されてもよい。これは、単に連続したステージのレグに対する番号の付け方の問題に過ぎない。
【００１４】
図３のクロック回路３５は、１つの実施形態では、ステージのそれぞれについてクロック信号を駆動するためのドライバを含んでいる通常のリングオシレータ回路である。他のよく知られているクロック回路を使用してもよい。図２から分かるように、クロック信号は相補的であり、即ち、一方のクロックは他方のクロックから１８０°ずらされている。クロック信号とクロック信号の間にはデッドタイムは一切存在しない。
【００１５】
１つの実施形態では、チャージポンプ回路のステージとクロック回路全ては、同一基板（同一集積回路）上にフラッシュメモリの一部として製作されている。チャージポンプの出力の電位は、フラッシュメモリ内のセルの消去及びプログラミングに使用される。
【００１６】
図１Ａを参照すると、入力デバイスと出力デバイスをスイッチで置き換えた図３の回路が示されている。入力デバイスと出力デバイスは、パスゲートとして働き、そのため図３にはスイッチとして表現されている。クロック１信号が高でクロック２信号が低である第１の期間の間は、ｎ−チャネルデバイス１０は通電していない状態、即ち開いており、ｐ−チャネルデバイス１２は閉じた状態、即ち通電している。対照的に、デバイス２０は通電している状態、即ち閉じており、デバイス２２は通電していない状態、即ち開いている。ノード１３と２３がＶCCまで充電される（チャージポンプ回路の第１ステージの場合）と仮定すると、この第１の期間中のクロック１信号は、ノード１３を引き上げ、するとノード１３は次のステージの対応するノードへ放電することになる。次のステージでは、当該ステージの入力デバイスは、この第１の期間中、図１Ａのデバイス１０の場合と同様に、そのゲートがクロック１信号に接続され、クロック２には接続されていないために、通電することになるのを思い出して頂きたい。
【００１７】
放電側のノード１３から提供される出力電位は、正のクロック信号のせいでキャパシタ３０を通してブートストラップが起こっているために、ＶCCよりも高くなっている。同時に、デバイス１２が中に製作されているウェルも持ち上げられ、デバイス１２に亘る電圧低下が比較的小さくなるようにしながら、電荷をノード１３から移送させることが可能になる。図３から分かるように、ｐ−チャネルデバイス１４は、それがデバイス１２と共有しているウェルを、当該ステージの出力電位に通電連結している。これが起こると、デバイス２０は閉じられ、ノード２３はキャパシタ３１を通じてクロック２信号によって押し下げられるので、ノード２３は充電される。デバイス２２が開いているために、電荷はノード２３に留まっていることに留意されたい。
【００１８】
クロック１信号が低でクロック２信号が高である時、図１Ｂに示すように、出力デバイス２２は閉じられ、デバイス２０は開かれる。クロック２信号はノード２３を引き上げ、このノードは次のステージの第２のノードへ放電する。デバイス２２が形成されているウェルは、図３のデバイス２４が通電しているので出力電位まで昇圧される。これが起こると、ノード１３はクロック１信号によって押し下げられ、その結果ノード１３は充電される。
【００１９】
図１Ａと図１Ｂに示されているように、第１ステージは入力デバイスにＶCCを受け取るのに対し、後続のステージは、ステージｎ−１として示されている手前のステージから電荷を受け取る。最後のステージの出力は、既述のように、通常、より高い出力電位を提供するべく共通ラインに接続される。
【００２０】
次に図４を参照すると、それぞれのｎ−チャネルデバイス（それぞれの入力デバイス）は、１つの実施形態では、ｐ基板に形成されているディープｎ−ウェル４０の中に製作されている。ディープｎ−ウェル４１内にはｐ−ウェル４１が形成されている。ｐ−ウェル４１内には２つのｎ−チャネル電界効果デバイスが形成され、共通ソース領域５０を共有している。一方のデバイスは、ｎ型領域４７と５０を備えていて、それらの間にチャネル領域が画定されている。ゲート５１は、このチャネル領域から絶縁されて同領域の上方に配置されている。同様に、第２のｎ−チャネルデバイスは、ｎ型領域４８と５０を備えており、それらの間にチャネル領域が画定されている。ゲート５２は、このチャネル領域から絶縁されて同領域の上方に配置されている。ゲート５１と５２は一体に接続されていて、クロック信号のうちの一方によって駆動される。ソース領域５０は、他方のクロック信号によって駆動され、出力ｐデバイスに連結（ライン５５）されている。図４に示されているように、基板は接地されており、ディープｎ−ウェル４０（領域４５経由）とｐ−ウェル４１（領域４２と４３経由）はドレイン領域４７と４８に連結されている。ドレイン領域は、ライン４２で示されているように、第１ステージについてはＶCCへ、又はここでも同様にステージｎ−１として示されている別のステージの出力へ、接続されている。
【００２１】
図４のｎ型デバイス内には、Ｑ０、Ｑ１、Ｑ２、及びＱ３として示されている寄生バイポーラデバイス及び関連の寄生レジスタが形成されている。横方向デバイスＱ０は、ドレイン４８とｐ−ウェルとソース５０から形成されており、同じく、横方向デバイスＱ１は、ドレイン４７とｐ−ウェル４１と領域５０から形成されている。デバイスＱ２は、ディープｎ−ウェル（デバイス４０のコレクタ）とｐ−ウェル４１と領域５０（デバイスＱ２のエミッタ）によって形成されている。もう１つデバイスＱ３があるが、このｐｎｐデバイスは、ウェル４０及び４１と基板から形成されている。Ｑ３は常にオフになっている。
【００２２】
寄生デバイスＱ０、Ｑ１、及びＱ２は、充電ノードの充電を支援する。これらのデバイスは、ノード充電時に起こることとして、ドレイン領域がソース５０よりも０．６Ｖ高くクロックされた時に通電する。
【００２３】
図５を参照すると、１つの実施形態では、それぞれのステージの４つのｐ−チャネルデバイスが単一のｎ−ウェル６０の中に製作されている。図５には、図３の４つのｐ−チャネルデバイスが示されており、具体的にいうと、ウェル６０の中には、一方のレグのデバイス１２と１４、及び他方のレグのデバイス２２と２４が認められる。トランジスタ１２と２２のドレインは、出力ライン１８と２８に、それぞれに連結されている。同様に、デバイス１２と１４のソースは、第１のレグの充電ノードに連結されており、トランジスタ２２と２４のソースは第２のレグの充電側ノードに連結されている。デバイス１２と１４並びにデバイス２２と２４については別々のソースが示されているが、それらは共通ソース領域を共有していてもよい。
【００２４】
ウェル６０は、ｎ−ウェル６０が昇圧されるように、放電させる側のノードに継続的に切り替えられてゆく。この昇圧は、確実に、通電している２つの出力ｐデバイスの一方でそのソース端末がウェル６０と同じ電位を持てるようにし、それにより、出力デバイスと関係付けられる如何なる閾電圧の低下をも実質的に低減する。
【００２５】
トリプルウェル・トライチャネル・パイプライン構成を備えた上述のチャージポンプ回路は、先行技術によるトライチャネルゲート強化型チャージポンプ回路に比べ、より高い出力とより高い効率を提供する。トリプルウェルｎ型デバイスをｐ型デバイスと共に使用することにより、内部応力電圧はＶCC未満まで下がるので、ｇｍの低い高電圧デバイスをパスゲートとして使用することが回避される。パイプライン構成を用いると、充電ノードは、デッドタイム無しに継続的に充電又は放電の何れかの状態にされる。この構成の利点の中には、ダイ寸法の節約の他に電力消費量の低減がある。
【００２６】
以上、トリプルウェル・トライチャネル・パイプライン構成を利用した改良型チャージポンプ回路を説明した。
【符号の説明】
【００２７】
１０、２０  ｎ−チャネルデバイス
１２、２２  ｐ−チャネルデバイス
１３、２３  ノード
１４、２４  ｐ−チャネルトランジスタ
１８、２８  出力ライン
３０、３１  キャパシタ
３５  クロック回路
４０  ディープｎ−ウェル
４１  ｐ−ウェル
４２  ライン
４２、４３、４５、４７、４８  領域
５０  共通ソース領域
５１、５２  ゲート
５５  ライン
６０  ｎウェル
Ｑ０、Ｑ１、Ｑ２、Ｑ３  寄生デバイス
【図１Ａ】
2010263784.tif 000003
【図１Ｂ】
2010263784.tif 000004
【図２】
2010263784.tif 000005
【図３】
2010263784.tif 000006
【図４】
2010263784.tif 000007
【図５】
2010263784.tif 000008
【外国語明細書】
2010263784.tif 000009
2010263784.tif 000010
2010263784.tif 000011
2010263784.tif 000012
2010263784.tif 000013
2010263784.tif 000014
2010263784.tif 000015
2010263784.tif 000016
2010263784.tif 000017
2010263784.tif 000018
2010263784.tif 000019
2010263784.tif 000020
2010263784.tif 000021
2010263784.tif 000022
2010263784.tif 000023
2010263784.tif 000024
2010263784.tif 000025
2010263784.tif 000026
2010263784.tif 000027
2010263784.tif 000028