(57)【要約】【課題】  半導体集積回路の製造時に生じる抵抗素子のばらつきによる増幅器の負荷変動や温度変化による増幅特性に与える影響を軽減した半導体集積回路を提供する。【解決手段】  増幅回路２と、半導体基板上に回路形成した抵抗素子を有するバンドギャップリファレンス電流源５からの電流を電圧変換して前記増幅回路２にバイアス電圧を供給するバイアス回路３と、バイアス回路３内に半導体接合で形成したモニタ抵抗素子５ＭＲと、モニタ抵抗素子５ＭＲを測定する半導体基板上に設けた測定端子６と、バンドギャップリファレンス電流源５の一部を構成し、回路電流を調整する抵抗値が異なる複数の調整抵抗素子７１とを備え、モニタ抵抗素子５ＭＲの抵抗値が所望値より低い場合は、所望値より高い調整抵抗素子を選択し、モニタ抵抗素子の抵抗値が所望値より高い場合は、所望値より低い調整抵抗素子を選択し、増幅回路２のバイアス電圧を調整する。【選択図】          図１
2010239191.tif 000002
【特許請求の範囲】
【請求項１】
増幅回路と、半導体基板上に回路形成した抵抗素子を有するバンドギャップリファレンス電流源からの電流を電圧変換して前記増幅回路にバイアス電圧を供給するバイアス回路と、このバイアス回路内に半導体接合で形成したモニタ抵抗素子と、このモニタ抵抗素子を測定する前記半導体基板上に設けた測定端子と、前記バンドギャップリファレンス電流源の一部を構成し、回路電流を調整する抵抗値が異なる複数の調整抵抗素子とを備え、前記モニタ抵抗素子の抵抗値が所望値より低い場合は、前記所望値より高い調整抵抗素子を選択し、前記モニタ抵抗素子の抵抗値が所望値より高い場合は、前記所望値より低い調整抵抗素子を選択し、前記増幅回路のバイアス電圧を調整する半導体集積回路。
【請求項２】
複数の前記調整抵抗素子は一方の端子側を共通接続し、他方の端子側にそれぞれパッドを設け、選択された調整抵抗素子の前記パッドを前記バンドギャップリファレンス電流源の回路と電気接続手段を用いて接続し、選択された調整抵抗素子を介して回路電流を通過させる請求項１に記載の半導体集積回路。
【請求項３】
前記電気接続手段はワイヤボンドリードである請求項２に記載の半導体集積回路。
【請求項４】
複数の前記調整抵抗素子は一方の端子側を共通接続し他方の端子側をそれぞれパターンで前記バンドギャップリファレンス電流源と接続し、選択された調整抵抗素子の前記パターン以外をパターンカットし、選択された調整抵抗素子を介して回路電流を通過させる請求項１に記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体集積回路に関するものであり、特に半導体増幅器のバイアス回路を組み込んだ半導体集積回路に関する。
【背景技術】
【０００２】
半導体集積回路の増幅器では定電流源を用いたバイアス回路を利用することが多い。定電流源は、トランジスタのバンドギャップ電圧を基準としたバンドギャップリファレンス電流源を採用することにより、電源電圧の変化、及び、トランジスタの製造ばらつきが出力電流にほとんど影響を及ぼさない範囲で温度変化に対応して一定して制御することが可能である。一方、大電力増幅器の電力特性では、飽和電力を保つことが要求される。抵抗素子などのばらつきにより出力電流が変動する場合には製造ばらつきを考慮して一定電力以上で維持させることとなり最終的には過負荷電力を流すこととなる。
【０００３】
例えば、特開２００８−１２４４０６号公報図１（特許文献１参照）には、アナログ回路２が有するトランジスタ、抵抗、キャパシタの素子特性の変化に応じて制御部３から補正するモニタデータをアナログ回路２の切換判定部２２や素子切換部２３に送信し、素子の製造ばらつきや温度変化に対応して調整する半導体集積回路が開示されている。
【０００４】
また、特開平１１−３４６１２７号公報図１（特許文献２参照）には、トリミング回路１９を用いて抵抗ラダー１７のプロセスばらつきを修正し、その後、ＣＭＯＳアナログスイッチＳＷ１〜ＳＷ２ｎ−１のオン状態を固定し、カレントミラー結合のバイアス回路２１から後段の増幅回路１２へバイアス電圧を供給するものが開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１２４４０６（第１図）
【特許文献２】特開平１１−３４６１２７（第１図）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載のものでは、半導体集積回路の動作時に常に抵抗値をモニタし、製造ばらつき、温度変化に合わせて逐次調整するため、煩雑なモニタ制御回路、素子切換回路を集積化する必要があり、かつ、常時起動させておくことが必要という課題がある。
【０００７】
また、特許文献２に記載のものでは、抵抗ラダー１７のタップに接続される抵抗値切替スイッチにＣＭＯＳアナログスイッチが用いられており、ＣＭＯＳはドレイン−ソース間に流れる電流や温度変化によってオン抵抗が変動するためそれらを考慮して調整する必要があるという課題がある。
【０００８】
この発明は、上記のような課題を解決するためになされたものであり、増幅器と増幅器にバイアス供給するバイアス回路が組み込まれた半導体集積回路の製造時に生じる抵抗素子のばらつきによる増幅器の負荷変動や周囲環境温度変化による増幅特性に与える影響を軽減した半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
請求項１に係る発明の半導体集積回路は、増幅回路と、半導体基板上に回路形成した抵抗素子を有するバンドギャップリファレンス電流源からの電流を電圧変換して前記増幅回路にバイアス電圧を供給するバイアス回路と、このバイアス回路内に半導体接合で形成したモニタ抵抗素子と、このモニタ抵抗素子を測定する前記半導体基板上に設けた測定端子と、前記バンドギャップリファレンス電流源の一部を構成し、回路電流を調整する抵抗値が異なる複数の調整抵抗素子とを備え、前記モニタ抵抗素子の抵抗値が所望値より低い場合は、前記所望値より高い調整抵抗素子を選択し、前記モニタ抵抗素子の抵抗値が所望値より高い場合は、前記所望値より低い調整抵抗素子を選択し、前記増幅回路のバイアス電圧を調整するものである。
【００１０】
請求項２に係る発明の半導体集積回路は、複数の前記調整抵抗素子は一方の端子側を共通接続し、他方の端子側にそれぞれパッドを設け、選択された調整抵抗素子の前記パッドを前記バンドギャップリファレンス電流源の回路と電気接続手段を用いて接続し、選択された調整抵抗素子を介して回路電流を通過させる請求項１に記載のものである。
【００１１】
請求項３に係る発明の半導体集積回路は、前記電気接続手段はワイヤボンドリードである請求項２に記載のものである。
【００１２】
請求項４に係る発明の半導体集積回路は、複数の前記調整抵抗素子は一方の端子側を共通接続し他方の端子側をそれぞれパターンで前記バンドギャップリファレンス電流源と接続し、選択された調整抵抗素子の前記パターン以外をパターンカットし、選択された調整抵抗素子を介して回路電流を通過させる請求項１に記載のものである。
【発明の効果】
【００１３】
この発明によれば、半導体ウェハ製造プロセス時のシート抵抗のロットばらつきや半導体ウェハのから取り出される個々の半導体集積回路の取り出し位置による抵抗値のばらつきがあっても個々の半導体集積回路に設けた調整抵抗素子により、抵抗値を調整して定電流源回路の出力電流を調整するので、半導体集積回路の増幅回路の飽和電力の下限が規定されるような回路において、消費電流を最適化すると共に消費電力を抑制する効果がある。
【図面の簡単な説明】
【００１４】
【図１】この発明の実施の形態１による半導体ウェハに形成された半導体集積回路の全体構成図である。
【図２】この発明の実施の形態１による半導体集積回路の接続図である。
【図３】この発明の実施の形態１による半導体集積回路のバンドギャップリファレンス電流源の回路図である。
【図４】この発明の実施の形態１による半導体集積回路の抵抗値調整回路に設けられた抵抗値調整手段を説明する図であり、図４ａは抵抗値Ｒ１に対する調整、図４ｂは抵抗値Ｒ２に対する調整を示す。
【図５】製造段階における抵抗値のばらつきと調整抵抗素子を用いて所望の抵抗値とする接続方法を説明する図である。
【図６】この発明の実施の形態１による半導体集積回路の抵抗値調整方法を説明するフローチャートである。
【図７】この発明の実施の形態２による半導体集積回路の抵抗値調整回路に設けられた抵抗値調整手段を説明する図である。
【発明を実施するための形態】
【００１５】
実施の形態１．
以下、この発明の実施の形態１について図面を用いて説明する。図１は、この発明の実施の形態１による半導体ウェハに形成された半導体集積回路の全体構成図である。図１において、１は半導体ウェハであり、１ａ〜１ｎは半導体ウェハ１上に形成された個々の半導体集積回路を示す。２は個々の半導体集積回路１ａ〜１ｎに形成されたＷＢＧ（ＷＩＤＥ  ＢＡＮＤ  ＧＡＰ）素子やＦＥＴトランジスタなどの半導体増幅器を構成する増幅回路、３は個々の半導体集積回路１ａ〜１ｎに形成されたバイアス回路、４はバイアス回路３の一部であり、増幅回路２にバイアス電流を供給する定電流源領域（定電流源）を示す。５は定電流領域４に配置されたバンドギャップリファレンス電流源、６は定電流源領域４又は半導体集積回路１ａ〜１ｎの端部に設置した抵抗値測定端子(測定端子)、７は定電流源領域４に設置した抵抗値調整回路である。図中、同一符号は、同一又は相当部分を示す。
【００１６】
図２はこの発明の実施の形態１による半導体集積回路の接続図である。図２において、増幅回路２は、電力増幅する増幅器２ａ、及び増幅器２ａのゲート（Ｇ）に接続され、高周波に対して高インピーダンスとなる高インピーダンス回路２ｂなどからなる。バイアス回路３は、定電流源４と定電流源４からの電流を電圧変換する出力段ＦＥＴ３ａなどからなる。電圧変換されたバイアス電圧は、高インピーダンス回路２ｂを介して増幅器２ａのゲート（Ｇ）に入力され、増幅器２ａを一定の飽和電圧で駆動する。図中、図１と同一符号は、同一又は相当部分を示す。
【００１７】
図３は、この発明の実施の形態１による半導体集積回路のバンドギャップリファレンス電流源の回路図である。図３において、５ＭＲはバンドギャップリファレンス電流源５の一部に設けた半導体接合で形成したモニタ抵抗素子（モニタ抵抗）であり、抵抗値をＲ０とする。７ａ、７ｂは抵抗値調整回路７に設けられた抵抗値調整手段であり、それぞれ抵抗値をＲ１、Ｒ２とする。図３では７ａ、７ｂは便宜上可変抵抗器で表示している。
【００１８】
次に動作について説明する。図１〜３において、定電流源４を設けたバイアス回路３により増幅器２ａに定電流源４の電流に比例した電流を流す。定電流源４の出力電流は、バンドギャップリファレンス電流源５の出力電流であるが、例えば、図３に示すバンドギャップリファレンス電流源５の回路では、抵抗値調整回路７の抵抗値Ｒ１と抵抗値Ｒ２の抵抗値を所望の値に調整することにより温度変化に対して一定な出力電流が得られる。例えば、トランジスタＱ１のエミッタを流れる電流をＩ１、Ｒ１に流れる電流Ｉ２、Ｒ２に流れる電流Ｉ３との関係をＩ１≪Ｉ２，Ｉ３とすることによりトータル電流Ｉ０は温度固定の電流源となる。
【００１９】
したがって、バンドギャップリファレンス電流源５は、トランジスタのバンドギャップ電圧を基準としている回路構成により、電源電圧の変動の影響をほとんど受けず、温度変化に対しては一定であり、トランジスタの製造ばらつきは出力電流にほとんど影響を与えない。しかしながら、半導体製造プロセスにおいて生じるプロセス抵抗値（抵抗値Ｒ１、Ｒ２に相当）の製造ばらつきにより出力電流はほぼその製造ばらつきと同じ割合で変動する。例えば、抵抗Ｒ１、Ｒ２がα％大きく仕上がった場合、出力電流はα％程度少なく、抵抗Ｒ１、Ｒ２がα％小さく仕上がった場合は、出力電流はα％程度多くなる。
【００２０】
そこでこの発明の実施の形態１では、定電流源４領域に配置された抵抗素子の製造ばらつきによる出力電流の変動を抑制するため、モニタ用にモニタ抵抗素子５ＭＲを半導体集積回路１上の定電流源領域４に配置し、その抵抗値Ｒ０を測定する。半導体ウェハ１に形成された個々の半導体集積回路１ａ〜１ｎでは同種の抵抗素子は同様の製造ばらつきで仕上がることから、同種のモニタ抵抗素子５ＭＲの値Ｒ０から抵抗値Ｒ１、Ｒ２を所望値に調整する。
【００２１】
図４は、この発明の実施の形態１による半導体集積回路の抵抗値調整回路に設けられた抵抗値調整手段を説明する図であり、図４ａは抵抗値Ｒ１に対する調整、図４ｂは抵抗値Ｒ２に対する調整を示す。図４ａ及び図４ｂにおいて、８はワイヤボンド方式で金線やアルミ線などのワイヤリードを用いてパッド間を電気接続する電気接続手段である。７０は電気接続手段８と接続される一方のパッド、７１ａ〜７１ｎは所望の抵抗値Ｒ１、Ｒ２に対して段階的に抵抗値を増減させた複数個の調整用抵抗素子であり、各調整抵抗素子７１ａ〜７１ｎの一方は配線で共通接続され、他方はそれぞれパッドを有している。図中、図３と同一符号は、同一又は相当部分を示す。
【００２２】
抵抗値調整手段７ａ、７ｂの抵抗値Ｒ１、Ｒ２と同種のプロセスで抵抗体形成したモニタ抵抗素子５ＭＲを抵抗測定端子６で測定し、測定された値Ｒ０が所望の抵抗値Ｒ１、Ｒ２と異ならない場合には、パッド７０と調整抵抗素子７１ｂとが電気接続手段８で接続される。測定された値Ｒ０が所望の抵抗値Ｒ１、Ｒ２と異なる場合には半導体集積回路１の製造段階による所望の抵抗値Ｒ１、Ｒ２に対する抵抗値のばらつきがあると見なす。
【００２３】
図５は、製造段階における抵抗値のばらつきと調整抵抗素子７１ａ〜７１ｎを用いて所望の抵抗値とする接続方法を説明する図である。図５において、横軸はモニタ抵抗素子５ＭＲで測定した製造段階による抵抗値の偏差（ばらつき）とし、縦軸は選択すべき調整抵抗素子７１ａ〜７１ｎの抵抗値とする。製造段階における抵抗値のばらつきが所望値に対して１５％大きい場合には、一例では４種類の調整抵抗素子７１ａ〜７１ｎの値をそれぞれあらかじめ０．９ｘ所望値、１．０ｘ所望値、１．１ｘ所望値、１．２ｘ所望値で設定した調整抵抗素子から選択する。従って、調整抵抗素子７１ａのパッドを接続手段８と接続することにより約３．５％の偏差でバンドギャップ電流源５の性能が維持される。逆に製造段階における抵抗値のばらつきが所望値に対して１５％小さい場合には、調整抵抗素子７１ｎのパッドを接続手段８と接続することにより約２％の偏差でバンドギャップリファレンス電流源５の性能が維持される。
【００２４】
図６は、この発明の実施の形態１による半導体集積回路の抵抗値調整方法を説明するフローチャートである。まず定電流源領域４にあるモニタ抵抗素子５ＭＲの抵抗値Ｒ０を測定する。次に、その結果から製造ばらつきを判定する。この製造ばらつきが所望の抵抗Ｒ１、Ｒ２にも生じているものとし、最も所望値に近くなるように抵抗値調整回路７に設けられた抵抗値調整手段７ａ、７ｂの調整抵抗素子７１のパッドをワイヤボンドにより接続する。これにより製造ばらつきが±１５％の範囲で生じた場合でも±５％以内の範囲でバンドギャップリファレンス電流源５の電流偏差が改善される。したがって、出力電流の変動も同程度に低減される。また、この結果、半導体集積回路１の消費電力の抑制が可能となる。
【００２５】
実施の形態２．
図７は、この発明の実施の形態２による半導体集積回路の抵抗値調整回路に設けられた抵抗値調整手段を説明する図である。図７において、８０はパターン配線された電気接続手段であり、８０ａは電気接続手段８０の一部をパターンカットしたパターンカット部である。
各調整抵抗素子７１ａ〜７１ｎの一方は配線で共通接続され、他方も加工前は電気接続手段８０で共通接続されている。調整抵抗素子７１ａ〜７１ｎの指定の素子が決まった時点でレーザによりパターンカットすることで選択した調整抵抗素子７１と接続される。他の構成・動作については実施の形態１で説明したものと同一である。図中、図４と同一符号は、同一又は相当部分を示す。
【００２６】
以上から電気接続手段として、ワイヤボンドで接続する方法に替えてあらかじめ配線パターンで接続しておいて所要の調整抵抗素子７１を選択してからレーザで不要な配線部分を断線させることにより、緻密な配線パターンがあるバンドギャップ電流源５の回路内に電気接続手段を配置し、モニタ抵抗素子５ＭＲと近接配置することで、Ｒ０とＲ１及びＲ２との相関が確実なものとなり、バンドギャップリファレンス電流源５の電流制御が高精度になる。
【００２７】
実施の形態１〜２では、所望抵抗素子としてＲ１とＲ２とを用いて説明したが、さらに複数の所望抵抗素子の数を増加させても良く、モニタ抵抗素子５ＭＲは所望の抵抗素子に対応するバンドギャップリファレンス電流源５やバイアス回路３に複数個配置しモニタしても良い。
【符号の説明】
【００２８】
１・・半導体集積回路  １ａ〜１ｎ・・個々の半導体集積回路
２・・増幅回路  ２ａ・・増幅器  ２ｂ・・高インピーダンス回路
３・・バイアス回路  ４・・定電流源（定電流源領域）
５・・バンドギャップリファレンス電流源  ５ＭＲ・・モニタ抵抗素子（モニタ抵抗）
６・・抵抗値測定端子(測定端子)
７・・抵抗値調整回路
７ａ・・Ｒ１に対する抵抗値調整手段  ７ｂ・・Ｒ２に対する抵抗値調整手段
８・・電気接続手段
７０・・パッド
７１・・調整抵抗素子  ７１ａ〜７１ｎ・・個々の調整抵抗素子
８０・・電気接続手段  ８０ａ・・パターンカット部
【図１】
2010239191.tif 000003
【図２】
2010239191.tif 000004
【図３】
2010239191.tif 000005
【図４】
2010239191.tif 000006
【図５】
2010239191.tif 000007
【図６】
2010239191.tif 000008
【図７】
2010239191.tif 000009