(57)【要約】【課題】フリップチップ接続される導電突起・接続パッド上に金めっき層を良好に形成することができ、互いに隣接する導電突起・接続パッドの間に金による電気的な短絡が発生するのを抑制することができる配線基板およびその製造方法を提供することである。【解決手段】最外層の絶縁層４上に帯状配線導体５Ａが複数並設されており、各帯状配線導体５Ａ上の一部に半導体素子の電極端子がフリップチップ接続される導電突起１２が形成されており、前記最外層の絶縁層４上および帯状配線導体５Ａ上に、導電突起１２の上面１２ａを露出させるソルダーレジスト層６が被着され、導電突起１２の上面１２ａは、その周囲のソルダーレジスト層６の上面６ａよりも低位に位置し、ソルダーレジスト層６によって囲まれた導電突起１２の上面１２ａ上に金めっき層１１が形成されている配線基板１０およびその製造方法である。【選択図】図１
2010040936.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層と配線導体とが交互に積層されており、
最外層の絶縁層上に半導体素子接続用の帯状配線導体が複数並設されているとともに、各帯状配線導体上の一部に、半導体素子の電極端子がフリップチップ接続される導電突起が形成されており、
かつ前記最外層の絶縁層上および前記帯状配線導体上に、前記導電突起の上面を露出させるソルダーレジスト層が被着された配線基板であって、
前記導電突起の上面は、その周囲の前記ソルダーレジスト層の上面よりも低位に位置し、前記ソルダーレジスト層によって囲まれた導電突起の上面上に金めっき層が形成されていることを特徴とする配線基板。
【請求項２】
前記金めっき層の上面と、その周囲の前記ソルダーレジスト層の上面とが実質的に同じ高さである請求項１記載の配線基板。
【請求項３】
絶縁層と配線導体とが交互に積層されており、
最外層の絶縁層上に、半導体素子の電極端子がフリップチップ接続される接続パッドを一部に有する半導体素子接続用の帯状配線導体が複数並設されており、
かつ前記最外層の絶縁層上および前記帯状配線導体上に、前記接続パッドの上面を露出させるスリット状の開口を有するソルダーレジスト層が被着された配線基板であって、
前記ソルダーレジスト層は、さらに前記スリット状の開口内に露出した互いに隣接する接続パッド間の間隙を充填しており、
前記接続パッドの上面は、前記間隙に位置するソルダーレジスト層の上面および前記帯状配線導体の上面よりも低位に位置し、前記間隙に位置するソルダーレジスト層および前記帯状配線導体によって囲まれた接続パッドの上面上に金めっき層が形成されていることを特徴とする配線基板。
【請求項４】
前記金めっき層の上面と、前記間隙に位置するソルダーレジスト層の上面とが実質的に同じ高さである請求項３記載の配線基板。
【請求項５】
前記帯状配線導体の幅が３５μｍ以下であり、互いに隣接する帯状配線導体間の間隔が３５μｍ以下である請求項１〜４のいずれかに記載の配線基板。
【請求項６】
絶縁層と配線導体とを交互に積層する工程と、
最外層の絶縁層上に半導体素子接続用の帯状配線導体を複数並設するとともに、各帯状配線導体上の一部に、半導体素子の電極端子がフリップチップ接続される導電突起を形成する工程と、
前記最外層の絶縁層上および前記帯状配線導体上に、前記導電突起の上面を露出させるソルダーレジスト層を被着する工程と、
前記導電突起の上面上に金めっき層を形成する工程とを含む配線基板の製造方法であって、
前記導電突起の上面を、その周囲の前記ソルダーレジスト層の上面よりも低位になるよう除去した後、前記ソルダーレジスト層によって囲まれた導電突起の上面上に金めっき層を形成することを特徴とする配線基板の製造方法。
【請求項７】
前記導電突起の上面を、その周囲の前記ソルダーレジスト層の上面よりも低位になるようエッチング処理する請求項６記載の配線基板の製造方法。
【請求項８】
絶縁層と配線導体とを交互に積層する工程と、
最外層の絶縁層上に、半導体素子の電極端子がフリップチップ接続される接続パッドを一部に有する半導体素子接続用の帯状配線導体を複数並設する工程と、
前記最外層の絶縁層上および前記帯状配線導体上に、前記接続パッドの上面を露出させるスリット状の開口を有するソルダーレジスト層を被着する工程と、
前記接続パッドの上面上に金めっき層を形成する工程とを含む配線基板の製造方法であって、
前記ソルダーレジスト層を被着する工程は、さらに前記スリット状の開口内に露出した互いに隣接する接続パッド間の間隙をソルダーレジスト層で充填する工程を含み、
前記接続パッドの上面を、前記間隙に位置するソルダーレジスト層の上面および前記帯状配線導体の上面よりも低位になるよう除去した後、前記間隙に位置するソルダーレジスト層および前記帯状配線導体によって囲まれた接続パッドの上面上に金めっき層を形成することを特徴とする配線基板の製造方法。
【請求項９】
前記接続パッドの上面を、前記間隙に位置するソルダーレジスト層の上面および前記帯状配線導体の上面よりも低位になるようエッチング処理する請求項８記載の配線基板の製造方法。
【請求項１０】
前記金めっき層を、電解金めっきまたは無電解金めっきにより形成する請求項６〜９のいずれかに記載の配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は配線基板およびその製造方法に関し、より詳細には、例えばペリフェラル型の半導体集積回路素子をフリップチップ接続により搭載するのに好適な配線基板およびその製造方法に関する。
【背景技術】
【０００２】
従来から、半導体集積回路素子として、多数の電極端子を、その一方の主面の外周に沿って配設した、いわゆるペリフェラル型の半導体集積回路素子がある。このような半導体集積回路素子を配線基板に搭載する方法として、フリップチップ接続により接続する方法がある。フリップチップ接続は、先ず、配線基板上に設けた半導体素子接続用の配線導体の一部を、半導体集積回路素子の電極端子の配置に対応した並びに露出させる。次に、この半導体素子接続用の配線導体の露出部と、前記半導体集積回路素子の電極端子とを対向させる。そして、これらを例えば金めっき層および金バンプを介して電気的に接続する方法である。
【０００３】
図１３は、ペリフェラル型の半導体集積回路素子と、この半導体集積回路素子をフリップチップ接続により搭載する従来の配線基板を示す概略断面図である。図１４は、図１３に示す配線基板を示す平面図である。図１３，図１４に示すように、従来の配線基板１２０は、上面から下面にかけてコア用の配線導体１０２が配設されたコア用の絶縁基板１０３を有している。このコア用の絶縁基板１０３の上下面には、ビルドアップ用の絶縁層１０４と、ビルドアップ用の配線導体１０５とが交互に積層されている。さらに、その最表面には、保護用のソルダーレジスト層１０６が被着されている。
【０００４】
コア用の絶縁基板１０３の上面から下面にかけては、複数のスルーホール１０７が形成されている。絶縁基板１０３の上下面およびスルーホール１０７の内面には、コア用の配線導体１０２が被着されている。スルーホール１０７の内部には、埋め込み樹脂１０８が充填されている。ビルドアップ用の絶縁層１０４には、それぞれに複数のビアホール１０９が形成されている。各絶縁層１０４の表面およびビアホール１０９の内面には、ビルドアップ用の配線導体１０５がそれぞれ被着形成されている。
【０００５】
この配線導体１０５のうち、配線基板１２０の上面側における最外層の絶縁層１０４上に被着された一部は、半導体素子接続用の帯状配線導体１０５Ａをなす。該帯状配線導体１０５Ａは、半導体集積回路素子１０１の電極端子１０１ａがフリップチップ接続される接続パッド１０５ａを一部に有し、複数並んで帯状に形成されている。接続パッド１０５ａは、複数横に並んだ状態でソルダーレジスト層１０６から露出している。
【０００６】
一方、配線基板１２０の下面側における最外層の絶縁層１０４上に被着された一部は、配線導体１０５Ｂをなす。該配線導体１０５Ｂは、外部電気回路基板の配線導体に電気的に接続される外部接続用の接続パッド１０５ｂを有し、複数並んで形成されている。接続パッド１０５ｂは、ソルダーレジスト層１０６から露出している。この露出した接続パッド１０５ｂに、外部電気回路基板の配線導体が半田ボール１１１を介して電気的に接続される。
【０００７】
ソルダーレジスト層１０６は、最表層の配線導体１０５を保護するとともに、接続パッド１０５ａ，１０５ｂを画定する。このようなソルダーレジスト層１０６は、感光性を有する熱硬化性樹脂ペーストまたはフィルムを配線導体１０５が形成された最外層の絶縁層１０４上に積層した後、接続パッド１０５ａ，１０５ｂを露出させる開口を有するように露光および現像し、硬化させることにより形成される。
【０００８】
上面側のソルダーレジスト層１０６は、複数横に並んだ接続パッド１０５ａを一括して露出させるスリット状の開口１０６Ｓを有している。この開口１０６Ｓの幅に対応した長さで帯状配線導体１０５Ａの露出させることにより、長方形状の接続パッド１０５ａを画定している。
【０００９】
配線基板１２０上に半導体集積回路素子１０１を実装するには、先ず、接続パッド１０５ａに予め金めっき層１１０を形成する。該金めっき層１１０の形成は、通常、電解金めっきにより行われる。また、半導体集積回路素子１０１の電極端子１０１ａに予め金バンプ１０１ｂを形成する。該金バンプ１０１ｂは、通常、金ワイヤの先端を放電溶融させてボールを形成し、これを電極端子１０１ａに超音波によって接合した後、金ワイヤを切断することにより形成される。
【００１０】
次に、形成された金めっき層１１０と金バンプ１０１ｂとを圧接し、両者を超音波によって接合する。これにより、接続パッド１０５ａと導体集積回路素子１０１の電極端子１０１ａとが、金めっき層１１０および金バンプ１０１ｂを介して電気的に接続される。その後、半導体集積回路素子１０１と配線基板１２０との間の隙間にエポキシ樹脂等の熱硬化性樹脂から成るアンダーフィルと呼ばれる充填樹脂（不図示）を充填し、半導体集積回路素子１０１が配線基板１２０上に実装される。
【００１１】
近時、半導体集積回路素子１０１は、その高集積度化が急激に進み、電極端子１０１ａのピッチは狭ピッチ化されている。これに伴い、接続パッド１０５ａのピッチや幅も狭くなってきている。接続パット１０５ａのピッチや幅が狭くなると、該接続パット１０５ａ上に形成される金めっき層１１０の幅も小さくなり、半導体集積回路素子１０１の電極端子１０１ａに形成されている金バンプ１０１ｂと金めっき層１１０との接続信頼性が低下する。
【００１２】
本出願人は、先に特許文献１に記載のような配線基板を開発した。この配線基板は、最外層の絶縁層上に複数並設した帯状配線導体上の一部に、該帯状配線導体の幅と一致する幅でフリップチップ用の導電突起を設け、各導電突起の上面を露出させるようにソルダーレジスト層を被着させたものである。この配線基板を採用すれば、微細ピッチにおいても前記導電突起上面の幅を確保しやすくなり、半導体集積回路素子の電極端子に形成されている金バンプと突起電極上の金めっき層との接続信頼性に優れるとともに半導体集積回路素子とソルダーレジストとの間の隙間が広くなることで、充填樹脂の充填性が改善されるため、狭ピッチな電極端子を有する半導体集積回路素子を微細な金めっき層を介してフリップチップ実装することができると考えられる。
【００１３】
しかしながら、前記導電突起の上面に電解金めっきにて金めっき層を形成するとき、金を導電突起の上面に対して上方に成長させようとすると、同時に側方にも成長して隣接する導電突起の上面と繋がった状態になりやすく、その結果、隣接する導電突起間が電気的に短絡してしまい、搭載する半導体集積回路素子１０１を正常に作動させることができないという問題があった。
【００１４】
この問題は、前記した接続パッド１０５ａにおいても同様に存在する。すなわち、隣接する接続パッド１０５ａの間隔が狭くなると、接続パッド１０５ａの上面に対して側方に成長した金が隣接する接続パッド１０５ａの側面および上面と繋がった状態になりやすく、その結果、隣接する接続パッド１０５ａ間が電気的に短絡してしまう。
【００１５】
【特許文献１】特開２００６−３４４６６４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
本発明の課題は、フリップチップ接続される導電突起・接続パッド上に金めっき層を良好に形成することができ、互いに隣接する導電突起・接続パッドの間に金による電気的な短絡が発生するのを抑制することができる配線基板およびその製造方法を提供することである。
【課題を解決するための手段】
【００１７】
本発明者は、上記課題を解決すべく鋭意研究を重ねた結果、以下の構成からなる解決手段を見出し、本発明を完成するに至った。
（１）絶縁層と配線導体とが交互に積層されており、最外層の絶縁層上に半導体素子接続用の帯状配線導体が複数並設されているとともに、各帯状配線導体上の一部に、半導体素子の電極端子がフリップチップ接続される導電突起が形成されており、かつ前記最外層の絶縁層上および前記帯状配線導体上に、前記導電突起の上面を露出させるソルダーレジスト層が被着された配線基板であって、前記導電突起の上面は、その周囲の前記ソルダーレジスト層の上面よりも低位に位置し、前記ソルダーレジスト層によって囲まれた導電突起の上面上に金めっき層が形成されていることを特徴とする配線基板。
（２）前記金めっき層の上面と、その周囲の前記ソルダーレジスト層の上面とが実質的に同じ高さである前記（１）記載の配線基板。
【００１８】
（３）絶縁層と配線導体とが交互に積層されており、最外層の絶縁層上に、半導体素子の電極端子がフリップチップ接続される接続パッドを一部に有する半導体素子接続用の帯状配線導体が複数並設されており、かつ前記最外層の絶縁層上および前記帯状配線導体上に、前記接続パッドの上面を露出させるスリット状の開口を有するソルダーレジスト層が被着された配線基板であって、前記ソルダーレジスト層は、さらに前記スリット状の開口内に露出した互いに隣接する接続パッド間の間隙を充填しており、前記接続パッドの上面は、前記間隙に位置するソルダーレジスト層の上面および前記帯状配線導体の上面よりも低位に位置し、前記間隙に位置するソルダーレジスト層および前記帯状配線導体によって囲まれた接続パッドの上面上に金めっき層が形成されていることを特徴とする配線基板。
（４）前記金めっき層の上面と、前記間隙に位置するソルダーレジスト層の上面とが実質的に同じ高さである前記（３）記載の配線基板。
（５）前記帯状配線導体の幅が３５μｍ以下であり、互いに隣接する帯状配線導体間の間隔が３５μｍ以下である前記（１）〜（４）のいずれかに記載の配線基板。
【００１９】
（６）絶縁層と配線導体とを交互に積層する工程と、最外層の絶縁層上に半導体素子接続用の帯状配線導体を複数並設するとともに、各帯状配線導体上の一部に、半導体素子の電極端子がフリップチップ接続される導電突起を形成する工程と、前記最外層の絶縁層上および前記帯状配線導体上に、前記導電突起の上面を露出させるソルダーレジスト層を被着する工程と、前記導電突起の上面上に金めっき層を形成する工程とを含む配線基板の製造方法であって、前記導電突起の上面を、その周囲の前記ソルダーレジスト層の上面よりも低位になるよう除去した後、前記ソルダーレジスト層によって囲まれた導電突起の上面上に金めっき層を形成することを特徴とする配線基板の製造方法。
（７）前記導電突起の上面を、その周囲の前記ソルダーレジスト層の上面よりも低位になるようエッチング処理する前記（６）記載の配線基板の製造方法。
【００２０】
（８）絶縁層と配線導体とを交互に積層する工程と、最外層の絶縁層上に、半導体素子の電極端子がフリップチップ接続される接続パッドを一部に有する半導体素子接続用の帯状配線導体を複数並設する工程と、前記最外層の絶縁層上および前記帯状配線導体上に、前記接続パッドの上面を露出させるスリット状の開口を有するソルダーレジスト層を被着する工程と、前記接続パッドの上面上に金めっき層を形成する工程とを含む配線基板の製造方法であって、前記ソルダーレジスト層を被着する工程は、さらに前記スリット状の開口内に露出した互いに隣接する接続パッド間の間隙をソルダーレジスト層で充填する工程を含み、前記接続パッドの上面を、前記間隙に位置するソルダーレジスト層の上面および前記帯状配線導体の上面よりも低位になるよう除去した後、前記間隙に位置するソルダーレジスト層および前記帯状配線導体によって囲まれた接続パッドの上面上に金めっき層を形成することを特徴とする配線基板の製造方法。
（９）前記接続パッドの上面を、前記間隙に位置するソルダーレジスト層の上面および前記帯状配線導体の上面よりも低位になるようエッチング処理する前記（８）記載の配線基板の製造方法。
（１０）前記金めっき層を、電解金めっきまたは無電解金めっきにより形成する前記（６）〜（９）のいずれかに記載の配線基板の製造方法。
【発明の効果】
【００２１】
本発明によれば、導電突起の上面を、その周囲のソルダーレジスト層の上面よりも低位に位置させ、前記ソルダーレジスト層によって囲まれた導電突起の上面上に金めっき層を形成するようにした。これにより、導電突起の上面に電解金めっきにて金めっき層を形成するとき、金が導電突起の上面に対して側方に成長するのを、該導電突起の上面を囲むソルダーレジスト層によって抑制することができる。したがって、金を導電突起の上面に対して上方にのみ成長させることができるので、隣接する導電突起間に金による電気的な短絡が発生するのを抑制でき、かつ各導電突起上に金めっき層を良好に形成することができる。
【００２２】
また、本発明によれば、ソルダーレジスト層のスリット状の開口内に露出した互い隣接する接続パッド間の間隙にソルダーレジスト層を充填する。そして、接続パッドの上面を、前記間隙に位置するソルダーレジスト層の上面および前記帯状配線導体の上面よりも低位に位置させ、前記間隙に位置するソルダーレジスト層および前記帯状配線導体によって囲まれた接続パッドの上面上に金めっき層を形成する。これにより、金が接続パッドの上面に対して側方に成長するのを、該接続パッドの上面を囲むソルダーレジスト層および帯状配線導体によって抑制することができ、前記と同様の効果を奏することができる。
【発明を実施するための最良の形態】
【００２３】
＜第１の実施形態＞
以下、本発明にかかる配線基板の第１の実施形態について図面を参照して詳細に説明する。図１は、本実施形態にかかる配線基板を示す概略断面図である。図２は、図１に示す配線基板を示す平面図である。図１，図２に示すように、本実施形態にかかる配線基板１０は、上面から下面にかけてコア用の配線導体２が配設されたコア用の絶縁基板３を有している。このコア用の絶縁基板３の上下面にビルドアップ用の絶縁層４と、ビルドアップ用の配線導体５とが交互に積層されている。さらに、その最表面には、保護用のソルダーレジスト層６が被着されている。
【００２４】
絶縁基板３は、厚みが０．０６〜１．５ｍｍ程度であり、例えばガラス繊維束を縦横に織ったガラスクロスにビスマレイミドトリアジン樹脂やエポキシ樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料等から成り、配線基板１０のコア部材として機能する。
【００２５】
絶縁基板３の上面から下面にかけて直径が０．０５〜０．３ｍｍ程度の複数のスルーホール７が形成されている。絶縁基板３の上下面およびスルーホール７の内面には、コア用の配線導体２が被着されている。配線導体２は、絶縁基板３の上下面では、主として銅箔等から形成されており、スルーホール７内面では、無電解銅めっきおよびその上の電解銅めっきから形成されているのが好ましい。
【００２６】
また、スルーホール７内部には、例えばエポキシ樹脂等の熱硬化性樹脂から成る埋め込み樹脂８が充填されている。絶縁基板３の上下面に形成された配線導体２同士が、スルーホール７内の配線導体２を介して電気的に接続されている。
【００２７】
このような絶縁基板３は、例えばガラスクロスに未硬化の熱硬化性樹脂を含浸させたシートの上下面に配線導体２用の銅箔を張着した後、そのシートを熱硬化させ、これに上面から下面にかけてスルーホール７用のドリル加工を施すこと等により製作される。
【００２８】
配線導体２は、例えば以下のようにして形成することができる。先ず、絶縁基板３用のシートの上下全面に、厚みが２〜３５μｍ程度の銅箔を上述のように張着しておくとともに、これらの銅箔および絶縁基板３にスルーホール７を穿孔する。次に、このスルーホール７の内面および銅箔表面に無電解銅めっきおよび電解銅めっきを順次施す。次に、スルーホール７内を埋め込み樹脂８で充填する。その後、この上下面の銅箔および銅めっきを、フォトリソグラフィ技術等を用いて所定のパターンにエッチング加工する。これにより、配線導体２が、絶縁基板３の上下面およびスルーホール７の内面に形成される。
【００２９】
埋め込み樹脂８は、スルーホール７を塞ぐことにより、スルーホール７の直上および直下にビルドアップ用の絶縁層４を形成可能とするためのものである。埋め込み樹脂８は、例えば未硬化のペースト状の熱硬化性樹脂をスルーホール７内にスクリーン印刷法等により充填し、これを熱硬化させた後、その上下面を略平坦に研磨すること等により形成される。
【００３０】
絶縁基板３の上下面に積層された絶縁層４は、それぞれの厚みが２０〜６０μｍ程度である。絶縁層４は、絶縁基板３と同様にガラスクロスに熱硬化性樹脂を含浸させた電気絶縁材料や、あるいはエポキシ樹脂等の熱硬化性樹脂に酸化ケイ素等の無機フィラーを分散させた電気絶縁材料から成る。また、各絶縁層４には、直径が３０〜１００μｍ程度の複数のビアホール９が形成されている。
【００３１】
各絶縁層４の表面およびビアホール９内面には、無電解銅めっきおよびその上の電解銅めっきから成るビルドアップ用の配線導体５が被着形成されている。そして、絶縁層４を挟んで上層に位置する配線導体５と、下層に位置する配線導体５とをビアホール９内の配線導体５を介して電気的に接続することにより、高密度配線が立体的に形成される。
【００３２】
配線導体５のうち、配線基板１０の上面側における最外層の絶縁層４上に被着された一部は、半導体集積回路素子１０１の電極端子１０１ａと電気的に接続される半導体素子接続用の帯状配線導体５Ａをなす。該帯状配線導体５Ａは、最外層の絶縁層４上に複数並設されている。一方、配線基板１０の下面側における最外層の絶縁層４上に被着された一部は、配線導体５Ｂをなす。該配線導体５Ｂは、外部電気回路基板の配線導体に半田ボール１１１を介して電気的に接続される外部接続用の接続パッド５ｂを有し、複数並設されている。
【００３３】
このような配線導体５は、例えばセミアディティブ法といわれる方法により形成される。セミアディティブ法は、例えば、先ず、ビアホール９が形成された絶縁層４の表面に電解めっき用の下地金属層を無電解銅めっきにより形成する。次に、その上に配線導体５に対応した開口を有するめっきレジスト層を形成する。次に、下地金属層を給電用の電極として開口から露出する下地金属層上に電解銅めっきを施すことで配線導体５を形成する。次に、めっきレジストを剥離した後、露出する下地金属層をエッチング除去することによって各配線導体５を電気的に独立させる方法である。
【００３４】
帯状配線導体５Ａは、図２に示すように、半導体集積回路素子１０１の外周部に対応する位置に、半導体集積回路素子１０１の外周辺に対して直角な方向に延びるようにして所定の幅およびピッチで帯状に複数並設されている。各帯状配線導体５Ａの幅は３５μｍ以下、好ましくは１５〜２５μｍ、互いに隣接する帯状配線導体５Ａ，５Ａ間の間隔は３５μｍ以下、好ましくは１５〜２５μｍであるのがよい。
【００３５】
各帯状配線導体５Ａは、半導体集積回路素子１０１の電極端子１０１ａに対応する位置に導電突起１２を有している。該導電突起１２上には、半導体集積回路素子１０１の電極端子１０１ａをフリップチップ接続により電気的に接続するための金めっき層１１が形成されている。
【００３６】
導電突起１２は、帯状配線導体５Ａの幅と一致する幅で形成されている（図４（ｆ）参照）。したがって、該導電突起１２は、帯状配線導体５Ａからはみ出ることがないとともに、金めっき層１１と接続するための十分な幅を確保することができる。導電突起１２は、その長さが該導電突起１２の幅よりも例えば５０μｍ以上長く形成されている。これにより、例えば導電突起１２の形成位置が帯状配線導体５Ａの長さ方向に多少ずれた場合であっても、半導体集積回路素子１０１の電極端子１０１ａと導電突起１２との位置が合い、両者が正確に接続される。導電突起１２の長さは、７０〜１００μｍ程度であるのが好ましい。
【００３７】
最外層の絶縁層４およびその上の配線導体５上には、ソルダーレジスト層６が被着されている。該ソルダーレジスト層６は、最外層の配線導体５を熱や外部環境から保護するための保護膜である。上面側のソルダーレジスト層６は、導電突起１２の上面１２ａを露出させるようにして、また下面側のソルダーレジスト層６は、外部接続用の接続パッド５ｂを露出させるようにしてそれぞれ被着されている。
【００３８】
ここで、導電突起１２の上面１２ａは、その周囲のソルダーレジスト層６の上面６ａよりも低位に位置している。したがって、導電突起１２の上面１２ａは、ソルダーレジスト層６によって囲まれている。そして、ソルダーレジスト層６によって囲まれた導電突起１２の上面１２ａ上に金めっき層１１が形成されている。この金めっき層１１は、半導体集積回路素子１０１の電極端子１０１ａをフリップチップ接続するのに必要な金の量を有している。すなわち、ソルダーレジスト層６によって囲まれた導電突起１２の上面１２ａ上に電解金めっきにて金めっき層を形成すると、金が導電突起１２の上面１２ａに対して側方に成長するのを、該導電突起１２の上面１２ａを囲むソルダーレジスト層６によって抑制することができる。その結果、金は導電突起１２の上面１２ａに対して上方にのみ成長するようになり、形成された金めっき層１１は前記金の量を有するようになる。
【００３９】
導電突起１２の上面１２ａは、導電突起１２を形成することによる効果が得られ、かつ金が導電突起１２の上面１２ａに対して側方に成長するのを抑制することができる限り、任意の範囲でその周囲におけるソルダーレジスト層６の上面６ａよりも低位に位置させることができる。
【００４０】
金めっき層１１の上面と、その周囲のソルダーレジスト層６の上面６ａとが実質的に同じ高さである。これにより、金めっき層１１と、半導体集積回路素子１０１の電極端子１０１ａに形成された金バンプ１０１ｂとが当接されやすくなり、電極端子１０１ａを位置決めしやすくなる。なお、金めっき層１１の上面と、その周囲のソルダーレジスト層６の上面６ａとは、完全に同一の高さである必要はなく、両者間に５μｍ以下の高低差があってもよい。
【００４１】
次に、前記した配線基板１０の製造方法について図面を参照して詳細に説明する。図３（ａ）〜（ｄ），図４（ｅ）〜（ｈ）および図５（ｉ）〜（ｋ）は、本実施形態にかかる配線基板の製造方法を示す部分拡大工程図である。
【００４２】
先ず、図３（ａ）に示すように、上面側における最外層の絶縁層４の表面に、電解めっき用の下地金属層５１を無電解めっきにより被着形成する。下地金属層５１を形成する無電解めっきとしては、無電解銅めっきが好ましい。
【００４３】
次に、図３（ｂ）に示すように、下地金属層５１の表面に第１レジスト層Ｒ１を形成する。第１レジスト層Ｒ１は、帯状配線導体５Ａに対応する形状の第１開口Ａ１を有しており、光感光性アルカリ現像型ドライフィルムレジストを下地金属層５１上に張着するとともに、それにフォトリソグラフィ技術を用いて露光および現像を行なうことにより帯状配線導体５Ａに対応する形状の第１開口Ａ１を有するパターンに形成される。第１レジスト層Ｒ１の厚みは、帯状配線導体５Ａおよびその上に形成される導電突起１２の合計厚みよりも若干大きい厚みであるのがよい。
【００４４】
図３（ｃ）に示すように、第１レジスト層Ｒ１の第１開口Ａ１内に露出する下地金属層５１上に、電解めっきにより帯状配線導体５Ａを被着形成する。帯状配線導体５Ａを形成するための電解めっきとしては、電解銅めっきが好ましい。帯状配線導体５Ａの厚みは、第１レジスト層Ｒ１の厚みよりも薄い。具体的には、帯状配線導体５Ａの厚みは、８〜２０μｍ、好ましくは１０〜１５μｍであるのがよい。
【００４５】
帯状配線導体５Ａを被着形成した後、図３（ｄ）に示すように、第１レジスト層Ｒ１および帯状配線導体５Ａの表面に第２レジスト層Ｒ２を形成する。第２レジスト層Ｒ２は、導電突起１２が形成される位置に導電突起１２の長さに対応した幅で第１開口Ａ１を真横に横切る第２開口Ａ２を有している。このような第２レジスト層Ｒ２は、光感光性アルカリ現像型ドライフィルムレジストを第１レジスト層Ｒ１および帯状配線導体５Ａ上に張着するとともに、それにフォトリソグラフィ技術を用いて露光および現像を行なうことにより第２開口Ａ２を有するパターンに形成される。なお、第２レジスト層Ｒ２の厚みは、第１レジスト層Ｒ１の厚み以上であるのが好ましい。
【００４６】
次に、図４（ｅ）に示すように、第１開口Ａ１および第２開口Ａ２で囲まれた帯状配線導体５Ａ上に導電突起１２を電解めっきにより形成する。導電突起１２を形成するための電解めっきとしては、電解銅めっきが好ましい。なお、導電突起１２の高さは、第１レジスト層Ｒ１の上面よりも若干低い位置とするのが好ましい。
【００４７】
このとき、導電突起１２は、第１開口Ａ１および第２開口Ａ２で囲まれた帯状配線導体５Ａ上に形成されるので、その幅が第１開口Ａ１で画定される幅、すなわち帯状配線導体５Ａの幅と一致する幅で形成されるとともに、その長さが第２開口Ａ２で画定される幅で形成される。
【００４８】
また、第２開口Ａ２は、第１開口Ａ１を横切るように形成されているので、第２レジスト層Ｒ２を形成する際の位置合わせの誤差に起因して、第２開口Ａ２の位置が帯状配線導体５Ａの幅方向にずれたとしても、帯状配線導体５Ａの露出幅が変わることはなく、したがって形成される導電突起１２の幅に影響を与えることはない。
【００４９】
なお、第２開口Ａ２の幅を、第１開口Ａ１の幅よりも例えば５０μｍ以上広い幅で形成しておくと、その分、導電突起１２の長さが長く形成されることになり、第２レジスト層Ｒ２を形成する際の位置合わせの誤差に起因して第２開口Ａ２の位置が帯状配線導体５Ａの長さ方向に例えば２５μｍ程度ずれたとしても、導電突起１２上に半導体集積回路素子１０１の電極端子１０１ａと正確に対向する領域を確保することができるので、半導体集積回路素子１０１の電極端子１０１ａと導電突起１２とを正確に接続することができる。したがって、第２開口Ａ２の幅は、第１開口Ａ１の幅よりも、例えば５０μｍ以上広くしておくことが好ましい。
【００５０】
導電突起１２を形成した後、図４（ｆ）に示すように、第１レジスト層Ｒ１および第２レジスト層Ｒ２を除去する。前記第１レジスト層Ｒ１および第２レジスト層Ｒ２の除去は、例えば水酸化ナトリウム水溶液等のアルカリ水溶液への浸漬により行なう。
【００５１】
図４（ｇ）に示すように、帯状配線導体５Ａが形成された部分以外の下地金属層５１を除去する。これにより、隣接する帯状配線導体５Ａ間が電気的に独立することになる。このとき、帯状配線導体５Ａ上に形成された導電突起１２は、その幅が帯状配線導体５Ａと一致する幅で形成されており、帯状配線導体５Ａからはみ出していないので、隣接する帯状配線導体５Ａ間の電気的な絶縁が良好に保たれる。なお、帯状配線導体５Ａが形成された部分以外の下地金属層５１を除去するには、第１レジスト層Ｒ１および第２レジスト層Ｒ２を除去した後、露出する下地金属層５１を、例えば過硫酸ナトリウムを含有するエッチング液等によりエッチング除去する方法が採用可能である。
【００５２】
図４（ｈ）に示すように、ソルダーレジスト層用の樹脂６Ｐで最外層の絶縁層４，帯状配線導体５Ａ，導電突起１２を被覆する。ソルダーレジスト層用の樹脂６Ｐとしては、配線基板の表面を保護するソルダーレジスト層として機能する各種の公知の樹脂が採用可能であり、例えばエポキシ樹脂等にシリカやタルク等の無機物粉末フィラーを３０〜７０質量％程度分散させた絶縁材料から成る熱硬化性樹脂等が好ましく、該樹脂を被覆後に硬化させるのがよい。
【００５３】
次に、図５（ｉ）に示すように、ソルダーレジスト層用の樹脂６Ｐを導電突起１２の上面１２ａが露出するまで研磨してソルダーレジスト層６を形成する。前記研磨は、各種の公知の機械的研磨方法やレーザスクライブ法等が採用可能である。
【００５４】
導電突起１２の上面１２ａを露出させた後、図５（ｊ）に示すように、導電突起１２の上面１２ａを、その周囲のソルダーレジスト層６の上面６ａよりも低位になるよう除去する。上面１２ａの除去は、例えば過硫酸ナトリウムおよび過酸化水素水を含有するエッチング液等によりエッチング処理する方法が採用可能である。
【００５５】
次に、図５（ｋ）に示すように、ソルダーレジスト層６によって囲まれた導電突起１２の上面１２ａ上に金めっき層１１を形成する。該金めっき層１１の形成は、金めっき層１１の上面が、その周囲のソルダーレジスト層６の上面６ａと実質的に同じ高さに位置するよう金を成長させことにより行う。
【００５６】
このような金めっき層１１の形成は、電解金めっきにて行うのが好ましい。電解金めっきを採用すると、電流および処理時間によって金の量を管理することができるので、便利である。また、金めっき層１１を電解金めっきにて形成するとき、金が導電突起１２の上面１２ａに対して側方に成長するのを、該導電突起１２の上面１２ａを囲むソルダーレジスト層６によって抑制することができる。その結果、隣接する導電突起１２，１２間に金による電気的な短絡が発生するのを抑制でき、各導電突起１２上に金めっき層１１が良好に形成される。
【００５７】
金めっき層１１の形成を電解金めっきにて行う場合には、配線基板１０の上面側における最外層の絶縁層４上に帯状配線導体５Ａから配線基板１０の外周に延出する銅めっきから成るめっき引出し線を設けておくとともに、このめっき引出し線を介して帯状配線導体５Ａに電解金めっきのための電荷を供給しながら、導電突起１２の上面１２ａに電解金めっきを施した後、めっき引出し線をエッチング除去する方法が用いられる。
【００５８】
なお、電解金めっきを行う際には、めっき引出し線をめっきレジストによりマスキングしておくのが好ましい。また、めっき引出し線をエッチング除去する際には、金めっき層１１をエッチングレジストによりマスキングしておくのが好ましい。めっき条件としては、例えば電流値１〜２アンペア程度、めっき液の温度３５〜４０℃、めっき時間１５〜３０分程度が好ましい。
【００５９】
金めっき層１１は、導電突起１２の上面１２ａ上に直接形成してもよいが、下地金属層を介して形成するのが好ましい。前記下地金属層としては、ニッケルめっき層が好適である。下地金属層の形成には、電解めっきまたは無電解めっきが採用可能である。
【００６０】
このようにして得られた配線基板１０は、図１に示すように、ペリフェラル型の半導体集積回路素子１０１の電極端子１０１ａと、帯状配線導体５Ａ上に形成された導電突起１２とを、金バンプ１０１ｂおよび金めっき層１１を介して電気的に接続（フリップチップ接続）することにより、半導体集積回路素子１０１の電極端子１０１ａと帯状配線導体５Ａとが電気的に接続される。そして、半導体集積回路素子１０１と配線基板１０との間の隙間に充填樹脂を充填することによって、半導体集積回路素子１０１が配線基板１０上に実装される。
【００６１】
＜第２の実施形態＞
次に、本発明にかかる配線基板の第２の実施形態について図面を参照して詳細に説明する。図６は、本実施形態にかかる配線基板を示す概略断面図である。図７は、図６に示す配線基板を示す平面図である。図８は、本実施形態にかかる配線基板の接続パッド近傍を示す部分拡大概略説明図である。なお、図６〜図８において、前述した図１〜図５と同一の構成部分には同一の符号を付して説明は省略する。
【００６２】
図６に示すように、本実施形態の配線基板２０は、最外層の絶縁層４上に帯状配線導体５Ａが複数並設されている。各帯状配線導体５Ａは、半導体集積回路素子１０１の電極１０１ａがフリップチップ接続される接続パッド２２を一部に有している。具体的には、帯状配線導体５Ａは、図７に示すように、半導体集積回路素子１０１の外周部に対応する位置に、半導体集積回路素子１０１の外周辺に対して直角な方向に延びるようにして所定のピッチで帯状に複数並設されている。
【００６３】
各帯状配線導体５Ａは、半導体集積回路素子１０１の電極端子１０１ａに対応する位置に、接続パッド２２を有している。この接続パッド２２上には、半導体集積回路素子１０１の電極端子１０１ａをフリップチップ接続により電気的に接続するための金めっき層２１が形成される。
【００６４】
上面側のソルダーレジスト層６は、各接続パッド２２を一括して露出させるスリット状の開口６Ｓを有している。この開口６Ｓの幅に対応した長さで帯状配線導体５Ａの一部を露出させることにより、長方形状の接続パッド２２が画定される。また、各接続パッド２２は、複数横に並んだ状態でソルダーレジスト層６の開口６Ｓから露出している。
【００６５】
図８に示すように、ソルダーレジスト層６が、さらにスリット状の開口６Ｓ内に露出した互いに隣接する接続パッド２２，２２間の間隙を充填するように被着されている。後述する図１０（ｆ）に示すように、接続パッド２２の上面２２ａは、前記間隙に位置するソルダーレジスト層６の上面６ａおよび帯状配線導体５Ａの上面５ａよりも低位に位置している。そして、前記間隙に位置するソルダーレジスト層６および帯状配線導体５Ａによって囲まれた接続パッド２２の上面２２ａ上に金めっき層２１が形成されている。
【００６６】
したがって、接続パッド２２の上面２２ａに電解金めっきにて金めっき層２１を形成するとき、金が接続パッド２２の上面２２ａに対して側方に成長するのを、該接続パッド２２の上面２２ａを囲むソルダーレジスト層６および帯状配線導体５Ａによって抑制することができるので、前記した第１の実施形態にかかる配線基板１０と同様の効果が得られる。
【００６７】
接続パッド２２の上面２２ａは、接続パッド２２の強度を確保でき、かつ金が接続パッド２２の上面２２ａに対して側方に成長するのを抑制することができる限り、任意（好ましくは１〜５μｍ）の範囲で前記間隙に位置するソルダーレジスト層６の上面６ａおよび帯状配線導体５Ａの上面５ａよりも低位に位置させることができる。
【００６８】
金めっき層２１の上面と、前記間隙に位置するソルダーレジスト層６の上面６ａとが実質的に同じ高さである。これにより、前記した第１の実施形態と同様に、金めっき層２１と半導体集積回路素子１０１の電極端子１０１ａに形成された金バンプ１０１ｂとが当接されやすくなり、電極端子１０１ａを位置決めしやすくなる。なお、金めっき層２１の上面と、その周囲のソルダーレジスト層６の上面６ａとは、完全に同一の高さである必要はなく、両者間に５μｍ以下の高低差があってもよい。
【００６９】
次に、本実施形態にかかる配線基板の製造方法を、図面を参照して詳細に説明する。図９（ａ）〜（ｄ）および図１０（ｅ）〜（ｇ）は、本実施形態にかかる配線基板の製造方法を示す部分拡大工程図である。
【００７０】
先ず、絶縁層と配線導体とを交互に積層した後、図９（ａ）に示すように、最外層の絶縁層４の表面に帯状配線導体５Ａを形成する。帯状配線導体５Ａは複数が帯状に並んで形成され、その幅および間隔は例えばそれぞれ３５μｍであり、高さは例えば１３μｍ程度である。そして、その一部に接続パッド２２を有している。このような帯状配線導体５Ａは周知のセミアディティブ法により形成される。
【００７１】
次に、図９（ｂ）に示すように、最外層の絶縁層４上および帯状配線導体５Ａ上の全面にソルダーレジスト層６用の樹脂層６Ｐを形成した後、図９（ｃ）に示すように、各接続パッド２２に対応する位置に、スリット状の開口部ＭＳを有するマスクＭを樹脂層６Ｐの上に形成する。マスクＭは、例えば感光性樹脂フィルム等から成り、このマスクＭを樹脂層６Ｐ上に張着するとともに、前記感光性樹脂フィルムを所定パターンに露光現像することにより開口部ＭＳが形成される。
【００７２】
次に、マスクＭの開口部ＭＳから露出する樹脂層６Ｐを、図９（ｄ）に示すように、接続パッド２２の上面２２ａが露出するとともに、互いに隣接する接続パッド２２，２２間に樹脂層６Ｐが残存するように、部分的に除去する。樹脂層６Ｐを除去する方法としては、特に限定されないが、例えばウエットブラスト法等が採用可能である。
【００７３】
マスクＭを除去すると、図１０（ｅ）に示すように、絶縁層４上および帯状配線導体５Ａ上に、接続パッド２２の上面２２ａを露出させるスリット状の開口６Ｓを有するソルダーレジスト層６と、このスリット状の開口６Ｓ内に露出した互いに隣接する接続パッド２２，２２間の間隙を充填するように被着されたソルダーレジスト層６が形成される。なお、マスクＭの除去方法としては、例えば水酸化ナトリウム水溶液等の弱アルカリ溶液への浸漬等が挙げられる。
【００７４】
次に、接続パッド２２の上面２２ａを、図１０（ｆ）に示すように、前記間隙に位置するソルダーレジスト層６の上面６ａおよび帯状配線導体５Ａの上面５ａよりも低位になるよう除去する。上面２２ａの除去は、前記した第１の実施形態にかかる導電突起１２の上面１２ａの除去と同様に、例えば過硫酸ナトリウムおよび過酸化水素水を含有するエッチング液等によりエッチング処理する方法が採用可能である。
【００７５】
そして、図１０（ｇ）に示すように、前記間隙に位置するソルダーレジスト層６および帯状配線導体５Ａによって囲まれた接続パッド２２の上面２２ａ上に金めっき層２１を形成する。金めっき層２１の形成は、電解金めっきにて行う。このとき、金が接続パッド２２の上面２２ａに対して側方に成長するのを、該接続パッド２２の上面２２ａを囲むソルダーレジスト層６および帯状配線導体５Ａによって抑制することができ、これにより各接続パッド２２上に金めっき層２１が良好に形成される。その他の構成は、前記した第１の実施形態にかかる配線基板１０と同様である。
【００７６】
なお、本実施形態のソルダーレジスト層６を被着する工程は、上記で説明した工程に代えて、図１１（ａ），（ｂ）に示す工程を採用することもできる。すなわち、先ず、最外層の絶縁層４の表面に帯状配線導体５Ａを形成した後、図１１（ａ）に示すように、最外層の絶縁層４上および帯状配線導体５Ａ上の全面にソルダーレジスト層用の硬化状態の第１樹脂層６Ｐ１を形成する。次に、該第１樹脂層６Ｐ１を、帯状配線導体５Ａの上面が露出するとともに、互いに隣接する帯状配線導体５Ａ，５Ａ間に第１樹脂層６Ｐ１が残存するようにウエットブラスト法等により部分的に除去する。
【００７７】
図１１（ｂ）に示すように、各接続パッド２２の上面と、隣接する接続パッド２２，２２間に残存する第１樹脂層６Ｐ１とを露出させるスリット状の開口６Ｓを有するようにソルダーレジスト用の第２樹脂層６Ｐ２を第１樹脂層６Ｐ１上に形成する。具体的には、第２樹脂層６Ｐ２は、光感光性樹脂のペーストまたはフィルム等から成り、この第２樹脂層６Ｐ２を第１樹脂層６Ｐ１上に被着するとともに、これを所定パターンに露光現像することによりスリット状の開口６Ｓが形成される。
【００７８】
最後に、第２樹脂層６Ｐ２を硬化させると、絶縁層４上および帯状配線導体５Ａ上に、接続パッド２２の上面を露出させるスリット状の開口６Ｓを有するとともに、このスリット状の開口６Ｓ内に露出した互いに隣接する接続パッド２２，２２間の間隙を充填するように被着されたソルダーレジスト層が形成される。
【００７９】
以上、本発明に係るいくつかの実施形態を説明したが、本発明は以上の実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において種々の改善や変更が可能である。例えば前記した第１の実施形態では、第２開口Ａ２を第１開口Ａ１と直交する向きに形成したが、導電突起１２の形状に合わせて、任意の向きに第２開口Ａ２を形成してもよい。また、１つの帯状配線導体５Ａには、１つの導電突起１２が形成されているが、複数の第１開口Ａ１および第２開口Ａ２を組み合わせることにより、１つの帯状配線導体５Ａの表面に複数の導電突起１２を形成することもできる。
【００８０】
また、前記した第１の実施形態では、導電突起１２が帯状配線導体５Ａの幅と一致する幅で形成されている場合について説明したが、導電突起１２が帯状配線導体５Ａの幅と一致しない幅で形成されていてもよい。すなわち、導電突起１２が帯状配線導体５Ａの幅よりも狭い幅で形成されていてもよい。
【００８１】
また、配線基板の構成を、例えば図１２に示すような構成にすることもできる。同図に示すように、この配線基板３０は、配線導体５が前記した帯状配線導体５Ａに導電突起１２を有するのに加えて、半導体素子搭載基板Ｅ１の電極端子に半田ボールＢ１を介して半田ボール接続により電気的に接続される接続部３１を有している。また、上面側のソルダーレジスト層６には、各接続部３１の上面を露出させる開口が形成されており、この開口から各接続部３１の上面を露出させるようにして被着されている。この場合には、接続部３１をマスキングした状態で導電突起１２上に金めっき層１１を形成するのが好ましい。
【００８２】
この配線基板３０は、先ず、半導体集積回路素子１０１の電極端子１０１ａと、導電突起１２とを、金バンプ１０１ｂおよび金めっき層１１を介して電気的に接続し、半導体集積回路素子１０１の電極端子１０１ａと帯状配線導体５Ａとを電気的に接続する。そして、半導体集積回路素子１０１と配線基板３０との間の隙間に充填樹脂Ｕ１を充填して、半導体集積回路素子１０１を配線基板３０上に実装する。
【００８３】
さらに、その上に半導体素子搭載基板Ｅ１の電極端子と、接続部３１とを半田ボールＢ１を介して電気的に接続する。これにより、半導体素子搭載基板Ｅ１が配線基板３０上に実装され、配線基板３０上に複数の電子部品が高密度に実装される。なお、半導体素子搭載基板Ｅ１の電極端子と接続部３１との接続は、半田ボールＢ１に代えてワイヤボンド接続を採用することもできる。また、導電突起１２に代えて接続パッド２２を採用しても同様の効果を奏することができる。その他の構成は、前記した実施形態にかかる配線基板１０，２０と同様である。
【００８４】
また、前記した第１，第２の実施形態では、金めっき層１１，２１の形成をいずれも電解金めっきにて行う場合について説明したが、電解金めっきに代えて、無電解金めっきを採用することもできる。
【図面の簡単な説明】
【００８５】
【図１】本発明の第１の実施形態にかかる配線基板を示す概略断面図である。
【図２】図１に示す配線基板を示す平面図である。
【図３】（ａ）〜（ｄ）は、本発明の第１の実施形態にかかる配線基板の製造方法を示す部分拡大工程図である。
【図４】（ｅ）〜（ｈ）は、本発明の第１の実施形態にかかる配線基板の製造方法を示す部分拡大工程図である。
【図５】（ｉ）〜（ｋ）は、本発明の第１の実施形態にかかる配線基板の製造方法を示す部分拡大工程図である。
【図６】本発明の第２の実施形態にかかる配線基板を示す概略断面図である。
【図７】図６に示す配線基板を示す平面図である。
【図８】本発明の第２の実施形態にかかる配線基板の接続パッド近傍を示す部分拡大概略説明図である。
【図９】（ａ）〜（ｄ）は、本発明の第２の実施形態にかかる配線基板の製造方法を示す部分拡大工程図である。
【図１０】（ｅ）〜（ｇ）は、本発明の第２の実施形態にかかる配線基板の製造方法を示す部分拡大工程図である。
【図１１】（ａ），（ｂ）は、本発明の第２の実施形態にかかる配線基板の他の製造方法を示す部分拡大工程図である。
【図１２】本発明の第３の実施形態にかかる配線基板を示す概略断面図である。
【図１３】従来の配線基板を示す概略断面図である。
【図１４】図１３に示す配線基板を示す平面図である。
【符号の説明】
【００８６】
２，５Ｂ  配線導体
３  絶縁基板
４  絶縁層
５  配線導体
５Ａ  帯状配線導体
５ｂ，２２  接続パッド
６  ソルダーレジスト層
７  スルーホール
８  埋め込み樹脂
９  ビアホール
１０，２０  配線基板
１１，２１  金めっき層
１２  導電突起
５１  下地金属層
１０１  半導体集積回路素子
１０１ａ  電極端子
１０１ｂ  金バンプ
１１１  半田ボール
【図１】
2010040936.tif 000003
【図２】
2010040936.tif 000004
【図３】
2010040936.tif 000005
【図４】
2010040936.tif 000006
【図５】
2010040936.tif 000007
【図６】
2010040936.tif 000008
【図７】
2010040936.tif 000009
【図８】
2010040936.tif 000010
【図９】
2010040936.tif 000011
【図１０】
2010040936.tif 000012
【図１１】
2010040936.tif 000013
【図１２】
2010040936.tif 000014
【図１３】
2010040936.tif 000015
【図１４】
2010040936.tif 000016