(57)【要約】【課題】低価格のＦＺウェハをウェハプロセスに用いても支障なく製造可能であって、裏面最表側の高不純物濃度層のうち低不純物濃度のドリフト層との境界側で不純物濃度が急峻な勾配を持ち、低コスト化と高性能を両立できる半導体装置の製造方法の提供。【解決手段】この製造方法は、ＦＺウェハの表面側に素子活性領域及びアノード電極８を形成し、ＦＺウェハの裏面側を所定の厚さまで削り落とした後、ｎ＋カソード層１ｂを、ＦＺウェハ裏面から燐又は砒素イオンの粒子線照射を行い、ＦＺウェハを冷却しながらＦＺウェハ裏面に対し光又はレーザーを照射して形成するものである。【選択図】      図１
2010118674.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型低不純物濃度のドリフト層を形成する第１導電型低不純物濃度の基板を用い、該基板の第１主面側に形成された素子活性領域及びその第１電極と、前記基板の第２主面の最表側に形成された高不純物濃度層及びその第２電極とを備えた半導体装置の製造方法において、
前記基板の前記第１主面側に前記素子活性領域及び前記第１電極を形成し、前記基板の前記第２主面側を所定の厚さまで削り落とした後、前記第２主面から不純物イオンの粒子線照射を行い、前記第１主面を冷却しながら前記第２主面に対し光又はレーザーを照射して前記高不純物濃度層を形成することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１において、前記不純物イオンは、燐又は砒素イオンであることを特徴とする半導体装置の製造方法。
【請求項３】
請求項２において、前記燐又は砒素イオンの照射エネルギーは、１ＭｅＶ以下であることを特徴とする半導体装置の製造方法。
【請求項４】
請求項２又は請求項３において、前記燐又は砒素のドーズ量は、１×１０１３ｃｍ−２以上かつ１×１０１６ｃｍ−２以下であることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置などに使用されるダイオード，ＭＯＳＦＥＴ（電界効果絶縁ゲート型トランジスタ）等のパワー半導体装置に関し、特に、ＦＺ（浮遊ゾーン）ウェハの採用に適した半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
図４に示すエピ型ダイオードは、ｎ＋カソード層１を形成する高濃度ｎ型シリコン基板上にｎ−ドリフト層３として機能する低濃度ｎ型エピタキシャル層を成長させて成るエピウェハを使用して製造される。ｎ−ドリフト層３は、オン状態においてはドリフト電流が流れると共に、ブロッキングモード時（オフ状態）においてはｐ＋アノード層４とのｐｎ接合から空乏層がｎ＋カソード層１へ拡張し耐圧の確保に役立つ。ｎ＋カソード層１は、ブロッキングモード時において空乏層がカソード電極９に達するのを防ぐと共に、カソード電極９との良好なオーミックコンタクトを得る機能を有する。このエピウェハを用いたエピ型ダイオードは、高濃度ｎ型シリコン基板と、その上にエピタキシャル成長させたｎ−ドリフト層３とを有しているため、図４に付記したドーピング濃度の縦方向依存性のグラフに示す様に、ｎ＋カソード層１のうちｎ−ドリフト層３との境界側で不純物濃度が急峻な勾配を持つために、順方向電圧と耐圧との間のトレードオフが良好である。しかしながら、エピウェハは高価であるために、エピ型ダイオードは製造コスト高という難点がある。
【０００３】
他方、図５に示すＤＷ型ダイオードは、ｎ−ドリフト層３として機能する低濃度ｎ型シリコン基板（ＦＺウェハ）の裏面から高濃度の燐を拡散してｎ＋カソード層１ａを形成して成るＤＷウェハを使用して製造される。このＤＷウェハは、エピウェハに比べてエピタキシャル成長工程が不要である分、低価格であるため、ＤＷ型ダイオードの製造コストの低減化が可能であるものの、図５に付記したドーピング濃度の縦方向依存性のグラフに示す様に、ｎ＋カソード層１ａのうちｎ−ドリフト層３との境界側で不純物濃度が緩い勾配を持つために、順方向電圧と耐圧との間のトレードオフが悪化する。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年、ダイオードやＭＯＳＦＥＴ等のパワー半導体装置は高特性を実現しながらも、更なる低コスト化が要請されている。低コスト化のためには、ウェハプロセスに低価格のＦＺウェハを採用する方が有利である。高特性を得るには、ｐ＋アノード層４等の表面活性領域及びそのアノード電極８を形成したＦＺウェハの裏面側を所定の厚さに削った後、裏面から燐又は砒素イオンなどの粒子線を照射（注入）し、アニール処理により不純物を活性化させてｎ＋カソード層を形成する方法が考えられる。イオン打ち込み法により、最大濃度点を深部に設定できるため、ｎ＋カソード層のうちｎ−ドリフト層との境界側で不純物濃度が急峻になるので、エピ型ダイオード並みの高特性が期待できる。
【０００５】
しかしながら、実際、燐又は砒素原子をシリコンウェハ中で十分に活性化させるには、アニール温度を１０００℃以上にする必要があることから、ウェハ表面に低融点（約７００℃）のアルミニウムのアノード電極８を被着する前に上記のアニール処理を完了せねばならない。ところが、アノード電極８の被着前にアニール処理を施すとしても、切削後の薄いウェハを１０００℃以上の高温でアニール処理すると、ウェハ形状が大きく反ってしまうため、その後段工程であるアノード電極８の形成のためのフォトリソグラフィーがもはや不可能になる。このため、ウェハプロセスに低価格のＦＺウェハを使用することが無理であった。このような問題は、上述の様な縦形ダイオードのカソード層に限らず、縦形ＭＯＳＦＥＴのドレイン層やノンパンチスルー型のＩＧＢＴ（伝導度変調型ＭＯＳＦＥＴ）のコレクタ層の様に、裏面最表側のオーミックコンタクト層（高不純物濃度層）一般の形成の際に言える問題でもある。
【０００６】
そこで、上記問題点に鑑み、本発明の課題は、低価格のＦＺウェハをウェハプロセスに用いても支障なく製造可能であって、裏面最表側の高不純物濃度層のうち低不純物濃度のドリフト層との境界側で不純物濃度が急峻な勾配を持ち、低コスト化と高性能を両立できる半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明は、裏面（第２主面）最表側の高不純物濃度層を低温プロセスにより形成し得ることを特徴とする。
【０００８】
本発明の第１の手段は、第１導電型低不純物濃度のドリフト層を形成する第１導電型低不純物濃度の基板を用い、その基板の第１主面側に形成された素子活性領域及びその第１電極と、上記基板の第２主面の最表側に形成された高不純物濃度層及びその第２電極とを備えた半導体装置において、上記高不純物濃度層がｎ型欠陥層として構成されていることを特徴とする。このｎ型欠陥層は単結晶の格子欠陥層であるが、実質的に高濃度ｎ型半導体層として機能するものである。
【０００９】
このような第２主面の最表側のｎ型欠陥層をコンタクト層等たる高濃度ｎ型半導体層として利用する半導体装置の製造方法は、基板の第１主面側に素子活性領域及び第１電極を形成し、基板の第２主面側を所定の厚さまで削り落とした後、第２主面からプロトン照射を行い、アニール処理を施してｎ型欠陥層を形成するものである。ｎ型欠陥層の活性化のためのアニール温度は、アルミニウム等の第１電極層の融点よりも低い温度（７００度以下）で十分であるので、第１主面側の第１電極の被着工程後に支障なく第２主面側のｎ型欠陥層を形成できる。低価格のｎ型低不純物濃度ＦＺウェハを用いることができるので、半導体装置の低コスト化を実現できる。しかも、プロトンのイオン打ち込み法を用いるため、飛程が長く、最大濃度点を深部に設定でき、高不純物濃度層たるｎ型欠陥層のうちｎ型低不純物濃度のドリフト層との境界側で不純物濃度が急峻になるので、エピウェハを用いた半導体装置並みの高特性が得られる。
【００１０】
アニール処理の温度としては３００℃以上かつ５００℃以下が適している。また、プロトン照射の照射エネルギーは１ＭｅＶ以下で良い。
【００１１】
本発明の第２の手段は、第１導電型低不純物濃度のドリフト層を形成する第１導電型低不純物濃度の基板を用い、その基板の第１主面側に形成された素子活性領域及びその第１電極と、上記基板の第２主面の最表側に形成された高不純物濃度層及びその第２電極とを備えた半導体装置において、上記高不純物濃度層が酸素ドナードープ層であることを特徴とする。高不純物濃度層を酸素ドナードープ層とすると、アニール処理の温度をアルミニウム等の第１電極の融点よりも低い温度にすることができるため、第１電極層の被着工程後に支障なく第２主面側の高不純物濃度層を形成できる。
【００１２】
かかる半導体装置の製造方法は、基板の第１主面側に素子活性領域及び第１電極を形成し、基板の第２主面側を所定の厚さまで削り落とした後、高不純物濃度層を、第２主面から酸素イオン照射を行い、アニール処理を施して形成するものである。低価格のｎ型低不純物濃度ＦＺウェハを用いることができるので、半導体装置の低コスト化を実現できる。また酸素イオンのイオン打ち込み法を用いるため、飛程が長く、最大濃度点を深部に設定でき、高不純物濃度層たる酸素ドナードープ層のうちｎ型低不純物濃度のドリフト層との境界側で不純物濃度が急峻になるので、エピウェハを用いた半導体装置並みの高特性が得られる。アニール処理の温度としては３００℃以上かつ５００℃以下が適している。
【００１３】
本発明の第３の手段は、第１導電型低不純物濃度のドリフト層を形成する第１導電型低不純物濃度の基板を用い、その基板の第１主面側に形成された素子活性領域及びその第１電極と、上記基板の第２主面の最表側に形成された高不純物濃度層及びその第２電極とを備えた半導体装置の製造方法において、上記基板の第１主面側に上記素子活性領域及び第１電極層を形成し、上記基板の上記第２主面側を所定の厚さまで削り落とした後、高不純物濃度層を、上記第２主面から不純物イオンの粒子線照射を行い、上記第１主面を冷却しながら上記第２主面に対し光又はレーザーを照射して形成することを特徴とする。
【００１４】
このように、第２主面側の高不純物濃度層の形成のためのアニール処理として、第１電極を有する第１主面側を冷却（冷却ガスの吹き付け、又はヒートシンクなど）しながら第２主面にランプアニール又はレーザーアニールを施すものであるから、基板厚方向に温度勾配を確保しながら、第２主面側のアニール温度をアルミニウムの融点よりも高い温度（７００℃以上）に設定することができ、飛程の短い導入不純物でも十分活性化させることが可能となり、ドナー不純物として例えば燐又は砒素を用いることができる。低価格の低不純物濃度ＦＺウェハを用いることができるので、半導体装置の低コスト化を実現できる。またイオン打ち込み法を用いるため、最大濃度点を深部に設定でき、高不純物濃度層のうちドリフト層との境界側で不純物濃度が急峻になるので、エピウェハを用いた半導体装置並みの高特性が得られる。
【００１５】
燐又は砒素イオンの照射エネルギーは１ＭｅＶ以下で良い。また、燐又は砒素のドーズ量は１×１０１３ｃｍ−２以上かつ１×１０１６ｃｍ−２以下であることが望ましい。
【００１６】
なお、本発明は、ダイオードやＭＯＳＦＥＴに限らず、ｎ−ドリフト層及び第２主面の最表側のｎ型高不純物濃度層（オーミックコンタクト層など）を備えた縦形半導体装置一般に適用できる。また、本発明の第３の手段は、ドナー不純物の粒子線照射に限らず、アクセプター不純物（例えば硼素）の粒子線照射でも良く、ｐ−ドリフト層及び第２主面の最表側のｐ型高不純物濃度層（オーミックコンタクト層など）を備えた縦形半導体装置一般に適用できる。ノンパンチスルー型のＩＧＢＴ（伝導度変調型ＭＯＳＦＥＴ）のコレクタ層の様に、裏面最表側のオーミックコンタクト層（導電型を問わず高不純物濃度層）に適用できる。
【発明の効果】
【００１７】
以上説明したように、本発明は、縦形ダイオードのカソード層、縦型ＭＯＳＦＥＴのドレイン層、ノンパンチスルー型ＩＧＢＴのコレクタ層などの様なオーミックコンタクト層として機能する第２主面最表側の高不純物濃度層を低温プロセスにより形成し得ることに特徴を有するため、次の効果を奏する。
【００１８】
ｎ型欠陥層を高濃度ｎ型半導体層として利用する半導体装置では、第１主面側に素子活性領域及び第１電極を形成した後、第２主面からプロトン照射を行い、アニール処理を施してｎ型欠陥層を形成することができるため、ｎ型欠陥層の活性化のためのアニール温度は、第１電極の融点よりも低い温度で十分であるので、第１電極の被着工程後に支障なく第２主面側のｎ型欠陥層を形成できる。このため、低価格のｎ型低不純物濃度ＦＺウェハをウェハプロセスに用いることができ、半導体装置の低コスト化を実現できる。しかも、高不純物濃度層たるｎ型欠陥層のうちｎ型低不純物濃度のドリフト層との境界側で不純物濃度が急峻になるので、エピウェハを用いた半導体装置並みの高特性が得られる。
【００１９】
酸素ドナードープ層を高濃度ｎ型半導体層として利用する半導体装置では、第１主面側に素子活性領域及び第１電極を形成した後、第２主面から酸素イオン照射を行い、アニール処理を施して酸素ドナードープ層を形成できる。このため、低価格のｎ型低不純物濃度ＦＺウェハを用いることができるので、半導体装置の低コスト化を実現できる。また酸素ドナードープ層のうちｎ型低不純物濃度のドリフト層との境界側で不純物濃度が急峻になるので、エピウェハを用いた半導体装置並みの高特性が得られる。
【００２０】
第１主面側に素子活性領域及び第１電極を形成した後、第２主面から不純物イオンの粒子線照射を行い、第１主面を冷却しながら第２主面に対し光又はレーザーを照射するアニール法により高不純物濃度層を形成する製造方法を採用すると、基板厚方向に温度勾配を確保しながら、第２主面側のアニール温度をアルミニウムの融点よりも高い温度に設定することができ、飛程の短い導入不純物でも十分活性化させることが可能となり、ドナー不純物として例えば燐又は砒素など、アクセプター不純物として硼素などを用いることができる。低価格の低不純物濃度ＦＺウェハを用いることができるので、半導体装置の低コスト化を実現できる。また、高不純物濃度層のうちドリフト層との境界側で不純物濃度が急峻になるので、エピウェハを用いた半導体装置並みの高特性が得られる。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施形態１に係る縦形ダイオードの断面構造を示す一部断面図である。
【図２】本発明の実施形態２に係る縦形ＭＯＳＦＥＴの断面構造を示す一部断面図である。
【図３】本発明の実施形態３に係る縦形ＭＯＳＦＥＴの断面構造を示す一部断面図である。
【図４】従来のエピ型ダイオードの断面構造を示す一部断面図である。
【図５】従来のＤＷ型ダイオードの断面構造を示す一部断面図である。
【発明を実施するための形態】
【００２２】
次に、本発明の各実施形態を添付図面に基づいて説明する。図１は本発明の実施形態１に係る縦形ダイオードの断面構造を示す一部断面図である。本実施形態の縦形ダイオードは１２００Ｖ耐圧ダイオードであって、ｎ−ドリフト層３ｂを形成するｎ型低不純物濃度のＦＺウェハを用いて製造される。ＦＺウェハの表面側には素子活性領域及びアルミニウムのアノード電極８が形成されている。ここで、ダイオードの素子活性領域（核心部）とは、ｐ＋アノード層４とｎ−ドリフト層３ｂとのｐｎ接合を意味する。ＦＺウェハの裏面最表側にはｎ＋カソード層１ｂが形成されており、そのｎ＋カソード層１ｂ上にはアルミニウムのカソード電極９が被着されている。
【００２３】
このように、ｎ型低不純物濃度のＦＺウェハを用いた縦形ダイオードは、そのＦＺウェハの表面側に上記素子活性領域及びアノード電極８を形成し、ＦＺウェハの裏面側を所定の厚さまで削り落とした後、裏面から後述する不純物イオンの粒子線照射を行い、所定のアニール処理を施してｎ＋カソード層１ｂを形成し、しかる後、カソード電極９を被着して製造される。
【実施例１】
【００２４】
実施例１の縦形ダイオードの構造はｎ＋カソード層１ｂがｎ型欠陥層で構成されている。このｎ型欠陥層は単結晶の格子欠陥層であるが、実質的に高濃度ｎ型半導体層として機能するものである。このような裏面最表側のｎ型欠陥層をｎ＋カソード層１ｂとして利用するダイオードの製造方法は、前述した様に、ＦＺウェハの表面側に上記素子活性領域（ｐ＋アノード層４）及びアノード電極８を形成し、ＦＺウェハの裏面側を所定の厚さまで削り落とした後、ＦＺウェハ裏面側からプロトン照射を行い、アニール処理（例えば３００℃〜５００℃）を施してｎ型欠陥層を形成するものである。プロトン照射の照射エネルギーは飛程が長いので１ＭｅＶ以下で良い。ｎ型欠陥層の活性化のためのアニール温度は、アルミニウムのアノード電極８の融点よりも低い温度（７００℃以下）で十分であるので、アノード電極８の被着工程後に支障なくｎ＋カソード層１ｂとしてのｎ型欠陥層を形成できる。勿論、低価格のｎ型低不純物濃度ＦＺウェハを用いるので、ダイオードの低コスト化を実現できる。しかも、ｎ＋カソード層１ｂの形成ではプロトンのイオン打ち込み法を用いるため、飛程が長く、最大濃度点を深部に設定でき、図１に付記したドーピング濃度の縦方向依存性のグラフに示す様に、ｎ＋カソード層１ｂたるｎ型欠陥層のうちｎ−ドリフト層３ｂとの境界側で不純物濃度が急峻になるので、エピウェハを用いたダイオード並みの高特性が得られる。
【実施例２】
【００２５】
実施例２の縦形ダイオードの構造は、ｎ＋カソード層１ｂが酸素ドナードープ層で構成されている。ｎ＋カソード層１ｂを酸素ドナードープ層とすると、アニール処理の温度をアルミニウムのアノード電極８の融点よりも低い温度にすることができるため、アノード電極８の被着工程後に支障なくｎ＋カソード層１ｂを形成できる。
【００２６】
このような裏面最表側の酸素ドナードープ層をｎ＋カソード層１ｂとして利用するダイオードの製造方法は、前述した様に、ＦＺウェハの表面側に上記素子活性領域及びアノード電極８を形成し、ＦＺウェハの裏面側を所定の厚さまで削り落とした後、ＦＺウェハ裏面側から酸素イオンの照射を行い、アニール処理（例えば３００℃〜５００℃）を施して酸素ドナードープ層を形成するものである。酸素イオン照射の照射エネルギーも飛程が長いので１ＭｅＶ以下で良い。酸素ドナードープ層の活性化のためのアニール温度も、アルミニウムのアノード電極８の融点よりも低い温度（７００℃以下）で十分であるので、アノード電極８の被着工程後に支障なくｎ＋カソード層１ｂとしての酸素ドナードープ層を形成できる。また、低価格のｎ型低不純物濃度ＦＺウェハを用いるので、ダイオードの低コスト化を実現できる。しかも、ｎ＋カソード層１ｂの形成では酸素イオンのイオン打ち込み法を用いるため、飛程が長く、最大濃度点を深部に設定でき、図１に付記したドーピング濃度の縦方向依存性のグラフに示す様に、ｎ＋カソード層１ｂたるｎ型欠陥層のうちｎ−ドリフト層３ｂとの境界側で不純物濃度が急峻になるので、エピウェハを用いたダイオード並みの高特性が得られる。
【実施例３】
【００２７】
実施例３の縦形ダイオードは製法上のアニール法に特徴がある。即ち、本例の製造方法は、ＦＺウェハの表面側に上記素子活性領域及びアノード電極８を形成し、ＦＺウェハの裏面側を所定の厚さまで削り落とした後、ｎ＋カソード層１ｂを、ＦＺウェハ裏面から燐又は砒素イオンの粒子線照射を行い、ＦＺウェハを冷却しながらＦＺウェハ裏面に対し光又はレーザーを照射して形成するものである。燐又は砒素イオンの照射エネルギーは１ＭｅＶ以下で良い。また、燐又は砒素のドーズ量は１×１０１３ｃｍ−２〜１×１０１６ｃｍ−２で良い。ＦＺウェハ表面側の冷却法は、冷却ガスの吹き付け、又はヒートシンクなどである。
【００２８】
アニール法がＦＺウェハ表面を冷却しながらの裏面に対する短時間のランプアニール又はレーザーアニールであることから、このアニール中、ＦＺウェハの厚さ方向に温度勾配を確保しながら、裏面のアニール温度をアルミニウムの融点よりも高い温度（７００℃以上）に設定することができ、飛程の短い導入不純物でも十分活性化させることが可能となり、ドナー不純物として例えば燐又は砒素を用いることができる。勿論、低価格の低不純物濃度ＦＺウェハを用いることができるので、ダイオードの低コスト化を実現できる。またイオン打ち込み法を用いるため、最大濃度点を深部に設定でき、図１に付記したドーピング濃度の縦方向依存性のグラフに示す様に、ｎ＋カソード層１ｂのうちｎ−ドリフト層３ｂとの境界側で不純物濃度が急峻になるので、エピウェハを用いたダイオード並みの高特性が得られる。
【００２９】
次に、図２は本発明の実施形態２に係る縦形ＭＯＳＦＥＴの断面構造を示す一部断面図である。
【００３０】
本実施形態の縦形ＭＯＳＦＥＴは６００Ｖ耐圧ＭＯＳＦＥＴであって、ｎ−ドリフト層１３ｂを形成するｎ型低不純物濃度のＦＺウェハを用いて製造される。ＦＺウェハの表面側には素子活性領域（核心部）及びアルミニウムのソース電極１８が形成されている。ここでＭＯＳＦＥＴの素子活性領域は、ｎ−ドリフト層１３ｂの表面側に形成されたウェル状のｐ＋ベース領域１４と、このｐ＋ベース領域１４の表面側に形成されたｎ＋ソース領域１５と、ゲート酸化膜１６を介して形成された多結晶シリコン等のゲート電極１７と、層間絶縁膜を介して形成されたソース電極１８などである。ＦＺウェハの裏面最表側にはｎ＋ドレイン層１１ｂが形成されており、そのｎ＋ドレイン層１１ｂ上にはアルミニウムのドレイン電極１９が被着されている。
【００３１】
このように、ｎ型低不純物濃度のＦＺウェハを用いた縦形ＭＯＳＦＥＴは、そのＦＺウェハの表面側に上記素子活性領域及びソース電極１８を形成し、ＦＺウェハの裏面側を所定の厚さまで削り落とした後、裏面から後述する不純物イオンの粒子線照射を行い、所定のアニール処理を施してｎ＋ドレイン層１１ｂを形成し、しかる後、ドレイン電極１９を被着して製造される。
【実施例４】
【００３２】
実施例４の縦形ＭＯＳＦＥＴの構造は、ｎ＋ドレイン層１１ｂがｎ型欠陥層で構成されている。このｎ型欠陥層は単結晶の格子欠陥層であるが、実質的に高濃度ｎ型半導体層として機能するものである。このような裏面最表側のｎ型欠陥層をｎ＋ドレイン層１ｂとして利用するＭＯＳＦＥＴの製造方法は、前述した様に、ＦＺウェハの表面側に上記素子活性領域及びソース電極１８を形成し、ＦＺウェハの裏面側を所定の厚さまで削り落とした後、ＦＺウェハ裏面側からプロトン照射を行い、アニール処理（例えば３００℃〜５００℃）を施してｎ型欠陥層を形成するものである。プロトン照射の照射エネルギーは飛程が長いので１ＭｅＶ以下で良い。ｎ型欠陥層の活性化のためのアニール温度は、アルミニウムのソース電極１８の融点よりも低い温度（７００℃以下）で十分であるので、ソース電極１８の被着工程後に支障なくｎ＋ドレイン層１１ｂとしてのｎ型欠陥層を形成できる。勿論、低価格のｎ型低不純物濃度ＦＺウェハを用いるので、ＭＯＳＦＥＴの低コスト化を実現できる。しかも、ｎ＋ドレイン層１ｂの形成ではプロトンのイオン打ち込み法を用いるため、飛程が長く、最大濃度点を深部に設定でき、図２に付記したドーピング濃度の縦方向依存性のグラフに示す様に、ｎ＋ドレイン層１１ｂたるｎ型欠陥層のうちｎ−ドリフト層１３ｂとの境界側で不純物濃度が急峻になるので、エピウェハを用いたＭＯＳＦＥＴ並みの高特性が得られる。
【実施例５】
【００３３】
実施例５の縦形ＭＯＳＦＥＴの構造は、ｎ＋ドレイン層１１ｂが酸素ドナードープ層で構成されている。ｎ＋ドレイン層１１ｂを酸素ドナードープ層とすると、アニール処理の温度をアルミニウムのソース電極１８の融点よりも低い温度にすることができるため、ソース電極１８の被着工程後に支障なくｎ＋ドレイン層１ｂを形成できる。
【００３４】
このような裏面最表側の酸素ドナードープ層をｎ＋ドレイン層１１ｂとして利用するＭＯＳＦＥＴの製造方法は、前述した様に、ＦＺウェハの表面側に上記素子活性領域及びソース電極１８を形成し、ＦＺウェハの裏面側を所定の厚さまで削り落とした後、ＦＺウェハ裏面側から酸素イオンの照射を行い、アニール処理（例えば３００℃〜５００℃）を施して酸素ドナードープ層を形成するものである。酸素イオン照射の照射エネルギーも飛程が長いので１ＭｅＶ以下で良い。酸素ドナードープ層の活性化のためのアニール温度も、アルミニウムのソース電極１８の融点よりも低い温度（７００℃以下）で十分であるので、ソース電極１８の被着工程後に支障なくｎ＋ドレイン層１１ｂとしての酸素ドナードープ層を形成できる。また、低価格のｎ型低不純物濃度ＦＺウェハを用いるので、ＭＯＳＦＥＴの低コスト化を実現できる。しかも、ｎ＋ドレイン層１１ｂの形成では酸素イオンのイオン打ち込み法を用いるため、飛程が長く、最大濃度点を深部に設定でき、図２に付記したドーピング濃度の縦方向依存性のグラフに示す様に、ｎ＋ドレイン層１１ｂたるｎ型欠陥層のうちｎ−ドリフト層１３ｂとの境界側で不純物濃度が急峻になるので、エピウェハを用いたＭＯＳＦＥＴ並みの高特性が得られる。
【実施例６】
【００３５】
実施例６の縦形ＭＯＳＦＥＴは製法上のアニール法に特徴がある。即ち、本例の製造方法は、ＦＺウェハの表面側に上記素子活性領域及びソース電極１８を形成し、ＦＺウェハの裏面側を所定の厚さまで削り落とした後、ｎ＋ドレイン層１１ｂを、ＦＺウェハ裏面から燐又は砒素イオンの粒子線照射を行い、ＦＺウェハを冷却しながらＦＺウェハ裏面に対し光又はレーザーを照射して形成するものである。燐又は砒素イオンの照射エネルギーは１ＭｅＶ以下で良い。また、燐又は砒素のドーズ量は１×１０１３ｃｍ−２〜１×１０１６ｃｍ−２で良い。ＦＺウェハ表面側の冷却法は、冷却ガスの吹き付け、又はヒートシンクなどである。
【００３６】
アニール法がＦＺウェハ表面を冷却しながらの裏面に対する短時間のランプアニール又はレーザーアニールであることから、ＦＺウェハの厚さ方向に温度勾配を確保しながら、裏面のアニール温度をアルミニウムの融点よりも高い温度（７００℃以上）に設定することができ、飛程の短い導入不純物でも十分活性化させることが可能となり、ドナー不純物として例えば燐又は砒素を用いることができる。勿論、低価格の低不純物濃度ＦＺウェハを用いることができるので、ＭＯＳＦＥＴの低コスト化を実現できる。またイオン打ち込み法を用いるため、最大濃度点を深部に設定でき、図２に付記したドーピング濃度の縦方向依存性のグラフに示す様に、ｎ＋ドレイン層１１ｂのうちｎ−ドリフト層３ｂとの境界側で不純物濃度が急峻になるので、エピウェハを用いたＭＯＳＦＥＴ並みの高特性が得られる。
【００３７】
図３は本発明の実施形態３に係るトレンチゲート構造の縦形ＭＯＳＦＥＴの断面構造を示す一部断面図である。
【００３８】
本実施形態のトレンチゲート構造の縦形ＭＯＳＦＥＴも、ｎ−ドリフト層１３ｂを形成するｎ型低不純物濃度のＦＺウェハを用いて製造される。実施形態２に係る縦形ＭＯＳＦＥＴと異なる点は、素子活性領域（核心部）にある。その素子活性領域はトレンチゲート構造であって、ｎ−ドリフト層１３ｂの表面側に形成されたｐ＋ベース領域２４と、このｐ＋ベース領域２４の表面側に形成されたｎ＋ソース領域２５と、ｐ＋ベース領域２４の深さ以上に掘り込まれたトレンチ内にゲート酸化膜２６を介して埋め込まれた多結晶シリコン等のゲート電極２７と、層間絶縁膜を介して形成されたソース電極２８などである。ＦＺウェハの裏面最表側にはｎ＋ドレイン層１１ｂが形成されており、そのｎ＋ドレイン層１１ｂ上にはアルミニウムのドレイン電極１９が被着されている。
【００３９】
かかるトレンチゲート構造の縦形ＭＯＳＦＥＴも、実施形態１又は実施形態２と同様の製造方法を採用し、同様の作用効果を発揮するものであるが、素子活性領域のトレンチゲート構造であることにより、より一層のオン抵抗の低減が可能である。
【符号の説明】
【００４０】
１ａ，１ｂ…ｎ＋カソード層
３，３ｂ，１３ｂ…ｎ−ドリフト層
４…ｐ＋アノード層
８…アノード電極
９…カソード電極
１１ｂ…ｎ＋ドレイン層
１４，２４…ｐ＋ベース領域
１５，２５…ｎ＋ソース領域
１６，２６…ゲート酸化膜
１７，２７…ゲート電極
１８，２８…ソース電極
１９，２９…ドレイン電極
【図１】
2010118674.tif 000003
【図２】
2010118674.tif 000004
【図３】
2010118674.tif 000005
【図４】
2010118674.tif 000006
【図５】
2010118674.tif 000007