(57)【要約】【課題】複数の半導体メモリチップと半導体キャッシュメモリチップとを具える半導体記憶装置において、その小型化を図るとともに、動作速度及び放熱特性を向上させる。【解決手段】配線基板の第１の主面上に、複数の半導体メモリチップを積層するとともに、前記複数の半導体メモリチップ上にインターポーザチップを積層し、さらに前記インターポーザチップ上に半導体コントローラチップを積層する。前記複数の半導体メモリチップは、それぞれ前記配線基板の内部接続用端子と配線を介して互いに独立に電気的に接続されてなり、前記インタポーザチップを介して前記配線基板の他の内部接続用端子と電気的に接続されてなる前記半導体コントローラチップによって、互いに独立に制御される。【選択図】図１
2010010407.tif 000002
【特許請求の範囲】
【請求項１】
第１の内部接続用端子、第２の内部接続用端子及び第３の内部接続用端子が形成されてなる第１の主面、並びに外部接続用端子が形成されてなる第２の主面を有する配線基板と、
前記配線基板の前記第１の主面上に積層されるとともに、それぞれが上面の少なくとも一外縁部に沿って配列された第１の電極パッドを有し、この第１の電極パッドと前記第１の内部接続用端子とが第１の配線によって電気的に接続されてなる複数の半導体メモリチップと、
前記複数の半導体メモリチップ上に形成されるとともに、上面の少なくとも一外縁部に沿って配列された第２の電極パッド及び前記上面の内側において配列されてなる第３の電極パッドを有し、前記第２の電極パッドと前記第２の内部接続用端子とが第２の配線によって電気的に接続されてなるインターポーザチップと、
前記インターポーザチップ上に形成されるとともに、上面の少なくとも一外縁部に沿って配列された第４の電極パッドを有し、少なくとも前記第４の電極パッドと前記第３の電極パッドとが第３の配線によって電気的に接続されてなる半導体コントローラチップと、
前記配線基板の前記第１の主面上に形成されるとともに、上面に形成された第５の電極パッドを有し、この第５の電極パッドと前記第３の内部接続用端子が第４の配線によって電気的に接続されてなる半導体キャッシュメモリチップと、
を具えることを特徴とする、半導体記憶装置。
【請求項２】
第１の内部接続用端子及び第２の内部接続用端子が形成されてなる第１の主面、並びに外部接続用端子が形成されてなる第２の主面を有する配線基板と、
前記配線基板の前記第１の主面上に積層されるとともに、それぞれが上面の少なくとも一外縁部に沿って配列された第１の電極パッドを有し、この第１の電極パッドと前記第１の内部接続用端子とが第１の配線によって電気的に接続されてなる複数の半導体メモリチップと、
前記複数の半導体メモリチップ上に形成されるとともに、上面の少なくとも一外縁部に沿って配列された第２の電極パッド並びに前記上面の内側において配列されてなる第３の電極パッド及び第４の電極パッドを有し、前記第２の電極パッドと前記第２の内部接続用端子とが第２の配線によって電気的に接続されてなるインターポーザチップと、
前記インターポーザチップ上に形成されるとともに、上面の少なくとも一外縁部に沿って配列された第５の電極パッドを有し、少なくとも前記第５の電極パッドと前記第３の電極パッドとが第３の配線によって電気的に接続されてなる半導体コントローラチップと、
前記インターポーザチップ上に形成されるとともに、上面に形成された第６の電極パッドを有し、少なくとも前記第６の電極パッドと前記第４の電極パッドとが第４の配線によって電気的に接続されてなる半導体キャッシュメモリチップと、
を具えることを特徴とする、半導体記憶装置。
【請求項３】
第１の内部接続用端子及び第２の内部接続用端子が形成されてなる第１の主面、並びに外部接続用端子が形成されてなる第２の主面を有する配線基板と、
前記配線基板の前記第１の主面上に積層されるとともに、それぞれが上面の少なくとも一外縁部に沿って配列された第１の電極パッドを有し、この第１の電極パッドと前記第１の内部接続用端子とが第１の配線によって電気的に接続されてなる複数の半導体メモリチップと、
前記複数の半導体メモリチップ上に形成されるとともに、上面の少なくとも一外縁部に沿って配列された第２の電極パッド及び前記上面の内側において配列されてなる第３の電極パッドを有し、前記第２の電極パッドと前記第２の内部接続用端子とが第２の配線によって電気的に接続されてなるインターポーザチップと、
前記インターポーザチップ上に形成されるとともに、上面の少なくとも一外縁部に沿って配列された第４の電極パッド及び第５の電極パッドを有し、少なくとも前記第４の電極パッドと前記第３の電極パッドとが第３の配線によって電気的に接続されてなる半導体コントローラチップと、
前記インターポーザチップ上に形成されるとともに、上面に形成された第６の電極パッドを有し、少なくとも前記第６の電極パッドと前記第５の電極パッドとが第４の配線によって電気的に接続されてなる半導体キャッシュメモリチップと、
を具えることを特徴とする、半導体記憶装置。
【請求項４】
第１の内部接続用端子、第２の内部接続用端子及び第３の内部接続用端子が形成されてなる第１の主面、並びに外部接続用端子が形成されてなる第２の主面を有する配線基板と、
前記配線基板の前記第１の主面上に積層されるとともに、それぞれが上面の少なくとも一外縁部に沿って配列された第１の電極パッドを有し、この第１の電極パッドと前記第１の内部接続用端子とが第１の配線によって電気的に接続されてなり、最上層に位置する半導体メモリチップ上には、再配線層が形成されるとともに、少なくとも一外縁部に沿って配列された第２の電極パッド及び内側において配列されてなる第３の電極パッドが形成され、前記第２の電極パッドと前記第２の内部接続用端子とが第２の配線によって電気的に接続され、前記最上層に位置する半導体メモリチップがインターポーザチップとして機能するように構成された複数の半導体メモリチップと、
前記複数の半導体メモリチップ上に形成されるとともに、上面の少なくとも一外縁部に沿って配列された第４の電極パッドを有し、少なくとも前記第４の電極パッドと前記第３の電極パッドとが第３の配線によって電気的に接続されてなる半導体コントローラチップと、
前記配線基板の前記第１の主面上に形成されるとともに、上面に形成された第５の電極パッドを有し、この第５の電極パッドと前記第３の内部接続用端子が第４の配線によって電気的に接続されてなる半導体キャッシュメモリチップと、
を具えることを特徴とする、半導体記憶装置。
【請求項５】
前記外部接続用端子は、放熱用のダミー端子を含むことを特徴とする、請求項１〜４のいずれか一に記載の半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体記憶装置に関する。
【背景技術】
【０００２】
従来のワークステーションやパーソナルコンピュータ等の情報処理装置の多くは、記憶装置として磁気ディスク装置を用いていた。磁気ディスク装置は、記録の信頼性が高い、ビット単価が安いなどの利点がある反面、装置のサイズが大きい、物理的な衝撃に弱いなどの欠点を持つ。
【０００３】
磁気ディスク装置は、磁気ヘッドをディスク表面に走らせることによって、データを回転ディスク上に磁気的に書き込む、あるいはそれらを読み出すという動作原理である。この回転ディスクや磁気ヘッドといった機械的な可動部分は、装置に物理的な衝撃が与えられることによって当然誤動作や故障が発生する恐れがある。またそのような機械的可動部を必要とする事が、装置全体のサイズを小さくする障害となっている。
【０００４】
このため、磁気ディスク装置は、机上に固定して使用するデスクトップタイプのコンピュータで用いるにはあまり支障とならないが、持ち運び可能で小型なラップトップコンピュータやノートブックコンピュータにおいては、これらの欠点は大きな問題となる。
【０００５】
かかる観点より、近年では、装置のサイズが小さく物理的な衝撃にも強い半導体記憶装置に注目が集まっている。特にNAND型フラッシュメモリのような大容量メモリが開発された昨今においては、上記半導体記憶装置に対する、上記磁気ディスク装置の代替としての期待がますます高くなっている。
【０００６】
上述のような半導体記憶装置は、配線基板上に、複数の半導体メモリチップが並列に配列されるとともに、前記複数の半導体メモリチップに対するコントローラチップも前記配線基板の同一面上に並列に配列されてなる。また、前記半導体メモリチップに加えて、書き込みデータを一時的に記憶させておくバッファメモリとしての高速のキャッシュメモリも適宜同一面上に配置される（特許文献１）。
【特許文献１】特開平７−７８０５６号
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、複数の半導体メモリチップと半導体キャッシュメモリチップとを具える半導体記憶装置において、その小型化を図るとともに、動作速度及び放熱特性を向上させることを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決すべく、本発明の一態様は、第１の内部接続用端子、第２の内部接続用端子及び第３の内部接続用端子が形成されてなる第１の主面、並びに外部接続用端子が形成されてなる第２の主面を有する配線基板と、前記配線基板の前記第１の主面上に積層されるとともに、それぞれが上面の少なくとも一外縁部に沿って配列された第１の電極パッドを有し、この第１の電極パッドと前記第１の内部接続用端子とが第１の配線によって電気的に接続されてなる複数の半導体メモリチップと、前記複数の半導体メモリチップ上に形成されるとともに、上面の少なくとも一外縁部に沿って配列された第２の電極パッド及び前記上面の内側において配列されてなる第３の電極パッドを有し、前記第２の電極パッドと前記第２の内部接続用端子とが第２の配線によって電気的に接続されてなるインターポーザチップと、前記インターポーザチップ上に形成されるとともに、上面の少なくとも一外縁部に沿って配列された第４の電極パッドを有し、少なくとも前記第４の電極パッドと前記第３の電極パッドとが第３の配線によって電気的に接続されてなる半導体コントローラチップと、前記配線基板の前記第１の主面上に形成されるとともに、上面に形成された第５の電極パッドを有し、この第５の電極パッドと前記第３の内部接続用端子が第４の配線によって電気的に接続されてなる半導体キャッシュメモリチップと、を具えることを特徴とする、半導体記憶装置に関する。
【０００９】
また、本発明の一態様は、第１の内部接続用端子及び第２の内部接続用端子が形成されてなる第１の主面、並びに外部接続用端子が形成されてなる第２の主面を有する配線基板と、前記配線基板の前記第１の主面上に積層されるとともに、それぞれが上面の少なくとも一外縁部に沿って配列された第１の電極パッドを有し、この第１の電極パッドと前記第１の内部接続用端子とが第１の配線によって電気的に接続されてなる複数の半導体メモリチップと、前記複数の半導体メモリチップ上に形成されるとともに、上面の少なくとも一外縁部に沿って配列された第２の電極パッド並びに前記上面の内側において配列されてなる第３の電極パッド及び第４の電極パッドを有し、前記第２の電極パッドと前記第２の内部接続用端子とが第２の配線によって電気的に接続されてなるインターポーザチップと、前記インターポーザチップ上に形成されるとともに、上面の少なくとも一外縁部に沿って配列された第５の電極パッドを有し、少なくとも前記第５の電極パッドと前記第３の電極パッドとが第３の配線によって電気的に接続されてなる半導体コントローラチップと、前記インターポーザチップ上に形成されるとともに、上面に形成された第６の電極パッドを有し、少なくとも前記第６の電極パッドと前記第４の電極パッドとが第４の配線によって電気的に接続されてなる半導体キャッシュメモリチップと、を具えることを特徴とする、半導体記憶装置に関する。
【００１０】
さらに、本発明の一態様は、第１の内部接続用端子及び第２の内部接続用端子が形成されてなる第１の主面、並びに外部接続用端子が形成されてなる第２の主面を有する配線基板と、前記配線基板の前記第１の主面上に積層されるとともに、それぞれが上面の少なくとも一外縁部に沿って配列された第１の電極パッドを有し、この第１の電極パッドと前記第１の内部接続用端子とが第１の配線によって電気的に接続されてなる複数の半導体メモリチップと、前記複数の半導体メモリチップ上に形成されるとともに、上面の少なくとも一外縁部に沿って配列された第２の電極パッド及び前記上面の内側において配列されてなる第３の電極パッドを有し、前記第２の電極パッドと前記第２の内部接続用端子とが第２の配線によって電気的に接続されてなるインターポーザチップと、前記インターポーザチップ上に形成されるとともに、上面の少なくとも一外縁部に沿って配列された第４の電極パッド及び第５の電極パッドを有し、少なくとも前記第４の電極パッドと前記第３の電極パッドとが第３の配線によって電気的に接続されてなる半導体コントローラチップと、前記インターポーザチップ上に形成されるとともに、上面に形成された第６の電極パッドを有し、少なくとも前記第６の電極パッドと前記第５の電極パッドとが第４の配線によって電気的に接続されてなる半導体キャッシュメモリチップと、を具えることを特徴とする、半導体記憶装置に関する。
【００１１】
また、本発明の一態様は、第１の内部接続用端子、第２の内部接続用端子及び第３の内部接続用端子が形成されてなる第１の主面、並びに外部接続用端子が形成されてなる第２の主面を有する配線基板と、前記配線基板の前記第１の主面上に積層されるとともに、それぞれが上面の少なくとも一外縁部に沿って配列された第１の電極パッドを有し、この第１の電極パッドと前記第１の内部接続用端子とが第１の配線によって電気的に接続されてなり、最上層に位置する半導体メモリチップ上には、再配線層が形成されるとともに、少なくとも一外縁部に沿って配列された第２の電極パッド及び内側において配列されてなる第３の電極パッドが形成され、前記第２の電極パッドと前記第２の内部接続用端子とが第２の配線によって電気的に接続され、前記最上層に位置する半導体メモリチップがインターポーザチップとして機能するように構成された複数の半導体メモリチップと、前記複数の半導体メモリチップ上に形成されるとともに、上面の少なくとも一外縁部に沿って配列された第４の電極パッドを有し、少なくとも前記第４の電極パッドと前記第３の電極パッドとが第３の配線によって電気的に接続されてなる半導体コントローラチップと、前記配線基板の前記第１の主面上に形成されるとともに、上面に形成された第５の電極パッドを有し、この第５の電極パッドと前記第３の内部接続用端子が第４の配線によって電気的に接続されてなる半導体キャッシュメモリチップと、を具えることを特徴とする、半導体記憶装置に関する。
【発明の効果】
【００１２】
上記態様によれば、複数の半導体メモリチップと半導体キャッシュメモリチップとを具える半導体記憶装置において、その小型化を図るとともに、動作速度及び放熱特性を向上させることができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明のその他の特徴及び利点について発明を実施するための最良の形態に基づいて説明する。
【００１４】
（第１の実施形態）
図１は、本発明の第１の実施形態における半導体記憶装置の平面図であり、図２は、図１に示す半導体記憶装置のＡ−Ａ線に沿って切った場合の断面図である。
【００１５】
図１及び２に示すように、半導体記憶装置１０は配線基板１１を有している。この配線基板１１は、ガラスエポキシ樹脂やＢＴ樹脂（ビスマレイミド・トリアジン樹脂）等から構成され、内部に図示しない配線層が形成されている。一方、配線基板１１の第１の主面１１Ａには、第１の内部接続用端子１１１、第２の内部接続用端子１１２及び第３の内部接続用端子１１３が形成されており、配線基板１１の第２の主面１１ＢにはＢＧＡ型の外部接続用端子１１５が形成されている。なお、本態様では、上述した第１の内部接続用端子１１１、第２の内部接続用端子１１２及び第３の内部接続用端子１１３に加えて、第４の内部接続用端子１１４が付加的に形成されている。
【００１６】
第１の内部接続用端子１１１、第２の内部接続用端子１１２、第３の内部接続用端子１１３及び第４の内部接続用端子１１４と、外部接続用端子１１５とが、前記配線層によって電気的に接続され、外部回路からの駆動電圧等が外部接続用端子１１５に供給されるとともに、前記配線層を介して第１の内部接続用端子１１１、第２の内部接続用端子１１２、第３の内部接続用端子１１３及び第４の内部接続用端子１１４に供給され、以下に説明する配線基板１１上に積層してなる半導体メモリチップ等を駆動できるようになっている。
【００１７】
また、前記半導体メモリチップ等に記憶されたデータ等は、第１の内部接続用端子１１１、第２の内部接続用端子１１２、第３の内部接続用端子１１３及び第４の内部接続用端子１１４に供給されるとともに、前記配線層を介して外部接続用端子１１５に供給され、後に外部回路等に供給され、所定のデータ処理がなされる。
【００１８】
さらに、第１の内部接続用端子１１１、第２の内部接続用端子１１２、第３の内部接続用端子１１３及び第４の内部接続用端子１１４も上記配線層によって互いに電気的に接続されており、以下に示す半導体コントローラチップからの制御信号等によって半導体メモリチップが制御されるようになっている。
【００１９】
配線基板１１の第１の主面１１Ａ上には、第１の半導体メモリチップ２１、第２の半導体メモリチップ２２、第３の半導体メモリチップ２３及び第４の半導体メモリチップ２４が、下方に位置する半導体メモリチップに対して同一の外縁部（図１における上外縁部）が露出するようにして順次に積層されている。また、第４の半導体メモリチップ２４上には、インターポーザチップ２５が、第４の半導体メモリチップ２４の、下方に位置する半導体メモリチップと同一の外縁部（図１における上外縁部）が露出するようにして積層されている。
【００２０】
半導体メモリチップ２１〜２４は、本態様の半導体記憶装置１０における主メモリとして機能するものであって、ＮＡＮＤ型フラッシュメモリやＮＯＲ型フラッシュメモリ等の大容量半導体メモリチップから構成する。
【００２１】
また、インターポーチップ２５上には、その右下外縁部に沿って半導体コントローラチップ２６が積層されている。さらに、配線基板１１の第１の主面１１Ａ上には、積層された半導体メモリチップ２１〜２４と近接するようにして、半導体キャッシュメモリチップ３１が搭載されている。この半導体キャッシュメモリチップ３１は、半導体記憶装置１０に記憶すべきデータを一時的に格納しておくためのものであり、例えば比較的容量の小さいＤＲＡＭやＳＤＲＡＭ等から構成することができる。
【００２２】
図１及び２に示すように、各半導体メモリチップ２１〜２４の露出した外縁部の上面には、それぞれ電極パッド２１１，２２１，２３１、及び２４１が形成されている。なお、電極パッド２１１，２２１，２３１、及び２４１は第１の電極パッドを構成する。
【００２３】
また、インターポーザチップ２５の上面には、その外縁部に沿って第２の電極パッド２５１が形成されるとともに、その内側には第３の電極パッド２５２が半導体コントローラチップ２６の外縁部に沿って形成されている。第２の電極パッド２５１と第３の電極パッド２５２とは、インタポーザチップ２５内に形成された図示しない配線層を介して電気的に接続されている。
【００２４】
さらに、半導体コントローラチップ２６の上面には、その上外縁部及び左外縁部に沿って電極パッド２６１が形成されているとともに、右外縁部及び下外縁部に沿って電極パッド２６２が形成されている。電極パッド２６１及び２６２は、第４の電極パッドを構成する。
【００２５】
また、半導体キャッシュメモリ３１の上面には、第５の電極パッド３１１が形成されている。
【００２６】
なお、特に図示しないが、各半導体メモリチップ２１〜２４の上面、半導体インターポーザチップ２５の上面及び半導体キャッシュメモリチップ３１の上面には、ポリイミド等からなる絶縁層が形成されており、上述した電極パッドは前記絶縁層から露出するようにして形成されている。
【００２７】
各半導体メモリチップ２１〜２４の第１の電極パッド２１１〜２４１は、それぞれ配線基板１１の第１の主面１１Ａ上に形成された第１の内部接続用端子１１１と、配線４１１、４１２、４１３及び４１４によって互いに独立かつ電気的に接続されている。配線４１１、４１２、４１３及び４１４は、第１の配線４１を構成する。また、インタポーザチップ２５の第２の電極パッド２５１は、配線基板１１の第１の主面１１Ａ上に形成された第２の内部接続用端子１１２と第２の配線４２を介して電気的に接続されている。
【００２８】
また、半導体コントローラチップ２６の電極パッド２６１は、インタポーザチップ２５の第３の電極パッド２５２と配線４３１を介して電気的に接続されている。さらに、半導体コントローラチップ２６の電極パッド２６２は、配線基板１１の第１の主面１１Ａ上に形成された第４の内部接続用端子１１４と配線４３２を介して電気的に接続されている。なお、配線４３１及び４３２は第３の配線４３を構成する。
【００２９】
さらに、半導体キャッシュメモリ３１の電極パッド３１１は、配線基板１１の第１の主面１１Ａ上に形成された第３の内部接続用端子１１３と第４の配線４４によって電気的に接続されている。
【００３０】
本態様の半導体記憶装置１０においては、各半導体メモリチップ２１〜２４を積層して配置するとともに、これら半導体メモリチップに対する半導体コントローラチップ２６を、インタポーザチップ２５を介して半導体メモリチップ２１〜２４の上方に配置するようにしている。したがって、複数の半導体メモリチップ及び半導体コントローラチップを配線基板上に並列に形成する場合や、半導体メモリチップ及び半導体コントローラを別パッケージとする場合等に比較して、実装面積を縮小することができるので、半導体記憶装置１０の小型化を図ることができる。
【００３１】
この場合、特に図１に示すように、半導体コントローラチップ２６の内側部分と配線基板１１との電気的接続は、インターポーザチップ２５を介して実施している（電極パッド２６１及び２５２間を第３の配線４３１で電気的に接続している）ので、前記電気的接続に要する配線の長さを、半導体コントローラチップ２６を配線基板１１と直接接続する場合に比較して短くすることができる。したがって、配線が長くなることによる配線同士の接触による電気的短絡や、配線と半導体メモリチップとの電気的接触による前記半導体メモリチップの電気的短絡等を防止することができ、半導体記憶装置１０の動作不良を防止することができる。
【００３２】
また、本態様の半導体記憶装置１０においては、各半導体メモリチップ２１〜２４が、それぞれ配線４１１〜４１４を介して配線基板１１の第１の内部接続用端子１１１に電気的に接続されている。また、半導体コントローラチップ２６が配線４３１を介してインタポーザチップ２５の電極パッド２５２に電気的に接続されており、インターポーザチップ２５の電極パッド２５１は配線基板１１の第１の主面１１Ａ上に形成された第２の内部接続用端子１１２に配線４２を介して電気的に接続されている。さらに、半導体コントローラチップ２６の電極パッド２６２が配線４３２を介して配線基板１１の第１の主面１１Ａ上に形成された第４の内部接続用端子１１４に配線４３２を介して電気的に接続されている。
【００３３】
したがって、半導体コントローラチップ２６から各半導体メモリチップ２１〜２４に対して独立に制御信号を送信することができ、各半導体メモリチップ２１〜２４を独立に制御することが可能となる。したがって、半導体メモリチップ２１〜２４の動作速度、すなわち半導体記憶装置１０の動作速度を向上させることができる。
【００３４】
また、各半導体メモリチップ２１〜２４で生成した熱は、第１の配線４１（配線４１１，４１２，４１３，４１４）を介して配線基板１１に放熱することができるので、各半導体メモリチップ２１〜２４における発熱を抑制することができるようになる。さらに、半導体コントローラチップ２６で生成した熱も、インターポーザチップ２５で遮断されるようになるので、下方に位置する各半導体メモリチップ２１〜２４が半導体コントローラチップ２６における発熱によって悪影響を受けることがない。したがって、半導体メモリチップ２１〜２４、すなわち半導体記憶装置１０の発熱に起因した誤動作を防止することができる。
【００３５】
なお、インターポーザチップ２５は、シリコン等の半導体基材、あるいはガラスエポキシ樹脂、ポリイミド樹脂等の樹脂基材を用いて製造することができる。
【００３６】
（第２の実施形態）
図３は、本発明の第２の実施形態における半導体記憶装置の平面図であり、図４は、図１に示す半導体記憶装置のＡ−Ａ線に沿って切った場合の断面図である。なお、第１の実施形態と同一あるいは類似の構成要素に関しては、同一の参照数字を用いている。
【００３７】
図３及び４に示すように、半導体記憶装置１０はガラスエポキシ樹脂やＢＴ樹脂（ビスマレイミド・トリアジン樹脂）等からなる配線基板１１を有している。配線基板１１の第１の主面１１Ａには、第１の内部接続用端子１１１及び第２の内部接続用端子１１２が形成されており、配線基板１１の第２の主面１１Ｂには外部接続用端子１１５が形成されている。
【００３８】
なお、第１の内部接続用端子１１１及び第２の内部接続用端子１１２、並びに外部接続用端子１１５との電気的な接続に関しては、上記第１の実施形態と同様である。
【００３９】
配線基板１１の第１の主面１１Ａ上には、第１の半導体メモリチップ２１、第２の半導体メモリチップ２２、第３の半導体メモリチップ２３及び第４の半導体メモリチップ２４が、下方に位置する半導体メモリチップに対して外縁部（図１における上外縁部又は下外縁部）が露出するようにして順次交互に積層されている。したがって、第１の半導体メモリチップ２１及び第３の半導体メモリチップ２３に関しては下外縁部が露出し、第２の半導体メモリチップ２２は上外縁部が露出している。
【００４０】
本態様でも、半導体メモリチップ２１〜２４は、本態様の半導体記憶装置１０における主メモリとして機能するものであって、ＮＡＮＤ型フラッシュメモリやＮＯＲ型フラッシュメモリ等の大容量半導体メモリチップから構成する。
【００４１】
第４の半導体メモリチップ２４上には、インターポーザチップ２５が、第４の半導体メモリチップ２４の、下方に位置する半導体メモリチップと同一の外縁部（図１における上外縁部）が露出するようにして積層されている。
【００４２】
インターポーチップ２５上には、半導体コントローラチップ２６が積層されているとともに、半導体コントローラチップ２６と隣接するようにして半導体キャッシュメモリ３１が積層されている。
【００４３】
図３及び４に示すように、各半導体メモリチップ２１〜２４の露出した外縁部の上面には、それぞれ電極パッド２１１，２２１，２３１、及び２４１が形成されている。なお、電極パッド２１１，２２１，２３１、及び２４１は第１の電極パッドを構成する。
【００４４】
また、インターポーザチップ２５の上面には、その外縁部に沿って第２の電極パッド２５１が形成されるとともに、その内側には第３の電極パッド２５２が半導体コントローラチップ２６の外縁部に沿って形成されている。また、半導体キャッシュメモリ３１の外縁部に沿って第４の電極パッド２５３が形成されている。
【００４５】
さらに、半導体コントローラチップ２６の上面には、その外縁部に沿って第５の電極パッド２６１が形成されている。また、半導体キャッシュメモリ３１の上面には、第６の電極パッド３１１が形成されている。
【００４６】
各半導体メモリチップ２１〜２４の第１の電極パッド２１１〜２４１は、それぞれ配線基板１１の第１の主面１１Ａ上に形成された第１の内部接続用端子１１１と、配線４１１、４１２、４１３及び４１４によって互いに独立かつ電気的に接続されている。また、インタポーザチップ２５の第２の電極パッド２５１は、配線基板１１の第１の主面１１Ａ上に形成された第２の内部接続用端子１１２と第２の配線４２を介して電気的に接続されている。
【００４７】
また、半導体コントローラチップ２６の電極パッド２６１は、インタポーザチップ２５の第３の電極パッド２５２と第３の配線４３を介して電気的に接続されている。さらに、半導体キャッシュメモリ３１の第６の電極パッド３１１は、インタポーザチップ２５の第４の電極パッド２５３と、第４の配線４４を介して電気的に接続されている。
【００４８】
本態様の半導体記憶装置１０においても、各半導体メモリチップ２１〜２４を積層して配置するとともに、これら半導体メモリチップに対する半導体コントローラチップ２６及び半導体キャッシュメモリ３１を、インタポーザチップ２５を介して半導体メモリチップ２１〜２４の上方に配置するようにしている。したがって、従来のように、複数の半導体メモリチップ、半導体コントローラチップ及び半導体キャッシュメモリを配線基板上に並列に形成する場合や、半導体メモリチップ及び半導体コントローラ等を別パッケージとする場合等に比較して、実装面積を縮小することができるので、半導体記憶装置１０の小型化を図ることができる。
【００４９】
この場合、特に図３に示すように、半導体コントローラチップ２６と配線基板１１との電気的接続、及び半導体キャッシュメモリ３１と配線基板１１との電気的接続は、インターポーザチップ２５を介して実施している（電極パッド２６１及び２５２間を第３の配線４３１で電気的に接続している）ので、前記電気的接続に要する配線の長さを、半導体コントローラチップ２６及び半導体キャッシュメモリ３１を配線基板１１と直接接続する場合に比較して短くすることができる。したがって、配線が長くなることによる配線同士の接触による電気的短絡や、配線と半導体メモリチップとの電気的接触による前記半導体メモリチップの電気的短絡等を防止することができ、半導体記憶装置１０の動作不良を防止することができる。
【００５０】
また、本態様の半導体記憶装置１０においては、各半導体メモリチップ２１〜２４が、それぞれ配線４１１〜４１４を介して配線基板１１の第１の内部接続用端子１１１に電気的に接続されている。また、半導体コントローラチップ２６が配線４３を介してインタポーザチップ２５の電極パッド２５２に電気的に接続されており、インターポーザチップ２５の電極パッド２５１は配線基板１１の第１の主面１１Ａ上に形成された第２の内部接続用端子１１２に配線４２を介して電気的に接続されている。
【００５１】
したがって、半導体コントローラチップ２６から各半導体メモリチップ２１〜２４に対して独立に制御信号を送信することができ、各半導体メモリチップ２１〜２４を独立に制御することが可能となる。したがって、半導体メモリチップ２１〜２４の動作速度、すなわち半導体記憶装置１０の動作速度を向上させることができる。
【００５２】
また、各半導体メモリチップ２１〜２４で生成した熱は、第１の配線４１（配線４１１，４１２，４１３，４１４）を介して配線基板１１に放熱することができるので、各半導体メモリチップ２１〜２４における発熱を抑制することができるようになる。さらに、半導体コントローラチップ２６で生成した熱も、インターポーザチップ２５で遮断されるようになるので、下方に位置する各半導体メモリチップ２１〜２４が半導体コントローラチップ２６における発熱によって悪影響を受けることがない。したがって、半導体メモリチップ２１〜２４、すなわち半導体記憶装置１０の発熱に起因した誤動作を防止することができる。
【００５３】
（第３の実施形態）
図５は、本発明の第２の実施形態における半導体記憶装置の平面図であり、図６は、図５に示す半導体記憶装置のＡ−Ａ線に沿って切った場合の断面図である。なお、第１の実施形態と同一あるいは類似の構成要素に関しては、同一の参照数字を用いている。
【００５４】
図５及び６に示すように、実施形態では、第２の実施形態に示す半導体記憶装置１０において、半導体キャッシュメモリ３１がインターポーザチップ２５に電気的に接続される代わりに、半導体キャッシュメモリ３１上に形成された電極パッド３１１と半導体コントローラチップ２５の右外縁部に沿って形成された電極パッド２６２とが配線４４を介して電気的接続されている点で相違する。
【００５５】
本態様では、半導体キャッシュメモリ３１が半導体コントローラチップ２５に電気的に接続されて制御することができる。したがって、半導体記憶装置１０全体の動作性を簡易化することができる。
【００５６】
なお、その他の点については、上述した第２の実施形態と同様の構成を採るので、上記第２の実施形態と同様の作用効果を得ることができる。
【００５７】
（第４の実施形態）
図７は、本発明の第４の実施形態における半導体記憶装置の平面図であり、図８は、図７に示す半導体記憶装置のＡ−Ａ線に沿って切った場合の断面図である。また、図９は、図７に示す半導体記憶装置の積層した複数の半導体メモリチップにおける、最上層の半導体メモリチップの構成を部分的に拡大して示す断面図である。
【００５８】
本態様では、図９に示すように、最上層に位置する第４の半導体メモリチップ２４を、メモリチップ本体２４１と、このメモリチップ本体２４１上に第１の絶縁層２４２及び樹脂層２４３を介して積層形成成した再配線層２４４と、この再配線層２４４を被覆してなる第２の絶縁層２４５とを具えるようにして構成している。また、再配線層２４４の非形成領域には電極パッド２５２及び図示しない電極パッド２５１を形成するようにしている。
【００５９】
したがって、本態様では、第４の半導体メモリチップ２４は、メモリチップとしての本来的な機能の他に、インターポーザチップとしても機能することができる。かかる観点より、本態様では、図７及び８に示すように、インターポーザチップを設けることなく、第４の半導体メモリチップ２４上に半導体メモリコントローラチップ２６を積層するようにしている。
【００６０】
この場合、図９に関する説明から明らかなように、第４の半導体メモリチップ２４はインターポーザチップとしても機能するので、第４の半導体メモリチップ２４には、メモリチップとして駆動させるために必要な電極パッド２４１の他に、インターポーザチップとして機能するために必要な電極パッドが形成されるようになる。具体的には、その外縁部に沿って第２の電極パッド２５１が形成されるとともに、その内側には第３の電極パッド２５２が半導体コントローラチップ２６の外縁部に沿って形成される。
【００６１】
したがって、第４の半導体メモリチップ２４の第２の電極パッド２５１は、配線基板１１の第１の主面１１Ａ上に形成された第２の内部接続用端子１１２と第２の配線４２を介して電気的に接続されることになる。また、半導体コントローラチップ２６の電極パッド２６１は、第４の半導体メモリチップ２４の第３の電極パッド２５２と配線４３１を介してと電気的に接続されることになる。なお、その他の構成について上記第１の実施形態と同じである。
【００６２】
本態様の半導体記憶装置１０においても、各半導体メモリチップ２１〜２４を積層して配置するとともに、これら半導体メモリチップに対する半導体コントローラチップ２６を、インターポーザチップとして機能する最上層の第４の半導体メモリチップ２４上に配置するようにしている。したがって、従来のように、複数の半導体メモリチップ及び半導体コントローラチップを配線基板上に並列に形成する場合や、半導体メモリチップ及び半導体コントローラを別パッケージとする場合等に比較して、実装面積を縮小することができるので、半導体記憶装置１０の小型化を図ることができる。
【００６３】
また、最上層に位置する半導体メモリチップにインターポーザの機能を付与しているので、別途インタポーザチップを設ける必要がない。したがって、全体の積層厚を縮小することができる。
【００６４】
さらには、上記第１の実施形態と同様に、電気的接続に要する配線の長さを、半導体コントローラチップ２６を配線基板１１と直接接続する場合に比較して短くすることができるので、配線同士の接触による電気的短絡や、配線と半導体メモリチップとの電気的接触による前記半導体メモリチップの電気的短絡等を防止することができ、半導体記憶装置１０の動作不良を防止することができる。
【００６５】
また、上記第１の実施系形態と同様に、各半導体メモリチップ２１〜２４を独立に制御することによる、半導体メモリチップ２１〜２４の動作速度、すなわち半導体記憶装置１０の動作速度を向上させることができる。さらに、半導体メモリチップ２１〜２４で生成した熱の放熱特性を向上させることができ、各半導体メモリチップ２１〜２４における発熱を抑制することができるようになる。したがって、半導体メモリチップ２１〜２４、すなわち半導体記憶装置１０の発熱に起因した誤動作を防止することができる。
【００６６】
なお、本態様では、最上層に位置する半導体メモリチップのみを図９に示すような構成とし、インターポーザとしての機能を付与するようにしているが、下層に位置する半導体メモリチップも、図９に示すような構成とすることができる。これは主として半導体記憶装置１０の製造方法に起因したものであって、最上層に位置する半導体メモリチップのみを異なる構成として作製するよりもその下層の半導体メモリチップを含め、好ましくは総ての半導体メモリチップを図９に示すような同一の構成とすることによって、製造工程を簡易化することができるからである。
【００６７】
但し、この場合においても、インターポーザとして機能するのは、最上層に位置する半導体メモリチップである。
【００６８】
（第５の実施形態）
図１０は、本発明の第５の実施形態に関する説明図である。図１０は、例えば図１に示す半導体記憶装置１０の、配線基板１１を第２の主面１１Ｂから見た場合の図である。
【００６９】
図１０に示すように、配線基板１１の第２の主面１１Ｂには外部接続用端子１１５が形成されている。この内、中央部に位置する端子１１５Ａは、配線基板１１の第１の主面１１Ａ上に積層された半導体メモリチップ等に電源電圧を供給するための端子であり、端子１１５Ａを囲むようにして形成された端子１１５Ｂは、半導体メモリチップに蓄積された情報を（外部に取り出すための）外部回路等に送信するための機能端子である。
【００７０】
本態様においては、上述した端子１１５Ｂの周囲に、電気的な機能を奏することのないダミーの端子１１５Ｃを形成している。したがって、例えば、各半導体メモリチップ２１〜２４で生成し、第１の配線４１（配線４１１，４１２，４１３，４１４）を介して配線基板１１に放出された熱は、従来の半導体記憶装置１０を動作させるために必須であった端子１１５Ａ及び１１５Ｂに加えて、端子１１５Ｃを介して半導体記憶装置１０の外部に放出されるようになる。
【００７１】
したがって、半導体記憶装置１０内での発熱をより効果的に抑制することができ、半導体記憶装置１０の発熱に起因した誤動作を防止することができる。
【００７２】
以上、本発明を上記具体例に基づいて詳細に説明したが、本発明は上記具体例に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。
【００７３】
例えば、上記具体例では、半導体メモリチップの積層数を４としたが、必要に応じて任意の数とすることができる。
【００７４】
また、上記第４の実施形態及び第５の実施形態における技術的事項は、第１の実施形態を基礎とする構成の半導体記憶装置のみでなく、第２の実施形態及び第３の実施形態を基礎とする構成の半導体記憶装置にも適用することができる。
【００７５】
さらに、上記具体例では、外部接続用端子をＢＧＡ型としているがＬＧＡ型やＰＧＡ型とすることもできる。
【図面の簡単な説明】
【００７６】
【図１】本発明の第１の実施形態における半導体記憶装置の平面図である。
【図２】図１に示す半導体記憶装置のＡ−Ａ線に沿って切った場合の断面図である。
【図３】本発明の第２の実施形態における半導体記憶装置の平面図である。
【図４】図３に示す半導体記憶装置のＡ−Ａ線に沿って切った場合の断面図である。
【図５】本発明の第３の実施形態における半導体記憶装置の平面図である。
【図６】図５に示す半導体記憶装置のＡ−Ａ線に沿って切った場合の断面図である。
【図７】本発明の第４の実施形態における半導体記憶装置の平面図である。
【図８】図７に示す半導体記憶装置のＡ−Ａ線に沿って切った場合の断面図である。
【図９】図７に示す半導体記憶装置の、最上層の位置する半導体メモリチップの構成を示す断面図である。
【図１０】本発明の第５の実施形態における半導体記憶装置の、配線基板の第２の主面側から見た場合の平面図である。
【符号の説明】
【００７７】
１０  半導体記憶装置
１１  配線基板
１１１  第１の内部接続用端子
１１２  第２の内部接続用端子
１１３  第３の内部接続用端子
１１４  第４の内部接続用端子
１１５  外部接続用端子
２１  第１の半導体メモリチップ
２２  第２の半導体メモリチップ
２３  第３の半導体メモリチップ
２４  第４の半導体メモリチップ
２５  インタポーザチップ
２６  半導体コントローラチップ
３１  半導体キャッシュメモリチップ
２１１，２２２，２３１，２４１，２５１，２５２，２６１，２６２  電極パッド
４１１，４１２，４１３，４１４，４１  第１の配線
４２  第２の配線
４３１，４３２，４３  第３の配線
４４  第４の配線
【図１】
2010010407.tif 000003
【図２】
2010010407.tif 000004
【図３】
2010010407.tif 000005
【図４】
2010010407.tif 000006
【図５】
2010010407.tif 000007
【図６】
2010010407.tif 000008
【図７】
2010010407.tif 000009
【図８】
2010010407.tif 000010
【図９】
2010010407.tif 000011
【図１０】
2010010407.tif 000012