(57)【要約】【課題】パルスレーザの出力ピーク値制御におけるデータ処理効率を改善してパルスレーザ加工の性能向上を図る。【解決手段】このレーザ加工装置は、ファイバレーザ発振器１０、レーザ電源１２、レーザ入射部１４、ファイバ伝送系１５、レーザ出射部１６、制御部１８、タッチパネル２０等を有している。制御部１８は、ハードウェア的には、ＣＰＵ（マイクロコンピュータ）、ＦＰＧＡ（フィールドプログラマブル・ゲートアレイ）、ディジタル−アナログ（Ｄ／Ａ）変換器，アナログ−ディジタル（Ａ／Ｄ）変換器等を有している。【選択図】  図１
2010240689.tif 000002
【特許請求の範囲】
【請求項１】
一定の期間に亘り一連のパルスレーザ光を被加工物に照射して所望のレーザ加工を行うレーザ加工方法であって、
前記一連のパルスレーザ光の出力のピーク値を規定する基準ピーク値について、前記一定の期間に亘り時間軸に沿って繋ぎ合わさる１つまたは複数の線形的な基準ピーク値特性を設定する第１のステップと、
各々の前記基準ピーク値特性について、少なくとも、初期値のデータと単位変化量のデータと演算処理回数のデータとを１ステージのパラメータデータとして生成する第２のステップと、
前記レーザ加工を実施する際に、各々の前記パルスレーザ光の出力波形の元になる原パルス波形を生成する第３のステップと、
前記レーザ加工を実施する際に、前記原パルス波形の生成と並行して、時間軸に沿って、各ステージ毎に前記パラメータデータを基に前記初期値に前記単位変化量を所定の周期で繰り返し継ぎ足す演算処理を行って前記基準ピーク値特性を復元する第４のステップと、
各々の前記パルスレーザ光について、前記原パルス波形と復元された前記基準ピーク値特性とに基づいて所望のピーク値を有する基準パルス波形を生成する第５のステップと、
前記基準パルス波形に基づいて各々の前記パルスレーザ光の出力波形および出力ピーク値を制御する第６のステップと
を有するレーザ加工方法。
【請求項２】
前記第２のステップにおいて、更に、前記パルスレーザ光の繰り返し周期に対する前記演算処理の周期を表す第１のフラグのデータをステージのパラメータデータの１つとして生成し、
前記第４のステップにおいて、前記第１のフラグで指示された周期で前記演算処理を行う、
請求項１に記載のレーザ加工方法。
【請求項３】
前記第２のステップにおいて、更に、演算分解能を表す第２のフラグのデータをステージのパラメータデータの１つとして生成し、
前記第４のステップにおいて、前記第２のフラグで指示された演算分解能で前記演算処理を行う、
請求項１または請求項２に記載のレーザ加工方法。
【請求項４】
前記第３のステップにおいて、前記原パルス波形を０％〜２００％の間で連続した任意の値を有するパルス信号として生成し、
前記第５のステップにおいて、前記原パルス波形の値に前記基準ピーク値特性の値を掛け合わせて前記基準パルス波形を生成する、
請求項１〜３のいずれか一項に記載のレーザ加工方法。
【請求項５】
前記第３のステップにおいて生成される前記原パルス波形が、前記一定期間にわたり全て同一の波形を有する、請求項４に記載のレーザ加工方法。
【請求項６】
前記第３のステップにおいて生成される前記原パルス波形が、各々の独立した波形を有する、請求項４に記載のレーザ加工方法。
【請求項７】
一定の期間に亘り一連のパルスレーザ光を被加工物に照射して所望のレーザ加工を行うレーザ加工装置であって、
前記一連のパルスレーザ光の出力のピーク値を規定する基準ピーク値について、前記一定の期間に亘り時間軸に沿って繋ぎ合わさる１つまたは複数の線形的な基準ピーク値特性を設定する基準ピーク値特性設定部と、
各々の前記基準ピーク値特性について、少なくとも、初期値のデータと単位変化量のデータと演算処理回数のデータとを１ステージのパラメータデータとして生成するステージ・パラメータデータ生成部と、
前記レーザ加工を実施する際に、各々の前記パルスレーザ光の出力波形の元になる原パルス波形信号を生成する原パルス波形生成部と、
前記レーザ加工を実施する際に、前記原パルス波形信号の生成と並行して、時間軸に沿って、各ステージ毎に前記パラメータデータを基に前記初期値に前記単位変化量を所定の周期で繰り返し継ぎ足す演算処理を行って前記基準ピーク値特性を復元する基準ピーク値特性復元部と、
各々の前記パルスレーザ光について、前記原パルス波形信号と復元された前記基準ピーク値特性とに基づいて所望のピーク値を有する基準パルス波形信号を発生する基準パルス波形発生部と、
前記基準パルス波形信号に基づいて各々の前記パルスレーザ光の出力波形および出力ピーク値を制御するパルスレーザ発生部と
を有するレーザ加工装置。
【請求項８】
前記ステージ・パラメータデータ生成部が、更に、前記パルスレーザ光の繰り返し周期に対する前記演算処理の周期を表す第１のフラグのデータをステージのパラメータデータの１つとして生成し、
前記基準ピーク値特性復元部が、前記第１のフラグで指示された周期で前記演算処理を行う、
請求項７に記載のレーザ加工装置。
【請求項９】
前記ステージ・パラメータデータ生成部が、更に、演算分解能を表す第２のフラグのデータをステージのパラメータデータの１つとして生成し、
前記基準ピーク値特性復元部が、前記第２のフラグで指示された演算分解能で前記演算処理を行う、
請求項７または請求項８に記載のレーザ加工装置。
【請求項１０】
前記原パルス波形生成部が、前記原パルス波形信号を０％〜２００％の間で連続した任意の値を有するパルス信号として生成し、
前記基準パルス波形発生部が、前記原パルス波形信号の値に前記基準ピーク値特性の値を掛け合わせて前記基準パルス波形信号を生成する、
請求項７〜９のいずれか一項に記載のレーザ加工装置。
【請求項１１】
前記原パルス波形生成部が、前記一定期間にわたり同一の波形を有する前記原パルス波形信号を生成する、請求項７〜１０のいずれか一項に記載のレーザ加工装置。
【請求項１２】
前記原パルス波形生成部が、各々独立した波形を有する前記原パルス波形信号を生成する、請求項７〜１０のいずれか一項に記載のレーザ加工装置。
【請求項１３】
前記基準ピーク値特性設定部および前記ステージ・パラメータデータ生成部がＣＰＵ（マイクロコンピュータ）で構成され、
前記基準ピーク値特性復元部がＦＰＧＡ（フィールドプログラマブル・ゲートアレイ）内に構築されている、
請求項７〜１２のいずれか一項に記載のレーザ加工装置。
【請求項１４】
前記ＦＰＧＡ内に、前記基準ピーク値特性に関するパラメータデータを前記ＣＰＵより受け取って保持するパラメータデータメモリが更に構築されている、請求項１３に記載のレーザ加工装置。
【請求項１５】
前記ＦＰＧＡ内に、各々の前記基準ピーク値特性を復元する際に、当該ステージのパラメータデータを前記パラメータデータメモリより移して保持するバッファメモリが更に構築されている、請求項１４に記載のレーザ加工装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被加工物に一連のパルスレーザ光を照射して所望のレーザ加工を施すレーザ加工技術に係り、特に一連のパルスレーザ光の出力ピーク値を制御するレーザ加工方法およびレーザ加工装置に関する。
【背景技術】
【０００２】
被加工物にパルスレーザ光を繰り返し照射するレーザ加工の最も代表的な例は、レーザシーム溶接である。レーザシーム溶接は、被加工物にパルス発振のレーザ光を一定の繰り返し周波数で照射しながら被加工物上でレーザビームスポットを溶接ラインに沿って相対的に移動させ、スポット溶接を少しずつずらしながら重ね合わせて連続した接合部を形成するようにしている。
【０００３】
従来より、レーザシーム溶接では、一回の溶接スケジュール内でパルスレーザ光の出力（パワー）をパルス周期で可変する技術が用いられている。たとえば、金属キャップの外周縁部を接合するレーザシーム溶接において、環状シーム溶接ラインの一周よりも少しオーバーランさせて終端部を始端部に重ねる場合に、始端部ではパルスレーザ光の出力ピーク値をパルス周期で次第に上げるアップ・スロープ・コントロールをかけ、終端部ではパルスレーザ光の出力ピーク値をパルス周期で次第に下げるダウン・スロープ・コントロールをかけるようなことが行われている。
【０００４】
従来のレーザ加工装置は、ＣＰＵ（マイクロコンピュータ）のメモリ書き込み／読み出し機能を利用して、一連のパルスレーザ光の出力ピーク値に対する波形制御（たとえば上記のようなアップ・スロープ・コントロールおよび／またはダウン・スロープ・コントロール）を行っている。より詳しくは、ユーザがタッチパネル等のマン・マシン・インタフェースを通じて、１回のスケジュール内の一連のパルスレーザ光について所望の出力ピーク値特性（通常、折線波形）を設定入力すると、ＣＰＵがその設定入力された出力ピーク値特性を基にパルス毎に出力ピーク値を符号化し、その２進コードを基準ピーク値データとしてメモリに書き込む。そして、レーザシーム溶接を実行する際に、ＣＰＵが、パルス毎に基準ピーク値データをメモリから順次読み出して、別途生成または再生したパルス基本出力波形に各パルス毎の基準ピーク値を掛け合わせてディジタルの基準パルス波形を生成する。
【０００５】
こうしてＣＰＵのメモリ読み出し機能および演算機能により基準パルス波形が生成され、その基準パルス波形のディジタル値がＤ／Ａ変換器によりアナログの基準パルス波形信号に変換されてパルスレーザ発生部のフィードバック制御信号に用いられる。パルスレーザ発生部では、発振出力したパルスレーザ光の出力（パワー）を測定し、あるいは電光変換用の駆動電流を測定し、その測定値が上記基準パルス波形に倣うようにフィードバック制御がかけられる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−１９０５６６
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述したような一連のパルスレーザ光の出力ピーク値に対する可変制御を専らＣＰＵのメモリ書き込み／読み出し機能や演算処理機能に依存する従来の技術は、ＣＰＵのタスクやメモリのリソースに大きな負担を及ぼし、それによってレーザ加工装置の性能向上を困難にしている。
【０００８】
具体的には、たとえばレーザシーム溶接においては、一回の溶接スケジュール内で数千発以上のパルスレーザ光を一定の繰り返し周波数で連続的に発振出力する場合が多々ある。その場合、一回の溶接スケジュールにつき基準ピーク値の分だけで数千個以上のデータ（２進コード）がメモリに格納される。通常は複数の溶接スケジュールが設定されるので、基準ピーク値のデータ量が膨大になる。
【０００９】
また、ＣＰＵのメモリ書き込み／読み出し機能や演算処理機能は、基準ピーク値の復元のためだけでなく、パルスレーザ光の出力波形の元になる原パルス波形の生成または復元のためにも用いられる。このため、ＣＰＵに負担が掛かりすぎて、パルス波形制御の速度ないし自由度が低下するという問題もある。
【００１０】
さらに、パルス波形制御の良否を判定する機能を搭載する場合は、良否判定のための波形積分演算処理等もＣＰＵのタスクとなるため、パルス波形制御や繰り返し速度の向上が一層困難になる。
【００１１】
このように、従来は、一連のパルスレーザ光について出力ピーク値の可変制御を行う場合にＣＰＵのタスクやメモリのリソースに大きな負担が掛かって、パルスレーザを用いるレーザ加工の性能向上が困難になっていた。
【００１２】
本発明は、上記のような従来技術の問題点に鑑みてなされたものであり、パルスレーザの出力ピーク値制御におけるデータ処理効率を改善してパルスレーザ加工の性能向上を図るレーザ加工方法およびレーザ加工装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記の目的を達成するために、本発明のレーザ加工方法は、一定の期間に亘り一連のパルスレーザ光を被加工物に照射して所望のレーザ加工を行うレーザ加工方法であって、前記一連のパルスレーザ光の出力のピーク値を規定する基準ピーク値について、前記一定の期間に亘り時間軸に沿って繋ぎ合わさる１つまたは複数の線形的な基準ピーク値特性を設定する第１のステップと、各々の前記基準ピーク値特性について、少なくとも、初期値のデータと単位変化量のデータと演算処理回数のデータとを１ステージのパラメータデータとして生成する第２のステップと、前記レーザ加工を実施する際に、各々の前記パルスレーザ光の出力波形の元になる原パルス波形を生成する第３のステップと、前記レーザ加工を実施する際に、前記原パルス波形の生成と並行して、時間軸に沿って、各ステージ毎に前記パラメータデータを基に前記初期値に前記単位変化量を所定の周期で繰り返し継ぎ足す演算処理を行って前記基準ピーク値特性を復元する第４のステップと、各々の前記パルスレーザ光について、前記原パルス波形と復元された前記基準ピーク値特性とに基づいて所望のピーク値を有する基準パルス波形を生成する第５のステップと、前記基準パルス波形に基づいて各々の前記パルスレーザ光の出力波形および出力ピーク値を制御する第６のステップとを有する。
【００１４】
また、本発明のレーザ加工装置は、一定の期間に亘り一連のパルスレーザ光を被加工物に照射して所望のレーザ加工を行うレーザ加工装置であって、前記一連のパルスレーザ光の出力のピーク値を規定する基準ピーク値について、前記一定の期間に亘り時間軸に沿って繋ぎ合わさる１つまたは複数の線形的な基準ピーク値特性を設定する基準ピーク値特性設定部と、各々の前記基準ピーク値特性について、少なくとも、初期値のデータと単位変化量のデータと演算処理回数のデータとを１ステージのパラメータデータとして生成するステージ・パラメータデータ生成部と、前記レーザ加工を実施する際に、各々の前記パルスレーザ光の出力波形の元になる原パルス波形信号を生成する原パルス波形生成部と、前記レーザ加工を実施する際に、前記原パルス波形信号の生成と並行して、時間軸に沿って、各ステージ毎に前記パラメータデータを基に前記初期値に前記単位変化量を所定の周期で繰り返し継ぎ足す演算処理を行って前記基準ピーク値特性を復元する基準ピーク値特性復元部と、各々の前記パルスレーザ光について、前記原パルス波形信号と復元された前記基準ピーク値特性とに基づいて所望のピーク値を有する基準パルス波形信号を発生する基準パルス波形発生部と、前記基準パルス波形信号に基づいて各々の前記パルスレーザ光の出力波形および出力ピーク値を制御するパルスレーザ発生部とを有する。
【００１５】
本発明においては、一回の溶接スケジュールで用いる繰り返しパルスレーザ光について、たとえばタッチパネル等のマン・マシン・インタフェースを通じて設定入力された基準ピーク値の折線波形をパルス周期でそのままサンプリングして符号化するのではなく、時間軸上でその折線波形をその構成要素である複数の線形的な基準ピーク値特性に分解して、各ステージの基準ピーク値特性毎に所定の属性（初期値、単位変化量、演算処理回数）を示す複数のパラメータデータを生成し、これらステージ毎のパラメータデータを情報管理する。そして、上記の溶接スケジュールでレーザ加工を実施する際には、各々のパルスレーザ光の出力波形の元になる原パルス波形を生成するのと並行して、時間軸に沿って各ステージ毎にパラメータデータを基に初期値に単位変化量を所定の周期で繰り返し継ぎ足す演算処理を行って基準ピーク値特性を復元し、原パルス波形と復元された基準ピーク値特性とに基づいて基準パルス波形を生成し、この基準パルス波形に基づいてパルスレーザ発生部より発生される各パルスレーザ光の出力波形および出力ピーク値を制御する。
【００１６】
本発明の好適な一態様によれば、第２のステップ（またはステージ・パラメータデータ生成部）において、更に、パルスレーザ光の繰り返し周期に対する演算処理の周期を表す第１のフラグのデータをステージのパラメータデータの１つとして生成し、第４のステップ（または基準ピーク値特性復元部）において、第１のフラグで指示された周期で上記の演算処理を行う。あるいは、第２のステップ（またはステージ・パラメータデータ生成部）において、更に、演算分解能を表す第２のフラグのデータをステージのパラメータデータの１つとして生成し、第４のステップ（または基準ピーク値特性復元部）において、第２のフラグで指示された演算分解能で演算処理を行う。このような演算処理周期のフラグ機能あるいは演算分解能のフラグ機能により、各基準ピーク値特性を復元するための演算処理の効率および精度を同時に最適化することができる。
【００１７】
本発明の好適な一態様によれば、第３のステップ（または原パルス波形生成部）において、原パルス波形を０％〜２００％の間で連続した任意の値を有するパルス信号として生成し、第５のステップ（または基準パルス波形発生部）において、原パルス波形の値に基準ピーク値特性の値を掛け合わせて基準パルス波形を生成する。この場合、第３のステップ（または原パルス波形生成部）において生成される原パルス波形が一定期間にわたり全て同一の波形を有してもよく、あるいは、第３のステップ（または原パルス波形生成部）において生成される原パルス波形が各々の独立した波形を有してもよい。本発明においては、一連のパルスレーザ光の出力のピーク値を規定する基準ピーク値の復元に必要なデータが実質的にステージ毎のパラメータデータだけで済むので、演算処理部のタスクやメモリのリソースが大幅に軽減され、そのぶん原パルス波形に対する波形制御の自由度や精度を向上させることができる。
【００１８】
本発明の好適な一態様においては、基準ピーク値特性設定部およびステージ・パラメータデータ生成部がＣＰＵ（マイクロコンピュータ）で構成され、基準ピーク値特性復元部がＦＰＧＡ（フィールドプログラマブル・ゲートアレイ）内に構築される。この場合、ＦＰＧＡ内には、基準ピーク値特性に関するパラメータデータをＣＰＵより受け取って保持するパラメータデータメモリも更に構築されるのが好ましく、各々の基準ピーク値特性を復元する度毎に当該ステージのパラメータデータをパラメータデータメモリより移して保持するバッファメモリも更に構築されてよい。
【発明の効果】
【００１９】
本発明のレーザ加工方法またはレーザ加工装置によれば、上記のような構成および作用により、パルスレーザの出力ピーク値制御におけるデータ処理効率を改善してパルスレーザ加工の性能向上を達成することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施形態におけるレーザ加工装置（ファイバレーザ溶接機）の構成を示すプロック図である。
【図２】実施形態のレーザ加工装置における制御部の構成を示すブロック図である。
【図３】レーザシーム溶接において溶接ラインの始端部へのパルスレーザ光の照射を示す略平面図である。
【図４】レーザシーム溶接における溶接ラインの終端部へのパルスレーザ光の照射を示す略平面図である。
【図５】上記レーザシーム溶接における溶接スケジュールの主要な条件項目の設定例を示す図である。
【図６】図５の基準ピーク値折線波形の第１ステージの基準ピーク値特性の属性値を示す図である。
【図７】第２ステージの基準ピーク値特性の属性値を示す図である。
【図８】第３ステージの基準ピーク値特性の属性値を示す図である。
【図９】第４ステージの基準ピーク値特性の属性値を示す図である。
【図１０】第５ステージの基準ピーク値特性の属性値を示す図である。
【図１１】実施形態における１ステージのパラメータデータのフォーマット例を示す図である。
【図１２】実施形態におけるＦＰＧＡ内の回路構成を示すブロック図である。
【図１３】第１ステージにおける基準ピーク値特性の復元および基準ピーク値波形の生成の作用を示す図である。
【図１４Ａ】第２ステージの始端部における基準ピーク値特性の復元および基準ピーク値波形の生成の作用を示す図である。
【図１４Ｂ】第２ステージの終端部における基準ピーク値特性の復元および基準ピーク値波形の生成の作用を示す図である。
【図１５】第３ステージにおける基準ピーク値特性の復元および基準ピーク値波形の生成の作用を示す図である。
【図１６】第４および第５ステージにおける基準ピーク値特性の復元および基準ピーク値波形の生成の作用を示す図である。
【図１７】実施形態における出力ピーク値可変制御の一変形例を示す波形図である。
【発明を実施するための形態】
【００２１】
以下、添付図を参照して本発明の好適な実施の形態を説明する。
【００２２】
図１に、本発明の一実施形態におけるレーザ加工装置の構成を示す。このレーザ加工装置は、一定の期間内に一連のパルスレーザ光ＦＢを被加工物Ｗに照射して所望のレーザ溶接加工を行えるファイバレーザ溶接機として構成されており、ファイバレーザ発振器１０、レーザ電源１２、レーザ入射部１４、ファイバ伝送系１５、レーザ出射部１６、制御部１８、タッチパネル２０等を有している。
【００２３】
ファイバレーザ発振器１０は、発振用の光ファイバ（以下「発振ファイバ」と称する。）２２と、この発振ファイバ２２の一端面にポンピング用の励起光ＭＢを照射する電気光学励起部２４と、発振ファイバ２２を介して光学的に相対向する一対の光共振器ミラー２６，２８とを有しており、発振器全体でレーザ電源１２より供給される電気エネルギーをレーザ光のレーザエネルギーに変換する電光変換部を構成している。
【００２４】
電気光学励起部２４は、励起光源としてのレーザダイオード（ＬＤ）３０および集光用の光学レンズ３２を有している。パルスレーザ光ＦＢを用いるレーザ加工が行われる時は、ＬＤ３０が、レーザ電源１２より所望のパルス波形を有するＬＤ駆動電流（またはＬＤ励起電流）ＩDを供給または注入されて発光駆動され、所定波長のパルス励起光（ＬＤ光）ＭＢを発生する。光学レンズ３２は、ＬＤ３０からのパルス励起光ＭＢを発振ファイバ２２の一端面に集光入射させる。ＬＤ３０と光学レンズ３２との間に配置される光共振器ミラー２６は、ＬＤ３０側から入射したパルス励起光ＭＢを透過させ、発振ファイバ２２側から入射した発振光線を共振器の光軸上で全反射するように構成されている。
【００２５】
レーザ電源１２よりＬＤ３０に供給されるＬＤ駆動電流ＩDを測定するために、電流センサ２５およびＬＤ電流測定回路２７が設けられている。電流センサ２５は、たとえばホール素子からなり、無接触でＬＤ駆動電流ＩDを検出する。ＬＤ電流測定回路２７は、電流センサ２５の出力信号を入力してＬＤ駆動電流ＩDの電流測定値（たとえば電流実効値）ＭIDを演算する。ＬＤ電流測定回路２７で得られた電流測定値ＭIDは、フィードバック信号としてレーザ電源１２に与えられるとともに、モニタ信号として制御部１８に与えられる。
【００２６】
発振ファイバ２２は、図示省略するが、発光元素としてたとえば希土類元素のイオンをドープしたコアと、このコアを同軸に取り囲むクラッドとを有しており、コアを活性媒体とし、クラッドを励起光の伝播光路としている。上記のようにして発振ファイバ２２の一端面に入射したパルス励起光ＭＢは、クラッド外周界面の全反射によって閉じ込められながら発振ファイバ２２の中を軸方向に伝搬し、その伝搬中にコアを何度も横切ることでコア中の希土類元素イオンを光励起する。こうして、コアの両端面から軸方向に所定波長の発振光線が放出され、この発振光線が光共振器ミラー２６，２８の間を何度も行き来して共振増幅され、部分反射ミラーからなる片側の光共振器ミラー２８より該所定波長を有するパルスレーザ光ＦＢが取り出される。
【００２７】
なお、光共振器内において、光学レンズ３２，３４は、発振ファイバ２２の端面から放出されてきた発振光線を平行光にコリメートして光共振器ミラー２６，２８へ通し、光共振器ミラー２６，２８で反射して戻ってきた発振光線を発振ファイバ２２の端面に集光させる。また、発振ファイバ２２を通り抜けたパルス励起光ＭＢは、光学レンズ３４および光共振器ミラー２８を透過したのち折り返しミラー３６にて側方のレーザ吸収体３８に向けて折り返される。光共振器ミラー２８より出力されたパルスレーザ光ＦＢは、この折り返しミラー３６をまっすぐ透過し、次いでビームスプリッタ４０を通ってからレーザ入射部１４に入る。
【００２８】
ビームスプリッタ４０は、入射したパルスレーザ光ＦＢのごく一部（たとえば１％）を所定方向つまりパワーモニタ用のフォトセンサ（ＰＤ）４２側へ反射し、残りの大部分（９９％）をまっすぐ透過させる。フォトセンサ（ＰＤ）４２の正面には、ビームスプリッタ４０からの反射光またはモニタ光ＲFBを集光させる集光レンズ４４が配置されている。
【００２９】
フォトセンサ（ＰＤ）４２は、ビームスプリッタ４０からのモニタ光ＲFBを光電変換して、パルスレーザ光ＦＢのレーザ出力（パワー）を表す電気信号（レーザ出力測定信号）を出力する。レーザ出力測定回路４５は、フォトセンサ４２の出力信号を基に、アナログ信号処理によってパルスレーザ光ＦＢのレーザ出力測定値ＭFBを求める。レーザ出力測定回路４５で得られたレーザ出力測定値ＭFBは、フィードバック信号としてレーザ電源１２に与えられるとともに、モニタ信号として制御部１８に与えられる。
【００３０】
ビームスプリッタ４０をまっすぐ透過してレーザ入射部１４に入ったパルスレーザ光ＦＢは、最初にベントミラー４６で所定方向に折り返され、次いで入射ユニット４８内で集光レンズ５０により集光されてファイバ伝送系１５の伝送用光ファイバ（以下「伝送ファイバ」と称する。）５２の一端面に入射する。伝送用光ファイバ５２は、たとえばＳＩ（ステップインデックス）形ファイバからなり、入射ユニット４８内で入射したパルスレーザ光ＦＢをレーザ出射部１６の出射ユニット５４まで伝送する。出射ユニット５４は、伝送ファイバ５２の終端面より出たパルスレーザ光ＦＢを平行光にコリメートするコリメートレンズ５６と、平行光のパルスレーザ光ＦＢを所定の焦点位置つまり加工ステージ６０上の被加工物ＷＰに集光させる集光レンズ５８とを有している。
【００３１】
被加工物ＷＰにおいては、パルスレーザ光ＦＢが集光照射した溶接ポイントまたは溶接ライン上でレーザエネルギーにより被加工材質が溶融し、パルス照射終了後に凝固してナゲットが形成される。一回の溶接スケジュールで多数（一連）のパルスレーザ光ＦＢを一定周期で繰り返し被加工物ＷＰに照射するときは、上記の各部の動作がその一定周期（繰り返し周波数）で繰り返される。
【００３２】
加工ステージ６０は、たとえばＸＹテーブル機構を有しており、レーザシーム溶接が行われる時は、パルスレーザ光ＦＢのビームスポットが被加工物ＷＰ上で溶接ラインに沿って移動するように、制御部１８の制御の下で被加工物ＷＰをＸＹ方向で動かすように構成されている。
【００３３】
ファイバレーザ発振器１０は、発振ファイバ２２が口径１０μｍ程度、長さ数メートル程度の細長いコアを活性媒体とするため、ビーム径が細くてビーム広がり角の小さなパルスレーザ光ＦＢを発振出力することができる。しかも、発振ファイバ２２の一端面に入射した励起光ＭＢが発振ファイバ２２の中で数メートルの長い光路を伝搬する間に何度もコアを横切って励起エネルギーを使い果たすので、非常に高い発振効率でパルスレーザ光ＦＢを生成することができる。また、ファイバレーザ発振器１０は、発振ファイバ２２のコアが熱レンズ効果を起こさないため、ビームモードが非常に安定している。
【００３４】
このファイバレーザ溶接機は、後述するように、１回の溶接スケジュール内の一連のパルスレーザ光ＦＢについてそれらの出力（パワー）ピーク値を複数の各区間毎に所望のリニア（線形的）な特性で可変できるようになっており、しかもパルスレーザの出力ピーク値制御に関して制御部１８内のＣＰＵおよびメモリの負担を従来よりも大幅に軽減し、そのぶんＣＰＵの演算処理能力とメモリのリソースを他の機能（パルス波形制御、良否判定等）に充てており、精密溶接加工の厳しい要求仕様にも十分余裕を持って対応できるようになっている。
【００３５】
図２に、この実施形態における制御部１８の具体的な構成例を示す。図示のように、制御部１８は、ハードウェア的には、ＣＰＵ（マイクロコンピュータ）６４、ＦＰＧＡ（フィールドプログラマブル・ゲートアレイ）６６、ディジタル−アナログ（Ｄ／Ａ）変換器６８，アナログ−ディジタル（Ａ／Ｄ）変換器７０，７２および接続装置７４を有している。
【００３６】
ＣＰＵ６４は、中央演算処理装置、プログラムメモリ、データメモリおよびインタフェース回路等を含んでおり、プログラムメモリに格納されている各種プログラム（ソフトウェア）にしたがって装置全体ないし各部の動作を制御する。特に、１回の溶接スケジュールで繰り返しパルスレーザ光ＦＢを用いるレーザ加工における出力ピーク値制御に関して、ＣＰＵ６４は、タッチパネル２０の表示部２０ａおよび入力部２０ｂを介してユーザ（作業員、保守員等）の希望する基準ピーク値特性を入力する。
【００３７】
ここで、図３に示すように、円形の金属キャップ７６の外周縁部をレーザシーム溶接で下地の本体（図示せず）に接合するレーザ加工を例にとる。このレーザシーム溶接は、金属キャップ７６の外周縁部に設定された環状の溶接ライン７８に沿って一連のパルスレーザ光ＦＢのビームスポットＢＳFBを少しずつずらして重ね合わせながら移動させる。この場合、始端部ないし終端部の接合仕上がりないし接合強度を確実なものとするために、図４に示すようにシーム溶接部を一周よりも少しオーバーランさせて終端部を始端部にオーバーラップさせる。
【００３８】
上記のようなレーザシーム溶接（図３、図４）のために、ユーザは、タッチパネル２０を通じて、溶接スケジュールで設定可能な各条件項目について所望の特性または値を入力する。
【００３９】
より詳しくは、当該溶接スケジュールの加工に用いられる繰り返しパルスレーザ光ＦＢ1〜ＦＢnの個数（ｎ）、繰り返し周期や、各パルスレーザ光ＦＢの出力波形の基本となる原パルス波形ｆｂの特性（波形形状、ピーク値、パルス幅）等が設定入力される。図５の設定入力例では、当該溶接スケジュールで選定された加工時間内に５０００個の繰り返しパルスレーザ光ＦＢ1〜ＦＢ5000が設定され、それらのパルスレーザ光ＦＢ1〜ＦＢ5000にそれぞれ対応する５０００個の原パルス波形ｆｂ1〜ｆｂ5000について全部同一の波形形状（矩形）、ピーク値およびパルス幅が設定されている。ここで、原パルス波形ｆｂiのピーク値は、０〜２００％の任意の値を有する相対値で表される。
【００４０】
さらに、この実施形態では、パルスレーザ光ＦＢ1〜ＦＢnの出力のピーク値を規定する基準ピーク値について、たとえばシリアルに繋ぎ合わさる複数（たとえば５つ）のステージの線形的な基準ピーク値特性Ａ1，Ａ2，Ａ3，Ａ4，Ａ5が折線波形および／またはデータ表の形態で設定入力される。
【００４１】
第１ステージの基準ピーク値特性Ａ1は、１〜９９発目のパルスレーザ光ＦＢ1〜ＦＢ99に対するものであり、パルス繰り返し回数が増えるにしたがって相当大きな勾配でリニアに上昇するアップ・スロープの波形を示し、始端の値（初期値）が１０Ｗである。
【００４２】
第２ステージの基準ピーク値特性Ａ2は、１００〜２９９９発目のパルスレーザ光ＦＢ100〜ＦＢ2999に対するものであり、パルスの繰り返し回数が増えるにしたがって非常に小さな勾配でリニアに低下するダウン・スロープの波形を示し、始端の値（初期値）が５００Ｗである。
【００４３】
第３ステージの基準ピーク値特性Ａ3は、３０００〜３９９９発目のパルスレーザ光ＦＢ3000〜ＦＢ3999に対するものであり、パルスの繰り返し回数に依らずに一定の値を保ち続けるフラットな波形を示し、始端の値（初期値）が４００Ｗである。  
【００４４】
第４ステージの基準ピーク値特性Ａ4は、４０００〜４９９９発目のパルスレーザ光ＦＢ4000〜ＦＢ4999に対するものであり、パルスの繰り返し回数が増えるにしたがって比較的小さな勾配でリニアに低下するダウン・スロープの波形を示し、始端の値（初期値）が４００Ｗである。
【００４５】
第５ステージ（最後）の基準ピーク値特性Ａ5は、５０００発目（最後）のパルスレーザ光ＦＢ5000だけに対するものであり、始端（かつ終端）の値が１０Ｗである。
【００４６】
制御部１８において、ＣＰＵ６４は、タッチパネル２０を通じて設定入力された上記のような基準ピーク値の折線波形を従来のようにパルス周期でそのままサンプリングして符号化するのではなく、時間軸上でその折線波形をその構成要素である複数（５つ）のリニアな上記の基準ピーク値特性Ａ1，Ａ2，Ａ3，Ａ4，Ａ5に分解し、図６〜図１０に示すように、各々の基準ピーク値特性Ａ1〜Ａ5毎にその属性を示す所定のパラメータデータを生成する。
【００４７】
この実施形態では、各ステージの基準ピーク値特性Ａ1〜Ａ5について、（１）始端の値を表す「初期値」のデータ、（２）演算処理一回当たりの変化量を表す「単位変化量」のデータ、（３）初期値に変化量を繰り返し継ぎ足す演算処理の回数（時間軸分解能）を表す「演算回数」のデータ、および（４）パルス周期に対する演算の周期および分解能をそれぞれ示す「演算周期フラグ／分解能フラグ」のデータ、の４種類のパラメータデータがＣＰＵ６４で生成される。
【００４８】
かかるパラメータデータの生成において、初期値（Ｗ）および単位変化量（Ｗ）は電圧（Ｖ）に対応する所定ビット幅のディジタル値に換算される。この実施形態では、設定可能な初期値（Ｗ）の最小値は０（Ｗ）、最大値は６２５（Ｗ）であり、１３ビット（0〜4095）のディジタル値に変換される。
【００４９】
また、「単位変化量」には、絶対値を表す１５ビット（０〜３００００）のデータと符合（＋／−）を表す１ビットのデータが用いられる。ここで、「単位変化量」データの小数点の位置は、２ビットの「分解能フラグ」で指示される。すなわち、「単位変化量」のディジタル値を０〜３０００．０であるとして演算処理を行わせる場合は、通常分解能のモードとし、「分解能フラグ」に（０，０）がセットされる。「単位変化量」のディジタル値を０〜３００．００であるとして演算処理を行わせる場合は、高分解能のモードとし、「分解能フラグ」に（０，１）がセットされる。「単位変化量」のディジタル値を０〜３０．０００であるとして演算処理を行わせる場合は、超高分解能のモードとし、「分解能フラグ」に（１，０）がセットされる。
【００５０】
図示の例では、「演算回数」をパルス繰り返し回数に一致させ、「演算周期」をパルス周期に一致させているが、これは一例であり、それぞれ独立した値に設定可能である。
【００５１】
ＣＰＵ６４は、各基準ピーク値特性Ａ1〜Ａ5毎に生成した１ステージ分の上記４種類のパラメータデータを、たとえば図１１に示すようなフォーマットで１セットにまとめて管理する。
【００５２】
図１２に、この実施形態においてＦＰＧＡ６６内に構築される各種回路の一構成例を示す。図示のように、ＦＰＧＡ６６には、データメモリ８０、制御回路８２、ステージ・パラメータデータ・バッファメモリ８４、原パルス波形生成回路８６、基準ピーク値演算回路８８、設定基準ピーク値レジスタ９０、バッファレジスタ９２、基準パルス波形発生回路９４、サイクルカウンタ９６、基準パルス波形出力回路９８、基準パルス波形積分回路１００、電流モニタ波形バッファメモリ１０２，レーザ出力モニタ波形バッファメモリ１０４、電流モニタ波形積分回路１０６、レーザ出力モニタ波形積分回路１０８、比較判定回路１１０等が作り込まれる。これらの回路８０〜１１０の動作に必要なクロックは外部のクロック回路１１２から供給される。
【００５３】
データメモリ８０には、レーザ溶接加工の開始に先立って、当該溶接スケジュールにおいてレーザ電源１２に与えるべきフィードバック制御信号（基準パルス波形信号ＣＳ）の生成に必要なデータがＣＰＵ６４より書き込まれる。その中でも、基準ピーク値特性の復元に用いられるパラメータデータ（図１１）と、原パルス波形ｆｂの生成または再生に用いられるデータが特に重要である。
【００５４】
制御回路８２は、ＣＰＵ６４から所要の制御信号および制御に関連した各種データを受け取り、ＦＰＧＡ６６内の各部を制御する。
【００５５】
ステージ・パラメータデータ・バッファメモリ８４は、各基準ピーク値特性の復元処理を順次実行する際に、各ステージ毎にデータメモリ８０よりパラメータデータ（図１１）を取り込んで保持する。
【００５６】
原パルス波形生成回路８６は、当該溶接スケジュールで設定された原パルス波形ｆｂをパルス周期で繰り返し発生する。図５の例では、タッチパネル２０上で、溶接スケジュールの全期間に亘って同一波形（矩形波）の原パルス波形ｆｂ1，ｆｂ2，ｆｂ3，・・・が設定されている。原パルス波形生成回路８６は、原パルス波形ｆｂを一定の周期でサンプリングして得られた原パルス波形データ、あるいは原パルス波形ｆｂを所定のアルゴリズムで圧縮または分解して得られた原パルス波形データをＣＰＵ８０からデータメモリ８０を介して受け取り、その原パルス波形データに基づいて原パルス波形ｆｂ1，ｆｂ2，ｆｂ3，・・・のディジタル信号を生成する。
【００５７】
基準ピーク値演算回路８８は、制御回路８２の制御の下で、時間軸に沿って、各ステージのパラメータデータ（図１１）を基に所定の演算（初期値に単位変化量を継ぎ足す演算）を一定周期（「演算周期」フラグで指定された周期）で繰り返し行って、各基準ピーク値特性（Ａ1〜Ａ5）を順次復元する。この演算処理のために、各ステージのパラメータデータがデータメモリ８０よりステージ・パラメータデータ・バッファメモリ８６に上書きで転送される。
【００５８】
設定基準ピーク値レジスタ９０は、当該溶接スケジュールにおいて一連のパルスレーザ光ＦＢ1〜ＦＢnの出力ピーク値を全て一定値に揃えるモードが選択された場合に用いられ、基準ピーク値の代表値（設定値）を保持する。たとえば、図５の設定例において、ユーザが５００Ｗを代表値（設定値）に選んだ場合は、５００Ｗに対応する電圧（Ｖ）のディジタル値（“3276”）がＣＰＵ６４よりデータメモリ８０を介して設定基準ピーク値レジスタ９０にロードされる。
【００５９】
バッファレジスタ９２は、基準ピーク値演算回路８８より上記一定周期で得られる各基準ピーク値特性（Ａ1〜Ａ5）の値ａiを逐次上書きで保持して基準パルス発生回路９４に与える。また、設定基準ピーク値レジスタ９０に保持されている代表値（設定値）が基準ピーク値に用いられる場合は、その代表値（設定値）がバッファレジスタ９２を介して基準パルス発生回路９４に与えられる。
【００６０】
基準パルス波形発生回路９４は、乗算回路からなり、原パルス波形生成回路８６からパルス繰り返し周波数で出力される原パルス波形信号ｆｂiに基準ピーク値演算回路８８からの基準ピーク値特性の値ａiを掛け合わせて基準パルス波形信号ＣＳiを生成する。この基準パルス波形信号ＣＳiは、パルスレーザ光ＦＢiの出力（波形およびピーク値）を規定または指示するディジタル信号である。
【００６１】
基準パルス波形出力回路９８は、基準パルス波形演算回路９４より生成される各基準パルス波形信号ＣＳiをラッチし、レーザ電源１２に対するフィードバック制御信号として所定のタイミングで出力する。
【００６２】
サイクルカウンタ９６は、基準パルス波形発生回路９４（あるいは基準ピーク値演算回路８８）より各演算処理の終了時に発生される所定のパルスをカウントし、カウント値が設定値に達した時に当該ステージの演算処理がすべて終了したことを知らせる信号Ｋを制御回路８２に与える。
【００６３】
基準パルス波形積分回路１００は、基準パルス波形出力回路９８より出力される各基準パルス波形信号ＣＳiの瞬時値（ディジタル値）を取り込んで累積加算し、基準パルス波形ＣＳiの積分値を求める。
【００６４】
電流モニタ波形バッファメモリ１０２は、ＬＤ電流測定回路２７より接続回路７４およびＡ／Ｄ変換器７０（図２）を介して送られてくるＬＤ駆動電流測定値ＭIDをラッチする。電流モニタ波形積分回路１０６は、電流モニタ波形バッファメモリ１０２より一定周期毎にＬＤ駆動電流測定値ＭIDを取り込んで累積加算し、ＬＤ駆動電流モニタ波形の積分値を求める。
【００６５】
レーザ出力モニタ波形バッファメモリ１０４は、レーザ出力測定回路４５より接続回路７４およびＡ／Ｄ変換器７２（図２）を介して送られてくるレーザ出力測定値ＭFBをラッチする。レーザ出力モニタ波形積分回路１０８は、レーザ出力モニタ波形バッファメモリ１０４より一定周期毎にレーザ出力測定値ＭFBを取り込んで累積加算し、レーザ出力モニタ波形の積分値を求める。
【００６６】
比較判定回路１１０は、１回のモニタ期間が終了する度毎に、基準パルス波形積分回路１００で得られている基準波形の積分値と電流モニタ波形積分回路１０６で得られているＬＤ駆動電流モニタ波形の積分値あるいはレーザ出力モニタ波形積分回路１０８で得られているレーザ出力モニタ波形の積分値とを比較して、その差分（誤差）を求め、その誤差が所定の許容範囲内に入っているか否かの判定（良否判定）を行う。そして、不良の判定結果が出たときは、これをＣＰＵ６４に伝えるようになっている。
【００６７】
なお、不良の判定結果をＣＰＵ６４に送るときは、バッファメモリ１０２，１０４に蓄積されているモニタ波形のデータもＣＰＵ６４に送れるようになっている。
【００６８】
レーザ電源１２（図１）は、図示省略するが、直流電源、ＬＤ駆動回路、コンパレータ、フィードバック信号選択回路等を有している。直流電源は、たとえばインバータ回路あるいはスイッチングレギュレータ回路からなり、一定のＬＤ駆動電圧を出力する。ＬＤ駆動回路は、ＬＤ駆動電圧からＬＤ駆動電流ＩDを生成するＶ−Ｉ変換回路からなり、ＦＰＧＡ６６の基準波形出力回路９０よりＤ／Ａ変換器６８および接続回路７４を介して送られてくるアナログの基準パルス波形信号ＣＳに倣うようにＬＤ駆動電流ＩDを可変する。コンパレータは、ＦＰＧＡ６６からのアナログ基準パルス波形信号ＣＳを指令信号として入力するとともに、フィードバック信号選択回路よりＬＤ駆動電流測定値ＭIDもしくはレーザ出力測定値ＭFBをフィードバック信号として入力し、両入力信号の差分を表す誤差信号を出力する。ＬＤ駆動回路は、誤差信号を零にする方向にＬＤ駆動電流ＩDを可変する。フィードバック信号選択回路は、ＣＰＵ６４の制御の下で、ＬＤ駆動電流ＩDに対してフィードバック制御をかけるときはＬＤ駆動電流測定値ＭIDを選択し、ファイバレーザ光ＦＢの出力に対してフィードバック制御をかけるときはレーザ出力測定値ＭFBを選択するようになっている。
【００６９】
図１３〜図１７に、図５の設定例によるレーザシーム溶接（図３、図４）が行われる時のＦＰＧＡ６６内の主要な作用（特に基準ピーク値の復元と基準パルス波形の生成）を波形図で示す。
【００７０】
レーザシーム溶接の加工が開始されると、原パルス波形生成回路８６は、データメモリ８０に格納されている原パルス波形データに基づいて同一波形およびピーク値を有する矩形の原パルス波形ｆｂ1，ｆｂ2，ｆｂ3，・・・のディジタル信号を一定周期ΔＴBで順次生成する。この例では、原パルス波形ｆｂ1のトップピーク値が１００％に設定されているものとする。
【００７１】
一方、基準ピーク値演算回路８８は、ステージ・パラメータデータ・バッファメモリ８６に保持されている第１ステージの基準ピーク値特性Ａ1に係るパラメータデータ（図１１）に基づいて、初期値ａ1（66）に単位変化量ΔPeak（32.424）を繰り返し継ぎ足す演算を行って、各原パルス波形ｆｂ1，ｆｂ2，ｆｂ3，・・・に対応する基準ピーク値特性Ａ1の値ａ1，ａ2，ａ3，・・・を一定周期ΔＴA1で順次出力する。ここで、たとえばａ2は、ａ1（66）＋ΔPeak（32.424）≒98.42の少数点以下を切り捨てて、ａ2＝98として出力される。ａ3以降も同様である。なお、各対応する原パルス波形ｆｂi，ａiは、互いに同期して生成されるが、ａiがｆｂiより一足早いタイミングで出力される。
【００７２】
基準パルス波形発生回路９４は、原パルス波形生成回路８６で生成された各原パルス波形ｆｂi（トップピーク値１００％）に基準ピーク値特性Ａ1の値ａiを掛け合わせて、基準パルス波形ＣＳiを表すディジタル信号を生成する。
【００７３】
図１３に示すように、第１ステージの基準ピーク値特性Ａ1がパルス繰り返し回数が増えるにしたがって大きな勾配でリニアに上昇するアップ・スロープの特性であることに対応して、基準パルス波形ＣＳiのピーク値（したがってパルスレーザ光ＦＢiの出力ピーク値）も基準ピーク値特性Ａ1と同一またはそれに比例した勾配でリニアに上昇する。
【００７４】
第１ステージは９９発目のパルスで終了し、１００発目から第２ステージに移行する。図１４および図１５に示すように、第２ステージでも、原パルス波形生成回路８６は第１ステージのときと同一の周期で同一波形の原パルス波形ｆｂ100，ｆｂ101，ｆｂ102，・・・のディジタル信号を一定周期ΔＴBで順次生成する。しかし、基準ピーク値演算回路８８の方は、ステージ・パラメータデータ（図１１）が切り換わり、基準ピーク値特性Ａ2の値ａ100，ａ101，ａ102，・・・を一定周期ΔＴA2で順次出力する。ここで、たとえばａ101は、ａ100（3276）＋ΔPeak（-0.2258）≒3275.774の少数点以下を切り捨てて、ａ101＝3275として出力される。後続のａ102，・・・も同様の演算によって求められる。
【００７５】
図１４Ａおよび図１４Ｂに示すように、第２ステージの基準ピーク値特性Ａ2がパルス繰り返し回数が増えるにしたがって非常に小さな勾配でリニアに低下するダウン・スロープの特性であることに対応して、基準パルス波形ＣＳiのピーク値（したがってパルスレーザ光ＦＢiの出力ピーク値）も基準ピーク値特性Ａ2と同一またはそれに比例した勾配でリニアに低下する。
【００７６】
第２ステージは２９９９発目のパルスで終了し、３０００発目から第３ステージに移行する。図１５に示すように、第３ステージでも、相変わらず原パルス波形生成回路８６は第１および第２ステージのときと同一の周期で同一波形の原パルス波形ｆｂ3000，ｆｂ3001，ｆｂ3002，・・・のディジタル信号を一定周期ΔＴBで順次生成する。しかし、基準ピーク値演算回路８８の方は、ステージ・パラメータデータ（図１１）が切り換わり、第３ステージの基準ピーク値特性Ａ3の値ａ3000，ａ3001，ａ3002，・・・を一定周期ΔＴA3で順次出力する。ここで、たとえばａ3001は、ａ3000（2621）＋ΔPeak（0）＝2621として出力される。後続の値ａ3001，ａ3002，・・・も同じ値（2621）で出力される。
【００７７】
図１５に示すように、第３ステージの基準ピーク値特性Ａ3がパルス繰り返し回数に依らずに一定値を保ち続けるフラットな特性であることに対応して、基準パルス波形ＣＳiのピーク値（したがってパルスレーザ光ＦＢiの出力ピーク値）も基準ピーク値特性Ａ3と同様にフラットに一定値を保ち続ける。
【００７８】
なお、別の実施例として、このように基準ピーク値特性がフラットな場合は、ステージ・パラメータデータの中で「演算処理回数」を極端に少なくするか、「演算周期」を極端に大きくすることも可能である。
【００７９】
第３ステージは３９９９発目のパルスで終了し、４０００発目から第４ステージに移行する。図１６に示すように、第４ステージでも、相変わらず原パルス波形生成回路８６は第１〜第３ステージのときと同一の周期で同一波形の原パルス波形ｆｂ4000，ｆｂ4001，ｆｂ4002，・・・のディジタル信号を一定周期ΔＴBで順次生成する。しかし、基準ピーク値演算回路８８の方は、ステージ・パラメータデータ（図１１）が切り換わり、第４ステージの基準ピーク値特性Ａ4の値ａ4000，ａ4001，ａ4002，・・・を一定周期ΔＴA4で順次出力する。ここで、たとえばａ4001は、ａ4000（2621）＋ΔPeak（-2.555）≒2618.445の少数点以下を切り捨てて、ａ4001＝2618として出力される。後続のａ4002，・・・も同様の演算によって求められる。
【００８０】
図１６に示すように、第４ステージの基準ピーク値特性Ａ4がパルス繰り返し回数が増えるにしたがって比較的小さな勾配でリニアに低下するダウン・スロープの特性であることに対応して、基準パルス波形ＣＳiのピーク値（したがって、パルスレーザ光ＦＢiの出力ピーク値）も基準ピーク値特性Ａ4と同一またはそれに比例した勾配でリニアに低下する。
【００８１】
第４ステージは４９９９発目のパルスで終了し、最後の５０００発目は第５ステージとなる。この場合、基準ピーク値演算回路８８は、第５ステージの初期値ａ5000を出力するだけで済む。
【００８２】
上述した図５の設定例は実施形態の作用を説明するための一例にすぎず、１回の溶接スケジュールの中で任意の個数および任意の態様の基準ピーク値特性を設定することが可能である。また、他の設定項目についても種々の変形が可能である。たとえば、図１７に示すように、原パルス波形ｆｂi，ｆｂi+1，ｆｂi+2，・・・の波形（波形形状、ピーク値、パルス幅等）をパルス単位（あるいはステージ単位）で可変することも可能である。
【００８３】
上記のように、この実施形態のファイバレーザ溶接機においては、１回の溶接スケジュールに含まれる一連のパルスレーザ光について出力ピーク値の可変制御を行う場合に、時間軸に沿って繋ぎ合わさる１つまたは複数の線形的な基準ピーク値特性を設定し、各々の基準ピーク値特性について、初期値のデータと単位変化量のデータと演算処理回数のデータと演算処理回数および演算分解能のフラグデータとを１ステージのパラメータデータとして生成する。そして、レーザ加工を実施する際には、各々のパルスレーザ光の出力波形の元になる原パルス波形を生成するのと並行して、時間軸に沿って各ステージ毎にパラメータデータを基に初期値に単位変化量を所定の周期で繰り返し継ぎ足す演算処理を行って基準ピーク値特性を復元し、原パルス波形と復元された基準ピーク値特性とに基づいて基準パルス波形を生成し、この基準パルス波形に基づいてパルスレーザ発生部より発生される各パルスレーザ光の出力波形および出力ピーク値を制御するようにしている。
【００８４】
かかる構成ないし方式によれば、一連のパルスレーザ光の出力のピーク値を規定する基準ピーク値の復元に必要なデータが実質的にステージ毎のパラメータデータだけで済むので、制御部１８においてＣＰＵ６４およびＦＰＧＡ６６の負担が大幅に軽減され、そのぶんＣＰＵ６４およびＦＰＧＡ６６のデータ処理能力を他の機能（パルス波形制御、良否判定等）に充てられ、これによってパルスレーザ加工の性能向上を図り、精密溶接加工の厳しい要求仕様にも十分余裕を持って対応することができる。
【００８５】
以上、本発明の好適な実施形態について説明したが、上述した実施形態は本発明を限定するものではない。当業者にあっては、具体的な実施態様において本発明の技術思想および技術範囲から逸脱せずに種々の変形・変更を加えることが可能である。
【００８６】
たとえば、実施形態の出力ピーク値制御において、演算周期や分解能を１種類のスケールに固定することも可能であり、その場合はステージのパラメータデータにおいて「演算周期」あるいは「分解能」のフラグのデータを省くことも可能である。
【００８７】
また、ファイバレーザ溶接機の各部においても種々の変形が可能であり、たとえばファイバレーザ発振器１０をＹＡＧレーザ発振器等に置き換えることも可能である。本発明レーザ加工方法およびレーザ加工装置は、レーザシーム溶接に限るものではなく、他の型式のレーザ溶接にも適用可能であり、さらには穴あけ、切断、マーキング等の他のレーザ加工にも適用可能である。
【符号の説明】
【００８８】
１０    ファイバレーザ発振器
１２    レーザ電源
１８    制御部
２０    タッチパネル
２２    発振用光ファイバ
２４    電気光学励起部
６４    ＣＰＵ
６６    ＦＰＧＡ（フィードプログラマブル・ゲートアレイ）
８０    データメモリ
８４    ステージ・パラメータデータ・バッファメモリ
８６    原パルス波形生成回路
８８    基準ピーク値演算回路
９４    基準パルス波形発生回路
【図１】
2010240689.tif 000003
【図２】
2010240689.tif 000004
【図３】
2010240689.tif 000005
【図４】
2010240689.tif 000006
【図５】
2010240689.tif 000007
【図６】
2010240689.tif 000008
【図７】
2010240689.tif 000009
【図８】
2010240689.tif 000010
【図９】
2010240689.tif 000011
【図１０】
2010240689.tif 000012
【図１１】
2010240689.tif 000013
【図１２】
2010240689.tif 000014
【図１３】
2010240689.tif 000015
【図１４Ａ】
2010240689.tif 000016
【図１４Ｂ】
2010240689.tif 000017
【図１５】
2010240689.tif 000018
【図１６】
2010240689.tif 000019
【図１７】
2010240689.tif 000020