(57)【要約】【課題】発振開始時からデューティが５０％に安定する発振制御回路を提供する。【解決手段】作動制御回路３が、発振信号の発振電位がＣＭＯＳインバータＩＶ１の反転電位よりも低い第１基準電位よりも低くなるまでＭＯＳトランジスタＴ１１及びＴ１２をオフ状態、ＭＯＳトランジスタＴ２をオン状態に保持する。作動制御回路３が、発振信号の発振電位が第１基準電位よりも低くなったとき出力が反転するＣＭＯＳインバータＩＶ３１と、ＣＭＯＳインバータ３１の後段に設けた抵抗Ｒ３１とコンデンサＣ３１とからなるローパスフィルタ３１と、ローパスフィルタ３１の出力が閾値を越えると出力が反転するＣＭＯＳインバータ３３と、を有している。【選択図】図１
2010245715.tif 000002
【特許請求の範囲】
【請求項１】
発振用ＣＭＯＳインバータと該発振用ＣＭＯＳインバータの出力端子−入力端子間に接続された水晶振動子とを有する水晶発振回路と、前記水晶発振回路から出力される発振信号を入力する出力用ＣＭＯＳインバータと、前記出力用ＣＭＯＳインバータに対する電源供給をオンオフする第１半導体スイッチ素子、または、前記出力用ＣＭＯＳインバータの出力を短絡する第２半導体スイッチ素子と、前記発振信号の発振電位が前記発振用ＣＭＯＳインバータの反転電位よりも低い第１基準電位よりも低くなるまで、または、前記発振信号の発振電位が前記発振用ＣＭＯＳインバータの反転電位よりも高い第２基準電位よりも高くなるまで、前記第１半導体スイッチ素子をオフ状態、または、前記第２半導体スイッチ素子をオン状態に保持する作動制御回路と、を備えた発振制御回路において、
前記作動制御回路は、
前記発振信号が前記第１基準電位よりも低くなったとき、または、前記発振信号が前記第２基準電位よりも高くなったとき、出力が反転する第１比較器と、
前記第１比較器の後段に設けた抵抗とコンデンサとからなるフィルタと、
前記フィルタの出力が閾値を越える、又は、下回ったとき、出力が反転する第２比較器と、を有する
ことを特徴とする発振制御回路。
【請求項２】
前記作動制御回路は、電源とグランドとの間に互いに直列接続されて設けられた第３半導体スイッチ手段及び抵抗をさらに有し、
前記フィルタの出力が、前記第３半導体スイッチ手段のゲートに供給されている
ことを特徴とする請求項１に記載の発振制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振制御回路に関するものである。
【背景技術】
【０００２】
ＣＭＯＳインバータを用いた水晶発振回路の発振出力を後段回路に伝える場合、発振回路を構成する発振用ＣＭＯＳインバータの出力に出力用ＣＭＯＳインバータを接続し、この出力ＣＭＯＳインバータの出力に後段回路を接続している。
【０００３】
この種の回路において、従来は、両ＣＭＯＳインバータの反転電位は同一であった。このため、従来の回路では、発振開始時における微少振幅の発振出力が出力用ＣＭＯＳインバータで反転され、その反転出力により後段回路が動作状態になる。そのため、後段回路で生じるノイズの影響で発振動作が不安定となり、微少振幅の発振動作から通常振幅の発振動作への移行が妨げられるという問題点があった。
【０００４】
そこで、上記問題点を解決するために出力用ＣＭＯＳインバータの反転電位と発振用ＣＭＯＳインバータの反転電位とを異ならせることが考えられている。このようにすることにより、発振回路からの発振信号の発振電位が小さい間は出力用ＣＭＯＳインバータが動作せず、後段回路が動作されることがない。しかしながら、出力用ＣＭＯＳインバータの反転電位と発振用ＣＭＯＳインバータの反転電位とが異なると、出力用ＣＭＯＳインバータから出力されるパルスのデューティを５０％にできない、という問題点が生じた。
【０００５】
そこで、出力用ＣＭＯＳインバータから出力されるパルスのデューティを５０％に維持しつつ微少振幅時に後段回路を動作しないようにするために例えば、図７に示すような発振制御回路が提案されている（特許文献１）。同図に示すように、従来の発振制御回路１は、水晶発振回路２と、出力用ＣＭＯＳインバータとしてのＣＭＯＳインバータＩＶ２と、第１半導体スイッチ素子としてのＭＯＳトランジスタＴ１１及びＴ１２と、作動制御回路３と、を備えている。
【０００６】
上記水晶発振回路２は、発振用ＣＭＯＳインバータとしてのＣＭＯＳインバータＩＶ１と、このＣＭＯＳインバータＩＶ１の出力端子−入力端子間に接続された水晶振動子ＱＺと、から構成されている。水晶発振回路２は、図８（Ａ）に示すような発振信号を出力する。即ち、発振信号は、発振開始時は微少振幅となり、その後、振幅が徐々に大きくなり通常振幅に安定する。
【０００７】
上記ＣＭＯＳインバータＩＶ２は、互いに直列接続されたＮチャンネルのＭＯＳトランジスタＴ２１及びＰチャンネルのＭＯＳトランジスタＴ２２から構成されている。ＣＭＯＳインバータＩＶ２には、上述した水晶発振回路２からの発振信号が入力されている。上記ＭＯＳトランジスタＴ１１は、ＣＭＯＳインバータＩＶ２を構成するＭＯＳトランジスタＴ２１のソースとグランドとの間に設けられた第１半導体スイッチ素子である。上記ＭＯＳトランジスタＴ１２は、ＣＭＯＳインバータＩＶ２を構成するＭＯＳトランジスタＴ２２のソースと電源との間に設けられた第１半導体スイッチ素子である。よって、ＭＯＳトランジスタＴ１１及びＴ１２がオフ状態の間は、ＣＭＯＳインバータＩＶ２は動作せず、後段回路ＬＡも動作しない。
【０００８】
上記作動制御回路３は、発振信号の振幅が小さい間、上記ＭＯＳトランジスタＴ１１及びＴ１２をオフ状態にする回路である。作動制御回路３は、ＣＭＯＳインバータＩＶ３０１と、ＣＭＯＳインバータＩＶ３０２と、ＣＭＯＳインバータＩＶ３０３と、ナンドゲートＮＤ１と、コンデンサＣ３３と、ＣＭＯＳインバータＩＶ３０４と、から構成されている。上記ＣＭＯＳインバータＩＶ３０１及びＣＭＯＳインバータＩＶ３０２は、発振信号が供給されている。ＣＭＯＳインバータＩＶ３０１は、発振信号の発振電位がＣＭＯＳインバータＩＶ１の反転電位（２．５Ｖ）よりも高い第２基準電位（３．０Ｖ）よりも高くなったとき５Ｖから０Ｖに反転する。ＣＭＯＳインバータ３０２は、発振信号の発振電位がＣＭＯＳインバータＩＶ１の反転電位（２．５Ｖ）よりも低い第１基準電位（２．０Ｖ）よりも低くなったとき出力が０Ｖから５Ｖに反転する。
【０００９】
ＣＭＯＳインバータＩＶ３０３は、ＣＭＯＳインバータＩＶ３０１の出力が入力されている。そして、ＣＭＯＳインバータＩＶ３０１及びＣＭＯＳインバータＩＶ３０３の出力はナンドゲートＮＤ１に供給されている。このナンドゲートＮＤ１の出力は、コンデンサＣ３３を介して電源に接続されている。
【００１０】
よって、発振開始時で発振信号の振幅が小さい間、即ち、発振信号の振幅が第１基準電位（２．０Ｖ）以上、かつ、第２基準電位（３．０Ｖ）以下の間、ナンドゲートＮＤ１の出力は、図８（Ｂ）に示すように、０Ｖとなる。その後、発振信号の振幅が大きくなって、発振信号の振幅が第１基準電位（２．０Ｖ）よりも低く、第２基準電位（３．０Ｖ）よりも高くなると、ナンドゲートＮＤ１の出力は、増減を繰り返しながら徐々に大きくなり５．０Ｖに近づく。
【００１１】
上記ＣＭＯＳインバータＩＶ３０４は、上述したナンドゲートＮＤ１の出力が入力されている。よって、図８（Ｃ）に示すように、発振信号の振幅が大きくなり、ナンドゲートＮＤ１の出力がＣＭＯＳインバータＩＶ３０４の反転電位（２．５Ｖ）を越えると、ＣＭＯＳインバータＩＶ３０４の出力が５Ｖから０Ｖに反転する。このＣＭＯＳインバータＩＶ３０４の出力はＭＯＳトランジスタＴ１２のゲートに供給されている。また、ＣＭＯＳインバータＩＶ３０４の出力は、ＣＭＯＳインバータＩＶ５によって反転された後に、ＭＯＳトランジスタＴ１１のゲートに供給される。
【００１２】
よって、発振信号の振幅が小さいうちは、ＣＭＯＳインバータＩＶ３０４の出力はＨレベル、ＣＭＯＳインバータＩＶ５の出力はＬレベルであるため、ＭＯＳトランジスタＴ１１及びＴ１２はオフ状態に保持されてＣＭＯＳインバータＩＶ２は動作しない。結果、図８（Ｄ）に示すように後段回路ＬＡにパルスが供給されないため後段回路ＬＡは動作しない。その後、水晶発振回路２の動作が安定して発振信号の振幅が大きくなると、ＣＭＯＳインバータＩＶ３０４及びＩＶ５の出力が反転して、ＭＯＳトランジスタＴ１１及びＴ１２がオン状態になり、ＣＭＯＳインバータＩＶ２が動作して後段回路ＬＡに図８（Ｄ）に示すようにデューティ５０％のパルスを出力し、後段回路ＬＡが動作する。
【００１３】
また、上記作動制御回路３の変形例として、図９に示すような発振制御回路１が提案されている（特許文献１）。同図に示すように、作動制御回路３は、ＣＭＯＳインバータＩＶ３０５と、ＭＯＳトランジスタＴ３１と、抵抗Ｒ３２と、コンデンサＣ３２と、ＣＭＯＳインバータＴ３０６と、から構成されている。上記ＣＭＯＳインバータＩＶ３０５は、発振信号が供給されている。ＣＭＯＳインバータＩＶ３０５は、図１０（Ｂ）に示すように、発振信号の発振電位がＣＭＯＳインバータＩＶ１の反転電位（２．５Ｖ）よりも低い第１基準電位（２．０Ｖ）よりも低くなったとき出力が０Ｖから５Ｖに反転する。
【００１４】
上記ＭＯＳトランジスタＴ３１は、ゲートにＣＭＯＳインバータＩＶ３０５の出力が供給されている。上記ＭＯＳトランジスタＴ３１及び抵抗Ｒ３２は、電源とグランドとの間に互いに直列接続されている。上記コンデンサＣ３２は、抵抗Ｒ３２に並列に接続されている。そして、上記抵抗Ｒ３２及びコンデンサＣ３２の接続点が、ＣＭＯＳインバータＩＶ３０６に供給されている。よって、発振開始時点で発振信号の振幅が小さい間、即ち、発振信号の振幅が第１基準電位（２．０Ｖ）以上の間、ＣＭＯＳインバータＩＶ３０６の入力は、図１０（Ｃ）に示すように、電源電圧５．０Ｖとなる。その後、発振信号の振幅が大きくなって、発振信号の振幅が第１基準電位（２．０Ｖ）よりも低くなると、ＣＭＯＳインバータＩＶ３０６の入力は、増減を繰り返しながら徐々に小さくなり０Ｖに近づく。
【００１５】
そして、図１０（Ｄ）に示すように、発振信号の振幅が大きくなり、ＣＭＯＳインバータＩＶ３０６の入力がＣＭＯＳインバータＩＶ３０６の反転電位（２．５Ｖ）を下回ると、ＣＭＯＳインバータＩＶ３０６の出力がＬレベルからＨレベルに反転する。このＣＭＯＳインバータＩＶ３０６の出力はＭＯＳトランジスタＴ１１のゲートに供給されている。また、ＣＭＯＳインバータＩＶ３０６の出力は、ＣＭＯＳインバータＩＶ６によって反転された後に、ＭＯＳトランジスタＴ１２のゲートに供給される。
【００１６】
よって、図７の発振制御回路１と同様に、発振信号の振幅が小さいうちは、ＣＭＯＳインバータＩＶ３０６の出力はＬレベル、ＣＭＯＳインバータＩＶ６の出力はＨレベルであるため、ＭＯＳトランジスタＴ１１及びＴ１２はオフ状態に保持されてＣＭＯＳインバータＩＶ２は動作しない。結果、図１０（Ｅ）に示すように後段回路ＬＡにパルスが供給されないため後段回路ＬＡが動作しない。その後、水晶発振回路２の動作が安定して発振信号の振幅が大きくなると、ＣＭＯＳインバータＩＶ３０６及びＩＶ６の出力が反転して、ＭＯＳトランジスタＴ１１及びＴ１２がオン状態となり、ＣＭＯＳインバータＩＶ２が動作して後段回路ＬＡに図１０（Ｅ）に示すようにデューティ５０％のパルスを出力し、後段回路ＬＡが動作する。
【００１７】
しかしながら、図７に示す発振制御回路１は、作動制御回路３内において図８（Ｂ）に示すように、発振信号の振幅が大きくなると増減しながら増加する信号がＣＭＯＳインバータＩＶ３０４に入力され、その入力がＣＭＯＳインバータＩＶ３０４の反転電位を超えると、ＭＯＳトランジスタＴ１１及びＴ１２がオフ状態からオン状態になる。このため、図１１（Ａ）に示すように、ＣＭＯＳインバータＩＶ３０４の入力が反転電位（２．５Ｖ）近くで増減すると、図１１（Ｂ）に示すように、ＣＭＯＳインバータＩＶ３０４の出力が５Ｖ、０Ｖを繰り返した後に５Ｖに安定する。このため、発振開始時にデューティが安定しない、という問題があった。
【００１８】
図９に示す発振制御回路１も同様に、作動制御回路３内において図１０（Ｃ）に示すように、発振信号の振幅が大きくなると増減しながら減少する信号がＣＭＯＳインバータＩＶ３０６に入力され、その入力がＣＭＯＳインバータＩＶ３０６の反転電位を下回ると、ＭＯＳトランジスタＴ１１及びＴ１２がオフ状態からオン状態になる。このため、図１２（Ａ）に示すように、ＣＭＯＳインバータＩＶ３０６の入力が反転電位（２．５Ｖ）近くで増減すると、図１２（Ｂ）に示すように、ＣＭＯＳインバータＩＶ３０６の出力がＬレベル、Ｈレベルを繰り返した後にＬレベルに安定する。このため、発振開始時にデューティが安定しない、という問題があった。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】特開平４−２９１８０８号公報
【発明の概要】
【発明が解決しようとする課題】
【００２０】
そこで、本発明は、発振開始時からデューティが５０％に安定する発振制御回路を提供することを課題とする。
【課題を解決するための手段】
【００２１】
上述した課題を解決するためになされた請求項１記載の発明は、発振用ＣＭＯＳインバータと該発振用ＣＭＯＳインバータの出力端子−入力端子間に接続された水晶振動子とを有する水晶発振回路と、前記水晶発振回路から出力される発振信号を入力する出力用ＣＭＯＳインバータと、前記出力用ＣＭＯＳインバータに対する電源供給をオンオフする第１半導体スイッチ素子、または、前記出力用ＣＭＯＳインバータの出力を短絡する第２半導体スイッチ素子と、前記発振信号の発振電位が前記発振用ＣＭＯＳインバータの反転電位よりも低い第１基準電位よりも低くなるまで、または、前記発振信号の発振電位が前記発振用ＣＭＯＳインバータの反転電位よりも高い第２基準電位よりも高くなるまで、前記第１半導体スイッチ素子をオフ状態、または、前記第２半導体スイッチ素子をオン状態に保持する作動制御回路と、を備えた発振制御回路において、前記作動制御回路は、前記発振信号が前記第１基準電位よりも低くなったとき、または、前記発振信号が前記第２基準電位よりも高くなったとき、出力が反転する第１比較器と、前記第１比較器の後段に設けた抵抗とコンデンサとからなるフィルタと、前記フィルタの出力が閾値を越える、又は、下回ったとき、出力が反転する第２比較器と、を有することを特徴とする発振制御回路に存する。
【００２２】
請求項２記載の発明は、前記作動制御回路は、電源とグランドとの間に互いに直列接続されて設けられた第３半導体スイッチ手段及び抵抗をさらに有し、前記フィルタの出力が、前記第３半導体スイッチ手段のゲートに供給されていることを特徴とする請求項１に記載の発振制御回路に存する。
【発明の効果】
【００２３】
以上説明したように請求項１記載の発明によれば、フィルタを設けることにより、単調増加、単調減少する信号が第２比較器に入力されるため、発振開始時からデューティが５０％に安定する発振制御回路を提供することができる。
【００２４】
請求項２記載の発明によれば、第３半導体スイッチ手段の前にフィルタを設けることにより、第３半導体スイッチ手段のゲート電圧が徐々に上昇又は減少するため、ＭＯＳトランジスタＴ３１のオン時のノイズを減少することができる。
【図面の簡単な説明】
【００２５】
【図１】第１実施形態における本発明の発振制御回路を示す回路図である。
【図２】第１実施形態、第２実施形態及び第３実施形態におけるＣＭＯＳインバータの入出力特性を示すグラフである。
【図３】図１に示す発振制御回路のａ点〜ｇ点のタイムチャートである。
【図４】第２実施形態における作動制御回路を示す回路図である。
【図５】図４に示す作動制御回路を組み込んだ発振制御回路のａ点〜ｅ点、図１に示す発振制御回路のｇ点のタイムチャートである。
【図６】第３実施形態における作動制御回路を示す回路図である。
【図７】従来の発振制御回路の一例を示す回路図である。
【図８】図７に示す発振制御回路のａ点〜ｆ点のタイムチャートである。
【図９】従来の発振制御回路の一例を示す回路図である。
【図１０】図９に示す発振制御回路のａ点〜ｄ点のタイムチャートである。
【図１１】従来の問題点を説明するための図である。
【図１２】従来の問題点を説明するための図である。
【発明を実施するための形態】
【００２６】
第１実施形態
以下、本発明の第１実施形態を図面に基づいて説明する。同図に示すように、発振制御回路１は、水晶発振回路２と、出力用ＣＭＯＳインバータとしてのＣＭＯＳインバータＩＶ２と、第１半導体スイッチ素子としてのＭＯＳトランジスタＴ１１及びＴ１２と、第２半導体スイッチ素子としてのＭＯＳトランジスタＴ２と、作動制御回路３と、ＣＭＯＳインバータＩＶ４と、を備えている。
【００２７】
上記水晶発振回路２は、発振用ＣＭＯＳインバータとしてのＣＭＯＳインバータＩＶ１と、水晶振動子ＱＺと、帰還抵抗Ｒｆと、コンデンサＣ１１及びＣ１２と、から構成されている。上記ＣＭＯＳインバータＩＶ１は、図２（Ａ）に示すような入出力特性（伝達特性）を有しており、その反転電位（論理しきい値）は２．５Ｖである。ここでいう反転電位とは、入出力特性における立ち下り開始入力電圧と立ち下がり終了入力電圧との中点の入力電圧であり、通常は出力電圧が電源電圧（５Ｖ）の半分（２．５Ｖ）のときの入力電圧である。
【００２８】
上記水晶振動子ＱＺは、ＣＭＯＳインバータＩＶ１の出力端子−入力端子間に接続されている。上記帰還抵抗Ｒｆは、水晶振動子ＱＺに対して並列にＣＭＯＳインバータＩＶ１の出力端子−入力端子間に接続されている。コンデンサＣ１１は、ＣＭＯＳインバータＩＶ１の入力端子−グランド間に接続されている。コンデンサＣ１２は、ＣＭＯＳインバータＩＶ１の出力端子−グランド間に接続されている。上述した構成の水晶発振回路２は、ＣＭＯＳインバータＩＶ１の出力端子から図３（Ａ）に示すような発振信号を出力する。即ち、発振信号は、発振開始時は微少振幅となり、その後、振幅が徐々に大きくなり通常振幅に安定する。
【００２９】
上記ＣＭＯＳインバータＩＶ２は、図１に示すように、互いに直列接続されたＮチャンネルのＭＯＳトランジスタＴ２１及びＰチャンネルのＭＯＳトランジスタＴ２２から構成されている。このＣＭＯＳインバータＩＶ２には、上述した水晶発振回路２からの図３（Ａ）に示す発振信号が供給される。ＣＭＯＳインバータＩＶ２は、上述したＣＭＯＳインバータＩＶ１と同様に図２（Ａ）に示すような入出力特性を有している。即ち、ＣＭＯＳインバータＩＶ１とＣＭＯＳインバータＩＶ２との反転電位は同一の２．５Ｖである。よって、水晶発振回路２から発振信号が入力されると、ＣＭＯＳインバータＩＶ２はデューティ５０％のパルスを後段回路ＬＡに対して出力する。
【００３０】
上述したＭＯＳトランジスタＴ１１は、ＣＭＯＳインバータＩＶ２を構成するＭＯＳトランジスタＴ２１のソースとグランドとの間に設けられた半導体スイッチ素子である。上記ＭＯＳトランジスタＴ１２は、ＣＭＯＳインバータＩＶ２を構成するＭＯＳトランジスタＴ２２のソースと電源との間に設けられた半導体スイッチ素子である。ＭＯＳトランジスタＴ１１及びＴ１２は、ＣＭＯＳインバータＩＶ２に対する電源供給をオンオフするスイッチである。
【００３１】
詳しくは、ＭＯＳトランジスタＴ１１及びＴ１２をオフ状態にすると、ＣＭＯＳインバータＩＶ２に対する電源供給が遮断されて、水晶発振回路２からの発振信号がＣＭＯＳインバータＩＶ２に供給されてもＣＭＯＳインバータＩＶ２が動作せずに、後段回路ＬＡにパルスが出力されることがなく、後段回路ＬＡが動作しない。一方、ＭＯＳトランジスタＴ１１及びＴ１２をオン状態にすると、ＣＭＯＳインバータＩＶ２に対して電源が供給され、水晶発振回路２からの発振信号がＣＭＯＳインバータＩＶ２に供給されるとＣＭＯＳインバータＩＶ２から後段回路ＬＡに対してパルスが出力されて、後段回路ＬＡが動作する。
【００３２】
上述したＭＯＳトランジスタＴ２は、ＣＭＯＳインバータＩＶ２の出力とグランドとの間に設けられた半導体スイッチ素子である。上記ＭＯＳトランジスタＴ２は、ＣＭＯＳインバータＩＶ２の出力を短絡するスイッチである。即ち、ＭＯＳトランジスタＴ２をオン状態にすると、ＣＭＯＳインバータＩＶ２の出力が短絡され、水晶発振回路２からの発振信号がＣＭＯＳインバータＩＶ２に供給されてもＣＭＯＳインバータＩＶ２から後段回路ＬＡにパルスが出力されることがなく、後段回路ＬＡが動作しない。一方、ＭＯＳトランジスタＴ２をオフ状態にすると、水晶発振回路２からの発振信号がＣＭＯＳインバータＩＶ２に供給されるとＣＭＯＳインバータＩＶ２から後段回路ＬＡに対してパルスが出力されて、後段回路ＬＡが動作する。
【００３３】
作動制御回路３は、発振信号の振幅が小さい間、上記ＭＯＳトランジスタＴ１１及びＴ１２をオフ状態にする回路である。作動制御回路３は、第１比較器としてのＣＭＯＳインバータＩＶ３１と、ＣＭＯＳインバータＩＶ３２と、ローパスフィルタ３１と、第３半導体スイッチ素子としてのＰチャンネルのＭＯＳトランジスタＴ３１と、抵抗Ｒ３２と、第２比較器としてのＣＭＯＳインバータＩＶ３３と、を備えている。
【００３４】
上記ＣＭＯＳインバータＩＶ３１は、図２（Ｂ）に示すような入出力特性（伝達特性）を有しており、その反転電位は２．０Ｖである。即ち、ＣＭＯＳインバータＩＶ３１は、図３（Ｂ）に示すように、発振信号がＣＭＯＳインバータＩＶ１の反転電位（２．５Ｖ）よりも低い第１基準電位（２．０Ｖ）よりも低くなったとき、出力が０Ｖから５Ｖに反転する第１比較器として働く。上記ＣＭＯＳインバータＩＶ３２は、図３（Ｃ）に示すように、ＣＭＯＳインバータＩＶ３１の出力を反転する。
【００３５】
上記ローパスフィルタ３１は、抵抗Ｒ３１と、コンデンサＣ３１と、から構成されている。ローパスフィルタ３１は、ＣＭＯＳインバータＩＶ３２からのパルスを平滑化して、図３（Ｄ）に示すように単調減少する出力となる。即ち、水晶発振回路２からの発振信号の振幅が大きくなり発振電位が２．０Ｖよりも低くなり、ＣＭＯＳインバータＩＶ３２からＬレベルのパルスが出力されると、ローパスフィルタ３１からは単調減少する信号が出力される。
【００３６】
このローパスフィルタ３１の後段には、上記ＭＯＳトランジスタＴ３１及び抵抗Ｒ３２からなる直列回路と、ＣＭＯＳインバータＩＶ３３と、が設けられている。上記ＭＯＳトランジスタＴ３１のゲートには、ローパスフィルタ３１からの出力が入力される。ＭＯＳトランジスタＴ３１及び抵抗Ｒ３２の接続点は、ＣＭＯＳインバータＩＶ３３の入力に接続されている。このＣＭＯＳインバータＩＶ３３は、図２（Ａ）に示すような入出力特性を有している。
【００３７】
よって、水晶発振回路２からの発振信号が小さく、ローパスフィルタ３１からの出力が５Ｖの間はＭＯＳトランジスタＴ３１はオフ状態となり、図３（Ｅ）に示すように、ＭＯＳトランジスタＴ３１と抵抗Ｒ３２との接続点電圧が０Ｖとなる。このため、図３（Ｆ）に示すように、水晶発振回路２からの発振信号が小さい間はＣＭＯＳインバータＩＶ３３の出力は５Ｖとなる。
【００３８】
一方、水晶発振回路２からの発振信号が大きくなりローパスフィルタ３１から単調減少する信号が出力され、ローパスフィルタ３１の出力がＭＯＳトランジスタＴ３１のカットオフ電圧を超えるとＭＯＳトランジスタＴ３１が導通して、ＭＯＳトランジスタＴ３１と抵抗Ｒ３２との接続点電圧は、図３（Ｅ）に示すように、単調増加して電源電圧５Ｖに飽和する。このとき、ＭＯＳトランジスタＴ３１と抵抗Ｒ３２との接続点電圧がＣＭＯＳインバータＩＶ３３の反転電位（２．５Ｖ）を超えると、図３（Ｆ）に示すように、ＣＭＯＳインバータＩＶ３３の出力は５Ｖから０Ｖに反転する。
【００３９】
このＣＭＯＳインバータＩＶ３３の出力は、図１に示すように、ＭＯＳトランジスタＴ１２のゲート及びＭＯＳトランジスタＴ２に供給されている。また、ＣＭＯＳインバータＩＶ３３の出力は、ＣＭＯＳインバータＩＶ４によって反転された後にＭＯＳトランジスタＴ１１のゲートに供給される。よって、発振信号の振幅が小さいうちはＣＭＯＳインバータＩＶ３３の出力は５Ｖ、ＣＭＯＳインバータＩＶ４の出力はＬレベルであるため、ＭＯＳトランジスタＴ１１及びＴ１２はオフ状態に保持されてＣＭＯＳインバータＩＶ２は動作しない。また、ＭＯＳトランジスタＴ２はオン状態に保持されてＣＭＯＳインバータＩＶ２の出力が短絡される。
【００４０】
結果、図３（Ｇ）に示すように後段回路ＬＡにパルスが供給されないため後段回路ＬＡは動作しない。その後、水晶発振回路２の動作が安定して発振信号の振幅が大きくなると、ＣＭＯＳインバータＩＶ３３及びＩＶ４の出力が反転して、ＭＯＳトランジスタＴ１１及びＴ１２がオン状態になると共にＭＯＳトランジスタＴ２がオフ状態になり、ＣＭＯＳインバータＩＶ２が動作して後段回路ＬＡに図３（Ｇ）に示すようにデューティ５０％のパルスを出力し、後段回路ＬＡが動作する。
【００４１】
上述した発振制御回路１によれば、ローパスフィルタ３１を設けることにより、単調増加する信号がＣＭＯＳインバータＩＶ３３に入力されるため、発振開始時からデューティを５０％に安定することができる。
【００４２】
また、上述した発振制御回路１によれば、ＭＯＳトランジスタＴ３１の前にローパスフィルタ３１を設けることにより、ＭＯＳトランジスタＴ３１のゲート電圧が徐々に減少するため、ＭＯＳトランジスタＴ３１のオン時のノイズを低減することができる。
【００４３】
なお、上述した第１実施形態では、第１比較器としてのＣＭＯＳインバータＩＶ３１は発振信号の発振電位が第１基準電位（２．５Ｖ）よりも低くなったとき出力が０Ｖから５Ｖに反転するものであったが、本発明はこれに限ったものではない。第１比較器としては、発振信号の発振電位が第１基準電位よりも低くなったとき出力が反転するものであればよく、例えば５Ｖから０Ｖに反転するものであってもよい。
【００４４】
第２実施形態
次に本発明の第２実施形態を図４及び図５に基づいて説明する。第１実施形態と第２実施形態とで異なる点は、作動制御回路３の構成である。図４に示すように、作動制御回路３は、第１比較器として働くＣＭＯＳインバータＩＶ３４と、ＭＯＳトランジスタＴ３１と、抵抗Ｒ３２と、コンデンサＣ３２と、ローパスフィルタ３１と、ＣＭＯＳインバータＩＶ３５と、を備えている。上記ＣＭＯＳインバータＩＶ３４は、水晶発振回路２からの発振信号が供給されている。ＣＭＯＳインバータＩＶ３４は、図５（Ｂ）に示すように、発振信号の発振電位がＣＭＯＳインバータＩＶ１の反転電位（２．５Ｖ）よりも高い第２基準電位（３．０Ｖ）よりも高くなったとき出力が５Ｖから０Ｖに反転する。
【００４５】
第１実施形態では、ローパスフィルタ３１の後段にＭＯＳトランジスタＴ３１及び抵抗Ｒ３２が設けられていたが、第２実施形態ではローパスフィルタ３１の前段にＭＯＳトランジスタＴ３１及び抵抗Ｒ３２が設けられている。また、上記抵抗Ｒ３２に並列にコンデンサＣ３２が設けられている。上記ＭＯＳトランジスタＴ３１のゲートには、上述したＣＭＯＳインバータＩＶ３４の出力が入力されている。よって、発振信号の振幅が小さくＣＭＯＳインバータＩＶ３４の出力がＨレベルの間、ＭＯＳトランジスタＴ３１はオフ状態となり、ローパスフィルタ３１には０Ｖが入力される。
【００４６】
一方、発振信号の振幅が大きくなり第２基準電位（２．５Ｖ）を上回るようになると、図５（Ｂ）に示すように、ＣＭＯＳインバータＩＶ３４の出力は５Ｖ、０Ｖを繰り返すパルス状になる。よって、ＭＯＳトランジスタＴ３１はオンオフを繰り返す。上記コンデンサＣ３２は、ＭＯＳトランジスタＴ３１がオフ状態のときは抵抗Ｒ３２で放電され、ＭＯＳトランジスタＴ３１がオン状態のときは充電される。よって、ローパスフィルタ３１の入力は、図５（Ｃ）に示すように、増減を繰り返しながら徐々に増加する。
【００４７】
ローパスフィルタ３１は、図５（Ｃ）に示すような入力を平滑化して、図５（Ｄ）に示すように単調増加する出力となる。ＣＭＯＳインバータＩＶ３５は、第２比較器として働き、図５（Ｅ）に示すように、ローパスフィルタ３１の出力が閾値としての反転電位（２．５Ｖ）を下回ると５Ｖから０Ｖに反転する。ＭＯＳインバータＩＶ３５の出力は第１実施形態と同様にＭＯＳトランジスタＴ１２及びＭＯＳトランジスタＴ２のゲートに供給されている。また、ＣＭＯＳインバータＩＶ３５の出力は、ＣＭＯＳインバータＩＶ４によって反転された後に、ＭＯＳトランジスタＴ１１のゲートに供給される。作動制御回路３を図４に示すような構成にしてもＣＭＯＳインバータＩＶ２の出力は第１実施形態と同様に図５（Ｇ）に示すように、発振信号が小さい間は後段回路ＬＡに対してパルスを出力せずに、発振信号の振幅が大きくなってから後段回路ＬＡに対してパルスが出力されるようになる。
【００４８】
第３実施形態
次に本発明の第３実施形態を図６に基づいて説明する。第２実施形態では抵抗Ｒ３２と並列にコンデンサＣ３２を設けていたが、第３実施形態ではＭＯＳトランジスタＴ３１と抵抗Ｒ３２との接続点電圧を直接、ローパスフィルタ３１に対して供給している。これにより、ローパスフィルタ３１には、図５（Ｂ）に示すようなパルスが供給される。ローパスフィルタ３１は、図５（Ｂ）に示すようなパルスを平滑化して、図５（Ｄ）に示すようにパルスのデューティに応じた値まで単調増加する出力となる。よって、作動制御回路３を図６に示すような構成にしてもＣＭＯＳインバータＩＶ２の出力は第１及び第２実施形態と同様に、発振信号が小さい間は後段回路ＬＡに対してパルスを出力せずに、発振信号の振幅が大きくなってから後段回路ＬＡに対してパルスが出力されるようになる。
【００４９】
なお、上述した第１実施形態では、第１比較器としてＣＭＯＳインバータＩＶ１の反転電位（２．５Ｖ）よりも低い第１基準電位（２．０Ｖ）よりも低くなったとき、出力が反転するＣＭＯＳインバータＩＶ３１を設けていたが、本発明はこれに限ったものではない。例えば、ＣＭＯＳインバータＩＶ３１の代わりに、ＣＭＯＳインバータＩＶ１の反転電位（２．５Ｖ）よりも高い第２基準電位（３．０Ｖ）よりも高くなったときに、出力が反転するＣＭＯＳインバータを設けてもよい。
【００５０】
また、ＣＭＯＳインバータＩＶ３１に加えてＣＭＯＳインバータＩＶ１の反転電位（２．５Ｖ）よりも高い第２基準電位（３．０Ｖ）よりも高くなったときに出力が反転するＣＭＯＳインバータを設けて、発振信号が第１基準電位（２．０Ｖ）よりも低くなったときと第２基準電位（３．０Ｖ）よりも高くなったときとに０Ｖから５Ｖまたは５Ｖから０Ｖに反転する信号をローパスフィルタ３１に出力するようにしてもよい。
【００５１】
また、上述した第２及び第３実施形態では、第１比較器としてＣＭＯＳインバータＩＶ１の反転電位（２．５Ｖ）よりも高い第２基準電位（３．０）よりも高くなったとき、出力が反転するＣＭＯＳインバータＩＶ３４を設けていたが、本発明はこれに限ったものではない。例えば、ＣＭＯＳインバータＩＶ３４の代わりに、ＣＭＯＳインバータＩＶ１の反転電位（２．５Ｖ）よりも低い第１基準電位（２．５Ｖ）よりも低くなったときに、出力が反転するＣＯＭＳインバータを設けても良い。
【００５２】
また、ＣＭＯＳインバータＩＶ３４に加えてＣＭＯＳインバータＩＶ１の反転電位（２．５Ｖ）よりも低い第１基準電位（２．０Ｖ）よりも低くなったときに出力が反転するＣＯＭＳインバータを設けて、発振信号が第１基準電位第１基準電位（２．０Ｖ）よりも低くなったときと第２基準電位（３．０Ｖ）よりも高くなったときとに０Ｖから５Ｖまたは５Ｖから０Ｖに反転する信号をローパスフィルタ３１に出力するようにしてもよい。
【００５３】
また、上述した第１〜第３実施形態では、第１比較器、第２比較器としてＣＭＯＳインバータを用いていたが、本発明はこれに限ったものではない。第１比較器及び第２比較器として、例えばオペアンプから構成されるコンパレータを用いてもよい。
【００５４】
また、上述した第１〜第３実施形態では、ＭＯＳトランジスタＴ３１としてＰチャンネルを用いていたが本発明はこれに限ったものではない。Ｐチャンネルの代わりにＮチャンネルを用いても良い。
【００５５】
また、前述した実施形態は本発明の代表的な形態を示したに過ぎず、本発明は、実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。
【符号の説明】
【００５６】
１        発振制御回路
２        水晶発振回路
３        作動制御回路
３１      ローパスフィルタ
ＩＶ１    ＣＭＯＳインバータ（発振用ＣＭＯＳインバータ）
ＩＶ２    ＣＭＯＳインバータ（出力用ＣＭＯＳインバータ）
ＩＶ３１  ＣＭＯＳインバータ（第１比較器）
ＩＶ３３  ＣＭＯＳインバータ（第２比較器）
Ｔ１１    ＭＯＳトランジスタ（第１半導体スイッチ素子）
Ｔ１２    ＭＯＳトランジスタ（第１半導体スイッチ素子）
Ｔ２      ＭＯＳトランジスタ（第２半導体スイッチ素子）
Ｔ３１    ＭＯＳトランジスタ（第３半導体スイッチ素子）
ＱＺ      水晶振動子
Ｒ３２    抵抗
Ｃ３１    コンデンサ
【図１】
2010245715.tif 000003
【図２】
2010245715.tif 000004
【図３】
2010245715.tif 000005
【図４】
2010245715.tif 000006
【図５】
2010245715.tif 000007
【図６】
2010245715.tif 000008
【図７】
2010245715.tif 000009
【図８】
2010245715.tif 000010
【図９】
2010245715.tif 000011
【図１０】
2010245715.tif 000012
【図１１】
2010245715.tif 000013
【図１２】
2010245715.tif 000014