(57)【要約】【課題】フィールドプレートを設けることによって、半導体装置のゲート電極及びドレイン電極間における電解集中を、効率良く緩和する。【解決手段】下地11と、この下地の下地面11aに、互いに離間しかつ対向して形成された第１及び第２主電極29a及び29bを具えている。また、下地面に、第１及び第２主電極間に挟み込まれて形成されたゲート電極27を具えている。さらに、ゲート電極と第１主電極との間に露出した下地面には、第１下地面保護膜31aが形成されている。また、ゲート電極と第２主電極との間に露出した下地面には、第２下地面保護膜31bが形成されている。そして、ゲート電極の上側表面27aから、このゲート電極の第２主電極と対向する側の側面27b、第２下地面保護膜に渡って、一体的に被覆するフィールドプレート43が形成されている。さらに、フィールドプレートと第２下地面保護膜との境界面47は、下地面側に凸状に湾曲している傾斜面である。【選択図】図２
2010118515.tif 000002
【特許請求の範囲】
【請求項１】
下地と、
該下地の下地面に、互いに離間しかつ対向して形成された第１及び第２主電極と、
前記下地面に、前記第１及び第２主電極間に挟み込まれて形成されたゲート電極と、
該ゲート電極と前記第１主電極との間に露出した前記下地面に形成されている第１下地面保護膜、及び前記ゲート電極と前記第２主電極との間に露出した前記下地面に形成されている第２下地面保護膜と、
前記ゲート電極の上側表面から、前記ゲート電極の、前記第２主電極と対向する側の側面、及び前記第２下地面保護膜に渡って、一体的に被覆して形成されているフィールドプレートと
を具え、
前記フィールドプレートと前記第２下地面保護膜との境界面が、前記下地面側に凸状に湾曲している傾斜面である
ことを特徴とする半導体装置。
【請求項２】
下地と、
該下地の下地面に、互いに離間しかつ対向して形成された第１及び第２主電極と、
前記下地面に、前記第１及び第２主電極間に挟み込まれて形成されたゲート電極と、
該ゲート電極と前記第１主電極との間に露出した前記下地面に形成されている第１下地面保護膜、及び前記ゲート電極と前記第２主電極との間に露出した前記下地面に形成されている第２下地面保護膜と、
前記ゲート電極の上側表面から、前記ゲート電極の、前記第２主電極と対向する側の側面に渡って、一体的に被覆して形成されているフィールドプレートと
を具え、
前記フィールドプレートは、前記下地面との対向面が、前記下地面に対して凹状に湾曲した傾斜として、前記第２下地面保護膜と離間している
ことを特徴とする半導体装置。
【請求項３】
下地の下地面に、互いに離間しかつ対向して形成された第１及び第２主電極と、前記下地面に、前記第１及び第２主電極間に挟み込まれて形成されたゲート電極と、該ゲート電極と前記第１主電極との間に露出した前記下地面に形成されている第１下地面保護膜、及び前記ゲート電極と前記第２主電極との間に露出した前記下地面に形成されている第２下地面保護膜とを具えている当該下地を用意する第１工程と、
前記ゲート電極の、前記第２主電極と対向する側の周辺領域の、前記第２下地面保護膜を部分的に除去することによって、該除去領域を、前記第２下地面保護膜の上側表面から前記ゲート電極に向かって、前記下地面側に凸状に湾曲した傾斜面、及び前記ゲート電極の、前記第２主電極と対向する側の側面によって画成された溝部とする第２工程と、
該溝部を埋め込むとともに、前記ゲート電極の上側表面から、前記第２主電極と対向する側の側面に渡って、一体的に被覆するようにフィールドプレートを形成する第３工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項４】
下地の下地面に、互いに離間しかつ対向して形成された第１及び第２主電極と、前記下地面に、前記第１及び第２主電極間に挟み込まれて形成されたゲート電極と、該ゲート電極と前記第１主電極との間に露出した前記下地面に形成されている第１下地面保護膜、及び前記ゲート電極と前記第２主電極との間に露出した前記下地面に形成されている第２下地面保護膜とを具えている当該下地を用意する第１工程と、
前記ゲート電極を露出させ、かつ前記第１及び第２主電極と第１及び第２下地面保護膜を被覆する第１レジスト層であって、前記第１及び第２主電極を被覆する領域から、前記ゲート電極に向かって厚みが順次減少し、かつ表面が前記下地面に対して凹状に湾曲している当該第１レジスト層を形成する第２工程と、
該第１レジスト層の表面を被覆する第２レジスト層であって、開口端から該第２レジスト層の厚み方向に順次拡張して、前記第１レジスト層の表面に至る開口部から、前記ゲート電極の上側表面、前記ゲート電極の前記第２主電極と対向する側面、及び該側面側の前記第１レジスト層の表面を露出させる当該第２レジスト層を形成する第３工程と、
前記ゲート電極の上側表面から、前記ゲート電極の前記第２主電極と対向する側面、及び該側面側の前記第１レジスト層の表面に渡って、一体的に被覆するフィールドプレートを形成し、しかる後、前記第１及び第２レジスト層を除去する第４工程と
を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置に関し、フィールドプレートを設けることによってゲート電極及びドレイン電極間に生じる電界集中を緩和する方法に関する。
【背景技術】
【０００２】
従来から、２次元電子ガス（以下、２ＤＥＧとも称する）層を電流通路として使用した電界効果トランジスタとして、ＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）が周知である。ＨＥＭＴは、例えば、不純物が導入されていないＧａＮを材料とした電子走行層、及びこの電子走行層の上側にＡｌＧａＮを材料として形成された電子供給層を含む下地を有する。また、ＨＥＭＴは、下地の上側にゲート電極と、このゲート電極を挟んで配置されたソース電極及びドレイン電極とを有する。周知の通り、このようなＨＥＭＴでは、電子走行層及び電子供給層のヘテロ接合面の、ピエゾ分極と自発分極とのいずれか一方、または両方に基づいて、電子走行層に２ＤＥＧ層が生じる。そして、電子供給層の膜厚方向の抵抗値が小さく、また膜厚方向に直交する方向の抵抗値が大きいため、ドレイン電極とソース電極との間の電流は、２ＤＥＧ層を流れる。
【０００３】
このように、２ＤＥＧ層を利用することにより、ＨＥＭＴは、高温動作、高速スイッチング動作、大電力動作等の点において、優れた電子素子を実現する材料として期待を集めている。
【０００４】
ところで、ＨＥＭＴでは、交流動作時において、電子供給層の表面に負電荷が発生する。そしてこの負電荷の発生に起因して、電子走行層を流れる最大ドレイン電流が直流動作時の最大ドレイン電流よりも低減する、いわゆる電流コラプスという現象が発生する。
【０００５】
この電流コラプスを抑制するために、ゲート電極、ソース電極、及びドレイン電極から露出した下地の上側表面に、ＳｉＮを材料とした下地面保護膜を形成する方法が従来周知である。しかし、ＨＥＭＴでは、電子供給層の上側表面に、ＳｉＮ下地面保護膜を設けることに起因して、ソース及びドレイン間の耐圧が低下するという問題が生じる。
【０００６】
そこで、このような耐圧低下を抑制するために、ゲート電極の上側表面から、ゲート電極のドレイン電極と対向する側面にフィールドプレートを設けることによって電界の集中を緩和させ、耐圧の向上を図る半導体装置の構造が周知である（例えば、非特許文献１参照）。
【０００７】
以下、図５を参照して、非特許文献１に開示された半導体装置について説明する。
【０００８】
図５は、上述の従来技術による半導体装置を説明する図であり、この半導体装置を、矢印で示したゲート長方向に沿って切り取った断面の切り口を示してある。
【０００９】
この非特許文献１に開示された半導体装置１１９は、下地１０１と、この下地１０１の下地面１０１ａに、互いに離間しかつ対向して形成された第１及び第２主電極１０３ａ及び１０３ｂとを具えている。また、この半導体装置１１９は、下地面１０１ａに、第１及び第２主電極１０３ａ及び１０３ｂ間に挟み込まれて形成されたゲート電極１０５を具えている。さらに、ゲート電極１０５と第１主電極１０３ａとの間に露出した下地面１０１ａには、第１下地面保護膜１０７が、また、ゲート電極１０５と第２主電極１０３ｂとの間に露出した下地面１０１ａには、第２下地面保護膜１０９が、それぞれ形成されている。そして、ゲート電極１０５の上側表面１０５ａから、ゲート電極１０５の第２主電極１０３ｂと対向する側の側面１０５ｂ、及び第２下地面保護膜１０９に渡って、一体的に被覆して形成されているフィールドプレート１１１とを具えている。
【００１０】
上述の半導体装置１１９では、このような構成において、第１主電極１０３ａをソース電極として、また、第２主電極１０３ｂをドレイン電極としてそれぞれ使用する。その結果、半導体装置１１９の駆動時において、ゲート電極１０５、及び第２主電極１０３ｂすなわちドレイン電極間において発生する電界集中は、ゲート電極１０５の側面１０５ｂと第２下地面保護膜１０９の上側表面１０９ａとが接触する端部１１３、及びフィールドプレート１１１と第２下地面保護膜１０９の上側表面１０９ａとの境界面１１７の、ゲート長方向における第２主電極１０３ｂ側の端部１１５の２点に分散される。
【００１１】
一方、フィールドプレートを具える半導体装置において、フィールドプレートと第２下地面保護膜の上側表面との境界面を、下地面に対して傾斜面とする構造が周知である（例えば、非特許文献２参照）。
【非特許文献１】ＴＥＣＨＮＩＣＡＬ  ＲＥＰＯＲＴ  ｏｆ  ＩＥＩＣＥ  ＥＤ２００２−２１４、ＣＰＭ２００２−１０５（２００２−１０）ｐｐ．２９−３４
【非特許文献２】ＩＥＩＣＥ  Ｔｅｃｈｎｉｃａｌ  Ｒｅｐｏｒｔ  ＥＤ２００７−１６５、ＣＰＭ２００７−９１、ＬＱＥ２００７−６６（２００７−１０）ｐｐ．４７−５１
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、電界集中を上述した端部１１３及び１１５の２点に分散するのみでは、電界集中の緩和が不十分であった。
【００１３】
また、非特許文献２に開示された半導体装置では、フィールドプレート１１１と第２下地面保護膜の上側表面との境界面を、平坦面状の傾斜面としており、電界集中の緩和が不十分であった。
【００１４】
そこで、この発明の目的は、従来技術による半導体装置と比して、より効率良くゲート電極及びドレイン電極間における電界集中を緩和できるフィールドプレートを具えた半導体装置、及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１５】
上述の目的の達成を図るため、この発明の第１の要旨によれば、半導体装置は、以下の特徴を有する。
【００１６】
すなわち、第１の要旨による半導体装置は、下地と、この下地の下地面に、互いに離間しかつ対向して形成された第１及び第２主電極を具えている。また、第１の要旨による半導体装置は、下地面に、第１及び第２主電極間に挟み込まれて形成されたゲート電極を具えている。さらに、ゲート電極と第１主電極との間に露出した下地面には、第１下地面保護膜が形成されている。また、ゲート電極と第２主電極との間に露出した下地面には、第２下地面保護膜が形成されている。そして、ゲート電極の上側表面から、このゲート電極の第２主電極と対向する側の側面、第２下地面保護膜に渡って、一体的に被覆するフィールドプレートが形成されている。さらに、フィールドプレートと第２下地面保護膜との境界面は、下地面側に凸状に湾曲している傾斜面である。
【００１７】
また、この発明の第１の要旨による半導体装置の製造方法は、以下の第１工程から第３工程までの各工程を含む。
【００１８】
すなわち、まず、第１工程では、下地の下地面に、互いに離間しかつ対向して形成された第１及び第２主電極と、下地面に、第１及び第２主電極間に挟み込まれて形成されたゲート電極と、ゲート電極と第１主電極との間に露出した下地面に形成されている第１下地面保護膜、及びゲート電極と第２主電極との間に露出した下地面に形成されている第２下地面保護膜とを具えている当該下地を用意する。
【００１９】
次に、第２工程では、ゲート電極の、第２主電極と対向する側の周辺領域の、第２下地面保護膜を部分的に除去する。そして、この除去領域を、第２下地面保護膜の上側表面からゲート電極に向かって下地面側に凸状に湾曲した傾斜面、及びゲート電極の、第２主電極と対向する側の側面によって画成された溝部とする。
【００２０】
次に、第３工程では、溝部を埋め込むとともに、ゲート電極の上側表面から、第２主電極と対向する側の側面に渡って、一体的に被覆するようにフィールドプレートを形成する。
【００２１】
また、この発明の第２の要旨によれば、半導体装置は、以下の特徴を有する。
【００２２】
すなわち、第２の要旨による半導体装置は、下地と、この下地の下地面に、互いに離間しかつ対向して形成された第１及び第２主電極を具えている。また、第１の要旨による半導体装置は、下地面に、第１及び第２主電極間に挟み込まれて形成されたゲート電極を具えている。さらに、ゲート電極と第１主電極との間に露出した下地面には、第１下地面保護膜が形成されている。また、ゲート電極と第２主電極との間に露出した下地面には、第２下地面保護膜が形成されている。そして、ゲート電極の上側表面から、このゲート電極の第２主電極と対向する側の側面に渡って、一体的に被覆するフィールドプレートが形成されている。さらに、フィールドプレートは、下地面との対向面が下地面に対して凹状に湾曲した傾斜として、第２下地面保護膜と離間している。
【００２３】
また、この発明の第２の要旨による半導体装置の製造方法は、以下の第１工程から第４工程までの各工程を含む。
【００２４】
すなわち、まず、第１工程では、下地の下地面に、互いに離間しかつ対向して形成された第１及び第２主電極と、下地面に、第１及び第２主電極間に挟み込まれて形成されたゲート電極と、ゲート電極と第１主電極との間に露出した下地面に形成されている第１下地面保護膜、及びゲート電極と第２主電極との間に露出した下地面に形成されている第２下地面保護膜とを具えている当該下地を用意する。
【００２５】
次に、第２工程では、ゲート電極を露出させ、かつ第１及び第２主電極と第１及び第２下地面保護膜を被覆する第１レジスト層であって、第１及び第２主電極を被覆する領域から、ゲート電極に向かって厚みが順次減少し、かつ表面が下地面に対して凹状に湾曲している当該第１レジスト層を形成する。
【００２６】
次に、第３工程では、第１レジスト層の表面を被覆する第２レジスト層であって、開口端からこの第２レジスト層の厚み方向に順次拡張し、かつ第１レジスト層の表面に至る開口部から、ゲート電極の上側表面、ゲート電極の第２主電極と対向する側面、及びこの側面側の第１レジスト層の表面を露出させる当該第２レジスト層を形成する。
【００２７】
次に、第４工程では、ゲート電極の上側表面から、ゲート電極の第２主電極と対向する側面、及びこの側面側の第１レジスト層の表面に渡って、一体的に被覆するフィールドプレートを形成し、しかる後、第１及び第２レジスト層を除去する。
【発明の効果】
【００２８】
第１の要旨による半導体装置では、フィールドプレートと第２下地面保護膜との境界面が、湾曲した傾斜面である。このような構造を採用することによって、第１の要旨による半導体装置では、半導体装置の駆動時において、電界集中がフィールドプレートと第２下地面保護膜との、湾曲した傾斜面である境界面に全面的に分散される。従って、上述した端部１１３及び１１５の２点に電界が集中する、または境界面１１７を平坦面状の傾斜面とする従来技術による半導体装置（図５参照）と比して、第１の要旨による半導体装置では、より効率良くゲート電極及びドレイン電極間の電界集中を緩和することができる。
【００２９】
また、第２の要旨による半導体装置では、フィールドプレートは、下地面との対向面が、下地面に対して凹状に湾曲して形成されている。従って、半導体装置の駆動時において、電界集中が、ゲート電極及びドレイン電極として用いられる第２主電極間の電界集中が、この下地面との対向面において全面的に分散される。
【００３０】
また、第２の要旨による半導体装置では、フィールドプレートの下地面との対向面が、第２下地面保護膜と離間している。すなわち、フィールドプレートの下地面との対向面と、第２下地面保護膜の上側表面との間が中空部となっている。従って、フィールドプレートと、ドレイン電極として用いられる第２主電極との間に絶縁膜が存在しない。そのため、この絶縁膜の誘電率に起因して発生する、フィールドプレート及び第２主電極間の容量を抑制することができる。
【００３１】
従って、第２の要旨による半導体装置では、効率良く、ゲート電極及び第２主電極間の電界集中を緩和することができるとともに、フィールドプレート及び第２主電極間の容量を低減することができる。
【発明を実施するための最良の形態】
【００３２】
以下、図面を参照して、この発明に係る半導体装置、及び半導体装置の製造方法について説明する。なお、各図は、この発明が理解できる程度に、各構成要素の形状、大きさ、及び配置関係を概略的に示してあるに過ぎない。従って、この発明の構成は、何ら図示の構成例にのみ限定されるものではない。
【００３３】
〈第１の実施の形態〉
第１の実施の形態では、下地面に形成されている第２下地面保護膜との境界面が、湾曲した傾斜面であるフィールドプレートを具えている半導体装置、及びその製造方法について説明する。この製造方法は、第１工程から第３工程までを含んでいる。以下、第１工程から順に各工程につき説明する。
【００３４】
図１（Ａ）及び（Ｂ）は、この発明の第１の実施の形態を説明する工程図である。また、図２（Ａ）及び（Ｂ）は、図１（Ｂ）に続く工程図である。これらの各図は、それぞれ、各製造段階で得られた構造体を、各図に矢印で示したゲート長方向に沿って切り取った断面の切り口で示してある。
【００３５】
まず、第１工程では、図１（Ａ）に示すような、下地１１を用意する。
【００３６】
下地１１は、従来周知の半導体基板であり、例えば、ヘテロ接合面を有する下地、すなわち例えばＡｌＧａＮ層及びＧａＮ層を堆積した下地や、ＡｌＧａＡｓ層及びＧａＡｓ層を堆積した下地等、または、Ｓｉ基板、ＳＯＩ基板、その他の半導体基板の中から設計に応じて好適なものを用いればよい。なお、この第１の実施の形態では、一例としてＡｌＧａＮ／ＧａＮ−ＨＥＭＴを製造する工程を説明する。そこで、下地１１として、ＡｌＧａＮ／ＧａＮのヘテロ接合面を有する下地を用いた場合を例に挙げて、図示するとともに説明する。
【００３７】
図１（Ａ）に示す構成例では、下地１１は、まず、例えばＳｉ、ＳｉＣ、またはサファイア等で構成された基板１３、及びこの基板１３の上側に周知のＭＯＣＶＤ法によって形成された例えばＡｌＮまたはＧａＮ等のバッファ層１５を具えている。更に、このバッファ層１５の上側に電子走行層として、ＵＩＤ（Ｕｎ−Ｉｎｔｅｎｔｉｏｎａｌｌｙ−Ｄｏｐｅｄ：不純物無添加）−ＧａＮ層（以下、単にＧａＮ層とも称する）１７、及び電子供給層として、ＵＩＤ−ＡｌＧａＮ層（以下、単にＡｌＧａＮ層とも称する）１９が周知のＭＯＣＶＤ法、またはＭＢＥ法によって順次形成されている。このような積層構造を形成すると、ＧａＮ層１７とＡｌＧａＮ層１９とのエネルギーバンドギャップの差から、ＧａＮ層１７内のＡｌＧａＮ層１９との境界付近に２次元電子ガス層（以下、２ＤＥＧ層とも称する）２１が形成される。
【００３８】
また、下地１１には、素子領域２３を区画する目的で素子分離領域２５が形成されている。
【００３９】
素子分離領域２５は、下地１１上の各素子領域２５を互いに電気的に分離する目的で形成されており、例えばＡｒイオン等のイオン注入領域として形成されている。そして、素子分離領域２５は、各素子領域２３を確実に電気的に分離するために、下地面１１ａ、すなわちＡｌＧａＮ層１９の上側表面１９ａから２ＤＥＧ層２１の下側までイオンが注入されることによって形成されている。
【００４０】
さらに、この第１工程において用意する下地１１は、ゲート電極２７と、第１及び第２主電極２９ａ及び２９ｂと、第１及び第２下地面保護膜３１ａ及び３１ｂを具えている。
【００４１】
第１及び第２主電極は、下地面１１ａに、互いに離間しかつ対向して形成されている。これら第１及び第２主電極２９ａ及び２９ｂは、周知のＥＢ（Ｅｌｅｃｔｒｏｎ  Ｂｅａｍ）蒸着によって、例えばＴｉ及びＡｌを堆積することによって形成されている。第１及び第２主電極２９ａ及び２９ｂは、下地面１１ａとの接触面において、素子領域２３とオーミック接触が取られる。その結果、これら第１及び第２主電極２９ａ及び２９ｂは、オーミック電極として、一方がソース電極、また他方がドレイン電極として機能する。なお、この実施の形態では、第１主電極２９ａをソース電極として、また、第２主電極２９ｂをドレイン電極として使用する。
【００４２】
また、ゲート電極２７は、下地面１１ａに、第１及び第２主電極２９ａ及び２９ｂ間に挟み込まれて形成されている。このゲート電極２７は、例えば周知のＥＢ蒸着を用いて、例えばＮｉ及びＡｕを堆積することによって形成されている。
【００４３】
また、第１下地面保護膜３１ａは、ゲート電極２７と第１主電極２９ａとの間に露出した下地面１１ａを被覆して形成されている。また、第２下地面保護膜３１ｂは、ゲート電極２７と第２主電極２９ｂとの間に露出した下地面１１ａを被覆して形成されている。これら第１及び第２下地面保護膜３１ａ及び３１ｂは、第１の実施の形態における半導体装置の製造工程中において、下地面１１ａが汚染されるのを防ぐ目的で形成されている。そして、第１及び第２下地面保護膜３１ａ及び３１ｂは、周知のプラズマＣＶＤ法によって、例えばＳｉＮ膜を材料として形成されている。
【００４４】
次に、第２工程では、ゲート電極２７の、第２主電極２９ｂと対向する側の周辺領域３３の、第２下地面保護膜３１ｂを部分的に除去して図１（Ｂ）に示すような構造体を得る。
【００４５】
ここで、この第１の実施の形態では、後の第３工程において、ゲート電極２７から第２下地面保護膜３１ｂに渡って被覆するフィールドプレートを形成し、このフィールドプレートによって、半導体装置の駆動時におけるゲート電極及びドレイン電極間の電界集中を緩和する。そして、この第１の実施の形態では、このフィールドプレートと第２下地面保護膜３１ｂとの境界面を湾曲面とすることによって、電界集中の緩和の効率化を図る。
【００４６】
そこで、この第２工程において、上述した除去によって、フィールドプレートと第２下地面保護膜３１ｂとの境界面となる領域、すなわちすなわちゲート電極２７の、第２主電極２９ｂと対向する側の周辺領域３３を溝部３５とし、この溝部３５の内側壁面に湾曲した傾斜面３５ａを形成する。
【００４７】
そのために、この第２工程では、まず周知の塗布技術及びフォトリソグラフィ技術を用いて、下地１１の全面を被覆するネガ型のレジスト層３７を形成する。
【００４８】
レジスト層３７は、この第２工程において、周辺領域３３を部分的に除去する際のマスクとして機能する。そのために、レジスト層３７には、この除去すべき周辺領域３３を露出させる開口部３９が形成されている。
【００４９】
開口部３９は、レジスト層３７がネガ型のレジスト層であるため、周知の露光技術を用いて、このレジスト層３７に開口形成することによって、開口端３９ａからレジスト層３７の厚み方向に順次拡張する、いわゆる逆テーパ形状となる。
【００５０】
そして、この実施の形態では、開口端３９ａのゲート長方向に沿った、第１主電極２９ａの側の端部３９ａａが、ゲート電極２７の上側表面２７ａのゲート長方向に沿った、第１主電極２９ａの側の端部２７ａａの直上位置、または、直上位置からゲート長方向に沿って０．１〜０．２μｍ程度ずれた位置となるように、開口部３９を形成する。その結果、開口部３９内で露出した領域に対する、開口端３９ａの正射影で与えられる領域が、ゲート電極２７及び周辺領域３３を含む被エッチング領域４１となる。
【００５１】
そして、レジスト層３７をマスクとして、この被エッチング領域４１に対して、ゲート電極２７を残存させ、かつ周辺領域３３を選択的に異方性エッチングする。そのために、この第１の実施の形態では、例えば、ＳＦ６をエッチングガスとして、周知のＩＣＰ−ＲＩＥ（誘導結合プラズマ−反応性イオンエッチング）法を用いて異方性エッチングを行う。
【００５２】
このとき、周辺領域３３は、第２下地面保護膜３１ｂの厚み方向に異方性エッチングされるとともに、エッチングガスに含まれるラジカルイオンによって、わずかに等方性エッチングされる。その結果、周辺領域３３の第２下地面保護膜３１ｂが部分的に除去された除去領域は、第２下地面保護膜３１ｂの上側表面３１ｂａからゲート電極２７に向かって下地面１１ａ側に凸状に湾曲した傾斜面３５ａ、及びゲート電極２７の、第２主電極２９ｂと対向する側の側面２７ｂによって画成された溝部３５となる。
【００５３】
そして、溝部３５を形成した段階において、この溝部３５と、ゲート電極２７の上側表面２７ａ、及びゲート電極２７の第２主電極２９ｂと対向する側面２７ｂとが、開口部３９内において、レジスト層３７から露出している。
【００５４】
次に、第３工程では、フィールドプレート４３を形成して図２（Ａ）に示すような構造体を得る。
【００５５】
第１の実施の形態では、上述した第２工程において形成したレジスト層３７をマスクとし、例えば周知の回転蒸着法、または静止蒸着法を用いて、例えばＮｉ、Ｐｔ、及びＡｕを堆積することによってフィールドプレート４３を形成する。これによって、フィールドプレート４３は、開口部３９内で露出した領域に対する、開口端３９ａの正射影で与えられる領域、すなわちゲート電極２７及び溝部３５上を被覆して形成される。従って、フィールドプレート４３は、溝部３５を埋め込むとともに、ゲート電極２７の上側表面２７ａから、第２主電極２９ｂと対向する側の側面２７ｂに渡って、一体的に被覆して形成される。このとき、レジスト層３７の上側表面３７ａには、フィールドプレート４３の材料が堆積して、金属膜４５が不所望に形成される。
【００５６】
しかる後、例えばアセトン等の有機溶剤を用いて、レジスト層３７を除去して図２（Ｂ）に示すような構造体を得る。このとき、レジスト層３７とともに、金属膜４５も除去される。
【００５７】
そして、残存して形成されたフィールドプレート４３は、溝部３５を埋め込む部分において、第２下地面保護膜３１ｂを被覆する。そのため、溝部３５の湾曲した傾斜面３５ａが、フィールドプレート４３と第２下地面保護膜３１ｂとの境界面４７となる。
【００５８】
以上に説明した第１の実施の形態の各工程を経て製造された半導体装置は、下地１１と、この下地１１の下地面１１ａに、互いに離間しかつ対向して形成された第１及び第２主電極２９ａ及び２９ｂを具えている。また、第１の実施の形態による半導体装置は、下地面１１ａに、第１及び第２主電極２９ａ及び２９ｂ間に挟み込まれて形成されたゲート電極２７を具えている。さらに、ゲート電極２７と第１主電極２９ａとの間に露出した下地面１１ａには、第１下地面保護膜３１ａが形成されている。また、ゲート電極２７と第２主電極２９ｂとの間に露出した下地面１１ａには、第２下地面保護膜３１ｂが形成されている。そして、ゲート電極２７の上側表面２７ａから、このゲート電極２７の第２主電極２９ｂと対向する側の側面２７ｂ、第２下地面保護膜３１ｂに渡って、一体的に被覆するフィールドプレート４３が形成されている。さらに、フィールドプレート４３と第２下地面保護膜３１ｂとの境界面は、下地面１１ａ側に凸状に湾曲している傾斜面である。
【００５９】
第１の実施の形態による半導体装置では、フィールドプレート４３と第２下地面保護膜３１ｂとの境界面４７が、湾曲した傾斜面である。このような構造を採用することによって、第１の実施の形態による半導体装置では、半導体装置の駆動時において、電界集中が、フィールドプレート４３と第２下地面保護膜３１ｂとの、湾曲した傾斜面である境界面４７において全面的に分散される。従って、上述した端部１１３及び１１５の２点に電界が集中する、または境界面１１７を平坦面状の傾斜面とする従来技術による半導体装置（図５参照）と比して、第１の実施の形態による半導体装置では、より効率良く、ゲート電極２７及びドレイン電極として用いられる第２主電極２９ｂ間の電界集中を緩和することができる。
【００６０】
〈第２の実施の形態〉
第２の実施の形態では、ゲート電極の上側表面から、このゲート電極の第２主電極と対向する側の側面に渡って、一体的に被覆するフィールドプレートであって、下地面に形成されている第２下地面保護膜との対向面が下地面に対して凹状に湾曲して、この第２下地面保護膜と離間しているフィールドプレートを具えている半導体装置、及びその製造方法について説明する。この製造方法は、第１工程から第４工程までを含んでいる。以下、第１工程から順に各工程につき説明する。
【００６１】
この第２の実施の形態による半導体装置の製造方法が、上述した第１の実施の形態による半導体装置の製造方法と相違するのは、２つのレジスト層、すなわち第１及び第２レジスト層を形成して、フィールドプレートを形成する点である。その他の構成要素及び作用効果は、第１の実施の形態と同様であるので、共通する構成要素については、同一の図面を参照するとともに同一の符号を付し、それらの重複する説明を省略する。
【００６２】
図３（Ａ）及び（Ｂ）は、この発明の第２の実施の形態を説明する工程図である。また、図４（Ａ）及び（Ｂ）は、図３（Ｂ）に続く工程図である。これらの各図は、それぞれ、各製造段階で得られた構造体を、各図に矢印で示したゲート長方向に沿って切り取った断面の切り口で示してある。
【００６３】
まず、第２の実施の形態における第１工程では、上述した第１の実施の形態における第１工程を行い、下地１１を用意する（図１（Ａ）参照）。
【００６４】
次に、第２工程では、第１レジスト層４９を形成して図３（Ａ）に示すような構造体を得る。
【００６５】
第２の実施の形態では、まず、周知の塗布技術及びフォトリソグラフィ技術を用いて、下地１１の全面を被覆するポジ型のレジストを堆積する。その後、このレジストを、周知の露光技術を用いて部分的に除去することによって、第１レジスト層４９を形成する。そして、この除去された部分、すなわち第１開口部５１から、ゲート電極２７が露出している。
【００６６】
ここで、第２の実施の形態では、この第１開口部５１を、第１開口端５１ａのゲート長方向に沿った中心位置５１ｂが、ゲート電極２７の直上に位置するように設定し、周知の露光技術を用いて形成する。そして、第１レジスト層４９がポジ型のレジストであるため、露光によってレジストが部分的に除去され、形成された第１開口部５１は、第１開口端５１ａから第１レジスト層４９の厚み方向に順次収縮する、いわゆるテーパ形状となる。その結果、第１開口部５１からゲート電極２７が露出し、第１及び第２下地面保護膜３１ａ及び３１ｂが、第１レジスト層４９に被覆される。
【００６７】
また、第２の実施の形態では、第１開口部５１を形成した後に、第１レジスト層４９を、好ましくは２００℃の温度でリフローする。その結果、第１レジスト層４９の、第１開口部５１の内側壁面４９ｂ及び第１開口部５１外の上面４９ｃは、一連なりの表面４９ａとなり、下地面１１ａに対して凹状に湾曲した傾斜面となる。
【００６８】
その結果、第１レジスト層４９は、第１開口部５１からゲート電極２７を露出させ、かつ第１及び第２主電極２９ａ及び２９ｂと第１及び第２下地面保護膜３１ａ及び３１ｂを被覆し、さらに、第１及び第２主電極２９ａ及び２９ｂを被覆する領域から、ゲート電極２７に向かって厚みが順次減少し、かつ表面４９ａが下地面１１ａに対して凹状に湾曲した形状となる。
【００６９】
次に、第３工程では、第１レジスト層４９の表面４９ａを被覆する第２レジスト層５３を形成して図３（Ｂ）に示すような構造体を得る。
【００７０】
この第２の実施の形態では、後の第４工程において、ゲート電極２７の上側表面２７ａから、第２主電極２９ｂと対向する側面２７ｂ、及びこの側面２７ｂ側の第１レジスト層４９の表面４９ａに渡って被覆するフィールドプレートを形成する。そこで、この第３工程において、フィールドプレートを形成する際に、マスクとして用いる第２レジスト層５３を形成する。
【００７１】
そのために、第２の実施の形態では、第２レジスト層５３を、周知の塗布技術を用いて、ネガ型のレジスト層として形成する。そして、この第２レジスト層５３に、フィールドプレートの形成予定領域、すなわちゲート電極２７の上側表面２７ａ、ゲート電極２７の第２主電極２９ｂと対向する側面２７ｂ、及びこの側面２７ｂ側の第１レジスト層４９の表面４９ａを露出させる第２開口部５５を、周知のフォトリソグラフィ技術及び露光技術を用いて形成する。
【００７２】
第２開口部５５は、第２レジスト層５３がネガ型のレジスト層であるため、周知の露光技術を用いてこの第２レジスト層５３に開口形成することによって、いわゆる逆テーパ形状となる。すなわち、第２開口部５５は、第２開口端５５ａから第２レジスト層５３の厚み方向に順次拡張し、第１レジスト層４９の表面４９ａに至る。
【００７３】
この第２の実施の形態では、第２開口端５５ａのゲート長方向に沿った、第１主電極２９ａの側の端部５５ａａが、ゲート電極２７の上側表面２７ａのゲート長方向に沿った、第１主電極２９ａの側の端部２７ａａの直上位置、または、直上位置からゲート長方向に沿って０．１〜０．２μｍ程度ずれた位置となるように、第２開口部５５を形成する。
【００７４】
その結果、第２開口部５５内で露出した領域に対する、第２開口端５５ａの正射影で与えられる領域が、ゲート電極２７の上側表面２７ａ、ゲート電極２７の第２主電極２９ｂと対向する側面２７ｂ、及びこの側面２７ｂ側の第１レジスト層４９の表面４９ａを含む、フィールドプレート形成予定領域５７となる。
【００７５】
次に、第４工程では、ゲート電極２７の上側表面２７ｂから、ゲート電極２７の第２主電極２９ｂと対向する側面２７ｂ、及びこの側面２７ｂ側の第１レジスト層４９の表面４９ａに渡って、一体的に被覆するフィールドプレート５９を形成して図４（Ａ）に示すような構造体を得る。
【００７６】
この第２の実施例では、上述したように第２レジスト層５３をマスクとして、例えば周知の回転蒸着法、または静止蒸着法を用いて、例えばＮｉ、Ｐｔ、及びＡｕを堆積することによってフィールドプレート５９を形成する。これによって、フィールドプレート５９は、第２開口部５５内で露出した領域に対する、第２開口端５５ａの正射影で与えられる領域、すなわちゲート電極２７の上側表面２７ａ、ゲート電極２７の第２主電極２９ｂと対向する側面２７ｂ、及びこの側面２７ｂ側の第１レジスト層４９の表面４９ａを含む、フィールドプレート形成予定領域５７を被覆して形成される。
【００７７】
このように形成されたフィールドプレート５９は、底面５９ａ、すなわち下地面１１ａとの対向面５９ａが、第１レジスト層４９の表面４９ａ上に乗り上げて形成される。そして、既に説明したように、第１レジスト層４９の表面４９ａは、下地面１１ａに対して凹状に湾曲した傾斜面である。従って、フィールドプレート５９の、下地面１１ａとの対向面５９ａは、下地面１１ａに対して凹状に湾曲した傾斜面となる。
【００７８】
また、フィールドプレート５９の形成時には、第２レジスト層５３の上側表面５３ａには、フィールドプレート５９の材料が堆積して、金属膜６１が不所望に形成される。
【００７９】
第２の実施例では、フィールドプレート５９を形成した後に、例えばアセトン等の有機溶剤を用いて、第１及び第２レジスト層４９及び５３を除去して図４（Ｂ）に示すような構造体を得る。
【００８０】
上述したように、フィールドプレート５９は、下地面１１ａとの対向面５９ａが、第１レジスト層４９の表面４９ａ上に乗り上げて形成されているため、第２レジスト層５３を除去することによって、フィールドプレート５９の、下地面１１ａとの対向面５９ａは、第２下地面保護膜３１ｂから離間する。
【００８１】
また、このとき、第１及び第２レジスト層４９及び５３とともに、金属膜６１も除去される。
【００８２】
以上に説明した第２の実施の形態の各工程を経て製造された半導体装置は、下地１１と、この下地１１の下地面１１ａに、互いに離間しかつ対向して形成された第１及び第２主電極２９ａ及び２９ｂを具えている。また、第２の実施の形態による半導体装置は、下地面１１ａに、第１及び第２主電極２９ａ及び２９ｂ間に挟み込まれて形成されたゲート電極２７を具えている。さらに、ゲート電極２７と第１主電極２９ａとの間に露出した下地面１１ａには、第１下地面保護膜３１ａが形成されている。また、ゲート電極２７と第２主電極２９ｂとの間に露出した下地面１１ａには、第２下地面保護膜３１ｂが形成されている。そして、ゲート電極２７の上側表面２７ａから、このゲート電極２７の第２主電極２９ｂと対向する側の側面２７ｂに渡って、一体的に被覆するフィールドプレート５９が形成されている。さらに、フィールドプレート５９は、下地面１１との対向面５９ａが、下地面１１に対して凹状に湾曲した傾斜面として、第２下地面保護膜３１ｂと離間している。
【００８３】
第２の実施の形態による半導体装置では、フィールドプレート５９は、下地面１１との対向面５９ａが、下地面１１ａに対して凹状に湾曲して形成されている。従って、半導体装置の駆動時において、電界集中が、ゲート電極２７及びドレイン電極として用いられる第２主電極２９ｂ間の電界集中が、この下地面１１ａとの対向面５９ａにおいて全面的に分散される。
【００８４】
また、第２の実施の形態による半導体装置では、フィールドプレート５９の下地面１１との対向面５９ａが、第２下地面保護膜３１ｂと離間している。すなわち、フィールドプレート５９の下地面１１ａとの対向面５９ａと、第２下地面保護膜３１ｂの上側表面３１ｂａとの間が中空部となっている。従って、フィールドプレート５９と、ドレイン電極として用いられる第２主電極２９ｂとの間に絶縁膜が存在しない。そのため、この絶縁膜の誘電率に起因して発生する、フィールドプレート５９及び第２主電極２９ｂ間の容量を抑制することができる。
【００８５】
従って、第２の実施の形態による半導体装置では、効率良く、ゲート電極２７及び第２主電極２９ｂ間の電界集中を緩和することができるとともに、フィールドプレート５９及び第２主電極２９ｂ間の容量を低減することができる。
【図面の簡単な説明】
【００８６】
【図１】（Ａ）及び（Ｂ）は、この発明の第１の実施の形態を説明する工程図である。
【図２】（Ａ）及び（Ｂ）は、この発明の第１の実施の形態を説明する図１（Ｂ）に続く工程図である。
【図３】（Ａ）及び（Ｂ）は、この発明の第２の実施の形態を説明する工程図である。
【図４】（Ａ）及び（Ｂ）は、この発明の第２の実施の形態を説明する図３（Ｂ）に続く工程図である。
【図５】従来技術による半導体装置を説明する図である。
【符号の説明】
【００８７】
１１、１０１：下地
１３：基板
１５：バッファ層
１７：ＵＩＤ−ＧａＮ層（ＧａＮ層）
１９：ＵＩＤ−ＡｌＧａＮ層（ＡｌＧａＮ層）
２１：２次元電子ガス層
２３：素子領域
２５：素子分離領域
２７、１０５：ゲート電極
２９ａ、１０３ａ：第１主電極
２９ｂ、１０３ｂ：第２主電極
３１ａ、１０７：第１下地面保護膜
３１ｂ、１０９：第２下地面保護膜
３３：周辺領域
３５：溝部
３５ａ：傾斜面
３７：レジスト層
３９：開口部
４１：被エッチング領域
４３、５９、１１１：フィールドプレート
４５、６１：金属膜
４７、１１７：境界面
４９：第１レジスト層
５１：第１開口部
５３：第２レジスト層
５５：第２開口部
５７：フィールドプレート形成予定領域
１１３、１１５：端部
１１９：半導体装置
【図１】
2010118515.tif 000003
【図２】
2010118515.tif 000004
【図３】
2010118515.tif 000005
【図４】
2010118515.tif 000006
【図５】
2010118515.tif 000007