(57)【要約】【課題】撮像素子で発生する電源変動等による帯状ノイズを、撮像素子の高感度化の影響を抑えつつ低減し、撮像装置における画質向上を図ることを可能とした撮像装置、制御方法、及びプログラムを提供する。【解決手段】撮像装置は、水平ＯＢ領域５１と垂直ＯＢ領域５２と有効画素領域５３を有する撮像素子１、メモリ４、制御部６を備える。制御部６は、撮像素子１の水平ＯＢ領域５１の画素出力値に対し画像処理部５によりノイズを低減する処理を行い、処理後の画素出力値の出力レベルが設定範囲にあるか否かを判定する。制御部６は、出力レベルが設定範囲を超えている画素出力値がある場合、設定範囲を超えている画素出力値について基準出力レベルに近づけるための補正値を算出し、補正値に基づき出力レベルが設定範囲を超えている画素出力値を補正する。【選択図】図４
2010200109.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素が二次元的に配された有効画素領域と前記有効画素領域に隣接して配置され基準信号を得るための基準画素領域とを有する撮像素子を備えた撮像装置であって、
前記基準画素領域の画素出力値を記憶する記憶手段と、
前記記憶手段に記憶された画素出力値に対しノイズを低減する処理を行う処理手段と、
前記処理手段により処理された前記基準画素領域の画素出力値の出力レベルが予め定められた設定範囲にあるか否かを判定する出力判定手段と、
前記出力判定手段により出力レベルが前記設定範囲を超えている画素出力値があると判定された場合、前記設定範囲を超えている画素出力値について基準出力レベルに近づけるための補正値を算出し、前記補正値に基づき前記設定範囲を超えている画素出力値を補正する補正手段と、
を備えることを特徴とする撮像装置。
【請求項２】
前記処理手段は、前記設定範囲を超えている画素出力値を前記設定範囲の上限値または下限値に固定する処理、水平方向および垂直方向の複数の画素出力値を平均化する処理を行うことを特徴とする請求項１記載の撮像装置。
【請求項３】
前記補正手段は、前記出力判定手段により出力レベルが前記設定範囲を超えていると判定された画素出力値の前記設定範囲を超えているレベルに応じて補正量を変化させる重み付け処理を行うことを特徴とする請求項１記載の撮像装置。
【請求項４】
前記補正手段は、前記補正量の目標を、前記出力判定手段で用いる前記設定範囲を規定する閾値に設定することを特徴とする請求項３記載の撮像装置。
【請求項５】
撮影対象の被写体の輝度の露出を判定する露出判定手段を更に備え、
前記補正手段は、前記露出判定手段により露出が予め定められた設定値未満と判定された場合は前記補正を行い、前記露出判定手段により露出が設定値以上と判定された場合は前記補正を行わないことを特徴とする請求項１記載の撮像装置。
【請求項６】
前記基準画素領域は、前記有効画素領域を挟んで対向する位置に配置された複数の基準画素領域として構成され、
前記複数の基準画素領域の各々の画素出力値の出力レベルの相関を判定する相関判定手段を更に備え、
前記補正手段は、前記相関判定手段により相関があると判定された場合は前記補正を行い、前記相関判定手段により相関がないと判定された場合は前記補正を行わないことを特徴とする請求項１記載の撮像装置。
【請求項７】
複数の画素が二次元的に配された有効画素領域と前記有効画素領域に隣接して配置され基準信号を得るための基準画素領域とを有する撮像素子を備えた撮像装置の制御方法であって、
前記基準画素領域の画素出力値を記憶する記憶ステップと、
前記記憶ステップで記憶された画素出力値に対しノイズを低減する処理を行う処理ステップと、
前記処理ステップにより処理された前記基準画素領域の画素出力値の出力レベルが予め定められた設定範囲にあるか否かを判定する出力判定ステップと、
前記出力判定ステップにより出力レベルが前記設定範囲を超えている画素出力値があると判定された場合、前記設定範囲を超えている画素出力値について基準出力レベルに近づけるための補正値を算出し、前記補正値に基づき前記設定範囲を超えている画素出力値を補正する補正ステップと、を有することを特徴とする制御方法。
【請求項８】
請求項７に記載の撮像装置の制御方法をコンピュータに実行させるためのコンピュータで読み取り可能なプログラムコードを有するプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像素子を用いて被写体の画像を撮像する撮像装置、制御方法、及びプログラムに関する。
【背景技術】
【０００２】
近年、撮像素子（ＣＣＤイメージセンサ、ＣＭＯＳイメージセンサ等）を用いて被写体の画像を撮像する撮像装置（デジタルカメラ、ビデオカメラ等）が普及している。この種の撮像素子を備えた撮像装置においては、撮像素子による電荷の蓄積、電荷の転送、及び後段の回路への電荷の読み出しという一連の動作により撮像動作が行われていることは一般的に知られているところである。
【０００３】
また、撮像素子の多くは、撮影に使用する光の影響を受けない基準画素から構成された領域を備えている。基準画素の出力をもって暗レベルとするため、基準画素の出力を後段の回路でクランプし、撮像に使用する有効画素領域の基準として略一定に調整させるクランプ動作を行っている撮像素子が多い。基準画素は、有効画素領域と同一の構造の画素に対してアルミニウム膜等による遮光を施したオプティカルブラック（ＯＢ）画素と呼ばれる画素を使用することが一般的である。
【０００４】
まず、ＣＭＯＳ型撮像素子と該撮像素子を備えた撮像装置について説明する。ＣＭＯＳ型撮像素子は、画素が遮光されている公知の水平ＯＢ領域（ＨＯＢ）、画素が遮光されている公知の垂直ＯＢ領域（ＶＯＢ）、画素が遮光されていない有効画素領域から構成されている。また、撮像装置は、撮像素子、アナログフロントエンド（ＡＦＥ）、画像処理部、制御部、タイミング発生部、メモリ等を備えている。
【０００５】
図１４は、従来例に係る撮像装置のＡＦＥの内部構成を示すブロック図である。
【０００６】
図１４において、ＡＦＥ１００は、ゲインコントロールアンプ１０１、水平ＯＢクランプ・ローパスフィルタ１０２、Ａ／Ｄ変換器１０３を備える。ゲインコントロールアンプ１０１は、感度調整に使われる。水平ＯＢクランプ・ローパスフィルタ１０２は、撮像素子の水平ＯＢ領域の各行のＯＢ出力と黒レベルとのオフセットに係数を掛けて徐々に追随させる。これは本来微小かつ緩やかなダークシェーディングを補正するものである。Ａ／Ｄ変換器１０３は、ゲインコントロールアンプ１０１から出力されるアナログ信号をデジタル信号に変換する。
【０００７】
次に、ＣＭＯＳ型撮像素子の撮像動作における電荷の蓄積・転送・読み出しについて図１５及び図１６を用いて説明する。
【０００８】
図１５は、ＣＭＯＳ型撮像素子の画素部回路の一般的な構成例を示す図である。
【０００９】
図１５において、画素内には、フォトダイオード（ＰＤ）１１４−１、転送スイッチ（ＴＸ）１１４−２、リセットスイッチ（ＴＲＥＳ）１１４−３が設けられている。更に、画素アンプを構成するソースフォロア（ＳＦ）１１４−１０、行選択スイッチ（ＴＳＥＬ）１１４−６が設けられている。転送スイッチ（ＴＸ）１１４−２のゲートは、垂直走査回路１１４−１４からのΦＴＸ（ｎ、ｎ＋１）に接続されている。リセットスイッチ１１４−３のゲートは、垂直走査回路１１４−１４からのΦＲＥＳ（ｎ、ｎ＋１）に接続されている。行選択スイッチ１１４−６のゲートは、垂直走査回路１１４−１４からのΦＳＥＬ（ｎ、ｎ＋１）に接続されている。
【００１０】
光電変換はフォトダイオード１１４−１で行われ、受光した光量に応じた電荷の蓄積期間中は転送スイッチ１１４−２はオフ状態である。ソースフォロア１１４−１０のゲート１１４−１１（フローティングディフュージョン（ＦＤ））には、フォトダイオード１１４−１で光電変換された電荷は転送されない。
【００１１】
ソースフォロア１１４−１０のゲート１１４−１１は、基本的には、電荷の蓄積開始前にリセットスイッチ１１４−３がオンすることで、適当な電圧に初期化されている。即ち、これがダークレベルとなる。次に、リセットスイッチ１１４−３と同時に（または）行選択スイッチ１１４−６がオンになると、負荷電流源１１４−７とソースフォロア１１４−１０で構成されるソースフォロア回路が動作状態になる。ソースフォロア回路で転送スイッチ１１４−２をオンさせることで、フォトダイオード１１４−１に蓄積されていた電荷はソースフォロア１１４−１０のゲート１１４−１１に転送される。尚、１１４−４はリセット電源、１１４−５はソースフォロア１１４−１０を駆動する電源である。
【００１２】
ここで、選択行の出力が垂直出力線１１４−１３上に発生する。この出力は転送ゲート１１４−１５ａ、１１４−１５ｂを介して、信号蓄積部１５に蓄積される。信号蓄積部１１４−１５に一時記憶された出力は水平走査回路１１４−１６により順次、出力アンプ部（不図示）へ読み出される。
【００１３】
図１６は、ＣＭＯＳ型撮像素子の一般的な動作タイミングの例を示す図である。
【００１４】
図１６において、まず、Ｔ０のタイミングで画素部のリセットを開始する。Ｔ０でΦＴＸ（ｎ）、ΦＴＸ（ｎ＋１）及びΦＲＥＳ（ｎ）、ΦＲＥＳ（ｎ＋１）をアクティブとする。この状態は、フォトダイオード１１４−１のカソード電荷がソースフォロア１１４−１０のゲートに移って平均化された状態であるが、ソースフォロア１１４−１０のゲートのキャパシタ１１４−９の容量成分を大きくする。これにより、フォトダイオード１１４−１のカソードをリセットしたレベルと同様になる。
【００１５】
続いて、Ｔ１のタイミングでΦＴＸ（ｎ）、ΦＴＸ（ｎ＋１）及びΦＲＥＳ（ｎ）、ΦＲＥＳ（ｎ＋１）をオフする。この段階で画素部への電荷の蓄積動作が開始される（但し、不図示のメカシャッタは閉じられた状態である）。次に、Ｔ２のタイミングで対象画像の光量を導光するメカシャッタが開口し、実際の露光動作が開始される。メカシャッタはＴ３のタイミングで閉じる。即ち、Ｔ２−Ｔ３間が撮像装置としての露光期間（電荷蓄積期間）となる。
【００１６】
尚、露光期間（電荷蓄積期間）に、高輝度被写体の露光のためにソースフォロア１１４−１０のゲート１１４−１１への電荷漏れが発生し、所定以上の電荷となった場合、判定部（比較器、比較用電位及び論理和回路）は、メモリ制御回路２２に情報を伝達する。これにより、電荷漏れがあった行（≒飽和行）がメモリに記憶される。
【００１７】
Ｔ４のタイミング以降、各行毎の電荷転送動作を開始する。即ち、ｎ行目、ｎ＋１行目と順次、電荷を読み出す。Ｔ４のタイミングでΦＳＥＬ（ｎ）がアクティブになり行選択スイッチ１１４−６がオンし、ｎ行目につながっている全ての画素のソースフォロア１１４−１０で構成されるソースフォロア回路が動作状態になる。同時にΦＴＮ（ｎ）をアクティブにし、転送ゲート１１４−１５ｂはＴ７のタイミングまでオンする。このタイミングで転送ゲート１１４−１５ｂは信号蓄積部１１４−１５への電荷の転送を開始する。
【００１８】
続いて、Ｔ５のタイミングでΦＲＥＳ（ｎ）がアクティブになり、リセットスイッチ１１４−３がオンとなり、ソースフォロア１１４−１０のゲート１１４−１１の電荷は初期化＝ダークレベル化される。リセットスイッチ１１４−３は、Ｔ６のタイミングでオフされるが、Ｔ６−Ｔ７までの期間Ｔｎでソースフォロア１１４−１０のゲート１１４−１１の電荷が（ダークレベルに）安定するのを待つ。
【００１９】
次に、Ｔ７のタイミングでΦＴＮ（ｎ）をオフする。このタイミングによる電荷が信号蓄積部１１４−１５へ転送された最終電荷となる。この動作はｎ行につながっている全ての画素に対して同時並列に実行される。ダークレベルの信号を信号蓄積部１１４−１５に転送し安定するのを待ち保持する（安定待ち期間Ｔｎを含んだ）Ｔ４−Ｔ７までの期間を、「Ｎ読み」と称する。
【００２０】
信号蓄積部１１４−１５に対するダークレベルの信号の転送（Ｎ読み）が終了した（Ｔ７）後、Ｔ８のタイミングで、ΦＴＳがＴ５−Ｔ６期間だけアクティブになり、転送ゲート１１４−１５ａはＴ１１のタイミングまでオンする。このタイミングで転送ゲート１１４−１５ｂは信号蓄積部１１４−１５への電荷の転送を開始する。
【００２１】
続いて、Ｔ９のタイミングでΦＴＸ（ｎ）をアクティブとし、転送スイッチ１１４−２をオンすることで、フォトダイオード１１４−１に蓄積されていた電荷（信号電荷）を、ソースフォロア１１４−１０のゲート１１４−１１に転送する。この時、ソースフォロア１１４−１０のゲート１１４−１１は、転送されてきた電荷に見合う分だけ初期化レベル（ダークレベル）から電位が変動し信号レベルが確定する。転送スイッチ１１４−２は、Ｔ１０のタイミングでオフされるが、Ｔ１０−Ｔ１１までの期間Ｔｓでソースフォロア１１４−１０のゲート１１４−１１の電荷が（出力信号レベルに）安定するのを待つ。
【００２２】
次に、Ｔ１１のタイミングでΦＴＳ（ｎ）をオフする。このタイミングによる電荷量が信号蓄積部１１４−１５へ転送された信号出力レベルの最終電荷量となる。この動作はｎ行につながっている全ての画素に対して同時並列に実行される。該信号レベルの信号出力を信号蓄積部１１４−１５に転送し安定するのを待ち保持する（安定待ち期間Ｔｓを含んだ）Ｔ８−Ｔ１１までの期間を、「Ｓ読み」という。「Ｎ読み」の期間と「Ｓ読み」の期間を合わせて「電荷転送期間」と称する。
【００２３】
電荷転送期間の動作を終了した時点（Ｔ１１）で、信号蓄積部１１４−１５には、ｎ行につながっている全ての画素のダークレベルと信号レベルを保持している。各画素間でのダークレベルと信号レベルの比較差分をとることで以下の信号が得られる。ソースフォロアのスレッシュホールド電圧（閾値電圧）Ｖｔｈのバラツキによる固定パターンノイズ（ＦＰＮ）や、リセットスイッチ１１４−３がリセット時に発生するＫＴＣノイズをキャンセルし、Ｓ／Ｎの高いノイズ成分を除去した信号が得られる。
【００２４】
水平走査回路１１４−１６により、信号蓄積部１１４−１５に蓄積されたダークレベルと信号レベルの差信号を水平走査する。これにより、時系列的にＴ１１−Ｔ１２のタイミングで信号が出力される。これでｎ行目の信号の出力が終了する。同様に、図１６に示すようにΦＳＥＬ（ｎ＋１）、ΦＲＥＳ（ｎ＋１）、ΦＴＸ（ｎ＋１）、ΦＴＮ、ΦＴＳをｎ行目と同様に駆動することで、ｎ＋１行目の信号を読み出すことができる。
【００２５】
上記技術分野の関連技術としては以下のような技術が提案されている（例えば、特許文献１、特許文献２参照）。
【先行技術文献】
【特許文献】
【００２６】
【特許文献１】特開２００１−２３０９７４号公報
【特許文献２】特開２００７−３００１７９号公報
【発明の概要】
【発明が解決しようとする課題】
【００２７】
しかしながら、上述した駆動を行うＣＭＯＳ型撮像素子を備える撮像装置では、電荷転送期間中に、転送スイッチのオン／オフにより変動してしまう電源電圧の安定待ち時間を含んでいる。そのため、電荷転送期間が短い状況では電源変動が収まりきれず、不安定な状態での電荷転送となってしまい、撮像装置で撮像し記録した画像の画質が劣化する場合がある。
【００２８】
特に、ＣＭＯＳ型撮像素子の有効画素領域における撮影対象の高輝度被写体に対応した高輝度部は電荷の移動が多く、電源変動が多く発生しやすいため、例えば暗い背景の中で一部だけ高輝度の被写体があるシーンを撮影した場合、次の問題が生じる。電荷転送期間が短いと、電源が安定しない状態でＮ読み・Ｓ読みを行うため、ダーク画素・ＯＢ部に、高輝度部のある行とそうでない行での出力電圧レベル差が生じる。その結果、ＣＭＯＳ型撮像素子の高輝度部の近辺に帯状の出力変動が発生してしまう（上記特許文献１「発明が解決しようとする課題」を参照）。
【００２９】
ＣＭＯＳ型撮像素子の出力変動は、例えばＣＣＤ型撮像素子で発生するスミア現象に似ているが、構成及び発生要因が異なる。ＣＣＤ型撮像素子では縦方向（垂直方向）の帯びとなるが、ＣＭＯＳ型撮像素子では横方向（水平方向）の帯びとなる。
【００３０】
例えば図１７に示すようにＣＭＯＳ型撮像素子１２０の有効画素領域１２１に撮影対象の高輝度被写体に対応した高輝度部１２２があった場合、有効部・ＯＢ部の出力を変動させ、基準となるＯＢ出力が基準レベル（暗レベル）から大きくズレてしまう。結果として、高輝度被写体に対応した高輝度部のある行だけ出力が上昇したり下降したりするオフセットした画像となってしまう。尚、１２３は演算領域を示す。
【００３１】
撮像素子の縦方向（垂直方向）のシェーディングの影響を低減するため、ＣＭＯＳ型撮像素子の遮光された基準画素（ＯＢ画素）の出力レベルを、後段の回路にて所定のレベルにクランプするＯＢクランプにより対応する方法もある。しかし、ＯＢクランプはシェーディングの低周波成分抑制を目的としており、ランダムノイズ等での出力変動を避けるため、各行の出力レベルと所定レベルのズレに対して、所定の係数（フィードバック係数）を掛けた追従を行うのが一般的である。上記のような高輝度部近辺の帯状の出力変動のように所定レベルに対してのズレが大きい場合には、（上記追従がフィードバック係数の影響で）出力変動を抑制しきれない場合が多い。
【００３２】
また、ＯＢクランプを行うが故に、上記追従が遅れるために、ＣＭＯＳ型撮像素子では高輝度部近辺で一定方向の出力変動にならず、基準に対して浮き方向に変動した後に沈み方向に転じるもの等もある。
【００３３】
上述した帯状の出力変動に対応する技術としては、ＣＭＯＳ型撮像素子とは異なるものの、ＣＣＤ型撮像素子を使用した撮像装置において次の技術が提案されている（上記特許文献２を参照）。即ち、撮像素子の縦方向（垂直方向）に発生するスミア（smear：高輝度被写体を撮影した時に現れる光の筋のようなノイズ）に対応する技術としては、水平方向の基準レベルを参照し、所定レベル以上になったらオフセット処理を行う技術が提案されている。
【００３４】
しかしながら、ＣＣＤ型撮像素子を使用した撮像装置に関わる上記提案では、ＣＭＯＳ型撮像素子で発生する水平方向の帯状変動を抑制することはできないという問題がある。また、所定レベル以上に対しての補正処理であるため、基準に対しての浮き・沈みが変動する帯状の出力変動に対して、片側の補正しか行わないので、補正効果が不充分であるという問題がある。
【００３５】
また、後段の回路での補正を行う場合には、基準画素であるＯＢ画素領域を使用する。しかし、昨今の高感度化により発生するランダムノイズが多くなる影響で、単純に同一行のＯＢ画素領域の値に対しての補正を行うと、ランダムノイズ成分を含んで補正してしまうため、過補正となる可能性が高い。その結果、水平方向の縞状ノイズを増加させてしまうことになる可能性がある。特に、近年の高感度化に対して、その傾向は顕著に発生してしまうという問題がある。
【００３６】
本発明の目的は、撮像素子で発生する電源変動等による帯状ノイズを、撮像素子の高感度化の影響を抑えつつ低減し、撮像装置における画質向上を図ることを可能とした撮像装置、制御方法、及びプログラムを提供することにある。
【課題を解決するための手段】
【００３７】
上記目的を達成するために、本発明は、複数の画素が二次元的に配された有効画素領域と前記有効画素領域に隣接して配置され基準信号を得るための基準画素領域とを有する撮像素子を備えた撮像装置であって、前記基準画素領域の画素出力値を記憶する記憶手段と、前記記憶手段に記憶された画素出力値に対しノイズを低減する処理を行う処理手段と、前記処理手段により処理された前記基準画素領域の画素出力値の出力レベルが設定範囲にあるか否かを判定する出力判定手段と、前記出力判定手段により出力レベルが前記設定範囲を超えている画素出力値があると判定された場合、前記設定範囲を超えている画素出力値について基準出力レベルに近づけるための補正値を算出し、前記補正値に基づき前記設定範囲を超えている画素出力値を補正する補正手段と、を備えることを特徴とする。
【発明の効果】
【００３８】
本発明によれば、出力レベルが設定範囲を超えている画素出力値について基準出力レベルに近づけるための補正値を算出し、補正値に基づき設定範囲を超えている画素出力値を補正する。これにより、撮像素子で発生する電源変動等による帯状ノイズを、撮像素子の高感度化の影響を抑えつつ低減することが可能となる。これにより、撮像装置で撮影した画像の画質向上を図ることが可能となる。
【図面の簡単な説明】
【００３９】
【図１】本発明の第１の実施の形態に係る撮像装置が備えるＣＭＯＳ型撮像素子の概略構成を示す図である。
【図２】撮像装置の構成を示すブロック図である。
【図３】撮像装置の撮影動作時の概略シーケンスを示すフローチャートである。
【図４】図３のステップＳ１０７の画像処理における帯状の出力変動に対する補正処理の詳細を示すフローチャートである。
【図５】（ａ）は、ＣＭＯＳ型撮像素子の演算領域を示す図である。（ｂ）は、ＣＭＯＳ型撮像素子の水平ＯＢ領域から読み出した各行の値の平均値において上限値または下限値に固定（クリップ）した状態を示す図である。（ｃ）は、水平ＯＢ領域の平均値の垂直方向の移動平均を取った状態を示す図である。（ｄ）は、帯状の出力変動を補正するための補正値を示す図である。
【図６】第１の実施の形態の変形例１に係る帯状の出力変動に対する補正処理の詳細を示すフローチャートである。
【図７】（ａ）は、第１の実施の形態に係る撮像素子で発生する帯状出力変動を補正するための補正値を示す図である。（ｂ）は、変形例１に係る撮像素子で発生する帯状出力変動を補正するための補正値を示す図である。（ｃ）は、変形例２に係る撮像素子で発生する帯状出力変動を補正するための補正値を示す図である。
【図８】本発明の第２の実施の形態に係る撮像装置の撮影準備動作時の概略シーケンスを示すフローチャートである。
【図９】撮像装置の撮影動作時の概略シーケンスを示すフローチャートである。
【図１０】本発明の第３の実施の形態に係る撮像装置が備えるＣＭＯＳ型撮像素子の概略構成を示す図である。
【図１１】撮像装置の撮影動作時の概略シーケンスを示すフローチャートである。
【図１２】図１１のステップＳ６０８の画像処理における帯状出力変動に対する補正処理の詳細を示すフローチャートである。
【図１３】（ａ）は、ＣＭＯＳ型撮像素子の演算領域を示す図である。（ｂ）は、第１の水平ＯＢ領域の値と第２の水平ＯＢ領域の値に相関がある場合を示す図である。（ｃ）は、第１の水平ＯＢ領域の値と第２の水平ＯＢ領域の値に相関がない場合を示す図である。
【図１４】従来例に係る撮像装置のアナログフロントエンド（ＡＦＥ）の内部構成を示すブロック図である。
【図１５】ＣＭＯＳ型撮像素子の画素部回路の一般的な構成例を示す図である。
【図１６】ＣＭＯＳ型撮像素子の一般的な動作タイミングの例を示す図である。
【図１７】ＣＭＯＳ型撮像素子の帯状の出力変動の例とＣＭＯＳ型撮像素子の演算領域を示す図である。
【発明を実施するための形態】
【００４０】
以下、本発明の実施の形態を図面に基づいて説明する。
【００４１】
〔第１の実施の形態〕
図１は、本発明の第１の実施の形態に係る撮像装置が備えるＣＭＯＳ型撮像素子の概略構成を示す図である。
【００４２】
図１において、ＣＭＯＳ型撮像素子（以下撮像素子）１は、水平ＯＢ領域（基準画素領域）５１、垂直ＯＢ領域（基準画素領域）５２、有効画素領域５３を備えている。水平ＯＢ領域５１と垂直ＯＢ領域５２は、有効画素領域５３に隣接して配置されている。また、水平ＯＢ領域５１と垂直ＯＢ領域５２は、基準信号を得るための画素領域であり、いずれも画素の前面がアルミニウム膜等により遮光された複数の基準画素から構成されている。有効画素領域５３は、有効な信号電荷を取り出すための画素領域であり、遮光されていない二次元的に配された有効画素から構成されている。尚、水平ＯＢ領域５１には、演算領域（図５（ａ）参照）が含まれる。
【００４３】
図２は、撮像装置の構成を示すブロック図である。
【００４４】
図２において、撮像装置は、撮像素子１、アナログフロントエンド（ＡＦＥ）２、メモリ４、画像処理部５、制御部６、操作部７、表示部８、記録部９、タイミング発生部１０、撮影レンズ、メカニカルシャッタ（不図示）を備えている。撮像素子１は、撮像装置による撮影対象の被写体の光学像を電気信号に光電変換する。ＡＦＥ２は、感度調整、ダークシェーディング補正、撮像素子１の出力のアナログ／デジタル変換等を行う。
【００４５】
メモリ４（記憶手段）は、各種データ（撮像素子１の画素出力値を含む）を保存するものであり、後述する複数の記憶領域を有する。画像処理部５は、ＡＦＥ２の出力に対し補正・現像等の画像処理を実行する。制御部６（処理手段、出力判定手段、補正手段、露出判定手段、相関判定手段）は、撮像装置の各部の制御を司る。また、制御部６は、プログラムに基づき後述の各フローチャートに示す処理を実行する。
【００４６】
操作部７は、操作者が撮像装置に各種指示を行うためのものであり、撮影の開始を指示する撮影開始スイッチ、電源のオン／オフを指示する電源スイッチ、各種モード（ＡＦモード、ストロボモード、連写モード等）の切り替えを指示する切替スイッチ等を備える。表示部８は、画像処理部５により現像処理が行われた画像等を表示する。記録部９は、撮影された被写体の画像等を保存する。タイミング発生部１０は、撮像素子１、ＡＦＥ２等に駆動用のタイミング信号を供給する。メカニカルシャッタは、制御部６により開閉が制御される。
【００４７】
次に、上記の構成を備える本実施の形態の撮像装置の動作について図３乃至図１３を参照しながら説明する。
【００４８】
まず、撮像装置の撮影動作時の概略シーケンスについて図３に基づき説明する。
【００４９】
図３は、撮像装置の撮影動作時の概略シーケンスを示すフローチャートである。尚、通常、撮像装置の撮影動作で行われる測光・測距等の動作は公知であるため、本実施の形態では説明を省略する。
【００５０】
図３において、撮像装置の制御部６は、タイミング発生部１０を介して撮像素子１における電荷（信号電荷）の蓄積を開始させ（ステップＳ１０１）、メカニカルシャッタを開き、撮像素子１に対する露光を行う（ステップＳ１０２）。次に、制御部６は、メカニカルシャッタを閉じると共に、撮像素子１０３における電荷の蓄積を終了させ（ステップＳ１０３）、撮像素子１に蓄積された電荷を後段の回路への読出しを行う（ステップＳ１０４）。読み出し動作時には、ＡＦＥ２により撮像素子１の水平ＯＢ領域５１の出力に対するクランプ動作とＡ／Ｄ変換等を行い、後段の回路へ出力する。
【００５１】
次に、制御部６は、撮像素子１の水平ラインＶにおける水平ＯＢ領域５１の所定領域の画素出力値を平均化し、該平均化した画素出力値（各行のＯＢ平均値）をメモリ４における第１の記憶領域Ｍ１に記憶する（ステップＳ１０５）。ここで、水平ＯＢ領域５１の所定領域の画素出力値の平均値を求める際、所定レベルを超えるもしくは所定レベルを下回る画素出力値については算出値として除外するか、もしくは画素出力値の上限と下限にクリップ等の制限をかける。これにより、算出値がランダムノイズ等で大きくばらつく場合にも補正に対して及ぼす影響を低減させる。
【００５２】
次に、制御部６は、撮像素子１に蓄積された電荷の読み出し動作が最終行まで終了したか否かを判定する（ステップＳ１０６）。電荷の読み出し動作が最終行まで終了していない場合は、ステップＳ１０４へ戻り、制御部６は、次の行の電荷の読み出し動作を行う。電荷の読み出し動作が最終行まで終了している場合は、制御部６は、画像処理部５により次の画像処理を行う（ステップＳ１０７）。即ち、制御部６は、読み出しが終了した画素出力値に対して、画像処理部５によりノイズを低減する補正処理（スミア補正処理・正常でない部分の補間処理等）や現像処理等の画像処理を行う。これにより、本処理（一連の撮影動作に関わる処理）を終了する。
【００５３】
次に、図３のステップＳ１０７の画像処理における撮像素子１で発生する帯状の出力変動に対する補正処理の詳細と帯状の出力変動を補正するための補正値について図４及び図５に基づき説明する。
【００５４】
図４は、図３のステップＳ１０７の画像処理における帯状の出力変動に対する補正処理の詳細を示すフローチャートである。図５（ａ）は、撮像素子１の演算領域を示す図、図５（ｂ）は、撮像素子１の水平ＯＢ領域５１から読み出した各行の値の平均値において上限値または下限値に固定（クリップ）した状態を示す図である。図５（ｃ）は、水平ＯＢ領域５１の平均値の垂直方向の移動平均を取った状態を示す図、図５（ｄ）は、帯状の出力変動を補正するための補正値を示す図である。
【００５５】
図４において、撮像装置の制御部６は、図３のステップＳ１０５にてメモリ４の第１の記憶領域Ｍ１に記憶した水平ＯＢ領域５１の画素出力値を平均化した値（各行のＯＢ平均値）を読み出す（ステップＳ２０１、図５（ｂ）参照）。次に、制御部６は、読み出した水平ＯＢ領域５１の各行の平均値の各々が予め定められた設定範囲内であるか否かのチェック（上限下限チェック）を行う（ステップＳ２０２）。
【００５６】
水平ＯＢ領域５１の各行の平均値の各々が設定範囲内である場合は、ステップＳ２０４へ移行する。水平ＯＢ領域５１の各行の平均値のうち設定範囲を超えている画素出力値に関しては、制御部６は、設定範囲の上限値もしくは下限値に画素出力を固定（クリップ）した値にデータを差替える差替処理を行う（ステップＳ２０３、図５（ｂ）の矢印参照）。その後、ステップＳ２０４へ移行する。
【００５７】
次に、制御部６は、ステップＳ２０１乃至ステップＳ２０３で求めた、上限値もしくは下限値に出力がクリップされている水平ＯＢ領域５１の各行の平均値の垂直方向の移動平均を取り、データにスムージング処理を行う（図５（ｃ）参照）。更に、スムージング処理したデータを補正演算用データとしてメモリ４に記憶する（ステップＳ２０４）。ステップＳ２０１乃至ステップＳ２０４の処理を行うことで、撮像素子１における正常でない画素やランダムノイズ成分により局所的に変動する成分を除外し、帯状ノイズ（スミア）の成分を効果的に見つけることができる。
【００５８】
次に、制御部６は、ステップＳ２０４でメモリ４に記憶した補正演算用データについて１行ずつ、予め設定した補正判定範囲を外れているか否かを判定し、判定対象行の補正演算用データを補正するか否かを決定する（ステップＳ２０５）。判定対象行の補正演算用データが補正判定範囲内の場合は、制御部６は、判定対象行の補正演算用データをそのまま補正値として（補正なしとして）メモリ４に記憶し、ステップＳ２０７へ移行する。
【００５９】
判定対象行の補正演算用データが補正判定範囲を外れている場合は、制御部６は、補正演算用データに基づき補正値を算出する演算を行い、演算後の補正値をメモリ４に記憶する（ステップＳ２０６、図５（ｄ）参照）。その後、ステップＳ２０７へ移行する。ここで、補正値とは、撮像素子１における設定範囲を超えている画素出力値について基準出力レベルに近づけるための値である。
【００６０】
演算方法の一例としては、暗時出力設計値と補正演算用データの差分に対して過補正抑制係数を掛けた値を求め、その値を補正演算用データに対して加算もしくは減算し、暗時出力設計値に近づけるデータとする方法がある。具体的には、補正量Ｘは、基準値Ａ、移動平均を取った画素出力値ｄ、過補正抑制係数ｃとした場合に、（Ａ−ｄ）×ｃで求めればよい。補正量Ｘは、補正値を算出するための（撮像素子における帯状出力変動による基準出力レベルのズレを抑制するための）量である。
【００６１】
次に、制御部６は、補正値算出が補正演算用データの最終行まで終了したか否かを判定する（ステップＳ２０７）。補正値算出が補正演算用データの最終行まで終了していない場合は、補正演算用データにおける判定対象の次の行を設定してステップＳ２０５へ戻る。補正値算出が補正演算用データの最終行まで終了している場合は、制御部６は、ステップＳ２０６乃至ステップＳ２０７で算出し記憶した補正値を用いて、各行毎に有効画素領域の暗レベルを補正する（ステップＳ２０８）。これにより、本処理を終了する。
【００６２】
図４で示したように、撮像素子１で発生する帯状出力変動に対する補正処理を行うことで、帯状出力変動による基準出力レベルのズレを抑制し、画質への影響を低減することができる。
【００６３】
＜変形例１＞
次に、本実施の形態の変形例１について説明する。
【００６４】
本実施の形態では、図４のステップＳ２０５で補正判定範囲（閾値）を超えた補正演算用データに対して一律に同様の補正を行う手法について説明した。該手法で補正を行った場合、補正判定範囲（閾値）の近傍で補正されなかった出力と、補正がかかって基準値に近づける補正が行われた出力とでレベルが異なる。そのため、帯状出力変動に対しては補正効果があるが、補正領域に隣接している箇所との出力差がエッジとして線状のノイズを生じさせてしまう（図５（ｄ）の破線円を参照）。
【００６５】
これに対し、変形例１では、上記の問題を回避するため、撮像素子１の画素出力値の出力レベルが補正判定範囲（閾値）を超えている場合、補正判定範囲を超えているレベル（量）に応じて補正量を変化させる重み付け処理を行うものである。
【００６６】
図６は、本実施の形態の変形例１に係る帯状の出力変動に対する補正処理の詳細を示すフローチャートである。
【００６７】
図６において、撮像装置の制御部６は、図３のステップＳ１０５でメモリ４の第１の記憶領域Ｍ１に記憶した水平ＯＢ領域の各行の平均値を読み出す（ステップＳ３０１）。次に、制御部６は、読み出した水平ＯＢ領域の各行の平均値の各々が設定範囲内であるか否かのチェック（上限下限チェック）を行う（ステップＳ３０２）。
【００６８】
水平ＯＢ領域５１の各行の平均値の各々が設定範囲内である場合は、ステップＳ３０４へ移行する。水平ＯＢ領域５１の各行の平均値のうち設定範囲を超えている画素出力値に関しては、制御部６は、設定範囲の上限値もしくは下限値に画素出力を固定（クリップ）した値にデータを差替える差替処理を行う（ステップＳ３０３）。その後、ステップＳ３０４へ移行する。
【００６９】
次に、制御部６は、ステップＳ３０１乃至ステップＳ３０３で求めた、上限値もしくは下限値に出力がクリップされている水平ＯＢ領域５１の各行の平均値の垂直方向の移動平均を取り、データにスムージング処理を行う。更に、スムージング処理したデータを補正演算用データとしてメモリ４に記憶する（ステップＳ３０４）。ステップＳ３０１乃至ステップＳ３０４の処理を行うことで、撮像素子１における正常でない画素やランダムノイズ成分により局所的に変動する成分を除外し、帯状ノイズ（スミア）の成分を効果的に見つけることができる。
【００７０】
次に、制御部６は、ステップＳ３０４でメモリ４に記憶した補正演算用データについて１行ずつ、予め設定した第１の補正判定範囲Ｌ０を外れているか否かを判定（出力判定０）する（ステップＳ３０５）。判定対象行の補正演算用データが第１の補正判定範囲Ｌ０内の場合は、ステップＳ３１２へ移行する。判定対象行の補正演算用データが第１の補正判定範囲Ｌ０を外れている場合は、制御部６は次の判定を行う。ステップＳ３０４でメモリ４に記憶した補正演算用データについて１行ずつ、予め設定した第２の補正判定範囲Ｌ１を外れているか否かを判定（出力判定１）する（ステップＳ３０６）。
【００７１】
判定対象行の補正演算用データが第２の補正判定範囲Ｌ１内の場合は、制御部６は、補正値の算出に使用する補正係数ｃ１を設定する（ステップＳ３０８）。判定対象行の補正演算用データが第２の補正判定範囲Ｌ１を外れている場合は、制御部６は次の判定を行う。ステップＳ３０４でメモリ４に記憶した補正演算用データについて１行ずつ、予め設定した第３の補正判定範囲Ｌ２を外れているか否かを判定（出力判定２）する（ステップＳ３０７）。
【００７２】
判定対象行の補正演算用データが第３の補正判定範囲Ｌ２内の場合は、制御部６は、補正値の算出に使用する補正係数ｃ２を設定する（ステップＳ３０９）。判定対象行の補正演算用データが第３の補正判定範囲Ｌ２を外れている場合は、制御部６は、補正値の算出に使用する補正係数ｃ３を設定する（ステップＳ３１０）。尚、補正判定範囲は基準値に対して近い順からＬ０、Ｌ１、Ｌ２となる。また、補正係数は小さい順からｃ１、ｃ２、ｃ３となる。
【００７３】
次に、制御部６は、上記のステップＳ３０８またはステップＳ３０９またはステップＳ３１０で設定した補正係数に基づき補正値を算出する演算を行い、演算後の補正値をメモリ４に記憶する（ステップＳ３１１）。その後、ステップＳ３１２へ移行する。
【００７４】
演算方法の一例としては、暗時出力設計値と補正演算用データの差分に対して過補正抑制係数を掛けた値を求め、その値を補正演算用データに対して加算もしくは減算し、暗時出力設計値に近づけるデータとする方法がある。具体的には、補正量Ｘは、基準値Ａ、移動平均を取った画素出力値ｄ、過補正抑制係数Ｃ（設定されている補正係数ｃ１、ｃ２、ｃ３のいずれか）とした場合に、（Ａ−ｄ）×Ｃで求めればよい。
【００７５】
次に、制御部６は、補正値算出が補正演算用データの最終行まで終了したか否かを判定する（ステップＳ３１２）。補正値算出が補正演算用データの最終行まで終了していない場合は、補正演算用データにおける判定対象の次の行を設定してステップＳ３０５へ戻る。補正値算出が補正演算用データの最終行まで終了している場合は、制御部６は、ステップＳ３１１で算出し記憶した補正値を用いて、各行毎に有効画素領域の暗レベルを補正する（ステップＳ３１３）。これにより、本処理を終了する。
【００７６】
図７（ａ）は、本実施の形態に係る撮像素子で発生する帯状出力変動を補正するための補正値を示す図である（図５（ｄ）の再掲図）。図７（ａ）では、補正を行わない未補正領域と補正を行った補正領域の境界で出力の逆転によるエッジが発生しており、エッジが発生したデータを使用して補正を行うと水平方向に線状のノイズが生じてしまうという面がある。
【００７７】
図７（ｂ）は、変形例１に係る撮像素子で発生する帯状出力変動を補正するための補正値を示す図である。図７（ｂ）では、撮像素子１の未補正領域に近い（上記の基準値Ａに近い）箇所の補正量は少なく、基準値Ａからのズレが大きいほど補正量を大きくする。これにより、撮像素子１で発生する帯状出力変動による基準レベルのズレを抑制しつつ、未補正領域と補正領域の境界を円滑にし、エッジ（線状のノイズ）を抑制することができている。
【００７８】
尚、変形例１では、複数段階の補正判定範囲（閾値）を設けることで補正値算出の重み付けを行ったが、これに限定されるものではない。例えば近似式等による補正値算出で重み付けを行っても何ら問題はない。
【００７９】
＜変形例２＞
次に、本実施の形態の変形例２について説明する。
【００８０】
変形例１と同様の目的で、撮像素子１の未補正領域と補正領域の境界のエッジ（線状のノイズ）を抑制する方法として、補正量の目標を設計基準（基準値Ａ）と異なる値に設定する方法がある。変形例２では、補正量の目標を基準値以外に設定するものである。
【００８１】
本実施の形態では、補正量Ｘ、基準値Ａ、移動平均を取った画素出力値ｄ、過補正抑制係数ｃとした場合に、Ｘ＝（Ａ−ｄ）×ｃとして求めていた。
【００８２】
これに対し、変形例２では、補正量の目標を判定閾値Ｌ（基準画素領域出力レベルを判定する際の設定範囲を規定する閾値）として設定し、判定閾値Ｌを超えた分は全て判定閾値Ｌにクリップする。具体的には、補正量Ｘ、基準値Ａ、閾値Ｌ（基準値Ａからの差分）、移動平均を取った画素出力値ｄとした場合、Ｘ＝（（Ａ＋Ｌ）−ｄ）として求め、閾値までの差分をそのまま加減算して補正する。
【００８３】
図７（ｃ）は、上記の算出方法で求めた変形例２に係る撮像素子で発生する帯状出力変動を補正するための補正値を示す図である。図７（ｃ）では、変形例１と同様に、撮像素子１の未補正領域と補正領域の境界で出力の逆転によるエッジは発生していない。これにより、未補正領域と補正領域の境界が円滑で、エッジ（線状のノイズ）を抑制することができている。
【００８４】
以上詳細に説明したように、本実施の形態によれば、撮像素子で発生する電源変動等による帯状ノイズを、撮像素子の高感度化の影響を抑えつつ低減することが可能となる。これにより、撮像装置で撮影した画像の画質向上を図ることが可能となる。
【００８５】
〔第２の実施の形態〕
本発明の第２の実施の形態は、上記第１の実施の形態に対して、下記で示す点において相違する。本実施の形態のその他の要素は、上記第１の実施の形態（図１、図２）の対応するものと同一なので説明を省略する。
【００８６】
本実施の形態では、撮像素子で発生する帯状の出力変動の補正を行うにあたり、第１の実施の形態のように補正によるエッジ等が発生する可能性を回避するため、次のように制御を行う。即ち、帯状の出力変動が画質として影響が少ないと想定される状況では補正を行わないようにする制御するものである。
【００８７】
図８は、本実施の形態に係る撮像装置の撮影準備動作時の概略シーケンスを示すフローチャートである。
【００８８】
図８において、撮像装置の制御部６は、操作者により撮影準備スイッチ（不図示）がオン操作されると本処理を開始する。まず、制御部６は、公知の測光回路により撮影対象となる被写体の輝度を測光する（ステップＳ４０１）。測光回路は、一般的に、撮像素子で撮像した画像領域を複数に分割すると共に複数に分割した測光領域ごとの測光出力を基に露出制御項目（シャッタ秒時・絞り・ＩＳＯ感度等）を決定する。次に、制御部６は、測光した被写体の輝度の露出を判定する（ステップＳ４０２）。
【００８９】
尚、被写体の輝度の露出を判定する際は、複数に分割した測光領域のうち予め定められた設定値を超えている測光領域の数を基に露出を判定してもよいし、平均値での露出が所定露出値を超えているか否かを判定してもよい。また、被写体の輝度の露出の判定には、測光領域の全域を使用してもよいし、測光領域の一部のみを使用してもよい。
【００９０】
被写体の輝度の露出が設定値以上（所定より明るい露出）であると判定した場合は、制御部６は、撮影対象被写体が明るく且つ帯状出力変動が画質として認識しにくい被写体であると判断する。そして、制御部６は、帯状出力変動の補正を行わないための補正判定フラグ“０”をメモリ４の所定領域に記憶する（ステップＳ４０３）。
【００９１】
露出が設定値未満（所定より暗い露出）であると判定した場合は、制御部６は、撮影対象被写体が暗く且つ帯状出力変動が画質として認識しやすい被写体であると判断する。そして、制御部６は、帯状出力変動の補正を行うための補正判定フラグ“１”をメモリ４の所定領域に記憶する（ステップＳ４０４）。
【００９２】
ステップＳ４０３の処理もしくはステップＳ４０４の処理を終了すると、制御部６は、公知の測距回路による被写体距離を測定する（ステップＳ４０５）。次に、制御部６は、撮影レンズの焦点をステップＳ４０５で測定した被写体距離に合わせるために撮影レンズを駆動し、焦点調整を行う（ステップＳ４０６）。これにより、本処理を終了する。
【００９３】
図９は、撮像装置の撮影動作時の概略シーケンスを示すフローチャートである。
【００９４】
図９において、図３と共通する処理のうち撮像装置の基本的な動作に関わる処理については説明を簡略化する。撮像装置の制御部６は、撮像素子１における電荷（信号電荷）の蓄積を開始させ（ステップＳ５０１）、露光を行い（ステップＳ５０２）、電荷の蓄積を終了させる（ステップＳ５０３）。次に、制御部６は、撮像素子１に蓄積された電荷の読出しを行う（ステップＳ５０４）。
【００９５】
次に、制御部６は、撮像素子１の水平ラインＶにおける水平ＯＢ領域５１の所定領域の画素出力値を平均化し、該平均化した画素出力値をメモリ４における第１の記憶領域Ｍ１に記憶する（ステップＳ５０５）。ここで、水平ＯＢ領域５１の所定領域の画素出力値の平均値を求める際、所定レベルを超えるもしくは所定レベルを下回る画素出力値については算出値として除外するか、もしくは画素出力値の上限と下限にクリップ等の制限をかける。これにより、算出値がランダムノイズ等で大きくばらつく場合にも補正に対して及ぼす影響を低減させる。
【００９６】
次に、制御部６は、撮像素子１に蓄積された電荷の読み出し動作が最終行まで終了したか否かを判定する（ステップＳ５０６）。電荷の読み出し動作が最終行まで終了していない場合は、ステップＳ５０４へ戻り、制御部６は、次の行の電荷の読み出し動作を行う。電荷の読み出し動作が最終行まで終了している場合は、制御部６は、図８のステップＳ４０３またはステップＳ４０４でメモリ４に記憶した補正判定フラグを確認する（ステップＳ５０７）。
【００９７】
補正判定フラグが帯状出力変動の補正を行わないための補正判定フラグ“０”の場合は、補正を行わずステップＳ５０９へ移行する。補正判定フラグが帯状出力変動の補正を行うための補正判定フラグ“１”の場合は、補正を行うために次の画像処理を行う（ステップＳ５０８）。即ち、制御部６は、読み出しが終了した画素出力値に対して帯状出力変動補正（スミア補正）を行う。帯状出力変動補正については第１の実施の形態で説明済みのため、詳細説明は省略する。
【００９８】
次に、制御部６は、ノイズを低減する補正処理（正常でない部分の補間処理等）や現像処理等の画像処理を行う（ステップＳ５０９）。これにより、本処理（一連の撮影動作に関わる処理）を終了する。
【００９９】
以上詳細に説明したように、本実施の形態によれば、被写体の明るさに応じて帯状出力変動の補正を行うか否か判定し、画像として帯状出力変動が認識しにくい状況では補正を行わないよう制御する。これにより、補正によるよくない影響が発生することを低減することが可能となる。
【０１００】
〔第３の実施の形態〕
本発明の第３の実施の形態は、上記第１の実施の形態に対して、下記で示す点において相違する。本実施の形態のその他の要素は、上記第１の実施の形態（図２）の対応するものと同一なので説明を省略する。
【０１０１】
本実施の形態では、最近、撮像素子において基準画素領域を左右両側に備えた構造が多く存在するという点から、次のように制御を行う。撮像素子で帯状の出力変動が発生しているか、他の要因（ランダムノイズ等）による基準画素の変動が発生しているかを判断し、第２の実施の形態と同様に、帯状の出力変動が画質として影響が少ないと想定される状況では補正を行わないよう制御するものである。
【０１０２】
図１０は、本実施の形態に係る撮像装置が備えるＣＭＯＳ型撮像素子の概略構成を示す図である。
【０１０３】
図１０において、ＣＭＯＳ型撮像素子（以下撮像素子）１１は、水平ＯＢ領域（基準画素領域）５１、垂直ＯＢ領域（基準画素領域）５２、有効画素領域５３を備えている。更に、水平ＯＢ領域５１は、第１の水平ＯＢ領域５１ａと第２の水平ＯＢ領域５１ｂから構成されている。第１の水平ＯＢ領域５１ａ、第２の水平ＯＢ領域５１ｂ、垂直ＯＢ領域５２は、有効画素領域５３に隣接して配置されている。第１の水平ＯＢ領域５１ａと第２の水平ＯＢ領域５１ｂは、有効画素領域５３を挟んで対向する位置に配置されている。
【０１０４】
第１の水平ＯＢ領域５１ａ、第２の水平ＯＢ領域５１ｂ、垂直ＯＢ領域５２は、基準信号を得るための画素領域であり、いずれも画素の前面がアルミニウム膜等により遮光された複数の基準画素から構成されている。有効画素領域５３は、有効な信号電荷を取り出すための画素領域であり、遮光されていない二次元的に配された有効画素から構成されている。尚、第１の水平ＯＢ領域５１ａと第２の水平ＯＢ領域５１ｂには、それぞれ演算領域（図１３（ａ）参照）が含まれる。
【０１０５】
図１１は、撮像装置の撮影動作時の概略シーケンスを示すフローチャートである。
【０１０６】
図１１において、図３と共通する処理のうち撮像装置の基本的な動作に関わる処理については説明を簡略化する。撮像装置の制御部６は、撮像素子１における電荷（信号電荷）の蓄積を開始させ（ステップＳ６０１）、露光を行い（ステップＳ６０２）、電荷の蓄積を終了させる（ステップＳ６０３）。次に、制御部６は、撮像素子１に蓄積された電荷の読出しを行う（ステップＳ６０４）。
【０１０７】
次に、制御部６は、撮像素子１の水平ラインＶにおける第１の水平ＯＢ領域５１ａの所定領域の画素出力値を平均化し、該平均化した画素出力値をメモリ４における第１の記憶領域Ｍ１に記憶する（ステップＳ６０５）。ここで、第１の水平ＯＢ領域５１ａの所定領域の画素出力値の平均値を求める際、所定レベルを超えるもしくは所定レベルを下回る画素出力値については算出値として除外するか、もしくは画素出力値の上限と下限にクリップ等の制限をかける。これにより、算出値がランダムノイズ等で大きくばらつく場合にも補正に対して及ぼす影響を低減させる。
【０１０８】
次に、上記のステップＳ６０５と同様の処理を行う。即ち、制御部６は、撮像素子１の水平ラインＶにおける第２の水平ＯＢ領域５１ｂの所定領域の画素出力値を平均化し、該平均化した画素出力値をメモリ４における第２の記憶領域Ｍ２に記憶する（ステップＳ６０６）。ここで、第２の水平ＯＢ領域５１ｂの所定領域の画素出力値の平均値を求める際、所定レベルを超えるもしくは所定レベルを下回る画素出力値については算出値として除外するか、もしくは画素出力値の上限と下限にクリップ等の制限をかける。これにより、算出値がランダムノイズ等で大きくばらつく場合にも補正に対して及ぼす影響を低減させる。
【０１０９】
次に、制御部６は、撮像素子１に蓄積された電荷の読み出し動作が最終行まで終了したか否かを判定する（ステップＳ６０７）。電荷の読み出し動作が最終行まで終了していない場合は、ステップＳ６０４へ戻り、制御部６は、次の行の電荷の読み出し動作を行う。電荷の読み出し動作が最終行まで終了している場合は、制御部６は、次の画像処理を行う（ステップＳ６０８）。即ち、制御部６は、読み出しが終了した画素出力値に対して、ノイズを低減する補正処理（スミア補正処理・正常でない部分の補間処理等）や現像処理等の画像処理を行う。これにより、本処理（一連の撮影動作に関わる処理）を終了する。
【０１１０】
次に、図１１のステップＳ６０８の画像処理における撮像素子１１で発生する帯状の出力変動に対する補正処理の詳細と帯状の出力変動を補正するための補正値について図１２及び図１３に基づき説明する。
【０１１１】
図１２は、図１１のステップＳ６０８の画像処理における帯状出力変動に対する補正処理の詳細を示すフローチャートである。図１３（ａ）は、ＣＭＯＳ型撮像素子の演算領域を示す図である。図１３（ｂ）は、第１の水平ＯＢ領域の値と第２の水平ＯＢ領域の値に相関がある場合を示す図である。図１３（ｃ）は、第１の水平ＯＢ領域の値と第２の水平ＯＢ領域の値に相関がない場合を示す図である。
【０１１２】
図１２において、撮像装置の制御部６は、図１１のステップＳ６０５及びステップＳ６０６にてメモリ４に記憶した値を読み出す。即ち、メモリ４の第１の記憶領域Ｍ１に記憶した第１の水平ＯＢ領域５１ａ、メモリ４の第２の記憶領域Ｍ２に記憶した第２の水平ＯＢ領域５１ｂの各々の画素出力値を平均化した値を読み出す（ステップＳ７０１）。次に、制御部６は、読み出した第１の水平ＯＢ領域５１ａと第２の水平ＯＢ領域５１ｂの各行の平均値の各々が設定範囲内であるか否かのチェック（上限下限チェック）を行う（ステップＳ７０２）。
【０１１３】
第１の水平ＯＢ領域５１ａと第２の水平ＯＢ領域５１ｂの各行の平均値の各々が設定範囲内である場合は、ステップＳ７０４へ移行する。第１の水平ＯＢ領域５１ａと第２の水平ＯＢ領域５１ｂの各行の平均値のうち設定範囲を超えた画素出力値に関しては、制御部６は、設定範囲の上限値もしくは下限値に画素出力を固定（クリップ）した値にデータを差替える差替処理を行う（ステップＳ７０３）。その後、ステップＳ７０４へ移行する。
【０１１４】
次に、制御部６は、ステップＳ７０１乃至ステップＳ７０３で求めた、上限値もしくは下限値に出力がクリップされている第１の水平ＯＢ領域５１ａと第２の水平ＯＢ領域５１ｂの各行の平均値の垂直方向の移動平均を取り、データにスムージング処理を行う。更に、スムージング処理した各々のデータを補正演算用データとしてメモリ４に記憶する（ステップＳ７０４）。ステップＳ７０１乃至ステップＳ７０４の処理を行うことで、撮像素子１における正常でない画素やランダムノイズ成分により局所的に変動する成分を除外し、帯状ノイズ（スミア）の成分を効果的に見つけることができる。
【０１１５】
次に、制御部６は、ステップＳ７０４でメモリ４に記憶した第１の水平ＯＢ領域５１ａの補正演算用データについて１行ずつ、予め設定した補正判定範囲を外れているか否かを判定する（ステップＳ７０５）。更に、制御部６は、判定対象行の補正演算用データを補正するか否かを決定する。判定対象行の補正演算用データが補正判定範囲内の場合は、制御部６は、判定対象行の補正演算用データをそのまま補正値として（補正なしとして）メモリ４に記憶し、ステップＳ７０８へ移行する。
【０１１６】
判定対象行の補正演算用データが補正判定範囲を外れている場合は、制御部６は、ステップＳ７０４でメモリ４に記憶した第１の水平ＯＢ領域５１ａと第２の水平ＯＢ領域５１ｂの各々の補正演算用データを比較する（ステップＳ７０６）。更に、制御部６は、両方の補正演算用データが所定レベル以内であるか否かの相関を判定（相関確認）する。両方の補正演算用データに相関がない場合は、ステップＳ７０８へ移行する。両方の補正演算用データに相関がある場合は、制御部６は、補正演算用データに基づき補正値を算出してメモリ４に記憶し（ステップＳ７０７）、ステップＳ７０８へ移行する。
【０１１７】
相関判定については、例えば、図１３（ｂ）及び図１３（ｃ）で示すように、第１の水平ＯＢ領域５１ａの値と第２の水平ＯＢ領域５１ｂの値が、両方ともステップＳ７０５で設定している補正判定範囲を外れているか否かの判定を行う。両方とも補正判定範囲を外れていれば相関ありと判定し（図１３（ｂ）参照）、第２の水平ＯＢ領域５１ｂの値だけ外れていなければ相関なしと判定すればよい（図１３（ｃ）参照）。
【０１１８】
尚、相関判定は上記に限定されるものではない。例えば第１の水平ＯＢ領域５１ａの値を基準として、第２の水平ＯＢ領域５１ｂの値が所定比率以内（例えば第１の水平ＯＢ領域±０．２５％以内）か否かで判定してもよい。または、設定値以内（例えば第１の水平ＯＢ領域±ＡＦＥ２によるＡ／Ｄ変換後の２カウント以内等）か否か等で判定してもよい。
【０１１９】
次に、制御部６は、補正値算出が補正演算用データの最終行まで終了したか否かを判定する（ステップＳ７０８）。補正値算出が補正演算用データの最終行まで終了していない場合は、補正演算用データにおける判定対象の次の行を設定してステップＳ７０５へ戻る。補正値算出が補正演算用データの最終行まで終了している場合は、制御部６は、ステップＳ７０７乃至ステップＳ７０８で算出し記憶した補正値を用いて、各行毎に有効画素領域の暗レベルを補正する（ステップＳ７０９）。これにより、本処理を終了する。
【０１２０】
尚、第１の水平ＯＢ領域５１ａと第２の水平ＯＢ領域５１ｂ（左右水平ＯＢ領域）の演算を行う際に、撮像素子や周辺回路の構成によってはノイズの受け方に左右水平ＯＢ領域で差が発生する場合がある。そのため、上記の相関確認を行う際に、左右水平ＯＢ領域のノイズ強度を加味した係数掛けをする等の処理を行っても何ら問題はない。
【０１２１】
以上詳細に説明したように、本実施の形態によれば、撮像素子１１の第１の水平ＯＢ領域５１ａと第２の水平ＯＢ領域５１ｂでの変動に相関がある場合にのみ、帯状出力変動があるとして補正を行うことが可能となる。また、相関がない場合には、補正を行わないように制限をかけることが可能となる。
【０１２２】
〔他の実施の形態〕
また、本発明の目的は、以下の処理を実行することにより達成される。即ち、上述した実施形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、システム或いは装置に供給し、そのシステム或いは装置のコンピュータ(又はＣＰＵやＭＰＵ等)が記憶媒体に格納されたプログラムコードを読み出す処理である。
【０１２３】
この場合、記憶媒体から読み出されたプログラムコード自体が前述した実施の形態の機能を実現することになり、そのプログラムコード及びプログラムコードを記憶した記憶媒体は本発明を構成することになる。
【０１２４】
また、プログラムコードを供給するための記憶媒体としては、次のものを用いることができる。例えば、フレキシブルディスク、ハードディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ、磁気テープ、不揮発性のメモリカード、ＲＯＭ等である。または、プログラムコードをネットワークを介してダウンロードしてもよい。
【０１２５】
また、コンピュータが読み出したプログラムコードを実行することにより、上記実施の形態の機能が実現される場合も本発明に含まれる。加えて、そのプログラムコードの指示に基づき、コンピュータ上で稼動しているＯＳ（オペレーティングシステム）等が実際の処理の一部または全部を行い、その処理により前述した実施形態の機能が実現される場合も含まれる。
【０１２６】
更に、前述した実施形態の機能が以下の処理により実現される場合も本発明に含まれる。即ち、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれる。その後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵ等が実際の処理の一部または全部を行う場合である。
【符号の説明】
【０１２７】
１、１１  ＣＭＯＳ型撮像素子
４  メモリ
６  制御部
５１  水平ＯＢ領域
５１ａ  第１の水平ＯＢ領域
５１ｂ  第２の水平ＯＢ領域
５３  有効画素領域
【図１】
2010200109.tif 000003
【図２】
2010200109.tif 000004
【図３】
2010200109.tif 000005
【図４】
2010200109.tif 000006
【図５】
2010200109.tif 000007
【図６】
2010200109.tif 000008
【図７】
2010200109.tif 000009
【図８】
2010200109.tif 000010
【図９】
2010200109.tif 000011
【図１０】
2010200109.tif 000012
【図１１】
2010200109.tif 000013
【図１２】
2010200109.tif 000014
【図１３】
2010200109.tif 000015
【図１４】
2010200109.tif 000016
【図１５】
2010200109.tif 000017
【図１６】
2010200109.tif 000018
【図１７】
2010200109.tif 000019