(57)【要約】【課題】ＥＤＧＥ方式のＲＦ送信に際して時分割多重アクセス方式の送信スロットでのタイムマスク仕様の規格を満足する際の動作余裕を確保する。【解決手段】送信機は、ディジタル変調器１０、ランプ生成器１４、ディジタル乗算器Ｍｕｌｔ、Ｄ／Ａ変換器１５、ＰＬＬ１１、ＡＭ変調器１３を具備する。変調器１０は送信データに応答してディジタル振幅Ｒ、ディジタル位相θを生成する。ランプ生成器のランプ制御信号にＭｕｌｔが応答して、その出力がＤ／Ａ変換器に供給され、その出力がＡＭ変調器に供給される。ＰＬＬのＲＦキャリア信号がＡＭ変調器に伝達され、ＥＤＧＥ方式のＲＦ送信信号が生成される。送信タイムスロットの前半のランプアップ動作でＤ／Ａ変換器のアナログ信号が増加して、後半のランプダウン動作でアナログ信号が減少する。ランプアップ・ダウン動作で送信電力が所定値よりも低い状態では、ＡＭ変調器のゲインは低い値に制御される。【選択図】図１
2010245673.tif 000002
【特許請求の範囲】
【請求項１】
ディジタル変調器と、ランプ生成器と、ディジタル乗算器と、Ｄ／Ａ変換器と、フェーズロックドループと、ＡＭ変調器とを具備するＥＤＧＥ方式のＲＦ送信信号を生成可能な送信機であって、
前記ディジタル変調器は、送信データに応答して、ディジタル振幅成分とディジタル位相成分とを生成して、
前記ディジタル変調器から生成される前記ディジタル振幅成分は前記ディジタル乗算器の一方の入力端子に供給され、前記ディジタル変調器から生成される前記ディジタル位相成分は前記フェーズロックドループの一方の入力端子に供給され、前記フェーズロックドループの他方の入力端子には基準周波数信号が供給され、
前記ランプ生成器は、ランプデータに応答して、ランプ制御ディジタル制御信号を生成して、
前記ランプ生成器から生成される前記ランプ制御ディジタル制御信号に前記ディジタル乗算器の他方の入力端子が応答して、前記ディジタル乗算器の出力信号が前記Ｄ／Ａ変換器の入力端子に供給され、
前記Ｄ／Ａ変換器のアナログ出力信号は、前記ＡＭ変調器の一方の入力端子に供給可能とされており、
前記フェーズロックドループの発振出力信号に基づくＲＦキャリア信号が前記ＡＭ変調器の他方の入力端子に伝達可能とされることにより、前記ＡＭ変調器の出力端子から前記ＥＤＧＥ方式の前記ＲＦ送信信号が生成可能であり、
前記ＥＤＧＥ方式の前記ＲＦ送信信号の送信動作タイムスロットの前半のランプアップ動作では、前記ランプ生成器に供給される前記ランプデータに応答して前記ＡＭ変調器の前記一方の入力端子に供給される前記Ｄ／Ａ変換器の前記アナログ出力信号が増加するものであり、
前記ＥＤＧＥ方式の前記ＲＦ送信信号の前記送信動作タイムスロットの後半のランプダウン動作では、前記ランプ生成器に供給される前記ランプデータに応答して前記ＡＭ変調器の前記一方の入力端子に供給される前記Ｄ／Ａ変換器の前記アナログ出力信号が減少するものであり、
前記ランプアップ動作および前記ランプダウン動作で、前記送信機の送信電力が所定値よりも低い状態では、前記ＡＭ変調器のゲインは低い値に制御され、
前記ランプアップ動作および前記ランプダウン動作で、前記送信機の前記送信電力が前記所定値よりも高い状態では、前記ＡＭ変調器の前記ゲインは前記低い値よりも大きな高い値に制御される送信機。
【請求項２】
前記ランプデータと基準ランプデータとを比較する制御ユニットを更に具備して、
前記基準ランプデータは前記送信電力の前記所定値に対応するものであり、前記ランプデータの値が前記基準ランプデータの値よりも大きな場合に前記制御ユニットの出力信号によって前記ＡＭ変調器の前記ゲインは前記高い値に制御されるものである請求項１に記載の送信機。
【請求項３】
前記ランプアップ動作に関連した所定周波数のクロック信号のパルスの第１のカウントアップの完了に応答して前記ランプアップ動作の間に前記ＡＭ変調器の前記ゲインは前記高い値に制御されるものであり、
更に前記ランプダウン動作に関連した前記所定周波数の前記クロック信号の前記パルスの第２のカウントアップの完了に応答して前記ランプダウン動作の間に前記ＡＭ変調器の前記ゲインは前記低い値に制御されるものである請求項１に記載の送信機。
【請求項４】
前記ランプアップ動作は、ランプアップスタート命令によって制御され、
前記ランプアップスタート命令によって開始した前記所定周波数の前記クロック信号の前記パルスの前記第１のカウントアップの前記完了に応答して、前記ランプアップ動作の間に前記ＡＭ変調器の前記ゲインは前記高い値に制御されるものであり、
前記ランプダウン動作は、ランプダウンスタート命令によって制御され、
前記ランプダウンスタート命令によって開始した前記所定周波数の前記クロック信号の前記パルスの前記第２のカウントアップの前記完了に応答して、前記ランプダウン動作の間に前記ＡＭ変調器の前記ゲインは前記低い値に制御されるものである請求項３に記載の送信機。
【請求項５】
前記ＡＭ変調器は、ギルバートセルを構成する第１のトランジスタペアと第２のトランジスタペアと第３のトランジスタペアとを含み、
前記第１のトランジスタペアの両制御電極には、前記Ｄ／Ａ変換器の前記アナログ出力信号である非反転入力信号と反転入力信号とが供給され、
前記第２のトランジスタペアおよび前記第３のトランジスタペアの制御電極には、前記フェーズロックドループの前記発振出力信号に基づく前記ＲＦキャリア信号である非反転送信ＲＦキャリア信号と反転送信ＲＦキャリア信号とが供給される請求項１に記載の送信機。
【請求項６】
前記Ｄ／Ａ変換器の前記アナログ出力信号である前記非反転入力信号と前記反転入力信号とのＤＣオフセット電圧差と前記Ｄ／Ａ変換器の前記アナログ出力信号である前記非反転入力信号と前記反転入力信号との交流振幅成分とは、前記ランプデータの前記値の増加に比例して増加するものである請求項５に記載の送信機。
【請求項７】
前記第１のトランジスタペアの入力電極は、抵抗ペアを介して接地電位に接続され、
前記第１のトランジスタペアの一方の出力電極と他方の出力電極は、前記第２のトランジスタペアの両入力電極と前記第３のトランジスタペアの両入力電極とにそれぞれ接続され、
前記第２のトランジスタペアの一方の出力電極と前記第３のトランジスタペアの一方の出力電極とは、前記ＡＭ変調器の一方の出力端子に共通に接続され、
前記第２のトランジスタペアの他方の出力電極と前記第３のトランジスタペアの他方の出力電極とは、前記ＡＭ変調器の他方の出力端子に共通に接続されている請求項６に記載の送信機。
【請求項８】
前記ＡＭ変調器の前記ゲインの制御は、前記抵抗ペアの抵抗値の制御もしくは前記第１のトランジスタペアのトランジスタグループペアの並列接続数の制御によって実現されるものである請求項７に記載の送信機。
【請求項９】
前記ＡＭ変調器の前記ゲインの制御は、前記第１のトランジスタペアの前記出力電極の信号を交流接地ノードにパイパスする素子を含むゲイン制御回路によって制御されるものである請求項７に記載の送信機。
【請求項１０】
前記ＡＭ変調器の前記一方の出力端子と前記他方の出力端子との間の出力ＤＣオフセット電圧を検出するＤＣオフセット電圧測定回路を更に具備して、
前記ＤＣオフセット電圧測定回路は、ＤＣオフセットキャリブレーション動作の間に、前記出力ＤＣオフセット電圧が最小となるように、前記第１のトランジスタペアの前記両制御電極に供給される前記Ｄ／Ａ変換器の前記アナログ出力信号である前記非反転入力信号と前記反転入力信号の間の入力ＤＣオフセット電圧を調整可能に構成されている請求項７に記載の送信機。
【請求項１１】
前記ＤＣオフセット電圧測定回路による前記ＤＣオフセットキャリブレーション動作は、前記送信動作タイムスロットに先行するアイドルモードまたは前記送信動作タイムスロットの直前のタイミングにて実行可能とされたものである請求項１０に記載の送信機。
【請求項１２】
ＥＤＧＥ方式のＲＦ送信信号を生成可能な送信機に使用可能であって、ディジタル変調器と、ランプ生成器と、ディジタル乗算器と、Ｄ／Ａ変換器と、フェーズロックドループと、ＡＭ変調器とを具備する半導体集積回路であって、
前記ディジタル変調器は、送信データに応答して、ディジタル振幅成分とディジタル位相成分とを生成して、
前記ディジタル変調器から生成される前記ディジタル振幅成分は前記ディジタル乗算器の一方の入力端子に供給され、前記ディジタル変調器から生成される前記ディジタル位相成分は前記フェーズロックドループの一方の入力端子に供給され、前記フェーズロックドループの他方の入力端子には基準周波数信号が供給され、
前記ランプ生成器は、ランプデータに応答して、ランプ制御ディジタル制御信号を生成して、
前記ランプ生成器から生成される前記ランプ制御ディジタル制御信号に前記ディジタル乗算器の他方の入力端子が応答して、前記ディジタル乗算器の出力信号が前記Ｄ／Ａ変換器の入力端子に供給され、
前記Ｄ／Ａ変換器のアナログ出力信号は、前記ＡＭ変調器の一方の入力端子に供給可能とされており、
前記フェーズロックドループの発振出力信号に基づくＲＦキャリア信号が前記ＡＭ変調器の他方の入力端子に伝達可能とされることにより、前記ＡＭ変調器の出力端子から前記ＥＤＧＥ方式の前記ＲＦ送信信号が生成可能であり、
前記ＥＤＧＥ方式の前記ＲＦ送信信号の送信動作タイムスロットの前半のランプアップ動作では、前記ランプ生成器に供給される前記ランプデータに応答して前記ＡＭ変調器の前記一方の入力端子に供給される前記Ｄ／Ａ変換器の前記アナログ出力信号が増加するものであり、
前記ＥＤＧＥ方式の前記ＲＦ送信信号の前記送信動作タイムスロットの後半のランプダウン動作では、前記ランプ生成器に供給される前記ランプデータに応答して前記ＡＭ変調器の前記一方の入力端子に供給される前記Ｄ／Ａ変換器の前記アナログ出力信号が減少するものであり、
前記ランプアップ動作および前記ランプダウン動作で、前記送信機の送信電力が所定値よりも低い状態では、前記ＡＭ変調器のゲインは低い値に制御され、
前記ランプアップ動作および前記ランプダウン動作で、前記送信機の前記送信電力が前記所定値よりも高い状態では、前記ＡＭ変調器の前記ゲインは前記低い値よりも大きな高い値に制御される半導体集積回路。
【請求項１３】
前記ランプデータと基準ランプデータとを比較する制御ユニットを更に具備して、
前記基準ランプデータは前記送信電力の前記所定値に対応するものであり、前記ランプデータの値が前記基準ランプデータの値よりも大きな場合に前記制御ユニットの出力信号によって前記ＡＭ変調器の前記ゲインは前記高い値に制御されるものである請求項１２に記載の半導体集積回路。
【請求項１４】
前記ランプアップ動作に関連した所定周波数のクロック信号のパルスの第１のカウントアップの完了に応答して前記ランプアップ動作の間に前記ＡＭ変調器の前記ゲインは前記高い値に制御されるものであり、
更に前記ランプダウン動作に関連した前記所定周波数の前記クロック信号の前記パルスの第２のカウントアップの完了に応答して前記ランプダウン動作の間に前記ＡＭ変調器の前記ゲインは前記低い値に制御されるものである請求項１２に記載の半導体集積回路。
【請求項１５】
前記ランプアップ動作は、ランプアップスタート命令によって制御され、
前記ランプアップスタート命令によって開始した前記所定周波数の前記クロック信号の前記パルスの前記第１のカウントアップの前記完了に応答して、前記ランプアップ動作の間に前記ＡＭ変調器の前記ゲインは前記高い値に制御されるものであり、
前記ランプダウン動作は、ランプダウンスタート命令によって制御され、
前記ランプダウンスタート命令によって開始した前記所定周波数の前記クロック信号の前記パルスの前記第２のカウントアップの前記完了に応答して、前記ランプダウン動作の間に前記ＡＭ変調器の前記ゲインは前記低い値に制御されるものである請求項１４に記載の半導体集積回路。
【請求項１６】
前記ＡＭ変調器は、ギルバートセルを構成する第１のトランジスタペアと第２のトランジスタペアと第３のトランジスタペアとを含み、
前記第１のトランジスタペアの両制御電極には、前記Ｄ／Ａ変換器の前記アナログ出力信号である非反転入力信号と反転入力信号とが供給され、
前記第２のトランジスタペアおよび前記第３のトランジスタペアの制御電極には、前記フェーズロックドループの前記発振出力信号に基づく前記ＲＦキャリア信号である非反転送信ＲＦキャリア信号と反転送信ＲＦキャリア信号とが供給される請求項１２に記載の半導体集積回路。
【請求項１７】
前記Ｄ／Ａ変換器の前記アナログ出力信号である前記非反転入力信号と前記反転入力信号とのＤＣオフセット電圧差と前記Ｄ／Ａ変換器の前記アナログ出力信号である前記非反転入力信号と前記反転入力信号との交流振幅成分とは、前記ランプデータの前記値の増加に比例して増加するものである請求項１６に記載の半導体集積回路。
【請求項１８】
前記第１のトランジスタペアの入力電極は、抵抗ペアを介して接地電位に接続され、
前記第１のトランジスタペアの一方の出力電極と他方の出力電極は、前記第２のトランジスタペアの両入力電極と前記第３のトランジスタペアの両入力電極とにそれぞれ接続され、
前記第２のトランジスタペアの一方の出力電極と前記第３のトランジスタペアの一方の出力電極とは、前記ＡＭ変調器の一方の出力端子に共通に接続され、
前記第２のトランジスタペアの他方の出力電極と前記第３のトランジスタペアの他方の出力電極とは、前記ＡＭ変調器の他方の出力端子に共通に接続されている請求項１７に記載の半導体集積回路。
【請求項１９】
前記ＡＭ変調器の前記ゲインの制御は、前記抵抗ペアの抵抗値の制御もしくは前記第１のトランジスタペアのトランジスタグループペアの並列接続数の制御によって実現されるものである請求項１８に記載の半導体集積回路。
【請求項２０】
前記ＡＭ変調器の前記ゲインの制御は、前記第１のトランジスタペアの前記出力電極の信号を交流接地ノードにパイパスする素子を含むゲイン制御回路によって制御されるものである請求項１８に記載の半導体集積回路。
【請求項２１】
前記ＡＭ変調器の前記一方の出力端子と前記他方の出力端子との間の出力ＤＣオフセット電圧を検出するＤＣオフセット電圧測定回路を更に具備して、
前記ＤＣオフセット電圧測定回路は、ＤＣオフセットキャリブレーション動作の間に、前記出力ＤＣオフセット電圧が最小となるように、前記第１のトランジスタペアの前記両制御電極に供給される前記Ｄ／Ａ変換器の前記アナログ出力信号である前記非反転入力信号と前記反転入力信号の間の入力ＤＣオフセット電圧を調整可能に構成されている請求項１８に記載の半導体集積回路。
【請求項２２】
前記ＤＣオフセット電圧測定回路による前記ＤＣオフセットキャリブレーション動作は、前記送信動作タイムスロットに先行するアイドルモードまたは前記送信動作タイムスロットの直前のタイミングにて実行可能とされたものである請求項２１に記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、送信機およびそれに使用可能な半導体集積回路に関するもので、特にＥＤＧＥ方式のＲＦ送信に際して時分割多重アクセス方式の送信スロットでのタイムマスク仕様の規格を満足する際の動作余裕の確保を容易とするのに有益な技術に関する。
【背景技術】
【０００２】
携帯電話端末のような通信端末機器で、複数のタイムスロットのそれぞれのタイムスロットを、アイドル状態と、基地局からの受信動作と、前記基地局への送信動作とのいずれかに設定可能である時分割多重アクセス(ＴＤＭＡ)方式が知られている。尚、ＴＤＭＡは、Time-Division Multiple Accessの略称である。このＴＤＭＡ方式のひとつとして、位相変調のみを使用するＧＳＭ方式もしくはＧＭＳＫ方式が知られている。尚、ＧＳＭは、Global System for Mobile Communicationsの略称である。また、ＧＭＳＫは、Gaussian minimum Shift Keyingの略称である。このＧＳＭ方式もしくはＧＭＳＫ方式と比較して、通信データ転送レートを改善する方式も知られている。この改善方式として、位相変調と伴に振幅変調を使用するＥＤＧＥ方式も、最近注目されている。尚、ＥＤＧＥは、Enhanced Data for GSM Evolution；Enhanced Data for GPRSの略称であって、ＧＰＲＳはGeneral Packet Radio Serviceの略称である。
【０００３】
ＥＤＧＥ方式を実現する方法としては、送信すべき送信信号を位相成分と振幅成分とに分離した後、位相制御ループと振幅制御ループでそれぞれフィードバック制御を行い、フィードバック制御の後の位相成分と振幅成分とをアンプで合成するポーラループ方式が知られている。
【０００４】
下記非特許文献１には、位相制御ループと振幅制御ループとを有し、ＥＤＧＥ方式の送信機能をサポートするポーラループトランスミッターが記載されている。携帯電話において電力効率は重要な市場課題であり、ポーラループ方式ではＲＦパワーアンプが飽和近くで動作することにより、電力効率が良いと言う利点があると記載されている。また、このＲＦパワーアンプの飽和動作からのポーラループ方式の付加的な利点は、低雑音特性であると記載されている。
【０００５】
また、下記非特許文献２には、ＥＤＧＥトランスミッターとしてのいくつかの回路とアーキテクチャーとが紹介されている。
【０００６】
1番目のアーキテクチャーは、ＲＦ電力増幅器(ＰＡ)の前にてポーラ変調(ＰＭ；Polar Modulation)を行う方式である。この方式では、変調器(Modulator)から生成されるディジタル位相信号とディジタル振幅信号とは、ΣΔ変調器とＤ／Ａ変換器とにそれぞれ入力される。ΣΔ変調器の出力信号はフェーズロックドループ(ＰＬＬ) の一方の入力端子に供給され、ＰＬＬの出力信号は電圧制御発振器(ＶＣＯ)に供給され、ＶＣＯの出力信号はＰＬＬの他方の入力端子とミキサーの一方の入力端子とに供給される。Ｄ／Ａ変換器のアナログ出力信号はローパスフィルタを介してミキサーの他方の入力端子に供給されて、ミキサーの出力信号はドライバーとＲＦ電力増幅器(ＰＡ)とアイソレーターとを介してアンテナに供給される。
【０００７】
次の２番目のアーキテクチャーは、オープンループ方式のＲＦ電力増幅器(ＰＡ)の振幅制御を行うポーラトランスミッター(Polar transmitter)の方式である。この２番目のアーキテクチャーでは、1番目のアーキテクチャーのミキサーとドライバーとが省略され、Ｄ／Ａ変換器のアナログ出力信号はローパスフィルタを介してＲＦ電力増幅器(ＰＡ)に直接供給される。従って、ＲＦ電力増幅器(ＰＡ)ではアナログ制御入力端子を介してバイアス電流またはコレクタ電圧またはその両者が制御されて、ＲＦ電力増幅器(ＰＡ)での振幅変調が直接実行される。
【０００８】
また３番目のアーキテクチャーはポーラループトランスミッター(Polar loop transmitter)であり、Ｉ、Ｑ送信ベースバンド信号が供給される変調器の出力端子から生成される送信中間周波数信号(ＩＦ)はフェーズロックドループ(ＰＬＬ)と振幅制御ループの一方の入力端子とに供給される。ＰＬＬの出力信号は電圧制御発振器(ＶＣＯ)の制御入力に供給され、ＶＣＯの出力信号はＲＦ電力増幅器(ＰＡ)のＲＦ信号入力端子に供給される。振幅制御ループの出力信号はＲＦ電力増幅器(ＰＡ)の制御入力端子に供給されて、ダウンコンバージョンゲイン制御器の一方の入力端子と他方の入力端子にＲＦ電力増幅器(ＰＡ)のＲＦ出力信号と電力制御信号とがそれぞれ供給される。ダウンコンバージョンゲイン制御器の中間周波数出力信号はＰＬＬの負帰還端子と振幅制御ループの負帰還端子に供給されて、振幅制御ループの出力信号によりＲＦ電力増幅器(ＰＡ)の利得が制御される。
【０００９】
更に、下記非特許文献３には、ポーラ変調(Polar Modulation)トランスミッターが記載されている。このトランスミッターでは、ディジタル送信データはＦＩＦＯメモリに格納され、ＦＩＦＯメモリはＩ、Ｑ送信ディジタルベースバンド信号を生成するＥＤＧＥ方式Ｉ、Ｑマッピィングユニットに供給される。このＩ、Ｑ送信ディジタルベースバンド信号は、それらを振幅成分と位相成分とに変換するディジタルＣＯＲＤＩＣシステムに供給される。尚、ＣＯＲＤＩＣは、Coordinate Rotation Digital Calculation)の略称である。
【００１０】
またトランスミッターにはＲＦ電力増幅器(ＰＡ)のランプ動作を行うためのランプディジタル制御信号を生成する生成器が含まれ、ランプディジタル制御信号とディジタルＣＯＲＤＩＣシステムの振幅成分であるディジタル振幅情報とがディジタル乗算器に供給される。このディジタル乗算器の出力から生成されるディジタル振幅変調情報は、Ｄ／Ａ変換器を介してＲＦ電力増幅器(ＰＡ)の電源電圧を制御するレギュレータに供給される。ディジタルＣＯＲＤＩＣシステムの位相成分であるディジタル周波数変調情報は、ディジタルＰＬＬのフラクショナル分周器に供給される。
【００１１】
また更に下記非特許文献４には、下記非特許文献３に記載のポーラ変調(Polar Modulation)トランスミッターと異なるポーラ変調器(Polar Modulator)トランスミッターが記載されている。下記非特許文献４に記載のトランスミッターでは、ディジタル乗算器の出力から生成されるディジタル振幅変調情報はＤ／Ａ変換器を介して下記非特許文献３に記載のようにＲＦ電力増幅器(ＰＡ)の電源電圧を制御するレギュレータに供給されるのではなく、アナログ乗算器に供給される。このアナログ乗算器の出力端子はＲＦ電力増幅器(ＰＡ)のＲＦ信号入力端子に接続されて、アナログ乗算器の入力端子はＰＬＬの発振器の出力と分周器の入力とに接続されている。
【先行技術文献】
【非特許文献】
【００１２】
【非特許文献１】Ｅａｒｌ  ＭｃＣｕｎｅ，  “Ｈｉｇｈ−Ｅｆｆｉｃｉｅｎｃｙ，  Ｍｕｌｔｉ−Ｍｏｄｅ，  Ｍｕｌｔｉ−Ｂａｎｄ  Ｔｅｒｍｉｎａｌ  Ｐｏｗｅｒ  Ａｍｐｌｉｆｉｅｒｓ”，  ＩＥＥＥ  ｍｉｃｒｏｗａｖｅ  ｍａｇａｚｉｎｅ，  Ｍａｒｃｈ  ２００５，  ＰＰ．４４〜５５．
【非特許文献２】Ｔｉｒｄａｄ  Ｓｏｗｌａｔｉ  ｅｔ  ａｌ，  “Ｑｕａｄ−Ｂａｎｄ  ＧＳＭ／ＧＰＲＳ／ＥＤＧＥ  Ｐｏｌａｒ  Ｌｏｏｐ  Ｔｒａｎｓｍｉｔｔｅｒ”，  ＩＥＥＥ  ＪＯＵＲＮＡＬ  ＯＦ  ＳＯＬＩＤ−ＳＴＡＴＥ  ＣＩＲＣＵＩＴＳ，  ＶＯＬ．３９，  ＮＯ．１２，  ＤＥＣＥＭＢＥＲ  ２００４，  ＰＰ．２１７９〜２１８９．
【非特許文献３】Ａｌｅｘ  Ｗ．  Ｈｉｅｔａｌａ，  ”Ａ  Ｑｕａｄ−Ｂａｎｄ  ８ＰＳＫ／ＧＭＳＫ  Ｐｏｌａｒ  Ｔｒａｎｓｃｅｉｖｅｒ“，  ＩＥＥＥ  ＪＯＵＲＮＡＬ  ＯＦ  ＳＯＬＩＤ−ＳＴＡＴＥ  ＣＩＲＣＵＩＴＳ，  ＶＯＬ．４１，  ＮＯ．５，  ＭＡＹ  ２００６，  ＰＰ．１１３３〜１１４１．
【非特許文献４】Ｃｈｒｉｓｔｉａｎ  Ｍａｙｅｒ，  “Ａ  Ｒｏｂｓｔ  ＧＳＭ／ＥＤＧＥ  Ｔｒａｎｓｍｉｔｔｅｒ  Ｕｓｉｎｇ  Ｐｏｌａｒ  Ｍｏｄｕｌａｔｉｏｎ  Ｔｅｃｈｎｉｑｕｅｓ”，  Ｔｈｅ  Ｅｕｒｏｐｅａｎ  Ｃｏｎｆｅｒｅｎｃｅ  ｏｎ  Ｗｉｒｅｌｅｓｓ  Ｔｅｃｈｎｏｌｏｇｙ，  ２００５，  ３−４  Ｏｃｔ，  ２００５，  ＰＰ．９３〜９６．
【発明の概要】
【発明が解決しようとする課題】
【００１３】
本発明者等は本発明に先立って、ベースバンド信号処理ＬＳＩとの間でディジタルＲＦインターフェースが可能なＧＳＭ／ＥＤＧＥ／ＷＣＤＭＡのマルチモードおよびマルチバンドの送受信機能をサポートする次世代のＲＦ信号処理大規模半導体集積回路の研究・開発に従事した。
【００１４】
この研究・開発では、次世代のＲＦ信号処理大規模半導体集積回路の多機能化に伴って、回路規模の削減と消費電力の削減が必要とされた。その検討の結果、上記非特許文献４に記載のポーラ変調器(Polar Modulator)トランスミッターの採用が検討された。
【００１５】
図１は、本発明に先立って本発明者等によって検討されたポーラ変調器トランスミッターの構成を示す図である。
【００１６】
図１に示すポーラ変調器トランスミッターは、ＲＦ信号処理半導体集積回路(以下、ＲＦＩＣと言う)１、バラン２、ＲＦパワーモジュール３によって構成されている。
【００１７】
ＲＦＩＣ１は、ディジタル変調器１０、フェーズロックドループ１１、バッファ／分周器１２、ＡＭ変調器１３、ランプ生成器１４、ディジタル減算器Ｓｕｂ、ディジタル乗算器Ｍｕｌｔ、Ｄ／Ａ変換器１５、Ａ／Ｄ変換器１６、スイッチＳＷ１、ローパスフィルタ１７、１８を含んでいる。
【００１８】
ディジタル送信データＴｘ＿Ｄａｔａが供給されるディジタル変調器１０は、上記非特許文献３に記載のディジタルＣＯＲＤＩＣシステムと同様に、ディジタル振幅成分Ｒとディジタル位相成分θとを出力する。ディジタル振幅成分Ｒはディジタル乗算器Ｍｕｌｔの一方の入力端子に供給され、ディジタル位相成分θはオールディジタルフェーズロックドループ(ＡＤＰＬＬ)１１の一方の入力端子に供給される。
【００１９】
ＲＦパワーモジュール３に含まれたＲＦ電力増幅器(ＰＡ)３１のランプアップ動作とランプダウン動作とのために、ベースバンド信号処理ＬＳＩからＲＦＩＣ１のディジタルＲＦインターフェースを介してランプデータＲａｍｐ＿Ｄａｔａがランプ生成器１４の入力端子に供給される。従って、ランプ生成器１４の出力端子から生成されるランプ制御ディジタル信号が、ディジタル減算器Ｓｕｂの一方の入力端子に供給される。一方、ＲＦパワーモジュール３のＲＦ電力検出器(ＤＥＴ)３２はＲＦ電力増幅器(ＰＡ)３１の出力端子の送信出力電力Ｐoutのレベルを検出するので、ＲＦ電力検出器(ＤＥＴ)３２のアナログ送信出力検出電圧ＶdetはＡ／Ｄ変換器１６の入力端子に供給される。その結果、Ａ／Ｄ変換器１６の出力端子のディジタル送信出力検出信号はディジタル減算器Ｓｕｂの他方の入力端子に供給されて、ディジタル減算器Ｓｕｂのディジタル出力信号はディジタル乗算器Ｍｕｌｔの他方の入力端子に供給される。また、ディジタル乗算器Ｍｕｌｔの出力端子のディジタル乗算出力信号はＤ／Ａ変換器１５の入力端子に供給されて、Ｄ／Ａ変換器１５のアナログ出力信号はスイッチＳＷ１の入力端子に供給される。ＧＳＭ方式のＧＭＳＫ送信モードでは、スイッチＳＷ１の一方の出力端子のアナログ信号はローパスフィルタ１８を介して自動パワー制御電圧ＶapcとしてＲＦ電力増幅器(ＰＡ)３１に供給される。一方、ＥＤＧＥ方式の送信モードでは、スイッチＳＷ１の他方の出力端子のアナログ信号は、ローパスフィルタ１７を介してＡＭ変調器１３の一方の入力端子に供給される。
【００２０】
オールディジタルフェーズロックドループ(ＡＤＰＬＬ)１１の一方の入力端子には、ディジタル変調器１０から生成されるディジタル位相成分θが供給される。このオールディジタルフェーズロックドループ(ＡＤＰＬＬ)１１は、図１の下に示すように、位相比較機能を持つ位相ディジタル変換器１１１、ディジタルループフィルタ１１２、ディジタル制御発振器１１３、フラクショナル分周器１１４、ΣΔ変調器１１５を含んでいる。
【００２１】
位相ディジタル変換器１１１の一方の入力端子に基準用発振器(図示せず)から生成される安定な周波数に制御された基準周波数信号ＲＥＦが供給される一方、位相ディジタル変換器１１１の他方の入力端子にはフラクショナル分周器１１４を介してディジタル制御発振器１１３の発振出力信号が負帰還で供給される。更に、位相ディジタル変換器１１１のディジタル変換出力信号はディジタルループフィルタ１１２を介してディジタル制御発振器１１３の発振制御入力端子に供給され、ディジタル制御発振器１１３の発振出力信号の周波数が制御される。また、ディジタル制御発振器１１３の発振出力信号を位相ディジタル変換器１１１の他方の入力端子に負帰還するのに際して、フラクショナル分周器１１４は２個の分周比１／Ｎ、１／(Ｎ＋１)を持つものである。通常では、ΣΔ変調器１１５のディジタル出力信号“０”に応答してフラクショナル分周器１１４の分周比は一方の値１／Ｎに設定される一方、ΣΔ変調器１１５からディジタル出力信号“１”が生成されると、フラクショナル分周器１１４の分周比は他方の値１／(Ｎ＋１)に設定される。また、ディジタル変調器１０から供給されるディジタル位相成分θに応答してΣΔ変調器１１５は、所定のデューティーレシオでディジタル出力信号“１”を生成する。従って、オールディジタルフェーズロックドループ(ＡＤＰＬＬ)１１では、所定のデューティーレシオと２個の分周比１／Ｎ、１／(Ｎ＋１)とによって、平均分周比が少数以下の値に設定される。その結果、ＡＤＰＬＬ１１は、極めて高い周波数解像度でディジタル制御発振器１１３の発振出力信号の周波数を精密に制御することが可能な周波数シンセサイザとして機能することができる。
【００２２】
ディジタル制御発振器１１３の発振出力信号は、バッファ／分周器１２を介してＡＭ変調器１３の他方の入力端子に供給される。また、ディジタル制御発振器１１３の発振出力信号の周波数は、略２ＧＨｚの値に設定されている。従って、図１のポーラ変調器トランスミッターが略１ＧＨｚのローバンド(ＧＳＭ８５０、ＧＳＭ９００)の送信周波数の送信出力電力Ｐoutを生成する場合には、バッファ／分周器１２は分周数２の分周器として動作する。また、図１のポーラ変調器トランスミッターが略２ＧＨｚのハイバンド(ＤＣＳ１８００、ＰＣＳ１９００)の送信周波数の送信出力電力Ｐoutを生成する場合には、バッファ／分周器１２は分周数１のバッファとして動作する。
【００２３】
従って、図１に示したポーラ変調器トランスミッターがＥＤＧＥ方式の送信モードを実行する際に、ＡＭ変調器１３は、ディジタル変調器１０からのディジタル位相成分θに応答する位相変調搬送波信号の振幅をＡＭ変調制御信号に従って変調するものである。このＡＭ変調制御信号は、ディジタル変調器１０のディジタル振幅成分Ｒとランプ生成器１４のランプ制御ディジタル信号とのディジタル乗算器Ｍｕｌｔによるディジタル乗算出力のＤ／Ａ変換器１５によるアナログ変換出力信号を含んでいる。また位相変調搬送波信号は、ディジタル変調器１０からのディジタル位相成分θに応答するＡＤＰＬＬ１１のディジタル制御発振器１１３の発振出力信号である。
【００２４】
ＡＭ変調器１３の差動出力端子に生成されるＲＦ送信差動出力信号は、バラン２によってシングルエンド形式のＲＦ送信信号に変換される。尚、バラン２は、良く知られているように、平衡差動入力信号を非平衡シングルエンド出力信号に変換する機能を有するものである。バラン２から生成されるシングルエンドＲＦ送信信号はＲＦパワーモジュール３のＲＦ電力増幅器(ＰＡ)３１によって増幅され、ＲＦ電力増幅器(ＰＡ)３１の送信出力電力Ｐoutはアンテナスイッチ等を内蔵するフロントエンドモジュール(ＦＥＭ)と送信アンテナとを介して基地局に送信されるものである。
【００２５】
図２は、図１に示すポーラ変調器トランスミッターを構成するＲＦＩＣ１とＲＦパワーモジュール３と、アンテナスイッチ等を内蔵するフロントエンドモジュール(ＦＥＭ)４と送信アンテナ５によって、ＧＳＭ／ＥＤＧＥのマルチモードおよびハイ／ローのマルチバンドの送信機能を持つ携帯電話通信端末が構成される様子を示す図である。
【００２６】
尚、図２には、ＲＦＩＣ１の出力端子からＲＦパワーモジュール３の入力端子に供給される最小送信入力電力Ｍｉｎｉ＿Ｐｉｎが示されるとともに、ＲＦパワーモジュール３のオフ時とオン時の利得と、フロントエンドモジュール(ＦＥＭ)４のオフ時とオン時の利得とが示されている。
【００２７】
図３は、図２に示す携帯電話通信端末のポーラ変調器トランスミッターによるＥＤＧＥ方式の送信モードの送信スロットにおけるランプアップ動作とランプダウン動作を説明する図である。
【００２８】
すなわち、ＴＤＭＡ(時分割多重アクセス)方式では、冒頭で説明したように、複数のタイムスロットを、アイドル状態、基地局からの受信動作、基地局への送信動作のいずれかに設定変更することが可能となる。特に、他のタイムスロットから送信動作タイムスロットに切り換える際には、3ＧＰＰ(３rd Generation Partnership Project)規格で定められた上昇レートで、ＲＦ送信信号の信号強度が増加されなければならない。この時のＲＦ送信信号の信号強度の増加は、ランプアップと呼ばれる。ランプアップの上昇レートが3ＧＰＰ規格よりも大きい場合は、不要輻射が増大して隣接チャンネル電力漏洩レシオ(ＡＣＰＲ：Adjacent Channel Leakage Power Ratio)が増大する。逆に、送信動作タイムスロットから他のタイムスロットに切り換える際も、3ＧＰＰ規格で定められた低下レートでＲＦ送信信号の信号強度が減少されなければならない。この時のＲＦ送信信号の信号強度の減少は、ランプダウンと呼ばれる。ランプダウンの低下レートが3ＧＰＰ規格よりも大きい場合には、やはり不要輻射が増大して隣接チャンネル電力漏洩レシオ(ＡＣＰＲ)が増大する。このランプアップおよびランプダウンのためのランプ電圧が、ベースバンド信号処理ＬＳＩからのディジタルランプデータから生成される。
【００２９】
図３に示すように、送信動作タイムスロットＴｘ−ｓｌｏｔの前半のランプアップ時に、ＲＦ送信信号の信号強度の増加は特性Ｌ３１と特性Ｌ３２の間で変化することが3ＧＰＰ規格で定められている。また更に送信動作タイムスロットＴｘ−ｓｌｏｔの後半のランプダウン時に、ＲＦ送信信号の信号強度の減少は特性Ｌ３１と特性Ｌ３２の間で変化することが3ＧＰＰ規格で定められている。尚、図３の横軸は、時間経過［μＳｅｃ］を示し、図３の縦軸は送信アンテナ５の入力での送信電力［ｄＢｍ］を示す。図３の特性Ｌ３１と特性Ｌ３２の間で3ＧＰＰ規格で定められたＲＦ送信信号の変化は、タイムマスク仕様と呼ばれている。
【００３０】
図３に示す送信スロットのランプアップ動作およびランプダウン動作では、２つの制御方式が検討された。最初の制御方式は、図３の＜ｃａｓｅ１＞に示すように、ランプアップに際して、最初にＲＦパワーモジュール(ＰＡ)３がオフ状態からオン状態に切り換えられ、次にフロントエンドモジュール(ＦＥＭ)４がオフ状態からオン状態に切り換えられる。またランプダウンに際して、最初にフロントエンドモジュール(ＦＥＭ)４がオン状態からオフ状態に切り換えられて、次にＲＦパワーモジュール(ＰＡ)３がオン状態からオフ状態に切り換えられる。
【００３１】
図３の＜ｃａｓｅ１＞に示した最初の制御方式では、ランプアップ開始の直前の送信アンテナ５の入力での送信電力［ｄＢｍ］は、最小送信入力電力Ｍｉｎｉ＿Ｐｉｎの−４１ｄＢｍとＲＦパワーモジュール３のオン時の利得＋３０ｄＢとフロントエンドモジュール(ＦＥＭ)４のオフ時の利得−２０ｄＢとの合計となる。この合計は、−４１ｄＢｍ＋３０ｄＢ−２０ｄＢ＝−３１ｄＢｍとなって、タイムマスク仕様の規格−４８ｄＢｍを満足することができない。
【００３２】
更に、図３の＜ｃａｓｅ１＞に示した最初の制御方式では、ランプアップ開始の直後の送信アンテナ５の入力での送信電力［ｄＢｍ］は、最小送信入力電力Ｍｉｎｉ＿Ｐｉｎの−４１ｄＢｍとＲＦパワーモジュール３のオン時の利得＋３０ｄＢとフロントエンドモジュール(ＦＥＭ)４のオン時の利得−２ｄＢとの合計となる。この合計は−４１ｄＢｍ＋３０ｄＢ−２ｄＢ＝−１３ｄＢｍとなり、タイムマスク仕様の規格−２０ｄＢｍも満足することができない。
【００３３】
また、図３の＜ｃａｓｅ１＞に示した最初の制御方式では、その後のランプアップでの送信電力［ｄＢｍ］はタイムマスク仕様の規格を満足できるが、ランプダウン終了の直前の１０μＳｅｃの期間では送信電力［ｄＢｍ］は−１３ｄＢｍとなり、タイムマスク仕様の規格−２０ｄＢｍも満足することができない。
【００３４】
更に、図３の＜ｃａｓｅ１＞に示した最初の制御方式では、ランプダウン終了の直後の期間で送信電力［ｄＢｍ］は−３１ｄＢｍとなり、タイムマスク仕様の規格−４８ｄＢｍを満足することができない。
【００３５】
次の制御方式は、図３の＜ｃａｓｅ２＞に示すように、ランプアップに際しては、最初にフロントエンドモジュール(ＦＥＭ)４がオフ状態からオン状態に切り換えられて、次にＲＦパワーモジュール(ＰＡ)３がオフ状態からオン状態に切り換えられる。またランプダウンに際して、最初にＲＦパワーモジュール(ＰＡ)３がオン状態からオフ状態に切り換えられ、次にフロントエンドモジュール(ＦＥＭ)４がオン状態からオフ状態に切り換えられる。
【００３６】
図３の＜ｃａｓｅ２＞に示した制御方式では、ランプアップ開始の直前の送信アンテナ５の入力での送信電力［ｄＢｍ］は、最小送信入力電力Ｍｉｎｉ＿Ｐｉｎの−４１ｄＢｍとＲＦパワーモジュール３のオフ時の利得−３０ｄＢとフロントエンドモジュール(ＦＥＭ)４のオフ時の利得−２０ｄＢとの合計となる。この合計は、−４１ｄＢｍ−３０ｄＢ−２０ｄＢ＝−９１ｄＢｍとなって、タイムマスク仕様の規格−４８ｄＢｍを満足することができる。
【００３７】
更に、図３の＜ｃａｓｅ２＞に示した制御方式では、ランプアップ開始の直後の送信アンテナ５の入力での送信電力［ｄＢｍ］は、最小送信入力電力Ｍｉｎｉ＿Ｐｉｎの−４１ｄＢｍとＲＦパワーモジュール３のオフ時の利得−３０ｄＢとフロントエンドモジュール(ＦＥＭ)４のオン時の利得−２ｄＢとの合計となる。この合計は−４１ｄＢｍ−３０ｄＢ−２ｄＢ＝−７３ｄＢｍとなり、タイムマスク仕様の規格−２０ｄＢｍも満足することができる。
【００３８】
また、図３の＜ｃａｓｅ２＞に示した制御方式では、その後のランプアップの８μＳｅｃの期間での送信アンテナ５の入力での送信電力［ｄＢｍ］は、最小送信入力電力Ｍｉｎｉ＿Ｐｉｎの−４１ｄＢｍとＲＦパワーモジュール３のオン時の利得＋３０ｄＢとフロントエンドモジュール(ＦＥＭ)４のオン時の利得−２ｄＢとの合計となる。この合計は−４１ｄＢｍ＋３０ｄＢ−２ｄＢ＝−１３ｄＢｍとなり、タイムマスク仕様の規格−１ｄＢｍを十分満足することができる。
【００３９】
また、その後のランプダウンの８μＳｅｃの期間でも送信電力［ｄＢｍ］は−１３ｄＢｍとなり、タイムマスク仕様の規格−１ｄＢｍを十分満足でき、ランプダウン終了の直前の１０μＳｅｃの期間では送信電力［ｄＢｍ］は−７３ｄＢｍとなり、タイムマスク仕様の規格−２０ｄＢｍも満足することができる。
【００４０】
更に、図３の＜ｃａｓｅ２＞に示した制御方式では、ランプダウン終了の直後の期間で送信電力［ｄＢｍ］は−９１ｄＢｍとなり、タイムマスク仕様の規格−４８ｄＢｍを満足することができる。
【００４１】
以上説明したように、図３の＜ｃａｓｅ１＞に示した最初の制御方式では、送信動作タイムスロットＴｘ−ｓｌｏｔの前半のランプアップ時および後半のランプダウン時にタイムマスク仕様の規格を満足することができない。
【００４２】
それに対して図３の＜ｃａｓｅ２＞に示した制御方式によれば、送信動作タイムスロットＴｘ−ｓｌｏｔの前半のランプアップ時および後半のランプダウン時にタイムマスク仕様の規格を一応満足できるが、回路定数の偏差でタイムマスク仕様の規格を違反する危険性がある。すなわち、図３の＜ｃａｓｅ２＞に示した制御方式では、ランプアップ時のＲＦパワーモジュール３のＲＦ電力増幅器(ＰＡ)３１のオフからオンへのスイッチングトランジェントノイズが、オン状態のフロントエンドモジュール(ＦＥＭ)４を介して送信アンテナ５に伝達される危険性が高い。また、ランプアップ時と同様にランプダウン時のＲＦパワーモジュール３のＲＦ電力増幅器(ＰＡ)３１のオンからオフへのスイッチングトランジェントノイズも、オン状態のフロントエンドモジュール(ＦＥＭ)４を介して送信アンテナ５に伝達される危険性が高い。
【００４３】
その結果、図３に示すように、ランプアップ時の記号Ｐ＿ｒｕで示した部分とランプダウン時の記号Ｐ＿ｒｄで示した部分とで、＜ｃａｓｅ２＞の制御方式はタイムマスク仕様の規格を満足するための動作余裕が不足している。
【００４４】
本発明は、以上のような本発明に先立った本発明者等の検討の結果、なされたものである。
【００４５】
従って、本発明の目的とするところは、ＥＤＧＥ方式のＲＦ送信に際して時分割多重アクセス方式の送信スロットでのタイムマスク仕様の規格を満足する際の動作余裕の確保を容易とすることにある。
【００４６】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００４７】
本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。
【００４８】
すなわち、本発明の代表的なディジタル変調器(１０)、ランプ生成器(１４)、ディジタル乗算器(Ｍｕｌｔ)、Ｄ／Ａ変換器(１５)、ＰＬＬ(１１)、ＡＭ変調器(１３)を具備するＥＤＧＥ方式のＲＦ送信信号を生成可能な送信機である。
【００４９】
前記ディジタル変調器(１０)は、送信データ(Ｔｘ＿Ｄａｔａ)に応答して、ディジタル振幅成分(Ｒ)とディジタル位相成分(θ)を生成する。前記ディジタル振幅成分(Ｒ)は前記ディジタル乗算器(Ｍｕｌｔ)に供給され、前記ディジタル位相成分(θ)は前記ＰＬＬ(１１)の一方の入力端子に供給され、前記ＰＬＬ(１１)の他方の入力端子には基準周波数信号(ＲＥＦ)が供給される。
【００５０】
前記ランプ生成器(１４)は、ランプデータ(Ｒａｍｐ＿Ｄａｔａ)に応答して、ランプ制御ディジタル制御信号を生成する。前記ランプ制御ディジタル制御信号に前記ディジタル乗算器(Ｍｕｌｔ)が応答して、前記ディジタル乗算器(Ｍｕｌｔ)の出力信号が前記Ｄ／Ａ変換器(１５)の入力端子に供給される。
【００５１】
前記Ｄ／Ａ変換器(１５)のアナログ出力信号は、前記ＡＭ変調器(１３)に供給される。
【００５２】
前記ＰＬＬ(１１)の発振出力信号に基づくＲＦキャリア信号が前記ＡＭ変調器(１３)に伝達され、前記ＡＭ変調器(１３)の出力端子から前記ＥＤＧＥ方式の前記ＲＦ送信信号が生成される(図１、図４参照)。
【００５３】
前記ＥＤＧＥ方式の前記ＲＦ送信信号の送信動作タイムスロット(Ｔｘ−ｓｌｏｔ)の前半のランプアップ動作では、前記ランプ生成器(１４)に供給される前記ランプデータに応答して前記ＡＭ変調器(１３)の一方の入力端子に供給される前記Ｄ／Ａ変換器(１５)の前記アナログ出力信号が増加する。前記送信動作タイムスロット(Ｔｘ−ｓｌｏｔ)の後半のランプダウン動作では、前記ランプ生成器(１４)に供給される前記ランプデータに応答して前記ＡＭ変調器(１３)の一方の入力端子に供給される前記Ｄ／Ａ変換器(１５)の前記アナログ出力信号が減少する。
【００５４】
前記ランプアップ動作および前記ランプダウン動作で、前記送信機の送信電力が所定値(−７ｄＢｍ)よりも低い状態では、前記ＡＭ変調器(１３)のゲイン(Ｇａｉｎ＿ＡＭＭＯＤ)は低い値(Ｇａｉｎ(Ｌｏｗ))に制御される(図５(Ｃ)、図８、図９参照)。
【発明の効果】
【００５５】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００５６】
すなわち、ＥＤＧＥ方式のＲＦ送信に際して時分割多重アクセス方式の送信スロットでのタイムマスク仕様の規格を満足する際の動作余裕の確保を容易とすることができる。
【図面の簡単な説明】
【００５７】
【図１】図１は、本発明に先立って本発明者等によって検討されたポーラ変調器トランスミッターの構成を示す図である。
【図２】図２は、図１に示すポーラ変調器トランスミッターを構成するＲＦＩＣ１とＲＦパワーモジュール３と、アンテナスイッチ等を内蔵するフロントエンドモジュール(ＦＥＭ)４と送信アンテナ５によって、ＧＳＭ／ＥＤＧＥのマルチモードおよびハイ／ローのマルチバンドの送信機能を持つ携帯電話通信端末が構成される様子を示す図である。
【図３】図３は、図２に示す携帯電話通信端末のポーラ変調器トランスミッターによるＥＤＧＥ方式の送信モードの送信スロットにおけるランプアップ動作とランプダウン動作を説明する図である。
【図４】図４は、本発明の実施の形態１によるポーラ変調器トランスミッターの構成を示す図である。
【図５】図５は、図４に示す本発明の実施の形態１によるポーラ変調器トランスミッターの各部の波形を示す図である。
【図６】図６は、図４に示す本発明の実施の形態１によるポーラ変調器トランスミッターのＲＦＩＣ１に含まれたＡＭ変調器１３の構成を示す図である。
【図７】図７は、図４に示す本発明の実施の形態１によるポーラ変調器トランスミッターのＲＦＩＣ１に含まれたＡＭ変調器１３の他の構成を示す図である。
【図８】図８は、図４に示す本発明の実施の形態１によるポーラ変調器トランスミッターのＡＭ変調器１３の動作を示す図である。
【図９】図９は、図４に示す本発明の実施の形態１によるポーラ変調器トランスミッターによるＥＤＧＥ方式の送信モードの送信スロットにおけるランプアップ動作とランプダウン動作を説明する図である。
【図１０】図１０は、本発明の実施の形態２によるポーラ変調器トランスミッターで時分割多重アクセス(ＴＤＭＡ)に従ってタイムスロットをアイドル状態や受信動作や送信動作の各種の動作モードが設定される様子を説明するタイミングチャートの図である。
【図１１】図１１は、本発明の実施の形態２によるポーラ変調器トランスミッターのＥＤＧＥ方式の送信モードでの動作シーケンスを説明する図である。
【図１２】図１２は、図４に示す本発明の実施の形態１によるポーラ変調器トランスミッターのＲＦＩＣ１に含まれたＡＭ変調器１３の他の構成を示す図である。
【図１３】図１３は、図４に示す本発明の実施の形態１によるポーラ変調器トランスミッターのＲＦＩＣ１に含まれたＡＭ変調器１３の他の構成を示す図である。
【図１４】図１４は、本発明の実施の形態３によるマルチバンドに対応するためのポーラ変調器トランスミッターの構成を示す図である。
【図１５】図１５は、図１４に示すＲＦＩＣ１にてＡＭ変調器１３の素子ペア偏差によって約４ｍＶのＤＣオフセットが発生した場合のＡＭ変調器１３の動作を示す図である。
【図１６】図１６は第１ＡＭ変調器１３３の極性反転の前後の２回のＤＣオフセットキャリブレーション動作を実施することによって、入力ＤＣオフセットを略２ｍＶ以下に低減した場合のＡＭ変調器１３の動作を示す図である。
【図１７】図１７は、本発明の実施の形態４によるマルチバンドに対応する携帯電話の構成を示すブロック図である。
【発明を実施するための形態】
【００５８】
１．実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００５９】
〔１〕本発明の代表的な実施の形態は、ディジタル変調器(１０)と、ランプ生成器(１４)と、ディジタル乗算器(Ｍｕｌｔ)と、Ｄ／Ａ変換器(１５)と、フェーズロックドループ(１１)と、ＡＭ変調器(１３)とを具備するＥＤＧＥ方式のＲＦ送信信号を生成可能な送信機である。
【００６０】
前記ディジタル変調器(１０)は、送信データ(Ｔｘ＿Ｄａｔａ)に応答して、ディジタル振幅成分(Ｒ)とディジタル位相成分(θ)とを生成する。
【００６１】
前記ディジタル変調器(１０)から生成される前記ディジタル振幅成分(Ｒ)は前記ディジタル乗算器(Ｍｕｌｔ)の一方の入力端子に供給され、前記ディジタル変調器(１０)から生成される前記ディジタル位相成分(θ)は前記フェーズロックドループ(１１)の一方の入力端子に供給され、前記フェーズロックドループ(１１)の他方の入力端子には基準周波数信号(ＲＥＦ)が供給される。
【００６２】
前記ランプ生成器(１４)は、ランプデータ(Ｒａｍｐ＿Ｄａｔａ)に応答して、ランプ制御ディジタル制御信号を生成する。
【００６３】
前記ランプ生成器(１４)から生成される前記ランプ制御ディジタル制御信号に前記ディジタル乗算器(Ｍｕｌｔ)の他方の入力端子が応答して、前記ディジタル乗算器(Ｍｕｌｔ)の出力信号が前記Ｄ／Ａ変換器(１５)の入力端子に供給される。
【００６４】
前記Ｄ／Ａ変換器(１５)のアナログ出力信号は、前記ＡＭ変調器(１３)の一方の入力端子に供給可能とされている。
【００６５】
前記フェーズロックドループ(１１)の発振出力信号に基づくＲＦキャリア信号が前記ＡＭ変調器(１３)の他方の入力端子に伝達可能とされることにより、前記ＡＭ変調器(１３)の出力端子から前記ＥＤＧＥ方式の前記ＲＦ送信信号が生成可能である(図１、図４参照)。
【００６６】
前記ＥＤＧＥ方式の前記ＲＦ送信信号の送信動作タイムスロット(Ｔｘ−ｓｌｏｔ)の前半のランプアップ動作では、前記ランプ生成器(１４)に供給される前記ランプデータに応答して前記ＡＭ変調器(１３)の一方の入力端子に供給される前記Ｄ／Ａ変換器(１５)の前記アナログ出力信号が増加するものである。
【００６７】
前記ＥＤＧＥ方式の前記ＲＦ送信信号の前記送信動作タイムスロット(Ｔｘ−ｓｌｏｔ)の後半のランプダウン動作では、前記ランプ生成器(１４)に供給される前記ランプデータに応答して前記ＡＭ変調器(１３)の一方の入力端子に供給される前記Ｄ／Ａ変換器(１５)の前記アナログ出力信号が減少するものである。
【００６８】
前記ランプアップ動作および前記ランプダウン動作で、前記送信機の送信電力が所定値(−７ｄＢｍ)よりも低い状態では、前記ＡＭ変調器(１３)のゲイン(Ｇａｉｎ＿ＡＭＭＯＤ)は低い値(Ｇａｉｎ(Ｌｏｗ))に制御される。
【００６９】
前記ランプアップ動作および前記ランプダウン動作で、前記送信機の前記送信電力が前記所定値(−７ｄＢｍ)よりも高い状態では、前記ＡＭ変調器(１３)の前記ゲイン(Ｇａｉｎ＿ＡＭＭＯＤ)は前記低い値よりも大きな高い値(Ｇａｉｎ(Ｈｉｇｈ))に制御される(図５(Ｃ)、図８、図９参照)。
【００７０】
前記実施の形態によれば、ＥＤＧＥ方式のＲＦ送信に際して時分割多重アクセス方式の送信スロットでのタイムマスク仕様の規格を満足する際の動作余裕の確保を容易とすることが可能となる。
【００７１】
好適な実施の形態は、前記ランプデータ(Ｒａｍｐ＿Ｄａｔａ)と基準ランプデータ(Ｒｅｆ＿Ｒａｍｐ＿Ｄａｔａ)とを比較する制御ユニット(１９)を更に具備する。
【００７２】
前記基準ランプデータ(Ｒｅｆ＿Ｒａｍｐ＿Ｄａｔａ)は前記送信電力の前記所定値に対応するものであり、前記ランプデータの値が前記基準ランプデータの値よりも大きな場合に前記制御ユニット(１９)の出力信号によって前記ＡＭ変調器(１３)の前記ゲインは前記高い値に制御されるものである。
【００７３】
他の好適な実施の形態では、前記ランプアップ動作に関連した所定周波数のクロック信号のパルスの第１のカウントアップの完了に応答して前記ランプアップ動作の間に前記ＡＭ変調器(１３)の前記ゲインは前記高い値に制御されるものである。
【００７４】
更に前記ランプダウン動作に関連した前記所定周波数の前記クロック信号の前記パルスの第２のカウントアップの完了に応答して前記ランプダウン動作の間に前記ＡＭ変調器(１３)の前記ゲインは前記低い値に制御されるものである(図１１参照)。
【００７５】
より好適な実施の形態では、前記ランプアップ動作は、ランプアップスタート命令(Ｒａｍｐ＿Ｕｐ  Ｓｔａｒｔ)によって制御される。
【００７６】
前記ランプアップスタート命令によって開始した前記所定周波数の前記クロック信号の前記パルスの前記第１のカウントアップの前記完了に応答して、前記ランプアップ動作の間に前記ＡＭ変調器(１３)の前記ゲインは前記高い値に制御されるものである。
【００７７】
前記ランプダウン動作は、ランプダウンスタート命令(Ｒａｍｐ＿Ｄｏｗｎ  Ｓｔａｒｔ)によって制御される。
【００７８】
前記ランプダウンスタート命令によって開始した前記所定周波数の前記クロック信号の前記パルスの前記第２のカウントアップの前記完了に応答して、前記ランプダウン動作の間に前記ＡＭ変調器(１３)の前記ゲインは前記低い値に制御されるものである(図１１参照)。
【００７９】
また別の好適な実施の形態では、前記ＡＭ変調器(１３)はギルバートセルを構成する第１のトランジスタペア(Ｍ１、Ｍ２)と第２のトランジスタペア(Ｍ３、Ｍ４)と第３のトランジスタペア(Ｍ５、Ｍ６)とを含む。
【００８０】
前記第１のトランジスタペア(Ｍ１、Ｍ２)の両制御電極には、前記Ｄ／Ａ変換器(１５)の前記アナログ出力信号である非反転入力信号(ＡＭＭＯＤｉ／ｐ(Ｔ) )と反転入力信号(ＡＭＭＯＤｉ／ｐ(Ｂ) )とが供給される。
【００８１】
前記第２のトランジスタペア(Ｍ３、Ｍ４)および前記第３のトランジスタペア(Ｍ５、Ｍ６)の制御電極には、前記フェーズロックドループの前記発振出力信号に基づく前記ＲＦキャリア信号である非反転送信ＲＦキャリア信号と反転送信ＲＦキャリア信号とが供給される(図６参照)。
【００８２】
具体的な実施の形態では、前記Ｄ／Ａ変換器(１５)の前記アナログ出力信号である前記非反転入力信号と前記反転入力信号とのＤＣオフセット電圧差と前記Ｄ／Ａ変換器(１５)の前記アナログ出力信号である前記非反転入力信号と前記反転入力信号との交流振幅成分とは、前記ランプデータの前記値の増加に比例して増加するものである。
【００８３】
他の具体的な実施の形態では、前記第１のトランジスタペア(Ｍ１、Ｍ２)の入力電極は、抵抗ペア(Ｒ１、Ｒ２)を介して接地電位に接続されている。
【００８４】
前記第１のトランジスタペア(Ｍ１、Ｍ２)の一方の出力電極と他方の出力電極は、前記第２のトランジスタペア(Ｍ３、Ｍ４)の両入力電極と前記第３のトランジスタペア(Ｍ５、Ｍ６)の両入力電極とにそれぞれ接続されている。
【００８５】
前記第２のトランジスタペア(Ｍ３、Ｍ４)の一方の出力電極と前記第３のトランジスタペア(Ｍ５、Ｍ６)の一方の出力電極とは、前記ＡＭ変調器(１３)の一方の出力端子に共通に接続されている。
【００８６】
前記第２のトランジスタペア(Ｍ３、Ｍ４)の他方の出力電極と前記第３のトランジスタペア(Ｍ５、Ｍ６)の他方の出力電極とは、前記ＡＭ変調器(１３)の他方の出力端子に共通に接続されている。
【００８７】
より具体的な実施の形態では、前記ＡＭ変調器(１３)の前記ゲインの制御は、前記抵抗ペア(Ｒ１、Ｒ２)の抵抗値の制御もしくは前記第１のトランジスタペア(Ｍ１、Ｍ２)のトランジスタグループペア(Ｍ１１、Ｍ１２…Ｍ１Ｎ、Ｍ２１、Ｍ２２…Ｍ２Ｎ)の並列接続数の制御によって実現されるものである(図６、図７、図１２参照)。
【００８８】
他のより具体的な実施の形態では、前記ＡＭ変調器(１３)の前記ゲインの制御は、前記第１のトランジスタペア(Ｍ１、Ｍ２)の前記出力電極の信号を交流接地ノード(Ｖdd)にパイパスする素子(Ｍ７、Ｍ8、Ｍ９、Ｍ１０)を含むゲイン制御回路(１３２)によって制御される(図１３参照)。
【００８９】
別の具体的な一つの実施の形態は、前記ＡＭ変調器(１３)の前記一方の出力端子と前記他方の出力端子との間の出力ＤＣオフセット電圧を検出するＤＣオフセット電圧測定回路(１３６)を更に具備する。
【００９０】
前記ＤＣオフセット電圧測定回路は、ＤＣオフセットキャリブレーション動作の間に、前記出力ＤＣオフセット電圧が最小となるように、前記第１のトランジスタペア(Ｍ１、Ｍ２)の前記両制御電極に供給される前記Ｄ／Ａ変換器(１５)の前記アナログ出力信号である前記非反転入力信号と前記反転入力信号の間の入力ＤＣオフセット電圧を調整可能に構成されている(図１４参照)。
【００９１】
最も具体的な一つの実施の形態では、前記ＤＣオフセット電圧測定回路による前記ＤＣオフセットキャリブレーション動作は、前記送信動作タイムスロットに先行するアイドルモードまたは前記送信動作タイムスロットの直前のタイミングにて実行可能とされたものである。
【００９２】
〔２〕本発明の別の観点の代表的な実施の形態は、ＥＤＧＥ方式のＲＦ送信信号を生成可能な送信機に使用可能であって、ディジタル変調器(１０)と、ランプ生成器(１４)と、ディジタル乗算器(Ｍｕｌｔ)と、Ｄ／Ａ変換器(１５)と、フェーズロックドループ(１１)と、ＡＭ変調器(１３)とを具備する半導体集積回路(１)である。
【００９３】
前記ディジタル変調器(１０)は、送信データ(Ｔｘ＿Ｄａｔａ)に応答して、ディジタル振幅成分(Ｒ)とディジタル位相成分(θ)とを生成する。
【００９４】
前記ディジタル変調器(１０)から生成される前記ディジタル振幅成分(Ｒ)は前記ディジタル乗算器(Ｍｕｌｔ)の一方の入力端子に供給され、前記ディジタル変調器(１０)から生成される前記ディジタル位相成分(θ)は前記フェーズロックドループ(１１)の一方の入力端子に供給され、前記フェーズロックドループ(１１)の他方の入力端子には基準周波数信号(ＲＥＦ)が供給される。
【００９５】
前記ランプ生成器(１４)は、ランプデータ(Ｒａｍｐ＿Ｄａｔａ)に応答して、ランプ制御ディジタル制御信号を生成する。
【００９６】
前記ランプ生成器(１４)から生成される前記ランプ制御ディジタル制御信号に前記ディジタル乗算器(Ｍｕｌｔ)の他方の入力端子が応答して、前記ディジタル乗算器(Ｍｕｌｔ)の出力信号が前記Ｄ／Ａ変換器(１５)の入力端子に供給される。
【００９７】
前記Ｄ／Ａ変換器(１５)のアナログ出力信号は、前記ＡＭ変調器(１３)の一方の入力端子に供給可能とされている。
【００９８】
前記フェーズロックドループ(１１)の発振出力信号に基づくＲＦキャリア信号が前記ＡＭ変調器(１３)の他方の入力端子に伝達可能とされることにより、前記ＡＭ変調器(１３)の出力端子から前記ＥＤＧＥ方式の前記ＲＦ送信信号が生成可能である(図１、図４参照)。
【００９９】
前記ＥＤＧＥ方式の前記ＲＦ送信信号の送信動作タイムスロット(Ｔｘ−ｓｌｏｔ)の前半のランプアップ動作では、前記ランプ生成器(１４)に供給される前記ランプデータに応答して前記ＡＭ変調器(１３)の一方の入力端子に供給される前記Ｄ／Ａ変換器(１５)の前記アナログ出力信号が増加するものである。
【０１００】
前記ＥＤＧＥ方式の前記ＲＦ送信信号の前記送信動作タイムスロット(Ｔｘ−ｓｌｏｔ)の後半のランプダウン動作では、前記ランプ生成器(１４)に供給される前記ランプデータに応答して前記ＡＭ変調器(１３)の一方の入力端子に供給される前記Ｄ／Ａ変換器(１５)の前記アナログ出力信号が減少するものである。
【０１０１】
前記ランプアップ動作および前記ランプダウン動作で、前記送信機の送信電力が所定値(−７ｄＢｍ)よりも低い状態では、前記ＡＭ変調器(１３)のゲイン(Ｇａｉｎ＿ＡＭＭＯＤ)は低い値(Ｇａｉｎ(Ｌｏｗ))に制御される。
【０１０２】
前記ランプアップ動作および前記ランプダウン動作で、前記送信機の前記送信電力が前記所定値(−７ｄＢｍ)よりも高い状態では、前記ＡＭ変調器(１３)の前記ゲイン(Ｇａｉｎ＿ＡＭＭＯＤ)は前記低い値よりも大きな高い値(Ｇａｉｎ(Ｈｉｇｈ))に制御される(図５(Ｃ)、図８、図９参照)。
【０１０３】
前記実施の形態によれば、ＥＤＧＥ方式のＲＦ送信に際して時分割多重アクセス方式の送信スロットでのタイムマスク仕様の規格を満足する際の動作余裕の確保を容易とすることが可能となる。
【０１０４】
２．実施の形態の詳細
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
【０１０５】
［実施の形態１］
《ポーラ変調器トランスミッターの構成》
図４は、本発明の実施の形態１によるポーラ変調器トランスミッターの構成を示す図である。
【０１０６】
図４に示すポーラ変調器トランスミッターは、図１のポーラ変調器トランスミッターと同様に、ＲＦＩＣ１、バラン２、ＲＦパワーモジュール３によって構成されている。
【０１０７】
図４のＲＦＩＣ１は、図１のＲＦＩＣ１と同様に、ディジタル変調器１０、フェーズロックドループ１１、バッファ／分周器１２、ＡＭ変調器１３、ランプ生成器１４、ディジタル減算器Ｓｕｂ、ディジタル乗算器Ｍｕｌｔ、Ｄ／Ａ変換器１５、Ａ／Ｄ変換器１６、スイッチＳＷ１、ローパスフィルタ１７、１８を含んでいる。図４のＲＦＩＣ１のフェーズロックドループ１１は、図４には示されていないが、図１と同様に位相ディジタル変換器１１１、ディジタルループフィルタ１１２、ディジタル制御発振器１１３、フラクショナル分周器１１４、ΣΔ変調器１１５を含んでいる。
【０１０８】
図４のＲＦＩＣ１は、図１のＲＦＩＣ１に含まれていない制御ユニット１９が追加されている。この制御ユニット１９の一方の入力端子と他方の入力端子に、ベースバンド信号処理ＬＳＩからＲＦＩＣ１のディジタルＲＦインターフェースを介してランプ生成器１４に供給されるランプデータＲａｍｐ＿Ｄａｔａと基準ランプデータＲｅｆ＿Ｒａｍｐ＿Ｄａｔａとがそれぞれ供給される。基準ランプデータＲｅｆ＿Ｒａｍｐ＿Ｄａｔａは、時分割多重アクセス方式の送信スロットでのランプアップ終了の直前およびランプダウン開始の直後の送信アンテナ５の入力での電力レベル(−７ｄＢｍ)に対応するものである。
【０１０９】
ランプデータＲａｍｐ＿Ｄａｔａの値が基準ランプデータＲｅｆ＿Ｒａｍｐ＿Ｄａｔａよりも小さい場合には、制御ユニット１９から生成される低レベルのゲイン制御信号Ｇａｉｎ＿Ｃｎｔに応答してＡＭ変調器１３のゲインＧａｉｎ＿ＡＭＭＯＤは低い値に設定される。しかし、ランプデータＲａｍｐ＿Ｄａｔａの値が基準ランプデータＲｅｆ＿Ｒａｍｐ＿Ｄａｔａよりも大きくなると、制御ユニット１９から生成される高レベルのゲイン制御信号Ｇａｉｎ＿Ｃｎｔに応答してＡＭ変調器１３のゲインＧａｉｎ＿ＡＭＭＯＤは高い値に設定される。
【０１１０】
《ポーラ変調器トランスミッターの各部の波形》
図５は、図４に示す本発明の実施の形態１によるポーラ変調器トランスミッターの各部の波形を示す図である。
【０１１１】
図５(Ａ)、図５(Ｂ)、図５(Ｃ)の各横軸は、ランプデータＲａｍｐ＿Ｄａｔａの値を示している。また更に、図５(Ａ)の縦軸はディジタル乗算器Ｍｕｌｔのディジタル出力信号Ｏｕｔｐｕｔ＿Ｍｕｌｔのアナログ表示値を示し、図５(Ｂ)の縦軸はＤ／Ａ変換器１５の２つのアナログ出力信号を示し、図５(Ｃ)の縦軸はＡＭ変調器１３のゲインＧａｉｎ＿ＡＭＭＯＤを示している。
【０１１２】
図５(Ａ)に示すように、ディジタル乗算器Ｍｕｌｔのディジタル出力信号Ｏｕｔｐｕｔ＿Ｍｕｌｔはディジタル変調器１１から生成されるディジタル振幅成分Ｒの直流成分Ｒ＿ｄｃと交流成分Ｒ＿ａｃとを含んでいる。ランプデータＲａｍｐ＿Ｄａｔａの値の増加に比例して、ディジタル乗算器Ｍｕｌｔのディジタル出力信号Ｏｕｔｐｕｔ＿Ｍｕｌｔの直流成分Ｒ＿ｄｃと交流振幅成分Ｒ＿ａｃとは増加するものとなる。
【０１１３】
図５(Ｂ)に示すようにＤ／Ａ変換器１５の２つのアナログ変換出力信号は、ＡＭ変調器１３の非反転入力信号ＡＭＭＯＤｉ／ｐ(Ｔ)、反転入力信号ＡＭＭＯＤｉ／ｐ(Ｂ)となるものである。Ｄ／Ａ変換器１５の特徴的な動作として、２つのアナログ変換出力信号のＤＣオフセット差と交流振幅成分はランプデータＲａｍｐ＿Ｄａｔａの値の増加に比例して増加するものである。すなわち、Ｄ／Ａ変換器１５の一方のアナログ変換出力信号としてのＡＭ変調器１３の非反転入力信号ＡＭＭＯＤｉ／ｐ(Ｔ)のＤＣ成分はランプデータＲａｍｐ＿Ｄａｔａの値の増加に比例して上昇するのに対して、Ｄ／Ａ変換器１５の他方のアナログ変換出力信号としてのＡＭ変調器１３の反転入力信号ＡＭＭＯＤｉ／ｐ(Ｂ)のＤＣ成分はランプデータＲａｍｐ＿Ｄａｔａの値の増加に比例して低下するものである。
【０１１４】
図５(Ｃ)に示すようにランプデータＲａｍｐ＿Ｄａｔａの値が基準ランプデータＲｅｆ＿Ｒａｍｐ＿Ｄａｔａよりも小さい場合に、ＡＭ変調器１３のゲインＧａｉｎ＿ＡＭＭＯＤは低い値Ｇａｉｎ(Ｌｏｗ)に設定される。しかしランプデータＲａｍｐ＿Ｄａｔａの値が基準ランプデータＲｅｆ＿Ｒａｍｐ＿Ｄａｔａよりも大きくなると、ＡＭ変調器１３のゲインＧａｉｎ＿ＡＭＭＯＤは高い値Ｇａｉｎ(Ｈｉｇｈ)に設定される。
【０１１５】
《ＡＭ変調器の構成》
図６は、図４に示す本発明の実施の形態１によるポーラ変調器トランスミッターのＲＦＩＣ１に含まれたＡＭ変調器１３の構成を示す図である。
【０１１６】
図６に示すように、ＡＭ変調器１３はギルバートセル(Gilbert Cell)を構成する６個のＮチャンネルＭＯＳトランジスタＭ１〜Ｍ６を含んでいる。まずトランジスタペアＭ１、Ｍ２のソースは、それぞれ抵抗Ｒ１、Ｒ２を介して、接地電位に接続されている。抵抗Ｒ１、Ｒ２の抵抗値は、制御ユニット１９から生成されるゲイン制御信号Ｇａｉｎ＿Ｃｎｔに応答して制御可能とされている。トランジスタＭ１のゲートとトランジスタＭ２のゲートには、Ｄ／Ａ変換器１５の２つのアナログ変換出力信号である非反転入力信号ＡＭＭＯＤｉ／ｐ(Ｔ)と反転入力信号ＡＭＭＯＤｉ／ｐ(Ｂ)とがそれぞれ供給される。
【０１１７】
トランジスタＭ１のドレインはトランジスタペアＭ３、Ｍ４のソースに接続されている一方、トランジスタＭ２のドレインはトランジスタペアＭ５、Ｍ６のソースに接続されている。トランジスタＭ３のゲートとトランジスタＭ６のゲートとは容量Ｃ１とバッファ１２２とを介して分周器１２１から非反転送信ＲＦキャリア信号が供給される一方、トランジスタＭ４のゲートとトランジスタＭ５のゲートとは容量Ｃ２とバッファ１２２とを介して分周器１２１から反転送信ＲＦキャリア信号が供給される。更に、トランジスタＭ３のゲートとトランジスタＭ６のゲートとは抵抗Ｒ３を介して容量Ｃ３に接続され、トランジスタＭ４のゲートとトランジスタＭ５のゲートとは抵抗Ｒ４を介して容量Ｃ４に接続され、容量Ｃ３の両端間と容量Ｃ４の両端間とにそれぞれ略等しいバイアス電圧Ｖｂ３、Ｖｂ４が供給される。
【０１１８】
またトランジスタＭ３のドレインとトランジスタＭ５のドレインとはインダクターＬ１を介して外部電源Ｅｘｔ．Ｖｄｄに接続される一方、トランジスタＭ４のドレインとトランジスタＭ６のドレインとはインダクターＬ２を介して外部電源Ｅｘｔ．Ｖｄｄに接続される。インダクターＬ１の一端とインダクターＬ２の一端とは外部電源Ｅｘｔ．Ｖｄｄに接続される一方、インダクターＬ１の他端とインダクターＬ２の他端とは容量Ｃ５の一端と他端とにそれぞれ接続される。容量Ｃ５の一端と他端とは容量Ｃ６の一端と容量Ｃ７の一端とにそれぞれ接続される一方、容量Ｃ６の他端と容量Ｃ７の他端とは容量Ｃ８の一端と他端にそれぞれ接続される。また、容量Ｃ８の一端と他端とはバラン２の平衡差動入力端子としての一方の入力端子と他方の入力端子とにそれぞれ接続され、バラン２の非平衡シングルエンド出力信号はＲＦパワーモジュール３のＲＦ電力増幅器(ＰＡ)に供給される。
【０１１９】
非反転送信ＲＦキャリア信号の正の半サイクルの期間に、トランジスタＭ１のドレイン電流のＤＣ成分と交流振幅成分とはトランジスタＭ３を介してインダクターＬ１に流れ、トランジスタＭ２のドレイン電流のＤＣ成分と交流振幅成分とはトランジスタＭ６を介してインダクターＬ２に流れる。反転送信ＲＦキャリア信号の正の半サイクルの期間に、トランジスタＭ１のドレイン電流のＤＣ成分と交流振幅成分とはトランジスタＭ４を介してインダクターＬ２に流れ、トランジスタＭ２のドレイン電流のＤＣ成分と交流振幅成分とはトランジスタＭ５を介してインダクターＬ１に流れる。その結果、Ｄ／Ａ変換器１５のアナログ送信振幅成分は、分周器１２１からバッファ１２２を介して非反転送信ＲＦキャリア信号と反転送信ＲＦキャリア信号とが供給されるＡＭ変調器１３によってＲＦ送信信号にアップコンバートされることができる。
【０１２０】
尚、図６に示したギルバートセル(Gilbert Cell)で構成されたＡＭ変調器１３では、トランジスタペアＭ１、Ｍ２のゲートのバイアス電圧が等しく、トランジスタペアＭ１、Ｍ２のペア性および抵抗Ｒ１、Ｒ２のペア性が理想状態の際には、トランジスタペアＭ３、Ｍ４の両ドレインの差動交流信号はトランジスタペアＭ５、Ｍ６の両ドレインの差動交流信号によって完全にキャンセルされる。この完全なキャンセルの状態で、ＡＭ変調器１３の出力パワーは理想的な最小出力パワーとなる。またトランジスタペアＭ１のゲートのバイアス電圧がトランジスタペアＭ２のゲートのバイアス電圧よりも高くなるのに応答して、トランジスタペアＭ３、Ｍ４の両ドレインの差動交流信号はトランジスタペアＭ５、Ｍ６の両ドレインの差動交流信号によりキャンセルされなくなるので、ＡＭ変調器１３の出力パワーは理想的な最小出力パワーから増加する。
【０１２１】
図５(Ｃ)に示すようにランプデータＲａｍｐ＿Ｄａｔａの値が基準ランプデータＲｅｆ＿Ｒａｍｐ＿Ｄａｔａよりも小さい場合に、制御ユニット１９から生成されるゲイン制御信号Ｇａｉｎ＿Ｃｎｔは低レベルとされる。従って、低レベルのゲイン制御信号Ｇａｉｎ＿Ｃｎｔに応答して抵抗Ｒ１、Ｒ２は大きな抵抗値に設定され、ＡＭ変調器１３のゲインＧａｉｎ＿ＡＭＭＯＤは低い値Ｇａｉｎ(Ｌｏｗ)に設定される。しかしランプデータＲａｍｐ＿Ｄａｔａの値が基準ランプデータＲｅｆ＿Ｒａｍｐ＿Ｄａｔａよりも大きくなると、制御ユニット１９から生成されるゲイン制御信号Ｇａｉｎ＿Ｃｎｔは高レベルとされる。従って、高レベルのゲイン制御信号Ｇａｉｎ＿Ｃｎｔに応答して抵抗Ｒ１、Ｒ２は小さな抵抗値に設定され、ＡＭ変調器１３のゲインＧａｉｎ＿ＡＭＭＯＤは高い値Ｇａｉｎ(Ｈｉｇｈ)に設定される。
【０１２２】
図７は、図４に示す本発明の実施の形態１によるポーラ変調器トランスミッターのＲＦＩＣ１に含まれたＡＭ変調器１３の他の構成を示す図である。
【０１２３】
図７に示すＡＭ変調器１３が、図６に示すＡＭ変調器１３と相違するのは、最初に図６の可変抵抗Ｒ１、Ｒ２が図７では固定抵抗Ｒ１、Ｒ２に置換されている点である。次に、図６のトランジスタペアＭ１、Ｍ２が図７ではトランジスタグループペアＭ１１、Ｍ１２…Ｍ１Ｎ、Ｍ２１、Ｍ２２…Ｍ２Ｎに置換され、このトランジスタグループペアの並列接続数がゲイン制御信号Ｇａｉｎ＿Ｃｎｔに応答して変化することである。
【０１２４】
図５(Ｃ)に示すようにランプデータＲａｍｐ＿Ｄａｔａの値が基準ランプデータＲｅｆ＿Ｒａｍｐ＿Ｄａｔａよりも小さい場合に、制御ユニット１９から生成されるゲイン制御信号Ｇａｉｎ＿Ｃｎｔは低レベルとされる。従って、低レベルのゲイン制御信号Ｇａｉｎ＿Ｃｎｔに応答してトランジスタグループペアの並列接続数は小さな値に設定されて、ＡＭ変調器１３のゲインＧａｉｎ＿ＡＭＭＯＤは低い値Ｇａｉｎ(Ｌｏｗ)に設定される。しかしランプデータＲａｍｐ＿Ｄａｔａの値が基準ランプデータＲｅｆ＿Ｒａｍｐ＿Ｄａｔａよりも大きくなると、制御ユニット１９から生成されるゲイン制御信号Ｇａｉｎ＿Ｃｎｔは高レベルとされる。従って、高レベルのゲイン制御信号Ｇａｉｎ＿Ｃｎｔに応答してトランジスタグループペアの並列接続数は大きな値に設定され、ＡＭ変調器１３のゲインＧａｉｎ＿ＡＭＭＯＤは高い値Ｇａｉｎ(Ｈｉｇｈ)に設定される。
【０１２５】
図１２は、図４に示す本発明の実施の形態１によるポーラ変調器トランスミッターのＲＦＩＣ１に含まれたＡＭ変調器１３の他の構成を示す図である。
【０１２６】
図１２に示すＡＭ変調器１３が、図６に示すＡＭ変調器１３と相違するのは、図６の可変抵抗Ｒ１、Ｒ２が図１２では複数の固定抵抗Ｒ１１、Ｒ１２…Ｒ１Ｎ、Ｒ２１、Ｒ２２…Ｒ２Ｎと複数のスイッチＳＷ１１、ＳＷ１２…ＳＷ１Ｎ、ＳＷ２１、ＳＷ２２…ＳＷ２Ｎに置換されている点である。
【０１２７】
図５(Ｃ)に示すようにランプデータＲａｍｐ＿Ｄａｔａの値が基準ランプデータＲｅｆ＿Ｒａｍｐ＿Ｄａｔａよりも小さい場合に、制御ユニット１９から生成される多ビットのゲイン制御信号Ｇａｉｎ＿Ｃｎｔはハイレベル“１”のビット数は少なく、ローレベル“０”のビット数は大きな状態とされる。従って、この状態の多ビットのゲイン制御信号Ｇａｉｎ＿Ｃｎｔに応答して、ＡＭ変調器１３のゲインＧａｉｎ＿ＡＭＭＯＤは低い値Ｇａｉｎ(Ｌｏｗ)に設定される。しかしランプデータＲａｍｐ＿Ｄａｔａの値が基準ランプデータＲｅｆ＿Ｒａｍｐ＿Ｄａｔａよりも大きくなると、多ビットのゲイン制御信号Ｇａｉｎ＿Ｃｎｔはローレベル“０”のビット数は少なく、ハイレベル“１”のビット数は大きな状態とされる。従って、この状態の多ビットのゲイン制御信号Ｇａｉｎ＿Ｃｎｔに応答して、ＡＭ変調器１３のゲインＧａｉｎ＿ＡＭＭＯＤは高い値Ｇａｉｎ(Ｈｉｇｈ)に設定される。
【０１２８】
図１３は、図４に示す本発明の実施の形態１によるポーラ変調器トランスミッターのＲＦＩＣ１に含まれたＡＭ変調器１３の他の構成を示す図である。
【０１２９】
図１３に示すＡＭ変調器１３が、図６に示すＡＭ変調器１３と相違するのは、まず図６の可変抵抗Ｒ１、Ｒ２が図１３では複数の固定抵抗Ｒ１、Ｒ２に置換されている点である。次に図１３に示すＡＭ変調器１３に、制御ユニット１９から生成されるゲイン制御信号Ｇａｉｎ＿Ｃｎｔによって制御されるゲイン制御回路１３２が追加されている点である。
【０１３０】
ゲイン制御回路１３２は、第１のトランジスタペアＭ７、Ｍ８、第２のトランジスタペアＭ９、Ｍ１０、３個の容量Ｃ９、Ｃ１０、Ｃ１１、２個の抵抗Ｒ５、Ｒ６、バイアス電圧Ｖｂｂ、スイッチ１３２＿ＳＷを含んでいる。
【０１３１】
ＡＭ変調器１３のトランジスタＭ１のドレインはゲイン制御回路１３２の第１のトランジスタペアＭ７、Ｍ８のソースに接続されている一方、ＡＭ変調器１３のトランジスタＭ２のドレインはゲイン制御回路１３２の第２のトランジスタペアＭ９、Ｍ１０のソースに接続されている。トランジスタＭ７のゲートとトランジスタＭ１０のゲートとは容量Ｃ９とバッファ１２２とを介して分周器１２１から非反転送信ＲＦキャリア信号が供給される一方、トランジスタＭ８のゲートとトランジスタＭ９のゲートとは容量Ｃ１０とバッファ１２２とを介して分周器１２１から反転送信ＲＦキャリア信号が供給される。更にトランジスタＭ７のゲートとトランジスタＭ１０のゲートとは抵抗Ｒ５を介してバイアス電圧Ｖｂｂに接続に接続され、トランジスタＭ８ゲートとトランジスタＭ９のゲートとは抵抗Ｒ６を介してバイアス電圧Ｖｂｂに接続される。また、バイアス電圧Ｖｂｂの両端間に、容量Ｃ１１とスイッチ１３２＿ＳＷとが並列接続されている。また、バイアス電圧Ｖｂｂの電圧は、バイアス電圧Ｖｂ３、Ｖｂ４の電圧と略等しく設定されている。更に、スイッチ１３２＿ＳＷは、制御ユニット１９から生成されるゲイン制御信号Ｇａｉｎ＿Ｃｎｔによって制御される。またトランジスタＭ７のドレインとトランジスタＭ９のドレインは電源電圧Ｖｄｄに接続される一方、トランジスタＭ８のドレインとトランジスタＭ１０のドレインも電源電圧Ｖｄｄに接続される。
【０１３２】
図５(Ｃ)に示すようにランプデータＲａｍｐ＿Ｄａｔａの値が基準ランプデータＲｅｆ＿Ｒａｍｐ＿Ｄａｔａよりも小さい場合に、制御ユニット１９から生成されるゲイン制御信号Ｇａｉｎ＿Ｃｎｔはローレベル“０”の状態とされる。従って、この状態のゲイン制御信号Ｇａｉｎ＿Ｃｎｔに応答して、スイッチ１３２＿ＳＷはオフ状態に制御され、トランジスタＭ１のドレイン電流のＤＣ成分と交流振幅成分とは、ＡＭ変調器１３のトランジスタペアＭ３、Ｍ４とゲイン制御回路１３２のトランジスタペアＭ７、Ｍ８にそれぞれ略等しい分流量で分流される。この時には、トランジスタＭ２のドレイン電流のＤＣ成分と交流振幅成分とは、ＡＭ変調器１３のトランジスタペアＭ５、Ｍ６とゲイン制御回路１３２のトランジスタペアＭ９、Ｍ１０にそれぞれ略等しい分流量で分流される。従って、この状態のゲイン制御信号Ｇａｉｎ＿Ｃｎｔに応答して、ＡＭ変調器１３のゲインＧａｉｎ＿ＡＭＭＯＤは低い値Ｇａｉｎ(Ｌｏｗ)に設定される。
【０１３３】
しかしランプデータＲａｍｐ＿Ｄａｔａの値が基準ランプデータＲｅｆ＿Ｒａｍｐ＿Ｄａｔａよりも大きくなると、制御ユニット１９から生成されるゲイン制御信号Ｇａｉｎ＿Ｃｎｔはハイレベル“１”の状態とされる。従ってゲイン制御信号Ｇａｉｎ＿Ｃｎｔに応答して、スイッチ１３２＿ＳＷはオン状態に制御され、トランジスタＭ１のドレイン電流のＤＣ成分と交流振幅成分は、ゲイン制御回路１３２のトランジスタペアＭ７、Ｍ８に分流されることなく、ＡＭ変調器１３のトランジスタペアＭ３、Ｍ４のみに流入される。またこの時にトランジスタＭ２のドレイン電流のＤＣ成分と交流振幅成分とは、ゲイン制御回路１３２のトランジスタペアＱＭ９、Ｍ１０に分流されることなく、ＡＭ変調器１３のトランジスタペアＭ５、Ｍ６のみ流入される。従って、この状態のゲイン制御信号Ｇａｉｎ＿Ｃｎｔに応答して、ＡＭ変調器１３のゲインＧａｉｎ＿ＡＭＭＯＤは高い値Ｇａｉｎ(Ｈｉｇｈ)に設定される。
【０１３４】
《ＡＭ変調器１３の動作》
図８は、図４に示す本発明の実施の形態１によるポーラ変調器トランスミッターのＡＭ変調器１３の動作を示す図である。
【０１３５】
図８の横軸は、Ｄ／Ａ変換器１５の２つのアナログ変換出力信号であるＡＭ変調器１３の非反転入力信号ＡＭＭＯＤｉ／ｐ(Ｔ)と反転入力信号ＡＭＭＯＤｉ／ｐ(Ｂ)とのＤＣオフセット差である。上述したように、このＤＣオフセット差と交流振幅成分は、ランプデータＲａｍｐ＿Ｄａｔａの値の増加に比例して増加するものである。
【０１３６】
図８の縦軸は、ＡＭ変調器１３の出力パワーである。図８の縦軸に示したＡＭ変調器１３の出力パワーに、ＲＦパワーモジュール３のＲＦ電力増幅器(ＰＡ)３１のオン時の利得＋３０ｄＢｍとフロントエンドモジュール(ＦＥＭ)４のオン時の利得−２ｄＢとを加算すると、送信アンテナ５の入力での送信電力［ｄＢｍ］となる。
【０１３７】
図８では、ＡＭ変調器１３のゲインＧａｉｎ＿ＡＭＭＯＤが高い値Ｇａｉｎ(Ｈｉｇｈ)に設定された場合でのＡＭ変調器１３の出力パワーが特性Ｌ１で示される一方、ＡＭ変調器１３のゲインＧａｉｎ＿ＡＭＭＯＤが低い値Ｇａｉｎ(Ｌｏｗ)に設定された場合でのＡＭ変調器１３の出力パワーが特性Ｌ２で示されている。また図８には、図４に示す本発明の実施の形態１によるポーラ変調器トランスミッターでのＡＭ変調器１３の実際の出力パワーが特性Ｌ３で示されている。図８で特性Ｌ１と特性Ｌ２との切り換りは、図８の横軸のＤＣオフセット差が略１０ｍＶの時に発生している。この略１０ｍＶのＤＣオフセット差は、ランプ生成器１４に供給される基準ランプデータＲｅｆ＿Ｒａｍｐ＿Ｄａｔａに対応するものである。
【０１３８】
ランプデータＲａｍｐ＿Ｄａｔａの値が基準ランプデータＲｅｆ＿Ｒａｍｐ＿Ｄａｔａよりも小さい場合には、Ｄ／Ａ変換器１５の２つのアナログ変換出力信号のＤＣオフセット差と交流振幅成分とは小さな値となっている。この時のＡＭ変調器１３の実際の出力パワーが特性Ｌ３は、低ゲインＧａｉｎ(Ｌｏｗ)のＡＭ変調器１３の出力パワーが特性Ｌ２によって決定される。しかし、ランプデータＲａｍｐ＿Ｄａｔａの値が基準ランプデータＲｅｆ＿Ｒａｍｐ＿Ｄａｔａよりも大きい場合には、Ｄ／Ａ変換器１５の２つのアナログ変換出力信号のＤＣオフセット差と交流振幅成分は大きな値となっている。この時のＡＭ変調器１３の実際の出力パワーが特性Ｌ３は、高ゲインＧａｉｎ(Ｈｉｇｈ)のＡＭ変調器１３の出力パワーが特性Ｌ１により決定される。
【０１３９】
《ＥＤＧＥ方式の送信モードの送信スロットの動作》
図９は、図４に示す本発明の実施の形態１によるポーラ変調器トランスミッターによるＥＤＧＥ方式の送信モードの送信スロットにおけるランプアップ動作とランプダウン動作を説明する図である。
【０１４０】
図９にも、タイムマスク仕様により3ＧＰＰ規格で定められた送信動作タイムスロットＴｘ−ｓｌｏｔの前半のランプアップ時のＲＦ送信信号の信号強度の増加上限特性Ｌ９１と増加下限特性Ｌ９２とが示され、送信動作タイムスロットＴｘ−ｓｌｏｔの後半のランプダウン時のＲＦ送信信号の信号強度の減少上限特性Ｌ９１と減少下限特性Ｌ９２とが示されている。
【０１４１】
図９に示したＥＤＧＥ方式の送信モードの送信スロットの制御方式も、図３で説明した＜ｃａｓｅ１＞と同一の制御方式＜ｃａｓｅ１＞が採用されている。図９に示すように、ランプアップに際して、最初にＲＦパワーモジュール(ＰＡ)３がオフ状態からオン状態に切り換えられ、次にフロントエンドモジュール(ＦＥＭ)４がオフ状態からオン状態に切り換えられる。またランプダウンに際して、最初にフロントエンドモジュール(ＦＥＭ)４がオン状態からオフ状態に切り換えられて、次にＲＦパワーモジュール(ＰＡ)３がオン状態からオフ状態に切り換えられる。
【０１４２】
図４に示した本発明の実施の形態１によるポーラ変調器トランスミッターはＥＤＧＥ方式の送信モードで図３の制御方式＜ｃａｓｅ１＞を採用しているので、図３に関して説明したようにランプアップ直前の送信アンテナ５の入力での送信電力［ｄＢｍ］は、タイムマスク仕様の規格−４８ｄＢｍを満足する必要がある。ランプアップ直前では、ＲＦパワーモジュール３はオンとされてオン時の利得＋３０ｄＢを持ち、フロントエンドモジュール(ＦＥＭ)４はオフとされてオフ時の利得−２０ｄＢを持っている。従って、図４のポーラ変調器トランスミッターのＲＦＩＣ１のランプアップ直前のＡＭ変調器１３の最小出力パワーの目標値は、−４８ｄＢｍ−３０ｄＢ＋２０ｄＢ＝−５８ｄＢｍとなる。この−５８ｄＢｍの目標値のランプアップ直前のＡＭ変調器１３の最小出力パワーは、図８に示されている。図８の特性Ｌ１は−５８ｄＢｍの目標値を満足できないので、ランプデータＲａｍｐ＿Ｄａｔａが基準ランプデータＲｅｆ＿Ｒａｍｐ＿Ｄａｔａよりも小さい場合には、低ゲインのＡＭ変調器１３の出力パワーが特性Ｌ２によって決定されるものである。すなわち、図８の特性Ｌ１では、ＡＭ変調器１３の最小出力パワーは、−５３ｄＢｍまでしか低下しない。それに対して、図８の特性Ｌ２では、ＡＭ変調器１３の最小出力パワーは、−６５ｄＢｍまで低下することができる。
【０１４３】
従って、図９に示したＥＤＧＥ方式の送信モードでランプアップ開始の直前の送信アンテナ５の入力での送信電力［ｄＢｍ］は、図８の特性Ｌ２のＡＭ変調器１３の最小出力パワーの−６５ｄＢｍとＲＦパワーモジュール３のオン時の利得＋３０ｄＢとフロントエンドモジュール(ＦＥＭ)４のオフ時の利得−２０ｄＢとの合計となる。この合計は−６５ｄＢｍ＋３０ｄＢ−２０ｄＢ＝−５５ｄＢｍとなり、タイムマスク仕様の規格−４８ｄＢｍも満足することができる。
【０１４４】
更に、図９に示したＥＤＧＥ方式の送信モードでランプアップ開始の直後の１０μＳｅｃの期間の最初の送信アンテナ５の入力の送信電力［ｄＢｍ］は、図８の特性Ｌ２に示すＡＭ変調器１３の最小出力パワーの−６５ｄＢｍとＲＦパワーモジュール３のオン時の利得＋３０ｄＢとフロントエンドモジュール(ＦＥＭ)４のオン時の利得−２ｄＢの合計となる。この合計は−６５ｄＢｍ＋３０ｄＢ−２ｄＢ＝−３７ｄＢｍとなり、タイムマスク仕様の規格−２０ｄＢｍも満足することができる。
【０１４５】
また、図９に示したＥＤＧＥ方式の送信モードでは、その後のランプアップの８μＳｅｃの期間の略中間のタイミングで送信アンテナ５の入力での送信電力［ｄＢｍ］が所定値−７ｄＢｍまで増加する。すなわち、送信電力［ｄＢｍ］が所定値−７ｄＢｍまで増加したタイミングで、ランプ生成器１４に供給されるランプデータＲａｍｐ＿Ｄａｔａは、所定値−７ｄＢｍに対応する基準ランプデータＲｅｆ＿Ｒａｍｐ＿Ｄａｔａの値よりも大きくなる。従って、図８に示すようにＡＭ変調器１３のゲインＧａｉｎ＿ＡＭＭＯＤは、特性Ｌ２(Ｌ３)の低Ｇａｉｎ(Ｌｏｗ)の状態から特性Ｌ１の高Ｇａｉｎ(Ｈｉｇｈ)の状態に切り換えられる。
【０１４６】
すなわち、ランプアップの８μＳｅｃの期間の略中間のタイミングの図８の特性Ｌ２(Ｌ３)から特性Ｌ１への切り換えによって、ＡＭ変調器１３の出力パワーは略−４７ｄＢｍから−３５ｄＢｍに変化する。この時の送信アンテナ５の入力の送信電力［ｄＢｍ］は、ＡＭ変調器１３の出力パワーの−３５ｄＢｍと、ＲＦパワーモジュール３のオン時の利得＋３０ｄＢと、フロントエンドモジュール(ＦＥＭ)４のオン時の利得−２ｄＢとの合計となる。この合計は−３５ｄＢｍ＋３０ｄＢ−２ｄＢ＝−７ｄＢｍとなって、タイムマスク仕様の規格−１ｄＢｍも満足することができる。その後のランプアップ動作での送信電力［ｄＢｍ］でも、タイムマスク仕様の規格を満足することができる。
【０１４７】
また、送信動作タイムスロットＴｘ−ｓｌｏｔの後半のランプダウン開始の直後の１０μＳｅｃの期間でも送信電力［ｄＢｍ］は、タイムマスク仕様の規格を満足することができる。また、その後のランプダウンの８μＳｅｃの期間の略中間のタイミングにて、送信アンテナ５の入力での送信電力［ｄＢｍ］が所定値−７ｄＢｍ以下に減少する。すなわち、送信電力［ｄＢｍ］が所定値−７ｄＢｍ以下に減少したタイミングで、ランプ生成器１４に供給されるランプデータＲａｍｐ＿Ｄａｔａは、所定値−７ｄＢｍに対応する基準ランプデータＲｅｆ＿Ｒａｍｐ＿Ｄａｔａの値よりも小さくなる。従って、図８に示すようにＡＭ変調器１３のゲインＧａｉｎ＿ＡＭＭＯＤは、特性Ｌ１の高Ｇａｉｎ(Ｈｉｇｈ)の状態から特性Ｌ２(Ｌ３)の低Ｇａｉｎ(Ｌｏｗ)の状態に切り換えられる。従って、ランプダウン終了の直前の送信アンテナ５の入力の送信電力［ｄＢｍ］は、図８の特性Ｌ２のＡＭ変調器１３の最小出力パワーの−６５ｄＢｍとＲＦパワーモジュール３のオン時の利得＋３０ｄＢとフロントエンドモジュール(ＦＥＭ)４のオン時の利得−２ｄＢとの合計となる。この合計は−６５ｄＢｍ＋３０ｄＢ−２ｄＢ＝−３７ｄＢｍとなって、タイムマスク仕様の規格−２０ｄＢｍも満足することができる。更に、ランプダウン終了の直後の送信アンテナ５の入力での送信電力［ｄＢｍ］は、図８の特性Ｌ２のＡＭ変調器１３の最小出力パワーの−６５ｄＢｍとＲＦパワーモジュール３のオン時の利得＋３０ｄＢとフロントエンドモジュール(ＦＥＭ)４のオフ時の利得−２０ｄＢとの合計となる。この合計は−６５ｄＢｍ＋３０ｄＢ−２０ｄＢ＝−５５ｄＢｍとなり、タイムマスク仕様の規格−４８ｄＢｍも満足することができる。
【０１４８】
尚、図９の特性Ｌ９３は、上述した図４の本発明の実施の形態１によるポーラ変調器トランスミッターがＥＤＧＥ方式の送信モードで制御方式＜ｃａｓｅ１＞を採用することで、ランプアップおよびランプダウンで上限特性Ｌ９１と下限特性Ｌ９２とによって決定されるタイムマスク仕様の規格を満足できることを示すものである。
【０１４９】
［実施の形態２］
《ポーラ変調器トランスミッターの他の構成》
本発明の実施の形態２によるポーラ変調器トランスミッターの他の構成を、図４を使用して説明する。
【０１５０】
本発明の実施の形態２によるポーラ変調器トランスミッターにおいては、ＡＭ変調器１３のゲインを制御するゲイン制御信号Ｇａｉｎ＿Ｃｎｔを生成する制御ユニット１９には、ＲＦＩＣ１の各種の動作モードを設定するための動作コマンドが供給される。
【０１５１】
《各種の動作モード》
図１０は、本発明の実施の形態２によるポーラ変調器トランスミッターで時分割多重アクセス(ＴＤＭＡ)に従ってタイムスロットをアイドル状態や受信動作や送信動作の各種の動作モードが設定される様子を説明するタイミングチャートの図である。
【０１５２】
《電源投入直後のアイドルモード》
本発明の実施の形態２によるポーラ変調器トランスミッターのＲＦＩＣ１が搭載された携帯電話通信端末の電源が投入されると、例えばＷｏｒｄ４と呼ばれるコマンドがディジタルＲＦインターフェースを介してベースバンド信号処理ＬＳＩから制御ユニット１９に供給される。すると、ＲＦＩＣ１の内部の各種の制御レジスタがリセット状態とされて、ＲＦＩＣ１はコマンドを待つスリープ状態であるアイドルモードの動作モードに設定される。
【０１５３】
《ウォームアップモード》
次に例えばＷｏｒｄ１と呼ばれるウォームアップコマンドが、ディジタルＲＦインターフェースを介してベースバンド信号処理ＬＳＩから制御ユニット１９に供給される。すると、ＲＦＩＣ１のオールディジタルフェーズロックループ(ＡＤＰＬＬ)１１が起動され、ＡＤＰＬＬ１１内部のディジタル制御発振器１１３の発振動作が開始される。このウォームアップコマンドＷｏｒｄ１には、次の動作モードの受信または送信を指示するビットも含まれ、ディジタル制御発振器１１３が複数の周波数バンドで動作する場合には、使用する周波数バンドが選択されることによって、ＡＤＰＬＬ１１はロック状態に遷移する。
【０１５４】
《受信モード》
その後、例えばＷｏｒｄ２と呼ばれる受信コマンドが、ディジタルＲＦインターフェースを介してベースバンド信号処理ＬＳＩから制御ユニット１９に供給される。すると、ＲＦＩＣ１は受信モードに設定され、ＲＦＩＣ１のＲＦ受信回路システムはＲＦ受信信号の増幅と復調の信号処理を行って、受信ベースバンド信号がＲＦＩＣ１からディジタルＲＦインターフェースを介してベースバンド信号処理ＬＳＩに供給される。受信が終了すると、Ｗｏｒｄ１と呼ばれるウォームアップコマンドがディジタルＲＦインターフェースを介してベースバンド信号処理ＬＳＩから制御ユニット１９に供給される。従って、ＲＦＩＣ１は、ウォームアップモードに遷移する。
【０１５５】
《送信モード》
その後、例えばＷｏｒｄ３と呼ばれる送信コマンドが、ディジタルＲＦインターフェースを介してベースバンド信号処理ＬＳＩから制御ユニット１９に供給される。すると、ＲＦＩＣ１は送信モードに設定され、ＲＦＩＣ１のＲＦ送信回路システムは変調とＲＦ送信信号の増幅を行い、ＲＦ送信信号がＲＦＩＣ１からＲＦパワーモジュール３内のＲＦ電力増幅器(ＰＡ)に供給される。送信が終了すると、Ｗｏｒｄ１と呼ばれるウォームアップコマンドがディジタルＲＦインターフェースを介してベースバンド信号処理ＬＳＩから制御ユニット１９に供給される。
【０１５６】
《ＥＤＧＥ送信モードの送信動作》
図１１は、本発明の実施の形態２によるポーラ変調器トランスミッターのＥＤＧＥ方式の送信モードでの動作シーケンスを説明する図である。尚、図１１に示すＥＤＧＥ方式の送信モードの動作シーケンスは、図１０に示したタイムチャートでＷｏｒｄ３と呼ばれる送信コマンドに応答して開始される送信モードの詳細を示すものである。
【０１５７】
《送信データアップロード命令》
図１１の時刻Ｔ１で、ベースバンド信号処理ＬＳＩからディジタルＲＦインターフェースを介しＲＦＩＣ１へ送信データアップロード命令Ｔｘ＿ｄａｔａ  Ｕｐ＿Ｌｏａｄが転送され、ディジタルベースバンド送信信号の送信データＴｘ＿Ｄａｔａも転送される。この送信データＴｘ＿Ｄａｔａは１６８シンボルの有効データであり、ＲＦＩＣ１のディジタルＲＦインターフェースの内蔵ＲＡＭやデータレジスタ等の内部メモリに保持される。
【０１５８】
ＧＳＭのデータ通信では、送受信ベースバンド信号の１シンボルは４ビットで構成される。１シンボルの最後の４ビット目が“１”であれば、ＥＤＧＥ送信データであり、最初の３ビットはＡＭ変調による振幅を示している。また１シンボルの最後の４ビット目が“０”であれば、位相変調のみを使用するＧＭＳＫ送信データであり、最初の３ビットは例えば“１１１(オール“１”)”の一定振幅である。ＧＳＭのデータ通信では、１シンボルの４ビットの１ビットはクォータービット(quarter bit)と呼ばれる。また、２６ＭＨｚのシステムクロック周波数を使用している場合は、１クォータービット(１Ｑｂ)は９２３．０８ナノ秒の時間を示している。
【０１５９】
《送信モードオン命令》
図１１の時刻Ｔ２では、ベースバンド信号処理ＬＳＩからディジタルＲＦインターフェースを介して送信モードオン命令Ｔｘ＿Ｍｏｄｅ  ＯＮが、ＲＦＩＣ１へ転送される。すると、本発明の実施の形態２によるポーラ変調器トランスミッターの動作が開始される。また、ＲＦパワーモジュール３内部のＲＦ電力増幅器(ＰＡ)に電源電圧やバイアス電圧の投入を開始するためのＲＦ電力増幅器活性化信号ＰＡ＿ＯＮが、ローレベルからハイレベルに変化する。
【０１６０】
《送信データ内部転送命令》
図１１の時刻Ｔ３で、ベースバンド信号処理ＬＳＩからディジタルＲＦインターフェースを介して送信データ内部転送命令Ｔｘ＿Ｄａｔａ  ＯＮが、ＲＦＩＣ１へ転送される。時刻Ｔ３から所定の遅延時間が経過すると、ＲＦＩＣ１の内蔵ＲＡＭやデータレジスタ等の内部メモリに保持された送信データＴｘ＿Ｄａｔａの１６８シンボルの有効データの読み出しが開始される。
【０１６１】
《ランプアップスタート命令》
図１１の時刻Ｔ４にて、ベースバンド信号処理ＬＳＩからディジタルＲＦインターフェースを介してランプアップスタート命令Ｒａｍｐ＿Ｕｐ  Ｓｔａｒｔが、ＲＦＩＣ１へ転送される。すると、ベースバンド信号処理ＬＳＩからＲＦＩＣ１の内蔵ＲＡＭやデータレジスタの内部メモリへのランプアップのためのディジタルランプデータＲａｍｐ＿Ｕｐ  Ｄａｔａのロードが開始される。従って、ロードされたディジタルランプデータＲａｍｐ＿Ｕｐ  Ｄａｔａのディジタル値の増加に応答して、図４の本発明の実施の形態２によるポーラ変調器トランスミッターのランプ生成器１４の入力端子に供給されるランプデータＲａｍｐ＿Ｄａｔａのディジタル値が決定される。
【０１６２】
またランプ生成器１４の出力端子のランプ制御ディジタル信号は、ディジタル減算器Ｓｕｂとディジタル乗算器Ｍｕｌｔを介してＤ／Ａ変換器１５の入力端子に供給される。従って、ＡＭ変調器１３の一方の入力端子に供給されるＤ／Ａ変換器１５のアナログ出力信号Ｏｕｔｐｕｔ＿ＤＡＣは、ディジタルランプデータＲａｍｐ＿Ｕｐ  Ｄａｔａのディジタル値の増加に応答して増加する。
【０１６３】
またランプアップスタート命令Ｒａｍｐ＿Ｕｐ  Ｓｔａｒｔに応答して、フロントエンドモジュール(ＦＥＭ)４の動作を開始するフロントエンドモジュール活性化信号ＦＥＭ＿ＯＮがローレベルからハイレベルに変化する。
【０１６４】
一方、制御ユニット１９は、図１１の時刻Ｔ４のタイミングで供給されるランプアップスタート命令Ｒａｍｐ＿Ｕｐ  Ｓｔａｒｔに応答して周波数２６ＭＨｚのシステムクロックパルスのカウントを開始するものである。制御ユニット１９は１３クォータービット(１３Ｑｂ)に対応するカウントアップ時間(１３×０．９２３μＳｅｃ＝１１．９９９μＳｅｃ≒１２μＳｅｃ)の経過後に、ＡＭ変調器１３の他方の入力端子に供給されるゲイン制御信号Ｇａｉｎ＿Ｃｎｔをローレベルからハイレベルに切り換える。従って、図８に示すようにＡＭ変調器１３のゲインＧａｉｎ＿ＡＭＭＯＤは、特性Ｌ２(Ｌ３)の低Ｇａｉｎ(Ｌｏｗ)の状態から特性Ｌ１の高Ｇａｉｎ(Ｈｉｇｈ)の状態に切り換えられる。また１３クォータービット(１３Ｑｂ)に対応するカウントアップ時間(≒１２μＳｅｃ)は、図９に示すランプアップ開始の直後の１０μＳｅｃの期間とその後のランプアップの８μＳｅｃの期間の略１／４の期間２μＳｅｃの期間との合計１２μＳｅｃに対応しており、ＡＭ変調器１３の特性Ｌ２(Ｌ３)の低Ｇａｉｎ(Ｌｏｗ)の状態から特性Ｌ１の高Ｇａｉｎ(Ｈｉｇｈ)の状態へのゲイン切り換えは、ランプアップ開始タイミングＴ４から１０〜１８μＳｅｃの期間内に行うことを意味するものである。
【０１６５】
その結果、１３クォータービット(１３Ｑｂ)に対応するカウントアップ時間(≒１２μＳｅｃ)のタイミングの図８の特性Ｌ２(Ｌ３)から特性Ｌ１への切り換えによって、ＡＭ変調器１３の出力パワーは略−４７ｄＢｍから−３５ｄＢｍに変化する。図９に示すランプアップ動作と同様に、１３クォータービット(１３Ｑｂ)に対応するカウントアップ時間(≒１２μＳｅｃ)の直後のタイミングの送信アンテナ５の入力の送信電力［ｄＢｍ］は、ＡＭ変調器１３の出力パワーの−３５ｄＢｍと、ＲＦパワーモジュール３のオン時の利得＋３０ｄＢと、フロントエンドモジュール(ＦＥＭ)４のオン時の利得−２ｄＢとの合計となる。この合計は−３５ｄＢｍ＋３０ｄＢ−２ｄＢ＝−７ｄＢｍとなり、タイムマスク仕様の規格−１ｄＢｍも満足することができる。その後のランプアップ動作での送信電力［ｄＢｍ］でも、タイムマスク仕様の規格を満足することができる。
【０１６６】
《ランプアップ完了後の送信データの送信》
図１１の時刻Ｔ５のランプアップ完了から時刻Ｔ６のランプダウンスタートの間で、合計１４８シンボルの転送データの送信が行われる。この合計１４８シンボルの転送データは、ディジタル変調器１０に供給されるＥＤＧＥ方式の送信データＴｘ＿Ｄａｔａに対応したものである。
【０１６７】
《ランプダウンスタート命令》
図１１の時刻Ｔ６で、ベースバンド信号処理ＬＳＩからディジタルＲＦインターフェースを介してランプダウンスタート命令Ｒａｍｐ＿Ｄｏｗｎ  Ｓｔａｒｔが、ＲＦＩＣ１へ転送される。すると、ベースバンド信号処理ＬＳＩからＲＦＩＣ１の内蔵ＲＡＭやデータレジスタの内部メモリへのランプダウンのためのディジタルランプデータＲａｍｐ＿Ｄｏｗｎ  Ｄａｔａのロードが開始される。その結果、時刻Ｔ４から時刻Ｔ５の間のＲＦＩＣ１の内部動作シーケンスと同様な内部動作シーケンスが、時刻Ｔ６から時刻Ｔ７の間に実行される。従って、ランプダウンのためのディジタルランプデータＲａｍｐ＿Ｄｏｗｎ  Ｄａｔａのディジタル値の減少に応答して、ＡＭ変調器１３の一方の入力端子に供給されるＤ／Ａ変換器１５のアナログ出力信号Ｏｕｔｐｕｔ＿ＤＡＣは、減少する。
【０１６８】
一方、制御ユニット１９は、図１１の時刻Ｔ６のタイミングで供給されるランプダウンスタート命令Ｒａｍｐ＿Ｄｏｗｎ  Ｓｔａｒｔに応答して周波数２６ＭＨｚのシステムクロックパルスのカウントを開始するものである。制御ユニット１９は図１１の時刻Ｔ７の送信モードオフＴｘ＿Ｍｏｄｅ  ＯＦＦのタイミングよりも１３クォータービット(１３Ｑｂ)のカウントアップ時間(≒１２μＳｅｃ)先行するタイミングで、ＡＭ変調器１３の他方の入力端子に供給されるゲイン制御信号Ｇａｉｎ＿Ｃｎｔをハイレベルからローレベルに切り換える。従って、図８に示すようにＡＭ変調器１３のゲインＧａｉｎ＿ＡＭＭＯＤは、特性Ｌ１の高Ｇａｉｎ(Ｈｉｇｈ)の状態から特性Ｌ２(Ｌ３)の低Ｇａｉｎ(Ｌｏｗ)の状態に切り換えられる。また１３クォータービット(１３Ｑｂ)に対応するカウントアップ時間(≒１２μＳｅｃ)は、図９に示したランプダウン終了の直前の１０μＳｅｃの期間とその後のランプダウンの８μＳｅｃの期間の略１／４の期間２μＳｅｃの期間との合計１２μＳｅｃに対応しており、ＡＭ変調器１３の特性Ｌ１の高Ｇａｉｎ(Ｈｉｇｈ)の状態から特性Ｌ２(Ｌ３)の低Ｇａｉｎ(Ｌｏｗ)の状態へのゲイン切り換えはランプダウン開始タイミングＴ６から１０〜１８μＳｅｃの期間内に行うことを意味するものである。
【０１６９】
その結果、１３クォータービット(１３Ｑｂ)に対応するカウントアップ時間(≒１２μＳｅｃ)のタイミングの図８の特性Ｌ１から特性Ｌ２(Ｌ３)への切り換えによって、ＡＭ変調器１３の出力パワーは略−３５ｄＢｍから−４７ｄＢｍに変化する。図９に示すランプダウン動作と同様に、１３クォータービット(１３Ｑｂ)に対応するカウントアップ時間(≒１２μＳｅｃ)の直前のタイミングの送信アンテナ５の入力の送信電力［ｄＢｍ］は、ＡＭ変調器１３の出力パワーの−３５ｄＢｍと、ＲＦパワーモジュール３のオン時の利得＋３０ｄＢと、フロントエンドモジュール(ＦＥＭ)４のオン時の利得−２ｄＢとの合計となる。この合計は−３５ｄＢｍ＋３０ｄＢ−２ｄＢ＝−７ｄＢｍとなり、タイムマスク仕様の規格−１ｄＢｍも満足することができる。その後のランプダウン動作での送信電力［ｄＢｍ］でも、タイムマスク仕様の規格を満足することができる。
【０１７０】
またランプダウンスタート命令Ｒａｍｐ＿Ｄｏｗｎ  Ｓｔａｒｔに応答して、フロントエンドモジュール(ＦＥＭ)４の動作を所定の遅延時間の経過後に停止するためフロントエンドモジュール活性化信号ＦＥＭ＿ＯＮがハイレベルからにローレベル変化する。
【０１７１】
《送信モードオフ命令》
図１１の時刻Ｔ７で、ベースバンド信号処理ＬＳＩからディジタルＲＦインターフェースを介して送信モードオフ命令Ｔｘ＿Ｍｏｄｅ  ＯＦＦが、ＲＦＩＣ１へ転送される。すると、ＲＦパワーモジュール３内部のＲＦ電力増幅器(ＰＡ)に電源電圧やバイアス電圧の供給を停止するためのＲＦ電力増幅器活性化信号ＰＡ＿ＯＮが、ハイレベルからローレベルに変化する。
【０１７２】
［実施の形態３］
《マルチバンドに対応するポーラ変調器トランスミッターの構成》
図１４は、本発明の実施の形態３によるマルチバンドに対応するためのポーラ変調器トランスミッターの構成を示す図である。
【０１７３】
図１４に示すポーラ変調器トランスミッターは、図４のポーラ変調器トランスミッターと同様に、ＲＦＩＣ１、バラン２、ＲＦパワーモジュール３によって構成されている。
【０１７４】
図１４のＲＦＩＣ１では、図示されていないが図１のＲＦＩＣ４と同様に、ディジタル変調器１０とフェーズロックドループ１１とランプ生成器１４とディジタル減算器Ｓｕｂとディジタル乗算器ＭｕｌｔとＤ／Ａ変換器１５とＡ／Ｄ変換器１６とスイッチＳＷ１とローパスフィルタ１７、１８とが含まれている。また図１４のＲＦＩＣ１のフェーズロックドループ１１は、図示されていないが、図１と同様に位相ディジタル変換器１１１とディジタルループフィルタ１１２とディジタル制御発振器１１３とフラクショナル分周器１１４とΣΔ変調器１１５とを含んでいる。
【０１７５】
特に、図１４のＲＦＩＣ１に内蔵されるＡＭ変調器１３は、略１ＧＨｚのローバンド(ＧＳＭ８５０、ＧＳＭ９００)に対応するための第１ＡＭ変調器１３３と略２ＧＨｚのハイバンド(ＤＣＳ１８００、ＰＣＳ１９００)に対応するための第２ＡＭ変調器１３４とを含んでいる。
【０１７６】
略１ＧＨｚのローバンドに対応するための第１ＡＭ変調器１３３は、図７に示したＡＭ変調器１３と同様にトランジスタグループペアＭ１１、Ｍ１２…Ｍ１Ｎ、Ｍ２１、Ｍ２２…Ｍ２Ｎの並列接続数がゲイン制御信号Ｇａｉｎ＿Ｃｎｔに応答して変化する方式とされている。
【０１７７】
第１ＡＭ変調器１３３のトランジスタＭ１１、Ｍ１２…Ｍ１ＮのゲートとトランジスタＭ２２…Ｍ２Ｎのゲートには、Ｄ／Ａ変換器１５の２つのアナログ変換出力信号である非反転入力信号ＡＭＭＯＤｉ／ｐ(Ｔ)と反転入力信号ＡＭＭＯＤｉ／ｐ(Ｂ)とがそれぞれ供給される。第１ＡＭ変調器１３３のトランジスタＭ３のゲートとトランジスタＭ６のゲートとは容量Ｃ１とバッファ１２２とを介して分周器１２１から非反転送信ＲＦキャリア信号が供給される一方、トランジスタＭ４のゲートとトランジスタＭ５のゲートとは容量Ｃ２とバッファ１２２とを介して分周器１２１から反転送信ＲＦキャリア信号が供給される。更に、トランジスタＭ３のゲートとトランジスタＭ６のゲートとは抵抗Ｒ３を介して容量Ｃ３に接続され、トランジスタＭ４のゲートとトランジスタＭ５のゲートとは抵抗Ｒ４を介して容量Ｃ４に接続され、容量Ｃ３の両端間と容量Ｃ４の両端間とにそれぞれ略等しいバイアス電圧Ｖｂ３、Ｖｂ４が供給される。また、略２ＧＨｚのハイバンドに対応するための第２ＡＭ変調器１３４も、第１ＡＭ変調器１３３と同様に構成されることができる。
【０１７８】
ＡＭ変調器１３は、第１ＡＭ変調器１３３の差動出力端子と第２ＡＭ変調器１３４の差動出力端子に接続されたＤＣオフセット電圧測定回路１３６とＤＣオフセット電圧測定コントローラ１３５とを含んでいる。ＤＣオフセット電圧測定回路１３６は、第１と第２のスイッチペアｓｗ１、ｓｗ２と、差動増幅器ＡＭＰと、電圧比較器ＣＭＰを含んでいる。差動増幅器ＡＭＰの差動入力端子は、第１のスイッチペアｓｗ１を介して第１ＡＭ変調器１３３の差動出力端子と接続され、第２のスイッチペアｓｗ２を介して第２ＡＭ変調器１３４の差動出力端子に接続されている。差動増幅器ＡＭＰの差動出力信号は電圧比較器ＣＭＰの差動入力端子に供給され、電圧比較器ＣＭＰの出力信号Ａｍｄｃｃａｌ＿ｏｕｔはレジスタ２１に格納される。
【０１７９】
ＡＭ変調器１３のＤＣオフセット電圧測定回路１３６の差動増幅器ＡＭＰと電圧比較器ＣＭＰを制御するＤＣオフセット電圧測定コントローラ１３５に、制御レジスタ２２から各種の制御信号が供給される。この各種の制御信号は、キャリブレーションオン信号Ａｍｄｃｃａｌ＿ｏｎ、極性信号Ｃａｌｏ＿ｐｏｌ等を含んでいる。また、Ｄ／Ａ変換器１５に内蔵されたクロック生成器ｃｌｏｃｋから生成されるキャリブレーションクロックＡｍｄｃｃａｌ＿ｃｌｋが電圧比較器ＣＭＰに供給される。更に、制御レジスタ２２から極性変更信号Ｐｏｌａｒｉｔｙ  ｃｈａｎｇｅが、ＡＭ変調器１３でバイアス電圧Ｖｂ３、Ｖｂ４を生成するバイアス電圧生成器に供給される。レジスタ２１、２２は、バス２４を介して他の制御レジスタ２３に接続されている。他の制御レジスタ２３から生成されるバッファ遮断信号Ｂｕｆｆｅｒ＿ｏｆｆが、バッファ１２２に供給される。また他の制御レジスタ２３から生成される８ビットのＤＣオフセット制御信号ＤＣ−ｏｆｆｓｅｔ  ｃｏｎｔｒｏｌがＤ／Ａ変換器１５に内蔵された可変電圧源に供給される。
【０１８０】
《ＡＭ変調器１３のＤＣオフセットキャリブレーション》
本発明の上述した種々の実施の形態では、送信スロットのランプアップ終了の直前やランプダウンの開始の直後にＡＭ変調器１３のゲインＧａｉｎ＿ＡＭＭＯＤを切り換えることによって送信スロットでのタイムマスク仕様の規格を満足する際の動作余裕の確保を容易とするものである。
【０１８１】
しかしながら、このようにＡＭ変調器１３のゲインＧａｉｎ＿ＡＭＭＯＤの切り換えを行ったとしても、ＡＭ変調器１３を構成する素子(特に、トランジスタ差動対ペア(Ｍ１１、Ｍ２１)、(Ｍ１２、Ｍ２２)、(Ｍ１Ｎ、Ｍ２Ｎ)、抵抗ペアＲ１、Ｒ２等)のペア偏差によって入力ＤＣオフセットが発生した場合には、ＡＭ変調器１３の最小出力パワーが制限されてしまうと言う問題が本発明者等の検討によって明らかとされた。
【０１８２】
図１５は、図１４に示すＲＦＩＣ１にてＡＭ変調器１３の素子ペア偏差によって約４ｍＶの入力ＤＣオフセットが発生した場合のＡＭ変調器１３の動作を示す図である。
【０１８３】
図１４に示すＲＦＩＣ１で、ランプ生成器１４に供給されるランプデータＲａｍｐ＿ｄａｔａの値の低下に応答して、Ｄ／Ａ変換器１５からの２つのアナログ変換出力信号Ｏｕｔｐｕｔ＿ＤＡＣのＤＣオフセット電圧差が減少する。しかし、図１５に示すように、ＡＭ変調器１３の非反転入力信号ＡＭＭＯＤｉ／ｐ(Ｔ)、反転入力信号ＡＭＭＯＤｉ／ｐ(Ｂ)のＤＣオフセット電圧差が約４ｍＶの入力ＤＣオフセット電圧差以下に減少しても、ＡＭ変調器１３の出力パワーが減少することができない。
【０１８４】
図１４に示すＡＭ変調器１３でも、トランジスタペアＭ１１、Ｍ１２…Ｍ１Ｎ、Ｍ２、Ｍ２２…Ｍ２Ｎのゲートのバイアス電圧が等しい際には、トランジスタペアＭ３、Ｍ４の両ドレインの差動交流信号はトランジスタペアＭ５、Ｍ６の両ドレインの差動交流信号により完全にキャンセルされる。この完全なキャンセルの状態で、ＡＭ変調器１３の出力パワーは理想的な最小出力パワーとなる。しかし、ＡＭ変調器１３の約４ｍＶの入力ＤＣオフセット電圧差によって、完全なキャンセルの状態での最小出力パワーを得ることができない。その結果、図１５に示すようにＡＭ変調器１３の非反転入力信号ＡＭＭＯＤｉ／ｐ(Ｔ)、反転入力信号ＡＭＭＯＤｉ／ｐ(Ｂ)のＤＣオフセット電圧差が約４ｍＶの入力ＤＣオフセット電圧差以下に減少しても、ＡＭ変調器１３の出力パワーが減少できず、ＡＭ変調器１３の最小出力パワーの目標値−５８ｄＢｍを満足することができない。
【０１８５】
そこで、図１４に示した本発明の実施の形態３によるＲＦＩＣ１ではＡＭ変調器１３の最小出力パワーを更に低下させるために、送信動作のタイムスロットに先行して、例えば電源投入直後のアイドルモードにてＤＣオフセットキャリブレーション動作が実行されるものであり、電源電圧や温度依存性等も考慮して送信動作のタイムスロット直前のタイミングで毎回ＤＣオフセットキャリブレーションを実行することも可能である。
【０１８６】
このＤＣオフセットキャリブレーション動作では、他の制御レジスタ２３からＤ／Ａ変換器１５に内蔵の可変電圧源に供給される８ビットのＤＣオフセット制御信号ＤＣ−ｏｆｆｓｅｔ  ｃｏｎｔｒｏｌが、更新される。Ｄ／Ａ変換器１５に内蔵の可変電圧源は、８ビットのＤＣオフセット制御信号ＤＣ−ｏｆｆｓｅｔ  ｃｏｎｔｒｏｌに応答して、−１２７ｍＶから＋１２７ｍＶの可変電圧を生成する。従って、Ｄ／Ａ変換器１５の２つのアナログ変換出力信号の出力ＤＣオフセット電圧差が変化され、ＡＭ変調器１３の第１ＡＭ変調器１３３の差動出力端子のＤＣオフセット電圧がＤＣオフセット電圧測定回路１３６の差動増幅器ＡＭＰと電圧比較器ＣＭＰとによって測定される。測定されるＡＭ変調器１３の第１ＡＭ変調器１３３の差動出力端子のＤＣオフセット電圧が最小となるように、８ビットのＤＣオフセット制御信号ＤＣ−ｏｆｆｓｅｔ  ｃｏｎｔｒｏｌによってＤ／Ａ変換器１５に内蔵の可変電圧源の可変電圧レベルが設定される。
【０１８７】
具体的な実施の形態では、ＤＣオフセットキャリブレーション動作は、第１ＡＭ変調器１３３のトランジスタペアＭ３、Ｍ４とトランジスタペアＭ５、Ｍ６とのゲートのバイアス電圧Ｖｂ３、Ｖｂ４の極性(電圧大小関係)が反転される。この極性反転は、制御レジスタ２２からＡＭ変調器１３のバイアス電圧Ｖｂ３、Ｖｂ４を生成するバイアス電圧生成器に供給される極性変更信号Ｐｏｌａｒｉｔｙ  ｃｈａｎｇｅのレベル反転によって可能となる。従って、極性反転の前後で２回のＤＣオフセットキャリブレーション動作が実施され、２回のＤＣオフセットキャリブレーション動作の校正結果であるＤ／Ａ変換器１５の可変電圧源の可変電圧レベルが平均化される。従って、ＡＭ変調器１３のＤＣオフセット電圧測定回路１３６の差動増幅器ＡＭＰと電圧比較器ＣＭＰの回路定数の偏差による影響が軽減されることができる。
【０１８８】
尚、２回のＤＣオフセットキャリブレーション動作の間では、制御レジスタ２３から生成されるバッファ遮断信号Ｂｕｆｆｅｒ＿ｏｆｆがバッファ１２２に供給されることによって、バッファ１２２は遮断状態に制御される。従って、２回のＤＣオフセットキャリブレーション動作の間にて、分周器１２１からの非反転送信ＲＦキャリア信号と反転送信ＲＦキャリア信号とがトランジスタペアＭ３、Ｍ４、Ｍ５、Ｍ６のゲートに伝達されることが禁止される。
【０１８９】
以上のＤＣオフセットキャリブレーション動作によって、略１ＧＨｚのローバンド(ＧＳＭ８５０、ＧＳＭ９００)に対応するためのＡＭ変調器１３の第１ＡＭ変調器１３３のＤＣオフセットキャリブレーションが完了する。次に、略２ＧＨｚのハイバンド(ＤＣＳ１８００、ＰＣＳ１９００)に対応するためのＡＭ変調器１３の第２ＡＭ変調器１３４のＤＣオフセットキャリブレーションを、上述の第１ＡＭ変調器１３３のためのＤＣオフセットキャリブレーション動作と同様に実行することができる。例えば、Ｄ／Ａ変換器１５内部に第２ＡＭ変調器１３４のための第２の可変電圧源を配置して、この第２の可変電圧源の可変電圧レベルを２回のＤＣオフセットキャリブレーション動作による平均化で設定することができる。また、第２ＡＭ変調器１３４のＤＣオフセットキャリブレーションは、送信動作のタイムスロットに先行して、例えば電源投入直後のアイドルモードにて実行できるものであり、電源電圧や温度依存性等も考慮して送信動作のタイムスロット直前のタイミングで毎回ＤＣオフセットキャリブレーションを実行することも可能である。
【０１９０】
図１６は、上述の第１ＡＭ変調器１３３の極性反転の前後の２回のＤＣオフセットキャリブレーション動作を実施することによって、入力ＤＣオフセットを略２ｍＶ以下に低減した場合のＡＭ変調器１３の動作を示す図である。
【０１９１】
極性反転の前後の２回のＤＣオフセットキャリブレーション動作の結果、図１６に示すようにＡＭ変調器１３の非反転入力信号ＡＭＭＯＤｉ／ｐ(Ｔ)、反転入力信号ＡＭＭＯＤｉ／ｐ(Ｂ)のＤＣオフセット電圧差が約２ｍＶの入力ＤＣオフセット電圧差まで減少することができ、ＡＭ変調器１３の出力パワーが減少することができて、ＡＭ変調器１３の最小出力パワーの目標値−５８ｄＢｍを満足することができる。
【０１９２】
［実施の形態４］
《携帯電話の構成》
図１７は、本発明の実施の形態４によるマルチバンドに対応する携帯電話の構成を示すブロック図である。
【０１９３】
図１７に示すマルチバンドに対応する携帯電話は、上記で説明した本発明の実施の形態１から実施の形態３のいずれかによるＥＤＧＥ送信のためのポーラ変調器トランスミッターを含むＲＦＩＣ１、ベースバンド信号処理ＬＳＩ６、ＲＦパワーモジュール(ＰＭ)３、アナログフロントエンドモジュール(ＦＥＭ)４、アンテナ(ＡＮＴ)５を含むものである。
【０１９４】
図１７では、携帯電話の送受信用アンテナ(ＡＮＴ)５にはアナログフロントエンドモジュール(ＦＥＭ)４の共通の入出力端子が接続されている。またＲＦＩＣ１からアナログフロントエンドモジュール(ＦＥＭ)４へ、フロントエンドモジュール活性化信号ＦＥＭ＿ＯＮが供給される。送受信用アンテナ(ＡＮＴ)５からアナログフロントエンドモジュール(ＦＥＭ)４の共通の入出力端子へのＲＦ信号の流れは携帯電話の受信動作ＲＸとなり、共通の入出力端子から送受信用アンテナ(ＡＮＴ)５へのＲＦ信号の流れは携帯電話の送信動作ＴＸとなる。
【０１９５】
ＲＦＩＣ１はベースバンド信号処理ＬＳＩ６からの送信ベースバンド信号をＲＦ送信信号に周波数アップコンバージョンを行い、逆に、送受信用アンテナ(ＡＮＴ)５で受信されたＲＦ受信信号を受信ベースバンド信号に周波数ダウンコンバージョンを行いベースバンド信号処理ＬＳＩ６に供給する。
【０１９６】
ＧＭＳＫ通信とＥＤＧＥ通信のためにアナログフロントエンドモジュール(ＦＥＭ)４内部のアンテナスイッチは共通の入出力端子と送信端子Ｔｘ１、Ｔｘ２、受信端子Ｒｘ１、Ｒｘ２、Ｒｘ３、Ｒｘ４のいずれかの端子との間で信号経路を確立して、受信動作ＲＸと送信動作ＴＸのいずれかを行う。ＲＦ信号の受送信動作のためのスイッチはＨＥＭＴ(高電子移動度トランジスタ)で構成され、アンテナスイッチはＧａＡｓ等の化合物半導体を使用したマイクロウェーブモノリシック集積回路(ＭＭＩＣ)で構成されている。このアンテナスイッチＭＭＩＣは受信動作ＲＸと送信動作ＴＸとのいずれかのために確立した信号経路以外の信号経路のインピーダンスを極めて高い値に設定することで、必要なアイソレーションが得られるものである。アンテナスイッチの分野では、共通の入出力端子はシングルポール(Single Pole)と呼ばれ、送信端子Ｔｘ１、Ｔｘ２と、受信端子Ｒｘ１、Ｒｘ２、Ｒｘ３、Ｒｘ４の合計６個の端子は６スロー(6 throw)と呼ばれる。従って、このアンテナスイッチのＭＭＩＣは、シングルポール６スロー(ＳＰ６Ｔ；Single Pole 6 throw)型のスイッチである。
【０１９７】
一方、ＷＣＤＭＡ通信の符号分割多重アクセス(ＣＤＭＡ：Code-Division Multiple Access)のためにアナログフロントエンドモジュール(ＦＥＭ)４内部のテュプレクサーは、共通の入出力端子と送信端子Ｔｘ３との間の送信動作ＴＸと共通の入出力端子と受信端子Ｒｘ５との間の受信動作ＲＸとの並列信号経路を確立するものである。
【０１９８】
アナログフロントエンドモジュール(ＦＥＭ)４の受信端子Ｒｘ５からは２１１０〜２１７０ＭＨｚのＷＣＤＭＡのＢａｎｄＩのＲＦ受信入力信号もしくは１９３０〜１９９０ＭＨｚのＷＣＤＭＡのＢａｎｄＩＩのＲＦ受信入力信号が出力され、ＲＦＩＣ１のＷＣＤＭＡ受信ユニット１４１に供給される。
【０１９９】
アナログフロントエンドモジュール(ＦＥＭ)４の受信端子Ｒｘ４から１９３０〜１９９０ＭＨｚのＰＣＳ１９００のＲＦ受信入力信号が出力され、ＲＦＩＣ１のＧＳＭ／ＥＤＧＥ受信ユニット１４２に供給される。尚、ＰＣＳは、Personal Communication Systemの略である。
【０２００】
アナログフロントエンドモジュール(ＦＥＭ)４の受信端子Ｒｘ３から１８０５〜１８８０ＭＨｚのＤＣＳ１８００のＲＦ受信入力信号が出力され、ＲＦＩＣ１のＧＳＭ／ＥＤＧＥ受信ユニット１４２に供給される。尚、ＤＣＳは、Digital Cellular Systemの略である。
【０２０１】
アナログフロントエンドモジュール(ＦＥＭ)４の受信端子Ｒｘ２からは９２５〜９６０ＭＨｚのＧＳＭ９００のＲＦ受信入力信号が出力され、ＲＦＩＣ１のＧＳＭ／ＥＤＧＥ受信ユニット１４２に供給される。
【０２０２】
アナログフロントエンドモジュール(ＦＥＭ)４の受信端子Ｒｘ１からは８６９〜８９４ＭＨｚのＧＳＭ８５０のＲＦ受信入力信号が出力され、ＲＦＩＣ１のＧＳＭ／ＥＤＧＥ受信ユニット１４２に供給される。
【０２０３】
ＷＣＤＭＡ受信ユニット１１１もしくはＧＳＭ／ＥＤＧＥ受信ユニット１４２により生成される受信アナログベースバンド信号は、アナログフロントエンドユニット(ＡＦＥ)１４５を介してＡ／Ｄ変換・Ｄ／Ａ変換ユニット１４６のＡ／Ｄ変換器に供給される。従って、Ａ／Ｄ変換・Ｄ／Ａ変換ユニット１１６のＡ／Ｄ変換器からは低電圧差動信号インターフェース(ＬＶＤＳ／ＩＦ)の受信ディジタルベースバンド信号が生成され、ベースバンド信号処理ＬＳＩ６のディジタルＲＦインターフェースＤｉｇ  ＲＦに供給される。尚、ＬＶＤＳは、Low Voltage Differential Signalingの略である。
【０２０４】
ＲＦＩＣ１とベースバンド信号処理ＬＳＩ６との間のディジタルＲＦインターフェースＤｉｇ  ＲＦでは、システムクロック信号Ｓｙｓｃｌｋやシステムクロックイネーブル信号Ｓｙｓｃｌｋｅｎと言ったＤｉｇＲＦ仕様に準拠した信号が含まれている。
【０２０５】
ベースバンド信号処理ＬＳＩ６からの低圧差動信号インターフェース(ＬＶＤＳ／ＩＦ)の送信ディジタルベースバンド信号がＡ／Ｄ変換・Ｄ／Ａ変換ユニット１４６のＤ／Ａ変換器に供給される。従って、Ａ／Ｄ変換・Ｄ／Ａ変換ユニット１４６のＤ／Ａ変換器の出力の送信アナログベースバンド信号は、アナログフロントエンドユニット(ＡＦＥ)１４５に供給される。また、ＧＳＭ方式もしくはＥＤＧＥ方式の送信アナログベースバンド信号は、アナログフロントエンドユニット(ＡＦＥ)１４５からＧＳＭ／ＥＤＧＥ送信ユニット１４３に供給される。このＧＳＭ／ＥＤＧＥ送信ユニット１４３は、上記で説明した本発明の実施の形態１から実施の形態３のいずれかによるＥＤＧＥ送信のためのポーラ変調器トランスミッターを含むものである。
【０２０６】
ＧＳＭ／ＥＤＧＥ送信ユニット１４３から生成される８２４〜８４９ＭＨｚのＧＳＭ８５０のＲＦ送信出力信号もしくは８８０〜９１５ＭＨｚのＧＳＭ９００のＲＦ送信出力信号は、送信端子Ｔｘ１とＲＦパワーモジュール(ＰＭ)３の第１ＲＦ電力増幅器ＰＡ１とアナログフロントエンドモジュール(ＦＥＭ)４と送受信用アンテナ(ＡＮＴ)５とを介して基地局に送信される。
【０２０７】
ＧＳＭ／ＥＤＧＥ送信ユニット１４３から生成される１７１０〜１７８５ＭＨｚのＤＣＳ１８００のＲＦ送信出力信号と１８５０〜１９１０ＭＨｚのＰＣＳ１９００のＲＦ送信出力信号は、送信端子Ｔｘ２とＲＦパワーモジュール(ＰＭ)３の第２ＲＦ電力増幅器ＰＡ２とアナログフロントエンドモジュール(ＦＥＭ)４と送受信用アンテナ(ＡＮＴ)５とを介して基地局に送信される。
【０２０８】
また、ＷＣＤＭＡ方式の送信アナログベースバンド信号は、アナログフロントエンドユニット(ＡＦＥ)１４５からＷＣＤＭＡ送信ユニット１１４に供給される。１９２０〜１９８０ＭＨｚのＷＣＤＭＡのＢａｎｄＩのＲＦ送信信号もしくは１８５０〜１９１０ＭＨｚのＷＣＤＭＡのＢａｎｄＩＩのＲＦ送信信号は、送信端子Ｔｘ２とＲＦパワーモジュール(ＰＭ)３の第３ＲＦ電力増幅器ＰＡ３とアナログフロントエンドモジュール(ＦＥＭ)４と送受信用アンテナ(ＡＮＴ)５とを介して基地局に送信される。
【０２０９】
また、ＲＦＩＣ１からＲＦパワーモジュール(ＰＭ)３へ、自動パワー制御電圧ＶapcとＲＦ電力増幅器活性化信号ＰＡ＿ＯＮと周波数バンド選択信号Ｂａｎｄ＿ｓｅｌとが供給されている。
【０２１０】
以上、本発明者によってなされた発明を種々の実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０２１１】
［他の実施の形態］
例えば、図４のＲＦＩＣ１において、フェーズロックドループ１１は、オールディジタルフェーズロックドループに限定されるものではない。すなわち、フェーズロックドループ１１にて、位相ディジタル変換器１１１は位相比較器に置換されることができ、ディジタルループフィルター１１２はアナログループフィルターに置換されることができ、ディジタル制御発振器１１３は電圧制御発振器(ＶＣＯ)に置換されることができる。
【０２１２】
また、図６でＡＭ変調器１３のギルバートセルのトランジスタＭ１〜Ｍ６はＮチャンネルＭＯＳトランジスタに限定されるものではなく、ＮＰＮバイポーラトランジスタに置換されることも可能である。
【０２１３】
更に、図１７において、ＲＦＩＣ１とベースバンド信号処理ＬＳＩ６との間のインターフェースはディジタルＲＦインターフェースに限定されるものではなく、両者の間でアナログ受信ベースバンド信号とアナログ送信ベースバンド信号とが伝達されるアナログインターフェースを採用することも可能である。
【０２１４】
また、例えば図６においてＲＦＩＣ出力は差動形式で外付けインダクターＬ１、Ｌ２とバラン２とを使用してシングルエンド形式のＲＦ送信信号に変換しているが、インダクターやバランをＲＦＩＣ１に内蔵してＲＦＩＣ１からシングルエンド形式のＲＦ送信信号を出力することも可能である。
【符号の説明】
【０２１５】
１…ＲＦ信号処理半導体集積回路(ＲＦＩＣ)
２…バラン
３…ＲＦパワーモジュール
３１…ＲＦ電力増幅器(ＰＡ)
３２…ＲＦ電力検出器(ＤＥＴ)
４…フロントエンドモジュール(ＦＥＭ)
５…送信アンテナ
６…ベースバンド信号処理ＬＳＩ
１０…ディジタル変調器
１１…オールディジタルフェーズロックドループ(ＡＤＰＬＬ)
１２…バッファ／分周器
１３…ＡＭ変調器
１４…ランプ生成器
Ｓｕｂ…ディジタル減算器
Ｍｕｌｔ…ディジタル乗算器
１５…Ｄ／Ａ変換器
１６…Ａ／Ｄ変換器
ＳＷ１…スイッチ
１７、１８…ローパスフィルタ
１９…制御ユニット
１１１…位相ディジタル変換器
１１２…ディジタルループフィルタ
１１３…ディジタル制御発振器
１１４…フラクショナル分周器
１１５…ΣΔ変調器
【図１】
2010245673.tif 000003
【図２】
2010245673.tif 000004
【図３】
2010245673.tif 000005
【図４】
2010245673.tif 000006
【図５】
2010245673.tif 000007
【図６】
2010245673.tif 000008
【図７】
2010245673.tif 000009
【図８】
2010245673.tif 000010
【図９】
2010245673.tif 000011
【図１０】
2010245673.tif 000012
【図１１】
2010245673.tif 000013
【図１２】
2010245673.tif 000014
【図１３】
2010245673.tif 000015
【図１４】
2010245673.tif 000016
【図１５】
2010245673.tif 000017
【図１６】
2010245673.tif 000018
【図１７】
2010245673.tif 000019