(57)【要約】【課題】プロセスの簡略化および静電引力の対策をともに行って、安価でありかつ高性能な半導体センサおよびその製造方法を提供する。【解決手段】半導体基板１１の長方形状のソース部・ドレイン部の中央を分断するように溝部１７を設け、この溝部１７の両側の側壁１７ａ，１７ｂに第１，第２の半導体層１３，１４を形成するという簡易プロセスで製造可能な構造を採用した。この構造では第１，第２の半導体層１３，１４が底面方向に薄く、可動ゲート電極１５の底面方向の厚みも減らして溝部１７の底面方向隙間１７ｆを確保し、可動ゲート電極１５に対する底面方向への静電引力の影響を受けにくくしている。また、可動ゲート電極１５に対する側壁間方向の静電引力も相殺している。従って可動ゲート電極１５への不要な力を除去して感度を向上させる。【選択図】図１
2010245277.tif 000002
【特許請求の範囲】
【請求項１】
底面および対向する二面の側壁を有する直線状の溝部が形成される半導体基板と、
前記半導体基板の前記溝部の一方の側壁に少なくとも１個のソース電極および少なくとも１個のドレイン電極が設けられ、これらソース電極およびドレイン電極の間にチャネルが形成される第１の半導体層と、
前記半導体基板の前記溝部の他方の側壁に少なくとも１個のソース電極および少なくとも１個のドレイン電極が設けられ、これらソース電極およびドレイン電極の間にチャネルが形成される第２の半導体層と、
前記溝部、前記第１の半導体層、および、前記第２の半導体層とともに前記半導体基板の表面を覆う絶縁層と、
前記溝部の長手方向に伸びる棒体であり、前記溝部の側壁間方向の両側への隙間および前記溝部の底面方向への隙間を維持する状態を定位置として、前記絶縁層が覆う前記溝部内の空中に配置される可動ゲート電極と、
前記可動ゲート電極を移動可能に支持する梁構造の支持体と、
を備え、
移動する前記可動ゲート電極と前記第１の半導体層との間に形成される前記溝部の側壁間方向の隙間の変動による電界の変化を前記第１の半導体層から電流信号の変化として検出し、および、移動する前記可動ゲート電極と前記第２の半導体層との間に形成される前記溝部の側壁間方向の隙間の変動による電界の変化を前記第２の半導体層から電流信号として検出し、物理量の変化に伴う前記可動ゲート電極の移動を電流信号として出力することを特徴とする半導体センサ。
【請求項２】
前記ソース電極、前記ドレイン電極および前記チャネルが並ぶ配列方向と、前記溝部の長手方向と、が略平行であることを特徴とする請求項１に記載の半導体センサ。
【請求項３】
前記第１の半導体層では前記ソース電極が１個および前記ドレイン電極が１個であって前記チャネルが１個形成され、かつ、前記第２の半導体層では前記ソース電極が１個および前記ドレイン電極が１個であって前記チャネルが１個形成されることを特徴とする請求項１または請求項２に記載の半導体センサ。
【請求項４】
前記第１の半導体層では前記ソース電極がｎ個および前記ドレイン電極がｎ個であって前記チャネルが（２ｎ−１）個形成され、かつ、前記第２の半導体層では前記ソース電極がｎ個および前記ドレイン電極がｎ個であって前記チャネルが（２ｎ−１）個形成されることを特徴とする請求項１または請求項２に記載の半導体センサ。
【請求項５】
前記ソース電極は、前記可動ゲート電極の先端側に配置されることを特徴とする請求項３または請求項４に記載の半導体センサ。
【請求項６】
前記第１の半導体層では前記ソース電極が（ｎ＋１）個および前記ドレイン電極がｎ個であって前記チャネルが２ｎ個形成され、かつ、前記第２の半導体層では前記ソース電極が（ｎ＋１）個および前記ドレイン電極がｎ個であって前記チャネルが２ｎ個形成されることを特徴とする請求項１または請求項２に記載の半導体センサ。
【請求項７】
前記支持体は、
前記溝部の側壁間方向に前記可動ゲート電極が移動するように支持することを特徴とする請求項１〜請求項６の何れか一項に記載の半導体センサ。
【請求項８】
前記支持体は、
前記可動ゲート電極を支持する支持部と、
前記支持部を前記溝部の側壁間方向に移動可能に支持する梁部と、
を備えることを特徴とする請求項７に記載の半導体センサ。
【請求項９】
前記支持体は、前記支持部の両端を二個の梁部で接続して略Ｈ字型に形成されており、前記梁部は前記溝部の底面方向の長さよりも前記溝部の側壁間方向の長さが短く形成されることを特徴とする請求項８に記載の半導体センサ。
【請求項１０】
前記支持体は、
前記溝部の長手方向に前記可動ゲート電極が移動するように支持することを特徴とする請求項１〜請求項６の何れか一項に記載の半導体センサ。
【請求項１１】
前記支持体は、
前記可動ゲート電極を支持する支持部と、
前記支持部を前記溝部の長手方向に移動可能に支持する梁部と、
を備えることを特徴とする請求項１０に記載の半導体センサ。
【請求項１２】
前記支持体は、前記支持部の両側にそれぞれ二個の梁部を接続して略工字型に形成されており、前記梁部は前記溝部の底面方向の長さよりも前記溝部の長手方向の長さが短く形成されることを特徴とする請求項１１に記載の半導体センサ。
【請求項１３】
前記可動ゲート電極と一方の側壁との間に形成される側壁間方向の隙間より前記可動ゲート電極と底面との間に形成される底面方向の隙間が大きいことを特徴とする請求項１〜請求項１２の何れか一項に記載の半導体センサ。
【請求項１４】
前記半導体センサは物理量として加速度を検出する加速度センサであることを特徴とする請求項１〜請求項１３の何れか一項に記載の半導体センサ。
【請求項１５】
前記半導体センサは物理量として角速度を検出する角速度センサであることを特徴とする請求項１〜請求項１３の何れか一項に記載の半導体センサ。
【請求項１６】
請求項１〜請求項１５の何れか一項の半導体センサの製造方法であって、
絶縁層が形成された半導体基板上に長方形状のソース部と長方形状のドレイン部とを並べて形成する電極形成工程と、
前記ソース部および前記ドレイン部と直交させて前記ソース部および前記ドレイン部を分断して両側にソース電極およびドレイン電極を設けるように溝部を形成する溝部形成工程と、
前記溝部、前記ソース電極および前記ドレイン電極とともに前記半導体基板の表面を覆う絶縁層を形成する絶縁層形成工程と、
前記絶縁層の上側であって溝部内に犠牲層を形成する犠牲層形成工程と、
前記犠牲層の上側であって溝部内に可動ゲート電極を形成する可動ゲート電極形成工程と、
前記犠牲層をエッチング除去する犠牲層除去工程と、
を備え、
梁構造の可動ゲート電極が半導体基板の溝部内の両側壁と対向するように溝部内の空中に設けることを特徴とする半導体センサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＥＭＳ（Micro-Electro-Mechanical Systems：微小電気機械素子）技術を用いて形成される可動ゲート型電界効果トランジスタを内蔵する半導体センサおよびその製造方法に関する。
【背景技術】
【０００２】
半導体サンセは、可動ゲート電極とチャネルとの間に空隙が形成される構造の可動ゲート型電界効果トランジスタであって、加速度センサ、速度センサ、ガスセンサ、機械スイッチ、共振器、メモリなどへの応用が検討されている。例えば加速度センサとして用いるには、可動ゲート電極とチャネルとの距離が加速度により変位することをドレイン電流の変化として検出する、というものである。
【０００３】
しかし、この可動ゲート型電界効果トランジスタによる半導体センサでは可動ゲート電極にゲート電圧を印加すると可動ゲート電極が基板へ吸引される静電引力が発生する。この半導体センサを加速度センサとして用いる場合、静電引力による変位と比較して、加速度による変位が小さく、その結果、加速度の検出感度が悪いという問題があった。
【０００４】
この上記のような問題の解決を図る従来技術として、例えば、特許文献１（特許第３３０３４３０号公報、発明の名称「ＦＥＴ型加速度センサ」）に記載されたものが知られている。
【０００５】
この従来技術について図を参照しつつ説明する。図１１は従来技術のＦＥＴ型加速度センサの構造図である。このＦＥＴ型加速度センサ１００は、Ｐ型半導体基板１０２に形成された溝内に可動ゲート電極１０１が配置されており、その溝内の左右に絶縁膜１０８を介してＰ型半導体基板１０２の上側からＮ＋ 型のソース領域１０６，Ｐ型のチャネル領域１０７，Ｎ＋ 型のドレイン領域１０５が形成されている。これにより可動ゲート電極１０１を共用したＦＥＴ対（ＦＥＴ＿１０３とＦＥＴ＿１０４）が左右に構成される。なお、可動ゲート電極１０１は図示されていない錘および梁を介してアンカーによりＰ型半導体基板１０２に固定される、というものである。このようなＦＥＴ型加速度センサ１００では、左右両側の側壁からの矢印ａ方向の静電引力が相殺されることとなり、可動ゲート電極１０１の加速度による変位が大きくなって検出感度の向上を実現している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第３３０３４３０号公報（図１）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１に記載のＦＥＴ型加速度センサ１００の構造ではＰ型半導体基板１０２に対して第１の拡散によりＮ＋埋込層１０５を形成し、続いてＰ型エピタキシャル層１０７を形成した後、高濃度の第２のＮ型拡散によるＮ＋埋込層１０６を形成し、最終的にドレイン領域１０５、ソース領域１０６、チャネル領域１０７を形成する。すなわちＮ＋／Ｐ／Ｎ＋の構造形成に３プロセスを要し、プロセスが複雑で時間やコストを要するという課題があった。
【０００８】
また、ＦＥＴ型加速度センサ１００の溝部に形成された可動ゲート電極１０１とＰ型半導体基板１０２との間に働く静電引力のうち、溝の左右両側の側壁と可動ゲート電極１０１との間に働く静電引力は、左右から働いて相殺することとなるが、溝の底面と可動ゲート電極１０１との間に働く静電引力は相殺する力がなく、溝の底面に可動ゲート電極１０１が静電吸引されて接触固定されるという問題があった。静電吸引により溝の底に固定される事態の発生を回避したいという要請があった。
【０００９】
そこでこの発明は上記問題点を解決するためになされたものであり、その目的は、プロセスの簡略化および静電引力の対策をともに行って、安価でありかつ高性能な半導体センサおよびその製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の請求項１に係る半導体センサは、
底面および対向する二面の側壁を有する直線状の溝部が形成される半導体基板と、
前記半導体基板の前記溝部の一方の側壁に少なくとも１個のソース電極および少なくとも１個のドレイン電極が設けられ、これらソース電極およびドレイン電極の間にチャネルが形成される第１の半導体層と、
前記半導体基板の前記溝部の他方の側壁に少なくとも１個のソース電極および少なくとも１個のドレイン電極が設けられ、これらソース電極およびドレイン電極の間にチャネルが形成される第２の半導体層と、
前記溝部、前記第１の半導体層、および、前記第２の半導体層とともに前記半導体基板の表面を覆う絶縁層と、
前記溝部の長手方向に伸びる棒体であり、前記溝部の側壁間方向の両側への隙間および前記溝部の底面方向への隙間を維持する状態を定位置として、前記絶縁層が覆う前記溝部内の空中に配置される可動ゲート電極と、
前記可動ゲート電極を移動可能に支持する梁構造の支持体と、
を備え、
移動する前記可動ゲート電極と前記第１の半導体層との間に形成される前記溝部の側壁間方向の隙間の変動による電界の変化を前記第１の半導体層から電流信号の変化として検出し、および、移動する前記可動ゲート電極と前記第２の半導体層との間に形成される前記溝部の側壁間方向の隙間の変動による電界の変化を前記第２の半導体層から電流信号として検出し、物理量の変化に伴う前記可動ゲート電極の移動を電流信号として出力することを特徴とする半導体センサとした。
【００１１】
また、本発明の請求項２に係る半導体センサは、
前記ソース電極、前記ドレイン電極および前記チャネルが並ぶ配列方向と、前記溝部の長手方向と、が略平行であることを特徴とする請求項１に記載の半導体センサとした。
【００１２】
また、本発明の請求項３に係る半導体センサは、
前記第１の半導体層では前記ソース電極が１個および前記ドレイン電極が１個であって前記チャネルが１個形成され、かつ、前記第２の半導体層では前記ソース電極が１個および前記ドレイン電極が１個であって前記チャネルが１個形成されることを特徴とする請求項１または請求項２に記載の半導体センサとした。
【００１３】
また、本発明の請求項４に係る半導体センサは、
前記第１の半導体層では前記ソース電極がｎ個および前記ドレイン電極がｎ個であって前記チャネルが（２ｎ−１）個形成され、かつ、前記第２の半導体層では前記ソース電極がｎ個および前記ドレイン電極がｎ個であって前記チャネルが（２ｎ−１）個形成されることを特徴とする請求項１または請求項２に記載の半導体センサとした。
【００１４】
また、本発明の請求項５に係る半導体センサは、
前記ソース電極は、前記可動ゲート電極の先端側に配置されることを特徴とする請求項３または請求項４に記載の半導体センサとした。
【００１５】
また、本発明の請求項６に係る半導体センサは、
前記第１の半導体層では前記ソース電極が（ｎ＋１）個および前記ドレイン電極がｎ個であって前記チャネルが２ｎ個形成され、かつ、前記第２の半導体層では前記ソース電極が（ｎ＋１）個および前記ドレイン電極がｎ個であって前記チャネルが２ｎ個形成されることを特徴とする請求項１または請求項２に記載の半導体センサとした。
【００１６】
また、本発明の請求項７に係る半導体センサは、
前記支持体は、
前記溝部の側壁間方向に前記可動ゲート電極が移動するように支持することを特徴とする請求項１〜請求項６の何れか一項に記載の半導体センサとした。
【００１７】
また、本発明の請求項８に係る半導体センサは、
前記支持体は、
前記可動ゲート電極を支持する支持部と、
前記支持部を前記溝部の側壁間方向に移動可能に支持する梁部と、
を備えることを特徴とする請求項７に記載の半導体センサとした。
【００１８】
また、本発明の請求項９に係る半導体センサは、
前記支持体は、前記支持部の両端を二個の梁部で接続して略Ｈ字型に形成されており、前記梁部は前記溝部の底面方向の長さよりも前記溝部の側壁間方向の長さが短く形成されることを特徴とする請求項８に記載の半導体センサとした。
【００１９】
また、本発明の請求項１０に係る半導体センサは、
前記支持体は、
前記溝部の長手方向に前記可動ゲート電極が移動するように支持することを特徴とする請求項１〜請求項６の何れか一項に記載の半導体センサとした。
【００２０】
また、本発明の請求項１１に係る半導体センサは、
前記支持体は、
前記可動ゲート電極を支持する支持部と、
前記支持部を前記溝部の長手方向に移動可能に支持する梁部と、
を備えることを特徴とする請求項１０に記載の半導体センサとした。
【００２１】
また、本発明の請求項１２に係る半導体センサは、
前記支持体は、前記支持部の両側にそれぞれ二個の梁部を接続して略工字型に形成されており、前記梁部は前記溝部の底面方向の長さよりも前記溝部の長手方向の長さが短く形成されることを特徴とする請求項１１に記載の半導体センサとした。
【００２２】
また、本発明の請求項１３に係る半導体センサは、
前記可動ゲート電極と一方の側壁との間に形成される側壁間方向の隙間より前記可動ゲート電極と底面との間に形成される底面方向の隙間が大きいことを特徴とする請求項１〜請求項１２の何れか一項に記載の半導体センサとした。
【００２３】
また、本発明の請求項１４に係る半導体センサは、
前記半導体センサは物理量として加速度を検出する加速度センサであることを特徴とする請求項１〜請求項１３の何れか一項に記載の半導体センサとした。
【００２４】
また、本発明の請求項１５に係る半導体センサは、
前記半導体センサは物理量として角速度を検出する角速度センサであることを特徴とする請求項１〜請求項１３の何れか一項に記載の半導体センサとした。
【００２５】
本発明の請求項１６に係る半導体センサの製造方法は、
請求項１〜請求項１５の何れか一項の半導体センサの製造方法であって、
絶縁層が形成された半導体基板上に長方形状のソース部と長方形状のドレイン部とを並べて形成する電極形成工程と、
前記ソース部および前記ドレイン部と直交させて前記ソース部および前記ドレイン部を分断して両側にソース電極およびドレイン電極を設けるように溝部を形成する溝部形成工程と、
前記溝部、前記ソース電極および前記ドレイン電極とともに前記半導体基板の表面を覆う絶縁層を形成する絶縁層形成工程と、
前記絶縁層の上側であって溝部内に犠牲層を形成する犠牲層形成工程と、
前記犠牲層の上側であって溝部内に可動ゲート電極を形成する可動ゲート電極形成工程と、
前記犠牲層をエッチング除去する犠牲層除去工程と、
を備え、
梁構造の可動ゲート電極が半導体基板の溝部内の両側壁と対向するように溝部内の空中に設けることを特徴とする半導体センサの製造方法とした。
【発明の効果】
【００２６】
本発明によれば、プロセスの簡略化および静電引力の対策をともに行って、安価でありかつ高性能な半導体センサおよびその製造方法を提供することができる。
【図面の簡単な説明】
【００２７】
【図１】本発明を実施するための形態の半導体センサの構成図であり、図１（ａ）は斜視構成図、図１（ｂ）は側面図である。
【図２】半導体センサの製造方法の工程図であり、図２（ａ）は電極形成工程図、図２（ｂ）は溝部形成工程図である。
【図３】半導体センサの製造方法の工程図であり、図３（ａ）は犠牲層形成工程図、図３（ｂ）は可動ゲート電極形成工程図である。
【図４】半導体センサの他の製造方法の工程図であり、図４（ａ）は半導体基板の説明図、図４（ｂ）は溝部形成工程図、図４（ｃ）は電極形成工程図、図４（ｄ）は表面除去工程図である。
【図５】本発明を実施するための他の形態の半導体センサの構成図である。
【図６】本発明を実施するための他の形態の半導体センサの構成図である。
【図７】本発明を実施するための他の形態の半導体センサの構成図である。
【図８】本発明を実施するための他の形態の半導体センサの構成図である。
【図９】可動ゲート電極のＹ方向の変位Ｙ−ドレイン電流についての特性図である。
【図１０】本発明を実施するための他の形態の半導体センサの構成図である。
【図１１】従来技術のＦＥＴ型加速度センサの構造図である。
【発明を実施するための最良の形態】
【００２８】
続いて、本発明を実施するための形態の半導体センサ１について説明する。まず、可動ゲート型電界効果トランジスタである半導体センサ１の構成について図１を参照しつつ説明する。
半導体センサ１は、図１で示すように、半導体基板１１、絶縁層１２、第１の半導体層１３、第２の半導体層１４、可動ゲート電極１５、支持体１６、溝部１７を備える。以下、各構成について説明する。
【００２９】
半導体基板１１は、平面度が高い表面を有するＰ型のシリコン基板であり、中央に溝部１７が形成されている。
絶縁層１２は、溝部１７、第１の半導体層１３、第２の半導体層１４とともに半導体基板１１の表面を覆うシリコン酸化膜である。この絶縁層１２は、半導体基板１１の表面を熱酸化することにより形成される。
【００３０】
第１の半導体層１３は、図１（ａ），（ｂ）で示すように、半導体基板１１の溝部１７の一方の側壁１７ａに１個のソース電極１３１および１個のドレイン電極１３３が設けられ、これらソース電極１３１およびドレイン電極１３３の間にチャネル１３２が形成される。ソース電極１３１、チャネル１３２およびドレイン電極１３３が並ぶ配列方向と、溝部１７の長手方向と、が略平行となるように配置される。このような第１の半導体層１３は、図１（ａ）でも明らかなように、溝部１７の側壁１７ａの上側（底面１７ｃから離れる側）に配置される。
【００３１】
ソース電極１３１は、Ｐ型シリコン基板である半導体基板１１上に形成された不純物拡散層（Ｎ＋注入層）である電極である。そしてこのソース電極１３１はソース配線部（図示せず）と電気的に接続され、さらにこのソース配線部に接続されるソース側接続部が検出回路（図示せず）と接続されることとなる。
【００３２】
ドレイン電極１３３は、Ｐ型シリコン基板である半導体基板１１上に形成された不純物拡散層（Ｎ＋注入層）である電極である。そしてこのドレイン電極１３３はドレイン配線部（図示せず）と電気的に接続され、さらにこのドレイン配線部に接続されるドレイン側接続部が検出回路（図示せず）と接続されることとなる。
【００３３】
チャネル１３２は、半導体基板１１のうちソース電極１３１とドレイン電極１３３との間の領域である。
【００３４】
第２の半導体層１４は、図１（ａ），（ｂ）で示すように、半導体基板１１の溝部１７の一方の側壁１７ｂに１個のソース電極１４１および１個のドレイン電極１４３が設けられ、これらソース電極１４１およびドレイン電極１４３の間にチャネル１４２が形成される。ソース電極１４１、チャネル１４２およびドレイン電極１４３が並ぶ配列方向と、溝部１７の長手方向と、が略平行となるように配置される。このような第２の半導体層１４は、図１（ａ）でも明らかなように、溝部１７の側壁１７ｂの上側（底面１７ｃから離れる側）に配置される。
【００３５】
ソース電極１４１は、Ｐ型シリコン基板である半導体基板１１上に形成された不純物拡散層（Ｎ＋注入層）である電極である。そしてこのソース電極１４１はソース配線部（図示せず）と電気的に接続され、さらにこのソース配線部に接続されるソース側接続部が検出回路（図示せず）と接続されることとなる。
【００３６】
ドレイン電極１４３は、Ｐ型シリコン基板である半導体基板１１上に形成された不純物拡散層（Ｎ＋注入層）である電極である。そしてこのドレイン電極１４３はドレイン配線部（図示せず）と電気的に接続され、さらにこのドレイン配線部に接続されるドレイン側接続部が検出回路（図示せず）と接続されることとなる。
【００３７】
チャネル１４２は、半導体基板１１のうちソース電極１４１とドレイン電極１４３との間の領域である。
【００３８】
可動ゲート電極１５は、Ａｌ−Ｓｉにより形成されており、溝部１７内であって空中に位置する断面矩形状の棒体である。可動ゲート電極１５は、その一端が支持部１６に連接されて支持されている。これら可動ゲート電極１５と支持部１６とは、一体に形成される。可動ゲート電極１５は、側壁間方向隙間１７ｄ，１７ｅを隔ててチャネル１３２，１４２と同じ高さに配置される。可動ゲート電極１５は、図１（ｂ）では特に空中に位置する点が強調して図示されている。この可動ゲート電極１５は、溝部１７の長手方向に伸びるように配置される。そして、ソース電極１３１、チャネル１３２およびドレイン電極１３３が並ぶ配列方向、ソース電極１４１、チャネル１４２およびドレイン電極１４３が並ぶ配列方向、溝部１７の長手方向に対し、可動ゲート電極１５も略平行となるように配置される。
【００３９】
支持体１６は、Ａｌ−Ｓｉにより形成されており、一体に設けられた可動ゲート電極１５を移動可能に支持する梁構造体である。この支持体１６には図示しない錘を有し、例えば、加速度や角速度の変化に応じて移動するようになされている。支持体１６は、半導体基板１１に取り付けられて半導体基板１１に対して相対的に移動し、詳しくは可動ゲート電極１５を矢印α方向に移動させる。可動ゲート電極１５は二点鎖線による想像線で示す可動ゲート電極１５のように側壁１７ａ，１７ｂと平行を維持しつつ移動する。
【００４０】
溝部１７は、底面１７ｃ、および、対向する二面の側壁１７ａ，１７ｂを有する直線状の溝部である。この溝部１７は、半導体基板１１に形成される。二面の側壁１７ｂ，１７ｃは、図１（ｂ）の側面から視て、底面１７ａに対して略９０°で両側に連接し、また二面の側壁１７ｂ，１７ｃは略平行となるように形成されている。溝部１７のみの断面は、図１（ｂ）からも明らかなように略□状に形成される。
【００４１】
そして、可動ゲート電極１５が溝部１７の長手方向に伸びるように溝部１７内に位置しており、可動ゲート電極１５と溝部１７の側壁１７ａとの間に側壁間方向隙間１７ｄが形成され、可動ゲート電極１５と溝部１７の側壁１７ｂとの間に側壁間方向隙間１７ｅが形成され、可動ゲート電極１５と溝部１７の底面１７ｃとの間に底面方向隙間１７ｆが形成される。可動ゲート電極１５は、通常は図１（ｂ）で示すような定位置で停止するようになされており、側壁間方向隙間１７ｄ，１７ｅおよび底面方向隙間１７ｆを保ちつつ、溝部１７内の空中に配置される。溝部１７内に可動ゲート電極１５がある場合、図１（ｂ）でも明らかなように、断面が略凹字状の隙間空間が形成される。
【００４２】
続いてこのような半導体センサ１を使用して検出するときの動作を可動ゲート電極１５の変動に着目して説明する。
可動ゲート電極１５は、二点鎖線による想像線で示す可動ゲート電極１５のように、平行を維持しつつα方向両側に移動する。
【００４３】
移動する可動ゲート電極１５と第１の半導体層１３との間に形成される溝部１７の側壁間方向隙間１７ｄの変動による電界の変化に応じてチャネル１３２に誘起されるキャリアの密度が変化するため、ソース電極１３１とドレイン電極１３３との間に流れるドレイン電流も変化し、第１の半導体層１３から電流信号の変化として検出することができる。
【００４４】
同様に、移動する可動ゲート電極１５と第２の半導体層１４との間に形成される溝部１７の側壁間方向隙間１７ｅの変動による電界の変化に応じてチャネル１４２に誘起されるキャリアの密度が変化するため、ソース電極１４１とドレイン電極１４３との間に流れるドレイン電流も変化し、第２の半導体層１４から電流信号の変化として検出することができる。
【００４５】
このような半導体センサ１では、物理量の変化に伴う可動ゲート電極１５の移動を、第１の半導体層１３から電流信号の変化、および、第２の半導体層１４からの電流信号の変化として出力する。これら電流信号を検出することで、例えば、加速度や角速度という物理量を検出する。
【００４６】
このような半導体センサ１では、以下のような利点がある。例えば、図１１の従来技術ではソース電極・チャネル・ドレイン電極が上下方向に配列されて厚いものであったが、本発明の半導体センサ１では、第１，第２の半導体層１３，１４ではソース電極１３１，１４１、チャネル１３２，１４２、ドレイン電極１３３，１４３が可動ゲート電極１５の長手方向に配列されて薄くなっており、可動ゲート電極１５の底面方向（図１（ｂ）では上下方向）の厚みを小さくできるため底面方向隙間１７ｆの形成する空間の確保も可能となり、例えば可動ゲート電極１５が静電引力により底面１７ｃへ吸引されて変位したとしても底面方向隙間１７ｆの存在により直ちには吸引固着されない構造とすることができる。また、底面方向隙間１７ｆを大きくして可動ゲート電極１５に対する静電引力も少なくしている。さらにまた、可動ゲート電極１５の両側面に隣接する両側壁から互いに相殺する方向に静電引力が働くため静電引力を弱めている。このような構造にすることで、加速度・角速度による可動ゲート電極の変位を検出することが容易となり、感度を向上させることができる。
そして、上下方向に薄く構成した半導体センサ１とすることができ、加えて特にソース電極１３１，１４１は、可動ゲート電極１５の先端側に配置されており、電流が外側から内側へ流れるようにしているため半導体基板１１への漏洩電流を抑止するという効果も奏しうる。
【００４７】
続いて、この半導体センサ１の製造方法について図２，図３を参照しつつ説明する。図２（ａ）は電極形成工程図であるが、電極形成工程までにＳｉ（シリコン）製の半導体基板１１の表面に、熱酸化膜である絶縁層１２を形成する絶縁層形成工程までが行われているものとする。
【００４８】
続いて絶縁層１２が形成された半導体基板上に、図２（ａ）で示すように、イオン注入および熱処理による拡散で不純物拡散層として長方形状のソース部１８と長方形状のドレイン部１９とを並べてを形成する（電極形成工程）。リンのイオンの注入により、深さ約１μｍ幅２．０μｍのソース部１８と、これより０．６μｍの間隔でドレイン部１９を形成する。そして、一旦、絶縁層１２を除去し、活性化アニールを行う。
【００４９】
続いて、ソース部１８およびドレイン部１９ともに直交する方向に向けて溝部１７を形成し、ソース部１８およびドレイン部１９を分断して両側にソース電極１３１，１４１およびドレイン電極１３３，１４３を形成する（溝部形成工程）。深さ１．５μｍの溝部１７を形成することで、側壁１７ａに第１の半導体層１３のソース電極１３１およびドレイン電極１３３を形成し、また、反対側の側壁１７ｂに第２の半導体層１４のソース電極１４１およびドレイン電極１４３を形成する。
【００５０】
続いて溝部１７、前記第１の半導体層１３、および、第２の半導体層１４とともに半導体基板１１の表面を覆う絶縁層を形成する（絶縁層形成工程）。これら表面を覆うように１００ｎｍ厚の熱酸化膜による絶縁層１２を形成すると、図２（ｂ）に示すように、半導体基板１１の表面の全面が絶縁層１２で覆われる。
【００５１】
続いて絶縁層１２の上側に犠牲層２０を形成する（犠牲層形成工程）。
まず絶縁層１２の上側にポリシリコン（Poly-Si）による犠牲層用の準備層を０．５μｍ成膜し、さらその上面にマスクを形成する、このマスクは、例えばフォトレジストが、犠牲層用の準備層の上面に塗布された後に感光されてパターニングが行われて形成される。パターニングは、通常の等倍紫外線露光や縮小紫外線露光などにより行われる。等倍紫外線露光か縮小紫外線露光かは、必要な線幅に応じて決定される。本形態では線幅が１０μｍのため等倍紫外線露光が適用される。このマスク形成後に犠牲層用の準備層をプラズマエッチングすると、マスクの下側を除く犠牲層用の準備層が一部除去される。続いて、フォトレジストであるマスクは、プラズマアッシング装置によりアッシング除去される。そして、図３（ａ）で示すようなポリシリコンの犠牲層２０が形成される。犠牲層２０の膜厚も０．５μｍである。この犠牲層２０は、略凹字状で溝部２０ａを有する層となっている。この溝部２０ａは支持体１６も形成するような形状となっている。
【００５２】
続いて、犠牲層２０の上側に可動ゲート電極１５を形成する（可動ゲート電極形成工程）。
図３（ｂ）で示すように特に溝部２０ａ内にＡｌ−Ｓｉ（１％）を堆積して、１μｍ厚のＡｌ−Ｓｉ（１％）の可動ゲート電極１５や支持体１６を形成する。
【００５３】
続いて、犠牲層２０をエッチング除去する（犠牲層除去工程）。
ＳＦ６プラズマでポリシリコンの犠牲層２０を除去し、図１（ａ）で示すように、梁構造の可動ゲート電極１５が半導体基板１１の溝部１７内の両側壁１７ａ，１７ｂと対向するように溝部１７内の空中に設ける。このようにして半導体センサ１が製造される。なお、本製造方法において、配線電極形成、可動ゲート電極の基板への固定部形成について説明を省略しているが、適宜採用することが可能である。
【００５４】
以上、本発明の半導体センサ１の製造方法について説明した。本発明の製造方法によれば、特にソース部１８とドレイン部１９を半導体基板１１の表面で並べて形成するようにしたため、１回のイオン注入でｎ＋型のソース部１８とｎ＋型のドレイン部１９を形成することができ、製造プロセスを簡略化できる。
【００５５】
続いて本発明の半導体センサの他の製造方法について図４を参照しつつ説明する。この製造方法は先に説明したソース部・ドレイン部をイオン注入で形成する工程に代えて、他の工程を採用するものである。まず、図４（ａ）で示すようにＳｉ（シリコン）製の半導体基板１１の表面に対し、図４（ｂ）に示すように、ソース部・ドレイン部に相当する領域に溝２１を形成する（溝形成工程）。
【００５６】
続いて、図４（ｃ）に示すように、Ｎ＋型の電極層２２をＣＶＤ（科学的気相法）により埋め込んで形成する（電極層形成工程）。
続いて、図４（ｄ）に示すように、半導体基板１１の表面が露出するまでＣＭＰ（化学的機械的研磨）により研磨してソース部１８とドレイン部１９を形成する（研磨工程）。
【００５７】
続いて、ソース部１８およびドレイン部１９ともに直交する方向に向けて溝部１７を形成し、ソース部１８およびドレイン部１９を分断して両側にソース電極１３１，１４１およびドレイン電極１３３，１４３を形成する（溝部形成工程）。深さ１．５μｍの溝部１７を形成することで、側壁１７ａに第１の半導体層１３のソース電極１３１およびドレイン電極１３３を形成し、また、反対側の側壁１７ｂに第２の半導体層１４のソース電極１４１およびドレイン電極１４３を形成する。
【００５８】
続いて溝部１７、前記第１の半導体層１３、および、第２の半導体層１４とともに半導体基板１１の表面を覆う絶縁層を形成する（絶縁層形成工程）。これら表面を覆うように１００ｎｍ厚の熱酸化膜による絶縁層１２を形成すると、図２（ｂ）に示すように、半導体基板１１の表面の全面が絶縁層１２で覆われる。
【００５９】
続いて絶縁層１２の上側に犠牲層２０を形成する（犠牲層形成工程）。
まず絶縁層１２の上側にポリシリコン（Poly-Si）による犠牲層用の準備層を０．５μｍ成膜し、さらその上面にマスクを形成する、このマスクは、例えばフォトレジストが、犠牲層用の準備層の上面に塗布された後に感光されてパターニングが行われて形成される。パターニングは、通常の等倍紫外線露光や縮小紫外線露光などにより行われる。等倍紫外線露光か縮小紫外線露光かは、必要な線幅に応じて決定される。本形態では線幅が１０μｍのため等倍紫外線露光が適用される。このマスク形成後に犠牲層用の準備層をプラズマエッチングすると、マスクの下側を除く犠牲層用の準備層は除去される。続いて、フォトレジストであるマスクは、プラズマアッシング装置によりアッシング除去される。そして、図３（ａ）で示すようなポリシリコンの犠牲層２０が形成される。犠牲層２０の膜厚も０．５μｍである。この犠牲層２０は、略凹字状で溝部２０ａを有する層となっている。この溝部２０ａは支持体１６も形成するような形状となっている。
【００６０】
続いて、犠牲層２０の上側に可動ゲート電極１５を形成する（可動ゲート電極形成工程）。
図３（ｂ）で示すように特に溝部２０ａ内にＡｌ−Ｓｉ（１％）を堆積して、１μｍ厚のＡｌ−Ｓｉ（１％）の可動ゲート電極１５や支持体１６を形成する。
【００６１】
続いて、犠牲層２０をエッチング除去する（犠牲層除去工程）。
ＳＦ６プラズマでポリシリコンの犠牲層２０を除去し、図１（ａ）で示すように、梁構造の可動ゲート電極１５が半導体基板１１の溝部１７内の両側壁１７ａ，１７ｂと対向するように溝部１７内の空中に設ける。このようにして半導体センサ１が製造される。なお、本製造方法において、配線電極形成、可動ゲート電極の基板への固定部形成について説明を省略しているが、適宜採用することが可能である。
【００６２】
続いて他の形態の半導体センサについて図５を参照しつつ説明する。
図５に示す本形態の半導体センサ２では、先の半導体センサ１と比較すると、特に第１の半導体層１３と第２の半導体層１４とを変更するものであり、詳しくは、第１の半導体層１３ではソース電極がｎ個およびドレイン電極がｎ個であってチャネルが（２ｎ−１）個形成され、かつ、第２の半導体層１４ではソース電極がｎ個およびドレイン電極がｎ個であってチャネルが（２ｎ−１）個形成されるものである。
【００６３】
具体的には図５ではｎ＝２の場合が例示されており、第１の半導体層１３ではソース電極１３１，１３５が２個およびドレイン電極１３３，１３７が２個であってチャネル１３２，１３４，１３６が３個形成され、かつ、第２の半導体層１４ではソース電極１４１，１４５が２個およびドレイン電極１４３，１４７が２個であってチャネル１４２，１４４，１４６が３個形成されるものである。
【００６４】
そして第１の半導体層１３のこれらソース電極１３１，１３５や、ドレイン電極１３３，１３７は、それぞれ深さ約１μｍ幅２．０μｍであってこれらソース電極１３１，１３５や、ドレイン電極１３３，１３７の間はそれぞれ０．６μｍの間隔となるようにイオン注入により形成する。
同様に、第２の半導体層１４のこれらソース電極１４１，１４５や、ドレイン電極１４３，１４７は、それぞれ深さ約１μｍ幅２．０μｍであってこれらソース電極１４１，１４５や、ドレイン電極１４３，１４７の間はそれぞれ０．６μｍの間隔となるようにイオン注入により形成する。
【００６５】
なお、ソース電極およびドレイン電極の数以外は先に図１を用いた半導体センサ１の構造および図２〜図４を用いて説明した半導体センサ１の製造方法と同じであり、同じ符号を付すとともに重複する説明を省略する。
【００６６】
以上本形態の半導体センサ２について説明した。この半導体センサ２では、先に説明した半導体センサ１による効果に加えて以下のような利点を有する。半導体センサ２によればチャネル数を増加させて各ソース電極・ドレイン電極間に流れるドレイン電流を加算することで総ドレイン電流を増やすことができ、検出感度が向上した。
また、特にソース電極１３１，１４１は、可動ゲート電極１５の先端側に配置されており、電流が外側から内側へ流れるようにしているため半導体基板１１への漏洩電流を抑止する。
【００６７】
続いて他の形態の半導体センサについて図６を参照しつつ説明する。
図６に示す本形態の半導体センサ３では、先の半導体センサ１と比較すると、特に第１の半導体層１３と第２の半導体層１４とを変更するものであり、詳しくは、第１の半導体層１３ではソース電極が（ｎ＋１）個およびドレイン電極がｎ個であってチャネルが２ｎ個形成され、かつ、第２の半導体層１４ではソース電極が（ｎ＋１）個およびドレイン電極がｎ個であってチャネルが２ｎ個形成されるものである。
【００６８】
具体的には図６ではｎ＝２の場合が例示されており、第１の半導体層１３ではソース電極１３１，１３５，１３９が３個およびドレイン電極１３３，１３７が２個であってチャネル１３２，１３４，１３６，１３８が４個形成され、かつ、第２の半導体層１４ではソース電極１４１，１４５，１４９が２個およびドレイン電極１４３，１４７が２個であってチャネル１４２，１４４，１４６，１４８が４個形成されるものである。
【００６９】
そして第１の半導体層１３のこれらソース電極１３１，１３５，１３９や、ドレイン電極１３３，１３７は、それぞれ深さ約１μｍ幅２．０μｍであってこれらソース電極１３１，１３５，１３９や、ドレイン電極１３３，１３７の間はそれぞれ０．６μｍの間隔となるようにイオン注入により形成する。
同様に、第２の半導体層１４のこれらソース電極１４１，１４５，１４９や、ドレイン電極１４３，１４７は、それぞれ深さ約１μｍ幅２．０μｍであってこれらソース電極１４１，１４５や、ドレイン電極１４３，１４７の間はそれぞれ０．６μｍの間隔となるようにイオン注入により形成する。
【００７０】
なお、ソース電極およびドレイン電極の数以外は先に図１を用いた半導体センサ１の構造および図２〜図４を用いて説明した半導体センサ１の製造方法と同じであり、同じ符号を付すとともに重複する説明を省略する。
【００７１】
以上本形態の半導体センサ３について説明した。この半導体センサ３では、先に説明した半導体センサ１による効果に加えて以下のような利点を有する。半導体センサ３によれば、各チャネルに流れるドレイン電流を加算することで総ドレイン電流を増やすことができ、検出感度が向上した。
また、特にソース電極１３１，１４１は、可動ゲート電極１５の先端側や根元側に配置されており、電流が外側から内側へ流れるようにしているため半導体基板１１への漏洩電流を抑止する。
また、先の図５を用いて説明した半導体センサ２のソース・ドレイン間のチャネルの数に比べてソース電極・ドレイン電極の占める面積を小さくすることができた。
【００７２】
続いて他の形態の半導体センサ４について図７を参照しつつ説明する。
本形態の半導体センサ４では、図７で示すように、溝部１７の側壁間方向（Ｘ方向）に可動ゲート電極１５が移動するように支持体１６が可動ゲート電極１５を支持するというものであるが、詳しくは、支持体１６は、可動ゲート電極１５を支持する支持部１６ａと、支持部１６ａを溝部１７の側壁間方向（Ｘ方向）に移動可能に支持する梁部１６ｂと、梁部１６ｂを絶縁層１２を介して半導体基板１１に固定する固定部１６ｃと、を備えている。支持部１６ａと梁部１６ｂとは中空にある。この支持体１６は、支持部１６ａの両端を二個の梁部１６ｂで接続して略Ｈ字型に形成されており、特に梁部１６ｂは、溝部１７の底面方向（矢印Ｚ方向）の長さｄよりも溝部１７の側壁間方向（矢印Ｘ方向）の長さＷが短く形成されるようにして、溝部１７の側壁間方向（矢印Ｘ方向）に梁部１６ｂを撓みやすくして可動ゲート電極１５が溝部１７の側壁間方向（矢印Ｘ方向）に移動しやすいように構成している。
【００７３】
このような半導体センサ４では、梁１６ｂの長辺方向を側壁１７ａ，１７ｂおよび底面１７ｃの平行方向（矢印Ｙ方向）に配置し、可動ゲート電極１５が、溝の側壁１７ａ，１７ｂおよび底面１７ｃの平行方向（矢印Ｙ方向）に比べて、側壁１７ａ，１７ｂの垂直方向である側壁間方向（矢印Ｘ方向）に動きやすいＨ字型の構造とした。
さらに、梁１７ｂの断面を、幅Ｗ（矢印Ｘ方向の長さ）０．５μｍに比べて厚さｄ（矢印Ｚ方向の長さ）１μｍと大きくした。このため、可動ゲート電極１５の変位が、溝の底面１７ｃに垂直な底面方向（矢印Ｚ方向）への変位に比べて、溝の側壁１７ａ，１７ｂに垂直な側壁間方向（矢印Ｘ方向）への変位が容易な構造（換言すれば溝部１７の底面方向（矢印Ｚ方向）へは変位しにくい構造）になり、溝部１７の底面１７ｃからの静電引力に拘わらず吸着されない構造とした。
【００７４】
なお、第１の半導体層１３および第２の半導体層１４は先に図１〜図６を用いて説明した半導体センサ１，２，３の何れかの構造を採用すれば良い。この第１の半導体層１３および第２の半導体層１４については同じ符号を付すとともに重複する説明を省略する。
また、半導体センサ４の製造方法についても、可動ゲート１５および支持体１６の型となる犠牲層２０の溝部２０ａの構造を変更するだけであって他は同じであるため重複する説明を省略する。
このような半導体センサ４によれば、可動ゲート電極１５の移動方向は、物理量の検出感度を高める側壁間方向（矢印Ｘ方向）へはより動きやすくし、物理量の検出に不要な他の方向（矢印Ｙ方向、矢印Ｚ方向）へは動きにくくしているため、検出感度の向上に寄与する。
【００７５】
続いて他の形態の半導体センサについて図８，図９を参照しつつ説明する。
本形態では、溝部１７の長手方向（矢印Ｙ方向）に可動ゲート電極１５が移動するように支持体１６が可動ゲート電極１５を支持するというものであり、詳しくは、支持体１６は、可動ゲート電極１５を支持する支持部１６ａと、支持部１６ａを溝部１７の長手方向（矢印Ｙ方向）に移動可能に支持する梁部１６ｂと、梁部１６ｂを絶縁層１２を介して半導体基板１１に固定する固定部１６ｃと、を備えている。支持部１６ａと梁部１６ｂとは中空にある。この支持体１６は、支持部１６ａの一方の側に２個であって両側で計４個の梁部１６ｂを接続して略工字型に形成されており、梁部１６ｂは溝部１７の底面方向の長さｄ（矢印Ｚ方向の長さ）よりも溝部１７の長手方向の長さＷ（矢印Ｙ方向の長さ）が短く形成されるようにして、溝部１７の長手方向（矢印Ｙ方向）に梁部１６ｂを撓みやすくして可動ゲート電極１５が溝部１７の長手方向（矢印Ｙ方向）に移動しやすいように構成している。
【００７６】
このような半導体センサ５では、梁１６ｂの長辺方向（矢印Ｘ方向）を側壁１７ａ，１７ｂの垂直方向である側壁間方向（矢印Ｘ方向）に配置し、可動ゲート電極１５が、側壁１７ａ，１７ｂの垂直方向である側壁間方向（矢印Ｘ方向）に比べて、溝の側壁１７ａ，１７ｂおよび底面１７ｃの平行方向（矢印Ｙ方向）に動きやすい工字型の構造とした。
さらに、梁１７ｂの断面を、幅Ｗ（矢印Ｙ方向の長さ）０．５μｍに比べて厚さｄ（矢印Ｚ方向の長さ）１μｍと大きくした。このため、可動ゲート電極１５の変位が、溝部１７の底面１７ｃに垂直な底面方向（矢印Ｚ方向）への変位に比べて、溝部１７の側壁１７ａ，１７ｂおよび底面１７ｃの平行方向（矢印Ｙ方向）への変位が容易な構造（換言すれば底面方向（矢印Ｚ方向）へは変位しにくい構造）になり、溝部１７の底面１７ｃからの静電引力に拘わらず吸着されない構造とした。
【００７７】
この構造では、可動ゲート電極１５の矢印Ｙ方向の変位である変位Ｙとドレイン電流の関係が図９で示すように段階的に変化する。すなわち複数設定した閾値を超えたかどうかを検出できる。この構造において固定電極の数を増やすことで閾値の数を増やし、ステップの数を増やすことで擬似アナログ的に使うこともできる。
【００７８】
さらに、第１の半導体層１３、第２の半導体層１４、可動ゲート電極１５をそれぞれ反対側にも設けて両側のドレイン電流の差分をとる構成としている。これにより、変位に対する感度を向上させている。
【００７９】
なお、第１の半導体層１３および第２の半導体層１４は先に図１〜図６を用いて説明した半導体センサ１，２，３の何れかを採用すれば良い。この第１の半導体層１３および第２の半導体層１４については同じ符号を付すとともに重複する説明を省略する。
また、半導体センサ５の製造方法についても、可動ゲート１５および支持体１６の型となる犠牲層２０の溝部２０ａの構造を変更するだけであって他は同じであるため重複する説明を省略する。
このような半導体センサ５によれば、可動ゲート電極１５の移動方向は、物理量の検出感度を高める側壁間方向（矢印Ｙ方向）へはより動きやすくし、物理量の検出に不要な他の方向（矢印Ｘ方向、矢印Ｚ方向）へは動きにくくしているため、検出感度の向上に寄与する。
【００８０】
続いて他の形態の半導体センサについて図１０を参照しつつ説明する。
本形態では、先に説明した半導体センサ１，２，３，４，５を改良するものである。
可動ゲート電極１５と一方の側壁１７ａ（または側壁１７ｂ）との間に形成される側壁間方向隙間１７ａの長さｗ１（または側壁間方向隙間１７ｂの長さｗ２）より可動ゲート電極１５と底面との間に形成される底面方向隙間１７ｆの長さｄ１を大きくした。大きさであるが、例えばａ・ｗ１＝ｄ１とし、ａは少なくとも１．２を超える数（例えば２．０）とする。なお、長さが相違する以外は他の構成や製造方法は先の説明と同じであり、同じ符号を付すとともに重複する説明を省略する。このような構成を採用することにより、上記した効果に加え、特に底面１７ｃからの静電引力がさらに弱まるとともに下側へ変位しにくくなり、これら効果が相乗的に相俟って底面１７ｃへ吸着されるおそれが殆どなくなるという利点がある。
【００８１】
さらに、ウェットエッチングにより犠牲層を除去するときに可動ゲート電極がリンス液の表面張力によってゲート酸化膜に固着して、固着された状態が維持されるスティクションが発生することがあるが、本形態では底面方向隙間１７ｆの長さｄ１を大きくした事と相俟ってスティクションが発生しにくくなっており、可動ゲート電極が空中に位置する構造体が形成されずに動作不能になるというおそれも低減している。
【００８２】
以上本発明の半導体センサ１，２，３，４，５について説明した。これら半導体センサ１，２，３，４，５は、特に、物理量として加速度を検出する加速度センサとして用いることができる。可動ゲート電極１５に接続される支持部１５ａの質量部分が加速されたとき、梁構造の可動ゲート電極１５は力により変位させられる。そして、可動ゲート電極１５の変位に応じてドレイン電流が変化する。このように加速度センサとして用いることが好適である。
また、物理量として角速度を検出する角速度センサとして用いることも原理上可能である。このように各種物理量を計測するセンサとすることができる。
【００８３】
以上、本発明の半導体センサについて説明した。これら半導体センサによれば、１回のイオン注入でｎ＋型のソース部やｎ＋型のドレイン部を形成し、その後にソース部やドレイン部を分断するような溝部を形成するようにして特にイオン注入というプロセスを簡略化し、且つ静電引力の対策を施すことができる。
【００８４】
また、可動ゲート電極の両側の側壁から静電引力が働くため、側壁間方向の静電引力が弱められる。特に、加速度・角速度に対する感度が向上するため、半導体センサを加速度センサや角速度センサとして用いたときに本発明の効果を享受できる。
【００８５】
また、可動ゲート電極１５を支持する支持体１６の梁部１６ｂの断面を工夫することで、溝部１７の底面１７への静電引力に影響されにくい構造とし、不良発生の防止に寄与する。
また図８を用いて説明した半導体センサ５では一方の半導体層１３，１４（図８では上側の半導体層１３，１４）からのドレイン電流と、他方の半導体層１３，１４（図８では下側の半導体層１３，１４）からドレイン電流との差分を取ることにより感度を向上させることができる。
【００８６】
なお、可動ゲート電極１５や支持体１６としてＡｌ−Ｓｉを用いたが、これはポリシリコン、アルミニウム、タングステン、モリブデン、銅などの導電性材料でもよく、金属シリサイド系材料などでも適用できる。
また、ドレインとソースにｎ型半導体を、チャンネルにｐ型半導体をを用いたが、これはドレインとソースにｐ型半導体を、チャンネルにｎ型半導体を用いてもよい。
これら構成は適宜選択される。
【産業上の利用可能性】
【００８７】
本発明は加速度センサや角速度センサのように物理量を検出する場合に好適な半導体センサである。
【符号の説明】
【００８８】
１，２，３，４，５：半導体センサ
１１：半導体基板
１２：絶縁層
１３：第１の半導体層
１３１，１３４，１３７：ソース電極
１３２，１３５：チャネル
１３３，１３６：ドレイン電極
１４：第２の半導体層
１４１，１４４，１４７：ソース電極
１４２，１４５：チャネル
１４３，１４６：ドレイン電極
１５：可動ゲート電極
１６：支持体
１６ａ：支持部
１６ｂ：梁部
１６ｃ：固定部
１７：溝部
１７ａ：側壁
１７ｂ：側壁
１７ｃ：底面
１７ｄ：側壁間方向隙間
１７ｅ：側壁間方向隙間
１７ｆ：底面方向隙間
１８：ソース部
１９：ドレイン部
２０：犠牲層
２０ａ：溝部
２１：溝
２２：チャネル
【図１】
2010245277.tif 000003
【図２】
2010245277.tif 000004
【図３】
2010245277.tif 000005
【図４】
2010245277.tif 000006
【図５】
2010245277.tif 000007
【図６】
2010245277.tif 000008
【図７】
2010245277.tif 000009
【図８】
2010245277.tif 000010
【図９】
2010245277.tif 000011
【図１０】
2010245277.tif 000012
【図１１】
2010245277.tif 000013