(57)【要約】【課題】貫通電流を抑えることができるとともに、トランジェントの制御の自由度が高いレベルシフト回路を提供する。【解決手段】第１，第２のトランジスタ(111,112/121,122)およびこれらのトランジスタ間に接続された第３のトランジスタ(113/123)を有する第１，第２の回路部11,12は、第１電源vddと第２電源vssとの間に並列に接続されている。第１の回路部11の第３のトランジスタ113のゲート電極は第２の回路部12の出力ノードに、第２の回路部12の第３のトランジスタ123のゲート電極は第１の回路部11の出力ノードにそれぞれ接続されている。このレベルシフト回路において、第２の回路部12の入力ノードNin2に入力される第１振幅のパルス信号in1を第２振幅のパルス信号outにレベルシフトする際に、第１の回路部11の入力ノードNin1の電圧値によって第２振幅のパルス信号outのトランジェントを制御する。【選択図】図１
2010263274.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極が共通接続されて入力ノードとなる互いに逆導電型の第１，第２のトランジスタおよび当該第１，第２のトランジスタ間に接続された第３のトランジスタとを有する第１，第２の回路部が第１電源と第２電源との間に並列に接続され、
前記第１の回路部の前記第３のトランジスタのゲート電極が前記第２の回路部の出力ノードに、前記第２の回路部の前記第３のトランジスタのゲート電極が前記第１の回路部の出力ノードにそれぞれ接続され、
前記第１，第２の回路部の一方の入力ノードに入力される第１振幅のパルス信号を当該第１振幅よりも大きい第２振幅のパルス信号にレベルシフトする際に、前記第１，第２の回路部の他方の入力ノードの電圧値によって前記第２振幅のパルス信号のトランジェントを制御する
レベルシフト回路。
【請求項２】
前記他方の入力ノードの電圧値は、当該他方の入力ノードに入力される直流電圧の電圧値で決まる
請求項１記載のレベルシフト回路。
【請求項３】
前記他方の入力ノードの電圧値は、当該他方の入力ノードに入力されるパルス信号の振幅で決まる
請求項１記載のレベルシフト回路。
【請求項４】
前記他方の入力ノードの電圧値は、前記第２振幅のパルス信号が立ち上がるときまたは立ち下がるときの電圧値である
請求項２または請求項３記載のレベルシフト回路。
【請求項５】
ゲート電極が共通接続されて入力ノードとなる互いに逆導電型の第１，第２のトランジスタおよび当該第１，第２のトランジスタ間に接続された第３のトランジスタとを有する第１，第２の回路部が第１電源と第２電源との間に並列に接続され、
前記第１の回路部の前記第３のトランジスタのゲート電極が前記第２の回路部の出力ノードに、前記第２の回路部の前記第３のトランジスタのゲート電極が前記第１の回路部の出力ノードにそれぞれ接続され、
前記第１，第２の回路部の一方の入力ノードに入力される第１振幅のパルス信号を当該第１振幅よりも大きい第２振幅のパルス信号にレベルシフトする際に、前記第１，第２の回路部の他方の入力ノードの電圧値によって前記第２振幅のパルス信号のトランジェントを制御する
レベルシフト回路を用いた表示装置。
【請求項６】
前記表示装置は、
電気光学素子と、走査線にゲート電極が接続され、映像信号が供給される信号線に一方の電極が接続された書込みトランジスタと、前記書込みトランジスタの他方の電極にゲート電極が接続され、電源供給線に一方の電極が接続され、前記電気光学素子のアノード電極に他方の電極が接続された駆動トランジスタと、前記駆動トランジスタのゲート電極に一方の電極が接続され、前記駆動トランジスタの他方の電極に他方の電極が接続された保持容量とを有する画素が行列状に配置された画素アレイ部と、
前記電源供給線に第１電源電位と当該第１電源電位よりも低い第２電源電位とを選択的に供給する電源供給走査回路と、
前記書込みトランジスタに書込みパルスを与えることによって当該書込みトランジスタによる前記映像信号の書込みを行う書込み走査回路とを備え、
前記駆動トランジスタに流れる電流に応じた補正量で当該駆動トランジスタのゲート入力側に負帰還をかける移動度補正の処理機能を有し、
前記書込み走査回路は、第１振幅のパルス信号を当該第１振幅よりも大きい第２振幅のパルス信号にレベルシフトして前記書込みパルスとするレベルシフト回路として、前記レベルシフト回路を用いた
請求項５記載の表示装置。
【請求項７】
ゲート電極が共通接続されて入力ノードとなる互いに逆導電型の第１，第２のトランジスタおよび当該第１，第２のトランジスタ間に接続された第３のトランジスタとを有する第１，第２の回路部が第１電源と第２電源との間に並列に接続され、
前記第１の回路部の前記第３のトランジスタのゲート電極が前記第２の回路部の出力ノードに、前記第２の回路部の前記第３のトランジスタのゲート電極が前記第１の回路部の出力ノードにそれぞれ接続され、
前記第１，第２の回路部の一方の入力ノードに入力される第１振幅のパルス信号を当該第１振幅よりも大きい第２振幅のパルス信号にレベルシフトする際に、前記第１，第２の回路部の他方の入力ノードの電圧値によって前記第２振幅のパルス信号のトランジェントを制御する
レベルシフト回路を用いた表示装置を有する電子機器。
【請求項８】
前記表示装置は、
電気光学素子と、走査線にゲート電極が接続され、映像信号が供給される信号線に一方の電極が接続された書込みトランジスタと、前記書込みトランジスタの他方の電極にゲート電極が接続され、電源供給線に一方の電極が接続され、前記電気光学素子のアノード電極に他方の電極が接続された駆動トランジスタと、前記駆動トランジスタのゲート電極に一方の電極が接続され、前記駆動トランジスタの他方の電極に他方の電極が接続された保持容量とを有する画素が行列状に配置された画素アレイ部と、
前記電源供給線に第１電源電位と当該第１電源電位よりも低い第２電源電位とを選択的に供給する電源供給走査回路と、
前記書込みトランジスタに書込みパルスを与えることによって当該書込みトランジスタによる前記映像信号の書込みを行う書込み走査回路とを備え、
前記駆動トランジスタに流れる電流に応じた補正量で当該駆動トランジスタのゲート入力側に負帰還をかける移動度補正の処理機能を有し、
前記書込み走査回路は、第１振幅のパルス信号を当該第１振幅よりも大きい第２振幅のパルス信号にレベルシフトして前記書込みパルスとするレベルシフト回路として、前記レベルシフト回路を用いた
請求項７記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レベルシフト回路、表示装置および電子機器に関する。
【背景技術】
【０００２】
レベルシフト回路は、レベルシフタまたはレベル変換回路とも呼ばれる。このレベルシフト回路としては、カレントミラー型レベルシフト回路が広く知られている（例えば、特許文献１参照）。
【０００３】
図２２に、従来例に係るカレントミラー型レベルシフト回路の構成の一例を示す。本例に係るカレントミラー型レベルシフト回路は、バイアスシフト部２０１，２０２およびレベル変換部２０３を有し、レベル変換部５３がトランジスタＴｒ１，Ｔｒ２，Ｔｒ３を含むカレントミラー回路構成となっている。
【０００４】
このカレントミラー型レベルシフト回路において、入力電圧ｉｎによってノードＡの電位を制御することにより、トランジスタＴｒ１，Ｔｒ２のゲート−ソース間電圧Ｖｇｓを制御できるため、トランジスタＴｒ１，Ｔｒ２に流れる電流Ｉ１，Ｉ２を制御できる。ここで、トランジスタＴｒ１，Ｔｒ２は同サイズでトランジスタ特性に差が無いものとすると、Ｉ２＝Ｉ１となり、電流Ｉ２の値によって出力電圧ｏｕｔの値が決定される。
【０００５】
また、入力電圧ｉｎに応じたノードＡの電位によってトランジスタＴｒ３の抵抗Ｒｔｒ３も変化するために、単純なカレントミラー型レベルシフト回路に比べてゲインを大きくすることができる。図２３に、図２２における各部の波形を示す。
【０００６】
レベルシフト回路として、カレントミラー型レベルシフト回路以外にも、２相入力型レベルシフト回路が知られている（例えば、特許文献２参照）。図２４に、従来例に係る２相入力型レベルシフト回路の構成の一例を示す。また、図２５に、図２６の入出力波形を示す。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００３−３４７９２６号公報
【特許文献２】特開２００２−３５３８０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
カレントミラー型レベルシフト回路は、高レベルの出力時、低レベルの出力時共に、正側電源ｖｄｄから負側電源ｖｓｓへの貫通パスが存在し、定常的に貫通電流が流れるために、消費電力増加の一因となる。また、トランジスタの素子数が多いために、レイアウト面積が大きい、トランジスタ特性のばらつきによって出力の応答ばらつきが大きい等の問題点がある。
【０００９】
カレントミラー型レベルシフト回路に対して、２相入力型レベルシフト回路は、正側電源ｖｄｄから負側電源ｖｓｓへの貫通パスが存在しないために、貫通電流を抑えることができる。しかし、２相入力型レベルシフト回路は、入力電圧ｉｎのほかに、その反転入力電圧ｘｉｎを必要とする回路構成であるために、入力パルス数が増加するデメリットがある。また、２相入力型レベルシフト回路の場合、出力電圧ｏｕｔのトランジェント（過渡応答）は回路定数のみで決定されるために、トランジェントの制御の自由度が小さい。
【００１０】
そこで、本発明は、貫通電流を抑えることができるとともに、トランジェントの制御の自由度が高いレベルシフト回路、当該レベルシフト回路を用いた表示装置および当該表示装置を有する電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明は、
ゲート電極が共通接続されて入力ノードとなる互いに逆導電型の第１，第２のトランジスタおよび当該第１，第２のトランジスタ間に接続された第３のトランジスタとを有する第１，第２の回路部が第１電源と第２電源との間に並列に接続され、
前記第１の回路部の前記第３のトランジスタのゲート電極が前記第２の回路部の出力ノードに、前記第２の回路部の前記第３のトランジスタのゲート電極が前記第１の回路部の出力ノードにそれぞれ接続されてなるレベルシフト回路において、
前記第１，第２の回路部の一方の入力ノードに入力される第１振幅のパルス信号を当該第１振幅よりも大きい第２振幅のパルス信号にレベルシフトする際に、前記第１，第２の回路部の他方の入力ノードの電圧値によって前記第２振幅のパルス信号のトランジェントを制御する。
【００１２】
第１，第２のトランジスタ間に、第１または第２の回路部の出力によって制御される第３のトランジスタが接続されていることで、第１電源と第２電源との間に貫通パスが形成されないために貫通電流を抑えることができる。そして、第１，第２の回路部の一方の入力ノードに入力される第１振幅のパルス信号に対して、他方の入力ノードの電圧値によって第２振幅のパルス信号のトランジェントを制御することで、当該電圧値の設定によって第２振幅のパルス信号のトランジェントの制御の自由度を高めることができる。
【発明の効果】
【００１３】
本発明によれば、貫通電流を抑えることができるとともに、トランジェントの制御の自由度が高いレベルシフト回路を提供できる。
【図面の簡単な説明】
【００１４】
【図１】実施例１に係るレベルシフト回路の構成の一例を示す回路図である。
【図２】実施例１に係るレベルシフト回路の動作説明のための波形図である。
【図３】実施例２に係るレベルシフト回路の構成の一例を示す回路図である。
【図４】実施例２に係るレベルシフト回路の動作説明のための波形図である。
【図５】実施例３に係るレベルシフト回路の動作説明のための波形図である。
【図６】実施例４に係るレベルシフト回路の動作説明のための波形図である。
【図７】本発明によるレベルシフト回路を用いる有機ＥＬ表示装置の構成の概略を示すシステム構成図である。
【図８】有機ＥＬ表示装置の画素の回路構成を示す回路図である。
【図９】有機ＥＬ表示装置の回路動作の説明に供するタイミング波形図である。
【図１０】有機ＥＬ表示装置の回路動作の説明図（その１）である。
【図１１】有機ＥＬ表示装置の回路動作の説明図（その２）である。
【図１２】駆動トランジスタの閾値電圧Ｖｔｈのばらつきに起因する課題の説明に供する特性図である。
【図１３】駆動トランジスタの移動度μのばらつきに起因する課題の説明に供する特性図である。
【図１４】閾値補正、移動度補正の有無による映像信号の信号電圧Ｖｓｉｇと駆動トランジスタのドレイン・ソース間電流Ｉｄｓとの関係の説明に供する特性図である。
【図１５】書込みパルスＷＳの立ち下がり波形と移動度補正の最適な補正時間ｔとの関係を示す波形図である。
【図１６】書込み走査回路の構成の一例を示すブロック図である。
【図１７】本発明が適用されるテレビジョンセットの外観を示す斜視図である。
【図１８】本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。
【図１９】本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。
【図２０】本発明が適用されるビデオカメラの外観を示す斜視図である。
【図２１】本発明が適用される携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【図２２】従来例に係るカレントミラー型レベルシフト回路の構成の一例を示す回路図である。
【図２３】カレントミラー型レベルシフト回路の各部の波形図である。
【図２４】従来例に係る２相入力型レベルシフト回路の構成の一例を示す回路図である。
【図２５】２相入力型レベルシフト回路の入出力波形図である。
【発明を実施するための形態】
【００１５】
以下、発明を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。なお、説明は以下の順序で行う。
１．レベルシフト回路
１−１．実施例１（直流電圧の電圧値による制御の例１）
１−２．実施例２（直流電圧の電圧値による制御の例２）
１−３．実施例３（パルス信号の振幅による制御の例１）
１−４．実施例３（パルス信号の振幅による制御の例２）
２．表示装置（有機ＥＬ表示装置の例）
２−１．システム構成
２−２．回路動作
３．適用例（電子機器）
【００１６】
＜１．レベルシフト回路＞
本実施形態に係るレベルシフト回路は、２相入力型のレベルシフト回路であり、同じ回路構成の第１，第２の回路部を有する。第１，第２の回路部は、第１電源と第２電源との間に並列に接続される。第１，第２の回路部はそれぞれ、ゲート電極が共通接続されて入力ノードとなる互いに逆導電型の第１，第２のトランジスタと、当該第１，第２のトランジスタ間に接続された第３のトランジスタとを有する。
【００１７】
第１の回路部において、第３のトランジスタのゲート電極は、第２の回路部の出力ノードに接続される。第２の回路部において、第３のトランジスタのゲート電極は、第１の回路部の出力ノードに接続される。そして、第１，第２の回路部の各入力ノードにそれぞれ入力信号が与えられる（入力される）。
【００１８】
そして、本実施形態では、第１，第２の回路部の一方の入力ノードに入力されるパルス信号をレベルシフトする際に、第１，第２の回路部の他方の入力ノードの電圧値によって出力パルス信号のトランジェント（過渡応答）を制御することを特徴とする。ここで言うレベルシフトとは、第１，第２の回路部の一方の入力ノードに入力される第１振幅のパルス信号を当該第１振幅よりも大きい第２振幅のパルス信号にレベルシフト（レベル変換）することを言う。
【００１９】
以下に、本実施形態に係る２相入力型レベルシフト回路の具体的な実施例について説明する。
【００２０】
［１−１．実施例１］
図１は、実施例１に係るレベルシフト回路の構成の一例を示す回路図である。図１に示すように、本実施例１に係るレベルシフト回路１０Ａは、第１電源（例えば、正側電源ｖｄｄ）と第２電源（例えば、負側電源ｖｓｓ）との間に並列に接続された第１，第２の回路部１１，１２を有している。
【００２１】
第１の回路部１１は、ゲート電極が共通接続されて入力ノードＮｉｎ１となる互いに逆導電型の第１，第２のトランジスタ１１１，１１２と、これら第１，第２のトランジスタ１１１，１１２間に接続された第３のトランジスタ１１３とを有している。ここでは、一例として、第１のトランジスタ１１１としてＮチャネルのトランジスタを用い、第２，第３のトランジスタ１１２，１１３としてＰチャネルのトランジスタを用いている。
【００２２】
第２の回路部１２も第１の回路部１１と同じ回路構成となっている。すなわち、第２の回路部１２は、ゲート電極が共通接続されて入力ノードＮｉｎ２となる第１，第２のトランジスタ１２１，１２２と、これら第１，第２のトランジスタ１２１，１２２間に接続された第３のトランジスタ１２３とを有している。ここでも、第１のトランジスタ１２１としてＮチャネルのトランジスタを用い、第２，第３のトランジスタ１２２，１２３としてＰチャネルのトランジスタを用いている。
【００２３】
第１の入力信号ｉｎ１は、第１の回路部１１の第１，第２のトランジスタ１１１，１１２のゲート共通接続ノードである入力ノードＮｉｎ１に入力される。第１のトランジスタ１１１と第３のトランジスタ１１３とはドレイン電極が共通に接続されており、このドレイン共通接続ノードが第１の回路部１１の出力ノードＮｏｕｔ１となる。
【００２４】
第２の入力信号ｉｎ２は、第２の回路部１２の第１，第２のトランジスタ１２１，１２２のゲート共通接続ノードである入力ノードＮｉｎ２に入力される。第１のトランジスタ１２１と第３のトランジスタ１２３とはドレイン電極が共通に接続されており、このドレイン共通接続ノードが第２の回路部１２の出力ノードＮｏｕｔ２となる。
【００２５】
そして、第１の回路部１１側の第３のトランジスタ１１３は、ゲート電極が第２の回路部１２の出力ノードＮｏｕｔ２に接続されている。また、第２の回路部１２側の第３のトランジスタ１２３は、ゲート電極が第１の回路部１１の出力ノードＮｏｕｔ１に接続されている。第２の回路部１２の出力ノードＮｏｕｔ２は、本レベルシフト回路１０Ａの出力ノードとなる。この出力ノードＮｏｕｔ２から本レベルシフト回路１０Ａの出力信号ｏｕｔが導出される。
【００２６】
上記構成の実施例１に係るレベルシフト回路１０Ａにおいて、第１の入力信号ｉｎ１として直流電圧（以下、「直流電圧ｉｎ１」と記述する）が入力される。そして、この直流電圧ｉｎ１は、その電圧値が任意に設定可能となっている。
【００２７】
ここでは、一例として、直流電圧ｉｎ１の電圧値は、第２の入力信号ｉｎ２の振幅と同程度の電圧値、例えば３Ｖと、当該振幅よりも大きい電圧値、例えば５Ｖに設定されるものとする。３Ｖ，５Ｖの電圧値は、正側電源電圧ｖｄｄと負側電源電圧ｖｓｓとの間の電圧値である。
【００２８】
一方、第２の入力信号ｉｎ２として、低レベル（ｖｓｓレベル、例えば０Ｖ）のときに第２の回路部１２がアクティブ状態となるローアクティブのパルス信号（以下、「入力パルス信号ｉｎ２」と記述する）が入力される。入力パルス信号ｉｎ２は、当該パルス信号ｉｎ２を供給する側の回路部の電源電圧で決まる振幅、例えば０Ｖ−３Ｖの振幅のパルス信号である。
【００２９】
レベルシフト回路１０Ａは、入力パルス信号ｉｎ２の低レベル期間をレベルシフト期間として、ｖｓｓ−３Ｖの振幅（第１振幅）のパルス信号ｉｎ２を、ｖｓｓ−ｖｄｄの振幅（第２振幅）のパルス信号にレベルシフト（レベル変換）する。そして、レベルシフト回路１０Ａは、レベルシフトしたｖｓｓ−ｖｄｄの振幅のパルス信号を出力パルス信号ｏｕｔとして出力する。
【００３０】
ところで、従来例に係る２相入力型レベルシフト回路の場合は、第１の入力信号ｉｎ１として、入力パルス信号ｉｎ２と逆相のパルス信号ｘｉｎ２が用いられる。すなわち、この逆相のパルス信号ｘｉｎ２は、入力パルス信号ｉｎ２が低レベルとなるレベルシフト期間で高レベル（本例では、３Ｖ）となり、それ以外の期間では低レベルとなるパルス信号である。
【００３１】
これに対して、本実施例１に係るレベルシフト回路１０Ａの場合には、第１の入力信号ｉｎ１として直流電圧を入力し、当該直流電圧ｉｎ１の電圧値、即ち入力ノードＮｉｎ１の電圧値によって出力パルス信号ｏｕｔのトランジェントを制御することを特徴としている。
【００３２】
ここで、本実施例１に係るレベルシフト回路１０Ａにおいて、直流電圧ｉｎ１の電圧値（入力ノードＮｉｎ１の電圧値）によって出力信号ｏｕｔのトランジェントを制御できる原理について、図２の波形図を用いて説明する。ここでは、直流電圧ｉｎ１の電圧値を例えば５Ｖに設定するものとし、電圧値を３Ｖに設定する場合と対比して説明する。
【００３３】
直流電圧ｉｎ１の電圧値として５Ｖが第１の回路部１１側の入力ノードＮｉｎ１に与えられている場合は、３Ｖが与えられている場合に比べて第１の回路部１１側の第１のトランジスタ１１１のオン抵抗が低くなる。その結果、第２の回路部１２側の第３のトランジスタ１２３のオン抵抗が低くなる。したがって、直流電圧ｉｎ１の電圧値として５Ｖが入力されている場合の方が、３Ｖが入力されている場合よりも出力パルス信号ｏｕｔの立ち上がりのトランジェントが早くなる。
【００３４】
このことから、入力パルス信号ｉｎ２をレベルシフトする際に、第１の回路部１１の入力ノードＮｉｎ１に入力される直流電圧ｉｎ１の電圧値によって出力パルス信号ｏｕｔの立ち上がりのトランジェントを制御できることがわかる。すなわち、入力パルス信号ｉｎ２が高レベルから低レベルへ遷移する際の入力ノードＮｉｎ１の電圧値に応じて出力パルス信号ｏｕｔの立ち上がりのトランジェントが決まる。
【００３５】
因みに、図２の波形図における出力パルス信号ｏｕｔの立ち上がり波形において、直流電圧ｉｎ１の電圧値が５Ｖの場合を実線で示し、直流電圧ｉｎ１の電圧値が３Ｖの場合を一点鎖線で示している。
【００３６】
上述したように、実施例１に係るレベルシフト回路１０Ａは、第１のトランジスタ１１１，１２１と第２のトランジスタ１１２，１２２との間に、第２の回路部１２または第１の回路部１１の出力で制御される第３のトランジスタ１１３，１２３が接続されている。したがって、正側電源ｖｄｄから負側電源ｖｓｓへの貫通パスが形成されないために貫通電流を抑えることができる。
【００３７】
しかも、第１の入力信号ｉｎ１として入力される直流電圧ｉｎ１の電圧値によって出力パルス信号ｏｕｔの立ち上がりのトランジェントを制御できる。したがって、直流電圧ｉｎ１の電圧値の設定によって出力パルス信号ｏｕｔの立ち上がりのトランジェントの制御の自由度を高めることができる。
【００３８】
［１−２．実施例２］
図３は、実施例２に係るレベルシフト回路の構成の一例を示す回路図である。図３に示すように、本実施例２に係るレベルシフト回路１０Ｂは、第１電源（例えば、正側電源ｖｄｄ）と第２電源（例えば、負側電源ｖｓｓ）との間に並列に接続された第１，第２の回路部回路部２１，２２を有している。
【００３９】
第１の回路部２１は、ゲート電極が共通接続されて入力ノードＮｉｎ１となる互いに逆導電型の第１，第２のトランジスタ２１１，２１２と、これら第１，第２のトランジスタ２１１，２１２間に接続された第３のトランジスタ２１３とを有している。ここでは、一例として、第１，第３のトランジスタ２１１，２１３としてＮチャネルのトランジスタを用い、第２のトランジスタ２１２としてＰチャネルのトランジスタを用いている。
【００４０】
第２の回路部２２も第１の回路部２１と同じ回路構成となっている。すなわち、第２の回路部２２は、ゲート電極が共通接続されて入力ノードＮｉｎ２となる第１，第２のトランジスタ２２１，２２２と、これら第１，第２のトランジスタ２２１，２２２間に接続された第３のトランジスタ２２３とを有している。ここでも、第１，第３のトランジスタ２２１，２２３としてＮチャネルのトランジスタを用い、第２のトランジスタ２２２としてＰチャネルのトランジスタを用いている。
【００４１】
第１の入力信号ｉｎ１は、第１の回路部２１の第１，第２のトランジスタ２１１，２１２のゲート共通接続ノードである入力ノードＮｉｎ１に入力される。第２のトランジスタ２１２と第３のトランジスタ２１３とはドレイン電極が共通に接続されており、このドレイン共通接続ノードが第１の回路部２１の出力ノードＮｏｕｔ１となる。
【００４２】
第２の入力信号ｉｎ２は、第２の回路部２２の第１，第２のトランジスタ２２１，２２２のゲート共通接続ノードである入力ノードＮｉｎ２に入力される。第２のトランジスタ２２１と第３のトランジスタ２２３とはドレイン電極が共通に接続されており、このドレイン共通接続ノードが第２の回路部２２の出力ノードＮｏｕｔ２となる。
【００４３】
そして、第１の回路部２１側の第３のトランジスタ２１３は、ゲート電極が第２の回路部２２の出力ノードＮｏｕｔ２に接続されている。また、第２の回路部２２側の第３のトランジスタ２２３は、ゲート電極が第１の回路部２１の出力ノードＮｏｕｔ１に接続されている。第２の回路部２２の出力ノードＮｏｕｔ２は、本レベルシフト回路１０Ｂの出力ノードとなる。この出力ノードＮｏｕｔ２から本レベルシフト回路１０Ｂの出力信号ｏｕｔが導出される。
【００４４】
上記構成の実施例２に係るレベルシフト回路１０Ｂにおいても、実施例１に係るレベルシフト回路１０Ａの場合と同様に、第１の入力信号ｉｎ１として、電圧値が任意に設定可能な直流電圧ｉｎ１が入力される。一方、第２の入力信号ｉｎ２として、例えば０Ｖ−３Ｖの振幅のローアクティブのパルス信号（入力パルス信号ｉｎ２）が入力される。
【００４５】
レベルシフト回路１０Ｂは、入力パルス信号ｉｎ２の低レベル期間をレベルシフト期間として、ｖｓｓ−３Ｖの振幅（第１振幅）のパルス信号ｉｎ２を、ｖｓｓ−ｖｄｄの振幅（第２振幅）のパルス信号にレベルシフト（レベル変換）する。そして、レベルシフト回路１０Ｂは、レベルシフトしたｖｓｓ−ｖｄｄの振幅のパルス信号を出力パルス信号ｏｕｔとして出力する。
【００４６】
本実施例２に係るレベルシフト回路１０Ｂにおいても、実施例１に係るレベルシフト回路１０Ａの場合と同様に、第１の入力信号ｉｎ１として直流電圧を入力し、当該直流電圧ｉｎ１の電圧値によって出力パルス信号ｏｕｔのトランジェントを制御する。
【００４７】
ここで、本実施例２に係るレベルシフト回路１０Ｂにおいて、直流電圧ｉｎ１の電圧値（入力ノードＮｉｎ１の電圧値）によって出力信号ｏｕｔのトランジェントを制御できる原理について、図４の波形図を用いて説明する。ここでは、直流電圧ｉｎ１の電圧値を例えば３Ｖに設定するものとし、電圧値を５Ｖに設定する場合と対比して説明する。
【００４８】
直流電圧ｉｎ１の電圧値として３Ｖが第１の回路部２１側の入力ノードＮｉｎ１に与えられている場合は、５Ｖが与えられている場合に比べて第１の回路部２１側の第２のトランジスタ２１２のオン抵抗が低くなる。その結果、第２の回路部２２側の第３のトランジスタ２２３のオン抵抗が低くなる。したがって、直流電圧ｉｎ１の電圧値として３Ｖが入力されている場合の方が、５Ｖが入力されている場合よりも出力パルス信号ｏｕｔの立ち下がりのトランジェントが早くなる。
【００４９】
このことから、第１の入力信号ｉｎ１として入力される直流電圧ｉｎ１の電圧値によって出力パルス信号ｏｕｔの立ち下がりのトランジェントを制御することができることがわかる。すなわち、入力パルス信号ｉｎ２が低レベルから高レベルへ遷移する際の入力ノードＮｉｎ１の電圧値に応じて出力パルス信号ｏｕｔの立ち下がりのトランジェントが決まる。
【００５０】
因みに、図４の波形図における出力パルス信号ｏｕｔの立ち下がり波形において、直流電圧ｉｎ１の電圧値が３Ｖの場合を実線で示し、直流電圧ｉｎ１の電圧値が５Ｖの場合を一点鎖線で示している。
【００５１】
上述したように、実施例２に係るレベルシフト回路１０Ｂは、第１のトランジスタ２１１，２２１と第２のトランジスタ２１２，２２２との間に、第２の回路部２２または第１の回路部２１の出力で制御される第３のトランジスタ２１３，２２３が接続されている。したがって、正側電源ｖｄｄから負側電源ｖｓｓへの貫通パスが形成されないために貫通電流を抑えることができる。
【００５２】
しかも、第１の入力信号ｉｎ１として入力される直流電圧ｉｎ１の電圧値によって出力パルス信号ｏｕｔの立ち下がりのトランジェントを制御できる。したがって、直流電圧ｉｎ１の電圧値の設定によって出力パルス信号ｏｕｔの立ち下がりのトランジェントの制御の自由度を高めることができる。
【００５３】
以上説明したように、実施例１，２に係るレベルシフト回路１０Ａ，１０Ｂは、第２の回路部１２の入力ノードＮｉｎ２に入力されるｖｓｓ−３Ｖの振幅の入力パルス信号ｉｎ２を、ｖｓｓ−ｖｄｄの振幅の出力パルス信号ｏｕｔにレベルシフトする。そして、第１の回路部１１の入力ノードＮｉｎ１に入力される直流電圧ｉｎ１の電圧値によって出力パルス信号ｏｕｔのトランジェントを制御するようにしている。
【００５４】
より具体的には、実施例１に係るレベルシフト回路１０Ａは、入力パルス信号ｉｎ２が高レベルから低レベルへ遷移する際の入力ノードＮｉｎ１の電圧値に応じて出力パルス信号ｏｕｔの立ち上がりのトランジェントを制御するようにしている。また、実施例２に係るレベルシフト回路１０Ｂは、入力パルス信号ｉｎ２が低レベルから高レベルへ遷移する際の入力ノードＮｉｎ１の電圧値に応じて出力パルス信号ｏｕｔの立ち下がりのトランジェントを制御するようにしている。
【００５５】
そして、実施例１，２に係るレベルシフト回路１０Ａ，１０Ｂは、その回路構成の違い（図１、図３参照）により、入力ノードＮｉｎ１の電圧値によって立ち上がりのトランジェントを制御するか、立ち下がりのトランジェントを制御するかが決まるようになっている。
【００５６】
［１−３．実施例３］
実施例１，２に係るレベルシフト回路１０Ａ，１０Ｂの場合は、第１の入力信号ｉｎ１として直流電圧を入力し、当該直流電圧ｉｎ１の電圧値によって出力パルス信号ｏｕｔのトランジェントを制御するようにしている。
【００５７】
これに対して、実施例３に係るレベルシフト回路は、実施例１に係るレベルシフト回路１０Ａと同じ回路構成において、第１の回路部１１側の入力ノードＮｉｎ１に入力される入力パルス信号ｉｎ１に対してレベルシフトを行う。より具体的には、ｖｓｓ−３Ｖの振幅の入力パルス信号ｉｎ１を、ｖｓｓ−ｖｄｄの振幅の出力パルス信号ｏｕｔにレベルシフトする。
【００５８】
そして、第２の回路部１２側の入力ノードＮｉｎ２に対して、入力パルス信号ｉｎ１と逆相のパルス信号ｉｎ２を入力し、当該パルス信号ｉｎ２の振幅、即ち入力ノードＮｉｎ２の電圧値によって出力パルス信号ｏｕｔのトランジェントを制御するようにする。
【００５９】
ここで、本実施例３に係るレベルシフト回路において、パルス信号ｉｎ２の振幅（入力ノードＮｉｎ２の電圧値）によって出力信号ｏｕｔのトランジェントを制御できる原理について、図５の波形図を用いて説明する。ここでは、入力パルス信号ｉｎ１の振幅（例えば、０Ｖ−３Ｖ）よりもパルス信号ｉｎ２（ｘｉｎ１）の振幅（例えば、０Ｖ−５Ｖ）が大きい振幅関係に設定されているものとして説明する。
【００６０】
出力パルス信号ｏｕｔの立ち上がる遷移タイミングでの動作時では、パルス信号ｉｎ２が高レベル（５Ｖ）から低レベル（０Ｖ）に遷移し、入力ノードＮｉｎ２の電圧値が０Ｖとなるために、パルス信号ｉｎ２が３Ｖから０Ｖに遷移する場合と変わらない。したがって、出力パルス信号ｏｕｔの立ち上がりのトランジェントは、パルス信号ｉｎ２が３Ｖから０Ｖに遷移する場合と同じである。
【００６１】
一方、出力パルス信号ｏｕｔの立ち下がる遷移タイミングでの動作時では、パルス信号ｉｎ２が低レベル（０Ｖ）から高レベル（５Ｖ）に遷移し、入力ノードＮｉｎ２の電圧値が５Ｖとなるために、図１において、第２の回路部１２側の第１のトランジスタ１２１のオン抵抗が、パルス信号ｉｎ２が０Ｖから３Ｖに遷移する場合に比べて低くなる。したがって、出力パルス信号ｏｕｔの立ち下がり時の回路動作が速くなるために、出力パルス信号ｏｕｔの立ち下がりのトランジェントが早くなる。
【００６２】
因みに、図５の波形図における出力パルス信号ｏｕｔの立ち下がり波形において、入力ノードＮｉｎ２の電圧値が５Ｖの場合を実線で示し、入力ノードＮｉｎ２の電圧値が３Ｖの場合を一点鎖線で示している。
【００６３】
上述したように、実施例３に係るレベルシフト回路によれば、入力ノードＮｉｎ２の電圧値によって出力パルス信号ｏｕｔの立ち下がりのトランジェントを制御できる。したがって、パルス信号ｉｎ２の振幅の設定によって出力パルス信号ｏｕｔの立ち下がりのトランジェントの制御の自由度を高めることができる。また、実施例１の場合と同様に、貫通電流を抑えることもできる利点もある。
【００６４】
［１−４．実施例４］
実施例３に係るレベルシフト回路は、第１の回路部１１の入力ノードＮｉｎ１に入力される入力パルス信号ｉｎ１に対してレベルシフトを行うとともに、入力ノードＮｉｎ２の電圧値によって出力パルス信号ｏｕｔのトランジェントを制御するようにしている。
【００６５】
これに対して、実施例４に係るレベルシフト回路は、実施例１に係るレベルシフト回路１０Ａと同じ回路構成において、第２の回路部１２側の入力ノードＮｉｎ２に入力される入力パルス信号ｉｎ２に対してレベルシフトを行う。より具体的には、ｖｓｓ−３Ｖの振幅の入力パルス信号ｉｎ２を、ｖｓｓ−ｖｄｄの振幅の出力パルス信号ｏｕｔにレベルシフトする。
【００６６】
そして、第１の回路部１１側の入力ノードＮｉｎ１に対して、入力パルス信号ｉｎ２と逆相のパルス信号ｉｎ１を入力し、当該パルス信号ｉｎ１の振幅、即ち入力ノードＮｉｎ１の電圧値によって出力パルス信号ｏｕｔのトランジェントを制御するようにする。
【００６７】
ここで、本実施例４に係るレベルシフト回路において、パルス信号ｉｎ１の振幅（入力ノードＮｉｎ１の電圧値）によって出力信号ｏｕｔのトランジェントを制御できる原理について、図６の波形図を用いて説明する。ここでは、入力パルス信号ｉｎ２の振幅（例えば、０Ｖ−３Ｖ）よりもパルス信号ｉｎ１（ｘｉｎ２）の振幅（例えば、０Ｖ−５Ｖ）が大きい振幅関係に設定されているものとして説明する。
【００６８】
出力パルス信号ｏｕｔの立ち上がる遷移タイミングでの動作時では、パルス信号ｉｎ１が低レベル（０Ｖ）から高レベル（５Ｖ）に遷移し、入力ノードＮｉｎ１の電圧値が５Ｖとなるために、図１において、第１の回路部１１側の第１のトランジスタ１１１のオン抵抗が、パルス信号ｉｎ１が０Ｖから３Ｖに遷移する場合に比べて低くなる。したがって、出力パルス信号ｏｕｔの立ち上がり時の回路動作が速くなるために、出力パルス信号ｏｕｔの立ち上がりのトランジェントが早くなる。
【００６９】
因みに、図６の波形図における出力パルス信号ｏｕｔの立ち上がり波形において、入力ノードＮｉｎ１の電圧値が５Ｖの場合を実線で示し、入力ノードＮｉｎ１の電圧値が３Ｖの場合を一点鎖線で示している。
【００７０】
一方、出力パルス信号ｏｕｔの立ち下がる遷移タイミングでの動作時では、パルス信号ｉｎ１が高レベル（５Ｖ）から低レベル（０Ｖ）に遷移し、入力ノードＮｉｎ１の電圧値が０Ｖとなるために、パルス信号ｉｎ１が３Ｖから０Ｖに遷移する場合と変わらない。したがって、出力パルス信号ｏｕｔの立ち下がりのトランジェントは、パルス信号ｉｎ１が３Ｖから０Ｖに遷移する場合と同じである。
【００７１】
上述したように、実施例４に係るレベルシフト回路によれば、入力ノードＮｉｎ１の電圧値によって出力パルス信号ｏｕｔの立ち上がりのトランジェントを制御できる。したがって、パルス信号ｉｎ１の振幅の設定によって出力パルス信号ｏｕｔの立ち上がりのトランジェントの制御の自由度を高めることができる。また、実施例１の場合と同様に、貫通電流を抑えることもできる利点もある。
【００７２】
以上説明したように、実施例３／４に係るレベルシフト回路は、入力ノードＮｉｎ１／Ｎｉｎ２に入力されるｖｓｓ−３Ｖの振幅の入力パルス信号ｉｎ１／ｉｎ２を、ｖｓｓ−ｖｄｄの振幅の出力パルス信号ｏｕｔにレベルシフトする。そして、入力ノードＮｉｎ２／Ｎｉｎ１に入力されるパルス信号ｉｎ２／ｉｎ１の振幅によって出力パルス信号ｏｕｔのトランジェントを制御するようにしている。
【００７３】
より具体的には、実施例３に係るレベルシフト回路は、入力パルス信号ｉｎ１が高レベルから低レベルへ遷移する際の入力ノードＮｉｎ２の電圧値によって出力パルス信号ｏｕｔの立ち下がりのトランジェントを制御するようにしている。また、実施例４に係るレベルシフト回路は、入力パルス信号ｉｎ２が低レベルから高レベルへ遷移する際の入力ノードＮｉｎ１の電圧値によって出力パルス信号ｏｕｔの立ち上がりのトランジェントを制御するようにしている。
【００７４】
そして、実施例３，４に係るレベルシフト回路は、振幅が可変なパルス信号を入力する対象を第２の回路部１２にするか、第１の回路部１１にするかにより、立ち下がりおよび立ち上がりのいずれのトランジェントを制御するかが決まるようになっている。
【００７５】
実施例１乃至４に係るレベルシフト回路は、各種の電子機器、例えば平面型（フラットパネル型）表示装置を用いた電子機器において、当該表示装置に搭載されるレベルシフト回路として用いて好適なものである。表示装置では、例えば、表示パネル外から入力される第１振幅のパルス信号を表示部の駆動に必要な第２振幅のパルス信号にレベルシフトしたり、表示パネル上において第１振幅のパルス信号を第２振幅のパルス信号にレベルシフトしたりする等の用途に用いられる。
【００７６】
＜２．表示装置＞
続いて、実施例１乃至４に係るレベルシフト回路を用いる電子機器、例えばアクティブマトリクス型表示装置について説明する。ここでは、一例として、実施例１乃至４に係るレベルシフト回路を用いる表示装置として有機ＥＬ（electro luminescence）表示装置を例に挙げて説明するものとする。有機ＥＬ表示装置は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である有機ＥＬ素子を画素（画素回路）の発光素子として用いる。
【００７７】
［２−１．システム構成］
図７は、実施例１乃至４に係るレベルシフト回路を用いるアクティブマトリクス型有機ＥＬ表示装置の構成の概略を示すシステム構成図である。
【００７８】
図７に示すように、有機ＥＬ表示装置３０は、有機ＥＬ素子を含む複数の画素４０と、当該画素４０が行列状に２次元配置された画素アレイ部５０と、当該画素アレイ部５０の周辺に配置された駆動部とを有する構成となっている。駆動部は、例えば、書込み走査回路６０、電源供給走査回路７０および信号出力回路８０からなり、画素アレイ部５０の各画素４０を駆動する。
【００７９】
ここで、有機ＥＬ表示装置３０がカラー表示対応の場合は、１つの画素は複数の副画素（サブピクセル）から構成され、この副画素が画素４０に相当することになる。より具体的には、カラー表示用の表示装置では、１つの画素は、赤色光（Ｒ）を発光する副画素、緑色光（Ｇ）を発光する副画素、青色光（Ｂ）を発光する副画素の３つの副画素から構成される。
【００８０】
ただし、１つの画素としては、ＲＧＢの３原色の副画素の組み合わせに限られるものではなく、３原色の副画素にさらに１色あるいは複数色の副画素を加えて１つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色光（Ｗ）を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。
【００８１】
画素アレイ部５０には、ｍ行ｎ列の画素４０の配列に対して、行方向（画素行の画素の配列方向）に沿って走査線５１−１〜５１−ｍと電源供給線５２−１〜５２−ｍとが画素行ごとに配線されている。さらに、列方向（画素列の画素の配列方向）に沿って信号線５３−１〜５３−ｎが画素列ごとに配線されている。
【００８２】
走査線５１−１〜５１−ｍは、書込み走査回路６０の対応する行の出力端にそれぞれ接続されている。電源供給線５２−１〜５２−ｍは、電源供給走査回路７０の対応する行の出力端にそれぞれ接続されている。信号線５３−１〜５３−ｎは、信号出力回路８０の対応する列の出力端にそれぞれ接続されている。
【００８３】
画素アレイ部５０は、通常、ガラス基板などの透明絶縁基板上に形成されている。これにより、有機ＥＬ表示装置３０は、平面型（フラット型）のパネル構造となっている。画素アレイ部５０の各画素４０の駆動回路は、アモルファスシリコンＴＦＴまたは低温ポリシリコンＴＦＴを用いて形成することができる。低温ポリシリコンＴＦＴを用いる場合には、書込み走査回路６０、電源供給走査回路７０および信号出力回路８０についても、画素アレイ部５０を形成する表示パネル（基板）９０上に実装することができる。
【００８４】
書込み走査回路６０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ等によって構成されている。この書込み走査回路６０は、画素アレイ部５０の各画素４０への映像信号の書込みに際して、走査線５１−１〜５１−ｍに順次書込み走査信号ＷＳ（ＷＳ１〜ＷＳｍ）を供給することによって画素アレイ部５０の各画素４０を行単位で順番に走査（線順次走査）する。
【００８５】
電源供給走査回路７０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ等によって構成されている。この電源供給走査回路７０は、書込み走査回路６０による線順次走査に同期して、第１電源電位Ｖｃｃｐと当該第１電源電位Ｖｃｃｐよりも低い第２電源電位Ｖｉｎｉで切り替わる電源電位ＤＳ（ＤＳ１〜ＤＳｍ）を電源供給線５２−１〜５２−ｍに供給する。電源電位ＤＳのＶｃｃｐ／Ｖｉｎｉは、その電位の切替えによって画素４０の発光／非発光の制御を行なう。
【００８６】
信号出力回路８０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖｓｉｇを選択的に出力する。信号出力回路８０から出力される信号電圧Ｖｓｉｇ／基準電圧Ｖｏｆｓは、信号線５３−１〜５３−ｎを介して画素アレイ部５０の各画素４０に対して行単位で書き込まれる。すなわち、信号出力回路８０は、信号電圧Ｖｓｉｇを行（ライン）単位で書き込む線順次書き込みの駆動形態を採っている。
【００８７】
（画素回路）
図８は、画素（画素回路）４０の具体的な回路構成を示す回路図である。
【００８８】
図８に示すように、画素４０は、有機ＥＬ素子４１と、当該有機ＥＬ素子４１を駆動する駆動回路とによって構成されている。有機ＥＬ素子４１は、全ての画素４０に対して共通に配線（いわゆる、ベタ配線）された共通電源供給線５４にカソード電極が接続されている。
【００８９】
有機ＥＬ素子４１を駆動する駆動回路は、駆動トランジスタ４２、書込みトランジスタ４３および保持容量４４を有する構成となっている。ここでは、駆動トランジスタ４２および書込みトランジスタ４３としてＮチャネル型のＴＦＴを用いている。ただし、駆動トランジスタ４２および書込みトランジスタ４３の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
【００９０】
なお、駆動トランジスタ４２および書込みトランジスタ４３としてＮチャネル型のＴＦＴを用いると、アモルファスシリコン（ａ−Ｓｉ）プロセスを用いることができる。ａ−Ｓｉプロセスを用いることで、ＴＦＴを作成する基板の低コスト化、ひいては本有機ＥＬ表示装置３０の低コスト化を図ることが可能になる。
【００９１】
駆動トランジスタ４２は、一方の電極（ソース／ドレイン電極）が有機ＥＬ素子４１のアノード電極に接続され、他方の電極（ドレイン／ソース電極）が電源供給線５２（５２−１〜５２−ｍ）に接続されている。
【００９２】
書込みトランジスタ４３は、一方の電極（ソース／ドレイン電極）が信号線５３（５３−１〜５３−ｎ）に接続され、他方の電極（ドレイン／ソース電極）が駆動トランジスタ４２のゲート電極に接続されている。また、書込みトランジスタ４３のゲート電極は、走査線５１（５１−１〜５１−ｍ）に接続されている。
【００９３】
駆動トランジスタ４２および書込みトランジスタ４３において、一方の電極とは、ソース／ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、ドレイン／ソース領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。
【００９４】
保持容量４４は、一方の電極が駆動トランジスタ４２のゲート電極に接続され、他方の電極が駆動トランジスタ４２の他方の電極および有機ＥＬ素子４１のアノード電極に接続されている。
【００９５】
なお、有機ＥＬ素子４１の駆動回路としては、駆動トランジスタ４２および書込みトランジスタ４３の２つのトランジスタと保持容量４４の１つの容量素子とからなる回路構成のものに限られるものではない。例えば、一方の電極が有機ＥＬ素子４１のアノード電極に、他方の電極が固定電位にそれぞれ接続されることで、有機ＥＬ素子４１の容量不足分を補う補助容量を必要に応じて設けた回路構成を採ることも可能である。
【００９６】
上記構成の画素４０において、書込みトランジスタ４３は、書込み走査回路６０から走査線５１を通してゲート電極に印加されるＨｉｇｈアクティブの書込み走査信号ＷＳに応答して導通状態となる。これにより、書込みトランジスタ４３は、信号線５３を通して信号出力回路８０から供給される輝度情報に応じた映像信号の信号電圧Ｖｓｉｇまたは基準電圧Ｖｏｆｓをサンプリングして画素４０内に書き込む。この書き込まれた信号電圧Ｖｓｉｇまたは基準電圧Ｖｏｆｓは、駆動トランジスタ４２のゲート電極に印加されるとともに保持容量４４に保持される。
【００９７】
駆動トランジスタ４２は、電源供給線５２（５２−１〜５２−ｍ）の電位ＤＳが第１電源電位Ｖｃｃｐにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ４２は、電源供給線５２から電流の供給を受けて有機ＥＬ素子４１を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ４２は、飽和領域で動作することにより、保持容量４４に保持された信号電圧Ｖｓｉｇの電圧値に応じた電流値の駆動電流を有機ＥＬ素子４１に供給し、当該有機ＥＬ素子４１を電流駆動することによって発光させる。
【００９８】
駆動トランジスタ４２はさらに、電源電位ＤＳが第１電源電位Ｖｃｃｐから第２電源電位Ｖｉｎｉに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作する。これにより、駆動トランジスタ４２は、有機ＥＬ素子４１への駆動電流の供給を停止し、有機ＥＬ素子４１を非発光状態にする。すなわち、駆動トランジスタ４２は、有機ＥＬ素子４１の発光／非発光を制御するトランジスタとしての機能をも併せ持っている。
【００９９】
この駆動トランジスタ４２のスイッチング動作により、有機ＥＬ素子４１が非発光状態となる期間（非発光期間）を設け、有機ＥＬ素子４１の発光期間と非発光期間の割合（デューティ）を制御する。このデューティ制御により、１フレーム期間に亘って画素が発光することに伴う残像ボケを低減できるために、特に動画の画品位をより優れたものとすることができる。
【０１００】
ここで、信号出力回路８０から信号線５３を通して選択的に供給される基準電圧Ｖｏｆｓは、輝度情報に応じた映像信号の信号電圧Ｖｓｉｇの基準となる電位（例えば、映像信号の黒レベルに相当する電位）である。
【０１０１】
電源供給走査回路７０から電源供給線５２を通して選択的に供給される第１，第２電源電位Ｖｃｃｐ，Ｖｉｎｉのうち、第１電源電位Ｖｃｃｐは有機ＥＬ素子４１を発光駆動する駆動電流を駆動トランジスタ４２に供給するための電源電位である。また、第２電源電位Ｖｉｎｉは、有機ＥＬ素子４１に対して逆バイアスを掛けるための電源電位である。この第２電源電位Ｖｉｎｉは、基準電圧Ｖｏｆｓよりも低い電位、例えば、駆動トランジスタ４２の閾値電圧をＶｔｈとするときＶｏｆｓ−Ｖｔｈよりも低い電位、好ましくはＶｏｆｓ−Ｖｔｈよりも十分に低い電位に設定される。
【０１０２】
［２−２．回路動作］
次に、上記構成の画素４０が行列状に２次元配置されてなる有機ＥＬ表示装置３０の回路動作について、図９のタイミング波形図を基に図１０および図１１の動作説明図を用いて説明する。
【０１０３】
なお、図１０および図１１の動作説明図では、図面の簡略化のために、書込みトランジスタ４３をスイッチのシンボルで図示している。また、有機ＥＬ素子４１の等価容量２５についても図示している。
【０１０４】
図９のタイミング波形図には、走査線５１（５１−１〜５１−ｍ）の電位（書込み走査信号）ＷＳの変化、電源供給線５２（５２−１〜５２−ｍ）の電位ＤＳの変化、信号線５３（５３−１〜５３−ｎ）の電位の変化（Ｖｏｆｓ／Ｖｓｉｇ）の変化を示している。図９のタイミング波形図にはさらに、駆動トランジスタ４２のゲート電位Ｖｇおよびソース電位Ｖｓの変化も示している。
【０１０５】
〔前フレームの発光期間〕
図９のタイミング波形図において、時刻ｔ１１以前は、前のフレーム（フィールド）における有機ＥＬ素子４１の発光期間となる。この前フレームの発光期間では、電源供給線５２の電位ＤＳが第１電源電位（以下、「高電位」と記述する）Ｖｃｃｐにあり、また、書込みトランジスタ４３が非導通状態にある。
【０１０６】
このとき、駆動トランジスタ４２は飽和領域で動作するように設計されている。これにより、図１０（Ａ）に示すように、駆動トランジスタ４２のゲート−ソース間電圧Ｖｇｓに応じた駆動電流（ドレイン−ソース間電流）Ｉｄｓが、電源供給線５２から駆動トランジスタ４２を通して有機ＥＬ素子４１に供給される。よって、有機ＥＬ素子４１が駆動電流Ｉｄｓの電流値に応じた輝度で発光する。
【０１０７】
〔閾値補正準備期間〕
時刻ｔ１１になると、線順次走査の新しいフレーム（現フレーム）に入る。そして、図１０（Ｂ）に示すように、電源供給線５２の電位ＤＳが高電位Ｖｃｃｐから、信号線５３の基準電圧Ｖｏｆｓに対してＶｏｆｓ−Ｖｔｈよりも十分に低い第２電源電位（以下、「低電位」と記述する）Ｖｉｎｉに切り替わる。
【０１０８】
ここで、有機ＥＬ素子４１の閾値電圧をＶｔｈｅｌ、共通電源供給線５４の電位（カソード電位）をＶｃａｔｈとする。このとき、低電位ＶｉｎｉをＶｉｎｉ＜Ｖｔｈｅｌ＋Ｖｃａｔｈとすると、駆動トランジスタ４２のソース電位Ｖｓが低電位Ｖｉｎｉにほぼ等しくなるために、有機ＥＬ素子４１は逆バイアス状態となって消光する。
【０１０９】
次に、時刻ｔ１２で走査線５１の電位ＷＳが低電位側から高電位側に遷移することで、図１０（Ｃ）に示すように、書込みトランジスタ４３が導通状態となる。このとき、信号出力回路８０から信号線５３に対して基準電圧Ｖｏｆｓが供給されているために、駆動トランジスタ４２のゲート電位Ｖｇが基準電圧Ｖｏｆｓになる。また、駆動トランジスタ４２のソース電位Ｖｓは、基準電圧Ｖｏｆｓよりも十分に低い電位Ｖｉｎｉにある。
【０１１０】
このとき、駆動トランジスタ４２のゲート−ソース間電圧ＶｇｓはＶｏｆｓ−Ｖｉｎｉとなる。ここで、Ｖｏｆｓ−Ｖｉｎｉが駆動トランジスタ４２の閾値電圧Ｖｔｈよりも大きくないと、後述する閾値補正処理を行うことができないために、Ｖｏｆｓ−Ｖｉｎｉ＞Ｖｔｈなる電位関係に設定する必要がある。
【０１１１】
このように、駆動トランジスタ４２のゲート電位Ｖｇを基準電圧Ｖｏｆｓに、ソース電位Ｖｓを低電位Ｖｉｎｉにそれぞれ固定して（確定させて）初期化する処理が、後述する閾値補正処理を行う前の準備（閾値補正準備）の処理である。したがって、基準電圧Ｖｏｆｓおよび低電位Ｖｉｎｉが、駆動トランジスタ４２のゲート電位Ｖｇおよびソース電位Ｖｓの各初期化電位となる。
【０１１２】
〔閾値補正期間〕
次に、時刻ｔ１３で、図１０（Ｄ）に示すように、電源供給線５２の電位ＤＳが低電位Ｖｉｎｉから高電位Ｖｃｃｐに切り替わると、駆動トランジスタ４２のゲート電位Ｖｇが保たれた状態で閾値補正処理が開始される。すなわち、ゲート電位Ｖｇから駆動トランジスタ４２の閾値電圧Ｖｔｈを減じた電位に向けて駆動トランジスタ４２のソース電位Ｖｓが上昇を開始する。
【０１１３】
ここでは、便宜上、駆動トランジスタ４２のゲート電極の初期化電位Ｖｏｆｓを基準として、当該初期化電位Ｖｏｆｓから駆動トランジスタ４２の閾値電圧Ｖｔｈを減じた電位に向けてソース電位Ｖｓを変化させる処理を閾値補正処理と呼んでいる。この閾値補正処理が進むと、やがて、駆動トランジスタ４２のゲート−ソース間電圧Ｖｇｓが駆動トランジスタ４２の閾値電圧Ｖｔｈに収束する。この閾値電圧Ｖｔｈに相当する電圧は保持容量４４に保持される。
【０１１４】
なお、閾値補正処理を行う期間（閾値補正期間）において、電流が専ら保持容量４４側に流れ、有機ＥＬ素子４１側には流れないようにするためには、有機ＥＬ素子４１をカットオフ状態とする必要がある。そのために、共通電源供給線５４の電位（カソード電位）Ｖｃａｔｈを、有機ＥＬ素子４１をカットオフ状態となるような電位に設定しておくこととする。
【０１１５】
次に、時刻ｔ１４で走査線５１の電位ＷＳが低電位側に遷移することで、図１１（Ａ）に示すように、書込みトランジスタ４３が非導通状態となる。このとき、駆動トランジスタ４２のゲート電極が信号線５３から電気的に切り離されることによってフローティング状態になる。しかし、ゲート−ソース間電圧Ｖｇｓが駆動トランジスタ４２の閾値電圧Ｖｔｈに等しいために、当該駆動トランジスタ４２はカットオフ状態にある。したがって、駆動トランジスタ４２にドレイン−ソース間電流Ｉｄｓは流れない。
【０１１６】
〔信号書込み＆移動度補正期間〕
次に、時刻ｔ１５で、図１１（Ｂ）に示すように、信号線５３の電位が基準電圧Ｖｏｆｓから映像信号の信号電圧Ｖｓｉｇに切り替わる。続いて、時刻ｔ１６で、走査線５１の電位ＷＳが高電位側に遷移することで、図１１（Ｃ）に示すように、書込みトランジスタ４３が導通状態になって映像信号の信号電圧Ｖｓｉｇをサンプリングして画素４０内に書き込む。
【０１１７】
この書込みトランジスタ４３による信号電圧Ｖｓｉｇの書込みにより、駆動トランジスタ４２のゲート電位Ｖｇが信号電圧Ｖｓｉｇとなる。そして、映像信号の信号電圧Ｖｓｉｇによる駆動トランジスタ４２の駆動の際に、当該駆動トランジスタ４２の閾値電圧Ｖｔｈが保持容量４４に保持された閾値電圧Ｖｔｈに相当する電圧と相殺される。この閾値キャンセルの原理の詳細については後述する。
【０１１８】
このとき、有機ＥＬ素子４１はカットオフ状態（ハイインピーダンス状態）にある。したがって、映像信号の信号電圧Ｖｓｉｇに応じて電源供給線５２から駆動トランジスタ４２に流れる電流（ドレイン−ソース間電流Ｉｄｓ）は有機ＥＬ素子４１の等価容量２５に流れ込み、当該等価容量２５の充電が開始される。
【０１１９】
有機ＥＬ素子４１の等価容量２５の充電により、駆動トランジスタ４２のソース電位Ｖｓが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ４２の閾値電圧Ｖｔｈの画素ごとのばらつきがキャンセルされており、駆動トランジスタ４２のドレイン−ソース間電流Ｉｄｓは当該駆動トランジスタ４２の移動度μに依存したものとなる。
【０１２０】
ここで、映像信号の信号電圧Ｖｓｉｇに対する保持容量４４の保持電圧Ｖｇｓの比率、即ち書込みゲインＧが１（理想値）であると仮定する。すると、駆動トランジスタ４２のソース電位ＶｓがＶｏｆｓ−Ｖｔｈ＋ΔＶの電位まで上昇することで、駆動トランジスタ４２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶとなる。
【０１２１】
すなわち、駆動トランジスタ４２のソース電位Ｖｓの上昇分ΔＶは、保持容量４４に保持された電圧（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ）から差し引かれるように、換言すれば、保持容量４４の充電電荷を放電するように作用し、負帰還がかけられたことになる。したがって、ソース電位Ｖｓの上昇分ΔＶは負帰還の帰還量となる。
【０１２２】
このように、駆動トランジスタ４２に流れるドレイン−ソース間電流Ｉｄｓに応じた帰還量ΔＶでゲート‐ソース間電圧Ｖｇｓに負帰還をかけることで、駆動トランジスタ４２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消すことができる。この打ち消す処理が、駆動トランジスタ４２の移動度μの画素ごとのばらつきを補正する移動度補正処理である。
【０１２３】
より具体的には、駆動トランジスタ４２のゲート電極に書き込まれる映像信号の信号振幅Ｖｉｎ（＝Ｖｓｉｇ−Ｖｏｆｓ）が高いほどドレイン−ソース間電流Ｉｄｓが大きくなるために、負帰還の帰還量ΔＶの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正処理が行われる。
【０１２４】
また、映像信号の信号振幅Ｖｉｎを一定とした場合、駆動トランジスタ４２の移動度μが大きいほど負帰還の帰還量ΔＶの絶対値も大きくなるために、画素ごとの移動度μのばらつきを取り除くことができる。したがって、負帰還の帰還量ΔＶは移動度補正の補正量とも言える。移動度補正の原理の詳細については後述する。
【０１２５】
〔発光期間〕
次に、時刻ｔ１７で走査線５１の電位ＷＳが低電位側に遷移することで、図１１（Ｄ）に示すように、書込みトランジスタ４３が非導通状態となる。これにより、駆動トランジスタ４２のゲート電極は、信号線５３から電気的に切り離されるためにフローティング状態になる。
【０１２６】
ここで、駆動トランジスタ４２のゲート電極がフローティング状態にあるときは、駆動トランジスタ４２のゲート−ソース間に保持容量４４が接続されていることにより、駆動トランジスタ４２のソース電位Ｖｓの変動に連動してゲート電位Ｖｇも変動する。このように、駆動トランジスタ４２のゲート電位Ｖｇがソース電位Ｖｓの変動に連動して変動する動作が、保持容量４４によるブートストラップ動作である。
【０１２７】
駆動トランジスタ４２のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ４２のドレイン−ソース間電流Ｉｄｓが有機ＥＬ素子４１に流れ始めることにより、当該電流Ｉｄｓに応じて有機ＥＬ素子４１のアノード電位が上昇する。
【０１２８】
そして、有機ＥＬ素子４１のアノード電位がＶｔｈｅｌ＋Ｖｃａｔｈを越えると、有機ＥＬ素子４１に駆動電流が流れ始めるため有機ＥＬ素子４１が発光を開始する。また、有機ＥＬ素子４１のアノード電位の上昇は、即ち駆動トランジスタ４２のソース電位Ｖｓの上昇に他ならない。駆動トランジスタ４２のソース電位Ｖｓが上昇すると、保持容量４４のブートストラップ動作により、駆動トランジスタ４２のゲート電位Ｖｇも連動して上昇する。
【０１２９】
このとき、ブートストラップゲインが１（理想値）であると仮定した場合、ゲート電位Ｖｇの上昇量はソース電位Ｖｓの上昇量に等しくなる。故に、発光期間中駆動トランジスタ４２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶで一定に保持される。そして、時刻ｔ１８で信号線５３の電位が映像信号の信号電圧Ｖｓｉｇから基準電圧Ｖｏｆｓに切り替わる。
【０１３０】
以上説明した一連の回路動作において、閾値補正準備、閾値補正、信号電圧Ｖｓｉｇの書込み（信号書込み）および移動度補正の各処理動作は、１水平走査期間（１Ｈ）において実行される。また、信号書込みおよび移動度補正の各処理動作は、時刻ｔ１６−ｔ１７の期間において並行して実行される。
【０１３１】
（閾値キャンセルの原理）
ここで、駆動トランジスタ４２の閾値キャンセル（即ち、閾値補正）の原理について説明する。駆動トランジスタ４２は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機ＥＬ素子４１には駆動トランジスタ４２から、次式（１）で与えられる一定のドレイン−ソース間電流（駆動電流）Ｉｄｓが供給される。
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）2     ……（１）
ここで、Ｗは駆動トランジスタ４２のチャネル幅、Ｌはチャネル長、Ｃｏｘは単位面積当たりのゲート容量である。
【０１３２】
図１２に、駆動トランジスタ４２のドレイン−ソース間電流Ｉｄｓ対ゲート−ソース間電圧Ｖｇｓの特性を示す。
【０１３３】
この特性図に示すように、駆動トランジスタ４２の閾値電圧Ｖｔｈの画素ごとのばらつきに対するキャンセル処理を行わないと、閾値電圧ＶｔｈがＶｔｈ１のとき、ゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ１になる。
【０１３４】
これに対して、閾値電圧ＶｔｈがＶｔｈ２（Ｖｔｈ２＞Ｖｔｈ１）のとき、同じゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ２（Ｉｄｓ２＜Ｉｄｓ）になる。すなわち、駆動トランジスタ４２の閾値電圧Ｖｔｈが変動すると、ゲート−ソース間電圧Ｖｇｓが一定であってもドレイン−ソース間電流Ｉｄｓが変動する。
【０１３５】
一方、上記構成の画素（画素回路）４０では、先述したように、発光時の駆動トランジスタ４２のゲート−ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶである。したがって、これを式（１）に代入すると、ドレイン−ソース間電流Ｉｄｓは、次式（２）で表される。
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｓｉｇ−Ｖｏｆｓ−ΔＶ）2 
……（２）
【０１３６】
すなわち、駆動トランジスタ４２の閾値電圧Ｖｔｈの項がキャンセルされており、駆動トランジスタ４２から有機ＥＬ素子４１に供給されるドレイン−ソース間電流Ｉｄｓは、駆動トランジスタ４２の閾値電圧Ｖｔｈに依存しない。その結果、駆動トランジスタ４２の製造プロセスのばらつきや経時変化により、駆動トランジスタ４２の閾値電圧Ｖｔｈが画素ごとに変動したとしても、ドレイン−ソース間電流Ｉｄｓが変動しないために、有機ＥＬ素子４１の発光輝度を一定に保つことができる。
【０１３７】
（移動度補正の原理）
次に、駆動トランジスタ４２の移動度補正の原理について説明する。図１３に、駆動トランジスタ４２の移動度μが相対的に大きい画素Ａと、駆動トランジスタ４２の移動度μが相対的に小さい画素Ｂとを比較した状態で特性カーブを示す。駆動トランジスタ４２をポリシリコン薄膜トランジスタなどで構成した場合、画素Ａや画素Ｂのように、画素間で移動度μがばらつくことは避けられない。
【０１３８】
画素Ａと画素Ｂで移動度μにばらつきがある状態で、駆動トランジスタ４２のゲート電極に例えば両画素Ａ，Ｂに同レベルの信号振幅Ｖｉｎ（＝Ｖｓｉｇ−Ｖｏｆｓ）を書き込んだ場合を考える。この場合、何ら移動度μの補正を行わないと、移動度μの大きい画素Ａに流れるドレイン−ソース間電流Ｉｄｓ１′と移動度μの小さい画素Ｂに流れるドレイン−ソース間電流Ｉｄｓ２′との間には大きな差が生じてしまう。このように、移動度μの画素ごとのばらつきに起因してドレイン−ソース間電流Ｉｄｓに画素間で大きな差が生じると、画面のユニフォーミティが損なわれる。
【０１３９】
ここで、先述した式（１）のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Ｉｄｓが大きくなる。したがって、負帰還における帰還量ΔＶは移動度μが大きくなるほど大きくなる。図１３に示すように、移動度μの大きな画素Ａの帰還量ΔＶ１は、移動度の小さな画素Ｂの帰還量ΔＶ２に比べて大きい。
【０１４０】
そこで、移動度補正処理によって駆動トランジスタ４２のドレイン−ソース間電流Ｉｄｓに応じた帰還量ΔＶでゲート−ソース間電圧Ｖｇｓに負帰還をかけることにより、移動度μが大きいほど負帰還が大きくかかることになる。その結果、移動度μの画素ごとのばらつきを抑制することができる。
【０１４１】
具体的には、移動度μの大きな画素Ａで帰還量ΔＶ１の補正をかけると、ドレイン−ソース間電流ＩｄｓはＩｄｓ１′からＩｄｓ１まで大きく下降する。一方、移動度μの小さな画素Ｂの帰還量ΔＶ２は小さいために、ドレイン−ソース間電流ＩｄｓはＩｄｓ２′からＩｄｓ２までの下降となり、それ程大きく下降しない。結果的に、画素Ａのドレイン−ソース間電流Ｉｄｓ１と画素Ｂのドレイン−ソース間電流Ｉｄｓ２とはほぼ等しくなるために、移動度μの画素ごとのばらつきが補正される。
【０１４２】
以上をまとめると、移動度μの異なる画素Ａと画素Ｂがあった場合、移動度μの大きい画素Ａの帰還量ΔＶ１は移動度μの小さい画素Ｂの帰還量ΔＶ２に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔＶが大きく、ドレイン−ソース間電流Ｉｄｓの減少量が大きくなる。
【０１４３】
したがって、駆動トランジスタ４２のドレイン−ソース間電流Ｉｄｓに応じた帰還量ΔＶで、ゲート−ソース間電圧Ｖｇｓに負帰還をかけることで、移動度μの異なる画素のドレイン−ソース間電流Ｉｄｓの電流値が均一化される。その結果、移動度μの画素ごとのばらつきを補正することができる。すなわち、駆動トランジスタ４２に流れる電流（ドレイン−ソース間電流Ｉｄｓ）に応じた帰還量ΔＶで、駆動トランジスタ４２のゲート−ソース間電圧Ｖｇｓに負帰還をかける処理が移動度補正処理となる。
【０１４４】
ここで、図８に示した画素（画素回路）４０において、閾値補正、移動度補正の有無による映像信号の信号電圧Ｖｓｉｇと駆動トランジスタ４２のドレイン・ソース間電流Ｉｄｓとの関係について図１４を用いて説明する。
【０１４５】
図１４において、（Ａ）は閾値補正および移動度補正を共に行わない場合、（Ｂ）は移動度補正を行わず、閾値補正のみを行った場合、（Ｃ）は閾値補正および移動度補正を共に行った場合をそれぞれ示している。図１４（Ａ）に示すように、閾値補正および移動度補正を共に行わない場合には、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因してドレイン−ソース間電流Ｉｄｓに画素Ａ，Ｂ間で大きな差が生じることになる。
【０１４６】
これに対し、閾値補正のみを行った場合は、図１４（Ｂ）に示すように、ドレイン−ソース間電流Ｉｄｓのばらつきをある程度低減できるものの、移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差は残る。そして、閾値補正および移動度補正を共に行うことで、図１４（Ｃ）に示すように、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差をほぼ無くすことができる。したがって、どの階調においても有機ＥＬ素子４１の輝度ばらつきは発生せず、良好な画質の表示画像を得ることができる。
【０１４７】
また、図８に示した画素４０は、閾値補正および移動度補正の各補正機能に加えて、先述した保持容量４４によるブートストラップ動作の機能を備えていることで、次のような作用効果を得ることができる。
【０１４８】
すなわち、有機ＥＬ素子４１のＩ−Ｖ特性の経時変化に伴って駆動トランジスタ４２のソース電位Ｖｓが変化したとしても、保持容量４４によるブートストラップ動作により、駆動トランジスタ４２のゲート−ソース間電位Ｖｇｓを一定に維持することができる。したがって、有機ＥＬ素子４１に流れる電流は変化せず一定となる。その結果、有機ＥＬ素子４１の発光輝度も一定に保たれるために、有機ＥＬ素子４１のＩ−Ｖ特性が経時変化したとしても、それに伴う輝度劣化のない画像表示を実現できる。
【０１４９】
（移動度補正の最適補正時間について）
先述した動作説明から明らかなように、移動度が高い駆動トランジスタと移動度が低い駆動トランジスタとを考えた場合、移動度補正期間において、移動度が高い駆動トランジスタは移動度が低い駆動トランジスタに対してソース電位Ｖｓが大きく上昇する。また、ソース電位Ｖｓが大きく上昇するほど駆動トランジスタのゲート−ソース間の電位差Ｖｇｓが小さくなるために、駆動トランジスタに電流が流れにくくなる。
【０１５０】
したがって、移動度補正の補正時間を調整し、駆動トランジスタ４２のゲート入力、即ち映像信号の信号電圧Ｖｓｉｇに対する補正量（負帰還における帰還量ΔＶ）を変えることにより、移動度μの違う駆動トランジスタに対して同じ電流を流すことができる。このことから、移動度補正の補正時間を映像信号の信号電圧Ｖｓｉｇにおいて最適化する、即ち移動度補正の補正時間を映像信号の信号電圧Ｖｓｉｇに応じた最適な補正時間に設定する必要がある。
【０１５１】
移動度補正の最適補正時間ｔ（以下、単に「補正時間ｔ」と記述する場合もある）は、
ｔ＝Ｃ／（ｋμＶｓｉｇ）                                      ……（３）
なる式で与えられる。ここで、定数ｋはｋ＝（１／２）（Ｗ／Ｌ）Ｃｏｘである。また、Ｃは移動度補正を行うときに放電されるノードの容量であり、図２の回路例では有機ＥＬ素子４１の等価容量（容量成分Ｃｅｌ）および保持容量４４の合成容量となる。
【０１５２】
また、移動度補正の補正時間ｔは、書込みトランジスタ４３が導通状態から非導通状態に移行するタイミングで決まる。そして、書込みトランジスタ４３は、ゲート電位と信号線５３の電位との間の電位差、即ちゲート・ソース間電圧が閾値電圧Ｖｔｈになったところでカットオフする、即ち導通状態から非導通状態に移行する。
【０１５３】
ここで、移動度補正の補正時間ｔを映像信号の信号電圧Ｖｓｉｇに反比例するように設定することで、移動度μの画素ごとのばらつきをより確実に補正できることが知られている。そのため、書込みトランジスタ４３のゲート電極に印加する書込みパルスＷＳを、高レベルから低レベルに遷移するときの立ち下がり波形が、図１５に示すように、映像信号の信号電圧Ｖｓｉｇに対して反比例する波形になるように設定している。なお、書込みトランジスタ４３がＰチャネルのときは立ち上がり波形となる。
【０１５４】
書込みパルスＷＳの立ち下がり波形を、映像信号の信号電圧Ｖｓｉｇに対して反比例するような波形に設定することにより、書込みトランジスタ４３のゲート−ソース間電圧が閾値電圧Ｖｔｈになったところで当該書込みトランジスタ４３がカットオフする。そのため、移動度補正の補正時間ｔを映像信号の信号電圧Ｖｓｉｇに反比例するように設定することができる。
【０１５５】
このことについて図１５の波形図を用いてより具体的に説明する。書込みトランジスタ４３は、白レベルに対応した信号電圧Ｖｓｉｇ（白）のときは、ゲート−ソース間電圧がＶｓｉｇ（白）＋Ｖｔｈになったところでカットオフするために移動度補正の補正時間ｔ（白）が一番短く設定される。また、書込みトランジスタ４３は、グレーレベルに対応した信号電圧Ｖｓｉｇ（グレー）のときは、ゲート−ソース間電圧がＶｓｉｇ（グレー）＋Ｖｔｈになったところでカットオフするために補正時間ｔ（グレー）が補正時間ｔ（白）よりも長く設定される。
【０１５６】
なお、書込みパルスＷＳの立ち下がり波形に限らず、書込みパルスＷＳの立ち上がり波形を信号電圧Ｖｓｉｇに対して比例するような波形にすることによっても、移動度補正の補正時間ｔを映像信号の信号電圧Ｖｓｉｇに反比例するように設定することができる。
【０１５７】
このように、移動度補正の補正時間ｔを映像信号の信号電圧Ｖｓｉｇに反比例するように設定することで、補正時間ｔを映像信号の信号電圧Ｖｓｉｇに対応して設定できる。その結果、黒レベルから白レベルまで信号電圧Ｖｓｉｇの全レベル範囲（全階調）に亘って駆動トランジスタ４２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性、即ち移動度μの画素ごとのばらつきをより確実に打ち消す（補正する）ことができる。
【０１５８】
（書込み走査回路）
次に、映像信号の信号電圧Ｖｓｉｇに対して反比例するような立ち下がり波形を持つ書込みパルスＷＳを発生する書込み走査回路６０の具体的な構成について説明する。
【０１５９】
先述したように、書込みトランジスタ４３のゲート電極に印加される書込みパルスＷＳ（ＷＳ１〜ＷＳｍ）は書込み走査回路６０から出力される。この書込み走査回路６０は、例えば図１６に示すにように、シフトレジスタ６１、論理回路６２、レベルシフト回路６３および出力回路６４によって構成されている。
【０１６０】
上記構成の書込み走査回路６０において、レベルシフト回路６３は、論理回路６２から出力される論理レベル（第１振幅）のパルス信号を、書込みトランジスタ４３の駆動に必要な、論理レベルよりも大きなレベル（第２振幅）のパルス信号にレベルシフトする。そして、レベルシフト回路６３でレベルシフトされたパルス信号は、複数段のバッファからなる出力回路６４を経て書込みパルスＷＳ（ＷＳ１〜ＷＳｍ）として画素アレイ部５０に供給される。
【０１６１】
このレベルシフト回路６３として、先述した実施例１乃至実施例４のいずれかに係るレベルシフト回路を用いることができる。具体的には、実施例２に係るレベルシフト回路を用い、直流電圧ｉｎ１の電圧値によって出力パルス信号ｏｕｔの立ち下がりのトランジェントを制御することで、信号電圧Ｖｓｉｇに対して反比例するような立ち下がり波形の書込みパルスＷＳを生成することができる。
【０１６２】
また、実施例３に係るレベルシフト回路を用い、パルス信号ｉｎ２の振幅によって出力パルス信号ｏｕｔの立ち下がりのトランジェントを制御することで、信号電圧Ｖｓｉｇに対して反比例するような立ち下がり波形の書込みパルスＷＳを生成することができる。そして、直流電圧ｉｎ１の電圧値またはパルス信号ｉｎ２の振幅を最適値に設定することにより、移動度補正の補正時間ｔとして最適値を設定可能な立ち下がり波形の書込みパルスＷＳを得ることができる。
【０１６３】
一方、先述したように、書込みパルスＷＳの立ち上がり波形を信号電圧Ｖｓｉｇに対して比例するような波形にすることによっても、移動度補正の補正時間ｔを映像信号の信号電圧Ｖｓｉｇに反比例するように設定することができる。したがって、実施例１に係るレベルシフト回路を用い、直流電圧ｉｎ１の電圧値によって出力パルス信号ｏｕｔの立ち上がりのトランジェントを制御することで、信号電圧Ｖｓｉｇに対して比例するような立ち上がり波形の書込みパルスＷＳを生成することができる。
【０１６４】
また、実施例４に係るレベルシフト回路を用い、パルス信号ｉｎ１の振幅によって出力パルス信号ｏｕｔの立ち上がりのトランジェントを制御することで、信号電圧Ｖｓｉｇに対して比例するような立ち上がり波形の書込みパルスＷＳを生成することができる。そして、直流電圧ｉｎ１の電圧値またはパルス信号ｉｎ１の振幅を最適値に設定することにより、移動度補正の補正時間ｔとして最適値を設定可能な立ち上がり波形の書込みパルスＷＳを得ることができる。
【０１６５】
因みに、実施例１，２に係るレベルシフト回路を用いる場合には、直流電圧ｉｎ１を全画素行に対して共通に供給できればよいために、実施例３，４に係るレベルシフト回路を用いる場合に比べて配線レイアウトを簡略化できる利点がある。一方、実施例３，４に係るレベルシフト回路を用いる場合には、レベルシフト期間以外の期間では、パルス信号ｉｎ２，ｉｎ１が非アクティブ状態となるために、当該パルス信号が入力される側の回路部が非動作状態になる。したがって、実施例１，２に係るレベルシフト回路を用いる場合に比べて消費電力を低減できる利点がある。
【０１６６】
上述したように、レベルシフト回路６３を有する有機ＥＬ表示装置において、当該レベルシフト回路６３として、先述した実施例１乃至実施例４のいずれかに係るレベルシフト回路を用いることで、次のような作用効果を得ることができる。すなわち、移動度補正の補正時間ｔとして最適値を設定可能な立ち下がり波形または立ち上がり波形を持つ書込みパルスＷＳを生成できるために、移動度μの画素ごとのばらつきをより確実に補正することができる。
【０１６７】
なお、ここでは、本発明によるレベルシフト回路を、有機ＥＬ表示装置の書込み走査回路内のレベルシフト回路として用いる場合を例に挙げて説明したが、この例に限られるものではない。すなわち、レベルシフトしたパルス信号のトランジェントの制御を必要とするレベルシフト回路を有する表示装置全般において、当該レベルシフト回路として本発明によるレベルシフト回路を用いることができる。
【０１６８】
＜３．適用例＞
以上説明した本発明によるレベルシフト回路を用いた表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【０１６９】
本発明によるレベルシフト回路を用いた表示装置によれば、移動度μの画素ごとのばらつきをより確実に補正することができる。したがって、あらゆる分野の電子機器の表示装置として、本発明によるレベルシフト回路を用いた表示装置を搭載することで、当該電子機器の表示装置の表示品質の向上を図ることができる。
【０１７０】
本発明による表示装置は、封止された構成のモジュール形状のものをも含む。このモジュール形状のものとしては、例えば、画素アレイ部に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、さらには、上記した遮光膜が設けられてもよい。なお、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。
【０１７１】
以下に、本発明が適用される電子機器の具体例について説明する。一例として、図１７〜図２１に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話機等の携帯端末装置、ビデオカメラなどの表示装置に本発明を適用することが可能である。
【０１７２】
図１７は、本発明が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビジョンセットは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含んでいる。そして、映像表示画面部１０１として本発明による表示装置を用いることにより、本適用例に係るテレビジョンセットが作製される。
【０１７３】
図１８は、本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含んでいる。そして、表示部１１２として本発明による表示装置を用いることにより、本適用例に係るデジタルカメラが作製される。
【０１７４】
図１９は、本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するときに操作されるキーボード１２２、画像を表示する表示部１２３等を含んでいる。そして、表示部１２３として本発明による表示装置を用いることにより、本適用例に係るノート型パーソナルコンピュータが作製される。
【０１７５】
図２０は、本発明が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含んでいる。そして、表示部１３４として本発明による表示装置を用いることにより、本適用例に係るビデオカメラが作製される。
【０１７６】
図２１は、本発明が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【０１７７】
本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含んでいる。そして、ディスプレイ１４４やサブディスプレイ１４５として本発明による表示装置を用いることにより、本適用例に係る携帯電話機が作製される。
【符号の説明】
【０１７８】
１０，１０Ａ，１０Ｂ…レベルシフト回路、１１，２１…第１の回路部、１２，２２…第２の回路部、３０…有機ＥＬ表示装置、４０…画素、４１…有機ＥＬ素子、４２…駆動トランジスタ、４３…書込みトランジスタ、４４…保持容量、５０…画素アレイ部、５１（５１−１〜５１−ｍ）…走査線、５２（５２−１〜５２−ｍ）…電源供給線、５３（５３−１〜５３−ｎ）…信号線、５４…共通電源供給線、６０…書込み走査回路、６１…シフトレジスタ、６２…論理回路、６３…レベルシフト回路、６４…出力回路、７０…電源供給走査回路、８０…信号出力回路、９０…表示パネル
【図１】
2010263274.tif 000003
【図２】
2010263274.tif 000004
【図３】
2010263274.tif 000005
【図４】
2010263274.tif 000006
【図５】
2010263274.tif 000007
【図６】
2010263274.tif 000008
【図７】
2010263274.tif 000009
【図８】
2010263274.tif 000010
【図９】
2010263274.tif 000011
【図１０】
2010263274.tif 000012
【図１１】
2010263274.tif 000013
【図１２】
2010263274.tif 000014
【図１３】
2010263274.tif 000015
【図１４】
2010263274.tif 000016
【図１５】
2010263274.tif 000017
【図１６】
2010263274.tif 000018
【図１７】
2010263274.tif 000019
【図１８】
2010263274.tif 000020
【図１９】
2010263274.tif 000021
【図２０】
2010263274.tif 000022
【図２１】
2010263274.tif 000023
【図２２】
2010263274.tif 000024
【図２３】
2010263274.tif 000025
【図２４】
2010263274.tif 000026
【図２５】
2010263274.tif 000027