(57)【要約】【課題】  外部機器の入力タイプに合わせてシンク型とソース型とに容易に切換えることができ、且つ製作コストを低減できる出力インタフェース回路を提供すること。【解決手段】  出力インタフェース回路は、外部機器５０に接続された端子Ａ，Ｂと、端子Ａに接続されたソース用レベル変換回路２４と、端子Ｂに接続されたシンク用レベル変換回路２５と、ディップＳＷ８，９と、ソース用レベル変換回路２４とシンク用レベル変換回路２５を駆動する為のＦＥＴ駆動回路２１と、ディップＳＷ８，９の設定信号に基づいてＦＥＴ駆動回路２１を制御する制御部３とを備え、ソース用レベル変換回路２４は、ＰＮＰ出力対応モードのとき制御部３の出力信号のレベルを高く変換して端子Ａへ出力し、シンク用レベル変換回路２５は、ＮＰＮ出力対応モードのとき制御部３の出力信号のレベルを高く変換して端子Ｂへ出力する。【選択図】  図２
2010239201.tif 000002
【特許請求の範囲】
【請求項１】
外部機器に対して、ソース型出力信号を出力する第１状態と、シンク型出力信号を出力する第２状態とに切換え可能な出力インタフェース回路において、
前記外部機器に接続された第１，第２端子と、
前記第１端子に接続されたソース用レベル変換回路と、
前記第２端子に接続されたシンク用レベル変換回路と、
前記第１状態と前記第２状態とを選択可能に設定する設定スイッチと、
前記ソース用レベル変換回路と前記シンク用レベル変換回路を駆動する為の駆動部と、
前記設定スイッチの設定信号に基づいて前記駆動部を制御する制御手段とを備え、
前記ソース用レベル変換回路は、前記第１状態のとき前記制御手段の出力信号のレベルを高く変換して前記第１端子へ出力し、
前記シンク用レベル変換回路は、前記第２状態のとき前記制御手段の出力信号のレベルを高く変換して前記第２端子へ出力することを特徴とする出力インタフェース回路。
【請求項２】
前記ソース用レベル変換回路は、前記駆動部の出力信号を受けて動作するトランジスタと、このトランジスタにより駆動され、且つ一方を前記第１端子に接続し、他方を前記制御手段の出力信号のレベルよりも高いレベルの電源と接続した電源用スイッチング素子を含み、
前記シンク用レベル変換回路は、前記駆動部の出力信号を受けて動作するトランジスタと、このトランジスタにより駆動され、且つ一方を前記第２端子に接続し、他方をグランドに接続したグランド用スイッチング素子を含むことを特徴とする請求項１に記載の出力インタフェース回路。
【請求項３】
前記制御手段は、前記設定スイッチにより第１状態が設定されたとき前記シンク用レベル変換回路のグランド用スイッチング素子を常時オンするように前記駆動部を制御し、前記設定スイッチにより第２状態が設定されたとき前記ソース用レベル変換回路の電源用スイッチング素子を常時オンするように前記駆動部を制御することを特徴とする請求項２に記載の出力インタフェース回路。
【請求項４】
前記設定スイッチは、外部機器に対してソース型出力信号とシンク型出力信号を出力可能な第３状態を設定可能に構成されたことを特徴とする請求項１〜３の何れかに記載の出力インタフェース回路。
【請求項５】
前記ソース用レベル変換回路の電源用スイッチング素子と前記シンク用レベル変換回路のグランド用スイッチング素子をＦＥＴで構成したことを特徴とする請求項２〜４の何れかに記載の出力インタフェース回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部機器に対してソース型出力信号を出力する第１状態とシンク型出力信号を出力する第２状態とに切換え可能な出力インタフェース回路に関する。
【背景技術】
【０００２】
工作機械の数値制御装置に設けた出力インタフェース回路の出力タイプにはシンク型（ＮＰＮ型）とソース型（ＰＮＰ型）がある。外部機器を数値制御装置に接続する場合、外部機器の入力タイプと数値制御装置の出力インタフェース回路の出力タイプを、シンク型又はソース型に合わせる必要がある。
【０００３】
例えばランプなどの外部機器を数値制御装置に接続する場合、外部機器の入力タイプがシンク型のときは、出力タイプがシンク型の出力インタフェース回路に交換する必要がある。通常、１つの基板には１種類の出力インタフェース回路のみ実装しているため、外部機器の入力タイプに合わせて基板全体を交換する必要があり、シンク型とソース型の２種類の基板を用意する必要があった。そこで、外部機器の入力タイプに合わせて容易に対応できるようにしたものが、例えば特許文献１に開示してある。
【０００４】
特許文献１には、端子台と入出力回路部とコネクタを有する脱着式端子台基板と、制御部を有する制御用基板とを備えた制御基板を開示してある。この制御基板では、端子台と入出力回路部についてはシンク型とソース型の２種類のものを用意してある。外部機器の入出力タイプに合わせて２種類の脱着式端子台基板のうちから１つの脱着式端子台基板を選択しコネクタを介して制御用基板に接続することで制御基板を構成する。この制御基板では制御用基板を共通化したため、外部機器の入力タイプに合わせて脱着式端子台基板のみを交換するだけで、外部機器の入力タイプに容易に対応することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第３７００３１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、特許文献１では制御用基板を共通化したものの、脱着式端子台基板については外部機器に合わせて交換する必要があるため、外部機器の入力タイプに合わせて出力インタフェース回路を容易に切換えることができない。また、２種類の脱着式端子台基板が必要なうえ、レベル変換回路として部品サイズが大きいフォトカプラを使用しているため基板を小型化するのは難しい。それ故、出力インタフェース回路の製作コストを低減することは難しい。
【０００７】
本発明の目的は、外部機器の入力タイプに合わせてシンク型とソース型とに容易に切換えることができ、且つ製作コストを低減できる出力インタフェース回路を提供することである。
【課題を解決するための手段】
【０００８】
請求項１の出力インタフェース回路は、外部機器に対して、ソース型出力信号を出力する第１状態と、シンク型出力信号を出力する第２状態とに切換え可能な出力インタフェース回路において、前記外部機器に接続された第１，第２端子と、前記第１端子に接続されたソース用レベル変換回路と、前記第２端子に接続されたシンク用レベル変換回路と、前記第１状態と前記第２状態とを選択可能に設定する設定スイッチと、前記ソース用レベル変換回路と前記シンク用レベル変換回路を駆動する為の駆動部と、前記設定スイッチの設定信号に基づいて前記駆動部を制御する制御手段とを備え、前記ソース用レベル変換回路は、前記第１状態のとき前記制御手段の出力信号のレベルを高く変換して前記第１端子へ出力し、前記シンク用レベル変換回路は、前記第２状態のとき前記制御手段の出力信号のレベルを高く変換して前記第２端子へ出力することを特徴としている。
【０００９】
この出力インタフェース回路では、設定スイッチにより第１状態又は第２状態に設定した場合、制御手段が、ソース用レベル変換回路とシンク用レベル変換回路を駆動するように駆動部を制御する。第１状態に設定したときは、ソース用レベル変換回路が制御手段の出力信号のレベルを高く変換して第１端子へ出力し、第２状態に設定したときは、シンク用レベル変換回路が制御手段の出力信号のレベルを高く変換して第２端子へ出力する。
このように、設定スイッチにより第１状態と第２状態とに切換えることができるので、外部機器の入力タイプに合わせて出力インタフェース回路をシンク型とソース型とに容易に切換えることができる。
【００１０】
請求項２の出力インタフェース回路は、請求項１の発明において、前記ソース用レベル変換回路は、前記駆動部の出力信号を受けて動作するトランジスタと、このトランジスタにより駆動され、且つ一方を前記第１端子に接続し、他方を前記制御手段の出力信号のレベルよりも高いレベルの電源と接続した電源用スイッチング素子を含み、前記シンク用レベル変換回路は、前記駆動部の出力信号を受けて動作するトランジスタと、このトランジスタにより駆動され、且つ一方を前記第２端子に接続し、他方をグランドに接続したグランド用スイッチング素子を含むことを特徴としている。
【００１１】
請求項３の出力インタフェース回路は、請求項２の発明において、前記制御手段は、前記設定スイッチにより第１状態が設定されたとき前記シンク用レベル変換回路のグランド用スイッチング素子を常時オンするように前記駆動部を制御し、前記設定スイッチにより第２状態が設定されたとき前記ソース用レベル変換回路の電源用スイッチング素子を常時オンするように前記駆動部を制御することを特徴としている。
【００１２】
請求項４の出力インタフェース回路は、請求項１〜３の何れかの発明において、前記設定スイッチは、外部機器に対してソース型出力信号とシンク型出力信号を出力可能な第３状態を設定可能に構成されたことを特徴としている。
【００１３】
請求項５の出力インタフェース回路は、請求項２〜４の何れかの発明において、前記ソース用レベル変換回路の電源用スイッチング素子と前記シンク用レベル変換回路のグランド用スイッチング素子をＦＥＴで構成したことを特徴としている。
【発明の効果】
【００１４】
請求項１の発明によれば、第１，第２端子と、ソース用レベル変換回路と、シンク用レベル変換回路と、設定スイッチと、駆動部と、制御手段とを備え、ソース用レベル変換回路は、第１状態のとき制御手段の出力信号のレベルを高く変換して第１端子へ出力し、シンク用レベル変換回路は、第２状態のとき制御手段の出力信号のレベルを高く変換して第２端子へ出力するので、外部機器の入力タイプに合わせて設定スイッチを設定することでシンク型とソース型とに容易に切換えることができる。また、シンク型とソース型とに切換えるのに基板の交換を必要としないので、複数種類の基板を用意する必要がなく、出力インタフェース回路の製作コストを低減できる。
【００１５】
請求項２の発明によれば、ソース用レベル変換回路は、駆動部の出力信号を受けて動作するトランジスタと、このトランジスタにより駆動され、且つ一方を第１端子に接続し、他方を制御手段の出力信号のレベルよりも高いレベルの電源と接続した電源用スイッチング素子を含み、シンク用レベル変換回路は、駆動部の出力信号を受けて動作するトランジスタと、このトランジスタにより駆動され、且つ一方を第２端子に接続し、他方をグランドに接続したグランド用スイッチング素子を含むので、出力インタフェース回路を簡単な回路構成で実現できる。
【００１６】
請求項３の発明によれば、制御手段は、設定スイッチにより第１状態が設定されたときシンク用レベル変換回路のグランド用スイッチング素子を常時オンするように駆動部を制御し、設定スイッチにより第２状態が設定されたときソース用レベル変換回路の電源用スイッチング素子を常時オンするように駆動部を制御するので、シンク型とソース型とに切換える際に回路構成の変更を必要としない。それ故、シンク型とソース型との切換え作業を迅速に行うことができる。
【００１７】
請求項４の発明によれば、設定スイッチは、外部機器に対してソース型出力信号とシンク型出力信号を出力可能な第３状態を設定可能に構成されたので、シンク型とソース型の外部機器を混在した状態で接続する場合にも容易に接続することができる。
【００１８】
請求項５の発明によれば、ソース用レベル変換回路の電源用スイッチング素子とシンク用レベル変換回路のグランド用スイッチング素子をＦＥＴで構成したので、フォトカプラよりも小型のＦＥＴを使用することで基板を小型化することが可能となる。それ故、出力インタフェース回路の製作コストを低減できる。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施例に係る出力インタフェース回路を実装した基板を示す図である。
【図２】出力インタフェース回路のブロック図である。
【図３】（ａ）は外部機器のソース型入力部を示す図、（ｂ）は外部機器のシンク型入力部を示す図である。
【図４】ディップＳＷによるモード設定を示す説明図である。
【図５】各モードにおける端子の状態を示す説明図である。
【発明を実施するための形態】
【００２０】
以下、本発明を実施するための形態について説明する。
図１に示すように、工作機械の数値制御装置に設けた出力インタフェース回路１は、制御部３と、３２個の出力回路部２０と、設定スイッチとしての２つのディップスイッチ（ディップＳＷ）８，９と、端子台１０とを有する。出力インタフェース回路１は１つの基板２に実装してある。制御部３は、マイクロコンピュータを含んで構成してあり、ＣＰＵ４と、ＲＯＭ５と、ＲＡＭ６と、入出力インタフェース（Ｉ／Ｏ）７等を有する。制御部３は、ディップＳＷ８，９の設定信号に基づいて後述するソース用レベル変換回路２４とシンク用レベル変換回路２５を制御する。入出力インタフェース７に、ディップＳＷ８，９と、ＦＥＴ駆動回路２１とを接続している。
【００２１】
２つのディップＳＷ８，９の設定状態に応じて、出力インタフェース回路１が、外部機器５０に対してソース型出力信号を出力するＰＮＰ出力対応モード（第１状態）と、外部機器５０に対してシンク型出力信号を出力するＮＰＮ出力対応モード（第２状態）と、外部機器５０に対してソース型出力信号とシンク型出力信号を出力可能なＮＰＮ／ＰＮＰ混在出力対応モード（第３状態）とに選択可能に設定する。
【００２２】
図４に示すように、ディップＳＷ８をオン、ディップＳＷ９をオフに設定した場合、ＰＮＰ出力対応モードとなる。ディップＳＷ８をオフ、ディップＳＷ９をオンに設定した場合、ＮＰＮ出力対応モードとなる。ディップＳＷ８をオン、ディップＳＷ９をオンに設定した場合、ＮＰＮ／ＰＮＰ混在出力対応モードとなる。
【００２３】
次に、出力回路部２０について説明する。例えば３２個の出力回路部２０は全て同じ構成であるので、１ポート目に対応する出力回路部２０について説明する。
図１、図２に示すように出力回路部２０は、端子Ａ（第１端子）と、端子Ｂ（第２端子）と、ＦＥＴ駆動回路（駆動部）２１と、ソース用レベル変換回路２４と、シンク用レベル変換回路２５とを有する。端子Ａ，Ｂは端子台１０に設けてあり、これら端子Ａ，Ｂは外部機器５０に接続される。
【００２４】
出力インタフェース回路１にソース型の外部機器５０を接続する場合、図３（ａ）に示すように端子Ａを、外部機器５０のソース型スイッチング素子５２（以下、スイッチング素子５２という）と抵抗５３，５４で構成されたソース型入力部５１の端子Ｃに接続する。端子Ｂを、外部機器５０に設けたＧＮＤ端子Ｄに接続する。
【００２５】
出力インタフェース回路１にシンク型の外部機器５０を接続する場合、図３（ｂ）に示すように端子Ａを外部機器５０に設けた電源端子Ｅに接続する。端子Ｂを、シンク型スイッチング素子５６（以下、スイッチング素子５６という）と抵抗５７，５８で構成されたシンク型入力部５５の端子Ｆに接続する。また、３２個の出力回路部２０の端子Ａ，Ｂに対してソース型とシンク型の外部機器５０を混在した状態で接続する場合は、夫々の出力回路部２０に対して前記の接続を行う。
【００２６】
図３（ａ）に示すように、ソース型入力部５１において、端子Ｃとスイッチング素子５２のベースの間に抵抗５３を接続し、ベースは抵抗５４を介してエミッタに接続してある。スイッチング素子５２のエミッタはＧＮＤ端子Ｄに接続してある。
図３（ｂ）に示すように、シンク型入力部５５においても同様に、端子Ｄとスイッチング素子５６のベースの間に抵抗５７を接続し、ベースは抵抗５８を介してエミッタに接続してある。スイッチング素子５６のエミッタは電源端子Ｅに接続してある。
【００２７】
次に、ソース用レベル変換回路２４とシンク用レベル変換回路２５について説明する。
図２に示すように、ソース用レベル変換回路２４は、制御部３が動作する３．３Ｖ系の出力信号を外部機器５０が動作する２４Ｖ系の出力信号レベルに変換し、端子Ａへ出力する。ソース用レベル変換回路２４は、ＦＥＴ駆動回路２１の出力信号を受けて動作するＮＰＮ型トランジスタ３２（以下、トランジスタ３２という）と、トランジスタ３２により駆動される電源用スイッチング素子としてのＰＭＯＳ−ＦＥＴ３５（以下、ＦＥＴ３５という）とを有する。
【００２８】
トランジスタ３２のベースは、抵抗３１を介してＦＥＴ駆動回路２１に接続してあり、ＦＥＴ駆動回路２１と抵抗３１の間は抵抗３０を介して接地してある。トランジスタ３２において、コレクタは抵抗３４を介してＦＥＴ３５のゲートに接続し、エミッタは接地してある。また、トランジスタ３２のベースは抵抗３３を介して接地してある。ＦＥＴ３５において、ゲートは抵抗３７を介して２４Ｖ電源３６に接続し、ソースは２４Ｖ電源３６に接続し、ドレインは端子Ａに接続してある。
【００２９】
図２に示すように、シンク用レベル変換回路２５は、制御部３が動作する３．３Ｖ系の出力信号を外部機器５０が動作する２４Ｖ系の出力信号レベルに変換し、端子Ｂへ出力する。シンク用レベル変換回路２５は、ＦＥＴ駆動回路２１の出力信号を受けて動作するＮＰＮ型トランジスタ４２（以下、トランジスタ４２という）と、トランジスタ４２により駆動されるグランド用スイッチング素子としてのＮＭＯＳ−ＦＥＴ４５（以下、ＦＥＴ４５という）とを有する。
【００３０】
トランジスタ４２のベースは、抵抗４１を介してＦＥＴ駆動回路２１に接続してあり、ＦＥＴ駆動回路２１と抵抗４１の間は抵抗４０を介して接地してある。トランジスタ４２において、コレクタはＦＥＴ４５のゲートに接続し、エミッタは接地してある。また、トランジスタ４２のベースは抵抗４３を介して接地してある。ＦＥＴ４５において、ゲートは抵抗４７を介して２４Ｖ電源４６に接続し、ドレインは端子Ｂに接続し、ソースは接地してある。また、ＦＥＴ４５のゲートは抵抗４４を介して接地してある。端子Ａ，Ｂ間には、サージ電流吸収用のダイオード４８を接続してあるが、このダイオードは省略可能である。
【００３１】
尚、トランジスタ３２，４２と抵抗３１，３３，４１，４３についてはトランジスタアレイとして１チップにパッケージしたものを使用している。ここで、例えば３２個の出力インタフェース回路１において、トランジスタ３２，４２と抵抗３１，３３，４１，４３とを１チップにパッケージしたトランジスタアレイを使用することも可能である。
ＦＥＴ駆動回路２１は、制御部３からの制御信号に基づいて、ソース用レベル変換回路２４のトランジスタ３２を動作させることでＦＥＴ３５を駆動し、シンク用レベル変換回路２５のトランジスタ４２を動作させることでＦＥＴ４５を駆動する。
【００３２】
次に、出力インタフェース回路１の動作を説明する。
図２、図３（ａ）に示すように、端子Ａ，Ｂに接続された外部機器５０の入力タイプがソース型の場合、ディップＳＷ８，９によりＰＮＰ出力対応モードに設定すると、ＦＥＴ駆動回路２１の駆動によりトランジスタ４２を常時オフすることでＦＥＴ４５を常時オンする。このとき、ＦＥＴ４５のソースとドレインが導通し端子Ｂが直接接地した状態となる。これにより、図５に示すように、端子ＢはＧＮＤを供給する端子として機能する。一方、ＦＥＴ３５については、制御部３の出力信号に応じてオン／オフするように制御することで、端子ＡはＰＮＰ出力端子として機能する。
【００３３】
制御部３からＦＥＴ駆動回路２１を介して「Ｌ」レベルの出力信号を受けたときトランジスタ３２がオフしＦＥＴ３５がオフするので、端子Ａの電位はハイインピーダンス状態になる。制御部３からＦＥＴ駆動回路２１を介して「Ｈ」レベルの出力信号を受けてトランジスタ３２がオンするとＦＥＴ３５がオンするので、ＦＥＴ３５のソースとドレインが導通し端子Ａの電位は「Ｈ」レベルに変化する。
【００３４】
図２、図３（ｂ）に示すように、端子Ａ，Ｂに接続された外部機器５０の入力タイプがシンク型の場合、ディップＳＷ８，９によりＮＰＮ出力対応モードに設定すると、ＦＥＴ駆動回路２１の駆動によりトランジスタ３２を常時オンすることでＦＥＴ３５を常時オンする。このとき、ＦＥＴ３５のソースとドレインが導通し端子Ａが直接２４Ｖ電源３６に接続した状態となる。これにより、図５に示すように、端子Ａは２４Ｖ電源を供給する端子として機能する。一方、ＦＥＴ４５については、制御部３の出力信号に応じてオン／オフするように制御することで、端子ＢはＮＰＮ出力端子として機能する。
【００３５】
制御部３からＦＥＴ駆動回路２１を介して「Ｈ」レベルの出力信号を受けたときトランジスタ４２がオンしＦＥＴ４５がオフするので、端子Ｂの電位はハイインピーダンス状態になる。制御部３からＦＥＴ駆動回路２１を介して「Ｌ」レベルの出力信号を受けてトランジスタ４２がオフするとＦＥＴ４５がオンするので、ＦＥＴ４５のソースとドレインが導通し端子Ｂの電位は「Ｌ」レベルに変化する。
【００３６】
３２個の出力回路部２０の端子Ａ，Ｂに対してソース型とシンク型の外部機器５０を混在した状態で接続する場合は、ディップＳＷ８，９によりＮＰＮ／ＰＮＰ混在出力対応モードに設定する。このとき、ＦＥＴ３５について、制御部３の出力信号に応じてオン／オフするように制御することで、端子ＡはＰＮＰ出力端子として機能する。一方、ＦＥＴ４５について、制御部３の出力信号に応じてオン／オフするように制御することで、端子ＢはＮＰＮ出力端子として機能する。その後の動作については、前述の場合と同様であるので説明を省略する。
【００３７】
次に、以上説明した出力インタフェース回路１の作用、効果について説明する。
端子Ａ，Ｂと、ソース用レベル変換回路２４と、シンク用レベル変換回路２５と、ディップＳＷ８，９と、ＦＥＴ駆動回路２１と、制御部３とを備えたので、外部機器５０の入力タイプに合わせてディップＳＷ８，９を設定することでシンク型とソース型とに容易に切換えることができる。また、シンク型とソース型とに切換えるのに基板２の交換を必要としないので、複数種類の基板２を用意する必要がなく、出力インタフェース回路１の製作コストを低減できる
【００３８】
ソース用レベル変換回路２４は、ＦＥＴ駆動回路２１の出力信号を受けて動作するトランジスタ３２と、このトランジスタ３２により駆動され且つ端子Ａに接続されるＦＥＴ３５を含み、シンク用レベル変換回路２５は、ＦＥＴ駆動回路２１の出力信号を受けて動作するトランジスタ４２と、このトランジスタ４２により駆動され且つ端子Ｂに接続されたＦＥＴ４５を含むので、出力インタフェース回路１を簡単な回路構成で実現できる。
【００３９】
制御部３は、ディップＳＷ８，９によりＰＮＰ出力対応モードが設定されたときシンク用レベル変換回路２５のＦＥＴ４５を常時オンするようにＦＥＴ駆動回路２１を制御し、ディップＳＷ８，９によりＮＰＮ出力対応モードが設定されたときソース用レベル変換回路２４のＦＥＴ３５を常時オンするようにＦＥＴ駆動回路２１を制御するので、シンク型とソース型とに切換える際に回路構成の変更を必要としない。それ故、シンク型とソース型との切換え作業を迅速に行うことができる。
【００４０】
ディップＳＷ８，９は、外部機器５０に対してソース型出力信号とシンク型出力信号を出力可能なＮＰＮ／ＰＮＰ混在出力対応モードを設定可能に構成されたので、シンク型とソース型の外部機器５０を混在した状態で接続する場合にも容易に接続することができる。
【００４１】
ソース用レベル変換回路２４の電源用スイッチング素子とシンク用レベル変換回路２５のグランド用スイッチング素子をＦＥＴ３５，４５で構成したので、フォトカプラよりも小型のＦＥＴ３５，４５を使用することで基板２を小型化することが可能となる。それ故、出力インタフェース回路の製作コストを低減できる。また、ソース用レベル変換回路２４とシンク用レベル変換回路２５においてトランジスタアレイを使用したので、回路規模が小さくなり基板２が大型化しない。
【００４２】
次に、前記実施例を部分的に変更した変更例について説明する。
１］出力回路部２０の個数は外部機器５０の入力端子数に応じて変更可能であり、３２個以外であってもよい。
２］ＮＰＮ／ＰＮＰ混在入力対応モードを省略することも可能である。この場合ディップＳＷは１つで実現できる。
【００４３】
Ａ        第１端子
Ｂ        第２端子
１        出力インタフェース回路
３        制御部
８，９    ディップスイッチ
２１      ＦＥＴ駆動回路
２４      ソース用レベル変換回路
２５      シンク用レベル変換回路
３２，４２  トランジスタ
３５      ＰＭＯＳ−ＦＥＴ
４５      ＮＭＯＳ−ＦＥＴ
【図１】
2010239201.tif 000003
【図２】
2010239201.tif 000004
【図３】
2010239201.tif 000005
【図４】
2010239201.tif 000006
【図５】
2010239201.tif 000007