(57)【要約】      （修正有）【課題】電源装置が発生する電圧信号と容量性負荷が受ける電圧信号との繋がりにあそびを設ける。【解決手段】容量性負荷と電源装置の間にクロスダイオード様動作をする半導体素子を挿入し、該クロスダイオード様動作をする半導体素子により電圧信号のノイズやドリフトを遮断するようにした。また、容量性負荷への給電装置であって、容量性負荷の電極へ電圧信号を出力する電源装置と、前記容量性負荷と前記電源装置の間に挿入され、前記電圧信号のノイズやドリフトを前記容量性負荷から遮断するクロスダイオード様動作をする半導体素子とから成るようにした。【選択図】図５
2010200597.tif 000002
【特許請求の範囲】
【請求項１】
容量性負荷の電極に電源装置から電圧信号を出力する際の給電方法であって、
前記容量性負荷と前記電源装置の間にクロスダイオード様動作をする半導体素子を挿入し、該クロスダイオード様動作をする半導体素子により前記電圧信号のノイズやドリフトを遮断するようにしたことを特徴とする容量性負荷への給電方法。
【請求項２】
前記容量性負荷は、ピエゾ駆動素子、加速電極、光移相器、カー効果を利用した偏光素子、またはアバランシェフォトダイオードであることを特徴とする請求項１記載の容量性負荷への給電方法。
【請求項３】
前記クロスダイオード様動作をする半導体素子は、クロスダイオード、クロスＦＥＴ、またはクロストランジスタであることを特徴とする請求項１記載の容量性負荷への給電方法。
【請求項４】
前記クロスＦＥＴは、２つのＮチャンネルＦＥＴか２つのＰチャンネルＦＥＴが互いに逆向きになるように、一つのＦＥＴのソースＳとドレインＤをもう一つのＦＥＴのゲートＧに接続するか、または１つのＮチャンネルＦＥＴと１つのＰチャンネルＦＥＴが互いに同じ向きになるように、一つのＦＥＴのソースＳとドレインＤをもう一つのＦＥＴのソースＳとドレインＤに、一つのＦＥＴのゲートＧをもう一つのＦＥＴのゲートＧに接続したものであることを特徴とする請求項３記載の容量性負荷への給電方法。
【請求項５】
前記クロストランジスタは、２つのＮＰＮ型トランジスタか２つのＰＮＰ型トランジスタが互いに逆向きになるように、一つのトランジスタのコレクタＣとエミッタＥをもう一つのトランジスタのベースＢに接続するか、または１つのＮＰＮ型トランジスタと１つのＰＮＰ型トランジスタが互いに同じ向きになるように、一つのトランジスタのエミッタＥとコレクタＣをもう一つのトランジスタのエミッタＥとコレクタＣに、一つのトランジスタのベースＢをもう一つのトランジスタのベースＢに接続したものであることを特徴とする請求項３記載の容量性負荷への給電方法。
【請求項６】
容量性負荷の電極へ電圧信号を出力する電源装置と、
前記容量性負荷と前記電源装置の間に挿入され、前記電圧信号のノイズやドリフトを前記容量性負荷から遮断するクロスダイオード様動作をする半導体素子と
から成る容量性負荷への給電装置。
【請求項７】
前記クロスダイオード様動作をする半導体素子と前記容量性負荷との間の電位を前記電源装置に帰還させるようにしたことを特徴とする請求項６記載の容量性負荷への給電装置。
【請求項８】
前記容量性負荷は、ピエゾ駆動素子、加速電極、光移相器、カー効果を利用した偏光素子、アバランシェフォトダイオード、または液晶素子であることを特徴とする請求項６記載の容量性負荷への給電装置。
【請求項９】
前記クロスダイオード様動作をする半導体素子は、クロスダイオード、クロスＦＥＴ、またはクロストランジスタであることを特徴とする請求項６または７記載の容量性負荷への給電装置。
【請求項１０】
前記クロスＦＥＴは、２つのＮチャンネルＦＥＴか２つのＰチャンネルＦＥＴが互いに逆向きになるように、一つのＦＥＴのソースＳとドレインＤをもう一つのＦＥＴのゲートＧに接続するか、または１つのＮチャンネルＦＥＴと１つのＰチャンネルＦＥＴが互いに同じ向きになるように、一つのＦＥＴのソースＳとドレインＤをもう一つのＦＥＴのソースＳとドレインＤに、一つのＦＥＴのゲートＧをもう一つのＦＥＴのゲートＧに接続したものであることを特徴とする請求項９記載の容量性負荷への給電装置。
【請求項１１】
前記クロストランジスタは、２つのＮＰＮ型トランジスタか２つのＰＮＰ型トランジスタが互いに逆向きになるように、一つのトランジスタのコレクタＣとエミッタＥをもう一つのトランジスタのベースＢに接続するか、または１つのＮＰＮ型トランジスタと１つのＰＮＰ型トランジスタが互いに同じ向きになるように、一つのトランジスタのエミッタＥとコレクタＣをもう一つのトランジスタのエミッタＥとコレクタＣに、一つのトランジスタのベースＢをもう一つのトランジスタのベースＢに接続したものであることを特徴とする請求項９記載の容量性負荷への給電装置。
【請求項１２】
請求項６にかかる給電装置の容量性負荷の両電極間電位差またはクロスダイオード様動作をする半導体素子の両端電位差を検出することにより、容量性負荷の静電容量変化を検知するようにしたことを特徴とする静電容量変化検知装置。
【請求項１３】
電源電圧をＶ0、クロスダイオード様動作をする半導体素子の動作電圧をＶTHとしたときに、基準値Ｖ0＋ＶTHおよびＶ0−ＶTHと比較して、容量性負荷の両電極間電位差またはクロスダイオード様動作をする半導体素子の両端電位差がそれらの値を超えたことを検出することにより、容量性負荷の静電容量変化を検知するようにしたことを特徴とする請求項１２記載の静電容量変化検知装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、静電容量を負荷として、その負荷に与える電圧を安定に供給する容量性負荷への給電方法および装置、ならびにそれらを応用した静電容量変化検知装置に関する。
【背景技術】
【０００２】
電圧を供給する負荷には、２つのタイプがある。それは、誘導素子的な負荷と静電素子的な負荷である。誘導素子的な負荷には、特許文献１〜２に示すように、アンテナやコイルなどが挙げられる。
【０００３】
一方、静電容量となる負荷には、たとえばピエゾ駆動素子が挙げられる。ピエゾ駆動素子は、電極間に電圧が与えられることに依って、伸張駆動が実施可能な特徴を持つ。一般的に、その伸張量は、範囲として数百マイクロメートル程度が可能で、移動分解能は数百ピコメートルに至ると言われている。電圧制御装置は、ピエゾの伸張量を調整する役割を担う。ピエゾ駆動素子の利用分野は、走査型プローブ顕微鏡の走査ステージ、精密加工装置の加工具の位置決め素子あるいはステージ、精密マニピュレーター、超音波発生装置、微量分注など精密調整可能なノズル、などである。
【０００４】
また静電容量となる負荷には、たとえば加速電極が挙げられる。加速電極は、電極間に高電位差を発生させ、電子やイオンなど電荷を持った入射粒子に対して、入射方法へ加速させる、あるいは入射方向を曲げることのできる装置である。電圧制御装置は、電荷の加速量や曲げ角を調整する役割を担う。加速電極の利用分野は、電子顕微鏡の加速電極や引き出し電極、電子銃、電子描画装置、電子分光装置などである。
【０００５】
また静電容量となる負荷には、電気光学効果を利用した光移相器が挙げられる。電気光学効果を利用した光移相器は、強誘電体素子の中を光が透過する際に、強誘電体素子に設けられた電極に電圧を掛けることに依って強誘電素子の誘電率が変化し透過する光の速度を変化することが可能である。電圧制御装置は、透過光の遅延量を調整する役割を担う。実施例としてはＬＮ変調器などがある。光移相器の利用分野は、光エンコーダーなど光通信分野である。
【０００６】
また静電容量となる負荷には、カー効果を利用した偏光素子が挙げられる。カー効果を利用した偏光素子は、強誘電体素子の中を光が透過する際に、強誘電体素子に設けられた電極に電圧を掛けることに依って強誘電素子の誘電率が変化し、光が透過する際に偏光方向が変化することを利用する。電圧制御装置は、透過光の偏光面回転量を調整する役割を担う。利用分野は、光回転子や光偏光子、およびそれらを利用したアイソレーターなどの光デバイスなど光通信分野である。
【０００７】
また静電容量となる負荷には、アバランシェフォトダイオードが挙げられる。アバランシェダイオードは、通常のフォトダイオードと同様に受光量に応じた電流を発生し、さらにアバランシェフォトダイオード間に掛けられた逆バイアス電圧が電子倍増効果を生み電流増幅できる機能を有する受光素子である。電圧制御装置は、電流増幅率を調整する役割を担う。利用分野は、高感度ＣＣＤカメラや走査型近接場光顕微鏡など、高感度光検出素子として広く利用されている。
【０００８】
また静電容量となる負荷には、液晶素子が挙げられる。液晶素子は、光源により発せられた光をさえぎったり透過させたりすることによって情報を表示するディスプレイ素子である。油状の透明な液晶組成物（液晶材料）が２枚の透明な基板にサンドイッチされ、周りがシールされた構造を有している。液晶に電圧を加えると液晶分子の向き（配向）が変化する。この配向変化を利用して光のシャッターを実現して情報を表示する。液晶に電圧を印加する電極としては、インジウムスズ酸化物などの透明電極が用いられている。液晶素子では、液晶を封入した透明基板の表裏に、一組の偏光フィルタを設けるものが主流である。従って、光源から出た光が目に達する経路を示すと、光源→偏光フィルタ→ガラス板→透明電極→液晶→透明電極→ガラス板→偏光フィルタ→目という順になる。
【０００９】
また静電容量となる負荷には、静電容量測定の被測定体が挙げられる。電極を施した被測定体に対して、電極に直流電圧をパルス状に与えて電流出力を精密測定する、あるいは電極に交流電圧を定常的に与えて電流出力を精密測定することに依って、被測定体の静電容量を測定する。あるいは、電極間の距離を精密測定する目的で、電極間の静電容量を測ることにも適用できる。
【００１０】
静電容量負荷の一例として、ピエゾ圧電素子を取り上げ、その従来技術について説明する。特許庁のホームページにおいて、資料室＞標準技術室＞表面構造の原子領域分析において、ピエゾ駆動素子を用いたステージ走査方法が網羅されている。
【００１１】
○粗動・微動駆動素子材料（ピエゾ素子等）
［技術分類］３−Ｂ  プローブ駆動と信号検出
［技術小分類］３−Ｂ−１  駆動素子
［技術の名称］３−Ｂ−１−ａ  粗動・微動駆動素子材料（ピエゾ素子等）
では、ＤＣ電圧を利用したピエゾ駆動素子の位置制御方法が記載されている。
【００１２】
○ピエゾ素子Ｘ−Ｙ軸走査 
［技術分類］３−Ｂ  プローブ駆動と信号検出
［技術小分類］３−Ｂ−２  プローブまたは試料の走査
［技術の名称］３−Ｂ−２−ｅ１  ピエゾ素子Ｘ−Ｙ軸走査
では、X−Y走査の概念図としてピエゾ駆動素子のドリフト補償を考慮した走査機構が説明されている。
【００１３】
○２次元Ｘ−Ｙ走査軸の回転 
［技術分類］３−Ｂ  プローブ駆動と信号検出
［技術小分類］３−Ｂ−２  プローブまたは試料の走査
［技術の名称］３−Ｂ−２−ｅ２  ２次元Ｘ−Ｙ走査軸の回転
では、実験室系のＸ−Ｙ走査ではなく、Ｘ−Ｙ面においてZ軸に回転した回転系Ｘ'−Ｙ'走査の方法を実施するため、ＤＳＰ等を駆使したシーケンス走査が提案されている。
【００１４】
上記の三つについて、ピエゾ駆動素子へ電圧信号を送信し、ピエゾ駆動素子の電極電圧を制御するモジュールに注目する。その構成を表わすブロック図を図1に示す。静電容量負荷001は、電極を備えたピエゾ駆動素子である。電圧制御装置002は、静電容量負荷001へ所望の電圧信号を送信する装置である。電圧制御装置002は、更に任意波形発生装置003、デジタル−アナログ変換器（ＤＡＣ）004、高電圧アンプ005に分解できる。
【００１５】
ピエゾ駆動素子の電極電圧を制御するモジュールの動作について説明する。電圧制御装置002の動作は、以下の通りである。
【００１６】
工程A001：静電容量負荷001に対して、所望の電圧もしくは電圧変化が得られるように、任意波形発生装置003で電圧の時系列データを組む。
【００１７】
工程A002：任意波形発生装置003から出力されたデータを、ＤＡＣ004で変換し電圧信号として、高電圧アンプ005へ送信する。
【００１８】
工程A003：高電圧アンプでは、入力された電圧信号で、静電容量負荷の電圧がコントロールできるように高電圧に増幅する。そして、静電容量負荷001へ送信する。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】特開２００３−２５８５２２号公報。
【００２０】
【特許文献２】特開昭５９−１７１８４２号公報。
【非特許文献】
【００２１】
【非特許文献１】特許庁ホームページ、資料室＞標準技術室＞表面構造の原子領域分析。
【発明の概要】
【発明が解決しようとする課題】
【００２２】
図1に示す電圧制御装置002が発生する信号V0と静電容量負荷001が受ける信号V1とが同値である場合（従来技術、図２）に比較して、V0とV1との繋がりにあそびがあった方（図３）が都合の良いことがある。
【００２３】
図２と図３は、V0の電位に対してV1の電位がどのようにして決まるか、を示す概念図である。図２では、V0の電位とV1のそれとが堅い棒で結ばれている様子を描いている。この場合に、V0の電位は、V1の電位に常に等しい。
【００２４】
図３では、V0の電位とV1のそれとが、ゆとりのある柔らかい紐で結ばれている様子を描いている。この場合に、紐が緩んでいるときには、V0の変化はV1には伝わらない（図４ａ）。V0が紐のゆとりを超えて大きくなった場合（図４ｂ）、また小さくなった場合（図４ｃ）に、張った紐を介してV1の値を変化できる。
【００２５】
電圧制御においてあそびがある方が好ましい場合は、V0に小信号ノイズや小信号ドリフトが含まれているときである。図２では、V0も小信号ノイズや小信号ドリフトも、合わせてV1として送信される。図３では小信号ノイズや小信号ドリフトがあそびの範囲内ならば、V1は小信号ノイズや小信号ドリフトの影響を受けない。
【００２６】
ここで、小信号ノイズや小信号ドリフトは高電圧アンプ005から発せられるだけではなく、ＤＡＣ004や任意波形発生器003から発せられる場合も考えられる。
【００２７】
電圧制御においてあそびがある方が好ましい別の場合を説明する。人間が、任意波形発生器003の出力を手や足などの体の一部で直接操作し、かつその操作に対する任意波形発生器003の応答が速い場合を考える。
【００２８】
わずかな操作で静電容量負荷001の電圧が１：１に過敏に反応する場合に、人間は操作に対して神経を集中させなければならず、操作性は必ずしも良いとはいえない。しかしながら、操作電圧と静電容量負荷001に掛かる電圧にあそびが設けられている場合には、緊張度は緩和され、操作性が向上する。
【００２９】
本発明の目的は、電圧制御装置002が発生する信号V0と静電容量負荷001が受ける信号V1との繋がりにあそびを設けた安定化電圧制御装置を提供することである。ただし、可能な限り、V1の変化速度に対して、制限を掛けることはあってはならない。
【課題を解決するための手段】
【００３０】
この目的を達成するため、本発明にかかる容量性負荷への給電方法は、
容量性負荷の電極に電源装置から電圧信号を出力する際の給電方法であって、
前記容量性負荷と前記電源装置の間にクロスダイオード様動作をする半導体素子を挿入し、該クロスダイオード様動作をする半導体素子により前記電圧信号のノイズやドリフトを遮断するようにしたことを特徴としている。
【００３１】
また、前記容量性負荷は、ピエゾ駆動素子、加速電極、光移相器、カー効果を利用した偏光素子、またはアバランシェフォトダイオードであることを特徴としている。
【００３２】
また、前記クロスダイオード様動作をする半導体素子は、クロスダイオード、クロスＦＥＴ、またはクロストランジスタであることを特徴としている。
【００３３】
また、前記クロスＦＥＴは、２つのＮチャンネルＦＥＴか２つのＰチャンネルＦＥＴが互いに逆向きになるように、一つのＦＥＴのソースＳとドレインＤをもう一つのＦＥＴのゲートＧに接続するか、または１つのＮチャンネルＦＥＴと１つのＰチャンネルＦＥＴが互いに同じ向きになるように、一つのＦＥＴのソースＳとドレインＤをもう一つのＦＥＴのソースＳとドレインＤに、一つのＦＥＴのゲートＧをもう一つのＦＥＴのゲートＧに接続したものであることを特徴としている。
【００３４】
また、前記クロストランジスタは、２つのＮＰＮ型トランジスタか２つのＰＮＰ型トランジスタが互いに逆向きになるように、一つのトランジスタのコレクタＣとエミッタＥをもう一つのトランジスタのベースＢに接続するか、または１つのＮＰＮ型トランジスタと１つのＰＮＰ型トランジスタが互いに同じ向きになるように、一つのトランジスタのエミッタＥとコレクタＣをもう一つのトランジスタのエミッタＥとコレクタＣに、一つのトランジスタのベースＢをもう一つのトランジスタのベースＢに接続したものであることを特徴としている。
【００３５】
また、本発明にかかる容量性負荷への給電装置は、
容量性負荷の電極へ電圧信号を出力する電源装置と、
前記容量性負荷と前記電源装置の間に挿入され、前記電圧信号のノイズやドリフトを前記容量性負荷から遮断するクロスダイオード様動作をする半導体素子と
から成ることを特徴としている。
【００３６】
また、前記クロスダイオード様動作をする半導体素子と前記容量性負荷との間の電位を前記電源装置に帰還させるようにしたことを特徴としている。
【００３７】
また、前記容量性負荷は、ピエゾ駆動素子、加速電極、光移相器、カー効果を利用した偏光素子、アバランシェフォトダイオード、または液晶素子であることを特徴としている。
【００３８】
また、前記クロスダイオード様動作をする半導体素子は、クロスダイオード、クロスＦＥＴ、またはクロストランジスタであることを特徴としている。
【００３９】
また、前記クロスＦＥＴは、２つのＮチャンネルＦＥＴか２つのＰチャンネルＦＥＴが互いに逆向きになるように、一つのＦＥＴのソースＳとドレインＤをもう一つのＦＥＴのゲートＧに接続するか、または１つのＮチャンネルＦＥＴと１つのＰチャンネルＦＥＴが互いに同じ向きになるように、一つのＦＥＴのソースＳとドレインＤをもう一つのＦＥＴのソースＳとドレインＤに、一つのＦＥＴのゲートＧをもう一つのＦＥＴのゲートＧに接続したものであることを特徴としている。
【００４０】
また、前記クロストランジスタは、２つのＮＰＮ型トランジスタか２つのＰＮＰ型トランジスタが互いに逆向きになるように、一つのトランジスタのコレクタＣとエミッタＥをもう一つのトランジスタのベースＢに接続するか、または１つのＮＰＮ型トランジスタと１つのＰＮＰ型トランジスタが互いに同じ向きになるように、一つのトランジスタのエミッタＥとコレクタＣをもう一つのトランジスタのエミッタＥとコレクタＣに、一つのトランジスタのベースＢをもう一つのトランジスタのベースＢに接続したものであることを特徴としている。
【００４１】
また、前記給電装置の容量性負荷の両電極間電位差を検出することにより、容量性負荷の静電容量変化を検知するようにしたことを特徴としている。
【００４２】
また、電源電圧をＶ0、クロスダイオード様動作をする半導体素子の動作電圧をＶTHとしたときに、基準値Ｖ0＋ＶTHおよびＶ0−ＶTHと比較して、容量性負荷の両電極間電位差がそれらの値を超えたことを検出することにより、容量性負荷の静電容量変化を検知するようにしたことを特徴としている。
【発明の効果】
【００４３】
本発明にかかる容量性負荷への給電方法によれば、
容量性負荷の電極に電源装置から電圧信号を出力する際の給電方法であって、
前記容量性負荷と前記電源装置の間にクロスダイオード様動作をする半導体素子を挿入し、該クロスダイオード様動作をする半導体素子により前記電圧信号のノイズやドリフトを遮断するようにしたので、
電源装置が発生する電圧信号と容量性負荷が受ける電圧信号との繋がりにあそびを設けることが可能になった。
【００４４】
また、本発明にかかる容量性負荷への給電装置は、
容量性負荷の電極へ電圧信号を出力する電源装置と、
前記容量性負荷と前記電源装置の間に挿入され、前記電圧信号のノイズやドリフトを前記容量性負荷から遮断するクロスダイオード様動作をする半導体素子と
から成るので、
電源装置が発生する電圧信号と容量性負荷が受ける電圧信号との繋がりにあそびを設けることが可能になった。
【図面の簡単な説明】
【００４５】
【図１】従来のピエゾ駆動素子の電極電圧制御モジュールの一例である。
【図２】従来のピエゾ駆動素子の電極電圧制御モジュールの概念図である。
【図３】本発明にかかるピエゾ駆動素子の電極電圧制御モジュールの概念図である。
【図４】本発明にかかるピエゾ駆動素子の電極電圧制御モジュールの概念図である。
【図５】本発明にかかるピエゾ駆動素子の電極電圧制御モジュールの一実施例である。
【図６】クロスダイオードの特性を示す図である。
【図７】電極電圧制御モジュールの出力電圧の計算値を示す図である。
【図８】電極電圧制御モジュールの出力電圧の計算値を示す図である。
【図９】電極電圧制御モジュールの出力電圧の計算値を示す図である。
【図１０】電極電圧制御モジュールの出力電圧の計算値を示す図である。
【図１１】負荷のタイプを示す図である。
【図１２】負荷のタイプごとに計算された電極電圧制御モジュールの出力電圧を示す図である。
【図１３】本発明にかかる電極電圧制御モジュールの別の実施例である。
【図１４】本発明にかかる電極電圧制御モジュールの別の実施例である。
【図１５】本発明にかかる電極電圧制御モジュールの別の実施例である。
【図１６】本発明にかかる電極電圧制御モジュールの別の実施例である。
【図１７】クロスＦＥＴの特性を示す図である。
【図１８】クロスＦＥＴの変形例を示す図である。
【図１９】電極電圧制御モジュールの出力電圧の計算値を示す図である。
【図２０】電極電圧制御モジュールの出力電圧の計算値を示す図である。
【図２１】電極電圧制御モジュールの出力電圧の計算値を示す図である。
【図２２】電極電圧制御モジュールの出力電圧の計算値を示す図である。
【図２３】クロストランジスタの変形例を示す図である。
【図２４】本発明にかかる電極電圧制御モジュールの測定例である。
【図２５】本発明のクロスダイオード技術を応用した静電容量変化検知装置の一実施例である。
【図２６】クロスダイオード変換器の電流電圧特性の一例である。
【図２７】静電容量変化検知装置動作時の電圧変化の一例である。
【図２８】静電容量変化検知装置動作時のシミュレーション結果の一例である。
【図２９】本発明のクロスダイオード技術を応用した静電容量変化検知装置の別の実施例である。
【図３０】静電容量変化検知装置動作時の電圧変化の別の例である。
【図３１】静電容量変化検知装置動作時のシミュレーション結果の別の例である。
【図３２】静電容量変化検知装置の変形例である。
【発明を実施するための最良の形態】
【００４６】
以下、図面を参照して、本発明の実施の形態を説明する。
【実施例１】
【００４７】
（１）構成
クロスダイオード回路を用いた変換器006は、図５にその構成を示すように、２つのダイオードから成り、一つのダイオードのP極がもう一つのN極へ接続されている。変換器006は、電圧制御装置002と、静電容量負荷001の間に設置される。
【００４８】
この実施例では、ダイオードを特定する必要は無い。たとえばCQ出版社、半導体規格表シリーズNo.3「最新 ダイオード規格表」には、小信号用シリコンダイオード、PINダイオード、一般性流用ダイオード、など様々な型式が掲載されている。
【００４９】
さらにCQ出版社、トランジスタ技術 SPECIAL No.41「特集 実験で学ぶOPアンプのすべて」1-4節非線形回路には、OPアンプを組み合わせることで特性を補ったダイオードが掲載されている。
【００５０】
この実施例で述べるダイオードは、図６に示すＩ／Ｖ特性を有する一般的なダイオードを指すものであり、それ以上の性能を求めるものではない。また、本文では、クロスダイオード回路として一対のダイオード(計２個)で形成したものを代表して説明に用いるが、同じ極性の方向に並列にあるいは直列に並べたものでも構わない。
【００５１】
（２）動作
静電容量負荷001に繋げた変換器006の動作について説明する。
【００５２】
１．静電容量負荷001の電極が2Qの電荷を帯びているとき、電極間電位差V1はV1＝Q／Cで表わされる。
【００５３】
２．変換器006の特性を、図６に示す。横軸はクロスダイオード回路の電位差：V0−V1、縦軸はクロスダイオード回路から出力される電荷の時間変化(＝dQ／dt＝電流)を表す。
【００５４】
３．ダイオードの一般的な性質 (図６) から、クロスダイオード回路において以下の振る舞いを期待することができる。
【００５５】
３−１．V0の操作があっても電位差|V0−V1|がある範囲（VF：順方向電圧）を超えないとき、dQ／dtはゼロである。すなわち、Qの値は変化できない。またV1も変化しない。
【００５６】
３−２．V0の操作によって、電位差V0−V1がVF以上になると、dQ／dtが正となり、Qが増加する。Qは、時間が経過してV1＝V0−VF程度になるまで過渡的に増加する。そして、V1＝V0−VFになったときdQ／dtがゼロとなり、Qの変化や、V1の変化が停止して安定化する。
【００５７】
３−３．V0の操作によって、電位差V0−V1が−VF以下になると、dQ／dtが負となり、Qが減少する。Qは、時間が経過してV1＝V0＋VF程度になるまで過渡的に減少する。そして、V1＝V0＋VFになったときdQ／dtがゼロとなり、Qの変化や、V1の変化が停止して安定化する。
【００５８】
すなわち、V1は、あそび電位差：VFを持って、V0に追随することが期待できる。追随時間を表わす時定数はCRで記述できる。ここでRはクロスダイオード回路の内部抵抗  である。
【００５９】
通常Rは小さく、時定数CRは短くすることが可能である。これらの動作は、図４で示した概念図の動作を満たすものであり、３−１の状況が図４ａに、３−２の状況が図４ｂに、３−３の状況が図４ｃに対応する。
【００６０】
３−２や３−３の状況は、概念図では図４ｂや図４ｃに対応していると述べた。図４ｂや図４ｃは、|V0−V1|＞VFの状況を表し、V1とV0の繋がりを模写する紐が張って、V1がV0の変化に追随することを示している。
【００６１】
図６を見ると、dQ／dtがゼロでは無い値を持つのは、|V0−V1|＞VFだけでなく|V0−V1|〜VF近傍でも良いことが判る(図６において、dQ／dt特性の立ち上がり)。V1に対するV0の変化を小さく設定した際には、少しQを変化させればV1がV0へ過渡的に収束する、つまり過渡現象が起きる状況においても|V0−V1|〜VFの状態にあると推測できる。
【００６２】
|V0−V1|の変化に対するdQ／dtの変化について、|V0−V1|〜VFでは、|V0−V1|≫VFよりも変化は小さい。言い換えると、|V0−V1|〜VFにおいてV0で発生しV1へ変換されるノイズは、|V0−V1|≫Vfにおけるそれよりも小さいことが期待できる。由って、３−２や３−３の状況であっても、V0のノイズは減少してV1に伝わることが期待できる。
【００６３】
３−１の状況を、回路シミュレーターで再現した様子を図７に掲載する。図の上は、回路図である。電圧制御装置002として、オフセット30V、振幅：1mV（＜VF〜200mV）、周波数：1kHzの波を、変換器006へ送信した。
【００６４】
下図は信号の変化を表わすグラフである。横軸は時間、縦軸は信号強度をV単位で表わしている。変換器006に対して、点線は入力信号、実線は出力信号を表す。出力信号は、30Vの定電圧信号のみであり、1kHzの交流成分がカットされている。
【００６５】
３−２や３−３の状況を、回路シミュレーターで再現した様子を図８に掲載する。図の上は、回路図である。電圧制御装置002として、オフセット30V、振幅：1V（＞VF〜200mV）、周波数：1kHzの波（下図点線）を変換器006へ送信した。静電容量負荷で期待される信号は下図実線であるが、30VのＤＣ電圧に加えて、1kHzの交流成分が確認できる。
【００６６】
３−１、３−２、３−３の状況を連続的に、回路シミュレーターで再現した様子を図９に掲載する。図の上は、回路図である。電圧制御装置002として、パルス（高さ：2.5V、パルス幅：30ms、パルス間隔：60ms）と小信号交流（1kHz、振幅：100mV）とを発生させ、変換器006へ送信した。
【００６７】
送信信号を下図の点線で示す。変換器006で変換された信号を実線で示す。実線は、パルス状の早い急激な変化に速く応答し、しかしながら100mVの交流信号がカットされている様子を示す。
【００６８】
３−２や３−３の状況において、電圧制御装置002からの小信号ノイズが変換器006を経て静電容量負荷001へ伝達されるかを回路シミュレーターで調べた結果を図１０に掲載する。図の上は回路図である。電圧制御装置002として、ノコギリ波（高さ：2.5V、パルス幅：40ms）と小信号交流（1kHz、振幅:100mV）とを発生させ、変換器006へ送信した。
【００６９】
送信信号を下図の点線で示す。変換器006で変換された信号を実線で示す。のこぎり波の傾斜時（３−３の状況）に、点線のノイズレベルに比べて、実線のそれは抑制されている様子を示す。
【００７０】
V1を制御する際に、変換器006は、２つの動作を実施していることに注目する。これら、２つの動作が合い伴っていることが、変換器006の最も重要な特徴である。
【００７１】
（１）電圧制御装置002がV0を変化させて、|V0−V1|をVFより大きくする動作。このとき、クロスダイオード回路は、電流を流し静電容量に蓄えられる電荷：Qを変化させる。
【００７２】
通常、クロスダイオード回路が電流を流す状態を“スイッチON”の状態と呼ぶ。それに対して、|V0−V1|がVF以下の時、すなわち電流を流さない状態を“スイッチOFF”の状態と呼ぶ。（１）の動作は、クロスダイオード回路が、静電容量の電荷が安定したスイッチOFFの状態から、|dQ／dt|＞0とした電荷を変化させるスイッチONの状態へ、電圧制御装置002がV0を変えることに依って変化した、と考えることができる。
【００７３】
（２）クロスダイオード回路が|V0−V1|の差に応じて過渡的にQを上昇させるものの、|Q／C−V0|＜VFなるQに至った際にクロスダイオード回路が自動的に自身をスイッチOFFの状況にし、Qの変化を禁止してしまう動作。
【００７４】
Qの変化が無くなれば、V1の変化も無くなる。V1が安定して停止した状態は、電圧制御装置002が|V0−V1|＜VFなる状態では持続され、V0を故意に変化させる（１）の動作が実施されるまで安定的に保持される。
【００７５】
（１）と（２）の動きを考慮すると、本発明で提案するクロスダイオード回路を用いた変換器は、静電容量負荷に対してのみ有効であることを意味する。
【００７６】
たとえば負荷が抵抗（図１１ａ）やコイルであった場合について考える。（１）の動作は外部から電圧制御電源002の電圧を変化させれば可能である。しかしながら、これらの負荷では、（２）の動作、クロスダイオード回路が自動的にスイッチOFFになって安定化する動作、が常に実現できない。電圧信号V1は負荷に因って常に低下して0になろうとするからである。
【００７７】
図１１ｃに示すようにV1は常に0になろうとするため、紐は張った状態となる。紐が張った状態では、V1はV0の変化に１：１に対応して変化してしまう。強いて言えば、|V0|がVF以下の場合にのみ、V0のノイズがV1へ送信されない（図１１ｂ）。
【００７８】
図１２は、電圧制御装置002からの小信号ノイズが変換器006を経て、静電容量負荷（b、1μF）へ、また抵抗負荷（c、1kΩ）へ、またコイル負荷（d、1μH）へ伝達された際、どのような電圧が負荷に掛かるかを回路シミュレーターで調べた結果である。
【００７９】
図１２（ａ）は回路図である。電圧制御装置002として、ＤＣ電圧30Vに微小交流電圧 （高さ：1mV、周波数：1kHz）を加えた信号を発生させ、変換器006へ送信した。抵抗負荷では、1mVの微小交流電圧がそのまま負荷へ流れた。コイル負荷では、DC電圧30Vがほぼ0Vまで消費され、また0.1mVの微小交流電流が負荷へ流れた。しかしながら、静電容量負荷では、DC電圧30Vがそのまま掛かる一方で、0.01μVの誤差で微小交流電圧は負荷へ流れない結果が得られた。
【００８０】
これまでにクロスダイオード回路が伝送路に対して直列に挿入され利用されてきた既存の例は、以下のような公知技術に見受けられる。
【００８１】
（ａ）大信号と小信号とを適宜分岐するデュープレクサ。たとえば、共立出版「NMRイメージング」巨瀬勝美著、5.3.6節、pp.105〜111、あるいは Oxford Univ. Press  ”Principles of Nuclear Magnetic Resonance Microscopy” Paul T.Callaghan著、9.1節 、pp.462〜463を参照のこと。
【００８２】
（ｂ）ダイオード型ダブルバランスドミキサー。たとえば、CQ出版社「高周波回路設計ノウハウ」吉田武著、6.4節、pp.245〜252を参照のこと。
【００８３】
これらはいずれも、特性インピーダンス50Ωの負荷、抵抗やコイルあるいはＬＣ共振回路といった低インピーダンスの負荷が対象となっている。そして、クロスダイオード回路において、（１）の利点のみを利用した技術であると言える。（２）の利点は利用されていない。
【００８４】
繰り返すが、本発明は、（ａ）や（ｂ）の類例で用いられている（１）だけを利用したものとは異なる。本発明は、静電容量負荷001に対して（１）と（２）と両方兼ね備えたクロスダイオード回路を変換器006として利用することを提案するものである。
【実施例２】
【００８５】
(１)構成
クロスダイオード回路を用いた変換器006は、図１３にその構成を示すように、２つのダイオードから成り、一つのダイオードのP極をもう一つのN極へ接続させている。変換器006は、電圧制御装置002と静電容量負荷001の間に設置される。電圧測定器007は、変換器006の出力電圧を計測する。
【００８６】
(２)動作
クロスダイオード回路を用いた変換器006の動作は、実施例１のそれと同じである。なぜなら、電圧測定器007の入力インピーダンスはほぼ無限大（たとえば、計装アンプを用いた電圧測定器では1GΩ以上の入力インピーダンスが可能）であり、静電容量負荷001の電圧に対してなんら影響を与えないからである。
【００８７】
電圧測定器007を導入することによって、静電容量負荷001の電圧値を知ることができる。静電容量負荷001に掛かる電圧V1は、既知であるV0に比べて、順方向電圧：VF程度の差が生じている。VFの誤差が、静電容量負荷001の電圧制御に問題になる場合に、電圧測定器007を導入する。また、任意波形発生器003に依る制御電圧の設定作業は、V1の値をモニターし、所望のV1になるようにV0を調整する帰還制御にするのが好ましい。
【００８８】
上記では、V0とV1に差異が生じることに因る誤差を、静電容量負荷001の状態を電圧測定器007で補償することを述べた。誤差を補償することは、他になんらかの方法で静電容量負荷001の状態を知ることができれば、その情報を常に観測してV0を調整する方法でも構わない。
【００８９】
たとえば、静電容量負荷001がピエゾ駆動素子であれば、静電容量負荷001の電圧応答に関する情報は、ピエゾ駆動素子の伸張量として反映される。もし、ピエゾ駆動素子の伸張量が位置センサーなどによって知り得れば、位置センサーの出力データーをV0の調整の為に帰還しても構わない。
【実施例３】
【００９０】
(１)構成
クロスダイオード回路を用いた変換器006について、図１４にその構成を示す。変換器006は、２つのダイオードから成り、１つのダイオードのP極をもう一つのN極へ接続させている、クロスダイオード回路を含む。変換器006は、さらに抵抗を含む。変換器006は、電圧制御装置002と静電容量負荷001の間に設置される。
【００９１】
クロスダイオード回路を用いた変換器006について、図１５にその構成を示す。変換器006は、クロスダイオオードの他、コイルを含む。変換器006は、電圧制御装置002と静電容量負荷001の間に設置される。
【００９２】
(２)動作
クロスダイオード回路を用いた変換器006の動作は、実施例1のそれと基本的には同じである。
【００９３】
図１４の実施例では、抵抗がさらに追加されることによって、|V0−V1|＞VFなるV0が設定された際、V1がV0に向かって追随する過渡現象の時定数(＝ＣＲ、Ｃは静電容量負荷001の静電容量、Ｒは抵抗とクロスダイオード回路の内部抵抗の和)が緩和される点が異なる。
【００９４】
また、図１５の実施例では、コイルが追加されることによって、|V0−V1|＞VFなるV0が設定された際、V1がV0に向かって追随する際に、過渡現象としてV0に収束していくと同時に、収束の軌跡に周波数(＝√ＣＬ、Ｌはコイルのリアクタンス)を持つ振動が加わる。それは、図４の概念図において、V0とV1とを結ぶ紐が、弾性のあるゴムやバネになったことを意味する。
【００９５】
以上、静電容量負荷に対する電極間電圧制御において、あそびを設けた制御を提案した。
【００９６】
（１）電圧制御装置にあそびの機能を備え得る変換器は、クロスダイオード回路を用いた受動的な変換器を用いることで実施可能である。
【００９７】
（２）（１）で実現される、電圧制御装置にあそびの機能を備え得る変換器は、電圧制御装置において小信号の電圧ノイズを含む制御信号が送信されたとしても、変換器が小信号ノイズをカットし制御信号のみを静電容量負荷に伝達することが可能となる。
【００９８】
（３）（２）の効果が得られる変換器は、V0に対するV1の応答速度を劣化させるものではない。
【００９９】
（４）（２）の効果が得られる変換器は、V1の設定分解能を悪くするものではない。あるとき、電圧制御装置からの信号V0を与えたとき、静電容量負荷の電圧がV1に安定化したとする。仮にV1をV1＋|ΔV|に設定したければ、V0をV1＋|ΔV|＋VFにすれば良い。また、仮にV1をV1−|ΔV|に設定したければ、V0をV1−|ΔV|−VFにすれば良い。ここで、VFは順方向電圧である。
【実施例４】
【０１００】
クロスダイオード回路の代わりに、クロスダイオード様動作をする半導体素子を用いた変換器006を採用することもできる。例えば、図１６に示す実施例では、２つのＮチャンネルＦＥＴが対になって接続された回路から成り、一つのＦＥＴのソースＳとドレインＤがもう一つのＦＥＴのゲートＧへ接続された構成となっている。この変換器006は、電圧制御装置002と静電容量負荷001の間に設置される。
【０１０１】
図１７にＮチャンネルＦＥＴを用いたクロスＦＥＴのＩ／Ｖ特性の一例を示す。横軸はゲートＧ−ソースＳ間の電位差、縦軸はプラス側がＦＥＴ外部からドレインＤに流れ込む電流量、マイナス側がドレインＤからＦＥＴ外部に流れ出る電流量である。この特性は、図６に示したクロスダイオードのＩ／Ｖ特性の一例と類似しているが、クロスＦＥＴにおいてドレイン電流がゼロに近い領域での電流値の方が、クロスダイオードにおいて電流がゼロに近い領域での電流値よりも真のゼロの値に近く、ノイズを遮断する特性がクロスダイオードの場合よりもいっそう優れている。
【０１０２】
ダイオードを用いる場合よりも、ＦＥＴを用いた方がより性能の高いノイズの遮断ができることについては、以下のように説明ができる。
【０１０３】
|V0-V1|<VFでの電流の伝達し難さは、ダイオードでは逆電流、ＦＥＴではゲート遮断電流の値が指標となる。ダイオードでは、空乏層を挟んで、ｐ型半導体とｎ型半導体とが接合されている。逆バイアス状態では、空乏層に発生している接触電位:V0が障壁となって、拡散に依る小さな逆電流:Isしか流れない。逆電流:Isは、(Nn+Np)exp(-qV0/kBT)に比例する。ここで、NnやNpは、それぞれn型半導体やｐ型半導体のキャリア数を、qはクーロン定数、kBはボルツマン定数、Tは温度を表わす。また、順バイアス状態あっても、ｐｎ間の電位差がV0に比べて十分に大きくなければ電流はIs程度しか流れない。
【０１０４】
ドレインＤとソースＳを接続したＦＥＴは、例えばＮチャンネルＦＥＴの場合にゲートＧをｎ型半導体、ドレインＤまたはソースＳをｐ型半導体とみなすことができる。ダイオードに比べてＦＥＴの異なる点は、ゲートの入力インピーダンスが高いことである。たとえば典型的な例として、ダイオード:1S1588の入力インピーダンスは60MΩ程度であるのに対し、接合型FET:2SK373の入力インピーダンスは100GΩ程度と設定されている。
【０１０５】
この入力インピーダンスが高いという設定は、ＦＥＴではゲートＧに流れ込む電流ではなく、ゲートＧの電位に依って、ドレインＤ−ソースＳ間の電流を制御したいという要求に因っている。ゲートＧの電位が空乏層の広がりを変え、ドレインＤ−ソースＳ間に設けられたチャンネルの電流量を制御しているのである。
【０１０６】
ゲートＧの入力インピーダンスが高いことは、キャリア数:Nn+Npが少ない、あるいは空乏層の接触電位:V0が大きいとして理解できる。よって、この入力インピーダンスが高い性質を持つＦＥＴは、ダイオードに比べて、逆バイアス状態における逆電流:Isが小さく、また順バイアス状態におけて電流が流れ始める順方向電位までの電流値(∝Is)もまた小さい。
【０１０７】
ドレインＤとソースＳを接続したＦＥＴにおいて、ダイオードの逆電流:Isに対応する、逆電圧において空乏層の障壁を越えて拡散する微量電流は、ゲート遮断電流に相当すると考えられる。一般に、ダイオードでは１μA程度の逆電流に対して、ＦＥＴでは１nA程度のゲート遮断電流とされる。これが、ダイオードを用いる場合よりも、ＦＥＴを用いた方がより性能の高いノイズの遮断ができる理由である。
【０１０８】
この実施例では、ＦＥＴの種類を特定する必要は無い。たとえば図１８（ａ）に示すように、２つのＮチャンネルＦＥＴを逆向きに並列接続した構成（一つのＦＥＴのソースＳとドレインＤがもう一つのＦＥＴのゲートＧへ接続された構成）であれば、ゲートＧにプラス電圧が印加されたときにドレインＤからゲートＧに向けて電流Ｉが流れるようにして用いることができる。
【０１０９】
また、図１８（ｂ）に示すように、２つのＰチャンネルＦＥＴを逆向きに並列接続した構成（一つのＦＥＴのソースＳとドレインＤがもう一つのＦＥＴのゲートＧへ接続された構成）であれば、ゲートＧにマイナス電圧が印加されたときにゲートＧからドレインＤに向けて電流Ｉが流れるようにして用いることができる。
【０１１０】
また、図１８（ｃ）〜（ｄ）に示すように、ＮチャンネルＦＥＴとＰチャンネルＦＥＴを１つずつ同じ向きに並列接続した構成（一つのＦＥＴのソースＳとドレインＤがもう一つのＦＥＴのソースＳとドレインＤに、一つのＦＥＴのゲートＧがもう一つのＦＥＴのゲートＧに接続された構成）であれば、ゲートＧにプラス電圧が印加されたときにドレインＤからゲートＧに向けて電流Ｉが流れるＮチャンネルＦＥＴの特性と、ゲートＧにマイナス電圧が印加されたときにゲートＧからドレインＤに向けて電流Ｉが流れるＰチャンネルＦＥＴの特性を併用して用いることができる。
【０１１１】
また、接合型ＦＥＴであれ、ＭＥＳ型ＦＥＴであれ、ＭＯＳ型ＦＥＴであれ、ＦＥＴの特徴である、ゲートに流れ込む電流量を抑えるためゲート入力インピーダンスが高いことが保たれていれば、結果として、ゲート遮断電流を小さくすることができる。
【０１１２】
図１８（ａ）の構成に基づいて、回路シミュレーターでシミュレートした様子を図１９〜２２に掲載する。その結果、クロスＦＥＴを用いた回路でも、クロスダイオードを用いた回路において得られた図７〜１０の結果とほぼ同様の結果が得られ、クロスＦＥＴを用いることによっても、クロスダイオードを用いた場合とほぼ同じ作用のあることが確認された。
【実施例５】
【０１１３】
クロスＦＥＴ回路の代わりに、一般のトランジスタを用いた変換器006を採用することもできる。例えば、図２３（ａ）に示す実施例では、２つのＮＰＮトランジスタが対になって接続された回路から成り、一つのＮＰＮトランジスタのコレクタＣとエミッタＥがもう一つのＮＰＮトランジスタのベースＢへ接続された構成となっている。この変換器006もまたクロスＦＥＴと同じく電圧制御装置002と静電容量負荷001の間に設置される。
【０１１４】
この実施例では、トランジスタの種類を特定する必要は無い。たとえば図２３（ａ）に示すように、２つのＮＰＮ型トランジスタを逆向きに並列接続した構成（一つのトランジスタのコレクタＣとエミッタＥがもう一つのトランジスタのベースＢへ接続された構成）であれば、ベースＢにプラス電圧が印加されたときにコレクタＣからベースＢに向けて電流Ｉが流れるようにして用いることができる。これは、コレクタ電流がベースＢ−エミッタＥ間の電位差で決まることを応用したものであり、ベースＢ−エミッタＥ間の電圧が適当な値になると、コレクタＣからベースＢに向けて電流が流れることによるものである。
【０１１５】
また、図２３（ｂ）に示すように、２つのＰＮＰ型トランジスタを逆向きに並列接続した構成（一つのトランジスタのコレクタＣとエミッタＥがもう一つのトランジスタのベースＢへ接続された構成）であれば、ベースＢにマイナス電圧が印加されたときにベースＢからコレクタＣに向けて電流Ｉが流れるようにして用いることができる。これは、コレクタ電流がベースＢ−エミッタＥ間の電位差で決まることを応用したものであり、ベースＢ−エミッタＥ間の電圧が適当な値になると、ベースＢからコレクタＣに向けて電流が流れることによるものである。
【０１１６】
また、図２３（ｃ）〜（ｄ）に示すように、ＮＰＮ型トランジスタとＰＮＰ型トランジスタを１つずつ同じ向きに並列接続した構成（一つのトランジスタのエミッタＥとコレクタＣがもう一つのトランジスタのエミッタＥとコレクタＣに、一つのトランジスタのベースＢがもう一つのトランジスタのベースＢに接続された構成）であれば、ベースＢにプラス電圧が印加されたときにコレクタＣからベースＢに向けて電流Ｉが流れるＮＰＮ型トランジスタの特性と、ベースＢにマイナス電圧が印加されたときにベースＢからコレクタＣに向けて電流Ｉが流れるＰＮＰ型トランジスタの特性を併用して用いることができる。
【０１１７】
［応用例１］
実際の応用例を以下に述べる。出願人は、ピエゾ駆動素子(＝静電容量負荷)をステージとして利用していた際、ステージを走査する走査電源(＝電圧制御装置)からの電圧ノイズがピエゾ駆動素子の機械振動を誘起し、その機械振動が他の振動測定系へ振動ノイズを与える問題に遭遇した。
【０１１８】
図２４は、超高感度振動測定計で計測した振動ノイズレベルである。黒三角は、Ａ社の走査電源を、黒丸はＢ社の走査電源を用いた結果である。別途調査した結果、振動ノイズの低いＡ社の走査電源における電圧ノイズは走査電源のレンジに対して7ppmもの小さなものであったことが判った。また走査電源の広帯域性(〜1MHz)を維持する必要があり低周波フィルターの利用が禁止されている。
【０１１９】
この電圧ノイズに起因する振動ノイズを抹消するために、本提案で述べた、クロスダイオード回路で構成した変換器を介した。得られた結果を白丸で示す。白丸は、Ａ社の走査電源の後段に変換器を介した結果であるが、Ｂ社の場合でも変換器を介せば、白丸のように低減した結果が得られた。得られた振動ノイズテスト結果は、約１０分の１倍ものノイズ低減効果があることを実証できた。
【０１２０】
本発明は、ピエゾ駆動素子の他に、加速電極、光移相器、カー効果を利用した偏光素子、アバランシェフォトダイオード、液晶素子などに応用が可能である。
【０１２１】
［応用例２］
別の応用例を以下に述べる。実施例１では、容量負荷を対象として、クロスダイオード変換器を用いた変換器の例を提案した。この変換器は、
（１）スレッシュホールド電圧ＶTH以上では、変換器が電流を通して、出力電圧を入力電圧に一致させる。
（２）スレッシュホールド電圧ＶTH以下では、変換器が電流を通さず、出力電圧を制御しない。
という２つの性質を持つ。これらの性質から、入力電圧の大きな変動に対しては（１）の状態になり、出力電圧を入力電圧へ高速に応答させる。一方、入力電圧に含まれるノイズなどの小さな変動に対しては（２）の状態となり、入力電圧の変動をカットする。その結果、高速ノイズフィルターの機能が実現できた。
【０１２２】
このクロスダイオード変換器を用いた変換器を、静電容量変化を検出したい容量負荷と、定電圧源との間に置くことで、容量変化を電圧変化として読み出すことのできる応用例を提案する。
【０１２３】
動作原理の要点は、クロスダイオード回路が持つ上記（２）の性質を利用して、静電容量の変化を電圧変化に変換して検出することにある。静電容量をＣ0、電荷をＱ、電極間の電位差をＶ1とする。そしてＣ0がＣ0＋δＣに変化した際に、電位差がＶ1＋δＶになったとする。（２）の状態では、Ｑの変化が抑制される。したがって、容量変化の前後において、Ｑ＝Ｃ0Ｖ1＝（Ｃ0＋δＣ）（Ｖ1＋δＶ）という等式が成り立ち、δＣ＝Ｃ0δＶ／（Ｖ1＋δＶ）が得られる。すなわち、電圧変化を計測することによって、容量変化δＣを導き出すことができる。以下に構成と動作を説明する。
【０１２４】
（１）構成：回路の構成を図２５に示す。配線について、実線はアナログ信号が送信される配線を、点線は値：Highもしくは値：Lowの２値から成るデジタル信号が送信される配線を表わす。
【０１２５】
１０１容量負荷は、静電容量の変化を検知したい被測定体である。
【０１２６】
１０２直流電圧発生器は、容量負荷１０１に一定電圧Ｖ0を供給する。
【０１２７】
１０３クロスダイオード変換器は、入力電圧Ｖ0と出力電圧Ｖ1との差Ｖ0−Ｖ1に対して、流れる電流量Ｉが、図２６に示す特性を持つ変換器である。ここで、ＶTHはスレッシュホールド電圧を意味し、｜Ｖ0−Ｖ1｜がＶTHより大きくなるとIは有限に、小さくなるとＩ＝０となる。たとえば、クロスダイオード変換器は、順電流方向が互いに逆になるような対を形成したダイオードが該当する。
【０１２８】
１０４増幅器は、容量負荷１０１の電圧信号Ｖ1を増幅する役割を担う。図２５では、アース電位からの差を増幅させる差動増幅器の例を示す。
【０１２９】
１０５立下りトリガー検出器は、入力信号が参照電圧値に対して高い電圧値から低い電圧値へと横切った際に、値：High（H）のデジタルパルスを出力するコンパレーターから成る。参照電圧値には、Ｖ0−ＶTHを選ぶ。
【０１３０】
１０６立上りトリガー検出器は、入力信号が参照電圧値に対して低い電圧値から高い電圧値へと横切った際に、値：Hのデジタルパルスを出力するコンパレーターから成る。参照電圧値には、Ｖ0＋ＶTHを選ぶ。
【０１３１】
１０７ラッチ回路は、ＳＥＴ端子とＲＥＳＥＴ端子がともに入力値：Lのとき、出力値：Lである。ＳＥＴ端子に入力値：Hが入ったとき、出力値：Hとなり、ＲＥＳＥＴ端子に値：Hが入るまで出力：Hの状態を保持する。ＳＥＴ端子の入力値：Lであって、ＲＥＳＥＴ端子に入力値：Hが入ると、出力値：Lになる。その後、ＳＥＴ端子に入力値：Hが入るまで出力値：Lを保持する。
【０１３２】
補足として、この構成では、Ｖ0と、Ｖ0−ＶTHと、Ｖ0＋ＶTHの３つの基準電位を要する。たとえばＶ0＋ＶTHの定電圧電源を準備し、１つの可変抵抗器を使ってＶ0電位に分圧した出力を、またもう１つの可変抵抗器を使ってＶ0−ＶTH電位に分圧した出力を取り出すことで対応できる。
【０１３３】
（２）動作：容量負荷１０１について、その静電容量がＣ0からＣ0＋δＣへ、あるいはＣ0＋δＣからＣ0へ変化したとする。このとき、この変化に伴って、ラッチ回路１０７が結局どのように変化するのかを以下に説明する。まずは、δＣを正と仮定して、説明を進める。
【０１３４】
１．容量負荷１０１について、静電容量の初期値をＣ0、電圧の初期値を０Ｖとする。
【０１３５】
２．直流電圧発生器１０２の電圧をＶ0に設定する。後述するように、Ｖ0はＶ0＞２ＶFＣ0／｜δＣ｜となるように設定する必要がある。設定直後、クロスダイオード変換器１０３は、その両端の電位差がＶTHを超えるので、電流を流し、容量負荷１０１にかかる電圧：Ｖ1を〜Ｖ0−ＶTHに変化させる。また容量負荷１０１の電荷：ＱをＱ＝Ｃ0Ｖ1に変化させる。以後、直流電圧発生器１０２の電圧は変化せず、Ｖ0に固定される。
【０１３６】
３．容量負荷１０１がＣ0からＣ0＋δＣに変化したとする。変化直後では、クロスダイオード変換器１０３は電流を流さないので、Ｑは変化できない。よって、容量負荷１０１の電圧：Ｖ1はＶ0−ＶTHから（Ｖ0−ＶTH）Ｃ0／（Ｃ0＋δＣ）に低下する。電圧低下後、条件：Ｖ0＞２ＶFＣ0／｜δＣ｜から、クロスダイオード変換器１０３について両端の電位差の絶対値はＶTHよりも大きくなる。ゆえに、クロスダイオード変換器１０３は電流を流す。そして、過渡的に容量負荷１０１の電圧：Ｖ0をＶ0−ＶTHに回復させる。このとき、容量負荷１０１の電圧は、Ｖ0−ＶTHを基準にして、基準より低い電圧に下がった後に、基準に戻る、といったパルス的な変化を示す。
【０１３７】
４．容量負荷１０１がＣ0＋δＣからＣ0に戻ったとする。変化直後では、クロスダイオード変換器１０３は電流を流さないので、Ｑは変化できない。よって、容量負荷１０１の電圧：Ｖ1はＶ0−ＶTHから（Ｖ0−ＶTH）（Ｃ0＋δＣ）／Ｃ0に上昇する。電圧上昇後、条件：Ｖ0＞２ＶFＣ0／｜δＣ｜から、クロスダイオード変換器１０３について両端の電位差の絶対値はＶTHよりも大きくなる。ゆえに、クロスダイオード変換器１０３は電流を流す。そして、過渡的に容量負荷１０１の電圧：Ｖ0をＶ0＋ＶTHに回復させる。このとき、容量負荷１０１の電圧は、Ｖ0＋ＶTHを基準にして、基準より低い電圧に下がった後に、基準に戻る、といったパルス的な変化を示す。
【０１３８】
５．４の後、容量負荷１０１がＣ0から変化しなければ、現実的にはクロスダイオード変換器１０３の漏れ電流によって、容量負荷１０１の電圧はＶ0−ＶTHに向かって低下していく。あるいは、４の後、容量負荷１０１の静電容量がＣ0からＣ0＋δＣに変化すれば、その変化の直後に、容量負荷１０１の電圧が（Ｖ0＋ＶTH）Ｃ0／（Ｃ0＋δＣ）に低下する。そして、クロスダイオード変換器１０３について両端の電位差の絶対値は、ＶTHよりも大きくなる。よって、クロスダイオード変換器１０３が電流を流す。そして過渡的に容量負荷１０１の電圧をＶ0−ＶTHに回復させる。すなわち、容量負荷１０１の静電容量に関わらず、その電圧：Ｖ1がＶ0−ＶTHになる。そして、動作２に戻る。その後は、２から５を繰り返すことになる。
【０１３９】
ここで、Ｖ0＞２ＶFＣ0／｜δＣ｜の条件を仮定したが、設定電圧：Ｖ0を大きく調整すれば、この条件は満たされる。
【０１４０】
上記の重要な現象は、
（１）Ｃ0→Ｃ0＋δＣの変化で、Ｖ0−ＶTHを基準にして、基準よりも低い電圧に下がった後に、基準に戻る、といったパルス状の信号が発生。
（２）Ｃ0＋δＣ→Ｃ0の変化で、Ｖ0＋ＶTHを基準にして、基準よりも高い電圧に上がった後に、基準に戻る、といったパルス状の信号が発生。
することである。負荷容量１０１について、図２７（ａ）に静電容量の変化に伴う、電圧：Ｖ1の変化の概念図を示す。また、（１）で発生するパルス状のＶ1の変化を立下りトリガー検出器１０５で検出したときのデジタル信号出力の概念図を図２７（ｂ）に示す。また、（２）で発生するパルス状のＶ1の変化を立上りトリガー検出器１０６で検出したときのデジタル信号出力の概念図を図２７（ｃ）に示す。
【０１４１】
結果として、これらのデジタル信号出力をラッチ回路１０７に入力すると、Ｃ0＋δＣのとき、ラッチ回路１０７がHighとなり、Ｃ0のとき、ラッチ回路１０７がLowとなる。その結果、ラッチ回路１０７から出力される信号は、図２７（ｄ）のようになる。
【０１４２】
図２８は、図２５に示す構成を採用した際に、Ｃ0の変化がＶ1の電圧変化としてどのように表われるのかを示したシミュレーション結果である。Ｃ0＝１ｎＦ、δＣ＝０．２Ｃ0、Ｖ0＝１Ｖ、ＶTH＝０．０５Ｖ、クロスダイオードについて｜Ｖ0−Ｖ1｜＜ＶTHのときの抵抗：１ＭΩ、と設定した。図２８（ａ）は容量負荷１０１の静電容量、（ｂ）は容量負荷１０１の電荷、（ｃ）は容量負荷１０１の電圧、についての振る舞いである。（ａ）に示される容量変化に応じて、Ｖ1の振る舞いにパルス状の変化が見られる。
【０１４３】
クロスダイオード変換器１０３の効果について、説明を付記する。仮に、この変換器がなく、直流電圧発生器１０２を容量負荷１０１に直接接続していた場合について考える。このとき、容量負荷１０１について、容量：Ｃ0の変化に伴って、電圧：Ｖ1はＶ0に常に一定になるから、電荷：Ｑの変化しか伴わない。その変化量は、１ｎＦの容量に対して２０％の容量変化しかなければ、ナノクーロンの微小変化に留まり、電荷や電流としての検出はむつかしい。クロスダイオード変換器１０３を使った本応用例では、容量：Ｃ0の変化に対して、Ｑを変化させず、検出が容易とされるＶ1の変化を発生させている。また、大きなＶ1の変化を発生させた後は、クロスダイオード変換器１０３が自動的にＱを調整し、Ｖ1を基準電圧まで自動的に戻している。低電圧電源と、受動素子であるクロスダイオード変換器１０３を用いるだけで、Ｃの変化を電圧変化として検出できることが、本応用例の特徴である。
【０１４４】
上の動作では、δＣを正と仮定して説明を進めた。図２５のブロック図は、δＣ＞０として、Ｃ＋｜δＣ｜のときとした際に、ラッチ回路１０７がHighを出力するように設定している。
【０１４５】
図２９のブロック図は、δＣ＜０として、Ｃ−｜δＣ｜のときとした際に、ラッチ回路１０７がHighを出力するように設定している。図２９は、図２５と比べて、立上りトリガー検出器１０６と立下りトリガー検出器１０５との配置が異なっているだけである。
【０１４６】
図３０は、容量負荷１０１の変化に伴う、（ａ）電圧：Ｖ1の変化、（ｂ）立下りトリガー検出器１０５の出力、（ｃ）立上りトリガー検出器１０６の出力、（ｄ）ラッチ回路１０７の出力、の概念図を示した。
【０１４７】
図３１は、図２９に示す構成を採用した際に、Ｃ0の変化がＶ1の電圧変化としてどのように表われるのかを示したシミュレーション結果である。Ｃ0＝１ｎＦ、δＣ＝−０．２Ｃ0、Ｖ0＝１Ｖ、ＶTH＝０．０５Ｖ、クロスダイオードについて｜Ｖ0−Ｖ1｜＜ＶTHのときの抵抗：１ＭΩ、と設定した。図３１（ａ）は容量負荷１０１の静電容量、（ｂ）は容量負荷１０１の電荷、（ｃ）は容量負荷１０１の電圧、についての振る舞いである。（ａ）に示される容量変化に応じて、Ｖ1の振る舞いにパルス状の変化が見られる。
【０１４８】
そのほか、図２５に示す構成を部分的に代えた、以下の形でも構わない。
（１）増幅器１０４について、その差動用参照信号を、アース電位からではなく、図３２（ａ）に示すように、Ｖ0から得ることも可能である。また、図３２（ｂ）に示すように、クロスダイオード変換器１０３を２組直列につなぎ、それらの間から差動用参照信号を取ることも可能である。これらの例では、立下りトリガー検出器１０５のＲＥＦを−ＶTHとし、立上りトリガー検出器１０６のＲＥＦを＋ＶTHとしなければならない。
（２）クロスダイオード変換器は、ｐ極端子とｎ極端子を持つダイオードではなく、ゲート端子と、ドレインとソースとをつないだ端子、とを持つＦＥＴで構成しても構わない。
【０１４９】
クロスダイオード変換器を用いることによって、被測定体の静電容量の時間変化が電圧変化に変換でき、更にその電圧変化が定電圧電源で発生できる。そして、コンパレーターを用いて電圧変化を検出することによって、静電容量変化の有無を検知するシステムが可能となる。
【産業上の利用可能性】
【０１５０】
ピエゾ駆動素子、加速電極、光移相器、カー効果を利用した偏光素子、アバランシェフォトダイオード、液晶素子など静電容量負荷の電圧制御に広く利用できる。
【符号の説明】
【０１５１】
001：静電容量負荷、002：電圧制御装置、003：任意波形発生装置、004：デジタル−アナログ変換器（ＤＡＣ）、005：高電圧アンプ、006：変換器、007：電圧測定器、101：容量負荷、102：直流電圧発生器、103：クロスダイオード変換器、104：増幅器、105：立下りトリガー検出器、106：立上りトリガー検出器、107：ラッチ回路
【図１】
2010200597.tif 000003
【図２】
2010200597.tif 000004
【図３】
2010200597.tif 000005
【図４】
2010200597.tif 000006
【図５】
2010200597.tif 000007
【図６】
2010200597.tif 000008
【図７】
2010200597.tif 000009
【図８】
2010200597.tif 000010
【図９】
2010200597.tif 000011
【図１０】
2010200597.tif 000012
【図１１】
2010200597.tif 000013
【図１２】
2010200597.tif 000014
【図１３】
2010200597.tif 000015
【図１４】
2010200597.tif 000016
【図１５】
2010200597.tif 000017
【図１６】
2010200597.tif 000018
【図１７】
2010200597.tif 000019
【図１８】
2010200597.tif 000020
【図１９】
2010200597.tif 000021
【図２０】
2010200597.tif 000022
【図２１】
2010200597.tif 000023
【図２２】
2010200597.tif 000024
【図２３】
2010200597.tif 000025
【図２４】
2010200597.tif 000026
【図２５】
2010200597.tif 000027
【図２６】
2010200597.tif 000028
【図２７】
2010200597.tif 000029
【図２８】
2010200597.tif 000030
【図２９】
2010200597.tif 000031
【図３０】
2010200597.tif 000032
【図３１】
2010200597.tif 000033
【図３２】
2010200597.tif 000034