(57)【要約】      （修正有）【課題】真空ピンセットでプリント基板への実装をする際、真空リークが発生せず、ピックアップが容易なパワー用ディスクリートＷＬＣＳＰを提供する。【解決手段】半導体装置は半導体装置の主面である第１の面１ａに対向する第２の面１ｂに裏面電極４が形成されており、前記裏面電極は、凹凸部を有し、少なくともピックアップの可能な程度の平面領域５を形成する。【選択図】図１
2010239017.tif 000002
【特許請求の範囲】
【請求項１】
所望の素子領域の形成された半導体基板の第１の面に突起電極を有するとともに、前記第１の面に対向する第２の面に裏面電極を有する半導体装置において、
前記裏面電極は、一部に所定の広さの平面領域をもつように、表面に凹凸部を具備した半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記平面領域はピックアップの為の真空吸着を可能とする領域である半導体装置。
【請求項３】
請求項１または２に記載の半導体装置であって、
前記平面領域は、レーザマークあるいはインクによるスタンピングが可能な広さを有する半導体装置。
【請求項４】
請求項１乃至３のいずれかに記載の半導体装置であって、
前記平面領域を有する裏面電極は、前記半導体基板に形成された凹凸部上に形成された半導体装置。
【請求項５】
請求項１乃至３のいずれかに記載の半導体装置であって、
前記平面領域を有する裏面電極は、前記半導体基板の平坦な表面に形成された凹凸部を有する電極金属を具備した半導体装置。
【請求項６】
請求項１乃至５のいずれかに記載の半導体装置であって、
前記平面領域を有する裏面電極は、電気伝導度および熱伝導度の高い金属で構成された半導体装置。
【請求項７】
請求項１乃至６のいずれかに記載の半導体装置であって、
前記平面領域を有する裏面電極は、少なくとも金、銀、銅、アルミニウム、ニッケル等を含む膜で構成された半導体装置。
【請求項８】
請求項１乃至７のいずれかに記載の半導体装置であって、
前記半導体装置はウェハサイズパッケージであり、
前記平面領域は、少なくとも個別素子として分割後の識別が可能な識別領域を含む半導体装置。
【請求項９】
請求項８に記載の半導体装置であって、
前記裏面電極表面には、所定の間隔でストライプ状の溝が形成されており、
前記平面領域は、前記溝のほぼ中央部に形成された凹部である半導体装置。
【請求項１０】
請求項８に記載の半導体装置であって、
前記裏面電極表面には、所定の間隔でストライプ状の溝が形成されており、
前記平面領域は、前記溝のほぼ中央部に形成された凸部である半導体装置。
【請求項１１】
請求項１乃至１０のいずれかに記載の半導体装置であって、
前記裏面電極は、前記半導体基板の低抵抗領域とオーミック接続された半導体装置。
【請求項１２】
請求項８に記載の半導体装置であって、
前記平面領域は、前記溝の凸部と、前記溝を埋めるように充填された樹脂とで構成された半導体装置。
【請求項１３】
請求項９乃至１２のいずれかに記載の半導体装置であって、
前記半導体基板は、複数素子領域に分割されており、
前記溝は前記複数の素子領域を横切るように形成された半導体装置。
【請求項１４】
半導体ウェハ上に、所望の素子領域を複数個形成する工程と、
前記素子領域の形成された半導体ウェハの第１の面に突起電極を形成する工程と、
前記第１の面に対向する第２の面に、前記素子領域に対応して、一部に所定の広さの平面領域をもつように、表面に凹凸部を具備した裏面電極を形成する工程と、
前記半導体ウェハを各素子領域を含む半導体装置毎に分割するダイシング工程とを含む半導体装置の製造方法。
【請求項１５】
請求項１３に記載の半導体装置の製造方法であって、
前記平面領域が、凹部を構成するようにした半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびこれを用いた半導体装置の製造方法に係り、特にチップサイズパッケージ（ＣＳＰ）に関し、プリント基板への実装が容易なパワー用半導体装置に関するものである。
【背景技術】
【０００２】
従来のウェハレベルチップサイズパッケージ（ＷＬＣＳＰ）を構成する半導体装置としては、シリコン基板の実装面の反対側の面全体にストライプ状の溝を形成している（例えば、特許文献１ 参照）。
図１３は、特許文献１に記載されたこのＷＬＣＳＰを構成する半導体装置の斜視図を示すものである。この図１３において、この半導体装置は、シリコン基板１０１の実装面１０１ａとは反対側の裏面１０１ｂに凸部１０１Ｔと溝状の凹部１０１Ｒとを複数本、互いに平行に形成したものである。
この半導体装置によれば、シリコン基板１０１自体の裏面１０１ｂ側に溝を設けることで、半導体装置の占有面積を増加させることなく放熱特性を向上させることができる。
【０００３】
【特許文献１】特開２００５−２６０１２８号公報（第９頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、前記半導体装置では、裏面電極を構成する裏面全面に、溝が形成されている為、真空ピンセットを使用してプリント基板に搬送してマウントする際、他の面実装パッケージ、例えばＳＯ−８パッケージと同じ真空度で吸着すると、裏面側に形成された溝による真空リーク量が高くなるという問題があった。すなわち、ダイシングにて分割されたウエハから各チップ(半導体装置)を吸着する際の吸着ミスあるいは、チップマウンターにおいてプリント基板の指定された位置への搬送中の落下あるいは回転等により、位置ずれが生じ易いという生産上、品質上の大きな課題を有していた。
【０００５】
そこで本発明は、前記実情に鑑みてなされたもので、真空ピンセットでの吸着不具合あるいは搬送不具合を低減し、生産効率を向上することを目的とするものである。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明の半導体装置は半導体装置の主面である第１の面に対向する第２の面に裏面電極が形成されており、前記裏面電極は、少なくともピックアップの可能な程度の平面領域を形成することで解決できる。
【０００７】
本発明は、所望の素子領域の形成された半導体基板の第１の面に突起電極を有するとともに、前記第１の面に対向する第２の面に裏面電極を有する半導体装置において、前記裏面電極は、一部に所定の広さの平面領域をもつように、表面に凹凸部が形成されたことを特徴とする。
この構成によれば、一部に所定の広さの平面領域をもつように表面に凹凸部が形成されているため、平面領域で吸引することで、真空ピンセットなどの吸引手段を用いて確実にピックアップすることができる。従って、搬送中の落下あるいは回転等による、位置ずれを抑制することができる。しかも平面領域の周囲には凹凸部が形成されているため、薄い半導体チップの場合にも、第１の面に形成された突起電極の存在によるストレスをこの凹凸部が吸収し、破損を防止することができる。また、凹凸部に平面領域を形成する位置あるいは形状に非対称領域を形成するなどの方法により方向に特徴を持たせることで、半導体装置の方向を決定しやすく、確実な実装を実現することができる。
【０００８】
また本発明は、上記半導体装置において、前記平面領域は使用する真空ピンセットに合わせたピックアップの為の真空吸着を可能とするものを含む。
この構成により、確実な真空吸着が可能となる。
【０００９】
また本発明は、上記半導体装置において、前記平面領域は、レーザマークあるいはインクによるスタンピングが可能な広さを有するものを含む。
この構成により、平面領域を有するため、マーキングやスタンピングが容易となり、製品の識別はもとより、半導体装置のプリント基板への実装に際して、確実な方向を指示することができる。
【００１０】
また本発明は、上記半導体装置において、前記平面領域を有する裏面電極は、前記半導体基板に形成された凹凸部上に形成されたものを含む。
この構成によれば、エッチングなどにより半導体基板に凹凸部を形成した上に裏面電極を形成することで製造が容易となる。また、設計によってはチップの分離領域を利用して溝を形成するなど、特性の向上をはかりつつ最適な形状を得るようにすることも可能である。さらにまた、選択メッキ法を用いたり、蒸着法やスパッター法を用いてリフトオフを行うことにより凹凸部を積層することも可能である。
【００１１】
また本発明は、上記半導体装置において、前記平面領域を有する裏面電極は、前記半導体基板の平坦な表面に形成された凹凸部を有する電極金属を具備したものを含む。
この構成によれば、平坦な表面に凹凸部を有する電極が形成されているため、低抵抗の半導体領域の断面積を低減することなく形成することができ、電気的特性に優れた半導体装置を提供することが可能となる。
【００１２】
また本発明は、上記半導体装置において、前記平面領域を有する裏面電極は、電気伝導度および熱伝導度の高い優れた金属で構成されたものを含む。
この構成によれば、凹凸面の存在により表面積の増大を図るとともに、熱伝導度の高い金属で構成されているため、放熱性の向上をはかることができる。
【００１３】
また本発明は、上記半導体装置において、前記平面領域を有する裏面電極は、少なくとも金、銀、銅、アルミニウム、ニッケル等を含む膜で構成されたものを含む。
【００１４】
また本発明は、上記半導体装置において、前記半導体装置はウェハレベルチップサイズパッケージ（ＷＬＣＳＰ）であり、前記平面領域は、少なくとも個別素子として分割後の識別が可能な文字、記号、矩形（長方形）、円形若しくはその複合形状などの識別領域を含むものを含む。
この構成によれば、識別が容易となる。
【００１５】
また本発明は、上記半導体装置において、前記裏面電極表面には、所定の間隔でストライプ状の溝が形成されており、前記平面領域は、前記溝のほぼ中央部に形成された凹部であるものを含む。
この構成によれば、平面領域が溝であるため、その周囲のストライプ状の溝からの空気の流れを遮断することがないため、放熱特性が良好に維持され、信頼性の高い半導体装置を提供することが可能となる。
【００１６】
また本発明は、上記半導体装置において、前記裏面電極表面には、所定の間隔でストライプ状の溝が形成されており、前記平面領域は、前記溝のほぼ中央部に形成された凸部であるものを含む。
この構成によれば、平面領域が凸部であるため、スタンピングやマーキングは容易であり、また真空ピンセットによる吸着に際しても、真空ピンセットの大きさに汎用性を持たせることができる。
【００１７】
また本発明は、上記半導体装置において、前記裏面電極は、前記半導体基板の低抵抗領域とオーミック接続されたものを含む。
この構成によれば、低抵抗を維持することができ、この上層に半導体装置を積層する場合にも電気的接続が容易となる。平面領域が凹部である場合、この凹部に導電性接着剤を充填し、上層の半導体装置と電気的接続を取るようにすることも可能である。この場合凹凸部の存在により、半導体装置間の通気性を維持することができ、放熱性も維持することができる。
【００１８】
また本発明は、上記半導体装置において、前記平面領域は、前記溝の凸部と、前記溝を埋めるように充填された樹脂とで構成されたものを含む。
この構成によれば、設計を変更することなく、所望の領域に樹脂を充填するだけでよく、製造が容易である。また、充填する樹脂の種類を選択すれば、充填することで、弾性を持たせるようにすることができ、真空吸着が容易な構造を得ることが可能である。
【００１９】
また本発明は、上記半導体装置において、前記半導体基板は、複数素子領域に分割されており、前記溝は前記複数の素子領域を横切るように形成されたものを含む。
この構成によれば、ディスクリートデバイスのみならずＩＣにおいても、放熱性を維持することができ、ひずみによるクラックの発生を低減し、信頼性の高い半導体装置を得ることが可能となる。
【００２０】
また本発明は、半導体ウェハ上に、所望の素子領域を複数個形成する工程と、前記素子領域の形成された半導体ウェハの第１の面に突起電極を形成する工程と、前記第１の面に対向する第２の面に、前記素子領域に対応して、一部に所定の広さの平面領域をもつように、表面に凹凸部を具備した裏面電極を形成する工程と、前記半導体ウェハを各素子領域を含む半導体装置毎に分割するダイシング工程とを含むことを特徴とする。
この構成によれば、容易に作業性よくＷＬＣＳＰを形成することができる。
またこの裏面電極を形成した後、ダイシングに先立ち、スタンピングなどによりこの平面領域に識別マークを形成することで、容易に識別マークを形成することができる。また、平面領域を中央からずれた位置に形成することで、方向を識別できるようにすることも可能である。
【００２１】
また本発明は、上記半導体装置の製造方法において、前記平面領域が、凹部を構成するようにしたものを含む。
この構成により、ダイシングに際して、粘着テープで固定しておく場合にもこの凹部から作業性よく剥離することができる。
【発明の効果】
【００２２】
以上説明してきたように、本発明の半導体装置によれば、裏面電極に、金属層の溝と共にピックアップ用の平面が形成されている為に、この半導体装置を真空ピンセットでプリント基板にマウントする際、他の面実装パッケージと同じ真空度を確保することができるのでパッケージの表面状態が要因となる真空のリークの発生は回避することができる。
その結果、ダイシングにて分割されたウェハからチップ（半導体装置)を吸着する際の吸着ミスがなくなる。又、チップマウンターにおいてプリント基板の指定された位置への搬送中の落下もなくなるなど生産効率の低下を改善することができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。
（実施の形態１）
図１は、本発明の実施の形態１の半導体装置の斜視図である。図２は断面図および上面図を示す。図３および４はこの半導体装置の製造工程図である。
この半導体装置は、ＷＬＣＳＰ構造をもつものであり、所望の素子領域の形成された半導体基板１の第１の面１ａに半田ボール３を具備した突起電極２を有するとともに、前記第１の面１ａに対向する第２の面１ｂに、表面に凹凸を有する裏面電極４を有する半導体装置において、前記裏面電極４に所定の広さの平面領域５を具備したことを特徴とする。なお第1の面１ａは実装面を構成し、第２の面１ｂは裏面電極が形成される面（裏面）である。
図１において、第２の面１ｂにはニッケル、金、銀、銅、アルミニウム等を少なくとも１つを含む裏面電極４が形成されており、この裏面電極４は、凸部４ａと凹部４ｂとで構成される。
【００２４】
即ち、真空ピンセットをマウントする位置である平面領域５では、前記裏面電極４は凸部４ａで厚い平面を有している。又その周辺部には、裏面電極の厚みを薄くして凹部４ｂとしている。この凸部４ａと凸部４ｂを随所に配置させることで、半導体装置がパワーダイオードやパワートランジスタなどの電力用半導体装置の場合にも、半導体装置からの発熱を効率よく放散させることができる。本実施の形態ではラインアンドスペースとなるように形成される。
【００２５】
また、縦型のディスクリート素子においては、一般にオン抵抗を低減させるためにウェハの裏面側の比抵抗は、０．０１〜０．００１Ωと低抵抗の素材（シリコン基板）が使われる。
【００２６】
前述した特許文献１の半導体装置においては、この低抵抗シリコン領域に溝を掘っているため、結果としてオン抵抗が高くなっていたのに対し、本実施の形態によれば、低抵抗素材の効果をそのまま活用できると共に、前記裏面電極４とオーミック接続させることでさらに低抵抗化をはかることができるなど、特性上の大きな効果を得ることができる。
【００２７】
また、集積回路装置の場合には、突起電極どおしで個別素子を形成しているが、その際、ウェハの裏面側は高濃度領域であるため、主電流通過領域として働く。この領域にオーミック接合された金属電極を形成することでさらに抵抗成分が下がり、結果としてオン抵抗成分や順方向電圧がさがり、ロスの削減を図ることが可能である。
【００２８】
さらにまた、裏面電極側に凹凸を形成しているため、放熱板としても機能する。
【００２９】
又、第１の面に突起電極が形成されているが、使用するシリコンウェハの口径が大きいと、少なからず反りの課題が発生し、生産上の課題を有していたが、その反対面である第２の面に前記表面の突起電極に対向する裏面に、凹凸を有する裏面電極を有しているために、双方の応力は緩和され、結果として前記ウエハの反りも改善することができる。また反りの低減により外観上の課題が解決できるなどのさらなる大きな効果もある。
【００３０】
さらにまた平面領域５を有しているために、レーザマークや、スタンピングなどの方法により、効率よくマーキングを行うことができる。これによりこの平面領域５は識別領域としても使用可能である。
【００３１】
なお、本実施の形態においては、平面領域５は、凸部であるため、凹部を貫通する空気の流れを一部遮断することになり、若干放熱性が低下することがあるが、吸着領域が凸部であるため、真空ピンセットを用いた実装に際しての作業性は良好である。一方、マーキングに際しては凹部へのマーキングに比べ容易である。
また、本実施の形態において、真空ピンセットと接する平面領域５は、凸部として説明したが、図５に示す様に凹部４ｂの薄い裏面電極領域として設定してもよい。
【００３２】
次に、本発明の実施の形態の半導体装置の製造方法については、図３および図４を用いて説明する。図４はウェハを示す図であり、完成後ダイシングラインＤＬで個々の半導体装置に分割する。
まず半導体基板として所望の不純物濃度をもつシリコン基板を得るため、Ｎ型で低抵抗のシリコンからなる半導体基板１を用意し、この表面にエピタキシャル成長により、Ｎ型エピタキシャル層１Ｅを形成する。そして、表面酸化により酸化シリコン層からなる絶縁層６を形成し、これをフォトリソグラフィによりパターニングし、これをマスクとしてＰ型不純物をイオン注入し、ドライブイン拡散を行うことで、所望の深さおよび濃度のＰ型の拡散層９を設ける（図３（ａ））。
【００３３】
次に、裏面電極を形成する為に、まず無電解メッキ法によりおよそ０．１μｍのニッケル層１１を形成する（図３(ｂ)）なおここで、無電解メッキに代えてスパッタリング法や蒸着法などのドライプロセスを用いてもよい。
【００３４】
次に裏面電極の一部を構成するニッケル層１１の表面に、厚み１５μｍのレジストを塗布、パターニング後、電解メッキにて、金または、銀または銅またはアルミニウムまたはそれらを含んだ多層膜もしくは複合した膜からなるメッキ層４をおよそ１０μｍ成長させる。
この時、前記電解メッキで形成されたメッキ層４よりレジストの厚みの方が厚いので、ストレートバンプ、いわいる角柱形状となり、メッキされた面の上面は平面領域５を構成しており、例えばマッシュルームの様な形状ではないものとする。
【００３５】
その後、前記レジストの除去を行って（図３（ｃ））、第１の面（表面側）の突起電極として電解メッキにておよそ３０μｍの高さの金バンプからなる突起電極２を形成する（図３（ｄ））。この後、半田ボール３を搭載し、図１に示した半導体装置を得ることができる。
【００３６】
その後、図４にウェハの全体概要図を示すように、ダイシングラインＤＬに沿ってダイシングをおこない、ウェハを個片分割し、図１に示したような半導体装置を形成したのち、真空ピンセットで平面領域５を吸着してピックアップし、その後プリント基板（図示せず）の所定の位置に搭載する。
この方法によれば、きわめて容易に反りもなく信頼性の高い半導体装置を得ることが可能となる。
なお前記実施の形態では、ＷＬＣＳＰについて説明したが、ウェハレベルに限定されることなくＣＳＰであれば適用可能である。
【００３７】
（実施の形態２）
次に、本発明の実施の形態２について説明する。
図５は、本発明の実施の形態２の半導体装置の斜視図である。図６は断面図および上面図を示す。
前記実施の形態では、平面領域５を凸部４ａで構成したのに対し、本実施の形態では、凹部４ｂで平面領域５Ｒを形成したことを特徴とするものである。他は前記実施の形態１と同様に形成されているためここでは説明を省略する。
【００３８】
この構成においても実施の形態１と同様、真空ピンセットをマウントする位置である平面領域５Ｒでは、前記裏面電極４は凹部４ｂで平面を有している。又その周辺部には、裏面電極の厚みを厚くして凸部４ａとしている。
本実施の形態においても、この凸部４ａと凹部４ｂを随所に配置させることで、パワーダイオードやパワートランジスタからの発熱を放散させることができる。本実施の形態でもラインアンドスペースとなるように形成される。
また、凹部の面積が大きいため、ダイシングに際し、粘着テープを用いる場合には、剥離が容易となるという効果がある。
【００３９】
なお、本実施の形態においては、平面領域５Ｒは、凹部であるが、本実施の形態においても吸着領域が平坦面であるため、真空ピンセットを用いた実装に際しての作業性は良好である。
【００４０】
この半導体装置の製造方法については、前記実施の形態１と同様であるので、ここでは説明を省略する。
【００４１】
マーキング方法としては、平面領域にレーザなどの物理的方法で表面を削りマーキングする或いは識別マーク形状をなすように窪みを設けるなどの方法も有効である。
【００４２】
（実施の形態３）
次に、本発明の実施の形態３について説明する。
図７は、本発明の実施の形態３の半導体装置の斜視図である。図８（ａ）および(ｂ)は断面図および上面図を示す。
前記実施の形態では、平面領域５を裏面電極４の形状を部分的に変更し、凹部４ｂで構成したのに対し、本実施の形態では、裏面電極はそのままの形状で平面領域５を形成すべき領域における凹部に樹脂を充填し、平坦な表面を持つようにし、これを平面領域１５としたものである。
この構成によれば、裏面電極の導電性に影響を与えることなく、形成することができるため、パターンの制約が少なくなり、設計に自由度が増大する。
【００４３】
次に、本発明の実施の形態の半導体装置の製造方法については、図９（ａ）乃至（ｄ）を用いて説明する。
まず半導体基板としてシリコン基板を得るため、Ｎ型で低抵抗のシリコンからなる半導体基板１を用意し、この表面にエピタキシャル成長により、表面にＮ型エピタキシャル層１Ｅを形成する。そして、表面酸化により酸化シリコン層からなる絶縁層６を形成し、これをフォトリソグラフィによりパターニングし、これをマスクとしてＰ型不純物をイオン注入し、ドライブイン拡散を行うことで、所望の深さおよび濃度のＰ型の拡散層９を設ける（図９（ａ））。
【００４４】
次に、裏面電極を形成する為に、まず無電解メッキ法によりおよそ０．１μｍのニッケル層１１を形成する（図９(ｂ)）。
【００４５】
次にこの裏面電極の一部を構成するニッケル層１１の表面に、厚み１５μｍのレジストを塗布、パターニング後、電解メッキにて、金または、銀または銅またはアルミニウムまたはそれらを含んだ多層膜もしくは複合した膜からなるメッキ層４をおよそ１０μｍ成長させる。このときのレジストパターンには前記実施の形態１のように平面領域を形成するための領域はなく、規則的なラインアンドスペースパターン領域とする。そしてレジストの除去を行う（図９（ｃ））。
【００４６】
その後、このラインアンドスペースパターン領域の所定の領域に樹脂７を充填し、平面領域１５を形成する（図９（ｄ））。そして表面側の突起電極として電解メッキにておよそ３０μｍの高さの金バンプからなる突起電極２を形成する。この後、半田ボール３を搭載し、図７に示した半導体装置を得ることができる。
【００４７】
この後、図４にウェハの全体概要図を示したのと同様に、ダイシングラインＤＬに沿ってダイシングをおこない、ウェハを個片分割し、図７に示したような半導体装置を形成したのち、真空ピンセットで平面領域１５を吸着してピックアップし、その後プリント基板（図示せず）の所定の位置に搭載する。
【００４８】
本実施の形態では、平面領域１５を凹部に樹脂を充填することで形成したため、樹脂の種類を選択することで、表面に弾力性を持たせる事もでき、真空ピンセットによる把持を確実にすることができる。またスタンピングも容易となる。
【００４９】
（実施の形態４）
次に、本発明の実施の形態４について説明する。
図１０は、本発明の実施の形態４の半導体装置の斜視図である。
本実施の形態では、図５および６に示した実施の形態２の半導体装置の平面領域５Ｒの凹部４ｂに樹脂を充填し高さの高い領域で平坦な表面を持つようにし、これを平面領域１５としたものである。
この構成によれば、真空ピンセットによる吸着性を高めることができる。
この場合も、裏面電極の導電性に影響を与えることなく、形成することができるため、パターンの制約が少なくなり、設計に自由度が増大する。
【００５０】
なお、溝は、電流の流れる方向に沿って形成するのが望ましい。特に２つのＦＥＴを１チップ化したものについては、図１１（ａ）に示すように、各素子のソースの向きと窪みの方向が一致するように形成するのが望ましい。
比較のために図１１（ｂ）に示すように、各素子のソースＳ１、Ｓ２の向きと窪みの方向が直交するように形成した。
図１１（ａ）および（b）の比較から電流の向きと窪みの方向が平行な場合、デバイスのオン抵抗が３％程度低下した。
これは、ソースＳ１、Ｓ２の向きと窪みの方向が平行となるように形成することで、分離されず、均一に放熱されることになり、より効率よく放熱がなされることになるためと考えられる。
【００５１】
（実施の形態５）
次に、本発明の実施の形態５について説明する。
図１２は、本発明の実施の形態５の半導体装置の断面図である。
前記実施の形態では、平面領域５を裏面電極４の形状を部分的に変更し、凹部４ｂで構成したのに対し、本実施の形態では、シリコン基板１そのものに凹凸を形成し、裏面電極４を形成したものである。この場合にも放熱性に優れた半導体装置を得ることができる。
【００５２】
なお、凹凸形状については、前記実施の形態に限定されることなく、斜め方向のストライプや、波形状など適宜変更可能である。
【産業上の利用可能性】
【００５３】
以上説明してきたように、本発明の半導体装置は、ディスクリートのＷＬＣＳＰとして有用であるが、ＬＳＩに有効であり、特にパワー用に有効である。
【図面の簡単な説明】
【００５４】
【図１】本発明の実施の形態１における半導体装置の斜視図
【図２】本発明の実施の形態１における半導体装置の断面図および上面図
【図３】本発明の実施の形態１における半導体装置の製造工程図
【図４】本発明の実施の形態１における半導体装置の製造工程図
【図５】本発明の実施の形態２ におけるＣＳＰの斜視図
【図６】本発明の実施の形態２におけるＣＳＰの断面図および上面図
【図７】本発明の実施の形態３における半導体装置の斜視図
【図８】本発明の実施の形態３における半導体装置の断面図および上面図
【図９】本発明の実施の形態３における半導体装置の製造工程図
【図１０】本発明の実施の形態４における半導体装置の斜視図
【図１１】本発明の実施の形態４における半導体装置の変形例を示す説明図
【図１２】本発明の実施の形態５における半導体装置の断面図および上面図
【図１３】従来の半導体装置を示す図である。
【符号の説明】
【００５５】
１    シリコン基板
１Ｅ  エピタキシャル層
１ａ  第１の面（実装面）
１ｂ  第２の面（裏面）
２    金属バンプ（突起電極）
３    半田ボール
４    裏面電極
４ａ  凸部（厚い裏面電極）
４ｂ  凹部（薄い裏面電極）
５    裏面電極の平面領域
６    絶縁層
７    樹脂
９    Ｐ型拡散層
【図１】
2010239017.tif 000003
【図２】
2010239017.tif 000004
【図３】
2010239017.tif 000005
【図４】
2010239017.tif 000006
【図５】
2010239017.tif 000007
【図６】
2010239017.tif 000008
【図７】
2010239017.tif 000009
【図８】
2010239017.tif 000010
【図９】
2010239017.tif 000011
【図１０】
2010239017.tif 000012
【図１１】
2010239017.tif 000013
【図１２】
2010239017.tif 000014
【図１３】
2010239017.tif 000015