(57)【要約】【課題】III族窒化物系化合物半導体の表面上に酸化物を備えた半導体装置であって、上記III族窒化物系化合物半導体と上記酸化物との間の界面の界面準位密度を小さくでき、移動度を高くできるものを提供すること。【解決手段】本発明の半導体装置では、III族窒化物系化合物半導体３の表面上に、Ａｌを組成に含みスピネル構造をもつ酸化物４が形成されている。III族窒化物系化合物半導体３は、例えばＧａＮからなる。酸化物４は、例えばＭｇＡｌ２Ｏ４、ＭｎＡｌ２Ｏ４、ＣｏＡｌ２Ｏ４、ＮｉＡｌ２Ｏ４からなる。【選択図】図１
2010045308.tif 000002
【特許請求の範囲】
【請求項１】
ＧａＮの表面上に、Ａｌを組成に含みスピネル構造をもつ酸化物が形成されていることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
上記スピネル構造をもつ酸化物が、ＭｇＡｌ２Ｏ４、ＭｎＡｌ２Ｏ４、ＣｏＡｌ２Ｏ４、ＮｉＡｌ２Ｏ４のうちの少なくとも１つからなることを特徴とする半導体装置。
【請求項３】
請求項１に記載の半導体装置を作製する半導体装置の製造方法であって、
基板上に少なくともＧａＮ層とＡｌＮ層とを順次連続的に形成し、
上記ＡｌＮ層に不純物元素をイオン注入し、
上記不純物元素を含む上記ＡｌＮ層を酸化して、上記ＡｌＮ層中のＡｌと上記不純物元素とを組成に含みスピネル構造をもつ上記酸化物を形成することを特徴とする半導体装置の製造方法。
【請求項４】
請求項１に記載の半導体装置を作製する半導体装置の製造方法であって、
基板上に少なくともＧａＮ層とＡｌＮ層とを順次連続的に形成し、
上記ＡｌＮ層に不純物元素を熱拡散し、
上記不純物元素を含む上記ＡｌＮ層を酸化して、上記ＡｌＮ層中のＡｌと上記不純物元素とを組成に含みスピネル構造をもつ上記酸化物を形成することを特徴とする半導体装置の製造方法。
【請求項５】
請求項１に記載の半導体装置を作製する半導体装置の製造方法であって、
基板上に少なくともＧａＮ層と、不純物元素を含むＡｌＮ層とを順次連続的に形成し、
上記不純物元素を含む上記ＡｌＮ層を酸化して、上記ＡｌＮ層中のＡｌと上記不純物元素とを組成に含みスピネル構造をもつ上記酸化物を形成することを特徴とする半導体装置の製造方法。
【請求項６】
請求項３から５までのいずれか一つに記載の半導体装置の製造方法において、
上記不純物が、Ｍｇ、Ｍｎ、Ｃｏ、Ｎｉのうちの少なくとも１つからなることを特徴とする半導体装置の製造方法。
【請求項７】
ＧａＮの表面のうち互いに離間した位置に形成されたソース領域およびドレイン領域と、
上記ＧａＮのうち上記ソース領域と上記ドレイン領域との間の表面上に形成され、Ａｌを組成に含みスピネル構造をもつ酸化物と、
上記酸化物上に形成されたゲート電極とを備えたことを特徴とするＭＯＳ型電界効果トランジスタ。
【請求項８】
請求項７に記載のＭＯＳ型電界効果トランジスタにおいて、
上記スピネル構造をもつ酸化物が、ＭｇＡｌ２Ｏ４、ＭｎＡｌ２Ｏ４、ＣｏＡｌ２Ｏ４、ＮｉＡｌ２Ｏ４のうちの少なくとも１つからなることを特徴とするＭＯＳ型電界効果トランジスタ。
【請求項９】
請求項７に記載のＭＯＳ型電界効果トランジスタを作製するＭＯＳ型電界効果トランジスタの製造方法であって、
基板上に少なくともＧａＮ層とＡｌＮ層とを順次連続的に形成し、
上記ＡｌＮ層に不純物元素をイオン注入し、
上記不純物元素を含む上記ＡｌＮ層を酸化して、上記ＡｌＮ層中のＡｌと上記不純物元素とを組成に含みスピネル構造をもつ上記酸化物を形成し、
上記ＧａＮ層のうち互いに離間した２つの領域に、上記酸化物を通してまたは上記酸化物を選択的に除去した後、上記ソース領域、上記ドレイン領域をそれぞれ形成するとともに、上記ソース領域と上記ドレイン領域との間の上記酸化膜上に上記ゲート電極を形成することを特徴とするＭＯＳ型電界効果トランジスタの製造方法。
【請求項１０】
請求項７に記載のＭＯＳ型電界効果トランジスタを作製するＭＯＳ型電界効果トランジスタの製造方法であって、
基板上に少なくともＧａＮ層とＡｌＮ層とを順次連続的に形成し、
上記ＡｌＮ層に不純物元素を熱拡散し、
上記不純物元素を含む上記ＡｌＮ層を酸化して、上記ＡｌＮ層中のＡｌと上記不純物元素とを組成に含みスピネル構造をもつ上記酸化物を形成し、
上記ＧａＮ層のうち互いに離間した２つの領域に、上記酸化物を通してまたは上記酸化物を選択的に除去した後、上記ソース領域、上記ドレイン領域をそれぞれ形成するとともに、上記ソース領域と上記ドレイン領域との間の上記酸化膜上に上記ゲート電極を形成することを特徴とするＭＯＳ型電界効果トランジスタの製造方法。
【請求項１１】
請求項７に記載のＭＯＳ型電界効果トランジスタを作製するＭＯＳ型電界効果トランジスタの製造方法であって、
基板上に少なくともＧａＮ層と、不純物元素を含むＡｌＮ層とを順次連続的に形成し、
上記不純物元素を含む上記ＡｌＮ層を酸化して、上記ＡｌＮ層中のＡｌと上記不純物元素とを組成に含みスピネル構造をもつ上記酸化物を形成し、
上記ＧａＮ層のうち互いに離間した２つの領域に、上記酸化物を通してまたは上記酸化物を選択的に除去した後、上記ソース領域、上記ドレイン領域をそれぞれ形成するとともに、上記ソース領域と上記ドレイン領域との間の上記酸化膜上に上記ゲート電極を形成することを特徴とするＭＯＳ型電界効果トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、III族窒化物系化合物半導体の表面上に酸化物を備えた半導体装置およびその製造方法に関する。
【０００２】
また、この発明は、III族窒化物系化合物半導体をチャネル領域の材料とし、そのチャネル領域の表面上にゲート絶縁膜として酸化物を備えたＭＯＳ型電界効果トランジスタおよびその製造方法に関する。
【背景技術】
【０００３】
現在、III族窒化物系化合物半導体をチャネル領域の材料とするＭＯＳ型電界効果トランジスタにおいては、ゲート絶縁膜として様々な酸化物が用いられている。
【０００４】
例えば、特許文献１（特開平１１−１６３３３４号公報）には高抵抗ダイアモンド層、特許文献２（特開２００２−３２９８６３号公報）にはＧａＮ層を酸化したＧａ２Ｏ３層、特許文献３（特開２００２−３２４８１３号公報）には比誘電率１０以上の高誘電体材料、特許文献４（特開２００５−１８３５９７号公報）には窒素を含むＡｌの酸化物（ＡｌＯＮ）、特許文献５（特開２００５−２６８５０７号公報）にはＳｉ単結晶薄膜を酸化したＳｉＯ２膜、特許文献６（特開２００６−２４５３１７号公報）にはＴａ，Ｈｆ，Ｈｆ，Ａｌ，Ｌａ，Ｙの酸化物、特許文献７（特開２００７−８１３４６号公報）にはハロゲン化物、特許文献８（特開２００７−１４９７９４号公報）には仕事関数が５．６ｅＶ以上でかつ導電性を有する酸化物、特許文献９（特開２００７−２８１４５３号公報）には比誘電率９以上２２以下の誘電体（ＨｆＡｌＯ）がそれぞれ挙げられている。
【０００５】
これらの様々な材料の中で、ＧａＮをチャネル領域の材料とし、そのチャネル領域の表面上にゲート絶縁膜としてＳｉＯ２膜を備えたものが広く用いられている。現在、この種のＭＯＳ型電界効果トランジスタでは、チャネル領域におけるキャリアの移動度は、せいぜい２００ｃｍ２／Ｖｓ程度である。
【特許文献１】特開平１１−１６３３３４号公報
【特許文献２】特開２００２−３２９８６３号公報
【特許文献３】特開２００２−３２４８１３号公報
【特許文献４】特開２００５−１８３５９７号公報
【特許文献５】特開２００５−２６８５０７号公報
【特許文献６】特開２００６−２４５３１７号公報
【特許文献７】特開２００７−８１３４６号公報
【特許文献８】特開２００７−１４９７９４号公報
【特許文献９】特開２００７−２８１４５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、各種電子機器の性能を高めるために、ＭＯＳ型電界効果トランジスタの特性改善が求められている。上述のＧａＮをチャネル領域の材料とし、そのチャネル領域の表面上にゲート絶縁膜としてＳｉＯ２膜を備えたＭＯＳ型電界効果トランジスタでは、チャネル領域におけるキャリアの移動度は、ＧａＮとＳｉＯ２との界面の界面準位に起因して制限されている。この界面準位の密度をいかに抑えることができるかが特性改善の鍵となる。
【０００７】
上記特許文献１、３、５〜９では、III族窒化物系化合物半導体を形成した後に、別の方法（例えばスパッタ法など）で酸化物を堆積する。このため、界面準位密度を十分に小さくすることができない。
【０００８】
一方、特許文献２、４の場合には、III族窒化物系化合物半導体を形成した後に、その最表面にあるＧａＮまたはＡｌＮを酸化することでＧａ２Ｏ３やＡｌＯＮを形成している。このため、上述の他の特許文献１、３、５〜９の場合に比して、界面準位密度をある程度小さくできると期待される。しかしながら、ＧａＮとＧａ２Ｏ３との間またはＡｌＮとＡｌＯＮとの間の結晶構造の違いや格子不整合に起因した新たな欠陥が発生し、その結果、新たな界面準位が生じてしまう。このため、実際には、期待するほどの改善効果が得られていない。
【０００９】
そこで、この発明の課題は、III族窒化物系化合物半導体の表面上に酸化物を備えた半導体装置であって、上記III族窒化物系化合物半導体と上記酸化物との間の界面の界面準位密度を小さくでき、移動度を高くできるものを提供することにある。
【００１０】
また、この発明の課題は、そのような半導体装置を作製する半導体装置の製造方法を提供することにある。
【００１１】
また、この発明の課題は、この発明は、III族窒化物系化合物半導体をチャネル領域の材料とし、そのチャネル領域の表面上にゲート絶縁膜として酸化物を備えたＭＯＳ型電界効果トランジスタであって、上記III族窒化物系化合物半導体と上記酸化物との間の界面の界面準位密度を小さくでき、移動度を高くできるものを提供することにある。
【００１２】
また、この発明の課題は、そのようなＭＯＳ型電界効果トランジスタを作製するＭＯＳ型電界効果トランジスタの製造方法を提供することにある。
【課題を解決するための手段】
【００１３】
上記課題を解決するため、この発明の半導体装置は、ＧａＮの表面上に、Ａｌを組成に含みスピネル構造をもつ酸化物が形成されていることを特徴とする。
【００１４】
本明細書で、或る化合物が或る元素を「組成に含む」とは、上記化合物の組成式に表れるように上記元素を含むことを意味する。
【００１５】
ＧａＮと、Ａｌを組成に含みスピネル構造をもつ酸化物とは、比較的格子不整合が小さい。その結果、この発明の半導体装置では、III族窒化物系化合物半導体であるＧａＮとその表面上に形成された上記酸化物との間の界面の界面準位密度を小さくすることができる。また、上記ＧａＮの表面近傍領域では移動度が高くなる。特に、III族窒化物であるＡｌＮを酸化して上記酸化物を形成した場合、上記界面準位密度をさらに小さくすることができ、上記移動度をさらに高くすることができる。
【００１６】
一実施形態の半導体装置では、上記スピネル構造をもつ酸化物が、ＭｇＡｌ２Ｏ４、ＭｎＡｌ２Ｏ４、ＣｏＡｌ２Ｏ４、ＮｉＡｌ２Ｏ４のうちの少なくとも１つからなることを特徴とする。
【００１７】
この一実施形態の半導体装置では、上記界面準位密度をさらに小さくすることができ、上記移動度をさらに高くすることができる。
【００１８】
この発明の半導体装置の製造方法は、上記半導体装置を作製する半導体装置の製造方法であって、
基板上に少なくともＧａＮ層とＡｌＮ層とを順次連続的に形成し、
上記ＡｌＮ層に不純物元素をイオン注入し、
上記不純物元素を含む上記ＡｌＮ層を酸化して、上記ＡｌＮ層中のＡｌと上記不純物元素とを組成に含みスピネル構造をもつ上記酸化物を形成することを特徴とする。
【００１９】
この発明の半導体装置の製造方法では、基板上にＧａＮ層とＡｌＮ層を連続的に形成するので、ＧａＮ層とＡｌＮ層との界面が大気に晒されることがない。また、ＧａＮと、Ａｌを組成に含みスピネル構造をもつ酸化物とは、比較的格子不整合が小さい。その結果、この発明により作製された半導体装置では、III族窒化物系化合物半導体であるＧａＮとその表面上に形成された上記酸化物との間の界面の界面準位密度を小さくすることができる。また、上記ＧａＮ層の表面近傍領域では移動度が高くなる。
【００２０】
別の局面では、この発明の半導体装置の製造方法は、上記半導体装置を作製する半導体装置の製造方法であって、
基板上に少なくともＧａＮ層とＡｌＮ層とを順次連続的に形成し、
上記ＡｌＮ層に不純物元素を熱拡散し、
上記不純物元素を含む上記ＡｌＮ層を酸化して、上記ＡｌＮ層中のＡｌと上記不純物元素とを組成に含みスピネル構造をもつ上記酸化物を形成することを特徴とする。
【００２１】
この発明の半導体装置の製造方法では、基板上にＧａＮ層とＡｌＮ層を連続的に形成するので、ＧａＮ層とＡｌＮ層との界面が大気に晒されることがない。また、ＧａＮと、Ａｌを組成に含みスピネル構造をもつ酸化物とは、比較的格子不整合が小さい。その結果、この発明により作製された半導体装置では、III族窒化物系化合物半導体であるＧａＮとその表面上に形成された上記酸化物との間の界面の界面準位密度を小さくすることができる。また、上記ＧａＮ層の表面近傍領域では移動度が高くなる。
【００２２】
さらに別の局面では、この発明の半導体装置の製造方法は、上記半導体装置を作製する半導体装置の製造方法であって、
基板上に少なくともＧａＮ層と、不純物元素を含むＡｌＮ層とを順次連続的に形成し、
上記不純物元素を含む上記ＡｌＮ層を酸化して、上記ＡｌＮ層中のＡｌと上記不純物元素とを組成に含みスピネル構造をもつ上記酸化物を形成することを特徴とする。
【００２３】
この発明の半導体装置の製造方法では、基板上にＧａＮ層とＡｌＮ層を連続的に形成するので、ＧａＮ層とＡｌＮ層との界面が大気に晒されることがない。また、ＧａＮと、Ａｌを組成に含みスピネル構造をもつ酸化物とは、比較的格子不整合が小さい。その結果、この発明により作製された半導体装置では、III族窒化物系化合物半導体であるＧａＮとその表面上に形成された上記酸化物との間の界面の界面準位密度を小さくすることができる。また、上記ＧａＮ層の表面近傍領域では移動度が高くなる。
【００２４】
一実施形態の半導体装置の製造方法では、上記不純物が、Ｍｇ、Ｍｎ、Ｃｏ、Ｎｉのうちの少なくとも１つからなることを特徴とする。
【００２５】
この一実施形態の半導体装置の製造方法によれば、上記酸化物として、ＭｇＡｌ２Ｏ４、ＭｎＡｌ２Ｏ４、ＣｏＡｌ２Ｏ４、ＮｉＡｌ２Ｏ４が形成される。ＧａＮと、これらの酸化物とは、比較的格子不整合が小さい。
【００２６】
この発明のＭＯＳ型電界効果トランジスタは、
ＧａＮの表面のうち互いに離間した位置に形成されたソース領域およびドレイン領域と、
上記ＧａＮのうち上記ソース領域と上記ドレイン領域との間の表面上に形成され、Ａｌを組成に含みスピネル構造をもつ酸化物と、
上記酸化物上に形成されたゲート電極とを備えたことを特徴とする。
【００２７】
ＧａＮと、Ａｌを組成に含みスピネル構造をもつ酸化物とは、比較的格子不整合が小さい。その結果、この発明のＭＯＳ型電界効果トランジスタでは、III族窒化物系化合物半導体であるＧａＮとその表面上に形成された上記酸化物との間の界面の界面準位密度を小さくすることができる。また、上記ＧａＮの表面近傍領域、つまりチャネル領域では移動度が高くなる。特に、III族窒化物であるＡｌＮを酸化して上記酸化物を形成した場合、上記界面準位密度をさらに小さくすることができ、上記移動度をさらに高くすることができる。これらの結果、電気的特性に優れたノーマリオフ型のＭＯＳ型電界効果トランジスタを実現できる。
【００２８】
一実施形態のＭＯＳ型電界効果トランジスタでは、上記スピネル構造をもつ酸化物が、ＭｇＡｌ２Ｏ４、ＭｎＡｌ２Ｏ４、ＣｏＡｌ２Ｏ４、ＮｉＡｌ２Ｏ４のうちの少なくとも１つからなることを特徴とする。
【００２９】
この一実施形態の半導体装置では、上記界面準位密度をさらに小さくすることができ、上記移動度をさらに高くすることができる。
【００３０】
この発明のＭＯＳ型電界効果トランジスタの製造方法は、上記ＭＯＳ型電界効果トランジスタを作製するＭＯＳ型電界効果トランジスタの製造方法であって、
基板上に少なくともＧａＮ層とＡｌＮ層とを順次連続的に形成し、
上記ＡｌＮ層に不純物元素をイオン注入し、
上記不純物元素を含む上記ＡｌＮ層を酸化して、上記ＡｌＮ層中のＡｌと上記不純物元素とを組成に含みスピネル構造をもつ上記酸化物を形成し、
上記ＧａＮ層のうち互いに離間した２つの領域に、上記酸化物を通してまたは上記酸化物を選択的に除去した後、上記ソース領域、上記ドレイン領域をそれぞれ形成するとともに、上記ソース領域と上記ドレイン領域との間の上記酸化膜上に上記ゲート電極を形成することを特徴とする。
【００３１】
この発明のＭＯＳ型電界効果トランジスタの製造方法では、基板上にＧａＮ層とＡｌＮ層を連続的に形成するので、ＧａＮ層とＡｌＮ層との界面が大気に晒されることがない。また、ＧａＮと、Ａｌを組成に含みスピネル構造をもつ酸化物とは、比較的格子不整合が小さい。その結果、この発明により作製されたＭＯＳ型電界効果トランジスタでは、III族窒化物系化合物半導体であるＧａＮ層とその表面上に形成された上記酸化物との間の界面の界面準位密度を小さくすることができる。また、上記ＧａＮ層の表面近傍領域では移動度が高くなる。
【００３２】
別の局面では、この発明のＭＯＳ型電界効果トランジスタの製造方法は、上記ＭＯＳ型電界効果トランジスタを作製するＭＯＳ型電界効果トランジスタの製造方法であって、
基板上に少なくともＧａＮ層とＡｌＮ層とを順次連続的に形成し、
上記ＡｌＮ層に不純物元素を熱拡散し、
上記不純物元素を含む上記ＡｌＮ層を酸化して、上記ＡｌＮ層中のＡｌと上記不純物元素とを組成に含みスピネル構造をもつ上記酸化物を形成し、
上記ＧａＮ層のうち互いに離間した２つの領域に、上記酸化物を通してまたは上記酸化物を選択的に除去した後、上記ソース領域、上記ドレイン領域をそれぞれ形成するとともに、上記ソース領域と上記ドレイン領域との間の上記酸化膜上に上記ゲート電極を形成することを特徴とする。
【００３３】
この発明のＭＯＳ型電界効果トランジスタの製造方法では、基板上にＧａＮ層とＡｌＮ層を連続的に形成するので、ＧａＮ層とＡｌＮ層との界面が大気に晒されることがない。また、ＧａＮと、Ａｌを組成に含みスピネル構造をもつ酸化物とは、比較的格子不整合が小さい。その結果、この発明により作製されたＭＯＳ型電界効果トランジスタでは、III族窒化物系化合物半導体であるＧａＮ層とその表面上に形成された上記酸化物との間の界面の界面準位密度を小さくすることができる。また、上記ＧａＮ層の表面近傍領域では移動度が高くなる。
【００３４】
さらに別の局面では、この発明のＭＯＳ型電界効果トランジスタの製造方法は、上記ＭＯＳ型電界効果トランジスタを作製するＭＯＳ型電界効果トランジスタの製造方法であって、
基板上に少なくともＧａＮ層と、不純物元素を含むＡｌＮ層とを順次連続的に形成し、
上記不純物元素を含む上記ＡｌＮ層を酸化して、上記ＡｌＮ層中のＡｌと上記不純物元素とを組成に含みスピネル構造をもつ上記酸化物を形成し、
上記ＧａＮ層のうち互いに離間した２つの領域に、上記酸化物を通してまたは上記酸化物を選択的に除去した後、上記ソース領域、上記ドレイン領域をそれぞれ形成するとともに、上記ソース領域と上記ドレイン領域との間の上記酸化膜上に上記ゲート電極を形成することを特徴とする。
【００３５】
この発明のＭＯＳ型電界効果トランジスタの製造方法では、基板上にＧａＮ層とＡｌＮ層を連続的に形成するので、ＧａＮ層とＡｌＮ層との界面が大気に晒されることがない。また、ＧａＮと、Ａｌを組成に含みスピネル構造をもつ酸化物とは、比較的格子不整合が小さい。その結果、この発明により作製されたＭＯＳ型電界効果トランジスタでは、III族窒化物系化合物半導体であるＧａＮ層とその表面上に形成された上記酸化物との間の界面の界面準位密度を小さくすることができる。また、上記ＧａＮ層の表面近傍領域では移動度が高くなる。
【発明を実施するための最良の形態】
【００３６】
以下、この発明を図示の実施の形態により詳細に説明する。
【００３７】
（第１実施形態）
図１は、この発明の一実施形態のＭＯＳ型電界効果トランジスタの断面構造を示している。このＭＯＳ型電界効果トランジスタは、基板としてのＳｉ基板１を備えている。Ｓｉ基板１上に、ＧａＮ／ＡｌＮ超格子バッファ層２と、カーボンドープＧａＮ層（厚さ１μｍ）３とがこの順に設けられている。ＧａＮ／ＡｌＮ超格子バッファ層２は、図示しないＧａＮ層（厚さ２０ｎｍ）とＡｌＮ層（厚さ５ｎｍ）とを交互に２０回繰返し堆積して形成されている。ＧａＮ層３の表面のうち互いに離間した位置にソース領域５、ドレイン領域６が形成されている。ＧａＮ層３のうちソース領域５とドレイン領域６との間の表面上に、ゲート絶縁膜として、Ａｌを組成に含みスピネル構造をもつ酸化物としてのＣｏＡｌ２Ｏ４膜４が形成されている。ソース領域５、ドレイン領域６上にそれぞれオーミック電極５Ｍ、６Ｍが形成されている。また、ＣｏＡｌ２Ｏ４膜４上にゲート電極７が形成されている。
【００３８】
このＭＯＳ型電界効果トランジスタは、次のようにして作製される。
【００３９】
まず、図４−１（ａ）に示すように、基板としてのＳｉ基板１上に、ＭＯＣＶＤ法により基板温度１１００℃でＧａＮ／ＡｌＮ超格子バッファ層２、カーボンドープＧａＮ層（厚さ１μｍ）３、ＡｌＮ層（厚さ２０ｎｍ）４Ｆを順次連続的に成長させる。カーボンドープ層は、基板温度とＶ／III比の調整で実現している。ＧａＮ層３とＡｌＮ層４Ｆを連続的に形成するので、ＧａＮ層３とＡｌＮ層４Ｆとの界面が大気に晒されることがない。
【００４０】
次に、図４−１（ｂ）に示すように、ＡｌＮ層４Ｆ上に、ＣＶＤ法またはスパッタ法により、スルー膜としてのＳｉＮｘ膜またはＳｉＯ２膜を堆積する。この例では、プラズマＣＶＤ法を用いてＳｉＮｘ膜８を１００ｎｍ堆積した。
【００４１】
次に、図４−１（ｃ）に示すように、スルー膜としてのＳｉＮｘ膜８を通して、ＡｌＮ層４Ｆに不純物元素としてのＣｏ（矢印７１で示す。）をイオン注入する。この例では、注入のエネルギを１０ｋｅＶとし、ドーズ量を１×１０２１ｃｍ−３とした。
【００４２】
引き続いて、図４−１（ｄ）に示すように、ＳｉＮｘ膜８をフッ酸またはバッファードフッ酸によって除去する。その後、図４−１（ｅ）に示すように、酸素５０％雰囲気中で温度９００℃にて６０分間の熱酸化処理行う。これにより、上記不純物元素としてのＣｏを含むＡｌＮ層４Ｆを酸化して、カーボンドープＧａＮ層３上に、上記ＡｌＮ層４Ｆ中のＡｌと上記不純物元素としてのＣｏとを組成に含みスピネル構造をもつ酸化物としてのＣｏＡｌ２Ｏ４膜４を形成する。
【００４３】
次に、図４−１（ｆ）に示すように、ＣｏＡｌ２Ｏ４膜４上に、再びスルー膜としてのＳｉＮｘ膜９をプラズマＣＶＤ法で２５ｎｍ堆積する。その上に、図４−２（ｇ）に示すように、フォトリソグラフでレジストパターン４１を形成する。このレジストパターン（オーミックパターン）４１は、図１中に示したソース領域５、ドレイン領域６に対応する位置に開口４１ａ、４１ｂをもつ。
【００４４】
次に、図４−２（ｈ）に示すように、レジストパターン４１をマスクとし、ＳｉＮｘ膜９とＣｏＡｌ２Ｏ４膜４を通して、ＧａＮ層３のうち開口４１ａ、４１ｂに対応する位置に選択的にＳｉ（矢印７２で示す。）をイオン注入する。続いて、図４−２（ｉ）に示すように、レジストパターン４１を除去した後、窒素雰囲気中で温度９００℃にて活性化のための熱処理を行う。これにより、ＧａＮ層３のうち開口４１ａ、４１ｂに対応する位置に、ソース領域５、ドレイン領域６を形成する。
【００４５】
次に、図４−２（ｊ）に示すように、ＳｉＮｘ膜９をフッ酸またはバッファードフッ酸によって除去する。その後、図４−２（ｋ）に示すように、再びフォトリソグラフでレジストパターン４２を形成する。このレジストパターン（オーミックパターン）４２は、レジストパターン４１と同様に、ソース領域５、ドレイン領域６に対応する位置に開口４２ａ、４２ｂをもつ。
【００４６】
次に、図４−２（ｌ）に示すように、レジストパターン４２をマスクとし、開口４２ａ、４２ｂを通して、ＲＩＥ（リアクティブ・イオン・エッチング）やＩＣＰ（誘導結合プラズマ）などのドライエッチングを行って、ＣｏＡｌ２Ｏ４膜４のうちソース領域５、ドレイン領域６上に存する部分を除去する。これにより、コンタクト抵抗の改善を図る。この例では、塩素ガスを用いたＩＣＰでエッチングしたが、フッ素系ガスでも、ＲＩＥでも同様にエッチング可能である。
【００４７】
次に、図４−３（ｍ）に示すように、レジストパターン４２を剥離した後、再びフォトリソグラフでレジストパターン４３を形成する。このレジストパターン４３は、ソース領域５、ドレイン領域６に対応する位置に開口４３ａ、４３ｂをもつほか、上記開口４３ａ、４３ｂにつながる図示しないソース配線、ドレイン配線のための開口をもつ。
【００４８】
次に、この上に、一旦全面にオーミック電極材料を堆積する。続いて、図４−３（ｎ）に示すように、リフトオフを行って、開口４３ａ、４３ｂ内に、上記オーミック電極材料の一部からなるソース電極５Ｍ、ドレイン電極６Ｍを形成すると同時に、オーミック金属５Ｍ、６Ｍにつながる図示しないソース配線、ドレイン配線を形成する。上記オーミック電極材料としては、Ｔｉ／ＡｌやＨｆ／Ａｌなど、上記ソース領域５、ドレイン領域６に対してオーミック接触を形成する金属であれば、特に制限されない。この例では、上記オーミック電極材料として、Ｔｉ／Ａｌ／Ｍｏ／Ａｕの積層（Ｔｉ／Ａｌ／Ｍｏ／Ａｕの厚さはそれぞれ１５／６０／３５／５０ｎｍ）を用いた。そして、図４−３（ｏ）に示すように、窒素（Ｎ２）雰囲気中で８００℃／１分間の熱処理を行ってオーミック特性を得る。なお、上記オーミック電極材料として、Ｈｆ／Ａｌ／Ｈｆ／Ａｕの積層（Ｈｆ／Ａｌ／Ｈｆ／Ａｕの厚さはそれぞれ１０／６０／１０／６０ｎｍ）を用い、８００℃／１分間の熱処理を行うことによっても、同程度のオーミック特性が得られる。
【００４９】
次に、この上に、図４−３（ｐ）に示すように、フォトリソグラフでレジストパターン４４を形成する。このレジストパターン（ショットキーパターン）４４は、図１に示したゲート電極７に対応する位置に開口４４ａをもつほか、上記開口４４ａにつながる図示しないゲート配線のための開口をもつ。
【００５０】
最後に、この上に、一旦全面にゲート電極材料を堆積する。続いて、図４−３（ｑ）に示すように、リフトオフを行って、開口４４ａ内に、上記ゲート電極材料の一部からなるゲート電極７を形成すると同時に、ゲート電極７につながる図示しないゲート配線を形成する。これにより、ＭＯＳ型電界効果トランジスタの作製を完了する。上記ゲート電極材料としては、ＷＮやＮｉ，Ｐｔ，Ｐｄを用いることができる。この例では、反応性スパッタ法を用いて、ガス流量比Ａｒ：Ｎ２＝１６．８：５０ｓｃｃｍ、圧力Ｐ＝５Ｐａ、投入電力Ｐｉｎ＝３００ＷでＷＮを１００ｎｍ堆積している。通常の金属（Ｎｉ，Ｐｔ，Ｐｄなど）を堆積する場合には電子ビーム（ＥＢ）蒸着法を用いることができる。
【００５１】
この製造方法では、既述のように、Ｓｉ基板１上にＧａＮ層３とＡｌＮ層４Ｆを連続的に形成するので、ＧａＮ層３とＡｌＮ層４Ｆとの界面が大気に晒されることがない。また、ＧａＮと、スピネル構造をもつＣｏＡｌ２Ｏ４とは、比較的格子不整合が小さい。その結果、この製造方法により作製されたＭＯＳ型電界効果トランジスタでは、III族窒化物系化合物半導体であるＧａＮ層３とその表面上に形成されたＣｏＡｌ２Ｏ４膜４との間の界面の界面準位密度を小さくすることができる。また、上記ＧａＮ層３の表面近傍のチャネル領域では移動度が高くなる。
【００５２】
実際に作製されたＭＯＳ型電界効果トランジスタでは、ＧａＮ層３とＣｏＡｌ２Ｏ４膜４との間の界面準位密度は、従来（ＧａＮ層上のＳｉＯ２膜を高温で熱処理した場合）に比して２桁以上の改善が見られた。また、実際に作製されたＭＯＳ型電界効果トランジスタでは、移動度も４００〜５００ｃｍ２／Ｖｓとなり、従来に比して数倍の改善が見られた。
【００５３】
本実施形態では、ＡｌＮ層４Ｆに不純物元素としてのＣｏをイオン注入したが、これに限られるものではない。不純物元素としてＭｇ、Ｍｎ、Ｎｉをイオン注入した場合でも、同様の効果が得られる。
【００５４】
（第２実施形態）
図２は、この発明の別の実施形態のＭＯＳ型電界効果トランジスタの断面構造を示している。このＭＯＳ型電界効果トランジスタは、基板としてのサファイア基板１１を備えている。サファイア基板１１上に、ＧａＮバッファ層（層厚３０ｎｍ）１２と、カーボンドープＧａＮ層（厚さ２μｍ）１３とがこの順に設けられている。ＧａＮ層１３の表面のうち互いに離間した位置にソース領域１５、ドレイン領域１６が形成されている。ＧａＮ層１３のうちソース領域１５とドレイン領域１６との間の表面上に、ゲート絶縁膜として、Ａｌを組成に含みスピネル構造をもつ酸化物としてのＮｉＡｌ２Ｏ４膜１４が形成されている。ソース領域１５、ドレイン領域１６上にそれぞれオーミック電極１５Ｍ、１６Ｍが形成されている。また、ＮｉＡｌ２Ｏ４膜１４上にゲート電極１７が形成されている。
【００５５】
このＭＯＳ型電界効果トランジスタは、次のようにして作製される。
【００５６】
まず、図５−１（ａ）に示すように、基板としてのサファイア基板１１上に、ＭＯＣＶＤ法によりＧａＮバッファ層（層厚３０ｎｍ）１２、カーボンドープＧａＮ層（厚さ２μｍ）１３、ＡｌＮ層（厚さ１０ｎｍ）１４Ｆを順次連続的に成長させる。このとき、ＧａＮバッファ層１２は、比較的低温の基板温度５００℃で成長させる一方、カーボンドープＧａＮ層１３とＡｌＮ層１４Ｆは、基板温度１１００℃で成長させる。カーボンドープ層は、基板温度とＶ／III比の調整で実現している。ＧａＮ層１３とＡｌＮ層１４Ｆを連続的に形成するので、ＧａＮ層１３とＡｌＮ層１４Ｆとの界面が大気に晒されることがない。
【００５７】
次に、図５−１（ｂ）に示すように、ＡｌＮ層１４Ｆ上に、電子ビーム（ＥＢ）蒸着法により、Ｎｉ層（厚さ５０ｎｍ）１８を堆積する。続いて、図５−１（ｃ）に示すように、基板温度１０００℃で１０分間の熱処理を行って、Ｎｉ層１８からＡｌＮ層１４Ｆへ不純物元素としてのＮｉを拡散させる。
【００５８】
次に、図５−１（ｄ）に示すように、Ｎｉ層１８をエッチングして除去する。その後、酸素雰囲気中で温度９００℃にて３０分間の熱酸化処理を行う。これにより、上記不純物元素としてのＮｉを含むＡｌＮ層１４Ｆを酸化して、図５−１（ｅ）に示すように、カーボンドープＧａＮ層１３上に、上記ＡｌＮ層１４Ｆ中のＡｌと上記不純物元素としてのＮｉとを組成に含みスピネル構造をもつ酸化物としてのＮｉＡｌ２Ｏ４１４を形成する。
【００５９】
次に、ＮｉＡｌ２Ｏ４膜１４上に、スルー膜としてのＳｉＮｘ膜１９をプラズマＣＶＤ法で２５ｎｍ堆積する。その上に、図５−１（ｆ）に示すように、フォトリソグラフでレジストパターン５１を形成する。このレジストパターン（オーミックパターン）５１は、図２中に示したソース領域１５、ドレイン領域１６に対応する位置に開口５１ａ、５１ｂをもつ。
【００６０】
次に、図５−２（ｇ）に示すように、レジストパターン５１をマスクとし、ＳｉＮｘ膜１９とＮｉＡｌ２Ｏ４膜１４を通して、ＧａＮ層１３のうち開口５１ａ、５１ｂに対応する位置に選択的にＳｉ（矢印７３で示す。）をイオン注入する。続いて、図５−２（ｈ）に示すように、レジストパターン５１を除去した後、窒素雰囲気中で温度９００℃にて活性化のための熱処理を行う。これにより、ＧａＮ層１３のうち開口５１ａ、５１ｂに対応する位置に、ソース領域１５、ドレイン領域１６を形成する。
【００６１】
次に、図５−２（ｉ）に示すように、ＳｉＮｘ膜１９をフッ酸またはバッファードフッ酸によって除去する。その後、図５−２（ｊ）に示すように、再びフォトリソグラフでレジストパターン５２を形成する。このレジストパターン（オーミックパターン）５２は、レジストパターン５１と同様に、ソース領域１５、ドレイン領域１６に対応する位置に開口５２ａ、５２ｂをもつ。
【００６２】
次に、図５−２（ｋ）に示すように、レジストパターン５２をマスクとし、開口５２ａ、５２ｂを通して、ＲＩＥ（リアクティブ・イオン・エッチング）やＩＣＰ（誘導結合プラズマ）などのドライエッチングを行って、ＮｉＡｌ２Ｏ４膜１４のうちソース領域１５、ドレイン領域１６上に存する部分を除去する。これにより、コンタクト抵抗の改善を図る。この例では、塩素ガスを用いたＩＣＰでエッチングしたが、フッ素系ガスでも、ＲＩＥでも同様にエッチング可能である。
【００６３】
次に、図５−２（ｌ）に示すように、レジストパターン５２を剥離した後、再びフォトリソグラフでレジストパターン５３を形成する。このレジストパターン５３は、ソース領域１５、ドレイン領域１６に対応する位置に開口５３ａ、５３ｂをもつほか、図示しないソース配線、ドレイン配線のための開口をもつ。
【００６４】
次に、この上に、一旦全面にオーミック電極材料を堆積する。続いて、図５−３（ｍ）に示すように、リフトオフを行って、開口５３ａ、５３ｂ内に、上記オーミック電極材料の一部からなるソース電極１５Ｍ、ドレイン電極１６Ｍを形成すると同時に、オーミック金属１５Ｍ、１６Ｍにつながる図示しないソース配線、ドレイン配線を形成する。上記オーミック電極材料としては、Ｔｉ／ＡｌやＨｆ／Ａｌなど、上記ソース領域１５、ドレイン領域１６に対してオーミック接触を形成する金属であれば、特に制限されない。この例では、上記オーミック電極材料として、Ｔｉ／Ａｌ／Ｍｏ／Ａｕの積層（Ｔｉ／Ａｌ／Ｍｏ／Ａｕの厚さはそれぞれ１５／６０／３５／５０ｎｍ）を用いた。そして、図５−３（ｎ）に示すように、窒素（Ｎ２）雰囲気中で８００℃／１分間の熱処理を行ってオーミック特性を得る。
【００６５】
次に、この上に、図５−３（ｏ）に示すように、フォトリソグラフでレジストパターン５４を形成する。このレジストパターン（ショットキーパターン）５４は、図２に示したゲート電極１７に対応する位置に開口５４ａをもつほか、図示しないゲート配線のための開口をもつ。
【００６６】
最後に、この上に、一旦全面にゲート電極材料を堆積する。続いて、図５−３（ｐ）に示すように、リフトオフを行って、開口５４ａ内に、上記ゲート電極材料の一部からなるゲート電極１７を形成すると同時に、ゲート電極１７につながる図示しないゲート配線を形成する。これにより、ＭＯＳ型電界効果トランジスタの作製を完了する。上記ゲート電極材料としては、ＷＮやＮｉ，Ｐｔ，Ｐｄを用いることができる。この例では、反応性スパッタ法を用いて、ガス流量比Ａｒ：Ｎ２＝１６．８：５０ｓｃｃｍ、圧力Ｐ＝５Ｐａ、投入電力Ｐｉｎ＝３００ＷでＷＮを１００ｎｍ堆積している。通常の金属（Ｎｉ，Ｐｔ，Ｐｄなど）を堆積する場合には電子ビーム（ＥＢ）蒸着法を用いることができる。
【００６７】
この製造方法では、既述のように、サファイア基板１１上にＧａＮ層１３とＡｌＮ層１４Ｆを連続的に形成するので、ＧａＮ層１３とＡｌＮ層１４Ｆとの界面が大気に晒されることがない。また、ＧａＮと、スピネル構造をもつＮｉＡｌ２Ｏ４とは、比較的格子不整合が小さい。その結果、この製造方法により作製されたＭＯＳ型電界効果トランジスタでは、III族窒化物系化合物半導体であるＧａＮ層１３とその表面上に形成されたＮｉＡｌ２Ｏ４膜１４との間の界面の界面準位密度を小さくすることができる。また、上記ＧａＮ層１３の表面近傍のチャネル領域では移動度が高くなる。
【００６８】
実際に作製されたＭＯＳ型電界効果トランジスタでは、ＧａＮ層１３とＮｉＡｌ２Ｏ４膜１４との間の界面準位密度は、従来（ＧａＮ層上のＳｉＯ２膜を高温で熱処理した場合）に比して２桁以上の改善が見られた。また、実際に作製されたＭＯＳ型電界効果トランジスタでは、移動度も４００〜５００ｃｍ２／Ｖｓとなり、従来に比して数倍の改善が見られた。
【００６９】
本実施形態では、ＡｌＮ層１４Ｆに不純物元素としてのＮｉを熱拡散したが、これに限られるものではない。不純物元素としてＣｏ、Ｍｇ、Ｍｎを熱拡散した場合でも、同様の効果が得られる。
【００７０】
（第３実施形態）
図３は、この発明のさらに別の実施形態のＭＯＳ型電界効果トランジスタの断面構造を示している。このＭＯＳ型電界効果トランジスタは、基板としてのＳｉＣ基板２１を備えている。ＳｉＣ基板２１上に、ＡｌＮバッファ層（厚さ１００ｎｍ）２２と、カーボンドープＧａＮ層（厚さ１μｍ）２３とがこの順に設けられている。ＧａＮ層２３の表面のうち互いに離間した位置にソース領域２５、ドレイン領域２６が形成されている。ＧａＮ層２３のうちソース領域２５とドレイン領域２６との間の表面上に、ゲート絶縁膜として、Ａｌを組成に含みスピネル構造をもつ酸化物としてのＭｇＡｌ２Ｏ４膜２４が形成されている。ソース領域２５、ドレイン領域２６上にそれぞれオーミック電極２５Ｍ、２６Ｍが形成されている。また、ＭｇＡｌ２Ｏ４膜２４上にゲート電極２７が形成されている。
【００７１】
このＭＯＳ型電界効果トランジスタは、次のようにして作製される。
【００７２】
まず、図６−１（ａ）に示すように、基板としてのＳｉＣ基板２１上に、ＭＯＣＶＤ法により基板温度１１００℃でＡｌＮバッファ層（厚さ１００ｎｍ）２２、カーボンドープＧａＮ層（厚さ１μｍ）２３、不純物元素としてのＭｇが添加されたＡｌＮ層（以下「Ｍｇ添加ＡｌＮ層」と呼ぶ。厚さ１０ｎｍ）２４Ｆを順次連続的に成長させる。カーボンドープ層は、基板温度とＶ／III比の調整で実現している。ＧａＮ層２３とＭｇ添加ＡｌＮ層２４Ｆを連続的に形成するので、ＧａＮ層２３とＭｇ添加ＡｌＮ層２４Ｆとの界面が大気に晒されることがない。
【００７３】
次に、酸素雰囲気中で温度９００℃にて３０分間の熱酸化処理を行う。これにより、上記Ｍｇ添加ＡｌＮ層２４Ｆを酸化して、図６−１（ｂ）に示すように、カーボンドープＧａＮ層２３上に、上記Ｍｇ添加ＡｌＮ層２４Ｆ中のＡｌと上記不純物元素としてのＭｇとを組成に含みスピネル構造をもつ酸化物としてのＭｇＡｌ２Ｏ４膜２４を形成する。
【００７４】
次に、図６−１（ｃ）に示すように、ＭｇＡｌ２Ｏ４膜２４上に、スルー膜としてのＳｉＮｘ膜２８をプラズマＣＶＤ法で２５ｎｍ堆積する。その上に、図６−１（ｄ）に示すように、フォトリソグラフでレジストパターン６１を形成する。このレジストパターン（オーミックパターン）６１は、図３中に示したソース領域２５、ドレイン領域２６に対応する位置に開口６１ａ、６１ｂをもつ。
【００７５】
次に、図６−１（ｅ）に示すように、レジストパターン６１をマスクとし、ＳｉＮｘ膜２８とＭｇＡｌ２Ｏ４膜２４を通して、ＧａＮ層２３のうち開口６１ａ、６１ｂに対応する位置に選択的にＳｉ（矢印７４で示す。）をイオン注入する。続いて、図６−１（ｆ）に示すように、レジストパターン６１を除去した後、窒素雰囲気中で温度９００℃にて活性化のための熱処理を行う。これにより、ＧａＮ層２３のうち開口６１ａ、６１ｂに対応する位置に、ソース領域２５、ドレイン領域２６を形成する。
【００７６】
次に、図６−２（ｇ）に示すように、ＳｉＮｘ膜２８をフッ酸またはバッファードフッ酸によって除去する。その後、図６−２（ｈ）に示すように、再びフォトリソグラフでレジストパターン６２を形成する。このレジストパターン（オーミックパターン）６２は、レジストパターン６１と同様に、ソース領域２５、ドレイン領域２６に対応する位置に開口６２ａ、６２ｂをもつ。
【００７７】
次に、図６−２（ｉ）に示すように、レジストパターン６２をマスクとし、開口６２ａ、６２ｂを通して、ＲＩＥ（リアクティブ・イオン・エッチング）やＩＣＰ（誘導結合プラズマ）などのドライエッチングを行って、ＭｇＡｌ２Ｏ４膜２４のうちソース領域２５、ドレイン領域２６上に存する部分を除去する。これにより、コンタクト抵抗の改善を図る。この例では、塩素ガスを用いたＩＣＰでエッチングしたが、フッ素系ガスでも、ＲＩＥでも同様にエッチング可能である。
【００７８】
次に、図６−２（ｊ）に示すように、レジストパターン６２を剥離した後、再びフォトリソグラフでレジストパターン６３を形成する。このレジストパターン６３は、ソース領域２５、ドレイン領域２５に対応する位置に開口６３ａ、６３ｂをもつほか、図示しないソース配線、ドレイン配線のための開口をもつ。
【００７９】
次に、この上に、一旦全面にオーミック電極材料を堆積する。続いて、図６−２（ｋ）に示すように、リフトオフを行って、開口６３ａ、６３ｂ内に、上記オーミック電極材料の一部からなるソース電極２５Ｍ、ドレイン電極２６Ｍを形成すると同時に、オーミック金属２５Ｍ、２６Ｍにつながる図示しないソース配線、ドレイン配線を形成する。上記オーミック電極材料としては、Ｔｉ／ＡｌやＨｆ／Ａｌなど、上記ソース領域２５、ドレイン領域２６に対してオーミック接触を形成する金属であれば、特に制限されない。この例では、上記オーミック電極材料として、Ｔｉ／Ａｌ／Ｍｏ／Ａｕの積層（Ｔｉ／Ａｌ／Ｍｏ／Ａｕの厚さはそれぞれ１５／６０／３５／５０ｎｍ）を用いた。そして、図６−２（ｌ）に示すように、窒素（Ｎ２）雰囲気中で８００℃／１分間の熱処理を行ってオーミック特性を得る。
【００８０】
次に、この上に、図６−３（ｍ）に示すように、フォトリソグラフでレジストパターン６４を形成する。このレジストパターン（ショットキーパターン）６４は、図３に示したゲート電極２７に対応する位置に開口６４ａをもつほか、図示しないゲート配線のための開口をもつ。
【００８１】
最後に、この上に、一旦全面にゲート電極材料を堆積する。続いて、図６−３（ｎ）に示すように、リフトオフを行って、開口６４ａ内に、上記ゲート電極材料の一部からなるゲート電極２７を形成すると同時に、ゲート電極２７につながる図示しないゲート配線を形成する。これにより、ＭＯＳ型電界効果トランジスタの作製を完了する。上記ゲート電極材料としては、ＷＮやＮｉ，Ｐｔ，Ｐｄを用いることができる。この例では、反応性スパッタ法を用いて、ガス流量比Ａｒ：Ｎ２＝１６．８：５０ｓｃｃｍ、圧力Ｐ＝５Ｐａ、投入電力Ｐｉｎ＝３００ＷでＷＮを１００ｎｍ堆積している。通常の金属（Ｎｉ，Ｐｔ，Ｐｄなど）を堆積する場合には電子ビーム（ＥＢ）蒸着法を用いることができる。
【００８２】
この製造方法では、既述のように、ＳｉＣ基板２１上にＧａＮ層２３とＭｇ添加ＡｌＮ層２４Ｆを連続的に形成するので、ＧａＮ層２３とＭｇ添加ＡｌＮ層２４Ｆとの界面が大気に晒されることがない。また、ＧａＮと、スピネル構造をもつＭｇＡｌ２Ｏ４とは、比較的格子不整合が小さい。その結果、この製造方法により作製されたＭＯＳ型電界効果トランジスタでは、III族窒化物系化合物半導体であるＧａＮ層２３とその表面上に形成されたＭｇＡｌ２Ｏ４膜２４との間の界面の界面準位密度を小さくすることができる。また、上記ＧａＮ層２３の表面近傍のチャネル領域では移動度が高くなる。
【００８３】
実際に作製されたＭＯＳ型電界効果トランジスタでは、ＧａＮ層２３とＭｇＡｌ２Ｏ４膜２４との間の界面準位密度は、従来（ＧａＮ層上のＳｉＯ２膜を高温で熱処理した場合）に比して２桁以上の改善が見られた。また、実際に作製されたＭＯＳ型電界効果トランジスタでは、移動度も４００〜５００ｃｍ２／Ｖｓとなり、従来に比して数倍の改善が見られた。
【００８４】
本実施形態では、Ｍｇ添加ＡｌＮ層２４Ｆを熱酸化したが、これに限られるものではない。不純物元素としてＣｏ添加ＡｌＮ層，Ｍｎ添加ＡｌＮ層，Ｎｉ添加ＡｌＮ層を熱酸化した場合でも、同様の効果が得られる。
【００８５】
なお、上述の各実施形態では、III族窒化物系化合物半導体をチャネル領域の材料とし、そのチャネル領域の表面上に酸化物からなるゲート絶縁膜を備えたＭＯＳ型電界効果トランジスタおよびその製造方法を説明したが、本発明の範囲はこれに限られるものではない。当業者ならば分かるように、本発明は、III族窒化物系化合物半導体の表面上に酸化物を備えた半導体装置に広く適用することができる。そして、上記III族窒化物系化合物半導体と上記その表面上に設けられた酸化物との界面の界面準位密度を小さくでき、移動度を高くできる。
【図面の簡単な説明】
【００８６】
【図１】この発明の一実施形態のＭＯＳ型電界効果トランジスタの断面構造を示す図である。
【図２】この発明の別の実施形態のＭＯＳ型電界効果トランジスタの断面構造を示す図である。
【図３】この発明のさらに別の実施形態のＭＯＳ型電界効果トランジスタの断面構造を示す図である。
【図４−１】図１のＭＯＳ型電界効果トランジスタを作製する製造方法の工程図である。
【図４−２】図１のＭＯＳ型電界効果トランジスタを作製する製造方法の工程図である。
【図４−３】図１のＭＯＳ型電界効果トランジスタを作製する製造方法の工程図である。
【図５−１】図２のＭＯＳ型電界効果トランジスタを作製する製造方法の工程図である。
【図５−２】図２のＭＯＳ型電界効果トランジスタを作製する製造方法の工程図である。
【図５−３】図２のＭＯＳ型電界効果トランジスタを作製する製造方法の工程図である。
【図６−１】図３のＭＯＳ型電界効果トランジスタを作製する製造方法の工程図である。
【図６−２】図３のＭＯＳ型電界効果トランジスタを作製する製造方法の工程図である。
【図６−３】図３のＭＯＳ型電界効果トランジスタを作製する製造方法の工程図である。
【符号の説明】
【００８７】
１  Ｓｉ基板
４  ＣｏＡｌ２Ｏ４膜
５、１５、２５  ソース領域
６、１６、２６  ドレイン領域
７、１７、２７  ゲート電極
１１  サファイア基板
１４  ＮｉＡｌ２Ｏ４膜
２１  ＳｉＣ基板
２４  ＭｇＡｌ２Ｏ４膜
【図１】
2010045308.tif 000003
【図２】
2010045308.tif 000004
【図３】
2010045308.tif 000005
【図４−１】
2010045308.tif 000006
【図４−２】
2010045308.tif 000007
【図４−３】
2010045308.tif 000008
【図５−１】
2010045308.tif 000009
【図５−２】
2010045308.tif 000010
【図５−３】
2010045308.tif 000011
【図６−１】
2010045308.tif 000012
【図６−２】
2010045308.tif 000013
【図６−３】
2010045308.tif 000014