(57)【要約】【課題】低コスト化が可能な電源遮断スイッチを有する半導体集積回路装置を提供する。【解決手段】半導体基板１０上に形成された回路ブロック１１及び回路ブロック１３と、選択的に電源供給及び電源非供給を切り替える電源遮断スイッチ１６の一端が回路ブロック１１、１２のブロック電源線２１と接続され、電源遮断スイッチ１６の他端が個々に区別された電源パッド２６に接続された複数の独立電源配線１７と、少なくとも回路ブロック１３を囲んで配置された少なくとも一部が環状をなす内部共通電源線２５を有し、内部共通電源線２５を経由した一端が回路ブロック１３と接続され、内部共通電源線２５を経由した他端が電源パッド２６に接続された共通電源配線１８とを備える。【選択図】図１
2010245414.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された第１及び第２の回路ブロックと、
選択的に電源供給及び電源非供給を切り替える電源遮断スイッチの一端が前記第１の回路ブロックのブロック電源線と接続され、前記電源遮断スイッチの他端が個々に区別された電源パッドに接続された複数の第１の電源配線と、
少なくとも第２の回路ブロックを囲んで配置された少なくとも一部が環状をなす内部共通電源線を有し、内部共通電源線を経由した一端が前記第２の回路ブロックと接続され、内部共通電源線を経由した他端が電源パッドに接続された第２の電源配線と、
を備えていることを特徴とする半導体集積回路装置。
【請求項２】
前記ブロック電源線は、電源電圧または基準電圧を供給するための配線であることを特徴とする請求項１に記載の半導体集積回路装置。
【請求項３】
前記ブロック電源線は、前記第１の回路ブロックの前記半導体基板の上部配線層にあり、少なくとも一部が環状をなすことを特徴とする請求項１または２に記載の半導体集積回路装置。
【請求項４】
前記電源遮断スイッチは、前記第１の回路ブロックが必要とする電流容量を分担していることを特徴とする請求項１乃至３のいずれか１項に記載の半導体集積回路装置。
【請求項５】
前記電源遮断スイッチは、前記第１の回路ブロック内に隣接して形成されたＭＯＳトランジスタで構成されていることを特徴とする請求項１乃至４のいずれか１項に記載の半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源遮断スイッチを有する半導体集積回路装置に関する。
【背景技術】
【０００２】
半導体集積回路装置は、高集積化（微細化）、高機能化、低消費電力化、及び低コスト化等が求められている。半導体集積回路が微細化すると、半導体集積回路装置の電源電圧はスケーリング則に応じて低下させる必要がある。また、半導体集積回路装置の低消費電力化のためには電源電圧を下げることが好ましい。
【０００３】
電源電圧の低下により信号振幅が小さくなると、良好な動作を行うために、トランジスタのしきい値も電源電圧に応じて低下させる必要がある。トランジスタのしきい値を低下させると、リーク電流（漏れ電流）が増えるため、低消費電力化が実現できなくなるという不都合が生じる。そして、このリーク電流は、微細化が進むにつれ更に増加する。
【０００４】
リーク電流の増大に対処するため、従来の半導体集積回路装置では、一般に、使用されてない回路ブロックの電源をスイッチによって遮断する、いわゆる電源遮断技術が採用されることが多い。例えば、電源電圧が供給される環状の電源配線と回路ブロック内の電源配線を接続する電源中継線の途中に、電源電圧の供給を遮断する電源スイッチを配置して、低電力モード時に電源電圧を遮断する半導体集積回路が開示されている（例えば、特許文献１参照。）。電源スイッチは、例えば、ＭＯＳ（Metal Oxide Semiconductor）トランジスタで構成されている。
【０００５】
開示された半導体集積回路装置は、電源遮断スイッチを遮断すると、回路ブロック内の電位差はほとんどなくなり、例えば、並列に接続された多数のＣＭＯＳ(Complementary MOS)トランジスタのリークパスによって接地状態となり、電源遮断スイッチを構成するＭＯＳトランジスタ等のリーク電流が見えて来る。電源遮断スイッチは、回路ブロックが能力一杯で動作しても不足のないような電流容量を有している。
【０００６】
そのため、回路ブロックの能力を抑制した状態で使いたい場合でも、大きな電流容量を有する電源遮断スイッチの比較的大きなリーク電流が流れてしまうという問題が発生する。つまり、動作／非動作を繰り返す回路ブロックに電源遮断スイッチを付加して、非動作のときに、電源を遮断してもリーク電流が比較的大きく、低電力化の効果が少ないということが起こる。半導体集積回路装置の使用状況に適合させるように、電流容量毎に電源遮断スイッチを組み込んだ半導体集積回路装置を作製して、最小限の電流容量を有する半導体集積回路装置を使用すればよいが、品種当たりの生産数の減少によって、半導体集積回路装置は低コスト化が難しくなるという問題が発生する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−２５８２２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、低コスト化が可能な電源遮断スイッチを有する半導体集積回路装置を提供する。
【課題を解決するための手段】
【０００９】
本発明の一態様の半導体集積回路装置は、半導体基板上に形成された第１及び第２の回路ブロックと、選択的に電源供給及び電源非供給を切り替える電源遮断スイッチの一端が前記第１の回路ブロックのブロック電源線と接続され、前記電源遮断スイッチの他端が個々に区別された電源パッドに接続された複数の第１の電源配線と、少なくとも第２の回路ブロックを囲んで配置された少なくとも一部が環状をなす内部共通電源線を有し、内部共通電源線を経由した一端が前記第２の回路ブロックと接続され、内部共通電源線を経由した他端が電源パッドに接続された第２の電源配線とを備えていることを特徴とする。
【発明の効果】
【００１０】
本発明によれば、低コスト化が可能な電源遮断スイッチを有する半導体集積回路装置を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施例に係る半導体集積回路装置の一部をなす半導体チップのレイアウトを模式的に示す平面図。
【図２】本発明の実施例に係る半導体集積回路装置の半導体チップをパッケージ化した構成を模式的に示す平面図。
【図３】本発明の実施例に係る半導体集積回路装置の半導体チップとパッケージ化した構成を模式的に示す平面図。
【発明を実施するための形態】
【００１２】
以下、本発明の実施例について、図面を参照しながら説明する。以下に示す図では、同一の構成要素には同一の符号を付す。なお、符号は、数字で示された要素を更に区別する場合、数字の後にアルファベットが付加される。
【実施例】
【００１３】
本発明の実施例に係る半導体集積回路装置について、図１乃至図３を参照しながら説明する。
【００１４】
図１に示すように、半導体集積回路装置１の一部をなす半導体チップ５は、半導体基板１０上に形成された第１の回路ブロックである回路ブロック１１及び第２の回路ブロックである回路ブロック１３と、選択的に電源供給及び電源非供給を切り替える電源遮断スイッチ１６の一端が回路ブロック１１と接続され、電源遮断スイッチ１６の他端が個々に区別された電源パッド２６に接続された複数の第１の電源配線である独立電源配線１７と、回路ブロック１１、１３を囲んで配置された環状をなす内部共通電源線２５を有し、内部共通電源線２５を経由した一端が回路ブロック１３と接続され、内部共通電源線２５を経由した他端が電源パッド２６に接続された第２の電源配線である共通電源配線１８とを備えている。
【００１５】
半導体集積回路装置１は、電源電圧（位）（ＶＤＤ）及び接地電位である基準電圧（位）（ＶＳＳ）が供給されて動作する。電源パッド２６及び内部共通電源線２５は、例えば、電源電圧を有している。なお、電源パッド２６及び内部共通電源線２５は、幾種類かある電源電圧の内の一つであってもよいし、基準電圧であってもよい。
【００１６】
半導体基板１０は、例えば、シリコン基板である。半導体基板１０の中央部に回路ブロック１１、１３が配置され、回路ブロック１１、１３を取り巻く半導体基板１０の周辺部に、Ｉ／Ｏ（Input/Output）セル（図示略）に接続された電源パッド２６及び信号パッド２７が列状に配設されている。半導体基板１０は、少なくとも、素子形成領域に、シリコン結晶、または、他の４族元素を含むシリコン結晶等を有する基板であることが可能である。
【００１７】
平面視で、電源パッド２６及び信号パッド２７の内側、回路ブロック１１、１３の外側の位置に、半導体基板１０の周辺に並行に、半導体基板１０とは層間絶縁膜（図示略）を隔てた配線層に、例えば、金属からなる環状の内部共通電源線２５が配設されている。内部共通電源線２５は、環状であることが好ましいが、環の一部が切断された構造も可能である。なお、半導体基板１０に対して配線層のある方向を上という。
【００１８】
回路ブロック１１、１３は、半導体素子からなる基本セルよりも高機能で、規模の比較的大きな機能ブロックである。半導体集積回路装置１が動作状態にあっても、回路ブロック１１は、必ずしも、常時動作状態にある必要はなく、動作要求があるまで、非動作状態であって差し支えない。一方、回路ブロック１３は、半導体集積回路装置１が動作状態にあれば、必ず動作状態であり続ける必要がある。
【００１９】
半導体集積回路装置１が、例えば、画像処理ＬＳＩであるとすると、２つの回路ブロック１１は、それぞれ、エンコード処理を行うエンコード・ブロック、及びデコード処理を行うデコード・ブロックに相当すると見ることができる。回路ブロック１１は、例えば、最大周波数２００ＭＨｚで動作可能であり、処理内容により、分周された周波数１００ＭＨｚ、５０ＭＨｚ等でも動作可能である。
【００２０】
回路ブロック１３は、ＣＰＵ（Central Processing Unit）ブロック、及び電源遮断制御回路１５を含む常時動作状態に置かれる回路ブロック等からなる。なお、画像処理ＬＳＩであるとすると、２つの回路ブロック１１は、両方同時に動作することはない。回路ブロック１１、１３は、同じ機能を有する回路ブロックであっても、動作環境、用途等により、非動作状態を取り得る場合と取り得ない場合がある。
【００２１】
回路ブロック１３としては、他に、ＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）、ＰＬＡ（Programmable Logic Array）、モジュールセル、アナログセル、Ｉ／Ｏ（Input/Output）セル、及び、比較的小規模な論理ゲートを有する標準セル等がある。回路ブロック１１としては、これらの中から更に限定される。
【００２２】
回路ブロック１１、１３は、半導体基板１０とは層間絶縁膜（図示略）を隔てた配線層に、それぞれ回路ブロック１１、１３に給電のための環状の、例えば、金属からなるブロック電源線２１、２３を有している。ブロック電源線２１は、電源供給及び電源非供給を切り替えるタイミングが一致する複数の回路ブロック１１にまたがって配設することは可能である。ブロック電源線２３は、複数の回路ブロック１３にまたがって配設することは可能である。なお、ブロック電源線２１、２３は、環状であることが好ましいが、環の一部が切断された構造も可能である。
【００２３】
回路ブロック１１のブロック電源線２１は、独立電源配線１７によって電源パッド２６に接続されている。独立電源配線１７は、直列に接続された電源遮断スィッチ１６を有している。
【００２４】
電源遮断スィッチ１６は、ｐチャネル型ＭＯＳ（以下、ｐ型ＭＯＳ）トランジスタからなり、ｐ型ＭＯＳトランジスタのドレインとソースとの間を独立電源配線１７の一部としている。電源遮断スィッチ１６は、それぞれの回路ブロック１１の領域に隣接して配置されている。ドレインとソースとの間の導通／非導通は、電源遮断制御回路１５により出力されるゲート電圧により制御される。ここで、ｐ型ＭＯＳトランジスタの選択は、電源遮断スィッチ１６の非導通時、リーク電流をより小さくできるからである。
【００２５】
電源遮断スィッチ１６の導通／非導通の切換によって、独立電源配線１７が導通／非導通に切換えられ、回路ブロック１１への電源の供給／非供給が実行される。導通／非導通は、電流路の抵抗が小さい状態／抵抗が大きい状態を表わしている。
【００２６】
電源遮断制御回路１５は、ＣＰＵによって制御され、回路ブロック１１の動作タイミングに合わせて必要な電圧が出力される。非導通時、電源遮断スィッチ１６のドレインとソースとの間の抵抗は、相対的に大きくはなるが無限大でないので、独立電源配線１７の両端（ドレイン側とソース側）に電位差があると、リーク電流（漏れ電流）が発生することになる。なお、電源遮断スィッチ１６が基準電圧側の配線に直列に接続される場合、電源遮断スィッチ１６は、ｎチャネル型ＭＯＳ（以下、ｎ型ＭＯＳ）トランジスタが使用される。リーク電流をより小さくできるからである。また、電源電圧側の配線にｎ型ＭＯＳトランジスタ、基準電圧側の配線にｐ型ＭＯＳトランジスタを選択することは可能である。
【００２７】
紙面左上部の回路ブロック１１ａは、例えば、４本の独立電源配線１７によって、それぞれ別の電源パッド２６に接続されている。紙面左下部の回路ブロック１１ｂは、例えば、２本の独立電源配線１７によって、それぞれ別の電源パッド２６に接続されている。
【００２８】
電源遮断スィッチ１６の電流容量は、最大周波数で動作させた時に必要な電流を等分した値、例えば、回路ブロック１１ａでは４等分した電流容量、回路ブロック１１ｂでは２等分した電流容量を分担するように並列されている。半導体集積回路装置１の応用範囲により、電流容量の細分化を図る、つまり、独立電源配線１７の数の増減を図ることは可能である。並列接続された電源遮断スィッチ１６のそれぞれの電流容量は、必ずしも同じである必要はない。
【００２９】
回路ブロック１３のブロック電源線２３は、共通電源配線１８によって内部共通電源線２５に接続され、内部共通電源線２５は、共通電源配線１８によって電源パッド２６に接続されている。内部共通電源線２５は、環状のどの位置でも同電位となるように、片寄らない位置に配置された電源パッド２６に接続されている。電源パッド２６に電源が供給されている間、ブロック電源線２３、つまり、回路ブロック１３に電源が供給され続ける。
【００３０】
次に、半導体チップ５が樹脂製のパッケージに収納された半導体集積回路装置１を説明する。半導体集積回路装置１は、半導体チップ５が有する最大の周波数、例えば、２００ＭＨｚで動作する。
【００３１】
図２に示すように、半導体集積回路装置１は、半導体チップ５等が見えるようにパッケージ上部がむき出しにされている。半導体集積回路装置１は、例えば、ダイパッド（図示略）に固定された半導体チップ５が中央部に配置され、半導体チップ５の電源パッド２６及び信号線パッド２７が、半導体チップ５の側面の周囲に離間して配設されたリードフレーム等の金属板で形成された外部接続端子３３に、それぞれ、金等の金属からなるワイヤ３５によって接続されている。半導体集積回路装置１は、外部接続端子３３の一部が露出して、他は封止樹脂３１によって被われている。外部接続端子３３の露出部は、ワイヤ３５との接続部に対して反対側の部分であって、外部の回路（図示略）と接続される。
【００３２】
電源パッド２６が接続された外部接続端子３３に、外部から電力が供給される。紙面左上部の回路ブロック１１ａを動作させる場合、電源遮断スィッチ１６ａを導通にして、４本の独立電源配線１７を介して、必要な電力、すなわち電圧・電流が供給される。回路ブロック１１ａを非動作とする場合、４本の独立電源配線１７に直列な電源遮断スィッチ１６ａを非導通とする。電源遮断スィッチ１６ａを非導通にするが、電源遮断スィッチ１６ａの電源パッド２６側と回路ブロック１１ａの基準電位側には電位差があるので、比較的高い抵抗の電源遮断スィッチ１６ａ及び回路ブロック１１ａを構成する複数のトランジスタを介してリーク電流が流れる。通常、回路ブロック１１を構成する並列に接続されたトランジスタの数は多く抵抗は比較的低いので、リーク電流は、主に、電源遮断スィッチ１６ａの抵抗に規定されることになる。
【００３３】
紙面左下部の回路ブロック１１ｂを動作させる場合、電源遮断スィッチ１６ｂを導通にして、２本の独立電源配線１７を介して、必要な電力、すなわち電流が供給される。回路ブロック１１ｂを非動作とする場合、２本の独立電源配線１７に直列な電源遮断スィッチ１６ｂを遮断する。回路ブロック１１ｂにおいても、回路ブロック１１ａと同じように、リーク電流は、主に、電源遮断スィッチ１６ｂの抵抗に規定されることになる。
【００３４】
次に、半導体チップ５がパッケージに収納された半導体集積回路装置２を説明する。半導体集積回路装置２は、半導体チップ５が有する最大の周波数より小さい、例えば、１００ＭＨｚで動作する。周波数が半分になるので、回路ブロック１１に必要な電流は約半分となる。
【００３５】
図３に示すように、半導体集積回路装置２は、半導体チップ５等が見えるようにパッケージ上部がむき出しにされている。半導体集積回路装置２は、上述の半導体集積回路装置１と比較して、例えば、半導体チップ５が同じで、他の構成要素の配置、外形、外観等もほとんど同じである。しかしながら、回路ブロック１１に接続された電源パッド２６の、半数が外部接続端子３３に接続され、残りの半数が外部接続端子３３に接続されてないことが、半導体集積回路装置１とは異なる。
【００３６】
電源パッド２６が接続された外部接続端子３３に、外部から電力が供給される。紙面左上部の回路ブロック１１ａを動作させる場合、電源遮断スィッチ１６ａを導通にして、４本の独立電源配線１７の内の２本を介して、必要な電力が供給される。回路ブロック１１ａを非動作とする場合、２本の独立電源配線１７に直列な電源遮断スィッチ１６ａを非導通とする。電源遮断スィッチ１６を非導通にするが、電源遮断スィッチ１６ａの電源パッド２６側と回路ブロック１１ａの基準電位側には電位差があるので、比較的高い抵抗の電源遮断スィッチ１６ａ及び回路ブロック１１ａを構成する複数のトランジスタを介してリーク電流が流れる。通常、回路ブロック１１を構成する並列に接続されたトランジスタの数は多く抵抗は比較的小さいので、リーク電流は、主に、電源遮断スィッチ１６ａの抵抗に規定されることになる。接続された電源遮断スィッチ１６ａも、半導体集積回路装置１と比較して２個に減少しているので、リーク電流は半減する。
【００３７】
紙面左下部の回路ブロック１１ｂを動作させる場合、電源遮断スィッチ１６ｂを導通にして、２本の独立電源配線１７の内の１本を介して、必要な電力が供給される。回路ブロック１１ｂを非導通とする場合、１本の独立電源配線１７に直列な電源遮断スィッチ１６ｂを非導通にする。回路ブロック１１ｂにおいても、回路ブロック１１ａと同じように、リーク電流は、主に、電源遮断スィッチ１６ｂの抵抗に規定されることになる。接続された電源遮断スィッチ１６ｂも、半導体集積回路装置１と比較して１個に減少しているので、リーク電流は半減する。
【００３８】
上述したように、半導体集積回路装置１、２をなす半導体チップ５は、半導体基板１０上に形成された回路ブロック１１、１３、選択的に電源供給及び電源非供給を切り替える電源遮断スイッチ１６の一端が回路ブロック１１と接続され、電源遮断スイッチ１６の他端が個々に区別された電源パッド２６に接続された複数の独立電源配線１７、及び、回路ブロック１１、１３を囲んで配置された環状をなす内部共通電源線２５を有し、内部共通電源線２５を経由した一端が回路ブロック１３と接続され、内部共通電源線２５を経由した他端が電源パッド２６に接続された第２の電源配線である共通電源配線１８を備えている。
【００３９】
半導体集積回路装置１は、半導体チップ５が有する最大の周波数で動作させるため、全ての電源パッド２６に電力供給するようにワイヤ３５が接続される。その結果、半導体集積回路装置１は、電源遮断スィッチ１６が非導通のとき、電源パッド２６に接続された全ての電源遮断スイッチ１６の抵抗に規定されたリーク電流が流れる。
【００４０】
半導体集積回路装置２は、半導体チップ５が有する最大の周波数の半分で動作させるため、半分の電源パッド２６に電力供給するようにワイヤ３５が接続される。その結果、半導体集積回路装置２は、電源遮断スィッチ１６が非導通のとき、電源パッド２６に接続された半分の電源遮断スイッチ１６の抵抗に規定されたリーク電流が流れる。半導体集積回路装置２の回路ブロック１１を流れるリーク電流は半減される。
【００４１】
半導体集積回路装置１、２は、同じ半導体チップ５を使いながら、半導体チップ５が有する最大の能力乃至それ以下の能力での使用に対して、非導通時も、使用される能力に対応したリーク電流に抑制される。半導体集積回路装置１、２が、高い能力を発揮するときは、それ相当のリーク電流が流れ、能力を下げて使用するときは、下げた能力に見合うリーク電流に抑制される。つまり、半導体集積回路装置１、２は、半導体チップ５を下げた能力で使っても、最大能力時のリーク電流を流すという無駄を排除でき、低電力化の効果がより良く発揮される。従来、リーク電流の無駄を排除するために、最適な電源遮断スイッチを有する独立電源配線１７を組み込んだ半導体チップを個別に設計・製造する必要があったことに比較すると、半導体集積回路装置１、２は、１つの半導体チップ５をパッケージに組み立てる時に、ワイヤ３５の接続だけで適する電源遮断スイッチを有する独立電源配線１７を選択可能となり、低コスト化が可能となる。
【００４２】
以上、本発明は上記実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々変形して実施することができる。
【００４３】
例えば、実施例では電源パッドが外部接続端子に、それぞれ、ワイヤによって接続される例を示したが、電流量によって、リボン状の金属線を使用すること、また、同一の電源パッド及び外部接続端子の間に複数本のワイヤを接続することは可能である。
【００４４】
また、実施例では半導体集積回路装置は、リードがフラットで、周辺部に配置され、平面視で封止樹脂より外伸が少ないパッケージの例（例えば、ＳＯＮ（Small Outline Non-leaded Package）、ＱＦＮ（Quad Flatpack Non-leaded Package）等に相当）を示したが、外部接続端子に半田ボール等を有するＢＧＡ（Ball Grid Array）、その他であることは可能である。
【００４５】
本発明は、以下の付記に記載されるような構成が考えられる。  
（付記１）  半導体基板上に形成された第１及び第２の回路ブロックと、選択的に電源供給及び電源非供給を切り替える電源遮断スイッチの一端が前記第１の回路ブロックのブロック電源線と接続され、前記電源遮断スイッチの他端が個々に区別された電源パッドに接続された複数の第１の電源配線と、少なくとも第２の回路ブロックを囲んで配置された少なくとも一部が環状をなす内部共通電源線を有し、内部共通電源線を経由した一端が前記第２の回路ブロックと接続され、内部共通電源線を経由した他端が電源パッドに接続された第２の電源配線とを備えていることを特徴とする半導体集積回路装置。
【００４６】
（付記２）  前記第１の電源配線は、１本乃至複数本を使用して電源供給がなされる付記１に記載の半導体集積回路装置。
【００４７】
（付記３）  前記電源遮断スイッチは、前記第１の回路ブロックの外にある電源遮断制御回路に接続される付記１に記載の半導体集積回路装置。
【００４８】
（付記４）  前記電源パッドは、一部または全部が外部接続端子に接続される付記１に記載の半導体集積回路装置。
【００４９】
（付記５）  前記電源パッドは、一部または全部が金属細線を介して外部接続端子に接続される付記１に記載の半導体集積回路装置。
【００５０】
（付記６）  前記第１の回路ブロックは、分周された周波数で動作可能である付記１に記載の半導体集積回路装置。
【００５１】
（付記７）  前記内部共通電源線は、前記半導体基板と層間絶縁膜を隔てた配線層に形成された少なくとも一部が環状をなすブロック電源線を経由して、前記第２の回路ブロックに接続されている付記１に記載の半導体集積回路装置。
【符号の説明】
【００５２】
１、２  半導体集積回路
５  半導体チップ
１０  半導体基板
１１、１１ａ、１１ｂ、１３  回路ブロック
１５  電源遮断制御回路
１６、１６ａ、１６ｂ  電源遮断スイッチ
１７  独立電源配線
１８  共通電源配線
２１、２３  回路ブロック電源線
２５  内部共通電源線
２６  電源パッド
２７  信号線パッド
３１  封止樹脂
３３  外部接続端子
３５  ワイヤ
【図１】
2010245414.tif 000003
【図２】
2010245414.tif 000004
【図３】
2010245414.tif 000005