(57)【要約】【課題】昇圧チョッパ回路のスナバエネルギーを効率よく回生して、電力スイッチング素子への印加電圧を低減することにより高効率化を図ることを目的とする。【解決手段】補助共振用キャパシタＣ２と補助共振用インダクタＬ２とを備え、電力スイッチング素子Ｑ１の主電流端子間に、並列に、補助共振用キャパシタＣ２と補助共振用インダクタＬ２とダイオードＤ４とスナバ用キャパシタＣ３との直列回路を接続し、電力スイッチング素子Ｑ１の主電流端子の一方と逆流阻止用ダイオードＤ２との接続点と、スナバ用キャパシタＣ３の一端との間にスナバ用ダイオードＤ３を接続し、補助共振用キャパシタＣ２と補助共振用インダクタＬ２との接続点と、出力コンデンサＣ４の一端との間にダイオードＤ５を接続してなる。【選択図】図１
2010200470.tif 000002
【特許請求の範囲】
【請求項１】
交流入力電源を受ける入力端子と、その交流入力電圧を整流する整流回路と、昇圧用インダクタと、前記交流入力電圧の周期より短い繰返し周期でスイッチング駆動される電力スイッチング素子と、逆流阻止用ダイオードと、出力コンデンサとを備え、前記電力スイッチング素子のオンのときには、前記交流入力電源から前記整流回路、前記昇圧用インダクタ、前記電力スイッチング素子を介して電流を流して、前記昇圧用インダクタにエネルギーを蓄え、前記電力スイッチング素子のターンオフ時に前記交流入力電源の電圧に前記昇圧用インダクタの電圧を重畳した電圧を前記逆流阻止用ダイオードを介して前記出力コンデンサ側に供給する力率改善型電源回路における、前記電力スイッチング素子のスナバ回路であって、
補助共振用キャパシタと補助共振用インダクタとを備えて、
前記電力スイッチング素子の主電流端子間に、並列に、前記補助共振用キャパシタと前記補助共振用インダクタとダイオードとスナバ用キャパシタとの直列回路を接続し、
前記電力スイッチング素子の主電流端子の一方と前記逆流阻止用ダイオードとの接続点と、前記スナバ用キャパシタの一端との間にスナバ用ダイオードを接続し、
前記補助共振用キャパシタと前記補助共振用インダクタとの接続点と、前記出力コンデンサの一端との間にダイオードを接続してなることを特徴とする、エネルギー回生スナバ回路。
【請求項２】
前記補助共振用キャパシタと補助共振用インダクタとで構成する共振回路が、前記電力スイッチング素子のスイッチング駆動周波数よりも高い共振周波数を構成関与することを特徴とする、請求項１に記載のエネルギー回生スナバ回路。
【請求項３】
直流入力電源を受ける入力端子と、昇圧用インダクタと、スイッチング駆動される電力スイッチング素子と、逆流阻止用ダイオードと、出力コンデンサとを備え、前記電力スイッチング素子のオンのときには、前記交流入力電源から前記整流回路、前記昇圧用インダクタ、前記電力スイッチング素子を介して電流を流して、前記昇圧用インダクタにエネルギーを蓄え、前記電力スイッチング素子のターンオフ時に前記直流入力電源の電圧に前記昇圧用インダクタの電圧を重畳した電圧を前記逆流阻止用ダイオードを介して前記出力コンデンサ側に供給するスイッチング電源装置における、前記電力スイッチング素子のスナバ回路であって、
補助共振用キャパシタと補助共振用インダクタとを備えて、
前記電力スイッチング素子の主電流端子間に、並列に、前記補助共振用キャパシタと前記補助共振用インダクタとダイオードとスナバ用キャパシタとの直列回路を接続し、
前記電力スイッチング素子の主電流端子の一方と前記逆流阻止用ダイオードとの接続点と、前記スナバ用キャパシタの一端との間にスナバ用ダイオードを接続し、
前記補助共振用キャパシタと前記補助共振用インダクタとの接続点と、前記出力コンデンサの一端との間にダイオードを接続してなることを特徴とする、エネルギー回生スナバ回路。
【請求項４】
前記補助共振用キャパシタと補助共振用インダクタとで構成する共振回路が、前記電力スイッチング素子のスイッチング駆動周波数よりも高い共振周波数を構成関与することを特徴とする、請求項３に記載のエネルギー回生スナバ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スナバエネルギーを効率よく回生して、電力スイッチング素子への印加電圧を低減することにより高効率化を図り、併せてノイズの低減を得ることができるエネルギー回生スナバ回路に関する。
【背景技術】
【０００２】
商用交流電源から目的の電圧値の直流電圧を得るために、古典的な整流平滑回路では力率が低くなる欠点があるので、整流後に脈流電圧波形の状態でチョッパ回路を直接接続するとともに、そのチョッパのスイッチングのタイミングを適切に制御することにより、入力電流の波形を交流電源電圧と同じ波形にするような力率改善回路が広く使われている。この力率改善回路においてチョッパ回路は、高速度の電力スイッチングをするので、そのスイッチングに伴うスナバエネルギーの処理が問題になる。
【０００３】
力率改善回路におけるスナバ回路に関する先行する発明としては、例えば、特開２００４−２８２８６７号公報（特許文献１）に開示されている発明がある。その発明は、まず、交流入力電源と、その交流電圧を整流する整流回路と、昇圧用インダクタと、サージ電流低減用インダクタと、スイッチング素子と、逆流阻止用ダイオードと、出力コンデンサとを備え、スイッチング素子のオンのときには、交流電源から順次整流回路、昇圧用インダクタ、サージ抑制用インダクタ、スイッチング素子を介して電流を流して、昇圧用インダクタにエネルギーを蓄え、そして、スイッチング素子のオフ時には、交流電源の電圧に昇圧用インダクタの電圧を重畳した電圧を逆流阻止用ダイオードを介して出力コンデンサ側に供給する力率改善型電源回路を構成する。この力率改善型電源回路において、互いに直列接続された電荷蓄積型ダイオードとコンデンサとをスイッチング素子に並列接続し、電荷蓄積型ダイオードとコンデンサとの接続点と、逆流阻止用ダイオードのカソード側に放電回路を接続したことを特徴とするものである。この発明の具体例において、上記の放電回路については、抵抗器、または別のスイッチング素子を含んだ電子回路が示されている。
【０００４】
また、特開２００２−１５３０４８号公報（特許文献２）に開示されている発明は、まず、入力交流電圧に比例したスイッチング電流を昇圧チョークコイルに流すように制御回路によりインバータ素子をオン、オフ制御し、チョークコイルに流れた電流を整流素子で整流した後に平滑コンデンサで平滑して直流電圧を出力する力率改善回路の昇圧チョッパ回路を構成する。この昇圧チョッパ回路において、インバータ素子と並列にダイオードとコンデンサの直列回路を接続し、ダイオードとコンデンサの接続点を抵抗を介して出力側の平滑コンデンサのプラス側に接続したスナバ回路と、スナバ回路の抵抗と直列に平滑コンデンサ側をカソードとして接続した逆流防止ダイオードとを備えたことを特徴とする。
【０００５】
また、特開平０８−０６５８８４号公報（特許文献３）に開示されている発明は、まず、一端が入力端Ｖｉの一端に連結される第１インダクタと、上記第１インダクタの他端にアノード側が連結されカソード側は出力端Ｖｏの一端に連結される第１ダイオードと、上記第１インダクタと上記第１ダイオードの間に一端が連結され他端は上記入力端Ｖｉの他端と上記出力端Ｖｏの他端に連結されるスイッチング素子とによりブースタ変換機が構成される。このブースタ変換機において、上記第１インダクタと上記第１ダイオードの間に直列として連結される第２インダクタと、上記第１インダクタの他端に一端が連結されるキャパシタと、上記キャパシタの他端にアノード側が連結されカソード側は上記出力端Ｖｏの一端に連結される第２ダイオードと、上記キャパシタの他端に一端が連結される第３インダクタと、上記第３インダクタの他端にカソード側が連結されアノード側は上記出力端Ｖｏの他端に連結される第３ダイオードを包含することにより、エネルギ再生スナバ回路を利用したブースタ変換機が開示されている。
【０００６】
さらにまた、特開平０４−２９９０７４号公報（特許文献４）に開示されている発明は、直流電源に接続されたスイッチング素子と、直流リアクトル及び第１のダイオードとを備えた直流チョッパ形の電力変換装置における、上記第１のダイオードに直列に接続された第１のインダクタと、上記直流電源に接続された第２のダイオード、第２のインダクタ及び第３のダイオードからなる直列回路と、上記第２のインダクタと上記第３のダイオードの接続点と上記スイッチング素子の出力側との間、もしくは上記スイッチング素子の出力側に接続された上記第１のインダクタの上記第１のダイオードとの接続点との間に接続されたコンデンサを備えたことを特徴とする電力変換装置のスナバ回路が開示されている。
【０００７】
以上の先行する発明の構成は、電力スイッチング素子の電流経路にスナバエネルギー処理用の補助インダクタを設けたり、あるは、スナバ回路にスナバエネルギー吸収用の抵抗を設けたりしており、あるいはまた、スナバ回路に補助用の電子回路で能動素子を含み、これらの構成要素によってエネルギー回生が充分に行われるとはいえない。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は上記の問題点に鑑みて提案されるもので、上記諸問題を解決し、スナバエネルギーを効率よく回生して、電力スイッチング素子への印加電圧を低減することにより高効率化を図り、併せてノイズの低減を得ることを目的とするものである。
【課題を解決するための手段】
【０００９】
本発明は、下記の第１の手段、すなわち、
交流入力電源を受ける入力端子と、その交流入力電圧を整流する整流回路と、昇圧用インダクタと、前記交流入力電圧の周期より短い繰返し周期でスイッチング駆動される電力スイッチング素子と、逆流阻止用ダイオードと、出力コンデンサとを備え、前記電力スイッチング素子のオンのときには、前記交流入力電源から前記整流回路、前記昇圧用インダクタ、前記電力スイッチング素子を介して電流を流して、前記昇圧用インダクタにエネルギーを蓄え、前記電力スイッチング素子のターンオフ時に前記交流入力電源の電圧に前記昇圧用インダクタの電圧を重畳した電圧を前記逆流阻止用ダイオードを介して前記出力コンデンサ側に供給する力率改善型電源回路における、前記電力スイッチング素子のスナバ回路であって、
補助共振用キャパシタと補助共振用インダクタとを備えて、
前記電力スイッチング素子の主電流端子間に、並列に、前記補助共振用キャパシタと前記補助共振用インダクタとダイオードとスナバ用キャパシタとの直列回路を接続し、
前記電力スイッチング素子の主電流端子の一方と前記逆流阻止用ダイオードとの接続点と、前記スナバ用キャパシタの一端との間にスナバ用ダイオードを接続し、
前記補助共振用キャパシタと前記補助共振用インダクタとの接続点と、前記出力コンデンサの一端との間にダイオードを接続してなることを特徴とする、エネルギー回生スナバ回路を提案するものである。
【００１０】
本発明は、第２の手段として、上記第１の手段に加えて、
前記補助共振用キャパシタと補助共振用インダクタとで構成する共振回路が、前記電力スイッチング素子のスイッチング駆動周波数よりも高い共振周波数を構成関与することを特徴とする、エネルギー回生スナバ回路を提案するものである。
【００１１】
本発明は、第３の手段、すなわち、
直流入力電源を受ける入力端子と、昇圧用インダクタと、スイッチング駆動される電力スイッチング素子と、逆流阻止用ダイオードと、出力コンデンサとを備え、前記電力スイッチング素子のオンのときには、前記交流入力電源から前記整流回路、前記昇圧用インダクタ、前記電力スイッチング素子を介して電流を流して、前記昇圧用インダクタにエネルギーを蓄え、前記電力スイッチング素子のターンオフ時に前記直流入力電源の電圧に前記昇圧用インダクタの電圧を重畳した電圧を前記逆流阻止用ダイオードを介して前記出力コンデンサ側に供給するスイッチング電源装置における、前記電力スイッチング素子のスナバ回路であって、
補助共振用キャパシタと補助共振用インダクタとを備えて、
前記電力スイッチング素子の主電流端子間に、並列に、前記補助共振用キャパシタと前記補助共振用インダクタとダイオードとスナバ用キャパシタとの直列回路を接続し、
前記電力スイッチング素子の主電流端子の一方と前記逆流阻止用ダイオードとの接続点と、前記スナバ用キャパシタの一端との間にスナバ用ダイオードを接続し、
前記補助共振用キャパシタと前記補助共振用インダクタとの接続点と、前記出力コンデンサの一端との間にダイオードを接続してなることを特徴とする、エネルギー回生スナバ回路を提案するものである。
【００１２】
本発明は、第４の手段として、上記第３の手段に加えて、
前記補助共振用キャパシタと補助共振用インダクタとで構成する共振回路が、前記電力スイッチング素子のスイッチング駆動周波数よりも高い共振周波数を構成関与することを特徴とする、エネルギー回生スナバ回路を提案するものである。
【発明の効果】
【００１３】
上記のように、本発明に係るエネルギー回生スナバ回路は、キャパシタとインダクタとダイオードとから構成されており、抵抗のような本質的な電力消費となる部品は含まれていない。また、本発明に係るエネルギー回生スナバ回路の接続関係は、電力スイッチング素子の主電流端子間には並列接続されたもののみであり、電力スイッチング素子の主電流端子間に直列接続された構成要素は存在しない。さらにまた、出力電流の経路にもスナバ回路の構成要素が直列接続されるものは存在しない。したがって、本発明に係るエネルギー回生スナバ回路は、電力損失が少なく、極めて効率が高いという効果がある。
また、このエネルギー回生スナバ回路を用いた力率改善回路やスイッチング電源装置においては、電力スイッチング素子のターンオフ時の損失を減少させることができて変換効率を高めることができ、電力スイッチング素子の放熱対策の構成がより簡素になり経済的となる。また、電力スイッチング素子への印加電圧が低減することによりノイズの発生が低減するので、必要なＥＭＩ対策用の構成部品の定数選定について経済的になる。
【図面の簡単な説明】
【００１４】
【図１】本発明に係るエネルギー回生スナバ回路を備えた力率改善回路の一実施例
【図２】本発明に係るエネルギー回生スナバ回路の各部の電流、電圧波形
【図３】本発明に係る電力スイッチング素子のターンオフ時の電流、電圧波形
【図４】電力スイッチング素子のターンオフ時の電流、電圧波形（比較用）
【発明を実施するための形態】
【００１５】
本発明に係るエネルギー回生スナバ回路を備えた力率改善回路を、図１に示す実施例に基づいて具体的に説明する。
【００１６】
図１において、１、２は商用交流電源を受ける入力端子、３、４は直流出力電圧を発生する出力端子、Ｑ１は電力スイッチング素子、Ｚ１は力率改善回路用の制御用集積回路、Ｌ１は昇圧用のインダクタ、Ｌ２は回生回路用のインダクタ、Ｃ１は第１のキャパシタ、Ｃ２は第２のキャパシタ、Ｃ３は第３のキャパシタ、Ｃ４は第４のキャパシタ、Ｄ１はブリッジダイオード、Ｄ２は第２のダイオード、Ｄ３は第３のダイオード、Ｄ４は第４のダイオード、Ｄ５は第５のダイオードである。Ｒ１、Ｒ２はそれぞれ、脈流電圧の分圧器を構成する抵抗であり、Ｒ３は、電力スイッチング素子Ｑ１の電流瞬時値を検出する抵抗であり、Ｒ４、Ｒ５はそれぞれ、出力電圧分圧器を構成する抵抗である。なお、抵抗Ｒ３の抵抗値は、極めて低い値に選定されて、実質的に短絡に近い状態である。また、電流検出用として、抵抗Ｒ３に代えて他の電流検出素子とすることもできる。
この回路の中で、破線で囲まれて符号５で示す回路の、ダイオードＤ３、Ｄ４、Ｄ５、キャパシタＣ２、Ｃ３、インダクタＬ２とにより、本発明に係るエネルギー回生スナバ回路が構成される。
【００１７】
このように構成されたエネルギー回生スナバ回路を備えた力率改善回路の動作を説明する。ここで参照する各部の波形を図２に示す。図２の各縦軸については、（ａ）は電力スイッチング素子Ｑ１のドレイン・ソース間電圧波形を示し、（ｂ）はエネルギー回生スナバ回路のダイオードＤ３の電流波形を示し、（ｃ）はエネルギー回生スナバ回路のキャパシタＣ３の電圧波形を示し、（ｄ）はエネルギー回生スナバ回路のダイオードＤ４の電流波形を示し、（ｅ）はエネルギー回生スナバ回路のキャパシタＣ２の電流波形を示し、（ｆ）はエネルギー回生スナバ回路のダイオードＤ５の電流波形をそれぞれ示す。なお、横軸は、時間軸であって、図２の（ａ）〜（ｆ）まですべて共通で、それぞれ同じ時間軸として現象が対応するものであり、また、力率改善回路の動作が定常運転状態にあるときの波形を示すものである。
まず、電力スイッチング素子Ｑ１がオンしている区間では、インダクタＬ１に電流エネルギーが蓄積されている。
【００１８】
次に、時間ｔ０で電力スイッチング素子Ｑ１がターンオフすると、蓄積された磁気エネルギーがインダクタＬ１から電流として放出され、ダイオードＤ２から出力端子３、４の経路で電流が流れて出力電圧となり、同時にダイオードＤ３からキャパシタＣ３の経路で電流が流れてエネルギー回生スナバ回路用のキャパシタＣ３にエネルギーを蓄積する。
【００１９】
次のスイッチング周期において、電力スイッチング素子Ｑ１がオンすると、電力スイッチング素子Ｑ１は、インダクタＬ１に電流を流して磁気エネルギーとして蓄積するとともに、キャパシタＣ３からダイオードＤ４→インダクタＬ２→キャパシタＣ２の経路で電流が流れて、キャパシタＣ２に電荷エネルギーとして蓄積する。
【００２０】
ここで、インダクタＬ２は、キャパシタＣ２やダイオードＤ４の電極間静電容量などと協働して、このループの固有振動周波数ｆでの共振振動の作用により極性反転を行う。なお、この固有振動周波数ｆは、電力スイッチング素子Ｑ１のスイッチング繰り返し周波数の最大動作周波数よりも充分高い周波数に選定することが好ましい。
【００２１】
電力スイッチング素子Ｑ１ターンオフで、キャパシタＣ２に蓄積された電荷エネルギーは、キャパシタＣ３に戻るのではなく、ダイオードＤ４の逆方向極性によって阻止される。すなわち、キャパシタＣ２に蓄積された電荷エネルギーは、ダイオードＤ５を介して出力端子３、４間を通して電流として流れて出力電力として実質的に損失なしに回生される。
【００２２】
電力スイッチング素子Ｑ１のドレイン・ソース間電圧は、ドレインに接続されているキャパシタＣ２が、ダイオードＤ５が出力端子３に向かって導通することによりオーバーシュートは抑制される。このときの電力スイッチング素子Ｑ１のドレイン・ソース間電圧は、図２中の（ａ）に示すように時間ｔ０でターンオフしてから上昇するが、次のオンの時間ｔ６までの間は、わずかに振動があるが一定値に抑えられている。また、電力スイッチング素子Ｑ１がオフした時は、ドレインに接続されているダイオードＤ３からキャパシタＣ３に向かって、キャパシタＣ３の充電電圧を超えた区間だけダイオードＤ３が導通することによっても、電力スイッチング素子Ｑ１のドレイン電位の上昇傾斜が抑えられる。
【００２３】
ここで、図３を参照する。図３は、本発明にかかるエネルギー回生スナバ回路を用いた場合であって、（ａ）は、横軸は時間を表し、縦軸は電力スイッチング素子Ｑ１のドレイン・ソース間電圧Ｖｄｓの波形を表しており、（ｂ）は、横軸の時間をさらに拡大して、電力スイッチング素子Ｑ１のドレイン・ソース間電圧Ｖｄｓとドレイン電流Ｉｄとの交差する区間ｔ１０の斜線で示す面積が損失電力に対応することになる。
【００２４】
次に、比較用の図４を参照すると、図４は比較用として従来のスナバ回路の一例を用いた場合であって、図４の縦軸と横軸は、それぞれ図３と同様に対応するものであり、電力スイッチング素子のドレイン・ソース間電圧Ｖｄｓとドレイン電流Ｉｄとの交差する区間ｔ１１が損失電力に関係することになる。
図３中の（ａ）と図４中の（ａ）とを比較すると、本発明に係るエネルギー回生スナバ回路を用いた図３中の（ａ）に示す電力スイッチング素子Ｑ１のドレイン・ソース間電圧Ｖｄｓのサージ電圧の方が低い。また、図３中の（ｂ）と図４中の（ｂ）とを比較すると、本発明に係るエネルギー回生スナバ回路を用いた電力スイッチング素子Ｑ１のドレイン・ソース間電圧Ｖｄｓとドレイン電流Ｉｄとの交差する区間ｔ１０（図３（ｂ））の方が、区間ｔ１１（図４（ｂ））より短くなり、電力スイッチング素子Ｑ１の損失電力が低くなる。
【００２５】
以上説明した図１に示した実施例は、本発明に係るエネルギー回生スナバ回路の一実施例であって、交流入力の力率改善回路のみならず、例えば直流入力のスイッチング電源装置においても適用できるものである。また、本発明に係るエネルギー回生スナバ回路の構成要素のダイオードについては、その極性は、入力電圧の極性、出力電圧の極性に応じて適宜設定することができる。さらに、電力スイッチング素子は、実施例に示したＭＯＳＦＥＴが好適ではあるが、適用の用途と状況によっては、他の種類のスイッチング素子であるバイポーラトランジスタ、ＩＧＢＴなど広く選択することは当然にも可能である。
【符号の説明】
【００２６】
Ｄ１  ブリッジダイオード
１、２  入力端子
３、４  出力端子
５  エネルギー回生スナバ回路
Ｑ１  電力スイッチング素子
Ｚ１  制御用集積回路
Ｌ１、Ｌ２  インダクタ
Ｃ１、Ｃ２、Ｃ３、Ｃ４  キャパシタ
Ｄ２、Ｄ３、Ｄ４、Ｄ５  ダイオード
Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５  抵抗
【先行技術文献】
【特許文献】
【００２７】
【特許文献１】特開２００４−２８２８６７号公報
【特許文献２】特開２００２−１５３０４８号公報
【特許文献３】特開平０８−０６５８８４号公報
【特許文献４】特開平０４−２９９０７４号公報
【図１】
2010200470.tif 000003
【図２】
2010200470.tif 000004
【図３】
2010200470.tif 000005
【図４】
2010200470.tif 000006