(57)【要約】【課題】  各々がリンクアップの機能を有する情報処理装置に容易にリンクアップが完了した状態を形成するための構成を提供することを目的とする。【解決手段】  一の情報処理装置が有するパラメータのスペックを他の情報処理装置が有するパラメータのスペックに合致させるように外部からパラメータを設定し、他の情報処理装置にパラメータ交換が実施されたものと認識させる態様で、一の情報処理装置が他の情報処理装置から受信した信号を他の情報処理装置に送信する構成である。【選択図】  図９
2010204940.tif 000002
【特許請求の範囲】
【請求項１】
パラメータ交換によりパラメータを比較し合い両者間でパラメータのスペックを揃えるリンクアップの機能を各々が有する第１および第２の情報処理装置にリンクアップが完了した状態を形成するためのリンクアップ状態形成方法であって、
第１の情報処理装置が有するパラメータのスペックを第２の情報処理装置が有するパラメータのスペックに合致させるように第１の情報処理装置に外部からパラメータを設定する段階と、
第２の情報処理装置にパラメータ交換が実施されたものと認識させる態様で、第１の情報処理装置が第２の情報処理装置から受信した信号を第２の情報処理装置に送信する段階とを有するリンクアップ状態形成方法。
【請求項２】
第１の情報処理装置が有するパラメータのスペックを第２の情報処理装置が有するパラメータのスペックに合致させるように第１の情報処理装置に外部からパラメータを設定する段階と、
第１の情報処理装置が、第２の情報処理装置から送信されたパラメータ交換準備完了を通知する信号を受信し、前記第１の情報処理装置に外部からパラメータを設定する段階が完了した後に、当該パラメータ交換準備完了を通知する信号を第２の情報処理装置に送信する段階と、
第２の情報処理装置が、前記第１の情報処理装置から送信されたパラメータ交換準備完了を通知する信号を受信すると、第１の情報処理装置に対し、パラメータを送信する段階と、
第１の情報処理装置が、第２の情報処理装置から送信された前記パラメータを受信すると、当該パラメータを第２の情報処理装置に送信する段階と、
第２の情報処理装置が、第１の情報処理装置から送信された所定数のパラメータを受信した後、第１の情報処理装置に対し、第２の情報処理装置においてパラメータの設定が完了したことを通知する信号を送信する段階と、
第１の情報処理装置が、第２の情報処理装置から前記第２の情報処理装置においてパラメータの設定が完了したことを通知する信号を受信すると、第２の情報処理装置に対し、当該パラメータの設定が完了したことを通知する信号を送信する段階とを有する、請求項１に記載のリンクアップ状態形成方法。
【請求項３】
パラメータ交換によりパラメータを比較し合い両者間でパラメータのスペックを揃えるリンクアップの機能を各々が有する第１および第２の情報処理装置にリンクアップが完了した状態を形成するリンクアップ状態形成方法であって、第１および第２の情報処理装置の各々は前記リンクアップの機能を実現するために第１および第２の情報処理装置の状態を遷移させるステートマシン論理部を有し、
第１の情報処理装置が有するパラメータのスペックを第２の情報処理装置が有するパラメータのスペックに合致させるように第１の情報処理装置に外部からパラメータを設定する段階と、
第１の情報処理装置のステートマシン論理部の動作を外部から制御する段階と、
前記第１の情報処理装置のステートマシン論理部の動作を外部から制御する段階により第１の情報処理装置のステートマシン論理部の動作を外部から制御しながら、第１の情報処理装置のステートマシン論理部の動作を監視する段階とを有するリンクアップ状態形成方法。
【請求項４】
前記第１および第２の情報処理装置は、それぞれが有するステートマシン論理部の各々が設定する状態を相互に通知し合う機能を有し、
第１の情報処理装置のステートマシン論理部が設定する状態を外部から監視する段階と、
第２の情報処理装置のステートマシン論理部により設定され第１の情報処理装置に通知された第２の情報処理装置の状態を外部から監視する段階と、
当該第２の情報処理装置の状態に対応する状態を外部から第１の情報処理装置に設定する段階と、
当該外部から設定された第１の情報処理装置の状態を第２の情報処理装置に通知する段階と、
前記第１の情報処理装置に外部からパラメータを設定する段階により第１の情報処理装置に設定されたパラメータを第２の情報処理装置に送信する段階とを更に有する請求項３に記載のリンクアップ状態形成方法。
【請求項５】
対向する情報処理装置との間でパラメータ交換を行い、前記対向する情報処理装置との間でパラメータを比較し、前記対向する情報処理装置との間でパラメータのスペックを揃える比較器と、
対向する情報処理装置にパラメータ交換が実施されたものと認識させる態様で前記対向する情報処理装置から受信した信号を前記対向する情報処理装置に送信するための経路を形成するための手段とを有する情報処理装置。
【請求項６】
対向する情報処理装置に対し自己のパラメータを送信するために当該自己のパラメータを設定するための記憶装置と、
対向する情報処理装置から送信されたパラメータ交換準備完了を通知する信号を、当該対向する情報処理装置に送信するための経路を形成するための手段と、
対向する情報処理装置から送信されたパラメータを、当該対向する情報処理装置に送信するための経路を形成するための手段と、
対向する情報処理装置から送信された、当該対向する情報処理装置においてパラメータの設定が完了したことを通知する信号を、当該対向する情報処理装置に送信するための経路を形成するための手段とを有する請求項５に記載の情報処理装置。
【請求項７】
パラメータ交換によりパラメータを比較し合い対向する情報処理装置との間でパラメータのスペックを揃えるリンクアップの機能を有する情報処理装置であって、
前記リンクアップの機能を実現するために当該情報処理装置の状態を順次遷移させるためのステートマシン論理部と、
前記ステートマシン論理部の動作を外部から制御するための信号の経路を形成するための手段と、
前記ステートマシン論理部の動作を監視するための信号の経路を形成するための手段とを有する情報処理装置。
【請求項８】
前記ステートマシン論理部が設定する状態を対向する情報処理装置に通知するための手段と、
前記ステートマシン論理部が設定する状態を外部から監視するための信号の経路を形成するための手段と、
対向する情報処理装置から送信され当該情報処理装置で受信された、前記対向する情報処理装置のステートマシン論理部が設定した状態を外部から監視するための信号の経路を形成するための手段と、
前記対向する情報処理装置のステートマシン論理部が設定した状態に対応する状態を外部から当該情報処理装置に設定するための信号の経路を形成するための手段と、
当該外部から設定された状態を対向する情報処理装置に通知するための手段と、
外部から当該情報処理装置に設定されたパラメータを対向する情報処理装置に送信するための手段とを更に有する請求項７に記載の情報処理装置。
【請求項９】
パラメータ交換によりパラメータを比較し合い両者間でパラメータのスペックを揃えるリンクアップの機能を各々が有する第１および第２の情報処理装置にリンクアップが完了した状態を形成するためのリンクアップ状態形成方法を、前記第１および第２の情報処理装置を含むシステムを制御するコンピュータに実行させるためのリンクアップ状態形成プログラムであって、
第１の情報処理装置が有するパラメータのスペックを第２の情報処理装置が有するパラメータのスペックに合致させるように第１の情報処理装置に外部からパラメータを設定する段階と、
パラメータ交換が実施されたものと第２の情報処理装置に認識させる態様で、第１の情報処理装置が第２の情報処理装置から受信した信号を第２の情報処理装置に送信するための信号の経路を形成する段階とをコンピュータに実行させるためのリンクアップ状態形成プログラム。
【請求項１０】
第１の情報処理装置が有するパラメータのスペックを第２の情報処理装置が有するパラメータのスペックに合致させるように第１の情報処理装置に外部からパラメータを設定する段階と、
第１の情報処理装置が、第２の情報処理装置から送信されたパラメータ交換準備完了を通知する信号を受信し、前記第１の情報処理装置に外部からパラメータを設定する段階が完了した後に、当該パラメータ交換準備完了を通知する信号を第２の情報処理装置に送信するための信号の経路を形成する段階と、
第１の情報処理装置が第２の情報処理装置から送信されたパラメータを第２の情報処理装置に送信するための信号の経路を形成する段階と、
第２の情報処理装置から送信された、第２の情報処理装置においてパラメータの設定が完了したことを通知する信号を、第１の情報処理装置が第２の情報処理装置に送信するための信号の経路を形成する段階とをコンピュータに実行させるための、請求項９に記載のリンクアップ状態形成プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はリンクアップ状態形成方法、情報処理装置およびリンクアップ状態形成プログラムに関する。
【背景技術】
【０００２】
プロセッサシステムにおけるプロセッサに、トレース条件検出信号を外部から検知可能なトレース条件検出信号出力端子を設ける技術が知られている。当該技術によれば、周辺回路はトレース条件検出信号出力端子を介してトレース条件検出信号を取り込むことができる。その結果、周辺回路がプロセッサのプログラムトレース処理に連動して状態情報トレース処理を行うことが可能となる。従ってプロセッサと周辺回路とからなるプロセッサシステムに対し詳細なソフトウェアデバッグを容易に行うことができる。
【０００３】
又デバッグの対象であるカードＰＣをデバッグ装置であるホスト機に通信線で接続してデバッグを行う技術が知られている。当該技術によれば、ターゲット機ではデバッグ用プログラムが実行される。又ターゲット機では、該デバッグ用プログラムの出力情報をホスト機に送信し、ホスト機からのコマンドを待ち、コマンドが送られてきた場合にはそのコマンドの処理を行う。又ホスト機では、表示部にターゲット機で実行されたＰＯＤ＿ＩＤ、行番号、ソースファイル、コメント等が出力される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平７−２４８９３９号公報
【特許文献２】特開平１０−３０１８０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
情報処理装置同士がリンクアップされた状態を容易に形成し得る構成を提供することが課題である。
【課題を解決するための手段】
【０００６】
第１の情報処理装置が有するパラメータのスペックを第２の情報処理装置が有するパラメータのスペックに合致させるように第１の情報処理装置に外部からパラメータを設定する。又パラメータ交換が実施されたものと第２の情報処理装置に認識させる態様で、第１の情報処理装置が第２の情報処理装置から受信した信号を第２の情報処理装置に送信する。
【発明の効果】
【０００７】
第１の情報処理装置が有するパラメータのスペックを確実に第２の情報処理装置が有するパラメータのスペックに合致させることができる。又相手側との間でパラメータ交換が実施されたものと確実に第２の情報処理装置に認識させることができる。
【図面の簡単な説明】
【０００８】
【図１】参考例のＬＳＩの構成を示す図である。
【図２】図１に示されたＬＳＩに含まれるポート部の内部構成を示す図である。
【図３】リンクアップ動作の一例について説明するための図である。
【図４】図２に示されたステートマシン論理部の構成例を示す回路図である。
【図５】リンクアップ動作に係る問題点を説明するための図（その１）である。
【図６】リンクアップ動作に係る問題点を説明するための図（その２）である。
【図７】実施例のＬＳＩの構成例を示す図である。
【図８】図７に示されたＬＳＩに含まれるポート部の内部構成を示す図である。
【図９】実施例の第１の方法について説明するための図（その１）である。
【図１０】実施例の第１の方法について説明するための図（その２）である。
【図１１】実施例の第２の方法について説明するための図（その１）である。
【図１２】実施例の第２の方法について説明するための図（その２）である。
【図１３】実施例の第１の方法および実施例の第２の方法を適用可能な情報処理システムの構成例を説明するためのブロック図である。
【図１４】図７に示されるＭＭＢのハードウェア構成例について説明するための図である。
【発明を実施するための形態】
【０００９】
各々が情報処理装置である複数のＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ  ｃｉｒｃｕｉｔ，以下同様）が相互に接続されたシステムにおいて、当該システムの起動時、各ＬＳＩは対向するＬＳＩとの間でリンクアップ動作を行なう。実施例によれば、対向する双方のＬＳＩ間で強制的にリンクアップを成功させ運用の状態にさせることができる。又実施例によれば、リンクアップの機能の検証を目的としたデバッグを容易に行うことができる。
【００１０】
ここでリンクアップについて以下に説明する。リンクアップでは、上記の如くのシステムの起動時、各ＬＳＩが対向するＬＳＩとの間でハンドシェイクによりパラメータ交換を行う。当該パラメータ交換では、各ＬＳＩがサポートしている動作モードやチェック機構等を示す情報を対向するＬＳＩに送信する。又各ＬＳＩは対向するＬＳＩから当該対向するＬＳＩがサポートしている動作モードやチェック機構等を示す情報を受信する。このようにして相互に相手側のＬＳＩがサポートしている動作モードやチェック機構等を交換する。そして当該動作モードやチェック機構等の各パラメータにつき、スペックの低い方に合わせるように各ＬＳＩが内部で自動設定する。その結果、当該対向する双方のＬＳＩの相互間で、動作モードやチェック機構等のパラメータのスペックを合致させることができる。このように対向するＬＳＩ同士が動作モードやチェック機構等のパラメータの交換を行って相互間でスペックを合致させる動作をリンクアップと称する。
【００１１】
リンクアップについて更に詳細に説明する目的で、以下に上記ＬＳＩの参考例について述べる。
【００１２】
図１は参考例のＬＳＩ１００’の構成を示す。図１に示される如く、当該ＬＳＩ１００’は、パーソナルコンピュータ等よりなる管理者用の端末装置３００に接続されたＭＭＢ（ＭａｎａｇｅＭｅｎｔ  Ｂｏａｒｄ）２００との間を接続するためのＳＭＢｕｓ部１１０を有する。ＭＭＢ２００はシステムを統括し制御するコンピュータである。又ＳＭＢｕｓ部１１０は、Ｉ２Ｃ相当のシリアル転送インタフェースであるＳＭＢｕｓインタフェース（「外部インタフェース」とも称する）の制御、シリパラ変換、内部制御信号の生成等を行う。
【００１３】
当該ＬＳＩ１００’は更に、ＡＲＢ部１２０，ＲＴ部１３０およびＳＷ部１４０を有する。ＡＲＢ部１２０は後述する各ポート部１５１乃至１５４からのリクエストによりアービトレーション制御を行う。ＲＴ部１３０はルーティングテーブルを有する。ＳＷ部１４０はクロスバスイッチであり、上記ルーティングテーブルに基づき、各ポート部１５１乃至１５４からのリクエストに係る各パケットの宛先を判別する。当該ＬＳＩ１００’は上記各ポート部１５１乃至１５４を有する。各ポート部１５１乃至１５４は、当該ＬＳＩ１００’の外部とのパケットの送受信に際し、入出力バッファ制御、後述するパラメータ交換の制御等を行う。
【００１４】
図２は各ポート部１５１乃至１５４のうちの一のポート部１５２の内部構成を示す図である。なお図２はポート部１５２のうち、上記リンクアップ機能に係る部分を特に抽出して示しており、例えば上記入出力バッファ制御等の機能に係る部分の詳細については図示を省略している。
【００１５】
当該ポート部１５２は、アドレスデコード／分配部１、パラメータＦＦ（フリップフロップ、以下同様）２，比較器３，送信バッファ４，受信バッファ５を有する。アドレスデコード／分配部１は上記ＳＭＢｕｓ部１１０と接続され、ＳＭＢｕｓ部１１０を介し、ＭＭＢ２００との間で信号のやりとりを行う。パラメータＦＦ２は、当該ＬＳＩ１００がサポートしている動作モードやチェック機構等の各パラメータを格納する。比較器３は、前記リンクアップの際、当該ＬＳＩ１００’と対向するＬＳＩとの間で、各々がサポートしている動作モードやチェック機構等のパラメータのスペックを比較する。そして比較器３は必要に応じ、パラメータＦＦ２に格納された各パラメータのスペックを低い方のスペックに書き換える。
【００１６】
送信バッファ４はＳＷ部１４０と接続され、当該ポート部１５２から当該ＬＳＩ１００’の外部に送信する信号をＳＷ部１４０から受ける。受信バッファ５はＳＷ部１４０と接続され、当該ポート部１５２が当該ＬＳＩ１００’の外部から受信した信号をＳＷ部１４０に渡す。
【００１７】
当該ポート部１５２は更にステートマシン論理部６，ＲＡＭ７，８，ＦＦ９，１０を有する。ステートマシン論理部６については図４とともに後述するが、上記リンクアップに際し、当該ＬＳＩ１００’の状態を順次遷移させる。ＲＡＭ７，８，ＦＦ９，１０はリンクアップ機能の検証を行うためのデバッグ用にステートマシン論理部６の動作および当該ＬＳＩ１００の外部から受信されたデータを保存する。
【００１８】
当該ポート部１５２は更にステートＦＦ１１、デコーダ１２、ＡＮＤ素子１３，１４，１５およびＯＲ素子１６を有する。ステートＦＦ１１は、ステートマシン論理部６がリンクアップの動作における当該ＬＳＩ１００’の状態を示す情報を書き込むために設けられている。デコーダ１２はステートＦＦ１１に書き込まれた状態に応じ、対向するＬＳＩに送信すべき情報を指示するための信号を生成する。ＡＮＤ素子１３はデコーダ１２で生成された信号に応じて後述するパラメータ交換準備完了コードを出力する。ＡＮＤ素子１４はデコーダ１２で生成された信号に応じてパラメータＦＦ２に格納されたパラメータを出力する。ＡＮＤ素子１５はデコーダ１２で生成された信号に応じて後述する設定完了コードを出力する。ＯＲ素子１６はＡＮＤ素子１３，１４，１５から出力される情報を送信部１８に渡す。
【００１９】
当該ポート部１５２は更に受信パラメータＦＦ１７，送信部１８および受信部１９を有する。受信パラメータＦＦ１７は、リンクアップに際し対向するＬＳＩから受信されたパラメータを受け、比較器３に渡す。送信部１８は送信バッファ４から渡された情報およびＯＲ素子１６から渡された情報を対向するＬＳＩに送信する。受信部１９は対向するＬＳＩから情報を受信し、受信バッファ５を介し、ＳＷ部１４０に転送する。
【００２０】
次に図３とともに、通常のリンクアップの動作の流れを説明する。
【００２１】
図３に示す例では、自社製のＬＳＩ１００−１と他社製のＬＳＩ１００−２との間でリンクアップを行う場合を想定している。自社製のＬＳＩ１００−１は例えば図１，２とともに上述した構成を有するものとする。以下に説明するリンクアップの手順は上記ステートマシン論理部６によりＬＳＩ１００−１の状態が順次状態（１）乃至状態（６）へと遷移されることにより進行する。
【００２２】
図３中、状態（１）において上記２台のＬＳＩ１００−１，１００−２を含むシムテムの電源が投入される。その結果ステートマシン論理部６の機能により、状態（２）に遷移し、状態（２）でＬＳＩ１００−１は対向するＬＳＩ１００−２に上記パラメータ交換準備完了コードを送信する。すなわちパラメータ交換の準備が完了したことを通知する（ステップＳ２）。他方対向するＬＳＩ１００−２でも同様の手順により、ＬＳＩ１００−１に対し、パラメータ交換準備完了コードを送信してくる（ステップＳ１）。ステップＳ１，Ｓ２の実行に応じ、ステートマシン論理部６の機能により、ＬＳＩ１００−１の状態が状態（３）に遷移する。
【００２３】
状態（３）ではＬＳＩ１００ー１はパラメータ交換を開始する。すなわち動作モードやチェック機構等のパラメータを対向するＬＳＩ１００−２に送信する（ステップＳ４、Ｓ６）とともに、対向するＬＳＩ１００−２から送信されるパラメータを受信する（ステップＳ３、Ｓ５）。
【００２４】
所定個数のパラメータの交換が終了するとステートマシン論理部６の機能により、ＬＳＩ１００−１の状態は状態（４）に遷移する。状態（４）では、比較器３が状態（３）で受信された対向するＬＳＩ１００−２のパラメータのスペックと当該ＬＳＩ１００−１の対応するパラメータのスペックとを比較する。比較の結果当該ＬＳＩ１００−１のパラメータのスペックの方が高い場合、対向するＬＳＩ１００−２のパラメータのスペックに合わせるべく、比較器３が自動的にパラメータＦＦ２に格納されたパラメータのスペックを書き換える。他方比較の結果当該ＬＳＩ１００−１のパラメータのスペックの方が低い場合、パラメータＦＦ２のパラメータのスペックは書き換えない。ＬＳＩ１００−２においても同様のパラメータの比較および自己のパラメータのスペックの書き換えが行われる。その結果、双方のＬＳＩ１００−１，１００−２の間で、各パラメータのスペックが低い方に合わせられ、結果的に双方のＬＳＩ１００−１，１００−２間で各パラメータのスペックが合致するようになる。
【００２５】
状態（４）における上記動作が所定数のパラメータにつき終了すると、ステートマシン論理部６の機能によりＬＳＩ１００−１の状態は状態（５）に遷移する。状態（５）でＬＳＩ１００−１は上記設定完了コードを対向するＬＳＩ１００−２に送信する（ステップＳ８）。同様に対向するＬＳＩ１００−２は設定完了コードを当該ＬＳＩ１００−１に送信してくる（ステップＳ７）。ステップＳ７，Ｓ８が実行されると、ＬＳＩ１００−１の状態は、ステートマシン論理部６の機能により状態（６）に遷移する。状態（６）でＬＳＩ１００−１はリンクアップを終了し、システムの運用を開始する。その後、送信バッファ４を介し、ＬＳＩ１００−１は対向するＬＳＩ１００−２に情報を送信し、受信バッファ５を介し、ＬＳＩ１００−１は対向するＬＳＩ１００−２から情報を受信する。ここでリンクアップの状態（４）において双方のＬＳＩ１００−１，１００−２間で動作モードやチェック機構等のパラメータのスペックが合致されており、当該スペックが合致された動作モードやチェック機構等により上記情報の送受信が実行される。その結果双方のＬＳＩ１００−１，１００−２間で正常に情報の送受信が実施され得る。
【００２６】
図４はステートマシン論理部６の内部構成例を示す。まず図４に示されている信号につき、以下に説明する。
【００２７】
power_rdyはシステムの電源投入によりアサートされる信号である。
【００２８】
init_startは外部インタフェースから（すなわちＭＭＢ２００から）システムの起動の指示が出された際にアサートされる信号である。
【００２９】
send_param_startはパラメータ交換準備完了コードを送信する際にアサートされる信号である。
【００３０】
recv_param_startはパラメータ交換準備完了コードを受信した際にアサートされる信号である。
【００３１】
send_paramxはｘ番目のパラメータを送信する際にアサートされる信号である。
【００３２】
recv_paramxはｘ番目のパラメータを受信した際にアサートされる信号である。
【００３３】
setting_endは内部自動設定タイミング信号であり、所定数のパラメータにつき、送信されたパラメータと受信したパラメータとの比較および必要な自己のパラメータの書き換えが完了するタイミングで自動的にアサートされる。
【００３４】
send_setting_finは設定完了コードを送信する際にアサートされる信号である。
【００３５】
recv_setting_finは設定完了コードを受信した際にアサートされる信号である。
【００３６】
図４に示された上記ステートＦＦ１１には現在の実行状態を示す情報（すなわちコード）が格納される。エンコーダ（ａ）は次のコード(状態)を生成してステートＦＦ１１に書き込む。保持ＦＦ（ｂ）は受信したパラメータの数を保持する。保持ＦＦ（ｃ）は送信したパラメータの数を保持する。エンコーダ（ｄ）はステートＦＦ１１に格納されたコード(状態)から、対応する信号を生成する。論理回路（ｅ）は、保持ＦＦ（ｂ）、保持ＦＦ（ｃ）、エンコーダ（ｄ）のそれぞれの出力を受け、ステートＦＦ１１に格納された状態を示すコードを遷移させるための信号を生成する。
【００３７】
上記構成を有する図４のステートマシン論理部６は以下のように動作する。ステートＦＦ１１の初期値は“０”であり、この状態はリンクアップの動作を行なっていないことを示す。次に状態（２）へ遷移する条件が成立すると、論理回路（ｅ）により、状態（２）を示すコードがステートＦＦ１１に書き込まれる。当該コードに基づき、図２に示されるエンコーダ１２、ＡＮＤ素子１３，１４，１５，ＯＲ素子１６が送信部１８に対し、対応する情報を渡す。すなわちこの場合、エンコーダ１２は状態（２）を示す出力（２）をアサートし、これを受けたＡＮＤ素子１３はパラメータ交換準備完了コードを出力する。その結果パラメータ交換準備完了コードが送信部１８を介し、対向するＬＳＩへ送信される。
【００３８】
同様に、パラメータ交換準備完了コードの送受信がなされると、論理回路（ｅ）により、状態（３）を示すコードがステートＦＦ１１に書き込まれる。当該コードに基づき、エンコーダ１２は状態（３）を示す出力（３）をアサートし、これを受けたＡＮＤ素子１４はパラメータＦＦ２に格納されたパラメータを出力する。その結果当該パラメータが送信部１８を介し、対向するＬＳＩへ送信される。ここでエンコーダ１２の出力（３）は交換すべき所定数のパラメータの数分設けられており、当該所定数の出力（３）の内の各々が順次アサートされる。同様にＡＮＤ素子１４も同数設けられており、前記所定数の出力（３）の内の各々の順次のアサートに応じ、パラメータＦＦ２に格納されている対応するパラメータを順次出力する。又この場合、エンコーダ１２はステートマシン論理部６内の保持ＦＦ（ｃ）を参照する。すなわち現在送信済みのパラメータの数を保持ＦＦ（ｃ）から読み取り、当該読み取った結果に応じ、上記所定数の出力（３）中、該当する出力をアサートする。その結果、該当するパラメータがパラメータＦＦ２から対向するＬＳＩ１００−２に対し出力される。
【００３９】
所定数のパラメータの交換が完了すると、論理回路（ｅ）により、状態（４）を示すコードがステートＦＦ１１に書き込まれる。当該コードに基づき、エンコーダ１２は状態（４）を示す出力（４）をアサートする。当該出力（４）のアサートにより、比較器３が上記所定数のパラメータにつき、送受信間でスペックの比較を行い、必要に応じパラメータＦＦ２のパラメータのスペックを書き換える。
【００４０】
上記パラメータの比較および必要に応じたパラメータのスペックの書き換えが完了すると、上記内部自動設定タイミング信号のアサートにより、状態（５）を示すコードがステートＦＦ１１に書き込まれる。当該コードに基づき、エンコーダ１２は状態（５）を示す出力（５）をアサートし、これを受けたＡＮＤ素子１５は設定完了コードを出力する。その結果設定完了コードが送信部１８を介し、対向するＬＳＩへ送信される。
【００４１】
設定完了コードの送受信がなされると、論理回路（ｅ）により、状態（６）を示すコードがステートＦＦ１１に書き込まれる。当該コードに基づき、エンコーダ１２は状態（６）を示す出力（６）をアサートし、その結果ＬＳＩ１００−１はリンクアップを終了し、通常の運用の状態に移行する。
【００４２】
上記リンクアップにおいては各信号の送受信に際して順次ハンドシェイクを行い、全ての送受信が正常に完了するとリンクアップの成功となり、システムの通常の運用の状態になる。
【００４３】
このようにステートマシン論理部６では、ＬＳＩ１００−１の状態および受信する対向するＬＳＩ１００−２の状態を示す情報から次の状態を示すコードを生成し、ＬＳＩ１００−１の状態の遷移の進行を制御する。またこのようなステートマシン論理部６の機能によりリンクアップにおけるＬＳＩ１００−１の状態が順次遷移され、当該状態の遷移に応じて次に対向するＬＳＩ１００−２に送信する情報が選択される。そしてこのようにして対向するＬＳＩ１００−２との間でとハンドシェイクがなされる。
【００４４】
また対向するＬＳＩ１００−２との間のパラメータ交換により、ＭＭＢ２００からパラメータＦＦ２に設定された当該ＬＳＩ１００−２のパラメータと、受信するパラメータとの比較器３による比較が可能となる。すなわち自ＬＳＩ１００−１のパラメータのスペックと対向するＬＳＩ１００−２のパラメータのスペックとの比較が可能となる。当該比較は上記の如く比較器３でなされ、パラメータＦＦ３に格納されたパラメータのスペックは、ハードウェアにより、自動的に低い方のパラメータのスペックに書き換えられる。
【００４５】
ここで例えば図３に示す状態（２）乃至状態（５）の遷移が成功しければリンクアップが完了しない。リンクアップはハードウェアとしてのステートマシン論理部６の機能により、上述の如く、順次状態が遷移されて実行される。上記の如くリンクアップにおける状態の遷移が成功しないような場合、例えばハードウェアとしてのステートマシン論理部６の機能を使用することなく、システム管理者がマニュアルでリンクアップを行うことが考えられる。しかしながら上記の如くシステムが他社製のＬＳＩ１００−２を含むような場合、他社製のＬＳＩ１００−２をマニュアルでリンクアップする方法が不明な場合も考えられる。そのような場合リンクアップを行うことが困難になり、リンクアップが行えないとリンクアップ後に行うデバッグを行うことも困難となる。例えば図５はリンクアップにおいて、状態（３）が完了しない場合を示す。図５の場合、双方間でパラメータ交換準備完了コードが送受信され（ステップＳ１１，Ｓ１２）、対向するＬＳＩ１００−２からパラメータが送信される（ステップＳ１３，Ｓ１４）。しかしながらＬＳＩ１００−１のリンクアップ機能の不具合により、ＬＳＩ１００−１からパラメータの送信がなされない。その結果対向するＬＳＩ１００−２はパラメータ交換の状態を完了することができず、タイムアウトが生じ、リンクアップが完了し得ない。
【００４６】
図６は上記の如くＬＳＩ１００−１のリンクアップ機能の不具合で対向するＬＳＩ１００−２との間でリンクアップが行えない場合に、当該ＬＳＩ１００−１のパラメータをＭＭＢ２００が外部から書き換えることで解決を図る方法を示す。この場合、対向するＬＳＩ１００−２が有するパラメータのスペックを把握できれば当該ＬＳＩ１００−１のパラメータのスペックを、対向するＬＳＩ１００−２のパラメータのスペックに合わせることができる。その結果、双方のＬＳＩ１００−１，１００−２の間でパラメータのスペックを合致させる。そしてマニュアル操作により強制的にＬＳＩ１００−１を運用の状態（すなわち状態（６））に設定し得る。しかしながらこの方法の場合、対向するＬＳＩ１００−２は、相手のＬＳＩ１００−１との間でリンクアップを行うことができない。このような場合に、相手のＬＳＩ１００−１との間で実際にリンクアップを行わなくとも、対向するＬＳＩ１００−２に「リンクアップが完了した」と認識させ、ＬＳＩ１００−２を運用の状態に設定できればよい。しかしながら対向するＬＳＩ１００−２が他社製であり、マニュアルリンクアップの方法が不明の場合、実際にリンクアップを行わずに対向するＬＳＩ１００−２に「リンクアップが完了した」と認識させることが困難な場合がある。
【００４７】
又このようにリンクアップが正常に実施できないような場合にはデバッグを行う必要があり、その目的のため、ＲＡＭ７（フリップフロップとしてもよい）にハードウェアとしてのステートマシン論理部６の動作の履歴を格納する方法がある。しかしながらこの方法の場合、ＲＡＭ７に格納された履歴（すなわちログ）に基づき、ステートマシン論理部６の動作を推測することとなり、推測に時間を有する。又推測によるため実際のステートマシン論理部６の動作を正確に把握し得ない場合も想定される。又この方法の場合、リンクアップの動作の工程の全体の履歴を格納するため、ＲＡＭ７の所要記憶容量が大きくなる。
【００４８】
以下に述べる実施例によれば、上記の如く他社製のＬＳＩをシステムに含めるような場合であっても容易にリンクアップ後の状態を形成することが可能となる。その結果リンクアップ後のデバッグを確実に行い得る。又実施例によれば、リンクアップが正常に行えないような場合にステートマシン論理部６の動作を確実に把握でき、原因としての問題点の把握が容易にできる。その結果問題解決のためのデバッグを容易に行うことができる。又ステートマシン論理部６の動作の全行程の履歴を格納するために容量の大きいＲＡＭ等を設ける必要がなくなる。
【００４９】
実施例の第１の方法につき以下に説明する。実施例の第１の方法では、リンクアップにおけるパラメータ交換時、対向するＬＳＩ１００−２が送信してくるパラメータを、当該ＬＳＩ１００−１は、そのまま対向するＬＳＩ１００−２に送信する（以下「ループバック」とも称する）。当該ループバックの動作により、対向するＬＳＩ１００−２では、当該対向するＬＳＩ１００−２自身が送信したパラメータを受信することとなる。しかしながら当該対向するＬＳＩ１００−２は、当該受信した自分自身のパラメータを、パラメータ交換により得られた、相手のＬＳＩ１００−１が有するパラメータと認識する。したがってこの場合、対向するＬＳＩ１００−２は、自己のパラメータと相手のＬＳＩ１００−１のパラメータとが同一スペックであると認識する。したがって対向するＬＳＩ１００−２は自己のパラメータを書き換えることはしない。その結果、実際にはパラメータの交換を行うことなく、すなわちＬＳＩ１００−１が自己のパラメータを対向するＬＳＩ１００−２に送信することなく、パラメータ交換が実施されたものと対向するＬＳＩ１００−２に認識させることができる。また当該ＬＳＩ１００−１のパラメータのスペックとして、対向するＬＳＩ１００−２のパラメータのスペックを設定する。その結果、双方のＬＳＩ１００−１，１００−２間で、パラメータのスペックが合致する。すなわち各々のＬＳＩ１００−１、１００−２は、元々対向するＬＳＩ１００−２が有していたパラメータのスペックと同一のスペックを有することとなる。
【００５０】
当該実施例の第１の方法を以下により詳細に説明する。図７は実施例の第１の方法および後述する第２の方法を実現するためのＬＳＩ１００の構成を示し、図８は当該ＬＳＩ１００のポート部１５２の構成例を示す。図８に示す実施例のＬＳＩ１００のブロック構成は図１に示す参考例の構成と同様であり、重複する説明を省略する。また図８の構成において、図２とともに上述した参考例のＬＳＩのポート部１５２の構成と同様の部分の説明を省略し、図２の構成との間の相違点を中心に説明する。
【００５１】
実施例の第１の方法を実現するため、対抗するＬＳＩからのパラメータ交換準備完了コード、パラメータ、及び設定完了コードをそのまま対向するＬＳＩに送信（すなわち上記ループバック）するための構成として選択器５７を設ける。当該選択器５７は、送信部１８の出力端子側に設けられ、選択端子５７Ａに印加された信号がアサートされた場合、ＡＮＤ素子５８の出力信号を選択する。したがって選択端子５７Ａに印加された信号がアサートされた場合、ＡＮＤ素子５８および受信部１９を介し、対向するＬＳＩから受信された信号が、そのまま当該対向するＬＳＩに送信（すなわち上記ループバック）される。他方選択端子５７Ａに印加された信号がアサートされない場合、選択器５７は送信部１８の出力信号を選択する。その結果通常通り、送信部１８の出力信号が対向するＬＳＩに送信される。
【００５２】
また実施例のＬＳＩ１００のポート部１５２には上記ＡＮＤ素子５８が設けられる。当該ＡＮＤ素子５８は、ＭＭＢ２００による当該ＬＳＩ１００のパラメータの設定が完了するまで、受信部１９から選択器５７への経路を遮断する。そしてＭＭＢ２００による当該ＬＳＩ１００のパラメータの設定が完了すると受信部１９から選択器５７への経路を開放する。その結果、選択器５７の選択端子５７Ａに印加された信号がアサートされていれば、対向するＬＳＩから受信された信号がそのまま選択器５７を介し当該対向するＬＳＩへ送信（すなわち上記ループバック）される。上記ＡＮＤ素子５８による選択器５７への経路の遮断および開放の操作は、ＭＭＢ２００から外部インタフェースを介してなされる。
【００５３】
すなわち、実施例の第１の方法（「強制リンクアップ」とも称する）によれば、対向するＬＳＩから受信部１９により受信された信号が、ＡＮＤ素子５８および選択器５７を介し、そのまま当該対向するＬＳＩへ送信（すなわち上記ループバック）されるための経路を設ける。その結果、上記の如く、実際にはパラメータ交換が行われなくとも、対向するＬＳＩに、パラメータ交換がなされたと認識させることができる。また当該ＬＳＩ１００のパラメータにつき、外部インタフェースから（すなわちＭＭＢ２００により）、強制的にステートＦＦ１１にコードを書き込むことでＬＳＩ１００の状態が設定される。その結果、実際にはパラメータ交換が行われなくとも、対向するＬＳＩのパラメータと同じスペックのパラメータがＬＳＩ１００のステートＦＦ１１に設定される。当該動作を実行するため、外部インタフェースからアドレスデコード／分配部１を介し、ステートＦＦ１１にコードを書き込むための信号経路６０を設ける。また選択器５６を設け、当該選択器５６により、上記信号経路６０によるステートＦＦ１１の書き込みと通常のステートマシン論理部６によるステートＦＦ１１の書き込みとの何れかが選択される。
【００５４】
更に、ループバックモードＦＦ５１，マニュアルモードＦＦ５２，設定完了ＦＦ５２を設ける。ループバックモードＦＦ５１には、ＭＭＢ２００から外部インタフェースを介し、制御フラグが設定され、当該制御フラグにより、選択器５７の選択端子５７Ａに印加される信号がアサートされ、上記ループバックが実施される。マニュアルモードＦＦ５２には、ＭＭＢ２００から外部インタフェースを介し、制御フラグが設定される。当該制御フラグにより、選択器５６の選択端子５６Ａに印加される信号がアサートされ、ステートＦＦ１１のコードが、通常と異なり、ＭＭＢ２００から外部インタフェースおよび信号経路６０を介して設定される。設定完了ＦＦ５２には、ＭＭＢ２００から外部インタフェースを介し、制御フラグが設定され、当該制御フラグにより、ＡＮＤ素子５８が開放され、上記選択器５７を介した上記ループバックが実行される。
【００５５】
また受信状態保持ＦＦ５５が設けられる。対向するＬＳＩから受信される信号を、外部インタフェースを介しＭＭＢ２００側で把握するためである。
【００５６】
次に当該実施例の第１の方法（すなわち強制リンクアップ）の手順を説明する。以下に示す手順でリンクアップ状態が形成され、当該ＬＳＩと対向するＬＳＩとがそれぞれ運用の状態にされる。この手順によれば、対向するＬＳＩは上記の如くパラメータ交換が通常に実施されたと認識する。その結果、見かけ上通常のリンクアップ（すなわち対向するＬＳＩが有するハードウェアであるステートマシン論理部による自動的なリンクアップ）が完了する。したがって対向するＬＳＩのマニュアルリンクアップは必要なく、対向するＬＳＩが他社製のものでありマニュアルリンクアップの方法が不明であっても何ら問題とならない。
（ｉ）管理者が、当該ＬＳＩ１００と対向するＬＳＩを含むシムテムの電源を投入する。
（ｉｉ）ＭＭＢ２００が外部インタフェースを介し、当該ＬＳＩ１００の内部設定を行う。すなわちＭＭＢ２００から外部インタフェースを介し、対向するＬＳＩと同じスペックのパラメータを設定する。
（ｉｉｉ）対向するＬＳＩからパラメータ交換準備完了コードが受信されても、上記（ｉｉ）の動作が完了するまで、ＡＮＤ素子５８が遮断状態に維持される。上記（ｉｉ）の動作が完了するとＡＮＤ素子５８が開放され、上記対向するＬＳＩから受信されたパラメータ交換準備完了コードがＡＮＤ素子５８および選択器５７を介し、そのまま対向するＬＳＩへ送信（すなわち上記ループバック）される。
（ｉｖ）その後引き続き対向するＬＳＩから受信されるパラメータが、ＡＮＤ素子５８および選択器５７を介し、そのまま対向するＬＳＩへ送信（すなわち上記ループバック）される。
（ｖ）その後引き続き対向するＬＳＩから受信される設定完了コードが、ＡＮＤ素子５８および選択器５７を介し、そのまま対向するＬＳＩへ送信（すなわち上記ループバック）される。その結果対向するＬＳＩは正常に自動モードにてリンクアップを完了し、運用状態に移行する。
【００５７】
又、上記（ｉ）の動作において、当該ＬＳＩ１００においても、ＭＭＢ２００から外部インタフェースを介し、パラメータＦＦ２のパラメータのスペックが対向するＬＳＩのパラメータのスペックと同様のものに設定される。またＭＭＢ２００から外部インタフェースを介し、ステートＦＦ１１に強制的に設定完了コードが設定される。したがって当該ＬＳＩ１００も運用の状態に移行する。その結果当該ＬＳＩ１００と対向するＬＳＩとの間で正常に通信が実施され、通常の運用が開始される。
【００５８】
次に図８，９，１０とともに、当該実施例の第１の方法、すなわち強制リンクアップの動作の流れを説明する。なお図９中、（１）乃至（６）は、図３とともに上記した状態（１）乃至状態（６）をそれぞれ意味する。
【００５９】
まず図１０のステップＳ３１にて、上記ループバックモードＦＦ５１およびマニュアルモードＦＦ５２にそれぞれ制御フラグが設定される。その結果、ステートＦＦ１１のコードの設定は通常と異なり、ステートマシン論理部６ではなく、ＭＭＢ２００から外部インタフェースを介してなされる。しかしながらこの段階では未だ設定完了ＦＦ５３に制御フラグが設定されておらず、ＡＮＤ素子５８は遮断されおり、上記ループバックは抑制されている。この状態でＭＭＢ２００から外部インタフェースを介し内部設定がなされる（図９，ステップＳ１２１）。すなわちＭＭＢ２００から外部インタフェースを介し、パラメータＦＦ２に対向するＬＳＩ１００−２のパラメータと同様のスペックのパラメータが設定される。
【００６０】
上記内部設定の完了後、ＭＭＢ２００から外部インタフェースを介し、設定完了ＦＦ５３に制御フラグが設定され、ＡＮＤ素子５８が開放される。その結果、上記ループバックが開始される（図１０のステップＳ３２，図９のステップＳ１２２）。その結果、対向するＬＳＩ１００−２から送信された信号はそのままＡＮＤ素子５８および選択器５７を介し、対向するＬＳＩ１００−２へと送信される（ステップＳ３３）。すなわち図９において、対向するＬＳＩ１００−２から受信されたパラメータ交換準備完了コードが対向ＬＳＩ１００−２に送信される（ステップＳ２１，Ｓ２２）。そして引き続き、「見かけ上のパラメータ交換」がなされる（ステップＳ２３，Ｓ２４，Ｓ２５，Ｓ２６）。この「見かけ上のパラメータ交換」とは、実際には上記の如く、対向するＬＳＩ１００−２から送信されたパラメータが、そのままＬＳＩ１００−１を経由して対向するＬＳＩ１００−２へ戻るという動作を指す。すなわち対向するＬＳＩ１００−２にとっての見かけ上のパラメータ交換である。
【００６１】
ステップＳ３３により、全てのパラメータが対向するＬＳＩ１００−２から送信され上記ループバックによりＬＳＩ１００−１を経由して対向するＬＳＩ１００−２へ戻される「見かけ上のパラメータ交換」が完了すると、ステップＳ３４に移行する。ステップＳ３４では、上記見かけ上のパラメータ交換の完了により対向するＬＳＩ１００−２はパラメータ交換が完了したと判断し、設定完了コードを送信する（図９中、ステップＳ２７）。当該設定完了コードは受信状態保持ＦＦ５５からポーリングにより、外部インタフェースを介しＭＭＢ２００により取得される（ステップＳ１２３）。当該設定完了コードは又、上記ループバックによりＬＳＩ１００−１に送信される（ステップＳ２８）。
【００６２】
ステップＳ３５にて、ＭＭＢ２００は外部インタフェースおよび選択器５６を介し、ステートＦＦ１１に設定完了コードを設定する。その結果ＬＳＩ１００−１は運用の状態（６）に遷移する（ステップＳ１２４）。
【００６３】
最後にステップＳ３６にて、管理者はＭＭＢ２００から外部インタフェースを介し、ステップＳ３１にてループバックモードＦＦ５１及びマニュアルモードＦＦ５２にそれぞれ設定した制御フラグを消去する。その結果、選択器５７は送信部１８の出力を選択し、選択器５６はステートマシン論理部６からの出力を選択するようになり、通常の状態となる（ステップＳ１２５）。
【００６４】
上記実施例の第１の方法（すなわち強制リンクアップ）により、以下の効果が期待できる。すなわち、他社製のＬＳＩ１００−２のマニュアルリンクアップ方法が不明な場合であってもリンクアップ完了の状態を形成でき。その後のデバッグ作業を行うことが可能となる。また上記実施例の第１の方法では、リンクアップ完了の状態を形成する際、自社製のＬＳＩ１００−１の操作のみ行なえばよい。このため、当該方法を実現するために要される、ＭＭＢ２００におけるプログラム作成、修正等が容易に行える。又当該方法によれば他社製のＬＳＩ１００−２は通常の手順で運用の状態にすることが可能なため、他社製のＬＳ１００−２において不具合が生ずるリスクを低減することが可能である。
【００６５】
次に図１１、１２とともに、実施例の第２の方法（「簡易ステップ」とも称する）について説明する。
【００６６】
上記の如く、自社製のＬＳＩ１００−１と他社製のＬＳＩ１００−２とが相互に接続されるシステムにおいて、自社製のＬＳＩ１００−１のリンクアップ機能に不具合が生じた場合を想定する。この場合、自社製のＬＳＩ１００−１のデバッグを容易にするため、上記簡易ステップを実施することができる。前記強制リンクアップとは別に簡易ステップを行うことで、容易にデバッグを行い、障害の早期原因究明を行うことが可能となる。
【００６７】
ここで上記の如くステートマシン論理部６はハードウェアであるため、ステートマシン論理部６は上記したＬＳＩ１００−１の状態を順次遷移させる動作を自動的に実行する。実施例１の第２の方法では、ＭＭＢ２００を使用して外部インタフェースを介し、管理者がマニュアルでステートマシン論理部６による状態に遷移の進行を管理する。上記選択部５６，選択端子５６Ａおよび信号経路６０により、ＭＭＢ２００を使用して外部インタフェースを介し、管理者がマニュアルでステートマシン論理部６による状態に遷移の進行を管理することができる。ここで当該簡易ステップの場合、管理者によりＭＭＢ２００を使用して外部インタフェースを介し図４に示されるステートマシン論理部６の保持ＦＦ（ｃ）の保持内容を書き換え可能とする構成も設けられる。その結果、管理者は、パラメータ交換において、個々のパラメータの送信タイミングを管理することができる。
【００６８】
実施例の第２の方法では更に、対向するＬＳＩ１００−２から受信する、対向するＬＳＩ１００−２の状態を示すコードを監視するため、図７に示される、上記受信状態保持ＦＦ５５を設ける。ここで通常動作時、すなわちマニュアルモードＦＦ５２に制御フラグが設定されない状態では、ステートマシン論理部６が、状態を示すコードをステートＦＦ１１に書き込む。従って、図１に示される如く、ステートＦＦ１１を読み出すことで、ステートマシン論理部６の動作を把握できる。しかしながら当該簡易ステップの場合、マニュアルモードＦＦ５２に制御フラグが設定され、選択器５６は信号経路６０の方を選択する。したがってステートＦＦ１１のコードはステートマシン論理部６ではなく、ＭＭＢ２００から外部インタフェースを介して設定される。従ってこの場合、特にステートマシン論理部６の動作を監視するため、ステートマシン論理部６からステートＦＦ１１への出力を保持するハード動作状態保持ＦＦ５４を設ける。その結果、受信状態保持ＦＦ５５からポーリングにより、ＭＭＢ２００が外部インタフェースを介し対向するＬＳＩ１００−２の状態を監視し得る。同様にハード動作状態保持ＦＦ５４からポーリングにより、ＭＭＢ２００が外部インタフェースを介し、ステートマシン論理部６の動作を監視し得る。したがってデバッグのための情報を効果的に収集できる。
【００６９】
なお当該簡易ステップの場合、上記の如く、ＭＭＢ２００から外部インタフェースを介しステートＦＦ１１内のコードを設定し、ステートマシン論理部６内の保持ＦＦ（ｃ）内のコードを設定することにより、ＬＳＩ１００−１の状態の遷移を管理者が管理する。この場合更に、対向するＬＳＩ１００−２のタイマー監視機能等を無効化しておく必要がある。対向するＬＳＩ１００−２のタイマー監視機能等を無効化しておかないと以下に述べる不具合が生ずると考えられる。すなわち、上記の如く、ＬＳＩ１００−１の状態の遷移が管理者により管理された結果としてＬＳＩ１００−１の状態の遷移が遅延した場合、遅延した状態が対向するＬＳＩ１００−２へ通知される。その結果対向するＬＳＩ１００−２では相手のＬＳＩ１００−１から状態を示すコードが所定に時間内に受信されず、タイマー監視機能等によりタイムアウトが生ずることが想定される。
【００７０】
なお上記の如く当該ＬＳＩ１００−１のリンクアップ機能の不具合を解決するためのデバッグを行う場合、対向するＬＳＩ１００−２として、他社製のＬＳＩを接続する代わりに、他の自社製のＬＳＩを接続して行うことも可能である。対向するＬＳＩ１００−２として、他の自社製のＬＳＩを接続して行うことにより、上記の如くタイマー監視機能等を無効化する操作が容易に実行できる。
【００７１】
図１１，１２とともに、当該簡易ステップの動作の流れを説明する。図１２のステップＳ７１にて、管理者はＭＭＢ２００から外部インタフェースを介し、マニュアルモードＦＦ５２に制御フラグを設定する。その結果選択部５６は信号経路６０の方を選択する。その状態で管理者はＭＭＢ２００から外部インタフェースを介し、対向するＬＳＩ１００−２のパラメータのスペックと同様のスペックのパラメータをパラメータＦＦ２に設定する（図１１中、ステップＳ４１）。
【００７２】
次にステップＳ７２にて、管理者はＭＭＢ２００から外部インタフェースおよび受信状態保持ＦＦ５５を介し、対向するＬＳＩ１００−２から受信される、対向するＬＳＩ１００−２の状態を示すコードを取得する。そして対向するＬＳＩ１００−２が送信し、ＬＳＩ１００−１が受信する、パラメータ交換準備完了コードを取得する（図１１中、ステップＳ６１，Ｓ４２）。
【００７３】
次にステップＳ７３にて、管理者はＭＭＢ２００から外部インタフェースを介し、ステートＦＦ１１にパラメータ交換準備完了の状態（２）を設定する（図１１中、ステップＳ４３）。これを受け、エンコーダ１２はパラメータ交換準備完了コードを対向するＬＳＩに対し出力するための信号を生成する（図１１中、ステップＳ６２）。
【００７４】
次にステップＳ７４にて、管理者は、ＭＭＢ２００から外部インタフェースおよび受信状態保持ＦＦ５５を介し、対向するＬＳＩ１００−２から受信される、対向するＬＳＩ１００−２のパラメータ１を取得する（図１１中、ステップＳ６３，Ｓ４４）。ここでパラメータ１とは１番目のパラメータを示す（以下同様）。これに応じ管理者は、ＭＭＢ２００から外部インタフェースを介し、ステートＦＦ１１にパラメータ交換状態（３）を示すコード設定する。ステートＦＦ１１に書き込まれた上記コードがエンコーダ１２に読み取られ、エンコーダ１２はパラメータＦＦ２からパラメータ１を取り出して送信するための信号を生成する。生成された信号に応じ、該当するＡＮＤ素子１４により、上記パラメータ１が対向するＬＳＩ１００−２へ送信される（ステップＳ６４）。
【００７５】
同様の手順にて、管理者は、ＭＭＢ２００から外部インタフェースおよび受信状態保持ＦＦ５５を介し、対向するＬＳＩ１００−２から受信される、対向するＬＳＩ１００−２のパラメータｘを取得する（図１１中、ステップＳ６５，Ｓ４６）。これに応じ管理者は、ＭＭＢ２００から外部インタフェースを介し、ステートマシン論理部６内の保持ＦＦ（ｃ）に対し、送信済みのパラメータの数がｘ−１であることを示す情報を書き込む（ステップＳ４５）。保持ＦＦ（ｃ）に書き込まれた送信済みのパラメータの数がｘ−１であることを示す情報がエンコーダ１２に読み取られ、エンコーダ１２はパラメータＦＦ２からパラメータｘを取り出して送信するための信号を生成する。生成された信号に応じ、該当するＡＮＤ素子１４により、上記パラメータｘが対向するＬＳＩ１００−２へ送信される（ステップＳ６６）。
【００７６】
このようにして所定数のパラメータの交換が終了すると、管理者は、ＭＭＢ２００から外部インタフェースおよび受信状態保持ＦＦ５５を介し、ステートＦＦ１１にパラメータ自動設定状態（４）を設定する（ステップＳ４８）。当該自動設定状態がエンコーダ１２に読み取られ、エンコーダ１２は内部自動設定動作を起動する。内部自動設定動作とは上記の如く、比較器３が自ＬＳＩと対向するＬＳＩの双方のパラメータのスペックを比較し、必要に応じパラメータＦＦ２に設定された自ＬＳＩのパラメータのスペックを書き換える動作である。
【００７７】
次に管理者はＭＭＢ２００から外部インタフェースおよび受信状態保持ＦＦ５５を介し、対向するＬＳＩ１００−２が送信し、ＬＳＩ１００−１が受信する、設定完了コードを取得する（図１１中、ステップＳ６７，Ｓ４９）。そして管理者は、ＭＭＢ２００から外部インタフェースおよび受信状態保持ＦＦ５５を介し、ステートＦＦ１１に設定完了状態（５）を示すコードを設定する（ステップＳ５０）。当該コードがエンコーダ１２に読み取られ、エンコーダ１２は設定完了コードを送信するための信号を生成する。生成された信号に応じ、該当するＡＮＤ素子１５により、設定完了コードが対向するＬＳＩ１００−２へ送信される（ステップＳ６８）。そして管理者はＭＭＢ２００から外部インタフェースを介し、ステートＦＦ１１にリンクアップ完了状態（すなわち運用の状態）を示すコードを設定する（ステップＳ５１）。
【００７８】
最後にステップＳ７５にて、管理者はＭＭＢ２００から外部インタフェースを介し、ステップＳ７１にてマニュアルモードＦＦ５２に設定した制御フラグを消去する。その結果、選択器５６はステートマシン論理部６からの出力を選択するようになり、通常の状態となる。
【００７９】
なお上記簡易ステップの各ステップにおいて、ハードウェアであるステートマシン論理部６は、管理者により外部インタフェースを介してステートＦＦ１１に設定されたコードに応じ、状態を遷移させるための動作を自動的に実行する。上記状態を遷移させるための動作とは、本来ステートＦＦ１１に次の状態を示すコードを書き込むための動作である。簡易ステップにおいては選択部５６がステートマシン論理部６の出力の代わりに信号経路６０を選択する。そのため、実際には上記状態を遷移させるための動作によってステートＦＦ１１に次の状態を示すコードは書き込まれない。代わりに当該コードはハード動作状態保持ＦＦ５４、更にＭＭＢ２００から外部インタフェースを介して管理者により取得される。具体的には、ＭＭＢ２００から外部インタフェースを介しハード動作状態保持ＦＦ５４からポーリングにより、ハード動作状態保持ＦＦ５４の書き込まれたコードが取得される。当該取得されたコードを参照することにより、管理者はステートマシン論理部６の動作を把握し、デバッグのためのデータとして使用することができる。
【００８０】
例えば、本来状態（１）、状態（２）、状態（３）の順で遷移するようにステートマシン論理部６が動作するはずである。これに対し上記簡易ステップにおいてハード動作状態保持ＦＦ５４から取得されるコードを参照したところ、状態（１）、状態（２）、状態（４）の順で遷移するようにステートマシン論理部６が動作したことが判明した場合を想定する。当該想定の場合、ステートマシン論理部６中、状態（２）から状態（３）へ遷移させる論理回路部分に障害が含まれると判断できる。
【００８１】
上記実施例の第２の方法によれば以下の効果が期待できる。すなわち簡易ステップではステートマシン論理部６による状態の遷移の進行を外部インタフェースを介しＭＭＢ２００から操作可能なため状態監視が容易になり、不具合の原因早期究明が可能となる。またリンクアップ工程全体の履歴を格納するためのＲＡＭ等が必要ないため、所要の資源を削減でき、コスト低減が可能となる。
【００８２】
次に他の実施例として、上記実施例の第１の方法および第２の方法を適用可能な情報処理システムについて説明する。図１３は他の実施例による情報処理システム５００の構成を示すブロック図である。図１３の情報処理システム５００は、各々が上記自社製のＬＳＩ１００−１と同様の構成を有する４個のＬＳＩ１００−１および各々が上記他社製のＬＳＩ１００−２と同様の構成を有する８個のＬＳＩ１００−１を有する。上記４個のＬＳＩ１００−１および８個のＬＳＩ１００−２は図１３に示す如く、隣接するＬＳＩ同士が相互に信号の送受信が可能なように接続されネットワークを形成している。上記計１２個のＬＳＩ１００−１，１００−２の各々は個々にＭＭＢ２００により制御される。
【００８３】
図１３に示す情報処理システム５００中、自社製のＬＳＩ１００−１間については、予め上記実施例の第２の方法、すなわち簡易ステップによって運用の状態にすることができる。すなわち対向する双方のＬＳＩ１００−１の各々のステートＦＦ１１に対し、外部インタフェースを介しＭＭＢ２００から状態を示すコードを書き込む。その結果対向する双方のＬＳＩ１００−１の各々にリンクアップ状態を形成し、強制的に運用の状態にすることができる。当該方法を採用することにより、当該情報処理システムの電源投入時に行われるはずであったリンクアップ動作が不要となり、電源投入時の手順、すなわちパワーオンシーケンスに要される時間の短縮が可能となる。
【００８４】
図１４は上述のＭＭＢ２００のハードウェア構成例を示すブロック図である。図１４に示すごとく、同ＭＭＢ２００はコンピュータの構成を有し、与えられたプログラムに含まれる命令を実行することによって様々な動作を実行するためのＣＰＵ２０１を有する。ＭＭＢ２００は更に、操作部２０２と、ＲＯＭ、ＲＡＭ等よりなりＣＰＵ２０１が実行するプログラム、データ等を記憶したり作業領域として使用されるメモリ５０４と，プログラム、データ等を格納するハードディスク装置２０５とを有する。ＭＭＢ２００は更に、ＣＤ−ＲＯＭ２０７を媒介として外部からプログラムをロードしたりデータをロードするためのＣＤ−ＲＯＭドライブ２０６を有する。ＭＭＢ２００は更に、インターネット、ＬＡＮ等の通信網２０９を介して外部サーバ等からプログラムをダウンロード等するためのモデム２０８を有する。
【００８５】
当該構成のＭＭＢ２００では、メモリ２００のＲＯＭに上記実施例の第１の方法、すなわち強制リンクアップを実行するためのプログラムが記述される。あるいはＣＤ−ＲＯＭ２０７を媒介として、もしくは通信ネットワーク２０９を媒介として、上記強制リンクアップを実行するためのプログラムをロードあるいはダウンロードする。そしてこれをハードディスク装置２０５にインストールし、適宜メモリ２０４にロードする。そして当該強制リンクアップを実行するためのプログラムをＣＰＵ２０１が実行することにより上記実施例の第１の方法，すなわち強制リンクアップが、ＭＭＢ２００から外部インタフェースを介し、制御対象のＬＳＩについて自動的に実施され得る。
【００８６】
以上の実施例を含む実施の形態に関し、更に以下の付記を開示する。
（付記１）
パラメータ交換によりパラメータを比較し合い両者間でパラメータのスペックを揃えるリンクアップの機能を各々が有する第１および第２の情報処理装置にリンクアップが完了した状態を形成するためのリンクアップ状態形成方法であって、
第１の情報処理装置が有するパラメータのスペックを第２の情報処理装置が有するパラメータのスペックに合致させるように第１の情報処理装置に外部からパラメータを設定する段階と、
第２の情報処理装置にパラメータ交換が実施されたものと認識させる態様で、第１の情報処理装置が第２の情報処理装置から受信した信号を第２の情報処理装置に送信する段階とを有するリンクアップ状態形成方法。
（付記２）
第１の情報処理装置が有するパラメータのスペックを第２の情報処理装置が有するパラメータのスペックに合致させるように第１の情報処理装置に外部からパラメータを設定する段階と、
第１の情報処理装置が、第２の情報処理装置から送信されたパラメータ交換準備完了を通知する信号を受信し、前記第１の情報処理装置に外部からパラメータを設定する段階が完了した後に、当該パラメータ交換準備完了を通知する信号を第２の情報処理装置に送信する段階と、
第２の情報処理装置が、前記第１の情報処理装置から送信されたパラメータ交換準備完了を通知する信号を受信すると、第１の情報処理装置に対し、パラメータを送信する段階と、
第１の情報処理装置が、第２の情報処理装置から送信された前記パラメータを受信すると、当該パラメータを第２の情報処理装置に送信する段階と、
第２の情報処理装置が、第１の情報処理装置から送信された所定数のパラメータを受信した後、第１の情報処理装置に対し、第２の情報処理装置においてパラメータの設定が完了したことを通知する信号を送信する段階と、
第１の情報処理装置が、第２の情報処理装置から前記第２の情報処理装置においてパラメータの設定が完了したことを通知する信号を受信すると、第２の情報処理装置に対し、当該パラメータの設定が完了したことを通知する信号を送信する段階とを有する、付記１に記載のリンクアップ状態形成方法。
（付記３）
第１および第２の情報処理装置の各々は、前記パラメータ交換準備完了を通知する信号を生成する、パラメータ交換準備完了の状態を示す情報、前記パラメータを送信する、パラメータの送信の状態を示す情報、および前記パラメータの設定の完了を通知する信号を生成する、パラメータの設定の完了の状態を示す情報をそれぞれ設定するステートマシン論理部を有し、前記パラメータ交換準備完了の状態を示す情報、前記パラメータの送信の状態を示す情報、および前記パラメータの設定の完了の状態を示す情報をそれぞれ外部から設定する段階を更に有する付記２に記載のリンクアップ状態形成方法。
（付記４）
パラメータ交換によりパラメータを比較し合い両者間でパラメータのスペックを揃えるリンクアップの機能を各々が有する第１および第２の情報処理装置にリンクアップが完了した状態を形成するリンクアップ状態形成方法であって、第１および第２の情報処理装置の各々は前記リンクアップの機能を実現するために第１および第２の情報処理装置の状態を遷移させるステートマシン論理部を有し、
第１の情報処理装置が有するパラメータのスペックを第２の情報処理装置が有するパラメータのスペックに合致させるように第１の情報処理装置に外部からパラメータを設定する段階と、
第１の情報処理装置のステートマシン論理部の動作を外部から制御する段階と、
前記第１の情報処理装置のステートマシン論理部の動作を外部から制御する段階により第１の情報処理装置のステートマシン論理部の動作を外部から制御しながら、第１の情報処理装置のステートマシン論理部の動作を監視する段階とを有するリンクアップ状態形成方法。
（付記５）
前記第１および第２の情報処理装置は、それぞれが有するステートマシン論理部の各々が設定する状態を相互に通知し合う機能を有し、
第１の情報処理装置のステートマシン論理部が設定する状態を外部から監視する段階と、
第２の情報処理装置のステートマシン論理部により設定され第１の情報処理装置に通知された第２の情報処理装置の状態を外部から監視する段階と、
当該第２の情報処理装置の状態に対応する状態を外部から第１の情報処理装置に設定する段階と、
当該外部から設定された第１の情報処理装置の状態を第２の情報処理装置に通知する段階と、
前記第１の情報処理装置に外部からパラメータを設定する段階により第１の情報処理装置に設定されたパラメータを第２の情報処理装置に送信する段階とを更に有する付記４に記載のリンクアップ状態形成方法。
（付記６）
対向する情報処理装置との間でパラメータ交換を行い、前記対向する情報処理装置との間でパラメータを比較し、前記対向する情報処理装置との間でパラメータのスペックを揃える比較器と、
対向する情報処理装置にパラメータ交換が実施されたものと認識させる態様で前記対向する情報処理装置から受信した信号を前記対向する情報処理装置に送信するための経路を形成するための手段とを有する情報処理装置。
（付記７）
対向する情報処理装置に対し自己のパラメータを送信するために当該自己のパラメータを設定するための記憶装置と、
対向する情報処理装置から送信されたパラメータ交換準備完了を通知する信号を、当該対向する情報処理装置に送信するための経路を形成するための手段と、
対向する情報処理装置から送信されたパラメータを、当該対向する情報処理装置に送信するための経路を形成するための手段と、
対向する情報処理装置から送信された、当該対向する情報処理装置においてパラメータの設定が完了したことを通知する信号を、当該対向する情報処理装置に送信するための経路を形成するための手段とを有する付記６に記載の情報処理装置。
（付記８）
更に、前記パラメータ交換準備完了を通知する信号を生成する、パラメータ交換準備完了の状態を示す情報、前記パラメータを送信する、パラメータの送信の状態を示す情報、および前記パラメータの設定の完了を通知する信号を生成する、パラメータの設定の完了の状態を示す情報をそれぞれ設定するステートマシン論理部を有する付記７に記載の情報処理装置。
（付記９）
パラメータ交換によりパラメータを比較し合い対向する情報処理装置との間でパラメータのスペックを揃えるリンクアップの機能を有する情報処理装置であって、
前記リンクアップの機能を実現するために当該情報処理装置の状態を順次遷移させるためのステートマシン論理部と、
前記ステートマシン論理部の動作を外部から制御するための信号の経路を形成するための手段と、
前記ステートマシン論理部の動作を監視するための信号の経路を形成するための手段とを有する情報処理装置。
（付記１０）
前記ステートマシン論理部が設定する状態を対向する情報処理装置に通知するための手段と、
前記ステートマシン論理部が設定する状態を外部から監視するための信号の経路を形成するための手段と、
対向する情報処理装置から送信され当該情報処理装置で受信された、前記対向する情報処理装置のステートマシン論理部が設定した状態を外部から監視するための信号の経路を形成するための手段と、
前記対向する情報処理装置のステートマシン論理部が設定した状態に対応する状態を外部から当該情報処理装置に設定するための信号の経路を形成するための手段と、
当該外部から設定された状態を対向する情報処理装置に通知するための手段と、
外部から当該情報処理装置に設定されたパラメータを対向する情報処理装置に送信するための手段とを更に有する付記９に記載の情報処理装置。
（付記１１）
パラメータ交換によりパラメータを比較し合い両者間でパラメータのスペックを揃えるリンクアップの機能を各々が有する第１および第２の情報処理装置にリンクアップが完了した状態を形成するためのリンクアップ状態形成方法を、前記第１および第２の情報処理装置を含むシステムを制御するコンピュータに実行させるためのリンクアップ状態形成プログラムであって、
第１の情報処理装置が有するパラメータのスペックを第２の情報処理装置が有するパラメータのスペックに合致させるように第１の情報処理装置に外部からパラメータを設定する段階と、
パラメータ交換が実施されたものと第２の情報処理装置に認識させる態様で、第１の情報処理装置が第２の情報処理装置から受信した信号を第２の情報処理装置に送信するための信号の経路を形成する段階とをコンピュータに実行させるためのリンクアップ状態形成プログラム。
（付記１２）
第１の情報処理装置が有するパラメータのスペックを第２の情報処理装置が有するパラメータのスペックに合致させるように第１の情報処理装置に外部からパラメータを設定する段階と、
第１の情報処理装置が、第２の情報処理装置から送信されたパラメータ交換準備完了を通知する信号を受信し、前記第１の情報処理装置に外部からパラメータを設定する段階が完了した後に、当該パラメータ交換準備完了を通知する信号を第２の情報処理装置に送信するための信号の経路を形成する段階と、
第１の情報処理装置が第２の情報処理装置から送信されたパラメータを第２の情報処理装置に送信するための信号の経路を形成する段階と、
第２の情報処理装置から送信された、第２の情報処理装置においてパラメータの設定が完了したことを通知する信号を、第１の情報処理装置が第２の情報処理装置に送信するための信号の経路を形成する段階とをコンピュータに実行させるための、付記１１に記載のリンクアップ状態形成プログラム。
（付記１３）
第１および第２の情報処理装置の各々は、前記パラメータ交換準備完了を通知する信号を生成する、パラメータ交換準備完了の状態を示す情報、前記パラメータを送信する、パラメータの送信の状態を示す情報、および前記パラメータの設定の完了を通知する信号を生成する、パラメータの設定の完了の状態を示す情報をそれぞれ設定するステートマシン論理部を有し、前記パラメータ交換準備完了の状態を示す情報、前記パラメータの送信の状態を示す情報、および前記パラメータの設定の完了の状態を示す情報をそれぞれ外部から設定する段階をコンピュータに実行させるための、付記１２に記載のリンクアップ状態形成プログラム。
【符号の説明】
【００８７】
２  パラメータＦＦ
３  比較器
６  ステートマシン論理部
１１  ステートＦＦ
５１  ループバックモードＦＦ
５２  マニュアルモードＦＦ
５３  設定完了ＦＦ
５４  ハードウェア状態保持ＦＦ
５５  受信状態保持ＦＦ
５６，５７  選択器
５８  ＡＮＤ素子
６０  信号経路
１００、１００−１，１００−２  ＬＳＩ
２００  ＭＭＢ
【図１】
2010204940.tif 000003
【図２】
2010204940.tif 000004
【図３】
2010204940.tif 000005
【図４】
2010204940.tif 000006
【図５】
2010204940.tif 000007
【図６】
2010204940.tif 000008
【図７】
2010204940.tif 000009
【図８】
2010204940.tif 000010
【図９】
2010204940.tif 000011
【図１０】
2010204940.tif 000012
【図１１】
2010204940.tif 000013
【図１２】
2010204940.tif 000014
【図１３】
2010204940.tif 000015
【図１４】
2010204940.tif 000016