(57)【要約】【課題】本発明は、裏面側のアキュミュレーション層に蓄積される信号電荷として用いない電荷によるポテンシャル勾配の変化を抑制した裏面照射型固体撮像素子及びこの裏面照射型固体撮像素子を備えた電子機器モジュール、カメラモジュールを提供するものである。【解決手段】本発明に係る裏面照射型固体撮像素子１は、半導体基板の表面側に各画素の光電変換部における電荷蓄積領域及び信号電荷の読出し動作を行う素子が形成され、半導体基板の裏面側の光照射面に光電変換部と異なる導電型のアキュミュレーション層が形成され、光電変換部において発生した電子・正孔対のうち、信号電荷として用いない電荷を、アキュミュレーション層を通じて裏面側から表面側に導き、画素の光電変換部以外の領域より引き抜く電荷引き抜き領域３０を有する。【選択図】図２
2010028132.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面側に各画素の光電変換部における電荷蓄積領域及び信号電荷の読出し動作を行う素子が形成され、
前記半導体基板の裏面側の光照射面に前記光電変換部と異なる導電型のアキュミュレーション層が形成され、
前記光電変換部において発生した電子・正孔対のうち、信号電荷として用いない電荷を、前記アキュミュレーション層を通じて前記裏面側から前記表面側に導き、前記画素の光電変換部以外の領域より引き抜く電荷引き抜き領域を有し、
前記電荷引き抜き領域は前記光電変換部と異なる導電型の画素分離領域に、前記画素分離領域と同導電型でかつ画素分離領域よりも高濃度の不純物領域で形成され、
前記電荷引き抜き領域は、前記基板表面側に形成されたコンタクト部に接続されている
裏面照射型固体撮像素子。
【請求項２】
前記電荷引き抜き領域が、前記アキュミュレーション層に接して形成される
請求項１記載の裏面照射型固体撮像素子。
【請求項３】
半導体基板の表面側に各画素の光電変換部における電荷蓄積領域及び信号電荷の読出し動作を行う素子が形成され、
前記半導体基板の裏面側の光照射面に前記光電変換部と異なる導電型のアキュミュレーション層が形成され、
前記アキュミュレーション層が前記画素が集積された撮像領域の周辺まで形成され、
前記光電変換部において発生した電子・正孔対のうち、信号電荷として用いない電荷を、前記アキュミュレーション層を通じて前記裏面側から前記表面側に導き、前記撮像領域外の領域より引き抜く電荷引き抜き領域を有し、
前記電荷引き抜き領域は前記光電変換部と異なる導電型のフィールド領域に、前記フィールド領域と同導電型でかつフィールド領域よりも高濃度の不純物領域で形成され、
前記電荷引き抜き領域は、前記基板表面側に形成されたコンタクト部に接続されている
裏面照射型固体撮像素子。
【請求項４】
前記電荷引き抜き領域が、前記アキュミュレーション層に接して形成される
請求項３記載の裏面照射型固体撮像素子。
【請求項５】
半導体基板の表面側に各画素の光電変換部における電荷蓄積領域及び信号電荷の読出し動作を行う素子が形成され、
前記半導体基板の裏面側の光照射面に前記光電変換部と異なる導電型のアキュミュレーション層が形成され、
前記アキュミュレーション層が前記画素が集積された撮像領域の周辺まで形成され、
前記光電変換部において発生した電子・正孔対のうち、信号電荷として用いない電荷を、前記アキュミュレーション層を通じて前記裏面側から前記表面側へ導き、前記画素の光電変換部以外の領域と前記撮像領域外の領域より引き抜く電荷引き抜き領域を有し、
前記電荷引き抜き領域が、前記光電変換部と異なる導電型の画素分離領域と前記撮像領域周辺のフィールド領域に形成され、
前記電荷引き抜き領域が、前記画素分離領域及びフィールド領域と同導電型でかつ画素分離領域及びフィールド領域より高濃度の不純物領域で形成され、
前記電荷引き抜き領域は、前記基板表面側に形成されたコンタクト部に接続されている
裏面照射型固体撮像素子。
【請求項６】
前記電荷引き抜き領域が、前記アキュミュレーション層に接して形成される
請求項５記載の裏面照射型固体撮像素子。
【請求項７】
裏面照射型固体撮像素子、光学レンズ系及び信号処理手段を備えた電子機器モジュールであって、
前記裏面照射型固体撮像素子は、
半導体基板の表面側に各画素の光電変換部における電荷蓄積領域及び信号電荷の読出し動作を行う素子が形成され、
前記半導体基板の裏面側の光照射面に前記光電変換部と異なる導電型のアキュミュレーション層が形成され、
前記光電変換部において発生した電子・正孔対のうち、信号電荷として用いない電荷を、前記アキュミュレーション層を通じて前記裏面側から前記表面側に導き、前記画素の光電変換部以外の領域より電荷引き抜き領域を有し、
前記電荷引き抜き領域は前記光電変換部と異なる導電型の画素分離領域に、前記画素分離領域と同導電型でかつ画素分離領域よりも高濃度の不純物領域で形成され、
前記電荷引き抜き領域は、前記基板表面側に形成されたコンタクト部に接続されている
電子機器モジュール。
【請求項８】
前記裏面照射型固体撮像素子の前記電荷引き抜き領域が、前記アキュミュレーション層に接して形成される
請求項７記載の電子機器モジュール。
【請求項９】
裏面照射型固体撮像素子、光学レンズ系及び信号処理手段を備えた電子機器モジュールであって、
前記裏面照射型固体撮像素子は、
半導体基板の表面側に各画素の光電変換部における電荷蓄積領域及び信号電荷の読出し動作を行う素子が形成され、
前記半導体基板の裏面側の光照射面に前記光電変換部と異なる導電型のアキュミュレーション層が形成され、
前記アキュミュレーション層が前記画素が集積された撮像領域の周辺まで形成され、
前記光電変換部において発生した電子・正孔対のうち、信号電荷として用いない電荷を、前記アキュミュレーション層を通じて前記裏面側から前記表面側に導き、前記撮像領域外の領域より引き抜く電荷引き抜き領域を有し、
前記電荷引き抜き領域は前記光電変換部と異なる導電型のフィールド領域に、前記フィールド領域と同導電型でかつフィールド領域よりも高濃度の不純物領域で形成され、
前記電荷引き抜き領域は、前記基板表面側に形成されたコンタクト部に接続されている
電子機器モジュール。
【請求項１０】
前記裏面照射型固体撮像素子の前記電荷引き抜き領域が、前記アキュミュレーション層に接して形成される
請求項９記載の電子機器モジュール。
【請求項１１】
裏面照射型固体撮像素子、光学レンズ系及び信号処理手段を備えた電子機器モジュールであって、
前記裏面照射型固体撮像素子は、
半導体基板の表面側に、各画素の光電変換部における電荷蓄積領域及び信号電荷の読出し動作を行う素子が形成され、
前記半導体基板の裏面側の光照射面に前記光電変換部と異なる導電型のアキュミュレーション層が形成され、
前記アキュミュレーション層が前記画素が集積された撮像領域の周辺まで形成され、
前記光電変換部において発生した電子・正孔対のうち、信号電荷として用いない電荷を、前記アキュミュレーション層を通じて前記裏面側から前記表面側へ導き、前記画素の光電変換部以外の領域と前記撮像領域外の領域より引き抜く電荷引き抜き領域を有し、
前記電荷引き抜き領域が、前記光電変換部と異なる導電型の画素分離領域と前記撮像領域周辺のフィールド領域に形成され、
前記電荷引き抜き領域が、前記画素分離領域及びフィールド領域と同導電型でかつ画素分離領域及びフィールド領域より高濃度の不純物領域で形成され、
前記電荷引き抜き領域は、前記基板表面側に形成されたコンタクト部に接続されている
電子機器モジュール。
【請求項１２】
前記裏面照射型固体撮像素子の電荷引き抜き領域が、前記アキュミュレーション層に接して形成される
請求項１１記載の電子機器モジュール。
【請求項１３】
裏面照射型固体撮像素子、光学レンズ系を備えたカメラモジュールであって、
前記裏面照射型固体撮像素子は、
半導体基板の表面側に各画素の光電変換部における電荷蓄積領域及び信号電荷の読出し動作を行う素子が形成され、
前記半導体基板の裏面側の光照射面に前記光電変換部と異なる導電型のアキュミュレーション層が形成され、
前記光電変換部において発生した電子・正孔対のうち、信号電荷として用いない電荷を、前記アキュミュレーション層を通じて前記裏面側から前記表面側に導き、前記画素の光電変換部以外の領域より引き抜く電荷引き抜き領域を有し、
前記電荷引き抜き領域は前記光電変換部と異なる導電型の画素分離領域に、前記画素分離領域と同導電型でかつ画素分離領域よりも高濃度の不純物領域で形成され、
前記電荷引き抜き領域は、前記基板表面側に形成されたコンタクト部に接続されている
カメラモジュール。
【請求項１４】
前記裏面照射型固体撮像素子の前記電荷引き抜き領域が、前記アキュミュレーション層に接して形成される
請求項１３記載のカメラモジュール。
【請求項１５】
裏面照射型固体撮像素子、光学レンズ系を備えたカメラモジュールであって、
前記裏面照射型固体撮像素子は、
半導体基板の表面側に各画素の光電変換部における電荷蓄積領域及び信号電荷の読出し動作を行う素子が形成され、
前記半導体基板の裏面側の光照射面に前記光電変換部と異なる導電型のアキュミュレーション層が形成され、
前記アキュミュレーション層が前記画素が集積された撮像領域の周辺まで形成され、
前記光電変換部において発生した電子・正孔対のうち、信号電荷として用いない電荷を、前記アキュミュレーション層を通じて前記裏面側から前記表面側に導き、前記撮像領域外の領域より引き抜く電荷引き抜き領域を有し、
前記電荷引き抜き領域は前記光電変換部と異なる導電型のフィールド領域に、前記フィールド領域と同導電型でかつフィールド領域よりも高濃度の不純物領域で形成され、
前記電荷引き抜き領域は、前記基板表面側に形成されたコンタクト部に接続されている
カメラモジュール。
【請求項１６】
前記裏面照射型固体撮像素子の前記電荷引き抜き領域が、前記アキュミュレーション層に接して形成される
請求項１５記載のカメラモジュール。
【請求項１７】
裏面照射型固体撮像素子、光学レンズ系を備えたカメラモジュールであって、
前記裏面照射型固体撮像素子は、
半導体基板の表面側に、各画素の光電変換部における電荷蓄積領域及び信号電荷の読出し動作を行う素子が形成され、
前記半導体基板の裏面側の光照射面に前記光電変換部と異なる導電型のアキュミュレーション層が形成され、
前記アキュミュレーション層が前記画素が集積された撮像領域の周辺まで形成され、
前記光電変換部において発生した電子・正孔対のうち、信号電荷として用いない電荷を前記アキュミュレーション層を通じて前記裏面側から前記表面側へ導き、前記画素の光電変換部以外の領域と前記撮像領域外の領域より引き抜く電荷引き抜き領域を有し、
前記電荷引き抜き領域が、前記光電変換部と異なる導電型の画素分離領域と前記撮像領域周辺のフィールド領域に形成され、
前記電荷引き抜き領域が、前記画素分離領域及びフィールド領域と同導電型でかつ画素分離領域及びフィールド領域より高濃度の不純物領域で形成され、
前記電荷引き抜き領域は、前記基板表面側に形成されたコンタクト部に接続されている
カメラモジュール。
【請求項１８】
前記裏面照射型固体撮像素子の電荷引き抜き領域が、前記アキュミュレーション層に接して形成される
請求項１７記載のカメラモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板表面側に光電変換部における電荷蓄積領域及び信号電荷の読み出し動作を行う素子を形成し、基板裏面側から光を入射させるようにした裏面照射型固体撮像素子及びこの裏面照射型固体撮像素子を備えた電子機器モジュール、カメラモジュールに関する。
【背景技術】
【０００２】
固体撮像素子として、ＣＭＯＳ型固体撮像素子及びＣＣＤ型固体撮像素子が知られている。例えばＣＭＯＳ型固体撮像素子は、フォトダイオードと複数のＭＯＳトランジスタとにより１画素を形成し、複数の画素を所要のパターンに配列して構成される。このフォトダイオードは、受光量に応じた信号電荷を生成し蓄積する光電変換素子であり、複数のＭＯＳトランジスタはフォトダイオードからの信号電荷の読み出し動作を行うための素子である。
【０００３】
図７に、イメージセンサに適用した従来の裏面から光照射するＣＭＯＳ型固体撮像素子の例を示す。図７は、画素の要部を示している。単位画素ではフォトダイオード５３と、フォトダイオード５３からの信号電荷を読み出すと、それ以外のＭＯＳトランジスタ５５の構成部分を表している。この裏面照射型のＣＭＯＳ固体撮像素子５１は、第１導電型、例えばｎ型のシリコン半導体基板６１に各画素を区画するための画素分離領域６２を形成し、各区画された画素領域にフォトダイオード５３と複数のＭＯＳトランジスタ、すなわち読み出しトランジスタ５４、それ以外のＭＯＳトランジスタ５５のＭＯＳトランジスタが形成されて単位画素６０が構成される。そして、この画素６０が多数個、２次元マトリックス状に配列される。
【０００４】
画素分離領域６２は、基板表面から基板裏面にわたって比較的に低不純物濃度の第２導電型であるｐ型半導体領域により形成される。フォトダイオード５３は、ｐ型の画素分離領域６２と各ＭＯＳトランジスタ５４、５５が形成される比較的に深いｐ型半導体ウェル領域６３とにより囲まれたｎ型半導体基板６１で形成される。すなわちフォトダイオード５３は、ｎ半導体領域（領域）６１Ａとその表面側の高不純物濃度のｎ＋半導体領域（ｎ＋領域）６１Ｂとにより形成される。このｎ＋領域６１Ｂは、フォトダイオード３内で光電変換により生成された電子・正孔のうち信号となる電荷、この例では電子を蓄積するための電荷蓄積領域となる。さらに、このｎ＋半導体領域６１Ｂの界面に暗電流発生を抑制するための高不純物濃度のｐ型半導体領域よりなるｐ＋アキュミュレーション層（電荷蓄積層）６４が形成される。
【０００５】
各ＭＯＳトランジスタ５４、５５は、次のようにして構成される。ｐ型半導体ウェル領域６３の表面には、フォトダイオード５３に隣接するように、高不純物濃度のｎ型ソース・ドレイン領域（ｎ＋領域）５７、５８、５９がイオン注入により形成される。
読み出しトランジスタ５４は、ｎ型ソース・ドレイン領域５７と、フォトダイオード５３の表面側のソース・ドレイン領域を兼ねるｎ＋領域６１Ｂと、両領域５７及び６１Ｂ間のｐ−チャネル領域６５上にゲート絶縁膜を介して形成したゲート電極とにより構成される。読み出しトランジスタ５４以外のトランジスタ５５は、また対をなすｎ型ソース・ドレイン領域５８及び５９と、両領域５８及び５９間のｐ型半導体ウェル領域６３上にゲート絶縁膜を介して形成したゲート電極６７とにより形成される。
また、ｎ＋半導体基板６１の光照射面となる裏面には、暗電流の発生を抑制するための高不純物濃度のｐ型半導体領域よりなるｐ＋アキュミュレーション層６８が形成される。
【０００６】
この裏面照射型固体撮像素子５１は、半導体基板６１の裏面側から光をフォトダイオード５３に入射し、フォトダイオード５３において光電変換して受光量に応じた信号電荷をｎ＋領域６１Ｂに蓄積するようにしている。そして、各ＭＯＳトランジスタ５４、５５の読み出し動作によってｎ＋領域６１Ｂの信号電荷が読み出される。
【０００７】
特に、特許文献１には、上述した裏面照射型固体撮像素子が提案されている（特許文献１、図４参照）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００３−３１７８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上述したような裏面照射型固体撮像素子５１では、基板裏面側のシリコン界面からの暗電流発生を抑制するために、フォトダイオード５３の基板裏面側のシリコン界面にｐ＋アキュミュレーション層６８を形成し、いわゆるＨＡＤ（Hole Accumulation Diode）を形
成している。このため、光電変換によりフォトダイオード５３に大量の正孔（ホール）が発生した場合、裏面界面付近に正孔が溜まり、空乏化状態に比べて裏面側から表面側へのポテンシャル勾配が変化し、感度が低下したり、照射光量と画素出力とのリニアリティがずれる可能性があった。この状況を図８Ａ，Ｂ及び図９を参照して説明する。
【００１０】
図８Ａは図７の単位画素の領域を模式的に表した断面図，図８Ｂは基板裏面側から光照射された受光時の基板深さ方向のポテンシャル分布図である。図８Ｂにおいて、ポテンシャル分布７１は、図８ＡのＡ１−Ａ１線上に沿ったフォトダイオード領域５３の深さ方向のポテンシャル分布を示し、ポテンシャル分布７２は、図８ＡのＢ１−Ｂ１線上に沿う画素分離領域６２の深さ方向のポテンシャル分布を示す。
【００１１】
フォトダイオード領域５３でのポテンシャルは、裏面側のｐ＋アキュミュレーション層６８の界面で浅く、表面側に向って徐々に深くなり表面側のｎ＋領域６１Ｂでもっとも深くなる。さらに、表面側のｐ＋アキュミュレーション層６４の界面に向って急激に浅くなる。画素分離領域６２のポテンシャルは、裏面側のｐ＋アキュミュレーション層６８の界面で浅く、低不純物濃度のｐ−画素分離領域６２の裏面近傍で深くなったのち、表面側のｐ＋アキュミュレーション層６４の界面に向って浅くなる。
【００１２】
図７Ｂに示すように裏面側より光Ｌが照射されると、フォトダイオード５３のｎ領域６１Ａで光電変換により電子（ｅ）・正孔（ｈ）対が発生する。裏面近傍で発生した電子（ｅ）・正孔（ｈ）対のうち、電子（ｅ）はｎ＋領域６１Ｂに蓄積され、正孔（ｈ）は裏面側のｐ＋アキュミュレーション層６８に蓄積される。裏面側のｐ＋アキュミュレーション層６８に蓄積された正孔（ｈ）は、ポテンシャル分布７２で明らかなように、ｐ＋アキュミュレーション層６８に溜められる。この正孔（ｈ）によってフォトダイオード領域５３ポテンシャルが変調し、すなわちフォトダイオード領域５３の裏面側界面のポテンシャルが深くなり、破線７１ａで示すようにポテンシャル勾配が浅くなる。このため、裏面側界面付近で光電変換した電子（ｅ）のを表面側のｎ＋領域６１Ｂにドリフトさせる電界が弱まり、このドリフト能力の低下で感度が低下し、カラーバランスが崩れる虞れがある。
なお、図９Ａに画素リセット動作直後のポテンシャル分布を、図９Ｂに光照射直後のポテンシャル分布を模式的に示す。
【００１３】
また、図８Ｂに示すように、最初、光量が少ないときに正孔（ｈ）がｐ＋アキュミュレーション層６８に溜まり、フォトダイオード領域５３のポテンシャル勾配７１ａとなる。光量が増えて正孔（ｈ）がｐ＋アキュミュレーション層６８に多く溜められると、オーバフローして一部の正孔（ｈ）がｐ−画素分離領域６２を通じて表面側に抜ける。このとき、鎖線で示すように、実線のポテンシャル勾配７１と破線のポテンシャル勾配７１ａの中間のポテンシャル勾配７１ｂに戻る。このように光量によってポテンシャル勾配が変動し、結果として照射光量と画素出力とのリニアリティが変化する虞れがある。
【００１４】
裏面照射型のＣＣＤ固体撮像素子を開発した場合にも、上述と同様の課題が生じる虞れがある。
【００１５】
また、近年、裏面照射型固体撮像素子では、カメラ信号処理回路、ＤＳＰ（Digital Signal Processor）、レンズや入出力部などの、周辺部分を同じチップに搭載させる傾向にある。固体撮像素子を搭載する電子機器の小型化や応用用途の多彩により、特に携帯電話に搭載するような固体撮像素子では、電子デバイス的な要求以上に周辺機能を取り込んで１体化したモジュールの要素が要求されている。さらに、固体撮像素子がモジュール化させることで携帯電話以外のデジタルスチールカメラ、デジタルカムコーダ、ＰＤＡ、パソコン、監視カメラ等にも容易に搭載することができ、さまざまな用途に使用することができる。上述した暗電流を生じる裏面照射型固体撮像素子をモジュール化した電子機器モジュール、あるいはカメラモジュールでは、裏面照射型固体撮像素子の暗電流のためモジュールにしたときの画質の低下（時間と共に感度が低下し、カラーバランスが変化する現象を総称する）を招く虞がある。
【００１６】
本発明は、上述の点に鑑み、裏面側のアキュミュレーション層に蓄積される信号電荷として用いない電荷によるポテンシャル勾配の変化を抑制し、一定の画質を保証する裏面照射型固体撮像素子及びこの裏面照射型固体撮像素子を備えた電子機器モジュール、カメラモジュールを提供するものである。
【課題を解決するための手段】
【００１７】
本発明に係る裏面照射型固体撮像素子は、半導体基板の表面側に各画素の光電変換部における電荷蓄積領域及び信号電荷の読出し動作を行う素子が形成され、半導体基板の裏面側の光照射面に光電変換部と異なる導電型のアキュミュレーション層が形成され、光電変換部において発生した電子・正孔対のうち、信号電荷として用いない電荷を、アキュミュレーション層を通じて裏面側から表面側に導き、画素の光電変換部以外の領域より引き抜く電荷引き抜き領域を有する。そして、電荷荷引き抜き領域は光電変換部と異なる導電型の画素分離領域に、画素分離領域と同導電型でかつ画素分離領域よりも高濃度の不純物領域で形成され、電荷引き抜き領域は、基板表面側に形成されたコンタクト部に接続されている。
【００１８】
本発明に係る裏面照射型固体撮像素子は、半導体基板の表面側に各画素の光電変換部における電荷蓄積領域及び信号電荷の読出し動作を行う素子が形成され、半導体基板の裏面側の光照射面に光電変換部と異なる導電型のアキュミュレーション層が形成され、アキュミュレーション層が画素が集積された撮像領域の周辺まで形成され、光電変換部において発生した電子・正孔対のうち、信号電荷として用いない電荷を、アキュミュレーション層を通じて裏面側から表面側に導き、撮像領域外の領域より引き抜く電荷引き抜き領域を有する。そして、電荷引き抜き領域は、光電変換部と異なる導電型のフィールド領域に、フィールド領域と同導電型でかつフィールド領域よりも高濃度の不純物領域で形成され、電荷引き抜き領域は、基板表面側に形成されたコンタクト部に接続されている。
【００１９】
本発明に係る裏面照射型固体撮像素子は、半導体基板の表面側に各画素の光電変換部における電荷蓄積領域及び信号電荷の読出し動作を行う素子が形成され、半導体基板の裏面側の光照射面に光電変換部と異なる導電型のアキュミュレーション層が形成され、アキュミュレーション層が画素が集積された撮像領域の周辺まで形成され、光電変換部において発生した電子・正孔対のうち、信号電荷として用いない電荷を、アキュミュレーション層を通じて裏面側から表面側へ導き、画素の光電変換部以外の領域と前記撮像領域外の領域より引き抜く電荷引き抜き領域を有することを特徴とする。そして、電荷引き抜き領域が、光電変換部と異なる導電型の画素分離領域と撮像領域周辺のフィールド領域に形成され、電荷引き抜き領域が、画素分離領域及びフィールド領域と同導電型でかつ画素分離領域及びフィールド領域より高濃度の不純物領域で形成され、電荷引き抜き領域は、基板表面側に形成されたコンタクト部に接続されている。
【００２０】
本発明の電子機器モジュールは、上記いずれかの裏面照射型固体撮像素子と光学レンズ系と信号処理手段を備える。
本発明のカメラモジュールは、上記いずれかの裏面照射型固体撮像素子と光学レンズ系を備える。
【００２１】
本発明の裏面照射型固体撮像素子では、電荷引き抜き領域を有することにより、光電変換により生成した電子・正孔対のうち、光照射面のアキュミュレーション層に集まる電荷が電荷引き抜き領域を通じて裏面側から表面側へ引き抜かれる。これにより、空乏化状態に比べて裏面側から表面側の電荷蓄積領域へのポテンシャル勾配の変動が抑制され、ポテンシャル勾配が安定化する、したがって、信号電荷の表面側電荷蓄積領域へのドリフト電界が保持される。
【００２２】
本発明の電子機器モジュールでは、上記裏面照射型固体撮像素子を備えることにより、裏面照射型固体撮像素子における感度低下が防止でき、また照射光量が大きい場合でも光量と出力のリニアリティが良好となり、撮像画像の画質が良くなる。
また、本発明のカメラモジュールでは、上記裏面照射型固体撮像素子を備えることにより、裏面照射型固体撮像素子における感度低下が防止でき、また照射光量が大きい場合でも光量と出力のリニアリティが良好となり、撮像画像の画質が良くなる。また、小型、各部品ごとに実装する必要がなくなり実装効率の向上、光学特性の調整をしなくてもよくなる。カメラモジュールを容易に実装できて製品設計を短縮することができる。
【発明の効果】
【００２３】
本発明の裏面照射型固体撮像素子によれば、電荷引き抜き領域を設けることで光電変換によって信号電荷として用いない電荷が大量発生し裏面側のアキュミュレーション層に集められた場合でも、この電荷が電荷引き抜き領域を通じて引き抜かれるので、裏面側から表面側へのポテンシャル勾配が空乏化状態に比べて変化することを抑制することができる。したがって、裏面照射型固体撮像素子の感度低下を防止することができる。さらに、照射光量が大きい場合でも、感度が一時的に低下することを抑制できることにより、画素の光量と出力のリニアリティを良好に保持することができる。
【００２４】
本発明の電子機器モジュールによれば、裏面照射型固体撮像素子の感度が向上するため電子機器モジュールに組上げたとき、時間と共に感度が低下することを防ぎ、カラーバランスも変化しなくなるため、よりモジュールの画質の特性が向上する。
【００２５】
本発明のカメラモジュールによれば、裏面照射型固体撮像素子の感度が向上するためカメラモジュールに組上げたとき、時間と共に感度が低下することを防ぎ、カラーバランスも変化しなくなるため、よりモジュールの画質の特性が向上する。
【図面の簡単な説明】
【００２６】
【図１】本発明に係る裏面照射型固体撮像素子の一実施の形態を示す概略構成図である。
【図２】Ａ  本発明に係る裏面照射型固体撮像素子の一実施の形態の単位画素の上面図である。  Ｂ  図３ＡをＡ−Ａ線で切断した断面図である。
【図３】本発明の裏面照射型固体撮像素子に適用されるＣＭＯＳ固体撮像素子の１画素の一例の等価回路図である。
【図４】Ａ  本発明に係る裏面照射型固体撮像素子の要部の模式的断面図である。  Ｂ  図４ＡのＡ２−Ａ２線上、Ｂ２−Ｂ２線上、Ｃ２−Ｃ２線上のポテンシャル図である。
【図５】本発明に係る裏面照射型固体撮像素子の他の実施の形態を示す図である。
【図６】本発明に係る電子機器モジュール、カメラモジュールの実施の形態を示す構成図である。
【図７】従来の裏面照射型固体撮像素子の画素領域の断面図である。
【図８】Ａ  従来の裏面照射型固体撮像素子の要部の模式的断面図である。  Ｂ  図５ＡのＡ１−Ａ１線上、Ｂ１−Ｂ１線上のポテンシャル図である。
【図９】Ａ  従来の単位画素のリセット時のポテンシャル分布である。  Ｂ  従来の単位画素に光照射した時のポテンシャル分布である。
【発明を実施するための形態】
【００２７】
以下、図面を参照して本発明の実施の形態を説明する。
図１は、本発明に係る裏面照射型固体撮像素子を裏面照射型ＣＭＯＳ固体撮像素子に適用した一実施の形態を示す画素部分の概略構成図である。図２は、その画素の詳細断面である。
本実施の形態に係る裏面照射型固体撮像素子１は、第１導電型、シリコン半導体基板２に第２導電型の半導体領域からなる画素分離領域１３を形成し、この画素分離領域１３で区画された各画素領域にフォトダイオード３と、このフォトダイオード３に蓄積された信号電荷の読み出し動作を行うための素子、すなわち所要数のＭＯＳトランジスタ、Ｔｒ（図２参照）を形成し構成される。２０は単位画素である。画素分離領域１３は、基板２の表面から裏面に至るように深さ方向に形成される。ＭＯＳトランジスタＴｒは基板２の表面側に形成され、フォトダイオード３は一部ＭＯＳトランジスタＴｒの下方に延びるようにして基板２の裏面側に延在して形成される。
そして、画素を区画する画素分離領域１３には、後述する光電変換で発生し電子・正孔対のうちの信号電荷とならない電荷を裏面側から表面側へ引き抜くための、本発明に係る電荷引き抜き領域３０（図２参照）が形成される。
【００２８】
基板２の表面上には、ＭＯＳトランジスタＴｒのゲート電極８が形成されると共に、その上に層間絶縁膜２６を介して多層の配線層２４ａが配された配線領域２４が形成される。さらにこの配線領域２４上に支持基板２５が形成される。支持基板２５としては、薄い半導体基板を支持できるものであれば、どのような材料基板でも用いるこができるが、例えばシリコン基板を用いることが好ましい。
一方、半導体基板２の裏面側のフォトダイオード３の界面に暗電流発生を抑制するためのアキュミュレーション層（電荷蓄積層）１５が形成される。さらに半導体基板２の裏面上にオンチップカラーフィルタ２２が形成され、このカラーフィルタ２２上に各画素２０に対応するようにオンチップレンズ２１が形成される。このＣＭＯＳ固体撮像素子１においては、基板裏面からオンチップレンズ２１を通してフォトダイオード３に対して光Ｌが照射するようになされる。
【００２９】
この裏面照射型固体撮像素子１の単位画素２０の具体的構成の一例を図２に示す。図２Ａは、単位画素２０の上部支持基板２５及び配線領域２４を取り除いた状態の上面図を示している。図２Ｂは、図２のＡ−Ａ線上の断面構造を示している。
この例では、第１導電型であるｎ型のシリコン半導体基板２の各画素領域を区画するように第２導電型であるｐ型の半導体領域からなる画素分離領域１３が形成される。この画素分離領域１３は比較的に低不純物濃度のｐ型は半導体領域で形成される。画素領域のｎ型半導体基板２には、その表面にｐ型画素分離領域１３に接続して一部画素領域内に延在する比較的に深いｐ型半導体ウェル領域１６が形成される。
【００３０】
光電変換部となるフォトダイオード３は、ｐ型画素分離領域１３とｐ型半導体ウェル領域１６とにより囲まれたｎ型半導体基板２で形成される。すなわち、フォトダイオード３は、ｎ半導体領域２Ａとその表面側の高不純物濃度のｎ＋半導体領域２Ｂとにより形成される。ｎ＋半導体領域３Ｂの表面側の界面には、暗電流発生を抑制するための高不純物濃度のｐ型半導体領域からなるｐ＋アキュミュレーション層１２が形成される。さらに、各画素領域に共通に、ｎ型半導体基板２の裏面、すなわちｎ半導体領域２Ａの裏面側の界面に暗電流発生を抑制するための高不純物濃度のｐ型半導体領域からなるｐ＋アキュミュレーション層１５が形成される。このフォトダイオード３は、そのｎ＋半導体領域２Ｂの表面とｎ半導体領域２Ａの裏面にｐ＋アキュミュレーション層１２及び１５を有するので、いわゆるＨＡＤセンサとして構成される。また、フォトダイオード３は、ｎ半導体領域２Ａがｐ型半導体ウェル領域１６の下方に延在するので、画素領域の全体にわたるように大面積で形成される。
【００３１】
一方、電荷読出し動作を行うＭＯＳトランジスタＴｒは、ｐ型半導体ウェル領域１６に形成される。すなわち、例えば１画素を１つのフォトダイオード３と４つのＭＯＳトランジスタで構成するときは、ＭＯＳトランジスタＴｒは、読出しトランジスタ、リセットトランジスタ、アンプトランジスタ及び垂直選択トランジスタを有する、この画素の等価回路は後述する（図３参照）。図２では、ｐ型半導体ウェル領域１６内にフォトダイオード３に近接して一方のｎ＋ソース・ドレイン領域１４が形成され、このｎ＋ソース・ドレイン領域１４と他方のソース・ドレイン領域を兼ねるフォトダイオード３のｎ＋半導体領域２Ｂ間のｐ型半導体ウェル領域１６上にゲート絶縁膜を介してゲート電極８が形成されて読出しトランジスタ４が形成される。この一方のソース・ドレイン領域１４はフローティング・ディフュージョン（ＦＤ）として作用する。図２では省略したが、ｐ型半導体ウェル領域１６の他部には、他のリセットトランジスタ、アンプトランジスタ及び垂直選択トランジスタ等が形成される。
【００３２】
半導体基板の表面上には、例えばシリコン酸化膜等による層間絶縁膜２６を介して多層の配線層２４ａが形成される。また、表面側の配線領域２４上には、支持基板２５が貼り合わされる。なお、図２では省略したが、図１で示したように基板裏面上には、カラーフィルタ２２、その上にオンチップレンズ２１が形成される。
【００３３】
そして、本実施の形態においては、特に図２に示すように、画素の光電変換部以外の領域、すなわち画素分離領域１３の一部、あるいはフォトダイオード３を取り囲んで、本例では一部に電荷引き抜き領域３０を形成する。この電荷引き抜き領域３０は、光電変換により生成し電子・正孔対のうち信号とならない電荷を裏面側から表面側に引き抜くためのものである。電荷引き抜き領域３０は、画素分離領域１３と同導電型で、画素分離領域１３より高不純物濃度の半導体領域で形成される。本実施の形態の電荷引き抜き領域３０は、高不純物濃度のｐ＋半導体領域で形成され、正孔を引き抜くように、基板裏面のｐ＋アキュミュレーション層１５に接して基板表面まで形成される。また、このｐ＋電荷引き抜き領域（いわゆる正孔プラグ領域）３０は、その不純物濃度が裏面側のｐ＋アキュミュレーション層１５より高濃度で且つ裏面側から表面側に向かって濃度が高くなるように形成される。
【００３４】
なお、図３に、１つのフォトダイオードと４つのＭＯＳトランジスタからなる単位画素の等価回路を示す。この単位画素２０の等価回路は、フォトダイオード３と、読み出しトランジスタ４、リセットトランジスタ５、アンプトランジスタ６及び垂直選択トランジスタ７の４つのＭＯＳトランジスタで構成される。そして、フォトダイオード３が電荷読み出しトランジスタ４の一方の主電極に接続され、読み出しトランジスタ４の他方の主電極がリセットトランジスタ５の一方の主電源に接続される。リセットトランジスタ５の他方の主電源がアンプトランジスタ６の他方の主電極が垂直選択トランジスタ７の一方の主電極に接続される。
【００３５】
また、読み出しトランジスタ４とリセットトランジスタ５の接続中点に対応するＦＤ（フローティング・ディフュージョン）がアンプトランジスタ６のゲート電極に接続される。リセットトランジスタ５とアンプトランジスタ６の接続中点が、電源Ｖｄｄからの電源配線８に接続される。さらに、垂直選択トランジスタ７の他方の主電源が、垂直信号線９に接続される。垂直信号線９と水平信号線（図示せず）との間に水平選択トランジスタ１７が接続される。
そして、読み出しトランジスタ４のゲート電極に垂直読み出しパルスΦＴＧが印加され、リセットトランジスタ５のゲート電極にはリセットパルスΦＲが印加され、垂直選択トランジスタ７のゲート電極には垂直選択パルスΦＳＥＬが印加される。
【００３６】
このような単位画素２０が多数個、２次元マトリックス状に配列されてＣＭＯＳ型固体撮像素子が構成される。
【００３７】
この単位画素２０においては、光電変換によってフォトダイオード３に信号電荷が蓄積される。読み出しトランジスタ４のゲート電極に垂直読み出しパルスΦＴＧが印加されることにより、読み出しトランジスタ４が導通し、フォトダイオード３の信号電荷がＦＤに転送されることで、ＦＤの電位が変化する。このＦＤの信号電圧がアンプトランジスタ６のゲート電極に印加され、アンプトランジスタ６によって信号電流に変換される。一方、垂直選択トランジスタ７のゲート電極に垂直選択パルスΦＳＥＬが印加されることによって垂直選択トランジスタ７が導通し、信号電流が垂直信号線９に現れる。この信号電流は、水平選択パルスにより水平選択トランジスタ１７を経て、水平信号線に流れ出力部から出力される。
【００３８】
次に、図４を用いて上述の本実施の形態に係る裏面照射型固体撮像素子、すなわち電荷引き抜き領域３０を設けたＣＭＯＳ固体撮像素子１に動作を説明する。
図４Ａは図２の単位画素の領域を模式的に表した断面図、図４Ｂは基板裏面から光照射された受光時の基板深さ方向のポテンシャル分布図である。図４Ｂにおいて、ポテンシャル分布３１は、図４ＡのＡ２ーＡ２線に沿うフォトダイオード領域３の深さ方向のポテンシャル分布を示し、ポテンシャル分布３２は、図４ＡのＢ２ーＢ２線に沿う画素分離領域１３の深さ方向のポテンシャル分布を示し、図４ＡのＣ２ーＣ２線に沿う電荷引き抜き領域３０の深さ方向のポテンシャル分布を示す。フォトダイオード領域３のポテンシャル分布３１は、図８Ｂのポテンシャル分布７１と同じである。画素分離領域１３のポテンシャル分布３２は、図８Ｂのポテンシャル分布７２と同じである。電荷引き抜き領域３０のポテンシャル分布３３は、ポテンシャルが裏面側から表面側に向かって漸次浅くなっている。
【００３９】
ＣＭＯＳ固体撮像素子１の裏面から光Ｌが入射され、フォトダイオード３内で光電変換されて電子・正孔対が生成される。この電子・正孔対のうち信号となる電子（ｅ）がドリフト電界により基板表面側へドリフトしてｎ＋半導体領域２Ｂに蓄積される。基板裏面側で生成した電子・正孔対のうちの電子（ｅ）もドリフトしてｎ＋半導体領域２Ｂに蓄積され、正孔（ｈ）は裏面側のｐ＋アキュミュレーション層１５に入る（ポテンシャル分布３１、３２参照）。しかし、このｐ＋アキュミュレーション層１５に集められた正孔（ｈ）は、ｐ＋アキュミュレーション層１５に蓄積されず、ｐ＋電荷引き抜き領域３０を通じて裏面側から表面側に流れ、画素分離領域１３の表面側に形成されているコンタクト部を通じて引き抜かれる（ポテンシャル分布３３参照）。
したがって、フォトダイオード３でのポテンシャル分布は、ｐ＋アキュミュレーション層１５での正孔の影響を受けず、そのｐ＋アキュミュレーション層１５から電荷蓄積領域となるｎ＋半導体領域２Ｂまでのポテンシャル勾配３１ａの変動が抑制される。すなわち、光電変換により大量の正孔が発生した場合、裏面側界面付近に溜められる正孔に起因して、空乏状態に比べて裏面側から表面側へのポテンシャル郊外３１ａが変化することを抑制することができ、ポテンシャル勾配３１ａが安定する。
【００４０】
本実施の形態に係る裏面照射型のＣＭＯＳ固体撮像素子１によれば、ｐ−画素分離領域１３に裏面側のｐ＋アキュミュレーション層１５に接して裏面側から表面側にｐ＋電荷引き抜き領域３０を設けることにより、光電変換により大量の正孔が発生した場合、フォトダイオード領域３における裏面側から表面側へのポテンシャル勾配３１ａの変化が抑制され、感度低下を防止することができる。
また、照射光量が大きい場合でも、感度が一時的に低下することを抑制し、その光量と画素出力のリニアリティを良好に保持することができる。
【００４１】
本発明に係る裏面照射型固体撮像素子、すなわちＣＭＯＳ固体撮像素子の他の実施の形態を図５に示す。
図５は、裏面照射型固体撮像素子の多数の単位画素２０を集積した撮像領域（いわゆるイメージ領域）３６の上面図である（表面側の配線層領域２４を取り除いた図である）。
この裏面照射型固体撮像素子３５は、撮像領域３６の周囲を取り囲むように基板表面から基板裏面に達する低不純物濃度のｐ型半導体領域からなるｐ−フィールド領域３７を有し、前述した各画素に共通の裏面側のｐ＋アキュミュレーション層１５を、撮像領域３６の周辺まで、すなわちｐ−フィールド領域３７まで切れ目なく延長して設け、このｐ−フィールド領域３７内に撮像領域３６から少し離して、裏面側のｐ＋アキュミュレーション層１５に接して裏面側から表面側に至る前述と同様のｐ＋領域の電荷引き抜き領域３０を設けて構成される。
【００４２】
本実施の形態に係る裏面照射型固体撮像素子３５によれば、撮像領域３６の周囲のフィールド領域３７に電荷引き抜き領域３０を設けることで、裏面から光が照射される場合、光電変換により生成した電子・正孔対のうち、正孔が裏面側のｐ＋アキュミュレーション層１５に集められても、この正孔はｐ＋電荷引き抜き領域３０を通して、基板表面側のコンタクト部を通して引き抜くことができる。したがって、前述と同様に感度低下を防ぎ、まだ、画素の光量と出力のリニアリティを良好に保持することができる。さらに一定の画質を保証することができる。
【００４３】
本発明に係る裏面照射型固体撮像素子のさらに他の実施の形態においては、図２と図５を組み合わせた構成、すなわち、１画素領域２０ごとに電荷引き抜き領域３０を設け、さらに、撮像領域３６の周囲にも電荷引き抜き領域３０を設けた構成とすることができる。
本実施の形態の裏面照射型固体撮像素子によれば、画素領域２０の電荷引き抜き領域３０と、撮像領域３６の周辺の電荷引き抜き領域３０との相乗作用により、さらに感度の低下を防ぎ、また画素の光量と出力とのリニアリティを良好に保持することができる。
【００４４】
上例では、本発明をＣＭＯＳ固体撮像素子に適用したが、その他、基板表面側に光電変換部となるフォトダイオードの電荷蓄積領域及び垂直転送レジスタが形成され、最表面側に支持基板が貼り合わされ、基板裏面に臨むフォトダイオードの裏面側界面にアキュミュレーション層を有した裏面照射型のＣＣＤ固体撮像素子にも適用することができる。この場合、画素分離領域及び撮像領域外のフィール領域は、前述と同様に光電変換部となるフォトダイオードと異なる導電型の半導体領域で基板表面から基板裏面に達するように形成され、画素分離領域または／及びフィールド領域内に電荷引き抜き領域を形成するようになす。
【００４５】
上例では、信号電荷として電子を使った構造について説明したが、ｐ領域、ｎ領域を反転した画素構造であってもよく、正孔を信号電荷として用い、引き抜き領域では、電子を引き抜く構造に形成してもよい。
【００４６】
上述の裏面照射型固体撮像素子では、１フォトダイオード、４トランジスタの構成で説明したが、フォトダイオードから読み出して信号電荷を転送するためのトランジスタの構成数量は、いくつあっても構わない。
【００４７】
本発明は、上述した裏面照射型半導体素子１，３５等を組み込んで電子機器モジュール、カメラモジュールを構成することができる。
図６は、本発明に係る電子機器モジュール、カメラモジュールの一実施の形態の構成図である。
本実施の電子機器モジュールあるいは、カメラモジュール４０は、裏面照射型固体撮像素子１（または３５またはこれらの組み合わせ）、光学レンズ系４１、入出力部４２、信号処理装置（Digital Signal Processors）４３、光学レンズ系制御用の中央演算装置（ＣＰＵ）４４を１つに組み込んでモジュールを形成する。また、電子機器モジュール、あるいはカメラモジュール４５としては、裏面照射型固体撮像素子１（または３５またはこれらの組み合わせ）、光学レンズ系４１及び入出力部４２のみでモジュールを形成することもできる。裏面照射型固体撮像素子１、光学レンズ系４１、入出力部４２及び信号処理装置（Digital Signal Processors）４３を備えた電子機器モジュールあるいはカメラモジュール４６を構成することができる。
【００４８】
本実施の形態に係る電子機器モジュール、カメラジュールによれば、裏面照射型固体撮像素子の感度が向上するため電子機器モジュール、カメラモジュールに組上げたとき、時間と共に感度が低下することを防ぎ、カラーバランスも変化しなくなるため、よりモジュールの画質の特性が向上する。
【符号の説明】
【００４９】
１、３５・・裏面照射型固体撮像素子、２・・シリコン半導体基板、２Ａ・・ｎ半導体領域、３・・フォトダイオード、３Ｂ・・ｎ＋半導体領域、４・・読み出しトランジスタ、５・・リセットトランジスタ、６・・アンプトランジスタ、７・・垂直選択トランジスタ、８・・ゲート電極、９・・垂直信号線、１２・・ｐ＋アキュミュレーション層、１３・・画素分離領域、１４・・ｎ＋ソース・ドレイン領域、１５・・ｐ＋アキュミュレーション層、１６・・ｐ型半導体ウェル領域、１７・・水平選択トランジスタ、２０・・単位画素、２１・・オンチップレンズ、２２・・オンチップカラーフィルタ、２４・・配線領域、２４ａ・・配線層、２５・・支持基板、２６・・層間絶縁膜、３０・・電荷引き抜き領域、３１、３２、３３・・ポテンシャル分布、３１ａ・・ポテンシャル勾配、３６・・撮像領域、３７・・ｐ−フィールド領域、４０、４６・・電子機器モジュール（あるいは、カメラモジュール）、４１・・光学レンズ系、４２・・入出力部、４３・・信号処理装置（Digital Signal Processors）、４４・・中央演算装置、５１・・裏面照射型のＣＭ
ＯＳ固体撮像素子、５３・・フォトダイオード、５４・・読み出しトランジスタ、５５・・ＭＯＳトランジスタ、５７、５８、５９・・ドレイン領域（ｎ＋領域）、６０、単位画素、６１・・ｎ型のシリコン半導体基板、６１Ａ・・ｎ半導体領域（領域）、６１Ｂ・・ｎ＋半導体領域（ｎ＋領域）、６２・・画素分離領域、６４・・ｐ＋アキュミュレーション層（電荷蓄積層）、６５・・ｐ−チャネル領域、６７・・ゲート電極、６８・・ｐ＋アキュミュレーション層、７１・・ポテンシャル分布（実線）、７１ａ・・ポテンシャル勾配（破線）、７１ｂ・・ポテンシャル勾配
【図１】
2010028132.tif 000003
【図２】
2010028132.tif 000004
【図３】
2010028132.tif 000005
【図４】
2010028132.tif 000006
【図５】
2010028132.tif 000007
【図６】
2010028132.tif 000008
【図７】
2010028132.tif 000009
【図８】
2010028132.tif 000010
【図９】
2010028132.tif 000011