(57)【要約】      （修正有）【課題】バンプに生ずるせん断応力を抑制し、反りを抑制するフリップチップＢＧＡ基板を提供する。【解決手段】一方の基板表面に形成される半導体チップ実装領域１０１と、他方の基板表面に形成されるＢＧＡはんだボール実装領域１０２と、前記半導体チップ実装領域１０１の位置の基板内部に形成される空洞部１３とを備える。前記空洞部１３の領域は、前記半導体チップ実装領域１０１よりも大きく、前記半導体チップチップ実装領域１０１にフリップチップ実装される半導体チップと、前記半導体チップと一方の基板表面との間に充填されるアンダーフィルと前記ＢＧＡはんだボール実装領域１０２に実装されるＢＧＡはんだボールとを備え、前記空洞部１３に充填される樹脂を備える。【選択図】図１
2010040890.tif 000002
【特許請求の範囲】
【請求項１】
一方の基板表面に形成される半導体チップ実装領域と、
他方の基板表面に形成されるＢＧＡはんだボール実装領域と、
前記半導体チップ実装領域の位置の基板内部に形成される空洞部とを備える
ことを特徴とするフリップチップＢＧＡ基板。
【請求項２】
前記空洞部の領域は、前記半導体チップ実装領域よりも大きい
ことを特徴とする請求項１に記載のフリップチップＢＧＡ基板。
【請求項３】
前記半導体チップ実装領域にフリップチップ実装される半導体チップと、
前記半導体チップと一方の基板表面との間に充填されるアンダーフィルと、
前記ＢＧＡはんだボール実装領域に実装されるＢＧＡはんだボールとを備える
ことを特徴とする請求項２に記載のフリップチップＢＧＡ基板。
【請求項４】
前記空洞部に充填される樹脂を備える
ことを特徴とする請求項２に記載のフリップチップＢＧＡ基板。
【請求項５】
前記樹脂を貫通し、一方の基板表面と他方の基板表面とを電気的に接続する樹脂内部配線を備える
ことを特徴とする請求項４に記載のフリップチップＢＧＡ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種の集積回路（ＩＣ）のフリップチップＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ：ボールグリッドアレイ）基板に関する。
【背景技術】
【０００２】
図６は、従来のフリップチップ実装のフリップチップＢＧＡパッケージの構成図であり、側面の断面図である。フリップチップＢＧＡパッケージは、シリコンチップ１とパッケージ基板２とバンプ３とアンダーフィル材４とＢＧＡはんだボール５とを備える。
【０００３】
詳しくは、半導体チップであるシリコンチップ１は、バンプ３によりパッケージ基板２の一方の面にフリップチップ実装される。バンプ３はシリコンチップ１に接合しパッケージ基板２の一方の面に接合し、シリコンチップ１とパッケージ基板２とは電気的に接続される。
アンダーフィル４は、樹脂であり、シリコンチップ１とパッケージ基板２の一方の面にとの間に充填され、シリコンチップ１とパッケージ基板２とを接着する。
【０００４】
パッケージ基板２は内部配線（図示せず）を有する。また、パッケージ基板２の他方の面にＢＧＡはんだボール５を備える。この内部配線はバンプ３とＢＧＡはんだボール５とを電気的に接続する。
【０００５】
シリコンチップ１とパッケージ基板２とのフリップチップ実装は、高温下でバンプ３の接合が行われる。接合の後、常温になると、シリコンチップ１の熱膨張係数とパッケージ基板２の熱膨張係数とが異なることが原因となって、パッケージ基板２に反りが生ずる。パッケージ基板２に反りは、シリコンチップ１側に凸になる。
【０００６】
パッケージ基板２の反りは、シリコンチップ１の接合面とパッケージ基板２の接合面との相対位置を維持し、バンプ３に生ずるせん断応力を低減する。
パッケージ基板２に反りは、フリップチップＢＧＡパッケージ全体の反りとなり、ＢＧＡはんだボール５についての平坦性（コプラナリティ）が悪化する
【０００７】
図７は、図６の従来例をマザーオードに実装した構成図であり、側面の断面図である。パッケージ基板２（フリップチップＢＧＡパッケージ）とマザーボード６とは、ＢＧＡはんだボール７を介して電気的に接続される。ＢＧＡはんだボール７は、パッケージ基板２に接合し、マザーボード６に接合する。
【０００８】
シリコンチップ１に近いＢＧＡはんだボール７は大きく、シリコンチップ１から遠いＢＧＡはんだボール７は小さく形成される。詳しくは、熱処理等により、図６の従来例のＢＧＡはんだボール５が図７の従来例のＢＧＡはんだボール７に変形する。
【０００９】
スティフナ８は、パッケージ基板２を強制的に変形させる補強部材であり、フリップチップＢＧＡパッケージ全体の反りを抑制する。
【００１０】
【特許文献１】特開２００６−１２０７４９号公報
【特許文献２】特開２００６−０８６２４６号公報
【特許文献３】特開２００７−０２７６９９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、図７の従来例のスティフナ８はバンプ３に生ずるせん断応力を増加させ、シリコンチップ１とパッケージ基板２との接続強度の信頼性の低下を生じさせる。
【００１２】
また、パッケージ基板２に反りが生じ、パッケージ基板２とマザーボード６との接続強度の信頼性の低下を生じさせる。
【００１３】
特に、シリコンチップ１、パッケージ基板２が大きくなるとパッケージ基板２の反りが大きくなり、接続強度の信頼性は一層悪化する。
【００１４】
本発明の目的は、この課題を解決することであり、バンプに生ずるせん断応力を抑制し、反りを抑制するフリップチップＢＧＡ基板を提供することにある。また、本発明の目的は、マザーボードへの実装においてＢＧＡはんだボールの変形を抑制するフリップチップＢＧＡ基板を提供することにある。
【課題を解決するための手段】
【００１５】
このような課題を解決する本発明は以下のとおりである。
（１）一方の基板表面に形成される半導体チップ実装領域と、他方の基板表面に形成されるＢＧＡはんだボール実装領域と、前記半導体チップ実装領域の位置の基板内部に形成される空洞部とを備えることを特徴とするフリップチップＢＧＡ基板。
（２）前記空洞部の領域は、前記半導体チップ実装領域よりも大きいことを特徴とする（１）に記載のフリップチップＢＧＡ基板。
（３）前記半導体チップ実装領域にフリップチップ実装される半導体チップと、前記半導体チップと一方の基板表面との間に充填されるアンダーフィルと、前記ＢＧＡはんだボール実装領域に実装されるＢＧＡはんだボールとを備えることを特徴とする（２）に記載のフリップチップＢＧＡ基板。
（４）前記空洞部に充填される樹脂を備えることを特徴とする（２）に記載のフリップチップＢＧＡ基板。
（５）前記樹脂を貫通し、一方の基板表面と他方の基板表面とを電気的に接続する樹脂内部配線を備えることを特徴とする（４）に記載のフリップチップＢＧＡ基板。
【発明の効果】
【００１６】
本発明によれば次のような効果がある。
バンプに生ずるせん断応力が抑制される。また、パッケージ基板の反りが抑制される。さらに、ＢＧＡはんだボールの変形が抑制される。
【００１７】
このようなことから、ＢＧＡはんだボールによる接続の信頼性が向上する。特に、シリコンチップ１、パッケージ基板２が大きい場合に、接続強度の信頼性を高くできる。
また、スティフナを用いる必要がなくなり、低コストとなり、設計性や製造性が向上する。
【発明を実施するための最良の形態】
【００１８】
図１は、本発明の一実施例を示す構成図であり、側面の断面図である。図６の従来例と同等の要素には同一符号を付し、説明を省略する。
【００１９】
図１の実施例の特徴は、空洞部１３を備える点にある。パッケージ基板（フリップチップＢＧＡ基板）１２は、基板内部に空洞部１３を備える。空洞部１３は、パッケージ基板１２の中央部に形成される。
【００２０】
パッケージ基板１２の一方の基板表面は、シリコンチップ１（半導体チップ）が実装される半導体チップ実装領域１０１を備える。半導体チップ実装領域１０１は、パッケージ基板１２の中央部に形成される。半導体チップ実装領域１０１の長さ（シリコンチップ１の長さ）Ｌ１は、パッケージ基板１２の長さＬ０の１／２よりも小さくすることもある。このとき、Ｌ１＜（１／２）×Ｌ０の関係がある。さらに、半導体チップ実装領域１０１の長さＬ１は１ｃｍ以上、パッケージ基板１２の長さＬ０は２ｃｍ以上とすることもある。
【００２１】
また、パッケージ基板１２の他方の基板表面（基板裏面）は、ＢＧＡはんだボール実装領域１０２を備える。ＢＧＡはんだボール実装領域１０２の長さは、半導体チップ実装領域１０１の長さＬ１よりも長く、パッケージ基板１２の長さＬ０よりも小さい。
【００２２】
半導体チップ実装領域１０１の長さＬ１は、空洞部１３の長さＬ３と同等または大きくする。さらに、空洞部１３の高さＨ３は、パッケージ基板１２の高さＨ０の１／２よりも小さくすることもある。このとき、Ｈ３＜（１／２）×Ｈ０の関係がある。
【００２３】
図２は、図１の実施例を上面からみた透視図である。図１の実施例と同等の要素には同一符号を付し、説明を省略する。パッケージ基板１２と半導体チップ実装領域１０１とは、それぞれ四角形に形成される。半導体チップ実装領域１０１は、パッケージ基板１２の中央部に形成される。パッケージ基板１２の一辺は２ｃｍ以上、半導体チップ実装領域１０１の一辺は１ｃｍ以上とすることもある。パッケージ基板１２の辺と、半導体チップ実装領域１０１辺とは平行に配置することもある。
【００２４】
このようなパッケージ基板１２の製造方法（図示せず）は、第１の外層板と、空洞部１３を形成した内層板と、第２の外層板とを積層して形成する。
また、第１の外層板と、犠牲領域を形成した内層板と、第２の外層板とを積層またはビルドアップし、その後、犠牲領域をエッチングして空洞部１３を形成することも可能である。
【００２５】
図３は、図１の実施例で形成したフリップチップＢＧＡパッケージの構成図であり、側面の断面図である。
【００２６】
図３の実施例の特徴は、半導体チップであるシリコンチップ１とバンプ３とアンダーフィル４とＢＧＡはんだボール５とを備える点にある。また、図３の実施例の特徴は、空洞部１３の構成にある。図３の実施例は、フリップチップ実装のフリップチップＢＧＡパッケージを形成する。図１の実施例と同等の要素には同一符号を付し、説明を省略する。
【００２７】
シリコンチップ１は、バンプ３により半導体チップ実装領域１０１にフリップチップ実装される。バンプ３は、シリコンチップ１に接合し、パッケージ基板２の一方の面に接合する。また、バンプ３は、シリコンチップ１とパッケージ基板２とを電気的に接続する。アンダーフィル４は、樹脂であり、シリコンチップ１とパッケージ基板２の一方の面にとの間に充填され、シリコンチップ１とパッケージ基板２とを接着する。
【００２８】
半導体チップ実装領域１０１には、シリコンチップ１のフリップチップ実装により、反りが生ずる。半導体チップ実装領域１０１の反りは、シリコンチップ１側に凸になる。半導体チップ実装領域１０１の反りは、シリコンチップ１の接合面と半導体チップ実装領域１０１の接合面との相対位置を維持し、バンプ３に生ずるせん断応力を低減する。
【００２９】
一方、ＢＧＡはんだボール実装領域１０２は、シリコンチップ１のフリップチップ実装による、反りは発生しない。ＢＧＡはんだボール５についての平坦性は確保される。
【００３０】
よって、空洞部１３の半導体チップ実装領域１０１側は凸形になり、空洞部１３のＢＧＡはんだボール実装領域１０２側は直線的になる。つまり、図１の実施例の空洞部１３は、シリコンチップ１のフリップチップ実装により、図３の実施例の空洞部１３のように変形する。
【００３１】
図４は、図３の実施例をマザーオード６に実装した構成図であり、側面の断面図である。熱処理等により、図３の実施例のＢＧＡはんだボール５が図４の実施例のＢＧＡはんだボール１４に変形する。
【００３２】
パッケージ基板２のＢＧＡはんだボール実装領域１０２の反りは小さく、ＢＧＡはんだボール１４の平坦性は確保される。こうして、図４の実施例において、バンプ３に生ずるせん断応力が抑制され、パッケージ基板１２の反りが抑制され、ＢＧＡはんだボール５の変形が抑制される。
【００３３】
図５は、本発明の他の実施例を示す構成図であり、側面の断面図である。図３の実施例と同等の要素には同一符号を付し、説明を省略する。
【００３４】
図５の実施例の特徴は、空洞部１３に充填される樹脂１５を備える点にある。樹脂１５は、弾性率の低い材料が好適である。例えば、樹脂１５をシリコーンとする。
【００３５】
また、図５の実施例の特徴は、樹脂内部配線１６を備える点にある。樹脂内部配線１６は樹脂１５を貫通する。樹脂内部配線１６はパッケージ基板１２の一方の基板表面と他方の基板表面とを電気的に接続する。樹脂内部配線１６はバンプ３とＢＧＡはんだボール５とを電気的に接続する。なお、樹脂内部配線１６は、一般的な基板製造プロセスを用いて作成可能である。
【００３６】
シリコンチップ１をパッケージ基板１２へ実装する際において、樹脂１５は変形する。空洞部１３に隣接する領域でＢＧＡはんだボール５側のパッケージ基板１２領域は、ほとんど変形しない。空洞部１３に隣接する領域でシリコンチップ１側のパッケージ基板１２領域は、大きく変形する。
【００３７】
よって、バンプ３に生ずるせん断応力が抑制されると共に、ＢＧＡはんだボール５の平坦性（コプラナリティ）が良好になる。また、樹脂１５の選定により、シリコンチップ１の実装特性とＢＧＡはんだボール５の平坦性とを調節できる。さらに、樹脂内部配線１６により、パッケージ基板１２内の配線密度を向上させ、パッケージ基板１２内の配線の設計自由度をひろげる。
【００３８】
したがって、図５の実施例は、図３の実施例と同様に、バンプ３に生ずるせん断応力を抑制し、パッケージ基板１２の反りを抑制し、ＢＧＡはんだボール５の変形を抑制する。
【００３９】
また、本発明は、上述の実施例に限定されることなく、その本質を逸脱しない範囲でさらに多くの変更及び変形を含むものである。
【図面の簡単な説明】
【００４０】
【図１】本発明の一実施例を示す構成図（側断面図）である。
【図２】図１の実施例の上面透視図である。
【図３】図１の実施例で形成したフリップチップＢＧＡパッケージの構成図（側断面図）である。
【図４】図３の実施例をマザーオードに実装した構成図（側断面図）である。
【図５】本発明の他の実施例を示す構成図（側断面図）である。
【図６】従来のフリップチップＢＧＡパッケージの構成図（側断面図）である。
【図７】図６の従来例をマザーオードに実装した構成図（側断面図）である。
【符号の説明】
【００４１】
１  シリコンチップ（半導体チップ）
１２  パッケージ基板（フリップチップＢＧＡ基板）
１３  空洞部
１５  樹脂
１６  樹脂内部配線
１０１  半導体チップ実装領域
１０２  ＢＧＡはんだボール実装領域
３  バンプ
４  アンダーフィル材
５，１４  ＢＧＡはんだボール
６  マザーボード
８  スティフナ
Ｌ０  パッケージ基板１２の長さ
Ｌ１  半導体チップ実装領域１０１の長さ（シリコンチップ１の長さ）
Ｈ０  パッケージ基板１２の高さ
Ｈ３  空洞部１３の高さ
【図１】
2010040890.tif 000003
【図２】
2010040890.tif 000004
【図３】
2010040890.tif 000005
【図４】
2010040890.tif 000006
【図５】
2010040890.tif 000007
【図６】
2010040890.tif 000008
【図７】
2010040890.tif 000009