(57)【要約】【課題】シームの影響を抑制し、合わせずれが発生しないプラグを形成可能な半導体装置を提供する。【解決手段】半導体基板１１上のトランジスタ１１を被う層間絶縁膜１９と、層間絶縁膜１９の上にあり、水素の拡散を抑制する層間絶縁膜２０と、層間絶縁膜１９、２０を貫通して底面がトランジスタ１４に接続され、底面及び側面にバリアメタル２４が配設され、バリアメタル２４の内側に耐酸化性のプラグメタル２６が配設され、上面中央部のシームの上端開口部にプラグメタル２６が埋め込まれたプラグ下部電極２２と、プラグ下部電極２２の上面に接して、半導体基板１１の表面に対して約８５度に立った側面を有する強誘電体膜３３と、強誘電体膜３３上に形成され、強誘電体膜３３の側面に連続して立った側面を有する上部電極３５と、層間絶縁膜２０に接触し、強誘電体膜３３及び上部電極３５の側面、上部電極３５の上面に被うバリア絶縁膜３７とを備える。【選択図】図１
2010118595.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板に形成されたトランジスタと、
前記トランジスタ上を被うように形成された第１の層間絶縁膜と、
前記第１の層間絶縁膜の上にあり、水素の拡散を抑制する第２の層間絶縁膜と、
前記第１及び第２の層間絶縁膜を貫通して底面が前記トランジスタに接続され、前記底面及び側面にバリアメタルが配設され、前記バリアメタルの内側に耐酸化性の強いメタルが配設され、上面中央部のシームまたはボイドの少なくとも上端開口部に耐酸化性の強いメタルが埋め込まれたプラグ下部電極と、
前記プラグ下部電極の上面に接して形成され、前記半導体基板の表面に対して７５度から９０度に立った側面を有する強誘電体膜と、
前記強誘電体膜上に形成され、前記強誘電体膜の側面に連続して前記半導体基板の表面に対して７５度から９０度に立った側面を有する上部電極と、
前記第２の層間絶縁膜に接触し、前記強誘電体膜の側面、前記上部電極の側面、及び前記上部電極の上面を連続的に被うバリア絶縁膜と、
を備えていること特徴とする半導体装置。
【請求項２】
前記プラグ下部電極は、シームまたはボイドの少なくとも上端開口部を埋め込んだ前記耐酸化性の強いメタルが、前記強誘電体膜の下面に接して延在して、側面の前記バリアメタルで規定される幅より大きな幅となったＴ字形を有すること特徴とする請求項１に記載の半導体装置。
【請求項３】
半導体基板と、
前記半導体基板に形成されたトランジスタと、
前記トランジスタ上を被うように形成された第１の層間絶縁膜と、
前記第１の層間絶縁膜の上にあり、水素の拡散を抑制する第２の層間絶縁膜と、
前記第１及び第２の層間絶縁膜を貫通して底面が前記トランジスタに接続され、前記底面にバリアメタルが配設され、前記バリアメタルの上に、シームまたはボイドのない耐酸化性の強いメタルが配設されたプラグ下部電極と、
前記プラグ下部電極の上面に接して形成され、前記半導体基板の表面に対して７５度から９０度に立った側面を有する強誘電体膜と、
前記強誘電体膜上に形成され、前記強誘電体膜の側面に連続して前記半導体基板の表面に対して７５度から９０度に立った側面を有する上部電極と、
前記第２の層間絶縁膜に接触し、前記強誘電体膜の側面、前記上部電極の側面、及び前記上部電極の上面を連続的に被うバリア絶縁膜と、
を備えていること特徴とする半導体装置。
【請求項４】
前記耐酸化性の強いメタルは、Ｉｒ、Ｐｔ、ＳｒＲｕＯ３、及びＩｒＯｘの内の少なくとも１つであることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
前記バリアメタルは、ＴｉＡｌＮ、ＴｉＮ、及びＷＮの内の少なくとも１つであることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、強誘電体キャパシタを有する半導体装置に関する。
【背景技術】
【０００２】
強誘電体キャパシタを用いて不揮発にデータを記憶する半導体装置（以下、ＦｅＲＡＭ（Ferroelectric Random Access Memory）ともいう）が知られている。ＦｅＲＡＭは、例えば、半導体基板上にスイッチング用のトランジスタが形成され、トランジスタの拡散層に接続されたコンタクトプラグ上に、下部電極、強誘電体膜、及び上部電極からなる強誘電体キャパシタを形成するセル構造（ＣＯＰ（Capacitor On Plug）構造）を有し、酸化または還元等を引き起こす物質の拡散を抑制するためのバリア膜等が配設された構成をなしている。
【０００３】
ＦｅＲＡＭは、高集積化の要求が高い。例えば、強誘電体キャパシタの微細化が重要となり、強誘電体キャパシタの側面を半導体基板表面に対して垂直に近い角度で加工したり、強誘電体膜の薄膜化が図られる。微細化を進めるとき、強誘電体キャパシタの特性を落とさないこと、すなわち強誘電体キャパシタの特性を劣化させる要因の排除は重要である。
【０００４】
強誘電体キャパシタの特性を劣化させる要因として、プラグに発生するシームまたはボイドがある。例えば、半導体基板の上に形成されたＢＰＳＧからなる絶縁層と、絶縁層中に形成された第１のホールの内部に形成されたＷの第１のプラグと、絶縁層の上に形成され、第１のホールと連通する第２のホールを有する絶縁性のＳｉＮからなる第１の水素バリア層と、第２のホールの内部に形成された導電性のＴｉＡｌＮからなる第２の水素バリア層よりなる第２のプラグと、第１の水素バリア層及び第２のプラグとの上に、下から順に形成されたＩｒ、ＩｒＯ、Ｐｔからなる下部電極、ＳＢＴからなる容量絶縁層、及びＰｔからなる上部電極とを備え、第１のプラグの内部には、シーム（またはボイド）が形成されており、シームの少なくとも一部には、ＳｉＮからなる絶縁性材料が埋め込まれている半導体（記憶）装置が開示されている（例えば、特許文献１参照。）。
【０００５】
開示された半導体装置は、シームまたはボイドをＳｉＮで埋め込むことにより、シームに連続する開口（スリット）が下部電極に及ばないようにして、キャパシタの特性劣化を抑える効果を有しているが、プラグを２つ、すなわち２回に分けて形成するために、微細化したときのプラグの合わせずれの発生、製造工程の増加、その結果、製造歩留の低下等の問題が発生する。
【特許文献１】特開２００６−２１０６３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、シームの影響を抑制し、合わせずれが発生しないプラグを形成可能な半導体装置を提供する。
【課題を解決するための手段】
【０００７】
本発明の一態様の半導体装置は、半導体基板と、前記半導体基板に形成されたトランジスタと、前記トランジスタ上を被うように形成された第１の層間絶縁膜と、前記第１の層間絶縁膜の上にあり、水素の拡散を抑制する第２の層間絶縁膜と、前記第１及び第２の層間絶縁膜を貫通して底面が前記トランジスタに接続され、前記底面及び側面にバリアメタルが配設され、前記バリアメタルの内側に耐酸化性の強いメタルが配設され、上面中央部のシームまたはボイドの少なくとも上端開口部に耐酸化性の強いメタルが埋め込まれたプラグ下部電極と、前記プラグ下部電極の上面に接して形成され、前記半導体基板の表面に対して７５度から９０度に立った側面を有する強誘電体膜と、前記強誘電体膜上に形成され、前記強誘電体膜の側面に連続して前記半導体基板の表面に対して７５度から９０度に立った側面を有する上部電極と、前記第２の層間絶縁膜に接触し、前記強誘電体膜の側面、前記上部電極の側面、及び前記上部電極の上面を連続的に被うバリア絶縁膜とを備えていること特徴とする。
【０００８】
また、本発明の別態様の半導体装置は、半導体基板と、前記半導体基板に形成されたトランジスタと、前記トランジスタ上を被うように形成された第１の層間絶縁膜と、前記第１の層間絶縁膜の上にあり、水素の拡散を抑制する第２の層間絶縁膜と、前記第１及び第２の層間絶縁膜を貫通して底面が前記トランジスタに接続され、前記底面にバリアメタルが配設され、前記バリアメタルの上に、シームまたはボイドのない耐酸化性の強いメタルが配設されたプラグ下部電極と、前記プラグ下部電極の上面に接して形成され、前記半導体基板の表面に対して７５度から９０度に立った側面を有する強誘電体膜と、前記強誘電体膜上に形成され、前記強誘電体膜の側面に連続して前記半導体基板の表面に対して７５度から９０度に立った側面を有する上部電極と、前記第２の層間絶縁膜に接触し、前記強誘電体膜の側面、前記上部電極の側面、及び前記上部電極の上面を連続的に被うバリア絶縁膜とを備えていること特徴とする。
【発明の効果】
【０００９】
本発明によれば、シームの影響を抑制し、合わせずれが発生しないプラグを形成可能な半導体装置を提供することが可能である。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施例について、図面を参照しながら説明する。各図では、同一の構成要素には同一の符号を付す。
【実施例１】
【００１１】
本発明の実施例１に係る半導体装置について、図１乃至図３を参照しながら説明する。図１は半導体装置の構造を模式的に示す断面図である。図２はプラグ下部電極に焦点を当てた半導体装置の製造方法を工程順に模式的に示す断面図である。図３は、図２に続く半導体装置の製造方法を工程順に模式的に示す断面図である。なお、半導体基板の表面において、半導体基板から離れる方向を上または上方向として説明する。
【００１２】
図１に示すように、半導体装置１は、半導体基板１１、半導体基板１１上に形成されたスイッチング用のトランジスタ１４、トランジスタ１４上を被うように形成された層間絶縁膜１９、２０、層間絶縁膜１９、２０を貫通するコンタクトプラグ機能を有するプラグ下部電極２２、側面が垂直に近い強誘電体膜３３及び上部電極３５を有する強誘電体キャパシタ３１を備えている。層間絶縁膜１９は少なくとも一部にシリコン酸化膜を有し、層間絶縁膜２０はバリア性の高い絶縁膜、強誘電体膜３３の側面と上部電極３５の側面及び上面はバリア絶縁膜３７で被われている。半導体装置１は、その他のプラグ、配線等を有するが図１では省略されている。
【００１３】
半導体基板１１は、例えば、ｐ型の素子形成領域を有するシリコン基板である。半導体基板１１表面の素子形成領域に、ソースまたはドレインとなるｎ型の拡散層１５が離間して形成され、対をなす拡散層１５の離間した部分の上部にゲート絶縁膜１６を介してゲート電極１７が形成されてトランジスタ１４が構成されている。拡散層１５は、素子分離領域１２で分離されている。なお、半導体基板１１は、例えば、ｎ型の素子形成領域に、ｐ型の拡散層１５という構成であっても差し支えない。
【００１４】
層間絶縁膜１９は、例えば、シリコン酸化膜（ＳｉＯｘ、例えば、ＳｉＯ２）を有する膜であり、トランジスタ１４及び素子分離領域１２の表面等を被い、埋め込んでいる。層間絶縁膜２０は、例えば、アルミニウム酸化膜（Ａｌ２Ｏ３）であり、強誘電体膜３３の成分元素等の層間絶縁膜１９等のある下方への拡散、及び水素の拡散等を抑制または防止することが可能である。なお、層間絶縁膜１９は、シリコン酸化膜の他に、Ａｌ２Ｏ３、及びジルコニウム酸化膜（ＺｒＯ２）等の単層膜、またはこれらの内の少なくとも２つからなる積層膜とすることが可能で、層間絶縁膜２０は、Ａｌ２Ｏ３の他、ＺｒＯ２、チタン酸化膜（ＴｉＯ２）、及びシリコン窒化膜（ＳｉＮｘ）等の単層膜、またはこれらの内の少なくとも２つからなる積層膜とすることが可能である。ここで、化学式のｘ等は、それぞれ、組成比１％以上の含有量であることを示し、以下、同様とする。
【００１５】
プラグ下部電極２２は、下端でトランジスタ１４の拡散層１５と接続し、上端で強誘電体キャパシタ３１の強誘電体膜３３と接触し、コンタクトプラグと下部電極との機能を有している。半導体基板１１の表面に平行な断面形状は、角の取れた矩形の他、円または楕円等が可能である。半導体基板１１の表面に垂直な断面形状は、矩形の他、下端ほど幅が小さい傾斜の台形等が可能である。
【００１６】
プラグ下部電極２２は、下端部に比較的厚く、側面に下端部より薄いチタンアルミニウム窒化膜（ＴｉＡｌＮ）からなるバリアメタル２４が配設されている。プラグ下部電極２２の内部は、つまり、バリアメタル２４で被われて、イリジウム（Ｉｒ）からなるプラグメタル２６が配設されている。なお、拡散層１５とＴｉＡｌＮとの間にチタン（Ｔｉ）を堆積することは可能である。また、プラグ下部電極２２の内部は、耐酸化性の強いＩｒ、白金（Ｐｔ）、ストロンチウムルテニウム酸化膜（ＳｒＲｕＯ３）、及びイリジウム酸化膜（ＩｒＯｘ、例えば、ＩｒＯ２）のいずれか１つからなる材料等が配設可能であり、また、Ｉｒ、Ｐｔ、ＳｒＲｕＯ３、及びＩｒＯｘの内の少なくとも２つからなる材料等が配設可能である。また、バリアメタル２４は、ＴｉＡｌＮの他、ＴｉＮ及びＷＮ等が可能である。
【００１７】
プラグメタル２６は、下端部を除き、側面からほぼ等距離にある中央部に、Ｉｒが充填されていない領域を有するボイドまたは合わせ目となるシーム（以下、両者を合わせてシーム２７という）を有している。シーム２７は、プラグメタル２６と同様なＩｒで、少なくとも上端部が充填されている。つまり、シーム２７は、プラグメタル２６の上面で開口が閉じられている。
【００１８】
強誘電体膜３３は、チタン酸ジルコン酸鉛（Ｐｂ（ＺｒｘＴｉ１−ｘ）Ｏ３、ＰＺＴ）からなり、上面が面一に平坦化されたプラグ下部電極２２及び層間絶縁膜２０の上に配設されている。上部電極３５は、ＳｒＲｕＯ３及びＩｒＯ２の積層からなり、強誘電体膜３３の上に配設されている。強誘電体膜３３及び上部電極３５は、半導体基板１１の表面に対してほぼ７５度から９０度に立った側面を有して、占有面積の縮小が図られている。
【００１９】
バリア絶縁膜３７は、Ａｌ２Ｏ３からなり、層間絶縁膜２０の上面、強誘電体膜３３及び上部電極３５の側面、及び上部電極３５の上面を被っている。層間絶縁膜２０の上面は、強誘電体膜３３のない領域では、強誘電体膜３３の下面より半導体基板１１の側に少し下がっている。バリア絶縁膜３７は、上面をシリコン酸化膜からなる層間絶縁膜３９で被われている。
【００２０】
上部電極３５は、上面で、バリア絶縁膜３７及び層間絶縁膜３９を貫通するアルミニウム（Ａｌ）からなるビアプラグ４１に接続され、ビアプラグ４１は、プレート線４３に接続されている。ビアプラグ４１は、Ａｌの他に、タングステン（Ｗ）、Ｉｒ等が可能である。
【００２１】
次に、半導体装置１の製造方法について説明する。図２（ａ）に示すように、半導体基板１１上のトランジスタ１４の形成、層間絶縁膜１９、２０の堆積、プラグ下部電極２２のための開口等は、周知の方法で行われる。その後、プラグ下部電極２２のための開口に、ＳｉＰ（Self-ionized Plasma）型のスパッタリング法またはＣＶＤ法により、ＴｉＡｌＮからなるバリアメタル２４を堆積後、ＣＶＤ法により、Ｉｒからなるプラグメタル２６ａを堆積する。プラグメタル２６ａの膜厚は、例えば、プラグ下部電極２２の幅の２／３程度とし、プラグ下部電極２２の幅の中央部に、シーム２７が形成される。
【００２２】
図２（ｂ）に示すように、プラグメタル２６ａは、ＣＭＰ（Chemical Mechanical Polishing）法により、層間絶縁膜２０の上面と面一になるように加工される。加工されたプラグメタル２６ａの上面は、シーム２７の開口が堆積時より大きくなる場合が多い。
【００２３】
図２（ｃ）に示すように、プラグメタル２６ａ及び層間絶縁膜２０の上面に、スパッタリング法またはＣＶＤ法により、Ｉｒからなる埋込メタル２９ａを堆積する。平坦化されたプラグメタル２６ａの上面から、シーム２７の中に少し下がった開口、すなわちシーム２７の上端部は、少なくとも、Ｉｒからなる埋込メタル２９ａで埋め込まれる。
【００２４】
図３（ａ）に示すように、埋込メタル２９ａは、ＣＭＰ法により、層間絶縁膜２０の上面と面一になるように加工される。シーム２７の上端部が埋め込まれた層間絶縁膜２０の上面と面一のプラグ下部電極２２が形成される。
【００２５】
図３（ｂ）に示すように、層間絶縁膜２０及びプラグ下部電極２２の上に、ＣＶＤ法により、ＰＺＴからなる強誘電体膜３３ａ、その上に、ＳｒＲｕＯ３及びＩｒＯ２の積層された上部電極膜３５ａが堆積される。
【００２６】
図３（ｃ）に示すように、パターニングされたシリコン酸化膜マスク（図示略）を用いて、例えば、３５０℃の高温ＲＩＥ（Reactive Ion Etching）法により、上部電極膜３５ａ及び強誘電体膜３３ａを、順次エッチングして、上部電極３５及び強誘電体膜３３を形成する。上部電極３５及び強誘電体膜３３の側面は、例えば、半導体基板１１の表面に対して約８５度の傾斜を有する。強誘電体膜３３に接していない層間絶縁膜２０の上面は少しエッチングされて、後退する。
【００２７】
その後は、図示を省略するが、層間絶縁膜２０、上部電極３５、及び強誘電体膜３３の上に、ＡＬＤ（Atomic Layer Deposition）法により、Ａｌ２Ｏ３からなるバリア絶縁膜３７が堆積され、バリア絶縁膜３７の上に、シリコン酸化膜からなる層間絶縁膜３９が堆積される。そして、図１に示すように、層間絶縁膜３９及びバリア絶縁膜３７を貫通して、ビアプラグ４１が形成され、ビアプラグ４１に接続するプレート線４３が配設される。その後、周知の配線工程等を経て、半導体装置１が完成する。
【００２８】
上述したように、半導体装置１は、層間絶縁膜１９及びバリア膜である層間絶縁膜２０を貫通してトランジスタ１４に接続され、底面及び側面にバリアメタル２４が配設され、バリアメタル２４の内側に耐酸化性の強いメタルが配設され、上面中央部のシーム２７の少なくとも上端開口に耐酸化性の強いメタルが埋め込まれたコンタクトプラグであるプラグ下部電極２２、コンタクトプラグ２２上に形成され、半導体基板１１に対して７５度から９０度に立った側面を有する強誘電体膜３３、強誘電体膜３３上に形成され、強誘電体膜３３の側面に連続して半導体基板１１に対して７５度から９０度に立った側面を有する上部電極３５、並びに、層間絶縁膜２０に接触し、強誘電体膜３３及び上部電極３５の側面、及び上部電極３５の上面を連続的に被うバリア絶縁膜３７を備えている。
【００２９】
半導体装置１は、コンタクトプラグであって、強誘電体キャパシタ３１の下部電極をなすプラグ下部電極２２を有している。プラグ下部電極２２は、一度の貫通孔形成工程によって加工されるので、プラグ下部電極２２が合わせずれを生じることがなく、合わせずれに起因する特性不良等を起こすことはない。
【００３０】
プラグ下部電極２２は、シーム２７の上端開口が埋め込まれて上面が平坦面をなしているので、シーム２７に連続する開口が強誘電体膜３３に及ぶことはない。従って、強誘電体膜３３は、開口に起因する結晶性の悪化を抑制でき、設定された容量を有する強誘電体キャパシタ３１を安定的に得ることが可能となる。
【００３１】
Ｉｒを有するプラグ下部電極２２は、貫通孔の中に堆積して成型されるので、高温ＲＩＥ法によって加工されることはなく、従って、従来、下部電極を高温ＲＩＥ加工する時に発生して、強誘電体キャパシタの側面に付着する残渣を抑制することが可能となる。その結果、強誘電体キャパシタ３１のリークは、低減され得る。また、Ｉｒは、耐酸化性が強く化学的に安定なので強誘電体膜３３を成膜するときに、成膜雰囲気中においても反応が抑制される。
【００３２】
強誘電体キャパシタ３１の層間絶縁膜２０より上側の側面は、強誘電体膜３３及び上部電極３５で構成されているので、高温ＲＩＥ法によって、側面に凹部を形成するサイドエッチングの発生が抑制される。従って、強誘電体膜３３及び上部電極３５の側面等に堆積するバリア絶縁膜３７は、膜厚が極端に薄くなるような箇所はなくなり、水素等の拡散防止効果が安定的に得られる。
【実施例２】
【００３３】
本発明の実施例２に係る半導体装置について、図４を参照しながら説明する。図４は半導体装置の構造を模式的に示す断面図である。実施例１の半導体装置１とは、プラグ下部電極の埋込メタルを厚くして強誘電体膜の下面の拡がりに合わせてある点が異なる。なお、実施例１と同一構成部分には同一の符号を付して、その説明は省略する。
【００３４】
図４に示すように、半導体装置２は、強誘電体キャパシタ５３のプラグ下部電極５１の上面に、シーム２７の開口を塞ぐための埋込メタルに連続したＩｒからなる板状をなす埋込メタル板３０が配設されている。埋込メタル板３０の板厚は、約５０ｎｍ乃至それ以下である。埋込メタル板３０がある以外は、実施例１の強誘電体キャパシタ３１と同様である。なお、埋込メタル板３０は、実施例１の埋込メタル２９の上に、Ｉｒからなる板を堆積した構成とすることは可能である。
【００３５】
次に、半導体装置２の製造方法について説明する。実施例１の半導体装置１と同様な工程により、図２（ｃ）に示す工程まで進める。このとき、層間絶縁膜２０上の埋込メタル２９ａの膜厚を約５０ｎｍとする。プラグメタル２６ａの上面から、シーム２７の中に少し下がった開口、すなわちシーム２７の上端部は、少なくとも、Ｉｒからなる埋込メタル２９ａで埋め込まれ、埋込メタル２９ａの上面はほぼ平坦なる。なお、層間絶縁膜２０上の埋込メタル２９ａの膜厚を約５０ｎｍより厚く堆積し、その後、ＣＭＰ法等で約５０ｎｍ乃至それ以下に加工することは可能である。
【００３６】
実施例１の図３（ａ）に示す工程と同様な工程を経ることなく、すなわち、埋込メタル２９ａを上面に残した状態で、図３（ｂ）に示すように、埋込メタル２９ａの上に、ＰＺＴからなる強誘電体膜３３ａ、その上に、ＳｒＲｕＯ３及びＩｒＯ２の積層された上部電極膜３５ａが堆積される。なお、実施例１の図３（ａ）に示す工程と同様な工程を経て、つまり、埋込メタル２９ａは、ＣＭＰ法により、層間絶縁膜２０の上面と面一になるように加工され、その後、膜厚約５０ｎｍのＩｒを板状に堆積して、シーム２７の開口を塞ぐための埋込メタルと板状のＩｒを合わせて埋込メタル板３０を形成することは可能である。
【００３７】
実施例１の図３（ｃ）に示す工程と同様に、３５０℃の高温ＲＩＥ法により、上部電極膜３５ａ及び強誘電体膜３３ａを、その後、埋込メタル２９ａを順次エッチングする。以降の工程は、実施例１の半導体装置１と同様であり、強誘電体キャパシタ５３を有する半導体装置２が完成する。
【００３８】
半導体装置２は、強誘電体膜３３の下面に接して、従来の半導体装置の下部電極よりかなり薄い（例えば、約１／３乃至それ以下）埋込メタル板３０を有しているので、埋込メタル板３０を高温ＲＩＥ加工する時に、実施例１の半導体装置１と比較して、強誘電体キャパシタの側面に付着する残渣が発生する。しかしながら、埋込メタル板３０が薄いので、残渣の量は比較的少なく、強誘電体キャパシタ３１のリークは、比較的少なく維持される。一方、強誘電体キャパシタ３１の下部電極の面積が、実施例１の半導体装置１より大きくなるので、容量を大きくすることが可能となり、半導体装置２は、信号量の増大等の特性向上が可能である。
【００３９】
半導体装置２は、その他に、実施例１の半導体装置１が有する効果を同様に有している。
【実施例３】
【００４０】
本発明の実施例３に係る半導体装置について、図５及び図６を参照しながら説明する。図５は半導体装置の構造を模式的に示す断面図である。図６はプラグ下部電極に焦点を当てた半導体装置の製造方法を工程順に模式的に示す断面図である。実施例１の半導体装置１とは、プラグ下部電極がシームを有していない点が異なる。なお、実施例１及び２と同一構成部分には同一の符号を付して、その説明は省略する。
【００４１】
図５に示すように、プラグ下部電極７１は、下端部に比較的厚い、つまり実施例１のバリアメタル２４の底面と同程度の厚さのＴｉ及びＴｉＡｌＮからなるバリアメタル７３が配設され、バリアメタル７３の上に、Ｉｒからなるプラグメタル７５が配設されている。プラグメタル７５は、後述するように、実施例１及び２とは異なり、アスペクト比が比較的大きい開口に埋め込み形成されないので、シームが生じることはない。プラグ下部電極７１の半導体基板１１の表面に平行な断面形状は、角の取れた矩形の他、円または楕円等が可能である。半導体基板１１の表面に垂直な断面形状は、上端ほど幅が小さい傾斜の台形の他、矩形等が可能である。
【００４２】
次に、半導体装置３の製造方法について説明する。実施例１の半導体装置１の工程とは、先にプラグ下部電極の概略形状を形成し、その後、積層構造の層間絶縁膜で埋め込む点が主な違いである。
【００４３】
図６（ａ）に示すように、半導体基板１１上のトランジスタ１４形成の後、トランジスタ１４を被うように半導体基板１１上に、Ｔｉ及びＴｉＡｌＮからなるバリアメタル７３ａ、その上に、Ｉｒからなるプラグメタル７５ａを堆積する。
【００４４】
図６（ｂ）に示すように、パターニングされたＡｌ２Ｏ３マスク（図示略）を用いて、ＲＩＥ法により、プラグメタル７５ａを、次に、バリアメタル７３ａを、上端ほど幅または径の小さい柱状体となるように加工する。その後、マスクは除去される。
【００４５】
図６（ｃ）に示すように、柱状体となったバリアメタル７３及びプラグメタル７５は、まず、層間絶縁膜７７で埋め込まれて、その後、例えば、表面が平坦化されて、つぎに、ＲＩＥ法により、プラグメタル７５の上面より下がった位置に表面が来るように加工され、その後、層間絶縁膜７９で埋め込まれた後、例えば、ＣＭＰ法で、層間絶縁膜７９とプラグメタル７５の上面が面一となるように平坦化される。層間絶縁膜７７、７９は、実施例１の層間絶縁膜１９、２０にそれぞれ対応する材料構成とすることが可能である。
【００４６】
図６（ｃ）に示された断面構造は、実施例１の図３（ａ）に示された断面構造と対応する。従って、以降の工程は、実施例１の半導体装置１と同様であり、強誘電体キャパシタ８１を有する半導体装置３が完成する。
【００４７】
半導体装置３は、実施例１とは異なり、バリアメタル７３及びプラグメタル７５となる膜を堆積した後、プラグ状に加工するので、シームが生じることはない。従って、強誘電体膜３３は、プラグメタル７５の上のシームに起因する結晶性の悪化は全くなく、実施例１に比較して、相対的に結晶性のよいものとなり、設定された容量を有する強誘電体キャパシタ８１をより一層安定的に得ることが可能となる。
【００４８】
半導体装置３は、その他に、実施例１の半導体装置１が有する効果を同様に有している。
【００４９】
本発明は、上述した実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で、種々、変形して実施することができる。
【００５０】
例えば、実施例では、スイッチング用のトランジスタ、プラグ下部電極、及び強誘電体キャパシタの構成として示したが、この構成が、トランジスタと強誘電体キャパシタを並列接続したものを、複数個直列接続してセルアレイブロックを構成したチェーン型ＦｅＲＡＭ（ＣｈａｉｎＦｅＲＡＭＴＭ）等に適用されることは可能である。
【００５１】
また、実施例では、強誘電体膜として、ＰＺＴ膜を用いる例を示したが、他のペロブスカイト型結晶構造を有する層状酸化物強誘電体、例えばＰＺＬＴ（（Ｐｂ，Ｌａ）ｘ（Ｚｒ，Ｔｉ）１−ｘＯ３）や、ＳＢＴ（ＳｒＢｉ２Ｔａ２Ｏ９）等を用いることは可能である。
【００５２】
本発明は、以下の付記に記載されているような構成が考えられる。  
（付記１）  半導体基板と、前記半導体基板に形成されたトランジスタと、前記トランジスタ上を被うように形成された第１の層間絶縁膜と、前記第１の層間絶縁膜の上にあり、水素の拡散を抑制する第２の層間絶縁膜と、前記第１及び第２の層間絶縁膜を貫通して底面が前記トランジスタに接続され、前記底面及び側面にバリアメタルが配設され、前記バリアメタルの内側に耐酸化性の強いメタルが配設され、上面中央部のシームまたはボイドの少なくとも上端開口部に耐酸化性の強いメタルが埋め込まれたプラグ下部電極と、前記プラグ下部電極の上面に接して形成され、前記半導体基板の表面に対して７５度から９０度に立った側面を有する強誘電体膜と、前記強誘電体膜上に形成され、前記強誘電体膜の側面に連続して前記半導体基板の表面に対して７５度から９０度に立った側面を有する上部電極と、前記第２の層間絶縁膜に接触し、前記強誘電体膜の側面、前記上部電極の側面、及び前記上部電極の上面を連続的に被うバリア絶縁膜とを備えている半導体装置。
【００５３】
（付記２）  前記第２の層間絶縁膜は、Ａｌ２Ｏ３、ＺｒＯ２、ＴｉＯ２、及びＳｉＮｘの単層膜またはこれらの内の少なくとも２つからなる積層膜である付記１に記載の半導体装置。
【００５４】
（付記３）  前記第１の層間絶縁膜は、ＳｉＯ２、Ａｌ２Ｏ３、及びＺｒＯ２の単層膜またはこれらの内の少なくとも２つからなる積層膜である付記１に記載の半導体装置。
【図面の簡単な説明】
【００５５】
【図１】本発明の実施例１に係る半導体装置の構造を模式的に示す断面図。
【図２】本発明の実施例１に係る半導体装置のプラグ下部電極に焦点を当てた製造方法を工程順に模式的に示す断面図。
【図３】本発明の実施例１に係る半導体装置の図２に続く製造方法を工程順に模式的に示す断面図。
【図４】本発明の実施例２に係る半導体装置の構造を模式的に示す断面図。
【図５】本発明の実施例３に係る半導体装置の構造を模式的に示す断面図。
【図６】本発明の実施例３に係る半導体装置のプラグ下部電極に焦点を当てた製造方法を工程順に模式的に示す断面図。
【符号の説明】
【００５６】
１、２、３  半導体装置
１１  半導体基板
１２  素子分離領域
１４  トランジスタ
１５  拡散層
１６ゲート絶縁膜
１７  ゲート電極
１９、２０、３９、７７、７９  層間絶縁膜
２２、５１、７１  プラグ下部電極
２４、７３、７３ａ  バリアメタル
２６、２６ａ、７５、７５ａ  プラグメタル
２７  シーム
２９、２９ａ  埋込メタル
３０  埋込メタル板
３１、５３、８１  強誘電体キャパシタ
３３、３３ａ  強誘電体膜
３５、３５ａ  上部電極
３７  バリア絶縁膜
４１  ビアプラグ
４３  プレート配線
【図１】
2010118595.tif 000003
【図２】
2010118595.tif 000004
【図３】
2010118595.tif 000005
【図４】
2010118595.tif 000006
【図５】
2010118595.tif 000007
【図６】
2010118595.tif 000008