(57)【要約】【課題】本発明は、半導体ウエハの検査時にショット効率を高めることが可能なプローブカードを提供する。【解決手段】複数のプローブが配置されたプローブ基板を有するプローブカードにおいて、上記プローブ基板に設定された六角形のプローブ配置領域内に複数のプローブを配置する。【選択図】図２
2010010153.tif 000002
【特許請求の範囲】
【請求項１】
複数のプローブが配置されたプローブ基板を有するプローブカードであって、上記プローブ基板に設定された六角形のプローブ配置領域内に、複数のプローブが配置されていることを特徴とするプローブカード。
【請求項２】
プローブカードを用いた半導体ウエハ上のチップの検査方法であって、
初めに上記半導体ウエハの中心にプローブカードの中心を合わせて上記半導体ウエハ上に格子状に配置された複数のチップを検査し、その後、初めに検査したチップの周囲にある残りのチップを、上記プローブカードの中心の軌跡が六角形となるように上記プローブカードを６回移動させて検査することを特徴とする半導体ウエハ上のチップの検査方法。
【請求項３】
プローブカードを用いた半導体ウエハ上のチップの検査方法であって、
初めに上記半導体ウエハ上の任意のチップにプローブカードの中心を合わせて上記半導体ウエハ上に格子状に配置された複数のチップを検査し、その後、初めに検査したチップの周囲にある残りのチップを順次検査した結果、検査中の上記プローブカードの中心を結ぶと六角形が形成されていることを特徴とする半導体ウエハ上のチップの検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ウエハ上のチップの検査に用いるプローブカードおよび半導体ウエハ上のチップの検査方法に関する。
【背景技術】
【０００２】
半導体ウエハに形成されたチップの検査はプローブカードを用いて行うが、複数のチップを同時に検査するために、プローブカードには上記チップの配置に合わせて複数のプローブが配置されている。上記半導体ウエハ上にチップは格子状に配置されており、上記チップの配置に対応するようにプローブ搭載領域内にプローブの配置領域を設定するが、一度に全部のチップを検査することができない場合、ウエハとプローブカードの相対的な移動と検査を繰り返して、ウエハ上の全チップの検査を行う。この検査を効率的に行うためには、プローブの配置領域を適切に設定する必要がある。
【０００３】
従来のプローブカード（例えば特許文献１に記載のプローブカード）では、プローブの配置領域を矩形に設定し、格子状に配置されたチップを複数回のショットで検査する。この矩形の大きさと、検査対象の半導体ウエハの大きさによって、ショット数が決まってくる。例えば図５に示すように、直径３００ｍｍの半導体ウエハ１０に、直径１５０ｍｍのプローブ搭載可能な領域１４を有するプローブ基板１２を備えたプローブカードを用いる場合、プローブ搭載可能な領域１４内に収まる正方形は、一辺が１０６ｍｍとなる。
【０００４】
よって、プローブ配置領域１３を１辺が１０６ｍｍの正方形として、この正方形のプローブ配置領域１３内にプローブを配置したプローブカードで検査を行う場合、図６に示すように、１個の半導体ウエハの検査には９ショット必要となる。
【特許文献１】特開２００１−１１８８８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
このように９ショットで検査を行う場合、中央のショットでは、プローブカードに配置された全てのプローブを用いて対象となるチップの検査を行うが、その他のショットでは、検査対象となるチップが存在しないプローブが多数生じてくる。このような検査対象が存在しないプローブの数が増えると、ショット効率が低下し、検査効率を悪化させる結果となる。
【０００６】
従って本発明では、１ショットで検査できるチップ数を増やすことによりショット効率を高めて、より少ないショット数で検査を行うことが可能なプローブカードおよび半導体ウエハ上のチップの検査方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明のプローブカードは、複数のプローブが配置されたプローブ基板を有するプローブカードであって、上記プローブ基板に設定された六角形のプローブ配置領域内に、複数のプローブが配置されていることを特徴とする。
【０００８】
本発明の半導体ウエハ上のチップの検査方法は、プローブカードを用いた検査方法であって、初めに上記半導体ウエハの中心にプローブカードの中心を合わせて上記半導体ウエハ上に格子状に配置された複数のチップを検査し、その後、初めに検査したチップの周囲にある残りのチップを、上記プローブカードの中心の軌跡が六角形となるように上記プローブカードを６回移動させて検査することを特徴とする。
【０００９】
あるいは、本発明の半導体ウエハ上のチップの検査方法は、プローブカードを用いた半導体ウエハ上のチップの検査方法であって、初めに上記半導体ウエハ上の任意のチップにプローブカードの中心を合わせて上記半導体ウエハ上に格子状に配置された複数のチップを検査し、その後、初めに検査したチップの周囲にある残りのチップを順次検査した結果、検査中の上記プローブカードの中心を結ぶと六角形が形成されていることを特徴とする。
【発明の効果】
【００１０】
本発明のプローブカードは、複数のプローブが配置されたプローブ基板を有するプローブカードであって、上記プローブ基板に設定された六角形のプローブ配置領域内に、複数のプローブが配置されていることにより、１ショットで検査できるチップの数が増加し、効率的に半導体ウエハのチップの検査を行うことが可能となる。
【００１１】
本発明の半導体ウエハ上のチップの検査方法は、プローブカードを用いた検査方法であって、初めに上記半導体ウエハの中心にプローブカードの中心を合わせて上記半導体ウエハ上に格子状に配置された複数のチップを検査し、その後、初めに検査したチップの周囲にある残りのチップを、上記プローブカードの中心の軌跡が六角形となるように上記プローブカードを６回移動させて検査することによって、効率的に全てのチップを検査することが可能となる。
【００１２】
あるいは、本発明の半導体ウエハ上のチップの検査方法は、プローブカードを用いた半導体ウエハ上のチップの検査方法であって、初めに上記半導体ウエハ上の任意のチップにプローブカードの中心を合わせて上記半導体ウエハ上に格子状に配置された複数のチップを検査し、その後、初めに検査したチップの周囲にある残りのチップを順次検査した結果、検査中の上記プローブカードの中心を結ぶと六角形が形成されていることによって、効率的に全てのチップを検査することが可能となる。
【発明を実施するための最良の形態】
【００１３】
本発明の半導体ウエハの検査に用いるプローブカード１について以下に詳しく説明を行う。図１に示すのが本発明のプローブカードの概略断面図である。
【００１４】
図１に示すように、本発明のプローブカード１は、プローバーに水平に装着され、テスター装置と繋がれており、図１に示すように、プローブ４が設けられたプローブ基板３、メイン基板２、および上記プローブ基板３とメイン基板２を接続するＩＣピン５を備え、さらに、上記メイン基板２を補強するための補強板６を備える。
【００１５】
上記メイン基板１１は一般的には円形状で、上記テスター装置との間で信号入力を行うための外部端子７を有している。基板としては例えばガラスエポキシを主成分とする多層プリント回路基板（ＰＣＢ：Ｐｒｉｎｔ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ）が用いられる。また、上記補強板６は例えばステンレス製の構造物で、メイン基板２の片面に密着されて、上記メイン基板２を補強する働きを行う。
【００１６】
上記プローブ基板３と上記メイン基板２は、上記ＩＣピン１によって接続され上記メイン基板２から上記プローブ４への導通が確保される。
【００１７】
上記プローブ基板３には、複数のプローブ４が配置されているが、図２に示すように、上記プローブ基板３に六角形のプローブ配置領域８を設定し、上記プローブ配置領域８内に複数のプローブ４を配置する。
【００１８】
実施例を用いて、六角形のプローブ配置領域８について詳しく説明する。実施例では、検査対象を直径３００ｍｍの半導体ウエハ１０に設定し、プローブカード１は、上記プローブ基板３におけるプローブ搭載可能な領域９を直径１５０ｍｍとした場合について説明する。
【００１９】
図２に示すように、直径１５０ｍｍのプローブ搭載可能な領域９内に正六角形のプローブ配置領域８を設ける場合、上記プローブ配置領域８の最大の大きさは一辺の長さが７５ｍｍの正六角形となる。このような正六角形のプローブ配置領域８内に、複数のプローブ４を検査対象となる上記半導体ウエハに設けられたチップに対応するように配置する。
【００２０】
このようにして上記プローブ配置領域８を設定し複数のプローブ４を配置した上記プローブカード１を用いて、上記半導体ウエハ１０のチップ１１を検査する場合、図３に示すように、７ショット必要となる。従来の正方形のプローブ配置領域１３の場合は、図６に示すように、同じ大きさの半導体ウエハ１０を検査するのに９ショット必要であったことから、２ショットの削減が可能となる。
【００２１】
このようにショット数が削減できるということは、ショット効率が向上している結果であり、１ショットで検査できるチップの個数が増えていると言うことである。次に、１ショットでいくつのチップ１１が検査できるのかを説明する。
【００２２】
図４は１ショットで検査の対象となるチップ１１に１から順に番号を振った図であり、図４に示すように、正六角形のプローブ配置領域８によって１ショットで検査できる半導体ウエハ１０のチップ１１の数は３０個となる。これは従来の正方形のプローブ配置領域１３では、図７に示すように２０個であったのと比較すると１０個の増加となる。
【００２３】
このように本発明では上記プローブ配置領域８を六角形とすることにより、同じ大きさのプローブ搭載可能な領域であっても、１度に検査できるチップ数を増加させ、１個の半導体ウエハの全てのチップを検査するのに必要なショット数を削減することが可能となり、効率的に半導体ウエハの検査を行うことが可能となる。
【００２４】
さらに、本発明の半導体ウエハ上のチップの検査方法について図３を用いて詳しく説明する。本発明の検査方法では、図２に示すような中心１５を有するプローブカード１を用いて、図３に示すように、上記チップ１１を７個の六角形の領域に分けて検査を行う。
【００２５】
まず初めに、上記プローブカード１の中心１５と上記半導体ウエハ１０の中心を合わせて、図３の７個の六角形のうち中心の六角形の領域内（網掛けしている範囲内）のチップ１１の検査を行う。
【００２６】
次に、周囲の残り６個の六角形の領域にあるチップ１１を検査する。例えば、最初の検査領域の右隣にある六角形の領域内のチップ１１を検査する。その後は、時計回りに順に残り５個の領域を順に検査していく。このようにして、順番に上記チップ１１を検査していくと、上記プローブカード１の中心１５の軌跡は、図３に破線で示すような六角形を描くこととなる。
【００２７】
このようにプローブカード１の中心１５が六角形を描くような順番で半導体ウエハ上のチップの検査を行うことによって、従来と比べてより効率的な検査を行うことができる。
【００２８】
また、最初に図３における上段の２個の六角形の領域を左から右に検査を行い、次に中段の３個の六角形の領域を右から左に検査を行って、最後に下段の２個の六角形の領域を左から右に検査を行うようにしてもよい。このような順番で検査を行うとプローブカード１の移動距離が少なくて済む。どのような順番で検査を行ったとしても、検査中の上記プローブカード１の中心１５を繋ぐと六角形が形成されることが本発明の特徴である。
【００２９】
なお、上記実施形態ではプローブカード１を移動させているが、プローブカード１を固定して、半導体ウエハ１０を、検査中の中心点を繋ぐと六角形が形成されるように移動させても同様の効果が得られる。
【図面の簡単な説明】
【００３０】
【図１】本発明のプローブカードの概略断面図である。
【図２】プローブ基板にプローブ配置領域を明示した平面図である。
【図３】半導体ウエハを検査する時にショット数を示す平面図である。
【図４】半導体ウエハの平面図であり、チップに１ショット毎に番号を付けた図である。
【図５】従来のプローブカードのプローブ配置領域を明示したプローブ基板の平面図である。
【図６】従来のプローブカードで半導体ウエハを検査する時のショット数を示す平面図である。
【図７】従来のプローブカードを用いた場合の半導体ウエハの平面図であり、チップに１ショット毎に番号を付けた図である。
【符号の説明】
【００３１】
１    プローブ
２    メイン基板
３    プローブ基板
４    プローブ
５    ＩＣピン
６    補強板
７    外部端子
８    プローブ配置領域
９    プローブ搭載可能な領域
１０  半導体ウエハ
１１  チップ
１２  プローブ基板
１３  プローブ配置領域
１４  プローブ搭載可能な領域
１５  プローブカードの中心
【図１】
2010010153.tif 000003
【図２】
2010010153.tif 000004
【図３】
2010010153.tif 000005
【図４】
2010010153.tif 000006
【図５】
2010010153.tif 000007
【図６】
2010010153.tif 000008
【図７】
2010010153.tif 000009