(57)【要約】【課題】過充電や過放電から蓄電体を保護し、更には過充電保護用や過放電保護用のスイッチング素子の導通故障を検出することもできる蓄電体保護回路を提供する。【解決手段】電圧調整用抵抗Ｒｌと第１のＦＥＴ１とを直列に接続した回路を、蓄電体４に対して並列に接続し、制御ＩＣ３とＮＯＴ回路１３からなる充電制御手段では蓄電体４の電圧が、蓄電体４の過充電検出電圧である上限電圧以上になったとき第１のＦＥＴ１を導通状態にするように構成する。また、第２のＦＥＴ２を蓄電体４に対して直列に接続し、制御ＩＣ３では蓄電体４の電圧が、蓄電体４の過放電検出電圧である下限電圧（２．２Ｖ）以下になったとき、第２のＦＥＴ２を非導通状態にするように構成する。更には、第１のＦＥＴ１の導通故障を検出するＦＥＴ故障検出回路と、第２のＦＥＴ２の導通故障を検出するＦＥＴ故障検出回路とを備えた構成とする。【選択図】図１
2010051083.tif 000002
【特許請求の範囲】
【請求項１】
電圧調整用抵抗と過充電保護用のスイッチング素子とを直列に接続した回路を、蓄電体に対して並列に接続するとともに、前記過充電保護用のスイッチング素子へスイッチング制御信号を出力する充電制御手段を備え、
この充電制御手段では前記蓄電体の電圧を監視して、前記蓄電体の電圧が、前記蓄電体の過充電検出電圧である上限電圧以上になったとき、前記過充電保護用のスイッチング素子を導通状態にするように構成したことを特徴とする蓄電体保護回路。
【請求項２】
請求項１に記載の蓄電体保護回路において、
過放電保護用のスイッチング素子を、前記蓄電体に対して直列に接続するとともに、前記過放電保護用のスイッチング素子へスイッチング制御信号を出力する放電制御手段を備え、
この放電制御手段では前記蓄電体の電圧を監視して、前記蓄電体の電圧が、前記蓄電体の過放電検出電圧である下限電圧以下になったとき、前記過放電保護用のスイッチング素子を非導通状態にするように構成したことを特徴とする蓄電体保護回路。
【請求項３】
過放電保護用のスイッチング素子を、前記蓄電体に対して直列に接続するとともに、前記過放電保護用のスイッチング素子へスイッチング制御信号を出力する放電制御手段を備え、
この放電制御手段では前記蓄電体の電圧を監視して、前記蓄電体の電圧が、前記蓄電体の過放電検出電圧である下限電圧以下になったとき、前記過放電保護用のスイッチング素子を非導通状態にするように構成したことを特徴とする蓄電体保護回路。
【請求項４】
請求項１又は２に記載の蓄電体保護回路において、
前記電圧調整用抵抗の電圧を検出する電圧検出回路と、
警報用のスイッチング素子と、
前記充電制御手段から前記過充電保護用のスイッチング素子へ出力するスイッチング制御信号と、前記電圧検出回路の電圧検出値とを入力し、これらの入力に基づき排他的論理和の論理演算することによって、前記警報用のスイッチング素子へスイッチング制御信号を出力するＥＸＯＲ回路と、
を有してなるスイッチング素子故障検出回路を備えたことを特徴とする蓄電体保護回路。
【請求項５】
請求項２又は３に記載の蓄電体保護回路において、
前記蓄電体の電圧を検出する電圧検出回路と、
警報用のスイッチング素子と、
反転入力部に前記下限電圧に相当する基準電圧を入力し、非反転入力部に前記電圧検出回路の電圧検出値を入力して、これらの基準電圧と電圧検出値とを比較するコンパレータと、
このコンパレータの出力信号と、前記放電制御手段から前記過放電保護用のスイッチング素子へ出力するスイッチング制御信号とを入力し、これらの入力に基づき否定論理和の論理演算をすることによって、前記警報用のスイッチング素子へスイッチング制御信号を出力するＮＯＲ回路と、
を有してなるスイッチング素子故障検出回路を備えたことを特徴とする蓄電体保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は蓄電体を過充電や過放電から保護する蓄電体保護回路に関するものである。
【背景技術】
【０００２】
電気二重層キャパシタ、リチウムイオンキャパシタなどのキャパシタや、リチウムイオン二次電池などの二次電池などの蓄電体（電気化学素子）は、正極及び負極がセパレータを間に介して対向した構造であり、キャリアとなるアニオン、カチオンよりなる電解質が溶解した有機系電解液を含むセルよりなるものである。それぞれの蓄電体は電解液や電極などの構造体の耐電圧によって使用電圧範囲が決まっており、例えばリチウムイオンキャパシタでは一般的に３．８Ｖ程度が上限電圧と言われている。これらの蓄電体を使用電圧範囲の上限電圧を超えて充電すると（即ち過充電状態にすると）、電解液の分解などによって急速に蓄電体の特性が低下してしまう。また、過大なエネルギーにともないリチウムイオン二次電池などでは発火等の危険もある。
【０００３】
その一方で、これらの蓄電体は瞬時電圧低下補償装置や無停電電源装置などに適用することができる。これらの装置に蓄電体を適用する場合には高電圧や大電流が求められる。従って、これらの装置への蓄電体の適用に際しては、複数の蓄電体を直列に接続することによって高電圧を作り出す必要が生じる場合がある。しかし、蓄電体には固有の静電容量及び内部抵抗値、漏れ抵抗値があり、同じ種類の蓄電体であっても僅かにこれらの値が異なる。このため、複数の蓄電体を直列接続した場合、各蓄電体の分担電圧が均等にならず、直列接続されている蓄電体全体としては充電電圧が上限電圧を超えていなくても、個々の蓄電体においては過充電状態となってしまう場合（実用上の上限電圧を超えてしまう場合）があり、この場合には急速な蓄電体の特性低下や寿命低下などが引き起こされる。
【０００４】
また、蓄電体には実用上の下限電圧も存在している。例えば電気二重層キャパシタでは下限電圧を下回ると直列抵抗の上昇を生じ、また、リチウムイオン二次電池では下限電圧を下回ると負極側を構成している銅などの金属箔に溶解が生じ、その結果、最終的には断線や短絡などが生じて故障状態となってしまう。このため、一般的に電気二重層キャパシタでは１．０Ｖ程度が、リチウムイオン二次電池やリチウムイオンキャパシタでは２．２Ｖ程度が下限電圧として設定されており、それ以下の電圧状態は過放電状態であるとされている。
【０００５】
このため、下記の特許文献１などでは、直列接続されている蓄電体のそれぞれに対して並列に抵抗を接続することなどにより各蓄電体の分担電圧を均等化することが可能な回路を導入して、蓄電体毎の電圧を調整するという手段が用いられている。
【０００６】
また、下記の特許文献２などでは、制御ＩＣを用いた電圧監視とＦＥＴ（電界効果型トランジスタ）のようなスイッチング素子とを連携させて蓄電体を外部回路から切り離すような保護回路を用いることにより、過充電や過放電から蓄電体を保護するという手段がとられている。
【０００７】
【特許文献１】特開平０６−３０２４７４号公報
【特許文献２】特許第３１９０５８７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記特許文献２に記載されているような従来の保護手段では、保護回路のスイッチング素子が常時導通状態となるような故障モードとなった場合、このスイッチング素子の導通故障を検出して蓄電体を、過充電や過放電から保護することができなかった。
【０００９】
従って、本発明は上記の事情に鑑み、過充電や過放電から蓄電体を保護することができ、更には過充電保護用や過放電保護用のスイッチング素子の導通故障を検出することもできる蓄電体保護回路を提供することを課題とする。
【課題を解決するための手段】
【００１０】
上記課題を解決する第１発明の蓄電体保護回路は、電圧調整用抵抗と過充電保護用のスイッチング素子とを直列に接続した回路を、蓄電体に対して並列に接続するとともに、前記過充電保護用のスイッチング素子へスイッチング制御信号を出力する充電制御手段を備え、
この充電制御手段では前記蓄電体の電圧を監視して、前記蓄電体の電圧が、前記蓄電体の過充電検出電圧である上限電圧以上になったとき、前記過充電保護用のスイッチング素子を導通状態にするように構成したことを特徴とする。
【００１１】
また、第２発明の蓄電体保護回路は、第１発明の蓄電体保護回路において、
過放電保護用のスイッチング素子を、前記蓄電体に対して直列に接続するとともに、前記過放電保護用のスイッチング素子へスイッチング制御信号を出力する放電制御手段を備え、
この放電制御手段では前記蓄電体の電圧を監視して、前記蓄電体の電圧が、前記蓄電体の過放電検出電圧である下限電圧以下になったとき、前記過放電保護用のスイッチング素子を非導通状態にするように構成したことを特徴とする。
【００１２】
また、第３発明の蓄電体保護回路は、過放電保護用のスイッチング素子を、前記蓄電体に対して直列に接続するとともに、前記過放電保護用のスイッチング素子へスイッチング制御信号を出力する放電制御手段を備え、
この放電制御手段では前記蓄電体の電圧を監視して、前記蓄電体の電圧が、前記蓄電体の過放電検出電圧である下限電圧以下になったとき、前記過放電保護用のスイッチング素子を非導通状態にするように構成したことを特徴とする。
【００１３】
また、第４発明の蓄電体保護回路は、第１又は第２発明の蓄電体保護回路において、
前記電圧調整用抵抗の電圧を検出する電圧検出回路と、
警報用のスイッチング素子と、
前記充電制御手段から前記過充電保護用のスイッチング素子へ出力するスイッチング制御信号と、前記電圧検出回路の電圧検出値とを入力し、これらの入力に基づき排他的論理和の論理演算することによって、前記警報用のスイッチング素子へスイッチング制御信号を出力するＥＸＯＲ回路と、
を有してなるスイッチング素子故障検出回路を備えたことを特徴とする。
【００１４】
また、第５発明の蓄電体保護回路は、第２又は第３発明の蓄電体保護回路において、
前記蓄電体の電圧を検出する電圧検出回路と、
警報用のスイッチング素子と、
反転入力部に前記下限電圧に相当する基準電圧を入力し、非反転入力部に前記電圧検出回路の電圧検出値を入力して、これらの基準電圧と電圧検出値とを比較するコンパレータと、
このコンパレータの出力信号と、前記放電制御手段から前記過放電保護用のスイッチング素子へ出力するスイッチング制御信号とを入力し、これらの入力に基づき否定論理和の論理演算をすることによって、前記警報用のスイッチング素子へスイッチング制御信号を出力するＮＯＲ回路と、
を有してなるスイッチング素子故障検出回路を備えたことを特徴とする。
【発明の効果】
【００１５】
第１発明の蓄電体保護回路によれば、電圧調整用抵抗と過充電保護用のスイッチング素子とを直列に接続した回路を、蓄電体に対して並列に接続するとともに、前記過充電保護用のスイッチング素子へスイッチング制御信号を出力する充電制御手段を備え、この充電制御手段では前記蓄電体の電圧を監視して、前記蓄電体の電圧が、前記蓄電体の過充電検出電圧である上限電圧以上になったとき、前記過充電保護用のスイッチング素子を導通状態にするように構成したことを特徴としているため、蓄電体を過充電から保護することができる。また、複数の蓄電体が直列に接続されている場合には、充電時の各蓄電体間の充電電圧のばらつきを抑制することも可能になる。
【００１６】
第２又は第３発明の蓄電体保護回路によれば、過放電保護用のスイッチング素子を、前記蓄電体に対して直列に接続するとともに、前記過放電保護用のスイッチング素子へスイッチング制御信号を出力する放電制御手段を備え、この放電制御手段では前記蓄電体の電圧を監視して、前記蓄電体の電圧が、前記蓄電体の過放電検出電圧である下限電圧以下になったとき、前記過放電保護用のスイッチング素子を非導通状態にするように構成したことを特徴としているため、蓄電体を過充電から保護することができる。
【００１７】
第４発明の蓄電体保護回路によれば、前記電圧調整用抵抗の電圧を検出する電圧検出回路と、警報用のスイッチング素子と、前記充電制御手段から前記過充電保護用のスイッチング素子へ出力するスイッチング制御信号と、前記電圧検出回路の電圧検出値とを入力し、これらの入力に基づき排他的論理和の論理演算することによって、前記警報用のスイッチング素子へスイッチング制御信号を出力するＥＸＯＲ回路とを有してなるスイッチング素子故障検出回路を備えたことを特徴としているため、過充電保護用のスイッチング素子の導通故障を検出して、警報を出力することができる。このため、過充電保護用のスイッチング素子の導通故障に起因する蓄電体の故障を防ぐことができる。また、例えば瞬時電圧低下補償装置や無停電電源装置などの装置に装備されている蓄電体に対して本蓄電体保護回路が適用されている場合には、過充電保護用のスイッチング素子に導通故障が生じたときに直ちに前記装置の使用を停止することもできる。
【００１８】
第５発明の蓄電体保護回路によれば、前記蓄電体の電圧を検出する電圧検出回路と、警報用のスイッチング素子と、反転入力部に前記下限電圧に相当する基準電圧を入力し、非反転入力部に前記電圧検出回路の電圧検出値を入力して、これらの基準電圧と電圧検出値とを比較するコンパレータと、このコンパレータの出力信号と、前記放電制御手段から前記過放電保護用のスイッチング素子へ出力するスイッチング制御信号とを入力し、これらの入力に基づき否定論理和の論理演算をすることによって、前記警報用のスイッチング素子へスイッチング制御信号を出力するＮＯＲ回路とを有してなるスイッチング素子故障検出回路を備えたことを特徴としているため、過放電保護用のスイッチング素子の導通故障を検出して、警報を出力することができる。このため、過放電保護用のスイッチング素子の導通故障に起因する蓄電体の故障を防ぐことができる。また、例えば瞬時電圧低下補償装置や無停電電源装置などの装置に装備されている蓄電体に対して本蓄電体保護回路が適用されている場合には、過放電保護用のスイッチング素子に導通故障が生じたときに直ちに前記装置の使用を停止することもできる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施の形態例を図面に基づき詳細に説明する。
【００２０】
＜実施の形態例１＞
図１は本発明の実施の形態例１に係る蓄電体保護回路の構成図である。図１に示すように、本実施の形態例１の蓄電体保護回路１０は、過充電保護用のスイッチング素子である第１のＦＥＴ（電界効果型トランジスタ）１と、過放電保護用のスイッチング素子である第２のＦＥＴ２と、充電制御手段及び放電制御手段としての制御ＩＣ（integrated circuit）３とを有している。
【００２１】
本実施の形態例１では蓄電体保護回路１０の保護対象となる蓄電体４として、リチウムイオンキャパシタを用いた。このリチウムイオンキャパシタである蓄電体４に対して上限電圧（過充電検出電圧）が４．０Ｖ、下限電圧（過放電検出電圧）が２．２Ｖとなるように設計された制御ＩＣ３を用いた。このような制御ＩＣ３は主にリチウムイオン二次電池の充放電制御用として一般的に用いられているものである。
【００２２】
制御ＩＣ３は蓄電体４の充電及び放電に対する制御を行うものであり、充電側の制御としては過充電や過電流を検出するとＬＯＷレベルのスイッチング制御信号（第１のＦＥＴ１のゲート制御電圧信号）を出力し、それ以外のときにはＨＩＧＨレベルのスイッチング制御信号（第１のＦＥＴ１のゲート制御電圧信号）を出力するものであり、放電側の制御としては過放電や過電流を検出するとＬＯＷレベルのスイッチング制御信号（第２のＦＥＴ２のゲート制御電圧信号）を出力し、それ以外のときにはＨＩＧＨレベルのスイッチング制御信号（第２のＦＥＴ２のゲート制御電圧信号）を出力するものである。
【００２３】
この制御ＩＣ３を用いて図１に示すような蓄電体保護回路１０を構成した。なお、図示は省略するが、蓄電体４は複数体が直列に接続されて所定の高電圧を得ることができるようになっており、この直列接続されている複数の蓄電体４のそれぞれに対して蓄電体保護回路１０が設けられている。直列接続されている複数の蓄電体４は、充電時には図示しない充電手段から両端子１１，１２を介して電圧が印加されることにより充電され、また、放電時には両端子１１，１２を介して図示しない負荷へ電流を流す。
【００２４】
蓄電体保護回路１０について詳述すると、制御ＩＣ３の充電制御出力部３ａは、直列接続されたＮＯＴ（否定）回路１３とＩＣ保護用抵抗Ｒｃｈと介して、第１のＦＥＴ１のゲート（Ｇ）に接続されている。ＮＯＴ回路１３は制御ＩＣ３とともに充電制御手段を構成しており、制御ＩＣ３からＮＯＴ回路１３を介して第１のＦＥＴ１へスイッチング制御信号（ゲート制御電圧信号）が出力される。第１のＦＥＴ１のドレイン（Ｄ）・ソース（Ｓ）には蓄電体４の電圧調整用の抵抗Ｒｌ（蓄電体電圧均等化用の分担抵抗）が直列に接続されており、この電圧調整用抵抗Ｒｌと第１のＦＥＴ１（ドレイン・ソース）とを直列に接続した回路が、蓄電体４に対して並列に接続されている。
【００２５】
制御ＩＣ３の放電制御出力部３ｂは、第２のＦＥＴ２のゲート（Ｇ）に接続されている。第２のＦＥＴ２のドレイン（Ｄ）・ソース（Ｓ）は、蓄電体４に対して直列に接続されている。第２のＦＥＴ２は蓄電体４の充放電時の最大電流値・電圧値を考慮して適宜選択されている。
【００２６】
制御ＩＣ３の駆動入力部３ｃは、静電破壊耐圧向上用の保護抵抗Ｒｖを介して蓄電体４の一端に接続され、制御ＩＣ３のグラウンド部３ｄは、蓄電体４の他端に接続されている。従って、制御ＩＣ３では、駆動入力部３ｃとグラウンド部３ｄとを介して蓄電体４の電圧（極間電圧）を監視（検出）することができる。
【００２７】
制御ＩＣ３の電流検出入力部３ｅは、静電破壊耐圧向上用の保護抵抗Ｒｉを介して第２のＦＥＴ２のドレイン（Ｄ）側に接続されている（即ち、第２のＦＥＴ２を介して蓄電体４に接続されている。従って、制御ＩＣ３では、電流検出入力部３ｅを介して蓄電体４の充放電電流を監視（検出）することもできる。
【００２８】
また、制御ＩＣ３の駆動入力部３ｃとグラウンド部３ｄの間にはノイズ保護用のコンデンサＣ１が接続され、第１のＦＥＴ１のドレイン（Ｄ）とソース（Ｓ）の間にはノイズ保護用のコンデンサＣ２が接続され、第２のＦＥＴ２のドレイン（Ｄ）とソース（Ｓ）の間にはノイズ保護用のコンデンサＣ３が接続されている。なお、ＦＥＴ１，２はＯＮ（導通）状態のとき、ドレイン（Ｄ）からソース（Ｓ）と、ソース（Ｓ）からドレイン（Ｄ）の両方向に電流を流すことが可能である。特に第２のＦＥＴ２は充電時にソース（Ｓ）からドレイン（Ｄ）、放電時にドレイン（Ｄ）からソース（Ｓ）へ電流が流れる。第１のＦＥＴ１は主に過充電時にドレイン（Ｄ）からソース（Ｓ）へ電流が流れる。
【００２９】
そして、本蓄電体保護回路１０では、制御ＩＣ３と第１のＦＥＴ１の動作（連携）によって蓄電体４を過充電から保護し、制御ＩＣ３と第２のＦＥＴ２の動作（連携）によって蓄電体４を過放電から保護する。
【００３０】
過充電保護について説明すると、制御ＩＣ３では蓄電体４の電圧を監視して、蓄電体４の電圧が、蓄電体４の過充電検出電圧（設定電圧）である上限電圧（４．０Ｖ）以上になると、充電制御出力部３ａからＬＯＷレベルの信号を出力する。このＬＯＷレベルの信号がＮＯＴ回路１３に入力されると、ＮＯＴ回路１３の出力信号はＨＩＧＨレベルになる。そして、このＨＩＧＨレベルのスイッチング制御信号（ゲート制御電圧信号）が第１のＦＥＴ１のゲート（Ｇ）に入力されると、第１のＦＥＴ１はＯＮ（導通）状態となる。
【００３１】
このため、蓄電体４に対して電圧調整用抵抗Ｒｌと第１のＦＥＴ１による閉回路が形成され、電圧調整用抵抗Ｒｌが放電抵抗として作用するため、蓄電体４は放電に移行して電圧調整用抵抗Ｒｌに電流を流す。その結果、蓄電体４の電圧が低下して、蓄電体４の過充電状態が回避される。かくして、蓄電体４は過充電から保護される。
【００３２】
勿論、電圧調整用抵抗Ｒｌの抵抗値は、蓄電体４に対して電圧調整用抵抗Ｒｌと第１のＦＥＴ１による閉回路が形成されて電圧調整用抵抗Ｒｌに電流が流れたとき、過充電状態の蓄電体４の電圧が適宜の電圧まで低下するように設定する（直列接続されている複数の蓄電体４の充電時における各蓄電体電圧のばらつきを抑制して各蓄電体電圧を均等化することができるように設定する）。このような電圧調整用抵抗Ｒｌの具体的な抵抗値については、計算や試験によって適宜設定すればよい。
【００３３】
次に、過放電保護について説明すると、制御ＩＣ３では蓄電体４の電圧を監視して、蓄電体４の電圧が、蓄電体４の過放電検出電圧（設定電圧）である下限電圧（２．２Ｖ）以下になると、放電制御出力部３ｂからＬＯＷレベルの信号を出力する。そして、このＬＯＷレベルのスイッチング制御信号（ゲート制御電圧信号）が第２のＦＥＴ２のゲート（Ｇ）に入力されると、第２のＦＥＴ２はＯＦＦ（非導通）状態となる。従って、蓄電体４の放電が停止されるため、蓄電体４の過放電状態が回避される。かくして、蓄電体４は過放電から保護される。
【００３４】
更に、制御ＩＣ３では蓄電体４の電流（充電電流及び放電電流）を監視して、蓄電体４の電流が、蓄電体４の過電流検出値（設定電流）以上になると、充電制御出力部３ａからＬＯＷレベルの信号を出力し、且つ、放電制御出力部３ｂからもＬＯＷレベルの信号を出力する。その結果、充電制御側では、ＮＯＴ回路１３の出力信号がＨＩＧＨレベルになり、このＨＩＧＨレベルのスイッチング制御信号（ゲート制御電圧信号）が第１のＦＥＴ１のゲート（Ｇ）に入力されるため、第１のＦＥＴ１がＯＮ状態となる。放電制御側では、ＬＯＷレベルのスイッチング制御信号（ゲート制御電圧信号）が第２のＦＥＴ２のゲート（Ｇ）に入力されるため、第２のＦＥＴ２がＯＦＦ状態になる。このため、蓄電体４側（第２のＦＥＴ２側）には電流（充電電流又は放電電流）が流れなくなり、第１のＦＥＴ１側（電圧調整用抵抗Ｒｌ側）に電流が流れるようになる。かくして、蓄電体４は過電流から保護される。
【００３５】
以上のように、本実施の形態例１の蓄電体保護回路１０によれば、電圧調整用抵抗Ｒｌと第１のＦＥＴ１（過充電保護用のスイッチング素子）とを直列に接続した回路を、蓄電体４に対して並列に接続するとともに、第１のＦＥＴ１へスイッチング制御信号（ＨＩＧＨレベルやＬＯＷレベルのゲート制御電圧信号）を出力する制御ＩＣ３及びＮＯＴ回路１３（充電制御手段）を備え、この充電制御手段（制御ＩＣ３）では蓄電体４の電圧を監視して、蓄電体４の電圧が、蓄電体４の過充電検出電圧である上限電圧（４．０Ｖ）以上になったとき、第１のＦＥＴ１を導通状態にするように構成したことを特徴としているため、蓄電体４を過充電から保護することができる。また、直列接続されている複数の蓄電体４に対して、充電時の各蓄電体４間の充電電圧のばらつきを抑制することも可能である。
【００３６】
また、本実施の形態例１の蓄電体保護回路によれば、第２のＦＥＴ２（過放電保護用のスイッチング素子）を、蓄電体４に対して直列に接続するとともに、第２のＦＥＴ２へスイッチング制御信号（ＨＩＧＨレベルやＬＯＷレベルのゲート制御電圧信号）を出力する制御ＩＣ３（放電制御手段）を備え、この制御ＩＣ３では蓄電体４の電圧を監視して、蓄電体４の電圧が、蓄電体４の過放電検出電圧である下限電圧（２．２Ｖ）以下になったとき、第２のＦＥＴ２を非導通状態にするように構成したことを特徴としているため、蓄電体４を過充電から保護することができる。
【００３７】
次に、図１の蓄電体保護回路１０において第１のＦＥＴ１が導通故障する場合を想定した。ＦＥＴは故障すると、一般的にゲート制御電圧によらずソース・ドレイン間が常時導通状態となることが多い。このため、図１の蓄電体保護回路１０において過充電保護用の第１のＦＥＴ１が導通故障した場合、蓄電体４は正常な充放電状態であっても、第１のＦＥＴ１は導通状態であるため、第１のＦＥＴ１側にも電流が流れることになる。このため、蓄電体４の充放電時にロスが生じてしまう。また、蓄電体４が充放電待機の状態でも、第１のＦＥＴ１側（電圧調整用抵抗Ｒｌ）に電流が流れてしまうため、蓄電体４の電圧が急速に低下してしまい、蓄電体４にエネルギーを蓄えておくことができなくなってしまう。このことから、次の実施の形態例２では第１のＦＥＴ１の導通故障にともなう蓄電体４の故障を防ぐための手段を実施した。
【００３８】
＜実施の形態例２＞
図２は本発明の実施の形態例２に係る蓄電体保護回路の構成図、図３は前記蓄電体保護回路における信号状態表を示す図である。なお、図２において図１と同様の部分には同一の符号を付し、重複する詳細な説明は省略する。
【００３９】
図２に示すように、本実施の形態例２の蓄電体保護回路１０は、スイッチング素子故障検出回路としてのＦＥＴ故障検出回路２０を備えたことを特徴しており、その他の構成については上記実施の形態例１と同様である。ＦＥＴ故障検出回路２０は、電圧検出回路２１と、ＥＸＯＲ（排他的論理和）回路２２と、警報用のスイッチング素子である第３のＦＥＴ２３とを有してなるものである。
【００４０】
電圧検出回路２１の入力側は電圧調整用抵抗Ｒｌに接続され、電圧検出回路２１の出力側はＥＸＯＲ回路２２の第１の入力部２２ａに接続されている。一方、ＥＸＯＲ回路２２の第２の入力部２２ｂは第１のＦＥＴ１のゲート（Ｇ）に接続されている。また、ＥＸＯＲ回路２２の出力部２２ｃは第３のＦＥＴ２３のゲート（Ｇ）に接続されている。第３のＦＥＴ２３のドレイン（Ｄ）・ソース（Ｓ）は、外部警報出力回路（図示省略）に接続されている。
【００４１】
電圧検出回路２１では、電圧調整用抵抗Ｒｌの電圧（両端電圧）を検出して、この電圧検出値をＥＸＯＲ回路２２へ出力する。第１のＦＥＴ１がＨＩＧＨレベルのゲート制御電圧信号によってＯＮ状態となる場合又は導通故障状態となっている場合には、電圧調整用抵抗Ｒｌに電流が流れてＨＩＧＨレベル相当の電圧が生じ、このＨＩＧＨレベル相当の電圧が電圧検出回路２１で検出されてＥＸＯＲ回路２２へ出力される。
【００４２】
ＥＸＯＲ回路２２では、電圧調整用抵抗ＲｌにかかるＨＩＧＨレベル相当の電圧が電圧検出回路２１で検出されて第１の入力部２２ａへ入力され、且つ、制御ＩＣ３の充電制御出力部３ａからＨＩＧＨレベルの信号が出力されることによってＮＯＴ回路１３から出力されるＬＯＷレベルのスイッチング制御信号（ゲート制御電圧信号）が第２の入力部２２ｂへ入力されると、これらの入力に基づき排他的論理和の論理演算をして、出力部２２ｃからＨＩＧＨレベルの信号を出力する。そして、このＨＩＧＨレベルのスイッチング制御信号（ゲート制御電圧信号）が第３のＦＥＴ２３のゲート（Ｇ）に入力されると、第３のＦＥＴ２３はＯＮ（導通）状態となる。その結果、外部警報出力回路では、第１のＦＥＴ１が導通故障をしたことを知らせる外部警報を出力する。
【００４３】
ここで、ＦＥＴ故障検出回路２０の機能を図２及び図３を参照して更に詳細に説明する。
【００４４】
図２及び図３において、Ｓ１は制御ＩＣ３の充電制御出力部３ａから出力される信号、Ｓ２はＥＸＯＲ回路２２の第２の入力部２２ｂに入力される信号（即ちＮＯＴ回路１３から第１のＦＥＴ１へ出力されるスイッチング制御信号（ゲート制御電圧信号））、Ｓ３は電圧検出回路２１の出力信号（電圧検出値）、Ｓ４はＥＸＯＲ回路２２の出力信号（スイッチング制御信号）である。
【００４５】
図３において、ケース１は、蓄電体４の電圧が正常状態、即ち上限電圧（４．０Ｖ）以上ではない状態であり、且つ、第１のＦＥＴ１も正常状態である場合の各信号Ｓ１〜Ｓ４及び外部警報出力の状態を示している。
ケース２は、蓄電体４は過充電状態、即ち蓄電体４の電圧が上限電圧（４．０Ｖ）以上の状態であり、且つ、第１のＦＥＴ１は正常状態である場合の各信号Ｓ１〜Ｓ４及び外部警報出力の状態を示している。
ケース３は、蓄電体４は正常状態であり、且つ、第１のＦＥＴ１は導通故障状態である場合の各信号Ｓ１〜Ｓ４及び外部警報出力の状態を示している。
ケース４は、蓄電体４は過充電状態であり、且つ、第１のＦＥＴ１は導通故障状態である場合の各信号Ｓ１〜Ｓ４及び外部警報出力の状態を示している。
【００４６】
ケース１の場合、蓄電体４の電圧が正常であるため、Ｓ１はＨＩＧＨレベル、Ｓ２はＬＯＷレベルとなり、第１のＦＥＴ１はＯＦＦ（非導通）状態となる。このため、Ｓ３はＬＯＷレベルとなる。Ｓ２及びＳ３がＬＯＷレベルであるため、排他的論理和の論理演算の結果、Ｓ４はＬＯＷレベルとなり、第３のＦＥＴ２３はＯＦＦ（非導通）状態となる。従って、ケース１の場合、外部警報出力回路は外部警報を出力しない。
【００４７】
ケース２の場合、蓄電体４が過充電状態、即ち蓄電体４の電圧が上限電圧（４．０Ｖ）以上になることによって、Ｓ１はＬＯＷレベルとなり、Ｓ２はＨＩＧＨレベルとなる。このため、第１のＦＥＴ１はＯＮ（導通）状態となり、電圧調整用抵抗Ｒｌに電流が流れるため、電圧調整用抵抗Ｒｌの電圧が上昇して、Ｓ３はＨＩＧＨレベルとなる。しかし、Ｓ２もＨＩＧＨレベルであるため、排他的論理和の論理演算の結果、Ｓ４はＬＯＷレベルとなる。このため、第３のＦＥＴ２３はＯＦＦ（非導通）状態のままである。従って、ケース２の場合にも、外部の警報装置は外部警報を出力しない。
【００４８】
そして、ケース３の場合、蓄電体４の電圧が正常であるため、Ｓ１はＨＩＧＨレベル、Ｓ２はＬＯＷレベルとなる。しかし、第１のＦＥＴ１は導通故障状態であるため、電圧調整用抵抗Ｒｌに電流が流れる。このため、電圧調整用抵抗Ｒｌの電圧が上昇して、Ｓ３はＨＩＧＨレベルとなる。Ｓ２がＬＯＷレベル、Ｓ３がＨＩＧＨレベルであるため、排他的論理和の論理演算の結果、Ｓ４はＨＩＧＨレベルとなり、第３のＦＥＴ２３はＯＮ（導通）状態となる。従って、ケース３の場合には、外部警報出力回路が外部警報を出力する。この外部警報によって第１のＦＥＴ１が導通故障状態であることを知ることができる。
【００４９】
ケース４の場合、蓄電体４が過充電状態、即ち蓄電体４の電圧が上限電圧（４．０Ｖ）以上になることによって、Ｓ１はＬＯＷレベルとなり、Ｓ２はＨＩＧＨレベルとなる。このとき、第１のＦＥＴ１の導通故障が発生すれば、Ｓ２のレベルにかかわらず、第１のＦＥＴ１は導通状態となる。従って、蓄電体４は放電に移行して電圧調整用抵抗Ｒｌに電流を流すため、蓄電体４の電圧が低下して正常状態となる。その結果、前記ケース３に移行するため、外部警報出力回路が外部警報を出力して、第１のＦＥＴ１が導通故障状態であることを知ることができる。
【００５０】
また、蓄電体４の電圧が過充電状態（蓄電体４の電圧が上限電圧（４．０Ｖ）以上）になる前に第１のＦＥＴ１が導通故障状態になっている場合には、電圧調整用抵抗Ｒｌに電流が流れるため、蓄電体４の電圧が過充電状態（蓄電体４の電圧が上限電圧（４．０Ｖ）以上）になるまで昇圧することはない。従って、この場合も前記ケース３と同様になるため、外部警報出力回路が外部警報を出力して、第１のＦＥＴ１が導通故障状態であることを知ることができる。
【００５１】
以上のように、本実施の形態例２の蓄電体保護回路１０によれば、電圧調整用抵抗Ｒｌの電圧を検出する電圧検出回路２１と、第３のＦＥＴ２３（警報用のスイッチング素子）と、制御ＩＣ３とＮＯＴ回路１３からなる充電制御手段から第１のＦＥＴ１（過充電保護用のスイッチング素子）へ出力するスイッチング制御信号（ＨＩＧＨレベルやＬＯＷレベルのゲート制御電圧信号）と、電圧検出回路２１の電圧検出値とを入力し、これらの入力に基づき排他的論理和の論理演算することによって、第３のＦＥＴ２３へスイッチング制御信号（ＨＩＧＨレベルやＬＯＷレベルのゲート制御電圧信号）を出力するＥＸＯＲ回路２２とを有してなるＦＥＴ故障検出回路２０（スイッチング素子故障検出回路）を備えたことを特徴としているため、第２のＦＥＴ２の導通故障を検出して、警報を出力することができる。このため、過充電保護用の第１のＦＥＴ１の導通故障に起因する蓄電体４の故障を防ぐことができる。また、例えば瞬時電圧低下補償装置や無停電電源装置などの装置に装備されている蓄電体に対して本蓄電体保護回路１０が適用されている場合には、過充電保護用の第２のＦＥＴ２に導通故障が生じたときに直ちに前記装置の使用を停止することもできる。
【００５２】
次に、図１の蓄電体保護回路１０において第２のＦＥＴ２が導通故障する場合を想定した。図１の蓄電体保護回路１０において第２のＦＥＴ２が導通故障した場合、放電中の蓄電体４が過放電状態になったときに制御ＩＣ３からはＬＯＷレベルの信号（過放電保護用の第２のＦＥＴ２をＯＦＦにする信号）が出力されるが、第２のＦＥＴ２は導通故障状態であるため、引き続き蓄電体４の放電が進行してしまい、蓄電体４が深刻な過放電状態に達してしまう。このことから、次の実施の形態例３では第２のＦＥＴ２の導通故障にともなう蓄電体４の過放電による故障を防ぐための手段を実施した。
【００５３】
＜実施の形態例３＞
図４は本発明の実施の形態例３に係る蓄電体保護回路の構成図、図５は前記蓄電体保護回路における信号状態表を示す図である。なお、図４において図１，図２と同様の部分には同一の符号を付し、重複する詳細な説明は省略する。
【００５４】
図４に示すように、本実施の形態例３の蓄電体保護回路１０は、ＦＥＴ故障検出回路３０を備えたことを特徴しており、その他の構成については上記実施の形態例１，２と同様である。ＦＥＴ故障検出回路３０は、電圧検出回路３１と、コンパレータ３２と、ＮＯＲ（否定論理和）回路３３と、警報用のスイッチング素子である第４のＦＥＴ３４とを有してなるものである。
【００５５】
電圧検出回路３１の入力側は蓄電体４に接続され、電圧検出回路３１の出力側はコンパレータ３２の非反転入力部３２ａに接続されている。一方、コンパレータ３２の反転入力部３２ｂには図示しない定電圧源等の基準電圧設定手段が接続されている。この基準電圧設定手段からは蓄電体４の過放電検出電圧である２．２Ｖの基準電圧が出力され、この基準電圧（２．２Ｖ）がコンパレータ３２の反転入力部３２ｂに入力される。
【００５６】
また、コンパレータ３２の出力部３２ｃはＮＯＲ回路３３の第１の入力部３３ａに接続されている。ＮＯＲ回路３３の第２の入力部３３ｂは、第２のＦＥＴ２のゲート（Ｇ）（即ち制御ＩＣ３の放電制御出力部３ｂ）に接続されている。ＮＯＲ回路３３の出力部３３ｃは、第４のＦＥＴ３４のゲート（Ｇ）に接続されている。第４のＦＥＴ３４のドレイン（Ｄ）・ソース（Ｓ）は、外部警報出力回路（図示省略）に接続されている。
【００５７】
電圧検出回路３１では、蓄電体４の電圧（極間電圧）を検出して、この電圧検出値をコンパレータ３２の非反転入力部３２ａへ出力する。第２のＦＥＴ２がＨＩＧＨレベルのゲート制御電圧信号によってＯＮ状態となる場合又は導通故障状態となっている場合、蓄電体４の電圧が低下して過放電状態になると、コンパレータ３２では電圧検出回路３１から非反転入力部３２ａへ入力される非反転入力（電圧検出値）が、基準電圧設定手段から反転入力部３２ｂへ入力されている反転入力（基準電圧（２．２Ｖ））以下になるため、ＬＯＷレベルに相当する負の反転入力（基準電圧（２．２Ｖ））をＮＯＲ回路３３へ出力する。
【００５８】
ＮＯＲ回路３３では、コンパレータ３２から出力されたＬＯＷレベルの信号が第１の入力部３３ａへ入力され、且つ、制御ＩＣ３の放電制御出力部３ｂから出力されたＬＯＷレベルのスイッチング制御信号（ゲート制御電圧信号）が第２の入力部３３ｂに入力されると、これらの入力に基づき否定論理和の論理演算をして、出力部３３ｃからＨＩＧＨレベルの信号を出力する。そして、このＨＩＧＨレベルのスイッチング制御信号（ゲート制御電圧信号）が第４のＦＥＴ３４のゲート（Ｇ）に入力されると、第４のＦＥＴ３４はＯＮ（導通）状態となる。その結果、外部警報出力回路では、第２のＦＥＴ２が導通故障をしたことを知らせる外部警報を出力する。
【００５９】
ここで、ＦＥＴ故障検出回路３０の機能を図４及び図５を参照して更に詳細に説明する。
【００６０】
図４及び図５において、Ｓ１１はＮＯＲ回路３３の第２の入力部３３ｂに入力される信号（即ち制御ＩＣ３の放電制御出力部３ｂから第２のＦＥＴ２へ出力されるスイッチング制御信号（ゲート制御電圧信号））、Ｓ１２はＮＯＲ回路３３の第１の入力部３３ａに入力される信号（即ちコンパレータ３２からＮＯＲ回路３３へ出力される信号）、Ｓ１３はＮＯＲ回路３３の出力信号（スイッチング制御信号）である。
【００６１】
図５において、ケース１１は、蓄電体４の電圧が正常状態、即ち下限電圧（２．２Ｖ）以下ではない状態であり、且つ、第２のＦＥＴ２も正常状態である場合の各信号Ｓ１１〜Ｓ１３及び外部警報出力の状態を示している。
ケース１２は、蓄電体４は過放電状態、即ち蓄電体４の電圧が下限電圧（２．２Ｖ）以下の状態であり、且つ、第２のＦＥＴ２は正常状態である場合の各信号Ｓ１１〜Ｓ１３及び外部警報出力の状態を示している。
ケース１３は、蓄電体４は正常状態であり、且つ、第２のＦＥＴ２は導通故障状態である場合の各信号Ｓ１１〜Ｓ１３及び外部警報出力の状態を示している。
ケース１４は、蓄電体４は過放電状態であり、且つ、第２のＦＥＴ２は導通故障状態である場合の各信号Ｓ１１〜Ｓ１３及び外部警報出力の状態を示している。
【００６２】
ケース１１の場合、蓄電体４の電圧が正常であるため、Ｓ１１はＨＩＧＨレベル、Ｓ１２もＨＩＧＨレベルとなる。即ち、コンパレータ３２では、電圧検出回路３１から非反転入力部３２ａへ入力される非反転入力の電圧検出値が、反転入力部３２ｂへ入力されている反転入力の基準電圧（２．２Ｖ）よりも大きくなるため、ＨＩＧＨレベルに相当する信号Ｓ１２をＮＯＲ回路３３へ出力する。Ｓ１１及びＳ１２がＨＩＧＨレベルであるため、否定論理和の論理演算の結果、Ｓ３はＬＯＷレベルとなり、第４のＦＥＴ３４はＯＦＦ（非導通）状態となる。従って、ケース１１の場合、外部警報出力回路は外部警報を出力しない。
【００６３】
ケース１２の場合、蓄電体４が過放電状態、即ち蓄電体４の電圧が下限電圧（２．２Ｖ）以下になることによって、Ｓ１１はＬＯＷレベルとなる。このため、第２のＦＥＴ２はＯＦＦ（非導通）状態となる。その結果、Ｓ１２はＨＩＧＨレベルになる。詳述すると、第２のＦＥＴ２が正常であれば、Ｓ１１がＬＯＷレベルのとき直ちに第２のＦＥＴ２がＯＦＦ（非導通）となり、蓄電体４の放電は停止し内部抵抗に由来する電圧復帰が生じるため、過放電検出電圧より大となる。即ち、「（非反転入力部３２ａの非反転入力）＞（反転入力部３２ｂの反転入力）」となる。従って、Ｓ１２はＨＩＧＨレベルになる。Ｓ１１がＬＯＷレベル、Ｓ１２がＨＩＧＨレベルであるため、否定論理和の論理演算の結果、Ｓ１３はＬＯＷレベルとなり、第４のＦＥＴ３４はＯＦＦ（非導通）状態となる。従って、ケース１２の場合にも、外部警報出力回路は外部警報を出力しない。
【００６４】
ケース１３の場合、蓄電体４の電圧が正常であるため、Ｓ１１はＨＩＧＨレベルとなり、Ｓ１２もＨＩＧＨレベルとなる。Ｓ１１及びＳ１２がＨＩＧＨレベルであるため、否定論理和の論理演算の結果、Ｓ３はＬＯＷレベルとなり、第４のＦＥＴ３４はＯＦＦ（非導通）状態となる。従って、外部警報出力回路は外部警報を出力しない。即ち、第２のＦＥＴ２が導通故障状態であっても、蓄電体４の電圧が正常であるため、特に問題なく蓄電体４の放電を継続することができるため、外部警報は出力しない。但し、このように第２のＦＥＴ２が導通故障の状態で蓄電体４の放電が継続されているときに蓄電体４が過放電状態になった場合には、次のケース１４に移行する。
【００６５】
そして、ケース１４の場合、蓄電体４が過放電状態、即ち蓄電体４の電圧が下限電圧（２．２Ｖ）以下になることによって、Ｓ１１はＬＯＷレベルとなる。しかし、Ｓ１１がＬＯＷレベルになっても、第２のＦＥＴ２は導通故障状態であるため、第２のＦＥＴ２をＯＦＦ（非導通）状態にすることができず、蓄電体４の放電が継続される。従って、電圧検出回路３１からコンパレータ３２の非反転入力部３２ａへ入力される非反転入力（電圧検出値）が、コンパレータ３２の反転入力部３２ｂへ入力されている基準電圧（２．２Ｖ）以下になるため、Ｓ１２はＬＯＷレベルなる。Ｓ１１及びＳ１２がＬＯＷレベルであるため、否定論理和の論理演算の結果、Ｓ１３はＨＩＧＨレベルとなり、第４のＦＥＴ３４はＯＮ（導通）状態となる。その結果、外部警報出力回路が外部警報を出力するため、第２のＦＥＴ２が導通故障状態であることを知ることができる。
【００６６】
以上のように、本実施の形態例３の蓄電体保護回路１０によれば、蓄電体４の電圧を検出する電圧検出回路３１と、第４のＦＥＴ３４（警報用のスイッチング素子）と、反転入力部３２ｂに下限電圧（２．２Ｖ）に相当する基準電圧を入力し、非反転入力部３２ａに電圧検出回路３１の電圧検出値を入力して、これらの基準電圧と電圧検出値とを比較するコンパレータ３２と、このコンパレータ３２の出力信号と、制御ＩＣ３（放電制御手段）から第２のＦＥＴ２（過放電保護用のスイッチング素子）へ出力するスイッチング制御信号（ＨＩＧＨレベルやＬＯＷレベルのゲート制御電圧信号）とを入力し、これらの入力に基づき否定論理和の論理演算をすることによって、第４のＦＥＴ３４へスイッチング制御信号（ＨＩＧＨレベルやＬＯＷレベルのゲート制御電圧信号）を出力するＮＯＲ回路３３とを有してなるＦＥＴ故障検出回路３０（スイッチング素子故障検出回路）を備えたことを特徴としているため、第２のＦＥＴ２のスイッチング素子の導通故障を検出して、警報を出力することができる。このため、過放電保護用の第２のＦＥＴ２の導通故障に起因する蓄電体４の故障を防ぐことができる。また、例えば瞬時電圧低下補償装置や無停電電源装置などの装置に装備されている蓄電体に対して本蓄電体保護回路１０が適用されている場合には、過放電保護用の第２のＦＥＴ２に導通故障が生じたときに直ちに前記装置の使用を停止することもできる。
【００６７】
なお、上記実施の形態例では蓄電体がリチウムイオンキャパシタである場合について説明したが、勿論、本発明の蓄電体保護回路はリチウムイオンキャパシタだけでなく、電気二重層キャパシタやリチウムイオン二次電池などの各種の蓄電体に対して適用することができる。
【００６８】
また、上記実施の形態例では直列に接続した複数の蓄電体４のそれぞれに対して蓄電体保護回路１０を設ける場合ついて説明したが、これに限定するものではなく、本発明の蓄電体保護回路は１体（単独）の蓄電体に対しても適用することができる。蓄電体が体のとき抵抗Ｒｌは過充電防止用の放電抵抗の役割を果たす。蓄電体を直列したとき抵抗Ｒｌは各蓄電体間の電圧調整の役割も果たす。
【産業上の利用可能性】
【００６９】
本発明は蓄電体保護回路に関するものであり、過充電や過放電から蓄電体を保護し、更には過充電保護用や過放電保護用のスイッチング素子の導通故障に起因する蓄電体の故障を防止する場合に適用して有用なものである。
【図面の簡単な説明】
【００７０】
【図１】本発明の実施の形態例１に係る蓄電体保護回路の構成図である。
【図２】本発明の実施の形態例２に係る蓄電体保護回路の構成図である。
【図３】前記蓄電体保護回路における信号状態表を示す図である。
【図４】本発明の実施の形態例３に係る蓄電体保護回路の構成図である。
【図５】前記蓄電体保護回路における信号状態表を示す図である。
【符号の説明】
【００７１】
１  第１のＦＥＴ
２  第２のＦＥＴ
３  制御ＩＣ
３ａ  充電制御出力部
３ｂ  放電制御出力部
３ｃ  駆動入力部
３ｄ  電流検出入力部
４  蓄電体
１０  蓄電体保護回路
１１，１２  端子
１３  ＮＯＴ回路
２０  ＦＥＴ故障検出回路
２１  電圧検出回路
２２  ＥＸＯＲ回路
２２ａ  第１の入力部
２２ｂ  第２の入力部
２２ｃ  出力部
２３  第３のＦＥＴ
３０  ＦＥＴ故障検出回路
３１  電圧検出回路
３２  コンパレータ
３２ａ  非反転入力部
３２ｂ  反転入力部
３２ｃ  出力部
３３  ＮＯＲ回路
３３ａ  第１の入力部
３３ｂ  第２の入力部
３３ｃ  出力部
３４  第４のＦＥＴ
Ｃ１，Ｃ２，Ｃ３  ノイズ保護用のコンデンサ
Ｒｃｈ  ＩＣ保護用抵抗
Ｒｉ  静電破壊耐圧向上用の保護抵抗
Ｒｌ  電圧調整用抵抗
Ｒｖ  静電破壊耐圧向上用の保護抵抗
【図１】
2010051083.tif 000003
【図２】
2010051083.tif 000004
【図３】
2010051083.tif 000005
【図４】
2010051083.tif 000006
【図５】
2010051083.tif 000007