(57)【要約】【課題】低コストで確実に同時オンを防止できる、リレー駆動装置における同時オン防止回路を提供すること。【解決手段】２つの半導体リレー（一方向通電駆動型リレー）１，２が互いに逆方向となるように接続された両接続点に、それぞれ、制御部（駆動制御手段）３からのパルス制御信号が入力されるＮＡＮＤゲート素子（第１および第２のロジック素子）６ａ、６ｂの出力端子が接続され、ＮＡＮＤゲート素子（第１および第２のロジック素子）６ａ、６ｂは、それぞれ、一方がハイレベルの時他方がローレベルとなる駆動出力信号を出力するように制御部（駆動制御手段）３で制御される。【選択図】図１
2010028711.tif 000002
【特許請求の範囲】
【請求項１】
２つの一方向通電駆動型リレーが互いに逆方向となるように接続された両接続点に、それぞれ、駆動制御手段からのパルス制御信号が入力される第１および第２のロジック素子の出力端子が接続され、前記第１および第２のロジック素子は、それぞれ、一方がハイレベルの時他方がローレベルとなる駆動出力信号を出力するように前記駆動制御手段で制御されることを特徴とするリレー駆動装置。
【請求項２】
請求項１記載のリレー駆動装置において、
前記一方向通電駆動型リレーは、前記駆動出力信号が供給されるＬＥＤと、該ＬＥＤからの光信号に基づきオンオフ制御される半導体スイッチ素子とを含む半導体リレーであることを特徴とするリレー駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のリレーを駆動制御するリレー駆動装置に関し、特に複数のリレーの同時オン防止技術に関する。
【背景技術】
【０００２】
従来のリレー駆動装置における同時オン防止回路として、ロジックＩＣで構成された一般的なインヒビット回路がある。
【０００３】
図５は、従来のリレー駆動装置における同時オン防止回路を示す回路図である。図３において、リレー駆動回路は、２つの半導体リレー１および２と、この半導体リレー１および２のオン／オフを制御するマイコン等からなる制御部３の制御信号出力端子Ｐ１およびＰ２の間に、同時オン防止回路としてのインヒビット回路４が接続されている。制御信号出力端子Ｐ１およびＰ２は、それぞれ、一方がＨ（ハイ）レベルのとき他方がＬ（ロー）レベルとなる制御信号を出力する。
【０００４】
半導体リレー１は、＋Ｖｃｃ電源に抵抗Ｒ１１を介して接続された、ＬＥＤ（発光ダイオード）１ａを含むフォトカップラと、フォトカップラの出力電圧でオン／オフ制御されるＭＯＳＦＥＴからなる半導体スイッチ素子１ｂから構成されている。半導体スイッチ素子１ｂは、交互にオンすべきであって同時にオンすると危険な２つの信号線５ａおよび５ｂのうちの一方の信号線５ａに接続されている。
【０００５】
同様に、半導体リレー２は、＋Ｖｃｃ電源に抵抗Ｒ２を介して接続された、ＬＥＤ２ａを含むフォトカップラと、フォトカップラの出力電圧でオン／オフ制御されるＭＯＳＦＥＴからなる半導体スイッチ素子２ｂから構成されている。半導体スイッチ素子２ｂは、交互にオンすべきであって同時にオンすると危険な２つの信号線５ａおよび５ｂのうちの他方の信号線５ｂに接続されている。
【０００６】
インヒビット回路４は、ＣＭＯＳ−ＩＣ等からなる４個の２入力ＮＡＮＤゲート素子４ａ〜４ｄで構成されている。ＮＡＮＤゲート素子４ａの２つの入力端子は、制御信号出力端子Ｐ２に接続され、出力端子は、ＮＡＮＤゲート素子４ｂの一方の入力端子に接続されている。ＮＡＮＤゲート素子４ｂの他方の入力端子は、制御信号出力端子Ｐ１に接続され、出力端子は半導体リレー１のＬＥＤ１ａに接続されている。ＮＡＮＤゲート素子４ｄの２つの入力端子は、制御信号出力端子Ｐ１に接続され、出力端子は、ＮＡＮＤゲート素子４ｃの一方の入力端子に接続されている。ＮＡＮＤゲート素子４ｃの他方の入力端子は、制御信号出力端子Ｐ２に接続され、出力端子は半導体リレー２のＬＥＤ２ａに接続されている。
【０００７】
上述の構成において、通常動作時、制御部３の制御信号出力端子Ｐ１がＨレベルかつ制御信号出力端子Ｐ２がＬレベルになったときは、それに応じて、インヒビット回路４のＮＡＮＤゲート素子４ｂの出力端子は、Ｌレベルとなり、ＮＡＮＤゲート素子４ｃの出力端子は、Ｈレベルとなる。したがって、半導体リレー１のＬＥＤ１ａが点灯し、半導体スイッチ素子１ｂがオンとなるが、半導体リレー２のＬＥＤ２ａは消灯しており、半導体スイッチ素子２ｂがオフとなっている。
【０００８】
反対に、制御部３の制御信号出力端子Ｐ２がＨレベルかつ制御信号出力端子Ｐ１がＬレベルになったときは、それに応じて、インヒビット回路４のＮＡＮＤゲート素子４ｃの出力端子は、Ｌレベルとなり、ＮＡＮＤゲート素子４ｂの出力端子は、Ｈレベルとなる。したがって、半導体リレー２のＬＥＤ２ａが点灯し、半導体スイッチ素子２ｂがオンとなるが、半導体リレー１のＬＥＤ１ａは消灯しており、半導体スイッチ素子１ｂがオフとなっている。
【０００９】
一方、マイコンの故障や暴走等により、制御部３の制御信号出力端子Ｐ１およびＰ２が共にＨレベルとなった異常動作時には、ＮＡＮＤゲート素子４ｂおよび４ｃの出力端子は、共にＨレベルとなる。したがって、半導体リレー１および２のＬＥＤ１ａおよび２ａは、共に消灯し、半導体スイッチ素子１ｂおよび２ｂは、共にオフになる。このように、マイコンの故障や暴走等の異常動作時には、半導体スイッチ素子１ｂおよび２ｂの同時オンが防止される。
【特許文献１】特開２００６−１９７２７６号公報（図５）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、上述の従来回路では、マイコンの故障・暴走時には、確実に２つの出力の同時オンを防止することができるが、インヒビット回路４自身が故障した場合（たとえば、ラッチアップした場合）、自身で２つのＮＡＮＤゲート素子４ｂおよび４ｃの出力端子が共にＬレベルとなり、ＬＥＤ１ａおよび２ａが共に点灯して、半導体スイッチ素子１ｂおよび２ｂが共に同時オンしてしまう可能性がある。また、４個のＮＡＮＤゲート素子４ａ〜４ｄと、２個の抵抗Ｒ１，Ｒ２を必要とし、部品コストが高価になる問題がある。
【００１１】
そこで本発明は、上述した従来の問題点に鑑み、低コストで確実に同時オンを防止できるリレー駆動装置を提供することを目的としている。
【課題を解決するための手段】
【００１２】
記課題を解決するため本発明によりなされた請求項１記載のリレー駆動装置は、２つの一方向通電駆動型リレー１，２が互いに逆方向となるように接続された両接続点に、それぞれ、駆動制御手段からのパルス制御信号が入力される第１および第２のロジック素子６ａ、６ｂの出力端子が接続され、前記第１および第２のロジック素子６ａ、６ｂは、それぞれ、一方がハイレベルの時他方がローレベルとなる駆動出力信号を出力するように前記駆動制御手段３で制御されることを特徴とする。
【００１３】
記課題を解決するため本発明によりなされた請求項２記載のリレー駆動装置は、請求項１記載のリレー駆動装置において、前記一方向通電駆動型リレー１，２は、前記駆動出力信号が供給されるＬＥＤ１ａ、２ａと、該ＬＥＤ１ａ、２ａからの光信号に基づきオンオフ制御される半導体スイッチ素子１ｂ，２ｂとを含む半導体リレーであることを特徴とする。
【００１４】
なお、上述の課題を解決するための手段の説明における参照符号は、以下の発明を実施するための最良の形態の説明における参照符号に対応しているが、これらは、特許請求の範囲の解釈を限定するものではない。
【発明の効果】
【００１５】
請求項１記載の発明によれば、一方向通電駆動型リレーが互いに逆方向となるように接続された両接続点に、それぞれ、駆動制御手段からのパルス制御信号が入力される第１および第２のロジック素子の出力端子が接続され、第１および第２のロジック素子は、それぞれ、一方がハイレベルの時他方がローレベルとなる駆動出力信号を出力するように駆動制御手段で制御されるので、制御側が故障等の異常動作時に確実に同時オン防止を行うリレー駆動装置を低コストで実現できる。
【００１６】
請求項２記載の発明によれば、一方向通電駆動型リレーは、駆動出力信号が供給されるＬＥＤと、該ＬＥＤからの光信号に基づきオンオフ制御される半導体スイッチ素子とを含む半導体リレーであるので、半導体リレーを使用した場合の同時オンを確実に防止することができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態について図面を参照して説明する。
【００１８】
図１は、本発明の実施の形態に係るリレー駆動装置の構成を示す回路図である。図１において、リレー駆動装置は、２個の半導体リレー１および２と、これらの半導体リレー１および２のオン／オフを制御するマイコン等からなる制御部３と、ＮＡＮＤ論理のロジック素子であるＣＭＯＳ−ＩＣからなる２個のＮＡＮＤゲート素子６ａおよび６ｂと、１個の電流制限抵抗Ｒ１とから構成されている。半導体リレー１および２は、請求項における一方向通電駆動型リレーに相当し、ＮＡＮＤゲート素子６ａは、請求項における第１のロジック素子に相当し、ＮＡＮＤゲート素子６ｂは、請求項における第２のロジック素子に相当し、制御部３は、請求項における駆動制御手段に相当する。
【００１９】
半導体リレー１は、ＬＥＤ１ａを含むフォトカップラと、フォトカップラの出力電圧でオン／オフ制御されるＭＯＳＦＥＴからなる半導体スイッチ素子１ｂを含み、一方向通電駆動型リレーとして構成されている。半導体スイッチ素子１ｂは、交互にオンすべきであって同時にオンすると危険な２つの信号線５ａおよび５ｂのうちの一方の信号線５ａに挿入されている。
【００２０】
半導体リレー１の詳細構成は、図２に示すように、入力端子１Ｂおよび１Ｃに接続されたＬＥＤ１ａとＬＥＤ１ａが出力する発光信号を受光して光起電力を発生するフォトダイオード１ｃのアレイとからなるフォトカップラ１Ａと、フォトカップラ１Ａの出力電圧でオン／オフ制御されるＭＯＳＦＥＴからなる半導体スイッチ素子１ｂとから構成されている。
【００２１】
同様に、半導体リレー２は、ＬＥＤ２ａを含むフォトカップラと、フォトカップラの出力電圧でオン／オフ制御されるＭＯＳＦＥＴからなる半導体スイッチ素子２ｂを含み、一方向通電駆動型リレーとして構成されている。半導体スイッチ素子２ｂは、交互にオンすべきであって同時にオンすると危険な２つの信号線５ａおよび５ｂのうちの他方の信号線５ｂに挿入されている。たとえば、信号線５ａは、プラス電源ラインであり、信号線５ｂは、マイナス電源ラインであり、半導体スイッチ素子１ｂおよび２ｂが同時オンすると、電源がショート状態となる構成になっているものとする。なお、半導体リレー２の詳細構成は、図２に示す半導体リレー１の構成と同様であるので省略する。
【００２２】
半導体リレー１のＬＥＤ１ａのアノードは、電流制限抵抗Ｒ１を介してＮＡＮＤゲート素子６ｂの出力端子に接続され、カソードはＮＡＮＤゲート素子６ａの出力端子に接続されている。半導体リレー２のＬＥＤ２ａのアノードは、ＮＡＮＤゲート素子６ａの出力端子に接続され、カソードは電流制限抵抗Ｒ１を介してＮＡＮＤゲート素子６ｂの出力端子に接続されている。すなわち、ＬＥＤ１ａおよび１ｂは、ＮＡＮＤゲート素子６ａおよび６ｂの出力端子間に互いに逆接続されている。
【００２３】
ＮＡＮＤゲート素子６ａの２つの入力端子は、制御部３の制御信号出力端子Ｐ１に接続されてＮＡＮＤゲート素子がインバータ素子として働くようになっており、同様に、ＮＡＮＤゲート素子６ｂの２つの入力端子は、制御部３の制御信号出力端子Ｐ２に接続されてインバータ素子として働くようになっている。制御部３の制御信号出力端子Ｐ１およびＰ２は、それぞれ、一方がＨ（ハイ）レベルのとき他方がＬ（ロー）レベルとなるパルス制御信号を出力する。
【００２４】
上述の構成において、通常動作時、制御部３の制御信号出力端子Ｐ１がパルス制御信号の出力によりＨレベルになりかつ制御信号出力端子Ｐ２がＬレベルになったときは、ＮＡＮＤゲート素子６ａの出力端子は、Ｌレベルの駆動出力信号を出力し、ＮＡＮＤゲート素子６ｂの出力端子は、Ｈレベルの駆動出力信号を出力する。それに応じて、Ｈレベルの駆動出力信号とＬレベルの駆動出力信号の電位差が順方向電圧として半導体リレー１のＬＥＤ１ａに印加されるため、ＮＡＮＤゲート素子６ｂの出力端子から電流制限抵抗Ｒ１およびＬＥＤ１ａを介してＮＡＮＤゲート素子６ａの出力端子へ電流が流れて、ＬＥＤ１ａが点灯し、半導体スイッチ素子１ｂがオンとなる。この時、半導体リレー２のＬＥＤ２ａには逆方向電圧がかかるため電流が流れず、ＬＥＤ２ａは消灯しており、半導体スイッチ２ｂがオフとなっている。
【００２５】
反対に、制御部３の制御信号出力端子Ｐ１がＬレベルかつ制御信号出力端子Ｐ２がＨレベルになったときは、ＮＡＮＤゲート素子６ｂの出力端子は、Ｌレベルの駆動出力信号を出力し、ＮＡＮＤゲート素子６ａの出力端子は、Ｈレベルの駆動出力信号を出力する。それに応じて、半導体リレー２のＬＥＤ２ａに順方向電圧が印加されるため、ＮＡＮＤゲート素子６ａの出力端子からＬＥＤ２ａおよび電流制限抵抗Ｒ１を介してＮＡＮＤゲート素子６ｂの出力端子へ電流が流れて、ＬＥＤ２ａが点灯し、半導体スイッチ素子２ｂがオンとなる。この時、半導体リレー１のＬＥＤ１ａは逆方向電圧がかかるため電流が流れず、ＬＥＤ１ａは消灯しており、半導体スイッチ１ｂがオフとなっている。
【００２６】
一方、マイコンの故障や暴走等により、制御部３の制御信号出力端子Ｐ１およびＰ２が共にＨレベルまたはＬレベルとなった異常動作時には、ＮＡＮＤゲート素子６ａおよび６ｂの出力端子は、共にＬレベルまたはＨレベルとなる。したがって、半導体リレー１および２のＬＥＤ１ａおよび２ａには、順方向電圧が印加されないので、ＬＥＤ１ａおよび２ａは共に消灯し、半導体スイッチ素子１ｂおよび２ｂは、共にオフになる。このように、マイコンの故障や暴走等による制御部３の異常動作時には、半導体スイッチ素子１ｂおよび２ｂの同時オンが防止される。
【００２７】
また、ＮＡＮＤゲート素子６ａおよび６ｂの片方または両方の故障により、ＮＡＮＤゲート素子６ａおよび６ｂの出力端子が、共にＬレベルまたはＨレベルとなった場合は、上述と同様に、半導体リレー１および２のＬＥＤ１ａおよび２ａには、順方向電圧が印加されないので、ＬＥＤ１ａおよび２ａは共に消灯し、半導体スイッチ素子１ｂおよび２ｂは、共にオフになる。このように、ＮＡＮＤゲート素子６ａおよび６ｂの片方または両方の故障のような異常動作時にも、すなわちロジック素子がどのような状態になっても、半導体スイッチ素子１ｂおよび２ｂの同時オンが防止される。
【００２８】
なお、半導体リレー１，２のＬＥＤ１ａ，２ａの逆方向耐圧ＶＲの絶対定格が５Ｖ、順方向電圧ＶＦの最大値が１．５Ｖ、ＮＡＮＤゲート素子６ａ，６ｂのＨレベル駆動出力信号電圧が５Ｖ、Ｌレベル駆動出力信号電圧が接地電位とすれば、この回路構成でＬＥＤ１ａ，２ａにかかる逆方向電圧は、逆方向耐圧ＶＲを超えることはなく、また、逆方向耐圧ＶＲは、順方向電圧ＶＦの２倍以上であるため十分な余裕を確保できている。
【００２９】
このように、本発明によれば、リレー駆動動作が確実であり、制御部３やＮＡＮＤゲート素子の故障等の異常動作時にも、信号線５ａおよび５ｂに挿入されているスイッチを同時オンさせない同時オン防止機能を確実に行うことができる。また、上述の従来構成に比べて、ロジック素子２を２個と抵抗を１個削減でき、低コストで実現できる。
【００３０】
次に、図３は、本発明のリレー駆動回路をフライングキャパシタ方式絶縁検出装置に適用した場合を示す回路図である。
【００３１】
図中、電源３は、複数のバッテリＶ１〜Ｖｎが直列接続されて高圧直流電源として構成されており、この電源３は、マイコン２０等の測定系の接地電位Ｇとは絶縁されている。
【００３２】
同図に示すように絶縁検出装置は、両極性のコンデンサ（すなわち、フライングキャパシタ）９と、接地電位Ｇとは絶縁された電源３の正極をコンデンサ９の一端に接続するための第１スイッチとしての半導体リレー１と、電源３の負極をコンデンサ９の他端に接続するための第２スイッチとしての半導体リレー１１とを備えている。
【００３３】
また、絶縁検出装置は、コンデンサ９の一端を、ノイズ除去用のローパスフィルタ１４を介して制御部としてのマイコン２０の入力ポートＰ６に接続するための第３スイッチとしての半導体リレー２と、コンデンサ９の他端を接地電位Ｇに接続するための第４スイッチとしての半導体リレー１２とを備えている。
【００３４】
半導体リレー１の半導体スイッチ素子１ｂと半導体リレー２の半導体スイッチ素子２ｂの接続点と、半導体リレー１１の半導体スイッチ素子１１ｂと半導体リレー１２の半導体スイッチ１２ｂの接続点の間には、ダイオードＤ１、抵抗Ｒ２及びコンデンサ９が順次直列に接続されている。また、抵抗Ｒ２とコンデンサ９の接続点から、半導体リレー１の半導体スイッチ素子１ｂと半導体リレー２の半導体スイッチ素子２ｂの接続点の間には、ダイオードＤ２及び抵抗Ｒ３が順次直列に接続されている。すなわち、ダイオードＤ１及び抵抗Ｒ１と、ダイオードＤ２及び抵抗Ｒ２とは、ダイオードの極性が互いに逆極性になって並列に接続されている。
【００３５】
半導体スイッチ素子２ｂの入力ポートＰ６側と接地電位Ｇとの間には、抵抗Ｒ４が接続され、半導体スイッチ素子１２ｂの接地電位Ｇ側と接地電位Ｇ間には、抵抗Ｒ５が接続されている。
【００３６】
半導体リレー１のＬＥＤ１ａおよび半導体リレー２のＬＥＤ２ａは、図１に示すリレー駆動装置と同様にＮＡＮＤゲート素子６ａおよび６ｂの出力端子間に互いに逆接続され、ＮＡＮＤゲート素子６ａおよび６ｂの入力端子は、それぞれ、マイコン２０の出力ポートＰ１およびＰ２に接続されている。
【００３７】
また、半導体リレー１１のＬＥＤ１１ａおよび半導体リレー１２のＬＥＤ１２ａは、図１に示すリレー駆動装置と同様に、ＮＡＮＤゲート素子１６ａおよび１６ｂの出力端子間に互いに逆接続され、ＮＡＮＤゲート素子１６ａおよび１６ｂの入力端子は、それぞれ、マイコン２０の出力ポートＰ３およびＰ４に接続されている。
【００３８】
マイコン２０は、入力ポートＰ６に入力される電圧をＡ／Ｄ（アナログ／デジタル）変換して検出する電圧検出機能を有する。また、マイコン２０は、出力ポートＰ１およびＰ３と、出力ポートＰ２およびＰ４から、それぞれ、一方がＨ（ハイ）レベルのとき他方がＬ（ロー）レベルとなるパルス制御信号を出力し、半導体リレー１および１１の半導体スイッチ素子１ｂおよび１１ｂと、半導体リレー２および１２の半導体スイッチ素子２ｂおよび１２ｂとを、それぞれ連動してオンオフ制御できるようになっている。
【００３９】
また、絶縁検出装置は、さらに、ダイオードＤ２および抵抗Ｒ２の接続点を抵抗Ｒ３よりも低抵抗値の抵抗Ｒ６を介して接地電位Ｇに接続するための第５スイッチとしての半導体リレー１３を備えている。半導体リレー１３のＬＥＤ１３ａのアノードは、電源＋Ｖｃｃに接続され、カソードは抵抗Ｒ７を介してマイコン２０の出力ポートＰ５に接続されている。半導体リレー１３および抵抗６はリセット回路を構成しており、半導体スイッチ素子１３ｂを閉制御すると、コンデンサ９に蓄積された電荷を抵抗Ｒ６によって速やかに放電させることができる。
【００４０】
次に、上述の構成を有する絶縁検出装置の動作を説明する。まず、マイコン２０は、電源３の電圧Ｖ0 を計測する。この計測は、具体的には次のように行われる。マイコン２０は、全てのスイッチが開いている初期状態から、出力ポートＰ１およびＰ３にＨレベルの制御信号を出力すると共に出力ポートＰ２およびＰ４にＬレベルの制御信号を出力して、半導体スイッチ素子１ｂおよび１１ｂを閉制御する。それにより、電源Ｖの電圧がコンデンサ９に充電される。
【００４１】
次に、マイコン２０は、出力ポートＰ１およびＰ３にＬレベルの制御信号を出力すると共に出力ポートＰ２およびＰ４にＨレベルの制御信号を出力して、半導体スイッチ素子１ｂおよび１１ｂを開制御すると共に、半導体スイッチ素子２ｂおよび１２ｂを開制御する。それにより、コンデンサ９の両端電圧、すなわち電源３の両端電圧Ｖ0 がマイコン２０の入力ポートＰ６に供給され、両端電圧Ｖ0 がＡ／Ｄ変換されて電源３の電圧としてマイコン２０で読み込まれる。
【００４２】
次に、マイコン２０は、負極側地絡抵抗ＲＬ−の値に応じた電圧ＶRL- を計測する。この計測は、具体的には次のように行われる。すなわち、マイコン２０は、出力ポートＰ５にＬレベルの制御信号を出力して半導体スイッチ素子１３ｂを開制御することによるリセット後、出力ポートＰ１にＨレベルの制御信号、出力ポートＰ２にＬレベルの制御信号を出力すると共に、出力ポートＰ３にＬレベルの制御信号、出力ポートＰ４にＨレベルの制御信号を出力して、半導体スイッチ素子１ｂおよび１２ｂを閉制御する。それにより、負極側地絡抵抗ＲＬ−の値に応じた電圧がコンデンサ９に充電される。
【００４３】
次に、マイコン２０は、出力ポートＰ１にＬレベルの制御信号、出力ポートＰ２にＨレベルの制御信号を出力して半導体スイッチ素子１ｂを開制御し半導体スイッチ素子２ｂを閉制御すると共に、半導体スイッチ素子１２ｂの閉制御を維持する。それにより、コンデンサ９の両端電圧、すなわち負極側地絡抵抗ＲＬ−の値に応じた電圧ＶRL- は、マイコン２０で読み込まれる。
【００４４】
次に、マイコン１０は、正極側地絡抵抗ＲＬ＋の値に応じた電圧ＶRL+ を計測する（ステップＳ１３）。この計測は、具体的には次のように行われる。すなわち、マイコン２０は、出力ポートＰ５にＬレベルの制御信号を出力して半導体スイッチ素子１３ｂを開制御することによるリセット後、出力ポートＰ３にＨレベルの制御信号、出力ポートＰ４にＬレベルの制御信号を出力すると共に、出力ポートＰ１にＬレベルの制御信号、出力ポートＰ２にＨレベルの制御信号を出力して、半導体スイッチ素子１１ｂおよび２ｂを閉制御する。それにより、正極側地絡抵抗ＲＬ＋の値に応じた電圧がコンデンサ９に充電される。
【００４５】
次に、マイコン２０は、出力ポートＰ３にＬレベルの制御信号、出力ポートＰ４にＨレベルの制御信号を出力して半導体スイッチ素子１１ｂを開制御し半導体スイッチ素子１２ｂを閉制御すると共に、半導体スイッチ素子２ｂの閉制御を維持する。それにより、コンデンサ９の両端電圧、すなわち正極側地絡抵抗ＲＬ＋の値に応じた電圧ＶRL+ は、マイコン２０で読み込まれる。
【００４６】
次に、マイコン２０は、負極側地絡抵抗ＲＬ−に応じた計測電圧ＶRL- と正極側地絡抵抗ＲＬ＋に応じた計測電圧ＶRL+ の和を高圧電源Ｖの両端電圧に応じた計測電圧Ｖ0 で除する演算（ＶRL- ＋ＶRL+ ／Ｖ0 ）を行う。次に、マイコン２０は、その演算値により、予め内部メモリに記憶されている演算値対地絡抵抗の換算テーブルを参照して電源３の地絡抵抗を算出する。
【００４７】
このように、マイコン２０は第１〜第４スイッチとしての半導体スイッチ素子１ｂ，２ｂ，１１ｂ，１２ｂを各々制御して、電源３の両端電圧Ｖ0 、正極側地絡抵抗ＲＬ＋に応じた電圧ＶRL+ 、負極側地絡抵抗ＲＬ−に応じた電圧ＶRL- でコンデンサ９を充電する毎に、そのときのコンデンサ９の両端電圧をマイコン２０によって読み取ることで、電源３の絶縁状態を検出することができる。
【００４８】
また、マイコン２０やＮＡＮＤゲート素子６ａ，６ｂ，１６ａ，１６ｂの故障等による異常動作時に、半導体スイッチ素子１ｂと２ｂや１１ｂと１２ｂが同時オンすることがないので、誤検出を起こすおそれがない。
【００４９】
以上の通り、本発明の最良の形態について説明したが、本発明はこれに限らず、種々の変形、応用が可能である。
【００５０】
たとえば、上述の実施の形態では、ＮＡＮＤゲート素子を用いているが、これに限らず、他のロジック素子としても良い。
【００５１】
また、上述の実施の形態では、半導体リレーを用いているが、本発明はこれに限らず、機械式リレーを用いることもできる。
【００５２】
図４は、機械式リレーを用いた場合のリレー駆動回路の他の実施例を示す回路図である。図４に示すリレー駆動回路は、図１の半導体リレー１および２の代わりに２個の機械式リレー２１および２２が用いられている。
【００５３】
機械式リレー２１は、励磁コイル２１ａおよび接点２１ｂを有する。機械式リレー２１は、さらに、励磁コイル２１ａに直列接続されたダイオード２１ｃを内蔵している。同様に、機械式リレー２２は、励磁コイル２２ａおよび接点２２ｂを有する。機械式リレー２２は、さらに、励磁コイル２２ａに直列接続されたダイオード２２ｃを内蔵している。機械式リレー２１および２２は、上述の構成により、一方向通電駆動型リレーとして機能する。
【００５４】
ダイオード２１ｃのカソードとダイオード２２ｃのアノードは、ＮＡＮＤゲート素子６ａの出力端子に接続されている。励磁コイル２１ａおよび２２ａは、電流制限抵抗Ｒ１を介してＮＡＮＤゲート素子６ｂの出力端子に接続されている。すなわち、ダイオード２１ｃおよび２２ｃは、ＮＡＮＤゲート素子６ａおよび６ｂの出力端子間に互いに逆接続されている。
【００５５】
上述の構成において、通常動作時、制御部３の制御信号出力端子Ｐ１がパルス制御信号の出力によりＨレベルになりかつ制御信号出力端子Ｐ２がＬレベルになったときは、ＮＡＮＤゲート素子６ａの出力端子は、Ｌレベルとなり、ＮＡＮＤゲート素子６ｂの出力端子は、Ｈレベルとなる。それに応じて、機械式リレー２１の励磁コイル２１ａに電流が流れるため、接点２１ｂがオンとなるが、機械式リレー２２の励磁コイル２２ａには電流が流れず、接点２２ｂはオフとなっている。
【００５６】
反対に、制御部３の制御信号出力端子Ｐ１がＬレベルかつ制御信号出力端子Ｐ２がＨレベルになったときは、ＮＡＮＤゲート素子６ｂの出力端子は、Ｌレベルとなり、ＮＡＮＤゲート素子６ａの出力端子は、Ｈレベルとなる。それに応じて、機械式リレー２２の励磁コイル２２ａに電流が流れるため、接点２２ｂがオンとなるが、機械式リレー２１の励磁コイル２１ａには電流が流れず、接点２１ｂはオフとなる。
【００５７】
一方、マイコンの故障や暴走等により、制御部３の制御信号出力端子Ｐ１およびＰ２が共にＨレベルまたはＬレベルとなった異常動作時には、ＮＡＮＤゲート素子６ａおよび６ｂの出力端子は、共にＬレベルまたはＨレベルとなる。したがって、励磁コイル２１ａおよび２２ａには、電流が流れないので、接点２１ｂおよび２２ｂは共にオフとなる。このように、マイコンの故障や暴走等による制御部３の異常動作時には、機械式リレー２１および２２の同時オンが防止される。
【００５８】
また、ＮＡＮＤゲート素子６ａおよび６ｂの片方または両方の故障により、ＮＡＮＤゲート素子６ａおよび６ｂの出力端子が、共にＬレベルまたはＨレベルとなった場合は、上述と同様に、励磁コイル２１ａおよび２２ａには、電流が流れないので、接点２１ｂおよび２２ｂは共にオフとなる。したがって、ＮＡＮＤゲート素子６ａおよび６ｂの片方または両方の故障のような異常動作時にも、機械式リレー２１および２２の同時オンが防止される。
【００５９】
なお、上述の説明では、ダイオード２２ｃおよび２２ｃは、機械式リレー２１および２２に内蔵されているものとしているが、機械式リレー２１および２２に内蔵されない外付けのダイオードとしても良い。
【図面の簡単な説明】
【００６０】
【図１】本発明の実施の形態に係るリレー駆動装置の構成を示す回路図である。
【図２】半導体リレーの詳細構成を示す回路図である。
【図３】本発明のリレー駆動回路をフライングキャパシタ方式絶縁検出装置に適用した場合を示す回路図である。
【図４】本発明のリレー駆動装置の他の実施例を示す回路図である。
【図５】従来のリレー駆動装置における同時オン防止回路を示す回路図である。
【符号の説明】
【００６１】
１    半導体リレー（一方向通電駆動型リレー）
１ａ  ＬＥＤ
１ｂ  半導体スイッチ素子
２    半導体リレー（一方向通電駆動型リレー）
２ａ  ＬＥＤ
２ｂ  半導体スイッチ素子
３    制御部（駆動制御手段）
６ａ  ＮＡＮＤゲート素子（第１のロジック素子）
６ｂ  ＮＡＮＤゲート素子（第２のロジック素子）
２１  機械式リレー（一方向通電駆動型リレー）
２２  機械式リレー（一方向通電駆動型リレー）
【図１】
2010028711.tif 000003
【図２】
2010028711.tif 000004
【図３】
2010028711.tif 000005
【図４】
2010028711.tif 000006
【図５】
2010028711.tif 000007