(57)【要約】【課題】熱励起によって発生する電荷量ΔＱに起因する残像を抑制して高画質撮影が可能な固体撮像素子を提供する。【解決手段】基板１上方に積層された一対の電極１４，１６とこれに挟まれる光電変換層１５とを含む光電変換素子Ｐをそれぞれ有する複数の画素３０３を含む固体撮像素子３０であって、画素３０３が、基板１内に設けられ、電極１４と電気的に接続される接続部３と、基板１内に接続部３に隣接して設けられ、該接続部３の電位に対して電位障壁となる電位障壁部７と、基板１内に電位障壁部７に隣接して設けられ、光電変換層１５で発生した電荷が接続部３及び電位障壁部７を介して蓄積される第一の電荷蓄積部４と、第一の電荷蓄積部４に蓄積された電荷に応じた信号を出力する信号出力回路とを含み、接続部３に電荷を供給する電荷供給手段（電荷注入トランジスタ，バイアス電流発生回路３０８（トランジスタ１９，定電流源２０））を備える。【選択図】図２
2010010188.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上方に積層された一対の電極とこれに挟まれる光電変換層とを含む光電変換素子をそれぞれ有する複数の画素を含む固体撮像素子であって、
前記画素が、前記半導体基板内に設けられ、前記一対の電極の一方と電気的に接続される接続部と、前記半導体基板内に前記接続部に隣接して設けられ、該接続部の電位に対して電位障壁となる電位障壁部と、前記半導体基板内に前記電位障壁部に隣接して設けられ、前記光電変換層で発生した電荷が前記接続部及び前記電位障壁部を介して蓄積される第一の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷に応じた信号を出力する信号出力回路とを含み、
前記接続部に電荷を供給する電荷供給手段を備える固体撮像素子。
【請求項２】
請求項１記載の固体撮像素子であって、
前記電荷供給手段が、各画素に設けられ、前記画素の前記接続部を半導体領域とする第一のトランジスタと、前記第一のトランジスタのゲートに接続された電流源とから構成されている固体撮像素子。
【請求項３】
請求項２記載の固体撮像素子であって、
前記電流源が、前記第一のトランジスタとゲートが共通接続され、前記第一のトランジスタと共にカレントミラー回路を形成する第二のトランジスタと、前記第二のトランジスタに所定の電流を供給する定電流源とから構成されている固体撮像素子。
【請求項４】
請求項１〜３のいずれか１項記載の固体撮像素子であって、
前記画素から出力される信号量に応じて前記電荷供給手段による前記電荷の供給の実施及び停止を切り替え制御する制御手段を備える固体撮像素子。
【請求項５】
請求項１〜４のいずれか１項記載の固体撮像素子であって、
前記電荷供給手段が１フレーム期間に供給する電荷量が、前記第一の電荷蓄積部の容量の１％以上である固体撮像素子。
【請求項６】
請求項１〜５のいずれか１項記載の固体撮像素子であって、
前記電荷供給手段が１フレーム期間に供給する電荷量が、前記第一の電荷蓄積部の容量の３０％以下である固体撮像素子。
【請求項７】
請求項１〜６のいずれか１項記載の固体撮像素子であって、
前記画素が、前記半導体基板内に設けられ、前記信号出力回路を構成する出力トランジスタのゲートに接続された埋め込み型の第二の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷を前記第二の電荷蓄積部に転送する電荷転送手段とを備える固体撮像素子。
【請求項８】
請求項７記載の固体撮像素子であって、
前記第一の電荷蓄積部が埋め込み型の蓄積部である固体撮像素子。
【請求項９】
請求項１〜８のいずれか１項記載の固体撮像素子であって、
前記光電変換層が有機材料で構成されている固体撮像素子。
【請求項１０】
請求項１〜９のいずれか１項記載の固体撮像素子を備える撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板上方に積層された一対の電極とこれに挟まれる光電変換層とを含む光電変換素子をそれぞれ有する複数の画素を含む固体撮像素子と、前記固体撮像素子を駆動する駆動手段とを備える撮像装置に関する。
【背景技術】
【０００２】
特許文献１には、ＭＯＳトランジスタ回路による信号読み出し回路が形成された半導体基板と、半導体基板の上に積層され入射光量に応じた電荷を発生する光電変換膜と、半導体基板の表面に設けられ電荷を半導体基板の表面に導く配線が接続される接続部と、接続部に近接して設けられ接続部の電荷に対して一定電位障壁となる電位障壁手段と、電位障壁手段に近接して設けられ信号読み出し回路を構成する出力トランジスタのゲートに接続される電荷蓄積部とを備える固体撮像素子が開示されている。
【０００３】
このような構成によれば、光電変換膜で発生した電荷を出力トランジスタのゲートにスムーズに流し、出力トランジスタのゲートから見て、電荷が蓄積する部分の実効的な静電容量が小さくなり、信号電圧が大きくなり、高感度の出力信号を得ることができる。
【０００４】
図１３は、特許文献１に開示された固体撮像素子の動作を説明するための図であり、半導体基板内の断面ポテンシャルを示した図である。
固体撮像素子の１画素から信号を得るには、まず、電荷蓄積部に蓄積されていた電荷をリセットドレインに排出してリセットする（時刻Ｔ０）。このとき、図示したように、電荷蓄積部内にはリセット動作に伴って発生するノイズ電荷であるリセットノイズＮ１が蓄積される。リセットが完了すると光電変換膜の露光が開始され、この露光によって発生した電荷Ｑが接続部から電位障壁を通って電荷蓄積部へと蓄積される（時刻Ｔ１）。そして、この露光期間中に電荷蓄積部に蓄積された電荷量に応じた信号が信号読み出し回路から出力される。信号出力後は、時刻Ｔ２に示すように再びリセット動作が行われ、電荷蓄積部にはリセットノイズＮ２が蓄積されて、この状態で次の露光が開始される。
【０００５】
固体撮像素子から出力される信号を処理する信号処理回路には、信号に対して相関二重サンプリング処理を施す相関二重サンプリング（ＣＤＳ）回路が含まれる。このＣＤＳ回路では、リセットノイズに応じた信号と、リセットノイズが含まれる電荷に応じた信号との２つをサンプリングし、双方の差分を取ることで、リセットノイズを除去することが行われる。
【０００６】
時刻Ｔ１で得られた撮像信号から、時刻Ｔ０で得られたリセットノイズＮ１に応じた信号を減算することで、リセットノイズを完全に除去することが可能である。このような処理を行うには、ＣＤＳ回路において、時刻Ｔ０の時点で固体撮像素子から出力される信号をサンプリングし（サンプリングＳＰ１）、時刻Ｔ２の時点で固体撮像素子から出力される信号をサンプリングして（サンプリングＳＰ２）、双方の差分を取る必要がある。しかし、サンプリングＳＰ１からサンプリングＳＰ２までの時間は露光期間と同じであり、ＣＤＳ回路は全画素からの信号を順次処理する必要があるため、このような時間間隔で信号をサンプリングしていると、固体撮像素子から出力されてくる信号に対して処理が追いつかなくなってしまう。
【０００７】
そこで、従来では、時刻Ｔ１の時点でサンプリングした信号から、時刻Ｔ２の時点でサンプリング（サンプリングＳＰ３）した信号を減算することで、リセットノイズの除去（正確には除去できないが、一部は除去できる）を行っている。サンプリングＳＰ２とサンプリングＳＰ３の時間間隔は露光期間に比べて十分に短いため、全画素からの信号に対してＣＤＳ処理を問題なく行うことができる。
【０００８】
【特許文献１】特開２００５−２６８４７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
接続部の電位を決定する電荷は、熱拡散により、接続部から電荷蓄積部へと常に流れ出ている。一方で、接続部には、配線や光電変換膜等の部材が接続されており、この部材を介して光電変換膜で発生した電荷が常に流れ込んでくる。このため、接続部からの熱拡散による電荷の流出は、熱拡散によって接続部から流出する単位時間当たりの電荷量（拡散電流）と、配線等を介して接続部に流入してくる単位時間当たりの電荷量（流入電流）とが一致したとき（このときを平衡状態という）に、見かけ上、停止する。尚、熱拡散によって接続部から流出する単位時間当たりの電荷量は、接続部と電位障壁手段の電位差が小さいほど大きくなる。
【００１０】
図１３は、光電変換膜で発生する電荷量が多い場合、つまり明るい被写体を撮影している場合（点灯時）の動作を説明したものである。光電変換膜で発生する電荷量が多い場合は、接続部に流れ込んでくる電流（流入電流）が大きくなるため、拡散電流がこの流入電流と一致するほど大きくなっている状態、即ち、接続部と電位障壁手段が同電位の状態で平衡状態に達する。
【００１１】
一方、図１３に示した点灯時から光電変換膜を遮光した場合（消灯時）、初期の段階では、接続部と電位障壁手段が同電位であるため、光がない場合に接続部に流れ込む電流（以下、暗時信号電流Ｉdarkという）よりも、熱励起で電荷蓄積部に移動する拡散電流の方が大きくなり、接続部３の電荷が減少し始める。そして、時間が経つにつれて、接続部と電位障壁手段の電位差が広がるため、ある時点で双方の電流が一致し、接続部３の電荷がΔＱだけ減った状態で平衡状態に達する。このときの電荷量ΔＱは、
【００１２】
【数１】
2010010188.tif 000003
【００１３】
として表される。なお、平衡状態に達するまでの時間は約10msecと1フレームの期間より短い。
【００１４】
被写体が点灯から消灯へと変化した場合、消灯時は光電変換膜から電荷が発生しないため、電荷蓄積部への暗電流電荷以外の電荷の蓄積は起こらないはずである。しかし、従来例では、消灯直後のフレームにおいて、ΔＱに対応する電荷が電位障壁手段を越えて電荷蓄積部へと流入して読み出される。そのため、消灯直後の１フレーム目においてはΔＱに起因する残像が発生する。前述したように、平衡状態に達するまでの時間はフレーム期間よりも短いため、ΔＱに起因する残像は１フレーム目のみに表れることになる。
【００１５】
本発明は、上記事情に鑑みてなされたものであり、熱励起によって発生する電荷量ΔＱに起因する残像を抑制して高画質撮影が可能な固体撮像素子及び撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明の固体撮像素子は、半導体基板上方に積層された一対の電極とこれに挟まれる光電変換層とを含む光電変換素子をそれぞれ有する複数の画素を含む固体撮像素子であって、前記画素が、前記半導体基板内に設けられ、前記一対の電極の一方と電気的に接続される接続部と、前記半導体基板内に前記接続部に隣接して設けられ、該接続部の電位に対して電位障壁となる電位障壁部と、前記半導体基板内に前記電位障壁部に隣接して設けられ、前記光電変換層で発生した電荷が前記接続部及び前記電位障壁部を介して蓄積される第一の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷に応じた信号を出力する信号出力回路とを含み、前記接続部に電荷を供給する電荷供給手段を備える。
【００１７】
この構成により、光電変換層から接続部に流れ込んでくる電荷量が急激に少なくなった場合でも、電荷供給手段から供給される電荷により、接続部に流れ込んでくる電流（流入電流）が急激に減少するのを防止することができる。この結果、接続部から第一の電荷蓄積部に流出する電荷量ΔＱが減少する。このため、光電変換層から接続部に流れ込んでくる電荷量が急激に少なくなった直後のフレームにおける残像の発生を抑制することができ、高画質の撮影が可能となる。
【００１８】
本発明の固体撮像素子は、前記電荷供給手段が、各画素に設けられ、前記画素の前記接続部を半導体領域とする第一のトランジスタと、前記第一のトランジスタのゲートに接続された電流源とから構成されている。
【００１９】
この構成により、１画素あたり１つのトランジスタを増やすだけで、全ての画素の接続部に電荷を供給することが可能となる。したがって、画素サイズが小さくなった場合でも、電荷供給手段を容易に実現することができる。
【００２０】
本発明の固体撮像素子は、前記電流源が、前記第一のトランジスタとゲートが共通接続され、前記第一のトランジスタと共にカレントミラー回路を形成する第二のトランジスタと、前記第二のトランジスタに所定の電流を供給する定電流源とから構成されている。
【００２１】
この構成により、定電流源から供給される電流と同じ電流を第一のトランジスタに流すことができ、接続部に一定量の電荷を供給可能となる。
【００２２】
本発明の固体撮像素子は、前記画素から出力される信号量に応じて前記電荷供給手段による前記電荷の供給の実施及び停止を切り替え制御する制御手段を備える。
【００２３】
この構成により、画素からの信号量が小さい場合には電荷の供給を実施し、画素からの信号量が大きい場合には電荷の供給を停止するといった柔軟な制御を行うことができる。画素から出力される信号量が大きい場合には、残像はそれほど目立たなくなるため、上記構成によれば、必要なときだけ電荷の供給を行うことができ、消費電力を小さくすることができる。
【００２４】
本発明の固体撮像素子は、前記電荷供給手段が１フレーム期間に供給する電荷量が、前記第一の電荷蓄積部の容量の１％以上である。
【００２５】
この構成により、実用上問題ないレベルまで残像を抑制することができる。
【００２６】
本発明の固体撮像素子は、前記電荷供給手段が１フレーム期間に供給する電荷量が、前記第一の電荷蓄積部の容量の３０％以下である。
【００２７】
この構成により、実用上問題ないレベルまでダイナミックレンジの減少を抑制することができる。
【００２８】
本発明の固体撮像素子は、前記画素が、前記半導体基板内に設けられ、前記信号出力回路を構成する出力トランジスタのゲートに接続された埋め込み型の第二の電荷蓄積部と、前記第一の電荷蓄積部に蓄積された電荷を前記第二の電荷蓄積部に転送する電荷転送手段とを備える。又、前記第一の電荷蓄積部が埋め込み型の蓄積部である
【００２９】
この構成により、リセットノイズを正確に除去することができる。又、第一の電荷蓄積部から第二の電荷蓄積部に電荷を完全転送することができる。
【００３０】
本発明の固体撮像素子は、前記光電変換層が有機材料で構成されている。
【００３１】
有機材料で構成された光電変換層は、その有機材料の電荷輸送能力を補うために薄くする必要がある。このため、接続部に接続される容量が大きくなって、接続部から第一の電荷蓄積部に流出する電荷量が増え、残量の影響が顕著となってしまう。したがって、光電変換層が有機材料で構成されている場合に、残像の抑制効果を顕著に得ることができる。
【００３２】
本発明の撮像装置は前記固体撮像素子を備える。
【００３３】
この構成により、高画質撮影が可能な撮像装置を実現することができる。
【発明の効果】
【００３４】
本発明によれば、熱励起によって発生する電荷量ΔＱに起因する残像を抑制して高画質撮影が可能な固体撮像素子及び撮像装置を提供することができる。
【発明を実施するための最良の形態】
【００３５】
以下、本発明の実施形態について図面を参照して説明する。
【００３６】
（第一実施形態）
前述したようにΔＱに起因する残像を抑制するためには、ΔＱを小さくすることが必須である。式１から示されるように、ΔＱを小さくするためには暗時信号電流Ｉdarkを大きくすることが必要になる。そこで、本実施形態においては、バイアス電流Ｉbiasを用いてＩdarkを大きくする。具体的には、バイアス電流発生回路を用いて全画素一様にバイアス電流Ｉbiasが流れるようにすることで、被写体からの光入射のない状態においても、暗時信号電流Ｉdark=Ｉ’dark（光電変換膜で暗時に発生する暗時信号電流）＋Ｉbiasとなるため、ΔＱを小さくして残像を抑制することができる。以下、このような課題解決手法を実現するための構成について説明する。
【００３７】
図１は、本発明の第一実施形態である固体撮像素子の１画素分の断面模式図である。図２は、図１に示す１画素分の等価回路を示した図である。本実施形態の固体撮像素子は、図１に示す１画素を同一平面上で１次元状又は二次元状に複数配置した構成となっている。
図１に示す固体撮像素子は、半導体基板であるｐ型シリコン基板１（以下、基板１という）と、基板１上方にゲート絶縁膜２及び絶縁層１０を介して積層された光電変換素子Ｐとを備える。
【００３８】
光電変換素子Ｐは、絶縁層１０上に形成された下部電極１４と、下部電極１４上に形成された光電変換層１５と、光電変換層１５上に形成された上部電極１６とを含む構成となっている。
【００３９】
上部電極１６には、その上方から被写体からの入射光が入射される。上部電極１６は、光電変換層１５に入射光を入射させる必要があるため、入射光に対して透明なＩＴＯ等の導電性材料で構成される。上部電極１６は、全画素で共通の一枚構成であるが、画素毎に分割してあっても良い。
【００４０】
下部電極１４は、画素毎に分割された薄膜であり、透明又は不透明の導電性材料（ＩＴＯやアルミニウム等）で構成される。
【００４１】
光電変換層１５は、入射光のうちの特定の波長域を吸収して、吸収した光量に応じた電荷を発生する有機又は無機の光電変換材料で構成された層である。光電変換層１５を、緑色の波長域の光を吸収してこれに応じた電荷を発生する光電変換材料（例えばキナクリドン）で構成することで、可視光モノクロ撮像が可能となる。光電変換層１５を、赤外の波長域の光を吸収してこれに応じた電荷を発生する光電変換材料（例えばフタロシアニン系有機材料やナフタロシアニン系有機材料）で構成することで、赤外光モノクロ撮像が可能となる。
【００４２】
基板１内には下部電極１４と電気的に接続されたｎ型不純物層からなる接続部３が設けられている。接続部３と下部電極１４とは、ゲート絶縁膜２及び絶縁層１０内に埋設された導電性材料からなるコンタクト配線１１によって接続されている。
【００４３】
接続部３の左隣には、ｐ基板の一部で形成された電位障壁部７が設けられている。電位障壁部７は、接続部３に対して電位障壁となる電位障壁手段として機能する。
【００４４】
電位障壁部７の左隣には、コンタクト配線１１から接続部３に達し、ここから電位障壁部７を通って移動してきた電荷を蓄積するための第一の電荷蓄積部４が設けられている。第一の電荷蓄積部４は、接続部３と同じ導電型のｎ型不純物層で構成されている。
【００４５】
第一の電荷蓄積部４の表面には、第一の電荷蓄積部４と反対導電型のｐ型不純物を注入してなるｐ型不純物層４ａが形成されている。第一の電荷蓄積部４の表面にｐ型不純物層４ａを形成しておくことで、第一の電荷蓄積部４が基板最表面ではなく基板内部に設けられた所謂埋め込み型となり、基板内部に電荷が蓄積される。この結果、基板表面で発生する暗電流の混入を抑制することができ、Ｓ／Ｎを向上させることができる。又、第一の電荷蓄積部４及びｐ型不純物層４ａの不純物濃度を調整して第一の電荷蓄積部４を完全空乏化することで、所謂完全転送が可能になる。
【００４６】
電位障壁部７上方には、接続部３をソースとし、第一の電荷蓄積部４をドレインとするトランジスタのゲート電極７ａが、ゲート絶縁膜２を介して設けられている。このゲート電極７ａは、外部から固定電圧が印加されるようになっている。以下、ゲート電極７ａをバリアゲート７ａという。
【００４７】
第一の電荷蓄積部４の左隣には少し離間して第二の電荷蓄積部５が設けられている。第二の電荷蓄積部５は、接続部３と同じ導電型のｎ型不純物層で構成されている。
【００４８】
第一の電荷蓄積部４と第二の電荷蓄積部５との間の基板１上方には、第一の電荷蓄積部４をソースとし、第二の電荷蓄積部５をドレインとするトランジスタのゲート電極８が、ゲート絶縁膜２を介して設けられている。このゲート電極８は、第一の電荷蓄積部４に蓄積された電荷を第二の電荷蓄積部５に転送する電荷転送手段として機能する。以下、ゲート電極８を転送ゲート８という。この転送ゲート８に高電圧の電荷転送パルスが印加されると、第一の電荷蓄積部４に蓄積された電荷が第二の電荷蓄積部５に転送される。第一の電荷蓄積部４を完全空乏化することが好ましく、このようにすることで、第一の電荷蓄積部４にある電荷は第二の電荷蓄積部５に完全転送される。
【００４９】
第二の電荷蓄積部５の左隣には少し離間して、接続部３と同じ導電型のｎ型不純物層からなるリセットドレイン６が設けられている。
【００５０】
第二の電荷蓄積部５とリセットドレイン６との間の基板１上方には、第二の電荷蓄積部５をソースとし、リセットドレイン６をドレインとするリセットトランジスタのゲート電極（以下、リセットゲートという）９が、ゲート絶縁膜２を介して設けられている。リセットゲート９に高電圧のリセットパルスを印加すると、第二の電荷蓄積部５に蓄積された電荷がリセットドレイン６へと排出される。
【００５１】
基板１内には、接続部３に電荷を注入するための電荷注入トランジスタが設けられている。
この電荷注入トランジスタは、接続部３と、基板１内の接続部３の右隣に少し離間して設けられたｎ型不純物層１８と、接続部３とｎ型不純物層１８の間の基板１上方にゲート絶縁膜２を介して設けられたゲート電極１７とから構成されている。
【００５２】
接続部３は電荷注入トランジスタのドレインとして機能し、ｎ型不純物層１８は電荷注入トランジスタのソースとして機能し、ゲート電極１７は電荷注入トランジスタのゲートとして機能する。ｎ型不純物層１８はグラウンドに接地されている。図２に示すように、ゲート電極１７には、全ての画素に共通で設けられ、電荷注入トランジスタに供給するバイアス電流Ｉbiasを発生するバイアス電流発生回路３０８が共通ゲート配線によって接続されている。
【００５３】
バイアス電流発生回路３０８は、トランジスタ１９と定電流源２０とから構成されている。
【００５４】
トランジスタ１９は、そのゲートが各画素のゲート電極１７に接続され、そのドレインがゲートと接続され、そのソースがグラウンドに接地されている。トランジスタ１９のドレインは、定電流源２０を介して電源電圧ＶＤＤに接続されている。
【００５５】
このような構成により、トランジスタ１９と電荷注入トランジスタとがカレントミラー回路を形成するため、定電流源２０からトランジスタ１９に供給されるバイアス電流Ｉbiasと同じ電流Ｉbiasが電荷注入トラジスタに流れるようになり、各画素の接続部３に一定量の電荷（バイアス電流Ｉbias）を供給することができる。
【００５６】
基板１には、更に、第二の電荷蓄積部５に蓄積された電荷に応じた信号を出力するＭＯＳトランジスタからなる公知の信号出力回路が、画素毎に設けられている。この信号出力回路には、上記リセットトランジスタも含まれる。
【００５７】
図２に示すように、信号出力回路は、リセットトランジスタの他に出力トランジスタ５ａと行選択トランジスタ５ｂとを備える。出力トランジスタ５ａは、そのゲートが第二の電荷蓄積部５に接続され、そのドレインが電源に接続され、そのソースが行選択トランジスタ５ｂのドレインに接続されている。出力トランジスタ５ａは、第二の電荷蓄積部５に蓄積された電荷の電荷量に応じた電圧信号を出力するものである。
【００５８】
行選択トランジスタ５ｂは、そのゲートに行選択パルスが印加されると、出力トランジスタ５ａから出力された電圧信号を出力信号線に出力する。各画素に設けられた信号出力回路に行選択パルスが行毎に順次印加されることで、全ての画素から信号が出力される。
【００５９】
図３は、本発明の第一実施形態の固体撮像素子の平面模式図である。
固体撮像素子３０は、行方向とこれに直交する列方向に正方格子状に配列された多数の画素３０３と、画素３０３からの信号の読み出しを制御するための走査回路３０１と、各画素３０３から出力される信号を処理する信号処理部３０２と、バイアス電流発生回路３０８と、各部を制御する制御部３０７とを備える。画素３０３は、図１に示した構成となっている。
【００６０】
走査回路３０１は、リセット信号線３０４を介して各画素３０３のリセットトランジスタのリセットゲート９と接続されており、このリセット信号線３０４から各画素３０３へのリセットパルスの印加を行う。又、走査回路３０１は、行選択信号線３０５を介して各画素３０３の行選択トランジスタ５ｂのゲートと接続されており、この行選択信号線３０５から各画素３０３への行選択パルスの印加を行う。
【００６１】
信号処理部３０２は、各画素３０３の行選択トランジスタ５ｂの出力と出力信号線３０６を介して接続されており、行選択トランジスタ５ｂから出力された信号は、この出力信号線３０６を介して信号処理部３０２に入力される。信号処理部３０２では、１ライン分の信号処理しか行わないため、走査回路３０１は、画素３０３からの信号を１ラインずつ順次出力させるローリング読み出し制御を行う。
【００６２】
バイアス電流発生回路３０８は、全ての画素３０３に接続され、各画素３０３に供給するバイアス電流Ｉbiasを発生する。バイアス電流発生回路３０８は、固体撮像素子が動作している期間中、バイアス電流Ｉbiasを発生して各画素３０３に供給する。
【００６３】
図４は、第一実施形態の固体撮像素子を搭載する撮像装置の構成例を示した図である。
図４に示す撮像装置は、図３に示す固体撮像素子３０と、固体撮像素子３０の各画素から得られる信号に相関二重サンプリング（ＣＤＳ）処理を行ってリセットノイズを除去するＣＤＳ回路３１と、ＣＤＳ回路３１の出力信号をデジタル信号に変換するＡ／Ｄ変換器３２と、Ａ／Ｄ変換器３２から出力されるデジタル信号に所定のデジタル信号処理を施して画像データを生成するデジタル信号処理部３３と、デジタル信号処理部３３で生成された画像データが記録される記録メディア３４と、撮像装置全体を統括制御するシステム制御部３６とを備える。尚、固体撮像素子３０、ＣＤＳ回路３１、及びＡ／Ｄ変換器３２は１チップ（１ＩＣ）の中に組み込まれていても良い。
【００６４】
図５は、第一実施形態の固体撮像素子の１画素の基板１内の断面ポテンシャルを示した図であり、（ａ）は点灯時（光電変換層１５に光を入射した場合）における平衡状態時のポテンシャル図、（ｂ）は消灯時（光電変換層１５に光を入射しない場合）における平衡状態時のポテンシャル図である。本実施形態では、取り扱い電荷を電子として説明する。このため、図５以降の図にあるポテンシャル図は、図中の上から下に向かって電位が高くなっているものとして図示している。
【００６５】
図５（ａ）に示すように、点灯時には、光電変換層１５からの信号電流Ｉsigと、電荷注入トランジスタからのバイアス電流Ｉbiasとが接続部３に流れ込む。電流Ｉsigは従来と変わらないため、この状態では、接続部３と電位障壁部７は同電位で平衡状態となり、ＩsigとＩbiasに応じた電荷が第一の電荷蓄積部４に蓄積される。第一の電荷蓄積部４に蓄積された電荷は、第二の電荷蓄積部５に転送された後、ここから信号出力回路によって電圧信号に変換されて出力される。この電圧信号から、Ｉbiasによって第一の電荷蓄積部４に蓄積された電荷量に応じた電圧信号を減算することで、光電変換層１５で発生した電荷に応じた電圧信号のみを取り出すことができる。
【００６６】
図５（ｂ）に示すように、消灯時には、光電変換層１５で暗時に発生する暗時信号電流Ｉ’dark（＜＜電流Ｉsig）と、電荷注入トランジスタからのバイアス電流Ｉbiasとが接続部３に流れ込む。つまり、消灯時に接続部３に流れ込む暗時信号電流Ｉdark＝Ｉ’dark＋Ｉbiasとなるため、式１より、平衡状態に達するまでに接続部３から流出する電荷ΔＱはＩbiasの大きさに応じて小さくなる。この結果、平衡状態において接続部３に形成されるポテンシャル井戸は、Ｉbiasが供給されない場合と比べて小さくなり、Ｉ’dark及びＩbiasに応じた電荷が第一の電荷蓄積部４に蓄積される。第一の電荷蓄積部４に蓄積された電荷は、第二の電荷蓄積部５に転送された後、ここから信号出力回路によって電圧信号に変換されて出力される。この電圧信号から、Ｉbiasによって第一の電荷蓄積部４に蓄積された電荷量に応じた電圧信号を減算することで、光電変換層１５で発生した電荷（Ｉ’darkに対応する電荷）に応じた電圧信号のみを取り出すことができる。
【００６７】
点灯時から消灯時に変化した直後のフレームには、図５（ｂ）に示した接続部３に形成されるポテンシャル井戸に対応したΔＱが残像として発生するが、このΔＱは、上述したように、Ｉbiasが供給されない従来と比べて小さくなっている。
【００６８】
ここで、第一の電荷蓄積部４に蓄積された電荷に応じた信号の具体的な出力方法について図６及び図７を用いて説明する。
図６は、露光を開始してから信号を読み出すまでの動作を示す図であり、各時刻における基板１内の断面ポテンシャルを示した図である。図７は、第一の電荷蓄積部４の電圧変化と、第二の電荷蓄積部５の電圧変化と、リセットトランジスタのリセットタイミングと、第一の電荷蓄積部４から第二の電荷蓄積部５への電荷転送タイミングとの関係を示した図である。
【００６９】
ある露光期間で第二の電荷蓄積部５に蓄積された電荷に応じた信号を出力した時点では、基板１内は時刻Ｔ０に示すようなポテンシャルとなっている。この状態では、電荷転送ゲート８に電荷転送パルスは印加されておらず、リセットゲート９にリセットパルスは印加されていない。この状態で次の露光期間が開始されると、光電変換層１５で発生した電荷とバイアス電流に応じた電荷が接続部３に到達し、この電荷Ｑが電位障壁部７を介して第一の電荷蓄積部４へと蓄積される。
【００７０】
露光期間が終了して第一の電荷蓄積部４への電荷Ｑの蓄積が完了すると（時刻Ｔ１）、リセットゲート９にリセットパルスが印加されて、第二の電荷蓄積部５に蓄積されていた前の露光期間で得られた電荷がリセットドレイン６へと排出される（時刻Ｔ２）。リセットパルスの印加が終了すると、ポテンシャルは時刻Ｔ３の状態となり、第二の電荷蓄積部５にリセットノイズＮのみが蓄積された状態となる。
【００７１】
リセット動作が完了すると、電荷転送ゲート８に電荷転送パルスが印加され、第一の電荷蓄積部４に蓄積されていた電荷Ｑが第二の電荷蓄積部５へ転送される（時刻Ｔ４）。電荷転送パルスの印加が停止されて電荷Ｑの転送が完了した後は、時刻Ｔ０に戻り、以降、Ｔ０〜Ｔ４までの動作が繰り返される。
【００７２】
ＣＤＳ回路３１は、図７に示すように、第二の電荷蓄積部５のリセットが完了したタイミング（１）と、第一の電荷蓄積部４から第二の電荷蓄積部５への電荷転送が完了したタイミング（２）とでそれぞれ信号をサンプリングし、タイミング（２）でサンプリングしたリセットノイズＮに応じたノイズ信号を含む撮像信号から、タイミング（１）でサンプリングした該リセットノイズＮに応じたノイズ信号を減算して、該撮像信号からノイズ信号を除去する。
【００７３】
更に、デジタル信号処理部３３では、ノイズ信号除去後の撮像信号から、バイアス電流Ｉbiasに応じた信号を減算して、光電変換層１５で発生した電荷に応じた撮像信号のみを抽出する。
【００７４】
次に、バイアス電流Ｉbiasを用いたことによる残像抑制効果を計算により求めた結果によって説明する。
【００７５】
図８は、第一実施形態の固体撮像素子の残像を計算によって求めた結果を示したグラフである。
光電変換層１５＋接続部３の容量C1=0.2 fF、絶対温度T=300K、電位障壁部７の電荷輸送能力Ｉ0=3 x 106 e -/sec.、消灯時に接続部３に流れ込む暗時信号電流Idark =I’dark＋Ibias＝1 x 104 e -/sec.（このうちI’dark＝30e -/sec）とし、点灯時に接続部３に流れ込む信号電流Ｉsig= 3 x 104 e -/sec.と1 x 105 e -/sec.の場合の残像の結果を実施例１、２として図示した。
又、実施例１，２の条件のうち、消灯時に接続部３に流れ込む暗時信号電流Idark =I’dark=30e -/sec.とした場合（即ち、Ibias＝０とした場合）の残像の結果を比較例１，２として図示した。
【００７６】
０フレーム目の終了直後に消灯した場合、比較例１では、Ｉsigの２２％が１フレーム目に残像として現れた。これに対し、実施例１では、Ｉsigの４％が１フレーム目に残像として現れており、Ibiasを供給したことにより、残像が約１/５に抑制されたことが分かった。又、比較例２では、Ｉsigの８％が１フレーム目に残像として現れた。これに対し、実施例２では、Ｉsigの２％が１フレーム目に残像として現れており、Ibiasを供給したことにより、残像が１/４に抑制されたことが分かった。
【００７７】
次に、上記実施例１において、Ibiasの値を変化させていったときの消灯直後の残像の変化を計算した結果を図９に示す。図９において、横軸はバイアス電流Ibias、縦軸はΔQに起因する１フレーム目の残像である。尚、この計算では、第一の電荷蓄積部４に蓄積することのできる最大の電荷量（飽和電荷量）Qsat= 1 x 104 e -、フレームレート＝30 frame/sec.とした。
【００７８】
図９に示したように、バイアス電流Ibiasが3 x 103 e-/sec.以上の場合に、残像が10%以下と実用上問題ないレベルまで抑圧できることが分かる。このとき、（バイアス電流Ibias×フレーム期間（1/30秒））は飽和電荷量Qsat.の1%となる。すなわち、（バイアス電流Ibias×フレーム期間）が飽和電荷量Qsat.の1%以上の場合に、実用上問題ないレベルまで残像を抑圧できることが分かる。
【００７９】
尚、Ibiasを大きくすると、このIbiasに応じたバイアス電荷が第一の電荷蓄積部４に蓄積され、取り扱い可能な電荷量Qsig（実際に画像データを生成するための信号として利用することのできる電荷量）が減少してしまい、ダイナミックレンジの減少が起こる。ダイナミックレンジの減少を実用上問題ないレベルにするためには、ダイナミックレンジの減少を3dB以下にすること、つまり、取り扱い可能電荷量Qsig.が飽和電荷量Qsat.の70%以上でなければならない。すなわち、バイアス電荷が飽和電荷量Qsat.の30%以下であることが必要である。よって、（Ibias×フレーム期間）が飽和電荷量Qsat.の30%以下であることが必要である。
【００８０】
以上のように、本実施形態の撮像装置によれば、接続部３に流れ込んでくる電荷量が急激に少なくなった場合でも、バイアス電流発生回路３０８から供給されるバイアス電荷により、接続部３から第一の電荷蓄積部４に流出する電荷量が減少する。このため、接続部３に流れ込んでくる電荷量が急激に少なくなった直後のフレームにおける残像の発生を抑制することができ、高画質の撮影が可能となる。
【００８１】
又、本実施形態の撮像装置によれば、各画素３０３に電荷注入トランジスタを追加するだけで、全ての画素３０３の接続部３にバイアス電荷を供給することが可能となる。したがって、画素サイズが小さくなった場合でも、接続部３にバイアス電流を供給する構成を容易に実現することができる。
【００８２】
又、本実施形態の撮像装置によれば、露光期間に発生した電荷を一時的に記憶しておく第一の電荷蓄積部４が設けられているため、図６の時刻Ｔ３と時刻Ｔ４の間の微小な時間間隔でサンプリングを実施することができ、撮像信号に含まれるリセットノイズに起因するノイズ信号を正確に除去することが可能となる。
【００８３】
又、本実施形態の固体撮像素子によれば、光電変換素子Ｐが基板１内ではなく基板１上方に設けられているため、第一の電荷蓄積部４を追加するだけの十分なスペースを基板１内に確保することができる。基板１内にフォトダイオードを形成する一般的な固体撮像素子の場合、第一の電荷蓄積部４を基板内に追加してしまうと、フォトダイオードのためのスペースを維持することが難しくなり、感度の低下が懸念されてしまう。又、感度を維持しようとすれば、画素数の低下やチップサイズの増大等が懸念されてしまう。本実施形態の固体撮像素子によればこのような懸念が生じることはない。
【００８４】
尚、バイアス電流発生回路３０８は、全画素３０３に対して１つ設けた構成としたが、画素３０３毎に独立に設けた構成であっても良い。
【００８５】
（第二実施形態）
図１０は、第二実施形態の固体撮像素子の概略構成を示す平面模式図である。図１０において図３と同じ構成には同一符号を付してある。
図１０に示す固体撮像素子は、図３に示す固体撮像素子３０に、バイアス電流ON/OFF制御回路３０９を追加した構成となっている。尚、この固体撮像素子を搭載する撮像装置の構成は図４に示したものと同じである。
【００８６】
バイアス電流ON/OFF制御回路３０９は、制御部３０７の指示により、バイアス電流発生回路３０８からのバイアス電流の供給を停止したり、バイアス電流発生回路３０８からのバイアス電流の供給を開始したりする制御を行う。バイアス電流ON/OFF制御回路３０９は、例えば、トランジスタ１９のドレインと電源電圧VDDとの間に設けられたスイッチであり、このスイッチをオンオフすることで、バイアス電流の供給及び停止を制御する。このスイッチは制御部３０７によってオンオフ制御される。
【００８７】
以下、第二実施形態の撮像装置の動作について説明する。
図１１は、第二実施形態の撮像装置の静止画撮影時の動作フローを示した図である。
システム制御部３６は、静止画撮影モード設定中、撮影準備指示がなされると、自動露出制御（ＡＥ）や自動焦点調節（ＡＦ）のために固体撮像素子３０によって仮撮像を実施し、その仮撮像によって各画素３０３から出力されてくる信号を取得する（ステップＳ１）。次に、システム制御部３６は、信号が閾値以下の画素３０３があるか否かを判定する（ステップＳ２）。信号が閾値以下の画素３０３がなかった場合、システム制御部３６は、制御部３７に指示を出し、バイアス電流の各画素３０３への供給を停止させる（ステップＳ３）。信号が閾値以下の画素３０３があった場合、システム制御部３６は、制御部３７に指示を出し、バイアス電流の各画素３０３への供給を開始させる（ステップＳ４）。その後、撮影指示がなされた時点で固体撮像素子３０により本撮像を実施し、撮像信号を取得する（ステップＳ５）。
【００８８】
残像が問題となるのは、被写体からの光量が小さい場合であり、被写体からの光量が大きい場合にはバイアス電流を発生させなくても残像は問題にならない。したがって、本実施形態によれば、不要なバイアス電流を発生させることなく残像を抑制することができ、消費電力を小さくすることができる。
【００８９】
尚、カラー固体撮像素子の高感度化を目指すためには、光電変換層１５の分光特性がブロードなものよりも、ある特定の波長領域の光のみを吸収し光電変換するタイプのものの方が有利である。なぜなら、分光特性がブロードなタイプは、カラー画像を取得する場合において色分解を行うためにカラーフィルタを用いる必要があるために、カラーフィルタを透過する光以外の光はフィルタに吸収され利用できないのに対し、ある特定の波長領域の光（例えば緑光）のみを吸収し光電変換するタイプのものは、その他の光（青光、赤光）を透過する為、例えば吸収光の異なる光電変換層を積層するなどの工夫を行えば、透過光を利用可能となり、光利用効率向上によって高感度化に有利となるからである。このため、第一実施形態及び第二実施形態で説明した光電変換層１５は、有機材料によって構成することが、撮像素子の高感度化を図る上で望ましい。
【００９０】
又、有機材料で構成した光電変換層は、無機材料で構成した光電変換層に比べて電荷の輸送性能が低いため、その厚みを薄く（300nm程度）必要がある。その結果、光電変換層の容量が大きくなり、式１におけるC1が大きくなる。つまり、接続部３に付随する容量が大きくなるため、熱拡散による流出電荷量ΔＱも相対的に大きくなる。故に、上述したバイアス電流の供給方式は、有機材料で構成された光電変換層を用いた場合に大きな効果を発揮する。
【００９１】
図１２は、第一実施形態の固体撮像素子（光電変換層１５として有機材料を用いたもの）の残像を計算によって求めた結果を示したグラフである。
光電変換層１５＋接続部３の容量C1=0.5 fF、絶対温度T=300K、電位障壁部７の電荷輸送能力Ｉ0=3 x 106 e -/sec.、消灯時に接続部３に流れ込む暗時信号電流Idark =I’dark＋Ibias＝1 x 104 e -/sec.（このうちI’dark＝30e -/sec）とし、点灯時に接続部３に流れ込む信号電流Ｉsig= 3 x 104 e -/sec.と1 x 105 e -/sec.の場合の残像の結果を実施例３、４として図示した。
又、実施例３，４の条件のうち、消灯時に接続部３に流れ込む暗時信号電流Idark =I’dark=30e -/sec.とした場合（即ち、Ibias＝０とした場合）の残像の結果を比較例３，４として図示した。
【００９２】
０フレーム目の終了直後に消灯した場合、比較例３では、Ｉsigの５６％が１フレーム目に残像として現れた。これに対し、実施例３では、Ｉsigの６％が１フレーム目に残像として現れており、Ibiasを供給したことにより、残像が約１/９に抑制されたことが分かった。又、比較例４では、Ｉsigの２０％が１フレーム目に残像として現れた。これに対し、実施例４では、Ｉsigの４％が１フレーム目に残像として現れており、Ibiasを供給したことにより、残像が１/５に抑制されたことが分かった。
【００９３】
このように、光電変換層１５に有機光電変換材料を用いた場合でも、残像を抑制することができ、高画質の画像を提供することが可能となる。
【００９４】
ここまで、信号出力回路がｎＭＯＳトランジスタ回路によって構成される場合を例に、ポテンシャル図を用いて駆動方法を説明してきたが、信号出力回路がｐＭＯＳトランジスタ回路であってもｎＭＯＳの場合と極性が逆になる以外は考え方は全く同じであるため、説明を省略する。ちなみに、光電変換層１５からの電荷が電子である場合はｎＭＯＳにて信号読み出し回路を形成し、正孔である場合はｐＭＯＳにて信号読み出し回路を形成すれば良い。又、以上の説明では、取り扱い電荷を電子としたが、これを正孔とした場合には、上記説明において、ｎ型層とｐ型層を全て逆にすれば良い。
【００９５】
又、ここまで、バリアゲート７ａから基板１に電圧を印加しておくことで、基板１の一部を電位障壁部７として機能させるものとしたが、接続部３と第一の電荷蓄積部４との間の基板１中の不純物濃度を調整することにより電位障壁部７を形成する構成であっても同様の効果が得られる。
【図面の簡単な説明】
【００９６】
【図１】本発明の第一実施形態である固体撮像素子の１画素分の断面模式図
【図２】図１に示す１画素分の等価回路を示した図
【図３】本発明の第一実施形態の固体撮像素子の平面模式図
【図４】第一実施形態の固体撮像素子を搭載する撮像装置の構成例を示した図
【図５】第一実施形態の固体撮像素子の１画素の基板１内の断面ポテンシャルを示した図
【図６】第一実施形態の固体撮像素子を搭載する撮像装置の露光を開始してから信号を読み出すまでの動作を示す図
【図７】第一の電荷蓄積部４の電圧変化と、第二の電荷蓄積部５の電圧変化と、リセットトランジスタのリセットタイミングと、第一の電荷蓄積部４から第二の電荷蓄積部５への電荷転送タイミングとの関係を示した図
【図８】第一実施形態の固体撮像素子の残像を計算により求めた結果を示したグラフ
【図９】第一実施形態の固体撮像素子の残像を計算により求めた結果を示したグラフ
【図１０】第二実施形態の固体撮像素子の概略構成を示す平面模式図
【図１１】第二実施形態の撮像装置の静止画撮影時の動作フローを示した図
【図１２】第一実施形態の固体撮像素子（光電変換層１５として有機材料を用いたもの）の残像を計算により求めた結果を示したグラフ
【図１３】特許文献１に開示された固体撮像素子の動作を説明するための図
【図１４】特許文献１に開示された固体撮像素子において電荷が接続部に残留する例を示した図
【符号の説明】
【００９７】
１    シリコン基板
３    接続部
４    第一の電荷蓄積部
７    電位障壁部
１４  下部電極
１５  光電変換層
１６  上部電極
Ｐ    光電変換素子
３０  固体撮像素子
【図１】
2010010188.tif 000004
【図２】
2010010188.tif 000005
【図３】
2010010188.tif 000006
【図４】
2010010188.tif 000007
【図５】
2010010188.tif 000008
【図６】
2010010188.tif 000009
【図７】
2010010188.tif 000010
【図８】
2010010188.tif 000011
【図９】
2010010188.tif 000012
【図１０】
2010010188.tif 000013
【図１１】
2010010188.tif 000014
【図１２】
2010010188.tif 000015
【図１３】
2010010188.tif 000016
【図１４】
2010010188.tif 000017