(57)【要約】【課題】低コストで形成でき、高速動作がなされる画像表示装置の提供。【解決手段】基板上の表示部の各画素に、第１薄膜トランジスタ、保持容量、一対の電極からなる第１電極と第２電極とを備える画像表示装置であって、  前記第１薄膜トランジスタは、基板側からゲート電極、ゲート絶縁膜、島状の半導体層、ソース・ドレイン電極が順次積層されて形成され、  前記ゲート電極は、それに接続されるゲート信号線とともに第１透光性導電膜および金属膜の順次積層体によって形成され、  前記ゲート絶縁膜は、実質的な画素領域において除去されて形成され、  前記第１電極は前記第１透光性導電膜によって形成され、  前記第２電極は、前記第１薄膜トランジスタをも被って形成される保護膜の上面に前記第１電極に重畳されて形成された第２透光性導電膜によって形成され、  前記容量素子は、前記第１電極と第２電極の間に介在する前記保護膜を誘電体膜として構成されている。【選択図】図１
2010256556.tif 000002
【特許請求の範囲】
【請求項１】
基板上の表示部の各画素に、第１薄膜トランジスタ、保持容量、一対の電極からなる第１電極と第２電極とを備える画像表示装置であって、
前記第１薄膜トランジスタは、基板側からゲート電極、ゲート絶縁膜、島状の半導体層、ソース・ドレイン電極が順次積層されて形成され、
前記ゲート電極は、それに接続されるゲート信号線とともに第１透光性導電膜および金属膜の順次積層体によって形成され、
前記ゲート絶縁膜は、実質的な画素領域において除去されて形成され、
前記第１電極は前記第１透光性導電膜によって形成され、
前記第２電極は、前記第１薄膜トランジスタをも被って形成される保護膜の上面に前記第１電極に重畳されて形成された第２透光性導電膜によって形成され、
前記容量素子は、前記第１電極と第２電極の間に介在する前記保護膜を誘電体膜として構成されていることを特徴とする画像表示装置。
【請求項２】
前記保護膜の膜厚は前記ゲート絶縁膜の膜厚よりも小さいことを特徴とする請求項１に記載の画像表示装置。
【請求項３】
前記第１電極は、前記第１透光性導電膜および前記金属膜の順次積層体からなるコモン信号線の前記第１透光性導電膜が前記コモン信号線の形成領域から延在されて形成されていることを特徴とする請求項１に記載の画像表示装置。
【請求項４】
前記第２電極は前記第１薄膜トランジスタのソース電極に電気的に接続されていることを特徴とする請求項１に記載の画像表示装置。
【請求項５】
前記第１電極は面状の電極から構成され、前記第２電極は、一方向に延在され前記一方向に交差する方向に並設される複数の線状の電極から構成されていることを特徴とする請求項１に記載の画像表示装置。
【請求項６】
前記半導体層はアモルファスシリコンからなることを特徴とする請求項１に記載の画像表示装置。
【請求項７】
前記請求項３に記載の画像表示装置において、第１電極およびコモン信号線はハーフトーン露光によるフォトリソグラフィ技術による選択エッチングによって形成することを特徴とする画像表示装置の製造方法。
【請求項８】
前記請求項１に記載の画像表示装置において、前記ドレイン電極、前記ドレイン電極に接続されたドレイン信号線、および前記ソース電極をマスクとして前記ゲート絶縁膜をエッチングする行程を備える画像表示装置の製造方法。
【請求項９】
基板上の前記表示部の周辺に、前記第１薄膜トランジスタと並行して形成される薄膜トランジスタであって、そのゲート電極とソース・ドレイン電極のうち一方の電極が電気的に接続された第２薄膜トランジスタを備え、
前記一方の電極は、前記ゲート絶縁膜に形成されたコンタクトホールを通して前記ゲート電極と直接に電気的に接続されていることを特徴とする請求項１に記載の画像表示装置。
【請求項１０】
基板上の前記表示部の周辺に、前記第１薄膜トランジスタと並行して形成される薄膜トランジスタであって、そのゲート電極とソース・ドレイン電極のうち一方の電極が電気的に接続された第２薄膜トランジスタを備え、
前記一方の電極は、前記ゲート絶縁膜に形成されたコンタクトホールを通して前記ゲート電極と前記第２透光性導電膜を介して電気的に接続されていることを特徴とする請求項１に記載の画像表示装置。
【請求項１１】
請求項１０に記載の画像表示装置において、前記一方の電極に孔を形成する行程と、少なくとも前記電極をマスクとして前記ゲート絶縁膜をエッチングする行程と、前記保護膜を形成する行程と、前記保護膜に前記一方の電極の孔を露出させるコンタクトホールを形成する行程と、前記コンタクトホールを被って前記第２透光性導電膜を形成する行程とを備えることを特徴とする画像表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は画像表示装置およびその製造方法に係り、基板上に薄膜トランジスタが形成されている画像表示装置およびその製造方法に関する。
【背景技術】
【０００２】
いわゆるアクティブ・マトリックス型の画像表示装置は、その基板の表示部にてマトリックス状に配置される複数の画素のそれぞれに薄膜トランジスタが形成されている。行方向に配列された画素群に共通に接続されたゲート信号線に供給する走査信号によって前記薄膜トランジスタをオンさせ、前記画素群を選択するようになっている。これにより、列方向に配列された画素群に共通に接続されたドレイン信号線を通して供給される映像信号線が、前記薄膜トランジスタを通して、選択された前記画素群の各画素に入力されて前記画素を駆動させるようになっている。
【０００３】
そして、前記画像表示装置には、同一の基板の表示部の周辺にて、ゲート信号線に走査信号を供給させるための走査信号線駆動回路、およびドレイン信号線の映像信号を供給させるための映像信号駆動回路が形成されたものがある。これら走査信号駆動回路および映像信号駆動回路は、前記画素内に形成される薄膜トランジスタの形成の際に並行して形成される複数の薄膜トランジスタによって構成されている。
【０００４】
このような構成からなる画像表示装置を低コストで形成するため、たとえば下記特許文献１に示された技術が開示されている。すなわち、前記特許文献１における画像表示装置は、その薄膜トランジスタは、ゲート電極が半導体層よりも下層に位置づけられるいわゆるボトムケート構造で構成されている。そして、ゲート電極は、ゲート信号線ともに、たとえばＩＴＯからなる透光性導電膜と金属膜の順次積層構造とし、前記透光性導電膜からなる画素電極をハーフトーン露光技術によって作り分けるようにしている。さらに、ゲート電極とソース・ドレイン電極とが電気的に接続された薄膜トランジスタにあって、半導体層の島状の加工と、前記ゲート電極とソース・ドレイン電極との接続のためのゲート絶縁膜におけるコンタクトホールの形成をハーフトーン露光技術によって作り分けるようにしている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−３１０３３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、上述した画像表示装置において、液晶に印加する電圧を保持するため各画素に形成される保持容量は、画素電極、ゲート絶縁膜、ソース・ドレイン電極との順次積層させることによって構成され、ゲート絶縁膜を誘電体膜としている。このため、保持容量を大きくするには、誘電体膜であるゲート絶縁膜を薄くする必要がある。しかし一方で、このゲート絶縁膜を介した容量は、ゲート信号線とドレイン信号線の交差部において寄生容量として働くため、上述のようにゲート絶縁膜を薄くした場合、回路の高速動作が困難になるという不具合が生じる。すなわち、ゲート信号線とドレイン信号線との間に形成する絶縁膜と、保持容量を形成する絶縁膜（ゲート絶縁膜）が同層となっているため、保持容量と信号線間の寄生容量がトレードオフの関係にある。
【０００７】
本発明の目的は、低コストで形成でき、かつ、高速動作がなされる画像表示装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の画像表示装置は、ゲート信号線とドレイン信号線との層間絶縁膜となる絶縁膜の膜厚と保持容量の誘電体膜となる絶縁膜の膜厚をそれぞれ別個に設定するように構成したものである。
【０００９】
本発明の構成は、たとえば、以下のようなものとすることができる。
【００１０】
（１）本発明の画像表示装置は、基板上の表示部の各画素に、第１薄膜トランジスタ、保持容量、一対の電極からなる第１電極と第２電極とを備える画像表示装置であって、
前記第１薄膜トランジスタは、基板側からゲート電極、ゲート絶縁膜、島状の半導体層、ソース・ドレイン電極が順次積層されて形成され、
前記ゲート電極は、それに接続されるゲート信号線とともに第１透光性導電膜および金属膜の順次積層体によって形成され、
前記ゲート絶縁膜は、実質的な画素領域において除去されて形成され、
前記第１電極は前記第１透光性導電膜によって形成され、
前記第２電極は、前記第１薄膜トランジスタをも被って形成される保護膜の上面に前記第１電極に重畳されて形成された第２透光性導電膜によって形成され、
前記容量素子は、前記第１電極と第２電極の間に介在する前記保護膜を誘電体膜として構成されていることを特徴とする。
【００１１】
（２）本発明の画像表示装置は、（１）において、前記保護膜の膜厚は前記ゲート絶縁膜の膜厚よりも小さいことを特徴とする。
【００１２】
（３）本発明の画像表示装置は、（１）において、前記第１電極は、前記第１透光性導電膜および前記金属膜の順次積層体からなるコモン信号線の前記第１透光性導電膜が前記コモン信号線の形成領域から延在されて形成されていることを特徴とする。
【００１３】
（４）本発明の画像表示装置は、（１）において、前記第２電極は前記第１薄膜トランジスタのソース電極に電気的に接続されていることを特徴とする。
【００１４】
（５）本発明の画像表示装置は、（１）において、前記第１電極は面状の電極から構成され、前記第２電極は、一方向に延在され前記一方向に交差する方向に並設される複数の線状の電極から構成されていることを特徴とする。
【００１５】
（６）本発明の画像表示装置は、（１）において、前記半導体層はアモルファスシリコンからなることを特徴とする。
【００１６】
（７）本発明の画像表示装置の製造方法は、（３）において、第１電極およびコモン信号線はハーフトーン露光によるフォトリソグラフィ技術による選択エッチングによって形成することを特徴とする。
【００１７】
（８）本発明の画像表示装置の製造方法は、（１）において、前記ドレイン電極、前記ドレイン電極に接続されたドレイン信号線、および前記ソース電極をマスクとして前記ゲート絶縁膜をエッチングする行程を備える。
【００１８】
（９）本発明の画像表示装置は、（１）において、基板上の前記表示部の周辺に、前記第１薄膜トランジスタと並行して形成される薄膜トランジスタであって、そのゲート電極とソース・ドレイン電極のうち一方の電極が電気的に接続された第２薄膜トランジスタを備え、
前記一方の電極は、前記ゲート絶縁膜に形成されたコンタクトホールを通して前記ゲート電極と直接に電気的に接続されていることを特徴とする。
【００１９】
（１０）本発明の画像表示装置は、（１）において、基板上の前記表示部の周辺に、前記第１薄膜トランジスタと並行して形成される薄膜トランジスタであって、そのゲート電極とソース・ドレイン電極のうち一方の電極が電気的に接続された第２薄膜トランジスタを備え、
前記一方の電極は、前記ゲート絶縁膜に形成されたコンタクトホールを通して前記ゲート電極と前記第２透光性導電膜を介して電気的に接続されていることを特徴とする。
【００２０】
（１１）本発明の画像表示装置の製造方法は、（１０）において、前記一方の電極に孔を形成する行程と、少なくとも前記電極をマスクとして前記ゲート絶縁膜をエッチングする行程と、前記保護膜を形成する行程と、前記保護膜に前記一方の電極の孔を露出させるコンタクトホールを形成する行程と、前記コンタクトホールを被って前記第２透光性導電膜を形成する行程とを備えることを特徴とする。
【００２１】
なお、上記した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、上記した構成以外の本発明の構成の例は、本願明細書全体の記載または図面から明らかにされる。
【発明の効果】
【００２２】
上述した画像表示装置によれば、低コストで形成でき、かつ、高速動作がなされる薄膜トランジスタを備えたものを得ることができる。
【００２３】
本発明のその他の効果については、明細書全体の記載から明らかにされる。
【図面の簡単な説明】
【００２４】
【図１】図３のＡ−Ａ'線、図４のＢ−Ｂ'線における断面図である。
【図２】本発明の画像表示装置（液晶表示装置）の等価回路の一実施例を示す図である。
【図３】本発明の画像表示装置（液晶表示装置）の画素の一実施例を示す平面図である。
【図４】本発明の画像表示装置（液晶表示装置）のゲートドライバの一部の構成の一実施例を示す平面図である。
【図５】本発明の画像表示装置（液晶表示装置）の製造方法の一実施例を示す工程図である。
【図６】本発明の画像表示装置（液晶表示装置）のゲートドライバの一部の構成の他の実施例を示す平面図である。
【図７】図３のＡ−Ａ'線、図６のＣ−Ｃ' 線における断面図である。
【図８】本発明の画像表示装置（液晶表示装置）の製造方法の一実施例を示す図で、図９とともに一連の工程を示す工程図である。
【図９】本発明の画像表示装置（液晶表示装置）の製造方法の一実施例を示す図で、図８とともに一連の工程を示す工程図である。
【図１０】図６のＤ−Ｄ'線、Ｅ−Ｅ'線における断面図である。
【図１１】本発明の画像表示装置（液晶表示装置）の全体を示す斜視分解図である。
【図１２】本発明の画像表示装置（液晶表示パネル）の断面を示す図である。
【図１３】本発明の画像表示装置（有機ＥＬ表示装置）の等価回路の一実施例を示す図である。
【図１４】本発明の画像表示装置（有機ＥＬ表示装置）の画素の一実施例を示す平面図である。
【図１５】本発明の画像表示装置（有機ＥＬ表示装置）の画素の他の実施例を示す平面図である。
【図１６】本発明の画像表示装置（有機ＥＬ表示装置）の全体を示す斜視分解図である。
【図１７】本発明の画像表示装置（有機ＥＬ表示パネル）の断面を示す図である。
【発明を実施するための形態】
【００２５】
本発明の実施例を図面を参照しながら説明する。なお、各図および各実施例において、同一または類似の構成要素には同じ符号を付し、説明を省略する。
【実施例１】
【００２６】
本発明の表示装置の実施例１を液晶表示装置を例に挙げて説明する。
【００２７】
（等価回路）
図２は、本発明による液晶表示装置の等価回路を示した図である。図２は、液晶を挟持して対向配置される一対の基板のうちの一方の基板の液晶側の面に形成される回路を示している。また、図２は、等価回路であるが、実際の液晶表示装置の回路と幾何学的にほぼ同様となっている。
【００２８】
図２において、図中ｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬと、図中ｙ方向に延在しｘ方向に並設されるドレイン信号線ＤＬがある。  ゲート信号線ＧＬのそれぞれのたとえば図中左端はゲートドライバＧＤＲに接続され、このゲートドライバＧＤＲによって各ゲート信号線ＧＬには走査信号が供給されるようになっている。ドレイン信号線ＤＬのそれぞれのたとえば図中上端はドレインドライバＤＤＲに接続され、このドレインドライバＤＤＲによって各ドレイン信号線ＤＬには映像信号が供給されるようになっている。
【００２９】
隣接する一対のゲート信号線ＧＬと隣接する一対のドレイン信号線ＤＬによって囲まれる領域は画素領域（図中点線枠内）となり、この領域は、ゲート信号線ＧＬからの走査信号によってオンされる薄膜トランジスタＴＦＴ（図中符号ＴＦＴｐで示す）と、オンされた薄膜トランジスタＴＦＴｐを通してドレイン信号線ＤＬからの映像信号が供給される画素電極ＰＸと、この画素電極ＰＸとの間に電界を生じせしめる対向電極ＣＴを備えて形成されている。画素電極ＰＸと対向電極ＣＴとの間には保持容量Ｃが形成され、前記対向電極ＣＴは、隣接するゲート信号線ＧＬの間に形成されたコモン信号線ＣＬに接続され、このコモン信号線ＣＬを通して前記映像信号線に対して基準となる基準信号線が供給されるようになっている。保持容量Ｃは画素電極ＰＸに供給された映像信号を比較的長く蓄積させるために設けられる。画素電極ＰＸと対向電極ＣＴとの間に発生する電界は基板の表面と平行な成分を有するようになっており、この電界によって液晶の分子を駆動するようになっている。このような画素を備える液晶表示装置はたとえば横電界方式と称されている。
【００３０】
なお、ここで、ゲートドライバＧＤＲは、たとえばブーストラップ回路によって形成され、このブーストラップ回路は複数の薄膜トランジスタＴＦＴ（図中符号ＴＦＴｃで示す）によって形成されている。この薄膜トランジスタＴＦＴｃは、各画素内に形成される薄膜トランジスタＴＦＴｐと同一の基板上に形成され、該薄膜トランジスタＴＦＴｐの形成と並行して形成されるようになっている。
【００３１】
（画素の構成）
図３は、前記画素の領域（図１の点線枠内の領域）における構成を示した平面図である。また、図３のＡ−Ａ'線における断面図を図１のＡ−Ａ'部に示している。
【００３２】
図３において、まず基板ＳＵＢ１（図１参照）があり、この基板ＳＵＢ１の画素領域にはたとえばＩＴＯ（Indium Tin Oxide）からなる対向電極ＣＴが形成されている。この場合、対向電極ＣＴの材料となる前記ＩＴＯは、後述のゲート信号線ＧＬ、コモン信号線ＣＬのそれぞれの形成領域にも形成されている。
【００３３】
図中ｘ方向に延在してゲート信号線ＧＬが形成されている。このゲート信号線ＧＬの一部には画素領域側に突出する延在部を備え、この延在部は後述する薄膜トランジスタＴＦＴｐのゲート電極ＧＴを構成するようになっている。ゲート信号線ＧＬ、ゲート電極ＧＴの下層には上述したようにＩＴＯが形成されている。また、ゲート信号線ＧＬと近接し図中ｘ方向に走行するコモン信号線ＣＬが形成されている。このコモン信号線ＣＬは、図に示す対向電極ＣＴと当該画素の左右の画素の対向電極（図示せず）を電気的に接続する信号線からなり、このコモン信号線ＣＬを通して各対向電極ＣＴに基準信号が供給されるようになっている。
【００３４】
基板ＳＵＢ１の表面には、ゲート絶縁膜ＧＩ（図１参照）が形成されている。このゲート絶縁膜ＧＩは、対向電極ＣＴの周辺を除く領域であって実質的に画素領域となる部分に開口（図１において符号ＯＰで示している）が形成され、それ以外の領域において前記ゲート信号線ＧＬ、ゲート電極ＧＴ、コモン信号線ＣＬ等を被って形成されている。
【００３５】
前記ゲート電極ＧＴに重ねられて前記ゲート絶縁膜ＧＩ上には、半導体層ＡＳが形成されている。そして、この半導体層ＡＳの上面に互いに対向して配置されるドレイン電極ＤＴとソース電極ＳＴを備えることによって、いわゆるボトムゲートであってＭＩＳ（Metal Insulator Semiconductor）型の薄膜トランジスタＴＦＴｐが構成されるようになっている。ドレイン電極ＤＴは、図中ｙ方向に延在するドレイン信号線ＤＬの一部を延在させることによって形成され、ソース電極ＳＴは、画素領域側に延在され比較的面積が大きくなるパッド部ＰＤを有して形成されている。なお、薄膜トランジスタＴＦＴｐにおいて、半導体層ＡＳとドレイン電極ＤＴおよびソース電極ＳＴの間の界面にはコンタクト層ＣＮＬが形成されている。
【００３６】
そして、基板ＳＵＢ１の表面には、保護膜ＰＡＳ（図１参照）が形成されている。この保護膜ＰＡＳは、前記パッド部ＰＤの一部を露出するコンタクトホールＣＨ２が形成され、前記ドレイン信号線ＤＬ、薄膜トランジスタＴＦＴ、および実質的な画素領域をも被って形成されている。
【００３７】
保護膜ＰＡＳの上面には、前記対向電極ＣＴと重ねられるようにしてたとえばＩＴＯからなる画素電極ＰＸが形成されている。この画素電極ＰＸは、たとえば図中ｙ方向に延在され図中ｘ方向に並設される複数の線状電極からなり、これら一端（図中上側）は共通に接続された接続部ＪＣを有する櫛歯型パターンによって構成されている。そして、この画素電極ＰＸの前記接続部ＪＣは、保護膜ＰＡＳに形成されたコンタクトホールＣＨ２を通してパッド部ＰＤ、すなわち薄膜トランジスタＴＦＴのソース電極ＳＴと電気的に接続されるようになっている。なお、対向電極ＣＴと画素電極ＰＸとの重なり部には保護膜ＰＡＳを誘電体膜とする保持容量Ｃが形成されるようになっている。
【００３８】
このような構成によれば、保持容量Ｃは、対向電極ＣＴと保護膜ＰＡＳと画素電極ＰＸにより形成され、保護膜ＰＡＳの膜厚を小さくすることにより保持容量Ｃの値を大きくすることができる。この場合、ゲート信号線ＧＬとドレイン信号線ＤＬの間に介在されるゲート絶縁膜ＧＩは従来どおりの膜厚とすることができ、信号線間の寄生容量が大きくなってしまうことはない。このことから、保持容量Ｃの値を大きく、ゲート信号線ＧＬとドレイン信号線ＤＬの間の寄生容量を小さくするためには、保護膜ＰＡＳの膜厚をゲート絶縁膜ＧＩの膜厚よりも薄くすることが望ましい。
【００３９】
さらに、本実施例では、画素領域におけるゲート絶縁膜ＧＩを除去する際に、前記コンタクトホールＣＨ１を形成し（図５（ｂ）参照）、ゲート信号線ＧＬとドレイン信号線ＤＬの直接コンタクトを行っている。このため、ゲート信号線ＧＬとドレイン信号線ＤＬのそれぞれの一部を露出させるコンタクトホールを形成し、たとえばＩＴＯを介して電気的に接続する場合と比較すると、コンタクトの開口数を少なくでき、回路面積の縮小により画像表示装置の狭額縁化を図ることができる。
【００４０】
（ゲートドライバの一部の構成）
図４は、前記ゲートドライバＧＤＲの一部を構成するブートストラップ回路の平面図である。図４は、図２に示したブートストラップ回路（等価回路）と幾何学的に対応して示されている。また、図４のＢ−Ｂ'線における断面図を図１のＢ−Ｂ'部に示している。
【００４１】
図４において、薄膜トランジスタＴＦＴｃは３個形成されている（それぞれ図中符号ＴＦＴｃ（１）、ＴＦＴｃ（２）、ＴＦＴｃ（３）で示している）。これら薄膜トランジスタＴＦＴｃ（１）、ＴＦＴｃ（２）、ＴＦＴｃ（３）は、画素内の前記薄膜トランジスタＴＦＴｐの形成において、並行して形成されるようになっている。このため、薄膜トランジスタＴＦＴｃ（１）、ＴＦＴｃ（２）、ＴＦＴｃ（３）は、いずれも、ボトムゲート型として構成され、その半導体層は、たとえばアモルファスシリコンからなる半導体層ＡＳによって構成されている。
【００４２】
ここで、薄膜トランジスタＴＦＴｃ（１）は、ゲート電極がドレイン電極ＤＴおよびソース電極ＳＴのうちの一方の電極と電気的接続がなされてダイオードの機能を有するように形成されている。図１のＢ−Ｂ'部に示すように、ドレイン電極ＤＴおよびソース電極ＳＴのうち一方の電極とゲート電極ＧＴとの電気的接続は、ゲート絶縁膜ＧＩに形成したコンタクト孔ＣＨ１を通して行うようになっている。ゲート絶縁膜ＧＩは膜厚が比較的小さいことからコンタクト孔ＣＨ１の径は小さく形成でき、したがって、ゲートドライバＧＤＲの形成面積を小さくできる効果を奏する。
【００４３】
また、薄膜トランジスタＴＦＴｃ（２）、ＴＦＴｃ（３）は、その断面図を図示していないが、図１に示した薄膜トランジスタＴＦＴｐの構成とほぼ同様となっている。
【００４４】
なお、ゲートドライバＧＤＲに形成される薄膜トランジスタＴＦＴｃは、その全てにおいて、半導体層ＡＳを平面的に観てゲート電極ＧＴからはみ出すことなく形成された構成となっている。基板ＳＵＢ１の背面に配置されたバックライトからの光を前記ゲート電極ＧＴによって遮光させ、光の照射によって半導体層ＡＳに発生するリーク電流を回避させるようにするためである。
【００４５】
なお、上述した薄膜トランジスタＴＦＴｃは、ゲートドライバＧＤＲ内に形成される薄膜トランジスタについて説明したものである。しかし、このような薄膜トランジスタの構成はドレインドライバＤＤＲ内に形成される薄膜トランジスタにも適用することができる。要は、表示部の周辺に形成される回路（周辺回路）を構成する薄膜トランジスタに適用することができる。
【００４６】
（製造方法）
図５（ａ）ないし（ｃ）は、本発明の実施例１の画像表示装置の製造方法を示す説明図で、図１に対応する箇所における行程を示した図である。以下、行程順に説明をする。
【００４７】
行程１．（図５（ａ））
基板ＳＵＢ１の表面に、たとえばＩＴＯ（Indium Tin Oxide）からなる透光性導電膜とたとえばモリブデン（Ｍｏ）からなる金属膜を順次成膜する。透光性導電膜はたとえば８０ｎｍの厚さで、金属膜はたとえば１５０ｎｍの厚さで形成する。いわゆるハーフトーン露光を用いたフォトリソグラフィ技術による選択エッチングによって、ゲート信号線ＧＬ、ゲート電極ＧＴ、コモン信号線ＣＬ、および対向電極ＣＴを形成する。
【００４８】
行程２．（図５（ｂ））
基板ＳＢＵ１の表面に、前記ゲート信号線ＧＬ、ゲート電極ＧＴ、コモン信号線ＣＬ、および対向電極ＣＴをも被って、たとえば窒化シリコン膜からなるゲート絶縁膜ＧＩを形成する。このゲート絶縁膜ＧＩは、たとえばＣＶＤ（Chemical Vapor Deposition）法により形成し、たとえば３００ｎｍの厚さで形成する。その後、たとえばウェットエッチングによって前記ゲート絶縁膜ＧＩを選択的にエッチングし、実質的に画素領域となる部分において前記対向電極ＣＴの一部を露出させる孔ＯＰ、およびゲート信号線ＧＬの一部を露出させるコンタクトホールＣＨ１を形成する。
【００４９】
行程３．（図５（ｃ））
たとえばＣＶＤ法により、アモルファスシリコンからなる半導体層ＡＳと高濃度のアモルファスシリコンからなるコンタクト層ＣＮＬを連続成膜する。半導体層ＡＳはたとえば２００ｎｍの厚さで、コンタクト層ＣＮＬはたとえば２５ｎｍの厚さで形成する。このように形成された半導体層ＡＳとコンタクト層ＣＮＬをたとえばドライエッチング法によって島状に形成する。島状に残存された半導体層ＡＳとコンタクト層ＣＮＬは、前記ゲート電極ＧＴに重畳して形成される。さらに、たとえば、モリブデン（Ｍｏ）、アルミニュウム（Ａｌ）、およびモリブデン（Ｍｏ）の順次積層膜からなる金属膜を形成し、この金属膜を選択エッチングすることにより、ドレイン信号線ＤＬ、ドレイン電極ＤＴ、およびソース電極ＳＴを形成する。その後、ドレイン電極ＤＴ、およびソース電極ＳＴをマスクとし、これらドレイン電極ＤＴ、およびソース電極ＳＴから露出されたコンタクト層ＣＮＬをその下層の半導体層ＡＳが充分に露出する間でエッチングする。ドレイン電極ＤＴとソース電極ＳＴが前記コンタクト層ＣＮＬによって電気的に短絡してしまうのを回避するためである。なお、ドレイン電極ＤＴおよびソース電極ＳＴを上述した３層構造とすることにより、前記コンタクト層ＣＮＬおよび後述の画素電極ＰＸとのコンタクト抵抗を低減でき、アルミニュウム（Ａｌ）のアモルファスシリコンへの拡散をモリブデン（Ｍｏ）によって防止できる効果を奏する。
【００５０】
その後は、図１に示すように、たとえばＣＶＤ法を用いて、たとえば窒化シリコンからなる保護膜ＰＡＳをたとえば１５０ｎｍの厚さで形成する。そして、ソース電極ＳＴの一部を露出させるコンタクトホールＣＨ２を形成し、保護膜ＰＡＳの上面に、前記コンタクトホールＣＴを通して前記ソース電極ＳＴと電気的に接続される画素電極ＰＸを形成する。この画素電極ＰＸはたとえばＩＴＯからなる透光性導電膜によって形成される。
【００５１】
上述した実施例の行程では、半導体層ＡＳの加工（図５（ｃ）参照）とゲート絶縁膜ＧＩの加工（図５（ｂ）参照）を別々の工程としたものである。工程簡略化のためには、半導体層ＡＳとゲート絶縁膜ＧＩを同時に加工することが考えられるが、この場合、半導体層ＡＳの加工はドライエッチング法を用いるため、ゲート絶縁膜ＧＩの加工もドライエッチングとなってしまう。このため、半導体層ＡＳとゲート絶縁膜ＧＩとの積層膜の段差部において、バリア膜となるＭｏが段切れを起こしやすくなり歩留まりが低下してしまう。それ故、本実施例の行程に示したように、ゲート絶縁膜ＧＩと半導体層ＡＳは別々の形状に加工することが望ましい。
【００５２】
また、上述た実施例では、容量Ｃは重畳して形成される一対の電極は、いずれもたとえばＩＴＯからなる透光性導電膜によって形成されている。このため、容量Ｃ自体が透明となり、バックライトからの光を透過し、画素の開口率を向上できるようになる。
【実施例２】
【００５３】
（ゲートドライバの一部の構成）
図６は、本発明の画像表示装置の実施例２の構成を示す図である。図６はゲートドライバの一部の構成を示しており、図４と対応した図となっている。
【００５４】
図６において、図４と比較した場合に異なる構成は、薄膜トランジスタＴＦＴｃ（１）、ＴＦＴｃ（２）、ＴＦＴｃ（３）において、それぞれ、ゲート電極ＧＴとドレイン電極ＤＴおよびソース電極ＳＴのいずれか一方の電極との接続は、接続用導電膜ＪＣＮを介して行っていることにある。
【００５５】
図７には、そのＣ−Ｃ'部において、図６のＣ−Ｃ'線における断面図を示している。なお、この実施例２では、画素の構成は図３に示した構成と同じとしており、図３のＡ−Ａ'線における断面図を、図７のＡ−Ａ'部に合わせ描画している。図７のＣ−Ｃ'部に示すように、接続用導電膜ＪＣＮは、ゲート電極ＧＴの一部を露出させるコンタクトホールＣＨ１を被って形成されている。コンタクトホールＣＨ１は、ゲート絶縁膜ＧＩ、ドレイン電極ＤＴ、保護膜ＰＡＳが順次積層される箇所に形成されているため、前記ドレイン電極ＤＬはコンタクトホールＣＨの側壁面に露出されて形成されている。このため、コンタクトホールＣＨ１を被って形成される前記接続用導電膜ＪＣＮは前記ゲート電極ＧＴとドレイン電極ＤＬを電気的に接続するように構成される。
【００５６】
（製造方法）
図８（ａ）ないし（ｃ）、図９（ａ）、（ｂ）は、本発明の実施例２の画像表示装置の製造方法を示す説明図で、図７に対応する箇所における行程を示した図である。以下、行程順に説明をする。
【００５７】
行程１．（図８（ａ））
基板ＳＵＢ１の表面に、たとえばＩＴＯ（Indium Tin Oxide）からなる透光性導電膜とたとえばモリブデン（Ｍｏ）からなる金属膜を順次成膜する。透光性導電膜はたとえば８０ｎｍの厚さで、金属膜はたとえば１５０ｎｍの厚さで形成する。いわゆるハーフトーン露光を用いたフォトリソグラフィ技術による選択エッチングによって、ゲート信号線ＧＬ、ゲート電極ＧＴ、コモン信号線ＣＬ、および対向電極ＣＴを形成する。
【００５８】
行程２．（図８（ｂ））
基板ＳＵＢ１の表面に、前記ゲート信号線ＧＬ、ゲート電極ＧＴ、コモン信号線ＣＬ、および対向電極ＣＴをも被って、たとえばＣＶＤ法により、窒化シリコンからなるゲート絶縁膜ＧＩ、アモルファスシリコンからなる半導体層ＡＳ、高濃度のアモルファスシリコンからなるコンタクト層ＣＮＬを連続して順次成膜する。ゲート絶縁膜ＧＩはたとえば３００ｎｍの厚さで、半導体層ＡＳはたとえば２００ｎｍの厚さで、コンタクト層ＣＮＬはたとえば２５ｎｍの厚さで形成する。
【００５９】
次に、半導体層ＡＳとコンタクト層ＣＮＬとの積層体をドライエッチングによって島状に形成する。島状に残存された半導体層ＡＳとコンタクト層ＣＮＬの積層体は、前記ゲート電極ＧＴに重畳して形成される。
【００６０】
行程３．（図８（ｃ））
モリブデン（Ｍｏ）、アルミニュウム（Ａｌ）、モリブデン（Ｍｏ）を順次成膜し、これらの積層体からなる金属膜をフォトリソグラフィ技術による選択エッチングを施し、ドレイン信号線ＤＬ、ドレイン電極ＤＴ、ソース電極ＳＴを形成する。この場合、ゲート信号線ＧＬの一部を露出させる必要のある箇所（後述のコンタクトホールＣＨ１を形成する箇所）において、前記ドレイン信号線ＤＬに孔ＨＬを形成しておく。
【００６１】
行程４．（図９（ａ））
前記半導体層ＡＳ、ドレイン信号線ＤＬ、ドレイン電極ＤＴ、ソース電極ＳＴをマスクとしてゲート絶縁膜ＧＩをエッチングする。マスクとしては、ドレイン信号線ＤＬ、ドレイン電極ＤＴ、ソース電極ＳＴをパターンニング形成する際のレジストを除去することなく、そのまま用いても良い。図６のＤ−Ｄ'線における断面図、Ｅ−Ｅ'線における断面図を、図１０のＤ−Ｄ'部、Ｅ−Ｅ'部にそれぞれ示している。このことから明らかとなるように、ゲート絶縁膜ＧＩは、半導体層ＡＳ、ドレイン信号線ＤＬ、ドレイン電極ＤＴ、ソース電極ＳＴのそれぞれの下層にのみ存在することになり、実質的に画素領域となる部分には前記ゲート絶縁膜ＧＩは存在しないことになる。
【００６２】
行程５．（図９（ｂ））
基板ＳＵＢ１の表面に、たとえばＣＶＤ法により窒化シリコンからなる保護膜ＰＡＳをたとえば１５０ｎｍの厚さで形成する。次に、ソース電極ＳＴの一部を露出させるコンタクトホールＣＨ２、ゲート信号線ＧＬの一部を露出させた箇所にコンタクトホールＣＨ１を形成する。
【００６３】
その後は、図７に示すように、保護膜ＰＡＳの上面に、前記コンタクトホールＣＴ２を通して前記ソース電極ＳＴと電気的に接続される画素電極ＰＸを形成する。この画素電極ＰＸはたとえばＩＴＯからなる透光性導電膜によって形成される。この場合、前記コンタクトホールＣＨ１の部分に、前記コンタクトホールＣＨ１を充分に被うようにして前記透光性導電膜を形成する。この透光性導電膜は前記コンタクトホールＣＨ１において露出されたゲート信号線ＧＬとドレイン信号線ＤＬとを互いに電気的に接続させる接続用導電膜ＪＣＮとして機能するようになっている。
【００６４】
このような製造方法によれば、行程４（図９（ａ））に示したように、半導体層ＡＳ、ドレイン信号線ＤＬ、ドレイン電極ＤＴ、ソース電極ＳＴをマスクとしてゲート絶縁膜ＧＩを除去するため、ホト工程を削減でき、実施例１に示したよりも画像表示装置の低コスト化が可能になる。また、ゲート信号線ＧＬとドレイン信号線ＤＬとの接続はＩＴＯ等の他の導電層を介して行っているが、コンタクトホールの開口数は増加していないため、回路面積が増大することはなく、画像表示装置の狭額縁化が可能となる。
【実施例３】
【００６５】
図１１は、本発明の画像表示装置を液晶表示装置に適用させた場合の前記液晶表示装置の全体を示す斜視図である。
【００６６】
液晶表示装置は、観察者側から観て、上フレームＵＦ、液晶表示パネルＰＮＬ、バックライトＢＬ、下フレームＤＦから構成されている。液晶表示パネルＰＮＬには、その画像表示部ＡＲにおける各画素を独立に駆動させるための半導体装置ＳＥＣが接続されている。上フレームＵＦと下フレームＤＦは、液晶表示パネルＰＮＬとバックライトＢＬを挟持するようにして互いに係止されるようになっている。上フレームＵＦは、液晶表示パネルＰＮＬの画像表示部ＡＲを露出させる窓ＷＤが形成されている。
【００６７】
図１２は、前記液晶表示パネルＰＬＮＬの断面を示す図である。基板ＳＵＢ１の液晶ＬＣ側の面には、ゲート信号線からの走査信号によってオンされる薄膜トランジスタＴＦＴと、このオンされた薄膜トランジスタＴＦＴを通してドレイン信号線ＤＬからの映像信号が供給される画素電極ＰＸと、この画素電極ＰＸとの間で電界を発生させる対向電極ＣＴと、この対向電極ＣＴに映像信号に対して基準となる基準信号を供給するコモン信号線ＣＬが形成されている。また、液晶ＬＣと接触する表面には配向膜ＯＲＩ１が形成され、液晶ＬＣの分子の初期配向方向をこの配向膜ＯＲＩ１によって決定させるようになっている。また、基板ＳＵＢ１と液晶ＬＣを介して対向配置される基板ＳＵＢ２には、その液晶側の面において、ブラックマトリックスＢＭ、カラーフィルタＣＦ、平坦化膜ＯＣ、配向膜ＯＲＩ２が形成されている。さらに、基板ＳＵＢ１の液晶ＬＣと反対側の面には偏光板ＰＯＬ１が配置され、基板ＳＵＢ２の液晶ＬＣと反対側の面には偏光板ＰＯＬ２が配置されている。液晶ＬＣの分子の挙動をこれら偏光板ＰＯＬ１、ＰＯＬ２によって可視化させるためである。
【実施例４】
【００６８】
上述した実施例は、それぞれ、液晶表示装置を例に挙げて示したものである。しかし、本発明は、液晶表示装置に限らず、たとえば、有機ＥＬ表示装置にも適用できる。
【００６９】
図１３は、有機ＥＬ表示装置の表示領域における等価回路を示した図である。図１３において、図中ｘ方向に延在するゲート信号線ＧＬが図中ｙ方向に並設されて形成されている。これらゲート信号線ＧＬは、その一端側においてゲートドライバＧＤＲに接続され、走査信号が順次供給されるようになっている。また、図中ｙ方向に延在する電力供給線ＰＷＬが図中ｘ方向に並設されて形成されている。そして、図中ｙ方向に延在するドレイン信号線ＤＬが図中ｘ方向に並設されて形成されている。これらドレイン線ＤＬは、その一端側においてドレインドライバＤＤＲに接続され、映像信号が供給されるようになっている。
【００７０】
図中点線枠で囲まれる領域を画素の領域とし、表示領域はマトリックス状に配置される複数の画素の集合体で構成されるようになっている。画素の領域には、スイッチング素子１１０ａ、保持容量１１１、電流制御素子１１０ｂ、有機ＥＬ素子１１２が形成されている。ゲート信号線ＧＬからの走査信号の供給によってスイッチング素子１１０ａがオンし、保持容量１１１に電荷が蓄積され、その電荷が電流制御素子１１０ｂに流れる電流を制御する。そして、この電流は電力供給線ＰＷＬ、有機ＥＬ素子１１２、電流制御素子１１０ｂを通して流れ、この電流の値に対応した輝度で有機ＥＬ素子１１２が発光するようになっている。
【００７１】
図１４は、基板上に形成された前記画素の構成の一実施例を示す平面図である。図１４に示したスイッチング素子１１０ａ、電流制御素子１１０ｂは、それぞれ、薄膜トランジスタによって形成され、その構成は、液晶表示装置の画素（図３参照）に形成された薄膜トランジスタＴＦＴｐと同様となっている。また、図１５は、画素の構成の他の実施例を示す平面図であり、図１４の場合と比較した場合、スイッチング素子１１０ａのソース電極と電流制御素子１１０ｂのゲート電極との接続おいて、図７に示したように、接続用導電膜ＪＣＮを用いている点にある。
【００７２】
また、図示していないが、ゲートドライバＧＤＲ内に形成される薄膜トランジスタにおいても、上述した各実施例で示した薄膜トランジスタＴＦＴｃと同様の構成となっている。
【００７３】
図１４、図１５において、有機ＥＬ素子１１２は、図中省略して示しているが、電流制御素子１１０ｂに接続される電極（陽極）の表面に、有機ＥＬ層、電極（陰極）が積層されて構成されている。この場合、前記各電極のうち少なくとも一方は透明導電膜で形成されている。有機ＥＬ層からの発光を前記透明導電膜を通して照射させるためである。
【００７４】
また、図１６は、図１１と対応して描いた図で、有機ＥＬ表示装置の全体を示す斜視図である。図１６において、図１１の場合と比較して異なる構成はバックライトを具備していない点にある。有機ＥＬ表示装置の各画素は自発光素子を備えることからバックライトを有さない構造となっている。
【００７５】
そして、図１７は、図１２と対応して描いた図で、有機ＥＬ表示パネルの断面を示す図である。基板ＳＵＢ１に形成される有機ＥＬ素子は、画素電極ＰＸと対向電極ＣＴとの間に有機ＥＬ層ＥＬＬを挟持して構成されている。有機ＥＬ層は画素電極ＰＸと対向電極ＣＴとの間を流れる電流のよって発光するようになっている。有機ＥＬ素子が形成された表面は、スペーサＳＰを介した封止基板ＳＬＢによって密閉され、この密閉空間には乾燥剤ＤＳＣが備えられている。有機ＥＬ素子の周囲を乾燥させ特性の劣化を防止させるためである。
【実施例５】
【００７６】
上述したそれぞれの実施例では、基板としてたとえばガラスを用いたものである。しかし、これに限らず、石英ガラスあるいは樹脂を用いるようにしてもよい。石英ガラスを基板とすることによって、プロセス温度を高くし  、たとえばゲート絶縁膜を緻密化でき、これにより薄膜トランジスタの特性の信頼性を向上させることができる。また、樹脂を基板とすることによって、軽量で耐衝撃性に優れた液晶表示装置を得ることができる。
【実施例６】
【００７７】
上述したそれぞれの実施例では、半導体層として、アモルファスシリコンを用いたものである。しかし、ポリシリコンまたは粒径が20nmから100nm程度の微結晶シリコンであってもよい。このようにすることによって、薄膜トランジスタの性能が向上し、回路の高速動作が可能になる。またこの場合、薄膜トランジスタの特性変動を抑制するため、ゲート絶縁膜は、酸化シリコン膜または、酸化シリコン膜と窒化シリコン膜との積層膜とすることが望ましい。
【実施例７】
【００７８】
上述したそれぞれの実施例では、ゲート電極およびソース・ドレイン電極のバリア膜の材料はモリブデン（Ｍｏ）としたものである。しかし、Ｔｉ、ＴｉＷ、ＴｉＮ、Ｗ、Ｃｒ、Ｔａ、Ｎｂ等の金属、またはそれらの合金としてもよい。
【００７９】
以上、本発明を実施例を用いて説明してきたが、これまでの各実施例で説明した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、それぞれの実施例で説明した構成は、互いに矛盾しない限り、組み合わせて用いてもよい。
【符号の説明】
【００８０】
ＧＬ……ゲート信号線、ＤＬ……ドレイン信号線、ＧＤＲ……ゲートドライバ、ＤＤＲ……ドレインドライバ、ＴＦＴ、ＴＦＴｐ、ＴＦＴｃ……薄膜トランジスタ、ＰＸ……画素電極、ＣＴ……対向電極、Ｃ……保持容量、ＣＬ……コモン信号線、ＳＵＢ１、ＳＵＢ２……基板、ＧＴ……画素電極、ＧＩ……ゲート絶縁膜、ＯＰ……開口、ＡＳ……半導体層、ＤＴ……ドレイン電極、ＳＴ……ソース電極、ＣＮＬ……コンタクト層、ＰＡＳ……保護膜、ＣＨ１、ＣＨ２……コンタクトホール、ＪＣＮ……接続用導電膜、ＵＦ……上フレーム、ＰＮＬ……液晶表示パネル、ＢＬ……バックライト、ＤＦ……下フレーム、ＳＥＣ……半導体装置、ＡＲ……画像表示部、ＷＤ……窓、ＯＲＩ１、ＯＲＩ２……配向膜、ＢＭ……ブラックマトリックス、ＣＦ……カラーフィルタ、ＯＣ……平坦化膜、ＰＯＬ１、ＰＯＬ２……偏光板、１１０ａ……スイッチング素子、１１１……補助容量、１１０ｂ……電流制御素子、１１２……有機ＥＬ素子、ＰＷＬ……電流供給線、ＥＬＬ……有機ＥＬ層、ＤＳＣ……乾燥剤。
【図１】
2010256556.tif 000003
【図２】
2010256556.tif 000004
【図３】
2010256556.tif 000005
【図４】
2010256556.tif 000006
【図５】
2010256556.tif 000007
【図６】
2010256556.tif 000008
【図７】
2010256556.tif 000009
【図８】
2010256556.tif 000010
【図９】
2010256556.tif 000011
【図１０】
2010256556.tif 000012
【図１１】
2010256556.tif 000013
【図１２】
2010256556.tif 000014
【図１３】
2010256556.tif 000015
【図１４】
2010256556.tif 000016
【図１５】
2010256556.tif 000017
【図１６】
2010256556.tif 000018
【図１７】
2010256556.tif 000019