(57)【要約】【課題】本発明は、配線抵抗成分をセンス抵抗として利用しながら、過電流保護回路の検出精度を向上することが可能な半導体装置を提供することを目的とする。【解決手段】本発明に係る半導体装置は、監視対象となる電流ラインの配線抵抗成分であるセンス抵抗Ｒｓと、センス抵抗Ｒｓでの降下電圧と所定の閾値電圧を比較して過電流保護信号Ｓｏｃｐを生成する過電流保護回路ＯＣＰと、前記電流ラインの形成工程と同一の工程により、他の回路要素から電気的に分離して形成されたダミーラインの配線抵抗成分であって、センス抵抗Ｒｓよりも大きな抵抗値を有するダミー抵抗Ｒｄと；ダミー抵抗Ｒｄの両端に各々接続されたダミーパッドＴ１、Ｔ２と；を集積化して成り、過電流保護回路ＯＣＰは、前記閾値電圧を調整するための閾値電圧調整部を有する構成とされている。【選択図】図１
2010045286.tif 000002
【特許請求の範囲】
【請求項１】
監視対象となる電流ラインの配線抵抗成分であるセンス抵抗と、
前記センス抵抗での降下電圧と所定の閾値電圧とを比較して過電流保護信号を生成する過電流保護回路と、
を集積化して成る半導体装置であって、
前記半導体装置は、さらに、
前記電流ラインの形成工程と同一の工程により、他の回路要素から電気的に分離して形成されたダミーラインの配線抵抗成分であって、前記センス抵抗よりも大きな抵抗値を有するダミー抵抗と；
前記ダミー抵抗の両端に各々接続された第１、第２ダミーパッドと；
を集積化して成り、
前記過電流保護回路は、前記閾値電圧を調整するための閾値電圧調整部を有して成ることを特徴とする半導体装置。
【請求項２】
前記ダミー抵抗は、前記センス抵抗に隣接して形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体装置は、さらに、
前記電流ラインの形成工程と同一の工程により、前記ダミー抵抗の周辺余白を埋める形で、他の回路要素から電気的に分離して形成されたダミーレイヤ、
を集積化して成ることを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
第１、第２ダミーパッドは、それぞれ、複数のパッドを一組として形成されていることを特徴とする請求項１〜請求項３のいずれかに記載の半導体装置。
【請求項５】
前記過電流保護回路は、
一端が前記センス抵抗の一端に接続された第１抵抗と；
基準電圧に応じて基準電流を生成し、第１抵抗を介して前記基準電流を引き込む定電流回路と；
第１抵抗の他端電圧と前記センス抵抗の他端電圧とを比較して前記過電流保護信号を生成するコンパレータと；
を有して成ることを特徴とする請求項１〜請求項４のいずれかに記載の半導体装置。
【請求項６】
前記定電流回路は、
第１抵抗の他端と接地端との間に接続された第２抵抗と、
第２抵抗の一端に前記基準電圧を印加するバイアス回路と、
を有して成ることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記バイアス回路は、
第１抵抗と第２抵抗との間に接続された第１トランジスタと、
第１トランジスタの制御端と接地端との間に接続され、自身の制御端に前記基準電圧が印加される第２トランジスタと、
を有して成ることを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記バイアス回路は、
第１抵抗と第２抵抗との間に接続されたトランジスタと、
前記基準電圧と第２抵抗の一端電圧が一致するように前記トランジスタの導通度を制御するオペアンプと、
を有して成ることを特徴とする請求項６に記載の半導体装置。
【請求項９】
前記過電流保護回路は、所定の内部電圧を分圧して前記基準電圧を生成する抵抗分割回路を有して成り、
前記閾値電圧調整部は、前記抵抗分割回路を形成する抵抗素子の少なくとも一に並列接続されたトリミングヒューズを有して成ることを特徴とする請求項５〜請求項８のいずれかに記載の半導体装置。
【請求項１０】
請求項１〜請求項９のいずれかに記載された半導体装置の調整方法であって、
第１、第２ダミーパッド間に一定の電流を流しながら、第１、第２ダミーパッド間の電圧を測定し、その測定結果から前記ダミー抵抗の実抵抗値を算出するステップと；
前記ダミー抵抗の理想抵抗値に対する実抵抗値の相対誤差を算出するステップと；
前記相対誤差と前記センス抵抗の理想抵抗値に基づいて、前記センス抵抗の推定実抵抗値を算出するステップと；
前記センス抵抗の推定実抵抗値に基づいて、前記閾値電圧調整部を用いた前記閾値電圧の調整を行うステップと；
を有して成ることを特徴とする半導体装置の調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、過電流保護回路を集積化して成る半導体装置に関するものである。
【背景技術】
【０００２】
図６は、過電流保護回路の一従来例を示す回路図である。図６に示すように、従来の過電流保護回路は、入力電圧Ｖｉｎを所定の閾値電圧Ｖｔｈ分だけ引き下げて得られる電圧信号ＶＸ（＝Ｖｉｎ−Ｖｔｈ）と、出力電流Ｉｏｕｔの供給ラインに挿入されたセンス抵抗Ｒｓの低電位端から引き出される電圧信号ＶＹ（＝Ｖｉｎ−Ｉｏｕｔ×Ｒｓ）と、を比較して過電流保護信号Ｓｏｃｐを生成する構成とされていた。
【０００３】
なお、上記従来の過電流保護回路を集積化して成る半導体装置の中には、上記のセンス抵抗Ｒｓとして、入力電圧Ｖｉｎの印加端と負荷との間を結ぶ電流ラインの配線抵抗成分を利用するものもあった。
【０００４】
上記に関連する従来技術の一例としては、特許文献１を挙げることができる。
【特許文献１】特開平７−２８７０３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
確かに、上記従来の過電流保護回路であれば、センス抵抗Ｒｓでの降下電圧（＝Ｉｏｕｔ×Ｒｓ）が所定の閾値電圧Ｖｔｈよりも大きくなったときに、出力電流Ｉｏｕｔが過電流状態であることを検出して、過電流保護信号Ｓｏｃｐを生成することが可能である。
【０００６】
しかしながら、半導体装置内部の配線抵抗成分をセンス抵抗Ｒｓとして利用する場合、その抵抗値が配線の厚み（配線の断面積）に起因して大きくばらつくため、過電流保護回路の検出精度が悪化してしまう、という課題があった。例えば、センス抵抗Ｒｓの抵抗値が意図した値よりも大きい場合には、センス抵抗Ｒｓでの電圧降下が大きくなるので、意図した閾値よりも小さい出力電流Ｉｏｕｔしか流れていないにも関わらず、過電流状態と誤検出され、半導体装置の動作が不安定となってしまう。逆に、センス抵抗Ｒｓの抵抗値が意図した値よりも小さい場合には、センス抵抗Ｒｓでの電圧降下が小さくなるので、意図した閾値よりも大きい出力電流Ｉｏｕｔが流れるまで過電流状態と検出されなくなり、半導体装置の安全性が低下してしまう。
【０００７】
本発明は、上記の問題点に鑑み、配線抵抗成分をセンス抵抗として利用しながら、過電流保護回路の検出精度を向上することが可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明に係る半導体装置は、監視対象となる電流ラインの配線抵抗成分であるセンス抵抗と、前記センス抵抗での降下電圧と所定の閾値電圧とを比較して過電流保護信号を生成する過電流保護回路と、を集積化して成る半導体装置であって、前記半導体装置は、さらに、前記電流ラインの形成工程と同一の工程により、他の回路要素から電気的に分離して形成されたダミーラインの配線抵抗成分であって、前記センス抵抗よりも大きな抵抗値を有するダミー抵抗と；前記ダミー抵抗の両端に各々接続された第１、第２ダミーパッドと；を集積化して成り、前記過電流保護回路は、前記閾値電圧を調整するための閾値電圧調整部を有して成る構成（第１の構成）とされている。
【０００９】
なお、上記第１の構成から成る半導体装置において、前記ダミー抵抗は、前記センス抵抗に隣接して形成されている構成（第２の構成）にするとよい。
【００１０】
また、上記第１または第２の構成から成る半導体装置は、前記電流ラインの形成工程と同一の工程により、前記ダミー抵抗の周辺余白を埋める形で、他の回路要素から電気的に分離して形成されたダミーレイヤを集積化して成る構成（第３の構成）にするとよい。
【００１１】
また、上記第１〜第３いずれかの構成から成る半導体装置において、第１、第２ダミーパッドは、それぞれ、複数のパッドを一組として形成されている構成（第４の構成）にするとよい。
【００１２】
また、上記第１〜第４いずれかの構成から成る半導体装置において、前記過電流保護回路は、一端が前記センス抵抗の一端に接続された第１抵抗と；基準電圧に応じて基準電流を生成し、第１抵抗を介して前記基準電流を引き込む定電流回路と；第１抵抗の他端電圧と前記センス抵抗の他端電圧を比較して前記過電流保護信号を生成するコンパレータと；を有して成る構成（第５の構成）にするとよい。
【００１３】
また、上記第５の構成から成る半導体装置において、前記定電流回路は、第１抵抗の他端と接地端との間に接続された第２抵抗と、第２抵抗の一端に前記基準電圧を印加するバイアス回路と、を有して成る構成（第６の構成）にするとよい。
【００１４】
また、上記第６の構成から成る半導体装置において、前記バイアス回路は、第１抵抗と第２抵抗との間に接続された第１トランジスタと、第１トランジスタの制御端と接地端との間に接続され、自身の制御端に前記基準電圧が印加される第２トランジスタと、を有して成る構成（第７の構成）にするとよい。
【００１５】
また、上記第６の構成から成る半導体装置において、前記バイアス回路は、第１抵抗と第２抵抗との間に接続されたトランジスタと、前記基準電圧と第２抵抗の一端電圧が一致するように前記トランジスタの導通度を制御するオペアンプと、を有して成る構成（第８の構成）にするとよい。
【００１６】
また、上記第５〜第８いずれかの構成から成る半導体装置において、前記過電流保護回路は、所定の内部電圧を分圧して前記基準電圧を生成する抵抗分割回路を有して成り、前記閾値電圧調整部は、前記抵抗分割回路を形成する抵抗素子の少なくとも一に並列接続されたトリミングヒューズを有して成る構成（第９の構成）にするとよい。
【００１７】
また、本発明に係る半導体装置の調整方法は、上記第１〜第９いずれかの構成から成る半導体装置の調整方法であって、第１、第２ダミーパッド間に一定の電流を流しながら、第１、第２ダミーパッド間の電圧を測定し、その測定結果から前記ダミー抵抗の実抵抗値を算出するステップと；前記ダミー抵抗の理想抵抗値に対する実抵抗値の相対誤差を算出するステップと；前記相対誤差と前記センス抵抗の理想抵抗値に基づいて、前記センス抵抗の推定実抵抗値を算出するステップと；前記センス抵抗の推定実抵抗値に基づいて前記閾値電圧調整部を用いた前記閾値電圧の調整を行うステップと；を有する構成（第１０の構成）とされている。
【発明の効果】
【００１８】
本発明に係る半導体装置であれば、配線抵抗成分をセンス抵抗として利用しながら、過電流保護回路の検出精度を向上することが可能となる。
【発明を実施するための最良の形態】
【００１９】
図１は、本発明に係る電源ＩＣの一実施形態を示す回路図である。図１に示すように、本実施形態の電源ＩＣは、入力電圧Ｖｉｎから所望の出力電圧Ｖｏｕｔを生成するＬＤＯ［Low Drop-Out］レギュレータを内蔵するものであり、その回路要素として、Ｐチャネル型ＭＯＳ［Metal Oxide Semiconductor］電界効果トランジスタＰ１と、抵抗Ｒ１及び抵抗Ｒ２と、キャパシタＣ１と、エラーアンプＥＲＲと、直流電圧源Ｅ１とを有して成る。
【００２０】
トランジスタＰ１のソースは、入力パッドＴ０を介して入力電圧Ｖｉｎの印加端に接続されている。トランジスタＰ１のドレインは、出力電圧Ｖｏｕｔの引出端に接続される一方、抵抗Ｒ１、Ｒ２を介して接地端にも接続されている。なお、出力電圧Ｖｏｕｔの引出端と接地端との間には、出力電圧Ｖｏｕｔの平滑手段として、キャパシタＣ１が接続されている。エラーアンプＥＲＲの非反転入力端（＋）は、帰還電圧Ｖｆｂの印加端（抵抗Ｒ１、Ｒ２の接続ノード）に接続されている。エラーアンプＥＲＲの反転入力端（−）は、基準電圧Ｖｒｅｆの印加端（直流電圧源Ｅ１の正極端）に接続されている。エラーアンプＥＲＲの出力端は、トランジスタＰ１のゲートに接続されている。
【００２１】
上記構成から成るＬＤＯレギュレータは、出力電圧Ｖｏｕｔに応じた帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆとが一致するように、トランジスタＡ１の導通度を制御することで、入力電圧Ｖｉｎから所望の出力電圧Ｖｏｕｔを生成する。
【００２２】
また、本実施形態の電源ＩＣは、ＬＤＯレギュレータを形成する上記の回路要素に加えて、センス抵抗Ｒｓと、過電流保護回路ＯＣＰと、を集積化して成る。
【００２３】
センス抵抗Ｒｓは、入力電圧Ｖｉｎの印加端から出力電圧Ｖｏｕｔの引出端に向けて流れる出力電流Ｉｏｕｔの大きさを電圧信号として検出するための電流／電圧変換手段である。なお、本実施形態の電源ＩＣにおいて、センス抵抗Ｒｓは、電源ＩＣの内部において出力電流Ｉｏｕｔが流れる電流ライン（すなわち、過電流保護回路ＯＣＰの監視対象となる電流ライン）の配線抵抗成分を利用して形成されている。
【００２４】
過電流保護回路ＯＣＰは、センス抵抗Ｒｓでの降下電圧（＝Ｉｏｕｔ×Ｒｓ）と所定の閾値電圧Ｖｔｈとを比較して過電流保護信号Ｓｏｃｐを生成する手段であり、その過電流保護信号Ｓｏｃｐは、ＬＤＯレギュレータを形成するエラーアンプＥＲＲのイネーブル端に出力されている。このような構成とすることにより、センス抵抗Ｒｓでの降下電圧が所定の閾値電圧Ｖｔｈよりも大きくなったときには、出力電流Ｉｏｕｔが過電流状態であることを検出して、ＬＤＯレギュレータの出力動作を非常停止させることができるので、電源ＩＣの安全性を高めることが可能となる。
【００２５】
ただし、背景技術の項でも述べたように、電源ＩＣ内部の配線抵抗成分をセンス抵抗Ｒｓとして利用する場合、その抵抗値が配線の厚み（配線の断面積）に起因して大きくばらつくため、過電流保護回路ＯＣＰの閾値電圧Ｖｔｈを固定的に設定してしまうと、過電流保護回路ＯＣＰの検出精度が悪化してしまう。
【００２６】
これを解消するためには、センス抵抗Ｒｓの抵抗値を測定し、その実測値に基づいて過電流保護回路ＯＣＰの閾値電圧Ｖｔｈを調整することが望ましいが、センス抵抗Ｒｓとして利用される電流ラインの配線抵抗成分は極めて小さいため、その抵抗値を正確に測定することは、極めて困難である。
【００２７】
そこで、本実施形態の電源ＩＣは、センス抵抗Ｒｓの抵抗値を実測することなく、その値を推定するための手段として、ダミー抵抗Ｒｄと、第１ダミーパッドＴ１と、第２ダミーパッドＴ２と、を集積化して成り、かつ、過電流保護回路ＯＣＰは、センス抵抗Ｒｓの推定実抵抗値に基づいて、その閾値電圧Ｖｔｈを調整するための閾値電圧調整部を有して成る構成とされている。
【００２８】
ダミー抵抗Ｒｄは、出力電流Ｉｏｕｔが流れる電流ライン（すなわちセンス抵抗Ｒｓ）の形成工程と同一の工程により、他の回路要素から電気的に分離して形成されたダミーラインの配線抵抗成分であって、センス抵抗Ｒｓよりも大きな抵抗値（その測定が可能である程度に大きな抵抗値）を有するものである。
【００２９】
第１ダミーパッドＴ１、及び、第２ダミーパッドＴ２は、ダミー抵抗Ｒｄの両端に各々接続されており、ダミー抵抗Ｒｄの実抵抗値を測定するときに、プローブ（試験針）の接触先となるパッド（いわゆるＥＤＳ［Electrical Die Sorting］パッド）であり、電源ＩＣのパッケージングに際して、リードフレームにワイヤボンディングされることはない。
【００３０】
図２は、センス抵抗Ｒｓとダミー抵抗Ｒｄのレイアウト例を示す模式図である。図２に示すように、ダミー抵抗Ｒｄは、センス抵抗Ｒｓに隣接して形成することが望ましい。なお、ダミー抵抗Ｒｄとして利用されるダミーラインは、センス抵抗Ｒｓとして利用される電流ラインに比べて細いライン幅（図２の例では約１／１０）に設計されている。また、ダミー抵抗Ｒｄとして利用されるダミーラインは、第１ダミーパッドＴ１と第２ダミーパッドＴ２との間を何度も折り返すように引き回されており、センス抵抗Ｒｓとして利用される電流ラインに比べて長いライン長（図２の例では４〜５倍）に設計されている。
【００３１】
一方、センス抵抗Ｒｓとして利用される電流ラインと、ダミー抵抗Ｒｄとして利用されるダミーラインは、いずれも同一の工程で形成されているため、各々の厚みについては、製造ばらつき分を含めて、基本的に同一となる。
【００３２】
従って、センス抵抗Ｒｓのライン幅とライン長、並びに、ダミー抵抗Ｒｄのライン幅とライン長がいずれも設計値通りにばらつきなく形成されていると仮定した場合、センス抵抗Ｒｓとダミー抵抗Ｒｄの各抵抗値は、いずれも各々の厚みばらつきにのみ起因して、同一の傾向を示しながら変動することになる。
【００３３】
例えば、ダミー抵抗Ｒｄの厚みが設計値よりも小さい場合には、センス抵抗Ｒｓの厚みも同様に設計値より小さくなるので、ダミー抵抗Ｒｄの実抵抗値が設計値よりも大きければ、センス抵抗Ｒｓの実抵抗値も同様に設計値より大きいはずである。逆に、ダミー抵抗Ｒｄの厚みが設計値よりも大きい場合には、センス抵抗Ｒｓの厚みも同様に設計値より大きくなるので、ダミー抵抗Ｒｄの実抵抗値が設計値よりも小さければ、センス抵抗Ｒｓの実抵抗値も同様に設計値より小さいはずである。
【００３４】
従って、本実施形態の電源ＩＣであれば、センス抵抗Ｒｓの抵抗値を実測するのに代えて、ダミー抵抗Ｒｄの実抵抗値を測定し、その実測値に基づいてセンス抵抗Ｒｓの実抵抗値を正確に推定することができ、延いては、センス抵抗Ｒｓの推定実抵抗値に基づいて、過電流保護回路ＯＣＰの閾値電圧Ｖｔｈを調整することにより、過電流保護回路ＯＣＰの検出精度を向上することが可能となる。
【００３５】
また、本実施形態の電源ＩＣは、センス抵抗Ｒｓとして利用される電流ラインやダミー抵抗Ｒｄとして利用されるダミーラインの形成工程と同一の工程により、ダミー抵抗Ｒｄの周辺余白を埋める形で、他の回路要素から電気的に分離して形成されたダミーレイヤＤＬ（図２中のハッチング部分を参照）を集積化して成る。
【００３６】
このような構成とすることにより、ダミー抵抗Ｒｄとして利用されるダミーライン全体のエッチング度合いを均一化し、ダミーライン全体の厚みを均一化することが可能となるので、ダミー抵抗Ｒｄの実抵抗値が部位毎にばらつくことを回避して、センス抵抗Ｒｓとダミー抵抗Ｒｄとのペア性を良好に維持することが可能となり、延いては、ダミー抵抗Ｒｄの実抵抗値からセンス抵抗Ｒｓの実抵抗値を正確に推定することが可能となる。
【００３７】
また、本実施形態の電源ＩＣにおいて、第１ダミーパッドＴ１と第２ダミーパッドＴ２は、それぞれ、複数のパッド（図２の例では２つずつ）を一組として形成されている。このような構成とすることにより、プローブの接触抵抗を低減することができるので、ダミー抵抗Ｒｄの実抵抗値を高精度に測定することが可能となる。
【００３８】
また、本実施形態の電源ＩＣは、図２に示すように、ダミー抵抗Ｒｄと第１、第２ダミーパッドＴ１、Ｔ２との間に存在する僅かな余白部分を積極的に利用して、予備のダミー抵抗Ｒｄ’と第１、第２ダミーパッドＴ１’、Ｔ２’を集積化して成る。このような構成とすることにより、何らかの原因でダミー抵抗Ｒｄの実抵抗値を測定することができない場合でも、予備のダミー抵抗Ｒｄの実抵抗値を測定し、これに基づいてセンス抵抗Ｒｓの実抵抗値を推定することが可能となる。
【００３９】
次に、過電流保護回路ＯＣＰの閾値電圧Ｖｔｈを調整する手順について具体的に説明する。まず、第１、第２ダミーパッドＴ１、Ｔ２間に一定の電流Ｉｍを流しながら、第１、第２ダミーパッドＴ１、Ｔ２間の電圧Ｖｍを測定し、その測定結果からダミー抵抗Ｒｄの実抵抗値ＲＢ（＝Ｖｍ／Ｉｍ）を算出する。
【００４０】
次に、ダミー抵抗Ｒｄの理想抵抗値ＲＡ（設計値）に対する実抵抗値ＲＢの相対誤差Ｘ（＝（ＲＢ−ＲＡ）／ＲＡ）を算出する。例えば、ダミー抵抗Ｒｄの理想抵抗値ＲＡが１００［Ω］で、実抵抗値ＲＢが９５［Ω］である場合、相対誤差Ｘは−０．０５となる。
【００４１】
次に、先ほど求めた相対誤差Ｘと、センス抵抗Ｒｓの理想抵抗値ＲＣ（設計値）に基づいて、センス抵抗Ｒｓの推定実抵抗値ＲＤ（＝（１＋Ｘ）×ＲＣ）を算出する。例えば、センス抵抗Ｒｓの理想抵抗値ＲＣが１［Ω］で、先ほど求めた相対誤差Ｘが−０．０５である場合、推定実抵抗値は０．９５［Ω］となる。
【００４２】
そして、センス抵抗Ｒｓの推定実抵抗値ＲＤに基づいて、過電流保護回路ＯＣＰの閾値電圧調整部を用いた閾値電圧Ｖｔｈの調整を行う。例えば、センス抵抗Ｒｓの推定実抵抗値ＲＤが理想抵抗値ＲＣよりも大きい場合には、センス抵抗Ｒｓでの降下電圧が大きくなるので、過電流保護回路ＯＣＰの閾値電圧Ｖｔｈもこれに合わせて大きめに調整すればよい。逆に、センス抵抗Ｒｓの推定実抵抗値ＲＤが理想抵抗値ＲＣよりも小さい場合には、センス抵抗Ｒｓでの降下電圧が小さくなるので、過電流保護回路ＯＣＰの閾値電圧Ｖｔｈもこれに合わせて小さめに調整すればよい。このような調整を行うことにより、本実施形態の電源ＩＣでは、配線抵抗成分をセンス抵抗Ｒｓとして利用しながら、過電流保護回路ＯＣＰの検出精度を向上することが可能となる。
【００４３】
図３は、過電流保護回路ＯＣＰの一構成例を示す回路図である。本構成例の過電流保護回路ＯＣＰは、抵抗Ｒａと、定電流回路ＣＳと、コンパレータＣＭＰと、を有して成る。
【００４４】
抵抗Ｒａは、一端がセンス抵抗Ｒｓの一端（高電位端）に接続された抵抗素子である。
【００４５】
定電流回路ＣＳは、基準電圧Ｖａに応じて基準電流Ｉを生成し、抵抗Ｒａを介して基準電流Ｉを引き込む手段であって、ｎｐｎ型バイポーラトランジスタＱａと、ｐｎｐ型バイポーラトランジスタＱｂと、抵抗Ｒｂ及びＲｃと、可変抵抗Ｒｄ及びＲｅと、キャパシタＣａと、を有して成る。
【００４６】
トランジスタＱａのコレクタは、抵抗Ｒａの他端に接続されている。トランジスタＱａのエミッタは、抵抗Ｒｂを介して接地端に接続されている。キャパシタＣａは、トランジスタＱａのエミッタと接地端との間に接続されている。トランジスタＱｂのエミッタは、抵抗Ｒｃを介して電源端に接続される一方、トランジスタＱａのベースにも接続されている。トランジスタＱｂのコレクタは、接地端に接続されている。トランジスタＱｂのベースは、基準電圧Ｖａの印加端（可変抵抗Ｒｄと可変抵抗Ｒｅとの接続ノード）に接続されている。可変抵抗Ｒｄ、Ｒｅは、電源端と接地端の間に直列接続されており、所定の内部電圧を分圧して基準電圧Ｖａを生成する抵抗分割回路を形成している。この抵抗分割回路は、過電流保護回路ＯＣＰが電源ＩＣに集積化されてから樹脂封止されるまでの間に、基準電圧Ｖａ（延いては過電流保護回路ＯＣＰの閾値電圧Ｖｔｈ）を調整するための閾値電圧調整部として機能する。
【００４７】
上記構成から成る定電流回路ＣＳにおいて、トランジスタＱａのベース電圧は、基準電圧ＶａからトランジスタＱｂのベース・エミッタ間における降下電圧Ｖｆｂ分だけ引き上げられた電圧レベルとなり、また、トランジスタＱａのエミッタ電圧は、トランジスタＱａのベース電圧からトランジスタＱａのベース・エミッタ間における降下電圧Ｖｆａだけ引き下げられた電圧レベルとなる。従って、上記の降下電圧Ｖｆａ、Ｖｆｂが互いに等しければ、抵抗Ｒｂの一端には、基準電圧Ｖａが印加される形となるので、基準電流Ｉの電流値は、基準電圧Ｖａの電圧値を抵抗Ｒｂの抵抗値で除した値（＝Ｖａ／Ｒｂ）となる。
【００４８】
すなわち、本構成例の定電流回路ＣＳにおいて、抵抗Ｒｂの一端に基準電圧Ｖａを印加するバイアス回路は、抵抗Ｒａと抵抗Ｒｂとの間に接続されたトランジスタＱａと、トランジスタＱａのベースと接地端との間に接続され、自身のベースに基準電圧Ｖａが印加されるトランジスタＱｂと、を有して成る構成とされている。このような構成とすることにより、極めて簡易に定電流回路ＣＳを形成することが可能となる。
【００４９】
コンパレータＣＭＰは、抵抗Ｒａの他端から非反転入力端（＋）に印加される電圧信号Ｖｘ（＝Ｖｉｎ−Ｉ×Ｒａ＝Ｖｉｎ−（Ｒａ／Ｒｂ）×Ｖａ）と、センス抵抗Ｒｓの他端（低電位端）から反転入力端（−）に印加される電圧信号Ｖｙ（＝Ｖｉｎ−Ｉｏｕｔ×Ｒｓ）を比較して過電流保護信号Ｓｏｃｐを生成する手段である。別の見方をすれば、コンパレータＣＭＰは、センス抵抗Ｒｓでの降下電圧（＝Ｉｏｕｔ×Ｒｓ）と、所定の閾値電圧Ｖｔｈ（＝（Ｒａ／Ｒｂ）×Ｖａ）を比較して過電流保護信号を生成する手段であるとも言える。なお、過電流保護信号Ｓｏｃｐは、電圧信号Ｖｙの電圧レベルが電圧信号Ｖｘの電圧レベルよりも高いときにローレベル（正常状態）となり、逆に、電圧信号Ｖｙの電圧レベルが電圧信号Ｖｘの電圧レベルよりも低いときにハイレベル（異常状態）となる。
【００５０】
上記の構成から成る過電流保護回路ＯＣＰにおいて、過電流保護値Ｉｏｃｐは、下記の（１）式によって算出することができる。
【００５１】
【数１】
2010045286.tif 000003
【００５２】
なお、上記（１）式において、パラメータＶａ、パラメータＲｓ、並びに、パラメータＲａ及びＲｂは、それぞれ、基準電圧Ｖａの電圧値、センス抵抗Ｒｓの抵抗値、並びに、抵抗Ｒａ及びＲｂの抵抗値を示している。
【００５３】
上記したように、本構成例の過電流保護回路ＯＣＰでは、抵抗Ｒａに基準電流Ｉを流すことで過電流保護値Ｉｏｃｐが設定されており、上記（１）式で示したように、過電流保護値Ｉｏｃｐが入力電圧Ｖｉｎの電圧値に何ら依存しない形となっている。
【００５４】
また、本構成例の過電流保護回路ＯＣＰでは、可変抵抗Ｒｄ、Ｒｅの抵抗比に応じて、基準電圧Ｖａを任意に可変制御することができるので、基準電流Ｉの電流値、延いては、過電流保護値Ｉｏｃｐをフレキシブルに調整することが可能である。
【００５５】
図４は、可変抵抗Ｒｄ、Ｒｅの一構成例を示す回路図である。図４に示すように、可変抵抗Ｒｄは、基準電圧Ｖａの引出端と電源端との間に直列接続された抵抗Ｒｄ０〜Ｒｄｍと、抵抗Ｒｄ１〜Ｒｄｍと各々並列接続されたトリミングヒューズＦｄ１〜Ｆｄｍと、を有して成る。また、可変抵抗Ｒｅは、基準電圧Ｖａの引出端と接地端との間に直列接続された抵抗Ｒｅ０〜Ｒｅｎと、抵抗Ｒｅ１〜Ｒｅｎと各々並列接続されたトリミングヒューズＦｅ１〜Ｆｅｎと、を有して成る。
【００５６】
このような構成とすることにより、過電流保護回路ＯＣＰが電源ＩＣに集積化されてから樹脂封止されるまでの間に、ヒューズＦｄ１〜Ｆｄｍ、Ｆｅ１〜Ｆｅｎを適宜レーザ溶断することで、可変抵抗Ｒｄ、Ｒｅの抵抗比（延いては基準電圧Ｖａの電圧値）を調整することが可能となる。
【００５７】
例えば、センス抵抗Ｒｓの推定実抵抗値が理想抵抗値（設計値）より大きい場合には、センス抵抗Ｒｓでの降下電圧が大きくなるので、過電流保護回路ＯＣＰの閾値電圧Ｖｔｈもこれに合わせて大きめに調整すべく、ヒューズＦｄ１〜Ｆｄｍを適宜レーザ溶断することで、基準電圧Ｖａの電圧値を上げてやればよい。逆に、センス抵抗Ｒｓの推定実抵抗値が理想抵抗値より小さい場合には、センス抵抗Ｒｓでの電圧降下が小さくなるので、過電流保護回路ＯＣＰの閾値電圧Ｖｔｈもこれに合わせて小さめに調整すべく、ヒューズＦｅ１〜Ｆｅｎを適宜レーザ溶断することで、基準電圧Ｖａの電圧値を下げてやればよい。
【００５８】
図５は、定電流回路ＣＳの一変形例を示す回路図である。図５に示すように、本変形例の定電流回路ＣＳは、図３に示したトランジスタＱｂと抵抗Ｒｃに代えて、オペアンプＡＭＰを有して成る。
【００５９】
オペアンプＡＭＰの非反転入力端（＋）は、基準電圧Ｖａの印加端（可変抵抗Ｒｄ、Ｒｅの接続ノード）に接続されている。オペアンプＡＭＰの反転入力端（−）は、トランジスタＱａのエミッタに接続されている。オペアンプＡＭＰの出力端は、トランジスタＱａのベースに接続されている。
【００６０】
すなわち、本構成例の定電流回路ＣＳにおいて、抵抗Ｒｂの一端に基準電圧Ｖａを印加するバイアス回路は、抵抗Ｒａと抵抗Ｒｂとの間に接続されたトランジスタＱａと、基準電圧Ｖａと抵抗Ｒｂの一端電圧が一致するようにトランジスタＱａの導通度を制御するオペアンプＡＭＰと、を有して成る構成とされている。このような構成とすることにより、抵抗Ｒｂの一端には、確実に基準電圧Ｖａが印加される形となるので、基準電流Ｉの電流値を高精度に設定することが可能となる。
【００６１】
なお、上記の実施形態では、ＬＤＯレギュレータを内蔵した電源ＩＣに本発明を適用した構成を例示して説明を行ったが、本発明の適用対象はこれに限定されるものではなく、その他の半導体装置にも広く適用することが可能である。
【００６２】
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
【産業上の利用可能性】
【００６３】
本発明は、過電流保護回路を備えた半導体装置全般に利用可能な技術であり、例えば、負荷に駆動電圧を供給する電源ＩＣの安全性向上を実現する上で好適な技術である。
【図面の簡単な説明】
【００６４】
【図１】は、本発明に係る電源ＩＣの一実施形態を示す回路図である。
【図２】は、センス抵抗Ｒｓとダミー抵抗Ｒｄのレイアウト例を示す模式図である。
【図３】は、過電流保護回路ＯＣＰの一構成例を示す回路図である。
【図４】は、可変抵抗Ｒｄ、Ｒｅの一構成例を示す回路図である。
【図５】は、定電流回路ＣＳの一変形例を示す回路図である。
【図６】は、過電流保護回路の一従来例を示す回路図である。
【符号の説明】
【００６５】
Ｐ１    Ｐチャネル型ＭＯＳ電界効果トランジスタ
Ｒ１、Ｒ２    抵抗
Ｃ１    キャパシタ
ＥＲＲ    エラーアンプ
Ｅ１    直流電圧源
Ｒｓ    センス抵抗
Ｒｄ、Ｒｄ’    ダミー抵抗
ＯＣＰ    過電流保護回路
Ｔ０    入力パッド
Ｔ１、Ｔ２、Ｔ１’、Ｔ２’    ダミーパッド
ＤＬ    ダミーレイヤ
ＣＳ    定電流回路
Ｑａ    ｎｐｎ型バイポーラトランジスタ
Ｑｂ    ｐｎｐ型バイポーラトランジスタ
Ｃａ    キャパシタ
Ｒａ、Ｒｂ、Ｒｃ    抵抗
Ｒｄ、Ｒｅ    可変抵抗
Ｒｄ０〜Ｒｄｍ、Ｒｅ０〜Ｒｅｎ    抵抗
Ｆｄ１〜Ｆｄｍ、Ｆｅ１〜Ｆｅｎ    トリミングヒューズ
ＡＭＰ    オペアンプ
【図１】
2010045286.tif 000004
【図２】
2010045286.tif 000005
【図３】
2010045286.tif 000006
【図４】
2010045286.tif 000007
【図５】
2010045286.tif 000008
【図６】
2010045286.tif 000009