(57)【要約】【課題】素子基板の基板本体として半導体基板を用いた場合でも、複雑なウエル構造や大掛かりな遮光構造を必要とせず、かつ、基板本体としてガラス基板などを用いた場合に比較して画素トランジスターの特性を大幅に向上することのできる電気光学装置、および当該電気光学装置を備えた電子機器を提供すること。【解決手段】電気光学装置１００の素子基板１０では、基板本体として、単結晶シリコン基板からなる半導体基板１１を用い、半導体基板１１の表面に不純物を導入することによって、バックゲート構造を備えた画素トランジスター３０の第１ゲート電極１１ａ、および保持容量６０の第１保持容量電極１１ｂを同時形成する。また、第１ゲート絶縁層７０の一部を保持容量用誘電体層７０ｃとして利用する。【選択図】図９
2010204338.tif 000002
【特許請求の範囲】
【請求項１】
画素トランジスターと、該画素トランジスターに電気的接続された画素電極と、が基板本体上に設けられた素子基板を有し、
前記基板本体は半導体基板であり、
前記画素トランジスターは、前記半導体基板の表面に不純物が導入されてなる第１ゲート電極と、該第１ゲート電極上に設けられた第１ゲート絶縁層と、該第１ゲート絶縁層上に設けられた半導体膜と、該半導体膜上に設けられた第２ゲート絶縁層と、該第２ゲート絶縁層上に設けられた第２ゲート電極と、を備えていることを特徴とする電気光学装置。
【請求項２】
前記半導体基板は、単結晶シリコン基板であることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記半導体基板の表面に、前記第１ゲート電極と同層に形成された第１保持容量電極と、該第１保持容量電極上に前記第１ゲート絶縁層と同層に設けられた保持容量用誘電体層と、該保持容量用誘電体層の上層で当該保持容量用誘電体層を介して前記第１保持容量電極に対向する第２保持容量電極と、を備えていることを特徴とする請求項１に記載の電気光学装置。
【請求項４】
前記第２保持容量電極は、前記半導体層と同層に形成されてなることを特徴とする請求項３に記載の電気光学装置。
【請求項５】
前記半導体基板の表面に、前記第２保持容量電極上に設けられた保持容量用上側誘電体層と、該保持容量用上側誘電体層の上層に設けられ、当該保持容量用上側誘電体層を介して前記第２保持容量電極に対向する第３保持容量電極と、を備えていることを特徴とする請求項３または４に記載の電気光学装置。
【請求項６】
前記第３保持容量電極は、前記第２ゲート電極と同層に形成されてなることを特徴とする請求項５に記載の電気光学装置。
【請求項７】
前記半導体基板の表面には、前記第１ゲート電極と前記第１保持容量電極とに挟まれた領域に素子分離部が設けられていることを特徴とする請求項３乃至６の何れか一項に記載の電気光学装置。
【請求項８】
前記半導体膜は、ポリシリコン膜であることを特徴とする請求項１乃至７の何れか一項に記載の電気光学装置。
【請求項９】
前記素子基板において前記画素電極が設けられている面と対向するように配置された対向基板と、該対向基板と前記素子基板との間に保持された液晶層と、を有することを特徴とする請求項１乃至８の何れか一項に記載の電気光学装置。
【請求項１０】
請求項１乃至９の何れか一項に記載の電気光学装置を備えていることを特徴とする電子機器。
【請求項１１】
請求項９に記載の電気光学装置を備えた電子機器であって、
前記電気光学装置に光を供給するための光源部と、前記液晶装置によって光変調された光を投射する投射光学系と、を有していることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素電極および画素トランジスターが素子基板上に形成された電気光学装置、および当該電気光学装置を備えた電子機器に関するものである。
【背景技術】
【０００２】
液晶装置や有機エレクトロルミネッセンス装置などの電気光学装置では、画素トランジスターおよび画素電極が基板本体上に設けられた素子基板が用いられている。かかる基板本体としては、通常、ガラス基板や石英基板などが用いられている。しかしながら、ガラス基板や石英基板は、熱伝導率が低く、放熱性が低い。このため、温度上昇を抑えた条件下で使用せざるを得ない。
【０００３】
また、液晶装置の素子基板に用いる基板本体として単結晶シリコン基板を用い、かかる単結晶シリコン基板にウエルを設けて画素トランジスターを構成した液晶装置が提案されている（特許文献１参照）。
【０００４】
かかる単結晶シリコン基板であれば、熱伝導率が高く、放熱性に優れている。しかしながら、基板本体として単結晶シリコン基板を用いた場合、複雑な素子分離やウエルを必要とするため、構造や製造工程が複雑になってしまう。また、基板本体として単結晶シリコン基板を用いた場合、光電流が発生しやすいため、大掛かりな遮光構造が必要となる。
【０００５】
また、特許文献１には、単結晶シリコン基板の表面に絶縁層を形成し、かかる絶縁層の表面に形成したシリコン膜を用いて画素トランジスターを構成した液晶装置も提案されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１０−５４９９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に記載の構成では、基板本体として、高価な単結晶シリコン基板を用いているにもかかわらず、単結晶シリコン基板を単なる支持基板として用いているだけである。このため、画素トランジスターについてオン動作の向上などの特性改善が求められているにもかかわらず、特許文献１に記載の構成では、単結晶シリコン基板上に形成した画素トランジスターでありながら、かかる画素トランジスターは、ガラス基板や石英基板などの上に形成したシリコン膜を用いた画素トランジスターと同等の特性しか有しないことになる。
【０００８】
以上の問題点に鑑みて、本発明の課題は、素子基板の基板本体として半導体基板を用いた場合でも、複雑なウエル構造や大掛かりな遮光構造を必要とせず、かつ、基板本体としてガラス基板などを用いた場合に比較して画素トランジスターの特性を大幅に向上することのできる電気光学装置、および当該電気光学装置を備えた電子機器を提供することにある。
【０００９】
次に、本発明の課題は、素子基板の基板本体として半導体基板を用いたことを最大限に利用して、簡素な構成で保持容量を形成した電気光学装置、および当該電気光学装置を備えた電子機器を提供することにある。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明に係る電気光学装置は、画素トランジスターと、該画素トランジスターに電気的接続された画素電極と、が基板本体上に設けられた素子基板を有し、前記基板本体は半導体基板であり、前記画素トランジスターは、前記半導体基板の表面に不純物が導入されてなる第１ゲート電極と、該第１ゲート電極上に設けられた第１ゲート絶縁層と、該第１ゲート絶縁層上に設けられた半導体膜と、該半導体膜上に設けられた第２ゲート絶縁層と、該第２ゲート絶縁層上に設けられた第２ゲート電極と、を備えていることを特徴とする。
【００１１】
本発明においては、素子基板の基板本体として、半導体基板が用いられ、かかる半導体基板は、ガラス基板や石英基板に比して熱伝導率が高く、放熱性に優れている。このため、素子基板を高温条件で使用することができる。例えば、投射型表示装置などにおいて、強い光を電気光学装置に供給して高輝度化を図った場合でも、素子基板は放熱性に優れているので、画素トランジスターなどが誤動作を起こさない。また、素子基板上に画素トランジスターを構成するにあたって、本発明では、半導体基板上に形成した半導体膜を用いているため、半導体基板に複雑な素子分離構造やウエルを構成する必要がない。また、半導体基板に光が入射した場合でも、画素トランジスターは、光電流に起因する誤動作が発生しない。さらに、本発明では、素子基板の基板本体として半導体基板を用いたことを利用して画素トランジスターの特性を向上させている。すなわち、本発明では、半導体基板の表面に不純物を導入して第１ゲート電極を形成し、かかる第１ゲート電極を画素トランジスターのバックゲートとして利用する。このため、半導体基板に成膜工程を追加しなくても、バックゲート構造の画素トランジスターを構成することができ、かかるバックゲート構造の画素トランジスターによればオン動作速度の向上を図ることができる。
【００１２】
本発明において、前記半導体基板としてはガリウム系、シリコン系など各種の半導体基板を用いることができるが、単結晶シリコン基板であれば、半導体技術の分野で広く用いられているので、他の半導体基板に比して安価である。
【００１３】
本発明において、前記半導体基板の表面に、前記第１ゲート電極と同層に形成された第１保持容量電極と、該第１保持容量電極上に前記第１ゲート絶縁層と同層に設けられた保持容量用誘電体層と、該保持容量用誘電体層の上層で当該保持容量用誘電体層を介して前記第１保持容量電極に対向する第２保持容量電極と、を備えていることが好ましい。すなわち、本発明では、素子基板の基板本体として半導体基板を用いたことを利用して、保持容量の第１保持容量電極を半導体基板表面の不純物導入領域として構成することが好ましい。かかる構成によれば、新たな工程を追加して、第１保持容量電極や保持容量用誘電体層を形成する必要がないという利点がある。
【００１４】
本発明において、前記第２保持容量電極は、前記半導体層と同層に形成されてなることが好ましい。かかる構成によれば、新たな工程を追加して第２保持容量電極を形成する必要がない。
【００１５】
本発明において、前記半導体基板の表面に、前記第２保持容量電極上に設けられた保持容量用上側誘電体層と、該保持容量用上側誘電体の表面に設けられ、当該保持容量用上側誘電体層を介して前記第２保持容量電極に対向する第３保持容量電極と、を備えていることが好ましい。かかる構成によれば、容量値の高い保持容量を形成することができる。
【００１６】
かかる構成の場合、前記第３保持容量電極は、前記第２ゲート電極と同層に形成されてなることが好ましい。かかる構成によれば、新たな工程を追加して、第２保持容量電極を形成する必要がないという利点がある。
【００１７】
本発明において、前記半導体基板の表面には、前記第１ゲート電極と前記第１保持容量電極とに挟まれた領域に素子分離部が設けられていることが好ましい。かかる構成によれば、第１ゲート電極と第１保持容量電極との電気的な影響を排除することができる。また、本発明では、半導体基板上に形成した半導体膜を用いて画素トランジスターを構成しているため、簡素な素子分離でよい。
【００１８】
本発明において、前記半導体膜は、ポリシリコン膜であることが好ましい。かかる構成によれば、半導体基板上に形成した半導体膜を用いて画素トランジスターを構成した場合でも、オン電流特性に優れた画素トランジスターを構成することができる。
【００１９】
本発明に係る電気光学装置は、液晶装置や有機エレクトロルミネッセンス装置として構成される。これらの電気光学装置のうち、液晶装置の場合、前記素子基板において前記画素電極が設けられている面と対向するように配置された対向基板と、該対向基板と前記素子基板との間に保持された液晶層と、を有する。
【００２０】
本発明を適用した電気光学装置は、携帯電話機やモバイルコンピューター等の電子機器として用いることができる。
【００２１】
また、本発明を適用した電気光学装置が液晶装置である場合、電子機器としての投射型表示装置にも用いることができ、かかる投射型表示装置は、液晶装置に光を供給するための光源部と、前記液晶装置によって光変調された光を投射する投射光学系とを備えている。
【図面の簡単な説明】
【００２２】
【図１】本発明を適用した電気光学装置の電気的構成を示すブロック図である。
【図２】（ａ）、（ｂ）は各々、本発明を適用した電気光学装置の液晶パネルを各構成要素と共に対向基板の側から見た平面図、およびそのＨ−Ｈ′断面図である。
【図３】（ａ）、（ｂ）は各々、本発明の実施の形態１に係る電気光学装置に用いた素子基板において互いに隣り合う画素の平面図、およびそのＡ１−Ａ１′線に相当する位置で電気光学装置を切断したときの断面図である。
【図４】本発明の実施の形態１に係る電気光学装置に用いた素子基板に素子分離部を形成する方法を示す工程断面図である。
【図５】本発明の実施の形態１に係る電気光学装置に用いた素子基板の製造工程において第２ゲート絶縁層を形成するまでの工程を示す工程断面図である。
【図６】本発明の実施の形態１に係る電気光学装置に用いた素子基板の製造工程において第２ゲート絶縁層を形成した以降の工程を示す工程断面図である。
【図７】本発明の実施の形態１に係る電気光学装置に用いた素子基板に素子分離部を形成する別の方法を示す工程断面図である。
【図８】（ａ）、（ｂ）は各々、本発明の実施の形態２に係る電気光学装置に用いた素子基板において互いに隣り合う画素の平面図、およびそのＡ２−Ａ２′線に相当する位置で電気光学装置を切断したときの断面図である。
【図９】（ａ）、（ｂ）は各々、本発明の実施の形態３に係る電気光学装置に用いた素子基板において互いに隣り合う画素の平面図、およびそのＡ３−Ａ３′線に相当する位置で電気光学装置を切断したときの断面図である。
【図１０】本発明を適用した電気光学装置を用いた電子機器の説明図である。
【発明を実施するための形態】
【００２３】
図面を参照して、本発明の実施の形態を説明する。なお、以下の説明では、本発明を反射型の液晶装置に適用した場合を中心に説明する。また、以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。さらに、電界効果型トランジスターを流れる電流の方向が反転する場合、ソースとドレインとが入れ替わるが、以下の説明では、便宜上、画素電極が接続されている側をドレインとし、データ線が接続されている側をソースとして説明する。
【００２４】
［実施の形態１］
（全体構成）
図１は、本発明を適用した電気光学装置の電気的構成を示すブロック図である。図１に示すように、電気光学装置１００は、反射型の液晶装置であり、反射型の液晶パネル１００ｐを有している。液晶パネル１００ｐは、その中央領域に複数の画素１００ａがマトリクス状に配列された画素領域１０ｂを備えている。かかる液晶パネル１００ｐにおいて、後述する素子基板１０には、画素領域１０ｂの内側で複数本のデータ線６ａおよび複数本の走査線４が縦横に延びており、それらの交点に対応する位置に画素１００ａが構成されている。複数の画素１００ａの各々には、画素スイッチング素子としての画素トランジスター３０、および後述する画素電極９ａが形成されている。画素トランジスター３０のソースにはデータ線６ａが電気的に接続され、画素トランジスター３０のゲートには走査線４が電気的に接続され、画素トランジスター３０のドレインには、画素電極９ａが電気的に接続されている。
【００２５】
素子基板１０において、画素領域１０ｂの外側領域には走査線駆動回路１０４およびデータ線駆動回路１０１が構成されている。データ線駆動回路１０１は各データ線６ａに電気的に接続しており、画像処理回路から供給される画像信号を各データ線６ａに順次供給する。走査線駆動回路１０４は、各走査線４に電気的に接続しており、走査信号を各走査線４に順次供給する。
【００２６】
各画素１００ａにおいて、画素電極９ａは、後述する対向基板に形成された共通電極と液晶を介して対向し、液晶容量５０ａを構成している。また、各画素１００ａには、液晶容量５０ａで保持される画像信号の変動を防ぐために、液晶容量５０ａと並列に保持容量６０が付加されている。本形態では、保持容量６０を構成するために、複数の画素１００ａに跨って走査線４と並行して延びた容量線５が形成されており、かかる容量線５には共通電位ＣＯＭが供給されている。
【００２７】
（液晶パネルおよび素子基板の構成）
図２（ａ）、（ｂ）は各々、本発明を適用した電気光学装置１００の液晶パネル１００ｐを各構成要素と共に対向基板の側から見た平面図、およびそのＨ−Ｈ′断面図である。図２（ａ）、（ｂ）に示すように、電気光学装置１００の液晶パネル１００ｐでは、所定の隙間を介して素子基板１０と対向基板２０とが所定の隙間を介してシール材１０７によって貼り合わされており、シール材１０７は対向基板２０の縁に沿うように配置されている。シール材１０７は、光硬化樹脂や熱硬化性樹脂等からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材が配合されている。
【００２８】
本形態において、素子基板１０の基板本体は、シリコン系やガリウム系などの半導体基板１１であり、対向基板２０の基板本体は、ガラス基板や石英基板等からなる透光性基板２０ｄである。本形態において、素子基板１０の基板本体（半導体基板１１）として単結晶シリコン基板が用いられている。
【００２９】
素子基板１０において、シール材１０７の外側領域では、素子基板１０の一辺に沿ってデータ線駆動回路１０１および複数の端子１０２が形成されており、この一辺に隣接する他の辺に沿って走査線駆動回路１０４が形成されている。また、対向基板２０のコーナー部の少なくとも１箇所においては、素子基板１０と対向基板２０との間で電気的導通をとるための上下導通材１０９が形成されている。
【００３０】
詳しくは後述するが、素子基板１０には、アルミニウムやアルミニウム合金等といったアルミニウム系材料や、銀や銀合金等といった銀系材料からなる反射性の画素電極９ａ（反射性電極）がマトリクス状に形成されている。本形態では、画素電極９ａには、上記の金属材料のうち、アルミニウムやアルミニウム合金等といったアルミニウム系材料が用いられている。
【００３１】
これに対して、対向基板２０には、シール材１０７の内側領域に遮光性材料からなる額縁１０８が形成され、その内側が画像表示領域１０ａとされている。対向基板２０には、ＩＴＯ（Indium Tin Oxide）膜からなる共通電極２１（透光性電極）が形成されている。なお、対向基板２０には画素電極９ａ間と対向する位置にブラックマトリクスあるいはブラックストライプと称せられる遮光膜（図示せず）が形成されることがある。
【００３２】
なお、画素領域１０ｂには、額縁１０８と重なる領域にダミーの画素が構成される場合があり、この場合、画素領域１０ｂのうち、ダミー画素を除いた領域が画像表示領域１０ａとして利用されることになる。
【００３３】
かかる反射型の電気光学装置１００においては、対向基板２０の側から入射した光が素子基板１０の画素電極９ａで反射して再び、対向基板２０の側から出射される間に液晶層５０によって画素毎に光変調される結果、画像が表示される。ここで、電気光学装置１００は、モバイルコンピューター、携帯電話機等といった電子機器のカラー表示装置として用いることができ、この場合、対向基板２０には、カラーフィルター（図示せず）が形成される。また、対向基板２０の光入射側の面には、使用する液晶層５０の種類、すなわち、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード等々の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板等が所定の向きに配置される。さらに、電気光学装置１００は、後述する投射型表示装置（液晶プロジェクター）において、ＲＧＢ用のライトバルブとして用いることができる。この場合、ＲＧＢ用の各電気光学装置１００の各々には、ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになるので、カラーフィルターは形成されない。
【００３４】
（素子基板１０の構成）
図３（ａ）、（ｂ）は各々、本発明の実施の形態１に係る反射型の電気光学装置１００に用いた素子基板１０において互いに隣り合う画素の平面図、およびそのＡ１−Ａ１′線に相当する位置で電気光学装置１００を切断したときの断面図である。なお、図３（ａ）において、データ線６ａおよびそれと同時形成された導電膜は細い一点鎖線で示し、走査線４およびそれと同時形成された導電膜は細い実線で示し、半導体膜１ａは細くて短い点線で示し、画素電極９ａについては細い二点鎖線で示してある。また、図３（ａ）において、第１ゲート電極１１ａは太い実線で示し、保持容量形成用の下電極７ａは細くて長い破線で示し、保持容量形成用の上電極５ａは太くて長い破線で示してある。
【００３５】
図３（ａ）、（ｂ）に示す電気光学装置１００において、素子基板１０は、基板本体を構成する半導体基板１１として単結晶シリコン基板が用いられており、かかる単結晶シリコン基板は、例えばＰ型の単結晶シリコン基板である。半導体基板１１の第１面１１ｘおよび第２面１１ｙのうち、対向基板２０側に位置する第１面１１ｘには、画素トランジスター３０の形成領域を囲むように素子分離用絶縁膜１１ｅ（素子分離部）が形成されている。
【００３６】
かかる半導体基板１１の第１面１１ｘの表面において、素子分離用絶縁膜１１ｅで囲まれた領域は、Ｎ型の不純物が導入された不純物導入領域になっており、かかる不純物導入領域によって、第１ゲート電極１１ａ（バックゲート）が形成されている。第１ゲート電極１１ａの表面は、第１ゲート絶縁層７０で覆われており、かかる第１ゲート絶縁層７０の表面は平坦面になっている。本形態において、第１ゲート絶縁層７０は、ＣＶＤ（Chemical Vapor Deposition）法等により形成されたシリコン酸化膜やシリコン窒化膜からなる。第１ゲート絶縁層７０は、熱酸化により形成されたシリコン酸化膜であってよい。また、第１ゲート絶縁層７０は、熱酸化により形成されたシリコン酸化膜と、ＣＶＤ法等により形成されたシリコン酸化膜やシリコン窒化膜との複層膜からなる構成であってもよい。
【００３７】
第１ゲート絶縁層７０の上層側には、Ｎ型の画素トランジスター３０を構成する島状の半導体膜１ａが形成されており、かかる半導体膜１ａはポリシリコン膜からなる。画素トランジスター３０は、島状のポリシリコン膜からなる半導体膜１ａに対して、チャネル領域１ｇ、低濃度ソース領域１ｂ、高濃度ソース領域１ｄ、低濃度ドレイン領域１ｃ、および高濃度ドレイン領域１ｅが形成されたＬＤＤ（Lightly Doped Drain）構造を備えている。
【００３８】
半導体膜１ａの表面側には、シリコン酸化膜やシリコン窒化膜からなる第２ゲート絶縁層２が形成されている。本形態において、第２ゲート絶縁層２は、熱酸化により形成されたシリコン酸化膜からなる。第２ゲート絶縁層２は、ＣＶＤ法等により形成されたシリコン酸化膜やシリコン窒化膜であってもよい。また、第２ゲート絶縁層２は、熱酸化により形成されたシリコン酸化膜と、ＣＶＤ法等により形成されたシリコン酸化膜やシリコン窒化膜との複層膜からなる構成であってもよい。
【００３９】
第２ゲート絶縁層２の表面には、金属膜、金属シリサイド膜、ドープトシリコン膜からなる第２ゲート電極３ａが形成されている。また、半導体膜１ａの側方において、素子分離用絶縁膜１１ｅの表面には中継電極３ｂが形成されており、かかる中継電極３ｂは第２ゲート電極３ａと同層の導電膜からなる。本形態において、低濃度ソース領域１ｂおよび低濃度ドレイン領域１ｃは、第２ゲート電極３ａに自己整合的に形成されている。なお、本形態において、画素トランジスター３０はＬＤＤ構造を備えているが、高濃度ソース領域および高濃度ドレイン領域が第２ゲート電極３ａに自己整合的に形成されているセルフアライン構造を採用してもよい。
【００４０】
第２ゲート電極３ａは、半導体膜１ａの側方で第１ゲート絶縁層７０に形成されたコンタクトホール７０ａを介して第１ゲート電極１１ａに接続している。第２ゲート電極３ａは走査線４として延在しており、第１ゲート電極１１ａおよび第２ゲート電極３ａには走査線４を介して走査信号が印加される。なお、第２ゲート電極３ａに代えて、第１ゲート電極１１ａを延在させて走査線４を構成してもよい。また、第１ゲート電極１１ａおよび第２ゲート電極３ａの双方を延在させて走査線４を構成してもよく、この場合、画素１００ａでは、コンタクトホール７０ａを介して、第１ゲート電極１１ａと第２ゲート電極３ａとを電気的に接続する必要はない。
【００４１】
このように構成した素子基板１０において、チャネル領域１ｇには第１ゲート絶縁層７０を介して第１ゲート電極１１ａが対向し、チャネル領域１ｇには第２ゲート絶縁層２を介して第２ゲート電極３ａが対向している。このため、画素トランジスター３０は、バックゲート構造を備えている。本形態において、第１ゲート電極１１ａは、チャネル領域１ｇを含む半導体膜１ａの略全体に対向し、第２ゲート電極３ａはチャネル領域１ｇのみに対向している。但し、第１ゲート電極１１ａおよび第２ゲート電極３ａの双方がチャネル領域１ｇのみに対向している構成を採用してもよい。
【００４２】
第２ゲート電極３ａおよび中継電極３ｂの上層側には、シリコン酸化膜やシリコン窒化膜等の透光性絶縁膜からなる層間絶縁膜７１、７２、７３が形成されている。
【００４３】
層間絶縁膜７１と層間絶縁膜７２の層間には金属膜、金属シリサイド膜、ドープトシリコン膜からなる保持容量形成用の下電極７ａが形成されており、かかる下電極７ａは、層間絶縁膜７１および第２ゲート絶縁層２を貫通するコンクタトホール７１ｂを介してドレイン領域１ｅに接続している。また、下電極７ａは、層間絶縁膜７１を貫通するコンクタトホール７１ｃを介して中継電極３ｂに接続していている。
【００４４】
保持容量形成用の下電極７ａの表面には、シリコン酸化膜あるいはシリコン窒化膜からなる誘電体層７４が形成されており、かかる誘電体層７４は層間絶縁膜７１、７２、７３に比してかなり膜厚が薄い。誘電体層７４の上層には、金属膜、金属シリサイド膜、ドープトシリコン膜からなる保持容量形成用の上電極５ａが形成されており、かかる上電極５ａ、誘電体層７４および下電極７ａによって、図１を参照して説明した保持容量６０が形成されている。上電極５ａは容量線５として延在している。
【００４５】
層間絶縁膜７２と層間絶縁膜７３の層間には金属膜、金属シリサイド膜、ドープトシリコン膜からなるデータ線６ａおよびドレイン電極６ｂが形成されている。データ線６ａおよびドレイン電極６ｂは同層の導電膜からなる。データ線６ａは、層間絶縁膜７２、誘電体層７４、層間絶縁膜７１および第２ゲート絶縁層２を貫通するコンタクトホール７２ａを介して高濃度ソース領域１ｄに接続している。また、ドレイン電極６ｂは、層間絶縁膜７２、誘電体層７４および層間絶縁膜７１を貫通するコンタクトホール７２ｂを介して中継電極３ｂに接続し、さらに下電極７ａを介して高濃度ドレイン領域１ｅに電気的に接続している。
【００４６】
層間絶縁膜７３の表面には光反射性の画素電極９ａが島状に形成されており、画素電極９ａは、層間絶縁膜７３に形成されたコンタクトホール７３ａを介してドレイン電極６ｂに電気的に接続されている。かかる電気的な接続を行なうにあたって、本形態では、コンタクトホール７３ａの内部は、プラグ８ａと称せられる導電膜によって埋められ、画素電極９ａはプラグ８ａを介してドレイン電極６ｂに電気的に接続されている。層間絶縁膜７３の表面とプラグ８ａの表面は連続した平坦面を形成しており、かかる平坦面上に画素電極９ａが形成されている。
【００４７】
画素電極９ａの表面側には配向膜１６が形成されている。本形態において、画素電極９ａは、アルミニウム材料からなる反射性導電膜が用いられているが、画素電極９ａの表面に配向膜１６を直接形成した場合、反射率が低くなる。そこで、本形態では、画素電極９ａと配向膜１６との間には誘電体層１８が形成されている。かかる誘電体層１８は、複数の誘電体膜からなる誘電体多層膜であり、増反射膜として機能する。このため、画素電極９ａの上層に配向膜１６を形成しても高い反射率が得られる。かかる誘電体層１８は、屈折率が低い誘電体膜からなる低屈折率層１８１と、この低屈折率層１８１より屈折率が高い誘電体膜からなる高屈折率層１８２とが交互に積層された誘電体多層膜である。誘電体層１８は、低屈折率層１８１と高屈折率層１８２とが交互に１層ずつ、計２層形成された構成や、低屈折率層１８１と高屈折率層１８２とを１組にして複数組（例えば、２組）が積層された構成を有している。本形態において、誘電体層１８は、低屈折率層１８１と高屈折率層１８２とが交互に１層ずつ、計２層形成された構成を有している。
【００４８】
低屈折率層１８１と高屈折率層１８２とは、屈折率の相対的な高低に定義されるものであり、その高低に絶対的な数値が存在するものではない。従って、例えば、屈折率が１．７未満のものを低屈折率層１８１とし、屈折率が１．７以上のものを高屈折率層１８２と定義すれば、低屈折率層１８１および高屈折率層１８２としては、以下の材料
低屈折率層１８１
フッ化マグネシウム（ＭｇＦ2）／屈折率＝１．３８
二酸化シリコン（ＳｉＯ2）／屈折率＝１．４６
フッ化ランタン（ＬａＦ3）／屈折率＝１．５９
酸化アルミニウム（Ａｌ2Ｏ3）／屈折率＝１．６２
フッ化セリウム（ＣｅＦ3）／屈折率＝１．６３
高屈折率層１８２
酸化インジウム（Ｉｎ2Ｏ3）／屈折率＝２．００
窒化シリコン（ＳｉＮ）／屈折率＝２．０５
酸化チタン（ＴｉＯ2）／屈折率＝２．１０
酸化ジルコニウム（ＺｒＯＦ2）／屈折率＝２．１０
酸化タンタル（Ｔａ2Ｏ5）／屈折率＝２．１０
酸化タングステン（ＷＯ3）／屈折率＝２．３５
硫化亜鉛（ＺｎＳ）／屈折率＝２．３５
酸化セリウム（ＣｅＯ2）／屈折率＝２．４２
の単一系や混合系が用いられる。
【００４９】
これらのいずれの誘電体膜を用いた場合も、低屈折率層１８１および高屈折率層１８２の各々の光学的膜厚ｎｄ（ｎ＝屈折率、ｄ＝膜厚）は、設計の際の波長λ0の１／４倍に設定される。また、誘電体層１８は、少なくとも画素電極９ａの上層に形成されていればよいが、本発明では、素子基板１０の全面または略全面に形成されている。ここで、設計の際の波長λ0は、可視域の任意の波長を設定することができる。その際、低屈折率層１８１に対する設計の際の波長λ0と、高屈折率層１８２に対する設計の際の波長λ0とは、互いに同一である構成、あるいは互いに相違する構成のいずれであってもよい。
【００５０】
本形態では、配向膜１６に対するラビングを均一に行なうという観点から、互いに隣り合う画素電極９ａの間９ｓは表面絶縁膜７６で埋められている。このため、画素電極９ａの表面と表面絶縁膜７６の表面は、連続した平坦面を形成しており、かかる平坦面上に誘電体層１８および配向膜１６が形成されている。
【００５１】
（対向基板２０の構成）
対向基板２０において、基板本体としての透光性基板２０ｄでは、素子基板１０と対向する面全体にＩＴＯ膜からなる共通電極２１が形成され、共通電極２１の表面側には配向膜２６が形成されている。ここで、液晶層５０に交流駆動する場合、画素電極９ａと共通電極２１とでは、仕事関数が相違しているため、液晶層５０に非対称な電界がかかることになる。その結果、電気光学装置１００において同一パターンを長時間表示すると焼き付きなどの不具合が発生する。そこで、本形態の電気光学装置１００では、画素電極９ａの上層に誘電体多層膜からなる誘電体層１８が形成されていることを利用して、画素電極９ａ側の仕事関数と共通電極２１側の仕事関数とを一致あるいは近似させる。すなわち、本形態では、画素電極９ａの上層（画素電極９ａと配向膜１６との間）に誘電体多層膜からなる誘電体層１８が形成されているので、共通電極２１の上層（共通電極２１と配向膜２６との間）にも誘電体層２８が形成されている。かかる誘電体層２８としては、上記の誘電体膜１８を用いることができる。
【００５２】
このように構成した対向基板２０と素子基板１０とは、画素電極９ａと共通電極２１とが対面するように対向配置され、かつ、これらの基板間には、シール材１０７により囲まれた空間内に電気光学物質としての液晶層５０が封入されている。液晶層５０は、画素電極９ａからの電界が印加されていない状態で、素子基板１０および対向基板２０に形成された配向膜１６、２６により所定の配向状態をとる。液晶層５０は、例えば一種または数種のネマティック液晶を混合したもの等からなる。配向膜１６、２６は、ラビング処理を施したポリイミド膜等からなる。
【００５３】
（電気光学装置１００の素子基板１０の製造方法）
以下、図４、図５および図６を参照して、本発明の実施の形態１に係る電気光学装置１００の製造方法を説明しながら、電気光学装置１００の構成を詳述する。図４は、本発明の実施の形態１に係る電気光学装置に用いた素子基板に素子分離部を形成する方法を示す工程断面図である。図５は、本発明の実施の形態１に係る電気光学装置に用いた素子基板の製造工程において第２ゲート絶縁層を形成するまでの工程を示す工程断面図である。図６は、本発明の実施の形態１に係る電気光学装置に用いた素子基板の製造工程において第２ゲート絶縁層を形成した以降の工程を示す工程断面図である。
【００５４】
本形態の電気光学装置１００の素子基板１０を製造するには、まず、図４（ａ）に示すように、単結晶シリコン基板からなる半導体基板１１を準備する。次に、図４（ｂ）に示すように、半導体基板１１の第１面１１ｘに、熱酸化法やＣＶＤ法等により、シリコン酸化膜１４を形成した後、ＣＶＤ法等により、シリコン酸化膜１４の上層にシリコン窒化膜１５を形成する。
【００５５】
次に、図４（ｃ）に示すように、フォトリソグラフィ技術を用いて、シリコン窒化膜１５をパターニングし、素子分離用絶縁膜１１ｅを形成すべき領域に開口部１５ｂを備えたマスク１５ａを形成する。
【００５６】
次に、図４（ｄ）に示すように、酸素や蒸気等を含む雰囲気中で半導体基板１１を加熱し、マスク１５ａの開口部１５ｂと重なる領域の半導体基板１１を酸化させて、膜厚が１μｍ程度のシリコン酸化膜からなる素子分離用絶縁膜１１ｅを形成する。
【００５７】
次に、図４（ｅ）に示すように、エッチング処理および研磨処理によって、マスク１５ａおよびシリコン酸化膜１４を除去するとともに、半導体基板１１の表面を平坦化する。
【００５８】
次に、図５（ａ）に示すように、ＣＶＤ法等により、半導体基板１１の第１面１１ｘの全面にシリコン酸化膜あるいはシリコン窒化膜からなる第１ゲート絶縁層７０を形成する。本形態では、第１ゲート絶縁層７０としてシリコン酸化膜を形成する。このため、第１ゲート絶縁層７０と素子分離用絶縁膜１１ｅとは一体のシリコン酸化膜となる。また、第１ゲート絶縁層７０を形成するにあたっては、熱酸化法を採用してもよく、この場合、素子分離用絶縁膜１１ｅが形成されていない領域に熱酸化膜からなる第１ゲート絶縁層７０が形成され、素子分離用絶縁膜１１ｅが形成されている領域では、熱酸化膜が形成されないか、わかずかに生成されるだけである。また、図４（ｂ）、（ｃ）に示すシリコン酸化膜１４を第１ゲート絶縁層７０として利用してもよく、この場合、図４（ｅ）に示すエッチング工程では、シリコン窒化膜からなるマスク１５ａ、および素子分離用絶縁膜１１ｅの表面部分のみを除去し、シリコン酸化膜１４を残せばよい。さらに、図４（ａ）、（ｂ）に示すシリコン酸化膜１４、およびシリコン窒化膜からなるマスク１５ａを第１ゲート絶縁層７０として利用してもよく、この場合、エッチング工程を行わない。
【００５９】
次に、図５（ｂ）に示すように、半導体基板１１の第１面１１ｘ側にマスク（図示せず）を形成した状態で、半導体基板１１の第１面１１ｘの表面において素子分離用絶縁膜１１ｅで囲まれた領域内に対してＮ型不純物を導入して第１ゲート電極１１ａを形成する。なお、本形態では、素子分離用絶縁膜１１ｅが形成されていない領域全体を不純物導入領域としてもよいことから、半導体基板１１の第１面１１ｘ側にマスクを形成せずに不純物を導入してもよい。この場合、素子分離用絶縁膜１１ｅがマスクとして機能するため、素子分離用絶縁膜１１ｅで囲まれた領域内のみに第１ゲート電極１１ａが形成される。
【００６０】
次に、図５（ｃ）に示すように、第１ゲート絶縁層７０の表面全体にアモルファスのシリコン膜を形成した後、温度が６００℃を超える窒素雰囲気でのアニールや、レーザアニールによって、アモルファスシリコン膜をポリシリコン膜とする。次に、図５（ｄ）に示すように、フォトリソグラフィ技術を用いてポリシリコン膜１をパターニングし、島状の半導体膜１ａを形成する。
【００６１】
次に、図５（ｅ）に示すように、８００〜１０００℃の温度で熱酸化を行い、半導体膜１ａの表面側に第２ゲート絶縁層２を形成する。なお、第２ゲート絶縁層２を形成するにあたっては、ＣＶＤ法によってシリコン酸化膜あるいはシリコン窒化膜を形成してもよい。また、半導体膜１ａに対する熱酸化によってシリコン酸化膜を形成した後、ＣＶＤ法によってシリコン窒化膜を形成して、第２ゲート絶縁層２を形成してもよい。
【００６２】
次に、図６（ａ）に示すように、フォトリソグラフィ技術を用いて、第１ゲート絶縁層７０において、半導体膜１ａの側方、かつ、第１ゲート電極１１ａと重なる領域にコンタクトホール７０ａを形成する。
【００６３】
次に、図６（ｂ）に示すように、第２ゲート絶縁層２の表面に、金属膜、金属シリサイド膜、ドープトシリコン膜などの導電膜３を形成した後、フォトリソグラフィ技術を用いて導電膜３をパターニングし、図６（ｃ）に示すように、第２ゲート電極３ａおよび中継電極３ｂを形成する。
【００６４】
次に、図６（ｄ）に示すように、第２ゲート電極３ａを広めに覆うマスク（図示せず）を形成した状態で半導体膜１ａに高濃度Ｎ型の不純物を導入して、高濃度ソース領域１ｄおよび高濃度ドレイン領域１ｅを形成する工程と、第２ゲート電極３ａをマスクにして半導体膜１ａに低濃度Ｎ型の不純物を導入して、低濃度ソース領域１ｂおよび低濃度ドレイン領域１ｃを形成する工程とを行なう。その結果、半導体膜１ａにおいて第２ゲート電極３ａと重なる部分にチャネル領域１ｇが形成される。
【００６５】
それ以降の工程については、周知の半導体プロセスなどを順次行って、層間絶縁膜７１、保持容量形成用の下電極７ａ、誘電体層７４、保持容量形成用の上電極５ａ、層間絶縁膜７２、データ線６ａ、層間絶縁膜７３、プラグ８ａ、画素電極９ａ、表面絶縁膜７６、誘電体層１８、配向膜１６を形成する工程を順次行う。なお、プラグ８ａを形成する工程では、層間絶縁膜７３にコンタクトホール７３ａを形成した後、導電膜を形成し、しかる後に研磨を行なう。また、表面絶縁膜７６を形成する工程では、画素電極９ａを形成した後、絶縁膜を形成し、しかる後に研磨を行なう。
【００６６】
（別の製造方法）
図７は、本発明の実施の形態１に係る電気光学装置に用いた素子基板に素子分離部を形成する別の方法を示す工程断面図である。図５では、局所酸化膜を利用して素子分離用絶縁膜１１ｅ（素子分離部）を形成したが、図７に示すトレンチ分離（ＳＴＩ（Shallow Trench Isolation）構造）を採用してもよい。
【００６７】
図７に示す方法では、まず、図７（ａ）に示すように、単結晶シリコン基板からなる半導体基板１１を準備する。次に、図７（ｂ）に示すように、半導体基板１１の第１面１１ｘに、熱酸化法やＣＶＤ法等により、シリコン酸化膜１４を形成した後、ＣＶＤ法等により、シリコン酸化膜１４の上層にシリコン窒化膜１５を形成する。
【００６８】
次に、図７（ｃ）に示すように、フォトリソグラフィ技術を用いて、シリコン窒化膜１５およびシリコン酸化膜１４をパターニングし、素子分離用絶縁膜１１ｅを形成すべき領域に開口部１５ｄを備えたマスク１５ｃを形成する。
【００６９】
次に、図７（ｄ）に示すように、マスク１５ｃの開口部１５ｄから半導体基板１１の第１面１１ｘをエッチングして溝状の凹部１１ｓを形成する。
【００７０】
次に、図７（ｅ）に示すように、ＣＶＤ法などにより、凹部１１ｓを埋める膜厚をもったシリコン酸化膜などの絶縁膜１１ｔを形成した後、研磨処理によって、絶縁膜１１ｔの表面およびマスク１５ｃを除去するとともに、半導体基板１１の表面を平坦化する。その結果、画素トランジスター３０の形成予定領域を囲むように素子分離用絶縁膜１１ｅを形成することができる。
【００７１】
（本形態の主な効果）
以上説明したように、本形態の電気光学装置１００では、素子基板１０の基板本体として、単結晶シリコン基板からなる半導体基板１１が用いられており、かかる半導体基板１１は、ガラス基板や石英基板に比して熱伝導率が高く、放熱性に優れている。このため、素子基板１０の温度上昇を防止することができる。それ故、後述する投射型表示装置においては強い光を電気光学装置１００に供給して高輝度化を図ることができる。
【００７２】
また、素子基板１０上に画素トランジスター３０を構成するにあたって、本形態では、半導体基板１１上に形成した半導体膜１ａを用いている。このため、半導体基板１１に複雑な素子分離やウエルを構成する必要がない。また、半導体基板１１に光が入射した場合でも、画素トランジスター３０は、光電流に起因する誤動作が発生しない。
【００７３】
また、本形態では、素子基板１０の基板本体として半導体基板１１を用いたことを利用して画素トランジスター３０の特性を向上させている。すなわち、本形態では、半導体基板１１の表面に不純物を導入して第１ゲート電極１１ａを形成し、かかる第１ゲート電極１１ａを画素トランジスター３０のバックゲートとして利用する。このため、半導体基板１１に対する成膜工程を追加しなくても、バックゲート構造の画素トランジスター３０を構成することができ、かかるバックゲート構造の画素トランジスター３０によればオン動作速度の向上を図ることができる。
【００７４】
［実施の形態２］
（素子基板１０の構成）
図８（ａ）、（ｂ）は各々、本発明の実施の形態２に係る反射型の電気光学装置１００に用いた素子基板１０において互いに隣り合う画素の平面図、およびそのＡ２−Ａ２′線に相当する位置で電気光学装置１００を切断したときの断面図である。なお、図８（ａ）において、データ線６ａおよびそれと同時形成された導電膜は細い一点鎖線で示し、走査線４およびそれと同時形成された導電膜は細い実線で示し、半導体膜１ａは細くて短い点線で示し、画素電極９ａについては細い二点鎖線で示してある。また、図８（ａ）において、第１ゲート電極１１ａおよび第１保持容量電極１１ｂは太い実線で示してある。また、本形態の基本的な構成は実施の形態１と同様であるため、共通する機能を有する部分については、可能な限り、同一の符号を付してある。
【００７５】
図８（ａ）、（ｂ）に示す電気光学装置１００においても、実施の形態１と同様、素子基板１０では、基板本体を構成する半導体基板１１として、Ｐ型の単結晶シリコン基板が用いられている。半導体基板１１の第１面１１ｘには、画素トランジスター３０の形成領域を囲むように素子分離用絶縁膜１１ｅが形成されている。また、素子分離用絶縁膜１１ｅは、後述する第１保持容量電極１１ｂの周りも囲むように形成されており、画素トランジスター３０の形成領域と第１保持容量電極１１ｂとによって挟まれた領域には素子分離用絶縁膜１１ｅが介在する。
【００７６】
かかる半導体基板１１の第１面１１ｘにおいて、素子分離用絶縁膜１１ｅで囲まれた領域は、Ｎ型の不純物が導入された不純物導入領域になっており、かかる不純物導入領域によって、第１ゲート電極１１ａと第１保持容量電極１１ｂとが形成されている。第１保持容量電極１１ｂは容量線５として延在している。
【００７７】
第１ゲート電極１１ａの表面は第１ゲート絶縁層７０で覆われており、かかる第１ゲート絶縁層７０の表面は全体が平坦面になっている。また、第１保持容量電極１１ｂの表面は、第１ゲート絶縁層７０と同層の保持容量用誘電体層７０ｃで覆われている。第１ゲート絶縁層７０および保持容量用誘電体層７０ｃは、ＣＶＤ法等により形成されたシリコン酸化膜やシリコン窒化膜からなる。第１ゲート絶縁層７０および保持容量用誘電体層７０ｃは、熱酸化により形成されたシリコン酸化膜であってよい。また、第１ゲート絶縁層７０および保持容量用誘電体層７０ｃは、熱酸化により形成されたシリコン酸化膜と、ＣＶＤ法等により形成されたシリコン酸化膜やシリコン窒化膜との複層膜からなる構成であってもよい。
【００７８】
第１ゲート絶縁層７０の上層側には、Ｎ型の画素トランジスター３０（薄膜トランジスター）を構成する島状の半導体膜１ａが形成されており、かかる半導体膜１ａはポリシリコン膜からなる。画素トランジスター３０は、島状のポリシリコン膜からなる半導体膜１ａに対して、チャネル領域１ｇ、低濃度ソース領域１ｂ、高濃度ソース領域１ｄ、低濃度ドレイン領域１ｃ、および高濃度ドレイン領域１ｅが形成されたＬＤＤ構造を備えている。
【００７９】
半導体膜１ａの表面側には、シリコン酸化膜やシリコン窒化膜からなる透光性の第２ゲート絶縁層２が形成されている。本形態において、第２ゲート絶縁層２は、熱酸化により形成されたシリコン酸化膜からなる。第２ゲート絶縁層２は、ＣＶＤ法等により形成されたシリコン酸化膜やシリコン窒化膜であってもよい。また、第２ゲート絶縁層２は、熱酸化により形成されたシリコン酸化膜と、ＣＶＤ法等により形成されたシリコン酸化膜やシリコン窒化膜との複層膜からなる構成であってもよい。
【００８０】
第２ゲート絶縁層２の表面には、金属膜、金属シリサイド膜、ドープトシリコン膜からなる第２ゲート電極３ａが形成されている。第２ゲート電極３ａは、半導体膜１ａの側方で第１ゲート絶縁層７０に形成されたコンタクトホール７０ａを介して第１ゲート電極１１ａに接続している。本形態において、第２ゲート電極３ａは走査線４として延在しており、第１ゲート電極１１ａおよび第２ゲート電極３ａには走査線４を介して走査信号が印加される。なお、第２ゲート電極３ａに代えて、第１ゲート電極１１ａを延在させて走査線４を構成してもよい。また、第１ゲート電極１１ａおよび第２ゲート電極３ａの双方を延在させて走査線４を構成してもよく、この場合、画素１００ａでは、コンタクトホール７０ａを介して、第１ゲート電極１１ａと第２ゲート電極３ａとを電気的に接続する必要はない。これらいずれの構成を採用した場合でも、チャネル領域１ｇには第１ゲート絶縁層７０を介して第１ゲート電極１１ａが対向し、チャネル領域１ｇには第２ゲート絶縁層２を介して第２ゲート電極３ａが対向している。このため、画素トランジスター３０は、バックゲート構造を備えている。本形態において、第１ゲート電極１１ａは、チャネル領域１ｇを含む半導体膜１ａの略全体に対向し、第２ゲート電極３ａはチャネル領域１ｇのみに対向している。但し、第１ゲート電極１１ａおよび第２ゲート電極３ａの双方がチャネル領域１ｇのみに対向している構成を採用してもよい。
【００８１】
また、保持容量用誘電体層７０ｃの表面には第２保持容量電極３ｃが形成されており、かかる第２保持容量電極３ｃは、第２ゲート電極３ａと同時形成されてなる。このため、第２保持容量電極３ｃと第２ゲート電極３ａとは同層の導電膜からなる。ここで、第２保持容量電極３ｃは、保持容量用誘電体層７０ｃを介して第１保持容量電極１１ｂと対向し、保持容量６０を構成している。
【００８２】
第２ゲート電極３ａおよび第２保持容量電極３ｃの上層側には、シリコン酸化膜やシリコン窒化膜等の透光性絶縁膜からなる層間絶縁膜７１、７３が形成されている。層間絶縁膜７１と層間絶縁膜７３の層間には金属膜、金属シリサイド膜、ドープトシリコン膜からなるデータ線６ａおよびドレイン電極６ｂが形成されている。データ線６ａおよびドレイン電極６ｂは同層の導電膜からなる。データ線６ａは、層間絶縁膜７１および第２ゲート絶縁層２を貫通するコンタクトホール７１ａを介して高濃度ソース領域１ｄに接続し、ドレイン電極６ｂは、層間絶縁膜７１および第２ゲート絶縁層２を貫通するコンタクトホール７１ｃを介して高濃度ドレイン領域１ｅに接続している。また、ドレイン電極６ｂは、層間絶縁膜７１を貫通するコンタクトホール７１ｄを介して第２保持容量電極３ｃにも接続している。
【００８３】
層間絶縁膜７３の表面には光反射性の画素電極９ａが島状に形成されており、画素電極９ａは、コンタクトホール７３ａ内のプラグ８ａを介してドレイン電極６ｂに電気的に接続されている。層間絶縁膜７３の表面とプラグ８ａの表面は、連続した平坦面を形成しており、かかる平坦面上に画素電極９ａが形成されている。画素電極９ａの表面側には、誘電体膜１８および配向膜１６が形成されており、互いに隣り合う画素電極９ａの間９ｓは表面絶縁膜７６で埋められている。このため、画素電極９ａの表面と表面絶縁膜７６の表面は、連続した平坦面を形成している。
【００８４】
かかる電気光学装置１００の素子基板１０の製造方法は、実施の形態１と略同様であるため、説明を省略する。
【００８５】
（本形態の主な効果）
以上説明したように、本形態の電気光学装置１００でも、実施の形態１と同様、素子基板１０の基板本体として、単結晶シリコン基板からなる半導体基板１１が用いられており、かかる半導体基板１１は、ガラス基板や石英基板に比して熱伝導率が高く、放熱性に優れている。また、素子基板１０上に画素トランジスター３０を構成するにあたって、本形態では、半導体基板１１上に形成した半導体膜１ａを用いている。このため、半導体基板１１に複雑な素子分離やウエルを構成する必要がなく、素子分離用絶縁層１１ｅを利用した簡素な素子分離で済む。また、半導体基板１１に光が入射した場合でも、画素トランジスター３０は、光電流に起因する誤動作が発生しない。
【００８６】
また、本形態では、半導体基板１１の表面に不純物を導入して第１ゲート電極１１ａを形成し、かかる第１ゲート電極１１ａを画素トランジスター３０のバックゲートとして利用する。このため、半導体基板１１に対する成膜工程を追加しなくても、バックゲート構造の画素トランジスター３０を構成することができ、かかるバックゲート構造の画素トランジスター３０によればオン動作速度の向上を図ることができる。
【００８７】
さらに、本形態では、素子基板１０の基板本体として半導体基板１１を用い、かつ、画素トランジスター３０にバックゲート（第１ゲート電極１１ａ）を設けたことを利用して保持容量６０を構成している。すなわち、本形態では、半導体基板１１の表面に不純物を導入して第１ゲート電極１１ａおよび第１保持容量電極１１ｂを同時形成し、第１ゲート絶縁層７０および保持容量用誘電体層７０ｃを同時形成し、第２ゲート電極３ａおよび第２保持容量電極３ｃを同時形成している。このため、本形態によれば、新たな工程を一切追加せずに、保持容量６０を形成することができる。
【００８８】
［実施の形態３］
（素子基板１０の構成）
図９（ａ）、（ｂ）は各々、本発明の実施の形態３に係る反射型の電気光学装置１００に用いた素子基板１０において互いに隣り合う画素の平面図、およびそのＡ３−Ａ３′線に相当する位置で電気光学装置１００を切断したときの断面図である。なお、図９（ａ）において、データ線６ａおよびそれと同時形成された導電膜は細い一点鎖線で示し、走査線４およびそれと同時形成された導電膜は細い実線で示し、半導体膜１ａは細くて短い点線で示し、画素電極９ａについては細い二点鎖線で示してある。また、図９（ａ）において、第１ゲート電極１１ａおよび第１保持容量電極１１ｂは太い実線で示してある。また、本形態の基本的な構成は実施の形態１、２と同様であるため、共通する機能を有する部分については、可能な限り、同一の符号を付してある。
【００８９】
図９（ａ）、（ｂ）に示す電気光学装置１００においても、実施の形態１と同様、素子基板１０では、基板本体を構成する半導体基板１１として、Ｐ型の単結晶シリコン基板が用いられている。半導体基板１１の第１面１１ｘには、画素トランジスター３０の形成領域を囲むように素子分離用絶縁膜１１ｅが形成されている。また、素子分離用絶縁膜１１ｅは、後述する第１保持容量電極１１ｂの周りも囲むように形成されており、画素トランジスター３０の形成領域と第１保持容量電極１１ｂとによって挟まれた領域には素子分離用絶縁膜１１ｅが介在する。
【００９０】
かかる半導体基板１１の第１面１１ｘにおいて、素子分離用絶縁膜１１ｅで囲まれた領域は、Ｎ型の不純物が導入された不純物導入領域になっており、かかる不純物導入領域によって、第１ゲート電極１１ａと第１保持容量電極１１ｂとが形成されている。
【００９１】
第１ゲート電極１１ａの表面は、第１ゲート絶縁層７０で覆われており、かかる第１ゲート絶縁層７０の表面は全体が平坦面になっている。また、第１保持容量電極１１ｂの表面は、第１ゲート絶縁層７０と同層の保持容量用誘電体層７０ｃで覆われている。第１ゲート絶縁層７０および保持容量用誘電体層７０ｃは、ＣＶＤ法等により形成されたシリコン酸化膜やシリコン窒化膜からなる。
【００９２】
第１ゲート絶縁層７０の上層側には、Ｎ型の画素トランジスター３０を構成する島状の半導体膜１ａが形成されており、かかる半導体膜１ａはポリシリコン膜からなる。画素トランジスター３０は、島状のポリシリコン膜からなる半導体膜１ａに対して、チャネル領域１ｇ、低濃度ソース領域１ｂ、高濃度ソース領域１ｄ、低濃度ドレイン領域１ｃ、および高濃度ドレイン領域１ｅが形成されたＬＤＤ構造を備えている。
【００９３】
ここで、半導体膜１ａは、高濃度ドレイン領域１ｅから第１保持容量電極１１ｂと対向する延在部分を備えており、かかる延在部分は、第１保持容量電極１１ｂに対して保持容量用誘電体層７０ｃを介して対向する第２保持容量電極１ｆになっている。このようにして本形態では、第１保持容量電極１１ｂ、保持容量用誘電体層７０ｃおよび第２保持容量電極１ｆによって第１保持容量６１が構成されている。
【００９４】
半導体膜１ａの表面側には、シリコン酸化膜やシリコン窒化膜からなる透光性の第２ゲート絶縁層２が形成されている。本形態において、第２ゲート絶縁層２は、熱酸化により形成されたシリコン酸化膜からなる。
【００９５】
ここで、第２ゲート絶縁層２のうち、第２保持容量電極１ｆの表面を覆う部分は、保持容量用上側誘電体層２ａになっている。このため、第２ゲート絶縁層２と第２保持容量電極１ｆとは同層の絶縁膜からなる。
【００９６】
第２ゲート絶縁層２の表面には、金属膜、金属シリサイド膜、ドープトシリコン膜からなる第２ゲート電極３ａが形成されている。第２ゲート電極３ａは、半導体膜１ａの側方で第１ゲート絶縁層７０に形成されたコンタクトホール７０ａを介して第１ゲート電極１１ａに接続している。本形態において、第２ゲート電極３ａは走査線４として延在しており、第１ゲート電極１１ａおよび第２ゲート電極３ａには走査線４を介して走査信号が印加される。なお、第２ゲート電極３ａに代えて、第１ゲート電極１１ａを延在させて走査線４を構成してもよい。また、第１ゲート電極１１ａおよび第２ゲート電極３ａの双方を延在させて走査線４を構成してもよく、この場合、画素１００ａでは、コンタクトホール７０ａを介して、第１ゲート電極１１ａと第２ゲート電極３ａとを電気的に接続する必要はない。
【００９７】
これらいずれの構成を採用した場合でも、チャネル領域１ｇには第１ゲート絶縁層７０を介して第１ゲート電極１１ａが対向し、チャネル領域１ｇには第２ゲート絶縁層２を介して第２ゲート電極３ａが対向している。このため、画素トランジスター３０は、バックゲート構造を備えている。本形態において、第１ゲート電極１１ａは、チャネル領域１ｇを含む半導体膜１ａの略全体に対向し、第２ゲート電極３ａはチャネル領域１ｇのみに対向している。但し、第１ゲート電極１１ａおよび第２ゲート電極３ａの双方がチャネル領域１ｇのみに対向している構成を採用してもよい。
【００９８】
また、保持容量用上側誘電体層２ａの表面には第３保持容量電極３ｄが形成されており、かかる第３保持容量電極３ｄは、第２ゲート電極３ａと同時形成されてなる。このため、第３保持容量電極３ｄと第２ゲート電極３ａとは、同層の導電膜からなる。ここで、第３保持容量電極３ｄは、保持容量用上側誘電体層２ａを介して第２保持容量電極１ｆと対向し、第２保持容量６２を構成している。また、第３保持容量電極３ｄは、半導体膜１ａの側方で第１ゲート絶縁層７０に形成されたコンタクトホール７０ｂを介して第１保持容量電極１１ｂに接続している。このため、本形態では、第１保持容量電極１１ｂ、保持容量用誘電体層７０ｃおよび第２保持容量電極１ｆによって構成された第１保持容量６１と、第２保持容量電極１ｆ、保持容量用上側誘電体層２ａおよび第３保持容量電極３ｄによって構成された第２保持容量６２とは並列に電気的接続され、保持容量６０を構成している。
【００９９】
ここで、第１保持容量電極１１ｂおよび第３保持容量電極３ｄのいずれにも、図１に示す容量線５を介して共通電位ＣＯＭが印加される。本形態では、第３保持容量電極３ｄを走査線４と並列して延在させて容量線５を構成している。但し、第１保持容量電極１１ｂを延在させて容量線５を構成してもよく、この場合、容量線５と走査線４が交差しても短絡するおそれがないので、容量線５をデータ線６ａと並列して延在させることもできる。さらに、第１保持容量電極１１ｂおよび第３保持容量電極３ｄの双方を容量線５として延在させてもよく、この場合、画素内でコンタクトホール７０ｂを介して、第１保持容量電極１１ｂと第３保持容量電極３ｄとを接続する必要はない。
【０１００】
かかる構成の素子基板１０でも、実施の形態２と同様、第２ゲート電極３ａおよび第３保持容量電極３ｄの上層側には、シリコン酸化膜やシリコン窒化膜等の透光性絶縁膜からなる層間絶縁膜７１、７３が形成されている。層間絶縁膜７１と層間絶縁膜７３の層間にはデータ線６ａおよびドレイン電極６ｂが形成されており、データ線６ａおよびドレイン電極６ｂは同層の導電膜からなる。層間絶縁膜７３の表面には光反射性の画素電極９ａが島状に形成されており、画素電極９ａは、コンタクトホール７３ａ内のプラグ８ａを介してドレイン電極６ｂに電気的に接続されている。画素電極９ａの表面側には、誘電体膜１８および配向膜１６が形成されており、互いに隣り合う画素電極９ａの間９ｓは表面絶縁膜７６で埋められている。
【０１０１】
かかる電気光学装置１００の素子基板１０の製造方法は、実施の形態１と略同様であるため、説明を省略する。
【０１０２】
（本形態の主な効果）
以上説明したように、本形態の電気光学装置１００でも、実施の形態１、２と同様、素子基板１０の基板本体として、単結晶シリコン基板からなる半導体基板１１が用いられており、かかる半導体基板１１は、ガラス基板や石英基板に比して熱伝導率が高く、放熱性に優れている。また、素子基板１０上に画素トランジスター３０を構成するにあたって、本形態では、半導体基板１１上に形成した半導体膜１ａを用いている。このため、半導体基板１１に複雑な素子分離やウエルを構成する必要がなく、素子分離用絶縁層１１ｅを利用した簡素な素子分離で済む。また、半導体基板１１に光が入射した場合でも、画素トランジスター３０は、光電流に起因する誤動作が発生しない。
【０１０３】
また、本形態では、半導体基板１１の表面に不純物を導入して第１ゲート電極１１ａを形成し、かかる第１ゲート電極１１ａを画素トランジスター３０のバックゲートとして利用する。このため、半導体基板１１に対する成膜工程を追加しなくても、バックゲート構造の画素トランジスター３０を構成することができ、かかるバックゲート構造の画素トランジスター３０によればオン動作速度の向上を図ることができる。
【０１０４】
さらに、本形態では、素子基板１０の基板本体として半導体基板１１を用い、かつ、画素トランジスター３０にバックゲート（第１ゲート電極１１ａ）を設けたことを利用して保持容量６０の第１保持容量６１を構成している。すなわち、本形態では、半導体基板１１の表面に不純物を導入して第１ゲート電極１１ａおよび第１保持容量電極１１ｂを同時形成し、第１ゲート絶縁層７０および保持容量用誘電体層７０ｃを同時形成している。このため、本形態によれば、新たな工程を一切追加せずに、第１保持容量６１を形成することができる。
【０１０５】
また、本形態では、半導体膜１ａの一部を第２保持容量電極１ｆとして利用し、第２ゲート絶縁層２の一部を保持容量用上側誘電体層２ａとして利用し、第２ゲート電極３ａと第３保持容量電極３ｄとを同時形成して第２保持容量６２を形成している。このため、新たな工程を一切追加せずに、第１保持容量６１と第２保持容量６２とが並列に電気的接続された保持容量６０を形成することができる。従って、画素トランジスター３０の耐電圧という観点から第１ゲート絶縁層７０および第２ゲート絶縁層２の膜厚を厚くする必要がある場合でも、大きな容量値をもった保持容量６０を形成することができる。
【０１０６】
［他の実施の形態］
図４を参照して説明した方法では、素子分離用絶縁膜１１ｅの表面を研磨して平坦化したが、図４（ｄ）に示すように、素子分離用絶縁膜１１ｅが半導体基板１１の第１面１１ｘから突出した状態にあってもよい。
【０１０７】
上記実施の形態１〜３のいずれにおいても、本発明を反射型の液晶装置（電気光学装置１００）に適用した例であったが、有機エレクトロルミネッセンス装置（電気光学装置）の素子基板上に画素トランジスターおよび保持容量を形成するのに本発明を適用してもよい。
【０１０８】
［電子機器への搭載例］
本発明に係る反射型の電気光学装置１００（液晶装置）は、図１０（ａ）に示す投射型表示装置（液晶プロジェクター／電子機器）や、図１０（ｂ）、（ｃ）に示す携帯用電子機器に用いることができる。
【０１０９】
図１０（ａ）に示す投射型表示装置１０００は、システム光軸Ｌに沿って光源部８１０、インテグレーターレンズ８２０および偏光変換素子８３０が配置された偏光照明装置８００を有している。また、投射型表示装置１０００は、システム光軸Ｌに沿って、偏光照明装置８００から出射されたＳ偏光光束をＳ偏光光束反射面８４１により反射させる偏光ビームスプリッター８４０と、偏光ビームスプリッター８４０のＳ偏光光束反射面８４１から反射された光のうち、青色光（Ｂ）の成分を分離するダイクロイックミラー８４２と、青色光が分離された後の光束のうち、赤色光（Ｒ）の成分を反射させて分離するダイクロイックミラー８４３とを有している。また、投射型表示装置１０００は、赤色光（Ｒ）、緑色光（Ｇ）および青色光（Ｂ）が各々、入射する３枚の電気光学装置１００（電気光学装置１００Ｒ、１００Ｇ、１００Ｂ）を備えている。かかる投射型表示装置１０００は、３つの電気光学装置１００Ｒ、１００Ｇ、１００Ｂにて変調された光をダイクロイックミラー８４２、８４３、および偏光ビームスプリッター８４０にて合成した後、この合成光を投射光学系８５０によってスクリーン８６０に投射する。
【０１１０】
次に、図１０（ｂ）に示す携帯電話機３０００は、複数の操作ボタン３００１、スクロールボタン３００２、並びに表示ユニットとしての電気光学装置１００を備える。スクロールボタン３００２を操作することによって、電気光学装置１００に表示される画面がスクロールされる。図１０（ｃ）に示す情報携帯端末（ＰＤＡ：Personal Digital Assistants）は、複数の操作ボタン４００１、電源スイッチ４００２、並びに表示ユニットとしての電気光学装置１００を備えており、電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が電気光学装置１００に表示される。
【０１１１】
さらに、対向基板２０等にカラーフィルターを形成すれば、カラー表示可能な電気光学装置１００を形成することができる。また、カラーフィルターを形成した電気光学装置１００を用いれば、単板式の投射型表示装置を構成することもできる。さらに、電気光学装置１００は、各色のカラーフィルターが形成されたホイールを電気光学装置１００の表示動作に同期させて回転させる単板式の投射型表示装置に用いることができる。
【０１１２】
また、本発明を適用した電気光学装置１００が搭載される電子機器としては、図１０（ａ）、（ｂ）、（ｃ）に示すものの他、パーソナルコンピューター、ヘッドマウンティトディスプレイ、デジタルスチールカメラ、液晶テレビ、ビューファインダー型、モニター直視型のビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ端末、銀行端末等の電子機器等が挙げられる。
【符号の説明】
【０１１３】
１ａ・・半導体膜、１ｆ、３ｃ・・第２保持容量電極、２・・第２ゲート絶縁層、２ａ・・保持容量用上側誘電体層、３ａ・・第２ゲート電極、３ｄ・・第３保持容量電極、４・・走査線、５・・容量線、６ａ・・データ線、９ａ・・画素電極、１０・・素子基板、１１・・半導体基板、１１ａ・・第１ゲート電極、１１ｂ・・第１保持容量電極、１１ｅ・・素子分離用絶縁膜（素子分離部）、２０・・対向基板、２１・・共通電極、３０・・画素トランジスター、５０・・液晶層、６０・・保持容量、６１・・第１保持容量、６２・・第２保持容量、７０・・第１ゲート絶縁層、７０ｃ・・保持容量用誘電体層、１００・・電気光学装置、１００ａ・・画素
【図１】
2010204338.tif 000003
【図２】
2010204338.tif 000004
【図３】
2010204338.tif 000005
【図４】
2010204338.tif 000006
【図５】
2010204338.tif 000007
【図６】
2010204338.tif 000008
【図７】
2010204338.tif 000009
【図８】
2010204338.tif 000010
【図９】
2010204338.tif 000011
【図１０】
2010204338.tif 000012