(57)【要約】【課題】電子基板の製造設計の段階において、正常にメッキ処理が施されるか否かをチェックし、メッキ不良となる可能性がある箇所を検出するメッキチェックの処理を自動的に行うことができるようにして、不良基板の発生を大幅に削減する。【解決手段】電子基板の製造設計において用いるメッキチェック装置において、電子基板においてメッキ処理が施される箇所について、所定の条件でメッキ処理が施されるか否かを判定する判定手段と、上記判定手段の判定結果に基づいて、所定の条件でメッキ処理が施されないメッキ不良となる箇所を検出する検出手段とを有する。【選択図】        図９
2010263170.tif 000002
【特許請求の範囲】
【請求項１】
電子基板の製造設計において、電子基板のメッキ処理対象箇所が、所定の条件でメッキ処理されるか否かを判定するメッキ処理判定手段と、
前記メッキ処理判定手段の判定結果に基づいて、メッキ処理されない箇所を検出するメッキ不良箇所検出手段と
を有するメッキチェック装置。
【請求項２】
電子基板の製造設計において、電子基板のメッキタイバーが、所定の条件でメッキ処理されるか否かを判定するメッキタイバー処理判定手段と、
前記メッキタイバー処理判定手段の判定結果に基づいて、メッキ処理されないメッキタイバーを検出するメッキタイバー不良検出手段と
を有するメッキチェック装置。
【請求項３】
電子基板の製造設計において、電子基板から絶縁体の開口部を検出する開口部検出手段と、
前記開口部検出手段によって検出された開口部が、所定の条件でメッキ処理されるか否かを判定する開口部処理判定手段と、
前記開口部処理判定手段の判定結果に基づいて、メッキ処理されない開口部を検出する開口部不良検出手段と
を有するメッキチェック装置。
【請求項４】
電子基板の製造設計において、電子基板からメッキタイバーに接続するメッキリードを検出するメッキリード接続検出手段と、
前記メッキリード接続検出手段によって検出されたメッキリードが、所定の条件で前記メッキタイバーに接続されているか否かを判定する接続判定手段と、
前記接続判定手段の判定結果に基づいて、前記所定の条件で接続されていない前記メッキリードを検出する接続不良検出手段と
を有するメッキチェック装置。
【請求項５】
１つ以上の電子基板を配置した多面取り基板からメッキリードを検出するメッキリード検出手段と、
前記多面取り基板から切断線を検出する切断線検出手段と、
前記メッキリード検出手段によって検出されたメッキリードが、前記切断線の軌跡で切断されるか否かを判定する切断可否判定手段と、
前記切断可否判定手段の判定結果に基づいて、切断されないメッキリードを検出する切断不良検出手段と
を有するメッキチェック装置。
【請求項６】
電子基板の製造設計において、電子基板のメッキ処理対象箇所が、所定の条件でメッキ処理されるか否かを判定する第１のステップと、
前記第１のステップの判定結果に基づいて、メッキ処理されない箇所を検出する第２のステップと
を有するメッキチェック方法。
【請求項７】
電子基板の製造設計において、電子基板のメッキタイバーが、所定の条件でメッキ処理されるか否かを判定する第１のステップと、
前記第１のステップの判定結果に基づいて、メッキ処理されないメッキタイバーを検出する第２のステップと
を有するメッキチェック方法。
【請求項８】
電子基板の製造設計において、電子基板から絶縁体の開口部を検出する第１のステップと、
前記第１のステップにおいて検出された開口部が、所定の条件でメッキ処理されるか否かを判定する第２のステップと、
前記第２のステップの判定結果に基づいて、メッキ処理されない開口部を検出する第３のステップと
を有するメッキチェック方法。
【請求項９】
電子基板の製造設計において、電子基板からメッキタイバーに接続するメッキリードを検出する第１のステップと、
前記第１のステップにおいて検出されたメッキリードが、所定の条件で前記メッキタイバーに接続されているか否かを判定する第２のステップと、
前記第２のステップの判定結果に基づいて、前記所定の条件で接続されていない前記メッキリードを検出する第３のステップと
を有するメッキチェック方法。
【請求項１０】
１つ以上の電子基板を配置した多面取り基板からメッキリードを検出する第１のステップと、
前記多面取り基板から切断線を検出する第２のステップと、
前記第１のステップで検出されたメッキリードが、前記第２のステップで検出された切断線の軌跡で切断されるか否かを判定する第３のステップと、
前記第３のステップでの判定結果に基づいて、切断されないメッキリードを検出する第４のステップと
を有するメッキチェック方法。
【請求項１１】
請求項１、２、３、４または５のいずれか１項に記載のメッキチェック装置としてコンピューターを機能させるためのプログラム。
【請求項１２】
請求項６、７、８、９または１０のいずれか１項に記載のメッキチェック方法をコンピューターに実行させるためのプログラム。
【請求項１３】
請求項１１または１２のいずれか１項に記載のプログラムを記録したコンピューター読み取り可能な記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メッキチェック装置、メッキチェック方法、プログラムおよびコンピューター読み取り可能な記録媒体に関し、さらに詳細には、電子機器の製造設計分野において用いるメッキチェック装置、メッキチェック方法、プログラムおよびコンピューター読み取り可能な記録媒体に関し、特に、電子基板の製造設計において、正常にメッキ処理されるか否かをチェックし、メッキ不良となる可能性がある箇所を検出するメッキチェック装置、メッキチェック方法、プログラムおよびコンピューター読み取り可能な記録媒体に関するものである。
【背景技術】
【０００２】
一般に、電子機器を構成するための電子基板においては、図１（ａ）（ｂ）に示すように、電子基板１をコネクタ２に対して自由に着脱できるようにした場合に、電気の伝導率を高めるとともに、電子基板１の基板端子部１ａに形成された導体パターン３を保護するために、導体パターン３の表面に金や白金などの金属薄膜を形成するメッキ処理を施す必要がある。
【０００３】
なお、図１において、符号４は、メッキ処理により導体パターン３の表面に形成された金属薄膜たるメッキを示している。
【０００４】
ここで、電子基板の導体パターンにメッキ処理を施す際には、メッキリードとメッキタイバーとを設ける必要がある。
【０００５】
以下、電子基板の導体パターンにメッキ処理を施す上で必要なメッキリードおよびメッキタイバーについて説明する。
【０００６】
なお、メッキリードとは、電流供給点と導体パターンなどのメッキ処理を施す箇所たる被メッキ部分（以下、「メッキ処理を施す箇所たる被メッキ部分」を「メッキ処理部」と適宜に称する。）との間の配線を意味する。
【０００７】
また、メッキタイバーとは、電子基板の中心に対して外側の位置に設けられるとともに、電源と接続された配線であり、メッキリードに対して上記した電流供給点を提供するものである。
【０００８】
以下、図２（ａ）を参照しながら、上記したメッキリードならびにメッキタイバーについて、メッキ処理の方法としてよく使用される電解メッキを例にあげて詳細に説明する。
【０００９】
図２（ａ）において、符号５は多面取りした電子基板（本明細書においては、「多面取りした電子基板」について、単基板の電子基板ではないことを明確にするために、単に「基板」と適宜に称する。）であり、具体的には、単基板として電子基板５ａと電子基板５ｂと電子基板５ｃとが得られるように構成されている。
【００１０】
この基板５における電子基板５ａ、５ｂ、５ｃの外側の領域には、メッキタイバー６が形成されている。そして、このメッキタイバー６は、配線７により電源８に接続されている。
【００１１】
一方、電子基板５ａ、５ｂ、５ｃにおけるメッキ処理部９ａ、９ｂ、９ｃは、メッキリード１０ａ、１０ｂ、１０ｃを介してメッキタイバー６とそれぞれ接続されている。
【００１２】
なお、メッキタイバー６におけるメッキリード１０ａ、１０ｂ、１０ｃのそれぞれの接続点が、上記した電流供給点である。
【００１３】
そして、メッキ液で満たされたメッキ槽１１内に、上記した構成の多面取りした基板５を入れ、その後に電源８により電流を供給する。
【００１４】
そうすると、電源８と配線７により接続されたメッキタイバー６からメッキリード１０ａ、１０ｂ、１０ｃへ電流が供給され、さらにメッキリード１０ａ、１０ｂ、１０ｃと接続されたメッキ処理部９ａ、９ｂ、９ｃへ電流が供給され、これによりメッキ処理部９ａ、９ｂ、９ｃにメッキが施される。
【００１５】
以上において説明したように、電子基板にメッキ処理を施す際には、メッキリードとメッキタイバーとが必要となる。
【００１６】
なお、図２（ａ）に示す例において、メッキ処理された直後の基板５の状態は、メッキ処理部９ａ、９ｂ、９ｃ同士が、メッキリード１０ａ、１０ｂ、１０ｃとメッキタイバー６とにより接続されており、電気的にショートした状態となっている。
【００１７】
しかしながら、図２（ｂ）に示すように、電子基板５ａと電子基板５ｂと電子基板５ｃとがそれぞれ単基板として切り抜かれることによって、メッキ処理部９ａ、９ｂ、９ｃ同士の接続も切断される。
【００１８】
以上において、メッキ処理において必要なメッキリードならびにメッキタイバーなどについて説明してきたが、従来の技術においては、電子基板の製造設計において正常にメッキ処理が施されるか否かを自動的にチェックし、メッキ不良となる可能性がある箇所を自動的に検出するメッキチェックの処理が行われておらず、このためメッキ不良に起因した不良基板が製造される場合があった。
【００１９】
即ち、従来の技術においては、例えば、
（１）浮島チェック
（２）未接続チェック
（３）接続不良チェック
（４）抜き不良チェック
などのメッキチェックの処理が行われていなかった。
【００２０】
次に、上記した４つのメッキチェックの詳細について、図面を参照しながら詳細に説明する。
【００２１】
まず、図３を参照しながら、浮島チェックについて説明するが、符号１２は多面取りした基板であり、具体的には、内側に空間領域１２ａａを設けた電子基板１２ａと、内側に空間領域１２ｂｂを設けた電子基板１２ｂとが得られるように構成されている。
【００２２】
この基板１２における電子基板１２ａ、１２ｂの外側の領域には、メッキタイバー１３が形成されている。そして、このメッキタイバー１３は、配線１４により電源１５に接続されている。
【００２３】
また、電子基板１２ａの空間領域１２ａａにはメッキタイバー１６ａが配置され、一方、電子基板１２ｂの空間領域１２ｂｂにはメッキタイバー１６ｂが配置されている。
【００２４】
これらメッキタイバー１６ａ、１６ｂは、メッキタイバー１３あるいは電源１５とは接続されていない。
【００２５】
そして、電子基板１２ａ、１２ｂにおけるメッキ処理部１７ａ、１７ｂは、メッキリード１８ａ、１８ｂを介してメッキタイバー１６ａ、１６ｂとそれぞれ接続されている。
【００２６】
ここで、本明細書において、浮島チェックにおける「浮島」とは、図３におけるメッキタイバー１６ａ、１６ｂのように、基板１２上の中で独立して浮いている、即ち、電源１５と電気的に接続されていないメッキタイバーのことを意味する。
【００２７】
電解メッキで表面処理する場合には、メッキタイバー１６ａ、１６ｂのような浮島となっているメッキタイバーには電流供給されないため、浮島となっているメッキタイバーに接続されたメッキリードにも電流供給されない。
【００２８】
従って、浮島となっているメッキタイバーに接続されたメッキリードに接続されているメッキ処理部は、メッキ処理の対象とはならず、メッキが施されることはない。
【００２９】
このため、メッキ不良をなくすためには、基板上に浮島となっているメッキタイバーが存在するか否かをチェックする必要がある。本明細書において、「浮島チェック」とは、このチェックのことを意味する。
【００３０】
次に、未接続チェックについて説明するが、一般に電子基板においては、電子基板の表面にレジストやカバーフィルムなどの絶縁膜（以下、「レジストやカバーフィルムなどの絶縁膜」を総称して、単に「絶縁膜」または「絶縁体」と適宜に称する。）が形成されている。
【００３１】
絶縁膜または絶縁体に覆われていない露出した開口部（以下、「絶縁膜または絶縁体に覆われていない露出した開口部」を総称して、単に「開口部」と適宜に称する。）に導体パターンなどの導体（以下、「導体パターンなどの導体」を総称して、単に「導体」と適宜に称する。）が形成されている場合には、その導体を覆うようにメッキを施す。
【００３２】
図４（ａ）（ｂ）を参照しながら、具体的に説明すると、電子基板１９において、電子基板１９の表面に絶縁体２０が形成され、絶縁体２０に開口部２１、２２が設けられている場合には、導体２３ならびに開口部２１、２２にメッキを施す。
【００３３】
なお、符号２４は、開口部２１と導体２３とを接続する導体パターンである。
【００３４】
ここで、図４（ａ）（ｂ）に示す電子基板１９を電解メッキでメッキを施す場合には、図５に示すように、多面取りした電子基板を生成しメッキ処理部と電源を接続する。
【００３５】
即ち、符号２５は多面取りした基板であり、具体的には、電子基板２５ａと電子基板２５ｂとが得られるように構成されている。
【００３６】
この基板２５における電子基板２５ａ、２５ｂの外側の領域には、メッキタイバー２６が形成されている。そして、このメッキタイバー２６は、配線２７により電源２８に接続されている。
【００３７】
一方、電子基板２５ａ、２５ｂにおけるメッキ処理部２９ａ、２９ｂは、メッキリード３０ａ、３０ｂを介してメッキタイバー２６とそれぞれ接続されている。なお、メッキタイバー２６におけるメッキリード３０ａ、３０ｂのそれぞれの接続点が、上記した電流供給点である。
【００３８】
また、電子基板２５ａの表面には絶縁体３１ａが形成され、絶縁体３１ａには開口部３２ａ、３３ａが形成されている。同様に、電子基板２５ｂの表面には絶縁膜３１ｂが形成され、絶縁膜３１ｂには開口部３２ｂ、３３ｂが形成されている。
【００３９】
そして、開口部３２ａは、導体パターン３４ａとメッキ処理部２９ａおよびメッキリード３０ａを介し、電流供給されるメッキタイバー２６に接続されている。同様に、開口部３２ｂは、導体パターン３４ｂとメッキ処理部２９ｂおよびメッキリード３０ｂを介し、電流供給されるメッキタイバー２６に接続されている。
【００４０】
上記した電子基板２５をメッキ液で満たされたメッキ槽（図示せず。）に入れた後に電源２８から電流供給すると、絶縁体３１ａ、３１ｂで覆われていない露出した箇所にメッキが施される。
【００４１】
即ち、開口部３２ａ、３２ｂは、導体パターン３４ａ、３４ｂを介して電流供給されるメッキタイバー２６に導通しているためメッキが施されるが、開口部３３ａ、３３ｂは導体パターンなどを介し電流供給されるメッキタイバー２６に接続されていないためメッキ処理されない。
【００４２】
一般に、レジストやカバーフィルムに代表される絶縁体の開口部は、導体が露出した状態にならないようにメッキを施す必要がある。
【００４３】
従って、開口部３３ａ、３３ｂのようにメッキ処理されず導体が露出した電子基板は、メッキ不良に起因した不良基板となる。
【００４４】
こうしたメッキ不良をなくすためには、図５における開口部３３ａ、３３ｂのような電気的に接続されていない開口部の箇所がないようにする必要がある。
【００４５】
このため、電子基板における開口部を検知し、その開口部がメッキリードやメッキタイバーなどを介して電源に接続されているかをチェックする必要がある。本明細書において、「未接続チェック」とは、このチェックのことを意味する。
【００４６】
次に、接続不良チェックについて説明するが、本明細書において「接続不良」とは、メッキリードがメッキタイバーに接続はされているが、その接続が不十分な状態を意味する。  以下に、図６（ａ）（ｂ）（ｃ）を参照しながら、この接続不良について具体的に説明する。
【００４７】
即ち、製造設計の段階で、メッキリード３５とメッキタイバー３６とが、図６（ａ）に示すような接続状態、即ち、メッキリード３５とメッキタイバー３６との重なり合う領域が大きい正常な接続状態で接続されている場合には、実際の製造の際における製造誤差の影響により、メッキリード３５とメッキタイバー３６とが離れてしまう可能性はない。
【００４８】
しかしながら、製造設計の段階で、メッキリード３５とメッキタイバー３６とが、図６（ｂ）に示すような接続状態、即ち、メッキリード３５とメッキタイバー３６との重なり合う領域が極めて少ない接続が不十分な接続状態で接続されている場合には、実際の製造の際には製造誤差の影響により、図６（ｃ）に示すように、製造誤差によりメッキリード３５とメッキタイバー３６とが離れてしまい接続不良となる可能性がある。
【００４９】
そして、図６（ｃ）に示すように、メッキタイバー３６とメッキタイバー３５とが離れてしまうと、メッキタイバー３６からメッキリード３５へ電流が供給されず、メッキリードに接続されたメッキ処理部に対してメッキ処理が施されなくなり、メッキ処理されないメッキ不良による不良基板を発生させてしまうことになる。
【００５０】
また、導体のランドや導体パターンとメッキリードとの接続が不十分な場合にも、上記したと同様に、メッキ処理が施されないメッキ不良による不良基板を発生させる可能性がある。
【００５１】
このため、上記したようなメッキ不良をなくすためには、上記した接続不良が存在するか否かをチェックする必要がある。本明細書において、「接続不良チェック」とは、このチェックのことを意味する。
【００５２】
次に、抜き不良チェックについて説明するが、本明細書において「抜き不良」とは、金型による打ち抜き、あるいは、ミシン目などにより切り離された一つの電子基板において、当該電子基板からメッキタイバーとメッキリードとが切り離されていない不良状態を意味する。
【００５３】
以下に、図７（ａ）（ｂ）を参照しながら、この抜き不良について具体的に説明することとする。
【００５４】
図７（ａ）において、符号３７は多面取りした基板であり、具体的には、製造段階で電子基板３７ａと電子基板３７ｂとが得られるように構成されている。
【００５５】
この基板３７における電子基板３７ａ、３７ｂの外側の領域には、メッキタイバー３８が形成されている。
【００５６】
また、電子基板３７ａ、３７ｂにおけるメッキ処理部にそれぞれ接続されるメッキリード３９ａ、３９ｂが、上記のメッキタイバー３８にそれぞれ接続されている。なお、メッキタイバー３８におけるメッキリード３９ａ、３９ｂのそれぞれの接続点が、上記した電流供給点である。
【００５７】
ここで、図７（ａ）において破線で示す打ち抜き線４０ａ、４０ｂに沿って、基板３７から電子基板３７ａ、電子基板３７ｂを切り離すとする。
【００５８】
即ち、打ち抜き線４０ａで基板３７から電子基板３７ａを切り離し、また、打ち抜き線４０ｂで基板３７から電子基板３７ｂを切り離す。
【００５９】
このように打ち抜き線４０ａ、４０ｂで電子基板３７ａ、３７ｂを基板３７からそれぞれ切り離した場合には、打ち抜き線４０ａ、４０ｂが、電子基板３７ａ、３７ｂからメッキタイバー３８とメッキリード３９ａ、３９ｂとを切り離す位置に配置されていないので、図７（ｂ）に示すように、電子基板３７ａ、３７ｂからメッキタイバー３８とメッキリード３９ａ、３９ｂとが切断されない。
【００６０】
即ち、メッキリード３９ａ、３９ｂに接続されたメッキ処理部同士は、互いに接続されたままの状態であるので、電子基板３７ａ、３７ｂは、メッキ処理部同士がショートした不良基板となってしまうものであった。
【００６１】
このため、基板から一つの電子基板を切り離した際に、当該電子基板からメッキタイバーとメッキリードとが切り離されるか否かをチェックする必要がある。本明細書において、「抜き不良チェック」とは、このチェックのことを意味する。
【００６２】
以上において、
（１）浮島チェック
（２）未接続チェック
（３）接続不良チェック
（４）抜き不良チェック
について説明したが、従来の技術においては、電子基板の製造設計の段階では、上記した４つのチェックなどのような、正常にメッキ処理が施されるか否かをチェックし、メッキ不良となる可能性がある箇所を検出するメッキチェックの処理が自動的には行われておらず、不良基板を製造してしまうケースがあるという問題点があった。
【００６３】
なお、本願出願人が特許出願時に知っている先行技術は、上記において説明したようなものであって文献公知発明に係る発明ではないため、記載すべき先行技術情報はない。
【図面の簡単な説明】
【００６４】
【図１】図１（ａ）は、メッキ処理を説明するための電子基板の斜視説明図であり、また、図１（ｂ）は、電子基板をコネクターに挿入した状態を示す断面説明図である。
【図２】図２（ａ）（ｂ）は、メッキ処理の方法としてよく使用される電解メッキについて示す説明図である。
【図３】図３は、浮島チェックの必要性を説明するための説明図である。
【図４】図４（ａ）（ｂ）は、未接続チェックの必要性を説明するための説明図である。
【図５】図５は、未接続チェックの必要性を説明するための説明図である。
【図６】図６（ａ）（ｂ）（ｃ）は、接続不良チェックの必要性を説明するための説明図である。
【図７】図７（ａ）（ｂ）は、抜き不良チェックの必要性を説明するための説明図である。
【図８】図８は、本発明によるメッキチェック装置の実施の形態の一例のハードウェア構成を表すブロック構成図である。
【図９】図９は、本発明によるメッキチェック装置の機能的特徴をブロック化した機能ブロック図である。
【図１０】図１０は、浮島チェック処理の処理ルーチンのフローチャートである。
【図１１】図１１は、浮島チェック処理における動作例の説明図である。
【図１２】図１２は、浮島チェック処理における動作例の説明図である。
【図１３】図１３は、浮島チェック処理における動作例の説明図である。
【図１４】図１４は、浮島チェック処理における動作例の説明図である。
【図１５】図１５は、浮島チェック処理における動作例の説明図である。
【図１６】図１６は、浮島チェック処理における動作例の説明図である。
【図１７】図１７は、浮島チェック処理における動作例の説明図である。
【図１８】図１８は、浮島チェック処理における動作例の説明図である。
【図１９】図１９は、未接続チェック処理の処理ルーチンのフローチャートである。
【図２０】図２０は、未接続チェック処理における動作例の説明図である。
【図２１】図２１は、未接続チェック処理における動作例の説明図である。
【図２２】図２２は、未接続チェック処理における動作例の説明図である。
【図２３】図２３は、未接続チェック処理における動作例の説明図である。
【図２４】図２４は、未接続チェック処理における動作例の説明図である。
【図２５】図２５は、未接続チェック処理における動作例の説明図である。
【図２６】図２６は、接続不良チェック処理の処理ルーチンのフローチャートである。
【図２７】図２７は、接続不良チェック処理における動作例の説明図である。
【図２８】図２８は、接続不良チェック処理における動作例の説明図である。
【図２９】図２９は、接続不良チェック処理における動作例の説明図である。
【図３０】図３０は、接続不良チェック処理における動作例の説明図である。
【図３１】図３１は、接続不良チェック処理における動作例の説明図である。
【図３２】図３２は、接続不良チェック処理における動作例の説明図である。
【図３３】図３３は、抜き不良チェック処理の処理ルーチンのフローチャートである。
【図３４】図３４は、抜き不良チェック処理における動作例の説明図である。
【図３５】図３５は、抜き不良チェック処理における動作例の説明図である。
【図３６】図３６は、抜き不良チェック処理における動作例の説明図である。
【図３７】図３７は、抜き不良チェック処理における動作例の説明図である。
【図３８】図３８は、抜き不良チェック処理における動作例の説明図である。
【発明の概要】
【発明が解決しようとする課題】
【００６５】
本発明は、上記したような従来の技術の有する種々の問題点に鑑みてなされたものであり、その目的とするところは、電子基板の製造設計の段階において、正常にメッキ処理が施されるか否かをチェックし、メッキ不良となる可能性がある箇所を自動的に検出して、不良基板の発生を大幅に削減することができるようにしたメッキチェック装置、メッキチェック方法、プログラムおよびコンピューター読み取り可能な記録媒体を提供しようとするものである。
【００６６】
また、本発明の目的とするところは、電子基板の製造設計の段階において、正常にメッキ処理が施されるか否かをチェックし、メッキ不良となる可能性がある箇所を自動的に検出して、製造コストを低減することができるようにしたメッキチェック装置、メッキチェック方法、プログラムおよびコンピューター読み取り可能な記録媒体を提供しようとするものである。
【００６７】
また、本発明の目的とするところは、電子基板の製造設計の段階において、正常にメッキ処理が施されるか否かをチェックし、メッキ不良となる可能性がある箇所を自動的に検出して、製造設計や製造の手戻りを削減し、設計から製造までのリードタイムを短縮することができるようにしたメッキチェック装置、メッキチェック方法、プログラムおよびコンピューター読み取り可能な記録媒体を提供しようとするものである。
【課題を解決するための手段】
【００６８】
上記目的を達成するために、本発明は、電子基板の製造設計の段階において、電子基板が正常にメッキ処理されるか否かを自動的に判定し、その判定結果に基づいて、電子基板においてメッキ不良となる可能性がある箇所を自動的に検出するようにしたものである。
【００６９】
従って、本発明により、電子基板におけるメッキ不良を減らすことができ、不良基板の発生を大幅に削減することができるようになるとともに、製造コストの低減を図ることができ、また、製造設計や製造の手戻りが削減されて設計から製造までのリードタイムの短縮が可能となる。
【００７０】
即ち、本発明によるメッキチェック装置は、電子基板の製造設計において、電子基板のメッキ処理対象箇所が、所定の条件でメッキ処理されるか否かを判定するメッキ処理判定手段と、上記メッキ処理判定手段の判定結果に基づいて、メッキ処理されない箇所を検出するメッキ不良箇所検出手段とを有するようにしたものである。
【００７１】
また、本発明によるメッキチェック装置は、電子基板の製造設計において、電子基板のメッキタイバーが、所定の条件でメッキ処理されるか否かを判定するメッキタイバー処理判定手段と、上記メッキタイバー処理判定手段の判定結果に基づいて、メッキ処理されないメッキタイバーを検出するメッキタイバー不良検出手段とを有するようにしたものである。
【００７２】
また、本発明によるメッキチェック装置は、電子基板の製造設計において、電子基板から絶縁体の開口部を検出する開口部検出手段と、上記開口部検出手段によって検出された開口部が、所定の条件でメッキ処理されるか否かを判定する開口部処理判定手段と、上記開口部処理判定手段の判定結果に基づいて、メッキ処理されない開口部を検出する開口部不良検出手段とを有するようにしたものである。
【００７３】
また、本発明によるメッキチェック装置は、電子基板の製造設計において、電子基板からメッキタイバーに接続するメッキリードを検出するメッキリード接続検出手段と、上記メッキリード接続検出手段によって検出されたメッキリードが、所定の条件で上記メッキタイバーに接続されているか否かを判定する接続判定手段と、上記接続判定手段の判定結果に基づいて、上記所定の条件で接続されていない上記メッキリードを検出する接続不良検出手段とを有するようにしたものである。
【００７４】
また、本発明によるメッキチェック装置は、１つ以上の電子基板を配置した多面取り基板からメッキリードを検出するメッキリード検出手段と、上記多面取り基板から切断線を検出する切断線検出手段と、上記メッキリード検出手段によって検出されたメッキリードが、上記切断線の軌跡で切断されるか否かを判定する切断可否判定手段と、上記切断可否判定手段の判定結果に基づいて、切断されないメッキリードを検出する切断不良検出手段とを有するようにしたものである。
【００７５】
また、本発明によるメッキチェック方法は、電子基板の製造設計において、電子基板のメッキ処理対象箇所が、所定の条件でメッキ処理されるか否かを判定する第１のステップと、上記第１のステップの判定結果に基づいて、メッキ処理されない箇所を検出する第２のステップとを有するようにしたものである。
【００７６】
また、本発明によるメッキチェック方法は、電子基板の製造設計において、電子基板のメッキタイバーが、所定の条件でメッキ処理されるか否かを判定する第１のステップと、上記第１のステップの判定結果に基づいて、メッキ処理されないメッキタイバーを検出する第２のステップとを有するようにしたものである。
【００７７】
また、本発明によるメッキチェック方法は、電子基板の製造設計において、電子基板から絶縁体の開口部を検出する第１のステップと、上記第１のステップにおいて検出された開口部が、所定の条件でメッキ処理されるか否かを判定する第２のステップと、 上記第２のステップの判定結果に基づいて、メッキ処理されない開口部を検出する第３のステップとを有するようにしたものである。
【００７８】
また、本発明によるメッキチェック方法は、電子基板の製造設計において、電子基板からメッキタイバーに接続するメッキリードを検出する第１のステップと、上記第１のステップにおいて検出されたメッキリードが、所定の条件で上記メッキタイバーに接続されているか否かを判定する第２のステップと、上記第２のステップの判定結果に基づいて、上記所定の条件で接続されていない上記メッキリードを検出する第３のステップとを有するようにしたものである。
【００７９】
また、本発明によるメッキチェック方法は、１つ以上の電子基板を配置した多面取り基板からメッキリードを検出する第１のステップと、上記多面取り基板から切断線を検出する第２のステップと、上記第１のステップで検出されたメッキリードが、上記第２のステップで検出された切断線の軌跡で切断されるか否かを判定する第３のステップと、上記第３のステップでの判定結果に基づいて、切断されないメッキリードを検出する第４のステップとを有するようにしたものである。
【００８０】
また、本発明によるプログラムは、本発明によるメッキチェック装置としてコンピューターを機能させるためのプログラムである。
【００８１】
また、本発明によるプログラムは、本発明によるメッキチェック方法をコンピューターに実行させるためのプログラムである。
【００８２】
また、本発明によるコンピューター読み取り可能な記録媒体は、本発明によるメッキチェック装置としてコンピューターを機能させるためのプログラムまたは本発明によるメッキチェック方法をコンピューターに実行させるためのプログラムを記録したコンピューター読み取り可能な記録媒体である。
【発明の効果】
【００８３】
本発明は、以上説明したように構成されているので、不良基板の発生を大幅に削減することができるようになるという優れた効果を奏する。
【００８４】
また、本発明は、以上説明したように構成されているので、製造コストを低減することができるようになるという優れた効果を奏する。
【００８５】
また、本発明は、以上説明したように構成されているので、製造設計や製造の手戻りを削減して、設計から製造までのリードタイムを短縮することができるようになるという優れた効果を奏する。
【発明を実施するための形態】
【００８６】
以下、添付の図面を参照しながら、本発明によるメッキチェック装置、メッキチェック方法、プログラムおよびコンピューター読み取り可能な記録媒体の実施形態の一例を詳細に説明するものとする。
【００８７】
図８には、電子基板の製造設計の段階において、電子基板に正常なメッキ処理がされるか否かを自動的に判定し、その判定結果に基づいて、電子基板においてメッキ不良となる可能性がある箇所を自動的に検出するメッキチェックの処理を行う本発明によるメッキチェック装置の実施の形態の一例のハードウェア構成を表すブロック構成図が示されている。
【００８８】
本発明におけるメッキチェック装置（以下、単に「メッキチェック装置」と適宜に称する。）１００のハードウェア構成は、公知のパーソナルコンピューターシステムや汎用コンピューターシステムなどで実現されており、その全体の動作を中央処理装置（ＣＰＵ）１０１を用いて制御するように構成されている。
【００８９】
そして、このＣＰＵ１０１には、バス１０２を介して、後述するＣＰＵ１０１の制御のためのプログラムや各種のデータなどを記憶するリードオンリメモリー（ＲＯＭ）やＣＰＵ１０１のワーキングエリアとして用いられる記憶領域などを備えたランダムアクセスメモリー（ＲＡＭ）などから構成される記憶装置（メモリー）１０３と、ＣＰＵ１０１の制御に基づいて各種の表示を行うＣＲＴや液晶パネルなどの画面を備えた表示装置１０４と、ＣＰＵ１０１の制御により生成された各種データを出力するプリンターなどの出力装置１０５と、表示装置１０４の画面上における任意の位置を指定する入力装置たるマウスなどのポインティングデバイス１０６と、任意の文字を入力するための入力装置たるキーボードなどの文字入力デバイス１０７と、外部に接続される各種機器の入出力インターフェース回路（Ｉ／Ｏ）１０８とが接続されている。
【００９０】
また、メッキチェック装置１００においては、ハードディスクなどの外部記憶装置１０９がＩ／Ｏ１０８を介して接続されているとともに、コンパクトディスク（ＣＤ）やフレキシブルディスク（ＦＤ）などのようなコンピューター読み取り可能な記録媒体（以下、単に「記録媒体」と適宜に称する。）１１０へＣＰＵ１０１の制御に基づき生成された各種データを書き込んで記憶させたり記録媒体１１０に記憶された各種データをメモリー１０３へ読み込むためのリードライト装置１１１がＩ／Ｏ１０８を介して接続されている。
【００９１】
ここで、後述するメッキチェック装置１００による処理を実行するためのプログラムや当該処理に用いる各種データは、メモリー１０３のリードオンリメモリやランダムアクセスメモリへ予め記憶するようにしておいてもよいし、外部記憶装置１０９や記録媒体１１０からメモリー１０３のランダムアクセスメモリへ読み込むようにしてもよい。
【００９２】
また、メッキチェック装置１００に通信機能を設けるようにして、メッキチェック装置１００による処理を実行するためのプログラムや当該処理に用いる各種データを、通信により外部の各種機器からメッキチェック装置１００のメモリー１０３のランダムアクセスメモリへ読み込むようにしてもよいし、あるいは、通信によりメッキチェック装置１００から外部の各種機器へ各種のデータを出力するようにしてもよい。
【００９３】
なお、以下の説明においては、メッキチェック装置１００の理解を容易にするために、メモリー１０３に後述するメッキチェック装置１００による処理を実行するためのプログラムや当該処理に用いる各種データが予め記憶されているものとする。
【００９４】
また、ＬＡＮやＷＡＮなどのネットワークによりメッキチェック装置１００を複数接続して、複数のメッキチェック装置１００の間で各種のデータの送受信を可能とし、複数のメッキチェック装置１００の間で各種のデータを共有化して各種の処理を行うようにしてもよい。
【００９５】
以上の構成において、以下にメッキチェック装置１００により実行されるメッキチェックの処理について詳細に説明する。
【００９６】
ここで、図９には、上記したメッキチェック装置１００の機能的特徴をブロック化した機能ブロック図が示されており、メッキチェック装置１００においては、ＣＰＵ１０１の制御により、正常なメッキ処理として扱われる所定の条件で電子基板にメッキ処理が施されるか否かを当該電子基板の製造設計の段階で自動的に判定し、その判定結果に基づいて、電子基板においてメッキ不良となる可能性がある箇所を自動的に検出するメッキチェック処理１１２が実行される。
【００９７】
このメッキチェック処理１１２を実行することにより、電子基板におけるメッキ不良を減らすことができ、不良基板の発生を大幅に削減することができるようになるとともに、製造コストの低減を図ることができ、また、製造設計や製造の手戻りが削減されて設計から製造までのリードタイムの短縮を図ることができる。
【００９８】
ここで、メッキチェック装置１００において、上記したメッキチェック処理１１２には、例えば、浮島チェック処理１１３と、未接続チェック処理１１４と、接続不良チェック１１５と、抜き不良チェック１１６とが含まれる。
【００９９】
以下、メッキチェック装置１００により実行される浮島チェック処理１１３、未接続チェック処理１１４、接続不良チェック１１５および抜き不良チェック１１６の処理内容について、それぞれ詳細に説明する。
【０１００】
（１）浮島チェック処理１１３について
図１０には、浮島チェック処理１１３の処理ルーチンのフローチャートが示されており、また、図１１乃至図１８には、浮島チェック処理１１３における動作例の説明図が示されている。
【０１０１】
なお、説明を簡潔にして本発明の理解を容易にするために、この「（１）浮島チェック処理１１３について」の説明においては、メッキタイバーが浮島となっているか否かをチェックする場合について説明する。
【０１０２】
この浮島チェック処理１１３を実行することにより、基板上に浮島となっているメッキタイバーが存在するか否かを自動的に判定して、基板上に浮島となっているメッキタイバーを自動的に検出することが可能になる。
【０１０３】
なお、この浮島チェック処理１１３の説明においては、内容を具体化して本発明の理解を容易にするために、図１１に示す基板のデータを例にして説明する。
【０１０４】
この図１１に示す基板のデータは、複数層の図形から構成されているものである。具体的には、メッキタイバー層と導体層と絶縁層との３層の図形よりなり、メッキタイバー層にはメッキタイバーの図形が存在し、導体層には導体パターンおよびメッキリードの図形が存在し、絶縁層には開口部の図形が存在するというように、各層に図形が存在するものとする。
【０１０５】
メッキチェック装置１００を使用するユーザーが、表示装置１０４の画面上において、ポインティングデバイス１０６や文字入力デバイス１０７の操作により浮島チェック処理１１３の実行の際に必要となる各種データを入力した後に、ポインティングデバイス１０６や文字入力デバイス１０７の操作により浮島チェック処理１１３の実行の開始を指示するコマンドを入力すると、図１０のフローチャートに示す浮島チェック処理１１３の処理ルーチンが起動される。
【０１０６】
はじめに、浮島チェック処理１１３の実行の際に必要となる各種データの入力や、浮島チェック処理１１３の実行の開始を指示するコマンドの入力の処理について説明する。
【０１０７】
まず、ユーザーは、表示装置１０４の画面上において、ポインティングデバイス１０６や文字入力デバイス１０７の操作によって、浮島チェック処理１１３の対象とする基板のファイルをオープンし、表示装置１０４の画面上に表示されたメニューバーより、［チェック］を選択し、次に、［メッキリードチェック］を選択する（図１２を参照する。）。
【０１０８】
この操作を行うと、表示装置１０４の画面上に図１３に示すようなダイアログが表示される。
【０１０９】
次に、図１３に示すダイアログにおいて［浮島チェック］を選択するとともに、検出対象となる浮島の種類として、［Ａ］、［Ｂ］ならびに［Ｃ］のなかから少なくとも１つを選択する。
【０１１０】
ここで、［Ａ］は［全ての浮島をエラー］とするものであり、この［Ａ］を選択した場合には、浮島になっているメッキタイバーであればどのようなものでも浮島として検出し、その検出箇所をエラー箇所として表示することができるようになる。
【０１１１】
また、［Ｂ］は［リードと接続する浮島のみエラー］とするものであり、この［Ｂ］を選択した場合には、浮島になっているメッキタイバーのうちメッキリードが接続されているものだけを浮島として検出し、その検出箇所をエラー箇所として表示することができるようになる。
【０１１２】
さらに、［Ｃ］は［カバー開口のリードと接続する浮島のみエラー］とするものであり、この［Ｃ］を選択した場合には、浮島になっているメッキタイバーのうちメッキリードが接続され、かつ、そのメッキリードがカバー開口部やレジスト開口部などの開口部に接続されているものだけを浮島として検出し、その検出箇所をエラー箇所として表示することができるようになる。
【０１１３】
なお、図１３に示す例においては、［Ａ］の［全ての浮島をエラー］と、［Ｂ］の［リードと接続する浮島のみエラー］と、［Ｃ］の［カバー開口のリードと接続する浮島のみエラー］とが選択された状態が示されている。
【０１１４】
上記した選択を行った後に、図１３に示すダイアログにおいて［実行］ボタンをクリックすると、これが浮島チェック処理１１３の実行の開始を指示するコマンドとなり、図１０のフローチャートに示す浮島チェック処理１１３の処理ルーチンが起動され、浮島チェック処理１１３が実行される。
【０１１５】
この浮島チェック処理１１３の処理ルーチンが起動されると、はじめに、上記したユーザーによるポインティングデバイス２０や文字入力デバイス２２の操作により入力された各種の情報に基づきパラメータの設定が行われる（ステップＳ１００２）。
【０１１６】
即ち、上記したユーザーの操作により入力された情報に基づいて、後述する各ステップの処理で用いるパラメータを設定する。
【０１１７】
こうしたパラメータとしては、浮島チェック処理１１３の対象とする基板に関する情報や、図１３に示すダイアログにおける選択状況を示す情報などがある。
【０１１８】
ステップＳ１００２の処理を終了すると、ステップＳ１００４の処理へ進み、メッキタイバー層に存在するデータを、メッキタイバーのデータとして読み出して、メモリー１０３に記憶する。
【０１１９】
ステップＳ１００４の処理を終了すると、ステップＳ１００６の処理へ進み、メモリー１０３に記憶されたメッキタイバーのデータの中で、浮島チェック処理１１３の対象とする基板の中心に対して、最も外側のメッキタイバーを検出し、検出したメッキタイバーを「メッキタイバーＡ」としてメモリー１０３に記憶する（図１４を参照する。）。
【０１２０】
ステップＳ１００６の処理を終了すると、ステップＳ１００８の処理へ進み、メモリー１０３に記憶されたメッキタイバーのデータの中で、「メッキタイバーＡ」に接続していない全てのメッキタイバーを検出し、検出したメッキタイバーを「メッキタイバーＢ」としてメモリー１０３に記憶する（図１４を参照する。）。
【０１２１】
ステップＳ１００８の処理を終了すると、ステップＳ１０１０の処理へ進み、メモリー１０３に記憶されたメッキタイバーＢの中で、導体層の図形（具体的には、導体パターンの図形ならびにメッキリードの図形である。）が接続しているメッキタイバーを検出し、検出したメッキタイバーを「メッキタイバーＢ’」としてメモリー１０３に記憶する（図１５を参照する。）。
【０１２２】
ステップＳ１０１０の処理を終了すると、ステップＳ１０１２の処理へ進み、メモリー１０３に記憶されたメッキタイバーＢ’の中で、導体層の図形（具体的には、導体パターンの図形ならびにメッキリードの図形である。）が接続していて、かつ、その導体層の図形が開口部に接続しているメッキタイバーを検出し、検出したメッキタイバーを「メッキタイバーＢ’’」としてメモリー１０３に記憶する（図１６を参照する。）。
【０１２３】
ステップＳ１０１２の処理を終了すると、ステップＳ１０１４の処理へ進み、図１３に示すダイアログにおいて［Ｃ］の［カバー開口のリードと接続する浮島のみエラー］が選択されたか否かを判断する。
【０１２４】
ステップＳ１０１４の判断処理において、図１３に示すダイアログにおいて［Ｃ］の［カバー開口のリードと接続する浮島のみエラー］が選択された（図１７を参照する。）と判断された場合には、ステップＳ１０１６の処理へ進み、メモリー１０３に記憶された全てのメッキタイバーＢ’’の座標値などの情報を、［３．カバー開口と接続した浮島が存在します］というメッセージとともに、実行結果画面として表示装置１０４の画面上に表示する（図１８（ａ）を参照する。）。
【０１２５】
そして、このステップＳ１０１６の処理を終了すると、ステップＳ１０１８の処理へ進む。
【０１２６】
一方、ステップＳ１０１４の判断処理において、図１３に示すダイアログにおいて［Ｃ］の［カバー開口のリードと接続する浮島のみエラー］が選択された（図１７を参照する。）と判断されなかった場合にも、ステップＳ１０１８の処理へ進む。
【０１２７】
ステップＳ１０１８の処理においては、図１３に示すダイアログにおいて［Ｂ］の［リードと接続する浮島のみエラー］が選択されたか否かを判断する。
【０１２８】
ステップＳ１０１８の判断処理において、図１３に示すダイアログにおいて［Ｂ］の［リードと接続する浮島のみエラー］が選択されたと判断された場合には、ステップＳ１０２０の処理へ進み、メモリー１０３に記憶された全てのメッキタイバーＢ’の座標値などの情報を、［２．リードと接続した浮島が存在します］というメッセージとともに、実行結果画面として表示装置１０４の画面上に表示する（図１８（ａ）を参照する。）。
【０１２９】
そして、このステップＳ１０２０の処理を終了すると、ステップＳ１０２２の処理へ進む。
【０１３０】
一方、ステップＳ１０１８の判断処理において、図１３に示すダイアログにおいて［Ｂ］の［リードと接続する浮島のみエラー］が選択されたと判断されなかった場合にも、ステップＳ１０２２の処理へ進む。
【０１３１】
ステップＳ１０２２の処理においては、図１３に示すダイアログにおいて［Ａ］の［全ての浮島をエラー］が選択されたか否かを判断する。
【０１３２】
ステップＳ１０２２の判断処理において、図１３に示すダイアログにおいて［Ａ］の［全ての浮島をエラー］が選択されたと判断された場合には、ステップＳ１０２４の処理へ進み、メモリー１０３に記憶された全てのメッキタイバーＢの座標値などの情報を、［１．浮島のメッキタイバーが存在します］というメッセージとともに、実行結果画面として表示装置１０４の画面上に表示する（図１８（ａ）を参照する。）。
【０１３３】
そして、このステップＳ１０２４の処理を終了すると、ステップＳ１０２６の処理へ進む。
【０１３４】
一方、ステップＳ１０２２の判断処理において、図１３に示すダイアログにおいて［Ａ］の［全ての浮島をエラー］が選択されたと判断されなかった場合にも、ステップＳ１０２６の処理へ進む。
【０１３５】
ステップＳ１０２６の処理においては、表示装置１０４に表示された実行結果画面（図１８（ａ）を参照する。）で、メッキタイバーのエラーが選択されたか否かを判断する。
【０１３６】
具体的には、ユーザーによるポインティングデバイス１０６や文字入力デバイス１０７の操作によって、実行結果画面に表示された［１．全ての浮島をエラー］、［２．リードと接続した浮島が存在します］あるいは［３．カバー開口と接続した浮島が存在します］のいずれかが選択されたか否かを判断する。
【０１３７】
なお、図１８（ａ）に示す例においては、［２．リードと接続した浮島が存在します］を選択した状態が示されている。
【０１３８】
ステップＳ１０２６の判断処理において、実行結果画面に表示されたメッキタイバーのエラーが選択されたと判断された場合には、ステップＳ１０２８の処理へ進み、選択されたメッキタイバーを、表示装置１０４の画面上に表示された基板ファイル上で拡大して強調表示する。
【０１３９】
具体的には、ユーザーによるポインティングデバイス１０６や文字入力デバイス１０７の操作によって、実行結果画面に表示された［１．全ての浮島をエラー］、［２．リードと接続した浮島が存在します］あるいは［３．カバー開口と接続した浮島が存在します］のいずれかが選択された場合には、当該選択されたメッセージに対応するメッキタイバーを、表示装置１０４の画面上に表示された基板ファイル上で拡大して強調表示するものである（図１８（ｂ）を参照する。）。
【０１４０】
そして、このステップＳ１０２８の処理を終了すると、浮島チェック処理１１３の処理ルーチンを終了する。
【０１４１】
一方、ステップＳ１０２６の判断処理において、実行結果画面に表示されたメッキタイバーのエラーが選択されたと判断されなかった場合には、そのまま浮島チェック処理１１３の処理ルーチンを終了する。
【０１４２】
ここで、上記した処理により検出されたメッキタイバーの浮島が存在する場合には、メッキ処理の際に、以下の（１）乃至（３）に説明するような不具合が生じることになる。
【０１４３】
（１）ステップＳ１０１２の処理で検出されたメッキタイバーＢ’’には電気が供給されないため、メッキタイバーＢ’’に接続された開口部（カバー開口部やレジスト開口部などである。）はメッキ処理されない。
【０１４４】
（２）ステップＳ１０１０の処理で検出されたメッキタイバーＢ’から、メッキリードを介して電子基板の基板端子部の導体パターンが接続されていた場合には、当該基板端子部の導体パターンはメッキ処理されない。
【０１４５】
（３）ステップＳ１００８の処理で検出されたメッキタイバーＢの中で、メッキタイバーＢ’およびメッキタイバーＢ’’を除いた残余の’メッキタイバーＢは、不要なメッキタイバーである可能性がある。
【０１４６】
従って、上記した本発明による浮島チェック処理１１３を電子基板の製造設計段階で実施することにより、上記した不具合を電子基板の製造設計段階で解消することが可能となり、製造段階における電子基板のメッキ不良の発生を未然に防ぐことができる。
【０１４７】
（２）未接続チェック処理１１４について
図１９には、未接続チェック処理１１４の処理ルーチンのフローチャートが示されており、また、図２０乃至図２５には、未接続チェック処理１１４における動作例の説明図が示されている。
【０１４８】
この未接続チェック処理１１４を実行することにより、電子基板における開口部を自動的に検出し、その開口部がメッキリードやメッキタイバーなどを介して電源に接続されているか否かを自動的に検出することが可能になる。
【０１４９】
なお、この未接続チェック処理１１４の説明においては、内容を具体化して本発明の理解を容易にするために、図２０に示す基板のデータを例にして説明する。
【０１５０】
この図２０に示す基板のデータは、複数層の図形から構成されたものである。具体的には、メッキタイバー層と導体層と絶縁層との３層の図形よりなり、メッキタイバー層にはメッキタイバーの図形が存在し、導体層には導体パターンおよびメッキリードの図形が存在し、絶縁層にはカバーフィルム（またはレジスト）などの絶縁膜およびカバー開口部（またはレジスト開口部）などの開口部の図形が存在するというように、各層に図形が存在するものとする。
【０１５１】
メッキチェック装置１００を使用するユーザーが、表示装置１０４の画面上において、ポインティングデバイス１０６や文字入力デバイス１０７の操作により未接続チェック処理１１４の実行の際に必要となる各種データを入力した後に、ポインティングデバイス１０６や文字入力デバイス１０７の操作により未接続チェック処理１１４の実行の開始を指示するコマンドを入力すると、図１９のフローチャートに示す未接続チェック処理１１４の処理ルーチンが起動される。
【０１５２】
はじめに、未接続チェック処理１１４の実行の際に必要となる各種データの入力や、未接続チェック処理１１４の実行の開始を指示するコマンドの入力の処理について説明する。
【０１５３】
まず、ユーザーは、浮島チェック処理１１３の場合と同様に、表示装置１０４の画面上において、ポインティングデバイス１０６や文字入力デバイス１０７の操作によって、未接続チェック処理１１４の対象とする基板のファイルをオープンし、表示装置１０４の画面上に表示されたメニューバーより、［チェック］を選択し、次に、［メッキリードチェック］を選択する（図１２を参照する。）。
【０１５４】
そうすると、浮島チェック処理１１３の場合と同様に、表示装置１０４の画面上に図２１に示すダイアログが表示される。
【０１５５】
次に、図２１に示すように、ダイアログにおいて［未接続のチェック（カバー開口］を選択する。
【０１５６】
上記した選択を行った後に、図２１に示すダイアログにおいて［実行］ボタンをクリックすると、これが未接続チェック処理１１４の実行の開始を指示するコマンドとなり、図１９のフローチャートに示す未接続チェック処理１１４の処理ルーチンが起動され、未接続チェック処理１１４が実行される。
【０１５７】
この未接続チェック処理１１４の処理ルーチンが起動されると、はじめに、上記したユーザーによるポインティングデバイス２０や文字入力デバイス２２の操作により入力された各種の情報に基づきパラメータの設定が行われる（ステップＳ１９０２）。
【０１５８】
即ち、上記したユーザーの操作により入力された情報に基づいて、後述する各ステップの処理で用いるパラメータを設定する。
【０１５９】
こうしたパラメータとしては、未接続チェック処理１１４の対象とする基板に関する情報や、図２１に示すダイアログにおける選択状況を示す情報などがある。
【０１６０】
ステップＳ１９０２の処理を終了すると、ステップＳ１９０４の処理へ進み、絶縁層に存在する開口部のデータを検出して、検出した開口部のデータをメモリー１０３に記憶する（図２２を参照する。）。
【０１６１】
ステップＳ１９０４の処理を終了すると、ステップＳ１９０６の処理へ進み、メモリー１０３に記憶された開口部に重複する導体層の図形を検出し、検出した図形のデータをメモリー１０３に記憶する（図２３を参照する。）。
【０１６２】
ステップＳ１９０６の処理を終了すると、ステップＳ１９０８の処理へ進み、メモリー１０３に記憶された開口部の導体の中で、導体層の図形によってメッキタイバーに接続されていない未接続の開口部を検出し、検出した開口部のデータをメモリー１０３に記憶する（図２４を参照する。）。
【０１６３】
即ち、ステップＳ１９０６の処理で検出した開口部の導体が、導体層の他の図形によってメッキタイバーに接続されているかを検出するものである。
【０１６４】
図２４に示す例においては、開口部Ａは導体パターンやメッキリードによってメッキタイバーに接続されているが、開口部Ｂはメッキタイバーに接続されていない。
【０１６５】
ステップＳ１９０８の処理を終了すると、ステップＳ１９１０の処理へ進み、メモリー１０３に記憶されたメッキタイバーに接続されていない未接続の開口部の座標値などの情報を、［１．メッキタイバーに未接続の開口部が存在します］というメッセージとともに、実行結果画面として表示装置１０４の画面上に表示する（図２５（ａ）を参照する。）。
【０１６６】
ステップＳ１９１０の処理を終了すると、ステップＳ１９１２の処理へ進み、実行結果画面に表示された開口部のエラーが選択されたか否かを判断する。
【０１６７】
具体的には、ユーザーによるポインティングデバイス１０６や文字入力デバイス１０７の操作によって、実行結果画面に表示された［１．メッキタイバーに未接続の開口部が存在します］が選択されたか否かを判断する。
【０１６８】
なお、図２５（ａ）に示す例においては、［１．メッキタイバーに未接続の開口部が存在します］を選択した状態が示されている。
【０１６９】
ステップＳ１９１２の判断処理において、実行結果画面に表示された開口部のエラーが選択された（図２５（ｂ）を参照する。）と判断された場合には、ステップＳ１９１４の処理へ進み、選択された開口部を、表示装置１０４の画面上に表示された基板ファイル上で拡大して強調表示する。
【０１７０】
具体的には、ユーザーによるポインティングデバイス１０６や文字入力デバイス１０７の操作によって、実行結果画面に表示された［１．メッキタイバーに未接続の開口部が存在します］が選択された場合には、メッキタイバーに接続されていない未接続の開口部を、表示装置１０４の画面上に表示された基板ファイル上で拡大して強調表示するものである（図２５（ｂ）を参照する。）。
【０１７１】
そして、このステップＳ１９１４の処理を終了すると、未接続チェック処理１１４の処理ルーチンを終了する。
【０１７２】
一方、ステップＳ１９１２の判断処理において、実行結果画面に表示された［１．メッキタイバーに未接続の開口部が存在します］が選択されたと判断されなかった場合には、そのまま未接続チェック処理１１４の処理ルーチンを終了する。
【０１７３】
従って、上記した本発明による未接続チェック処理１１４を電子基板の製造設計段階で実施することにより、上記したメッキタイバーに接続されていない未接続の開口部を電子基板の製造設計段階で検出することが可能となり、製造段階における電子基板のメッキ不良の発生を未然に防ぐことができる。
【０１７４】
（３）接続不良チェック処理１１５について
図２６には、接続不良チェック処理１１５の処理ルーチンのフローチャートが示されており、また、図２７乃至図３２には、接続不良チェック処理１１５における動作例の説明図が示されている。
【０１７５】
この接続不良チェック処理１１５を実行することにより、電子基板における接続不良の存在する箇所を自動的に検出することが可能になる。
【０１７６】
なお、この接続不良チェック処理１１５の説明においては、内容を具体化して本発明の理解を容易にするために、図２７に示す基板のデータを例にして説明する。
【０１７７】
この図２７に示す基板のデータは、複数層の図形から構成されたものである。具体的には、メッキタイバー層と導体層と絶縁層との３層の図形よりなり、メッキタイバー層にはメッキタイバーの図形が存在し、導体層には導体パターンおよびメッキリードの図形が存在し、絶縁層にはカバーフィルム（またはレジスト）などの絶縁膜およびカバー開口部（またはレジスト開口部）などの開口部の図形が存在するというように、各層に図形が存在するものとする。
【０１７８】
メッキチェック装置１００を使用するユーザーが、表示装置１０４の画面上において、ポインティングデバイス１０６や文字入力デバイス１０７の操作により接続不良チェック処理１１５の実行の際に必要となる各種データを入力した後に、ポインティングデバイス１０６や文字入力デバイス１０７の操作により接続不良チェック処理１１５の実行の開始を指示するコマンドを入力すると、図２６のフローチャートに示す接続不良チェック処理１１５の処理ルーチンが起動される。
【０１７９】
はじめに、接続不良チェック処理１１５の実行の際に必要となる各種データの入力や、接続チェック不良処理１１５の実行の開始を指示するコマンドの入力の処理について説明する。
【０１８０】
まず、ユーザーは、浮島チェック処理１１３の場合と同様に、表示装置１０４の画面上において、ポインティングデバイス１０６や文字入力デバイス１０７の操作によって、接続不良チェック処理１１５の対象とする基板のファイルをオープンし、表示装置１０４の画面上に表示されたメニューバーより、［チェック］を選択し、次に、［メッキリードチェック］を選択する（図１２を参照する。）。
【０１８１】
そうすると、浮島チェック処理１１３の場合と同様に、表示装置１０４の画面上に図２８に示すダイアログが表示される。
【０１８２】
次に、図２８に示すように、ダイアログにおいて［接続不良のチェック］を選択する。
【０１８３】
上記した選択を行った後に、図２８に示すダイアログにおいて［実行］ボタンをクリックすると、これが接続不良チェック処理１１５の実行の開始を指示するコマンドとなり、図２６のフローチャートに示す接続不良チェック処理１１５の処理ルーチンが起動され、接続不良チェック処理１１５が実行される。
【０１８４】
この接続不良チェック処理１１５の処理ルーチンが起動されると、はじめに、上記したユーザーによるポインティングデバイス２０や文字入力デバイス２２の操作により入力された各種のパラメータの設定が行われる（ステップＳ２６０２）。
【０１８５】
即ち、上記したユーザーの操作により入力された情報に基づいて、後述する各ステップの処理で用いるパラメータを設定する。
【０１８６】
こうしたパラメータとしては、接続不良チェック処理１１５の対象とする基板に関する情報や、図２８に示すダイアログにおける選択状況を示す情報などがある。
【０１８７】
ステップＳ２６０２の処理を終了すると、ステップＳ２６０４の処理へ進み、メッキタイバー層に存在するメッキタイバーのデータを検出して、検出したメッキタイバーのデータをメモリー１０３に記憶する（図２９を参照する。）。
【０１８８】
ステップＳ２６０４の処理を終了すると、ステップＳ２６０６の処理へ進み、メモリー１０３に記憶されたメッキタイバーに接続するメッキリードの図形を導体層から検出し、検出したメッキリードの図形のデータをメモリー１０３に記憶する（図２９を参照する。）。
【０１８９】
ステップＳ２６０６の処理を終了すると、ステップＳ２６０８の処理へ進み、メモリー１０３に記憶されたメッキリードの中で、メッキタイバーに接しているが、構成点がメッキタイバーの図形内に含まれない接続不良のメッキリードを検出し、検出したメッキリードをメモリー１０３に記憶する。
【０１９０】
即ち、ステップＳ２６０６の処理で検出したメッキリードの中で、メッキタイバーへの接続が不十分なメッキリードを検出するものである。
【０１９１】
ここで、接続が不十分か否かの判断は、例えば、図３０に示すように、メッキリードがメッキタイバーには接しているが、メッキリードの構成点（図３０において、「＋」で示す箇所である。）がメッキタイバーの図形内に含まれていない場合に、接続が不十分な接続不良と判定すればよい。
【０１９２】
この図３０に示す例において、メッキリードＣおよびメッキリードＤは、メッキリードの構成点がメッキタイバーの図形内に含まれているので、正常な接続であると判定される。
【０１９３】
しかしながら、メッキリードＡおよびメッキリードＢは、メッキリードの構成点がメッキタイバーの図形内に含まれていないので、不十分な接続不良と判定される。
【０１９４】
なお、上記した構成点とは、例えば、メッキリードの幅Ｗの中心にあり、かつ、メッキリードの先端（メッキリードがメッキタイバーと接する側の端部である。）からＷ／２ほど内側に位置する箇所である。
【０１９５】
ステップＳ２６０８の処理を終了すると、ステップＳ２６１０の処理へ進み、メモリー１０３に記憶されたメッキリードに接続している導体層の導体、およびその導体に接続している導体の中から、接続不良の導体を検出し、検出した導体をメモリー１０３に記憶する。
【０１９６】
即ち、メッキリードと導体および導体同士について、接続が不十分な接続不良の箇所を検出するものである（図３１を参照する。）。
【０１９７】
ここで、接続が不十分な接続不良である否かの判断基準は、例えば、ステップＳ２６０８の処理と同様に、構成点が接続先の図形に含まれるか否かで判断すればよい。
【０１９８】
ステップＳ２６１０の処理を終了すると、ステップＳ２６１２の処理へ進み、メモリー１０３に記憶された接続不良のメッキリード、および接続不良の導体の座標値などの情報を、［１．接続不良の箇所が存在します］というメッセージとともに、実行結果画面として表示装置１０４の画面上に表示する（図３２（ａ）を参照する。）。
【０１９９】
ステップＳ２６１２の処理を終了すると、ステップＳ２６１４の処理へ進み、実行結果画面に表示された接続不良のエラーが選択されたか否かを判断する。
【０２００】
具体的には、ユーザーによるポインティングデバイス１０６や文字入力デバイス１０７の操作によって、実行結果画面に表示された［１．接続不良の箇所が存在します］が選択されたか否かを判断する。
【０２０１】
なお、図３２（ａ）に示す例においては、［１．接続不良の箇所が存在します］を選択した状態が示されている。
【０２０２】
ステップＳ２６１４の判断処理において、実行結果画面に表示された接続不良のエラーが選択された（図３２（ａ）を参照する。）と判断された場合には、ステップＳ２６１６の処理へ進み、選択された接続不良の箇所を、表示装置１０４の画面上に表示された基板ファイル上で拡大して強調表示する。
【０２０３】
具体的には、ユーザーによるポインティングデバイス１０６や文字入力デバイス１０７の操作によって、実行結果画面に表示された［１．接続不良の箇所が存在します］が選択された場合には、接続不良の箇所を表示装置１０４の画面上に表示された基板ファイル上で拡大して強調表示するものである（図３２（ｂ）を参照する。）。
【０２０４】
そして、このステップＳ２６１６の処理を終了すると、接続不良チェック処理１１５の処理ルーチンを終了する。
【０２０５】
また、ステップＳ２６１４の判断処理において、実行結果画面に表示された［１．接続不良の箇所が存在します］が選択されたと判断されなかった場合には、そのまま接続不良チェック処理１１５の処理ルーチンを終了する。
【０２０６】
従って、上記した本発明による接続不良チェック処理１１５を電子基板の製造設計段階で実施することにより、接続が不十分な箇所を電子基板の製造設計段階で検出することが可能となり、製造段階における電子基板のメッキ不良の発生を未然に防ぐことができる。
【０２０７】
（４）抜き不良チェック処理１１６について
図３３には、抜き不良チェック処理１１６の処理ルーチンのフローチャートが示されており、また、図３４乃至図３８には、抜き不良チェック処理１１６における動作例の説明図が示されている。
【０２０８】
この抜き不良チェック処理１１６を実行することにより、基板から一つの電子基板を切り離した際に、当該電子基板からメッキタイバーとメッキリードとが切り離されるか否かを検出することが可能になる。
【０２０９】
なお、この抜き不良チェック処理１１６の説明においては、内容を具体化して本発明の理解を容易にするために、図３４（ａ）に示す打ち抜き前の基板から、図３４（ｂ）に示す電子基板（打ち抜き後の単基板）を打ち抜く場合を例にして説明する。
【０２１０】
この図３４（ａ）に示す基板のデータは、複数層の図形から構成されたものである。具体的には、メッキタイバー層と導体層と打ち抜き層との３層の図形よりなり、メッキタイバー層にはメッキタイバーの図形が存在し、導体層にはメッキリードの図形が存在し、打ち抜き層に打ち抜き線の図形が存在というように、各層に図形が存在するものとする。
【０２１１】
メッキチェック装置１００を使用するユーザーが、表示装置１０４の画面上において、ポインティングデバイス１０６や文字入力デバイス１０７の操作により抜き不良チェック処理１１６の実行の際に必要となる各種データを入力した後に、ポインティングデバイス１０６や文字入力デバイス１０７の操作により抜き不良チェック処理１１６の実行の開始を指示するコマンドを入力すると、図３３のフローチャートに示す抜き不良チェック処理１１６の処理ルーチンが起動される。
【０２１２】
はじめに、抜き不良チェック処理１１６の実行の際に必要となる各種データの入力や、抜き不良チェック処理１１６の実行の開始を指示するコマンドの入力の処理について説明する。
【０２１３】
まず、ユーザーは、浮島チェック処理１１３の場合と同様に、表示装置１０４の画面上において、ポインティングデバイス１０６や文字入力デバイス１０７の操作によって、抜き不良チェック処理１１６の対象とする基板のファイルをオープンし、表示装置１０４の画面上に表示されたメニューバーより、［チェック］を選択し、次に、［メッキリードチェック］を選択する（図１２を参照する。）。
【０２１４】
そうすると、浮島チェック処理１１３の場合と同様に、表示装置１０４の画面上に図３５に示すダイアログが表示される。
【０２１５】
次に、図３５に示すように、ダイアログにおいて［抜き不良チェック］を選択する。
【０２１６】
上記した選択を行った後に、図３５に示すダイアログにおいて［実行］ボタンをクリックすると、これが抜き不良チェック処理１１６の実行の開始を指示するコマンドとなり、図３３のフローチャートに示す抜き不良チェック処理１１６の処理ルーチンが起動され、抜き不良チェック処理１１６が実行される。
【０２１７】
この抜き不良チェック処理１１６の処理ルーチンが起動されると、はじめに、上記したユーザーによるポインティングデバイス２０や文字入力デバイス２２の操作により入力された各種のパラメータの設定が行われる（ステップＳ３３０２）。
【０２１８】
即ち、上記したユーザーの操作により入力された情報に基づいて、後述する各ステップの処理で用いるパラメータを設定する。
【０２１９】
こうしたパラメータとしては、抜き不良チェック処理１１６の対象とする基板に関する情報や、図３５に示すダイアログにおける選択状況を示す情報などがある。
【０２２０】
ステップＳ３３０２の処理を終了すると、ステップＳ３３０４の処理へ進み、メッキタイバー層に存在するメッキタイバーのデータを検出して、検出したメッキタイバーのデータをメモリー１０３に記憶する（図３６を参照する。）。
【０２２１】
ステップＳ３３０４の処理を終了すると、ステップＳ３３０６の処理へ進み、メモリー１０３に記憶されたメッキタイバーに接続するメッキリードの図形を導体層から検出し、検出したメッキリードの図形のデータをメモリー１０３に記憶する（図３６を参照する。）。
【０２２２】
ステップＳ３３０６の処理を終了すると、ステップＳ３３０８の処理へ進み、メモリー１０３に記憶されたメッキリードの中で、打ち抜き層に存在する打ち抜き線と交点がない不良のメッキリードを検出し、検出したメッキリードをメモリー１０３に記憶する（図３７を参照する。）。
【０２２３】
即ち、ステップＳ３３０６の処理で検出したメッキリードの中で、打ち抜き後に打ち抜き層の打ち抜き線で切断されないメッキリードを、打ち抜き不良のメッキリードとして検出するものである。
【０２２４】
ここで、打ち抜き後に打ち抜き層の打ち抜き線でメッキリードが切断されるか否かの判定は、例えば、図３７に示すように、打ち抜き線と交点がないメッキリードは切断されないと判定すればよい。
【０２２５】
この図３７に示す例においては、メッキリードＡおよびメッキリードＢは打ち抜き線と交わる交点があるため、打ち抜き後に打ち抜き層の打ち抜き線で切断されると判定するが、メッキリードＣおよびメッキリードＤは打ち抜き線との交点が無いため、打ち抜き後に打ち抜き層の打ち抜き線で切断されない打ち抜き不良のメッキリードと判定される。
【０２２６】
ステップＳ３３０８の処理を終了すると、ステップＳ３３１０の処理へ進み、メモリー１０３に記憶された抜き不良のメッキリードの座標値などの情報を、［１．抜き不良の箇所が存在します］というメッセージとともに、実行結果画面として表示装置１０４の画面上に表示する（図３８（ａ）を参照する。）。
【０２２７】
ステップＳ３３１０の処理を終了すると、ステップＳ３３１２の処理へ進み、実行結果画面に表示された抜き不良のエラーが選択されたか否かを判断する。具体的には、ユーザーによるポインティングデバイス１０６や文字入力デバイス１０７の操作によって、実行結果画面に表示された［１．抜き不良の箇所が存在します］が選択されたか否かを判断する。
【０２２８】
なお、図３８（ａ）に示す例においては、［１．抜き不良の箇所が存在します］を選択した状態が示されている。
【０２２９】
ステップＳ３３１２の判断処理において、実行結果画面に表示された抜き不良のエラーが選択された（図３８（ａ）を参照する。）と判断された場合には、ステップＳ３３１４の処理へ進み、選択された抜き不良の箇所を、表示装置１０４の画面上に表示された基板ファイル上で拡大して強調表示する。
【０２３０】
具体的には、ユーザーによるポインティングデバイス１０６や文字入力デバイス１０７の操作によって、実行結果画面に表示された［１．抜き不良の箇所が存在します］が選択された場合には、打ち抜き後に打ち抜き層の打ち抜き線で切断されない抜き不良のメッキリードを、表示装置１０４の画面上に表示された基板ファイル上で拡大して強調表示するものである（図３８（ｂ）を参照する。）。
【０２３１】
そして、このステップＳ３３１４の処理を終了すると、抜き不良チェック処理１１６の処理ルーチンを終了する。
【０２３２】
一方、ステップＳ３３１２の判断処理において、実行結果画面に表示された［１．抜き不良の箇所が存在します］が選択されたと判断されなかった場合には、そのまま抜き不良チェック処理１１６の処理ルーチンを終了する。
【０２３３】
従って、上記した本発明による抜き不良チェック処理１１６を電子基板の製造設計段階で実施することにより、上記したように、金型などで打ち抜かれた単基板上で、メッキリードとメッキタイバーとが接続されたままで切断されない不良箇所を電子基板の製造設計段階で検出することが可能となり、製造段階における電子基板のメッキ不良の発生を未然に防ぐことができる。
【０２３４】
なお、上記した実施の形態は、以下の（１）乃至（５）に示すように変形することができるものである。
【０２３５】
（１）上記した実施の形態においては、浮島チェック処理１１３と未接続チェック処理１１４と接続不良チェック１１５と抜き不良チェック１１６とがそれぞれ別々に実行される場合について説明したが、これに限られるものではないことは勿論であり、上記各処理の中の２つ以上の処理を同時に行うようにしてもよい。
【０２３６】
（２）上記した実施の形態においては、接続不良チェック処理１１５における構成点について、メッキリードの幅Ｗの中心にあり、かつ、メッキリードの先端（メッキリードがメッキタイバーと接する側の端部である。）からＷ／２ほど内側に位置する箇所を構成点としたが、構成点の位置はこれに限られるものではないことは勿論であり、例えば、メッキリードの幅Ｗの中心にあり、かつ、メッキリードの先端（メッキリードがメッキタイバーと接する側の端部である。）からＷほど内側に位置する箇所を構成点としてもよく、また、構成点の位置をユーザーが任意に設定できるようにしてもよい。
【０２３７】
（３）上記した実施の形態においては、接続不良チェック処理１１５における接続が不十分か否かの判断の際に、メッキリードの構成点がメッキタイバーの図形内に含まれていない場合に接続が不十分な接続不良と判定したが、これに限られるものではないことは勿論であり、例えば、メッキリードとメッキタイバーとの重なる領域の大きさが所定の大きさ以下であれば、接続が不十分な接続不良と判定するようにしてもよい。
【０２３８】
（４）上記した実施の形態においては、浮島チェック処理１１３、未接続チェック処理１１４、接続不良チェック１１５ならびに抜き不良チェック１１６について、単基板として電子基板を複数得られるように多面取りした基板について説明したが、これに限られるものではないことは勿論であり、単一の電子基板について浮島チェック処理１１３、未接続チェック処理１１４、接続不良チェック１１５ならびに抜き不良チェック１１６を実施してもよいことは勿論である。
【０２３９】
（５）上記した実施の形態ならびに上記した（１）乃至（３）に示す変形例は、適宜に組み合わせるようにしてもよい。
【産業上の利用可能性】
【０２４０】
本発明は、電子機器を製造設計する際における電子基板の製造設計に利用すると好適である。
【符号の説明】
【０２４１】
１００              メッキチェック装置  
１０１              中央処理装置（ＣＰＵ）
１０２              バス
１０３              記憶装置
１０４              表示装置
１０５              出力装置
１０６              ポインティングデバイス
１０７              文字入力デバイス
１０８              入出力インターフェース回路（Ｉ／Ｏ）
１０９              外部記憶装置
１１０              記録媒体
１１１              リードライト装置
１１２              メッキチェック処理
１１３              浮島チェック処理
１１４              未接続チェック処理
１１５              接続不良チェック処理
１１６              抜き不良チェック処理
【図８】
2010263170.tif 000003
【図９】
2010263170.tif 000004
【図１０】
2010263170.tif 000005
【図１９】
2010263170.tif 000006
【図２６】
2010263170.tif 000007
【図３３】
2010263170.tif 000008
【図１】
2010263170.tif 000009
【図２】
2010263170.tif 000010
【図３】
2010263170.tif 000011
【図４】
2010263170.tif 000012
【図５】
2010263170.tif 000013
【図６】
2010263170.tif 000014
【図７】
2010263170.tif 000015
【図１１】
2010263170.tif 000016
【図１２】
2010263170.tif 000017
【図１３】
2010263170.tif 000018
【図１４】
2010263170.tif 000019
【図１５】
2010263170.tif 000020
【図１６】
2010263170.tif 000021
【図１７】
2010263170.tif 000022
【図１８】
2010263170.tif 000023
【図２０】
2010263170.tif 000024
【図２１】
2010263170.tif 000025
【図２２】
2010263170.tif 000026
【図２３】
2010263170.tif 000027
【図２４】
2010263170.tif 000028
【図２５】
2010263170.tif 000029
【図２７】
2010263170.tif 000030
【図２８】
2010263170.tif 000031
【図２９】
2010263170.tif 000032
【図３０】
2010263170.tif 000033
【図３１】
2010263170.tif 000034
【図３２】
2010263170.tif 000035
【図３４】
2010263170.tif 000036
【図３５】
2010263170.tif 000037
【図３６】
2010263170.tif 000038
【図３７】
2010263170.tif 000039
【図３８】
2010263170.tif 000040