(57)【要約】【課題】  光電変換素子同士の間隔が異なる場合、隣接する光電変換素子へ混入する電荷量にばらつきが生じてしまう。【解決手段】  本発明の光電変換装置は、第１〜第３の光電変換素子を含む複数の光電変換素子を有し、第１の光電変換素子と第２の光電変換素子との間に、第１の幅の、電荷が少数キャリアとなる第１導電型の第１の半導体領域を有する。そして、第１の光電変換素子と第３の光電変換素子との間に、第１の幅より狭い第２の幅の、第１の半導体領域よりも半導体基板に深い、あるいは不純物濃度が高い第１導電型の第２の半導体領域を有する。【選択図】  図１
2010239117.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の主表面に配された、第１の光電変換素子と、前記第１の光電変換素子に隣接する第２の光電変換素子と、前記第１の光電変換素子に隣接する第３の光電変換素子とを含む複数の光電変換素子と、
前記半導体基板に配された、前記光電変換素子にて生じた信号電荷を転送するためのトランジスタと、を有する光電変換装置において、
前記第１の光電変換素子と前記第２の光電変換素子との間に配された、前記電荷が少数キャリアとなる第１の幅の第１導電型の第１の半導体領域と、
前記第１の光電変換素子と前記第３の光電変換素子との間に配された、前記第１の半導体領域よりも前記半導体基板に深くまで配され、前記第１の幅よりも狭い第２の幅の第１導電型の第２の半導体領域を有することを特徴とする光電変換装置。
【請求項２】
半導体基板と、
前記半導体基板の主表面に配された、第１の光電変換素子と、前記第１の光電変換素子に隣接する第２の光電変換素子と、前記第１の光電変換素子に隣接する第３の光電変換素子とを含む複数の光電変換素子と、
前記半導体基板に配された、前記光電変換素子にて生じた信号電荷を転送するためのトランジスタと、を有する光電変換装置において、
前記第１の光電変換素子と前記第２の光電変換素子との間に配された、前記電荷が少数キャリアとなる第１の幅の第１導電型の第１の半導体領域と、
前記第１の光電変換素子と前記第３の光電変換素子との間に配された、前記第１の半導体領域よりも不純物濃度が高く、前記第１の幅よりも狭い第２の幅の第１導電型の第２の半導体領域とを有することを特徴とする光電変換装置。
【請求項３】
前記第２の半導体領域は前記第１の半導体領域に比べて不純物濃度が高いことを特徴とする請求項１に記載の光電変換装置。
【請求項４】
前記複数の光電変換素子の上部にカラーフィルタが配されたことを特徴とする請求項１乃至３のいずれか１項に記載の光電変換装置。
【請求項５】
前記第１の半導体領域は、複数のイオン注入によって形成された半導体領域からなり、前記第２の半導体領域は、複数のイオン注入によって形成された半導体領域からなることを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
【請求項６】
前記第１の半導体領域および前記第２の半導体領域は、前記信号電荷に対してポテンシャルバリアとして機能することを特徴とする請求項１乃至５のいずれか１項に記載の光電変換装置。
【請求項７】
前記第１の半導体領域の前記信号電荷に対するポテンシャルと前記第２の半導体領域の前記信号電荷に対するポテンシャルとが等しいことを特徴とする請求項６に記載の光電変換装置。
【請求項８】
前記第１の半導体領域あるいは前記第２の半導体領域の上部の前記半導体基板の主表面に、絶縁体を含む素子分離構造が設けられていることを特徴とする請求項１乃至７のいずれか１項に記載の光電変換装置。
【請求項９】
前記複数の光電変換素子は２次元に配され、
前記第１の光電変換素子と前記第２の光電変換素子とは第２の方向に沿って配され、前記第１の光電変換素子と前記第３の光電変換素子とは第１の方向に沿って配され、
前記第１の方向と前記第２の方向とは直交していることを特徴とする請求項１乃至８のいずれか１項に記載の光電変換装置。
【請求項１０】
請求項１乃至９のいずれか１項に記載の光電変換装置と
前記光電変換装置から出力される信号を処理する信号処理部とを有する撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本件は光電変換装置の分離の構造に関する。
【背景技術】
【０００２】
ＣＣＤ型やＣＭＯＳ型の光電変換装置は多くのデジタルスチルカメラやデジタルカムコーダに用いられている。近年、光電変換装置は画素の縮小化がなされており、それによって隣接の画素への電荷の混合（クロストーク）への対策が検討されている。
【０００３】
特許文献１では、隣接する画素間での電荷の混合を防ぐための素子分離用のバリアとなるＰ型ウエル領域を、光電変換素子のＮ型ウエル領域に合わせて深い領域に形成する構成が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−２５８２３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に開示されているＰ型のウエル領域であっても、電荷の漏れを十分に抑制することが困難な場合がある。また、一般的に光電変換装置では、光電変換素子の周辺に光電変換素子の電荷を読み出すためのトランジスタなどが設けられており、光電変換素子同士が等間隔に配置されているとは限らない。ここで、本発明者らは、特許文献１に記載の光電変換素子の素子分離となりうるＰ型ウエル領域からの電荷の漏れ量が、光電変換素子同士の間隔によって異なってしまう場合があることを見出した。このように隣接する光電変換素子への信号電荷の漏れ量がばらついてしまうと、画質が低下し、画像信号において補正が困難となる。
【０００６】
そこで、本発明においては、隣接する光電変換素子（画素）へ混入する電荷のばらつきの低減が可能な光電変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の光電変換装置は、半導体基板と、前記半導体基板の主表面に配された、第１の光電変換素子と、前記第１の光電変換素子に隣接する第２の光電変換素子と、前記第１の光電変換素子に隣接する第３の光電変換素子とを含む複数の光電変換素子と、前記半導体基板に配された、前記光電変換素子にて生じた信号電荷を転送するためのトランジスタと、を有する光電変換装置において、前記第１の光電変換素子と前記第２の光電変換素子との間に配された、前記電荷が少数キャリアとなる第１の幅の第１導電型の第１の半導体領域と、前記第１の光電変換素子と前記第３の光電変換素子との間に配された、前記第１の半導体領域よりも前記半導体基板に深くまで配され、前記第１の幅よりも狭い第２の幅の第１導電型の第２の半導体領域を有する。
【０００８】
また、本発明の光電変換装置は、半導体基板と、前記半導体基板の主表面に配された、第１の光電変換素子と、前記第１の光電変換素子に隣接する第２の光電変換素子と、前記第１の光電変換素子に隣接する第３の光電変換素子とを含む複数の光電変換素子と、前記半導体基板に配された、前記光電変換素子にて生じた信号電荷を転送するためのトランジスタと、を有する光電変換装置において、前記第１の光電変換素子と前記第２の光電変換素子との間に配された、前記電荷が少数キャリアとなる第１の幅の第１導電型の第１の半導体領域と、前記第１の光電変換素子と前記第３の光電変換素子との間に配された、前記第１の半導体領域よりも不純物濃度が高く、前記第１の幅よりも狭い第２の幅の第１導電型の第２の半導体領域とを有する。
【発明の効果】
【０００９】
本発明によって、隣接する光電変換素子へ混入する電荷のばらつきの低減が可能となる。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態を説明する光電変換装置の断面模式図
【図２】第１の実施形態を説明する光電変換装置の回路図と平面レイアウト図
【図３】第１の実施形態を説明する比較のための光電変換装置の断面模式図
【図４】第２の実施形態を説明する光電変換装置の断面模式図
【図５】第３の実施形態を説明する光電変換装置の断面模式図
【図６】第１の実施形態の変形例を説明する光電変換装置の断面模式図
【図７】第４の実施形態を説明する光電変換装置の断面模式図
【図８】第５の実施形態を説明する光電変換装置の断面模式図
【図９】第６の実施形態を説明する光電変換装置の断面模式図
【図１０】第４の実施形態の変形例を説明する光電変換装置の断面模式図
【図１１】第７の実施形態を説明する光電変換装置の断面模式図
【図１２】撮像システムを説明するブロック図
【発明を実施するための形態】
【００１１】
本発明の光電変換装置は、第１〜第３の光電変換素子を含む複数の光電変換素子を有する。そして、第１の光電変換素子が配された活性領域と第２の光電変換素子が配された活性領域との間が第１の距離であり、第１の光電変換素子が配された活性領域と第２の光電変換素子が配された活性領域との間が第１の距離よりも小さい第２の距離である。ここで、第１の光電変換素子と第２の光電変換素子との間に、第１の幅の、信号電荷が少数キャリアとなる第１導電型の第１の半導体領域が配置される。更に、第１の光電変換素子と第３の光電変換素子との間に、第１の幅よりも狭い第２の幅の、第１導電型の第２の半導体領域が配置される。ここで、第２の半導体領域は、例えば、第１の半導体領域よりも半導体基板の深くまで配されている。あるいは、第２の半導体領域は第１の半導体領域よりも不純物濃度が高い構成である。
【００１２】
このような構成によって、第１の幅の第１の半導体領域が構成するポテンシャルバリアと、第２の幅の第２の半導体領域が構成するポテンシャルバリアとの差を小さくすること、さらには、差が無くなるようにすることが可能となる。よって、ある光電変換素子にて生じた信号電荷が隣接する複数の光電変換素子のいずれかの光電変換素子へ偏って混入することを抑制することが可能となる。従って、隣接する複数の光電変換素子に混入する信号電荷の量のばらつきを低減することが可能となり、得られる画質が向上する。更に、補正を行う場合においても、画像信号を容易に補正することが可能となるため、必要な画像処理部の構成も簡易な構成にすることが可能となる。以下、図面を用いて詳細に本実施形態について説明する。
【００１３】
（画素回路の一例）
光電変換装置の画素について、画素の一例を示した図２を用いて説明する。図２（Ａ）は本発明が適用されうる画素回路の一例を示した回路図であり、図２（Ｂ）はその画素回路の平面レイアウトを示した平面レイアウト図である。更に、図２（Ｃ）は図２（Ｂ）の構成を説明するための平面レイアウト図である。図２（Ａ）は２つの光電変換素子を含む画素セルを示している。光電変換装置には、このような画素セルが１次元もしくは２次元に配列し、撮像領域を構成している。画素を、光電変換素子を１つ含む最小の繰り返し単位とした場合、図２（Ａ）に示す画素セルは２画素を含むといえる。
【００１４】
まず、図２（Ａ）を用いて画素セルについて説明する。１００は光電変換素子であるフォトダイオード、１０１は転送ＭＯＳトランジスタ、１０２はリセットＭＯＳトランジスタ、１０３は増幅ＭＯＳトランジスタ、１０５は選択ＭＯＳトランジスタ、１０６は出力線である。１０４は、増幅ＭＯＳトランジスタのゲート電極と転送ＭＯＳトランジスタとリセットＭＯＳトランジスタとが接続する交点のノードである。この接続する交点は浮遊拡散部を含む。以下、ノード１０４を浮遊拡散部１０４とも称する。本実施形では、２つの光電変換素子１００ａ、１００ｅを含み、２つの転送ＭＯＳトランジスタ１０１ａ、１０１ｅを有している。転送ＭＯＳトランジスタ１０１ａは光電変換素子１００ａにて生じた電荷を浮遊拡散部１０４へ転送する。転送ＭＯＳトランジスタ１０１ｅは光電変換素子１００ｅにて生じた電荷を浮遊拡散部１０４へ転送する。増幅ＭＯＳトランジスタ１０３は浮遊拡散部１０４の電位に応じた出力を、選択ＭＯＳトランジスタ１０５を介して出力線１０６へ出力する。増幅ＭＯＳトランジスタ１０３はソースフォロワ回路の一部であり、そのゲート電極は浮遊拡散部１０４と接続されている。リセットＭＯＳトランジスタ１０２は、増幅ＭＯＳトランジスタ１０３のゲート電極のノード、すなわち浮遊拡散部１０４を規定の電位（リセット電位）にリセットする。転送ＭＯＳトランジスタ１０１ａには転送制御信号ＴＸ１が、転送ＭＯＳトランジスタ１０１ｅには転送制御信号ＴＸ２が供給される。リセットＭＯＳトランジスタにはリセット制御信号ＲＥＳが、選択ＭＯＳトランジスタ１０５には選択制御信号ＳＥＬが供給される。各制御信号によって信号電荷の読み出しが制御される。本実施形態では２つの光電変換素子は１つの増幅ＭＯＳトランジスタ１０３、リセットＭＯＳトランジスタ１０２、選択ＭＯＳトランジスタ１０５を共有化している。
【００１５】
図２（Ｂ）を用いて、光電変換装置の平面レイアウトを説明する。図２（Ｂ）において、２００は光電変換素子であるフォトダイオード、２０１は転送ＭＯＳトランジスタのゲート電極、２０２はリセットＭＯＳトランジスタのゲート電極を示す。図２（Ｂ）において、２０３は増幅ＭＯＳトランジスタのゲート電極、２０４は浮遊拡散部、２０５は選択ＭＯＳトランジスタのゲート電極を示す。更に、２０６は増幅ＭＯＳトランジスタのソース領域であり、２０７は増幅ＭＯＳトランジスタのドレイン領域である。２０８は選択ＭＯＳトランジスタのソース領域であり、出力線１０６（不図示）と接続されている。２０９は半導体領域や半導体基板に電圧を供給するための半導体領域であり、ウエルコンタクトと称する場合もある。２１０は各素子の活性領域を規定する素子分離領域である。素子分離領域２１０には、ＬＯＣＯＳやＳＴＩなどの絶縁体を含む素子分離構造が設けられている。更に、素子分離領域２１０に、信号電荷に対して障壁となるような半導体領域が配されていてもよい。また、素子分離領域２１０は、素子分離構造を有さず、信号電荷に対して障壁となるような半導体領域のみが配されたものであってもよいものとする。ここで、素子分離領域２１０が信号電荷に対して障壁となるような半導体領域のみから構成される場合においては、活性領域は信号電荷に対して障壁となるような半導体領域との境界にて規定されるものとする。この素子分離領域２１０は、第１の素子分離領域２２０と第２の素子分離領域２２１を有する。
【００１６】
ここで、図２（Ｃ）を用いて素子分離領域２１０について説明する。図２（Ｃ）は、図２（Ｂ）の構成を更に説明するための簡略化された平面レイアウト図である。図２（Ｃ）において、光電変換素子２００ａと光電変換素子２００ｄ、あるいは光電変換素子２００ａと光電変換素子２００ｅとの間には第１の素子分離領域２２０が配される。光電変換素子２００ａと光電変換素子２００ｂ、あるいは光電変換素子２００ａと光電変換素子２００ｃとの間には第２の素子分離領域２２１が配される。ここで、第１の素子分離領域２２０は第１の幅Ｗ１を有し、第２の素子分離領域２２１は第２の幅Ｗ２を有し、Ｗ１＞Ｗ２である。また、第１の幅Ｗ１は、光電変換素子２００ａと光電変換素子２００ｅとの間の長さでもあり、光電変換素子２００ａが配された活性領域と光電変換素子２００ｅが配された活性領域との間の距離とも言える。第２の幅Ｗ２は、光電変換素子２００ａと光電変換素子２００ｂとの間の長さでもあり、光電変換素子２００ａが配された活性領域と光電変換素子２００ｂとが配された活性領域との間の距離とも言える。ここで、この第１の幅Ｗ１は、光電変換素子２００ａの重心と光電変換素子２００ｄあるいは２００ｅの重心との間を結ぶ線分における幅である。また、第２の幅Ｗ２は、光電変換素子２００ａの重心と光電変換素子２００ｂあるいは２００ｃの重心との間を結ぶ線分における幅である。そして、第１の素子分離領域２２０と第２の素子分離領域２２１は、光電変換素子を囲って格子状に配置されている。なお、この素子分離領域によって規定される光電変換素子２００を含む活性領域には浮遊拡散部２０４も配されている。
【００１７】
なお、説明のため、図２（Ｂ）中の２次元に配された複数の光電変換素子２００を、それぞれ２００ａ、２００ｂ、２００ｃ、２００ｄ、２００ｅとする。そして、光電変換素子２００ａに対応する転送ＭＯＳトランジスタのゲート電極を２０１ａ、浮遊拡散部を２０４ａとする。その他の光電変換素子２００ｂ、２００ｃ、２００ｄ、２００ｅについても同様に、転送ＭＯＳトランジスタのゲート電極をそれぞれ２０１ｂ、２０１ｃ、２０１ｄ、２０１ｅとし、浮遊拡散部を２０４ｂ、２０４ｃ、２０４ｄ、２０４ｅとする。
【００１８】
光電変換装置は、図２（Ａ）に示したような回路に限定されるものではなく、更に多くの光電変換素子が増幅ＭＯＳトランジスタを共有化するような構成であっても、選択ＭＯＳトランジスタを有していない構成であってもよい。また、画素セルが光電変換素子を１つのみ有する場合であってもよく、図２（Ｂ）に示した平面レイアウトでなくてもよい。以下、図面を用いて本発明の実施形態を説明する。
【００１９】
（第１の実施形態）
本実施形態の光電変換装置について、図１を用いて説明する。本実施形態では、複数の光電変換素子間のポテンシャルバリアを等しくする方法として、ポテンシャルバリアを構成する半導体領域の深さを変えている。図１（Ａ）は図２（Ｂ）のＡＢ線（第１の方向Ｘ）における断面模式図であり、図１（Ｂ）は図２（Ｂ）のＣＤ線（第２の方向Ｙ）における断面模式図である。図１（Ａ）と図１（Ｂ）において、図２（Ｂ）と対応する構成については、同一の符号を付し説明を省略する。本実施形態では信号電荷が電子である場合について説明する。また、本実施形態においては、光電変換素子、即ち画素がＡＢ線に示したような第１の方向ＸおよびＣＤ線に示したような第２の方向Ｙに沿って行列状に配されており、第１の方向Ｘと第２の方向Ｙとは直交するものとする。
【００２０】
図１では、２１６は半導体領域であり、２１８は半導体基板の母材、２１９は半導体基板である。半導体領域２１６は半導体基板中もしくは半導体基板上に形成される。半導体領域２１６は、例えば半導体基板中にイオン注入によって形成される場合や、半導体基板の上にエピタキシャル層を設けることによって形成される。図１では、半導体基板がそのまま残った部分を母材２１８とし、半導体領域２１６を含めて半導体基板２１９とする。本実施形態では半導体領域２１６をＰ型の半導体領域とし、母材２１８をＮ型とする。なお、半導体領域２１６が母材２１８そのものであってもよく、また半導体領域２１６や母材２１８の導電型はＮ型でもＰ型であってもよい。２１７は半導体基板２１９の主表面であり、光電変換素子の受光面を含む面である。主表面２１７の上部にはゲート絶縁膜が配されている（不図示）。光電変換素子２００は、少なくとも表面保護層として機能しうるＰ型半導体領域２１１と、電荷蓄積部として機能しうるＮ型半導体領域２１２とを含む。浮遊拡散部２０４はＮ型半導体領域からなる。以下、説明のため、光電変換素子２００ａに対応するＰ型半導体領域を２１１ａ、Ｎ型半導体領域を２１２ａとする。その他の光電変換素子２００ｂ、２００ｃ、２００ｄ、２００ｅについても同様に記載する。Ｐ型半導体領域をそれぞれ２１１ｂ、２１１ｃ、２１１ｄ、２１１ｅとし、Ｎ型半導体領域を２１２ｂ、２１２ｃ、２１２ｄ、２１２ｅとする。
【００２１】
上述のような光電変換装置において、第１の幅Ｗ１を有する第１の素子分離領域２２０および第２の幅Ｗ２を有する第２の素子分離領域２２１を含む素子分離領域２１０の半導体基板の主表面には素子分離構造（ここでは、ＬＯＣＯＳ）２１５が配されている。素子分離構造２１５の下部には、Ｐ型の半導体領域２１６と比べて高い不純物濃度の、信号電荷に対してポテンシャルバリアとなりうるＰ型の半導体領域２１３および２１４が配されている。光電変換素子２００ａと光電変換素子２００ｅとの間の幅Ｗ１の第１の素子分離領域には、幅Ｗ１、深さＤ１を有するＰ型半導体領域２１４が配されている。光電変換素子２００ａと光電変換素子２００ｃとの間の幅Ｗ２の第２の素子分離領域には、幅Ｗ２、深さＤ１よりも深いＤ２を有するＰ型半導体領域２１３が配されている。そして、Ｐ型半導体領域２１３および２１４の不純物濃度は一定である。このような幅と深さの関係のＰ型半導体領域を有することで、光電変換素子間のポテンシャルバリアの差が小さくなり、光電変換素子２００で生じた電荷が隣接する光電変換素子へ混入する電荷の量のばらつきを低減することが可能となる。
【００２２】
Ｐ型半導体領域２１３および２１４は、以下の方法で形成される。半導体基板に素子分離を形成した後に、まず、半導体基板上のＰ型半導体領域２１４を形成すべき領域に開口を有するフォトレジスト等の第１のマスクを設け、第１のエネルギーでイオン注入を用いることによって形成する。その後、半導体基板上のＰ型半導体領域２１３を形成すべき領域に開口を有する第２のマスクを設け、第２のエネルギーでイオン注入を行うことによって形成する。このように、幅と深さが異なるＰ型半導体領域を別の工程によって形成すればよい。なお、Ｐ型半導体領域２１３及び２１４を形成する順番については任意である。
【００２３】
次に、図３を用いて本発明の課題について説明する。図３は、図１と対応した光電変換装置の断面模式図である。図３において、図１や図２と対応する構成については同一の符号を付しており、説明を省略する。既に述べたように、図２（Ｂ）に示したような平面レイアウトにおいては、光電変換素子を含む活性領域の間隔が異なる場合がある。例えば、第１の光電変換素子２００ａと隣接する第２の光電変換素子２００ｃとの距離と、第１の光電変換素子２００ａと隣接する第３の光電変換素子２００ｅとの距離とが異なる。よって、隣接する複数の光電変換素子２００ｂ、２００ｃ、２００ｄ、２００ｅに対して信号電荷の混入量が異なってしまう。更に、素子分離領域に信号電荷に対して障壁となる半導体領域（３１３、３１４）が配される。この半導体領域（３１３、３１４）は、光電変換装置の全面に同時に形成される。よって、信号電荷に対して障壁となる半導体領域（３１３、３１４）の深さや不純物濃度はどの半導体領域も同一となるが、幅は異なる構成（Ｗ１とＷ２）となる。このような構成において、光電変換素子２００ａにおいてある半導体基板の深さで半導体領域２１６に信号電荷が存在した場合には、隣接する複数の光電変換素子２００ｂ、２００ｃ、２００ｄ、２００ｅに対して信号電荷の混入量が異なってしまう。それは、信号電荷がランダムに移動するため、また、信号電荷が消滅する確率が一定であるため、信号電荷が隣接する光電変換素子へ混入する量がＰ型半導体領域の幅、つまり距離によって変化してしまうためである。よって、信号電荷は光電変換素子２００ａからの距離が大きい光電変換素子２００ｅに混入し難く、光電変換素子２００ａからの距離が小さい光電変換素子２００ｃに混入しやすい。一方、図１に示した光電変換装置においては、光電変換素子２００ａにおいて同じ半導体基板の深さで電荷が生じたとした場合、電荷はＰ型半導体領域２１３によって阻まれ光電変換素子２００ｃへ混入し難くなる。半導体基板の深い部分で生じた電荷だけでなく、半導体領域（３１３、３１４）からあふれる電荷などでも同様なばらつきが生じうる。よって、本実施形態のように、信号電荷に対して障壁となりうるＰ型半導体領域の幅が異なる場合には、Ｐ型半導体領域の深さを調節することにより、ポテンシャル障壁を等しくすることができ、光電変換素子間の電荷の移動を均一になるようにすることが可能となる。
【００２４】
本実施形態においては、活性領域は素子分離構造２１５によって規定されているが、素子分離構造２１５がなくＰ型の半導体領域２１３及び２１４が設けられている構造であってもよい。その場合に活性領域はＰ型の半導体領域２１３とＰ型の半導体領域２１６との境界によって規定される。この半導体領域の境界とは、不純物濃度プロファイルにおいて、Ｐ型半導体領域２１６の不純物濃度になった地点をいう。もし半導体領域２１６がＮ型であった場合には、不純物濃度プロファイルにおいてｎｅｔ濃度がゼロになる地点を言う。また、Ｐ型半導体領域の幅を、Ｐ型半導体領域を半導体基板の主表面２１７に投影した時の主表面２１７におけるＰ型半導体領域の長さとする。Ｐ型半導体領域の深さを、半導体基板の主表面２１７から半導体基板の深部へ向かう方向での、Ｐ型半導体領域の長さとする。ここで、Ｐ型半導体領域の深さとは、Ｐ型半導体領域の底面と半導体基板の主表面２１７との距離とも言える。
【００２５】
また、本実施形態においては、幅Ｗ１の領域に幅Ｗ１のＰ型半導体領域２１４と幅Ｗ２の領域に幅Ｗ２のＰ型半導体領域２１３とを設けている。しかし、幅Ｗ１の領域に、幅Ｗ１と異なる幅のＰ型半導体領域２１３等を設けてもよい。例えば、図１と同様の断面模式図を示した図６のように、幅Ｗ１の領域に、幅Ｗ１とは異なる任意の幅の複数のＰ型半導体領域６１４を設けてもよい。
【００２６】
また、図１に示したように素子分離領域２１０の半導体基板の主表面には、トランジスタなどの他の素子を構成する半導体領域（２０８、２０９）が配されていてもよい。
【００２７】
（第２の実施形態）
本実施形態はカラーの光電変換装置に関する。本実施形態では、第１の実施形態の構成に加えて、更に、入射光の波長に応じてＰ型半導体領域の深さを調節することが特徴である。具体的に図４を用いて説明する。図４は図１と対応した光電変換装置の断面模式図であり、同様な機能を有する構成については同一の符号を付し説明を省略する。
【００２８】
本実施形態の光電変換装置はカラーフィルタを有する。図４においては、カラーフィルタがベイヤー配列である場合について説明を行う。例えば、光電変換素子２００ａの上部には赤のカラーフィルタ（Ｒ）が設けられ、その他の光電変換素子２００ｂ、２００ｃ、２００ｄ、２００ｅの上部には緑のカラーフィルタ（Ｇ）が設けられている。以下、２００ａ（Ｒ）、２００ｂ（Ｇ）等と記す。ここで、光電変換素子２００ａ（Ｒ）に入射する光は、波長が長いため半導体基板の深部にまで到達し、半導体基板の深部において電荷を発生させる。また、光電変換素子２００ｂ（Ｇ）に入射する光は、光電変換素子２００ａ（Ｒ）に入射する光に比べて波長が短く、半導体基板の浅い部分において電荷を発生させる。そこで、本実施形態においては、図４（Ａ）に示したように、幅Ｗ２のＰ型半導体領域は、深さＤ２のＰ型半導体領域４１３と、深さＤ２よりも深い深さＤ３のＰ型半導体領域４１５とを有している。そして、深さＤ３のＰ型半導体領域４１５は光電変換素子２００ａ（Ｒ）に近接して設けられている。深さＤ２のＰ型半導体領域４１３は、光電変換素子２００ａ（Ｒ）に比べて光電変換素子２００ｂ（Ｇ）に近接して設けられている。幅Ｗ１のＰ型半導体領域４１４については、第１の実施形態のＰ型半導体領域２１４と同様である。このような構成によって、入射光の波長が異なる場合においても、信号電荷が隣接する光電変換素子へ混入する量を均一とすることが可能となる。
【００２９】
本実施形態においては、信号電荷に対して障壁となりうるＰ型半導体領域の深さの関係を、深さＤ３＞深さＤ２＞深さＤ１とした。ここで、Ｐ型半導体領域４１３の深さを第１の実施形態と同様に深さＤ２としたが、深いＰ型半導体領域４１５の深さをＤ２としＰ型半導体領域４１３の深さをＤ２とＤ１との間の深さにしてもよい。また、図４（Ｂ）に示す幅Ｗ１のＰ型半導体領域４１４についても、深さＤ１のみではなく、入射光の波長に応じて深さＤ１よりも深いＰ型半導体領域や、深さＤ２よりも浅く深さＤ１よりも深いＰ型半導体領域を形成してもよい。また、信号電荷に対して障壁となりうるＰ型半導体領域は、第１の実施形態の変形例（図６）のように複数の半導体領域によって構成されていてもよい。
【００３０】
（第３の実施形態）
本実施形態では、第１の実施形態とは異なる光電変換素子のレイアウトにおける形態を説明する。本実施形態では、信号電荷に対して障壁となりうるＰ型半導体領域の幅に応じて深さを変えるのは第１の実施形態と同様であるが、光電変換素子のレイアウトに応じてＰ型半導体領域の深さを調節する。具体的に図５を用いて説明する。図５は図１と同等な光電変換装置の断面模式図であり、同様な機能を有する構成については同一の符号を付し説明を省略する。
【００３１】
本実施形態では、平面レイアウトにおいて光電変換素子などがある基準（ここでは素子分離領域２１０）に対して対称となる、いわゆるミラー配置という配置になっている。図５（Ａ）に示した対応する断面模式図においては、光電変換素子２００ａと光電変換素子２００ｃとが素子分離領域２１０を間に挟んで対向し、浮遊拡散部２０４ａと浮遊拡散部２０４ｂとが素子分離領域２１０を間に挟んで対向して配されている。
【００３２】
このような配置においても、幅Ｗ２のＰ型半導体領域は、幅Ｗ１のＰ型半導体領域５１４よりも深く形成される。また、このような配置において、幅Ｗ２の複数のＰ型半導体領域は、光電変換素子２００ａとの距離が大きいＰ型半導体領域５１３と、光電変換素子２００ａとの距離が小さいＰ型半導体領域５１５とを含む。光電変換素子の活性領域には転送トランジスタが配されているためである。このＰ型半導体領域５１３およびＰ型半導体領域５１５は、隣接する光電変換素子の第１導電型の半導体領域２１２とＰ型半導体領域５１３、５１５との距離に応じて、それぞれ深さが異なる。具体的には、図５（Ａ）において、光電変換素子との距離が近いＰ型半導体領域５１５は、光電変換素子との距離が大きいＰ型半導体領域５１３の深さＤ２よりも、深いＤ４まで配置されている。このような図５（Ａ）において、光電変換素子２００ａと光電変換素子２００ｃの間の距離は、光電変換素子２００ａと光電変換素子２００ｂの間の距離よりも短い。よって、光電変換素子２００ａと光電変換素子２００ｃとの間には深さＤ４のＰ型半導体領域５１５を設け、光電変換素子２００ａと光電変換素子２００ｂとの間には深さＤ４よりも浅い、深さＤ２のＰ型半導体領域５１３を設ける。このようにＰ型半導体領域の深さを調節することで、光電変換素子２００ａから光電変換素子２００ｃへ混入する電荷の量と、光電変換素子２００ａから光電変換素子２００ｂへ混入する電荷の量とを均一近づけることが可能となる。なお、光電変換素子２００ａと光電変換素子２００ｃの間の距離とは第１導電型の半導体領域（２１２ａと２１２ｃ）の間の距離とも言える。また、光電変換素子２００ａと光電変換素子２００ｂの間の距離とは第１導電型の半導体領域（２１２ａと２１２ｂ）の間の距離とも言える。
【００３３】
本実施形態においては、信号電荷に対して障壁となりうるＰ型半導体領域の深さの関係を、深さＤ４＞Ｄ２＞Ｄ１とした。この深さ関係については、第２の実施形態と同様に、任意である。また、図５（Ｂ）に示す幅Ｗ１のＰ型半導体領域５１４についても、第２の実施形態と同様に変更可能である。また、信号電荷に対して障壁となりうるＰ型半導体領域は、第１の実施形態の変形例（図６）のように複数の半導体領域によって構成されていてもよい。
【００３４】
（第４の実施形態）
本実施形態の光電変換装置について、図７を用いて説明する。本実施形態では、ポテンシャルバリアを等しくする方法として、ポテンシャルバリアを構成する半導体領域の不純物濃度を変えている。図７は図１と同様な図２（Ｂ）のＡＢ線およびＣＤ線における断面模式図である。図１と対応する構成については、同一の符号を付し説明を省略する。
【００３５】
図７に示す本実施形態の光電変換装置においては、光電変換素子２００ａと光電変換素子２００ｅとの間の幅Ｗ１の第１の素子分離領域に、幅Ｗ１、不純物濃度Ｃ１を有するＰ型半導体領域２１４が配されている。そして、光電変換素子２００ａと光電変換素子２００ｃとの間の幅Ｗ２の第２の素子分離領域に、幅Ｗ２、不純物濃度Ｃ１よりも高い不純物濃度Ｃ２を有するＰ型半導体領域２１３が配されている。その不純物濃度の関係はＣ２＞Ｃ１であり、Ｐ型半導体領域２１３および２１４の深さは同一（Ｄ１）である。このような幅と不純物濃度の関係のＰ型半導体領域を有することで、光電変換素子２００に隣接する各ポテンシャルバリアの差が減少する。そして、光電変換素子２００で生じた電荷が隣接する光電変換素子へ混入する電荷の量のばらつきを低減することが可能となる。なお、不純物濃度Ｃ１およびＣ２はそれぞれ半導体領域２１４と半導体領域２１３のピーク濃度の値を示している。
【００３６】
Ｐ型半導体領域２１３および２１４は、以下の方法で形成される。半導体基板に素子分離を形成した後に、まず、半導体基板上のＰ型半導体領域２１４を形成すべき領域に開口を有するフォトレジスト等の第１のマスクを設け、第１のドーズ量でイオン注入を用いることによって形成する。その後、半導体基板上のＰ型半導体領域２１３を形成すべき領域に開口を有する第２のマスクを設け、第２のドーズ量でイオン注入を行うことによって形成する。第１のドーズ量でのイオン注入と第２のドーズ量でのイオン注入において、イオン注入エネルギーは、例えば等しい任意のエネルギーである。このように、幅と不純物濃度が異なるＰ型半導体領域を別の工程によって形成すればよい。Ｐ型半導体領域２１３及び２１４を形成する順番については任意である。また、まずＰ型半導体領域２１３および２１４を同一条件で形成しておき、高い不純物濃度を有するＰ型半導体領域２１３を形成する部分に更にイオン注入を行う方法も可能である。
【００３７】
本実施形態においては、信号電荷に対して障壁となりうるＰ型半導体領域の幅が異なる場合には、Ｐ型半導体領域の不純物濃度を調節することにより、光電変換素子間の電荷の移動のばらつきを均一にすることが可能となる。
【００３８】
なお、本実施形態においては、幅Ｗ１の領域に幅Ｗ１のＰ型半導体領域２１４と幅Ｗ２の領域に幅Ｗ２のＰ型半導体領域２１３とを設けている。しかし、幅Ｗ１の領域に幅Ｗ１とは異なる幅のＰ型半導体領域２１４等を設けてもよい。例えば、図７と同様の断面模式図を示した図１０のように、幅Ｗ１の領域に、幅Ｗ１とは異なる任意の幅の複数のＰ型半導体領域６１４を設けてもよい。
【００３９】
（第５の実施形態）
本実施形態はカラーの光電変換装置に関する。本実施形態では、第４の実施形態の構成に加えて、更に、入射光の波長に応じてＰ型半導体領域の不純物濃度を調節することが特徴である。具体的に図８を用いて説明する。図８は図７と対応した光電変換装置の断面模式図であり、同様な機能を有する構成については同一の符号を付し説明を省略する。
【００４０】
本実施形態の光電変換装置はカラーフィルタを有する。図８においては、カラーフィルタがベイヤー配列である場合について説明を行う。例えば、光電変換素子２００ａの上部には赤のカラーフィルタ（Ｒ）が設けられ、その他の光電変換素子２００ｂ、２００ｃ、２００ｄ、２００ｅの上部には緑のカラーフィルタ（Ｇ）が設けられている。以下、２００ａ（Ｒ）、２００ｂ（Ｇ）等と記す。ここで、光電変換素子２００ａ（Ｒ）に入射する光は、波長が長いため半導体基板の深部にまで到達し、半導体基板の深部において電荷を発生させる。また、光電変換素子２００ｂ（Ｇ）に入射する光は、光電変換素子２００ａ（Ｒ）に入射する光に比べて波長が短く、半導体基板の浅い部分において電荷を発生させる。そこで、本実施形態においては、図８（Ａ）に示したように、幅Ｗ２のＰ型半導体領域は、不純物濃度Ｃ２のＰ型半導体領域４１３と、不純物濃度Ｃ２よりも高い不純物濃度Ｃ３のＰ型半導体領域４１５とを有している。そして、高い不純物濃度Ｃ３のＰ型半導体領域４１５は光電変換素子２００ａ（Ｒ）に近接して設けられている。不純物濃度Ｃ２のＰ型半導体領域４１３は、光電変換素子２００ａ（Ｒ）に比べて光電変換素子２００ｂ（Ｇ）に近接して設けられている。幅Ｗ１のＰ型半導体領域４１４については、第４の実施形態のＰ型半導体領域２１４と同様である。このような構成によって、入射光の波長が異なる場合においても、信号電荷が隣接する光電変換素子へ混入する量の均一化をはかることが可能となる。
【００４１】
本実施形態における信号電荷に対して障壁となりうるＰ型半導体領域の不純物濃度の関係は、Ｃ３＞Ｃ２＞Ｃ１とした。ここで、Ｐ型半導体領域４１３の不純物濃度を第１の実施形態と同様にＣ２としたが、不純物濃度の高いＰ型半導体領域４１５の不純物濃度をＣ２とし、Ｐ型半導体領域４１３の不純物濃度をＣ２とＣ１との間の値にしてもよい。また、図８（Ｂ）に示す幅Ｗ１のＰ型半導体領域４１４についても、不純物濃度Ｃ１のみではなく、入射光の波長に応じて不純物濃度Ｃ１よりも高い不純物濃度のＰ型半導体領域や、低い不純物濃度のＰ型半導体領域を形成してもよい。また、信号電荷に対して障壁となりうるＰ型半導体領域は、第４の実施形態の変形例（図１０）のように複数の半導体領域によって構成されていてもよい。
【００４２】
（第６の実施形態）
本実施形態では、第４の実施形態とは異なる光電変換素子のレイアウトにおける形態を説明する。本実施形態では、信号電荷に対して障壁となりうるＰ型半導体領域の幅に応じて不純物濃度を変えるのは第４の実施形態と同様であり、光電変換素子のレイアウトに応じてＰ型半導体領域の不純物濃度を調節することが特徴である。具体的に図９を用いて説明する。図９は図７と同等な光電変換装置の断面模式図であり、同様な機能を有する構成については同一の符号を付し説明を省略する。
【００４３】
本実施形態では、平面レイアウトにおいて光電変換素子などがある基準（ここでは素子分離領域２１０）に対して対称となる、いわゆるミラー配列という配置になっている。具体的には、図９（Ａ）に示したように、光電変換素子２００ａと光電変換素子２００ｃとが素子分離領域２１０を間に挟んで対向して配されている。また、浮遊拡散部２０４ａと浮遊拡散部２０４ｂとが素子分離領域２１０を間に挟んで対向して配されている。
【００４４】
このような配置において、幅Ｗ２のＰ型半導体領域は、幅Ｗ１のＰ型半導体領域５１４よりも高い不純物濃度を有する。また、このような配置において、幅Ｗ２の複数のＰ型半導体領域は、光電変換素子２００ａとの距離が大きいＰ型半導体領域５１３と、光電変換素子２００ａとの距離が小さいＰ型半導体領域５１５とを含む。光電変換素子の活性領域には転送トランジスタが配されているためである。このＰ型半導体領域５１３およびＰ型半導体領域５１５は、隣接する光電変換素子の第１導電型の半導体領域２１２とＰ型半導体領域５１３、５１５との距離に応じて、それぞれ不純物濃度が異なる。具体的には、図９（Ａ）において、光電変換素子との距離が近いＰ型半導体領域５１５は、光電変換素子との距離が大きいＰ型半導体領域５１３の不純物濃度Ｃ２よりも、高い不純物濃度Ｃ４を有する。光電変換素子同士の距離について着目した場合には、光電変換素子２００ａと光電変換素子２００ｃの間の距離は、光電変換素子２００ａと光電変換素子２００ｂの間の距離よりも短い。よって、光電変換素子２００ａと光電変換素子２００ｃとの間には不純物濃度Ｃ４のＰ型半導体領域５１５を設け、光電変換素子２００ａと光電変換素子２００ｂとの間には不純物濃度Ｃ４よりも低い、不純物濃度Ｃ２のＰ型半導体領域５１３を設ける。このようにＰ型半導体領域の不純物濃度を調節することで、光電変換素子２００ａから光電変換素子２００ｃへ混入する電荷の量と、光電変換素子２００ａから光電変換素子２００ｂへ混入する電荷の量とを均一に近づけることが可能となる。なお、光電変換素子２００ａと光電変換素子２００ｃの間の距離とは第１導電型の半導体領域（２１２ａと２１２ｃ）の間の距離とも言える。また、光電変換素子２００ａと光電変換素子２００ｂの間の距離とは第１導電型の半導体領域（２１２ａと２１２ｂ）の間の距離とも言える。
【００４５】
本実施形態においては、信号電荷に対して障壁となりうるＰ型半導体領域の不純物濃度の関係を、不純物濃度Ｃ４＞Ｃ２＞Ｃ１とした。この不純物濃度関係については、第５の実施形態と同様に、任意である。また、図９（Ｂ）に示す幅Ｗ１のＰ型半導体領域５１４についても、第２の実施形態と同様に変更可能である。また、信号電荷に対して障壁となりうるＰ型半導体領域は、第４の実施形態の変形例（図１０）のように複数の半導体領域によって構成されていてもよい。
【００４６】
（第７の実施形態）
本実施形態の光電変換装置は、第１の実施形態の構成と第４の実施形態とを組み合わせた構成を有する。Ｐ型半導体領域の幅に応じて深さと濃度とを変えることが特徴である。具体的に図１１を用いて説明する。図１１は図１等と対応した光電変換装置の断面模式図であり、同様な機能を有する構成については同一の符号を付し説明を省略する。
【００４７】
本実施形態においては、第１の実施形態と同様に、幅Ｗ１で深さがＤ１のＰ型半導体領域７１４を有する。また、幅Ｗ２で深さがＤ２のＰ型半導体領域７１３を有する。ここで、更に、第４の実施形態のようにＰ型半導体領域７１３の不純物濃度を、Ｐ型半導体領域７１４の不純物濃度Ｃ１よりも高い、不純物濃度Ｃ２としている。不純物濃度を異ならせるためには、幅Ｗ１と幅Ｗ２のＰ型半導体を別工程で形成する際に、不純物イオンのイオン注入量を変えればよい。このような構成によって、深さだけでなく不純物濃度によって信号電荷が隣接する光電変換素子へ混入する量のばらつきを低減することが可能となる。つまり、Ｐ型半導体領域の幅が異なる場合に、Ｐ型半導体領域の深さと不純物濃度とを調整することによって、信号電荷の隣接画素への混入のばらつきを低減することが可能となる。
【００４８】
（撮像システムへの応用）
本実施形態では、第１の実施形態から第７の実施形態までで説明してきた光電変換装置を撮像システムに適用した場合について、図１２を用いて説明する。撮像システムとは、デジタルスチルカメラやデジタルビデオカメラや携帯電話用デジタルカメラである。
【００４９】
図１２はデジタルスチルカメラの構成図である。被写体の光学像は、レンズ８０２等を含む光学系によって光電変換装置８０４の撮像面に結像される。レンズ８０２の外側には、レンズ８０２のプロテクト機能とメインスイッチを兼ねるバリア８０１が設けられうる。レンズ８０２には、それから出射される光の光量を調節するための絞り８０３が設けられうる。光電変換装置８０４から複数チャンネルで出力される撮像信号は、撮像信号処理回路８０５によって、各種の補正、クランプ等の処理が施される。撮像信号処理回路８０５から複数チャンネルで出力される撮像信号は、Ａ／Ｄ変換器８０６でアナログ−ディジタル変換される。Ａ／Ｄ変換器８０６から出力される画像データは、信号処理部（画像処理部）８０７によって各種の補正、データ圧縮などがなされる。光電変換装置８０４、撮像信号処理回路８０５、Ａ／Ｄ変換器８０６および信号処理部８０７は、タイミング発生部８０８が発生するタイミング信号にしたがって動作する。各ブロックは、全体制御・演算部８０９によって制御される。その他、画像データを一時的に記憶するためのメモリ部８１０、記録媒体への画像の記録又は読み出しのための記録媒体制御インターフェース部８１１を備える。記録媒体８１２は、半導体メモリ等を含んで構成され、着脱が可能である。さらに、外部コンピュータ等と通信するための外部インターフェース（Ｉ／Ｆ）部８１３を備えてもよい。ここで、８０５から８０８は、光電変換装置８０４と同一チップ上に形成されてもよい。
【００５０】
次に、図１２の動作について説明する。バリア８０１のオープンに応じて、メイン電源、コントロール系の電源、Ａ／Ｄ変換器８０６等の撮像系回路の電源が順にオンする。その後、露光量を制御するために、全体制御・演算部８０９が絞り８０３を開放にする。光電変換装置８０４から出力された信号は、撮像信号処理回路８０５をスルーしてＡ／Ｄ変換器８０６へ提供される。Ａ／Ｄ変換器８０６は、その信号をＡ／Ｄ変換して信号処理部８０７に出力する。信号処理部８０７は、そのデータを処理して全体制御・演算部８０９に提供し、全体制御・演算部８０９において露出量を決定する演算を行う。全体制御・演算部８０９は、決定した露出量に基づいて絞りを制御する。そして、全体制御・演算部８０９は、光電変換装置８０４から出力され信号処理部８０７で処理された信号にから高周波成分を取り出して、高周波成分に基づいて被写体までの距離を演算する。その後、レンズ８０２を駆動して、合焦か否かを判断する。合焦していないと判断したときは、再びレンズ８０２を駆動し、距離を演算する。合焦が確認された後に本露光が始まる。露光が終了すると、光電変換装置８０４から出力された撮像信号は、撮像信号処理回路８０５において補正等がされ、Ａ／Ｄ変換器８０６でＡ／Ｄ変換され、信号処理部８０７で処理される。信号処理部８０７で処理された画像データは、全体制御・演算部８０９によりメモリ部８１０に蓄積される。その後、メモリ部８１０に蓄積された画像データは、全体制御・演算部８０９の制御により記録媒体制御Ｉ／Ｆ部を介して記録媒体８１２に記録される。また、画像データは、外部Ｉ／Ｆ部８１３を通してコンピュータ等に提供されて処理される。
【００５１】
このようにして、本発明の光電変換装置は撮像システムに適用される。本発明の光電変換装置を用いることによって、画素間での信号電荷の混入量が均一化されるため、偏りがあった場合に比べて信号処理回路での画像処理が容易となる。よって、撮像システムの信号処理部などの構成を簡易なものにすることが可能となる。
【００５２】
本発明の実施形態においては、Ｐ型半導体領域の深さや濃度を調節した構成を説明したが、つまり、第１の半導体領域が形成するポテンシャルバリアと第２の半導体領域が形成するポテンシャルバリアの差が小さく、好ましくは無くなるような構成であればよい。つまり、第１の素子分離領域におけるＰ型半導体領域を形成する不純物の量と第２の素子分離領域におけるＰ型半導体領域を形成する不純物の量とが等しくなるような構成であればよい。
【００５３】
また、本発明は各実施形態に限定されるものではなく、適宜変更可能である。例えば、電荷の極性、半導体領域の極性およびトランジスタの極性やレイアウトについても、適宜変更可能である。例えば、第１の半導体領域および第２の半導体領域とは複数のイオン注入によって形成された複数の半導体領域から構成されていてもよい。
【００５４】
また、各実施形態の構成は適宜組み合わせることが可能である。
【符号の説明】
【００５５】
１００  光電変換素子
１０１  転送ＭＯＳトランジスタ
１０２  リセットＭＯＳトランジスタ
１０３  増幅ＭＯＳトランジスタ
１０４  浮遊拡散部
１０５  選択ＭＯＳトランジスタ
１０６  出力線
２００  光電変換素子
２０１  転送ＭＯＳトランジスタのゲート電極
２０２  リセットＭＯＳトランジスタのゲート電極
２０３  増幅ＭＯＳトランジスタのゲート電極
２０４  浮遊拡散部
２０５  選択ＭＯＳトランジスタのゲート電極
２０６  増幅ＭＯＳトランジスタのソース領域
２０７  増幅ＭＯＳトランジスタのドレイン領域
２０８  選択ＭＯＳトランジスタのソース領域
２０９  半導体領域や半導体基板に電圧を供給するための半導体領域
２１０  素子分離領域
【図１】
2010239117.tif 000003
【図２】
2010239117.tif 000004
【図３】
2010239117.tif 000005
【図４】
2010239117.tif 000006
【図５】
2010239117.tif 000007
【図６】
2010239117.tif 000008
【図７】
2010239117.tif 000009
【図８】
2010239117.tif 000010
【図９】
2010239117.tif 000011
【図１０】
2010239117.tif 000012
【図１１】
2010239117.tif 000013
【図１２】
2010239117.tif 000014