(57)【要約】【課題】安定したバイアス電流を得ると共に十分な電源電圧余裕を確保する。【解決手段】ゲートに入力された入力信号を反転増幅してドレインから出力する第１のトランジスタを有する増幅部と、前記第１のトランジスタと、ドレインが前記第１のトランジスタのソースに接続され、ソースが基準電位点に接続されて前記第１のトランジスタにバイアス電流を供給する第２のトランジスタと、ゲートが前記第１のトランジスタのゲートに直流的に接続される第３のトランジスタ、ゲートが前記第２のトランジスタのゲートに接続される第４のトランジスタ及び電流源とによって構成されて、前記電流源に流れる電流に基づいて前記バイアス電流を制御するカスコード電流源と、前記第１のトランジスタのドレインと前記第１及び第３のトランジスタのゲートとを交流的に遮断すると共に直流的に接続する抵抗素子とを具備したことを特徴とする。【選択図】図１
2010239481.tif 000002
【特許請求の範囲】
【請求項１】
ゲートに入力された入力信号を反転増幅してドレインから出力する第１のトランジスタを有する増幅部と、
前記第１のトランジスタと、ドレインが前記第１のトランジスタのソースに接続され、ソースが基準電位点に接続されて前記第１のトランジスタにバイアス電流を供給する第２のトランジスタと、ゲートが前記第１のトランジスタのゲートに直流的に接続される第３のトランジスタ、ゲートが前記第２のトランジスタのゲートに接続される第４のトランジスタ及び電流源とによって構成されて、前記電流源に流れる電流に基づいて前記バイアス電流を制御するカスコード電流源と、
前記第１のトランジスタのドレインと前記第１及び第３のトランジスタのゲートとを交流的に遮断すると共に直流的に接続する抵抗素子と
を具備したことを特徴とする半導体集積回路装置。
【請求項２】
ゲートに入力された入力信号を反転増幅してドレインから出力する第１のトランジスタを有する増幅部と、
ドレインが前記第１のトランジスタのソースに接続され、ソースが基準電位点に接続されて前記第１のトランジスタにバイアス電流を供給する第２のトランジスタと、
前記第１及び第２のトランジスタと夫々同一特性の第５及び第６のトランジスタと、ゲートが前記第５のトランジスタのゲートに接続される第７のトランジスタ、ゲートが前記第６のトランジスタのゲートに接続される第８のトランジスタ及び電流源とによって構成されて、前記電流源に流れる電流に基づいて前記バイアス電流を制御するカスコード電流源と、
を具備したことを特徴とする半導体集積回路装置。
【請求項３】
電源端子と前記第１のトランジスタのドレインとの間に接続された負荷回路を具備したことを特徴とする請求項１又は２に記載の半導体集積回路装置。
【請求項４】
ゲートに前記入力信号が入力されソースが電源端子に接続されドレインが前記第１のトランジスタのドレインに接続される第９のトランジスタを具備したことを特徴とする請求項１又は２に記載の半導体集積回路装置。
【請求項５】
ソースが前記第１のトランジスタのソースに共通接続されて前記第１のトランジスタと差動対を構成する第１０のトランジスタを具備したことを特徴とする請求項１又は２に記載の半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、反転増幅器に好適な半導体集積回路装置に関する。
【背景技術】
【０００２】
従来、アナログ回路内には反転増幅器が多く用いられている。例えば、無線送受信機においては、局部発振バッファ回路や電流電圧変換回路等の回路ブロックに反転増幅器が使用され、使用頻度も高い。
【０００３】
このような反転増幅器の一例として、特許文献１においては、定電圧で安定した増幅作用を行うＣＭＯＳ型の反転増幅器が開示されている。特許文献１の反転増幅器は、単相の増幅回路である。このため、特許文献１の発明では、同相ノイズの影響を受けやすく、出力振幅が小さくなったり、同相成分で発振してしまう等の欠点がある。
【０００４】
そこで、反転増幅器として、電流源を用いた差動増幅回路が採用されることがある。このような反転増幅器は、差動構成の一対のトランジスタの共通ソースが電流源に接続され、電流源によってバイアス電流が供給されるようになっている。
【０００５】
このようなバイアス電流を供給する電流源として理想的な電流源は、出力インピーダンスが無限大であり、出力電圧に拘わらず一定の電流を供給可能な電流源である。実際の電流源は、例えば、トランジスタによって構成され、ゲート電圧を制御することで得たドレイン電流をバイアス電流としている。しかしながら、トランジスタは、微細化によるチャネル長変調効果の影響から、出力インピーダンスが低下し、出力電圧の上昇に伴ってドレイン電流も増加して、理想的な電流源を構成することができない。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−６０６０６公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、安定したバイアス電流を得ることができる半導体集積回路装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一態様の半導体集積回路装置は、ゲートに入力された入力信号を反転増幅してドレインから出力する第１のトランジスタを有する増幅部と、前記第１のトランジスタと、ドレインが前記第１のトランジスタのソースに接続され、ソースが基準電位点に接続されて前記第１のトランジスタにバイアス電流を供給する第２のトランジスタと、ゲートが前記第１のトランジスタのゲートに直流的に接続される第３のトランジスタ、ゲートが前記第２のトランジスタのゲートに接続される第４のトランジスタ及び電流源とによって構成されて、前記電流源に流れる電流に基づいて前記バイアス電流を制御するカスコード電流源と、前記第１のトランジスタのドレインと前記第１及び第３のトランジスタのゲートとを交流的に遮断すると共に直流的に接続する抵抗素子とを具備したことを特徴とする。
【発明の効果】
【０００９】
本発明によれば、安定したバイアス電流を得ることができるという効果を有する。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１の実施の形態に係る半導体集積回路装置を示す回路図。
【図２】一般的な反転増幅器を示す回路図。
【図３】電流源１２として、出力インピーダンスが高いカスコード電流源を採用した場合の回路構成を示す回路図。
【図４】図１の反転増幅器１０の直流的な構成を示す回路図。
【図５】図２及び図３の反転増幅器２０の直流的な構成を示す回路図。
【図６】第１の実施の形態の変形例を示す回路図。
【図７】本発明の第２の実施の形態を示す回路図。
【図８】第２の実施の形態の変形例を示す回路図。
【発明を実施するための形態】
【００１１】
以下、図面を参照して本発明の実施の形態について詳細に説明する。
【００１２】
（第１の実施の形態）
図１は本発明の第１の実施の形態に係る半導体集積回路装置を示す回路図である。
【００１３】
図１の半導体集積回路装置は反転増幅器を構成する。反転増幅器等の電流源として、その特性を向上させるためにカスコード電流源を用いることが考えられる。カスコード電流源は、反転増幅器を構成する差動構成の一対のトランジスタの共通ソースと基準電位点との間にカスコード接続された２つのトランジスタによって構成することができる。この構成の電流源は、１個のトランジスタを用いた電流源よりも、カスコード接続されたトランジスタの分だけ、出力インピーダンスが高くなる。これにより、カスコード電流源は、電流源としての特性が高いという利点がある。
【００１４】
ところで、反転増幅器の直流特性の設計には、最低許容電圧（オーバードライブ電圧）を考慮する必要がある。オーバードライブ電圧は、ゲートソース間電圧Ｖｇｓとトランジスタをオンにする閾値電圧Ｖｔｈとの差によって表され、トランジスタをオンにするためのゲートソース間電圧Ｖｇｓが閾値電圧Ｖｔｈに対してどれくらい余裕があるかを示す指標である。トランジスタを飽和領域で動作させるためには、ドレインソース間電圧Ｖｄｓは、オーバードライブ電圧Ｖｏｄよりも大きな値にする必要がある。
【００１５】
１個のトランジスタを用いた電流源の場合には、このトランジスタのドレインには、ソースを基準として最低でもＶｏｄだけ電圧を印加する必要がある。これに対し、カスコード電流源では、カスコード接続されたトランジスタのドレインには、基準電位点に接続されたトランジスタのソースを基準として、最低でも２Ｖｏｄだけ電圧を印加する必要がある。つまり、差動構成の一対のトランジスタの共通ソースに印加すべき最低電圧が、Ｖｏｄから２Ｖｏｄに上昇したことになる。
【００１６】
しかし、近年、ＣＭＯＳプロセス技術の発展に伴い電源電圧の低電圧化が進んでおり、後述するように、カスコード電流源では入出力電圧範囲にも影響を与える電源電圧余裕が著しく小さくなってしまうという問題がある。また、カスコード電流源では、カスコード接続されたトランジスタにバイアス電圧を印加するためのバイアス回路を別途用意する必要があり、回路面積及び消費電力が増大するという問題もある。
【００１７】
図１の反転増幅器１０について説明する前に、先ず、図２に示す一般的な反転増幅器２０について説明する。
【００１８】
図２において、入力端子ＩｎＰには正相入力信号が入力され、入力端子ＩｎＮには逆相入力信号が入力される。入力端子ＩｎＰに入力される正相入力信号はコンデンサＣ１を介してＮＭＯＳトランジスタＭ１のゲート及びＰＭＯＳトランジスタＭ２のゲートに供給される。また、入力端子ＩｎＮに入力される逆相入力信号はコンデンサＣ２を介してＮＭＯＳトランジスタＭ３のゲート及びＰＭＯＳトランジスタＭ４のゲートに供給される。 
反転増幅を行うトランジスタＭ１，Ｍ２のドレインは共通接続される。トランジスタＭ２のソースは電源端子に接続され、トランジスタＭ１のソースは電流源１２を介して基準電位点に接続される。また、反転増幅を行うトランジスタＭ３，Ｍ４のドレインは共通接続される。トランジスタＭ４のソースは電源端子に接続され、トランジスタＭ３のソースは電流源１２を介して基準電位点に接続される。トランジスタＭ１，Ｍ２とトランジスタＭ３，Ｍ４とによって反転差動増幅回路が構成される。
【００１９】
トランジスタＭ１，Ｍ２の共通のゲートと共通のドレインとの間には抵抗Ｒ１が接続されており、共通ドレインは出力端子ＯｕｔＮに接続されている。また、トランジスタＭ３，Ｍ４の共通のゲートと共通のドレインとの間には抵抗Ｒ２が接続されており、共通ドレインは出力端子ＯｕｔＰに接続されている。正相及び逆相入力信号は増幅されて、出力端子ＯｕｔＰから正相出力信号が出力され、出力端子ＯｕｔＮから逆相出力信号が出力される。
【００２０】
図３は電流源１２として、出力インピーダンスが高いカスコード電流源を採用した場合の回路構成を示す回路図である。図３はカスコード電流源を構成するバイアス生成部２１及びカスコード部２２のみを示している。
【００２１】
カスコード部２２は、カスコード接続されたトランジスタＭ５，Ｍ８によって構成される。トランジスタＭ８のドレインは、差動対を成す１対のトランジスタＭ１，Ｍ３の共通ソース（Ｘ’点）（図２）に接続され、ソースはトランジスタＭ５のドレインに接続される。トランジスタＭ５のソースは基準電位点に接続される。
【００２２】
トランジスタＭ５のゲートはバイアス生成部２１を構成するトランジスタＭ６のゲートに共通接続される。バイアス生成部２１は、電流源１１、バイアス回路１３及びトランジスタＭ６，Ｍ７によって構成されている。トランジスタＭ７は、ドレインが電流源１１に接続され、ソースがトランジスタＭ６のドレインに接続される。トランジスタＭ６のソースは基準電位点に接続される。
【００２３】
トランジスタＭ６，Ｍ５のゲートに同一ゲート電圧が印加されることによって、電流源１１に流れる電流に基づくミラー電流がトランジスタＭ５に流れる。カスコード接続されたトランジスタＭ８は、カスコード部２２の出力インピーダンスを高くするために挿入される。
【００２４】
しかしながら、上述したように、トランジスタＭ５，Ｍ８の各ドレインソース間電圧をオーバードライブ電圧Ｖｏｄ以上にする必要があることから、図３の回路ではＸ’点を２Ｖｏｄ以上の電圧にする必要がある。従って、図２の反転増幅器２０においては、出力インピーダンスが高いカスコード電流源を採用すると電源電圧余裕が小さくなってしまう。また、図３のトランジスタＭ５は、電流源１１からの電流によってバイアスされて駆動される。一方、トランジスタＭ８を駆動するためには、ゲートに２Ｖｏｄ＋Ｖｔｈ以上の電圧を与えるバイアス回路１３が別途必要となる。
【００２５】
本実施の形態における反転増幅器１０は、図１に示すように、反転増幅を行うトランジスタＭ１，Ｍ２及びトランジスタＭ３，Ｍ４の差動構成である。入力端子ＩｎＰには正相入力信号が入力され、入力端子ＩｎＮには逆相入力信号が入力される。入力端子ＩｎＰはコンデンサＣ１を介してトランジスタＭ１，Ｍ２のゲートに接続される。また、入力端子ＩｎＮは、コンデンサＣ２を介してトランジスタＭ３，Ｍ４のゲートに接続される。コンデンサＣ１，Ｃ２は直流分を阻止するフィルタとして機能する。
【００２６】
トランジスタＭ１，Ｍ２の共通のゲートと共通のドレインとの間には抵抗Ｒ１が接続されており、トランジスタＭ３，Ｍ４の共通のゲートと共通のドレインとの間には抵抗Ｒ２が接続されている。トランジスタＭ１，Ｍ２の共通ドレインは出力端子ＯｕｔＮとして機能し、トランジスタＭ３，Ｍ４の共通ドレインは出力端子ＯｕｔＰとしても機能する。トランジスタＭ１，Ｍ２の共通ドレインとトランジスタＭ３，Ｍ４の共通ドレインとの間には抵抗Ｒ３，Ｒ４が直列に接続されている。
【００２７】
抵抗Ｒ１〜Ｒ４には、図示しない寄生容量が接続されており、抵抗Ｒ１〜Ｒ４は交流を阻止するフィルタとして機能する。また、抵抗Ｒ１〜Ｒ４は、直流電流が流れない経路に設けられており、直流分を減衰させることなく伝達することができる。
【００２８】
トランジスタＭ１，Ｍ３の共通ソースと基準電位点との間には、電流源を構成するトランジスタＭ５が接続されている。トランジスタＭ５はドレインがトランジスタＭ１，Ｍ３の共通ソース（Ｘ点）に接続され、ソースが基準電位点に接続され、ゲートはトランジスタＭ６に接続される。
【００２９】
本実施の形態においては、トランジスタＭ５，Ｍ１，Ｍ３によってカスコード電流源のカスコード部が構成される。
【００３０】
トランジスタＭ７は、ドレインが電流源１１に接続され、ソースがトランジスタＭ６のドレインに接続される。トランジスタＭ６のソースは基準電位点に接続され、ゲートは、トランジスタＭ５のゲート及びトランジスタＭ７のドレインに接続される。また、トランジスタＭ７のゲートは、抵抗Ｒ３，Ｒ４の接続点に接続される。トランジスタＭ６，Ｍ５のゲートに同一ゲート電圧が印加されることによって、電流源１１に流れる電流に基づくミラー電流がトランジスタＭ５に流れる。
【００３１】
次にこのように構成された反転増幅回器の作用について図４及び図５を参照して説明する。
【００３２】
図４は図１の反転増幅器１０の直流的な構成を示す回路である。なお、図４では差動構成を省略して示している。また、図５は図２及び図３の反転増幅器２０の直流的な構成を示す回路である。なお、図５においても差動構成を省略して示している。
【００３３】
図５に示すように、差動増幅器２０は、バイアス生成部２１、カスコード部２２及びアンプ部２３によって構成される。上述したように、カスコード部２２のトランジスタＭ５のゲート（Ｚ’点）は、バイアス電圧Ｖｏｄ＋Ｖｔｈが印加される。トランジスタＭ８のドレイン（Ｘ’点）は、２Ｖｏｄ以上の電圧を印加する必要があり、トランジスタＭ８のゲート（Ｙ’点）には２Ｖｏｄ＋Ｖｔｈの電圧を印加する必要がある。このため、差動増幅器２０ではバイアス生成回路１３によってバイアス電圧２Ｖｏｄ＋Ｖｔｈを生成している。
【００３４】
一方、図４に示すように、差動増幅器１０は、バイアス生成部３０、カスコード部４０及びアンプ部５０によって構成される。本実施の形態においては、トランジスタＭ１は、カスコード部４０とアンプ部５０において共用されている。即ち、カスコード部４０はトランジスタＭ５及びトランジスタＭ１によって構成され、アンプ部５０はトランジスタＭ１及びトランジスタＭ２によって構成される。
【００３５】
カスコード電流源３０は、カスコード部４０を構成するトランジスタＭ１，Ｍ５と、トランジスタＭ６，Ｍ７及び電流源１１によって構成される。電流源１１からの電流がトランジスタＭ６，Ｍ７に流れることによって、トランジスタＭ５，Ｍ６の共通ゲートには、バイアス電圧Ｖｏｄ＋Ｖｔｈが供給される。トランジスタＭ５のオーバードライブ電圧がＶｏｄであるので、トランジスタＭ１はゲートにバイアス電圧２Ｖｏｄ＋Ｖｔｈが印加されることによって動作する。トランジスタＭ１のゲートは、トランジスタＭ１のドレイン及びトランジスタＭ７，Ｍ２のゲートに接続されており、トランジスタＭ１のゲートは自己バイアスされる。また、トランジスタＭ１のドレインには、２Ｖｏｄ＋Ｖｔｈが印加されることになり、トランジスタＭ１は、ドレインソース間にオーバードライブ電圧以上の電圧が流れて飽和領域で動作する。
【００３６】
こうして、カスコード電流源３０は、トランジスタＭ５，Ｍ６及びトランジスタＭ１，Ｍ７にバイアス電圧が供給されて動作し、電流源１１に流れる電流に応じたミラー電流がトランジスタＭ１，Ｍ５に流れる。また、カスコード電流源３０は、ミラー電流を流すトランジスタＭ５，Ｍ１がカスコード接続されて出力インピーダンスが高く、電流源としての特性に優れており、安定したバイアス電流を流すことができる。
【００３７】
一方、アンプ部５０は、図５のアンプ部２３と同様の構成であり、入力信号を反転増幅することができる。そして、トランジスタＭ１のソース点、即ちアンプ部５０の最低電位点であるＸ点は、トランジスタＭ５のドレインに相当し、その電位はオーバードライブ電圧Ｖｏｄである。従って、Ｘ点の電圧は、図５のアンプ部２３の最低電位点Ｘ’点における最低電位（２Ｖｏｄ）よりも低い電圧となる。これにより、電源電圧が低電圧化されている場合でも、十分な電源電圧余裕及び入出力電圧範囲の余裕が得られる。
【００３８】
このように、本実施の形態においては、カスコード電流源の高電位側のトランジスタとアンプ部を構成する低電位側のトランジスタとを共用化する。これにより、アンプ部の最低電位点の最低電位を高くすることなく、カスコード電流源の出力インピーダンスを高くして、電流源としての特性を向上させることができる。また、カスコード電流源の高電位側のトランジスタは、自己バイアスされるので、別途のバイアス回路が不要であり、回路面積を縮小することが可能であると共に消費電力を削減することが可能である。
【００３９】
なお、上記第１の実施の形態においては、差動構成の反転増幅器を示したが、図４に示したように、単相アンプに適用してもよいことは明らかである。
【００４０】
（変形例）
図６は第１の実施の形態の変形例を示す回路図である。図６において図１と同一の構成要素には同一符号を付して説明を省略する。
【００４１】
本変形例の反転増幅器１５は、トランジスタＭ２，Ｍ４に代えて夫々負荷回路Ｚ１，Ｚ２を採用した点が図１の反転増幅器１０と異なる。トランジスタＭ１及び負荷回路Ｚ１とトランジスタＭ３及び負荷回路Ｚ２とは、いずれも反転増幅部を構成する。即ち、図６の回路は図１と同様の作用効果を有する。
【００４２】
（第２の実施の形態）
図７は本発明の第２の実施の形態を示す回路図である。図７において図１及び図２と同一の構成要素には同一符号を付して説明を省略する。
【００４３】
第１の実施の形態においては、出力端子ＯｕｔＮ，ＯｕｔＰとトランジスタＭ７，Ｍ１のゲートとの間に抵抗Ｒ３，Ｒ４を接続することで、両者間を直流的に接続した。しかし、抵抗Ｒ３，Ｒ４には図示しない寄生容量が生じることから、反転増幅器の特性が劣化することが考えられる。
【００４４】
そこで、本実施の形態においては、反転増幅器の直流特性を決定するレプリカ回路を設けることで、抵抗Ｒ３，Ｒ４を省略可能にして特性が劣化することを防止している。図７に示す反転増幅器６０は、図２の反転増幅器２０の電流源１２に代えて、カスコード電流源レプリカ３０’、アンプ部レプリカ５０’及びトランジスタＭ５を採用したものである。
【００４５】
トランジスタＭ１’，Ｍ２’，Ｍ５’〜Ｍ７’及び電流源１１’は、図１のトランジスタＭ１，Ｍ２，Ｍ５〜Ｍ７及び電流源１１と同一特性であり、カスコード電流源レプリカ３０’、カスコード部レプリカ４０’及びアンプ部レプリカ５０’は、夫々図４のカスコード電流源３０、カスコード部４０及びアンプ部５０と同一構成である。即ち、図７のレプリカ３０’〜５０’は、図４に示す第１実施形態の直流的な構成と同一構成を有している。
【００４６】
トランジスタＭ５のゲートは、カスコード電流源レプリカ３０’のトランジスタＭ５’，Ｍ６’のゲートに共通接続されている。これにより、カスコード電流源レプリカ３０’のトランジスタＭ５’に流れるミラー電流に対応するミラー電流がトランジスタＭ５にも流れる。トランジスタＭ５，Ｍ１，Ｍ３によってカスコード電流源のカスコード部が構成される。トランジスタＭ１，Ｍ３のゲートに印加されるバイアス電圧は、カスコード部レプリカ４０’のトランジスタＭ１’のゲートに印加される電圧と同じである。
【００４７】
このように本実施の形態においては、直流的には、第１の実施の形態と同様に動作する。また、交流的には、入力端子ＩｎＰ，ＩｎＮに入力された信号を反転増幅する。また、出力端子ＯｕｔＮ，ＯｕｔＰとが抵抗Ｒ３，Ｒ４に接続されていないことから、第１の実施の形態よりも良好な出力特性が得られる。
【００４８】
（変形例）
図８は第２の実施の形態の変形例を示す回路図である。図８において図７と同一の構成要素には同一符号を付して説明を省略する。
【００４９】
本変形例の反転増幅器６５はトランジスタＭ２，Ｍ４に代えて夫々負荷回路Ｚ１，Ｚ２を採用した点が図７の反転増幅器６０と異なる。トランジスタＭ１及び負荷回路Ｚ１とトランジスタＭ３及び負荷回路Ｚ２とは、いずれも反転増幅部を構成する。即ち、図８の回路は図７と同様の作用効果を有する。
【００５０】
なお、上記各実施の形態においては、電流源をＮＭＯＳトランジスタによって構成した例を示したが、ＰＭＯＳトランジスタによって構成することができることは明らかである。
【符号の説明】
【００５１】
Ｍ１〜Ｍ７…トランジスタ、Ｃ１，Ｃ２…コンデンサ、Ｒ１〜Ｒ４…抵抗、１１…電流源。
【図１】
2010239481.tif 000003
【図２】
2010239481.tif 000004
【図３】
2010239481.tif 000005
【図４】
2010239481.tif 000006
【図５】
2010239481.tif 000007
【図６】
2010239481.tif 000008
【図７】
2010239481.tif 000009
【図８】
2010239481.tif 000010