(57)【要約】【課題】チップ面積の増大を抑制しながらも、測距点数を多点化した焦点検出用の光電変換装置を提供する。【解決手段】第１のモードでは、第１のラインセンサＬ１群の画素信号を第１のラインメモリＬ１群に書き込むとともに第２のラインセンサＬ２群の画素信号を第２のラインメモリＬ２群に書き込み、第２のモードでは、第２のラインセンサＬ２群の画素信号を第１のラインメモリＬ１群に書き込むとともに第１のラインセンサＬ１群の画素信号を第２のラインメモリＬ２群に書き込むようにして、同一のラインセンサであっても異なる測距点領域を選択可能にし、チップ面積の増大を抑制しつつ測距点数を多点化できるようにする。【選択図】図１
2010204165.tif 000002
【特許請求の範囲】
【請求項１】
複数行のラインセンサを有し、
前記ラインセンサの各々は焦点検出に係る測距点領域に対応して複数に分割されており、該測距点領域に対応した範囲内の画素は、少なくとも一のモードで有効画素として機能し、該範囲外の画素は前記一のモードで無効画素として機能し、
行方向に並んだ複数の前記ラインセンサの前記有効画素の少なくとも一部が列方向に重複している光電変換装置であって、
第１のモードでは無効画素とされる画素の少なくとも一部の画素を、第２のモードで有効画素として機能させ、
かつ前記第１のモードと前記第２のモードとで重複して有効画素として機能する画素が存在することを特徴とする光電変換装置。
【請求項２】
同一半導体基板上に形成されたセンサ駆動回路とフレームメモリとライン選択回路とライン選択交換回路とを有し、
前記ライン選択回路により選択された前記ラインセンサの有効画素の画素信号は、前記センサ駆動回路により該有効画素に対応した前記フレームメモリに転送及び保持されて演算画素として処理され、
前記第１のモードと前記第２のモードとの測距点領域の選択の切り換えは、前記センサ駆動回路と前記ライン選択回路の間に配置された前記ライン選択交換回路により制御され、
前記第１のモードにて駆動するフレームメモリと前記第２のモードにて駆動するフレームメモリとは同一であることを特徴とする請求項１記載の光電変換装置。
【請求項３】
複数のラインセンサと、
前記ラインセンサにおける第１の配列での測距点領域の画素に対し１対１に対応してメモリが配置された第１のラインメモリと、
前記ラインセンサにおける第２の配列での測距点領域の画素に対し１対１に対応してメモリが配置された第２のラインメモリと、
第１のモードでは、第１のラインセンサから前記第１の配列での測距点領域の画素の画像信号を読み込んで前記第１のラインメモリに書き込み、第２のラインセンサから前記第２の配列での測距点領域の画素の画像信号を読み込んで前記第２のラインメモリに書き込むように制御し、第２のモードでは、前記第１のラインセンサから前記第２の配列での測距点領域の画素の画像信号を読み込んで前記第２のラインメモリに書き込み、前記第２のラインセンサから前記第１の配列での測距点領域の画素の画像信号を読み込んで前記第１のラインメモリに書き込むように制御する制御回路とを有し、
前記第１の配列での測距点領域と前記第２の配列での測距点領域とは互い違いになるように設定されていることを特徴とする光電変換装置。
【請求項４】
前記第１の配列での測距点領域と前記第２の配列での測距点領域とは少なくとも一部が重なることを特徴とする請求項３記載の光電変換装置。
【請求項５】
前記制御回路は、前記第１のモードでの動作を行った後、前記第２のモードでの動作を行うよう制御することを特徴とする請求項３又は４記載の光電変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、位相差検出型オートフォーカスを行う焦点検出用の光電変換装置に関する。
【背景技術】
【０００２】
従来、オートフォーカス（ＡＦ）用光電変換装置（オートフォーカス（ＡＦ）センサ）において、特許文献１に示されるように撮影シーンに応じた測距用光源の投光手段に合わせてセンサにおける有効領域を切り換えることが提唱されている。前記特許文献１には、例えば、第１測距モードでは発光時に１点の測距ポイントを測距してピント合わせをし、第２測距モードでは非発光時に７点の測距ポイントを測距してピント合わせをすることが記載されている。測距が苦手なシーンを抑えるために種々の方式のＡＦモードを採用し、且つセンサアレイの有効領域を適切に切り換えられるので、常に測距結果が正確となり、焦点ボケの撮影結果の発生が抑制されるというものである。
【０００３】
また、近年ではオートフォーカス測距点の多点化の要求が高まり、多点化に有利とされるエリア型の位相差検出型ＡＦセンサが特許文献２に開示されている。従来のエリア型ＡＦセンサは、特許文献３や特許文献４に開示されているように、有効となるセンサ画素に１対１対応して接続されたフレームメモリにセンサ画素からの画像信号が転送され保持される。さらに、特許文献５によれば、ＡＦユニットの光学系の影響によって隣接している測距領域がセンサ面上に投影された場合、列方向に重複する領域が発生する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−２１４５１６号公報
【特許文献２】特開２００７−６５３２４号公報
【特許文献３】特開平９−２００６１４号公報
【特許文献４】特開平９−２００６２９号公報
【特許文献５】特開平１１−１９１８６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
前述のエリア型の位相差検出型ＡＦセンサは、広い領域における多測距点の高速かつ高精度なオートフォーカスに用いられる反面、チップ面積の増大によるコストアップが問題となる。この問題の解決を図る１つの方法として、１本のライン内の測距領域分割点を変更して、無効領域であった画素を有効画素（有効領域）として利用することで測距点数を増加させようとする方法が考えられる。しかし、従来のエリア型の位相差検出型ＡＦセンサでは、フレームメモリが予め決められた有効画素に対して１対１対応であるために、無効領域であった画素の画像信号を保持することができない。仮に、画像信号を保持しようとした場合、重複した画素に対しては余分にフレームメモリを配置しなければならず、チップ面積が増大する。また、余分に配置したフレームメモリに対応する領域を選択するための選択回路の規模が大きくなり、且つフレームメモリを制御し駆動する配線数も増大するために、さらにチップ面積の増大につながり、実用的ではなかった。
【０００６】
図５〜図８を参照して、従来のエリア型ＡＦセンサの課題について説明する。
図５は、エリア型ＡＦセンサの構成例を示す図である。図５においては、一例として２ラインセンサ群を抜き出して示している。図５に示すエリア型ＡＦセンサは、転送回路とそれを介して接続されたセンサセル及びメモリセルとからなる構成がアレイ状に、行方向に２５０個（２５０列）配置されている。
【０００７】
センサセルは、フォトダイオードＰＤとＭＯＳトランジスタで構成されている。センサセルは、読み出しパルスＬ１ＰＬ１，Ｌ２ＰＬ１，及びＰＬ１で動作する反転アンプによって画像信号が読み出され、書き込みパルスＬ１ＰＰＳ１，Ｌ２ＰＰＳ１で動作するスイッチによってフォトダイオードＰＤの寄生容量へノイズが書き込まれる。なお、ライン毎のセンサの読み出しパルスＬｉＰＬ１（ｉは自然数）は、読み出しパルスＰＬ１とライン選択パルスＬｉとの論理積演算（ＡＮＤ演算）により出力される。
【０００８】
垂直出力線には、リセットレベルＶＲＳにリセットするための信号ＰＲＳで動作するＭＯＳスイッチが付加されている。
【０００９】
転送回路は、定電圧ＶＧＲにクランプするための信号ＰＧＲで動作するＭＯＳスイッチ、転送容量ＣＴ、ＮＭＯＳソースフォロワ回路で構成される。転送回路は、特許文献４に記載されているように、信号ＰＦＴ１，ＰＦＢ１，ＰＦＴ２，ＰＦＢ２によって各スイッチが適宜オン／オフ制御され、ノイズ除去及び信号転送を実現する。
【００１０】
メモリセルは、フレームメモリＦＭＥＭとＭＯＳトランジスタで構成されている。メモリセルは、読み出しパルスＬ１ＰＬ２，Ｌ２ＰＬ２，及びＰＬ２で動作する反転アンプによって画像信号が読み出され、書き込みパルスＬ１ＰＰＳ２，Ｌ２ＰＰＳ２で動作するスイッチによってフレームメモリＦＭＥＭへ画像信号が書き込まれる。なお、ライン毎のメモリの読み出しパルスＬｉＰＬ２（ｉは自然数）は、読み出しパルスＰＬ２とライン選択パルスＬｉとのＡＮＤ演算により出力される。
【００１１】
図６は、図５に示したエリア型ＡＦセンサにおけるブロック分割を模式的に示した図である。
図６において、行方向に配置されたラインセンサは、ライン毎に異なる測距点領域に５分割されている。各分割領域は、ファインダー上の測距点に対応している。例えば、ラインセンサＬ１群３０１においては領域１，３，５がファインダー上の測距点に対応して領域指定されており、ラインセンサＬ２群３０２においては領域１，２，４，５がファインダー上の測距点に対応して領域指定されている。また、指定外領域は無効画素としていた。なお、ＡＦユニットの光学系の影響により隣り合うラインセンサ群において領域１であっても有効画素領域にずれが存在する。また、ＡＦユニットの光学系に合わせたセンサ配置をとっているため隣り合うラインセンサの測距点領域が列方向に一部重複している箇所がある。
【００１２】
各有効画素には１対１固定で対応した必要最小限のフレームメモリが具備されている。無効画素については、蓄積時間によって信号出力回路のゲインを自動コントロールするためのＡＧＣ（オートゲインコントロール）領域の演算画素として利用しない。
【００１３】
つまり、ラインセンサＬ１群３０１が選択されている間は、その有効画素に１対１対応したラインメモリＬ１群３０３のフレームメモリが駆動される。同様に、ラインセンサＬ２群３０２が選択されている間は、その有効画素に１対１対応したラインメモリＬ２群３０４のフレームメモリが駆動される。そのため、ライン毎にフレームメモリ数の駆動が異なっている。
【００１４】
３０５はセンサを駆動させるためのセンサ駆動回路であり、３０７はメモリを駆動させるためのメモリ駆動回路である。センサ駆動回路３０５は、例えば図７に示すように構成される。すなわち、センサ駆動回路３０５は、ライン選択回路３０６でシリアル通信からデコードされたライン選択パルスＬ１、Ｌ２、・・・とセンサの読み出しパルスＰＬ１とのＡＮＤ演算を行う。センサ駆動回路３０５は、その演算結果をライン毎のセンサの読み出しパルスＬ１ＰＬ１、Ｌ１ＰＬ２、・・・として出力する。例えば、ライン選択パルスＬ１＝１（Ｈｉ）のときには、読み出しパルスＬ１ＰＬ１を出力してラインセンサＬ１群３０１を駆動させ、ライン選択パルスＬ２＝１のときには、読み出しパルスＬ２ＰＬ１を出力してラインセンサＬ２群３０２を駆動させる。なお、メモリ駆動回路３０７も、センサ駆動回路３０５と同様に構成される。
【００１５】
図８は、従来のエリア型ＡＦセンサに係る駆動パルスの一例を示す図である。
図７に示したような駆動回路を用いることで、選択したラインにのみ駆動パルスを与えることができる。ラインセンサＬ１群が選択されている間は（ライン選択パルスＬ１＝１）、画像信号がラインセンサＬ１群３０１のセンサの読み出しパルスＬ１ＰＬ１で読み出され、ノイズがラインセンサＬ１群３０１のセンサの書き込みパルスＬ１ＰＰＳ１で書き込まれる。また、これと１対１対応したフレームメモリに対して、画像信号がラインメモリＬ１群３０３のメモリの読み出しパルスＬ１ＰＬ２で読み出され、画像信号がラインメモリＬ１群３０３のメモリの書き込みパルスＬ１ＰＰＳ２で書き込まれる。同様に、ラインセンサＬ２群が選択されている間は（ライン選択パルスＬ２＝１）、ラインセンサＬ２群３０２のセンサ及びこれと１対１対応したラインメモリＬ２群３０４のメモリに対して、読み出し及び書き込みのシーケンスが与えられる。
【００１６】
前述した構成では、ラインセンサとラインメモリとの対応が１対１であるため、ラインセンサにおける有効画素の分割ブロックを変更して無効画素を有効画素とする場合、フレームメモリに画像信号を書き込めなくなることは明らかである。
【００１７】
本発明は、このような事情に鑑みてなされたものであり、チップ面積の増大を抑制しながらも、測距点数を多点化した焦点検出用の光電変換装置を提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明に係る光電変換装置は、複数行のラインセンサを有し、前記ラインセンサの各々は焦点検出に係る測距点領域に対応して複数に分割されており、該測距点領域に対応した範囲内の画素は、少なくとも一のモードで有効画素として機能し、該範囲外の画素は前記一のモードで無効画素として機能し、行方向に並んだ複数の前記ラインセンサの前記有効画素の少なくとも一部が列方向に重複している光電変換装置であって、第１のモードでは無効画素とされる画素の少なくとも一部の画素を、第２のモードで有効画素として機能させ、かつ前記第１のモードと前記第２のモードとで重複して有効画素として機能する画素が存在することを特徴とする。
本発明に係る光電変換装置は、複数のラインセンサと、前記ラインセンサにおける第１の配列での測距点領域の画素に対し１対１に対応してメモリが配置された第１のラインメモリと、前記ラインセンサにおける第２の配列での測距点領域の画素に対し１対１に対応してメモリが配置された第２のラインメモリと、第１のモードでは、第１のラインセンサから前記第１の配列での測距点領域の画素の画像信号を読み込んで前記第１のラインメモリに書き込み、第２のラインセンサから前記第２の配列での測距点領域の画素の画像信号を読み込んで前記第２のラインメモリに書き込むように制御し、第２のモードでは、前記第１のラインセンサから前記第２の配列での測距点領域の画素の画像信号を読み込んで前記第２のラインメモリに書き込み、前記第２のラインセンサから前記第１の配列での測距点領域の画素の画像信号を読み込んで前記第１のラインメモリに書き込むように制御する制御回路とを有し、前記第１の配列での測距点領域と前記第２の配列での測距点領域とは互い違いになるように設定されていることを特徴とする。
【発明の効果】
【００１９】
本発明によれば、同一のラインセンサで異なる測距点領域を選択できるので、チップ面積の増大を抑制しながらも、測距点数を多点化することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の第１の実施形態におけるエリア型ＡＦセンサのブロック分割を説明するための図である。
【図２】第１の実施形態におけるライン選択交換回路の構成例を示す図である。
【図３】第１の実施形態におけるエリア型ＡＦセンサに係る駆動パルスの一例を示す図である。
【図４】本発明の第２の実施形態を示す代表的な図である。
【図５】エリア型ＡＦセンサの構成例を示す図である。
【図６】図５に示したエリア型ＡＦセンサにおけるブロック分割を模式的に示した図である。
【図７】従来のセンサ駆動回路の構成を示す回路図である。
【図８】従来のエリア型ＡＦセンサに係る駆動パルスの一例を示す図である。
【発明を実施するための形態】
【００２１】
以下、本発明の実施形態を図面に基づいて説明する。
【００２２】
（第１の実施形態）
図１は、本発明の第１の実施形態における光電変換装置を適用したエリア型ＡＦセンサにおけるブロック分割を説明するための図である。図１（Ａ）は、第１の実施形態における第１のモードについて説明するための模式図であり、図１（Ｂ）は、第１の実施形態における第２のモードについて説明するための模式図である。
【００２３】
図１において、１０１は第１のラインセンサＬ１群、１０２は第２のラインセンサＬ２群、１０３は第１のラインメモリＬ１群、１０４は第２のラインメモリＬ２群である。また、１０５はセンサ駆動回路、１０６はライン選択回路、１０７はメモリ駆動回路、１０８はライン選択交換回路である。センサ駆動回路１０５、ライン選択回路１０６、メモリ駆動回路１０７、ライン選択交換回路１０８により、制御回路が構成される。図１に示す各部１０１〜１０８は、例えばＣＭＯＳプロセス等によって同一半導体基板上に形成されている。
【００２４】
第１のラインセンサＬ１群１０１及び第２のラインセンサＬ２群１０２は、行方向に並んだ複数行のラインセンサ（図１に示す例では３本のラインセンサ）を１つのラインセンサ群と見なしているが、群ではなく１本としても構わない。第１のラインセンサＬ１群１０１及び第２のラインセンサＬ２群１０２は、５つの領域に分割されており、それぞれ測距点に応じて有効画素の領域が配置されている。すなわち、各ラインセンサ群は、焦点検出に係る測距点領域に対応して５つに分割されており、測距点領域に対応した範囲内の画素は有効画素として機能し、その範囲外の画素は無効画素として機能する。
【００２５】
第１のラインセンサＬ１群１０１の測距点領域と第２のラインセンサＬ２群１０２の測距点領域とは、千鳥配列されている。言い換えれば、第１のラインセンサＬ１群１０１の測距点領域と第２のラインセンサＬ２群１０２の測距点領域とが、互い違いになるように設定されている。本実施形態ではＡＦユニットの光学系の影響により測距点領域が列方向に一部重複している領域が存在するが、重なっていない領域があってもよい。なお、各ラインセンサ群の構成は前述した図５と同じである。
【００２６】
第１のラインメモリＬ１群１０３の有効フレームメモリは、第１のモードにおいて第１のラインセンサＬ１群１０１に第１の配列で設定される測距点領域の画素に対して１対１で対応して配置されている。また、第２のラインメモリＬ２群１０４の有効フレームメモリは、第１のモードにおいて第２のラインセンサＬ２群１０２に第２の配列で設定される測距点領域の画素に対して１対１で対応して配置されている。図１においてラインセンサ（画素ライン）からラインメモリ（メモリライン）への矢印は、垂直出力線を模式的に示しており、画像信号は図示しない転送回路を介して出力される。
【００２７】
センサ駆動回路１０５は、センサを駆動させるためのパルスを出力する駆動回路であり、メモリ駆動回路１０７は、メモリを駆動させるためのパルスを出力する駆動回路である。センサ駆動回路１０５及びメモリ駆動回路１０７は、図６に示したセンサ駆動回路３０５及びメモリ駆動回路３０７に相当する。ライン選択回路１０６は、外部からのライン選択信号をデコードしてライン選択パルスを出力する。ライン選択交換回路１０８は、外部から与えられるモード信号によって選択するライン切り換え（測距点領域の選択の切り換え）を行う。ライン選択交換回路１０８は、ライン選択回路１０６とセンサ駆動回路１０５との間に配置される。
【００２８】
図２は、ライン選択交換回路１０８の構成例を示す図である。
ライン選択交換回路１０８は、指定されるモードによってセンサ駆動回路１０５に入力されるライン選択パルス（ラインの選択信号）を切り換える回路であり、例えばＡＮＤ（論理積演算）回路とＯＲ（論理和演算）回路を有し構成される。
【００２９】
図２に示す例では、ＡＮＤ回路２０１には、モード信号ＭＯＤＥが入力されるとともに、ライン選択パルスＬ１が入力される。ＡＮＤ回路２０２には、インバータ２０７を介してモード信号ＭＯＤＥが入力されるとともに、ライン選択パルスＬ２が入力される。ＡＮＤ回路２０１の出力及びＡＮＤ回路２０２の出力がＯＲ回路２０３に入力され、その演算結果が指定モードに応じたライン選択パルスＭＬ１としてＯＲ回路２０３より出力される。
【００３０】
また、ＡＮＤ回路２０４には、インバータ２０７を介してモード信号ＭＯＤＥが入力されるとともに、ライン選択パルスＬ１が入力される。ＡＮＤ回路２０５には、モード信号ＭＯＤＥが入力されるとともに、ライン選択パルスＬ２が入力される。ＡＮＤ回路２０４の出力及びＡＮＤ回路２０５の出力がＯＲ回路２０６に入力され、その演算結果が指定モードに応じたライン選択パルスＭＬ２としてＯＲ回路２０６より出力される。
【００３１】
すなわち、ライン選択交換回路１０８は、モード信号ＭＯＤＥ＝１（Ｈｉ）のときには、ライン選択回路１０６から入力されるライン選択パルスＬ１に対してライン選択パルスＭＬ１をセンサ駆動回路１０５に出力する。一方、モード信号ＭＯＤＥ＝０（Ｌｏ）のときには、ライン選択回路１０６から入力されるライン選択パルスＬ１に対してライン選択パルスＭＬ２をセンサ駆動回路１０５に出力する。
【００３２】
同様に、ライン選択交換回路１０８は、モード信号ＭＯＤＥ＝１のときには、ライン選択回路１０６から入力されるライン選択パルスＬ２に対してライン選択パルスＭＬ２をセンサ駆動回路１０５に出力する。一方、モード信号ＭＯＤＥ＝０のときには、ライン選択回路１０６から入力されるライン選択パルスＬ２に対してライン選択パルスＭＬ１をセンサ駆動回路１０５に出力する。
このライン選択交換回路１０８によって、第１のモードと第２のモードとで２つのラインセンサ群における測距点領域の配列をスワップすることができる。
【００３３】
次に、動作について説明する。
図３は、本実施形態におけるエリア型ＡＦセンサに係る駆動パルスの一例を示す図である。図３において、ＭＯＤＥは第１のモードと第２のモードとを切り換えるためのモード信号、Ｌ１、Ｌ２はライン選択パルスである。
【００３４】
モード信号ＭＯＤＥ＝１のとき第１のモードとなる。第１のモードでは、図１（Ａ）に示すように第１のラインセンサＬ１群１０１の測距点領域は第１の配列に従って領域１，３，５が選択され、第２のラインセンサＬ２群１０２の測距点領域は第２の配列に従って領域１，２，４，５が選択される。測距点領域内の画素は、有効画素としてフォトダイオードに蓄積された画像信号を出力する。有効画素はＡＧＣ領域として自動焦点検出の演算対象となる。ＡＧＣ動作後に画像信号はフレームメモリに転送されて、書き込まれ保持される。フレームメモリに保持された画像信号は、演算画素の画像信号として処理される。
【００３５】
つまり、第１のラインセンサＬ１群１０１の測距点領域の画素（有効画素）の画像信号は、センサの読み出しパルスＬ１ＰＬ１によって読み出される。続いて、第１のラインセンサＬ１群１０１から読み出された画像信号は、第１のラインメモリＬ１群１０３のメモリの書き込みパルスＬ１ＰＰＳ２によって１対１に対応して配置されているフレームメモリに書き込まれ保持される。
【００３６】
同様に、第２のラインセンサＬ２群１０２の測距点領域の画素（有効画素）の画像信号は、センサの読み出しパルスＬ２ＰＬ１によって読み出される。続いて、第２のラインセンサＬ２群１０２から読み出された画像信号は、第２のラインメモリＬ２群１０４のメモリの書き込みパルスＬ２ＰＰＳ２によって１対１に対応して配置されているフレームメモリに書き込まれ保持される。
【００３７】
モード信号ＭＯＤＥ＝０のとき第２のモードとなる。第２のモードでは、図１（Ｂ）に示すように第１のラインセンサＬ１群１０１の測距点領域は第２の配列に従って領域１，２，４，５が選択され、第２のラインセンサＬ２群１０２の測距点領域は第１の配列に従って領域１，３，５が選択される。すなわち、ライン選択交換回路１０８によって、第１のモードに対して第１のラインセンサＬ１群１０１の測距点領域と第２のラインセンサＬ２群１０２の測距点領域との配列を入れ換えていることになる。したがって、第１のラインセンサＬ１群１０１の測距点領域と第２のラインセンサＬ２群１０２の測距点領域とが列方向に一部重複している領域は第１のモードと第２のモードと両方のモードで有効画素領域として使用する。
【００３８】
測距点領域内の画素は、有効画素としてフォトダイオードに蓄積された画像信号を出力する。有効画素はＡＧＣ領域として自動焦点検出の演算対象となる。ＡＧＣ動作後に画像信号はフレームメモリに転送されて、書き込まれ保持される。フレームメモリに保持された画像信号は、演算画素の画像信号として処理される。
【００３９】
つまり、第２のラインセンサＬ２群１０２の測距点領域の画素（有効画素）の画像信号は、センサの読み出しパルスＬ２ＰＬ１によって読み出される。続いて、第２のラインセンサＬ２群１０２から読み出された画像信号は、第１のラインメモリＬ１群１０３のメモリの書き込みパルスＬ１ＰＰＳ２によってフレームメモリに書き込まれ保持される。
【００４０】
同様に、第１のラインセンサＬ１群１０１の測距点領域の画素（有効画素）の画像信号は、センサの読み出しパルスＬ１ＰＬ１によって読み出される。続いて、第１のラインセンサＬ１群１０１から読み出された画像信号は、第２のラインメモリＬ２群１０４のメモリの書き込みパルスＬ２ＰＰＳ２によってフレームメモリに書き込まれ保持される。
【００４１】
すなわち、第１のモードにおいてラインセンサＬ１群の画素信号をラインメモリＬ１群に書き込んでいたところを、第２のモードにおいてはラインセンサＬ２群の画素信号をラインメモリＬ１群に書き込むことを特徴としている。同様に、第１のモードにおいてラインセンサＬ２群の画素信号をラインメモリＬ２群に書き込んでいたところを、第２のモードにおいてはラインセンサＬ１群の画素信号をラインメモリＬ２群に書き込むことを特徴としている。すなわち、第１のモードで駆動するフレームメモリと第２のモードで駆動するフレームメモリとは同一であることを特徴としている。
【００４２】
第１のラインメモリＬ１群１０３や第２のラインメモリＬ２群１０４に保持された画像信号を読み出すときにはシフトレジスタにより順次フレームメモリから図示しない反転アンプを介して読み出される。
以上のような駆動方法によって、わざわざメモリ駆動回路にデコーダ情報を与えることなくスワップした画素信号を書き込むことができる。
【００４３】
以上、第１のモードと第２のモードとを組み合わせて、第１のモードで１回目のＡＦシーケンスを行い、第２のモードで２回目のＡＦシーケンスを行うことにより時系列で測距点数の多点化が実現できる。また、撮影者がマニュアルで選んだ測距点に対して、第１のモードで該当する測距点か、若しくは第２のモードで該当する測距点かを判断することでも最適な測距点を選択することが可能となる。
【００４４】
本実施形態によれば、同一のラインセンサであっても異なる測距点領域を選択できるため、測距点数を多点化することができる。また、フレームメモリを共有化し、測距点領域を選択するライン選択交換回路１０８の規模を抑制することで、チップ面積の増大を抑制しつつ低コストで測距点数を多点化したオートフォーカスセンサを実現することができる。
【００４５】
（第２の実施形態）
図４は、本発明の実施形態における焦点検出用光電変換装置を用いるＴＴＬ−ＳＩＲ（Ｔｈｒｏｕｇｈ  Ｔｈｅ  Ｌｅｎｓ−２次結像位相差検出）型オートフォーカスシステムを搭載した一眼レフカメラの光学系概略図を示している。図４において、４０は被写体像をフィルム上やイメージセンサ上に一時結像させるための撮影レンズ、４１はファインダースクリーン４２へ光を反射させるためのクイックリターンミラーであり、光を数１０％透過するハーフミラーとなっている。４３はＡＦ系へ光を導くためのサブミラー、４４は焦点検出用光電変換装置、４５はＡＦセンサ上に被写体像を再結像させるための二次結像レンズ（メガネレンズ）、４６はＡＦセンサ４４へ光を導く反射ミラーである。４７はフォーカルプレーンシャッター、４８はフィルム又はイメージセンサである。４９は光線の主軸を示している。
【００４６】
本実施形態において、第１の実施形態に記載の焦点検出用光電変換装置を用いることで、従来以上の測距点数の多点化を達成し、且つ低コストな一眼レフカメラの実現が可能となった。
本実施例はアナログカメラ、デジタルカメラを問わず、ＴＴＬ−ＳＩＲ型ＡＦカメラであれば、本発明が適用できることは明らかである。
【００４７】
なお、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００４８】
１０１、１０２  ラインセンサ群
１０３、１０４  ラインメモリ群
１０５  センサ駆動回路
１０６  ライン選択回路
１０７  メモリ駆動回路
１０８  ライン選択交換回路
【図１】
2010204165.tif 000003
【図２】
2010204165.tif 000004
【図３】
2010204165.tif 000005
【図４】
2010204165.tif 000006
【図５】
2010204165.tif 000007
【図６】
2010204165.tif 000008
【図７】
2010204165.tif 000009
【図８】
2010204165.tif 000010