(57)【要約】【課題】連続発振のレーザー光の照射により形成された結晶質半導体層において、結晶欠陥の発生を抑制する。【解決手段】絶縁基板１０に非晶質半導体膜１２を成膜する半導体膜成膜工程と、非晶質半導体膜１２を覆うようにキャップ膜１３を成膜するキャップ膜成膜工程と、キャップ膜１３を介して非晶質半導体膜１２に連続発振のレーザー光Ｂを幅方向にオーバーラップするように走査しながら照射して、結晶質半導体膜１２ａを形成する結晶質半導体膜形成工程と、結晶質半導体膜１２ａ及びキャップ膜１３の積層膜をパターニングして、結晶質半導体層１２ｂａ及びキャップ層１３ｂａを形成する結晶質半導体層形成工程とを備える半導体装置の製造方法であって、キャップ膜１３の膜厚は、１０ｎｍ〜３０ｎｍである。【選択図】図４
2010245257.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板に非晶質半導体膜を成膜する半導体膜成膜工程と、
上記非晶質半導体膜を覆うようにキャップ膜を成膜するキャップ膜成膜工程と、
上記キャップ膜を介して上記非晶質半導体膜に連続発振のレーザー光を幅方向にオーバーラップするように走査しながら照射して、結晶質半導体膜を形成する結晶質半導体膜形成工程と、
上記結晶質半導体膜及びキャップ膜の積層膜をパターニングして、結晶質半導体層及びキャップ層を形成する結晶質半導体層形成工程とを備える半導体装置の製造方法であって、
上記キャップ膜の膜厚は、１０ｎｍ〜３０ｎｍであることを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載された半導体装置の製造方法において、
上記キャップ膜成膜工程及び半導体膜成膜工程は、同一の成膜室内で連続して行われることを特徴とする半導体装置の製造方法。
【請求項３】
請求項１又は２に記載された半導体装置の製造方法において、
上記キャップ膜成膜工程では、上記キャップ膜として、酸化シリコン膜をＣＶＤ法により成膜することを特徴とする半導体装置の製造方法。
【請求項４】
絶縁基板に設けられた結晶質半導体層と、
上記結晶質半導体層の上面を覆うように設けられたキャップ層とを備えた半導体装置であって、
上記結晶質半導体層は、連続発振のレーザー光の照射により形成され、
上記キャップ層の膜厚は、１０ｎｍ〜３０ｎｍであることを特徴とする半導体装置。
【請求項５】
請求項４に記載された半導体装置において、
上記キャップ層を覆うようにゲート絶縁膜が設けられ、
上記ゲート絶縁膜の上面には、上記結晶質半導体層に重なるようにゲート電極が設けられていることを特徴とする半導体装置。
【請求項６】
請求項５に記載された半導体装置において、
上記結晶質半導体層と同時に形成され、上記キャップ層が上面に設けられていない他の結晶質半導体層を有し、
上記ゲート絶縁膜の上面には、上記他の結晶質半導体層に重なるように他のゲート電極が設けられていることを特徴とする半導体装置。
【請求項７】
請求項５又は６に記載された半導体装置において、
上記結晶質半導体層と同時に形成され、上記キャップ層が上面に設けられた他の結晶質半導体層を有していることを特徴とする半導体装置。
【請求項８】
請求項４乃至７の何れか１つに記載された半導体装置において、
上記結晶質半導体層の側面には、上記キャップ層が設けられていないことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、ポリシリコンを用いた半導体素子を備えた半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
液晶表示パネルを構成するアクティブマトリクス基板は、画像の最小単位である各画素毎に、薄膜トランジスタ（Thin Film Transistor、以下、「ＴＦＴ」と称する）などの半導体素子が形成された半導体装置である。
【０００３】
ＴＦＴを構成する半導体層としては、従来から用いられてきたアモルファスシリコン膜よりも電子移動度が高いポリシリコン膜が、近年よく用いられている。このポリシリコン膜は、例えば、ガラス基板上に成膜したアモルファスシリコン膜にレーザー光を照射して、そのアモルファスシリコン膜を結晶化することにより形成される。
【０００４】
例えば、特許文献１には、基板上に第１酸化膜、半導体膜、第２酸化膜を順に成膜する工程と、半導体膜を（エキシマレーザーにより）レーザーアニールする工程と、第２酸化膜上にレジストパターンを形成する工程と、レジストパターンをマスクとして第２酸化膜及び半導体膜をフッ素系ガスを用いたドライエッチングを行い、第２酸化膜及び半導体膜を含む積層膜パターンを形成する工程とを備える積層膜パターンの形成方法が開示されている。
【０００５】
また、特許文献２には、絶縁体にアモルファスシリコンからなる島状部を形成する工程と、島状部を覆うように絶縁体上にキャップ層を形成する工程と、キャップ層で覆われた島状部に（エキシマレーザーによる）レーザー光の照射を行い、アモルファスシリコンをポリシリコン化する工程とを含むポリシリコンパターンの形成方法が開示されている。
【０００６】
さらに、特許文献３には、非晶質又は多結晶の半導体膜の表面に、膜厚が１．６ｎｍ以上のキャップ層を形成するキャップ層形成工程と、キャップ層を介して半導体膜に連続発振のレーザー光を照射しながら走査することにより、半導体膜に帯状結晶を形成する帯状結晶形成工程とを備える表示装置の製造方法が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００４−６４０６０号公報
【特許文献２】特開２００５−３４７５６０号公報
【特許文献３】特開２００７−１４２０２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、アモルファスシリコン膜を結晶化する方法としては、パルス発振のエキシマレーザーを用いた方法が一般的で既に実用化されているが、さらに結晶性を向上させるために、連続発振の固体レーザーを用いた方法が近年、提案されている。
【０００９】
ここで、固体レーザーから連続発振されたレーザー光の照射による結晶化では、比較的高出力でレーザー光を照射するので、レーザー光の照射条件によって、凝集や膜剥がれのような結晶欠陥が発生して、電子移動度などの特性がばらつくおそれがある。
【００１０】
この結晶欠陥が発生する理由について説明すると、基板上のアモルファスシリコン膜にレーザー光を照射する際には、レーザー光を走査しながら照射した後に、そのレーザー光が照射された領域の一方の側端部にオーバーラップするように、レーザー光を走査しながら照射するという一連の動作を繰り返すので、基板上には、結晶化される前のアモルファスシリコンと結晶化された後のポリシリコンとの境界が常に存在する。ここで、この境界部分には、ポリシリコンの粒状結晶が形成され易く、特に、アモルファスシリコンの溶融時間が比較的長い連続発振の固体レーザーを用いた場合、ポリシリコンの表面にピットとよばれる凹状部が形成され易い。そして、この境界部分には、レーザー光がオーバーラップするように照射されるので、ピットが形成された凹凸部分にポリシリコンの粒状結晶に起因してランダムなポリシリコンの凝集体が形成され、さらに、その凝集体に起因してポリシリコン膜の一部が基板から剥離してしまう。
【００１１】
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、連続発振のレーザー光の照射により形成された結晶質半導体層において、結晶欠陥の発生を抑制することにある。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明は、結晶質半導体層の上面を覆うキャップ層の膜厚が１０ｎｍ〜３０ｎｍになるようにしたものである。
【００１３】
具体的に本発明に係る半導体装置の製造方法は、絶縁基板に非晶質半導体膜を成膜する半導体膜成膜工程と、上記非晶質半導体膜を覆うようにキャップ膜を成膜するキャップ膜成膜工程と、上記キャップ膜を介して上記非晶質半導体膜に連続発振のレーザー光を幅方向にオーバーラップするように走査しながら照射して、結晶質半導体膜を形成する結晶質半導体膜形成工程と、上記結晶質半導体膜及びキャップ膜の積層膜をパターニングして、結晶質半導体層及びキャップ層を形成する結晶質半導体層形成工程とを備える半導体装置の製造方法であって、上記キャップ膜の膜厚は、１０ｎｍ〜３０ｎｍであることを特徴とする。
【００１４】
上記の方法によれば、キャップ膜成膜工程で成膜するキャップ膜の膜厚が１０ｎｍ〜３０ｎｍと比較的厚くなっているので、キャップ膜成膜工程において、キャップ膜の膜厚が基板面内でばらついたとしても、非晶質半導体膜の表面にキャップ膜が確実に成膜されることになる。これにより、結晶質半導体膜形成工程において、非晶質半導体膜に連続発振のレーザー光をキャップ膜を介して照射することが可能になるので、非晶質半導体膜を溶融固化させて形成した結晶性半導体膜の表面におけるレーザー光のオーバーラップ部分が平坦になる。そのため、結晶質半導体層形成工程において、結晶質半導体膜及びキャップ膜の積層膜をパターニングして形成された結晶質半導体層では、表面の凹凸が抑制されているので、凝集や膜剥がれのような結晶欠陥の発生が抑制される。したがって、連続発振のレーザー光の照射により形成された結晶質半導体層において、結晶欠陥の発生が抑制される。
【００１５】
ここで、特許文献３に開示されたように、キャップ膜の膜厚が１．６ｎｍ以上（１．６ｎｍ以上、２．３ｎｍ以下）である場合、すなわち、キャップ膜の膜厚が１０ｎｍ未満である場合には、（例えば、複数の液晶表示パネルを同時に製造するためのマザーガラスなどの）大面積の基板において、その極薄のキャップ膜を基板面内に均一に形成することが困難であるので、キャップ膜の膜厚分布による結晶欠陥が発生するおそれがある。また、キャップ膜の膜厚が３０ｎｍを超える場合には、結晶性半導体膜の表面におけるレーザー光のオーバーラップ部分が凹凸状に形成され易くなるので、結晶欠陥が発生するおそれがある。
【００１６】
上記キャップ膜成膜工程及び半導体膜成膜工程は、同一の成膜室内で連続して行われてもよい。
【００１７】
上記の方法によれば、キャップ膜成膜工程及び半導体膜成膜工程が同一の成膜室内で連続して行われるので、キャップ膜成膜工程及び半導体膜成膜工程の間で絶縁基板の搬送が不要になったり、キャップ膜と半導体膜との界面状態を良好にするための洗浄工程を省けたりして、製造コストの低減を図ることが可能になる。
【００１８】
上記キャップ膜成膜工程では、上記キャップ膜として、酸化シリコン膜をＣＶＤ法により成膜してもよい。
【００１９】
上記の方法によれば、キャップ膜がＣＶＤ法により成膜された酸化シリコン膜であるので、結晶質半導体膜形成工程では、非晶質半導体膜に連続発振のレーザー光が酸化シリコン膜を介して具体的に照射されることになる。
【００２０】
また、本発明に係る半導体装置は、絶縁基板に設けられた結晶質半導体層と、上記結晶質半導体層の上面を覆うように設けられたキャップ層とを備えた半導体装置であって、上記結晶質半導体層は、連続発振のレーザー光の照射により形成され、上記キャップ層の膜厚は、１０ｎｍ〜３０ｎｍであることを特徴とする。
【００２１】
上記の構成によれば、結晶質半導体層の上面を覆うキャップ層の膜厚が１０ｎｍ〜３０ｎｍであるので、キャップ層を構成するキャップ膜の膜厚が基板面内でばらついたとしても、結晶質半導体層を構成する非晶質半導体膜の表面にキャップ膜が確実に成膜されることになる。これにより、非晶質半導体膜に連続発振のレーザー光をキャップ膜を介して照射することが可能になるので、非晶質半導体膜を溶融固化させて形成した結晶性半導体膜の表面におけるレーザー光のオーバーラップ部分が平坦になる。そのため、結晶質半導体膜及びキャップ膜の積層膜をパターニングして形成される結晶質半導体層では、表面の凹凸が抑制されているので、凝集や膜剥がれのような結晶欠陥の発生が抑制される。したがって、連続発振のレーザー光の照射により形成された結晶質半導体層において、結晶欠陥の発生が抑制される。
【００２２】
上記キャップ層を覆うようにゲート絶縁膜が設けられ、上記ゲート絶縁膜の上面には、上記結晶質半導体層に重なるようにゲート電極が設けられていてもよい。
【００２３】
上記の構成によれば、結晶質半導体層とゲート電極との間に、キャップ層及びゲート絶縁膜が設けられ、結晶質半導体層とゲート電極との間の絶縁膜が比較的厚くなっているので、半導体素子として、リーク電流の発生が抑制された高耐圧の薄膜トランジスタが具体的に構成される。
【００２４】
上記結晶質半導体層と同時に形成され、上記キャップ層が上面に設けられていない他の結晶質半導体層を有し、上記ゲート絶縁膜の上面には、上記他の結晶質半導体層に重なるように他のゲート電極が設けられていてもよい。
【００２５】
上記の構成によれば、結晶質半導体層と同時に形成された他の結晶質半導体層と他のゲート電極との間に、ゲート絶縁膜が設けられ、他の結晶質半導体層と他のゲート電極との間の絶縁膜が比較的薄くなっているので、半導体素子として、高速駆動が可能な薄膜トランジスタが具体的に構成される。
【００２６】
上記結晶質半導体層と同時に形成され、上記キャップ層が上面に設けられた他の結晶質半導体層を有していてもよい。
【００２７】
上記の構成によれば、結晶質半導体層と同時に形成された他の結晶質半導体層の上面にキャップ層が設けられているので、半導体素子として、薄膜ダイオードが具体的に構成される。
【００２８】
上記結晶質半導体層の側面には、上記キャップ層が設けられていなくてもよい。
【００２９】
上記の構成によれば、結晶質半導体層の側面にキャップ層が設けられていないので、結晶質半導体層を構成する非晶質半導体膜には、キャップ層を構成するキャップ膜を介して、連続発振のレーザー光が照射されたことになる。
【発明の効果】
【００３０】
本発明によれば、結晶質半導体層の上面を覆うキャップ層の膜厚が１０ｎｍ〜３０ｎｍになっているので、連続発振のレーザー光の照射により形成された結晶質半導体層において、結晶欠陥の発生を抑制することができる。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施形態に係る半導体装置２０を構成するＴＦＴ５ａの断面図である。
【図２】半導体装置２０を構成するＴＦＴ５ｂの断面図である。
【図３】半導体装置２０を構成するＴＦＤ５ｃの断面図である。
【図４】半導体装置２０の製造工程を説明するための断面図である。
【図５】半導体装置２０の製造工程におけるポリシリコン膜形成工程を説明するための斜視図である。
【図６】ＴＦＴ５ａを構成するポリシリコン膜１２ａの粒界Ａの断面を示すＳＥＭ写真である。
【図７】ポリシリコン膜１２ａの表面のＳＥＭ写真（ａ）及びＥＢＳＰ像（ｂ）である。
【図８】レーザー光Ｂのオーバーラップ部分Ｌにおけるポリシリコン膜１２ａの表面のＳＥＭ写真である。
【図９】ポリシリコン膜１２ａの表面における位置と電子移動度のばらつきとの関係を示すグラフである。
【図１０】キャップ膜の膜厚とレーザー光のオーバーラップ部分におけるポリシリコン膜の表面状態との関係を説明するためのＳＥＭ写真である。
【図１１】ＴＦＴを構成するポリシリコン層の結晶成長方向Ｅを示す平面図である。
【図１２】レーザー光Ｂのオーバーラップ部分Ｌにおける従来のポリシリコン膜の表面のＳＥＭ写真である。
【図１３】従来のポリシリコン膜の表面における位置と電子移動度のばらつきとの関係を示すグラフである。
【図１４】パルス発振のレーザー光を用いて形成した連続粒界結晶シリコン膜１１２ａの粒界Ａの断面を示すＳＥＭ写真である。
【図１５】連続粒界結晶シリコン膜１１２ａの表面のＳＥＭ写真（ａ）及びＥＢＳＰ像（ｂ）である。
【発明を実施するための形態】
【００３２】
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の実施形態に限定されるものではない。
【００３３】
図１は、本実施形態の半導体装置２０を構成するＴＦＴ５ａの断面図であり、図２は、半導体装置２０を構成するＴＦＴ５ｂの断面図であり、図３は、半導体装置２０を構成するＴＦＤ５ｃの断面図である。
【００３４】
半導体装置２０は、図１〜図３に示すように、絶縁基板１０上に半導体素子としてそれぞれ設けられたＴＦＴ５ａ及び５ｂ並びにＴＦＤ（Thin Film Diode）５ｃを備え、例えば、液晶表示パネルのアクティブマトリクス基板を構成している。
【００３５】
ＴＦＴ５ａは、図１に示すように、絶縁基板１０上にベースコート膜１１を介して結晶質半導体層として設けられたポリシリコン層１２ｂａと、ポリシリコン層１２ｂａの上面を覆うように設けられたキャップ層１３ｂａと、キャップ層１３ｂａを覆うように設けられたゲート絶縁膜１４と、ゲート絶縁膜１４の上面にポリシリコン層１２ｂａに重なるように設けられたゲート電極１５ａ（Ｇ）とを備えている。ここで、ポリシリコン層１２ｂａは、図１に示すように、ゲート電極１５ａに重なるように設けられたチャネル領域Ｃと、チャネル領域Ｃの外側に互いに対峙するように設けられたソース領域Ｓ及びドレイン領域Ｄとを備えている。また、キャップ層１３ｂａの膜厚は、５ｎｍ〜５０ｎｍ（好ましくは１０ｎｍ〜３０ｎｍ）である。さらに、ＴＦＴ５ａは、ポリシリコン層１２ｂａ及びゲート電極１５ａの間の絶縁膜が比較的に厚くなっているので、例えば、アクティブマトリクス基板の各画素毎に設けられ、リーク電流の発生が抑制される高耐圧のスイッチング素子などに適している。
【００３６】
ＴＦＴ５ｂは、図２に示すように、絶縁基板１０上にベースコート膜１１を介して結晶質半導体層として設けられたポリシリコン層１２ｂｂと、ポリシリコン層１２ｂｂを覆うように設けられたゲート絶縁膜１４と、ゲート絶縁膜１４の上面にポリシリコン層１２ｂｂに重なるように設けられたゲート電極１５ｂ（Ｇ）とを備えている。ここで、ポリシリコン層１２ｂｂは、図２に示すように、ゲート電極１５ｂに重なるように設けられたチャネル領域Ｃと、チャネル領域Ｃの外側に互いに対峙するように設けられたソース領域Ｓ及びドレイン領域Ｄとを備えている。また、ＴＦＴ５ｂは、ポリシリコン層１２ｂｂ及びゲート電極１５ｂの間の絶縁膜が比較的に薄くなっているので、例えば、アクティブマトリクス基板の周辺回路に設けられ、高速駆動が可能なスイッチング素子などに適している。ここで、ＴＦＴ５ｂは、図２に示すように、ＴＦＴ５ａ（図１参照）において、キャップ層１３ｂａが省略された構成になっている。
【００３７】
ＴＦＤ５ｃは、図３に示すように、絶縁基板１０上にベースコート膜１１を介して結晶質半導体層として設けられたポリシリコン層１２ｂｃと、ポリシリコン層１２ｂｃの上面を覆うように設けられたキャップ層１３ｂｃとを備えている。ここで、ポリシリコン層１２ｂｃは、図３に示すように、例えば、不純物としてボロンイオンが高濃度にドープされたアノードのＰ型半導体領域Ｐと、不純物としてリンイオンが高濃度にドープされたカソードのＮ型半導体領域Ｎと、Ｐ型半導体領域Ｐ及びＮ型半導体領域Ｎの間に不純物がドープされていないＩ型半導体領域Ｉとを備え、ＰＩＮ構造のダイオードを構成している。また、ポリシリコン層１２ｂｃは、例えば、アクティブマトリクス基板の各画素毎に設けられ、タッチ位置を検出するための光センサー素子などに適している。
【００３８】
次に、本実施形態の半導体装置２０を製造する方法について説明する。ここで、図４は、半導体装置２０の製造工程を説明するための断面図であり、図５は、半導体装置２０の製造工程におけるポリシリコン膜形成工程を説明するための斜視図である。なお、本実施形態の製造方法は、アモルファスシリコン膜成膜工程（半導体膜成膜工程）、キャップ膜成膜工程、ポリシリコン膜形成工程（結晶質半導体膜形成工程）及びポリシリコン層形成工程（結晶質半導体層形成工程）を備える。
【００３９】
＜アモルファスシリコン膜成膜工程＞
まず、ガラス基板などの絶縁基板１０の基板全体に、プラズマＣＶＤ（Chemical Vapor Deposition）法又はスパッタ法により、例えば、ＳｉＯ２膜、ＳｉＮ膜、ＳｉＯＮ膜などの無機絶縁膜を成膜して、ベースコート膜１１を膜厚１００ｎｍ〜５００ｎｍ（好ましくは１５０ｎｍ〜３００ｎｍ）を成膜する（図４（ａ）参照）。ここで、ベースコート膜１１は、複数の無機絶縁膜が積層された構成であってもよい。また、ベースコート膜１１は、絶縁基板１０からの不純物イオンの拡散を効果的に抑制するという観点から、ＳｉＮ膜、ＳｉＯＮ膜などの窒素を含む無機絶縁膜であることが好ましい。
【００４０】
続いて、ベースコート膜１１が形成された基板全体に、成膜室３０を用いて、プラズマＣＶＤ法により、アモルファスシリコン膜１２を膜厚３０ｎｍ〜７０ｎｍで成膜する（図４（ａ）参照）。
【００４１】
＜キャップ膜成膜工程＞
上記アモルファスシリコン膜成膜工程でアモルファスシリコン膜１２が成膜された基板全体に、成膜室３０を用いて、プラズマＣＶＤ法により、例えば、ＳｉＯ２膜などの無機絶縁膜を成膜して、キャップ膜１３を膜厚５ｎｍ〜５０ｎｍ（好ましくは１０ｎｍ〜３０ｎｍ）で成膜する（図４（ａ）参照）。
【００４２】
＜ポリシリコン膜形成工程＞
まず、上記キャップ膜成膜工程でキャップ膜１３が成膜された基板に対して、熱アニール処理を行い、脱水素化処理を行う。
【００４３】
続いて、図４（ｂ）及び図５に示すように、キャップ膜１３を介してアモルファスシリコン膜１２に、連続発振されたレーザー光Ｂを、幅方向にオーバーラップするように走査しながら照射して、ポリシリコン膜１２ａを形成する。ここで、レーザー光Ｂは、例えば、Ｎｄ：ＹＶＯ４の固定レーザー源２１から連続発振された後に、反射鏡２２及び出射部２３などの光学系を介して供給される。また、レーザー光Ｂのサイズは、例えば、０．２５ｍｍ×０．０２ｍｍであり、レーザー光Ｂの走査速度は、例えば、４００ｍｍ／秒〜２０００ｍｍ／秒である。なお、図５では、レーザー光Ｂのオーバーラップ部分Ｌが分かり易くなるように、アモルファスシリコン膜１２上に成膜されたキャップ膜１３を省略している。
【００４４】
ここで、図６は、本工程で形成されたポリシリコン膜１２ａの粒界Ａの断面を示すＳＥＭ写真であり、図７（ａ）は、ポリシリコン膜１２ａの表面のＳＥＭ（Scanning Electron Microscope）写真であり、図７（ｂ）は、そのＥＢＳＰ（Electron Back Scatter Pattern）像である。そして、図８は、レーザー光Ｂのオーバーラップ部分Ｌにおけるポリシリコン膜１２ａの表面のＳＥＭ写真であり、図９は、ポリシリコン膜１２ａの表面におけるレーザー光Ｂの走査方向に直交する方向に沿った位置と電子移動度のばらつきとの関係を示すグラフである。
【００４５】
本実施形態では、アモルファスシリコン膜１２にレーザー光Ｂをキャップ膜１３を介して照射して、ポリシリコン膜１２ａを形成するので、図６及び図８に示すように、ポリシリコン膜１２ａの表面におけるレーザー光Ｂのオーバーラップ部分Ｌ、すなわち、結晶の粒界Ａの部分が平坦になる。また、ポリシリコン膜１２ａは、図７（ａ）及び図７（ｂ）に示すように、結晶の粒界Ａがレーザー光の走査方向に沿って線状に延び、結晶異方性を有する。さらに、ポリシリコン膜１２ａは、結晶の粒径が大きく、表面の凹凸が小さいので、図９に示すように、電子移動度が２２０ｃｍ２／Ｖｓ〜２７０ｃｍ２／Ｖｓとなり、特性ばらつきが小さい。
【００４６】
これに対して、アモルファスシリコン膜に連続発振のレーザー光を直接照射して、ポリシリコン膜を形成する場合には、図１２に示すように、ポリシリコン膜の表面におけるレーザー光Ｂのオーバーラップ部分Ｌに凹凸（ピット）が形成される。そして、そのポリシリコン膜は、図１３に示すように、電子移動度が２２０ｃｍ２／Ｖｓ〜３３０ｃｍ２／Ｖｓとなり、特性ばらつきが大きい。なお、図１２は、レーザー光Ｂのオーバーラップ部分Ｌにおける従来のポリシリコン膜の表面のＳＥＭ写真であり、図１３は、従来のポリシリコン膜の表面におけるレーザー光の走査方向に直交する方向に沿った位置と電子移動度のばらつきとの関係を示すグラフである。
【００４７】
ここで、アモルファスシリコン膜にパルス発振のレーザー光を照射する場合には、連続粒界結晶シリコン膜が形成され、図１４に示すように、連続粒界結晶シリコン膜１１２ａの粒界Ａが突起状に形成される。また、連続粒界結晶シリコン膜１１２ａは、図１５（ａ）及び図１５（ｂ）に示すように、結晶の粒径及び凹凸が大きく、結晶異方性を有しない。なお、図１４は、パルス発振のレーザー光を用いて形成した連続粒界結晶シリコン膜１１２ａの粒界Ａの断面を示すＳＥＭ写真であり、図１５（ａ）は、連続粒界結晶シリコン膜１１２ａの表面のＳＥＭ写真であり、図１５（ｂ）は、そのＥＢＳＰ像である。
【００４８】
＜ポリシリコン層形成工程＞
まず、上記ポリシリコン膜形成工程で形成されたポリシリコン膜１２ａ及びキャップ膜１３の積層膜をフォトリソグラフィを用いてパターニングして、図４（ｃ）に示すように、ポリシリコン層１２ｂａ及びその上層のキャップ層１３ｂａ、ポリシリコン層１２ｂｂ及びその上層のキャップ層（不図示）、並びにポリシリコン層１２ｂｃ及びその上層のキャップ層１３ｂｃを形成する。
【００４９】
続いて、ポリシリコン層１２ｂｂの上層のキャップ層を除去した後に、プラズマＣＶＤ法により、キャップ層１３ｂａ及びポリシリコン層１２ｂｂを覆うように、例えば、ＳｉＯ２膜、ＳｉＮ膜、ＳｉＯＮ膜などの無機絶縁膜を膜厚１０ｎｍ〜１００ｎｍ（好ましくは２０ｎｍ〜５０ｎｍ）で成膜して、ゲート絶縁膜１４を形成する（図４（ｄ）参照）。
【００５０】
さらに、ＴＦＴの閾値電圧を制御するために、ゲート絶縁膜１４を介して、ポリシリコン層１２ｂａ及び１２ｂｂに、不純物をイオン注入法又はイオンドーピング法により、ドーピング（チャネルドーピング）する。このチャネルドーピングには、Ｎチャネル型ＴＦＴの場合、ホウ素などのIII属元素が不純物として用いられ、Ｐチャネル型ＴＦＴの場合、リンなどのＶ属元素が不純物として用いられる。なお、大面積の基板に不純物をドーピングする場合には、イオンドーピング法を用いることが好ましい。
【００５１】
その後、ゲート絶縁膜１４が形成された基板全体に、スパッタリング法により、アルミニウム、銅、銀などの低抵抗金属膜、又はこれらの低抵抗金属膜を主成分とする合金膜や化合物膜の導電膜を成膜し、その後、フォトリソグラフィを用いてパターニングして、図１及び図２に示すように、ゲート電極１５ａ及び１５ｂ（並びにゲート線）を形成する。
【００５２】
引き続いて、ゲート電極１５ａ及び１５ｂ並びに別途形成したフォトレジスト（不図示）をマスクとして、キャップ層１３ｂａ及びゲート絶縁膜１４を介してポリシリコン層１２ｂａに、例えば、リンをドープすることにより、ゲート電極１５ａに重なる部分にチャネル領域Ｃ、その外側にソース領域Ｓ及びドレイン領域Ｄを形成し、ゲート絶縁膜１４を介してポリシリコン層１２ｂｂに、例えば、リンをドープすることにより、ゲート電極１５ｂに重なる部分にチャネル領域Ｃ、その外側にソース領域Ｓ及びドレイン領域Ｄを形成し、上記フォトレジストから露出するポリシリコン層１２ｂｃに、例えば、リンをドープすることにより、Ｎ型半導体領域Ｎを形成する。
【００５３】
さらに、チャネル領域Ｃ、ソース領域Ｓ、ドレイン領域Ｄ及びＮ型半導体領域Ｎが形成された基板にフォトレジスト（不図示）を形成した後に、そのフォトレジストから露出するポリシリコン層１２ｂｃに、例えば、ホウ素をドープすることにより、Ｐ型半導体領域Ｐを形成する。
【００５４】
最後に、Ｐ型半導体領域Ｐが形成された基板を、アニールオーブンやエキシマレーザーを用いて加熱処理を行うことにより、半導体層１２ｂａ、１２ｂｂ及び１２ｂｃを活性化する。
【００５５】
以上のようにして、ＴＦＴ５ａ及び５ｂ並びにＴＦＤ５ｃを備えた半導体装置２０を製造することができる。その後、ＴＦＴ５ａ及び５ｂ並びにＴＦＤ５ｃを覆うように、例えば、無機絶縁膜からなる第１層間絶縁膜を成膜し、その第１層間絶縁膜にコンタクトホールを形成した後にソース線などを形成し、そのソース線などを覆うように、例えば、有機絶縁膜からなる第２層間絶縁膜を成膜し、その第２層間絶縁膜にコンタクトホールを形成した後に画素電極を形成することにより、液晶表示パネルを構成するアクティブマトリクス基板を製造することができる。
【００５６】
次に、具体的に行った実験について説明する。
【００５７】
詳細には、上述したキャップ膜１３を下記の種々の膜厚で成膜して、キャップ膜１３の膜厚とレーザー光のオーバーラップ部分におけるポリシリコン膜の表面状態との関係を検討した。ここで、図１０は、キャップ膜の膜厚とレーザー光のオーバーラップ部分におけるポリシリコン膜の表面状態との関係を説明するためのＳＥＭ写真である。具体的に図１０において、（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）、（ｆ）及び（ｇ）は、キャップ膜１３の膜厚が、それぞれ、０ｎｍ程度（成膜無し）、５ｎｍ程度、１０ｎｍ程度、２０ｎｍ程度、３０ｎｍ程度、５０ｎｍ程度及び８０ｎｍ程度である。
【００５８】
キャップ膜１３の膜厚が、５ｎｍ未満である場合には、図１０（ａ）に示すように、膜剥がれの発生が確認され、不均一な結晶成長となることが確認された。
【００５９】
また、キャップ膜１３の膜厚が１０ｎｍ以上３０ｎｍ以下の場合には、図１０（ｃ）〜図１０（ｅ）に示すように、レーザー光のオーバーラップ部分でもポリシリコン膜の表面の凹凸が小さく、良好な結晶状態であることが確認された。
【００６０】
キャップ膜１３の膜厚が、５０ｎｍを超える場合には、図１０（ｇ）に示すように、レーザー光のオーバーラップ部分にピットの発生が確認され、レーザー光内の結晶方位が乱れ、ポリシリコン膜の表面状態が不良であることが確認された。
【００６１】
以上説明したように、本実施形態の半導体装置２０及びその製造方法によれば、キャップ膜成膜工程で成膜するキャップ膜１３の膜厚が１０ｎｍ〜３０ｎｍと比較的厚くなっているので、キャップ膜成膜工程において、キャップ膜１３の膜厚が基板面内でばらついたとしても、アモルファスシリコン膜１２の表面にキャップ膜１３を確実に成膜することができる。これにより、ポリシリコン膜形成工程において、アモルファスシリコン膜１２に連続発振のレーザー光Ｂをキャップ膜１３を介して照射することができるので、アモルファスシリコン膜１２を溶融固化させて形成したポリシリコン膜１３ａの表面におけるレーザー光Ｂのオーバーラップ部分Ｌが平坦になる。そのため、ポリシリコン層形成工程において、ポリシリコン膜１２ａ及びキャップ膜１３の積層膜をパターニングして形成されたポリシリコン層１２ｂａ、１２ｂｂ及び１２ｂｃでは、表面の凹凸が抑制されているので、凝集や膜剥がれのような結晶欠陥の発生を抑制することができる。したがって、連続発振のレーザー光の照射により形成された結晶質半導体層において、結晶欠陥の発生を抑制することができる。
【００６２】
また、本実施形態の半導体装置２０の製造方法によれば、キャップ膜成膜工程及びアモルファスシリコン膜成膜工程が同一の成膜室３０内で連続して行われるので、キャップ膜成膜工程及び半導体膜成膜工程の間で絶縁基板１０の搬送が不要になったり、キャップ膜と半導体膜との界面状態を良好にするための洗浄工程を省けたりして、製造コストの低減を図ることができる。
【００６３】
さらに、本実施形態の半導体装置２０によれば、ポリシリコン膜１２ａが結晶異方性を有しているので、図１１（ａ）に示すように、結晶成長方向Ｅとチャネル電流が流れる方向とが直交する場合には、電子移動速度が７０ｃｍ２／Ｖｓ〜１６０ｃｍ２／Ｖｓ程度になり、また、図１１（ｂ）に示すように、結晶成長方向Ｅとチャネル電流が流れる方向とが平行になる場合には、電子移動速度が２３０ｃｍ２／Ｖｓ〜３２０ｃｍ２／Ｖｓ程度になるので、ポリシリコン層における結晶成長方向Ｅを適宜選択することにより、基板上に画素用ＴＦＴだけでなく、モノリシック型の周辺回路も形成することができ、周辺回路が一体に形成されたフルモノリシック型の液晶表示装置などの小型で高精細な表示装置を実現することができる。なお、図１１は、ＴＦＴを構成するポリシリコン層の結晶成長方向Ｅを示す平面図である。
【００６４】
また、本実施形態の半導体装置２０によれば、ポリシリコン層１２ｂａ及び１２ｂｂにピットが形成され難いので、ゲート絶縁膜の耐圧性を向上させることができる。
【００６５】
また、本実施形態の半導体装置２０の製造方法によれば、ポリシリコン膜１２ａの表面にキャップ膜１３が設けられているので、シリコン界面を清浄な状態に保つことができると共に、製造工程中で処理基板が滞留しても、ポリシリコン膜の膜質の変動を抑制することができる。
【００６６】
また、本実施形態の半導体装置２０の製造方法によれば、高速駆動が可能な半導体素子を容易に形成することができ、低消費電力化を実現することができる。
【００６７】
また、本実施形態の半導体装置２０を備える集積回路では、小型化、コスト削減及び集積度の向上などを実現することができる。
【００６８】
なお、本実施形態では、半導体膜として、シリコンを例示したが、シリコンゲルマニウム（ＳｉＧｅ）合金などであってもよい。
【００６９】
なお、本実施形態では、キャップ膜として、プラズマＣＶＤ法により成膜したＳｉＯ２膜を例示したが、プラズマＣＶＤ法又はスパッタ法により成膜されるＳｉＯ２膜、ＳｉＮ膜、ＳｉＯＮ膜などのシリコンを含む絶縁膜であってもよい。
【００７０】
また、本実施形態では、連続発振の固体レーザーを用いた結晶化方法を例示したが、本発明は、ＳＥＬＡＸ（Selectively Enlarging Laser X'tallization）法やＳＬＳ（Sequential Lateral Solidification）法にも適用することができる。
【００７１】
また、本実施形態では、半導体装置が液晶表示パネルのアクティブマトリクス基板を構成することを例示したが、本発明は、電気泳動型ディスプレイ、ツイストボール型ディスプレイ、微細なプリズムフィルムを用いた反射型のディスプレイ、デジタルミラーデバイスなどの光変調素子を用いたディスプレイ、有機ＥＬ（electroluminescence）発光素子、無機ＥＬ発光素子及びＬＥＤ（Light Emitting Diode）などの発光輝度が可変の発光素子を用いたディスプレイ、フィールドエミッションディスプレイ（ＦＥＤ）、並びにプラズマディスプレイなどにも適用することができる。
【産業上の利用可能性】
【００７２】
以上説明したように、本発明は、大面積の基板を用いて、連続発振のレーザー光の照射により形成された結晶質半導体層において、結晶欠陥の発生を抑制することができるので、アクティブマトリクス駆動方式の液晶表示パネルの製造について有用である。
【符号の説明】
【００７３】
Ｂ          レーザー光
１０        絶縁基板
１２        アモルファスシリコン膜（非晶質半導体膜）
１２ａ      ポリシリコン膜（結晶質半導体膜）
１２ｂａ，１２ｂｂ，１２ｂｃ    ポリシリコン層（結晶質半導体層）
１３        キャップ膜
１３ｂａ，１３ｂｃ    キャップ層
１４        ゲート絶縁膜
１５ａ，１５ｂ    ゲート電極
２０        半導体装置
３０        成膜室
【図１】
2010245257.tif 000003
【図２】
2010245257.tif 000004
【図３】
2010245257.tif 000005
【図４】
2010245257.tif 000006
【図５】
2010245257.tif 000007
【図９】
2010245257.tif 000008
【図１１】
2010245257.tif 000009
【図１３】
2010245257.tif 000010
【図６】
2010245257.tif 000011
【図７】
2010245257.tif 000012
【図８】
2010245257.tif 000013
【図１０】
2010245257.tif 000014
【図１２】
2010245257.tif 000015
【図１４】
2010245257.tif 000016
【図１５】
2010245257.tif 000017