(57)【要約】【課題】生産性及び経済性に優れ、さらなる薄膜化を実現可能な、静電気対策素子の製造方法等を提供すること。【解決手段】相互に離間して対向配置された導電性無機材料からなる電極２１，２２を絶縁性基板１１上に有するギャップ型電極搭載基板１を準備し（Ｓ１１）、このギャップ型電極搭載基板１の電極２１，２２の間に絶縁性無機材料を含有する薄膜３０を形成した後（Ｓ１２）、これら電極２１，２２間に電圧を印加して（Ｓ１３）、機能層３１を形成する（Ｓ２１）。【選択図】図２
2010028026.tif 000002
【特許請求の範囲】
【請求項１】
相互に離間して対向配置された導電性無機材料からなる電極を絶縁性基板上に有する電極搭載基板を準備する工程と、
前記電極搭載基板の前記電極の間に絶縁性無機材料を含有する薄膜を形成した後、該電極間に電圧を印加して機能層を形成する工程と、
を有する、静電気対策素子の製造方法。
【請求項２】
前記電極間に電圧を複数回印加する、
請求項１に記載の静電気対策素子の製造方法。
【請求項３】
前記導体性無機材料は、Ｎｉ、Ｃｒ、Ａｌ、Ｐｄ、Ｔｉ，Ｃｕ、Ａｇ、Ａｕ及びＰｔよりなる群から選択される少なくとも１種の金属或いはこれらの合金である、
請求項１又は２に記載の静電気対策素子の製造方法。
【請求項４】
前記絶縁性無機材料は、Ａｌ2Ｏ3、ＴｉＯ2及びＳｉＯ2よりなる群から選択される少なくとも１種である、
請求項１〜３のいずれか１項に記載の静電気対策素子の製造方法。
【請求項５】
厚みが１０ｎｍ〜１０μｍの前記薄膜を形成する、
請求項１〜４のいずれか１項に記載の静電気対策素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、静電気対策素子の製造方法に関し、特に、高速伝送系での使用やコモンモードフィルタとの複合化において有用な静電気対策素子の製造方法に関する。
【背景技術】
【０００２】
近年、電子機器の小型化及び高性能化が急速に進展している。また、ＵＳＢ２．０やＳ−ＡＴＡ２、ＨＤＭＩ等の高速伝送系に代表されるように、伝送速度の高速化（１ＧＨｚを超える高周波数化）並びに低駆動電圧化の進展が著しい。その反面、電子機器の小型化や低駆動電圧化にともなって、電子機器に用いられる電子部品の耐電圧は低下する。したがって、人体と電子機器の端子が接触した際に発生する静電気パルスに代表される過電圧からの電子部品の保護が、重要な技術課題となっている。
【０００３】
従来、このような静電気パルスから電子部品を保護するために、一般に、静電気が入るラインとグランドとの間に積層バリスタを設ける方法が採られている。しかしながら、積層バリスタは、静電容量が大きいため、高速伝送系に用いた場合に信号品質を低下させる要因となる。
【０００４】
低静電容量の静電気対策部品としては、対向するギャップ電極の間に静電気保護材料を充填したものが提案されている。例えば、特許文献１には、導電粒子を含有するポリマー材料を第一及び第二電極間のギャップ領域にステンシル印刷で塗布し、これを熱処理して固化させることにより、第一及び第二電極間に電圧可変ポリマー材料を配設した電気回路保護デバイス（静電気対策部品）が開示されている。また、特許文献２には、静電気の抑制効果を高めるために、表面に不動態層を形成した金属粒子とシリコーン系樹脂と有機溶剤とを混練した静電気保護材料ペースト、及び、これを対向するギャップ電極の間にスクリーン印刷で塗布した後に乾燥させることにより、一対の電極間に静電気保護材料層を形成した静電気対策部品が開示されている。
【０００５】
また、特許文献３には、金属酸化物と樹脂成分及び溶剤成分とを含有するセラミックペースト、及び、これを電極ペースト膜の間を埋めるようにスクリーン印刷した後に高温焼成することにより、酸化亜鉛を主成分とする電圧依存性抵抗体層を形成した電気回路保護デバイス（静電気対策部品）が開示されている。
【０００６】
【特許文献１】特表２００２−５３８６０１号公報
【特許文献２】特開２００７−２６５７１３号公報
【特許文献３】特開２００４−００６５９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１〜３に記載の静電気対策部品の製造方法においては、樹脂成分と金属粒子或いは金属酸化物とを含有する液状の有機−無機複合材料を調製し、これをステンシル印刷やスクリーン印刷等により塗布した後に乾燥や焼成などして、非直線性抵抗として機能する有機−無機複合膜を形成しているため、生産性及び経済性に劣るものであった。また、このようにして形成される非直線性抵抗の厚みは、通常、数十μｍ以上となる。したがって、これらの手法を用いて、生産性及び経済性を損なうことなく、非直線性抵抗のさらなる薄膜化を実現することは困難であった。しかも、有機−無機複合材料の調製時及び有機−無機複合膜の膜形成時に金属粒子或いは金属酸化物の凝集や偏析等が生じ得るので、このようにして形成される有機−無機複合膜は、膜の過電圧保護効果が不均一になり易い傾向にあり、信頼性に劣るものであった。
【０００８】
さらに、このようにして形成される非直線性抵抗は、有機−無機複合膜であるため、耐熱性が乏しく、また、温度や湿度等の外部環境によって特性が変動し易いという問題があった。
【０００９】
本発明は、かかる実情に鑑みてなされたものであり、その目的は、生産性及び経済性に優れ、さらなる薄膜化を実現可能な、静電気対策素子の製造方法を提供することにある。また、本発明の他の目的は、静電容量が小さく、且つ、放電特性に優れるのみならず、耐候性が高められた静電気対策素子を簡便に製造可能な製法を提供することにある。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明者らは、鋭意研究を重ねた結果、相互に離間して対向配置された電極を有する電極搭載基板の電極の間に絶縁性無機材料を含有する薄膜を形成した後、これら電極間に電圧を印加することにより、低電圧放電タイプの静電気保護材料として機能するコンポジット（機能層）が得られることを見出し、本発明を完成するに至った。
【００１１】
すなわち、本発明による静電気対策素子の製造方法は、相互に離間して対向配置された導電性無機材料からなる電極を絶縁性基板上に有する電極搭載基板を準備する工程と、前記電極搭載基板の前記電極の間に絶縁性無機材料を含有する薄膜を形成した後、該電極間に電圧を印加して機能層を形成する工程と、を有する。この製法によれば、電圧印加時に電極の一部が薄膜中へ飛散して、導電性粒子が絶縁性無機材料のマトリックス中に分散したコンポジット（機能層）が形成される。このコンポジット（機能層）は、静電容量が小さく、放電開始電圧が低く、且つ、放電耐性に優れた低電圧放電タイプの静電気保護材料として機能するので、高性能な静電気対策素子が簡易に製造可能となる。しかも、上記従来技術とは異なり、液状物の調製、印刷法による塗布、及び、焼成処理等の一連のプロセスが必要とされないので、プロセス裕度が高められ、その結果、生産性及び経済性が高められるとともに、さらなる薄膜化が実現可能となる。また、上記従来の有機−無機複合膜とは異なり、低電圧放電タイプの静電気保護材料として絶縁性無機材料と導電性無機材料とのコンポジットを採用しているので、耐候性が格段に高められた静電気対策素子が実現される。
【００１２】
なお、本明細書において、「コンポジット」とは、絶縁性無機材料のマトリックス中に導電性無機材料が分散した状態を意味し、絶縁性無機材料のマトリックス中に導電性無機材料が一様に或いはランダムに分散した状態のみならず、絶縁性無機材料のマトリックス中に導電性無機材料の集合体が分散した状態、すなわち一般に海島構造と呼ばれる状態を含む概念である。また、本明細書において、「絶縁性」とは０．１Ωｃｍ以上を、「導電性」とは、０．１Ωｃｍ未満を意味する。
【００１３】
ここで、電極間に電圧を複数回印加することが好ましい。このようにすると、絶縁性無機材料のマトリックス中の導電性粒子の分散状態が安定化し、得られる静電気対策素子の放電特性（例えば、放電開始電圧）のバラツキが抑制され、その結果、高性能な静電気対策素子を安定して製造することが可能となる。
【００１４】
また、前記導体性無機材料は、Ｎｉ、Ｃｒ、Ａｌ、Ｐｄ、Ｔｉ，Ｃｕ、Ａｇ、Ａｕ及びＰｔよりなる群から選択される少なくとも１種の金属或いはこれらの合金であることが好ましい。これらの金属或いは合金は、導電性に優れるので、コンポジットに分散される導電性粒子を構成する素材として有効に機能し、その結果、放電特性及び耐候性に優れる高性能な静電気対策素子を実現することができる。
【００１５】
さらに、前記絶縁性無機材料は、Ａｌ2Ｏ3、ＴｉＯ2及びＳｉＯ2よりなる群から選択される少なくとも１種であることが好ましい。これらの金属酸化物は、絶縁性及び耐候性に優れるので、コンポジットの絶縁性マトリックスを構成する素材として有効に機能し、その結果、放電特性及び耐候性に優れる高性能な静電気対策素子を実現することができる。その上さらに、これらの金属酸化物は、低コストで入手可能であり、しかも、蒸着法やスパッタリング法等の薄膜形成法の適用が可能なので、生産性及び経済性も高められる。
【００１６】
ここで、前記薄膜を形成する際には、厚みが１０ｎｍ〜１μｍの薄膜を形成することが好ましく、より好ましくは１０ｎｍ〜１μｍである。このように厚みが１０ｎｍ〜１μｍの薄い薄膜を形成することにより、得られる静電気対策素子及びこれを用いた電子機器のより一層の小型化及び高性能化が実現される。しかも、厚みが１０ｎｍ〜１μｍの極めて薄い薄膜は、スパッタリング法や蒸着法等の公知の薄膜形成方法を適用して形成することができ、これらの薄膜形成法を採用することにより、生産性及び経済性が高められる。換言すれば、この静電気対策素子の製造方法は、上記従来の印刷法により形成する有機−無機複合膜とは異なり、スパッタリング法や蒸着法等による層形成が可能な無機−無機複合膜（コンポジット）を機能層として形成する点において、格別の優位性を有する。
【００１７】
また、薄膜を形成する際には、電極搭載基板の電極の間に絶縁性無機材料と導電性無機材料とを含有するコンポジット薄膜を形成することが好ましい。このように構成すると、絶縁性無機材料のマトリックス中に導電性無機材料が分散したコンポジット薄膜中に、さらに電極から飛散した導電性粒子が取り込まれたコンポジット（機能層）が得られる。そのため、絶縁性無機材料のマトリックスにおける導電性素材（導電性無機材料及び導電性粒子）の均一分散性が高められ、放電特性に優れる高性能な静電気対策素子をより一層簡易に実現することができる。なお、放電特性に優れる高性能な静電気対策素子を実現する観点から、導体性無機材料は、Ｃ、Ｎｉ、Ｃｕ、Ａｕ、Ｔｉ、Ｃｒ及びＰｔよりなる群から選択される少なくとも１種の金属又はこれらの金属化合物であることが好ましい。
【００１８】
さらに、前記絶縁性無機材料と前記導体性無機材料とを同時スパッタリングしてコンポジット薄膜を形成することが好ましい。このようにすると、絶縁性無機材料のマトリックス中に導電性無機材料が分散したコンポジット薄膜を、再現性良く簡便に得ることができ、放電特性に優れる高性能な静電気対策素子をより一層簡易に実現することができるとともに、生産性及び経済性が高められる。
【発明の効果】
【００１９】
本発明の静電気対策素子の製造方法によれば、生産性及び経済性が高められ、さらなる薄膜化が可能となる。また、静電容量が小さく、且つ、放電特性に優れるのみならず、耐候性が高められた静電気対策素子を簡便に製造可能となる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態について説明する。なお、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は、図示の比率に限定されるものではない。また、以下の実施の形態は、本発明を説明するための例示であり、本発明はその実施の形態のみに限定されるものではない。
【００２１】
（第１実施形態）
図１は、本発明による静電気対策素子の第１実施形態を概略的に示す模式断面図である。静電気対策素子１００は、絶縁性基板１１及びこの絶縁性基板１１上において相互に離間して対向配置された一対の導電性無機材料からなる電極２１，２２を有するギャップ型電極搭載基板１と、これら電極２１，２２の間に配設された機能層３１と、電極２１，２２と電気的に接続された端子電極４１（図６参照）を備える。そして、この静電気対策素子１００において、機能層３１は導電性粒子が絶縁性無機材料のマトリックス中に分散したコンポジットとなっており、この機能層３１が低電圧放電タイプの静電気保護材料として機能することにより、静電気などの過電圧が印加された際に、この機能層３１を介して電極２１，２２間で初期放電が確保されるように設計されている。
【００２２】
図２は、静電気対策素子１００の製造方法を概略的に示す工程図である。この静電気対策素子１００は、ギャップ型電極搭載基板１を準備する工程（Ｓ１１）、電極２１，２２間に絶縁性無機材料を含有する薄膜３０を形成する工程（Ｓ１２）、及び、電極２１，２２間に電圧を印加する工程（Ｓ１３）を経て製造される。本実施形態では、薄膜３０を形成する工程（Ｓ１２）及び電極２１，２２間に電圧を印加する工程（Ｓ１３）を経て、機能層３１が形成される（Ｓ２１）。以下、各工程について詳述する。
【００２３】
＜ギャップ型電極搭載基板１の準備工程Ｓ１１＞
ここでは、まず、ギャップ型電極搭載基板１を準備する。図３は、ギャップ型電極搭載基板１を概略的に示す斜視図である。本実施形態においては、ギャップ型電極搭載基板１は、絶縁性基板１１と、この絶縁性基板１１上において相互に離間して対向配置された一対の導電性無機材料からなる電極２１，２２を有する。
【００２４】
絶縁性基板１１は、絶縁性表面１１ａを有する。絶縁性基板１１は、少なくとも電極２１，２２及び機能層３１を支持可能なものであれば、その寸法形状は特に制限されない。ここで、絶縁性表面１１ａを有する絶縁性基板１１とは、絶縁性材料からなる基板の他、基板上の一部に又は全面に絶縁膜が製膜されたものを含む概念である。
【００２５】
絶縁性基板１１の具体例としては、例えば、ＮｉＺｎフェライトやアルミナ、シリカ、マグネシア、窒化アルミニウム等の誘電率が５０以下、好ましくは２０以下の低誘電率材料を用いたセラミック基板や、単結晶基板等が挙げられる。また、セラミック基板や単結晶基板等の表面に、ＮｉＺｎフェライトやアルミナ、シリカ、マグネシア、窒化アルミニウム等の誘電率が５０以下、好ましくは２０以下の低誘電率材料からなる絶縁膜を形成したものも、好適に用いることができる。なお、絶縁膜の形成方法は、特に限定されず、真空蒸着法、反応性蒸着法、スパッタリング法、イオンプレーティング法、ＣＶＤやＰＶＤ等の気相法等の公知の手法を適用できる。また、絶縁性基板１１及び絶縁膜の膜厚は、適宜設定可能である。
【００２６】
絶縁性基板１１の絶縁性表面１１ａ上には、一対の電極２１，２２が相互に離間して配設されている。本実施形態では、一対の電極２１，２２は、絶縁性基板１１の平面略中央位置にギャップ距離△Ｇを置いて、対向配置されている。
【００２７】
電極２１，２２を構成する素材としては、導電性無機材料であり、例えば、Ｎｉ、Ｃｒ、Ａｌ、Ｐｄ、Ｔｉ，Ｃｕ、Ａｇ、Ａｕ及びＰｔなどの金属、或いはこれらの合金等が挙げられるが、これらに特に限定されない。なお、本実施形態では、電極２１，２２は、平面視で矩形状に形成されているが、その形状は特に制限されず、例えば、櫛歯状、或いは鋸状に形成されていてもよい。
【００２８】
電極２１，２２間のギャップ距離△Ｇは、所望の放電特性を考慮して適宜設定すればよく、特に限定されないが、通常、０．１〜５０μｍ程度であり、低電圧初期放電を確保する観点から、より好ましくは０．５〜２０μｍ程度、さらに好ましくは１〜１０μｍ程度である。なお、電極２１，２２の厚みは、適宜設定することができ、特に限定されないが、通常、０．０５〜１０μｍ程度である。
【００２９】
＜絶縁性無機材料を含有する薄膜３０を形成する工程Ｓ１２＞
次に、ギャップ型電極搭載基板１の電極２１，２２間に、絶縁性無機材料を含有する薄膜３０を形成する。図４は、電極２１，２２間に薄膜３０を形成したギャップ型電極搭載基板１を概略的に示す斜視図である。本実施形態においては、絶縁性基板１１の絶縁性表面１１ａ上及び／又は電極２１，２２上に絶縁性無機材料を付与することにより、薄膜３０を形成する。
【００３０】
薄膜３０の形成に用いる絶縁性無機材料の具体例としては、例えば、金属酸化物、金属窒化物等が挙げられるが、これらに特に限定されない。絶縁性やコスト面を考慮すると、Ａｌ2Ｏ3、ＴｉＯ2及びＳｉＯ2が好ましい。
【００３１】
薄膜３０の形成方法は、特に限定されず、真空蒸着法、反応性蒸着法、スパッタリング法、イオンプレーティング法、ＣＶＤやＰＶＤ等の気相法等の公知の薄膜形成方法を適用することができる。
【００３２】
形成される薄膜３０の総厚みは、特に限定されるものではなく、適宜設定することができるが、より一層の薄膜化を達成する観点から、１０ｎｍ〜１０μｍであることが好ましく、１０ｎｍ〜１μｍであることがより好ましい。
【００３３】
この工程Ｓ１２においては、上記の絶縁性無機材料の他に導電性無機材料を含む薄膜３０、より具体的には、絶縁性無機材料のマトリックス中に導電性無機材料が不連続に含まれる（一様に又はランダムに分散した）コンポジット薄膜を形成してもよい。かかるコンポジット薄膜は、公知の薄膜形成方法を適用して形成することができ、例えば、導電性無機材料の含有割合が１〜３０ｗｔ％の絶縁性無機材料−導電性無機材料ターゲットを用いてスパッタリングや蒸着等を行うことにより形成することができる。導電性無機材料の具体例としては、例えば、金属、合金、金属酸化物、金属窒化物、金属炭化物、金属ホウ化物等が挙げられるが、これらに特に限定されない。導電性を考慮すると、Ｃ、Ｎｉ、Ｃｕ、Ａｕ、Ｐｔ、Ｔｉ、Ｃｒ或いはこれらの合金が好ましい。
【００３４】
＜電極２１，２２間に電圧を印加する工程Ｓ１３＞
次いで、電極２１，２２に端子電極４１を接続した後、電極２１，２２間に所定の電圧を印加する。図５は、電極２１，２２に端子電極４１を接続したギャップ型電極搭載基板１を概略的に示す斜視図である。
【００３５】
電極２１，２２間に印加する電圧は、電極２１，２２間のギャップ距離△Ｇや所望の放電特性を考慮して適宜設定すればよく、特に限定されないが、５０Ｖ〜８ｋＶであることが好ましく、より好ましくは１００〜５００Ｖである。また、電圧の印加時間は、特に限定されるものではないが、絶縁性無機材料と導電性無機材料を固溶させない観点から、０．１ｎｓ〜１μｓであることが好ましく、より好ましくは０．１〜６０ｎｓである。
【００３６】
電極２１，２２間への電圧の印加は、複数回行うことが好ましい。電極２１，２２間への電圧の印加を複数回行うことにより、形成されるコンポジットの複合構造や導電性微粒子の分散状態が安定化し、得られる静電気対策素子の放電特性（例えば、放電開始電圧）のバラツキを抑制することが可能となる。電極２１，２２間への電圧の印加回数は、導電性微粒子の分散状態を安定化させる観点から、２〜２０回であることが好ましく、より好ましくは５〜１０回である。
【００３７】
上記の通り、電極２１，２２間に電圧を印加することにより、電極２１，２２の一部が薄膜３０中へ飛散して、これにより、導電性粒子が絶縁性無機材料のマトリックス中に分散したコンポジット（機能層３１）が形成される（図６参照）。
【００３８】
機能層３１に含まれる導電性粒子の形状は、特に限定されず、例えば、粒状、球状、矩形状、角柱状、円柱状、楕円球状、針状、角錐状、円錐状、不定形状等、種々の形態を採り得る。
【００３９】
機能層３１に含まれる導電性粒子の粒子サイズは、特に限定されるものではないが、その長軸及び短軸が、１ｎｍ〜１０μｍ程度の範囲にあることが好ましく、より好ましくは１〜５００ｎｍである。
【００４０】
機能層３１の総厚みは、特に限定されるものではなく、適宜設定することができるが、より一層の薄膜化を達成する観点から、１０ｎｍ〜１０μｍであることが好ましく、１０ｎｍ〜１μｍであることがより好ましい。なお、機能層３１の寸法形状及びその配設位置は、過電圧が印加された際に自身を介して電極２１，２２間で初期放電が確保されるように設計されている限り、特に限定されない。
【００４１】
かくして得られる静電気対策素子１００は、電圧印加の際に電極２１，２２の一部が薄膜中へ飛散することにより、導電性粒子が絶縁性無機材料のマトリックス中に不連続に分散したコンポジット（機能層３１）が形成されたものとなる。そして、かかる機能層３１が低電圧放電タイプの静電気保護材料として機能し、これにより、静電容量が小さく、放電開始電圧が低く、且つ、放電耐性に優れる、高性能な静電気対策素子１００が実現される。しかも、低電圧放電タイプの静電気保護材料として機能する機能層３１として、少なくとも絶縁性無機材料と導電性無機材料とから構成されるコンポジットが採用されている。そのため、上記従来の有機−無機複合膜のものに比して、耐熱性が高められ、また、温度や湿度等の外部環境により特性が変動し難いものとなり、その結果、信頼性が高められる。その上さらに、スパッタリング法や蒸着法等の薄膜形成法により機能層３１が形成可能であり、これにより、生産性及び経済性がより一層高められる。
【実施例】
【００４２】
以下、実施例により本発明を詳細に説明するが、本発明はこれらに限定されるものではない。
【００４３】
（実施例１）
図３に示すように、まず、絶縁性基板１１（ＮｉＺｎフェライト基板、誘電率：１３、ＴＤＫ株式会社製）の一方の絶縁性表面１１ａに、スパッタリング法により、厚み１００ｎｍのＣｕの金属薄膜を略全面に形成し、形成されたＣｕ薄膜をフォトリソ法によりエッチングすることにより、相互に離間して対向配置された一対の帯状の電極２１，２２を形成した。このとき、電極２１，２２間のギャップ距離△Ｇは、３ｕｍとした。
【００４４】
次いで、図４に示すように、上記の絶縁性基板１１上及び電極２１，２２上に、スパッタリング法により、薄膜３０を形成した。具体的には、酸化アルミニウムと酸化チタンのターゲット（酸化チタンの含有割合：３０ｗｔ％）を用いて、絶縁性基板１１の電極２１，２２が形成された面側にスパッタリングを行うことにより、電極２１，２２を厚み方向に完全に覆うように厚み３μｍの薄膜３１を略全面に形成した。これにより、酸化アルミニウムと酸化チタンのマトリックス中にチタンが一様に分散したコンポジットが形成されていることが確認された。なお、このスパッタリングは、マルチターゲットスパッタ装置（商品名：ＥＳ３５０ＳＵ、株式会社エイコー・エンジニアリング製）を使用し、アルゴン圧力が１００ｍＴｏｒｒ、投入電力が９５００Ｗ、スパッタ時間が８０分の条件下で実施した。
【００４５】
次に、図５に示すように、電極２１，２２の外周端部にＣｕを主成分とする端子電極４１を接続した後、電極２１，２２間に電圧を５回印加して機能層３１を形成し（印加電圧３５０Ｖ、印加時間１ｎ秒、インターバル１秒）、これにより、実施例１の静電気対策素子１００を得た。
【００４６】
図７は、以上の操作により形成された機能層３１の断面を走査透過型電子顕微鏡により観察した結果である。図７から、Ａｌ2Ｏ3のマトリックス中にＣｕが分散したコンポジットが形成されていることが確認された。
【００４７】
（実施例２）
電極２１，２２を、厚み１００ｎｍのＮｉの金属薄膜で形成すること以外は、実施例１と同様に操作して、実施例２の静電気対策素子１００を得た。
【００４８】
＜静電気放電試験＞
次に、上記のようにして得られた実施例１及び２の静電気対策素子について、図８に示す静電気試験回路を用いて、静電気放電試験を実施した。
【００４９】
この静電気放電試験は、国際規格ＩＥＣ６１０００−４−２の静電気放電イミュニティ試験及びノイズ試験に基づき、人体モデルに準拠（放電抵抗３３０ｏｈｍ、放電容量１５０ｐＦ、印加電圧８ｋＶ、接触放電）して行った。具体的には、図８の静電気試験回路に示すように、評価対象の静電気対策素子の一方の端子電極をグランドに接地するとともに、他方の端子電極に静電気パルス印加部を接続した後、静電気パルス印加部に放電ガンを接触させて静電気パルスを印加した。ここで印加する静電気パルスは、放電開始電圧以上の電圧を印加した。
【００５０】
なお、放電開始電圧は、静電気試験を０．４ｋＶから０．２ｋＶ間隔で増加させながら行なった際に観測される静電気吸収波形において、静電気吸収効果が現れた電圧とする。また、ピーク電圧は、ＩＥＣ６１０００−４−２に基づく静電気試験を充電電圧８ｋＶの接触放電で行なった際における、静電気パルスの最大電圧値とする。さらに、クランプ電圧は、ＩＥＣ６１０００−４−２に基づく静電気試験を充電電圧８ｋＶの接触放電で行なった際における、静電気パルスの波頭値から３０ｎｓ後の電圧値とする。
【００５１】
なお、静電容量は、１ＭＨｚにおける静電容量（ｐＦ）を測定した。また、放電耐性は、静電気放電試験を繰り返し実施して、静電気対策素子が機能しなくなる回数を測定し、その回数の大小により評価した。表１に、評価結果を示す。
【００５２】
【表１】
2010028026.tif 000003
【００５３】
表１に示す結果より、実施例１及び２の静電気対策素子は、放電開始電圧が２ｋＶ以下で静電容量が０．１５〜０．３５ｐＦと小さく、高速伝送系において適用可能な性能を有するとともに、放電耐性においても優れた性能を有することが確認された。
【産業上の利用可能性】
【００５４】
以上説明した通り、本発明の静電気対策素子の製造方法によれば、静電容量が小さく放電特性に優れるのみならず、耐候性が高められ、しかも、さらなる薄膜化が達成可能であり、生産性及び経済性をも高めることができるので、これを備える電子・電気デバイス及びそれらを備える各種機器、設備、システム等に広く且つ有効に利用可能である。
【図面の簡単な説明】
【００５５】
【図１】静電気対策素子１００を概略的に示す模式断面図である。
【図２】静電気対策素子１００の製造方法を概略的に示す工程図である。
【図３】静電気対策素子１００の製造工程を示す模式斜視図である。
【図４】静電気対策素子１００の製造工程を示す模式斜視図である。
【図５】静電気対策素子１００の製造工程を示す模式斜視図である。
【図６】静電気対策素子１００の製造工程を示す模式斜視図である。
【図７】実施例１の静電気対策素子１００の機能層３１の断面ＳＥＭ写真（解析図）である。
【図８】静電気放電試験における回路図である。
【符号の説明】
【００５６】
１…ギャップ型電極搭載基板、１１…絶縁性基板、１１ａ…絶縁性表面、２１，２２・・・電極、３１…機能層、４１…端子電極、１００…静電気対策素子、Ｇ…ギャップ距離、Ｓ１１…ギャップ型電極搭載基板１を準備する工程、Ｓ１２…薄膜３０を形成する工程、Ｓ１３…電圧を印加する工程、Ｓ２１…機能層３１を形成する工程（Ｓ２１）。
【図１】
2010028026.tif 000004
【図２】
2010028026.tif 000005
【図３】
2010028026.tif 000006
【図４】
2010028026.tif 000007
【図５】
2010028026.tif 000008
【図６】
2010028026.tif 000009
【図８】
2010028026.tif 000010
【図７】
2010028026.tif 000011