(57)【要約】【課題】固体撮像装置の画素サイズを縮小しても飽和電子数の減少を抑制する。【解決手段】半導体基板上にフォトダイオードを用いた光電変換部を含むセルを行列状に配置して成る撮像領域を備える固体撮像装置において、撮像領域では行方向２画素および列方向２画素に対応する４つのフォトダイオード2_11、2_12、2_21、2_22で１つの浮遊拡散層７と１つの読み出し回路（リセットトランジスタ４、増幅トランジスタ３）を共有する。各フォトダイオードに対応して配置された読出しトランジスタ13_11 、13_12 、13_21 、13_22 の各ゲートにはそれぞれ独立の制御パルスが印加されるように読出し線11,12,21,22 が配置されており、撮像領域において同一行に配置されたフォトダイオードからの読出し信号は信号走査の１つの水平ブランキング期間内で互いに独立に垂直信号線10に読み出される。【選択図】    図１
2010028434.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上にフォトダイオードを用いた光電変換部を行列状に配置し、前記光電変換部から撮像信号を読出すための読み出し回路を含む撮像領域を備える固体撮像装置において、
行方向に隣り合う２つの画素および列方向に隣り合う２つの画素に対応する４つのフォトダイオードおよび前記各フォトダイオードに対応して配置された読出しトランジスタで１つの浮遊拡散層と１つの読み出し回路を共有し、前記４つの読出しトランジスタの各ゲートにはそれぞれ独立の制御パルスが印加されるように読出し線が配置されており、
同一行に配置されたフォトダイオードからの読出し信号は撮像走査の１つの水平ブランキング期間内で互いに独立に垂直信号線に読み出されることを特徴とする固体撮像装置。
【請求項２】
前記読み出し回路は、電源ノードに印加されたパルス電位をリセットゲートを介して前記浮遊拡散層に導入することにより非選択行の浮遊拡散層電位を制御するように構成されており、行選択トランジスタを配置しないで行選択を行うことを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記浮遊拡散層は、前記半導体基板の１つの活性領域内に一体で形成された不純物拡散層により成ることを特徴とする請求項１記載の固体撮像装置。
【請求項４】
前記４つのフォトダイオードおよび４つの読出しトランジスタは列方向に配置された１つの垂直信号線を共有し、当該垂直信号線と電源ノードとに間に信号出力用のMOS トランジスタが接続されており、当該MOS トランジスタのゲートには前記４つの読出しトランジスタの各一端ノードが共通に接続されていることを特徴とする請求項１記載の固体撮像装置。
【請求項５】
前記１つの垂直信号線に２つの選択回路が共通に接続されており、当該２つの選択回路は撮像走査の１つの水平ブランキング期間内で切り換え選択されることを特徴とする請求項４記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に係り、特にMOS型固体撮像装置に関するもので、例えばデジタルカメラ、携帯電話機搭載用のデジタルカメラに使用されるものである。
【背景技術】
【０００２】
CMOSセンサを始めとする固体撮像装置は、現在では、デジタルスチルカメラ、デジタルビデオムービー、監視カメラ等、多様な用途で使われている。
【０００３】
一般に１つのフォトダイオードあたりのMOSトランジスタの個数は３〜４個である。したがって、画素トランジスタが占める面積がそのままで画素サイズを縮小（画素を微細化）すると、フォトダイオードが占める面積が減少するので、飽和電子数が減少する。
【０００４】
なお、特許文献１には、第１の共通アンプを介して出力される１つの電荷信号を転送するための転送信号線と、第２の共通アンプを介して出力される１つの電荷信号を転送するための転送信号線とを共通化することにより、転送信号線が占める面積を低減して、光電変換セルのサイズを縮小するようにした固体撮像装置が開示されている。
【特許文献１】特開２００４−２１５０４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は前記した従来の問題点を解決すべくなされたもので、画素の光電変換素子１つあたりが占める面積を大きくし、画素サイズを縮小しても飽和電子数の減少が抑制できる固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の固体撮像装置は、半導体基板上にフォトダイオードを用いた光電変換部を行列状に配置し、前記光電変換部から撮像信号を読出すための読み出し回路を含む撮像領域を備える固体撮像装置において、行方向に隣り合う２つの画素および列方向に隣り合う２つの画素に対応する４つのフォトダイオードおよび前記各フォトダイオードに対応して配置された読出しトランジスタで１つの浮遊拡散層と１つの読み出し回路を共有し、前記４つの読出しトランジスタの各ゲートにはそれぞれ独立の制御パルスが印加されるように読出し線が配置されており、同一行に配置されたフォトダイオードからの読出し信号は撮像走査の１つの水平ブランキング期間内で互いに独立に垂直信号線に読み出されることを特徴とする。
【発明の効果】
【０００７】
本発明の固体撮像装置によれば、画素の光電変換素子１つあたりが占める面積を大きくし、画素サイズを縮小しても飽和電子数の減少が抑制できる。
【発明を実施するための最良の形態】
【０００８】
まず、本発明の実施形態の説明の前に、比較例について説明する。図１は、フォトダイオードの面積を大きくすることができるようにした比較例に係る固体撮像装置の画素アレイの一部（２行×２列の画素構成）を示している。
【０００９】
図２は、図１の構成における動作例を説明するためのタイミング波形を示す。行を非選択状態にする時には電源ノード５の電位をLow レベルとし、同時にリセットゲート4_a 、4_b をオン状態にする。これにより、浮遊拡散層の電位を低減させ、増幅トランジスタがオフ状態になるようにする。選択対象となる行を読み出す時には、電源ノード５の電位をHighレベルとし、同時にリセットゲート4_a 、4_b をオン状態にする。これにより、浮遊拡散層の電位を上昇させ、増幅トランジスタがオン状態になるようにする。
【００１０】
図１の構成によれば、１つのフォトダイオードあたり１．５個のMOSトランジスタが配置されるので、１つのフォトダイオードが占める面積を大きくできる。また、増幅トランジスタ12_ a と12_bを同時に動作させ、それぞれ垂直信号線10_a、10_b に同時に読み出すことができるので、画素サイズを縮小しても、飽和電子数の減少が抑制できる。
【００１１】
しかし、図１に示した構成においては、以下に述べるように再生画面の画質が劣化してしまうという問題がある。すなわち、通常、画素アレイの同一行に配置されたフォトダイオードに蓄積された信号は、図３に示すタイミング図のように、同一のHBLK期間に画素アレイから読み出される。この際、同一行に配置されたフォトダイオードに蓄積された信号の内、異なる列に配置された信号は異なるHBLK期間に読み出されることになる。ここで、動いている被写体を撮像した場合には、奇数列に配置された画素と偶数列に配置された画素とで信号蓄積期間が異なるので、再生画面上において画像の歪みが生ずる。特に明るい被写体を撮像する条件下において、電子シャッターが作動し、信号蓄積期間が１〜数十水平期間程度になると、被写体エッジの輪郭のずれが一層鮮明になり、一層不自然な画面となる。
【００１２】
すなわち、たとえ図１に示した構成のようにフォトダイオードの面積を大きくでき、画素サイズを縮小した微細画素において飽和電子数が維持できたとしても、１列毎に信号蓄積期間が１水平期間だけずれてしまうと、動く被写体を撮像した時に被写体のエッジがぎざぎざに歪むなどの問題が生じ、再生画面の画質が劣化する。
【００１３】
次に、本発明の実施形態を説明する。この説明に際して、全図にわたり共通する部分には共通する参照符号を付す。
【００１４】
＜第１の実施形態＞
本発明の固体撮像装置は、半導体基板上に撮像領域およびそれを駆動するための駆動回路領域などを備える。撮像領域は、フォトダイオードを用いた光電変換部を行列状に配置し、この光電変換部から撮像信号を読出すための読み出し回路を含む。
【００１５】
図４は、本発明の固体撮像装置の第１の実施形態に係る画素アレイの一部を示す等価回路図である。ここでは、撮像領域において行方向に隣り合う２つの画素および列方向に隣り合う２つの画素に対して１つの読出し回路が配置された２行×２列の画素構成を示している。行方向２画素×列方向２画素の各フォトダイオード2_11、2_12、2_21、2_22にそれぞれ対応して読み出しトランジスタ（読出しゲート）13_11 、13_12 、13_21 、13_22 が配置されて接続されている。そして、この４つの読み出しトランジスタ13_11 、13_12 、13_21 、13_22 の各一端側（浮遊拡散層７）に、増幅トランジスタ３のゲートおよびリセットトランジスタ（リセットゲート）４の一端が接続されている。つまり、２行×２列の４つの画素で、１つの浮遊拡散層７と、増幅トランジスタ３およびリセットトランジスタ４からなる１つの読出し回路を共有している。
【００１６】
浮遊拡散層７は、半導体基板の１つの活性領域内に一体で形成された不純物拡散層によりなる。増幅トランジスタ３の一端は、画素アレイの列毎に配置されている垂直信号線10に接続されており、増幅トランジスタ３およびリセットトランジスタ４の各他端は電源ノード５に接続されている。
【００１７】
読み出しトランジスタ13_11 、13_12 、13_21 、13_22 の各ゲートには、それぞれ独立の制御パルスが印加されるように読出し線11、12、21、22が対応して接続されており、この読出し線11、12、21、22は垂直レジスタ（図示せず）により駆動される。この場合、同一行に配置されたフォトダイオードからの読出し信号は信号走査の１つの水平ブランキング期間内で互いに独立に垂直信号線10に読み出される。
【００１８】
垂直信号線10は、一端側には電流源となる負荷トランジスタ（図示せず）が接続されており、他端側には、２つの選択回路（本例では、選択スイッチ１および選択スイッチ）２）151,152 が共通に接続されている。２つの選択回路151,152 は信号走査回路部（図示せず）による信号走査の１つの水平ブランキング期間内で切り換え選択される。
【００１９】
なお、垂直信号線10の他端側には、サンプルホールド回路（図示せず）、CDS雑音除去回路（図示せず）などを介して出力信号線（図示せず）に接続されている。
【００２０】
なお、行選択のために行選択トランジスタを配置しても良いが、本例では行選択トランジスタを配置しないで、電源ノード５にパルス電圧を印加することにより行選択動作を行う例を示している。すなわち、行を非選択状態にする時には、電源ノード５の電位をLowレベルとし、同時にリセットゲート４をオン状態にする。これにより、浮遊拡散層７の電位を低減させ、増幅トランジスタ３をオフ状態にすることで該当行が非選択状態になる。
【００２１】
これに対して、行を選択状態にする時には、電源ノード５の電位をHighレベルとし、同時にリセットゲート４をオン状態にする。これにより、浮遊拡散層７の電位を上昇させ、増幅トランジスタ３をオン状態にすることで該当行が選択状態になる。
【００２２】
図５は、図４の構成における動作例を説明するためのタイミング波形図である。水平ブランキング(HBLK)期間の当初に、まず、電源ノード５の電位がHigh状態のまま、リセット線にHigh電位を印加することにより、リセットゲート４を一旦オン状態にした後、リセットゲート４を再びオフ状態にする。これにより、浮遊拡散層７の電位が電源ノード５の電位に近い基準電位に設定され、浮遊拡散層７の電位は増幅トランジスタ３を介して垂直信号線10に読み出される。
【００２３】
続いて、垂直信号線10に接続されている選択スイッチ１をオン状態にし、それに接続されているサンプルホールド回路に基準電位を蓄積する。続いて、読出し線11にHigh電位を印加することにより、読出しゲート13_11 をオン状態にし、フォトダイオード2_11に蓄積された信号を浮遊拡散層７に読み出した後、読出しゲート13_11 を再びオフ状態にする。
【００２４】
浮遊拡散層７に読み出された信号電荷量に応じて変調される浮遊拡散層７の電位は、基準電位と同様に、増幅トランジスタ３を介して垂直信号線10に読み出される。垂直信号線10に読み出された信号電位は、CDS 雑音除去回路にサンプルホールドされていた基準電位との差分を取られた後に保持される。続いて、電源ノード５の電位をHighにしたままリセットゲート４を一旦オン状態にした後、リセットゲート４を再びオフ状態にする。これにより、浮遊拡散層７の電位が電源ノード５の電位に近い基準電位に設定され、浮遊拡散層７の電位は増幅トランジスタ３を介して垂直信号線10に読み出される。
【００２５】
続いて、垂直信号線10に接続されている選択スイッチ２をオン状態にし、それに接続されているサンプルホールド回路に基準電位を蓄積する。続いて、読出し線12にHigh電位を印加することにより読出しゲート13_12 をオン状態にし、フォトダイオード2_12に蓄積された信号を浮遊拡散層７に読み出した後、読出しゲート13_12 を再びオフ状態にする。
【００２６】
浮遊拡散層７に読み出された信号電荷量に応じて変調される浮遊拡散層７の電位は、基準電位と同様に、増幅トランジスタ３を介して垂直信号線10に読み出される。垂直信号線10に読み出された信号電位は、CDS 雑音除去回路にサンプルホールドされていた基準電位（雑音レベル）との差分を取られた後に保持される。
【００２７】
これらの動作の後、水平ブランキング期間が終了し、その後に続く水平読出し期間にCDS雑音除去回路に蓄積された１行分の信号を、出力信号線を通して出力ノードに読み出す。
【００２８】
図６は、図５に示した動作例における各画素の信号蓄積期間を示す。本実施形態においては、一行分のフォトダイオードの信号を１つのHBLK期間に二回に分けて読み出す。したがって、同一行の信号蓄積期間の差は極めて僅かであり、動く被写体を撮像しても、被写体エッジの輪郭のずれが一列毎に生じて不自然な再生画面となることはない。
【００２９】
例えば約５００万画素を有するCMOSエリアセンサにおいては、画素アレイにおける行数は２０４８行であり、例えば１秒当り７．５フレームを撮像する場合、隣接する行の水平ブランキング期間相互の間隔は３２．６μｓである。これに対して、図５に示した動作例のように、１つのHBLK期間に信号の読み出しを二回行う場合には、読み出し間隔は１．６μｓ程度である。したがって、同一行の隣接する２つの画素の読み出し間隔は、従来の読み出し間隔の約１／４０程度まで短縮することができる。
【００３０】
上記実施形態によれば、行方向２画素×列方向２画素の計４個のフォトダイオードで１つの浮遊拡散層７および１つの読出し回路を共有しており、１つのフォトダイオードあたり１．５個のMOSトランジスタが配置されている。これにより、１つのフォトダイオードが占める面積を大きくでき、画素サイズを縮小しても飽和電子数の減少が抑制できる。
【００３１】
さらに、本実施形態によれば、１つの読出し回路を共有する４つのフォトダイオード2_11、2_12、2_21、2_22に各対応して配置された読出しゲート13_11 、13_12 、13_21 、13_22 に接続される読出し線11,12,13,14 はそれぞれ独立に配置されており、各読出しゲート  13_11 、13_12 、13_21 、13_22 にはそれぞれ独立の駆動電圧が供給される。これにより、異なる行に配置されたフォトダイオードからの信号を別々の期間に読み出すことができる。また、同一行に配置されたフォトダイオードから信号は、１つの水平ブランキング期間で時分割して読み出すことができるので、比較例で問題であった、動いている被写体の撮像時に再生画面上において画像の歪みが生ずる点が解決できる。
【図面の簡単な説明】
【００３２】
【図１】比較例に係る固体撮像装置の画素アレイを示す等価回路図。
【図２】図１の回路における動作を説明するためのタイミング波形図。
【図３】図１に示した回路において画素アレイの同一行に配置されたフォトダイオードに蓄積された信号が同一の水平ブランキング期間に読み出される様子を示すタイミング波形図。
【図４】本発明の固体撮像装置の第１の実施形態に係る画素アレイを示す等価回路図。
【図５】図４の構成における動作を説明するためのタイミング波形図。
【図６】図５に示した動作における各画素の信号蓄積期間を示す図。
【符号の説明】
【００３３】
2_11、2_12、2_21、2_22…フォトダイオード、３…増幅トランジスタ、４…リセットトランジスタ（リセットゲート）、５…電源ノード、７…浮遊拡散層、10…垂直信号線、11,12,21,22 …読出し線、13_11 、13_12 、13_21 、13_22 …読み出しトランジスタ（読出しゲート）、151,152 …選択回路。
【図１】
2010028434.tif 000003
【図２】
2010028434.tif 000004
【図３】
2010028434.tif 000005
【図４】
2010028434.tif 000006
【図５】
2010028434.tif 000007
【図６】
2010028434.tif 000008