(57)【要約】【課題】Ｑファクタの低下を伴わずに出力整合回路としてのトランスフォーマ(変圧器)の一次側の入力インピーダンスを低減する。【解決手段】ＲＦ電力増幅器は、トランジスタ3A 、3Bと出力整合回路としてのトランスフォーマ１A、１Ｂ、2を具備する。トランスフォーマは、磁気的に結合した一次コイル１A、１Ｂと二次コイル2を有する。トランジスタ3A 、3Bの入力端子に入力信号＋Input、−Inputが供給され、一次コイル１A、１Ｂにトランジスタ3A、3Bの出力端子が接続され、二次コイル2から出力信号Outputが生成される。一次コイルはトランジスタの出力端子の間に並列に接続され二次コイル2と磁気的に結合した第１コイル１Aと第２コイル１Ｂを含む。一次コイルの並列接続によって、一次コイルの入力インピーダンスが低減される。【選択図】図９
2010118916.tif 000002
【特許請求の範囲】
【請求項１】
プッシュプル電力増幅回路の能動デバイスとしての第１トランジスタおよび第２トランジスタと、前記プッシュプル電力増幅回路の出力整合回路としてのトランスフォーマとを具備して、
前記第１トランジスタの入力端子と前記第２トランジスタの入力端子とに、非反転入力信号と反転入力信号とがそれぞれ供給可能とされており、
前記トランスフォーマは、磁気的に結合した一次コイルと二次コイルとを有しており、
前記トランスフォーマの前記一次コイルの一端と他端とは、前記第１トランジスタの出力端子と前記第２トランジスタの出力端子にそれぞれ接続され、前記トランスフォーマの前記二次コイルの一端と他端との間から出力信号が生成可能とされており、
前記トランスフォーマの前記一次コイルは、前記第１トランジスタの前記出力端子と前記第２トランジスタの前記出力端子の間に並列に接続されるとともに前記二次コイルと磁気的に結合した第１コイルと第２コイルとを少なくとも含むＲＦ電力増幅器。
【請求項２】
前記第１コイルと前記第２コイルとの少なくとも一方のコイルは前記第１トランジスタの前記出力端子と前記第２トランジスタの前記出力端子との間で電源電圧が供給可能とされている請求項１に記載のＲＦ電力増幅器。
【請求項３】
前記トランスフォーマの前記一次コイルと前記二次コイルとは基板の表面に平坦に形成された環状形状の金属薄膜配線によってそれぞれ構成されている請求項２に記載のＲＦ電力増幅器。
【請求項４】
前記トランスフォーマの前記一次コイルを構成する金属薄膜配線の配線幅は、前記トランスフォーマの前記二次コイルを構成する金属薄膜配線の配線幅よりも大きく形成されている請求項３に記載のＲＦ電力増幅器。
【請求項５】
前記トランスフォーマの前記一次コイルを構成する前記金属薄膜配線と前記トランスフォーマの前記二次コイルを構成する前記金属薄膜配線とは前記環状形状の周辺にそれぞれ形成されており、
前記一次コイルと前記二次コイルは所定のターン比に設定されることによって、前記トランスフォーマは前記ターン比によって決定されるインピーダンス変換比によって出力整合の動作を実行する請求項４に記載のＲＦ電力増幅器。
【請求項６】
前記二次コイルのターン数は、前記一次コイルのターン数の略整数倍に設定されている請求項５に記載のＲＦ電力増幅器。
【請求項７】
前記トランスフォーマの前記一次コイルの前記第１コイルと前記第２コイルとは、前記環状形状の外側金属薄膜配線と内側金属薄膜配線とによってそれぞれ形成されており、
前記二次コイルは、前記外側金属薄膜配線と前記内側金属薄膜配線の間に形成された中央金属薄膜配線によって構成されている請求項５に記載のＲＦ電力増幅器。
【請求項８】
前記外側金属薄膜配線と前記内側金属薄膜配線との間で前記中央金属薄膜配線によって構成された前記二次コイルは、複数のターン数を形成する請求項７に記載のＲＦ電力増幅器。
【請求項９】
前記第１コイルと前記二次コイルと前記第２コイルは前記基板の前記表面に形成された多層配線構造によって形成され、前記多層配線構造において前記二次コイルは前記第１コイルと前記第２コイルとにより挟まれている請求項５に記載のＲＦ電力増幅器。
【請求項１０】
前記基板は半導体チップであり、前記第１トランジスタと前記第２トランジスタとは前記半導体チップに形成され、前記トランスフォーマはオンチップトランスフォーマとして前記半導体チップに形成されている請求項５に記載のＲＦ電力増幅器。
【請求項１１】
前記トランスフォーマが形成された前記基板は配線基板であり、前記第１トランジスタと前記第２トランジスタとは半導体チップに形成されており、
前記配線基板に形成された前記トランスフォーマは、前記半導体チップに形成された前記第１トランジスタおよび前記第２トランジスタに接続配線によって電気的に接続されている請求項５に記載のＲＦ電力増幅器。
【請求項１２】
前記トランスフォーマの前記一次コイルは、対称形状で形成されている請求項５に記載のＲＦ電力増幅器。
【請求項１３】
前記第１トランジスタと前記第２トランジスタとはＭＯＳトランジスタである請求項５に記載のＲＦ電力増幅器。
【請求項１４】
前記ＭＯＳトランジスタはＬＤ型ＭＯＳトランジスタである請求項１３に記載のＲＦ電力増幅器。
【請求項１５】
前記第１トランジスタと前記第２トランジスタとはバイポーラトランジスタである請求項５に記載のＲＦ電力増幅器。
【請求項１６】
前記バイポーラトランジスタは化合物半導体へテロバイポーラトランジスタである請求項１５に記載のＲＦ電力増幅器。
【請求項１７】
前記第１トランジスタおよび前記第２トランジスタが接続された前記一次コイルの前記一端および前記他端と前記出力信号が生成可能とされた前記二次コイルの前記一端および前記他端は前記環状形状で相互に対向する場所に形成されている請求項１から請求項１６までのいずれかに記載のＲＦ電力増幅器。
【請求項１８】
プッシュプル電力増幅回路の能動デバイスとしての第１トランジスタおよび第２トランジスタと、前記プッシュプル電力増幅回路の出力整合回路としてのトランスフォーマとを具備して、
前記第１トランジスタの入力端子と前記第２トランジスタの入力端子とに、非反転入力信号と反転入力信号とがそれぞれ供給可能とされており、
前記トランスフォーマは、一次金属薄膜配線と二次金属薄膜配線とを有し、前記一次金属薄膜配線と前記二次金属薄膜配線とは磁気的に結合され、前記一次金属薄膜配線と前記二次金属薄膜配線とは基板の表面に平坦に形成された環状形状をそれぞれ有しており、
前記トランスフォーマの前記一次金属薄膜配線の一端には前記第１トランジスタの出力端子が接続され、前記トランスフォーマの前記金属薄膜配線の他端には前記第２トランジスタの出力端子が接続され、
前記トランスフォーマの前記二次金属薄膜配線の一端と他端との間から、出力信号が生成可能とされており、
前記トランスフォーマの前記一次金属薄膜配線の前記一端および前記他端と前記二次金属薄膜配線の前記一端および前記他端とは、前記環状形状で相互に対向する第１部分と第２部分とにそれぞれ形成され、
前記環状形状の前記第１部分において、前記トランスフォーマの前記一次金属薄膜配線の前記一端と前記他端とは互いに近接して配置されており、
前記環状形状の前記第２部分において、前記トランスフォーマの前記二次金属薄膜配線の前記一端と前記他端とは互いに近接して配置されており、
前記トランスフォーマの前記一次金属薄膜配線は前記第１トランジスタの前記出力端子と前記第２トランジスタの前記出力端子の間に並列に接続されるとともに前記二次金属薄膜配線と磁気的に結合した第１配線と第２配線を少なくとも含むＲＦ電力増幅器。
【請求項１９】
前記第１配線と前記第２配線との少なくとも一方の配線は前記第１トランジスタの前記出力端子と前記第２トランジスタの前記出力端子との間で電源電圧が供給可能とされている請求項１８に記載のＲＦ電力増幅器。
【請求項２０】
前記トランスフォーマの前記一次金属薄膜配線の配線幅は、前記トランスフォーマの前記金属薄膜配線の配線幅よりも大きく形成されている請求項１９に記載のＲＦ電力増幅器。
【請求項２１】
前記トランスフォーマの前記一次金属薄膜配線と前記トランスフォーマの前記二次金属薄膜配線とは前記環状形状の周辺にそれぞれ形成されており、
前記一次金属薄膜配線と前記二次金属薄膜配線は所定のターン比に設定されることによって、前記トランスフォーマは前記ターン比によって決定されるインピーダンス変換比によって出力整合の動作を実行する請求項２０に記載のＲＦ電力増幅器。
【請求項２２】
前記二次金属薄膜配線のターン数は前記一次金属薄膜配線のターン数の略整数倍に設定されている請求項２１に記載のＲＦ電力増幅器。
【請求項２３】
前記トランスフォーマの前記一次金属薄膜配線の前記第１配線と前記第２配線とは、前記環状形状の外側金属薄膜配線と内側金属薄膜配線とによってそれぞれ形成されており、
前記二次金属薄膜配線は、前記外側金属薄膜配線と前記内側金属薄膜配線の間に形成された中央金属薄膜配線によって構成されている請求項２２に記載のＲＦ電力増幅器。
【請求項２４】
前記外側金属薄膜配線と前記内側金属薄膜配線との間で前記中央金属薄膜配線によって構成された前記二次金属薄膜配線は、複数のターン数を形成するものである請求項２３に記載のＲＦ電力増幅器。
【請求項２５】
前記第１配線と前記二次金属薄膜配線と前記第２配線は前記基板の前記表面に形成された多層配線構造によって形成され、前記多層配線構造において前記二次金属薄膜配線は前記第１配線と前記第２配線とにより挟まれたものである請求項２１に記載のＲＦ電力増幅器。
【請求項２６】
前記基板は半導体チップであり、前記第１トランジスタと前記第２トランジスタとは前記半導体チップに形成され、前記トランスフォーマはオンチップトランスフォーマとして前記半導体チップに形成されている請求項２１に記載のＲＦ電力増幅器。
【請求項２７】
前記トランスフォーマが形成された前記基板は配線基板であり、前記第１トランジスタと前記第２トランジスタとは半導体チップに形成されており、
前記配線基板に形成された前記トランスフォーマは、前記半導体チップに形成された前記第１トランジスタおよび前記第２トランジスタに接続配線によって電気的に接続されている請求項２１に記載のＲＦ電力増幅器。
【請求項２８】
前記第１トランジスタと前記第２トランジスタとはＭＯＳトランジスタである請求項２１に記載のＲＦ電力増幅器。
【請求項２９】
前記ＭＯＳトランジスタはＬＤ型ＭＯＳトランジスタである請求項２８に記載のＲＦ電力増幅器。
【請求項３０】
前記第１トランジスタと前記第２トランジスタとはバイポーラトランジスタである請求項２１に記載のＲＦ電力増幅器。
【請求項３１】
前記バイポーラトランジスタは化合物半導体へテロバイポーラトランジスタである請求項３０に記載のＲＦ電力増幅器。
【請求項３２】
前記一次金属薄膜配線に接続される前記能動素子として、前記環状形状の前記第１部分において前記トランスフォーマの前記一次金属薄膜配線の前記一端および前記他端に前記第１トランジスタおよび前記第２トランジスタのみが接続されており、
前記第１部分と前記第２部分とを接続する仮想線を中心に前記トランスフォーマの前記一次金属薄膜配線と前記二次金属薄膜配線とは、それぞれ対称形状で形成されている請求項１８から請求項３１のいずれかに記載のＲＦ電力増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＲＦ電力増幅器に関するもので、特にＱファクタの低下を伴うことなくインピーダンス整合回路のトランスフォーマの一次コイルの入力インピーダンスを低減するのに有益な技術に関する。
【背景技術】
【０００２】
携帯電話端末機器や無線ＬＡＮ端末などの通信機器に搭載される無線周波数(ＲＦ)電力増幅器においては、良く知られているようにソース接地またはエミッタ接地の電力増幅トランジスタによって負荷のアンテナを効率的に駆動するために、電力増幅トランジスタと負荷の間にインピーダンス整合回路が接続される。このインピーダンス整合回路は、電力増幅トランジスタの数オームの低い出力インピーダンスを一般的には５０オームの負荷の高い入力インピーダンスに変換する。また、インピーダンス整合回路はコイルや容量の受動素子により構成されるが、無損失で所定の変圧比を持つ変圧器(トランスフォーマ)によって構成することができる。この変圧器の一次コイルは電力増幅トランジスタのドレインまたはコレクタに接続される一方、変圧器の二次コイルは負荷のアンテナに接続される。
【０００３】
下記非特許文献１には、変圧器を使用したインピーダンス整合回路において変圧器の一次コイルの一端と他端に相補入力信号によって駆動される一対のＮチャンネルＭＯＳトランジスタが接続された高効率のＢ級プッシュプル電力増幅器が記載されている。一次コイルの中点にはドレイン電源電圧が供給され、変圧器の二次コイルは負荷に接続される。
【０００４】
一方、下記非特許文献２には、入力バルンとしての１個目のオンチップ変圧器とドライバ段と段間整合回路としての２個目と３個目のオンチップ変圧器と電力出力段とがシリコンチップ上に集積化されたモノリシックＲＦ電力増幅器が記載されている。ドライバ段は１個目のオンチップ変圧器の二次コイルの両端からの信号によって駆動される一対のドライバトランジスタを含み、電力出力段は２個目と３個目とのオンチップ変圧器の二次コイルの両端からの信号によって駆動される一対の出力トランジスタを含んでいる。一対のドライバトランジスタのコレクタには、２個目と３個目のオンチップ変圧器の一次コイルを介して電源電圧が供給される。３個のオンチップ変圧器は、シリコンチップ上の３層配線によって形成される。ドライバ段の一対のドライバトランジスタのコレクタには、シリコンチップの外部部品の複数のコイルと複数の容量によって構成された出力整合回路が接続される。
【０００５】
一方、下記非特許文献３には、下記非特許文献２に記載のモノリシックＲＦ電力増幅器の外部部品による出力整合回路の問題を解消する一方、短チャンネルＭＯＳトランジスタの低い降伏電圧と熱放散との問題を解決するための電力増幅器が記載されている。この電力増幅器は著者によって分布能動変圧器(ＤＡＴ)電力増幅器と呼ばれ、分布能動変圧器(ＤＡＴ)の一次コイルは環状形状に配置された高いＱファクタを持つ複数のスラブインダクタ(Slab Inductor)によって構成されている。複数のインダクタの間には、相補入力信号によって駆動される一対のＮチャンネルＭＯＳトランジスタを含む差動プッシュプル増幅器が接続されている。分布能動変圧器(ＤＡＴ)の一次コイルでは、複数のインダクタと複数の差動プッシュプル増幅器が環状形状に沿って交互に配置されている。分布能動変圧器(ＤＡＴ)の二次コイルは、環状形状の一次コイルの内部のワンターン金属ストリップによって構成される。一次コイルの複数の差動プッシュプル増幅器が同一の同期した交流電流を流すので、二次コイルに磁界が誘起され、複数の差動プッシュプル増幅器の差動電圧の和が生成される。尚、ＤＡＴは、Distributed Active-Transformerの略である。
【０００６】
また、下記非特許文献３に記載のＤＡＴ電力増幅器は、複数の差動プッシュプル増幅器の各一対のＭＯＳトランジスタのゲートに相補入力信号を並列に供給するために、環状形状の外部から相補入力信号を環状形状の中央部に平衡信号を供給するための差動信号線を含む。この中央部と各一対のＭＯＳトランジスタの各ゲートとの間には、対称接続のための分配回路が配置されている。尚、分布能動変圧器(ＤＡＴ)の環状形状の一次コイルが直線形状の複数のスラブインダクタによって構成されることによって、対向配線に流れる電流によって負の相互インダクタンスが生成される一般的なスパイラルインダクタと比較して、高いＱファクタを持つものである。
【０００７】
更に、下記非特許文献４には、下記非特許文献３に記載のようなＤＡＴ電力増幅器の分布能動変圧器(ＤＡＴ)の円形構造が増幅器の不安定性をもたらす電力の入力と出力の交差結合の原因となることが記載されている。また下記非特許文献４には、能動デバイスと比較して分布能動変圧器(ＤＡＴ)の大きな電力結合構造がトータルチップサイズを決定するので、コストの面で望ましくないことも記載されている。従って、下記非特許文献４には、安定性のため入力と出力との結合を低減するために、パワーデバイスと接続される入力ポートは分布能動変圧器(ＤＡＴ)の四角形の一辺の部分の一次コイルに配置され、分布能動変圧器(ＤＡＴ)の二次コイルの出力ポートは四角形の反対側の辺に配置されている。
【０００８】
【非特許文献１】Ｆｒｅｄｅｒｉｃ  Ｈ．  Ｒａａｂ  ｅｔ  ａｌ，  “ＲＦ  ａｎｄ  Ｍｉｃｒｏｗａｖｅ  Ｐｏｗｅｒ  Ａｍｐｌｉｆｉｅｒ  ａｎｄ  Ｔｒａｎｓｍｉｔｔｅｒ  Ｔｅｃｈｎｏｌｏｇｉｅｓ−Ｐａｒｔ  ２”，  Ｈｉｇｈ  Ｆｒｅｑｕｅｎｃｙ  Ｅｌｅｃｔｒｏｎｉｃｓ，  ＰＰ．２２〜３６，  Ｍａｙ  ２００３，
【非特許文献２】Ｗｅｒｎｅｒ  Ｓｉｍｂｕｒｇｅｒ  ｅｔ  ａｌ，  “Ａ  Ｍｏｎｏｌｉｔｈｉｃ  Ｔｒａｎｓｆｏｒｍｅｒ  Ｃｏｕｐｌｅｄ  ５−Ｗ  Ｓｉｌｉｃｏｎ  Ｐｏｗｅｒ  Ａｍｐｌｉｆｉｅｒ  ｗｉｔｈ  ５９％  ＰＡＥ  ａｔ  ０．９ＧＨｚ”，  ＩＥＥＥ  ＪＯＵＲＮＡＬ  ＯＦ  ＳＯＬＩＤ−ＳＴＡＴＥ  ＣＩＲＣＵＩＴＳ，  ＶＯＬ．３４，  ＮＯ．１２，  ＤＥＣＥＭＢＥＲ  １９９９，  ＰＰ．１８８１〜１８９２．
【非特許文献３】Ｉｃｈｉｒｏ  Ａｏｋｉ  ｅｔ  ａｌ，  “Ｆｕｌｌｙ  Ｉｎｔｅｇｒａｔｅｄ  ＣＭＯＳ  Ｐｏｗｅｒ  Ａｍｐｌｉｆｉｅｒ  Ｄｅｓｉｇｎ  Ｕｓｉｎｇ  ｔｈｅ  Ｄｉｓｔｒｉｂｕｔｅｄ  Ａｃｔｉｖｅ−Ｔｒａｎｓｆｏｒｍｅｒ  Ａｒｃｈｉｔｅｃｕｒｅ”，  ＩＥＥＥ  ＪＯＵＲＮＡＬ  ＯＦ  ＳＯＬＩＤ−ＳＴＡＴＥ  ＣＩＲＣＵＩＴＳ，  ＶＯＬ．３７，  ＮＯ．３，  Ｍａｒｃｈ  ２００２，  ＰＰ．３７１〜３８３．
【非特許文献４】Ｋｙｕ  Ｈｗａｎ  Ａｎ  ｅｔ  ａｌ，  “Ａ  Ｍｏｎｏｌｉｔｈｉｃ  Ｖｏｌｔａｇｅ−Ｂｏｏｓｔｉｎｇ  Ｐａｒａｌｌｅｌ−Ｐｒｉｍａｒｙ  Ｔｒａｎｓｆｏｒｍｅｒ  Ｓｔｒｕｃｔｕｒｅｓ  ｆｏｒ  Ｆｕｌｌｙ  Ｉｎｔｅｇｒａｔｅｄ  ＣＭＯＳ  Ｐｏｗｅｒ  Ａｍｐｌｉｆｉｅｒ  Ｄｅｓｉｇｎ”，  ３〜５  Ｊｕｎｅ  ２００７，  ２００７  ＩＥＥＥ  Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔｓ  Ｓｙｍｐｏｓｉｕｍ，  ＰＰ．４１９〜４２２．
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明者等は本発明に先立って、出力インピーダンス整合回路として無損失で所定の変圧比を持つ変圧器(トランスフォーマ)を使用するＲＦ電力増幅器の開発に従事した。このＲＦ電力増幅器は携帯電話端末機器に搭載されるので、小型化、低コストと言う開発課題が本発明者等に与えられた。
【００１０】
開発の経過において、まず本発明者等は背景技術の技術を詳細に、検討した。
【００１１】
図１は、上記非特許文献３に記載のＤＡＴ電力増幅器をベースに本発明に先立って本発明者等により検討された電力増幅器である。この電力増幅器は、シリコン(Ｓｉ)チップ上に形成された(オンチップ)トランスフォーマを用いるものであり、このトランスフォーマは電磁誘導を利用して略平行に近接して配置された複数の配線間でエネルギーの伝達を行うデバイスである。また図１の平面図に示した電力増幅器は、１個のＳｉチップ上に形成された１個のトランスフォーマと複数個のトランジスタとを含み、このトランスフォーマによって出力電力の電力合成とインピーダンス整合とを行うものである。
【００１２】
この電力増幅器は、能動デバイスとしてはＣＭＯＳ製造プロセスによって製造可能な８個のソース接地のＮチャンネルＭＯＳトランジスタ７A〜７Hを使用して、各トランジスタの入力端子、出力端子、接地端子は、それぞれゲート、ドレイン、ソースとなっている。出力整合回路および電力合成回路として、環状形状の一次コイルとしての複数(４個)の金属配線１A〜１Dと、一次コイルの内部の二次コイルのワンターン金属ストリップとしての金属薄膜配線２とから構成されたオンチップトランスフォーマを使用されている。第１金属配線１Aと第２金属配線１Bとの間には、一対のＮチャンネルＭＯＳトランジスタ７A、7Bと容量4Aとを含む第１プッシュプル型電力増幅回路が接続され、トランジスタ７Aのゲートとトランジスタ７Bのゲートには非反転入力信号＋Inputと反転入力信号−Inputがそれぞれ供給される。第２金属配線１Bと第３金属配線１Cとの間には、一対のＮチャンネルＭＯＳトランジスタ７C、7Dと容量4Bとを含む第２プッシュプル型電力増幅回路が接続され、第３金属配線１Cと第４金属配線１Dとの間には、一対のＮチャンネルＭＯＳトランジスタ７E、7Fと容量4Cとを含む第３プッシュプル型電力増幅回路が接続される。最後に、第４金属配線１Dと第１金属配線１Aとの間には、一対のＮチャンネルＭＯＳトランジスタ７G、7Hと容量4Dとを含む第４プッシュプル型電力増幅回路が接続される。環状形状の一次コイルとしての４個の金属配線１A〜１Dの各配線は、高いＱファクタを持つ複数のスラブインダクタ(Slab Inductor)によって構成され、その中点にはドレイン電源電圧Ｖddが供給される。一次コイルの内部の二次コイルのワンターン金属ストリップとしての金属薄膜配線２の両端からは出力信号Outputが生成され、この両端には容量4Eが接続されている。尚、容量4A〜4Dは、各プッシュプル型電力増幅回路の奇数高調波のレベルを低減するものである。
【００１３】
図１の平面図に示した電力増幅器によれば、環状形状の一次コイルとしての４個のスラブインダクタと４個のプッシュプル型電力増幅回路とが環状に交互に配置されて、一次コイルと環状形状の二次コイル２とが隣接するように配置され磁気的に結合している。その結果、４個のプッシュプル型電力増幅回路の出力が、オンチップトランスフォーマによって電力合成されるとともに出力整合を行うことができ、また、短チャンネルＭＯＳトランジスタの低い降伏電圧と熱放散との問題を解決することができる。更に電力増幅器の出力整合回路をＳｉチップ上に小型に形成できて、それによって電力増幅器の製造コストおよびサイズを大幅に低減することができる効果がある。また、プッシュプル型電力増幅回路の一対のＭＯＳトランジスタが差動動作であることから、一対のＭＯＳトランジスタの電流が相殺されソース電圧が安定化され、４個のスラブ金属配線１A〜１Dの各中点のドレイン電源電圧Ｖddも安定化される。従って、電圧安定化のための大きな容量が不要となり、電力増幅器の製造コストおよびサイズを低減できる効果も有する。
【００１４】
図２も、上記非特許文献３に記載のＤＡＴ電力増幅器をベースに本発明に先立って本発明者等により検討された電力増幅器である。図２に示す電力増幅器が図１に示す電力増幅器と相違するのは、下記の点である。すなわち、図２に示す電力増幅器では、オンチップトランスフォーマの環状形状の二次コイル２の外側には外側環状形状の一次コイルとしての８個の金属配線１A〜１Hが配置されて、二次コイル２の内側には内側環状形状の一次コイルとしての４個の金属配線１Ｉ〜１Lが配置されている。外側の金属配線１Aと外側の金属配線１Bとの間には、一対のＮチャンネルＭＯＳトランジスタ3A、3Bと容量4Aとを含むプッシュプル型電力増幅回路が接続され、トランジスタ3Aのゲートとトランジスタ3Bのゲートには非反転入力信号＋Inputと反転入力信号−Inputがそれぞれ供給される。外側の金属配線１Cと外側の金属配線１Dとの間には、一対のＮチャンネルＭＯＳトランジスタ3C、3Dと容量4Bとを含むプッシュプル型電力増幅回路が接続され、外側の金属配線１Eと外側の金属配線１Fとの間には、一対のＮチャンネルＭＯＳトランジスタ3E、3Fと容量4Cとを含むプッシュプル型電力増幅回路が接続される。最後に、外側の金属配線１Gと外側の金属配線１Hとの間には、一対のＮチャンネルＭＯＳトランジスタ3G、3Hと容量4Dとを含むプッシュプル型電力増幅回路が接続される。
【００１５】
環状形状の中央部の右上の内側の金属配線１Lの中点には、ドレイン電源電圧Ｖddが供給される。内側の金属配線１Lの左上の一端はボンディングワイヤ8Aと外側の金属配線１Aとを介してＮチャンネルＭＯＳトランジスタ3Aのドレインに接続され、内側の金属配線１Lの右下の他端はボンディングワイヤ8Hと外側の金属配線１Fとを介してＮチャンネルＭＯＳトランジスタ3Fのドレインに接続されている。環状形状の中央部の左上の内側の金属配線１Ｉの中点にも、ドレイン電源電圧Ｖddが供給される。内側の金属配線１Ｉの左下の一端はボンディングワイヤ8Cと外側の金属配線１Cとを介してＮチャンネルＭＯＳトランジスタ3Cのドレインに接続され、内側の金属配線１Ｉの右上の他端はボンディングワイヤ8Bと外側の金属配線１Hとを介してＮチャンネルＭＯＳトランジスタ3Hのドレインに接続されている。環状形状の中央部の左下の内側の金属配線１Jの中点にも、ドレイン電源電圧Ｖddが供給される。内側の金属配線１Jの右下の一端はボンディングワイヤ8Eと外側の金属配線１Eとを介してＮチャンネルＭＯＳトランジスタ3Eのドレインに接続され、内側の金属配線１Jの左上の他端はボンディングワイヤ8Dと外側の金属配線１Bとを介してＮチャンネルＭＯＳトランジスタ3Bのドレインに接続されている。環状形状の中央部の右下の内側の金属配線１Kの中点には、ドレイン電源電圧Ｖddが供給される。内側の金属配線１Kの右上の一端はボンディングワイヤ8Gと外側の金属配線１Gとを介してＮチャンネルＭＯＳトランジスタ3Gのドレインに接続され、内側の金属配線１Kの左下の他端はボンディングワイヤ8Fと外側の金属配線１Dとを介してＮチャンネルＭＯＳトランジスタ3Dのドレインに接続されている。
【００１６】
図３も、上記非特許文献３に記載のＤＡＴ電力増幅器をベースに本発明に先立って本発明者等により検討された電力増幅器である。図３に示す電力増幅器が図２に示す電力増幅器と相違するのは、二次コイル２の外側の外側環状形状の一次コイルの金属配線の個数と内側の内側環状形状の一次コイルの金属配線の個数が半分とされ、プッシュプル型電力増幅回路の個数も半分とされている。すなわち、図３に示す電力増幅器では、オンチップトランスフォーマの環状形状の二次コイル２の外側には外側環状形状の一次コイルとしての４個の金属配線１A〜１Dが配置されて、二次コイル２の内側には内側環状形状の一次コイルとしての２個の金属配線１E〜１Fが配置されている。
【００１７】
環状形状の中央部の上の内側の金属配線１Eの中点には、ドレイン電源電圧Ｖddが供給される。内側の金属配線１Eの左下の一端はボンディングワイヤ8Aと外側の金属配線１Bとを介してＮチャンネルＭＯＳトランジスタ3Cのドレインに接続され、内側の金属配線１Eの右下の他端はボンディングワイヤ8Dと外側の金属配線１Cとを介してＮチャンネルＭＯＳトランジスタ3Dのドレインに接続されている。環状形状の中央部の下の内側の金属配線１Fの中点にも、ドレイン電源電圧Ｖddが供給される。内側の金属配線１Fの右上の一端はボンディングワイヤ8Cと外側の金属配線１Dとを介してＮチャンネルＭＯＳトランジスタ3Bのドレインに接続され、内側の金属配線１Ｆの左上の他端はボンディングワイヤ8Bと外側の金属配線１Aとを介してＮチャンネルＭＯＳトランジスタ3Aのドレインに接続されている。
【００１８】
図２と図３に示した本発明に先立って本発明者等により検討された電力増幅器では、下記のような問題があることが明らかとなった。すなわち、上記非特許文献４に記載されたように、図２と図３とに示したオンチップトランスフォーマの環状形状が増幅器の不安定性をもたらす電力の入力と出力との交差結合の原因となるものである。すなわち、図２に示す電力増幅器では、複数の差動プッシュプル増幅器の複数の一対のＭＯＳトランジスタ3A、3B…3G、3Hのゲートに相補入力信号＋Input、−Inputを並列に供給するために、下記が必要となる。最初に、外部環状形状の一次コイル1A、1B…1G、1Hの外部から相補入力信号＋Input、−Inputを環状形状の中央部に平衡信号を供給するための差動信号線が必要となる。次に、環状形状の中央部と複数の一対のＭＯＳトランジスタ3A、3B…3G、3Hのゲートとの間に、複数の対称接続配線を有する分配回路が必要となる。しかし、環状形状の外部から内部の中央部に相補入力信号＋Input、−Inputを平衡に供給するための差動信号線は環状形状の二次コイル２とクロス配線となるので、このクロス配線の部分で信号の損失が生じる。また、環状形状の中央部と複数の一対のＭＯＳトランジスタのゲートとに接続された分配回路の複数の対称接続配線も環状形状の二次コイル２と複数のクロス配線となるので、複数のクロス配線の部分で信号損失が生じる。本発明者等によるシミュレーションの結果、この損失によって電力付加効率(ＰＡＥ：Power Added Efficiency)が５％低下することが判明した。
【００１９】
更に、図２に示す電力増幅器では、オンチップトランスフォーマと複数の差動プッシュプル増幅器の複数のＭＯＳトランジスタ3A、3B…3G、3Hとは同一のＳｉチップ上に形成する必要がある。ＭＯＳトランジスタ3A、3B…3G、3Hと比較して環状形状のオンチップトランスフォーマのチップ占有面積が大きくなり、電力増幅器の製造コストが高くなるものである。更に、損失による電力付加効率の低下と高い製造コストの問題は、図３に示す電力増幅器でも回避することは不可能である。
【００２０】
図４は、上記非特許文献４に記載のＤＡＴ電力増幅器をベースに本発明に先立って本発明者等により検討された電力増幅器である。図４に示す電力増幅器では、安定性のため入力と出力との結合を低減するために、パワーデバイスと接続される入力ポートはトランスフォーマの四角形の下側の一辺の一次コイルに配置され、トランスフォーマの二次コイルの出力ポートは四角形の反対側の上側の一辺に配置されている。トランスフォーマの環状形状の二次コイルは、外側の二次コイル2Aと内側の二次コイル2Bとによって構成される。外側の二次コイル2Aの四角形の上中央左の一端は出力端子Outputに接続され、外側の二次コイル2Aの四角形の上中央右の他端は下層クロス配線5Hを介して内側の二次コイル2Bの四角形の上中央左の一端に接続される。また内側の二次コイル2Bの四角形の上中央右の他端は、下層クロス配線5Dを介して接地電圧ＧＮＤに接続されている。
【００２１】
トランスフォーマの環状形状の第１の一次コイルは、四角形の左辺に突出した長距離配線の金属配線１Aと、四角形の下中央の下層クロス配線5Fと、四角形の下中央左の短距離配線の金属配線１Bとによって構成されている。すなわち、四角形の左辺に突出した長距離配線の金属配線１Aの四角形の下中央右の一端と四角形の下中央左の短距離配線の金属配線１Bの一端とは、下層クロス配線5Fを介して相互に接続されている。短距離配線の金属配線１Bの他端はＮチャンネルＭＯＳトランジスタ7Bのドレインに接続され、長距離配線の金属配線１Aの四角形の左下の他端はＮチャンネルＭＯＳトランジスタ7Aのドレインに接続されている。トランスフォーマの環状形状の第２の一次コイルは、四角形の右辺に突出した長距離配線の金属配線１Dと、四角形の上中央の下層クロス配線5Gと、四角形の内側左の長距離配線の金属配線１Cと、四角形の下中央の下層クロス配線5Eと、四角形の下中央右の短距離配線の金属配線１Eとによって構成されている。すなわち、四角形の右辺に突出した長距離配線の金属配線１Dの四角形の右下の一端はＮチャンネルＭＯＳトランジスタ7Dのドレインに接続され、長距離配線の金属配線１Dの四角形の上中央右の他端は下層クロス配線5Gを介して四角形の内側左の長距離配線の金属配線１Cの四角形の上中央左の一端に接続されている。長距離配線の金属配線１Cの四角形の下中央左の他端は、四角形の下中央の下層クロス配線5Eと四角形の下中央右の短距離配線の金属配線１Eを介してＮチャンネルＭＯＳトランジスタ7Cのドレインに接続されている。またＮチャンネルＭＯＳトランジスタ7A、7B、7C、7Dのドレインには、ボンディングワイヤ9A、9B、9C、9Dを介してドレイン電源電圧Ｖddが供給される。
【００２２】
図４に示す電力増幅器では、複数のＭＯＳトランジスタ7A、7B、7C、7Dのゲートに相補入力信号＋Input、−Inputを供給するためのゲート相補入力信号配線は、トランスフォーマの外側の二次コイル2Aおよび内側の二次コイル2Bとクロス配線を形成する必要は無い。また、ＭＯＳトランジスタ7A…7Dのゲート相補入力信号配線は、Ｓｉチップのデバイスレイアウトによってボンディングワイヤ9A…9Dとクロス配線を形成する必要は無い。従って、図４に示す電力増幅器では、差動プッシュプル増幅器の電力の入力と出力との交差結合による不安定性の問題もしくは電力付加効率の低下を解消することができる。更に、図４に示す電力増幅器では、トランスフォーマと複数の差動プッシュプル増幅器の複数のＭＯＳトランジスタ7A…7Dは同一のＳｉチップ上に形成する必要はない。ＭＯＳトランジスタ7A…7DはＳｉチップ上に形成する一方、Ｓｉチップと比較してコストの安価なプリント配線基板上に環状形状のトランスフォーマを形成することができる。プリント配線基板上に形成された環状形状のトランスフォーマとＳｉチップ上に形成されたＭＯＳトランジスタ7A…7Dとはボンディングワイヤによって相互に接続可能であるので、電力増幅器の製造コストを低減することが可能となるものである。
【００２３】
しかし、図４に示す電力増幅器では、トランスフォーマの一次コイルの入力インピーダンスが高くなると言う問題が本発明者等の検討によって明らかとされた。すなわち、図４に示す電力増幅器では、第１の一次コイル(配線１A、クロス配線5F、配線１B)や第２の一次コイル(配線１D、クロス配線5G、配線１C、クロス配線5E、配線１E)の長さは、トランスフォーマの環状形状の周辺長と略等しい長さとなっている。第１の一次コイルの両端には第１の差動プッシュプル増幅器のＭＯＳトランジスタ7A、7Bのドレインが接続され、第２の一次コイルの両端には第２の差動プッシュプル増幅器のＭＯＳトランジスタ7C、7Dのドレインが接続されている。一次コイルの入力インピーダンスの値は、一次コイルの長さすなわち環状形状の周辺長に比例するものとなる。図１や図２に示す電力増幅器のトランスフォーマと比較すると、図４に示すトランスフォーマでは、環状形状の周辺に配置された差動プッシュプル増幅器の個数が減少しているので、１個の差動プッシュプル増幅器の２個のＭＯＳトランジスタのドレインの間の一次コイルの長さと入力インピーダンスとが増加する。
【００２４】
差動プッシュプル増幅器のＭＯＳトランジスタのドレイン出力インピーダンス(数オーム程度)と比較してトランスフォーマの一次コイルの入力インピーダンスが高くなると、トランスフォーマによる出力インピーダンス整合での整合条件が得られなくなってしまう。トランスフォーマの環状形状の半径と周辺長とを短縮することによって、トランスフォーマの一次コイルの入力インピーダンスを低減することができる。しかし、それによってトランスフォーマは略スパイラルインダクタとして動作するので、上記非特許文献４に記載のようにＱファクタが低下すると言う問題が発生することが本発明者等の検討によって明らかとされた。
【００２５】
また図４に示すトランスフォーマでは、ＮチャンネルＭＯＳトランジスタ7A、7B、7C、7Dのドレインにドレイン電源電圧Ｖddを供給するためのボンディングワイヤ9A、9B、9C、9Dの信号損失も生じるので、ＲＦ増幅出力信号の電力付加効率(ＰＡＥ)が低下すると言う問題も本発明者等によって明らかとされた。
【００２６】
更に図４に示すトランスフォーマでは、第１の一次コイル(配線１A、クロス配線5F、配線１B)は四角形の右側と比較すると四角形の左側では環状形状の半径と周辺長とが大きくなっている。しかし、第２の一次コイル(配線１D、クロス配線5G、配線１C、クロス配線5E、配線１E)は、四角形の左側と比較すると四角形の右側では環状形状の半径と周辺長とが大きくなっている。その結果、二次コイル2A、２Ｂの出力端子Outputから生成されるＲＦ増幅出力信号の偶数次の高調波歪が増大して、隣接チャンネル漏洩電力比(ＡＣＰＲ)や電力付加効率(ＰＡＥ)が劣化すると言う副次的な問題が明らかとされた。尚、ＡＣＰＲは、Adjacent Channel leakage Power Ratioの略である。
【００２７】
本発明は、以上のような本発明に先立った本発明者等の検討の結果、なされたものである。
【００２８】
従って、本発明の目的とするところは、Ｑファクタの低下を伴うことなくトランスフォーマの一次側の入力インピーダンスを低減できるＲＦ電力増幅器を提供することにある。
【００２９】
更に、本発明の他の目的とするところは、ＲＦ増幅出力信号の電力付加効率(ＰＡＥ)の低下を軽減することにある。また、本発明の副次的な目的とするところは、ＲＦ電力増幅器の高調波歪が増大を軽減することに有る。
【００３０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００３１】
本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。
【００３２】
すなわち、本発明の代表的なＲＦ電力増幅器は、プッシュプル電力増幅回路の能動デバイスとしての第１と第２のトランジスタ(3A、3B)と、出力整合回路としてのトランスフォーマ(１A、１Ｂ、2)とを具備する。
【００３３】
前記第１と前記第２のトランジスタ(3A 、3B)の入力端子に、入力信号(＋Input、−Input)が供給される。
【００３４】
前記トランスフォーマは、磁気的に結合した一次コイル(１A、１Ｂ)と二次コイル(2)とを有する。
【００３５】
前記トランスフォーマの前記一次コイル(１A、１Ｂ)に前記第１と前記第２のトランジスタ(3A 、3B)の出力端子が接続され、前記トランスフォーマの前記二次コイル(2)から出力信号(Output)が生成される。
【００３６】
前記トランスフォーマの前記一次コイル(１A、１Ｂ)は前記第１と前記第２のトランジスタ(3A 、3B)の前記出力端子の間に並列に接続され前記二次コイル(2)と磁気的に結合した第１コイル(１A)と第２コイル(１Ｂ)とを少なくとも含む(図９参照)。
【発明の効果】
【００３７】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００３８】
すなわち、Ｑファクタの低下を伴うことなくトランスフォーマの一次側の入力インピーダンスを低減できるＲＦ電力増幅器を提供することができる。
【発明を実施するための最良の形態】
【００３９】
《代表的な実施の形態》
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００４０】
〔１〕本発明の代表的な実施の形態によるＲＦ電力増幅器は、プッシュプル電力増幅回路の能動デバイスとしての第１トランジスタ(3A)および第２トランジスタ(3B)と、前記プッシュプル電力増幅回路の出力整合回路としてのトランスフォーマ(１A、１Ｂ、2)とを具備する。
【００４１】
前記第１トランジスタ(3A)の入力端子と前記第２トランジスタ(3B)の入力端子とに、非反転入力信号(＋Input)と反転入力信号(−Input)とがそれぞれ供給可能とされている。
【００４２】
前記トランスフォーマは、磁気的に結合した一次コイル(１A、１Ｂ)と二次コイル(2)とを有している。
【００４３】
前記トランスフォーマの前記一次コイル(１A、１Ｂ)の一端と他端とは、前記第１トランジスタ(3A)の出力端子と前記第２トランジスタ(3B)の出力端子にそれぞれ接続され、前記トランスフォーマの前記二次コイル(2)の一端と他端との間から出力信号(Output)が生成可能とされている。
【００４４】
前記トランスフォーマの前記一次コイル(１A、１Ｂ)は、前記第１トランジスタ(3A)の前記出力端子と前記第２トランジスタ(3B)の前記出力端子の間に並列に接続されるとともに前記二次コイル(2)と磁気的に結合した第１コイル(１A)と第２コイル(１Ｂ)とを少なくとも含むものである(図５(Ａ)参照)。
【００４５】
前記実施の形態によれば、トランスフォーマの一次コイル(１A、１Ｂ)は並列接続された第１コイル(１A)と第２コイル(１Ｂ)とを少なくとも含むので、トランスフォーマの一次側の入力インピーダンスを低減することが可能となる。この際に、トランスフォーマの環状形状の半径と周辺長とを短縮する必要がないので、Ｑファクタの低下を解消することができる。
【００４６】
好適な実施の形態では、前記第１コイル(１A)と前記第２コイル(１Ｂ)との少なくとも一方のコイルは前記第１トランジスタ(3A)の前記出力端子と前記第２トランジスタ(3B)の前記出力端子との間で電源電圧(Ｖdd)が供給可能とされている(図５(Ａ)参照)。
【００４７】
前記好適な実施の形態によれば、第１トランジスタ(3A)と第２トランジスタ(3B)とに電源電圧(Ｖdd)を供給する際に、上記非特許文献４に記載のようにボンディングワイヤを使用する必要が無く、インピーダンスの低い一次コイルを使用して電源電圧を供給するものである。従って、上記非特許文献４に記載のボンディングワイヤの信号損失による電力付加効率の低下の問題を軽減することができる。
【００４８】
他の好適な実施の形態では、前記トランスフォーマの前記一次コイル(１A、１Ｂ)と前記二次コイル(2)とは基板の表面に平坦に形成された環状形状の金属薄膜配線によってそれぞれ構成されている。
【００４９】
前記他の好適な実施の形態によれば、前記トランスフォーマの部品の高さを低くできるので、トランスフォーマを具備するＲＦ電力増幅器を携帯電話端末に搭載するに際して、携帯電話端末の小型化が可能となる。
【００５０】
更に他の好適な実施の形態では、前記トランスフォーマの前記一次コイル(１A、１Ｂ)を構成する金属薄膜配線の配線幅は、前記トランスフォーマの前記二次コイル(2)を構成する金属薄膜配線の配線幅よりも大きく形成されている。
【００５１】
別の好適な実施の形態では、前記トランスフォーマの前記一次コイル(１A、１Ｂ)を構成する前記金属薄膜配線と前記トランスフォーマの前記二次コイル(2)を構成する前記金属薄膜配線とは前記環状形状の周辺にそれぞれ形成されている。
【００５２】
前記一次コイル(１A、１Ｂ)と前記二次コイル(2)は所定のターン比に設定されることによって、前記トランスフォーマは前記ターン比によって決定されるインピーダンス変換比によって出力整合の動作を実行する。
【００５３】
より好適な実施の形態では、前記二次コイル(2)のターン数は前記一次コイル(１A、１Ｂ)のターン数の略整数倍に設定されている。
【００５４】
更により好適な実施の形態では、前記トランスフォーマの前記一次コイル(１A、１Ｂ)の前記第１コイル(１A)と前記第２コイル(１Ｂ)とは、前記環状形状の外側金属薄膜配線と内側金属薄膜配線とによってそれぞれ形成されている。
【００５５】
前記二次コイル(2)は、前記外側金属薄膜配線と前記内側金属薄膜配線の間に形成された中央金属薄膜配線によって構成されている(図５(Ａ)、図７、図８、図９、図１０参照)。
【００５６】
具体的な実施の形態では、前記外側金属薄膜配線と前記内側金属薄膜配線との間で前記中央金属薄膜配線によって構成された前記二次コイル(2)は、複数のターン数を形成するものである(図５(Ａ)、図７、図８、図１０参照)。
【００５７】
より具体的な実施の形態では、前記第１コイル(１A)と前記二次コイル(2)と前記第２コイル(１Ｂ)は前記基板の前記表面に形成された多層配線構造によって形成され、前記多層配線構造において前記二次コイル(2)は前記第１コイル(１A)と前記第２コイル(１Ｂ)とにより挟まれたものである(図６参照)。
【００５８】
他の具体的な実施の形態では、前記基板は半導体チップ(11)であり、前記第１トランジスタ(3A)と前記第２トランジスタ(3B)とは前記半導体チップ(11)に形成され、前記トランスフォーマはオンチップトランスフォーマとして前記半導体チップ(11)に形成されている(図１１、図１３参照)。
【００５９】
更に異なる具体的な実施の形態では、前記トランスフォーマが形成された前記基板は配線基板(17)であり、前記第１トランジスタ(3A)と前記第２トランジスタ(3B)とは半導体チップ(11)に形成されている。
【００６０】
前記配線基板(17)に形成された前記トランスフォーマは、前記半導体チップ(11)に形成された前記第１トランジスタ(3A)および前記第２トランジスタ(3B)に接続配線によって電気的に接続されている(図１２、図１４参照)。
【００６１】
別の具体的な実施の形態では、前記トランスフォーマの前記一次コイル(１A、１Ｂ)は、対称形状で形成されている(図５(Ａ)〜図１４参照)。
【００６２】
前記別の具体的な実施の形態によれば、二次コイル(2)の出力端子(Output)から生成されるＲＦ増幅出力信号の偶数次の高調波歪を低減できるので、隣接チャンネル漏洩電力比(ＡＣＰＲ)や電力付加効率(ＰＡＥ)の劣化の問題を低減することが可能となる。
【００６３】
また別の具体的な実施の形態では、前記第１トランジスタ(3A)と前記第２トランジスタ(3B)とはＭＯＳトランジスタである(図５(Ａ)〜図１３、図１５参照)。
【００６４】
具体的には、前記ＭＯＳトランジスタはＬＤ型ＭＯＳトランジスタである。
【００６５】
更に別の具体的な実施の形態では、前記第１トランジスタ(3A)と前記第２トランジスタ(3B)とはバイポーラトランジスタである(図１４、図１７参照)。
【００６６】
具体的には、前記バイポーラトランジスタは化合物半導体へテロバイポーラトランジスタである。
【００６７】
最も具体的な実施の形態では、前記第１トランジスタおよび前記第２トランジスタが接続された前記一次コイルの前記一端および前記他端と前記出力信号が生成可能とされた前記二次コイルの前記一端および前記他端は前記環状形状で相互に対向する場所に形成されている(図５(Ａ)〜図１４参照)。
【００６８】
〔２〕本発明の別の観点の代表的な実施の形態によるＲＦ電力増幅器は、プッシュプル電力増幅回路の能動デバイスとしての第１トランジスタ(3A)および第２トランジスタ(3B)と、前記プッシュプル電力増幅回路の出力整合回路としてのトランスフォーマ(１A、１Ｂ、2)とを具備する。
【００６９】
前記第１トランジスタ(3A)の入力端子と前記第２トランジスタ(3B)の入力端子とに、非反転入力信号(＋Input)と反転入力信号(−Input)とがそれぞれ供給可能とされている。
【００７０】
前記トランスフォーマは、一次金属薄膜配線(１A、１Ｂ)と二次金属薄膜配線(2)とを有し、前記一次金属薄膜配線と前記二次金属薄膜配線とは磁気的に結合され、前記一次金属薄膜配線と前記二次金属薄膜配線とは基板の表面に平坦に形成された環状形状をそれぞれ有している。
【００７１】
前記トランスフォーマの前記一次金属薄膜配線(１A、１Ｂ)の一端(Ｉ１)には前記第１トランジスタ(3A)の出力端子が接続され、前記トランスフォーマの前記金属薄膜配線の他端(Ｉ２)には前記第２トランジスタ(3B)の出力端子が接続される。
【００７２】
前記トランスフォーマの前記二次金属薄膜配線(2)の一端(Ｏ１)と他端(Ｏ２)との間から、出力信号(Output)が生成可能とされている。
【００７３】
前記トランスフォーマの前記一次金属薄膜配線(１A、１Ｂ)の前記一端(Ｉ１)および前記他端(Ｉ２)と前記二次金属薄膜配線(2)の前記一端(Ｏ１)および前記他端(Ｏ２)とは、前記環状形状で相互に対向する第１部分(Ｂ１)と第２部分(Ｂ２)とにそれぞれ形成される。
【００７４】
前記環状形状の前記第１部分(Ｂ１)において、前記トランスフォーマの前記一次金属薄膜配線(１A、１Ｂ)の前記一端(Ｉ１)と前記他端(Ｉ２)とは互いに近接して配置されている。
【００７５】
前記環状形状の前記第２部分(Ｂ２)において、前記トランスフォーマの前記二次金属薄膜配線(2)の前記一端(Ｏ１)と前記他端(Ｏ２)とは互いに近接して配置されている。
【００７６】
前記トランスフォーマの前記一次金属薄膜配線(１A、１Ｂ)は前記第１トランジスタ(3A)の前記出力端子と前記第２トランジスタ(3B)の前記出力端子の間に並列に接続されるとともに前記二次金属薄膜配線(2)と磁気的に結合した第１配線(１A)と第２配線(１Ｂ)とを少なくとも含む(図５(Ａ)、(Ｂ)参照)。
【００７７】
前記実施の形態によれば、トランスフォーマの一次金属薄膜配線(１A、１Ｂ)は並列接続された第１配線(１A)と第２配線(１Ｂ)とを少なくとも含むので、トランスフォーマの一次側の入力インピーダンスを低減することが可能となる。
【００７８】
更に、トランスフォーマの一次金属薄膜配線(１A、１Ｂ)の一端(Ｉ１)および他端(Ｉ２)と二次金属薄膜配線(2)の一端(Ｏ１)および他端(Ｏ２)とは、環状形状で相互に対向する第１部分(Ｂ１)と第２部分(Ｂ２)とにそれぞれ形成される。環状形状の第１部分(Ｂ１)において、一次金属薄膜配線(１A、１Ｂ)の一端(Ｉ１)と他端(Ｉ２)とは互いに近接して配置されている。環状形状の第２部分(Ｂ２)において、二次金属薄膜配線(2)の一端(Ｏ１)と他端(Ｏ２)とは互いに近接して配置されている。従って、トランスフォーマの相補出力端子と一方の出力として機能する二次金属薄膜配線(2)の一端(Ｏ１)からトランスフォーマの相補入力端子として機能する一次金属薄膜配線(１A、１Ｂ)の一端(Ｉ１)および他端(Ｉ２)への結合度と、トランスフォーマの相補出力端子と他方の出力として機能する二次金属薄膜配線(2)の他端(Ｏ２)から一次金属薄膜配線(１A、１Ｂ)の一端(Ｉ１)および他端(Ｉ２)への結合度とを略等しくすることが可能となる。その結果、ＲＦ電力増幅器のプッシュプル電力増幅回路の動作安定性を向上することが可能となる。
【００７９】
また更に、前記実施の形態によれば、前記トランスフォーマの一次配線と二次配線とは金属薄膜配線(１A、１Ｂ、２)によって形成されているので、前記トランスフォーマの部品の高さを低くできるので、トランスフォーマを具備するＲＦ電力増幅器を携帯電話端末に搭載するに際して、携帯電話端末の小型化が可能となる。
【００８０】
好適な実施の形態では、前記第１配線(１A)と前記第２配線(１Ｂ)との少なくとも一方の配線は前記第１トランジスタ(3A)の前記出力端子と前記第２トランジスタ(3B)の前記出力端子との間で電源電圧(Ｖdd)が供給可能とされている(図５(Ａ)、(Ｂ)参照)。
【００８１】
前記好適な実施の形態によれば、第１トランジスタ(3A)と第２トランジスタ(3B)とに電源電圧(Ｖdd)を供給する際に、上記非特許文献４に記載のようにボンディングワイヤを使用する必要が無く、インピーダンスの低い一次コイルを使用して電源電圧を供給するものである。従って、上記非特許文献４に記載のボンディングワイヤの信号損失による電力付加効率の低下の問題を軽減することができる。
【００８２】
更に好適な実施の形態では、前記トランスフォーマの前記一次金属薄膜配線(１A、１Ｂ)の配線幅は、前記トランスフォーマの前記金属薄膜配線(2)の配線幅よりも大きく形成されている。
【００８３】
他の好適な実施の形態では、前記トランスフォーマの前記一次金属薄膜配線(１A、１Ｂ)と前記トランスフォーマの前記二次金属薄膜配線(2)とは前記環状形状の周辺にそれぞれ形成されている。
【００８４】
前記一次金属薄膜配線(１A、１Ｂ)と前記二次金属薄膜配線(2)は所定のターン比に設定されることによって、前記トランスフォーマは前記ターン比によって決定されるインピーダンス変換比によって出力整合の動作を実行する。
【００８５】
より好適な実施の形態では、前記二次金属薄膜配線(2)のターン数は前記一次金属薄膜配線(１A、１Ｂ)のターン数の略整数倍に設定されている。
【００８６】
更により好適な実施の形態では、前記トランスフォーマの前記一次金属薄膜配線(１A、１Ｂ)の前記第１配線(１A)と前記第２配線(１Ｂ)とは、前記環状形状の外側金属薄膜配線と内側金属薄膜配線とによってそれぞれ形成されている。
【００８７】
前記二次金属薄膜配線(2)は、前記外側金属薄膜配線と前記内側金属薄膜配線の間に形成された中央金属薄膜配線によって構成されている(図５(Ａ)、(Ｂ)、図７、図８、図９、図１０参照)。
【００８８】
具体的な実施の形態では、前記外側金属薄膜配線と前記内側金属薄膜配線との間で前記中央金属薄膜配線によって構成された前記二次金属薄膜配線(2)は、複数のターン数を形成するものである(図５(Ａ)、(Ｂ)、図７、図８、図１０参照)。
【００８９】
より具体的な実施の形態では、前記第１配線(１A)と前記二次金属薄膜配線(2)と前記第２配線(１Ｂ)は前記基板の前記表面に形成された多層配線構造によって形成され、前記多層配線構造において前記二次金属薄膜配線(2)は前記第１配線(１A)と前記第２配線(１Ｂ)とにより挟まれたものである(図６参照)。
【００９０】
他の具体的な実施の形態では、前記基板は半導体チップ(11)であり、前記第１トランジスタ(3A)と前記第２トランジスタ(3B)とは前記半導体チップ(11)に形成され、前記トランスフォーマはオンチップトランスフォーマとして前記半導体チップ(11)に形成されている(図１１、図１３参照)。
【００９１】
更に異なる具体的な実施の形態では、前記トランスフォーマが形成された前記基板は配線基板(17)であり、前記第１トランジスタ(3A)と前記第２トランジスタ(3B)とは半導体チップ(11)に形成されている。
【００９２】
前記配線基板(17)に形成された前記トランスフォーマは、前記半導体チップ(11)に形成された前記第１トランジスタ(3A)および前記第２トランジスタ(3B)に接続配線によって電気的に接続されている(図１２、図１４参照)。
【００９３】
また別の具体的な実施の形態では、前記第１トランジスタ(3A)と前記第２トランジスタ(3B)とはＭＯＳトランジスタである(図５(Ａ)、(Ｂ)〜図１３、図１５参照)。
【００９４】
具体的には、前記ＭＯＳトランジスタはＬＤ型ＭＯＳトランジスタである。
【００９５】
更に別の具体的な実施の形態では、前記第１トランジスタ(3A)と前記第２トランジスタ(3B)とはバイポーラトランジスタである(図１４、図１７参照)。
【００９６】
具体的には、前記バイポーラトランジスタは化合物半導体へテロバイポーラトランジスタである。
【００９７】
最も具体的な実施の形態では、前記一次金属薄膜配線に接続される前記能動素子として、前記環状形状の前記第１部分(Ｂ１)において前記トランスフォーマの前記一次金属薄膜配線(１A、１Ｂ)の前記一端(Ｉ１)および前記他端(Ｉ２)に前記第１トランジスタ(3A)および前記第２トランジスタ(3B)のみが接続されている。
【００９８】
前記第１部分(Ｂ１)と前記第２部分(Ｂ２)とを接続する仮想線を中心に前記トランスフォーマの前記一次金属薄膜配線(１A、１Ｂ)と前記二次金属薄膜配線(2)とは、それぞれ対称形状で形成されている(図５(Ａ)、(Ｂ)〜図１４参照)。
【００９９】
前記最も具体的な実施の形態によれば、トランスフォーマの環状形状の半径と周辺長とが対称形状となるので、Ｑファクタの低下を解消することができる。また、二次金属薄膜配線(2)の出力端子(Output)から生成されるＲＦ増幅出力信号の偶数次の高調波歪を低減できるので、隣接チャンネル漏洩電力比(ＡＣＰＲ)や電力付加効率(ＰＡＥ)の劣化の問題を低減することが可能となる。
【０１００】
《実施の形態の説明》
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
【０１０１】
《ＲＦ電力増幅器の基本構成》
図５は、本発明の１つの実施の形態によるＲＦ電力増幅器の基本的な構成を示す図である。
【０１０２】
図５(Ａ)は、トランスフォーマがその入力端子Ｉ１、Ｉ２とその出力端子Ｏ１、Ｏ２との略中間点Ｃ１に配置された代表的な構成を示すものである。図５(Ｂ)は、トランスフォーマがその入力端子Ｉ１、Ｉ２とその出力端子Ｏ１、Ｏ２との略中間点Ｃ１からシフトして配置された構成を示すものである。図５(Ｃ)は、図５(Ａ)の破線Ｂ１に囲まれた部分の拡大図を示すものである。図５(Ｄ)は、図５(Ｃ)における線A−A´の部分の断面図である。尚、トランスフォーマの入力端子Ｉ１、Ｉ２と出力端子Ｏ１、Ｏ２とは、前記環状形状で相互に対向する第１部分Ｂ１および第２部分Ｂ２にそれぞれ形成されている。
【０１０３】
すなわち、図５(Ａ)〜(Ｄ)に示すＲＦ電力増幅器では、能動デバイスとして２個のソース接地のＮチャンネル高耐圧ＭＯＳトランジスタ3A、3Bを使用しており、トランジスタの入力端子、出力端子、接地端子は、それぞれゲート、ドレイン、ソースとなっている。出力整合回路および電力合成回路として、環状形状の一次コイルとしての複数(２個)の金属配線１A、１Bと、一次コイルの２個の金属配線１A、１Bの間の二次コイルのスリーターン金属ストリップとしての金属薄膜配線２とから構成されたオンチップトランスフォーマを使用されている。１個のプッシュプル型電力増幅回路のＮチャンネルＭＯＳトランジスタ3AのドレインとＮチャンネルＭＯＳトランジスタ3Bのドレインとの間には、オンチップトランスフォーマの一次コイルとして外側の金属配線１Aと内側の金属配線１Bとが２本並列に接続されている。この並列接続によって一次コイルのインダクタンスが低減されるので、オンチップトランスフォーマの一次コイルの入力インピーダンスを低減することかできる。また、二次コイルの金属薄膜配線２の配線幅よりも一次コイルの２個の金属配線１A、１Bの金属薄膜配線の配線幅が大きく設定されているので、オンチップトランスフォーマの一次コイルの入力インピーダンスを低減することかできる。この時には、トランスフォーマの環状形状の半径と周辺長とを短縮することなく保持することができるので、Ｑファクタの低下を解消することができる。
【０１０４】
環状形状の上中央において、一次コイルとしての外側の金属配線１Aの中点に電源電圧Ｖddが供給される。図５(Ａ)〜(Ｄ)には示されていないが、環状形状の上中央において、一次コイルとしての内側の金属配線１Bの中点に図示されていないクロス配線等によって電源電圧Ｖddが供給されることができる。従って、図４で説明したＮチャンネルＭＯＳトランジスタのドレインに電源電圧を供給するためのボンディングワイヤでの信号損失による電力付加効率の低下の問題を軽減することができる。
【０１０５】
図５(Ａ)、(Ｃ)に示すように、一方のＮチャンネルＭＯＳトランジスタ3Aのドレインには環状形状の下中央左で外側の金属配線１Aの一端(第１入力端子Ｉ１)と下層クロス配線5Aの一端とに接続されて、下層クロス配線5Aの他端は内側の金属配線１Bの一端に接続されている。他方のＮチャンネルＭＯＳトランジスタ3Bのドレインには環状形状の下中央右で外側の金属配線１Aの他端(第２入力端子Ｉ２)と下層クロス配線5Bの一端とに接続されて、下層クロス配線5Bの他端は内側の金属配線１Bの他端に接続されている。尚、トランスフォーマの一次コイルとしての金属配線１Aおよび金属配線１Bとトランスフォーマの二次コイル２と下層クロス配線５Aおよび下層クロス配線５Bとは、図５(Ｄ)に示すように多層配線構造により形成されている。基板Ｓｕｂの表面上には第１層目の絶縁膜Ｉｎｓ１が形成され、第１層目の絶縁膜Ｉｎｓ１の表面上には下層クロス配線５Bと第２層目の絶縁膜Ｉｎｓ２とが形成されている。第２層目の絶縁膜Ｉｎｓ２の表面上には、トランスフォーマの一次コイルとしての金属配線１Aおよび金属配線１Bとトランスフォーマの二次コイル２とが形成されている。金属配線１A、金属配線１Bと二次コイル２との上には、第３層目の絶縁膜Ｉｎｓ３が形成されている。また、一次コイルとしての外側の金属配線１Aと内側の金属配線１Bは２本並列に接続されているが、一次コイルは環状形状の周辺にてワンターンで形成されている。
【０１０６】
一方のＮチャンネルＭＯＳトランジスタ3Aのゲートには非反転入力信号＋Inputが供給され、他方のＮチャンネルＭＯＳトランジスタ3Bのゲートには反転入力信号−Inputが供給される。一次コイルの金属配線１A、１Bの長さは環状形状の周辺長と略等しいが、一次コイルの金属配線１A、１Bが２本並列に接続されることによって、２個のＮチャンネルＭＯＳトランジスタ3A、3Bのドレインの間の一次コイルの入力インピーダンスが半分に低減されることができる。尚、２個のＮチャンネルＭＯＳトランジスタ3A、3Bのドレインの間には、奇数高調波のレベルを低減するための容量4が接続されている。この容量4は、例えば、ＣＭＯＳ製造プロセスによって製造可能なＭＩＭ容量によって構成される。ＭＩＭ容量は容量絶縁膜の上下に容量電極が形成されることで容量が構成される。尚、ＭＩＭは、Metal-Insulator-Metalの略である。
【０１０７】
一次コイルの並列接続された２個の金属配線１A、１Bの間には、二次コイルの金属ストリップとしての金属薄膜配線２がスリーターンで配置されている。金属薄膜配線２の環状形状の上中央右の一端(第２出力端子Ｏ２)は下層クロス配線5Dを介して接地電圧ＧＮＤに接続される一方、上中央右の一端を開始点として時計回りで３回転して上中央左の他端(第１出力端子Ｏ１)の終了点に到達するように金属薄膜配線２が形成されている。上中央左の他端の終了点は下層クロス配線5Cに接続され、下層クロス配線5Cを介して出力信号Outputが生成される。従って、一次コイルと二次コイルとのターン比(Turn Ratio)は１：３となるので、ＲＦ電力増幅器の出力インピーダンス整合回路としてのオンチップトランスフォーマの基本理論上のインピーダンス変換比は１：３２となる。本発明者等が図５に示すＲＦ電力増幅器のインピーダンス変換比を電磁界シミュレーションによって計算したところ、１：１１と基本理論値よりも良好なインピーダンス変換比が得られることが明らかとなった。図５(Ａ)〜(Ｄ)に示すＲＦ電力増幅器によって、基本理論値よりも良好なインピーダンス変換比が得られるのは、２本の金属配線１A、１Bの並列接続によって構成された一次コイルの入力インピーダンスが通常の場合の半分に低減されることに起因するものである。
【０１０８】
また、図５(Ａ)〜(Ｄ)に示すＲＦ電力増幅器では、プッシュプル型電力増幅回路のＮチャンネルＭＯＳトランジスタ3A、3Bとして出力インピーダンスが比較的高い高耐圧トランジスタを使用することが推奨される。高耐圧トランジスタとしては、ＬＤ(Laterally Diffused)型のＮチャンネルＭＯＳトランジスタやＧａＡｓ等の化合物半導体による高耐圧ｎｐｎ型ヘテロバイポーラトランジスタを使用することができる。
【０１０９】
図１に示すＤＡＴ電力増幅器と比較すると、図５(Ａ)〜(Ｄ)に示すＲＦ電力増幅器では一次コイルの金属配線１A、１Bが２本並列に接続されているが、環状形状の周辺に配置されたプッシュプル型電力増幅回路の個数が４分の１に減少されているので、一次コイルの入力インピーダンスは略２倍に増加している。従って、図５(Ａ)〜(Ｄ)に示したＲＦ電力増幅器のＮチャンネルＭＯＳトランジスタ3A、3Bとして出力インピーダンスが比較的高い高耐圧トランジスタを使用することで、ＭＯＳトランジスタの出力インピーダンスとトランスフォーマの一次コイルの入力インピーダンスとの間でインピーダンス整合条件を得ることができる。
【０１１０】
ＬＤ型ＮチャンネルＭＯＳトランジスタではゲートとドレインの間にＮ型低不純物濃度領域が形成されることによって、通常のＣＭＯＳ製造プロセスで形成される一般的な短チャンネルＭＯＳトランジスタと比較して耐圧を大幅に向上している。ＬＤ型ＮチャンネルＭＯＳトランジスタの低不純物濃度領域によってドレイン出力容量が小さくなるので、高効率、低歪率のＲＦ電力増幅特性を得ることができる。また、高耐圧であるので、静電破壊に対する耐性を向上することもできる。
【０１１１】
更に、図５(Ａ)〜(Ｄ)に示すＲＦ電力増幅器のＮチャンネルＭＯＳトランジスタ3A、3BにＬＤ型ＮチャンネルＭＯＳトランジスタを使用することで、ＬＤ型ＭＯＳトランジスタの比較的高い出力インピーダンスとトランスフォーマの一次コイルの入力インピーダンスとの間で良好なインピーダンス整合条件を得ることができる。
【０１１２】
一方、図４に示した電力増幅器でも、図１に示すＤＡＴ電力増幅器と比較すると、環状形状の周辺に配置されたプッシュプル型電力増幅回路の個数が４分の１に減少されているので、一次コイルの入力インピーダンスは略４倍に増加している。図４のＲＦ電力増幅器のＮチャンネルＭＯＳトランジスタ7A、7B、7C、7Dに出力インピーダンスが比較的高いＬＤ型ＭＯＳトランジスタを使用しても、ＭＯＳトランジスタとトランスフォーマの一次コイルの入力インピーダンスとの間で良好なインピーダンス整合条件を得ることができないものであった。その結果、図４に示した電力増幅器にＬＤ型ＭＯＳトランジスタを採用した場合の最大のＲＦ出力電力Ｐout(max)は略３３ｄＢｍが上限であることが、本発明者等によって確認されている。
【０１１３】
それに対して、図５(Ａ)〜(Ｄ)に示すＲＦ電力増幅器にＬＤ型ＭＯＳトランジスタを採用した場合には良好なインピーダンス整合条件を得ることができるので、最大ＲＦ出力電力Ｐout(max)を略３５ｄＢｍまで増加可能であることが、本発明者等によって確認されている。
【０１１４】
また、図５(Ａ)〜(Ｄ)に示すＲＦ電力増幅器では、オンチップトランスフォーマの一次コイルの２個の金属配線１A、１Bの環状形状の半径と周辺長とは環状形状の左右で対称となっている。従って、二次コイル2の出力端子Outputから生成されるＲＦ増幅出力信号の偶数次の高調波歪を低減できるので、隣接チャンネル漏洩電力比(ＡＣＰＲ)や電力付加効率(ＰＡＥ)の劣化の問題を低減することが可能となる。
【０１１５】
《ＲＦ電力増幅器の他の構成》
図６は、本発明の実施の形態によるＲＦ電力増幅器の他の構成を示す図である。
【０１１６】
すなわち、図６に示すＲＦ電力増幅器が、図５に示したＲＦ電力増幅器と相違するのは下記の点である。
【０１１７】
まず図６に示すＲＦ電力増幅器では、図６の右の断面構造に示されているように、二次コイルの金属ストリップとしてツーターンで配置された金属薄膜配線２の上下に一次コイルの並列接続された２個の金属配線１A、１Bが形成されている。従って、金属配線１Bと金属薄膜配線２と金属配線１Aとは、Ｓｉチップ上の第１層金属配線と第２層金属配線と第３層金属配線とによってそれぞれ形成されている。
【０１１８】
図６の平面図に示すように、第２層金属配線の金属薄膜配線２の環状形状の上中央右の一端は下層クロス配線5Dを介して接地電圧ＧＮＤに接続される一方、上中央右の内側の一端を開始点として時計回りで２回転して上中央左の外側の他端の終了点に到達するように金属薄膜配線２が形成されている。環状形状の金属薄膜配線２の上中央左の外側の他端と上中央右の内側の一端との間で、金属薄膜配線２の内側環状形状部と外側環状形状部とが接続される。またこの間で、第１層金属配線の金属配線１Bの中点と第３層金属配線の金属配線１Aの中点とに電源電圧Vddが供給される。
【０１１９】
図６に示すＲＦ電力増幅器においても、１個のプッシュプル型電力増幅回路のＮチャンネルＭＯＳトランジスタ3A、3Bのドレインの間に、オンチップトランスフォーマの一次コイルとして外側の金属配線１Aと内側の金属配線１Bとが２本並列に接続されている。この並列接続によって一次コイルのインダクタンスが低減され、一次コイルの入力インピーダンスを低減できる。この時に、トランスフォーマの環状形状の半径と周辺長とを短縮することなく保持できるので、Ｑファクタの低下を解消できる。
【０１２０】
更に、環状形状の上中央において、第１層金属配線の金属配線１Bの中点と第３層金属配線の金属配線１Aの中点とに電源電圧Vddが供給されるので、図４で説明したＮチャンネルＭＯＳトランジスタのドレインに電源電圧を供給するためのボンディングワイヤの信号損失による電力付加効率の低下の問題を軽減できる。
【０１２１】
図６に示すＦ電力増幅器では、一次コイルと二次コイルとのターン比(Turn Ratio)は１：２となるので、ＲＦ電力増幅器の出力インピーダンス整合回路としてのオンチップトランスフォーマの基本理論上のインピーダンス変換比は１：２２となる。本発明者等が図６に示すＲＦ電力増幅器のインピーダンス変換比を電磁界シミュレーションによって計算したところ、１：５．７と基本理論値よりも良好なインピーダンス変換比が得られることが明らかとなった。図６に示すＲＦ電力増幅器によって、基本理論値よりも良好なインピーダンス変換比が得られるのは、２本の金属配線１A、１Bの並列接続によって構成された一次コイルの入力インピーダンスが通常の場合の半分に低減されることに起因するものである。
【０１２２】
また、図６に示すＦ電力増幅器のＮチャンネルＭＯＳトランジスタ3A、3BにＬＤ型ＮチャンネルＭＯＳトランジスタを使用することで、ＬＤ型ＭＯＳトランジスタの比較的高い出力インピーダンスとトランスフォーマの一次コイルの入力インピーダンスとの間で良好なインピーダンス整合条件を得ることができる。
【０１２３】
また、図６に示すＦ電力増幅器でも、オンチップトランスフォーマの一次コイルの２個の金属配線１A、１Bの環状形状の半径と周辺長とは環状形状の左右で対称となっている。従って、二次コイル2の出力端子Outputから生成されるＲＦ増幅出力信号の偶数次の高調波歪を低減でき、隣接チャンネル漏洩電力比(ＡＣＰＲ)や電力付加効率(ＰＡＥ)の劣化の低減が可能となる。尚、図６において、二次コイルの金属薄膜配線２の上下に形成された一次コイルの２個の金属配線１A、１Bは、ビア6A、6Bによって電気的に相互に接続されている。上下に形成された金属配線１A、１Bの間の層間絶縁膜に貫通孔が形成され、この貫通孔中に配線金属が充填されることによってビア6A、6Bが形成されることができる。
【０１２４】
図７は、本発明の実施の形態によるＲＦ電力増幅器の他の構成を示す図である。
【０１２５】
すなわち、図７に示すＲＦ電力増幅器が、図５に示したＲＦ電力増幅器と相違するのは下記の点である。
【０１２６】
まず図７に示すＲＦ電力増幅器では、二次コイルの金属ストリップとしてツーターンで配置された金属薄膜配線２の間に一次コイルの並列接続された３個の金属配線１A、１B、1Cが形成されている。
【０１２７】
図７の平面図に示すように、金属薄膜配線２の環状形状の上中央右の一端は下層クロス配線5Dを介して接地電圧ＧＮＤに接続される一方、上中央右の内側の一端を開始点として時計回りで２回転して上中央左の外側の他端の終了点に到達するように金属薄膜配線２が形成されている。環状形状の金属薄膜配線２の上中央左の外側の他端と上中央右の内側の一端との間で、金属薄膜配線２の内側環状形状部と外側環状形状部とが接続される。またこの間で、金属配線１Cの中点と金属配線１Bの中点と金属配線１Aの中点とに電源電圧Vddが供給される。
【０１２８】
図７に示すＲＦ電力増幅器においても、１個のプッシュプル型電力増幅回路のＮチャンネルＭＯＳトランジスタ3A、3Bのドレインの間に、オンチップトランスフォーマの一次コイルとして外側の金属配線１Aと中央の金属配線１Bと内側の金属配線１Cとが３本並列に接続されている。この並列接続によって一次コイルのインダクタンスが低減され、一次コイルの入力インピーダンスを低減できる。また、二次コイルの金属薄膜配線２の配線幅よりも一次コイルの３個の金属配線１A、１B、１Cの金属薄膜配線の配線幅が大きく設定されているので、オンチップトランスフォーマの一次コイルの入力インピーダンスを低減することかできる。図５や図６に示したＲＦ電力増幅器と比較して、図７に示すＲＦ電力増幅器によれば最大ＲＦ出力電力Ｐout(max)が略０．５ｄＢｍ増加することが、本発明者等によって確認されている。更に、トランスフォーマの環状形状の半径と周辺長とを短縮することなく保持できるので、Ｑファクタの低下を解消できる。
【０１２９】
また、環状形状の上中央において、内側の金属配線１Cの中点と中央の金属配線１Bの中点と外側の金属配線１Aの中点とに電源電圧Vddが供給されるので、図４で説明したＮチャンネルＭＯＳトランジスタのドレインに電源電圧を供給するためのボンディングワイヤの信号損失による電力付加効率の低下の問題を軽減できる。
【０１３０】
図７に示すＦ電力増幅器でも、一次コイルと二次コイルとのターン比(Turn Ratio)は１：２となるので、ＲＦ電力増幅器の出力インピーダンス整合回路としてのオンチップトランスフォーマの基本理論上のインピーダンス変換比は１：２２となる。本発明者等が図７に示すＲＦ電力増幅器のインピーダンス変換比を電磁界シミュレーションによって計算したところ、１：６と基本理論値よりも良好なインピーダンス変換比が得られることが明らかとなった。図７に示すＲＦ電力増幅器によって、基本理論値よりも良好なインピーダンス変換比が得られるのは、３本の金属配線１A、１B、1Cの並列接続によって構成された一次コイルの入力インピーダンスが通常の場合の３分の１に低減されることに起因するものである。
【０１３１】
また、図７に示すＦ電力増幅器のＮチャンネルＭＯＳトランジスタ3A、3BにＬＤ型ＮチャンネルＭＯＳトランジスタを使用することで、ＬＤ型ＭＯＳトランジスタの比較的高い出力インピーダンスとトランスフォーマの一次コイルの入力インピーダンスとの間で良好なインピーダンス整合条件を得ることができる。
【０１３２】
また、図７に示すＦ電力増幅器でも、オンチップトランスフォーマの一次コイルの３個の金属配線１A、１B、1Cの環状形状の半径と周辺長とは環状形状の左右で対称となっている。従って、二次コイル2の出力端子Outputから生成されるＲＦ増幅出力信号の偶数次の高調波歪を低減でき、隣接チャンネル漏洩電力比(ＡＣＰＲ)や電力付加効率(ＰＡＥ)の劣化の低減が可能となる。
【０１３３】
図８は、本発明の実施の形態によるＲＦ電力増幅器の他の構成を示す図である。
【０１３４】
すなわち、図８に示すＲＦ電力増幅器が、図７に示したＲＦ電力増幅器と相違するのは下記の点である。
【０１３５】
図８に示すＲＦ電力増幅器では、トランスフォーマの一次コイルの外側の金属配線１Aと中央の金属配線１Bとの間に二次コイルの金属ストリップとしての金属薄膜配線２がワンターン追加されていることである。従って、金属薄膜配線２のターン数は３となるので、一次コイルと二次コイルとのターン比(Turn Ratio)は１：３となり、ＲＦ電力増幅器の出力インピーダンス整合回路としてのオンチップトランスフォーマの基本理論上のインピーダンス変換比は１：３２となる。また図８に示すＲＦ電力増幅器でも、図５から図７までに示した本発明の種々の実施の形態によるＲＦ電力増幅器と略同様な有益な作用と効果とを達成することができる。
【０１３６】
図９は、本発明の実施の形態によるＲＦ電力増幅器の他の構成を示す図である。
【０１３７】
すなわち、図９に示すＲＦ電力増幅器が、図５に示したＲＦ電力増幅器と相違するのは下記の点である。
【０１３８】
図９に示すＲＦ電力増幅器では、トランスフォーマの一次コイルの外側の金属配線１Aと内側の金属配線１Bとの間の二次コイルの金属ストリップとしての金属薄膜配線２がスリーターンからワンターンに変更されていることである。従って、金属薄膜配線２のターン数は１となるので、一次コイルと二次コイルとのターン比(Turn Ratio)は１：１となり、ＲＦ電力増幅器の出力インピーダンス整合回路としてのオンチップトランスフォーマの基本理論上のインピーダンス変換比は１：１２となる。しかし、１個のプッシュプル型電力増幅回路のＮチャンネルＭＯＳトランジスタ3A、3Bのドレインの間には、一次コイルの外側と内側の金属配線１A、１Bが２本並列接続されているので、一次コイルのインダクタンスが低減され、オンチップトランスフォーマの一次コイルの入力インピーダンスを低減できる。本発明者等が図９のＲＦ電力増幅器のインピーダンス変換比を電磁界シミュレーションによって計算したところ、１：２．１と基本理論値よりも良好なインピーダンス変換比が得られることが明らかとなった。この理由も、２本の金属配線１A、１Bの並列接続によって構成された一次コイルの入力インピーダンスが通常の場合の２分の１に低減されることに起因するものである。また図９のＲＦ電力増幅器でも、図５から図７に示した本発明の種々の実施の形態によるＲＦ電力増幅器と略同様な有益な作用と効果とを達成することができる。
【０１３９】
図１０は、本発明の実施の形態によるＲＦ電力増幅器の他の構成を示す図である。
【０１４０】
すなわち、図１０に示すＲＦ電力増幅器が、図９に示したＲＦ電力増幅器と相違するのは下記の点である。
【０１４１】
図１０に示すＲＦ電力増幅器では、トランスフォーマの一次コイルの外側の金属配線１Aと内側の金属配線１Bとの間の二次コイルの金属ストリップとしての金属薄膜配線２がワンターンからツーターンに変更されていることである。従って、金属薄膜配線２のターン数は２となるので、一次コイルと二次コイルとのターン比(Turn Ratio)は１：２となり、ＲＦ電力増幅器の出力インピーダンス整合回路としてのオンチップトランスフォーマの基本理論上のインピーダンス変換比は１：２２となる。しかし、１個のプッシュプル型電力増幅回路のＮチャンネルＭＯＳトランジスタ3A、3Bのドレインの間には、一次コイルの外側と内側の金属配線１A、１Bが２本並列接続されているので、一次コイルのインダクタンスが低減され、オンチップトランスフォーマの一次コイルの入力インピーダンスを低減できる。本発明者等が図１０のＲＦ電力増幅器のインピーダンス変換比を電磁界シミュレーションによって計算したところ、１：５．７と基本理論値よりも良好なインピーダンス変換比が得られることが明らかとなった。この理由も、２本の金属配線１A、１Bの並列接続によって構成された一次コイルの入力インピーダンスが通常の場合の２分の１に低減されることに起因するものである。また図１０のＲＦ電力増幅器でも、図５から図７に示した本発明の種々の実施の形態によるＲＦ電力増幅器と略同様な有益な作用と効果とを達成することができる。
【０１４２】
《モノリシックＲＦ電力増幅器》
図１１は、図５で説明したトランスフォーマと１個のプッシュプル型電力増幅回路のＮチャンネルＭＯＳトランジスタとをＳｉチップに集積化した本発明の他の実施の形態によるモノリシックＲＦ電力増幅器の構成を示す図である。
【０１４３】
すなわち、図１１に示すモノリシックＲＦ電力増幅器では、Ｓｉチップ１０に図５で説明した出力インピーダンス整合のためのトランスフォーマ１１とＭＯＳトランジスタ3A、3Bの差動対３と入力インピーダンス整合のためのトランスフォーマ１２とが集積化されている。Ｓｉチップ１０は長方形のタブ上にペレットボンディングされ、長方形のタブの周辺には複数の外部リード１３〜１６が形成されている。複数の外部リード１３〜１６とＳｉチップ１０の複数のボンディングパッドは、複数のボンディングワイヤによって相互に電気的に接続されている。
【０１４４】
２本の外部リード１６から供給される差動入力信号が入力インピーダンス整合トランスフォーマ１２を介して差動対３の一対のＭＯＳトランジスタのゲートに供給されて、差動対３の一対のＭＯＳトランジスタのドレインの差動出力信号は出力インピーダンス整合トランスフォーマ１１の一次コイルに供給される。出力インピーダンス整合トランスフォーマ１１の二次コイルから生成されるＲＦ送信差動出力信号は、２本の外部リード１３、１４を介して携帯電話端末に搭載されるアンテナに供給可能とされている。また、２本の外部リード１３、１４の間に配置された外部リード１５を介して供給される電源電圧Ｖddが、出力インピーダンス整合トランスフォーマ１１の環状形状の一次コイルの外側の金属配線の中点と内側の金属配線の中点とに供給可能とされている。２本の外部リード１３、１４の間に配置された外部リード１５は、２本の外部リード１３、１４の間の不所望なクロストークを低減する機能を持つものである。
【０１４５】
図１１に示すモノリシックＲＦ電力増幅器のＳｉチップ１０に集積化されるトランスフォーマとプッシュプル型電力増幅回路のＮチャンネルＭＯＳトランジスタとしては図５に示した構造だけではなく図６から図１０までに示したいずれかの構造を集積化することが可能である。尚、図１１に示すモノリシックＲＦ電力増幅器のＳｉチップ１０の表面には、機械的および電気的な保護と水分侵入防止のためのレジン樹脂が形成されている。
【０１４６】
《ＲＦ電力増幅器モジュール》
図１２は、１個のプッシュプル型電力増幅回路のＮチャンネルＭＯＳトランジスタを集積化したＳｉチップ１０と図９で説明した出力インピーダンス整合トランスフォーマ１１とを内蔵した本発明の他の実施の形態によるＲＦ電力増幅器モジュールの構成を示す図である。
【０１４７】
すなわち、図１２に示すＲＦ電力増幅器モジュールでは、Ｓｉチップ１０にはＭＯＳトランジスタ3A、3Bの差動対３と入力インピーダンス整合のためのトランスフォーマ１２とが集積化されている。更に、ＲＦ電力増幅器モジュールのプリント基板１７には、Ｓｉチップ１０と図９で説明した出力インピーダンス整合のためのトランスフォーマ１１とチップ容量１８Ａ、１８Ｂと金属薄膜インダクタ１９とが形成されている。
【０１４８】
プリント基板１７の上に金属薄膜配線を形成する場合は、Ｓｉチップ１０の上に金属薄膜配線を形成する場合と比較して、微細なパターンの形成が困難である。すなわち、プリント基板１７の上に出力インピーダンス整合トランスフォーマ１１を形成する場合には、２次コイルをツーターンまたはそれ以上にすることは困難である。従って、図１２に示すＲＦ電力増幅器モジュールでは、図９に示した２次コイルがワンターンで一次コイルと二次コイルとのターン比が１：１の出力インピーダンス整合回路としてのオンチップトランスフォーマ１１を採用している。しかし、それによってオンチップトランスフォーマ１１のインピーダンス変換比が若干不足するので、チップ容量１８Ａと金属薄膜インダクタ１９との受動素子で形成された補助の出力インピーダンス整合回路がトランスフォーマ１１の出力に接続されている。また、この補助の出力インピーダンス整合回路は、不要な高調波成分を低減するローパスフィルタとしても機能する。尚、チップ容量１８Ｂは、プッシュプル型電力増幅回路の奇数高調波のレベルを低減するものである。また、図１２のＲＦ電力増幅器モジュールの表面には、機械的および電気的な保護と水分侵入防止のためのレジン樹脂が形成されている。更に、図１２のＲＦ電力増幅器モジュールのプリント基板１７に搭載されるトランスフォーマとしては図９に示した構造だけではなく図５から図８までと図１０に示したいずれかの構造を搭載することが可能である。尚、図１２では、プリント基板１７には複数のビア２０、２１、２２Ａ、２２Ｂが形成され、このビアはプリント基板１７の内部で多層配線の上層配線と下層配線との相互接続を行うものである。ビア２０はチップ容量１８Ａと金属薄膜インダクタ１９とで形成された補助出力インピーダンス整合回路の出力信号を得るために使用されて、ビア２１はトランスフォーマ１１の一次コイルへの電源電圧の供給のために使用されている。また、ビア２２Ａ、２２Ｂは、チップ容量１８Ａ、１８Ｂの一方の端子をプリント基板１７の裏面の接地電極に接続するために使用されている。
【０１４９】
図１３は、１個のプッシュプル型電力増幅回路のＮチャンネルＭＯＳトランジスタと図９で説明した出力インピーダンス整合トランスフォーマ１１とを集積化したＳｉチップ１０を内蔵した本発明の他の実施の形態によるＲＦ電力増幅器モジュールの構成を示す図である。
【０１５０】
図１３に示すＲＦ電力増幅器モジュールが、図１２に示したＲＦ電力増幅器モジュールと相違するのは、下記の点である。
【０１５１】
すなわち、図１３に示すＲＦ電力増幅器モジュールでは、Ｓｉチップ１０にはＭＯＳトランジスタ3A、3Bの差動対３と入力インピーダンス整合トランスフォーマ１２と図９で説明した出力インピーダンス整合トランスフォーマ１１とＭＩＭ容量１８Ｃ、１８Ｄとが集積化されている。更に、ＲＦ電力増幅器モジュールのプリント基板１７に、Ｓｉチップ１０と金属薄膜インダクタ１９とが形成されている。プリント基板１７上の金属薄膜インダクタ１９とＳｉチップ１０上のＭＩＭ容量１８Ｃとは、補助の出力インピーダンス整合回路と不要な高調波成分を低減するローパスフィルタとして機能する。尚、ＭＩＭ容量１８Ｄは、プッシュプル型電力増幅回路の奇数高調波のレベルを低減するものである。また、図１３のＲＦ電力増幅器モジュールの表面には、機械的および電気的な保護と水分侵入防止のためのレジン樹脂が形成されている。更に、図１３のＲＦ電力増幅器モジュールのプリント基板１７に搭載されたＳｉチップ１０に集積化されるトランスフォーマとしては図９に示した構造だけではなく図５から図８までと図１０に示したいずれかの構造を集積化することが可能である。
【０１５２】
図１４は、プッシュプル型電力増幅回路のトランジスタとして高耐圧ｎｐｎ型ヘテロバイポーラトランジスタ(ＨＢＴ)４０を集積化したＧａＡｓチップ４１と図９で説明した出力インピーダンス整合トランスフォーマ１１とを内蔵した本発明の他の実施の形態によるＲＦ電力増幅器モジュールの構成を示す図である。
【０１５３】
図１４に示すＲＦ電力増幅器モジュールが、図１２に示したＲＦ電力増幅器モジュールと相違するのは、図１２のＮチャンネルＭＯＳトランジスタを集積化したＳｉチップ１０がＨＢＴ４０を集積化したＧａＡｓ化合物半導体半絶縁性チップ４１に置換されている点であり、他の点は同一である。
【０１５４】
《ＬＤ型ＭＯＳトランジスタ》
図１５は、図５乃至図１３に示した本発明の種々の実施の形態のＲＦ電力増幅器のプッシュプル型電力増幅回路で使用されるＬＤ型ＭＯＳトランジスタの構成を示す図である。
【０１５５】
図１５の上側の平面図には、２個のＬＤ型ＭＯＳトランジスタと両ドレイン電極Ｄの間のＭＩＭ容量とが示され、このＭＩＭ容量は奇数高調波のレベルを低減する。２個のＬＤ型ＭＯＳトランジスタのゲート電極Ｇには差動入力信号が供給され、２個のＬＤ型ＭＯＳトランジスタの共通ソース電極Ｓには接地電圧が供給される。尚、２個のＬＤ型ＭＯＳトランジスタは、複数のソース電極Ｓと複数のドレイン電極Ｄとが相互に食い込んだフィンガー電極構造となっている。
【０１５６】
図１５の下側の断面図には、図１５の上側の平面図の右側のＬＤ型ＭＯＳトランジスタの一部の断面構造が示されている。
【０１５７】
２個のＬＤ型ＭＯＳトランジスタは、例えば、Ｐ−型(低不純物濃度)Ｓｉ基板２３、Ｐ型ウェル２４、Ｓｉ酸化膜２５、多結晶Ｓｉ膜(ゲート電極)２６、Ｎ型Ｓｉ層(低不純物濃度ソース拡散層)４０、Ｎ−型Ｓｉ層(低不純物濃度ドレイン拡散層)２８、Ｎ＋型Ｓｉ層(高不純物濃度ドレイン拡散層)２９、Ｎ＋型Ｓｉ層(高不純物濃度ソース拡散層)３０、Ｐ＋型Ｓｉ層３１、金属膜３２〜３５、絶縁膜３６から構成される。ＬＤ型ＭＯＳトランジスタのドレイン２８とソース３１とはゲート２６を中心として対称に形成されている。
【０１５８】
図１５の下側の断面図に示すＬＤ型ＭＯＳトランジスタでは、特に、ゲート電極２６と高不純物濃度ドレイン拡散層２９との間に低不純物濃度ドレイン拡散層２８とオフセットドレイン構造ＯＤＳとが形成されている。また、Ｓｉ基板(ｐ−型Ｓｉ基板２３)は、低不純物濃度で高比抵抗率とされている。従って、図１５に示すＬＤ型ＭＯＳトランジスタは、ＣＭＯＳ製造プロセスによって形成される短チャンネルＭＯＳトランジスタよりも高耐圧とされる。また、このＬＤ型ＭＯＳトランジスタのドレイン出力容量が低減されて、ソース・ドレイン電流経路のチャンネル抵抗は比較的高い値となるので、出力インピーダンスも比較的高い値となるものとなる。
【０１５９】
図１５の下側の断面図に示すＬＤ型ＭＯＳトランジスタが、一般的なＬＤ型ＭＯＳトランジスタと異なるのは、Ｓｉ基板２３が低不純物濃度で高比抵抗率である点である。
【０１６０】
図１６は、図１５の下側の断面図に示すＬＤ型ＭＯＳトランジスタとの比較のために、一般的なＬＤ型ＭＯＳトランジスタの構造を示す図である。
【０１６１】
図１６に示した一般的な構造のＬＤ型ＭＯＳトランジスタにおいては、図１５のＰ−型(低不純物濃度)Ｓｉ基板２３が図１６のＰ−型(低不純物濃度)Ｓｉ層３８に置換されて、このＰ−型Ｓｉ層３８の下部にＰ＋型Ｓｉ基板３７が形成されている。更に、図１６に示した一般的な構造のＬＤ型ＭＯＳトランジスタでは、ソース電極がＰ−型Ｓｉ層３８を貫通してＰ＋型Ｓｉ基板３７に到達するように深く形成されたＰ＋型多結晶Ｓｉ層３９に電気的に接続されている。図１６に示す一般的な構造のＬＤ型ＭＯＳトランジスタはＲＦ電力増幅器モジュールに搭載され、Ｐ＋型Ｓｉ基板３７はＲＦ電力増幅器モジュールの放熱板の機能も有する接地電極に接続される。ＲＦ電力増幅器モジュールの放熱板の機能も有する接地電極は、携帯電話端末の回路基板の接地配線に接続される。従って、図１６に示す一般的な構造のＬＤ型ＭＯＳトランジスタがＲＦ電力増幅器モジュールの最終増幅段のソース接地パワートランジスタとして利用される際には、大きな電流値のソース電流が流れるソース電極の接地電圧変動が低減される一方、ＲＦ電力増幅器モジュールの熱放散を改善することが可能となる。
【０１６２】
それに対して、図１５の下側の断面図に示すＬＤ型ＭＯＳトランジスタが使用される図５乃至図１３に示した本発明の種々の実施の形態のＲＦ電力増幅器のプッシュプル型電力増幅回路では、図１５に示す２個のＬＤ型ＭＯＳトランジスタが差動動作を行うものとなる。従って、２個のＬＤ型ＭＯＳトランジスタの共通ソースに流れる交流電流は相互にキャンセルされるので、２個の共通ソースに流入または流出する交流電流はゼロとなる。従って、図１５に示した２個のＬＤ型ＭＯＳトランジスタを最終増幅段のソース接地パワートランジスタとして搭載するＲＦ電力増幅器モジュールでは、２個のＬＤ型ＭＯＳトランジスタの共通ソースを、例えば外部リードを介して携帯電話端末の回路基板の接地配線に接続するだけで接地は十分なものとなる。それは、２個の共通ソースに流入または流出する交流電流はゼロとなって、外部リードに流れる電流がゼロとなるためである。しかし、その際には図１５に示すＬＤ型ＭＯＳトランジスタが形成されたＰ−型(低不純物濃度)Ｓｉ基板２３をＲＦ電力増幅器モジュールの放熱板に接続して、ＲＦ電力増幅器モジュールの熱放散を改善することが推奨される。
【０１６３】
更に、図１５に示すＬＤ型ＭＯＳトランジスタが形成されたＰ−型Ｓｉ基板２３が低不純物濃度で高比低効率であることによって、Ｐ−型Ｓｉ基板２３に２個のＬＤ型ＭＯＳトランジスタが接続されるオンチップトランスフォーマが形成される場合の電力損失を低減することが可能となるものとなる。例えば、図５から図１０のいずれかの構造を有するオンチップトランスフォーマが、図１５に示すＰ−型Ｓｉ基板２３に形成される場合を想定する。オンチップトランスフォーマの環状形状の中央の磁界の影響によって、中央の磁界の周辺に渦電流が流れる可能性がある。図１５に示すＬＤ型ＭＯＳトランジスタでは、Ｐ−型Ｓｉ基板２３が低不純物濃度で高比抵抗率であるので、渦電流の値は小さく、渦電流による電力損失も小さなものとなる。しかし、図１６に示す一般的な構造のＬＤ型ＭＯＳトランジスタでは、Ｐ＋型Ｓｉ基板３７が高不純物濃度で低比抵抗率であるので、渦電流の値は大きく、渦電流による電力損失も大きくものとなる。
【０１６４】
《高耐圧ヘテロバイポーラトランジスタ》
図１７は、図１４に示した本発明の他の実施の形態のＲＦ電力増幅器のプッシュプル型電力増幅回路で使用される高耐圧ｎｐｎ型ヘテロバイポーラトランジスタ(ＨＢＴ)の構成を示す図である。
【０１６５】
図１７の上側の平面図には、２個のＨＢＴと両コレクタ電極Ｃの間のＭＩＭ容量とが示され、このＭＩＭ容量は奇数高調波のレベルを低減する。２個のＨＢＴのベース電極Ｂには差動入力信号が供給され、２個のＬＤ型ＭＯＳトランジスタのエミッタ電極Ｅには接地電圧が供給される。尚、２個のＨＢＴは、複数のエミッタ電極Ｅと複数のコレクタ電極Ｃとが相互に食い込んだフィンガー電極構造となっている。
【０１６６】
図１７の下側の断面図には、図１７の上側の平面図の左側のＨＢＴの一部の断面構造が示されている。
【０１６７】
このＨＢＴは、ＧａＡｓ化合物半導体半絶縁性基板４２に形成され、Ｎ＋型サブコレクタ層４３、Ｎ−型コレクタ層４４、Ｐ＋型ＧａＡｓベース層４５、Ｎ型ＡｌＧａＡｓエミッタ層４６、Ｎ＋型ＧａＡｓオーミック層４７を含んでいる。また、このＨＢＴはコレクタ電極４８、ベース電極４９、エミッタ電極５０、半絶縁性基板４２の裏面の接地電極５１、バイアホール５２を含み、特に、エミッタ電極５０はバイアホール５２と接地電極５１とを介して接地電圧に接続可能とされている。また、ＨＢＴのＮ−型コレクタ層４４は低不純物濃度とされ、ＨＢＴは高耐圧とされる。また、このＨＢＴのコレクタ出力容量が低減され、エミッタ・コレクタ電流経路の抵抗は比較的高い値となるので、出力インピーダンスも比較的高い値となるものとなる。
【０１６８】
≪具体的なＲＦ電力増幅器モジュール≫
図１８は、上記で説明した図５乃至図１７に示した本発明の種々の実施の形態を応用した携帯電話端末に使用する具体的なＲＦ電力増幅器モジュールの構成を示す図である。
【０１６９】
図１８に示すＲＦ電力増幅器モジュール１１０には、ＤＣＳ１８００とＰＣＳ１９００のハイバンド側のＲＦ送信入力信号Ｐin_HBとＧＳＭ８５０とＧＳＭ９００のローバンド側のＲＦ送信入力信号Ｐin_LBとが供給される。
【０１７０】
ハイバンド側のＲＦ送信入力信号Ｐin_HBは、容量１０１の両端と入力整合回路１０２の一次コイルの両端に供給される。入力整合回路１０２の二次コイルの両端と容量１０３の両端とに生成されるＲＦ信号は、初段の駆動増幅段１０４と２段目の駆動増幅段１０５とによって増幅される。２段目の駆動増幅段１０５の差動増幅信号は、コイル１０６の両端と最終段のプッシュプル型電力増幅回路のＮチャンネルＬＤ型ＭＯＳトランジスタ１０７のゲートとＮチャンネルＬＤ型ＭＯＳトランジスタ１０８のゲートとの間に供給される。最終段のプッシュプル型電力増幅回路のＮチャンネルＬＤ型ＭＯＳトランジスタ１０７、１０８のドレインの間に生成される差動増幅信号は、容量１０９の両端とトランスフォーマ１１０の一次コイル１(１A、１B)に供給され、一次コイル１の中点に電源電圧Vddが供給される。トランスフォーマ１１０としては、図５乃至図１０のいずれかに示した本発明の種々の実施の形態のトランスフォーマを使用することができる。トランスフォーマ１１０の二次コイル２にはインダクタ１１１１と容量１１１２の受動素子で形成された補助出力インピーダンス整合回路１１１の入力端子が接続され、出力インピーダンス整合回路１１１の出力端子からハイバンド側のＲＦ送信出力信号Ｐout_HBが生成される。ハイバンド側のＲＦ送信出力信号Ｐout_HBの一部の信号は、容量１１２を介してパワー検出器３００の第１入力端子に供給される。
【０１７１】
ローバンド側のＲＦ送信入力信号Ｐin_LBは、容量２０１の両端と入力整合回路２０２の一次コイルの両端に供給される。入力整合回路２０２の二次コイルの両端と容量２０３の両端とに生成されるＲＦ信号は、初段の駆動増幅段２０４と２段目の駆動増幅段２０５とによって増幅される。２段目の駆動増幅段２０５の差動増幅信号は、コイル２０６の両端と最終段のプッシュプル型電力増幅回路のＮチャンネルＬＤ型ＭＯＳトランジスタ２０７のゲートとＮチャンネルＬＤ型ＭＯＳトランジスタ２０８のゲートとの間に供給される。最終段のプッシュプル型電力増幅回路のＮチャンネルＬＤ型ＭＯＳトランジスタ２０７、２０８のドレインの間に生成される差動増幅信号は、コイル２０９の両端とトランスフォーマ２１０の一次コイル１(１A、１B)に供給され、一次コイル１の中点に電源電圧Vddが供給される。トランスフォーマ２１０としては、図５乃至図１０のいずれかに示した本発明の種々の実施の形態のトランスフォーマを使用することができる。トランスフォーマ２１０の二次コイル２にはインダクタ２１１１と容量２１１２の受動素子で形成された補助出力インピーダンス整合回路２１１の入力端子が接続され、出力インピーダンス整合回路２１１の出力端子からローバンド側のＲＦ送信出力信号Ｐout_LBが生成される。ローバンド側のＲＦ送信出力信号Ｐout_LBの一部の信号は、容量２１２を介してパワー検出器３００の第２入力端子に供給される。
【０１７２】
バイアス制御回路４００は送信パワー制御信号Ｖrampのレベルとパワー検出器３００の出力から生成されるパワー検出信号Ｖdetのレベルとを比較することによって、パワー検出信号Ｖdetのレベルが送信パワー制御信号Ｖrampのレベルに一致するようにＲＦ電力増幅器のゲインを制御する。このＲＦ電力増幅器のゲイン制御は、バイアス制御回路４００から生成されるバイアス電圧Ｖbiasのレベルによって制御される。
【０１７３】
ここで、パワー検出器３００とバイアス制御回路４００とは、例えばＣＭＯＳ製造プロセスによって形成され、能動素子は主として短チャネルＭＯＳトランジスタによって構成される。この短チャネルＭＯＳトランジスタは、トランスフォーマ１１０、２１０に接続されたＮチャンネルＬＤ型ＭＯＳトランジスタ１０７、１０８、２０７，２０８よりも供給される入力電力および入力電圧が低いため、低耐圧構造を採用することができる。そのため、チップサイズと高速動作性等を考慮して、ＮチャンネルＬＤ型ＭＯＳトランジスタ１０７、１０８、２０７，２０８よりもゲート長が短い短チャネルＭＯＳトランジスタが、採用される。
【０１７４】
尚、プッシュプル型電力増幅回路はＮチャンネルＬＤ型ＭＯＳトランジスタで構成して、パワー検出器３００とバイアス制御回路４００とは短チャネルＭＯＳトランジスタで構成するとしたが、これに限定されるものではない。プッシュプル型電力増幅回路に用いられる能動素子は、パワー検出器３００とバイアス制御回路４００に使用される能動素子よりも高耐圧のトランジスタを採用することが好ましい。
【０１７５】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０１７６】
例えば、本発明の種々の実施の形態によるＲＦ電力増幅器は、携帯電話端末に搭載するＲＦ電力増幅器に使用可能であるたけではなく、無線ＬＡＮ等の種々のＲＦ通信装置に搭載するＲＦ電力増幅器として広範囲に使用することができる。
【図面の簡単な説明】
【０１７７】
【図１】図１は、非特許文献３に記載のＤＡＴ電力増幅器をベースに本発明に先立って本発明者等により検討された電力増幅器である。
【図２】図２も、非特許文献３に記載のＤＡＴ電力増幅器をベースに本発明に先立って本発明者等により検討された電力増幅器である。
【図３】図３も、非特許文献３に記載のＤＡＴ電力増幅器をベースに本発明に先立って本発明者等により検討された電力増幅器である。
【図４】図４は、非特許文献４に記載のＤＡＴ電力増幅器をベースに本発明に先立って本発明者等により検討された電力増幅器である。
【図５】図５は、本発明の１つの実施の形態によるＲＦ電力増幅器の基本的な構成を示す図である。
【図６】図６は、本発明の実施の形態によるＲＦ電力増幅器の他の構成を示す図である。
【図７】図７は、本発明の実施の形態によるＲＦ電力増幅器の他の構成を示す図である。
【図８】図８は、本発明の実施の形態によるＲＦ電力増幅器の他の構成を示す図である。
【図９】図９は、本発明の実施の形態によるＲＦ電力増幅器の他の構成を示す図である。
【図１０】図１０は、本発明の実施の形態によるＲＦ電力増幅器の他の構成を示す図である。
【図１１】図１１は、図５で説明したトランスフォーマと１個のプッシュプル型電力増幅回路のＮチャンネルＭＯＳトランジスタとをＳｉチップに集積化した本発明の他の実施の形態によるモノリシックＲＦ電力増幅器の構成を示す図である。
【図１２】図１２は、１個のプッシュプル型電力増幅回路のＮチャンネルＭＯＳトランジスタを集積化したＳｉチップと図９で説明した出力インピーダンス整合トランスフォーマとを内蔵した本発明の他の実施の形態によるＲＦ電力増幅器モジュールの構成を示す図である。
【図１３】図１３は、図１２に示した本発明の１つの実施の形態による半導体集積回路を構成する種々のデバイスのレイアウトを示すシリコンチップの平面図である。
【図１４】図１４は、プッシュプル型電力増幅回路のトランジスタとして高耐圧ｎｐｎ型ヘテロバイポーラトランジスタを集積化したＧａＡｓチップと図９で説明した出力インピーダンス整合トランスフォーマとを内蔵した本発明の他の実施の形態によるＲＦ電力増幅器モジュールの構成を示す図である。
【図１５】図１５は、図５乃至図１３に示した本発明の種々の実施の形態のＲＦ電力増幅器のプッシュプル型電力増幅回路で使用されるＬＤ型ＭＯＳトランジスタの構成を示す図である。
【図１６】図１６は、図１５の下側の断面図に示すＬＤ型ＭＯＳトランジスタとの比較のために、一般的なＬＤ型ＭＯＳトランジスタの構造を示す図である。
【図１７】図１７は、図１４に示した本発明の他の実施の形態のＲＦ電力増幅器のプッシュプル型電力増幅回路で使用される高耐圧ｎｐｎ型ヘテロバイポーラトランジスタの構成を示す図である。
【図１８】図１８は、上記で説明した図５乃至図１７に示した本発明の種々の実施の形態を応用した携帯電話端末に使用する具体的なＲＦ電力増幅器モジュールの構成を示す図である。
【符号の説明】
【０１７８】
1A、1B、1C  トランスフォーマの一次コイル
2  トランスフォーマの二次コイル
3A、3B  トランジスタ
Output  出力信号
Ｖdd  電源電圧
ＧＮＤ  接地電圧
4  容量
5A、5B、5C、5D、5E  下層クロス配線
6A、6B  ビア
＋Input  非反転入力信号
−Input  反転入力信号
Ｉ１、Ｉ２  トランスフォーマの入力端子
Ｏ１、Ｏ２  トランスフォーマの出力端子
Ｃ１  中間点
Ｂ１  第１部分
Ｂ２  第２部分
１０  Ｓｉチップ
１１  トランスフォーマ
１２  入力インピーダンス整合トランスフォーマ
１３、１４、１５、１６  外部リード
１７  プリント基板
１８Ａ、１８Ｂ、１８Ｃ、１８Ｄ  容量
１９  インダクタ
２０、２１、２２Ａ、２２Ｂ  ビア
４０  ヘテロバイポーラトランジスタ
４１  ＧａＡｓチップ
【図１】
2010118916.tif 000003
【図２】
2010118916.tif 000004
【図３】
2010118916.tif 000005
【図４】
2010118916.tif 000006
【図５】
2010118916.tif 000007
【図６】
2010118916.tif 000008
【図７】
2010118916.tif 000009
【図８】
2010118916.tif 000010
【図９】
2010118916.tif 000011
【図１０】
2010118916.tif 000012
【図１１】
2010118916.tif 000013
【図１２】
2010118916.tif 000014
【図１３】
2010118916.tif 000015
【図１４】
2010118916.tif 000016
【図１５】
2010118916.tif 000017
【図１６】
2010118916.tif 000018
【図１７】
2010118916.tif 000019
【図１８】
2010118916.tif 000020