(57)【要約】【課題】製造コストを低減できる画像表示装置及び遊技機を提供すること。【解決手段】画像表示装置４は、表示される１フレーム分の画像を描画させる描画信号を出力する描画手段（ＶＤＰ）６３と、描画手段６３と第１伝送路Ｌ１を介して接続され、描画信号に応じた画像を記憶する記憶手段（メインＶＲＡＭ）６２と、第１伝送路Ｌ１から分岐した第２伝送路Ｌ２に接続され、描画信号を取得する描画信号取得手段７（７Ａ〜７Ｃ）と、描画信号取得手段７に接続され、当該描画信号取得手段７から入力される駆動信号に応じた画像を表示する表示手段８（８Ａ〜８Ｃ）とを備える。描画信号取得手段７は、第２伝送路Ｌ２に接続され、描画信号をサンプリングして、表示手段８の解像度に応じた領域の画像を取得する領域画像取得部（バッファＩＣ）７１と、取得された領域の画像に応じた駆動信号を表示手段８に出力する出力部（シーケンサーＩＣ）７３とを備える。【選択図】図２
2010204559.tif 000002
【特許請求の範囲】
【請求項１】
画像を表示する画像表示装置であって、
表示される１フレーム分の画像を描画させる描画信号を出力する描画手段と、
前記描画手段と第１伝送路を介して接続され、前記描画信号に応じた画像を記憶する記憶手段と、
前記第１伝送路から分岐した第２伝送路に接続され、前記描画信号を取得する描画信号取得手段と、
前記描画信号取得手段に接続され、当該描画信号取得手段から入力される駆動信号に応じた画像を表示する表示手段とを備え、
前記描画信号取得手段は、
前記第２伝送路に接続され、前記描画信号をサンプリングして、前記表示手段の解像度に応じた領域の前記画像を取得する領域画像取得部と、
取得された前記領域の画像に応じた駆動信号を前記表示手段に出力する出力部とを備えることを特徴とする画像表示装置。
【請求項２】
請求項１に記載の画像表示装置において、
前記描画信号取得手段は複数設けられ、
前記表示手段は、前記複数の描画信号取得手段に応じて複数設けられ、
前記各描画信号取得手段の前記領域画像取得部は、前記描画手段にカスケード接続され、当該描画手段から入力される前記描画信号を下流側の前記領域画像取得部に出力するとともに、対応する前記表示手段に表示させる前記領域の画像を取得することを特徴とする画像表示装置。
【請求項３】
請求項１又は請求項２に記載の画像表示装置において、
前記描画信号取得手段は、前記領域画像取得部により取得された前記領域の画像を記憶する取得画像記憶部を備え、
前記出力部は、前記領域の画像を要求する要求信号を前記領域画像取得部に出力して、当該要求信号に応じて入力される前記領域の画像に応じた前記駆動信号を出力し、
前記領域画像取得部は、前記要求信号及び前記描画信号がそれぞれ略同時に入力された際に、前記取得画像記憶部に記憶された前記領域の画像の前記出力部への出力を優先することを特徴とする画像表示装置。
【請求項４】
請求項１から請求項３のいずれかに記載の画像表示装置において、
前記領域画像取得部は、前記表示手段の色深度に応じて、入力される前記描画信号に応じた画像における色深度を変換することを特徴とする画像表示装置。
【請求項５】
請求項１から請求項４のいずれかに記載の画像表示装置において、
前記描画信号に応じた画像のうち、前記領域画像取得部により取得される前記領域の位置を、当該領域画像取得部に対して設定する設定手段を備えることを特徴とする画像表示装置。
【請求項６】
請求項１から請求項５のいずれかに記載の画像表示装置を備えることを特徴とする遊技機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像表示装置、及び、当該画像表示装置を備える遊技機に関する。
【背景技術】
【０００２】
従来、パチンコ機、パチスロ機及びピンボール機等の遊技機が知られている。このような遊技機として、遊技中画像を表示する画像表示装置を備えた遊技機が知られている。
近年、遊技時の興趣を高めるために、大きな表示領域を有する画像表示装置を備えた遊技機が提案されている。しかしながら、大きな表示領域を１つの表示器（例えば、１つの液晶パネル）で実現した場合、表示領域が大きくなるに従って製造コストが増大する。これに対し、複数の表示ユニットを備え、生成された画像信号を各表示ユニットで処理して、当該各表示ユニットにより画像を表示することで、表示領域を拡大させた表示システムが知られている（例えば、特許文献１参照）。
【０００３】
この特許文献１に記載のマルチパネル表示システムでは、マスターユニットとしての１つの表示ユニットに、８つのスレーブユニットである表示ユニットがカスケード接続されている。これらのうち、マスターユニットは、入力された画像信号を下流のスレーブユニットに出力し、当該スレーブユニットは、入力された画像信号を更に下流側のスレーブユニットに出力する。この画像信号の出力とともに、マスターユニットは、例えば、画像信号が伝送されたユニット数を示す制御信号を下流側のスレーブユニットに出力する。スレーブユニットは、制御信号に含まれるユニット数をインクリメントして、更に下流側のスレーブユニットに順次出力する。これら各表示ユニットは、入力された画像信号を描画し、制御信号に含まれるユニット数に応じた位置の領域を拡大して、当該領域に応じた画像を表示する。これにより、大画面表示可能な表示装置を構成することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平８−３２９０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載の表示システムでは、各表示ユニットは、それぞれ入力される画像信号に応じた画像における一部の領域を拡大して表示するため、それぞれの表示ユニットにスケーラー回路を設ける必要がある。このようなスケーラー回路は高価であり、各表示ユニット、ひいては、表示システム全体の製造コストが増大するという問題がある。このため、複数の表示手段を設けることが可能であり、かつ、安価に構成できる画像表示装置が要望されてきた。
【０００６】
本発明の目的は、製造コストを低減できる画像表示装置及び遊技機を提供することである。
【課題を解決するための手段】
【０００７】
前記した目的を達成するために、本発明の画像表示装置は、画像を表示する画像表示装置であって、表示される１フレーム分の画像を描画させる描画信号を出力する描画手段と、前記描画手段と第１伝送路を介して接続され、前記描画信号に応じた画像を記憶する記憶手段と、前記第１伝送路から分岐した第２伝送路に接続され、前記描画信号を取得する描画信号取得手段と、前記描画信号取得手段に接続され、当該描画信号取得手段から入力される駆動信号に応じた画像を表示する表示手段とを備え、前記描画信号取得手段は、前記第２伝送路に接続され、前記描画信号をサンプリングして、前記表示手段の解像度に応じた領域の前記画像を取得する領域画像取得部と、取得された前記領域の画像に応じた駆動信号を前記表示手段に出力する出力部とを備えることを特徴とする。
【０００８】
ここで、描画手段としては、ＶＤＰ（Video Display Processor）及びＧＰＵ（Graphics Processing Unit）等の描画回路を挙げることができる。また、記憶手段としては、ＶＲＡＭ（Video Random Access Memory）を挙げることができる。また、表示手段としては、液晶ディスプレイ等の表示部と、当該表示部を駆動させるドライバー回路との組み合わせを例示することができる。
【０００９】
本発明によれば、描画手段から第１伝送路を介して記憶手段に入力される描画信号が、当該第１伝送路から分岐する第２伝送路を介して描画信号取得手段の領域画像取得部に入力される。そして、領域画像取得部は、入力される描画信号をサンプリングして、描画信号取得手段に接続された表示手段の解像度に応じた領域の画像を取得する。一方、出力部は、領域画像取得部により取得された領域の画像に応じた駆動信号を表示手段に出力して、当該画像を表示手段により表示させる。
これによれば、領域画像取得部は、描画信号をサンプリングして得られた画像から、表示手段の解像度に応じた領域の画像を取得し、当該領域の画像に応じた駆動信号が、表示手段に出力されるので、前述のスケーラー回路を設ける必要がない。従って、画像表示装置の製造コストを低減することができる。
【００１０】
本発明では、前記描画信号取得手段は複数設けられ、前記表示手段は、前記複数の描画信号取得手段に応じて複数設けられ、前記各描画信号取得手段の前記領域画像取得部は、前記描画手段にカスケード接続され、当該描画手段から入力される前記描画信号を下流側の前記領域画像取得部に出力するとともに、対応する前記表示手段に表示させる前記領域の画像を取得することが好ましい。
【００１１】
本発明によれば、複数の描画信号取得手段を構成する各領域画像取得部は、描画手段にカスケード接続される。そして、当該各領域画像取得部には、上流側の描画手段又は領域画像取得部を介して、同じ描画信号がそれぞれ入力される。これによれば、上流側の領域画像取得部が、当該領域画像取得部により取得される領域の画像を切り出した後に、切り出された画像を除く画像に応じた描画信号を下流側の領域画像取得部に出力する必要がない。このため、上流側の領域画像取得部から下流側の領域画像取得部に描画信号が出力される際の遅延を防止することができるほか、出力する描画信号を加工及び再生成する必要がないので、上流側の領域画像取得部の処理負担を軽減することができる。
また、領域画像取得部が、対応する表示手段に表示させる領域の画像をそれぞれ取得するので、各表示手段による画像表示をそれぞれ独立して行うことができる。
【００１２】
本発明では、前記描画信号取得手段は、前記領域画像取得部により取得された前記領域の画像を記憶する取得画像記憶部を備え、前記出力部は、前記領域の画像を要求する要求信号を前記領域画像取得部に出力して、当該要求信号に応じて入力される前記領域の画像に応じた前記駆動信号を出力し、前記領域画像取得部は、前記要求信号及び前記描画信号がそれぞれ略同時に入力された際に、前記取得画像記憶部に記憶された前記領域の画像の前記出力部への出力を優先することが好ましい。
本発明によれば、領域画像取得部による描画信号のサンプリングに対して、当該領域画像取得部による出力部からの要求信号に応じた画像の出力が優先される。これによれば、表示手段により画像を表示するタイミングで、当該表示手段に駆動信号を出力することができる。従って、表示手段による画像表示が遅延することを防ぐことができる。
【００１３】
本発明では、前記領域画像取得部は、前記表示手段の色深度に応じて、入力される前記描画信号に応じた画像における色深度を変換することが好ましい。
本発明によれば、領域画像取得部が、入力された描画信号に応じた画像の色深度を、表示手段の色深度に応じて変換するので、変換された画像に応じた駆動信号を表示手段に出力することができる。従って、描画信号に応じた画像の色深度と、表示手段により利用可能な色深度とが異なる場合でも、表示手段による画像表示を適切に行うことができる。
また、色深度を低減させる場合には、入力される描画信号に応じた画像のデータ量を低減することができるので、描画信号取得手段が前述の取得画像記憶部を備える場合には、当該取得画像記憶部の記憶容量及び帯域を低減することができ、ひいては、画像表示装置の製造コストを低減することができる。
【００１４】
本発明では、前記描画信号に応じた画像のうち、前記領域画像取得部により取得される前記領域の位置を、当該領域画像取得部に対して設定する設定手段を備えることが好ましい。
本発明によれば、設定手段が、描画信号に応じた画像のうち、領域画像取得部により取得される領域の位置を設定するので、当該設定を変更することにより、表示手段により表示される画像の位置を変更することができる。
【００１５】
また、前述のように、描画信号取得手段及び表示手段が複数設けられ、当該複数の描画信号取得手段を構成する各領域画像取得部がカスケード接続されている場合に、当該各領域画像取得部により取得される領域の位置を、設定手段がそれぞれ設定することができる。これにより、描画手段が描画する１フレーム分の画像のうち、各表示手段により表示される各画像の位置を適切に設定することができるので、当該１フレーム分の画像を各表示手段で分割表示したり、各表示手段で同じ画像を表示したりすることができる。また、同じ構成の描画信号取得手段を接続した場合でも、設定手段による前述の設定により、各描画信号取得手段にてそれぞれ個別に画像が取得され、当該画像が各表示手段にて表示されるので、描画信号取得手段の構成及び規格を統一することができ、画像表示装置の構成を簡略化することができる。
【００１６】
また、本発明の遊技機は、前述の画像表示装置を備えることを特徴とする。
本発明によれば、前述の画像表示装置と同様の効果を奏することができ、これにより、遊技機の製造コストを低減することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施形態に係る遊技機を示す概要斜視図。
【図２】本発明の一実施形態に係る画像表示装置の構成を示すブロック図。
【図３】本発明の一実施形態に係る画像表示装置により生成される画像と、表示される画像とを示す図。
【発明を実施するための形態】
【００１８】
以下、本発明の一実施形態を図面に基づいて説明する。
〔遊技機の全体構成〕
図１は、本実施形態に係る遊技機１を示す概要斜視図である。
本実施形態に係る遊技機１は、パチンコ機として構成され、ハンドル３５の操作に応じて射出された遊技球が、遊技盤３１の盤面に沿って落下しつつ移動し、当該遊技球が入賞口に入賞した場合には、所定数の遊技球を払い出すものである。この遊技機１は、図１に示すように、枠体２と、当該枠体２に一端が回動自在に支持され、かつ、当該枠体２により背面側が覆われる遊技機本体３と、遊技機本体３に取り付けられる画像表示装置４とを備える。また、遊技機１は、図示を省略するが、これらの他に、枠体２内に収納される射出装置、制御装置及び払出装置を備える。
【００１９】
〔遊技機本体の構成〕
遊技機本体３は、遊技盤３１、当該遊技盤３１の前面側（遊技者に対向する側）を覆う透明カバー３２、上皿３３、下皿３４及びハンドル３５を備える。
このうち、上皿３３及び下皿３４は、遊技機本体３の前面側における略中央及び下方にそれぞれ設けられ、これら上皿３３及び下皿３４には、払出口３３１，３４１を介して払出装置により遊技球がそれぞれ払い出される。
ハンドル３５は、遊技機本体３の前面における右側下方に回動自在に設けられている。このハンドル３５が回動されると、当該ハンドル３５の回動角に応じた強さで、射出装置が遊技球を射出する。
【００２０】
〔遊技盤の構成〕
遊技盤３１は、枠体２の前面側に取り付けられる。この遊技盤３１は、略円形状の側壁３１Ｂによって囲まれた遊技領域３１Ａを有し、当該遊技領域３１Ａは、射出装置により射出された遊技球を案内するレール３１１を備える。また、遊技領域３１Ａに対応する遊技盤３１の盤面には、遊技球の軌道を変更する複数の釘３１２が適所に配設されている。
遊技領域３１Ａの略中央には、略横長長方形状の開口３１Ｃが形成され、当該開口３１Ｃには、透明カバー３１３が嵌め込まれている。この透明カバー３１３の背面側には、画像表示装置４が配置され、当該画像表示装置４は、透明カバー３１３を介して観察される。なお、画像表示装置４の構成については、後に詳述する。
【００２１】
開口３１Ｃの左右両側には、遊技球が入賞する２つの入賞口３１４が設けられている。また、開口３１Ｃの下方略中央には、遊技球が入賞すると、遊技機１全体を制御する制御装置（図示省略）に抽選処理を実行させる始動入賞口３１５が設けられている。また、当該始動入賞口３１５の下方には、当該抽選処理により大当りとなった場合に開放される大入賞口３１６が設けられている。さらに、遊技領域３１Ａの下端には、入賞口３１４〜３１６に入賞しなかった遊技球を回収するアウト口３１７が形成されている。
【００２２】
〔画像表示装置の構成〕
図２は、画像表示装置４の構成を示すブロック図である。
画像表示装置４は、前述の制御装置から入力されるコマンドに応じた画像を表示する。この画像表示装置４は、図２に示すように、制御手段５と、画像生成手段６と、複数の描画信号取得手段７（７Ａ〜７Ｂ）と、複数の表示手段８（８Ａ〜８Ｃ）とを備える。このうち、制御手段５、画像生成手段６及び描画信号取得手段７（７Ａ〜７Ｃ）は、それぞれ同一の回路基板上に配設されている。
【００２３】
〔表示手段の構成〕
各表示手段８（８Ａ〜８Ｃ）は、それぞれ対応する描画信号取得手段７（７Ａ〜７Ｃ）に接続され、当該描画信号取得手段７から入力される駆動信号に応じた画像を表示する。これら各表示手段８は、図１に示すように、前述の開口３１Ｃ内に並列配置され、前述の透明カバー３１３を介して表示画像が観察される。このような各表示手段８は、表示部８２と、当該表示部を駆動させて、入力される駆動信号に応じた画像を表示させるドライバー回路８１とを備えている。なお、本実施形態では、表示部８２は、液晶ディスプレイ（ＬＣＤ：Liquid Crystal Display）により構成されているが、有機ＥＬ（Electro-Luminescence）、プラズマ及びＣＲＴ（Cathode Ray Tube）等の各種ディスプレイを採用してもよい。また、表示手段８Ａ〜８Ｃの配置も適宜設定可能である。
【００２４】
〔制御手段の構成〕
図２に戻り、制御手段５は、画像表示装置４全体を制御する。この制御手段５は、ファームＲＯＭ（Read Only Memory）５１、ワークＲＡＭ（Random Access Memory）５２及びＣＰＵ（Central Processing Unit）５３を備えている。
ファームＲＯＭ５１は、ＣＰＵ５３により実行される各種プログラムや、当該プログラムの実行時に用いられる各種データを記憶している。
ワークＲＡＭ５２は、ＣＰＵ５３の作業領域を構成し、前述のプログラム及びデータの一部や、処理結果等を一時的に記憶する。
【００２５】
ＣＰＵ５３は、前述の制御装置から入力されるコマンドに応じて、各種信号を出力して画像生成手段６及び描画信号取得手段７の動作を制御し、当該コマンドに応じた画像を形成させる。
具体的に、ＣＰＵ５３は、画像生成手段６を構成するＶＤＰ６３に、当該コマンドに応じた画像を生成させる制御信号を出力し、当該画像をＶＤＰ６３に生成させる。
【００２６】
また、ＣＰＵ５３は、描画信号取得手段７を構成するバッファＩＣ７１に、当該バッファＩＣ７１によりサンプリングした画像のうち、後述するサブＶＲＡＭ（Video RAM）７２に記憶させる画像の領域、すなわち、表示手段８に表示させる画像の領域を設定するための制御信号を出力する。更に、ＣＰＵ５３は、後述するサブＶＲＡＭ７２が有するフレームバッファのうち、画像を書き込むフレームバッファを切り替えるための制御信号を、バッファＩＣ７１に出力する。加えて、ＣＰＵ５３は、バッファＩＣ７１に対して、後述する色深度変換のための制御信号（サンプリング禁止用マスク信号）を出力する。
更に、ＣＰＵ５３は、同じく描画信号取得手段７を構成するシーケンサーＩＣ７３に、表示手段８により画像を表示させる表示信号を出力するほか、各種制御用パラメーターを伝送する。すなわち、ＣＰＵ５３は、本発明の設定手段に相当する。
【００２７】
〔画像生成手段の構成〕
画像生成手段６は、ＣＰＵ５３と制御用バスである「ＳＲＡＭ  Ｉ／Ｆ」を介して接続され、当該ＣＰＵ５３から入力される制御信号に応じた画像を生成する。この画像生成手段６は、ＣＧＲＯＭ（Character Generator ROM）６１、メインＶＲＡＭ６２及びＶＤＰ（Video Display Processor）６３を備える。
ＣＧＲＯＭ６１は、生成される画像を構成する背景やキャラクター等の部分画像が記憶されている。また、メインＶＲＡＭ６２は、本発明の記憶手段に相当し、ＶＤＰ６３による描画が行われる。
【００２８】
ＶＤＰ６３は、本発明の描画手段に相当し、ＣＰＵ５３と接続されている。そして、ＶＤＰ６３は、ＣＧＲＯＭ６１を参照して、ＣＰＵ５３から入力される制御信号に応じた画像を含む描画信号をメインＶＲＡＭ６２に出力する。この描画信号には、メインＶＲＡＭ６２のフレームバッファにおいて画像が書き込まれる領域を示すアドレスが含まれる。
このようなＶＤＰ６３とＶＲＡＭ６２とは、第１伝送路としての伝送路Ｌ１を介して接続されているが、当該伝送路Ｌ１から分岐した第２伝送路としての伝送路Ｌ２は、描画信号取得手段７Ａに接続されている。
【００２９】
〔描画信号取得手段の構成〕
描画信号取得手段７（７Ａ〜７Ｃ）は、当該ＶＤＰ６３から出力された描画信号を取得し、接続された表示手段８（８Ａ〜８Ｃ）にて表示される領域の画像を描画するほか、当該画像に応じた駆動信号を当該表示手段８に出力する。このような描画信号取得手段７（７Ａ〜７Ｃ）は、バッファＩＣ７１（描画信号取得手段７Ａ〜７ＣのバッファＩＣをそれぞれ７１Ａ〜７１Ｃとする）、サブＶＲＡＭ７２（描画信号取得手段７Ａ〜７ＣのサブＶＲＡＭをそれぞれ７２Ａ〜７２Ｃとする）及びシーケンサーＩＣ７３（描画信号取得手段７Ａ〜７ＣのシーケンサーＩＣをそれぞれ７３Ａ〜７３Ｃとする）を備える。
【００３０】
このうち、サブＶＲＡＭ７２（７２Ａ〜７２Ｃ）は、本発明の取得画像記憶部に相当する。これらサブＶＲＡＭ７２は、バッファＩＣ７１から入力される画像をそれぞれ記憶及び読出可能な一対のフレームバッファを有するダブルバッファで構成され、本実施形態では、それぞれＤＲＡＭ（Dynamic RAM）で構成されている。このようなサブＶＲＡＭ７２では、一方のフレームバッファに対して画像が書き込まれている間、他方のフレームバッファから、書き込まれた画像の読み出しが行われる。
【００３１】
バッファＩＣ７１（７１Ａ〜７１Ｃ）は、本発明の領域画像取得部に相当し、ＶＤＰ６３にカスケード接続される。詳述すると、バッファＩＣ７１Ａは、伝送路Ｌ２を介して、ＶＤＰ６３に接続され、バッファＩＣ７１Ｂ，７１Ｃは、伝送路Ｌ３，Ｌ４を介して、それぞれバッファＩＣ７１Ａ，７１Ｂに接続される。そして、上流側に位置するＶＤＰ６３から出力された描画信号は、上流側のバッファＩＣ７１Ａにまず入力され、当該バッファＩＣ７１Ａから、バッファＩＣ７１Ｂを経て、バッファＩＣ７１Ｃへと出力される。そして、各バッファＩＣ７１Ａ〜７１Ｃは、所定の記憶容量を有するキャッシュを備えており、入力された描画信号をサンプリングして得られた画像をキャッシュに記憶する。
【００３２】
これらバッファＩＣ７１は、描画信号に含まれるアドレスを参照して、当該描画信号をサンプリングして得られた画像から、表示手段８Ａ〜８Ｃに表示させる領域内の画像を、サブＶＲＡＭ７２に描画する。例えば、バッファＩＣ７１Ａは、当該アドレスを参照し、サンプリングして得られた画像から、表示手段８Ａに表示させる領域の画像を、サブＶＲＡＭ７２Ａに描画する。この際、バッファＩＣ７１は、ＣＰＵ５３から入力される制御信号に基づいて、描画するサブＶＲＡＭ７２のフレームバッファを切り替える。また、バッファＩＣ７１は、同じくＣＰＵ５３から入力される制御信号に基づいて、入力される描画信号に応じた画像の色深度を変換する。なお、本実施形態では、ＣＰＵ５３から、表示手段８にて利用可能な色深度に変換する旨の制御信号が入力されるので、サブＶＲＡＭ７２に描画される画像の色深度は、当該描画信号に応じた画像の色深度（例えば、ＲＧＢ２４ビット）から、表示手段８にて利用可能な色深度（例えば、ＲＧＢ１６ビット）となる。これにより、サブＶＲＡＭ７２の記憶容量及び帯域を低減することができる。
【００３３】
更に、バッファＩＣ７１は、シーケンサーＩＣ７３から入力される要求信号に応じて、サブＶＲＡＭ７２に描画した画像を、シーケンサーＩＣ７３に出力する。この際、当該要求信号と同時に描画信号が入力された場合には、バッファＩＣ７１は、シーケンサーＩＣ７３からの要求信号に応じた画像の出力処理を優先する。すなわち、バッファＩＣ７１は、シーケンサーＩＣ７３に対する画像の出力中は、描画処理を行わない。
【００３４】
シーケンサーＩＣ７３（７３Ａ〜７３Ｃ）は、本発明の出力部に相当し、本実施形態では、ＬＣＤコントローラー（ＬＣＤＣ：LCD Controller）により構成されている。これらシーケンサーＩＣ７３Ａ〜７３Ｃは、ＣＰＵ５３から入力される表示信号に応じて、サブＶＲＡＭ７２に描画された画像を要求する要求信号をバッファＩＣ７３に出力し、当該バッファＩＣ７３から入力される画像に応じた駆動信号を、接続されたドライバー回路８１に出力する。これにより、サブＶＲＡＭ７２に描画され、色深度が変換された画像が、表示手段８により表示される。
【００３５】
〔画像表示装置の動作〕
図３は、画像表示装置４により生成される画像と、表示される画像とを示す図である。
前述の構成により、画像表示装置４では、入力されたコマンドに応じた画像を描画するための描画信号が、ＶＤＰ６３から伝送路Ｌ１を介してメインＶＲＡＭ６２に出力され、当該画像（例えば、図３中「ＡＢＣ」と示された画像）がメインＶＲＡＭ６２上に描画される。この描画信号は、伝送路Ｌ１から分岐する伝送路Ｌ２を介して、バッファＩＣ７１Ａに入力される。
【００３６】
バッファＩＣ７１Ａは、入力される描画信号を下流側のバッファＩＣ７１Ｂに出力するとともに、当該描画信号をサンプリングして、取得された画像をキャッシュに記憶する。そして、バッファＩＣ７１Ａは、ＣＰＵ５３から入力される制御信号に基づいて、表示手段８Ａにより表示する領域の画像（図３中「Ａ」と示された画像）を、フレームバッファを切り替えつつ、サブＶＲＡＭ７２Ａに描画する。この際、バッファＩＣ７１Ａは、当該制御信号に基づいて前述の色深度変換を行う。
【００３７】
シーケンサーＩＣ７３Ａは、ＣＰＵ５３からの表示信号の入力に応じて、サブＶＲＡＭ７２Ａに描画した画像を要求する要求信号をバッファＩＣ７１Ａに出力する。この要求信号が入力されたバッファＩＣ７１Ａは、サブＶＲＡＭ７２Ａへの描画に対して、当該要求信号に対する画像出力処理を優先し、書込み中のフレームバッファではない他方のフレームバッファから画像を読み出して、シーケンサーＩＣ７３Ａに出力する。そして、シーケンサーＩＣ７３Ａは、取得された画像に応じた駆動信号を、表示手段８Ａのドライバー回路８１に出力する。これにより、表示手段８Ａでは、入力される駆動信号に応じた画像（例えば、図３中「Ａ」と示された画像）が表示される。
【００３８】
バッファＩＣ７１Ｂ，７１Ｃは、前述のバッファＩＣ７１Ａと同様に、入力される描画信号をサンプリングして得られた画像をキャッシュに記憶し、ＣＰＵ５３から入力される制御信号に基づいて、サブＶＲＡＭ７２Ｂ，７２Ｃに、表示手段８Ｂ，８Ｃに表示させる領域の画像（例えば、図３中「Ｂ」及び「Ｃ」と示された画像）を描画する。
表示信号が入力されたシーケンサーＩＣ７３Ｂ，７３Ｃは、前述のシーケンサーＩＣ７３Ａと同様に、バッファＩＣ７１Ｂ，７１Ｃにそれぞれ要求信号を出力し、当該バッファＩＣ７１Ｂ，７１Ｃから入力される画像に応じた駆動信号を表示手段８Ｂ，８Ｃのドライバー回路８１にそれぞれ出力する。これにより、表示手段８Ｂ，８Ｃでは、入力される駆動信号に応じた画像（例えば、図３中「Ｂ」及び「Ｃ」と示された画像）が表示される。
【００３９】
以上説明した本実施形態に係る遊技機１によれば、以下の効果を奏することができる。
１つのＶＤＰ６３が、各表示手段８Ａ〜８Ｃにて表示される各画像を生成するので、複数の描画回路により当該各画像を個別に生成する場合に比べ、効率よく画像を生成することができる。
【００４０】
また、ＶＤＰ６３からメインＶＲＡＭ６２に出力された描画信号は、伝送路Ｌ２を介して描画信号取得手段７ＡのバッファＩＣ７１Ａに入力される。このバッファＩＣ７１Ａは、入力される制御信号に基づいて当該描画信号をサンプリングし、当該描画信号に含まれるアドレスに基づいて、表示手段８Ａの表示部８２に表示させる領域の画像を、当該表示部８２の解像度に応じて取得して、サブＶＲＡＭ７２Ａに記憶させる。
一方、シーケンサーＩＣ７３Ａは、バッファＩＣ７１Ａに要求信号を出力して、サブＶＲＡＭ７２Ａに記憶された画像を取得し、当該画像に応じた駆動信号を表示手段８Ａのドライバー回路８１に出力する。これによれば、バッファＩＣ７１Ａにより取得される画像は、入力される描画信号に応じた画像（ＶＤＰ６３により生成される画像）のうち、表示部８２に表示される領域の画像で、かつ、当該表示部８２の解像度に応じた領域の画像であるので、サンプリングされた画像の一部を取得して拡大する高価なスケーラー回路を描画信号取得手段７に設ける必要がない。従って、画像表示装置４、ひいては、当該画像表示装置４を備える遊技機１の製造コストを低減することができる。
【００４１】
各バッファＩＣ７１Ａ〜７１Ｃは、ＶＤＰ６３に対してカスケード接続される。そして、当該各バッファＩＣ７１Ａ〜７１Ｃには、上流側のＶＤＰ６３又はバッファＩＣ７１から、同じ描画信号がそれぞれ入力される。これによれば、上流側のバッファＩＣ７１が、当該バッファＩＣ７１により取得すべき領域の画像が除去された画像に応じた描画信号を下流側のバッファＩＣ７１に出力する必要がない。従って、各バッファＩＣ７１への描画信号の出力遅延が生じることを防止することができるほか、下流側のバッファＩＣ７１に出力される描画信号を加工及び再生成する必要がないので、上流側のバッファＩＣ７１の処理負担を軽減することができる。また、バッファＩＣ７１Ａ〜７１Ｃは、対応する表示手段８Ａ〜８Ｃに表示させる領域の画像をそれぞれ取得するので、各表示手段８による画像表示をそれぞれ独立して行うことができる。
【００４２】
バッファＩＣ７１は、入力される描画信号のサンプリングに対して、シーケンサーＩＣ７３から入力される要求信号に応じた画像の出力処理、すなわち、シーケンサーＩＣ７３へのサブＶＲＡＭ７２に記憶された画像の出力処理を優先する。これによれば、ＣＰＵ５３からの表示信号の入力タイミング、すなわち、表示手段８にて画像を表示するタイミングで、シーケンサーＩＣ７３が画像を取得することができ、当該表示手段８に駆動信号を出力することができる。従って、表示手段８による画像表示が遅延することを防ぐことができる。
【００４３】
バッファＩＣ７１は、ＣＰＵ５３から入力される制御信号に基づいて、入力された描画信号をサンプリングして得られた画像の色深度を、表示手段８の色深度（表示部８２にて利用可能な色深度）に応じて変換して、サブＶＲＡＭ７２に記憶させる。これによれば、表示手段８に対して、適切な色深度を有する画像に応じた駆動信号を出力することができる。従って、描画信号に応じた画像の色深度と、表示手段８により利用可能な色深度とが異なる場合でも、当該表示手段８による画像表示を適切に行うことができる。
また、バッファＩＣ７１は、描画信号に応じた画像の色深度を低減させるので、サブＶＲＡＭ７２に記憶させる画像の容量（サイズ）を低減することができる。従って、サブＶＲＡＭ７２の記憶容量及び帯域を低減することができ、画像表示装置４、ひいては、遊技機１の製造コストを一層低減することができる。
【００４４】
ＣＰＵ５３は、各バッファＩＣ７１Ａ〜７１Ｃに制御信号を出力して、入力される描画信号に応じた画像から該バッファＩＣ７１Ａ〜７１Ｃにより取得される領域の位置を設定する。これによれば、各表示手段８Ａ〜８Ｃにより表示される画像を、ＣＰＵ５３により変更することができる。これによれば、ＶＤＰ６３が描画する１フレーム分の画像を各表示手段８Ａ〜８Ｃにて分割表示したり、各表示手段８Ａ〜８Ｃにて同じ画像を表示したりすることができる。また、ＣＰＵ５３により、各バッファＩＣ７１Ａ〜７１Ｃの動作が制御され、当該各バッファＩＣ７１Ａ〜７１Ｃによりそれぞれ個別に画像が取得されるので、各描画信号取得手段７Ａ〜７Ｃの構成及び規格を統一することができ、画像表示装置４の構成を簡略化することができる。
【００４５】
〔実施形態の変形〕
本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
前述の実施形態では、画像表示装置４は、３つの描画信号取得手段７と、各描画信号取得手段７に接続される３つの表示手段８とを備えるとしたが、本発明はこれに限らない。すなわち、描画信号取得手段７及び表示手段８は、それぞれ１つ以上あればよく、これらの数は問わない。
【００４６】
前述の実施形態では、領域画像取得部としてのバッファＩＣ７１は、入力される描画信号のサンプリング及びサブＶＲＡＭ７２への記憶に対して、出力部としてのシーケンサーＩＣ７３から入力される要求信号に応じた画像の出力を優先するとしたが、本発明はこれに限らない。すなわち、後者に対して前者を優先してもよい。
【００４７】
前述の実施形態では、各バッファＩＣ７１は、入力される描画信号に応じた画像の色深度を、表示手段８にて利用可能な色深度に応じて変換（低減）するとしたが、本発明はこれに限らない。すなわち、ＶＤＰ６３が、表示手段８に応じた色深度を有する画像を生成するのであれば、このような色深度変換は必ずしも必要ない。また、各バッファＩＣ７１は、当該画像の色深度を低減させる場合に限らず、増加させるようにしてもよい。すなわち、変換される画像の色深度は、表示手段８により問題なく表示できる色深度であればよい。
【００４８】
前述の実施形態では、設定手段としてのＣＰＵ５３が、各バッファＩＣ７１に制御信号を出力して、当該各バッファＩＣ７１により取得される画像の領域を設定するとしたが、本発明はこれに限らない。例えば、各バッファＩＣが当該領域を示す情報を予め保持する構成でもよい。また、シーケンサーＩＣも、それぞれ独自の周期で、要求信号をバッファＩＣに出力するように構成してもよく、更には、ＣＰＵがバッファＩＣに対して、シーケンサーＩＣに画像を出力させる制御信号を出力してもよい。この場合には、画像が入力されたタイミングで駆動信号を出力するように、シーケンサーＩＣを構成すればよい。
【００４９】
前述の実施形態では、画像表示装置４は、パチンコ機として構成された遊技機１に設けられるとしたが、本発明はこれに限らない。すなわち、本発明の画像表示装置を、パチスロ機及びピンボール機等の他の遊技機に採用することもできるほか、当該画像表示装置を単体で利用することも可能である。更には、本発明の画像表示装置は、自動車のコンソールパネルや、大型のゲーム機等にも採用することができる。
【産業上の利用可能性】
【００５０】
本発明は、画像表示装置に利用でき、特に遊技機に採用される画像表示装置に好適に利用することができる。
【符号の説明】
【００５１】
１…遊技機、４…画像表示装置、７（７Ａ〜７Ｃ）…描画信号取得手段、８（８Ａ〜８Ｃ）…表示手段、５３…ＣＰＵ（設定手段）、６２…メインＶＲＡＭ（記憶手段）、６３…ＶＤＰ（描画手段）、７１（７１Ａ〜７１Ｃ）…バッファＩＣ（領域画像取得部）、７２（７２Ａ〜７２Ｃ）…サブＶＲＡＭ（取得画像記憶部）、７３（７３Ａ〜７３Ｃ）…シーケンサーＩＣ（出力部）、Ｌ１…伝送路（第１伝送路）、Ｌ２…伝送路（第２伝送路）。
【図１】
2010204559.tif 000003
【図２】
2010204559.tif 000004
【図３】
2010204559.tif 000005