(57)【要約】【課題】動作電源電圧や動作周波数を動的に可変させて低消費化を図る半導体回路において、電源電圧遷移や電圧変動における評価解析は困難である。【解決手段】コア回路１と、電源レベルを変更できる電源ＳＷ回路２と、前記電源ＳＷ回路２のゲート信号の遷移時間を設定できる遅延回路３とを備え、電源ＳＷ制御回路４および電圧・周波数切換制御回路５により、電源ＳＷ回路２のゲート信号の遷移時間やActive（活性）な電源ＳＷ回路２の個数を自由に組み合わせ制御することにより、擬似的な電源遷移や電圧変動を発生させ、ＬＳＩテスターでの評価解析や解析装置を活用した評価解析を容易化する。【選択図】図１
2010256026.tif 000002
【特許請求の範囲】
【請求項１】
特定電源で動作するコア回路と、
前記コア回路の電源レベルを変更可能な複数の電源ＳＷ回路と、
前記電源ＳＷ回路のゲート信号の立ち上がりまたは立ち下りの遷移時間設定を変更可能な構成を有する遅延回路と、
前記電源ＳＷ回路および前記遅延回路の活性・非活性を制御する電源ＳＷ制御回路と、
前記複数の電源ＳＷ回路および前記複数の遅延回路の組み合わせを選択可能な電圧・周波数切換制御回路と、を備える電源解析容易化装置。
【請求項２】
請求項１記載の電源解析容易化装置であって、
前記電源ＳＷ制御回路は、ノーマル動作時に、前記遅延回路の遅延値を固定する、電源解析容易化装置。
【請求項３】
請求項１記載の電源解析容易化装置であって、
前記電圧・周波数切換制御回路は、評価解析時に、前記遅延回路の遅延値を個別に制御する、電源解析容易化装置。
【請求項４】
請求項１記載の電源解析容易化装置であって、
前記遅延回路は、前記電源ＳＷ制御回路に接続され、異なる遅延値を有する複数の遅延値回路と、
前記複数の遅延値回路に接続され、前記電圧・周波数切換制御回路からの信号に応じて所定の遅延値を選択し、前記電源ＳＷ回路に供給するセレクタ回路と、を備え、
前記電源ＳＷ制御回路および前記電圧・周波数切換制御回路により、前記複数の電源ＳＷ回路の活性・非活性および前記遅延値回路の組み合わせを選択する、電源解析容易化装置。
【請求項５】
請求項１記載の電源解析容易化装置であって、
前記電圧・周波数切換制御回路に接続し、前記コア回路の動作電圧および動作周波数を最適化する電圧・周波数最適化回路を備える、電源解析容易化装置。
【請求項６】
請求項５記載の電源解析容易化装置であって、
前記電圧・周波数最適化回路は、前記コア回路に対して最適化された動作電源電圧および動作周波数を含む動作設定条件情報を記録した第１のテーブルを有する、電源解析容易化装置。
【請求項７】
請求項６記載の電源解析容易化装置であって、
前記電圧・周波数切換制御回路は、前記動作設定条件情報にもとづき、前記電源ＳＷ回路２の活性・非活性および前記遅延回路の遅延値を決定するための第２のテーブルを有する、電源解析容易化装置。
【請求項８】
請求項５記載の電源解析容易化装置であって、
所定電源で動作する前記コア回路の電源側またはグランド側に接続し、前記コア回路の動作電流値をモニターする電流モニター回路を備え、
そのモニター情報を前記電圧・周波数最適化回路または外部へ出力する、電源解析容易化装置。
【請求項９】
請求項８記載の電源解析容易化装置であって、
前記電流モニター回路は、一端が前記コア回路の電源に接続される複数のコンデンサーと、
前記複数のコンデンサーの他端に接続され前記コア回路の動作電流値をモニターする時間判定回路と、を備える電源解析容易化装置。
【請求項１０】
請求項９記載の電源解析容易化装置であって、
前記時間判定回路は、前記コンデンサーがチャージされる時間をもとに、前記コア回路の動作電圧および動作周波数を換算する、電源解析容易化装置。
【請求項１１】
請求項９記載の電源解析容易化装置であって、
前記時間判定回路は、供給されるリフレシュ信号に基づいて、前記コア回路の単位時間当たりの動作電流をモニターする、電源解析容易化装置。
【請求項１２】
請求項９記載の電源解析容易化装置であって、
前記電圧・周波数最適化回路は、前記時間判定回路の出力情報をもとに、前記第１のテーブルに記録された動作設定条件情報を補正する、電源解析容易化装置。
【請求項１３】
請求項９記載の電源解析容易化装置であって、
前記電圧・周波数最適化回路は、前記時間判定回路の出力情報に応じて、前記電源ＳＷ回路の活性・非活性を制御し、前記遅延回路の遅延値を決定する、電源解析容易化装置。
【請求項１４】
請求項１ないし１３のいずれか一項記載の電源解析容易化装置と、
前記電源ＳＷ回路および前記コア回路に電源を供給する電源回路と、を備え、
前記電源ＳＷ制御回路および前記電圧・周波数最適化回路をとおして、前記コア回路の動作電源電圧を制御する、電源解析容易化システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源解析容易化装置および電源解析容易化システムに関し、特に、ＤＶＦＳ（Dynamic  Voltage  Frequency  Scaling）技術を用いた半導体集積回路等の電源変動における評価解析の容易化に対して有効な電源解析容易化装置および電源解析容易化システムに関する。
【背景技術】
【０００２】
近年、半導体集積回路（ＬＳＩ）は、プロセスの微細化に伴い、回路規模の増大、高速化が進んできている。特に、電池駆動のモバイル製品では、サブミクロン設計による回路規模増加により、より一層のリーク電流や動作電流に対する低消費化設計がもとめられている。このため、スタンバイ時の電源リーク電流削減対策としての電源制御技術、動作時の動作電流削減対策、プロセスばらつきにおけるトランジスタ特性の補正対策としてＤＶＦＳ技術適用が検討されてきている。また、回路規模の増大や複雑化、低消費化技術の高度化により、ＬＳＩの不具合・故障・低歩留対策等の評価・解析も難しくなってきている。
【０００３】
ＤＶＦＳ技術適用においては、遅延回路を活用したクリティカル・パス設計対応や誤動作エラー検出の手法（例えば特許文献１参照）が提案され、また、動作電圧を最適な動作下限電圧に近づけるために、電圧をステップでさげて評価し、最適な電圧値を算出する半導体装置（例えば特許文献２参照）が提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−３１１７６７号公報
【０００５】
【特許文献２】特開２００４−１９４１３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、このような従来の半導体集積回路にあっては、ＬＳＩの不具合・故障・低歩留発生時のＬＳＩ評価・解析容易化が不十分であり、評価・解析ができず、工数が増大するような問題点があった。
【０００７】
ＤＶＦＳ技術の実現においては、アプリーケーションソフトでの実動作と連携したＬＳＩ内部の動作状態を考慮する必要があるため、ＬＳＩ動作設定条件の最適化やＬＳＩの誤動作、不具合発生時の評価解析が非常に困難である。また、電源電圧遷移時の動作解析は、ＬＳＩテスターの機能制約もあり不可能であるという課題を有していた。
【０００８】
一般的に、ＤＶＦＳ技術においてのＬＳＩ誤動作要因としては、（１）電源変化時のノイズ要因、（２）実動作と動作周波数/動作電圧設定のミスマッチ、（３）デバイスばらつき差等の要因が考えられる。
【０００９】
本発明は、前記従来の課題を解決するもので、ＤＶＦＳ技術等を用いたＬＳＩの電源変動や電源遷移動作における評価解析の容易化を実現する電源解析容易化装置および電源解析容易化システムを提供することを目的とする。
【課題を解決するための手段】
【００１０】
前記従来の課題を解決するために、本発明の電源解析容易化装置の第一の態様は、ある電源で動作するコア回路と、前記コア回路の電源レベルを変更できる複数の電源ＳＷ回路と、前記電源ＳＷ回路のゲート信号の立ち上がりや立ち下りの遷移時間設定を変更できる構成をもつ遅延回路と、前記電源ＳＷ回路および前記遅延回路の活性・非活性（Active・No Active）を制御する電源ＳＷ制御回路と、複数ある前記電源ＳＷ回路と複数ある前記遅延回路の組み合わせを選択できる電圧・周波数切換制御回路とを備える。
【００１１】
この構成によれば電源ＳＷ回路のゲート信号の立ち上がり/立ち下りの遷移時間や活性・非活性（Active・No Active）の電源ＳＷ回路の個数を自由に組み合わせ制御することにより擬似的な電源遷移（電源のゆれ）や電圧レベル変更を発生させ、クリティカル・パスのFail（誤動作）状態を発生させることにより、電源変動/電源遷移時のＬＳＩテスター評価解析を可能にする。
【００１２】
また、ＬＳＩテストにおいて解析装置とＬＳＩの同期がとりやすくなるので、解析装置を活用したＬＳＩ評価解析を容易化できる。これにより評価解析工数を大幅に削減できる優れた効果が得られる。
【００１３】
本発明の第一の実施態様でもちいる遅延回路は、複数の遅延値回路とセレクタ回路を備え、前記電源ＳＷ制御回路と電圧・周波数切換制御回路により、複数ある前記電源ＳＷ回路の活性・非活性（Active・No Active）と前記遅延値回路の組み合わせを自由に選択できる機能を備えた構成をもつ。
【００１４】
本発明の電源解析容易化装置の第二の態様は、第一の態様における前記電圧・周波数切換制御回路に接続し、実際の製品においてコア回路の動作電圧や動作周波数を最適化している電圧・周波数最適化回路を備える。
【００１５】
この構成によれば、実動作での電圧/周波数最適化回路との連携により製品での実動作電圧・周波数切換動作と関連づけた解析を実現でき、評価解析工数の削減だけでなく、解析精度を向上できる優れた効果が得られる。
【００１６】
本発明の電源解析容易化装置の第三の態様は、第一および第二の態様におけるある電源で動作する前記コア回路の電源に接続し、動作電流値をモニターする電流モニター回路を備え、そのモニター情報を前記電圧・周波数最適化回路やＩＯ端子へ出力する機能を備える。
【００１７】
この構成によればコア回路の消費電流の状態をリニアにモニターできるとともに、コア回路１の動作状態の情報を得ることにより、製品での実動作電圧・周波数切換動作と関連づけた解析が可能になり、さらに解析精度を向上できる優れた効果が得られる。
【００１８】
本発明の第三の実施態様でもちいる電流モニター回路は、複数のコンデンサーを備え、片側は前記コア回路の電源に接続し、片側は時間判定回路に接続する構成を備え、単位時間当たりの動作電流値を評価解析モード時にモニターする。
【００１９】
ＤＶＦＳ技術適用においては、高速動作時には動作電源電圧を高くし、動作周波数を速くする。これにより動作電流が大きくなる。一方、低速動作時にはその逆になる。そのためコア回路の最適な動作電圧や動作周波数設定を評価解析するうえで、コア回路の動作電流は重要なパラメータになる。このような簡単な構成で電流情報を得ることができる優れた効果を得る。
【００２０】
また、電流モニター情報を外部に出力することにより、簡易的なエミュレータ機能を持つことになり、評価解析だけでなく製品でのソフト開発のデバッグにも活用でき、ソフト開発工数の削減できる優れた効果が得られる。
【００２１】
本発明の電源解析容易化装置を用いた電源解析容易化装置のシステムとしては、電源回路により前記コア回路の電源が供給され、電源ＳＷ制御回路や電圧・周波数最適化回路をとおして前記コア回路の動作電源電圧を制御することにより実現できる。
【発明の効果】
【００２２】
本発明の電源解析容易化装置および電源解析容易化システムによれば、ＤＶＦＳ技術等を用いたＬＳＩの電源変動や電源遷移での評価・解析においてＬＳＩテスター・故障診断解析・解析装置を活用した解析の容易化を実現することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施の形態１に係る電源解析容易化装置の構成を示すブロック図
【図２】本発明の実施の形態１に係る遅延回路の構成を示すブロック図
【図３】本発明の実施の形態２に係る電源解析容易化装置の構成を示すブロック図
【図４】本発明の実施の形態３に係る電源解析容易化装置の構成を示すブロック図
【図５】本発明の実施の形態３に係る電流モニター回路の構成を示すブロック図
【図６】本発明の実施の形態４に係る電源解析容易化装置のシステム図
【発明を実施するための形態】
【００２４】
以下、本発明の実施形態について、図面を参照して説明する。
【００２５】
（実施の形態１）
図１は、本発明の実施の形態１に係る電源解析容易化装置を説明するための半導体集積回路の構成を示す図である。図１に示すように、本実施形態の電源解析容易化装置は、電源ＶＤＤ１で動作するコア回路１と、コア回路１の電源レベルを変更できる複数の電源ＳＷ（スイッチ）回路２と、電源ＳＷ回路２のゲート信号の立ち上がりや立ち下りの遷移時間設定を変更できる構成をもつ遅延回路３と、電源ＳＷ回路２および遅延回路３のActive・No Active（活性および非活性）を制御する電源ＳＷ制御回路４と、複数ある電源ＳＷ回路２と複数ある遅延回路３の組み合わせを選択できる電圧・周波数切換制御回路５とを備える。
【００２６】
図１において電源ＳＷ制御回路４は、ノーマル動作では、電源ＳＷ回路２の制御（Active・No Active）を内部回路からの信号や外部電源ＩＣ等からのＩＯ信号により一括で制御し、遅延回路３での遅延値は固定対応である。
【００２７】
評価解析時には、電圧・周波数切換制御回路５により電源ＳＷ制御回路４や遅延回路３を制御し、電源ＳＷ回路２のActive・No Active（活性および非活性）を個別に制御し、遅延回路３の遅延値も個別に制御できる構成である。電圧・周波数切換制御回路５は、ＩＯ端子と接続させれば外部からも制御可能な構成をとる。電源ＳＷ回路２や遅延値の組み合わせをテストモードとして用意してもよい。
【００２８】
この構成によれば電源ＳＷ回路２のゲート信号の立ち上がり/立ち下りの遷移時間やActive・No Active（活性および非活性）のＳＷ個数を自由に組み合わせ制御することにより、コア回路１の動作電流量の制御やコア回路１の電源遷移時間を擬似的に制御できる。
【００２９】
この擬似的な電源遷移（電源のゆれ）や電圧レベル変更を発生させてクリティカル・パスのFail（誤動作）状態を発生させ、電源変動/電源遷移を自分自身で発生することにより、電源変動/電源遷移時のＬＳＩテスター評価解析を可能にする。
【００３０】
また、ＬＳＩテストにおいて解析装置とＬＳＩの同期がとりやすくなるので、解析装置を活用したＬＳＩ評価解析を容易化できる。従来は実現できなかった解析が実施できるので、評価解析工数を大幅に削減できる優れた効果が得られる。
【００３１】
図２は、実施の形態１に係る遅延回路３の構成を示す図である。図２に示すように、遅延回路３は、複数の遅延値回路６とセレクタ回路７を備え、電源ＳＷ制御回路４と電圧・周波数切換制御回路５により、電源ＳＷ回路２のActive・No Active（活性および非活性）個別制御と遅延値選択組み合わせを自由に設定できる構成である。
【００３２】
電源ＳＷ回路２の個数や遅延値の個数は、ＬＳＩ仕様に応じて最適な個数にするもので個数を限定するものではない。また、電源ＳＷ回路２は、図１ではＧＮＤ側に挿入しているが、ＶＤＤ１側に挿入する形でも構わない。電源ＳＷ回路２は、通常Ｎｃｈ  Ｔｒ（ＧＮＤ側）、Ｐｃｈ  Ｔｒ（ＶＤＤ側）で構成されるが、この限りでない。また、コア回路１も個数を制限するものではない。
【００３３】
（実施の形態２）
図３は、本発明の実施の形態２に係る電源解析容易化装置を説明するための半導体集積回路の構成を示す図である。図３に示すように、本実施形態の電源解析容易化装置は、第一の態様における電圧・周波数切換制御回路５に接続し、実際の製品においてコア回路１の動作電圧や動作周波数を最適化している電圧・周波数最適化回路８を備える。
【００３４】
電圧・周波数最適化回路８は、ノーマル動作ではコア回路１での動作状態によって動的に変化する動作電源電圧や動作周波数を決定する回路であり、スタンバイ動作時（コア回路１未動作状態）は、電源ＳＷ制御回路４をとおして電源ＳＷ回路２をNo Active（非活性）にして電源リーク電流を削減する。
【００３５】
そのため、ノーマル動作でのコア回路１の動作電源電圧や動作周波数をもとに状態を区分するテーブル（第１のテーブル）をもち、コア回路１の動作設定条件情報を電圧・周波数切換制御回路５に出力する。
【００３６】
電圧・周波数切換制御回路５は、動作設定条件情報にもとづき電源ＳＷ回路２のActive・No Active（活性および非活性）の個数や遅延回路３の遅延値を決定するテーブル（第２のテーブル）をもち電源ＳＷ制御回路４および遅延回路３を制御する。
【００３７】
この構成によれば、電圧・周波数切換制御回路５をＩＯ端子からの外部制御でなく、実動作での電圧/周波数最適化回路８との連携が可能になり、さらに製品での実動作電圧・周波数切換動作と関連づけた解析を実現でき、評価解析工数の削減だけでなく、さらに解析精度を向上できる優れた効果が得られる。
【００３８】
（実施の形態３）
図４は、本発明の実施の形態３に係る電源解析容易化装置を説明するための半導体集積回路の構成を示す図である。図４に示すように、本実施形態の電源解析容易化装置は、第一および第二の態様における、電源ＶＤＤ１で動作するコア回路１の電源に接続し、動作電流値をモニターする電流モニター回路９を備え、そのモニター情報を電圧・周波数最適化回路８やＩＯ端子へ出力する機能を備える。
【００３９】
また、電圧・周波数最適化回路８は、電流モニター回路９内の時間判定出力情報をもとに、コア回路１の動作設定条件情報を補正する機能を備える。さらに、直接電流モニター回路９内の時間判定出力情報により電圧・周波数切換制御回路５から電源ＳＷ制御回路４や遅延回路３への制御信号を制御でき、電源ＳＷ回路２のActive（活性）の個数や遅延回路３の遅延値を決定する機能を備える。
【００４０】
この構成によればコア回路１の消費電流の状態がリニアにモニターできることにより、コア回路１の動作状態の情報を得るとともに製品での実動作電圧・周波数切換動作と関連づけた解析が可能になり、さらに解析の幅が広がるだけでなく解析精度を向上できる優れた効果が得られる。
【００４１】
図５は、実施の形態３に係る電流モニター回路９の構成を示す図である。図５に示すように本発明の第三の実施態様でもちいる電流モニター回路９は、複数のコンデンサー１０を備え、片側はコア回路１の電源ＶＤＤ１に接続し、片側は時間判定回路１１に接続する。時間判定回路１１は、コンデンサー１０にチャージされる時間をもとにコア回路１の動作設定条件（動作電圧・動作周波数）を換算する。
【００４２】
時間判定回路１１にリフレシュ信号を入力することにより、単位時間当たりのコア回路１の動作電流をモニターすることができる。また、当然であるが制御信号により、ノーマル動作時には動作をNo Active（非活性）状態にし、余分な電流が流れないようにする。ここでは、ＶＤＤ１側で電流モニター回路９を構成しているが、構成を逆にすれば、ＧＮＤ側での電流モニターが可能になる。
【００４３】
ＤＶＦＳ技術適用において、高速動作時には動作電源電圧を高くし、動作周波数を速くする。これにより動作電流は大きくなる。一方、低速動作時にはその逆になる。そのためコア回路１の最適な動作電圧や動作周波数設定を評価解析するうえで、コア回路１の動作電流は重要なパラメータになる。このような簡単な構成で電流情報を得ることができる優れた効果が得られる。
【００４４】
また電流モニター情報を外部に出力することにより、簡易的なエミュレータ機能を持つことになり、評価解析だけでなく製品でのソフト開発のデバッグにも活用でき、ソフト開発工数の削減できる優れた効果が得られる。
【００４５】
（実施の形態４）
図６は、本発明の実施形態１、実施形態２および実施形態３に係る電源解析容易化装置のシステム構成を示す図である。本発明の実施形態１、実施形態２および実施形態３に係る電源解析容易化装置のシステム１３としては、電源ＩＣ回路１２によりコア回路１の電源を供給し、電源ＳＷ制御回路４や電圧・周波数最適化回路８をとおしてコア回路１の動作電源電圧を制御することにより実現できる。
【００４６】
なお、本発明は上述した実施形態に何ら限定されるものではなく、その要旨を逸脱しない範囲において種々の形態で実施し得るものである。
【産業上の利用可能性】
【００４７】
本発明に係る電源解析容易化装置は、ＤＶＦＳ（Dynamic  Voltage  Frequency  Scaling）技術等用いた半導体集積回路等の電源変動における評価解析の容易化に対して有効である。
【符号の説明】
【００４８】
１  コア回路
２  電源ＳＷ回路
３  遅延回路
４  電源ＳＷ制御回路
５  電圧・周波数切換制御回路
６  遅延値回路
７  セレクタ回路
８  電圧・周波数最適化回路
９  電流モニター回路
１０  コンデンサー
１１  時間判定回路
１２  電源ＩＣ
【図１】
2010256026.tif 000003
【図２】
2010256026.tif 000004
【図３】
2010256026.tif 000005
【図４】
2010256026.tif 000006
【図５】
2010256026.tif 000007
【図６】
2010256026.tif 000008