(57)【要約】【課題】非常に低い電流値に対してもリニアリティーを持つ対数圧縮式の電流電圧変換回路を提供すること。【解決手段】電流入力端子１と、基準電圧入力端子２と、電圧出力端子３と、Ｐ型半導体基板上に形成された演算増幅器４およびＮＰＮ型トランジスタ５とを備える。演算増幅器４の反転入力端子は電流入力端子１に、非反転入力端子は基準電圧入力端子２に、出力端子は電圧出力端子３にそれぞれ接続される。ＮＰＮ型トランジスタ５のコレクタは電流入力端子１に、ベースは基準電圧入力端子２に、エミッタは電圧出力端子３にそれぞれ接続される。ＮＰＮ型トランジスタ５は、エミッタに相当するＮ型エピタキシャル層と、Ｎ型エピタキシャル層上に選択的に形成され、ベースに相当するＰ型拡散層と、Ｐ型拡散層上に選択的に形成され、コレクタに相当するＮ型拡散層とから構成される。【選択図】図１
2010263293.tif 000002
【特許請求の範囲】
【請求項１】
入力電流が印加される電流入力端子と、基準電圧が印加される基準電圧入力端子と、電圧出力端子と、反転入力端子が前記電流入力端子に、非反転入力端子が前記基準電圧入力端子に、出力端子が前記電圧出力端子にそれぞれ接続され、Ｐ型半導体基板上に形成された演算増幅器と、コレクタが前記電流入力端子に、ベースが前記基準電圧入力端子に、エミッタが前記電圧出力端子にそれぞれ接続され、前記Ｐ型半導体基板上に形成されたＮＰＮ型トランジスタとを備え、
前記ＮＰＮ型トランジスタは、前記Ｐ型半導体基板上に形成され、前記エミッタに相当するＮ型エピタキシャル層と、前記Ｎ型エピタキシャル層上に選択的に形成され、前記ベースに相当するＰ型拡散層と、前記Ｐ型拡散層上に選択的に形成され、前記コレクタに相当するＮ型拡散層とから構成される、
ことを特徴とする電流電圧変換回路。
【請求項２】
前記ＮＰＮ型トランジスタは、前記ベースに相当するＰ型拡散層の周囲を取り囲むようにＮ型拡散層から成るウォールを備えることを特徴とする請求項１に記載の電流電圧変換回路。
【請求項３】
前記Ｐ型半導体基板上に形成され、前記電流入力端子に光電変換電流を印加するシリコンフォトダイオードを備えることを特徴とする請求項１または２に記載の電流電圧変換回路。
【請求項４】
前記Ｐ型半導体基板上に、安定化電源回路などの比較的大電流が流れる回路が形成されていることを特徴とする請求項１乃至３の何れか１項に記載の電流電圧変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電流電圧変換回路に関し、特に入力電流を対数圧縮した電圧を発生する電流電圧変換回路に関する。
【背景技術】
【０００２】
従来より、シリコンのフォトダイオードの光電流を対数的に圧縮する対数圧縮式の電流電圧変換回路が、カメラなどの測光回路に広く使われている。その代表的な構成を図４に示す。
【０００３】
図４において、フォトダイオード６のアノードは電流入力端子１に接続され、そのカソードは基準電圧源７の基準電圧Ｖrefが印加される基準電圧入力端子２に接続されている。演算増幅器４の反転入力端子は電流入力端子１に接続され、その非反転入力端子は基準電圧入力端子２に接続され、その出力端子は電圧出力端子３に接続されている。また、ＮＰＮ型トランジスタ８のコレクタが電源入力端子１に接続され、そのエミッタが電圧出力端子３に接続され、そのベースが基準電圧入力端子２に接続されている。
【０００４】
フォトダイオード６で光電変換電流Ｉが発生すると、その光電変換電流ＩはＮＰＮ型トランジスタ８のコレクタに流れ込み、そのベースとエミッタとの間には光電変換電流Ｉを対数圧縮した電圧ＶBEが生じる。
ＶBE＝ＶT log(I/Is)      …（1）
但し、ＶT＝kT/q（k：ボルツマン定数、T:絶対温度、q:単位電荷）、IsはＮＰＮ型トランジスタの飽和電流である。
【０００５】
そのため、電圧出力端子３には次式（2）に示されるように、基準電圧ＶrefからＶBEを差し引いた電圧Ｖoutが出力される。
Ｖout＝Ｖref−ＶBE＝Ｖref−ＶT log(I/Is)      …（2）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、電流電圧変換回路はその他の種類の回路と一緒に同一の半導体基板上に形成されることが多い。このとき、同じ半導体基板上に安定化電源回路などの比較的大電流が流れる回路が形成されていると、その影響を受けて誤差が生じるという課題がある。この課題について、以下詳細に説明する。
【０００７】
図５および図６はＮＰＮ型トランジスタ８の断面図および平面図である。Ｐ型サブストレート１１の上にコレクタとなるＮ型エピタキシャル層１２が形成されている。また、Ｎ型エピタキシャル層１２の上に選択的にＰ型拡散層１３が形成され、このＰ型拡散層１３がベースとなる。さらに、Ｐ型拡散層１３の上に選択的に不純物濃度の高いＮ型拡散層１４が形成され、エミッタとして使われる。なお、１５はＮ＋埋め込み層、１６は素子分離用のＰ＋埋め込み層、１７はコンタクト用のＮ＋層、１８はＳiＯ2層、１９はＡｌ配線層である。
【０００８】
集積回路において比較的大きな電流が流れると、微小な光（主に赤外線）が発生することは良く知られた現象である。この発生した微小な光が、対数圧縮を行っているＮＰＮ型トランジスタ８のＮ型エピタキシャル層１２とＰ型サブストレート１１との間のＰＮ接合、Ｎ型エピタキシャル層１２とＰ型拡散層１３との間のＰＮ接合、Ｐ型拡散層１３とＮ＋拡散層１４との間のＰＮ接合に到達すると、そこに図示の矢印ａ、ｂ、ｃに示す向きの電流が発生する。この発生した電流を以下、誤差電流と呼ぶ。
【０００９】
これらの誤差電流ａ，ｂ，ｃのうち、誤差電流ａ，ｂは、ＮＰＮトランジスタ８のコレクタに流入するフォトダイオード６からの光電変換電流Ｉ（その流れは矢印２０で示す）から引き算する方向で発生する。誤差電流ａ、ｂは、通常０．０１ｐＡ程度以下の非常に微小な電流ではある。しかし、近年例えば一眼レフカメラの測光では被写体情報を多分割して測光するために、１つ当たりのフォトダイオードのサイズが非常に微小なものとなっている。このため、０．０１ｐＡ程度の誤差電流であっても、コレクタ電流が微小な領域では与える影響が大きくなり、低照度における測光精度の低下を招くことになる。シリコンのフォトダイオードの光電変換特性は、本来非常に高いリニアリティー（直線性）を有している。従って、誤差電流による影響を軽減することができれば、非常に低い電流値に対してもリニアリティーを持つ対数圧縮式の電流電圧変換回路が実現可能と考えられる。
【００１０】
本発明はこのような事情に鑑みて提案されたものであり、その目的は、非常に低い電流値に対してもリニアリティーを持つ対数圧縮式の電流電圧変換回路を提供することにある。
【課題を解決するための手段】
【００１１】
本発明の電流電圧変換回路は、入力電流が印加される電流入力端子と、基準電圧が印加される基準電圧入力端子と、電圧出力端子と、反転入力端子が前記電流入力端子に、非反転入力端子が前記基準電圧入力端子に、出力端子が前記電圧出力端子にそれぞれ接続され、Ｐ型半導体基板上に形成された演算増幅器と、コレクタが前記電流入力端子に、ベースが前記基準電圧入力端子に、エミッタが前記電圧出力端子にそれぞれ接続され、前記Ｐ型半導体基板上に形成されたＮＰＮ型トランジスタとを備え、前記ＮＰＮ型トランジスタは、前記Ｐ型半導体基板上に形成され、前記エミッタに相当するＮ型エピタキシャル層と、前記Ｎ型エピタキシャル層上に選択的に形成され、前記ベースに相当するＰ型拡散層と、前記Ｐ型拡散層上に選択的に形成され、前記コレクタに相当するＮ型拡散層とから構成されている。
【発明の効果】
【００１２】
本発明によれば、非常に低い電流値に対してもリニアリティーを持つ対数圧縮式の電流電圧変換回路が得られる。
【図面の簡単な説明】
【００１３】
【図１】本発明の電流電圧変換回路の実施の形態の電気回路図である。
【図２】本発明の電流電圧変換回路で使用するＮＰＮ型トランジスタの構造例を示す断面図である。
【図３】本発明の電流電圧変換回路で使用するＮＰＮ型トランジスタの構造例を示す平面図である。
【図４】従来の電流電圧変換回路の電気回路図である。
【図５】従来の電流電圧変換回路で使用するＮＰＮ型トランジスタの構造例を示す断面図である。
【図６】従来の電流電圧変換回路で使用するＮＰＮ型トランジスタの構造例を示す平面図である。
【発明を実施するための形態】
【００１４】
図１を参照すると、本発明の実施の形態に係る電流電圧変換回路は、図４に示した従来の電流電圧変換回路と比較して、対数圧縮に使用するＮＰＮ型トランジスタ８がＮＰＮ型トランジスタ５に置き換えられている点でのみ相違する。なお、ＮＰＮ型トランジスタ５の表記におけるエミッタは実際の動作上ではコレクタとして動作しているエミッタ拡散による端子を、Ｉ２Ｌ（インテグレーテッドインジェクションロジック）などの例に倣い、通常であればエミッタを意味する矢印で表している。
【００１５】
図２および図３はＮＰＮ型トランジスタ５の断面図および平面図である。Ｐ型サブストレート１１の上にエミッタとなるＮ型エピタキシャル層１２が形成されている。また、Ｎ型エピタキシャル層１２の上に選択的にＰ型拡散層１３が形成され、このＰ型拡散層１３がベースとなる。さらに、Ｐ型拡散層１３の上に選択的に不純物濃度の高いＮ型拡散層１４が形成され、このＮ型拡散層１４がコレクタとして使われる。すなわち、ＮＰＮ型トランジスタ５は、ＮＰＮ型トランジスタ８におけるコレクタ領域をエミッタ領域とし、エミッタ領域をコレクタ領域としている。換言すれば、ＮＰＮ型トランジスタ５は、ＮＰＮ型トランジスタ８を逆接続したものに相当する。
【００１６】
なお、図２および図３において、１５はＮ＋埋め込み層、１６は素子分離用のＰ＋埋め込み層、１７はコンタクト用のＮ＋層、１８はＳiＯ2層、１９はＡｌ配線層である。また、３１は、ベースに相当するＰ型拡散層１３の周囲を取り囲むように形成されたＮ＋拡散層から成るウォールである。
【００１７】
フォトダイオード６で光電変換電流Ｉが発生すると、その光電変換電流ＩはＮＰＮ型トランジスタ５のコレクタに流れ込み、そのベースとエミッタとの間には、光電変換電流Ｉを対数圧縮した式１で示す電圧ＶBEが生じる。そのため、電圧出力端子３には式（2）に示したように、基準電圧ＶrefからＶBEを差し引いた電圧Ｖoutが出力される。
【００１８】
また、ＮＰＮ型トランジスタ５が形成されているＰ型サブストレート１１上には、図２および図３には図示していないが、フォトダイオード６に加えて、安定化電源回路などの比較的大電流が流れる回路が形成されている。このため、安定化電源回路などで発生した大電流によって生じた微小な光が、対数圧縮を行っているＮＰＮ型トランジスタ５のＮ型エピタキシャル層１２とＰ型サブストレート１１との間のＰＮ接合、Ｎ型エピタキシャル層１２とＰ型拡散層１３との間のＰＮ接合、Ｐ型拡散層１３とＮ＋拡散層１４との間のＰＮ接合に到達すると、そこに図示の矢印ａ、ｂ、ｃに示す向きの誤差電流が発生する。
【００１９】
しかし、ＮＰＮ型トランジスタ５のコレクタに流入するフォトダイオード６からの光電変換電流Ｉの向きは、図５のＮＰＮ型トランジスタ８とは逆方向であるため（その流れは矢印４０で示す）、これらの誤差電流ａ，ｂ，ｃのうち、誤差電流ａ，ｂは、ＮＰＮ型トランジスタ５のコレクタ電流に影響を及ぼさない。他方、図５のＮＰＮ型トランジスタ８ではコレクタ電流に影響を及ぼさなかった誤差電流ｃが、図２のＮＰＮ型トランジスタ５ではコレクタに流入するフォトダイオード６からの光電変換電流Ｉから引き算する方向で発生する。しかし、Ｎ型エピタキシャル層１２とＰ型サブストレート１１との間のＰＮ接合、Ｎ型エピタキシャル層１２とＰ型拡散層１３との間のＰＮ接合に比べて、Ｐ型拡散層１３とＮ＋拡散層１４との間のＰＮ接合の接合面積は格段に小さい。従って、誤差信号ｃは誤差信号ａ、ｂに比べて十分に小さいために、ＮＰＮ型トランジスタ５のコレクタ電流に及ぼす影響は軽微である。この結果、図４の従来の電流電圧変換回路に比べて、一桁以上低照度までリニアリティーを持って測光できる対数圧縮式の電流電圧変換回路が実現できる。
【００２０】
また、ウォール３１を設けたことにより、エミッタの直列に入る寄生抵抗値が低減され、大電流側でのリニアリティーの悪化を防止することができる。
【符号の説明】
【００２１】
１…電流入力端子
２…基準電圧入力端子
３…電圧出力端子
４…演算増幅器
５、８…ＮＰＮ型トランジスタ
６…フォトダイオード
７…基準電圧源
【図１】
2010263293.tif 000003
【図２】
2010263293.tif 000004
【図３】
2010263293.tif 000005
【図４】
2010263293.tif 000006
【図５】
2010263293.tif 000007
【図６】
2010263293.tif 000008