(57)【要約】【課題】  導体パターンを上下層に連ねるための接続部位を、低い高さでなだらかに形成でき、導体パターンの接続が確実に行えて信頼性を高く得ることができる積層チップ部品およびその製造方法を提供すること【解決手段】  チップ体は絶縁ペースト（マスク層５，７）と導体ペースト（導体パターン６，８）とを交互に塗り重ねていく印刷積層法により積層する。導体パターン６，８を上下層に連ねるための接続部位は、下層側導体パターン６の終端（凸部端１２）と上層側導体パターン８の始端（クランク端１１）とを隣り合わせて互いの側縁が接触する配置にする。クランク端１１側は凸部端１２側へ所定に重畳させ、所定のオーバーラップ領域１３を設ける。導体パターンの接続部位は終端と始端との互いの側縁が接触し、これにより電気的な接続を得るので積層の高さ方向には厚くならない。【選択図】    図４
2010040966.tif 000002
【特許請求の範囲】
【請求項１】
セラミック材料の絶縁膜と導体材料の導体パターンを適宜な順に積層することによりチップ体を形成し、当該チップ体の内部に前記導体パターンによる電極体を内蔵する積層チップ部品であって、
前記導体パターンを上下層に連ねるための接続部位は、下層側導体パターンの終端と上層側導体パターンの始端とを隣り合わせて互いの側縁が接触する配置にすることを特徴とする積層チップ部品。
【請求項２】
前記導体パターンの接続部位となる端縁に、接触に係る沿面長さを増す手段を備えることを特徴とする請求項１に記載の積層チップ部品。
【請求項３】
前記導体パターンの接続部位となる端縁は互いの側縁の接触に係る領域について一方を他方へ重畳させ、オーバーラップ領域を設けることを特徴とする請求項１または２に記載の積層チップ部品。
【請求項４】
前記導体パターンの接続部位となる端縁は、互いの側縁の接触に係る領域について隙間を設け、当該隙間は前記導体パターンの形成におけるにじみ量の公差以下に設定することを特徴とする請求項１または２に記載の積層チップ部品。
【請求項５】
セラミック材料の絶縁膜と導体材料の導体パターンを適宜な順に積層することによりチップ体を形成し、当該チップ体の内部に前記導体パターンによる電極体を内蔵する積層チップ部品の製造方法であって、
前記チップ体は絶縁ペーストと導体ペーストとを交互に塗り重ねていく印刷積層法により積層し、
当該印刷積層において前記導体パターンを上下層に連ねるための接続部位は、下層側導体パターンの終端と上層側導体パターンの始端とを隣り合わせて互いの側縁が接触する配置にすることを特徴とする積層チップ部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層チップ部品およびその製造方法に関するもので、より具体的には、セラミック材料の絶縁膜と導電材料の導体パターンを適宜な順に積層して構成されるチップ体における導体パターンの接続部位の改良に関する。
【背景技術】
【０００２】
周知のように、チップ部品と呼ばれる電子部品は、面実装に使用するためリード端子を設けることなく小片形状に小型化している。このチップ部品の一つにインダクタンス素子である積層インダクタがある。
【０００３】
積層インダクタは、例えば特許文献１などに見られるように、絶縁膜と導体パターンを適宜な順に積層することで当該内部に導体パターンが螺旋状に繋がったコイルを内蔵する略矩形状のチップ体を形成し、さらにそのチップ体の対向する２面に、内蔵コイルの両端とそれぞれ接続する外部電極を設けた構成になっている。
【０００４】
絶縁膜には例えばセラミック材料を用い、チップ体（積層体）を形成する方法には、絶縁シートに導体パターンを形成して積み重ねていくシート積層法や、絶縁ペーストと導体ペーストとを交互に塗り重ねていく印刷積層法などがある。何れにしても、積層体の内部には螺旋状に繋がったコイルパターンおよびそれの引き出しパターンを形成することになる。
【特許文献１】特開２００１−１６７９６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
チップ部品の開発では言うまでもなく小型化に強い要求がある。そして、積層インダクタは、チップ体の積層高さをできるだけ低く抑えるとともに、内蔵コイルのターン数は多く得たいという要求がある。その点、従来の積層インダクタでは、チップ体の積層高さに比較して内蔵コイルのターン数を多くとれないという問題がある。
【０００６】
これは、導体パターンの積層を見ると、上下層に連ねるための接続部位に問題があり、接続部位が高く盛り上がるため、チップ体の積層高さに対して導体パターンの積層数を多く得ることができず、内蔵コイルのターン数が得られない問題になっていた。
【０００７】
また、導体パターンの接続部位の肉厚が、他の導体パターンの部位に比べて約２倍に厚くなるとともに、上下に隣接する接続部位同士が接近する（間に介在する絶縁膜部分の肉厚が薄くなる）ことから、磁束漏れの原因にもなり電気的特性であるＱ値の悪化に繋がる。
【０００８】
この発明は上述した課題を解決するもので、その目的は、導体パターンを上下層に連ねるための接続部位を、低い高さでなだらかに形成でき、導体パターンの接続を確実に行えて信頼性を高く得ることができる積層チップ部品およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
上述した目的を達成するために、本発明に係る積層チップ部品は、（１）セラミック材料の絶縁膜と導体材料の導体パターンを適宜な順に積層することによりチップ体を形成し、当該チップ体の内部に導体パターンによる電極体を内蔵する積層チップ部品であって、導体パターンを上下層に連ねるための接続部位は、下層側導体パターンの終端と上層側導体パターンの始端とを隣り合わせて互いの側縁が接触する配置にする構成とする。
【００１０】
また、（２）導体パターンの接続部位となる端縁に、切り欠きなど、接触に係る沿面長さを増す手段を備える構成とし、（３）導体パターンの接続部位となる端縁は互いの側縁の接触に係る領域について一方を他方へ重畳させ、所定のオーバーラップ領域を設けるようにしてもよい。
【００１１】
また、（４）導体パターンの接続部位となる端縁は互いの側縁の接触に係る領域について所定の隙間を設け、当該隙間は導体パターンの形成におけるにじみ量の公差以下に設定する構成にするようにしてもよい。
【００１２】
また、本発明に係る積層チップ部品の製造方法は、（５）セラミック材料の絶縁膜と導体材料の導体パターンを適宜な順に積層することによりチップ体を形成し、当該チップ体の内部に導体パターンによる電極体を内蔵する積層チップ部品の製造方法であって、チップ体は絶縁ペーストと導体ペーストとを交互に塗り重ねていく印刷積層法により積層し、当該印刷積層において導体パターンを上下層に連ねるための接続部位は、下層側導体パターンの終端と上層側導体パターンの始端とを隣り合わせて互いの側縁が接触する配置にする。
【００１３】
本発明では、導体パターンの接続部位は終端と始端との互いの側縁が接触し、これにより電気的な接続を得るので積層の高さ方向には厚くなるのが抑制される。また、導体パターンの端縁に切り欠きなど接触に係る沿面長さを増す手段を備えるので、接触に係る沿面長さを大きく得ることができる。
【００１４】
また、導体パターンの端縁は互いの側縁の接触に係る領域について一方を他方へ重畳させ、所定のオーバーラップ領域を設けるので、接触部位が増して接続がより確実に行える。オーバーラップ領域は導体パターンの帯状の側縁に位置し、このため厚み高さはさほど高くはならず、積層高さが増すことへの影響は無視できる。
【００１５】
また、導体パターンの接続部位となる端縁は互いの側縁の接触に係る領域について所定の隙間を設けてもよく、当該隙間は導体パターンの形成におけるにじみ量の公差以下であれば「にじみ」によりパターン幅が広がるので隙間が埋まり電気的な接続が行える。
【発明の効果】
【００１６】
本発明に係る積層チップ部品では、導体パターンを上下層に連ねるための接続部位を、低い高さでなだらかに形成でき、導体パターンの接続が確実に行えて信頼性を高く得ることができる。このため、チップ体の積層高さに対して導体パターンの積層数が多く得ることができる。例えば、積層インダクタでは内蔵コイルのターン数を多く得ることができ、高インダクタンス値を得ることができる。又、導体パターン間を狭めることで磁束漏れを極力抑える事が出来るため、電気的特性であるＱ値を向上させる事が出来、高品質な積層チップ部品が得られる。
【発明を実施するための最良の形態】
【００１７】
図１は本発明の好適な一実施の形態を示している。本形態において積層チップ部品は、内部にコイルパターンを有した積層インダクタになっている。これは、略矩形状の小片に形成したチップ体１０にコイル２０を内蔵するとともに、そのチップ体１０の対向２面に外部電極３，３を設けた構成を採る。外部電極３，３は、内蔵コイル２０の軸線に沿う対向する２面に形成し、いわゆる縦巻き型の構造を採る。
【００１８】
チップ体１０は、セラミック材料による絶縁膜１と導体材料による導体パターン２を適宜な順に積層する。これにより当該内部に導体パターン２が螺旋状に繋がったコイル２０を形成し、該当層において内蔵コイル２０から延びる引き出し導体４，９が表面に露出した状態となり、積層を完了した後に所定温度で焼結させる。
【００１９】
外部電極３，３は、たとえばディッピングにより形成する。つまり銀等の導体ペーストの中にチップ体１０の該当部分を浸けることで形成し、チップ体１０の表面に露出した引き出し導体４，９と電気的に接続する構成になっている。外部電極３，３としては電極面に隣接する４面にも導電膜が所定に覆い被さる状態に成膜し、隣接する４面に回り込む周縁部３０を有する形態となる。このため、隣接する４面の何れの面が下になっても面実装することができ、取り付け姿勢には基本的には制限がないが、縦巻き型では横倒しにするとコイル軸も倒れて横に向くので、磁場の向きに関して基板上で制限がある実装には注意を要する。
【００２０】
コイル２０の形成は、各層において略１／２ターン毎の導体パターンの端部を順次に接続していき、螺旋状に繋ぐ。これには、該当各層では下層側の導体パターンの始端側領域にマスク層を形成し、そのマスク層上に導体パターンを引き回して次層のパターン形成を行う。このとき導体パターンの始端は下層側の導体パターンの終端と接続する所定の位置関係に形成し、マスク層（絶縁層）は分割して形成していく構成となる。導体パターンの形成において最初と最後の層ではコイルパターンの端部から引き出し導体４，９を延長させて形成し、引き出し導体４，９は端縁をチップ体１０の表面に露出させ、チップ両端の外部電極３，３と繋がり電気的な接続を行う。
【００２１】
次に、製造方法の一実施形態を説明する。チップ体１０の形成は、印刷積層法により行う。つまり、セラミック材料による絶縁ペーストと、導体材料による導体ペーストとを交互にスクリーン印刷していくもので、それらペーストは１回刷り出す（塗る）と厚みが例えば３〜５μｍになり、これを塗っては乾燥させて積み重ねていくことで、チップ隊１０を製造する。このチップ部品の製造行程では、ワークとしては生産性の面から複数個分の大きさのワーク積層体を製作し、そのワーク積層体を十分に乾燥させた後に各単体に切断して焼成する。
【００２２】
セラミック材料は、例えばガラスを添加して低温焼結化した誘電体セラミックスを使用する。これは例えば、ホウケイ酸ガラスをアルミナに体積で７０：３０の比率に混合した誘電体材料を使用し、これにビヒクルとしてエチルセルロースとテレピネールと分散剤，可塑剤を混合したものを配合して混練し、印刷用の絶縁ぺーストとすることができる。セラミック材料としては他にも例えばフェライト等の磁性セラミックスを使用してもよい。導体ペーストには銀ペーストを使用し、上述したビヒクルに混合する。また、導体ペーストは銀パラジウムでもよい。
【００２３】
具体的には図２に示す工程手順を採り、同図に示す例は隣り合う２つのチップをパターン形成で連ねて１ユニットに製造する例である。まず、絶縁ペーストを刷り出し塗っては乾燥させて積み重ねていくスクリーン印刷を行い、これにより最外層となる絶縁層１を所定の厚さに形成する｛図２（１）｝。そして、引き出し導体パターンを有するスクリーン版を用いて導体ペーストを塗り、一方の端縁から延びてコイルパターンの延長部となる引き出し導体４を形成する｛図２（２）｝。引き出し導体４は、チップ中央部位へ延びる略Ｉ字形状に形成し、終端には図３に拡大して示すように、切り欠き４１を設けた形状に形成している。
【００２４】
次に、引き出し導体４を覆う島部パターンを有するスクリーン版を用いて絶縁ペーストを塗り、引き出し導体４の終端部に臨む側にマスク層５を形成する｛図２（３）｝。続いて、略１／２ターンのコイルパターンを有するスクリーン版を用いて導体ペーストを塗り、マスク層５の上に次層の導体パターン６を形成する｛図２（４）｝。導体パターン６は下層の導体パターンの端縁から連なり、マスク層５の上に乗り越える状態に延びて２つ角を折れ曲がる略Ｊ字形状に形成し、始端側は図３に拡大して示すように、クランク状に位置をずらしてあり（クランク端１１）、終端側は凸部を張り出させて設けていて（凸部端１２）、後述するようにクランク端１１，凸部端１２は位置関係を所定に対応させてている。これにより、導体パターンの側縁部位で接続が行える。
【００２５】
そして、導体パターン６を覆う島部パターンを有するスクリーン版を用いて絶縁ペーストを塗り、下層の導体パターンを覆ってマスク層５と連なるマスク層７を形成し、該当面を平坦に覆う｛図２（５）｝。
【００２６】
次に、略１／２ターンのコイルパターンを有するスクリーン版を用いて導体ペーストを塗り、マスク層７の上に次層の導体パターン８を形成する｛図２（６）｝。導体パターン８は導体パターン６と同様の構成であり図４に拡大して示すように、始端側はクランク端１１、終端側は凸部端１２であり、マスク層７の上に乗り越える状態に延びて２つ角を折れ曲がる略Ｊ字形状に形成し、下層の導体パターンの端縁から連なり回り戻って１ターンが完了する。
【００２７】
続いて、導体パターン８を覆う島部パターンを有するスクリーン版を用いて絶縁ペーストを塗り、導体パターン８の先端部に臨む側にマスク層５を形成する｛図２（７）｝。そして、導体パターン６の印刷工程（４），マスク層７の印刷工程（５），導体パターン８の印刷工程（６），マスク層５の印刷工程（７）を複数回繰り返して行い、所定の巻きターンに延長したコイル２０を得る。
【００２８】
所定の巻きターンを積層した次に、引き出し導体パターンを有するスクリーン版を用いて導体ペーストを塗り、他方の端縁へ延びてコイルパターンの延長部となる引き出し導体９を形成する｛図２（８）｝。引き出し導体９はチップ中央部位から延びる略Ｉ字形状に形成し、始端側は図３に拡大して示すように、クランク端１１に形成している。このクランク端１１が下層の導体パターン８の終端（凸部端１２）と接続し、これによりコイルパターンの引き出しが完了する。
【００２９】
続いて、絶縁ペーストを刷り出し塗っては乾燥させて積み重ねていくスクリーン印刷を行い、これにより最外層となる絶縁層１を所定の厚さに形成する｛図２（９）｝。そして、磁場の方向性を表示するマークパターンを印刷し、マークパターンの間に絶縁ペーストを印刷して積層を完了する。
【００３０】
この後、乾燥させたワーク積層体を各単体（チップ）に切断し、脱脂した後に焼成してバリを削る。そして焼成後のチップ体１０の端面にディッピングを施して、隣接する４面にも導電膜が所定に覆い被さる状態に成膜させて焼き付けし、ＮｉメッキおよびＳｕメッキを順次に施して外部電極３，３の形成を完了し、積層インダクタを得る。
【００３１】
引き出し導体４の終端と導体パターン６の始端とは形状および位置が所定の関係にあり、図３に拡大して示す接続状態を得る。この接続部位は、引き出し導体４の切り欠き４１と導体パターン６のクランク端１１とを隣り合わせて互いの側縁が接触する配置を採り、下層側切り欠き４１に対して上層側クランク端１１の側縁がフィットするので、接触に係る沿面長さを大きく得ることができる。
【００３２】
導体パターン６，８も終端，始端は形状および位置が所定の関係にあり、図４に拡大して示す接続状態を得る。この接続部位は、終端の凸部端１２と始端のクランク端１１とを隣り合わせて互いの側縁が接触する配置を採るが、クランク端１１側は凸部端１２側へ所定に重畳させ、所定のオーバーラップ領域１３を設けている。このため、接触部位が増すので接続がより確実に行えることになり、信頼性が高くなる。
【００３３】
導体パターン６，８は帯状パターンであり厚さが均一であることが理想的ではあるが、実際は帯幅方向で見て断面は側縁に比べて中央部が盛り上がったものとなる。ここでのオーバーラップ領域１３は、凸部端１２に対して側縁部分に位置する。したがって、厚み高さはさほど高くはならず、オーバーラップにより接触部位が増して接続がより確実に行えることの効果が大きいと言える。
【００３４】
導体パターン６，８の終端，始端は、位置ズレを考慮したパターン設定にしてあり、印刷工程における所定の位置ズレを許容し得るようになっている。以下、パターン幅を３３μｍとし、オーバーラップを１０μｍとした設定例により説明する。
【００３５】
導体パターン６，８について互いに位置ズレしない設計位置では、図５（ａ），（ｂ）に示す接続状態になる。この場合、導体パターン６の凸部端１２と導体パターン８のクランク端１１とが隣り合わせに互いの側縁が接触するとともに、クランク端１１側が凸部端１２側へ所定に重畳し、幅１０μｍのオーバーラップ領域１３が生じる。
【００３６】
導体パターン６，８についてｙ方向の位置ズレがあると、図６（ａ），（ｂ）および図７（ａ），（ｂ）に示す接続状態になる。図６（ａ），（ｂ）はｙ方向＋１５μｍの位置ズレを示し、図７（ａ），（ｂ）はｙ方向−１５μｍの位置ズレを示している。ｙ方向の位置ズレでは、＋（プラス）側はオーバーラップが増す方向であり接続の信頼性を損なうことはなく、何ら影響がない。ｙ方向−（マイナス）側はオーバーラップ領域が低減して隙間ができる接続状態になる。しかしこの場合も接続の信頼性を損なうことはない。それは、導体パターンの形成においてはいわゆる「にじみ」が生じ、パターン幅がいくぶん広がることから隙間が埋まることになり、クランク端１１側と凸部端１２側とはやはり接触し、電気的な接続が行える。
【００３７】
導体パターン６，８についてｘ方向の位置ズレがあると、図８（ａ），（ｂ）および図９（ａ），（ｂ）に示す接続状態になる。図８（ａ），（ｂ）はｘ方向＋１５μｍの位置ズレを示し、図９（ａ），（ｂ）はｘ方向−１５μｍの位置ズレを示している。ｘ方向の位置ズレでは、＋（プラス）側はオーバーラップが増す方向であり接続の信頼性を損なうことはなく、何ら影響がない。ｘ方向−（マイナス）側はオーバーラップ領域が低減するものの十分にオーバーラップを確保でき、互いの接触は確保できることから接続の信頼性を損なうことはない。
【００３８】
導体パターン６，８についてｘｙ方向の位置ズレがあると、図１０（ａ），（ｂ）および図１１（ａ），（ｂ）に示す接続状態になる。図１０（ａ），（ｂ）はｘｙ方向＋１５μｍの位置ズレを示し、図１１（ａ），（ｂ）はｘｙ方向−１５μｍの位置ズレを示している。ｘｙ方向の位置ズレでは、上述したｘ方向およびｙ方向の複合になる。＋（プラス）側はオーバーラップが増す方向であり接続の信頼性を損なうことはなく、何ら影響がない。ｘｙ方向−（マイナス）側はオーバーラップ領域がなくなり隙間ができる接続状態になる。しかしこの場合も接続の信頼性を損なうことはない。それは上述したように、導体パターンの形成においてはいわゆる「にじみ」が生じ、パターン幅がいくぶん広がることから隙間が埋まることになり、クランク端１１側と凸部端１２側とはやはり接触し、電気的な接続が行える。上述した設定例において隙間は５μｍ程度は許容できることを確認している。
【００３９】
（接続部位の構成例）
本発明にあっては、導体パターンの接続部位は、基本的には図１２（ａ）に示すように、下層側導体パターンの終端１４と上層側導体パターンの始端１５とを隣り合わせて互いの側縁が接触する配置にする構成とする。これは適宜に変更することができ、図１２（ｂ）に示すように、導体パターンの接続部位となる端縁に、切り欠き４１など、接触に係る沿面長さを増す手段を備える構成にするようにしてもよい。そして、図１２（ｃ），（ｄ）に示すように、導体パターンの接続部位となる端縁は互いの側縁の接触に係る領域について一方を他方へ重畳させ、所定のオーバーラップ領域１３を設けるようにしてもよい。
【００４０】
また、導体パターンの接続部位となる端縁は互いの側縁の接触に係る領域について所定の隙間を設け、当該隙間は導体パターンの形成におけるにじみ量の公差以下に設定することもでき、上述したように、パターン幅が広がる「にじみ」により隙間が埋まるので電気的な接続は良好に行える。
【００４１】
このように、導体パターンの接続部位は終端と始端との互いの側縁が接触し、これにより電気的な接続を得るので積層の高さ方向には厚くならない。
【００４２】
また、導体パターンの端縁に切り欠き４１など接触に係る沿面長さを増す手段を備えるので、接触に係る沿面長さを大きく得ることができる。
【００４３】
また、導体パターンの端縁は互いの側縁の接触に係る領域について一方を他方へ重畳させ、所定のオーバーラップ領域１３を設けるので、接触部位が増して接続がより確実に行える。オーバーラップ領域１３は導体パターンの帯状の側縁に位置し、このため厚み高さはさほど高くはならず、積層高さが増すことへの影響は無視できる。
【００４４】
また、導体パターンの接続部位となる端縁は互いの側縁の接触に係る領域について所定の隙間を設けてもよく、当該隙間は導体パターンの形成におけるにじみ量の公差以下であれば「にじみ」によりパターン幅が広がるので隙間が埋まり電気的な接続が行える。
【００４５】
したがって本発明にあっては、導体パターンを上下層に連ねるための接続部位を、低い高さでなだらかに形成でき、導体パターンの接続が確実に行えて信頼性を高く得ることができる。このため、チップ体１０の積層高さに対して導体パターン２の積層数が多く得ることができる。つまり、内蔵コイル２０のターン数を多く得ることができ、高インダクタンス値を得ることができる。又、導体パターン間を狭めることで磁束漏れを極力抑える事が出来るため、電気的特性であるＱ値を向上させる事が出来、高品質な積層チップ部品が得られる。
【００４６】
上述した実施の形態では、外部電極３，３はディッピングにより形成する例を示しているが、本発明はこれに限定されるものではない。例えば、特許文献１のものと同様に、積層工程において両端部位に導体膜を形成し、所定層の導体膜は引き出し導体パターンと一体に接続させ、それら導体膜により外部電極を形成するようにしてもよい。
【００４７】
また、導体パターンの接続部位は環状パターンの内側側縁に設定しているが、言うまでもなく環状パターンの外側側縁に設定することができ、積層の平坦性を良好にするため、内側と外側とを一層毎に変更することも好ましい。
【図面の簡単な説明】
【００４８】
【図１】本発明に係る積層チップ部品の斜視図である。
【図２】積層チップ部品の製造工程を順に示す平面図である。
【図３】印刷工程（４）における導体パターンの接続部位を拡大して示す平面図である。
【図４】印刷工程（６）における導体パターンの接続部位を拡大して示す平面図である。
【図５】導体パターンの位置ズレを説明する平面図であり、（ａ）は位置ズレがない導体パターンを示し、（ｂ）はその接続部位を拡大して示している。
【図６】導体パターンの位置ズレを説明する平面図であり、（ａ）はｙ方向＋１５μｍ位置ズレした導体パターンを示し、（ｂ）はその接続部位を拡大して示している。
【図７】導体パターンの位置ズレを説明する平面図であり、（ａ）はｙ方向−１５μｍ位置ズレした導体パターンを示し、（ｂ）はその接続部位を拡大して示している。
【図８】導体パターンの位置ズレを説明する平面図であり、（ａ）はｘ方向＋１５μｍ位置ズレした導体パターンを示し、（ｂ）はその接続部位を拡大して示している。
【図９】導体パターンの位置ズレを説明する平面図であり、（ａ）はｘ方向−１５μｍ位置ズレした導体パターンを示し、（ｂ）はその接続部位を拡大して示している。
【図１０】導体パターンの位置ズレを説明する平面図であり、（ａ）はｘｙ方向＋１５μｍ位置ズレした導体パターンを示し、（ｂ）はその接続部位を拡大して示している。
【図１１】導体パターンの位置ズレを説明する平面図であり、（ａ）はｘｙ方向−１５μｍ位置ズレした導体パターンを示し、（ｂ）はその接続部位を拡大して示している。
【図１２】導体パターンの接続部位の構成例であり、（ａ）から（ｄ）まで複数の構成例を示している。
【符号の説明】
【００４９】
１  絶縁膜
２  導体パターン
３  外部電極
４，９  引き出し導体
５，７  マスク層
６，８  導体パターン
１０  チップ体
１１  クランク端
１２  凸部端
１３  オーバーラップ領域
１４  終端
１５  始端
２０  コイル
３０  周縁部
４１  切り欠き
【図１】
2010040966.tif 000003
【図２】
2010040966.tif 000004
【図３】
2010040966.tif 000005
【図４】
2010040966.tif 000006
【図５】
2010040966.tif 000007
【図６】
2010040966.tif 000008
【図７】
2010040966.tif 000009
【図８】
2010040966.tif 000010
【図９】
2010040966.tif 000011
【図１０】
2010040966.tif 000012
【図１１】
2010040966.tif 000013
【図１２】
2010040966.tif 000014