(57)【要約】【課題】回路構成を複雑にすることなく、所望の周波数帯域において利得を向上させる増幅回路を提供する。【解決手段】本発明の増幅回路は、半導体基板３と、前記半導体基板３上に形成され、高周波信号を増幅するトランジスタ１と、前記トランジスタ１のソース電極１０ｓに接続された誘導性リアクタンス素子とを有し、前記誘導性リアクタンス素子は、前記半導体基板１の上方に形成され、有機物で構成される有機誘電体層６と、前記有機誘電体層６の前記半導体基板３側と反対側の面上に形成された配線を有する金属再配線層７とを含み、前記配線の一端は、前記トランジスタ１のソース電極１０ｓに接続され、前記配線の他端は接地され、前記誘導性リアクタンス素子のリアクタンス値は、前記高周波信号の周波数帯域の中心周波数において１０Ω以下である。【選択図】図１
2010245819.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成され、高周波信号を増幅するトランジスタと、
前記トランジスタのソース端子に接続された誘導性リアクタンス素子とを有し、
前記誘導性リアクタンス素子は、
前記半導体基板の上方に形成され、有機物で構成される誘電体層と、
前記誘電体層の前記半導体基板側と反対側の面上に形成された配線を有する配線層とを含み、
前記配線の一端は、前記トランジスタのソース端子に接続され、前記配線の他端は接地され、
前記誘導性リアクタンス素子のリアクタンス値は、前記高周波信号の周波数帯域の中心周波数において１０Ω以下である
増幅回路。
【請求項２】
前記誘導性リアクタンス素子は、前記配線と前記誘電体層とを含む伝送線路である
請求項１記載の増幅回路。
【請求項３】
前記誘導性リアクタンス素子はさらに、前記配線層上に配置されたインダクタを含む
請求項１又は２記載の増幅回路。
【請求項４】
前記誘導性リアクタンス素子はさらに、前記誘電体層の前記半導体基板側の面に形成されているグランド層を含む
請求項１〜３のいずれか１項に記載の増幅回路。
【請求項５】
前記増幅回路は、さらに、前記半導体基板と前記誘電体層との間に積層された複数の金属配線層を有し、
前記複数の金属配線層は、グランド層を含む
請求項１〜３のいずれか１項に記載の増幅回路。
【請求項６】
前記グランド層は、前記複数の金属配線層の最上層の金属配線層である
請求項５記載の増幅回路。
【請求項７】
前記中心周波数は、５０ＧＨｚ以上である
請求項１〜６のいずれか１項に記載の増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は半導体集積回路のうち、増幅回路に関する発明である。
【背景技術】
【０００２】
近年、情報通信技術の発展は目覚しく、通信機器の扱う周波数も日々高い周波数に移行しており、ミリ波帯の周波数まで利用されている。最近まで、高周波半導体においては、基板が良好な絶縁性を有する化合物半導体を用いる構成が主流であった。しかし近年の微細化技術の進歩により導電性であるＳｉ系基板を用いたトランジスタにおいても、化合物半導体に近い高周波特性が得られるようになってきた。さらに、Ｓｉ系基板は化合物半導体よりも安価で作製できることから今後ますます普及することが予想されている。
【０００３】
また、Ｓｉ系基板を用いる半導体装置においては、基板抵抗が非常に低いので伝送線路の損失が大きい。そこで基板の影響を受けずに低損失な伝送線路を形成する構成として、チップサイズパッケージ（ＣＳＰ）の技術を応用し、半導体基板の上に有機樹脂系の誘電体層を数μｍから数十μｍ堆積させ、この上に伝送線路を形成するという技術が知られている。
【０００４】
ところで、トランジスタを用いて高周波増幅回路を設計する場合、トランジスタのソースに発生する誘導性リアクタンス成分が問題となる。
【０００５】
図９は、トランジスタを用いた高周波増幅回路の構成を示す回路図である。なお、同図に示す高周波増幅回路４００には、図示していないがトランジスタ４０１の入力側及び出力側に整合回路を挿入し所望の周波数で最も利得が高くなるように設計を行う。
【０００６】
設計上、トランジスタ４０１のソースを直接接地することが可能であるが、現実的には理想的なグランドからトランジスタ４０１のソースまでの間にボンディングワイヤ及びリード等を介す。これにより、ソースを理想的なグランドに直接接地することは不可能であり、必ず誘導性リアクタンス成分４０２が発生することとなる。この誘導性リアクタンス成分４０２をソースインダクタンスと呼ぶ。ソースインダクタンスは、ソース接地のトランジスタ４０１に対して負帰還素子として働くため、トランジスタ４０１の安定動作に寄与するが、利得の低減を引き起こす要因になる。トランジスタ４０１の利得の低減は増幅回路にとって致命的である。特にミリ波帯においてはトランジスタ４０１単体での利得が小さいため、いかに利得の高い増幅器を作るかが課題である。
【０００７】
このような課題を解決する方法として、所望の周波数以外の帰還を無くす技術が提案されている（例えば、特許文献１参照）。
【０００８】
図１０は、特許文献１に記載の従来の高周波増幅器の構成を示す回路図である。同図に示す高周波増幅器５００は、複数のソース接地またはエミッタ接地増幅回路を多段接続して構成され、且つ各増幅回路間が容量素子Ｃ１及びＣ２により直流遮断されている。また、前記複数の増幅回路を構成するソース接地またはエミッタ接地トランジスタＱ１及びＱ２それぞれのソースまたはエミッタ電極を互いに異なるグランド電極ＧＮＤ１及びＧＮＤ２に接続し、且つ少なくとも１組の隣接するソース接地またはエミッタ接地トランジスタのソースまたはエミッタ電極間に、インダクタ素子Ｌ２と容量素子Ｃ２との直列接続から構成される直列回路を接続したものである。
【０００９】
これにより、高周波増幅器５００は、インダクタ素子Ｌ２と容量素子Ｃ２との直列接続から構成される直列回路のＬＣ共振により、所望の周波数以外の帰還を無くすことで発振の可能性が減少し、かつ利得が向上する。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平１１−０７４７３８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかし、特許文献１に記載されている手法ではトランジスタを１つしか用いない増幅回路については適用することができないという課題がある。また、例えばインダクタ素子Ｌ２といった誘導性リアクタンス素子と、例えば容量素子Ｃ２といった容量性リアクタンス素子という複数の素子が必要となるため、回路構成が複雑になるという課題がある。
【００１２】
そこで本発明は回路構成を複雑にすることなく、所望の周波数帯域において利得を向上させる増幅回路を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の増幅回路は、半導体基板と、前記半導体基板上に形成され、高周波信号を増幅するトランジスタと、前記トランジスタのソース端子に接続された誘導性リアクタンス素子とを有し、前記誘導性リアクタンス素子は、前記半導体基板の上方に形成され、有機物で構成される誘電体層と、前記誘電体層の前記半導体基板側と反対側の面上に形成された配線を有する配線層とを含み、前記配線の一端は、前記トランジスタのソース端子に接続され、前記配線の他端は接地され、前記誘導性リアクタンス素子のリアクタンス値は、前記高周波信号の周波数帯域の中心周波数において１０Ω以下である。
【００１４】
この構成により、損失が小さい誘導性リアクタンス素子を実現できる。また、誘導性リアクタンス素子のリアクタンス値は、高周波信号の周波数帯域の中心周波数において１０Ω以下であるので、トランジスタに正帰還をかけることができ、トランジスタの利得を向上することができる。
【００１５】
具体的には、誘導性リアクタンス素子を有機物で構成される誘電体層上に形成された配線層を用いて形成することにより、半導体基板に用いられる、例えばＳｉの導電性の影響を低減させることにより、最大安定利得が最大有能利得に切り替わる周波数を高周波信号の周波数帯域の中心周波数に近接させ、その周波数でのトランジスタの利得を極限まで向上させることができる。
【００１６】
また、リアクタンス値が小さいので、発振する可能性が低くなる。
また、前記誘導性リアクタンス素子は、前記配線と前記誘電体層とを含む伝送線路であってもよい。
【００１７】
この構成により、伝送線路を例えばコプレナー線路で形成することにより、誘導性リアクタンス素子の損失を一層低減することができる。
【００１８】
また、前記誘導性リアクタンス素子はさらに、前記配線層上に配置されたインダクタを含んでもよい。
【００１９】
この構成により、高周波信号の周波数帯において最大の利得を得るための誘導性リアクタンス素子に要求されるリアクタンス値が大きい場合でも、サイズの小さい増幅回路を実現できる。
【００２０】
また、前記誘導性リアクタンス素子はさらに、前記誘電体層の前記半導体基板側の面に形成されているグランド層を含んでもよい。
【００２１】
この構成により、誘導性リアクタンス素子から半導体基板への電界の漏れを防止できるので、誘導性リアクタンス素子の損失をより一層低減することができる。
【００２２】
また、前記増幅回路は、さらに、前記半導体基板と前記誘電体層との間に積層された複数の金属配線層を有し、前記複数の金属配線層は、グランド層を含んでもよい。
【００２３】
この構成により、増幅回路の製造時において、一般的な半導体プロセスによりグランド層を形成できるので、製造プロセスを簡略化できる。
【００２４】
また、前記グランド層は、前記複数の金属配線層の最上層の金属配線層であってもよい。
【００２５】
この構成により、複数の金属配線層のうち最も膜厚の厚い最上層の金属配線層をグランド層とするので、グランド層の抵抗成分を低減できる。その結果、誘導性リアクタンス素子の損失を低減できる。
【００２６】
また、前記中心周波数は、５０ＧＨｚ以上であってもよい。
【発明の効果】
【００２７】
以上のように、本発明は、回路構成を複雑にすることなく、所望の周波数帯域において利得を向上させる増幅回路を提供する。
【図面の簡単な説明】
【００２８】
【図１】第１の実施形態に係る増幅回路の構成を示す断面図である。
【図２】バンプを備えた増幅回路の構成を示す断面図である。
【図３】各伝送線路における単位長さあたりの損失を示す表である。
【図４】誘導性リアクタンス素子のリアクタンス値を変えた場合の、周波数に対する利得を示すグラフである。
【図５】第２の実施形態に係る増幅回路の構成を示す断面図である。
【図６】バンプを備えた増幅回路の構成を示す断面図である。
【図７】第３の実施形態に係る増幅回路の構成を示す断面図である。
【図８】バンプを備えた増幅回路の構成を示す断面図である。
【図９】トランジスタを用いた高周波増幅回路の構成を示す回路図である。
【図１０】特許文献１に記載の従来の高周波増幅器の構成を示す回路図である。
【発明を実施するための形態】
【００２９】
（第１の実施形態）
本実施形態の増幅回路は、半導体基板と、前記半導体基板上に形成され、高周波信号を増幅するトランジスタと、前記トランジスタのソース端子に接続された誘導性リアクタンス素子とを有し、前記誘導性リアクタンス素子は、前記半導体基板の上方に形成され、有機物で構成される誘電体層と、前記誘電体層の前記半導体基板側と反対側の面上に形成された配線を有する配線層とを含み、前記配線の一端は、前記トランジスタのソース端子に接続され、前記配線の他端は接地され、前記誘導性リアクタンス素子のリアクタンス値は、前記高周波信号の周波数帯域の中心周波数において１０Ω以下である。
【００３０】
これにより、損失が小さい誘導性リアクタンス素子を実現できる。また、誘導性リアクタンス素子のリアクタンス値は、高周波信号の周波数帯域の中心周波数において１０Ω以下であるので、トランジスタに正帰還をかけることができ、トランジスタの利得を向上することができる。
【００３１】
以下、本発明の第１の実施形態に係る増幅回路について添付の図面を参照して説明する。
【００３２】
図１は、第１の実施形態に係る増幅回路の構成を示す断面図である。
本実施形態に係る増幅回路１００は、トランジスタ１が形成された半導体基板３と、無機絶縁層４と、金属配線層５と、有機誘電体層６と、金属再配線層７と、金属配線層８とを備える。
【００３３】
トランジスタ１は、例えばＳｉからなる半導体基板３の主面に形成され、入力された高周波信号を増幅する。
【００３４】
半導体基板３は、前述したように例えばＳｉ基板であり、主面にトランジスタ１等の能動素子が形成される。
【００３５】
無機絶縁層４は、半導体基板３上に形成される絶縁膜である。無機絶縁層４は例えば、ＳｉＯ2で形成され、膜厚は３〜１５μｍ程度である。無機絶縁層４の中には、例えばＣｕで形成される多層の金属配線層１０が形成される。
【００３６】
この金属配線層１０は、いわゆる半導体プロセスの一般的な工程の多層配線層であり、各配線層の膜厚は０．５〜２μｍ程度である。金属配線層１０には、トランジスタ１のソース電極１０ｓ、ゲート電極１０ｇ及びドレイン電極１０ｄと、トランジスタ１の各電極以外の金属配線１０ａとが含まれる。トランジスタ１のソース電極１０ｓは、複数の金属配線層１０の最下層の配線層であり半導体基板３上に形成されている。なお、金属配線１０ａは、ソース電極１０ｓが形成されている配線層とは異なる配線層に形成されている。
【００３７】
金属配線層５は、無機絶縁層４上に形成され、半導体プロセスにおける一般的な工程が終了した後に追加の配線層として形成される。金属配線層５は、例えばＣｕで構成され、膜厚は５μｍ程度である。金属配線層５は、できる限りチップの無機絶縁層４の全面を覆う構造とすることが望ましい。全面を覆う構造とすることで例えば半導体基板３がＳｉ等からなる導電性基板であった場合、基板の影響をシールドする効果がある。金属配線層５は、金属配線５ａと、金属配線５ａとは電気的に接続されていない金属配線５ｂとを含む。
【００３８】
金属配線５ａは、ビアポスト１２、金属配線層８及びボンディングワイヤ１４を介して接地される。つまり、金属配線５ａは、グランド層として機能する。一方、金属配線５ｂは、ビア１１を介してトランジスタ１のソース端子と接続される。この金属配線５ｂは、金属配線５ａと同一の金属配線層５に１０×１０μｍ程度の大きさで形成されている。
【００３９】
有機誘電体層６は、金属配線層５上に形成される。有機誘電体層６は、例えば、ポリイミド又はＢＣＢ（ベンゾシクロブテン）等の有機樹脂で構成される。
【００４０】
金属再配線層７は、有機誘電体層６の中に形成される再配線層と呼ばれる金属層である。金属再配線層７は、例えばＣｕで構成され、膜厚は５μｍ程度である。金属再配線層７は、配線層として用いられ、有機誘電体層６中に金属層が積層された構造である多層再配線構造である。なお、図１には、多層再配線構造の金属再配線層７の一層のみを示している。金属再配線層７は、ビア１１、金属配線５ｂ及びビアポスト１２を介してトランジスタ１のソース電極１０ｓと接続されている。ビア１１は、例えばＣｕで構成され、無機絶縁層４を貫くように形成されて金属配線５ｂ及びソース電極１０ｓと接続されている。ビアポスト１２は、金属配線５ｂ上に例えばＣｕで構成され、金属配線５ａと金属再配線層７とを電気的に接続している。このビアポスト１２の断面積は、６×６μｍ四方程度である。これにより、金属再配線層７はトランジスタ１のソース電極１０ｓと電気的に接続されている。なお、上記説明では金属再配線層７は多層再配線構造であるとしたが、単層の構造であっても構わない。
【００４１】
金属配線層８は有機誘電体層６上に形成される。金属配線層８は、例えばＣｕで構成され、膜厚は５μｍ程度である。金属配線層８はできる限り有機誘電体層６の全面を覆う構造とすることが望ましい。金属配線層８は、ビアポスト１３を介して金属再配線層７と電気的に接続されている。また、金属配線層８は、ビアポスト９を介して、金属配線５ａと接続されている。ビアポスト９は、例えばＣｕで構成され、有機誘電体層６を貫いて形成されている。また、金属配線層８はボンディングワイヤ１４により外部のグランドに接地される。なお、ボンディングワイヤ１４の代わりに図２に示すようなバンプ１５を設け、フリップチップ実装を行い外部のグランドに接地されてもかまわない。これにより金属再配線層７は、ビアポスト１３、金属配線層８及びボンディングワイヤ１４を介して接地されていることになる。
【００４２】
以上のような構成により、金属再配線層７はグランド層である金属配線５ａ及び金属配線層８に挟まれている構造となる。これは、一般的にストリップ線路と呼ばれている構造に近い構造になる。本明細書において、この構造を再配線ストリップ線路と呼ぶ。この再配線ストリップ線路を用いることにより金属再配線層７を用いた誘導性リアクタンス素子は、導電性である半導体基板３への電界の漏れが生じない。そのため、低損失で誘導性リアクタンス素子を形成することが可能となりトランジスタ１へ正帰還をかけることができるので、トランジスタ１の利得を向上させることが可能となる。
【００４３】
一般的な半導体プロセスで形成されるグローバル配線を用い、高周波領域で使用される代表的な伝送線路である（i）コプレナー線路、（ii）グランデッドコプレナー線路、（iii）マイクロストリップ線路及び前述した（iv）再配線ストリップ線路のミリ波での損失の比較を以下に示す。
【００４４】
図３は、各伝送線路（（i）コプレナー線路、（ii）グランデッドコプレナー線路、（iii）マイクロストリップ線路、（iv）再配線ストリップ線路）における単位長さあたりの損失（ｌｏｓｓ）を示す表である。各線路名の前の（i）〜（iv）の数字は、前述の線路名の前の付記した数字と対応している。なお、図３は一例として６０ＧＨｚでの値を示している。また、表上段に示す特性インピーダンスＺ０が（i）コプレナー線路、（ii）グランデッドコプレナー線路、（iii）マイクロストリップ線路、（iv）再配線ストリップ線路ともに、ほぼ５０Ωで等しくなるように設計し比較を行った。表下段には、各伝送線路１ｍｍ辺りの損失［ｄＢ／ｍｍ］が示されている。
【００４５】
同図より、以下のことが明らかとなった。
周波数が６０ＧＨｚにおいて、（i）コプレナー線路の損失は１．８ｄＢ／ｍｍ、（ii）グランデッドコプレナー線路の損失は１．５ｄＢ／ｍｍ、（iii）マイクロストリップ線路の損失は１．６ｄＢ／ｍｍとほぼ同程度の損失を示した。一方、（iv）再配線ストリップ線路の損失は０．３ｄＢ／ｍｍとなり、他の伝送線路の損失と比較して、格段に損失が小さい。そこで、本実施形態では、最も損失が少ない再配線ストリップ線路を用いて誘導性リアクタンス素子を形成した。なお、本実施形態において、誘導性リアクタンス素子は、グランド層として機能する金属配線５ｂ及び金属配線層８と、有機誘電体層６と、金属再配線層７とを有する。
【００４６】
図４は、誘導性リアクタンス素子のリアクタンス値を変えた場合の、周波数に対する利得を示すグラフである。
【００４７】
具体的に同図には、誘導性リアクタンス素子のリアクタンス値を０Ω〜２５Ωまで５Ω毎に変化させたときの増幅回路１００の周波数に対する利得の関係が示されている。グラフの縦の破線は６０ＧＨｚを示している。（ａ）はリアクタンス値が０Ωの時であり、図９に示した誘導性リアクタンス成分４０２がソースと接地電位の間に存在しない構成によるものである。（ｂ）はリアクタンス値を５Ωにした場合、（ｃ）はリアクタンス値を７Ωにした場合である。同様に（ｄ）〜（ｆ）はリアクタンス値をそれぞれ、８Ω、９Ω、１０Ωにした場合である。
【００４８】
（ａ）〜（ｆ）のいずれの場合においても、周波数が高くなると最大安定利得から最大有能利得へと切り替わる周波数があり、その周波数を超えて最大有能利得となると急激に利得が低下する。また、最大安定利得においてはリアクタンス値が高い程、利得が高くなる。一方、最大有能利得においてはリアクタンス値が高い程、利得が低くなる。
【００４９】
まず、周波数が７５ＧＨｚ付近の利得を（ａ）〜（ｆ）で比較すると、（ａ）の場合のみ最大安定利得であり、他と比較して最も利得が高く約６ｄＢという値を示す。これは、（ａ）の場合は、最大安定利得から最大有能利得へと切り替わる周波数が７８ＧＨｚ程度であるので、周波数が７５ＧＨｚ付近では（ａ）が最も高い利得となるからである。
【００５０】
次に、点線で示した周波数６０ＧＨｚでの利得を（ａ）〜（ｆ）で比較する。周波数が６０ＧＨｚでは（ｂ）のリアクタンス値を５Ωにした場合が最も利得が高い。これは、５Ωという小さなリアクタンスを低損失で形成したことにより、トランジスタ１に正帰還がかかり、最大安定利得と最大有能利得に切り替わる周波数を所望の６０ＧＨｚ付近へシフトすることができ、トランジスタ１の利得を極限まで引き出して増幅回路１００を設計することができたからである。
【００５１】
対して、周波数５０ＧＨｚでの利得を（ａ）〜（ｆ）で比較する。周波数５０ＧＨｚでは（ｅ）のリアクタンス値を９Ωにした場合が最も利得が高いが、前述の７５ＧＨｚや６０ＧＨｚの場合と比較すると（ｄ）及び（ｆ）のリアクタンス値が８Ω及び１０Ωにリアクタンス値を変化させても利得向上の効果が小さくなっている。これ以下の周波数では実施しても改善効果は小さいと考えられる。
【００５２】
このことから本願は周波数が５０ＧＨｚ以上において効果が高いといえる。ただし、所望の周波数帯やトランジスタサイズにより最適なリアクタンス値を得るための構造は当然ながら異なる。誘導性リアクタンス値は以下の式で決定される。
【００５３】
誘導性リアクタンス[Ω] = 2πfL
【００５４】
ｆは所望の周波数［Ｈｚ］、Ｌはインダクタンス［Ｈ］である。Ｌは高周波においては、ほぼ線路長で決定する。
【００５５】
今回は金属再配線層７をスパイラル状にしなくとも伝送線路の構造のみで所望の誘導性リアクタンス値を得ることができるが、使用する周波数によっては伝送線路のみで構成するとチップサイズが大きくなってしまうため、さらにインダクタを使用するのが有効な場合もあり、導電性リアクタンス素子はさらに、金属再配線層７上に配置されたインダクタを含んでもよい。
【００５６】
以上のように、本実施形態に係る増幅回路１００は、誘導性リアクタンス素子の構造をストリップ構造とすることで、損失が小さい誘導性リアクタンス素子を実現できる。また、誘導性リアクタンス素子のリアクタンス値は、高周波信号の周波数帯域の中心周波数において１０Ω以下であるので、トランジスタ１に正帰還をかけることができ、トランジスタ１の利得を向上することができる。
【００５７】
具体的には、誘導性リアクタンス素子を有機物で構成される有機誘電体層６に形成された金属再配線層７を用いて形成することにより、半導体基板３に用いられる、例えばＳｉの導電性の影響を低減させることにより、最大安定利得が最大有能利得に切り替わる周波数を高周波信号の周波数帯域の中心周波数に近接させ、その周波数での利得を極限まで向上させることができる。
【００５８】
また、リアクタンス値が小さいので、発振する可能性が低くなる。
【００５９】
（第２の実施形態）
本実施形態に係る増幅回路は、第１の実施形態の増幅回路１００と比較して、誘導性リアクタンス素子がマイクロストリップ線路の構造を有する点が異なる。
【００６０】
以下、本発明の第２の実施形態に係る増幅回路について、第１の実施形態に係る増幅回路１００と異なる点を中心に添付の図面を参照して説明する。
【００６１】
図５は、第２の実施形態に係る増幅回路の構成を示す断面図である。
金属配線層１８は有機誘電体層６の上に形成される。金属配線層１８は、例えばＣｕで構成され、膜厚は５μｍ程度である。この金属配線層１８は、第１の実施形態の金属配線層８と比較して、有機誘電体層６の前面を覆う構成とはなっておらず、有機誘電体層６の一部の領域に形成されて電極パッドとして使用される。金属配線層１８は、ビアポスト１３を介して金属再配線層７と、またビアポスト９を介して金属配線５ａと電気的に接続されている。
【００６２】
また、金属配線層１８はボンディングワイヤ１４により外部のグランドと接続される。これにより金属再配線層７は、ビアポスト１３、金属配線層１８及びボンディングワイヤ１４を介して接地されていることになされる。
【００６３】
以上のような構成により、金属再配線層７は、有機誘電体層６を介して、グランド層である金属配線層５の上に形成された線路構造となる。これは一般的にマイクロストリップ線路と呼ばれている構造に近い構造になる。このマイクロストリップ線路の構造を用いることにより、半導体基板３のシールド効果が得られるため、第１の実施形態と同様に低損失でリアクタンス素子を形成することが可能となり、トランジスタ１の利得の減少を最低限に抑えることが可能となる。
【００６４】
なお、ボンディングワイヤ１４の代わりに図６に示すようなバンプ１５を設け、フリップチップ実装を行いグランドと接地しても構わない。
【００６５】
以上のように、本実施形態に係る増幅回路２００は、誘導性リアクタンス素子の構造をマイクロストリップ線路とすることにより、誘導性リアクタンス素子から半導体基板３への電界の漏れを防止できるので、誘導性リアクタンス素子の損失を低減することができる。
【００６６】
（第３の実施形態）
本実施形態に係る増幅回路は、第１の実施形態とほぼ同じであるが、グランド層が半導体プロセスにおける一般的な工程で形成される多層配線層に形成されている点が異なる。以下、図面を参照しながら詳細に説明する。
【００６７】
図７は、本実施形態に係る増幅回路の構成を示す断面図である。
同図に示す増幅回路３００は、第１の実施形態に係る増幅回路１００の構成を示す断面図である図１と比較して、半導体プロセスにおける一般的な工程が終了した後に形成される金属配線層５に代えて、半導体プロセスにおける一般的な工程で形成される最上層配線層１０ｔを有する点が異なる。以下、本発明の第３の実施形態に係る増幅回路３００について、第１の実施形態に係る増幅回路１００と異なる点を中心に説明する。
【００６８】
無機絶縁層４は、半導体基板３上に形成される絶縁膜である。無機絶縁層４は例えば、ＳｉＯ2で形成され、膜厚は３〜１５μｍ程度である。無機絶縁層４の中には、例えばＣｕで形成される多層の金属配線層１０が形成される。
【００６９】
金属配線層１０は、複数の金属配線層であって、いわゆる半導体プロセスの一般的な工程の多層配線層である。図７に示す金属配線層１０は、図１に示した金属配線層１０と比較して、さらに最上層配線層１０ｔを含む。
【００７０】
この最上層配線層１０ｔは、金属配線層１０が有する多層配線層の最上層の配線層である。最上層配線層１０ｔの膜厚は、例えば２ｕｍ程度である。また、最上層配線層１０ｔは、できる限りチップの無機絶縁層４の全面を覆う構造とすることが望ましい。全面を覆う構造とすることで例えば半導体基板３がＳｉ等からなる導電性基板であった場合、基板の影響をシールドする効果がある。
【００７１】
具体的には、最上層配線層１０ｔは、最上層配線層１０ｔａと、最上層配線層１０ｔａとは電気的に接続されていない最上層配線層１０ｔｂとを含む。
【００７２】
最上層配線層１０ｔａは、ビアポスト１２、金属配線層８及びボンディングワイヤ１４を介して接地される。つまり、最上層配線層１０ｔａは、グランド層として機能する。この最上層配線層１０ｔｂは金属配線層５と比較し膜厚が半分以下である。そのためグランド層の抵抗成分が増加するため、実施形態１と比較し誘導性リアクタンス素子の損失は増加する。しかし、半導体プロセスの一般的な工程の後で形成される金属配線層５が不要となるためプロセスを簡略化できる。
【００７３】
一方、最上層配線層１０ｔｂは、ビア１１を介してトランジスタ１のソース端子と接続される。この最上層配線層１０ｔｂは、最上層配線層１０ｔａと同一の配線層である最上層配線層１０ｔに１０×１０μｍ程度の大きさで形成されている。
【００７４】
また、金属配線層８はボンディングワイヤ１４により外部のグランドに接地される。なお、ボンディングワイヤ１４の代わりに図８に示すようなバンプ１５を設け、フリップチップ実装を行い外部のグランドに接地されてもかまわない。これにより金属再配線層７は、ビアポスト１３、金属配線層８及びボンディングワイヤ１４を介して接地されていることになる。
【００７５】
以上のように、本実施形態に係る増幅回路３００は、いわゆる半導体プロセスの一般的な工程の多層配線層の中の最上層配線層１０ｔａをグランド層とすることにより、第１の実施形態に係る増幅回路１００よりも製造プロセスを簡略化できる。また、金属配線層１０に含まれる多層配線層のうち、最も膜厚の厚い最上層配線層１０ｔａをグランド層とするので、グランド層の抵抗成分を低減できる。その結果、誘導性リアクタンス素子の損失を低減できる。
【００７６】
なお、上記説明では、金属配線層１０に含まれる多層配線層のうち、最上層をグランド層としたが、本実施形態はこれに限らない。例えば、増幅回路３００は、さらに無機絶縁層４に形成されたビアを有し、そのビア及び有機誘電体層６に形成されたビアポスト９を介して、多層配線層の最上層以外の配線層をグランド層としてもよい。
【００７７】
以上、本発明の増幅回路について、実施形態に基づいて説明したが、本発明はこれらの実施形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を当該実施形態に施したものや、異なる実施形態における構成要素を組み合わせて構築される形態も本発明の範囲内に含まれる。
【産業上の利用可能性】
【００７８】
本発明の増幅回路は、高周波、とりわけミリ波帯においてトランジスタの利得を最大限に利用でき、各種通信機器やレーダ装置などの半導体集積回路に利用することができる。
【符号の説明】
【００７９】
１、４０１    トランジスタ
３    半導体基板
４    無機絶縁層
５、８、１０、１８    金属配線層
５ａ、５ｂ、１０ａ    金属配線
６    有機誘電体層
７    金属再配線層
９    ビアポスト
１０ｔ、１０ｔａ、１０ｔｂ    最上層配線層
１０ｄ    ドレイン電極
１０ｇ    ゲート電極
１０ｓ    ソース電極
１１    ビア
１２、１３    ビアポスト
１４    ボンディングワイヤ
１５    バンプ
１００、２００、３００    増幅回路
４００    高周波増幅回路
５００    高周波増幅器
４０２    誘導性リアクタンス成分
Ｃ１、Ｃ２    容量素子
ＧＮＤ１、ＧＮＤ２    グランド電極
Ｌ２    インダクタ素子
Ｑ１、Ｑ２    接地トランジスタ
【図１】
2010245819.tif 000003
【図２】
2010245819.tif 000004
【図３】
2010245819.tif 000005
【図４】
2010245819.tif 000006
【図５】
2010245819.tif 000007
【図６】
2010245819.tif 000008
【図７】
2010245819.tif 000009
【図８】
2010245819.tif 000010
【図９】
2010245819.tif 000011
【図１０】
2010245819.tif 000012