(57)【要約】【課題】チャージポンプ回路を備えるデジタルマイクにおいて、入力音圧からデジタル信号への変換利得の変動を抑制する。【解決手段】デジタルマイク１は、入力音圧を電気的な入力信号Ｖ４に変換する静電型のマイク素子２と、マイク素子２の一方の端子へ動作電圧Ｖ３を供給するチャージポンプ回路６と、マイク素子２の他方の端子から入力信号Ｖ４を入力し、該入力信号Ｖ４に応じたアナログ信号Ｖ５を出力するバッファ３と、バッファ３からアナログ信号Ｖ５を入力してデジタル信号Ｖｏｕｔに変換するＡ／Ｄコンバータ４と、動作電圧Ｖ３の基となる電圧Ｖ１をチャージポンプ回路６へ提供するとともに、Ａ／Ｄコンバータ４のフルスケール電圧を規定する電圧Ｖ２をＡ／Ｄコンバータ４へ提供する基準電圧生成部５とを備え、基準電圧生成部５が、電圧Ｖ１，Ｖ２を共通の電圧発生回路５１からの出力電圧を基に生成する。【選択図】図１
2010045640.tif 000002
【特許請求の範囲】
【請求項１】
入力音圧を電気的な入力信号に変換する静電型のマイク素子と、
前記マイク素子の一方の端子へ動作電圧を供給するチャージポンプ回路と、
前記マイク素子の他方の端子から前記入力信号を入力し、該入力信号に応じたアナログ信号を出力するバッファと、
前記バッファから前記アナログ信号を入力してデジタル信号に変換するＡ／Ｄコンバータと、
前記動作電圧の基となる第１の電圧を前記チャージポンプ回路へ提供するとともに、前記Ａ／Ｄコンバータのフルスケール電圧を規定する第２の電圧を前記Ａ／Ｄコンバータへ提供する基準電圧生成手段と
を備え、
前記基準電圧生成手段が、前記第１および第２の電圧を共通の電圧発生回路からの出力電圧を基に生成することを特徴とする、デジタルマイク。
【請求項２】
前記電圧発生回路が、ダイオードの閾値電圧を利用して前記出力電圧を発生することを特徴とする、請求項１に記載のデジタルマイク。
【請求項３】
前記バッファが前記アナログ信号を所定の電圧範囲に制限することを特徴とする、請求項１または２に記載のデジタルマイク。
【請求項４】
前記基準電圧生成手段が、前記バッファの前記所定の電圧範囲を規定する基準電圧を前記バッファへ提供するとともに、前記第１の電圧、前記第２の電圧および前記基準電圧を共通の前記電圧発生回路からの出力電圧を基に生成することを特徴とする、請求項３に記載のデジタルマイク。
【請求項５】
入力音圧を電気的な入力信号に変換する静電型のマイク素子と、
前記マイク素子の一方の端子へ動作電圧を供給するチャージポンプ回路と、
前記マイク素子の他方の端子から前記入力信号を入力し、該入力信号に応じたアナログ信号を出力するバッファと、
前記バッファから前記アナログ信号を入力してデジタル信号に変換するＡ／Ｄコンバータと、
前記動作電圧の基となる第１の電圧を前記チャージポンプ回路へ提供する第１の基準電圧生成手段と、
前記Ａ／Ｄコンバータのフルスケール電圧を規定する第２の電圧を前記Ａ／Ｄコンバータへ提供する第２の基準電圧生成手段と
を備え、
前記第１および第２の基準電圧生成手段が、同種の機構に基づいて前記第１および第２の電圧を発生することを特徴とする、デジタルマイク。
【請求項６】
前記第１および第２の基準電圧生成手段が、ダイオードの閾値電圧を利用して前記第１および第２の電圧を発生することを特徴とする、請求項５に記載のデジタルマイク。
【請求項７】
前記Ａ／Ｄコンバータが、前記デジタル信号として１ビットデジタル信号またはマルチビットデジタル信号を出力することを特徴とする、請求項１〜６のいずれか一項に記載のデジタルマイク。
【請求項８】
前記Ａ／Ｄコンバータが、前記デジタル信号としてＰＣＭデジタル信号を出力することを特徴とする、請求項１〜６のいずれか一項に記載のデジタルマイク。
【請求項９】
前記チャージポンプ回路と前記Ａ／Ｄコンバータが共通のクロック信号により動作することを特徴とする、請求項１〜８のいずれか一項に記載のデジタルマイク。
【請求項１０】
前記バッファが、前記入力信号を増幅した信号を前記アナログ信号として出力することを特徴とする、請求項１〜９のいずれか一項に記載のデジタルマイク。
【請求項１１】
前記チャージポンプ回路、前記バッファ、前記Ａ／Ｄコンバータ、および前記基準電圧生成手段が単一の半導体基板上に集積されていることを特徴とする、請求項１〜１０のいずれか一項に記載のデジタルマイク。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイク素子により発生したアナログ信号をデジタル信号化して出力するデジタルマイクに関する。
【背景技術】
【０００２】
従来、マイク素子により発生したアナログ信号をデジタル信号化して出力するデジタルマイクとして、特許文献１に記載されたデジタルマイクがある。このデジタルマイクの構成は図１０のブロック図で示される。すなわち、チャージポンプ回路１０１によって昇圧した動作電圧を微小電気機械システム（ＭＥＭＳ：Micro Electro Mechanical Systems）からなる静電型のマイク素子１０２に与え、入力音圧に対するマイク素子１０２の容量値変化を電圧変化として捉え、当該電圧信号Ｓａをバッファ１０３を介してＡ／Ｄコンバータ１０４へ送った後、Ａ／Ｄコンバータ１０４にてデジタル信号Ｓｄに変換し、このデジタル信号Ｓｄを外部へ出力する。
【特許文献１】特表２００７−５１２７９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上述した構成を備えるデジタルマイクでは、マイク素子１０２へ供給される動作電圧が周囲温度の変化や電源電圧の変動等によって上下すると、同じ大きさの音圧であってもマイク素子１０２から出力される電圧信号Ｓａの大きさが異なってしまう。すなわち、入力音圧からデジタル信号Ｓｄへの変換利得の大きさにバラツキが生じることとなる。
【０００４】
本発明の目的は、チャージポンプ回路を備えるデジタルマイクにおいて、入力音圧からデジタル信号への変換利得の変動を抑制することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明の第１のデジタルマイクは、入力音圧を電気的な入力信号に変換する静電型のマイク素子と、マイク素子の一方の端子へ動作電圧を供給するチャージポンプ回路と、マイク素子の他方の端子から入力信号を入力し、該入力信号に応じたアナログ信号を出力するバッファと、バッファからアナログ信号を入力してデジタル信号に変換するＡ／Ｄコンバータと、動作電圧の基となる第１の電圧をチャージポンプ回路へ提供するとともに、Ａ／Ｄコンバータのフルスケール電圧を規定する第２の電圧をＡ／Ｄコンバータへ提供する基準電圧生成手段とを備え、基準電圧生成手段が、第１および第２の電圧を共通の電圧発生回路からの出力電圧を基に生成することを特徴とする。
【０００６】
また、第１のデジタルマイクは、電圧発生回路が、ダイオードの閾値電圧を利用して出力電圧を発生することが好ましい。
【０００７】
また、第１のデジタルマイクは、バッファがアナログ信号を所定の電圧範囲に制限することが好ましい。
【０００８】
また、第１のデジタルマイクは、基準電圧生成手段が、バッファの所定の電圧範囲を規定する基準電圧をバッファへ提供するとともに、第１の電圧、第２の電圧および基準電圧を共通の電圧発生回路からの出力電圧を基に生成することが好ましい。
【０００９】
また、本発明の第２のデジタルマイクは、入力音圧を電気的な入力信号に変換する静電型のマイク素子と、マイク素子の一方の端子へ動作電圧を供給するチャージポンプ回路と、マイク素子の他方の端子から入力信号を入力し、該入力信号に応じたアナログ信号を出力するバッファと、バッファからアナログ信号を入力してデジタル信号に変換するＡ／Ｄコンバータと、動作電圧の基となる第１の電圧をチャージポンプ回路へ提供する第１の基準電圧生成手段と、Ａ／Ｄコンバータのフルスケール電圧を規定する第２の電圧をＡ／Ｄコンバータへ提供する第２の基準電圧生成手段とを備え、第１および第２の基準電圧生成手段が、同種の機構に基づいて第１および第２の電圧を発生することを特徴とする。
【００１０】
また、第２のデジタルマイクは、第１および第２の基準電圧生成手段が、ダイオードの閾値電圧を利用して第１および第２の電圧を発生することが好ましい。
【００１１】
また、第１および第２のデジタルマイクは、Ａ／Ｄコンバータが、デジタル信号として１ビットデジタル信号またはマルチビットデジタル信号を出力することが好ましい。
【００１２】
また、第１および第２のデジタルマイクは、Ａ／Ｄコンバータが、デジタル信号としてＰＣＭデジタル信号を出力することが好ましい。
【００１３】
また、第１および第２のデジタルマイクは、チャージポンプ回路とＡ／Ｄコンバータが共通のクロック信号により動作することが好ましい。
【００１４】
また、第１および第２のデジタルマイクは、バッファが、入力信号を増幅した信号をアナログ信号として出力することが好ましい。
【００１５】
また、第１および第２のデジタルマイクは、チャージポンプ回路、バッファ、Ａ／Ｄコンバータ、および基準電圧生成手段が単一の半導体基板上に集積されていることが好ましい。
【発明の効果】
【００１６】
本発明によれば、チャージポンプ回路を備えるデジタルマイクにおいて、入力音圧からデジタル信号への変換利得の変動を抑制できる。
【発明を実施するための最良の形態】
【００１７】
以下、添付図面を参照しながら本発明によるデジタルマイクの実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１８】
図１は、本発明の一実施形態に係るデジタルマイクの構成図である。本実施形態のデジタルマイク１は、マイク素子２、バッファ３、Ａ／Ｄコンバータ４、基準電圧生成部（基準電圧生成手段）５、およびチャージポンプ回路６を備えている。これらのうち、バッファ３、Ａ／Ｄコンバータ４、基準電圧生成部５、およびチャージポンプ回路６は、単一の半導体基板上に集積されて成り、いわゆるモノリシック素子を構成している。
【００１９】
マイク素子２は静電型のマイク素子であり、入力音圧に応じた容量値変化によって電気的な入力信号Ｖ４を発生する。マイク素子２は、好ましくはＭＥＭＳからなる。マイク素子２は二つの端子２ａ，２ｂを有しており、一方の端子２ａには動作電圧Ｖ３が印加され、他方の端子２ｂからは入力信号Ｖ４が出力される。なお、図示しないが端子２ｂは極めて高い抵抗値を有する抵抗素子によって例えばグランド電位（接地電位）にバイアスされており、静状態では端子２ｂはグランド電位となる。
【００２０】
マイク素子２においては、入力音圧に応じて容量値Ｃが変化する。入力音圧の周波数が音声信号周波数帯域に含まれる場合には、マイク素子２に保持される電荷Ｑ（但しＱ＝Ｃ×Ｖ３）は保存される。マイク素子２の容量値Ｃが或る入力音圧により変化し、或る容量値Ｃ０からｋ倍の容量値ｋ×Ｃ０となった場合、マイク素子２の端子間電圧（Ｖ３−Ｖ４）は、電荷保存則Ｑ＝Ｃ×Ｖに従い（１／ｋ）×Ｖ３へ変化する。動作電圧Ｖ３の大きさが維持されているならば、マイク素子２の端子２ｂの電圧は、Ｖ３−（１／ｋ）×Ｖ３すなわちＶ３×（１−１／ｋ）となる。
【００２１】
チャージポンプ回路６は、マイク素子２の端子２ａへ動作電圧Ｖ３を供給するための回路である。チャージポンプ回路６の出力端は、マイク素子２の端子２ａに接続されている。チャージポンプ回路６は、例えば複数のキャパシタが或る一定の方式でもって接続されることにより構成され、入力電圧に対して任意の倍率の電圧を出力する。本実施形態のチャージポンプ回路６は、後述する基準電圧生成部５から提供された電圧Ｖ１（第１の電圧）を昇圧することにより動作電圧Ｖ３を生成する。
【００２２】
バッファ３は、マイク素子２から入力信号Ｖ４を入力し、入力信号Ｖ４に応じたアナログ信号Ｖ５を出力する回路である。バッファ３の入力端子は、マイク素子２の端子２ｂに接続されている。バッファ３は、マイク素子２から入力信号Ｖ４を受け、入力信号Ｖ４を増強（バッファリング）し、且つ任意の増幅率でもって増幅した信号をアナログ信号Ｖ５として出力する。また、バッファ３は、アナログ信号Ｖ５を所定の電圧範囲に制限するための機能（リミッタ機能）を備えており、入力信号Ｖ４の絶対値が過大となった場合においても、アナログ信号Ｖ５の電圧値は該電圧範囲の上限値に制限される。この所定の電圧範囲は、バッファ３の制御入力端子に入力される電圧信号に基づいて規定される。
【００２３】
Ａ／Ｄコンバータ４は、バッファ３からアナログ信号Ｖ５を入力し、アナログ信号Ｖ５をデジタル信号に変換するための回路である。Ａ／Ｄコンバータ４の入力端は、バッファ３の出力端に接続されている。Ａ／Ｄコンバータ４は、バッファ３からアナログ信号Ｖ５を受け、アナログ信号Ｖ５をデジタル形式の出力信号Ｖｏｕｔに変換し、この出力信号Ｖｏｕｔをデジタルマイク１の外部へ出力する。このとき、Ａ／Ｄコンバータ４は、制御端子に入力された電圧Ｖ２（第２の電圧）をフルスケール電圧とするアナログ／デジタル変換を行なう。すなわち、Ａ／Ｄコンバータ４は、アナログ信号Ｖ５をフルスケール電圧に対する比率で表すコード出力（出力信号Ｖｏｕｔ）を行なうので、Ａ／Ｄコンバータ４の出力信号Ｖｏｕｔの値は
Ｖｏｕｔ＝Ｖ５／Ｖ２＝Ｖ３×（１−１／ｋ）／Ｖ２
となる。
【００２４】
Ａ／Ｄコンバータ４としては、様々な種類のＡ／Ｄコンバータを適用できる。Ａ／Ｄコンバータ４として好適なものには、例えば、音声帯域用途にはアナログモジュレータを有するオーバーサンプリングＡ／Ｄコンバータや、１次以上（好ましくは３次あるいは４次）の積分器を有するデルタシグマ型Ａ／Ｄコンバータ、ＭＡＳＨ型Ａ／Ｄコンバータ等がある。オーバーサンプリングＡ／Ｄコンバータの場合、そのオーバーサンプリング比としては、対象とする信号周波数を表現しうる２倍の周波数をサンプリング周波数とすると、そのサンプリング周波数に対して１６倍から５１２倍程度、好ましくは６０倍から１２８倍程度とするとよい。また、Ａ／Ｄコンバータ４から出力される信号Ｖｏｕｔの形式としては、１ビットの粗密信号すなわち１ビットデジタル信号であっても良いし、マルチビットデジタル信号であっても良い。また、出力信号Ｖｏｕｔは、線形な重み付けがされたＰＣＭデジタル信号であっても良い。なお、出力信号Ｖｏｕｔがマルチビットデジタル信号である場合には、出力信号Ｖｏｕｔは、それぞれ異なる重み付けがなされた複数ビットの信号であっても良いし、互いに等しい重み付けがなされた複数ビットの信号であっても良いし、アナログモジュレータから作り出される複数のビットからなる変調出力信号であっても良い。
【００２５】
基準電圧生成部５は、動作電圧Ｖ３の基となる電圧Ｖ１をチャージポンプ回路６へ提供するとともに、Ａ／Ｄコンバータ４のフルスケール電圧を規定する電圧Ｖ２をＡ／Ｄコンバータ４へ提供するための回路である。基準電圧生成部５は増幅器５０ａと基準電圧発生回路５１とを含んでおり、基準電圧発生回路５１は電圧Ｖ１を発生し、増幅器５０ａは電圧Ｖ１を基に基準電圧Ｖ２を生成する。つまり、基準電圧生成部５は、電圧Ｖ１およびＶ２を、共通の電圧発生回路すなわち基準電圧発生回路５１からの出力電圧を基に生成する。したがって、常にＶ２＝ｍ１×Ｖ１（ｍ１：増幅器５０ａのゲイン）となり、チャージポンプ回路６の入力電圧とＡ／Ｄコンバータ４のフルスケール電圧との比率が常に一定に保たれる。基準電圧発生回路５１の出力端はチャージポンプ回路６の入力端に接続されており、電圧Ｖ１はチャージポンプ回路６へ提供される。また、増幅器５０ａの出力端はＡ／Ｄコンバータ４の制御端子に接続されており、電圧Ｖ２はＡ／Ｄコンバータ４へ提供される。
【００２６】
このように、本実施形態のデジタルマイク１においては、チャージポンプ回路６において動作電圧Ｖ３の基となる電圧Ｖ１と、Ａ／Ｄコンバータ４のフルスケール電圧を規定する電圧Ｖ２とが、共通の回路（基準電圧発生回路５１）からの出力電圧を基に生成されている。したがって、ｍ１×Ｖ１＝Ｖ２とし、Ｖ３＝ｎ×Ｖ１とすると、
Ｖｏｕｔ＝ｎ×Ｖ１×（１−１／ｋ）／ｍ１×Ｖ１＝ｎ×（１−１／ｋ）／ｍ１
となる。すなわち、Ａ／Ｄコンバータ４からの出力信号Ｖｏｕｔは、電圧Ｖ１およびＶ２の影響を受けることなく、入力音圧によるマイク素子２の容量値変化の割合ｋと、一意に設定された係数ｎおよびｍ１にのみ依存するものとなる。
【００２７】
したがって、仮に基準電圧発生回路５１の出力精度が低い場合であっても、或いは周囲温度や電源電圧の変動により基準電圧発生回路５１の出力レベルが変化した場合であっても、本実施形態のデジタルマイク１によれば、入力音圧からデジタル信号への変換ゲインの変動を効果的に抑制できる。
【００２８】
また、本実施形態の基準電圧生成部５は、バッファ３のリミッタ機能の電圧範囲を規定する基準電圧Ｖ６をバッファ３へ提供するための回路でもある。基準電圧生成部５は増幅器５０ｂを更に含んでおり、増幅器５０ｂは電圧Ｖ１を基に基準電圧Ｖ６を生成する。つまり、基準電圧生成部５は、電圧Ｖ１、Ｖ２および基準電圧Ｖ６を、共通の電圧発生回路（基準電圧発生回路５１）からの出力電圧を基に生成する。したがって、常に
Ｖ６＝ｍ２×Ｖ１＝（ｍ２／ｍ１）×Ｖ２  （但し、ｍ２は増幅器５０ｂのゲイン）
となり、バッファ３のリミッタ機能における電圧範囲とＡ／Ｄコンバータ４のフルスケール電圧との比率が常に一定に保たれる。増幅器５０ｂの出力端はバッファ３の制御端子に接続されており、基準電圧Ｖ６はバッファ３へ提供される。
【００２９】
図２は、横軸にバッファ３の入力電圧（すなわち入力信号Ｖ４）をとり、縦軸にＡ／Ｄコンバータ４の出力信号Ｖｏｕｔをとって両者の関係を例示したグラフである。なお、縦軸および横軸の単位は共にＦＳ（フルスケール）である。図２に示すように、例えば（１／２）×ＦＳ以下の入力信号Ｖ４に対しては線形なデジタル信号出力を行ない、（１／２）×ＦＳ以上の入力信号Ｖ４に対しては電圧制限によって出力信号Ｖｏｕｔの信号振幅が大きくならないようにされる。
【００３０】
このように、本実施形態のデジタルマイク１においては、バッファ３のリミッタ機能における基準電圧Ｖ６と、Ａ／Ｄコンバータ４のフルスケール電圧を規定する電圧Ｖ２とが、共通の回路（基準電圧発生回路５１）からの出力電圧を基に生成されている。これにより、Ａ／Ｄコンバータ４から出力される信号Ｖｏｕｔのフルスケールに対する、バッファ３から出力される電圧（アナログ信号Ｖ５）の制限範囲の相対的な大きさを変動しないものとすることができる。したがって、例えば基準電圧発生回路５１の出力精度が低い場合であっても、或いは周囲温度や電源電圧の変動により基準電圧発生回路５１の出力レベルが変化した場合であっても、Ａ／Ｄコンバータ４への入力電圧の制限範囲を、Ａ／Ｄコンバータ４のフルスケール電圧に対応して精度良く設定できる。
【００３１】
図３は、チャージポンプ回路６の具体的な構成の一例を示す回路図である。このチャージポンプ回路６は、互いに直列に接続されたインバータ（ＮＯＴ回路）６１ａ，６１ｂと、複数のダイオード６２ａ〜６２ｆと、複数のキャパシタ６３ａ〜６３ｇとによって構成されている。インバータ６１ａ，６１ｂの電源端には、基準電圧発生回路５１から電圧Ｖ１が供給される。インバータ６１ａの入力端には、図示しないクロック回路からクロック信号ＣＬが提供される。インバータ６１ｂの入力端はインバータ６１ａの出力端に接続されており、インバータ６１ｂにはインバータ６１ａからクロック信号ＣＬの反転信号（相補信号）が提供される。また、インバータ６１ａの出力端はキャパシタ６３ｂ，６３ｄ，および６３ｆの一方の電極に接続されており、インバータ６１ｂの出力端はキャパシタ６３ａ，６３ｃ，および６３ｅの一方の電極に接続されている。なお、キャパシタ６３ｇの一方の電極はグランド電位（接地電位）に接続されている。
【００３２】
また、各キャパシタ６３ａ〜６３ｇは、互いに隣り合うキャパシタ同士がダイオード６２ａ〜６２ｆの何れかを介して接続されている。すなわち、キャパシタ６３ａの他方の電極がダイオード６２ａのカソードに接続されており、キャパシタ６３ｂの他方の電極がダイオード６２ａのアノードに接続されている。同様に、キャパシタ６３ｂ〜６３ｆの他方の電極が、それぞれダイオード６２ｂ〜６２ｆのカソードと接続されており、キャパシタ６３ｃ〜６３ｇの他方の電極が、それぞれダイオード６２ｂ〜６２ｆのアノードと接続されている。
【００３３】
上記した構成を備えるチャージポンプ回路６において、インバータ６１ａがその入力端にクロック信号ＣＬを受けると、インバータ６１ａおよび６１ｂそれぞれの出力端からは、電圧Ｖ１と同じ振幅の相補する２相のクロック信号が出力される。そして、この２相のクロック信号が、キャパシタ６３ａ〜６３ｇおよびダイオード６２ａ〜６２ｆによって構成されたネットワーク回路によって昇圧され、最終段のキャパシタ６３ｇの電極間電圧が動作電圧Ｖ３としてマイク素子２へ出力される。
【００３４】
なお、チャージポンプ回路６の出力端に直流電流負荷が接続される場合には、各ダイオードステージにおいてダイオード６２ａ〜６２ｆの閾値電圧の分だけロスを生じる。しかし、マイク素子２のように直流電圧負荷のない素子が接続される場合には、時間とともにダイオード６２ａ〜６２ｆの閾値電圧のロスは低減され、最終的にはダイオード６２ａ〜６２ｆの閾値電圧によるロスのない動作電圧Ｖ３が得られる。このチャージポンプ回路６のダイオードの段数は図３に示したものに限られず、例えばダイオードの段数をＮ段（Ｎは２以上の整数）とすると、電圧Ｖ１をＮ倍した動作電圧Ｖ３を得ることができる。
【００３５】
図４は、Ａ／Ｄコンバータ４の具体的な構成の一例を示す回路図である。このＡ／Ｄコンバータ４は、スイッチとキャパシタ回路によるデルタシグマ型のＡ／Ｄコンバータである。図４に示すように、Ａ／Ｄコンバータ４は、８つのスイッチ４１ａ〜４１ｈと、２つのキャパシタ４２ａ，４２ｂと、積分器４３と、コンパレータ４４とを有する。キャパシタ４２ａの一方の電極はスイッチ４１ａを介して入力端４０ａに接続されており、且つスイッチ４１ｂを介してグランド電位に接続（接地）されている。入力端４０ａには、バッファ３からアナログ信号Ｖ５が入力される。キャパシタ４２ａの他方の電極はスイッチ４１ｃを介して積分器４３の入力端に接続されており、且つスイッチ４１ｄを介してグランド電位に接続（接地）されている。また、キャパシタ４２ｂの一方の電極はスイッチ４１ｅを介して入力端４０ｂに接続されており、且つスイッチ４１ｆを介してグランド電位に接続（接地）されている。入力端４０ｂには、電圧Ｖ２が入力される。キャパシタ４２ｂの他方の電極はスイッチ４１ｇを介して積分器４３の入力端に接続されており、且つスイッチ４１ｈを介してグランド電位に接続（接地）されている。積分器４３の出力端はコンパレータ４４の入力端に接続されており、コンパレータ４４の出力端からはデジタル化された出力信号Ｖｏｕｔが出力される。
【００３６】
スイッチ４１ａ，４１ｄおよび４１ｅはクロック信号Ｃによって動作し、スイッチ４１ｂ，４１ｃおよび４１ｆはクロック信号ＣＢによって動作する。クロック信号ＣおよびＣＢは相補的な２相の信号であり、これらの信号Ｃ，ＣＢによってバッファ３からのアナログ信号Ｖ５が積分器４３において積分される。また、コンパレータ４４の出力はスイッチ４１ｇ、４１ｈにフィードバックされており、コンパレータ４４から出力される信号Ｖｏｕｔの値に応じて電圧Ｖ２が積分器４３において積分される。なお、スイッチ４１ｇは信号Ｓによって動作し、スイッチ４１ｈは信号ＳＢによって動作する。出力信号Ｖｏｕｔが１および０の二値である場合、「１」の時には信号Ｓとクロック信号Ｃとが互いに等しくされ、信号ＳＢとクロック信号ＣＢとが互いに等しくされる。また、「０」の時には信号Ｓとクロック信号ＣＢとが互いに等しくされ、信号ＳＢとクロック信号Ｃとが互いに等しくされる。本実施形態では積分器４３は一段の積分器であるが、積分器４３は複数段の積分器を直列に接続した構成を有する高次数の積分器であっても良い。また、コンパレータ４４は積分器４３からの出力信号と動作中点とを比較し、その大小によって１または０のデジタル信号（信号Ｖｏｕｔ）を出力する。なお、本実施形態では簡単のためにシングルエンド信号による例を示したが、全差動信号による回路であっても良い。
【００３７】
図５（ａ）〜（ｃ）は、基準電圧発生回路５１の例として、基準電圧発生回路５１Ａ、５１Ｂ、及び５１Ｃをそれぞれ示す回路図である。図５（ａ）に示される基準電圧発生回路５１Ａは、ダイオード５３の閾値電圧を利用して電圧Ｖ２を生成する。具体的には、基準電圧発生回路５１Ａは、互いに直列に接続された定電流源５２およびダイオード５３を有しており、定電流源５２の一端は電源電位線に接続され、ダイオード５３の一端（カソード）はグランド電位に接続されている。このような構成により、ダイオード５３の他端（アノード）から電圧Ｖ２が取り出され、電圧Ｖ２は定電流源５２による電流の大きさによって任意に設定される。
【００３８】
図５（ｂ）に示される基準電圧発生回路５１Ｂは、ＭＯＳトランジスタ５４のゲート−ソース間電圧を利用して電圧Ｖ２を生成する。具体的には、基準電圧発生回路５１Ｂは、互いに直列に接続された定電流源５２およびＭＯＳトランジスタ５４を有しており、定電流源５２の一端は電源電位線に接続され、ＭＯＳトランジスタ５４の一方の電流端子（ソース）はグランド電位に接続されている。また、ＭＯＳトランジスタ５４の他方の電流端子（ドレイン）と制御端子（ゲート）は短絡された上で定電流源５２に接続されている。このような構成により、ＭＯＳトランジスタ５４の他方の電流端子（ドレイン）から電圧Ｖ２が取り出され、電圧Ｖ２は定電流源５２による電流の大きさによって任意に設定される。
【００３９】
図５（ｃ）に示される基準電圧発生回路５１Ｃは、バイポーラトランジスタ５５のベース−エミッタ間電圧を利用して電圧Ｖ２を生成する。具体的には、基準電圧発生回路５１Ｃは、互いに直列に接続された定電流源５２およびバイポーラトランジスタ５５を有しており、定電流源５２の一端は電源電位線に接続され、バイポーラトランジスタ５５の一方の電流端子（エミッタ）は定電流源５２に接続され、他方の電流端子（コレクタ）はグランド電位に接続されている。また、バイポーラトランジスタ５５の他方の電流端子（コレクタ）と制御端子（ベース）とは互いに短絡されている。このような構成により、バイポーラトランジスタ５５の一方の電流端子（ドレイン）から電圧Ｖ２が取り出され、電圧Ｖ２は定電流源５２による電流の大きさによって任意に設定される。
【００４０】
なお、図５（ａ）〜（ｃ）に示した基準電圧発生回路５１Ａ〜５１Ｃにおいて、定電流源５２に代えて抵抗素子や抵抗的動作が可能なＭＯＳ素子などを用いてもよい。また、基準電圧発生回路５１は、上記以外にも、例えば電源電圧を抵抗素子で分割した電位を用いるものや、バンドギャップレファレンス回路と呼ばれる低電圧を発生する回路からの出力を利用するものであっても良い。
【００４１】
バッファ３は、例えばオペアンプを含むボルテージフォロア回路を用いたものや、ＭＯＳトランジスタを含むソースフォロア回路、バイポーラトランジスタを含むエミッタフォロア回路、オペアンプと抵抗ネットワークによる反転増幅回路、非反転増幅回路などによって構成される。バッファ３の信号増幅機能として、増幅率（ゲイン）を１倍または１以下、もしくは１以上とすることも可能である。
【００４２】
本実施形態のバッファ３は出力リミッタ機能を有する。このようなバッファ３の構成例を図６に示す。図６に示すバッファ９Ａは、オペアンプ９３と２つの抵抗素子９４ａ、９４ｂとを備えている。オペアンプ９３の出力端子と基準電位線との間に２つの抵抗素子９４ａ、９４ｂが直列に接続され、抵抗素子９４ａと抵抗素子９４ｂとの接続点がオペアンプ９３の反転入力端子に接続されることによって、オペアンプ９３および抵抗素子９４ａ、９４ｂは、オペアンプ９３の非反転入力端子に入力された電圧信号に対し信号増幅を行う。オペアンプ９３の非反転入力端子には入力信号Ｖ４が接続され、オペアンプ９３の出力端子からはアナログ信号Ｖ５が出力される。
【００４３】
また、図６に示すリミッタ機能を実現するリミッタブロック９Ｂは、オペアンプ９２、９６、９８と、２つの抵抗素子９１ａ、９１ｂと、ＮＭＯＳトランジスタ９５と、ＰＭＯＳトランジスタ９７とを備えている。
【００４４】
抵抗素子９１ａ、９１ｂは等しい抵抗値であり、非反転入力端子が基準電位線に接続されたオペアンプ９２によって、基準電圧Ｖ６の反転電圧Ｖ６Ｂが発生する。
【００４５】
オペアンプ９６とＮＭＯＳトランジスタ９５は、アナログ信号Ｖ５が基準電圧Ｖ６の反転電圧Ｖ６Ｂより下がらないようにするリミット機能を実現する。オペアンプ９５は、その非反転入力端子が反転電圧Ｖ６Ｂに接続され、反転入力端子がアナログ信号Ｖ５に接続され、ＮＭＯＳトランジスタ９５のゲート端子に出力端子が接続される。リミット機能がかかるべきでない信号、すなわち反転電圧Ｖ６Ｂよりも高い電位の信号状態のアナログ信号Ｖ５に対してはオペアンプ９６の出力は“Ｌ”であり、したがってＮＭＯＳトランジスタ９５はＯＦＦとなる。アナログ信号Ｖ５が下がり反転電圧Ｖ６Ｂよりさらに下がろうとした場合、オペアンプ９６の出力は“Ｈ”方向に遷移しそれによってＮＭＯＳトランジスタ９５はＯＮになる。ＮＭＯＳトランジスタ９５がＯＮになると、本来抵抗素子９４ａ、９４ｂで定められていた基準電圧Ｖ６に対するアナログ信号Ｖ５の増幅率が低下し、アナログ信号Ｖ５は反転電圧Ｖ６Ｂよりも下の電圧になることができなくなり、アナログ信号Ｖ５のリミット機能が実現される。
【００４６】
同様に、オペアンプ９８とＰＭＯＳトランジスタ９７は、アナログ信号Ｖ５が基準電圧Ｖ６より上がらないようにするリミット機能を実現する。オペアンプ９８はその非反転入力端子が基準電圧Ｖ６に接続され、反転入力端子がアナログ信号Ｖ５に接続され、ＰＭＯＳトランジスタ９７のゲート端子に出力端子が接続される。リミット機能がかかるべきでない信号、すなわち基準電圧Ｖ６よりも低い電位の信号状態のアナログ信号Ｖ５に対してはオペアンプ９８の出力は“Ｈ”であり、したがってＰＭＯＳトランジスタ９７はＯＦＦとなる。アナログ信号Ｖ５が上がり基準電圧Ｖ６よりさらに上がろうとした場合、オペアンプ９８の出力は“Ｌ”方向に遷移しそれによってＰＭＯＳトランジスタ９７はＯＮになる。ＰＭＯＳトランジスタ９７がＯＮになると、本来抵抗素子９４ａ、９４ｂで定められていた基準電圧Ｖ６に対するアナログ信号Ｖ５の増幅率が低下し、アナログ信号Ｖ５は基準電圧Ｖ６よりも上の電圧になることができなくなり、アナログ信号Ｖ５のリミット機能が実現される。
【００４７】
図７は、本発明の異なる一実施形態に係るデジタルマイクの構成図である。本実施形態のデジタルマイク１１は、マイク素子２、バッファ１３、Ａ／Ｄコンバータ４、チャージポンプ回路６、第１の基準電圧生成手段１５、および第２の基準電圧生成手段１６を備えている。これらのうち、チャージポンプ回路６、バッファ１３、Ａ／Ｄコンバータ４、第１の基準電圧生成手段１５、および第２の基準電圧生成手段１６は、単一の半導体基板上に集積されて成り、いわゆるモノリシック素子を構成している。
【００４８】
本実施形態の場合、第１の基準電圧生成手段１５が、チャージポンプ回路６における動作電圧Ｖ３の基となる電圧Ｖ１をチャージポンプ回路６へ提供する。そして、第２の基準電圧生成手段１６が、Ａ／Ｄコンバータ４のフルスケール電圧を規定する電圧Ｖ２をＡ／Ｄコンバータ４へ提供する。第１の基準電圧生成手段１５、および第２の基準電圧生成手段１６は、互いに同種の機構に基づいて電圧Ｖ１，Ｖ２を発生する。
【００４９】
また、バッファ１３は、アナログ信号Ｖ５を所定の電圧範囲に制限するための機能（リミッタ機能）を備えており、入力信号Ｖ４の絶対値が過大となった場合においても、アナログ信号Ｖ５の電圧値は該電圧範囲の上限値に制限される。この所定の電圧範囲を規定する基準電圧Ｖ６は、第１の基準電圧生成手段１５または第２の基準電圧生成手段１６から提供される。
【００５０】
なお、ＡＤコンバータ４の構成については、前述の実施形態と同じであるので説明を省略する。また、基準電圧生成手段１５，１６の各構成は、前述の実施形態における基準電圧発生回路５１と同じである。
【００５１】
本実施形態のバッファ１３は出力リミッタ機能を有する。このようなバッファ１３の構成例を図８及び図９に示す。図８（ａ）に示すバッファ１３Ａは、一対のオペアンプ３１ａ，３１ｂと、３つの抵抗素子３２ａ〜３２ｃと、一対のダイオード３３ａ，３３ｂとを備えている。オペアンプ３１ａの出力端子とオペアンプ３１ｂの出力端子との間に３つの抵抗素子３２ａ〜３２ｃが直列に接続され、抵抗素子３２ａと抵抗素子３２ｂとの接続点がオペアンプ３１ａの反転入力端子に接続され、抵抗素子３２ｂと抵抗素子３２ｃとの接続点がオペアンプ３１ｂの反転入力端子に接続されることによって、オペアンプ３１ａ，３１ｂおよび抵抗素子３２ａ〜３２ｃは、オペアンプ３１ａの非反転入力端子に入力された電圧信号に対し差動増幅を行う。オペアンプ３１ａの非反転入力端子には入力信号Ｖ４が入力され、オペアンプ３１ａおよび３１ｂの出力端子からはアナログ信号Ｖ５が出力される。なお、オペアンプ３１ｂの非反転入力端子はグランド電位に接続（接地）されている。
【００５２】
また、一対のダイオード３３ａ，３３ｂは、オペアンプ３１ａの出力端子とオペアンプ３１ｂの出力端子との間において、互いに逆向きに並列接続されている。具体的には、ダイオード３３ａのアノードおよびダイオード３３ｂのカソードはオペアンプ３１ａの出力端子に接続されており、ダイオード３３ａのカソードおよびダイオード３３ｂのアノードはオペアンプ３１ｂの出力端子に接続されている。この一対のダイオード３３ａ，３３ｂの閾値電圧によって、アナログ信号Ｖ５の大きさが所定の電圧範囲に制限される。
【００５３】
図８（ｂ）に示すバッファ１３Ｂは、一対のオペアンプ３１ａ，３１ｂと、３つの抵抗素子３２ａ〜３２ｃと、一対のＭＯＳトランジスタ３４ａ，３４ｂとを備えている。なお、オペアンプ３１ａ，３１ｂおよび抵抗素子３２ａ〜３２ｃの接続関係は、図８（ａ）に示したバッファ１３Ａと同様である。
【００５４】
一対のＭＯＳトランジスタ３４ａ，３４ｂは、オペアンプ３１ａの出力端子とオペアンプ３１ｂの出力端子との間において、互いに逆向きに並列接続されている。具体的には、ＭＯＳトランジスタ３４ａのドレインおよびＭＯＳトランジスタ３４ｂのソースはオペアンプ３１ａの出力端子に接続されており、ＭＯＳトランジスタ３４ａのソースおよびＭＯＳトランジスタ３４ｂのドレインはオペアンプ３１ｂの出力端子に接続されている。また、ＭＯＳトランジスタ３４ａ及び３４ｂのゲートはそれぞれＭＯＳトランジスタ３４ａ及び３４ｂのドレインに接続されている。この一対のＭＯＳトランジスタ３４ａ，３４ｂのゲート−ソース間電圧によって、アナログ信号Ｖ５の大きさが所定の電圧範囲に制限される。
【００５５】
図９（ａ）に示すバッファ１３Ｃは、一対のオペアンプ３１ａ，３１ｂと、３つの抵抗素子３２ａ〜３２ｃと、一対のバイポーラトランジスタ３５ａ，３５ｂとを備えている。なお、オペアンプ３１ａ，３１ｂおよび抵抗素子３２ａ〜３２ｃの接続関係は、図８（ａ）に示したバッファ１３Ａと同様である。
【００５６】
一対のバイポーラトランジスタ３５ａ，３５ｂは、オペアンプ３１ａの出力端子とオペアンプ３１ｂの出力端子との間において、互いに逆向きに並列接続されている。具体的には、バイポーラトランジスタ３５ａのエミッタおよびバイポーラトランジスタ３５ｂのベースはオペアンプ３１ａの出力端子に接続されており、バイポーラトランジスタ３５ａのベースおよびバイポーラトランジスタ３５ｂのエミッタはオペアンプ３１ｂの出力端子に接続されている。なお、バイポーラトランジスタ３５ａ及び３５ｂのコレクタはグランド電位に接続（接地）されている。この一対のバイポーラトランジスタ３５ａ，３５ｂのベース−エミッタ間電圧によって、アナログ信号Ｖ５の大きさが所定の電圧範囲に制限される。
【００５７】
なお、バッファ１３Ａ〜１３Ｃはアナログ信号Ｖ５として差動信号を出力するが、このような差動信号ではなくシングルエンド信号を出力する場合においても、バッファ１３Ａ〜３Ｃと同様にダイオード素子等を使用することによりリミッタ機能を好適に実現できる。また、図９（ｂ）に示すように、バッファ１３Ａ等のオペアンプ３１ａ，３１ｂの各出力端子に対し直列に抵抗素子３２ｄ，３２ｅを付加し、その先にダイオード３３ａ，３３ｂ等を配置することにより、図２に示したようにリミット電圧以上の入力信号に対して穏やかにリミット動作を行うこともできる。
【図面の簡単な説明】
【００５８】
【図１】本発明の実施の形態に係るデジタルマイクの構成を示す図である。
【図２】デジタルマイクの入出力を示すグラフである。
【図３】チャージポンプ回路の具体的な構成の一例を示す回路図である。
【図４】Ａ／Ｄコンバータの一例を示す図である。
【図５】（ａ）〜（ｃ）基準電圧発生回路の一例を示す図である。
【図６】バッファの構成例を示す図である。
【図７】本発明の異なる一実施形態に係るデジタルマイクの構成図である。
【図８】（ａ），（ｂ）バッファの一例を示す図である。
【図９】（ａ），（ｂ）バッファの他の例を示す図である。
【図１０】従来のデジタルマイクの構成を示す図である。
【符号の説明】
【００５９】
１，１１…デジタルマイク、２…マイク素子、３，１３，１３Ａ〜１３Ｃ…バッファ、４…Ａ／Ｄコンバータ、５…基準電圧生成部、６…チャージポンプ回路、３１ａ，３１ｂ…オペアンプ、３２ａ〜３２ｅ…抵抗素子、３３ａ，３３ｂ…ダイオード、３４ａ，３４ｂ…ＭＯＳトランジスタ、３５ａ，３５ｂ…バイポーラトランジスタ、４１ａ〜４１ｈ…スイッチ、４２ａ，４２ｂ…キャパシタ、４３…積分器、４４…コンパレータ、５０ａ，５０ｂ…増幅器、５１，５１Ａ〜５１Ｃ…基準電圧発生回路、５２…定電流源、５３…ダイオード、５４…トランジスタ、５５…バイポーラトランジスタ、６１ａ，６１ｂ…インバータ、６２ａ〜６２ｆ…ダイオード、６３ａ〜６３ｇ…キャパシタ。
【図１】
2010045640.tif 000003
【図２】
2010045640.tif 000004
【図３】
2010045640.tif 000005
【図４】
2010045640.tif 000006
【図５】
2010045640.tif 000007
【図６】
2010045640.tif 000008
【図７】
2010045640.tif 000009
【図８】
2010045640.tif 000010
【図９】
2010045640.tif 000011
【図１０】
2010045640.tif 000012