(57)【要約】  【課題】フリッカノイズの影響を考慮し消費電力も考慮して、位相ノイズを低減した発振器を設計する。  【解決手段】発振周波数をｆｏ、規格化周波数をｆｎ、オフセット周波数をΔｆ、位相ノイズ特性の傾きをＮとするとき、オフセット周波数Δｆでの目標となる位相ノイズＬ{Δｆ}と消費電力Ｐｄとから、(a)式により、目標となる第１の性能指数ＦＯＭconを求めておき、シミュレーション、計算、又は実際の測定で求めた位相ノイズＬ{Δｆ}と消費電力Ｐｄとから、(b)式により第２の性能指数ＦＯＭgenを求め、ＦＯＭcom≦ＦＯＭgenとなるように発振器を設計する。2010028313.tif 000021【選択図】  図１
2010028313.tif 000002
【特許請求の範囲】
【請求項１】
発振周波数をｆｏ、規格化周波数をｆｎ、オフセット周波数Δｆでの位相ノイズ特性の傾きをＮとするとき、
オフセット周波数Δｆでの目標となる位相ノイズＬ{Δｆ}と消費電力Ｐｄとから、(a)式、(b)式、又は(c)式により、目標となる第１の性能指数ＦＯＭcon、ＦＯＭgen、又はＦＯＭnorを求め、
シミュレーション、計算、又は実際の測定で求めたオフセット周波数Δｆでの位相ノイズＬ{Δｆ}と消費電力Ｐｄとから、(b)又は(c)式により、第２の性能指数ＦＯＭgen、又はＦＯＭnorを求め、
該第２の性能指数ＦＯＭgen、又はＦＯＭnorが前記第１の性能指数ＦＯＭcon、ＦＯＭgen、又はＦＯＭnorを越える、又は近づくように設計することを特徴とする発振器の設計方法。
2010028313.tif 000017
ただし
2010028313.tif 000018
【請求項２】
発振周波数をｆｏ、規格化周波数をｆｎ、オフセット周波数Δｆでの位相ノイズ特性の傾きをＮとするとき、
オフセット周波数Δｆでの目標となる位相ノイズＬ{Δｆ}と消費電力Ｐｄとから、(d)式、(e)式、又は(f)式により、目標となる第１の性能指数ＦＯＭＴcon、ＦＯＭＴgen、又はＦＯＭＴnorを求め、
シミュレーション、計算、又は実際の測定で求めたオフセット周波数Δｆでの位相ノイズＬ{Δｆ}と消費電力Ｐｄとから、(e)又は(f)式により、第２の性能指数ＦＯＭＴgen、又はＦＯＭＴnorを求め、
該第２の性能指数ＦＯＭＴgen、又はＦＯＭＴnorが前記第１の性能指数ＦＯＭＴcon、ＦＯＭＴgen、又はＦＯＭＴnorを越える、又は近づくように設計することを特徴とする発振器の設計方法。
2010028313.tif 000019
ただし、
2010028313.tif 000020
【請求項３】
請求項１又は２に記載の発振器の設計方法において、
前記位相ノイズの周波数特性が−３０[dB/dec]であるとき、前記Ｎを、Ｎ＝３とすることを特徴とする発振器の設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタ、抵抗、インダクタ、キャパシタ等で構成される発振器の設計方法に関するものである。
【背景技術】
【０００２】
ＣＭＯＳ構成のリング型電圧制御発振器（以下、「リング発振器」とよぶ。）は、プロセッサ用、オーディオ用、無線通信用のＩＣ等で非常に多く用いられている。リング発振器の位相ノイズは、それぞれのＩＣのシステム性能を左右することから、低ノイズが切望されている。したがって、設計した発振器の位相ノイズ特性を評価することは非常に重要である。
【０００３】
しかし、発振周波数、オフセット周波数がそれぞれ異なる発振器の位相ノイズをそのまま比較することはできない。そこで、通常は、性能指数ＦＯＭ（Figure Of Merit）（非特許文献１）によって、位相ノイズを比較・評価し、位相ノイズを低減する設計手法を採用している。
【０００４】
従来の性能指数ＦＯＭは、ＬＣ型電圧制御発振器（以下、「ＬＣ発振器」とよぶ。）の位相ノイズを比較するために、Leesonのモデル（非特許文献２，３）から導出され、フリッカノイズの影響を無視したものとなっている。しかし、ＬＣ発振器における低オフセット周波数での位相ノイズや、リング発振器の位相ノイズを比較する場合は、フリッカノイズが影響を及ぼすため、従来の性能指数ＦＯＭでは比較ができない。
【０００５】
また、リング発振器を設計する上で、Abidiが導出した低フリッカノイズのリング発振器の設計指針（非特許文献４）は、低位相ノイズの発振器を設計するに際に非常に有効である。しかし、発振器の設計には、消費電力の低減化も必要となる。
【０００６】
一般的なＬＣ発振器の位相ノイズは、Leesonのモデルにより(1)式で求められる。
2010028313.tif 000003
ここで、
Ｌ{Δｆ}：オフセット周波数Δｆでの位相ノイズ[dBc/Hz]
Ｆ：excess noise factor
ｋ：ボルツマン定数（1.38×10-23[J/k]）
Ｔ：絶対温度[k]
Ｐｄ：発振器の消費電力[W]
ＱＬ：ＬＣタンク回路の実効的なＱファクタ
ｆｏ：発振周波数[Hz]
Δｆ：発振周波数ｆｏからのオフセット周波数[Hz]
ｆｐｍｃ：位相ノイズの周波数特性の１／Δｆ２領域と１／Δｆ３領域のコーナー（境界）周波数[Hz]
である。ｆｐｍｃはトランジスタ等のデバイスから発生するフリッカノイズとホワイトノイズとのコーナー周波数とは異なる。(1)式は、ＬＣタンク回路から発生するΔｆ２に反比例するノイズ成分と、Δｆ３に反比例するフリッカノイズによる成分とを含んでいる。
【０００７】
Abidiは、インバータ型や差動型のリング発振器のようなＣＭＯＳ構成のリング発振器の位相ノイズを、ホワイトノイズ、電圧制御ノイズ、フリッカノイズに分けて、位相ノイズモデルを解析した（非特許文献４）。この解析の結果、ＣＭＯＳ構成のリング発振器の位相ノイズでは、フリッカノイズが支配的であることを示した。
【０００８】
インバータ型のリング発振器における、フリッカノイズによる位相ノイズＬ{Δｆ}は、(2)式で求められる。
2010028313.tif 000004
ここで、
Ｍ：インバータの段数
ＶＤＤ：発振器に印加される電源電圧[V]
Ｖｔ：インバータを構成するトランジスタの閾値電圧[V]
ＫｆＰ，ＫｆＮ：経験則によるフリッカノイズ係数
ＷＮ：インバータを構成するＮＭＯＳトランジスタのゲート幅[μm]
ＷＰ：インバータを構成するＰＭＯＳトランジスタのゲート幅[μm]
ＬＮ：インバータを構成するＮＭＯＳトランジスタのゲート長[μm]
ＬＰ：インバータを構成するＰＭＯＳトランジスタのゲート長[μm]
である。オフセット周波数Δｆでの位相ノイズＬ{Δｆ}は、(2)式により、ｆｏ２に比例し、Δｆ３に反比例する。
【０００９】
また、差動型のリング発振器における、フリッカノイズによる位相ノイズＬ{Δｆ}は、(3)式で求められる。
2010028313.tif 000005
ここで、
Ａ：差動回路の電流源としているトランジスタのカレントミラーの比、
Ｋf：経験則によるフリッカノイズ係数
Ｖeff：カレントミラーに用いたトランジスタに印加したゲート電圧の実効値[V]
Ｗ：カレントミラートランジスタのゲート幅[μm]
Ｌ：カレントミラートランジスタのゲート長[μm]
Ｃox：カレントミラートランジスタのゲート容量[F]
である。
【００１０】
従来では、(4)式に示す性能指数ＦＯＭconを用いて、位相ノイズ特性を比較していた。
2010028313.tif 000006
【００１１】
【非特許文献１】P.Kinget,"Integrated GHz Voltage Controlled Oscillators",Analog Circuit Design,(W.Sansen,J.H.Huijsing and R.J.van de Plasshe,eds),pp.353-381,New York:Kluwer Academic Publishers,1999.
【非特許文献２】D.B,Leeson,"A Simple Model of Feedback Oscillator Noise Spectrum",Proc.IEEE Letters,vol.54,pp.329-330,February 1966.
【非特許文献３】J.Craninckx and M.Steyaert,"Low-noise Voltage Controlled Oscillators Using Enhanced LC-Tanks",IEEE Trans.Circuits Systems-II,vol.42,pp.794-804,Dec.1995.
【非特許文献４】Asad A. Abidi,"Phase Noise and Jitter in CMOS Ring Oscillators",IEEE Journal of Solid-State Circuits,vol.41,No.8,pp.1803-1816,August 2006.
【非特許文献５】Asad A. Abidi,"How Phase Noise Appears in Oscillators",in "Analog Circuit Design-RF Analog-to-Didital Converters;Sensor and Actuator Interfaces;Low-Noise Oscillators,PLLs and Synthesizers",pp.428-447,Kluwer Academic Publishers,Boston,November 1997,Hard-bound,ISBN 0-7923-9968-4.
【発明の開示】
【発明が解決しようとする課題】
【００１２】
従来の性能指数ＦＯＭconでは、(4)式中の第２項によって、異なる発振周波数ｆｏとオフセット周波数Δｆとを補正している。また、(4)式の第３項は、規格化した消費電力であり、Ｐｄが小さいほど性能指数ＦＯＭconは高くなる。(4)式中の補正係数「（ｆｏ／Δｆ）２」は、(1)式中で示されている「Δｆ２」に反比例する位相ノイズを考慮したものである。しかし、リング発振器の位相ノイズは、前述のように、フリッカノイズが支配的であり（非特許文献４，５）、このフリッカノイズによる位相ノイズは、(3)式にあるように「Δｆ３」に反比例するため、(4)式で補正することができない。
【００１３】
実際に図１に示す５段のインバータ型のリング発振器の位相ノイズ特性は、「Δｆ３」に反比例し、−３０[dB/dec]の直線で近似できる（図２参照）。なお、図１において、インバータＩＮＶ１〜ＩＮＶ５は、インバータＩＮＶ４で代表して示すように、ＰＭＯＳトランジスタＭＰとＮＭＯＳトランジスタＭＮと負荷容量ＣＬからなり、ＰＭＯＳトランジスタＭＰのゲート長はＬＰ、ゲート幅はＷＰ、ＮＭＯＳトランジスタＭＮのゲート長はＬＮ、ゲート幅はＷＮである。一方、ＬＣ発振器の位相ノイズ特性は、「Δｆ２」に反比例し、−２０[dB/dec]の直線で近似できる（図２参照）。
【００１４】
ここで、図２に示した位相ノイズ特性から求めた従来の性能指数ＦＯＭconを図３に示す。ＬＣ発振器の性能指数ＦＯＭconは、１０[kHz]以上のオフセット周波数Δｆで一定値を示すが、リング発振器の性能指数ＦＯＭconは、オフセット周波数Δｆに依存して変化している。したがって、リング発振器の性能指数ＦＯＭconは、異なるオフセット周波数Δｆを補正できていないことがわかる。
【００１５】
本発明の目的は、フリッカノイズの影響を考慮し、さらに消費電力をも考慮して、位相ノイズを低減化した発振器の設計方法を提供することである。
【課題を解決するための手段】
【００１６】
上記目的を達成するために、請求項１にかかる発明の発振器の設計方法は、発振周波数をｆｏ、規格化周波数をｆｎ、オフセット周波数Δｆでの位相ノイズ特性の傾きをＮとするとき、オフセット周波数Δｆでの目標となる位相ノイズＬ{Δｆ}と消費電力Ｐｄとから、(a)式、(b)式、又は(c)式により、目標となる第１の性能指数ＦＯＭcon、ＦＯＭgen、又はＦＯＭnorを求め、シミュレーション、計算、又は実際の測定で求めたオフセット周波数Δｆでの位相ノイズＬ{Δｆ}と消費電力Ｐｄとから、(b)又は(c)式により、第２の性能指数ＦＯＭgen、又はＦＯＭnorを求め、該第２の性能指数ＦＯＭgen、又はＦＯＭnorが前記第１の性能指数ＦＯＭcon、ＦＯＭgen、又はＦＯＭnorを越える、又は近づくように設計することを特徴とする。
2010028313.tif 000007
ただし、
2010028313.tif 000008
請求項２にかかる発明の発振器の設計方法は、発振周波数をｆｏ、規格化周波数をｆｎ、オフセット周波数Δｆでの位相ノイズ特性の傾きをＮとするとき、オフセット周波数Δｆでの目標となる位相ノイズＬ{Δｆ}と消費電力Ｐｄとから、(d)式、(e)式、又は(f)式により、目標となる第１の性能指数ＦＯＭＴcon、ＦＯＭＴgen、又はＦＯＭＴnorを求め、シミュレーション、計算、又は実際の測定で求めたオフセット周波数Δｆでの位相ノイズＬ{Δｆ}と消費電力Ｐｄとから、(e)又は(f)式により、第２の性能指数ＦＯＭＴgen、又はＦＯＭＴnorを求め、該第２の性能指数ＦＯＭＴgen、又はＦＯＭＴnorが前記第１の性能指数ＦＯＭＴcon、ＦＯＭＴgen、又はＦＯＭＴnorを越える、又は近づくように設計することを特徴とする。
2010028313.tif 000009
ただし、
2010028313.tif 000010
請求項３にかかる発明は、請求項１又は２に記載の発振器の設計方法において、前記位相ノイズの周波数特性が−３０[dB/dec]であるとき、前記Ｎを、Ｎ＝３とすることを特徴とする。
【発明の効果】
【００１７】
本発明によれば、フリッカノイズの影響を考慮し、さらに消費電力をも考慮し、位相ノイズを低減化した発振器の設計が可能となる。
【発明を実施するための最良の形態】
【００１８】
本発明では、リング発振器の位相ノイズを解析するため、(1)〜(3)式に示されるフリッカノイズの効果を考慮し、一般化した性能指数ＦＯＭgenを以下のように提案する。
2010028313.tif 000011
ここで、
Ｎ：位相ノイズ特性の傾き
であり、以下のように定義される。
2010028313.tif 000012
【００１９】
さらに、フリッカノイズの効果を考慮した性能指数ＦＯＭgenと従来の性能指数ＦＯＭconを比較できる性能指数ＦＯＭnorも、以下のように提案する。
2010028313.tif 000013
ここで、ｆｎは規格化周波数（ＦＯＭcon＝ＦＯＭnorとなる周波数）、あるいは電圧制御発振器のフリーラン時の位相ノイズ特性とＰＬＬのカットオフ周波数特性の交点[Hz]である。この規格化周波数ｆnは、電圧制御発振器のフリーラン時の位相ノイズの性能指数を評価する際には、位相ノイズ特性が−３０〜−２０[dB/dec]に変化する影響を避けるため、ｆpncよりも十分に高い周波数に設定するのが好ましい。
【００２０】
一般的に、リング発振器の位相ノイズは、フリッカノイズの影響により、「Δｆ３」にに反比例し、−３０[dB/dec]の傾きとなる（非特許文献４，５、図２）。したがって、傾き係数ＮはＮ＝３で近似できるので、この値を(5)式と(7)式に代入すると、(8)式と(9)式が得られる。
2010028313.tif 000014
2010028313.tif 000015
【００２１】
(8)式と(9)式中の第２項の補正係数「（ｆｏ２／Δｆ３）」は、フリッカノイズの影響を補正する。図４に、リング発振器の位相ノイズ特性（図２）から計算で求めた従来の性能指数ＦＯＭconと、我々が提案する性能指数ＦＯＭgen、性能指数ＦＯＭgen2、性能指数ＦＯＭnor2（ｆｎ＝１ＭＨｚ）を示す。ここで、従来の性能指数ＦＯＭconは、オフセット周波数Δｆに依存して変化している。一方、性能指数ＦＯＭgen、ＦＯＭgen2、ＦＯＭnor2は、オフセット周波数Δｆに依存せず、ほぼ同じ値となっている。つまり、本実施例で提案した性能指数ＦＯＭgen、ＦＯＭgen2、ＦＯＭnor2は、フリッカノイズによる影響を補正し、異なるオフセット周波数で同じ値になっていることがわかる。
【００２２】
性能指数ＦＯＭgen2は、傾き係数Ｎ＝３としているため、性能指数ＦＯＭgenよりもほんの少しだけ小さな値となるが、計算が簡単であるため、位相ノイズを比較するのに便利である。また、性能指数ＦＯＭnor2は、従来の性能指数ＦＯＭconと比較できるように、性能指数ＦＯＭnor2を規格化周波数ｆｎ（例えば１ＭＨｚ）で、ＦＯＭnor2＝ＦＯＭconとなるようにシフトさせたものである。
【００２３】
したがって、リング発振器の位相ノイズから性能指数ＦＯＭnor2を求め、ＬＣ発振器の位相ノイズを従来の性能指数ＦＯＭconで求めることで、位相ノイズ特性を比較することが可能となる。さらに、発振器の位相ノイズと消費電力の目標仕様から目標の性能指数ＦＯＭconを求め、シミュレーションや計算や実測で性能指数ＦＯＭgen2やＦＯＭnor2を求め、仕様を満足しているか比較することができる。この比較を自動で行うようにすることで、シミュレータを用いて発振器の自動設計も可能となる。
【００２４】
前述したように、(5)、(7)、(8)、(9)式で示した性能指数ＦＯＭを採用することで、消費電力を考慮しつつリング発振器の位相ノイズを解析できるようになった。ここでは、シンプルな回路トポロジーで、ノイズ源が少ないことから、図１に示したインバータ型のリング発振器に着目し、その発振器を０．１８[μm]ＣＭＯＳテクノロジーで構成した場合のノイズ特性を本実施例の性能指数ＦＯＭで解析する。そして、解析結果より、インバータ型のリング発振器の性能指数ＦＯＭを最適化する方法について述べる。
【００２５】
図５に、図１で説明したインバータ型の５段リング発振器において、負荷容量ＣＬ＝０．１、０．２、０．３[pF]のときの発振周波数ｆｏ[MHz]、消費電力Ｐｄ[mW]、位相ノイズ[dBc/Hz]、Δｆ＝１００[kHz]でのＦＯＭnor2[dB]のシミュレーション結果を示す。ここで、インバータのＭＯＳトランジスタのサイズは、ＬＮ＝ＬＰ＝０．１８[μm]、ＷＮ＝５[μm]、ＷＰ＝３ＷＮである。また、図６に、図５に示す負荷容量ＣＬ＝０．１、０．２、０．３[pF]、規格化周波数ｆｎ＝１[MHz]としたときの性能指数ＦＯＭnor2の特性を示す。
【００２６】
図６における性能指数ＦＯＭnor2は、オフセット周波数Δｆに依存していないことがわかる。したがって、前述したように、位相ノイズを評価するのに適していることがわかる。シミュレーション（ｓｉｍ）で求めた性能指数ＦＯＭnor2の値は、負荷容量ＣＬに依存していない。また、測定（ｍｅａｓ）した性能指数ＦＯＭnor2は、シミュレーション値よりも２ｄＢ程度高い値となっている（図５、図６）。シミュレーション（ｓｉｍ）で求めた性能指数ＦＯＭnor2と測定（ｍｅａｓ）した性能指数ＦＯＭnor2の違いは、シミュレーションで使用したＳＰＩＣＥモデルでのフリッカノイズと実際のトランジスタのフリッカノイズとの差が原因である。また、図５に示すように負荷容量ＣＬを変化させたときの性能指数ＦＯＭnor2の値は同じである。以上の結果より、負荷容量ＣＬは、性能指数ＦＯＭnor2を変化させず、周波数だけを変化させる要素となることがわかる。
【００２７】
図７は、インバータ型の５段リング発振器において、負荷容量ＣＬを０．１[pF]で一定とし、規格化周波数ｆｎ＝１[MHz]としたときの性能指数ＦＯＭnor2の特性を示す。ここで、インバータのＭＯＳトランジスタのサイズは、ＬＮ＝ＬＰ＝０．１８[μm]、ＷＮ＝２．５、５、３８．５６[μm]、ＷＰ＝３ＷＮである。シミュレーション（ｓｉｍ）で求めた性能指数ＦＯＭnor2の値は、トランジスタのＷＮとＷＰの値に依存せず、ほぼ同じ値となっている。また、この条件で測定した性能指数ＦＯＭnor2は、シミュレーション値よりも２ｄＢ程度高い値となっている（図７）が、これも、シミュレーションで使用したＳＰＩＣＥモデルでのフリッカノイズと実際のトランジスタのフリッカノイズとの差が原因である。
【００２８】
上述したように、シミュレーショーンと実測の性能指数ＦＯＭnor2は、ほぼ同じ様な値となることから、Ａｇｉｌｅｎｔ社のＡＤＳでＨＢシミュレーションによってトランジスタサイズと性能指数ＦＯＭnor2との関係を求めた。図８には、５段のインバータ型のリング発振器において、負荷容量ＣＬを０．１[pF]とし、規格化周波数ｆｎ＝１[MHz]、そしてオフセット周波数Δｆ＝１００[kHz]としたときの性能指数ＦＯＭnor2を示す。インバータのトランジスタサイズは、ＬＮ＝ＬＰ＝０．１８[μm]〜０．５[μm]、ＷＮ＝２．５[μm]〜３８．５６[μm]、ＷＰ＝３ＷＮとした。
【００２９】
図８より、性能指数ＦＯＭnor2は、トランジスタのゲート長ＬＮ＝ＬＰに依存し、ゲート幅ＷＮ（ＷＰ＝３ＷＮ）にはほとんど依存しないことがわかる。また、このリング発振器の構成においては、どのようにトランジスタサイズを変えても、性能指数ＦＯＭnor2は、１６８[dB]が最大であることがわかる。ここで、所望する発振器の仕様が、発振周波数ｆｏ＝３００[MHz]、オフセット周波数Δｆ＝１[MHz]での位相ノイズＬ{Δｆ}＝−１１０[dBc]、消費電力Ｐｄ＝２７[mW]の場合、目標仕様となる性能指数ＦＯＭconは、(4)式より１５５．２[dB]と求められる。したがって、この目標仕様である１５５．２[dB]の性能指数ＦＯＭconと、設計する発振器の性能指数ＦＯＭnor2とを比較して、ＦＯＭcon≦ＦＯＭnor2となるようにトランジスタのサイジング等を行えば、目標仕様を満足する。
【００３０】
つまり、発振器の目標仕様から性能指数ＦＯＭcon、又はＦＯＭnorを求めておき、設計している発振器のシミュレーション、計算あるいは実測で求めた性能指数ＦＯＭnorと比較することで、経験によらず、目標となる仕様を満足するか否かを簡単に判断できるようになる。さらに、目標を満たす性能指数ＦＯＭnor2の中から、消費電力Ｐｄのスペックを満たすものを選定すれば、消費電力と位相ノイズとを満足する発振器を選択できるようになる。ＦＯＭcon≦ＦＯＭnorとなるようにすれば、目標仕様を満足する。さらに、このような手順で自動サイジング機能を有するシミュレータを用いれは、自動的に所望の消費電力と位相ノイズ特性を満たす発振器が容易に設計可能となる。
【００３１】
一方、所望の特性が得られない場合は、この仕様を満足する発振器が設計できないことも容易に類推でき、求めた性能指数ＦＯＭnor2の最大値が実現できる限界であることも求められるようになる。
【００３２】
なお、電圧制御発振器としてのリング発振器やＬＣ発振器では、可変周波数範囲ＦＴＲも考慮して、発振器の目標となる位相ノイズと消費電力から(10)式、(11)式又は(12)式より性能指数ＦＯＭＴcon、ＦＯＭＴgen、又はＦＯＭＴnorを求めておき、設計している発振器のシミュレーション、計算あるいは実測で求めた位相ノイズと消費電力から性能指数ＦＦＯＭＴgen、又はＦＯＭＴnorを求めて比較することで、経験によらず、目標となる仕様を満足するか否かを簡単に判断できるようになる。例えば、ＦＯＭＴcon≦ＦＯＭＴgen2、あるいはＦＯＭＴcon≦ＦＯＭＴnor2となるようにトランジスタのサイジング等を行えば、目標仕様を満足する。
2010028313.tif 000016
【図面の簡単な説明】
【００３３】
【図１】一般的なＣＭＯＳ構成のインバータ型５段のリング発振器のブロック図である。
【図２】図１のリング発振器とＬＣ発振器の位相ノイズの周波数特性図である。
【図３】リング発振器とＬＣ発振器の従来の性能指数ＦＯＭconの周波数特性図である。
【図４】図２の位相ノイズ特性をもつリング発振器の性能指数ＦＯＭcon、ＦＯＭgen、ＦＯＭgen2、ＦＯＭnor2（ｆｎ＝１[MHz]）である。
【図５】図１のリング発振器において、負荷容量ＣＬを異ならせたときの、発振周波数ｆｏ、消費電力Ｐｄ、位相ノイズ、オフセット周波数Δｆ＝１００[kHz]での性能指数ＦＯＭnor2のシミュレーション結果を示す図である。
【図６】図１のリング発振器において、負荷容量ＣＬを異ならせたときの、規格化周波数ｆｎ＝１[MHz]での性能指数ＦＯＭnor2のシミュレーション（ｓｉｍ）結果と測定（ｍｅａｓ）結果の特性図である。
【図７】図１のリング発振器において、負荷容量ＣＬ＝０．１[pF]、規格化周波数ｆｎ＝１[MHz]での性能指数ＦＯＭnor2のシミュレーション（ｓｉｍ）結果と測定（ｍｅａｓ）結果の特性図である。
【図８】図１のリング発振器において、規格化周波数ｆｎ＝１[MHz]、オフセット周波数Δｆ＝１００[kHz]、負荷容量ＣＬ＝０．１[pF]での性能指数ＦＯＭnor2の計算結果の特性図である。
【図１】
2010028313.tif 000022
【図２】
2010028313.tif 000023
【図３】
2010028313.tif 000024
【図４】
2010028313.tif 000025
【図５】
2010028313.tif 000026
【図６】
2010028313.tif 000027
【図７】
2010028313.tif 000028
【図８】
2010028313.tif 000029