(57)【要約】【課題】消費電力が一層低減されたスイッチング電源装置を提供する。【解決手段】スイッチング電源装置１において、交流電源からの交流を直流に整流する整流回路Ｂ１と、この整流回路Ｂ１で整流された電流を、スイッチング素子Ｑ１を利用してスイッチングするスイッチング回路と、スイッチング素子Ｑ１に対してスイッチング信号を出力するパルス発振回路ＩＣ７１と、このスイッチング回路ＩＣ７１でスイッチングされた電流によって、電圧を昇圧又は降圧する変圧回路Ｔ１と、スイッチング信号の導通角が定格モード時に０．３５以下となるように、パルス発振回路ＩＣ７１に対してフィードバック信号を送信するフィードバック回路８０と、を備えるようにした。【選択図】図１
2010045971.tif 000002
【特許請求の範囲】
【請求項１】
交流電源からの交流を直流に整流する整流回路と、
前記整流回路で整流された電圧を、スイッチング素子を利用してスイッチングするスイッチング回路と、
前記スイッチング素子に対して、定格モード時には高周波、待機モード時には低周波となるスイッチング信号を出力するパルス発振回路と、
前記スイッチング回路でスイッチングされた電流によって、電圧を昇圧又は降圧する変圧回路と、
前記スイッチング信号の導通角が前記定格モード時に０．３５以下となるように、且つ前記待機モード時に０．１１以下となるように、前記パルス発振回路に対して、前記変圧回路の出力電圧を検出して基準電圧と比較する比較回路に基づくフィードバック信号を送信するフィードバック回路と、を備え、
前記パルス発振回路によって生成される前記スイッチング信号は、前記低周波から前記高周波にシフトする前後を比較した際に、前記低周波側のパルス幅と比較して前記高周波側のパルス幅が小さくなるように設定され、
前記スイッチング信号に基づいて前記スイッチング素子に供給されるドレイン電流のピーク値は、前記定格モード時と比較して前記待機モード時が小さくなるように設定されることを特徴とするスイッチング電源装置。
【請求項２】
交流電源からの交流を直流に整流する整流回路と、
前記整流回路で整流された電圧を、スイッチング素子を利用してスイッチングするスイッチング回路と、
前記スイッチング素子に対して、定格モード時には高周波、待機モード時には低周波となるスイッチング信号を出力するパルス発振回路と、
前記スイッチング回路でスイッチングされた電流によって、電圧を昇圧又は降圧する変圧回路と、
前記スイッチング信号の導通角が前記定格モード時に０．３５以下となるように、且つ前記待機モード時に０．１１以下となるように、前記パルス発振回路に対して、前記変圧回路の出力電圧を検出して基準電圧と比較する比較回路に基づくフィードバック信号を送信するフィードバック回路と、を備え、
前記パルス発振回路によって生成される前記スイッチング信号は、前記低周波から前記高周波にシフトする前後を比較した際に、前記低周波側の平均的なパルス幅と比較して、前記高周波側の平均的なパルス幅が小さくなるように設定され、
前記スイッチング信号に基づいて前記スイッチング素子に供給されるドレイン電流のピーク値は、前記定格モード時と比較して前記待機モード時が小さくなるように設定されることを特徴とするスイッチング電源装置。
【請求項３】
前記パルス発振回路は、前記定格モード時において２５ｋＨｚ以上且つ５００ｋＨｚ以下、前記待機モード時において８ｋＨｚ以上且つ２５ｋＨｚ以下の前記スイッチング信号を発振することを特徴とする請求項１又は２記載のスイッチング電源装置。
【請求項４】
前記変圧回路がトランスを備えており、
前記トランスの２次側巻線数が、５Ｖ出力回路にて８ターン以上であることを特徴とする請求項１乃至３のいずれか記載のスイッチング電源装置。
【請求項５】
前記変圧回路がトランスを備えており、
前記トランスの巻線比は、０．０８以上であることを特徴とする請求項１乃至４のいずれか記載のスイッチング電源装置。
【請求項６】
更に、待機モード時において、前記パルス発振回路における前記スイッチング信号の周波数を低周波に切替える周波数切替手段を備えることを特徴とする請求項１乃至５のいずれか記載のスイッチング電源装置。
【請求項７】
前記周波数切替手段は、前記スイッチング回路のパルス出力を検出し、前記パルス出力の状態に基づいて抵抗を利用して抵抗値を変化させて、前記パルス発振回路における前記スイッチング信号の周波数を切替えることを特徴とする請求項６記載のスイッチング電源装置。
【請求項８】
前記周波数切替手段が、
前記スイッチング回路の前記パルス出力を検出する出力検出回路と、
前記出力検出回路で検出された前記パルス出力を直流信号レベルに変換する直流信号レベル変換回路と、
前記直流信号レベル変換回路で変換された前記直流信号レベルを基準電圧と比較する比較回路と、
前記比較回路の比較結果に基づいて抵抗の抵抗値を変化させて、前記パルス発振回路における前記スイッチング信号の周波数を切替させる抵抗値変更回路と、
を備えることを特徴とする請求項６又は７記載のスイッチング電源装置。
【請求項９】
前記直流信号レベルが前記基準電圧に達した際に、前記抵抗値変更回路が抵抗の抵抗値を減少させ、前記スイッチング信号の周波数を増大させることを特徴とする請求項８記載のスイッチング電源装置。
【請求項１０】
前記抵抗値変更回路は、前記抵抗値を複数段階で変更可能となっていることを特徴とする請求項８又は９記載のスイッチング電源装置。
【請求項１１】
前記抵抗値変更回路は、第１抵抗及び前記第１抵抗に対して選択的に並列接続可能な第２抵抗を備えており、前記直流信号レベルが前記基準電圧に達しない場合には、前記第１抵抗を独立状態にして前記スイッチング信号を低周波に設定すると共に、前記直流信号レベルが前記基準電圧に達した場合には、前記第１抵抗と前記第２抵抗を並列状態にして前記スイッチング信号を高周波に設定することを特徴とする請求項８乃至１０のいずれか記載のスイッチング電源装置。
【請求項１２】
前記出力検出回路は、前記パルス出力として、前記スイッチング回路に印加されるパルス電圧又は前記スイッチング回路の過電流検出用のパルス電流のいずれかを検出することを特徴とする請求項８乃至１１のいずれか記載のスイッチング電源装置。
【請求項１３】
前記比較回路は、比較結果に応じて前記直流信号レベルにバイアス電圧を印加するバイアス回路を備えることを特徴とする請求項８乃至１２のいずれか記載のスイッチング電源装置。
【請求項１４】
更に、外部信号を受けて前記周波数切替手段の前記抵抗値を強制的に変更可能な外部制御回路を備えることを特徴とする請求項８乃至１３のいずれか記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子を利用して制御を行うスイッチング電源装置に関する。
【背景技術】
【０００２】
従来、スイッチング電源装置の種類の一つに、ＲＣＣ（Ringing Choke Convertor）方式が存在する。このＲＣＣ方式のスイッチング電源装置は、外部クロック等を必要とせずに、スイッチング素子が自励発振するように構成したものであり、自励式フライバック・コンバータとも呼ばれている。
【０００３】
このＲＣＣ方式のスイッチング電源装置の特徴として、回路構成が大変簡単となり、低コストで作成することが可能となる。また、自励式であるために、内部の電流・電圧条件によってスイッチング周波数を自ら変化させて出力を安定化できるという特徴がある。一般的にＲＣＣ方式のスイッチング電源装置は、負荷が大きい場合に低周波に移行し、負荷が小さい場合は高周波に移行して出力を安定化させる。
【０００４】
しかし、このＲＣＣ方式のスイッチング電源装置は、低負荷状態において、スイッチング周波数が増大するため、スイッチング動作による電力消費が増加するという問題がある。特に、待機モード時のように極めて低負荷となる状況においては、電源装置側の消費電力の増大が顕在化してしまう。
【０００５】
低負荷時おける消費電力を低減するために、低負荷時に周波数を低周波に強制的に切り替えるスイッチング電源装置があり、それを図７に示す。このスイッチング電源装置は、交流電源ＣＮ１、交流電源ＣＮ１に接続される第１整流ブリッジＤ１、主スイッチング素子Ｑ１、第１次巻線及び第２次巻線を備えて変圧回路として機能するトランスＴ１、主スイッチング素子Ｑ１にスイッチング信号を出力するパルス発振回路ＩＣ１等を備える。
【０００６】
トランスＴ１の第１次巻線の一端にはスイッチング素子Ｑ１のドレインが直列接続される。第１次巻線の他端は第１整流ブリッジＤ１のプラス直流極に接続される。また第１整流ブリッジＤ１のマイナス直流極は、スイッチング素子Ｑ１のソースに接続される。第１整流ブリッジＤ１のプラス直流極・マイナス直流極間には、平滑コンデンサＣ８が接続されており、整流作用により直流電源の役割をするようになっている。
【０００７】
交流電源ＣＮ１側には、更に、第２整流ブリッジＤ２が接続されており、この第２の整流ブリッジＤ２の直流極間には、パルス発振回路ＩＣ１が接続される。これによりパルス発振回路ＩＣ１の起動時の電圧が、第２整流ブリッジＤ２から供給される。
【０００８】
パルス発振回路ＩＣ１の出力端子ＯＵＴは、スイッチング素子Ｑ１のゲートに接続されており、また、パルス発振回路ＩＣ１の電流検出端子ＩＳＮＦは、スイッチング素子Ｑ１のソースに接続される。
【０００９】
このスイッチング電源装置は、更に、パルス発振回路ＩＣ１から供給されるパルス信号を検出する内部検出回路１１を備える。この内部検出回路１１は、スイッチング回路ＩＣ１のスイッチング信号の周波数を制御する。この内部検出回路１１は、パルス発振回路ＩＣ１から供給されたスイッチング信号（パルス出力）を検出するパルス検出回路１２を備えており、ここでは、抵抗Ｒ１６，Ｒ１７，Ｒ１８とコンデンサＣ７がその機能を発揮する。このパルス検出回路１２は、スイッチング素子Ｑ１のゲート及びパルス発振回路ＩＣ１の出力端子ＯＵＴ間に接続されており、検出されるスイッチング信号をスイッチング素子Ｑ４のベースに出力する。
【００１０】
更に、この内部検出回路１１は、直流信号レベル変換回路１３を備える。この直流信号レベル変換回路１３は、スイッチング素子Ｑ４のコレクタ・エミッタ間に接続される。この直流信号レベル変換回路１３は、複数の否定回路ＩＣ４Ａ〜ＩＣ４Ｄ、ダイオードＤ７、コンデンサＣ１６、抵抗Ｒ２３、Ｒ２７を備えており、これらの構成により、パルス検出回路１２で検出されたパルス信号を直流信号レベルに変換する。パルス発振回路ＩＣ１のオン時間が比較的長い場合、コンデンサＣ１６に電荷が十分充電されるため、その間、直流信号レベルが高レベル状態となる。一方、パルス発振回路ＩＣ１のオン時間が比較的短いと、コンデンサＣ１６に十分な電荷が充電されず、直流信号レベルが低レベル状態となる。この直流信号レベル変換回路１３における否定回路ＩＣ４Ｂに低レベルとなる直流信号レベルが入力されると、低周波指示信号（ここではＯＮ信号）に変更され、反対に高レベルとなる直流信号レベルが入力されると高周波指示信号（ここではＯＦＦ信号）に変換される。
【００１１】
内部検出回路１１は、周波数切替回路１４を備える。この周波数切替回路１４は、スイッチング素子Ｑ３を備える。スイッチング素子Ｑ３の制御端子は、直流信号レベル変換回路１３の否定回路ＩＣ４Ｂに接続されており、この否定回路ＩＣ４Ｂから出力される低周波指示信号（ＯＮ信号）又は高周波指示信号（ＯＦＦ信号）が、このスイッチング素子Ｑ３に入力される。また、スイッチング素子Ｑ３の入力端子には、第１のコンデンサＣ２に直列接続されている。また、このスイッチング素子Ｑ３と第１のコンデンサＣ２との直列回路に対して並列となるように、第２のコンデンサＣ１７が接続されている。
【００１２】
従って、周波数切替回路１４に低周波指示信号（ＯＮ信号）が送信されると、スイッチング素子Ｑ３がオンとなる。スイッチング素子Ｑ３がオンすることにより、コンデンサＣ２は充電されて、パルス発振回路ＩＣ１のスイッチング周波数が低くなる。一方、周波数切替回路１４に高周波指示信号（ＯＦＦ信号）が送信されると、スイッチング素子Ｑ３がオフとなる。スイッチング素子Ｑ３がオフすることで、コンデンサＣ２が放電されて、パルス発振回路ＩＣ２のスイッチング周波数が高くなり、電力が上がる。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００４−１８７４７９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
省電力化の要求レベルは、近年のエネルギー資源の不足感に伴って、益々高まる傾向にある。従って、従来のスイッチング電源装置では、その要求に十分に応えることができないという問題があった。
【００１５】
特に、従来のスイッチング電源装置は、定格モード時の省力化に重点を置いて設計しているため、待機モード時や起動時は、電力効率が低下する傾向にある。例えば、ＲＣＣ方式のスイッチング電源装置では、既述のとおり低負荷時における効率の悪化が問題となる。また、図７で示した従来のスイッチング電源装置は、図８に示されるように、起動時において、周波数切替回路１４のコンデンサＣ２等が充電されないため、早い時定数状態となり、パルス発振回路ＩＣ１のスイッチング信号が必ず高周波Ｈから開始する。高周波Ｈにより、起動時の電圧立ち上がりは素早いが、その後、過電流（サージ電流）が抵抗Ｒ５を経てパルス発振回路ＩＣ１に流れ込み、同回路ＩＣ１が出力を抑えようとして周波数を強制的に低周波Ｌに切り替える。この結果、起動時は高周波Ｈからスタートするため、電力消費が増大するという問題があった。また、その起動後は、負荷が軽い段階において、高周波Ｈから低周波Ｌへの切替えが発生して出力落ち込みＸ１が生じてしまうという問題があった。
【００１６】
また更に、周波数切替回路１４において、コンデンサＣ１７、Ｃ２を利用して周波数を切り替える構成である為、その充放電動作の為に応答性が悪いという問題があった。具体的に、図８に示されるように、スイッチング信号が低周波Ｌの状態において直流信号レベルが上昇し、周波数切替回路１４に高周波指示信号が入力されても、コンデンサＣ２における電荷放出に時間を要するので、実際に、パルス発振回路ＩＣ１に周波数の切替指示が伝わるタイミングが遅くなってしまう。この結果、出力電圧が十分に増大してしまった後に、スイッチング周波数が低周波Ｌから高周波Ｈに切り替わるので、その切替時に大きな出力容量落ち込みＸ２が発生し、滑らかな出力特性が得られないという問題があった。
【００１７】
本発明は上記問題点に鑑みて為されたものであり、従来と比較して省力化が達成でき、更に、起動時等や高周波移行時における出力の落ち込みを低減すると共に、負荷が低い場合にも立ち上がり波形が安定するスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１８】
上記目的を達成する本発明は、交流電源からの交流を直流に整流する整流回路と、前記整流回路で整流された電圧を、スイッチング素子を利用してスイッチングするスイッチング回路と、前記スイッチング素子に対して、定格モード時には高周波、待機モード時には低周波となるスイッチング信号を出力するパルス発振回路と、前記スイッチング回路でスイッチングされた電流によって、電圧を昇圧又は降圧する変圧回路と、前記スイッチング信号の導通角が前記定格モード時に０．３５以下となるように、且つ前記待機モード時に０．１１以下となるように、前記パルス発振回路に対して、前記変圧回路の出力電圧を検出して基準電圧と比較する比較回路に基づくフィードバック信号を送信するフィードバック回路と、を備え、前記パルス発振回路によって生成される前記スイッチング信号は、前記低周波から前記高周波にシフトする前後を比較した際に、前記低周波側のパルス幅と比較して前記高周波側のパルス幅が小さくなるように設定され、前記スイッチング信号に基づいて前記スイッチング素子に供給されるドレイン電流のピーク値は、前記定格モード時と比較して前記待機モード時が小さくなるように設定されることを特徴とするスイッチング電源装置である。
【００１９】
上記目的を達成する本発明は、交流電源からの交流を直流に整流する整流回路と、前記整流回路で整流された電圧を、スイッチング素子を利用してスイッチングするスイッチング回路と、前記スイッチング素子に対して、定格モード時には高周波、待機モード時には低周波となるスイッチング信号を出力するパルス発振回路と、前記スイッチング回路でスイッチングされた電流によって、電圧を昇圧又は降圧する変圧回路と、前記スイッチング信号の導通角が前記定格モード時に０．３５以下となるように、且つ前記待機モード時に０．１１以下となるように、前記パルス発振回路に対して、前記変圧回路の出力電圧を検出して基準電圧と比較する比較回路に基づくフィードバック信号を送信するフィードバック回路と、を備え、前記パルス発振回路によって生成される前記スイッチング信号は、前記低周波から前記高周波にシフトする前後を比較した際に、前記低周波側の平均的なパルス幅と比較して、前記高周波側の平均的なパルス幅が小さくなるように設定され、前記スイッチング信号に基づいて前記スイッチング素子に供給されるドレイン電流のピーク値は、前記定格モード時と比較して前記待機モード時が小さくなるように設定されることを特徴とするスイッチング電源装置である。
【００２０】
上記目的を達成する本発明のスイッチング電源装置の前記パルス発振回路は、上記発明において、前記定格モード時において２５ｋＨｚ以上且つ５００ｋＨｚ以下、前記待機モード時において８ｋＨｚ以上且つ２５ｋＨｚ以下の前記スイッチング信号を発振することを特徴とする。
【００２１】
上記目的を達成する本発明のスイッチング電源装置は、上記発明において、前記変圧回路がトランスを備えており、前記トランスの２次側巻線数が、５Ｖ出力回路にて８ターン以上であることを特徴とする。
【００２２】
上記目的を達成する本発明のスイッチング電源装置は、上記発明において、前記変圧回路がトランスを備えており、前記トランスの巻線比は、０．０８以上であることを特徴とする。
【００２３】
上記目的を達成する本発明のスイッチング電源装置は、上記発明において、更に、待機モード時において、前記パルス発振回路における前記スイッチング信号の周波数を低周波に切替える周波数切替手段を備えることを特徴とする。
【００２４】
上記目的を達成する本発明のスイッチング電源装置は、上記発明において、前記周波数切替手段は、前記スイッチング回路のパルス出力を検出し、前記パルス出力の状態に基づいて抵抗を利用して抵抗値を変化させて、前記パルス発振回路における前記スイッチング信号の周波数を切替えることを特徴とする。
【００２５】
上記目的を達成する本発明のスイッチング電源装置は、上記発明において、前記周波数切替手段が、前記スイッチング回路の前記パルス出力を検出する出力検出回路と、前記出力検出回路で検出された前記パルス出力を直流信号レベルに変換する直流信号レベル変換回路と、前記直流信号レベル変換回路で変換された前記直流信号レベルを基準電圧と比較する比較回路と、前記比較回路の比較結果に基づいて抵抗の抵抗値を変化させて、前記パルス発振回路における前記スイッチング信号の周波数を切替させる抵抗値変更回路と、を備えることを特徴とする。
【００２６】
上記目的を達成する本発明のスイッチング電源装置は、上記発明において、前記直流信号レベルが前記基準電圧に達した際に、前記抵抗値変更回路が抵抗の抵抗値を減少させ、前記スイッチング信号の周波数を増大させることを特徴とする。
【００２７】
上記目的を達成する本発明のスイッチング電源装置は、上記発明において、前記抵抗値変更回路は、前記抵抗値を複数段階で変更可能となっていることを特徴とする。
【００２８】
上記目的を達成する本発明のスイッチング電源装置は、上記発明において、前記抵抗値変更回路は、第１抵抗及び前記第１抵抗に対して選択的に並列接続可能な第２抵抗を備えており、前記直流信号レベルが前記基準電圧に達しない場合には、前記第１抵抗を独立状態にして前記スイッチング信号を低周波に設定すると共に、前記直流信号レベルが前記基準電圧に達した場合には、前記第１抵抗と前記第２抵抗を並列状態にして前記スイッチング信号を高周波に設定することを特徴とする。
【００２９】
上記目的を達成する本発明のスイッチング電源装置は、上記発明において、前記出力検出回路は、前記パルス出力として、前記スイッチング回路に印加されるパルス電圧又は前記スイッチング回路の過電流検出用のパルス電流のいずれかを検出することを特徴とする。
【００３０】
上記目的を達成する本発明のスイッチング電源装置は、上記発明において、前記比較回路は、比較結果に応じて前記直流信号レベルにバイアス電圧を印加するバイアス回路を備えることを特徴とする。
【００３１】
上記目的を達成する本発明のスイッチング電源装置は、上記発明において、更に、外部信号を受けて前記周波数切替手段の前記抵抗値を強制的に変更可能な外部制御回路を備えることを特徴とする。
【発明の効果】
【００３２】
本発明によれば、特に待機モード時において消費電力を低減させることが可能になる。また、周波数切替手段が、抵抗によって抵抗値を変化させているので、周波数の切替タイミングの応答性が向上し、特に起動時において円滑に高周波に移行することが可能になる。また、周波数切替手段が抵抗を用いているので、スイッチング信号を低周波から開始させることができる。その結果、起動時の安定性が向上すると共に、消費電力を低減することが可能になる。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施形態に係るスイッチング電源装置を示す回路図
【図２】同スイッチング電源装置の直流信号レベルの状態を示すグラフ
【図３】同スイッチング電源装置の主スイッチング素子の導通制御を示すタイミングチャート
【図４】同スイッチング電源装置の起動時の電圧の立ち上がり及び周波数状態を示すグラフ
【図５】同スイッチング電源装置の効率を示すグラフ
【図６】同スイッチング電源装置の実施例及び比較例の電力消費状態を示すグラフ
【図７】従来のスイッチング電源装置の回路図
【図８】従来のスイッチング電源装置の起動時の電圧の立ち上がり及び周波数状態を示すグラフ
【発明を実施するための形態】
【００３４】
以下、図面を参照しながら本発明の実施の形態について詳細に説明する。
【００３５】
図１は本発明の実施の形態に係るスイッチング電源装置１の回路図である。このスイッチング電源装置１は、交流電源ＣＮ１、交流電源ＣＮ１に接続されて交流を直流に整流する第１全波整流ブリッジＢ１及び第２半波整流回路Ｂ２、第１全波整流ブリッジＢ１で整流された電流をスイッチングするスイッチング回路１０、スイッチング回路１０でスイッチングされた直流電流によって電圧を昇圧又は降圧するトランスＴ１、スイッチング回路１０に対してスイッチング信号を出力するパルス発振回路ＩＣ７１、パルス発振回路ＩＣ７１のスイッチング信号の周波数を切り替える周波数切替手段１５、このスイッチング信号の導通角が定格モード時に０．３５以下となるように、パルス発振回路ＩＣ７１に対してフィードバック信号を送信するフィードバック回路８０を備える。なお図中の記号において、ＰＣはフォトカプラ、Ｃはコンデンサ、Ｄはダイオード、Ｒは抵抗である。
【００３６】
スイッチング回路１０は、ＥＦＴとなる主スイッチング素子Ｑ１を備えており、この主スイッチング素子Ｑ１によって第１全波整流ブリッジＢ１の直流電流をスイッチングする。また、パルス発振回路ＩＣ７１の出力端子ＯＵＴは、主スイッチング素子Ｑ１のゲートに接続されている。また、このパルス発振回路ＩＣ７１の電流検出端子ＩＳは、主スイッチング素子Ｑ１のソースに接続されている。
【００３７】
トランスＴ１は、第１次巻線、第２次巻線及び補助巻線を備えており、第１巻線と第２巻線間が絶縁状態となっている。トランスＴ１の第１次巻線の一端は、主スイッチング素子Ｑ１のドレインに接続され、このスイッチング素子Ｑ１のソースは、第１全波整流ブリッジＢ１のマイナス直流極ＭＴに接続される。トランスＴ１の第１次巻線の他端は、第１全波整流ブリッジＢ１のプラス直流極ＰＴに接続される。
【００３８】
第１全波整流ブリッジＢ１の２つの交流極Ｋ１、Ｋ２は、交流電源ＣＮ１の交流極１、３に夫々接続される。また、第１全波整流ブリッジＢ１の直流極ＰＴ−ＭＴ間には、平滑コンデンサＣ５が接続される。この結果、交流電源ＣＮ１の電流が、第１全波整流ブリッジＢ１で整流され、更に平滑化されて直流電源として機能するようになっている。
【００３９】
トランスＴ１の第２次巻線側のプラス極には、整流用のダイオードＤ２１及びリップルを平滑化するリアクタンスＬ２１が直列接続されている。また、第２次巻線のプラス極・マイナス極間には、コンデンサＣ２１等が配置されて、電流の蓄積・放出を繰り返すようになっている。この結果、スイッチング電源装置１はフライバック式コンバータとして機能する。具体的に、トランスＴ１の一次電流は、第１次巻線、主スイッチング素子Ｑ１及び一次電流検出抵抗Ｒ８の直列回路に沿って流れることになり、この一次電流によってトランスＴ１の第２次巻線が誘起される。誘起された第２次巻線は、その後、エネルギーを放出することでコンデンサＣ２１等に電荷を蓄積し、更に、コンデンサＣ２１が電荷を放出することで、負荷ＣＮ２側に直流電源を印加する。なお、トランスＴ１の第２次巻線のプラス極側には、フィードバック回路８０が接続されている。
【００４０】
このフィードバック回路８０は、第２次巻線のプラス極側に接続される抵抗Ｒ２２と、この抵抗Ｒ２２と直列接続されるフォトカプラＰＣ２２Ｂと、このフォトカプラＰＣ２２Ｂと直列接続され、安定化させる基準電圧を生成するツェナーダイオード等の定電圧素子ＩＣ２１とを備える。従って、定電圧素子ＩＣ２１の基準電圧よりもトランスＴ１の出力電圧が大きい場合は、フォトカプラＰＣ２２Ｂに電流が流れて、光によってフィードバック信号を出力する。このフィードバック信号の光出力は、フォトカプラＰＣ２２Ａを介してパルス発振回路ＩＣ７１の電圧フィードバック端子ＦＢに入力される。この結果、スイッチング信号の導通角が制御されて電圧を安定させる。
【００４１】
つまり、本実施形態のように、定格モードや待機モードにおいて周波数が固定される仕様の場合、フィードバック回路８０におけるフォトカプラＰＣ２２Ｂによるフィードバック信号は、定電圧素子ＩＣ２１における基準電圧と、トランスＴ１の第２次側電圧の差によって決定される。ところで、トランスＴ１における第２次側出力電圧は、第１次巻線と第２次巻線の巻線比に比例する。従って、トランスＴ１の巻線比が小さい場合はトランスＴ１の第２次側出力電圧が小さくなるので、基準電圧と比較され、導通角を大きくするようにフィードバック信号を出力する。一方、巻線比が大きい場合はトランスＴ１の第２次側出力電圧が大きくなるので、導通角を小さく絞り込んで電圧を安定化するようなフィードバック信号を出力する。
【００４２】
一般的に導通角は０．４〜０．５の範囲に設計されるところ、本実施形態のフィードバック回路８０は、トランスＴ１の第２次巻線を増やすことで５Ｖ出力回路で８ターン以上とし、又は巻線比を増やして０．０８以上として、定格モード時の導通角が０．３５以下となるようにしている。また、後述する待機モードでは、低周波制御を行いつつ、導通角が０．１１以下となるように定格モード時の巻線比で決定している。詳細は後述するが、これにより消費電力を低減させることが可能になる。
【００４３】
第２半波整流回路Ｂ２は、交流電源ＣＮ１に対して第１全波整流ブリッジＢ１と並列状態で配置されているが、４つのダイオードによるブリッジ構成ではなく、２個のダイオードＤ７１、Ｄ７２によって構成されている。この第２半波整流回路Ｂ２の単一の交流極Ｋ１は、直列接続されるコンデンサＣ６を介して交流電源ＣＮ１の一方の交流極１側に接続され、半波整流するようになっている。なお、コンデンサＣ６は、起動時において交流電源ＣＮ１からの交流電流を第２半波整流回路Ｂ２側に導入する機能を有する。
【００４４】
第２半波整流回路Ｂ２の交流極Ｋ１には、更に、コンデンサＣ６からの交流電流のみを流すように一方のダイオードＤ７１が直列接続されている。従って、このダイオードＤ７１における交流極Ｋ１の反対側端はプラス直流極ＰＴとなる。他方のダイオードＤ７２は、第２半波整流回路の上記交流極Ｋ１とマイナス直流極ＭＴの間に配置され、マイナス直流極ＭＴから交流極Ｋ１側に向かう電流を流すようになっている。このダイオードＤ７２の存在によって、コンデンサＣ６の残留電荷を交流電源ＣＮ１側に放出させることが可能になる。このように、半波整流毎にコンデンサＣ６の残留電荷を放出させることで、次の半波整流の充電に備えることができるので、出力を高めることが出来る。また更に、第２半波整流回路Ｂ２のマイナス直流極ＭＴは、第１全波整流ブリッジＢ１のマイナス直流極ＭＴに接続される。
【００４５】
第２半波整流回路Ｂ２の両直流極ＰＴ−ＭＴ間には、平滑コンデンサＣ７１が接続されており、第２半波整流回路Ｂ２の整流作用により直流電源の役割をするようになっている。第２半波整流回路Ｂ２の両直流極ＰＴ−ＭＴ間には更に、パルス発振回路ＩＣ７１が接続される。具体的には、第２半波整流回路Ｂ２のプラス直流極ＰＴがパルス発振回路ＩＣ７１の電源入力端子ＶＣＣに、第２半波整流回路Ｂ２のマイナス直流極ＭＴがパルス発振回路ＩＣ７１のＲＴ端子に、夫々接続される。従って、抵抗等を用いることなく、コンデンサＣ６及び第２半波整流回路Ｂ２を介して直流電圧がパルス発振回路ＩＣ７１に印加される。この第２半波整流回路Ｂ２は、コンデンサとダイオードで構成されるので、殆ど電力が消費しないように構成され、電力の立ち上がりを素早くすることができる。ブリッジ構成と比較して部品点数も少ないので、製造コストを削減できる。
【００４６】
周波数切替手段１５は、スイッチング回路１０のパルス出力を検出し、パルス出力の状態に基づいて抵抗値を変化させて、パルス発振回路ＩＣ７１のスイッチング信号周波数を切替制御する。具体的に周波数切替手段１５は、出力検出回路２０、直流信号レベル変換回路３０、比較回路４０、抵抗値変更回路５０、外部制御回路６０を備える。
【００４７】
出力検出回路２０は、抵抗Ｒ８３を備えており、入力側がパルス発振回路ＩＣ７１の出力端子ＯＵＴに接続されている。従って、この出力検出回路２０は、パルス発振回路ＩＣ７１から供給されるスイッチング信号（パルス出力）を検出することができる。一方、この出力検出回路２０の出力側は直流信号レベル変換回路３０に接続される。
【００４８】
直流信号レベル変換回路３０は、抵抗Ｒ８２及びコンデンサＣ７６が並列接続されて構成される。既に述べたように、この直流信号レベル変換回路３０には、出力検出回路２０で検出されたパルス出力が入力されるので、そのパルス出力を、コンデンサＣ７６及び抵抗Ｒ８２によって直流信号レベルに変換する。実際には、パルス信号に基づくコンデンサＣ７６の充放電によって、図２（Ａ）に示されるような、鋸歯形状の波形となる直流信号レベルが生成される。なお、抵抗Ｒ８２やコンデンサＣ７６の回路配置、各素子の抵抗値、容量を任意に設定することにより、直流信号レベルの検出値を任意に設定することができる。この直流信号レベルは、後述する比較回路４０に出力される。
【００４９】
比較回路４０は、比較器ＩＣ７２、基準抵抗Ｒ８１、バイアス回路として機能するバイアス抵抗Ｒ７９を備える。比較器ＩＣ７２は、直流信号レベル変換回路３０から入力された直流信号レベルと、基準抵抗Ｒ８１で生成された基準電圧と比較し、基準電圧よりも直流信号レベルが大きい場合にはＯＮ信号を出力する。比較回路４０の出力側は、ダイオードＤ７３を介して、抵抗値変更回路５０（詳細にはスイッチング素子Ｑ７１のベース）に接続されているので、上記ＯＮ信号がスイッチング素子Ｑ７１に出力される。一方、直流信号レベルが基準電圧よりも小さい場合は、ＯＦＦ信号（無出力）となり、抵抗値変更回路５０のスイッチング素子Ｑ５０に所定のベース電流が流れないようになっている。
【００５０】
バイアス回路となるバイアス抵抗Ｒ７９は、比較器ＩＣ７２の出力側と直流信号レベル入力側に両端が連結されており、比較器ＩＣ７２がＯＮ信号を出力すると、それと同時に入力側の直流信号レベルにバイアス電圧を印加して電圧レベルを高める。この結果、一端、ＯＮ信号を出力すると、図２（Ｂ）に示されるように直流信号レベルが上昇することによって基準電圧よりも大きく上回る。この結果、バイアス回路によって、鋸歯形状の直流信号レベルによる比較器ＩＣ７２のチャタリング（ＯＮ、ＯＦＦが頻繁に繰り返される状況）を回避することが可能になる。
【００５１】
抵抗値変更回路５０は、スイッチング素子Ｑ７１と、２つの抵抗Ｒ７４、Ｒ７６を備えている。スイッチング素子Ｑ７１のベースには、比較回路４０のＯＮ・ＯＦＦ信号が入力される。抵抗Ｒ７６とスイッチング素子Ｑ７１（コレクタ・エミッタ）は直列接続されており、この抵抗Ｒ７６とスイッチング素子Ｑ１の直列回路に対して、もう一つの抵抗Ｒ７４が並列接続されている。
【００５２】
従って、スイッチング素子Ｑ７１のベースにＯＦＦ信号が入力され、コレクタ・エミッタ間に電流が流れない場合、並列接続される抵抗Ｒ７６が機能しないので、抵抗Ｒ７４が独立した単体として作用する。一方、同スイッチング素子Ｑ７１のベースにＯＮ信号が入力され、コレクタ・エミッタ間に電流が流れる場合は、抵抗Ｒ７６が機能して、抵抗Ｒ７４及び抵抗Ｒ７６が並列状態になり、合成抵抗値が下がる。従って、スイッチング素子Ｑ７１のスイッチング状態に応じて、この抵抗値変更回路５０の抵抗値を抵抗によって変化させて、ＲＴ端子に印加する電圧レベルを切り替えることができる。パルス発振回路ＩＣ７１では、ＲＴ端子の電圧レベルによってスイッチング信号の周波数が一義的に決定するので、ここでは周波数が２段階で制御できることになる。
【００５３】
外部制御回路６０は直流信号レベル変換回路３０に対して並列接続されており、外部信号を受信して、直流信号レベル変換回路３０のコンデンサＣ７６を短絡するようになっている。具体的には、外部制御回路６０はスイッチング素子Ｑ９０を備えており、そのコレクタ・エミッタ間にコンデンサＣ７６が接続され、ゲートに外部信号が入力されるように構成される。ゲートに信号が入力されると、コレクタ・エミッタ間が導通し、コンデンサＣ７６を短絡する。これにより、強制的に直流信号レベルが零になるので、後述するようにパルス発振回路ＩＣ７１が低周波状態に移行し、省電力モード又は待機モードに移行させることができる。
【００５４】
本実施形態では、比較回路４０の出力がＯＦＦ信号となって、抵抗値変更回路５０のスイッチング素子Ｑ７１に電流が流れない場合、パルス発振回路ＩＣ７１のスイッチング信号が低周波に設定され、具体的には１７ｋＨｚ以上、２５ｋＨｚ以下の周波数に設定される。比較回路４０の出力がＯＮ信号となって、抵抗値変更回路５０のスイッチング素子Ｑ７１に電流が流れる場合、パルス発振回路ＩＣ７１のスイッチング信号が高周波に設定され、具体的に７０ｋＨｚ以上１００ｋＨｚ以下に設定される。以上のように、周波数切替手段１５によれば、２段階の抵抗値変化によって、２種類の周波数を固定的に利用することが可能になる。
【００５５】
また、抵抗値変更回路５０は、抵抗Ｒ７４、Ｒ７６の組み合わせによる抵抗値変化を利用しているので、スイッチング電源装置１の起動時において、パルス発振回路ＩＣ７１のスイッチング信号を低周波から開始させることができる。また、負荷側の電力上昇によって直流信号レベルが高まると、比較回路４０の出力と略同タイミングで抵抗値を切り替えることができ、すばやく高周波に移行可能になる。
【００５６】
以上のように構成されるスイッチング電源装置１は以下のように作用する。
【００５７】
交流電源ＣＮ１の各極に生じる交流電流は、第１全波整流ブリッジＢ１によって整流される。この整流作用により、平滑コンデンサＣ５が充電されて直流電源となる。また、この交流電流は、直列コンデンサＣ６側にも流れることにより、第２半波整流回路Ｂ２によって整流される。なお、第２半波整流回路Ｂ２は交流極Ｋ１が一つしか存在しないので、第２半波整流回路Ｂ２では半波電流のみが整流される。この整流作用により、平滑コンデンサＣ７１が充電されて直流電源となり、パルス発振回路ＩＣ７１が起動する。第２半波整流回路Ｂ２では、コンデンサＣ６によって時定数を調整して直流電源を立ち上げることができることから、パルス発振回路ＩＣ７１の立ち上がりを最適化できる。なお、第２半波整流回路Ｂ２は、パルス発振回路ＩＣ７１の起動が主な役割である。一方、起動後はトランスＴ１の補助巻線側からダイオードＤ３を介してパルス発振回路ＩＣ７１に電流が供給される。
【００５８】
第１全波整流ブリッジＢ１を経て平滑コンデンサＣ５に充電された直流電力は、オン・オフを繰り返す主スイッチング素子Ｑ１によって断続する一次電流となる。なお、この主スイッチング素子Ｑ１のオン・オフ動作は、パルス発振回路ＩＣ７１の出力端子ＯＵＴから出力されるスイッチング信号（駆動パルス）による。主スイッチング素子Ｑ１のスイッチング周波数は、最初は待機モードと同様に低周波（８ｋＨｚ以上〜２５ｋＨｚ以下）でスタートし、負荷が増大すると高周波（２５ｋＨｚ以上〜５００ｋＨｚ以下）に自動的に切り換えられて定格モードとなる。本実施形態では、具体的に、待機モードを含む低負荷領域では１８ｋＨｚ、定格モードを含む高負荷領域では７０ｋＨｚとなるように制御される。
【００５９】
一次電流は、トランスＴ１の第１次巻線、主スイッチング素子Ｑ１及び一次電流検出抵抗Ｒ８の直列回路に沿って流れることになり、この一次電流によってトランスＴ１の第２次巻線が誘起される。ここでは、トランスＴ１の第２次巻線のターン数が５Ｖ出力回路の際に８回以上に設定されているので、その誘起電圧が大きくなりやすい。誘起された第２次巻線は、その後、エネルギーを放出することでコンデンサＣ２１等に電荷を蓄積し、更に、コンデンサＣ２１が電荷を放出することで、負荷ＣＮ２側に直流電源を印加する。トランスＴ１の第２次巻線のプラス極側では、フィードバック回路８０が、この第２次巻線側の誘起電圧を検出する。フィードバック回路８０におけるフィードバック信号は、フォトカプラＰＣ２２Ａを介してパルス発振回路ＩＣ７１の電圧フィードバック端子ＦＢに入力されて導通角を制御する。このスイッチング信号の導通制御によって、トランスＴ１の第１次巻線に流れる一次電流が制御されるので、結果として電圧を安定させることが可能になる。
【００６０】
図３には、本実施形態における主スイッチング素子Ｑ１の導通制御のタイムチャートが模式的に示されている。なお、図３（Ａ）は、定格モード時における導通制御のタイムチャート、図３（Ｂ）は待機モード時のタイムチャートである。既述のとおり、トランスＴ１の第２次巻線のターン数を５Ｖ出力回路で８ターン以上にし、又はその巻線比を０．０８以上とし、トランスＴ１の第２次側出力が大きくなるように設計されている。この結果、定格モード時では、フィードバック回路８０が導通角を絞り込むようなフィードバック信号を生成して、主スイッチング素子Ｑ１のゲート電圧（スイッチング信号）の導通角が０．３５以下となるようにしている。従って、主スイッチング素子Ｑ１を流れる一次電流（ドレイン電流）ＩＤのパルス波形は、導通角が０．３５以下となる鋸歯形状となる。主スイッチング素子Ｑ１のソース・ドレイン間に印加される電圧ＶＣＤは、ドレイン電流ＩＤがターンオフすると同時に立ち上がり、次のドレイン電流ＩＤがターンオンするまで印加される。
【００６１】
待機モード時は、周波数制御によって、スイッチング周波数が大幅に抑制されて８ｋＨｚ以上〜２５ｋＨｚ以下となり、スイッチングパルスの間隔が広がる。待機モード時は低負荷であることから、フィードバック回路８０は、更に導通角を絞り込むように制御して、主スイッチング素子Ｑ１のゲート電圧の導通角が０．１１以下となるように設定される。しかし、ゲート電圧の導通角が小さくなったとしても、図３（Ｂ）のゲート電圧ＶＧに示されるように、スイッチング信号が低周波シフトによって、単位パルスが長くなる。また、導通角が０．１１以下になると共に、低周波状態となることから、スイッチングパルスのオフ時間を長く確保することができるので、消費電力が低減される。更に、主スイッチング素子Ｑ１におけるスイッチングロス（電力損失）は、ターンオフする瞬間のドレイン電流ＩＤと、このターンオフと同時に立ち上がるソース・ドレイン間の印加電圧ＶＣＤが重複する領域、即ちＩＤ×ＶＣＤによる部分が大きいが、ピーク電流値Ｉｐを低減させることと、これによるソース・ドレイン間の電圧ＶＣＤの立ち上がり遅延によって、このスイッチングロス（ＩＤ×ＶＣＤ）を減らすことができる。更に、このピーク電流値Ｉｐの低下は、主スイッチング素子Ｑ１の発熱量も低減し、且つ、トランスＴ１における磁束密度の変化幅も抑制でき、トランスＴ１における損失も低減できる。
【００６２】
例えばトランスＴ１の磁束密度の変化幅ΔＢは下記式で表現できる。
ΔＢ＝（ＶIN×ＴON）／（Ｎp×Ａe）×１０８
ＶIN：入力電圧、ＴON：導通時間（ＯＮ時間）、Ｎp：巻線数、Ａe：コア断面積
【００６３】
従って、このＴON：導通角を小さくすることで、磁束密度の変化幅ΔＢが抑制でき、トランスＴ１の損失が低減されることが分かる。
【００６４】
更に、トランスＴ１のエネルギ蓄積量Ｐは下記式になる。
Ｐ＝Ｌp×Ｉ1P２×ｆ／２＝ＶIN２×ＴON２×ｆ／２Ｌp＝Ｉ0（Ｖ0＋ＶF）
Ｐ：トランスＴ１のエネルギ蓄積量、Ｌp：１次巻線のインダクタンス、Ｉ1P：１次巻線電流、ｆ：周波数、ＶIN：入力電圧、ＴON：導通時間（ＯＮ時間）、Ｉ0：出力電流、Ｖ0：出力電圧、ＶF：ダイオード順方向電圧
【００６５】
ここで、ＶIN：入力電圧や、ｆ：周波数、Ｌp：１次巻線のインダクタンスは一定の制約があることから、このエネルギ蓄積量Ｐを抑えるためには、ＴON２：導通時間の値を抑えることが重要であることが分かる。特に、エネルギ蓄積量Ｐに関しては、導通時間の二乗の影響が出るので、例えば待機モード時の導通角を従来の１／２にすると、約１／４のエネルギ蓄積量とすることが可能になる。そこで、本実施形態では、ＴONを１（μ秒）近傍に近づけるべく、待機モード時において導通角を０．１１とするようにした。
【００６６】
また、トランスＴ１のエネルギ蓄積量を抑えると同時に、Ｉ1P（１次巻線電流）と同等のドレイン電流ＩＤが流れる主スイッチ素子（ＦＥＴ）Ｑ１のオン抵抗ロスＩＤ×ＶＣＤSや、出力側のダイオードのロスＩ0×ＶFも低減することができるので、効率を更に向上させることができる。
【００６７】
以上のように、定格モード時において、一般的な範囲（０．４〜０．５）とは異なる０．３５以下の導通角を採用すると、特に低周波シフトする待機モードにおいて、スイッチングパルスのＯＦＦ時間の長期化や、ターンオフ時のスイッチングロスの低減、トランスＴ１の鉄損などの省力化要素が重畳的に作用するので、スイッチング電源装置１の消費電力を低減することができる。また、定格モード時において導通角を抑制すると、トランスＴ１に電流が流れる時間を短くすることができる。この結果、トランスＴ１の発熱が抑制されることから、巻線を細くすることができるので、第２次巻線のターン数を増大させたとしてもトランスＴ１の電力ロスを低減できる。また、巻線を細くすることで、トランスＴ１自体をコンパクトにすることもできる。この結果、定格モード時においても省力化を達成できる。
【００６８】
なお、第２次巻線のプラス極側に接続されているフォトカプラＰＣ２１Ａは、過電圧を検出するものであり、パルス発振回路ＩＣ７１に過電流信号を送信して過電圧制御端子ＣＳに入力させる。
【００６９】
パルス発振回路ＩＣ７１の出力端子ＯＵＴから出力されるパルス出力（スイッチング信号）は、周波数切替手段１５における出力検出回路２０によって検出され、この回路２０の抵抗Ｒ８３を経て、直流信号レベル変換回路３０側に出力される。直流信号レベル変換回路３９では、送信されたパルス出力を直流信号レベルに変換する。具体的には、スイッチング信号となる矩形波信号の電荷が、コンデンサＣ７６に充電される。この際、パルス発振回路ＩＣ７１のオン時間が比較的長い場合（高デューティー比の場合）は、コンデンサＣ７６に電荷が充分に充電されるため、直流信号レベルが高くなる。一方、パルス発振回路ＩＣ７１のオン時間が比較的短い場合（低デューティー比の場合）は、コンデンサＣ７６に電荷が充分充電されないので、直流信号レベルが低くなる。直流信号レベルに変換された信号は、比較回路４０に出力される。
【００７０】
比較回路４０の比較器ＩＣ７２では、上記直流信号レベルと基準電圧を比較し、直流信号レベルの方が大きい場合はＯＮ信号を発する。一方、直流信号レベルが基準電圧よりも小さい場合はＯＦＦ信号を発する。スイッチング電源装置１の起動時は、必ず、直流信号レベルが低い状態からスタートするので、この比較回路４０もＯＦＦ信号からスタートすることになる。
【００７１】
比較回路４０から出力されるＯＮ・ＯＦＦ信号は、抵抗値変更回路５０のスイッチング素子Ｑ７１のベースに入力される。ＯＮ信号の場合は、スイッチング素子Ｑ７１のコレクタ・エミッタ間が導通されることで、２つの抵抗Ｒ７４、Ｒ７６が並列状態となって抵抗値が低下する。一方、ＯＦＦ信号の場合は、スイッチング素子Ｑ７１のコレクタ・エミッタ間が非導通状態になるので、抵抗Ｒ７４のみとなって抵抗値が増大する。既に述べたように、このスイッチング電源装置１においては、起動時はＯＦＦ信号からスタートすることから、抵抗値変更回路５０は抵抗値が大きい状態から必ずスタートし、ＯＮ信号に切り替わることで抵抗値が小さくなる。
【００７２】
パルス発振回路ＩＣ７１のスイッチング信号の周波数は、周波数変更端子ＲＴの入力電圧に対応して設定されるが、抵抗値変更回路５０の抵抗値が高い場合は低周波となり、抵抗値が低い場合は高周波となる。従って、起動時は、スイッチング信号が低周波からスタートし、電力の上昇にともなって高周波に切り替わる。つまり、図４に示されるように、このスイッチング電源装置１では、起動時のスイッチング信号は必ず低周波Ｌからスタートし、負荷が高まってくると高周波Ｈに移行して電力を上げるようにする。この結果、出力電圧も滑らかに上昇させることができる。更に、周波数切替を抵抗で行うことから、切替タイミングの時間的な遅れが低減され、上昇途中の設定電圧に達した時点で、素早く高周波に切り替えることができる。この結果、定格電圧等の高電圧状態における周波数切替が回避され、定格電圧の落ち込みを抑制することができる。一方、その後に負荷が低くなれば、自動的に低周波に移行して電力を下げる。
【００７３】
図５のグラフには、このスイッチング電源装置１の出力と効率の関係が示されている。低出力時は、常に一定の低い周波数Ｌ、例えば２０ｋＨｚの周波数Ｌに維持されることから、高い効率を維持することができる。また、高出力時においても、常に一定の高い周波数Ｈ、例えば８０ｋＨｚの周波数Ｈに維持されることから、常に高い効率を維持することができる。このように、低周波Ｌ側を１７ｋＨｚ以上、且つ２５ｋＨｚ以下の所定の範囲内に設定し、且つ高周波を７０ｋＨｚ以上且つ１００ｋＨｚ以下の所定の範囲内に設定していることで、点線に示されるように出力に応じて周波数を数ｋＨｚから１００ｋＨｚ程度にまで無段階制御する場合と比較して、結果として効率を高めることが可能になる。特に、起動時や省電力モード（待機モード）等においては、スイッチングロスを含めて効率が大幅に高められていることから、第２半波整流回路Ｂ２が高効率であることも相乗的に作用し、装置全体としても消費電力を小さくすることができる。
【００７４】
なお、周波数を出力に応じて無段階制御する場合は、低周波を１７ｋＨｚ未満に移行してノイズ音が発生してしまうが、本実施形態では、２段階（或いは多段階）によって、低周波側を望みの周波数で固定することができるので、ノイズ音の発生を回避することも可能になる。
【００７５】
＜実施例及び比較例＞
【００７６】
図６には、出力５Ｗ、１０Ｗ、１５Ｗ、３０Ｗに設定した実施例１〜実施例４の本実施形態のスイッチング電源装置を用意して、待機モード（負荷率１０％）における入力電力と定格モード（負荷率１００％）における入力電力（Ｗ）を計測した結果が示されている。なお、比較例１〜５として、出力５Ｗ、１０Ｗ、１５Ｗ、３０Ｗの従来のスイッチング電源装置を用意して、同様に待機モード（負荷率１０％）における入力電力と定格モード（負荷率１００％）における入力電力（Ｗ）を計測した。
【００７７】
本実施例のスイッチング電源装置では、図６に示されるように、トランスの巻線比を０．０８以上、２次巻線を８ターン以上に調整することで、定格モード時の導通角が０．３５以下、待機モード時の導通角が０．１１以下を満たすように設定している。
【００７８】
図６から明らかなように、出力５Ｗの本実施例１のスイッチング電源装置は、５Ｗの比較例１、２に対して、定格モード時で約１０％、待機モード時で約５０％、消費電力が低減していることが分かる。また、出力１０Ｗの本実施例２のスイッチング電源装置は、１０Ｗの比較例３に対して、定格モード時で約１０％、待機モード時で約５０％、消費電力が低減していることが分かる。出力１５Ｗの本実施例３のスイッチング電源装置は、１５Ｗの比較例４に対して、定格モード時で約８％、待機モード時で約４０％、消費電力が低減していることが分かる。出力３０Ｗの本実施例４のスイッチング電源装置は、３０Ｗの比較例５に対して、定格モード時で約５％、待機モード時で約２５％、消費電力が低減していることが分かる。従って、特に、待機モード時の消費電力の低減量が大きく、また、出力の小さいスイッチング電源装置ほど、低減率が増大することが分かる。
【００７９】
本実施形態では、低周波側の周波数、高周波側の周波数の双方を、抵抗値変更回路５０の抵抗を適宜選択することによって、容易に設定変更できるため、負荷側の要求に応じて、低格出力時の周波数を柔軟に決定することができる。また、その切替タイミングも、比較回路４０の基準抵抗Ｒ８１や、直流信号レベル変換回路３０の抵抗Ｒ８２及びコンデンサＣ７６を設定変更することで柔軟に設定することが可能になる。従って、このスイッチング電源装置１では、負荷側の要求仕様に対応した設計変更が極めて容易となる。
【００８０】
なお、本実施形態では、変圧回路として、第１次巻線・第２次巻線間が絶縁されたトランスＴ１を用いているが、必ずしも絶縁型のスイッチング電源回路である必要はなく、変圧回路としてチョッパ方式等を採用した非絶縁型のスイッチング電源回路に応用することができる。
【００８１】
また、本実施形態では、スイッチング電源装置１がフライバック式コンバータとして機能する場合に限って示したが、本発明はそれに限定されず、フォワードコンバータに応用することも可能である。この場合は、トランスＴ１の第２次巻線側のプラス極には、整流用のダイオードＤ２１及びエネルギーを蓄積するリアクタンスＬ２１が直列接続すると共に、このリアクタンスＬ２１を挟み込むようにして、第２次巻線のプラス極・マイナス極間には、フライホイール電流を導通させるダイオード及び電流を蓄積するコンデンサを配置することが好ましい。
【００８２】
なお、本発明のスイッチング電源装置は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【産業上の利用可能性】
【００８３】
本発明のスイッチング電源装置は、省電力化が要求される電子機器等に適用することができる。
【符号の説明】
【００８４】
Ｑ１      主スイッチング素子
Ｔ１      トランス
ＩＣ７１  パルス発振回路
Ｂ１      第１全波整流ブリッジ
Ｂ２      第２半波整流回路
１５      周波数切替手段
２０      出力検出回路
３０      直流信号レベル変換回路
４０      比較回路
５０      抵抗値変更回路
６０      外部制御回路
８０      フィードバック回路
【図１】
2010045971.tif 000003
【図２】
2010045971.tif 000004
【図３】
2010045971.tif 000005
【図４】
2010045971.tif 000006
【図５】
2010045971.tif 000007
【図６】
2010045971.tif 000008
【図７】
2010045971.tif 000009
【図８】
2010045971.tif 000010