(57)【要約】      （修正有）【課題】放熱性が良好で実装コストの低減が図れる半導体装置を提供する。【解決手段】絶縁性樹脂の封止体２と、封止体内に位置し第１の主面にゲート電極及びソース電極を有し、第２の主面に裏面電極（ドレイン電極）を有する半導体チップ９と、封止体の一端側にガルウィング状に突出し、上面が封止体から露出し下面が裏面電極に接着剤で接続されるドレイン電極板３ａと、封止体の他の一端側にガルウィング状に突出し封止体内でゲート電極に接続されるゲート電極板４ａと、封止体の他の一端側にガルウィング状に突出し封止体内でソース電極に接続されるソース電極板と、封止体内のドレイン電極板の表面に設けられ封止体を形成する樹脂が埋め込まれた窪み３ｄ、３ｅと、封止体内のドレイン電極板の表面に設けられ封止体に噛み合う突出部３ｆとを有する半導体装置１。ドレイン電極板及びソース電極板は分岐し、リード部分がガルウィング状の表面実装用端子となる。【選択図】図７
2010010696.tif 000002
【特許請求の範囲】
【請求項１】
パターニングされた第１及び第２のリードフレームを用意する工程と、
第１の主面に複数の電極を有し、前記第１の主面の反対面になる第２の主面に裏面電極を有する半導体チップを用意する工程と、
前記半導体チップの前記第１の主面の前記複数の電極を、前記第１のリードフレームの複数の第１の電極板にそれぞれ電気的に接続する工程と、
前記半導体チップの前記裏面電極を前記第２のリードフレームの第２の電極板に導電性の接着材で電気的に接続する工程と、
前記半導体チップ及び前記第１のリードフレームの一端側を覆い、かつ前記第２のリードフレームの前記第２の電極板の前記半導体チップが固定されない面側を露出するように絶縁性樹脂によって封止体を形成する工程と、
前記リードフレームの不要部分を切断除去するとともに、前記封止体から突出する電極板部分を成形して表面実装用端子を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
前記第１及び第２のリードフレームの前記表面実装用端子を形成する部分には、前記表面実装用端子の延在方向に沿うスリットが１乃至複数本設けられて所定幅の分岐片が複数設けられていることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第２リードフレームの前記封止体に覆われる前記第２の電極板部分において、前記電極板の表面に一部が電極板周縁に到達する窪みが設けられていることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記窪みは前記第２の電極板の前記表面実装用端子の延在方向に対して交差する方向に沿って設けられていることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記第２リードフレームの前記封止体に覆われる前記第２の電極板部分の表面には、突出部が形成されていることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項６】
前記突出部は前記第２の電極板の前記表面実装用端子の延在方向に対して交差する方向に沿って設けられていることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記第２リードフレームの前記封止体に覆われる前記第２の電極板部分において、前記表面実装用端子間の電極板縁の上面に一部が電極板周縁に到達する窪みが設けられ、前記窪みに対応する前記電極板の下面には突出部が設けられていることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項８】
前記第１の主面に第１電極と制御電極を有し、第２の主面に第２電極を有するトランジスタを形成した半導体チップを用意し、
前記第１のリードフレームのうちの前記第１の電極板を２本とし、
前記２本の第１の電極板に前記第１電極と前記制御電極を別々に電気的に接続することを特徴とする請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置及びその製造方法に係わり、特に発熱量が多い半導体チップを封止した半導体装置の製造に適用して有効な技術に関する。
【背景技術】
【０００２】
高出力半導体装置の一つとして、電源用トランジスタを形成した半導体チップを封止体内に組み込んだ半導体装置が知られている。電源用トランジスタとしては、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field-Effect-Transistor ），ＩＧＢＴ（Insulated Gate Bipolar Transistor ），バイポーラパワートランジスタ等がある。
【０００３】
パワーＭＯＳＦＥＴ装置は、封止体内にパワーＭＯＳＦＥＴチップを組み込んだ構造になっている。パワーＭＯＳＦＥＴ装置の一つとして、絶縁性樹脂からなる封止体の底面にドレイン端子となる金属部材を露出させ，封止体の一側にソース用リード端子及びゲート用リード端子を配置した構造が知られている。ソース用リード端子及びゲート用リード端子は一部で屈曲し、その一部は封止体の上面に露出する構造ともなっている。封止体内に延在するソース用リード端子及びゲート用リード端子は、前記金属部材上に固定された半導体チップの上面のソース電極及びゲート電極にそれぞれ電気的に接続されている。これらリードは、ソース電極及びゲート電極上にワイヤのボールボンディング法によって均等に配置されたＡｕバンプに超音波圧着されている。（例えば、特許文献１）。
【０００４】
一方、半導体装置（ＬＦＰＡＫ：Loss Free Package ）の製造において、金バンプを半導体ウエハの主面に形成し、その後半導体ウエハをダイシングして金バンプ（バンプ電極）を有する半導体チップを形成する技術が知られている（例えば、特許文献２）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−２２３６３４号公報
【特許文献２】特開２００３−８６７８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明者は、封止体を絶縁性樹脂で形成した高出力半導体装置の放熱性向上と実装コストの低減について検討した。
高出力半導体装置の一つとして、特許文献１に開示されているように、放熱性を良好とするために封止筐体（封止体）の上面及び裏面にそれぞれ金属からなるリード端子，ダイ端子（電極板）を露出させる構造が知られている。
【０００７】
この構造では、半導体チップの裏面電極（チップの略全域に亘って設けられる電極）が接続される電極板（ダイ端子）は封止体の下面に露出し、半導体チップの上面（主面）の電極（バンプ電極）に接続される電極板（リード端子）は封止体の下面に露出する構造になっている。半導体装置を実装基板に実装した場合、電極板（ダイ端子）は実装基板に対面するようになっている。
【０００８】
封止体の下面に露出する電極板から実装基板に放熱を図るためには、例えば、実装基板に熱電導性が良好となる銅層を実装基板に組み込む必要があり、実装基板のコストが高くなり、実装コストの低減を妨げている。
【０００９】
本発明の一つの目的は、放熱性が良好な半導体装置及びその製造方法を提供することにある。
本発明の一つの目的は、実装コストの低減が図れる半導体装置及びその製造方法を提供することにある。
本発明の一つの目的は、放熱性が良好で実装コストの低減が図れる電子装置を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【課題を解決するための手段】
【００１０】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
（１）本発明の半導体装置は、
上面と前記上面の反対面となる下面及び前記上面と前記下面を繋ぐ側面を有する絶縁性樹脂からなる封止体と、
前記封止体内に位置し、第１の主面に複数の電極を有し、前記第１の主面の反対面となる第２の主面に裏面電極を有する半導体チップと、
前記封止体内に一端側が位置し、前記一端側の上面に前記半導体チップの前記電極が接続され、他の一端側は前記封止体の側方に突出しかつ屈曲してガルウィング型の表面実装用端子を形成する複数の第１の電極板と、
前記封止体の前記上面に一端側の上面が露出し、前記一端側の上面の反対面となる下面に前記半導体チップの前記裏面電極が接着剤を介して接続され、他の一端側は前記封止体の側方に突出しかつ屈曲してガルウィング型の表面実装用端子を形成する第２の電極板とを有することを特徴とする。
【００１１】
また、前記第２の電極板の前記封止体から前記封止体の側方に突出する部分は複数に分岐し、前記分岐した複数の分岐端が前記表面実装用端子を構成している。
【００１２】
また、前記第２の電極板の上面の一部周縁に電極板周縁側が開口される窪みが形成され、この窪みに前記封止体を形成する樹脂が埋め込まれている。また、前記分岐端の分岐開始部分の少なくとも一部の上面と、前記隣接する分岐端間に延在する前記電極板縁の上面に窪みが形成されるとともに、前記窪みに対応する電極板の反対面側部分は突出している。前記窪みには前記封止体を形成する樹脂が埋め込まれているとともに、前記突出部分は前記封止体を形成する樹脂内に食い込んでいる。
【００１３】
半導体チップにはトランジスタ（電界効果トランジスタ）が形成され、半導体チップの第１の主面には突起電極からなる第１電極（ソース電極）及び制御電極（ゲート電極）が設けられ、半導体チップの第２の主面には第２電極（ドレイン電極）が裏面電極として設けられている。ソース電極は第１の電極板に接続され、ゲート電極は他の第１の電極板に接続されている。
【００１４】
このような半導体装置は以下の製造方法によって製造される。
パターニングされた第１及び第２のリードフレームを用意する工程と、
第１の主面に複数の電極（ソース電極及びゲート電極）を有し、前記第１の主面の反対面になる第２の主面に裏面電極（ドレイン電極）を有する半導体チップを用意する工程と、前記半導体チップの前記第１の主面の前記複数の電極（ソース電極及びゲート電極）を、前記第１のリードフレームの複数の第１の電極板（ソース電極板，ゲート電極板）にそれぞれ電気的に接続する工程と、
前記半導体チップの前記裏面電極（ドレイン電極）を前記第２のリードフレームの第２の電極板（ドレイン電極板）に導電性の接着材で電気的に接続する工程と、
前記半導体チップ及び前記第１のリードフレームの一端側を覆い、かつ前記第２のリードフレームの前記第２の電極板（ドレイン電極板）の前記半導体チップが固定されない面側を露出するように絶縁性樹脂によって封止体を形成する工程と、
前記リードフレームの不要部分を切断除去するとともに、前記封止体から突出する電極板部分を成形して表面実装用端子を形成する工程とを有することを特徴とする。
【００１５】
また、前記第１及び第２のリードフレームの前記封止体の内外に亘って延在する電極板部分は、所定部に所定間隔にスリットが設けられて所定幅の分岐片を構成する構造になっている。即ち、ソース電極板及びドレイン電極板の前記封止体から突出する部分では所定間隔にスリットが設けられて所定幅の分岐片を有する構造になっている。これら各分岐片の端（分岐端）がそれぞれ表面実装用端子を形成する。
【００１６】
また、前記封止体に覆われる前記第２リードフレームの前記第２の電極板部分（ドレイン電極板）において、前記封止体に接触する前記第２の電極板の上面の一部周縁は、例えば、エッチングやプレス機械による成形によって一段低く形成されて電極板周縁側が開口される窪みが設けられている。例えば、プレス機械による押し出し成形によって、前記分岐片の分岐開始部分の少なくとも一部と、隣接する分岐片間に延在する電極板縁に窪みが形成される。この際、この窪みに対応する電極板の反対面側は突出することになる。また、上面側の所定深さまでのエッチングによってドレイン電極板の周縁には窪みが形成されている。
【発明の効果】
【００１７】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【００１８】
前記（１）の手段によれば、（ａ）半導体装置は封止体の上面に上面が露出するドレイン電極板を有している。このドレイン電極板には半導体チップが半導体チップの裏面電極を介して接続されている。裏面電極は半導体チップと略同じ大きさとなっている。この結果、半導体チップで発生した熱をドレイン電極板に効率的に伝達することができる。従って、ドレイン電極板に放熱体を取り付けることによって外部に効率的に熱を放散することができ、放熱性の良好な半導体装置及び半導体装置の実装構造（即ち、電子装置）を提供することができる。また、放熱体を取り付けない場合であっても、広いドレイン電極板の表面から大気中に熱を放散することも可能である。
【００１９】
半導体装置は封止体の上面側から放熱を行う構造になっていることから、従来のような実装基板への放熱は考えなくともよくなり、熱伝達性を良好とするコストの高い特別仕様の実装基板を必要としない。この結果、実装コストの低減が図れる。
【００２０】
（ｂ）リードフレームを用いて半導体装置を製造する際、封止体から外部に突出するドレイン電極板部分は、表面実装に適したガルウィング状に成形される。この成形部分にはスリットが設けられて複数の分岐片（リード部）となっていることから、１枚板を成形するのに比較して容易である。この結果、半導体チップとリードとの接続部分（接着剤，ゲート突起電極及びソース突起電極部分）の損傷を引き起こすことなく高精度に成形できる効果がある。即ち、ドレイン電極板は電気抵抗を低減するために、ソース電極板及びゲート電極板に比較して厚い板が使用されるため、ドレイン電極板をガルウィング形状に成形すると、より大きな荷重による曲げ成形となる。この結果、封止体に接続されるドレイン電極板には封止体から引き抜かれるような方向に大きな応力が作用し、半導体チップとの接続部分の損傷を起こすことにもなる。接続部分の損傷はソース・ドレイン間の抵抗Ｒｄｓ（ＯＮ）の増大となり好ましくない。本発明においては、ガルウィング型に成形するドレイン電極板にスリットを複数設けて複数の分岐片（リード）とすることから成形時に大きな荷重をかけなくともよくなる。この結果、成形時にドレイン電極板に大きなストレスが加わらなくなり、半導体チップの表裏の接続部分の損傷を防止することができる。このことは、ソース電極板についても同様であり、ソース電極板に複数のスリットを設けて複数の分岐片（リード部）とすることによって半導体チップとの接続部分の損傷を発生することなく成形することができる。
【００２１】
（ｃ）封止体内に位置するドレイン電極板の上面に部分的に窪みを形成し、この窪み部分に封止体を形成する樹脂を充填させることによって、製品状態でドレイン電極板が封止体から脱落し難くなる。また、半導体装置の製造段階においては、封止体内に位置するドレイン電極板の上面を部分的に低くして窪みを形成したり、窪みに対応する裏面を突出させて突出部を形成している。この結果、封止体を形成した段階では、前記窪み内には封止体を形成する樹脂が入り込み、また突出部は封止体を形成する樹脂内に食い込む。従って、ドレイン電極板は封止体（樹脂）に固定（ロック）される。このため、ドレイン電極板の成形時、封止体に対してドレイン電極板が動くこともなく、半導体チップの接続部分を損傷させることなく成形することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施例１である半導体装置の平面図である。
【図２】本実施例１の半導体装置の外観を示す斜視図である。
【図３】本実施例１の半導体装置の正面図である。
【図４】本実施例１の半導体装置の背面図である。
【図５】本実施例１の半導体装置の右側面図である。
【図６】本実施例１の半導体装置の底面図である。
【図７】図１のＡ−Ａ線に沿う断面図である。
【図８】図１のＢ−Ｂ線に沿う断面図である。
【図９】本実施例１の半導体装置におけるドレイン電極板の平面図である。
【図１０】前記ドレイン電極板の正面図である。
【図１１】図９のＣ−Ｃ線に沿う断面図である。
【図１２】本実施例１の半導体装置に組み込まれる半導体チップの一部を示す拡大断面図である。
【図１３】本実施例１の半導体装置の製造方法を示すフローチャートである。
【図１４】本実施例１の半導体装置の製造で用いる第１のリードフレームの一部を示す平面図である。
【図１５】本実施例１の半導体装置の製造で用いる第２のリードフレームの一部を示す平面図である。
【図１６】前記第２のリードフレームの一部を示す平面図である。
【図１７】前記第２のリードフレームのドレイン電極板部分の平面図である。
【図１８】前記ドレイン電極板部分の正面図である。
【図１９】図１７のＤ−Ｄ線に沿う断面図である。
【図２０】本実施例１の半導体装置の製造において第１のリードフレームに半導体チップを搭載した状態を示す模式的平面図である。
【図２１】本実施例１の半導体装置の製造において第１のリードフレームに搭載された半導体チップに第２のリードフレームのドレイン電極板を重ねて接続した状態を示す模式的平面図である。
【図２２】本実施例１の半導体装置の製造において封止体を形成した状態を示す模式的平面図である。
【図２３】本実施例１の半導体装置の製造においてレーザにてマーキングを行う状態を示す模式図である。
【図２４】本実施例１の半導体装置を実装基板に複数整列配置実装しかつ放熱体を取り付けた状態を示す一部の模式的正面図である。
【図２５】本実施例１の半導体装置を実装基板に複数整列配置実装しかつ放熱体を取り付けた状態を示す一部の模式的平面図である。
【図２６】図２４のＥ−Ｅ線に沿う断面図である。
【図２７】本実施例１の半導体装置を実装基板に複数整列配置実装した状態を示す一部の模式的平面図である。
【図２８】本実施例１の半導体装置を実装基板に複数整列配置実装しかつ絶縁シートで覆った状態を示す一部の模式的平面図である。
【図２９】本実施例１の半導体装置を実装基板に実装し、かつ放熱体を取り付けた状態を示す模式的拡大断面図である。
【図３０】本実施例１の半導体装置が組み込まれる電子装置の一部の構成を示すブロック図である。
【発明を実施するための形態】
【００２３】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
［実施例１］
図１乃至図１２は本実施例１の半導体装置の構造に係わる図である。図１３乃至図２３は本実施例１の半導体装置１の製造方法に係わる図である。図２４乃至図３０は本実施例１の半導体装置を組み込んだ電子装置の一部である半導体装置の実装構造に係わる図である。
【００２４】
本実施例１では、本発明をパワーＭＯＳＦＥＴ装置（半導体装置）に適用した例について説明する。パワーＭＯＳＦＥＴ装置には縦型のパワーＭＯＳＦＥＴを形成した半導体チップが組み込まれている。半導体チップの第１の主面には、第１電極であるソース（Ｓ）電極と、制御電極であるゲート（Ｇ）電極が設けられ、前記第１の主面の反対面となる第２の主面には第２電極となるドレイン（Ｄ）電極が設けられる構造になっている。第２電極は半導体チップの略全面に亘って設けられる裏面電極となっている。
【００２５】
半導体装置（パワーＭＯＳＦＥＴ装置）１は、図１乃至図６に示すように、外観的には偏平四角形状の絶縁性樹脂からなる封止体（パッケージ）２と、この封止体２の両側（側面）からそれぞれ複数本のリードを並んで突出させる構造になっている。これら両側面から突出するリードは一段階段状に屈曲してガルウィング型の表面実装用端子を形成している。
【００２６】
封止体２の右側面からは、図２及び図５に示すように、特に限定はされないが、４本のリードが突出し、かつ所定ピッチで並んでいる。これら４本のリードはドレインリード３となっている。また、封止体２の左側面から４本のリードが突出し、かつ所定ピッチで並んでいる。これら４本のリードのうち手前の１本がゲートリード４であり、残りの３本がソースリード５である。封止体２の両側面のリードは、平面状態で一致して対応するように配置されている（図１，図６参照）。また、図６に示すように、封止体２の下面には方向識別用のインデックス６が設けられている。このインデックス６は封止体２の形成時に形成され、封止体２に設けた円形窪みで形成されている。
【００２７】
図１、図７及び図８に示すように、４本のドレインリード３は封止体２の上面に上面を露出させる幅が広いチップ固定部３ｃから延在している。チップ固定部３ｃ及びドレインリード３を含めドレイン電極板３ａと呼称する。説明の便宜上チップ固定部３ｃを単にドレイン電極板３ａと呼称する場合もある。ドレイン電極板３ａは熱を放散するヒートシンクともなる。このドレイン電極板３ａの下面には、図８に示すように、接着剤７を介して半導体チップ９の第２の主面側が接続されている。この半導体チップ９の第２の主面には、図８等では図示しないが半導体チップの第２の主面と略同じ大きさの裏面電極（ドレイン電極）１０が形成されている（図１２参照）。この裏面電極（ドレイン電極）１０とドレイン電極板３ａを電気的に接続するため、接着剤７は、例えば、Ａｇペーストのような導電性の接着剤が使用されている。
【００２８】
また、図１に示すように、ドレイン電極板３ａの上面（露出面）には凹凸によるマーク１１が形成されている（図２９参照）。このマーク１１はレーザ光照射によるドレイン電極板３ａの表面の彫り込みによって形成されている。
【００２９】
図６乃至図８に示すように、ゲートリード４は封止体２内のゲート電極板４ａに連なり、ソースリード５は封止体２内の幅が広いソース電極板５ａに連なっている。ゲート電極板４ａ及びソース電極板５ａのパターンは、図６において一点鎖線で示してある（図１４参照）。図７及び図８に示すように、半導体チップ９の第１の主面には、ゲート突起電極１５及びソース突起電極１６がそれぞれ設けられている。そして、ゲート電極板４ａの上面に半導体チップ９のゲート突起電極１５が電気的に接続され、ソース電極板５ａの上面に半導体チップ９のソース突起電極１６が電気的に接続されている。図６に示すように、ソース電極板５ａは所定間隔にスリット５ｅが設けられ、これらスリット５ｅ間の幅の広い領域でソース突起電極１６と接続される。ゲート電極板４ａは細いパターンになっている。
【００３０】
ここで半導体チップ９の構造について、図１２を参照しながら簡単に説明する。図１２は半導体チップ９の一部を示す拡大断面図であり、縦型パワーＭＯＳＦＥＴの一部を示してある。
【００３１】
半導体チップ９は、主面にｎ−型のエピタキシャル層２１を有するｎ＋型のシリコン半導体基板２０を基に形成されている。縦型ＭＯＳＦＥＴは、平面的に見て多数のセル（トランジスタ）が整列配置されている。この例では、各トランジスタセルはトレンチ構成になっている。エピタキシャル層２１の所定領域には、Ｐ−型のチャネル（ＣＨ）層２２が形成されるとともに、その外周にはガードリングとなるＰ−型のウエル層２３が形成されている。また、チャネル層２２を貫通するようにセル形成領域には多数のトレンチ（溝）２５が形成される。このトレンチ２５はウエル層２３にも設けられる。ウエル層２３に設けられるトレンチと、その内側の最外周に位置するセルを構成するトレンチとの間の領域は、セルとして使用されない無効領域となる。
【００３２】
トレンチ２５内にはゲート電極となるポリシリコンゲート層２６が設けられ、この層の下にはゲート絶縁膜２７が設けられている。そして、トレンチに囲まれたチャネル層２２の中央表層部分にはＰ＋領域２８が形成されている。セル部分のチャネル層２２においては、Ｐ＋領域２８の外側からトレンチに到る領域に亘ってＮ＋型からなるソース領域２９が設けられている。トレンチ部分、即ち、ゲート絶縁膜２７及びポリシリコンゲート層２６は選択的に設けられる絶縁膜３２で被われ、この絶縁膜３２上にはソース電極３３が形成されている。このソース電極３３は絶縁膜３２が設けられない開口部分でＰ＋領域２８及びソース領域２９と電気的に接続されている。
【００３３】
無効領域の外側に位置するトレンチ２５部分では、ゲート絶縁膜２７に連なって厚い絶縁膜（ＬＯＣＯＳ）３４が設けられている。図示はしないが、この厚い絶縁膜３４はウエル層２３の外周を超えて延在している。無効領域の外側に位置するトレンチ２５に埋め込まれたポリシリコンゲート層２６は厚い絶縁膜３４上の途中部分にまで延在して周辺ゲート配線３５を形成している。また、この周辺ゲート配線３５及び厚い絶縁膜３４も絶縁膜３２で被われている。この絶縁膜３２部分から前記厚い絶縁膜３４上にかけてゲート電極３６が設けられている。このゲート電極３６は絶縁膜３２に部分的に設けられた開口を通してポリシリコンゲート層２６に電気的に接続されている。ソース電極３３及びゲート電極３６は共にアルミニウム膜で形成されている。
【００３４】
また、半導体チップ１６の第１の主面には絶縁膜３７が選択的に設けられている。ソース電極３３及びゲート電極３６は絶縁膜３７によって選択的に被われている。そして、絶縁膜３７が設けられない開口部分のソース電極３３及びゲート電極３６上に突起電極としてのソース突起電極１６及びゲート突起電極１５が形成されている。半導体チップ９の第２の主面には全面に亘ってドレイン電極となる裏面電極１０が形成されている。
【００３５】
本実施例においては、ゲート突起電極１５及びソース突起電極１６は金線をワイヤボンディングした後、引きちぎって形成するが、金バンプ電極や半田バンプ電極等によるものであってもよい。
【００３６】
ゲート突起電極１５及びソース突起電極１６のようなスタッド型突起電極（スタッドバンプ）はつぎのような方法で形成される。例えば、筒状のキャピラリでワイヤ（金線）を保持し、キャピラリの下端から突出するワイヤの先端を放電等の球状化処理によって球状（ボール）化する。その後、キャピラリを半導体ウエハの突起電極形成面に降下させてボール部分を潰しながらワイヤを電極に接続する。つぎにキャピラリを上昇させ、かつワイヤをクランプして上方に引っ張る。これにより、ワイヤは破断し、ネイルヘッド状の突起電極（バンプ電極）が形成される。その後、半導体ウエハを縦横に分割して半導体チップを形成する。
【００３７】
ゲート電極板４ａとゲート突起電極１５は直接接続されるが、必要に応じてこの間に導電性の接着剤を介在させて接続を確実にしてもよい。また、同様にソース電極板５ａとソース突起電極１６との間に導電性の接着剤を介在させて接続を確実にしてもよい。
【００３８】
ここで、本実施例１の半導体装置１の寸法の一例を挙げる。封止体２の大きさは図１及び図３に示すように、長さａは３．９５ｍｍ、幅ｂは４．９ｍｍである。図５に示すように、封止体２の側面から突出するドレインリード３の長さｃは１．２ｍｍ、表面実装用端子の長さｄは０．５ｍｍ、ドレインリード３の厚さｅは０．２５ｍｍである。そして、リードの先端から先端までの長さｆは６．１ｍｍである。図３に示すように、半導体装置の高さｇは１．１ｍｍであり、封止体２の下面から下方に突出するリードの下端までの長さｈは０．０７ｍｍである。なお、ゲートリード及びソースリードの厚さは０．２ｍｍである。
【００３９】
本実施例１においては、ゲート・ソース・ドレインリードは表面実装が可能なガルウィング型に形成される。半導体装置１はオン抵抗が重要視されるので電気抵抗低減を図るためにドレイン電極板をゲート・ソース電極板に比較して厚く形成している。このため、ドレイン電極板の成形時の成形荷重は、ゲート・ソース電極板の成形の荷重に比較して大きくなり、封止体形成後の成形時、ドレイン電極板を封止体２の側方に引き抜くような応力が発生し、半導体チップとドレイン電極板との接続部分が損傷したり、あるいは半導体チップとゲート電極板及びソース電極板との接続部分が損傷したりするおそれがある。
【００４０】
そこで、本実施例１の半導体装置１においては、使用するリードフレームにおいて、ガルウィング型に成形するドレイン電極板部分に複数本のスリットを設けて複数本の分岐片（ドレインリード）を形成し、この分岐片部分を成形する。これにより、成形荷重を小さくしてドレイン電極板３ａと半導体チップ９とを接続する接着剤７の損傷（クラック発生，割れ発生）を防止する。
【００４１】
また、成形は封止体２を形成した後であることから、ドレイン電極板３ａと封止体２を形成する樹脂との密着強度を高める工夫がドレイン電極板３ａに施してある。ドレイン電極板３ａが封止体２を形成する樹脂から抜け難くすることによって、ドレイン電極板３ａと半導体チップ９を接続する接続部分に大きな力が加わらないようにするものである。
【００４２】
図９乃至図１１は封止体２から取り外したドレインリード３を含むドレイン電極板３ａを示す図である。図９に示すように、ドレイン電極板３ａの四角形状のチップ固定部３ｃの一側から４本のドレインリード３が平行に突出している。ドレイン電極板３ａのドレインリード３が配置されないチップ固定部３ｃの三辺の周縁には、図９乃至図１１に示すように、エッチングによって電極板周縁側が開口される窪み３ｄが設けられている。この窪み３ｄはエッチングによって形成され、例えば、ドレイン電極板３ａの厚さの半分程度までエッチングされたものである（図１１参照）。この窪み３ｄは、図７及び図８に示すように、封止体２を形成する樹脂によって覆われている。これにより、ドレイン電極板３ａと封止体２との密着強度（接着強度）が高くなる。
【００４３】
また、プレス機械による押し出し成形によって、分岐端片（ドレインリード３）の分岐開始部分の少なくとも一部と、隣接する分岐片（ドレインリード３）間に延在する電極板縁（チップ固定部３ｃの縁）に、電極板周縁側が開口される窪み３ｅが設けられている。プレス機械による押し出し成形加工であることから、この窪み３ｅに対応したドレイン電極板の反対面部分は突出して突出部３ｆが形成される。図７及び図８に示すように、窪み３ｅには封止体２を形成する樹脂が充填されてドレイン電極板３ａと封止体２との密着強度（接着強度）が高くなる。また、図７及び図８に示すように、突出部３ｆは封止体２を形成する樹脂内に食い込み、ドレイン電極板３ａと封止体２との密着強度（接着強度）が高くなる。
【００４４】
これにより、ドレイン電極板を成形する際、ドレイン電極板３ａを封止体２から引き抜くような大きな荷重が加わらなくなり、ドレイン電極板３ａと半導体チップ９との接続部分の損傷や半導体チップ９とゲート電極板４ａ及びソース電極板５ａとの接続部分の損傷を防止することができる。
【００４５】
つぎに、本実施例１の半導体装置の製造方法について、図１３乃至図２３を参照しながら説明する。半導体装置１は、図１３のフローチャートに示すように、リードフレーム用意（Ｓ１０１）、チップボンディング（Ｓ１０２）、ヒートシンク接続（Ｓ１０３）、封止体形成（Ｓ１０４）、マーク形成（Ｓ１０５）、リードフレームの切断・成形（Ｓ１０６）の各工程を経て製造される。
【００４６】
半導体装置１の製造においては、図１４に示すように第１のリードフレーム４０と、図１５に示すように第２のリードフレーム５０が用意される。図１４及び図１５はリードフレームの一部を示す平面図である。図１４及び図１５には、平行に延在する２本の外枠４１，５１と、これら一対の外枠４１，５１を連結する２本の内枠４２，５２とによって枠体４３，５３が形成されている。この枠体４３，５３内には、２行２列、合計４個のリードパターンが形成され、一つの枠体４３，５３によって４個の半導体装置１を製造できるようになっている。また、外枠４１，５１にはリードフレームを搬送したり、位置決めしたりする際使用されるガイド孔４４，５４が設けられている。
【００４７】
第１のリードフレーム４０では一対の外枠４１間に２本の細いダム片４５が配置されている。一対の内枠４２からは平行に複数のリード部（分岐片）４６が延在し、かつダム片４５と交差して延在している。ここでは平板に平行に３本のスリットを設けることによって４本のリード部４６が配置される構造になっている。リード部４６の延長上には幅広い電極板４７が位置し、リード部４６はこの電極板４７に連なっている。端の１本のリード部４６はゲートリード４を形成する部分であり、それに連なる電極板４７はゲート電極板４ａとなる部分である。このゲート電極板４ａとなる電極板４７にはゲート電極板４ａが封止体から抜け難くするため、一縁から途中まで延在するスリット４ｐが設けられ、スリットと隣り合わせに突部が形成されている。ゲート電極板４ａとなる電極板４７には半導体チップ９のゲート突起電極１５が接続されることになる。
【００４８】
また、隣り合う３本のリード部４６はソースリードとなる部分であり、これら３本のリード部４６が連なる電極板４７はソース電極板５ａとなる部分である。ソース電極板５ａとなる電極板４７は外枠４１から延在する細い支持片４７ａで支持されるとともに、４本のリード部４６の外側の支持リード部４８の先端部分から延在する細い支持片４７ｂで支持されている。また、ソース電極板５ａとなる電極板４７には前述のスリット５ｅが４本設けられている。これら４本のスリット５ｅから外れた部分が半導体チップ９のソース突起電極１６が接続される部分となる。第１のリードフレーム４０は平板となっている。
【００４９】
本実施例１ではトランジスタを組み込んだ半導体チップを搭載する半導体装置である。半導体チップの第１の主面にはゲート電極とソース電極が位置し、第１のリードフレーム４０では、１面に位置するゲート電極及びソース電極に接続される電極板を配置する必要がある。そこで、第１のリードフレーム４０には複数（２個）の第１の電極板を有するものとし、一方の電極板をゲート電極板４ａとして使用し、他方の電極板をソース電極板５ａとして使用するものである。なお、半導体装置が集積回路装置等の場合は、半導体チップの第１の主面にはさらに多くの電極が配置される。この場合には、その電極の数に合わせて第１の電極板を増加させるリードパターンにすればよい。説明の便宜上、電極板と、この電極板から延在するリードを含めて電極板と呼称する場合もある。
【００５０】
第２のリードフレーム５０は、図１５に示すように、一対の外枠５１の中央間を連結する支持片５５が設けられている。そして、この支持片５５の図中上部及び下部の両側から４本のリード部（分岐片）５６が延在している。即ち、平板に３本のスリットを平行に形成することによって４本のリード部（分岐片）５６が形成されることになる。このリード部５６はドレインリード３になる部分である。これらリード部５６は四角形状の電極板５７に連結されている。この電極板５７はチップ固定部３ｃとなる。第２のリードフレーム５０は平板になっている。
【００５１】
図１６には、支持片５５とこの支持片５５に連なるリード部５６（ドレインリード３となる部分）及び電極板５７（チップ固定部３ｃとなる部分）を示す。また、図１７乃至図１９に単一の電極板５７とこの電極板５７に連なるリード部５６を示す。四角形状のチップ固定部３ｃ（電極板５７）の一側から４本のドレインリード３（リード部５６）が平行に突出している。リード部５６が配置されない電極板５７の三辺の周縁には、図１７乃至図１９に示すように、エッチングによって電極板周縁側が開口される窪み３ｄが設けられている。この窪み３ｄはエッチングによって形成され、例えば、電極板５７の厚さの半分程度までエッチングされたものである（図１９参照）。
【００５２】
また、プレス機械による押し出し成形によって、分岐片であるリード部５６の分岐開始部分の少なくとも一部と、隣接する分岐片（リード部５６）間に延在する電極板５７（チップ固定部３ｃ）の縁に、電極板周縁側が開口される窪み３ｅが設けられている。プレス機械による押し出し成形加工であることから、この窪み３ｅに対応した電極板５７の反対面部分は突出して突出部３ｆが形成される。なお、説明の便宜上、電極板（チップ固定部）と、この電極板から延在するリードを含めて電極板と呼称する場合もある。
【００５３】
第１のリードフレーム４０及び第２のリードフレーム５０は、例えば、厚さ２ｍｍと厚さ２．５ｍｍの銅合金板をエッチングにより、または精密プレスによる打ち抜き加工によってパターニングするものである。
【００５４】
このような第１のリードフレーム４０及び第２のリードフレーム５０を用意した後、図２０に示すように、第１のリードフレーム４０の上面の各リードパターン部分に半導体チップ９の第１の主面が下面となるようにしてチップボンディングを行う（Ｓ１０２）。図１２に示すゲート突起電極１５を図１４に示す電極板４７（ゲート電極板４ａ）に接続し、ソース突起電極１６を図１４に示す電極板４７（ソース電極板５ａ）に接続する。また、必要ならば半導体チップ９と電極板４７との間の各接続部分に導電性接着剤を介在させる。
【００５５】
つぎに、図２１に示すように、第２のリードフレーム５０から支持片５５を切断して、ヒートシンクとなる４個の電極板５７を第１のリードフレーム４０上の各半導体チップ９に接着剤を介して重ねて接続する（Ｓ１０３）。
【００５６】
つぎに、図２２に示すように、図示しないトランスファモールディング装置によって絶縁性樹脂からなる封止体２を形成する（Ｓ１０４）。封止体２の上面には電極板５７の上面が露出する。半導体チップ９及び半導体チップ９のゲート突起電極１５及びソース突起電極１６に接続される電極板４７は封止体２内に埋没する。封止体２の一側からリード部５６が突出し、他の一側からリード部４６が突出する（図２３参照）。この樹脂封止によって、窪み３ｄ，３ｅ内に封止体２を形成する樹脂が充填され、かつ突出部３ｆは樹脂内に食い込む（図７，図８参照）。これにより、リード部５６及び電極板５７と封止体２との接着強度（密着強度）は高くなる。
【００５７】
つぎに、図２３に示すように、一部に封止体２を有する第１のリードフレーム４０を、レーザマーク装置のステージ６０上に載置した後、電極板５７の上面にマスク６１を配置し、レーザ発振器６２からレーザ光６３を出射し、電極板５７（チップ固定部３ｃ：ドレイン電極板３ａ）の表面に凹凸で表記されるマーク（図１参照）を形成する（Ｓ１０５）。
【００５８】
つぎに、図示はしないが、切断・成形機を用いて、第１のリードフレーム４０及び第２のリードフレーム５０であった部分の不要リードフレーム部分を切断除去するとともに、封止体２から突出するリード部５６及びリード部４６をガルウィング型に成形し、図２に示す半導体装置１を複数製造する（Ｓ１０６）。
【００５９】
本実施例１の半導体装置１は、封止体２の上面にヒートシンクとなるドレイン電極板３ａ（チップ固定部３ｃ）を露出させる構造となることから、この露出面から熱放散が可能になる。従って、接着剤を介してドレイン電極板３ａの上面に放熱体を固定して熱放散を図ることができる。
【００６０】
図２４乃至図２９は実施例１の半導体装置１を実装基板７０に複数整列配置実装し、かつ各半導体装置１に共通の放熱体７１を取り付けた状態を示すものである。図２４は実装状態を示す模式的断面図であり、図２５は模式的平面図である。また、図２６は実装状態を示す拡大断面図である。
【００６１】
図２４に示す実装構造は、例えば、図３０に示す回路の一部を構成するものである。図３０は、電子装置における降圧回路図であり、１２Ｖの電源９０を、（１）各ＤＣ／ＤＣコンバータ９１によって降圧して１．０Ｖ電源として各ＣＰＵ（中央制御回路）９２に給電する回路と、（２）ＤＣ／ＤＣコンバータ９３によって降圧して１．５Ｖ電源としてＤＤＲ（メモリ）９４に給電する回路と、（３）ＤＣ／ＤＣコンバータ９５によって降圧して２．５Ｖ電源としてＡＳＩＣ９６に給電する回路と、１２Ｖ電源を直接ＨＤＤ９７に給電する回路とを有している。
【００６２】
図２４の実装構造は、ＤＣ／ＤＣコンバータ９１を形成するものである。ＤＣ／ＤＣコンバータ９１の製造においては、図２７に示すように、最初に、実装基板７０に複数の半導体装置１を整列配置して実装する。
【００６３】
図２７に示すように、実装基板７０の上面には、特に限定はされないが、半導体装置１が２列１０行、合計で２０個搭載される。半導体装置１の搭載状態は図２６に示すように、半導体装置１の封止体２の両側からガルウィング状に突出する各リード（図ではドレインリード３とソースリード５を示す）の先端部分が、実装基板７０の上面のランド７２に半田等の接合材７３によって電気的に接続されている。図２９は半導体装置１の実装状態をさらに拡大した模式的断面図である。この図からも分かるように、封止体２の上面にはドレイン電極板３ａ（チップ固定部３ｃ）の上面が露出している。また露出するドレイン電極板３ａの上面には凹部１１ａと、凸部１１ｂによって表記されたマーク１１が形成されている。
【００６４】
つぎに、図２８に示すように、全ての半導体装置１を覆うように絶縁樹脂性の絶縁シート７４が半導体装置群上に載置される。その後、放熱体７１を絶縁シート７４上に重ねる。放熱体７１の両端部分にはビス孔が設けられ、このビス孔に対応して実装基板７０には雌ネジ孔７５が設けられていることから、ビス７６をビス孔に通し、ビス７６をネジ締めして図２４及び図２５に示すような実装構造を製造する。
【００６５】
この実装構造では、各半導体装置１で発生した熱は、各半導体装置１のドレイン電極板３ａから絶縁シート７４を介して放熱体７１に伝達され、放熱体７１の上面の円柱状に突出した各放熱コア７１ａの表面から大気中に放散されることになる。
【００６６】
この実装構造において、ビス７６のネジ締めによって、図２９に示すように、樹脂からなる絶縁シート７４は押し潰され、マーク１１を構成する凹部１１ａ内に入り密着する。マーク１１は凹部１１ａと凸部１１ｂを有することから、ドレイン電極板３ａの放熱面積は広くなる。この結果、各半導体装置１で発生した熱はより一層効果的に放熱体７１に伝達されるため、実装構造の放熱効果向上が達成できる。例えば、金属板の表面にインキによってマークを形成した場合には、インキが樹脂であることから放熱効果（伝熱効果）を低下させる原因ともなる。
【００６７】
本実施例１によれば以下の効果を有する。
（１）半導体装置（パワーＭＯＳＦＥＴ装置）１は封止体２の上面に上面が露出するドレイン電極板３ａを有している。このドレイン電極板３ａには半導体チップ９が半導体チップ９の裏面電極（ドレイン電極）１０を介して接続されている。裏面電極１０は半導体チップ９と略同じ大きさとなっている。この結果、半導体チップ９で発生した熱をドレイン電極板３ａに効率的に伝達することができる。従って、ドレイン電極板３ａに放熱体７１を取り付けることによって外部に効率的に熱を放散することができ、放熱性の良好な半導体装置１及び半導体装置の実装構造（即ち、電子装置）を提供することができる。また、本実施例１の半導体装置１は、放熱体を取り付けない場合であっても、広いドレイン電極板３ａの表面から大気中に熱を放散することも可能である。
【００６８】
半導体装置１は封止体２の上面側から放熱を行う構造になっていることから、従来のような実装基板への放熱は考えなくともよくなり、熱伝達性を良好とするコストの高い特別仕様の実装基板を必要としない。この結果、実装コストの低減が図れる。
【００６９】
（２）リードフレームを用いて半導体装置１を製造する際、封止体２から外部に突出するドレイン電極板部分は、表面実装に適したガルウィング状に成形される。この成形部分にはスリットが設けられて複数の分岐片（リード部）５６となっていることから、１枚板を成形するのに比較して容易、即ち、大きな成形荷重を必要としなくなる。この結果、半導体チップ９とリードとの接続部分（接着剤７やゲート突起電極１５及びソース突起電極１６）の損傷を引き起こすことなく高精度に成形できる効果がある。即ち、ドレイン電極板３ａは電気抵抗を低減するために、ソース電極板５ａ及びゲート電極板４ａに比較して厚い板が使用されるため、ドレイン電極板３ａをガルウィング形状に成形すると、より大きな荷重による曲げ成形となる。この結果、封止体２に接続されるドレイン電極板３ａには封止体２から引き抜かれるような方向に大きな応力が作用し、半導体チップとの接続部分の損傷を起こすことにもなる。接続部分の損傷はソース・ドレイン間の抵抗Ｒｄｓ（ＯＮ）の増大となり好ましくない。本発明においては、ガルウィング型に成形するドレイン電極板３ａにスリットを複数設けて複数の分岐片（リード）５６とすることから成形時に大きな荷重をかけなくともよくなる。この結果、成形時にドレイン電極板３ａに大きなストレスが加わらなくなり、半導体チップ９の表裏の接続部分の損傷を防止することができる。このことは、ソース電極板５ａについても同様であり、ソース電極板５ａに複数のスリットを設けて複数の分岐片（リード部）４６とすることによって半導体チップ９との接続部分の損傷を発生することなく成形することができる。
【００７０】
（３）封止体２内に位置するドレイン電極板３ａの上面に部分的に窪み３ｄ，３ｅを形成し、この窪み部分に封止体を形成する樹脂を充填させることによって、製品状態でドレイン電極板３ａが封止体２から脱落し難くなる。また、半導体装置１の製造段階においては、封止体２内に位置するドレイン電極板３ａの上面を部分的に低くして窪み３ｄ，３ｅを形成したり、窪み３ｅに対応する裏面を突出させて突出部３ｆを形成している。この結果、封止体２を形成した段階では、前記窪み３ｄ，３ｅ内には封止体２を形成する樹脂が入り込み、また突出部３ｆは封止体２を形成する樹脂内に食い込む。従って、ドレイン電極板３ａは封止体（樹脂）２に固定（ロック）される。このため、ドレイン電極板３ａの成形時、封止体２に対してドレイン電極板３ａが動くこともなく、半導体チップ９の接続部分を損傷させることなく成形することができる。
【００７１】
ドレイン電極板３ａの成形では、ドレイン電極板３ａには、表面実装用端子（ドレインリード３：分岐片）の延在方向に引っ張り応力が作用し、封止体２内に延在するドレイン電極板３ａは引き抜く方向に応力が作用する。そこで、この引き抜き方向に交差する方向に延在する窪み３ｄ，窪み３ｅや突出部３ｆの樹脂との噛み合い部分が、前記引き抜き方向に作用する応力を軽減させるように働く。特に、引き抜き方向に直交する方向に延在する窪み３ｄ，窪み３ｅや突出部３ｆの樹脂との噛み合い部分の働きが、引き抜き方向に作用する応力を軽減させることになる。従って、封止体２を形成するための樹脂の流れを阻害しないように前記ドレイン電極板３ａの下面に突出部３ｆを形成することも有効である。例えば、封止体２内に延在するドレイン電極板３ａの先端の１辺部分を、リードフレームの状態で上面から押し出し成形を行って、ドレイン電極板３ａの先端上面に窪み３ｄを形成させるとともに、この窪み３ｄの裏側であるドレイン電極板３ａの下面に突出部を形成することも有効である。また、封止体２の内部に延在するドレイン電極板３ａの周縁に凹凸を設け、これら凹凸部分と樹脂との噛み合いによって、ドレイン電極板３ａの成形時の半導体チップとの接続部分の損傷を防止するようにしてもよい。
【００７２】
（４）本実施例１の半導体装置１では、封止体２の上面に露出する金属板であるドレイン電極板３ａの表面にレーザマーク装置によってマーク１１を形成している。マーク１１はレーザ光照射によって金属板表面に凹部１１ａを形成し、凹部１１ａと凸部１１ｂによってマーク１１を形成する。従って、脱落のおそれがないマーク１１を簡単に形成することができ、マーク形成コストの低減が図れる。
【００７３】
（５）本実施例１の半導体装置１は、封止体２の上面に露出するドレイン電極板３ａを伝熱媒体として半導体チップ９で発生した熱を直接大気中に放散または重ねて取り付けられる放熱体７１に伝達する構造になっている。本実施例１の半導体装置１では、伝熱媒体としてのドレイン電極板３ａの露出面には、レーザ光照射による凹部１１ａの形成によって凹部１１ａと凸部１１ｂによるマーク１１を形成する。このため、放熱面となるドレイン電極板３ａの表面積が増大し、より効率的に半導体チップ９で発生した熱を直接大気中に放散でき、あるいは放熱体７１に伝達することができる。これにより、熱放散性の良好な半導体装置の実装構造、即ち電子装置を提供することができる。
【００７４】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。実施形態では、パワーＭＯＳＦＥＴを半導体チップに組み込んだ例を示したが、組み込む素子としてはＭＯＳＦＥＴ，パワーバイポーラトランジスタ，ＩＧＢＴ等のトランジスタ、あるいはトランジスタを含むＩＣでもよい。
【符号の説明】
【００７５】
１…半導体装置（パワーＭＯＳＦＥＴ装置）、２…封止体（パッケージ）、３…ドレインリード、３ａ…ドレイン電極板、３ｃ…チップ固定部、３ｄ，３ｅ…窪み、３ｆ…突出部、４…ゲートリード、４ａ…ゲート電極板、５…ソースリード、５ａ…ソース電極板、５ｅ…スリット、６…インデックス、７…接着剤、９…半導体チップ、１０…裏面電極（ドレイン電極）、１１…マーク、１５…ゲート突起電極、１６…ソース突起電極、２０…シリコン半導体基板、２１…エピタキシャル層、２２…チャネル（ＣＨ）層、２３…ウエル層、２５…トレンチ（溝）、２６…ポリシリコンゲート層、２７…ゲート絶縁膜、２８…Ｐ＋領域、２９…ソース領域、３２…絶縁膜、３３…ソース電極、３４…厚い絶縁膜（ＬＯＣＯＳ）、３５…周辺ゲート配線、３６…ゲート電極、３７…絶縁膜、４０…第１のリードフレーム、４１…外枠、４２…内枠、４３…枠体、４４…ガイド孔、４５…ダム片、４６…リード部、４７…電極板、５０…第２のリードフレーム、５１…外枠、５２…内枠、５３…枠体、５４…ガイド孔、５５…支持片、５６…リード部、５７…電極板、６０…ステージ、６１…マスク、６２…レーザ発振器、６３…レーザ光、７０…実装基板、７１…放熱体、７１ａ…放熱コア、７２…ランド、７３…接合材、７４…絶縁シート、７５…雌ネジ孔、７６…ビス。
【図１】
2010010696.tif 000003
【図２】
2010010696.tif 000004
【図３】
2010010696.tif 000005
【図４】
2010010696.tif 000006
【図５】
2010010696.tif 000007
【図６】
2010010696.tif 000008
【図７】
2010010696.tif 000009
【図８】
2010010696.tif 000010
【図９】
2010010696.tif 000011
【図１０】
2010010696.tif 000012
【図１１】
2010010696.tif 000013
【図１２】
2010010696.tif 000014
【図１３】
2010010696.tif 000015
【図１４】
2010010696.tif 000016
【図１５】
2010010696.tif 000017
【図１６】
2010010696.tif 000018
【図１７】
2010010696.tif 000019
【図１８】
2010010696.tif 000020
【図１９】
2010010696.tif 000021
【図２０】
2010010696.tif 000022
【図２１】
2010010696.tif 000023
【図２２】
2010010696.tif 000024
【図２３】
2010010696.tif 000025
【図２４】
2010010696.tif 000026
【図２５】
2010010696.tif 000027
【図２６】
2010010696.tif 000028
【図２７】
2010010696.tif 000029
【図２８】
2010010696.tif 000030
【図２９】
2010010696.tif 000031
【図３０】
2010010696.tif 000032