(57)【要約】【課題】タップ係数として任意の値を設定することができるフィルタを得ることを目的とする。【解決手段】キャパシタ１１，３１により充電された電荷とキャパシタ１３，３３により充電された電荷の総和を出力端子Ｐに出力し、キャパシタ１２，３２により充電された電荷とキャパシタ１４，３４により充電された電荷の総和を出力端子Ｎに出力する。これにより、キャパシタ１１〜１４，３１〜３４の容量値Ｃpp，Ｃpn，Ｃnp，Ｃnnを適宜変更することで、タップ係数として任意の値を設定することができる。【選択図】図１
2010028358.tif 000002
【特許請求の範囲】
【請求項１】
入力信号である電圧信号を正の変換係数で電流信号に変換するとともに、上記電圧信号を負の変換係数で電流信号に変換する電圧電流変換部と、上記電圧電流変換部により正の変換係数で変換された電流信号によって電荷を充電する第１のキャパシタと、上記第１のキャパシタにより電荷が充電されている期間と異なる期間中、上記電圧電流変換部により正の変換係数で変換された電流信号によって電荷を充電する第２のキャパシタと、上記電圧電流変換部により負の変換係数で変換された電流信号によって電荷を充電する第３のキャパシタと、上記第３のキャパシタにより電荷が充電されている期間と異なる期間中、上記電圧電流変換部により負の変換係数で変換された電流信号によって電荷を充電する第４のキャパシタと、上記第１のキャパシタにより充電された電荷と上記第３のキャパシタにより充電された電荷の総和を第１の出力端子に出力する第１の電荷放電手段と、上記第２のキャパシタにより充電された電荷と上記第４のキャパシタにより充電された電荷の総和を第２の出力端子に出力する第２の電荷放電手段とを備えたフィルタ。
【請求項２】
第１のキャパシタ、第２のキャパシタ、第３のキャパシタ、第４のキャパシタ、第１の電荷放電手段及び第２の電荷放電手段からフィルタバンクが構成されており、少なくとも１つ以上のフィルタバンクが並列に接続されていることを特徴とする請求項１記載のフィルタ。
【請求項３】
電圧電流変換部が複数個並列に接続されており、各電圧電流変換部に対して、少なくとも１つ以上のフィルタバンクが並列に接続されていることを特徴とする請求項２記載のフィルタ。
【請求項４】
第１及び第４のキャパシタは、Ｘ個（Ｘは１以上の整数）のキャパシタが並列に接続されて構成されており、第２及び第３のキャパシタは、Ｙ個（Ｙは１以上の整数）のキャパシタが並列に接続されて構成されていることを特徴とする請求項１から請求項３のうちのいずれか１項記載のフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えば、ＦＩＲ（Ｆｉｎｉｔｅ  Ｉｍｐｕｌｓｅ  Ｒｅｓｐｏｎｓｅ）特性やＩＩＲ（Ｉｎｆｉｎｉｔｅ−ｄｕｒａｔｉｎ  Ｉｍｐｕｌｓｅ  Ｒｅｓｐｏｎｓｅ）特性を有するフィルタに関するものである。
【背景技術】
【０００２】
例えば、以下の特許文献１には、図７に示すようなフィルタが開示されており、図７のフィルタは、電圧電流変換部１０１と、３つの電荷サブサンプリング回路１０２，１０３，１０４と、制御信号発生回路１０５とから構成されている。
電圧電流変換部１０１は、入力信号である電圧信号を正の変換係数で電流信号に変換して＋側端子から正の電流信号を出力する。
また、電圧電流変換部１０１は、その電圧信号を負の変換係数で電流信号に変換して−側端子から負の電流信号を出力する。
正の電流信号と負の電流信号は、いわゆる差動出力信号である。
【０００３】
電荷サブサンプリング回路１０２，１０３，１０４は、制御信号発生回路１０５から出力される制御信号によって、動作状態（充電状態、放電状態、リセット状態）が切り換えられ、充電状態では、電圧電流変換部１０１から出力された差動出力信号によって電荷を充電し、放電状態では、充電した電荷を放電する。
なお、電荷サブサンプリング回路１０２，１０３，１０４を制御する信号パターンは同一であるが、相互に位相が異なるように、制御信号発生回路１０５から出力される。
【０００４】
図８は図７のフィルタにおける電荷サブサンプリング回路を示す構成図である。
３つの電荷サブサンプリング回路１０２，１０３，１０４は同一の構成であるため、図８では、電荷サブサンプリング回路１０２のみを明示している。
電荷サブサンプリング回路１０２は、＋側経路と−側経路を備えており、＋側経路が電圧電流変換部１０１の＋側端子と接続され、−側経路が電圧電流変換部１０１の−側端子と接続されている。
【０００５】
電荷サブサンプリング回路１０２の＋側経路は、入力側から順に、経路選択スイッチ１０２ａと、リセット用スイッチ１０２ｂと、キャパシタ１０２ｃと、出力スイッチ１０２ｄとを備えている。
ただし、経路選択スイッチ１０２ａと出力スイッチ１０２ｄは、＋側経路上に直列に接続されており、リセット用スイッチ１０２ｂとキャパシタ１０２ｃは、ＧＮＤとの間に接続されている。
【０００６】
一方、電荷サブサンプリング回路１０２の−側経路は、入力側から順に、経路選択スイッチ１０２ｅと、リセット用スイッチ１０２ｆと、キャパシタ１０２ｇと、出力スイッチ１０２ｈとを備えている。
ただし、経路選択スイッチ１０２ｅと出力スイッチ１０２ｈは、−側経路上に直列に接続されており、リセット用スイッチ１０２ｆとキャパシタ１０２ｇは、ＧＮＤとの間に接続されている。
また、電圧電流変換部１０１の＋側端子と経路選択スイッチ１０２ｅの出力側の間には経路選択スイッチ１０２ｉが接続されており、電圧電流変換部１０１の−側端子と経路選択スイッチ１０２ａの出力側の間には経路選択スイッチ１０２ｊが接続されている。
【０００７】
ここで、図９は電荷サブサンプリング回路１０２の動作例を示す説明図である。
図９の動作例において、キャパシタ１０２ｃに着目すると、制御信号発生回路１０５から経路選択スイッチ１０２ａに出力される制御信号ｅｎａｂｌｅ＋がイネーブル（Ｈレベル）になって、経路選択スイッチ１０２ａがオン状態になることにより、電圧電流変換部１０１の＋側端子とキャパシタ１０２ｃが接続されると、キャパシタ１０２ｃに正の電荷が充電されるため、入力信号に対して重み付け係数（ＦＩＲ係数）が“１”となる。
【０００８】
また、制御信号発生回路１０５から経路選択スイッチ１０２ｊに出力される制御信号ｅｎａｂｌｅ−がイネーブル（Ｈレベル）になって、経路選択スイッチ１０２ｊがオン状態になることにより、電圧電流変換部１０１の−側端子とキャパシタ１０２ｃが接続されると、キャパシタ１０２ｃに負の電荷が充電されるため、入力信号に対して重み付け係数（ＦＩＲ係数）が“−１”となる。
また、制御信号発生回路１０５から出力される制御信号ｅｎａｂｌｅ＋と制御信号ｅｎａｂｌｅ−の双方がディセーブル（Ｌレベル）になると、電圧電流変換部１０１の＋側端子及び−側端子がキャパシタ１０２ｃと接続されなくなるため、入力信号に対して重み付け係数（ＦＩＲ係数）が“０”となる。
【０００９】
したがって、電荷サブサンプリング回路１０２は、入力信号に対して、“１”、“−１”、もしくは、“０”の重み付けを行うＦＩＲ特性のフィルタを構成するものとなる。
なお、図１０は図７のフィルタの構成と等価であり、設定可能なＦＩＲフィルタのタップ係数Ａ0は、入力信号に対して、“１”、“−１”、もしくは、“０”の３値である。
【００１０】
【特許文献１】特開２００６−２１１１５３号公報（図２）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
従来のフィルタは以上のように構成されているので、入力信号に対して、“１”、“−１”、もしくは、“０”の３値をタップ係数Ａ0として設定することができるが、その３値以外の任意の値を設定することができず、作成可能なフィルタ特性に制限があるなどの課題があった。
【００１２】
この発明は上記のような課題を解決するためになされたもので、タップ係数として任意の値を設定することができるフィルタを得ることを目的とする。
【課題を解決するための手段】
【００１３】
この発明に係るフィルタは、電圧電流変換部により正の変換係数で変換された電流信号によって電荷を充電する第１のキャパシタと、第１のキャパシタにより電荷が充電されている期間と異なる期間中、電圧電流変換部により正の変換係数で変換された電流信号によって電荷を充電する第２のキャパシタと、電圧電流変換部により負の変換係数で変換された電流信号によって電荷を充電する第３のキャパシタと、第３のキャパシタにより電荷が充電されている期間と異なる期間中、電圧電流変換部により負の変換係数で変換された電流信号によって電荷を充電する第４のキャパシタとを設け、第１の電荷放電手段が第１のキャパシタにより充電された電荷と第３のキャパシタにより充電された電荷の総和を第１の出力端子に出力し、第２の電荷放電手段が第２のキャパシタにより充電された電荷と第４のキャパシタにより充電された電荷の総和を第２の出力端子に出力するようにしたものである。
【発明の効果】
【００１４】
この発明によれば、電圧電流変換部により正の変換係数で変換された電流信号によって電荷を充電する第１のキャパシタと、第１のキャパシタにより電荷が充電されている期間と異なる期間中、電圧電流変換部により正の変換係数で変換された電流信号によって電荷を充電する第２のキャパシタと、電圧電流変換部により負の変換係数で変換された電流信号によって電荷を充電する第３のキャパシタと、第３のキャパシタにより電荷が充電されている期間と異なる期間中、電圧電流変換部により負の変換係数で変換された電流信号によって電荷を充電する第４のキャパシタとを設け、第１の電荷放電手段が第１のキャパシタにより充電された電荷と第３のキャパシタにより充電された電荷の総和を第１の出力端子に出力し、第２の電荷放電手段が第２のキャパシタにより充電された電荷と第４のキャパシタにより充電された電荷の総和を第２の出力端子に出力するように構成したので、タップ係数として任意の値を設定することができる効果がある。
【発明を実施するための最良の形態】
【００１５】
実施の形態１．
図１はこの発明の実施の形態１によるフィルタを示す構成図であり、図２及び図３は図１のフィルタを構成するスイッチのオンオフ状態と充電期間・放電期間の関係を示す説明図である。ただし、図２及び図３におけるスイッチのオンオフ状態はあくまでも一例である。
図１において、入力端子１は入力信号である電圧信号を入力する。
電圧電流変換部２は入力端子１から入力された電圧信号を正の変換係数＋ｇｍで電流信号に変換して＋側端子から正の電流信号を出力するとともに、その電圧信号を負の変換係数−ｇｍで電流信号に変換して−側端子から負の電流信号を出力する。正の電流信号と負の電流信号は、いわゆる差動出力信号である。
【００１６】
フィルタバンク３，４は相互に並列に接続されており、電圧電流変換部２から出力される差動出力信号によって電荷を充電し、その充電した電荷を放電する。
ただし、フィルタバンク３，４は同一の構成であるが、後述する電荷の充電期間と放電期間が相違しており、互い違いに動作するものである。
【００１７】
キャパシタ１１は電圧電流変換部２の＋側端子とグランドＧの間に設置されている容量値Ｃppの第１のキャパシタであり、スイッチ１５がオン状態になると（図２の例では、充電期間であるサンプル時間（１））、電圧電流変換部２により正の変換係数＋ｇｍで変換された電流信号（＋側端子から出力された正の電流信号）によって電荷を充電する。
キャパシタ１２は電圧電流変換部２の＋側端子とグランドＧの間に設置されている容量値Ｃpnの第２のキャパシタであり、スイッチ１６がオン状態になると（図２の例では、充電期間であるサンプル時間（２））、電圧電流変換部２により正の変換係数＋ｇｍで変換された電流信号（＋側端子から出力された正の電流信号）によって電荷を充電する。
【００１８】
キャパシタ１３は電圧電流変換部２の−側端子とグランドＧの間に設置されている容量値Ｃnpの第３のキャパシタであり、スイッチ１７がオン状態になると（図２の例では、充電期間であるサンプル時間（２））、電圧電流変換部２により負の変換係数−ｇｍで変換された電流信号（−側端子から出力された負の電流信号）によって電荷を充電する。
キャパシタ１４は電圧電流変換部２の−側端子とグランドＧの間に設置されている容量値Ｃnnの第４のキャパシタであり、スイッチ１８がオン状態になると（図２の例では、充電期間であるサンプル時間（１））、電圧電流変換部２により負の変換係数−ｇｍで変換された電流信号（−側端子から出力された負の電流信号）によって電荷を充電する。
【００１９】
スイッチ１５は電圧電流変換部２の＋側端子とキャパシタ１１の間に設置され、充電期間（図２の例では、サンプル時間（１））にオン状態になり、その他の期間ではオフ状態になる。
スイッチ１６は電圧電流変換部２の＋側端子とキャパシタ１２の間に設置され、充電期間（図２の例では、サンプル期間（２））にオン状態になり、その他の期間ではオフ状態になる。
スイッチ１７は電圧電流変換部２の−側端子とキャパシタ１３の間に設置され、充電期間（図２の例では、サンプル期間（２））にオン状態になり、その他の期間ではオフ状態になる。
スイッチ１８は電圧電流変換部２の−側端子とキャパシタ１４の間に設置され、充電期間に（図２の例では、サンプル期間（１））にオン状態になり、その他の期間ではオフ状態になる。
【００２０】
スイッチ１９はキャパシタ１１の入力端子とグランドＧの間に設置され、放電期間（図２の例では、サンプル期間（４））にオン状態になり、キャパシタ１１に充電されている電荷をリセットする。
スイッチ２０はキャパシタ１２の入力端子とグランドＧの間に設置され、放電期間（図２の例では、サンプル期間（４））にオン状態になり、キャパシタ１２に充電されている電荷をリセットする。
スイッチ２１はキャパシタ１３の入力端子とグランドＧの間に設置され、放電期間（図２の例では、サンプル期間（４））にオン状態になり、キャパシタ１３に充電されている電荷をリセットする。
スイッチ２２はキャパシタ１４の入力端子とグランドＧの間に設置され、放電期間（図２の例では、サンプル期間（４））にオン状態になり、キャパシタ１４に充電されている電荷をリセットする。
【００２１】
スイッチ２３はキャパシタ１１の入力端子と出力端子Ｐ（第１の出力端子）の間に設置され、放電期間（図２の例では、サンプル期間（３））にオン状態になり、キャパシタ１１に充電されている電荷を出力端子Ｐに出力する。
スイッチ２４はキャパシタ１３の入力端子と出力端子Ｐの間に設置され、放電期間（図２の例では、サンプル期間（３））にオン状態になり、キャパシタ１３に充電されている電荷を出力端子Ｐに出力する。
これにより、キャパシタ１１に充電されている電荷とキャパシタ１３に充電されている電荷の総和が出力端子Ｐに出力される。
なお、スイッチ２３及びスイッチ２４から第１の電荷放電手段が構成されている。
【００２２】
スイッチ２５はキャパシタ１２の入力端子と出力端子Ｎ（第２の出力端子）の間に設置され、放電期間（図２の例では、サンプル期間（３））にオン状態になり、キャパシタ１２に充電されている電荷を出力端子Ｎに出力する。
スイッチ２６はキャパシタ１４の入力端子と出力端子Ｎの間に設置され、放電期間（図２の例では、サンプル期間（３））にオン状態になり、キャパシタ１４に充電されている電荷を出力端子Ｎに出力する。
これにより、キャパシタ１２に充電されている電荷とキャパシタ１４に充電されている電荷の総和が出力端子Ｎに出力される。
なお、スイッチ２５及びスイッチ２６から第２の電荷放電手段が構成されている。
【００２３】
キャパシタ３１は電圧電流変換部２の＋側端子とグランドＧの間に設置されている容量値Ｃppの第１のキャパシタであり、スイッチ３５がオン状態になると（図３の例では、充電期間であるサンプル時間（３））、電圧電流変換部２により正の変換係数＋ｇｍで変換された電流信号（＋側端子から出力された正の電流信号）によって電荷を充電する。
キャパシタ３２は電圧電流変換部２の＋側端子とグランドＧの間に設置されている容量値Ｃpnの第２のキャパシタであり、スイッチ３６がオン状態になると（図３の例では、充電期間であるサンプル時間（４））、電圧電流変換部２により正の変換係数＋ｇｍで変換された電流信号（＋側端子から出力された正の電流信号）によって電荷を充電する。
【００２４】
キャパシタ３３は電圧電流変換部２の−側端子とグランドＧの間に設置されている容量値Ｃnpの第３のキャパシタであり、スイッチ３７がオン状態になると（図３の例では、充電期間であるサンプル時間（４））、電圧電流変換部２により負の変換係数−ｇｍで変換された電流信号（−側端子から出力された負の電流信号）によって電荷を充電する。
キャパシタ３４は電圧電流変換部２の−側端子とグランドＧの間に設置されている容量値Ｃnnの第４のキャパシタであり、スイッチ３８がオン状態になると（図３の例では、充電期間であるサンプル時間（３））、電圧電流変換部２により負の変換係数−ｇｍで変換された電流信号（−側端子から出力された負の電流信号）によって電荷を充電する。
【００２５】
スイッチ３５は電圧電流変換部２の＋側端子とキャパシタ３１の間に設置され、充電期間（図３の例では、サンプル時間（３））にオン状態になり、その他の期間ではオフ状態になる。
スイッチ３６は電圧電流変換部２の＋側端子とキャパシタ３２の間に設置され、充電期間（図３の例では、サンプル期間（４））にオン状態になり、その他の期間ではオフ状態になる。
スイッチ３７は電圧電流変換部２の−側端子とキャパシタ３３の間に設置され、充電期間（図３の例では、サンプル期間（４））にオン状態になり、その他の期間ではオフ状態になる。
スイッチ３８は電圧電流変換部２の−側端子とキャパシタ３４の間に設置され、充電期間に（図３の例では、サンプル期間（３））にオン状態になり、その他の期間ではオフ状態になる。
【００２６】
スイッチ３９はキャパシタ３１の入力端子とグランドＧの間に設置され、放電期間（図３の例では、サンプル期間（２））にオン状態になり、キャパシタ３１に充電されている電荷をリセットする。
スイッチ４０はキャパシタ３２の入力端子とグランドＧの間に設置され、放電期間（図３の例では、サンプル期間（２））にオン状態になり、キャパシタ３２に充電されている電荷をリセットする。
スイッチ４１はキャパシタ３３の入力端子とグランドＧの間に設置され、放電期間（図３の例では、サンプル期間（２））にオン状態になり、キャパシタ３３に充電されている電荷をリセットする。
スイッチ４２はキャパシタ３４の入力端子とグランドＧの間に設置され、放電期間（図３の例では、サンプル期間（２））にオン状態になり、キャパシタ３４に充電されている電荷をリセットする。
【００２７】
スイッチ４３はキャパシタ３１の入力端子と出力端子Ｐの間に設置され、放電期間（図３の例では、サンプル期間（１））にオン状態になり、キャパシタ３１に充電されている電荷を出力端子Ｐに出力する。
スイッチ４４はキャパシタ３３の入力端子と出力端子Ｐの間に設置され、放電期間（図３の例では、サンプル期間（１））にオン状態になり、キャパシタ３３に充電されている電荷を出力端子Ｐに出力する。
これにより、キャパシタ３１に充電されている電荷とキャパシタ３３に充電されている電荷の総和が出力端子Ｐに出力される。
なお、スイッチ４３及びスイッチ４４から第１の電荷放電手段が構成されている。
【００２８】
スイッチ４５はキャパシタ３２の入力端子と出力端子Ｎの間に設置され、放電期間（図３の例では、サンプル期間（１））にオン状態になり、キャパシタ３２に充電されている電荷を出力端子Ｎに出力する。
スイッチ４６はキャパシタ３４の入力端子と出力端子Ｎの間に設置され、放電期間（図３の例では、サンプル期間（１））にオン状態になり、キャパシタ３４に充電されている電荷を出力端子Ｎに出力する。
これにより、キャパシタ３２に充電されている電荷とキャパシタ３４に充電されている電荷の総和が出力端子Ｎに出力される。
なお、スイッチ４５及びスイッチ４６から第２の電荷放電手段が構成されている。
【００２９】
次に動作について説明する。
フィルタバンク３，４は、図２，３のサンプル時間の状態を繰り返し、フィルタバンク３では、サンプル時間（１）（２）が充電期間で、サンプル時間（３）（４）が放電期間である。
一方、フィルタバンク４は、フィルタバンク３と状態が逆になり、サンプル時間（１）（２）が放電期間で、サンプル時間（３）（４）が充電期間である。
なお、初期状態では、スイッチ１５〜２６及びスイッチ３５〜４６のすべてがオフ状態であるものとする。
【００３０】
最初に、フィルタバンク３の動作を説明する。
まず、サンプル時間（１）では、スイッチ１５がオン状態になり、電圧電流変換部２の＋側端子とキャパシタ１１が接続される。
これにより、電圧電流変換部２により正の変換係数＋ｇｍで変換された電流信号（＋側端子から出力された正の電流信号）によって、キャパシタ１１が電荷を充電する。
このとき、サンプル時間（１）におけるキャパシタ１１の平均電圧の大きさがＶ1であるとすると、キャパシタ１１により充電される電荷Ｑ1pは下記のように表される。
Ｑ1p＝ｇｍ・Ｃpp・Ｖ1                                    （１）
【００３１】
また、サンプル時間（１）では、スイッチ１８もオン状態になり、電圧電流変換部２の−側端子とキャパシタ１４が接続される。
これにより、電圧電流変換部２により負の変換係数−ｇｍで変換された電流信号（−側端子から出力された負の電流信号）によって、キャパシタ１４が電荷を充電する。
このとき、サンプル時間（１）におけるキャパシタ１４の平均電圧の大きさがＶ1であるとすると、キャパシタ１４により充電される電荷Ｑ1nは下記のように表される。
Ｑ1n＝−ｇｍ・Ｃnn・Ｖ1                                  （２）
【００３２】
次に、サンプル時間（２）では、スイッチ１６がオン状態になり、電圧電流変換部２の＋側端子とキャパシタ１２が接続される。
これにより、電圧電流変換部２により正の変換係数＋ｇｍで変換された電流信号（＋側端子から出力された正の電流信号）によって、キャパシタ１２が電荷を充電する。
このとき、サンプル時間（２）におけるキャパシタ１２の平均電圧の大きさがＶ2であるとすると、キャパシタ１２により充電される電荷Ｑ2nは下記のように表される。
Ｑ2n＝ｇｍ・Ｃpn・Ｖ2                                    （３）
【００３３】
また、サンプル時間（２）では、スイッチ１７もオン状態になり、電圧電流変換部２の−側端子とキャパシタ１３が接続される。
これにより、電圧電流変換部２により負の変換係数−ｇｍで変換された電流信号（−側端子から出力された負の電流信号）によって、キャパシタ１３が電荷を充電する。
このとき、サンプル時間（２）におけるキャパシタ１３の平均電圧の大きさがＶ2であるとすると、キャパシタ１３により充電される電荷Ｑ2pは下記のように表される。
Ｑ2p＝−ｇｍ・Ｃnp・Ｖ2                                  （４）
【００３４】
次に、サンプル時間（３）では、スイッチ２３〜２６がオン状態となり、キャパシタ１１，１３の入力端子と出力端子Ｐが接続され、キャパシタ１２，１４の入力端子と出力端子Ｎが接続される。
これにより、キャパシタ１１に充電されている電荷Ｑ1pとキャパシタ１３に充電されている電荷Ｑ2pの総和ＱPが出力端子Ｐに出力され、キャパシタ１２に充電されている電荷Ｑ2nとキャパシタ１４に充電されている電荷Ｑ1nの総和ＱNが出力端子Ｎに出力される。
ＱP＝Ｑ1p＋Ｑ2p
＝ｇｍ・Ｃpp・Ｖ1−ｇｍ・Ｃnp・Ｖ2
＝ｇｍ（Ｃpp・Ｖ1−Ｃnp・Ｖ2）                        （５）
ＱN＝Ｑ1n＋Ｑ2n
＝−ｇｍ・Ｃnn・Ｖ1＋ｇｍ・Ｃpn・Ｖ2
＝−ｇｍ（Ｃnn・Ｖ1−Ｃpn・Ｖ2）                      （６）
【００３５】
次に、サンプル時間（４）では、スイッチ１９〜２２がオン状態となり、キャパシタ１１〜１４に充電されている電荷がリセットされる。
【００３６】
以上より、電圧電流変換部２の正の変換係数＋ｇｍが“１”であり、負の変換係数−ｇｍが“−１”であるとすると、入力信号に対してタップ係数がＣpp，−Ｃnpとなる信号が出力端子Ｐから得られ、タップ係数が−Ｃnn，Ｃpnとなる信号が出力端子Ｎから得られる。
即ち、フィルタバンク３の構成は、図４に示すブロック図と等価になり、そのタップ係数をそれぞれ下記のように表すことができる。
Ａ1∝＋Ｃpp
Ａ2∝−Ｃnp
もしくは
Ａ1∝−Ｃnn
Ａ2∝＋Ｃpn
したがって、キャパシタ１１〜１４の容量値Ｃpp，Ｃpn，Ｃnp，Ｃnnを適宜変更することで、フィルタバンク３のタップ係数を任意の値に設定することができる。
【００３７】
次に、フィルタバンク４の動作を説明する。
フィルタバンク４の状態は、上述したように、フィルタバンク３の状態と逆であり、サンプル時間（１）（２）が放電期間で、サンプル時間（３）（４）が充電期間である。
初期状態後の放電期間であるサンプル時間（１）（２）では、キャパシタ３１〜３４には電荷が充電されていないので、キャパシタ３１〜３４から電荷が放電されない。
【００３８】
サンプル時間（３）では、スイッチ３５がオン状態になり、電圧電流変換部２の＋側端子とキャパシタ３１が接続される。
これにより、電圧電流変換部２により正の変換係数＋ｇｍで変換された電流信号（＋側端子から出力された正の電流信号）によって、キャパシタ３１が電荷を充電する。
このとき、サンプル時間（３）におけるキャパシタ３１の平均電圧の大きさがＶ1であるとすると、キャパシタ３１により充電される電荷Ｑ1pは下記のように表される。
Ｑ1p＝ｇｍ・Ｃpp・Ｖ1                                    （７）
【００３９】
また、サンプル時間（３）では、スイッチ３８もオン状態になり、電圧電流変換部２の−側端子とキャパシタ３４が接続される。
これにより、電圧電流変換部２により負の変換係数−ｇｍで変換された電流信号（−側端子から出力された負の電流信号）によって、キャパシタ３４が電荷を充電する。
このとき、サンプル時間（３）におけるキャパシタ３４の平均電圧の大きさがＶ1であるとすると、キャパシタ３４により充電される電荷Ｑ1nは下記のように表される。
Ｑ1n＝−ｇｍ・Ｃnn・Ｖ1                                  （８）
【００４０】
次に、サンプル時間（４）では、スイッチ３６がオン状態になり、電圧電流変換部２の＋側端子とキャパシタ３２が接続される。
これにより、電圧電流変換部２により正の変換係数＋ｇｍで変換された電流信号（＋側端子から出力された正の電流信号）によって、キャパシタ３２が電荷を充電する。
このとき、サンプル時間（４）におけるキャパシタ３２の平均電圧の大きさがＶ2であるとすると、キャパシタ３２により充電される電荷Ｑ2nは下記のように表される。
Ｑ2n＝ｇｍ・Ｃpn・Ｖ2                                    （９）
【００４１】
また、サンプル時間（４）では、スイッチ３７もオン状態になり、電圧電流変換部２の−側端子とキャパシタ３３が接続される。
これにより、電圧電流変換部２により負の変換係数−ｇｍで変換された電流信号（−側端子から出力された負の電流信号）によって、キャパシタ３３が電荷を充電する。
このとき、サンプル時間（４）におけるキャパシタ３３の平均電圧の大きさがＶ2であるとすると、キャパシタ３３により充電される電荷Ｑ2pは下記のように表される。
Ｑ2p＝−ｇｍ・Ｃnp・Ｖ2                                （１０）
【００４２】
次に、サンプル時間（１）では、スイッチ４３〜４６がオン状態となり、キャパシタ３１，３３の入力端子と出力端子Ｐが接続され、キャパシタ３２，３４の入力端子と出力端子Ｎが接続される。
これにより、キャパシタ３１に充電されている電荷Ｑ1pとキャパシタ３３に充電されている電荷Ｑ2pの総和ＱPが出力端子Ｐに出力され、キャパシタ３２に充電されている電荷Ｑ2nとキャパシタ３４に充電されている電荷Ｑ1nの総和ＱNが出力端子Ｎに出力される。
ＱP＝Ｑ1p＋Ｑ2p
＝ｇｍ・Ｃpp・Ｖ1−ｇｍ・Ｃnp・Ｖ2
＝ｇｍ（Ｃpp・Ｖ1−Ｃnp・Ｖ2）                      （１１）
ＱN＝Ｑ1n＋Ｑ2n
＝−ｇｍ・Ｃnn・Ｖ1＋ｇｍ・Ｃpn・Ｖ2
＝−ｇｍ（Ｃnn・Ｖ1−Ｃpn・Ｖ2）                    （１２）
【００４３】
次に、サンプル時間（２）では、スイッチ３９〜４２がオン状態となり、キャパシタ３１〜３４に充電されている電荷がリセットされる。
【００４４】
以上より、電圧電流変換部２の正の変換係数＋ｇｍが“１”であり、負の変換係数−ｇｍが“−１”であるとすると、入力信号に対してタップ係数がＣpp，−Ｃnpとなる信号が出力端子Ｐから得られ、タップ係数が−Ｃnn，Ｃpnとなる信号が出力端子Ｎから得られる。
即ち、フィルタバンク４の構成は、図４に示すブロック図と等価になり、そのタップ係数をそれぞれ下記のように表すことができる。
Ａ1∝＋Ｃpp
Ａ2∝−Ｃnp
もしくは
Ａ1∝−Ｃnn
Ａ2∝＋Ｃpn
したがって、キャパシタ３１〜３４の容量値Ｃpp，Ｃpn，Ｃnp，Ｃnnを適宜変更することで、フィルタバンク４のタップ係数を任意の値に設定することができる。
【００４５】
以上で明らかなように、この実施の形態１によれば、電圧電流変換部２により正の変換係数＋ｇｍで変換された電流信号によって電荷を充電するキャパシタ１１，３１と、キャパシタ１１，３１により電荷が充電されている期間と異なる期間中、電圧電流変換部２により正の変換係数＋ｇｍで変換された電流信号によって電荷を充電するキャパシタ１２，３２と、電圧電流変換部２により負の変換係数−ｇｍで変換された電流信号によって電荷を充電するキャパシタ１３，３３と、キャパシタ１３，３３により電荷が充電されている期間と異なる期間中、電圧電流変換部２により負の変換係数−ｇｍで変換された電流信号によって電荷を充電するキャパシタ１１，３４とを設け、キャパシタ１１，３１により充電された電荷とキャパシタ１３，３３により充電された電荷の総和を出力端子Ｐに出力し、キャパシタ１２，３２により充電された電荷とキャパシタ１４，３４により充電された電荷の総和を出力端子Ｎに出力するように構成したので、キャパシタ１１〜１４，３１〜３４の容量値Ｃpp，Ｃpn，Ｃnp，Ｃnnを適宜変更することで、タップ係数として任意の値を設定することができる効果を奏する。
【００４６】
なお、この実施の形態１では、電圧電流変換部２に対して、２つのフィルタバンク３，４が並列に接続されているものについて示したが、電圧電流変換部２の後段にフィルタバンクが１つだけ接続されていてもよいし、３つ以上のフィルタバンクが並列に接続されていてもよい。
【００４７】
また、この実施の形態１では、電圧電流変換部２が１つだけ実装されているものについて示したが、２つ以上の電圧電流変換部２が並列に接続されていてもよい。
この場合には、各電圧電流変換部２に対して、少なくとも１つ以上のフィルタバンクが並列に接続される。
【００４８】
実施の形態２．
上記実施の形態１では、キャパシタ１１〜１４からフィルタバンク３が構成され、キャパシタ３１〜３４からフィルタバンク４が構成されているものについて示したが、第１のキャパシタであるキャパシタ１１（キャパシタ３１）をＸ個（Ｘは１以上の整数）のキャパシタを並列に接続して構成するとともに、第４のキャパシタであるキャパシタ１４（キャパシタ３４）をＸ個のキャパシタを並列に接続して構成し、また、第２のキャパシタであるキャパシタ１２（キャパシタ３２）をＹ個（Ｙは１以上の整数）のキャパシタを並列に接続して構成するとともに、第３のキャパシタであるキャパシタ１３（キャパシタ３３）をＹ個のキャパシタを並列に接続して構成するようにしてもよい。
【００４９】
図５はこの発明の実施の形態２によるフィルタを示す構成図である。
図５では、説明の簡単化のため、フィルタバンク３のみが電圧電流変換部２に接続されている例を示しており、フィルタバンク４は省略している。
キャパシタ１１−１，１１−２，・・・，１１−Ｘは図１のキャパシタ１１に相当する容量値Ｃpp-1，Ｃpp-2，・・・，Ｃpp-Xの第１のキャパシタである。
キャパシタ１２−１，１２−２，・・・，１２−Ｙは図１のキャパシタ１２に相当する容量値Ｃpn-1，Ｃpn-2，・・・，Ｃpn-Yの第２のキャパシタである。
キャパシタ１３−１，１３−２，・・・，１３−Ｙは図１のキャパシタ１３に相当する容量値Ｃnp-1，Ｃnp-2，・・・，Ｃnp-Yの第３のキャパシタである。
キャパシタ１４−１，１４−２，・・・，１４−Ｘは図１のキャパシタ１４に相当する容量値Ｃnn-1，Ｃnn-2，・・・，Ｃnn-Yの第４のキャパシタである。
【００５０】
スイッチ１５−１，１５−２，・・・，１５−Ｘは図１のスイッチ１５に相当するスイッチである。
スイッチ１６−１，１６−２，・・・，１６−Ｙは図１のスイッチ１６に相当するスイッチである。
スイッチ１７−１，１７−２，・・・，１７−Ｙは図１のスイッチ１７に相当するスイッチである。
スイッチ１８−１，１８−２，・・・，１８−Ｘは図１のスイッチ１８に相当するスイッチである。
【００５１】
スイッチ１９−１，１９−２，・・・，１９−Ｘは図１のスイッチ１９に相当するスイッチである。
スイッチ２０−１，２０−２，・・・，２０−Ｙは図１のスイッチ２０に相当するスイッチである。
スイッチ２１−１，２１−２，・・・，２１−Ｙは図１のスイッチ２１に相当するスイッチである。
スイッチ２２−１，２２−２，・・・，２２−Ｘは図１のスイッチ２２に相当するスイッチである。
【００５２】
スイッチ２３−１，２３−２，・・・，２３−Ｘは図１のスイッチ２３に相当するスイッチである。
スイッチ２４−１，２４−２，・・・，２４−Ｙは図１のスイッチ２４に相当するスイッチである。
スイッチ２５−１，２５−２，・・・，２５−Ｙは図１のスイッチ２５に相当するスイッチである。
スイッチ２６−１，２６−２，・・・，２６−Ｘは図１のスイッチ２６に相当するスイッチである。
なお、スイッチ２３−１，２３−２，・・・，２３−Ｘ及びスイッチ２４−１，２４−２，・・・，２４−Ｙから第１の電荷放電手段が構成されている。
また、スイッチ２５−１，２５−２，・・・，２５−Ｙ及びスイッチ２６−１，２６−２，・・・，２６−Ｘから第２の電荷放電手段が構成されている。
【００５３】
図５のフィルタバンク３は、キャパシタやスイッチが並列に接続されている点以外は図１のフィルタバンク３と同様であるため、詳細な動作説明は省略する。
図６は図５のフィルタバンク３の等価回路図である。
この実施の形態２のように、キャパシタやスイッチを並列に接続してフィルタバンクを構成することにより、より多くのタップ係数を表現することが可能になる。
【図面の簡単な説明】
【００５４】
【図１】この発明の実施の形態１によるフィルタを示す構成図である。
【図２】フィルタバンク３を構成するスイッチのオンオフ状態と充電期間・放電期間の関係を示す説明図である。
【図３】フィルタバンク４を構成するスイッチのオンオフ状態と充電期間・放電期間の関係を示す説明図である。
【図４】フィルタバンク３，４の等価回路図である。
【図５】この発明の実施の形態２によるフィルタを示す構成図である。
【図６】フィルタバンク３の等価回路図である。
【図７】特許文献１に開示されている従来のフィルタを示す構成図である。
【図８】図７のフィルタにおける電荷サブサンプリング回路を示す構成図である。
【図９】電荷サブサンプリング回路１０２の動作例を示す説明図である。
【図１０】図７のフィルタの等価回路図である。
【符号の説明】
【００５５】
１  入力端子、２  電圧電流変換部、３，４  フィルタバンク、１１  キャパシタ（第１のキャパシタ）、１２  キャパシタ（第２のキャパシタ）、１３  キャパシタ（第３のキャパシタ）、１４  キャパシタ（第４のキャパシタ）、１５〜２２  スイッチ、２３，２４  スイッチ（第１の電荷放電手段）、２５，２６  スイッチ（第２の電荷放電手段）、３１  キャパシタ（第１のキャパシタ）、３２  キャパシタ（第２のキャパシタ）、３３  キャパシタ（第３のキャパシタ）、３４  キャパシタ（第４のキャパシタ）、３５〜４２  スイッチ、４３，４４  スイッチ（第１の電荷放電手段）、４５，４６  スイッチ（第２の電荷放電手段）、１１−１，１１−２，・・・，１１−Ｘ  キャパシタ（第１のキャパシタ）、１２−１，１２−２，・・・，１２−Ｙ  キャパシタ（第２のキャパシタ）、１３−１，１３−２，・・・，１３−Ｙ  キャパシタ（第３のキャパシタ）、１４−１，１４−２，・・・，１４−Ｘ  キャパシタ（第４のキャパシタ）、１５−１，１５−２，・・・，１５−Ｘ  スイッチ、１６−１，１６−２，・・・，１６−Ｙ  スイッチ、１７−１，１７−２，・・・，１７−Ｙ  スイッチ、１８−１，１８−２，・・・，１８−Ｘ  スイッチ、１９−１，１９−２，・・・，１９−Ｘ  スイッチ、２０−１，２０−２，・・・，２０−Ｙ  スイッチ、２１−１，２１−２，・・・，２１−Ｙ  スイッチ、２２−１，２２−２，・・・，２２−Ｘ  スイッチ、２３−１，２３−２，・・・，２３−Ｘ  スイッチ（第１の電荷放電手段）、２４−１，２４−２，・・・，２４−Ｙ  スイッチ（第１の電荷放電手段）、２５−１，２５−２，・・・，２５−Ｙ  スイッチ（第２の電荷放電手段）、２６−１，２６−２，・・・，２６−Ｘ  スイッチ（第２の電荷放電手段）、Ｐ  出力端子（第１の出力端子）、Ｎ  出力端子（第２の出力端子）、１０１  電圧電流変換部、１０２  電荷サブサンプリング回路、１０２ａ  経路選択スイッチ、１０２ｂ  リセット用スイッチ、１０２ｃ  キャパシタ、１０２ｄ  出力スイッチ、１０２ｅ  経路選択スイッチ、１０２ｆ  リセット用スイッチ、１０２ｇ  キャパシタ、１０２ｈ  出力スイッチ、１０２ｉ  経路選択スイッチ、１０２ｊ  経路選択スイッチ、１０３，１０４  電荷サブサンプリング回路、１０５  制御信号発生回路。
【図１】
2010028358.tif 000003
【図２】
2010028358.tif 000004
【図３】
2010028358.tif 000005
【図４】
2010028358.tif 000006
【図５】
2010028358.tif 000007
【図６】
2010028358.tif 000008
【図７】
2010028358.tif 000009
【図８】
2010028358.tif 000010
【図９】
2010028358.tif 000011
【図１０】
2010028358.tif 000012