(57)【要約】【課題】ｐｎ接合において整流性を保った状態で高出力化が図れるダイヤモンド半導体素子を提供すること。【解決手段】ダイヤモンド半導体層からなり、ｐ型のα層２とｎ型のβ層３とを接触させて配されたダイヤモンド半導体素子１０であって、α層２及びβ層３における電流の伝導機構が、何れも３００Ｋの温度においてホッピング伝導であり、α層２とβ層３とを貫通する方向に電流を流した際に、電流−電圧の出力特性が整流性を示すこと。【選択図】図１
2010028052.tif 000002
【特許請求の範囲】
【請求項１】
ダイヤモンド半導体層からなり、ｐ型のα層とｎ型のβ層とを接触させて配されたダイヤモンド半導体素子であって、
前記α層及び前記β層における電流の伝導機構が、何れも３００Ｋの温度においてホッピング伝導であり、前記α層と前記β層とを貫通する方向に電流を流した際に、電流−電圧の出力特性が整流性を示すことを特徴とするダイヤモンド半導体素子。
【請求項２】
電流の伝導機構がバンド伝導であり、ダイヤモンド半導体膜からなるγ層が、前記α層と前記β層との間に一つまたは複数配されていることを特徴とする請求項１に記載のダイヤモンド半導体素子。
【請求項３】
前記γ層が、真性半導体であることを特徴とする請求項２に記載のダイヤモンド半導体素子。
【請求項４】
前記α層と前記γ層との境界、前記β層と前記γ層との境界または前記α層と前記β層との境界のうち、外部に露呈している部位が、傾斜を有していることを特徴とする請求項１ないし３のいずれかに記載のダイヤモンド半導体素子。
【請求項５】
前記α層及び前記β層に含まれる不純物濃度が、有効状態密度以上であることを特徴とする請求項１ないし４のいずれかに記載のダイヤモンド半導体素子。
【請求項６】
前記α層に含まれる不純物濃度が１．６３×１０１９ｃｍ−３以上であり、前記β層に含まれる不純物濃度が１．０８×１０１９ｃｍ−３以上であり、且つ前記α層とβ層に含まれる不純物濃度がそれぞれ、５×１０２１ｃｍ−３以下であることを特徴とする請求項１ないし５のいずれかに記載のダイヤモンド半導体素子。
【請求項７】
前記整流性を保った状態で１０３Ａ／ｃｍ２以上の電流を流すことができることを特徴とする請求項１ないし６のいずれかに記載のダイヤモンド半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はダイヤモンド半導体素子に係り、より詳しくは、ｐ型ダイヤモンド半導体層とｎ型ダイヤモンド半導体層とからなるダイヤモンド半導体素子が整流特性を有するダイヤモンド半導体素子に関する。
【背景技術】
【０００２】
近年の電子機器の小型化、高速化に伴い、例えばＬＳＩやＤＲＡＭ等に半導体素子を適用する場合、高密度、高周波なものが要求されており、パワーデバイス（以下、ＰＤと略す）に半導体素子を適用する場合、低損失、高耐圧、高周波なものが要求されている。また、ＬＥＤに半導体素子を適用する場合には、高輝度、高周波なものが要求されている。
半導体素子を低損失、高周波に対応するためには直列抵抗を下げなければならず、高密度、高輝度にするためには電流密度を上げなければならない。また、電流密度を上げるためには直列抵抗を下げる必要がある。直列抵抗を下げるために不純物濃度を高くするとｐｎ接合にかかる電界強度が高くなるため、高耐圧にする要求が発生する。すなわち、全ての半導体素子には、直列抵抗を低くし、耐圧を高くするという要求がある。また、電流密度や耐圧を上げる、すなわち高出力にすると、待機中や動作中に発生する熱量が多くなるため、半導体として熱伝導率の高い材料を用いることが好ましい。
【０００３】
半導体材料には、Ｓｉ、ＳｉＣ、ＧａＮ、ＧａＡｓ、ＺｎＯ、ダイヤモンド等、いくつかの材料が挙げられる。これらの実用化の段階を述べると、以下のようになる。ＬＳＩ、ＤＲＡＭ、は既にＳｉで実用化されている。ＰＤもＳｉで実用化されており、ＳｉＣ、ＧａＮにてその実用化が検討されている。ＬＥＤは、ＧａＡｓ、ＧａＮで実用化されており、ＺｎＯにてその実用化が検討されている。ダイヤモンドの実用化に関しては、近年検討が始まった。ダイヤモンドは半導体材料の中で最も絶縁破壊強度（以下、ＥＢＫと略す）が高く、最も熱伝導率が高い。ゆえに、ダイヤモンドは物理的に半導体素子を最も高出力化できる潜在性をもつ材料であるといわれている。
【非特許文献１】S.M.Sze Physics of Semiconductor Device 3rd Edition P.418
【非特許文献２】Lawrence S.Pan DIAMOND:ELECTRIC PROPERTY AND APPLICATIONS P.250-252
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ｐｎ接合は殆どの半導体素子に共通する基本構成単位である。ｐｎ接合に対して逆方向に電圧を印加すると、接合内に強い電界が発生する。ｐｎ接合を破壊しないためには、予想され得る最大の逆電圧を半導体素子に対して印加した際に、発生する最大の電界強度をＥＢＫ以内に抑えなければならない。最大電界強度は、ｐ型とｎ型それぞれの半導体層を作る際に、各半導体層に添加する不純物の濃度を変えて調整する。具体的には、最大電界強度を下げるためには不純物濃度を下げて半導体層を調整する。
【０００５】
現在、最も半導体素子に使われている材料のＳｉのＥＢＫは０．３ＭＶ／ｃｍである。一方、材料中で最も高い値であるダイヤモンドのＥＢＫは１０ＭＶ／ｃｍである。ＳｉのＥＢＫは、ダイヤモンドのＥＢＫの約１／３０である。つまり、Ｓｉはダイヤモンドに比べて不純物濃度を低くしなければ、逆電圧を半導体素子に対して印加した際に発生する電界強度が、容易にＥＢＫを超えてしまう。しかしながら、不純物の濃度が低いとｐ型、ｎ型の各半導体層の抵抗が高くなってしまい、高出力化ができない問題がある。例えば非特許文献１に示されているように、不純物濃度を有効状態密度以上にすると縮退し、電界強度をＥＢＫ以下にすることができる。しかし、この場合は逆方向にも電流が流れて整流しなくなるため、適用できる半導体素子が限定される。
【０００６】
一方、半導体素子に使われている材料のうち、ＥＢＫが最も高いダイヤモンドは、原理的には最も不純物濃度を高くすることができる。しかしながら、ダイヤモンドの場合は不純物濃度を高くしても抵抗が下がらないため、高出力化できない問題があった。
【０００７】
本発明は上記事情に鑑みてなされたものであって、ｐｎ接合において整流性を保った状態で高出力化が図れるダイヤモンド半導体素子を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の請求項１に記載のダイヤモンド半導体素子は、ダイヤモンド半導体層からなり、ｐ型のα層とｎ型のβ層とを接触させて配されたダイヤモンド半導体素子であって、前記α層及び前記β層における電流の伝導機構が、何れも３００Ｋの温度においてホッピング伝導であり、前記α層と前記β層とを貫通する方向に電流を流した際に、電流−電圧の出力特性が整流性を示すことを特徴とする。
本発明の請求項２に記載のダイヤモンド半導体素子は、請求項１において、電流の伝導機構がバンド伝導であり、ダイヤモンド半導体膜からなるγ層が、前記α層と前記β層との間に一つまたは複数配されていることを特徴とする。
本発明の請求項３に記載のダイヤモンド半導体素子は、請求項２において、前記γ層が、真性半導体であることを特徴とする。
本発明の請求項４に記載のダイヤモンド半導体素子は、請求項１ないし３のいずれかにおいて、前記α層と前記γ層との境界、前記β層と前記γ層との境界または前記α層と前記β層との境界のうち、外部に露呈している部位が、傾斜を有していることを特徴とする。
本発明の請求項５に記載のダイヤモンド半導体素子は、請求項１ないし４のいずれかにおいて、前記α層及び前記β層に含まれる不純物濃度が、有効状態密度以上であることを特徴とする。
本発明の請求項６に記載のダイヤモンド半導体素子は、請求項１ないし５のいずれかにおいて、前記α層に含まれる不純物濃度が１．６３×１０１９ｃｍ−３以上であり、前記β層に含まれる不純物濃度が１．０８×１０１９ｃｍ−３以上であり、且つ前記α層とβ層に含まれる不純物濃度がそれぞれ、５×１０２１ｃｍ−３以下であることを特徴とする。
本発明の請求項７に記載のダイヤモンド半導体素子は、請求項１ないし６のいずれかにおいて、前記整流性を保った状態で１０３Ａ／ｃｍ２以上の電流を流すことができることを特徴とする。
【発明の効果】
【０００９】
本発明のダイヤモンド半導体素子は、ダイヤモンド半導体層からなるため、バンドギャップが、Ｓｉの１．１ｅＶであるのに比べ５．５ｅＶという非常に大きな値を有する。従来のＳｉをはじめとした半導体層に不純物を添加すると、浅い不純物準位が発生するが、ダイヤモンドにおいては、ＢとＰの不純物準位が伝導体あるいは価電子帯からそれぞれおよそ０．３７ｅＶ、０．５７ｅＶと深い位置にある。ダイヤモンド以外の従来の半導体材料では、有効状態密度以上に半導体層に不純物を添加した場合、不純物準位が伝導体あるいは価電子帯から浅い準位（例えば、Ｓｉでは２０ｍＶ）にあるため、該準位自体が局在した状態を保てず、キャリアの伝導が金属伝導となってしまう。本発明のダイヤモンド半導体素子にあっては、不純物準位が伝導体あるいは価電子帯から深い準位にあるため、有効密度以上に不純物を半導体層に添加しても、キャリアは伝導体及び価電子帯ではなく、不純物の作るサイト間をホッピング伝導する。特に本発明においては、ホッピング伝導をする層同士が結合したｐｎ接合を貫通してキャリアが伝導される。その結果、ｐｎ接合の整流性を保ちながら、ダイヤモンド半導体素子の低抵抗化が図れる。また、本発明のダイヤモンド半導体素子は、低抵抗であり、かつ高い電界強度を有していることから、高出力を可能とするダイヤモンド半導体素子が提供できる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明を、図面を参照して詳細に説明するが、本発明はこれに限定されるものではなく、本発明の主旨を逸脱しない範囲において種々の変更が可能である。本明細書において、ｐ型のダイヤモンド半導体層をα層、ｎ型のダイヤモンド半導体層をβ層、α層とベータ層との間にあって、電流の伝導機構がバンド伝導であり、ダイヤモンド半導体膜からなる層をγ層とよぶ。
【００１１】
＜第１実施形態＞
図１は、本発明のダイヤモンド半導体素子と、該ダイヤモンド半導体素子で得られる出力特性を示した図である。図１（ａ）は、本発明の第一実施形態に関るダイヤモンド半導体素子１０Ａを模式的に示した断面図であり、図１（ｂ）は、ダイヤモンド半導体素子１０Ａで得られるｐｎ接合の出力特性を示した図であり、図１（ｃ）は、図１（ｂ）を片対数グラフとしたものである。
本実施形態におけるダイヤモンド半導体素子１０Ａは、ダイヤモンド半導体層からなり、ｐ型のα層１とｎ型のβ層２とが接触させて配されている。また、α層１とβ層２とにおける電流の伝導機構が、何れも常用温度である３００Ｋの温度においてホッピング伝導であり、α層１とβ層２とを貫通する方向に電流を流した際に、電流−電圧の出力特性が整流性を示す。以下、ダイヤモンド半導体素子１０Ａについて、詳細に説明する。なお、図１において、基板１上にα層２とβ層３が順に配されているが、基板１上にβ層３とα層２とが順に配されたダイヤモンド半導体素子１０であってもよい。
【００１２】
ｐ型のα層２は、ダイヤモンド半導体層からなり、電流の伝導機構がホッピング伝導である。α層２に添加される不純物（アクセプタ）としてはＢまたはＡｌが挙げられる。
非特許文献２に示されるように、アクセプタの有効状態密度は下記の数式（１）で計算される。
【００１３】
【数１】
2010028052.tif 000003
【００１４】
常用温度である室温において、α層２における電流の伝導機構をホッピング伝導とするために、アクセプタの密度は、３００Ｋの有効状態密度（１．６３×１０１９ｃｍ−３）以上とすることが好ましく、より好ましくは１．６３×１０１９ｃｍ−３以上５×１０２１ｃｍ−３以下である。不純物濃度が５×１０２１ｃｍ−３を超えるとダイヤモンドがグラファイト化し、整流しなくなる。一方、有効状態密度未満では、半導体層の抵抗が高くなってしまい、本発明による低抵抗化の効果が十分に得られなくなる。
【００１５】
ｎ型のβ層３は、ダイヤモンド半導体膜からなり、電流の伝導機構がα層２と同様にホッピング伝導である。添加される不純物（ドナー）としては、Ｐ，Ｎ，Ｓｂ，Ａｓ，Ｓが挙げられる。
非特許文献２に示されるように、ドナーの有効状態密度は下記の数式（２）で計算される。
【００１６】
【数２】
2010028052.tif 000004
【００１７】
常用温度である室温において、β層３における電流の伝導機構をホッピング伝導とするために、ドナーの密度は、３００Ｋの有効状態密度（１．０８×１０１９ｃｍ−３）以上とすることが好ましく、より好ましくは１．０８×１０１９ｃｍ−３以上５×１０２１ｃｍ−３以下である。不純物濃度が５×１０２１ｃｍ−３を超えるとダイヤモンドがグラファイト化し、整流しなくなる。一方、有効状態密度未満では、半導体層の抵抗が高くなってしまい、本発明による効果が十分に得られなくなる。
【００１８】
上述したように、α層２に添加されるアクセプタの密度を１．６３×１０１９ｃｍ−３以上５×１０２１ｃｍ−３以下とし、β層３に添加されるドナーの濃度を１．０８×１０１９ｃｍ−３以上５×１０２１ｃｍ−３以下とすることで、α層２とβ層３とにおける電流の伝導機構がホッピング伝導となる。それでいながら両者を接合させたｐｎ接合において、図１（ｂ）及び図１（ｃ）に示すように、電流−電圧特性が整流性を保っている。なお、本実施形態において、α層２にＢの密度が２×１０２０ｃｍとなるようにＢを添加し、β層３にＰの密度が１×１０２０ｃｍとなるようにＰを添加した際、それぞれの層におけるＢ及びＰの濃度は、ＳＩＭＳ測定により、図２に示すようなグラフが得られる。
【００１９】
これらα層２及びβ層３は、基板１上に設けることができる。この基板１としては、ダイヤモンドからなる基板１であり、単結晶基板やヘテロエピタキシャル基板、多結晶の高配向膜等が挙げられる。また、α層２及びβ層３上には、各々と電気的に接続された第１電極及び第２電極が配されている。この第１電極５及び第２電極４としては、特に限定されるものではなく、従来公知のものを用いることができる。
【００２０】
図３は、α層２に添加される不純物としてＢを用い、例えばＢの密度を２×１０２０ｃｍ−３とした際の、α層２における抵抗率と温度との関係を示した図である。ここで、α層２の熱励起エネルギーは約４０〜８０ｍｅＶであることから、Ｂの密度が２×１０２０ｃｍ−３の際は、測定した全温度でホッピング伝導（図３中、３２で示す直線部分）する。しかし、Ｂの密度を下げると、全温度で抵抗率が大きくなる。それに伴い、ホッピング伝導とバンド伝導との境界である変局点が高温側から現れる。このとき、この変局点を境界として高温側ではバンド伝導が電流伝導の機構であり、低温側ではホッピングが電流の伝導機構になる。更にＢの密度を下げることで、全温度で更に抵抗率が大きくなり、この変局点が低温側に移動する。常用の温度である室温で伝導機構がホッピング伝導からバンド伝導に変化するのは、Ｂの密度を３００Ｋの有効状態密度以下にしたときである。バンド伝導の領域では、不純物準位が深いために熱励起のエネルギーが大きい。ゆえに抵抗率の温度変化が大きい。この抵抗率の大きな温度変化は、それを使ったデバイス特性の温度変化を大きくすることであり、好ましくない。
すなわち、不純物密度を３００Ｋの有効状態密度以上にすることで、常用の温度において、抵抗が低くて温度変化の小さいホッピング伝導が得られる。
【００２１】
図４は、β層３に添加される不純物としてＰを用い、例えばＰの濃度を８×１０１９ｃｍ−３とした際のβ層３における抵抗率と温度との関係を示した図である。ここで、β層３における５００Ｋ以上の熱励起エネルギーは約０．５ｅＶを示し、５００Ｋ以下では約５０ｍｅＶを示す。また、３００Ｋでの熱電圧は約２７ｍｅＶである。つまり、Ｐの濃度が８×１０１９ｃｍ−３の際は、５００Ｋを境界として高温側ではバンド伝導（図４中、４１で示す直線部分）が電流伝導の機構であり、低温側ではホッピング（図４中、４２で示す直線部分）が電流の伝導機構である。Ｐの濃度を下げると全温度域で抵抗率が大きくなり、  このホッピング伝導とバンド伝導との境界の変局点は、低温側に移動する。常用の温度である室温で伝導機構がホッピング伝導からバンド伝導に変化するのは、Ｐの密度を３００Ｋの有効状態密度以下にしたときである。図４から分かるようにバンド伝導では、抵抗率の温度変化が大きい。この抵抗率の大きな温度変化は、それを使ったデバイス特性の温度変化を大きくすることであり、好ましくない。
すなわち、不純物密度を３００Ｋの有効状態密度以上にすることで、常用の温度において、抵抗が低くて温度変化の小さいホッピング伝導が得られる。
【００２２】
このように、ＳｉやＳｉＣ、ＧａＮ、ＧａＡｓ、ＺｎＯ等の従来の半導体材料を用いた半導体素子では整流しなくなるような高い濃度のｐｎ接合であっても、本発明のダイヤモンド半導体素子においては、ｐ型の不純物濃度をホッピング伝導の領域であるホールの有効状態密度１．６３×１０１９ｃｍ−３以上とし、かつ、ｎ型の不純物濃度を同じくホッピング伝導の領域である電子の有効状態密度１．０８×１０１９ｃｍ−３以上としても整流する。その本発明の半導体素子の出力特性を図１（ｂ）に示す。これは、従来の半導体材料のバンドギャップが小さく、不純物のつくる準位が浅いのに対して、ダイヤモンドはバンドギャップが大きく、不純物のつくる準位が深いことに起因する。たとえば従来の半導体であるＳｉに添加した不純物の作るエネルギー準位は電子帯、伝導帯から約２０ｍＶ程度に位置する。有効状態密度以上に不純物を添加すると、その状態密度（ＤＯＳ）は図１０（ａ）（ｎ型）、（ｂ）（ｐ型）のそれぞれ１０１ａ，１０２ａに示すように分布する。不純物の作る準位が伝導帯と価電子帯とが一体化し、不純物のつくる準位が空間的に拡がりをもつ。すなわち縮退してキャリアの伝導が金属的になる。
一方、ダイヤモンドのＢ，Ｐの作る不純物エネルギー準位はそれぞれ価電子帯、伝導帯から０．３７ｅＶ、０．５７ｅＶと大きい。したがって、本発明のダイヤモンド半導体素子１０では有効状態密度以上に不純物を添加しても、図５（ａ）（ｎ型）、（ｂ）（ｐ型）に示すように状態密度は分布する。すなわち、不純物の作る準位は局在状態であり、５１ａ，５２ａに示すように伝導帯と価電子帯とが一体化しない。つまり５１ａ，５２ａがそれぞれ伝導帯と価電子帯と大きく乖離していて、退縮が起こらない。
とくに、本発明において、有効状態密度以上としても、未だ不純物準位は空間的に離散している状態であるが、その間隔は２〜３ｎｍと非常に近いため、キャリアは充満したサイトから空のサイトへ容易に移動する。すなわち、キャリアはホッピング伝導をして、その電流の抵抗は非常に小さくなっている。
ここで、Ｓｉなど従来の縮退した半導体層同士でｐｎ接合を作ると、接合から伸びる空乏層は数ｎｍに狭くなる。ゆえに、逆方向にはトンネル電流が流れて整流しない。有効状態密度を超えたダイヤモンドの層同士でｐｎ接合を作った場合も空乏層は狭くなる。しかし、比誘電率はＳｉが約１１．９、ダイヤモンドは５．７であるものの、ビルトインポテンシャルはＳｉが約０．７Ｖに対してダイヤモンドは約５Ｖ程度とかなり大きいために、空乏層の幅はＳｉよりも広くなる。また、ダイヤモンドは元々トンネル確率の低い間接遷移型半導体である。さらに不純物密度が有効状態密度を超えても、ｐ層、ｎ層がともに縮退していない。これらの理由で、逆方向のトンネル電流が小さい。ゆえに、本発明のダイヤモンド半導体素子１０において、整流特性が得られる。
この際、常用の温度においてα層２及びβ層３における伝導機構をホッピング伝導となるように、不純物密度を３００Ｋの有効状態密度以上とした本発明のダイヤモンド半導体素子１０を適用した電子デバイスでは、低抵抗化が図れる。更に、本発明のダイヤモンド半導体素子は、ダイヤモンド半導体膜からなるために、１０ＭＶ／ｃｍと高い電界強度を備えているため、本発明のダイヤモンド半導体デバイスを備えた電子デバイスは、従来の半導体素子を適用したものよりも、高出力化を図ることができる。すなわち、本発明のダイヤモンド半導体デバイスを適用することで、整流性を維持したまま、例えば１０３Ａ／ｃｍ２〜１０４Ａ／ｃｍ２以上の電流を流すことが可能となる。
【００２３】
＜第２実施形態＞
図６は、本発明の第２実施形態に関るダイヤモンド半導体素子１Ｂ（１）を示す図である。図６（ａ）は、本実施形態のダイヤモンド半導体素子１Ｂを模式的に示した断面図、図６（ｂ）は本実施形態のダイヤモンド半導体素子１Ｂで得られるｐｎ接合の出力特性を示した図である。本実施形態のダイヤモンド半導体素子１Ｂが、第１実施形態のダイヤモンド半導体素子１Ａと異なる点は、電流の伝導機構がバンド伝導であるダイヤモンド半導体膜からなるγ層がα層２とβ層３との間に、更に配されている点である。
なお、α層２とβ層３に関しては、第１実施形態と同様である。また、図６では、基板１上にα層２とγ層６とβ層３とが順に配されている例を示しているが、基板１上にβ層３とγ層６とα層２とが順に配されていてもよい。また、γ層６は極性の同じ層、または、異なる層が複数配されていてもよい。
【００２４】
γ層６は、電流の伝導機構がバンド伝導であるダイヤモンド半導体膜からなる。γ層６としては真性のダイヤモンド半導体層、ｐ型のダイヤモンド半導体層、ｎ型のダイヤモンド半導体層のいずれも適用できる。なお、γ層６として真性半導体のダイヤモンド半導体層を用い、α層に不純物としてＢの密度が２×１０２０ｃｍとなるようにＢを添加し、β層３にＰの密度が１×１０２０ｃｍとなるようにＰを添加した際、それぞれの層におけるＢ及びＰの密度は、ＳＩＭＳ測定により、図７に示すようになる。
本実施形態における図６（ｂ）と、第１実施形態における図１（ｃ）とを比較すると分かるとおり、ホッピング伝導するｐ型のα層２とｎ型のβ層３との間にバンド伝導するγ層６を設けることで、順方向と逆方向との電流比である整流比を大きくすることができる。
なお、この効果は、γ層６としてｐ型のダイヤモンド半導体層、ｎ型のダイヤモンド半導体層及び真性半導体のダイヤモンド半導体層のいずれを用いても、同様に得ることができる。
【００２５】
＜第３実施形態＞
図８は、本発明の第３実施形態に関るダイヤモンド半導体素子１０Ｃ（１０）を模式的に示した断面図である。本実施形態のダイヤモンド半導体素子１０Ｃが、第２実施形態のダイヤモンド半導体素子１０Ｂと異なる点は、α層２とγ層６との境界及びβ層３とγ層６との境界のうち、外部に露呈している部位７が、傾斜を有している点である。
なお、α層２、β層３及びγ層６に関しては、第１実施形態のダイヤモンド半導体素子１０Ａ及び第２実施形態のダイヤモンド半導体素子１０Ｂと同様である。
【００２６】
本実施形態に示すように、α層２とγ層６との境界及びβ層３とγ層６との境界のうち、外部に露呈している部位７が傾斜を有していることで、ダイヤモンド半導体素子１０Ｃの表面における電界強度をバルク内よりも下げることができる。そのため、逆電圧時におけるダイヤモンド半導体素子１０Ｃ表面での放電を防止できる。ゆえに、本実施形態によれば、第２実施形態のダイヤモンド半導体素子１０Ｂと比較し、より整流特性の向上が図れる。また、耐圧を高くすることが可能となる。
なお、本実施形態においては、γ層６を設けた場合について記載したが、α層２とβ層３とからなる第１実施形態のダイヤモンド半導体素子１０Ａにおいても同様に、α層２とβ層３との境界のうち、外部に露呈している部位に傾斜を設けることができる。この場合も同様に、第１実施形態のダイヤモンド半導体素子と比較し、整流特性の向上が図れると共に、耐圧を高くすることが可能となる。
【００２７】
＜ダイヤモンド半導体素子の製造装置＞
図９は、本発明のダイヤモンド半導体素子の作製に用いるマイクロ波プラズマＣＶＤ装置８０を模式的に示した図である。マイクロ波プラズマＣＶＤ装置８０は、マイクロ波を基板１の法線方向から入射するエンドランチ型のものであり、マイクロ波源８１は、２．４５ＧＨｚのマイクロ波を発振し、最大出力が１．５ｋＷで、出力は必要に応じて調整可能である。このマイクロ波源８１の後段には、サーキュレータ８２及びダミーロード８３を設け、マイクロ波源８１から出たマイクロ波のうち、反射して導波管９１に戻ってきた反射波を水負荷として熱吸収し、反射波がマイクロ波源８１の発振器に悪影響を及ぼすことを防止している。また、サーキュレータ８２の後段にチューナ８４を設け、導波管９１のインピーダンスを３本の棒で調整することで、マイクロ波の反射を抑え全入射電力をプラズマで消費できるようにしている。さらに、チューナ８４の後段に、導波管９１内に突き出たアンテナを持つアプリケータ８５を設け、導波管９１を進行してきたＴＥ１０モードのマイクロ波を同心円状のＴＭ０１モードに変換している。マイクロ波をＴＭ０１モードにすることで、円筒の反応容器９３にマイクロ波が整合し、安定したプラズマが得られるようになる。
【００２８】
原料ガスは、炭素源であるメタンガスと水素ガスと不純物ドープ用ガスとの混合ガスであり、各ガスボンベ９５から減圧弁およびマスフローコントローラ９６を経て、ガス導入管８６から反応容器９３に導かれ、反応容器９３上部のシャワーヘッド９９からガスシャワーとして反応容器９３内に導入される。メタンガス側のマスフローコントローラには、０．５％以下の混合比（水素ガスに対するメタンガスの割合）を得るために、精度の高いものを用いる。
【００２９】
なお、ＣＶＤダイヤモンド合成プロセス中は、プロセスポンプ９８による排気をして、反応容器９３内のガス圧を制御してプラズマＣＶＤによるダイヤモンド合成を進行させるようにしている。また、ターボポンプ８７は予備排気において高真空を得るために使用し、ロータリーポンプ９７は合成中の排気に使用し、さらに高周波誘導加熱ヒータ９２は基板１の温度制御に使用している。
基板１は試料交換扉９４を開けて所定位置にセッティングされる。すなわち、反応容器９３内には、ステージ８８上に例えばグラファイト性のサセプタ８９が設けてあり、基板は、このサセプタ上に載置された基板フォルダ９２にセッティングされている。
【００３０】
＜ダイヤモンド半導体素子の作製方法＞
上記のマイクロ波プラズマＣＶＤ装置８０を用い、基板１上にα層２を作製する。反応ガスとしては、ＣＨ４／Ｈ２を０．００１％以上１０％以下、Ｂ２Ｈ６／ＣＨ４を１０ｐｐｍ以上５０００００ｐｐｍ以下で用いることが好ましく、より好ましくは、ＣＨ４／Ｈ２を０．０１％以上１％以下、Ｂ２Ｈ６／ＣＨ４を１００ｐｐｍ以上１００００ｐｐｍ以下、更に好ましくは、ＣＨ４／Ｈ２が０．１５％、Ｂ２Ｈ６／ＣＨ４が５００ｐｐｍである。また、基板温度は６００℃以上１３００℃以下が好ましく、成膜圧力としては、５Ｔｏｒｒ以上２００Ｔｏｒｒ以下が好ましい。また、マイクロ波パワーとしては、３００Ｗ以上６０ｋＷ以下が好ましい。
【００３１】
その後、同様に上記マイクロ波プラズマＣＶＤ装置８０を用いて、α層２上にβ層３を作製する。反応ガスとしてＣＨ４／Ｈ２を０．００１％以上１０％以下、ＰＨ４／ＣＨ４を０．５％以上９０％以下が好ましく、より好ましくはＣＨ４／Ｈ２を０．０１％以上１％以下、ＰＨ４／ＣＨ４を３０％以上７０％以下、更に好ましくは、ＣＨ４／Ｈ２を０．０５％、ＰＨ４／ＣＨ４を５５％である。また、基板温度は６００℃以上１３００℃以下が好ましく、成膜圧力としては、５Ｔｏｒｒ以上２００Ｔｏｒｒ以下が好ましい。また、マイクロ波パワーとしては、３００Ｗ以上６０ｋＷ以下が好ましい。以上で、本発明のダイヤモンド半導体素子１０が作製される。
【００３２】
その後、β層３を所望の厚さ分エッチングし、β層３およびα層２上にそれぞれ第１電極５及び第２電極４を作製する。
【００３３】
第２実施形態及び第３実施形態のダイヤモンド半導体デバイスを作製する際は、上記のマイクロ波プラズマＣＶＤ装置８０を用い、α層２上にγ層６を作製する。反応ガスとしては、ＣＨ４／Ｈ２を０．００１％以上１０％以下で用いることが好ましく、より好ましくはＣＨ４／Ｈ２を０．０１％以上１％以下、更に好ましくはＣＨ４／Ｈ２を０．０２５％である。基板１温度を６００℃以上１３００℃以下とし、圧力を５Ｔｏｒｒ以上２００Ｔｏｒｒ以下、マイクロ波パワーを３００Ｗ以上６０ｋＷ以下とすることで、α層２上に形成することができる。その後、上述したようにβ層３をγ層６上に形成し、β層３及びγ層６を所望の厚さ分エッチングし、β層３およびα層２上にそれぞれ第１電極５及び第２電極４を作製する。
【００３４】
または、厚さ数百ｎｍに形成したダイヤモンド半導体層にイオン注入することでも、本発明のダイヤモンド半導体素子を作製することができる。イオン注入でα層２を作製する際は、例えばα層２を４００℃程度に保持し、添加する不純物をイオン化したものを多段エネルギーで注入する。例えば、３０ｋｅの注入エネルギーの下では、３．１８×１０１４／ｃｍ２個、１００ｋｅの注入エネルギーの下では、７．２０×１０１４／ｃｍ２個、４００ｋｅの注入エネルギーの下では、１．３３×１０１５／ｃｍ２個注入する。
【００３５】
β層３をイオン注入で作製する際は、まず、α層２上に厚さ数百ｎｍにダイヤモンド半導体層を形成する。その後、例えばβ層３を４００℃程度に保持し、添加する不純物をイオン化したものを多段エネルギーで注入する。例えば、３０ｋｅの注入エネルギーの下では、３．１８×１０１４／ｃｍ２個、１００ｋｅの注入エネルギーの下では、７．２０×１０１４／ｃｍ２個、４００ｋｅの注入エネルギーの下では、１．３３×１０１５／ｃｍ２個注入する。なお、第２実施形態のダイヤモンド半導体素子においては、α層２上にγ層６を形成した後、γ層６上に上記の方法でβ層３を作製する。
以上で、イオン注入により、本発明のダイヤモンド半導体素子１０を作製することができる。
尚、特許文献として国際公開第２００５／０５３０２９号パンフレットに開示されているものはダイヤモンド半導体のうちｎ型のみに関するものである。それは本発明のダイヤモンドのｐｎ接合とその伝導機構とは、目的、思想、手段、およびその範囲が全く異なる全く別の発明であることは自明である。本発明は本発明者らが初めて見出した全くの新規な事項である。
【実施例】
【００３６】
＜実施例１＞
実施例１として、図１に示すダイヤモンド半導体素子を作製した。
まず、ダイヤモンド基板の上に、ダイヤモンド半導体膜からなるｐ型のダイヤモンド半導体層（α層）をＣＶＤにて積層させた。不純物としてはＢを用いた。α層の形成に関しては、圧力は５０Ｔｏｒｒ、ＲＦパワーは１２００Ｗ、ＣＨ４／Ｈ２は０．１５％、Ｂ２Ｈ６／ＣＨ４は５０％で形成した。
次に、第１半導体層の上に、ダイヤモンド半導体膜からなるｎ型のダイヤモンド半導体層（β層）をＣＶＤにて積層させた。不純物としてはＰを用いた。β層の形成に関しては、圧力は７５Ｔｏｒｒ、ＲＦパワーは７５０Ｗ、ＣＨ４／Ｈ２は０．０５％、ＰＨ４／ＣＨ４は５０％で形成した。
これらの条件で作製されたα層におけるＢの濃度は、ＳＩＭＳ測定により５×１０１９〜３×１０２０ｃｍ−ｓであった。また、β層におけるＰの濃度は、ＳＩＭＳ測定により４×１０１９〜２×１０２０ｃｍ−３であった。
次に、β層を貫いてα層に到達するようにエッチングした。その後、α層と電気的に接続された第１主電極と、β層と電気的に接続された第２主電極とを形成し、これを実施例１のダイヤモンド半導体素子とした。
実施例１のダイヤモンド半導体素子においては、Ｓｉが整流しないような高濃度な不純物層を持つにも関らず、図１（ｂ），（ｃ）に示すような整流が観察された。更に、α層及びβ層共に３００Ｋにてホッピング伝導が観察され、低抵抗化が図れた。
【００３７】
＜実施例２＞
実施例１と同様にダイヤモンド基板上にα層をＣＶＤにて形成した後、α層上に、ダイヤモンド半導体膜からなるｉ型のダイヤモンド半導体層（γ層）を形成した。γ層の形成に関しては、圧力は２５Ｔｏｒｒ、ＲＦパワーは７５０Ｗ、ＣＨ４／Ｈ２は０．０２５〜０．１％で形成した。次に、実施例１と同様にγ層上にβ層をＣＶＤにて形成した。
次に、β層及びγ層を貫いてα層に達するようにエッチングした。その後、実施例１と同様にα層と電気的に接続された第１主電極及びβ層と電気的に接続された第２主電極を作製し、これを実施例２のダイヤモンド半導体素子とした。
実施例２のダイヤモンド半導体素子において、図６に示すような整流特性が観測され、実施例１のダイヤモンド半導体素子よりも良好な整流特性が得られた。また、ｐｎ接合はα層とβ層と共にホッピング伝導が観察され、低抵抗が図れた。
【産業上の利用可能性】
【００３８】
本発明は、ＬＳＩやＤＲＡＭ、パワーデバイス、ＬＥＤ、負性電子親和力を用いた電子エミッター等の電子デバイスに適用することができる。
【図面の簡単な説明】
【００３９】
【図１】本発明の第１実施形態に関るダイヤモンド半導体素子とその出力特性を示した図である。
【図２】α層における温度と抵抗率との関係を示した図である。
【図３】β層における温度と抵抗率との関係を示した図である。
【図４】第１実施形態に関るダイヤモンド半導体素子において、α層とβ層における不純物濃度を示した図である。
【図５】本発明におけるエネルギーと状態密度との関係を模式的に示した図である。
【図６】本発明の第２実施形態に関るダイヤモンド半導体素子とその出力特性を示した図である。
【図７】第２実施形態に関るダイヤモンド半導体素子において、α層とβ層における不純物濃度を示した図である。
【図８】本発明の第３実施形態に関るダイヤモンド半導体素子を模式的に示した断面図である。
【図９】本発明のダイヤモンド半導体素子を作製することができる製造装置の一例を模式的に示した断面図である。
【図１０】従来の半導体素子として、Ｓｉを用いた際の、エネルギーと状態密度との関係を模式的に示した図である。
【符号の説明】
【００４０】
１  基板、２  α層、３  β層、４  第１電極、５  第２電極、６  γ層、７  部位、１０（１０Ａ，１０Ｂ，１０Ｃ）  ダイヤモンド半導体素子、８０  マイクロ波プラズマＣＶＤ装置、８１  マイクロ波源、８２  サーキュレータ、８３  ダミーロード、８４  チューナ、８５  アプリケータ、８６  ガス導入管、８７  ターボポンプ、８８  ９１  導波管、９２  基板フォルダ、９３  反応容器、９４  試料交換扉、９５  ガスボンベ、９６  マスフローコントローラ、９７  ロータリーポンプ、９８  プロセスポンプ、９９  シャワーヘッド。
【図１】
2010028052.tif 000005
【図２】
2010028052.tif 000006
【図３】
2010028052.tif 000007
【図４】
2010028052.tif 000008
【図５】
2010028052.tif 000009
【図６】
2010028052.tif 000010
【図７】
2010028052.tif 000011
【図８】
2010028052.tif 000012
【図９】
2010028052.tif 000013
【図１０】
2010028052.tif 000014
【手続補正書】
【提出日】平成20年12月26日(2008.12.26)
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
【図１】本発明の第１実施形態に関るダイヤモンド半導体素子とその出力特性を示した図である。
【図２】第１実施形態に関るダイヤモンド半導体素子において、α層とβ層における不純物濃度を示した図である。
【図３】α層における温度と抵抗率との関係を示した図である。
【図４】β層における温度と抵抗率との関係を示した図である。
【図５】本発明におけるエネルギーと状態密度との関係を模式的に示した図である。
【図６】本発明の第２実施形態に関るダイヤモンド半導体素子とその出力特性を示した図である。
【図７】第２実施形態に関るダイヤモンド半導体素子において、α層とβ層における不純物濃度を示した図である。
【図８】本発明の第３実施形態に関るダイヤモンド半導体素子を模式的に示した断面図である。
【図９】本発明のダイヤモンド半導体素子を作製することができる製造装置の一例を模式的に示した断面図である。
【図１０】従来の半導体素子として、Ｓｉを用いた際の、エネルギーと状態密度との関係を模式的に示した図である。