(57)【要約】【課題】半導体素子の種類によらず半導体素子を確実に保護することが可能な半導体素子駆動回路を提供する。【解決手段】このＩＧＢＴ駆動回路では、ＩＧＢＴ１のゲート−補助エミッタ間にトランジスタ６を接続し、ＩＧＢＴ１の主電流Ｉが所定値Ｉ１を超えたことに応じてトランジスタ６を導通させ、その所定時間Ｔｄ１経過後に制御信号ＶＣを「Ｌ」レベルにし、トランジスタ６を非導通にするとともにＩＧＢＴ１のゲートの電荷を抵抗素子２０およびトランジスタ１７を介して放電させる。したがって、ＩＧＢＴ１のコレクタに発生するサージ電圧ＶＳを小さく抑制できる。【選択図】図１
2010010811.tif 000002
【特許請求の範囲】
【請求項１】
負荷回路を介して第１の電源電圧を受ける第１の電極と、第１の基準電圧を受ける第２の電極と、前記第１および第２の電極間に流れる主電流を制御する制御電極と、前記主電流をモニタするモニタ電極とを有する半導体素子を駆動する半導体素子駆動回路であって、
その一方端子が前記制御電極に接続された抵抗素子と、
制御信号が第１の論理レベルである場合は前記抵抗素子の他方端子に第２の電源電圧を与えて前記半導体素子を導通させ、前記制御信号が第２の論理レベルである場合は前記抵抗素子の他方端子に第２の基準電圧を与えて前記半導体素子を非導通にする切換回路と、
前記モニタ電極に接続され、前記主電流の値を検出する検出回路と、
前記制御電極および前記第２の電極間に接続され、前記検出回路によって検出された前記主電流の値が予め定められた値を超えたことに応じて導通するトランジスタと、
前記検出回路によって検出された前記主電流の値が前記予め定められた値を超えてから所定時間経過後に、前記制御信号を前記第２の論理レベルに固定するとともに前記トランジスタを非導通にする制御回路とを備える、半導体素子駆動回路。
【請求項２】
前記トランジスタの制御電極と前記第１の基準電圧のラインとの間に接続され、前記制御信号が前記第２の論理レベルの場合に導通するスイッチング素子を備え、
前記トランジスタは、前記スイッチング素子が導通したことに応じて非導通になる、請求項１に記載の半導体素子駆動回路。
【請求項３】
前記所定時間は調整可能になっている、請求項１または請求項２に記載の半導体素子駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は半導体素子駆動回路に関し、特に、主電流をモニタするモニタ電極を有する半導体素子を駆動する半導体素子駆動回路に関する。
【背景技術】
【０００２】
エミッタセル分離構造のＩＧＢＴ（Insulated Gate Bipolar Transistor)には、主電流を流す主エミッタと、主電流をモニタする補助エミッタ（モニタ電極）とが設けられている。補助エミッタには、主電流の値に応じた値の電流が流れる。補助エミッタは、ＩＧＢＴの短絡電流を検出して遮断するために使用される。
【０００３】
従来の第１のＩＧＢＴ駆動回路では、ＩＧＢＴを導通させる場合は第１の抵抗素子を介してゲートに電源電圧を与え、ＩＧＢＴを非導通にする場合は第１の抵抗素子を介してゲートに基準電圧を与える。また、ＩＧＢＴのゲートと主エミッタの間に第２の抵抗素子およびトランジスタを直列接続し、補助エミッタに流れる電流が所定の値を超えたことに応じてトランジスタを導通させるとともに第１の抵抗素子を介してゲートに基準電圧を与えてＩＧＢＴを急速に非導通にし、ＩＧＢＴの短絡電流を遮断していた。
【０００４】
また、従来の第２のＩＧＢＴ駆動回路では、ＩＧＢＴのゲートと主エミッタの間にツェナーダイオードおよびトランジスタを直列接続し、補助エミッタに流れる電流が所定の値を超えたことに応じてトランジスタを導通させるとともに第１の抵抗素子を介してゲートに基準電圧を与えてＩＧＢＴを急速に非導通にし、ＩＧＢＴの短絡電流を遮断していた（たとえば、特許文献１参照）。
【特許文献１】特開平８−３２１７５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、従来の第１のＩＧＢＴ駆動回路では、短絡電流が発生した場合に、ＩＧＢＴを急速に非導通にしていたので、主電流の時間変化ｄｉ／ｄｔが大きくなってＩＧＢＴのコレクタに大きなサージ電圧が発生し、ＩＧＢＴが破壊されるという問題があった。
【０００６】
また、従来の第２のＩＧＢＴ駆動回路では、ＩＧＢＴのゲート電圧がツェナーダイオードの降伏電圧よりも低くなると、ツェナーダイオードが非導通になるので、ＩＧＢＴのコレクタに発生するサージ電圧が小さく抑制され、ＩＧＢＴの破壊は防止される。
【０００７】
しかし、ツェナーダイオードの抵抗成分によってトランジスタに流れる電流が制限されるので、短絡発生直後におけるＩＧＢＴのゲート電圧の低下が遅くなり、ＩＧＢＴの保護が遅れるという問題があった。
【０００８】
また、トランジスタおよび第１の抵抗素子を用いた急速放電から第１の抵抗素子のみを用いた通常放電に切換えるタイミングは、ツェナーダイオードの降伏電圧によって一意的に決まり、ＩＧＢＴの定格などに応じて調整することはできなかった。したがって、ＩＧＢＴの種類によっては、ＩＧＢＴを保護することができなかった。
【０００９】
それゆえに、この発明の主たる目的は、半導体素子の種類によらず半導体素子を確実に保護することが可能な半導体素子駆動回路を提供することである。
【課題を解決するための手段】
【００１０】
この発明に係る半導体素子駆動回路は、負荷回路を介して第１の電源電圧を受ける第１の電極と、第１の基準電圧を受ける第２の電極と、第１および第２の電極間に流れる主電流を制御する制御電極と、主電流をモニタするモニタ電極とを有する半導体素子を駆動する半導体素子駆動回路であって、抵抗素子、切換回路、検出回路、トランジスタ、および制御回路を備えたものである。抵抗素子の一方端子は、制御電極に接続される。切換回路は、制御信号が第１の論理レベルである場合は抵抗素子の他方端子に第２の電源電圧を与えて半導体素子を導通させ、制御信号が第２の論理レベルである場合は抵抗素子の他方端子に第２の基準電圧を与えて半導体素子を非導通にする。検出回路は、モニタ電極に接続され、主電流の値を検出する。トランジスタは、制御電極および第２の電極間に接続され、検出回路によって検出された主電流の値が予め定められた値を超えたことに応じて導通する。制御回路は、検出回路によって検出された主電流の値が予め定められた値を超えてから所定時間経過後に、制御信号を第２の論理レベルに固定するとともにトランジスタを非導通にする。
【発明の効果】
【００１１】
この発明に係る半導体素子駆動回路では、半導体素子の制御電極および第２の電極間にトランジスタを接続し、半導体素子の主電流の値が予め定められた値を超えたことに応じてトランジスタを導通させ、その所定時間経過後に、抵抗素子を介して半導体素子の制御電極に第２の基準電圧を与えるとともにトランジスタを非導通にする。したがって、半導体素子の制御電極および第２の電極間にトランジスタのみを接続するので、短絡発生直後において半導体素子の主電流を急速に低減させることができ、半導体素子の保護が遅れることはない。また、短絡発生から所定時間経過後にトランジスタを非導通にするので、サージ電流のレベルを低く抑えることができ、サージ電圧によって半導体素子が破壊されるのを防止することができる。また、短絡発生からトランジスタを非導通にするまでの所定時間を半導体素子の定格などに応じて調整することにより、半導体素子の種類によらず半導体素子を保護することができる。
【発明を実施するための最良の形態】
【００１２】
図１は、この発明の一実施の形態によるＩＧＢＴ駆動回路の構成を示す回路ブロック図である。図１において、ＩＧＢＴ１のコレクタは誘導性の負荷回路２を介して直流電源３の正電極に接続され、その主エミッタは直流電源３の負電極に接続されるとともに接地されている。主エミッタとコレクタの間には、負荷電流を転流させるフリーホイールダイオード（Free Wheeling Diode）４が接続されている。
【００１３】
このＩＧＢＴ駆動回路は、抵抗素子５、ＮＰＮバイポーラトランジスタ６、およびＰＮＰバイポーラトランジスタ７を備える。抵抗素子５は、ＩＧＢＴ１の補助エミッタと接地電圧ＧＮＤのラインとの間に接続される。ＮＰＮバイポーラトランジスタ６のコレクタはＩＧＢＴ１のゲートに接続され、そのベースはＩＧＢＴ１の補助エミッタに接続され、そのエミッタは接地されている。ＰＮＰバイポーラトランジスタ７のエミッタはＮＰＮバイポーラトランジスタ６のベースに接続され、そのベースは制御信号ＶＣを受け、そのコレクタは接地されている。
【００１４】
抵抗素子５には、ＩＧＢＴ１の主電流の値に応じた値の電流が流れる。何らかの原因で負荷回路２の端子間が短絡してＩＧＢＴ１に短絡電流が流れると、抵抗素子５の端子間電圧が上昇し、ＮＰＮバイポーラトランジスタ６が導通する。これにより、ＩＧＢＴ１のゲート電圧が低下してＩＧＢＴ１が非導通にされ、ＩＧＢＴ１が短絡電流によって破壊されることが防止される。
【００１５】
また、ＮＰＮバイポーラトランジスタ６が導通してから所定時間Ｔｄ１だけ経過した後に、制御信号ＶＣが「Ｌ」レベルにされてＰＮＰバイポーラトランジスタ７が導通する。これに応じて、ＮＰＮバイポーラトランジスタ６のベース−エミッタ間電圧が低下し、ＮＰＮバイポーラトランジスタ６が非導通になる。これにより、ＩＧＢＴ１の主電流の急峻な低下が防止され、ＩＧＢＴ１のコレクタに大きなサージ電圧が発生してＩＧＢＴ１が破壊されることが防止される。なお、ＮＰＮトランジスタ６をＮチャネルＭＯＳトランジスタで置換してもよい。
【００１６】
また、ＩＧＢＴ駆動回路は、過電流検出回路８、制御回路９、抵抗素子１０、フォトカプラ１１、およびプリアンプ１５を備える。過電流検出回路８は、抵抗素子５の端子間電圧が予め定められたしきい値電圧を超えたことに応じて、過電流検出信号φＤを活性化レベルの「Ｈ」レベルにする。
【００１７】
制御回路９は、外部制御信号ＣＮＴおよび過電流検出信号φＤに従って、ＩＧＢＴ駆動回路を制御する。具体的には、制御回路９は、ＩＧＢＴ１を導通させる場合は、出力端子９ａ，９ｂにそれぞれ「Ｈ」レベル（電源電圧）および「Ｌ」レベル（接地電圧）を出力し、ＩＧＢＴ１を非導通にする場合は、出力端子９ａ，９ｂにそれぞれ「Ｌ」レベルおよび「Ｈ」レベルを出力する。
【００１８】
また、制御回路９は、ＩＧＢＴ１を導通させている場合において、過電流検出信号φＤが活性化レベルの「Ｈ」レベルに立ち上げられたときは、そのときから所定時間Ｔｄ２だけ経過後に、出力端子９ａ，９ｂにそれぞれ「Ｌ」レベルおよび「Ｈ」レベルを出力し、ＩＧＢＴ１を非導通にするとともに、トランジスタ７を導通させてトランジスタ６を非導通にする。所定時間Ｔｄ２は、制御回路９に内蔵されているタイマ９ｃによって計測される。所定時間Ｔｄ２は、ＩＧＢＴ１の種類などに応じて調整および変更可能になっている。なお、過電流検出信号φＤが「Ｈ」レベルに立ち上げられたときに直ぐにＩＧＢＴ１を非導通にせずに、所定時間Ｔｄ２だけ経過後にＩＧＢＴ１を非導通にするのは、ノイズなどに起因する誤動作を防止するためである。
【００１９】
フォトカプラ１１は、ＬＥＤ（Light Emitting Diode)１２、フォトダイオード１３、およびＮＰＮバイポーラトランジスタ１４を含む。抵抗素子１０およびＬＥＤ１２は、制御回路９の出力端子９ａ，９ｂ間に直列接続される。ＮＰＮバイポーラトランジスタ１４のベースはフォトダイオード１３を介してプリアンプ１５の制御端子１５ａに接続され、そのコレクタは制御端子１５ｂに接続され、そのエミッタは制御端子１５ｃに接続される。
【００２０】
制御回路９の出力端子９ａ，９ｂがそれぞれ「Ｈ」レベル（電源電圧）および「Ｌ」レベル（接地電圧）にされると、抵抗素子１０およびＬＥＤ１２に電流が流れ、ＬＥＤ１２が発光する。ＬＥＤ１２が発光すると、フォトダイオード１３およびＮＰＮバイポーラトランジスタ１４が導通し、プリアンプ１５は制御信号ＶＣを「Ｈ」レベルにする。
【００２１】
制御回路９の出力端子９ａ，９ｂがそれぞれ「Ｌ」レベルおよび「Ｈ」レベルにされると、抵抗素子１０およびＬＥＤ１２に電流が流れず、ＬＥＤ１２は発光しない。ＬＥＤ１２が発光しないと、フォトダイオード１３およびＮＰＮバイポーラトランジスタ１４が非導通になり、プリアンプ１５は制御信号ＶＣを「Ｌ」レベルにする。
【００２２】
また、ＩＧＢＴ駆動回路は、ＮＰＮバイポーラトランジスタ１６、ＰＮＰバイポーラトランジスタ１７、直流電源１８，１９、および抵抗素子２０を備える。ＮＰＮバイポーラトランジスタ１６のベースは制御信号ＶＣを受け、そのコレクタは直流電源１９の正電極に接続され、そのエミッタはノードＮ１６に接続される。ＰＮＰバイポーラトランジスタ１７のベースは制御信号ＶＣを受け、そのエミッタはノードＮ１６に接続され、そのコレクタは直流電源１８の負電極に接続される。
【００２３】
直流電源１８の負電極はプリアンプ１５の負側電源端子１５ｅに接続され、その正電極は接地されている。直流電源１９の正電極はプリアンプ１５の正側電源端子１５ｄに接続され、その負電極は接地されている。抵抗素子２０は、ノードＮ１６とＩＧＢＴ１のゲートとの間に接続される。
【００２４】
制御信号ＶＣが「Ｈ」レベル（正電圧）にされると、トランジスタ１７が非導通になるとともにトランジスタ１６が導通し、直流電源１９からトランジスタ１６および抵抗素子２０を介してＩＧＢＴ１のゲートに電流が流入する。これにより、ＩＧＢＴ１のゲートが「Ｈ」レベルに充電されてＩＧＢＴ１が導通し、負荷回路２に電流が流れる。
【００２５】
また、制御信号ＶＣが「Ｌ」レベル（負電圧）にされると、トランジスタ１６が非導通になるとともにトランジスタ１７が導通し、ＩＧＢＴ１のゲートから抵抗素子２０およびトランジスタ１７を介して直流電源１８に電流が流出する。これにより、ＩＧＢＴ１のゲートが「Ｌ」レベルに放電されてＩＧＢＴ１が非導通になり、負荷回路２に流れていた電流が遮断される。
【００２６】
図２は、ＩＧＢＴ駆動回路の動作を例示するタイムチャートである。図２において、初期状態では、制御信号ＶＣが「Ｌ」レベルにされており、ＩＧＢＴ１の主電流Ｉは０Ａであり、ＩＧＢＴ１のコレクタ電圧Ｖ１は電源電圧ＶＤＤになっており、トランジスタ６は非導通（オフ）になっているものとする。
【００２７】
ある時刻ｔ０において制御信号ＶＣが「Ｌ」レベルから「Ｈ」レベルに立ち上げられると、トランジスタ１６が導通してＩＧＢＴ１が導通し、ＩＧＢＴ１のコレクタ電圧Ｖ１が接地電圧ＧＮＴに低下し、ＩＧＢＴ１の主電流Ｉが徐々に増大する。
【００２８】
次に時刻ｔ１において、負荷回路２の端子間が何らかの原因で短絡したものとする。これにより、ＩＧＢＴ１の主電流Ｉが急に増大する。次いで時刻ｔ２において主電流Ｉがしきい値電流Ｉ０を超えると、抵抗素子５の端子間電圧がしきい値電圧を超え、過電流検出信号φＤが「Ｈ」レベルに立ち上げられてタイマ９ｃがスタートされる。
【００２９】
次に時刻ｔ３において、主電流Ｉがしきい値電流Ｉ１に到達すると、トランジスタ６が導通（オン)する。トランジスタ６が導通すると、ＩＧＢＴ１のゲート電圧が低下して主電流Ｉが急速に低下し、ＩＧＢＴ１が短絡電流によって破壊されることが防止される。
【００３０】
次いで時刻ｔ４においてタイマ９ｃがストップし、制御信号ＶＣが「Ｈ」レベルから「Ｌ」レベルに立ち下げられる。制御信号ＶＣが「Ｌ」レベルになると、トランジスタ７が導通してトランジスタ６が非導通にされる。また、トランジスタ１６が非導通になるとともにトランジスタ１７が導通する。したがって、ＩＧＢＴ１のゲートの電荷が抵抗素子２０およびトランジスタ１７を介して放電され、主電流Ｉが徐々に減少する。これにより、ＩＧＢＴ１のコレクタに発生するサージ電圧ＶＳが低い値に抑制され、ＩＧＢＴ１の破壊が防止される。
【００３１】
図３は、図１に示したＩＧＢＴ駆動回路からトランジスタ７を除去した場合の動作を示すタイムチャートであって、図２と対比される図である。この場合、時刻ｔ４において制御信号ＶＣが「Ｌ」レベルに立ち下げられると、ＩＧＢＴ１のゲートの電荷がトランジスタ６を介して放電されるとともに抵抗素子２０およびトランジスタ１７を介して放電されるので、ＩＧＢＴ１の主電流が急激に減少する。このため、ＩＧＢＴ１のコレクタに大きなサージ電圧ＶＳが発生し、ＩＧＢＴ１が破壊される。
【００３２】
なお、この実施の形態では、この発明がＩＧＢＴ１の駆動回路に適用された場合について説明したが、この発明は、主電流をモニタするモニタ電極を備えた他の半導体素子（バイポーラトランジスタ、電界効果トランジスタ）にも適用可能である。また、ＩＧＢＴ１とフリーホイールダイオード４が１チップ化されてＲＣ（Reverse Conducting)−ＩＧＢＴを構成していてもよい。また、図１で示した制御回路９がＩＣ化されていてもよい。
【００３３】
また、この発明は、３相モータを駆動させる３相インバータを構成する６組のＩＧＢＴ１およびフリーホイールダイオード４を備えた６in１モジュールにも適用可能である。この場合は、各ＩＧＢＴ１に対して図１の駆動回路が設けられる。さらに、６in１モジュールに、各ＩＧＢＴ１用の駆動回路を内蔵してもよい。
【００３４】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００３５】
【図１】この発明の一実施の形態によるＩＧＢＴ駆動回路の構成を示す回路ブロック図である。
【図２】図１に示したＩＧＢＴ駆動回路の動作を例示するタイムチャートである。
【図３】実施の形態の比較例を示すタイムチャートである。
【符号の説明】
【００３６】
１  ＩＧＢＴ、２  負荷回路、３，１８，１９  直流電源、４  フリーホイールダイオード、５，１０，２０  抵抗素子、６，１４，１６  ＮＰＮバイポーラトランジスタ、７，１７  ＰＮＰバイポーラトランジスタ、８  過電流検出回路、９  制御回路、９ａ，９ｂ  出力端子、９ｃ  タイマ、１１  フォトカプラ、１３  フォトダイオード、１５  プリアンプ、１５ａ〜１５ｃ  制御端子、１５ｄ  正側電源端子、１５ｅ  負側電源端子。
【図１】
2010010811.tif 000003
【図２】
2010010811.tif 000004
【図３】
2010010811.tif 000005