(57)【要約】【課題】電子デバイスパッケージ構造形成のための垂直配線の追加工程を部品として集約させ、かつ、従来より用いられている金型プレスを使う通常の製造技術を用いて極めてシンプルに低コストで作成可能にする。【解決手段】配線用部品は、上面に配線層を形成した基板上に半導体チップを含む回路素子を配置した電子デバイスパッケージに組み込んで用いられる。この配線用部品は、ポスト電極の高さに等しい板厚を有する金属板から半抜きに打ち抜くことにより形成されたポスト電極と、該ポスト電極と繋ぎ部を介して連結した半抜き板とから成る。【選択図】        図２
2010245157.tif 000002
【特許請求の範囲】
【請求項１】
上面に配線層を形成した基板上に半導体チップを含む回路素子を配置した電子デバイスパッケージに組み込んで用いられて、該回路素子と外部電極に接続されるポスト電極を有する配線用部品において、
前記ポスト電極の高さに等しい板厚を有する金属板から半抜きに打ち抜くことにより形成されたポスト電極と、該ポスト電極と繋ぎ部を介して連結した半抜き板とから成る配線用部品。
【請求項２】
上面に配線層を形成した基板上に半導体チップを含む回路素子を配置した電子デバイスパッケージに組み込んで用いられて、該回路素子と外部電極に接続されるポスト電極を有する配線用部品の製造方法において、
前記ポスト電極の高さに等しい板厚を有する金属板から半抜きに打ち抜くことにより、ポスト電極と、該ポスト電極と繋ぎ部を介して連結した半抜き板とを形成することから成る配線用部品の製造方法。
【請求項３】
上面に配線層を形成した基板上に半導体チップを含む回路素子を配置して、該回路素子と外部電極に接続されるポスト電極が内在する電子デバイスパッケージにおいて、
前記基板は、配線層を有するガラス基板又は光透過性の良い透明樹脂基板であり、かつ、該基板の上に搭載して接続される半導体チップが、イメージセンサチップであり、
前記基板上の配線層に、ポスト電極の高さに等しい板厚を有する金属板から半抜きに打ち抜くことにより形成したポスト電極の一端が接続され、かつ、そのポスト電極の他端が、前記外部電極に接続されたことから成るイメージセンサチップパッケージとして機能する電子デバイスパッケージ。
【請求項４】
上面に配線層を形成した基板上に半導体チップを含む回路素子を配置して、該回路素子と外部電極に接続されるポスト電極が内在する電子デバイスパッケージにおいて、
前記基板は、ヒートシンクとして機能する高放熱基板であり、かつ、該基板の上に搭載して接続される半導体チップが、高放熱型のLSIチップであり、
前記基板上の配線層に、ポスト電極の高さに等しい板厚を有する金属板から半抜きに打ち抜くことにより形成したポスト電極の一端が接続され、かつ、そのポスト電極の他端が、前記外部電極に接続されたことから成る高放熱型チップパッケージとして機能する電子デバイスパッケージ。
【請求項５】
上面に配線層を形成した基板上に半導体チップを含む回路素子を配置して、該回路素子と外部電極に接続されるポスト電極が内在する電子デバイスパッケージの製造方法において、
基板上に配線層を形成し、
前記ポスト電極の高さに等しい板厚を有する金属板から、ポスト電極を半抜きに打ち抜くことにより、ポスト電極と、該ポスト電極と繋ぎ部を介して連結した半抜き板からなる配線用部品を形成し、
前記配線用部品のポスト電極を前記基板上の配線層に接続した後、前記半抜き板を引き剥がす、
ことから成る電子デバイスパッケージの製造方法。
【請求項６】
前記配線用部品のポスト電極が前記基板上の配線層に接続された後、基板の上面は、前記半抜き板下面まで樹脂封止される請求項５に記載の電子デバイスパッケージの製造方法。
【請求項７】
前記ポスト電極の先端に、或いは、前記封止樹脂の上に上面配線を設けて、この上面配線を介してポスト電極先端とは異なる位置に、外部電極を設けた請求項６に記載の電子デバイスパッケージの製造方法。
【請求項８】
前記基板の裏面に、該基板を貫通する貫通配線を通して、基板上面の配線層に接続される外部電極を備えた請求項７に記載の電子デバイスパッケージの製造方法。
【請求項９】
前記基板は、配線層を有するガラス基板又は光透過性の良い透明樹脂基板であり、該基板の上に、イメージセンサチップが搭載されて接続されることにより、イメージセンサチップパッケージが構成される請求項５に記載の電子デバイスパッケージの製造方法。
【請求項１０】
前記基板は、ヒートシンクとして機能する高放熱基板であり、該基板の上に、高放熱型のLSIチップが搭載されて接続されることにより、高放熱型チップパッケージが構成される請求項５に記載の電子デバイスパッケージの製造方法。
【請求項１１】
前記電子デバイスパッケージの複数個を上下に接続することにより、複数層構成の半導体パッケージが構成される請求項５に記載の電子デバイスパッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ポスト電極を有する配線用部品及びその製造方法、並びに、該配線用部品を組み込んで、そのポスト電極を、上面に配線層を形成した基板上に配置した回路素子と外部電極に接続する電子デバイスパッケージ及びその製造方法に関する。
【背景技術】
【０００２】
外部電極をおもて面に配置した電子デバイスパッケージ構造のように、LSIチップ搭載基板から離れて他方に電極を取り出す場合や、或いはウエハレベルチップサイズパッケージのようにLSIチップの能動面から離れて他方に電極を取り出す場合は、基板と離れて電極を取り出すための少なくとも垂直配線を含めた構造が必要である。
【０００３】
このために、特許文献１は、部品化した配線用部品を半導体基板上の所定位置に接続することにより、配線する技術を開示する。図１３及び図１４は、特許文献１に開示の電子デバイスパッケージを説明する図であり、図１３は、その製造途中の断面図であり、図１４は、完成した状態で示す断面図である。図１３に示すように、導電性材料の支持板に電鋳法により水平配線部（再配線）及びポスト電極を成長させて、支持板と一体に連結した配線用部品を形成する。そして、この配線用部品を、半導体基板（多層有機基板）おもて面に形成した配線層上の所定位置に接続する。この後、図１４に示すように、回路素子（LSIチップ）を覆う樹脂を充填して樹脂封止した後、支持板を剥がすことにより電気的には個々の水平配線部及びポスト電極に分離して構成する。これによって、簡潔に、しかもコスト的にも安く外部電極をおもて面に配置した電子デバイスパッケージを製造することが可能となる。
【０００４】
このように、電子デバイスパッケージ構造形成のための垂直配線の追加工程を部品として集約させ、工程を簡素化し部品は専門メーカに任せることでコスト低減を実現することができる。この部品化によりウエハレベルチップサイズパッケージなどは前工程に近い設備が必要な工程をオフラインで部品に集約することができ、これによって、後工程メーカも大きな投資の必要なく参入できることになる。
【０００５】
しかし、例示の配線用部品を製造するための電鋳法は非常に優れた方法ではあるものの、電鋳法自体にはノウハウが多く、現状では製造業者が限られているという問題がある。
【０００６】
なお、特許文献２には、従来より用いられている金型プレスを使う通常の製造技術をターミナルランドフレームの製造に適用した例が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】国際公開ＷＯ２００８／０６５８９６  Ａ１
【特許文献２】特許第３４２２２７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、係る問題点を解決して、電子デバイスパッケージ構造形成のための垂直配線の追加工程を部品として集約させることを目的としている。
【０００９】
また、本発明は、電子デバイスパッケージに用いる配線用部品を、電鋳法を用いることなく従来より用いられている金型プレスを使う通常の製造技術を用いて極めてシンプルに低コストで作成可能にすることを目的としている。
【課題を解決するための手段】
【００１０】
本発明の配線用部品は、上面に配線層を形成した基板上に半導体チップを含む回路素子を配置した電子デバイスパッケージに組み込んで用いられて、この回路素子と外部電極に接続されるポスト電極を有する。この配線用部品は、ポスト電極の高さに等しい板厚を有する金属板から半抜きに打ち抜くことにより形成されたポスト電極と、該ポスト電極と繋ぎ部を介して連結した半抜き板とから成る。
【００１１】
本発明の電子デバイスパッケージは、上面に配線層を形成した基板上に半導体チップを含む回路素子を配置して、該回路素子と外部電極に接続されるポスト電極が内在する。この基板は、配線層を有するガラス基板又は光透過性の良い透明樹脂基板であり、かつ、該基板の上に搭載して接続される半導体チップが、イメージセンサチップである。この基板上の配線層に、ポスト電極の高さに等しい板厚を有する金属板から半抜きに打ち抜くことにより形成したポスト電極の一端が接続され、かつ、そのポスト電極の他端が、外部電極に接続されて、イメージセンサチップパッケージとして機能する。
【００１２】
また、本発明の電子デバイスパッケージにおいて、基板は、ヒートシンクとして機能する高放熱基板であり、かつ、該基板の上に搭載して接続される半導体チップが、高放熱型のLSIチップである。この基板上の配線層に、ポスト電極の高さに等しい板厚を有する金属板から半抜きに打ち抜くことにより形成したポスト電極の一端が接続され、かつ、そのポスト電極の他端が、外部電極に接続されて、高放熱型チップパッケージとして機能する。
【００１３】
また、本発明の電子デバイスパッケージの製造方法は、基板上に配線層を形成し、ポスト電極の高さに等しい板厚を有する金属板から、ポスト電極を半抜きに打ち抜くことにより、ポスト電極と、該ポスト電極と繋ぎ部を介して連結した半抜き板からなる配線用部品を形成し、この配線用部品のポスト電極を基板上の配線層に接続した後、半抜き板を引き剥がす。
【発明の効果】
【００１４】
本発明によれば、電子デバイスパッケージ形成のための垂直配線の追加工程を部品として集約させることができる。
【００１５】
また、本発明は、電子デバイスパッケージに用いる配線用部品を、電鋳法を用いることなく従来より用いられている金型プレスを使う通常の製造技術を用いて極めてシンプルに低コストで作成することができる。
【００１６】
また、本発明によれば、簡易な方法で、イメージセンサあるいは高放熱のパッケージのような基板と反対側に電極を取り出す必要のある半導体パッケージを製作できる。半導体基板に貫通孔を開けて金属材料を充填する貫通配線技術の必要も無く、半導体基板と反対側に容易に電極を取り出し、かつ配線することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明に基づき構成した電子デバイスパッケージの第１の例を示す図である。
【図２】配線用部品を示す図であり、（Ａ）は斜視図を、（Ｂ）はラインX-X’で切断した断面図をそれぞれ示している。
【図３】半抜き状態を示す断面の顕微鏡写真である。
【図４】基板上に、電子部品として半導体チップ（LSIチップ）を接着し、かつ接続した状態で示す図であり、（Ａ）は断面図を、（Ｂ）は斜視図を示している。
【図５】半導体LSIチップを装着した基板上に、上述の配線用部品を接続した状態で示す図である。
【図６】樹脂封止した状態で示す図である。
【図７】本発明に基づき構成した電子デバイスパッケージの第２の例を示す図である。
【図８】配線層を有するガラス基板又はヒートシンクとして機能する高放熱基板の上に、イメージセンサ又は高放熱型のLSIチップのような電子部品が搭載されて接続された状態で示す図である。
【図９】基板上に配線用部品を接続、固定した状態で示す図である。
【図１０】完成したイメージセンサチップパッケージ（又は高放熱型チップパッケージ）を示す図である。
【図１１】（Ａ）は、上層電子デバイスパッケージを、（Ｂ）は、下層電子デバイスパッケージを、（Ｃ）は、（Ａ）及び（Ｂ）に示す両電子デバイスパッケージを上下に接続して構成した二層構成の半導体パッケージを例示する図である。
【図１２】（Ａ）は、基板を、（Ｂ）は、中層電子デバイスパッケージを、（Ｃ）は、下層電子デバイスパッケージを、（Ｄ）は、（Ａ）〜（Ｃ）に示す構成を上下に接続して構成した三層構成の半導体パッケージを例示する図である。
【図１３】特許文献１に開示の電子デバイスパッケージを説明する図であり、その製造途中の断面図である。
【図１４】特許文献１に開示の電子デバイスパッケージを説明する図であり、完成した状態で示す断面図である。
【発明を実施するための形態】
【００１８】
以下、例示に基づき、本発明の配線用部品及びその製造方法を、順を追って説明する。図１は、本発明に基づき構成した電子デバイスパッケージの第１の例を示す図である。上面に配線層を形成した基板上に、電子部品として半導体チップ（LSIチップ）を接着し、かつ接続する。この配線層には、ポスト電極の高さに等しい板厚を有する金属板（銅板）から半抜きに打ち抜いた後、半抜き板を引き剥がすことにより形成したポスト電極が接続されている。必要に応じて、基板上面を樹脂封止し、樹脂封止の外部に露出したポスト電極の先端を外部電極として利用する。また、基板を貫通する貫通配線を設けて、その一端を基板上面の配線層に接続すると共に、他端を基板裏面に導いて、ここで、他の電子デバイスパッケージ等と接続可能の接続部（図示省略）を形成することができる。
【００１９】
次に、このような電子デバイスパッケージの第１の例の製造について、図２〜図６を参照して、順次説明する。図２は、配線用部品を示す図であり、（Ａ）は斜視図を、（Ｂ）はラインX-X’で切断した断面図をそれぞれ示している。図２は、１個の単体パターンを例示するが、実際の製造においては、多数個一体に連結された状態で作成され、その状態で電子デバイスパッケージに組み込んで製造した後、個々のチップに切断して切り分ける個片化を経て、最終製品として完成する。この配線用部品は、ポスト電極の高さに等しい板厚を有する金属板（銅板）から、ポスト電極を半抜きに打ち抜く。即ち、完全に打ち抜かずに、部分的な打ち抜きで止める。この段階ではまだポスト電極は、繋ぎ部を介して、半抜き板と連結している。ポスト電極以外の金属板部分（以下、「半抜き板」という）は、電子デバイスパッケージ製造中に、複数個の水平配線部及びポスト電極を一体に結合するよう機能する。半抜き板は、電子デバイスパッケージ製造のための樹脂封止工程後に、引き剥がして除去される。
【００２０】
図３は、半抜き状態を示す断面の顕微鏡写真である。図中の上側に示す段差部をさらに拡大して、下側に示している。ポスト電極と半抜き板の繋ぎ部には、切れ目が生じており、容易に引き剥がし可能になっていることが分かる。
【００２１】
図４は、基板上に、電子部品として半導体チップ（LSIチップ）を接着し、かつ接続した状態で示す図であり、（Ａ）は断面図を、（Ｂ）は斜視図を示している。例示の基板は、上面に配線層を形成したシリコン基板（半導体基板）として例示している。
【００２２】
半導体基板上に配線層を形成するために、半導体基板の全面に、配線パターンとなるべき金属のシード層を形成する（例えばスパッタ層あるいはナノ金属材料を塗膜）。このシード層としては、例えば、銅メッキを可能とする金、銀、銅、パラジューム箔を用いることができる。配線層のパターンはシード層の上にレジストを塗布し、パターンを露光、現像してさらにエッチングを行い、レジストを除去して完成させる。このシード層の上にメッキにより配線層を成長させる。或いは、ナノ金属粒子で直接シード層をパターニングにしてリソグラフィ工程を省略することもできる。この直接パターニングは、有機溶媒中に銅等のナノ金属粒子を含有させて、それをプリンターで実用されているインクジェット法で所望のパターンを描く方法である。
【００２３】
半導体LSIチップは、基板上の配線層とはフリップチップボンド接続するものとして例示している。このフリップチップボンド接続に代えて、基板上の配線層に、ボンディングワイヤ接続電極となるボンディング用金属パッド部を形成して、ボンディングワイヤにより接続することも可能である。この場合、配線層上の金属パッド部と半導体LSIチップは、例えば、Ａｕボンディングワイヤにより接続される。
【００２４】
図５は、半導体LSIチップを装着した基板上に、上述の配線用部品を接続した状態で示す図である。基板上面に形成した配線層の所定の位置には、配線用部品のポスト電極が固定され、かつ電気的に接続される。ポスト電極を固定及び接続する手法としては、（１）超音波による接合、（２）銀ペースト等の導電性ペーストによる接続、（３）半田接続、（４）半導体基板側に設けた接続電極用金属パッド部に凹部を設ける一方、配線用部品側は凸部を設けて挿入圧着あるいは挿入してカシメる方法、により行うことができる。
【００２５】
図６は、樹脂封止した状態で示す図である。一体に連結されているポスト電極が配線層の所定の位置に固定された後、この状態で、必要に応じて、基板の上面は、半抜き板下面までトランスファーモールドされ、或いは液状樹脂（材質は、例えばエポキシ系）を用いて樹脂封止される。
【００２６】
この後、半抜き板を引き剥がした後の状態で示したのが上述の図１に示した電子デバイスパッケージである。半抜き板は、単なる引き剥がしで可能であるが、さらに、引き剥がし力低減のために全面エッチング工程を追加することもできる。配線部品を、図６の上方から全面エッチングすることによって、ポスト電極と半抜き板の繋ぎ部の厚みをより薄くすることができる。全面エッチングであるため他の部分もエッチングされるが、半抜き板との繋ぎ部の厚みが一番薄くなっており、その薄い部分がさらに両サイドからエッチングされることによって一層薄くなることによって、引き剥がしが容易となる。おもて面側においては、ポスト電極の先端に、或いは、おもて面側の封止樹脂の上に上面配線を設けて、この上面配線を介してポスト電極先端とは異なる位置に外部電極（バンプ電極）を設けることができる。
【００２７】
図７は、本発明に基づき構成した電子デバイスパッケージの第２の例を示す図である。第２の例は、第１の例の電子デバイスパッケージ（図１参照）の基板裏面に、外部電極（バンプ電極）を備えたものである。このバンプ電極は、基板を貫通する貫通配線を通して、基板上面の配線層に接続される。或いは、バンプ電極を備えること無く、この貫通配線は裏面側に形成された端面電極部であるランドに接続することもできる。
【００２８】
図４を参照して説明したように、第１の例（及び第２の例）は、基板として半導体シリコン基板を用いる場合を例として説明したが、このような基板としては、特許文献２に開示のような多層有機基板とか或いはリードフレームを用いることも可能である。多層有機基板を用いた際には、スルーホール内部の導体層を介して基板上面の配線層に接続される外部電極を、基板裏面側においても容易に形成することができる。多層有機基板は、複数層から成る基板の各層に、それぞれ配線パターンを形成した後これらの基板を貼り合わせ、必要に応じて各層の配線パターンを接続するためのスルーホールを形成したものである。このスルーホールの内部には導体層が形成され、この導体層が裏面側に形成された端面電極部であるランドと接続されている。
【００２９】
このように、本発明は、例示の配線用部品を用いることにより、おもて面側のポスト電極（或いはそれに接続された水平配線部）に接続された外部電極を形成すること、さらには、裏面側にも外部電極を形成することが容易に可能になる。
【実施例１】
【００３０】
次に、本発明の電子デバイスパッケージをイメージセンサチップパッケージ又は高放熱型チップパッケージに用いた場合を、図８〜図１０を参照して説明する。図８は、配線層を有するガラス基板（又は光透過性の良い透明樹脂基板）又はヒートシンクとして機能する高放熱基板の上に、イメージセンサ又は高放熱型のLSIチップのような電子部品が搭載されて接続された状態で示す図である。イメージセンサの場合は、受光面を下側に向けて配置する。透明ガラス基板上の配線層は、図４を参照して上述した半導体基板上の配線層と同様な方法で形成することができる。ガラス基板に形成した配線層をボンディングパッド領域として、イメージセンサ（半導体LSIチップ）のような電子部品を固定しかつ電気的に接続する。
【００３１】
図９は、基板上に配線用部品を接続、固定した状態で示す図である。この接続は、図５を参照して前述したように行う。
【００３２】
図１０は、完成したイメージセンサチップパッケージ（又は高放熱型チップパッケージ）を示す図である。樹脂封止後、半抜き板を引き剥がし、その後、ポスト電極の先端に外部電極を形成した状態で示している。前述したようにして、ガラス基板と半抜き板の間の空間を満たすようにトランスファーモールドされ、或いは液状樹脂（材質は、例えばエポキシ系）を用いて樹脂封止される。この後、半抜き板は、引き剥がされる。さらに、おもて面側においては、ポスト電極の先端に外部電極（バンプ電極）を設ける。或いは、おもて面側に上面配線を設けて、この上面配線を介してポスト電極先端とは異なる位置に外部電極（バンプ電極）を設ける。この後、個々のチップに切断して切り分ける個片化を経た後に、製品として、イメージセンサチップパッケージ又は高放熱型チップパッケージが完成する。これによって、配線層を有するガラス基板（又は光透過性の良い透明樹脂基板）又はヒートシンクとして機能する高放熱基板の上に、イメージセンサ又は高放熱型のLSIチップのような電子部品が実装されて、貫通電極の必要なく、基板とは反対側のおもて面に外部電極を形成したイメージセンサチップパッケージ又は高放熱型チップパッケージが完成する。
【実施例２】
【００３３】
次に、本発明の電子デバイスパッケージを二層構成の半導体パッケージに用いた場合を、図１１を参照して説明する。図１１（Ａ）は、上層電子デバイスパッケージを、（Ｂ）は、下層電子デバイスパッケージを、（Ｃ）は、（Ａ）及び（Ｂ）に示す両電子デバイスパッケージを上下に接続して構成した二層構成の半導体パッケージを例示している。図１１（Ａ）に示す電子デバイスパッケージは、図１に例示したような構成を有している。基板裏面に外部電極は形成していないが、下層電子デバイスパッケージのポスト電極に接続される端面電極部は備えている。この端面電極部は、基板を貫通して基板上面の配線層に接続されている。（Ｂ）に示した下層電子デバイスパッケージは、基板裏面に外部電極を有するタイプの電子デバイスパッケージ（図７参照）である。このような（Ａ）及び（Ｂ）に示す両電子デバイスパッケージを上下に接続することにより、（Ｃ）に示すような二層構成の半導体パッケージが構成される。このように、本発明の電子デバイスパッケージを用いれば、二層構成の半導体パッケージが容易に構成される。
【実施例３】
【００３４】
次に、本発明の電子デバイスパッケージを三層構成の半導体パッケージに用いた場合を、図１２を参照して説明する。図１２（Ａ）は、基板を、（Ｂ）は、中層電子デバイスパッケージを、（Ｃ）は、下層電子デバイスパッケージを、（Ｄ）は、（Ａ）〜（Ｃ）に示す構成を上下に接続して構成した三層構成の半導体パッケージを例示している。図１２（Ａ）に示す基板は、上面配線層、及び該配線層に接続される貫通配線などを備えることができ、さらに、（Ｂ）に示す電子デバイスパッケージのように、上面配線層の上には、電子回路素子を接続することもできる。また、図１２（Ｂ）に示す中層電子デバイスパッケージは、図１に例示したような構成を有しているが、樹脂封止しないものとして例示している。基板裏面に外部電極は形成していないが、下層電子デバイスパッケージのポスト電極に接続される端面電極部（図示省略）は備えている。この端面電極部は、基板を貫通して基板上面の配線層に接続されている。また、電子部品の例として、抵抗及びＩＣを備えている。（Ｃ）に示した下層電子デバイスパッケージは、基板裏面に外部電極を有するタイプの電子デバイスパッケージ（図７参照）である。このように、本発明の電子デバイスパッケージを用いれば、三層構成の半導体パッケージが容易に構成される。
【図１】
2010245157.tif 000003
【図２】
2010245157.tif 000004
【図３】
2010245157.tif 000005
【図４】
2010245157.tif 000006
【図５】
2010245157.tif 000007
【図６】
2010245157.tif 000008
【図７】
2010245157.tif 000009
【図８】
2010245157.tif 000010
【図９】
2010245157.tif 000011
【図１０】
2010245157.tif 000012
【図１１】
2010245157.tif 000013
【図１２】
2010245157.tif 000014
【図１３】
2010245157.tif 000015
【図１４】
2010245157.tif 000016