(57)【要約】【課題】  本発明は、クロック信号に対するデータ信号の遅延抑制を高精度且つ高速に行うことができる技術を提供すること目的とする。【解決手段】  本発明に係るデータ転送装置は、基準信号と転送するデータのデータ信号を受信する受信部と、データに先立って受信されるテストデータのテスト信号と基準信号とを保持する保持部と、保持部に保持されたテスト信号と基準信号とを用いて、受信するまでに生じたデータ信号と基準信号との遅延量を算出する演算部と、遅延量に基づいて基準信号に対してデータ信号を相対的に遅延させる遅延部とを備えることを特徴とする。【選択図】      図１
2010028450.tif 000002
【特許請求の範囲】
【請求項１】
基準信号と転送するデータのデータ信号とを受信する受信部と、
前記データに先立って受信されるテストデータのテスト信号と前記基準信号とを保持する保持部と、
前記保持部に保持された前記テスト信号と前記基準信号とを用いて、受信するまでに生じた前記データ信号と前記基準信号との遅延量を算出する演算部と、
前記遅延量に基づいて前記基準信号に対して前記データ信号を相対的に遅延させる遅延部と、
を備えることを特徴とするデータ転送装置。
【請求項２】
データのデータ信号を基準信号に同期させて前記基準信号とともに送信する送信部と、
前記基準信号と前記データ信号とを受信する受信部と、
前記送信部から前記受信部へ前記基準信号と前記データ信号とをそれぞれ転送する複数の転送線と、
前記送信部と前記受信部との動作を制御する制御部とを備え、
前記送信部は、
前記受信部への転送によって生じる前記基準信号と前記データ信号との遅延量を求めるのに用いられるテストデータを記憶する記憶部を備え、
前記受信部は、
前記データに先立って受信される前記記憶部からの前記テストデータのテスト信号と前記基準信号とを保持する保持部と、
前記保持部に保持された前記テスト信号と前記基準信号とを用いて、転送によって生じた前記データ信号と前記基準信号との遅延量を算出する演算部と、
前記遅延量に基づいて前記基準信号に対して前記データ信号を相対的に遅延させる遅延部と、
を備えることを特徴とするデータ転送装置。
【請求項３】
請求項２に記載のデータ転送装置において、
前記制御部は、
前記データ転送装置の温度を測定する温度測定部をさらに備え、
前記制御部は、前記温度測定部によって測定される前記温度が所定の値になった場合、前記記憶部に前記テストデータの前記テスト信号を出力させるとともに、前記演算部に前記保持部に新たに保持された前記テスト信号と前記基準信号とを用いて前記遅延量を算出させて、前記遅延部に新たに求めた前記遅延量を用いて前記基準信号に対して前記データ信号を相対的に遅延させる
ことを特徴とするデータ転送装置。
【請求項４】
請求項１ないし請求項３のいずれか１項に記載のデータ転送装置において、
前記演算部は、前記テスト信号と前記基準信号とを相対的にずらしながら前記遅延量を算出することを特徴とするデータ転送装置。
【請求項５】
請求項１ないし請求項３のいずれか１項に記載のデータ転送装置において、
前記演算部は、前記テスト信号と前記基準信号とを相対的にずらしながらそれらの積を求め、前記積の値の変化から前記遅延量を算出することを特徴とするデータ転送装置。
【請求項６】
請求項１ないし請求項５のいずれか１項に記載のデータ転送装置において、
前記保持部は、所定の時間間隔における前記テスト信号と前記基準信号とを保持することを特徴とするデータ転送装置。
【請求項７】
請求項１ないし請求項６のいずれか１項に記載のデータ転送装置において、
前記テスト信号は、前記基準信号と同じ周期で交互に値が変化する２値のデータ列であることを特徴とするデータ転送装置。
【請求項８】
被写体を撮像して画像を生成する撮像部と、
請求項１ないし請求項７のいずれか１項に記載のデータ転送装置と、
を備えることを特徴とする電子カメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器間または半導体素子間でのディジタルデータの高速転送に適したデータ転送装置およびその周辺技術に関する。
【背景技術】
【０００２】
近年、撮像素子の高画素化等に伴い、ディジタルデータの転送の高速化が求められている。従来の高速転送を目的とする電子機器の設計では、伝送路のインピーダンスコントロール、等長配線またはプリント基板等の材質の選定を行い、その後さらに信号波形のシミュレーション等が行われている。
【０００３】
しかしながら、転送速度がギガヘルツ近傍のオーダーになると等長配線等の対策のみでは限界があり、また、ノイスやジッタ（データ信号の遅延時間のゆらぎ）等の影響によって安定した高速伝送が困難となる。そこで、例えば、引用文献１や引用文献２では、パラレル方式のデータ転送において、クロック信号を基準信号として用いることにより、転送によって生じた各データ信号の遅延によるばらつきを調節するデータ転送装置が開示されている。
【特許文献１】特開２００４−１７１２５４号公報
【特許文献２】特開平１１−１１２４８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来技術である引用文献１では、遅延量の調節が完了するまで調節用のテストデータの信号が出力され続けることから、その間データ転送が行えず待機しなければならなかった。
【０００５】
また、引用文献２では、遅延量の調節において、転送前と転送後とのテストデータを比較して最適な遅延量を算出するために、実装される回路が複雑で大規模になるという問題があった。
【０００６】
上記従来技術が有する問題に鑑み、本発明の目的は、クロック信号に対するデータ信号の遅延抑制を高精度且つ高速に行うことができる技術を提供することにある。
【課題を解決するための手段】
【０００７】
第１の発明に係るデータ転送装置は、基準信号と転送するデータのデータ信号とを受信する受信部と、データに先立って受信されるテストデータのテスト信号と基準信号とを保持する保持部と、保持部に保持されたテスト信号と基準信号とを用いて、受信するまでに生じたデータ信号と基準信号との遅延量を算出する演算部と、遅延量に基づいて基準信号に対してデータ信号を相対的に遅延させる遅延部とを備えることを特徴とする。
【０００８】
第２の発明に係るデータ転送装置は、データのデータ信号を基準信号に同期させて基準信号とともに送信する送信部と、基準信号とデータ信号とを受信する受信部と、送信部から受信部へ基準信号とデータ信号とをそれぞれ転送する複数の転送線と、送信部と受信部との動作を制御する制御部とを備え、送信部は、受信部への転送によって生じる基準信号とデータ信号との遅延量を求めるのに用いられるテストデータを記憶する記憶部を備え、受信部は、データに先立って受信される記憶部からのテストデータのテスト信号と基準信号とを保持する保持部と、保持部に保持されたテスト信号と基準信号とを用いて、転送によって生じたデータ信号と基準信号との遅延量を算出する演算部と、遅延量に基づいて基準信号に対してデータ信号を相対的に遅延させる遅延部とを備えることを特徴とする。
【０００９】
第３の発明は、第２の発明において、制御部は、データ転送装置の温度を測定する温度測定部をさらに備え、制御部は、温度測定部によって測定される温度が所定の値になった場合、記憶部にテストデータのテスト信号を出力させるとともに、演算部に保持部に新たに保持されたテスト信号と基準信号とを用いて遅延量を算出させて、遅延部に新たに求めた遅延量を用いて基準信号に対してデータ信号を相対的に遅延させることを特徴とする。
【００１０】
第４の発明は、第１の発明ないし第３の発明のいずれかにおいて、演算部は、テスト信号と基準信号とを相対的にずらしながら前記遅延量を算出することを特徴とする。
【００１１】
第５の発明は、第１の発明ないし第３の発明のいずれかにおいて、演算部は、テスト信号と基準信号とを相対的にずらしながらそれらの積を求め、積の値の変化から遅延量を算出することを特徴とする。
【００１２】
第６の発明は、第１の発明ないし第５の発明のいずれかにおいて、保持部は、所定の時間間隔におけるテスト信号と基準信号とを保持することを特徴とする。
【００１３】
第７の発明は、第１の発明ないし第６の発明のいずれかにおいて、テスト信号は、基準信号と同じ周期で交互に値が変化する２値のデータ列であることを特徴とする。
【００１４】
第８の発明に係る電子カメラは、被写体を撮像して画像を生成する撮像部と、第１の発明ないし第７の発明のいずれかに係るデータ転送装置とを備えることを特徴とする。
【発明の効果】
【００１５】
本発明によれば、クロック信号に対するデータ信号の遅延抑制を高精度且つ高速に行うことができる。
【発明を実施するための最良の形態】
【００１６】
≪一の実施形態の説明≫
図１は、本発明の一の実施形態に係るデータ転送装置１００の構成例を示す模式図である。図１では、電子カメラの撮像素子１０を送信部および電子カメラの信号処理回路３０を受信部として制御部２０に基づいて動作する場合の構成例を示している。
【００１７】
本実施形態の撮像素子１０は、複数の受光素子が二次元配列された受光面を有しており、撮像光学系（不図示）によって受光面に結像した被写体像の画像信号を出力する。また、撮像素子１０はＡ／Ｄ変換回路（不図示）をオンチップで有しており、撮像素子１０の出力端子からはディジタルのデータ信号が出力される。
【００１８】
ここで、本実施形態の撮像素子１０には、画像のデータ信号をシリアル転送する３本のデータ信号線ＤＡＴＡ０〜ＤＡＴＡ２の一端と、基準信号となるクロック信号を出力するクロック信号線ＣＬＫの一端とが接続される。上記の各信号線の他端はそれぞれ信号処理回路３０に接続されており、撮像素子１０と信号処理回路３０との間を、３つのチャネルによって画像のデータ信号がシリアル方式で転送される。また、撮像素子１０は、３つのデータ信号線ＤＡＴＡ０〜ＤＡＴＡ２に対して後述のテストデータを記憶するテストデータ記憶部１１を有し、テストデータを出力する機能も備える。
【００１９】
制御部２０は、ユーザにより電子カメラの電源が入れられると、搭載されているメモリ（不図示）に予め保存されている制御プログラムを読み込み、制御プログラムに基づいて、撮像素子１０に被写体の撮像指令を出したり、撮像した画像のデータ転送や画像処理等の制御を行う。制御部２０は、モード信号によって、撮像素子１０および信号処理部３０に対して通常の画像データの転送（モード信号がＬｏｗ（０））を行うか遅延調整（モード信号がＨｉｇｈ（１））を行うかの指示を出す。制御部２０には、一般的なコンピュータのＣＰＵが使用できる。
【００２０】
信号処理回路３０は、撮像素子１０から入力されたディジタルの画像のデータ信号に各種の画像処理を施すディジタルフロントエンド回路である。この信号処理回路３０は、各データ信号線ＤＡＴＡ０〜ＤＡＴＡ２のそれぞれにおいて、遅延部３１、判定部３２、遅延処理部３３、保持部３５を有する。なお、図１はデータ転送装置の主要部分のみを示す。例えば、図１において、信号処理回路３０全体の動作を監視する監視部や取り込んだ画像のデータ信号をデコードするデータ判別部等は省略されている。
【００２１】
遅延部３１は、データ信号線ＤＡＴＡ０〜ＤＡＴＡ２とクロック信号線ＣＬＫとに接続され、画像のデータ信号を遅延調節して画像データを取り込む回路である。図２は遅延部３１の構成例を示す模式図である。遅延部３１は、直列に接続された６つの遅延素子４０（インバータなど）、各遅延素子４０の出力と接続された複数のパス４１、パス４１のいずれかを遅延処理部３３の指示に従って選択するセレクタ４２、およびクロック信号に同期して遅延調整された画像のデータ信号を取り込む取込部４３から構成される。そして、データ信号線ＤＡＴＡ０〜ＤＡＴＡ２の各々は、セレクタ４２によって選択されたパス４１に応じて、データ信号の遅延量が調節されて取込部４３に出力される。
【００２２】
ここで、取込部４３は、クロック信号の立ち上がりまたは立ち下がりのタイミングに同期してデータ信号の示す値を取り込む。そして、取込部４３は、通常の画像のデータ信号の取り込み時にはデータ信号を画像処理部３４に出力し、遅延調整時にはクロック信号とデータ信号との積（ＡＮＤ回路）の値であるフラグ信号を判定部３２に出力する。なお、本実施形態において、後述の動作例での取込部４３は、クロック信号の立ち上がりのタイミングでデータ信号の値を取り込むものとする。
【００２３】
判定部３２は、遅延調整時における取込部４３からのフラグ信号の出力パターンに基づいて、データ信号線ＤＡＴＡ０〜ＤＡＴＡ２毎にデータ信号とクロック信号とが一致しているか否かを判定する。
【００２４】
遅延処理部３３は、遅延部３１の遅延量を制御するプロセッサである。遅延処理部３３は、判定部３２の出力に基づいて、遅延部３１の遅延量を決定し、セレクタ４２に遅延量の設定を指示する。
【００２５】
画像処理部３４は、ディジタルの画像信号に各種の画像処理（欠陥画素補正、色補間、階調補正、ホワイトバランス調整、エッジ強調など）を施すＡＳＩＣ等である。
【００２６】
保持部３５は、遅延調整時において、遅延処理部３３の指示に従って、撮像素子１０から出力されるクロック信号とテストデータのテスト信号とを保持し、遅延調整のために遅延部３１に出力する。保持部３５は、バッファメモリやラインメモリ等の記憶装置を適宜選択して用いることができる。
【００２７】
次に、撮像素子１０から信号処理回路３０へ画像のデータ信号の転送を行うにあたり、本実施形態のデータ転送装置１００におけるデータ信号とクロック信号との遅延調整について説明する。なお、各データ信号線ＤＡＴＡ０〜ＤＡＴＡ２の遅延部３１、判定部３２および遅延処理部３３の構成はいずれも共通する。そこで、以下の説明では、簡単のため、データ信号線ＤＡＴＡ０での場合のみ説明するが、実際には他のデータ信号線ＤＡＴＡ１およびＤＡＴＡ２についても同様の処理が並行して行われる。
【００２８】
図３のフローチャートおよび図４のタイミングチャートに基づいて、遅延調整の作業について説明する。
【００２９】
この処理は、例えば、本実施形態では画像データを転送する直前のタイミングで実行される。なお、テストデータは、クロック信号と同じ周期で「０」と「１」とが繰り返される２値のデータ列で構成される。また、遅延処理部３３は、遅延調整によって求めた遅延量が閾値α以上となって遅延調整に失敗したと判断された場合に用いる、製造時等で求めた遅延量を予め内部メモリ等に記憶している。
【００３０】
ステップＳ１０１：制御部２０は、遅延部３１の遅延量を初期化する。そして、制御部２０は、撮像素子１０にテストデータの出力開始（モード信号がＬｏｗ（０）からＨｉｇｈ（１）の状態に変化（図４（ａ））を指示する。これにより、撮像素子１０からは、クロック信号に同期してデータ信号線ＤＡＴＡ０〜ＤＡＴＡ２のそれぞれに３つのパルスのテスト信号が出力される。制御部２０は、撮像素子１０へのテストデータ出力指示とともに、遅延処理部３３に対しても、モード信号をＬｏｗからＨｉｇｈへ変化させて遅延部３１の遅延調整指示を出す。これにより、クロック信号とデータ信号線ＤＡＴＡ０のテストデータとが保持部３５に保持される（図４（ｂ）（ｃ））。遅延処理部３３は、クロック信号の立ち下がりエッジの位置から２周期分に相当するクロック信号とテストデータのテスト信号を切り取る（図４（ｄ）（ｅ））。遅延処理部３３は、保持部３５に切り取ったクロック信号とテスト信号とを遅延部３１のクロック信号線ＣＬＫとデータ信号線ＤＡＴＡ０にそれぞれ出力する。
【００３１】
ステップＳ１０２：遅延処理部３３は、判定部３２にクロック信号の立ち上がりのタイミングで取込部４３から出力されたフラグ信号が「０」であるか否かを判定させる。フラグ信号が、「０」である場合にはステップＳ１０４（ＹＥＳ側）に移行する。一方、フラグ信号が、「０」でない場合にはステップＳ１０３（ＮＯ側）に移行する。
【００３２】
ステップＳ１０３：遅延処理部３３は、判定部３２の判定に基づいてセレクタ４２に対して遅延部３１の遅延量（遅延回路の遅延段数）を「１」増加させて位相を遅らせる指令を出す。遅延処理部３３は、保持部３５にステップＳ１０１で切り取ったクロック信号とテスト信号とを再度出力させる。その後、遅延処理部３３はステップＳ１０２に戻る。なお、ステップＳ１０２のＮＯ側からステップＳ１０３までのループは、テストデータでの信号波形の立ち上がり位置を探索するために、データ信号の取り込み位置をフラグ信号が「０」値となるところまで一旦シフトさせる動作に相当する。
【００３３】
ステップＳ１０４：遅延処理部３３は、判定部３２にクロック信号の立ち上がりのタイミングで取込部４３から出力されたフラグ信号が「１」であるか否かを判定させる。フラグ信号が、「１」である場合にはステップＳ１０６（ＹＥＳ側）に移行する。一方、フラグ信号が、「１」でない場合にはステップＳ１０５（ＮＯ側）に移行する。
【００３４】
ステップＳ１０５：遅延処理部３３は、判定部３２の判定に基づいてセレクタ４２に遅延部３１の遅延量を「１」増加させて位相を遅らせる指示を出す。遅延処理部３３は、保持部３５にステップＳ１０１で切り取ったクロック信号とテスト信号とを再度出力させる。その後、遅延処理部３３はステップＳ１０４に戻る。なお、ステップＳ１０４のＮＯ側からステップＳ１０５までのループは、テストデータでの信号波形の立ち上がり位置までデータ信号の取り込み位置をシフトさせる動作に相当する。
【００３５】
ステップＳ１０６：遅延処理部３３は、遅延部３１の現在の遅延量を「delay_start」として一時的に保持する。なお、ステップＳ１０６で保持された遅延量「delay_start」は、テストデータでの信号波形の立ち上がり位置に対応する（図４（ｆ））。
【００３６】
ステップＳ１０７：遅延処理部３３は、判定部３２にクロック信号の立ち上がりのタイミングで取込部４３から出力されたフラグ信号が「０」であるか否かを判定させる。フラグ信号が、「０」である場合にはステップＳ１０９（ＹＥＳ側）に移行する。一方、フラグ信号が、「０」でない場合にはステップＳ１０８（ＮＯ側）に移行する。
【００３７】
ステップＳ１０８：遅延処理部３３は、判定部３２の判定に基づいてセレクタ４２に遅延部３１の遅延量を「１」増加させて位相を遅らせる指示を出す。遅延処理部３３は、保持部３５にステップＳ１０１で切り取ったクロック信号とテスト信号とを再度出力させる。その後、遅延処理部３３はステップＳ１０７に戻る。なお、ステップＳ１０７のＮＯ側からステップＳ１０８までのループは、テストデータでの信号波形の立ち下がり位置までデータ信号の取り込み位置をシフトさせる動作に相当する。
【００３８】
ステップＳ１０９：遅延処理部３３は、遅延部３１の現在の遅延量を「delay_end」として一時的に保持する。なお、ステップＳ１０９で記録された遅延量「delay_end」は、テストデータでの信号波形の立ち下がり位置に対応する（図４（ｇ））。
【００３９】
ステップＳ１１０：遅延処理部３３は、ステップＳ１０６で取得した遅延量「delay_start」と、ステップＳ１０９で取得した遅延量「delay_end」とを用いて、データ通信のときの遅延部３１の遅延量（データ信号の基準取り込み位置）を決定する。本実施形態では、遅延処理部３３は、次式（１）によってデータ信号の基準取り込み位置を演算する。
基準取り込み位置＝（delay_start＋delay_end）／２  …（１）
ステップＳ１１１：遅延処理部３３は、ステップＳ１１０で求めた基準取り込み位置が閾値αより小さいか否かを判定する。小さい場合には、正しく遅延調整が行われたと判断してステップＳ１１３（ＹＥＳ側）に移行する。一方、大きい場合には、正しく遅延調整が行われなかったとしてステップＳ１１２（ＮＯ側）に移行する。
【００４０】
ステップＳ１１２：遅延処理部３３は、製造時等で求めた遅延量を基準取り込み位置とする。
【００４１】
ステップＳ１１３：遅延処理部３３は、ステップＳ１１０で求めた基準取り込み位置またはステップＳ１１２の基準取り込み位置に相当する遅延素子４０の遅延段数をセレクタ４２に伝える。遅延処理部３３は、信号処理回路３０の監視部（不図示）に、データ信号線ＤＡＴＡ０の遅延部３１の遅延調整が終了したことを伝えるフラグ信号を出力する。
【００４２】
他のデータ信号線ＤＡＴＡ１およびＤＡＴＡ２のそれぞれの遅延部３１の遅延調整に対しても、ステップＳ１０１からステップＳ１１３の作業が並行して行われる。各遅延部３１の遅延調整が終了すると、各遅延処理部３３は終了フラグの信号を監視部に出力する。監視部は、全ての遅延処理部３３から終了フラグを受けると、制御部２０に調整完了フラグを出力するとともに、遅延処理部３３に対して現在の遅延量の維持の指令を出して遅延調整作業は終了する。
【００４３】
その後、制御部２０は、調整完了のフラグ信号を受け取ると、モード信号をＨｉｇｈからＬｏｗに変化させて、撮像素子１０に画像データの転送指令を出す。撮像素子１０は、データ信号線ＤＡＴＡ０〜ＤＡＴＡ２に、クロック信号に同期させて画像のデータ信号を出力する。信号処理回路３０がそのデータ信号を受け取ると、各データ信号線ＤＡＴＡ０〜ＤＡＴＡ２の遅延部３１によって遅延調整されて（図４（ｈ））、画像データは画像処理部３４へ送られる。
【００４４】
このように、本実施形態は、クロック信号とそれに同期させたテストデータのテスト信号とを、保持部３５に一時的に保持し且つ遅延調整のために出力させることにより、遅延部３１の遅延調整を高精度且つ高速に行うことができる。
【００４５】
また、データ信号線ＤＡＴＡ０〜ＤＡＴＡ２の遅延部３１毎に遅延調整を独立して行うことにより、シリアル方式のデータ転送装置１００の等長配線設計を回避することが可能となり、回路設計における素子や配線のレイアウトの自由度が大きく向上する。
【００４６】
さらに、本実施形態では、画像データを転送する毎にステップＳ１１０で求める基準取り込み位置はテストデータの実測値によって決定されるため、配線長および素子のばらつきや環境変化による誤差も吸収され、データ転送装置１００の信頼性を向上させることができる。
＜実施形態の補足事項＞
本実施形態では、カメラ内の撮像素子１０と信号処理回路３０とのデータ転送の例を説明したが、本発明のデータ転送装置はカメラ内の他の素子間のデータ転送に適用することもできる。例えば、撮像素子１０に代えて、撮像素子１０からの画像データを受け付けるアナログ・フロントエンド（ＡＦＥ）でも良い。また、本発明に係るデータ転送装置は、他の電子機器に組み込まれるディジタル処理回路にも適用できる。さらに、本発明のデータ転送装置は、相互に独立した電子デバイス間の有線でのデータ転送にも適用できる。また、本発明のデータ転送装置は、転送途中においてデータ信号がノイズやジッタ等による影響を回避することが可能となるので、ディジタル信号のみならずアナログ信号の転送に対しても適用できる。
【００４７】
なお、本実施形態では、画像データの転送方式をシリアル方式としたが、本発明に係るデータ転送装置は、パラレル方式にも適用可能である。
【００４８】
なお、本実施形態では、テストデータのテスト信号は３つのパルスからなるとしたが、本発明はこれに限定されることなく、要求される遅延精度やデータ転送装置の処理能力等に応じてパルスの数を適宜決めるのが良い。
【００４９】
なお、本実施形態では、保持部３５は高速信号を扱うため回路の増大が予想されるので保持するデータは少ない方が好ましく、そのため遅延調整時において保持部３５に保持されたクロック信号およびテスト信号が遅延調整のために切り取られるデータの長さを２周期分としたが、本発明はこれに限定されることなく、要求される遅延精度やデータ転送装置の処理能力等に応じてその長さを適宜決めるのが良い。
【００５０】
なお、本実施形態では、取込部４３はクロック信号の立ち上がりのタイミングでデータ信号の値を取り込んだが、クロック信号の立ち下がりのタイミングでデータ信号の値を取り込んでも良い。
【００５１】
なお、本実施形態では、遅延部３１の遅延素子４０の数を６つとしたが、本発明はこれに限定されることなく、遅延素子３０の数は、１つの遅延素子３０の遅延量やクロック信号に対するテストデータの位相を遅らせる範囲の大きさに応じて適宜決めるのが良い。
【００５２】
なお、本実施形態では、遅延処理部３３は各データ信号線ＤＡＴＡ０〜ＤＡＴＡ２の遅延部３１毎に配置されたが、本発明はこれに限定されない。例えば、１つの遅延処理部３３が全ての遅延部３１の遅延調整を行っても良い。これにより、回路規模を小さくすることが可能となる。
【００５３】
なお、本実施形態では、基準取り込み位置を式(１)を用いて求めたが、本発明はこれに限定されることなく、他の式を用いて求めることも可能である。
【００５４】
なお、本実施形態では、クロック信号に対してデータ信号を遅延させて遅延調整を行ったが、本発明はこれに限定されることなく、クロック信号をテスト信号に対して遅延させて遅延調整を行っても良い。
【００５５】
なお、本実施形態では、画像データを転送する毎に遅延部３１の遅延調整を行うとしたが、本発明はこれに限定されない。例えば、所定の時間経過毎に行っても良いし、大きなシーケンス動作毎に行っても良い。または、制御部２０は温度センサーを有し、温度センサーが測定する温度またはその変化量が所定の値より大きくなった時、制御部２０は遅延部３１の遅延調整の指令をするようにしても良い。これにより、撮影環境等の変化による遅延誤差を吸収することができ、データ転送装置１００の信頼性をさらに向上させることができる。ただし、遅延処理部３３は、製造時等で求めた温度毎の遅延量のデータテーブル等を予め内部メモリ等に保持しておくのが好適である。
【００５６】
なお、本実施形態では、各遅延部３１の遅延調整のステップＳ１０１からステップＳ１１３の作業を１回のみ行ったが、本発明はこれに限定されない。例えば、遅延処理部３３は、ステップＳ１０１からステップＳ１１０までの作業を各遅延部３１それそれに対して複数回行い、求めた複数の基準取り込み位置からその平均値を算出して、ステップＳ１１３でセレクタ４２に遅延量としてその平均値を設定しても良い。または、制御部２０は、複数回に亘って、撮像素子１０にテストデータの出力指示を出すとともに、遅延処理部３３にそのテスト信号を受信する毎にステップＳ１０１からステップＳ１１３の遅延部３１に対する遅延調整を行う指示を出す。そして、遅延処理部３３は、テストデータの各々で求めた基準取り込み位置からその平均値を算出し、その平均値を遅延部３１の遅延量としてセレクタ４２に設定しても良い。これにより、遅延調整の精度を高めることが可能となる。ただし、平均値を用いる場合、データ信号のジッタ・スキューを考慮する必要があり、遅延処理部３３が温度に対するジッタ・スキューの量のテーブルデータを予め保持し、その量を求めた平均値から減算するのが好適である。
【００５７】
なお、本実施形態では、３チャネルでのシリアル転送を行うデータ転送装置の例を説明した。しかし、本発明のデータ転送装置のチャネル数は、これに限定されることなく、１チャンネルまたは２つ以上の複数チャネルでシリアル転送を行うデータ転送装置に対しても当然に適用できる。
【００５８】
なお、本発明は、その精神またはその主要な特徴から逸脱することなく他の様々な形で実施することができる。そのため、上述した実施形態はあらゆる点で単なる例示に過ぎず、限定的に解釈してはならない。本発明は、特許請求の範囲によって示されるものであって、本発明は明細書本文にはなんら拘束されない。さらに、特許請求の範囲の均等範囲に属する変形や変更は、全て本発明の範囲内である。
【図面の簡単な説明】
【００５９】
【図１】本発明の一の実施形態に係るデータ転送装置１００の構成例を示す模式図
【図２】本発明の一の実施形態に係る遅延部３１の構成例を示す模式図
【図３】本発明の一の実施形態に係る遅延部３１の遅延調整の手順を示すフローチャート
【図４】本発明の一の実施形態に係る遅延部３１の遅延調整の手順を示すタイミングチャート
【符号の説明】
【００６０】
ＣＬＫ  クロック信号線、ＤＡＴＡ０〜ＤＡＴＡ２  データ信号線、１０  撮像素子、１１  テストデータ記憶部、２０  制御部、３０  信号処理回路、３１  遅延部、３２  判定部、３３  遅延処理部、３４  画像処理部、３５  保持部、４０  遅延素子、４１  パス、４２  セレクタ、４３  取込部、１００  データ転送装置
【図１】
2010028450.tif 000003
【図２】
2010028450.tif 000004
【図３】
2010028450.tif 000005
【図４】
2010028450.tif 000006