(57)【要約】【課題】ジッタ信号に対応したジッタ付加信号を出力できるジッタ発生装置を実現することを目的にする。【解決手段】本発明は、ジッタ信号を増幅する増幅回路と、基準信号が入力され、増幅回路の出力によりジッタを付加する第１のＰＬＬ回路と、基準信号が入力される第２のＰＬＬ回路と、第１、第２のＰＬＬ回路の出力を位相比較する位相比較回路と、ジッタ信号を平滑する第１の平滑回路と、位相比較回路の比較結果を入力し、平滑する第２の平滑回路と、第１、第２の平滑回路の出力を比較し、増幅回路の増幅を制御する電圧差比較回路とを備えたことを特徴とするものである。【選択図】図１
2010118717.tif 000002
【特許請求の範囲】
【請求項１】
ジッタ信号を増幅する増幅回路と、
基準信号が入力され、前記増幅回路の出力によりジッタを付加する第１のフェーズ・ロック・ループ回路と、
前記基準信号が入力される第２のフェーズ・ロック・ループ回路と、
前記第１、第２のフェーズ・ロック・ループ回路の出力を位相比較する位相比較回路と、
前記ジッタ信号を平滑する第１の平滑回路と、
前記位相比較回路の比較結果を入力し、平滑する第２の平滑回路と、
前記第１、第２の平滑回路の出力を比較し、前記増幅回路の増幅を制御する電圧差比較回路と
を備えたことを特徴とするジッタ発生装置。
【請求項２】
前記第１のフェーズ・ロック・ループ回路の出力を分周し、前記位相比較回路に出力する第１の分周回路と、
前記第２のフェーズ・ロック・ループ回路の出力を分周し、前記位相比較回路に出力する第２の分周回路と
を設けたことを特徴とする請求項１記載のジッタ発生装置。
【請求項３】
前記電圧差比較回路の出力を記憶し、前記増幅回路に出力する記憶回路を有することを特徴とする請求項１または２記載のジッタ発生装置。
【請求項４】
第１のフェーズ・ロック・ループ回路は、
一方の入力に前記基準信号を入力し、他方の信号と位相比較を行う位相比較器と、
この位相比較器の出力を入力するローパスフィルタと、
このローパスフィルタの出力を入力する電圧制御発振器と、
この電圧制御発振器の出力を入力し、前記位相比較器の他方に出力する帰還回路と、
前記ローパスフィルタの前後の少なくとも一方に設けられ、前記増幅器の出力を入力信号に加算し、出力する加算器と
を有することを特徴とする請求項１〜３のいずれかに記載のジッタ発生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フェーズ・ロック・ループ回路を用いたジッタ発生装置に関し、ジッタ信号に対応したジッタ付加信号を出力できるジッタ発生装置に関するものである。
【背景技術】
【０００２】
データの送受信を行うデバイスなどの受信回路の性能を評価する場合、ジッタを付加した信号を受信回路に入力し、正常に動作することを確認している。その際、ジッタを付加した信号を出力できるジッタ発生装置が必要になる。このようなジッタ発生装置は、例えば下記特許文献１，２に示されている。
【０００３】
【特許文献１】実開平６−２８７５３号公報
【特許文献２】特開２００５−１９８１２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記特許文献１，２に示されるフェーズ・ロック・ループ回路を用いたジッタ発生装置は、ループフィルタの前後の少なくとも一方にジッタ信号を入力して、ジッタ付加信号を出力している。このため、ジッタ信号の周波数とフェーズ・ロック・ループ回路のループ特性によって、ジッタ信号に対する応答が変化し、ジッタ付加信号のジッタが所望の値にならないという問題点があった。
【０００５】
そこで、本発明の目的は、ジッタ信号に対応したジッタ付加信号を出力できるジッタ発生装置を実現することにある。
【課題を解決するための手段】
【０００６】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
ジッタ信号を増幅する増幅回路と、
基準信号が入力され、前記増幅回路の出力によりジッタを付加する第１のフェーズ・ロック・ループ回路と、
前記基準信号が入力される第２のフェーズ・ロック・ループ回路と、
前記第１、第２のフェーズ・ロック・ループ回路の出力を位相比較する位相比較回路と、
前記ジッタ信号を平滑する第１の平滑回路と、
前記位相比較回路の比較結果を入力し、平滑する第２の平滑回路と、
前記第１、第２の平滑回路の出力を比較し、前記増幅回路の増幅を制御する電圧差比較回路と
を備えたことを特徴とするものである。
請求項２記載の発明は、請求項１記載の発明であって、
前記第１のフェーズ・ロック・ループ回路の出力を分周し、前記位相比較回路に出力する第１の分周回路と、
前記第２のフェーズ・ロック・ループ回路の出力を分周し、前記位相比較回路に出力する第２の分周回路と
を設けたことを特徴とするものである。
請求項３記載の発明は、請求項１または２記載の発明であって、
前記電圧差比較回路の出力を記憶し、前記増幅回路に出力する記憶回路を有することを特徴とするものである。
請求項４記載の発明は、請求項１〜３のいずれかに記載の発明であって、
第１のフェーズ・ロック・ループ回路は、
一方の入力に前記基準信号を入力し、他方の信号と位相比較を行う位相比較器と、
この位相比較器の出力を入力するローパスフィルタと、
このローパスフィルタの出力を入力する電圧制御発振器と、
この電圧制御発振器の出力を入力し、前記位相比較器の他方に出力する帰還回路と、
前記ローパスフィルタの前後の少なくとも一方に設けられ、前記増幅器の出力を入力信号に加算し、出力する加算器と
を有することを特徴とするものである。
【発明の効果】
【０００７】
本発明によれば、位相比較回路が第１、第２のフェーズ・ロック・ループ回路の出力の位相差を比較し、比較結果を第２の平滑回路が平滑し、電圧差比較回路が、第１の平滑回路が平滑したジッタ信号と比較し、増幅回路を制御して、ジッタ信号の増幅を可変させ、第１のフェーズ・ロック・ループ回路に与えるので、第１のフェーズ・ロック・ループ回路の出力のジッタが所望の値にでき、ジッタ信号に対応したジッタ付加信号を出力できる。
【０００８】
また、第１、第２の平滑回路より、ジッタ信号、位相比較回路の出力を平滑しているので、周波数成分を除去でき、比較を容易に行うことができる。
【０００９】
請求項２によれば、第１、第２の分周回路により、第１、第２のフェーズ・ロック・ループ回路の出力を分周し、位相比較回路に入力するので、通常ジッタを加える前の信号の１周期分程度のジッタ量しか検出できないが、位相比較回路が比較する信号の周波数が下がるため、検出できるジッタ量が増え、正確な制御を行うことができる。
【００１０】
請求項３によれば、記憶回路に電圧比較回路の値を記憶させるので、校正時だけ、すべての回路を動作させ、動作時には、増幅回路、第１のフェーズ・ロック・ループ回路、記憶回路だけ動作させればよいので、消費電力を抑えることができる。また、第２のフェーズ・ロック・ループ回路を他の目的に使用できる。
【発明を実施するための最良の形態】
【００１１】
以下本発明を、図面を用いて詳細に説明する。図１は本発明の一実施例を示した構成図である。
【００１２】
図１において、ジッタ発生回路１は、任意周波数のジッタ信号、例えば、正弦波を出力する。増幅回路２は、利得を可変させ、ジッタ発生回路１が出力するジッタ信号を増幅する。基準信号発生回路３は、基準信号を発生させる。第１のフェーズ・ロック・ループ（以下ＰＬＬ）回路４は、基準信号発生回路３の基準信号が入力され、増幅回路２の出力によりジッタを付加する。第２のＰＬＬ回路５は、基準信号発生回路３の基準信号が入力される。そして、ＰＬＬ回路５は、ＰＬＬ回路４と同一の回路構成であるが、ＰＬＬ回路５にはジッタ信号が入力されない。位相比較回路６は、ＰＬＬ回路４，５の出力を位相比較する。第１の平滑回路７は、ジッタ発生回路１の出力を平滑する。第２の平滑回路８は、位相比較回路６の比較結果を入力し、平滑する。電圧差比較回路９は、平滑回路７，８の出力を比較し、増幅回路２の増幅を制御する。
【００１３】
次に、ＰＬＬ回路４の具体的な構成を図２に示し説明する。
図２において、位相比較器４１は、一方の入力に基準信号発生回路３の基準信号を入力し、他方の信号と位相比較を行う。加算器４２は、増幅器２の出力を位相比較器４１の出力に加算し、出力する。ループフィルタ４３はローパスフィルタで、加算器４２の出力を入力する。電圧制御発振器４４は、ループフィルタ４３の出力を入力する。帰還回路４５は、例えば分周器で、電圧制御発振器４４の出力を入力し、位相比較器４１の他方に出力する。
【００１４】
このような装置の動作を以下に説明する。基準信号発生回路３が基準信号を発生し、ＰＬＬ回路４，５に出力する。位相比較器４１は、基準信号発生回路３からの基準信号と帰還回路４５からの出力とを位相差を比較し、電圧を加算器４２に出力する。加算器４２が、増幅回路２の出力と位相比較器４１の出力を加算し、ループフィルタ４３を介して、電圧制御発振器４４に出力する。電圧制御発振器４４は、ループフィルタ４３からの出力に対応した周波数の信号を帰還回路４５に出力する。ここで、ＰＬＬ回路５は、ＰＬＬ回路４と同じ回路構成であり、ジッタ信号があるか、ないかの違いなので、具体的動作説明は省略する。
【００１５】
そして、位相比較回路６が、ＰＬＬ回路４，５の出力の位相差を比較し、平滑回路８に出力する。ここで、位相比較回路６は、ＰＬＬ回路４，５により、変調を受けた信号と受けない信号の比較なので、ジッタに相当する信号を出力する。平滑回路８は、位相比較回路６の出力を平滑して、電圧差比較回路９に出力する。一方、平滑回路７が、ジッタ発生回路１のジッタ信号を入力し、平滑し、電圧差比較回路９に出力する。そして、電圧差比較回路９は、平滑回路７，８の電圧差を比較し、増幅回路２の利得を制御する。具体的には、電圧差比較回路９は、平滑回路８の出力が平滑回路７より大きいとき、つまり、ジッタの量が大きいときは、増幅回路２の利得を下げ、平滑回路８の出力が平滑回路７より小さいとき、つまり、ジッタの量が小さいときは、増幅回路２の利得を上げる。
【００１６】
このように、位相比較回路６がＰＬＬ回路４，５の出力の位相差を比較し、比較結果を平滑回路８が平滑し、電圧差比較回路９が、平滑回路７が平滑したジッタ信号と比較し、増幅回路２を制御して、ジッタ信号の増幅を可変させ、ＰＬＬ回路４に与えるので、ＰＬＬ回路４の出力のジッタが所望の値にでき、ジッタ信号に対応したジッタ付加信号を出力できる。
【００１７】
また、平滑回路７，８により、ジッタ信号、位相比較回路６の出力を平滑しているので、周波数成分を除去でき、比較を容易に行うことができる。
【００１８】
次に、第２の実施例を図３に示し説明する。ここで、図１と同一のものは同一符号を付し、説明を省略する。
【００１９】
図３において、第１の分周回路１０は、ＰＬＬ回路４と位相比較回路６の間に設けられ、ＰＬＬ回路４の出力を分周し、位相比較回路６に出力する。第２の分周回路１１は、ＰＬＬ回路５と位相比較回路６の間に設けられ、ＰＬＬ回路５の出力を、分周回路１０と同じ分周比で分周し、位相比較回路６に出力する。
【００２０】
このような装置の動作は、分周回路１０，１１が、ＰＬＬ回路４，５の出力を入力し、分周して、位相比較回路６に与え、位相比較回路６が位相比較を行う。その他の動作は図１に示す装置と同様なので説明を省略する。
【００２１】
このように、分周回路１０，１１により、ＰＬＬ回路４，５の出力を分周し、位相比較回路６に入力するので、通常ジッタを加える前の信号、つまり、図１に示す装置ではジッタを加える前の信号の１周期分程度のジッタ量しか検出できないが、位相比較回路６が比較する信号の周波数が下がるため、検出できるジッタ量が増え、正確な制御を行うことができる。
【００２２】
そして、第３の実施例を図４に示し説明する。ここで、図１と同一のものは同一符号を付し説明を省略する。
【００２３】
図４において、記憶回路１２は、電圧差比較回路９と増幅回路２との間に設けられ、電圧差比較回路９の出力を記憶し、増幅回路２に出力する。
【００２４】
このような装置の動作は、校正時に、増幅回路２の利得を一定、通常、”１”にして、電圧差比較回路９の出力を記憶回路１２に格納する。そして、動作時に、記憶回路１２の値を増幅回路２に与え、利得を変更する。このとき、ジッタ発生回路１、増幅回路２、基準信号発生回路３、ＰＬＬ４、記憶回路１２だけ動作させ、その他の回路は動作させない。その他の動作は図１に示す装置と同様なので説明を省略する。
【００２５】
このように、記憶回路１２に電圧比較回路９の値を記憶させるので、校正時だけ、すべての回路を動作させ、動作時には、ジッタ発生回路１、増幅回路２、基準信号発生回路３、ＰＬＬ４、記憶回路１２だけ動作させればよいので、消費電力を抑えることができる。また、ＰＬＬ回路５を他の目的に使用できる。
【００２６】
なお、帰還回路４５は、分周器でなく、単にラインだけの構成でもよい。この場合、ＰＬＬ回路４，５は、基準信号と同じ周波数の信号を出力する。
【００２７】
また、ＰＬＬ回路４，５を同一回路としたが、ＰＬＬ回路５は加算器を設けない構成でもよい。
【００２８】
また、加算器４２をループフィルタ４３の前段に設けた構成を示したが、ループフィルタ４３の前段に設けずに、ループフィルタ４３の後段、つまり、ループフィルタ４３、電圧制御発振器４４との間に設ける構成でもよい。もちろん、ループフィルタ４３の前段と後段の両方に加算器を設け、ジッタ信号を加算する構成にしてもよい。
【図面の簡単な説明】
【００２９】
【図１】本発明の第１の実施例を示した構成図である。
【図２】図１に示した装置のＰＬＬ回路４の具体的構成を示した図である。
【図３】本発明の第２の実施例を示した構成図である。
【図４】本発明の第３の実施例を示した構成図である。
【符号の説明】
【００３０】
１  ジッタ発生回路
２  増幅回路
３  基準信号発生回路
４，５  ＰＬＬ回路
４１  位相比較器
４２  加算器
４３  ループフィルタ
４４  電圧制御発振器
４５  帰還回路
６  位相比較回路
７，８  平滑回路
９  電圧差比較回路
１０，１１  分周回路
１２  記憶回路
【図１】
2010118717.tif 000003
【図２】
2010118717.tif 000004
【図３】
2010118717.tif 000005
【図４】
2010118717.tif 000006