(57)【要約】【課題】パルストランスを用いた信号伝達回路に接続される回路要素の誤動作を回避する。【解決手段】パルストランスＴの２次側において、スイッチ素子Ｑ２は、ＩＧＢＴのゲート・エミッタ間に設けられる。コンデンサＣは、スイッチ素子Ｑ２の制御端子に接続される。スイッチ素子Ｑ３は、コンデンサＣに接続される。パルストランスＴの１次側に設けられているスイッチ素子Ｑ１をターンオフすると、２次側において負電圧が発生し、コンデンサＣがチャージされる。スイッチ素子Ｑ１がオフ状態である期間は、パルストランスＴの励磁エネルギーが放出された後であっても、コンデンサＣの負電圧は保持され、スイッチ素子Ｑ２はオン状態に保持されるので、ＩＧＢＴのゲート・エミッタ間のインピーダンスは低い状態に維持される。【選択図】図１
2010028197.tif 000002
【特許請求の範囲】
【請求項１】
第１の状態および第２の状態を選択的に指示する入力信号により駆動される入力スイッチが接続される１次巻線、および、一方の端子に一方向素子を介して回路要素の制御端子が接続されるとともに他方の端子に前記回路要素の基準端子が接続される２次巻線、を備えるパルストランスと、
前記回路要素の制御端子と基準端子との間に設けられる駆動スイッチと、
前記第１の状態が指示されたときは、前記駆動スイッチをオフ状態に制御し、前記第２の状態が指示されたときは、前記駆動スイッチをオン状態に制御するスイッチ制御手段と、
前記第２の状態において前記駆動スイッチをオン状態に保持するコンデンサと、
を備えることを特徴とする信号伝達回路。
【請求項２】
請求項１に記載の信号伝達回路であって、
前記駆動スイッチは、ｐＭＯＳトランジスタであり、
前記スイッチ制御手段は、ダイオードを備えるトランジスタ素子であり、
前記コンデンサは、前記駆動スイッチの制御端子に接続され、前記第２の状態が指示されたときに前記ダイオードを介してチャージされた電圧により、前記駆動スイッチをオン状態に保持する
ことを特徴とする信号伝達回路。
【請求項３】
請求項２に記載の信号伝達回路であって、
前記スイッチ制御手段は、前記第１の状態が指示されたときは、前記コンデンサの電荷を放出させることにより前記駆動スイッチをオフ状態に制御する
ことを特徴とする信号伝達回路。
【請求項４】
請求項１〜３のいずれか１項に記載の信号伝達回路であって、
前記回路要素はＩＧＢＴであり、
前記ＩＧＢＴのゲート駆動回路であることを特徴とする信号伝達回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルストランスを用いた信号伝達回路に係わり、特に、半導体素子を駆動するための信号を伝達する信号伝達回路に係わる。
【背景技術】
【０００２】
絶縁を確保しながら信号を伝達する回路として、パルストランスを用いた信号伝達回路が知られている。パルストランスを用いた信号伝達回路は、例えば、パワー半導体素子を駆動するために使用される。
【０００３】
図５は、パルストランスを用いた従来の信号伝達回路の一例を示す図である。以下の説明では、信号伝達回路を利用してＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）を駆動するものとする。
【０００４】
図５において、パルストランスＴは、１次側に巻線Ｎ１およびＮ２を備え、２次側に巻線Ｎ３を備える。巻線Ｎ１、N２の一方の端子には直流電源Ｖccが接続され、巻線Ｎ１の他方の端子にはスイッチ素子Ｑ１が接続されている。スイッチ素子Ｑ１は、この実施例では、ＭＯＳトランジスタである。巻線Ｎ２の他方の端子にはダイオードＤ２のカソードが接続され、ダイオードＤ２のアノードは接地されている。なお、各巻線に付されている黒点は、巻線の極性を示している。
【０００５】
パルストランスＴの２次側には、ＩＧＢＴを駆動する駆動回路が構成されている。この駆動回路は、ダイオードＤ１、抵抗Ｒ１、Ｒ２、スイッチ素子Ｑ２を含んで構成される。スイッチ素子Ｑ２は、この実施例では、ｐＭＯＳトランジスタである。巻線Ｎ３の一方の端子は、ダイオードＤ１のアノードおよびスイッチ素子Ｑ２のゲートに接続されている。ダイオードＤ１のカソードは、抵抗Ｒ１を介してＩＧＢＴのゲートに接続されている。また、抵抗Ｒ２は、ダイオードＤ１および抵抗Ｒ１に対して並列に接続される。さらに、巻線Ｎ３の他方の端子は、ＩＧＢＴのエミッタに接続されている。そして、スイッチ素子Ｑ２のソースおよびドレインが、それぞれＩＧＢＴのゲートおよびエミッタに接続されている。
【０００６】
上記構成の信号伝達回路において、スイッチ素子Ｑ１をオン／オフ制御することによりパルストランスＴに交流信号が与えられる。すなわち、スイッチ素子Ｑ１をオン状態に制御すると、パルストランスＴの２次側の電圧Ｖ２が正電圧となり、スイッチ素子Ｑ２がオフ状態に制御される。そうすると、ダイオードＤ１を介してＩＧＢＴのゲートに電流が供給され、ＩＧＢＴはオン状態に制御される。一方、スイッチ素子Ｑ１をオフ状態に制御すると、電圧Ｖ２が負電圧となり、スイッチ素子Ｑ２はオン状態に制御される。そうすると、ＩＧＢＴはオフ状態に制御される。このように、ＩＧＢＴは、スイッチ素子Ｑ１に入力される信号に従って制御される。
【０００７】
上記構成の信号伝達回路は、応答速度が速く、また経年劣化が少ないので、例えば、車両に搭載されている。なお、特許文献１には、上記信号伝達回路に類似の構成を持ったパワーＭＯＳＦＥＴ駆動回路が記載されている。
【特許文献１】特開昭６１−２４２４１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図５に示す構成の信号伝達回路においては、スイッチ素子Ｑ１がオフ状態のまま保持されると、パルストランスＴに蓄積されていたエネルギーが放出され、パルストランスＴがオフ状態になる。そうすると、スイッチ素子Ｑ２もオフ状態を保持するようになる。このとき、例えば、外来要因によりＩＧＢＴのゲートに電圧または電流が印加されると、駆動電圧ＶGEが上昇し、ＩＧＢＴが一時的にオン状態になることがある。すなわち、ＩＧＢＴが誤ってターンオンしてしまう。なお、例えば、ＩＧＢＴのコレクタに電圧が与えられると、コレクタ・ゲート間の寄生容量によってゲートに電圧（すなわち、駆動電圧ＶGE）が発生する。そして、駆動電圧ＶGEが閾値レベルよりも大きくなると、ＩＧＢＴがターンオンして電流が流れることになる。この場合、無駄な電流消費が発生してしまう。
【０００９】
本発明の課題は、パルストランスを用いた信号伝達回路に接続される回路要素の誤動作を回避することである。
【課題を解決するための手段】
【００１０】
本発明の信号伝達回路は、第１の状態および第２の状態を選択的に指示する入力信号により駆動される入力スイッチが接続される１次巻線、および、一方の端子に一方向素子を介して回路要素の制御端子が接続されるとともに他方の端子に前記回路要素の基準端子が接続される２次巻線、を備えるパルストランスと、前記回路要素の制御端子と基準端子との間に設けられる駆動スイッチと、前記第１の状態が指示されたときは、前記駆動スイッチをオフ状態に制御し、前記第２の状態が指示されたときは、前記駆動スイッチをオン状態に制御するスイッチ制御手段と、前記第２の状態において前記駆動スイッチをオン状態に保持するコンデンサを備える。
【００１１】
上記構成の信号伝達回路においては、第２の状態が指示されると、スイッチ制御手段がコンデンサの電圧を制御することにより、駆動スイッチがオン状態に制御される。そうすると、制御対象の回路要素の制御端子と基準端子との間のインピーダンスが低く保持される。よって、この場合、制御対象の回路要素の制御端子に不要な信号が印加されても、制御端子と基準端子との間の電圧の上昇は抑えられ、誤動作の発生が抑制される。
【００１２】
上記構成の信号伝達回路において、前記駆動スイッチとしてｐＭＯＳトランジスタを採用し、前記スイッチ制御手段としてダイオードを備えるトランジスタ素子を採用するようにしてもよい。この場合、前記コンデンサは、前記駆動スイッチの制御端子に接続され、前記第２の状態が指示されたときに前記ダイオードを介してチャージされた電圧により、前記駆動スイッチをオン状態に保持する。また、この構成においては、コンデンサの容量は小さくてもよい。
【００１３】
上記構成の信号伝達回路において、前記スイッチ制御手段は、前記第１の状態が指示されたときは、前記コンデンサの電荷を放出させることにより前記駆動スイッチをオフ状態に制御するようにしてもよい。コンデンサの電荷を放出させると、ｐＭＯＳトランジスタがオフ状態を保持し、制御対象の回路要素の制御端子に所定電圧が印加される。
【００１４】
上記構成の信号伝達回路において、前記回路要素はＩＧＢＴであり、信号伝達回路を前記ＩＧＢＴのゲート駆動回路としてもよい。この構成においては、大きな電圧がＩＧＢＴのコレクタに印加されたとしても、ＩＧＢＴのゲート電圧（制御端子）がしきい値を越えることはない。すなわち、不適切なタイミングでＩＧＢＴがターンオンして不必要な電流が流れることは回避される。
【００１５】
なお、本発明の「接続」は直接接続を示すだけでなく、抵抗素子など介する間接接続も含む。
【発明の効果】
【００１６】
本発明によれば、パルストランスを用いた信号伝達回路に接続される回路要素の誤動作を回避することが出来る。
【発明を実施するための最良の形態】
【００１７】
図１は、本発明の実施形態の信号伝達回路の構成を示す図である。以下の説明では、信号伝達回路を用いてＩＧＢＴを駆動するものとする。
実施形態の信号伝達回路１は、この実施例では、図５に示した回路構成を採用する。すなわち、パルストランスＴの１次側には、スイッチ素子（入力スイッチ）Ｑ１が接続されている。スイッチ素子Ｑ１は、第１の状態および第２の状態を選択的に指示する入力信号により駆動される。第１の状態はオン状態に相当し、第２の状態はオフ状態に相当する。そして、例えば、入力信号の電圧レベルがスイッチ素子Ｑ１のしきい値電圧よりも高いときに第１の状態が指示され、入力信号の電圧レベルがスイッチ素子Ｑ１のしきい値電圧よりも低いときに第２の状態が指示される。
【００１８】
パルストランスＴの２次側には、ＩＧＢＴ（回路要素）を駆動するための駆動回路が構成されている。なお、以下の説明では、巻線Ｎ３の黒点が付されている側の端子（一方の端子）をホット端子、他方の端子をコールド端子と呼ぶことがある。
【００１９】
駆動回路は、図５を参照しながら説明したように、ダイオード（一方向素子）Ｄ１、抵抗Ｒ１、Ｒ２、スイッチ素子（駆動スイッチ）Ｑ２を備える。ここで、ダイオードＤ１は、パルストランスＴとＩＧＢＴのゲート（制御端子）との間において、パルストランスＴからＩＧＢＴへ順方向電流を流す向きに設けられている。また、スイッチ素子Ｑ２は、ｐＭＯＳトランジスタである。そして、スイッチ素子Ｑ２のソースおよびドレインが、それぞれＩＧＢＴのゲートおよびエミッタ（基準端子）に接続されている。
【００２０】
実施形態の信号伝達回路１は、さらに、コンデンサＣおよびスイッチ素子（スイッチ制御手段）Ｑ３を備えている。コンデンサＣの一方の端子はスイッチ素子Ｑ２のゲート（制御端子）に接続され、コンデンサＣの他方の端子はスイッチ素子Ｑ２のドレインに接続されている。以下、コンデンサＣの他方の端子の電位に対する一方の端子の電位をコンデンサＣの電圧Ｖｃとして説明する。また、スイッチ素子Ｑ３は、この実施例では、ｐＭＯＳトランジスタである。スイッチ素子Ｑ３のゲートは巻線Ｎ３のコールド端子に接続され、そのソースは巻線Ｎ３のホット端子に接続され、そのドレインはコンデンサＣおよびスイッチ素子Ｑ２のゲートに接続されている。さらに、スイッチ素子Ｑ３は、ボディダイオードＢＤを備えている。ボディダイオードＢＤのアノードおよびカソードは、それぞれスイッチ素子Ｑ３のドレインおよびソースに接続されている。
【００２１】
なお、巻線Ｎ２およびダイオードＤ２は、パルストランスＴの励磁エネルギーを効率よく電源に還すために設けられているが、実施形態の信号伝達回路において必須の構成要素ではない。また、スイッチ素子Ｑ２もボディダイオードを備えるようにしてもよい。
【００２２】
上記構成の信号伝達回路１において、ＩＧＢＴは、パルストランスＴの１次側に与えられる入力信号に従って駆動される。すなわち、実施形態の信号伝達回路１は、絶縁を確保しながら入力信号を伝達し、ＩＧＢＴのゲート（ゲート・エミッタ間）に与える。なお、以下の説明では、ＩＧＢＴのエミッタ端子の電圧（すなわち、巻線Ｎ３のコールド端子の電圧）を基準電位Ｖrefと呼ぶことがある。基準電位Ｖrefは、必ずしも一定である必要はない。
【００２３】
ＩＧＢＴをターンオンする際には、パルストランスＴの１次側に接続されているスイッチ素子Ｑ１をオン状態に制御する。つまり、第１の状態が指示される。なお、この実施例では、スイッチＱ１がターンオンされた時点で、スイッチ素子Ｑ２はオン状態であり、また、コンデンサＣは負電圧を保持しているものとする。コンデンサＣが負電圧を保持している状態とは、スイッチ素子Ｑ２のゲートの電位が基準電位Ｖrefよりも低い状態に相当する。
【００２４】
スイッチ素子Ｑ１がターンオンすると、パルストランスＴの２次側の電圧Ｖ２が正電圧となる。この電圧Ｖ２がスイッチ素子Ｑ３のしきい値電圧に達すると、スイッチ素子Ｑ３はオン状態になる。そうすると、スイッチ素子Ｑ３を介して流れる電流により（或いは、コンデンサＣから負電荷が引き抜かれることにより）、スイッチ素子Ｑ２のゲートの電位が上昇する。この結果、スイッチ素子Ｑ２はオフ状態になる。この後、ダイオードＤ１介してＩＧＢＴのゲートに電流が供給されることによりゲート電圧が発生し、ＩＧＢＴはオン状態に移行する。
【００２５】
ＩＧＢＴをターンオフする際には、スイッチ素子Ｑ１をオフ状態に制御する。つまり、第２の状態が指示される。スイッチＱ１がターンオフすると、パルストランスＴの２次側の電圧Ｖ２が負電圧となる。そうすると、スイッチ素子Ｑ３はオフ状態となる。また、電圧Ｖ２が負電圧であるため、スイッチ素子Ｑ３のボディダイオードＢＤを介して電流が流れる（或いは、コンデンサＣから正電荷が引き抜かれる）。これにより、コンデンサＣがチャージされて電圧Ｖｃが負電圧となり、スイッチ素子Ｑ２のゲートの電位がそのソース電位よりも低くなる。すなわち、ゲート・ソース間に負電圧が発生し、スイッチＱ２はオン状態に移行する。この結果、ＩＧＢＴのゲートの電位が低下し、ＩＧＢＴはオフ状態に移行する。このボディダイオードＢＤを介して流れる電流により、コンデンサＣがチャージされて電圧Ｖｃは負電圧となる。
【００２６】
この後、スイッチＱ１がオフ状態に保持されると、パルストランスＴの励磁エネルギーは時間経過に伴って放出され、電圧Ｖ２はやがて実質的にゼロになる。このとき、コンデンサＣの電圧Ｖｃは負電圧を保持している。また、スイッチ素子Ｑ３のボディダイオードＢＤに逆方向電圧がかかっているので、スイッチ素子Ｑ３はオフ状態を保持する。そうすると、コンデンサＣに蓄積されている電荷は引き抜かれることはなく、スイッチ素子Ｑ２のゲートには負電圧が与えられたままである。したがって、スイッチＱ２は、オン状態を保持することになる。
【００２７】
このように、実施形態の信号伝達回路１においては、パルストランスＴがオフ状態であるときは、スイッチ素子Ｑ２がオン状態を保持する。そうすると、ＩＧＢＴのゲート・エミッタ間のインピーダンスが低く保たれる。このインピーダンスは、スイッチ素子Ｑ２のオン特性に依存し、例えば数オーム程度である。したがって、ＩＧＢＴのコレクタ側において外来要因が発生しても、ＩＧＢＴのゲート電圧の変動はわずかであり、入力信号に反してＩＧＢＴがオン状態に移行することはない。この結果、ＩＧＢＴを介して無駄な電流が流れることを回避できる。
【００２８】
コンデンサＣは、スイッチ素子Ｑ２のゲートにしきい値電圧を発生させるために設けられている。このため、コンデンサＣの容量は、スイッチ素子Ｑ２の定格に依存するが、十分に小さくてよい。したがって、ＩＧＢＴのターンオフ時間も短くなる。
【００２９】
図２は、実施形態の信号伝達回路１の使用例を示す図である。この実施例では、信号伝達回路１は、ＤＣ／ＤＣコンバータ１０において使用される。ＤＣ／ＤＣコンバータ１０は、１組のＩＧＢＴ１１、１２を備える。ＩＧＢＴ１１、１２は、直列的に接続されており、入力電源Ｖinとグランドとの間に設けられる。ＩＧＢＴ１１、１２の出力側には、コイルＬおよび出力コンデンサＣoutが設けられる。そして、実施形態の信号伝達回路１は、グランド側に設けられるＩＧＢＴ１２を駆動するために使用される。この場合、図１に示すＩＧＢＴは、図２に示すＩＧＢＴ１２に相当する。なお、入力電源Ｖin側に設けられるＩＧＢＴ１１は、実施形態の信号伝達回路１で駆動されてもよいし、他の構成の回路で駆動されてもよい。
【００３０】
上記構成のＤＣ／ＤＣコンバータ１０においては、ＩＧＢＴ１１、１２が交互に駆動される。そして、ＩＧＢＴ１１がオン状態に制御され、且つＩＧＢＴ１２がオフ状態に制御されているときは、図１に示すスイッチ素子Ｑ２がオン状態に保持されるので、ＩＧＢＴのゲート・エミッタ間のインピーダンスが低く保たれている。したがって、この期間に、例えば、大きな電圧がコイルＬ側からＩＧＢＴ１２のコレクタに印加されたとしても、ＩＧＢＴ１２のゲート電圧がしきい値を越えることはない。すなわち、不適切なタイミングでＩＧＢＴ１２がターンオンして不必要な電流が流れることは回避される。
【００３１】
＜他の実施形態＞
図３は、他の実施形態の信号伝達回路２の構成を示す図である。信号伝達回路２の構成は、基本的には、図１に示す信号伝達回路１と同じである。ただし、信号伝達回路２は、図１に示す信号伝達回路１が備えるスイッチ素子Ｑ２の代わりに、スイッチ素子Ｑ４（駆動スイッチ）を備える。スイッチ素子Ｑ４は、ｎＭＯＳトランジスタである。また、信号伝達回路２は、図１に示す信号伝達回路１が備えるスイッチ素子Ｑ３の代わりに、ダイオードＤ３および反転バッファＩＮＶ（スイッチ制御手段）を備える。ダイオードＤ３のアノードは巻線Ｎ３のホット端子に接続され、ダイオードＤ３のカソードはコンデンサＣの一方の端子に接続され、コンデンサＣの他方の端子は巻線Ｎ３のコールド端子に接続される。また、巻線Ｎ３のホット端子は、反転バッファＩＮＶの入力端子に接続される。そして、反転バッファＩＮＶの出力端子がスイッチ素子Ｑ４のゲートに接続される。さらに、巻線Ｎ３に並列に抵抗Ｒ３が設けられる。また、コンデンサＣの電圧Ｖｃが反転バッファＩＮＶの出力電圧源となるように、コンデンサＣの両端が反転バッファＩＮＶの電源端子と接地端子に接続される。
【００３２】
上記構成の信号伝達回路２の動作は、基本的には、図１を参照しながら説明した信号伝達回路２と同じである。第１の状態が指示されたとき、すなわち、スイッチ素子Ｑ１をターンオンすると、パルストランスＴの２次側に正電圧が発生し、コンデンサＣがチャージされる。また、同時に反転バッファＩＮＶの入力端子に高レベル信号が与えられ、反転バッファＩＮＶの出力信号が低レベル状態となるので、ｎＭＯＳトランジスタであるスイッチ素子Ｑ４はオフ状態に制御される。そうすると、ダイオードＤ１を介してＩＧＢＴのゲートに電流が供給され、ＩＧＢＴはオン状態に制御される。
【００３３】
第２の状態が指示されたとき、すなわち、スイッチ素子Ｑ１がターンオフすると、パルストランスＴの２次側に負電圧が発生し、反転バッファＩＮＶの入力端子には低レベル信号が与えられる。そうすると、コンデンサＣにチャージされた電圧によって反転バッファＩＮＶの出力信号は高レベル状態となり、スイッチ素子Ｑ４はターンオンするので、ＩＧＢＴはターンオフする。この後、スイッチ素子Ｑ１がオフ状態を保持し、パルストランスＴの励磁エネルギーが放出されて巻線Ｎ３の電圧がゼロに近づくものとする。このとき、コンデンサＣに蓄積されている電荷は引き抜かれることはなく、反転バッファＩＮＶの出力信号は高レベル状態を維持する。よって、スイッチ素子Ｑ４はオン状態のままであり、ＩＧＢＴのゲート・エミッタ間のインピーダンスは低い状態に保持される。したがって、図１に示した回路構成と同様に、コレクタ側からの外来要因があっても、ＩＧＢＴが誤点弧することはない。
【００３４】
＜他の使用形態＞
図４は、信号の送受信のために信号伝達回路が使用される実施例を示す図である。信号伝達回路は、図１に示す構成または図３に示す構成のいずれであってもよい。そして、この使用形態によれば、絶縁を確保しながら信号を送受信する構成において、信号線が外来ノイズを受ける場合であっても、信号誤りが抑制される。なお、信号伝達回路の出力信号は、制御回路２０の受信素子（回路要素：例えば、トランジスタ）に与えられる。また、実施形態の信号伝達回路を並列に設ければ、０〜１００パーセントのデューティで信号を送受信できる。パルストランスの磁気飽和を回避しながら０〜１００パーセントのデューティで信号を扱えるようにした構成は、特に限定されるものではないが、例えば、特開平７−１５９４９号公報に記載されている。
【００３５】
一方向素子としてダイオードＤ１を用いたが、例えばトランジスタなどのスイッチング素子を用いてもよい。この場合、電流を一方向にしか流さないようにスイッチング素子を制御する。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施形態の信号伝達回路の構成を示す図である。
【図２】実施形態の信号伝達回路の使用例を示す図である。
【図３】他の実施形態の信号伝達回路の構成を示す図である。
【図４】信号の送受信のために信号伝達回路が使用される実施例を示す図である。
【図５】パルストランスを用いた従来の信号伝達回路の一例を示す図である。
【符号の説明】
【００３７】
１、２  信号伝達回路
１０    ＤＣ／ＤＣコンバータ
【図１】
2010028197.tif 000003
【図２】
2010028197.tif 000004
【図３】
2010028197.tif 000005
【図４】
2010028197.tif 000006
【図５】
2010028197.tif 000007