(57)【要約】【課題】コンデンサマイクの増幅回路において、コンデンサマイクからの過大な入力信号が入力された場合に、増幅回路の出力信号のレベルを抑制する。【解決手段】演算増幅器１１の第１の帰還コンデンサＣｆ１は、可変容量型のＭＯＳ容量素子を用いて構成され、コンデンサＣｍによって発生された入力信号の振幅の増加と共にその容量値が増加する特性を有する。したがって、入力信号の振幅が大きくなるにつれてＣｆは大きくなり、それによって演算増幅器１１のゲインは小さくなることから、演算増幅器１１の出力信号Ｖｏｎ，Ｖｏｐは抑制される。これにより、入力信号の振幅が過大に大きくなっても、演算増幅器１１の出力信号Ｖｏｎ，Ｖｏｐを適切に抑制することができる。【選択図】図１
2010245728.tif 000002
【特許請求の範囲】
【請求項１】
音声に応じた入力信号を発生するコンデンサマイクと、
入力端子に前記コンデンサマイクからの入力信号が印加された演算増幅器と、
前記演算増幅器の出力端子と前記入力端子の間に接続され、前記入力信号の振幅の増加と共にその容量値が増加する特性を有するＭＯＳ容量素子を用いた第１の帰還コンデンサと、
前記演算増幅器の前記出力端子と前記入力端子の間に接続された帰還抵抗と、を備えることを特徴とするコンデンサマイクの増幅回路。
【請求項２】
前記第１の帰還コンデンサは、第１のゲート及び第１のバックゲートを有する第１のＭＯＳ容量素子と、第２のゲート及び第２のバックゲートを有する第２のＭＯＳ容量素子とを備え、前記第１のゲートを前記第２のバックゲートに接続し、前記第２のゲートを前記第１のバックゲートに接続してなることを特徴とする請求項１に記載のコンデンサマイクの増幅回路。
【請求項３】
前記第１のゲートを前記第１のＭＯＳ容量素子の第１のソース及び第１のドレインに接続し、
前記第２のゲートを前記第２のＭＯＳ容量素子の第２のソース及び第２のドレインに接続したことを特徴とする請求項２に記載のコンデンサマイクの増幅回路。
【請求項４】
前記演算増幅器の出力端子と前記入力端子の間に接続され、前記第１の帰還コンデンサに比して前記入力信号に対する容量値変化が小さい第２の帰還コンデンサを備えることを特徴とする請求項１乃至３のいずれかに記載のコンデンサマイクの増幅回路。
【請求項５】
前記第２の帰還コンデンサは、前記第１及び第２のバックゲートよりも高濃度の第１及び第２の多結晶半導体層と、前記第１の多結晶半導体層と前記第２の多結晶半導体層の間に挟まれた容量絶縁層を備えることを特徴とする請求項４に記載のコンデンサマイクの増幅回路。
【請求項６】
前記演算増幅器の出力信号をＡＤ変換するＡＤ変換器を備えることを特徴とする請求項１乃至５のいずれかに記載のコンデンサマイクの増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、音声に応じた電気信号を発生するコンデンサマイクの増幅回路に関する。
【背景技術】
【０００２】
コンデンサマイクの一種として、ＭＥＭＳマイクとエレクトレットコンデンサマイク（ＥＣＭ）がある。ＭＥＭＳマイクの基本的な構造は、ダイアフラムとバックプレートという近接して対向配置される２枚の電極板からなるコンデンサであり、当該構造がＭＥＭＳ（Micro Electro Mechanical Systems）技術を用いてシリコン基板に形成される。このＭＥＭＳマイクは、標準的なはんだリフロープロセスの温度に耐えることができ、例えば、プリント基板上に他の部品と共にはんだ付けすることができる。また、ＭＥＭＳマイクは、一般的なエレクトレットコンデンサマイク（ＥＣＭ）より小型に形成することができる。このような点で、ＭＥＭＳマイクを含む装置は、実装密度を高め小型化を図れる。
【０００３】
ＥＣＭは半永久的に電荷を保持するエレクトレット素子を利用することにより、バイアス電圧が不要な構造であるのに対して、ＭＥＭＳマイクの動作には、比較的高い直流バイアス電圧が必要となる。このバイアス電圧の印加により、ＭＥＭＳマイクを構成するコンデンサには一定の電荷Ｑが充電される。この状態で音圧によってダイアフラムが振動すると、当該コンデンサの静電容量Ｃが変化して、端子間電圧Ｖの変化を生じる。この電圧Ｖの変化が音声信号として出力される。
【０００４】
ＭＥＭＳマイクの増幅回路については、バイアス電圧の発生源としてチャージポンプ回路を用い、信号増幅部に演算増幅器を用いて形成されたものが特許文献１に記載されている。また、エレクトレットコンデンサマイク（ＥＣＭ）の増幅回路については、特許文献２に記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１５３９８１号公報
【特許文献２】特開２００１−１０２８７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
コンデンサマイクの増幅回路においては、演算増幅器と、コンデンサマイクＣｍ、帰還コンデンサＣｆを使用して反転増幅回路を形成し、コンデンサマイクからの入力信号をＣｍ／Ｃｆという比で増幅して出力する。この場合、反転増幅回路に入力される前記入力信号が過大であると、反転増幅回路の出力信号のレベルがその後段の回路のフルスケール以上の振幅となり、あるいは反転増幅器の電源電圧以上となり、電源電圧にクリップされた状態（つまり、波形歪を起こした状態）になるという問題がある。
【０００７】
特に、反転増幅回路の出力信号を受ける後段の回路がＡＤ変換器（アナログ−デジタル変換器）である場合、反転増幅回路の出力信号のレベルがＡＤ変換器のフルスケール以上（０ｄＢＦＳ以上）の振幅になり、あるいは当該出力信号の波形が歪んだ状態になる。すると、ＡＤ変換器の出力信号のレベルが飽和（クリップ）してしまい、高調波歪特性（ＴＨＤ特性）が著しく劣化するという問題があった。
【課題を解決するための手段】
【０００８】
本発明のコンデンサマイクの増幅回路は、音声に応じた入力信号を発生するコンデンサマイクと、入力端子に前記コンデンサマイクからの入力信号が印加された演算増幅器と、
前記演算増幅器の出力端子と前記入力端子の間に接続され、前記入力信号の振幅の増加と共にその容量値が増加する特性を有するＭＯＳ容量素子を用いた第１の帰還コンデンサと、前記演算増幅器の前記出力端子と前記入力端子の間に接続された帰還抵抗と、を備えることを特徴とする。
【発明の効果】
【０００９】
本発明のコンデンサマイクの増幅回路によれば、コンデンサマイクからの入力信号が大きくなると、そのゲインが帰還コンデンサのＣ−Ｖ特性（容量−電圧特性）により抑制されるため、増幅回路の出力信号のレベルをその後段の回路のフルスケール以下に、あるいは反転増幅器の電源電圧以下に抑制することができる。特に、後段の回路がＡＤ変換器である場合に、高調波歪特性（ＴＨＤ特性）の劣化を大きく改善することができる。
【００１０】
また、本発明は、帰還コンデンサが持っているＣ−Ｖ特性を利用して増幅回路のゲインを抑制しているので、一般的なＡＬＣ回路（自動レベル制御回路）を使用してレベル抑制を行う場合に比べて、その動作が高速であると共に回路規模を削減することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態によるコンデンサマイクの増幅回路の回路図である。
【図２】第１の帰還コンデンサの構成を示す図である。
【図３】第１の帰還コンデンサの構成を示す断面図である。
【図４】第１の帰還コンデンサのＣ−Ｖ特性を説明する図である。
【図５】第１の帰還コンデンサのＣ−Ｖ特性の測定図である。
【図６】第１の帰還コンデンサのＣ−Ｖ特性の測定図である。
【図７】第２の帰還コンデンサの構成を示す断面図である。
【発明を実施するための形態】
【００１２】
本発明の実施形態によるコンデンサマイクの増幅回路を図１乃至図６に基づいて説明する。本発明は、反転増幅回路の帰還コンデンサとして、入力信号の振幅の増加と共にその容量値が増加する特性を有するＭＯＳ容量素子を用いることにより、入力信号の振幅の増加と共に反転増幅回路の出力信号の振幅を抑制するように構成したものである。
【００１３】
［コンデンサマイクの増幅回路の全体構成］
図１は、本実施形態によるコンデンサマイクの増幅回路の回路図である。図示のように、
コンデンサマイクの増幅回路はコンデンサマイクであるコンデンサＣｍ、及びＬＳＩで構成された増幅部１０からなる。このコンデンサＣｍはバイアス電圧を必要としないエレクトレットコンデンサマイク（ＥＣＭ）であるが、その一端にバイアス電圧が印加されたＭＥＭＳマイクであっても良い。また、コンデンサＣｍの一端に入力信号源１が接続されているが、これは音声源を電気回路上において等価的に示したものである。
【００１４】
音声に応じてコンデンサＣｍの容量値が変化することでコンデンサＣｍの他端から音声に応じた電気信号が出力されるようになっている。Ｃｐ１はコンデンサＣｍを増幅部１０に接続する配線が持っている寄生容量である。
【００１５】
増幅部１０は１つのＬＳＩチップとして構成され、その中に、演算増幅器１１を用いて構成された反転増幅回路が設けられている。演算増幅器１１の反転入力端子（−）にはコンデンサＣｍがＬＳＩチップの端子Ｐ１を介して接続されている。つまり、演算増幅器１１の反転入力端子（−）には、コンデンサＣｍからの電気信号が入力信号として印加されるようになっている。
【００１６】
演算増幅器１１の非反転入力端子（＋）には、入力コンデンサＣｉｎが接続されている。入力コンデンサＣｉｎの容量値は、演算増幅器１１の出力信号Ｖｏｎ，Ｖｏｐの波形を中心電圧Ｖｓに対して対称とするために、コンデンサＣｍと寄生容量Ｃｐ１の和と等しくなるように設定されることが好ましい。（Ｃｉｎ＝Ｃｍ＋Ｃｐ１）
【００１７】
演算増幅器１１は、非反転出力端子（＋）と反転出力端子（−）を持っており、それぞれから、中心電圧Ｖｓに対して互いに反転された一対の差動電圧である出力信号Ｖｏｎ，Ｖｏｐを出力するように構成されている。非反転出力端子（＋）と反転入力端子（−）の間には、同じ第１の帰還コンデンサＣｆ１、第２の帰還コンデンサＣｆ２及び帰還抵抗Ｒが並列に接続される。また、これと対称に反転出力端子（−）と非反転入力端子（＋）の間には、第１の帰還コンデンサＣｆ１、第２の帰還コンデンサＣｆ２及び帰還抵抗Ｒが並列に接続される。
【００１８】
演算増幅器１１によって構成された反転増幅回路は、Ｃｍ／Ｃｆで定まるゲインを有することになる。Ｃｆは、Ｃｆ１とＣｆ２の和、つまりＣｆ＝Ｃｆ１＋Ｃｆ２である。
このゲインを１以上とするためには、ＣｆはＣｍより小さな値に設定される。ここで、Ｃｍは例えば数ｐＦ程度の微小な値となり得、それに応じて、Ｃｆも極めて小さな値に設定される。
【００１９】
反転入力端子（−）及び非反転入力端子（＋）は、Ｃｍ及びＣｆ１，Ｃｆ２のみが接続された状態ではフローティングとなり、またそれら容量は微小であるため平滑化の効果を期待できないため、それらの入力端子の電位は不安定となる。そこで、容量Ｃｆ１、Ｃｆ２が接続された帰還経路に並列に帰還抵抗Ｒを接続し、入力端子の電位安定が図られる。
【００２０】
一方、帰還抵抗Ｒには、音声に応じて反転入力端子（−）及び非反転入力端子（＋）に生じる電位変動を当該帰還抵抗Ｒ経由で反転出力端子（−）及び非反転出力端子（＋）へ通過させないことや、コンデンサＣｍに対する高出力インピーダンスを維持することが要求される。そのため、帰還抵抗Ｒは、十分に大きな値に設定され、反転入力端子（−）と非反転出力端子（＋）との間と、非反転入力端子（＋）と反転出力端子（−）との間をそれぞれ単に直流的に接続する。
【００２１】
演算増幅器１１の出力信号Ｖｏｎ，Ｖｏｐはローパスフィルタ１２を通して高周波成分が除去された後に、ＡＤ変換器１３に入力されデジタル信号の出力信号に変換される。ＡＤ変換器１３の出力信号は出力バッファ１４を通して出力端子Ｐ２から出力される。（図１のＤＡＴＡの波形を参照）ＡＤ変換器１３は、例えばシグマ・デルタ型ＡＤ変換器である。
【００２２】
前記演算増幅器１１の第１の帰還コンデンサＣｆ１は、可変容量型のＭＯＳ容量素子を用いて構成され、コンデンサＣｍによって発生された入力信号の振幅の増加と共にその容量値が増加する特性を有する。一方、第２の帰還コンデンサＣｆ２は、電圧依存性が小さいコンデンサであり、前記入力信号の振幅が増加してもその容量値は殆ど変化しない特性を有している。
【００２３】
したがって、入力信号の振幅が大きくなるにつれてＣｆは大きくなり、それによって演算増幅器１１のゲインＣｍ／Ｃｆは小さくなることから、演算増幅器１１の出力信号Ｖｏｎ，Ｖｏｐは抑制される。これにより、入力信号の振幅が過大に大きくなっても、演算増幅器１１の出力信号Ｖｏｎ，Ｖｏｐを電源電圧以下に抑制することができる。また、後段に設けられたＡＤ変換器１３の入力信号をフルスケールレベル以下に抑え、高調波歪特性（ＴＨＤ特性）の劣化を大きく改善することができる。
【００２４】
第２の帰還コンデンサＣｆ２は、帰還コンデンサＣｆ（Ｃｆ１とＣｆ２の和）の電圧依存性（入力信号の振幅依存性）を調整するために設けられるもので、例えばＣｆ２を大きくすることにより、その電圧依存性を小さくすることができる。つまり、入力信号が大きくなったときに、演算増幅器１１のゲインを調整して、演算増幅器１１の出力信号Ｖｏｎ，Ｖｏｐをどの位抑制するかを調整することができる。したがって、そのような調整が不要な場合には、第２の帰還コンデンサＣｆ２を省略しても良い。
【００２５】
［第１の帰還コンデンサＣｆ１の構成］
図２は、第１の帰還コンデンサＣｆ１の構成を示す回路図、図３は第１の帰還コンデンサＣｆ１の構造を示す断面図であり、第１のＭＯＳ容量素子Ｍ１と第２のＭＯＳ容量素子Ｍ２に沿った断面図である。
【００２６】
単体のＭＯＳ容量のＣ−Ｖ特性（容量−電圧特性）は中心電圧（容量の入出力端子に印加される電圧がゼロ）に対して非対称になっており、高調波歪特性（ＴＨＤ特性）は大きく改善されない。そのため、２つの同じＭＯＳ容量素子を互い違いに並列に接続することにより中心電圧に対して対称なＣ−Ｖ特性を得ることができ、高調波歪特性（ＴＨＤ特性）を大きく改善することができる。
【００２７】
図２に示すように、第１のＭＯＳ容量素子Ｍ１は、第１のゲートＧ１、第１のバックゲートＢＧ１、第１のソースＳ１、第１のドレインＤ１を有している。また、第２のＭＯＳ容量素子Ｍ２は、第２のゲートＧ２、第２のバックゲートＢＧ２、第２のソースＳ２、第２のドレインＤ２を有している。第１及び第２のＭＯＳ容量素子Ｍ１，Ｍ２は、同一の構成、同一のサイズを有するエンハンスメント型のＮチャネルＭＯＳトランジスタである。
【００２８】
そして、第１のゲートＧ１と第２のバックゲートＢＧ２とが電気的に接続される。この接続ノードをＮ１とする。また、第２のゲートＧ２と第１のバックゲートＢＧ２とが電気的に接続される。この接続ノードをＮ２とする。ノードＮ１に入力電圧Ｖｉｎが印加され、ノードＮ２に出力電圧Ｖｏｕｔが印加される。ノードＮ１は図１の演算増幅器１１の反転入力端子（−）に接続され、ノードＮ２は演算増幅器１１の非反転出力端子（＋）に接続される。
【００２９】
図３は、第１の帰還コンデンサＣｆ１のデバイス構造を示す断面図である。図示のように、Ｐ型半導体基板２０の表面にＮ型ウエル２１が形成される。そのＮ型ウエル２１の表面に第１のＰ型ウエル２２、第２のＰ型ウエル２３が形成される。そして、第１のＰ型ウエル２２上に第１のＭＯＳ容量素子Ｍ１が形成され、第２のＰ型ウエル２３上に第２のＭＯＳ容量素子Ｍ２が形成される。
【００３０】
この場合、第１のＰ型ウエル２２が第１のＭＯＳ容量素子Ｍ１の第１のバックゲートＢＧ１になっている。また、第２のＰ型ウエル２３が第２のＭＯＳ容量素子Ｍ２の第２のバックゲートＢＧ１になっている。また、第１のゲートＧ１はゲート絶縁膜２４（容量絶縁膜）上に形成され、第２のゲートＧ２はゲート絶縁膜２５（容量絶縁膜）上に形成される。ゲート絶縁膜２４、２５は同じ材質、同じ膜厚を有することが好ましい。
【００３１】
なお、第１の帰還コンデンサＣｆ１のデバイス構造は、上述のようなＰ型半導体基板２０とトリプルウエル構造を用いたものに限らず、Ｐ型半導体基板２０の代わりにＮ型半導体基板を用い、その表面に第１のＰ型ウエル２２、第２のＰ型ウエル２３を形成しても良い。
【００３２】
図４は第１の帰還コンデンサＣｆ１のＣ−Ｖ特性を示す図である。図４（ａ）は、第１のＭＯＳ容量素子Ｍ１のＣ−Ｖ特性を示す。横軸は第１のＭＯＳ容量素子Ｍ１に印加される電圧（＝Ｖｉｎ−Ｖｏｕｔ）、縦軸は容量Ｃ１である。図示のように、印加電圧がＶｔ（しきい値）以上では、チャネルに反転層が形成されることにより容量Ｃ１は急激に増加する。印加電圧がＶｔ（しきい値）以下であってＶｔ付近では、チャネルに空乏層が形成されるため容量Ｃ１は小さいが、印加電圧がさらに負方向に変化するとチャネルは蓄積状態へと向かい、容量Ｃ１は増加していく。このＣ−Ｖ特性は、中心電圧（０Ｖ）に対して非対称である。
【００３３】
一方、図４（ｂ）は、第２のＭＯＳ容量素子Ｍ２のＣ−Ｖ特性を示す。図示のように、このＣ−Ｖ特性は、第１のＭＯＳ容量素子Ｍ１のＣ−Ｖ特性を図の縦軸を中心に折り返した形になっている。つまり、印加電圧が−Ｖｔより低くなると、チャネルに反転層が形成されることにより容量Ｃ２は急激に増加する。印加電圧がＶｔ（しきい値）以上であって−Ｖｔ付近は、チャネルに空乏層が形成されるため容量Ｃ２は小さいが、印加電圧が正方向へ変化するとチャネルは蓄積状態へと向かい容量Ｃ２は増加していく。つまり、第１のＭＯＳ容量素子Ｍ１のＣ−Ｖ特性とは反対である。
【００３４】
図４（ｃ）は、第１の帰還コンデンサＣｆ１のＣ−Ｖ特性を示す。これは、第１のＭＯＳ容量素子Ｍ１と第２のＭＯＳ容量素子Ｍ２のＣ−Ｖ特性の和になっている。これから明らかなように、第１の帰還コンデンサＣｆ１のＣ−Ｖ特性は中心電圧（０Ｖ）に対して左右対称である。
【００３５】
ここで、第１及び第２のバックゲートＢＧ１，ＢＧ２を接地電圧（０Ｖ）に設定したとすると、中心電圧が接地電圧（０Ｖ）である場合にはバックゲートバイアス効果は生じないが、中心電圧が０Ｖでない場合には、バックゲートバイアス効果によりＣ−Ｖ特性が中心電圧に対して非対称になる。実際、図１の回路の場合、演算増幅器１１のイマジナリーショートにより、第１の帰還コンデンサＣｆ１に印加される中心電圧Ｖｓは、演算増幅器１１の電源電圧Ｖｄｄの１／２になる。バックゲートバイアス効果によりＣ−Ｖ特性が中心電圧に対して非対称になると、入力信号が過大に大きくなった場合に高調波歪が大きくなり高調波歪特性（ＴＨＤ特性）を劣化させてしまう。
【００３６】
そこで、図２及び図３に示すように、第１のバックゲートＢＧ１を接地ではなく、第１のソースＳ１及び第１のドレインＤ１に接続する。同様に、第２のバックゲートＢＧ２を接地ではなく、第２のソースＳ２及び第２のドレインＤ２に接続する。こうすることにより、中心電圧が０Ｖ以外の場合でも、バックゲートバイアス効果を無くして、第１の帰還コンデンサＣｆ１のＣ−Ｖ特性を中心電圧に対して左右対称にすることができる。
【００３７】
図５は、第１の帰還コンデンサＣｆ１における第１のＭＯＳ容量素子Ｍ１のＣ−Ｖ特性の測定例を示す図であり、図６は、第１の帰還コンデンサＣｆ１のＣ−Ｖ特性の測定例を示す図である。図５、図６は、それぞれ３つのサンプルの測定例を示し、図中のＶｔｅｎ２０とは、Ｖｔ（しきい値）を表わしており、面積２００００μｍ２とは、第１のＭＯＳ容量素子Ｍ１の面積を表わしている。図５のＣ−Ｖ特性は中心電圧（０Ｖ）に対して対称であるが、図６のＣ−Ｖ特性は中心電圧（０Ｖ）に対して対称になることが確認された。
【００３８】
このように、第１の帰還コンデンサＣｆ１として、可変容量型の第１のＭＯＳ容量素子Ｍ１及び第２のＭＯＳ容量素子Ｍ２を用いることにより、通常のＡＬＣ回路と同様に出力信号の抑制効果が得られる。また、レベル検出をした後にレベル抑制動作を行うＡＬＣ回路に比べて、本回路の動作は高速であり、しかもレベル検出回路、制御スイッチ、制御回路等を必要とするＡＬＣ回路を用いる場合に比べて回路規模を小さくすることができる。
【００３９】
また、第１及び第２のＭＯＳ容量素子Ｍ１，Ｍ２のＣ−Ｖ特性は、通常使用される入力信号レベルでは電圧依存性が小さいため、通常使用時にはその線形性が維持される。（図４参照）一方、ＡＤ変換器１３に入力される過大な入力信号レベルが予め予測されるシステムにおいては、ＡＤ変換器１３に入力される最大の信号レベルが０ｄＢＦＳ以下になるように、第１及び第２のＭＯＳ容量素子Ｍ１，Ｍ２のサイズ（ＭＯＳトランジスタのチャネル長Ｌとチャネル幅Ｗで規定されるゲートの面積）を調節することによって、高調波歪特性（ＴＨＤ特性）を更に大幅に改善することができる。
【００４０】
また、第１及び第２のＭＯＳ容量素子Ｍ１，Ｍ２のサイズを変更することで、可変容量範囲を調節することができる。なお、第１及び第２のＭＯＳ容量素子Ｍ１，Ｍ２はＮチャネル型だけでなく、Ｐチャネル型であっても、同様に、中心電圧に対して左右対称なＣ−Ｖ特性を得ることができる。
【００４１】
［第２の帰還コンデンサＣｆ２の構成］
図７は、第２の帰還コンデンサＣｆ２の構成を示す断面図である。第２の帰還コンデンサＣｆ２は、第１の帰還コンデンサＣｆ１と同じＰ型半導体基板２０上に形成される。Ｐ型半導体基板２０上に、層間絶縁膜３０を介して第１の多結晶半導体層３１（例えば、ポリシリコン層）、容量絶縁層３２（例えば、シリコン酸化層）、第２の多結晶半導体層３３（例えば、ポリシリコン層）が積層して形成される。つまり、容量絶縁層３２は第１及び第２の多結晶半導体層３１，３３の間に挟まれる。第１及び第２の多結晶半導体層３１，３３の中にはＮ型不純物、又はＰ型不純物が高濃度にドープされることにより、Ｃ−Ｖ特性の電圧依存性が小さくなっている。その不純物濃度は、少なくとも第１及び第２のＰ型ウエル２１，２２の不純物濃度よりも高濃度である。
【００４２】
第２の帰還コンデンサＣｆ２は、上述のようなＰＩＰ（ポリシリコン層−絶縁層−ポリシリコ層）容量構造に限られず、Ｃ−Ｖ特性の電圧依存性が小さい、Ｎ型のデプレッションＭＯＳ容量を用いたものでも良い。
【符号の説明】
【００４３】
１  入力信号源      １０  増幅部      １１  演算増幅器
１２  ローパスフィルタ      １３  ＡＤ変換器      １４  出力バッファ
Ｃｆ１  第１の帰還コンデンサ      Ｃｆ２  第２の帰還コンデンサ
２０  Ｐ型半導体基板      ２１  Ｎ型ウエル      ２２  第１のＰ型ウエル
２３  第２のＰ型ウエル      ２４，２５  ゲート絶縁膜
３０  層間絶縁膜      ３１  第１の多結晶半導体層
３２  容量絶縁膜      ３３  第２の多結晶半導体層
【図１】
2010245728.tif 000003
【図２】
2010245728.tif 000004
【図３】
2010245728.tif 000005
【図４】
2010245728.tif 000006
【図５】
2010245728.tif 000007
【図６】
2010245728.tif 000008
【図７】
2010245728.tif 000009