(57)【要約】【課題】従来よりも簡便に半導体集積回路の動作を解析できること。【解決手段】シミュレーション実行部は、回路接続情報とＥＳＤデバイスモデル（２４）とに基づいて、半導体集積回路への過電圧としてＥＳＤサージ電圧を半導体デバイスの端子に印加して、半導体集積回路の動作を解析する。ＥＳＤデバイスモデル（２４）は、半導体デバイスの端子としてドレイン端子（２１）、ソース端子（２２）を有するＭＯＳＦＥＴに適用される。ＥＳＤデバイスモデル（２４）は、ドレイン端子（２１）からソース端子（２２）に電流が流れる第１のＥＳＤデバイスモデル（２５）と、第１のＥＳＤデバイスモデル（２５）と構成要素が同じであり、ソース端子（２２）からドレイン端子（２１）に電流が流れる第２のＥＳＤデバイスモデル（２６）と、を備えている。【選択図】図４
2010040670.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路で使用される半導体デバイスの回路構成と接続関係と端子とを表す回路接続情報を出力する回路接続情報出力部と、
前記回路接続情報と、前記半導体デバイスに対してＥＳＤ（Ｅｌｅｃｔｒｏ  Ｓｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ）耐性をシミュレーションするためのＥＳＤデバイスモデルとに基づいて、前記半導体集積回路への過電圧としてＥＳＤサージ電圧を前記半導体デバイスの端子に印加して、前記半導体集積回路の動作を解析するシミュレーション実行部と、
を具備し、
前記ＥＳＤデバイスモデルは、
前記半導体デバイスの端子としてドレイン端子、ソース端子を有するＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）に適用され、
前記ドレイン端子から前記ソース端子に電流が流れる第１のＥＳＤデバイスモデルと、
前記第１のＥＳＤデバイスモデルと構成要素が同じであり、前記ソース端子から前記ドレイン端子に電流が流れる第２のＥＳＤデバイスモデルと、
を備えるＥＳＤ耐性シミュレーション装置。
【請求項２】
前記第１のＥＳＤデバイスモデルと前記第２のＥＳＤデバイスモデルは、前記ドレイン端子と前記ソース端子間に並列接続され、
前記ＭＯＳＦＥＴはゲート端子を更に有し、
前記ＥＳＤデバイスモデルは、
前記ゲート端子と接地間に接続された抵抗素子、
を更に備える請求項１に記載のＥＳＤ耐性シミュレーション装置。
【請求項３】
前記第１のＥＳＤデバイスモデルは、
そのアノードが前記ドレイン端子に接続され、そのカソードが前記ソース端子に接続された第１のダイオード、
を備え、
前記第２のＥＳＤデバイスモデルは、
そのアノードが前記ソース端子に接続され、そのカソードが前記ドレイン端子に接続された第２のダイオード、
を備える請求項２に記載のＥＳＤ耐性シミュレーション装置。
【請求項４】
前記第１のＥＳＤデバイスモデルは、
そのアノードが前記ドレイン端子に接続され、そのカソードが前記ソース端子に接続された第１、２のダイオードと、
前記第１のダイオードのアノードと前記ドレイン端子との間に接続された第１の電圧制御スイッチと、
を備え、
前記第２のＥＳＤデバイスモデルは、
そのアノードが前記ソース端子に接続され、そのカソードが前記ドレイン端子に接続された第３、４のダイオードと、
前記第３のダイオードのアノードと前記ソース端子との間に接続された第２の電圧制御スイッチと、
を備え、
第１〜４のダイオードの電圧閾値と電流能力は、スナップバッグ特性における電圧−電流特性により決定され、
前記第１、２の電圧制御スイッチは、前記スナップバッグ特性から、異なる特性に変わったときに、切り替わる、
請求項２に記載のＥＳＤ耐性シミュレーション装置。
【請求項５】
前記シミュレーション実行部は、
前記回路接続情報と、前記半導体デバイスに対して通常動作をシミュレーションするための標準デバイスモデルとに基づいて、前記半導体集積回路への過電圧として第１電圧を前記半導体デバイスの端子に印加して、前記半導体集積回路の動作を解析し、
前記半導体デバイスに対してＥＳＤ耐性をシミュレーションする場合、前記回路接続情報と前記ＥＳＤデバイスモデルとに基づいて、前記第１電圧よりも高い第２電圧を前記ＥＳＤサージ電圧として前記半導体デバイスの端子に印加して、前記半導体集積回路の動作を解析する、
請求項１〜４のいずれかに記載のＥＳＤ耐性シミュレーション装置。
【請求項６】
前記半導体デバイスに対してＥＳＤ耐性をシミュレーションする場合、前記標準デバイスモデルをＥＳＤデバイスモデルに入れ替えるモデル入替部、
を更に具備する請求項５に記載のＥＳＤ耐性シミュレーション装置。
【請求項７】
請求項１〜６のいずれかに記載のＥＳＤ耐性シミュレーション装置に用いられるＥＳＤデバイスモデル。
【請求項８】
半導体集積回路で使用される半導体デバイスに対してＥＳＤ（Ｅｌｅｃｔｒｏ  Ｓｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ）耐性をシミュレーションするためのＥＳＤデバイスモデルを記憶装置に格納するステップ、
を具備し、
前記ＥＳＤデバイスモデルは、
前記半導体デバイスの端子としてドレイン端子、ソース端子を有するＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）に適用され、
前記ドレイン端子から前記ソース端子に電流が流れる第１のＥＳＤデバイスモデルと、
前記第１のＥＳＤデバイスモデルと構成要素が同じであり、前記ソース端子から前記ドレイン端子に電流が流れる第２のＥＳＤデバイスモデルと、
を備え、
前記半導体デバイスの回路構成と接続関係と端子とを表す回路接続情報を出力するステップと、
前記回路接続情報と前記ＥＳＤデバイスモデルとに基づいて、前記半導体集積回路への過電圧としてＥＳＤサージ電圧を前記半導体デバイスの端子に印加して、前記半導体集積回路の動作を解析するステップと、
を更に具備するＥＳＤ耐性シミュレーション方法。
【請求項９】
前記第１のＥＳＤデバイスモデルと前記第２のＥＳＤデバイスモデルは、前記ドレイン端子と前記ソース端子間に並列接続され、
前記ＭＯＳＦＥＴはゲート端子を更に有し、
前記ＥＳＤデバイスモデルは、
前記ゲート端子と接地間に接続された抵抗素子、
を更に備える請求項８に記載のＥＳＤ耐性シミュレーション方法。
【請求項１０】
前記第１のＥＳＤデバイスモデルは、
そのアノードが前記ドレイン端子に接続され、そのカソードが前記ソース端子に接続された第１のダイオード、
を備え、
前記第２のＥＳＤデバイスモデルは、
そのアノードが前記ソース端子に接続され、そのカソードが前記ドレイン端子に接続された第２のダイオード、
を備える請求項９に記載のＥＳＤ耐性シミュレーション方法。
【請求項１１】
前記第１のＥＳＤデバイスモデルは、
そのアノードが前記ドレイン端子に接続され、そのカソードが前記ソース端子に接続された第１、２のダイオードと、
前記第１のダイオードのアノードと前記ドレイン端子との間に接続された第１の電圧制御スイッチと、
を備え、
前記第２のＥＳＤデバイスモデルは、
そのアノードが前記ソース端子に接続され、そのカソードが前記ドレイン端子に接続された第３、４のダイオードと、
前記第３のダイオードのアノードと前記ソース端子との間に接続された第２の電圧制御スイッチと、
を備え、
第１〜４のダイオードの電圧閾値と電流能力は、スナップバッグ特性における電圧−電流特性により決定され、
前記第１、２の電圧制御スイッチは、前記スナップバッグ特性から、異なる特性に変わったときに、切り替わる、
請求項９に記載のＥＳＤ耐性シミュレーション方法。
【請求項１２】
前記半導体集積回路の動作を解析するステップは、
前記回路接続情報と、前記半導体デバイスに対して通常動作をシミュレーションするための標準デバイスモデルとに基づいて、前記半導体集積回路への過電圧として第１電圧を前記半導体デバイスの端子に印加して、前記半導体集積回路の動作を解析するステップと、
前記半導体デバイスに対してＥＳＤ耐性をシミュレーションする場合、前記回路接続情報と前記ＥＳＤデバイスモデルとに基づいて、前記第１電圧よりも高い第２電圧を前記ＥＳＤサージ電圧として前記半導体デバイスの端子に印加して、前記半導体集積回路の動作を解析するステップと、
を含む請求項８〜１１のいずれかに記載のＥＳＤ耐性シミュレーション方法。
【請求項１３】
前記半導体デバイスに対してＥＳＤ耐性をシミュレーションする場合、前記標準デバイスモデルをＥＳＤデバイスモデルに入れ替えるステップ、
を更に具備する請求項１２に記載のＥＳＤ耐性シミュレーション方法。
【請求項１４】
請求項８〜１３のいずれかに記載のＥＳＤ耐性シミュレーション方法の各ステップをコンピュータに実行させるコンピュータプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路の静電気放電（Ｅｌｅｃｔｒｏ  Ｓｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ：ＥＳＤ、以降ＥＳＤと称す）耐性に関し、特にＥＳＤ耐性の性能を検証するＥＳＤ耐性シミュレーション装置とそれに用いられるＥＳＤデバイスモデルに関する。
【背景技術】
【０００２】
半導体集積回路のＥＳＤ耐性の破壊検査は、製造、パッケージングされた最終製品に対して実施され、半導体集積回路の実力が判定される。
【０００３】
最終製品段階でＥＳＤ耐性の能力不足が判明した場合、放電経路の静電破壊保護回路の再設計、製造、ＥＳＤ耐性評価を繰り返すことになる。このため、開発期間の長期化や、ＥＳＤ耐性を確保する放電経路の静電破壊保護回路の規模を過剰に大きく設計する。これにより、半導体集積回路の面積が増大し、コストの増加を招いていた。
【０００４】
近年、半導体プロセスが微細になり、半導体に搭載するシステムが複雑になり、半導体集積回路は多電源化されている。これにより、ＥＳＤ保護回路の耐性検証だけでなく、内部回路とＥＳＤ保護回路の状態を半導体集積回路全体で検証する必要が生じる。そこで、設計段階でＥＳＤ耐性を確保し、且つ、開発期間の長期化と開発費高騰を抑えるためのＥＳＤ耐性シミュレーション装置とそれに用いられるＥＳＤデバイスモデルが求められている。
【０００５】
図１は、従来のＥＳＤ耐性シミュレーション装置として、特開２００６−１４８０２９号公報に記載された回路シミュレーション装置の構成を示すブロック図である。
【０００６】
従来のＥＳＤ耐性シミュレーション装置は、回路図入力装置１と、回路接続情報部２と、入力記述解析部３と、回路行列生成部４と、素子特性計算部５と、過渡解析手段９を有するシミュレーション実行部８と、端子電圧抽出手段１０と、デバイスモデル選択部１１と、解析結果出力部１３とを具備している。
【０００７】
回路図入力装置１は、半導体集積回路が記述された回路図を表すデータを入力する。半導体集積回路は、集積回路を構成する被試験回路である。
【０００８】
回路接続情報部２は、回路図入力装置１により入力された回路図を表すデータに基づいて、回路接続情報を生成する。回路接続情報は、半導体集積回路で使用される半導体デバイスの回路構成と接続関係と端子とを表している。
【０００９】
入力記述解析部３は、回路接続情報部２により生成された回路接続情報に基づいて、半導体デバイスの回路構成と接続関係と端子とを解析する。
【００１０】
素子特性計算部５には、標準デバイスモデル６とＥＳＤデバイスモデル７とが設定されている。標準デバイスモデル６は、半導体デバイスに対して通常動作をシミュレーションするためのデバイスモデルである。ＥＳＤデバイスモデル７は、半導体デバイスに対してＥＳＤ耐性をシミュレーションするためのデバイスモデルである。素子特性計算部５は、標準デバイスモデル６を使用して、半導体デバイスの端子に印加された電圧（デバイス端子電圧）におけるデバイス特性を算出する。
【００１１】
回路行列生成部４は、入力記述解析部３により解析された回路接続情報（半導体デバイスの回路構成、接続関係、端子を表す情報）と、素子特性計算部５により算出された半導体デバイスのデバイス特性とに基づいて、半導体集積回路の行列方程式（関数）を生成する。
【００１２】
過渡解析手段９は、被試験回路（半導体集積回路）への過電圧・過電流入力に対する回路動作の過渡解析を行うための手段である。シミュレーション実行部８は、過渡解析手段９を用いて、回路行列生成部４により生成された回路行列方程式を解くことにより、半導体集積回路への過電圧・過電流入力に対する回路動作の過渡解析を実行する（半導体集積回路の動作を解析する）。即ち、シミュレーション実行部８は、回路接続情報（半導体デバイスの回路構成、接続関係、端子を表す情報）と標準デバイスモデル６とに基づいて、半導体集積回路への過電圧として第１電圧を半導体デバイスの端子に印加して、半導体集積回路の動作を解析する。解析結果出力部１３は、その解析の結果を出力する。
【００１３】
シミュレーション実行部８が半導体集積回路の動作を解析しているとき、端子電圧抽出手段１０は、半導体デバイスの端子に印加された電圧をデバイス端子電圧として抽出する。
【００１４】
デバイスモデル選択部１１には、ＥＳＤ動作適合判定条件１２が設定されている。ＥＳＤ動作適合判定条件１２は、標準デバイスモデル６をＥＳＤデバイスモデル７に置き換えるための条件を表している。この条件は、デバイス端子電圧により決定される。デバイスモデル選択部１１は、端子電圧抽出手段１０により抽出されたデバイス端子電圧がＥＳＤ動作適合判定条件１２に適合するか否かを調べる。その結果、適合しないものとする。この場合、素子特性計算部５は、標準デバイスモデル６を使用する。
【００１５】
一方、シミュレーション実行部８は、回路接続情報（半導体デバイスの回路構成、接続関係、端子を表す情報）と標準デバイスモデル６とに基づいて、第１電圧よりも高い第２電圧を半導体デバイスの端子に印加して、半導体集積回路の動作を解析する。
【００１６】
シミュレーション実行部８が半導体集積回路の動作を解析しているとき、端子電圧抽出手段１０は、半導体デバイスの端子に印加された電圧をデバイス端子電圧として抽出する。
【００１７】
デバイスモデル選択部１１は、端子電圧抽出手段１０により抽出されたデバイス端子電圧がＥＳＤ動作適合判定条件１２に適合するか否かを調べる。その結果、適合する場合、デバイスモデル選択部１１は、デバイスモデルとしてＥＳＤデバイスモデル７を選択するための選択指示を素子特性計算部５に出力する。
【００１８】
素子特性計算部５は、デバイスモデル選択部１１からの選択指示に応じて、デバイスモデルを標準デバイスモデル６からＥＳＤデバイスモデル７に置き換える。素子特性計算部５は、ＥＳＤデバイスモデル７を使用して、半導体デバイスの端子に印加された電圧（デバイス端子電圧）におけるデバイス特性を算出する。
【００１９】
その結果、シミュレーション実行部８は、回路接続情報（半導体デバイスの回路構成、接続関係、端子を表す情報）とＥＳＤデバイスモデル７とに基づいて、第２電圧を半導体デバイスの端子に印加して、半導体集積回路の動作を解析する。
【００２０】
このように、従来のＥＳＤ耐性シミュレーション装置では、デバイス端子電圧に応じてデバイスモデルを割り当て、半導体集積回路の動作を解析する。
【００２１】
図２は、ＥＳＤデバイスモデル７の等価回路１１０を示している。
【００２２】
等価回路１１０は、第１〜２のバイポーラトランジスタ１０４と、第１〜４の変調抵抗素子１０１と、第１〜２のダイオード１０２と、第１〜２のアバランシェ電流源１０３とを備えている。第１〜２のバイポーラトランジスタ１０４では、Ｇｕｍｍｅｌ−Ｐｏｏｎモデルとして有名なバイポーラトランジスタである。第１〜４の変調抵抗素子１０１は、高電流密度における抵抗値変調を表す抵抗素子である。第１〜２のダイオード１０２は、ＰＮ接合の順方向のダイオードであり、高電流密度特性を有する。第１〜２のアバランシェ電流源１０３は、ＰＮ接合の逆電圧時のブレークダウン電流を発生する。
【００２３】
第１〜４の変調抵抗素子１０１の両端のうちの一端には、それぞれ、ソース端子、コレクタ端子、ベース端子、エミッタ端子が接続されている。第１のバイポーラトランジスタ１０４は、そのコレクタが第１の変調抵抗素子１０１の他端に接続され、そのエミッタが第３の変調抵抗素子１０１の他端に接続され、そのベースが第２の変調抵抗素子１０１の他端に接続されている。第２のバイポーラトランジスタ１０４は、そのコレクタが第２の変調抵抗素子１０１の他端に接続され、そのエミッタが第４の変調抵抗素子１０１の他端に接続され、そのベースが第３の変調抵抗素子１０１の他端に接続されている。第１のダイオード１０２は、そのアノードが第２のバイポーラトランジスタ１０４のベースに接続され、そのカソードが第１のバイポーラトランジスタ１０４のベースに接続されている。第１のアバランシェ電流源１０３は、第１のダイオード１０２と並列に設けられ、その負側が第２のバイポーラトランジスタ１０４のベースに接続され、正側が第１のバイポーラトランジスタ１０４のベースに接続されている。第２のダイオード１０２は、そのアノードが第２のバイポーラトランジスタ１０４のベースに接続され、そのカソードが第２のバイポーラトランジスタ１０４のエミッタに接続されている。第２のアバランシェ電流源１０３は、第２のダイオード１０２と並列に設けられ、その負側が第２のバイポーラトランジスタ１０４のエミッタに接続され、正側が第２のバイポーラトランジスタ１０４のベースに接続されている。
【００２４】
【特許文献１】特開２００６−１４８０２９号公報
【発明の開示】
【発明が解決しようとする課題】
【００２５】
従来のＥＳＤ耐性シミュレーション装置では、半導体集積回路内で使われる半導体デバイス、特に、ＭＯＳ型電界効果トランジスタ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：ＭＯＳＦＥＴ、以降ＭＯＳＦＥＴと称す）が適用されるＥＳＤデバイスモデル７を図２に示されるような構成にしている。即ち、寄生素子のバイポーラトランジスタのＧｕｍｍｅｌ−Ｐｏｏｎモデル１０４と、トリガーのための電流源のアバランシェ電流源１０３と、ダイオード１０２と、を組み合わせた等価回路によりモデル化している。
【００２６】
この等価回路により、ＥＳＤデバイスモデル７は、第１のＥＳＤデバイスモデルと、第２のＥＳＤデバイスモデルと、を備えている。第１のＥＳＤデバイスモデルは、ＭＯＳＦＥＴのドレイン端子からソース端子に電流が流れる構成を表している。第２のＥＳＤデバイスモデルは、ＭＯＳＦＥＴのソース端子からドレイン端子に電流が流れる構成を表している。しかし、第１のＥＳＤデバイスモデルと第２のＥＳＤデバイスモデルは、構成要素が異なる。従って、従来のＥＳＤ耐性シミュレーション装置では、シミュレーション実行部８は、ＥＳＤデバイスモデル７を使用して半導体集積回路の動作を解析するときに、ＭＯＳＦＥＴのドレイン及びソース端子を区別しなければならない。
【００２７】
従来のＥＳＤ耐性シミュレーション装置では、シミュレーション実行部８がＭＯＳＦＥＴのドレイン及びソース端子を区別するために、端子電圧抽出手段１０が、半導体デバイスの端子に印加された電圧（デバイス端子電圧）を抽出し、デバイスモデル選択部１１が、デバイス端子電圧に適合するＥＳＤデバイスモデル７を選択する過程を繰り返すことになる。これにより、半導体集積回路の開発期間が長期化してしまうという問題がある。従来よりも簡便に半導体集積回路の動作を解析できることが望まれる。
【課題を解決するための手段】
【００２８】
以下に、発明を実施するための最良の形態・実施例で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための最良の形態・実施例の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
【００２９】
本発明のＥＳＤ耐性シミュレーション装置は、回路接続情報出力部（１〜３）と、シミュレーション実行部（８）と、を具備している。回路接続情報出力部（１〜３）は、半導体集積回路で使用される半導体デバイスの回路構成と接続関係と端子とを表す回路接続情報を出力する。シミュレーション実行部（８）は、回路接続情報と、半導体デバイスに対してＥＳＤ（Ｅｌｅｃｔｒｏ  Ｓｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ）耐性をシミュレーションするためのＥＳＤデバイスモデル（２４）（３４）とに基づいて、半導体集積回路への過電圧としてＥＳＤサージ電圧を半導体デバイスの端子に印加して、半導体集積回路の動作を解析する。ＥＳＤデバイスモデル（２４）（３４）は、半導体デバイスの端子としてドレイン端子（２１）、ソース端子（２２）を有するＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）に適用される。ＥＳＤデバイスモデル（２４）（３４）は、ドレイン端子（２１）からソース端子（２２）に電流が流れる第１のＥＳＤデバイスモデル（２５）（３５）と、第１のＥＳＤデバイスモデル（２５）（３５）と構成要素が同じであり、ソース端子（２２）からドレイン端子（２１）に電流が流れる第２のＥＳＤデバイスモデル（２６）（３６）と、を備えている。
【発明の効果】
【００３０】
本発明のＥＳＤ耐性シミュレーション装置では、ＥＳＤデバイスモデル（２４）（３４）が使用される場合、ＥＳＤサージ電圧がドレイン端子（２１）、ソース端子（２２）に印加された場合にドレイン・ソース端子間にブレークダウンが発生し過渡的な電流が流れる。ドレイン端子（２１）にＥＳＤサージ電圧が印加された場合、第１のＥＳＤデバイスモデル（２５）（３５）が動作し、ドレイン端子（２１）からソース端子（２２）にサージ電流が流れる。また、ソース端子（２２）にＥＳＤサージ電圧が印加された場合、第２のＥＳＤデバイスモデル（２６）（３６）が動作し、ソース端子（２２）からドレイン端子（２１）にサージ電流が流れる。よって、第１のＥＳＤデバイスモデル（２５）（３５）と第２のＥＳＤデバイスモデル（２６）（３６）は、ドレイン端子（２１）とソース端子（２２）のどちらにＥＳＤサージ電圧が印加されても同じ動作をする。
【００３１】
本発明のＥＳＤ耐性シミュレーション装置では、上述の構成と動作により、シミュレーション実行部（８）は、ＥＳＤデバイスモデル（２４）（３４）を使用して半導体集積回路の動作を解析するときに、ＭＯＳＦＥＴのドレイン及びソース端子を区別しなくてもよい。
【００３２】
本発明のＥＳＤ耐性シミュレーション装置では、シミュレーション実行部（８）がＭＯＳＦＥＴのドレイン及びソース端子を区別するために、半導体デバイスの端子に印加された電圧（デバイス端子電圧）を抽出し、デバイス端子電圧に適合するＥＳＤデバイスモデル（２４）（３４）を選択する過程を繰り返す必要はない。
【００３３】
従って、本発明のＥＳＤ耐性シミュレーション装置によれば、従来よりも簡便に半導体集積回路の動作を解析することができる。これにより、半導体集積回路の開発期間を短縮できる。
【発明を実施するための最良の形態】
【００３４】
以下に添付図面を参照して、本発明の実施形態によるＥＳＤ（Ｅｌｅｃｔｒｏ  Ｓｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ）耐性シミュレーション装置について詳細に説明する。
【００３５】
（第１実施形態）
第１実施形態では、前述（従来のＥＳＤ耐性シミュレーション装置）と重複する説明を省略する。第１実施形態では、前述と同じ構成要素に対して同符号を付している。
【００３６】
［構成］
図３は、本発明の第１実施形態によるＥＳＤ耐性シミュレーション装置の構成を示すブロック図である。
【００３７】
本発明の第１実施形態によるＥＳＤ耐性シミュレーション装置は、回路接続情報出力部（回路図入力装置１、回路接続情報部２、入力記述解析部３）と、モデル入替部１６と、シミュレーション実行部８と、解析結果出力部１３とを具備している。
【００３８】
本発明の第１実施形態によるＥＳＤ耐性シミュレーション装置は、コンピュータにより実現することができる。この場合、コンピュータは、制御部であるＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）と、記録媒体である記憶装置とを備えている。記憶装置には、コンピュータである回路図入力部（回路図入力装置１）、回路接続情報部２、入力記述解析部３、モデル入替部１６、シミュレーション実行部８、解析結果出力部１３を含んでいる。ＣＰＵは、起動時やユーザの指示などにより、記憶装置からコンピュータを読み取って実行する。
【００３９】
モデル入替部１６には、標準デバイスモデルと、図４に示されるようなＥＳＤデバイスモデル２４とが設定されている。例えば、標準デバイスモデルとＥＳＤデバイスモデル２４とを記憶装置に予め格納しておく。標準デバイスモデルは、半導体デバイスに対して通常動作をシミュレーションするためのデバイスモデルである。ＥＳＤデバイスモデル２４は、半導体デバイスに対してＥＳＤ耐性をシミュレーションするためのデバイスモデルである。標準デバイスモデル、ＥＳＤデバイスモデル２４は、ドレイン端子２１、ソース端子２２、ゲート端子２３を有するＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）に適用される。
【００４０】
ＥＳＤデバイスモデル２４は、第１のＥＳＤデバイスモデル２５と、第２のＥＳＤデバイスモデル２６と、を備えている。第１のＥＳＤデバイスモデル２５は、ＭＯＳＦＥＴのドレイン端子２１からソース端子２２に電流が流れる構成を表している。第２のＥＳＤデバイスモデル２６は、ソース端子２２からドレイン端子２１に電流が流れる構成を表している。第１のＥＳＤデバイスモデル２５と第２のＥＳＤデバイスモデル２６は、電流が流れる方向が異なるが、構成要素が同じである。
【００４１】
第１のＥＳＤデバイスモデル２５と第２のＥＳＤデバイスモデル２６は、ドレイン端子２１とソース端子２２間に並列接続されている。ＥＳＤデバイスモデル２４は、更に、ゲート端子２３と接地間に接続された抵抗素子２７を備えている。
【００４２】
第１のＥＳＤデバイスモデル２５は、その構成として、第１のダイオードを備えている。第１のダイオードは、そのアノードがドレイン端子２１に接続され、そのカソードがソース端子２２に接続されている。
【００４３】
第２のＥＳＤデバイスモデル２６は、その構成として、第２のダイオードを備えている。第２のダイオードは、そのアノードがソース端子２２に接続され、そのカソードがドレイン端子２１に接続されている。
【００４４】
［動作］
本発明の第１実施形態によるＥＳＤ耐性シミュレーション装置の動作について、図３及び図４を用いて説明する。
【００４５】
回路図入力装置１は、半導体集積回路が記述された回路図を表すデータを入力する。半導体集積回路は、集積回路を構成する被試験回路である。
【００４６】
回路接続情報部２は、回路図入力装置１により入力された回路図を表すデータに基づいて、回路接続情報を生成する。回路接続情報は、半導体集積回路で使用される半導体デバイスの回路構成と接続関係と端子とを表している。
【００４７】
入力記述解析部３は、回路接続情報部２により生成された回路接続情報に基づいて、半導体デバイスの回路構成と接続関係と端子とを解析する。
【００４８】
モデル入替部１６には、標準デバイスモデルとＥＳＤデバイスモデル２４とのうちの、標準デバイスモデルを選択するための第１選択指示、又は、ＥＳＤデバイスモデル２４を選択するための第２選択指示が与えられる。半導体デバイスに対して通常動作をシミュレーションする場合、第１選択指示がモデル入替部１６に与えられ、半導体デバイスに対してＥＳＤ耐性をシミュレーションする場合、第２選択指示がモデル入替部１６に与えられる。
【００４９】
まず、第１選択指示がモデル入替部１６に与えられる。この場合、モデル入替部１６は、第１選択指示に応じて、標準デバイスモデルを選択する。
【００５０】
シミュレーション実行部８は、入力記述解析部３により解析された回路接続情報（半導体デバイスの回路構成、接続関係、端子を表す情報）を、モデル入替部１６を介して入力する。シミュレーション実行部８は、回路接続情報と標準デバイスモデルとに基づいて、半導体集積回路への過電圧として第１電圧を半導体デバイスの端子に印加して、半導体集積回路の動作を解析する。解析結果出力部１３は、その解析の結果を出力する。
【００５１】
一方、第２選択指示がモデル入替部１６に与えられる。この場合、モデル入替部１６は、第２選択指示に応じて、ＥＳＤデバイスモデル２４を選択する。即ち、モデル入替部１６は、標準デバイスモデルをＥＳＤデバイスモデル２４に入れ替える。
【００５２】
シミュレーション実行部８は、入力記述解析部３により解析された回路接続情報（半導体デバイスの回路構成、接続関係、端子を表す情報）を、モデル入替部１６を介して入力する。シミュレーション実行部８は、回路接続情報とＥＳＤデバイスモデル２４とに基づいて、第１電圧よりも高い第２電圧をＥＳＤサージ電圧として半導体デバイスの端子（ドレイン端子２１、ソース端子２２）に印加して、半導体集積回路の動作を解析する。解析結果出力部１３は、その解析の結果を出力する。
【００５３】
本発明の第１実施形態によるＥＳＤ耐性シミュレーション装置の動作として、ＥＳＤデバイスモデル２４が使用される場合、ＥＳＤサージ電圧がドレイン端子２１、ソース端子２２に印加された場合にドレイン・ソース端子間にブレークダウンが発生し過渡的な電流が流れる（これをＥＳＤ動作時と称する）。このＥＳＤ動作時に、拡散端子（ドレイン端子）２１にＥＳＤサージ電圧が印加された場合、第１のＥＳＤデバイスモデル２５が動作し、ドレイン端子２１から拡散端子（ソース端子）２２にサージ電流が流れる。また、ソース端子２２にＥＳＤサージ電圧が印加された場合、第２のＥＳＤデバイスモデル２６が動作し、ソース端子２２からドレイン端子２１にサージ電流が流れる。よって、第１のＥＳＤデバイスモデル２５と第２のＥＳＤデバイスモデル２６は、ドレイン端子２１とソース端子２２のどちらにＥＳＤサージ電圧が印加されても同じ動作をする。
【００５４】
［効果］
本発明の第１実施形態によるＥＳＤ耐性シミュレーション装置では、上述の構成と動作により、シミュレーション実行部８は、ＥＳＤデバイスモデル２４を使用して半導体集積回路の動作を解析するときに、ＭＯＳＦＥＴのドレイン及びソース端子を区別しなくてもよい。
【００５５】
本発明の第１実施形態によるＥＳＤ耐性シミュレーション装置では、シミュレーション実行部８がＭＯＳＦＥＴのドレイン及びソース端子を区別するために、半導体デバイスの端子に印加された電圧（デバイス端子電圧）を抽出し、デバイス端子電圧に適合するＥＳＤデバイスモデル２４を選択する過程を繰り返す必要はない。
【００５６】
従って、本発明の第１実施形態によるＥＳＤ耐性シミュレーション装置によれば、従来よりも簡便に半導体集積回路の動作を解析することができる。これにより、半導体集積回路の開発期間を短縮できる。
【００５７】
（第２実施形態）
第２実施形態では、前述（従来のＥＳＤ耐性シミュレーション装置、第１実施形態）と重複する説明を省略する。第２実施形態では、前述と同じ構成要素に対して同符号を付している。
【００５８】
［構成］
モデル入替部１６には、標準デバイスモデルと、図５に示されるようなＥＳＤデバイスモデル３４とが設定されている。例えば、標準デバイスモデルとＥＳＤデバイスモデル３４とを記憶装置に予め格納しておく。即ち、ＥＳＤデバイスモデル２４に代えて、ＥＳＤデバイスモデル３４が設定されている。ＥＳＤデバイスモデル３４は、半導体デバイスに対してＥＳＤ耐性をシミュレーションするためのデバイスモデルである。標準デバイスモデル、ＥＳＤデバイスモデル３４は、ドレイン端子２１、ソース端子２２、ゲート端子２３を有するＭＯＳＦＥＴに適用される。
【００５９】
ＥＳＤデバイスモデル３４は、第１のＥＳＤデバイスモデル３５と、第２のＥＳＤデバイスモデル３６と、を備えている。第１のＥＳＤデバイスモデル３５は、ＭＯＳＦＥＴのドレイン端子２１からソース端子２２に電流が流れる構成を表している。第２のＥＳＤデバイスモデル３６は、ソース端子２２からドレイン端子２１に電流が流れる構成を表している。第１のＥＳＤデバイスモデル３５と第２のＥＳＤデバイスモデル３６は、電流が流れる方向が異なるが、構成要素が同じである。
【００６０】
第１のＥＳＤデバイスモデル３５と第２のＥＳＤデバイスモデル３６は、ドレイン端子２１とソース端子２２間に並列接続されている。ＥＳＤデバイスモデル３４は、更に、ゲート端子２３と接地間に接続された抵抗素子２７を備えている。
【００６１】
第１のＥＳＤデバイスモデル３５は、その構成として、第１のダイオード３１と、第２のダイオード３２と、第１の電圧制御スイッチ３３と、を備えている。第１のダイオード３１、第２のダイオード３２は、そのアノードがドレイン端子２１に接続され、そのカソードがソース端子２２に接続されている。第１の電圧制御スイッチ３３は、第１のダイオード３１のアノードとドレイン端子２１との間に接続されている。
【００６２】
第２のＥＳＤデバイスモデル３６は、その構成として、第３のダイオード３１と、第４のダイオード３２と、第２の電圧制御スイッチ３３と、を備えている。第３のダイオード３１、第４のダイオード３２は、そのアノードがソース端子２２に接続され、そのカソードがドレイン端子２１に接続されている。第２の電圧制御スイッチ３３は、第３のダイオード３１のアノードとソース端子２２との間に接続されている。
【００６３】
第１のダイオード３１、第２のダイオード３２、第３のダイオード３１、第４のダイオード３２の電圧閾値と電流能力は、図６に示されるようなスナップバッグ特性における電圧−電流特性４１と電圧−電流特性４２により決定される。そこで、第１、２の電圧制御スイッチ３３は、スナップバッグ特性から、異なる特性に変わったときに、切り替わる（例えばオフする）。
【００６４】
［動作］
本発明の第２実施形態によるＥＳＤ耐性シミュレーション装置の動作として、ＥＳＤデバイスモデル３４が使用される場合、ＥＳＤサージ電圧がドレイン端子２１、ソース端子２２に印加された場合にドレイン・ソース端子間にブレークダウンが発生し過渡的な電流が流れる（ＥＳＤ動作時）。このＥＳＤ動作時に、拡散端子（ドレイン端子）２１にＥＳＤサージ電圧が印加された場合、第１のＥＳＤデバイスモデル３５が動作し、ドレイン端子２１から拡散端子（ソース端子）２２にサージ電流が流れる。第１の電圧制御スイッチ３３は、スナップバッグ特性から、異なる特性に変わったときに、切り替わる。また、ソース端子２２にＥＳＤサージ電圧が印加された場合、第２のＥＳＤデバイスモデル３６が動作し、ソース端子２２からドレイン端子２１にサージ電流が流れる。第２の電圧制御スイッチ３３は、スナップバッグ特性から、異なる特性に変わったときに、切り替わる。よって、第１のＥＳＤデバイスモデル３５と第２のＥＳＤデバイスモデル３６は、ドレイン端子２１とソース端子２２のどちらにＥＳＤサージ電圧が印加されても同じ動作をする。
【００６５】
［効果］
本発明の第２実施形態によるＥＳＤ耐性シミュレーション装置では、上述の構成と動作により、シミュレーション実行部８は、ＥＳＤデバイスモデル３４を使用して半導体集積回路の動作を解析するときに、ＭＯＳＦＥＴのドレイン及びソース端子を区別しなくてもよい。
【００６６】
本発明の第２実施形態によるＥＳＤ耐性シミュレーション装置では、シミュレーション実行部８がＭＯＳＦＥＴのドレイン及びソース端子を区別するために、半導体デバイスの端子に印加された電圧（デバイス端子電圧）を抽出し、デバイス端子電圧に適合するＥＳＤデバイスモデル２４を選択する過程を繰り返す必要はない。
【００６７】
従って、本発明の第２実施形態によるＥＳＤ耐性シミュレーション装置によれば、従来よりも簡便に半導体集積回路の動作を解析することができる。これにより、半導体集積回路の開発期間を短縮できる。
【００６８】
また、本発明の第２実施形態によるＥＳＤ耐性シミュレーション装置では、ＥＳＤデバイスモデル３４を使用して半導体集積回路の動作を解析するときに、第１実施形態に対して、ＥＳＤサージ電圧をドレイン端子２１、ソース端子２２に印加したときに、スナップバック特性を再現することができる。
【００６９】
また、本発明の第２実施形態によるＥＳＤ耐性シミュレーション装置では、小さな回路規模でスナップバック特性を再現できることである。その理由としては、従来では、ＥＳＤデバイスモデル７を変調抵抗素子とダイオードとアバランシェ電流源とＧｕｍｍｅｌ−Ｐｏｏｎモデル（バイポーラトランジスタ）により実現しているのに対して、本発明では、ＥＳＤデバイスモデル３４をダイオード４個とスイッチ２個と抵抗素子１個の等価回路素子数でスナップバック特性を実現できるためである。
【図面の簡単な説明】
【００７０】
【図１】図１は、従来のＥＳＤ耐性シミュレーション装置として、特開２００６−１４８０２９号公報に記載された回路シミュレーション装置の構成を示すブロック図である。
【図２】図２は、従来のＥＳＤ耐性シミュレーション装置に用いられるＥＳＤデバイスモデル７の等価回路１１０を示している。
【図３】図３は、本発明の第１、２実施形態によるＥＳＤ耐性シミュレーション装置の構成を示すブロック図である。
【図４】図４は、本発明の第１実施形態によるＥＳＤ耐性シミュレーション装置に用いられるＥＳＤデバイスモデル２４を示している。
【図５】図５は、本発明の第２実施形態によるＥＳＤ耐性シミュレーション装置に用いられるＥＳＤデバイスモデル３４を示している。
【図６】図６は、一般的なスナップバック特性を示している。
【符号の説明】
【００７１】
１    回路図入力装置、
２    回路接続情報部、
３    入力記述解析部、
４    回路行列生成部、
５    素子特性計算部、
６    標準デバイスモデル、
７    ＥＳＤデバイスモデル、
８    シミュレーション実行部、
９    過渡解析手段、
１０    端子電圧抽出手段、
１１    デバイスモデル選択部、
１２    ＥＳＤ動作適合判定条件、
１３    解析結果出力部、
１６    モデル入替部、
２１    拡散端子（ドレイン端子）、
２２    拡散端子（ソース端子）、
２３    ゲート端子、
２４    ＥＳＤデバイスモデル、
２５    第１のＥＳＤデバイスモデル、
２６    第２のＥＳＤデバイスモデル、
２７    抵抗素子、
３１    ダイオード、
３２    ダイオード、
３３    電圧制御スイッチ、
３４    ＥＳＤデバイスモデル、
３５    第１のＥＳＤデバイスモデル、
３６    第２のＥＳＤデバイスモデル、
４１    電圧−電流特性、
４２    電圧−電流特性、
１０１    変調抵抗素子、
１０２    ダイオード、
１０３    アバランシェ電流源、
１０４    Ｇｕｍｍｅｌ−Ｐｏｏｎモデル（バイポーラトランジスタ）、
１１０    等価回路（ＥＳＤデバイスモデル７）、
【図１】
2010040670.tif 000003
【図２】
2010040670.tif 000004
【図３】
2010040670.tif 000005
【図４】
2010040670.tif 000006
【図５】
2010040670.tif 000007
【図６】
2010040670.tif 000008