(57)【要約】【課題】低負荷時におけるＤＳＰへの余計な消費電力を低減することを課題とする。【解決手段】パケット処理装置１のＣＰＵ２１は、音声データ処理カード３０のＦＰＧＡ３１から統計情報を収集し、ＤＳＰの処理負荷を監視する。そして、ＣＰＵ２１は、ＤＳＰの処理負荷が低負荷であることを検出し、省電力設定に移行可能であると判断された場合には、電源断対象のＤＳＰを決定し、ＦＰＧＡ３１内の振り分けテーブル３１１ａを変更するように制御する。そして、ＦＰＧＡ３１は、振り分けテーブル３１１ａが変更されると、変更が完了した旨をＣＰＵ２１に通知する。そして、ＤＳＰ電源制御素子３２は、電源断対象となるＤＳＰの電源を断つ。【選択図】図１
2010263602.tif 000002
【特許請求の範囲】
【請求項１】
受信したパケットを信号処理する信号処理部と、
前記信号処理部の処理負荷を監視する処理負荷監視部と、
前記処理負荷監視部によって監視された前記処理負荷が低負荷である場合には、前記信号処理部への電源供給を断つように制御する電源制御部と、
を備えることを特徴とするパケット処理装置。
【請求項２】
前記処理負荷監視部は、前記処理負荷として、パケット長およびパケットの変換種別を監視し、
前記処理負荷監視部によって監視された前記パケット長および前記パケットの変換種別に基づいて、前記信号処理部がパケットを変換するための処理負荷を演算する処理負荷演算部をさらに備え、
電源制御部は、前記処理負荷演算部によって演算された前記処理負荷が所定の閾値以下である場合には、前記信号処理部への電源供給を断つように制御することを特徴とする請求項１に記載のパケット処理装置。
【請求項３】
前記処理負荷監視部は、前記処理負荷として、前記信号処理部が受信するパケット数を監視し、
前記電源制御部は、前記処理負荷監視部によって監視された前記パケット数が所定の閾値以下である場合には、前記信号処理部への電源供給を断つように制御することを特徴とする請求項１または２に記載のパケット処理装置。
【請求項４】
前記処理負荷監視部は、前記信号処理部によって信号処理されるパケットを保持するパケット保持部の蓄積量を監視し、
前記電源制御部は、前記信号処理部への電源供給を断つ場合に、前記処理負荷監視部によって監視された前記パケット保持部の蓄積量が無くなった後に、前記信号処理部への電源供給を断つように制御することを特徴とする請求項１〜３のいずれか一つに記載のパケット処理装置。
【請求項５】
前記信号処理部は、他の信号処理部とは電源層が独立して構成され、
前記信号処理部の電源制御処理について、シーケンス制御を行う電源制御素子をさらに備えることを特徴とする請求項１〜４のいずれか一つに記載のパケット処理装置。
【請求項６】
受信したパケットを信号処理する信号処理部の処理負荷を監視する処理負荷監視ステップと、
前記処理負荷監視ステップによって監視された前記処理負荷が低負荷である場合には、前記信号処理部への電源供給を断つように制御する電源制御ステップと、
を含んだことを特徴とする電源制御方法。
【請求項７】
受信したパケットのパケット数を監視するパケット数監視部と、
前記電源制御部により複数の信号処理部の一部への電源供給が断たれた場合に、前記パケット数監視部により監視されたパケット数に基づいて、受信したパケットのうち所定の割合のパケットを無信号化処理対象として選択するパケット選択部と、
前記パケット選択部により無信号化処理対象として選択されたパケットを無信号化処理する無信号化処理部と
をさらに備えたことを特徴とする請求項１に記載のパケット処理装置。
【請求項８】
受信したパケットのパケット数を監視するパケット数監視ステップと、
前記電源制御ステップにより複数の信号処理部の一部への電源供給が断たれた場合に、前記パケット数監視ステップにより監視されたパケット数に基づいて、受信したパケットのうち所定の割合のパケットを無信号化処理対象として選択するパケット選択ステップと、
前記パケット選択ステップにより無信号化処理対象として選択されたパケットを無信号化処理する無信号化処理ステップと
をさらに含むことを特徴とする請求項６に記載の電源制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パケット処理部の電源を制御するパケット処理装置および電源制御方法に関する。
【背景技術】
【０００２】
従来、音声パケットのコーデック変換を行うためのデバイスを実装したパケット処理カードにおいて、入力されたパケットのエラーチェックをＦＰＧＡ（Field  Programmable  Gate  Array）やＬＳＩ（Large  Scale  Integration）で行い、コーデック変換をＤＳＰ（Digital  Signal  Processor）で行うことが知られている。
【０００３】
また、パケット処理カードでは、図１０に示すように、複数のＤＳＰが設けられている。ＦＰＧＡは、入力されたパケットのエラーチェックを行い、パケットに含まれるチャネル情報に応じて、どのＤＳＰにコーデック変換処理を行わせるか決定する。
【０００４】
具体的には、ＦＰＧＡは、図１１に示すように、振り分けテーブルを有している。振り分けテーブルでは、図１２に例示するように、チャネル情報とパケットをコーデック変換するＤＳＰとを対応付けて記憶する。このような構成のもと、ＦＰＧＡは、パケットに含まれるチャネル情報を抽出し、抽出されたチャネル情報に対応するＤＳＰを振り分けテーブルから取得する。そして、ＦＰＧＡは、コーデック変換処理を行わせるＤＳＰとして決定し、決定されたＤＳＰに対してパケットを振り分ける。
【０００５】
例えば、図１２の振り分けテーブルの例では、各ＤＳＰが２００チャネル分の音声パケットのコーデック変換処理を行っている。図１２の例を用いて具体的に説明すると、ＤＳＰ＃０が０〜１９９チャネル音声パケットのコーデック変換処理を行い、ＤＳＰ＃１が２００〜３９９チャネルの音声パケットのコーデック変換処理を行っていることとなる。
【０００６】
そして、ＤＳＰは、入力されたパケットのコーデック変換を行い、変換が終わったパケットをＦＰＧＡに対して返送する。また、ＤＳＰはパケットが入力されない場合には、アイドル状態で待機している。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００８−９８７８５号公報
【特許文献２】特開２００３−２８１００８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、上記した従来の技術では、音声データ処理カード一枚に複数のＤＳＰが搭載されているので、ＤＳＰとメモリの消費電力が高い。また、パケット流量が低下している場合でも、すべてのＤＳＰに電源が投入されたままであり、リーク電流による待機電力を消費してしまい、余計な消費電力がかかるという課題があった。
【０００９】
そこで、この発明は、上述した従来技術の課題を解決するためになされたものであり、低負荷時におけるＤＳＰへの余計な消費電力を低減することを目的とする。
【課題を解決するための手段】
【００１０】
上述した課題を解決し、目的を達成するため、この装置は、信号処理部の処理負荷を監視し、監視された処理負荷が低負荷である場合には、信号処理部への電源供給を断つように制御することを要件とする。
【発明の効果】
【００１１】
開示の装置は、低負荷時におけるＤＳＰへの余計な消費電力を低減するという効果を奏する。
【図面の簡単な説明】
【００１２】
【図１】図１は、実施例１に係るパケット処理装置の構成を示すブロック図である。
【図２】図２は、送受信部の詳しい構成を説明するための図である。
【図３】図３は、パケットフォーマットの例を示す図である。
【図４】図４は、係数テーブルを説明するための図である。
【図５】図５は、重み付け判定部のＤＳＰ処理負荷演算処理について説明するための図である。
【図６】図６は、省電力設定移行時の振り分けテーブル変更の例を示す図である。
【図７】図７は、定常設定移行時の振り分けテーブル変更の例を示す図である。
【図８】図８は、実施例１に係るパケット処理装置による電源断時の処理の流れを示すシーケンス図である。
【図９】図９は、実施例１に係るパケット処理装置による電源再投入時の処理の流れを示すシーケンス図である。
【図１０】図１０は、従来技術を説明するための図である。
【図１１】図１１は、従来技術を説明するための図である。
【図１２】図１２は、従来技術を説明するための図である。
【図１３】図１３は、実施例２に係るパケット処理装置の構成を示すブロック図である。
【図１４】図１４は、実施例２におけるバッファ制御ブロックの構成を示すブロック図である。
【図１５】図１５は、実施例２における無音化処理の一例を示す図である。
【図１６】図１６は、実施例２におけるバッファ制御ブロックによる処理の流れを示すフローチャートである。
【図１７】図１７は、実施例２に係るパケット処理装置による処理の流れを示すシーケンス図である。
【図１８】図１８は、実施例２に係るパケット処理装置による効果について示す図である。
【発明を実施するための形態】
【００１３】
以下に添付図面を参照して、この発明に係るパケット処理装置および電源制御方法の実施例を詳細に説明する。なお、以下に説明する実施例により、本発明が限定されるものではない。各実施例は、処理内容を矛盾させない範囲で適宜組み合わせることが可能である。
【実施例１】
【００１４】
以下の実施例では、実施例１に係るパケット処理装置の構成および処理の流れを順に説明し、最後に実施例１による効果を説明する。
【００１５】
［パケット処理装置の構成］
まず最初に、図１を用いて、パケット処理装置１の構成を説明する。図１は、実施例１に係るパケット処理装置１の構成を示すブロック図である。同図に示すように、パケット処理装置１は、パケットスイッチ用カード１０、制御カード２０、音声データ処理カード３０、ソフトウェア４０を有し、バスを介してそれぞれ接続される。以下にこれらの各部の処理を説明する。
【００１６】
パケットスイッチ用カード１０は、スイッチ機能を有するスイッチ機能ＬＳＩ１１を有し、受信したパケットを音声データ処理カード３０に送信する。また、スイッチ機能ＬＳＩ１１は、パケット数計数部１１ａを有する。
【００１７】
パケット数計数部１１ａは、音声データ処理カード３０が処理するパケット数を計数する。具体的には、パケット数計数部１１ａは、スイッチ機能ＬＳＩ１１が音声データ処理カード３０に送信するパケット数を計数し、計数されたパケット数を制御カード２０に通知する。
【００１８】
音声データ処理カード３０は、音声パケットのコーデック変換を行うが、特に、ＦＰＧＡ３１、ＤＳＰ電源制御素子３２、複数のレギュレータ３３ａ〜３３ｆ、複数のＤＳＰ３４ａ〜３４ｆ、複数のメモリ３５ａ〜３５ｆを有する。
【００１９】
ＦＰＧＡ３１は、入力されたパケットのエラーチェックを行うが、特に、送受信部３１０、パケット振分部３１１、バッファ制御部３１２、電源制御部３１３を有する。
【００２０】
送受信部３１０は、パケットスイッチ用カード１０からパケットを受信し、受信されたパケットにエラーがないかのパケットチェックを行う。ここで、図２を用いて、送受信部の詳しい構成を説明する。図２は、送受信部の詳しい構成を説明するための図である。図２に示すように、送受信部３１０は、パケット監視部３１０ａおよび重み付け判定部３１０ｂを有する。
【００２１】
パケット監視部３１０ａは、ＤＳＰの処理負荷として、パケット長およびコーデック変換種別の情報を抽出し、抽出されたパケット長およびコーデック変換種別に基づいて、ＤＳＰ処理量を監視する。具体的には、パケット監視部３１０ａは、パケットスイッチ用カード１０からパケットを受信する。受信されたパケットにエラーがないかのパケットチェックを行う。
【００２２】
その結果、パケット監視部３１０ａは、パケットが正常であると判断した場合には、ペイロード長とＣＯＤＥＣ種別情報を抽出し、ペイロード長およびコーデック種別情報を重み付け判定部３１０ｂに通知する。
【００２３】
ここで、図３のパケットフォーマットの例を用いて、抽出処理について具体的に説明する。パケット監視部３１０ａは、パケットからヘッダを除いたペイロード長と、ヘッダに含まれるコーデック種別情報とを抽出する。
【００２４】
重み付け判定部３１０ｂは、パケット長およびコーデック変換種別の情報を用いて、ＤＳＰ処理量を演算するが、特に、係数抽出部３１０Ａおよび演算部３１０Ｂを有する。係数抽出部３１０Ａは、コーデック変換種別と係数とを対応付けて記憶する係数テーブル３１１Ａを有する。
【００２５】
具体的には、係数テーブル３１１Ａは、図４に例示するように、変換前のコーデック情報である「変換元ＣＯＤＥＣ」と、変換後のコーデック情報である「変換先ＣＯＤＥＣ」と、変換種別ごとの処理負荷に応じて設定された「係数」とを対応付けて記憶する。図４の例を用いて説明すると、係数テーブル３１１Ａでは、Ｇ７．１１からＧ．７１１ｕにコーデック変換されるコーデック変換の場合には、係数が「×１」となる。
【００２６】
係数テーブル３１１Ａに記憶された係数は、処理負荷が高いコーデック変換ほど高い値が設定される。また、係数は、ＤＳＰのコーデック変換プログラムのステップ数やデバッグ時の処理時間測定に応じて、ソフトが自由に設定できるものする。なお、係数は、任意の値に変更するようにしても良い。
【００２７】
ここで、図５を用いて、重み付け判定部３１０ｂのＤＳＰ処理負荷演算処理について説明する。図５は、重み付け判定部のＤＳＰ処理負荷演算処理について説明するための図である。図５に示すように、重み付け判定部３１０ｂは、ペイロード長およびコーデック種別情報をパケット監視部３１０ａから受信する（図５の（１）参照）。そして、重み付け判定部３１０ｂの係数抽出部３１０Ａは、コーデック種別情報を用いて、係数テーブル３１１Ａを検索し（図５の（２）参照）、係数を抽出して、演算部３１０Ｂに通知する（図５の（３）参照）。
【００２８】
また、演算部３１０Ｂは、送受信部３１０からペイロード長が入力され（図５の（４）参照）、係数抽出部３１０Ａから係数を受信すると、ペイロード長に係数を乗算し、ＤＳＰ処理負荷に応じたパケット長の正規化を行う（図５の（５）参照）。
【００２９】
そして、演算部３１０Ｂは、正規化した結果を加算しカウントする（図５の（６）参照）。その後、演算部３１０Ｂは、統計情報として、ＣＰＵ（Central  Processing  Unit）２１へ通知する（図５の（７）参照）。
【００３０】
図１の説明に戻って、パケット振分部３１１は、送受信部３１０から受信したパケットを保持するバッファと、振り分け先のＤＳＰを決定するために参照される振り分けテーブル３１１ａを有する。
【００３１】
振り分けテーブル３１１ａは、図６に例示するように、パケットの音声通話チャネルとパケットをコーデック変換するＤＳＰとを対応付けて記憶している。パケット振分部３１１は、送受信部３１０から受信したパケットの音声通話チャネルに対応するＤＳＰを振り分けテーブル３１１ａから読み出し、読み出されたＤＳＰへパケットを振り分ける。
【００３２】
例えば、パケット振分部３１１は、送受信部３１０から受信したパケットの音声通話チャネルが「ＣＨ＃０」であった場合には、振り分けテーブル３１１ａを参照し、「ＤＳＰ＃０」にパケットを振り分ける。
【００３３】
バッファ制御部３１２は、ＤＳＰ＃０〜ＤＳＰ＃５に対応するバッファをそれぞれ有し、バッファの蓄積量を計測するバッファ量計測部３１２ａを有する。バッファ制御部３１２は、パケット振分部３１１からパケットを受信する。そして、バッファ制御部３１２は、受信されたパケットの振り分け先ＤＳＰに対応するバッファにパケットを保持させる。
【００３４】
バッファ量計測部３１２ａは、ＤＳＰ＃０〜ＤＳＰ＃５に対応するバッファの蓄積量をそれぞれ計測する。そして、バッファ量計測部３１２ａは、計測された各バッファの蓄積量を制御カード２０のＣＰＵ２１に通知する。
【００３５】
ここで、制御カード２０について説明する。制御カード２０は、音声データ処理カード３０におけるＤＳＰ３４ａ〜３４ｆの電源を制御するが、特に、ＣＰＵ２１を有する。ＣＰＵ２１は、パケットスイッチ用カード１０および音声データ処理カード３０から統計情報を収集し、ＤＳＰの処理負荷を監視する。そして、ＣＰＵ２１は、ＤＳＰの処理負荷に応じて、ＤＮＳの消費電力を抑える省電力設定に移行するか否かの判定を行うが、特に、省電力判定部２１ａを有する。
【００３６】
ここで、統計情報とは、パケット数計数部１１ａによって計数された「パケット数」、重み付け判定部３１０ｂによって演算された「ＤＳＰ処理量」およびバッファ量計測部３１２ａによって計測された「各バッファの蓄積量」のことをいう。
【００３７】
省電力判定部２１ａは、統計情報ごとの閾値を保持し、パケットスイッチ用カード１０および音声データ処理カード３０から常時送信されてくる統計情報を用いて、ＤＳＰの処理負荷が低負荷であるか判定する。具体的には、省電力判定部２１ａは、単位時間当たりの「パケット数」の増加量が所定の閾値以下であるか判定する。また、省電力判定部２１ａは、単位時間当たりの「ＤＳＰ処理量」の増加量が所定の閾値以下であるか判定する。
【００３８】
この結果、省電力判定部２１ａは、単位時間当たりの「パケット数」の増加量が所定の閾値以下であり、単位時間当たりの「ＤＳＰ処理量」の増加量が所定の閾値以下であると判定された場合には、省電力設定に移行可能であると判断する。なお、省電力判定部２１ａは、ＤＳＰごとの負荷の偏りも考慮して移行可能であるか判断するようにしても良い。
【００３９】
そして、ＣＰＵ２１は、省電力設定に移行可能であると判断された場合には、ソフトウェア４０に省電力設定に移行する旨の通知を行い、ソフトウェア４０からの省電力設定移行許可を待つ。なお、ソフトウェア４０に通知せずにＣＰＵ２１が独自に判断するようにしても良い。
【００４０】
その後、ＣＰＵ２１は、ソフトウェア４０から省電力設定移行許可を受信すると、電源断対象のＤＳＰを決定し、ＦＰＧＡ３１内の振り分けテーブル３１１ａを変更するように制御する。例えば、図６に例示するように、ＤＳＰ＃４およびＤＳＰ＃５を電源断対象とするため、ＤＳＰ＃４およびＤＳＰ＃５のＣＨ割り当てがないように振り分けテーブル３１１ａを変更する。振り分け対象となるＤＳＰが減少することで、ＤＳＰあたりの対応チャネルが増加することになる。
【００４１】
そして、ＣＰＵ２１は、バッファ量計測部３１２ａから通知される「バッファの蓄積量」を監視しながら、電源断対象となるＤＳＰへのパケットバッファ量が「０」となった時点で、ＤＳＰ電源制御素子３２へ電源断指示を出す旨の指示を電源制御部３１３へ通知する。
【００４２】
ここで、省電力設定に移行した後に定常設定へ戻る処理について説明する。具体的には、省電力判定部２１ａは、単位時間当たりの「パケット数」の増加量が所定の閾値以上であるか判定する。また、省電力判定部２１ａは、単位時間当たりの「ＤＳＰ処理量」の増加量が所定の閾値以上であるか判定する。また、省電力判定部２１ａは、「バッファの蓄積量」が所定の閾値以上であるか判定する。
【００４３】
この結果、ＣＰＵ２１は、単位時間当たりの「パケット数」の増加量が所定の閾値以上であるか、単位時間当たりの「ＤＳＰ処理量」の増加量が所定の閾値以上であるか、または、「バッファの蓄積量」が所定の閾値以上であるかのいずれかの条件を満たした場合には、音声データ処理カードの処理能力が足りていないと判断して、ＤＳＰの電源再投入処理を行う。
【００４４】
そして、ＣＰＵ２１は、ＤＳＰ電源制御素子３２へ電源再投入指示を出す旨の指示を電源制御部３１３へ通知する。また、ＣＰＵ２１は、ソフトウェア４０に対して電源再投入中である旨を通知する。なお、電源断時にソフトウェア４０への通知を行っていない場合には、ここでも通知は不要となる。
【００４５】
ＣＰＵ２１は、ＤＳＰのＢＯＯＴ処理が完了した時点で、ＦＰＧＡ３１の振り分けテーブル３１１ａの変更を行う。図７に例示するように、電源断対象となっていたＤＳＰ＃４およびＤＳＰ＃５にＣＨを割り当てるように振り分けテーブル３１１ａを変更する。振り分け対象となるＤＳＰが増加することで、ＤＳＰあたりの対応チャネルが減少することになる。
【００４６】
電源制御部３１３は、各ＤＳＰ３４ａ〜３４ｆの電源を制御する。具体的には、電源制御部３１３は、電源断指示を出す旨の指示をＣＰＵ２１から受け付けると、ＤＳＰ電源制御素子３２に電源断を指示するとともに、電源断対象となるＤＳＰを通知する。また、電源制御部３１３は、電源再投入指示を出す旨の指示をＣＰＵ２１から受け付けると、ＤＳＰ電源制御素子３２に電源投入を指示するとともに、電源投入対象となるＤＳＰを通知する。
【００４７】
ＤＳＰ電源制御素子３２は、各ＤＳＰ３４ａ〜３４ｆの電源をそれぞれ個別に管理する。具体的には、ＤＳＰ電源制御素子３２は、電源断の指示を電源制御部３１３から受け付けると、ＤＳＰへの複数種電源の電源断シーケンスを制御しつつ、電源断対象となるＤＳＰの電源を断つ。
【００４８】
また、ＤＳＰ電源制御素子３２は、電源投入の指示を電源制御部３１３から受け付けると、ＤＳＰへの複数種電源の電源投入シーケンスを制御しつつ、電源投入対象となるＤＳＰの電源を再投入する。
【００４９】
レギュレータ３３ａ〜３３ｆは、ＤＳＰ３４ａ〜３４ｆにそれぞれ設けられ、ＤＳＰ３４ａ〜３４ｆに入力される電圧・電流を常に一定に保つように、制御する回路である。
【００５０】
ＤＳＰ３４ａ〜３４ｆは、受信したパケットに対してコーデック変換を行う。また、ＤＳＰ３４ａ〜３４ｆは、電源を再投入されると、起動して、プログラムをロードするＢＯＯＴ処理を行い、ＢＯＯＴ処理が完了すると、ＢＯＯＴ処理完了通知をＦＰＧＡ３１に通知する。
【００５１】
また、各ＤＳＰ３４ａ〜３４ｆおよび各メモリ３５ａ〜３５ｆでは、それぞれ独立して電源のオン・オフを制御できるように、電源層もＤＳＰごとに分割されている。
【００５２】
ソフトウェア４０は、省電力設定に移行する旨の通知を省電力判定部２１ａから受信すると、省電力設定に移行可能であるか判定し、移行可能である場合には、省電力設定移行許可を省電力判定部２１ａに通知する。また、全体電源制御素子３６は、音声データ処理カード３０全体の電源を管理する。
【００５３】
［パケット処理装置による処理］
次に、図８および図９を用いて、実施例１に係るパケット処理装置１による処理を説明する。図８は、実施例１に係るパケット処理装置による電源断時の処理の流れを示すシーケンス図である。図９は、実施例１に係るパケット処理装置による電源再投入時の処理の流れを示すシーケンス図である。
【００５４】
図８に示すように、パケット処理装置１のＣＰＵ２１は、音声データ処理カード３０のＦＰＧＡ３１から統計情報を収集し、ＤＳＰの処理負荷を監視する（ステップＳ１０１）。そして、ＣＰＵ２１は、単位時間当たりの「パケット数」の増加量が所定の閾値以下であり、単位時間当たりの「ＤＳＰ処理量」の増加量が所定の閾値以下であると判定された場合には、ＤＳＰの処理負荷が低負荷であることを検出する（ステップＳ１０２）。
【００５５】
そして、ＣＰＵ２１は、省電力設定に移行可能であると判断された場合には、ソフトウェア４０に省電力設定に移行する旨の通知を行い（ステップＳ１０３）、ソフトウェア４０からの省電力設定移行許可を受信する（ステップＳ１０４）。
【００５６】
続いて、ＣＰＵ２１は、ソフトウェア４０から省電力設定移行許可を受信すると、電源断対象のＤＳＰを決定し、ＦＰＧＡ３１内の振り分けテーブル３１１ａを変更するように制御する（ステップＳ１０５）。そして、ＦＰＧＡ３１は、振り分けテーブル３１１ａが変更されると（ステップＳ１０６）、変更が完了した旨をＣＰＵ２１に通知する（ステップＳ１０７）。
【００５７】
その後、ＣＰＵ２１は、「バッファの蓄積量」を監視しながら、電源断対象となるＤＳＰへのパケットバッファ量が「０」となったことを検出すると（ステップＳ１０８）、ＦＰＧＡ３１へ電源断対象となるＤＳＰを通知する（ステップＳ１０９）。
【００５８】
そして、ＦＰＧＡ３１は、ＤＳＰ電源制御素子３２に電源断を指示するとともに、電源断対象となるＤＳＰを通知する（ステップＳ１１０）。そして、ＤＳＰ電源制御素子３２は、電源断の指示をＦＰＧＡ３１から受け付けると、ＤＳＰへの複数種電源の電源断シーケンスを制御しつつ、電源断対象となるＤＳＰの電源を断つ（ステップＳ１１１）。そして、電源を断たれたＤＳＰは、休止状態となる（ステップＳ１１２）。その後、ＣＰＵ２１は、統計情報の監視を継続する（ステップＳ１１３）。
【００５９】
次に、図９を用いて、電源再投入時の処理の流れを説明する。図９に示すように、パケット処理装置１のＣＰＵ２１は、音声データ処理カード３０のＦＰＧＡ３１から統計情報を収集し、ＤＳＰの処理負荷を監視する（ステップＳ２０１）。
【００６０】
ＣＰＵ２１は、単位時間当たりの「パケット数」の増加量が所定の閾値以上であるか、単位時間当たりの「ＤＳＰ処理量」の増加量が所定の閾値以上であるか、または、「バッファの蓄積量」が所定の閾値以上であるかのいずれかの条件を満たした場合には、音声データ処理カードの処理能力が足りていないことを検出する（ステップＳ２０２）。
【００６１】
ＣＰＵ２１は、電源再投入対象となるＤＳＰをＦＰＧＡ３１に通知する（ステップＳ２０３）。また、ＣＰＵ２１は、ソフトウェア４０に対して電源再投入中である旨を通知する（ステップＳ２０４）。そして、ＦＰＧＡ３１は、電源再投入対象となるＤＳＰの電源を投入する旨の指示をＤＳＰ電源制御素子３２に通知する（ステップＳ２０５）。そして、ＤＳＰ電源制御素子３２は、ＤＳＰへの複数種電源の電源投入シーケンスを制御しつつ、電源投入対象となるＤＳＰの電源を再投入する（ステップＳ２０６）。
【００６２】
そして、ＤＳＰは、電源を再投入されると、起動して（ステップＳ２０７）、プログラムをロードするＢＯＯＴ処理を行い（ステップＳ２０８）、ＢＯＯＴ処理が完了すると、ＢＯＯＴ処理完了通知をＦＰＧＡ３１に通知する（ステップＳ２０９）。そして、ＦＰＧＡ３１は、ＢＯＯＴ処理完了通知をＣＰＵ２１に転送する（ステップＳ２１０）。
【００６３】
続いて、ＣＰＵ２１は、ＢＯＯＴ処理完了通知を受信すると、電源断対象のＤＳＰを決定し、ＦＰＧＡ３１内の振り分けテーブル３１１ａを変更するように制御する（ステップＳ２１１）。そして、ＦＰＧＡ３１は、振り分けテーブル３１１ａが変更されると（ステップＳ２１２）、変更が完了した旨をＣＰＵ２１に通知する（ステップＳ２１３）。その後、ＣＰＵ２１は、統計情報の監視を継続する（ステップＳ２１４）。
【００６４】
[実施例１の効果]
上述してきたように、パケット処理装置１は、受信したパケットを信号処理するＤＳＰの処理負荷を監視し、監視された処理負荷が低負荷である場合には、ＤＳＰへの電源供給を断つように制御する。このため、低負荷時である場合には、不要なＤＳＰへの電源供給を断つように制御することで、低負荷時におけるＤＳＰのリーク電流を抑止し、低負荷時におけるＤＳＰへの余計な消費電力を低減することが可能である。
【００６５】
また、実施例１によれば、パケット処理装置１は、処理負荷として、パケット長およびパケットのコーデック変換種別を監視し、監視されたパケット長およびパケットのコーデック変換種別に基づいて、信号処理部がパケットを変換するための処理負荷を演算し、演算された処理負荷が所定の閾値以下である場合には、ＤＳＰへの電源供給を断つように制御する。このため、パケット長およびパケットのコーデック変換種別からＤＳＰの変換にかかる負担を算出して、ＤＳＰ低負荷時であるか否かの判断を適切に行い、低負荷時におけるＤＳＰへの余計な消費電力を低減することが可能である。
【００６６】
また、実施例１によれば、パケット処理装置１は、処理負荷として、ＤＳＰが受信するパケット数を監視し、監視されたパケット数が所定の閾値以下である場合には、ＤＳＰへの電源供給を断つように制御する。このため、ＤＳＰ低負荷時であるか否かの判断を簡易に行い、低負荷時におけるＤＳＰへの余計な消費電力を低減することが可能である。
【００６７】
また、実施例１によれば、パケット処理装置１は、ＤＳＰによって信号処理されるパケットを保持するバッファの蓄積量を監視し、電源供給を断つ場合に、バッファの蓄積量が無くなった後に、ＤＳＰへの電源供給を断つように制御する。このため、バッファがパケットを保持している状態で、電源を断つことを防止することが可能である。
【００６８】
また、実施例１によれば、ＤＳＰは、他のＤＳＰとは電源層がそれぞれ独立して構成され、ＤＳＰの電源制御処理について、シーケンス制御を行うＤＳＰ電源制御素子３２を有する。つまり、カード内デバイスにおいて、デバイスが多く、デバイス単位で簡単なスイッチのように電源のＯＮ／ＯＦＦができず、複数電源種かつシーケンス制御をともなう電源供給が必要である。このため、各ＤＳＰで電源層を分割し、ＤＳＰ電源制御素子３２がシーケンス制御を行うことで、ＤＳＰの電源を適切に制御することが可能である。
【実施例２】
【００６９】
実施例１では、ＤＳＰ３４は、パケットスイッチ用カード１０から音声データ処理カード３０に送られた全てのパケットのコーデック変換を実行していた。しかしながら、全てのパケットのコーデック変換を実行しようとすると、パケット処理装置が、省電力設定を長く維持できない場合が想定される。
【００７０】
例えば、実施例１では、パケットスイッチ用カード１０から音声データ処理カード３０に送られたパケットの数が増加すると、パケットの増加分がそのまま処理負荷の増加につながる。また、そもそも、省電力設定では、複数あるＤＳＰ３４のうち一部のみが動作している。このため、実施例１では、パケットの数が増加し始めると、処理負荷がすぐに閾値を越えてしまい、省電力設定から定常設定にすぐに移行してしまう場合が想定される。つまり、省電力設定を長く維持できない場合が想定される。
【００７１】
このため、実施例２では、省電力設定からすぐに定常設定に移行してしまう状況を回避することで、省電力設定を長く維持する手法について説明する。具体的には、以下では、全てのパケットのコーデック変換を実行するのではなく、一部のパケットについてはコーデック変換を実行しない手法について説明する。すなわち、実施例２では、一部のパケットがコーデック変換されないことで音声品質が劣化したとしても、省電力設定を長く維持することを優先する手法について説明する。
【００７２】
より詳細には、以下に説明するように、省電力設定に移行した場合に、音声データ処理カード３０は、受信したパケットのうち一部については無音化処理を実行する。そして、ＤＳＰ３４は、無音化処理が実行されたパケットについてはコーデック変換を実行せず、無音化処理が実行されなかったパケットについてコーデック変換を実行する。その後、音声データ処理カード３０は、無音化処理が実行されたパケットと、コーデック変換が実行されたパケットとについて、パケットスイッチ用カード１０に送信する。なお、以下では、実施例１に係るパケット処理装置１と同様の点については説明を省略する。
【００７３】
［実施例２に係るパケット処理装置］  
図１３を用いて、実施例２に係るパケット処理装置２の構成を説明する。図１３は、実施例２に係るパケット処理装置の構成を示すブロック図である。図１３に示す例では、実施例１に係るパケット処理装置１と同様の箇所については、図１と同じ符号を付与した。図１３に示すように、実施例２に係るパケット処理装置２では、バッファ制御部４００は、バッファ制御ブロック５００を有する。例えば、バッファ制御部４００は、図１３に示す例では、バッファ制御ブロック５００ａ〜５００ｆを有する。バッファ制御ブロック５００ａ〜５００ｆは、それぞれ、ＤＳＰ３４ａ〜３４ｆと接続される。また、バッファ制御ブロック５００ａ〜５００ｆは、それぞれ、パケット振分部３１１と接続される。
【００７４】
なお、図１３に示す例では、音声データ処理カード３０が６個のＤＳＰ３４を有し、バッファ制御部４００が６個のバッファ制御ブロック５００を有する場合を示したが、本発明はこれに限定されるものではない。例えば、音声データ処理カード３０やバッファ制御部４００は、ＤＳＰ３４やバッファ制御ブロック５００を７個以上有しても良く、ＤＳＰ３４やバッファ制御ブロック５００を５個以下有しても良い。また、図１３に示す例では、音声データ処理カード３０の数とＤＳＰ３４の数とが同数である場合を例に説明したが、本発明はこれに限定されるものではなく、例えば、音声データ処理カード３０の数がＤＳＰ３４の数よりも少なくても良い。この場合、音声データ処理カード３０は、複数のＤＳＰ３４についての処理を実行する。
【００７５】
バッファ制御ブロック５００は、パケット振分部３１１からパケットを受信する。そして、バッファ制御ブロック５００は、以下に詳細に説明するように、受信したパケットのうち一部については無音化処理を実行し、ＤＳＰ３４に送らない。また、バッファ制御ブロック５００は、無音化処理を実行しなかったパケットについては、ＤＳＰ３４に送る。この結果、ＤＳＰ３４は、無音化処理が実行されなかったパケットについて、コーデック変換を実行する。その後、バッファ制御ブロック５００は、無音化処理が実行されたパケットや、ＤＳＰ３４ａによるコーデック変換後のパケットについて、パケット振分部３１１に送信する。
【００７６】
図１４を用いて、実施例２におけるバッファ制御ブロック５００の構成を説明する。図１４は、実施例２におけるバッファ制御ブロックの構成を示すブロック図である。図１４では、バッファ制御ブロック５００ａを例に示した。また、図１４では、説明の便宜上、バッファ制御ブロック５００ａと併せて、パケット振分部３１１と、ＣＰＵ２１と、ＤＳＰ３４ａとを示した。
【００７７】
図１４に示すように、バッファ制御ブロック５００ａは、送信バッファ５０１と、受信バッファ５０２と、方路選択セレクタ５１０と、無音化処理回路５２０と、セレクタ制御部５３０とを有する。ここで、送信バッファ５０１は、方路選択セレクタ５１０、セレクタ制御部５３０およびＤＳＰ３４ａと接続される。送信バッファ５０１は、バッファ制御ブロック５００ａからＤＳＰ３４ａに送信されるパケットを記憶する。具体的には、送信バッファ５０１は、後述するように、方路選択セレクタ５１０によって送信バッファ４０１に送信されたパケットを記憶する。また、送信バッファ５０１に記憶されたパケットは、ＤＳＰ３４ａによってコーデック変換が実行される。
【００７８】
受信バッファ５０２は、無音化処理回路５２０、ＤＳＰ３４ａ、パケット振分部３１１およびセレクタ制御部５３０と接続される。受信バッファ５０２は、バッファ制御ブロック５００ａからパケット振分部３１１に送信されるパケットを記憶する。具体的には、後述するように、受信バッファ５０２は、無音化処理回路５２０によって無音化処理が実行されたパケットや、ＤＳＰ３４ａによるコーデック変換後のパケットを記憶する。また、受信バッファ５０２に記憶されたパケットは、その後、バッファ制御ブロック５００ａによってパケット振分部３１１に送信される。例えば、バッファ制御ブロック５００ａは、受信バッファ５０２に記憶されたパケットを、パケットに付与されたシーケンスナンバに従って読み出して送信する。なお、シーケンスナンバは、例えば、パケットの「Ｕｓｅｒ  Ｄｅｆｉｎｅ」に格納される（図１５参照）。
【００７９】
ここで、パケット振分部３１１およびＤＳＰ３４ａと、バッファ制御ブロック５００ａとの関係について簡単に説明する。まず、パケット振分部３１１とバッファ制御ブロック５００ａとの関係について簡単に説明する。パケット振分部３１１はバッファ制御ブロック５００ａにパケットを送信する。ここで、パケット振分部３１１によって送信されたパケットは、バッファ制御ブロック５００ａの方路選択セレクタ５１０とＣＨ毎カウンタ５３４との両方に送られる。つまり、方路選択セレクタ５１０とＣＨ毎カウンタ５３４とは、パケット振分部３１１によってパケットが送られるごとに、同じパケットを受信する。また、バッファ制御ブロック５００ａは、受信バッファ５０２に記憶されたパケットをパケット振分部３１１に送信する。その後、パケット振分部３１１は、パケットスイッチ用カード１０にパケットを送信する。
【００８０】
次に、ＤＳＰ３４ａとバッファ制御ブロック５００ａとの関係について簡単に説明する。バッファ制御ブロック５００ａは、送信バッファ５０１に記憶されたパケットをＤＳＰ３４ａに送信し、ＤＳＰ３４ａが、コーデック変換を実行する。そして、ＤＳＰ３４ａは、コーデック変換後のパケットをバッファ制御ブロック５００ａに送信する。その後、バッファ制御ブロック５００ａでは、受信バッファ５０２が、コーデック変換後のパケットを記憶する。
【００８１】
バッファ制御ブロック５００ａの説明に戻る。方路選択セレクタ５１０は、パケット振分部３１１と、送信バッファ５０１、無音化処理回路５２０およびセレクタ制御部５３０と接続される。方路選択セレクタ５１０は、送信バッファ５０１に向かう方路と、無音化処理回路５２０に向かう方路とを有する。以下では、送信バッファ５０１に向かう方路を「通常処理ルート」と記載し、無音化処理回路５２０に向かう方路を「無音化処理ルート」と記載する。そして、方路選択セレクタ５１０は、方路を選択する指示である方路選択指示をセレクタ制御部５３０から受信すると、受信した方路選択指示によって選択された方路に切り替える。
【００８２】
ここで、通常処理ルートである場合におけるパケットの流れについて説明する。この場合、パケットは送信バッファ５０１に送られることになり、バッファ制御ブロック５００ａは、パケットを送信バッファ５０１に格納する。その後、バッファ制御ブロック５００は、送信バッファ５０１に記憶されたパケットをＤＳＰ３４ａに送信する。そして、ＤＳＰ３４ａは、送信バッファ５０１に記憶されたパケットを受信し、コーデック変換を実行する。そして、ＤＳＰ３４ａは、コーデック変換後のパケットをバッファ制御ブロック５００ａに送信する。その後、バッファ制御ブロック５００ａでは、受信バッファ５０２が、コーデック変換後のパケットを記憶する。
【００８３】
また、無音化処理ルートである場合におけるパケットの流れについて説明する。この場合、パケットは無音化処理回路５２０に送られることになり、後述するように、無音化処理回路５２０が、バッファ制御ブロック５００ａが受信したパケットに対して無音化処理を実行する。そして、無音化処理回路５２０は、無音化処理を実行したパケットを受信バッファ５０２に格納する。つまり、通常処理ルートである場合には、ＤＳＰ３４ａがコーデック変換を実行し、無音化処理ルートである場合には、無音化処理回路５２０が無音化処理を実行する。
【００８４】
無音化処理回路５２０は、受信バッファ５０２及び方路選択セレクタ５１０と接続される。無音化処理回路５２０は、無信号化処理対象として選択されたパケットを無信号化処理する。具体的には、無音化処理回路５２０は、方路選択セレクタ５１０により無音化処理ルートにて送られたパケットを無信号処理する。そして、無音化処理回路５２０は、無音化処理を実行したパケットを受信バッファ５０２に格納する。
【００８５】
ここで、図１５を用いて、実施例２における無音化処理の一例について説明する。図１５は、実施例２における無音化処理の一例を示す図である。ここで、図１５の６００は、無音化処理後のパケットを示す。図１５の６０１の「Ｃａｒｄ  ＩＤ」には、パケットの送信元となるパケットスイッチ用カード１０を示す情報が含まれる。図１５の６０２の「ＣＨ  Ｎｏ」には、音声チャネルを示す情報が含まれる。図１５の６０３の「ＬＥＮＧＴＨ」には、パケット長を示す情報が含まれる。図１５の６０４の「ＣＯＤＥＣ」には、パケットのコーデック種別を示す情報が含まれる。図１５の６０５の「Ｕｓｅｒ  Ｄｅｆｉｎｅ」は、パケットの送信元となるユーザについての情報や、シーケンスナンバが含まれる。なお、シーケンスナンバは、パケット送信元となる装置によって付与される。図１５の６０６は、音声情報が格納される領域である。図１５に示す例では、図１５の６０６は、すべての領域のデータが「０」である場合を例に示した。
【００８６】
ここで、パケットの送信元となる装置とは、例えば、ATM（Automated  Teller  Machine）網やSTM（Synchronous  Transfer  Mode）網に属する装置である。なお、以下では、パケットの送信元となる装置が、例えば、ATM網やSTM網に属する装置である場合を例に説明するが、本発明はこれに限定されるものではなく、他の装置であっても良い。例えば、ATM網やSTM網とは別のネットワークに属する装置であっても良い。
【００８７】
無音化処理回路５２０は、パケットに含まれるコーデック種別を示す情報について、コーデック変換後のコーデック種別を示す情報に変換する。例えば、バッファ制御ブロック５００ａは、コーデック種別「１」のパケットを受信し、ＤＳＰ３４ａが、コーデック種別「１」のパケットをコーデック種別「２」に変換する場合を例に説明する。この場合、無音化処理回路５２０は、パケットのコーデック種別を「１」から「２」に変更する。また、無音化処理回路５２０は、パケットに含まれる音声情報を無音に設定する。具体的には、無音化処理回路５２０は、音声情報が格納される領域のデータをすべて所定の固定値に変換する。例えば、図１５に示す例では、無音化処理回路５２０は、音声情報が格納される領域のデータをすべて「０」に変換する。
【００８８】
また、コーデック変換が終了したか否かを示すフラグ情報を格納するフラグ領域がパケットにある場合には、無音化処理回路５２０は、フラグ領域に格納されたフラグ情報を変更する。つまり、無音化処理回路５２０は、ＤＳＰ３４ａによるコーデック変換が終了したことを示すフラグ情報をフラグ領域に格納する。
【００８９】
このように、無音化処理回路５２０は、実際にコーデック変換を実行することなく、パケットのデータを形式的に変更する。ここで、無音化処理回路５２０は、「Ｕｓｅｒ  Ｄｅｆｉｎｅ」のデータに対して変更を加えることはなく、「Ｕｓｅｒ  Ｄｅｆｉｎｅ」に含まれるシーケンスナンバに対しても変更を加えることはない。この結果、無音化処理回路５２０による無音化処理が行われたパケットか、ＤＳＰ３４ａによるコーデック変換後のパケットかに関係なく、バッファ制御ブロック５００ａは、一連のシーケンス番号に従ってパケットを受信バッファ５０２から送信する。
【００９０】
図１４の説明に戻る。セレクタ制御部５３０は、ＣＰＵ２１、ＤＳＰ３４ａ、パケット振分部３１１、受信バッファ５０２及び方路選択セレクタ５１０と接続される。セレクタ制御部５３０は、以下に詳細に説明するように、ＣＰＵ２１によって行われた設定に基づいて、無音化処理を施すパケットを選別し、選別したパケットが無音化処理回路５２０に送られるように方路選択セレクタ５１０を制御する。
【００９１】
ここで、ＣＰＵ２１とバッファ制御ブロック５００ａとの関係について簡単に説明する。図１４の「統計情報３」に示すように、バッファ制御ブロック５００ａのバッファカウント５３３は、送信バッファ５０１や受信バッファ５０２の蓄積量をＣＰＵ２１に送る。また、図１４の「統計情報４」に示すように、ＣＨ毎カウンタ５３４は、音声チャネルごとのカウント数をＣＰＵ２１に送る。ここで、バッファカウント５３３やＣＨ毎カウンタ５３４によってＣＰＵ２１に送られた情報は、ＣＰＵ２１の省電力判定部２１ａが、定常設定から省電力設定に移行可能であるかを判断する処理や、省電力設定から定常設定に戻るかを判断する処理に用いられる。
【００９２】
セレクタ制御部５３０の説明に戻る。セレクタ制御部５３０は、図１４に示す例では、無音化設定レジスタ５３１と、無音化率設定レジスタ５３２と、バッファカウント５３３と、ＣＨ毎カウンタ５３４と、無音化判定回路５３５とを有する。ここで、無音化設定レジスタ５３１は、無音化処理を実行するか否かを示す設定情報を記憶する。例えば、無音化設定レジスタ５３１は、無音化処理を実行する場合には「１」を記憶し、無音化処理を実行しない場合には「０」を記憶する。
【００９３】
無音化設定レジスタ５３１によって記憶される設定情報は、無音化判定回路５３５によって用いられる。また、無音化設定レジスタ５３１によって記憶される設定情報は、ＣＰＵ２１によって格納される。つまり、ＣＰＵ２１は、無音化設定レジスタ５３１に記憶された設定情報を変更することで、無音化処理を実行するか否かを制御する。
【００９４】
無音化率設定レジスタ５３２は、受信したパケットのうち無音化処理が実行されるパケットの割合を示す割合情報を記憶する。例えば、３０個のパケットにつき１個のパケットを無音化処理する場合には、無音化率設定レジスタ５３２は、「３０」を記憶する。
【００９５】
なお、以下では、無音化率設定レジスタ５３２が「３０」を記憶する場合を例に説明するが、本発明はこれに限定されるものではなく、「２９」以下の値を記憶しても良く、「３１」以上の値を記憶しても良く、任意の値を記憶して良い。また、以下では、無音化率設定レジスタ５３２が割合情報として回数を記憶する場合を例に説明するが、本発明はこれに限定されるものではなく、回数以外の情報を記憶しても良い。例えば、無音化率設定レジスタ５３２は、破棄されるパケットの割合を示す破棄率（パーセント）を記憶しても良い。
【００９６】
また、無音化率設定レジスタ５３２は、チャネルごとに割合情報を記憶する。ここで、無音化率設定レジスタ５３２は、チャネルごとに異なる割合情報を記憶しても良く、すべてのチャネルに対して同じ割合情報を記憶しても良い。
【００９７】
無音化率設定レジスタ５３２によって記憶される割合情報は、無音化判定回路５３５とＣＨ毎カウンタ５３４とによって用いられる。また、無音化率設定レジスタ５３２によって記憶される割合情報は、ＣＰＵ２１によって格納される。つまり、ＣＰＵ２１は、無音化率設定レジスタ５３２に記憶された割合情報を変更することで、受信したパケットのうち無音化処理が実行されるパケットの割合を制御する。
【００９８】
バッファカウント５３３は、送信バッファ５０１に蓄積されたパケットの蓄積量と、受信バッファ５０２に蓄積されたパケットの蓄積量とをカウントする。ここで、バッファカウント５３３によってカウントされた送信バッファ５０１の蓄積量は、無音化判定回路５３５やＣＰＵ２１によって用いられる。また、バッファカウント５３３によってカウントされた送信バッファ５０１の蓄積量は、無音化判定回路５３５によって用いられる。また、バッファカウント５３３によってカウントされた受信バッファ５０２の蓄積量は、ＣＰＵ２１によって用いられる。
【００９９】
ＣＨ毎カウンタ５３４は、無音化率設定レジスタ５３２に記憶された割合情報を用いて、チャネルごとにパケット数をカウントする。ＣＨ毎カウンタ５３４によってカウントされたカウント数は、無音化判定回路５３５とＣＰＵ２１とによって用いられる。
【０１００】
例えば、無音化率設定レジスタ５３２に「３０」が記憶され、チャネル「１」のパケットを受信した場合を用いて説明する。この場合、ＣＨ毎カウンタ５３４は、「１」〜「３０」までの間において、パケット数のカウントを繰り返す。より詳細には、ＣＨ毎カウンタ５３４は、パケットを受信すると、まず、パケット数が「１」であるとカウントし、次に「２」をカウントする。そして、同様に、ＣＨ毎カウンタ５３４は、「３０」になるまでパケット数をカウントする。ここで、ＣＨ毎カウンタ５３４は、「３０」までカウントすると、次にカウントする場合にはカウント数が「１」であるとカウントする。そして、ＣＨ毎カウンタ５３４は、改めて、「３０」になるまでパケット数をカウントする。
【０１０１】
また、ＣＨ毎カウンタ５３４は、カウントするごとにカウント数を無音化判定回路５３５に通知する。例えば、チャネル「１」のパケットについてパケット数が「１」であるとカウントした場合には、チャネル「１」のパケット数が「１」である旨を通知する。また、同様に、チャネル「１」のパケットについてパケット数が「３０」であるとカウントした場合には、チャネル「１」のパケット数が「３０」である旨を通知する。
【０１０２】
なお、以下では、ＣＨ毎カウンタ５３４が、カウントするごとにカウント数を無音化判定回路５３５に通知する場合を例に説明するが、本発明はこれに限定されるものではない。例えば、ＣＨ毎カウンタ５３４は、カウントするごとに通知するのではなく、割合情報によって示される回数になるごとに通知しても良い。例えば、ＣＨ毎カウンタ５３４は、カウント数が「３０」になるごとに、カウント数が「３０」である旨を通知しても良い。
【０１０３】
無音化判定回路５３５は、ＤＳＰ電源制御素子３２により複数のＤＳＰ３４の一部への電源供給が断たれた場合に、受信したパケットのうち所定の割合のパケットを無信号化処理対象として選択する。具体的には、無音化判定回路５３５は、ＣＨ毎カウンタ５３４によってカウントされたカウント数と、無音化率設定レジスタ５３２に記憶された割合情報とに基づいて、無信号化処理対象として選択する。
【０１０４】
例えば、無音化率設定レジスタ５３２に「３０」が記憶された場合を用いて説明する。この場合、無音化判定回路５３５は、チャネルごとに、３０個のパケットのうち１個の割合でポケットを選択する。例えば、無音化判定回路５３５は、ＣＨ毎カウンタ５３４によってチャネル「１」についてのカウント数「３０」が通知されるごとに、チャネル「１」について、カウント数「３０」に対応するパケットを選択する。また、無音化判定回路５３５は、同様に、他のチャネルについても、カウント数「３０」が通知されるごとにパケットを選択する。
【０１０５】
また、無音化判定回路５３５は、選択したパケットが無音化処理回路５２０に送られるように、方路選択セレクタ５１０に対して方路選択指示を送る。具体的には、無音化判定回路５３５は、選択したパケットについての方路が無音化処理ルートになるように方路選択指示を送り、選択したパケット以外のパケットについての方路が通常処理ルートになるように方路選択指示を送る。
【０１０６】
例えば、通常処理ルートを示す方路選択指示が方路選択指示「０」であり、無音化処理ルートを示す方路選択指示が方路選択指示「１」である場合を用いて説明する。また、チャネル「１」についてのパケットを連続して受信した場合を用いて説明する。この場合、無音化判定回路５３５は、カウント数「３０」が通知されると、カウント数「３０」に対応するパケットについての方路が無音化処理回路５２０になるように、方路選択指示「１」を方路選択セレクタ５１０に送る。その後、無音化判定回路５３５は、カウント数「１」が通知されると、方路が送信バッファ５０１になるように、方路選択指示「０」を方路選択セレクタ５１０に送る。
【０１０７】
このように、無音化判定回路５３５は、割合情報やチャネルごとのカウント数に基づいて、受信したパケットのうち所定の割合のパケットが、ＤＳＰ３４ａではなく無音化処理回路５２０に送られるように制御する。この結果、ＤＳＰ３４ａではなく無音化処理回路５２０に送られたパケットについては、ＤＳＰ３４ａに送られることはなく、ＤＳＰ３４ａによるコーデック変換は実行されない。つまり、ＤＳＰ３４ａは、無音化処理が実行されるパケットの分、処理対象となるパケット数が減少する。
【０１０８】
なお、無音化判定回路５３５は、所定の閾値を予め保持しておき、送信バッファ５０１の蓄積量が所定の閾値よりも少ない場合には、すべてのパケットをＤＳＰ３４ａに送るように制御しても良い。つまり、送信バッファ５０１の蓄積量が所定の閾値よりも少ない場合には、ＤＳＰ３４ａに対する処理負荷が低く、ＤＳＰ３４ａが全パケットを処理しても省電力設定の状態を維持できると考えられる。このことを踏まえ、無音化判定回路５３５は、送信バッファ５０１の蓄積量が所定の閾値よりも少ない場合には、全パケットが送信バッファ５０１に送られるように制御する。なお、所定の閾値は、予めパケット処理装置２の管理者によって設定される。
【０１０９】
また、無音化判定回路５３５は、所定の閾値を予め保持しておき、送信バッファ５０１の蓄積量が所定の閾値よりも多い場合には、所定の割合のパケットが無音化処理回路５２０に送られるように制御する。つまり、送信バッファ５０１の蓄積量が定の閾値よりも多い場合には、ＤＳＰ３４ａに対する処理負荷が高く、ＤＳＰ３４ａが全パケットを処理すると省電力設定の状態を維持できずに定常設定の状態に戻ってしまうことが考えられる。このことを踏まえ、無音化判定回路５３５は、送信バッファ５０１の蓄積量が定の閾値よりも多い場合には、所定の割合のパケットが無音化処理回路５２０に送られるように制御する。なお、所定の閾値は、予めパケット処理装置２の管理者によって設定される。
【０１１０】
［バッファ制御ブロックによる処理］
次に、図１６を用いて、実施例２におけるバッファ制御ブロックによる処理の流れを示す。図１６は、実施例２におけるバッファ制御ブロックによる処理の流れを示すフローチャートである。
【０１１１】
図１６に示すように、バッファ制御ブロック５００では、パケット振分部３１１からパケットを受信すると（ステップＳ３０１肯定）、処理が開始される。ここで、方路選択セレクタ５１０の方路が通常処理ルートである場合には（ステップＳ３０２肯定）、バッファ制御ブロック５００は、パケットを送信バッファ５０１に格納する（ステップＳ３０３）。
【０１１２】
そして、バッファ制御ブロック５００では、ＤＳＰ３４によるコーデック変換が実行される（ステップＳ３０４）。つまり、バッファ制御ブロック５００は、送信バッファ５０１に記憶されたパケットをＤＳＰ３４ａに送信し、ＤＳＰ３４ａが、コーデック変換を実行する。つまり、ＤＳＰ３４ａは、送信バッファ５０１に記憶されたパケットに対してコーデック変換を実行する。そして、ＤＳＰ３４ａは、コーデック変換後のパケットを受信バッファ５０２に格納する（ステップＳ３０５）。
【０１１３】
一方、ステップＳ３０２に戻り、方路選択セレクタ５１０の方路が送信バッファ５０１に向かう方路でない場合について説明する（ステップＳ３０２否定）。つまり、方路選択セレクタ５１０の方路が無音化処理ルートである場合について説明する。この場合、バッファ制御ブロック５００では、無音化処理回路５２０による無音化処理が行われる（ステップＳ３０６）。つまり、例えば、無音化処理回路５２０は、ヘッダ情報のコーデック種別をＤＳＰ３４ａによるコーデック変換後のコーデック種別を示す値に変更し、音声情報が格納される領域のデータをすべて「０」に変換する。そして、無音化処理回路５２０は、無音化処理を実行したパケットを受信バッファ５０２に格納する（ステップＳ３０７）。
【０１１４】
つまり、例えば、割合設定が「３０」である場合には、カウント数「１」〜「２９」に対応するパケットについては、ＤＳＰ３４がコーデック変換を実行し、カウント数「３０」に対応するパケットについては、無音化処理回路５２０が無音化処理を実行する。
【０１１５】
その後、バッファ制御ブロック５００は、受信バッファ５０２に記憶されたパケットをパケット振分部３１１に送信する（ステップＳ３０８）。つまり、バッファ制御ブロック５００は、無音化処理が実行されたパケットや、コーデック変換後のパケットを送信する。
【０１１６】
［実施例２に係るパケット処理装置による処理］
次に、図１７を用いて、実施例２に係るパケット処理装置２による処理の流れを示す。図１７は、実施例２に係るパケット処理装置による処理の流れを示すシーケンス図である。なお、図１７では、記載の便宜上、無音化設定レジスタ５３１と無音化率設定レジスタ５３２とをまとめて「設定レジスタ」と記載した。
【０１１７】
なお、図１７では、説明の便宜上、無音化判定回路５３５が、方路選択セレクタ５１０の方路を通常処理ルートにする場合には、方路選択指示を送信しない場合を例に説明する。つまり、方路選択セレクタ５１０の方路は、方路選択指示を受信した場合には無音化処理ルートになり、方路選択指示を受信しない場合には通常処理ルートになる場合を例に説明する。また、以下では、割合情報が「３０」である場合を例に説明する。
【０１１８】
図１７に示すように、ＣＰＵ２１は、無音化処理を実行することを示す設定情報を無音化設定レジスタ５３１に設定することで（ステップＳ４０１）、無音化処理を実行することを無音化判定回路５３５に通知する（ステップＳ４０２）。また、ＣＰＵ２１は、割合情報を無音化率設定レジスタ５３２に設定することで（ステップＳ４０３）ＣＨ毎カウンタ５３４に割合情報を通知し（ステップＳ４０４）、また、無音化判定回路５３５に割合情報を通知する（ステップＳ４０５）。
【０１１９】
その後、バッファ制御ブロック５００がパケットを受信すると、ＣＨ毎カウンタ５３４は、チャネルごとにパケット数をカウントし、チャネルごとのカウント数を無音化判定回路５３５に通知する（ステップＳ４０６〜Ｓ４１１）。図１７に示す例では、ＣＨ毎カウンタ５３４は、「１」〜「３０」までの間においてカウントを繰り返す。なお、図１７に示す例では、ＣＨ毎カウンタ５３４が通知したカウント数を「ＣＨ毎カウント数「ｎ」（ｎはカウント数）」と記載した。図１７に示したカウント数は、すべて、同じ音声チャネルについてのカウント数であるものとして説明する。
【０１２０】
また、バッファ制御ブロック５００がパケットを受信すると、ＣＨ毎カウンタ５３４によるカウント処理とは別に、ＣＨ毎カウンタ５３４によるカウント数に基づいて、以下に説明する処理が行われる。以下では、ＣＨ毎カウンタ５３４によるカウント数が割合設定によって示されるカウント数でない場合と、ＣＨ毎カウンタ５３４によるカウント数が割合設定によって示されるカウント数である場合とに分けて説明する。
【０１２１】
まず、ＣＨ毎カウンタ５３４によるカウント数が割合設定によって示されるカウント数でない場合について説明する。つまり、図１７に示す例では、カウント数が「１」〜「２９」である場合に対応する（ステップＳ４０６、ステップＳ４０８、ステップＳ４１０）。この場合、方路選択セレクタ５１０の方路は通常処理ルートになる。
【０１２２】
ここで、方路選択セレクタ５１０は、パケットを送信バッファ５０１に向けて送信し（ステップＳ４１２）、その後、バッファ制御ブロック５００が、送信バッファ５０１からＤＳＰ３４へと送信する（ステップＳ４１３）。
【０１２３】
そして、ＤＳＰ３４は、コーデック変換を実行し（ステップＳ４１４）、コーデック変換後のパケットをバッファ制御ブロック５００に送信する（ステップＳ４１５）。バッファ制御ブロック５００ａでは、受信バッファ５０２が、コーデック変換後のパケットを記憶する。その後、ＦＰＧＡ３１は、受信バッファ５０２に格納されたパケットをパケットスイッチ用カード１０に送信する。
【０１２４】
次に、ＣＨ毎カウンタ５３４によるカウント数が割合設定によって示されるカウント数である場合について説明する。つまり、図１７に示す例では、カウント数が「３０」である場合に対応する（ステップＳ４０７、ステップＳ４０９、ステップＳ４１１）。この場合、無音化処理回路５２０は、無音化処理ルートにする方路選択指示を方路選択セレクタ５１０に送信する（ステップＳ４１６）。
【０１２５】
ここで、方路選択セレクタ５１０は、パケットを無音化処理回路５２０に向けて送信する（ステップＳ４１７）。そして、無音化処理回路５２０は、無音化処理を実行し（ステップＳ４１８）、無音化処理が終了したパケットを受信バッファ５０２に格納する（ステップＳ４１９）。その後、ＦＰＧＡ３１は、受信バッファ５０２に格納されたパケットをパケットスイッチ用カード１０に送信する。
【０１２６】
［実施例２の効果］
上述したように、実施例２によれば、パケット処理装置２は、受信したパケットのパケット数を監視する。そして、パケット処理装置２は、複数のＤＳＰ３４の一部への電源供給が断たれた場合に、監視したパケット数に基づいて、受信したパケットのうち所定の割合のパケットを無信号化処理対象として選択する。そして、パケット処理装置２は、無信号化処理対象として選択されたパケットを無信号化処理する。この結果、無音化処理を実行しない手法と比較して、省電力設定を長く継続することが可能である。
【０１２７】
図１８を用いて、実施例２の効果について説明する。図１８は、実施例２に係るパケット処理装置による効果について示す図である。図１８の横軸は時間の経過を示し、図１８の縦軸は処理負荷の大きさを示す。ここで、閾値Ａが設定されている場合を例に説明する。つまり、ＤＳＰ３４の処理負荷が閾値Ａ以下になった場合に省電力設定へと移行し、ＤＳＰ３４の処理負荷が閾値Ａより大きくなった場合に定常設定に以降する場合を例に説明する。
【０１２８】
また、図１８の７０１は、全てのパケットのコーデック変換を実行する場合におけるＤＳＰ３４の処理負荷を示す。言い換えると、無音化処理を実行しない場合におけるＤＳＰ３４の処理負荷を示す。例えば、図１８の７０１は、３０個パケットを受信した場合に、３０個のパケット全てのコーデック変換をＤＳＰ３４が実行する場合における処理負荷である。また、図１８の７０２は、一部のパケットのコーデック変換を実行しない場合におけるＤＳＰ３４の処理負荷が該当する。言い換えると、無音化処理を実行する場合におけるＤＳＰ３４の処理負荷を示す。例えば、図１８の７０２は、３０個パケットを受信した場合に、３０個のパケットのうち２９個のパケットのコーデック変換をＤＳＰ３４が実行し、残りの１個のパケットについては無音化処理する場合における処理負荷である。
【０１２９】
また、図１８の値Ｃは、図１８の７０１に示す処理負荷が閾値Ａを越えた時点を示す。値Ｄは、図１８の７０２に示す処理負荷が閾値Ａを越えた時点を示す。ここで、閾値Ｂは、図１８の７０１に示す処理負荷のうち値Ｄに対応する値になる。つまり、無音化処理する場合において、ＤＳＰ３４の処理負荷が閾値Ａを越えた時点を示す。
【０１３０】
また、無音化処理する場合におけるＤＳＰ３４の処理負荷は、全てのパケットのコーデック変換を実行する場合におけるＤＳＰ３４の処理負荷よりも軽くなる。このことから、図１８に示すように、図１８の７０２が閾値Ａを越える時点を示す値Ｄは、図１８の７０１が閾値Ａを越える時点を示す値Ｃよりも前の時点になる。
【０１３１】
図１８に示すように、無音化処理を実行しない場合には、値Ｃの段階において、ＤＳＰ３４の処理負荷が閾値Ａより大きくなる。この結果、パケット処理装置２は、値Ｃの段階において、定常設定から省電力設定に移行する。一方、無音化処理を実行する場合には、ＤＳＰ３４は、値Ｃよりも後の時点になる値Ｄの段階において、ＤＳＰ３４の処理負荷が閾値Ａより大きくなる。この結果、パケット処理装置２は、値Ｄの段階において、定常設定から省電力設定に移行する。つまり、無音化処理を実行することで、パケット処理装置２は、省電力設定が開始されてから定常設定に戻るまでの時間を長くすることが可能である。つまり、省電力設定をより長く継続することが可能である。
【０１３２】
また、省電力設定をより長く継続することができる結果、消費電力を削減することが可能である。例えば、消費電力の削減量の一例について、省電力設定に移行した場合に、音声データ処理カードの単位時間あたりの消費電力が２０％削減される場合を用いて説明する。また、音声データ処理カード１枚あたりの消費電力が「４５Ｗ」である場合を用いて説明する。また、省電力設定に移行する場合には、１日あたり６時間移行する場合を用いて説明する。また、無効化処理を実行することで、省電力設定の継続時間が３時間増加する場合を用いて説明する。
【０１３３】
この場合、音声データ処理カードは、省電力設定に移行しない場合には、「４５（Ｗ）×２４（時間）＝１．０８０（ｋＷｈ）」という電力量を一日に消費する。また、音声データ処理カードは、省電力設定に移行し、無効化処理を実行しない場合には、「４５（Ｗ）×（１−０．２）×６（時間）＋４５（Ｗ）×１８（時間）＝１．０２６（ｋＷｈ）という電力量を一日に消費する。また、音声データ処理カードは、省電力設定に移行し、無効化処理を実行する場合には、「４５（Ｗ）×（１−０．２）×９（時間）＋４５（Ｗ）×１５（時間）＝０．９９９（ｋＷｈ）という電力量を一日に消費する。
【０１３４】
つまり、無音化処理を実行しない場合であっても、省電力設定に移行する場合には、一日当たり５％程度の消費電力が削減可能である。無音化処理を実行する場合には、更に、３％程度の消費電力を削減することが可能である。
【０１３５】
また、実施例２によれば、無音化処理回路５２０は、音声情報が格納される領域やコーデック種別を示す情報を変更以外については変更しないことから、パケットの欠落が発生することなく処理を実行することが可能である。つまり、無音化処理回路５２０による無音化処理では、シーケンスナンバやＵｓｅｒ  Ｄｅｆｉｎｅに対しては何ら変更が加えられることはなく、無音化処理が実行されたパケットを用いる装置がエラーやアラームを発生させることはない。
【０１３６】
このように、実施例２によれば、無音化のために音声品質は落ちるものの、省電力設定の継続時間を延ばすことが可能である。また、無音化のために音声品質は落ちるものの、目安として、５％以下の音声データが欠落しても通話に影響ないことが知られている。このことを踏まえ、例えば、割合設定として「２０」以上の値を設定することで、実質的に音声品質に影響を与えることなく、省電力設定の継続時間を延ばすことが可能である。なお、「２０」という値はあくまでも一例であり、任意の値を用いて良い。
【実施例３】
【０１３７】
さて、これまで本発明の実施例について説明したが、本発明は上述した実施例以外にも、種々の異なる形態にて実施されて良いものである。そこで、以下では実施例２として本発明に含まれる他の実施例を説明する。なお、以下では、実施例１において説明した省電力設定を「省電力設定」と記載し、実施例２において説明した省電力設定時に無音化処理を実行する設定を「無音化設定」と記載する。
【０１３８】
［定常設定や省電力設定の切り替え］
例えば、実施例１では、ＣＰＵ２１が定常設定と省電力設定とについて説明した。しかしながら、本発明はこれに限定されるものではない。例えば、ＣＰＵ２１は、定常設定と省電力設定と無音化設定とを切り替えても良い。なお、定常設定よりも省電力設定の方が消費電力は小さく、省電力設定よりも無音化設定の方が消費電力は小さい。
【０１３９】
［受信バッファ］
また、例えば、受信バッファ５０２は、ＤＳＰ３４ａからのパケットを格納する処理と、無音化処理回路５２０からのパケットを格納する処理とが競合した場合に用いるバッファを有しても良い。この場合、例えば、バッファ制御ブロック５００ａは、ＤＳＰ３４ａからのパケットを受信バッファ５０２に格納する処理を優先し、無音化処理回路５２０からのパケットについてはバッファに記憶しておく。そして、受信バッファ５０２では、ＤＳＰ３４ａからのパケットを受信バッファ５０２に格納する処理が終了した後に、無音化処理回路５２０からのパケットを格納する処理を実行する。なお、本発明はこれに限定されるものではなく、無音化処理回路５２０からのパケットを格納する処理を優先しても良い。
【０１４０】
［設定の変更］
また、例えば、バケット処理装置は、省電力設定から定常設定に移行する場合に、電源を供給するＤＳＰの数を徐々に減らしても良い。また、バケット処理装置は、定常設定から省電力設定に移行する場合に、電源を供給するＤＳＰの数を徐々に増やしていっても良い。つまり、例えば、パケット処理装置は、電源を供給するＤＳＰの数が異なる複数段階の省電力設定を有し、各省電力設定それぞれに閾値を対応付けておく。そして、パケット処理装置は、処理負荷に応じて、複数段階の省電力設定を使い分けても良い。
【０１４１】
［システム構成］
また、図示した各装置の各構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各装置の分散・統合の具体的形態は図示のものに限られず、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。例えば、パケット監視部３１０ａと重み付け判定部３１０ｂを統合しても良い。さらに、各装置にて行われる各処理機能は、その全部または任意の一部が、ＣＰＵおよび当該ＣＰＵにて解析実行されるプログラムにて実現され、あるいは、ワイヤードロジックによるハードウェアとして実現され得る。
【０１４２】
また、本実施例において説明した各処理のうち、自動的に行われるものとして説明した処理の全部または一部を手動的に行うこともでき、あるいは、手動的に行われるものとして説明した処理の全部または一部を公知の方法で自動的に行うこともできる。この他、上記文書中や図面中で示した処理手順、制御手順、具体的名称、各種のデータやパラメータを含む情報については、特記する場合を除いて任意に変更することができる。
【０１４３】
［プログラム］
なお、本実施例で説明した電源制御方法は、あらかじめ用意されたプログラムをパーソナルコンピュータやワークステーションなどのコンピュータで実行することによって実現することができる。このプログラムは、インターネットなどのネットワークを介して配布することができる。また、このプログラムは、ハードディスク、フレキシブルディスク（ＦＤ）、ＣＤ−ＲＯＭ、ＭＯ、ＤＶＤなどのコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行することもできる。
【符号の説明】
【０１４４】
１        パケット処理装置
１０      パケットスイッチ用カード
１１      スイッチ機能ＬＳＩ
１１ａ    パケット数計測部
２０      制御カード
２１      ＣＰＵ
２１ａ    省電力判定部
３０      音声データ処理カード
３１      ＦＰＧＡ
３１０    送受信部
３１０ａ  パケット監視部
３１０ｂ  重み付け判定部
３１１    パケット振分部
３１１ａ  振り分けテーブル
３１２    バッファ制御部
３１２ａ  バッファ量計測部
３２      ＤＳＰ電源制御素子
３３      レギュレータ
３４      ＤＳＰ
３５      メモリ
３６      全体電源制御素子
２        パケット処理装置
４００    バッファ制御部
５００    バッファ制御ブロック
５０１    送信バッファ
５０２    受信バッファ
５１０    方路選択セレクタ
５２０    無音化処理回路
５３０    セレクタ制御部
５３１    無音化設定レジスタ
５３２    無音化率設定レジスタ
５３３    バッファカウント
５３４    ＣＨ毎カウンタ
５３５    無音化判定回路
【図１】
2010263602.tif 000003
【図２】
2010263602.tif 000004
【図３】
2010263602.tif 000005
【図４】
2010263602.tif 000006
【図５】
2010263602.tif 000007
【図６】
2010263602.tif 000008
【図７】
2010263602.tif 000009
【図８】
2010263602.tif 000010
【図９】
2010263602.tif 000011
【図１０】
2010263602.tif 000012
【図１１】
2010263602.tif 000013
【図１２】
2010263602.tif 000014
【図１３】
2010263602.tif 000015
【図１４】
2010263602.tif 000016
【図１５】
2010263602.tif 000017
【図１６】
2010263602.tif 000018
【図１７】
2010263602.tif 000019
【図１８】
2010263602.tif 000020