(57)【要約】【課題】半導体素子と配線基板に接続不良が生じることを抑制し、かつ半導体素子が傾くことを抑制することができる半導体装置を提供する。【解決手段】配線基板１は、半導体素子４を実装する実装領域１００を有している。半田層３は、実装領域１００に設けられ、半導体素子４と配線基板１を接合する。分割用凸部２０は、配線基板１に設けられ、平面視において半田層３を複数の領域に分割し、かつ半田層３を囲っている。半田層３のうち半導体素子４に接合している部分の厚さは、分割用凸部２０より厚い。【選択図】図１
2010118575.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と、
前記半導体素子を実装する実装領域を有する配線基板と、
前記実装領域に設けられ、前記半導体素子と前記配線基板を接合する半田層と、
前記配線基板に設けられ、平面視において前記半田層を複数の領域に分割し、前記半田層を囲う分割用凸部と、
を備え、
前記半田層のうち前記半導体素子に接合している部分の厚さは、前記分割用凸部より厚い半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記配線基板はリードフレームである半導体装置。
【請求項３】
請求項１または２に記載の半導体装置において、
前記分割用凸部は、ポリイミド樹脂により形成されている半導体装置。
【請求項４】
請求項１〜３のいずれか一つに記載の半導体装置において、
前記分割用凸部は、一部に不連続な部分を有する半導体装置。
【請求項５】
請求項１〜４のいずれか一つに記載の半導体装置において、
前記分割用凸部は、前記配線基板の前記実装領域上及びその周囲上に、格子状に形成されており、前記実装領域及びその周囲を少なくとも２×３以上の区画に分けており、
前記実装領域は、少なくとも２×２の前記区画によって形成されている半導体装置。
【請求項６】
半導体素子が実装される実装領域を有する配線基板に、平面視において前記実装領域を複数の領域に分割し、かつ前記実装領域を囲う分割用凸部を形成する工程と、
前記分割用凸部に囲まれた前記実装領域に半田を供給することにより半田層を形成し、かつ前記半田層のうち最も厚い部分の厚さを、前記分割用凸部より厚くする工程と、
前記実装領域上に前記半導体素子を載置し、前記半田をリフローさせることにより、前記半導体素子を前記配線基板に実装する工程と、
を備える半導体装置の製造方法。
【請求項７】
請求項６に記載の半導体装置の製造方法において、
前記分割用凸部を形成する工程は、スクリーン印刷法を用いて前記分割用凸部を形成する工程である半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
パワートランジスタやパワーＩＣなどの半導体素子をリードフレームなどの配線基板に実装する場合、まず配線基板に半田層を形成する。そして、この半田層の上に半導体素子を搭載し、半田層をリフローさせることにより、半導体素子を配線基板に実装する。
【０００３】
配線基板に半田層を形成するとき、及び半田層をリフローさせるときそれぞれにおいて、半田が配線基板に沿って濡れ広がることがある。半田が濡れ広がると、半田層の高さが不均一になって半導体素子と配線基板の接合状態にばらつきが生じるなどの問題が生じる。
【０００４】
例えば特許文献１には、半導体素子とリードフレームとの距離を一定にする為に、リードフレーム上に凸部を設ける方法が開示されている。この方法によれば、半導体素子は凸部に支えられる為、半田厚みが一定になり、半田の濡れ性、流れ出しを制御できる、と記載されている。特許文献１には、略十字形状の凸部、及び直線状の凸部を複数平行に配置したものが開示されている。
【０００５】
特許文献２及び３には、リードフレーム上に、半田流れ阻止手段を設けることが開示されている。特許文献２及び３において、半田流れ阻止手段は、電子部品の実装領域の外周に沿って設けられている。
【特許文献１】特開平１−２４３４３９号公報
【特許文献２】特開２００１−２９８０３３号公報
【特許文献３】特開平１１−１４５３６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
特許文献１に記載の技術では、配線基板上に供給された半田の濡れ広がりは、配線基板の材質、その表面処理状態(めっき材質、粗さなど)などに依存する。このため、半導体素子の下方から半田が流れ出し、これによって半導体素子と配線基板に接続不良が生じる可能性がある。また特許文献２及び３に記載の技術では、半導体素子の下方から半田が流れ出ることを抑制できるが、半導体素子の下方において半田層の高さが不均一になり、半導体素子が傾く可能性がある。このように、半導体素子と配線基板に接続不良が生じることを抑制し、かつ半導体素子が傾くことを抑制することは難しかった。
【課題を解決するための手段】
【０００７】
本発明によれば、半導体素子と、
前記半導体素子を実装する実装領域を有する配線基板と、
前記実装領域に設けられ、前記半導体素子と前記配線基板を接合する半田層と、
前記配線基板に設けられ、平面視において前記半田層を複数の領域に分割し、かつ前記半田層を囲う分割用凸部と、
を備え、
前記半田層のうち半導体素子に接合している部分の厚さは、前記分割用凸部より厚い半導体装置が提供される。
【０００８】
本発明によれば、配線基板には分割用凸部が設けられている。分割用凸部は、半田層を囲っている。このため、半田が実装領域から流出することを抑制できる。また半田層のうち半導体素子に接合している部分の厚さは、分割用凸部より厚い。これらの相互作用により、半導体素子と配線基板に接続不良が生じることを抑制できる。また分割用凸部は、平面視において半田層を複数の領域に分割している。このため、半導体素子の下方において半田に偏りが生じて半田層の高さが不均一になることを抑制でき、この結果、半導体素子が傾くことを抑制できる。
【０００９】
本発明によれば、半導体素子が実装される実装領域を有する配線基板に、平面視において前記実装領域を複数の領域に分割し、かつ前記実装領域を囲う分割用凸部を形成する工程と、
前記分割用凸部に囲まれた前記実装領域に半田を供給することにより半田層を形成し、かつ前記半田層のうち最も厚い部分の厚さを、前記分割用凸部より厚くする工程と、
前記実装領域上に前記半導体素子を載置し、前記半田をリフローさせることにより、前記半導体素子を前記配線基板に実装する工程と、
を備える半導体装置の製造方法が提供される。
【発明の効果】
【００１０】
本発明によれば、半導体素子と配線基板に接続不良が生じることを抑制し、かつ半導体素子が傾くことを抑制することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１２】
図１は、第１の実施形態に係る半導体装置の断面図であり、図２は図１に示した半導体装置の平面図である。図１は図２のＸ−Ｘ´断面を示している。図３は、半導体素子を実装する前の配線基板１の平面図である。この半導体装置は、配線基板１、分割用凸部２０、半田層３、及び半導体素子４を有する。配線基板１は、半導体素子４を実装する実装領域１００を有している。半田層３は、実装領域１００に設けられ、半導体素子４と配線基板１を接合する。分割用凸部２０は、配線基板１に設けられ、平面視において半田層３を複数の領域に分割し、かつ半田層３を囲っている。半田層３のうち半導体素子４に接合している部分の厚さは、分割用凸部２０より厚い。半導体素子４は、例えばパワートランジスタやパワーＩＣである。
【００１３】
配線基板１は、例えばリードフレームである。分割用凸部２０は、半田層３との濡れ性が配線基板１の表面より低い材料（例えばポリイミド樹脂）により形成されている。分割用凸部２０の高さｔは、半田層３の必要な高さに基づいて定められる。半田層３の必要な高さは、半導体素子４の大きさや発熱量、熱抵抗に基づいて定められる。分割用凸部２０の高さｔは、例えば１０μｍ以上１００μｍ以下である。
【００１４】
分割用凸部２０は、半導体素子４が実装される略長方形の実装領域１００の中心を基準として、点対象な形状を有している。本図に示す例において分割用凸部２０は、長辺方向及び短辺方向それぞれにおいて実装領域１００を２等分することにより、実装領域１００を４等分している。具体的には、分割用凸部２０は、実装領域１００を囲む外枠と外枠内を４等分する略十字状の内枠とを有している。
【００１５】
分割用凸部２０の周囲には、第２の分割用凸部２２が形成されている。第２の分割用凸部２２は、分割用凸部２０の外側の領域を、４つの領域に等分している。第２の分割用凸部２２は、半導体素子４が図１及び図２に示す例より大きいときに、分割用凸部２０とともに用いられる。なお分割用凸部２０及び第２の分割用凸部２２の形状は、配線基板１に搭載されるべき半導体素子４の形状に合わせて定められている。
【００１６】
次に、図４〜図６の断面図を用いて、図１及び図２に示した半導体装置の製造方法について説明する。まず、図４に示すように、スクリーン印刷法を用いて配線基板１上に分割用凸部２０及び第２の分割用凸部２２を形成する。スクリーン印刷法に用いられるマスク５は、分割用凸部２０及び第２の分割用凸部２２に対応した開口パターンを有している。
その後、図５に示すようにマスク５を配線基板１上から取り除く。
【００１７】
次いで図６に示すように、半田供給ノズル３０から実装領域１００上に半田を供給する。ここで供給する半田には、例えばフラックスが含まれている。これにより半田層３が形成される。本実施形態において、半田層３は分割用凸部２０によって４つの領域に分割されている。各領域における半田層３の高さは略等しい。また半田供給ノズル３０から供給される半田の量を調整することにより、半田層３が分割用凸部２０より高くなるようにする。
【００１８】
本実施形態において、半田供給ノズル３０を、分割用凸部２０のうち略十字状の内枠の中心部分上に位置させるのが好ましい。上記したように、分割用凸部２０は、半田層３との濡れ性が配線基板１の表面より低い材料により形成されている。このため、半田供給ノズル３０から供給された半田は、分割用凸部２０によって弾かれ、実装領域１００の４等分された領域それぞれに略均等に供給される。また半田層３のうち最も厚い部分の厚さは、分割用凸部２０より厚くなっている。
【００１９】
その後、図１に示すように半導体素子４を半田層３上に載置し、半田層３をリフローする。これにより、半導体素子４は配線基板１に実装される。半導体素子４は、半田層３の複数の領域それぞれに接合している。
【００２０】
なお、半田層３を形成するための半田には、フラックスが含まれていなくても良い。この場合、還元雰囲気内で半田層３を溶融させ、半導体素子４を配線基板１に実装する。
【００２１】
次に、本実施形態の作用及び効果について説明する。本実施形態によれば、配線基板１には分割用凸部２０が設けられている。分割用凸部２０は、半田層３を囲っている。このため、半田が実装領域１００から流出することを抑制できる。また半田層３のうち半導体素子４に接合している部分の厚さは、分割用凸部２０より厚い。これらの相互作用により、半導体素子４と配線基板１に接続不良が生じることを抑制できる。また分割用凸部２０は、平面視において半田層３を複数の領域に分割している。このため、半導体素子４の下方において半田に偏りが生じて半田層３の高さが不均一になることを抑制でき、この結果、半導体素子４が傾くことを抑制できる。
【００２２】
また、半田供給ノズル３０から配線基板１の実装領域１００に半田を供給するとき、半田供給ノズル３０は、分割用凸部２０のうち略十字状の内枠の中心部分上に位置している。このため、一回の半田供給動作で、実装領域１００の４等分された領域それぞれに半田を略均等に供給することができる。
【００２３】
図７は、第２の実施形態に係る半導体装置に使用される配線基板１の要部を拡大した平面図である。この半導体装置は、配線基板１の分割用凸部２０（又は第２の分割用凸部２２）が、一部に不連続な部分を有している点を除いて、第１の実施形態と同様である。不連続な部分の幅ｗは、半田が表面張力によって分割用凸部２０に囲まれた領域から流れ出さない程度である。分割用凸部２０の不連続な部分は、例えば角部に設けられる。
本実施形態によっても第１の実施形態と同様の効果を得ることができる。
【００２４】
図８（ａ）は、第３の実施形態に係る半導体装置の断面図であり、図８（ｂ）は図８（ａ）に示した半導体装置の平面図である。図８（ｃ）は図８（ａ）に示した半導体装置に用いられる配線基板１の平面図である。この半導体装置は、配線基板１に形成された分割用凸部２０の平面形状をのぞいて、第１の実施形態と同様である。
【００２５】
図８に示す例において、分割用凸部２０は、配線基板１上に格子状に形成されており、実装領域１００及びその周囲を少なくとも２×３以上の区画に分けている。そして実装領域１００は、少なくとも２×２の区画によって形成されている。例えば分割用凸部２０は、実装領域１００及びその周囲を４×４の区画に分けており、実装領域１００は、２×２の区画によって形成されている。
【００２６】
図９（ａ）は、図８（ｃ）に示した配線基板１に複数の半導体素子４を実装した例を示す断面図であり、図９（ｂ）は図９（ａ）の平面図である。図９(ａ)は図９（ｂ）のＹ−Ｙ´断面図である。図９に示すように、分割用凸部２０が配線基板１を４×４以上の区画に分けている場合、配線基板１に複数の実装領域１００を設定し、各実装領域１００に半導体素子４を実装することもできる。この場合、各実装領域１００に別々に半田が供給され、半田層３が互いに独立して形成される。
【００２７】
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。
【００２８】
図１０（ａ）は、第４の実施形態に係る半導体装置の断面図であり、図１０（ｂ）は図１０（ａ）に示した半導体装置の平面図である。図１０（ｃ）は図１０（ａ）に示した半導体装置に用いられる配線基板１の平面図である。この半導体装置は、配線基板１に形成された分割用凸部２０の平面形状をのぞいて、第１の実施形態と同様である。
【００２９】
本実施形態において配線基板１の実装領域１００は、相似形であり大きさが互いに異なる複数種類の半導体素子４のいずれをも実装できるようになっている。そして分割用凸部２０は、実装領域１００を中心に放射状に伸びている放射状部分と、複数種類の半導体素子４それぞれの外形に対応している複数の枠状部分とを有している。
【００３０】
図１１（ａ）は、図１０（ｃ）に示した配線基板１に図１０（ａ），（ｂ）とは大きさが異なる半導体素子４を実装した例を示す断面図であり、図１１（ｂ）は図１１（ａ）の平面図である。本図に示すように、図１０（ｃ）に示した配線基板１を用いれば、相似形であり大きさが互いに異なる複数種類の半導体素子４のいずれをも実装できる。
【００３１】
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。また、相似形であり大きさが互いに異なる複数種類の半導体素子４のいずれをも同一種類の配線基板１に実装することができる。
【００３２】
図１２（ａ）は、第５の実施形態に係る半導体装置の断面図であり、図１２（ｂ）は図１２（ａ）に示した半導体装置の平面図である。図１２（ｃ）は図１２（ａ）に示した半導体装置に用いられる配線基板１の平面図である。この半導体装置は、以下の点を除いて、第４の実施形態に係る半導体装置と同様である。
【００３３】
まず、配線基板１には、半導体素子４ａが実装される実装領域１００ａと、半導体素子４ｂが実装される実装領域１００ｂとが設けられている、実装領域１００ａには分割用凸部２０ａが形成されており、実装領域１００ｂには分割用凸部２０ｂが形成されている。分割用凸部２０ａ，２０ｂは、実装領域１００ａ，１００ｂを中心に放射状に伸びている放射状部分と、複数種類の半導体素子４ａ，４ｂそれぞれの外形に対応している複数の枠状部分とを有している。分割用凸部２０ａ，２０ｂの高さと半田層３の厚みの関係は、第１の実施形態における分割用凸部２０の高さと半田層３の厚みの関係と同様である。
【００３４】
本実施形態によれば、第１の実施形態と同様の効果を得ることができる。また、複数の半導体素子４ａ，４ｂを実装することができる。また、一種類の配線基板１に、相似形であり大きさが互いに異なる複数種類の半導体素子４ａのいずれをも実装でき、かつ相似形であり大きさが互いに異なる複数種類の半導体素子４ｂのいずれをも実装できる。
【００３５】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【図面の簡単な説明】
【００３６】
【図１】第１の実施形態に係る半導体装置の断面図である。
【図２】図１に示した半導体装置の平面図である。
【図３】半導体素子を実装する前の配線基板の平面図である。
【図４】半導体装置の製造方法を示す断面図である。
【図５】半導体装置の製造方法を示す断面図である。
【図６】半導体装置の製造方法を示す断面図である。
【図７】第２の実施形態に係る半導体装置に使用される配線基板の要部を拡大した平面図である。
【図８】（ａ）は第３の実施形態に係る半導体装置の断面図であり、（ｂ）は（ａ）に示した半導体装置の平面図であり、（ｃ）は（ａ）に示した半導体装置に用いられる配線基板の平面図である。
【図９】（ａ）は図８（ｃ）に示した配線基板に複数の半導体素子を実装した例を示す断面図であり、（ｂ）は（ａ）の平面図である。
【図１０】（ａ）は第４の実施形態に係る半導体装置の断面図であり、（ｂ）は（ａ）に示した半導体装置の平面図であり、（ｃ）は（ａ）に示した半導体装置に用いられる配線基板の平面図である。
【図１１】（ａ）は図１０（ｃ）に示した配線基板に図１０（ａ），（ｂ）とは大きさが異なる半導体素子を実装した例を示す断面図であり、図１１（ｂ）は図１１（ａ）の平面図である。
【図１２】（ａ）は第５の実施形態に係る半導体装置の断面図であり、（ｂ）は（ａ）に示した半導体装置の平面図であり、（ｃ）は（ａ）に示した半導体装置に用いられる配線基板の平面図である。
【符号の説明】
【００３７】
１        配線基板
３        半田層
４        半導体素子
４ａ      半導体素子
４ｂ      半導体素子
５        マスク
２０      分割用凸部
２０ａ   分割用凸部
２０ｂ   分割用凸部
２２   分割用凸部
３０      半田供給ノズル
１００   実装領域
１００ａ  実装領域
１００ｂ  実装領域
【図１】
2010118575.tif 000003
【図２】
2010118575.tif 000004
【図３】
2010118575.tif 000005
【図４】
2010118575.tif 000006
【図５】
2010118575.tif 000007
【図６】
2010118575.tif 000008
【図７】
2010118575.tif 000009
【図８】
2010118575.tif 000010
【図９】
2010118575.tif 000011
【図１０】
2010118575.tif 000012
【図１１】
2010118575.tif 000013
【図１２】
2010118575.tif 000014