(57)【要約】【課題】回線故障の被害を最小限に食い止め、可用性を向上させると共に、システム全体の費用対効果を向上させる、新規な回線切替装置、及びこれを用いるプラント制御システムを提供する。【解決手段】複数の入出力装置を単一のＣＰＵ装置で制御するために、一つの入出力装置に対応する回線切替装置を設け、回線切替装置にＩＤを付与した。そして、ＣＰＵ装置から送出するデータフレームには、回線切替装置を一意に識別するためのＩＤを埋め込む。回線切替装置が、ＩＤが一致しているデータフレームのみを通過させることで、制御回線上にデータフレームが不用意に回り込んで生じるデータフレームの衝突を回避できる。【選択図】図１
2010200016.tif 000002
【特許請求の範囲】
【請求項１】
入力されるデータを一時的に記憶するリングバッファと、
前記リングバッファ内に記憶されている前記データからデータフレームの位置を示すマーカービット列を識別するヘッダ識別部と、
ＩＤを記憶するＩＤ記憶部と、
前記ヘッダ識別部がヘッダを識別した旨の信号を出力したら前記リングバッファ内に記憶されている前記データから前記ＩＤを読み出して前記ＩＤ記憶部内の前記ＩＤと照合するＩＤ照合部と、
前記ＩＤ照合部が前記ＩＤが一致した旨の信号を出力したら前記リングバッファ内のデータを順次読み出す読み出し制御部と
を備える、回線切替装置。
【請求項２】
ＩＤを記憶するＩＤ記憶部と、
入力されるデータを一時的に記憶すると共に外部から第一読み出し禁止信号を受信する間は前記データの記憶を中止する第一リングバッファと、前記第一リングバッファ内に記憶されている前記データからデータフレームの位置を示すマーカービット列を識別する第一ヘッダ識別部と、前記第一ヘッダ識別部がヘッダを識別した旨の信号を出力したら前記第一リングバッファ内に記憶されている前記データから前記ＩＤを読み出して前記ＩＤ記憶部内の前記ＩＤと照合する第一ＩＤ照合部と、前記第一ＩＤ照合部が前記ＩＤが一致した旨の信号を出力したら前記第一リングバッファ内のデータを順次読み出すと共に第二読み出し禁止信号を出力する第一読み出し制御部とよりなる往路スイッチ部と、
前記第一読み出し制御部に接続され、入力される前記データを一時的に記憶すると共に前記第一読み出し制御部から出力される前記第二読み出し禁止信号を受信する間は前記データの記憶を中止する第二リングバッファと、前記第二リングバッファ内に記憶されている前記データからデータフレームの位置を示すマーカービット列を識別する第二ヘッダ識別部と、前記第二ヘッダ識別部がヘッダを識別した旨の信号を出力したら前記第二リングバッファ内に記憶されている前記データから前記ＩＤを読み出して前記ＩＤ記憶部内の前記ＩＤと照合する第二ＩＤ照合部と、前記第一リングバッファに接続され、前記第二ＩＤ照合部が前記ＩＤが一致した旨の信号を出力したら前記第二リングバッファ内のデータを順次読み出すと共に前記第一リングバッファに前記第一読み出し禁止信号を出力する第二読み出し制御部とよりなる復路スイッチ部と
を備える、回線切替装置。
【請求項３】
更に、
回線の異常状態を検出する回線プローブと、
前記回線プローブが前記回線の異常状態を検出したことを受けて、前記第一読み出し制御部及び前記第二読み出し制御部に読み出し動作を中止する信号を出力する回線制御部と
を備える、請求項２記載の回線切替装置。
【請求項４】
ＩＤを記憶するＩＤ記憶部と、
第一制御回線から入力されるデータを一時的に記憶すると共に外部から第一読み出し禁止信号を受信する間は前記データの記憶を中止する第一リングバッファと、前記第一リングバッファ内に記憶されている前記データからデータフレームの位置を示すマーカービット列を識別する第一ヘッダ識別部と、前記第一ヘッダ識別部がヘッダを識別した旨の信号を出力したら前記第一リングバッファ内に記憶されている前記データから前記ＩＤを読み出して前記ＩＤ記憶部内の前記ＩＤと照合する第一ＩＤ照合部と、前記第一ＩＤ照合部が前記ＩＤが一致した旨の信号を出力したら前記第一リングバッファ内のデータを順次読み出すと共に第二読み出し禁止信号を出力する第一読み出し制御部とよりなる第一往路スイッチ部と、
前記第一読み出し制御部に接続され、入力される前記データを一時的に記憶すると共に前記第一読み出し制御部から出力される前記第二読み出し禁止信号を受信する間は前記データの記憶を中止する第二リングバッファと、前記第二リングバッファ内に記憶されている前記データからデータフレームの位置を示すマーカービット列を識別する第二ヘッダ識別部と、前記第二ヘッダ識別部がヘッダを識別した旨の信号を出力したら前記第二リングバッファ内に記憶されている前記データから前記ＩＤを読み出して前記ＩＤ記憶部内の前記ＩＤと照合する第二ＩＤ照合部と、前記第一リングバッファ及び前記第一制御回線に接続され、前記第二ＩＤ照合部が前記ＩＤが一致した旨の信号を出力したら前記第二リングバッファ内のデータを順次読み出すと共に前記第一リングバッファに前記第一読み出し禁止信号を出力する第二読み出し制御部とよりなる第一復路スイッチ部と、
第二制御回線に接続され、前記第一往路スイッチ部と同一の構成を備える第二往路スイッチ部と、
第二制御回線に接続され、前記第一復路スイッチ部と同一の構成を備える第二復路スイッチ部と、
を備える、回線切替装置。
【請求項５】
更に、
前記第一往路スイッチ部の前記第一読み出し制御部及び前記第一復路スイッチ部の前記第二リングバッファに接続され、前記第一制御回線の異常状態を検出する第一回線プローブと、
前記第二往路スイッチ部の前記第一読み出し制御部及び前記第二復路スイッチ部の前記第二リングバッファに接続され、前記第二制御回線の異常状態を検出する第二回線プローブと、
前記第一回線プローブが前記第一制御回線の異常状態を検出したことを受けて、前記第一往路スイッチ部の前記第一読み出し制御部及び前記第一復路スイッチ部の前記第二読み出し制御部に読み出し動作を中止する信号を出力すると共に、前記第二回線プローブが前記第二制御回線の異常状態を検出したことを受けて、前記第二往路スイッチ部の前記第一読み出し制御部及び前記第二復路スイッチ部の前記第二読み出し制御部に読み出し動作を中止する信号を出力する下流回線制御部と
を備える、請求項４記載の回線切替装置。
【請求項６】
更に、
上位装置から受ける指示に呼応して、前記第一往路スイッチ部の前記第一読み出し制御部及び前記第一復路スイッチ部の前記第二読み出し制御部に読み出し動作を中止する信号を出力すると共に、前記第二往路スイッチ部の前記第一読み出し制御部及び前記第二復路スイッチ部の前記第二読み出し制御部に読み出し動作を中止する信号を出力すると共に、前記第一回線プローブ或は前記第二回線プローブが検出した回線異常状態を前記下流回線制御部を通じて前記上位装置に報告する上流回線制御部と
を備える、請求項５記載の回線切替装置。
【請求項７】
データフレームの位置を示すマーカービット列と、経路を特定するＩＤとを備える要求データフレームを生成して、第一制御回線及び第二制御回線に出力する主系ＣＰＵ装置と、
ＩＤを記憶するＩＤ記憶部と、前記第一制御回線に接続され、前記データフレーム中の前記ＩＤと前記ＩＤ記憶部のＩＤが一致した時に前記データフレームを通過させる第一スイッチ部と、前記第二制御回線に接続され、前記データフレーム中の前記ＩＤと前記ＩＤ記憶部のＩＤが一致した時に前記データフレームを通過させる第二スイッチ部とよりなる主系第一回線切替装置と、
前記主系第一回線切替装置の前記第一スイッチ部又は前記主系第一回線切替装置の前記第二スイッチ部から前記データフレームを受信すると共に、前記データフレームから読み取った前記ＩＤを含む応答データフレームを前記第一スイッチ部及び前記第二スイッチ部に出力する主系第一入出力装置と
を備える、プラント制御システム。
【請求項８】
更に、
前記主系ＣＰＵ装置に接続され、前記主系第一回線切替装置と同一の構成を備えると共に、前記主系第一回線切替装置と異なるＩＤが記憶されている主系第二回線切替装置と、
前記主系第一入出力装置と同一の構成を備えると共に、前記主系第二回線切替装置に接続される主系第二入出力装置と、
前記主系ＣＰＵ装置と同一の構成を備える従系ＣＰＵ装置と、
前記従系ＣＰＵ装置に接続され、前記主系第一回線切替装置と同一の構成を備えると共に、前記主系第一回線切替装置と同一のＩＤが記憶されている従系第一回線切替装置と、
前記従系ＣＰＵ装置に接続され、前記主系第一回線切替装置と同一の構成を備えると共に、前記主系第二回線切替装置と同一のＩＤが記憶されている従系第二回線切替装置と、
前記主系第一入出力装置と同一の構成を備えると共に、前記従系第一回線切替装置に接続される従系第一入出力装置と、
前記主系第一入出力装置と同一の構成を備えると共に、前記従系第二回線切替装置に接続される従系第二入出力装置と
を備える、請求項７記載のプラント制御システム。
【請求項９】
更に、
前記主系第一回線切替装置及び前記主系第二回線切替装置は、
前記第一スイッチ部又は前記第二スイッチ部に接続されている回線の異常を検出して前記第一スイッチ部又は前記第二スイッチ部の接続を遮断する主系下流回線制御部と、
前記主系ＣＰＵ装置から回線遮断命令を受けて前記第一スイッチ部又は前記第二スイッチ部の接続を遮断する主系上流回線制御部と
を備え、
前記従系第一回線切替装置及び前記従系第二回線切替装置は、
前記第一スイッチ部又は前記第二スイッチ部に接続されている回線の異常を検出して前記第一スイッチ部又は前記第二スイッチ部の接続を遮断する従系下流回線制御部と、
前記従系ＣＰＵ装置から回線遮断命令を受けて前記第一スイッチ部又は前記第二スイッチ部の接続を遮断する従系上流回線制御部と
を備える、請求項８記載のプラント制御システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回線切替装置及びプラント制御システムに適用して好適な技術に関する。
より詳細には、可用性を確保する二重化制御システムに関する。
【背景技術】
【０００２】
鉄鋼プラントや原子力発電所等の、安全確保が最優先される現場に用いられる制御システムは、可用性（availability：その対象が障害に対してどれだけ強いかを示す観点。稼働率。）に対する要求が厳しい。もし、システムが何らかの障害によって止まってしまうと、大事故に繋がる虞が大きいからである。
なお、本発明に関係すると思われる先行技術を、特許文献１に示す。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−３２３１９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
多くのネットワーク機器や制御システムでは、可用性を向上させるために、二重化という手法が採用される。常時稼動する「主系」と、主系が何らかの原因で止まってしまったとき、すなわち非常時に主系に代わって稼動する「従系」とが用意される。
プラント制御システムでは、従系は主系とスヌープ回線を通じて接続されており、通常状態では、従系は主系の制御回線上に流れるデータフレームを取り込んでいる（スヌープ：snoop：盗み聞きするという意味から、転じてネットワーク等のモニタを意図する。）。そして、主系が故障したら、それまでのスヌープの結果を踏まえて制御動作を継続することで、制御動作の破綻を防ぐ。
【０００５】
ところが、スヌープ回線は主系と従系を接続する単一の回線であることから、スヌープ回線上で故障が発生してしまうと、主系と従系の両方が故障してしまう。いわば、スヌープ回線は制御システムのアキレス腱であるともいえる。
【０００６】
本発明はかかる点に鑑みてなされたものであり、回線故障の被害を最小限に食い止め、可用性を向上させると共に、システム全体の費用対効果を向上させる、新規な回線切替装置、及びこれを用いるプラント制御システムを提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の回線切替装置は、入力されるデータを一時的に記憶するリングバッファと、リングバッファ内に記憶されているデータからデータフレームの位置を示すマーカービット列を識別するヘッダ識別部と、ＩＤを記憶するＩＤ記憶部と、ヘッダ識別部がヘッダを識別した旨の信号を出力したらリングバッファ内に記憶されているデータからＩＤを読み出してＩＤ記憶部内のＩＤと照合するＩＤ照合部と、ＩＤ照合部がＩＤが一致した旨の信号を出力したらリングバッファ内のデータを順次読み出す読み出し制御部とを備える。
【０００８】
更に、上記課題を解決するために、本発明のプラント制御システムは、データフレームの位置を示すマーカービット列と、経路を特定するＩＤとを備える要求データフレームを生成して、第一制御回線及び第二制御回線に出力する主系ＣＰＵ装置と、ＩＤを記憶するＩＤ記憶部と、第一制御回線に接続され、データフレーム中のＩＤとＩＤ記憶部のＩＤが一致した時にデータフレームを通過させる第一スイッチ部と、第二制御回線に接続され、データフレーム中のＩＤとＩＤ記憶部のＩＤが一致した時にデータフレームを通過させる第二スイッチ部とよりなる主系第一回線切替装置と、主系第一回線切替装置の第一スイッチ部又は主系第一回線切替装置の第二スイッチ部からデータフレームを受信すると共に、データフレームから読み取ったＩＤを含む応答データフレームを第一スイッチ部及び第二スイッチ部に出力する主系第一入出力装置とを備える。
【０００９】
複数の入出力装置を単一のＣＰＵ装置で制御するために、一つの入出力装置に対応する回線切替装置を設け、回線切替装置にＩＤを付与した。そして、ＣＰＵ装置から送出するデータフレームには、回線切替装置を一意に識別するためのＩＤを埋め込む。回線切替装置が、ＩＤが一致しているデータフレームのみを通過させることで、制御回線上にデータフレームが不用意に回り込んで生じるデータフレームの衝突を回避できる。
【発明の効果】
【００１０】
本発明により、回線故障の被害を最小限に食い止め、可用性を向上させると共に、システム全体の費用対効果を向上させる、新規な回線切替装置、及びこれを用いるプラント制御システムを提供できる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態の例である、プラント制御システムの全体像を示すブロック図である。
【図２】本発明の実施形態の例であるプラント制御システムの、詳細な内部構成を示すブロック図である。
【図３】シリアルＩＤ対応表を示す図である。
【図４】データフレームの構成を示す図である。
【図５】回線切替装置の全体ブロック図である。
【図６】スイッチ部のブロック図である。
【図７】スイッチ部の全体動作を示すフローチャートである。
【図８】スイッチ部のＩＤ識別処理の動作を示すフローチャートである。
【図９】プラント制御システム上のデータフレームの流れを示すブロック図である。
【図１０】プラント制御システム上のデータフレームの流れを示すタイムチャート図である。
【図１１】回線切替装置がない場合を想定した、プラント制御システム上のデータフレームの流れを示すブロック図である。
【図１２】回線切替装置がない場合を想定した、プラント制御システム上のデータフレームの流れを示すタイムチャート図である。
【図１３】回線切替装置の初期動作及び異常検出動作を示すタイムチャート図である。
【図１４】回線切替装置の初期動作及び異常検出動作を示すタイムチャート図である。
【図１５】プラント制御システムの異常状態における動作を示すタイムチャート図である。
【図１６】プラント制御システムの異常状態における動作を示すタイムチャート図である。
【図１７】プラント制御システムの異常状態における動作を示すタイムチャート図である。
【図１８】プラント制御システムの異常状態における動作を示すタイムチャート図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態を、図１乃至図１８を参照して説明する。
【００１３】
本実施形態は、以下の図面を用いて説明する。
《システム全体像》
図１：プラント制御システムの全体像
図２：プラント制御システムのより詳細な構成
図３：シリアルＩＤ対応表
図４：データフレームの構成
《回線切替装置》
図５：回線切替装置の全体ブロック図
図６：スイッチ部のブロック図
《回線切替装置の動作》
図７：スイッチ部の動作のフローチャート（メインルーチン）
図８：スイッチ部の動作のフローチャート（サブルーチン）
図９：プラント制御システム上のデータフレームの流れを示すブロック図
図１０：プラント制御システム上のデータフレームの流れを示すタイムチャート図
図１１：回線切替装置がない場合を想定した、プラント制御システム上のデータフレームの流れを示すブロック図
図１２：回線切替装置がない場合を想定した、プラント制御システム上のデータフレームの流れを示すタイムチャート図
《プラント制御システムの異常状態の動作》
図１３：回線切替装置の初期動作及び異常検出動作を示すタイムチャート図
図１４：回線切替装置の初期動作及び異常検出動作を示すタイムチャート図
図１５：プラント制御システムの異常状態における動作を示すタイムチャート図（片系回線故障）
図１６：プラント制御システムの異常状態における動作を示すタイムチャート図（片系回線故障）
図１７：プラント制御システムの異常状態における動作を示すタイムチャート図（両系回線故障）
図１８：プラント制御システムの異常状態における動作を示すタイムチャート図（両系回線故障）
【００１４】
《システム全体像》
図１乃至図４を用いて、本発明の実施形態の例である、プラント制御システムの全体像を説明する。
図１は、本発明の実施形態の例である、プラント制御システムの全体像を示すブロック図である。
【００１５】
プラント制御システム１０１は、制御対象１０２に適切な制御を実行するためのシステムである。
制御対象１０２は、主系ＣＰＵ装置１０３から送信されるデータフレームによって制御されると共に、制御対象１０２に設けられている複数のセンサ１０４ａ、１０４ｂ、１０４ｃ及び１０４ｄが発する信号を、主系ＣＰＵ装置１０３が受信して、操作子１０５ａ、１０５ｂ、１０５ｃ及び１０５ｄを制御するための、次の制御サイクルに反映させる。
主系ＣＰＵ装置１０３と制御対象１０２との間には、データフレームを伝送するための制御回線１０６及び１０７と、主系第一回線切替装置１０８、主系第二回線切替装置１０９、主系第一回線中継装置１１０、主系第二回線中継装置１１１、そして主系第一入出力装置１１２、主系第二入出力装置１１３が接続されている。
主系ＣＰＵ装置１０３は、主系第一入出力装置１１２及び主系第二入出力装置１１３を通じて、制御対象１０２にシーケンス制御やフィードバック制御を実行する。
一例として、図１では、制御対象１０２が原子炉であるものと仮定している。勿論、制御対象１０２は原子炉に限られない。鉄鋼プラントの溶鉱炉等のような、安全に対する要求が厳しい現場に、本実施形態のプラント制御システム１０１は用いられる。
【００１６】
前述の通り、制御対象１０２には、複数のセンサ１０４ａ、１０４ｂ、１０４ｃ及び１０４ｄと操作子１０５ａ、１０５ｂ、１０５ｃ及び１０５ｄが設けられている。
センサ１０４ａ、１０４ｂ、１０４ｃ及び１０４ｄと操作子１０５ａ、１０５ｂ、１０５ｃ及び１０５ｄは、主系第一入出力装置１１２、主系第二入出力装置１１３、従系第一入出力装置１１４、従系第二入出力装置１１５に接続される。これら入出力装置は、センサと操作子に対し、電気信号の入出力を実行する。
主系第一入出力装置１１２及び従系第一入出力装置１１４は、主系第一回線中継装置１１０及び従系第一回線中継装置１１６とスヌープ回線１１８で接続されている。
主系第二入出力装置１１３及び従系第二入出力装置１１５は、主系第二回線中継装置１１１及び従系第二回線中継装置１１７とスヌープ回線１１９で接続されている。
【００１７】
主系第一回線中継装置１１０及び従系第一回線中継装置１１６と、主系第二回線中継装置１１１及び従系第二回線中継装置１１７の、四つの回線中継装置は、制御回線を構成する伝送媒体を変換する。
回線中継装置と回線切替装置の間にある、制御回線１０７、１３１、１３２及び１３３の、四本の制御回線は、例えば光ケーブルである。一方、制御回線１０６及び１２４と、スヌープ回線１１８及び１１９は、例えば周知のツイストペアケーブルである。これは、回線切替装置と回線中継装置との間の距離が長くなること考慮した設計である。したがって、回線切替装置と回線中継装置との間の距離が短い場合は、必ずしも回線中継装置を必要とはしない。
なお、制御回線１０７、１３１、１３２及び１３３と、制御回線１０６及び１２４と、スヌープ回線１１８及び１１９を構成する伝送媒体は、上述の光ケーブル及びツイストペアケーブルには限られない。周知の同軸ケーブル等の、種々の伝送媒体が利用可能である。
【００１８】
前述の説明からわかるように、主系第一回線中継装置１１０と従系第一回線中継装置１１６は対を成している。同様に、主系第二回線中継装置１１１と従系第二回線中継装置１１７は対を成している。主系第一入出力装置１１２と従系第一入出力装置１１４は対を成している。主系第二入出力装置１１３と従系第二入出力装置１１５は対を成している。
これら回線中継装置及び入出力装置は、二重化のために全く同一の回線中継装置及び入出力装置が設けられている。そして、その間には制御回線の一種であるスヌープ回線１１８及び１１９が接続されている。
【００１９】
主系ＣＰＵ装置１０３には、データフレームを伝送するために、制御回線１０６を通じて二つの回線切替装置が接続されている。主系第一回線切替装置１０８は、第一制御対象部１２０を制御するために設けられている。主系第二回線切替装置１０９は、第二制御対象部１２１を制御するために設けられている。
【００２０】
主系ＣＰＵ装置１０３と主系第一回線切替装置１０８及び主系第二回線切替装置１０９との間には、制御回線１０６の他に、主系通信路１２２が接続されている。主系通信路１２２は、主系ＣＰＵ装置１０３から主系第一回線切替装置１０８及び主系第二回線切替装置１０９に対して種々の命令を送信したり、主系第一回線切替装置１０８及び主系第二回線切替装置１０９から主系ＣＰＵ装置１０３に対して制御回線の状態等を報告するために用いられる。
【００２１】
プラント制御システム１０１は、できるだけ動作を中断されずに継続運転を実行する必要があるため、ＣＰＵ装置も二重化の対象となっている。
従系ＣＰＵ装置１２３は、主系ＣＰＵ装置１０３と全く同じ装置構成である。
従系ＣＰＵ装置１２３には、主系ＣＰＵ装置１０３と同様に、制御回線１２４及び従系通信路１２５を介して、従系第一回線切替装置１２６及び従系第二回線切替装置１２７の、二つの回線切替装置が接続されている。従系第一回線切替装置１２６には、従系第一回線中継装置１１６が接続されている。従系第二回線切替装置１２７には、従系第二回線中継装置１１７が接続されている。
【００２２】
従系ＣＰＵ装置１２３と従系第一回線切替装置１２６及び従系第二回線切替装置１２７との間にも、主系ＣＰＵ装置１０３と主系第一回線切替装置１０８及び主系第二回線切替装置１０９と同様に、制御回線１２４の他に、従系通信路１２５が接続されている。従系通信路１２５は、前述の主系通信路１２２と同様の目的で用いられる。
【００２３】
主系ＣＰＵ装置１０３と従系ＣＰＵ装置１２３との間には、指令通信路１２８で接続されている。指令通信路１２８には、指令装置１２９が接続されている。指令装置１２９はディスプレイやキーボード等を備える周知のコンピュータであり、不揮発性ストレージ１３０を備える。そして、指令装置１２９は主系ＣＰＵ装置１０３及び従系ＣＰＵ装置１２３に対してプログラム等のデータや各種命令を送信する。
また、指令通信路１２８は、主系ＣＰＵ装置１０３と従系ＣＰＵ装置１２３同士の通信にも用いられる。
なお、指令通信路１２８は、前述の主系通信路１２２及び従系通信路１２５と同じ伝送媒体であり、また同じ通信プロトコルを用いる。例えば、周知のツイストペアケーブル等を用いるＴＣＰ／ＩＰネットワークである。
【００２４】
図２は、本発明の実施形態の例である、プラント制御システム１０１の、図１よりも詳細な内部構成を示すブロック図である。
図１で説明したように、プラント制御システム１０１は、ＣＰＵ装置、回線切替装置、回線中継装置及び入出力装置が二重化されている。そして、図１では紙面の都合上書けなかったが、制御回線も二重化されている。図２は、この、制御回線が二重化されている様子を詳述するための図である。
【００２５】
主系ＣＰＵ装置１０３の中は、周知のコンピュータよりなる演算処理部２０２が内蔵されている。演算処理部２０２には、制御回線の末端である送信端子２０２ａと、受信端子２０２ｂが設けられている。
送信端子２０２ａから発されるデータフレームは、主に入出力装置に対する命令である。
受信端子２０２ｂに送られるデータフレームは、主に入出力装置から発される応答である。
【００２６】
送信端子２０２ａには、二つのバッファアンプ２０３ａ及び２０３ｂが接続されている。
一方のバッファアンプ２０３ａは、制御回線１０６を構成する第一制御回線２０４ａに接続される。
もう一方のバッファアンプ２０３ｂは、制御回線１０６を構成する第二制御回線２０４ｂに接続される。
受信端子２０２ｂには、受信切替スイッチ２０５を介して、二つのバッファアンプ２０６ａ及び２０６ｂが接続されている。
一方のバッファアンプ２０６ａは、第一制御回線２０４ａに接続される。
もう一方のバッファアンプ２０６ｂは、第二制御回線２０４ｂに接続される。
つまり、送信端子２０２ａから発されるデータフレームは、第一制御回線２０４ａ及び第二制御回線２０４ｂに同時に送信されるが、受信端子２０２ｂが受け取るデータフレームは、受信切替スイッチ２０５によって、第一制御回線２０４ａと第二制御回線２０４ｂのうちのどちらか片方だけが選択される。
【００２７】
主系第一回線切替装置１０８の中には、第一制御回線２０４ａに接続される第一系統スイッチ部２０７ａと、第二制御回線２０４ｂに接続される第二系統スイッチ部２０７ｂの、二つのスイッチ部が設けられている。
そして、この二つのスイッチ部は、上流回線制御部２０８と、下流回線制御部２０９によってオン・オフ制御される。
上流回線制御部２０８は、主系通信路１２２を通じて、主系ＣＰＵ装置１０３の命令を受けて、二つのスイッチ部のオン・オフ制御を実行すると共に、下流回線制御部２０９が制御回線の異常を検出すると、その旨の報告も行う。
【００２８】
主系第一入出力装置１１２の中は、信号処理部２１０が内蔵されている。信号処理部２１０は、センサ１０４ａ及び操作子１０５ａが接続され、アナログ信号とデジタルデータとの相互変換を行う。
信号処理部２１０には、制御回線の末端である送信端子２１１ａと、受信端子２１１ｂが設けられている。
送信端子２１１ａから発されるデータフレームは、主にＣＰＵ装置に対する応答である。
受信端子２１１ｂに送られるデータフレームは、主にＣＰＵ装置から発される命令である。
【００２９】
送信端子２１１ａには、主系ＣＰＵ装置１０３と同様に、二つのバッファアンプ２１２ａ及び２１２ｂが接続されている。
一方のバッファアンプ２１２ａは、スヌープ回線１１８を構成する第一制御回線２１３ａに接続される。
もう一方のバッファアンプ２１２ｂは、スヌープ回線１１８を構成する第二制御回線２１３ｂに接続される。
受信端子２１１ｂにも、主系ＣＰＵ装置１０３と同様に、受信切替スイッチ２１４を介して、二つのバッファアンプ２１５ａ及び２１５ｂが接続されている。
一方のバッファアンプ２１５ａは、第一制御回線２１３ａに接続される。
もう一方のバッファアンプ２１５ｂは、第二制御回線２１３ｂに接続される。
つまり、送信端子２１１ａから発されるデータフレームは、第一制御回線２１３ａ及び第二制御回線２１３ｂに同時に送信されるが、受信端子２１１ｂが受け取るデータフレームは、受信切替スイッチ２１４によって、第一制御回線２１３ａと第二制御回線２１３ｂのうちのどちらか片方だけが選択される。
【００３０】
光ケーブルである制御回線１０７は、第一制御回線２１６ａ及び第二制御回線２１６ｂよりなる。
第一制御回線２１６ａの一方は第一系統スイッチ部２０７ａに接続される。第一制御回線２１６ａのもう一方は主系第一回線中継装置１１０の第一中継部２１７ａに接続される。
第二制御回線２１６ｂの一方は第二系統スイッチ部２０７ｂに接続される。第二制御回線２１６ｂのもう一方は主系第一回線中継装置１１０の第二中継部２１７ｂに接続される。
【００３１】
これ以降、説明の便宜のために、二重化されている制御回線の構成要素を、「第一回線系統」と「第二回線系統」という呼び名で区別する。
上述の第一制御回線２０４ａ、第一制御回線２１６ａ、第一制御回線２１３ａ等は第一回線系統に属する制御回線である。そして、バッファアンプ２０３ａ、２０６ａ、２１２ａ及び２１５ａ、第一系統スイッチ部２０７ａ及び第一中継部２１７ａは、第一回線系統に属する回路ブロックである。
一方、上述の第一制御回線２０４ｂ、第一制御回線２１６ｂ、第一制御回線２１３ｂ等は第二回線系統に属する制御回線である。そして、バッファアンプ２０３ｂ、２０６ｂ、２１２ｂ及び２１５ｂ、第一系統スイッチ部２０７ｂ及び第一中継部２１７ｂは、第二回線系統に属する回路ブロックである。
【００３２】
図３は、シリアルＩＤ対応表を示す図である。
本実施形態のプラント制御システム１０１は、ＣＰＵ装置から送信されるデータフレームに、ＩＤが付与される。ＩＤは、回線切替装置を選択する番号である。回線切替装置は、自らに付与されているＩＤと、受信するデータフレームに付与されているＩＤとを比較し、一致したデータフレームのみを通過させる。
シリアルＩＤ対応表３０２及び３０３は、回線切替装置のシリアルナンバーと、回線切替装置に付与するＩＤとを紐付けるテーブルである。
シリアルＩＤ対応表３０２は、主系ＣＰＵ装置１０３に接続される回線切替装置に対応する。図１及び図２では、主系第一回線切替装置１０８及び主系第二回線切替装置１０９である。
同様に、シリアルＩＤ対応表３０３は、従系ＣＰＵ装置１２３に接続される回線切替装置に対応する。図１及び図２では、従系第一回線切替装置１２６及び従系第二回線切替装置１２７である。
シリアルＩＤ対応表３０２及び３０３は、指令装置１２９の不揮発性ストレージ１３０内にファイルとして格納されており、プラント制御システム１０１の起動時に、指令装置１２９が指令通信路１２８を通じて主系ＣＰＵ装置１０３及び従系ＣＰＵ装置１２３にそれぞれ送信する。
【００３３】
指令装置１２９は、主系ＣＰＵ装置１０３にシリアルＩＤ対応表３０３を送信する。主系ＣＰＵ装置１０３は、主系通信路１２２或は制御回線１０６を通じて、主系第一回線切替装置１０８及び主系第二回線切替装置１０９にシリアルＩＤ対応表３０３を送信する。主系第一回線切替装置１０８及び主系第二回線切替装置１０９は、受信したシリアルＩＤ対応表３０３のうち、自らのシリアルナンバーと一致するＩＤを記憶する。
なお、従系ＣＰＵ装置１２３における動作も同様である。
【００３４】
図４は、データフレームの構成を示す図である。
データフレームは、その先頭から、マーカービット列、ＩＤ、ＲＥＱ／ＡＣＫ、データサイズ、そしてＣＲＣとＤＡＴＡ１、ＣＲＣとＤＡＴＡ２、…ＣＲＣとＤＡＴＡｎと、項目が続く。
マーカービット列は、データフレームの先頭を識別するための、予め定められたビット列である。これは、ＣＲＣとＤＡＴＡの組み合わせ等、他のデータフレームの構成要素とは異なるビット列が用いられる。
ＩＤは、前述の通り、回線切替装置がデータフレームを通過させるか否か識別する番号である。データフレームを通過させたい回線切替装置を指定する番号ともいえる。
ＲＥＱ／ＡＣＫは、当該データフレームが「要求（ＲＥＱｕｅｓｔ）」を示す内容であるか、「応答（ＡＣＫｎｏｗｌａｄｇｅ）」を示す内容であるかを示すフラグ領域である。
データサイズは、データフレーム全体のバイト数或はデータ量を示す領域である。
ＤＡＴＡ１〜ｎは、データそのものである。これらデータは、固定長のセクタである。固定長のセクタ毎に、データの正当性を担保するためのＣＲＣが付されている。
【００３５】
従来のプラント制御システム１０１では、回線切替装置がなかったので、データフレームにＩＤは設けられていなかった。
本実施形態のプラント制御システム１０１では、制御回線の経路の途中に回線切替装置を設けている。そして、ＣＰＵ装置のプログラムは、回線切替装置に対応するために、データフレームにＩＤを付するように変更されている。更に、入出力装置のプログラムは、受信したデータフレームに対して応答するデータフレームを生成する際、直前に受信したデータフレームに付されていたＩＤを当該データフレームに付して、送信するように変更されている。
【００３６】
《回線切替装置》
図５及び図６を用いて、回線切替装置の構成を説明する。
図５は、回線切替装置の全体ブロック図である。図５では主系第一回線切替装置１０８を例示する。前述の説明で判るように、主系第一回線切替装置１０８、主系第二回線切替装置１０９、従系第一回線切替装置１２６及び従系第二回線切替装置１２７の内部構成は全て同一である。
第一制御回線２０４ａには、第一往路スイッチ部５０２の入力側と、第一復路スイッチ部５０３の出力側が接続されている。
第二制御回線２０４ｂにも、第二往路スイッチ部５０４の入力側と、第二復路スイッチ部５０５の出力側が接続されている。
第一往路スイッチ部５０２、第一復路スイッチ部５０３、第二往路スイッチ部５０４及び第二復路スイッチ部５０５は、全て全く同一の構成である。これら四つのスイッチ部の内部構成は図６で後述する。
四つのスイッチ部には、ＲＯＭよりなるシリアルナンバー記憶部５０６と、ＲＡＭよりなるＩＤ記憶部５０７が接続されている。
更に、四つのスイッチ部には、上流回線制御部２０８と、下流回線制御部２０９が接続されている。
【００３７】
上流回線制御部２０８は前述の通り、主系通信路１２２或は従系通信路１２５に接続される。
下流回線制御部２０９には、第一回線プローブ５０８と第二回線プローブ５０９が接続されている。
第一回線プローブ５０８は、第一往路スイッチ部５０２の出力側と、第一復路スイッチ部５０３の入力側と、第一制御回線２１６ａとの間に設けられている。
第二回線プローブ５０９は、第二往路スイッチ部５０４の出力側と、第二復路スイッチ部５０５の入力側と、第二制御回線２１６ｂとの間に設けられている。
下流回線制御部２０９は、第一回線プローブ５０８及び第二回線プローブ５０９を通じて第一制御回線２１６ａ及び第二制御回線２１６ｂの夫々の信号レベルの変化をモニタしており、一定時間を超えて信号の変化がない場合、異常であると判定する。
【００３８】
ここで、改めて図２と図５を比較する。
図２の第一系統スイッチ部２０７ａは、第一往路スイッチ部５０２と第一復路スイッチ部５０３が該当する。
図２の第二系統スイッチ部２０７ｂは、第二往路スイッチ部５０４と第二復路スイッチ部５０５が該当する。
図２では、紙面の都合上、シリアルナンバー記憶部５０６、ＩＤ記憶部５０７、第一回線プローブ５０８及び第二回線プローブ５０９は記載を省略している。
【００３９】
図６は、スイッチ部のブロック図である。図６では第一往路スイッチ部５０２を例示する。
第一制御回線２０４ａから送られるシリアルデータは、周知のリングバッファ６０２によって記録され続ける。リングバッファ６０２は、前述のデータフレームのうち、少なくともマーカービット列とＩＤの組み合わせのバイト数以上を記憶可能な記憶容量を備えると共に、ＣＲＣとＤＡＴＡ１〜ｎの組み合わせのバイト数以上を記憶可能な記憶容量を備えるＲＡＭである。
例えば、マーカービット列が１２８ビット（１６バイト）で、ＩＤが８ビット（１バイト）であるならば、リングバッファ６０２は最低７バイトは記憶可能でなければならない。しかし、ＤＡＴＡの１セクタが５１２バイトであり、ＣＲＣが３バイトである場合、リングバッファ６０２は最低５１５バイトは記憶可能でなければならない。
【００４０】
また、リングバッファ６０２は、第一復路スイッチ部５０３から読み出し禁止信号を受け取ると、データの記録を実行しない。
【００４１】
ヘッダ識別部６０３は、図示しないＲＯＭに記憶されているマーカービット列と、リングバッファ６０２内のデータを照合して、リングバッファ６０２にマーカービット列が入っているか否かを検出する。ヘッダ識別部６０３は、マーカービット列の存在を検出すると、ＩＤ照合部６０４に論理の「真」の信号を出力する。この、論理の「真」を出力する期間は、マーカービット列を識別した時点から、データフレームのマーカービット列からデータサイズ迄がリングバッファ６０２に読み込まれる迄の時間に相当する。この期間は、後述するＯＲゲート６０５を通じて読み出し禁止信号となって、第一復路スイッチ部５０３内の読み出し制御部６０６に送信される。
ＩＤ照合部６０４は、ＩＤ記憶部５０７に格納されているＩＤと、リングバッファ６０２に含まれているＩＤとを照合して、ＩＤが一致しているか否かを検出する。ＩＤ照合部６０４は、ＩＤの一致を検出すると、読み出し制御部６０６に論理の「真」を出力する。
【００４２】
読み出し制御部６０６は、リングバッファ６０２の所定のアドレスからデータの読み出しを開始し、所定のバイト数まで読み出しを継続する機能を備える。読み出し制御部６０６には図示しないカウンタが内蔵されており、データフレーム中のデータサイズを読み取り、データサイズに記載されているデータ量から、マーカービット列、ＩＤ、ＲＥＱ／ＡＣＫ及びデータサイズの、各項目の総量に当たるバイト数を引いた値をカウンタに設定して、データの読み出しを継続する。つまり、データフレームの先頭からデータサイズまでの、データ本体を除く部分のデータ量を、データフレームに記載されているバイト数から引いて、データ本体のみのサイズを、カウンタの最大値に設定する。
【００４３】
読み出し制御部６０６には、ＯＲゲート６０７が接続されている。ＯＲゲート６０７の入力には、上流回線制御部２０８及び下流回線制御部２０９から回線異常を示す信号が入力される。いずれかの信号が真になると、読み出し制御部６０６はリングバッファ６０２からデータを読み出す動作を即座に中止する。
【００４４】
読み出し制御部６０６は、データの読み出しを実行する間、データ読み出しを実行中であることを示す信号を出力する。この信号は、前述のヘッダ識別部６０３の信号と共に、ＯＲゲート６０５に入力される。ＯＲゲート６０５から出力される信号は、読み出し禁止信号として、第一復路スイッチ部５０３内のリングバッファ６０２に出力される。
【００４５】
ＯＲゲート６０５が出力すると共に、リングバッファ６０２で受信する読み出し禁止信号を通じて、第一往路スイッチ部５０２と第一復路スイッチ部５０３は排他的に動作する。片方のスイッチ部がデータフレームの読み出しを実行している時は、もう片方のスイッチ部はデータフレームの読み出しを行わない。このように二つのスイッチ部を互い違いに接続し、読み出し禁止信号を互いに入出力させることで、データフレームの回り込みを防いでいる。
以上の説明より判るように、回線切替装置は、制御回線における双方向の半二重通信を担保しながら、データフレームに付されているＩＤを識別して、ＩＤが一致したデータフレームは通過を許容し、一致しないデータフレームは通過を禁止する。
【００４６】
ここで、改めて図２と図５と図６を比較する。
図２で、上流回線制御部２０８が第一系統スイッチ部２０７ａをオン制御する、という動作は、図５で上流回線制御部２０８が第一往路スイッチ部５０２と第一復路スイッチ部５０３に、接続許可信号を出力する、という動作になる。この接続許可信号とは、図６のＯＲゲート６０７に、論理の偽を示す信号を出力することと等しい。上流回線制御部２０８が第二系統スイッチ部２０７ｂをオン制御する、という動作も、同様である。
また、図２で、下流回線制御部２０９が第一系統スイッチ部２０７ａをオン制御するという動作、及び第二系統スイッチ部２０７ｂをオン制御するという動作も、前述と同様、図５で下流回線制御部２０９が第一往路スイッチ部５０２と第一復路スイッチ部５０３に、及び第二往路スイッチ部５０４と第二復路スイッチ部５０５に、接続許可信号を出力する、という動作になる。
【００４７】
《回線切替装置の動作》
図７乃至図１２を用いて、回線切替装置の動作を説明する。
図７は、スイッチ部の全体動作を示すフローチャートである。図６に示した、第一往路スイッチ部５０２、第一復路スイッチ部５０３、第二往路スイッチ部５０４及び第二復路スイッチ部５０５の、メインルーチンに該当する。
処理を開始すると（Ｓ７０１）、リングバッファ６０２は、もう一方のスイッチ部の読み出し制御部６０６から読み出し禁止信号が発され、データを記憶する動作を禁じられていないか否か、確認する（Ｓ７０２）。もし、読み出し禁止信号が来ていて、データ記憶動作が禁じられている場合は（Ｓ７０２のＮＯ）、処理を終了する（Ｓ７０７）。なお、一連の処理は再度繰り返される（Ｓ７０１）。
【００４８】
ステップＳ７０２で、もし、読み出し禁止信号が来ておらず、データ記憶動作が禁じられていない場合は（Ｓ７０２のＹＥＳ）、次にヘッダ識別部６０３はリングバッファ６０２内にマーカービット列が来たか否かを確認する（Ｓ７０３）。もし、マーカービット列が来ていない場合は（Ｓ７０３のＮＯ）、処理を終了し（Ｓ７０７）、再度処理を繰り返す（Ｓ７０１）。
ステップＳ７０３で、もし、マーカービット列が来ている場合は（Ｓ７０３のＹＥＳ）、ヘッダ識別部６０３は識別信号を出力する。この信号は、ＯＲゲート６０５を通じて、もう一方のスイッチ部のリングバッファ６０２に対する読み出し禁止信号となる（Ｓ７０４）。この読み出し禁止信号によって、読み出し制御部６０６から出力されるデータがもう一方のスイッチ制御部に回りこんでしまうことを防止する。
【００４９】
次に、ＩＤ照合部６０４はＩＤ識別処理を実行する（Ｓ７０５）。ＩＤ識別処理を実行した後は、ヘッダ識別部６０３或は読み出し制御部６０６からＯＲゲート６０５を通じて出力されていた読み出し禁止信号が出力されなくなり（Ｓ７０６）、一連の処理を終了する（Ｓ７０７）。
前述のように、このメインルーチンは、常時実行し続けるので、処理の終了後（Ｓ７０７）、再び処理を開始する（Ｓ７０１）。
【００５０】
図８は、スイッチ部のＩＤ識別処理の動作を示すフローチャートである。図７のステップＳ７０５を示すサブルーチンに該当する。
処理を開始すると（Ｓ８０１）、ＩＤ照合部６０４はＩＤがリングバッファ６０２に入力されるまで待つ（Ｓ８０２のＮＯ）。ＩＤがリングバッファ６０２に記憶されたら（Ｓ８０２のＹＥＳ）、ＩＤ照合部６０４はＩＤ記憶部５０７に格納されているＩＤと照合し、回線切替装置自身のＩＤと一致するか否か、判定する（Ｓ８０３）。
もし、ＩＤが一致していなければ（Ｓ８０３のＮＯ）、ＩＤ照合部６０４は何もせず、処理を終了する（Ｓ８０９）。つまり、読み出し制御部６０６はリングバッファ６０２からデータの読み出しを行わない。
【００５１】
ステップＳ８０３で、もし、ＩＤが一致していれば（Ｓ８０３のＹＥＳ）、ＩＤ照合部６０４は読み出し制御部６０６に読み出し指示信号を出力する。読み出し制御部６０６は、読み出し指示信号に呼応して、リングバッファ６０２に格納されているマーカービット列からデータの読み出しを開始する。また、読み出し制御部６０６はリングバッファ６０２からデータの読み出しを実行している間は、ＯＲゲート６０５に対してデータの読み出し中であることを示す信号を出力する。この信号はＯＲゲート６０５を通じて読み出し禁止信号となり、対に接続されているもう一方のスイッチ部に対し、データ読み出しを禁止させ続ける（Ｓ８０４）。
【００５２】
次に、読み出し制御部６０６はデータサイズがリングバッファ６０２に入力されるまで待つ（Ｓ８０５のＮＯ）。データサイズがリングバッファ６０２に記憶されたら（Ｓ８０５のＹＥＳ）、読み出し制御部６０６は内部のカウンタに「データサイズに記載されているデータ量−（マーカービット列＋ＩＤ＋ＲＥＱ／ＡＣＫ＋データサイズ）」を最大値として設定する。つまり、データフレームの先頭からデータサイズまでの、データ本体を除く部分のデータ量を、データフレームに記載されているバイト数から引いて、データ本体のみのサイズを、カウンタの最大値に設定し、リングバッファ６０２からデータの読み出しを開始する（Ｓ８０６）。
【００５３】
読み出し制御部６０６はリングバッファ６０２から１バイトずつデータを読み出すと共に、カウンタをインクリメントする。その際、読み出し制御部６０６はカウンタの値が先のステップＳ８０６で設定した最大値に至ったか否かを確認する（Ｓ８０７）。カウンタが最大値に至っていない限り、読み出し制御部６０６はリングバッファ６０２からデータの読み出しを継続する（Ｓ８０７のＮＯ）。
カウンタが最大値に至ったら（Ｓ８０７のＹＥＳ）、読み出し制御部６０６はデータの読み出しを終了する。これに呼応して、カウンタは係数を停止し、ＯＲゲート６０５に出力されていた、データの読み出し中を示す信号の出力が停止する。そして、読み出し制御部６０６はカウンタをリセットして（Ｓ８０８）、一連の処理を終了する（Ｓ８０９）。
【００５４】
これより、以上に述べた回線切替装置が、プラント制御システム１０１の中でどのように動作するのかを説明する。
図９は、プラント制御システム１０１上のデータフレームの流れを示すブロック図である。図１の全体ブロック図を簡略化した図である。
主系ＣＰＵ装置１０３が、主系第一入出力装置１１２に対して「要求（ＲＥＱ）」のデータフレーム（以下「ＲＥＱフレーム」）を送信する（Ｓ９０１）。ＲＥＱフレームのＩＤ項目には、主系第一入出力装置１１２に到達するために、「１」が記述されている。
ＲＥＱフレームは主系第一回線切替装置１０８及び主系第二回線切替装置１０９に到達する。
記憶されているＩＤが「１」である主系第一回線切替装置１０８は、ＩＤ項目に「１」が記述されているＲＥＱフレームを、自分と同じＩＤが付されているＲＥＱフレームであると認識して、主系第一回線中継装置１１０へ通過させる（Ｓ９０２）。
一方、記憶されているＩＤが「２」である主系第二回線切替装置１０９は、ＩＤ項目に「１」が記述されているＲＥＱフレームを、自分と同じＩＤが付されていないＲＥＱフレームであると認識して、通過させない（Ｓ９０３）。
主系第一回線切替装置１０８を通過したＲＥＱフレームは主系第一回線中継装置１１０を介して（Ｓ９０４）、主系第一入出力装置１１２に到達する（Ｓ９０５）。
【００５５】
一方、主系第一回線中継装置１１０を通過したＲＥＱフレームは、スヌープ回線１１８を通じて（Ｓ９０６）、従系第一回線中継装置１１６を通過し（Ｓ９０７）、従系第一回線切替装置１２６に到達する（Ｓ９０８）。
記憶されているＩＤが「１」である従系第一回線切替装置１２６は、ＩＤ項目に「１」が記述されているＲＥＱフレームを、自分と同じＩＤが付されているＲＥＱフレームであると認識して、通過させる（Ｓ９０９）。こうして、従系第一回線切替装置１２６を通過したＲＥＱフレームは、従系ＣＰＵ装置１２３に到達する（Ｓ９１０）。従系ＣＰＵ装置１２３は、主系ＣＰＵ装置１０３が送信したＲＥＱフレームを受信することで、主系の動作をトレースすることができる。
【００５６】
一方、従系第一回線切替装置１２６を通過したＲＥＱフレームは、従系第二回線切替装置１２７にも到達する。しかし、記憶されているＩＤが「２」である従系第二回線切替装置１２７は、ＩＤ項目に「１」が記述されているＲＥＱフレームを、自分と同じＩＤが付されていないＲＥＱフレームであると認識して、通過させない（Ｓ９１１）。
【００５７】
図１０は、プラント制御システム１０１上のデータフレームの流れを示すタイムチャート図である。
範囲Ａ１００２は、図９で説明したＲＥＱフレームの流れを示すタイムチャート図である。前述の図９で流れは説明したので、説明は割愛する。
範囲Ａ１００３は、主系第一入出力装置１１２から主系ＣＰＵ装置１０３に対して「応答（ＡＣＫ）」のデータフレーム（以下「ＡＣＫフレーム」）が送信された時の、ＡＣＫフレームの流れを示すタイムチャート図である。
【００５８】
主系第一入出力装置１１２は、先に主系ＣＰＵ装置１０３から受信したＲＥＱフレームのデータ項目に記述されていた動作命令を実行すると、その実行結果を主系ＣＰＵ装置１０３に返すため、実行結果をデータ項目に記載したＡＣＫフレームを作成する。その際、先のＲＥＱフレームのＩＤ項目に記述されていたＩＤを、ＡＣＫフレームのＩＤ項目に転記する。
主系第一入出力装置１１２は、作成したＡＣＫフレームを、主系ＣＰＵ装置１０３へ送信する。前述の通り、ＡＣＫフレームのＩＤ項目には、主系ＣＰＵ装置１０３に到達するために、「１」が記述されている。
【００５９】
ＡＣＫフレームはスヌープ回線１１８を介して主系第一回線中継装置１１０を通過し（Ｓ１００２）、制御回線１０７を介して主系第一回線切替装置１０８に到達する（Ｓ１００３）。
記憶されているＩＤが「１」である主系第一回線切替装置１０８は、ＩＤ項目に「１」が記述されているＡＣＫフレームを、自分と同じＩＤが付されているＲＥＱフレームであると認識して、主系ＣＰＵ装置１０３へ通過させる（Ｓ１００４）。こうして、主系第一回線切替装置１０８を通過したＡＣＫフレームは、制御回線１０６を介して主系ＣＰＵ装置１０３に到達する（Ｓ１００５）。
【００６０】
一方、主系第一回線切替装置１０８を通過したＡＣＫフレームは、主系第二回線切替装置１０９にも到達する（Ｓ１００６）。しかし、記憶されているＩＤが「２」である主系第二回線切替装置１０９は、ＩＤ項目に「１」が記述されているＡＣＫフレームを、自分と同じＩＤが付されていないＡＣＫフレームであると認識して、通過させない（Ｓ１００７）。
【００６１】
主系第一入出力装置１１２が送信したＡＣＫフレームは、スヌープ回線１１８を通じて、従系第一回線中継装置１１６を通過し、従系第一回線切替装置１２６に到達する（Ｓ１００８）。
記憶されているＩＤが「１」である従系第一回線切替装置１２６は、ＩＤ項目に「１」が記述されているＡＣＫフレームを、自分と同じＩＤが付されているＡＣＫフレームであると認識して、通過させる（Ｓ１００９）。こうして、従系第一回線切替装置１２６を通過したＡＣＫフレームは、従系ＣＰＵ装置１２３に到達する（Ｓ１０１０）。従系ＣＰＵ装置１２３は、主系第一入出力装置１１２が送信したＡＣＫフレームを受信することで、主系の動作をトレースすることができる。
【００６２】
一方、従系第一回線切替装置１２６を通過したＡＣＫフレームは、従系第二回線切替装置１２７にも到達する（Ｓ１０１１）。しかし、記憶されているＩＤが「２」である従系第二回線切替装置１２７は、ＩＤ項目に「１」が記述されているＡＣＫフレームを、自分と同じＩＤが付されていないＡＣＫフレームであると認識して、通過させない（Ｓ１０１２）。
【００６３】
本実施形態の回線切替装置の機能は、以上に説明したデータの流れから、回線切替装置がない場合を想定して考えると、より明確に判るようになる。
図１１は、回線切替装置がない場合を想定した、プラント制御システム１０１上のデータフレームの流れを示すブロック図である。図９の、回線切替装置がない場合の図である。
図１２は、回線切替装置がない場合を想定した、プラント制御システム１０１上のデータフレームの流れを示すタイムチャート図である。図１０の、回線切替装置がない場合の図である。
【００６４】
図１１を参照して、データフレームの流れを説明する。
主系ＣＰＵ装置１０３から出力されたＲＥＱフレームは、主系第一回線中継装置１１０を介して（Ｓ１１０１）主系第一入出力装置１１２に到達する（Ｓ１１０２）。そして、スヌープ回線１１８を通じて（Ｓ１１０３）、ＲＥＱフレームは従系第一回線中継装置１１６を通過して（Ｓ１１０４）、従系ＣＰＵ装置１２３の手前にも到達する（Ｓ１１０５）。
一方、主系ＣＰＵ装置１０３から出力されたＲＥＱフレームは、主系第二回線中継装置１１１を介して（Ｓ１１０６）、スヌープ回線１１９を経由し（Ｓ１１０７）、従系第二回線中継装置１１７を通過し（Ｓ１１０８）、従系ＣＰＵ装置１２３の手前にも到達する（Ｓ１１０９）。
つまり、主系ＣＰＵ装置１０３から出力されたＲＥＱフレームは、主系第一回線中継装置１１０を経由する経路と、主系第二回線中継装置１１１を経由する経路との二手に分かれて、夫々従系ＣＰＵ装置１２３に到達する。このため、従系ＣＰＵ装置１２３のところで、データフレーム同士が衝突してしまう（Ｓ１１１０）。これが、データフレームの回り込みによって生じる「データフレームの衝突」である。
【００６５】
以上より、データフレームにＩＤを埋め込み、自分のＩＤと一致したデータフレームだけを通過させる回線切替装置を設けることで、単一のＣＰＵ装置が複数の入出力装置に対する制御を実行できるだけでなく、二重化システムを構築する際に生じる、データフレームの衝突を排除することができる。
【００６６】
《プラント制御システム１０１の異常状態の動作》
図１３及び図１４は、回線切替装置の初期動作及び異常検出動作を示すタイムチャート図である。
図１３中、範囲Ａ１３０１で回線切替装置の起動シーケンスを、範囲Ａ１３０２で回線切替装置が起動した後の応答シーケンスを、説明する。
指令装置１２９から指令通信路１２８を介して主系ＣＰＵ装置１０３及び従系ＣＰＵ装置１２３に起動命令が発行されると、主系ＣＰＵ装置１０３は、主系通信路１２２を通じて主系第一回線切替装置１０８及び主系第二回線切替装置１０９に起動命令を発行する（Ｓ１３０１）。
主系第一回線切替装置１０８及び主系第二回線切替装置１０９は、起動命令を受けて動作を開始する。これ以降、ＩＤが一致したデータフレームのみ通過させる動作を実行する。
図１３では、主系第一回線切替装置１０８の内部動作を詳述している。起動命令を受信した上流回線制御部２０８は、第一系統スイッチ部２０７ａ及び２０７ｂをオン制御する（Ｓ１３０２、Ｓ１３０４）。起動命令は、上流回線制御部２０８から下流回線制御部２０９にも転送される。下流回線制御部２０９は、第一系統スイッチ部２０７ａ及び２０７ｂをオン制御する（Ｓ１３０３、Ｓ１３０５）。
実際には、上流回線制御部２０８及び下流回線制御部２０９は、第一往路スイッチ部５０２、第一復路スイッチ部５０３、第二往路スイッチ部５０４および第二復路スイッチ部５０５の内部のＯＲゲート６０７に論理の「偽」の信号を出力する。
【００６７】
同様に、従系ＣＰＵ装置１２３は、従系通信路１２５を通じて従系第一回線切替装置１２６及び従系第二回線切替装置１２７に起動命令を発行する（Ｓ１３０６）。
従系第一回線切替装置１２６及び従系第二回線切替装置１２７は、起動命令を受けて動作を開始する。これ以降、ＩＤが一致したデータフレームのみ通過させる動作を実行する。
図１３では、従系第一回線切替装置１２６の内部動作を詳述している。起動命令を受信した上流回線制御部２０８は、第一系統スイッチ部２０７ａ及び２０７ｂをオン制御する（Ｓ１３０７、Ｓ１３０９）。起動命令は、上流回線制御部２０８から下流回線制御部２０９にも転送される。下流回線制御部２０９は、第一系統スイッチ部２０７ａ及び２０７ｂをオン制御する（Ｓ１３０８、Ｓ１３１０）。
【００６８】
動作を開始した主系第一回線切替装置１０８及び主系第二回線切替装置１０９の上流回線制御部２０８は、主系通信路１２２を通じて、主系ＣＰＵ装置１０３に対して正常動作を報告する応答動作を実行する（Ｓ１３１１）。
同様に、動作を開始した従系第一回線切替装置１２６及び従系第二回線切替装置１２７の上流回線制御部２０８は、従系通信路１２５を通じて、従系ＣＰＵ装置１２３に対して正常動作を報告する応答動作を実行する（Ｓ１３１２）。
以上が、正常状態の回線切替装置の動作である。
【００６９】
次に、回線切替装置が制御回線及び入出力装置の異常を検出した際の、回線切替装置の動作について説明する。
図１３中、範囲Ａ１３０３で下流回線制御部２０９が回線異常を検出した時の動作シーケンスを、説明する。
前述のように回線切替装置は上流回線制御部２０８と下流回線制御部２０９の二つを有しているため、異常を検出する箇所により回線遮断の動作が異なる。
主系第一回線切替装置１０８の下流回線制御部２０９は、主系第一入出力装置１１２から受信したデータが異常であると判断した場合、受信した異常データを他の制御回線へ流さないよう、下流回線制御部２０９が第一系統スイッチ部２０７ａ及び２０７ｂを制御して、一時的にデータ転送を遮断する（Ｓ１３１３、Ｓ１３１４）。下流回線制御部２０９は、異常データを遮断した後、自動的に接続復旧する。このとき、主系第一回線切替装置１０８は、異常データが発生した旨の情報を、主系通信路１２２を通じて主系ＣＰＵ装置１０３に報告する。
以上の動作は、従系第一回線切替装置１２６でも同様の動作を実行する。
【００７０】
図１４中、範囲Ａ１４０４で回線が異常状態の時のＣＰＵ装置の動作シーケンスを、説明する。
主系ＣＰＵ装置１０３が主系第一入出力装置１１２にＲＥＱフレームを送信した後、所定時間を越えても第一制御回線２０４ａ及び第二制御回線２０４ｂのいずれからも主系第一入出力装置１１２からＡＣＫフレームが来ない、タイムアウトを何度も検出したとする。つまり、制御回線または入出力装置に何らかの異常が発生したと判断できる。このような場合は、主系ＣＰＵ装置１０３から主系通信路１２２を経由し、主系第一回線切替装置１０８内の上流回線制御部２０８に、回線遮断要求を送信する（Ｓ１４１７）。回線遮断要求を受信した上流回線制御部２０８は、第一系統スイッチ部２０７ａ及び２０７ｂを制御して、データ転送を遮断する（Ｓ１４１８、Ｓ１４１９）。なお、この動作は主系第二回線切替装置１０９でも同様である。
【００７１】
主系ＣＰＵ装置１０３は、ステップＳ１４１７で主系第一回線切替装置１０８内の上流回線制御部２０８に回線遮断要求を送信した後、従系側に誤ったデータが伝搬することを回避するため、指令通信路１２８を介して従系ＣＰＵ装置１２３に対し、従系第一回線切替装置１２６の上流回線制御部２０８に、回線遮断要求を送信する（Ｓ１４２０）。回線遮断要求を受信した上流回線制御部２０８は、第一系統スイッチ部２０７ａ及び２０７ｂを制御して、データ転送を遮断する（Ｓ１４２１、Ｓ１４２２）。なお、この動作は従系第二回線切替装置１２７でも同様である。 
【００７２】
図１４中、範囲Ａ１４０５で回線が異常状態の時の回線切替装置の応答シーケンスを、説明する。
回線遮断要求を受信した上流回線制御部２０８は、ステップＳ１４１８及びＳ１４１９で第一系統スイッチ部２０７ａ及び２０７ｂを制御して、データ転送を遮断した後、主系ＣＰＵ装置１０３に、主系通信路１２２を通じて回線を遮断した旨の応答を送信する（Ｓ１４２３）。
なお、この動作は主系第二回線切替装置１０９、従系第一回線切替装置１２６及び従系第二回線切替装置１２７でも同様である（Ｓ１４２４）。
【００７３】
図１４中、範囲Ａ１４０６で回線が異常状態から復旧した時の回線切替装置及びＣＰＵ装置の動作シーケンスを、説明する。
主系ＣＰＵ装置１０３が主系第一回線切替装置１０８に制御回線を遮断させた後、制御回線及び主系第一入出力装置１１２が復旧した場合には、システムの可用性を向上させるため、制御回線の再接続を行う。主系ＣＰＵ装置１０３と主系第一入出力装置１１２との間の制御回線の接続は遮断されているので、主系ＣＰＵ装置１０３が制御回線１０６を介して、直接回線を監視することは不可能である。そこで、主系ＣＰＵ装置１０３は主系通信路１２２を介し、主系第一回線切替装置１０８を通じて制御回線の情報を収集する。制御回線及び主系第一入出力装置１１２が正常に復旧したことを確認すると、主系第一回線切替装置１０８に対して回線接続要求を送信する（Ｓ１４２５）。
【００７４】
主系ＣＰＵ装置１０３は、主系第一回線切替装置１０８から主系通信路１２２を介して回線を接続した旨の応答を受信すると（Ｓ１４２６）、指令通信路１２８を介して従系側の復旧状態を確認する。従系ＣＰＵ装置１２３から復旧した旨の報告を確認した後、主系ＣＰＵ装置１０３は、従系ＣＰＵ装置１２３に対して従系第一回線切替装置１２６へ回線を接続する要求を送信する。従系ＣＰＵ装置１２３は、主系ＣＰＵ装置１０３と同様に、従系通信路１２５を通じて従系第一回線切替装置１２６を制御し（Ｓ１４２７）、回線接続を復旧する。
従系ＣＰＵ装置１２３も、主系ＣＰＵ装置１０３と同様に、従系第一回線切替装置１２６から従系通信路１２５を介して回線を接続した旨の応答を受信する。すると、従系ＣＰＵ装置１２３は、指令通信路１２８を介して主系ＣＰＵ装置１０３に回線を接続した旨の報告をする（Ｓ１４２８）。
【００７５】
次に、本実施形態のプラント制御システム１０１において、制御回線及び入出力装置に何らかの理由で異常が発生した場合の動作について、図１５、図１６、図１７及び図１８のタイムチャートに基づいて説明する。
回線異常は、回線ショート、回線オープン(断線)、異常データの発生、異常応答等が想定されるが、本実施例では他系統へ影響を与える可能性が大きい、回線系統にショート（回線固着）故障が発生した場合の処理動作について説明する。
【００７６】
図１５は、プラント制御システム１０１の異常状態における動作を示すタイムチャート図である。一例として、制御回線１０７の第一制御回線２１６ａに片系回線ショート故障が発生した際の、主系ＣＰＵ装置１０３、及び第一回線切替装置の処理に関する動作を説明する。
主系ＣＰＵ装置１０３から主系第一入出力装置１１２へＲＥＱフレームを送信すると（Ｓ１５０１）、第二制御回線２１６ｂから始まる第二回線系統では、先に図９及び図１０で示した経路にて正常にデータフレームの送受信が行われ（Ｓ１５０２、Ｓ１５０３）、従系側のスヌープも正常に動作する（Ｓ１５０４、Ｓ１５０５）。
【００７７】
これに対し、第一制御回線２１６ａから始まる第一回線系統では、主系側の通信経路がホット側、或はグランド側のどちらかの信号レベルに固着し、データの送受信が不可能となる（Ｓ１５０６）。すると、従系側のスヌープ動作において、従系第一回線切替装置１２６の下流回線制御部２０９が、第二回線系統に属する第二系統スイッチ部２０７ｂにはデータフレームが来ているのに、第一回線系統に属する第一系統スイッチ部２０７ａにはデータフレームが来ていないことを検出する。本来、データフレームは、第一回線系統及び第二回線系統に同時に来るべきであるので、この時点で従系第一回線切替装置１２６の下流回線制御部２０９は第一回線系統の異常を検出する（Ｓ１５０７）。従系第一回線切替装置１２６は、他系統への異常データの伝搬を回避するため、第一回線系統に属する第一系統スイッチ部２０７ａをオフ制御し、回線接続を遮断する。
【００７８】
従系第一回線切替装置１２６が第一回線系統を遮断したことにより、従系ＣＰＵ装置１２３も、本来第一回線系統及び第二回線系統に同時に来るべきであるデータフレームが第二回線系統からしか来ていない事実に基づいて、第一回線系統又は第二回線系統のいずれかが異常を来たしたこと（以下「片系異常」）を検出する（Ｓ１５０５）。
【００７９】
図１６は、プラント制御システム１０１の異常状態における動作を示すタイムチャート図である。図１５の続きである。
前述のような状況下で、主系第一入出力装置１１２が主系ＣＰＵ装置１０３に対してＡＣＫフレームを送信すると（Ｓ１６０８）、前記と同様に第二回線系統では正常に主系ＣＰＵ装置１０３にＡＣＫフレームが到達するのに対し、第一回線系統では第一回線系統に属するどこかの回線のショート故障により、データの送受信が不可能となる。
【００８０】
主系第一回線切替装置１０８は、図１５のステップＳ１５０７の従系第一回線切替装置１２６の動作と同様に、第二回線系統に属する第二系統スイッチ部２０７ｂにはデータフレームが来ているのに、第一回線系統に属する第一系統スイッチ部２０７ａにはデータフレームが来ていないことを検出する。本来、データフレームは、第一回線系統及び第二回線系統に同時に来るべきであるので、この時点で主系第一回線切替装置１０８の下流回線制御部２０９は第一回線系統の異常を検出する（Ｓ１６０９）。そこで、回線異常の影響を他系統に伝搬させないように、主系第一回線切替装置１０８は、第一回線系統に属する第一系統スイッチ部２０７ａをオフ制御し、第一回線系統の接続を遮断する（Ｓ１６１０）。
【００８１】
主系第一回線切替装置１０８が第一回線系統を遮断したことにより、主系ＣＰＵ装置１０３も、本来第一回線系統及び第二回線系統に同時に来るべきであるデータフレームが第二回線系統からしか来ていない事実に基づいて、第一回線系統又は第二回線系統のいずれかが異常を来たしたことを検出する（Ｓ１６１１）。
一方、従系側のスヌープ動作は、従系第一回線中継装置１１６により回線ショート故障が影響しないスヌープ回線１１８を介しているため、第一回線系統及び第二回線制毛糸の両系において正常に動作する（Ｓ１６１２）。
【００８２】
図１７及び図１８は、プラント制御システム１０１の異常状態における動作を示すタイムチャート図である。主系と従系の共通回線であるスヌープ回線１１８において、第一回線系統及び第二回線系統の両系の回線にショートによる故障が発生した際の、主系ＣＰＵ装置１０３、従系ＣＰＵ装置１２３、及び四つの回線切替装置の処理を説明する。
主系ＣＰＵ装置１０３からＲＥＱフレームを送信すると（Ｓ１７０１）、主系第一回線中継装置１１０までのデータの送信は、第一回線系統及び第二回線系統の両系とも正常に動作する（Ｓ１７０２）。ところが、スヌープ回線１１８がショート故障しているので、主系第一回線中継装置１１０から、スヌープ回線１１８に接続されている従系第一回線中継装置１１６、主系第一入出力装置１１２及び従系第一入出力装置１１４に対するデータの送受信が不可能となる（Ｓ１７０３）。このため、主系第一入出力装置１１２は正常なＲＥＱフレームを受信することができない（Ｓ１７０４）。当然、ＲＥＱフレームを受信できていないのだから、主系第一入出力装置１１２は、ＲＥＱフレームの応答であるＡＣＫフレームも、主系ＣＰＵ装置１０３に対して送信できなくなる（図１８のＳ１８０５）。
主系ＣＰＵ装置１０３は、所定時間を経過しても主系第一入出力装置１１２からＡＣＫフレームが帰って来ないことを、第一制御回線及び第二制御回線の両方で確認し、両系タイムアウトを検出する（Ｓ１８０６）。すると、主系ＣＰＵ装置１０３は他系統に異常データが伝搬することを防ぐため、主系第一回線切替装置１０８及び主系第二回線切替装置１０９の回線遮断処理を行う（Ｓ１８０７、Ｓ１８０８）。
【００８３】
本実施形態においては、プラント制御システム及びこれに使用される回線切替装置を開示した。
元々、二重化システム上で複数の入出力装置の制御を想定していなかった仕様の制御回線で、複数の入出力装置を単一のＣＰＵ装置で制御するために、一つの入出力装置に対応する回線切替装置を設け、回線切替装置にＩＤを付与した。そして、ＣＰＵ装置から送出するデータフレームには、回線切替装置を一意に識別するためのＩＤを埋め込む。回線切替装置が、ＩＤが一致しているデータフレームのみを通過させることで、制御回線上にデータフレームが不用意に回り込んで生じるデータフレームの衝突を回避できる。これにより、ＣＰＵ装置の処理能力の向上を有効活用できる、費用対効果の高いプラント制御システムを実現できる。
【００８４】
更に、回線切替装置には、制御回線とは別に、ＣＰＵ装置と通信できる通信路を設け、回線異常を検出したら回線接続を遮断する機能を持たせた。この機能により、回線切替装置がなかった従来のプラント制御システムでは、回線故障がプラント制御システム全体の機能停止を引き起こしていたが、回線切替装置が介在することで、回線故障の範囲を限定し、故障の影響の拡大を回線切替装置が食い止めることができる。したがって、従来と比べて可用性の高いプラント制御システムを実現できる。
【００８５】
以上、本発明の実施形態例について説明したが、本発明は上記実施形態例に限定されるものではなく、特許請求の範囲に記載した本発明の要旨を逸脱しない限りにおいて、他の変形例、応用例を含む。
【符号の説明】
【００８６】
１０１…プラント制御システム、１０２…制御対象、１０３…主系ＣＰＵ装置、１０４ａ、１０４ｂ、１０４ｃ、１０４ｄ…センサ、１０５ａ、１０５ｂ、１０５ｃ、１０５ｄ…操作子、１０６…制御回線、１０７…制御回線、１０８…主系第一回線切替装置、１０９…主系第二回線切替装置、１１０…主系第一回線中継装置、１１１…主系第二回線中継装置、１１２…主系第一入出力装置、１１３…主系第二入出力装置、１１４…従系第一入出力装置、１１５…従系第二入出力装置、１１６…従系第一回線中継装置、１１７…従系第二回線中継装置、１１８…スヌープ回線、１１９…スヌープ回線、１２０…第一制御対象部、１２１…第二制御対象部、１２２…主系通信路、１２３…従系ＣＰＵ装置、１２４…制御回線、１２５…従系通信路、１２６…従系第一回線切替装置、１２７…従系第二回線切替装置、１２８…指令通信路、１２９…指令装置、１３０…不揮発性ストレージ、２０２…演算処理部、２０２ａ…送信端子、２０２ｂ…受信端子、２０３ａ…バッファアンプ、２０３ｂ…バッファアンプ、２０４ａ…第一制御回線、２０４ｂ…第二制御回線、２０５…受信切替スイッチ、２０６ａ…バッファアンプ、２０６ｂ…バッファアンプ、２０７ａ…第一系統スイッチ部、２０７ｂ…第二系統スイッチ部、２０８…上流回線制御部、２０９…下流回線制御部、２１０…信号処理部、２１１ａ…送信端子、２１１ｂ…受信端子、２１２ａ…バッファアンプ、２１２ｂ…バッファアンプ、２１３ａ…第一制御回線、２１３ｂ…第二制御回線、２１４…受信切替スイッチ、２１５ａ…バッファアンプ、２１５ｂ…バッファアンプ、２１６ａ…第一制御回線、２１６ｂ…第二制御回線、２１７ａ…第一中継部、２１７ｂ…第二中継部、３０２、３０３…シリアルＩＤ対応表、５０２…第一往路スイッチ部、５０３…第一復路スイッチ部、５０４…第二往路スイッチ部、５０５…第二復路スイッチ部、５０６…シリアルナンバー記憶部、５０７…ＩＤ記憶部、５０８…第一回線プローブ、５０９…第二回線プローブ、６０２…リングバッファ、６０３…ヘッダ識別部、６０４…ＩＤ照合部、６０５…ＯＲゲート、６０６…読み出し制御部、６０７…ＯＲゲート
【図１】
2010200016.tif 000003
【図２】
2010200016.tif 000004
【図３】
2010200016.tif 000005
【図４】
2010200016.tif 000006
【図５】
2010200016.tif 000007
【図６】
2010200016.tif 000008
【図７】
2010200016.tif 000009
【図８】
2010200016.tif 000010
【図９】
2010200016.tif 000011
【図１０】
2010200016.tif 000012
【図１１】
2010200016.tif 000013
【図１２】
2010200016.tif 000014
【図１３】
2010200016.tif 000015
【図１４】
2010200016.tif 000016
【図１５】
2010200016.tif 000017
【図１６】
2010200016.tif 000018
【図１７】
2010200016.tif 000019
【図１８】
2010200016.tif 000020