(57)【要約】【課題】直線性のよいスロープ電圧を生成することができ、安定した動作を行うことができる電流モード制御型スイッチングレギュレータを得る。【解決手段】インダクタＬ１に流れるインダクタ電流ｉＬに応じた傾斜のスロープ電圧Ｖｓｌｐを生成するスロープ電圧生成回路４が、インダクタ電流ｉＬを電圧に変換して検出するスイッチドキャパシタ回路と、該スイッチドキャパシタ回路を所定の定電流で充電又は放電する定電流源と、前記スイッチドキャパシタ回路で変換された電圧を接地電圧基準の電圧に変換してスロープ電圧Ｖｓｌｐを生成する電圧変換回路とで構成されるようにした。【選択図】図１
2010051152.tif 000002
【特許請求の範囲】
【請求項１】
入力端子に入力された入力電圧を、所定の定電圧に変換して出力端子から出力電圧として出力する電流モード制御型スイッチングレギュレータにおいて、
制御電極に入力された制御信号に応じてスイッチングを行うスイッチトランジスタと、
該スイッチングトランジスタのスイッチングによって前記入力電圧による充電が行われるインダクタと、
該インダクタの放電を行う整流素子と、
前記インダクタの充電を行う際に該インダクタに流れるインダクタ電流に比例した電圧を生成しスロープ電圧として出力するスロープ電圧生成回路部と、
前記スロープ電圧に応じて前記スイッチングトランジスタのスイッチング制御を行うスイッチング制御回路部と、
を備え、
前記スロープ電圧生成回路部は、
前記スイッチングトランジスタの制御電極に入力される制御信号に応じてスイッチングを行い、前記インダクタ電流を電圧に変換して出力するスイッチドキャパシタ回路と、
該スイッチドキャパシタ回路に対して所定の定電流で充電又は放電を行う第１の定電流源と、
を備えることを特徴とする電流モード制御型スイッチングレギュレータ。
【請求項２】
前記スイッチドキャパシタ回路は、
前記第１の定電流源からの定電流で充電又は放電が行われるコンデンサと、
該コンデンサの一端と前記インダクタにおける前記スイッチングトランジスタ側の一端との間に接続された第１のスイッチ素子と、
前記コンデンサの前記一端と前記入力電圧との間に接続された第２のスイッチ素子と、
前記コンデンサに並列に接続された第３のスイッチ素子と、
を備え、
前記コンデンサの他端と接地電圧との間に前記第１の定電流源が接続され、前記第１のスイッチ素子は、前記スイッチングトランジスタと同じスイッチング動作を行い、前記第２及び第３の各スイッチ素子は、前記スイッチングトランジスタと相反するスイッチング動作を行うことを特徴とする請求項１記載の電流モード制御型スイッチングレギュレータ。
【請求項３】
前記スロープ電圧生成回路部は、前記コンデンサと前記第１の定電流源との接続部の電圧を前記スロープ電圧として出力することを特徴とする請求項２記載の電流モード制御型スイッチングレギュレータ。
【請求項４】
前記スロープ電圧生成回路部は、前記コンデンサと前記第１の定電流源との接続部の電圧を接地電圧基準の電圧に変換して前記スロープ電圧として出力する電圧変換回路を備えることを特徴とする請求項２記載の電流モード制御型スイッチングレギュレータ。
【請求項５】
前記電圧変換回路は、
前記コンデンサと前記第１の定電流源との接続部の電圧が一方の入力端に入力された演算増幅回路と、
制御電極が該演算増幅回路の出力端に接続されると共に、電流入力端が前記演算増幅回路の他方の入力端に接続された第１のトランジスタと、
前記入力電圧と該第１のトランジスタの電流入力端との間に接続された第１の抵抗と、
前記第１のトランジスタから出力された電流を電圧に変換して前記スロープ電圧を生成する第２の抵抗と、
を備えることを特徴とする請求項４記載の電流モード制御型スイッチングレギュレータ。
【請求項６】
前記演算増幅回路は、少なくとも一方の入力端に所定のオフセット電圧が設けられることを特徴とする請求項５記載の電流モード制御型スイッチングレギュレータ。
【請求項７】
前記電圧変換回路は、前記第２の抵抗に所定の定電流を供給する第２の定電流源を備えることを特徴とする請求項５記載の電流モード制御型スイッチングレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流モード制御型スイッチングレギュレータに関し、特に入出力電圧差が大きい場合にも安定した動作を行うことができる電流モード制御型スイッチングレギュレータに関する。
【背景技術】
【０００２】
図８は、従来の同期整流方式で電流モード制御型の降圧型スイッチングレギュレータの例を示したブロック図である（例えば、特許文献１参照。）。
図８のスイッチングレギュレータ１００は、入力端子ＩＮに入力された入力電圧Ｖｉｎを降圧して、出力端子ＯＵＴから出力電圧Ｖｏｕｔとして出力するものである。スイッチングレギュレータ１００では、スイッチングトランジスタＭ１０１と同期整流用トランジスタＭ１０２が相補的にオン／オフ動作を行うことにより、インダクタＬ１０１とコンデンサＣ１０１にエネルギーを蓄え、蓄えたエネルギーを出力端子ＯＵＴから出力電圧Ｖｏｕｔとして出力し、負荷２００に供給している。
【０００３】
図９は、図８のスロープ電圧生成回路１２０の回路例を示した図である。
スイッチングトランジスタＭ１０１がオンしているときにインダクタＬ１０１に流れるインダクタ電流ｉＬは、スイッチングトランジスタＭ１０１のドレイン電流と等しいため、スイッチングトランジスタＭ１０１のオン抵抗が分かっていれば、スイッチングトランジスタＭ１０１の電圧降下を検出することによりインダクタ電流ｉＬを検出することができる。
そこで、図９のインダクタ電流検出回路１２０Ａは、スイッチングトランジスタＭ１０１がオンしているときの電圧降下を検出している。スイッチングトランジスタＭ１０１がオンしている場合は、ゲート信号Ｓ１０１はローレベルであり、このとき、ＰＭＯＳトランジスタＭ１２２がオフすると共に、ＰＭＯＳトランジスタＭ１２３がオンするため、演算増幅回路１２１の非反転入力端には図８の接続部ＬＸの電圧ＶＬＸが入力される。
【０００４】
演算増幅回路１２１は、ＰＭＯＳトランジスタＭ１２１のソース電圧が電圧ＶＬＸと同じになるようにＰＭＯＳトランジスタＭ１２１のゲート電圧を制御することから、ＰＭＯＳトランジスタＭ１２１のドレイン電流はインダクタ電流ｉＬに比例した電流になる。該ドレイン電流は、抵抗Ｒ１２２によって電圧に変換され、該変換された電圧が抵抗Ｒ１２３を介して出力される。
抵抗Ｒ１２１とＲ１２２の各抵抗値が同じであるとすると、ＰＭＯＳトランジスタＭ１２１のドレイン電圧ＶＡは、下記（ａ）式のようになる。
ＶＡ＝Ｖｉｎ−ＶＬＸ………………（ａ）
【０００５】
なお、スイッチングトランジスタＭ１０１がオフしているときは、ゲート信号Ｓ１０１はハイレベルである。このとき、ＰＭＯＳトランジスタＭ１２２がオンすると共にＰＭＯＳトランジスタＭ１２３がオフするため、演算増幅回路１２１の非反転入力端の電圧は入力電圧Ｖｉｎになり、演算増幅回路１２１はＰＭＯＳトランジスタＭ１２１をオフさせることから、ＰＭＯＳトランジスタＭ１２１のドレイン電圧ＶＡは０Ｖになる。
ランプ電圧生成回路１２０ＢのＮＭＯＳトランジスタＭ１２４は、ゲート信号Ｓ１０１がハイレベルである間はオンしているため、定電流回路ｉ１２１から出力される電流はＮＭＯＳトランジスタＭ１２４でバイパスされ、ランプコンデンサＣ１２１の端子電圧ＶＢは０Ｖになっている。
【０００６】
ゲート信号Ｓ１０１がローレベルになるとＮＭＯＳトランジスタＭ１２４はオフするため、ランプコンデンサＣ１２１は定電流回路ｉ１２１の出力電流によって充電される。このことから、ランプコンデンサＣ１２１の端子電圧ＶＢは直線的に上昇してランプ電圧となり、ランプ電圧ＶＢは抵抗Ｒ１２４を介して出力される。インダクタ電流検出回路１２０Ａとランプ電圧生成回路１２０Ｂの各出力電圧は抵抗Ｒ１２３とＲ１２４で加算され、抵抗Ｒ１２３とＲ１２４の接続部から出力される。抵抗Ｒ１２３とＲ１２４の各抵抗値が同じであるとし、抵抗Ｒ１１２３とＲ１２４との接続部の電圧をＶＣとすると、電圧ＶＣは、下記（ｂ）式のようになり、スロープ電圧出力回路１２０Ｃの演算増幅回路１２４の非反転入力端に入力される。
ＶＣ＝（ＶＡ＋ＶＢ）／２＝（Ｖｉｎ−ＶＬＸ＋ＶＢ）／２…………（ｂ）
【０００７】
演算増幅回路１２４は、ＮＭＯＳトランジスタＭ１２６のソース電圧が電圧ＶＣに等しくなるようにＮＭＯＳトランジスタＭ１２６のゲート電圧を制御するため、ＮＭＯＳトランジスタＭ１２６のドレイン電流は、電圧ＶＣに比例した電流になる。該電流はＰＭＯＳトランジスタＭ１２７とＭ１２８で構成されたカレントミラー回路を介して抵抗Ｒ１２６に供給され、抵抗Ｒ１２６で電圧に変換されてスロープ電圧Ｖｓｌｐになる。抵抗Ｒ１２６の抵抗値を抵抗Ｒ１２５の抵抗値のＫ倍であるとすると、スロープ電圧Ｖｓｌｐは、下記（ｃ）式のようになる。
Ｖｓｌｐ＝Ｋ×ＶＣ＝Ｋ×（Ｖｉｎ−ＶＬＸ＋ＶＢ）／２………………（ｃ）
【０００８】
一方、抵抗Ｒ１２６には、カレントミラー回路からの出力電流以外に、定電流回路ｉ１２２からも電流が供給されており、スロープ電圧生成回路１２０の出力電圧Ｖｓｌｐには、定電流回路ｉ１２２の出力電流ｉａに抵抗Ｒ１２６の抵抗値ｒ１２６を乗じた電圧であるオフセット電圧Ｖｏｆ（＝ｒ１２６×ｉａ）が加算されている。抵抗Ｒ１２５とＲ１２６の抵抗値が同じであるとした場合のスロープ電圧生成回路１２０の出力電圧Ｖｓｌｐは、下記（ｄ）式のようになる。
Ｖｓｌｐ＝ＶＣ＋（ｒ１２６×ｉａ）＝（Ｖｉｎ−ＶＬＸ＋ＶＢ）／２＋（ｒ１２６×ｉａ）………………（ｄ）
前記（ｄ）式から分かるように、スロープ電圧Ｖｓｌｐは、インダクタ電流（Ｖｉｎ−ＶＬＸ）に、スロープ補償電圧であるランプコンデンサの充電電圧ＶＢとオフセット電圧Ｖｏｆを加えた電圧である。
【特許文献１】特開２００６−２４６６２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、図９のスロープ電圧生成回路１２０では、スロープ電圧Ｖｓｌｐの立ち上がり部分における直線性が悪いという問題があった。
図１０は、図８のスロープ電圧生成回路１２０で生成されたスロープ電圧Ｖｓｌｐの波形例を示した図である。図１０から分かるように、スロープ電圧Ｖｓｌｐは、ゲート信号Ｓ１０１がローレベルになった直後は緩やかに立ち上がり、時間の経過に伴って所望の傾斜に近づき、時間Ｔｄｅｌ後に該所望の傾斜になっていた。このように、スロープ電圧Ｖｓｌｐの立ち上がりが緩やかになる原因は、電圧ＶＣを演算増幅回路１２４による電圧−電流変換回路で電流に変換する際の遅延時間と、ＰＭＯＳトランジスタＭ１２７とＭ１２８で形成したカレントミラー回路を経由するときの遅延時間によるものである。
【００１０】
スロープ電圧Ｖｓｌｐの立ち上がりが緩やかになると、スイッチングトランジスタＭ１０１のオン時間が、時間Ｔｄｅｌより短くなる条件、例えば入力電圧Ｖｉｎと出力電圧Ｖｏｕｔの電圧差が大きい場合等においては、スイッチングレギュレータ１００の動作が不安定になり、出力電圧Ｖｏｕｔが安定しない等の不具合が発生していた。
【００１１】
更に、インダクタ電流ｉＬを変換した電圧とランプ電圧とを加算する抵抗Ｒ１２３及びＲ１２４には電圧ＶＡ及びＶＢからの電流の流入がないことが前提であり、このような前提が成り立ったときのみ、インダクタ電流ｉＬを正確に検出することができる。このため、抵抗Ｒ１２３及びＲ１２４は、電圧ＶＡ及びＶＢからの入力インピーダンスが十分に大きくなるように抵抗値が設定される必要があり、このことは加算回路の出力電圧ＶＣにおいて遅延時間の増大を招いていた。このような遅延時間を低減するために、抵抗Ｒ１２３及びＲ１２４の抵抗値を小さく設定すると、電圧ＶＡ及びＶＢから抵抗Ｒ１２３及びＲ１２４に電流が流入することによる誤差が発生し、インダクタ電流ｉＬを正確に電圧に変換することができないため、スロープ電圧Ｖｓｌｐの直線性が悪くなっていた。
【００１２】
本発明は、このような問題を解決するためになされたものであり、直線性のよいスロープ電圧を生成することができ、安定した動作を行うことができる電流モード制御型スイッチングレギュレータを得ることを目的とする。
【課題を解決するための手段】
【００１３】
この発明に係る電流モード制御型スイッチングレギュレータは、入力端子に入力された入力電圧を、所定の定電圧に変換して出力端子から出力電圧として出力する電流モード制御型スイッチングレギュレータにおいて、
制御電極に入力された制御信号に応じてスイッチングを行うスイッチトランジスタと、
該スイッチングトランジスタのスイッチングによって前記入力電圧による充電が行われるインダクタと、
該インダクタの放電を行う整流素子と、
前記インダクタの充電を行う際に該インダクタに流れるインダクタ電流に比例した電圧を生成しスロープ電圧として出力するスロープ電圧生成回路部と、
前記スロープ電圧に応じて前記スイッチングトランジスタのスイッチング制御を行うスイッチング制御回路部と、
を備え、
前記スロープ電圧生成回路部は、
前記スイッチングトランジスタの制御電極に入力される制御信号に応じてスイッチングを行い、前記インダクタ電流を電圧に変換して出力するスイッチドキャパシタ回路と、
該スイッチドキャパシタ回路に対して所定の定電流で充電又は放電を行う第１の定電流源と、
を備えるものである。
【００１４】
具体的には、前記スイッチドキャパシタ回路は、
前記第１の定電流源からの定電流で充電又は放電が行われるコンデンサと、
該コンデンサの一端と前記インダクタにおける前記スイッチングトランジスタ側の一端との間に接続された第１のスイッチ素子と、
前記コンデンサの前記一端と前記入力電圧との間に接続された第２のスイッチ素子と、
前記コンデンサに並列に接続された第３のスイッチ素子と、
を備え、
前記コンデンサの他端と接地電圧との間に前記第１の定電流源が接続され、前記第１のスイッチ素子は、前記スイッチングトランジスタと同じスイッチング動作を行い、前記第２及び第３の各スイッチ素子は、前記スイッチングトランジスタと相反するスイッチング動作を行うようにした。
【００１５】
また、前記スロープ電圧生成回路部は、前記コンデンサと前記第１の定電流源との接続部の電圧を前記スロープ電圧として出力するようにした。
【００１６】
また、前記スロープ電圧生成回路部は、前記コンデンサと前記第１の定電流源との接続部の電圧を接地電圧基準の電圧に変換して前記スロープ電圧として出力する電圧変換回路を備えるようにしてもよい。
【００１７】
この場合、前記電圧変換回路は、
前記コンデンサと前記第１の定電流源との接続部の電圧が一方の入力端に入力された演算増幅回路と、
制御電極が該演算増幅回路の出力端に接続されると共に、電流入力端が前記演算増幅回路の他方の入力端に接続された第１のトランジスタと、
前記入力電圧と該第１のトランジスタの電流入力端との間に接続された第１の抵抗と、
前記第１のトランジスタから出力された電流を電圧に変換して前記スロープ電圧を生成する第２の抵抗と、
を備えるようにした。
【００１８】
また、前記演算増幅回路は、少なくとも一方の入力端に所定のオフセット電圧が設けられるようにした。
【００１９】
また、前記電圧変換回路は、前記第２の抵抗に所定の定電流を供給する第２の定電流源を備えるようにしてもよい。
【発明の効果】
【００２０】
本発明の電流モード制御型スイッチングレギュレータによれば、インダクタ電流を変換した電圧とランプ電圧とを加算する回路にスイッチドキャパシタ回路を使用するようにしたことから、従来のスロープ電圧生成回路で使用されていた、スロープ電圧の立ち上がりを遅らせる電圧−電流変換回路、カレントミラー回路、及び抵抗素子で構成された加算回路を不要にすることができるため、スイッチングトランジスタがオンしてインダクタへの充電を開始した直後から、直線性のよいスロープ電圧を生成することができ、スイッチングトランジスタのオン時間が短い場合においても安定した動作を行うことができると共に、回路規模を大幅に縮小させることができる。
【発明を実施するための最良の形態】
【００２１】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における電流モード制御型スイッチングレギュレータの回路例を示した図である。
図１において、電流モード制御型スイッチングレギュレータ（以下、スイッチングレギュレータと呼ぶ）１は、入力端子ＩＮに入力された入力電圧Ｖｉｎを所定の定電圧に降圧して出力電圧Ｖｏｕｔとして出力端子ＯＵＴから負荷１０に出力する同期整流方式の降圧型スイッチングレギュレータをなしている。
【００２２】
スイッチングレギュレータ１は、ＰＭＯＳトランジスタからなるスイッチングトランジスタＭ１と、ＮＭＯＳトランジスタからなる同期整流用トランジスタＭ２と、インダクタＬ１と、平滑用のコンデンサＣ１と、出力電圧Ｖｏｕｔを分圧して分圧電圧Ｖｆｂを生成し出力する出力電圧検出用の抵抗Ｒ１，Ｒ２とを備えている。更に、スイッチングレギュレータ１は、所定の基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路２と、前記分圧電圧Ｖｆｂと該基準電圧Ｖｒｅｆとの電圧差を増幅して誤差電圧Ｖｅを生成し出力する誤差増幅回路３と、スロープ電圧Ｖｓｌｐを生成して出力するスロープ電圧生成回路４とを備えている。
【００２３】
また、スイッチングレギュレータ１は、誤差増幅回路３からの誤差電圧Ｖｅとスロープ電圧Ｖｓｌｐとの電圧比較を行い、誤差電圧Ｖｅに応じたパルス幅を有するＰＷＭ制御を行うためのパルス信号Ｓｐｗを生成して出力するＰＷＭコンパレータ５と、所定のクロック信号ＣＬＫを生成して出力する発振回路６と、セット入力端Ｓに発振回路６からのクロック信号ＣＬＫが、リセット入力端ＲにＰＷＭコンパレータ５からのパルス信号Ｓｐｗがそれぞれ入力されたＲＳフリップフロップ回路７と、該ＲＳフリップフロップ回路７からの出力信号Ｓｑに応じて、スイッチングトランジスタＭ１及び同期整流用トランジスタＭ２のスイッチング制御を行うための制御信号Ｓ１を生成してスイッチングトランジスタＭ１及び同期整流用トランジスタＭ２を駆動するインバータ８とを備えている。
【００２４】
なお、同期整流用トランジスタＭ２は整流素子を、スロープ電圧生成回路４はスロープ電圧生成回路部をそれぞれなし、基準電圧発生回路２、誤差増幅回路３、ＰＷＭコンパレータ５、発振回路６、ＲＳフリップフロップ回路７、インバータ８及び抵抗Ｒ１，Ｒ２はスイッチング制御回路部をなす。また、図１のスイッチングレギュレータ１では、インダクタＬ１及びコンデンサＣ１を除く各回路は、１つのＩＣに集積されるようにしてもよい。
【００２５】
入力電圧Ｖｉｎと同期整流用トランジスタＭ２のドレインとの間にはスイッチングトランジスタＭ１が接続され、同期整流用トランジスタＭ２のソースは接地電圧ＧＮＤに接続されている。スイッチングトランジスタＭ１のドレインと出力端子ＯＵＴとの間にインダクタＬ１が接続され、出力端子ＯＵＴと接地電圧ＧＮＤとの間に抵抗Ｒ１と抵抗Ｒ２との直列回路及びコンデンサＣ１が並列に接続されている。抵抗Ｒ１と抵抗Ｒ２との接続部の電圧である分圧電圧Ｖｆｂは誤差増幅回路３の反転入力端に入力され、誤差増幅回路３の非反転入力端には基準電圧Ｖｒｅｆが入力されている。
【００２６】
また、ＰＷＭコンパレータ５の反転入力端には、誤差増幅回路３からの誤差電圧Ｖｅが入力され、ＰＷＭコンパレータ５の非反転入力端にはスロープ電圧Ｖｓｌｐが入力されている。ＲＳフリップフロップ回路７の出力信号Ｓｑは、インバータ８で信号レベルが反転されてスイッチングトランジスタＭ１及び同期整流用トランジスタＭ２の各ゲートにそれぞれ入力されると共に、スロープ電圧生成回路４にも入力されている。スロープ電圧生成回路４には、スイッチングトランジスタＭ１と同期整流用トランジスタＭ２との接続部ＬＸの電圧ＶＬＸも入力されている。
【００２７】
次に、スイッチングレギュレータ１の動作について説明する。
図２は、図１に示したスイッチングレギュレータ１の各信号の波形例を示したタイミングチャートであり、図２を参照しながらスイッチングレギュレータ１の動作について説明する。なお、ｉｏｕｔは出力端子ＯＵＴから負荷１０に出力される出力電流を示している。
発振回路６からＲＳフリップフロップ回路７のセット入力端Ｓには、所定の周期でハイレベルになるクロック信号ＣＬＫが入力されており、クロック信号ＣＬＫがハイレベルになるとＲＳフリップフロップ回路７の出力信号Ｓｑはハイレベルになる。
【００２８】
このため、スイッチングトランジスタＭ１及び同期整流用トランジスタＭ２の各ゲートにはローレベルの制御信号Ｓ１がそれぞれ入力され、スイッチングトランジスタＭ１がオンして導通状態になると共に同期整流用トランジスタＭ２がオフして遮断状態になる。この場合、インダクタＬ１とコンデンサＣ１との直列回路に入力電圧Ｖｉｎが印加され、インダクタＬ１に流れる電流であるインダクタ電流ｉＬは時間の経過とともに直線的に増加する。インダクタ電流ｉＬが出力電流ｉｏｕｔよりも大きくなると、コンデンサＣ１に電荷が蓄積され、出力電圧Ｖｏｕｔが上昇する。
【００２９】
スロープ電圧生成回路４は、インダクタ電流ｉＬを検出し、該検出したインダクタ電流ｉＬを電圧に変換すると共に、サブハーモニック発振を防止するための補償電圧を生成する。更に、スロープ電圧生成回路４は、インダクタ電流ｉＬを変換した電圧に該補償電圧を加算してスロープ電圧Ｖｓｌｐを生成し出力する。スロープ電圧Ｖｓｌｐは、スイッチングトランジスタＭ１がオンしている間、直線的に電圧が上昇する。一方、誤差増幅回路３は、分圧電圧Ｖｆｂと基準電圧Ｖｒｅｆとの電圧差を増幅して誤差電圧Ｖｅを生成し出力する。ＰＷＭコンパレータ５は、誤差電圧Ｖｅとスロープ電圧Ｖｓｌｐとの電圧比較を行い、スロープ電圧Ｖｓｌｐが誤差電圧Ｖｅよりも大きくなるとハイレベルの信号Ｓｐｗを出力し、ＲＳフリップフロップ回路７をリセットする。このため、ＲＳフリップフロップ回路７の出力信号Ｓｑはローレベルに戻り、制御信号Ｓ１はハイレベルになることから、スイッチングトランジスタＭ１はオフして遮断状態になると共に同期整流用トランジスタＭ２はオンして導通状態になる。
【００３０】
スイッチングトランジスタＭ１がオフして同期整流用トランジスタＭ２がオンすると、インダクタＬ１に蓄えられていたエネルギーが放出され、これに伴って、インダクタ電流ｉＬは時間と共に直線的に減少する。インダクタ電流ｉＬが出力電流ｉｏｕｔよりも小さくなると、コンデンサＣ１から負荷１０へ電力が供給され、出力電圧Ｖｏｕｔが低下する。発振回路６からのクロック信号ＣＬＫの１周期後にクロック信号ＣＬＫは再びハイレベルになり、スイッチングトランジスタＭ１がオンすると共に同期整流用トランジスタＭ２がオフしてインダクタ電流ｉＬが流れ、出力電圧Ｖｏｕｔが上昇する。
【００３１】
ここで、時刻Ｔ０で出力電流ｉｏｕｔが急激に増加すると出力電圧Ｖｏｕｔが低下し、誤差増幅回路３からの誤差電圧Ｖｅが上昇するため、スロープ電圧Ｖｓｌｐが誤差電圧Ｖｅの電圧値を超えるまでの時間が長くなる。この結果、スイッチングトランジスタＭ１のオン時間が長くなり、インダクタＬ１に電力を供給している時間が長くなることから出力電圧Ｖｏｕｔは上昇する。逆に、出力電圧Ｖｏｕｔが上昇すると、スイッチングトランジスタＭ１のオン時間が短くなって出力電圧Ｖｏｕｔは低下する。このように、出力電圧Ｖｏｕｔの変動に応じてスイッチングトランジスタＭ１と同期整流用トランジスタＭ２を相補的にオン／オフさせる時間を制御することにより、出力電圧Ｖｏｕｔの電圧を安定化させている。
【００３２】
次に、図３は、図１のスロープ電圧生成回路４の回路例を示した図である。
図３において、スロープ電圧生成回路４は、所定の定電流ｉ１１を供給する定電流源１１、インバータ１２、演算増幅回路１３、ＰＭＯＳトランジスタＭ１１〜Ｍ１４、コンデンサＣ１１及び抵抗Ｒ１１，Ｒ１２で構成されている。なお、定電流源１１は第１の定電流源を、ＰＭＯＳトランジスタＭ１１〜Ｍ１３、コンデンサＣ１１及びインバータ１２はスイッチドキャパシタ回路をなし、演算増幅回路１３、ＰＭＯＳトランジスタＭ１４及び抵抗Ｒ１１，Ｒ１２は電圧変換回路をなす。また、ＰＭＯＳトランジスタＭ１１は第１のスイッチ素子を、ＰＭＯＳトランジスタＭ１２は第２のスイッチ素子を、ＰＭＯＳトランジスタＭ１３は第３のスイッチ素子をそれぞれなし、ＰＭＯＳトランジスタＭ１４は第１のトランジスタを、抵抗Ｒ１１は第１の抵抗を、抵抗Ｒ１２は第２の抵抗をそれぞれなす。
【００３３】
電圧ＶＬＸとコンデンサＣ１１の一端との間にＰＭＯＳトランジスタＭ１１が接続され、ＰＭＯＳトランジスタＭ１１のゲートには制御信号Ｓ１が入力されている。コンデンサＣ１１の他端と接地電圧ＧＮＤとの間には定電流源１１が接続され、入力電圧ＶｉｎとコンデンサＣ１１の該他端との間にはＰＭＯＳトランジスタＭ１２及びＭ１３が直列に接続されている。ＰＭＯＳトランジスタＭ１２とＭ１３との接続部は、コンデンサＣ１１の前記一端に接続されており、ＰＭＯＳトランジスタＭ１２及びＭ１３の各ゲートは接続され、該接続部にはインバータ１２によって制御信号Ｓ１の信号レベルが反転された反転信号が入力されている。
【００３４】
コンデンサＣ１１と定電流源１２との接続部の電圧をＶ１とし、コンデンサＣ１１とＰＭＯＳトランジスタＭ１１との接続部の電圧をＶ２とする。電圧Ｖ１は演算増幅回路１３の非反転入力端に入力され、演算増幅回路１３の出力端はＰＭＯＳトランジスタＭ１４のゲートに接続されている。ＰＭＯＳトランジスタＭ１４のソースは演算増幅回路１３の反転入力端に接続され、入力電圧ＶｉｎとＰＭＯＳトランジスタＭ１４のソースとの間には抵抗Ｒ１１が接続されている。また、ＰＭＯＳトランジスタＭ１４のドレインと接地電圧ＧＮＤとの間には抵抗Ｒ１２が接続され、ＰＭＯＳトランジスタＭ１４のドレインと抵抗Ｒ１２との接続部からスロープ電圧Ｖｓｌｐが出力される。演算増幅回路１３の反転入力端の電圧をＶ３とする。
ＰＭＯＳトランジスタＭ１１〜Ｍ１３、コンデンサＣ１１及びインバータ１２からなるスイッチドキャパシタ回路と定電流源１１はインダクタ電流ｉＬの検出を行っている。
【００３５】
図４は、図３の各電圧の波形例を示した図であり、図４を参照しながら図３の回路の動作について説明する。
最初に、電流源回路１１から定電流ｉ１１の供給がない場合の、制御信号Ｓ１に応じたＰＭＯＳトランジスタＭ１１〜Ｍ１３及びコンデンサＣ１１の動作について説明する。
制御信号Ｓ１がハイレベルのとき、ＰＭＯＳトランジスタＭ１１はオフして遮断状態になり、ＰＭＯＳトランジスタＭ１２及びＭ１３がそれぞれオンして導通状態になるため、コンデンサＣ１１の両端は入力電圧Ｖｉｎで充電される。制御信号Ｓ１がローレベルのときは、ＰＭＯＳトランジスタＭ１１がオンすると共にＰＭＯＳトランジスタＭ１２及びＭ１３がそれぞれオフするため、コンデンサＣ１１とＰＭＯＳトランジスタＭ１１との接続部は電圧ＶＬＸで充電され、電圧Ｖ１は電圧ＶＬＸになる。
【００３６】
次に、定電流源１１によって定電流ｉ１１が供給されているときの電圧Ｖ１の状態について説明する。なお、ＰＭＯＳトランジスタＭ１１〜Ｍ１３の各オン抵抗は十分に小さく、定電流ｉ１１が流れても無視できるほどの小さな電圧降下しか発生しないものとする。
制御信号Ｓ１がハイレベルのときは、前記のようにＰＭＯＳトランジスタＭ１１はオフすると共に、ＰＭＯＳトランジスタＭ１２及びＭ１３がそれぞれオンするため、コンデンサＣ１１の両端は入力電圧Ｖｉｎで充電される。
【００３７】
制御信号Ｓ１がローレベルのときは、ＰＭＯＳトランジスタＭ１１がオンすると共に、ＰＭＯＳトランジスタＭ１２及びＭ１３がそれぞれオフするため、コンデンサＣ１１とＰＭＯＳトランジスタＭ１１との接続部は電圧ＶＬＸで充電され、同時にコンデンサＣ１１と定電流源１１との接続部は定電流ｉ１１によってコンデンサＣ１１の電荷が放電される。
【００３８】
ここで、制御信号Ｓ１がハイレベルからローレベルに切り換わったときの時刻をゼロとして、時刻Ｔにおける電圧Ｖ１をＶ１（Ｔ）とし、コンデンサＣ１１の容量をｃ１１とすると、電圧Ｖ１（Ｔ）は下記（１）式のようになる。
Ｖ１（Ｔ）＝ＶＬＸ−Ｔ×ｉ１１／ｃ１１………………（１）
前記（１）式の右辺第１項は、インダクタ電流ｉＬを電圧に変換して検出していることを示し、右辺第２項は一定の傾きを持ったランプ電圧を減算していることを示している。したがって、電圧Ｖ１をスロープ電圧として出力することができる。
【００３９】
次に、演算増幅回路１３、ＰＭＯＳトランジスタＭ１４及び抵抗Ｒ１１，Ｒ１２は、電圧Ｖ１を接地電圧基準の電圧に変換して出力する電圧変換回路をなしており、演算増幅回路１３には、あらかじめ所定の入力オフセット電圧Ｖｏｆが設けられている。
演算増幅回路１３は、電圧Ｖ１からオフセット電圧Ｖｏｆを減算した電圧と電圧Ｖ３が等しくなるようにＰＭＯＳトランジスタＭ１４のゲート電圧を制御する。抵抗Ｒ１１に流れる電流をｉｒ１１とすると、入力電圧Ｖｉｎから抵抗Ｒ１１での電圧降下を減算した電圧Ｖ３が、電圧Ｖ１からオフセット電圧Ｖｏｆを減算した電圧に等しくなるように、ＰＭＯＳトランジスタＭ１４によって電流ｉｒ１１が制御されるため、抵抗Ｒ１１の抵抗値をｒ１１とすると下記（２）式が成り立つ。
Ｖｉｎ−ｒ１１×ｉｒ１１＝Ｖ３＝Ｖ１−Ｖｏｆ
ｉｒ１１＝（Ｖｉｎ−Ｖ１＋Ｖｏｆ）／ｒ１１………………（２）
【００４０】
更に、抵抗Ｒ１２に電流ｉｒ１１が流れるため、抵抗Ｒ１２の抵抗値をｒ１２とすると、ＰＭＯＳトランジスタＭ１４と抵抗Ｒ１２との接続部の電圧であるスロープ電圧Ｖｓｌｐは、下記（３）式のようになる。
Ｖｓｌｐ＝ｉｒ１１×ｒ１２………………（３）
【００４１】
前記（３）式に前記（１）式及び（２）式を代入すると、下記（４）式のようになる。
Ｖｓｌｐ＝｛Ｖｉｎ−（ＶＬＸ−Ｔ×ｉ１１／ｃ１１）＋Ｖｏｆ｝／ｒ１１×ｒ１２＝（Ｖｉｎ−ＶＬＸ＋Ｔ×ｉ１１／ｃ１１）／ｒ１１×ｒ１２＋Ｖｏｆ／ｒ１１×ｒ１２………………（４）
前記（４）式の右辺第１項は、インダクタ電流を電圧に変換して一定の傾きを持ったランプ電圧を加算していることを表しており、右辺第２項はオフセット電圧を表している。
【００４２】
図５は、図３の演算増幅回路１３の回路例を示した図である。
図５において、演算増幅回路１３は、ＮＭＯＳトランジスタＭ２１，Ｍ２２、ＰＭＯＳトランジスタＭ２３，Ｍ２４、所定の定電流ｉ２１を供給する定電流源２１及びオフセット電圧Ｖｏｆを設けるための抵抗Ｒ２１で構成されている。ＮＭＯＳトランジスタＭ２１及びＭ２２は差動対をなしており、ＮＭＯＳトランジスタＭ２１のゲートには電圧Ｖ１が、ＮＭＯＳトランジスタＭ２２のゲートには電圧Ｖ３がそれぞれ入力されている。ＰＭＯＳトランジスタＭ２３及びＭ２４はカレントミラー回路を形成しており、前記差動対の負荷をなしている。ＰＭＯＳトランジスタＭ２３及びＭ２４において、各ソースはそれぞれ入力電圧Ｖｉｎに接続され、各ゲートは接続され該接続部はＰＭＯＳトランジスタＭ２３のドレインに接続されている。
【００４３】
ＰＭＯＳトランジスタＭ２３のドレインはＮＭＯＳトランジスタＭ２１のドレインに接続されており、ＰＭＯＳトランジスタＭ２４のドレインはＮＭＯＳトランジスタＭ２２のドレインに接続され、該接続部は演算増幅回路１３の出力端をなしＰＭＯＳトランジスタＭ１４のゲートに接続されている。ＮＭＯＳトランジスタＭ２１のソースと接地電圧ＧＮＤとの間には抵抗Ｒ２１と定電流源２１が直列に接続され、抵抗Ｒ２１と定電流源２１との接続部にＮＭＯＳトランジスタＭ２２のソースが接続されている。
ＮＭＯＳトランジスタＭ２１とＭ２２に同一の電流が流れるようにするためには、抵抗Ｒ２１で発生する電圧降下分だけＮＭＯＳトランジスタＭ２１のゲート電圧がＮＭＯＳトランジスタＭ２２のゲート電圧よりも大きくならなければならない。すなわち、抵抗Ｒ２１で発生する前記電圧降下がオフセット電圧Ｖｏｆになり、演算増幅回路１３は、抵抗Ｒ２１を設けることにより入力端にオフセット電圧Ｖｏｆが設けられている。
【００４４】
図６は、図２のスロープ電圧生成回路４で生成したスロープ電圧Ｖｓｌｐの波形を拡大した図である。
図６から分かるように、従来よりもスロープＶｓｌｐで発生していた遅延を削減することができるため、制御信号Ｓ１がローレベルになった直後からスロープ電圧Ｖｓｌｐの直線性が保たれている。
【００４５】
このように、本第１の実施の形態における電流モード制御型スイッチングレギュレータは、従来のスロープ電圧生成回路で使用されていた、スロープ電圧Ｖｓｌｐの立ち上がりを遅らせる電圧−電流変換回路、カレントミラー回路、及び抵抗素子で構成された加算回路が不要であるため、図４及び図６で示したように、制御信号Ｓ１がローレベルに変化した直後から、直線性のよいスロープ電圧Ｖｓｌｐを生成することができ、スイッチングトランジスタＭ１のオン時間が短い場合においても安定した動作を行うことができる。
更に、図９の従来回路から演算増幅回路１２４、ＮＭＯＳトランジスタＭ１２６、ＰＭＯＳトランジスタＭ１２７，Ｍ１２８、抵抗Ｒ１２３，Ｒ１２４，Ｒ１２５，Ｒ１２６、及び電流源ｉ１２２に相当する素子を削減することができるため、回路規模を半分以下にすることができる。
【００４６】
なお、前記説明では、スロープ電圧生成回路４の演算増幅回路１３にオフセット電圧Ｖｏｆを設けて前記電圧変換回路に所定のオフセット電圧Ｖｏｆを設けるようにしたが、演算増幅回路１３にオフセット電圧Ｖｏｆを設ける代わりに、図７で示すように、入力電圧ＶｉｎとＰＭＯＳトランジスタＭ１４のドレインとの間に、所定の定電流ｉ１４を供給する定電流源１４を設けるようにしてもよい。なお、定電流源１４は第２の定電流源をなす。このようにした場合、ＰＭＯＳトランジスタＭ１４の出力電流に定電流ｉ１４が加算された電流が抵抗Ｒ１２に流れるため、定電流ｉ１４が流れることによって抵抗Ｒ１２で発生する電圧降下の増加分（ｉ１４×ｒ１２）がオフセット電圧Ｖｏｆになる。
【００４７】
また、前記説明では、同期整流方式の降圧型スイッチングレギュレータを例にして説明したが、これは一例であり、本願発明は、同期整流用トランジスタＭ２の代わりにダイオードを使用した非同期整流方式の降圧型スイッチングレギュレータや、昇圧型スイッチングレギュレータにも適用することができる。
【図面の簡単な説明】
【００４８】
【図１】本発明の第１の実施の形態における電流モード制御型スイッチングレギュレータの回路例を示した図である。
【図２】図１の各信号の波形例を示したタイミングチャートである。
【図３】図１のスロープ電圧生成回路４の回路例を示した図である。
【図４】図３の各電圧の波形例を示した図である。
【図５】図３の演算増幅回路１３の回路例を示した図である。
【図６】図２のスロープ電圧生成回路４で生成したスロープ電圧Ｖｓｌｐの波形を拡大した図である。
【図７】図１のスロープ電圧生成回路４の他の回路例を示した図である。
【図８】従来の電流モード制御型スイッチングレギュレータの例を示したブロック図である。
【図９】図８のスロープ電圧生成回路１２０の回路例を示した図である。
【図１０】図８のスロープ電圧生成回路１２０で生成されたスロープ電圧Ｖｓｌｐの波形例を示した図である。
【符号の説明】
【００４９】
１  スイッチングレギュレータ
２  基準電圧発生回路
３  誤差増幅回路
４  スロープ電圧生成回路
５  ＰＷＭコンパレータ
６  発振回路
７  ＲＳフリップフロップ回路
８，１２  インバータ
１０  負荷
１１，１４  定電流源
１３  演算増幅回路
Ｍ１  スイッチングトランジスタ
Ｍ２  同期整流用トランジスタ
Ｍ１１〜Ｍ１４  ＰＭＯＳトランジスタ
Ｌ１  インダクタ
Ｃ１，Ｃ１１  コンデンサ
Ｒ１，Ｒ２，Ｒ１１，Ｒ１２  抵抗
【図１】
2010051152.tif 000003
【図２】
2010051152.tif 000004
【図３】
2010051152.tif 000005
【図４】
2010051152.tif 000006
【図５】
2010051152.tif 000007
【図６】
2010051152.tif 000008
【図７】
2010051152.tif 000009
【図８】
2010051152.tif 000010
【図９】
2010051152.tif 000011
【図１０】
2010051152.tif 000012