(57)【要約】【課題】バイパス対象のピン数が多い場合の配線スペースを確保した配線補助パッケージを提供する。【解決手段】半導体集積回路パッケージが取り付けられた配線板面の反対面に取り付けられ、半導体集積回路パッケージから引き出される配線を接続する第１の外部端子と、第１の外部端子を取り囲むように複数列又は複数行にて配置され、第１の外部端子側から外側に向かう方向と直交する方向の端子のピッチが半導体集積回路のピッチよりも広い箇所を有する外部へと接続するための第２の外部端子と、第１の外部端子と第２の外部端子とを相互に接続する内部回路配線と、を備える。【選択図】図２
2010040760.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路パッケージが取り付けられた配線板面の反対面に取り付けられ、
前記半導体集積回路パッケージから引き出される配線を接続する第１の外部端子と、
前記第１の外部端子を取り囲むように複数列又は複数行にて配置され、前記第１の外部端子側から外側に向かう方向と直交する方向の端子のピッチが前記半導体集積回路のピッチよりも広い箇所を有する外部へと接続するための第２の外部端子と、
前記第１の外部端子と前記第２の外部端子とを相互に接続する内部回路配線と、を備えることを特徴とする配線補助パッケージ。
【請求項２】
半導体集積回路パッケージが取り付けられた配線板面の反対面に取り付けられ、
前記半導体集積回路パッケージから引き出される配線を接続する第１の外部端子と、
前記第１の外部端子を取り囲むように配置され、外部へと接続するための第２の外部端子と、
前記第１の外部端子と前記第２の外部端子とを相互に接続する内部回路配線と、
前記第１の外部端子群と前記第２の外部端子群との間に前記半導体集積回路パッケージから引き出される配線を前記配線板の反対面へ導き、再び表面へと戻すための２つ以上のスルーホールを配置可能な間隙領域と、を備えることを特徴とする配線補助パッケージ。
【請求項３】
半導体集積回路パッケージが取り付けられた配線板面の反対面に取り付けられ、
前記半導体集積回路パッケージから引き出される配線を接続する第１の外部端子と、
前記第１の外部端子を取り囲むように配置され、外部へと接続するための第２の外部端子と、
前記第１の外部端子と前記第２の外部端子とを接続する一組の配線長と、異なる一組の配線長とが同じ配線長となるように等長配線され、前記第１の外部端子と前記第２の外部端子とを相互に接続する内部回路配線と、を備えることを特徴とする配線補助パッケージ。
【請求項４】
前記第１の外部端子及び前記第２の外部端子は、はんだ又は導電性接着剤で形成されることを特徴とする請求項１から３のいずれか１項に記載の配線補助パッケージ。
【請求項５】
前記内部回路配線は、印刷回路配線板材料であるガラス・エポキシ材を用いるか、又はシリコン材を用いて形成されることを特徴とする請求項１から４のいずれか１項に記載の配線補助パッケージ。
【請求項６】
請求項１から５のいずれか１項に記載の配線補助パッケージを搭載することを特徴とする配線基板。
【請求項７】
請求項６に記載の配線基板を搭載することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント基板の配線向上に用いられる配線補助パッケージ、配線基板、及び電子機器に関する。
【背景技術】
【０００２】
従来より半導体集積回路は、多ピン化およびダウンサイジング化の要求がなされている。そこで、薄型、小型、多ピンパッケージであるＢＧＡ（ボールグリッドアレイ）、ＣＳＰ（チップスケールパッケージ）などの開発が進んでいる。
【０００３】
しかしながら、高密度実装が行われるにつれてピン数にも制約が生じている。すなわち、従来の一般的なプリント配線板において下面に外部端子列を持つパッケージの場合、多ピン列化してパッケージ下面にピンを配置すると、外周からしか信号線を引き出せないため、パッケージ下面の中央部には外部端子列を配置することができなかった。
【０００４】
そこで、例えば特許文献１には、パッケージ中央部の外部端子を簡単に取り出し、配線の密集箇所の部分的な緩和を図る技術について開示されている。
【０００５】
図５は、従来の配線用補助パッケージの裏面の構成図である。配線用補助パッケージ５０１は、内側のピン群であるバイパス前のピン５１１にてＢＧＡから信号を受け取って、外側のピン群であるバイパス後のピン５２１までパッケージ内にてバイパスさせる構成となっている。
【０００６】
また、図６は、従来の配線用補助パッケージを用いたプリント基板への取り付けイメージを示す図である。すなわち、プリント基板１０３に対してＢＧＡ１０１を備え、それに対面する位置に配線補助パッケージ５０１が備えられる。
【０００７】
配線用補助パッケージ５０１は、内部に半導体集積回路を含まず、内部回路配線と外部端子を有し、プリント基板１０３を挟んで、ＢＧＡ１０１と対面する位置に備えられる。
【０００８】
プリント基板１０３のＢＧＡ１０１の中央部の外部端子１１１群に対応する位置には、それぞれスルーホール１１３が設けられ、配線用補助パッケージ５０１のバイパス前のピン５１１と、ＢＧＡ１０１の中央部のピン１１１とをスルーホール１１３を介して接続を行っている。
【０００９】
バイパス前のピン５１１にて受け取った信号は、外側のバイパス後のピン５２１へと伝えられ、外部へと取り出される。一方、バイパス対象外の信号については、ＢＧＡ１０１から直接プリント基板１０３へと配線される。
【００１０】
このように配線用補助パッケージを用いることにより、プリント配線板で処理することが困難なパッケージ中央部の外部端子を、簡単に外部へと取り出すことが可能となる。
【特許文献１】特開平１１−６８０２６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、配線補助パッケージのバイパス後用ピンにおいて、バイパス対象のピン数が多過ぎる場合には、プリント基板上での配線スペースが足りなくなってしまい、パッケージの拡大が必要となる。
【００１２】
また、バイパス対象外のピン数が多過ぎる場合には、プリント基板上での配線スペースが足りなくなってしまい、内層にて配線する必要がある。
【００１３】
また、線長指定のある信号パターンにおいては、プリント基板上で配線領域を確保する必要がある。
【００１４】
そこで本発明は、上記問題点に鑑みてなされたもので、バイパス対象のピン数が多い場合の配線スペースを確保した配線補助パッケージを提供することを目的とする。
【００１５】
また、バイパス対象外のピン数が多い場合にプリント基板の表層配線を可能とする配線補助パッケージを提供することを目的とする。
【００１６】
また、線長指定のある信号パターンを有する場合にプリント基板上にて最短配線を可能とする配線補助パッケージを提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記課題を解決するため、本発明における配線補助パッケージは、半導体集積回路パッケージが取り付けられた配線板面の反対面に取り付けられ、半導体集積回路パッケージから引き出される配線を接続する第１の外部端子と、第１の外部端子を取り囲むように複数列又は複数行にて配置され、第１の外部端子側から外側に向かう方向と直交する方向の端子のピッチが半導体集積回路のピッチよりも広い箇所を有する外部へと接続するための第２の外部端子と、第１の外部端子と第２の外部端子とを相互に接続する内部回路配線と、を備えることを特徴とする。
【００１８】
半導体集積回路パッケージが取り付けられた配線板面の反対面に取り付けられ、半導体集積回路パッケージから引き出される配線を接続する第１の外部端子と、第１の外部端子を取り囲むように配置され、外部へと接続するための第２の外部端子と、第１の外部端子と第２の外部端子とを相互に接続する内部回路配線と、第１の外部端子群と第２の外部端子群との間に半導体集積回路パッケージから引き出される配線を配線板の反対面へ導き、再び表面へと戻すための２つ以上のスルーホールを配置可能な間隙領域と、を備えることを特徴とする。
【００１９】
半導体集積回路パッケージが取り付けられた配線板面の反対面に取り付けられ、半導体集積回路パッケージから引き出される配線を接続する第１の外部端子と、第１の外部端子を取り囲むように配置され、外部へと接続するための第２の外部端子と、第１の外部端子と第２の外部端子とを接続する一組の配線長と、異なる一組の配線長とが同じ配線長となるように等長配線され、第１の外部端子と第２の外部端子とを相互に接続する内部回路配線と、を備えることを特徴とする。
【００２０】
第１の外部端子及び第２の外部端子は、はんだ、又は導電性接着剤で形成されることを特徴とする。
【００２１】
内部回路配線は、印刷回路配線板材料であるガラス・エポキシ材、又はシリコン材を用いて形成されることを特徴とする。
【００２２】
また、本発明における配線基板は、上記いずれかに記載の配線補助パッケージを搭載することを特徴とする。
【００２３】
また、本発明における電子機器は、上記記載の配線基板を搭載することを特徴とする。
【発明の効果】
【００２４】
本発明により、配線補助パッケージのピンピッチを部分的に広げることで、パッケージを拡大すること無く配線スペースを確保できる。
【００２５】
また、バイパス前用ピン群と、バイパス後用ピン群との間隔を広げることで、スルーホール二つ設けることができ、バイパス対象外の信号をプリント基板の表層のみで配線することが可能となる。
【００２６】
配線補助パッケージ内で線長合わせをすることにより、プリント基板上では最短配線が可能となり、プリント基板の配線領域縮小が実現できる。
【発明を実施するための最良の形態】
【００２７】
図１は、配線補助パッケージを用いたＢＧＡの取り付けイメージを示す図である。ＢＧＡ１０１、及び配線補助パッケージ１０２は、プリント基板１０３に対して対面する位置にて取り付けられる。
【００２８】
ＢＧＡ１０１のピン１１１において、中央部に配置されたバイパス対象ピンは、配線補助パッケージの中央部に配置される対応するバイパス前用のピン１１２とスルーホールを通して接続される。また、配線補助パッケージ１０２のバイパス前用のピン１１２と外周部に配置されるバイパス後用のピン１２２とは、内部で配線される。
【００２９】
なお、バイパス前用のピン１１２とバイパス後用のピン１２２とは、はんだで形成することにより、従来の技術を用いて容易、且つ安価に形成することが可能である。あるいは、導電性接着剤で形成することにより、鉛レスを図れると共に、容易、且つ安価にて形成することが可能となる。
【００３０】
また、内部の回路配線は、プリント基板材料であるガラス・エポキシ材で形成することにより、熱収縮による弊害を防止することができる。あるいは、シリコン材を用いて形成することにより、配線の微細な加工も従来の技術を用いて容易に実現可能となる。
【００３１】
（実施形態１）
図７は、従来の配線補助パッケージ５０１における配線イメージを示す図である。図のように、バイパス対象とするピン数が多い場合には、例えば図に示すように外側に配置されるバイパス後用ピン５２１群は、隣り合うピン間で十分なスペースを持たず、４列に密集して備えられる。
【００３２】
このような場合には、ピンが密集しているため奥に配置されたピンのパターン配線を引き出すためのスペースがない。すなわち、バイパス後用ピン５２１群の内側に配置されたピンは、外側に位置するピンからのパターン配線によってスペースを使われ、配線が不可能となってしまう。
【００３３】
そこで、従来では配線スペースを設けるために、配線補助パッケージ自体を拡大し、ピン間の距離を広げてパターン配線のためのスペースを確保していた。
【００３４】
一方、図２は、本発明の実施形態における配線補助パッケージを示す図である。配線補助パッケージ１０４は、パッケージ自体を拡大することなく、ピンピッチを部分的に拡大することで、全ピンにおいてパターン配線を行うためのバイパス後用ピン間のスペースを確保している。
【００３５】
すなわち、例えば、４列で配置されていたバイパス後用ピン１２４を５列にて配置し、２行毎に広いピッチを取ることで、拡大図にて示すように、複数のパターン配線が引き出されても干渉しない十分なスペースを確保することが可能となる。
【００３６】
（実施形態２）
図８は、従来の配線補助パッケージにおける他の配線イメージを示す図である。従来、バイパス対象外の信号２０１（ＢＧＡの外周部に備えられたピンからの信号）は、通常ＢＧＡ１０１から直接プリント基板１０３にて配線するが、バイパス対象外の信号２０１の配線が多く、ＢＧＡ実装面で配線しきれない場合には、スルーホール１０３を設けて、プリント基板内層及び裏面より配線される。
【００３７】
ところが、裏面には、配線補助パッケージ５０１によってバイパスされたパターン領域が多数存在しているために、実際には内層で配線されることになる。
【００３８】
一方、図３は、本発明の他の実施形態における配線補助パッケージを示す図である。配線補助パッケージ１０５は、中央部に備えられるバイパス前用ピン１１５群と外周部に備えられるバイパス後用ピン１２５群との間に、一つの信号に対して、二つのスルーホール１１３を設けることができる幅以上の間隔を有する。
【００３９】
すなわち、バイパス対称外の信号数が多い場合に、スルーホール１１３を経由してＢＧＡ１０１から引き出されたバイパス対象外の信号は、裏面へと導かれ、ピンのないところまで引き出したところで再び二つ目のスルーホール１１３を用いてＢＧＡ実装面に戻す事で、プリント基板１０３の内層及び裏面配線を回避することが可能となる。
【００４０】
（実施形態３）
図９、及び図１０は、線長合わせが必要な信号についての配線イメージを示す図である。図９は、配線補助パッケージ未使用時における配線イメージを示し、図１０は、配線補助パッケージ使用時における配線イメージを示す。
【００４１】
図９で示す配線補助パッケージ未使用時には、１層目、２層目ともに線長合わせのために広範囲の配線領域が必要となるとともに、パターン引出しにスペースが必要となるため３層目以降の複数の配線層が用いられることになる。また、図１０で示す配線補助パッケージ５０１使用時では、配線補助パッケージ未使用時に比べ、配線層の使用を抑えることができるが、バイパス対象／対象外に関係なく、迂回をして線長を合わせなければならないため、プリント基板の前面、裏面ともに広範囲の配線領域が必要となる。
【００４２】
一方、図４は、本発明の他の実施形態における配線補助パッケージを示す図である。配線補助パッケージ１０６は、バイパス対象信号２０１に対して配線補助パッケージ内で迂回配線を行う。
【００４３】
すなわち、配線補助パッケージ１０６を経由するバイパス対象信号２０１は、配線補助パッケージ１０６のバイパス前用のピン１１６と、バイパス後用のピン１２６とで接続される配線補助パッケージ１０６内にて迂回配線が実施され、プリント基板上では線長合わせのための迂回配線をする必要がなくなる。
【００４４】
これによりプリント基板上では最短配線が可能となり、バイパス対象信号における配線領域を縮小することが可能となる。
【００４５】
以上、本発明の好適な実施の形態により本発明を説明した。ここでは特定の具体例を示して本発明を説明したが、特許請求の範囲に定義された本発明の広範囲な趣旨および範囲から逸脱することなく、これら具体例に様々な修正および変更が可能である。
【図面の簡単な説明】
【００４６】
【図１】配線補助パッケージを用いたＢＧＡの取り付けイメージ図である。
【図２】本発明の実施形態に係る配線補助パッケージの模式図である。
【図３】本発明の他の実施形態に係る配線補助パッケージの模式図である。
【図４】本発明の他の実施形態に係る配線補助パッケージの模式図である。
【図５】従来の配線補助パッケージの模式図である。
【図６】従来の配線補助パッケージを用いたＢＧＡの取り付けイメージ図である。
【図７】従来の配線補助パッケージの模式図である。
【図８】従来の配線補助パッケージを用いたＢＧＡの他の取り付けイメージ図である。
【図９】従来の配線補助パッケージ未使用時における線長合わせが必要な信号についての配線イメージ図である。
【図１０】従来の配線補助パッケージ使用時における線長合わせが必要な信号についての配線イメージ図である。
【符号の説明】
【００４７】
１０１    ＢＧＡ
１１１    ＢＧＡのピン
１０２    配線補助パッケージ
１１２    バイパス前用ピン
１２２    バイパス後用ピン
１０３    プリント基板
１１３    スルーホール
【図１】
2010040760.tif 000003
【図２】
2010040760.tif 000004
【図３】
2010040760.tif 000005
【図４】
2010040760.tif 000006
【図５】
2010040760.tif 000007
【図６】
2010040760.tif 000008
【図７】
2010040760.tif 000009
【図８】
2010040760.tif 000010
【図９】
2010040760.tif 000011
【図１０】
2010040760.tif 000012