(57)【要約】【課題】電極パタンを精度よく形成する。【解決手段】半導体基板の一方面（コンタクト層１０）上に、ＳｉＯ２膜１２−１、ＳｉＮ膜１４−１、ＳｉＯ２膜１２−２、およびＳｉＮ膜１４−２を順に積層した４層の絶縁膜を形成する工程と、それら４層の絶縁膜にコンタクト層１０の表面まで貫通するコンタクトホールを形成する工程と、ＳｉＯ２膜１２に対するエッチングレートがＳｉＮ膜１４に対するエッチングレートより高い薬液（たとえばフッ酸）を用いて、コンタクトホールに露出したＳｉＯ２膜１２−２の側面をコンタクトホールに露出したＳｉＮ膜１４−２の側面より所定長だけ後退させる工程と、コンタクトホールに露出したコンタクト層１０上に、ＳｉＮ膜１４−２に当接しない厚さを有する電極層２０−１を蒸着により形成する工程と、上記薬液を用いて、ＳｉＮ膜１４−２をＳｉＯ２膜１２−２とともに除去する工程と、を含む。【選択図】図３
2010040616.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の一方面上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に、所定の薬液によるエッチングレートが前記第１の絶縁膜より低い第２の絶縁膜を形成する工程と、
前記第１および第２の絶縁膜に、前記半導体基板の一方面まで貫通する開口部を形成する工程と、
前記所定の薬液を用いたエッチングにより、前記開口部に露出した前記第１の絶縁膜の側面を前記開口部に露出した前記第２の絶縁膜の側面より所定長だけ後退させる工程と、
前記開口部に露出した前記半導体基板の一方面上に、前記第２の絶縁膜に当接しない厚さを有する電極層を蒸着により形成する工程と、
前記所定の薬液を用いたエッチングにより、前記第２の絶縁膜を前記第１の絶縁膜とともに除去する工程と、
を含むことを特徴とする電極形成方法。
【請求項２】
半導体基板の一方面上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に、所定の薬液によるエッチングレートが前記第１の絶縁膜より高い第２の絶縁膜を形成する工程と、
前記第２の絶縁膜上に、前記所定の薬液によるエッチングレートが前記第２の絶縁膜より低い第３の絶縁膜を形成する工程と、
前記第１、第２および第３の絶縁膜に、前記半導体基板の一方面まで貫通する開口部を形成する工程と、
前記所定の薬液を用いたエッチングにより、前記開口部に露出した前記第２の絶縁膜の側面を前記開口部に露出した前記第３の絶縁膜の側面より所定長だけ後退させる工程と、
前記開口部に露出した前記半導体基板の一方面上に、前記第３の絶縁膜に当接しない厚さを有する電極層を蒸着により形成する工程と、
前記所定の薬液を用いたエッチングにより、前記第３の絶縁膜を前記第２の絶縁膜とともに除去する工程と、
を含むことを特徴とする電極形成方法。
【請求項３】
半導体基板の一方面上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に、所定の薬液によるエッチングレートが前記第１の絶縁膜より低い第２の絶縁膜を形成する工程と、
前記第２の絶縁膜上に、前記所定の薬液によるエッチングレートが前記第２の絶縁膜より高い第３の絶縁膜を形成する工程と、
前記第３の絶縁膜上に、前記所定の薬液によるエッチングレートが前記第３の絶縁膜より低い第４の絶縁膜を形成する工程と、
前記第１、第２、第３および第４の絶縁膜に、前記半導体基板の一方面まで貫通する開口部を形成する工程と、
前記所定の薬液を用いたエッチングにより、前記開口部に露出した前記第３の絶縁膜の側面を前記開口部に露出した前記第４の絶縁膜の側面より所定長だけ後退させる工程と、
前記開口部に露出した前記半導体基板の一方面上に、前記第４の絶縁膜に当接しない厚さを有する電極層を蒸着により形成する工程と、
前記所定の薬液を用いたエッチングにより、前記第４の絶縁膜を前記第３の絶縁膜とともに除去する工程と、
を含むことを特徴とする電極形成方法。
【請求項４】
半導体基板と、
前記半導体基板の一方面上に形成された第１の絶縁膜と、
前記第１の絶縁層上に形成された、所定の薬液によるエッチングレートが前記第１の絶縁膜より低い第２の絶縁膜と、
前記第１および第２の絶縁膜に形成された前記半導体基板の一方面まで貫通する開口部の内側面と、前記半導体基板の一方面と、からなる凹状部を、少なくとも前記第２の絶縁膜の下面を超える高さまで埋める電極層と、
を含み、
前記電極層の外側面に接する前記第１の絶縁膜の側面は、前記電極層の外側面に接する前記第２の絶縁膜の側面より所定長だけ前記凹状部の中央から離れる方向に後退している、
ことを特徴とする半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電極形成方法および半導体素子に関し、特に、２層以上の絶縁膜をマスクとして利用する技術に関する。
【背景技術】
【０００２】
従来、半導体素子に対する電極形成方法として２つの方法が知られている。
【０００３】
１つは、半導体基板上に形成されたレジストマスクの上から電極材料を蒸着する方法（以下「従来電極形成方法１」という）である。従来電極形成方法１には、図５に示すように、半導体基板１０上に形成された絶縁膜１２を覆うレジスト膜２２を形成する工程（同図（ａ））と、レジスト膜２２をマスクとして蒸着により電極層２０を形成する工程（同図（ｂ）と、レジスト膜２２上に蒸着された電極層２０−２をレジスト膜２２とともに除去（リフトオフ）する工程（同図（ｃ））と、が含まれる。この方法によれば、レジスト膜２２で覆われていない領域に電極が形成される。なお、特許文献１には、従来電極形成方法１の一例が開示されている。
【０００４】
もう１つは、半導体基板上に広く蒸着された電極材料を後から部分的に除去する方法（以下「従来電極形成方法２」という）である。従来電極形成方法２には、図６に示すように、半導体基板１０および半導体基板１０上に形成された絶縁膜１２の上に蒸着により電極層２０を形成する工程（同図（ａ））と、電極層２０のうち電極となる部分を覆うレジスト膜２４を形成する工程（同図（ｂ））と、電極層２０のうちレジスト膜２４で覆われていない部分をドライエッチングにより除去する工程（同図（ｃ））と、電極層２０上に形成されたレジスト膜２４を除去（リフトオフ）する工程（同図（ｄ））と、が含まれる。この方法によれば、レジスト膜２４で覆われた領域に電極が形成される。なお、特許文献２には、従来電極形成方法２の一例が開示されている。
【特許文献１】特開平７−１５３６６６号公報
【特許文献２】特開平１０−０２２４５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来電極形成方法１および従来電極形成方法２による電極のパタニング精度は十分でない。その理由を以下に説明する。
【０００６】
従来電極形成方法１では、レジストマスクの上から電極材料を蒸着する。このため、電極蒸着時の熱によってレジスト膜２２が軟化または溶融し、レジスト膜２２が図７（ａ）に示す形状から図７（ｂ）に示す形状に変形する場合がある。この場合、図７（ｃ）に示すように、所期の形状とは異なる形状の電極層２０が形成されてしまう。
【０００７】
一方、従来電極形成方法２では、電極が形成される領域以外の領域に蒸着された電極材料が方向性を有するドライエッチングによって除去される。このため、電極が形成される領域以外の領域に段差が存在すると、図８（ａ）〜（ｄ）に示すように、ドライエッチングの影となる部分に蒸着された電極材料２０−３が除去されずに残ってしまう場合がある。
【０００８】
本発明は、上記課題に鑑みてなされたものであり、電極パタンを精度よく形成することができる電極形成方法およびそれにより製造される半導体素子を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明に係る電極形成方法は、半導体基板の一方面上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に、所定の薬液によるエッチングレートが前記第１の絶縁膜より低い第２の絶縁膜を形成する工程と、前記第１および第２の絶縁膜に、前記半導体基板の一方面まで貫通する開口部を形成する工程と、前記所定の薬液を用いたエッチングにより、前記開口部に露出した前記第１の絶縁膜の側面を前記開口部に露出した前記第２の絶縁膜の側面より所定長だけ後退させる工程と、前記開口部に露出した前記半導体基板の一方面上に、前記第２の絶縁膜に当接しない厚さを有する電極層を蒸着により形成する工程と、前記所定の薬液を用いたエッチングにより、前記第２の絶縁膜を前記第１の絶縁膜とともに除去する工程と、を含むことを特徴とする。
【００１０】
本発明では、まず、半導体基板の一方面上に第１の絶縁膜を形成し、その上に所定の薬液によるエッチングレートが第１の絶縁膜より低い第２の絶縁膜を形成する。次に、第１および第２の絶縁膜に半導体基板の一方面まで貫通する開口部を形成し、形成された開口部の内側面を上記薬液を用いてエッチングする。これにより、開口部の内側面には、第２の絶縁膜が第１の絶縁膜より所定長だけ突き出した「ひさし部」が形成される。
【００１１】
続いて、第１および第２の絶縁膜をマスクとして、第２の絶縁膜に当接しない厚さを有する電極層を開口部に露出した半導体基板の一方面上に形成する。このとき、第２の絶縁膜上に形成される電極層は、上記ひさし部によって、半導体基板の一方面上に形成された電極層から好適に分離される。
【００１２】
ここで、上記薬液を用いてエッチングすれば、半導体基板の一方面上に形成された電極層の上面と、第２の絶縁膜（上記ひさし部）と、の間から上記薬液が侵入し、第２の絶縁膜が第１の絶縁膜とともに除去（リフトオフ）される。
【００１３】
本発明によれば、第１の絶縁膜（リフトオフ用）および第１の絶縁膜よりエッチングレートの低い第２の絶縁膜（電極層分離用）を電極蒸着時のマスクとして用いることにより、電極パタンを精度よく形成することができる。
【００１４】
また、電極蒸着時のマスクとして耐熱性の低いレジストを用いないため、電極形成中の基板加熱が可能となる。これにより、電極密度および電極と半導体基板との密着性が高まり、半導体素子の特性および信頼性を向上させることができる。
【００１５】
さらに、第２の絶縁膜が第１の絶縁膜とともに除去されるため、第２の絶縁膜上に形成された電極層、すなわち電極が形成される領域以外の領域に形成された電極層を完全に除去することができる。このため、仮に半導体基板面に段差が存在していても、電極が形成される領域以外の領域に電極材料が除去されずに残ることはない。
【００１６】
また、本発明に係る他の電極形成方法は、半導体基板の一方面上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に、所定の薬液によるエッチングレートが前記第１の絶縁膜より高い第２の絶縁膜を形成する工程と、前記第２の絶縁膜上に、前記所定の薬液によるエッチングレートが前記第２の絶縁膜より低い第３の絶縁膜を形成する工程と、前記第１、第２および第３の絶縁膜に、前記半導体基板の一方面まで貫通する開口部を形成する工程と、前記所定の薬液を用いたエッチングにより、前記開口部に露出した前記第２の絶縁膜の側面を前記開口部に露出した前記第３の絶縁膜の側面より所定長だけ後退させる工程と、前記開口部に露出した前記半導体基板の一方面上に、前記第３の絶縁膜に当接しない厚さを有する電極層を蒸着により形成する工程と、前記所定の薬液を用いたエッチングにより、前記第３の絶縁膜を前記第２の絶縁膜とともに除去する工程と、を含むことを特徴とする。
【００１７】
本発明によれば、第１の絶縁膜（基板保護用）、第１の絶縁膜よりエッチングレートの高い第２の絶縁膜（リフトオフ用）、および第２の絶縁膜よりエッチングレートの低い第３の絶縁膜（電極層分離用）を電極蒸着時のマスクとして用いることにより、電極パタンを精度よく形成することができる。また、同時に、電極が形成される半導体基板の一方面を第１の絶縁膜で保護することができる。
【００１８】
また、本発明に係る他の電極形成方法は、半導体基板の一方面上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に、所定の薬液によるエッチングレートが前記第１の絶縁膜より低い第２の絶縁膜を形成する工程と、前記第２の絶縁膜上に、前記所定の薬液によるエッチングレートが前記第２の絶縁膜より高い第３の絶縁膜を形成する工程と、前記第３の絶縁膜上に、前記所定の薬液によるエッチングレートが前記第３の絶縁膜より低い第４の絶縁膜を形成する工程と、前記第１、第２、第３および第４の絶縁膜に、前記半導体基板の一方面まで貫通する開口部を形成する工程と、前記所定の薬液を用いたエッチングにより、前記開口部に露出した前記第３の絶縁膜の側面を前記開口部に露出した前記第４の絶縁膜の側面より所定長だけ後退させる工程と、前記開口部に露出した前記半導体基板の一方面上に、前記第４の絶縁膜に当接しない厚さを有する電極層を蒸着により形成する工程と、前記所定の薬液を用いたエッチングにより、前記第４の絶縁膜を前記第３の絶縁膜とともに除去する工程と、を含むことを特徴とする。
【００１９】
本発明によれば、第１の絶縁膜（基板保護用）、第１の絶縁膜よりエッチングレートの低い第２の絶縁膜（基板保護用）、第２の絶縁膜よりエッチングレートの高い第３の絶縁膜（リフトオフ用）、および第３の絶縁膜よりエッチングレートの低い第４の絶縁膜（電極層分離用）を電極蒸着時のマスクとして用いることにより、電極パタンを精度よく形成することができる。また、同時に、電極が形成される半導体基板の一方面を第１および第２の絶縁膜で保護することができる。特に、半導体基板の一方面に密着する第１の絶縁膜は、その上に形成された第２の絶縁膜に比べてエッチングレートが高い、すなわち密度が低く応力が小さいため、半導体基板の表面をより安全に保護することができる。
【００２０】
また、本発明に係る半導体素子は、半導体基板と、前記半導体基板の一方面上に形成された第１の絶縁膜と、前記第１の絶縁層上に形成された、所定の薬液によるエッチングレートが前記第１の絶縁膜より低い第２の絶縁膜と、前記第１および第２の絶縁膜に形成された前記半導体基板の一方面まで貫通する開口部の内側面と、前記半導体基板の一方面と、からなる凹状部を、少なくとも前記第２の絶縁膜の下面を超える高さまで埋める電極層と、を含み、前記電極層の外側面に接する前記第１の絶縁膜の側面は、前記電極層の外側面に接する前記第２の絶縁膜の側面より所定長だけ前記凹状部の中央から離れる方向に後退している、ことを特徴とする。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、同一の構成要素には同一の符号を付し、重複説明を省略する。
【００２２】
［実施形態１］
本発明の実施形態１に係る電極形成方法を図１に基づいて説明する。
【００２３】
コンタクト層１０は、半導体素子を構成する半導体基板の一部であり、電極配線と半導体基板内の他の一部とを電気的に接続する導電層である。本実施形態では、このコンタクト層１０上に第１の絶縁膜としてＳｉＯ２膜（シリコン酸化膜）１２を成長させ、たとえばＣＶＤ法（Cemical Vapor Deposition：化学気相成長法）により、ＳｉＯ２膜１２上に第２の絶縁膜としてＳｉＮ膜（シリコン窒化膜）１４をさらに堆積する（図１（ａ））。
【００２４】
次に、コンタクト層１０に連絡するコンタクトホールを形成するために、たとえばフォトリソグラフィによって、コンタクトホールに沿う開口を有するレジスト膜１６をＳｉＮ膜１４上に形成する（図１（ｂ））。そして、レジスト膜１６をマスクとして、たとえば方向性を有するドライエッチングにより、積層した２層の絶縁膜（ＳｉＯ２膜１２およびＳｉＮ膜１４）に、コンタクト層１０の表面まで貫通するコンタクトホールを形成し（図１（ｃ））、レジスト膜１６を除去する（図１（ｄ））。
【００２５】
その後、ＳｉＯ２膜１２に対するエッチングレートがＳｉＮ膜１４に対するエッチングレートより高い薬液（ここではフッ酸（フッ化水素：ＨＦ）とする）を用いたウェットエッチングにより、コンタクトホールに露出したＳｉＯ２膜１２の側面をコンタクトホールに露出したＳｉＮ膜１４の側面より所定長だけ後退させる（図１（ｅ））。これにより、コンタクトホールの内側面には、ＳｉＮ膜１４がＳｉＯ２膜１２より所定長だけ突き出した「ひさし部」が形成される。
【００２６】
続いて、積層した２層の絶縁膜（ＳｉＯ２膜１２およびＳｉＮ膜１４）をマスクとして電極材料（チタン、白金、金など）を蒸着することにより、ＳｉＮ膜１４（特に、ひさし部）に当接しない厚さを有する電極層２０−１をコンタクトホールに露出したコンタクト層１０上に形成する（図１（ｆ））。このとき、ＳｉＮ膜１４上にも、電極層２０−１と同様の厚さを有する電極層２０−２が形成されるが、この電極層２０−２は、上記ひさし部によって、コンタクトホール内に形成された電極層２０−１から好適に分離される。
【００２７】
ここで、フッ酸を用いてエッチングすれば、電極層２０−１の上面とＳｉＮ膜１４（ひ<さし部）との間からフッ酸が侵入し、ＳｉＮ膜１４がＳｉＯ２膜１２とともに除去（リフトオフ）され、コンタクト層１０上には電極層２０−１だけが残る（図１（ｇ））。
【００２８】
このように、本実施形態によれば、ＳｉＯ２膜１２（リフトオフ用）およびＳｉＯ２膜１２よりエッチングレートの低いＳｉＯ２膜１４（電極層分離用）を電極蒸着時のマスクとして用いることにより、電極パタンを精度よく形成することができる。
【００２９】
さらに、ＳｉＮ膜１４がＳｉＯ２膜１２とともに除去されるため、ＳｉＮ膜１４上に形成された電極層２０−２、すなわち電極が形成される領域以外の領域に形成された電極層を完全に除去することができる。
【００３０】
［実施形態２］
本発明の実施形態２に係る電極形成方法を図２に基づいて説明する。
【００３１】
本実施形態では、たとえばＣＶＤ法により、コンタクト層１０上に第１の絶縁膜としてＳｉＮ膜１４−１を堆積し、ＳｉＮ膜１４−１上に第２の絶縁膜としてＳｉＯ２膜１２を成長させ、さらにＳｉＯ２膜１２上に第３の絶縁膜としてＳｉＮ膜１４−２を堆積する（図２（ａ））。
【００３２】
次に、コンタクト層１０に連絡するコンタクトホールを形成するために、たとえばフォトリソグラフィによって、コンタクトホールに沿う開口を有するレジスト膜１６をＳｉＮ膜１４−２上に形成する（図２（ｂ））。そして、レジスト膜１６をマスクとして、たとえば方向性を有するドライエッチングにより、積層した３層の絶縁膜（ＳｉＮ膜１４−１、ＳｉＯ２膜１２、およびＳｉＮ膜１４−２）に、コンタクト層１０の表面まで貫通するコンタクトホールを形成し（図２（ｃ））、レジスト膜１６を除去する（図２（ｄ））。
【００３３】
その後、ＳｉＯ２膜１２に対するエッチングレートがＳｉＮ膜１４に対するエッチングレートより高い薬液（ここではフッ酸とする）を用いたウェットエッチングにより、コンタクトホールに露出したＳｉＯ２膜１２の側面をコンタクトホールに露出したＳｉＮ膜１４−２の側面より所定長だけ後退させる（図２（ｅ））。これにより、コンタクトホールの内側面には、ＳｉＮ膜１４−２がＳｉＯ２膜１２より所定長だけ突き出した「ひさし部」が形成される。
【００３４】
続いて、積層した３層の絶縁膜（ＳｉＮ膜１４−１、ＳｉＯ２膜１２、およびＳｉＮ膜１４−２）をマスクとして電極材料（チタン、白金、金など）を蒸着することにより、ＳｉＮ膜１４−２（特に、ひさし部）に当接しない厚さを有する電極層２０−１をコンタクトホールに露出したコンタクト層１０上に形成する（図２（ｆ））。このとき、ＳｉＮ膜１４−２上にも、電極層２０−１と同様の厚さを有する電極層２０−２が形成されるが、この電極層２０−２は、上記ひさし部によって、コンタクトホール内に形成された電極層２０−１から好適に分離される。
【００３５】
ここで、フッ酸を用いてエッチングすれば、電極層２０−１の上面とＳｉＮ膜１４−２（ひさし部）との間からフッ酸が侵入し、ＳｉＮ膜１４−２がＳｉＯ２膜１２とともに除去（リフトオフ）され、コンタクト層１０上にはＳｉＮ膜１４−１と電極層２０−１だけが残る（図２（ｇ））。
【００３６】
このように、本実施形態によれば、ＳｉＮ膜１４−１（基板保護用）、ＳｉＮ膜１４−１よりエッチングレートの高いＳｉＯ２膜１２（リフトオフ用）、およびＳｉＯ２膜１２よりエッチングレートの低いＳｉＮ膜１４−２（電極層分離用）を電極蒸着時のマスクとして用いることにより、電極パタンを精度よく形成することができる。また、同時に、電極層２０−１が形成される半導体基板の表面をＳｉＮ膜１４−１で保護することができる。
【００３７】
さらに、ＳｉＮ膜１４−２がＳｉＯ２膜１２とともに除去されるため、ＳｉＮ膜１４−２上に形成された電極層２０−２、すなわち電極が形成される領域以外の領域に形成された電極層を完全に除去することができる。
【００３８】
［実施形態３］  
本発明の実施形態３に係る電極形成方法を図３に基づいて説明する。
【００３９】
本実施形態では、このコンタクト層１０上に第１の絶縁膜としてＳｉＯ２膜１２−１を成長させ、たとえばＣＶＤ法により、ＳｉＯ２膜１２−１上に第２の絶縁膜としてＳｉＮ膜１４−１を堆積し、ＳｉＮ膜１４−１上に第３の絶縁膜としてＳｉＯ２膜１２−２を成長させ、さらにＳｉＯ２膜１２−２上に第４の絶縁膜としてＳｉＮ膜１４−２を堆積する（図３（ａ））。
【００４０】
次に、コンタクト層１０に連絡するコンタクトホールを形成するために、たとえばフォトリソグラフィによって、コンタクトホールに沿う開口を有するレジスト膜１６をＳｉＮ膜１４−２上に形成する（図３（ｂ））。そして、レジスト膜１６をマスクとして、たとえば方向性を有するドライエッチングにより、積層した４層の絶縁膜（ＳｉＯ２膜１２−１、ＳｉＮ膜１４−１、ＳｉＯ２膜１２−２、およびＳｉＮ膜１４−２）に、コンタクト層１０の表面まで貫通するコンタクトホールを形成し（図３（ｃ））、レジスト膜１６を除去する（図３（ｄ））。
【００４１】
その後、ＳｉＯ２膜１２に対するエッチングレートがＳｉＮ膜１４に対するエッチングレートより高い薬液（ここではフッ酸とする）を用いたウェットエッチングにより、コンタクトホールに露出したＳｉＯ２膜１２−２の側面をコンタクトホールに露出したＳｉＮ膜１４−２の側面より所定長だけ後退させる（図３（ｅ））。これにより、コンタクトホールの内側面には、ＳｉＮ膜１４−２がＳｉＯ２膜１２−２より所定長だけ突き出した「ひさし部」が形成される。なお、このとき、コンタクトホールに露出したＳｉＯ２膜１２−１の側面も、コンタクトホールに露出したＳｉＮ膜１４−１の側面よりほぼ所定長だけ後退する。
【００４２】
続いて、積層した４層の絶縁膜（ＳｉＯ２膜１２−１、ＳｉＮ膜１４−１、ＳｉＯ２膜１２−２、およびＳｉＮ膜１４−２）をマスクとして電極材料（チタン、白金、金など）を蒸着することにより、ＳｉＮ膜１４−２（特に、ひさし部）に当接しない厚さを有する電極層２０−１をコンタクトホールに露出したコンタクト層１０上に形成する（図３（ｆ））。このとき、ＳｉＮ膜１４−２上にも、電極層２０−１と同様の厚さを有する電極層２０−２が形成されるが、この電極層２０−２は、上記ひさし部によって、コンタクトホール内に形成された電極層２０−１から好適に分離される。
【００４３】
ここで、フッ酸を用いてエッチングすれば、電極層２０−１の上面とＳｉＮ膜１４−２（ひさし部）との間からフッ酸が侵入し、ＳｉＮ膜１４−２がＳｉＯ２膜１２−２とともに除去（リフトオフ）され、コンタクト層１０上には、ＳｉＯ２膜１２−１とＳｉＮ膜１４−１と電極層２０−１だけが残る（図３（ｇ））。
【００４４】
図４は、本電極形成方法により製造された半導体素子の部分断面図である。この半導体素子は、コンタクト層１０上に形成されたＳｉＯ２膜１２−１と、ＳｉＯ２膜１２−１上に形成されたＳｉＮ膜１４−１と、ＳｉＯ２膜１２−１およびＳｉＮ膜１４−１に形成されたコンタクトホールの内側面とコンタクト層１０の表面とからなる凹状部を、少なくともＳｉＮ膜１４−１の下面を超える高さまで埋める電極層２０−１と、を含んで構成される。
【００４５】
図４（ａ）〜（ｃ）に示すように、ＳｉＮ膜１４−１の下面と電極層２０−１の上面との距離が異なるいくつかの変形が考えられるが、そのいずれにも共通する点は、電極層２０−１の上面がＳｉＮ膜１４−１の下面を超える位置にある点と、電極層２０−１の外側面に接するＳｉＯ２膜１２−１の側面が電極層２０−１の外側面に接するＳｉＮ膜１４−１の側面より所定長だけ上記凹状部の中央から離れる方向に後退している点である。
【００４６】
このように、本実施形態によれば、ＳｉＯ２膜１２−１（基板保護用）、ＳｉＮ膜１４−１よりエッチングレートの低いＳｉＮ膜１４−１（基板保護用）、ＳｉＮ膜１４−１よりエッチングレートの高いＳｉＯ２膜１２−２（リフトオフ用）、およびＳｉＯ２膜１２−２よりエッチングレートの低いＳｉＮ膜１４−２（電極層分離用）を電極蒸着時のマスクとして用いることにより、電極パタンを精度よく形成することができる。また、同時に、電極層２０−１が形成される半導体基板の表面を、ＳｉＯ２膜１２−１およびＳｉＮ膜１４−１で保護することができる。特に、半導体基板の表面に密着するＳｉＯ２膜１２−１は、その上に形成されたＳｉＮ膜１４−１に比べてエッチングレートが高い、すなわち密度が低く応力が小さいため、半導体基板の表面をより安全に保護することができる。
【００４７】
さらに、ＳｉＮ膜１４−２がＳｉＯ２膜１２−２とともに除去されるため、ＳｉＮ膜１４−２上に形成された電極層２０−２、すなわち電極が形成される領域以外の領域に形成された電極層を完全に除去することができる。
【００４８】
以上説明した実施形態１〜３によれば、エッチングレートの異なる２層以上の絶縁膜を電極蒸着時のマスクとして用いることにより、電極パタンを精度よく形成することができる。
【００４９】
また、電極蒸着時のマスクとして耐熱性の低いレジストを用いないため、電極形成中の基板加熱が可能となる。これにより、電極密度および電極と半導体基板との密着性が高まり、半導体素子の特性および信頼性を向上させることができる。また、半導体基板上に直接レジストマスクを形成しないため、半導体基板（特にコンタクト層）の表面にレジストの一部が除去されずに残ることもない。このため、電極と半導体基板との界面に残渣が介在することによる半導体素子の特性や信頼性の低下を防ぐことができる。
【００５０】
さらに、仮に半導体基板面に段差が存在していても、電極が形成される領域以外の領域に電極材料が除去されずに残ることはない。
【００５１】
なお、本発明は、上記実施形態に限定されるものではなく、種々の変形実施が可能である。たとえば、絶縁膜にＳｉＯ２膜やＳｉＮ膜以外の絶縁材料を用いてもよいし、絶縁膜のウェットエッチングにフッ酸以外の薬液を用いてもよい。
【００５２】
また、本発明は、コンタクト層上に電極を形成する場合に限らず、半導体基板の一方面上（表面、裏面、または側面）に電極を形成する場合に広く適用可能である。
【図面の簡単な説明】
【００５３】
【図１】本発明の実施形態１に係る電極形成方法を示す図である。
【図２】本発明の実施形態２に係る電極形成方法を示す図である。
【図３】本発明の実施形態３に係る電極形成方法を示す図である。
【図４】本発明の実施形態３に係る電極形成方法により製造された半導体素子の部分断面図である。
【図５】従来の電極形成方法の１つ（従来電極形成方法１）を示す図である。
【図６】従来の電極形成方法の１つ（従来電極形成方法２）を示す図である。
【図７】従来電極形成方法１の課題を説明する図である。
【図８】従来電極形成方法２の課題を説明する図である。
【符号の説明】
【００５４】
１０  コンタクト層（半導体基板）、１２  ＳｉＯ２膜（絶縁膜）、１４  ＳｉＮ膜（絶縁膜）、１６，２２，２４  レジスト膜、２０  電極層（電極材料）。
【図１】
2010040616.tif 000003
【図２】
2010040616.tif 000004
【図３】
2010040616.tif 000005
【図４】
2010040616.tif 000006
【図５】
2010040616.tif 000007
【図６】
2010040616.tif 000008
【図７】
2010040616.tif 000009
【図８】
2010040616.tif 000010