(57)【要約】【課題】各画素において負荷のばらつきがあっても、各画素の負荷に対して速やかに所望の駆動電流値を書き込む。【解決手段】定電流源回路２０は、負荷１０に駆動電流Ｉｄａｔａを供給する。出力電圧差増幅回路３０は、所定期間内において負荷駆動端に生ずる電圧変化量を検出し、該電圧変化量に対応した電流または電圧を所定期間とは別の期間において負荷１０に供給する。出力電圧差増幅回路３０は、電圧変化量の検出と、電流または電圧の負荷１０への供給とを時間的に繰り返す。【選択図】図１
2010028425.tif 000002
【特許請求の範囲】
【請求項１】
負荷に第１の駆動電流を供給する第１の定電流源回路と、
所定期間内において負荷駆動端に生ずる電圧変化量を検出し、該電圧変化量に対応する電流または電圧を前記所定期間とは別の期間において前記負荷に供給する出力電圧差増幅回路と、
を備えることを特徴とする電流駆動回路。
【請求項２】
前記出力電圧差増幅回路は、
検出した前記電圧変化量を記憶する容量回路と、
記憶している前記電圧変化量に基づいて生成した電流または電圧を前記負荷に供給する増幅回路と、
を備えることを特徴とする請求項１記載の電流駆動回路。
【請求項３】
前記出力電圧差増幅回路は、前記電圧変化量の検出と、前記電流または電圧の前記負荷への供給とを、時間的に交互に繰り返すことを特徴とする請求項１または２記載の電流駆動回路。
【請求項４】
前記出力電圧差増幅回路は、
第１の期間において、前記電圧変化量を記憶する第１の容量回路と、
前記第１の容量回路に記憶している前記電圧変化量を増幅する第１の増幅段と、
前記第１の増幅段で増幅された前記電圧変化量を、前記第１の期間に続く第２の期間において記憶する第２の容量回路と、
前記第２の容量回路に記憶している増幅された前記電圧変化量を、前記第２の期間に続く第３の期間において電流に変換して前記負荷に供給する第２の増幅段と、
を備えることを特徴とする請求項１または３記載の電流駆動回路。
【請求項５】
前記出力電圧差増幅回路は、第１および第２のＭＯＳトランジスタと、第１、第２、および第３の容量素子と、第１および第２の電流源回路と、第１、第２、および第３のスイッチ回路とを含み、
前記第１のＭＯＳトランジスタは、ソースを電源に接続し、ゲートを前記第１の容量素子の一端、他端が前記電源に接続された前記第２の容量素子の一端および前記第１のスイッチ回路の一端に接続し、ドレインを前記第１の電流源回路の一端、前記第１のスイッチ回路の他端、および前記第２のスイッチ回路の一端に接続し、
前記第２のＭＯＳトランジスタは、ソースを前記電源に接続し、ゲートを他端が前記電源に接続された前記第３の容量素子の一端および前記第２のスイッチ回路の他端に接続し、ドレインを前記第２の電流源回路の一端および前記第３のスイッチ回路の一端に接続し、
前記第３のスイッチ回路は、他端を前記出力電圧差増幅回路の負荷駆動端である出力端子および前記第１の容量素子の他端に接続し、
第１の期間において、前記第１および第２のスイッチ回路のみがオンとされ、
前記第１の期間に続く第２の期間において、前記第２のスイッチ回路のみがオンとされ、
前記第２の期間に続く第３の期間において、前記第３のスイッチ回路のみがオンとされ、前記出力端子を介して前記負荷に電流が供給されるように制御され、
前記第１の定電流源回路は、一端を前記出力端子に接続することを特徴とする請求項１または３記載の電流駆動回路。
【請求項６】
前記出力電圧差増幅回路は、前記第３の期間の後、前記第１の期間を継続させるように制御することを特徴とする請求項４または５記載の電流駆動回路。
【請求項７】
第１の期間において、前記容量回路は、直前の期間と現期間とにおける負荷駆動端の電位を比較し現期間における負荷駆動端の電位を比較結果に応じて第５および第６の容量素子のいずれかに記憶し、
前記第１の期間に続く第２の期間において、前記増幅回路は、前記第５および第６の容量素子に記憶している電位の平均値をバッファリングして前記負荷に供給することを特徴とする請求項１または３記載の電流駆動回路。
【請求項８】
前記出力電圧差増幅回路は、第１および第２のバッファ回路と、第４、第５および第６の容量素子と、第４、第５、第６および第７のスイッチ回路とを含み、
前記第１のバッファ回路は、前記第５および第６の容量素子の一端の電圧の平均値を前記第７のスイッチ回路を介して前記出力電圧差増幅回路の負荷駆動端である出力端子に出力し、
前記第２のバッファ回路は、前記出力端子を非反転入力端に接続し、他端が接地された前記第４の容量素子の一端および前記第６のスイッチ回路の一端を反転入力端に接続し、前記第６のスイッチ回路の他端を出力端に接続し、
前記第４のスイッチ回路は、前記出力端子と前記第５の容量素子の一端との間に接続され、
前記第５のスイッチ回路は、前記出力端子と前記第６の容量素子の一端との間に接続され、
初期状態において、前記第５の容量素子の一端の電位が負荷駆動時の動作電圧範囲の最大値とされ、前記第６の容量素子の一端の電位が前記負荷駆動時の動作電圧範囲の最小値とされ、
第１および第２の期間が交互に繰り返され、該第１の期間において、前記第４の容量素子の一端の電位が前記出力端子の電位より高い場合に前記第４のスイッチ回路のみがオンとされ、前記第４の容量素子の一端の電位が前記出力端子の電位より低い場合に前記第５のスイッチ回路のみがオンとされ、
前記第２の期間において、前記第６および第７のスイッチ回路のみがオンとなるように制御されることを特徴とする請求項１または３記載の電流駆動回路。
【請求項９】
前記負荷を所定の状態にする時のみ、前記第１の駆動電流とは逆方向の第２の駆動電流を前記負荷に対し供給可能とする第２の定電流源回路をさらに備えることを特徴とする請求項１乃至８のいずれか一に記載の電流駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流駆動回路に関し、特に表示素子における画素トランジスタ等の負荷を電流駆動するための回路に関する。
【背景技術】
【０００２】
有機ＥＬ（electro-luminescence）パネルは、各画素に配置されている有機ＥＬ素子が発光することでパネルに画が表示される。画素の表示方法としては、（１）各画素のトランジスタに電圧を印加し、各画素のトランジスタが電圧―電流変換を行い、その電流が各画素の有機ＥＬ素子に流れて発光する電圧駆動と、（２）各画素のトランジスタに電流を印加し、その印加電流に比例した電流値が各画素の有機ＥＬ素子に流れて発光する電流駆動とがある。電圧駆動の場合は、各画素のトランジスタの製造ばらつきによって、各画素のトランジスタの電圧―電流変換時に、有機ＥＬ素子に流れる電流にバラツキが生ずる。したがって、精度としては電圧駆動より電流駆動のほうがよい。しかし、電流駆動の場合は、電流を駆動する際に、各画素のトランジスタに所望の電流値を流すほかに、各画素までのパネル負荷に電流を供給しなければならないため、電流値が小さいほど駆動に時間がかかる。
【０００３】
そこで駆動性能を高めるための技術が、特許文献１に開示されている。図１３は、特許文献１に記載の電流駆動回路のブロック図である。図１３において、電流駆動回路は、容量性負荷１０１を駆動する電流源１０２と、電流源１０２とは別に容量性負荷１０１を駆動する立ち上げ回路としてのオーバードライブ回路１０３とを備える。そして、オーバードライブ回路１０３は、負荷駆動端子１００の電圧を検出するバンドギャップ型電圧検出回路１０４の出力によって制御される。負荷駆動端子１００の検出電圧として例えば２．６Ｖをスレッシホールドとすると、負荷端子電圧が２．６Ｖ未満の電圧の場合は電流源１０２とオーバードライブ回路１０３の両方から電流が供給され、２．６Ｖ以上の電圧の場合はオーバードライブ回路１０３からの電流をオフとし、電流源１０２からのみ電流が供給される。これにより、駆動電流の電流値（電流源１０２の電流値）を変化させることなく、電流源１０２だけの駆動よって立ち上がりの応答性を向上させることができる。
【０００４】
なお、関連する技術として特許文献２には、電源電圧および動作温度の変化に対して安定に動作する電流制限回路が記載されている。
【０００５】
【特許文献１】特開２０００−２７８１０７号公報
【特許文献２】特開平０２−１２８２０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
以下の分析は本発明において与えられる。
【０００７】
特許文献１の電流駆動回路では、基準電圧を検出するためのバンドギャップ型電圧検出回路が設けられている。この検出回路によれば、パネル負荷側に所望の電流値を流したときに基準となる電圧値が精度よく検出されてはじめて可能となる。
【０００８】
ところで、有機ＥＬ素子等に相当する負荷の等価回路は、図１４（Ａ）、（Ｂ）のように表される。図１４（Ａ）において、負荷は、パネル配線負荷にあたる容量分ｃと抵抗分ｒとからなる分布定数線路と、パネル配線負荷に直列に接続される画素負荷にあたるＮｃｈトランジスタＭＴｒで構成される。また、図１４（Ｂ）において、負荷は、パネル配線負荷にあたる容量分ｃと抵抗分ｒとからなる分布定数線路と、パネル配線負荷に直列に接続される画素負荷にあたるＰｃｈトランジスタＭＴｒａで構成される。ここで、容量分ｃと抵抗分ｒ、およびトランジスタＭＴｒ、ＭＴｒａのスレッシホールド電圧は、製造ばらつきによってばらつくことが知られている。
【０００９】
したがって、従来の技術のように基準電圧を設けてオーバードライブを行っても、表示パネルの各画素の負荷のばらつきによって、負荷に流れる電流値がばらついてしまう。このため、負荷の全てに対して速やかに所望の駆動電流値を書き込むことができない虞がある。
【課題を解決するための手段】
【００１０】
本発明の１つのアスペクト（側面）に係る電流駆動回路は、負荷に第１の駆動電流を供給する第１の定電流源回路と、所定期間内において負荷駆動端に生ずる電圧変化量を検出し、該電圧変化量に対応する電流または電圧を所定期間とは別の期間において負荷に供給する出力電圧差増幅回路と、を備える。
【発明の効果】
【００１１】
本発明によれば、出力端子電圧の変動に応じた補助となる電流または電圧によって負荷の駆動を行うので、表示パネルの各画素において負荷のばらつきがあっても、各画素の負荷に対して速やかに所望の駆動電流値を書き込むことが出来る。
【発明を実施するための最良の形態】
【００１２】
図１は、本発明の実施形態に係る電流駆動回路の構成を示すブロック図である。図１において、電流駆動回路は、負荷１０に駆動電流Ｉｄａｔａを供給する定電流源回路２０と、所定期間内において負荷駆動端に生ずる電圧変化量を検出し、該電圧変化量に対応する電流または電圧を所定期間とは別の期間において負荷１０に供給する出力電圧差増幅回路３０と、を備える。
【００１３】
ここで、出力電圧差増幅回路は、検出した電圧変化量を記憶する容量回路と、記憶している電圧変化量に基づいて生成した電流または電圧を負荷に供給する増幅回路と、を備えるようにしてもよい。
【００１４】
また、出力電圧差増幅回路は、電圧変化量の検出と、電流または電圧の負荷への供給とを、時間的に交互に繰り返すようにしてもよい。
【００１５】
さらに、出力電圧差増幅回路は、第１の期間において、電圧変化量を記憶する第１の容量回路と、第１の容量回路に記憶している電圧変化量を増幅する第１の増幅段と、第１の増幅段で増幅された電圧変化量を、第１の期間に続く第２の期間において記憶する第２の容量回路と、第２の容量回路に記憶している増幅された電圧変化量を、第２の期間に続く第３の期間において電流に変換して負荷に供給する第２の増幅段と、を備えるようにしてもよい。
【００１６】
また、出力電圧差増幅回路は、第１および第２のＭＯＳトランジスタと、第１、第２、および第３の容量素子と、第１および第２の電流源回路と、第１、第２、および第３のスイッチ回路とを含み、第１のＭＯＳトランジスタは、ソースを電源に接続し、ゲートを第１の容量素子の一端、他端が電源に接続された第２の容量素子の一端および第１のスイッチ回路の一端に接続し、ドレインを第１の電流源回路の一端、第１のスイッチ回路の他端、および第２のスイッチ回路の一端に接続し、第２のＭＯＳトランジスタは、ソースを電源に接続し、ゲートを他端が電源に接続された第３の容量素子の一端および第２のスイッチ回路の他端に接続し、ドレインを第２の電流源回路の一端および第３のスイッチ回路の一端に接続し、第３のスイッチ回路は、他端を出力電圧差増幅回路の負荷駆動端である出力端子および第１の容量素子の他端に接続し、第１の期間において、第１および第２のスイッチ回路のみがオンとされ、第１の期間に続く第２の期間において、第２のスイッチ回路のみがオンとされ、第２の期間に続く第３の期間において、第３のスイッチ回路のみがオンとされ、出力端子を介して負荷に電流が供給されるように制御され、第１の定電流源回路は、一端を出力端子に接続するようにしてもよい。
【００１７】
さらに、出力電圧差増幅回路は、第３の期間の後、第１の期間を継続させるように制御するようにしてもよい。
【００１８】
また、第１の期間において、容量回路は、直前の期間と現期間とにおける負荷駆動端の電位を比較し現期間における負荷駆動端の電位を比較結果に応じて第５および第６の容量素子のいずれかに記憶し、第１の期間に続く第２の期間において、増幅回路は、第５および第６の容量素子に記憶している電位の平均値をバッファリングして負荷に供給するようにしてもよい。
【００１９】
さらに、出力電圧差増幅回路は、第１および第２のバッファ回路と、第４、第５および第６の容量素子と、第４、第５、第６および第７のスイッチ回路とを含み、第１のバッファ回路は、第５および第６の容量素子の一端の電圧の平均値を第７のスイッチ回路を介して出力電圧差増幅回路の負荷駆動端である出力端子に出力し、第２のバッファ回路は、出力端子を非反転入力端に接続し、他端が接地された第４の容量素子の一端および第６のスイッチ回路の一端を反転入力端に接続し、第６のスイッチ回路の他端を出力端に接続し、第４のスイッチ回路は、出力端子と第５の容量素子の一端との間に接続され、第５のスイッチ回路は、出力端子と第６の容量素子の一端との間に接続され、初期状態において、第５の容量素子の一端の電位が負荷駆動時の動作電圧範囲の最大値とされ、第６の容量素子の一端の電位が負荷駆動時の動作電圧範囲の最小値とされ、第１および第２の期間が交互に繰り返され、第１の期間において、第４の容量素子の一端の電位が出力端子の電位より高い場合に第４のスイッチ回路のみがオンとされ、第４の容量素子の一端の電位が出力端子の電位より低い場合に第５のスイッチ回路のみがオンとされ、第２の期間において、第６および第７のスイッチ回路のみがオンとなるように制御されるようにしてもよい。
【００２０】
また、負荷を所定の状態にする時のみ、第１の駆動電流とは逆方向の第２の駆動電流を負荷に対し供給可能とする第２の定電流源回路をさらに備えるようにしてもよい。
【００２１】
このような電流駆動回路によれば、各画素の負荷のばらつきがあっても、駆動電流値の精度を落とすことなく電流駆動の応答性を向上させることができる。すなわち、負荷のばらつきがあっても、図１４に示すような負荷において、トランジスタＭＴｒ（ＭＴｒａ）に流れる電流値が所望の電流に近づくほど、単位時間あたりの電圧変動が小さくなるため、トランジスタＭＴｒ（ＭＴｒａ）に流れる電流は速やかに所望の駆動電流値に収束する。
【００２２】
以下、実施例に即し、図面を参照して詳しく説明する。
【実施例１】
【００２３】
図２は、本発明の第１の実施例に係る電流駆動回路の回路図である。図２において、電流駆動回路は、定電流源回路２０と出力電圧差増幅回路３０を備える。定電流源回路２０は、駆動電流Ｉｄａｔａを負荷（パネル負荷に相当する）１０に供給して駆動する定電流源である。出力電圧差増幅回路３０は、駆動電流Ｉｄａｔａを負荷１０に供給する際に、或る一定期間内に出力端子ＶＯＵＴに生ずる電圧変化量を検出し、その電圧変化量を電流に変換して、或る一定期間内とは別の或る一定期間内にその電流を負荷１０へ供給する。
【００２４】
出力電圧差増幅回路３０は、ＰｃｈトランジスタＭＰ１、ＭＰ２、定電流源Ｉｒｅｆ１、定電流源Ｉｒｅｆ２、容量素子Ｃ１、Ｃ２、Ｃ３、スイッチ回路ＳＷ１、ＳＷ２、ＳＷ３を備える。
【００２５】
ＰｃｈトランジスタＭＰ１は、ソースを電源ＶＤＤに接続し、ゲートを容量素子Ｃ１、Ｃ２の一端、およびスイッチ回路ＳＷ１の一端に接続し、ドレインをスイッチ回路ＳＷ１の他端、スイッチ回路ＳＷ２の一端、および定電流源Ｉｒｅｆ１の一端に接続する。定電流源Ｉｒｅｆ１の他端は、接地される。ＰｃｈトランジスタＭＰ１と定電流源Ｉｒｅｆ１とで増幅段Ａ１が構成される。
【００２６】
ＰｃｈトランジスタＭＰ２は、ソースを電源ＶＤＤに接続し、ゲートを容量素子Ｃ３の一端、およびスイッチ回路ＳＷ２の他端に接続し、ドレインをスイッチ回路ＳＷ３の一端、および定電流源Ｉｒｅｆ２の一端に接続する。定電流源Ｉｒｅｆ２の他端は、接地される。ＰｃｈトランジスタＭＰ２と定電流源Ｉｒｅｆ２とで増幅段Ａ２が構成される。
【００２７】
スイッチ回路ＳＷ３の他端は、出力端子ＶＯＵＴ、他端が電源ＶＤＤに接続された定電流源回路２０の一端、負荷１０、および容量素子Ｃ１の他端に接続される。
【００２８】
容量素子Ｃ２、Ｃ３の他端は、電源ＶＤＤに接続される。
【００２９】
このような構成の出力電圧差増幅回路３０において、増幅段Ａ１、Ａ２の２つの増幅段によって出力端子ＶＯＵＴにおける電圧変化量を電流値に増幅させる。
【００３０】
図３は、本発明の第１の実施例に係る電流駆動回路のタイミングチャートである。図３の区間Ｔ１において、スイッチ回路ＳＷ１、ＳＷ２がＯＮし、スイッチ回路ＳＷ３がＯＦＦする。したがって、定電流源Ｉｒｅｆ１、Ｉｒｅｆ２にそれぞれ流れる電流と同じ電流値がそれぞれＰｃｈトランジスタＭＰ１、ＭＰ２に流れる。この状態でＰｃｈトランジスタＭＰ１のゲート電圧ＶＧ１、ＰｃｈトランジスタＭＰ２のゲート電圧ＶＧ２の電圧値は、安定する。区間Ｔ１では、スイッチ回路ＳＷ３は、ＯＦＦであるため、負荷１０には駆動電流Ｉｄａｔａのみが流れる。
【００３１】
区間Ｔ２において、スイッチ回路ＳＷ１、ＳＷ３がＯＦＦし、スイッチ回路ＳＷ２がＯＮする。したがって、区間Ｔ２における出力端子ＶＯＵＴの電圧変動分ΔＶＯＵＴは、ゲート電圧ＶＧ１の電圧変化分ΔＶＧ１となり、ＰｃｈトランジスタＭＰ１、定電流源Ｉｒｅｆ１で構成される増幅段Ａ１でゲート電圧ＶＧ２の電圧変化分ΔＶＧ２に増幅される。このときの電圧変動分ΔＶＯＵＴと電圧変化分ΔＶＧ１の関係は、以下の通りである。
ΔＶＧ１＝Ｃ１×ΔＶＯＵＴ／（Ｃ１＋Ｃ２）
【００３２】
また、電圧変化分ΔＶＧ２は、ＰｃｈトランジスタＭＰ２、定電流源Ｉｒｅｆ２で構成される増幅段Ａ２で増幅される。
【００３３】
区間Ｔ３において、スイッチ回路ＳＷ１、ＳＷ２がＯＦＦし、スイッチ回路ＳＷ３がＯＮする。したがって、増幅段Ａ２で電圧変化分ΔＶＧ２を増幅した電流ΔＩｓが出力端子ＶＯＵＴを介して負荷１０に供給される。ここで、区間Ｔ２における出力端子ＶＯＵＴの電位変動がプラスであれば、ΔＶＧ１＞０、ΔＶＧ２＜０になる。したがって、電流ΔＩｓは、ＰｃｈトランジスタＭＰ２から出力端子ＶＯＵＴを介して負荷１０に流れる。また、区間Ｔ２における出力端子ＶＯＵＴの電位変動がマイナスであれば、ΔＶＧ１＜０、ΔＶＧ２＞０になる。したがって、ＰｃｈトランジスタＭＰ２の電流駆動能力が減少し、電流ΔＩｓは、負荷１０から出力端子ＶＯＵＴを介して定電流源Ｉｒｅｆ２に流れる。
【００３４】
図２の電流駆動回路は、図３に示す区間Ｔ１〜Ｔ３における動作を繰り返すことで、駆動電流Ｉｄａｔａに加え、電圧変動分ΔＶＯＵＴを増幅して発生した電流ΔＩｓを繰り返し負荷１０に供給することができる。負荷１０への供給電流が駆動電流Ｉｄａｔａのみの場合には、出力端子ＶＯＵＴの電圧がどのように変化しても、定電流源回路２０から駆動電流Ｉｄａｔａしか負荷１０に供給されない。しかし、出力電圧差増幅回路３０を備えることで、負荷１０に電流を十分充電できていない時（例えば出力端子ＶＯＵＴの電圧上昇時）には、駆動電流Ｉｄａｔａに加え電流値ΔＩｓを負荷１０に供給する。また、負荷１０に電流を供給過剰した場合（例えば出力端子ＶＯＵＴの電圧下降時）には、駆動電流Ｉｄａｔａより電流値ΔＩｓ少ない電流を負荷１０に供給する。電流値ΔＩｓは、電圧変動分ΔＶＯＵＴが大きければ大きく、小さければ小さくなるため、駆動電流Ｉｄａｔａを高速に負荷１０中の電流記憶用のトランジスタＭＴｒに書き込む（Ｉｄ＝Ｉｄａｔａ）ことができる。
【実施例２】
【００３５】
図４は、本発明の第２の実施例に係る電流駆動回路の回路図である。図４において、図２と同一の符号は同一物を表し、その説明を省略する。図４の電流駆動回路は、図２に対し、出力端子ＶＯＵＴに、０階調（Ｉｄ＝０）用の駆動電流Ｉｏを生成する定電流源回路２５とスイッチ回路ＳＷ４との直列回路をさらに備える。
【００３６】
第１の実施例では、定電流源回路２０で負荷１０の電流を零とするように駆動するには、負荷１０に貯められた電荷の自然放電を待つしかない。しかし、電流Ｉｄが小さいほど、放電時間は長くなるため、高速にＩｄ＝０にする場合は、電流駆動回路から電流を吸い込む必要がある。よって、図４の電流駆動回路は、０階調（Ｉｄ＝０）用の定電流源回路２５を設け、Ｉｄａｔａ＝０（０階調）の場合だけ、スイッチ回路ＳＷ４をＯＮとして出力端子ＶＯＵＴから電流Ｉｏを吸い込んでいる。これにより、高速かつより零に近い電流値を電流記憶用のトランジスタＭＴｒに書き込むことができる。
【００３７】
なお、０階調時、駆動電流ＩｏによってトランジスタＭＴｒのドレイン電圧ＶＤを低くしてしまう。しかし、本発明のように高速に駆動電流ＩｄａｔａをトランジスタＭＴｒに書き込むことが可能であれば、ドレイン電圧ＶＤをトランジスタＭＴｒのスレッシホールド電圧以下に低くしてしまっても問題はない。
【実施例３】
【００３８】
図５は、本発明の第３の実施例に係る電流駆動回路の回路図である。図５の電流駆動回路において、負荷１０ａは、図１４（Ｂ）に示すような電流記憶用のトランジスタＭＴｒａがＰｃｈＭＯＳトランジスタで構成される負荷である。また、定電流源回路２０ａは電流吸い込み型になっている。
【００３９】
出力電圧差増幅回路３０ａは、図２の出力電圧差増幅回路３０と回路全体の極性が反転していることを除き、同一の構成を有する。すなわち、電源と接地とを入れ替え、ＰｃｈトランジスタＭＰ１、ＭＰ２の代わりにＮｃｈトランジスタＭＮ１、ＭＮ２を備える。また、図２の容量素子Ｃ１、Ｃ２、Ｃ３、スイッチ回路ＳＷ１、ＳＷ２をそれぞれ容量素子Ｃ４、Ｃ５、Ｃ６、スイッチ回路ＳＷ２１、ＳＷ２２としている。
【００４０】
以上のような構成の電流駆動回路の動作原理は、図２と同様である。すなわち、電流値ΔＩｓは、出力端子ＶＯＵＴにおける電圧変動分ΔＶＯＵＴが大きければ大きく、小さければ小さいため、駆動電流Ｉｄａｔａを高速にトランジスタＭＴｒａに書き込む（Ｉｄ＝Ｉｄａｔａ）ことができる。
【実施例４】
【００４１】
図６は、本発明の第４の実施例に係る電流駆動回路の回路図である。図６において、図２、図５と同一の符号は、同一物を表し、その説明を省略する。ただし、図５における定電流源Ｉｒｅｆ１は、図６において定電流源Ｉｒｅｆ１ａとして表される。図６の出力電圧差増幅回路３０ｂでは、ＰｃｈトランジスタＭＰ２、およびＮｃｈトランジスタＭＮ２のドレインが共通に接続され、スイッチ回路ＳＷ３を介して出力端子ＶＯＵＴに接続される。ＰｃｈトランジスタＭＰ１と定電流源Ｉｒｅｆ１とで増幅段Ａ１ａが構成される。また、ＮｃｈトランジスタＭＮ１と定電流源Ｉｒｅｆ１ａとで増幅段Ａ１ｂが構成される。さらに、ＰｃｈトランジスタＭＰ２とＮｃｈトランジスタＭＮ２とで増幅段Ａ２ａが構成される。
【００４２】
このような構成の出力電圧差増幅回路３０ｂによれば、図１４（Ａ）、（Ｂ）に示す負荷のどちらの場合も対応可能である。なお、図６において、図１４（Ａ）、（Ｂ）に示す負荷をそれぞれ駆動するための定電流源回路２０、２０ａは、省略されている。
【００４３】
図７は、本発明の第４の実施例に係る電流駆動回路のタイミングチャートである。
【００４４】
区間Ｔ１において、スイッチ回路ＳＷ１１、ＳＷ２１、ＳＷ１２、ＳＷ２２をＯＮとし、スイッチ回路ＳＷ３をＯＦＦとすることで、定電流源Ｉｒｅｆ１と同じ電流値がＰｃｈトランジスタＭＰ１に流れ、定電流源Ｉｒｅｆ１ａと同じ電流値がＮｃｈトランジスタＭＮ１に流れる。この状態で、ゲート電圧ＶＧ１１、ＶＧ２１、ＶＧ１２、ＶＧ２２の電圧値は安定する。ただし、ここでは、ＰｃｈトランジスタＭＰ１、ＭＰ２を同一のサイズとし、ＮｃｈトランジスタＭＮ１、ＭＮ２を同一のサイズとする。このときスイッチ回路ＳＷ３は、ＯＦＦであるため、出力電圧差増幅回路３０ｂから負荷へ電流は流れない。
【００４５】
区間Ｔ２において、スイッチ回路ＳＷ１１、ＳＷ２１、ＳＷ３をＯＦＦとし、スイッチ回路ＳＷ１２、ＳＷ２２をＯＮとする。これにより、区間Ｔ２における出力端子ＶＯＵＴの電圧変動分ΔＶＯＵＴは、ゲート電圧ＶＧ１１の電圧変動分ΔＶＧ１１、ゲート電圧ＶＧ２１の電圧変動分ΔＶＧ２１となり、ＮｃｈトランジスタＭＮ１、定電流源Ｉｒｅｆ１ａで構成される増幅段Ａ１ｂでゲート電圧ＶＧ２２の電圧変動分ΔＶＧ２２に増幅される。また、ＰｃｈトランジスタＭＰ１、Ｉｒｅｆ１で構成される増幅段Ａ１ａでゲート電圧ＶＧ１２の電圧変動分ΔＶＧ１２に増幅される。このときのΔＶＯＵＴとΔＶＧ１１、ΔＶＧ２１の関係は、下記の通りである。
ΔＶＧ１１＝Ｃ１×ΔＶＯＵＴ／（Ｃ１＋Ｃ２）
ΔＶＧ２１＝Ｃ４×ΔＶＯＵＴ／（Ｃ４＋Ｃ５）
【００４６】
ΔＶＧ１２、ΔＶＧ２２は、ＰｃｈトランジスタＭＰ２、ＮｃｈトランジスタＭＮ２で構成される増幅段Ａ２ａで増幅される。区間Ｔ３で、スイッチ回路ＳＷ１１、ＳＷ２１、ＳＷ１２、ＳＷ２２がＯＦＦ、スイッチ回路ＳＷ３がＯＮするため、増幅段Ａ２ａでΔＶＧ１２、ΔＶＧ２２によって増幅された電流ΔＩｓ、ΔＩｓａが出力端子ＶＯＵＴを介して負荷に流れる。ここで、区間Ｔ２における出力端子ＶＯＵＴの電位変動がプラスであれば、ΔＶＧ１１、ΔＶＧ２１＞０、ΔＶＧ１２、ΔＶＧ２２＜０になる。したがって、電流ΔＩｓがＰｃｈトランジスタＭＰ２から出力端子ＶＯＵＴを介して負荷に流れる。区間Ｔ２における出力端子ＶＯＵＴの電位変動がマイナスであれば、ΔＶＧ１１、ΔＶＧ２１＜０、ΔＶＧ１２、ΔＶＧ２２＞０になる。したがって、電流ΔＩｓａが負荷から出力端子ＶＯＵＴを介してＮｃｈトランジスタＭＮ２に流れる。
【実施例５】
【００４７】
図８は、本発明の第５の実施例に係る電流駆動回路のタイミングチャートである。図２の電流駆動回路において、図８に示す区間Ｔ１〜Ｔ３の動作を繰り返すとことで、駆動電流Ｉｄａｔａに加え、出力電圧変動分ΔＶＯＵＴを増幅させ発生した電流ΔＩｓを繰り返し負荷に供給する。その上で、ある程度駆動電流ＩｄａｔａをトランジスタＭＴｒに書き込むことができたならば、区間Ｔ１の状態に固定し、駆動電流Ｉｄａｔａのみで電流書き込みを行うようにしてもよい。これは、出力電圧差増幅回路の製造ばらつきによって、出力端子ＶＯＵＴの電圧変動がない場合であっても、区間Ｔ３において若干の電流ΔＩｓが負荷に流れる可能性があるため、駆動電流補正を目的として行う。
【実施例６】
【００４８】
図９は、本発明の第６の実施例に係る電流駆動回路の回路図である。第６の実施例に係る電流駆動回路は、第１〜第５までの実施例とは異なり、出力電圧差増幅回路３０ｃが出力差電圧を増幅した後、電圧値を出力端子ＶＯＵＴへ出力する。なお、定電流源回路２０および負荷１０は、図２と同一物である。
【００４９】
図９において、出力電圧差増幅回路３０ｃは、増幅回路ＡＭＰ１、ＡＭＰ２、２入力のＡＮＤ回路ＡＮＤ１、ＡＮＤ２、インバータ回路ＩＮＶ、容量素子Ｃ３１、Ｃ３２、Ｃ３３、スイッチ回路ＳＷＡ、ＳＷＢ、ＳＷ３１、ＳＷ３２、ＳＷ３３、ＳＷ３４を備える。
【００５０】
増幅回路ＡＭＰ１は、反転（−）入力端子と出力端子とを接続し、２つの非反転（＋）入力端子に与えられる電圧の平均値を出力端子に出力する。一方の非反転入力端子（電圧ＩＮＰ１が与えられる）は、他端に電圧ＶＰが与えられるスイッチ回路ＳＷＡの一端、スイッチ回路ＳＷ３１の一端、および他端が接地された容量素子Ｃ３２の一端に接続される。他方の非反転入力端子（電圧ＩＮＰ２が与えられる）は、他端に電圧ＶＭが与えられるスイッチ回路ＳＷＢの一端、スイッチ回路ＳＷ３２の一端、および他端が接地された容量素子Ｃ３３の一端に接続される。増幅回路ＡＭＰ１の出力端子は、信号ＩＮ２によって開閉が制御されるスイッチ回路ＳＷ３４を介して出力端子ＶＯＵＴに接続される。なお、電圧ＶＭ、ＶＰは、それぞれ負荷駆動時の動作電圧範囲の最小、最大に設定される。
【００５１】
増幅回路ＡＭＰ２は、非反転（＋）入力端子を出力端子ＶＯＵＴに接続し、反転（−）入力端子を、他端が接地された容量素子Ｃ３１の一端および信号ＩＮ２によって開閉が制御されるスイッチ回路ＳＷ３３の一端に接続する。また、出力端子を、スイッチ回路ＳＷ３３の他端、ＡＮＤ回路ＡＮＤ２の一方の入力端、およびインバータ回路ＩＮＶを介してＡＮＤ回路ＡＮＤ１の一方の入力端に接続する。
【００５２】
ＡＮＤ回路ＡＮＤ１は、他方の入力端に信号ＩＮ１が与えられ、出力端の信号によってスイッチ回路ＳＷ３１の開閉を制御する。
【００５３】
ＡＮＤ回路ＡＮＤ２は、他方の入力端に信号ＩＮ１が与えられ、出力端の信号によってスイッチ回路ＳＷ３２の開閉を制御する。
【００５４】
スイッチ回路ＳＷ３１、ＳＷ３２の他端は、出力端子ＶＯＵＴに接続される。
【００５５】
次に、出力電圧差増幅回路３０ｃの動作について説明する。図１０は、本発明の第６の実施例に係る電流駆動回路のタイミングチャートである。なお、駆動電流Ｉｄａｔａは、負荷の駆動中、区間Ｔ１から常に流れ続けている。
【００５６】
区間Ｔ１において、スイッチ回路ＳＷＡ、ＳＷＢのみをＯＮとし、増幅回路ＡＭＰ１においてＩＮＰ１＝ＶＰ、ＩＮＰ２＝ＶＭとされる。増幅回路ＡＭＰ１は、出力電圧ＶＩＮＮ＝（ＶＩＮＰ１＋ＶＩＮＰ２）／２となるように動作する。
【００５７】
区間Ｔ２において、スイッチ回路ＳＷＡ、ＳＷＢをＯＦＦとし、信号ＩＮ２によってスイッチ回路ＳＷ３３、ＳＷ３４をＯＮとする。このとき、スイッチ回路ＳＷＡ、ＳＷＢはＯＦＦである。しかし、容量素子Ｃ３２、Ｃ３３によって、それぞれＩＮＰ１＝ＶＰ、ＩＮＰ２＝ＶＭが保持される。したがって、出力端子ＶＯＵＴは、電圧ＶＩＮＮ＝（ＶＰ＋ＶＭ）／２に駆動される。このときの電圧をＶＡとすると、図１１に示すように、区間Ｔ２ではＶＯＵＴ＝ＶＡとなる。また、スイッチ回路ＳＷ３３はＯＮであるので、増幅回路ＡＭＰ２はバッファとして機能し、増幅回路ＡＭＰ２の出力電圧ＡＭＰＯ＝ＶＡとなる。
【００５８】
次に区間Ｔ３において、信号ＩＮ２によってスイッチ回路ＳＷ３３、ＳＷ３４をＯＦＦとする。また、信号ＩＮ１をＨレベルとする。容量素子Ｃ３１には電圧ＶＡが保持される。このとき出力端子ＶＯＵＴから負荷に流れる電流は、駆動電流Ｉｄａｔａのみである。駆動電流Ｉｄａｔａによって最終的に負荷の充放電が収束し、表示パネル画素のトランジスタＭＴｒに流れる電流Ｉｄ＝Ｉｄａｔａになるときの電圧ＶＤがＶＤ＞ＶＡであれば、ＶＯＵＴ＞ＶＡとなる。この時、増幅回路ＡＭＰ２は、スイッチ回路ＳＷ３３がＯＦＦであるのでコンパレータとして動作し、ＡＭＰＯ＝Ｈレベルになる。したがって、ＡＮＤ回路ＡＮＤ２がアクティブとされ、スイッチ回路ＳＷ３２がＯＮする。このときスイッチ回路ＳＷＢは、ＯＦＦとする。増幅回路ＡＭＰ１において、ＩＮＰ１＝ＶＰ、ＩＮＰ２＝ＶＡ（正確にはＶＤとＶＡの間）となり、ＶＩＮＮ＝（ＶＰ＋ＶＡ）／２になる。
【００５９】
また、区間Ｔ４では、信号ＩＮ２によってスイッチ回路ＳＷ３３、ＳＷ３４は、ＯＮとする。このとき、スイッチ回路ＳＷＡ、ＳＷＢは、ＯＦＦである。しかし、容量素子Ｃ３２、Ｃ３３によって、それぞれＩＮＰ１＝ＶＰ、ＩＮＰ２＝ＶＡが保持される。したがって、出力端子ＶＯＵＴは、電圧ＶＩＮＮ＝（ＶＰ＋ＶＡ）／２に電圧駆動される。このときの電圧をＶＢとすると、図１１に示すように、区間Ｔ４ではＶＯＵＴ＝ＶＢとなる。また、スイッチ回路ＳＷ３３はＯＮであるので、増幅回路ＡＭＰ２はバッファとして機能し、増幅回路ＡＭＰ２の出力電圧ＡＭＰＯ＝ＶＢとなる。
【００６０】
次に区間Ｔ５になると、信号ＩＮ２によってスイッチ回路ＳＷ３３、ＳＷ３４をＯＦＦとする。また、信号ＩＮ１をＨレベルとする。容量素子Ｃ３１には電圧ＶＢが保持される。このとき出力端子ＶＯＵＴから負荷に流れる電流は、駆動電流Ｉｄａｔａのみである。駆動電流Ｉｄａｔａによって最終的に負荷の充放電が収束し、表示パネル画素のトランジスタＭＴｒに流れる電流Ｉｄ＝Ｉｄａｔａになるときの電圧ＶＤがＶＤ＜ＶＢであれば、ＶＯＵＴ＜ＶＢとなる。この時、増幅回路ＡＭＰ２は、スイッチ回路ＳＷ３３がＯＦＦであるのでコンパレータとして動作し、ＡＭＰＯ＝Ｌレベルになる。したがって、ＡＮＤ回路ＡＮＤ１がアクティブとされ、スイッチ回路ＳＷ３１がＯＮする。このときスイッチ回路ＳＷＡは、ＯＦＦとする。増幅回路ＡＭＰ１において、ＩＮＰ１＝ＶＢ、ＩＮＰ２＝ＶＡとなり、ＶＩＮＮ＝（ＶＢ＋ＶＡ）／２になる。
【００６１】
また、区間Ｔ６では、信号ＩＮ２によってスイッチ回路ＳＷ３３、ＳＷ３４は、ＯＮとする。このとき、スイッチ回路ＳＷＡ、ＳＷＢは、ＯＦＦである。しかし、容量素子Ｃ３２、Ｃ３３によって、それぞれＩＮＰ１＝ＶＢ、ＩＮＰ２＝ＶＡが保持される。したがって、出力端子ＶＯＵＴは、電圧ＶＩＮＮ＝（ＶＢ＋ＶＡ）／２に電圧駆動される。このときの電圧をＶＣとすると、図１１に示すように、区間Ｔ６ではＶＯＵＴ＝ＶＣとなる。また、スイッチ回路ＳＷ３３はＯＮであるので、増幅回路ＡＭＰ２はバッファとして機能し、増幅回路ＡＭＰ２の出力電圧ＡＭＰＯ＝ＶＣとなる。
【００６２】
同様に、図１１に示すように、区間Ｔ８、Ｔ１０でそれぞれＶＯＵＴ＝ＶＤ＝（ＶＣ＋ＶＡ）／２、ＶＯＵＴ＝ＶＥ＝（ＶＣ＋ＶＤ）／２となる。
【００６３】
このように、上記の動作（区間Ｔｋ、Ｔｋ＋１、ｋは偶数）を繰り返すことで、ＶＯＵＴ＝ＶＮに向けて高速駆動することができる。ここで、ＶＮは、負荷においてＩｄ＝Ｉｄａｔａとなる時の電圧値を示す。なお、図９の出力電圧差増幅回路３０ｃは、スイッチ回路ＳＷＡ、ＳＷＢが区間Ｔ１ではＯＮし、一度スイッチ回路ＳＷ３１、ＳＷ３２がＯＮしたならば、常時ＯＦＦに切り替わるようにする必要がある。
【００６４】
出力電圧差増幅回路３０ｃは、区間Ｔ１、Ｔ３、Ｔ５、Ｔ７、Ｔ９、Ｔ１１、・・において定電流源回路２０による電流駆動とし、区間Ｔ２、Ｔ４、Ｔ６、Ｔ８、Ｔ１０、・・において電圧駆動とするように切り替えて負荷１０を駆動する。区間区間Ｔ２、Ｔ４、Ｔ６、Ｔ８、Ｔ１０、・・における電圧駆動では、図１１に示すように負荷駆動の動作点をバイナリーサーチするように移動させて短時間に動作点に収束させている。図９において、例えば、ＶＰ＝１０Ｖ、ＶＭ＝０Ｖとすると、このバイナリーサーチを１０回行うことで、２の１０乗刻み、つまり（１０Ｖ−０Ｖ）／１０２４≒９．８ｍＶの精度で収束させることができる。また、収束時間も各区間：０．５ｕｓとすればドライブ時間１０ｕｓで収束させることができる。
【００６５】
なお、図１２に示すように、定電流源回路２０の替わりに図５に示した定電流源回路２０ａを備えることで、図１４（Ｂ）の負荷に対応した駆動電流の動作にも対応することができる。
【００６６】
なお、前述の特許文献等の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【図面の簡単な説明】
【００６７】
【図１】本発明の実施形態に係る電流駆動回路の構成を示すブロック図である。
【図２】本発明の第１の実施例に係る電流駆動回路の回路図である。
【図３】本発明の第１の実施例に係る電流駆動回路のタイミングチャートである。
【図４】本発明の第２の実施例に係る電流駆動回路の回路図である。
【図５】本発明の第３の実施例に係る電流駆動回路の回路図である。
【図６】本発明の第４の実施例に係る電流駆動回路の回路図である。
【図７】本発明の第４の実施例に係る電流駆動回路のタイミングチャートである。
【図８】本発明の第５の実施例に係る電流駆動回路のタイミングチャートである。
【図９】本発明の第６の実施例に係る電流駆動回路の回路図である。
【図１０】本発明の第６の実施例に係る電流駆動回路のタイミングチャートである。
【図１１】本発明の第６の実施例に係る電流駆動回路の出力電圧の推移を表す図である。
【図１２】本発明の第６の実施例に係る他の電流駆動回路の回路図である。
【図１３】特許文献１に記載の電流駆動回路のブロック図である。
【図１４】有機ＥＬ素子等に相当する負荷の等価回路である。
【符号の説明】
【００６８】
１０、１０ａ  負荷
２０、２０ａ、２５  定電流源回路
３０、３０ａ、３０ｂ、３０ｃ  出力電圧差増幅回路
Ａ１、Ａ２  増幅段
ＡＭＰ１、ＡＭＰ２  増幅回路
ＡＮＤ１、ＡＮＤ２  ＡＮＤ回路
Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６Ｃ、３１、Ｃ３２、Ｃ３３  容量素子
Ｉｄａｔａ、Ｉ０  駆動電流
ＩＮＶ  インバータ回路
Ｉｒｅｆ１、Ｉｒｅｆ２  定電流源
ＭＮ１、ＭＮ２  Ｎｃｈトランジスタ
ＭＰ１、ＭＰ２  Ｐｃｈトランジスタ
ＭＴｒ、ＭＴｒａ  トランジスタ
ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ２１、ＳＷ２２、ＳＷ３１、ＳＷ３２、ＳＷ３３、ＳＷ３４、ＳＷＡ、ＳＷＢ  スイッチ回路
ＶＯＵＴ  出力端子
【図１】
2010028425.tif 000003
【図２】
2010028425.tif 000004
【図３】
2010028425.tif 000005
【図４】
2010028425.tif 000006
【図５】
2010028425.tif 000007
【図６】
2010028425.tif 000008
【図７】
2010028425.tif 000009
【図８】
2010028425.tif 000010
【図９】
2010028425.tif 000011
【図１０】
2010028425.tif 000012
【図１１】
2010028425.tif 000013
【図１２】
2010028425.tif 000014
【図１３】
2010028425.tif 000015
【図１４】
2010028425.tif 000016