(57)【要約】【課題】トレンチ５に囲まれた素子形成領域にイオン注入および熱処理により製造される半導体素子を備えた半導体装置を形成する際に、半導体装置内に欠陥が発生することを抑制することができると共に半導体装置の特性変動が発生することを防止することができる半導体装置の製造方法を提供する。【解決手段】第１導電型拡散層８を形成する工程のうち、不純物をイオン注入する工程および熱処理工程では、ドーズ量および半導体基板４、１１における不純物をイオン注入する位置を設定して不純物をイオン注入する工程を行うと共に、熱処理する温度に基づいて熱拡散係数および熱処理時間を設定して熱処理工程を行い、第１導電型拡散層８をトレンチ５から離間して形成することを特徴とする。【選択図】図１
2010040980.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板（４、１１)を用意する工程と、
前記半導体基板（４、１１)に素子形成領域を形成するためのトレンチ（５）を形成する工程と、
前記素子形成領域に第１導電型拡散層（８）を形成する工程と、
前記第１導電型拡散層（８）の表層部に第２導電型拡散層（９）および第１導電型高濃度層（１０）を形成する工程と、を有する半導体装置の製造方法であって、
前記第１導電型拡散層（８）を形成する工程では、前記半導体基板（４、１１)に不純物をイオン注入する工程と、熱処理により前記不純物を熱拡散させる熱処理工程と、を有し、前記不純物をイオン注入する工程および前記熱処理工程では、前記不純物をイオン注入する際のドーズ量をＳ、前記不純物を熱処理する際の熱拡散係数をＤ、前記不純物の熱処理時間をｔ、前記半導体基板（４、１１）の表面のうち前記不純物を注入する部分と前記トレンチ（５）との最短距離をＬとし、
【数１】
2010040980.tif 000005
となるように、前記ドーズ量および前記半導体基板（４、１１）における前記不純物をイオン注入する位置を設定して前記不純物をイオン注入する工程を行うと共に、前記熱処理する温度に基づいて前記熱拡散係数および前記熱処理時間を設定して前記熱処理工程を行い、前記第１導電型拡散層（８）を前記トレンチ（５）から離間して形成することを特徴とする半導体装置の製造方法。
【請求項２】
前記半導体基板（４)として、支持基板（１）と、前記支持基板（１）の表面に配置されている埋込絶縁膜（２）と、前記埋込絶縁膜（２）を挟んで前記支持基板（１）と反対側に配置されているＳＯＩ層（３）と、を有したＳＯＩ基板を用い、
前記トレンチ（５）を形成する工程では、前記ＳＯＩ層（３）の表面から前記埋込絶縁膜（２）に達するまで前記トレンチ（５）を形成し、
前記第１導電型拡散層（８）を形成する工程、前記第２導電型拡散層（９）および前記第１導電型高濃度層（１０）を形成する工程を前記ＳＯＩ層（３）に行い、
前記不純物をイオン注入する工程および前記熱処理工程では、前記第１導電型拡散層（８）を前記埋込絶縁膜（２）から離間して形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記不純物をイオン注入する工程では、リンまたは砒素を有する不純物をイオン注入することを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記素子形成領域に前記第１導電型拡散層（８）、前記第２導電型拡散層（９）および前記第１導電型高濃度層（１０）を有するツェナーダイオードを形成し、前記ツェナーダイオードの耐圧を４〜６Ｖにすることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板にトレンチを形成し、トレンチに囲まれた素子形成領域にイオン注入を行った後、半導体基板を熱処理することにより製造される半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来より、支持基板と、支持基板の表面に配置された絶縁膜と、絶縁膜を挟んで支持基板と反対側に配置されたＳＯＩ層とを有して構成されるＳＯＩ基板のうちＳＯＩ層に素子形成領域を形成し、素子形成領域にトランジスタやダイオード等を備えた半導体装置が開示されている（例えば、特許文献１参照）。
【０００３】
例えば、このような半導体装置では、ｎ−型層と、ｎ−型層の表層部に配置されたｐ型ベース層と、ｐ型ベース層の表層部に配置されたｎ＋型エミッタ層とを有してＳＯＩ層が構成されていると共にトランジスタが形成されている。そして、ＳＯＩ層には、表面から埋込絶縁膜まで達するトレンチが形成されており、トレンチの側壁に絶縁膜が配置されると共にトレンチの内部にポリシリコンが埋め込まれることにより素子形成領域が構成されている。
【０００４】
かかる半導体装置は、例えば、以下のように製造される。まず、ＳＯＩ層に表面から絶縁膜まで達するトレンチを形成し、トレンチの側壁に絶縁膜を配置すると共にトレンチの内部にポリシリコンを埋め込む。その後、ＳＯＩ層にリン等の不純物をイオン注入する。続いて、注入された不純物をＳＯＩ層の深さ方向に拡散させると共に、ＳＯＩ層のうちイオン注入されることにより形成された非晶質層の部分を再結晶化させるために、熱処理を行うことによりｎ−型層を形成する。そして、ｎ−型層と同様に、ｐ型ベース層およびｎ＋型エミッタ層も不純物をイオン注入し、注入された不純物を熱処理により熱拡散させて形成する。
【特許文献１】特開平５−２４３５０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、このような半導体装置の製造方法では、ｎ−型層をイオン注入および熱処理により形成するときに、イオン注入により注入された不純物はＳＯＩ層の深さ方向に拡散するだけでなく、ＳＯＩ層の表面に沿った方向にも拡散することになる。このとき、ｎ−型層がトレンチまで到達してしまうと、ｎ−型層内では、トレンチに起因する応力が印加されると共に再結晶化が阻害されるため、転位等の欠陥が発生してしまう可能性があるという問題がある。さらに、転位等の欠陥が発生しているｎ−型層にｐ型ベース層およびｎ＋型エミッタ層を形成することでｐ型ベース層およびｎ＋型エミッタ層内にも転位等の欠陥が発生してしまうという問題がある。そして、ｎ−型層、ｐ型ベース層およびｎ＋型エミッタ層内に形成された欠陥はバンドギャップ中に中間準位を生成してリーク電流等を引き起こすため、ダイオードやトランジスタ等の半導体装置の特性変動が生じるという問題がある。
【０００６】
本発明は上記点に鑑みて、トレンチに囲まれた素子形成領域にイオン注入および熱処理により製造される半導体素子を備えた半導体装置を形成する際に、半導体装置内に欠陥が発生することを抑制することができると共に半導体装置の特性変動が発生することを防止することができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、請求項１に記載の発明では、半導体基板（４、１１)を用意する工程と、半導体基板（４、１１)に素子形成領域を形成するためのトレンチ（５）を形成する工程と、素子形成領域に第１導電型拡散層（８）を形成する工程と、第１導電型拡散層（８）の表層部に第２導電型拡散層（９）および第１導電型高濃度層（１０）を形成する工程と、を有する半導体装置の製造方法であって、第１導電型拡散層（８）を形成する工程では、半導体基板（４、１１)に不純物をイオン注入する工程と、熱処理により不純物を熱拡散させる熱処理工程と、を有し、不純物をイオン注入する工程および熱処理工程では、不純物をイオン注入する際のドーズ量をＳ、不純物を熱処理する際の熱拡散係数をＤ、不純物の熱処理時間をｔ、半導体基板（４、１１）の表面のうち不純物を注入する部分とトレンチ（５）との最短距離をＬとし、
【０００８】
【数２】
2010040980.tif 000003
となるように、ドーズ量および半導体基板（４、１１）における不純物をイオン注入する位置を設定して不純物をイオン注入する工程を行うと共に、熱処理する温度に基づいて熱拡散係数および熱処理時間を設定して熱処理工程を行い、第１導電型拡散層（８）をトレンチ（５）から離間して形成することを特徴としている。
【０００９】
このような半導体装置の製造方法によれば、ドーズ量および半導体基板（４、１１）における不純物をイオン注入する位置を設定して不純物をイオン注入する工程を行うと共に、熱処理する温度に基づいて熱拡散係数および熱処理時間を設定して熱処理工程を行っているので、熱処理工程を行うときに第１導電型拡散層（８）がトレンチ（５）に到達することを防止することができる。このため、第１導電型拡散層（８）の内部では、トレンチ（５）に起因する応力が印加されることを防止することができると共に再結晶化が阻害されることを防止することができるため、第１導電型拡散層（８）に欠陥が発生することを防止することをできる。したがって、半導体装置にリーク電流が発生することを防止することができると共に、半導体装置の特性変動が発生することを防止することができる。
【００１０】
例えば、請求項２に記載の発明のように、半導体基板（４)として、支持基板（１）と、支持基板（１）の表面に配置されている埋込絶縁膜（２）と、埋込絶縁膜（２）を挟んで支持基板（１）と反対側に配置されているＳＯＩ層（３）と、を有したＳＯＩ基板を用い、トレンチ（５）を形成する工程では、ＳＯＩ層（３）の表面から埋込絶縁膜（２）に達するまでトレンチ（５）を形成し、第１導電型拡散層（８）を形成する工程、第２導電型拡散層（９）および第１導電型高濃度層（１０）を形成する工程をＳＯＩ層（３）に行い、不純物をイオン注入する工程および熱処理工程では、第１導電型拡散層（８）を埋込絶縁膜（２）から離間して形成することができる。
【００１１】
このような半導体装置の製造方法によれば、熱処理工程を行うときに、第１導電型拡散層（８）が埋込絶縁膜（２）に到達しないため、第１導電型拡散層（８）に埋込絶縁膜（２）に起因する応力が印加されることを防止することができる。したがって、第１導電型拡散層（８）に欠陥が発生することを防止することができるため、半導体装置にリーク電流が発生することを防止することができると共に、半導体装置の特性変動が発生することを防止することができる。
【００１２】
また、請求項３に記載の発明のように、不純物をイオン注入する工程では、リンまたは砒素を有する不純物をイオン注入することができる。
【００１３】
さらに、請求項４に記載の発明のように、素子形成領域に第１導電型拡散層（８）、第２導電型拡散層（９）および第１導電型高濃度層（１０）を有するツェナーダイオードを形成し、ツェナーダイオードの耐圧を４〜６Ｖにすることができる。
【００１４】
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【発明を実施するための最良の形態】
【００１５】
（第１実施形態）
本発明の第１実施形態について説明する。図１は本実施形態における半導体装置の製造方法により製造された半導体装置の断面構成を示す図であり、この図に基づいて説明する。
【００１６】
図１に示されるように、本実施形態の半導体装置の製造方法により製造された半導体装置は、支持基板１と、支持基板１の表面に配置された酸化膜等の埋込絶縁膜２と、埋込絶縁膜２を挟んで支持基板１と反対側に配置されたＳＯＩ層３とを有したＳＯＩ基板４を用いて構成されている。ＳＯＩ層３には、表面から埋込絶縁膜２まで達するトレンチ５が形成され、トレンチ５の側壁に酸化膜等の絶縁膜６が配置されていると共にトレンチ５の内部にポリシリコン７が配置されていることにより素子形成領域が構成されている。そして、素子形成領域にはツェナーダイオードが形成されている。なお、本実施形態ではＳＯＩ基板４が半導体基板に相当する。
【００１７】
ツェナーダイオードはｎ型拡散層８、ｐ型拡散層９およびｎ＋型高濃度層１０を有して構成されている。具体的には、ＳＯＩ層３の表層部には埋込絶縁膜２およびトレンチ５から離間するように本発明の第１導電型拡散層に相当するｎ型拡散層８が形成されている。また、ｎ型拡散層８の表層部には本発明の第２導電型拡散層に相当するｐ型拡散層９および本発明の第１導電型高濃度層に相当するｎ＋型高濃度層１０が形成されている。なお、本実施形態では、ｐ型拡散層９は素子形成領域の中心部分に形成されており、ｎ＋型高濃度層１０はｐ型拡散層９を囲むように形成されている。また、ｎ型拡散層８の表面のうち、ｐ型拡散層９とｎ＋型高濃度層１０との間に位置する部分の表面濃度は１×ｅ１９ｃｍ−３とされており、ツェナーダイオードの耐圧が５Ｖとなるようにされている。
【００１８】
次にこのような半導体装置の製造工程について説明する。図２は、本実施形態にかかる半導体装置の製造工程の断面構成を示す図である。
【００１９】
まず、図２（ａ）に示されるように、ＳＯＩ基板４を用意する。そして、図２（ｂ）に示されるように、ＳＯＩ基板４の表面に図示しないマスクを配置してＳＯＩ層３の表面から埋込絶縁膜２まで達するトレンチ５を形成する。その後、トレンチ５の側壁に絶縁膜６を形成すると共に、トレンチ５の内部をポリシリコン７にて埋め込むことによりＳＯＩ層３に素子形成領域を構成する。
【００２０】
続いて、図２（ｃ）に示されるように、図示しないマスクをＳＯＩ層３の表面に配置し、ＳＯＩ層３のうちトレンチ５の側壁から距離Ｌ以上離れた部分にリンをイオン注入する。そして、図２（ｄ）に示されるように、イオン注入されたリンを熱拡散させてｎ型拡散層８を形成すると共にイオン注入時に形成された非晶質層を再結晶化するためにＳＯＩ基板４を熱処理する。
【００２１】
本実施形態では、不純物をイオン注入する際のドーズ量をＳ、不純物を熱処理する際の熱拡散係数をＤ、不純物の熱処理時間をｔ、ＳＯＩ基板４のうち不純物を注入する部分とトレンチ５との最短距離をＬとし、次式を満たすようにリンをイオン注入する工程および熱処理する工程を行っている。
【００２２】
【数３】
2010040980.tif 000004
具体的には、このような式を満たすように、リンをイオン注入する工程および熱処理する工程では、ドーズ量およびＳＯＩ基板４におけるリンをイオン注入する位置を設定してリンをイオン注入する工程を行うと共に、熱処理する温度に基づいて熱拡散係数および熱処理時間を設定して熱処理する工程を行っている。なお、本実施形態では、ｎ型拡散層８を形成した際に、ｎ型拡散層８が埋込絶縁膜２にも到達しないように、リンをイオン注入する工程および熱処理する工程を行っている。
【００２３】
次に、図２（ｅ）に示されるように、図２（ｃ）と同様に、ｎ型拡散層８の表面に図示しないマスクを配置し、上記形状となるように、ｐ型拡散層９を構成するボロンをイオン注入すると共にｎ＋型高濃度層１０を構成するリンをイオン注入し、ＳＯＩ基板４を熱処理してｐ型拡散層９およびｎ＋型高濃度層１０を形成する。なお、この図２（ｅ）の熱処理工程は、図２（ｄ）の熱処理工程と比較して短時間の低温度で行われるため、ｎ型拡散層８がさらに熱拡散することは考慮しなくてもよい。このようにして、素子形成領域にツェナーダイオードが形成された本実施形態の半導体装置が製造される。
【００２４】
このような半導体装置の製造方法によれば、ドーズ量およびＳＯＩ基板４におけるリンをイオン注入する位置を設定してリンをイオン注入する工程を行うと共に、熱処理する温度に基づいて熱拡散係数および熱処理時間を設定して熱処理工程を行っているので、熱処理工程を行うときにｎ型拡散層８がトレンチ５に到達することを防止することができる。このため、ｎ型拡散層８の内部では、トレンチ５に起因する応力が印加されることを防止することができると共に再結晶化が阻害されることを防止することができるため、ｎ型拡散層８の内部に欠陥が発生することを防止することをできる。そして、ｎ型拡散層８の内部に欠陥が発生することを防止することができるため、ｐ型拡散層９およびｎ＋型高濃度層１０にも欠陥が発生することを防止することができる。したがって、半導体装置にリーク電流が発生することを防止することができると共に、半導体装置の特性変動が発生することを防止することができる。
【００２５】
なお、本実施形態では、ｎ型拡散層８が埋込絶縁膜２に到達しないようにドーズ量を設定してリンをイオン注入する工程を行うと共に、熱処理する温度に基づいて熱拡散係数および熱処理時間を設定して熱処理工程を行っているので、ｎ型拡散層８の内部では埋込絶縁膜２に起因する応力が印加されることを防止することができると共に再結晶化が阻害されることを防止することができる。
【００２６】
また、不純物をイオン注入する際には、トレンチ５をアライメントマークとして利用することができるため、製造工程が増加することもない。
【００２７】
図３（ａ）は、トレンチ５とリンをイオン注入する部分との最短距離を１．４μｍとして半導体装置を製造したときの欠陥の存否をカソードルミネッセンス法で測定した結果を示す図であり、図３（ｂ）はトレンチ５とリンをイオン注入する部分との最短距離を８．４μｍとして半導体装置を製造したときの欠陥の存否をカソードルミネッセンス法で測定した結果を示す図である。図３（ａ）および図３（ｂ）中の実線Ａはｐ型拡散層９の表面を計測したものであり、実線Ｂはｎ型拡散層８の表面のうちｐ型拡散層９とｎ＋型高濃度層１０との間の部分を計測したものである。なお、図３（ａ）および図３（ｂ）は、リンをイオン注入する工程および熱処理する工程において、ドーズ量Ｓを２×１０15cm-2、熱処理する温度を１１７０℃、熱拡散係数Ｄを６．５×１０13ｃｍ2/秒、熱処理時間ｔを２４０分として行っている。したがって、トレンチ５とリンをイオン注入する部分との最短距離Ｌが６μｍ以上のときにｎ型拡散層８がトレンチ５に到達しないようにすることができる。また、カソードルミネッセンス法でＳｉを測定した場合には、Ｓｉ結晶中に欠陥が存在すると波長が１３８０ｎｍ付近より大きい波長にてピークが測定されることが知られている。
【００２８】
図３（ａ）では、図３（ａ）中実線Ａで示されるように、１３５０ｎｍ付近の部分に矢印Ｃで示す強度のピークを確認することができると共に１４５０ｎｍ付近に矢印Ｄで示す強度のピークを確認することができるため、ｐ型拡散層９に欠陥が発生していることを確認することができる。また、図３（ａ）では、図３（ａ）中実線Ｂで示されるように、１４５０ｎｍ付近の部分に矢印Ｅで示す強度のピークを確認することができ、ｎ型拡散層８の表面のうちｐ型拡散層９とｎ＋型高濃度層１０との間の部分に欠陥が発生していることを確認することができる。
【００２９】
一方、図３（ｂ）では、図３（ｂ）中実線Ａ、Ｂで示されるように、波長が１３８０ｎｍ付近より大きい波長にてピークを確認することができず、ｐ型拡散層９およびｎ型拡散層８の表面のうちｐ型拡散層９とｎ＋型高濃度層１０との間の部分に欠陥が発生していないことを確認することができる。
【００３０】
また、図４は、ＳＯＩ層３のうちトレンチ５から距離Ｌ以上離れた部分にリンをイオン注入したときの半導体装置の特性変動発生率を示す図である。なお、図４では、図３と同様に、リンをイオン注入する工程および熱処理する工程において、ドーズ量Ｓを２×１０15cm-2、熱処理する温度を１１７０℃、熱拡散係数Ｄを６．５×１０13ｃｍ2/秒、熱処理時間ｔを２４０分として行っている。したがって、トレンチ５とリンをイオン注入する部分との最短距離Ｌが６μｍ以上のときにｎ型拡散層８がトレンチ５に到達しないようにすることができる。
【００３１】
図４に示されるように、距離Ｌが６μｍ以上の場合にはｎ型拡散層８がトレンチ５に到達しないため半導体装置の特性変動が発生しないが、距離Ｌが６μｍ以下の場合にはｎ型拡散層８がトレンチ５に到達するため半導体装置の特性変動が発生していることを確認することができる。
【００３２】
つまり、図３および図４に示されるように、本実施形態のようにドーズ量およびＳＯＩ基板４におけるリンをイオン注入する位置を設定してリンをイオン注入する工程を行うと共に、熱処理する温度に基づいて熱拡散係数および熱処理時間を設定して熱処理工程を行うことにより半導体装置を形成した場合には、半導体装置内に欠陥が発生することを防止することができることを確認することができる。
【００３３】
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態の半導体装置はＳＯＩ基板４の代わりにバルクウェハのＳｉ基板を用いて構成されており、その他に関しては上記第１実施形態と同様であるため、ここでは説明を省略する。
【００３４】
図５は本実施形態の半導体装置の断面構成を示す図である。図５に示されるように、本実施形態の半導体装置は、バルクウェハであるＳｉ基板１１に素子分離のためのトレンチ５が形成されている。そして、トレンチ５の側壁に絶縁膜６が配置されていると共にトレンチ５の内部にポリシリコン７が配置されていることによりＳｉ基板１１に素子形成領域が構成されている。また、Ｓｉ基板１１の表層部にはｎ型拡散層８がトレンチ５から離間するように形成されている。そして、ｎ型拡散層８の表層部にはｐ型拡散層９およびｎ＋型高濃度層１０が形成されている。なお、本実施形態では、Ｓｉ基板１１が半導体基板に相当する。
【００３５】
かかる半導体装置は、上記第１実施形態の半導体装置の製造方法に対して、図２（ａ）の工程でＳＯＩ基板４をＳｉ基板１１に変更すればよい。このような半導体装置の製造方法としても上記第１実施形態と同様の効果を得ることができる。
【００３６】
（他の実施形態）
上記各実施形態では、ｎ型拡散層８、ｐ型拡散層９およびｎ＋型高濃度層１０を有するツェナーダイオードを例に挙げて説明したが、もちろん、上記第１実施形態のｎ型拡散層８をｐ型拡散層に変更すると共にｐ型拡散層９をｎ型拡散層に変更し、ｎ＋型高濃度層１０をｐ＋型高濃度層に変更してツェナーダイオードを構成してもよい。この場合、例えば、ｐ型拡散層を形成する不純物としてボロンを用いることができる。
【００３７】
さらに、上記各実施形態において、ｎ型拡散層８としてリンをイオン注入する例を挙げて説明したが、もちろんこれに限定されるものではなく、例えば、ｎ型拡散層８を形成する不純物として砒素を用いることもできる。
【００３８】
また、上記第１実施形態では、ｎ型拡散層８の表面濃度を１×ｅ１９ｃｍ−３として説明したが、ｎ型拡散層８の表面濃度はこれに限定されるものではなく、例えば、２×ｅ１８〜５×ｅ１９ｃｍ−３とすることができる。さらに、上記第１実施形態ではツェナーダイオードの耐圧が５Ｖになるように形成されていたが、ツェナーダイオードの耐圧が４Ｖ〜６Ｖになるようにｎ型拡散層８、ｐ型拡散層９およびｎ＋型高濃度層１０を形成してもよい。
【００３９】
また、上記各実施形態では、素子形成領域にツェナーダイオードを形成する例を挙げて説明したが、もちろん素子形成領域に他の半導体素子を形成することもでき、例えば、素子形成領域にトランジスタ等を形成してもよい。
【図面の簡単な説明】
【００４０】
【図１】本発明の第１実施形態における半導体装置の断面構成を示す図である。
【図２】図１に示す半導体装置の製造工程を示す図である。
【図３】（ａ）はトレンチとリンをイオン注入する部分との最短距離を１．４μｍとして半導体装置を製造したときの欠陥の存否をカソードルミネッセンス法で測定した結果を示す図であり、（ｂ）はトレンチとリンをイオン注入する部分との最短距離を８．４μｍとして半導体装置を製造したときの欠陥の存否をカソードルミネッセンス法で測定した結果を示す図である。
【図４】トレンチから距離Ｌ以上離れた部分にリンをイオン注入したときの半導体装置の特性変動発生率を示す図である。
【図５】本発明の第２実施形態における半導体装置の断面構成を示す図である。
【符号の説明】
【００４１】
１      支持基板
２      埋込絶縁膜
３      ＳＯＩ層
４      ＳＯＩ基板
５      トレンチ
６      絶縁膜
７      ポリシリコン
８      ｎ型拡散層
９      ｐ型拡散層
１０    ｎ＋型高濃度層
【図１】
2010040980.tif 000006
【図２】
2010040980.tif 000007
【図３】
2010040980.tif 000008
【図４】
2010040980.tif 000009
【図５】
2010040980.tif 000010