(57)【要約】【課題】データ信号の最適な読取タイミングを自動的に設定できるようにする。【解決手段】入力データ信号を２つのフリップフロップ２１１、２１２に共通に入力し、入力データ信号のクロック周期の２倍の周期で且つクロック周期ずつ位相がずれた読取クロックＣ１、Ｃ２をフリップフロップ２１１、２１２にそれぞれ与える１対２のデマルチプレクサにおいて、入力データ信号に対する読取クロックＣ１、Ｃ２の位相を相対的に可変するための移相器２４と、読取処理が連続する二つのフリップフロップ２１１、２１２の読取データ信号同士の排他的論理和を求める第１の排他的論理和回路２６と、その出力から直流成分を抽出する第１のフィルタ２７と、読取クロックＣ１、Ｃ２の位相をクロック周期以上連続的に変化させ、第１のフィルタ２７の出力値が変化したときの移相量に基づいて最適な移相量を求め移相器２４に設定する位相設定手段４０とを備えた。【選択図】図１
2010028662.tif 000002
【特許請求の範囲】
【請求項１】
入力データ信号をＮ個（Ｎは複数）のフリップフロップ（２１１〜２１Ｎ）のデータ端子に共通に入力するとともに、前記入力データ信号のクロック周期のＮ倍の周期で且つ該クロック周期ずつ位相がずれたＮ相の読取クロック（Ｃ１〜ＣＮ）を読取クロック生成部（２２）により生成して前記各フリップフロップのクロック端子にそれぞれ与え、前記入力データ信号に対する読み取りを行い、Ｎ系列に並列出力する１対Ｎのデマルチプレクサにおいて、
前記入力データ信号に対する前記Ｎ相の読取クロックの位相を相対的に可変するための移相手段（２４）と、
前記Ｎ個のフリップフロップのうち、前記入力データ信号に対する読取処理が連続する二つのフリップフロップの読取データ信号同士の排他的論理和を求める第１の排他的論理和回路（２６、２６１〜２６Ｎ）と、
前記第１の排他的論理和回路の出力から直流成分を抽出する第１のフィルタ（２７、２７１〜２７Ｎ）と、
前記移相手段を制御して、前記入力データ信号に対する前記Ｎ相の読取クロックの位相を少なくとも前記入力データ信号のクロック周期以上連続的に変化させつつ前記第１のフィルタの出力値の変化を記憶し、該第１のフィルタの出力が変化したときの移相量に基づいて最適な移相量を求め前記移相手段に設定する位相設定手段（４０）とを備えたことを特徴とするデマルチプレクサ。
【請求項２】
前記フリップフロップのデータ端子に入力される入力データ信号と出力端子から出力される読取データ信号との排他的論理和を求める第２の排他的論理和回路（３１１〜３１Ｎ）と、
前記第２の排他的論理和回路の出力の直流成分を抽出する第２のフィルタ（３２１〜３２Ｎ）とを有し、
前記位相設定手段は、
前記第１のフィルタの出力値が所定範囲にあるか否かを判定し、所定範囲にあるときには、前記第２のフィルタの出力値が予め設定した基準値に近づくように前記移相手段の移相量を自動制御し、前記所定範囲に無いときには、前記入力データ信号に対する前記Ｎ相の読取クロックの位相を少なくとも前記入力データ信号のクロック周期以上連続的に変化させつつ前記第１のフィルタの出力値の変化を記憶し、該第１のフィルタの出力が変化したときの移相量に基づいて最適な移相量を求め前記移相手段に設定することを特徴とする請求項１記載のデマルチプレクサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力データ信号を、複数Ｎのフリップフロップのデータ端子に共通に入力するとともに、入力データ信号のクロック周期のＮ倍の周期で且つそのクロック周期分ずつ位相がずれたＮ相の読取クロックを各フリップフロップのクロック端子にそれぞれ与えて、入力データ信号のビットレートの１／ＮのＮ系列のデータ信号に変換して並列出力する１対Ｎのデマルチプレクサにおいて、入力データ信号に対する読取クロックの位相を最適化するための技術に関する。
【背景技術】
【０００２】
例えば、高速なデータ信号に対する誤り測定を行う装置等では、入力データ信号の読み取り（１、０の識別）を行うとともに、そのビットレートを下げて、後続処理を容易にするために、例えば図１０に示すようなデマルチプレクサ１０が用いられている。
【０００３】
このデマルチプレクサ１０は、ＮＲＺ形式の１系列の入力データ信号Ｄ０を１／２のビットレートの２系列の並列のデータ信号Ｄ１、Ｄ２に変換するものであり、入力データ信号Ｄ１を、２つのＤ型のフリップフロップ１１１、１１２のデータ端子に共通に入力し、入力データ信号Ｄ０のクロック周期Ｔｃの２倍の周期で、そのクロック周期Ｔｃ分位相がずれた２相の読取クロックＣ１、Ｃ２を読取クロック生成部１２で発生させ、フリップフロップ１１１、１１２のクロック端子に与えている。
【０００４】
この構成のデマルチプレクサ１０では、図１１の（ａ）のように、あるビットレートで入力される入力データ信号Ｄ０（＝ｄ１、ｄ２、ｄ３、…）に対し、例えば図１１の（ｂ）に示す周期２Ｔｃの読取クロックＣ１の立ち上がりタイミングで、図１１の（ｄ）のようにビットデータｄ１、ｄ３、ｄ５、…の読み取りを行い、図１１の（ｃ）のように読取クロックＣ１からＴｃ分遅れた読取クロックＣ２の立ち上がりタイミングで、図１１の（ｅ）のようにビットデータｄ２、ｄ４、ｄ６、…の読み取りを行い、並列に出力する。
【０００５】
上記動作例のように、入力データ信号の各ビットデータの出力期間のほぼ中央に読取クロックＣ１、Ｃ２の立ち上がりタイミングが一致していれば、入力データ信号の位相揺らぎが多少発生してもデータの識別に誤りは発生しない。つまりこの状態がもっとも位相余裕のある理想状態となる。
【０００６】
入力データと同一の周期のクロックによる打ち抜き動作においては、最も位相余裕のある理想状態に設定することについて、例えば次の特許文献１にその内容が開示されている。
【０００７】
【特許文献１】特開平８−８８６２５号公報
【０００８】
しかしながら、入力データ信号Ｄ０を、２つのＤ型のフリップフロップ１１１、１１２のデータ端子に共通に入力し、入力データ信号Ｄ０のクロック周期Ｔｃの２倍の周期で、そのクロック周期Ｔｃ分位相がずれた２相の読取クロックＣ１、Ｃ２を読取クロック生成部１２で発生させ、フリップフロップ１１１、１１２のクロック端子に与える構成のデマルチプレクサでは、データ信号Ｄ１、Ｄ２の誤り率を測定しながら、手動で最適位相を合わせているのが現状である。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
このデマルチプレクサのフリップフロップに入力される信号の誤り率を測定しながら位相調整する方法は、時間と手間がかかり、また測定者によるバラツキが発生するという問題がある。
【００１０】
本発明は、この問題を解決し、装置が自動的に最適な読取タイミングを設定することができるデマルチプレクサを提供することを目的としている。
【課題を解決するための手段】
【００１１】
前記目的を達成するために、本発明の請求項１のデマルチプレクサは、
入力データ信号をＮ個（Ｎは複数）のフリップフロップ（２１１〜２１Ｎ）のデータ端子に共通に入力するとともに、前記入力データ信号のクロック周期のＮ倍の周期で且つ該クロック周期ずつ位相がずれたＮ相の読取クロック（Ｃ１〜ＣＮ）を読取クロック生成部（２２）により生成して前記各フリップフロップのクロック端子にそれぞれ与え、前記入力データ信号に対する読み取りを行い、Ｎ系列に並列出力する１対Ｎのデマルチプレクサにおいて、
前記入力データ信号に対する前記Ｎ相の読取クロックの位相を相対的に可変するための移相手段（２４）と、
前記Ｎ個のフリップフロップのうち、前記入力データ信号に対する読取処理が連続する二つのフリップフロップの読取データ信号同士の排他的論理和を求める第１の排他的論理和回路（２６、２６１〜２６Ｎ）と、
前記第１の排他的論理和回路の出力から直流成分を抽出する第１のフィルタ（２７、２７１〜２７Ｎ）と、
前記移相手段を制御して、前記入力データ信号に対する前記Ｎ相の読取クロックの位相を少なくとも前記入力データ信号のクロック周期以上連続的に変化させつつ前記第１のフィルタの出力値の変化を記憶し、該第１のフィルタの出力が変化したときの移相量に基づいて最適な移相量を求め前記移相手段に設定する位相設定手段（４０）とを備えたことを特徴とする。
【００１２】
また、本発明の請求項２のデマルチプレクサは、請求項１記載のデマルチプレクサにおいて、
前記フリップフロップのデータ端子に入力される入力データ信号と出力端子から出力される読取データ信号との排他的論理和を求める第２の排他的論理和回路（３１１〜３１Ｎ）と、
前記第２の排他的論理和回路の出力の直流成分を抽出する第２のフィルタ（３２１〜３２Ｎ）とを有し、
前記位相設定手段は、
前記第１のフィルタの出力値が所定範囲にあるか否かを判定し、所定範囲にあるときには、前記第２のフィルタの出力値が予め設定した基準値に近づくように前記移相手段の移相量を自動制御し、前記所定範囲に無いときには、前記入力データ信号に対する前記Ｎ相の読取クロックの位相を少なくとも前記入力データ信号のクロック周期以上連続的に変化させつつ前記第１のフィルタの出力値の変化を記憶し、該第１のフィルタの出力が変化したときの移相量に基づいて最適な移相量を求め前記移相手段に設定することを特徴とする。
【発明の効果】
【００１３】
このように、本発明の請求項１のデマルチプレクサでは、読取処理が連続する二つのフリップフロップの読取データ信号同士の排他的論理和を求め、その直流分を求め、読取クロックの移相量を入力データ信号のクロック周期以上連続的に変化させ、位相余裕が無い状態に生じる第１のフィルタの出力の変化を検出し、そのときの移相量に基づいて最適値として設定するようにしているので、例えば誤り測定等の開始前に、位相余裕の最も大きい位置に読取タイミングを自動設定することができ、時間と手間がかからず、また測定者によるバラツキも発生しない。
【００１４】
また、本発明の請求項２のデマルチプレクサでは、各フリップフロップについての入力データ信号と読取データ信号との排他的論理和を求めてその直流分を第２のフィルタで検出しているが、この直流分は、例えば初期状態で第１のフィルタの出力値が許容範囲内にある、即ち読取タイミングに余裕がある範囲では、入力データ信号と読取クロックとの位相差にほぼ対応して線形的に変化するので、この値が基準値に近づくように移相量をフィードバック制御することで、データ信号に対する読取クロックを定常的に余裕のある状態に保持できる。また、初期状態等で第１のフィルタの出力値が許容範囲に無い場合には、前記したように移相量を入力データ信号のクロック周期以上連続的に変化させて、前記同様に位相余裕の最も大きい位置に読取タイミングを自動設定することができ、時間と手間がかからず、また測定者によるバラツキも発生しない。
【発明を実施するための最良の形態】
【００１５】
以下、図面に基づいて本発明の実施の形態を説明する。
図１は、本発明を適用したデマルチプレクサ２０の構成を示している。
【００１６】
このデマルチプレクサ２０は、１対２（Ｎ＝２）のものであり、ＮＲＺ形式の入力データ信号Ｄ０を２個のＤ型のフリップフロップ２１１、２１２のデータ端子で共通に受ける。
【００１７】
また、これらのフリップフロップ２１１、２１２のクロック端子には、入力データ信号Ｄ０のクロック周期Ｔｃの２倍の周期２Ｔｃで且つそのクロック周期Ｔｃずつ位相がずれた（この場合、反転した）２相の読取クロックＣ１、Ｃ２が入力されている。
【００１８】
これらの読取クロックＣ１、Ｃ２は、読取クロック生成部２２により生成されている。読取クロック生成部２２の構成はＮの値によって異なるが、この例のようにＮ＝２の場合には、図示しているように入力データ信号Ｄ０のクロック周期Ｔｃの２倍の周期を有する基準クロックＣ０を信号発生器２３により発生して移相器２４に入力し、その出力を一方の読取クロックＣ１とし、これを反転器２５で反転して他方の読取クロックＣ２としている。ここで二つの読取クロックＣ１、Ｃ２は互いに反転しているのでその位相差は周期Ｔｃに等しい。
【００１９】
なお、基準クロックＣ０は、入力データ信号Ｄ０とともに外部から入力するクロック信号を２分周して得る構成であってもよい。また、ここでは移相器２４をクロック生成部側に設けていたが、入力データ信号Ｄ０の信号ラインに移相器２４を挿入することも可能である。
【００２０】
各フリップフロップ２１１、２１２は、入力データ信号Ｄ０に対する読取処理を交互に連続して行うが、その読取データ信号Ｄ１、Ｄ２は、第１の排他的論理和回路（ＥＸＯＲ回路）２６に入力され、読取データ信号Ｄ１、Ｄ２が一致している期間はローレベル、不一致の期間はハイレベルの信号が出力される。なおここでは正論理（つまりデータ１がハイレベル、データ０がローレベル）で説明するが、負論理（つまりデータ１がローレベル、データ０がハイレベル）の構成でもよい。
【００２１】
第１の排他的論理和回路２６の出力信号Ｅ１は、ローパス型の第１のフィルタ２７に入力され、その直流分（平均値）Ａｅ１が抽出される。
【００２２】
また、各フリップフロップ２１１、２１２には、そのデータ端子Ｄに入力される入力データ信号Ｄ０と出力端子Ｑから出力される読取データ信号Ｄ１、Ｄ２との排他的論理和をそれぞれ求める２つの第２の排他的論理和回路３１１、３１２が設けられ、その第２の排他的論理和回路３１１、３１２の出力信号Ｆ１、Ｆ２は、それぞれローパス型の第２のフィルタ３２１、３２２に入力されて、その直流分（平均値）Ａｆ１、Ａｆ２が抽出される。
【００２３】
第１のフィルタ２７の出力Ａｅ１および二つの第２のフィルタ３２１、３２２の出力Ａｆ１、Ａｆ２は、それぞれＡ／Ｄ変換器３５、３６１、３６２によりデジタル値に変換されて位相設定手段４０に入力される。
【００２４】
位相設定手段４０は、各フィルタ２７、３２１、３２２の出力に基づいて、移相器２４を制御し、入力データ信号Ｄ０に対する読取クロックＣ１、Ｃ２の位相を最適化する。
【００２５】
ここで、位相設定手段４０の処理を説明する前に、入力データ信号Ｄ０に対する読取クロックＣ１、Ｃ２の位相の変化とフィルタ出力との関係について説明する。
【００２６】
第１のフィルタ２７の出力Ａｅ１は、読取データＤ１、Ｄ２の排他的論理和の平均値であり、誤り測定等で一般的に使用される所定パターンの擬似ランダム信号が入力データ信号Ｄ０として入力されている場合で、その入力データ信号Ｄ０に対し読取クロックＣ１、Ｃ２の位相が、位相余裕のある範囲内で変化しても、読取データＤ１、Ｄ２の相対的な位相は変わらないため、その読取データＤ１、Ｄ２の排他的論理和の平均値である第１のフィルタ２７の出力Ａｅ１は、入力データ信号Ｄ０のパターンによって決まる値のまま一定である。
【００２７】
しかし、位相余裕が無くなると、読取データＤ１、Ｄ２に確率的にビット誤りが生じるため、その排他的論理和の平均値は、位相余裕のあるときの一定値から大きく変化することになる。したがってこの第１のフィルタ２７の出力Ａｅ１を変化させるように移相器２４を制御し、その変化するときの２つの移相量の中間の値に移相量を設定することで、最も位相余裕のある状態にすることができる。
【００２８】
上記原理を、例えば図２の（ａ）のように、入力データ信号Ｄ０が「０１１０１００１」の８ビットのパターンの繰り返しである場合について説明する。
【００２９】
この入力データ信号Ｄ０に対して、図２の（ｂ）、（ｃ）のように位相余裕のある状態で読取クロックＣ１、Ｃ２が入力されている場合、図２の（ｄ）、（ｅ）のように、一方のフリップフロップ２１１から出力される読取データ信号Ｄ１は奇数番目のデータ列「０１１０」の繰り返しとなり、他方のフリップフロップ２１２から出力される読取データ信号Ｄ２は偶数番目のデータ列「１００１」の繰り返しとなる。
【００３０】
したがって、第１の排他的論理和回路２６から出力される信号Ｅ１は、図２の（ｆ）のように３Ｔｃのハイレベル期間（電圧ＶＨ）とＴｃのローレベル期間（電圧ＶＬ）が交互に現れる信号となり、第１のフィルタ２７の出力Ａｅ１は、図２の（ｇ）のようにハイレベルデータとローレベルデータの差の電圧（ＶＨ−ＶＬ）の例えば３／４となる。
【００３１】
これに対し、図３の（ａ）の前記同様の８ビットのパターンの入力データ信号Ｄ０に対して、図３の（ｂ）、（ｃ）のように位相余裕の無い状態（ビットデータの境界部に近い状態）で読取クロックＣ１、Ｃ２が入力された場合、図３の（ｄ）、（ｅ）の読取データＤ１、Ｄ２に誤りが確率的に生じる（誤りビットの例を丸で囲んで示す）。
【００３２】
この結果、第１の排他的論理和回路２６の出力信号Ｅ１は、図３の（ｆ）のようにハイレベル期間よりローレベル期間が長く（この場合長さの比が逆転）なって、第１のフィルタ２７の出力Ａｅ１は、図３の（ｇ）のように信号Ｅ１の平均値に対応した電圧で、位相余裕のあるときの電圧３（ＶＨ−ＶＬ）／４に比べて低い値、例えば（ＶＨ−ＶＬ）／４）となる。
【００３３】
ここでは入力データ信号Ｄ０に対して読取クロックＣ１、Ｃ２の位相を相対的に進めた場合を示したが、反対に入力データ信号Ｄ０に対して読取クロックＣ１、Ｃ２の位相を相対的に遅らせて位相余裕の無い状態にしても同様の結果が得られ、位相余裕のある状態に比べて第１のフィルタ２７の出力Ａｅ１は低下する。
【００３４】
また、さらに位相を変化させた場合には、再び位相余裕がある状態に戻る。このとき読取データＤ１、Ｄ２が上記動作例に対して反転するが、その排他的論理和は変わらないので、第１のフィルタ２７の出力Ａｅ１は前記同様に３（ＶＨ−ＶＬ）／４で一定値となる。
【００３５】
以上のことから、図４の（ａ）に示す入力データ信号Ｄ０に対して、読取クロックＣ１、Ｃ２の位相を図４の（ｂ）のように、入力データ信号Ｄ０のビットデータｄｎの前後の境界を含むようにＴｃ以上連続的に変化させると、第１のフィルタ２７の出力Ａｅ１は、図４の（ｃ）のように、そのビットデータの境界部で減少変化し、境界部を除く部分で一定値（入力データ信号のパターンに依存する値）となる。
【００３６】
したがって、この出力Ａｅ１に対して減少変化を２カ所与える範囲で移相器２４の移相量を連続的に変化させ、その減少変化するときの２つの移相量の中間値を求め、これを最適値として移相器２４に設定することで位相余裕を最も大きくすることができる。
【００３７】
つまり、誤り測定器等の入力部としてこのデマルチプレクサ２０を用いる場合、測定開始前に、位相設定手段４０が、入力データ信号Ｄ０に対する２相の読取クロックＣ１、Ｃ２の位相を入力データ信号Ｄ０のクロック周期Ｔｃ以上連続的に変化させつつ、その第１のフィルタ２７の出力値Ａｅ１を図示しない内部メモリに記憶する。このとき最低でも第１のフィルタ２７の出力値Ａｅ１の変化が２回おこるように移相量を変化させる必要があり、最小でＴｃ分、最大で２Ｔｃ分変化させる必要がある。そして、その出力値Ａｅ１の波形変化を与える２つの移相量Ｔｄ１、Ｔｄ２の中間値（Ｔｄ１＋Ｔｄ２）／２を求めて、これを入力データ信号Ｄ０に対する読取クロックＣ１、Ｃ２の最適位相を与える値として移相器２４に設定することで、移相余裕の最も大きな状態で２系列の読取データ信号Ｄ１、Ｄ２を得ることができ、この読取データ信号Ｄ１、Ｄ２に対する誤り測定等を正確に行うことができる。
【００３８】
なお、位相余裕がある範囲における第１のフィルタ２７の出力Ａｅ１は、前記したように入力データ信号Ｄ０のパターンに依存するが一定値あり、前記したように位相余裕が無い位置ではビット誤りが発生するためにこの一定値から大幅に変化する。この変化の方向は、パターンおよび入力データ信号のノイズ成分などにより必ずしも減少変化にならないが、前記したように移相器２４の移相量を最大で２Ｔｃ変化させることで必ず検出することができる。
【００３９】
次に、入力データ信号Ｄ０に対する読取クロックＣ１、Ｃ２の位相の変化と第２のフィルタ３２１、３２２の出力Ａｆ１、Ａｆ２との関係について説明する。
【００４０】
図５の（ａ）に示す入力データ信号Ｄ０に対して、例えば図５の（ｂ）、（ｃ）のように、位相余裕のある範囲で読取クロックＣ１、Ｃ２の位相を進めたとき、読取データ信号Ｄ１、Ｄ２の各ビットデータの先頭位置は、図５の（ｄ）、（ｅ）のように、元の入力データ信号の対応するビットデータの先頭位置に近づくことになり、第２の排他的論理和回路３１１、３１２の出力Ｆ１、Ｆ２は、図５の（ｆ）、（ｇ）のようにその対応する同一のビットデータが重なり合うＴｃに近い期間ローレベル（電圧ＶＬ）となる。
【００４１】
ただし、入力順が異なるビットデータ（例えば入力データ信号Ｄ０のビットデータｄ２と読取データ信号Ｄ１のビットデータｄ１）が重なり合う期間は、そのビットデータが同じか否かにより排他的論理和の結果が異なる。ここで、入力データ信号Ｄ０が前記したような擬似ランダム信号で０と１の数がほぼ等しいとすれば、入力順が異なるビットデータ同士の排他的論理和が０（ローレベル）になる確率と１（ハイレベル）になる確率はともに等しく１／２である。
【００４２】
したがって、入力順が異なるビットデータが重なり合う期間における排他的論理和の出力の平均値は（ＶＨ−ＶＬ）／２となり、第２のフィルタ３２１、３２２の出力値Ａｆ１、Ａｆ２は、図６の（ｈ）のように、入力順が異なるビットデータが重なり合う期間における排他的論理和の出力の平均値（ＶＨ−ＶＬ）／２と、対応する同一のビットデータが重なり合うＴｃに近い期間に出力されるローレベルの電圧ＶＬとの平均値になる（ただしＡｆ１＝Ａｆ２）。
【００４３】
また、反対に図６の（ａ）に示す入力データ信号Ｄ０に対して、例えば図６の（ｂ）、（ｃ）のように、位相余裕のある範囲で読取クロックＣ１、Ｃ２を遅らせたとき、読取データ信号Ｄ１、Ｄ２の各ビットデータの先頭位置は、図６の（ｄ）、（ｅ）のように、元の入力データ信号の対応するビットデータの後端位置に近づくことになり、第２の排他的論理和回路３１１、３１２の出力Ｆ１、Ｆ２は、図６の（ｆ）、（ｇ）のようにその対応する同一のビットデータが重なり合う期間ローレベル（電圧ＶＬ）となるが、この期間は極めて短い。
【００４４】
また、前記同様に、その他の期間では、入力順が異なるビットデータが重なり合うことになり、その期間における排他的論理和の出力の平均値は（ＶＨ−ＶＬ）／２となる。
【００４５】
このため、第２のフィルタ３２１、３２２の出力値Ａｆ１、Ａｆ２は、図６の（ｈ）のように、入力順が異なるビットデータが重なり合う期間の平均値（ＶＨ−ＶＬ）／２と、対応するビットデータが重なり合う短い期間に出力されるローレベルの電圧ＶＬとの平均値となる。
【００４６】
ここで、第２のフィルタ３２１、３２２の出力値Ａｆ１、Ａｆ２のうち、図５のように読取位相が進んだ状態のとき、同一データが重なり合う期間が占める割合が大きいため、出力値Ａｆ１、Ａｆ２は小さくなり、逆に図６のように読取位相が遅れた状態のとき、同一データが重なり合う期間が占める割合が小さくなるため、出力値Ａｆ１、Ａｆ２は大きくなる。
【００４７】
つまり、図７の（ａ）に示す入力データ信号Ｄ０に対して、読取クロックＣ１、Ｃ２の位相を図７の（ｂ）のように変化させた場合、第２のフィルタ３２１、３２２の出力値Ａｆ１、Ａｆ２は、図７の（ｃ）のように位相の変化に対して電圧ＶａからＶｂまで線形的に単調増加し、これが一定周期で繰り返される鋸波状となる。
【００４８】
したがって、出力値Ａｆ１、Ａｆ２がその中間値Ｖｃ＝（Ｖａ＋Ｖｂ）／２となるように、移相量をフィードバック制御することで、入力データ信号Ｄ０位相変動に対応して読取位相をリアルタイムに補正制御できる（トラッキングモード）。
【００４９】
ただし、このように入力データ信号Ｄ０に対する読取クロックＣ１，Ｃ２の位相変化に応じて電圧が線形的に変化するのは、入力順が異なるビットデータ同士の排他的論理和が０（ローレベル）になる確率と１（ハイレベル）になる確率がともに等しく１／２であり（マーク率１／２）、その平均値が一定という前提があるからであり、入力データ信号のパターンが擬似ランダム信号でなく、特殊なパターン、例えば０と１が交互に並ぶパターンや、マーク率が１／２が１あるいは０に近いようなパターンの場合には、上記のようなリアルタイム制御は困難である。その場合には、前記したように、実際のデータの読取処理にさきだって、移相間２４の移相量を大きく変化させて、第１のフィルタ２７の出力が変化する２カ所の移相量を求めて、その中間の移相量を設定すればよい（固定モード）。
【００５０】
なお、前記したように、位相余裕のある状態における第１のフィルタ２７の出力Ａｅ１の値は、入力データ信号Ｄ０のパターンに依存するので、その値に基づいて、前記した第２のフィルタ３２１、３２２の出力値Ａｆ１、Ａｆ２を用いたフィードバック制御が行えるか否かを判定し、動作モードを切り替えることが可能である。
【００５１】
図９は、その場合の位相設定手段４０の処理手順を示すものであり、始めに、移相器２４の移相量を初期設定して、第１のフィルタ２７の出力Ａｅ１が、所定範囲にあるか否かを判定する（Ｓ１、Ｓ２）。ここで、所定範囲とは一般的な擬似ランダム信号に対して位相余裕があるときに得られる電圧範囲であり、トラッキングモードによる動作が可能な場合を示す。
【００５２】
つまり、出力Ａｅ１が所定範囲にある場合、入力データ信号Ｄ０のパターンが擬似ランダム信号のようなマーク率１／２の信号であると判断して、第２のフィルタ３２１、３２２の出力値Ａｆ１、Ａｆ２がその線形変化のほぼ中間の値Ｖｃとなるように移相器２４の移相量をフィードバック制御するトラッキングモードに入る（Ｓ３）。このフィードバック制御により、入力データ信号Ｄ０の位相変動があってもそれに追従して読取クロックＣ１、Ｃ２の位相が変化するので、データの読取を正しく行うことができる。
【００５３】
また、出力Ａｅ１が所定範囲に無い場合には、移相量をＴｃ／２分変化させ、再び出力Ａｅ１が所定範囲にあるか否かを判定する（Ｓ４、Ｓ５）。
【００５４】
移相量をＴｃ／２分ずらしてＡｅ１が所定範囲に入った場合には、最初位相が丁度位相余裕がない状態であったものとし、処理３へ移行し、前記したトラッキングモードに入る。
【００５５】
また、移相量をＴｃ／２分ずらしても、Ａｅ１が所定範囲に入らない場合には、入力データ信号Ｄ０が、ランダム性がない特殊なパターンで、トラッキングモードによる制御ができないものと判断し、移相器２４の移相量を微小値Δ（例えば角度でいえば１度）ずつ変化させつつ、その移相量に対応付けて第１のフィルタ２７の出力値Ａｅ１を記憶し、移相量を２Ｔｃ分連続的に変化させて、前記したように、出力値Ａｅ１の２カ所の変化位置Ｔｄ１、Ｔｄ２を求め、その中間の移相量（Ｔｄ１＋Ｔｄ２）／２を最適値として移相器２４に設定する（Ｓ６〜Ｓ９）。
【００５６】
なお、ここでは、トラッキングモードで入力データ信号Ｄ０に対する読取位相を自動制御する機能を有している場合について説明したが、第２の排他的論理和回路３１１、３１２および第２のフィルタ３２１、３２２を省略した構成とし、図８の点線で示しているように、移相量の初期設定を行った後に、無条件に処理Ｓ６へ移行して移相器２４の移相量を所定値Δずつ変化させつつ、その移相量に対応付けて第１のフィルタ２７の出力値Ａｅ１を記憶し、移相量を２Ｔｃ分連続的に変化させて、出力値Ａｅ１の２カ所の変化位置Ｔｄ１、Ｔｄ２を求め、その中間の移相量（Ｔｄ１＋Ｔｄ２）／２を最適値として移相器２４に設定してもよい。
【００５７】
また、上記実施形態では、１対２（Ｎ＝２）のデマルチプレクサ２０について説明したが、Ｎは２以上の値であってもよい。
【００５８】
図９は、Ｎ＝４の例をデマルチプレクサ２０′を示したものである。
このデマルチプレクサ２０′は、入力データ信号Ｄ０を４のフリップフロップ２１１〜２１４のデータ端子に共通に入力するとともに、入力データ信号Ｄ０のクロック周期Ｔｃの４倍の周期で且つそのクロック周期Ｔｃずつ位相がずれた４相の読取クロックＣ１′〜Ｃ４′を読取クロック生成部２２により生成して移相器２４に入力し、等しい移相量を付与して、これを４相の読取クロックＣ１〜Ｃ４として各フリップフロップ２１１〜２１４のクロック端子にそれぞれ与え、入力データ信号Ｄ０に対する読み取りを行い、４系列に並列出力するものである。
【００５９】
ここで、移相器２４は各読取クロックＣ１〜Ｃ４の移相を同量行えるように形成されているものとする。
【００６０】
また、４個のフリップフロップ２１１〜２１４のうち、入力データ信号Ｄ０に対する読取処理が連続する二つずつのフリップフロップを組として、各組の読取データ信号（Ｄ１、Ｄ２）、（Ｄ２、Ｄ３）、（Ｄ３、Ｄ４）、（Ｄ４、Ｄ１）の排他的論理和をそれぞれ求める第１の排他的論理和回路２６１〜２６４と、各第１の排他的論理和回路２６１〜２６４の出力Ｅ１〜Ｅ４から直流成分Ａｅ１〜Ａｅ４を抽出する第１のフィルタ２７１〜２７４を設けている。
【００６１】
また、フリップフロップ２１１〜２１４毎に設けられ、入力データ信号Ｄ０と読取データ信号Ｄ１〜Ｄ４との排他的論理和をそれぞれ求める４個の第２の排他的論理和回路３１４〜３１４と、各第２の排他的論理和回路３１４〜３１４の出力Ｆ１〜Ｆ４の直流成分Ａｆ１〜Ａｆ４をそれぞれ抽出する４個の第２のフィルタ３２１〜３２４を設けている。
【００６２】
この構成の場合、位相設定手段４０は、各フィルタの出力のいずれかを選択にあるいはそれらの平均値演算を行ってより精度の高い演算結果を求め、前記同様の位相設定処理を行うことができる。また、より特殊なパターンに対応することが可能である。ただし、一般的な擬似ランダム信号を用いる場合には、第１の排他的論理和回路及び第１のフィルタは一組でよく、同様に第２の排他的論理和回路および第２のフィルタも一組で構成することも可能である。
【００６３】
このデマルチプレクサ２０′の位相設定手段４０の場合も、前記同様に、移相器２４を制御して、入力データ信号Ｄ０に対する読取クロックＣ１〜Ｃ４の位相を少なくともクロック周期Ｔｃ以上連続的に変化させて、第１のフィルタの出力値の変化位置を検出し、その出力変化点の移相量に基づいて最適な移相量を求めこれを移相器２４に設定する処理を単独に行うことができる。この場合、第１のフィルタの出力値のいずれかを用いてもよく、またその平均値を用いてもよい。
【００６４】
また、第１のフィルタ２７の出力値のいずれかあるいはそれらの平均値が前記所定範囲にあるか否かを判定し、所定範囲にあるときには、第２のフィルタの出力のいずれかあるいはそれらの平均値が予め設定した電圧Ｖｃに近づくように移相量を自動制御してトラッキングモードにし、所定範囲に無いときには、前記同様に入力データ信号Ｄ０に対する読取クロックＣ１〜Ｃ４の位相を連続的に変化させて第１のフィルタの出力値が変化したときの移相量に基づいて最適な移相量を求め、移相器２４に設定する処理が可能である。
【図面の簡単な説明】
【００６５】
【図１】本発明の実施形態の構成図
【図２】実施形態の動作説明図
【図３】実施形態の動作説明図
【図４】実施形態の動作説明図
【図５】実施形態の動作説明図
【図６】実施形態の動作説明図
【図７】実施形態の動作説明図
【図８】実施形態の要部の処理手順の一例を示すフローチャート
【図９】Ｎ＝４に拡張した場合の構成図
【図１０】１対２のデマルチプレクサの基本構成図
【図１１】デマルチプレクサの動作説明図
【符号の説明】
【００６６】
２０、２０′……デマルチプレクサ、２１１〜２１４……フリップフロップ、２２……読取クロック生成部、２４……移相器、２６、２６１〜２６４……第１の排他的論理和回路、２７、２７１〜２７４……第１のフィルタ、３１１〜３１４……第２の排他的論理和回路、３２１〜３２４……第２のフィルタ、３５、３５１〜３５４、３６１〜３６４……Ａ／Ｄ変換器、４０……位相設定手段
【図１】
2010028662.tif 000003
【図２】
2010028662.tif 000004
【図３】
2010028662.tif 000005
【図４】
2010028662.tif 000006
【図５】
2010028662.tif 000007
【図６】
2010028662.tif 000008
【図７】
2010028662.tif 000009
【図８】
2010028662.tif 000010
【図９】
2010028662.tif 000011
【図１０】
2010028662.tif 000012
【図１１】
2010028662.tif 000013