(57)【要約】【課題】入力するＮＲＺ信号のハイレベル電圧とローレベル電圧を高精度に検出して、入力信号を主増幅器の適正入力範囲に安定に保持させる。【解決手段】電圧検出手段３０は、主増幅器２２への入力信号を第１、第２のコンパレータ３１、３２でそれぞれ第１、第２の参照電圧と比較し、その出力信号の直流分をそれぞれ第１、第２のフィルタ３３、３４で抽出し、第１のフィルタ３３の出力と、第１のコンパレータ３１の出力上限電圧に等しい第１の基準電圧とを第１の演算増幅器３５に与え、その差分出力を第１の参照電圧として第１のコンパレータ３１に与え、同様に第２のフィルタ３４の出力と、第２のコンパレータ３２の出力下限電圧に等しい第２の基準電圧とを第２の演算増幅器３６に与え、その差分出力を第２の参照電圧として第２のコンパレータ３２に与え、第１、第２の参照電圧をハイレベル電圧とローレベル電圧に一致させる。【選択図】図１
2010028661.tif 000002
【特許請求の範囲】
【請求項１】
入力するＮＲＺ信号にオフセット電圧を加えて出力するオフセット回路（２１）と、
前記オフセット回路の出力信号を受けて増幅する主増幅器（２２）と、
前記主増幅器への入力信号のハイレベル電圧と、ローレベル電圧とを検出する電圧検出手段（３０）と、
前記電圧検出手段によって検出されたハイレベル電圧とローレベル電圧の中心電圧を算出する中心電圧算出手段（４０）と、
前記算出された中心電圧が前記主増幅器の入力適正範囲のほぼ中心となるためのオフセット電圧を求めて前記オフセット回路に与えるオフセット電圧設定手段（５０）とを有するＮＲＺ信号増幅装置において、
前記電圧検出手段は、
前記主増幅器への入力信号と第１の参照電圧とを比較する第１のコンパレータ（３１）と、
前記主増幅器への入力信号と第２の参照電圧とを比較する第２のコンパレータ（３２）と、
前記第１のコンパレータの出力信号から直流成分を抽出する第１のフィルタ（３３）と、
前記第２のコンパレータの出力信号から直流成分を抽出する第２のフィルタ（３４）と、
前記第１のフィルタの出力信号と、前記第１のコンパレータの出力上限電圧に等しい第１の基準電圧とを受け、その差分出力を前記第１の参照電圧として前記第１のコンパレータに与える第１の演算増幅器（３５）と、
前記第２のフィルタの出力信号と、前記第２のコンパレータの出力下限電圧に等しい第２の基準電圧とを受け、その差分出力を前記第２の参照電圧として前記第２のコンパレータに与える第２の演算増幅器（３６）とを有し、
前記第１の参照電圧と第２の参照電圧が、前記主増幅器に入力される信号のハイレベル電圧とローレベル電圧にそれぞれ一致するようにフィードバック制御し、該第１、第２の参照電圧を前記ハイレベル電圧およびローレベル電圧として前記中心電圧算出手段に与えることを特徴とするＮＲＺ信号増幅装置。
【請求項２】
前記主増幅器、前記第１のコンパレータおよび第２のコンパレータが、同一の半導体プロセスで一体的に構成されていることを特徴とする請求項１記載のＮＲＺ信号増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ通信に用いられるＮＲＺ（Non  Return  Zero）信号を、所望レベルに増幅して後続装置へ与えるためのＮＲＺ信号増幅装置において、そのＮＲＺ信号の波形を正しく保持して出力するための技術に関する。
【背景技術】
【０００２】
デジタル信号伝送で用いられるＮＲＺ信号は、例えばデータ１に対してハイレベル電圧、データ０に対してローレベル電圧が割り当てられるが、その直流成分は、データのマーク率によって大きく変動する。
【０００３】
そして、このＮＲＺ信号を受信する機器などでは、入力したＮＲＺ信号に対するデータ判定が可能なレベルまで増幅し、適正な位相タイミングで０、１の識別を行っている。
【０００４】
この種の装置の場合、信号増幅のために一般的に差動増幅器が用いられるが、入力されるＮＲＺ信号のマーク率などの変化によってその直流平均電圧が変動すると、増幅器の適正な入力動作点から外れてしまい、増幅器の出力信号として十分な振幅が得られなくなってしまうという問題がある。
【０００５】
この問題を解決する技術として、従来では、入力するＮＲＺ信号にオフセット電圧を加え、そのオフセット電圧が加えられたＮＲＺ信号を主増幅器に入力する方式があった。
【０００６】
図６はその構成を有する従来装置１０の例を示すものである。
ここでオフセット回路１１は、入力ＮＲＺ信号Ｓの交流分を通過させるコンデンサ１１ａ、直流分を通過させるコイル１１ｂおよび抵抗１１ｃ、その通過した直流分にオフセット電圧Ｖoffsetを加算する加算器１１ｄ、加算器１１ｄの出力を通過させてコンデンサ１１ａを通過した交流分と合成する抵抗１１ｅとコイル１１ｆとで構成されている。
【０００７】
このこのオフセット回路１１によれば、入力ＮＲＺ信号Ｓに所望の直流電圧分を与えることができ、オフセット電圧Ｖoffsetを可変制御することでオフセット回路１１から主増幅器１２に入力される信号Ｓ′をその主増幅器１２の入力適正範囲に維持することが可能である。
【０００８】
その制御のために、信号Ｓ′のハイレベル電圧ＶＨとローレベル電圧ＶＬを、ダイオード１３ａ、１３ｂとコンデンサ１３ｃ、１３ｄからなる検波方式の電圧検出回路１３により検出し、これをＡ／Ｄ変換器１４、１５によりデジタル値に変換して、中心電圧算出手段１６によりその中心電圧Ｖcent＝(ＶＨ＋ＶＬ)／２を求め、さらにその中心電圧Ｖcentが主増幅器１２の入力適正範囲のほぼ中心値となるために必要なオフセット電圧Ｖoffsetをオフセット電圧設定手段１７で求めてオフセット回路１１に与える。
【０００９】
このフィードバック制御により、信号Ｓ′のハイレベル電圧ＶＨとローレベル電圧ＶＬの中心電圧Ｖcentが定常的に主増幅器１２の入力適正範囲のほぼ中心値に維持されることになり、主増幅器１２から出力される信号Ｓ″の振幅は、その主増幅器１２が本来出力できる最大の振幅となり、振幅低下が発生しない。
【００１０】
なお、上のようにデジタル信号のハイレベル電圧とローレベル電圧をダイオードによる検波回路で検出して、オフセット電圧を可変制御する技術は、例えば次の特許文献１に開示されている。
【００１１】
【特許文献１】特開平５−７１３５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、上記したように主増幅器１２に入力される信号Ｓ′のハイレベル電圧とローレベル電圧をダイオード検波で検出する方式の場合、信号周波数が例えば数１０ＧＨｚと高いような場合、ダイオードの容量などの影響で入力インピーダンスが大きく変化して波形歪を発生させて検出精度を低下させるため、入力信号が主増幅器の適正入力範囲を越えて、出力信号の振幅低下が発生するという問題があった。
【００１３】
本発明は、この問題を解決して、信号周波数が例えば数１０ＧＨｚと高いような場合であっても、その信号のハイレベル電圧とローレベル電圧を高精度に検出することができ、入力信号を主増幅器の適正入力範囲に安定に保持させ、出力信号の振幅低下を発生させないＮＲＺ信号増幅装置を提供することを目的としている。
【課題を解決するための手段】
【００１４】
前記目的を達成するために、本発明のＮＲＺ信号増幅装置は、
入力するＮＲＺ信号にオフセット電圧を加えて出力するオフセット回路（２１）と、
前記オフセット回路の出力信号を受けて増幅する主増幅器（２２）と、
前記主増幅器への入力信号のハイレベル電圧と、ローレベル電圧とを検出する電圧検出手段（３０）と、
前記電圧検出手段によって検出されたハイレベル電圧とローレベル電圧の中心電圧を算出する中心電圧算出手段（４０）と、
前記算出された中心電圧が前記主増幅器の入力適正範囲のほぼ中心となるためのオフセット電圧を求めて前記オフセット回路に与えるオフセット電圧設定手段（５０）とを有するＮＲＺ信号増幅装置において、
前記電圧検出手段は、
前記主増幅器への入力信号と第１の参照電圧とを比較する第１のコンパレータ（３１）と、
前記主増幅器への入力信号と第２の参照電圧とを比較する第２のコンパレータ（３２）と、
前記第１のコンパレータの出力信号から直流成分を抽出する第１のフィルタ（３３）と、
前記第２のコンパレータの出力信号から直流成分を抽出する第２のフィルタ（３４）と、
前記第１のフィルタの出力信号と、前記第１のコンパレータの出力上限電圧に等しい第１の基準電圧とを受け、その差分出力を前記第１の参照電圧として前記第１のコンパレータに与える第１の演算増幅器（３５）と、
前記第２のフィルタの出力信号と、前記第２のコンパレータの出力下限電圧に等しい第２の基準電圧とを受け、その差分出力を前記第２の参照電圧として前記第２のコンパレータに与える第２の演算増幅器（３６）とを有し、
前記第１の参照電圧と第２の参照電圧が、前記主増幅器に入力される信号のハイレベル電圧とローレベル電圧にそれぞれ一致するようにフィードバック制御し、該第１、第２の参照電圧を前記ハイレベル電圧およびローレベル電圧として前記中心電圧算出手段に与えることを特徴とする。
【００１５】
また、本発明の請求項２のＮＲＺ信号増幅装置は、請求項１記載のＮＲＺ信号増幅装置において、
前記主増幅器、前記第１のコンパレータおよび第２のコンパレータが、同一の半導体プロセスで一体的に構成されていることを特徴とする。
【発明の効果】
【００１６】
本発明のＮＲＺ信号増幅装置は、電圧検出手段が上記のように構成されているため、信号周波数が数１０ＧＨｚと高い場合であっても、その信号のハイレベル電圧とローレベル電圧を高精度に検出することができ、入力信号を主増幅器の適正入力範囲に安定に保持させ、出力信号の振幅低下を発生させない。
【００１７】
本発明では、高いインピーダンスと低容量を両立したコンパレータを用いることで、入力インピーダンスへの影響を最小限にとどめることができる。
【００１８】
また、請求項２のように、主増幅器、第１のコンパレータおよび第２のコンパレータが同一の半導体プロセス上のため、主増幅器と同一特性（トランジスタの動作）で作り込むことができ、そのため主増幅器に対して誤差の少ないフィードバック制御を行うことができる。
【発明を実施するための最良の形態】
【００１９】
以下、図面に基づいて本発明の実施の形態を説明する。
図１は、本発明を適用したＮＲＺ信号増幅装置２０の構成を示している。なお、ここでは、入力するＮＲＺ信号が単相の場合について説明するが、後述するように反転した２相のＮＲＺ信号を増幅する場合にも本発明は適用できる。
【００２０】
入力するＮＲＺ信号Ｓは、オフセット回路２１に入力され、直流のオフセット電圧Ｖoffsetが加えられて、主増幅器２２に入力される。
【００２１】
ここで、オフセット回路２１は、前記同様に、入力ＮＲＺ信号Ｓの交流分を通過させるコンデンサ２１ａ、直流分を通過させるコイル２１ｂおよび抵抗２１ｃ、その通過した直流分にオフセット電圧Ｖoffsetを加算する加算器２１ｄ、加算器２１ｄの出力を通過させてコンデンサ２１ａを通過した交流分と合成する抵抗２１ｅ、コイル２１ｆとで構成されている。
【００２２】
このオフセット回路２１によれば、入力ＮＲＺ信号Ｓに所望の直流分を与えることができ、そのオフセット電圧Ｖoffsetを可変制御することでオフセット回路２１から主増幅器２２に入力される信号Ｓ′をその主増幅器２２の入力適正範囲に維持することが可能である。
【００２３】
この可変制御を行うために、電圧検出手段３０、Ａ／Ｄ変換器３８、３９、中心電圧算出手段４０及びオフセット電圧設定手段５０が設けられている。
【００２４】
電圧検出手段３０は、主増幅器２２へ入力される信号Ｓ′のハイレベル電圧ＶＨと、ローレベル電圧ＶＬとを検出するためのものであり、その構成については後述する。
【００２５】
これら検出された各電圧ＶＨ、ＶＬはそれぞれＡ／Ｄ変換器３８、３９によってデジタル値に変換されて中心電圧算出手段４０に入力され、ハイレベル電圧ＶＨとローレベル電圧ＶＬの中心電圧Ｖcent＝（ＶＨ＋ＶＬ）／２が算出される。
【００２６】
そして、オフセット電圧設定手段５０により、この算出された中心電圧Ｖcentが主増幅器２２の適正入力範囲のほぼ中心Ｖaaとなるためのオフセット電圧Ｖoffsetを求めてオフセット回路２１に与えることで、主増幅器２２に対してその適正な入力範囲にＮＲＺ信号を入力する状態を維持させる。
【００２７】
次にこの実施形態の電圧検出手段３０の構成および動作について説明する。
電圧検出手段３０は、主増幅器への入力信号Ｓ′と第１の参照電圧Ｖｓ１とを比較する第１のコンパレータ３１と、入力信号Ｓ′と第２の参照電圧Ｖｓ２とを比較する第２のコンパレータ３２と、第１のコンパレータ３１の出力信号Ｃ１から直流成分ＤＣ１を抽出するローパス型の第１のフィルタ３３と、第２のコンパレータ３２の出力信号Ｃ２から直流成分ＤＣ２を抽出するローパス型の第２のフィルタ３４と、第１のフィルタ３３の出力信号ＤＣ１と、第１のコンパレータ３１の出力上限電圧に等しい第１の基準電圧Ｖｒ１とを受け、その差を所定利得Ａ分増幅して前記第１の参照電圧Ｖｓ１として第１のコンパレータ３１に与える第１の演算増幅器３５と、第２のフィルタ３４の出力信号ＤＣ２と、第２のコンパレータの出力下限電圧に等しい第２の基準電圧Ｖｒ２とを受け、その差を所定利得Ａ分増幅して前記第２の参照電圧Ｖｓ２として第２のコンパレータ３２に与える第２の演算増幅器３６とを有している。
【００２８】
このフィードバック構成の電圧検出手段３０によれば、第１の参照電圧Ｖｓ１が主増幅器２２へ入力される信号Ｓ′のローレベル電圧とほぼ一致し、且つ第２の参照電圧Ｖｓ２が信号Ｓ′のハイレベル電圧とほぼ一致するようにフィードバック制御される。
【００２９】
したがって、この第１、第２の参照電圧Ｖｓ１、Ｖｓ２をハイレベル電圧およびローレベル電圧として中心電圧算出手段４０に与えることで、信号Ｓの中心電圧Ｖcentを主増幅器２２の入力適正範囲の中心電圧Ｖaaに一致させることができる。
【００３０】
図２は、その動作の一例を示すものであり、初期の期間Ｔ１において図２の（ａ）に示すように、信号Ｓ′のハイレベル電圧ＶＨ（例えば正）とローレベル電圧ＶＬ（例えば負）の間に第１の参照電圧Ｖｓ１（例えば初期値０）が存在しているとすると、図２の（ｂ）のように、第１のコンパレータ３１の出力Ｃ１は、信号Ｓ′が第１の参照電圧Ｖｓ１以上の期間は、第１のコンパレータ３１の出力上限電圧（Ｖｒ１）のハイレベル、信号Ｓ′が第１の参照電圧Ｖｓ１より低い期間は、第１のコンパレータ３１の出力下限電圧（Ｖｒ２）のローレベルの矩形波となる。
【００３１】
したがって、第１のフィルタ３３の出力電圧ＤＣ１は、第１の基準電圧Ｖｒ１と第２の基準電圧Ｖｒ２との間の値となる。
【００３２】
そして、第１の演算増幅器３５は、第１の基準電圧Ｖｒ１と出力電圧ＤＣ１との差に比例したＡ（ＤＣ１−Ｖｒ１）の電圧を第１の参照電圧Ｖｓ１として第１のコンパレータ３１に与える。
【００３３】
ここでＡを正とすれば、Ａ（ＤＣ１−Ｖｒ１）は負であるから、次の期間Ｔ２の第１の参照電圧Ｖｓ１は負となり、初期値より低くなる。
【００３４】
このように第１の参照電圧Ｖｓ１が低くなった期間Ｔ２では、図２の（ｂ）のように第１のコンパレータ３１の出力Ｃ１のハイレベル期間が長くなるので、第１のフィルタ３３の出力電圧ＤＣ１は高くなり、第１の基準電圧Ｖｒ１に近くなる。
【００３５】
したがって、第１の基準電圧Ｖｒ１と出力電圧ＤＣ１との差に比例したＡ（Ｖｒ１−ＤＣ１）、即ち、第１の参照電圧Ｖｓ１がさらに低下する。
【００３６】
上記動作が連続的に行われて期間Ｔ３のように、第１の参照電圧Ｖｓ１が信号Ｓ′のローレベル電圧ＶＨにほぼ一致した（厳密にはローレベル電圧より僅かに低い）状態となり、このとき、第１のコンパレータ３３の出力Ｃ１は、ほとんどの期間ハイレベル（ノイズにより瞬間的にローレベルになる場合もある）となり、第１のフィルタ３３の出力ＤＣ１の電圧はコンパレータ３３の出力上限電圧（Ｖｒ１）にほぼ等しくなり、ループの自動制御によりこの状態が保持される。
【００３７】
上記動作は、第１のコンパレータ３１、第１のフィルタ３３、第１の演算増幅器３５からなるループ制御により、第１の参照電圧Ｖｓ１を信号Ｓ′のローレベル電圧ＶＬにほぼ一致させていたが、第２のコンパレータ３２、第２のフィルタ３４、第２の演算増幅器３６によるループ制制御も同様であり、この場合には第２の参照電圧Ｖｓ２を信号Ｓ′のハイレベル電圧ＶＨにほぼ一致させている。
【００３８】
即ち、図３に示すように、初期の期間Ｔ１において、信号Ｓ′のハイレベル電圧ＶＨ（例えば正）とローレベル電圧ＶＬ（例えば負）の間に第２の参照電圧Ｖｓ２（例えば０）が存在しているとすると、図３の（ｂ）のように、第２のコンパレータ３２の出力Ｃ２は、信号Ｓ′が第２の参照電圧Ｖｓ２より高い期間は、第２のコンパレータ３２の出力上限電圧（Ｖｒ１）のハイレベル、信号Ｓ′が第１の参照電圧Ｖｓ２より低い期間は、第２のコンパレータ３２の出力下限電圧（Ｖｒ２）のローレベルの矩形波となる。
【００３９】
したがって、第２のフィルタ３４の出力電圧ＤＣ２は、第１の基準電圧Ｖｒ１と第２の基準電圧Ｖｒ２の間となる。
【００４０】
そして、第２の基準電圧Ｖｒ２と出力電圧ＤＣ２との差に比例したＡ（ＤＣ２−Ｖｒ２）の電圧が第２の参照電圧Ｖｓ２として第２のコンパレータ３２に与えられる。
【００４１】
この場合、前記同様にＡが正であれば、Ａ（ＤＣ２−Ｖｒ２）も正であるから、次の期間Ｔ２の第２の参照電圧Ｖｓ２は正となり高く変化する。
【００４２】
このように第２の参照電圧Ｖｓ２が高くなった期間Ｔ２では、図３の（ｂ）のように第２のコンパレータ３２の出力Ｃ２のハイレベル期間が短くなるので、第２のフィルタ３４の出力電圧ＤＣ２は低くなり、第２の基準電圧Ｖｒ２に近くなる。
【００４３】
したがって、第２の基準電圧Ｖｒ２と出力電圧ＤＣ２との差に比例したＡ（Ｖｒ２−ＤＣ２）、即ち、第２の参照電圧Ｖｓ２がさらに高くなる。
【００４４】
上記動作が連続的に行われて期間Ｔ３のように、第２の参照電圧Ｖｓ２が信号Ｓ′のハイレベル電圧ＶＨにほぼ一致した（厳密にはハイレベル電圧より僅かに高い）状態となり、このとき、第２のコンパレータ３２の出力Ｃ２は、ほとんどの期間ローレベル（ノイズにより瞬間的にハイレベルになる場合もある）となり、第２のフィルタ３４の出力ＤＣ２の電圧はコンパレータの出力下限電圧（Ｖｒ２）にほぼ等しくなり、ループの自動制御によりこの状態が保持される。
【００４５】
このようにして、信号Ｓ′のハイレベル電圧とローレベル電圧にそれぞれほぼ一致した参照電圧Ｖｓ１、Ｖｓ２は、前記したようにＡ／Ｄ変換器３８、３９によってデジタル値に変換されて中心電圧算出手段４０に入力され、ハイレベル電圧ＶＨとローレベル電圧ＶＬの中心電圧Ｖcent＝（ＶＨ＋ＶＬ）／２が算出される。
【００４６】
ここで、オフセット電圧設定手段５０は、中心電圧Ｖcentが主増幅器２２の適正な入力中心電圧範囲に入っているか否かを判定し、入っている場合にはオフセット電圧Ｖoffsetを現状値に保持する。
【００４７】
また、図４のように、信号Ｓ′の中心電圧Ｖcentが、主増幅器２２の適正な入力中心電圧範囲Ｖaa±αから逸脱している場合には、その中心電圧Ｖaaとの差分（Ｖaa−Ｖcent）だけオフセット回路２１に対するオフセット電圧Ｖoffsetを変化させ、中心電圧Ｖcentを主増幅器２２の適正入力範囲のほぼ中心Ｖaaとなるようにする。これにより、主増幅器２２に対してその適正な入力範囲にＮＲＺ信号を入力する状態を維持させることができる。
【００４８】
また、従来装置のようなダイオード検波方式を使用せずに、高いインピーダンスと低容量を両立したコンパレータ３１、３２を用いることで、数１０ＧＨの信号であってもインピーダンスの乱れによる波形変化も発生せず、高精度な電圧検出処理を行える。
【００４９】
なお、上記した実施形態では、主増幅器２２、第１のコンパレータ３１および第２のコンパレータ３２を含む回路を、同一の半導体プロセス（例えばＩｎＰ）で一体的に構成した素子を用いている。このため、主増幅器２２と同一特性（トランジスタの動作）で第１のコンパレータ３１および第２のコンパレータ３２を作り込むことができ、主増幅器２２が処理する高速信号に対応可能なコンパレート処理が可能となり、上記した電圧検出処理をさらに精度よく行うことができる。そのため主増幅器２２に対して誤差の少ないフィードバック制御を行うことができる。
【００５０】
上記実施形態では、主増幅器２２が単相入力でシングル動作する例であったが、図５のＮＲＺ信号増幅装置２０′のように、互いに反転した２相のＮＲＺ信号Ｓ、Ｓinvを差動型の主増幅器２２′で増幅する場合についても本発明は適用できる。
【００５１】
即ち、両ＮＲＺ信号Ｓ、Ｓinvを、前記オフセット回路２１と同様に構成したオフセット回路２１Ａ、２１Ｂを介して主増幅器２２′に入力する。
【００５２】
そして、オフセット回路２１Ａ、２１Ｂから出力される信号Ｓ′、Ｓinv′に対して、前記電圧検出手段３０と同様に構成した電圧検出手段３０Ａ、３０Ｂで、それぞれの信号のローレベル電圧とハイレベル電圧を検出し、その電圧値を前記同様に構成したＡ／Ｄ変換器３８、３９によりデジタル値に変換して、前記中心電圧算出手段４０と同様に構成した中心電圧算出手段４０Ａ、４０Ｂで中心電圧Ｖcent１、Ｖcent２を求める。そして、オフセット電圧設定手段５０Ａ、５０Ｂにより、各信号の中心電圧Ｖcent１、Ｖcent２が、主増幅器２２′の入力適正中心電圧範囲に入るようにオフセット電圧Ｖoffset１、Ｖoffset２を制御する。
【００５３】
このような差動型の増幅処理を行う場合においても、主増幅器２２′と、電圧検出手段３０Ａ、３０Ｂの各コンパレータ３１、３３を含む回路を、同一の半導体プロセス（例えばＩｎＰ）で一体的に構成した素子を用いることで、主増幅器２２′が処理する高速信号に対応可能なコンパレート処理が可能となり、上記した電圧検出処理をさらに精度よく行うことができる。
【図面の簡単な説明】
【００５４】
【図１】本発明の実施形態の構成図
【図２】実施形態の動作説明図
【図３】実施形態の動作説明図
【図４】実施形態の動作説明図
【図５】差動型の実施形態の構成図
【図６】従来装置の構成図
【符号の説明】
【００５５】
２０、２０′……ＮＲＺ信号増幅装置、２１、２１Ａ、２１Ｂ……オフセット回路、２２、２２′……主増幅器、３０、３０Ａ、３０Ｂ……電圧検出手段、３１……第１のコンパレータ、３２……第２のコンパレータ、３３……第１のフィルタ、３４……第２のフィルタ、３５……第１の演算増幅器、３６……第２の演算増幅器、３８、３９……Ａ／Ｄ変換器、４０、４０Ａ、４０Ｂ……中心電圧算出手段、５０、５０Ａ、５０Ｂ……オフセット電圧設定手段
【図１】
2010028661.tif 000003
【図２】
2010028661.tif 000004
【図３】
2010028661.tif 000005
【図４】
2010028661.tif 000006
【図５】
2010028661.tif 000007
【図６】
2010028661.tif 000008