(57)【要約】【課題】音声出力装置においてボツ音の低減をシンプルな構成で実現する。【解決手段】音声出力装置１０の電源がオンとなり入力信号Ｓ＿ｉｎが入力され、ミュート信号Ｓ＿ｍがオンの時、第１のドライバ１４はオフとなり、増幅回路２０は動作しない。一方、第２のドライバ５２が動作するのでスイッチング制御回路６０が駆動し、ノイズ低減抵抗７０を介して出力コンデンサ４０に充電される。また、ミュート信号Ｓ＿ｍがオンの時には、パルス変調部１２を構成する積分器群の時定数や次数が変更され、音声出力装置１０のフィードバック動作は安定状態が維持される。【選択図】図１
2010118761.tif 000002
【特許請求の範囲】
【請求項１】
入力信号をパルス変調する変調手段と、電源電圧に接続されてパルス変調された信号をもとにスイッチング動作により増幅処理を行う増幅回路と、前記変調手段と前記増幅回路の間に配され、前記パルス変調された信号をもとに前記増幅回路をスイッチング動作させる信号を前記増幅回路に出力するドライバと、前記増幅回路の出力をフィルタリングするローパスフィルタと出力用のコンデンサとを備え、前記増幅回路の出力が前記変調手段へ帰還され前記変調手段がフィードバック動作する音声出力装置であって、
前記電源電圧から前記増幅回路を経由し前記出力用のコンデンサの前段側までに形成される第１の経路に並列に形成され、かつ抵抗を備えた第２の経路と、
前記第２の経路のオンオフを行うスイッチング手段と、
前記出力用のコンデンサへの出力をオフ状態に制御するミュート信号がオンのときに、前記スイッチング手段を駆動するノイズ低減制御手段と、
を備え、
前記変調手段は、前記ミュート信号がオンのときに、前記変調手段の特性を、前記ミュート信号がオフの時とは異なる状態に変更し、
前記ドライバは、前記ミュート信号がオンの時に前記増幅回路への信号の出力を停止することを特徴とする音声出力装置。
【請求項２】
前記変調手段は、複数の積分器からなる積分器群を備え、前記ミュート信号がオンのときに、前記積分器群を構成する抵抗の値を等価的に変更することで時定数を変更して前記変調手段の特性を変更することを特徴とする請求項１に記載の音声出力装置。
【請求項３】
前記変調手段は、複数の積分器からなる積分器群を備え、前記ミュート信号がオンのときに、前記積分器群を構成するコンデンサの容量の値を等価的に変更することで時定数を変更して前記変調手段の特性を変更することを特徴とする請求項１または２に記載の音声出力装置。
【請求項４】
前記変調手段は、複数の積分器からなる積分器群を備え、前記ミュート信号がオンのときに、前記積分器群の次数を小さく制限することで前記変調手段の特性を変更することを特徴とする請求項１から３までのいずれかに記載の音声出力装置。
【請求項５】
前記変調手段は、前記積分器群の次数が小さく制限されたときに、次数を制限されることで出力が制限された前記積分器群を構成する積分器が備える前記コンデンサの電荷が充電することを防止させる充電防止手段を備えることを特徴とする請求項４に記載の音声出力装置。
【請求項６】
前記第２の経路の前記抵抗と前記出力用のコンデンサによる時定数が、接続されるスピーカの再生帯域の低域限界周波数に設定されていることを特徴とする請求項１から５までのいずれかに記載の音声出力装置。
【請求項７】
前記増幅回路は、ハイサイドトランジスタとローサイドトランジスタとを備えプッシュ・プル駆動により増幅処理を行い、
前記ノイズ低減制御手段は、前記入力信号に基づいてパルス変調を行い、
前記第２の経路のオンオフを行う前記スイッチング手段は、ハイサイドトランジスタとローサイドトランジスタとを備えプッシュ・プル駆動を行って、前記第２の経路の前記抵抗を介して前記電源電圧から前記出力用のコンデンサの前段側の端子を充電することを特徴とする請求項１から６までのいずれかに記載の音声出力装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、音声出力装置に係り、特にスイッチング手段を駆動して増幅する音声出力装置に関する。
【背景技術】
【０００２】
近年、音声の増幅装置として、消費電力や発熱量が低い特性から、Ｄ級アンプが採用されるケースが増えている。図９は、そのようなＤ級アンプを備える音声出力装置２１０の構成例を示したブロック図である。
【０００３】
この音声出力装置２１０は、パルス変調ドライバ２１２と、増幅回路２２０と、ＬＰＦ（Low-pass filter）２３０と、レベルシフト用の出力コンデンサ２４０とを備え、スピーカＳＰに接続されている。具体的には、パルス変調ドライバ２１２は、アナログ信号やＰＣＭ信号などの入力信号Ｓ＿ｉｎをＰＷＭ（Pulse Width Modulation）やＰＤＭ（Pulse Density Modulation）といったパルス信号に変換して増幅回路２２０に出力する。また、パルス変調ドライバ２１２には、ミュート信号Ｓ＿ｍが入力され、ミュート信号Ｓ＿ｍがオンのときには入力信号Ｓ＿ｉｎが出力されないようになっている。
【０００４】
増幅回路２２０は、パルス変調ドライバ２１２からのパルス信号をもとに、プッシュ駆動させるハイサイドトランジスタ２２２と、プル駆動させるローサイドトランジスタ２２４とを備え、電源電圧Ｖｃｃのおよそ半分を基準電圧（Ｖｃｃ／２）とし動作する。そして、ハイサイドトランジスタ２２２とローサイドトランジスタ２２４の接続点Ｅ０からの出力は、ＬＰＦ２３０を介して出力コンデンサ２４０に一方の端子に接続され、出力コンデンサ２４０の他方の端子はスピーカＳＰに接続される。
【０００５】
電源オン時に出力コンデンサ２４０の充電に起因する電流がスピーカに流れる。この電流は電源電圧の起動特性や負荷回路によって異なるが、電流が多い場合、スピーカの破損を招く場合がある。また、電流が少ない場合でもボツ音（または「ポップ音」ともいう）が発生する。このボツ音は、ユーザにとって不快に感じるときがあったり、故障と誤認されることがあり、ボツ音対策のための技術がいろいろと提案されている。
【０００６】
例えば、電源オン時の無音状態でのボツ音を防止するために、固定抵抗とミュート回路を設けて、電源オン時においてミュート回路を駆動させ、出力コンデンサの充放電の電流の全部または一部を固定抵抗に分岐させて、出力コンデンサの電圧変化を穏やかにする技術が提案されている（例えば特許文献１参照）。
【０００７】
また、ＰＷＭアンプと基準電圧のバッファアンプと切り替えて、バッファアンプから安定した立ち上がり信号を出力して、ボツ音を防止する技術が提案されている（例えば特許文献２参照）。
【特許文献１】特開２００１−２２３５３６号公報
【特許文献２】特開２００３−１１０４４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図１０は、図９に示した音声出力装置２１０の出力コンデンサ２４０の前段側及び後段側の各端子位置Ａ０，Ｂ０における信号レベルを例示した図である。図示のように、ミュート終了時刻（動作開始時刻）Ｔ１において、ミュート信号Ｓ＿ｍがオンからオフになるときに、出力コンデンサ２４０の前段側位置Ａ０のレベルは、電源電圧Ｖｃｃの半分のレベル（Ｖｃｃ／２）を中心とした信号となる。一方で、出力コンデンサ２４０の後段側位置Ｂ０のレベルにオフセットが生じていた場合に、前段側位置Ａ０のレベルのシフトに伴い、後段側位置Ｂ０のレベルが本来のレベル以上に高くシフトしてしまい、これに伴いスピーカＳＰからボツ音が出力されてしまう。このような課題を解決するために、回路構成がシンプルで追加回路が少なくなる技術が求められていた。
【０００９】
特許文献１に開示の技術では、追加回路は比較的少ないものの、入力信号にオフセットが加算されていた場合、動作開始時に出力基準電圧との差電圧によりボツ音が発生してしまった。また、特許文献２に開示の技術でも入力信号にオフセットが加算されていた場合、動作開始時に出力基準電圧との差電圧によりボツ音が発生した。さらに、ボツ音防止のための追加回路が多いという課題があった。
【００１０】
本発明は、以上のような状況に鑑みなされたものであって、その目的は、上述に示した課題を解決し、ボツ音の低減をシンプルな構成で実現する技術を提供することにある。
【課題を解決するための手段】
【００１１】
本発明に係る装置は、音声出力装置に関する。この装置は、入力信号をパルス変調する変調手段と、電源電圧に接続されてパルス変調された信号をもとにスイッチング動作により増幅処理を行う増幅回路と、前記変調手段と前記増幅回路の間に配され、前記パルス変調された信号をもとに前記増幅回路をスイッチング動作させる信号を前記増幅回路に出力するドライバと、前記増幅回路の出力をフィルタリングするローパスフィルタと出力用のコンデンサとを備え、前記増幅回路の出力が前記変調手段へ帰還され前記変調手段がフィードバック動作する音声出力装置であって、前記電源電圧から前記増幅回路を経由し前記出力用のコンデンサの前段側までに形成される第１の経路に並列に形成され、かつ抵抗を備えた第２の経路と、前記第２の経路のオンオフを行うスイッチング手段と、前記出力用のコンデンサへの出力をオフ状態に制御するミュート信号がオンのときに、前記スイッチング手段を駆動するノイズ低減制御手段と、を備え、前記変調手段は、前記ミュート信号がオンのときに、前記変調手段の特性を、前記ミュート信号がオフの時とは異なる状態に変更し、前記ドライバは、前記ミュート信号がオンの時に前記増幅回路への信号の出力を停止する。
また、前記変調手段は、複数の積分器からなる積分器群を備え、前記ミュート信号がオンのときに、前記積分器群を構成する抵抗の値を等価的に変更することで時定数を変更して前記変調手段の特性を変更してもよい。
また、前記変調手段は、複数の積分器からなる積分器群を備え、前記ミュート信号がオンのときに、前記積分器群を構成するコンデンサの容量の値を等価的に変更することで時定数を変更して前記変調手段の特性を変更してもよい。
また、前記変調手段は、複数の積分器からなる積分器群を備え、前記ミュート信号がオンのときに、前記積分器群の次数を小さく制限することで前記変調手段の特性を変更してもよい。
また、前記変調手段は、前記積分器群の次数が小さく制限されたときに、次数を制限されることで出力が制限された前記積分器群を構成する積分器が備える前記コンデンサの電荷が充電することを防止させる充電防止手段を備えてもよい。
また、前記第２の経路の前記抵抗と前記出力用のコンデンサによる時定数が、接続されるスピーカの再生帯域の低域限界周波数に設定されてもよい。
また、前記増幅回路は、ハイサイドトランジスタとローサイドトランジスタとを備えプッシュ・プル駆動により増幅処理を行い、前記ノイズ低減制御手段は、前記入力信号に基づいてパルス変調を行い、前記第２の経路のオンオフを行う前記スイッチング手段は、ハイサイドトランジスタとローサイドトランジスタとを備えプッシュ・プル駆動を行って、前記第２の経路の前記抵抗を介して前記電源電圧から前記出力用のコンデンサの前段側の端子を充電してもよい。
【発明の効果】
【００１２】
本発明によれば、音声出力装置においてボツ音の低減をシンプルな構成で実現する技術を提供することができる。
【発明を実施するための最良の形態】
【００１３】
次に、本発明を実施するための最良の形態を、図面を参照して具体的に説明する。
【００１４】
以下の実施形態では、音声出力装置の電源がオンとなり入力信号が入力されると、ミュート信号により所定の期間（Ｔ０〜Ｔ１）だけ出力されないミュート期間となる。そして、ミュート終了時刻（動作開始時刻）Ｔ１でミュート信号がオフになり、音声出力装置の出力動作が開始する。その出力動作開始時に生じるボツ音を防止又は低減する。また、ミュート期間終了前の所定の時期までΔΣ変調器の積分器群の時定数や次数を変化させて、入力信号の平均値と出力コンデンサの前段側の端子の電位との電位差を小さくするような信号を、スイッチング素子を通じて出力コンデンサに印加し、スイッチング素子を動作状態にする前に出力コンデンサを充電しておく。
【００１５】
図１は、本実施形態に係る音声出力装置１０の概略構成を示す機能ブロック図である。図示のように、音声出力装置１０は、パルス変調部１２と、第１のドライバ１４と、増幅回路２０と、ＬＰＦ３０と、出力コンデンサ４０とを備える。ここで、パルス変調部１２、第１のドライバ１４及び増幅回路２０は、Ｄ級アンプとして機能する。そして、出力コンデンサ４０から出力される信号で、負荷であるスピーカＳＰが駆動される。ここまでの構成は、図９の従来技術の音声出力装置２１０と基本的な構成は同じである。そして、本実施形態に特徴的な構成として、音声出力装置１０は、電源オン時のボツ音対策の為の機能として、ノイズ低減回路５０を備えている。詳細は後述するが、電源電圧Ｖｃｃから増幅回路２０、ＬＰＦ３０まで（又は出力コンデンサ４０の前段側の端子）の第１の経路に対して並列に形成された第２の経路が接続される。そしてこの第２の経路には、ノイズ低減抵抗７０とこの第２の経路をオンオフするスイッチング制御回路６０とが備わりノイズ低減回路５０を構成している。なお、ノイズ低減抵抗７０は、出力コンデンサ４０を流れる充電電流の最大値がスピーカを破壊しない電流値（概ね１００ｍＡ）とになるように抵抗値が設定されている。また、充電電流の最大値は、電源電圧をＶｃｃ、ノイズ低減抵抗７０の抵抗値をＲとすると最大でＶｃｃ／Ｒとなる。
【００１６】
パルス変調部１２は、アナログ信号やＰＣＭ信号などの入力信号Ｓ＿ｉｎをＰＤＭといったパルス信号に変換し、第１のドライバ１４及び第２のドライバ５２に出力する。そして、第１のドライバ１４は、増幅回路２０を駆動可能に前記パルス信号を変換して増幅回路２０へ出力する。なお、パルス変調部１２には入力信号Ｓ＿ｉｎの他に、ミュート信号Ｓ＿ｍ及び基準周波数となるクロック信号Ｓ＿ＣＬＫが入力される。また、第１のドライバ１４には、パルス変調部１２の出力とともにミュート信号Ｓ＿ｍが入力される。そして、ミュート信号Ｓ＿ｍがオンの時には、第１のドライバ１４から増幅回路２０へのパルス信号の出力が停止するとともに、パルス変調部１２は、積分器群８０（図２参照）の次数や時定数を変化させて第２のドライバ５２を介したスイッチング制御回路６０の動作によって、出力コンデンサ４０を急激に充電する。パルス変調部１２に関して、その構成及び本実施の形態において特徴的な動作については後述する。
【００１７】
増幅回路２０は、第１のドライバ１４を介したパルス変調部１２からのパルス信号をもとにプッシュ駆動させるハイサイドトランジスタ２２と、同様のパルス信号をもとにプル駆動させるローサイドトランジスタ２４とを備えている。具体的には、ハイサイドトランジスタ２２はｎチャネルＭＯＳトランジスタであり、ドレイン端子Ｄが電源電圧Ｖｃｃに接続され、ソース端子Ｓは、ローサイドトランジスタ２４のドレイン端子Ｄに接続されて、ゲート端子Ｇには第１のドライバ１４からオンオフする制御信号であるパルス信号が入力される。ローサイドトランジスタ２４もｎチャネルＭＯＳトランジスタであり、ソース端子Ｓが接地電位Ｇｎに接続され、ゲート端子Ｇには第１のドライバ１４からオンオフする制御信号であるパルス信号が入力される。そして、ハイサイドトランジスタ２２のソース端子Ｓとローサイドトランジスタ２４のドレイン端子Ｄとの接続部分からＬＰＦ３０にパルス信号に対応した信号が出力される。また、増幅回路２０の出力は、パルス変調部１２に負帰還される。なお、ハイサイドトランジスタ２２およびローサイドトランジスタ２４にともにｐチャネルトランジスタを用いても、あるいはともにｐチャネルトランジスタとｎチャネルトランジスタを組み合わせて用いても、ドライバ回路の工夫により同様の動作が可能であることはいうまでもない。なお、後述する、スイッチング制御回路６０のハイサイドトランジスタ６２及びローサイドトランジスタ６４についても同様である。
【００１８】
ＬＰＦ３０は、インダクタンス３２とフィルタコンデンサ３４とを備え、例えば２０ｋＨｚ以下の周波数帯域の信号を透過し、信号成分のみを抽出する。具体的には、フィルタコンデンサ３４の一方の端子が接地電位Ｇｎに接続され、他方の端子が出力コンデンサ４０に出力される。そして、インダクタンス３２の後段の端子（出力コンデンサ４０側の端子）と接地電位の間にフィルタコンデンサ３４が接続されている。
【００１９】
出力コンデンサ４０の後段側の端子（Ｂ１）は、スピーカＳＰの一方の端子に接続されている。また、スピーカＳＰの他方の端子は、音声出力装置１０の接地電位Ｇｎに接続されている。
【００２０】
次に、ノイズ低減回路５０について説明する。ノイズ低減回路５０には、パルス変調部１２において入力信号Ｓ＿ｉｎが変調されたパルス信号、つまり第１のドライバ１４に入力される信号と同じ信号が入力する。具体的には、ノイズ低減回路５０は、第１のドライバ１４と同様の機能を有する第２のドライバ５２と、増幅回路２０と同様にプッシュ・プル駆動回路であるスイッチング制御回路６０と、スイッチング制御回路６０の出力と増幅回路２０の出力の間に接続されるノイズ低減抵抗７０とを備えている。
【００２１】
より、具体的には、スイッチング制御回路６０は、ハイサイドトランジスタ６２とローサイドトランジスタ６４と、を備えている。そして、ハイサイドトランジスタ６２はｎチャネルＭＯＳトランジスタであり、ドレイン端子Ｄが電源電圧Ｖｃｃに接続され、ソース端子Ｓは、ローサイドトランジスタ６４のドレイン端子Ｄに接続されて、ゲート端子Ｇには第２のドライバ５２からオンオフする制御信号であるパルス信号が入力される。ローサイドトランジスタ６４もｎチャネルＭＯＳトランジスタであり、ソース端子Ｓが接地電位Ｇｎに接続され、ゲート端子Ｇには第２のドライバ５２からオンオフする制御信号であるパルス信号が入力される。そして、ハイサイドトランジスタ６２のソース端子Ｓとローサイドトランジスタ６４のドレイン端子Ｄとの接続部分からＬＰＦ３０にパルス信号に対応した信号が出力される。
【００２２】
ノイズ低減抵抗７０の一方の端子は、スイッチング制御回路６０の出力、つまり、ハイサイドトランジスタ６２とローサイドトランジスタ６４の接続部分からの出力に接続する。さらに、ノイズ低減抵抗７０の他方の端子は、ＬＰＦ３０と増幅回路２０の間の経路途中の位置Ｄ１に接続される。そして、ノイズ低減抵抗７０と出力コンデンサ４０との時定数から求められる周波数が、スピーカＳＰの再生帯域の低域限界周波数になるように設定されている。または、入力信号Ｓ＿ｉｎに設定されている周波数帯域の低域限界周波数に設定されてもよい。例えば、低域限界周波数として、人の一般的な可聴域の下限周波数である２０Ｈｚより小さい周波数となるように抵抗値が設定されればよい。また、楽器音としての低音は、大型パイプオルガンの最下限１６Ｈｚが知られており、時定数から求まる周波数がその値以下に設定されてもよい。シミュレーションでは、出力コンデンサ４０の容量Ｃ２０が１０００μＦで、フィルタコンデンサ３４の容量Ｃ１０が２μＦであるときに、ノイズ低減抵抗７０抵抗値Ｒを３．６ｋΩとしたときに、周波数が２０Ｈｚ以下となり、所望の特性の収束時間（１０秒以内）が実現できた。
【００２３】
つづいて、パルス変調部１２について説明する。図２（ａ）は、ΔΣ変調器の一般的な概念を示す機能ブロック図であり、パルス変調部１２に対応している。図示のように、ΔΣ変調器は、積分器群８０と、ＯＰアンプ（コンパレータ）９４と、遅延器９５を備えている。入力信号は、積分器群８０、ＯＰアンプ９４を通り出力されるとともに、その出力は遅延器９５を介して積分器群８０に負帰還する。また、図２（ｂ）に、ΔΣ変調器を用いたスイッチングアンプ回路（Ｄ級増幅器）の一般的な概念を示す機能ブロック図を示す。図示のように、図２（ｂ）の回路は、図２（ａ）の回路を基本として、一部変形及び追加回路によって構成されている。具体的には、入力信号は、積分器群８０、ＯＰアンプ９４、遅延器９６及びスイッチング回路９７を通り出力されるとともに、スイッチング回路９７の出力は積分器群８０に負帰還する。なお、図２（ｃ）は、ミュート状態のときの回路状態を示している。
【００２４】
本実施形態では、ミュート状態において主たるスイッチング回路である増幅回路２０（ハイサイドトランジスタ２２、ローサイドトランジスタ２４）は動作せず、ノイズ低減抵抗７０を経由して出力回路（ＬＰＦ３０及びスピーカＳＰ）に接続されるゆえ、出力回路の容量成分（フィルタコンデンサ３４）とノイズ低減抵抗７０とが時定数を形成し、図２（ｃ）に示す遅延要素９９を生ずる。これにより図２（ｂ）に示したスイッチングアンプ回路とは構成が異なることになり、発振などの不具合を生ずるおそれが高くなる。これは、設計時想定された遅延時間を大幅に超える遅延が系に追加されることが原因であり、積分器群８０に不適切な残留電荷を生じることによりミュート解除時に発振やノイズを発生するなどの不具合を生ずる原因となる。
【００２５】
そして、以下の（１）〜（３）の様な手段を用いることで、ミュート状態に安定動作を確保することが可能となる。
（１）積分器群８０の時定数を調整し、図２（ｃ）の「遅延器９６＋遅延要素９９」で生ずる遅延よりも十分長い時定数とする。
（２）積分器群８０の次数を１次に制限し、かつ２次以降の積分器に不適切な電荷が蓄積されないようにする。
（３）上記（１）および（２）の両方の手段を用いる。
【００２６】
図３に、積分器群８０の具体例を示す。３次のΔΣ変調器に用いられる一般的な積分器群８０の構成を示しており、第１〜第３の積分器８０ａ〜８０ｃとＯＰアンプ９４を備えている。第１の積分器８０ａは、信号が入力される第１の抵抗８１と、第１の抵抗８１を負入力端子に接続し定電位Ｖｄ（例えば接地電位）を正入力端子に接続する第１の反転増幅回器９１と、当該第１の反転増幅回器９１の出力を負入力端子に帰還する経路に設けた第１の帰還コンデンサ８６とを備えている。同様に第２の積分器８０ｂは、第１の積分器８０ａから出力された信号が入力される第２の抵抗８２と、第２の抵抗８２を負入力端子に接続し定電位Ｖｄを正入力端子に接続する第２の反転増幅回器９２と、当該第２の反転増幅回器９２の出力を負入力に帰還する経路に設けた第２の帰還コンデンサ８７とを備えている。また同様に第３の積分器８０ｃは、第２の積分器８０ｂから出力された信号が入力される第３の抵抗８３と、第３の抵抗８３を負入力端子に接続し定電位Ｖｄを正入力端子に接続する第３の反転増幅回器９３と、当該第３の反転増幅回器９３の出力を負入力に帰還する経路に設けた第３の帰還コンデンサ８８とを備えている。
【００２７】
そして、第１の反転増幅回器９１の出力は、第４の抵抗８４を介して、ＯＰアンプ９４の負入力端子に入力される。第２の反転増幅回器９２の出力は、ＯＰアンプ９４の正入力端子に入力される。第３の積分器８０ｃの出力は、第５の抵抗８５を介してＯＰアンプ９４の負入力端子に入力される。積分器群８０は、このような回路構成によって３次の積分器群８０を構成している。なお、図ではＯＰアンプ９４の正負入力を使うことにより加算を省略する構成となっているが、当然に回路として第１〜第３の積分器８０ａ〜８０ｃの出力を加算し比較する構成になっていれば同様の働きをする。
【００２８】
そして、前述の積分器群８０の時定数を調整する手法を適用した積分器群８０の回路を図４に示す。ここでは、第１の時定数調整手法として、抵抗器の抵抗値を等価的に変更することにより時定数を変更している。
【００２９】
具体的には、第１〜３の抵抗８１〜８３のそれぞれに対して並列に第１〜第３の調整用抵抗８１ａ〜８１ｃが設けられている。より具体的には、第１の抵抗８１の入力側の端子に第１の調整用抵抗８１ａの一方の端子が接続され、第１の調整用抵抗８１ａの他方の端子が第１の抵抗調整用スイッチＳＷ１１を介して第１の抵抗８１の他方の端子（第１の反転増幅回器９１の負入力端子）に接続される。同様に、第２の抵抗８２の入力側（第１の反転増幅回器９１側）の端子に第２の調整用抵抗８２ａの一方の端子が接続され、第２の調整用抵抗８２ａの他方の端子が第２の抵抗調整用スイッチＳＷ１２を介して第１の抵抗８１の他方の端子（第２の反転増幅回器９２の負入力端子）に接続されている。また同様に、第３の抵抗８３の入力側（第２の反転増幅回器９２側）の端子が第３の調整用抵抗８３ａの一方の端子を接続され、第３の調整用抵抗８３ａの他方の端子が第３の抵抗調整用スイッチＳＷ１３を介して第３の抵抗８３の他方の端子（第３の反転増幅回器９３の負入力端子）に接続されている。そして、ミュート状態の時に、所定の制御手段（図示せず）により第１〜３の抵抗調整用スイッチＳＷ１１〜１３がオフされる。
【００３０】
次に、第１〜第３の帰還コンデンサ８６〜８８の容量を等価的に変更することにより時定数を変更する第２の時定数調整手法を適用した積分器群８０の回路を図５に示す。図示のように、第１〜３の帰還コンデンサ８６〜８８のそれぞれに対して、並列に第１〜第３の調整用コンデンサ８６ａ〜８８ａが設けられている。具体的には、第１の帰還コンデンサ８６と並列に第１の調整用コンデンサ８６ａが設けられ、かつ、その並列の経路に第１のコンデンサ調整用スイッチＳＷ２１が設けられている。同様に、第２の帰還コンデンサ８７と並列に第２の調整用コンデンサ８７ａが設けられ、かつ、その並列の経路に第２のコンデンサ調整用スイッチＳＷ２２が設けられている。さらに同様に第３の帰還コンデンサ８８と並列に第３の調整用コンデンサ８８ａが設けられ、かつ、その並列の経路に第３のコンデンサ調整用スイッチＳＷ２３が設けられている。そして、ミュート状態の時に、所定の制御手段（図示せず）により第１〜３のコンデンサ調整用スイッチＳＷ２１〜ＳＷ２３がオンされる。これによって、時定数を適正に調整することができるのでミュート解除時に発振やノイズを発生するなどの不具合を回避することができる。
【００３１】
つづいて、図６に、上述の第１及び第２の時定数手法を両方適用して時定数を変更した積分器群８０の回路を示す。この積分器群８０の構成は、図４及び図５の積分器群８０の回路構成を併せ持つものである。つまり、図４で示したと同様の接続関係で、第１の調整用抵抗８１ａ〜８３ａ及び第１〜第３の抵抗調整用スイッチＳＷ１１〜ＳＷ１３が設けられ、かつ、図５で示したと同様の接続関係で、第１〜第３の調整用コンデンサ８６ａ〜８８ａ及び第１〜第３のコンデンサ調整用スイッチＳＷ２１〜ＳＷ２３が設けられている。そして、ミュート状態の時に、所定の制御手段（図示せず）により、第１〜第３の抵抗調整用スイッチＳＷ１１〜ＳＷ１３がオフされ、第１〜３のコンデンサ調整用スイッチＳＷ２１〜ＳＷ２３がオンされる。これによって、上述同様に、時定数を適正に調整することができるのでミュート解除時に発振やノイズを発生するなどの不具合を回避することができる。
【００３２】
さらに、図７に、次数を制限する手法を適用した積分器群８０の回路を示す。この積分器群８０は、ミュート状態において、２次以降の積分器である第２及び第３の積分器８０ｂ，８０ｃにおける入力を実質的に遮断し、かつ積分に用いるコンデンサ（第２及び第３の帰還コンデンサ８７、８８）を導通させて、不要な電荷の蓄積を防止する。
【００３３】
具体的には、図４における第２の抵抗８２の途中が、第１の短絡スイッチＳＷ３１を介して定電位Ｖｄに接続している。つまり、第２の抵抗８２が、直列に前段側抵抗８２ｃと後段側抵抗８２ｄとに接続されて構成されている。そして、前段側抵抗８２ｃと後段側抵抗８２ｄの接続部分が、第１の短絡スイッチＳＷ３１を介して定電位Ｖｄに接続している。この第１の短絡スイッチＳＷ３１がオンすることで、第２の積分器８０ｂの第２の反転増幅回器９２の負入力端子に対する入力が定電位Ｖｄとなり、第２の積分器８０ｂ及び第３の積分器８０ｃへの入力が無くなる。
【００３４】
また、第２の帰還コンデンサ８７と並列に第２の短絡スイッチＳＷ３２が設けられており、第２の短絡スイッチＳＷ３２がオンすると第２の帰還コンデンサ８７の両端子が短絡する。同様に、第３の帰還コンデンサ８８と並列に第３の短絡スイッチＳＷ３３が設けられており、第３の短絡スイッチＳＷ３３がオンすると第３の帰還コンデンサ８８の両端子が短絡する。これによって、第２の帰還コンデンサ８７及び第３の帰還コンデンサ８８には、電荷が蓄積しない。
【００３５】
そして、ミュート状態の時に、所定の制御手段（図示せず）により、第１〜第３の短絡スイッチＳＷ３１〜ＳＷ３３がオンする。これによって、積分器群８０は、積分器が１次に制限されるとともに、第２の積分器８０ｂの第２の帰還コンデンサ８７と第３の積分器８０ｃの第３の帰還コンデンサ８８とには、不必要な電荷が蓄積せず、安定した動作が実現できる。
【００３６】
また、ボツ音対策用のハイサイドトランジスタ６２及びローサイドトランジスタ６４では、出力電流が比較的大きな抵抗値に設定されるノイズ低減抵抗７０により制限されるので、電流容量が小さな素子で実現でき、電流容量が小さいことから駆動回路もごく簡単なもので実現できる。また、回路構成が簡単なので容易にＩＣ化できる。さらにまた、ハイサイドトランジスタ６２及びローサイドトランジスタ６４はノイズ低減抵抗７０経由で出力コンデンサ４０の端子に接続されており、ハイサイドトランジスタ２２及びローサイドトランジスタ２４の各オン抵抗と比較して大きい抵抗値をとるため、パルス変調部１２の動作時に接続されていても、その影響は無視できる。特に、本実施形態に示すような構成の場合、出力する信号は同一なので影響が及ぼされることがない。
【００３７】
次に、図８を参照して音声出力装置１０の動作について、特に電源オン時の動作に着目して説明する。本図は、音声出力装置１０に入力される入力信号Ｓ＿ｉｎ、ミュート信号Ｓ＿ｍ、および、３つの計測位置（Ａ１〜Ｃ１）における信号のレベルを示したチャート図である。３つの計測位置（Ａ１〜Ｃ１）は、出力コンデンサ４０の前段位置Ａ１と、出力コンデンサ４０の後段位置Ｂ１とスイッチング制御回路６０とノイズ低減抵抗７０の間の位置Ｃ１である。
【００３８】
上述のように、ミュート時の音声出力装置１０は、図２（ｃ）に示すように、帰還増幅器として動作し、図１に示す回路において、スイッチング制御回路６０とノイズ低減抵抗７０の間の位置（Ｃ１点）の電位がＶｃｃ／２に収束するのを観測し、ミュートを解除すればボツ音の発生が低減できる。なお、スイッチング制御回路６０とノイズ低減抵抗７０の間の位置（Ｃ１点）の電位の上記収束については、スイッチング出力のデューティーや積分器出力電圧からも推定が可能である。以下、具体的に説明する。
【００３９】
まず、開始時刻Ｔ０において、音声出力装置１０の電源がオンされる。このとき入力信号Ｓ＿ｉｎとオンレベルのミュート信号Ｓ＿ｍが音声出力装置１０のパルス変調部１２に入力され、パルス変調された信号が第１のドライバ１４と第２のドライバ５２に出力される。
【００４０】
このとき、第１のドライバ１４は、オンレベル（ハイ）のミュート信号Ｓ＿ｍに基づき、増幅回路２０へのパルス信号の出力を停止している。ノイズ低減回路５０が無い従来例の構成の場合、図９に示したように、出力コンデンサ４０の前段位置Ａ１では電位はゼロである。しかし、本実施形態では、スイッチング制御回路６０のハイサイドトランジスタ６２及びローサイドトランジスタ６４が入力信号Ｓ＿ｉｎに応じてスイッチング動作を行い、ノイズ低減抵抗７０を介して電源電圧Ｖｃｃから徐々に電源電圧Ｖｃｃの半分の電位（Ｖｃｃ／２）に出力コンデンサ４０に充電していく。
【００４１】
また、このとき、ノイズ低減抵抗７０とフィルタコンデンサ３４で定まる時定数に応じた速度で、ミュート終了時刻（動作開始時刻）Ｔ１で電源電圧Ｖｃｃの半分の電位（Ｖｃｃ／２）に漸近していくように充電の動作がなされている。なお、出力コンデンサ４０の後段位置Ｂ１では、信号成分はＬＰＦ３０でフィルタリングされ、直流成分が僅かに出力されるが、実質的に出力はゼロとなる。つまり、ノイズ低減抵抗７０とフィルタコンデンサ３４とによる時定数から求められる周波数が、負荷となるスピーカＳＰの再生帯域低域限界周波数以下となるように設定しているので、スピーカＳＰに印加されても再生音圧はごくわずかである。また、また、入力信号Ｓ＿ｉｎがオーディオ信号である場合、２０Ｈｚ以下の信号が記録されていることは稀であり、時定数から求められる周波数を２０Ｈｚ以下に設定すればＤＣレベルはほぼ期待値に漸近させることができる。また、ノイズ低減抵抗７０の影響により出力電流が制限されるため、出力端に現れる信号電圧はスピーカＳＰとの分圧によりごくわずかとなる。
【００４２】
また、開始時刻Ｔ０においては、入力信号Ｓ＿ｉｎと帰還信号Ｓ＿ｂとの差が大きいため、パルス変調部１２の出力は、フルデューティとなっている。これによって、スイッチング制御回路６０とノイズ低減抵抗７０の間の位置（点Ｃ１）は、電源電位Ｖｃｃまで急峻に立ち上がり、入力信号Ｓ＿ｉｎと帰還信号Ｓ＿ｂとの差が小さくなるまで、電源電位Ｖｃｃに維持される。
【００４３】
さらにまた、ミュート信号Ｓ＿ｍがオンレベルのとき、パルス変調部１２は、図４〜６で示した回路構成及び動作によって、パルス変調部１２の時定数が変更されたり、積分器群８０の次数が１次に変更される。これによって、ミュート期間において帰還経路に構成される遅延要素９９の影響を低減し、帰還動作を安定させ、また、ミュート期間における積分器群８０への不必要な充電を回避する。
【００４４】
そして出力コンデンサ４０の前段位置Ａ１が十分に充電され、入力信号Ｓ＿ｉｎと帰還信号Ｓ＿ｂとの差が小さくなり、点Ｃの電圧がＶｃｃ／２に漸近するのが確認されたら、パルス変調部１２は、変更していた時定数又は積分器群８０の次数を元に戻し、図３で示した回路構成と等価な回路による動作を開始する。
【００４５】
そして、ミュート信号Ｓ＿ｍがオフレベル（ロー）となるミュート終了時刻（動作開始時刻）Ｔ１になると、パルス変調ドライバ１２はスイッチング制御回路６０へ入力信号Ｓ＿ｉｎに応じたパルス信号の出力を開始する。このとき、出力コンデンサ４０の前段位置Ａ１は、基準電位である電源電圧Ｖｃｃの半分の電位（Ｖｃｃ／２）に対してオフセット（電位差）がない。これによって、従来技術で示したようなボツ音の発生が防止される。なお、ミュート終了時刻（動作開始時刻）Ｔ１として、出力コンデンサ４０の前段位置Ａ１の電位が電源電圧Ｖｃｃの半分の電位（Ｖｃｃ／２）になるタイミングが設定されていたが、電源電圧Ｖｃｃの半分の電位（Ｖｃｃ／２）に達していないタイミングに設定された場合でも、出力コンデンサ４０の両端の電位差が小さくなっているので、仮にボツ音が発生してもその音量は十分に小さいものにできる。
【００４６】
以上、本発明を実施形態をもとに説明した。この実施形態は例示であり、それらの各構成要素及びその組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【図面の簡単な説明】
【００４７】
【図１】実施形態に係る、音声出力装置のブロック図である。
【図２】実施形態に係る、ΔΣ変調器の一般構成及びそのΔ変調器を用いたＤ級アンプの回路構成の概念図である。
【図３】実施形態に係る、パルス変調部１２の基本構成を示すブロック図である。
【図４】実施形態に係る、積分器群の抵抗器の抵抗値を等価的に変更することにより時定数を変更させる手法が適用されたパルス変調部の構成を示すブロック図である。
【図５】実施形態に係る、積分器群のコンデンサの容量を等価的に変更することにより時定数を変更させる手法が適用されたパルス変調部の構成を示すブロック図である。
【図６】実施形態に係る、積分器群の抵抗器の抵抗値とコンデンサの容量とを等価的に変更することにより時定数を変更させる手法が適用されたパルス変調部の構成を示すブロック図である。
【図７】実施形態に係る、次数を制限する手法を適用した積分器群の構成を示すブロック図である。
【図８】実施形態に係る、音声出力装置に入力される入力信号、ミュート信号、および、３地点の計測位置における信号のレベルを示したチャート図である。
【図９】従来技術に係る、音声出力装置の機能ブロック図である。
【図１０】従来技術に係る、音声出力装置に入力される入力信号、ミュート信号、および、第１及び第２の計測位置における信号のレベルを示したチャート図である。
【符号の説明】
【００４８】
１０  音声出力装置
１２  パルス変調部
１４  第１のドライバ
２０  増幅回路
２２  ハイサイドトランジスタ
２４  ローサイドトランジスタ
３０  ＬＰＦ
３２  インダクタンス
３４  フィルタコンデンサ
４０  出力コンデンサ
５０  ノイズ低減回路
５２  第２のドライバ
６０  スイッチング制御回路
６２  ハイサイドトランジスタ
６４  ローサイドトランジスタ
７０  ノイズ低減抵抗
８０  積分器群
８０ａ  第１の積分器
８０ｂ  第２の積分器
８０ｃ  第３の積分器
８１  第１の抵抗
８１ａ  第１の調整用抵抗
８２  第２の抵抗
８２ａ  第２の調整用抵抗
８３  第３の抵抗
８３ａ  第３の調整用抵抗
８４  第４の抵抗
８５  第５の抵抗
８６  第１の帰還コンデンサ
８６ａ  第１の調整用コンデンサ
８７  第２の帰還コンデンサ
８７ａ  第２の調整用コンデンサ
８８  第３の帰還コンデンサ
８８ａ  第３の調整用コンデンサ
９１  第１の反転増幅回器
９２  第２の反転増幅回器
９３  第３の反転増幅回器
９４  ＯＰアンプ（コンパレータ）
９５  遅延器
９６  遅延器
９７  スイッチング回路
９９  遅延要素
ＳＷ１１  第１の抵抗調整用スイッチ
ＳＷ１２  第２の抵抗調整用スイッチ
ＳＷ１３  第３の抵抗調整用スイッチ
ＳＷ２１  第１のコンデンサ調整用スイッチ
ＳＷ２２  第２のコンデンサ調整用スイッチ
ＳＷ２３  第３のコンデンサ調整用スイッチ
ＳＷ３１  第１の短絡スイッチ
ＳＷ３２  第２の短絡スイッチ
ＳＷ３３  第３の短絡スイッチ
【図１】
2010118761.tif 000003
【図２】
2010118761.tif 000004
【図３】
2010118761.tif 000005
【図４】
2010118761.tif 000006
【図５】
2010118761.tif 000007
【図６】
2010118761.tif 000008
【図７】
2010118761.tif 000009
【図８】
2010118761.tif 000010
【図９】
2010118761.tif 000011
【図１０】
2010118761.tif 000012