(57)【要約】【課題】極めて簡単な構成にも拘わらず、半導体層への光照射を低減し、オフ電流の発生の抑制を図った薄膜トランジスタを具備する表示装置の提供。【解決手段】画像表示部が形成された基板に薄膜トランジスタが形成された表示装置であって、  前記薄膜トランジスタは、  ゲート電極と、  前記ゲート電極を被って形成されたゲート絶縁膜と、  前記ゲート絶縁膜上であって前記ゲート電極に重畳して形成される半導体層と、  前記半導体層上に形成され互いに対向して配置された一対の電極と、  を備え、  前記半導体層は、平面的に観た場合、前記ゲート電極の形成領域内に配置され、前記ゲート電極側から、結晶性半導体層および非晶質半導体層の順次積層体から構成され、  前記ゲート電極は、少なくとも前記半導体層と対向する領域において、光透過率が０．３％以下となる膜厚で形成されている。【選択図】  図１
2010245480.tif 000002
【特許請求の範囲】
【請求項１】
画像表示部が形成された基板に薄膜トランジスタが形成された表示装置であって、
前記薄膜トランジスタは、
ゲート電極と、
前記ゲート電極を被って形成されたゲート絶縁膜と、
前記ゲート絶縁膜上であって前記ゲート電極に重畳して形成される島状の半導体層と、
前記半導体層上に形成され互いに対向して配置された一対の電極と、
を備え、
前記半導体層は、平面的に観た場合、前記ゲート電極の形成領域内に配置され、前記ゲート電極側から、結晶性半導体層および非晶質半導体層の順次積層体から構成され、
前記ゲート電極は、少なくとも前記半導体層と対向する領域において、光透過率が０．３％以下となる膜厚で形成されていることを特徴する表示装置。
【請求項２】
前記結晶性半導体層は微結晶半導体層であることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記結晶性半導体層は多結晶半導体層であることを特徴とする請求項１に記載の表示装置。
【請求項４】
前記ゲート電極は、前記半導体層と対向する領域における厚さが、前記半導体層と対向する領域以外の領域における厚さよりも大きいことを特徴とする請求項項１に記載の表示装置。
【請求項５】
前記結晶性半導体層は、前記ゲート絶縁膜の反対側の表面と前記表面と交差する側壁面とを有し、
前記表面と前記側壁面とは、前記非晶質半導体層で被われていることを特徴とする請求項項１に記載の表示装置。
【請求項６】
前記ゲート電極はＭｏＷ合金で形成され、前記結晶性半導体層は微結晶シリコンで形成され、前記非晶質半導体層はアモルファスシリコンで形成され、
前記ゲート電極の前記膜厚は、７５ｎｍ以上１５０ｎｍ以下であることを特徴とする請求項１に記載の表示装置。
【請求項７】
前記薄膜トランジスタは、画像表示部を構成する画素内に形成される薄膜トランジスタであることを特徴とする請求項１に記載の表示装置。
【請求項８】
前記薄膜トランジスタは、画像表示部の周辺の回路内に形成される薄膜トランジスタであることを特徴とする請求項１に記載の表示装置。
【請求項９】
表示装置は液晶表示装置であることを特徴とする請求項１に記載の表示装置。
【請求項１０】
表示装置は有機ＥＬ表示装置であることを特徴とする請求項１に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に係り、特に、表示部を備える基板に薄膜トランジスタが形成された表示装置に関する。
【背景技術】
【０００２】
たとえば液晶表示装置（パネル）は、液晶を挟持して対向配置された一対の基板を外囲器とし、この外囲器内には、該液晶を一構成要素とする多数の画素がマトリックス状に配置されて構成される画像表示部を備える。
【０００３】
そして、画像表示部の各画素は、いわゆるアクティブ・マトリックス方式によって駆動されるのが通常となっている。すなわち、行方向に配置される複数の画素からなる画素群を順次選択し、その選択のタイミングに合わせ、列方向に配置される各画素に共通に接続されたドレイン信号線を通して映像信号を供給するようになっている。この場合、画素群のそれぞれの選択は、当該画素群を構成する各画素に形成される薄膜トランジスタを共通に接続されたゲート信号線を通して供給する走査信号によってオンさせることによって行っている。
【０００４】
また、このような液晶表示装置は、画像表示部が形成された基板上において、前記画像表示部の周辺に、各ゲート信号線に走査信号を供給するための走査信号駆動回路や、各ドレイン信号線に映像信号を供給するための映像信号駆動回路が形成され、それぞれの駆動回路には、画素内に形成される前記薄膜トランジスタと並行して形成される多数の薄膜トランジスタを備えるものが広く知られている。
【０００５】
そして、これら薄膜トランジスタは、いわゆるＭＩＳ（Metal Insulator Semiconductor）構造からなり、パネルの各基板のうちバックライトと対向する基板の液晶側の面にいわゆるボトムゲート型として構成するものが知られている。ボトムゲート型の薄膜トランジスタは、そのゲート電極が半導体層よりも基板側に位置づけて構成され、前記半導体層に光が照射された場合に特性変化が生じてしまうことに鑑み、前記基板を通して照射されるバックライトからの光を前記ゲート電極によって遮光できるようになっている。
【０００６】
また、近年、前記薄膜トランジスタにおいて、半導体層が、ゲート電極側から微結晶シリコン層およびアモルファスシリコン層を順次積層させた２層構造としたものが知られるに至っている。（下記特許文献１参照）微結晶シリコン層はアモルファスシリコン層に熱処理を施すことによって形成することができる。このような薄膜トランジスタは、半導体層がアモルファスシリコン層のみで形成された薄膜トランジスタよりも、電界効果移動度を高くすることができる。また、初期特性の一つであるいわゆるＳ値（スイングファクタ）を小さくできるとともに、しきい値電圧の径時的な変動を小さく抑えることができる効果を奏する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−１６７０５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、下記特許文献１で示す薄膜トランジスタは、微結晶シリコン層をゲート電極で遮光しきれていない。また、仮に上述したようにゲート電極によってバックライトからの光を遮光する構成としても、オフ電流が増大してしまう不都合が生じた。尚、オフ電流とは、薄膜トランジスタのスイッチング特性をオフにする制御電圧がゲート電極に印加されている状態でも、薄膜トランジスタのソース、ドレイン間に流れてしまう電流のことをいう。
【０００９】
本発明者等は、この原因を追及した結果、次のようなことが判明した。まず、薄膜トランジスタの半導体層を微結晶シリコン層およびアモルファスシリコン層の積層構造とした場合、該薄膜トランジスタのゲート電極は、その膜厚を比較的薄く形成するようにしていた。前記微結晶シリコンの形成において、アモルファスシリコンを加熱する加熱工程が必要になるが、この熱が前記ゲート電極を通じて放熱されるのを抑制するためである。前記微結晶シリコンの形成のために加えた熱が放熱されると、アモルファスシリコンが十分に微結晶化されなくなってしまう。よって、ゲート電極がたとえばＭｏＷで構成されている場合、その膜厚は約５０ｎｍとしていた。
【００１０】
一方、このような構成の薄膜トランジスタは、その半導体層内での光電変換効率が大幅に向上してしまうことが確認された。半導体層への光の入射によって、アモルファスシリコン層内では長波長の光によっても電子−正孔対の充分な発生がなされるとともに、微結晶シリコン層内では発生した電子−正孔対の充分な分離がなされ、これら分離された電子は一方の電極へ、正孔は他方の電極へ導かれるようになってしまうからである。
【００１１】
このことから、基板を通したバックライトからの光は、薄膜トランジスタのゲート電極を僅かながら透過し、薄膜トランジスタの半導体層へ入射し、上述したメカニズムによる光電変換によって、該薄膜トランジスタにオフ電流が生じてしまうことになる。ちなみに、ゲート電極が、たとえばＭｏＷで構成され、膜厚が約５０ｎｍの場合、該ゲート電極の光透過率は約１％である。
【００１２】
本発明の目的は、極めて簡単な構成にも拘わらず、光照射の低減によるオフ電流の発生の抑制を図った薄膜トランジスタを備える表示装置を提供することにある。
【課題を解決するための手段】
【００１３】
本発明の表示装置では、その薄膜トランジスタのゲート電極の膜厚を比較的大きくすることによって該ゲート電極の遮光効果を向上させ、オフ電流の発生の抑制を図るようにしたものである。
【００１４】
本発明の構成は、たとえば、以下のようなものとすることができる。
【００１５】
（１）本発明の表示装置は、画像表示部が形成された基板に薄膜トランジスタが形成された表示装置であって、
前記薄膜トランジスタは、ゲート電極と、前記ゲート電極を被って形成されたゲート絶縁膜と、前記ゲート絶縁膜上であって前記ゲート電極に重畳して形成される島状の半導体層と、前記半導体層上に形成され互いに対向して配置された一対の電極と、を備え、
前記半導体層は、平面的に観た場合、前記ゲート電極の形成領域内に配置され、前記ゲート電極側から、結晶性半導体層および非晶質半導体層の順次積層体から構成され、
前記ゲート電極は、少なくとも前記半導体層と対向する領域において、光透過率が０．３％以下となる膜厚で形成されていることを特徴する。
【００１６】
（２）本発明の表示装置は、（１）において、前記結晶性半導体層は微結晶半導体層であることを特徴とする。
【００１７】
（３）本発明の表示装置は、（１）において、前記結晶性半導体層は多結晶半導体層であることを特徴とする。
【００１８】
（４）本発明の表示装置は、（１）において、前記ゲート電極は、前記半導体層と対向する領域における厚さが、前記半導体層と対向する領域以外の領域における厚さよりも大きいことを特徴とする。
【００１９】
（５）本発明の表示装置は、（１）において、前記結晶性半導体層は、前記ゲート絶縁膜の反対側の表面と前記表面と交差する側壁面とを有し、前記表面と前記側壁面とは、前記非晶質半導体層で被われていることを特徴とする。
【００２０】
（６）本発明の表示装置は、（１）において、前記ゲート電極はＭｏＷ合金で形成され、前記結晶性半導体層は微結晶シリコンで形成され、前記非晶質半導体層はアモルファスシリコンで形成され、前記ゲート電極の前記膜厚は、７５ｎｍ以上１５０ｎｍ以下であることを特徴とする。
【００２１】
（７）本発明の表示装置は、（１）において、前記薄膜トランジスタは、画像表示部を構成する画素内に形成される薄膜トランジスタであることを特徴とする。
【００２２】
（８）本発明の表示装置は、（１）において、前記薄膜トランジスタは、画像表示部の周辺の回路内に形成される薄膜トランジスタであることを特徴とする。
【００２３】
（９）本発明の表示装置は、（１）において、液晶表示装置であることを特徴とする。
【００２４】
（１０）本発明の表示装置は、（１）において、有機ＥＬ表示装置であることを特徴とする。
【００２５】
なお、上記した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、上記した構成以外の本発明の構成の例は、本願明細書全体の記載または図面から明らかにされる。
【発明の効果】
【００２６】
上述した表示装置によれば、極めて簡単な構成にも拘わらず、半導体層への光照射を低減し、オフ電流の発生の抑制を図った、電界効果移動度の高い薄膜トランジスタを具備させることができる。
【００２７】
本発明のその他の効果については、明細書全体の記載から明らかにされる。
【図面の簡単な説明】
【００２８】
【図１】本発明の表示装置の実施例１に備えられる薄膜トランジスタの断面図である。
【図２】本発明の表示装置の実施例１の概略を示す平面図である。
【図３】本発明の表示装置の実施例１の画素を示す構成図である。
【図４】本発明の表示装置の実施例１に備えられる薄膜トランジスタのオフ電流に関する特性を示したグラフである。
【図５】本発明の表示装置の実施例２に備えられる薄膜トランジスタの断面図である。
【図６】本発明の表示装置の実施例３に備えられる薄膜トランジスタの断面図である。
【発明を実施するための形態】
【００２９】
本発明の実施例を図面を参照しながら説明する。なお、各図および各実施例において、同一または類似の構成要素には同じ符号を付し、説明を省略する。
【実施例１】
【００３０】
（全体構成）
図２は、本発明の表示装置の実施例１を液晶表示装置を例に挙げて示した平面図である。
【００３１】
図２において、液晶表示装置は、観察者側に配置される液晶表示パネルＰＮＬとこの液晶表示パネルＰＮＬの背面に配置されるバックライトＢＬとで構成されている。
【００３２】
液晶表示パネルＰＮＬは、たとえばガラスからなる矩形状の基板ＳＵＢ１および基板ＳＵＢ２によって外囲器を構成するようになっている。基板ＳＵＢ１および基板ＳＵＢ２との間には液晶（図示せず）が挟持され、この液晶は、基板ＳＵＢ１と基板ＳＵＢ２を固定するシール材ＳＬによって封入されている。該シール材ＳＬによって液晶が封入された領域は画像表示領域ＡＲを構成するようになっている。この画像表示領域ＡＲは複数の画素がマトリックス状に配置された領域となっている。
【００３３】
前記基板ＳＵＢ１の下側辺部は、基板ＳＵＢ２から露出する部分を有し、この部分には、外部から信号を入力させるフレキシブル基板ＦＰＣの一端が接続されるようになっている。また、前記基板ＳＵＢ１上において、フレキシブル基板ＦＰＣと基板ＳＵＢ２の間の領域にはチップからなる半導体装置ＳＣＮが搭載されている。この半導体装置ＳＣＮは、基板ＳＵＢ１上に形成された配線ＷＬ１を介して前記フレキシブル基板ＦＰＣからの各信号が入力されるようになっている。
【００３４】
また、シール材ＳＬと前記画像表示領域ＡＲの間の領域であって、該画像表示領域ＡＲのたとえば図中左側の領域には走査信号駆動回路Ｖ、図中下側の領域にはＲＧＢスイッチング回路ＲＧＢＳが形成されている。これら走査信号駆動回路Ｖ、およびＲＧＢスイッチング回路ＲＧＢＳには、それぞれ、基板ＳＵＢ１上に形成された配線ＷＬ２、ＷＬ３を介して、前記半導体装置ＳＣＮから信号が供給されるようになっている。走査信号駆動回路Ｖは後述する複数のゲート信号線ＧＬに走査信号を順次供給するための回路からなり、ＲＧＢスイッチング回路ＲＧＢＳは後述する複数のドレイン信号線ＤＬに供給する映像信号を赤色用、緑色用、および青色用ごとに時系列的に切り替える回路からなっている。
【００３５】
ここで、前記走査信号駆動回路ＶおよびＲＧＢスイッチング回路ＲＧＢＳは、画像表示領域ＡＲ内の画素の形成と並行して基板ＳＵＢ１上に形成される回路であり、それぞれ複数の薄膜トランジスタ（図示せず）を備えて構成されるようになっている。
【００３６】
画像表示領域ＡＲには、ゲート信号線ＧＬ、ドレイン信号線ＤＬ、およびコモン信号線ＣＬが形成されている。前記ゲート信号線ＧＬは、図中ｘ方向に延在しｙ方向に並設され、それらの左側端は、前記走査信号駆動回路Ｖに接続されている。前記ドレイン信号線ＤＬは、図中ｙ方向に延在しｘ方向に並設され、それらの下端は、前記ＲＧＢスイッチング回路ＲＧＢＳに接続されている。前記コモン信号線ＣＬは、隣接するゲート信号線ＧＬの間に該ゲート信号線ＧＬと並行に形成され、その一端（たとえば図中右側端）は共通に接続され、前記半導体装置ＳＣＮから基準信号（映像信号に対して基準となる信号）が供給されるようになっている。
【００３７】
隣接する一対のゲート信号線ＧＬと隣接する一対のドレイン信号線ＤＬとで囲まれる領域（たとえば図中点線枠Ａ'内）は画素領域に相当するようになっている。画素は、図中実線枠Ａにおける拡大図に示すように、ゲート信号線ＧＬからの走査信号によってオンされる薄膜トランジスタＴＦＴと、このオンされた薄膜トランジスタＴＦＴを介してドレイン信号線ＤＬからの映像信号が供給される画素電極ＰＸと、前記コモン信号線ＣＬに接続されて基準信号が供給される対向電極ＣＴを備えて構成されている。これら画素電極ＰＸと対向電極ＣＴとの間には、基板ＳＵＢ１の面に平行な成分を有する電界が発生し、この電界によって液晶の分子を駆動させるようになっている。このような液晶表示装置は、いわゆる広視野角表示ができるものとして知られ、このような液晶への電界の印加の特異性から、ＩＰＳ方式、あるいは横電界方式と称されている。しかし、本発明は、このような横電界方式に限らず、いわゆる縦電界方式と称される液晶表示装置にも適用することができる。
【００３８】
バックライトＢＬは、液晶表示パネルＰＮＬの少なくとも画像表示領域ＡＲと対向する面光源を備えたものとして構成されている。このようなバックライトＢＬは、たとえば、液晶表示パネルＰＮＬと平行して配置される導光板と、この導光板のたとえば一辺における側壁面に配置された光源によって構成されている。光源としては冷陰極線管あるいは発光ダイオード等が用いられる。光源の光が導光板内に入射された後、導光板内で反射等が繰り返され、導光板の液晶表示パネルＰＮＬと対向する面から出射されるようになっている。
【００３９】
（画素の構成）
図３（ａ）、（ｂ）は、基板ＳＵＢ１の液晶側の面に形成された画素の構成を示す図で、図２に示す実線丸枠Ａにおける部分の構成を示している。図３（ａ）は平面図を、図３（ｂ）は図３（ａ）のIIIｂ−IIIｂ線における断面図を示している。
【００４０】
まず、基板ＳＵＢ１の液晶側の面に、図中ｘ方向に延在されｙ方向に並設されるゲート信号線ＧＬが形成されている。基板ＳＵＢ１の表面には、ゲート信号線ＧＬをも被って絶縁膜ＧＩが形成され、この絶縁膜ＧＩは後述の薄膜トランジスタＴＦＴの形成領域においてゲート絶縁膜として機能するようになっている。
【００４１】
ゲート絶縁膜ＧＩの表面であってゲート信号線ＧＬの一部に重畳する薄膜トランジスタＴＦＴの形成領域に、半導体層ＳＣＬが島状に形成されている。前記薄膜トランジスタＴＦＴは、前記半導体層ＳＣＬの表面に、互いに対向配置されたドレイン電極ＤＴ、ソース電極ＳＴが形成されることにより、ゲート信号線ＧＬの一部をゲート電極とするいわゆるボトムゲート構造のＭＩＳ（Metal Insulator Semiconductor）型トランジスタが構成されるようになる。なお、この薄膜トランジスタＴＦＴの構成は後に詳述する。
【００４２】
前記基板ＳＵＢ１の表面には図中ｙ方向に延在しｘ方向に並設されるドレイン信号線ＤＬが形成され、このドレイン信号線ＤＬの一部を前記半導体層ＳＣＬの表面に延在させることにより、該延在部を薄膜トランジスタＴＦＴのドレイン電極ＤＴとするようになっている。また、ドレイン信号線ＤＬの形成の際に、薄膜トランジスタＴＦＴのソース電極ＳＴが形成され、このソース電極ＳＴは半導体層ＳＣＬの形成領域を超えて画素領域側に延在するパッド部ＰＤを具備して構成されている。このパッド部ＰＤは後述の画素電極ＰＸと電気的に接続される部分として構成される。
【００４３】
前記基板ＳＵＢ１の表面にはドレイン信号線ＤＬ等をも被って保護膜ＰＡＳが形成されている。この保護膜ＰＡＳは薄膜トランジスタＴＦＴの液晶との直接の接触を回避するための膜からなり、たとえば、無機絶縁膜からなる保護膜ＰＡＳ１および有機絶縁膜からなる保護膜ＰＡＳ２の積層構造から構成される。保護膜ＰＡＳ２において有機絶縁膜を用いたのはたとえば保護膜ＰＡＳの表面を平坦化する効果を奏するためである。
【００４４】
絶縁膜ＰＡＳの表面であって隣接する一対のゲート信号線ＧＬの間には、該ゲート信号線ＧＬの走行方向に沿って形成されるコモン信号線ＣＬが形成されている。このコモン信号線ＣＬは図中ｘ方向に並設される各画素領域のほぼ全域を被って形成され、各画素領域における対向電極ＣＴを兼備した構成となっている。このコモン信号線ＣＬ（対向電極ＣＴ）は、たとえばＩＴＯ（Indium Tin Oxide）からなる透光性導電膜から構成されている。
【００４５】
基板ＳＵＢ１の表面には、コモン信号線ＣＬ（対向電極ＣＴ）をも被って
無機絶縁膜からなる絶縁膜ＬＩが形成され、この絶縁膜ＬＩの上面には各画素領域に画素電極ＰＸが形成されている。絶縁膜ＬＩは画素電極ＰＸと後述の対向電極ＣＴとの層間を図る層間絶縁膜としての機能を有する。画素電極ＰＸは、たとえば図中ｙ方向に延在されｘ方向に並設された複数（図ではたとえば３個）の線状の電極からなり、これら各電極は、前記薄膜トランジスタＴＦＴ側の端部において互いに接続された接続部ＪＮを備えている。画素電極ＰＸは、たとえばＩＴＯ（Indium Tin Oxide）からなる透光性導電膜から構成されている。画素電極ＰＸの接続部ＪＮの一部は、層間絶縁膜ＬＩおよび絶縁膜ＰＡＳに形成されたスルーホールＴＨを通して前記ソース電極ＳＴのパッド部ＰＤに電気的に接続されるようになっている。また、この場合において、コモン信号線ＣＬ（対向電極ＣＴ）において、予め、前記スルーホールＴＨとほぼ同軸で該スルーホールＴＨよりも充分に径の大きな開口ＯＰが形成され、前記画素電極ＰＸが対向電極ＣＴと電気的にショートしてしまうのを回避させている。
【００４６】
（薄膜トランジスタの構成）
図１は、前記薄膜トランジスタＴＦＴの詳細な構成を示す断面図で、図３（ｂ）の一点鎖線枠Ｂにおける拡大図となっている。
【００４７】
図１において、基板ＳＵＢ１の表面にゲート電極ＧＴが形成されている。このゲート電極ＧＴは、ゲート信号線ＧＬの一部の領域に相当し、該ゲート信号線ＧＬとともに、たとえばＭｏＷ、Ｔｉ、Ａｌ等の金属の導電膜によって形成されている。
【００４８】
前記ゲート電極ＧＴ（この実施例１の場合はゲート信号線ＧＬも）は、その厚さＷが所定値以上となるように構成されている。この場合のゲート電極ＧＴの厚さＷは、たとえばＭｏＷ、Ｔｉ、Ａｌ等の材料によって異なり、結果として光透過率が０．３％以下となるように設定されている。これにより、ゲート電極ＧＴの遮光効率を向上させた構成としている。ゲート電極ＧＴの材料をたとえばＭｏＷとした場合に、従来では、微結晶半導体層μＣＳの形成の際に加える熱がゲート電極ＧＴによって放熱されてしまうのを抑制する目的から、その膜厚が５０ｎｍ程度（この場合の光透過率は１％）となっていたのに対し、本実施例の場合には、その値よりも大きな厚さで設定されるようになっている。
【００４９】
ゲート電極ＧＴは、平面的に観て、後述の半導体層ＳＣＬの形成領域をはみ出すような大きさで形成されている。ゲート電極ＧＴによってバックライトＢＬ（図中下側に配置されている）からの光を遮光させる機能をもたせるためである。ゲート電極ＧＴをも被って基板ＳＵＢ１の表面には絶縁膜ＧＩが形成され、この絶縁膜ＧＩはゲート絶縁膜として機能するようになっている。絶縁膜ＧＩの上面には、島状に形成された半導体層ＳＣＬが形成されている。この半導体層ＳＣＬは前記ゲート電極ＧＴと重畳するようにして形成され、平面的に観て、前記ゲート電極ＧＴからはみ出すことなく形成されている。そして、この半導体層ＳＣＬは、ゲート電極ＧＴ側から、たとえば微結晶シリコンからなる微結晶半導体層μＣＳとたとえばアモルファスシリコンからなる非晶質半導体層ＡＳの順次積層体から構成されている。
【００５０】
半導体層ＳＣＬの表面には、ドレイン電極ＤＴおよびソース電極ＳＴが形成されている。ドレイン電極ＤＴとソース電極ＳＴは、半導体層ＳＣＬ上において、相互に対向して配置され、半導体層ＳＣＬの側壁面に沿って該半導体層ＳＣＬの形成領域外にまで延在されている。ドレイン電極ＤＴはドレイン信号線ＤＬに接続され、ソース電極ＳＴはパッド部ＰＤと接続されていることは上述した通りである。また、半導体層ＳＣＬの表面において、ドレイン電極ＤＴとの界面、およびソース電極ＳＴとの界面には、それぞれ、非晶質半導体層ＡＳにたとえばｎ型の高濃度不純物をドープさせたコンタクト層ＣＮが形成されている。前記コンタクト層ＣＮは、半導体層ＳＣＬの形成の際に、該半導体層ＳＣＬの上面に高濃度不純物層を形成しておき、パターン化されたドレイン電極ＤＴおよびソース電極ＳＴを形成した後に、該ドレイン電極ＤＴおよびソース電極ＳＴをマスクとし、このマスクから露出された前記高濃度不純物層をエッチングすることによって形成されるようになっている。この場合、高濃度不純物層の残留物によって、ドレイン電極ＤＴとソース電極ＳＴとの短絡を回避するため、ドレイン電極ＤＴおよびソース電極ＳＴから露出された半導体層ＳＣＬの表面は、コンタクト層ＣＮとの界面よりも深くなるようにエッチングされる。
【００５１】
このような構成からなる薄膜トランジスタＴＦＴは、その半導体層ＳＣＬにおいて、微結晶半導体層μＣＳと非晶質半導体層ＡＳの順次積層体から構成されているため、光電変換効率が高くなって構成されることになる。すなわち、半導体層ＳＣＬへの光の入射によって、非晶質半導体層ＡＳ内では長波長の光によっても電子−正孔対の充分な発生がなされるとともに、微結晶半導体層μＣＳ内では発生した電子−正孔対の充分な分離がなされ、これら分離された電子は一方の電極へ、正孔は他方の電極へ導かれる現象が生じてしまうからである。
【００５２】
しかし、このように光電変換効率の高い半導体層ＳＣＬが用いられていても、ゲート電極ＧＴは、上述したように、光透過率が０．３％以下となる膜厚で形成されているため、たとえば、基板ＳＵＢ１を通して入射されるバックライトＢＬからの光は、前記ゲート電極ＧＴによってほぼ完全に遮光され、上述した光電変換による弊害を回避することができるようになる。
【００５３】
図４は、上述した構成の薄膜トランジスタＴＦＴにおいて、ゲート電極ＧＴの材料をＭｏＷとし、その膜厚を１００ｎｍとした場合のオフ電流特性を示したグラフである。該グラフにおいて、横軸にはバックライトＢＬの輝度（ｃｄ／ｍ２）をとり、縦軸にはオフ電流（ｐＡ）をとっている。
【００５４】
図４において、曲線αは、上述した構成の薄膜トランジスタＴＦＴであって、ゲート電極ＧＴの材料をＭｏＷとし、その膜厚を１００ｎｍとした場合のオフ電流特性である。また、比較のため、曲線βにおいて、上述した構成の薄膜トランジスタＴＦＴであって、ゲート電極ＧＴの材料をＭｏＷとし、その膜厚を５０ｎｍとした場合のオフ電流特性を示している。さらに、図４では、曲線γにおいて、低温で形成できるポリシリコン（ＬＴＰＳ）を半導体層とする薄膜トランジスタであって、ゲート電極ＧＴの材料をＭｏＷとし、その膜厚を５０ｎｍとした場合のオフ電流特性も示している。
【００５５】
図４から明らかとなるように、実施例１に示した薄膜トランジスタＴＦＴは、そのゲート電極ＧＴの充分な遮光性が確保され、バックライトＢＬの輝度が２００００（ｃｄ／ｍ２）にまで至っても、オフ電流をほぼ０（ｐＡ）に維持できることを示している。
【００５６】
尚、上記の通り、光透過率が０．３％以下となる膜厚でゲート電極ＧＴを形成すればオフ電流を大幅に低減できるが、ゲート電極ＧＴの膜厚を厚くしすぎると、微結晶半導体層を形成する際にゲート電極ＧＴの吸熱によって、十分に微結晶化された半導体層が得られなくなる。よって、ゲート電極ＧＴの材料にＭｏＷを用い、半導体層を微結晶シリコン層とアモルファスシリコン層とで形成した場合、ゲート電極ＧＴの膜厚は、７５ｎｍ以上１５０ｎｍ以下の厚さにすることが望ましい。
【実施例２】
【００５７】
図５は、本発明の表示装置の実施例２を示す構成図で、図１に対応した図となっている。
【００５８】
図５において、図１の場合と比較して異なる構成は、ゲート電極ＧＴは、少なくとも半導体層ＳＣＬ（微結晶半導体層μＣＳ、非晶質半導体層ＡＳ）と対向する領域において、光透過率が０．３％以下となる膜厚Ｗで形成され、ゲート信号線ＤＬを含むそれ以外の領域はそれよりも小さな膜厚ｗで形成するようにしたものである。半導体層ＳＣＬへの光照射を回避することによって本発明の課題を達成できることから、ゲート電極ＧＴのうち必要最小限の領域のみに充分な遮光機能をもたせるようにしたものである。
【００５９】
このことから、ゲート電極ＧＴを二層構造によって形成することにより、図５に示したと同様の構成とするようにしてもよい。
【実施例３】
【００６０】
図６は、本発明の表示装置の実施例３を示す構成図で、図１に対応した図となっている。
【００６１】
図６において、図１の場合と比較して異なる構成は、微結晶半導体層μＣＳと非晶質半導体層ＡＳとの順次積層体からなる半導体層ＳＣＬにおいて、微結晶半導体層μＣＳは比較的小さな面積で形成され、非晶質半導体層ＡＳはその周辺において微結晶半導体層μＣＳよりも外方にはみ出して形成された構成となっていることにある。このような構成は、ドレイン電極ＤＴおよびソース電極ＳＴの微結晶半導体層μＣＳとの直接の接触を回避した構成となっている。
【００６２】
この場合にあっても、ゲート電極ＧＴは、平面的に観て、半導体層ＳＣＬ（非晶質半導体層ＡＳ）の形成領域をはみ出すような大きさで形成されている。ゲート電極ＧＴによってバックライトＢＬからの光を遮光させる機能をもたせるためである。
【実施例４】
【００６３】
上述した実施例では、薄膜トランジスタＴＦＴの半導体層ＳＣＬは、微結晶半導体層μＣＳと非晶質半導体層ＡＳとの順次積層体として構成したものである。しかし、微結晶半導体層μＣＳの代わりに、たとえばポリシリコンのような多結晶半導体層であっても、上述したような同様の課題を有する。このため、薄膜トランジスタＴＦＴの半導体層ＳＣＬが、多結晶半導体層と非晶質半導体層ＡＳとの順次積層体であってもよい。なお、この明細書では、微結晶半導体層および多結晶半導体層を結晶性半導体層と称する場合がある。
【実施例５】
【００６４】
上述した実施例では、図１に示した薄膜トランジスタＴＦＴは、画像表示部ＡＲにおいて各画素に形成される薄膜トランジスタＴＦＴについて説明したものである。
【００６５】
しかし、図２に示したように、基板ＳＵＢ１上に形成される走査信号駆動回路Ｖは複数の薄膜トランジスタを備えており、これら薄膜トランジスタにおいても図１に示した構成を採用することができる。したがって、走査信号駆動回路Ｖの薄膜トランジスタにも本発明を適用することができる。
【００６６】
同様に、基板ＳＵＢ１上に形成されるＲＧＢスイッチング回路ＲＧＢＳも複数の薄膜トランジスタを備えており、これら薄膜トランジスタにおいても図１に示した構成を採用することができる。したがって、ＲＧＢスイッチング回路ＲＧＢＳの薄膜トランジスタにも本発明を適用することができる。
【００６７】
このことから、上述の走査信号駆動回路Ｖ、あるいはＲＧＢスイッチング回路ＲＧＢＳに限らず、表示部が形成された基板上に形成される他の薄膜トランジスタにも本発明を適用することができる。要は、画像表示部ＡＲの周辺に形成される回路を構成する薄膜トランジスタに適用させることができる。
【実施例６】
【００６８】
上述した実施例では、液晶表示装置について例を挙げて説明したものである。しかし、有機ＥＬ表示装置等の他の表示装置においても適用できる。有機ＥＬ表示装置にあってもその基板上に薄膜トランジスタが形成されているからである。
【００６９】
以上、本発明を実施例を用いて説明してきたが、これまでの各実施例で説明した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、それぞれの実施例で説明した構成は、互いに矛盾しない限り、組み合わせて用いてもよい。
【符号の説明】
【００７０】
ＰＮＬ……液晶表示パネル、ＢＬ……バックライト、ＳＵＢ１、ＳＵＢ２……基板、ＡＲ……画像表示部、ＦＰＣ……フレキシブル基板、ＳＣＮ……半導体装置、ＳＬ……シール材、ＧＬ……ゲート信号線、ＤＬ……ドレイン信号線、ＣＬ……コモン信号線、ＴＦＴ……薄膜トランジスタ、ＰＸ……画素電極、ＣＴ……対向電極、Ｖ……走査信号駆動回路、ＲＧＢＳ……ＲＧＢスイッチング回路、ＧＴ……ゲート電極、ＧＩ……絶縁膜、ＳＣＬ……半導体層、μＣＳ……微結晶半導体層、ＡＳ……非晶質半導体層、ＣＮ……コンタクト層、ＤＴ……ドレイン電極、ＳＴ……ソース電極、ＰＤ……パッド部、ＰＡＳ……保護膜、ＰＡＳ１……保護膜（無機絶縁膜）、ＰＡＳ２……保護膜（有機絶縁膜）、ＬＩ……層間絶縁膜。
【図１】
2010245480.tif 000003
【図２】
2010245480.tif 000004
【図３】
2010245480.tif 000005
【図４】
2010245480.tif 000006
【図５】
2010245480.tif 000007
【図６】
2010245480.tif 000008