(57)【要約】【課題】入力回路では、面積を増やすことなく確実に出力位相反転を防止する。出力回路では、出力位相反転防止動作の際に電流が増えず、安定な回路動作が行われ、回路面積が増大しないようにする。【解決手段】ベースとコレクタ間に寄生ダイオードＤ２Ａ，Ｄ２Ｂを有するトランジスタＱ１，Ｑ２、出力位相反転防止用ダイオードＤ１Ａ，Ｄ１Ｂ、電流源Ｉ１、負荷Ｒ２Ａ，Ｒ２Ｂを備えた入力回路１０では、トランジスタＱ１、Ｑ２のベースに抵抗Ｒ１Ａ，Ｒ１Ｂを接続する。トランジスタＱ３〜Ｑ６を備えそのトランジスタＱ５，Ｑ６のエミッタを入力回路１０の負荷Ｒ２Ａ，Ｒ２Ｂに接続した出力回路２０では、トランジスタＱ５，Ｑ６にベース電流を供給する電流源Ｉ２を接続する。【選択図】図１
2010028311.tif 000002
【特許請求の範囲】
【請求項１】
第１の導電型の第１および第２のトランジスタのエミッタを第１の電流源を介して第１の電源端子に接続した差動回路と、
前記第１および第２のトランジスタのコレクタと第２の電源端子との間にそれぞれ接続された第１および第２の負荷と、
前記第１のトランジスタのベースと第１の入力端子との間に接続された第１の抵抗および前記第２のトランジスタのベースと第２の入力端子との間に接続された第２の抵抗と、
前記第１のトランジスタのコレクタと前記第１の負荷との第１の共通接続点と前記第２の入力端子との間に前記第２の入力端子側をカソードとするよう接続された第１のダイオードと、
前記第２のトランジスタのコレクタと前記第２の負荷との第２の共通接続点と前記第１の入力端子との間に前記第１の入力端子側をカソードとするよう接続された第２のダイオードと、
を備えることを特徴とする演算増幅器。
【請求項２】
請求項１に記載の演算増幅器において、
第１のカレントミラー回路と、
該第１のカレントミラー回路の入力側にコレクタが接続され前記第２の共通接続点にエミッタが接続された第２の導電型の第３のトランジスタと、
前記第１のカレントミラー回路の出力側にコレクタが接続され前記第１の共通接続点にエミッタが接続された前記第２の導電型の第４のトランジスタと、
該第３および第４のトランジスタのベースと前記第１の電源端子との間に接続された第２の電流源とを備え、
前記第４のトランジスタのコレクタが出力端子に接続されたことを特徴とする演算増幅器。
【請求項３】
請求項２に記載の演算増幅器において、前記第２の電流源は、
前記第１の電源端子に一端が接続された第３の電流源と、
該第３の電流源の他端にエミッタが共通接続された前記第１の導電型の第５および第６のトランジスタからなるカレントミラー回路と、
ベースが該カレントミラー回路の入力側に接続されコレクタが前記第３の電流源に接続されエミッタが前記第２の電源端子に接続された第７のトランジスタとを備え、
前記カレントミラー回路の出力側を前記第３および第４のトランジスタのベースに接続したことを特徴とする演算増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力電圧が電源電圧を越えた際に発生する出力位相反転に対して対策を施した演算増幅器に関するものである。
【背景技術】
【０００２】
反転防止対策を施していない演算増幅器では、入力電圧が低電位側電源電圧よりも低下した場合、例えば、低電位側電源電圧が０Ｖで入力電圧が−８Ｖ程度に低下した場合では、図５に示すように出力電圧が変化し、出力位相反転現象を引き起こす。そこで、従来では、例え入力電圧が低電位側電源電圧よりも低下した場合であっても、出力電圧が位相反転せず、図６に示すような特性が得られるように、出力位相反転防止対策を施している。
【０００３】
図７はこの出力位相反転防止対策を施した従来の演算増幅器の構成を示す回路図である（例えば、特許文献１の図１参照）。この演算増幅器は入力回路１０Ａと出力回路２０Ａから構成されている。入力回路１０Ａは、差動回路を構成するＰＮＰトランジスタＱ１，Ｑ２および電流源Ｉ１、その差動回路の負荷抵抗Ｒ２Ａ，Ｒ２Ｂ、出力位相反転防止用のダイオードＤ１Ａ，Ｄ１Ｂを備える。また、出力回路２０Ａは、カレントミラー回路を構成するＰＮＰトランジスタＱ３，Ｑ４、入力回路１０Ａの負荷抵抗Ｒ２Ａ，Ｒ２Ｂに接続されたＮＰＮトランジスタＱ５，Ｑ６、およびそのトランジスタＱ５，Ｑ６にベースバイアスを与える電流源Ｉ４、ダイオードＤ３および抵抗Ｒ３からなる直列回路、を備える。１１は反転入力端子、１２は非反転入力端子、２１は出力端子である。Ｄ２Ａ，Ｄ２ＢはトランジスタＱ１，Ｑ２のコレクタ・ベース間に形成される寄生ダイオードである。
【０００４】
この演算増幅器について、非反転入力端子１２の電圧が低電位側電源電圧ＶＥＥより低下した時の動作を用い、出力位相反転防止動作を説明する。電圧ＶＥＥ＝０Ｖとし、非反転入力端子１２の入力電圧ＶＩＮ＋が、ＶＩＮ＋＜−０．７[Ｖ]となったとき、トランジスタＱ２の寄生ダイオードＤ２Ｂを通じて電流ＩＤ２Ｂが流れる。同時に、非反転入力端子１２に接続されたダイオードＤ１Ｂを通して電流ＩＤ１Ｂが流れる。このように、電流ＩＤ２Ｂ，ＩＤ１Ｂが流れることによって、ノードＮ１、Ｎ２の電圧ＶＮ１，ＶＮ２が低下する。
【０００５】
ダイオードＤ１Ｂのアノート゛・カソード間電圧をＶＡＫＤ１Ｂ、寄生ダイオードＤ２Ｂのアノート゛・カソード間電圧をＶＡＫＤ２Ｂとすると、電源ＶＥＥからノードＮ２を経由してダイオードＤ１Ｂを流れる電流をＩＮ２、電源ＶＥＥからノードＮ１を経由して寄生ダイオードＤ２Ｂに流れる電流をＩＮ１、トランジスタＱ１，Ｑ２の逆方向飽和電流をＩｓ、ＶＴを熱電圧、ｎ１，ｎ２を単位素子面積に対する倍率とすると、
2010028311.tif 000003
となる。このとき、出力位相反転を生じさせないためには、ＶＮ１＞ＶＮ２が常に維持される必要がある。
【０００６】
近似的に電流ＩＮ１，ＩＮ２がほぼ同じであるとし、出力端子２１の電圧がマージンをもって低く維持するために熱電圧分の電位差が必要であるとすると、式(1)、(2)より、
2010028311.tif 000004
となる。
【０００７】
式(3)は、十分な出力位相反転防止効果を得るためには、ダイオードＤ１Ｂは寄生ダイオードＤ２Ｂよりも２．７倍の面積を持つ必要があることを示す。これは、出力位相反転防止のためにダイオードＤ１Ａ，Ｄ１Ｂの素子に大きな面積を必要とすることを示す。通常、演算増幅器はオフセット電圧特性のためにトランジスタＱ１，Ｑ２の素子面積を大きくするため、ダイオードＤ１Ａ，Ｄ１Ｂも大きな面積が必要となり、素子面積が制限されている場合には実現が難しくなる。
【０００８】
一方、反転入力端子１１および非反転入力端子１２の入力電圧が低電位側電源電圧ＶＥＥよりも０．７Ｖ以下となった場合、ノードＮ１，Ｎ２の電圧ＶＮ１，ＶＮ２が電圧ＶＥＥよりも低くなる。出力回路２０ＡのトランジスタＱ５のベース・エミッタ間電圧ＶＢＥＱ５、トランジスタＱ６のベース・エミッタ間電圧ＶＢＥＱ６がそれぞれ約０．７[Ｖ]とすると、トランジスタＱ５，Ｑ６のベースのノードＮ３の電圧ＶＮ３は
2010028311.tif 000005
となる。
【０００９】
ＶＮ３＜０．７[Ｖ]となった場合、ダイオードＤ３に流れてノードＮ３のベース電圧を維持していた電流源Ｉ４の電流Ｉ４がダイオードＤ３に流れず、すべてトランジスタＱ５，Ｑ６のベースに流入する。このとき、電流Ｉ４がトランジスタＱ５，Ｑ６のベースに均等に流入したとすると、トランジスタＱ５のコレクタ電流ＩＣ５とトランジスタＱ６のコレクタ電流ＩＣ６は、ＮＰＮトランジスタの電流増幅率をβＮとすると、
2010028311.tif 000006
Ｉ４＝１０μＡ、βＮ＝２００とすると、式(5)、(6)より、
2010028311.tif 000007
となる。この式(7)は、出力位相反転防止動作中に大きな回路電流が流れることを示す。
【００１０】
図８に非反転入力端子１２の入力電圧ＶＩＮ＋が変化したときのトランジスタＱ５，Ｑ６のコレクタ電流ＩＣＱ５、ＩＣＱ６を確認したシミュレーション回路図を示す。ここでは、出力端子２１を５ｋΩの抵抗を介して反転入力端子１１に接続し、抵抗Ｒ２Ａ＝Ｒ２Ｂ＝２ｋΩ、Ｒ３＝１ｋΩとし、電流源Ｉ１の電流Ｉ１＝５０μＡ、電流源Ｉ４の電流Ｉ４＝１０μＡとし、非反転入力端子１２には５ｋΩの抵抗を介して入力電圧Ｅ１を印加し、高電位側電源端子ＶＣＣと低電位側電源端子ＶＥＥの間には５Ｖの電圧を印加した。また、図９にそのシミュレーション結果を示す。非反転入力端子１２の入力電圧ＶＩＮ＋の低下に伴い、トランジスタＱ５，Ｑ６のコレクタ電流ＩＣＱ５、ＩＣＱ６が大幅に増加していることが示されている。
【特許文献１】特開２００１−３０８６５６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
従来の演算増幅器では、出力位相反転を防止するためにダイオードＤ１Ａ，Ｄ１Ｂに大きな素子面積を必要とする。また出力位相反転防止回路が動作している際に、図９に示したように、出力回路２０Ａに大きな電流が流れるために、演算増幅器の消費電流が増加し、回路動作が不安定な状態となり、また大きな電流に対応する回路配線が必要となるために配線面積の増大を招く。
【００１２】
本発明の目的は、入力回路では、面積を増やすことなく確実に出力位相反転を防止し、また、出力回路では、出力位相反転防止動作の際に電流が増えることがなく、消費電流の増加がなく、安定な回路動作を実現でき、また内部配線へ考慮を必要とせず、回路面積が増大しないようにした演算増幅器を提供することである。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、請求項１にかかる発明の演算増幅器は、第１の導電型の第１および第２のトランジスタのエミッタを第１の電流源を介して第１の電源端子に接続した差動回路と、前記第１および第２のトランジスタのコレクタと第２の電源端子との間にそれぞれ接続された第１および第２の負荷と、前記第１のトランジスタのベースと第１の入力端子との間に接続された第１の抵抗および前記第２のトランジスタのベースと第２の入力端子との間に接続された第２の抵抗と、前記第１のトランジスタのコレクタと前記第１の負荷との第１の共通接続点と前記第２の入力端子との間に前記第２の入力端子側をカソードとするよう接続された第１のダイオードと、前記第２のトランジスタのコレクタと前記第２の負荷との第２の共通接続点と前記第１の入力端子との間に前記第１の入力端子側をカソードとするよう接続された第２のダイオードと、を備えることを特徴とする。
請求項２にかかる発明は、請求項１に記載の演算増幅器において、第１のカレントミラー回路と、該第１のカレントミラー回路の入力側にコレクタが接続され前記第２の共通接続点にエミッタが接続された第２の導電型の第３のトランジスタと、前記第１のカレントミラー回路の出力側にコレクタが接続され前記第１の共通接続点にエミッタが接続された前記第２の導電型の第４のトランジスタと、該第３および第４のトランジスタのベースと前記第１の電源端子との間に接続された第２の電流源とを備え、前記第４のトランジスタのコレクタが出力端子に接続されたことを特徴とする。
請求項３にかかる発明は、請求項２に記載の演算増幅器において、前記第２の電流源が、前記第１の電源端子に一端が接続された第３の電流源と、該第３の電流源の他端にエミッタが共通接続された前記第１の導電型の第５および第６のトランジスタからなるカレントミラー回路と、ベースが該カレントミラー回路の入力側に接続されコレクタが前記第３の電流源に接続されエミッタが前記第２の電源端子に接続された第７のトランジスタとを備え、前記カレントミラー回路の出力側を前記第３および第４のトランジスタのベースに接続したことを特徴とする。
【発明の効果】
【００１４】
本発明によれば、入力回路の面積を増やすことなく確実に出力位相反転を防止することができる。また、出力回路では出力位相反転防止動作の際に電流が増えることがなく、演算増幅器の消費電流の増加がなく、安定な回路動作を実現でき、また内部配線へ考慮を必要としないため、回路面積が増大しない。
【発明を実施するための最良の形態】
【００１５】
図１は本発明の１つの実施例の演算増幅器の構成を示す回路図である。この演算増幅器は入力回路１０と出力回路２０から構成されている。入力回路１０は、差動回路を構成するＰＮＰトランジスタＱ１，Ｑ２および電流源Ｉ１、その差動回路の負荷抵抗Ｒ２Ａ，Ｒ２Ｂ、出力位相反転防止用のダイオードＤ１Ａ，Ｄ１Ｂ、および抵抗Ｒ１Ａ，Ｒ１Ｂを備える。また、出力回路２０は、カレントミラー回路を構成するＰＮＰトランジスタＱ３，Ｑ４、入力回路１０の負荷抵抗Ｒ２Ａ，Ｒ２Ｂに接続されたＮＰＮトランジスタＱ５，Ｑ６、およびそのトランジスタＱ５，Ｑ６にベースバイアスを与える電流源Ｉ２を備える。１１は反転入力端子、１２は非反転入力端子、２１は出力端子である。Ｄ２Ａ，Ｄ２ＢはトランジスタＱ１，Ｑ２のコレクタ・ベース間に形成される寄生ダイオードである。図７で説明した従来の演算増幅器とは、入力回路１０において、トランジスタＱ１，Ｑ２のベースにそれぞれ抵抗Ｒ１Ａ，Ｒ１Ｂを接続したこと、出力回路２０において、トランジスタＱ５，Ｑ６のベースバイアスを電流源Ｉ２のみで行ったこと、が異なる。
【００１６】
なお、請求項との関係では、トランジスタＱ１は第１のトランジスタ、トランジスタＱ２は第２のトランジスタ、トランジスタＱ５は第３のトランジスタ、トランジスタＱ６は第４のトランジスタに、それぞれ相当する。
【００１７】
この演算増幅器について、非反転入力端子１２の入力電圧が低電位側電源電圧ＶＥＥより低下した時の動作を用い、出力位相反転防止動作を説明する。電圧ＶＥＥ＝０Ｖとし、非反転入力端子電圧１２の入力電圧ＶＩＮ＋が、ＶＩＮ＋＜−０．７[Ｖ]となったとき、トランジスタＱ２の寄生ダイオードＤ２Ｂを通じて電流ＩＤ２Ｂが流れる。同時に、非反転入力端子１２に接続されたダイオードＤ１Ｂを通して電流ＩＤ１Ｂが流れる。従来例では、ダイオードＤ２ＢはトランジスタＱ２の寄生ダイオードＤ２Ｂに対して２．７倍の面積が必要
となるが、本発明ではより小さいダイオード面積で出力位相反転防止を実現できる。
【００１８】
トランジスタＱ２の寄生ダイオードＤ２Ｂの素子面積に対し、ダイオードＤ１Ｂの素子面積が１／１０として、出力位相反転防止動作を説明する。トランジスタＱ２の寄生ダイオードＤ２Ｂのアノード・カソード間電圧ＶＡＫＤ２Ｂ＝０．７[Ｖ]であると仮定した場合、ダイオードＤ１Ｂのアノード・カソード間電圧ＶＡＫＤ１Ｂは、
2010028311.tif 000008
と近似できる。
【００１９】
負荷抵抗Ｒ２Ａ，Ｒ２Ｂの抵抗値をＲ２とし、抵抗Ｒ１Ａ，Ｒ１Ｂの抵抗値をＲ１としたとき、ＶＥＥ→抵抗Ｒ２Ｂ→ノードＮ１→寄生ダイオードＤ２Ｂ→抵抗Ｒ１Ｂ→非反転入力端子１２に流れる電流をＩＮ１、ＶＥＥ→抵抗Ｒ２Ａ→ノードＮ２→ダイオードＤ１Ｂ→非反転入力端子１２に流れる電流をＩＮ２とすると、
2010028311.tif 000009
となる。ノードＮ１、Ｎ２の電圧ＶＮ１，ＶＮ２は、式(8)、(9)より
2010028311.tif 000010
となる。
【００２０】
出力位相反転を防止するには、電圧ＶＮ１＞ＶＮ２が常に維持される必要がある。出力端子１２の電圧がマージンをもって十分低く維持するために、熱電圧ＶＴ分の電位差が必要であるとすると、式（10），（11）より、
2010028311.tif 000011
となる。Ｒ２＝１０ｋΩ、ＶＩＮ＋＝−５[Ｖ]とすると、出力位相反転を防止するために必要な抵抗Ｒ１Ｂの抵抗値Ｒ１は、式（12）より、
2010028311.tif 000012
となる。以上により、トランジスタＱ２の寄生ダイオードＤ２Ｂに対し、１／１０の面積のダイオードＤ１Ｂおよび小さな値の抵抗Ｒ１Ｂによって、確実に出力位相反転を防止することができる。
【００２１】
次に、出力回路２０での本発明の動作を説明する。従来の演算増幅器では、トランジスタＱ５，Ｑ６のベース電位は、ダイオードＤ３や抵抗Ｒ３などによるバイアス回路により決定されていた。これに対し、本実施例ではトランジスタＱ５、Ｑ６のベースが共通に電流源Ｉ２に接続されている。
【００２２】
トランジスタＱ５のべース・エミッタ間電圧ＶＢＥＱ５とトランジスタＱ６のベース・エミッタ間電圧ＶＢＥＱ６は、トランジスタＱ５のベース電流ＩＢＱ５とトランジスタＱ６のベース電流ＩＢＱ６により、
2010028311.tif 000013
また、ベース電流ＩＢＱ５とＩＢＱ６は電流源Ｉ２の電流Ｉ２より、
2010028311.tif 000014
である。ノードＮ３の電圧ＶＮ３は、ノードＮ１，Ｎ２の電圧ＶＮ１，ＶＮ２と、式（14），（１５）より、
2010028311.tif 000015
となる。
【００２３】
ノードＮ１，Ｎ２の電圧ＶＮ１，ＶＮ２が、低電位側電源電圧ＶＥＥよりも−０．７［Ｖ］以下となった場合、ノードＮ３の電圧ＶＮ３も式（17）に従い低下する。この時、ベース電流ＩＢＱ５とＩＢＱ６の和は、電流源Ｉ２の電流Ｉ２により一定であるため、ＶＮ３に依らず一定となる。
【００２４】
電流源Ｉ２の電流Ｉ２が、トランジスタＱ５とトランジスタＱ６のベースに均等に流入したとし、Ｉ２＝１００ｎＡ，βＮ＝２００とすると、トランジスタＱ５のコレクタ電流ＩＣＱ５とトランジスタＱ６のコレクタ電流ＩＣＱ６は、
2010028311.tif 000016
となる。式（18）のように、本実施例の演算増幅器では、出力位相反転防止動作中にも大きな回路電流が流れることがないため、予期せぬ大電流による回路誤動作の心配がなく、大きな電流に対応する回路配線が不要となる。
【００２５】
図２に電流源Ｉ２の電流Ｉ２＝１００ｎＡとし、非反転入力端子１２の入力電圧ＶＩＮ＋が変化したときのトランジスタＱ５，Ｑ６のコレクタ電流ＩＣＱ５，ＩＣＱ６を確認したシミュレーション回路図を示す。ここでは、出力端子２１を５ｋΩの抵抗を介して反転入力端子１１に接続し、抵抗Ｒ１Ａ＝Ｒ１Ｂ＝２００Ω、Ｒ２Ａ＝Ｒ２Ｂ＝２ｋΩとし、電流源Ｉ１の電流Ｉ１＝５０μＡとし、非反転入力端子１２には５ｋΩの抵抗を介して入力電圧Ｅ１を印加し、高電位側電源端子ＶＣＣと低電位側電源端子ＶＥＥの間には５Ｖの電圧を印加した。また、図３にそのシミュレーション結果を示す。トランジスタＱ５，Ｑ６のコレクタ電流ＩＣＱ５，ＩＣＱ６を合わせた電流値は、非反転入力端子１２の電圧ＶＩＮ＋に依存せず、一定であることが示されている。
【００２６】
図４は出力回路２０の電流源Ｉ２の部分を具体化した演算増幅器の回路図である。電流源Ｉ２は、電流源Ｉ３、カレントミラー回路を構成するＰＮＰトランジスタＱ７，Ｑ８、およびＮＰＮトランジスタＱ９から構成されている。なお、請求項との関係では、トランジスタＱ７は第５のトランジスタ、トランジスタＱ８は第６のトランジスタ、トランジスタＱ９は第７のトランジスタに、それぞれ相当する。
【００２７】
電流源Ｉ３の電流Ｉ３により、トランジスタＱ９にコレクタ電流ＩＣＱ９が流れた場合、そのトランジスタＱ９のベース電流ＩＢＱ９は、
2010028311.tif 000017
となる。
【００２８】
トランジスタＱ９のベース電流ＩＢＱ９は、トランジスタＱ７，Ｑ８からなるカレントミラー回路により、トランジスタＱ５，Ｑ６のベースに流入する。トランジスタＱ７とトランジスタＱ８が同じ大きさであり、ノードＮ１，Ｎ２の電圧ＶＮ１、ＶＮ２が、ＶＮ１＝ＶＮ２である場合、トランジスタＱ５，Ｑ６のコレクタ電流ＩＣＱ５，ＩＣＱ６は、式（19）より、
2010028311.tif 000018
となる。
【００２９】
このような構成の電流源Ｉ２を使用することにより、出力位相反転防止動作中にも大きな回路電流が流れることなく、且つ式（20）のように、トランジスタＱ５，Ｑ６のコレクタ電流を容易に設定することができる。
【００３０】
なお、以上説明した本実施例の演算増幅器において、ＰＮＰトランジスタをＮＰＮトランジスタに置き換え、ＮＰＮトランジスタをＰＮＰトランジスタに置き換え、ダイオードＤ２Ａ，Ｄ２Ｂの向きを逆にし、電流源Ｉ１〜Ｉ３の向きを逆にし、高電位側電源端子ＶＣＣと低電位側電源端子ＶＥＥを反対にしても良い。このときは、反転入力端子１１、非反転入力端子１２の入力電圧が高電位電源電圧ＶＣＣを越えた際に、同様に動作する。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施例の演算増幅器の構成を示す回路図である。
【図２】図１の演算増幅器のシミュレーションのための回路図である。
【図３】図２のシミュレーション回路で得られたトランジスタＱ５，Ｑ６のコレクタ電流の特性図である。
【図４】図１の演算増幅器の電流源Ｉ２の部分を具体化した演算増幅器の構成を示す回路図である。
【図５】出力位相反転防止対策を施さない演算増幅器の入出力波形図である。
【図６】出力位相反転防止対策を施した演算増幅器の入出力波形図である。
【図７】出力位相反転防止対策を施した従来の演算増幅器の構成を示す回路図である。
【図８】図７の演算増幅器のシミュレーションのための回路図である。
【図９】図８のシミュレーション回路で得られたトランジスタＱ５，Ｑ６のコレクタ電流の特性図である。
【符号の説明】
【００３２】
１０，１０Ａ：入力回路、１１：反転入力端子、１２：非反転入力端子
２０，２０Ａ：出力回路、２１：出力端子
【図１】
2010028311.tif 000019
【図２】
2010028311.tif 000020
【図３】
2010028311.tif 000021
【図４】
2010028311.tif 000022
【図５】
2010028311.tif 000023
【図６】
2010028311.tif 000024
【図７】
2010028311.tif 000025
【図８】
2010028311.tif 000026
【図９】
2010028311.tif 000027