(57)【要約】      （修正有）【課題】低誘電体膜を備え、ウェハレベルＣＳＰ構造を有する半導体装置において、機械的な打撃による性能低下を防止する手段を提供する。【解決手段】半導体装置は、ウェハレベルＣＳＰパッケージ構造を有する。この半導体装置では、半導体基板５の上に低誘電体膜３が設けられ、低誘電体膜３の上に封止樹脂２０が設けられている。半導体基板５の上面のうち素子領域１１ａよりも周縁で、低誘電体膜３の側面３ａは、装置側面３１よりも内側に位置しており、レーザ光が照射されて形成されている。また、半導体基板５の上面のうち低誘電体膜３が形成されていない部分５ｂは、封止樹脂２０で覆われているとともに平坦である。【選択図】図２
2010263145.tif 000002
【特許請求の範囲】
【請求項１】
ウェハレベルＣＳＰ構造を有する半導体装置であって、
半導体基板と、
前記半導体基板の上に設けられた低誘電体膜と、
前記低誘電体膜の上に設けられた封止樹脂とを備え、
前記半導体基板の上面のうち半導体素子が形成された素子領域よりも周縁では、
前記低誘電体膜の側面は、装置側面よりも内側に位置しており、レーザ光が照射されて形成され、
前記半導体基板の前記上面のうち前記低誘電体膜が形成されていない部分は、前記封止樹脂で覆われており、平坦であることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記半導体基板の前記上面のうち前記素子領域よりも周縁は、前記半導体基板の下面から前記上面へ向かうにつれて前記半導体基板の側面が前記装置側面から遠ざかるように配置された階段状に形成されていることを特徴とする半導体装置。
【請求項３】
請求項１または２に記載の半導体装置において、
前記低誘電体膜は、ＢＣＢ、フッ素化ポリイミド、ポリオレフィン、フィラーが加えられたポリイミド樹脂及び有機ポリマーの何れか一つからなることを特徴とする半導体装置。
【請求項４】
ウェハレベルＣＳＰ構造を有する半導体装置を製造する方法であって、
ダイシングライン部により区画された領域内に半導体素子が形成された半導体ウェハを準備する工程（ａ）と、
前記半導体ウェハの上に低誘電体膜を設ける工程（ｂ）と、
レーザ光の照射により、前記ダイシングライン部における前記低誘電体膜に溝を形成する工程（ｃ）と、
前記溝の底面を平坦にする工程（ｄ）と、
前記低誘電体膜の上と、前記工程（ｄ）において平坦にされた底面を有する溝内とに、封止樹脂を設ける工程（ｅ）とを備えていることを特徴とする半導体装置の製造方法。
【請求項５】
請求項４に記載の半導体装置の製造方法において、
前記工程（ｄ）では、前記溝の底面を切削することを特徴とする半導体装置の製造方法。
【請求項６】
請求項４に記載の半導体装置の製造方法において、
前記半導体基板の材料と反応するガスを用いて前記工程（ｄ）を行うことを特徴とする半導体装置の製造方法。
【請求項７】
請求項４に記載の半導体装置の製造方法において、
前記工程（ｃ）では、前記ダイシングライン部における前記低誘電体膜の一部分が除去され、除去されなかった低誘電体膜にはクラックが形成され、
前記工程（ｄ）では、前記クラックが形成された低誘電体膜を除去することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ウェハレベルＣＳＰ構造を有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、電子機器の小型化及び高機能化に伴って半導体装置（半導体パッケージ）自体の小型化及び高密度化が要求されており、その要求により半導体装置には多端子化が要求されている。従って、小型で且つ多くの端子を有するパッケージとして、種々のチップスケールパッケージ（ＣＳＰ、ＣＳＰはchip scale packageの略語）が開発されている。
【０００３】
特に、ウェハレベルＣＳＰ（ＷＬＣＳＰ、ＷＬＣＳＰはwafer level chip scale package の略語）は、究極に小型なパッケージ（その大きさはチップと同程度である）を実現可能な技術として、近年、注目されている。このウェハレベルＣＳＰは次に示す方法に従って製造される。まず、複数の集積回路が形成された半導体ウェーハの全面に、絶縁性樹脂からなる膜を形成する。次に、その絶縁性樹脂からなる膜の上に配線（この配線は、コンタクトホールを介して集積回路のパッド電極とバンプ等の外部端子とを電気的に接続する）を形成する。そして、最終工程において、半導体ウェーハをチップ状に分割する。
【０００４】
また、上記半導体装置では、層間絶縁膜の材料として、誘電率が低い（以下、「Low-k」又は「低誘電率」と記す場合がある）材料が利用されている場合がある。このLow-k材料の機械的性質は脆弱であるので、機械的なストレスがLow-k膜に発生しないようなLow-k膜の成膜条件の工夫又はデバイス形成後のLow-k膜の取扱の工夫が必要である。
【０００５】
ここで、図８、図９及び図１０を用いて従来の半導体装置を詳細に説明する。図８は従来の半導体装置の断面図であり、図９（ａ）〜図１０（ｃ）は従来の半導体装置の製造方法を工程順に示す断面図である。
【０００６】
図８、図９及び図１０における符号を説明すると、２はレーザ光の照射により形成された溝であり、３はLow-k層であり、３ａはレーザ光の照射により形成されたLow-k層の側面であり、４は層間絶縁膜であり、５は半導体基板であり、６は信号配線であり、７は入出力配線であり、８は表面保護膜であり、９はシールリングであり、１１ａは素子領域であり、１１ｂはダイシングライン部であり、１２は絶縁膜であり、１３は再配線であり、１４はポストであり、１５は半田端子（外部端子）であり、１６はレーザ光の照射により飛散する屑等から半導体素子などを保護する保護膜であり、１８はダイシングブレードであり、１９はレーザ光の照射によりLow-k層３に形成されたクラックであり、２０は封止樹脂であり、２１は封止樹脂に伝播したクラックであり、２５は半導体ウェハである。
【０００７】
まず、図８を用いて従来の半導体装置の構成を説明する。図８に示すように、半導体基板５の素子領域１１ａ上には、例えば、ＭＯＳ（metal oxide semiconductor）型トランジスタ等の半導体素子又はＰＮ接合にて形成されているダイオード等の半導体素子が形成されている。半導体基板５の上面は層間絶縁膜４で覆われており、これにより、上記半導体素子を保護している。
【０００８】
層間絶縁膜４上にはLow-k層３が設けられており、Low-k層３内には多層配線技術を用いて形成されている信号配線６が形成されている。この信号配線６は、上記半導体素子に電気的に接続されており、その半導体素子から信号を取り出すための配線である。また、Low-k層３上には入出力配線７が形成されており、入出力配線７は、多層配線技術を用いて形成されており、信号配線６に電気的に接続されており、信号配線６が上記半導体素子から取り出した信号を半導体装置の外部へ取り出すための配線である。Low-k層３の上面のうち入出力配線７が形成されていない部分は表面保護膜８で覆われており、これにより、Low-k層３及び信号配線６は電気的に絶縁されており、また、外界から保護されている。
【０００９】
入出力配線７には再配線１３が電気的に接続されており、再配線１３にはポスト１４を介して半田端子１５が電気的に接続されている。これにより、上記半導体素子からの信号は、入出力配線７、再配線１３、ポスト１４及び半田端子１５を順に経由して半導体装置の外側へ取り出される。また、半田端子１５がポスト１４を介して再配線１３に電気的に接続されているので、ポスト１４が半田端子１５内において発生するストレスを緩和することができ、よって、温度サイクルに起因する半田端子１５の金属疲労寿命を延ばすことができる。従って、実装信頼性を向上させることができる。また、再配線１３及びポスト１４は、封止樹脂２０により、外的衝撃又は外界の雰囲気から保護されている。なお、表面保護膜８上には絶縁膜１２が形成されており、絶縁膜１２と再配線１３とは側面において互いに接触している。
【００１０】
なお、半導体基板５上には、半導体素子が形成された素子領域１１ａと、素子領域１１ａよりも周縁部分（半導体ウェハにおけるダイシングライン部に相当する部分）とが存在する。素子領域１１ａと周縁部分との間にはシールリング９が設けられており、これにより、素子領域１１ａと周縁部分とを電気的且つ物理的に分離することができる。
【００１１】
また、Low-k材料の機械的性質は脆弱であるので、半導体装置に機械的なストレスが発生するとLow-k層３が破壊する場合がある。そのため、Low-k層３の側面３ａを装置側面３１よりも内側に形成し、Low-k層３と半導体装置の外部とを物理的に絶縁する。
【００１２】
次に、図９（ａ）〜図１０（ｃ）を用いて従来の半導体装置の製造方法を説明する。まず、図９（ａ）に示す半導体ウェハ２５を準備する。ここで、半導体ウェハ２５の上面はダイシングライン部１１ｂにより複数の領域（素子領域１１ａ）に区画されており、その素子領域１１ａ内にはＭＯＳ型トランジスタ等の半導体素子又はＰＮ接合にて形成されたダイオード等の半導体素子が形成されている。
【００１３】
次に、図９（ｂ）に示すように、例えば回転塗布方法にて、半導体ウェハ２５の上面全体に保護膜１６を形成する。
【００１４】
次に、図９（ｃ）に示すように、ダイシングライン部１１ｂにレーザ光を照射して溝２を形成する。このとき、後工程のことを考慮して、溝２を複数形成することが好ましい。この工程では、Low-k層３だけでなくそのLow-k層３の直下に位置する層間絶縁膜４も除去される。しかし、レーザ加工のばらつきにより、Low-k層３及び層間絶縁膜４の一部分が除去される場合が多く、除去されなかったLow-k層３及び層間絶縁膜４にはクラック１９が形成される。
【００１５】
ここで、Low-k層３は脆弱な膜であるので、半導体装置に機械的なストレスが発生するとLow-k層３が破壊する虞がある。しかし、ダイシングライン部１１ｂにおけるLow-k層３に溝２を形成すれば、製造された半導体装置ではLow-k層３の側面３ａを半導体装置の側面よりも内側に形成することができる。よって、半導体装置に機械的なストレスが発生しても、Low-k層３の破壊を防止することができる。
【００１６】
次に、図１０（ａ）に示すように、例えば洗浄などにより保護膜１６を除去し、写真印刷技術などを用いて絶縁膜１２を形成する。その後、写真印刷技術及びめっき方法を用いて再配線１３及びポスト１４を形成する。
【００１７】
次に、図１０（ｂ）に示すように、外部からの機械的なストレスから半導体素子を保護するために、印刷法又はモールド工法を用いて封止樹脂２０を形成する。
【００１８】
次に、図１０（ｃ）に示すように、ダイシングブレード１８を用いてダイシングライン部１１ｂに沿って半導体ウェハ２５を分割し、半導体基板５ごとに切り離す。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】特開２００８−１３０８８６号公報
【発明の概要】
【発明が解決しようとする課題】
【００２０】
しかしながら、上記従来の半導体装置の製造方法では、図１１に示すように、クラック１９に機械的な打撃が加わると、そのクラック１９を起点としてそのクラック１９が封止樹脂２０に伝播し、封止樹脂２０に新たなクラック２１が形成されるという問題点があった。なお、図１１は、従来の半導体装置における不具合を説明する断面図である。
【００２１】
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、低誘電体膜を備えウェハレベルＣＳＰ構造を有する半導体装置に機械的な打撃が加わってもその半導体装置の性能が低下することを防止することにある。
【課題を解決するための手段】
【００２２】
本発明の半導体装置は、ウェハレベルＣＳＰ構造を有し、半導体基板と、半導体基板の上に設けられた低誘電体膜と、低誘電体膜の上に設けられた封止樹脂とを備えている。半導体基板の上面のうち半導体素子が形成された素子領域よりも周縁では、低誘電体膜の側面は、装置側面よりも内側に位置しており、レーザ光が照射されて形成され、また、半導体基板の上面のうち低誘電体膜が形成されていない部分は、封止樹脂で覆われており、平坦である。
【００２３】
上記構成の半導体装置には、半導体基板の上面のうち低誘電体膜が形成されていない部分にはクラックが殆ど存在していない。よって、半導体装置に機械的な打撃が加わっても、クラックが半導体基板の上面のうち低誘電体膜が形成されていない部分から封止樹脂へ伝播することを抑止できる。
【００２４】
本明細書において、「平坦」は、最も突出している部分と最も凹んでいる部分との差が５μｍ以下であることを意味する。
【００２５】
本発明の半導体装置では、半導体基板の上面のうち素子領域よりも周縁は、半導体基板の下面から上面へ向かうにつれて半導体基板の側面が装置側面から遠ざかるように配置された階段状に形成されている。この構成は、後述の製造方法に従って半導体装置を製造したときに得られる構成の一形態である。
【００２６】
本発明の半導体装置では、低誘電体膜は、ＢＣＢ（benzocyclobutene）、フッ素化ポリイミド、ポリオレフィン、フィラーが加えられたポリイミド樹脂及び有機ポリマーの何れか一つからなることが好ましい。これにより、配線間容量を下げることができる。詳細には、集積回路の内部では、半導体装置の微細化に伴い配線同士の距離が短くなっている。そのため、近接する配線間の電気容量（配線間容量）が大きくなり、また、配線間容量の増加に伴い配線を伝わる信号が遅くなるという現象（信号遅延）が生じる虞がある。ところが、本発明のように配線を支える層を低誘電体膜とすれば、配線間容量を下げることができる。
【００２７】
本発明の半導体装置の製造方法は、ウェハレベルＣＳＰ構造を有する半導体装置を製造する方法である。具体的には、ダイシングライン部により区画された領域内に半導体素子が形成された半導体ウェハを準備する工程（ａ）と、半導体ウェハの上に低誘電体膜を設ける工程（ｂ）と、レーザ光の照射によりダイシングライン部における低誘電体膜に溝を形成する工程（ｃ）と、溝の底面を平坦にする工程（ｄ）と、低誘電体膜の上と工程（ｄ）において平坦にされた底面を有する溝内とに封止樹脂を設ける工程（ｅ）とを備えている。
【００２８】
工程（ｃ）においてレーザ光を照射して低誘電体膜に溝を形成すると、溝の底面又は溝の底面よりも下に位置する部分にはクラックが形成される場合がある。しかし、工程（ｄ）では、溝の底面を平坦化しているのでクラックが形成された部分を除去することができる。
【００２９】
なお、工程（ｄ）では溝の底面を切削しても良いし、半導体基板の材料と反応するガスを用いて工程（ｄ）を行ってもよい。
【００３０】
本発明の半導体装置の製造方法では、工程（ｃ）では、ダイシングライン部における低誘電体膜の一部分が除去され、除去されなかった低誘電体膜にはクラックが形成され、工程（ｄ）では、クラックが形成された低誘電体膜を除去することが好ましい。これにより、製造された半導体装置において、溝に相当する部分の底面及びそれよりも下に位置する部分にクラックが残存することを抑制できる。
【発明の効果】
【００３１】
本発明によれば、低誘電体膜を備えウェハレベルＣＳＰ構造を有する半導体装置に機械的な打撃が加わっても、その半導体装置の性能が低下することを防止できる。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施の形態における半導体装置の一部分の断面図
【図２】本発明の実施の形態における半導体装置の断面図
【図３】（ａ）〜（ｃ）は本発明の実施の形態における半導体装置の製造方法を工程順に示す断面図
【図４】（ａ）〜（ｃ）は本発明の実施の形態における半導体装置の製造方法を工程順に示す断面図
【図５】（ａ）〜（ｃ）は本発明の実施の形態における半導体装置の製造方法を工程順に示す断面図
【図６】（ａ）〜（ｃ）は本発明の実施の形態における半導体装置の製造方法を工程順に示す断面図
【図７】本発明の別の実施の形態における半導体装置の製造方法の一工程を示す断面図
【図８】従来の半導体装置の断面図
【図９】（ａ）〜（ｃ）は従来の半導体装置の製造方法を工程順に示す断面図
【図１０】（ａ）〜（ｃ）は従来の半導体装置の製造方法を工程順に示す断面図
【図１１】従来の半導体装置における不具合を説明する断面図である。
【発明を実施するための形態】
【００３３】
以下、図面を参照して本発明における実施の形態を詳細に説明する。なお、本発明は以下に示す実施形態に限定されない。
【００３４】
（第一の実施の形態）
図１は本発明の第一の実施の形態に係る半導体装置の一部分の断面図であり、図２は本実施の形態に係る半導体装置の断面図である。また、図３〜図６は、本実施の形態に係る半導体装置の製造方法を工程順に示した断面図である。ここで、図１〜図６では、図８〜図１０に記載の構成要素と同一の構成要素に対しては同一の符号を付けている。
【００３５】
本実施の形態に係る半導体装置では、半導体基板５の素子領域１１ａ上に、例えば、ＭＯＳ型トランジスタ等の半導体素子又はＰＮ接合にて形成されたダイオード等の半導体素子が形成されている。半導体基板５の上面は層間絶縁膜４で覆われており、これにより、半導体素子を保護している。
【００３６】
層間絶縁膜４上にはLow-k層（低誘電体膜）３が形成されており、Low-k層３内には信号配線６が形成されている。この信号配線６は、上記半導体素子に電気的に接続されており、その半導体素子から信号を取り出すための配線である。また、Low-k層３上には入出力配線７が形成されており、入出力配線７は、多層配線技術を用いて形成されており、信号配線６に電気的に接続されており、信号配線６が上記半導体素子から取り出した信号を半導体装置の外部へ取り出すための配線である。Low-k層３の上面のうち入出力配線７が形成されていない部分は表面保護膜８で覆われており、これにより、Low-k層３及び信号配線６は電気的に絶縁されており、また、外界から保護されている。
【００３７】
入出力配線７には再配線１３が電気的に接続されており、再配線１３にはポスト１４を介して半田端子１５が電気的に接続されている。これにより、上記半導体素子からの信号は、入出力配線７、再配線１３、ポスト１４及び半田端子１５を順に経由して半導体装置の外側へ取り出される。また、半田端子１５がポスト１４を介して再配線１３に電気的に接続されているので、ポスト１４が半田端子１５内において発生するストレスを緩和することができ、よって、温度サイクルに起因する半田端子１５の金属疲労寿命を延ばすことができる。従って、実装信頼性を向上させることができる。また、再配線１３及びポスト１４は、封止樹脂２０により、外的衝撃又は外界の雰囲気から保護されている。なお、表面保護膜８上には絶縁膜１２が形成されており、絶縁膜１２と再配線１３とは側面において互いに接触している。
【００３８】
なお、半導体基板５上には、半導体素子が形成された素子領域１１ａと、素子領域１１ａよりも周縁部分（半導体ウェハにおけるダイシングライン部に相当する部分）とが存在する。素子領域１１ａと周縁部分との間にはシールリング９が設けられており、これにより、素子領域１１ａと周縁部分とを電気的且つ物理的に分離することができる。ここで、シールリング９では、複数の信号配線６（図１等では３つの信号配線６を図示しているが、信号配線６の個数は特に限定されない）が互いに積層されて且つ互いに電気的に接続されている。
【００３９】
また、Low-k層３は、ＢＣＢ、フッ素化ポリイミド、ポリオレフィン、フィラーが加えられたポリイミド樹脂及び有機ポリマーの何れか一つからなることが好ましい。このようにLow-k層３を設ければ、半導体装置の微細化に伴い配線同士の距離が短くなっても、配線間容量が大きくなることを防止できる。
【００４０】
本実施の形態に係る半導体装置をさらに説明する。
【００４１】
本実施の形態に係る半導体装置では、素子領域１１ａよりも周縁部分において、Low-k層３の側面３ａは半導体装置の側面（装置側面）３１よりも内側に位置している。よって、Low-k膜３を半導体装置の外部から物理的に絶縁することができるので、半導体装置に機械的なストレスが発生してもLow-k層３の破壊を防止することができる。
【００４２】
また、素子領域１１ａよりも周縁部分では、Low-k層３の側面３ａだけでなく層間絶縁膜４の側面４ａも装置側面３１よりも内側に位置している。さらに、半導体基板５の側面のうち上側に位置する部分（以下では「半導体基板５の側面の上部」と記す。）５ａは、半導体装置の側面（装置側面）３１よりも内側に位置している一方、Low-k層３の側面３ａ及び層間絶縁膜４の側面４ａよりも外側に突出している。よって、層間絶縁膜４の側面４ａと半導体基板５の側面の上部５ａとの間には段差部１０が存在する。
【００４３】
なお、図１等には半導体基板５の側面の上部５ａを１つしか図示していないが、半導体基板５の側面の上部５ａの個数は１つに限定されない。例えば、半導体基板５は、素子領域１１ａよりも周縁では、半導体基板５の下面から上面へ向かうにつれて半導体基板５の側面が装置側面３１から遠ざかるように階段状に形成されていても良く、この場合には、階段の最上段が層間絶縁膜４の側面４ａに接続されていれば良い。
【００４４】
また、本実施の形態に係る半導体装置では、Low-k層３の側面３ａ及び層間絶縁膜４の側面４ａが装置側面３１よりも内側に位置しているので、半導体基板５の上面には、Low-k層３及び層間絶縁膜４が形成されていない部分（ダイシング用溝の底面の一部分）５ｂが存在する。半導体基板５の上面のうちLow-k層３及び層間絶縁膜４が形成されていない部分５ｂは、Low-k層３の側面３ａ及び層間絶縁膜４の側面４ａと同じく封止樹脂２０で覆われており、Low-k層３の側面３ａよりも平坦である。詳細には、半導体基板５の上面のうちLow-k層３及び層間絶縁膜４が形成されていない部分５ｂは、素子領域１１ａよりも周縁部分にレーザ光を照射することによりLow-k層３に溝２（図３（ｃ）に図示）を形成した後、溝２の底面を平坦化することにより形成されている。よって、半導体基板５の上面のうちLow-k層３及び層間絶縁膜４が形成されていない部分５ｂには、レーザ光の照射に起因するクラックが存在していない。従って、半導体基板５の上面のうちLow-k層３及び層間絶縁膜４が形成されていない部分５ｂでは、凹凸の差を５μｍ以下にすることができる。これにより、本実施の形態に係る半導体装置に機械的な打撃が加わっても、クラックがLow-k層３から封止樹脂２０へ伝播することを防止することができる。
【００４５】
以上をまとめると、本実施の形態に係る半導体装置では、半導体装置に機械的なストレスが発生しても、Low-k層３の破壊を防止することができる。
【００４６】
また、本実施の形態に係る半導体装置では、半導体基板５の上面のうちLow-k層３及び層間絶縁膜４が形成されていない部分５ｂ及びそれよりも下に位置する部分には、クラックが残存していない。よって、本実施形態に係る半導体装置に機械的な打撃を与えても、クラックがLow-k膜３から封止樹脂２０等に成長することを防止できる。
【００４７】
図３から図６を用いて、本実施の形態に係る半導体装置の製造方法を説明する。
【００４８】
まず、図３（ａ）に示す半導体ウェハ２５を準備する（工程（ａ））。ここで、半導体ウェハ２５の上面はダイシングライン部１１ｂにより複数の領域（素子領域１１ａ）に区画されており、その素子領域１１ａ内にはＭＯＳ型トランジスタ等の半導体素子又はＰＮ接合にて形成されたダイオード等の半導体素子が形成されている。半導体ウェハ２５の上面全体に、層間絶縁膜４及びLow-k層３が順に形成されている（工程（ｂ））。各素子領域１１ａでは、Low-k層３内に信号配線６が形成されており、Low-k層３上に入出力配線７及び表面保護膜８が形成されている。ダイシングライン部１１ｂでは、Low-k層３は、入出力配線７及び表面保護膜８に覆われることなく露出している。また、各素子領域１１ａとダイシングライン部１１ｂとの間には、シールリング９が設けられている。
【００４９】
次に、図３（ｂ）に示すように、例えば回転塗布方法にて、半導体ウェハ２５の上面全体に保護膜１６を形成する。このとき、表面保護膜８の凹凸形状はデバイスごとに異なるので、表面保護膜８の凹凸形状を考慮して保護膜１６の厚みを設定することが好ましい。別の言い方をすると、表面保護膜８の凹凸形状に関係なく上面が凸凹しないように保護膜１６を形成することが好ましい。
【００５０】
次に、図３（ｃ）に示すように、ダイシングライン部１１ｂにレーザ光を照射して溝２を形成する（工程（ｃ））。このとき、後工程のことを考慮して、溝２を複数形成することが好ましい。この工程では、Low-k層３だけでなくそのLow-k層３の直下に位置する層間絶縁膜４も除去される。しかし、レーザ加工のばらつきにより、Low-k層３及び層間絶縁膜４の一部分が除去される場合が多く、除去されなかったLow-k層３及び層間絶縁膜４にはクラック１９が形成される。
【００５１】
ここで、Low-k層３は脆弱な膜であるので、半導体装置に機械的なストレスが発生するとLow-k層３が破壊する虞がある。しかし、ダイシングライン部１１ｂにおけるLow-k層３に溝２を形成すれば、製造された半導体装置ではLow-k層３の側面３ａを半導体装置の側面よりも内側に形成することができる。よって、半導体装置に機械的なストレスが発生しても、Low-k層３の破壊を防止することができる。
【００５２】
次に、図４（ａ）に示すように、ダイシングブレード１７を用いて、クラック１９が形成されたLow-k層３及び層間絶縁膜４を除去する（工程（ｄ））。これにより、ダイシングライン部１１ｂにダイシング用溝２２が形成される。このとき、クラック１９が形成されたLow-k層３及び層間絶縁膜４はダイシングブレード１７の先端により切削されるので、ダイシングブレード１７の先端の形状はクラック１９が形成されたLow-k層３及び層間絶縁膜４を除去できる形状であることが好ましい。具体的には、ダイシングブレード１７の先端の形状は、被ダイシング部に凹凸がほとんど形成されないような形状であれば良く、別の言い方をすると被ダイシング部が平坦となるような形状であれば良い。
【００５３】
このようにして形成されたダイシング用溝２２の側面は、Low-k層３の側面３ａと層間絶縁膜４の側面４ａと半導体基板５の側面の上部５ａとで構成されている。Low-k層３の側面３ａ及び層間絶縁膜４の側面４ａは、図３（ｃ）に示すようにレーザ光の照射により形成された面であり、半導体基板５の側面の上部５ａは、図４（ａ）に示すようにダイシングブレード１７により切削されて形成された面である。また、ダイシング用溝２２の底面は、半導体基板５の上面の一部分５Ｂであり、ダイシングブレード１７により切削されて形成された面である。これにより、ダイシング用溝２２の底面をLow-k層３の側面３ａ及び層間絶縁膜４の側面４ａよりも平坦にすることができる。別の言い方をすると、ダイシング用溝２２の底面における凹凸の差を５μｍ以下にすることができる。
【００５４】
また、図４（ａ）に示すようにダイシングブレード１７の先端の幅が溝２の開口よりも小さければ、半導体基板５の側面の上部５ａはLow-k層３の側面３ａ及び層間絶縁膜４の側面４ａよりもダイシング用溝２２の内側へ向かって突出することとなる。そのため、この場合には、層間絶縁膜４の側面４ａと半導体基板５の側面の上部５ａとの間には、段差部１０が形成される。
【００５５】
なお、図４（ａ）に示す工程において、先端の幅が互いに違うダイシングブレードを用いてクラック１９が形成されたLow-k層３及び層間絶縁膜４を除去してもよい。その場合には、クラック１９が形成されたLow-k層３及び層間絶縁膜４を除去する回数を重ねるにつれて、使用するダイシングブレードの先端の幅を狭くすることが好ましい。
【００５６】
次に、図４（ｂ）に示すように、例えば洗浄にて保護膜１６を除去する。
【００５７】
次に、図４（ｃ）に示すように、例えば回転塗布方法により絶縁膜１２の材料を半導体ウェハ２５の上面全体に塗布する。このとき、半導体ウェハ２５の上面全体に塗布する絶縁膜１２の厚みを、絶縁膜１２の材料を熱により硬化させたのちの厚みが４μｍ以上８μｍ以下となるように調整することが好ましい。また、絶縁膜１２の材料が感光性を有する場合には、感光材料の塗布及び除去を省略することができるので、絶縁膜１２の成膜工程を短縮することができる。それだけでなく、絶縁膜１２の材料が感光性を有する場合には、断面における段差部分がオーバーハング（overhang）形状となることを防止できるというメリットがある。
【００５８】
次に、図５（ａ）に示すように、写真印刷技術などを用いて絶縁膜１２をパターン形成し、その後２８０℃〜３８０℃で硬化させる。
【００５９】
次に、図５（ｂ）に示すように、写真印刷技術及びめっき方法を用いて再配線１３及びポスト１４を形成する。このとき、写真印刷技術に用いる感光性レジスト材料としては、１０μｍ以上２０μｍ以下の厚みで塗布可能な材料を選択することが好ましい。紫外線露光機としては、感光性レジストの膜厚が厚いことを考慮して例えば２４００ｍＪ／ｃｍ２程度の露光エネルギーを与えることが可能な装置を選択することが好ましく、感光性レジストの側面がその底面に対して垂直となるものを選択することが好ましい。また、再配線１３及びポスト１４は、例えばＣｕを用いてめっき方法により形成されることが好ましい。さらには、再配線１３の厚みは、５μｍ以上１０μｍ以下必要であり、後工程におけるＣｕ膜の膜減りなどを考慮して選択することが好ましい。
【００６０】
次に、図５（ｃ）に示すように、印刷法又はモールド工法を用いて封止樹脂２０の材料を半導体ウェハ２５の上面全体に塗布した後に硬化させる（工程（ｅ））。このとき、封止樹脂２０の材料をダイシング用溝２２内にも充填させる。これにより、半導体素子などを外部からの機械的なストレスから保護することができる。封止樹脂２０の材料が硬化したら、ポスト１４の厚みが設計値となるようにグラインド方法によりポスト１４及び封止樹脂２０を切削する。
【００６１】
次に、図６（ａ）に示すように、半田端子１５をポスト１４に接続させる。なお、半田端子１５は、半導体装置がその外部と信号をやりとりするときには電極端子として機能し、実装基板に半導体装置を接続するときには接続端子として機能する。
【００６２】
次に、図６（ｂ）に示すように、ダイシングブレード１８を用いて、ダイシングライン部１１ｂに沿って半導体ウェハ２５を半導体基板５に個片化させる。これにより、図６（ｃ）に示す半導体装置を製造することができる。
【００６３】
以上をまとめると、本実施の形態に係る半導体装置の製造方法では、レーザ光をダイシングライン部１１ｂに照射して溝２をLow-k層３に形成するので、Low-k層３の側面３ａを装置側面３１よりも内側に形成することができる。よって、本実施の形態に係る半導体装置の製造方法を用いて製造された半導体装置では、半導体装置に機械的なストレスが発生してもLow-k層３の破壊を防止することができる。
【００６４】
また、本実施の形態に係る半導体装置の製造方法では、レーザ光をダイシングライン部１１ｂに照射して溝２をLow-k層３に形成した後、ダイシングブレード１７を用いて溝２の底面を切削する。これにより、クラック１９が形成されたLow-k層３及び層間絶縁膜４を除去することが出来るので、製造された半導体装置にクラック１９が残存することを抑制することができる。よって、本実施の形態に係る半導体装置の製造方法を用いて製造された半導体装置では、半導体装置に機械的な打撃を与えてもクラックがLow-k膜３から封止樹脂２０等に成長することを防止できる
このように、本実施の形態では、半導体装置に機械的なストレスが発生した場合であっても、また、半導体装置に機械的な打撃が与えられた場合であっても、半導体装置の性能が低下することを抑制できる。よって、本実施の形態では、信頼性に優れた半導体装置を提供することができる。
【００６５】
（第二の実施の形態）
図７は、本発明の第二の実施の形態に係る半導体装置の製造方法の一工程を示す断面図である。
【００６６】
本実施の形態に係る半導体装置の構成は、上記第一の実施の形態に係る半導体装置の構成と同一である。よって、本実施の形態では、半導体装置の構成の説明を省略する。
【００６７】
本実施の形態に係る半導体装置の製造方法は、まず、上記第一の実施の形態に係る半導体装置の製造方法のうち図３（ａ）〜図３（ｃ）に示す工程を行う。その後、図７に示す工程を行う。
【００６８】
具体的には、本実施の形態では、ダイシングブレード１７を用いてクラック１９が形成されたLow-k層３及び層間絶縁膜４を除去する代わりに、Ｓｉ化合物と反応可能なガス（例えばＣＦ４）を用いてクラック１９が形成されたLow-k層３及び層間絶縁膜４を除去する。このようにクラック１９が形成されたLow-k層３及び層間絶縁膜４を化学的に除去しても良い。その後、上記第一の実施の形態に係る半導体装置の製造方法のうち図４（ｂ）〜図６（ｃ）に示す工程を行う。
【００６９】
本実施の形態に係る半導体装置の製造方法では、上記第一の実施の形態に係る半導体装置の製造方法と同じく、クラック１９が形成されたLow-k層３及び層間絶縁膜４を除去することができる。よって、本実施の形態では、上記第一の実施の形態と同様の効果を得ることができる。
【産業上の利用可能性】
【００７０】
本発明に係る半導体装置では、レーザ光を照射してLow-k層の一部分を除去する工程を経て製造されても、そのレーザ光の照射に起因するクラックが殆ど残存していない半導体装置を製造することができる。よって、本発明は、Low-k層を有し且つＷＬＣＳＰ構造を有する半導体装置及びその製造方法に有用である。
【符号の説明】
【００７１】
２        溝 
３        低誘電体膜 
３ａ      低誘電体膜の側面 
４        層間絶縁膜 
４ａ      層間絶縁膜の側面 
５        半導体基板 
５Ｂ      半導体基板の上面の一部分 
５ａ      半導体基板の側面の上部 
５ｂ      半導体基板の上面の一部分
６        信号配線 
７        入出力配線 
８        表面保護膜 
９        シールリング 
１０      段差部 
１１ａ    素子領域 
１１ｂ    ダイシングライン部 
１２      絶縁膜 
１３      再配線 
１４      ポスト 
１５      半田端子 
１６      保護膜 
１７      ダイシングブレード 
１８      ダイシングブレード 
１９      クラック 
２０      封止樹脂 
２１      クラック 
２２      ダイシング用溝 
３１      装置側面 
【図１】
2010263145.tif 000003
【図２】
2010263145.tif 000004
【図３】
2010263145.tif 000005
【図４】
2010263145.tif 000006
【図５】
2010263145.tif 000007
【図６】
2010263145.tif 000008
【図７】
2010263145.tif 000009
【図８】
2010263145.tif 000010
【図９】
2010263145.tif 000011
【図１０】
2010263145.tif 000012
【図１１】
2010263145.tif 000013