(57)【要約】【課題】出力電圧の低下時および上昇時において高速応答可能であり、かつ、低消費電流と安定動作を実現可能である定電圧回路を提供する。【解決手段】誤差増幅回路２は、出力電圧Ｖｏに比例した比例電圧ＶＦＢが基準電圧ＶＲＥＦに一致するように、トランジスタＭ２０のゲートに与える制御信号ＣＮを生成する。誤差増幅回路２において、第２の誤差増幅器５は、出力電圧Ｖｏの変動に対して第１の誤差増幅器４よりも応答速度が速く、出力電圧Ｖｏの急速な低下時に第１の誤差増幅器４の動作電流を増加させる。第３の誤差増幅器６は、出力電圧Ｖｏの変動に対して第１の誤差増幅器４よりも応答速度が遅く、出力電圧Ｖｏの急速な上昇時に第１の誤差増幅器４の動作電流を徐々に減らす。【選択図】図１
2010256990.tif 000002
【特許請求の範囲】
【請求項１】
入力端子に入力された入力電圧を、所定の定電圧に変換して、出力端子から出力電圧として出力する定電圧回路であって、
前記入力端子と前記出力端子との間に設けられており、ゲートに与えられた制御信号に応じた電流を出力することによって、前記出力電圧を制御する出力電圧制御トランジスタと、
所定の基準電圧を生成して出力する基準電圧源と、
前記出力電圧を検出し、検出した出力電圧に比例した比例電圧を生成して出力する出力電圧検出回路と、
前記基準電圧と前記比例電圧とを受け、前記比例電圧が前記基準電圧に一致するように、前記出力電圧制御トランジスタのゲートに与える前記制御信号を生成して出力する誤差増幅回路とを備え、
前記誤差増幅回路は、
前記基準電圧と前記比例電圧を差動入力とし、前記制御信号を出力とする差動増幅器を有する第１の誤差増幅器と、
前記第１の誤差増幅器の動作電流を制御する機能を有し、前記出力電圧の変動に対して前記第１の誤差増幅器よりも応答速度が速く、前記出力電圧の急速な低下時に、前記第１の誤差増幅器の動作電流を増加させる第２の誤差増幅器と、
前記第１の誤差増幅器の動作電流を制御する機能を有し、前記出力電圧の変動に対して前記第１の誤差増幅器よりも応答速度が遅く、前記出力電圧の急速な上昇時に、前記第１の誤差増幅器の動作電流を徐々に減らす第３の誤差増幅器とを備えている
ことを特徴とする定電圧回路。
【請求項２】
請求項１記載の定電圧回路において、
前記第２の誤差増幅器は、
前記第１の誤差増幅器の動作電流の制御を行う動作電流制御トランジスタと、
前記基準電圧を受けるものであり、かつ、前記第１の誤差増幅器が有する差動増幅器内の前記比例電圧を受ける差動入力段とともに、第２の差動増幅器を構成する差動入力段と、
前記第２の差動増幅器の出力を受けて、前記動作電流制御トランジスタのゲート電圧を制御する制御部とを備えたものである
ことを特徴とする定電圧回路。
【請求項３】
請求項１記載の定電圧回路において、
前記第２の誤差増幅器は、
前記第１の誤差増幅器の動作電流の制御を行う動作電流制御トランジスタと、
前記基準電圧と前記比例電圧を差動入力とする第２の差動増幅器と、
前記第２の差動増幅器の出力を受けて、前記動作電流制御トランジスタのゲート電圧を制御する制御部とを備えたものである
ことを特徴とする定電圧回路。
【請求項４】
請求項１記載の定電圧回路において、
前記第３の誤差増幅器は、
前記第１の誤差増幅器の動作電流の制御を行う動作電流制御トランジスタと、
前記出力電圧制御トランジスタのＮ／１（Ｎは２以上の整数）のサイズを有し、ゲートに前記制御信号を受ける電流検出トランジスタと、
前記電流検出トランジスタのドレイン電圧が前記出力電圧と一致するように、前記動作電流制御トランジスタのゲート電圧を制御する検出回路とを備えたものである
ことを特徴とする定電圧回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、誤差増幅器を備えた定電圧回路に関する。
【背景技術】
【０００２】
近年、電池駆動の機器に関し、長寿命の観点から低消費電力化が求められている。また、低電圧動作化も進んでおり、高速応答性も求められている。定電圧回路においても、同様の性能が求められている。すなわち、低消費電流と高速応答という相反した性能を、発振等の不安定な動作に陥らない中で実現することが要求されている。
【０００３】
図４は従来の定電圧回路の例を示した回路図である。図４の定電圧回路５１は、高速応答用の誤差増幅器５２と低消費電流用の誤差増幅器５３とを有し、外部からのパワーセーブ信号によりいずれの誤差増幅器５２，５３を動作させるかを選択することによって、高速応答と低消費電流の両特性を実現している。
【０００４】
また、出力電圧の低下のみを過渡的に検出し、出力電圧制御トランジスタのゲート電圧を制御する定電圧回路も知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−３５３０３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、図４のような従来の定電圧回路では、外部信号による制御が必要であるという問題があった。また、特許文献１の定電圧回路では、出力電圧の低下時には高速応答を実現することが可能であるが、出力電圧の上昇時には高速応答を実現できない。さらに、過渡的に動作電流を制御するために、不安定な動作に陥る可能性があるという問題があった。
【０００７】
本発明は、出力電圧の低下時および上昇時において高速応答可能であり、かつ、低消費電流と安定動作を実現可能である定電圧回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、入力端子に入力された入力電圧を、所定の定電圧に変換して、出力端子から出力電圧として出力する定電圧回路として、前記入力端子と前記出力端子との間に設けられており、ゲートに与えられた制御信号に応じた電流を出力することによって前記出力電圧を制御する出力電圧制御トランジスタと、所定の基準電圧を生成して出力する基準電圧源と、前記出力電圧を検出し、検出した出力電圧に比例した比例電圧を生成して出力する出力電圧検出回路と、前記基準電圧と前記比例電圧とを受け、前記比例電圧が前記基準電圧に一致するように、前記出力電圧制御トランジスタのゲートに与える前記制御信号を生成して出力する誤差増幅回路とを備え、前記誤差増幅回路は、前記基準電圧と前記比例電圧を差動入力とし、前記制御信号を出力とする差動増幅器を有する第１の誤差増幅器と、前記第１の誤差増幅器の動作電流を制御する機能を有し、前記出力電圧の変動に対して前記第１の誤差増幅器よりも応答速度が速く、前記出力電圧の急速な低下時に、前記第１の誤差増幅器の動作電流を増加させる第２の誤差増幅器と、前記第１の誤差増幅器の動作電流を制御する機能を有し、前記出力電圧の変動に対して前記第１の誤差増幅器よりも応答速度が遅く、前記出力電圧の急速な上昇時に、前記第１の誤差増幅器の動作電流を徐々に減らす第３の誤差増幅器とを備えているものである。
【０００９】
本発明によると、誤差増幅回路は、出力電圧に比例した比例電圧が基準電圧に一致するように、出力電圧制御トランジスタのゲートに与える制御信号を生成する。そして、誤差増幅回路は、基準電圧と比例電圧を差動入力とし、制御信号を出力とする差動増幅器を有する第１の誤差増幅器に加えて、第１の誤差増幅器の動作電流を制御する機能をそれぞれ有する第２および第３の誤差増幅器を備えている。第２の誤差増幅器は、出力電圧の変動に対して第１の誤差増幅器よりも応答速度が速く、出力電圧の急速な低下時に、第１の誤差増幅器の動作電流を増加させる。これにより、出力電圧のアンダーシュートが抑制される。また、第３の誤差増幅器は、出力電圧の変動に対して第１の誤差増幅器よりも応答速度が遅く、出力電圧の急速な上昇時に、第１の誤差増幅器の動作電流を徐々に減らす。これにより、出力電圧のオーバーシュートが抑制される。したがって、出力電圧の低下と上昇の両方に対して、高速応答が可能になる。
【発明の効果】
【００１０】
本発明の定電圧回路によると、出力電圧の急激な低下と上昇の両特性に対して、誤差増幅器の動作電流を制御することが可能であり、優れた高速応答特性を得ることができる。しかも、負荷電流が小さい状況時に低消費電流を実現することが可能となる。また、負荷電流に応じて直流的に動作電流を可変することが可能であるため、安定した回路動作を得ることができる。
【図面の簡単な説明】
【００１１】
【図１】第１の実施形態に係る定電圧回路を示す回路構成図である。
【図２】図１および図３の定電圧回路の動作シーケンスの例を示す図である。
【図３】第２の実施形態に係る定電圧回路を示す回路構成図である。
【図４】従来の定電圧回路の例を示す回路構成図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施形態について、図面を参照しつつ説明する。
【００１３】
（第１の実施形態）
図１は第１の実施形態に係る定電圧回路の構成を示す回路図である。図１において、定電圧回路１は、入力端子に入力された入力電圧ＶＩＮを、所定の定電圧に変換して、出力端子から出力電圧Ｖｏとして出力する。出力端子と接地端子との間には、負荷ＩＬと並列にコンデンサＣ２が接続されている。
【００１４】
定電圧回路１は、入力端子と出力端子との間に設けられており、出力電圧Ｖｏを制御するための出力電圧制御トランジスタＭ２０と、所定の基準電圧ＶＲＥＦを生成して出力する基準電圧源３と、出力電圧Ｖｏを検出し、検出した出力電圧Ｖｏに比例した比例電圧ＶＦＢを生成して出力する出力電圧検出回路７と、基準電圧ＶＲＥＦと比例電圧ＶＦＢとを受け、出力電圧制御トランジスタＭ２０のゲートに与える制御信号ＣＮを出力する誤差増幅回路２とを備えている。出力電圧制御トランジスタＭ２０は、ここではＰＭＯＳトランジスタからなり、ゲートに与えられた制御信号ＣＮに応じた電流を出力することによって、出力電圧Ｖｏを制御する。出力電圧検出回路７は、ここでは出力端子と接地端子との間に直列に接続された抵抗Ｒ３，Ｒ４からなり、抵抗Ｒ３，Ｒ４の接続部から比例電圧ＶＦＢを出力する。誤差増幅回路２は、比例電圧ＶＦＢが基準電圧ＶＲＥＦに一致するように、制御信号ＣＮを生成する。
【００１５】
誤差増幅回路２は、第１の誤差増幅器４、第２の誤差増幅器５、および第３の誤差増幅器６を備えている。
【００１６】
第１の誤差増幅器４は、ＰＭＯＳトランジスタＭ６，Ｍ８、ＮＭＯＳトランジスタＭ７，Ｍ９、コンデンサＣ１、抵抗Ｒ１、および定電流源Ｉ１を備えている。ＰＭＯＳトランジスタＭ６，Ｍ８、ＮＭＯＳトランジスタＭ７，Ｍ９および定電流源Ｉ１によって、差動増幅器が構成されている。この差動増幅器は、基準電圧ＶＲＥＦが非反転入力端（Ｍ７のゲート）に入力されるとともに比例電圧ＶＦＢが反転入力端（Ｍ９のゲート）に入力されており、すなわち、基準電圧ＶＲＥＦと比例電圧ＶＦＢを差動入力としている。そして、基準電圧ＶＲＥＦと比例電圧ＶＦＢとの差電圧を増幅し、出力電圧制御トランジスタＭ２０のゲートに制御信号ＣＮを出力する。この動作は反転増幅動作となるため、回路の安定性を確保するために、位相補償抵抗Ｒ１と容量Ｃ１を設けている。
【００１７】
第２の誤差増幅器５は、ＰＭＯＳトランジスタＭ１，Ｍ４、およびＮＭＯＳトランジスタＭ２，Ｍ３，Ｍ５を備えている。動作電流制御トランジスタとしてのトランジスタＭ３は、第１の誤差増幅器４が有する差動増幅器の定電流源Ｉ１と並列に設けられており、第１の誤差増幅器４の動作電流の制御を行う。トランジスタＭ４，Ｍ５は、基準電圧ＶＲＥＦを受ける差動入力段を構成している。この差動入力段は、第１の誤差増幅器４が有する差動増幅器の比例電圧ＶＦＢを受ける差動入力段とともに、第２の差動増幅器を構成している。トランジスタＭ１，Ｍ２は、第２の差動増幅器の出力を受けて、動作電流制御トランジスタＭ３のゲート電圧を制御する制御部を構成している。すなわち、比例電圧ＶＦＢの変動に従って、動作電流制御トランジスタＭ３のゲート電圧を制御し、第１の誤差増幅器４の動作電流を増減させる。この第２の誤差増幅器５は、出力電圧Ｖｏの変動に対して第１の誤差増幅器４よりも応答速度が速い。
【００１８】
第３の誤差増幅器６は、ＰＭＯＳトランジスタＭ１１，Ｍ１３，Ｍ１４，Ｍ１５，Ｍ１６，Ｍ１９、およびＮＭＯＳトランジスタＭ１０，Ｍ１２，Ｍ１７，Ｍ１８を備えている。動作電流制御トランジスタとしてのトランジスタＭ１０は、第１の誤差増幅器４が有する差動増幅器の定電流源Ｉ１と並列に設けられており、第１の誤差増幅器４の動作電流の制御を行う。電流検出トランジスタとしてのトランジスタＭ１４は、トランジスタＭ２０のＮ／１（Ｎは２以上の整数）のサイズを有し、ゲートに制御信号ＣＮを受ける。トランジスタＭ１６，Ｍ１７，Ｍ１８，Ｍ１９からなる検出回路は、トランジスタＭ１４のドレイン電圧が出力電圧Ｖｏと一致するように、トランジスタＭ１０のゲート電圧を制御する。すなわち、トランジスタＭ１４によって出力電流の１／Ｎ倍の電流がミラーされ、ミラートランジスタＭ１７を介して、第１の誤差増幅器４の動作電流が制御される。この第３の誤差増幅器６は、出力電圧Ｖｏの変動に対して第１の誤差増幅器４よりも応答速度が遅い。
【００１９】
図２は図１に示す定電圧回路の動作シーケンスの例を示す図である。図２に示すように、負荷の急変により出力電圧Ｖｏの急激な低下すなわちアンダーシュートが起こったときには、第２の誤差増幅器５が高速に応答し、動作電流制御トランジスタＭ３の電流を急速に増加させる。これにより、出力電圧Ｖｏのアンダーシュートが最小限に抑制される。一方、負荷が急激に減少し、出力電圧Ｖｏの急激な上昇すなわちオーバーシュートが起こったときには、第３の誤差増幅器６が、動作電流制御トランジスタＭ１０の電流を所定の期間、徐々に減らしていく。これにより、出力電圧Ｖｏのオーバーシュートを最小限に抑制することが可能になる。
【００２０】
また、第１の誤差増幅器４の動作電流の増加は、負荷電流ＩＬの増加に応じて発生するため、負荷電流ＩＬが小さい場合には消費電流が小さくなり、よって、高速応答と低消費電流を実現することが可能となる。また、直流電流を制御することによって高速応答を実施するので、発振に対して回路の安定性を確保することが容易となる。
【００２１】
（第２の実施形態）
図３は第２の実施形態に係る定電圧回路の構成を示す回路図である。図３では、図１と共通の構成要素については図１と同一の符号を付しており、ここではその詳細な説明を省略する。図３の構成では、図１における第２の誤差増幅器５を内部構成の異なる第２の誤差増幅器１０に置き換えている。
【００２２】
第２の誤差増幅器１０は、ＰＭＯＳトランジスタＭ１，Ｍ４，Ｍ２１、ＮＭＯＳトランジスタＭ２，Ｍ３，Ｍ５，Ｍ２２、および電流源Ｉ２を備えている。トランジスタＭ４，Ｍ５，Ｍ２１，Ｍ２２および電流源Ｉ２は、基準電圧ＶＲＥＦと比例電圧ＶＦＢを差動入力とする第２の差動増幅器を構成している。トランジスタＭ１，Ｍ２は、第２の差動増幅器の出力を受けて、動作電流制御トランジスタＭ３のゲート電圧を制御する制御部を構成している。すなわち、比例電圧ＶＦＢの変動に従って、動作電流制御トランジスタＭ３のゲート電圧を制御し、第１の誤差増幅器４の動作電流を増減させる。この第２の誤差増幅器１０は、出力電圧Ｖｏの変動に対して第１の誤差増幅器４よりも応答速度が速い。
【００２３】
図３に示す定電圧回路についても、図２に示すように、負荷の急変により出力電圧Ｖｏの急激な低下すなわちアンダーシュートが起こったときには、第２の誤差増幅器１０が高速に応答し、動作電流制御トランジスタＭ３の電流を急速に増加させる。これにより、第１の実施形態と同様に、出力電圧Ｖｏのアンダーシュートを最小限に抑制することが可能になる。
【産業上の利用可能性】
【００２４】
本発明に係る定電圧回路は、出力電圧の急激な低下と上昇の両方に対して優れた高速応答特性を得ることができ、かつ、低消費電流を実現することが可能であるので、例えば、高速応答かつ低消費電力を必要とする機器に用いるのに有用である。
【符号の説明】
【００２５】
１  定電圧回路
２  誤差増幅回路
３  基準電圧源
４  第１の誤差増幅器
５  第２の誤差増幅器
６  第３の誤差増幅器
７  出力電圧検出回路
１０  第２の誤差増幅器
Ｍ３  動作電流制御トランジスタ
Ｍ１０  動作電流制御トランジスタ
Ｍ１４  電流検出トランジスタ
Ｍ２０  出力電圧制御トランジスタ
ＶＩＮ  入力電圧
Ｖｏ  出力電圧
ＶＲＥＦ  基準電圧
ＶＦＢ  比例電圧
【図１】
2010256990.tif 000003
【図２】
2010256990.tif 000004
【図３】
2010256990.tif 000005
【図４】
2010256990.tif 000006