(57)【要約】【課題】デュアルゲート不純物ドーピング方法及びこれを用いたデュアルゲート形成方法を提供する。【解決手段】デュアルゲート不純物ドーピング方法は、第１領域及び第２領域を有する半導体基板上のゲート導電膜に第１導電型の不純物イオンをドープする段階であって、ゲート導電膜の下部よりも上部における不純物ドーピング濃度がより高い濃度勾配でドープする段階と、第２領域のゲート導電膜をオープンさせるマスクを用いて第２領域のゲート導電膜に第２導電型の不純物イオンをドープする段階と、熱処理を行い、第１導電型及び第２導電型の不純物イオンを拡散させる段階と、を含む。【選択図】図２
2010263179.tif 000002
【特許請求の範囲】
【請求項１】
第１領域及び第２領域を有する半導体基板上のゲート導電膜に第１導電型の不純物イオンをドープする段階であって、前記ゲート導電膜の下部よりも上部における不純物ドーピング濃度がより高い濃度勾配でドープする段階と、
前記第２領域のゲート導電膜をオープンさせるマスクを用いて前記第２領域のゲート導電膜に第２導電型の不純物イオンをドープする段階と、
熱処理を行い、前記第１導電型及び第２導電型の不純物イオンを拡散させる段階と、
を含むことを特徴とするデュアルゲート不純物ドーピング方法。
【請求項２】
前記第１導電型の不純物イオンをドープした後に、前記ゲート導電膜上に、不純物のドープされていないポリシリコン膜を形成する段階をさらに含むことを特徴とする請求項１に記載のデュアルゲート不純物ドーピング方法。
【請求項３】
前記第１導電型の不純物イオンは、最終ドーピング濃度の１００％の濃度でドープすることを特徴とする請求項１に記載のデュアルゲート不純物ドーピング方法。
【請求項４】
前記ゲート導電膜の下部における第１導電型の不純物イオンのドーピング濃度は、最終ドーピング濃度の２０％〜６０％とし、前記ゲート導電膜の上部における第１導電型の不純物イオンのドーピング濃度は、最終ドーピング濃度の１４０％〜１８０％とすることを特徴とする請求項１に記載のデュアルゲート不純物ドーピング方法。
【請求項５】
前記ゲート導電膜の下部は、前記ゲート導電膜の全体厚さの６０％〜９５％とし、前記ゲート導電膜の上部は、前記ゲート導電膜の全体厚さの５％〜４０％とすることを特徴とする請求項１に記載のデュアルゲート不純物ドーピング方法。
【請求項６】
前記第１領域はｎ型ＭＯＳトランジスタ領域であり、前記第２領域はｐ型ＭＯＳトランジスタ領域であることを特徴とする請求項１に記載のデュアルゲート不純物ドーピング方法。
【請求項７】
前記第１導電型の不純物イオンはｎ型不純物イオンであり、第２導電型の不純物イオンはｐ型不純物イオンであることを特徴とする請求項６に記載のデュアルゲート不純物ドーピング方法。
【請求項８】
前記ゲート導電膜に第１導電型の不純物イオンをドープする段階は、前記ゲート導電膜積層時に前記第１導電型の不純物イオンソースガスを供給して行なうことを特徴とする請求項１に記載のデュアルゲート不純物ドーピング方法。
【請求項９】
前記ゲート導電膜の下部よりも上部における不純物ドーピング濃度がより高い濃度勾配でドープする段階は、前記第１導電型の不純物イオンソースガスの供給量を異ならせて行なうことを特徴とする請求項８に記載のデュアルゲート不純物ドーピング方法。
【請求項１０】
前記ゲート導電膜の下部における不純物ドーピング濃度は１×１０２０〜５×１０２０原子／ｃｍ３とし、前記ゲート導電膜の上部における不純物ドーピング濃度は、１×１０２０〜１×１０２１原子／ｃｍ３の範囲内において、前記ゲート導電膜下部における不純物ドーピング濃度よりは大きくすることを特徴とする請求項１に記載のデュアルゲート不純物ドーピング方法。
【請求項１１】
前記第２導電型の不純物イオンをドープする段階は、プラズマドーピング方法を用いて行なうことを特徴とする請求項１に記載のデュアルゲート不純物ドーピング方法。
【請求項１２】
前記熱処理は、急速熱処理方法を用いて行なうことを特徴とする請求項１に記載のデュアルゲート不純物ドーピング方法。
【請求項１３】
前記熱処理は、酸素を含む雰囲気で行なうことを特徴とする請求項１１に記載のデュアルゲート不純物ドーピング方法。
【請求項１４】
前記酸素は、３０００ｐｐｍ未満の比率を有することを特徴とする請求項１３に記載のデュアルゲート不純物ドーピング方法。
【請求項１５】
前記熱処理は、アンモニア（ＮＨ３）を含む雰囲気で行なうことを特徴とする請求項１に記載のデュアルゲート不純物ドーピング方法。
【請求項１６】
前記アンモニア（ＮＨ３）は、３０００ｐｐｍ未満の比率を有することを特徴とする請求項１５に記載のデュアルゲート不純物ドーピング方法。
【請求項１７】
第１領域及び第２領域を持つ半導体基板上のゲート導電膜を、垂直方向に少なくとも３つ以上の領域に区分し、前記３つ以上の領域がそれぞれ異なるドーピング濃度を持つように第１導電型の不純物イオンをドープする段階であって、前記３つ以上の領域のうち、最も下部領域における不純物ドーピング濃度よりも最も上部領域における不純物ドーピング濃度がより高い濃度勾配でドープする段階と、
前記第２領域のゲート導電膜をオープンさせるマスクを用いて前記第２領域のゲート導電膜に第２導電型の不純物イオンをドープする段階と、
熱処理を行い、前記第１導電型及び第２導電型の不純物イオンを拡散させる段階と、
を含むことを特徴とするデュアルゲート不純物ドーピング方法。
【請求項１８】
前記第１導電型の不純物イオンをドープした後に、前記ゲート導電膜上に、不純物のドープされていないポリシリコン膜を形成する段階をさらに含むことを特徴とする請求項１７に記載のデュアルゲート不純物ドーピング方法。
【請求項１９】
前記第１導電型の不純物イオンは、最終ドーピング濃度の１００％の濃度でドープすることを特徴とする請求項１７に記載のデュアルゲート不純物ドーピング方法。
【請求項２０】
前記ゲート導電膜に第１導電型の不純物イオンをドープする段階は、前記ゲート導電膜積層時に前記第１導電型の不純物イオンソースガスを供給して行なうことを特徴とする請求項１７に記載のデュアルゲート不純物ドーピング方法。
【請求項２１】
前記ゲート導電膜の最も下部領域における不純物ドーピング濃度よりも最も上部領域における不純物ドーピング濃度がより高い濃度勾配でドープする段階は、前記第１導電型の不純物イオンソースガスの供給量を異ならせて行なうことを特徴とする請求項２０に記載のデュアルゲート不純物ドーピング方法。
【請求項２２】
前記ゲート導電膜を垂直方向に、下部領域、中間領域及び上部領域の３つの領域に区分することを特徴とする請求項１８に記載のデュアルゲート不純物ドーピング方法。
【請求項２３】
前記下部領域は前記ゲート導電膜の全体厚さの１０％〜３０％とし、前記中間領域は前記ゲート導電膜の全体厚さの４０％〜８５％とし、そして前記上部領域は前記ゲート導電膜の全体厚さの５％〜３０％とすることを特徴とする請求項２２に記載のデュアルゲート不純物ドーピング方法。
【請求項２４】
前記下部領域におけるｎ型不純物イオンのドーピング濃度は、最終ドーピング濃度の１０％〜３０％とし、前記中間領域におけるｎ型不純物イオンのドーピング濃度は、最終ドーピング濃度の１０％〜３０％において、前記下部領域におけるｎ型不純物イオンのドーピング濃度よりは小さくし、そして前記上部領域におけるｎ型不純物イオンのドーピング濃度は、最終ドーピング濃度の１４０％〜１８０％とすることを特徴とする請求項２２に記載のデュアルゲート不純物ドーピング方法。
【請求項２５】
前記下部領域における不純物ドーピング濃度は１×１０２０〜５×１０２０原子／ｃｍ３とし、前記中間領域における不純物ドーピング濃度は１×１０２０〜１×１０２１原子／ｃｍ３の範囲内において、前記下部領域における不純物ドーピング濃度よりは小さくし、前記上部領域における不純物ドーピング濃度は１×１０２０〜１×１０２１原子／ｃｍ３の範囲内において、前記下部領域における不純物ドーピング濃度よりは大きくすることを特徴とする請求項２２に記載のデュアルゲート不純物ドーピング方法。
【請求項２６】
前記第１導電型の不純物イオンをドープする段階は、前記ゲート導電膜を垂直方向に４つの領域に区分し、最も下部の第１ゲート領域における不純物ドーピング濃度は、１×１０２０〜５×１０２０原子／ｃｍ３とし、前記第１ゲート領域上の第２ゲート領域における不純物ドーピング濃度は、１×１０２０〜１×１０２１原子／ｃｍ３の範囲内において、前記第１ゲート領域における不純物ドーピング濃度よりは小さくし、前記第２ゲート領域上の第３ゲート領域における不純物ドーピング濃度は、１×１０２０〜７．５×１０２０原子／ｃｍ３の範囲内において、前記第２ゲート領域における不純物ドーピング濃度よりは大きくし、そして最も上部の第４ゲート領域における不純物ドーピング濃度は、１×１０２０〜１×１０２１原子／ｃｍ３の範囲内において、前記第３ゲート領域における不純物ドーピング濃度よりは大きくして行なうことを特徴とする請求項１７に記載のデュアルゲート不純物ドーピング方法。
【請求項２７】
前記第２導電型の不純物イオンをドープする段階は、プラズマドーピング方法を用いて行なうことを特徴とする請求項１７に記載のデュアルゲート不純物ドーピング方法。
【請求項２８】
前記熱処理は、急速熱処理方法を用いて行なうことを特徴とする請求項１７に記載のデュアルゲート不純物ドーピング方法。
【請求項２９】
前記熱処理は、酸素を含む雰囲気で行なうことを特徴とする請求項１７に記載のデュアルゲート不純物ドーピング方法。
【請求項３０】
前記酸素は、３０００ｐｐｍ未満の比率を有することを特徴とする請求項２９に記載のデュアルゲート不純物ドーピング方法。
【請求項３１】
前記熱処理は、アンモニア（ＮＨ３）を含む雰囲気で行なうことを特徴とする請求項１７に記載のデュアルゲート不純物ドーピング方法。
【請求項３２】
前記アンモニア（ＮＨ３）は、３０００ｐｐｍ未満の比率を有することを特徴とする請求項３１に記載のデュアルゲート不純物ドーピング方法。
【請求項３３】
第１領域及び第２領域を有する半導体基板上にゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜上にゲート導電膜を形成する段階と、
前記ゲート導電膜に第１導電型の不純物イオンをドープする段階であって、前記ゲート導電膜の下部よりも上部における不純物ドーピング濃度がより高い濃度勾配でドープする段階と、
前記第２領域のゲート導電膜をオープンさせるマスクを用いて前記第２領域のゲート導電膜に第２導電型の不純物イオンをドープする段階と、
熱処理を行い、前記第１導電型及び第２導電型の不純物イオンを拡散させる段階と、
を含むことを特徴とするデュアルゲート形成方法。
【請求項３４】
前記熱処理は、酸素またはアンモニア（ＮＨ３）雰囲気で行なうことを特徴とする請求項３３に記載のデュアルゲート形成方法。
【請求項３５】
第１領域及び第２領域を有する半導体基板上にゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜上にゲート導電膜を形成する段階と、
前記ゲート導電膜を垂直方向に３つ以上の領域に区分し、前記３つ以上の領域がそれぞれ異なるドーピング濃度を持つように第１導電型の不純物イオンをドープする段階であって、前記３つ以上の領域のうち最も下部領域における不純物ドーピング濃度よりも最も上部領域における不純物ドーピング濃度がより高い濃度勾配でドープする段階と、
前記第２領域のゲート導電膜をオープンさせるマスクを用いて前記第２領域のゲート導電膜に第２導電型の不純物イオンをドープする段階と、
熱処理を行い、前記第１導電型及び第２導電型の不純物イオンを拡散させる段階と、
を含むことを特徴とするデュアルゲート形成方法。
【請求項３６】
前記熱処理は、酸素またはアンモニア（ＮＨ３）雰囲気で行なうことを特徴とする請求項３５に記載のデュアルゲート形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の製造方法に関するもので、特に、デュアルゲート不純物ドーピング方法及びこれを用いたデュアルゲート形成方法に関する。
【背景技術】
【０００２】
近年、半導体素子の集積度が増加するに伴い、ｐ型ＭＯＳトランジスタとｎ型ＭＯＳトランジスタが同一基板に配置される相補型モス（ＣＭＯＳ；Complementary Metal Oxide Semiconductor）トランジスタの応用範囲も拡大しつつある。一般的な相補型ＭＯＳトランジスタにおいて、ｐ型ＭＯＳトランジスタは埋め込みチャネル構造（buried channel structure）を持つと知られている。埋め込みチャネル構造を持つ場合、素子の集積度が増加するにつれてチャネル長が減少し、チャネル長の減少によって印加電界の影響を大きく受け、結局として漏れ電流特性が劣化してしまう。そこで、最近では、表面チャネル構造のｐ型ＭＯＳトランジスタを具現するためにデュアルゲート構造を採用している。デュアルゲート構造とは、ｐ型ＭＯＳトランジスタが形成される領域にはｐ型不純物領域、例えばボロン（Ｂ）を注入したｐ型ゲートが配置され、ｎ型ＭＯＳトランジスタが形成される領域には、ｎ型不純物領域、例えば、リン（Ｐ）を注入したｎ型ゲートが配置される構造を意味する。
【０００３】
デュアルゲート構造を形成する一般的な方法について説明すると、まず、半導体基板上にゲート絶縁膜を形成し、その上にゲート導電膜としてポリシリコン膜を形成する。ポリシリコン膜形成時にｎ型不純物イオンをドープする。ｎ型不純物イオンのドーピング濃度は、最終ドーピング濃度の略１００％とする。ここで、最終ドーピング濃度は、ｎ型ＭＯＳトランジスタのゲート、すなわちｎ型ゲートとして動作するのに要求される充分なドーピング濃度を意味する。次に、ｐ型ＭＯＳトランジスタ領域を露出させるフォトレジスト膜パターンを用いたイオン注入工程を行い、ｐ型ＭＯＳトランジスタ領域のポリシリコン膜内にｐ型不純物イオンを注入する。このようなイオン注入により、ｐ型ＭＯＳトランジスタ領域はｎ型からｐ型へと導電型が切り替わる。ところが、この場合、ポリシリコン膜形成時にドープされたｎ型不純物イオンのドーピング濃度が高すぎ、ｐ型ＭＯＳトランジスタ領域における導電型切替効果が所望の程度に得られない傾向がある。特に、このような現象は、ｎ型不純物イオンをドープしながらポリシリコン膜を形成する時に、ポリシリコン膜の下部に生じうるシーム（seam）の移動抑制のためにポリシリコン膜の下部に相対的により高い濃度でｎ型不純物イオンをドープする場合に、より深刻に現れる。このようにポリシリコン膜の下部のｎ型不純物イオンのドーピング濃度が高まることによってｐ型ＭＯＳトランジスタ領域のポリシリコン膜の下部における導電型切替の程度が不足になり、これは、ｐ型ＭＯＳトランジスタ領域のＰＤＲ（Poly Depletion Rate）の劣化を誘発し、あたかもゲート酸化膜の厚さが増加するかのような効果を出す。
【０００４】
そこで、このような問題を解決のための方法として、ポリシリコン膜形成時にドープされるｎ型不純物イオンのドーピング濃度を最終ドーピング濃度の１００％ではなく、一定比率、例えば、略５０％の濃度で注入する方法がある。続いて、第１マスクを用いてｐ型ＭＯＳトランジスタ領域のポリシリコン膜をオープンさせた後にｐ型不純物イオンを注入する。ｐ型不純物イオン注入時にポリシリコン膜内のｎ型不純物イオンのドーピング濃度は最終ドーピング濃度の略５０％であるから、ｎ型からｐ型への導電型切替が十分になされる。これに対し、ｎ型ゲートのｎ型不純物イオンのドーピング濃度は、ｎ型ゲートとしての動作に要求されるドーピング濃度よりも低く、よって、この場合に追加的な第２マスクを用いてｎ型ＭＯＳトランジスタ領域のポリシリコン膜をオープンさせた後に、残り５０％の濃度でｎ型不純物イオンを注入する追加イオン注入を行なわなければならない。
【０００５】
図１は、ｎ型不純物イオンの追加イオン注入を行なう前と後の濃度比較を示すグラフである。図１で、参照符号“１１０”で表す線は、追加イオン注入を行っていない場合を示し、参照符号“１２０”で表す線は、追加イオン注入を行なった場合を示す。同図のように、ポリシリコン形成時に５０％の濃度でｎ型不純物イオンであるリン（Ｐ）を注入した後に熱処理を通じて拡散させた場合、リン（Ｐ）の濃度が点線Ａで表す適正濃度、すなわち、ｎ型ポリゲートとして正常に動作できるような濃度よりも低く表れる（１１０参照）。このため、追加イオン注入を行なわねばならないが、追加イオン注入を行なった場合、すなわち、ｎ型ＭＯＳトランジスタ領域のポリシリコン膜のみを選択的にオープンさせ、追加ｎ型不純物イオン、例えばリン（Ｐ）を残り５０％の濃度でさらにイオン注入した場合、リン（Ｐ）の濃度が点線Ａで表す適正濃度よりも高く表れている（１２０参照）。
【０００６】
このような方法によると、ｐ型ＭＯＳトランジスタ領域のポリシリコン膜におけるｎ型からｐ型への導電型切替が十分になされることができ、これにより、ｐ型ＭＯＳトランジスタ領域におけるＰＤＲの劣化が抑制される。また、追加イオン注入により、ｎ型ＭＯＳトランジスタ領域のポリシリコン膜におけるｎ型不純物イオンのドーピング濃度も充分なレベルに維持させることができる。しかし、工程面では、ｐ型ＭＯＳトランジスタ領域のポリシリコン膜をオープンさせるための第１マスクの他にも、追加イオン注入のためにｎ型ＭＯＳトランジスタのポリシリコン膜をオープンさせるための第２マスクがさらに要求され、結果として全体製品単価の上昇につながる。
【０００７】
なお上記背景技術に関連する先行技術文献としては、下記特許文献１及び２が挙げられる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】米国特許第７，０６７，３６７号公報
【特許文献２】米国特許公開第２００９／００６１６０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明が解決しようとする課題は、追加に要求されるマスク無しでｎ型及びｐ型ＭＯＳトランジスタ領域におけるＰＤＲの劣化を防止できるデュアルゲート不純物ドーピング方法を提供することにある。
【００１０】
本発明が解決しようとする他の課題は、上記不純物ドーピング方法を用いてデュアルゲートを形成する方法を提供することにある。
【課題を解決するための手段】
【００１１】
本発明の一実施例によるデュアルゲート不純物ドーピング方法は、第１領域及び第２領域を有する半導体基板上のゲート導電膜に、第１導電型の不純物イオンをドープする段階であって、ゲート導電膜の下部よりも上部における不純物ドーピング濃度がより高い濃度勾配でドープする段階と；第２領域のゲート導電膜をオープンさせるマスクを用いて第２領域のゲート導電膜に第２導電型の不純物イオンをドープする段階と；熱処理を行い、第１導電型及び第２導電型の不純物イオンを拡散させる段階と；を含む。
【００１２】
一例において、第１導電型の不純物イオンをドープした後に、ゲート導電膜上に、不純物のドープされていないポリシリコン膜を形成する段階をさらに含むことができる。
【００１３】
一例において、第１導電型の不純物イオンは、最終ドーピング濃度の１００％の濃度でドープする。
【００１４】
一例において、ゲート導電膜の下部における第１導電型の不純物イオンのドーピング濃度は、最終ドーピング濃度の２０％〜６０％とし、ゲート導電膜の上部における第１導電型の不純物イオンのドーピング濃度は、最終ドーピング濃度の１４０％〜１８０％とする。
【００１５】
一例において、ゲート導電膜の下部は、ゲート導電膜の全体厚さの６０％〜９５％であり、ゲート導電膜の上部は、ゲート導電膜の全体厚さの５％〜４０％である。
【００１６】
一例において、第１領域はｎ型ＭＯＳトランジスタ領域であり、第２領域はｐ型ＭＯＳトランジスタ領域でありうる。この場合、第１導電型の不純物イオンはｎ型不純物イオンであり、第２導電型の不純物イオンはｐ型不純物イオンである。
【００１７】
一例において、ゲート導電膜に第１導電型の不純物イオンをドープする段階は、ゲート導電膜積層時に、第１導電型の不純物イオンソースガスを供給して行なうことができる。この場合、ゲート導電膜の下部よりも上部における不純物ドーピング濃度がより高い濃度勾配でドープする段階は、第１導電型の不純物イオンソースガスの供給量を異ならせて行なう。
【００１８】
一例において、ゲート導電膜の下部における不純物ドーピング濃度は１×１０２０〜５×１０２０原子／ｃｍ３とし、ゲート導電膜の上部における不純物ドーピング濃度は、１×１０２０〜１×１０２１原子／ｃｍ３の範囲内において、ゲート導電膜下部における不純物ドーピング濃度よりは大きくする。
【００１９】
一例において、第２導電型の不純物イオンをドープする段階は、プラズマドーピング方法を用いて行なうことができる。
【００２０】
一例において、熱処理は、急速熱処理方法を用いて行なうことができる。
【００２１】
一例において、熱処理は、酸素を含む雰囲気で行なうことができる。この場合、酸素は、３０００ｐｐｍ未満の比率を有するようにする。
【００２２】
一例において、熱処理は、アンモニア（ＮＨ３）を含む雰囲気で行なうこともできる。この場合、アンモニア（ＮＨ３）は、３０００ｐｐｍ未満の比率を有するようにする。
【００２３】
本発明の他の実施例によるデュアルゲート不純物ドーピング方法は、第１領域及び第２領域を持つ半導体基板上のゲート導電膜を、垂直方向に少なくとも３つ以上の領域に区分し、３つ以上の領域がそれぞれ異なるドーピング濃度を持つように第１導電型の不純物イオンをドープする段階であって、３つ以上の領域のうち、最も下部領域における不純物ドーピング濃度よりも最も上部領域における不純物ドーピング濃度がより高い濃度勾配でドープする段階と；第２領域のゲート導電膜をオープンさせるマスクを用いて第２領域のゲート導電膜に第２導電型の不純物イオンをドープする段階と；熱処理を行い、第１導電型及び第２導電型の不純物イオンを拡散させる段階と；を含む。
【００２４】
一例において、第１導電型の不純物イオンをドープした後に、ゲート導電膜上に、不純物のドープされていないポリシリコン膜を形成する段階をさらに含むことができる。
【００２５】
一例において、第１導電型の不純物イオンは、最終ドーピング濃度の１００％の濃度でドープする。
【００２６】
一例において、ゲート導電膜に第１導電型の不純物イオンをドープする段階は、ゲート導電膜積層時に第１導電型の不純物イオンソースガスを供給して行なうことができる。この場合、ゲート導電膜の最も下部領域における不純物ドーピング濃度よりも最も上部領域における不純物ドーピング濃度がより高い濃度勾配でドープする段階は、第１導電型の不純物イオンソースガスの供給量を異ならせて行なう。
【００２７】
一例において、ゲート導電膜を垂直方向に、下部領域、中間領域及び上部領域の３つの領域に区分することができる。この場合、下部領域はゲート導電膜の全体厚さの１０％〜３０％とし、中間領域はゲート導電膜の全体厚さの４０％〜８５％とし、そして上部領域はゲート導電膜の全体厚さの５％〜３０％とすることができる。そして、下部領域におけるｎ型不純物イオンのドーピング濃度は、最終ドーピング濃度の１０％〜３０％とし、中間領域におけるｎ型不純物イオンのドーピング濃度は、最終ドーピング濃度の１０％〜３０％において、下部領域におけるｎ型不純物イオンのドーピング濃度よりは小さくし、そして上部領域におけるｎ型不純物イオンのドーピング濃度は、最終ドーピング濃度の１４０％〜１８０％とすることができる。
【００２８】
一例において、第１導電型の不純物イオンをドープする段階は、ゲート導電膜を垂直方向に３つの領域に区分し、最も下部領域の第１ゲート領域における不純物ドーピング濃度は１×１０２０〜５×１０２０原子／ｃｍ３とし、中間部の第２ゲート領域における不純物ドーピング濃度は１×１０２０〜１×１０２１原子／ｃｍ３の範囲内において、第１ゲート領域における不純物ドーピング濃度よりは小さくし、最も上部の第３ゲート領域における不純物ドーピング濃度は１×１０２０〜１×１０２１原子／ｃｍ３の範囲内において、第１ゲート領域における不純物ドーピング濃度よりは大きくすることができる。
【００２９】
一例において、第１導電型の不純物イオンをドープする段階は、ゲート導電膜を垂直方向に４つの領域に区分し、最も下部の第１ゲート領域における不純物ドーピング濃度は、１×１０２０〜５×１０２０原子／ｃｍ３とし、第１ゲート領域上の第２ゲート領域における不純物ドーピング濃度は、１×１０２０〜１×１０２１原子／ｃｍ３の範囲内において、第１ゲート領域における不純物ドーピング濃度よりは小さくし、第２ゲート領域上の第３ゲート領域における不純物ドーピング濃度は、１×１０２０〜７．５×１０２０原子／ｃｍ３の範囲内において、第２ゲート領域における不純物ドーピング濃度よりは大きくし、そして最も上部の第４ゲート領域における不純物ドーピング濃度は、１×１０２０〜１×１０２１原子／ｃｍ３の範囲内において、第３ゲート領域における不純物ドーピング濃度よりは大きくすることができる。
【００３０】
一例において、第２導電型の不純物イオンをドープする段階は、プラズマドーピング方法を用いて行なうことができる。
【００３１】
一例において、熱処理は、急速熱処理方法を用いて行なうことができる。
【００３２】
一例において、熱処理は、酸素を含む雰囲気で行なうことができる。この場合、酸素は、３０００ｐｐｍ未満の比率を有するようにする。
【００３３】
一例において、熱処理は、アンモニア（ＮＨ３）を含む雰囲気で行なうこともできる。この場合、アンモニア（ＮＨ３）は、３０００ｐｐｍ未満の比率を有するようにする。
【００３４】
本発明のさらに他の実施例によるデュアルゲート形成方法は、第１領域及び第２領域を有する半導体基板上にゲート絶縁膜を形成する段階と；ゲート絶縁膜上にゲート導電膜を形成する段階と；ゲート導電膜に第１導電型の不純物イオンをドープする段階であって、ゲート導電膜の下部よりも上部における不純物ドーピング濃度がより高い濃度勾配でドープする段階と；第２領域のゲート導電膜をオープンさせるマスクを用いて第２領域のゲート導電膜に第２導電型の不純物イオンをドープする段階と；熱処理を行い、第１導電型及び第２導電型の不純物イオンを拡散させる段階と；を含む。
【００３５】
一例において、熱処理は、酸素またはアンモニア（ＮＨ３）雰囲気で行なうことができる。
【００３６】
本発明のさらに他の実施例によるデュアルゲート形成方法は、第１領域及び第２領域を有する半導体基板上にゲート絶縁膜を形成する段階と；ゲート絶縁膜上にゲート導電膜を形成する段階と；ゲート導電膜を垂直方向に３つ以上の領域に区分し、３つ以上の領域がそれぞれ異なるドーピング濃度を持つように第１導電型の不純物イオンをドープする段階であって、３つ以上の領域のうち最も下部領域における不純物ドーピング濃度よりも最も上部領域における不純物ドーピング濃度がより高い濃度勾配でドープする段階と；第２領域のゲート導電膜をオープンさせるマスクを用いて第２領域のゲート導電膜に第２導電型の不純物イオンをドープする段階と；熱処理を行い、第１導電型及び第２導電型の不純物イオンを拡散させる段階と；を含む。
【００３７】
一例において、熱処理は、酸素またはアンモニア（ＮＨ３）雰囲気で行なうことができる。
【発明の効果】
【００３８】
２つのマスクを使用しなければならない既存の方法と違い、本発明によると、デュアルゲートドーピング過程で追加的なｎ型不純物イオンのドーピング段階が省かれ、一つのマスクのみでデュアルゲートドーピングを行なうことができるため、製造コストを低減することが可能になる。また、ｎ型不純物イオンドーピング時に、ポリシリコン膜中の下部における濃度を相対的に減少させることによって、ｎ型及びｐ型ＭＯＳトランジスタ領域におけるＰＤＲの劣化も防止することができる。
【図面の簡単な説明】
【００３９】
【図１】従来のデュアルゲートドーピング方法においてｎ型不純物イオンの追加イオン注入を行う前後の濃度を比較したグラフである。
【図２】本発明の第１実施例によるデュアルゲートドーピング方法及びこれを用いたデュアルゲート形成方法を示す断面図（Ｉ）である。
【図３】本発明の第１実施例によるデュアルゲートドーピング方法及びこれを用いたデュアルゲート形成方法を示す断面図（II）である。
【図４】本発明の第１実施例によるデュアルゲートドーピング方法及びこれを用いたデュアルゲート形成方法を示す断面図（III）である。
【図５】本発明の第１実施例によるデュアルゲートドーピング方法における不純物イオン濃度分布を示すグラフである。
【図６】本発明の第２実施例によるデュアルゲートドーピング方法及びこれを用いたデュアルゲート形成方法を示す断面図である。
【図７】本発明の第２実施例によるデュアルゲートドーピング方法及びこれを用いたデュアルゲート形成方法における不純物イオンのＳＩＭＳ結果を示すグラフ（Ｉ）である。
【図８】本発明の第２実施例によるデュアルゲートドーピング方法及びこれを用いたデュアルゲート形成方法における不純物イオンのＳＩＭＳ結果を示すグラフ（II）である。
【図９】本発明の第２実施例によるデュアルゲートドーピング方法によりドーピングがなされたポリシリコン膜のＰＤＲ測定結果を示すグラフ（Ｉ）である。
【図１０】本発明の第２実施例によるデュアルゲートドーピング方法によりドーピングがなされたポリシリコン膜のＰＤＲ測定結果を示すグラフ（II）である。
【図１１】本発明の第３実施例によるデュアルゲートドーピング方法及びこれを用いたデュアルゲート形成方法を示す断面図である。
【発明を実施するための形態】
【００４０】
図２〜図４は、本発明の第１実施例によるデュアルゲートドーピング方法及びこれを用いたデュアルゲート形成方法を示す断面図である。まず、図２を参照すると、第１領域（ＮＭＯＳ）及び第２領域（ＰＭＯＳ）を持つ半導体基板２００上に、ゲート絶縁膜２１０を形成する。第１領域（ＮＭＯＳ）はｎ型ＭＯＳトランジスタが配置される領域で、第２領域（ＰＭＯＳ）はｐ型ＭＯＳトランジスタが配置される領域である。ゲート絶縁膜２１０として酸化膜を用いることができる。ゲート絶縁膜２１０上に、ゲート導電膜としてポリシリコン膜２２０を形成する。ポリシリコン膜２２０は、化学気相蒸着（ＣＶＤ；Chemical Vapor Deposition）方法のような通常の蒸着方法を用いて形成することができる。続いて、同図矢示のように、ｎ型不純物イオン、例えばリン（Ｐ）イオンを第１領域（ＮＭＯＳ）及び第２領域（ＰＭＯＳ）のポリシリコン膜２２０にドープする。このドーピングは、不純物イオンのドープされていないポリシリコン膜を蒸着した後に、別のドーピング方法を用いて行なうことができる。また、ポリシリコン膜２２０の蒸着時に、リン（Ｐ）イオンをドープしながらポリシリコン膜２２０を蒸着させる方法を用いても良い。この場合、リン（Ｐ）イオンのソースガスをポリシリコン膜の蒸着のためのソースガスと一緒に供給することによって行なうことができる。両方の場合とも、ポリシリコン膜２２０中のリン（Ｐ）イオンの濃度が領域別に異なるプロファイルを持つようにする。たとえ領域別にリン（Ｐ）イオンの濃度は異なっているとしても、ポリシリコン膜２２０全体におけるリン（Ｐ）イオンの平均ドーピング濃度は、最終ドーピング濃度の略１００％とする。本明細書でいう“最終ドーピング濃度”は、ｎ型ポリゲートとして正常に動作できるようなドーピング濃度を意味する。
【００４１】
これについてより具体的に説明すると、ポリシリコン膜２２０へのリン（Ｐ）イオンは、ポリシリコン膜２２０の表面と垂直な方向に沿って区分されるポリシリコン膜２２０の下部領域２２１では、低いドーピング濃度を持つようにし、上部領域２２２では高いドーピング濃度を持つようにドープされる。ここで、下部領域２２１は、ゲート絶縁膜２１０と接する部分から垂直方向に点線２２３で表した境界部分までの領域であり、上部領域２２２は、境界部分から垂直方向にポリシリコン膜２２０の上部表面までの領域である。一例として、上部領域２２２は、ポリシリコン膜２２０の全体厚さの略５〜４０％とし、下部領域２２１は、ポリシリコン膜２２０の全体厚さの略６０〜９５％とする。
【００４２】
図５は、リン（Ｐ）イオンをドープした後のポリシリコン膜２２０のドーピング濃度分布を示すグラフである。図５で、線“５１０”で表したように、ポリシリコン膜２２０の上部領域２２２におけるドーピング濃度は相対的に高く、下部領域２２１におけるドーピング濃度は相対的に低い。ポリシリコン膜２２０の上部領域２２２におけるドーピング濃度は、最終ドーピング濃度（同図で“Ｂ”で表した点線）の略１４０％〜１８０％とし、下部領域２２１におけるドーピング濃度は、最終ドーピング濃度（Ｂ参照）の略２０％〜６０％とする。下部領域２２１における低いドーピング濃度は、続いて行なわれるｐ型不純物イオンのドーピング過程でｐ型ポリゲートの下部における導電型切替が容易になされるようにし、第２領域（ＰＭＯＳ）におけるＰＤＲ劣化が防止されるようにする。そして、上部領域２２２における高いドーピング濃度は、ｐ型ポリゲートの導電型切替後に行なわれる後続拡散工程を通じてｎ型ポリゲートの下部にリン（Ｐ）イオンが十分に供給されるようにする。
【００４３】
不純物イオンのドーピング過程をポリシリコン膜２２０の蒸着後に別に行なう場合、リン（Ｐ）イオンのドーピングは、下部領域２２１に対するドーピング段階及び上部領域２２２に対するドーピング段階のように２段階に区分して行なう。下部領域２２１へのドーピングは、相対的に高い注入エネルギー及び低い注入濃度で行い、上部領域２２２へのドーピングは、相対的に低い注入エネルギー及び高い注入濃度で行なう。不純物イオンのドーピング過程をポリシリコン膜２２０の蒸着と同時に行なう場合、ポリシリコン膜２２０の下部領域２２１を蒸着する間にはリン（Ｐ）イオンのソースガス供給量を相対的に少なくし、一方、ポリシリコン膜２２０の上部領域２２２を蒸着する間にはリン（Ｐ）イオンのソースガス供給量を相対的に多くする。一例として、ポリシリコン膜２２０の下部領域２２１におけるリン（Ｐ）イオンのドーピング濃度は、略１×１０２０〜５×１０２０原子／ｃｍ３とする。そして、ポリシリコン膜２２０の上部領域２２２におけるリン（Ｐ）イオンのドーピング濃度は、略１×１０２０〜１×１０２１原子／ｃｍ３の範囲において、下部領域２２１におけるリン（Ｐ）イオンのドーピング濃度よりは高くする。
【００４４】
本実施例のように、ポリシリコン膜２２０の上部に高い濃度でリン（Ｐ）をドープすることから、ポリシリコン膜２２０の上部表面には欠陥（defect）が生じうる。そこで、ポリシリコン膜２２０の上部表面上に、非ドープの（undoped）ポリシリコン膜２２５を薄い厚さで形成しても良い。しかし、上記の欠陥が全ての場合において生じるわけではなく、よって、欠陥の生じないようなドーピングレベルの場合には、非ドープのポリシリコン膜２２５の蒸着は省略されても良い。以下では、非ドープのポリシリコン膜２２５の蒸着は省略されるとして説明する。
【００４５】
次に、図３を参照すると、ポリシリコン膜２２０上にマスク膜パターン２３０を形成する。一例として、マスク膜パターン２３０はフォトレジスト膜としても良いが、必ずしもこれに限定されるものではなく、場合によっては、ハードマスク膜で形成しても良い。マスク膜パターン２３０は、第２領域（ＰＭＯＳ）に選択的にイオン注入をするためのもので、第１領域（ＮＭＯＳ）は覆い、第２領域（ＰＭＯＳ）はオープンさせる。続いて、同図矢示のように、ｐ型不純物イオン、例えば、ボロン（Ｂ）イオンをドープする。ｐ型不純物イオンのドーピングは、通常のイオン注入方法を用いて行なったり、または、プラズマドーピング（ＰＬＡＤ；Plasma Doping）方法を用いて行なうことができる。通常のイオン注入方法を用いる場合にはイオン注入装置内でｐ型不純物イオンのドーピングが行なわれ、プラズマドーピング方法を使用する場合にはプラズマドーピングチャンバー内でｐ型不純物イオンのドーピングが行なわれる。ｐ型不純物イオンのドーピングにより、第２領域（ＰＭＯＳ）中のポリシリコン膜２２０の導電型は、ｎ型からｐ型へと切り替わる。図５で説明した通り、ポリシリコン膜２２０内におけるリン（Ｐ）イオン全体の平均的ドーピング濃度は、ｎ型ポリゲートの動作に充分な程度に高いが、ポリシリコン膜２２０の下部領域２２１におけるリン（Ｐ）イオンのドーピング濃度は、平均的ドーピング濃度よりも低い。したがって、第２領域（ＰＭＯＳ）のポリシリコン膜２２０の下部領域２２１においてｐ型不純物イオンのドーピングによる導電型切替が容易になされることができ、これにより、ｐ型ＭＯＳトランジスタ領域である第２領域（ＰＭＯＳ）におけるＰＤＲの劣化を抑制することができる。ｐ型不純物イオンをドープした後には、マスク膜パターン２３０を除去する。
【００４６】
次に、図４を参照すると、ドープされた不純物イオンの拡散のために熱処理を行なう。この熱処理は、急速熱処理工程（ＲＴＰ；Rapid Thermal Process）で行なうことができる。一例として、熱処理は酸素（Ｏ２）雰囲気で行なう。他の例として、熱処理はアンモニア（ＮＨ３）雰囲気で行なっても良い。酸素（Ｏ２）またはアンモニア（ＮＨ３）は、急速熱処理チャンバー内で略３０００ｐｐｍ未満の比率とする。熱処理により、ドープされた不純物イオンはポリシリコン膜２２０内で拡散する。この場合、一般的に高農度から低濃度の方に拡散し、よって、ポリシリコン膜２２０の上部領域２２２から下部領域２２１の方に不純物イオンが拡散する。この過程で酸素（Ｏ２）またはアンモニア（ＮＨ３）は、ポリシリコン膜２２０の上部領域２２２で不純物領域をキャッピング（capping）することで一定レベル以上の高農度が維持されるようにする。このような熱処理の結果、第１領域（ＮＭＯＳ）ではｎ型の導電型を持つｎ型ポリゲート膜２４１が形成され、第２領域（ＰＭＯＳ）ではｐ型の導電型を持つｐ型ポリゲート膜２４２が形成される。特に、酸素（Ｏ２）またはアンモニア（ＮＨ３）雰囲気で熱処理を行なうことによって、ｎ型ポリゲート膜２４１におけるｎ型不純物イオン、すなわち、リン（Ｐ）イオンのドーピング濃度は、ｎ型ゲートとしての動作を行なうのに充分な程度となり、ｎ型ポリゲート膜２４１のＰＤＲも一定レベル以上に維持させることができる。なお、追加的なリン（Ｐ）イオンのドーピングは不必要で、これに伴い追加的なマスクも要求されない。
【００４７】
図６は、本発明の第２実施例によるデュアルゲートドーピング方法及びこれを用いたデュアルゲート形成方法を示す断面図である。図６を参照すると、第１領域（ＮＭＯＳ）及び第２領域（ＰＭＯＳ）を持つ半導体基板３００上に、ゲート絶縁膜３１０を形成する。第１領域（ＮＭＯＳ）は、ｎ型ＭＯＳトランジスタが配置される領域で、第２領域（ＰＭＯＳ）は、ｐ型ＭＯＳトランジスタが配置される領域である。ゲート絶縁膜３１０上に、ゲート導電膜としてポリシリコン膜３２０を形成する。続いて、同図矢示のように、ｎ型不純物イオン、例えばリン（Ｐ）イオンをポリシリコン膜３２０にドープする。このドーピングは、不純物イオンのドープされていないポリシリコン膜を蒸着した後に、別のドーピング方法を用いて行なうことができる。また、リン（Ｐ）イオンをドープしながらポリシリコン膜３２０を蒸着させる方法を利用しても良い。この場合、リン（Ｐ）イオンのソースガスをポリシリコン膜蒸着のためのソースガスと一緒に供給することによって行なえば良い。両方の場合とも、ポリシリコン膜３２０中のリン（Ｐ）イオンの濃度が、下部領域３２１、中間領域３２２及び上部領域３２３のそれぞれにおいて異なるプロファイルを持つようにする。ただし、たとえ３つの領域においてリン（Ｐ）イオンの濃度はそれぞれ異なっていても、ポリシリコン膜３２０全体におけるリン（Ｐ）イオンの平均ドーピング濃度は、ｎ型ポリゲートとして正常に動作できるような濃度、すなわち、最終ドーピング濃度の略１００％とする。
【００４８】
ポリシリコン膜３２０にドープされるリン（Ｐ）イオンのドーピング濃度は、第１境界部分３３１及び第２境界部分３３２により互いに区分されるポリシリコン膜３２０の下部領域３２１、中間領域３２２及び上部領域３２３においてそれぞれ異なるようにする。ここで、下部領域３２１は、ゲート絶縁膜３１０と接する部分から第１境界線３３１までの領域であり、中間領域３２２は、第１境界線３３１から第２境界線３３２までの領域であり、そして上部領域３２３は、第２境界線３３２から上部表面までの領域である。一例として、上部領域３２３は、ポリシリコン膜３２０全体厚さの略５％〜３０％とし、中間領域３２２は、ポリシリコン膜３２０の全体厚さの略４０％〜８５％とし、そして下部領域３２１は、ポリシリコン膜３２０の全体厚さの略１０％〜３０％とする。
【００４９】
リン（Ｐ）イオンのドーピング濃度が最も高い領域は、ポリシリコン膜３２０の上部領域３２３である。上部領域３２３におけるリン（Ｐ）イオンのドーピング濃度は、最終ドーピング濃度の略１４０％〜１８０％とする。リン（Ｐ）イオンのドーピング濃度が最も低い領域は、ポリシリコン膜３２０の中間領域３２２である。中間領域３２２におけるリン（Ｐ）イオンのドーピング濃度は、最終ドーピング濃度の略１０％〜３０％である。ポリシリコン膜３２０の下部領域３２１におけるリン（Ｐ）イオンのドーピング濃度は、最終ドーピング濃度の略１０％〜３０％とするが、中間領域３２２におけるリン（Ｐ）イオンの濃度よりは高く設定する。一例として、下部領域３２１におけるリン（Ｐ）イオンのドーピング濃度は、略１×１０２０〜５×１０２０原子／ｃｍ３とする。中間領域３２２におけるリン（Ｐ）イオンのドーピング濃度は、略１×１０２０〜１×１０２１原子／ｃｍ３とするが、下部領域３２１におけるリン（Ｐ）イオンのドーピング濃度よりは小さくする。そして、上部領域３２３におけるリン（Ｐ）イオンのドーピング濃度は略１×１０２０〜１×１０２１原子／ｃｍ３とするが、下部領域３２１におけるリン（Ｐ）イオンのドーピング濃度よりは大きくする。
【００５０】
ｎ型不純物イオン、すなわち、リン（Ｐ）イオンをドープさせた後には、図３及び図４を参照して説明したのと同じ工程を行なう。すなわち、図３を参照して説明したように、第２領域（ＰＭＯＳ）のポリシリコン膜３２０をオープンさせるマスク膜パターンを用いて第２領域（ＰＭＯＳ）のポリシリコン膜３２０にｐ型不純物イオン、例えば、ボロン（Ｂ）イオンをドープする。続いて、図４を参照して説明したように、酸素（Ｏ２）またはアンモニア（ＮＨ３）雰囲気で急速熱処理工程を行い、ドープされた不純物イオンを拡散させる。
【００５１】
図７及び図８は、本発明の第２実施例によるデュアルゲートドーピング方法及びこれを用いたデュアルゲート形成方法における不純物イオンのＳＩＭＳ（Secondary Ion Mass Spectrometry）結果を示すグラフである。まず、図７は、ポリシリコン膜（図６の３２０）に対してｎ型不純物イオンを、最終ドーピング濃度（同図で“Ｃ”で表した点線を参照）の１００％を領域別に勾配を与えてドープした後に、深さによるドーピング濃度を測定した結果を示すグラフである。図７で線“４１０”で表したように、ポリシリコン膜３２０の下部領域３２１におけるドーピング濃度よりも中間領域３２２におけるドーピング濃度が相対的に低いが、最終ドーピング濃度（“Ｃ”参照）よりはいずれも低いドーピング濃度を表し、ポリシリコン膜３２０の上部領域３２３におけるドーピング濃度が最も高く表れた。図７の線“４２０”は、既存の方法を用いて、ｎ型不純物イオンを全体濃度の略５０％をあらかじめドープした後にｐ型不純物イオン注入し、続いて残り５０％をさらに注入した場合を表す。両方の場合を対比すると、ｎ型不純物イオンをドープしてからｐ型不純物イオンドーピング及び熱処理を行なう前までの段階では、ポリシリコン膜３２０の中間領域３２２及び上部領域３２３におけるドーピング濃度が、本実施例の場合（４１０参照）よりも既存の場合（４２０参照）においてより高く表れる。しかし、このような差は、後続の酸素（Ｏ２）またはアンモニア（ＮＨ３）雰囲気で熱処理工程によって解消される。
【００５２】
図８は、熱処理を行なった後の不純物イオンの深さによるドーピング濃度を測定した結果を示すグラフである。図８で、参照符号“５１０”で表した線は、本実施例によるデュアルゲートドーピング方法によりｎ型不純物イオン及びｐ型不純物イオンをドープした後に、酸素（Ｏ２）またはアンモニア（ＮＨ３）雰囲気で急速熱処理（ＲＴＰ）を行なった後におけるｎ型不純物イオンのドーピング濃度分布を示すものである。そして、図８で参照符号“５２０”で表した線は、既存の方法を用いたもので、ｎ型不純物イオンを全体濃度の略５０％をあらかじめドープした後にｐ型不純物イオン注入し、続いて残り５０％をさらに注入した後に、不純物イオン拡散のための熱処理を行なった後におけるｎ型不純物イオンのドーピング濃度分布を示す。“５１０”で表した線と“５２０”で表した線を対比したとき、大きな差は見つからない。図７を参照して説明した通り、たとえ熱処理を行なう前には本実施例の場合（図７の“４１０”参照）と既存方法の場合（図７の“４２０”参照）においてｎ型不純物イオンの濃度差が大きく表れるが、熱処理を行なった後には両場合においてｎ型不純物イオンの濃度差がほとんど表れない。その理由は、既存方法の場合、ポリシリコン膜の上部及び中間部分にある高農度のｎ型不純物イオンが殆ど低濃度領域、すなわち、ポリシリコン膜の下部側に拡散される反面、本実施例の場合、高農度側から低濃度側へｎ型不純物イオンが拡散される現象は同一に起きるが、この過程で酸素（Ｏ２）またはアンモニア（ＮＨ３）がポリシリコン膜の上部側のｎ型不純物イオンをキャッピング（capping）することでポリシリコン膜の上部においても一定大きさ以上の濃度が維持されるようにするためである。したがって、本実施例のように、追加的なマスク使用が要求されるｎ型不純物イオンの追加的なドーピング過程を省いても、結果として表れるｎ型不純物イオンのドーピング濃度プロファイルは、ｎ型不純物イオンを追加的にドープした場合と実質的に同一に表れる。
【００５３】
図９及び図１０は、本実施例によるデュアルゲートドーピング方法によりドーピングがなされたポリシリコン膜のＰＤＲ測定結果を示すグラフである。具体的に、図９は、第１領域（ＮＭＯＳ）のポリシリコン膜、すなわち、ｎ型ポリシリコン膜のＰＤＲ（ＰＤＲＮ）測定結果を示すグラフであり、図１０は、第２領域（ＰＭＯＳ）のポリシリコン膜、すなわち、ｐ型ポリシリコン膜のＰＤＲ（ＰＤＲＰ）測定結果を示すグラフである。図９及び図１０で、参照符号で表示されるバーはウエハサンプルを表し、その側に記載された数字３／２／８など は、ポリシリコン膜の下部領域、中間領域及び上部領域におけるｎ型不純物イオンのドーピング濃度を表す。例えば、ウエハサンプル９０１，９０２の場合、下部領域、中間領域及び上部領域におけるｎ型不純物イオンのドーピング濃度はそれぞれ、３×１０２０原子／ｃｍ３、２×１０２０原子／ｃｍ３及び８×１０２０原子／ｃｍ３である。ウエハサンプル９１０の場合、下部領域、中間領域及び上部領域におけるｎ型不純物イオンのドーピング濃度はそれぞれ、３×１０２０原子／ｃｍ３、２×１０２０原子／ｃｍ３及び９×１０２０原子／ｃｍ３である。ウエハサンプル９２０の場合、下部領域、中間領域及び上部領域におけるｎ型不純物イオンのドーピング濃度はそれぞれ、４×１０２０原子／ｃｍ３、２×１０２０原子／ｃｍ３及び８×１０２０原子／ｃｍ３である。そして、ウエハサンプル９３１，９３２の場合、下部領域、中間領域及び上部領域におけるｎ型不純物イオンのドーピング濃度はそれぞれ、５×１０２０原子／ｃｍ３、２×１０２０原子／ｃｍ３及び８×１０２０原子／ｃｍ３である。
【００５４】
まず、図９に示すｎ型ポリシリコン膜のＰＤＲ（ＰＤＲＮ）の場合、点線Ｌ１で表した８８％以上で測定されることが好ましい。すなわち、点線Ｌ１を基準にその上にある場合は、ｎ型ポリシリコン膜のＰＤＲ（ＰＤＲＮ）問題から自由であるということを意味する。このような基準から見る時、大部分のウエハサンプル９０１，９０２，９２０，９３１及び９３２は点線Ｌ１の上に位置し、したがって、これらのウエハサンプル９０１，９０２，９２０，９３１及び９３２の場合、一定水準以上のＰＤＲ（ＰＤＲＮ）測定結果を表すということがわかる。次に、図１０に示すｐ型ポリシリコン膜のＰＤＲ（ＰＤＲＰ）の場合、点線Ｌ２で表した６６％以上で測定されることが好ましい。すなわち、点線Ｌ２を基準にその上にある場合にはｐ型ポリシリコン膜のＰＤＲ（ＰＤＲＰ）問題から自由であるということを意味する。このような基準から見る時、ウエハサンプル９０１、９０２、及び９１０は点線Ｌ２の上に位置し、したがって、これらのウエハサンプル９０１、９０２及び９１０の場合、一定水準以上のＰＤＲ（ＰＤＲＰ）測定結果を表すということがわかる。結果としてｎ型ポリシリコン膜のＰＤＲ（ＰＤＲＮ）及びｐ型ポリシリコン膜のＰＤＲ（ＰＤＲＰ）の両方の側面から、ｎ型不純物イオンドーピング時にポリシリコン膜の下部領域、中間領域及び上部領域におけるドーピング濃度はそれぞれ、３×１０２０原子／ｃｍ３、２×１０２０原子／ｃｍ３及び８×１０２０原子／ｃｍ３とすることが好ましい。
【００５５】
図１１は、本発明の第３実施例によるデュアルゲートドーピング方法及びこれを用いたデュアルゲート形成方法を示す断面図である。同図を参照すると、第１領域（ＮＭＯＳ）及び第２領域（ＰＭＯＳ）を持つ半導体基板６００上に、ゲート絶縁膜６１０を形成する。第１領域（ＮＭＯＳ）は、ｎ型ＭＯＳトランジスタが配置される領域であり、第２領域（ＰＭＯＳ）は、ｐ型ＭＯＳトランジスタが配置される領域である。ゲート絶縁膜６１０上にゲート導電膜としてポリシリコン膜６２０を形成する。次いで、同図矢示のように、ｎ型不純物イオン、例えば、リン（Ｐ）イオンをポリシリコン膜６２０にドープする。このドーピングは、不純物イオンのドープされていないポリシリコン膜を蒸着した後に、別のドーピング方法を用いて行なうことができる。また、リン（Ｐ）イオンをドープしながらポリシリコン膜６２０を蒸着させる方法を使用しても良い。この場合、リン（Ｐ）イオンのソースガスをポリシリコン膜蒸着のためのソースガスと一緒に供給することによって行えば良い。両方の場合とも、リン（Ｐ）イオンのドーピング濃度はｎ型ポリゲートとして正常に動作できるような濃度の１００％とする。
【００５６】
本実施例において、ポリシリコン膜６２０にドープされるリン（Ｐ）イオンのドーピング濃度は、垂直方向に区分された４個のゲート領域６２１，６２２，６２３，６２４においてそれぞれ異なる。具体的に、リン（Ｐ）イオンのドーピング濃度が最も高い領域は、ポリシリコン膜６２０の最も上部にある第４ゲート領域６２４であり、リン（Ｐ）イオンのドーピング濃度が最も低い領域は、ポリシリコン膜６２０の第２ゲート領域６２２である。ポリシリコン膜６２０の最も下部にある第１ゲート領域６２１におけるリン（Ｐ）イオンのドーピング濃度は、第２ゲート領域６２２におけるリン（Ｐ）イオンの濃度よりは高いが、第４ゲート領域６２４におけるリン（Ｐ）イオンの濃度よりは低い。そして、第３ゲート領域６２３におけるリン（Ｐ）イオンのドーピング濃度は、第２ゲート領域６２３におけるリン（Ｐ）イオンのドーピング濃度よりは高いが、第４ゲート領域６２４におけるリン（Ｐ）イオンのドーピング濃度よりは低い。一例として、最も下部にある第１ゲート領域６２１における不純物ドーピング濃度は、１×１０２０〜５×１０２０原子／ｃｍ３である。第１ゲート領域６２１上の第２ゲート領域６２２における不純物ドーピング濃度は、１×１０２０〜５×１０２０原子／ｃｍ３の範囲内にあり、第１ゲート領域６２１における不純物ドーピング濃度よりは小さい。第２領域６２２の上にある第３ゲート領域６２３における不純物ドーピング濃度は、１×１０２０〜７．５×１０２０原子／ｃｍ３の範囲内にあり、第２ゲート領域６２２における不純物ドーピング濃度よりは大きい。そして、最も上部の第４ゲート領域６２４における不純物ドーピング濃度は１×１０２０〜１×１０２１原子／ｃｍ３の範囲内にあり、第３ゲート領域６２３における不純物ドーピング濃度よりは大きい。
【００５７】
ｎ型不純物イオン、すなわち、リン（Ｐ）イオンをドープした後には、図３及び図４を参照して説明したのと同じ工程を行なう。すなわち、図３を参照して説明した通り、第２領域（ＰＭＯＳ）のポリシリコン膜６２０をオープンさせるマスク膜パターンを用いて、第２領域（ＰＭＯＳ）のポリシリコン膜６２０に対してｐ型不純物イオン、例えば、ボロン（Ｂ）イオンをドープする。続いて、図４を参照して説明した通り、酸素（Ｏ２）またはアンモニア（ＮＨ３）雰囲気で急速熱処理工程を行い、ドープされた不純物イオンを拡散させる。
【符号の説明】
【００５８】
２００、３００、６００    半導体基板
２１０、３１０、６１０    ゲート絶縁膜
２２０、３２０、６２０    ポリシリコン膜
２２１、３２１    下部領域
２２２、３２３    上部領域
２２５    ポリシリコン膜
２３０    マスク膜パターン
２４１    ｎ型ポリゲート膜
２４２    ｐ型ポリゲート膜
３２２    中間領域
３３１    第１境界部分
３３２    第２境界部分
９０１、９０２、９１０、９２０、９３１、９３２    ウエハサンプル
６２１    第１ゲート領域
６２２    第２ゲート領域
６２３    第３ゲート領域
６２４    第４ゲート領域
【図１】
2010263179.tif 000003
【図２】
2010263179.tif 000004
【図３】
2010263179.tif 000005
【図４】
2010263179.tif 000006
【図５】
2010263179.tif 000007
【図６】
2010263179.tif 000008
【図７】
2010263179.tif 000009
【図８】
2010263179.tif 000010
【図９】
2010263179.tif 000011
【図１０】
2010263179.tif 000012
【図１１】
2010263179.tif 000013