(57)【要約】【課題】トランスの２次巻き線を分割して複数の出力を得るスイッチング電源の各出力電圧を軽負荷から重負荷まで安定して生成でき、且つ、電力損失が少ない電源装置を提供する。【解決手段】このスイッチング電源２００は、トランス３と、一次巻き線３−１に印加する直流電圧をスイッチングするスイッチング・トランジスタ５と、スイッチング・トランジスタ５を一定周期でオン、オフ制御する一次側制御回路４と、各二次巻き線の誘起電圧をそれぞれスイッチングするスイッチ素子と、負荷に印加された直流出力電圧を監視する出力状態監視回路７０と、補助巻き線３−５及び出力状態監視回路７０の信号レベルに基づいて各スイッチ素子を順次オン、オフ制御する信号を生成するスイッチ制御回路７１と、監視結果を一次側制御回路４にフィードバックするフォトカプラ４５と、を備えて構成されている。【選択図】図１
2010263739.tif 000002
【特許請求の範囲】
【請求項１】
一次巻き線、複数の二次巻き線及び二次補助巻き線を有するトランスと、
前記一次巻き線に印加する直流電圧をスイッチングする一次側スイッチング手段と、
前記一次側スイッチング手段を一定周期でオン、オフ制御する一次側制御手段と、
前記各二次巻き線の誘起電圧をそれぞれスイッチングする二次側スイッチング手段と、
該二次側スイッチング手段に接続されて平滑化した直流出力電圧を負荷に印加する整流平滑手段と、
前記負荷に印加された直流出力電圧を監視する出力電圧監視手段と、
前記補助巻き線及び前記出力電圧監視手段の信号レベルに基づいて前記各二次側スイッチング手段を順次オン、オフ制御する信号を生成するスイッチング信号生成手段と、
前記スイッチング信号生成手段により最後にオン、オフ制御される二次側スイッチング手段を有する最終出力段の直流出力電圧を監視し、該監視結果を前記一次側制御手段にフィードバックするフィードバック手段と、を備えたことを特徴とする電源出力制御回路。
【請求項２】
一次巻き線と複数の二次巻き線及び二次補助巻き線を有するトランスと、
前記一次巻き線に印加する直流電圧をスイッチングする一次側スイッチング手段と、
前記一次側スイッチング手段を一定周期でオン、オフ制御する一次側制御手段と、
前記各二次巻き線の誘起電圧をそれぞれスイッチングする二次側スイッチング手段と、
該二次側スイッチング手段に接続されて平滑化した直流出力電圧を負荷に印加する整流平滑手段と、
前記負荷に印加された直流出力電圧を監視する出力電圧監視手段と、
前記補助巻き線及び前記出力電圧監視手段の信号レベルに基づいて前記各二次側スイッチング手段をオン、オフ制御する信号を生成するスイッチング信号生成手段と、
前記スイッチング信号生成手段によりスイッチングされた直流出力電圧を時分割に出力して前記一次側制御手段にフィードバックするフィードバック手段と、を備えたことを特徴とする電源出力制御回路。
【請求項３】
前記一次側制御手段は、前記フィードバック手段により前記直流出力電圧が基準値を超過したことを検出すると、前記一次側スイッチング手段のオン周期を制御することを特徴とする請求項１又は２に記載の電源出力制御回路。
【請求項４】
前記整流平滑手段を構成する逆流防止素子としてＭＯＳ／ＦＥＴを用いたことを特徴とする請求項１乃至３の何れか一項に記載の電源出力制御回路。
【請求項５】
前記スイッチング信号生成手段を半導体集積回路により構成したことを特徴とする請求項１又は２に記載の電源出力制御回路。
【請求項６】
前記半導体集積回路を電池により駆動したことを特徴とする請求項５に記載の電源出力制御回路。
【請求項７】
前記半導体集積回路に前記出力電圧監視手段を含むように構成したことを特徴とする請求項５又は６に記載の電源出力制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源出力制御回路に関し、さらに詳しくは、家電製品や事務機器等の電子機器製品におけるスイッチング電源に関するものであり、特に１次巻き線と複数の２次巻き線を有する多出力スイッチング電源の制御回路に関するものである。
【背景技術】
【０００２】
家電製品や事務機器等の電子製品の多くは、制御に用いる半導体部品、モータ及び電熱器などの電気エネルギを他の物理エネルギに変換する部品、及び環境状態を計測して電気エネルギに変換するセンサなどで構成されている。これらの部品は、それぞれ動作する電圧範囲が異なり、また、半導体部品においても高集積化、高速化が進み動作電圧も多様化してきている。
このため、これら製品に用いるスイッチング電源は、多種類の電圧が出力できること、また、近年地球温暖化対策として、家電製品や事務機器等の電子製品では消費電力の削減が求められており、スイッチング電源においても電力損失が少ないことが要求されている。
このような課題に対して特許文献１は、電子機器の消費電力の低減を課題とした発明であり、特に絶縁トランス２次側の回路構成を損失が少ない同期整流回路として、電子機器の待機状態（装置の必要最小限の回路を動作可能とし不要な回路への電源供給をカット）での不要な回路への電源供給をカットする手段として、同期整流用のＦＥＴを兼用させる方法が開示されている。また、１つの出力を分岐して、待機時に不要となる回路への電源供給系統と待機時でも電源供給を必要とする系統の２系統が必要であるため、消費電力の削減を進める上でもスイッチング電源の多出力化は重要である。
【０００３】
ここで、従来の一般的な多出力スイッチングン電源の構成例を図７に示す。図７は、絶縁型フライバック方式のＡＣ／ＤＣコンバータであり、まず、ＡＣ入力は、ダイオード・ブリッチ１０１にて整流され、入力側平滑コンデンサ１０２でＤＣ電圧になる。このＤＣ電圧を１次側制御回路１０４の制御タイミングでスイッチング・トランジスタをオンさせ１次巻き線１０３−１に電流を流し、トランス１０３にエネルギを与える。このときトランスの２次側の２次巻き線１０３−３では負の電圧が出力されるが、逆流防止ダイオード１０６によって、電流は流れないのでエネルギは、コア１０３−２に蓄積される。次にスイッチング・トランジスタ１０５をオフすると、１次巻き線１０３−１で電流を流すことが出来なくなり、１次巻き線１０３−１のスイッチング・トランジスタ１０５が接続されている端子の電圧が上昇し、１次巻き線１０３−１の両端電圧が反転する。これによって、２次巻き線１０３−３でも電圧が反転し、正の電圧が発生し、逆流防止ダイオード１０６を経由して、正の電流が出力の出力平滑用コンデンサ１０７に伝えられる、このときの主出力の電圧は、抵抗１０８、１０９によって分圧され、基準電圧１１１と誤差増幅器１１０によって基準電圧１１１との誤差をフォトカプラ１１４を経由し、１次側制御回路１０４にフィードバックする。１次側制御回路１０４は、フィードバックされた信号に基づき、スイッチング・トランジスタ１０５のオン・オフタイミングを調整して主出力電圧を一定に保つように動作する。副出力では、主出力の電圧をＤＣ／ＤＣコンバータ１１２、１１３によって降圧等制御をして、ＤＣ／ＤＣコンバータ内のフィードバック制御によって、目標とする一定電圧に保つ。
【０００４】
この場合、主出力及び副出力の電圧は全ての出力でフィードバック制御されるので安定性に優れているが、副出力での電力損失は、主電源のＡＣ／ＤＣ変換での電力損失にＤＣ／ＤＣコンバータ１１２、１１３での電力損失が加わることになり、副出力での消費電力が大きい場合では、ＡＣ／ＤＣスイッチング電源での変換効率を悪くする要因の１つである。
【０００５】
また、別の多出力スイッチングン電源の構成例を図８に示す。同じ構成要素には図７と同じ参照番号を付して説明する。図８も絶縁型フライバック方式のＡＣ／ＤＣコンバータであり、主出力は図７で示した構成と同じである。また、副出力は、絶縁トランス１０３の２次巻き線を１０３−３、１０３−４、１０３−５のように分割して、それぞれの２次巻き線から得るようになっている。この場合、副出力のＡＣ／ＤＣ変換での損失は、図７の構成と比べてＤＣ／ＤＣコンバータが無いので少なくなるが、副出力の電圧は、２次巻き線の巻き数のみで設定されるため、出力それぞれの負荷バランスが変化するとお互いに影響し合い電圧値が変動してしまう。
このような出力電圧値の変動に対して特許文献２では、複数の２次巻き線の制御を同期整流制御として、複数出力各々の出力電圧値を監視して、同期整流スイッチング素子にフィードバックし、出力電圧を一定に保つ方法が開示されている。
また、別の手段として、特許文献３のように、マグ・アンプを複数の２次巻き線のスイッチとして用い出力電圧からマグ・アンプへフィードバック制御することで、出力電圧の安定化を測る技術がある。この従来技術では特に主出力が軽負荷の時に副出力で発生する電力供給不足（クロスレギュレーションエラー）による副出力の電圧変動に関して成されたものである。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、特許文献２に開示されている従来技術は、各出力の電圧安定性能は得られるが、トランス１次側でのスイッチング制御に対し、トランス２次側のスイッチング制御は、スイッチを閉じるタイミングはトランス１次側のスイッチングタイミングに同期するが、スイッチを開くタイミングは各々の出力電圧によって決まり、トランス１次側の制御回路に対してフィードバックが無いので、トランス１次側スイッチング周波数は２次側出力負荷に拘わらず一定となる。しかしながら、このような制御においては、１次側のスイッチング制御でトランスに加えたエネルギに対して、２次側でのエネルギ消費が少ない状態であり、フライバック方式やフォワード方式のスイッチング制御においては、スイッチング・トランジスタオン時にトランスに残ったエネルギが消費されることになり、プッシュプル方式やハーフブリッチ方式においては、零電流スイッチングや零電圧スイッチングが行えたとしても、トランスにエネルギが蓄積され続け、トランスのコアの磁束が過飽和状態となり、結果電力損失が増えることになる。このような問題に対して、トランスに補助巻き線を設け、トランスの状態信号を一次側スイッチング制御回路に与え、スイッチング周波数をトランスのコアの磁束が過飽和状態とならないように調整する手段等あるが、この手段においても、トランス一次側からの電力供給と二次側の電力消費に差が生じた結果なされる事後処理制御であり、負荷変動が激しい場合、トランスによる電力損失が問題となる。
【０００７】
また、特許文献３に開示されている従来技術が課題としている主出力が軽負荷時に生じる副出力の電圧変動は、トランスの２次巻き線を分割して複数の出力を得るスイッチング電源の共通課題であり、この課題が生じる原因は、１次側のスイッチング制御が、主出力の電圧からのフィードバックで成されるため、主出力の負荷よりも副出力の負荷が大きくなった場合、副出力に供給する電力が不足するためである。本従来技術の回路構成では、主出力から一次側スイッチング制御にフィードバック制御の接続となっており、一般的な同期整流回路の制御方法であれば、主出力の出力電圧に応じて一次側制御回路でのスイッチング周期が設定され、ＭＯＳトランジスタで構成された同期整流回路のスイッチングタイミングも一次側制御回路でのスイッチング周期に同期するため、軽負荷になるに従いＭＯＳトランジスタのオン状態の時間幅も絞り込まれる。また、ＰＷＭ制御回路等によって、一次側制御回路でのスイッチング周期を遅くすることは可能であるが、この場合、副出力の負荷が不明であるので、どこまでスイッチング周期を遅くするかが問題となり、主出力・副出力共に軽負荷の状態で、スイッチング周期が遅いと、先に述べたようにトランスにエネルギが残ることになり、一次側スイッチング・トランジスタやトランスコアの過飽和などで電力損失が増えることになる。結局、１次側スイッチング制御でトランスに加える電力＝２次側で消費する電力＋電力損失（１次側でのスイッチング損失・トランスでの損失・２次側回路での損失等含む）の関係の上で成立っているので１次側スイッチング制御でトランスに余分な電力を加えると電力損失が増えるし、トランスに加える電力が足らない場合は２次側出力での電力不足になる。
【０００８】
本発明は、かかる課題に鑑みてなされたものであり、トランスの２次巻き線を分割して複数の出力を得るスイッチング電源の各出力電圧を軽負荷から重負荷まで安定して生成でき、且つ、電力損失が少ない電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明はかかる課題を解決するために、請求項１は、一次巻き線と複数の二次巻き線及び二次補助巻き線を有するトランスと、前記一次巻き線に印加する直流電圧をスイッチングする一次側スイッチング手段と、前記一次側スイッチング手段を一定周期でオン、オフ制御する一次側制御手段と、前記各二次巻き線の誘起電圧をそれぞれスイッチングする二次側スイッチング手段と、該二次側スイッチング手段に接続されて平滑化した直流出力電圧を負荷に印加する整流平滑手段と、前記負荷に印加された直流出力電圧を監視する出力電圧監視手段と、前記補助巻き線及び前記出力電圧監視手段の信号レベルに基づいて前記各二次側スイッチング手段を順次オン、オフ制御する信号を生成するスイッチング信号生成手段と、前記スイッチング信号生成手段により最後にオン、オフ制御される二次側スイッチング手段を有する最終出力段の直流出力電圧を監視し、該監視結果を前記一次側制御手段にフィードバックするフィードバック手段と、を備えたことを特徴とする。
【００１０】
請求項２は、一次巻き線と複数の二次巻き線及び二次補助巻き線を有するトランスと、前記一次巻き線に印加する直流電圧をスイッチングする一次側スイッチング手段と、前記一次側スイッチング手段を一定周期でオン、オフ制御する一次側制御手段と、前記各二次巻き線の誘起電圧をそれぞれスイッチングする二次側スイッチング手段と、該二次側スイッチング手段に接続されて平滑化した直流出力電圧を負荷に印加する整流平滑手段と、前記負荷に印加された直流出力電圧を監視する出力電圧監視手段と、前記補助巻き線及び前記出力電圧監視手段の信号レベルに基づいて前記各二次側スイッチング手段をオン、オフ制御する信号を生成するスイッチング信号生成手段と、前記スイッチング信号生成手段によりスイッチングされた直流出力電圧を時分割に出力して前記一次側制御手段にフィードバックするフィードバック手段と、を備えたことを特徴とする。
【００１１】
請求項３は、前記一次側制御手段は、前記フィードバック手段により前記直流出力電圧が基準値を超過したことを検出すると、前記一次側スイッチング手段のオン周期を制御することを特徴とする。
請求項４は、前記整流平滑手段を構成する逆流防止素子としてＭＯＳ／ＦＥＴを用いたことを特徴とする。
請求項５は、前記スイッチング信号生成手段を半導体集積回路により構成したことを特徴とする。
請求項６は、前記半導体集積回路を電池により駆動したことを特徴とする。
請求項７は、前記半導体集積回路に前記出力電圧監視手段を含むように構成したことを特徴とする。
【発明の効果】
【００１２】
本発明によれば、全ての出力を従属関係として、下位から順番に出力に必要な電力を供給していき、最上位の出力で１次側スイッチング制御回路にフィードバックしているので、最上位の出力が軽負荷でも全ての出力で電力供給不足なく安定して出力できる。
また、全ての２次側出力回路に同時に電力を供給し、最も電力供給に時間が掛かる出力を１次側スイッチング制御回路へフィードバックしているので、出力に対する電力供給時間が確保でき、安定して出力できる。
また、消費電力の大きなダイオードや回路を増やすことなく低消費電力のＭＯＳ・ＦＥＴに置き換えられるので、低コスト、低損失が実現できる。
また、制御回路を集積化することで、実装面積の削減、電源の小型化ができる。
また、集積化した制御回路の電源を電池とすることで、電源投入時から安定した出力電圧が得られる。
また、半導体集積回路に出力監視機能を付加することで、製品価値を高めることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１の実施形態に係るスイッチング電源の回路例を示す図である。
【図２】スイッチ制御回路による動作タイミングを示す図である。
【図３】本発明の第２の実施形態に係るスイッチング電源の回路例を示す図である。
【図４】スイッチ制御回路による動作タイミングを示す図である。
【図５】各出力回路の電流ループに接続される逆流防止ダイオードをＭＯＳＦＥＴ２０６で置き換え図である。
【図６】図１または図３による２次側での制御を半導体集積回路３２３で置き換えた図である。
【図７】従来の一般的な多出力スイッチングン電源の構成例を示す図である。
【図８】従来の別の多出力スイッチングン電源の構成例を示す図である。
【発明を実施するための形態】
【００１４】
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
図１は本発明の第１の実施形態に係るスイッチング電源の回路例を示す図である。このスイッチング電源２００は、一次巻き線３−１と複数の二次巻き線３−２、３−３、３−４及び二次補助巻き線３−５を有するトランス３と、一次巻き線３−１に印加する直流電圧をスイッチングするスイッチング・トランジスタ（一次側スイッチング手段）５と、スイッチング・トランジスタ５を一定周期でオン、オフ制御する一次側制御回路（一次側制御手段）４と、各二次巻き線３−２、３−３、３−４の誘起電圧をそれぞれスイッチングするスイッチ素子（二次側スイッチング手段）１０、１１、１２と、スイッチ素子１０、１１、１２に接続されて平滑化した直流出力電圧を負荷に印加する出力平滑コンデンサ（整流平滑手段）２０、２１、２２と、負荷に印加された直流出力電圧を監視する出力状態監視回路（出力電圧監視手段）７０と、補助巻き線３−５及び出力状態監視回路７０の信号レベルに基づいて各スイッチ素子１０、１１、１２を順次オン、オフ制御する信号を生成するスイッチ制御回路（スイッチング信号生成手段）７１と、スイッチ制御回路７１により最後にオン、オフ制御されるスイッチ素子１０を有する最上段出力（最終出力段）の直流出力電圧を監視し、監視結果を一次側制御回路４にフィードバックするフォトカプラ（フィードバック手段）４５と、を備えて構成されている。
【００１５】
即ち、スイッチング電源２００は、１次巻き線３−１と複数の２次巻き線３−２、３−３、３−４と補助巻き線３−５とを有するトランス３と、１次巻き線３−１に印加する電圧をスイッチングする１次側スイッチング・トランジスタ５と２次側出力からのフィードバック信号に基づいて１次側スイッチング・トランジスタ１０、１１、１２のオン・オフ制御を行うスイッチ制御回路７１を有し、複数の出力回路は従属関係にあり、各出力回路は、個々に電流ループを構成し、２次巻き線と電流ループを開閉するスイッチ素子と逆電流をカットするダイオードと出力電圧を直流安定化する平滑回路からなり、更に出力電圧値を基準電圧と比較して、出力電圧の状態に応じた信号を出力する出力状態監視回路７０ａ〜７０ｃとスイッチ素子の開閉タイミングを制御するスイッチ制御回路７１が付加される。また、補助巻き線３−５は、逆流防止ダイオード９が接続され、最下位のスイッチ制御回路と最上位のスイッチ制御回路に接続される。
また、最上位の出力状態監視回路７０ａからの出力は、１次側制御回路４に接続され、１次側スイッチング・トランジスタ５の制御に用いられる。尚、最上位の出力状態監視回路７０ａは、誤差増幅器であり、他の出力状態監視回路７０ｂ、７０ｃは、コンパレータなどで構成される。
【００１６】
図２はスイッチ制御回路による動作タイミングを示す図である。本動作タイミングは、図１で説明したフライバック方式を対象にしたものであり、最上位・中位・最下位の３出力の条件としている。まず１次側スイッチング制御信号がハイになり、１次側スイッチング・トランジスタ５がオンして、１次巻き線３−１に電流が流れる。このときの１次側スイッチング制御のオン時間は、２次巻き線最上位の出力電圧監視回路７０ａからのフィードバックによって決定される。次に１次側スイッチング・トランジスタ５がオフすると１次巻き線３−１の電圧が反転し、同時に複数の２次巻き線３−２、３−３、３−４と補助巻き線３−５に正の誘起電圧が出力される。この立ち上がりを受けて最下位のスイッチ素子１２がオンし、平滑回路のコンデンサ２２への電流チャージが開始される。平滑回路のコンデンサ２２への電流チャージによって出力電圧が上昇すると、出力電圧監視回路７０ｃにて、電圧値が任意に設定された電圧値以上となった事を検出し、スイッチ制御回路７１ではスイッチ素子１２をオフすると共に中位のスイッチ制御回路７１へ信号を送出する。この信号を受け、中位の制御回路７１は、自己のスイッチ素子１１をオンし、平滑回路のコンデンサ２１への電流チャージが開始される。平滑回路のコンデンサ２１への電流チャージによって出力電圧が上昇すると、出力電圧監視回路７０ｂにて、電圧値が任意に設定された電圧値以上となった事を検出し、スイッチ制御回路７１によって自己のスイッチ素子１１をオフすると共に最上位のスイッチ制御回路７１へ信号をする。最上位のスイッチ制御回路７１は、自己のスイッチ素子１０をオンし、平滑回路のコンデンサ２０への電流チャージが開始され、最上位の出力電圧は、出力電圧監視回路７０ａにて常に任意に設定された電圧値と比較され、比較結果は１次側制御回路４にフィードバックされている。
【００１７】
また、最上位のスイッチ素子１０のオフタイミングは、トランス３に蓄えられたエネルギが無くなり、最上位の２次巻き線３−２からの電流供給が停止した結果、補助巻き線３−５の電圧がロウになる事でなされる。また、上述したようなフライバック制御の場合、１次巻き線でも同時に電位差が低下することを１次側制御回路で検出し、１次側スイッチング・トランジスタのオン動作につながる。
本スイッチング制御は以上の動作を繰り返すことによって成され、上記説明した動作から解るように、最上位以外の出力電圧は、１回のスイッチング周期内で、出力電圧を維持するのに必要な電力が平滑回路のコンデンサに供給されるので、負荷バランスに関係なく電圧は安定し、最上位の出力電圧も１次側制御回路４によって制御されるので、２次側単一出力のフライバック制御と何ら変わらなく安定した出力が得られる。
【００１８】
また、本発明においては、１次側でトランス３に加えた電力が２次側で全て消費されるので、課題で述べたトランスへの電力の蓄積は生じない。また、本スイッチング制御では、タイミング図からわかるように、２次側のスイッチ素子のオン時間がオフ時間に対して短くなり、出力電圧に生じるスイッチングノイズが大きくなる事が懸念されるが、平滑回路のコンデンサを大きくする、２次巻き線からの誘起電圧値を若干高く設定する、または、出力にフィルタ回路をさらに挿入する等で対応できる。
以上、構成回路が最も単純だと考えられるフライバック方式で説明を行ったが、本発明の考え方は、多出力トランスを使用したスイッチング電源であれば応用できるものである。
【００１９】
図３は本発明の第２の実施形態に係るスイッチング電源の回路例を示す図である。このスイッチング電源２１０は、一次巻き線３−１と複数の二次巻き線３−２、３−３、３−４及び二次補助巻き線３−５を有するトランス３と、一次巻き線３−１に印加する直流電圧をスイッチングするスイッチング・トランジスタ（一次側スイッチング手段）５と、スイッチング・トランジスタ５を一定周期でオン、オフ制御する一次側制御回路（一次側制御手段）４と、各二次巻き線３−２、３−３、３−４の誘起電圧をそれぞれスイッチングするスイッチ素子（二次側スイッチング手段）１０、１１、１２と、スイッチ素子１０、１１、１２に接続されて平滑化した直流出力電圧を負荷に印加する出力平滑コンデンサ（整流平滑手段）２０、２１、２２と、負荷に印加された直流出力電圧を監視する出力状態監視回路（出力電圧監視手段）７０と、補助巻き線３−５及び出力状態監視回路７０の信号レベルに基づいて各スイッチ素子１０、１１、１２を順次オン、オフ制御する信号を生成するスイッチ制御回路（スイッチング信号生成手段）７１と、スイッチング制御回路７４によりスイッチングされた直流出力電圧を時分割に出力して一次側制御回路４にフィードバックするフォトカプラ（フィードバック手段）６７と、を備えて構成されている。
【００２０】
即ち、１次巻き線３−１と複数の２次巻き線３−２、３−３、３−４と補助巻き線３−５とを有するトランス３と、１次巻き線３−１に印加する電圧をスイッチングする１次側スイッチング・トランジスタ５と２次側出力からのフィードバック信号に基づいて１次側スイッチング・トランジスタ５のオン・オフ制御を行う一次側制御回路４を有し、複数の出力回路は等価関係にあり、各出力回路は、個々に電流ループを構成し、２次巻き線と電流ループをオン・オフするスイッチ素子と逆電流をカットするダイオードと出力電圧を直流安定化する平滑回路からなり、更に出力電圧値を基準電圧と比較して、出力電圧の状態に応じた信号を出力する出力状態監視回路７２ａ、７２ｂ、７２ｃとスイッチ素子のオン・オフタイミングを制御するスイッチ制御回路７４が付加される。また、補助巻き線３−５は、逆流防止ダイオード９が接続され、全てのスイッチ制御回路に接続さる。
また、全ての出力は、アナログマルチプレクサ６１に接続され、スイッチ制御回路７４からの信号により、１つの出力が選択され、誤差増幅回路６３を経由し、１次側制御回路４にフィードバックされる。
【００２１】
図４はスイッチ制御回路による動作タイミングを示す図である。本動作タイミングは、図３で説明したフライバック方式を対象にしたものであり、出力１・出力２・出力３の３出力の条件としている。まず１次側スイッチング制御信号がハイになり、１次側スイッチング・トランジスタ５がオンして、１次巻き線３−１に電流が流れる。このときの１次側スイッチング制御のオン時間は、スイッチ制御回路７４で選択された１つの出力からのフィードバックによって決定される。次に１次側スイッチング・トランジスタ５がオフすると１次巻き線３−１の電圧が反転し、同時に複数の２次巻き線３−２、３−３、３−４と補助巻き線３−５に正の誘起電圧が出力される。この立ち上がりを受けて２次側電流ループの全てのスイッチ素子１０、１１、１２がオンし、平滑回路のコンデンサ２０、２１、２２への電流チャージが開始される。平滑回路のコンデンサ２０、２１、２２への電流チャージによって出力電圧が上昇していき、最初に出力１の出力電圧値が任意に設定された電圧値以上となり、出力電圧監視回路７２ａからスイッチ制御回路７４に信号が出力され、スイッチ制御回路７４がスイッチ素子１０をオフして、出力１の電流がカットされる。次に出力２の出力電圧値が任意に設定された電圧値以上となり、出力電圧監視回路７２ｂからスイッチ制御回路７４に信号が出力され、スイッチ制御回路７４がスイッチ素子１１をオフして、出力２の電流がカットされる。最後に出力３の出力電圧値が任意に設定された電圧値以上となり、出力電圧監視回路７２ｃからスイッチ制御回路７４に信号が出力されるが、出力１と出力２のスイッチが既にオフしている条件で、オフされることは無く、また、この条件で、出力３の電圧がアナログマルチプレクサ６１により選択され、誤差増幅器６３を介して１次側制御回路４にフィードバックされる。また、出力３のスイッチ素子１２のオフタイミングは、トランス３に蓄えられたエネルギが無くなり、出力３の２次巻き線３−４からの電流供給が停止した結果、補助巻き線３−５の電圧がロウになる事でなされる。
【００２２】
本実施形態においては、図１の場合とは異なり、タイミング図からわかるように、２次側のスイッチ素子のオン時間が長く取れ、平滑コンデンサの容量やフィルタ回路を軽減できる。また、本実施形態は第１の実施形態と組み合わせて用いても良く、例えば、主出力回路とその他を従属する出力回路という関係にして、その他従属する出力回路は、図３のごとく動作させ、従属する全ての出力回路でスイッチ素子がオフした条件で主出力回路のスイッチ素子をオンさせ、主出力回路の動作は、図１に示した動作と同じにする等でき、１次側制御回路４へのフィードバックを固定できるので、回路の簡素化が図れる。
【００２３】
図５は、上記各出力回路の電流ループに接続される逆流防止ダイオードをＭＯＳＦＥＴ２０６で置き換え図である。図１、図３の場合、スイッチ素子がオンしている時間で、スイッチング１週期間で消費される電力を平滑回路のコンデンサにチャージする必要があり、逆流防止ダイオードにもスイッチ素子がオンしている時間、大電流が流れることになる。ダイオードの電力損失はダイオードの順方向電圧×電流で求められ、特に出力電圧値が小さい出力では電力損失が大きく問題になる。（例えば３Ｖ出力に順方向電圧０．６Ｖのダイオードが接続されているとダイオードでの消費電力は、全体の２０％程度になる。）このような課題に対して、周知の技術である同期整流方式がある。同期整流方式は、スイッチング電源２次側での整流ダイオードをＭＯＳ・ＦＥＴ２０６に置き換え、ＭＯＳ・ＦＥＴ２０６のオン・オフタイミングは２次巻き線２０３−２からの電流の向きに応じて行われる。ＭＯＳ・ＦＥＴ２０６は、オン抵抗が非常に小さく電流値が極端に大きくない場合、ダイオードでの消費電力より小さい。本実施形態においては、ＭＯＳ・ＦＥＴ２０６のオン・オフタイミングを図１、図３で述べたスイッチ素子のオン・オフタイミングとすることで、回路を増やすこと無く同等の効果が得られるものである。
【００２４】
また、図６は、図１または図３による２次側での制御を半導体集積回路３２３で置き換えた図である。近年、半導体集積回路は、高集積・高速化・低コスト化・低消費電力化が進み、また、図１または図２程度のロジックであれば、安価な汎用マイコンや小規模のＦＰＧＡなどで実現可能であり、実装面積の削減ができる。
また、２次側制御回路の電源として電池を用いるものである。本実施形態では、ＡＣ断の状態でも２次側制御回路に電源を供給するものである。本実施形態の２次側制御回路においては、ＡＣ電源投入による１次側制御回路のスイッチ動作の開始を受けて、すぐに２次側制御回路が動作することが可能であり、ＡＣ電源投入時から安定した出力が得られる。
【００２５】
また、２次側制御回路を半導体集積回路とすることと２次側制御回路の電源を２次電池とすることで容易に実現できる。本発明では、複数の個々の出力に対してスイッチ素子のオン時間を制御することにより、負荷が必要とする電力を供給するものであるから、スイッチ素子のオン時間とその周期から負荷の消費電力を計測することが出来、半導体集積回路に演算回路や記憶装置などをもたせれば、その消費電力の変化から負荷の状態をセンシングすることも可能であり、より重要な部位などへは出力回路を増やして、（この場合電圧値が等しい出力の２次巻き線は共有でき、スイッチ素子を含む制御回路を直列に複数配置して、分散型電源の構成にもできる。）専用出力として電力供給すれば、その部位だけの状態がセンシングでき、また、２次側制御回路が電池駆動であれば、電源投入頻度や使用時間等の情報を補助巻き線の誘起電圧から検出することが出来、記憶装置に蓄積するなどして家電製品や事務機器等のロードサーベイデータとして、保守サービスなどに利用も出来る。また、従来例で紹介した（特許文献１）特願２００１−２９２５７３「電子機器」のような特定出力の遮断等の制御も容易にできる。
【００２６】
次に上記で説明した、図１及び図３の回路動作について、詳細に説明する。まず図１のスイッチング電源２００は、フライバック方式で、３種の電圧を出力するものである。ＡＣ電源からの入力は、ダイオード・ブリッチ１によって整流し、入力平滑用コンデンサ２で平滑化して、１次巻き線３−１に加えられる。１次巻き線３−１のもう１端はスイッチング・トランジスタ５を介してＧＮＤに接続される。１次側制御回路４からの信号によりスイッチング・トランジスタ５がオンすると、１次巻き線３−１に電流が流れ、トランス３のコア３−６にエネルギが蓄えられる。次にスイッチング・トランジスタ５がオフすると、１次巻き線３−１のスイッチング・トランジスタ５側の電圧が上昇し、極性が反転し、２次巻き線３−２、３−３、３−４と補助巻き線３−５の極性も反転して、正の電圧が出力される。
【００２７】
このとき補助巻き線３−５からの正の電圧がＡＮＤゲート（以下、単にＡＮＤと呼ぶ）２３、２４、２５に入力され、ＡＮＤ２５では、最下段出力電圧を分圧抵抗３８、３９で分圧した電圧が基準電源３４の電圧値以下になっている条件でコンパレータ３１の出力はロウであり、インバータ２９によってＡＮＤ２５の入力がハイとなり、出力もハイになる
（最下段出力電圧を分圧抵抗３８、３９で分圧した電圧が基準電源３４の電圧値以下になっていない場合、最下段のスイッチ素子１２はオフのままで、中段のスイッチ素子１１がオンする。この条件では、最下段に電力を供給する必要が無いので、動作として問題はない。）。
これによって、最下段のｎチャンネルＭＯＳ・ＦＥＴ１５がオンし、スイッチ素子１２がオンする事で２次巻き線３−４から正の電流が逆流防止ダイオード８を経由して出力平滑コンデンサ２２へチャージされる。
【００２８】
また、インバータ出力２７はロウになり、ＡＮＤ２３．２４の出力はロウとなるので、最上段と中段のスイッチ素子１０、１１はオフしている。次に出力平滑コンデンサ２２へのチャージが進むと出力電圧が上昇し、最下段の分圧抵抗３８、３９で分圧した電圧が基準電源３４の電圧値以上になるとコンパレータ３１の出力がハイになり、インバータ２９によってＡＮＤ２５の入力がロウとなり、出力もロウになる。
これによって、スイッチ素子１２がオフし出力平滑コンデンサ２２へのチャージが停止する。また、インバータ出力２７はハイになり、ＡＮＤ２４の入力は、中段の出力電圧を分圧抵抗３６、３７で分圧した電圧が基準電源３３の電圧値以下になっているとコンパレータ３０の出力はロウであり、インバータ２８によってＡＮＤ２４の入力がハイであるので、出力もハイになる。これによって、中段のｎチャンネルＭＯＳ・ＦＥＴ１４がオンし、スイッチ素子１１がオンする事で２次巻き線３−３から正の電流が逆流防止ダイオード７を経由して出力平滑コンデンサ２１へチャージされる。また、ＩＮＶ出力２６はロウになり、ＡＮＤ２３の出力はロウとなるので、最上段のスイッチ素子１０はオフしている。
【００２９】
次に出力平滑コンデンサ２１へのチャージが進むと出力電圧が上昇し、中段の分圧抵抗３６、３７で分圧した電圧が基準電源３３の電圧値以上になるとコンパレータ３０の出力がハイになり、インバータ２８によってＡＮＤ２４の入力がロウとなり、出力もロウになる。
これによって、スイッチ素子１１がオフし出力平滑コンデンサ２１へのチャージが停止する。また、インバータ出力２６はハイになり、ＡＮＤ２３の入力は、全てハイになるので、出力がハイになり、最上段のｎチャンネルＭＯＳ・ＦＥＴ２３がオンし、スイッチ素子１０がオンする事で２次巻き線３−２から正の電流が逆流防止ダイオード６を経由して出力平滑コンデンサ２０へチャージされる。
最上段においては、コア３−６のエネルギが減少し、２次巻き線３−２からの電流供給が停止して、２次巻き線３−２、３−３、３−４、補助巻き線３−５の電圧が低下して、補助巻き線３−５の電圧がロウになる事でＡＮＤ２３の出力がロウになり、ｎチャンネルＭＯＳ・ＦＥＴ１３がオフし、スイッチ素子１１がオフとなる。
また、最上段の出力電圧は常に分圧抵抗４０、４１で分圧され基準電源３５と比較され、コンパレータ３２、抵抗４３、４２、基準電源３５で構成される誤差増幅器から制限抵抗４４とフォトカプラ４５によって１次側制御回路４に信号が伝達され、１次側制御回路４では、最上段の電圧を一定に保つように制御される。
【００３０】
図３のスイッチング電源２１０は、フライバック方式で、３種の電圧を出力するものである。ＡＤ電源からの入力は、ダイオード・ブリッチ１にて整流し、入力平滑用コンデンサ２で平滑化し、１次巻き線３−１に加えられる。１次巻き線３−１のもう１端はスイッチング・トランジスタ５を介してＧＮＤに接続される。１次側制御回路４からの信号によりスイッチング・トランジスタ５がオン動作すると、１次巻き線３−１に電流が流れ、トランス３のコア３−６にエネルギが蓄えられる。次にスイッチング・トランジスタ５がオフすると、１次巻き線３−１のスイッチング・トランジスタ５側の電圧が上昇し、極性が反転し、２次巻き線３−２、３−３、３−４、補助巻き線３−５の両端電圧も反転して、正の電圧が出力される。
このとき、補助巻き線３−５からの信号は電流制限抵抗１９を介して、ＩＮＶ２６でロウとなりＤフリップフロップ４２、４３、４４のリセットを解除し、また、ＯＲ３０、３１、３２を介して、Ｄフリップフロップ２３、２４、２５もリセットが解除される。また、ＯＲ３０、３１、３２のもう一端の入力は、Ｄフリップフロップ４２、４３、４４のリセット解除後、コンパレータ４５、４６、４７からのトリガー信号が発生しないかぎり、ロウが保持されている。また、ＩＮＶ２６からの信号は（２７、２８、２９）遅延回路を経由して、Ｄフリップフロップ２３、２４、２５にラッチ信号を与える。これによって、Ｄフリップフロップ２３、２４、２５の出力Ｑがハイになり、ｎチャンネルＭＯＳ・ＦＥＴ１３、１４、１５がオンし、スイッチ素子１０、１１、１２がオンする事で全ての２次巻き線から正の電流が逆流防止ダイオード６、７、８を経由して出力平滑コンデンサ２０、２１、２２へチャージされる。
【００３１】
次に出力平滑コンデンサ２０、２１、２２へのチャージが進むと、各出力電圧が上昇し、分圧抵抗５１、５２または、５３、５４または５５、５６で分圧した電圧が基準電源４８または４９または５０の電圧値以上になると、コンパレータ４５または４６または４７の出力がハイになる。ここで、出力１・出力２・出力３の順番で、コンパレータの出力がハイになると仮定すると、コンパレータ４５の出力がハイになる事で、Ｄフリップフロップ４２がラッチされ、Ｑの出力がハイになる。Ｑの出力は、ＡＮＤ３３とＮＡＮＤ３７とＮＡＮＤ３８の入力に接続される。
ここで、ＮＡＮＤ３６の入力は、出力２・３のＤフリップフロップ４３、４４の出力Ｑと接続されているから、ロウであり、ＮＡＮＤ３６の出力はハイとなるので、ＡＮＤ３３の出力もハイになり、ＯＲ３０を介して、Ｄフリップフロップ２３をリセットする。これにより、Ｄフリップフロップ２３の出力Ｑはロウになり、ｎチャンネルＭＯＳ・ＦＥＴ１３がオフし、スイッチ素子１０がオフする。
【００３２】
次にコンパレータ４６の出力がハイになる事で、Ｄフリップフロップ４３がラッチされ、Ｑの出力がハイになる。Ｑの出力は、ＡＮＤ３４とＮＡＮＤ３６とＮＡＮＤ３８の入力に接続される。ここで、ＮＡＮＤ３７の入力は、出力１、３のＤフリップフロップ４２、４４の出力Ｑと接続されており、Ｄフリップフロップ４４の出力Ｑがロウであるから、ＮＡＮＤ３７の出力は、ハイであり。ＡＮＤ３４の出力がハイになり、ＯＲ３１を介して、Ｄフリップフロップ２４をリセットする。これにより、Ｄフリップ２４の出力Ｑはロウになり、ｎチャンネルＭＯＳ・ＦＥＴ１４がオフし、スイッチ素子１１がオフする。
次にコンパレータ４７の出力がハイになる事で、Ｄフリップフロップ４４がラッチされ、Ｑの出力がハイになる。Ｑの出力は、ＡＮＤ３５とＮＡＮＤ３６とＮＡＮＤ３７の入力に接続される。ここで、ＮＡＮＤ３７の入力は、出力１・２のＤフリップフロップ４２、４３の出力Ｑと接続されており、Ｄフリップフロップ４２、４３の出力Ｑが共にハイであるから、ＮＡＮＤ３８の出力は、ロウであり。ＡＮＤ３５の出力はロウのままで、Ｄフリップフロップ２５はリセットせれず、Ｄフリップ２５の出力Ｑはハイのままで、スイッチ素子１２もオン状態を維持する。
【００３３】
また、ＮＡＮＤ３６、３７、３８からの出力は、ＩＮＶ３９、４０、４１を介して、ＯＲ５７に入力される。ＩＮＶ３９、４０、４１のどれか１つの出力がハイになる条件は、コンパレータ４５、４６、４７のうち２つのコンパレータの出力がハイになる事であり、上記ＮＡＮＤ３８の出力がロウになったタイミングで、ＯＲ５７からハイが出力され、Ｄフリップフロップ５８、５９、６０にラッチ信号を与える。また、このときＤフリップフロップ５８、５９、６０のＤ入力は、Ｄフリップフロップ４２、４３、４４の出力Ｑと接続されているので、Ｄフリップフロップ５８、５９、６０のうちハイになっていないＤフリップフロップ４４の出力Ｑと接続されているＤフリップフロップ６０の出力Ｑバーではハイが出力され、アナログマルチプレックサ６１によって、出力３の電圧を出力分圧抵抗５５、５６で分圧した電圧が選択出力され（６２、６３、６４、６５）誤差アンプによって、誤差増幅され、フォトカプラ６７を経由して、１次側制御回路４にフィードバックされる。
また、出力３のスイッチ素子１２がオフするタイミングは、コア３−６のエネルギが減少し、２次巻き線３−５からの電流供給が停止して、補助巻き線３−５の電圧が低下する事でＩＮＶ２６の出力がハイになり、フリップフロップ２５がリセットされることで成される。
【００３４】
第２の実施形態では、以上説明した動作が繰り返し行われ、コンパレータ４５、４６、４７の出力がハイになる順番から最終的に残った１つの出力で、１次側制御回路４にフィードバックし、１次側制御回路４では、この出力に対してスイッチング・トランジスタ５のＯＮ時間を調整し、電圧を安定させる。
図５に示す回路例では、逆流防止ダイオードを逆流防止スイッチ素子（ｎチャンネルＭＯＳ・ＦＥＴ）２０６と置換わっている。図中制御回路２１１は、図１及び図３の２次側制御部であり、図２、図４のタイミングで動作するものである。また、逆流防止スイッチ素子（ｎチャンネルＭＯＳ・ＦＥＴ）２０６はスイッチ素子２０７と同じタイミングで動作し、オフタイミングは、制御回路２１１により決定されるものであり、２次巻き線２０３−２の誘起電圧に同期するものではなく、同期整流に用いられるスイッチ素子とは制御が異なる。
図６に示す回路は、図２、図４で述べたタイミングを汎用マイコン３２３で実現するものである。
【符号の説明】
【００３５】
１  ダイオード・ブリッチ、２  入力平滑コンデンサ、３  トランス、３−１  １次巻き線、３−６  コア、３−２、３−３、３−４  ２次巻き線、４  １次側制御回路、５  スイッチング・トランジスタ（ｎチャンネルＭＯＳ・ＦＥＴ）、６、７、８  逆流防止ダイオード、９  入力保護ダイオード、１０、１１、１２  スイッチ素子（ｐチャンネルＭＯＳ・ＦＥＴ）、１３、１４、１５  ｎチャンネルＭＯＳ・ＦＥＴ（反転制御用）、１６、１７、１８  プルアップ抵抗、１９  電流制限抵抗、２０、２１、２２  出力平滑コンデンサ、２３、２４、２５  ＡＮＤ（論理素子）、２６、２７、２８、２９  ＩＮＶ（論理素子）、３０、３１  コンパレータ、３３、３４、３５  基準電圧、３６、３７、３８、３９、４０、４１  出力分圧抵抗、３２  誤差増幅器、４４  制限抵抗、４５  フォトカプラ、２００  スイッチング電源
【先行技術文献】
【特許文献】
【００３６】
【特許文献１】特開２００１−２９２５７３公報
【特許文献２】特開２００１−１６９５５０公報
【特許文献３】特許第３５２２１９１号
【図１】
2010263739.tif 000003
【図２】
2010263739.tif 000004
【図３】
2010263739.tif 000005
【図４】
2010263739.tif 000006
【図５】
2010263739.tif 000007
【図６】
2010263739.tif 000008
【図７】
2010263739.tif 000009
【図８】
2010263739.tif 000010