(57)【要約】【課題】広帯域な包絡線信号を高効率に増幅することができる電源回路を提供する。【解決手段】電源回路１０２の入力信号を増幅する線形増幅器９と、線形増幅器９の出力端子に一端が接続され他端が電源回路１０２の出力に接続された抵抗１０と、抵抗１０によって生じる電圧を入力するヒステリシスコンパレータ６と、ヒステリシスコンパレータ６が生成した信号を入力する第１のデジタルアンプ２と、電源回路１０２の入力信号または線形増幅器９の出力信号を入力し、所定の倍率に増幅して出力する増幅器３３と、三角波を生成する三角波生成手段１３と、増幅器３３と三角波生成手段１３からの信号を比較するコンパレータ３２と、コンパレータ３２の出力信号を増幅して出力する第２のデジタルアンプ７と、で構成された電源回路１０２において、第２のデジタルアンプ７の出力を第１のデジタルアンプ２の電源として供給することで線形増幅器９を高効率動作させる。【選択図】図１
2010118879.tif 000002
【特許請求の範囲】
【請求項１】
電源回路であって、
該電源回路の入力信号を増幅する第１の増幅器と、
前記第１の増幅器の出力端子に一端が接続され他端が該電源回路の出力に接続された抵抗と、
前記抵抗によって生じる電圧を入力するヒステリシスコンパレータと、
前記ヒステリシスコンパレータが生成した信号を入力する第１のデジタルアンプと、
該電源回路の入力信号または前記第１の増幅器の出力信号を入力し、前記入力信号または前記出力信号を所定の倍率に増幅して出力する第２の増幅器と、
三角波を生成する三角波生成手段と、
前記第２の増幅器と前記三角波生成手段からの信号を比較するコンパレータと、
前記コンパレータの出力信号を増幅して出力する第２のデジタルアンプと、
を備え、前記第２のデジタルアンプの出力を前記第１のデジタルアンプの電源として供給することを特徴とする電源回路。
【請求項２】
電源回路であって、
該電源回路の入力信号を増幅する第１の増幅器と、
前記第１の増幅器の出力端子に一端が接続され他端が該電源回路の出力に接続された抵抗と、
前記抵抗によって生じる電圧を入力するヒステリシスコンパレータと、
前記ヒステリシスコンパレータが生成した信号を入力する第１のデジタルアンプと、
該電源回路の入力信号または前記第１の増幅器の出力信号を入力し、前記該電源回路の入力信号または前記出力信号を所定の倍率に増幅して出力する第２の増幅器と、
前記第２の増幅器から信号を入力する変調器と、
前記変調器が生成した信号を増幅して出力する第２のデジタルアンプと、
を備え、前記第２のデジタルアンプの出力を前記第１のデジタルアンプの電源として供給することを特徴とする電源回路。
【請求項３】
当該電源回路に低域通過フィルタを備え、
前記第２の増幅器は前記低域通過フィルタを介して該電源回路の入力信号を入力することを特徴とする請求項１または請求項２に記載の電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、広帯域の高周波信号で無線通信を行う基地局で使用する電力増幅器の電源回路に関する。
【背景技術】
【０００２】
携帯電話などの無線通信では通信速度の高速化、広帯域化が進んでおり、このため広帯域の高周波信号で無線通信を行う基地局に使用する電力増幅器は、広帯域信号を高い効率(以下広帯域高効率という)で増幅することが必要である。
【０００３】
電力増幅器を広帯域高効率で実現する手法の一つにＥＥＲ（Ｅｎｖｅｌｏｐｅ  Ｅｌｉｍｉｎａｔｉｏｎ  ａｎｄ  Ｒｅｓｔｏｒａｔｉｏｎ）方式がある。なお、ＥＥＲ方式の電力増幅器に関する技術としては、下記がある。
【特許文献１】特表２００３−５３３１１６
【特許文献２】米国特許第６２５６４８２Ｂ１号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１の電源回路では電源回路の線形増幅器がデジタルアンプの効率劣化分を補う形で動作することで、広帯域な包絡線信号を高効率で歪みが低減された信号に増幅していた。特許文献１に記載された広帯域な包絡線信号を高効率に増幅する電源回路を、従来の実施の形態として説明する。従来の実施の形態に係る電源回路のブロック図を図１１に、電源回路のデジタルアンプの動作周波数と電力変換効率との関係を図１２に、電源回路の動作時の信号波形を図１３に、電源回路の線形増幅器の構成を図１４示す。
【０００５】
従来の実施の形態である電源回路１０１は、図１１に示すように線形増幅器９、抵抗１０、ヒステリシスコンパレータ６、及び第１のデジタルアンプ２から構成されている。第１のデジタルアンプ２は、スイッチング手段であるトランジスタ３とトランジスタ４、デジタルアンプの電源１５(電源電圧ＶＤＤＤ)、及びインダクタ５から構成されている。また、図１１において電源回路１０１に入力する包絡線信号を入力信号１１、電源回路１０１から出力する信号を出力信号１２、ヒステリシスコンパレータ６から出力する信号を出力信号１６として示す。
【０００６】
線形増幅器９は正入力端子と負入力端子を備え、正入力端子と負入力端子から入力される電圧の差電圧を増幅する増幅器である。線形増幅器９の正入力端子には、入力信号１１のＤＣ（直流）成分から高い周波数成分までを含む電圧が入力される。線形増幅器９の負入力端子には、線形増幅器９の出力電圧が入力される。このように線形増幅器９は正入力端子から入力された電圧と負入力端子から入力された電圧の差電圧を十分な利得をもって増幅し、線形増幅器９から出力された電圧を負入力端子に戻す(以下、フィードバックという)。このフィードバックにより、線形増幅器９は入力電圧１１に比例した出力電圧１２となるように動作するボルテージフォロアを形成している。抵抗１０は、流れる電流を検知する。ヒステリシスコンパレータ６は、抵抗１０の両端の電圧を比較し、その比較結果に基づいて第１のデジタルアンプ２のトランジスタ３に信号を出力し、また反転させた信号を第１のデジタルアンプ２のトランジスタ４に出力する。第１のデジタルアンプ２のインダクタ５は、トランジスタ３とトランジスタ４から出力される信号のノイズ抑制、整流、平滑を行う。このような第１のデジタルアンプ２は、ヒステリシスコンパレータ６から入力した信号を高効率に増幅し、出力信号１２として出力する。
【０００７】
図１１に示すような構成の電源回路１０１の線形増幅器９において、第１のデジタルアンプ２の動作周波数(出力信号の周波数)は、線形増幅器９に入力される包絡線信号の入力信号１１の周波数が高くなると、インダクタ５とその負荷によるフィルタ効果により包絡線信号の入力信号１１の周波数と等しくなる。しかし、この動作周波数がある周波数を超えると電力変換効率が低下する。電源回路のデジタルアンプの動作周波数と電力変換効率との関係を図１２に示す。図１２に示すように、第１のデジタルアンプ２は、動作周波数がある周波数［Ｈz］を越えると電力変換効率［％］が劣化し始める特性を有している。このため電源回路１０１に、第１のデジタルアンプ２の電力変換効率が劣化し始める周波数を越える周波数となる包絡線信号が入力されると、線形増幅器９が第１のデジタルアンプ２の効率劣化分を補う形で動作をする。図１２に示す線形増幅器９の効率をhB、第１のデジタルアンプ２の効率をhDとすると、電源回路１０１の効率hは（数１）で表される。
【０００８】
(数１)
h  =   hB・hD  ・・・・・（数１）
ところが、線形増幅器９の効率hBは高くなかったので、電源回路１０１の効率hを高くするためには、線形増幅器９の効率hBを向上させなければならなかった。しかし、線形増幅器９の出力にＤＣ電流が流れると線形増幅器９の効率が低下するため、線形増幅器９の効率を向上させるためには、線形増幅器９に流れるＤＣ電流を低減する必要があった。
【０００９】
次に、線形増幅器９の効率を劣化させる原因について、より詳しく以下説明する。デジタルアンプの電源１５をＶＤＤＤとしたときの、入力信号１１のＤＣレベルが１／２ＶＤＤＤとなるときの電源回路１０１動作時の信号波形と、入力信号１１のＤＣレベルが１／４ＶＤＤＤとなるときの電源回路１０１動作時の信号波形を図１３に示す。図１３の右部に入力信号１１のＤＣレベルが１／２ＶＤＤＤとなるときの入力信号１１の動作波形、抵抗１０の電流波形、ヒステリシスコンパレータ６の出力信号１６の波形、出力信号１２の波形を示す。図１３の左部に入力信号１１のＤＣレベルが１／４ＶＤＤＤとなるときの、入力信号１１の波形、抵抗１０の電流波形、ヒステリシスコンパレータ６の出力信号１６の波形、出力電力１２の波形を示す。
【００１０】
図１３の右部における（ａ）に示すように入力信号１１のＤＣレベルが１／２ＶＤＤＤとなるとき、図１３の右部における（ｂ）に示すように抵抗１０に流れる電流はＤＣ成分が０となり、図１３の右部における（ｃ）に示すようにヒステリシスコンパレータ６からＤｕｔｙが５０%の矩形波の出力信号１６が出力される。このため、第１のデジタルアンプ２はＤｕｔｙが５０%の矩形波を出力し、インダクタ５と出力端子に接続された負荷で形成される低域通過フィルタ特性により１／２ＶＤＤＤのＤＣ成分が取り出され、ＤＣ成分が１／２ＶＤＤＤレベルの出力信号１２を生成する。このように、入力信号１１と出力信号１２のＤＣレベルが同じ１／２ＶＤＤＤレベルとなるので、線形増幅器９にはＤＣ電流が流れなくなる。
【００１１】
これに対し、図１３の左部における（ａ）に示すように入力信号１１のＤＣレベルが１／４ＶＤＤＤとなるとき、図１３の左部における（ｂ）に示すように抵抗１０に流れる電流はＤＣ成分が0ではなくなり(これは線形増幅器９の出力端子にＤＣ成分が流れ込むことを示している)、ある有限の値をとることになる。抵抗１０に流れる電流のＤＣ成分が０でないときは、図１３の左部における（ｃ）に示すようにヒステリシスコンパレータ６の出力信号１６はＤｕｔｙが２５%の矩形波が出力される。この出力信号１６が第１のデジタルアンプ２に入力すると、ヒステリシスコンパレータ６はＤｕｔｙが２５%の矩形波を生成し、インダクタ５と出力端子に接続された負荷で形成される低域通過フィルタ特性により１／４ＶＤＤＤのＤＣ成分が取り出され、出力信号１２のＤＣ成分である１／４ＶＤＤＤのレベルを生成する。逆に入力信号１１のＤＣレベルが１／２ＶＤＤＤより大きいときは線形増幅器９の出力端子からＤＣ成分が流れ出すことになる。このように入力信号１１のＤＣレベルが１／２ＶＤＤＤと異なっていると、線形増幅器９はＤＣ電流を常に流さなければならない。つまり、入力信号１１のＤＣレベルが第１のデジタルアンプ２の電源１５の１／２とならない限り、線形増幅器９にＤＣ電流が流れることになる。
【００１２】
次に、Class-Bアンプの一例である図１４に示す線形増幅器９を例にとって効率が低下する原因を説明する。図１４に示すように、線形増幅器９は差動演算増幅器２６と、上部トランジスタＱ１と、下部トランジスタＱ２と、コンデンサ２９と、バイアス回路３０から構成されている。差動演算増幅器２６は、包絡線電圧である入力信号１１と線形増幅器９の出力信号である包絡線信号３１との差を決定して、差動包絡線電圧を生成する。上部トランジスタＱ１はＮチャンネルＭＯＳＦＥＴ、下部トランジスタＱ２はＰチャンネルＭＯＳＦＥＴである。バイアス回路３０は、トランジスタＱ１とトランジスタＱ２のゲートとの間に結合し、並列のトランジスタＱ３とトランジスタＱ４（この場合はＪＦＥＴ）で構成されている。バイアス回路３０は、ＶＤＣ２からトランジスタＱ１とトランジスタＱ２のゲートに電流を供給し、抵抗Ｒ１、Ｒ２、Ｒ３によってトランジスタＱ１とトランジスタＱ２に選択可能なバイアス点を与えている。
【００１３】
このような線形増幅器９は、差動演算増幅器２６が出力した差動包絡線電圧を、コンデンサ２９及びバイアス回路３０を介してトランジスタＱ１とトランジスタＱ２のゲートに出力する。そして、線形増幅器９は、トランジスタＱ１とトランジスタＱ２のソースを一緒に結合し、差動包絡線電圧に応じて増幅された包絡線信号３１を出力する。
【００１４】
このような線形増幅器９において、入力信号１１のＤＣレベルが第１のデジタルアンプ２の電源１５の１／２とならない限り、上に説明したように線形増幅器９の出力にＤＣ電流が流れるので、トランジスタＱ１とトランジスタＱ２のどちらかが常に動作していなければならない。この結果、トランジスタＱ１、Ｑ２による電力損失が生じることになり、線形増幅器９の効率を著しく劣化させ、電源回路１０１の高効率動作を困難にするという問題があった。
【００１５】
本発明は、電源回路の線形増幅器に流れるＤＣ電流を低減して、線形増幅器を高効率で動作させるようにすることで、電源回路の広帯域信号を高効率で増幅することを目的とする。
【課題を解決するための手段】
【００１６】
本発明の電源回路は、該電源回路の入力信号を増幅する第１の増幅器と、前記第１の増幅器の出力端子に一端が接続され他端が該電源回路の出力に接続された抵抗と、前記抵抗によって生じる電圧を入力するヒステリシスコンパレータと、前記ヒステリシスコンパレータが生成した信号を入力する第１のデジタルアンプと、該電源回路の入力信号または前記第１の増幅器の出力信号を入力し、前記入力信号または前記出力信号を所定の倍率に増幅して出力する第２の増幅器と、三角波を生成する三角波生成手段と、前記第２の増幅器と前記三角波生成手段からの信号を比較するコンパレータと、前記コンパレータの出力信号を増幅して出力する第２のデジタルアンプと、を備え、前記第２のデジタルアンプの出力を前記第１のデジタルアンプの電源として供給することを特徴とする。
本発明の電源回路は、電源回路であって、該電源回路の入力信号を増幅する第１の増幅器と、前記第１の増幅器の出力端子に一端が接続され他端が該電源回路の出力に接続された抵抗と、前記抵抗によって生じる電圧を入力するヒステリシスコンパレータと、前記ヒステリシスコンパレータが生成した信号を入力する第１のデジタルアンプと、該電源回路の入力信号または前記第１の増幅器の出力信号を入力し、前記該電源回路の入力信号または前記出力信号を所定の倍率に増幅して出力する第２の増幅器と、前記第２の増幅器から信号を入力する変調器と、前記変調器が生成した信号を増幅して出力する第２のデジタルアンプと、を備え、前記第２のデジタルアンプの出力を前記第１のデジタルアンプの電源として供給することを特徴とする。
本発明の電源回路は、当該電源回路に低域通過フィルタを備え、前記第２の増幅器は前記低域通過フィルタを介して該電源回路の入力信号を入力することを特徴とする。
【発明の効果】
【００１７】
本発明の電源回路は、広帯域な包絡線信号を高効率に増幅することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態について図面を参照して説明する。
【００１９】
本発明の実施の形態である電源回路について説明する。本発明の実施の形態に係る電源回路１０２のブロック図を図１に示す。本発明の実施の形態である電源回路１０２は、図１に示すようにヒステリシスコンパレータ６と、トランジスタ３とトランジスタ４とインダクタ５から成る第１のデジタルアンプ２と、上部トランジスタ４０と下部トランジスタ４１とインダクタ４２とコンデンサ８とから成る第２のデジタルアンプ７と、三角波生成手段１３と、コンパレータ３２と、抵抗１０と、線形増幅器９と、増幅器３３から構成されている。第２のデジタルアンプ７の上部トランジスタ４０はＮチャンネルＭＯＳＦＥＴ、下部トランジスタ４１はＰチャンネルＭＯＳＦＥＴである。第１のデジタルアンプ２とヒステリシスコンパレータ６と抵抗１０と線形増幅器９については、従来の実施の形態である図１１に示す電源回路１０１のデジタルアンプ２とヒステリシスコンパレータ６と抵抗１０と線形増幅器９に同じである。
【００２０】
三角波生成手段１３は、コンパレータ３２の負入力端子に三角波出力信号１４を出力する。三角波生成手段１３が生成する三角波の振幅は、入力信号に対して十分大きな振幅（振幅は電源−ＧＮＤが適当と思われる）である。また、周波数は、入力信号に対して速い信号を想定しており、一般的には５０倍以上の周波数を想定している。但し、５０倍に限られるものではなく、５０倍以下でも構わない。増幅器３３は、電源回路１０２の入力信号１１または線形増幅器９の出力信号を所定の倍率に増幅する増幅器で、本発明の実施の形態では入力信号１１を入力し、入力信号１１の電圧を２倍に増幅してコンパレータ３２の正入力端子に出力する。コンパレータ３２は、三角波生成手段１３から出力された三角波出力信号１４と増幅器３３から出力された信号を比較し、比較結果を矩形波信号として第２のデジタルアンプ７に出力する。第２のデジタルアンプ７から出力される電圧は、第１のデジタルアンプ２の電源１５の電圧となる。
【００２１】
三角波生成手段１３とコンパレータ３２と第２のデジタルアンプ７はＤＣＤＣコンバータとして動作する。つまり、入力信号１１を高効率に電源１５として出力するＤＣＤＣコンバータである。このＤＣＤＣコンバータは、帯域が狭く、入力信号１１の帯域より狭いが、入力信号１１のＤＣ成分または低周波成分を高効率で電源１５として出力することができる。また、電源１５は、入力信号のＤＣ成分または低周波成分に追従することができる。
【００２２】
三角波生成手段１３とコンパレータ３２と第２のデジタルアンプ７で構成されたＤＣＤＣコンバータが出力する電圧が第１のデジタルアンプ２の電源１５の電圧となることから、電源１５の電圧を入力信号１１のＤＣレベルの２倍の電圧レベルに保つことが可能である。つまり、入力信号１１のＤＣレベルが電源１５の電圧の１／２となる関係を常に保つことができれば、第１のデジタルアンプ２の出力波形のＤｕｔｙは、常に５０％とすることができ、前述したように線形増幅器９にＤＣ電流が流れなくなる。
【００２３】
図２を用いて、ＤＣＤＣコンバータの動作波形について説明する。例えば、図１の増幅器３３は２倍のゲインを持ったアンプであるとすると、図２(ｂ)に示す増幅器３３の出力信号は、図２(ａ)に示す入力信号１１の２倍の振幅を持った信号となる。この信号に対し、ＤＣＤＣコンバータは、動作速度は速くないがＤＣ付近の効率が良いという特性を持つため、図２(ｃ)に示す出力信号１５は、入力信号１１が１／４ＶＤＤＤのとき１／２ＶＤＤのＤＣレベルの直流信号を出力する。これに対し、Ｄ級アンプである第１のデジタルアンプ２の図２(ｄ)に示す出力信号１２は、１／４ＶＤＤのＤＣレベルに持つｓｉｎ波となる。このため、図２(ｄ)に示す出力信号１２のＤＣレベルである１／４ＶＤＤとＤ級アンプである第１のデジタルアンプ２の電源１５の電圧１／２ＶＤＤは１：２の関係となる。
【００２４】
図３を用いて、電源回路１０２の動作時の信号波形について説明する。図３に、入力信号１１の波形、抵抗１０の電流波形、ヒステリシスコンパレータ６の出力波形、出力信号１２の波形を示す。ＤＣＤＣコンバータである第２のデジタルアンプ７の出力は、入力信号１１の低周波成分（ＤＣ成分）電圧を２倍に増幅した電圧を出力する。したがって、入力信号１１の低周波成分（ＤＣ成分）電圧が図３（ａ’）のように１／２ＶＤＤＤになっているとき（図３（ａ’）の中央より右寄りの波形）、入力信号１１が増幅器３３で２倍されてＤＣＤＣコンバートされるので、第２のデジタルアンプ７の出力である電源１５の電圧はＶＤＤＤとなる。このとき入力信号１１の電圧が１／２ＶＤＤＤ、電源１５の電圧がＶＤＤＤ、第１のデジタルアンプ２から５０％Ｄｕｔｙで出力されるので（図３（ｃ’）の中央より右寄りの波形）、先の図１３の説明と同様に抵抗１０にはＤＣ成分は流れない（図３（ｂ’）の中央より右寄りの波形）。このとき出力信号１２は電源１５の電圧が５０％Ｄｕｔｙで第１のデジタルアンプ２から出力されるので１／２ＶＤＤＤとなる（図３（ｄ’）の中央より右寄りの波形）。
これに対し、入力信号１１の低周波成分（ＤＣ成分）が１／２ＶＤＤＤより小さい値になると（図３の中央より左寄りの波形）、入力信号１１の低周波成分（ＤＣ成分）電圧レベルの変化に比例して第１のデジタルアンプ２の電源１５の電圧のＤＣ成分の大きさも変化する。このとき電源１５の電圧と入力信号１１の電圧がともに比例して変化するので、矩形波出力信号のＤｕｔｙは５０％の関係が保たれる（図３（ｃ’）の中央より左寄りの波形）。このとき、抵抗１０の両端電圧が共に変化しＤＣ成分の大きさが等しい関係を保つので、先に説明した第１のデジタルアンプ２の電源１５の電圧がＶＤＤＤのときと同様に抵抗１０にはＤＣ成分は流れない（図３（ｂ’）の中央より左寄りの波形）。出力信号１２のＤｕｔｙは５０％であるが電源１５の電圧は入力信号１１に比例して変化しているので出力信号１２として入力信号１１に比例した信号が得られる（図３（ｄ’）の中央より左寄りの波形）。なお、電源１５の電圧の最大値はＶＤＤＤなので、入力信号１１の低周波成分（ＤＣ成分）電圧の最大値は１／２ＶＤＤＤである。このように図３（ｄ’）に示す出力信号１２は、第２のデジタルアンプ７の出力電圧に追従して変化する。ＤＣＤＣコンバータは、帯域が狭いために入力信号１１の変化に即座に反応はできない可能性があるが、入力信号１１の変化に追随して入力信号１１のＤＣ成分及び低周波成分の２倍の電圧レベルを電源１５に出力できるようになる。第２のデジタルアンプ７が入力信号１１の変化に遅れて追随しているときは、入力信号１１と電源１５の２倍の関係が崩れるため、線形増幅器９にＤＣ電流が流れる。しかし、ＤＣＤＣコンバータが入力信号１１の変化に追随すると、入力信号１１と電源１５の２倍の関係が成立するため、線形増幅器９にＤＣ電流は流れなくなる。
【００２５】
このような本発明の実施形態によれば、図１に示す電源回路１０２は、ＤＣＤＣコンバータを設けたことにより、第１のデジタルアンプ２の電源電圧が入力信号１１に追随することが可能となる。従って、電源回路１０２の入力信号１１のＤＣレベルと第１のデジタルアンプ２の電圧レベルが等しい関係を保つことができるので、線形増幅器９にＤＣ電流が流れなくなり、線形増幅器９の効率が改善され高効率となる。
【００２６】
また、このような本発明の実施形態において増幅器３３の入力から第２のデジタルアンプ７の出力までの関係が２倍に保たれれば、第１のデジタルアンプ２が５０％Ｄｕｔｙとなり、線形増幅器９にＤＣ電流は流れなくなるので線形増幅器９の効率が向上する。従って、増幅器３３は、増幅率が２倍の増幅器でなくてもよく、増幅器３３、三角波生成手段１３、コンパレータ３２、及び第２のデジタルアンプ７全体として２倍に保たれれば、増幅器３３の増幅は２倍でなくてもよい。
【００２７】
本発明の第１の実施の形態の変形例である電源回路について説明する。図４に本発明の第１の実施の形態の変形例に係る電源回路１０３のブロック図を示す。電源回路１０３は、図１に示す第１の実施の形態の電源回路１０２に低域通過フィルタ３４を備えることで、増幅器３３は低域通過フィルタ３４から入力信号１１を入力し、増幅器３３の動作を安定にする実施形態である。電源回路１０３の動作は、低域通過フィルタ３４を動作させる以外は、電源回路１０２の動作と同じである。
【００２８】
本発明の第２の実施の形態である電源回路について説明する。図５に本発明の第２の実施の形態に係る電源回路１０４のブロック図を示す。電源回路１０４は、図１に示す第１の実施の形態の電源回路１０２の三角波生成手段１３とコンパレータ３２の代わりに、増幅器３３と第２のデジタルアンプ７の間に変調器２５を備えることで、変調器２５と第２のデジタルアンプ７でＤＣＤＣコンバータを構成する実施形態である。電源回路１０４の動作は、変調器２５と第２のデジタルアンプ７をＤＣＤＣコンバータとして動作させる以外は、電源回路１０２の動作と同じである。上記第１の実施の形態で、三角波生成手段１３はＰＷＭ(パルス幅変調)方式の変調回路を適用するが本第２の実施の形態ではこれに限らず、変調器２５としてパルスの数を変えるＰＤＭ(パルス密度変調)方式や、ΔΣ変調方式等を適用したもの、その他、ＤＣＤＣコンバータの変調方式として任意の方式を適用可能である。
【００２９】
変調器２５で行う変調としては、例えばデルタ変調やデルタシグマ変調を利用することができる。図６に本発明の第２の実施の形態に係るデルタ変調変調器のブロック図、図７に本発明の第２の実施の形態に係るデルタシグマ変調変調器のブロック図を示す。図６に示すデルタ変調の変調器は、入力信号：Ｘ、比較器の量子化雑音：Ｑ、出力信号：Ｙとすると、伝送関数：Ｙ＝Ｘ＋Ｑにより、出力信号として矩形波が出力されるが、変調の際に生じる量子化ノイズを高周波数領域に移動できる。また、図７に示すデルタシグマ変調の変調器は、入力信号：Ｘ、遅延器の遅延演算子：Ｚ、比較器の量子化雑音：Ｑ、出力信号：Ｙとすると、伝送関数：Ｙ＝Ｘ＋（１−Ｚ-1）Ｑにより、出力信号として元の信号の振幅に対応した矩形波が出力される。
【００３０】
本発明の第２の実施の形態の変形例である電源回路について説明する。図８に本発明の第２の実施の形態の変形例に係る電源回路１０５のブロック図を示す。電源回路１０５は、図５に示す第２の実施の形態の電源回路１０４に低域通過フィルタ３４を備えることで、増幅器３３は低域通過フィルタ３４から入力信号１１を入力し、増幅器３３の動作を安定にする実施形態である。電源回路１０３の動作は、低域通過フィルタ３４を動作させる以外は、電源回路１０２の動作と同じである。
【００３１】
次に、上記の実施の形態の電源回路をＥＥＲ型増幅器に適用した実施の形態について説明する。図９に上記実施の形態１〜２(変形例を含む)に示した電源回路１０２、電源回路１０３、電源回路１０４、または電源回路１０５(以下電源回路として１０２を代表として説明する。)を組み込んだＥＥＲ型増幅器１８のブロック図を示す。ＥＥＲ型増幅器１８は、包絡線検波手段１９と、リミッタ２０と、電源回路１０２と、搬送波増幅器１７から構成されている。
【００３２】
電源回路１０２を適用したＥＥＲ型増幅器１８の動作について図９を参照して説明する。包絡線検波手段１９は、高周波信号であるＥＥＲ型増幅器入力信号５２から振幅情報（ＡＭ）を抽出する。また、リミッタ２０は、ＥＥＲ型増幅器入力信号５２から位相情報（ＰＭ）を抽出する。そして包絡線検波手段１９の出力信号である振幅情報は、電源回路１０２で増幅され搬送波増幅器１７の電源端子に出力される。また、リミッタ２０の出力信号である位相情報は搬送波増幅器１７の入力端子に出力される。ＥＥＲ型増幅器入力信号５２の振幅情報は、リミッタ２０により一旦失われるが、搬送波増幅器１７の電源端子に振幅情報が入力されるので、失われた振幅情報が搬送波増幅器１７において回復される。ＥＥＲ型増幅器１８は、ＥＥＲ型増幅器入力信号５２によらず搬送波増幅器１７が常に飽和動作するように設計されている。ＥＥＲ型増幅器１８は、振幅情報を増幅する電源回路１０２が高効率であるため、全体として高効率となる。すなわち、広帯域移動体通信システムで使用される数１０MHzに及ぶ広帯域の周波数信号が入力されても、振幅情報を増幅する電源回路１０２が高効率で増幅動作が可能となる。以上により、数１００kHz程度から１００MHz程度の広帯域の動作周波数帯域で基地局向けに適用できる高い変換効率のＥＥＲ増幅器１８を実現することができる。電源回路１０３、電源回路１０４、又は電源回路１０５を適用したＥＥＲ型増幅器１８の動作は、電源回路１０２を適用したＥＥＲ型増幅器１８の動作と同じである。
【００３３】
このようなＥＥＲ型増幅器の実施形態によれば、本発明の第１の実施形態または第２の実施形態の電源回路を用いるため、従来の電源回路が対応できない広帯域移動体通信システムのような広帯域な振幅変調信号が入力した場合でも、高効率な動作を実現することができるＥＥＲ型増幅器を提供できる。なお、ＡＭ−ＰＭ歪やＡＭ−ＡＭ歪等を補正するために、搬送波増幅器１７の出力信号と入力信号を比較するフィードバックを行ってもよい。更に、搬送波増幅器１７の前に搬送波増幅器１７の歪みと逆特性を持ったプリディストータを挿入して歪みをキャンセルするプリディストーションを行ってもよい。
【００３４】
次に、上記の実施の形態のＥＥＲ型増幅器を基地局装置に適用した実施の形態について説明する。図１０にＥＲＲ増幅器１８を組み込んだ基地局装置のブロック図を示す。基地局装置２１は、ベースバンド部２２と、変復調装置２４と、ＥＥＲ型増幅器１８から構成されている。
【００３５】
ＥＥＲ型増幅器１８を適用した基地局装置２１の動作について図１０を参照して説明する。ベースバンド部２２は、基地局装置２１に送信された送信情報を基地局装置入力信号５０から入力し、変復調装置２４にベースバンド部出力信号５１として出力する。変復調装置２４は、ベースバンド部出力信号５１を入力し、変調した送信情報を変復調装置出力信号５２としてＥＥＲ型増幅器１８に出力する。ＥＥＲ型増幅器１８は、変復調装置出力信号５２を入力し増幅すると、増幅したＥＥＲ型増幅器出力信号５３をアンテナ２３に送信する。
【００３６】
このような実施形態によれば、基地局装置２１を本発明の実施の形態のＥＥＲ増幅器１８で構成することで、従来のＥＥＲ型増幅器では対応できないような、広帯域移動体通信システムのような広帯域な無線方式でも高効率な基地局装置を提供することができる。なお、ＥＥＲ型増幅器１８の出力信号を例えばベースバンド部２２に入力して歪を補正するプリディストーションを行っても良い。
【００３７】
以上の実施の形態によれば、本発明の電源回路１０２（電源回路１０３、電源回路１０４、電源回路１０５）、ＥＥＲ型増幅器１８、及び基地局装置２１は、電源回路の線形増幅器９に流れるＤＣ電流を低減して、線形増幅器９を高効率となるように動作させるようにすることで、電源回路の広帯域幅信号を高効率で増幅できるので、高速かつ広帯域の無線通信システムに適用可能な、電源回路、電力増幅器、及び基地局装置を提供できる。
【００３８】
なお上記実施の形態において増幅器３３の倍率を２倍としたが、電源電圧ＶＤＤＤの大きさ、三角波生成手段１３、変調器２５の調整等により変調率を変えて電源１５の電圧を変えることも可能であり、増幅率は２倍に限定しないでも実施することができる。
なお上記実施の形態では電流検出器として抵抗１０を使用しているが、これに限定されない例えばホール素子を使用した電流検出器など通常電流検出器として使用されるものを使用することができる。
なお上記実施の形態において増幅器３３の入力は入力信号１１を入力するとしたが、線形増幅器９の出力である包絡線信号３１を入力してもよい。
【００３９】
以上をまとめると、本実施の形態は次のような特徴を有する。
（１） 本発明の電源回路は、電源回路であって、該電源回路の入力信号を増幅する第１の増幅器と、前記第１の増幅器の出力端子に一端が接続され他端が該電源回路の出力に接続された抵抗と、前記抵抗によって生じる電圧を入力するヒステリシスコンパレータと、前記ヒステリシスコンパレータが生成した信号を入力する第１のデジタルアンプと、該電源回路の入力信号または前記第１の増幅器の出力信号を入力し、前記入力信号または前記出力信号を所定の倍率に増幅して出力する第２の増幅器と、三角波を生成する三角波生成手段と、前記第２の増幅器と前記三角波生成手段からの信号を比較するコンパレータと、前記コンパレータの出力信号を増幅して出力する第２のデジタルアンプと、を備え、前記第２のデジタルアンプの出力を前記第１のデジタルアンプの電源として供給することを特徴とする電源回路。
（２） 本発明の電源回路は、該電源回路の入力信号を増幅する第１の増幅器と、前記第１の増幅器の出力端子に一端が接続され他端が該電源回路の出力に接続された抵抗と、前記抵抗によって生じる電圧を入力するヒステリシスコンパレータと、前記ヒステリシスコンパレータが生成した信号を入力する第１のデジタルアンプと、該電源回路の入力信号または前記第１の増幅器の出力信号を入力し、前記該電源回路の入力信号または前記出力信号を所定の倍率に増幅して出力する第２の増幅器と、前記第２の増幅器から信号を入力する変調器と、前記変調器が生成した信号を増幅して出力する第２のデジタルアンプと、を備え、前記第２のデジタルアンプの出力を前記第１のデジタルアンプの電源として供給することを特徴とする電源回路。
（３） （１）または（２）の電源回路は、当該電源回路に低域通過フィルタを備え、前記第２の増幅器は前記低域通過フィルタを介して該電源回路の入力信号を入力することを特徴とする電源回路。
（４）本発明のＥＥＲ型増幅器は、入力信号の振幅情報を抽出する包絡線検出手段と、前記入力信号の位相情報を抽出するリミッタと、前記包絡線検出手段の出力信号を処理する（１）から（３）のいずれかの電源回路と、前記リミッタのリミッタ出力信号を入力し、前記電源回路の変換出力信号を電源として前記入力信号の電力を増幅することを特徴としている。
（５） 発明の基地局装置は、送信情報を処理するベースバンド部と、前記ベースバンド部で処理した信号を変復調する変復調装置と、前記変復調装置で処理された信号の電力を増幅してアンテナに出力する（４）のＥＥＲ型増幅器で構成されることを特徴としている。
（６）電力増幅器において、当該電力増幅器の入力電圧に比例した電圧を出力するボルテージフォロア型増幅器と、前記ボルテージフォロア型増幅器の出力部と当該電力増幅器の出力部との間に挿入され、前記ボルテージフォロア型増幅器の出力電流を検出する電流検出器と、出力部が当該電力増幅器の出力部に接続され、前記電流検出器で検出された電流のＤＣ成分の方向に応じてスイッチング手段をＯＮ／ＯＦＦし、ＤＣ成分が前記スイッチング手段の出力Ｄｕｔｙと前記電源電圧に比例する電圧を出力する第１のデジタルアンプと、当該電力増幅器の入力電圧をＤＣＤＣ変換し、前記電流検出器に流れる電流のＤＣ成分が０となるように前記第１のデジタルアンプの電源電圧として供給することを特徴とする電源回路。
【産業上の利用可能性】
【００４０】
本発明は、電源回路、電力増幅器及び基地局装置に好適であるが、携帯端末や自動車に搭載される端末、デジタル家電機器内の端末、その他の広帯域でかつ高速の信号を取り扱う無線通信システムに広く適用可能である。
【図面の簡単な説明】
【００４１】
【図１】本発明の第１の実施形態に係わる電源回路のブロック図である。
【図２】本発明の第１の実施形態に係わる電源回路のＤＣＤＣコンバータ動作時の信号波形である。
【図３】本発明の第１の実施形態に係わる電源回路の動作時の信号波形である。
【図４】本発明の第１の実施形態の変形例に係わる電源回路のブロック図である。
【図５】本発明の第２の実施形態に係わる電源回路のブロック図である。
【図６】本発明の第２の実施形態に係わるデルタ変調変調器のブロック図である。
【図７】本発明の第２の実施形態に係わるデルタシグマ変調変調器のブロック図である。
【図８】本発明の第２の実施形態の変形例に係わる電源回路のブロック図である。
【図９】本発明の実施形態に係わるＥＥＲ型増幅器のブロック図である。
【図１０】本発明の実施形態に係わる基地局装置のブロック図である。
【図１１】従来の実施の形態に係わる電源回路のブロック図である。
【図１２】従来の実施の形態に係わる電源回路のデジタルアンプの動作周波数と電力変換効率との関係を示す図である。
【図１３】従来の実施の形態に係わる電源回路の動作時の信号波形である。
【図１４】従来の実施の形態に係わる電源回路の線形増幅器の構成である。
【符号の説明】
【００４２】
２・・・・・第１のデジタルアンプ
３・・・・・トランジスタ
４・・・・・トランジスタ
５・・・・・インダクタ
６・・・・・ヒステリシスコンパレータ
７・・・・・第２のデジタルアンプ
８・・・・・コンデンサ
９・・・・・線形増幅器
１０・・・・・抵抗(電流検出器)
１１・・・・・入力信号
１２・・・・・出力信号
１３・・・・・三角波生成手段
１４・・・・・三角波出力信号
１５・・・・・電源(出力信号)
１６・・・・・出力信号
１７・・・・・搬送波増幅器
１８・・・・・ＥＥＲ型増幅器
１９・・・・・包絡線検波手段
２０・・・・・リミッタ
２１・・・・・基地局装置
２２・・・・・ベースバンド部
２３・・・・・アンテナ
２４・・・・・変復調装置
２５・・・・・変調器
２６・・・・・差動演算増幅器
２９・・・・・コンデンサ
３０・・・・・バイアス回路
３１・・・・・包絡線信号
３２・・・・・コンパレータ
３３・・・・・増幅器
３４・・・・・低域通過フィルタ
４０・・・・・上部トランジスタ
４１・・・・・下部トランジスタ
４２・・・・・インダクタ
５０・・・・・基地局装置入力信号
５１・・・・・ベースバンド部出力信号
５２・・・・・ＥＥＲ型増幅器入力信号(変復調装置出力信号)
５３・・・・・ＥＥＲ型増幅器出力信号
１０１・・・・・従来の実施の形態に係わる電源回路
１０２・・・・・本発明の第１の実施形態に係わる電源回路
１０３・・・・・本発明の第１の実施形態の変形例に係わる電源回路
１０４・・・・・本発明の第２の実施形態に係わる電源回路
１０５・・・・・本発明の第２の実施形態の変形例に係わる電源回路
【図１】
2010118879.tif 000003
【図２】
2010118879.tif 000004
【図３】
2010118879.tif 000005
【図４】
2010118879.tif 000006
【図５】
2010118879.tif 000007
【図６】
2010118879.tif 000008
【図７】
2010118879.tif 000009
【図８】
2010118879.tif 000010
【図９】
2010118879.tif 000011
【図１０】
2010118879.tif 000012
【図１１】
2010118879.tif 000013
【図１２】
2010118879.tif 000014
【図１３】
2010118879.tif 000015
【図１４】
2010118879.tif 000016