(57)【要約】【課題】二枚の基板上に形成された各画素配列が行方向にタイリングされた構成を備える固体撮像装置において、一フレームの撮像に要する時間を短縮する。【解決手段】固体撮像装置１は、画素がＭ行ＮＡ列に配列されて成る画素配列１０Ａを有する半導体基板３Ａと、画素がＭ行ＮＢ列に配列されて成り、その第１列が画素配列１０Ａの第ＮＡ列に沿って配置された画素配列１０Ｂを有する半導体基板３Ｂと、信号出力部２０とを備える。信号出力部２０は、画素配列１０Ａの第１列から第ｎ列（２≦ｎ＜ＮＡ）までの各列に対応するディジタル値を、第ｎ列から第１列まで順次に出力するとともに、該出力と並行して、画素配列１０Ａの第（ｎ＋１）列から画素配列１０Ｂの第ＮＢ列までの各列に対応するディジタル値を、画素配列１０Ａの第１列ないし第ｎ列とは逆の順序で順次に出力する。【選択図】図３
2010000136.tif 000002
【特許請求の範囲】
【請求項１】
入射したＸ線像に応じた画像データを生成する固体撮像装置であって、
フォトダイオードを各々含むＭ×ＮＡ個（Ｍ及びＮＡは２以上の整数）の画素がＭ行ＮＡ列に２次元配列されて成る第１の画素配列を有する第１の基板と、
フォトダイオードを各々含むＭ×ＮＢ個（ＮＢはＮＡより小さい２以上の整数）の画素がＭ行ＮＢ列に２次元配列されて成り、その第１列が前記第１の画素配列の第ＮＡ列に沿って配置された第２の画素配列を有する第２の基板と、
前記第１及び第２の画素配列の各列毎に配設され、対応する列の前記画素に含まれる前記フォトダイオードと読出用スイッチを介して接続された（ＮＡ＋ＮＢ）本の読出用配線と、
前記読出用配線を経て入力された電荷の量に応じた電圧値を保持し、その保持した電圧値を一又は複数のアナログ／ディジタル変換器によりディジタル値に変換して出力する信号出力部と、
入射したＸ線に応じてシンチレーション光を発生して前記Ｘ線像を光像へと変換し、該光像を前記第１及び第２の画素配列へ出力するシンチレータと
を備え、
前記第１の画素配列の第１列を含む一又は複数の連続した列、および前記第２の画素配列の第ＮＢ列を含む一又は複数の連続した列が、入射Ｘ線から遮蔽された不感領域となっており、
前記信号出力部は、前記第１の画素配列の第１列から第ｎ列（２≦ｎ＜ＮＡ）までの各列に対応する前記ディジタル値を、第１列から開始して第ｎ列まで、或いは第ｎ列から開始して第１列まで順次に出力するとともに、該出力と並行して、前記第１の画素配列の第（ｎ＋１）列から、第ＮＡ列および前記第２の画素配列の第１列を経て第ＮＢ列までの各列に対応する前記ディジタル値を、前記第１の画素配列の第１列ないし第ｎ列とは逆の順序でもって順次に出力する、ことを特徴とする固体撮像装置。
【請求項２】
前記第１の画素配列における第１列ないし第ｎ列の列数が、前記第１の画素配列における第（ｎ＋１）列ないし第ＮＡ列の列数と前記第２の画素配列における第１列ないし第ＮＢ列の列数との和に等しい、ことを特徴とする請求項１に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入射したＸ線像に応じた画像データを生成する固体撮像装置に関するものである。
【背景技術】
【０００２】
Ｘ線撮影技術において、近年、Ｘ線感光フィルムに代えて、固体撮像素子を使用したＸ線撮像システムが広く用いられるようになってきた。こうしたＸ線撮像システムは、Ｘ線感光フィルムのように現像の必要がなく、リアルタイムにＸ線画像を確認することができるなど利便性が高く、データの保存性や取扱いの容易性の面でも優位な点を有する。例えば、歯科の診断におけるＸ線撮影においても、パノラマ、セファロ、ＣＴといった各種の撮像モードにおいてこのようなＸ線撮像システムが普及しつつある。一例として、特許文献１に開示された歯科用Ｘ線撮影装置は、Ｘ線源から出力されて被写体を透過したＸ線を、ＣＣＤ方式を備えるＸ線検出素子により撮像する。
【０００３】
また、このようなＸ線撮像システムに用いられる固体撮像装置としては、ＣＭＯＳ技術を用いたものが知られており、その中でもパッシブピクセルセンサ（ＰＰＳ： Passive Pixel Sensor）方式のものが知られている。ＰＰＳ方式の固体撮像装置は、入射光強度に応じた量の電荷を発生するフォトダイオードを含むＰＰＳ型の画素がＭ行Ｎ列に２次元配列された画素配列を備え、各画素において光入射に応じてフォトダイオードで発生した電荷を積分回路において電圧値に変換し、更にこの電圧値をディジタル値に変換して出力するものである。
【０００４】
一般に、各列のＭ個の画素それぞれの出力端は、その列に対応して設けられている読出用配線を介して、その列に対応して設けられている積分回路の入力端と接続されている。そして、各画素のフォトダイオードで発生した電荷は、第１行から第Ｍ行まで順次に行毎に、当該列に対応する読出用配線を通って積分回路に入力され、その積分回路から電荷量に応じた電圧値が第１列から第Ｎ列まで順次にアナログ／ディジタル変換器に入力される。
【特許文献１】特開２００４−２０８７５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述したＸ線撮像システムにおいて、固体撮像装置の画素配列に要求される大きさはその撮像用途により様々であるが、例えば歯科の診断におけるＸ線撮影では、セファロ撮影において画素配列の長手方向の幅が２２ｃｍ以上といった長尺の固体撮像装置が要求される。このような長尺の固体撮像装置が要求されると、該固体撮像装置の生産に用いられる半導体ウェハの直径によっては、単一の基板上に該固体撮像装置を作製することが困難な場合がある。このような場合、固体撮像装置に要求される寸法より短い二枚の基板を長尺方向に並べ、それぞれの画素配列を合わせて一つの固体撮像装置として使用（いわゆるタイリング）することによって、要求寸法を満足することができる。
【０００６】
しかしながら、基板の端部と、この基板上に作製される画素配列の端部との間の隙間をなくすことは製造上困難なので、二枚の基板を並べて使用する場合、これらの画素配列同士の境界部分（継ぎ目）にはＸ線像が撮像されない領域（デッドエリア）が生じてしまう。撮像用途によっては、このようなデッドエリアの位置に制限がある場合がある。例えば、歯科のセファロ撮影においては、固体撮像装置の長尺方向を上下方向（鉛直方向）と一致させた状態で固体撮像装置を横方向（水平方向）に移動させながら撮像を行うが、Ｘ線像の中心付近に顎関節が存在する為、タイリングされた画素配列全体の中心付近にデッドエリアが存在すると、診断上重要な部分の画像データが欠損するおそれがある。したがって、このような場合には、二枚の基板における画素配列それぞれの長尺方向の幅を互いに異ならせることにより、デッドエリアの位置を中心付近から外すことが必要になる。
【０００７】
ここで、上述したＰＰＳ方式の固体撮像装置を構成する二枚の基板をそれぞれの画素配列の行方向に並置した場合、各基板の画素配列の長尺方向の幅が互いに異なると、各基板の画素配列の列数が互いに異なることとなり、次の問題が生じる。すなわち、ＰＰＳ方式の固体撮像装置では各画素のフォトダイオードで発生した電荷が各列毎に電圧値に変換され、更にディジタル値に変換されるが、そのディジタル値を二枚の基板から並行して出力すると、全ての列のディジタル値を出力し終えるまでに要する時間が各基板で異なり、列数の多い方の基板からディジタル値を出力し終えるまでの間、列数の少ない方の基板は待ち状態とならざるを得ず、一フレームの撮像に要する時間が長くなってしまう。
【０００８】
本発明は、上記問題点を解消する為になされたものであり、二枚の基板上に形成された各画素配列が行方向にタイリングされた構成を備える固体撮像装置において、一フレームの撮像に要する時間を短縮することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る固体撮像装置は、入射したＸ線像に応じた画像データを生成する固体撮像装置であって、フォトダイオードを各々含むＭ×ＮＡ個（Ｍ及びＮＡは２以上の整数）の画素がＭ行ＮＡ列に２次元配列されて成る第１の画素配列を有する第１の基板と、フォトダイオードを各々含むＭ×ＮＢ個（ＮＢはＮＡより小さい２以上の整数）の画素がＭ行ＮＢ列に２次元配列されて成り、その第１列が第１の画素配列の第ＮＡ列に沿って配置された第２の画素配列を有する第２の基板と、第１及び第２の画素配列の各列毎に配設され、対応する列の画素に含まれるフォトダイオードと読出用スイッチを介して接続された（ＮＡ＋ＮＢ）本の読出用配線と、読出用配線を経て入力された電荷の量に応じた電圧値を保持し、その保持した電圧値を一又は複数のアナログ／ディジタル変換器によりディジタル値に変換して出力する信号出力部と、入射したＸ線に応じてシンチレーション光を発生してＸ線像を光像へと変換し、該光像を第１及び第２の画素配列へ出力するシンチレータとを備え、第１の画素配列の第１列を含む一又は複数の連続した列、および第２の画素配列の第ＮＢ列を含む一又は複数の連続した列が、入射Ｘ線から遮蔽された不感領域となっており、信号出力部は、第１の画素配列の第１列から第ｎ列（２≦ｎ＜ＮＡ）までの各列に対応するディジタル値を、第１列から開始して第ｎ列まで、或いは第ｎ列から開始して第１列まで順次に出力するとともに、該出力と並行して、第１の画素配列の第（ｎ＋１）列から、第ＮＡ列および第２の画素配列の第１列を経て第ＮＢ列までの各列に対応するディジタル値を、第１の画素配列の第１列ないし第ｎ列とは逆の順序でもって順次に出力することを特徴とする。
【００１０】
本発明に係る固体撮像装置においては、第１の画素配列を有する第１の基板と、第１の画素配列より列数の少ない第２の画素配列を有する第２の基板とが、第１の画素配列の第ＮＡ列と第２の画素配列の第１列とが互いに沿うようにタイリングされている。すなわち、この固体撮像装置は、第１の画素配列の第１列から第ＮＡ列に第２の画素配列の第１列から第ＮＢ（＜ＮＡ）列を加えた（ＮＡ＋ＮＢ）列の画素配列を有している。
【００１１】
そして、信号出力部は、ディジタル値をデータバス等へ出力する際、第１の画素配列の第ｎ列以前の各列（すなわち第１列から第ｎ列まで）に対応するディジタル値と、第（ｎ＋１）列以降の各列および第２の画素配列の第１列ないし第ＮＢ列（すなわち、第１の画素配列の第（ｎ＋１）列から、第ＮＡ列および第２の画素配列の第１列を経て第ＮＢ列まで）に対応するディジタル値とを並行して出力する。このように、列数が多い第１の画素配列の第１列と第ＮＡ列との間の列（第ｎ列）を境に出力動作を分割してディジタル値を並行して出力させることにより、分割された一方の領域の列数と他方の領域の列数とを互いに同じか或いは近い列数とすることができる。したがって、本発明に係る固体撮像装置によれば、例えば第１の画素配列の第１列ないし第ＮＡ列からディジタル値を出力させ、これと並行して第２の画素配列の第１列ないし第ＮＢ列からディジタル値を出力させる方式と比較して、出力動作における待ち時間をゼロに近づけることができ、一フレームの撮像に要する時間を効果的に短縮できる。
【００１２】
また、本発明に係る固体撮像装置では、第１の画素配列の第１列を含む一又は複数の連続した列、および第２の画素配列の第ＮＢ列を含む一又は複数の連続した列が、入射Ｘ線から遮蔽された不感領域となっている。入射したＸ線像に応じた画像データを生成する固体撮像装置においては、画素配列の脇に配置されるシフトレジスタ等の回路部分をＸ線から保護する為、Ｘ線遮蔽部材によって画素配列の周囲が覆われることが多い。そして、Ｘ線遮蔽部材が画素配列の一部まで掛かると、上記した不感領域が画素配列に生じる。信号出力部から出力されるディジタル値のうち、この不感領域に含まれる画素と対応するディジタル値は、Ｘ線像とは関係のない無効データとなる。
【００１３】
このような場合、第ｎ列を境に分割された一方の領域におけるディジタル値の出力順と、他方の領域におけるディジタル値の出力順とを同じ順序とすると、次のような不都合が生じる。すなわち、信号出力部から出力されたディジタル値はデータバス等を介して他の電子回路（ＣＰＵ等）へ送られるが、このとき、一方の領域では不感領域に相当するディジタル値（無効データ）が最初に出力され、他方の領域では無効データが最後に出力されることとなる。このように、ディジタル値の出力順序における無効データの位置が各領域で異なると、他の電子回路にてリアルタイム処理を行う際の障壁となりうる。
【００１４】
このような課題を併せて解決するため、本発明に係る固体撮像装置では、第ｎ列を境に分割された一方の領域におけるディジタル値の出力順と他方の領域におけるディジタル値の出力順とが、互いに逆順となっている。すなわち、信号出力部は、第１の画素配列の第１列から第ｎ列までの各列に対応するディジタル値を、第１列から開始して第ｎ列まで、或いは第ｎ列から開始して第１列まで順次に出力するとともに、第１の画素配列の第（ｎ＋１）列から、第ＮＡ列および第２の画素配列の第１列を経て第ＮＢ列までの各列に対応するディジタル値を、第１の画素配列の第１列ないし第ｎ列とは逆の順序でもって順次に出力する。信号出力部がディジタル値をこのような順序でデータバス等へ出力することにより、ディジタル値の出力順序における無効データの位置を各領域で互いに一致させることができ、他の電子回路にてリアルタイム処理を容易に行うことができる。
【００１５】
また、固体撮像装置は、第１の画素配列における第１列ないし第ｎ列の列数が、第１の画素配列における第（ｎ＋１）列ないし第ＮＡ列の列数と第２の画素配列における第１列ないし第ＮＢ列の列数との和に等しいことを特徴としてもよい。すなわち、第ｎ列を境に分割された一方の領域の列数と他方の領域の列数とを等しくすることにより、ディジタル値の出力動作における待ち時間がほぼゼロとなり、一フレームの撮像に要する時間をより効果的に短縮できる。
【発明の効果】
【００１６】
本発明によれば、二枚の基板上に形成された各画素配列が行方向にタイリングされた構成を備える固体撮像装置において、一フレームの撮像に要する時間を短縮することができる。
【発明を実施するための最良の形態】
【００１７】
以下、添付図面を参照して、本発明を実施するための最良の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１８】
図１は、本発明の一実施形態に係る固体撮像装置１を備えた医療用Ｘ線撮像システム１００の構成を示す図である。本実施形態のＸ線撮像システム１００は、主に歯科医療におけるパノラマ撮影、セファロ撮影、ＣＴ撮影といった撮像モードを備えており、被検者の顎部のＸ線像を撮像する。Ｘ線撮像システム１００は、固体撮像装置１とＸ線発生装置１０６とを備えており、Ｘ線発生装置１０６から出力されて被写体Ａ（すなわち被検者の顎部）を透過したＸ線を固体撮像装置１により撮像する。
【００１９】
Ｘ線発生装置１０６は、被写体Ａに向けてＸ線を発生する。Ｘ線発生装置１０６から発生したＸ線の照射野は、一次スリット板１０６ｂによって制御される。Ｘ線発生装置１０６にはＸ線管が内蔵されており、そのＸ線管の管電圧、管電流および通電時間などの条件が調整されることによって、被写体ＡへのＸ線照射量が制御される。また、Ｘ線発生装置１０６は、一次スリット板１０６ｂの開口範囲が制御されることで、或る撮像モードのときに所定の拡がり角でＸ線を出力し、別の撮像モードではこの所定の拡がり角より狭い拡がり角でＸ線を出力することができる。
【００２０】
固体撮像装置１は、２次元配列された複数の画素を有するＣＭＯＳ型の固体撮像装置であり、被写体Ａを通過したＸ線像を電気的な画像データＤに変換する。固体撮像装置１の前方には、Ｘ線入射領域を制限する二次スリット板１０７が設けられる。
【００２１】
Ｘ線撮像システム１００は、旋回アーム１０４を更に備えている。旋回アーム１０４は、Ｘ線発生装置１０６と固体撮像装置１とを互いに対向させるように保持して、ＣＴ撮影やパノラマ撮影の際にこれらを被写体Ａの周りに旋回させる。また、セファロ撮影やリニア断層撮影の際には、固体撮像装置１及びＸ線発生装置１０６を被写体Ａに対して直線変位させるためのスライド機構１１３が設けられる。旋回アーム１０４は、回転テーブルを構成するアームモータ１０９によって駆動され、その回転角度が角度センサ１１２によって検出される。また、アームモータ１０９は、ＸＹテーブル１１４の可動部に搭載され、回転中心が水平面内で任意に調整される。
【００２２】
固体撮像装置１から出力される画像データＤは、ＣＰＵ（中央処理装置）１２１にいったん取り込まれた後、フレームメモリ１２２に格納される。フレームメモリ１２２に格納された画像データから、所定の演算処理によって任意の断層面に沿った断層画像やパノラマ画像、セファロ画像等が再生される。再生されたこれらの画像は、ビデオメモリ１２４に出力され、ＤＡ変換器１２５によってアナログ信号に変換された後、ＣＲＴ（陰極線管）などの画像表示部１２６によって表示され、各種診断に供される。
【００２３】
ＣＰＵ１２１には、信号処理に必要なワークメモリ１２３が接続され、さらにパネルスイッチやＸ線照射スイッチ等を備えた操作パネル１１９が接続されている。また、ＣＰＵ１２１は、アームモータ１０９を駆動するモータ駆動回路１１１、一次スリット板１０６ｂ及び二次スリット板１０７の開口範囲を制御するスリット制御回路１１５及び１１６、並びにＸ線発生装置１０６を制御するＸ線制御回路１１８にそれぞれ接続され、さらに、固体撮像装置１を駆動するためのクロック信号を出力する。Ｘ線制御回路１１８は、固体撮像装置１により撮像された信号に基づいて、被写体へのＸ線照射量を帰還制御する。
【００２４】
図２は、被写体Ａ（被検者の頭部）の上方から見て、固体撮像装置１及びＸ線発生装置１０６が被写体Ａに対して直線変位する様子を示す図である。セファロ撮影の際、固体撮像装置１及びＸ線発生装置１０６は、スライド機構１１３によって、被写体Ａを挟んだ両側において互いに対向した状態を維持しつつ同一方向（図中の矢印Ｂ）に直線移動しながら、被写体ＡにＸ線を照射し、被写体Ａを通過したＸ線像の撮像を連続して行う。
【００２５】
図３及び図４は、本実施形態における固体撮像装置１の構成を示す図である。図３は固体撮像装置１の平面図である。図４（ａ）は図３のIVa−IVa線に沿った固体撮像装置１の側断面図であり、図４（ｂ）は図３のIVb−IVb線に沿った固体撮像装置１の側断面図である。なお、図３及び図４には、理解を容易にするためＸＹＺ直交座標系を併せて示している。
【００２６】
図３及び図４（ａ）に示すように、固体撮像装置１は半導体基板３Ａ（第１の基板）および半導体基板３Ｂ（第２の基板）を備えており、この二枚の半導体基板３Ａ，３Ｂによって一つの撮像領域が構成されている。固体撮像装置１の撮像領域に要求される大きさはその撮像用途により様々であるが、歯科の診断におけるＸ線撮影では、セファロ撮影において撮像領域の長手方向の幅が２２ｃｍ以上といった長尺のものが要求される。そこで、本実施形態のように、固体撮像装置１に要求される寸法より短い二枚の半導体基板３Ａ、３Ｂを長尺方向に並べ、それぞれの画素配列１０Ａ，１０Ｂを合わせて一つの撮像領域として使用（いわゆるタイリング）することによって、要求寸法を満足することができる。なお、このように二枚の半導体基板３Ａ、３Ｂを並べて使用する場合、これらの画素配列の境界部分（継ぎ目）にはＸ線像が撮像されない領域（デッドエリアＣ）が生じてしまう。これは、半導体基板３Ａ及び３Ｂそれぞれの端部と、これらの半導体基板３Ａ，３Ｂ上に作製される画素配列１０Ａ，１０Ｂそれぞれの端部との隙間をなくすことが製造上困難であることに因る。
【００２７】
固体撮像装置１は、半導体基板３Ａの主面にそれぞれ作り込まれた画素配列１０Ａ（第１の画素配列）および走査シフトレジスタ３０Ａと、半導体基板３Ｂの主面にそれぞれ作り込まれた画素配列１０Ｂ（第２の画素配列）および走査シフトレジスタ３０Ｂとを備えている。また、固体撮像装置１は信号出力部２０を更に備えており、この信号出力部２０は、半導体基板３Ａの主面に作り込まれた複数の信号読出部２１Ａ〜２１Ｈと、半導体基板３Ｂの主面に作り込まれた複数の信号読出部２１Ｉ〜２１Ｌと、各信号読出部２１Ａ〜２１Ｌに対応する複数のアナログ／ディジタル（Ａ／Ｄ）変換器２２Ａ〜２２Ｌと、各Ａ／Ｄ変換器２２Ａ〜２２Ｌに対応する複数のＦＩＦＯ（First-In-First-Out）データバッファ２３Ａ〜２３Ｌとを有している。
【００２８】
また、固体撮像装置１は、平板状の基材２、シンチレータ４Ａ，４ＢおよびＸ線遮蔽部材５を備えている。上述した半導体基板３Ａ，３Ｂは基材２に貼り付けられ、シンチレータ４Ａ及び４Ｂは半導体基板３Ａ上及び半導体基板３Ｂ上にそれぞれ配置されている。シンチレータ４Ａ及び４Ｂは、入射したＸ線に応じてシンチレーション光を発生してＸ線像を光像へと変換し、この光像を画素配列１０Ａ及び１０Ｂへそれぞれ出力する。シンチレータ４Ａ，４Ｂは画素配列１０Ａ，１０Ｂを覆うようにそれぞれ設置されるか、或いは画素配列１０Ａ，１０Ｂ上に蒸着によりそれぞれ設けられる。Ｘ線遮蔽部材５は、Ｘ線の透過率が極めて低い鉛等の材料からなる。Ｘ線遮蔽部材５は、半導体基板３Ａ，３Ｂの周縁部、特に走査シフトレジスタ３０Ａ，３０Ｂ並びに信号読出部２１Ａ〜２１Ｌが配置された領域を覆っており、走査シフトレジスタ３０Ａ，３０Ｂ並びに信号読出部２１Ａ〜２１ＬへのＸ線の入射を防止する。
【００２９】
画素配列１０Ａは、Ｍ×ＮＡ個の画素Ｐ（図４（ａ），（ｂ）を参照）がＭ行ＮＡ列に２次元配列されることにより構成されている。また、画素配列１０Ｂは、Ｍ×ＮＢ個の画素ＰがＭ行ＮＢ列に２次元配列されることにより構成されている。なお、図３において、列方向はＸ軸方向と一致し、行方向はＹ軸方向と一致する。Ｍ，ＮＡ，ＮＢそれぞれは２以上の整数であり、ＮＡ＞ＮＢを満たす。また、画素配列１０Ａ，１０Ｂにおける行方向の画素Ｐの数（ＮＡ＋ＮＢ）は、列方向の画素Ｐの数Ｍより多いことが好ましい。その場合、画素配列１０Ａ及び１０Ｂからなる撮像領域は、行方向（Ｙ軸方向）を長手方向とし、列方向（Ｘ軸方向）を短手方向とする長方形状を呈する。各画素Ｐは、例えば１００μｍピッチで配列されており、ＰＰＳ方式のものであって共通の構成を有している。
【００３０】
ここで、図３において、画素配列１０Ａに含まれるＮＡ列のうち最も左端に位置する列（すなわちＹ座標が最も小さい列）を第１列とし、反対側の右端に位置する列を第ＮＡ列とする。また、同図において、画素配列１０Ｂに含まれるＮＢ列のうち最も左端に位置する列（Ｙ座標が最も小さい列）を第１列とし、反対側の右端に位置する列を第ＮＢ列とする。この場合、本実施形態では画素配列１０Ｂの第１列と画素配列１０Ａの第ＮＡ列とが互いに沿うように画素配列１０Ａ及び１０Ｂが配置される。
【００３１】
また、画素配列１０Ａの第１列を含む一又は複数の連続した列はＸ線遮蔽部材５によって覆われていて、入射Ｘ線から遮蔽された不感領域となっている。すなわち、これらの列には光が入射せず電荷が発生しないので、撮像には寄与しない。同様に、画素配列１０Ｂの第ＮＢ列を含む一又は複数の連続した列もまたＸ線遮蔽部材５によって覆われており、不感領域となっている。したがって、画素配列１０Ａ，１０Ｂにおいては、Ｘ線遮蔽部材５によって覆われたこれらの画素列を除く他の画素列によって撮像の為の有効な領域が構成される。換言すれば、固体撮像装置１における有効撮像領域は、Ｘ線遮蔽部材５の開口５ａによって規定される。
【００３２】
信号出力部２０は、各画素Ｐから出力された電荷の量に応じた電圧値を保持し、その保持した電圧値をディジタル値に変換してデータバスＤＢへ出力する。複数の信号読出部２１Ａ〜２１Ｈは、一つの信号読出部につき画素配列１０Ａにおける二以上の画素列に対応して設けられており、対応する画素列の各画素Ｐから出力された電荷の量に応じた電圧値を保持し、この電圧値を対応するＡ／Ｄ変換器２２Ａ〜２２Ｈへそれぞれ出力する。同様に、複数の信号読出部２１Ｉ〜２１Ｌは、一つの信号読出部につき画素配列１０Ｂにおける二以上の画素列に対応して設けられており、対応する画素列の各画素Ｐから出力された電荷の量に応じた電圧値を保持し、この電圧値を対応するＡ／Ｄ変換器２２Ｉ〜２２Ｌへそれぞれ出力する。このとき、走査シフトレジスタ３０Ａ及び３０Ｂは、各画素Ｐに蓄積された電荷が行毎に信号読出部２１Ａ〜２１Ｌへ順次出力されるように各画素Ｐを制御する。
【００３３】
複数のＡ／Ｄ変換器２２Ａ〜２２Ｌは、対応する信号読出部２１Ａ〜２１Ｌから出力された電圧値を入力し、その入力した電圧値（アナログ値）に対してＡ／Ｄ変換処理を施し、その入力電圧値に応じたディジタル値を生成する。複数のＡ／Ｄ変換器２２Ａ〜２２Ｌは、生成したディジタル値を当該Ａ／Ｄ変換器２２Ａ〜２２Ｌに対応するＦＩＦＯデータバッファ２３Ａ〜２３Ｌへ出力する。
【００３４】
複数のＦＩＦＯデータバッファ２３Ａ〜２３Ｌは、画素配列１０Ａに含まれるＮＡ列、および画素配列１０Ｂに含まれるＮＢ列のそれぞれに対応する全てのディジタル値が揃った後、該ディジタル値をデータバスＤＢへ出力する。このとき、ＦＩＦＯデータバッファ２３Ａ〜２３Ｆは、画素配列１０Ａの第１列から第ｎ列（２≦ｎ＜ＮＡ）までの各列に対応するディジタル値（図３の境界線Ｅより左側に配置された６個のＦＩＦＯデータバッファ２３Ａ〜２３Ｆに格納されたディジタル値）を順次にデータバスＤＢへ出力する。そして、この出力動作と並行して、ＦＩＦＯデータバッファ２３Ｇ〜２３Ｌは、画素配列１０Ａの第（ｎ＋１）列から、第ＮＡ列および画素配列１０Ｂの第１列を経て第ＮＢ列までの各列に対応するディジタル値（図３の境界線Ｅより右側に配置された６個のＦＩＦＯデータバッファ２３Ｇ〜２３Ｌに格納されたディジタル値）を順次にデータバスＤＢへ出力する。すなわち、データバスＤＢを制御するＣＰＵ等の処理装置から見た場合、境界線Ｅより左側に配置された６個のＦＩＦＯデータバッファ２３Ａ〜２３Ｆが一つの出力ポートを構成し、境界線Ｅより右側に配置された６個のＦＩＦＯデータバッファ２３Ｇ〜２３Ｌが別の出力ポートを構成する。
【００３５】
続いて、本実施形態に係る固体撮像装置１の詳細な構成について説明する。図５は、固体撮像装置１の内部構成を示す図であって、複数の信号読出部２１Ａ〜２１Ｌのうち一つの信号読出部に対応する画素配列１０Ａ（１０Ｂ）の部分（画素ブロック）を代表して示している。画素配列１０Ａ（１０Ｂ）における当該画素ブロックは、画素Ｐ１，ｉ〜ＰＭ，ｋがＭ行（ｋ−ｉ＋１）列に２次元配列されて成る。画素Ｐｍ，ｊは第ｍ行第ｊ列に位置する。ここで、ｉ，ｋは１以上の整数であり、１≦ｉ＜ｋ≦ＮＡ（またはＮＢ）を満たす。また、ｍは１以上Ｍ以下の各整数であり、ｊはｉ以上ｋ以下の各整数である。第ｍ行の（ｋ−ｉ＋１）個の画素Ｐｍ，ｉ〜Ｐｍ，ｋそれぞれは、第ｍ行選択用配線ＬＶ，ｍにより走査シフトレジスタ３０Ａ（または３０Ｂ）と接続されている。なお、図５において、走査シフトレジスタ３０Ａ及び３０Ｂは制御部６に含まれている。第ｊ列のＭ個の画素Ｐ１，ｊ〜ＰＭ，ｊそれぞれの出力端は、第ｊ列読出用配線ＬＯ，ｊにより、信号読出部２１Ａ〜２１Ｌの積分回路Ｓｊと接続されている。
【００３６】
信号読出部２１Ａ〜２１Ｌのそれぞれは、（ｋ−ｉ＋１）個の積分回路Ｓｉ〜Ｓｋおよび（ｋ−ｉ＋１）個の保持回路Ｈｉ〜Ｈｋを含む。各積分回路Ｓｊは共通の構成を有している。また、各保持回路Ｈｊは共通の構成を有している。各積分回路Ｓｊは、読出用配線ＬＯ，ｊと接続された入力端を有し、この入力端に入力された電荷を蓄積して、その蓄積電荷量に応じた電圧値を出力端から保持回路Ｈｊへ出力する。（ｋ−ｉ＋１）個の積分回路Ｓｉ〜Ｓｋそれぞれは、リセット用配線ＬＲにより制御部６と接続され、また、ゲイン設定用配線ＬＧにより制御部６と接続されている。各保持回路Ｈｊは、積分回路Ｓｊの出力端と接続された入力端を有し、この入力端に入力される電圧値を保持し、その保持した電圧値を出力端から電圧出力用配線Ｌｏｕｔへ出力する。（ｋ−ｉ＋１）個の保持回路Ｈｉ〜Ｈｋそれぞれは、保持用配線ＬＨにより制御部６と接続されている。また、各保持回路Ｈｊは、第ｊ列選択用配線ＬＨ，ｊにより制御部６の読出シフトレジスタ３１Ａ（または３１Ｂ）と接続されている。
【００３７】
Ａ／Ｄ変換器２２Ａ〜２２Ｌは、（ｋ−ｉ＋１）個の保持回路Ｈｉ〜Ｈｋそれぞれから電圧出力用配線Ｌｏｕｔへ出力される電圧値を入力し、その入力した電圧値（アナログ値）に対してＡ／Ｄ変換処理を行い、その入力電圧値に応じたディジタル値をＦＩＦＯデータバッファ２３Ａ〜２３Ｌへそれぞれ出力する。
【００３８】
制御部６の走査シフトレジスタ３０Ａ（３０Ｂ）は、第ｍ行選択制御信号Ｖｓｅｌ（ｍ）を第ｍ行選択用配線ＬＶ，ｍへ出力して、この第ｍ行選択制御信号Ｖｓｅｌ（ｍ）を第ｍ行の（ｋ−ｉ＋１）個の画素Ｐｍ，ｉ〜Ｐｍ，ｋそれぞれに与える。Ｍ個の行選択制御信号Ｖｓｅｌ（１）〜Ｖｓｅｌ（Ｍ）は順次に有意値とされる。また、制御部６の読出シフトレジスタ３１Ａ（３１Ｂ）は、第ｊ列選択制御信号Ｈｓｅｌ（ｊ）を第ｊ列選択用配線ＬＨ，ｊへ出力して、この第ｊ列選択制御信号Ｈｓｅｌ（ｊ）を保持回路Ｈｊに与える。（ｋ−ｉ＋１）個の列選択制御信号Ｈｓｅｌ（ｉ）〜Ｈｓｅｌ（ｋ）も順次に有意値とされる。
【００３９】
また、制御部６は、リセット制御信号Ｒｅｓｅｔをリセット用配線ＬＲへ出力して、このリセット制御信号Ｒｅｓｅｔを（ｋ−ｉ＋１）個の積分回路Ｓｉ〜Ｓｋそれぞれに与える。制御部６は、ゲイン設定信号Ｇａｉｎをゲイン設定用配線ＬＧへ出力して、このゲイン設定信号Ｇａｉｎを（ｋ−ｉ＋１）個の積分回路Ｓｉ〜Ｓｋそれぞれに与える。制御部６は、保持制御信号Ｈｏｌｄを保持用配線ＬＨへ出力して、この保持制御信号Ｈｏｌｄを（ｋ−ｉ＋１）個の保持回路Ｈｉ〜Ｈｋそれぞれに与える。さらに、制御部６は、図示してはいないが、Ａ／Ｄ変換器２２Ａ〜２２ＬにおけるＡ／Ｄ変換処理をも制御する。
【００４０】
図６は、固体撮像装置１の上記画素ブロックに含まれる画素Ｐｍ，ｊ、積分回路Ｓｊおよび保持回路Ｈｊそれぞれの回路図である。ここでは、画素Ｐ１，ｉ〜ＰＭ，ｋを代表して画素Ｐｍ，ｊの回路図を示し、（ｋ−ｉ＋１）個の積分回路Ｓｉ〜Ｓｋを代表して積分回路Ｓｊの回路図を示し、また、（ｋ−ｉ＋１）個の保持回路Ｈｉ〜Ｈｋを代表して保持回路Ｈｊの回路図を示す。すなわち、第ｍ行第ｊ列の画素Ｐｍ，ｊおよび第ｊ列読出用配線ＬＯ，ｊに関連する回路部分を示す。
【００４１】
画素Ｐｍ，ｊは、フォトダイオードＰＤおよび読出用スイッチＳＷ１を含む。フォトダイオードＰＤのアノード端子は接地され、フォトダイオードＰＤのカソード端子は読出用スイッチＳＷ１を介して第ｊ列読出用配線ＬＯ，ｊと接続されている。フォトダイオードＰＤは、入射光強度に応じた量の電荷を発生し、その発生した電荷を接合容量部に蓄積する。読出用スイッチＳＷ１は、制御部６から第ｍ行選択用配線ＬＶ，ｍを通った第ｍ行選択制御信号Ｖｓｅｌ（ｍ）が与えられる。第ｍ行選択制御信号Ｖｓｅｌ（ｍ）は、画素配列１０Ａにおける第ｍ行のＮＡ個の画素Ｐｍ，１〜Ｐｍ，ＮＡ、および画素配列１０Ｂにおける第ｍ行のＮＢ個の画素Ｐｍ，１〜Ｐｍ，ＮＢそれぞれの読出用スイッチＳＷ１の開閉動作を指示するものである。
【００４２】
この画素Ｐｍ，ｊでは、第ｍ行選択制御信号Ｖｓｅｌ（ｍ）がローレベルであるときに読出用スイッチＳＷ１が開いて、フォトダイオードＰＤで発生した電荷は第ｊ列読出用配線ＬＯ，ｊへ出力されることなく接合容量部に蓄積される。一方、第ｍ行選択制御信号Ｖｓｅｌ（ｍ）がハイレベルであるときに読出用スイッチＳＷ１が閉じて、それまでフォトダイオードＰＤで発生して接合容量部に蓄積されていた電荷は、読出用スイッチＳＷ１を経て第ｊ列読出用配線ＬＯ，ｊへ出力される。
【００４３】
第ｊ列読出用配線ＬＯ，ｊは、画素配列１０Ａ（または１０Ｂ）における第ｊ列のＭ個の画素Ｐ１，ｊ〜ＰＭ，ｊそれぞれの読出用スイッチＳＷ１と接続されている。第ｊ列読出用配線ＬＯ，ｊは、Ｍ個の画素Ｐ１，ｊ〜ＰＭ，ｊのうちの何れかの画素のフォトダイオードＰＤで発生した電荷を、該画素の読出用スイッチＳＷ１を介して読み出して、積分回路Ｓｊへ転送する。
【００４４】
積分回路Ｓｊは、アンプＡ２，積分用容量素子Ｃ２１，積分用容量素子Ｃ２２，放電用スイッチＳＷ２１およびゲイン設定用スイッチＳＷ２２を含む。積分用容量素子Ｃ２１および放電用スイッチＳＷ２１は、互いに並列的に接続されて、アンプＡ２の入力端子と出力端子との間に設けられている。また、積分用容量素子Ｃ２２およびゲイン設定用スイッチＳＷ２２は、互いに直列的に接続されて、ゲイン設定用スイッチＳＷ２２がアンプＡ２の入力端子側に接続されるようにアンプＡ２の入力端子と出力端子との間に設けられている。アンプＡ２の入力端子は、第ｊ列読出用配線ＬＯ，ｊと接続されている。
【００４５】
放電用スイッチＳＷ２１には、制御部６からリセット用配線ＬＲを経たリセット制御信号Ｒｅｓｅｔが与えられる。リセット制御信号Ｒｅｓｅｔは、画素配列１０Ａに対応するＮＡ個の積分回路Ｓ１〜ＳＮＡ、および画素配列１０Ｂに対応するＮＢ個の積分回路Ｓ１〜ＳＮＢそれぞれの放電用スイッチＳＷ２１の開閉動作を指示するものである。ゲイン設定用スイッチＳＷ２２は、制御部６からゲイン設定用配線ＬＧを経たゲイン設定信号Ｇａｉｎが与えられる。ゲイン設定信号Ｇａｉｎは、画素配列１０Ａに対応するＮＡ個の積分回路Ｓ１〜ＳＮＡ、および画素配列１０Ｂに対応するＮＢ個の積分回路Ｓ１〜ＳＮＢそれぞれのゲイン設定用スイッチＳＷ２２の開閉動作を指示するものである。
【００４６】
この積分回路Ｓｊでは、積分用容量素子Ｃ２１，Ｃ２２およびゲイン設定用スイッチＳＷ２２は、容量値が可変である帰還容量部を構成している。すなわち、ゲイン設定信号Ｇａｉｎがローレベルであってゲイン設定用スイッチＳＷ２２が開いているときには、帰還容量部の容量値は積分用容量素子Ｃ２１の容量値と等しい。一方、ゲイン設定信号Ｇａｉｎがハイレベルであってゲイン設定用スイッチＳＷ２２が閉じているときには、帰還容量部の容量値は、積分用容量素子Ｃ２１，Ｃ２２それぞれの容量値の和と等しい。リセット制御信号Ｒｅｓｅｔがハイレベルであるときに、放電用スイッチＳＷ２１が閉じて、帰還容量部が放電され、積分回路Ｓｊから出力される電圧値が初期化される。一方、リセット制御信号Ｒｅｓｅｔがローレベルであるときに、放電用スイッチＳＷ２１が開いて、入力端に入力された電荷が帰還容量部に蓄積され、その蓄積電荷量に応じた電圧値が積分回路Ｓｊから出力される。
【００４７】
保持回路Ｈｊは、入力用スイッチＳＷ３１，出力用スイッチＳＷ３２および保持用容量素子Ｃ３を含む。保持用容量素子Ｃ３の一端は接地されている。保持用容量素子Ｃ３の他端は、入力用スイッチＳＷ３１を介して積分回路Ｓｊの出力端と接続され、出力用スイッチＳＷ３２を介して電圧出力用配線Ｌｏｕｔと接続されている。入力用スイッチＳＷ３１には、制御部６から保持用配線ＬＨを通った保持制御信号Ｈｏｌｄが与えられる。保持制御信号Ｈｏｌｄは、画素配列１０Ａに対応するＮＡ個の保持回路Ｈ１〜ＨＮＡ、および画素配列１０Ｂに対応するＮＢ個の保持回路Ｈ１〜ＨＮＢそれぞれの入力用スイッチＳＷ３１の開閉動作を指示する信号である。出力用スイッチＳＷ３２には、制御部６から第ｊ列選択用配線ＬＨ，ｊを通った第ｊ列選択制御信号Ｈｓｅｌ（ｊ）が与えられる。第ｊ列選択制御信号Ｈｓｅｌ（ｊ）は、保持回路Ｈｊの出力用スイッチＳＷ３２の開閉動作を指示する信号である。
【００４８】
この保持回路Ｈｊでは、保持制御信号Ｈｏｌｄがハイレベルからローレベルに転じると、入力用スイッチＳＷ３１が閉状態から開状態に転じて、そのときに入力端に入力されている電圧値が保持用容量素子Ｃ３に保持される。また、第ｊ列選択制御信号Ｈｓｅｌ（ｊ）がハイレベルであるときに、出力用スイッチＳＷ３２が閉じて、保持用容量素子Ｃ３に保持されている電圧値が電圧出力用配線Ｌｏｕｔへ出力される。
【００４９】
制御部６は、画素配列１０Ａ（または１０Ｂ）における第ｍ行の（ｋ−ｉ＋１）個の画素Ｐｍ，ｉ〜Ｐｍ，ｋそれぞれの受光強度に応じた電圧値を出力するに際して、リセット制御信号Ｒｅｓｅｔにより、（ｋ−ｉ＋１）個の積分回路Ｓｉ〜Ｓｋそれぞれの放電用スイッチＳＷ２１を一旦閉じた後に開くよう指示した後、第ｍ行選択制御信号Ｖｓｅｌ（ｍ）により、画素配列１０Ａ（１０Ｂ）における第ｍ行の（ｋ−ｉ＋１）個の画素Ｐｍ，ｉ〜Ｐｍ，ｋそれぞれの読出用スイッチＳＷ１を所定期間に亘り閉じるよう指示する。制御部６は、その所定期間に、保持制御信号Ｈｏｌｄにより、（ｋ−ｉ＋１）個の保持回路Ｈｉ〜Ｈｋそれぞれの入力用スイッチＳＷ３１を閉状態から開状態に転じるよう指示する。そして、制御部６は、その所定期間の後に、列選択制御信号Ｈｓｅｌ（ｉ）〜Ｈｓｅｌ（ｋ）により、（ｋ−ｉ＋１）個の保持回路Ｈｉ〜Ｈｋそれぞれの出力用スイッチＳＷ３２を順次に一定期間だけ閉じるよう指示する。制御部６は、以上のような制御を各行について順次に行う。
【００５０】
このように、制御部６は、画素配列１０Ａ（１０Ｂ）の各画素ブロックに含まれる画素Ｐ１，ｉ〜ＰＭ，ｋそれぞれの読出用スイッチＳＷ１の開閉動作を制御するとともに、信号読出部２１Ａ〜２１Ｌにおける電圧値の保持動作および出力動作を制御する。これにより、制御部６は、Ｍ×（ｋ−ｉ＋１）個の画素Ｐ１，ｉ〜ＰＭ，ｋそれぞれのフォトダイオードＰＤで発生した電荷の量に応じた電圧値を各フレーム毎に信号読出部２１Ａ〜２１Ｌから繰り返し出力させる。
【００５１】
次に、固体撮像装置１の動作について詳細に説明する。固体撮像装置１では、制御部６による制御の下で、Ｍ個の行選択制御信号Ｖｓｅｌ（１）〜Ｖｓｅｌ（Ｍ）、（ＮＡ＋ＮＢ）個の列選択制御信号Ｈｓｅｌ（１）〜Ｈｓｅｌ（ＮＡ）及びＨｓｅｌ（１）〜Ｈｓｅｌ（ＮＢ）、リセット制御信号Ｒｅｓｅｔ並びに保持制御信号Ｈｏｌｄそれぞれが所定のタイミングでレベル変化することにより、画素配列１０Ａ及び１０Ｂに入射された光の像を撮像してフレームデータを得ることができる。なお、以下の説明においては、ゲイン設定用スイッチＳＷ２２は、閉じているものとする。
【００５２】
図７は、画素配列１０Ａの第１列〜第ｎ列（図３に示した境界線Ｅより左側の画素配列）に含まれる画素ブロックの動作と、この画素ブロックに対応する信号出力部２０の動作とを説明するタイミングチャートである。この図には、上から順に、（ａ）積分回路Ｓｉ〜Ｓｋそれぞれの放電用スイッチＳＷ２１の開閉動作を指示するリセット制御信号Ｒｅｓｅｔ、（ｂ）当該画素ブロックにおける第１行の画素Ｐ１，ｉ〜Ｐ１，ｋそれぞれの読出用スイッチＳＷ１の開閉動作を指示する第１行選択制御信号Ｖｓｅｌ（１）、（ｃ）当該画素ブロックにおける第２行の画素Ｐ２，ｉ〜Ｐ２，ｋそれぞれの読出用スイッチＳＷ１の開閉動作を指示する第２行選択制御信号Ｖｓｅｌ（２）、ならびに、（ｄ）保持回路Ｈｉ〜Ｈｋそれぞれの入力用スイッチＳＷ３１の開閉動作を指示する保持制御信号Ｈｏｌｄが示されている。
【００５３】
また、この図には、更に続いて順に、（ｅ）保持回路Ｈｉの出力用スイッチＳＷ３２の開閉動作を指示する第ｉ列選択制御信号Ｈｓｅｌ（ｉ）、（ｆ）保持回路Ｈｊの出力用スイッチＳＷ３２の開閉動作を指示する第ｊ列選択制御信号Ｈｓｅｌ（ｊ）、（ｇ）保持回路Ｈｋ−２の出力用スイッチＳＷ３２の開閉動作を指示する第（ｋ−２）列選択制御信号Ｈｓｅｌ（ｋ−２）、（ｈ）保持回路Ｈｋ−１の出力用スイッチＳＷ３２の開閉動作を指示する第（ｋ−１）列選択制御信号Ｈｓｅｌ（ｋ−１）、および、（ｉ）保持回路Ｈｋの出力用スイッチＳＷ３２の開閉動作を指示する第ｋ列選択制御信号Ｈｓｅｌ（ｋ）が示されている。
【００５４】
第１行の（ｋ−ｉ＋１）個の画素Ｐ１，ｉ〜Ｐ１，ｋそれぞれのフォトダイオードＰＤで発生し接合容量部に蓄積された電荷の読出しは、以下のようにして行われる。時刻ｔ１０前には、Ｍ個の行選択制御信号Ｖｓｅｌ（１）〜Ｖｓｅｌ（Ｍ）、（ｋ−ｉ＋１）個の列選択制御信号Ｈｓｅｌ（ｉ）〜Ｈｓｅｌ（ｋ）、リセット制御信号Ｒｅｓｅｔおよび保持制御信号Ｈｏｌｄそれぞれは、ローレベルとされている。
【００５５】
時刻ｔ１０から時刻ｔ１１までの期間、制御部６からリセット用配線ＬＲに出力されるリセット制御信号Ｒｅｓｅｔがハイレベルとなり、これにより、（ｋ−ｉ＋１）個の積分回路Ｓｉ〜Ｓｋそれぞれにおいて、放電用スイッチＳＷ２１が閉じて、積分用容量素子Ｃ２１，Ｃ２２が放電される。また、時刻ｔ１１より後の時刻ｔ１２から時刻ｔ１５までの期間、制御部６から第１行選択用配線ＬＶ，１に出力される第１行選択制御信号Ｖｓｅｌ（１）がハイレベルとなり、これにより、当該画素ブロックにおける第１行の（ｋ−ｉ＋１）個の画素Ｐ１，ｉ〜Ｐ１，ｋそれぞれの読出用スイッチＳＷ１が閉じる。
【００５６】
この期間（ｔ１２〜ｔ１５）内において、時刻ｔ１３から時刻ｔ１４までの期間、制御部６から保持用配線ＬＨへ出力される保持制御信号Ｈｏｌｄがハイレベルとなり、これにより、（ｋ−ｉ＋１）個の保持回路Ｈｉ〜Ｈｋそれぞれにおいて入力用スイッチＳＷ３１が閉じる。
【００５７】
期間（ｔ１２〜ｔ１５）内では、第１行の各画素Ｐ１，ｊの読出用スイッチＳＷ１が閉じており、各積分回路Ｓｊの放電用スイッチＳＷ２１が開いている。したがって、それまでに画素Ｐ１，ｊのフォトダイオードＰＤで発生して接合容量部に蓄積されていた電荷は、その画素Ｐ１，ｊの読出用スイッチＳＷ１および第ｊ列読出用配線ＬＯ，ｊを通って、積分回路Ｓｊの積分用容量素子Ｃ２１，Ｃ２２に転送されて蓄積される。そして、各積分回路Ｓｊの積分用容量素子Ｃ２１，Ｃ２２に蓄積されている電荷の量に応じた電圧値が積分回路Ｓｊの出力端から出力される。
【００５８】
その期間（ｔ１２〜ｔ１５）内の時刻ｔ１４に、保持制御信号Ｈｏｌｄがハイレベルからローレベルに転じることにより、（ｋ−ｉ＋１）個の保持回路Ｈｉ〜Ｈｋそれぞれにおいて、入力用スイッチＳＷ３１が閉状態から開状態に転じ、そのときに積分回路Ｓｊの出力端から出力されて保持回路Ｈｊの入力端に入力されている電圧値が保持用容量素子Ｃ３に保持される。
【００５９】
そして、期間（ｔ１２〜ｔ１５）の後、制御部６から列選択用配線ＬＨ，ｉ〜ＬＨ，ｋに出力される列選択制御信号Ｈｓｅｌ（ｉ）〜Ｈｓｅｌ（ｋ）が、Ｈｓｅｌ（ｋ）から開始して逆順に（すなわち、列番が降順となる順序で）一定期間だけハイレベルとなり、これにより、（ｋ−ｉ＋１）個の保持回路Ｈｉ〜Ｈｋそれぞれの出力用スイッチＳＷ３２が逆順に一定期間だけ閉じて、各保持回路Ｈｊの保持用容量素子Ｃ３に保持されている電圧値は出力用スイッチＳＷ３２を経て電圧出力用配線Ｌｏｕｔへ逆順でもって出力される。この電圧出力用配線Ｌｏｕｔへ出力される電圧値Ｖｏｕｔは、第１行の（ｋ−ｉ＋１）個の画素Ｐ１，ｉ〜Ｐ１，ｋそれぞれのフォトダイオードＰＤにおける受光強度を表すものである。（ｋ−ｉ＋１）個の保持回路Ｈｉ〜Ｈｋそれぞれから逆順で出力された電圧値はＡ／Ｄ変換器２２Ａ〜２２Ｌのいずれかに入力されて、その入力電圧値に応じたディジタル値に変換される。
【００６０】
続いて、第２行の（ｋ−ｉ＋１）個の画素Ｐ２，ｉ〜Ｐ２，ｋそれぞれのフォトダイオードＰＤで発生し接合容量部に蓄積された電荷の読出しが以下のようにして行われる。
【００６１】
前述した動作において列選択制御信号Ｈｓｅｌ（ｋ）がハイレベルとなる時刻ｔ２０から、列選択制御信号Ｈｓｅｌ（ｉ）が一度ハイレベルになってからローレベルとなる時刻より後の時刻ｔ２１までの期間、制御部６からリセット用配線ＬＲに出力されるリセット制御信号Ｒｅｓｅｔがハイレベルとなり、これにより、（ｋ−ｉ＋１）個の積分回路Ｓｉ〜Ｓｋそれぞれにおいて、放電用スイッチＳＷ２１が閉じて、積分用容量素子Ｃ２１，Ｃ２２が放電される。また、時刻ｔ２１より後の時刻ｔ２２から時刻ｔ２５までの期間、制御部６から第２行選択用配線ＬＶ，２に出力される第２行選択制御信号Ｖｓｅｌ（２）がハイレベルとなり、これにより、当該画素ブロックにおける第２行の（ｋ−ｉ＋１）個の画素Ｐ２，ｉ〜Ｐ２，ｋそれぞれの読出用スイッチＳＷ１が閉じる。
【００６２】
この期間（ｔ２２〜ｔ２５）内において、時刻ｔ２３から時刻ｔ２４までの期間、制御部６から保持用配線ＬＨへ出力される保持制御信号Ｈｏｌｄがハイレベルとなり、これにより、（ｋ−ｉ＋１）個の保持回路Ｈｉ〜Ｈｋそれぞれにおいて入力用スイッチＳＷ３１が閉じる。
【００６３】
そして、期間（ｔ２２〜ｔ２５）の後に、制御部６から列選択用配線ＬＨ，ｉ〜ＬＨ，ｋに出力される列選択制御信号Ｈｓｅｌ（ｉ）〜Ｈｓｅｌ（ｋ）がＨｓｅｌ（ｋ）から開始して逆順に一定期間だけハイレベルとなり、これにより、（ｋ−ｉ＋１）個の保持回路Ｈｉ〜Ｈｋそれぞれの出力用スイッチＳＷ３２が逆順で一定期間だけ閉じる。以上のようにして、第２行の（ｋ−ｉ＋１）個の画素Ｐ２，ｉ〜Ｐ２，ｋそれぞれのフォトダイオードＰＤにおける受光強度を表す電圧値Ｖｏｕｔが電圧出力用配線Ｌｏｕｔへ出力される。（ｋ−ｉ＋１）個の保持回路Ｈｉ〜Ｈｋそれぞれから逆順でもって出力された電圧値はＡ／Ｄ変換器２２Ａ〜２２Ｌのいずれかに入力されて、その入力電圧値に応じたディジタル値に変換される。
【００６４】
図８は、画素配列１０Ａの第（ｎ＋１）列〜第ＮＡ列、および画素配列１０Ｂの第１列〜第ＮＢ列（図３に示した境界線Ｅより右側の画素配列）に含まれる画素ブロックの動作と、この画素ブロックに対応する信号出力部２０の動作とを説明するタイミングチャートである。この図には、上から順に、（ａ）リセット制御信号Ｒｅｓｅｔ、（ｂ）第１行選択制御信号Ｖｓｅｌ（１）、（ｃ）第２行選択制御信号Ｖｓｅｌ（２）、及び（ｄ）保持制御信号Ｈｏｌｄが示されている。なお、これらの信号の動作は図７（ａ）〜（ｄ）に示したものと同一であり、画素Ｐ１，ｉ〜ＰＭ，ｋ、積分回路Ｓｉ〜Ｓｋ、および保持回路Ｈｉ〜Ｈｋの動作もまた、保持回路Ｈｉ〜Ｈｋの出力順を除いて上述した動作と同様なので、これらに関する詳細な説明を省略する。
【００６５】
また、この図には、更に続いて順に、（ｅ）保持回路Ｈｉの出力用スイッチＳＷ３２の開閉動作を指示する第ｉ列選択制御信号Ｈｓｅｌ（ｉ）、（ｆ）保持回路Ｈｉ＋１の出力用スイッチＳＷ３２の開閉動作を指示する第（ｉ＋１）列選択制御信号Ｈｓｅｌ（ｉ＋１）、（ｇ）保持回路Ｈｉ＋２の出力用スイッチＳＷ３２の開閉動作を指示する第（ｉ＋２）列選択制御信号Ｈｓｅｌ（ｉ＋２）、（ｈ）保持回路Ｈｊの出力用スイッチＳＷ３２の開閉動作を指示する第ｊ列選択制御信号Ｈｓｅｌ（ｊ）、および、（ｉ）保持回路Ｈｋの出力用スイッチＳＷ３２の開閉動作を指示する第ｋ列選択制御信号Ｈｓｅｌ（ｋ）が示されている。
【００６６】
第１行の（ｋ−ｉ＋１）個の画素Ｐ１，ｉ〜Ｐ１，ｋそれぞれのフォトダイオードＰＤで発生し接合容量部に蓄積された電荷の読出しが行われ、各保持回路Ｈｊの保持用容量素子Ｃ３に保持される期間（ｔ１０〜ｔ１５）の後、制御部６から列選択用配線ＬＨ，ｉ〜ＬＨ，ｋに出力される列選択制御信号Ｈｓｅｌ（ｉ）〜Ｈｓｅｌ（ｋ）が、Ｈｓｅｌ（ｉ）から開始して正順に（すなわち、列番が昇順となる順序で）一定期間だけハイレベルとなり、これにより、（ｋ−ｉ＋１）個の保持回路Ｈｉ〜Ｈｋそれぞれの出力用スイッチＳＷ３２が正順に一定期間だけ閉じて、各保持回路Ｈｊの保持用容量素子Ｃ３に保持されている電圧値は出力用スイッチＳＷ３２を経て電圧出力用配線Ｌｏｕｔへ正順でもって出力される。（ｋ−ｉ＋１）個の保持回路Ｈｉ〜Ｈｋそれぞれから正順で出力された電圧値はＡ／Ｄ変換器２２Ａ〜２２Ｌのいずれかに入力されて、その入力電圧値に応じたディジタル値に変換される。
【００６７】
続いて、第２行の（ｋ−ｉ＋１）個の画素Ｐ２，ｉ〜Ｐ２，ｋそれぞれのフォトダイオードＰＤで発生し接合容量部に蓄積された電荷の読出しが行われ、各保持回路Ｈｊの保持用容量素子Ｃ３に保持される期間（ｔ２１〜ｔ２５）の後、制御部６から列選択用配線ＬＨ，ｉ〜ＬＨ，ｋに出力される列選択制御信号Ｈｓｅｌ（ｉ）〜Ｈｓｅｌ（ｋ）がＨｓｅｌ（ｉ）から開始して正順に一定期間だけハイレベルとなり、これにより、（ｋ−ｉ＋１）個の保持回路Ｈｉ〜Ｈｋそれぞれの出力用スイッチＳＷ３２が正順で一定期間だけ閉じる。以上のようにして、第２行の（ｋ−ｉ＋１）個の画素Ｐ２，ｉ〜Ｐ２，ｋそれぞれのフォトダイオードＰＤにおける受光強度を表す電圧値Ｖｏｕｔが電圧出力用配線Ｌｏｕｔへ出力される。（ｋ−ｉ＋１）個の保持回路Ｈｉ〜Ｈｋそれぞれから正順でもって出力された電圧値はＡ／Ｄ変換器２２Ａ〜２２Ｌのいずれかに入力されて、その入力電圧値に応じたディジタル値に変換される。
【００６８】
図７及び図８に示した第１行および第２行についての動作に続いて、以降、第３行から第Ｍ行まで同様の動作が行われて、１回の撮像で得られる画像を表すフレームデータが得られる。また、第Ｍ行について動作が終了すると、再び第１行から第Ｍ行までの範囲で同様の動作が行われて、次の画像を表すフレームデータが得られる。このように、一定周期で同様の動作を繰り返すことで、当該画素ブロックが受光した光像の２次元強度分布を表す電圧値Ｖｏｕｔが電圧出力用配線Ｌｏｕｔへ出力されて、繰り返してフレームデータが得られる。
【００６９】
続いて、ＦＩＦＯデータバッファ２３Ａ〜２３Ｌの動作について説明する。図９は、画素配列１０Ａの第１列〜第ｎ列（図３に示した境界線Ｅより左側の画素配列）に含まれる画素ブロックに対応して設けられたＦＩＦＯデータバッファ２３Ａ〜２３Ｆの入出力動作を説明するタイミングチャートである。この図には、上から順に、（ａ）Ａ／Ｄ変換器２２Ａ〜２２ＦからＦＩＦＯデータバッファ２３Ａ〜２３Ｆにディジタル値が書き込まれるタイミング、（ｂ）ＦＩＦＯデータバッファ２３Ａに記憶されたディジタル値が読み出されるタイミング、（ｃ）ＦＩＦＯデータバッファ２３Ｂに記憶されたディジタル値が読み出されるタイミング、（ｄ）ＦＩＦＯデータバッファ２３Ｃに記憶されたディジタル値が読み出されるタイミング、（ｅ）ＦＩＦＯデータバッファ２３Ｄに記憶されたディジタル値が読み出されるタイミング、（ｆ）ＦＩＦＯデータバッファ２３Ｅに記憶されたディジタル値が読み出されるタイミング、および（ｇ）ＦＩＦＯデータバッファ２３Ｆに記憶されたディジタル値が読み出されるタイミングが示されている。
【００７０】
図９（ａ）に示すように、Ａ／Ｄ変換器２２Ａ〜２２ＦからＦＩＦＯデータバッファ２３Ａ〜２３Ｆへのディジタル値の書き込み動作は、ＦＩＦＯデータバッファ２３Ａ〜２３Ｆのそれぞれにおいて同時に並行して行われる。そして、画素配列１０Ａ，１０Ｂを構成する第１行〜第Ｍ行のうち、第ｍ行に対応するディジタル値をＦＩＦＯデータバッファ２３Ａ〜２３Ｆへ書き込む動作が開始されるタイミング（図中の時刻ｔ３０）とほぼ同じタイミングで、その前の第（ｍ−１）行に対応するディジタル値が、ＦＩＦＯデータバッファ２３Ａ〜２３ＦからデータバスＤＢ（図３参照）を介して読み出され始める。
【００７１】
このとき、ＦＩＦＯデータバッファ２３Ａ〜２３Ｆに記憶されたディジタル値は、ＦＩＦＯデータバッファ２３Ｆから開始してＦＩＦＯデータバッファ２３Ａまで、画素配列１０Ａ，１０Ｂの列番号と逆順で読み出される。具体的には、ＦＩＦＯデータバッファ２３Ｆからの読み出し動作（図９（ｇ））が終了した後にＦＩＦＯデータバッファ２３Ｅからの読み出し動作が開始され（図９（ｆ））、ＦＩＦＯデータバッファ２３Ｅからの読み出し動作が終了した後にＦＩＦＯデータバッファ２３Ｄからの読み出し動作が開始され（図９（ｅ））、以降、ＦＩＦＯデータバッファ２３Ａの読み出しが終了するまで（図９（ｂ））、各ＦＩＦＯデータバッファからディジタル値がこの順で読み出される。
【００７２】
前述したように、信号読出部２１Ａ〜２１Ｆのそれぞれにおいて保持されている各列毎の電圧値は、対応するＡ／Ｄ変換器２２Ａ〜２２Ｆへ列番号とは逆の順序でもって出力される。そして、Ａ／Ｄ変換器２２Ａ〜２２Ｆから出力されたディジタル値は同時に並行してＦＩＦＯデータバッファ２３Ａ〜２３Ｆへ書き込まれ、データバスＤＢを介してディジタル値が読み出される際にも、この順序でもって（すなわち列番号とは逆順で）読み出される。したがって、上記のようにＦＩＦＯデータバッファ２３Ｆから読み出しを開始することにより、信号出力部２０は、画素配列１０Ａの第１列から第ｎ列までの各列に対応するディジタル値を、第ｎ列から開始して第１列まで順次に、列番号とは逆順で出力することとなる。
【００７３】
ＦＩＦＯデータバッファ２３Ａ〜２３Ｆは、このようにして第（ｍ−１）行に対応するディジタル値をデータバスＤＢへ出力したのち、該ディジタル値の出力動作と並行して入力した第ｍ行に対応するディジタル値を、図中の時刻ｔ３１（第ｍ＋１行に対応するディジタル値をＦＩＦＯデータバッファ２３Ａ〜２３Ｆへ書き込む動作が開始されるタイミング）とほぼ同じタイミングで、且つ第（ｍ−１）行に対応するディジタル値を出力した際と同じ順序で、データバスＤＢへ出力する。このような動作が第１行から第Ｍ行まで行われることにより、フレームデータがデータバスＤＢへ出力される。また、第Ｍ行について動作が終了すると、再び第１行から第Ｍ行までの範囲で同様の動作が行われて、次の画像を表すフレームデータが出力される。
【００７４】
図１０は、画素配列１０Ａの第（ｎ＋１）列〜第ＮＡ列および画素配列１０Ｂの第１列〜第ＮＢ列（図３に示した境界線Ｅより右側の画素配列）に含まれる画素ブロックに対応して設けられたＦＩＦＯデータバッファ２３Ｇ〜２３Ｌの入出力動作を説明するタイミングチャートである。この図には、上から順に、（ａ）Ａ／Ｄ変換器２２Ｇ〜２２ＬからＦＩＦＯデータバッファ２３Ｇ〜２３Ｌにディジタル値が書き込まれるタイミング、（ｂ）ＦＩＦＯデータバッファ２３Ｇに記憶されたディジタル値が読み出されるタイミング、（ｃ）ＦＩＦＯデータバッファ２３Ｈに記憶されたディジタル値が読み出されるタイミング、（ｄ）ＦＩＦＯデータバッファ２３Ｉに記憶されたディジタル値が読み出されるタイミング、（ｅ）ＦＩＦＯデータバッファ２３Ｊに記憶されたディジタル値が読み出されるタイミング、（ｆ）ＦＩＦＯデータバッファ２３Ｋに記憶されたディジタル値が読み出されるタイミング、および（ｇ）ＦＩＦＯデータバッファ２３Ｌに記憶されたディジタル値が読み出されるタイミングが示されている。
【００７５】
図１０（ａ）に示すように、Ａ／Ｄ変換器２２Ｇ〜２２ＬからＦＩＦＯデータバッファ２３Ｇ〜２３Ｌへのディジタル値の書き込み動作は、ＦＩＦＯデータバッファ２３Ｇ〜２３Ｌのそれぞれにおいて同時に並行して行われる。そして、画素配列１０Ａ，１０Ｂを構成する第１行〜第Ｍ行のうち、第ｍ行に対応するディジタル値をＦＩＦＯデータバッファ２３Ｇ〜２３Ｌへ書き込む動作が開始されるタイミング（図中の時刻ｔ３０）とほぼ同じタイミングで、その前の第（ｍ−１）行に対応するディジタル値が、ＦＩＦＯデータバッファ２３Ｇ〜２３ＬからデータバスＤＢ（図３参照）を介して読み出され始める。
【００７６】
このとき、ＦＩＦＯデータバッファ２３Ｇ〜２３Ｌに記憶されたディジタル値は、ＦＩＦＯデータバッファ２３Ｇから開始してＦＩＦＯデータバッファ２３Ｌまで、画素配列１０Ａ，１０Ｂの列番号に対して正順で読み出される。具体的には、ＦＩＦＯデータバッファ２３Ｇからの読み出し動作（図１０（ｂ））が終了した後にＦＩＦＯデータバッファ２３Ｈからの読み出し動作が開始され（図１０（ｃ））、ＦＩＦＯデータバッファ２３Ｈからの読み出し動作が終了した後にＦＩＦＯデータバッファ２３Ｉからの読み出し動作が開始され（図１０（ｄ））、以降、ＦＩＦＯデータバッファ２３Ｌの読み出しが終了するまで（図１０（ｇ））、各ＦＩＦＯデータバッファからディジタル値がこの順で読み出される。
【００７７】
前述したように、信号読出部２１Ｇ〜２１Ｌのそれぞれにおいて保持されている各列毎の電圧値は、対応するＡ／Ｄ変換器２２Ｇ〜２２Ｌへ列番号に対して正順でもって出力される。そして、Ａ／Ｄ変換器２２Ｇ〜２２Ｌから出力されたディジタル値は同時に並行してＦＩＦＯデータバッファ２３Ｇ〜２３Ｌへ書き込まれ、データバスＤＢを介してディジタル値が読み出される際にも、この順序でもって（すなわち列番号に対し正順で）読み出される。したがって、上記のようにＦＩＦＯデータバッファ２３Ｇから読み出しを開始することにより、信号出力部２０は、画素配列１０Ａの第（ｎ＋１）列から、第ＮＡ列および画素配列１０Ｂの第１列を経て第ＮＢ列までの各列に対応するディジタル値を正順で、すなわち画素配列１０Ａの第１列ないし第ｎ列の各列に対応するディジタル値の出力順序とは逆の順序でもって順次に出力する。
【００７８】
ＦＩＦＯデータバッファ２３Ｇ〜２３Ｌは、このようにして第（ｍ−１）行に対応するディジタル値をデータバスＤＢへ出力したのち、該ディジタル値の出力動作と並行して入力した第ｍ行に対応するディジタル値を、図中の時刻ｔ３１（第ｍ＋１行に対応するディジタル値をＦＩＦＯデータバッファ２３Ｇ〜２３Ｌへ書き込む動作が開始されるタイミング）とほぼ同じタイミングで、且つ第（ｍ−１）行に対応するディジタル値を出力した際と同じ順序で、データバスＤＢへ出力する。このような動作が第１行から第Ｍ行まで行われることにより、フレームデータがデータバスＤＢへ出力される。また、第Ｍ行について動作が終了すると、再び第１行から第Ｍ行までの範囲で同様の動作が行われて、次の画像を表すフレームデータが出力される。
【００７９】
以上に説明した本実施形態の固体撮像装置１により得られる効果について、従来の固体撮像装置における課題とともに説明する。一般的に、固体撮像装置の画素配列に要求される大きさはその撮像用途により様々であるが、例えば歯科の診断におけるセファロ撮影においては、固体撮像装置の画素配列は２２ｃｍ以上の長尺であることが要求される。セファロ撮影では患者の頭蓋骨及び上下顎骨の位置関係を把握し、どの部位を抜歯するか、或いは患者の矯正治療が簡単か難しいか等の情報を得るが、そのような情報を得るためには画素配列の上下方向の幅が成人の頭部のほぼ全体をカバーする必要があるからである。
【００８０】
しかし、このような長尺の画素配列が要求されると、固体撮像装置の生産に用いられる半導体ウェハの直径によっては、単一の基板上に当該画素配列を作製することが困難な場合がある。このような場合、画素配列に要求される寸法より短い二枚の基板を長尺方向に並べ、それぞれの画素配列を合わせて一つの固体撮像装置として使用（いわゆるタイリング）することによって、要求寸法を満足することができる。
【００８１】
しかしながら、二枚の基板を並べて使用する場合、図３に示したように画素配列同士の境界部分（継ぎ目）にデッドエリアＣが生じてしまう。そして、撮像用途によっては、このようなデッドエリアＣの位置に制限がある場合がある。歯科診断におけるＸ線撮影の場合、図１１（ａ）に示されるように二つの画素配列１１０Ａ，１１０Ｂが上下方向にタイリングされて水平方向に平行移動しながら撮像を行うが、画素配列１１０Ａ，１１０Ｂの上下方向の幅が互いに等しい場合、同図に示すように画素配列１１０Ａと画素配列１１０Ｂとの境界部分が被写体Ａの耳の辺りを通過することとなる。なお、図中に示す領域ＦＡ及びＦＢは、それぞれ画素配列１１０Ａ及び１１０Ｂによる撮像範囲を示している。セファロ撮影においては、図１１（ａ）に示した被写体Ａの顎から耳を含む辺りまでの領域Ｇに関する情報が重要であるが、画素配列１１０Ａと画素配列１１０Ｂとの境界部分が領域Ｇの内部を通過することはこの領域Ｇに関する情報の欠落に繋がり、好ましくない。したがって、このような場合には、図１１（ｂ）に示すように、二つ画素配列１２０Ａ，１２０Ｂそれぞれの長尺方向の幅を互いに異ならせることにより、画素配列同士の境界部分すなわちデッドエリアの移動経路を領域Ｇから除くことができる。
【００８２】
また、タイリングされる二つの画素配列の長尺方向の幅を互いに異ならせることには、次のような利点もある。図１２（ａ）は、シリコンウェハＷにおいて、長尺方向の幅が広い複数の画素配列１２０Ａおよび長尺方向の幅が狭い複数の画素配列１２０Ｂの面付けを行った様子を示す図である。また、図１２（ｂ）は、シリコンウェハＷにおいて長尺方向の幅が等しい複数の画素配列１１０の面付けを行った様子を示す図である。これらの図から明らかなように、長尺方向の幅が等しい複数の画素配列１１０を面付けするよりも、長尺方向の幅が広い複数の画素配列１２０Ａと、長尺方向の幅が狭い複数の画素配列１２０Ｂとを組み合わせて面付けするほうが、シリコンウェハＷにおける無駄な部分を少なくし、より効率的に画素配列を取り出すことができる。
【００８３】
ここで、上述したタイリング方式を実現する為に、ＰＰＳ方式の固体撮像装置を構成する二枚の基板をそれぞれの画素配列の行方向に並置した場合、各基板の画素配列の長尺方向の幅が互いに異なると、各基板の画素配列の列数が互いに異なることとなり、以下に説明する問題が生じる。
【００８４】
いま、長尺方向の幅が広い一方の画素配列が、列数が互いに等しい８つの画素ブロックを有するものとし、長尺方向の幅が狭い他方の画素配列が、列数が互いに等しい４つの画素ブロックを有するものとする。図１３（ａ）〜（ｈ）は、一方の画素配列の８つの画素ブロックにそれぞれ対応する８個のＦＩＦＯデータバッファ（１）〜（８）からディジタル値が出力されるタイミングの一例を示すタイミングチャートであり、図１３（ｉ）〜（ｌ）は、他方の画素配列の４つの画素ブロックにそれぞれ対応する４個のＦＩＦＯデータバッファ（９）〜（１２）からディジタル値が出力されるタイミングの一例を示すタイミングチャートである。通常、一方の基板上に形成された画素配列に対応するＦＩＦＯデータバッファ（１）〜（８）によって一つの出力ポートＰａ１を構成し、他方の基板上に形成された画素配列に対応するＦＩＦＯデータバッファ（９）〜（１２）によって他の一つの出力ポートＰａ２を構成することが一般的であるが、そのような構成とした場合、各出力ポートＰａ１，Ｐａ２から並行してディジタル値を出力する際に、全てのディジタル値を出力し終えるまでに要する時間が各出力ポートＰａ１，Ｐａ２で異なる。図１３に示す例では、時刻ｔ４０において出力ポートＰａ１のＦＩＦＯデータバッファ（１）および出力ポートＰａ２のＦＩＦＯデータバッファ（９）が出力動作を開始しているが、出力ポートＰａ１の方が出力ポートＰａ２よりＦＩＦＯデータバッファの数が多い為、出力ポートＰａ１の出力動作が終了する時刻ｔ４２は出力ポートＰａ２の出力動作が終了する時刻ｔ４１より遅くなる。したがって、時刻ｔ４１〜ｔ４２の間、出力ポートＰａ２は待ち状態とならざるを得ず、一フレームの撮像に要する時間が長くなってしまう。
【００８５】
このような問題点は、一方の出力ポートに含まれる画素配列の列数（ＦＩＦＯデータバッファの数）と、他方の出力ポートに含まれる画素配列の列数（ＦＩＦＯデータバッファの数）とを近づける（好ましくは、等しくする）ことにより解決される。例えば、図１４に示すように、一方の出力ポートＰｂ１に６個のＦＩＦＯデータバッファ（１）〜（６）を割り付け、これと同数のＦＩＦＯデータバッファ（７）〜（１２）を他方の出力ポートＰｂ２に割り付けることにより、全てのディジタル値を出力し終えるまでに要する時間を各出力ポートＰｂ１，Ｐｂ２で等しくすることができる。図１４に示す例では、時刻ｔ５０において出力ポートＰｂ１のＦＩＦＯデータバッファ（１）および出力ポートＰｂ２のＦＩＦＯデータバッファ（７）が出力動作を開始しており、出力ポートＰｂ１の出力動作が終了する時刻ｔ５１は出力ポートＰｂ２の出力動作が終了する時刻と同じになる。
【００８６】
このような点に鑑み、本実施形態の固体撮像装置１においては、信号出力部２０のＦＩＦＯデータバッファ２３Ａ〜２３Ｌが、各画素Ｐで発生した電荷の量に応じたディジタル値をデータバスＤＢへ出力する際、画素配列１０Ａの第ｎ列以前の各列（すなわち第１列から第ｎ列まで）に対応するディジタル値をＦＩＦＯデータバッファ２３Ａ〜２３Ｆから、第（ｎ＋１）列以降の各列および画素配列１０Ｂの第１列ないし第ＮＢ列（すなわち、画素配列１０Ａの第（ｎ＋１）列から第ＮＡ列および画素配列１０Ｂの第１列を経て第ＮＢ列まで）に対応するディジタル値をＦＩＦＯデータバッファ２３Ｇ〜２３Ｌから、それぞれ並行して出力する。このように、列数が多い画素配列１０Ａの第１列と第ＮＡ列との間の列（第ｎ列）を境に出力動作を分割してディジタル値を並行して出力させることにより、分割された一方の領域（図３における境界線Ｅより左側の領域）の列数と、分割された他方の領域（図３における境界線Ｅより右側の領域）の列数とを互いに同じか或いは近い列数とすることができる。
【００８７】
したがって、本実施形態に係る固体撮像装置１によれば、例えば画素配列１０Ａの第１列ないし第ＮＡ列からディジタル値を出力させ、これと並行して画素配列１０Ｂの第１列ないし第ＮＢ列からディジタル値を出力させる方式と比較して、出力動作における待ち時間をゼロに近づけることができ、一フレームの撮像に要する時間を効果的に短縮できる。
【００８８】
このような効果は、画素配列１０Ａにおける第１列ないし第ｎ列の列数が、画素配列１０Ａにおける第（ｎ＋１）列ないし第ＮＡ列の列数と画素配列１０Ｂにおける第１列ないし第ＮＢ列の列数との和に等しい場合に、特に顕著となる。すなわち、第ｎ列を境に分割された一方の領域（図３における境界線Ｅより左側の領域）の列数と、他方の領域（図３における境界線Ｅより右側の領域）の列数とを等しくすることにより、ディジタル値の出力動作における待ち時間がほぼゼロとなり、一フレームの撮像に要する時間をより効果的に短縮できる。
【００８９】
また、本実施形態に係る固体撮像装置１では、画素配列１０Ａの第１列を含む一又は複数の連続した列、および画素配列１０Ｂの第ＮＢ列を含む一又は複数の連続した列が、Ｘ線遮蔽部材５によって入射Ｘ線から遮蔽された不感領域となっている（例えば図４（ｂ）を参照）。信号出力部２０から出力されるディジタル値のうち、この不感領域に含まれる画素と対応するディジタル値は、Ｘ線像とは関係のない無効データとなる。
【００９０】
このような場合、第ｎ列を境に分割された一方の領域におけるディジタル値の出力順と、他方の領域におけるディジタル値の出力順とを同じ順序とすると、次のような不都合が生じる。すなわち、図１４において、Ｘ線遮蔽部材５に起因する無効データは符号Ｑ１，Ｑ２で示される箇所に存在するが、同図のように各列のディジタル値の出力順を双方共に正順（昇順）とすると、一方のポートＰｂ１からは無効データＱ１が最初に出力され、他方のポートＰｂ２からは無効データＱ２が最後に出力されることとなる。このように、ディジタル値の出力順序における無効データＱ１，Ｑ２の位置が各出力ポートＰｂ１，Ｐｂ２で互いに異なると、他の電子回路にてリアルタイム処理を行う際の障壁となりうる。
【００９１】
このような問題点に対し、本実施形態に係る固体撮像装置１では、第ｎ列を境に分割された一方の領域（図３における境界線Ｅより左側の領域）におけるディジタル値の出力順と他方の領域（図３における境界線Ｅより右側の領域）におけるディジタル値の出力順とが、互いに逆順となっている（図７（ｅ）〜（ｉ）、図８（ｅ）〜（ｉ）、図９（ｂ）〜（ｇ）、および図１０（ｂ）〜（ｇ）を参照）。すなわち、信号出力部２０は、画素配列１０Ａの第１列から第ｎ列までの各列に対応するディジタル値を、第ｎ列から開始して第１列まで順次に出力させるとともに、画素配列１０Ａの第（ｎ＋１）列から、第ＮＡ列および画素配列１０Ｂの第１列を経て第ＮＢ列までの各列に対応するディジタル値を、画素配列１０Ａの第１列ないし第ｎ列とは逆の順序でもって順次に出力させている。
【００９２】
図１５は、各ＦＩＦＯデータバッファ２３Ａ〜２３Ｌからのこのようなディジタル値の出力順を示すタイミングチャートである。図１５（ａ）〜（ｆ）はＦＩＦＯデータバッファ２３Ａ〜２３Ｆにおける出力タイミングを示しており、図９（ｂ）〜（ｇ）と対応している。また、図１５（ｇ）〜（ｌ）はＦＩＦＯデータバッファ２３Ｇ〜２３Ｌにおける出力タイミングを示しており、図１０（ｂ）〜（ｇ）と対応している。同図を参照すると、時刻ｔ６０において出力ポートＰｃ１のＦＩＦＯデータバッファ２３Ｆおよび出力ポートＰｃ２のＦＩＦＯデータバッファ２３Ｇが出力動作を開始しており、時刻ｔ６１において、ＦＩＦＯデータバッファ２３Ａおよび２３Ｌの読み出しが完了することにより出力ポートＰｃ１，Ｐｃ２の出力動作が終了している。このような順序でもって信号出力部２０がディジタル値を出力することにより、各出力ポートＰｃ１，Ｐｃ２からの無効データＱ１，Ｑ２の出力タイミングを互いに一致させることができるので、他の電子回路にてリアルタイム処理を容易に行うことができる。
【００９３】
なお、本実施形態に係る固体撮像装置１では、半導体基板３Ａおよび３Ｂを並置することで画素配列１０Ａ，１０Ｂのタイリングを行っているが、タイリングの方式としては例えば次のようなものがある。例えば図１６（ａ）に示すように、膜状のシンチレータ４Ａ，４Ｂが表面にそれぞれ蒸着された半導体基板３Ａ，３Ｂを同一平面上で隣接させて並べる。この方式では、シンチレータ４Ａ，４Ｂは半導体基板３Ａ，３Ｂの側面（エッジ）に少し回り込むので、デッドエリアＣの幅は、画素配列１０Ａ，１０Ｂそれぞれの最も端に位置する画素Ｐから半導体基板３Ａ，３Ｂそれぞれのエッジまでの距離と、半導体基板３Ａ，３Ｂのエッジにそれぞれ回り込んだシンチレータ４Ａ，４Ｂの当該部分の厚さと、半導体基板３Ａ，３Ｂの間に確保される隙間（クリアランス）とによって決定される。
【００９４】
また、図１６（ｂ）は、図１６（ａ）と同様に同一平面上に半導体基板３Ａ，３Ｂを隣接させて並べる方式を示しているが、半導体基板３Ａ，３Ｂが並置された後にシンチレータ４Ａ，４Ｂが一括して蒸着されている点で図１６（ａ）に示した方式とは異なる。図１６（ｂ）に示す方式では、半導体基板３Ａ，３Ｂを並べた後にシンチレータ４Ａ，４Ｂを蒸着するので、図１６（ａ）に示した方式と比較して、半導体基板３Ａ，３Ｂのエッジへのシンチレータ４Ａ，４Ｂの回り込みがない分だけデッドエリアＣの幅を狭くすることができる。
【００９５】
また、図１６（ｃ）は、半導体基板３Ａの端部に半導体基板３Ｂの端部が重なるように半導体基板３Ａ，３Ｂを並べる方式を示している。この方式では、半導体基板３Ａ，３Ｂの画素配列１０Ａ，１０Ｂの一端の水平方向位置が互いに一致するように半導体基板３Ａ，３Ｂを配置するとよい。これにより、デッドエリアＣを極めて狭くすることができる。
【００９６】
本発明による固体撮像装置は、上記した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態では、信号出力部２０が画素配列１０Ａの第１列から第ｎ列までの各列に対応するディジタル値を逆順でもって順次に出力させ、画素配列１０Ａの第（ｎ＋１）列から画素配列１０Ｂの第ＮＢ列までの各列に対応するディジタル値を正順でもって順次に出力させている。画素配列１０Ａ，１０Ｂの各列に対応するディジタル値の出力順はこれに限られず、画素配列１０Ａの第１列から第ｎ列までの各列に対応するディジタル値を正順でもって順次に出力させるとともに、画素配列１０Ａの第（ｎ＋１）列から画素配列１０Ｂの第ＮＢ列までの各列に対応するディジタル値を逆順でもって順次に出力させてもよい。この場合、図１５に示した無効データＱ１，Ｑ２の出力タイミングは共に各行毎のデータの先頭（時刻ｔ６０の直後）となるが、各出力ポートＰｃ１，Ｐｃ２からの無効データＱ１，Ｑ２の出力タイミングが互いに一致するので、本発明の固体撮像装置による効果を好適に得ることができる。また、各出力ポートからのデータを、一のデータバスに同時に流すように記述しているが、各出力ポート毎に分離したデータバスを設けてもよいし、それぞれが各出力ポートに接続された２本のデータバスを並列して設けてもよい。
【図面の簡単な説明】
【００９７】
【図１】Ｘ線撮像システム１００の構成図である。
【図２】被写体Ａ（被検者の頭部）の上方から見て、固体撮像装置１及びＸ線発生装置１０６が被写体Ａに対して直線変位する様子を示す図である。
【図３】固体撮像装置１の平面図である。
【図４】（ａ）図３のIVa−IVa線に沿った固体撮像装置１の側断面図である。（ｂ）図３のIVb−IVb線に沿った固体撮像装置１の側断面図である。
【図５】固体撮像装置１の内部構成を示す図であって、複数の信号読出部２１Ａ〜２１Ｌのうち一つの信号読出部に対応する画素配列１０Ａ（１０Ｂ）の部分（画素ブロック）を代表して示している。
【図６】固体撮像装置１の上記画素ブロックに含まれる画素Ｐｍ，ｊ、積分回路Ｓｊおよび保持回路Ｈｊそれぞれの回路図である。
【図７】画素配列１０Ａの第１列〜第ｎ列に含まれる画素ブロックの動作と、この画素ブロックに対応する信号出力部２０の動作とを説明するタイミングチャートである。
【図８】画素配列１０Ａの第（ｎ＋１）列〜第ＮＡ列、および画素配列１０Ｂの第１列〜第ＮＢ列に含まれる画素ブロックの動作と、この画素ブロックに対応する信号出力部２０の動作とを説明するタイミングチャートである。
【図９】画素配列１０Ａの第１列〜第ｎ列に含まれる画素ブロックに対応して設けられたＦＩＦＯデータバッファ２３Ａ〜２３Ｆの入出力動作を説明するタイミングチャートである。
【図１０】画素配列１０Ａの第（ｎ＋１）列〜第ＮＡ列および画素配列１０Ｂの第１列〜第ＮＢ列に含まれる画素ブロックに対応して設けられたＦＩＦＯデータバッファ２３Ｇ〜２３Ｌの入出力動作を説明するタイミングチャートである。
【図１１】（ａ）二つの画素配列１１０Ａ，１１０Ｂが上下方向にタイリングされて水平方向に平行移動しながら撮像を行う様子を示す図である。（ｂ）二つの画素配列１２０Ａ，１２０Ｂが上下方向にタイリングされて水平方向に平行移動しながら撮像を行う様子を示す図である。
【図１２】（ａ）シリコンウェハＷにおいて、長尺方向の幅が広い複数の画素配列１２０Ａおよび長尺方向の幅が狭い複数の画素配列１２０Ｂの面付けを行った様子を示す図である。（ｂ）シリコンウェハＷにおいて長尺方向の幅が等しい複数の画素配列１１０の面付けを行った様子を示す図である。
【図１３】（ａ）〜（ｈ）一方の画素配列の８つの画素ブロックにそれぞれ対応する８個のＦＩＦＯデータバッファ（１）〜（８）からディジタル値が出力されるタイミングの一例を示すタイミングチャートである。（ｉ）〜（ｌ）他方の画素配列の４つの画素ブロックにそれぞれ対応する４個のＦＩＦＯデータバッファ（９）〜（１２）からディジタル値が出力されるタイミングの一例を示すタイミングチャートである。
【図１４】（ａ）〜（ｈ）一方の画素配列の８つの画素ブロックにそれぞれ対応する８個のＦＩＦＯデータバッファ（１）〜（８）からディジタル値が出力されるタイミングの一例を示すタイミングチャートである。（ｉ）〜（ｌ）他方の画素配列の４つの画素ブロックにそれぞれ対応する４個のＦＩＦＯデータバッファ（９）〜（１２）からディジタル値が出力されるタイミングの一例を示すタイミングチャートである。
【図１５】各ＦＩＦＯデータバッファ２３Ａ〜２３Ｌからのディジタル値の出力順を示すタイミングチャートである。
【図１６】（ａ）膜状のシンチレータ４Ａ，４Ｂが表面にそれぞれ蒸着された半導体基板３Ａ，３Ｂを同一平面上で隣接させて並べる方式を示す図である。（ｂ）同一平面上に半導体基板３Ａ，３Ｂを隣接させて並べ、半導体基板３Ａ，３Ｂが並置された後にシンチレータ４Ａ，４Ｂが一括して蒸着される方式を示す図である。（ｃ）半導体基板３Ａの端部に半導体基板３Ｂの端部が重なるように半導体基板３Ａ，３Ｂを並べる方式を示す図である。
【符号の説明】
【００９８】
１…固体撮像装置、２…基材、３Ａ，３Ｂ…半導体基板、４Ａ，４Ｂ…シンチレータ、５…Ｘ線遮蔽部材、６…制御部、１０Ａ，１０Ｂ…画素配列、２０…信号出力部、２１Ａ〜２１Ｌ…信号読出部、２２Ａ〜２２Ｌ…Ａ／Ｄ変換器、２３Ａ〜２３Ｌ…ＦＩＦＯデータバッファ、３０Ａ，３０Ｂ…走査シフトレジスタ、３１Ａ，３１Ｂ…読出シフトレジスタ、１００…Ｘ線撮像システム、１０４…旋回アーム、１０６…Ｘ線発生装置、１１３…スライド機構、Ａ…被写体、Ａ２…アンプ、Ｂ…移動方向、Ｃ…デッドエリア、Ｃ２１，Ｃ２２…積分用容量素子、Ｃ３…保持用容量素子、ＤＢ…データバス、Ｈ１〜ＨＮＡ，Ｈ１〜ＨＮＢ…保持回路、ＬＧ…ゲイン設定用配線、ＬＨ…保持用配線、ＬＨ，ｊ…第ｊ列選択用配線、ＬＯ，ｊ…第ｊ列読出用配線、Ｌｏｕｔ…電圧出力用配線、ＬＲ…リセット用配線、ＬＶ，ｍ…第ｍ行選択用配線、Ｐ，Ｐｍ，ｊ…画素、Ｐａ１，Ｐａ２，Ｐｂ１，Ｐｂ２，Ｐｃ１，Ｐｃ２…出力ポート、ＰＤ…フォトダイオード、Ｑ１，Ｑ２…無効データ、Ｒｅｓｅｔ…リセット制御信号、Ｓ１〜ＳＮＡ，Ｓ１〜ＳＮＢ…積分回路、ＳＷ１…読出用スイッチ、ＳＷ２１…放電用スイッチ、ＳＷ２２…ゲイン設定用スイッチ、ＳＷ３１…入力用スイッチ、ＳＷ３２…出力用スイッチ、Ｗ…シリコンウェハ。
【図１】
2010000136.tif 000003
【図２】
2010000136.tif 000004
【図３】
2010000136.tif 000005
【図４】
2010000136.tif 000006
【図５】
2010000136.tif 000007
【図６】
2010000136.tif 000008
【図７】
2010000136.tif 000009
【図８】
2010000136.tif 000010
【図９】
2010000136.tif 000011
【図１０】
2010000136.tif 000012
【図１１】
2010000136.tif 000013
【図１２】
2010000136.tif 000014
【図１３】
2010000136.tif 000015
【図１４】
2010000136.tif 000016
【図１５】
2010000136.tif 000017
【図１６】
2010000136.tif 000018