(57)【要約】【課題】プロセスの簡略化および静電引力の対策をともに行って、安価でありかつ高性能な半導体センサおよびその製造方法を提供する。【解決手段】半導体基板１１の三層の半導体層の中央を分断する溝を設けて第１，第２の半導体層１３，１４を形成するという簡易プロセスで製造可能な構造を採用した。さらに空間部１７の底方向隙間１７ｆを確保し、可動ゲート電極１５に対する底方向への静電引力の影響を受けにくくしている。また、可動ゲート電極１５に対する側壁間方向の静電引力も相殺している。従って、可動ゲート電極１５への不要な力を除去して感度を向上させる。【選択図】図１
2010245278.tif 000002
【特許請求の範囲】
【請求項１】
直線状の溝を挟んで二区画が形成される半導体基板と、
第１の導電型／第２の導電型／第１の導電型の三層の積層体として前記半導体基板の一方の区画の上側に形成される第１の半導体層と、
第１の導電型／第２の導電型／第１の導電型の三層の積層体として前記半導体基板の他方の区画の上側に形成される第２の半導体層と、
前記溝、前記第１の半導体層、および、前記第２の半導体層とともに前記半導体基板の表面を覆う絶縁層と、
直線状の溝を覆う絶縁層により区画されており、底面および二面の側壁を有する空間部と、
前記空間部の長手方向に伸びる棒体であり、前記空間部の側壁間方向の両側への隙間および前記空間部の底方向への隙間を維持する状態を定位置として、前記空間部内の空中に配置される可動ゲート電極と、
前記可動ゲート電極を移動可能に支持する梁構造の支持体と、
を備え、
前記可動ゲート電極と一方の側壁との間に形成される側壁間方向の隙間より、前記可動ゲート電極と底面との間に形成される底方向の隙間が大きいことを特徴とする半導体センサ。
【請求項２】
前記絶縁層は、側壁の絶縁層の厚さより底面の絶縁層の厚さが大きいことを特徴とする請求項１に記載の半導体センサ。
【請求項３】
直線状の溝を挟んで二区画が形成される半導体基板と、
第１の導電型／第２の導電型／第１の導電型の三層の積層体として前記半導体基板の一方の区画の上側に形成される第１の半導体層と、
第１の導電型／第２の導電型／第１の導電型の三層の積層体として前記半導体基板の他方の区画の上側に形成される第２の半導体層と、
前記溝、前記第１の半導体層、および、前記第２の半導体層とともに前記半導体基板の表面を覆う絶縁層と、
直線状の溝を覆う絶縁層により区画されており、底面および二面の側壁を有する空間部と、
前記空間部の長手方向に伸びる棒体であり、前記空間部の側壁間方向の両側への隙間および前記空間部の底方向への隙間を維持する状態を定位置として、前記空間部内の空中に配置される可動ゲート電極と、
前記可動ゲート電極を移動可能に支持する梁構造の支持体と、
を備えることを特徴とする半導体センサ。
【請求項４】
前記絶縁層は、側壁の絶縁層の厚さより底面の絶縁層の厚さが大きいことを特徴とする請求項３に記載の半導体センサ。
【請求項５】
前記絶縁層、前記第１の半導体層、前記第２の半導体層、および、前記空間部は、
半導体基板の上側に第１の導電型層、第２の導電型層、第１の導電型層の順で三層を成膜して形成し、この三層および半導体基板に対して溝を形成し、溝、第１の半導体層、および、第２の半導体層とともに半導体基板の表面を覆うように絶縁層を設けて空間部を形成することを特徴とする請求項１〜請求項４の何れか一項に記載の半導体センサ。
【請求項６】
半導体基板と、
半導体基板の上に形成され、底面および二面の側壁を有する直線状の空間部を挟んで二区画が対向するように形成される絶縁層と、
第１の導電型／第２の導電型／第１の導電型の三層の積層体として前記絶縁層の一方の区画の内部に形成される第１の半導体層と、
第１の導電型／第２の導電型／第１の導電型の三層の積層体として前記絶縁層の他方の区画の内部に形成される第２の半導体層と、
前記空間部の長手方向に伸びる棒体であり、前記空間部の側壁間方向の両側への隙間および前記空間部の底方向への隙間を維持する状態を定位置として、前記絶縁層が覆う前記溝部内の空中に配置される可動ゲート電極と、
前記可動ゲート電極を移動可能に支持する梁構造の支持体と、
を備えることを特徴とする半導体センサ。
【請求項７】
前記可動ゲート電極と一方の側壁との間に形成される側壁間方向の隙間より前記可動ゲート電極と底面との間に形成される底方向の隙間が大きいことを特徴とする請求項６に記載の半導体センサ。
【請求項８】
前記絶縁層は、側壁の絶縁層の厚さより底面の絶縁層の厚さが大きいことを特徴とする請求項６または請求項７に記載の半導体センサ。
【請求項９】
前記絶縁層、前記第１の半導体層、前記第２の半導体層、および、前記空間部は、前記半導体基板の上側に下地絶縁層を形成し、この下地絶縁層の上側に第１の導電型層、第２の導電型層、第１の導電型層の順で三層を成膜して形成し、この三層および前記下地絶縁層に対して溝を設けて前記第１の半導体層および前記第２の半導体層とし、さらにこれら溝、前記第１の半導体層および前記第２の半導体層を覆うように設けた保護絶縁層を下地絶縁層に一体化させて絶縁層および空間部が形成されることを特徴とする請求項６〜請求項８の何れか一項に記載の半導体センサ。
【請求項１０】
二面の側壁を有するとともに表から裏への底方向に貫通するようになされた直線状の孔を挟んで二区画が対向するように形成される半導体基板と、
第１の導電型／第２の導電型／第１の導電型の三層の積層体として前記半導体基板の一方の区画の上側に形成される第１の半導体層と、
第１の導電型／第２の導電型／第１の導電型の三層の積層体として前記半導体基板の他方の区画の上側に形成される第２の半導体層と、
前記第１の半導体層、および、前記第２の半導体層とともに前記半導体基板の表面を覆って空間部を形成する絶縁層と、
前記空間部の長手方向に伸びる棒体であり、前記空間部の側壁間方向の両側への隙間を維持する状態を定位置として、前記空間部内の空中に配置される可動ゲート電極と、
前記可動ゲート電極を移動可能に支持する梁構造の支持体と、
を備えることを特徴とする半導体センサ。
【請求項１１】
前記第１の半導体層、前記第２の半導体層、および、前記空間部は、前記半導体基板の上側に第１の導電型層、第２の導電型層、第１の導電型層の順で三層を成膜により形成し、この三層および前記半導体基板に対して孔を設けて前記第１の半導体層および前記第２の半導体層とし、さらにこれら孔、前記第１の半導体層および前記第２の半導体層を覆うように絶縁層を設けて空間部が形成されることを特徴とする請求項１０に記載の半導体センサ。
【請求項１２】
前記支持体は、
前記空間部の側壁間方向に前記可動ゲート電極が移動するように支持することを特徴とする請求項１〜請求項１１の何れか一項に記載の半導体センサ。
【請求項１３】
前記支持体は、
前記可動ゲート電極を支持する支持部と、
前記支持部を前記空間部の側壁間方向に移動可能に支持する梁部と、
を備えることを特徴とする請求項１２に記載の半導体センサ。
【請求項１４】
前記支持体は、前記支持部の両端を二個の梁部で接続して略Ｈ字型に形成されており、前記梁部は前記空間部の底方向の長さよりも前記空間部の側壁間方向の長さが短く形成されることを特徴とする請求項１３に記載の半導体センサ。
【請求項１５】
前記支持体は、
前記空間部の長手方向に前記可動ゲート電極が移動するように支持することを特徴とする請求項１〜請求項１１の何れか一項に記載の半導体センサ。
【請求項１６】
前記支持体は、
前記可動ゲート電極を支持する支持部と、
前記支持部を前記空間部の長手方向に移動可能に支持する梁部と、
を備えることを特徴とする請求項１５に記載の半導体センサ。
【請求項１７】
前記支持体は、前記支持部の両側にそれぞれ二個の梁部を接続して略工字型に形成されており、前記梁部は前記空間部の底方向の長さよりも前記空間部の長手方向の長さが短く形成されることを特徴とする請求項１６に記載の半導体センサ。
【請求項１８】
前記半導体センサは物理量として加速度を検出する加速度センサであることを特徴とする請求項１〜請求項１７の何れか一項に記載の半導体センサ。
【請求項１９】
前記半導体センサは物理量として角速度を検出する角速度センサであることを特徴とする請求項１〜請求項１７の何れか一項に記載の半導体センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＥＭＳ（Micro-Electro-Mechanical Systems：微小電気機械素子）技術を用いて形成される可動ゲート型電界効果トランジスタを内蔵する半導体センサに関する。
【背景技術】
【０００２】
半導体サンセは、可動ゲート電極とチャネルとの間に空隙が形成される構造の可動ゲート型電界効果トランジスタであって、加速度センサ、角速度センサ、ガスセンサ、機械スイッチ、共振器、メモリなどへの応用が検討されている。例えば加速度センサとして用いるには、可動ゲート電極とチャネルとの距離が加速度により変位することをドレイン電流の変化として検出する、というものである。
【０００３】
しかし、この可動ゲート型電界効果トランジスタによる半導体センサでは可動ゲート電極にゲート電圧を印加すると可動ゲート電極が半導体基板へ吸引される静電引力が発生する。この半導体センサを加速度センサとして用いる場合、静電引力による変位と比較して、加速度による変位が小さく、その結果、加速度の検出感度が悪いという問題があった。
【０００４】
この上記のような問題の解決を図る従来技術として、例えば、特許文献１（特許第３３０３４３０号公報、発明の名称「ＦＥＴ型加速度センサ」）に記載されたものが知られている。
【０００５】
この従来技術について図を参照しつつ説明する。図１８は従来技術のＦＥＴ型加速度センサの構造図である。このＦＥＴ型加速度センサ１００は、Ｐ型半導体基板１０２に形成された溝内に可動ゲート電極１０１が配置されており、その溝内の左右に絶縁膜１０８を介してＰ型半導体基板１０２の上側からＮ＋ 型のソース領域１０６，Ｐ型のチャネル領域１０７，Ｎ＋ 型のドレイン領域１０５が形成されている。これにより可動ゲート電極１０１を共用したＦＥＴ対（ＦＥＴ＿１０３とＦＥＴ＿１０４）が左右に構成される。なお、可動ゲート電極１０１は図示されていない錘および梁を介してアンカーによりＰ型半導体基板１０２に固定される、というものである。このようなＦＥＴ型加速度センサ１００では、左右両側の側壁からの矢印ａ方向の静電引力が相殺されることとなり、可動ゲート電極１０１の本来の加速度による変位が大きくなって検出感度の向上を実現している。
【０００６】
また他の従来技術として、例えば、特許文献２（特開平７−２１１９２３号公報、発明の名称「半導体加速度センサ」）、特許文献３（特許第３２６９２７４号公報、発明の名称「加速度センサ」）に記載されたものが知られている。
【０００７】
特許文献２に記載の半導体加速度センサは、可動電極の上方に可動電極上動用電極が配置され、可動電極と可動電極上動用電極との間に電位差を生じさせて可動電極のシリコン基板への引力を軽減する、というものである。
【０００８】
また、特許文献３に記載の加速度センサは、基板上に、可動部（ＭＧ）として可動ゲートＧ１、Ｇ２、保持用可動電極ＭＶを設け、信号処理部を有した加速度センサにおいて、Ｇ１、Ｇ２が一方向の加速度により差動電圧を発生させ、出力信号を保持用可動電極に帰還し、可動部に掛かる加速度力を相殺する静電気力で可動部をバランスさせ、閉ループ制御で検出信号を安定させる、というものである。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特許第３３０３４３０号公報（図１）
【特許文献２】特開平７−２１１９２３号公報（図３）
【特許文献３】特許第３２６９２７４号公報（図２）
【発明の概要】
【発明が解決しようとする課題】
【００１０】
図１８（特許文献１）に示されるＦＥＴ型加速度センサ１００の構造ではＰ型半導体基板１０２に対して第１の拡散によりＮ＋埋込層１０５を形成し、続いてＰ型エピタキシャル層１０７を形成した後、高濃度の第２のＮ型拡散によるＮ＋埋込層１０６を形成し、最終的にドレイン領域１０５、ソース領域１０６、チャネル領域１０７を形成する、というものである。すなわちＮ＋／Ｐ／Ｎ＋の構造形成に３プロセスを要し、プロセスが複雑で時間やコストを要するという課題があった。
【００１１】
また、ＦＥＴ型加速度センサ１００の溝に形成された可動ゲート電極１０１とＰ型半導体基板１０２との間に働く静電引力のうち、溝の左右両側の側壁と可動ゲート電極１０１との間に働く静電引力は、左右から働いて相殺することとなるが、溝の底面と可動ゲート電極１０１との間に働く静電引力は相殺する力がなく、溝の底面に可動ゲート電極１０１が静電吸引されて接触固定されるという問題があった。静電吸引により溝の底に固定される事態の発生を回避したいという要請があった。
【００１２】
また、特許文献２に記載の半導体加速度センサの構造では可動電極の上方に可動電極上動用電極が配置する必要があり、製造が容易ではないという問題があった。
【００１３】
また、特許文献３に記載の加速度センサの構造では、水平方向の吸引力を相殺する力を加えるものであるが、そもそも吸引力自体が働きにくい構造にしたいという要請があった、また、半導体基板側へ吸引される力については考慮されておらず、半導体基板側へも吸引されにくい構造にしたいという要請があった。
【００１４】
そこでこの発明は上記問題点を解決するためになされたものであり、その目的は、プロセスの簡略化および静電引力の対策をともに行って、安価でありかつ高性能な半導体センサを提供することにある。
【課題を解決するための手段】
【００１５】
本発明の請求項１に係る半導体センサは、
直線状の溝を挟んで二区画が形成される半導体基板と、
第１の導電型／第２の導電型／第１の導電型の三層の積層体として前記半導体基板の一方の区画の上側に形成される第１の半導体層と、
第１の導電型／第２の導電型／第１の導電型の三層の積層体として前記半導体基板の他方の区画の上側に形成される第２の半導体層と、
前記溝、前記第１の半導体層、および、前記第２の半導体層とともに前記半導体基板の表面を覆う絶縁層と、
直線状の溝を覆う絶縁層により区画されており、底面および二面の側壁を有する空間部と、
前記空間部の長手方向に伸びる棒体であり、前記空間部の側壁間方向の両側への隙間および前記空間部の底方向への隙間を維持する状態を定位置として、前記空間部内の空中に配置される可動ゲート電極と、
前記可動ゲート電極を移動可能に支持する梁構造の支持体と、
を備え、
前記可動ゲート電極と一方の側壁との間に形成される側壁間方向の隙間より、前記可動ゲート電極と底面との間に形成される底方向の隙間が大きいことを特徴とする半導体センサとした。
【００１６】
また、本発明の請求項２に係る半導体センサは、
前記絶縁層は、側壁の絶縁層の厚さより底面の絶縁層の厚さが大きいことを特徴とする請求項１に記載の半導体センサとした。
【００１７】
また、本発明の請求項３に係る半導体センサは、
直線状の溝を挟んで二区画が形成される半導体基板と、
第１の導電型／第２の導電型／第１の導電型の三層の積層体として前記半導体基板の一方の区画の上側に形成される第１の半導体層と、
第１の導電型／第２の導電型／第１の導電型の三層の積層体として前記半導体基板の他方の区画の上側に形成される第２の半導体層と、
前記溝、前記第１の半導体層、および、前記第２の半導体層とともに前記半導体基板の表面を覆う絶縁層と、
直線状の溝を覆う絶縁層により区画されており、底面および二面の側壁を有する空間部と、
前記空間部の長手方向に伸びる棒体であり、前記空間部の側壁間方向の両側への隙間および前記空間部の底方向への隙間を維持する状態を定位置として、前記空間部内の空中に配置される可動ゲート電極と、
前記可動ゲート電極を移動可能に支持する梁構造の支持体と、
を備えることを特徴とする半導体センサとした。
【００１８】
また、本発明の請求項４に係る半導体センサは、
前記絶縁層は、側壁の絶縁層の厚さより底面の絶縁層の厚さが大きいことを特徴とする請求項４に記載の半導体センサとした。
【００１９】
また、本発明の請求項５に係る半導体センサは、
前記絶縁層、前記第１の半導体層、前記第２の半導体層、および、前記空間部は、
半導体基板の上側に第１の導電型層、第２の導電型層、第１の導電型層の順で三層を成膜して形成し、この三層および半導体基板に対して溝を形成し、溝、第１の半導体層、および、第２の半導体層とともに半導体基板の表面を覆うように絶縁層を設けて空間部を形成することを特徴とする請求項１〜請求項４の何れか一項に記載の半導体センサとした。
【００２０】
また、本発明の請求項６に係る半導体センサは、
半導体基板と、
半導体基板の上に形成され、底面および二面の側壁を有する直線状の空間部を挟んで二区画が対向するように形成される絶縁層と、
第１の導電型／第２の導電型／第１の導電型の三層の積層体として前記絶縁層の一方の区画の内部に形成される第１の半導体層と、
第１の導電型／第２の導電型／第１の導電型の三層の積層体として前記絶縁層の他方の区画の内部に形成される第２の半導体層と、
前記空間部の長手方向に伸びる棒体であり、前記空間部の側壁間方向の両側への隙間および前記空間部の底方向への隙間を維持する状態を定位置として、前記絶縁層が覆う前記溝部内の空中に配置される可動ゲート電極と、
前記可動ゲート電極を移動可能に支持する梁構造の支持体と、
を備えることを特徴とする半導体センサとした。
【００２１】
また、本発明の請求項７に係る半導体センサは、
前記可動ゲート電極と一方の側壁との間に形成される側壁間方向の隙間より前記可動ゲート電極と底面との間に形成される底方向の隙間が大きいことを特徴とする請求項６に記載の半導体センサとした。
【００２２】
また、本発明の請求項８に係る半導体センサは、
前記絶縁層は、側壁の絶縁層の厚さより底面の絶縁層の厚さが大きいことを特徴とする請求項６または請求項７に記載の半導体センサとした。
【００２３】
また、本発明の請求項９に係る半導体センサは、
前記絶縁層、前記第１の半導体層、前記第２の半導体層、および、前記空間部は、前記半導体基板の上側に下地絶縁層を形成し、この下地絶縁層の上側に第１の導電型層、第２の導電型層、第１の導電型層の順で三層を成膜して形成し、この三層および前記下地絶縁層に対して溝を設けて前記第１の半導体層および前記第２の半導体層とし、さらにこれら溝、前記第１の半導体層および前記第２の半導体層を覆うように設けた保護絶縁層を下地絶縁層に一体化させて絶縁層および空間部が形成されることを特徴とする請求項６〜請求項８の何れか一項に記載の半導体センサとした。
【００２４】
また、本発明の請求項１０に係る半導体センサは、
二面の側壁を有するとともに表から裏への底方向に貫通するようになされた直線状の孔を挟んで二区画が対向するように形成される半導体基板と、
第１の導電型／第２の導電型／第１の導電型の三層の積層体として前記半導体基板の一方の区画の上側に形成される第１の半導体層と、
第１の導電型／第２の導電型／第１の導電型の三層の積層体として前記半導体基板の他方の区画の上側に形成される第２の半導体層と、
前記第１の半導体層、および、前記第２の半導体層とともに前記半導体基板の表面を覆って空間部を形成する絶縁層と、
前記空間部の長手方向に伸びる棒体であり、前記空間部の側壁間方向の両側への隙間を維持する状態を定位置として、前記空間部内の空中に配置される可動ゲート電極と、
前記可動ゲート電極を移動可能に支持する梁構造の支持体と、
を備えることを特徴とする半導体センサとした。
【００２５】
また、本発明の請求項１１に係る半導体センサは、
前記第１の半導体層、前記第２の半導体層、および、前記空間部は、前記半導体基板の上側に第１の導電型層、第２の導電型層、第１の導電型層の順で三層を成膜により形成し、この三層および前記半導体基板に対して孔を設けて前記第１の半導体層および前記第２の半導体層とし、さらにこれら孔、前記第１の半導体層および前記第２の半導体層を覆うように絶縁層を設けて空間部が形成されることを特徴とする請求項１０に記載の半導体センサとした。
【００２６】
また、本発明の請求項１２に係る半導体センサは、
前記支持体は、
前記空間部の側壁間方向に前記可動ゲート電極が移動するように支持することを特徴とする請求項１〜請求項１１の何れか一項に記載の半導体センサとした。
【００２７】
また、本発明の請求項１３に係る半導体センサは、
前記支持体は、
前記可動ゲート電極を支持する支持部と、
前記支持部を前記空間部の側壁間方向に移動可能に支持する梁部と、
を備えることを特徴とする請求項１２に記載の半導体センサとした。
【００２８】
また、本発明の請求項１４に係る半導体センサは、
前記支持体は、前記支持部の両端を二個の梁部で接続して略Ｈ字型に形成されており、前記梁部は前記空間部の底方向の長さよりも前記空間部の側壁間方向の長さが短く形成されることを特徴とする請求項１３に記載の半導体センサとした。
【００２９】
また、本発明の請求項１５に係る半導体センサは、
前記支持体は、
前記空間部の長手方向に前記可動ゲート電極が移動するように支持することを特徴とする請求項１〜請求項１１の何れか一項に記載の半導体センサとした。
【００３０】
また、本発明の請求項１６に係る半導体センサは、
前記支持体は、
前記可動ゲート電極を支持する支持部と、
前記支持部を前記空間部の長手方向に移動可能に支持する梁部と、
を備えることを特徴とする請求項１５に記載の半導体センサとした。
【００３１】
また、本発明の請求項１７に係る半導体センサは、
前記支持体は、前記支持部の両側にそれぞれ二個の梁部を接続して略工字型に形成されており、前記梁部は前記空間部の底方向の長さよりも前記空間部の長手方向の長さが短く形成されることを特徴とする請求項１６に記載の半導体センサとした。
【００３２】
また、本発明の請求項１８に係る半導体センサは、
前記半導体センサは物理量として加速度を検出する加速度センサであることを特徴とする請求項１〜請求項１７の何れか一項に記載の半導体センサとした。
【００３３】
また、本発明の請求項１９に係る半導体センサは、
前記半導体センサは物理量として角速度を検出する角速度センサであることを特徴とする請求項１〜請求項１７の何れか一項に記載の半導体センサとした。
【発明の効果】
【００３４】
本発明によれば、プロセスの簡略化および静電引力の対策をともに行って、安価でありかつ高性能な半導体センサを提供することができる。
【図面の簡単な説明】
【００３５】
【図１】本発明を実施するための形態の半導体センサの構成図であり、図１（ａ）は斜視構成図、図１（ｂ）は側面図である。
【図２】半導体センサの製造方法の工程図であり、図２（ａ）は半導体層形成工程図、図２（ｂ）は溝形成工程図、図２（ｃ）は絶縁層形成工程図である。
【図３】半導体センサの製造方法の工程図であり、図３（ａ）は犠牲層形成工程図、図３（ｂ）は可動ゲート電極形成工程図である。
【図４】本発明を実施するための他の形態の半導体センサの構成図である。
【図５】本発明を実施するための他の形態の半導体センサの構成図である。
【図６】本発明を実施するための他の形態の半導体センサの構成図である。
【図７】本発明を実施するための他の形態の半導体センサの構成図である。
【図８】半導体センサの製造方法の工程図であり、図８（ａ）は半導体層形成工程図、図８（ｂ）は溝形成工程図、図８（ｃ）は保護絶縁層形成工程図である。
【図９】半導体センサの製造方法の工程図であり、図９（ａ）は犠牲層形成工程図、図９（ｂ）は可動ゲート電極形成工程図である。
【図１０】本発明を実施するための他の形態の半導体センサの構成図である。
【図１１】本発明を実施するための他の形態の半導体センサの構成図である。
【図１２】本発明を実施するための他の形態の半導体センサの構成図である。
【図１３】本発明を実施するための他の形態の半導体センサの構成図であり、図１３（ａ）は斜視構成図、図１３（ｂ）は側面図である。
【図１４】半導体センサの製造方法の工程図であり、図１４（ａ）は半導体層形成工程図、図１４（ｂ）は孔形成工程図、図１４（ｃ）は絶縁層形成工程図である。
【図１５】半導体センサの製造方法の工程図であり、図１５（ａ）は準備層形成工程図、図１５（ｂ）は犠牲層形成工程図、図１５（ｃ）は可動ゲート電極形成工程図である。
【図１６】本発明を実施するための他の形態の半導体センサの構成図である。
【図１７】本発明を実施するための他の形態の半導体センサの構成図である。
【図１８】従来技術のＦＥＴ型加速度センサの構造図である。
【発明を実施するための最良の形態】
【００３６】
続いて、本発明を実施するための形態の半導体センサ１について説明する。まず、可動ゲート型電界効果トランジスタである半導体センサ１の構成について図１を参照しつつ説明する。
半導体センサ１は、図１で示すように、半導体基板１１、絶縁層１２、第１の半導体層１３、第２の半導体層１４、可動ゲート電極１５、支持体１６、空間部１７を備える。以下、各構成について説明する。
【００３７】
半導体基板１１は、平面度が高い表面を有するＰ型のシリコン基板であり、中央に溝１１ａを有している。
絶縁層１２は、溝１１ａ、第１の半導体層１３、第２の半導体層１４とともに半導体基板１１の表面を覆うシリコン酸化膜である。この絶縁層１２は、半導体基板１１の表面を熱酸化することにより形成される。
【００３８】
第１の半導体層１３は、図１（ａ），（ｂ）で示すように、半導体基板１１の空間部１７の一方の側壁１７ａの側に、下側からＮ＋ 型のソース電極１３１、Ｐ型のチャネル１３２、Ｎ＋ 型のドレイン電極１３３を有する。なお、本形態の第１の導電型はＮ＋ 型であり、第２の導電型はＰ型である。これらソース電極１３１、チャネル１３２、ドレイン電極１３３は、後述するがイオン注入によらずに成膜で形成し、プロセスを簡略化している。ソース電極１３１、チャネル１３２およびドレイン電極１３３が並ぶ方向と、上から下側への底方向と、が略平行となるように配置される。このような第１の半導体層１３は、図１（ａ）でも明らかなように、空間部１７の側壁１７ａの上側（底面１７ｃから離れる側）に配置される。
【００３９】
ソース電極１３１には、ソース配線部（図示せず）と電気的に接続され、さらにこのソース配線部に接続されるソース側接続部が検出回路（図示せず）と接続されることとなる。また、ドレイン電極１３３には、ドレイン配線部（図示せず）と電気的に接続され、さらにこのドレイン配線部に接続されるドレイン側接続部が検出回路（図示せず）と接続されることとなる。
【００４０】
第２の半導体層１４は、図１（ａ），（ｂ）で示すように、半導体基板１１の空間部１７の他方の側壁１７ｂの側に下側からＮ＋ 型のソース電極１４１、Ｐ型のチャネル１４２、Ｎ＋ 型のドレイン電極１４３を有する。これらソース電極１４１、チャネル１４２、ドレイン電極１４３は、後述するがイオン注入によらずに成膜で形成し、プロセスを簡略化している。ソース電極１４１、チャネル１４２およびドレイン電極１４３が並ぶ方向と、上から下側への底方向と、が略平行となるように配置される。このような第２の半導体層１４は、図１（ａ）でも明らかなように、空間部１７の側壁１７ｂの上側（底面１７ｃから離れる側）に配置される。
【００４１】
ソース電極１４１には、ソース配線部（図示せず）と電気的に接続され、さらにこのソース配線部に接続されるソース側接続部が検出回路（図示せず）と接続されることとなる。また、ドレイン電極１４３には、ドレイン配線部（図示せず）と電気的に接続され、さらにこのドレイン配線部に接続されるドレイン側接続部が検出回路（図示せず）と接続されることとなる。
【００４２】
可動ゲート電極１５は、Ａｌ−Ｓｉにより形成されており、空間部１７内であって空中に位置する断面矩形状の棒体である。可動ゲート電極１５の大きさは、例えば幅１μｍ、高さ１μｍというものである。可動ゲート電極１５は、その一端が支持部１６に連接されて支持されている。これら可動ゲート電極１５と支持部１６とは、一体に形成される。可動ゲート電極１５は、側壁間方向隙間１７ｄ，１７ｅを隔ててチャネル１３２，１４２と同じ高さに配置される。可動ゲート電極１５は、図１（ｂ）では特に空中に位置する点が強調して図示されている。この可動ゲート電極１５は、空間部１７の長手方向に伸びるように配置される。そして、平面状のソース電極１３１、チャネル１３２およびドレイン電極１３３の平面方向、平面状のソース電極１４１、チャネル１４２およびドレイン電極１４３の平面方向、空間部１７の長手方向に対し、可動ゲート電極１５も略平行となるように配置される。
【００４３】
支持体１６は、Ａｌ−Ｓｉにより形成されており、一体に設けられた可動ゲート電極１５を移動可能に支持する梁構造体である。この支持体１６には図示しない錘を有し、例えば、加速度や角速度の変化に応じて移動するようになされている。支持体１６は、半導体基板１１に取り付けられて半導体基板１１に対して相対的に移動し、詳しくは可動ゲート電極１５を矢印α方向に移動させる。可動ゲート電極１５は二点鎖線による想像線で示す可動ゲート電極１５のように側壁１７ａ，１７ｂと平行を維持しつつ移動する。
【００４４】
空間部１７は、底面１７ｃ、および、対向する二面の側壁１７ａ，１７ｂを有する直線状の溝部である。この空間部１７は、半導体基板１１、第１の半導体層１３，第２の半導体層１４に絶縁層１２を形成し、そして直線状の溝１１ａや第１の半導体層１３，第２の半導体層１４を覆う絶縁層１２により区画されて形成される。二面の側壁１７ｂ，１７ｃは、図１（ｂ）の側面から視るように、底面１７ａに対して略９０°で両側に連接し、また二面の側壁１７ｂ，１７ｃは略平行となるように形成されている。空間部１７のみの断面は、図１（ｂ）（または図２（ｃ））からも明らかなように略□状に形成される。
【００４５】
そして、可動ゲート電極１５が空間部１７の長手方向に伸びるように空間部１７内に位置しており、可動ゲート電極１５と空間部１７の側壁１７ａとの間に側壁間方向隙間１７ｄが形成され、可動ゲート電極１５と空間部１７の側壁１７ｂとの間に側壁間方向隙間１７ｅが形成され、可動ゲート電極１５と空間部１７の底面１７ｃとの間に底方向隙間１７ｆが形成される。可動ゲート電極１５は、通常は図１（ｂ）で示すような定位置で停止するようになされており、側壁間方向隙間１７ｄ，１７ｅおよび底方向隙間１７ｆを保ちつつ、空間部１７内の空中に配置される。空間部１７内に可動ゲート電極１５がある場合、図１（ｂ）でも明らかなように、断面が略凹字状の隙間空間が形成される。
【００４６】
さらに、可動ゲート電極１５と一方の側壁１７ａ（または側壁１７ｂ）との間に形成される側壁間方向隙間１７ｄの長さｗ１（または側壁間方向隙間１７ｅの長さｗ２）より可動ゲート電極１５と底面との間に形成される底方向隙間１７ｆの長さｄ１を大きくした。大きさであるが、例えばａ・ｗ１＝ｄ１としたとき、ａは少なくとも１．２を超える数（例えば２．０）とする。半導体センサ１の構成はこのようなものである。
【００４７】
続いてこのような半導体センサ１を使用して検出するときの動作を可動ゲート電極１５の変動に着目して説明する。
可動ゲート電極１５は、二点鎖線による想像線で示す可動ゲート電極１５のように、平行を維持しつつα方向両側に移動する。
【００４８】
移動する可動ゲート電極１５と第１の半導体層１３との間に形成される空間部１７の側壁間方向隙間１７ｄの変動による電界の変化に応じてチャネル１３２に誘起されるキャリアの密度が変化するため、ソース電極１３１とドレイン電極１３３との間に流れるドレイン電流も変化し、第１の半導体層１３から電流信号の変化として検出することができる。
【００４９】
同様に、移動する可動ゲート電極１５と第２の半導体層１４との間に形成される空間部１７の側壁間方向隙間１７ｅの変動による電界の変化に応じてチャネル１４２に誘起されるキャリアの密度が変化するため、ソース電極１４１とドレイン電極１４３との間に流れるドレイン電流も変化し、第２の半導体層１４から電流信号の変化として検出することができる。
【００５０】
このような半導体センサ１では、物理量の変化に伴う可動ゲート電極１５の移動を、第１の半導体層１３からの電流信号の変化、および、第２の半導体層１４からの電流信号の変化として出力する。これら電流信号を検出することで、例えば、加速度や角速度という物理量を検出する。
【００５１】
このような半導体センサ１では、以下のような利点がある。例えば、可動ゲート電極１５と一方の側壁１７ａ（または側壁１７ｂ）との間に形成される側壁間方向隙間１７ｄの長さｗ１（または側壁間方向隙間１７ｅの長さｗ２）より可動ゲート電極１５と底面との間に形成される底方向隙間１７ｆの長さｄ１を大きくした。このような構成を採用することにより、例えば可動ゲート電極１５が静電引力により底面１７ｃへ吸引されて変位したとしても底方向隙間１７ｆの存在により直ちには吸引固着されない構造とすることができる。また、可動ゲート電極１５に対する静電引力自体も少なくしている。これら効果が相乗的に相俟って底面１７ｃへ吸着されるおそれが殆どなくなるという利点がある。
さらにまた、可動ゲート電極１５の両側面に隣接する両側壁から互いに相殺する方向に静電引力が働くため静電引力を弱めている。
このような構造にすることで、加速度・角速度による可動ゲート電極の変位を検出することが容易となり、感度を向上させることができる。
【００５２】
そして、特に下側にソース電極１３１，１４１を配置して、電流が下側から上側へ流れるようにしているため半導体基板１１への漏洩電流を抑止するという効果も奏しうる。
【００５３】
続いて、この半導体センサ１の製造方法について図２，図３を参照しつつ説明する。図２（ａ）は半導体層形成工程図であるが、Ｓｉ（シリコン）製の半導体基板１１の表面に、第１の導電型層１８１を成膜し、続いて第２の導電型層１８２を成膜し、続いて第１の導電型層１８３を成膜することにより、三層の積層体を形成する。この形成は例えば、ＣＶＤ（化学的気相法）、ＭＢＥ（分子線ビームエピタキシャル）などのエピタキシャル成長技術などの成膜により行うものとする。
【００５４】
続いて、三層の積層体を分離するように、半導体基板１１および三層の積層体に対して幅２μｍ深さ１．５μｍの溝１１ａを形成することで、三層の積層体を分断して両側にソース電極１３１，１４１、チャネル１３２，１４２およびドレイン電極１３３，１４３をまとめて形成する（溝形成工程）。ソース電極１３１、チャネル１３２およびドレイン電極１３３により第１の半導体層１３が形成され、また、ソース電極１４１、チャネル１４２およびドレイン電極１４３により第２の半導体層１４が形成される。
【００５５】
続いて溝１１ａ、第１の半導体層１３、および、第２の半導体層１４とともに半導体基板１１の表面を覆う絶縁層を形成する（絶縁層形成工程）。これら表面を覆うように１００ｎｍ厚の熱酸化膜による絶縁層１２を形成すると、図２（ｃ）に示すように、半導体基板１１の表面の全面が絶縁層１２で覆われる。
【００５６】
続いて絶縁層１２の上側に犠牲層１９を形成する（犠牲層形成工程）。
まず絶縁層１２の上側にポリシリコン（Poly-Si）による犠牲層用の準備層を０．５μｍ成膜し、さらその上面にマスクを形成する。このマスクは、例えばフォトレジストが、犠牲層用の準備層の上面に塗布された後に感光されてパターニングが行われて形成される。パターニングは、通常の等倍紫外線露光や縮小紫外線露光などにより行われる。等倍紫外線露光か縮小紫外線露光かは、必要な線幅に応じて決定される。本形態では線幅が１０μｍのため等倍紫外線露光が適用される。このマスク形成後に犠牲層用の準備層をプラズマエッチングすると、マスクの下側を除く犠牲層用の準備層が一部除去される。続いて、フォトレジストであるマスクは、プラズマアッシング装置によりアッシング除去される。そして、図３（ａ）で示すようなポリシリコンの犠牲層１９が形成される。犠牲層１９の膜厚も０．５μｍである。この犠牲層１９は、略凹字状で溝部１９ａを有する層となっている。この溝部１９ａは支持体１６も形成するような形状となっている。
【００５７】
続いて、犠牲層１９の上側に可動ゲート電極１５を形成する（可動ゲート電極形成工程）。
図３（ｂ）で示すように特に溝部２０ａ内にＡｌ−Ｓｉ（１％）を堆積して、１μｍ厚のＡｌ−Ｓｉ（１％）の可動ゲート電極１５や支持体１６を形成する。
具体的には図３（ａ）の溝部１９ａを埋め、犠牲層１９を覆うようにＡｌ−Ｓｉ（１％）を約２．５μｍ堆積する。不要な部分をフォトプロセスでパターニングした後、エッチングにより、溝部１９ａ内に残る程度にＡｌ−Ｓｉ（１％）層をエッチングすることにより１μｍ厚のＡｌ−Ｓｉ（１％）の可動ゲート電極１５や支持体１６を形成する。
【００５８】
続いて、犠牲層１９をエッチング除去する（犠牲層除去工程）。
ＳＦ６プラズマでポリシリコンの犠牲層１９を除去し、図１（ａ）で示すように、梁構造の可動ゲート電極１５が半導体基板１１の空間部１７内の両側壁１７ａ，１７ｂと対向するように空間部１７内の空中に設ける。可動ゲート電極１５の大きさは、幅１μｍ、高さ１μｍとなった。このようにして半導体センサ１が製造される。なお、本製造方法において、配線電極形成、可動ゲート電極の基板への固定部形成について説明を省略しているが、適宜採用することが可能である。
【００５９】
以上、本発明の半導体センサ１の製造方法について説明した。この製造方法によれば、特にイオン注入および活性化アニールを不要にしており、イオン注入時および活性化アニール時の横方向拡散がなくなり、ソース電極・ドレイン電極の設計時と形成後との寸法の誤差が小さくなった。また、第１，第２の半導体層を成膜という簡易なプロセスで形成できるという効果も奏しうる。
【００６０】
続いて他の形態の半導体センサ１’について図４を参照しつつ説明する。本形態では、先に説明した半導体センサ１と比較すると、絶縁層１２において、側壁１７ａ，１７ｂの絶縁層１２の厚さである側壁膜厚１２ａより底面１７ｃの絶縁層１２の厚さである底面膜厚１２ｂを大きくした点のみが相違する。例えば空間部１７の側壁１７ａ，１７ｂの側壁膜厚１２ａが０．３μｍであるのに対し、空間部１７の底面１７ｃの底面膜厚１２ｂが０．５μｍになる条件で成膜した。これ以外は先に説明した半導体センサ１の構造や製造方法は同じであり、同じ番号を付すとともに重複する説明を省略する。
【００６１】
このような半導体センサ１’では、以下のような利点がある。例えば、可動ゲート電極１５と一方の側壁１７ａ（または側壁１７ｂ）との間に形成される側壁間方向隙間１７ｄの長さｗ１（または側壁間方向隙間１７ｅの長さｗ２）より可動ゲート電極１５と底面１７ｃとの間に形成される底方向隙間１７ｆの長さｄ１を大きくした。このような構成を採用することにより、例えば可動ゲート電極１５が静電引力により底面１７ｃへ吸引されて変位したとしても底方向隙間１７ｆの存在により直ちには吸引固着されない構造とすることができる。そして、底面膜厚１２ｂを厚くしたことにより更に可動ゲート電極１５に対する静電引力自体を更に少なくしている。これら効果が相乗的に相俟って底面１７ｃへ吸着されるおそれが殆どなくなるという利点がある。
さらにまた、可動ゲート電極１５の両側面に隣接する両側壁から互いに相殺する方向に静電引力が働くため静電引力を弱めている。
このような構造にすることで、加速度・角速度による可動ゲート電極の変位を検出することが容易となり、感度を向上させることができる。
【００６２】
そして、特に下側にソース電極１３１，１４１を配置して、電流が下側から上側へ流れるようにしているため半導体基板１１への漏洩電流を抑止するという効果も奏しうる。
また、第１，第２の半導体層を成膜という簡易なプロセスで形成できるという効果も奏しうる。
【００６３】
続いて他の形態の半導体センサ２について図５を参照しつつ説明する。本形態では、先に説明した半導体センサ１と比較すると、底方向隙間１７ｆを従来技術程度の長さとしている点のみが相違する。これ以外は先に説明した半導体センサ１の構造や製造方法は同じであり、同じ番号を付すとともに重複する説明を省略する。
【００６４】
このような半導体センサ２では、例えば可動ゲート電極１５が静電引力による影響は従来技術と同程度であるが、それでも、可動ゲート電極１５の両側面に隣接する両側壁から互いに相殺する方向に静電引力が働くため静電引力を弱め、加速度・角速度による可動ゲート電極の変位を検出することが容易となり、感度を向上させることができる。
【００６５】
そして、特に下側にソース電極１３１，１４１を配置して、電流が下側から上側へ流れるようにしているため半導体基板１１への漏洩電流を抑止するという効果も奏しうる。
また、第１，第２の半導体層を成膜という簡易なプロセスで形成できるという効果も奏しうる。
【００６６】
続いて他の形態の半導体センサ２’について図６を参照しつつ説明する。本形態では、先に説明した半導体センサ１’と比較すると、底方向隙間１７ｆを従来技術程度の長さとしたが、絶縁層１２において、側壁１７ａ，１７ｂの絶縁層１２の厚さである側壁膜厚１２ａより底面１７ｃの絶縁層１２の厚さである底面膜厚１２ｂを大きくした点のみが相違する。例えば空間部１７の側壁１７ａ，１７ｂの側壁膜厚１２ａが０．３μｍであるのに対し、空間部１７の底面１７ｃの底面膜厚１２ｂが０．５μｍになる条件で成膜した。これ以外は先に説明した半導体センサ１の構造や製造方法は同じであり、同じ番号を付すとともに重複する説明を省略する。
【００６７】
このような半導体センサ２’では、以下のような利点がある。例えば、底面膜厚１２ｂを厚くしたことにより更に可動ゲート電極１５に対する静電引力自体を少なくしており、底面１７ｃへ吸着されるおそれが少なくなるという利点がある。
さらにまた、可動ゲート電極１５の両側面に隣接する両側壁から互いに相殺する方向に静電引力が働くため静電引力を弱めている。
このような構造にすることで、加速度・角速度による可動ゲート電極の変位を検出することが容易となり、感度を向上させることができる。
【００６８】
そして、特に下側にソース電極１３１，１４１を配置して、電流が下側から上側へ流れるようにしているため半導体基板１１への漏洩電流を抑止するという効果も奏しうる。
また、第１，第２の半導体層を成膜という簡易なプロセスで形成できるという効果も奏しうる。
【００６９】
続いて、本発明を実施するための他の形態の半導体センサ３について説明する。まず、可動ゲート型電界効果トランジスタである半導体センサ３の構成について図７を参照しつつ説明する。
半導体センサ３は、図７で示すように、半導体基板１１、絶縁層１２、第１の半導体層１３、第２の半導体層１４、可動ゲート電極１５、支持体１６、空間部１７を備える。先に図１〜図３を用いて説明した半導体センサ１と比較すると、特に半導体基板１１、絶縁層１２、第１の半導体層１３、第２の半導体層１４が相違するが、他の可動ゲート電極１５、支持体１６、空間部１７については同じである。そこで、相違点となる半導体基板１１、絶縁層１２、第１の半導体層１３、第２の半導体層１４について重点を置いて説明する。
【００７０】
半導体基板１１は、平面度が高い表面を有するＰ型のシリコン基板である。先の形態のような溝を有しない点で相違する。
絶縁層１２は、第１の半導体層１３、第２の半導体層１４とともに半導体基板１１の表面を覆うシリコン酸化膜である。この絶縁層１２は、製造方法にて後述するが、特に断面凹字状の下地絶縁層１２ｃと、断面逆ハット形の保護絶縁層１２ｄを重ね併せたものである。この絶縁層１２は、半導体基板１１の表面を熱酸化することにより形成される。
【００７１】
第１の半導体層１３は、図７で示すように、半導体基板１１の空間部１７の一方の側壁１７ａに下側からＮ＋ 型のソース電極１３１、Ｐ型のチャネル１３２、Ｎ＋ 型のドレイン電極１３３を有する。なお、本形態の第１の導電型はＮ＋ 型であり、第２の導電型はＰ型である。これらソース電極１３１、チャネル１３２、ドレイン電極１３３は、イオン注入によらずに成膜で形成し、プロセスを簡略化している。ソース電極１３１、チャネル１３２およびドレイン電極１３３が並ぶ方向と、上から下側への底方向と、が略平行となるように配置される。このような第１の半導体層１３は、図７でも明らかなように、空間部１７の側壁１７ａの上側（底面１７ｃから離れる側）に配置される。そして、先の図１〜図３で説明した半導体センサ１と比較して特に全て絶縁層１２の中に配置されている点が相違する。
【００７２】
ソース電極１３１には、ソース配線部（図示せず）と電気的に接続され、さらにこのソース配線部に接続されるソース側接続部が検出回路（図示せず）と接続されることとなる。また、ドレイン電極１３３には、ドレイン配線部（図示せず）と電気的に接続され、さらにこのドレイン配線部に接続されるドレイン側接続部が検出回路（図示せず）と接続されることとなる。
【００７３】
第２の半導体層１４は、図７で示すように、半導体基板１１の空間部１７の他方の側壁１７ｂに下側からＮ＋ 型のソース電極１４１、Ｐ型のチャネル１４２、Ｎ＋ 型のドレイン電極１４３を有する。これらソース電極１４１、チャネル１４２、ドレイン電極１４３は、イオン注入によらずに成膜で形成し、プロセスを簡略化している。ソース電極１４１、チャネル１４２およびドレイン電極１４３が並ぶ方向と、上から下側への底方向と、が略平行となるように配置される。このような第２の半導体層１４は、図７でも明らかなように、空間部１７の側壁１７ｂの上側（底面１７ｃから離れる側）に配置される。そして、先の図１〜図３で説明した半導体センサ１と比較して特に全て絶縁層１２の中に配置されている点が相違する。
【００７４】
ソース電極１４１には、ソース配線部（図示せず）と電気的に接続され、さらにこのソース配線部に接続されるソース側接続部が検出回路（図示せず）と接続されることとなる。また、ドレイン電極１４３には、ドレイン配線部（図示せず）と電気的に接続され、さらにこのドレイン配線部に接続されるドレイン側接続部が検出回路（図示せず）と接続されることとなる。
【００７５】
以下、可動ゲート電極１５、支持体１６、空間部１７については先の図１〜図３で説明した半導体センサ１と同じであり、重複する説明を省略する。
また、続いてこのような半導体センサ３を使用して検出するときの動作も先の図１〜図３で説明した半導体センサ１と同じであり、重複する説明を省略する。
【００７６】
このような半導体センサ３では、以下のような利点がある。例えば、可動ゲート電極１５と一方の側壁１７ａ（または側壁１７ｂ）との間に形成される側壁間方向隙間１７ｄの長さｗ１（または側壁間方向隙間１７ｅの長さｗ２）より可動ゲート電極１５と底面との間に形成される底方向隙間１７ｆの長さｄ１を大きくした。このような構成を採用することにより、例えば可動ゲート電極１５が静電引力により底面１７ｃへ吸引されて変位したとしても底方向隙間１７ｆの存在により直ちには吸引固着されない構造とすることができる。また、絶縁層１２からは静電引力がでないため、この点で静電引力を少なくしている。これら効果が相乗的に相俟って底面１７ｃへ吸着されるおそれが殆どなくなるという利点がある。
さらにまた、可動ゲート電極１５の両側面に隣接する両側壁から互いに相殺する方向に静電引力が働くため静電引力を弱めている。
このような構造にすることで、加速度・角速度による可動ゲート電極の変位を検出することが容易となり、感度を向上させることができる。
【００７７】
そして、特に下側にソース電極１３１，１４１を配置して、電流が下側から上側へ流れるようにしているため半導体基板１１への漏洩電流を抑止するという効果も奏しうる。
また、ソース電極１３１，１４１の下側は絶縁層１２であるため、この点でも半導体基板１１への漏洩電流を抑止するという効果も奏しうる。
【００７８】
続いて、この半導体センサ３の製造方法について図８，図９を参照しつつ説明する。図８（ａ）は半導体層形成工程図であるが、Ｓｉ（シリコン）製の半導体基板１１の表面に、まず、１μｍと厚い絶縁膜である下地絶縁層１２ｃを形成し、この下地絶縁層１２ｃの上に、第１の導電型層１８１を成膜し、続いて第２の導電型層１８２を成膜し、続いて第１の導電型層１８３を成膜することにより、三層の積層体を形成する。この形成は例えば、スパッタリングやＣＶＤ（化学的気相法）のような成膜により行うものとする。
【００７９】
続いて、三層の積層体を分離するように、下地絶縁層１２ｃの途中までおよび三層の積層体に対して幅２μｍ深さ１．５μｍの溝１２ｅを形成することで、三層の積層体を分断して両側にソース電極１３１，１４１、チャネル１３２，１４２およびドレイン電極１３３，１４３をまとめて形成する（溝形成工程）。ソース電極１３１、チャネル１３２およびドレイン電極１３３により第１の半導体層１３が形成され、また、ソース電極１４１、チャネル１４２およびドレイン電極１４３により第２の半導体層１４が形成される。
【００８０】
続いて溝１２ｅ、第１の半導体層１３、および、第２の半導体層１４とともに下地絶縁層１２ｃの表面を覆う保護絶縁層１２ｄを形成する（保護絶縁層形成工程）。これら表面を覆うように保護絶縁層１２ｄを形成すると、図８（ｃ）に示すように、表面が保護絶縁層１２で覆われる。そして、下地絶縁層１２ｃと保護絶縁層１２ｄとが一体化して絶縁層１２が形成される。
【００８１】
続いて絶縁層１２の上側に犠牲層１９を形成する（犠牲層形成工程）。
まず絶縁層１２の上側にポリシリコン（Poly-Si）による犠牲層用の準備層を０．５μｍ成膜し、さらその上面にマスクを形成する。このマスクは、例えばフォトレジストが、犠牲層用の準備層の上面に塗布された後に感光されてパターニングが行われて形成される。パターニングは、通常の等倍紫外線露光や縮小紫外線露光などにより行われる。等倍紫外線露光か縮小紫外線露光かは、必要な線幅に応じて決定される。本形態では線幅が１０μｍのため等倍紫外線露光が適用される。このマスク形成後に犠牲層用の準備層をプラズマエッチングすると、マスクの下側を除く犠牲層用の準備層が一部除去される。続いて、フォトレジストであるマスクは、プラズマアッシング装置によりアッシング除去される。そして、図９（ａ）で示すようなポリシリコンの犠牲層１９が形成される。犠牲層１９の膜厚も０．５μｍである。この犠牲層１９は、略凹字状で溝部１９ａを有する層となっている。この溝部１９ａは支持体１６も形成するような形状となっている。
【００８２】
続いて、犠牲層１９の上側に可動ゲート電極１５を形成する（可動ゲート電極形成工程）。
図９（ｂ）で示すように特に溝部１９ａ内にＡｌ−Ｓｉ（１％）を堆積して、１μｍ厚のＡｌ−Ｓｉ（１％）の可動ゲート電極１５や支持体１６を形成する。
具体的には図９（ａ）の溝部１９ａを埋め、犠牲層１９を覆うようにＡｌ−Ｓｉ（１％）を約２．５μｍ堆積する。不要な部分をフォトプロセスでパターニングした後、エッチングにより、溝部１９ａ内に残る程度にＡｌ−Ｓｉ（１％）層をエッチングすることにより１μｍ厚のＡｌ−Ｓｉ（１％）の可動ゲート電極１５や支持体１６を形成する。
【００８３】
続いて、犠牲層１９をエッチング除去する（犠牲層除去工程）。
ＳＦ６プラズマでポリシリコンの犠牲層１９を除去し、図７で示すように、梁構造の可動ゲート電極１５が半導体基板１１の空間部１７内の両側壁１７ａ，１７ｂと対向するように空間部１７内の空中に設ける。可動ゲート電極１５の大きさは、幅１μｍ、高さ１μｍとなった。このようにして半導体センサ３が製造される。なお、本製造方法において、配線電極形成、可動ゲート電極の基板への固定部形成について説明を省略しているが、適宜採用することが可能である。
【００８４】
以上、本発明の半導体センサ３の製造方法について説明した。本発明の製造方法によれば、特にイオン注入および活性化アニールを不要にしており、イオン注入時および活性化アニール時の横方向拡散がなくなり、ソース電極・ドレイン電極の設計時と形成後との寸法の誤差が小さくなった。また、第１，第２の半導体層を成膜という簡易なプロセスで形成できるという効果も奏しうる。
【００８５】
続いて他の形態の半導体センサ３’について図１０を参照しつつ説明する。本形態では、先に説明した半導体センサ３と比較すると、絶縁層１２において、側壁１７ａ，１７ｂの絶縁層１２の厚さである側壁膜厚１２ａより底面１７ｃの絶縁層１２の厚さである底面膜厚１２ｂを大きくした点のみが相違する。例えば空間部１７の側壁１７ａ，１７ｂの側壁膜厚１２ａが０．３μｍであるのに対し、空間部１７の底面１７ｃの底面膜厚１２ｂが０．５μｍになる条件で成膜した。これ以外は先に説明した半導体センサ３と構造や製造方法は同じであり、同じ番号を付すとともに重複する説明を省略する。
【００８６】
このような半導体センサ３’では、以下のような利点がある。例えば、可動ゲート電極１５と一方の側壁１７ａ（または側壁１７ｂ）との間に形成される側壁間方向隙間１７ｄの長さｗ１（または側壁間方向隙間１７ｅの長さｗ２）より可動ゲート電極１５と底面との間に形成される底方向隙間１７ｆの長さｄ１を大きくした。このような構成を採用することにより、例えば可動ゲート電極１５が静電引力により底面１７ｃへ吸引されて変位したとしても底方向隙間１７ｆの存在により直ちには吸引固着されない構造とすることができる。また、絶縁層１２からは静電引力がでないため、この点でも静電引力を少なくしている。そして、底面膜厚１２ｂを厚くしたことにより更に可動ゲート電極１５に対する静電引力自体を少なくする。これら効果が相乗的に相俟って底面１７ｃへ吸着されるおそれが殆どなくなるという利点がある。
さらにまた、可動ゲート電極１５の両側面に隣接する両側壁から互いに相殺する方向に静電引力が働くため静電引力を弱めている。
このような構造にすることで、加速度・角速度による可動ゲート電極の変位を検出することが容易となり、感度を向上させることができる。
【００８７】
そして、特に下側にソース電極１３１，１４１を配置して、電流が下側から上側へ流れるようにしているため半導体基板１１への漏洩電流を抑止するという効果も奏しうる。
また、ソース電極１３１，１４１の下側は絶縁層であるため、この点でも半導体基板１１への漏洩電流を抑止するという効果も奏しうる。
また、第１，第２の半導体層を成膜という簡易なプロセスで形成できるという効果も奏しうる。
【００８８】
続いて他の形態の半導体センサ４について図１１を参照しつつ説明する。本形態では、先に説明した半導体センサ３と比較すると、底方向隙間１７ｆを従来技術程度の長さとしてる点のみが相違する。これ以外は先に説明した半導体センサ１の構造や製造方法は同じであり、同じ番号を付すとともに重複する説明を省略する。
【００８９】
このような半導体センサ４では、例えば距離に起因する可動ゲート電極１５への静電引力の影響は従来技術と同程度であるが、それでも、絶縁層１２からは静電引力がでないため、この点でも静電引力を少なくし、また、可動ゲート電極１５の両側面に隣接する両側壁から互いに相殺する方向に静電引力が働くため静電引力を弱め、加速度・角速度による可動ゲート電極の変位を検出することが容易となり、感度を向上させることができる。
【００９０】
そして、特に下側にソース電極１３１，１４１を配置して、電流が下側から上側へ流れるようにしているため半導体基板１１への漏洩電流を抑止するという効果も奏しうる。
また、ソース電極１３１，１４１の下側は絶縁層であるため、この点でも半導体基板１１への漏洩電流を抑止するという効果も奏しうる。
また、第１，第２の半導体層を成膜という簡易なプロセスで形成できるという効果も奏しうる。
【００９１】
続いて他の形態の半導体センサ４’について図１２を参照しつつ説明する。本形態では、先に説明した半導体センサ３と比較すると、底方向隙間１７ｆを従来技術程度の長さとしたが、絶縁層１２において、側壁１７ａ，１７ｂの絶縁層１２の厚さである側壁膜厚１２ａより底面１７ｃの絶縁層１２の厚さである底面膜厚１２ｂを大きくした点のみが相違する。例えば空間部１７の側壁１７ａ，１７ｂの側壁膜厚１２ａが０．３μｍであるのに対し、空間部１７の底面１７ｃの底面膜厚１２ｂが０．５μｍになる条件で成膜した。これ以外は先に説明した半導体センサ３と構造や製造方法は同じであり、同じ番号を付すとともに重複する説明を省略する。
【００９２】
このような半導体センサ４’では、以下のような利点がある。例えば、底面膜厚１２ｂを厚くしたことにより更に可動ゲート電極１５に対する静電引力自体を更に少なくしており、底面１７ｃへ吸着されるおそれが少なくなるという利点がある。また、例えば距離に起因する可動ゲート電極１５への静電引力の影響は従来技術と同程度であるが、それでも、絶縁層１２からは静電引力がでないため、この点でも静電引力を少なくし、また、可動ゲート電極１５の両側面に隣接する両側壁から互いに相殺する方向に静電引力が働くため静電引力を弱める。これら効果が相乗的に相俟って、加速度・角速度による可動ゲート電極の変位を検出することが容易となり、感度を向上させることができる。
【００９３】
そして、特に下側にソース電極１３１，１４１を配置して、電流が下側から上側へ流れるようにしているため半導体基板１１への漏洩電流を抑止するという効果も奏しうる。
また、ソース電極１３１，１４１の下側は絶縁層であるため、この点でも半導体基板１１への漏洩電流を抑止するという効果も奏しうる。
また、第１，第２の半導体層を成膜という簡易なプロセスで形成できるという効果も奏しうる。
【００９４】
続いて、本発明を実施するための他の形態の半導体センサ５について説明する。まず、可動ゲート型電界効果トランジスタである半導体センサ５の構成について図１３を参照しつつ説明する。
半導体センサ５は、図１３で示すように、半導体基板１１、絶縁層１２、第１の半導体層１３、第２の半導体層１４、可動ゲート電極１５、支持体１６、空間部１７を備える。以下、各構成について説明する。
【００９５】
半導体基板１１は、平面度が高い表面を有するＰ型のシリコン基板であり、中央に孔１１ｂを有している。
絶縁層１２は、孔１１ｂ、第１の半導体層１３、第２の半導体層１４とともに半導体基板１１の表面を覆うシリコン酸化膜である。この絶縁層１２は、半導体基板１１の表面を熱酸化することにより形成される。
【００９６】
第１の半導体層１３は、図１３（ａ），（ｂ）で示すように、半導体基板１１の空間部１７の一方の側壁１７ａの側に、下側からＮ＋ 型のソース電極１３１、Ｐ型のチャネル１３２、Ｎ＋ 型のドレイン電極１３３を有する。なお、本形態の第１の導電型はＮ＋ 型であり、第２の導電型はＰ型である。これらソース電極１３１、チャネル１３２、ドレイン電極１３３は、イオン注入によらずに成膜で形成し、プロセスを簡略化している。ソース電極１３１、チャネル１３２およびドレイン電極１３３が並ぶ方向と、上から下側への底方向と、が略平行となるように配置される。このような第１の半導体層１３は、図１３（ａ）でも明らかなように、空間部１７の側壁１７ａの上側に配置される。
【００９７】
ソース電極１３１には、ソース配線部（図示せず）と電気的に接続され、さらにこのソース配線部に接続されるソース側接続部が検出回路（図示せず）と接続されることとなる。また、ドレイン電極１３３には、ドレイン配線部（図示せず）と電気的に接続され、さらにこのドレイン配線部に接続されるドレイン側接続部が検出回路（図示せず）と接続されることとなる。
【００９８】
第２の半導体層１４は、図１３（ａ），（ｂ）で示すように、半導体基板１１の空間部１７の他方の側壁１７ｂの側に、下側からＮ＋ 型のソース電極１４１、Ｐ型のチャネル１４２、Ｎ＋ 型のドレイン電極１４３を有する。これらソース電極１４１、チャネル１４２、ドレイン電極１４３は、イオン注入によらずに成膜で形成し、プロセスを簡略化している。ソース電極１４１、チャネル１４２およびドレイン電極１４３が並ぶ方向と、上から下側への底方向と、が略平行となるように配置される。このような第２の半導体層１４は、図１３（ａ）でも明らかなように、空間部１７の側壁１７ｂの上側に配置される。
【００９９】
ソース電極１４１には、ソース配線部（図示せず）と電気的に接続され、さらにこのソース配線部に接続されるソース側接続部が検出回路（図示せず）と接続されることとなる。また、ドレイン電極１４３には、ドレイン配線部（図示せず）と電気的に接続され、さらにこのドレイン配線部に接続されるドレイン側接続部が検出回路（図示せず）と接続されることとなる。
【０１００】
可動ゲート電極１５は、Ａｌ−Ｓｉにより形成されており、空間部１７内であって空中に位置する断面略三角状の棒体である。可動ゲート電極１５の大きさは、例えば広い部分で１μｍ、高さは１μｍというものである。可動ゲート電極１５は、その一端が支持部１６に連接されて支持されている。これら可動ゲート電極１５と支持部１６とは、一体に形成される。可動ゲート電極１５は、側壁間方向隙間１７ｄ，１７ｅを隔ててチャネル１３２，１４２と同じ高さに配置される。可動ゲート電極１５は、図１３（ｂ）では特に空中に位置する点が強調して図示されている。この可動ゲート電極１５は、空間部１７の長手方向に伸びるように配置される。そして、平面状のソース電極１３１、チャネル１３２およびドレイン電極１３３の平面方向、平面状のソース電極１４１、チャネル１４２およびドレイン電極１４３の平面方向、空間部１７の長手方向に対し、可動ゲート電極１５も略平行となるように配置される。
【０１０１】
支持体１６は、Ａｌ−Ｓｉにより形成されており、一体に設けられた可動ゲート電極１５を移動可能に支持する梁構造体である。この支持体１６には図示しない錘を有し、例えば、加速度や角速度の変化に応じて移動するようになされている。支持体１６は、半導体基板１１に取り付けられて半導体基板１１に対して相対的に移動し、詳しくは可動ゲート電極１５を矢印α方向に移動させる。
【０１０２】
空間部１７は、対向する二面の側壁１７ａ，１７ｂを有する直線状の孔である。この空間部１７は、半導体基板１１、第１の半導体層１３，第２の半導体層１４に絶縁層１２を形成すると、直線状の孔１１ｂや第１の半導体層１３，第２の半導体層１４を覆う絶縁層１２により区画されて形成される。二面の側壁１７ｂ，１７ｃは略平行となるように形成されている。空間部１７のみの断面は、図１３（ｂ）（または図１４（ｃ））からも明らかなように略□状に形成される。
【０１０３】
そして、可動ゲート電極１５が空間部１７の長手方向に伸びるように空間部１７内に位置しており、可動ゲート電極１５と空間部１７の側壁１７ａとの間に側壁間方向隙間１７ｄが形成され、可動ゲート電極１５と空間部１７の側壁１７ｂとの間に側壁間方向隙間１７ｅが形成される。可動ゲート電極１５は、通常は図１３（ｂ）で示すような定位置で停止するようになされており、側壁間方向隙間１７ｄ，１７ｅを保ちつつ、空間部１７内の空中に配置される。空間部１７内に可動ゲート電極１５がある場合、図１３（ｂ）でも明らかなように、断面が略凹字状の隙間空間が形成される。半導体センサ５の構成はこのようなものである。
なお、このような半導体センサ５を使用して検出するときの動作は、先に説明した半導体センサ１の可動ゲート電極１５と第１の半導体層１３との間に形成される空間部１７の側壁間方向隙間１７ｄ，１７ｅの変動による電界の変化による動作と同じであり、重複する説明を省略する。
【０１０４】
このような半導体センサ５では、以下のような利点がある。例えば、可動ゲート電極１５の底方向には半導体基板が存在しない。このような構成を採用することにより、可動ゲート電極１５の下側から静電引力を受けることがなくなった。また、仮に下側の側壁１７ａ，１７ｂから静電引力を受けることにより底方向へ吸引されて変位したとしてももはや底面がなく吸引固着されない構造とすることができる。また、可動ゲート電極１５に対する静電引力自体も少なくしている。これら効果が相乗的に相俟って底面へ吸着される事態の発生が完全になくなるという利点がある。
さらにまた、可動ゲート電極１５の両側面に隣接する両側壁から互いに相殺する方向に静電引力が働くため静電引力を弱めている。
このような構造にすることで、加速度・角速度による可動ゲート電極の変位を検出することが容易となり、感度を向上させることができる。
【０１０５】
そして、特に下側にソース電極１３１，１４１を配置して、電流が下側から上側へ流れるようにしているため半導体基板１１への漏洩電流を抑止するという効果も奏しうる。
【０１０６】
続いて、この半導体センサ５の製造方法について図１４，図１５を参照しつつ説明する。図１４（ａ）は半導体層形成工程図であるが、Ｓｉ（シリコン）製の半導体基板１１の表面に、第１の導電型層１８１を成膜し、続いて第２の導電型層１８２を成膜し、続いて第１の導電型層１８３を成膜することにより、三層の積層体を形成する。この形成は例えば、スパッタリングやＣＶＤ（化学的気相法）のような成膜により行うものとする。
【０１０７】
続いて、三層の積層体を分離するように、半導体基板１１および三層の積層体に対して幅２μｍの孔１１ｂを形成することで、三層の積層体を分断して両側にソース電極１３１，１４１、チャネル１３２，１４２およびドレイン電極１３３，１４３をまとめて形成する（孔形成工程）。ソース電極１３１、チャネル１３２およびドレイン電極１３３により第１の半導体層１３が形成され、また、ソース電極１４１、チャネル１４２およびドレイン電極１４３により第１の半導体層１３が形成される。
【０１０８】
続いて孔１１ｂ、第１の半導体層１３、および、第２の半導体層１４とともに半導体基板１１の表面を覆う１００ｎｍ厚の絶縁層を形成する（絶縁層形成工程）。これら表面を覆うように１００ｎｍ厚の熱酸化膜による絶縁層１２を形成すると、図１３（ｃ）に示すように、半導体基板１１の表面の全面が絶縁層１２で覆われる。そして空間部１７が形成される。
【０１０９】
続いて空間部１７を埋め戻して準備層２０を形成する（準備層形成工程）。
空間部１７の中にポリシリコン（Poly-Si）を堆積させて、図１５（ａ）で示すような準備層２０を形成する。
続いて、この準備層２０に対してプラズマエッチングにより、孔１１ｂの途中まで達する穴２１を形成し、図１５（ｂ）で示すようなポリシリコンの犠牲層２２が形成される。溝内壁のポリシリコン厚さは薄いところで約０．５μｍとなった。この犠牲層２２は、略凹字状でＶ字状の穴２１を有する層となっている。この穴２１は支持体１６も形成するような形状となっている。
【０１１０】
続いて、犠牲層１９の上側に可動ゲート電極１５を形成する（可動ゲート電極形成工程）。
図１５（ｃ）で示すように特に穴２１内にＡｌ−Ｓｉ（１％）を堆積して、１μｍ厚のＡｌ−Ｓｉ（１％）の可動ゲート電極１５や支持体１６を形成する。
具体的には図１５（ｂ）の溝部２１を埋め、犠牲層２２を覆うようにＡｌ−Ｓｉ（１％）を約２．５μｍ堆積する。不要な部分をフォトプロセスでパターニングした後、エッチングにより、溝部２１内に残る程度にＡｌ−Ｓｉ（１％）層をエッチングすることによりＡｌ−Ｓｉ（１％）の可動ゲート電極１５や支持体１６を形成する。
【０１１１】
続いて、犠牲層１９をエッチング除去する（犠牲層除去工程）。
ＳＦ６プラズマでポリシリコンの犠牲層２２を除去し、図１３（ａ）で示すように、梁構造の可動ゲート電極１５が半導体基板１１の空間部１７内の両側壁１７ａ，１７ｂと対向するように空間部１７内の空中に設ける。可動ゲート電極１５の大きさは、幅１μｍ、高さ１μｍとなった。このようにして半導体センサ５が製造される。なお、本製造方法において、配線電極形成、可動ゲート電極の基板への固定部形成について説明を省略しているが、適宜採用することが可能である。
【０１１２】
以上、本発明の半導体センサ５の製造方法について説明した。本発明の製造方法によれば、特にイオン注入および活性化アニールを不要にしており、イオン注入時および活性化アニール時の横方向拡散がなくなり、ソース電極・ドレイン電極の設計時と形成後との寸法の誤差が小さくなった。また、第１，第２の半導体層を成膜という簡易なプロセスで形成できるという効果も奏しうる。
【０１１３】
続いて他の形態の半導体センサ６について図１６を参照しつつ説明する。
本形態の半導体センサ６では、図１６で示すように、空間部１７の側壁間方向（Ｘ方向）に可動ゲート電極１５が移動するように支持体１６が可動ゲート電極１５を支持するというものであるが、詳しくは、支持体１６は、可動ゲート電極１５を支持する支持部１６ａと、支持部１６ａを空間部１７の側壁間方向（Ｘ方向）に移動可能に支持する梁部１６ｂと、梁部１６ｂを絶縁層１２を介して半導体基板１１に固定する固定部１６ｃと、を備えている。支持部１６ａと梁部１６ｂとは中空にある。この支持体１６は、支持部１６ａの両端を二個の梁部１６ｂで接続して略Ｈ字型に形成されており、特に梁部１６ｂは、空間部１７の底方向（矢印Ｚ方向）の長さｄよりも空間部１７の側壁間方向（矢印Ｘ方向）の長さＷが短く形成されるようにして、空間部１７の側壁間方向（矢印Ｘ方向）に梁部１６ｂを撓みやすくして可動ゲート電極１５が空間部１７の側壁間方向（矢印Ｘ方向）に移動しやすいように構成している。
【０１１４】
このような半導体センサ６では、梁１６ｂの長辺方向を側壁１７ａ，１７ｂおよび底面１７ｃの平行方向（矢印Ｙ方向）に配置し、可動ゲート電極１５が、溝の側壁１７ａ，１７ｂおよび底面１７ｃの平行方向（矢印Ｙ方向）に比べて、側壁１７ａ，１７ｂの垂直方向である側壁間方向（矢印Ｘ方向）に動きやすいＨ字型の構造とした。
さらに、梁１７ｂの断面を、幅Ｗ（矢印Ｘ方向の長さ）０．５μｍに比べて厚さｄ（矢印Ｚ方向の長さ）１μｍと大きくした。このため、可動ゲート電極１５の変位が、溝の底面１７ｃに垂直な底面方向（矢印Ｚ方向）への変位に比べて、溝の側壁１７ａ，１７ｂに垂直な側壁間方向（矢印Ｘ方向）への変位が容易な構造（換言すれば空間部１７の底面方向（矢印Ｚ方向）へは変位しにくい構造）になり、空間部１７の底面１７ｃからの静電引力に拘わらず吸着されない構造とした。
【０１１５】
なお、第１の半導体層１３および第２の半導体層１４は先に図１〜図１５を用いて説明した半導体センサ１，１’，２，２’，３，３’４，４’，５の何れかの構造を採用すれば良い。この第１の半導体層１３および第２の半導体層１４については同じ符号を付すとともに重複する説明を省略する。
また、半導体センサ６の製造方法についても、可動ゲート１５および支持体１６の型となる犠牲層の溝部や孔部の構造を変更するだけであって他は同じであるため重複する説明を省略する。
このような半導体センサ６によれば、可動ゲート電極１５の移動方向は、物理量の検出感度を高める側壁間方向（矢印Ｘ方向）へはより動きやすくし、物理量の検出に不要な他の方向（矢印Ｙ方向、矢印Ｚ方向）へは動きにくくしているため、検出感度の向上に寄与する。
【０１１６】
続いて他の形態の半導体センサについて図１７を参照しつつ説明する。
本形態では、空間部１７の長手方向（矢印Ｙ方向）に可動ゲート電極１５が移動するように支持体１６が可動ゲート電極１５を支持するというものであり、詳しくは、支持体１６は、可動ゲート電極１５を支持する支持部１６ａと、支持部１６ａを空間部１７の長手方向（矢印Ｙ方向）に移動可能に支持する梁部１６ｂと、梁部１６ｂを絶縁層１２を介して半導体基板１１に固定する固定部１６ｃと、を備えている。支持部１６ａと梁部１６ｂとは中空にある。この支持体１６は、支持部１６ａの一方の側に２個であって両側で計４個の梁部１６ｂを接続して略工字型に形成されており、梁部１６ｂは空間部１７の底面方向の長さｄ（矢印Ｚ方向の長さ）よりも空間部１７の長手方向の長さＷ（矢印Ｙ方向の長さ）が短く形成されるようにして、空間部１７の長手方向（矢印Ｙ方向）に梁部１６ｂを撓みやすくして可動ゲート電極１５が空間部１７の長手方向（矢印Ｙ方向）に移動しやすいように構成している。
【０１１７】
このような半導体センサ５では、梁１６ｂの長辺方向（矢印Ｘ方向）を側壁１７ａ，１７ｂの垂直方向である側壁間方向（矢印Ｘ方向）に配置し、可動ゲート電極１５が、側壁１７ａ，１７ｂの垂直方向である側壁間方向（矢印Ｘ方向）に比べて、溝の側壁１７ａ，１７ｂおよび底面１７ｃの平行方向（矢印Ｙ方向）に動きやすい工字型の構造とした。
さらに、梁１７ｂの断面を、幅Ｗ（矢印Ｙ方向の長さ）０．５μｍに比べて厚さｄ（矢印Ｚ方向の長さ）１μｍと大きくした。このため、可動ゲート電極１５の変位が、空間部１７の底面１７ｃに垂直な底面方向（矢印Ｚ方向）への変位に比べて、空間部１７の側壁１７ａ，１７ｂおよび底面１７ｃの平行方向（矢印Ｙ方向）への変位が容易な構造（換言すれば底面方向（矢印Ｚ方向）へは変位しにくい構造）になり、空間部１７の底面１７ｃからの静電引力に拘わらず吸着されない構造とした。
【０１１８】
この構造では、可動ゲート電極１５の矢印Ｙ方向の変位である変位Ｙとドレイン電流の関係は、可動ゲート電極１５とドレイン１３２，１４２とが対向する距離に比例するように変化する。
さらに、第１の半導体層１３、第２の半導体層１４、可動ゲート電極１５をそれぞれ反対側にも設けて両側のドレイン電流の差分をとる構成としている。これにより、変位に対する感度を向上させている。
【０１１９】
なお、第１の半導体層１３および第２の半導体層１４は先に図１〜図１５を用いて説明した半導体センサ１，１’，２，２’，３，３’４，４’，５の何れかの構造を採用すれば良い。この第１の半導体層１３および第２の半導体層１４については同じ符号を付すとともに重複する説明を省略する。
また、半導体センサ７の製造方法についても、可動ゲート１５および支持体１６の型となる犠牲層の溝部や穴の構造を変更するだけであって他は同じであるため重複する説明を省略する。
このような半導体センサ７によれば、可動ゲート電極１５の移動方向は、物理量の検出感度を高める側壁間方向（矢印Ｙ方向）へはより動きやすくし、物理量の検出に不要な他の方向（矢印Ｘ方向、矢印Ｚ方向）へは動きにくくしているため、検出感度の向上に寄与する。
【０１２０】
以上本発明の半導体センサ１，１’，２，２’，３，３’４，４’，５，６，７について説明した。これら半導体センサ１，１’，２，２’，３，３’４，４’，５，６，７は、特に、物理量として加速度を検出する加速度センサとして用いることができる。可動ゲート電極１５に接続される支持部１５ａの質量部分が加速されたとき、梁構造の可動ゲート電極１５は力により変位させられる。そして、可動ゲート電極１５の変位に応じてドレイン電流が変化する。このように加速度センサとして用いることが好適である。
また、物理量として角速度を検出する角速度センサとして用いることも原理上可能である。このように各種物理量を計測するセンサとすることができる。
【０１２１】
これらのような半導体センサによれば、第１の導電型／第２の導電型／第１の導電型の三層の積層体を形成し、その後に三層の積層体を分断するような溝部を形成して第１，第２の半導体層をともに設けるようにした。このような構成を採用したため、特にイオン注入というプロセスを省略でき、且つ静電引力の対策を施すことができる。
【０１２２】
また、可動ゲート電極の両側の側壁から静電引力が働くため、側壁間方向の静電引力が弱められる。特に、加速度・角速度に対する感度が向上するため、半導体センサを加速度センサや角速度センサとして用いたときに本発明の効果を享受できる。
【０１２３】
また、可動ゲート電極１５を支持する支持体１６の梁部１６ｂの断面を工夫することで、空間部１７の底面１７への静電引力に影響されにくい構造とし、不良発生の防止に寄与する。
また図１７を用いて説明した半導体センサ７では一方の半導体層１３，１４（図１７では上側の半導体層１３，１４）からのドレイン電流と、他方の半導体層１３，１４（図１７では下側の半導体層１３，１４）からドレイン電流との差分を取ることにより感度を向上させることができる。
【０１２４】
なお、可動ゲート電極１５や支持体１６としてＡｌ−Ｓｉを用いたが、これはポリシリコン、アルミニウム、タングステン、モリブデン、銅などの導電性材料でもよく、金属シリサイド系材料なども用いることができる。
また、ドレインとソースにｎ型半導体を、チャンネルにｐ型半導体をを用いたが、これはドレインとソースにｐ型半導体を、チャンネルにｎ型半導体を用いてもよい。
これら構成は適宜選択される。
【産業上の利用可能性】
【０１２５】
本発明は加速度センサや角速度センサのように物理量を検出する場合に好適な半導体センサである。
【符号の説明】
【０１２６】
１，１’，２，２’，３，３’４，４’，５，６，７：半導体センサ
１１：半導体基板
１２：絶縁層
１２ａ：側壁膜厚
１２ｂ：底面膜厚
１２ｃ：下地絶縁層
１２ｄ：保護絶縁層
１２ｅ：溝
１３：第１の半導体層
１３１：ソース電極
１３２：チャネル
１３３：ドレイン電極
１４：第２の半導体層
１４１：ソース電極
１４２：チャネル
１４３：ドレイン電極
１５：可動ゲート電極
１６：支持体
１６ａ：支持部
１６ｂ：梁部
１６ｃ：固定部
１７：空間部
１７ａ：側壁
１７ｂ：側壁
１７ｃ：底面
１７ｄ：側壁間方向隙間
１７ｅ：側壁間方向隙間
１７ｆ：底方向隙間
１８１：第１の導電型層
１８２：第２の導電型層
１８３：第１の導電型層
１９：犠牲層
２０：準備層
２０ａ：溝部
２１：穴
２２：犠牲層
【図１】
2010245278.tif 000003
【図２】
2010245278.tif 000004
【図３】
2010245278.tif 000005
【図４】
2010245278.tif 000006
【図５】
2010245278.tif 000007
【図６】
2010245278.tif 000008
【図７】
2010245278.tif 000009
【図８】
2010245278.tif 000010
【図９】
2010245278.tif 000011
【図１０】
2010245278.tif 000012
【図１１】
2010245278.tif 000013
【図１２】
2010245278.tif 000014
【図１３】
2010245278.tif 000015
【図１４】
2010245278.tif 000016
【図１５】
2010245278.tif 000017
【図１６】
2010245278.tif 000018
【図１７】
2010245278.tif 000019
【図１８】
2010245278.tif 000020