(57)【要約】      （修正有）【課題】各拡散領域を形成する際のアライメントずれを抑制することができ、各拡散領域の位置精度が高く、電気特性のばらつきを低減することのできるバイポーラトランジスタの製造方法を提供する。【解決手段】Ｎ型半導体基板１０の表層部に、ベース領域であるＰ型拡散領域３０、エミッタ領域である第１のＮ型拡散領域３１およびコレクタ領域である第２のＮ型拡散領域３２ａ，３２ｂを形成するバイポーラトランジスタ１００の製造方法であって、半導体基板上１０に、複数の開口部を有するＬＯＣＯＳ酸化膜２０を形成し、所定の開口部を介して不純物をイオン注入し、Ｐ型拡散領域３０または第１のＮ型拡散領域３１の一方を最初に形成し、次に、縮小または拡大された前記所定の開口部を介して不純物をイオン注入し、Ｐ型拡散領域３０または第１のＮ型拡散領域３１のもう一方を形成する製造方法とする。【選択図】図１
2010010389.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型半導体基板の表層部に、ベース領域である第２導電型拡散領域、エミッタ領域である第１の第１導電型拡散領域およびコレクタ領域である第２の第１導電型拡散領域を形成するバイポーラトランジスタの製造方法であって、
前記半導体基板上に、複数の開口部を有するＬＯＣＯＳ酸化膜を形成し、
所定の前記開口部を介して不純物をイオン注入し、前記第２導電型拡散領域または前記第１の第１導電型拡散領域の一方を最初に形成し、
次に、縮小または拡大された前記所定の開口部を介して不純物をイオン注入し、前記第２導電型拡散領域または前記第１の第１導電型拡散領域のもう一方を形成することを特徴とするバイポーラトランジスタの製造方法。
【請求項２】
前記半導体基板上に、前記複数の開口部を有するＬＯＣＯＳ酸化膜を形成するＬＯＣＯＳ酸化膜形成工程と、
所定の前記開口部を介して不純物をイオン注入し、前記第２導電型拡散領域を形成する第２導電型拡散領域形成工程と、
前記第２導電型拡散領域形成工程後において、前記半導体基板を酸化処理し、前記ＬＯＣＯＳ酸化膜を伸長させて、前記開口部を縮小する開口部縮小工程と、
前記縮小された開口部を介して不純物をイオン注入し、前記第１および第２の第１導電型拡散領域を形成する第１導電型拡散領域形成工程と、
を有してなることを特徴とする請求項１に記載のバイポーラトランジスタの製造方法。
【請求項３】
前記第２導電型拡散領域形成工程において、
前記ＬＯＣＯＳ酸化膜形成工程において用いた窒化シリコン膜を前記半導体基板上に残したままの状態で、前記所定の開口部を介して不純物をイオン注入することを特徴とする請求項２に記載のバイポーラトランジスタの製造方法。
【請求項４】
前記第１導電型拡散領域形成工程において、
前記窒化シリコン膜を前記半導体基板上に残したままの状態で、前記縮小された開口部を介して不純物をイオン注入することを特徴とする請求項３に記載のバイポーラトランジスタの製造方法。
【請求項５】
前記半導体基板上に、前記複数の開口部を有するＬＯＣＯＳ酸化膜を形成するＬＯＣＯＳ酸化膜形成工程と、
前記複数の開口部を介して不純物をイオン注入し、前記第１および第２の第１導電型拡散領域を形成する第１導電型拡散領域形成工程と、
前記第１導電型拡散領域形成工程後において、所定の前記開口部周りのＬＯＣＯＳ酸化膜をエッチングして、前記所定の開口部を拡大する開口部拡大工程と、
前記拡大された開口部を介して不純物をイオン注入し、前記第２導電型拡散領域を形成する第２導電型拡散領域形成工程と、
を有してなることを特徴とする請求項１に記載のバイポーラトランジスタの製造方法。
【請求項６】
前記第１導電型拡散領域形成工程において、
前記ＬＯＣＯＳ酸化膜形成工程において用いた窒化シリコン膜を前記半導体基板上に残したままの状態で、前記複数の開口部を介して不純物をイオン注入することを特徴とする請求項５に記載のバイポーラトランジスタの製造方法。
【請求項７】
前記第２導電型拡散領域形成工程において、
前記拡大された開口部上の前記窒化シリコン膜を除去した状態で、該拡大された開口部を介して不純物をイオン注入することを特徴とする請求項６に記載のバイポーラトランジスタの製造方法。
【請求項８】
前記第１の第１導電型拡散領域を、前記第２導電型拡散領域内に形成し、
前記第２の第１導電型拡散領域を、前記第２導電型拡散領域に隣接する位置に形成することを特徴とする請求項１乃至７のいずれか一項に記載のバイポーラトランジスタの製造方法。
【請求項９】
基板面内において、前記第２導電型拡散領域、前記第１の第１導電型拡散領域および前記第２の第１導電型拡散領域を、所定の軸に対して対称的となるように形成することを特徴とする請求項８に記載のバイポーラトランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バイポーラトランジスタの各拡散領域を自己整合的に形成する、バイポーラトランジスタの製造方法に関する。
【背景技術】
【０００２】
半導体基板の表層部にバイポーラトランジスタが形成されてなる半導体装置が、例えば、特開平６−１２０４３４号公報（特許文献１）と特開平８−２１３４７５号公報（特許文献２）に開示されている。
【０００３】
バイポーラトランジスタには、種々の構造がある。例えば横型（ラテラル）ＮＰＮバイポーラトランジスタの一例では、Ｎ型半導体基板の表層部にベース領域であるＰ型拡散領域が形成され、該ベース領域内および該ベース領域に隣接する位置に、それぞれエミッタ領域およびコレクタ領域であるＮ型拡散領域が形成されてなる構造のバイポーラトランジスタがある。該ラテラルＮＰＮバイポーラトランジスタを製造するにあたっては、最初に、ＬＯＣＯＳ酸化膜をマスクとしたイオン注入により、ベース領域となるＰ型拡散領域をＮ型半導体基板の表層部に形成しておく。次に、レジストマスクを利用したイオン注入により、エミッタ領域およびコレクタ領域となるＮ型拡散領域を前記各位置に同時形成する。
【特許文献１】特開平６−１２０４３４号公報
【特許文献２】特開平８−２１３４７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記ラテラルＮＰＮバイポーラトランジスタの製造方法において、ベース領域となるＰ型拡散領域は、ＬＯＣＯＳ酸化膜をマスクとして形成される。一方、該Ｐ型拡散領域内に形成され、エミッタ領域となるＮ型拡散領域は、レジストマスクを用いて形成される。このため、ベース領域に対するエミッタ領域の位置精度は、レジストマスク形成時のアライメント精度に依存する。従って、アライメントずれが発生すると、ベース領域とエミッタ領域の端部間距離（ベース幅）が変わってしまい、トランジスタの増幅率や耐圧等が狙った値からずれて、トランジスタの電気特性にばらつきが生じてしまう。このように、上記バイポーラトランジスタの製造方法では、アライメントずれによって、電気特性のバラツキが発生し易い。
【０００５】
そこで本発明は、各拡散領域を形成する際のアライメントずれを抑制することができ、各拡散領域の位置精度が高く、電気特性のばらつきを低減することのできるバイポーラトランジスタの製造方法を提供することを目的としている。
【課題を解決するための手段】
【０００６】
請求項１に記載の発明は、第１導電型半導体基板の表層部に、ベース領域である第２導電型拡散領域、エミッタ領域である第１の第１導電型拡散領域およびコレクタ領域である第２の第１導電型拡散領域を形成するバイポーラトランジスタの製造方法であって、前記半導体基板上に、複数の開口部を有するＬＯＣＯＳ酸化膜を形成し、所定の前記開口部を介して不純物をイオン注入し、前記第２導電型拡散領域または前記第１の第１導電型拡散領域の一方を最初に形成し、次に、縮小または拡大された前記所定の開口部を介して不純物をイオン注入し、前記第２導電型拡散領域または前記第１の第１導電型拡散領域のもう一方を形成することを特徴としている。
【０００７】
上記バイポーラトランジスタの製造方法においては、最初に、ベース領域である第２導電型拡散領域またはエミッタ領域である第１の第１導電型拡散領域の一方が、ＬＯＣＯＳ酸化膜の所定の開口部を介して、イオン注入により形成される。次に、縮小または拡大された上記ＬＯＣＯＳ酸化膜の所定の開口部を介して、前記拡散領域のもう一方が、イオン注入により形成される。このように、上記製造方法では前記拡散領域の形成にレジストマスクを用いておらず、全ての拡散領域を、イオン注入により自己整合的に形成することができる。従って、上記製造方法は、前記拡散領域の少なくとも一方の形成にレジストマスクを用いる従来の製造方法のように、レジストマスク形成時のアライメントずれが発生することもない。このため、上記製造方法によって製造されるバイポーラトランジスタは、従来のバイポーラトランジスタに較べて、増幅率や耐圧等の電気特性のバラツキを抑制することができる。
【０００８】
以上のようにして、上記バイポーラトランジスタの製造方法は、各拡散領域を形成する際のアライメントずれを抑制することができ、各拡散領域の位置精度が高く、電気特性のばらつきを低減することのできるバイポーラトランジスタの製造方法となっている。
【０００９】
上記バイポーラトランジスタの製造方法は、例えば請求項２に記載のように、前記半導体基板上に、前記複数の開口部を有するＬＯＣＯＳ酸化膜を形成するＬＯＣＯＳ酸化膜形成工程と、所定の前記開口部を介して不純物をイオン注入し、前記第２導電型拡散領域を形成する第２導電型拡散領域形成工程と、前記第２導電型拡散領域形成工程後において、前記半導体基板を酸化処理し、前記ＬＯＣＯＳ酸化膜を伸長させて、前記開口部を縮小する開口部縮小工程と、前記縮小された開口部を介して不純物をイオン注入し、前記第１および第２の第１導電型拡散領域を形成する第１導電型拡散領域形成工程と、を有してなる構成とすることができる。
【００１０】
これによって、ベース領域である第２導電型拡散領域内にエミッタ領域である第１の第１導電型拡散領域が形成されてなるバイポーラトランジスタを製造することができ、該バイポーラトランジスタを構成する全ての拡散領域を、自己整合的にイオン注入で形成することができる。
【００１１】
この場合、請求項３に記載のように、前記第２導電型拡散領域形成工程において、前記ＬＯＣＯＳ酸化膜形成工程において用いた窒化シリコン膜を前記半導体基板上に残したままの状態で、前記所定の開口部を介して不純物をイオン注入することが好ましい。また、さらに請求項４に記載のように、前記第１導電型拡散領域形成工程において、前記窒化シリコン膜を前記半導体基板上に残したままの状態で、前記縮小された開口部を介して不純物をイオン注入することが特に好ましい。
【００１２】
これによれば、第１の第１導電型拡散領域を第２導電型拡散領域内に浅く形成するにあたって、該拡散領域形成のためのイオン注入による深さ制御が、ＬＯＣＯＳ酸化膜形成時の窒化シリコン膜を除去してイオン注入する場合に較べ、容易になる。
【００１３】
上記バイポーラトランジスタの製造方法は、請求項５に記載のように、前記半導体基板上に、前記複数の開口部を有するＬＯＣＯＳ酸化膜を形成するＬＯＣＯＳ酸化膜形成工程と、前記複数の開口部を介して不純物をイオン注入し、前記第１および第２の第１導電型拡散領域を形成する第１導電型拡散領域形成工程と、前記第１導電型拡散領域形成工程後において、所定の前記開口部周りのＬＯＣＯＳ酸化膜をエッチングして、前記所定の開口部を拡大する開口部拡大工程と、前記拡大された開口部を介して不純物をイオン注入し、前記第２導電型拡散領域を形成する第２導電型拡散領域形成工程と、を有してなる構成としてもよい。
【００１４】
これによっても、ベース領域である第２導電型拡散領域内にエミッタ領域である第１の第１導電型拡散領域が形成されてなるバイポーラトランジスタを製造することができ、該バイポーラトランジスタを構成する全ての拡散領域を、自己整合的にイオン注入で形成することができる。
【００１５】
この場合、請求項６に記載のように、前記第１導電型拡散領域形成工程において、前記ＬＯＣＯＳ酸化膜形成工程において用いた窒化シリコン膜を前記半導体基板上に残したままの状態で、前記複数の開口部を介して不純物をイオン注入することが好ましい。また、さらに請求項７に記載のように、前記第２導電型拡散領域形成工程において、前記拡大された開口部上の前記窒化シリコン膜を除去した状態で、該拡大された開口部を介して不純物をイオン注入することが特に好ましい。
【００１６】
これによっても、第１の第１導電型拡散領域を第２導電型拡散領域内に浅く形成するにあたって、該拡散領域形成のためのイオン注入による深さ制御が、容易になる。
【００１７】
上記バイポーラトランジスタの製造方法は、前述したように、各拡散領域を高い位置精度で形成することができる。従って、上記バイポーラトランジスタの製造方法は、電気特性に対して各拡散領域の位置精度が大きく影響する構造のバイポーラトランジスタの製造に適している。
【００１８】
例えば、請求項８に記載のように、前記第１の第１導電型拡散領域を、前記第２導電型拡散領域内に形成し、前記第２の第１導電型拡散領域を、前記第２導電型拡散領域に隣接する位置に形成するバイポーラトランジスタの製造に好適である。特に、請求項９に記載のように、基板面内において、前記第２導電型拡散領域、前記第１の第１導電型拡散領域および前記第２の第１導電型拡散領域を、所定の軸に対して対称的となるように形成するバイポーラトランジスタ（所謂、ダブルコレクタ型バイポーラトランジスタ）の製造に好適である。
【発明を実施するための最良の形態】
【００１９】
本発明は、第１導電型半導体基板の表層部に、ベース領域である第２導電型拡散領域、エミッタ領域である第１の第１導電型拡散領域およびコレクタ領域である第２の第１導電型拡散領域を形成するバイポーラトランジスタの製造方法に関する。本発明は、前記半導体基板上に、複数の開口部を有するＬＯＣＯＳ酸化膜を形成し、所定の前記開口部を介して不純物をイオン注入し、前記第２導電型拡散領域または前記第１の第１導電型拡散領域の一方を最初に形成し、次に、縮小または拡大された前記所定の開口部を介して不純物をイオン注入し、前記第２導電型拡散領域または前記第１の第１導電型拡散領域のもう一方を形成する点に特徴がある。
【００２０】
以下、本発明を実施するための最良の実施形態を、図に基づいて説明する。
【００２１】
（第１の実施形態）
図１は、本発明の製造対象であるバイポーラトランジスタの一例を示す図で、バイポーラトランジスタ１００の要部の配置関係を模式的に示した平面図と、図中の一点鎖線Ａ−Ａでの断面図である。また、図２〜図４は、本実施形態によるバイポーラトランジスタ１００の製造方法を説明する図で、バイポーラトランジスタ１００の製造工程別の断面図である。尚、図２〜図４では、各工程でのバイポーラトランジスタ１００の要部の配置関係が示された平面図を、必要に応じて示してある。
【００２２】
図１に示すバイポーラトランジスタ１００は、Ｎ型半導体基板１０の表層部に、ベース領域であるＰ型（Ｐ）拡散領域３０、エミッタ領域である第１のＮ型（Ｎ）拡散領域３１およびコレクタ領域である第２のＮ型（Ｎ）拡散領域３２ａ，３２ｂが形成されてなる横型（ラテラル）ＮＰＮバイポーラトランジスタである。エミッタ領域である第１のＮ型拡散領域３１は、ベース領域であるＰ型拡散領域３０内に形成されており、コレクタ領域である第２のＮ型拡散領域３２ａ，３２ｂは、Ｐ型拡散領域３０に隣接する位置に形成されている。特に、図１のバイポーラトランジスタ１００は、基板面内において、Ｐ型拡散領域３０、第１のＮ型拡散領域３１および第２のＮ型拡散領域３２ａ，３２ｂを、図中の２点鎖線Ｃで示した軸に対して対称的となるように形成した、所謂、ダブルコレクタ型バイポーラトランジスタとなっている。
【００２３】
図１のバイポーラトランジスタ１００におけるＮ型半導体基板１０は、Ｐ型（Ｐ）基板１１上にＮ型（Ｎ−）エピタキシャル層１２が形成されてなる半導体基板で、Ｐ型基板１１とＮ型エピタキシャル層１２の境界領域には、高濃度のＮ型（Ｎ＋）埋込層１３が形成されている。また、Ｎ型エピタキシャル層１２には、バイポーラトランジスタ１００を構成するＰ型拡散領域３０、第１のＮ型拡散領域３１および第２のＮ型拡散領域３２ａ，３２ｂを取り囲むようにして、素子分離のためのＰ型（Ｐ）領域１４が、Ｎ型エピタキシャル層１２の表面からＰ型基板１１に達するように形成されている。
【００２４】
Ｎ型半導体基板１０上には、ベース領域、エミッタ領域およびコレクタ領域へ接続するための、３個の開口部Ｈ１〜Ｈ３を有するＬＯＣＯＳ酸化膜２０が形成されている。また、ＬＯＣＯＳ酸化膜２０上に、層間絶縁膜４０を介して配線４１が形成され、ベース、エミッタおよびコレクタの各拡散領域３０，３１，３２ａ，３２ｂに、それぞれコンタクトＢｃ，Ｅｃ，Ｃｃで接続している。
【００２５】
図１に示すバイポーラトランジスタ１００は、ＬＯＣＯＳ酸化膜２０の所定の開口部を介して不純物をイオン注入し、Ｐ型拡散領域３０を最初に形成し、次に、縮小された前記所定の開口部である開口部Ｈ１を介して不純物をイオン注入し、第１のＮ型拡散領域３１を形成する点に特徴がある。
【００２６】
以下、図２〜図４により、本実施形態によるバイポーラトランジスタ１００の製造方法を詳しく説明する。
【００２７】
最初に、図２（ａ）に示すように、Ｐ型基板１１上にＮ型エピタキシャル層１２が形成され、Ｎ型埋込層１３および素子分離のためのＰ型領域１４が形成されてなる、Ｎ型半導体基板１０を準備する。
【００２８】
次に、半導体基板１０上に、ＬＯＣＯＳ酸化膜２０を形成する。
【００２９】
図２（ｂ）に示すように、酸化シリコン膜５０および窒化シリコン膜５１を半導体基板１０上に順次堆積した後、パターニングされたフォトレジストＲ１を介してエッチングし、酸化シリコン膜５０と窒化シリコン膜５１の積層体をパターニングする。次に、フォトレジストＲ１を除去した後、パターニングされた上記積層体が形成されてなる半導体基板１０を、熱酸化する。これによって、図２（ｃ）に示す開口部Ｈ１ａ〜Ｈ３ａを有したＬＯＣＯＳ酸化膜２０が形成される。
【００３０】
次に、図３（ａ）に示すように、開口部Ｈ１ａを除いて、窒化シリコン膜５１を残したまま半導体基板１０の表面をフォトレジストＲ２で覆い、Ｐ型不純物をイオン注入する。この時、Ｐ型不純物は、ＬＯＣＯＳ酸化膜２０の開口部Ｈ１ａを介して、イオン注入される。尚、フォトレジストＲ２は、Ｐ型不純物がイオン注入されないように開口部Ｈ２ａ，Ｈ３ａを覆うものであり、精密なアライメントは必要ない。
【００３１】
以上のように開口部Ｈ１ａを介してＰ型不純物をイオン注入した後、フォトレジストＲ２を除去し、注入したＰ型不純物を熱拡散させることで、図３（ｂ）に示すように、Ｐ型拡散領域３０が、Ｎ型エピタキシャル層１２の表層部に形成される。
【００３２】
次に、図３（ｃ）に示すように、半導体基板１０を酸化処理し、ＬＯＣＯＳ酸化膜２０を伸長させて、図３（ｂ）の３個の開口部Ｈ１ａ〜Ｈ３ａを縮小し、開口部Ｈ１〜Ｈ３とする。
【００３３】
次に、図４（ａ）に示すように、開口部Ｈ１に露出するＰ型拡散領域３０の一部をフォトレジストＲ３で覆い、Ｎ型不純物をイオン注入する。この時、Ｎ型不純物は、ＬＯＣＯＳ酸化膜２０の縮小された開口部Ｈ１〜Ｈ３を介して、自己整合的にイオン注入される。尚、フォトレジストＲ３は、後でＰ型拡散領域３０にコンタクトを取るため、Ｎ型不純物がイオン注入されないように開口部Ｈ１の一部を覆うものであり、精密なアライメントは必要ない。
【００３４】
以上のように開口部Ｈ１〜Ｈ３を介してＮ型不純物をイオン注入した後、フォトレジストＲ３を除去し、注入したＮ型不純物を熱拡散させることで、図４（ｂ）に示すように、第１のＮ型拡散領域３１と第２のＮ型拡散領域３２ａ，３２ｂが、それぞれＰ型拡散領域３０内およびＮ型エピタキシャル層１２の表層部に形成される。
【００３５】
最後に、図１に示す層間絶縁膜４０と配線４１を形成し、各拡散領域３０，３１，３２ａ，３２ｂにそれぞれコンタクトＢｃ，Ｅｃ，Ｃｃを取ることで、バイポーラトランジスタ１００を製造することができる。
【００３６】
図２〜図４に示したバイポーラトランジスタ１００の製造方法においては、最初に、ベース領域であるＰ型拡散領域３０が、ＬＯＣＯＳ酸化膜２０の所定の開口部Ｈ１ａを介して、イオン注入により形成される。次に、縮小された上記所定の開口部Ｈ１ａ、すなわち開口部Ｈ１を介して、第１のＮ型拡散領域３１が、イオン注入によりＰ型拡散領域３０内に自己整合的に形成される。このように、上記製造方法ではＰ型拡散領域３０と第１のＮ型拡散領域３１の形成にレジストマスクを用いておらず、少なくとも一方の形成にレジストマスクを用いる従来の製造方法のように、レジストマスク形成時のアライメントずれが発生することがない。また、Ｐ型拡散領域３０と第１のＮ型拡散領域３１は自己整合的に形成されるため、上記製造方法は、高い位置精度で形成することが可能である。例えば、図１に示すベース幅Ｌ１，Ｌ２に関して、従来のレジストマスクを使用した製造方法のプロセス精度が０．２２μｍであったのに対し、上記製造方法によれば、０．０５μｍのプロセス精度が得られた。尚、上記製造方法においては、第１のＮ型拡散領域３１だけでなく、第２のＮ型拡散領域３２ａ，３２ｂについても、Ｐ型拡散領域３０に対して自己整合的に形成される。
【００３７】
このように、上記製造方法によれば、全ての拡散領域３０，３１，３２ａ，３２ｂを自己整合的にイオン注入で形成することができる。これによって、上記製造方法によって製造されるバイポーラトランジスタ１００は、従来のバイポーラトランジスタに較べて、増幅率や耐圧等の電気特性のバラツキも抑制することができた。
【００３８】
以上のようにして、上記バイポーラトランジスタ１００の製造方法は、各拡散領域３０，３１，３２ａ，３２ｂを形成する際のアライメントずれを抑制することができ、各拡散領域３０，３１，３２ａ，３２ｂの位置精度が高く、電気特性のばらつきを低減することのできるバイポーラトランジスタの製造方法となっている。
【００３９】
尚、上記バイポーラトランジスタ１００の製造方法においては、図３（ａ），（ｂ）に示したＰ型拡散領域３０の形成工程において、図２（ｂ），（ｃ）に示したＬＯＣＯＳ酸化膜２０の形成工程において用いた窒化シリコン膜５１を半導体基板１０上に残したままの状態で、所定の開口部Ｈ１ａを介してＰ型不純物をイオン注入した。そして、さらに図４（ａ）に示したように、第１のＮ型拡散領域３１と第２のＮ型拡散領域３２ａ，３２ｂの形成工程においても、前記窒化シリコン膜５１を半導体基板１０上に残したままの状態で、縮小された開口部Ｈ１を介してＮ型不純物をイオン注入した。
【００４０】
これによれば、第１のＮ型拡散領域３１をＰ型拡散領域３０内に浅く形成するにあたって、該拡散領域３１形成のためのイオン注入による深さ制御が、窒化シリコン膜５１を除去してイオン注入する場合に較べ、容易になる。しかしながらこれに限らず、イオン注入条件を適宜制御することにより、窒化シリコン膜５１を除去した状態で、Ｐ型不純物やＮ型不純物をイオン注入するようにしてもよい。
【００４１】
（第２の実施形態）
第１実施形態は、図１のバイポーラトランジスタ１００を製造するにあたって、ＬＯＣＯＳ酸化膜２０の開口部Ｈ１ａを介して先にＰ型拡散領域３０を形成し、次に縮小された開口部Ｈ１を介して第１のＮ型拡散領域３１をＰ型拡散領域３０内に自己整合的に形成した。本実施形態は、第１実施形態と逆に、ＬＯＣＯＳ酸化膜２０の開口部を介して先に第１のＮ型拡散領域３１を形成し、次に拡大され開口部を介してＰ型拡散領域３０を自己整合的に形成するバイポーラトランジスタの製造方法に関する。
【００４２】
図５〜図７は、本実施形態によるバイポーラトランジスタの製造方法を説明する図で、製造工程別の断面図である。尚、図５〜図７では、図１のバイポーラトランジスタ１００と基本的に同構造のバイポーラトランジスタが製造されるため、図１のバイポーラトランジスタ１００と同様の部分については、同じ符号を付した。また、図５〜図７では、各工程でのバイポーラトランジスタ１００の要部の配置関係が示された平面図と、破線Ｂで囲ったＬＯＣＯＳ酸化膜２０の先端（バーズビーク）付近の拡大図を、必要に応じて示してある。
【００４３】
以下、図５〜図７により、本実施形態によるバイポーラトランジスタ１００の製造方法を詳しく説明する。
【００４４】
第１実施形態の場合と同様に、最初に、Ｐ型基板１１上にＮ型エピタキシャル層１２が形成され、Ｎ型埋込層１３および素子分離のためのＰ型領域１４が形成されてなるＮ型半導体基板１０を準備し、次に、半導体基板１０上に、ＬＯＣＯＳ酸化膜２０を形成する。
【００４５】
図５（ａ）に示すように、酸化シリコン膜５０および窒化シリコン膜５１を半導体基板１０上に順次堆積した後、パターニングされたフォトレジストＲ４を介してエッチングし、酸化シリコン膜５０と窒化シリコン膜５１の積層体をパターニングする。尚、第１実施形態の図２（ｂ）に示した工程では、最初にベース領域であるＰ型拡散領域３０を形成するための開口部Ｈ１ａができるように、フォトレジストＲ１をパターニングしていた。一方、図５（ａ）に示す工程では、最初にエミッタ領域である第１のＮ型拡散領域３１を形成するための開口部Ｈ１ｂができるように、フォトレジストＲ４および酸化シリコン膜５０と窒化シリコン膜５１をパターニングしている。
【００４６】
次に、フォトレジストＲ４を除去した後、パターニングされた上記積層体が形成されてなる半導体基板１０を、熱酸化する。これによって、図５（ｂ）に示す開口部Ｈ１ｂ，Ｈ２，Ｈ３を有したＬＯＣＯＳ酸化膜２０が形成される。
【００４７】
次に、図５（ｃ）に示すように、窒化シリコン膜５１を残したまま、開口部Ｈ１ｂの一部をフォトレジストＲ５で覆い、Ｎ型不純物をイオン注入する。この時、Ｎ型不純物は、ＬＯＣＯＳ酸化膜２０の開口部Ｈ１ｂ，Ｈ２，Ｈ３を介して、イオン注入される。尚、フォトレジストＲ５は、Ｎ型不純物がイオン注入されないように開口部Ｈ１ｂの一部を覆うものであり、精密なアライメントは必要ない。
【００４８】
以上のように開口部Ｈ１ｂ，Ｈ２，Ｈ３を介してＮ型不純物をイオン注入した後、フォトレジストＲ５を除去し、注入したＮ型不純物を熱拡散させることで、図６（ａ）に示すように、第１のＮ型拡散領域３１と第２のＮ型拡散領域３２ａ，３２ｂが、Ｎ型エピタキシャル層１２の表層部に形成される。
【００４９】
次に、図６（ｂ）に示すように、開口部Ｈ１ｂを除いて、半導体基板１０の表面をフォトレジストＲ６で覆い、開口部Ｈ１ｂ周りのＬＯＣＯＳ酸化膜２０をエッチングして、開口部Ｈ１ｂを拡大する。このエッチングには、選択比の大きいエッチング、例えば、リン酸などを用いたウエットエッチングやドライエッチングを用い、開口部Ｈ１ｂ上にある窒化シリコン膜５１を除去した後、ＬＯＣＯＳ酸化膜２０のエッチングを行い、ＬＯＣＯＳ酸化膜２０を後退させる。このＬＯＣＯＳ酸化膜２０の後退量は、酸化シリコン膜５０の膜厚、窒化シリコン膜５１の膜厚およびＬＯＣＯＳ酸化膜２０の形成温度制御等によって、ＬＯＣＯＳ酸化膜２０のバーズビークの長さを適宜設定することにより制御可能である。上記ＬＯＣＯＳ酸化膜２０のエッチングによって、破線で示した当初の開口部Ｈ１ｂが、実線で示した開口部Ｈ１となる。尚、フォトレジストＲ６は、開口部Ｈ２，Ｈ３の周りがエッチングされないように覆うものであり、精密なアライメントは必要ない。
【００５０】
次に、図７（ａ）に示すように、フォトレジストＲ６を残したまま、Ｐ型不純物をイオン注入する。この時、Ｐ型不純物は、ＬＯＣＯＳ酸化膜２０の拡大された開口部Ｈ１を介して、自己整合的にイオン注入される。
【００５１】
以上のように開口部Ｈ１を介してＰ型不純物をイオン注入した後、フォトレジストＲ６を除去し、注入したＰ型不純物を熱拡散させることで、図７（ｂ）に示すように、Ｐ型拡散領域３０が、内部に第１のＮ型拡散領域３１を取り込むようにして、Ｎ型エピタキシャル層１２の表層部に形成される。
【００５２】
尚、ベース領域であるＰ型拡散領域３０は、エミッタ領域である第１のＮ型拡散領域３１より深く形成する必要がある。このため、図５（ｃ）のＮ型不純物のイオン注入後において熱拡散を行わず、図７（ａ）のＰ型不純物のイオン注入において、拡大図に示したように、Ｐ型不純物をＮ型不純物より深くイオン注入し、その後に熱処理でＮ型不純物とＰ型不純物を同時に拡散するのが望ましい。
【００５３】
最後に、図１に示す層間絶縁膜４０と配線４１を形成し、各拡散領域３０，３１，３２ａ，３２ｂにそれぞれコンタクトＢｃ，Ｅｃ，Ｃｃを取ることで、バイポーラトランジスタ１００を製造することができる。
【００５４】
図５〜図７に示したバイポーラトランジスタ１００の製造方法においては、最初に、エミッタ領域である第１のＮ型拡散領域３１が、ＬＯＣＯＳ酸化膜２０の所定の開口部Ｈ１ｂを介して、イオン注入により形成される。次に、拡大された上記所定の開口部Ｈ１ｂ、すなわち開口部Ｈ１を介して、Ｐ型拡散領域３０が、イオン注入により第１のＮ型拡散領域３１を内部に取り込むように自己整合的に形成される。このように、上記製造方法においても、第１のＮ型拡散領域３１とＰ型拡散領域３０の形成にレジストマスクを用いておらず、少なくとも一方の形成にレジストマスクを用いる従来の製造方法のように、レジストマスク形成時のアライメントずれが発生することがない。また、第１のＮ型拡散領域３１とＰ型拡散領域３０は自己整合的に形成されため、上記製造方法は、高い位置精度で形成することが可能である。尚、上記製造方法においても、Ｐ型拡散領域３０は、第１のＮ型拡散領域３１に対してだけでなく、第２のＮ型拡散領域３２ａ，３２ｂに対しても、自己整合的に形成される。
【００５５】
このように、上記製造方法によれば、全ての拡散領域３０，３１，３２ａ，３２ｂを自己整合的にイオン注入で形成することができる。これによって、上記製造方法によっても、従来のバイポーラトランジスタに較べて、増幅率や耐圧等の電気特性のバラツキも抑制することができた。
【００５６】
以上のようにして、上記バイポーラトランジスタの製造方法は、各拡散領域３０，３１，３２ａ，３２ｂを形成する際のアライメントずれを抑制することができ、各拡散領域３０，３１，３２ａ，３２ｂの位置精度が高く、電気特性のばらつきを低減することのできるバイポーラトランジスタの製造方法となっている。
【００５７】
尚、上記バイポーラトランジスタの製造方法においては、図５（ｃ）と図６（ａ）に示した第１のＮ型拡散領域３１と第２のＮ型拡散領域３２ａ，３２ｂの形成工程において、図５（ａ），（ｂ）に示したＬＯＣＯＳ酸化膜２０の形成工程において用いた窒化シリコン膜５１を半導体基板１０上に残したままの状態で、所定の開口部Ｈ１ｂ，Ｈ２，Ｈ３を介してＮ型不純物をイオン注入した。そして、さらに図６（ｂ）と図７（ａ）に示したように、Ｐ型拡散領域３０の形成工程においては、拡大された開口部Ｈ１上の窒化シリコン膜５１を除去した状態で、該拡大された開口部Ｈ１を介してＰ型不純物をイオン注入した。
【００５８】
これによっても、第１のＮ型拡散領域３１をＰ型拡散領域３０内に浅く形成するにあたって、該拡散領域３０形成のためのイオン注入による深さ制御が、容易になる。しかしながらこれに限らず、イオン注入条件を適宜制御することにより、窒化シリコン膜５１を除去した状態で、Ｎ型不純物やＰ型不純物をイオン注入するようにしてもよい。
【００５９】
上記第１実施形態および第２実施形態で例示したバイポーラトランジスタの製造方法は、前述したように、各拡散領域３０，３１，３２ａ，３２ｂを高い位置精度で形成することができる。従って、上記バイポーラトランジスタの製造方法は、電気特性に対して各拡散領域３０，３１，３２ａ，３２ｂの位置精度が大きく影響する構造のバイポーラトランジスタの製造に適している。
【００６０】
例えば、図１に示したバイポーラトランジスタ１００のように、エミッタ領域である第１のＮ型拡散領域３１を、ベース領域であるＰ型拡散領域３０内に形成し、コレクタ領域である第２のＮ型拡散領域３２ａ，３２ｂを、Ｐ型拡散領域３０に隣接する位置に形成するバイポーラトランジスタの製造に好適である。特に、図１のバイポーラトランジスタ１００のように、基板面内において、Ｐ型拡散領域３０、第１のＮ型拡散領域３１および第２のＮ型拡散領域３２ａ，３２ｂを、所定の軸に対して対称的となるように形成するバイポーラトランジスタ（所謂、ダブルコレクタ型バイポーラトランジスタ）の製造に好適である。
【００６１】
尚、上記したバイポーラトランジスタの製造方法は、任意の半導体基板に適用することができ、Ｎ型半導体基板であってもＰ型半導体基板であってもよい。Ｐ型半導体基板を用いる場合には、各図に示した導電型を全て逆転すればよい。
【図面の簡単な説明】
【００６２】
【図１】本発明の製造対象であるバイポーラトランジスタの一例を示す図で、バイポーラトランジスタ１００の要部の配置関係を模式的に示した平面図と、図中の一点鎖線Ａ−Ａでの断面図である。
【図２】（ａ）〜（ｃ）は、第１実施形態によるバイポーラトランジスタ１００の製造方法を説明する図で、バイポーラトランジスタ１００の製造工程別の断面図である。
【図３】（ａ）〜（ｃ）は、第１実施形態によるバイポーラトランジスタ１００の製造方法を説明する図で、バイポーラトランジスタ１００の製造工程別の断面図である。
【図４】（ａ），（ｂ）は、第１実施形態によるバイポーラトランジスタ１００の製造方法を説明する図で、バイポーラトランジスタ１００の製造工程別の断面図である。
【図５】（ａ）〜（ｃ）は、第２実施形態によるバイポーラトランジスタの製造方法を説明する図で、製造工程別の断面図である。
【図６】（ａ），（ｂ）は、第２実施形態によるバイポーラトランジスタの製造方法を説明する図で、製造工程別の断面図である。
【図７】（ａ），（ｂ）は、第２実施形態によるバイポーラトランジスタの製造方法を説明する図で、製造工程別の断面図である。
【符号の説明】
【００６３】
１００  バイポーラトランジスタ
１０  （Ｎ型）半導体基板
１２  Ｎ型エピタキシャル層
２０  ＬＯＣＯＳ酸化膜
Ｈ１〜Ｈ３，Ｈ１ａ〜Ｈ３ａ，Ｈ１ｂ  開口部
３０  Ｐ型拡散領域（ベース領域）
３１  第１のＮ型拡散領域（エミッタ領域）
３２ａ，３２ｂ  第２のＮ型拡散領域（コレクタ領域）
【図１】
2010010389.tif 000003
【図２】
2010010389.tif 000004
【図３】
2010010389.tif 000005
【図４】
2010010389.tif 000006
【図５】
2010010389.tif 000007
【図６】
2010010389.tif 000008
【図７】
2010010389.tif 000009