(57)【要約】【課題】複数の３レベルインバータ回路を１つのユニットに収納する場合の装置の小形化及び低コスト化に有効な３レベルインバータ回路を提供する。【解決手段】３レベルインバータ回路３０の各素子パッケージは、取付板１５の平面上に第１の結合ダイオード５、第１のＩＧＢＴ１〜第４のＩＧＢＴ４、第２の結合ダイオード６の順に直線上に配置される。第１及び第２の結合ダイオード５及び６が第１〜第４のＩＧＢＴ１〜４の外側に配置されているので、第１及び第２の結合ダイオード５及び６の絶縁バリア１６及び１７との干渉を避ける必要がある積層接続板９の上部導体板１０を１つの接続導体板で構成することができ、スナバ回路を必要とせずターンオフサージ電圧を抑制することができる３レベルインバータ回路を簡素な形状で構成できる。３相分を１ユニットに収容する場合は、３本のＡＣ引出配線を通すように第２のＩＧＢＴ２と第３のＩＧＢＴ３間の間隙を広げる。【選択図】図２
2010200525.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子を内蔵した複数の素子パッケージと、結合ダイオードを内蔵した複数のダイオードパッケージとを同じ載置面に配置し、各パッケージの接続端子を、積層接続板を介して接続するようにした３レベルインバータ回路において、
各レベルのインバータ回路ごとに、
前記複数の素子パッケージを、該複数の素子パッケージの入力側接続端子の正側接続端子、出力側接続端子、及び入力側接続端子の負側接続端子が直線になるように配置し、
前記正側接続端子及び前記負側接続端子の外側に、それぞれ前記ダイオードパッケージを前記素子パッケージと直線に配置する、
ことを特徴とする３レベルインバータ回路。
【請求項２】
前記複数のダイオードパッケージの載置面と、前記複数の素子パッケージの載置面とは相互に高さが異なる載置面である、ことを特徴とする請求項１記載の３レベルインバータ回路。
【請求項３】
前記出力側接続端子は、前記複数の素子パッケージの中間に形成され、前記出力側接続端子が形成されている前記素子パッケージと前記素子パッケージとの間には、前記出力側接続端子を引き出し可能な所定の間隙が形成されている、ことを特徴とする請求項１記載の３レベルインバータ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置の回路を構成する複数パッケージの配置を、ターンオフサージ電圧によるＩＧＢＴ（Insulate Gate Bipola Trasistor) の破壊を防止するように配置した、３レベルインバータ回路に関する。
【背景技術】
【０００２】
入力電圧を細分して出力電圧をパルス状にし、そのパルスの数、間隔、幅などを制御し、目的とする３レベルの周波数の交流を出力するＰＷＭ（Pulse Width Modulation) 制御の３レベルインバータ回路が従来技術として知られている。
【０００３】
このような３レベルインバータ回路においては、近年、パワーデバイス用の素子として小形・軽量化、低損失・高効率化、騒音・高調波・トルク変動防止、信頼性の向上等の観点から、ＩＧＢＴ（Insulate Gate Bipola Trasistor) が用いられるようになってきた。
【０００４】
ところで、このような３レベルインバータ回路において、回路を構成する各パッケージ間の配線インダクタンスが大きいと、ターンオフサージ電圧が大きくなる。そして、このターンオフサージ電圧がＩＧＢＴの安全動作領域を逸脱すると、ＩＧＢＴが破壊に至るという不具合が発生する。
【０００５】
このターンオフサージ電圧を抑制する方法としては、配線インダクタンスのエネルギーを吸収するスナバ回路(snubber circuit) をＩＧＢＴに並列に接続する方法が取られる。
しかしスナバ回路で吸収したエネルギーを処理する回路が更に必要となり、部品点数の増加による信頼性の低下、装置の大形化によるコストの増加等の問題を招くことになる。
【０００６】
このような問題を解消するための１つの方法として、特許文献１には、以下の方法が記載されている。特許文献１に記載の３レベル電力変換装置においては、同文献の図１に示されるように、中央に直流電源９（７、８）を配置し、この直流電源９を通る一方の直線に沿うように、第２のＩＧＢＴ２、第１の結合ダイオード５、第１のＩＧＢＴ１をこの順で配置し、一方の直線に対して直流電源９の反対側となる他方の直線に沿うように、第３のＩＧＢＴ３、第２の結合ダイオード６、第４のＩＧＢＴ４をこの順で配置する。
【０００７】
そして、同文献の図７に示すように、第１から第４のＩＧＢＴ並びに第１及び第２の結合ダイオード５及び６の全ての接続端子を一方向に向けて突出させ、電気的に絶縁された複数の平板状の配線板群（積層接続板）３０によって、第１から第４のＩＧＢＴ１〜４並びに第１及び第２の結合ダイオード５及び６の接続端子間に必要な電気的接続を行なう。
【０００８】
このような構成とすることにより、各パッケージの接続端子を直線に沿って配置してこれらの各接続端子間の配線を短くするとともに、流れる電流の往路と復路となる電流路の離間距離を小さくして、電流路に存在する配線インダクタンスを低減している。
【０００９】
また、特許文献２に記載の３レベルインバータ回路においては、同文献の図１に示されるように、第１から第４のＩＧＢＴ１〜４は、第１の直線αに沿って配置され、素子パッケージ列を形成している。そして直流電源９（７，８）もほぼ直線αに沿って配置されている。
【００１０】
４個のＩＧＢＴは、直流電源９の側から第４のＩＧＢＴ４、第３のＩＧＢＴ３、第２のＩＧＢＴ２、及び第１のＩＧＢＴ１の順で配置されている。第１及び第２の結合ダイオード５及び６は、第１の直線αに対して中央線γとは反対側に所定の距離で且つ第１の直線αに対して平行となる第２の直線βに沿って配置されている。
【００１１】
また第１の結合ダイオード５は、第２の直線β上において、第２のＩＧＢＴ２と対向する位置に配置され、第２の結合ダイオード６は、第２の直線β上において、第３のＩＧＢＴ３と対向する位置に配置されている。
【００１２】
そして、上記第ｌ〜４のＩＧＢＴ１〜４と、第１及び第２の結合ダイオード５及び６、並びに直流電源９を、同文献の図６に示すように、絶縁板を挟んで形成した分割接続板（積層接続板）４４〜４７で接続している。
【００１３】
このような構成とすることにより、パッケージの異なるスイッチング素子と結合ダイオードを異なる直線上に配置することにより、積層接続板を平板状で構成することができ垂直方向の導体距離を短くし、電流路に存在する配線インダクタンスを低減している。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特許第３２２９９３１号公報（第３〜４頁、図１、図７）
【特許文献２】特開２００５−１６０２４８号公報（第６頁、図１、図６）
【発明の概要】
【発明が解決しようとする課題】
【００１５】
ところで、高電圧の回路に使用する結合ダイオードにおいては、接続端子のカソードとアノード間に、板状の絶縁バリアを有する物が多い。この絶縁バリアは接続端子の方向に突出しているため、スイッチング素子（ＩＧＢＴ）と結合ダイオードを同一線上に並べると、絶縁バリアが積層接続板に干渉してしまう。そのため、各パッケージ間の電気的接続を単純な平板状の積層接続板で行なうことが出来ないという課題がある。
【００１６】
また、これを避けるために、スイッチング素子と結合ダイオードを各々別の線上に並べる方法では、単純な平板状の積層接続板で電気的接続が実現できるが、スイッチング素子と結合ダイオードが各々別の線上に配置されるため、複数の３レベルインバータ回路を、一つのユニットに収納する場合、結合ダイオードを配置する線上に別のスイッチング素子を配置することが出来ないことから設置面積が大きくなり、装置の大形化を招くことになるという課題がある。
【課題を解決するための手段】
【００１７】
上記の課題を解決するために、本発明はスナバ回路を必要とすることなくターンオフサージ電圧を抑制することができるとともに、各部品間に必要な電気的接続をする接続部の構造を簡略化することができ、また複数の３レベルインバータ回路を１つのユニットに収納する場合の装置の小形化及び低コスト化に有効な３レベルインバータ回路を提供する。
【００１８】
本発明の３レベルインバータ回路は、スイッチング素子を内蔵した複数の素子パッケージと、結合ダイオードを内蔵した複数のダイオードパッケージとを同じ載置面に配置し、各パッケージの接続端子を、積層接続板を介して接続するようにした３レベルインバータ回路において、各レベルのインバータ回路ごとに、上記複数の素子パッケージを、該複数の素子パッケージの入力側接続端子の正側接続端子、出力側接続端子、及び入力側接続端子の負側接続端子が直線になるように配置し、上記正側接続端子及び上記負側接続端子の外側に、それぞれ上記ダイオードパッケージを上記素子パッケージと直線に配置するように構成される。
【００１９】
この３レベルインバータ回路において、例えば、上記複数のダイオードパッケージの載置面と、上記複数の素子パッケージの載置面とは相互に高さが異なる載置面であるように構成される。
【００２０】
また、上記出力側接続端子は、例えば、上記複数の素子パッケージの中間に形成され、上記出力側接続端子が形成されている上記素子パッケージと上記素子パッケージとの間には、上記出力側接続端子を引き出し可能な所定の間隙が形成されている、ように構成される。
【発明の効果】
【００２１】
本発明は、複数の素子パッケージを、その複数の素子パッケージの入力側接続端子の正側接続端子、出力側接続端子、及び入力側接続端子の負側接続端子が直線になるように配置し、正側接続端子及び負側接続端子の外側に、それぞれダイオードパッケージを素子パッケージと直線に配置するので、電気的接続を行なう積層接続板において、結合ダイオードパッケージの絶縁板との干渉を避ける必要がある接続板は、結合ダイオードに接続される一枚の接続板のみとすることが出来るという効果を奏する。
【００２２】
また、本発明は、結合ダイオードパッケージの載置面と、スイッチング素子のパッケージの載置面の高さを異ならせて、ダイオードパッケージと素子パッケージの各接続端子の高さが同一となるようにすることができ、これにより、積層接続板と結合ダイオード又はスイッチング素子の端子と接続するために必要となる高さ調整用の導体又は積層接続板で高さ方向の導体曲げが不要となり、平板状の積層接続板で接続を実現することが出来るという効果を奏する。
【００２３】
また、本発明は、スイッチング素子パッケージの中間にある出力接続端子部のある素子パッケージ間に出力接続端子部を引き出し可能な所定の間隙を有するので、この間隙を用いて出力接続端子を設けることができ、これにより、引出す出力接続端子のために積層接続板を高さ方向に逃がす構造とする必要がなく、平板状の積層接続板で接続を実現することができるという効果を奏する。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施例１に係る３レベルインバータ回路の素子パッケージの配置及びパッケージ間の接続を示す図である。
【図２】本発明の実施例１に係る３レベルインバータ回路を装置とした場合の素子パッケージの配置及びパッケージ間の積層接続板を介した接続の状態を示す図である。
【図３】本発明の実施例２に係る３レベルインバータ装置の素子パッケージの配置及びパッケージ間の積層接続板を介した接続の状態を示す図である。
【図４】本発明の実施例３に係る３レベルインバータ回路の３相を１つのユニットに収容した場合の素子パッケージの配置及びパッケージ間の接続を示す図である。
【図５】本発明の実施例３に係る３レベルインバータ回路の３相を１つのユニットに収容した装置とした場合の素子パッケージの配置及びパッケージ間の積層接続板を介した接続の状態を示す図である。
【発明を実施するための形態】
【００２５】
以下、本発明の実施の形態について、詳細に説明する。
【実施例１】
【００２６】
図１は、本発明の実施例１に係る３レベルインバータ回路の素子パッケージの配置及びパッケージ間の接続を示す図である。
図１に示す３レベルインバータ回路３０は、スイッチング素子を内蔵した素子パッケージから成る４個のＩＧＢＴ（第１のＩＧＢＴ１〜第４のＩＧＢＴ４）と、結合ダイオードを内蔵した２個のダイオードパッケージ（以下、第１の結合ダイオード５、第２の結合ダイオード６と言う）と、直流フィルタコンデンサ７及び８とを有している。そして、これらのパッケージを適切な箇所にて相互に電気的に接続する接続部９を有している。
【００２７】
尚、図１には接続部９として配線のみを示しているが、実際には後述するように、複数の導体板と絶縁層が積層された積層接続板で構成されている。
第１のＩＧＢＴ１〜第４のＩＧＢＴ４は、直線上に配置されている。その同じ直線上において、第１のＩＧＢＴ１の外側に第１の結合ダイオード５が配置され、第４のＩＧＢＴ４の外側に第２の結合ダイオード６が配置されている。
【００２８】
直流フィルタコンデンサ７及び８は、上記の直線上と異なる直線上で、第２のＩＧＢＴ２と第３のＩＧＢＴ３の中間となる位置に配置されている。
第１のＩＧＢＴ１のコレクタＣは、直流フィルタコンデンサ７の正極端子Ｐに接続され、同じくエミッタＥは、第２のＩＧＢＴ２のコレクタＣ及び第１の結合ダイオード５のカソードＫに接続されている。
【００２９】
第１の結合ダイオード５のアノードＡは、直流フィルタコンデンサ７及び８の接続点である中間端子Ｃに接続されている。第２のＩＧＢＴ２のエミッタＥは、交流出力端子ＡＣに接続されている。
【００３０】
また第３のＩＧＢＴ３のコレクタＣは、交流出力端子ＡＣに接続され、同じくエミッタＥは第４のＩＧＢＴ４のコレクタＣ及び第２の結合ダイオード６のアノードＡに接続されている。
【００３１】
第２の結合ダイオード６のカソードＫは、直流フィルタコンデンサ７及び８の接続点である中間端子Ｃに接続され、第４のＩＧＢＴ４のエミッタＥは、直流フィルタコンデンサ８の負側端子Ｎに接続されている。
【００３２】
図２は、上記の実施例１に係る３レベルインバータ回路を装置とした場合の素子パッケージの配置及びパッケージ間の積層接続板を介した接続の状態を示す図である。尚、図２には図１と同一の構成部分には図１と同一の番号を付与して示している。
【００３３】
また、図２には、図１に示した接続部９を、上部導体板１０、一枚の絶縁板１１、左右に分かれた２枚の中段導体板１２ａ及び１２ｂ、左右に分かれた２枚の絶縁板１３ａ及び１３ｂ、中央及び左右に分かれた３枚の下部導体板１４ａ、１４ｂ及び１４ｃから成る積層接続板９として示されている。
【００３４】
尚、積層接続板９の上部導体板１０、中段導体板１２ａ及び１２ｂ、並びに下部導体板１４ａ、１４ｂ及び１４ｃに、各パッケージから縦に延び出して接続されている線は、例えば銅製ポールから成る接続端子である。
【００３５】
図２に示すように、各パッケージは、取付板１５の平らな上面において、第１の結合ダイオード５、第１のＩＧＢＴ１〜第４のＩＧＢＴ４、第２の結合ダイオード６の順に、直線上に配置されている。
【００３６】
このように、第１及び第２の結合ダイオード５及び６を、第１〜第４のＩＧＢＴ１〜４の外側に配置することにより、第１の結合ダイオード５のアノード端子とカソード端子間に設けられている絶縁バリア１６と、第２の結合ダイオード６のアノード端子とカソード端子間に設けられている絶縁バリア１７との干渉を避ける必要がある上部導体板１０は、１つの接続導体板で構成することができた。これにより、積層接続板９の形状が簡素化されている。
【実施例２】
【００３７】
図３は、実施例２に係る３レベルインバータ装置の素子パッケージの配置及びパッケージ間の積層接続板を介した接続の状態を示す図である。尚、図３には図２と同一構成部分で本例の説明に要する構成部分にのみ図２と同一の番号を付与して示し、他の構成部分の番号は省略している。
【００３８】
先の図２に示した実施例１の３レベルインバータ装置３０の取付板１５が段差の無い平らな平面を形成されていたのに対し、本例の３レベルインバータ装置４０は、図３に示すように、左右端部側にそれぞれ高い段差を有するように形成された取付板１８を備えている。
【００３９】
取付板１８の内部平面部１９には、第１〜第４のＩＧＢＴ１〜４が配置され、外側段差平面部２１及び２１には、それぞれ第１の結合ダイオード５及び第２の結合ダイオード６が配置されている。配置される高さを別にすれば、この場合も第１〜第４のＩＧＢＴ１〜４と第１及び第２の結合ダイオード５及び６は、上方から見て直線状に配置されている。
【００４０】
上記の内部平面部１９と外側段差平面部２１との段差の高さｈは、第１〜第４のＩＧＢＴ１〜４のパッケージの高さと、第１及び第２の結合ダイオード５及び６のパッケージの高さとの差として設定されている。
【００４１】
このように、素子パッケージを取り付ける取付板１８の面を、第１〜第４のＩＧＢＴ１〜４のパッケージの高さと第１及び第２の結合ダイオード５及び６のパッケージの高さとの差の分だけ相互に異なる高さとすることにより、中段導体板１２ａ又は１２ｂに接続される第１〜４のＩＧＢＴ１〜４の端子と、第１及び第２の結合ダイオード５及び６の端子の高さを同じ高さとすることができる。
【００４２】
これにより、積層接続板９の中段導体板１２ａ又は１２ｂと第１〜第４のＩＧＢＴ１〜４及び第１及び第２の結合ダイオード５及び６の端子との距離が同じとなる。したがって、もし、これらのパッケージを同一面上に配置した場合には積層接続板９の両端部に対し下方への導体曲げを加えるか又は端子側に高さ調節用の接続導体を付加する必要があるが、図３に示す本例の構成では、そのような導体曲げの工程や接続導体を付加する工程が不要となって工程が簡略になる。
【実施例３】
【００４３】
図４は、実施例３に係る３レベルインバータ回路の３相を１つのユニット６０に収容した場合の素子パッケージの配置及びパッケージ間の接続を示す図である。
この３レベルインバータ回路５０の３相を構成する各相の３レベルインバータ装置には、図２に示した実施例１の３レベルインバータ装置３０（３０−１、３０−２、３０−３）又は図３に示した実施例２の３レベルインバータ装置４０（４０−１、４０−２、４０−３）のいずれかを適用する。
【００４４】
図４に示す本例の３レベルインバータ回路５０には、ＡＣ出力端子がＵ相、Ｖ相、及びＷ相の３回路あり、これら３回路のＡＣ出力導体は同一方向（図４では右側）に配線されることになる。その場合、図４に示すように、３回路のＡＣ出力導体は第２のＩＧＢＴ２と第３のＩＧＢＴ３の間を通ってユニット６０の外部に引き出すようにする。
【００４５】
図５は、上記実施例３に係る３レベルインバータ回路５０を、３相として１つのユニット６０に収容した装置とした場合の素子パッケージの配置及びパッケージ間の積層接続板を介した接続の状態を示す図である。
【００４６】
尚、図５は、図４の回路を収容したユニットを図４の矢印Ａ方向から見た図であり、Ｕ相、Ｖ相、及びＷ相の３本のＡＣ出力端子を別にして、一番手前の３レベルインバータ装置４０−１（３０−１でもよい、以下同様）のみを示している。図４に示した他の２つの３レベルインバータ装置４０−２及び４０−３は、図５では紙面奥行き方向の向う側に配置されていて、図では陰になって見えない。
【００４７】
また、図５には図３及び図４と同一構成部分で参照のために必要と思われる構成部分にのみ図３及び図４と同一の番号を付与して示し、他の構成部分の番号は省略している。
図５に示すように、図４に示したＵ相、Ｖ相、及びＷ相の３回路の出力端子は、第２のＩＧＢＴ２と第３のＩＧＢＴ３の間を通って、ユニット６０の外部に引き出される。
【００４８】
これら第２のＩＧＢＴ２と第３のＩＧＢＴ３の間は、第１のＩＧＢＴ１と第２のＩＧＢＴ２の間に比べて、３回路のＡＣ出力用の導体が配置される分の距離を取ることにより、ＡＣ出力用の３回路の導休を第２のＩＧＢＴ２と第３のＩＧＢＴ３の間に単純な形で配置することが可能となる。
【００４９】
すなわち、積層接続板９と第２のＩＧＢＴ２及び第３のＩＧＢＴ３の配置構成の中で、積層接続板９に、ＡＣ出力用の３導体を引き出すための逃げの配置構成を採用する必要がなく、単に第２のＩＧＢＴ２と第３のＩＧＢＴ３の間を、ＡＣ出力用の３導体の分だけ間隙を開けるだけでよいため、全体構造の簡素化を図ることができる。
【産業上の利用可能性】
【００５０】
本発明は、電力変換装置の回路を構成する複数パッケージの配置をターンオフサージ電圧によるＩＧＢＴ（Insulate Gate Bipola Trasistor) の破壊を防止するように配置した３レベルインバータ回路に利用することができる。
【符号の説明】
【００５１】
１  第１のＩＧＢＴ
２  第２のＩＧＢＴ
３  第３のＩＧＢＴ
４  第４のＩＧＢＴ
５  第１の結合ダイオード
６  第２の結合ダイオード
７、８  直流フィルタコンデンサ
９  積層接続板（接続部）
１０  上部導体板
１１  絶縁板
１２ａ、１２ｂ  中段導体板
１３ａ、１３ｂ  絶縁板
１４ａ、１４ｂ、１４ｃ  下部導体板
１５  取付板
１６、１７  絶縁バリア
１８  取付板
１９  内部平面部
２１  外側段差平面部
３０（３０−１、３０−２、３０−３）  段差無し取付板の３レベルインバータ回路
４０（４０−１、４０−２、４０−３）  段差付き取付板の３レベルインバータ回路
５０  ３相の３レベルインバータ回路
６０  ユニット
【図１】
2010200525.tif 000003
【図２】
2010200525.tif 000004
【図３】
2010200525.tif 000005
【図４】
2010200525.tif 000006
【図５】
2010200525.tif 000007