(57)【要約】【課題】プッシュプルインバータ、及びプッシュプルインバータに用いられるトランスにおいて、トランスのサイズを小型化すると共に、トランスの効率を優れたものにする。【解決手段】プッシュプルインバータ１は、電源部３からトランス２の２つの１次側巻線２１ａ、２１ｂに入力電圧Ｖｉｎを供給すると共に、ＭＯＳＦＥＴ４ａ、４ｂによりトランス２をプッシュプル方式で駆動することにより、電源部３から供給される入力電圧Ｖｉｎをトランス２により昇圧し、その昇圧した電圧をトランス２の２次側巻線２２から出力電圧Ｖｏｕｔとして出力する。電源部３は、入力電圧Ｖｉｎとして８２ｖの電圧をトランス２の２つの１次側巻線２１ａ、２１ｂに供給する。トランス２のコアの有効断面積が小さくても磁気飽和せず、トランス２のコアとして有効断面積の小さいコアを使用することができ、また、ＭＯＳＦＥＴ４ａ、４ｂでの（電力）ロスが低減する。【選択図】図１
2010200422.tif 000002
【特許請求の範囲】
【請求項１】
プッシュプル方式で駆動される、２つの１次側巻線及び１つの２次側巻線を有するトランスと、前記トランスの２つの１次側巻線に入力電圧を供給する電源部と、前記トランスの２つの１次側巻線に流れる電流をプッシュプル方式でスイッチングして、前記トランスをプッシュプル方式で駆動するためのＭＯＳＦＥＴとを備え、
前記電源部から前記トランスの２つの１次側巻線に前記入力電圧を供給すると共に、前記ＭＯＳＦＥＴにより前記トランスをプッシュプル方式で駆動することにより、前記電源部から供給される前記入力電圧を前記トランスにより昇圧し、その昇圧した電圧を前記トランスの２次側巻線から出力電圧として出力するプッシュプルインバータにおいて、
前記電源部は、前記入力電圧として５０ｖ以上かつ１００ｖ以下の範囲の電圧を前記トランスの２つの１次側巻線に供給する、
ことを特徴とするプッシュプルインバータ。
【請求項２】
前記電源部は、前記入力電圧として８２ｖの電圧を前記トランスの２つの１次側巻線に供給し、
前記トランスの２つの１次側巻線は、同一のボビンに、セパレートされずに混合されて巻かれている、
ことを特徴とする請求項１に記載のプッシュプルインバータ。
【請求項３】
請求項１又は請求項２に記載のプッシュプルインバータに用いられるトランス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＯＳＦＥＴによりトランスをプッシュプル方式で駆動して、トランスにより電圧を昇圧するプッシュプルインバータ、及びプッシュプルインバータに用いられるトランスに関するものである。
【背景技術】
【０００２】
従来から、プッシュプルインバータは、電源部からトランスの１次側巻線に入力電圧を供給すると共に、ＭＯＳＦＥＴによりトランスをプッシュプル方式で駆動することにより、電源部から供給される入力電圧をトランスにより昇圧し、その昇圧した電圧をトランスの２次側巻線から出力電圧として出力するようになっている。プッシュプルインバータに用いられるトランス（すなわち、プッシュプル方式で駆動されるトランス）は、１次側巻線として、２つの１次側巻線を有している。
【０００３】
このようなプッシュプルインバータは、例えば、液晶パネルのバックライトとしてＣＣＦＬ（冷陰極管）を点灯駆動するために用いられる。ＣＣＦＬを点灯駆動するためには、１０００ｖ〜１２００ｖの高圧な電圧が必要である。プッシュプルインバータは、トランスの１次側巻線に供給する入力電圧が同じでも、出力電圧＝（２次側巻線の巻数／１次側巻線の巻数）×入力電圧の関係から、２次側巻線の巻数を多くして巻数比（２次側巻線の巻数／１次側巻線の巻数）を高めることにより、より高い出力電圧を得ることができる。
【０００４】
従来、ＣＣＦＬを点灯駆動するために用いられるプッシュプルインバータでは、入力電圧として２４ｖの電圧をトランスの１次側巻線に供給し、トランスの巻数比を５０にすることにより、ＣＣＦＬを点灯駆動するのに必要な１０００ｖ〜１２００ｖの出力電圧を得るようにしている。
【０００５】
また、従来、プッシュプルインバータに用いられるトランスは、図４に示すように、セパレート構造のボビン９０を採用しており、２つの１次側巻線９１ａ、９１ｂは、混合されずに、ボビン９０の別々の箇所に分離して巻かれている。これは、１次側巻線９１ａと１次側巻線９２ａとの間の絶縁耐圧を保持するためである。
【０００６】
一方、プッシュプル方式のインバータ回路に、入力電圧として１４０ｖの電圧を供給するようにした電力変換装置が知られている（例えば特許文献１参照）。また、プッシュプルインバータから構成されている高周波変換回路に、入力電圧として１２ｖや２４ｖの電圧を供給するようにした放電灯点灯装置が知られている（例えば特許文献２参照）。また、１次側巻線と２次側巻線との巻数比を変えられるようにしたトランスを備えるインバータ電源装置が知られている（例えば特許文献３参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１−２４８９６９号公報
【特許文献２】特開平７−２７４５２２号公報
【特許文献３】特開平１０−７４５９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、上述した従来のプッシュプルインバータにおいて、トランスの２次側巻線の巻数比が多いと、トランスの結合が悪く（１次側巻線による磁束と２次側巻線による磁束の鎖交が少なく）なる。トランスの結合が悪いと、２次側インダクタンスが大きくなって、リーケージインダクタンス（漏れインダクタンス）が大きくなり、図５に示すように、トランスの１次側巻線に供給される入力電流Ｉｉｎ（１次側巻線に流れる電流であってＭＯＳＦＥＴのドレイン電流）は、トランス内部電流が蓄積されることにより、右肩上がりの電流波形となって、大きくなる。入力電流が大きいと、磁気飽和を起こさないようにするためには、トランスのコアとして有効断面積の大きいコアを使用しなければならず、トランスのサイズが大型化する。また、入力電流が大きいと、ＭＯＳＦＥＴでの（電力）ロスが大きくなり、トランスの効率が悪くなる。ＭＯＳＦＥＴでの（電力）ロスは、Ｉ２×Ｒｏｎ（Ｉは、ＭＯＳＦＥＴのドレイン電流値、Ｒｏｎは、ＭＯＳＦＥＴのオン抵抗値）で表わされる。このように、トランスの２次側巻線の巻数が多いと、トランスのサイズが大型化すると共に、トランスの効率が悪くなる。
【０００９】
また、従来のプッシュプルインバータに用いられるトランスにおいては、２つの１次側巻線が別々の箇所に分離して巻かれているため、プッシュプルインバータを動作させると（トランスを駆動すると）、２つの１次側巻線が共振を起こして、入力電流が乱れ、その結果、ＭＯＳＦＥＴでの（電力）ロスが発生する。なお、上述した特許文献１乃至特許文献３に開示の内容を適用したとしても、上記の問題を解決することはできない。
【００１０】
本発明は、上記課題を解決するためになされたものであり、トランスのサイズを小型化することができると共に、トランスの効率を優れたものにすることができるプッシュプルインバータ、及びプッシュプルインバータに用いられるトランスを提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために請求項１の発明は、プッシュプル方式で駆動される、２つの１次側巻線及び１つの２次側巻線を有するトランスと、トランスの２つの１次側巻線に入力電圧を供給する電源部と、トランスの２つの１次側巻線に流れる電流をプッシュプル方式でスイッチングして、トランスをプッシュプル方式で駆動するためのＭＯＳＦＥＴとを備え、電源部からトランスの２つの１次側巻線に入力電圧を供給すると共に、ＭＯＳＦＥＴによりトランスをプッシュプル方式で駆動することにより、電源部から供給される入力電圧をトランスにより昇圧し、その昇圧した電圧をトランスの２次側巻線から出力電圧として出力するプッシュプルインバータにおいて、電源部は、入力電圧として５０ｖ以上かつ１００ｖ以下の範囲の電圧をトランスの２つの１次側巻線に供給するものである。
【００１２】
請求項２の発明は、請求項１に記載のプッシュプルインバータにおいて、電源部は、入力電圧として８２ｖの電圧をトランスの２つの１次側巻線に供給し、トランスの２つの１次側巻線は、同一のボビンに、セパレートされずに混合されて巻かれているものである。
【００１３】
請求項３の発明は、請求項１又は請求項２に記載のプッシュプルインバータに用いられるトランスである。
【発明の効果】
【００１４】
請求項１の発明によれば、入力電圧として５０ｖ以上かつ１００ｖ以下の範囲の電圧をトランスに供給することにより、出力電圧＝（２次側巻線の巻数／１次側巻線の巻数）×入力電圧の関係から、入力電圧として５０ｖ未満の電圧をトランスに供給する構成と比較して、同じ出力電圧を得るのに、２次側巻線の巻数を少なくすることができる。
【００１５】
２次側巻線の巻数が少ないと、２次側インダクタンスが小さくなって、リーケージインダクタンス（漏れインダクタンス）が小さくなるため、入力電流（１次側巻線に流れる電流であってＭＯＳＦＥＴに流れる電流）が小さく抑えられる。入力電流が小さいと、トランスのコアの有効断面積が小さくても磁気飽和せず、トランスのコアとして有効断面積の小さいコアを使用することができ、トランスのサイズを小型化することができる。また、入力電流が小さいと、ＭＯＳＦＥＴでの（電力）ロスが低減し、トランスの効率を優れたものにすることができる。
【００１６】
すなわち、入力電圧として５０ｖ以上かつ１００ｖ以下の範囲の電圧をトランスに供給することにより、入力電圧として５０ｖ未満の電圧をトランスに供給する構成と比較して、同じ出力電圧を得るのに、２次側巻線の巻数を少なくすることができ、その結果、トランスのサイズを小型化することができると共に、トランスの効率を優れたものにすることができる。また、トランスのサイズを小型化することができると共に、トランスの効率を優れたものにすることができることにより、例えばＣＣＦＬ（冷陰極管）などの負荷を複数接続した場合でも安価な構成となる。
【００１７】
請求項２の発明によれば、入力電圧として８２ｖの電圧をトランスに供給することにより、トランスの２つの１次側巻線が同一のボビンに混合されて巻かれていても、２つの１次側巻線がレアショートすることなく、２つの１次側巻線の間の絶縁耐圧が保持される。そして、トランスの２つの１次側巻線が同一のボビンに混合されて巻かれていることにより、トランスを駆動したときに２つの１次側巻線が共振を起こすことがなく、入力電流が乱れず、その結果、ＭＯＳＦＥＴでの（電力）ロスを低減することができ、トランスの効率をより優れたものにすることができる。
【００１８】
請求項３の発明によれば、請求項１又は請求項２の発明と同様の効果が得られる。
【図面の簡単な説明】
【００１９】
【図１】本発明の一実施形態に係るプッシュプルインバータの概略構成を示す電気的ブロック構成図。
【図２】（ａ）は同プッシュプルインバータに用いられるトランスの構成を示す平面図、（ｂ）は同断面図。
【図３】同プッシュプルインバータにおける入力電流の電流波形を示す図。
【図４】従来のプッシュプルインバータに用いられるトランスの構成を示す断面図。
【図５】従来のプッシュプルインバータにおける入力電流の電流波形を示す図。
【発明を実施するための形態】
【００２０】
以下、本発明を具体化した実施形態によるプッシュプルインバータについて図面を参照して説明する。図１は、本実施形態によるプッシュプルインバータの構成を示す。プッシュプルインバータ１は、トランス２と、電源部３と、ＭＯＳＦＥＴ４ａ、４ｂ等を備える。
プッシュプルインバータ１は、ＭＯＳＦＥＴ４ａ、４ｂによりトランス２をプッシュプル方式で駆動して、トランス２により電圧を昇圧する装置である。
【００２１】
トランス２は、２つの１次側巻線２１ａ、２１ｂ及び１つの２次側巻線２２を有している。１次側巻線２１ａと１次側巻線２１ｂは、直列に接続されており、１次側巻線２１ａと１次側巻線２１ｂとの接続点には、電源部３が接続されている。また、１次側巻線２１ａには、ＭＯＳＦＥＴ４ａが接続されており、１次側巻線２１ｂには、ＭＯＳＦＥＴ４ｂが接続されている。トランス２の巻数比（２次側巻線２２の巻数／１次側巻線２１ａ、２１ｂの巻数）は、１４としている。２次側巻線２２には、例えばＣＣＦＬ（冷陰極管）９が負荷として接続される。
【００２２】
電源部３は、トランス２の２つの１次側巻線２１ａ、２１ｂに直流の入力電圧Ｖｉｎを供給するものであり、トランス２の１次側巻線２１ａと１次側巻線２１ｂとの接続点に接続されている。電源部３は、不図示の商用電源から供給される交流電圧から直流の入力電圧Ｖｉｎを生成し、その生成した入力電圧Ｖｉｎをトランス２の２つの１次側巻線２１ａ、２１ｂに供給する。電源部３は、入力電圧Ｖｉｎとして８２ｖの電圧をトランス２の２つの１次側巻線２１ａ、２１ｂに供給する。
【００２３】
ＭＯＳＦＥＴ４ａ、４ｂは、トランス２をプッシュプル方式で駆動するためのスイッチング素子である。ＭＯＳＦＥＴ４ａは、トランス２の１次側巻線２１ａに接続されており、そのドレインが１次側巻線２１ａに接続され、ソースがグランドに接続されている。ＭＯＳＦＥＴ４ｂは、トランス２の１次側巻線２１ｂに接続されており、そのドレインが１次側巻線２１ｂに接続され、ソースがグランドに接続されている。ＭＯＳＦＥＴ４ａのゲート及びＭＯＳＦＥＴ４ｂのゲートは、スイッチング制御部（不図示）に接続されており、スイッチング制御部によってＭＯＳＦＥＴ４ａ、４ｂがオン、オフされる。
【００２４】
ＭＯＳＦＥＴ４ａがオンしている状態では、電源部３からの入力電圧Ｖｉｎによって、電源部３からトランス２の１次側巻線２１ａ及びＭＯＳＦＥＴ４ａを経由してグランドに電流が流れる。また、ＭＯＳＦＥＴ４ｂがオンしている状態では、電源部３からの入力電圧Ｖｉｎによって、電源部３からトランス２の１次側巻線２１ｂ及びＭＯＳＦＥＴ４ｂを経由してグランドに電流が流れる。
【００２５】
ＭＯＳＦＥＴ４ａ、４ｂは、スイッチング制御部により所定の周期で交互にオン、オフされることにより、トランス２の２つの１次側巻線２１ａ、２１ｂに流れる電流をプッシュプル方式でスイッチングして、トランス２をプッシュプル方式で駆動する。
【００２６】
このような構成のプッシュプルインバータ１は、電源部３からトランス２の２つの１次側巻線２１ａ、２１ｂに入力電圧Ｖｉｎを供給すると共に、ＭＯＳＦＥＴ４ａ、４ｂによりトランス２をプッシュプル方式で駆動することにより、電源部３から供給される入力電圧Ｖｉｎをトランス２により昇圧し、その昇圧した電圧をトランス２の２次側巻線２２から出力電圧Ｖｏｕｔとして出力する。トランス２の２次側巻線２２から出力された出力電圧Ｖｏｕｔは、ＣＣＦＬ９に供給される。
【００２７】
本発明のプッシュプルインバータ１では、トランス２の巻数比（２次側巻線２２の巻数／１次側巻線２１ａ、２１ｂの巻数）を１４とし、入力電圧Ｖｉｎとして８２ｖの電圧をトランス２の１次側巻線２１ａ、２１ｂに供給することにより、ＣＣＦＬ９を点灯駆動するのに必要な１０００ｖ〜１２００ｖの出力電圧Ｖｏｕｔを得るようにしている。
【００２８】
図２（ａ）（ｂ）は、本発明のプッシュプルインバータ１に用いられるトランス２の構成を示す。本発明のプッシュプルインバータ１では、トランス２の２つの１次側巻線２１ａ、２１ｂは、同一のボビン２９に、セパレートされずに（分離されずに）混合されて巻かれている。
【００２９】
本発明のプッシュプルインバータ１によれば、トランス２のサイズを小型化することができると共に、トランス２の効率を優れたものにすることができる。このことについて、以下に説明する。
【００３０】
同じ出力電圧Ｖｏｕｔを得る場合について考えると、出力電圧Ｖｏｕｔ＝（２次側巻線２２の巻数／１次側巻線２１ａ、２１ｂの巻数）×入力電圧Ｖｉｎの関係から、入力電圧Ｖｉｎを高くすることにより、２次側巻線２２の巻数を少なくすることができる。例えば、入力電圧Ｖｉｎが５０ｖ以上かつ１００ｖ以下の場合、入力電圧Ｖｉｎが５０ｖ未満の場合と比較すると、同じ出力電圧Ｖｏｕｔを得るのに、２次側巻線２２の巻数を少なくすることができる。
【００３１】
２次側巻線２２の巻数が少ないと、トランス２の結合が良く（１次側巻線２１ａ、２１ｂによる磁束と２次側巻線２２による磁束の鎖交が多く）なる。トランス２の結合が良いと、２次側インダクタンスが小さくなって、リーケージインダクタンス（漏れインダクタンス）が小さくなり、図３に示すように、トランス２の１次側巻線２１ａ、２１ｂに供給される入力電流Ｉｉｎ（１次側巻線２１ａ、２１ｂに流れる電流であってＭＯＳＦＥＴ４ａ、４ｂのドレイン電流）は、エネルギーが効率よく伝達されることにより、右肩が少し下がった電流波形となって、小さく抑えられる。
【００３２】
入力電流Ｉｉｎが小さいと、トランス２のコアとして有効断面積の小さいコアを使用しても磁気飽和を起こさず、トランス２のコアとして有効断面積の小さいコアを使用することができる。また、入力電流Ｉｉｎが小さいと、ＭＯＳＦＥＴ４ａ、４ｂでの（電力）ロスが少ない。ＭＯＳＦＥＴ４ａ、４ｂでの（電力）ロスは、Ｉ２×Ｒｏｎ（Ｉは、ＭＯＳＦＥＴ４ａ、４ｂのドレイン電流値（入力電流Ｉｉｎの電流値）、Ｒｏｎは、ＭＯＳＦＥＴ４ａ、４ｂのオン抵抗値）で表わされる。
【００３３】
すなわち、入力電圧Ｖｉｎが５０ｖ以上かつ１００ｖ以下の場合、入力電圧Ｖｉｎが５０ｖ未満の場合と比較すると、同じ出力電圧Ｖｏｕｔを得るのに、トランス２のコアの必要有効断面積（磁気飽和を起さないコアの有効断面積）を小さくすることができると共に、ＭＯＳＦＥＴ４ａ、４ｂでのロスを低減することができる。
【００３４】
出力電圧Ｖｏｕｔとして１０００ｖ〜１２００ｖの電圧を得る場合において、入力電圧Ｖｉｎが２４ｖの場合（２次側巻線２２の巻数／１次側巻線２１ａ、２１ｂの巻数＝５０）と、入力電圧Ｖｉｎが８２ｖの場合（２次側巻線２２の巻数／１次側巻線２１ａ、２１ｂの巻数＝１４）とを比較すると、以下のようになる。すなわち、入力電圧Ｖｉｎが２４ｖの場合には、トランス２のコアの必要有効断面積が２８ｍｍ２であるのに対し、入力電圧Ｖｉｎが８４ｖの場合には、トランス２のコアの必要有効断面積が１８ｍｍ２となる。また、入力電圧Ｖｉｎが２４ｖの場合のＭＯＳＦＥＴ４ａ、４ｂでのロスを１とすると、入力電圧Ｖｉｎが８４ｖの場合のＭＯＳＦＥＴ４ａ、４ｂでのロスは０．６（入力電圧Ｖｉｎが２４ｖの場合の４０％減）となる。
【００３５】
このように、同じ出力電圧Ｖｏｕｔを得る場合について考えると、入力電圧Ｖｉｎを高くすることにより、２次側巻線２２の巻数を少なくすることができ、その結果、トランス２のコアの必要有効断面積を小さくすることができ、トランス２のサイズを小型化することができると共に、ＭＯＳＦＥＴ４ａ、４ｂでのロスを低減することができ、トランス２の効率を優れたものにすることができる。
【００３６】
本発明のプッシュプルインバータ１では、上述のように、入力電圧Ｖｉｎとして８２ｖの電圧（５０ｖ以上かつ１００ｖ以下の範囲の電圧）をトランス２の１次側巻線２１ａ、２１ｂに供給する。
【００３７】
従って、本発明のプッシュプルインバータ１によれば、入力電圧Ｖｉｎとして２４ｖ（５０ｖ未満の電圧）をトランス２の１次側巻線２１ａ、２１ｂに供給する従来の構成と比較して、同じ出力電圧Ｖｏｕｔ（ＣＣＦＬ９を点灯駆動するのに必要な１０００ｖ〜１２００ｖの電圧）を得るのに、トランス２のサイズを小型化することができると共に、トランス２の効率を優れたものにすることができる。
【００３８】
また、トランス２の２つの１次側巻線２１ａ、２１ｂの絶縁耐圧について考えると、２つの１次側巻線２１ａ、２１ｂを同一のボビン２９に混合して巻いた場合、２つの１次側巻線２１ａ、２１ｂがレアショートしない耐圧は２５０ｖ以下である。プッシュプル方式においては、入力電圧Ｖｉｎの２倍〜３倍の電圧が１次側巻線２１ａ、２１ｂにかかる。
【００３９】
すなわち、プッシュプル方式においては、入力電圧Ｖｉｎが入力電圧Ｖｉｎ≦２５０ｖ／３≒８３．３ｖの範囲であれば、２つの１次側巻線２１ａ、２１ｂを同一のボビン２９に混合して巻いても、２つの１次側巻線２１ａ、２１ｂがレアショートすることなく、２２つの１次側巻線２１ａ、２１ｂの間の絶縁耐圧が保持される。
【００４０】
本発明のプッシュプルインバータ１では、上述のように、入力電圧Ｖｉｎとして８２ｖの電圧をトランス２の１次側巻線２１ａ、２１ｂに供給するので、トランス２の２つの１次側巻線２１ａ、２１ｂが同一のボビン２９に混合されて巻かれていても、２の１次側巻線２１ａ、２１ｂがレアショートすることなく、２の１次側巻線２１ａ、２１ｂの間の絶縁耐圧が保持される。
【００４１】
そして、本発明のプッシュプルインバータ１によれば、トランスの２つの１次側巻線２１ａ、２１ｂが同一のボビン２９に混合されて巻かれていることにより、トランス２を駆動したときに２つの１次側巻線２１ａ、２１ｂが共振を起こすことがなく、入力電流Ｉｉｎが乱れず、その結果、ＭＯＳＦＥＴ４ａ、４ｂでの（電力）ロスを低減することができ、トランス２の効率をより優れたものにすることができる。
【００４２】
また、本発明のプッシュプルインバータ１によれば、トランス２のサイズを小型化することができると共に、トランス２の効率を優れたものにすることができるので、ＣＣＦＬ９を複数接続した場合でも安価な構成となる。
【００４３】
なお、本発明は、上記実施形態の構成に限られず、種々の変形が可能である。例えば、電源部は、入力電圧として、８２ｖに限られず、５０ｖ以上かつ１００ｖ以下の範囲の電圧をトランスの１次側巻線に供給するようにしてもよい。このような構成によっても、入力電圧として５０ｖ未満の電圧をトランスの１次側巻線に供給する構成と比較して、同じ出力電圧を得るのに、トランスのサイズを小型化することができると共に、トランスの効率を優れたものにすることができる。
【符号の説明】
【００４４】
１    プッシュプルインバータ
２    トランス
３    電源部
４ａ、４ｂ    ＭＯＳＦＥＴ
９    ＣＣＦＬ（冷陰極管）
２１ａ、２１ｂ    １次側巻線
２２    ２次側巻線
２９    ボビン
【図１】
2010200422.tif 000003
【図２】
2010200422.tif 000004
【図３】
2010200422.tif 000005
【図４】
2010200422.tif 000006
【図５】
2010200422.tif 000007