(57)【要約】【課題】ＩＩＩ族窒化物半導体層の結晶性が高いＩＩＩ族窒化物半導体層貼り合わせ基板を提供する。【解決手段】本ＩＩＩ族窒化物半導体層貼り合わせ基板の製造方法は、ＩＩＩ族窒化物半導体基板２０の一方の主表面２０ｍから所定の深さＤの領域に水素およびヘリウムの少なくともいずれかのイオンＩを注入する工程と、ＩＩＩ族窒化物半導体基板２０の主表面２０ｍに異種基板１０を貼り合わせる工程と、ＩＩＩ族窒化物半導体基板２０をイオンＩが注入された領域２０ｉにおいて分離することにより、ＩＩＩ族窒化物半導体層貼り合わせ基板１を得る工程と、ＩＩＩ族窒化物半導体層貼り合わせ基板１を、窒素含有ガスＮの雰囲気下７００℃以上でアニールする工程と、を備える。【選択図】図１
2010045098.tif 000002
【特許請求の範囲】
【請求項１】
ＩＩＩ族窒化物半導体層と、前記ＩＩＩ族窒化物半導体層と化学組成が異なる異種基板とが貼り合わされているＩＩＩ族窒化物半導体層貼り合わせ基板の製造方法であって、
ＩＩＩ族窒化物半導体基板の一方の主表面から所定の深さの領域に水素およびヘリウムの少なくともいずれかのイオンを注入する工程と、
前記ＩＩＩ族窒化物半導体基板の前記主表面に前記異種基板を貼り合わせる工程と、
前記ＩＩＩ族窒化物半導体基板を前記イオンが注入された領域において分離することにより、前記ＩＩＩ族窒化物半導体層貼り合わせ基板を得る工程と、
前記ＩＩＩ族窒化物半導体層貼り合わせ基板を、窒素含有ガスの雰囲気下７００℃以上でアニールする工程と、を備えるＩＩＩ族窒化物半導体層貼り合わせ基板の製造方法。
【請求項２】
前記窒素含有ガスはアンモニアガスを含む請求項１に記載のＩＩＩ族窒化物半導体層貼り合わせ基板の製造方法。
【請求項３】
前記アニールする工程は９５０℃以上で行なわれる請求項１または請求項２に記載のＩＩＩ族窒化物半導体層貼り合わせ基板の製造方法。
【請求項４】
前記ＩＩＩ族窒化物半導体層貼り合わせ基板を得る工程後で前記アニールする工程前に、
前記ＩＩＩ族窒化物半導体層における前記イオンが注入された領域を除去する工程を、さらに備える請求項１から請求項３までのいずれかに記載のＩＩＩ族窒化物半導体層貼り合わせ基板の製造方法。
【請求項５】
前記ＩＩＩ族窒化物半導体層の（０００２）面に関するロッキングカーブにおけるＸ線回折ピークの半値幅が４５０ａｒｃｓｅｃ以下である請求項１から請求項４までのいずれかに記載のＩＩＩ族窒化物半導体層貼り合わせ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＩＩ族窒化物半導体層と、ＩＩＩ族窒化物半導体層と化学組成が異なる異種基板とがはり合わされているＩＩＩ族窒化物半導体層貼り合わせ基板の製造方法に関する。本発明にかかる製造方法により得られるＩＩＩ族窒化物半導体層貼り合わせ基板は、半導体デバイスの製造に好適に用いられる。
【背景技術】
【０００２】
Ａｌ1-xＧａxＮ（０≦ｘ≦１）基板などのＩＩＩ族窒化物半導体基板は、半導体デバイスに好適に用いられているが、製造コストが極めて高い。これにより、ＩＩＩ族窒化物半導体基板が用いられている半導体デバイスの製造コストが極めて高くなる。これは、ＩＩＩ族窒化物結晶半導体基板の製造方法に由来するものと考えられる。
【０００３】
すなわち、ＩＩＩ族窒化物半導体基板は、ＨＶＰＥ（ハイドライド気相成長）法、ＭＯＣＶＤ（有機金属化学気相堆積）法、昇華法などの気相法により結晶成長を行なうため、結晶成長速度が低く、たとえば１００時間程度の結晶成長時間でも厚さが１０ｍｍ程度のＩＩＩ族窒化物半導体結晶しか得られない。かかる厚さの結晶からは、厚さ２００μｍ〜４００μｍ程度のＩＩＩ族窒化物半導体基板は、少量（たとえば、１０枚程度）しか切り出せない。
【０００４】
しかし、ＩＩＩ族窒化物半導体基板の切り出し枚数を増加させるため、ＩＩＩ族窒化物半導体結晶から切り出すＩＩＩ族窒化物半導体層の厚さを小さくすると、機械的強度が低下し、自立基板となり得ない。したがって、ＩＩＩ族窒化物半導体結晶から切り出される薄いＩＩＩ族窒化物半導体層を補強する方法が必要となる。
【０００５】
ＩＩＩ族窒化物半導体層の補強方法として、ＩＩＩ族窒化物半導体層と化学組成の異なる異種基板にＩＩＩ族窒化物半導体層を貼り合わせた基板（以下、ＩＩＩ族窒化物半導体層貼り合わせ基板という）を製造する方法がある。かかるＩＩＩ族窒化物半導体層貼り合わせ基板の製造方法として、特開２００６−２１０６６０号公報（以下、特許文献１という）は、第１の窒化物半導体基板の表面近傍にイオンを注入する工程と、その第１の窒化物半導体基板の表面側を第２の基板に重ね合わせる工程と、重ね合わせた上記２枚の基板を熱処理する工程と、イオン注入された層を境として上記第１の窒化物半導体基板の大部分を上記第２の基板から引き剥がす工程とを含む半導体基板の製造方法を開示する。
【特許文献１】特開２００６−２１０６６０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記特許文献１に開示されている半導体基板の製造方法によれば、第２の基板に薄い窒化物半導体層が重ね合わされた半導体基板が得られるが、かかる窒化物半導体基板の薄い窒化物半導体層の内部および主表面は、注入されたイオンがそれぞれ通過および存在するため、結晶性が低下する。このため、かかる半導体基板上に成長させる半導体層の結晶性が低下し、半導体デバイスの特性が低下するという問題があった。
【０００７】
本発明は、上記問題点を解決して、ＩＩＩ族窒化物半導体層の結晶性が高いＩＩＩ族窒化物半導体層貼り合わせ基板を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、ＩＩＩ族窒化物半導体層と、ＩＩＩ族窒化物半導体層と化学組成が異なる異種基板とが貼り合わされているＩＩＩ族窒化物半導体層貼り合わせ基板の製造方法である。本発明は、ＩＩＩ族窒化物半導体基板の一方の主表面から所定の深さの領域に水素およびヘリウムの少なくともいずれかのイオンを注入する工程と、ＩＩＩ族窒化物半導体基板の主表面に異種基板を貼り合わせる工程と、ＩＩＩ族窒化物半導体基板をイオンが注入された領域において分離することにより、ＩＩＩ族窒化物半導体層貼り合わせ基板を得る工程と、ＩＩＩ族窒化物半導体層貼り合わせ基板を、窒素含有ガスの雰囲気下７００℃以上でアニールする工程と、を備えるＩＩＩ族窒化物半導体層貼り合わせ基板の製造方法である。
【０００９】
本発明にかかるＩＩＩ族窒化物半導体層貼り合わせ基板の製造方法において、窒素含有ガスはアンモニアガスを含むことができる。また、アニールする工程を９５０℃以上で行なうことができる。
【００１０】
また、本発明にかかるＩＩＩ族窒化物半導体層貼り合わせ基板の製造方法において、ＩＩＩ族窒化物半導体層貼り合わせ基板を得る工程後でアニールする工程前に、ＩＩＩ族窒化物半導体層におけるイオンが注入された領域を除去する工程を、さらに備えることができる。
【００１１】
また、本発明にかかるＩＩＩ族窒化物半導体層貼り合わせ基板の製造方法において、ＩＩＩ族窒化物半導体層の（０００２）面に関するロッキングカーブにおけるＸ線回折ピークの半値幅を４５０ａｒｃｓｅｃ以下とすることができる。
【発明の効果】
【００１２】
本発明によれば、イオンを注入する工程により低下したＩＩＩ族窒化物層の結晶性を、窒素含有ガスの雰囲気下で７００℃以上でアニールする工程により回復させて、ＩＩＩ族窒化物半導体層の結晶性が高いＩＩＩ族窒化物半導体層貼り合わせ基板を提供することができる。
【発明を実施するための最良の形態】
【００１３】
（実施形態１）
図１を参照して、本発明にかかるＩＩＩ族窒化物半導体層貼り合わせ基板の製造方法の一実施形態は、ＩＩＩ族窒化物半導体層２０ａと、ＩＩＩ族窒化物半導体層２０ａと化学組成が異なる異種基板１０とが貼り合わされているＩＩＩ族窒化物半導体層貼り合わせ基板１の製造方法であって、ＩＩＩ族窒化物半導体基板２０の一方の主表面２０ｍから所定の深さＤの領域に水素およびヘリウムの少なくともいずれかのイオンＩを注入する工程（図１（ａ））と、ＩＩＩ族窒化物半導体基板２０の主表面２０ｍに異種基板１０を貼り合わせる工程（図１（ｂ））と、ＩＩＩ族窒化物半導体基板２０をイオンＩが注入された領域２０ｉにおいて分離することにより、ＩＩＩ族窒化物半導体層貼り合わせ基板１を得る工程（図１（ｃ））と、ＩＩＩ族窒化物半導体層貼り合わせ基板１を、窒素含有ガスＮの雰囲気下７００℃以上でアニールする工程（図１（ｄ））と、を備える。
【００１４】
本実施形態のＩＩＩ族窒化物半導体層貼り合わせ基板の製造方法は、ＩＩＩ族窒化物半導体層２０ａと、ＩＩＩ族窒化物半導体層２０ａと化学組成が異なる異種基板１０とが貼り合わされているＩＩＩ族窒化物半導体層貼り合わせ基板１の製造方法である。
【００１５】
図１（ａ）を参照して、本実施形態のＩＩＩ族窒化物半導体層貼り合わせ基板の製造方法は、まず、ＩＩＩ族窒化物半導体基板２０の一方の主表面２０ｍから所定の深さＤの領域に水素およびヘリウムの少なくともいずれかのイオンＩを注入する工程を備える。かかるイオンを注入する工程により、ＩＩＩ族窒化物半導体基板２０において異種基板１０と貼り合わせる一方の主表面２０ｍからの深さＤの領域に水素およびヘリウムの少なくともいずれかのイオンＩが注入され、かかる領域（イオンが注入された領域２０ｉ）が脆化する。
【００１６】
イオンＩを注入する深さＤは、特に制限はないが、０．０５μｍ以上１００μｍ以下が好ましく、０．０５μｍ以上５０μｍ以下がより好ましく、０．０５μｍ以上１０μｍ以下がさらに好ましい。イオンＩを注入する深さＤが、０．０５μｍより小さいと基板を分離する際に割れやすくなると共に表面を平坦化することが困難となり、１００μｍより大きいとイオンの分布が広くなり剥離深さを制御することが困難となる。
【００１７】
イオンＩが注入された領域２０ｉは、分離に寄与するドーズ量以上のイオンが注入された領域をいい、ＩＩＩ族窒化物半導体基板２０の一方の主表面２０ｍから深さＤを中心として深さ±ΔＤの広がりを有する。すなわち、詳細には、イオンＩが注入された領域２０ｉは、分離に寄与するドーズ量以上のイオンが存在する主表面２０ｍから深さＤ−ΔＤ〜深さＤ＋ΔＤの領域であり（図示せず）、主表面２０ｍから深さＤの領域においてイオンのドーズ量が最大となる。ここで、深さΔＤは、イオンの種類および注入方法により異なり、深さ０．０５Ｄ〜深さ０．５Ｄ程度である。
【００１８】
また、注入するイオンは、ＩＩＩ族窒化物半導体基板２０の結晶性の低下を抑制する観点から、質量の小さい水素およびヘリウムの少なくともいずれかのイオンを用いる。これらのイオンの注入方法は、特に制限はないが、イオン注入装置あるいはプラズマ注入装置を用いることが好ましい。
【００１９】
図１（ｂ）を参照して、本実施形態のＩＩＩ族窒化物半導体層貼り合わせ基板の製造方法は、次いで、ＩＩＩ族窒化物半導体基板２０の主表面２０ｍに異種基板１０を貼り合わせる工程を備える。
【００２０】
ＩＩＩ族窒化物半導体基板２０の主表面２０ｍに異種基板１０を貼り合わせる方法には、特に制限はないが、貼り合わせ後高温で接合強度を保持できる点から、貼り合わせる面の表面を洗浄して直接貼り合わせた後６００℃〜１２００℃程度に昇温して接合することによる直接接合法、プラズマやイオンなどで貼り合わせ面を活性化させ室温（たとえば１０℃〜３０℃）〜４００℃程度の低温で接合することによる表面活性化法などが好ましく用いられる。
【００２１】
また、ＩＩＩ族窒化物半導体基板２０の主表面２０ｍに貼り合わせる異種基板１０は、特に制限はないが、製造されたＩＩＩ族窒化物半導体層貼り合わせ基板１のＩＩＩ族窒化物半導体層２０ａ上に、ＩＩＩ族窒化物半導体エピタキシャル層を成長させる環境に耐え得る観点から、耐熱温度が１２００℃以上であることが好ましく、１２００℃以上においても耐腐食性を有することが好ましい。ここで、耐腐食性とは、塩化水素（ＨＣｌ）ガス、アンモニア（ＮＨ3）ガスなどの腐食性の結晶成長雰囲気ガスに腐食されないことをいう。かかる観点から、好ましい異種基板として、サファイア基板、ＡｌＮ基板、ＳｉＣ基板、ＺｎＳｅ基板、Ｓｉ基板、ＳｉＯ2層形成Ｓｉ基板、ＺｎＯ基板、ＺｎＳ基板、石英基板、カーボン基板、ダイヤモンド基板、Ｇａ2Ｏ3基板、ＺｒＢ2基板などが挙げられる。
【００２２】
図１（ｃ）を参照して、本実施形態のＩＩＩ族窒化物半導体層貼り合わせ基板の製造方法は、次いで、ＩＩＩ族窒化物半導体基板２０をイオンＩが注入された領域２０ｉにおいて分離することにより、ＩＩＩ族窒化物半導体層貼り合わせ基板１を得る工程を備える。かかる工程により、ＩＩＩ族窒化物半導体基板２０は、異種基板１０に貼り合わされているＩＩＩ族窒化物半導体層２０ａと残部ＩＩＩ族窒化物半導体基板２０ｂとに分離される。こうして、異種基板１０に厚さＴDのＩＩＩ族窒化物半導体層２０ａが貼り合わせられたＩＩＩ族窒化物半導体層貼り合わせ基板１が得られる。
【００２３】
イオンＩが注入された領域２０ｉにおいてＩＩＩ族窒化物半導体基板２０を分離する方法には、何らかのエネルギーを与える方法であれば特に制限はなく、イオンが注入された領域２０ｉに応力を加える方法であっても、イオンが注入された領域２０ｉに熱を加える方法であってもよい。また、イオンが注入された領域に、光を照射する方法、または、超音波を印加する方法であってもよい。イオンが注入された領域２０ｉは、脆化しているため、応力、熱、光、または超音波などによるエネルギーを受けることにより、容易に分離する。
【００２４】
ここで、イオンが注入された領域２０ｉは、ＩＩＩ族窒化物半導体基板２０の一方の主表面２０ｍから深さＤ−ΔＤ〜深さＤ＋ΔＤの広がりを有するが、主表面２０ｍから深さＤの領域（面領域）においてイオンのドーズ量が最大となり最も脆くなりやすい。したがって、ＩＩＩ族窒化物半導体基板２０は、通常、ＩＩＩ族窒化物半導体基板２０の一方の主表面２０ｍから深さＤの領域（面領域）またはその付近において分離する。したがって、イオンが注入された深さＤとＩＩＩ族窒化物半導体層の厚さＴDはほぼ同じである。
【００２５】
図１（ｄ）を参照して、本実施形態のＩＩＩ族窒化物半導体層貼り合わせ基板の製造方法は、次いで、ＩＩＩ族窒化物半導体層貼り合わせ基板１を、窒素含有ガスＮの雰囲気下７００℃以上でアニールする工程を備える。上記イオンを注入する工程により低下したＩＩＩ族窒化物層の結晶性が、上記窒素含有ガスの雰囲気下で７００℃以上でアニールする工程により回復して、厚さＴDの結晶性の高いＩＩＩ族窒化物半導体層を有するＩＩＩ族窒化物半導体層貼り合わせ基板が得られる。
【００２６】
窒素含有ガスは、窒素を含有するガスであれば特に制限はなく、窒素（Ｎ2）ガス、アンモニア（ＮＨ3）ガス、窒素酸化物ガス、アミン化合物ガスなどが用いられる。また、窒素含有ガスは、上記アニールする工程におけるＩＩＩ族窒化物半導体層の主表面のモフォロジーを良好に維持する観点から、アンモニアガスを含むことが好ましい。また、窒素含有ガスの圧力は、特に制限はないが、ガスによるアニールの効果が得られる観点から、１×１０-4気圧（１０．１３Ｐａ）〜１気圧（１０１．３ｋＰａ）であることが好ましい。
【００２７】
また、アニール温度は、ＩＩＩ族窒化物半導体層の結晶性を回復させる観点から、７００℃以上が必要であり、８５０℃以上が好ましく、９５０℃以上がより好ましい。
【００２８】
特に、アンモニアガスを含む窒素含有ガスの雰囲気下において９５０℃以上でアニールすることにより、ＩＩＩ族窒化物半導体層の主表面のモフォロジーを良好に維持し、かつ、ＩＩＩ族窒化物半導体層の結晶性を著しく回復させることができる。
【００２９】
ここで、ＩＩＩ族窒化物半導体層の結晶性は、たとえば、ＩＩＩ族窒化物半導体層の（０００２）面に関するロッキングカーブにおけるＸ線回折ピークの半値幅を測定することにより評価することができる。かかるＸ線回折ピークの半値幅が小さい程、結晶性が高い。
【００３０】
上記のようにして、（０００２）面に関するロッキングカーブにおけるＸ線回折ピークの半値幅が４５０ａｒｃｓｅｃ以下の高い結晶性を有するＩＩＩ族窒化物半導体層を含むＩＩＩ族窒化物半導体層貼り合わせ基板が得られる。
【００３１】
（実施形態２）
図２を参照して、本発明にかかるＩＩＩ族窒化物半導体層貼り合わせ基板の製造方法の他の実施形態は、実施形態１のＩＩＩ族窒化物半導体層貼り合わせ基板の製造方法において、ＩＩＩ族窒化物半導体層貼り合わせ基板１を得る工程（図２（ｃ））後でアニールする工程（図２（ｅ））前に、イオンが注入された領域２０ｉを除去する工程（図２（ｄ））を、さらに備える。
【００３２】
すなわち、本実施形態のＩＩＩ族窒化物半導体層貼り合わせ基板の製造方法は、ＩＩＩ族窒化物半導体基板２０の一方の主表面２０ｍから所定の深さＤの領域に水素およびヘリウムの少なくともいずれかのイオンＩを注入する工程（図２（ａ））と、ＩＩＩ族窒化物半導体基板２０の主表面２０ｍに異種基板１０を貼り合わせる工程（図２（ｂ））と、ＩＩＩ族窒化物半導体基板２０をイオンＩが注入された領域２０ｉにおいて分離することにより、ＩＩＩ族窒化物半導体層貼り合わせ基板１を得る工程（図２（ｃ））と、ＩＩＩ族窒化物半導体層２０ａにおけるイオンＩが注入された領域２０ｉを除去する工程（図２（ｄ））と、ＩＩＩ族窒化物半導体層貼り合わせ基板１を、窒素含有ガスＮの雰囲気下７００℃以上でアニールする工程（図２（ｅ））と、を備える。
【００３３】
ここで、本実施形態におけるイオンＩを注入する工程（図２（ａ））は実施形態１におけるイオンＩを注入する工程（図１（ａ））と同様であり、本実施形態における貼り合わせる工程（図２（ｂ））は実施形態１における貼り合わせる工程（図１（ｂ））と同様であり、本実施形態におけるＩＩＩ族窒化物半導体層貼り合わせ基板１を得る工程（図２（ｃ））は実施形態１におけるＩＩＩ族窒化物半導体層貼り合わせ基板１を得る工程（図１（ｃ））と同様であり、本実施形態におけるアニールする工程（図２（ｅ））は実施形態１におけるアニールする工程（図１（ｄ））と同様である。
【００３４】
本実施形態においては、ＩＩＩ族窒化物半導体層２０ａ（厚さＴD）におけるイオンＩが注入された領域２０ｉ（厚さΔＤ）（分離に寄与するドーズ量以上のイオンＩが存在し結晶性が著しく低下している領域）を除去した後、ＩＩＩ族窒化物半導体層２０ａ（厚さＴE）をアニールすることにより、ＩＩＩ族窒化物半導体層２０ａの結晶性を大きく回復することができる。このようにして、厚さＴEの結晶性の高いＩＩＩ族窒化物半導体層を有するＩＩＩ族窒化物半導体層貼り合わせ基板が得られる。
【００３５】
ここで、ＩＩＩ族窒化物半導体層におけるイオンが注入された領域を除去する方法には、特に制限はないが、表面を平坦化してナノレベルの除去が可能であるの観点から、研磨する方法、ウェットエッチングやドライエッチングする方法などが好ましい。
【実施例】
【００３６】
（実施例１）
１．ＩＩＩ族窒化物半導体基板にイオンを注入する工程
図１（ａ）を参照して、ＩＩＩ族窒化物半導体基板２０として、両主表面が研磨により鏡面とされている酸素をドーピングした直径２インチ（５．０８ｃｍ）で厚さ５００μｍのＧａＮ基板を準備した。このＧａＮ基板の比抵抗は１Ω・ｃｍ以下、キャリア濃度は１×１０17ｃｍ-3以上であった。
【００３７】
このＧａＮ基板の窒素原子主表面（Ｎ主表面）２０ｍに水素イオンを注入した。水素イオンの注入は、加速電圧９０ｋｅＶで行い、ドーズ量は７×１０17ｃｍ-2とした。水素イオンが注入された領域２０ｉは、Ｎ主表面からの深さＤが約６００ｎｍの深さの面領域において水素イオンのドーズ量が最大であった。
【００３８】
２．ＩＩＩ族窒化物半導体基板に異種基板を貼り合わせる工程
図１（ｂ）を参照して、水素イオンを注入したＩＩＩ族窒化物半導体基板２０のＮ主表面を、洗浄した後、ドライエッチング装置によりアルゴン（Ａｒ）ガス中で放電させて得られるプラズマにより清浄面とした。
【００３９】
一方、異種基板１０として、Ｓｉ基板を熱酸化させて表面に厚さ１００ｎｍのＳｉＯ2層を形成したＳｉＯ2層形成Ｓｉ基板を準備した。このＳｉＯ2層形成Ｓｉ基板の主表面を、ドライエッチング装置によりアルゴン（Ａｒ）ガス中で放電させて得られるプラズマにより清浄面とした。
【００４０】
ここで、上記ＩＩＩ族窒化物半導体基板２０および異種基板１０の主表面を清浄するためのプラズマ発生条件は、ＲＦパワー１００Ｗ、Ａｒガス流量５０ｓｃｃｍ（標準状態における気体が１分間に流れる体積（ｃｍ3／ｍｉｎ））、圧力６．７Ｐａであった。
【００４１】
ＧａＮ基板（ＩＩＩ族窒化物半導体基板２０）のＮ主表面（清浄面）とＳｉＯ2層形成Ｓｉ基板（異種基板１０）の主表面（清浄面）とを大気中で貼り合わせた。
【００４２】
３．ＩＩＩ族窒化物半導体基板をイオンが注入された領域において分離することによりＩＩＩ族窒化物半導体層貼り合わせ基板を得る工程
図１（ｃ）を参照して、貼り合わせたＧａＮ基板（ＩＩ族窒化物半導体基板２０）およびＳｉＯ2層形成Ｓｉ基板（異種基板１０）を、Ｎ2ガス雰囲気中で３００℃で２時間熱処理することにより、両基板の貼り合わせ強度を高めるとともに、ＧａＮ基板を主表面２０ｍから約６００ｎｍの深さの面領域で分離して、厚さＴDが約６００ｎｍのＧａＮ層（ＩＩＩ族窒化物半導体層２０ａ）を有するＧａＮ層貼り合わせ基板（ＩＩＩ族窒化物半導体層貼り合わせ基板１）を得た。
【００４３】
４．ＩＩＩ族窒化物半導体層貼り合わせ基板をアニールする工程
図１（ｄ）を参照して、ＧａＮ層貼り合わせ基板（ＩＩＩ族窒化物半導体層貼り合わせ基板１）を、１気圧（１０１．３ｋＰａ）のＮ2ガス（窒素含有ガスＮ）の雰囲気下で７００℃でアニールした。かかるアニール工程においては、２０℃／ｍｉｎの速度で昇温し、アニール温度で３０分間保持し、２０℃／ｍｉｎの速度で降温させた。
【００４４】
こうして得られたＧａＮ層貼り合わせ基板におけるＧａＮ層（ＩＩＩ族窒化物半導体層２０ａ）の結晶性は、（０００２）面に関するロッキングカーブにおけるＸ線回折ピークの半値幅が４３５ａｒｃｓｅｃと、高かった。
【００４５】
５．エピタキシャル層を成長する工程
ＧａＮ層貼り合わせ基板（ＩＩＩ族窒化物半導体層貼り合わせ基板）のＧａＮ層（ＩＩＩ族窒化物半導体層）上に、ＭＯＣＶＤ法により、厚さ３μｍのｎ型ＧａＮエピタキシャル層（エピタキシャル層）を成長させた。
【００４６】
こうして得られたｎ型ＧａＮエピタキシャル層の結晶性は、（０００２）面に関するロッキングカーブにおけるＸ線回折ピークの半値幅が３６１ａｒｃｓｅｃと、高かった。結果を表１にまとめた。
【００４７】
（実施例２）
ＧａＮ層貼り合わせ基板（ＩＩＩ族窒化物半導体層貼り合わせ基板）をアニールする工程において、アニール温度を８５０℃としたこと以外は、実施例１と同様にして、ＧａＮ層貼り合わせ基板を製造し、ＧａＮ層貼り合わせ基板のＧａＮ層上に厚さ３μｍのｎ型ＧａＮエピタキシャル層を成長させた。
【００４８】
（０００２）面に関するロッキングカーブにおけるＸ線回折ピークの半値幅は、ＧａＮ層が３０４ａｒｃｓｅｃ、ｎ型ＧａＮエピタキシャル層が２８８ａｒｃｓｅｃであった。すなわち、ＧａＮ層およびｎ型ＧａＮエピタキシャル層の結晶性は、いずれも高かった。結果を表１にまとめた。
【００４９】
（実施例３）
ＧａＮ層貼り合わせ基板（ＩＩＩ族窒化物半導体層貼り合わせ基板）をアニールする工程において、アニール温度を９２０℃としたこと以外は、実施例１と同様にして、ＧａＮ層貼り合わせ基板を製造し、ＧａＮ層貼り合わせ基板のＧａＮ層上に厚さ３μｍのｎ型ＧａＮエピタキシャル層を成長させた。
【００５０】
（０００２）面に関するロッキングカーブにおけるＸ線回折ピークの半値幅は、ＧａＮ層が２６５ａｒｃｓｅｃ、ｎ型ＧａＮエピタキシャル層が２０１ａｒｃｓｅｃであった。すなわち、ＧａＮ層およびｎ型ＧａＮエピタキシャル層の結晶性は、いずれも高かった。結果を表１にまとめた。
【００５１】
（比較例１）
ＧａＮ層貼り合わせ基板（ＩＩＩ族窒化物半導体層貼り合わせ基板）をアニールする工程を行わなかったこと以外は、実施例１と同様にして、ＧａＮ層貼り合わせ基板を製造し、ＧａＮ層貼り合わせ基板のＧａＮ層上に厚さ３μｍのｎ型ＧａＮエピタキシャル層を成長させた。
【００５２】
（０００２）面に関するロッキングカーブにおけるＸ線回折ピークの半値幅は、ＧａＮ層が１０３３ａｒｃｓｅｃ、ｎ型ＧａＮエピタキシャル層が１０６８ａｒｃｓｅｃであった。すなわち、ＧａＮ層およびｎ型ＧａＮエピタキシャル層の結晶性は、いずれも低かった。結果を表１にまとめた。
【００５３】
（比較例２）
ＧａＮ層貼り合わせ基板（ＩＩＩ族窒化物半導体層貼り合わせ基板）をアニールする工程において、アニール温度を６００℃としたこと以外は、実施例１と同様にして、ＧａＮ層貼り合わせ基板を製造し、ＧａＮ層貼り合わせ基板のＧａＮ層上に厚さ３μｍのｎ型ＧａＮエピタキシャル層を成長させた。
【００５４】
（０００２）面に関するロッキングカーブにおけるＸ線回折ピークの半値幅は、ＧａＮ層が６２４ａｒｃｓｅｃ、ｎ型ＧａＮエピタキシャル層が６３０ａｒｃｓｅｃであった。すなわち、ＧａＮ層およびｎ型ＧａＮエピタキシャル層の結晶性は、いずれも低かった。結果を表１にまとめた。
【００５５】
（実施例４）
ＧａＮ層貼り合わせ基板（ＩＩＩ族窒化物半導体層貼り合わせ基板）をアニールする工程において、窒素含有ガスとしてＮ2ガスおよびＮＨ3ガスの全圧が１気圧（１０１．３ｋＰａ）の混合ガス（Ｎ2ガス：ＮＨ3ガスが体積比で６：４）を用いたこと以外は、実施例１と同様にして、ＧａＮ層貼り合わせ基板を製造し、ＧａＮ層貼り合わせ基板のＧａＮ層上に厚さ３μｍのｎ型ＧａＮエピタキシャル層を成長させた。
【００５６】
（０００２）面に関するロッキングカーブにおけるＸ線回折ピークの半値幅は、ＧａＮ層が４０３ａｒｃｓｅｃ、ｎ型ＧａＮエピタキシャル層が３５２ａｒｃｓｅｃであった。すなわち、ＧａＮ層およびｎ型ＧａＮエピタキシャル層の結晶性は、いずれも高かった。結果を表１にまとめた。
【００５７】
（実施例５）
ＧａＮ層貼り合わせ基板（ＩＩＩ族窒化物半導体層貼り合わせ基板）をアニールする工程において、窒素含有ガスとしてＮ2ガスおよびＮＨ3ガスの全圧が１気圧（１０１．３ｋＰａ）の混合ガス（Ｎ2ガス：ＮＨ3ガスが体積比で６：４）を用いたことおよびアニール温度を８５０℃としたこと以外は、実施例１と同様にして、ＧａＮ層貼り合わせ基板を製造し、ＧａＮ層貼り合わせ基板のＧａＮ層上に厚さ３μｍのｎ型ＧａＮエピタキシャル層を成長させた。
【００５８】
（０００２）面に関するロッキングカーブにおけるＸ線回折ピークの半値幅は、ＧａＮ層が２９７ａｒｃｓｅｃ、ｎ型ＧａＮエピタキシャル層が２８２ａｒｃｓｅｃであった。すなわち、ＧａＮ層およびｎ型ＧａＮエピタキシャル層の結晶性は、いずれも高かった。結果を表１にまとめた。
【００５９】
【表１】
2010045098.tif 000003
【００６０】
表１を参照して、アニール工程を行わなかった場合（比較例１）およびアニール工程を行ってもアニール温度が６００℃と低い場合（比較例２）は、ＧａＮ層貼り合わせ基板のＧａＮ層の結晶性が低くなり、かかるＧａＮ層にはさらに結晶性の低いｎ型ＧａＮエピタキシャル層が成長することがわかった。一方、７００℃以上のアニール温度でアニール工程を行った場合（実施例１〜３）は、ＧａＮ層貼り合わせ基板のＧａＮ層の結晶性が高くなり、かかるＧａＮ層にはさらに結晶性の高いｎ型ＧａＮエピタキシャル層が成長することがわかった。
【００６１】
また、アニール工程において、アニール温度が７００℃以上において、窒素含有ガスとしてＮ2ガス（実施例１および２）に替えてＮ2ガスおよびＮＨ3ガスの混合ガスを用いた場合も、ＧａＮ層貼り合わせ基板のＧａＮ層の結晶性が高くなり、かかるＧａＮ層にはさらに結晶性の高いｎ型ＧａＮエピタキシャル層が成長することがわかった。さらに、窒素含有ガスとしてＮ2ガスを用いた場合（実施例１および２）に比べて、Ｎ2ガスおよびＮＨ3ガスの混合ガスを用いた場合（実施例４および５）は、ＧａＮ層貼り合わせ基板のＧａＮ層およびそのＧａＮ層上に成長するｎ型ＧａＮエピタキシャル層の結晶性がより高くなることがわかった。
【００６２】
（実施例６）
ＧａＮ層貼り合わせ基板（ＩＩＩ族窒化物半導体層貼り合わせ基板）をアニールする工程において、アニール温度を９５０℃としたこと以外は、実施例１と同様にして、ＧａＮ層貼り合わせ基板を製造した。ＧａＮ層貼り合わせ基板のＧａＮ層の主表面をＳＥＭ（走査型電子顕微鏡）で観察したところ、ＧａＮ層の主表面にＮ原子の抜けによるＧａ原子のドロップレットが認められた。結果を表２にまとめた。
【００６３】
（実施例７）
ＧａＮ層貼り合わせ基板（ＩＩＩ族窒化物半導体層貼り合わせ基板）をアニールする工程において、窒素含有ガスとしてＮ2ガスおよびＮＨ3ガスの全圧が１気圧（１０１．３ｋＰａ）の混合ガス（Ｎ2ガス：ＮＨ3ガスが体積比で８：２）を用いたこと以外は、実施例６と同様にして、ＧａＮ層貼り合わせ基板を製造した。ＧａＮ層貼り合わせ基板のＧａＮ層の主表面のモフォロジーは良好であった。結果を表２にまとめた。
【００６４】
（実施例８）
ＧａＮ層貼り合わせ基板（ＩＩＩ族窒化物半導体層貼り合わせ基板）をアニールする工程において、窒素含有ガスとしてＮ2ガスおよびＮＨ3ガスの全圧が１気圧（１０１．３ｋＰａ）の混合ガス（Ｎ2ガス：ＮＨ3ガスが体積比で６：４）を用いたこと以外は、実施例６と同様にして、ＧａＮ層貼り合わせ基板を製造した。ＧａＮ層貼り合わせ基板のＧａＮ層の主表面のモフォロジーは良好であった。結果を表２にまとめた。
【００６５】
（実施例９）
ＧａＮ層貼り合わせ基板（ＩＩＩ族窒化物半導体層貼り合わせ基板）をアニールする工程において、窒素含有ガスとしてＮ2ガスおよびＮＨ3ガスの全圧が１気圧（１０１．３ｋＰａ）の混合ガス（Ｎ2ガス：ＮＨ3ガスが体積比で４：６）を用いたこと以外は、実施例６と同様にして、ＧａＮ層貼り合わせ基板を製造した。ＧａＮ層貼り合わせ基板のＧａＮ層の主表面のモフォロジーは良好であった。結果を表２にまとめた。
【００６６】
（実施例１０）
ＧａＮ層貼り合わせ基板（ＩＩＩ族窒化物半導体層貼り合わせ基板）をアニールする工程において、窒素含有ガスとしてＮ2ガスおよびＮＨ3ガスの全圧が１気圧（１０１．３ｋＰａ）の混合ガス（Ｎ2ガス：ＮＨ3ガスが体積比で２：８）を用いたこと以外は、実施例６と同様にして、ＧａＮ層貼り合わせ基板を製造した。ＧａＮ層貼り合わせ基板のＧａＮ層の主表面のモフォロジーは良好であった。結果を表２にまとめた。
【００６７】
（実施例１１）
ＧａＮ層貼り合わせ基板（ＩＩＩ族窒化物半導体層貼り合わせ基板）をアニールする工程において、窒素含有ガスとして圧力が１気圧（１０１．３ｋＰａ）のＮＨ3ガスを用いたこと以外は、実施例６と同様にして、ＧａＮ層貼り合わせ基板を製造した。ＧａＮ層貼り合わせ基板のＧａＮ層の主表面のモフォロジーは良好であった。結果を表２にまとめた。
【００６８】
【表２】
2010045098.tif 000004
【００６９】
また、アニール温度を９５０℃から１０００℃に変更して、実施例６〜１１と同様にして製造されるＧａＮ層貼り合わせ基板についても同様の結果が得られた。
【００７０】
表２および上記知見から、９５０℃以上の温度でＧａＮ層貼り合わせ基板（ＩＩＩ族窒化物半導体層貼り合わせ基板）をアニールする場合には、窒素含有ガスとしてＮＨ3ガスを含むことにより、ＧａＮ層の主表面のモフォロジーが良好に保持されることがわかった。
【００７１】
（実施例１２）
１．ＩＩＩ族窒化物半導体基板にイオンを注入する工程
実施例１と同様のＧａＮ基板を準備した。このＧａＮ基板上に、ＭＯＣＶＤ法により、厚さ２μｍのＡｌの化学組成比が０．２のＡｌＧａＮ層を成長させた。このＡｌＧａＮ層を成長させたＧａＮ基板（ＩＩＩ族窒化物半導体基板）のＡｌＧａＮ層の主表面に水素（Ｈ）イオンを注入した。水素イオンの注入は、加速電圧１００ｋｅＶで行い、ドーズ量は６×１０17ｃｍ-2とした。水素イオンが注入された領域２０ｉは、Ｎ主表面から約６３０ｎｍの深さの面領域において水素イオンのドーズ量が最大であった。
【００７２】
２．ＩＩＩ族窒化物半導体基板に異種基板を貼り合わせる工程
ＩＩＩ族窒化物半導体基板の水素イオンを注入したＡｌＧａＮ層の主表面を、洗浄した後、ドライエッチング装置によりアルゴン（Ａｒ）ガス中で放電させて得られるプラズマにより清浄面とした。
【００７３】
一方、異種基板として、Ｓｉ基板を熱酸化させて表面に厚さ１００ｎｍのＳｉＯ2層を形成したＳｉＯ2層形成Ｓｉ基板を準備した。このＳｉＯ2層形成Ｓｉ基板の主表面を、ドライエッチング装置によりアルゴン（Ａｒ）ガス中で放電させて得られるプラズマにより清浄面とした。
【００７４】
ここで、上記ＩＩＩ族窒化物半導体基板および異種基板の主表面を清浄するためのプラズマ発生条件は、実施例１と同様であった。
【００７５】
ＡｌＧａＮ層を成長させたＧａＮ基板（ＩＩＩ族窒化物半導体基板）のＡｌＧａＮ層の主表面（清浄面）とＳｉＯ2層形成Ｓｉ基板（異種基板）の主表面（清浄面）とを大気中で貼り合わせた。
【００７６】
３．ＩＩＩ族窒化物半導体基板をイオンが注入された領域において分離することによりＩＩＩ族窒化物半導体層貼り合わせ基板を得る工程
貼り合わせたＡｌＧａＮ層を成長させたＧａＮ基板（ＩＩ族窒化物半導体基板）およびＳｉＯ2層形成Ｓｉ基板（異種基板）を、Ｎ2ガス雰囲気中で４００℃で２時間熱処理することにより、両基板の貼り合わせ強度を高めるとともに、ＧａＮ基板上に成長させたＡｌＧａＮ層を主表面２０ｍから約６００ｎｍの深さの面領域で分離して、厚さが約６００ｎｍのＡｌＧａＮ層（ＩＩＩ族窒化物半導体層）を有するＡｌＧａＮ層貼り合わせ基板（ＩＩＩ族窒化物半導体層貼り合わせ基板１）を得た。
【００７７】
４．ＩＩＩ族窒化物半導体層貼り合わせ基板をアニールする工程
ＡｌＧａＮ層貼り合わせ基板（ＩＩＩ族窒化物半導体層貼り合わせ基板）を、１気圧（１０１．３ｋＰａ）のＮ2ガス（窒素含有ガスＮ）の雰囲気下で８００℃でアニールした。かかるアニール工程においては、２０℃／ｍｉｎの速度で昇温し、アニール温度で３０分間保持し、２０℃／ｍｉｎの速度で降温させた。
【００７８】
こうして得られたＡｌＧａＮ層貼り合わせ基板におけるＡｌＧａＮ層（ＩＩＩ族窒化物半導体層）の結晶性は、（０００２）面に関するロッキングカーブにおけるＸ線回折ピークの半値幅が４７７ａｒｃｓｅｃと、高かった。結果を表３にまとめた。
【００７９】
（比較例３）
ＡｌＧａＮ層貼り合わせ基板（ＩＩＩ族窒化物半導体層貼り合わせ基板）をアニールする工程を行わなかったこと以外は、実施例１２と同様にして、ＡｌＧａＮ層貼り合わせ基板を製造した。得られたＡｌＧａＮ層貼り合わせ基板におけるＡｌＧａＮ層（ＩＩＩ族窒化物半導体層）の結晶性は、（０００２）面に関するロッキングカーブにおけるＸ線回折ピークの半値幅が９４３ａｒｃｓｅｃと、低かった。結果を表３にまとめた。
【００８０】
（実施例１３）
１．ＩＩＩ族窒化物半導体基板にイオンを注入する工程
実施例１と同様のＧａＮ基板（ＩＩＩ族窒化物半導体基板）を準備した。このＧａＮ基板の窒素原子主表面（Ｎ主表面）２０ｍにヘリウム（Ｈｅ）イオンを注入した。ヘリウムイオンの注入は、加速電圧８０ｋｅＶで行い、ドーズ量は４×１０17ｃｍ-2とした。ヘリウムイオンが注入された領域２０ｉは、Ｎ主表面から約３７０ｎｍの深さの面領域においてヘリウムイオンのドーズ量が最大であった。
【００８１】
２．ＩＩＩ族窒化物半導体基板に異種基板を貼り合わせる工程
ヘリウムイオンを注入したＩＩＩ族窒化物半導体基板のＮ主表面を、洗浄した後、ドライエッチング装置によりアルゴン（Ａｒ）ガス中で放電させて得られるプラズマにより清浄面とした。
【００８２】
一方、異種基板として、Ｓｉ基板を熱酸化させて表面に厚さ１００ｎｍのＳｉＯ2層を形成したＳｉＯ2層形成Ｓｉ基板を準備した。このＳｉＯ2層形成Ｓｉ基板の主表面を、ドライエッチング装置によりアルゴン（Ａｒ）ガス中で放電させて得られるプラズマにより清浄面とした。
【００８３】
ここで、上記ＩＩＩ族窒化物半導体基板および異種基板の主表面を清浄するためのプラズマ発生条件は、実施例１と同様であった。
【００８４】
ＧａＮ基板（ＩＩＩ族窒化物半導体基板）のＮ主表面（清浄面）とＳｉＯ2層形成Ｓｉ基板（異種基板）の主表面（清浄面）とを大気中で貼り合わせた。
【００８５】
３．ＩＩＩ族窒化物半導体基板をイオンが注入された領域において分離することによりＩＩＩ族窒化物半導体層貼り合わせ基板を得る工程
貼り合わせたＧａＮ基板（ＩＩ族窒化物半導体基板）およびＳｉＯ2層形成Ｓｉ基板（異種基板）を、Ｎ2ガス雰囲気中で５００℃で２時間熱処理することにより、両基板の貼り合わせ強度を高めるとともに、ＧａＮ基板を主表面から約４１０ｎｍの深さの面領域で分離して、厚さが約４１０ｎｍのＧａＮ層（ＩＩＩ族窒化物半導体層）を有するＧａＮ層貼り合わせ基板（ＩＩＩ族窒化物半導体層貼り合わせ基板）を得た。
【００８６】
４．ＩＩＩ族窒化物半導体層貼り合わせ基板をアニールする工程
ＧａＮ層貼り合わせ基板（ＩＩＩ族窒化物半導体層貼り合わせ基板）を、１気圧（１０１．３ｋＰａ）のＮ2ガス（窒素含有ガスＮ）の雰囲気下で９２０℃でアニールした。かかるアニール工程においては、２０℃／ｍｉｎの速度で昇温し、アニール温度で３０分間保持し、２０℃／ｍｉｎの速度で降温させた。
【００８７】
こうして得られたＧａＮ層貼り合わせ基板におけるＧａＮ層（ＩＩＩ族窒化物半導体層）の結晶性は、（０００２）面に関するロッキングカーブにおけるＸ線回折ピークの半値幅が３７２ａｒｃｓｅｃと、高かった。結果を表３にまとめた。
【００８８】
（比較例４）
ＧａＮ層貼り合わせ基板（ＩＩＩ族窒化物半導体層貼り合わせ基板）をアニールする工程を行わなかったこと以外は、実施例１３と同様にして、ＧａＮ層貼り合わせ基板を製造した。得られたＧａＮ層貼り合わせ基板におけるＧａＮ層（ＩＩＩ族窒化物半導体層）の結晶性は、（０００２）面に関するロッキングカーブにおけるＸ線回折ピークの半値幅が１０９４ａｒｃｓｅｃと、低かった。結果を表３にまとめた。
【００８９】
（実施例１４）
ＧａＮ基板（ＩＩＩ族窒化物半導体基板）を分離することによりＧａＮ層貼り合わせ基板（ＩＩＩ族窒化物半導体層貼り合わせ基板）を得る工程の後、ＧａＮ層貼り合わせ基板をアニールする工程の前に、ＧａＮ層における水素イオンが注入された領域２０ｉを除去する工程を行った（図２（ｄ））ことおよびアニール工程におけるアニール温度を９２０℃としたこと以外は、実施例１と同様にして、ＧａＮ層貼り合わせ基板を製造し、ＧａＮ層貼り合わせ基板のＧａＮ層上に厚さ３μｍのｎ型ＧａＮエピタキシャル層を成長させた。ここで、水素イオンが注入された領域の除去は、ＣＭＰ（化学機械的研磨）により、分離されたときのＧａＮ層の表面から１００ｎｍの深さまで行った。
【００９０】
（０００２）面に関するロッキングカーブにおけるＸ線回折ピークの半値幅は、ＧａＮ層が２２１ａｒｃｓｅｃ、ｎ型ＧａＮエピタキシャル層が１６３ａｒｃｓｅｃであった。すなわち、ＧａＮ層およびｎ型ＧａＮエピタキシャル層の結晶性は、いずれも極めて高かった。結果を表３にまとめた。
【００９１】
【表３】
2010045098.tif 000005
【００９２】
表３を参照して、ＡｌＧａＮ層貼り合わせ基板の製造においても、ＡｌＧａＮ層貼り合わせ基板を７００℃以上でアニールすることにより、ＡｌＧａＮ層の結晶性が回復して、結晶性の高いＡｌＧａＮ層を有するＡｌＧａＮ層貼り合わせ基板が得られることがわかった（実施例１２および比較例３）。また、ＧａＮ層貼り合わせ基板の製造において、注入するイオンとしてヘリウムイオンを用いた場合にも、ＧａＮ層貼り合わせ基板を７００℃以上でアニールすることにより、ＧａＮ層の結晶性が回復して、結晶性の高いＧａＮ層を有するＧａＮ層貼り合わせ基板が得られることがわかった（実施例１３および比較例４）。また、ＧａＮ層貼り合わせ基板の製造において、ＧａＮ基板を分離することによりＧａＮ層貼り合わせ基板を得る工程の後、ＧａＮ層貼り合わせ基板をアニールする工程の前に、ＧａＮ層におけるイオンが注入された領域２０ｉを除去する工程を行うことにより、ＧａＮ層貼り合わせ基板のＧａＮ層およびそのＧａＮ層上に成長するｎ型ＧａＮエピタキシャル層の結晶性が極めて高くなることがわかった（実施例１４）。
【００９３】
（半導体デバイスによる特性評価）
１．半導体デバイスの作製
図３を参照して、比較例１、実施例１および３において製造したそれぞれのＧａＮ層貼り合わせ基板（ＩＩＩ族窒化物半導体層貼り合わせ基板１）を用いて、以下のようにして半導体デバイス（ＬＥＤ）を作製した。
【００９４】
すなわち、上記のＧａＮ層貼り合わせ基板（ＩＩＩ族窒化物半導体層貼り合わせ基板１）のＧａＮ層（ＩＩＩ族窒化物半導体層２０ａ）上に、ＭＯＣＶＤ法により、ＧａＮ系半導体層３０として、厚さ５μｍのｎ型ＧａＮ層３１、厚さ０．５μｍのｎ型Ａｌ0.05Ｇａ0.95Ｎ層３２、６対のＩｎ0.15Ｇａ0.85Ｎ層およびＩｎ0.01Ｇａ0.99Ｎ層からなるＭＱＷ（多重量子井戸）構造を有する厚さ１００ｎｍの発光層３３、厚さ２０ｎｍのｐ型Ａｌ0.20Ｇａ0.80Ｎ層３４、厚さ０．１５μｍのｐ型ＧａＮ層３５を順次成長させた。次に、メサエッチングによりｎ型ＧａＮ層３１の一部の表面を露出させた。次に、真空蒸着法または電子ビーム蒸着法により、ｐ型ＧａＮ層３５上にｐ側電極５１を、表面が露出したｎ型ＧａＮ層３１上にｎ側電極５２を形成した。
【００９５】
ここで、比較例１のＧａＮ層貼り合わせ基板を含む半導体デバイスを比較例１の半導体デバイスといい、実施例１のＧａＮ層貼り合わせ基板を含む半導体デバイスを実施例１の半導体デバイスといい、実施例３のＧａＮ層貼り合わせ基板を含む半導体デバイスを実施例３の半導体デバイスという。
【００９６】
（２）半導体デバイスの特性評価
上記比較例１、実施例１および３の半導体デバイスのそれぞれについて注入電流８０ｍＡでピーク波長４５０ｎｍにおける発光スペクトルの発光強度をＥＬ（エレクトロルミネッセンス）法により測定したところ、比較例１の半導体デバイスに対する実施例１の半導体デバイスの相対発光強度は１．５、比較例１の半導体デバイスに対する実施例３の半導体デバイスの相対発光強度は２．６となった。このことから、結晶性の高いＧａＮ層を有するＧａＮ層貼り合わせ基板を用いることにより特性の高い半導体デバイスが得られることが確認できた。
【００９７】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００９８】
【図１】本発明にかかるＩＩＩ族窒化物半導体層貼り合わせ基板の製造方法の一実施形態を示す概略断面図である。ここで、（ａ）はイオン注入工程を示し、（ｂ）は貼り合わせ工程を示し、（ｃ）はＩＩＩ族窒化物半導体層貼り合わせ基板を得る工程を示し、（ｄ）はアニール工程を示す。
【図２】本発明にかかるＩＩＩ族窒化物半導体層貼り合わせ基板の製造方法の他の実施形態を示す概略断面図である。ここで、（ａ）はイオン注入工程を示し、（ｂ）は貼り合わせ工程を示し、（ｃ）はＩＩＩ族窒化物半導体層貼り合わせ基板を得る工程を示し、（ｄ）はイオン注入領域の除去工程を示し、（ｅ）はアニール工程を示す。
【図３】本発明にかかるＩＩＩ族窒化物半導体層貼り合わせ基板を含む半導体デバイスの一例を示す概略断面図である。
【符号の説明】
【００９９】
１  ＩＩＩ族窒化物半導体層貼り合わせ基板、１０  異種基板、２０  ＩＩＩ族窒化物半導体基板、２０ａ  ＩＩＩ族窒化物半導体層、２０ｂ  残部ＩＩＩ族窒化物半導体基板、２０ｉ  イオンが注入された領域、２０ｍ  主表面、３０  ＧａＮ系半導体層、３１  ｎ型ＧａＮ層、３２  ｎ型Ａｌ0.05Ｇａ0.95Ｎ層、３３  発光層、３４  ｐ型Ａｌ0.20Ｇａ0.80Ｎ層、３５  ｐ型ＧａＮ層、５１  ｐ側電極、５２  ｎ側電極、Ｉ  イオン、Ｎ  窒素含有ガス。
【図１】
2010045098.tif 000006
【図２】
2010045098.tif 000007
【図３】
2010045098.tif 000008