(57)【要約】【課題】低出力時での効率低下を防ぎ、省エネルギーとした増幅器を提供することである。【解決手段】入力信号を複数の分配信号に分配して出力とする分配器４６と、前記分配信号を入力とし、所定の増幅度で増幅し、それぞれの出力とする少なくとも２個の増幅素子４１〜４４と、前記それぞれの出力を入力とし、該入力を合成して１つの出力信号にし、所定の信号電力を得る合成器４７と、を備えた増幅器であって、前記増幅素子のそれぞれには、動作ＯＮ／ＯＦＦの制御端子４９を有し、前記動作ＯＮ／ＯＦＦさせる制御信号は、前記増幅素子の増幅過程で発生する歪成分量に対応するように生成され、前記増幅素子の稼働数を調整することによって、前記所定の電力が小さいときの効率低下を抑制する構成とした。【選択図】図１
2010028632.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を複数の分配信号に分配して出力とする分配器と、
前記分配信号を入力とし、所定の増幅度で増幅し、それぞれの出力とする少なくとも２個の増幅素子と、
前記それぞれの出力を入力とし、該入力を合成して１つの出力信号にし、所定の信号電力を得る合成器と、
前記増幅素子の増幅過程で発生する歪成分量に対応して前記増幅素子のＯＮ／ＯＦＦを制御する信号を生成する制御部と、
を備えたことを特徴とする増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅器の効率に関し、特に増幅素子を多段構成とした回路の制御に供して好適な増幅器に関する。
【背景技術】
【０００２】
携帯電話システムの基地局装置に備わる増幅器は、入力信号がマルチキャリアの広帯域信号なので、キャリアの出現数が少なくなる時または多くなる時があり、マルチキャリアの合成入力信号のレベルは、ネットワークの回線使用状況に応じて変化する。即ち、チャネルアクセスが少ないと、合成信号のレベルも小さくなり、チャネルアクセスが多いと、合成入力信号のレベルも大きくなる。更に、一つのキャリアに注目しても、エリアで必要な電力量が、それに見合う電力に、他の装置によって電力制御されるので、随時、入力される信号の電力量は、小から大へ、あるいは大から小への変化が生じている。
【０００３】
そのような、広帯域、かつ、レベル変化の大きい入力信号を高増幅し、低歪み、高出力とする増幅回路方式として、図１０に示すフィードフォワード歪補償方式がある。
【０００４】
この増幅回路方式では、入力信号（波形１）をカプラＡで分配し、主増幅器４（増幅器を指す。）を備えたルートＡの回路にて規定出力まで増幅する。増幅した信号には波形２に示すように歪成分が発生している。カプラＡで分配されたもう一方の入力信号は、遅延線５を通りカプラＢへ波形３が出力される。カプラＢでは、ルートＡの信号（波形２）とルートＢの信号（波形３）の入力信号が同振幅逆位相となるように合成され、ルートＤへ歪成分（波形４）を出力する。ルートＤの回路では、前記波形２から抽出された歪成分（波形４）が入力され、更に、前記波形２である主信号の歪成分と同振幅逆位相になるように歪成分（波形４）をベクトル調整器７と誤差増幅器８とを制御し、波形５のような信号を得る。ルートＣの遅延ユニット９にて遅延された主信号（波形２）と歪成分の信号である波形５とがカプラＣにて合成され（波形６）、主信号の歪成分は除去され、波形７で示される高出力かつ低歪の出力信号を実現している。
【０００５】
主増幅器４は、図１１に示すように、広帯域、かつ、レベル変化の大きい入力信号を高増幅して高出力信号とするために、複数個の増幅素子（例えば、ＦＥＴ；Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ；電界効果トランジスタ）による並列回路の構成とし、これらの出力を合成して出力信号としている。
【０００６】
ＦＥＴ−１からＦＥＴ−Ｎのように複数個のＦＥＴを使用すると、１個あたりの出力が低く設定できるので、出力に含む歪成分のスペックを満足しながら、合成により、高い出力が可能になる。
【０００７】
このように複数個のＦＥＴを常時全数稼働状態で動作させている従来の増幅器では、広帯域、高入力での高出力が可能になるが、一方で、低入力での低出力時にも各ＦＥＴで電力消費を有し、増幅器全体の消費電力が出力の割に多くなり、効率が落ちるというデメリットもある。
【０００８】
例えば、最大出力がＡ（Ｗ）、Ｉｄｌｅ電流（待機電力）がＢ（Ａ）の単体ＦＥＴをＮ個合成する増幅器では、最大で、Ａ（Ｗ／個）×Ｎ（個）＝ＡＮ（Ｗ）となり、Ｎ倍の出力が可能だが、一方で待機電力も、Ｂ（Ａ／個）×Ｎ（個）＝ＢＮ（Ａ）となりＮ倍になる。
【０００９】
ところが、最大出力ＡＮ（Ｗ）以下の動作においても、待機電力は、ＢＮ（Ａ）となり、効率が低下する。
【００１０】
本発明の先行技術として、増幅器をスリープモードにして、無駄な消費電力を発生させないようにする増幅装置の提案がある。（例えば、特許文献１参照）
【特許文献１】特開２００６−２２２８２８号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
図１１の従来技術では、高出力時も低出力時も、同じＩｄｌｅ電流（待機電力）ＢＮ（Ａ）
が消費される。低出力時での効率低下が問題であり、ＦＥＴの稼働数、発生歪、出力、効率の適正値で動作させる増幅器とすることが課題である。
【００１２】
本発明の目的は、上記従来技術の問題点を解決し、低出力時での効率低下を防ぎ、省エネルギーとした増幅器を提供することである。
【課題を解決するための手段】
【００１３】
この目的を達成するために、本発明の増幅器は、入力信号を複数の分配信号に分配して出力とする分配器と、前記分配信号を入力とし、所定の増幅度で増幅し、それぞれの出力とする少なくとも２個の増幅素子と、前記それぞれの出力を入力とし、該入力を合成して１つの出力信号にし、所定の信号電力を得る合成器と、前記増幅素子の増幅過程で発生する歪成分量に対応して前記増幅素子のＯＮ／ＯＦＦを制御する信号を生成する制御部と、を備えたことを特徴とする。
【発明の効果】
【００１４】
本発明によれば、最大出力がＡ（Ｗ）、Ｉｄｌｅ電流がＢ（Ａ）の単体ＦＥＴをＮ個合成する増幅器において、装置の出力が十分に低い場合には、該増幅器の増幅度は、例えば、ＦＥＴを１個分の稼働で賄え、残りを稼働停止させることができるので、増幅器の消費電力はＢ（Ａ）、即ち、１／Ｎに減らすことができる。このように、低出力時における消費電力を抑えた省エネルギーの増幅器が可能となる。
【発明を実施するための最良の形態】
【００１５】
図１に、本発明の一実施形態である主増幅器のブロック図を示し、その構成について説明する。
【００１６】
主増幅器４０は次の構成により成り立つ。端子４５より入力された入力信号は、分配器４６へ供給され、ここでＮ分配された出力は、それぞれ増幅素子であるＦＥＴ−１（４１）、ＦＥＴ−２（４２）、ＦＥＴ−３（４３）、および、ＦＥＴ−Ｎ（４４）へ供給され、所定の増幅度によって信号増幅される。
【００１７】
ＦＥＴ−１（４１）〜ＦＥＴ−Ｎ（４４）それぞれの出力は、合成器４７に入力されて、１つの信号に電力合成される。合成器４７にて電力合成された出力信号である増幅信号ａは端子４８より出力される。
【００１８】
ＦＥＴ−１（４１）〜ＦＥＴ−Ｎ（４４）それぞれには、ゲート端子を有し、ＯＮ／ＯＦＦの制御信号が入力されることによって、ＦＥＴ単体に対して、稼働／非稼働の制御が行われる。
【００１９】
端子４９に制御信号であるＦＥＴ・ＯＮ／ＯＦＦ信号ｃが入力され、ＦＥＴ−１（４１）〜ＦＥＴ−Ｎ（４４）のゲート端子毎に供給し、ＦＥＴ単体毎の稼働／非稼働の制御が行われる。
【００２０】
図２に、本発明のＦＥＴ増幅素子単体の出力信号スペクトラム図例を示し、その性質について説明する。
【００２１】
図２（イ）の出力信号スペクトラム図例は、キャリアの出現数が少なくなる時、即ち、ＦＥＴが低い出力での動作であり、示されているスペクトラム（例示；キャリア１本）が本来の信号成分であり、示されていないが、歪成分スペクトラムが小さい、または、極小である。低出力であるにかかわらず、所定のＩｄｌｅ電流が流されるので、ＦＥＴの電力効率が悪い。
【００２２】
図２（ロ）の出力信号スペクトラム図例は、キャリアの出現数が多くなくなる時、即ち、ＦＥＴが高出力での動作であり、高電力増幅に伴い、本来の信号成分スペクトラム（例示；キャリア４本）の両脇に歪成分のスペクトラムが発生している。この歪み成分は無視できない成分であり、歪補償回路のベクトルキャンセル動作によって削減される（詳細は、図４を参照して後述する）。この時も、低出力時と同様の所定のＩｄｌｅ電流が流れる。高出力であるので、ＦＥＴの電力効率は良い。
【００２３】
図３に、本発明のＦＥＴ増幅素子単体の特性図例を示し、その特性について説明する。
【００２４】
白四角形の測定点で結ばれた特性カーブは、出力値（ｄＢｍ）に対する効率（％）の変化を示し、黒四角形の測定点で結ばれた特性カーブは、出力値（ｄＢｍ）に対する歪み量（ｄＢｃ）の変化を示す。
【００２５】
歪スペック値は、−４０ｄＢｃであり、この−４０ｄＢｃの線と歪特性カーブの交点であるｋ点によって、使用可能最大出力（約４６ｄＢｍ）が求められる。
【００２６】
次に、使用可能最大出力（約４６ｄＢｍ）の線と効率特性カーブの交点であるｐ点によって、約３７％の効率であることが分かる。ｋ点、ｐ点によって求められた各値が、使用可能最大電力、最良効率、歪補償可能となる動作条件を示している。
【００２７】
この効率特性カーブは出力と比例関係にあるので、出力が低下するに従い、効率も悪くなることを示している。
【００２８】
即ち、ＦＥＴ単体は、歪成分の上限値を超えない範囲で使用する必要があるため、歪成分のスペックを満足する最大出力で使用するのが理想的である。これであれば、歪成分を満足（歪補償可能）し、かつ、効率は良い。
【００２９】
しかしながら、入力信号レベルが変化するので、増幅した結果として、低出力〜高出力の状態が存在し、ＦＥＴ単体においても、効率が低効率〜高効率の状態が存在する。本発明を適用すれば、以下に説明するＦＥＴ稼働数制御により合成出力が低出力時の効率改善となる。
【００３０】
以上、ＦＥＴ増幅素子単体の特性図例を示し説明したが、この特性については、主増幅器および増幅器全体（装置）としても同様な特性として説明できる。
【００３１】
なお、装置としての歪み量は（-６３ｄＢｃ）未満である必要がある。誤差増幅器回路による歪補償量が３０ｄＢであるので、主増幅器回路で許容される歪み量は、前記値の差である（-３３ｄＢｃ）以下である必要があり、例として、主増幅器回路の出力歪み量が（-３１ｄＢｃ）であったときに、これに歪補償量が３０ｄＢが加わり、（-６１ｄＢｃ）となる。これでは、装置として、規格外れを起こす結果となる。
【００３２】
図４に、本発明の増幅器が用いられた増幅装置のブロック図を示し、その構成について説明する。なお、図１０と同じ符号は、同一又は同等物を示す。
【００３３】
フィードフォワード方式の歪補償回路の基本的な動作は、従来技術の欄にその概要を記載したのでここでは省略する。
【００３４】
以下では、本発明の主増幅器４０のＦＥＴ数可変の制御動作に関する説明を行う。誤差増幅器８には、主増幅器４０で発生した歪成分ｂ（波形４）が、ベクトル調整器７でベクトル調整されたのちに入力される。前記歪成分ｂ（波形４）のレベルは主増幅器４０のＦＥＴ電力増幅の動作状況に対応するので、歪成分ｂのレベルをＦＥＴ稼働数の制御に用いることができる。
【００３５】
歪成分ｂは、カプラＤ（１２）によって分岐し、分岐された歪成分ｂが検波回路１３に入力され、ここで歪成分ｂのレベルがＤＣ電圧の変化量に変換され、制御部１４に入力される。
【００３６】
制御部１４では、ＤＣ電圧の変化量に変換された歪成分ｂに対しての信号処理を行い、主増幅器４０に備えたＦＥＴ−１（４１）〜ＦＥＴ−Ｎ（４４）の稼働／非稼働の制御を行うＦＥＴ・ＯＮ／ＯＦＦ信号ｃを生成し、主増幅器４０へ出力する。
【００３７】
歪成分ｂ（誤差増幅器８の入力相当）が小さい値である時は、主増幅器４０で発生する歪も小さいので、主増幅器の各ＦＥＴの出力も小さいのであり、各ＦＥＴの効率も低い（悪い）。
【００３８】
一方、歪成分ｂ（誤差増幅器８の入力相当）が大きい値である時は、主増幅器４０の出力である増幅信号ａに含む歪量も大きくなり、このことは、主増幅器４０の各ＦＥＴの出力も大きいのであり、各ＦＥＴの歪成分の発生量も多く、各ＦＥＴの効率も高い。従って、主増幅器４０の効率も高い（良い）。なお、この時の歪成分は、歪補償回路の動作によって削減できる。
【００３９】
本発明の増幅器は、歪成分の大小から得られた制御情報を用いて、複数のＦＥＴの稼働／非稼働の制御を行い、その時の電力における最良の効率となるように、主増幅器４０に備えたＦＥＴの稼働数の最適化を図ることができる。
【００４０】
図５と図６により、本発明の一実施例の動作経過について説明する。
【００４１】
本実施例では、図５に示すように、先ず制御部１４は、主増幅器４０に備えたＦＥＴ−１（４１）〜ＦＥＴ−Ｎ（４４）の全ＦＥＴに対して入力されるＦＥＴ・ＯＮ／ＯＦＦ信号ｃの制御信号をＯＮ状態にし、全ＦＥＴを稼働状態にすることから動作開始する。
【００４２】
図５は、図４に示されたフィードフォワード方式の回路構成から、主増幅器４０とカプラＢ（６）とカプラＤ（１２）と検波回路１３を抽出して示した抜粋のブロック図である。
【００４３】
なお、増幅器４０の内部構成は、図１に示された分配器４６、合成器４７および端子４８の記載を省略している。
【００４４】
主増幅器４０の出力である増幅信号ａは、出力が“小”の動作状態とし、合成ＦＥＴの出力は、波形２のスペクトラム波形で示すように、本来の信号成分ｄの両脇に歪成分が現れない、即ち、歪成分ｂ（波形４）で示すように、検波回路１３では、歪成分ｂのレベルがほとんど検出されない。  
【００４５】
このことは、各ＦＥＴとも、出力が“小”の動作状態に制御され、合成後の出力も“小”の動作状態となっている。
【００４６】
そこで、歪成分ｂのレベルは、微少または、なしとして制御部１４の信号処理に用いられる。該制御部１４によって制御される増幅器４０の動作は、図６を参照して後述する。
【００４７】
図５の増幅器４０の動作をみると、ＦＥＴ−１（４１）〜ＦＥＴ−Ｎ（４４）の各ＦＥＴの出力がＡ（Ｗ）、Ｉｄｌｅ電流がＢ（Ａ）とすれば、ＦＥＴをＮ個合成しているので、合成出力は、ＮＡ（Ｗ）、Ｉｄｌｅ電流はＮＢ（Ａ）となる。
【００４８】
また、各ＦＥＴの稼働状況を見てみると、各ＦＥＴとも、Ｉｄｌｅ電流を消費しながらの小出力での稼働であり、歪成分が微小であるが、効率が悪い状態にある。従って、合成後も同様に、所定の出力となるが、歪成分に関しては、微小であり、過剰スペックと云える。
【００４９】
主増幅器４０の出力が十分に小さい範囲でも、全ＦＥＴ稼働状態であれば、各ＦＥＴの消費電流がＩｄｌｅ電流で占められるので、主増幅器４０での消費電流がＮＢ（Ａ）となる。
【００５０】
このような場合、任意の数のＦＥＴに対して、そのゲート電圧をＯＦＦにして、ＦＥＴの稼働数を減らして、残されたＦＥＴの増幅能力を上げ、所定の出力が得られるようにすればよい。こうすることで主増幅器の消費電流を相対的に減らすようにすることができる。
【００５１】
次に、図６の動作説明に入る。図６の動作は、制御部１４の制御によりＦＥＴの動作を1個に縮減させ、増幅器４０の消費電力の効率を改善するものである。
【００５２】
主増幅器４０が小出力の場合には、歪成分が微小または、なしであることを検波回路１３で検出し、これを基に制御部１４はＦＥＴの稼働数を減少させるための信号処理を行う。
【００５３】
図６では、小電力としたＮＡ（Ｗ）分の信号電力が、ＦＥＴ1個分の使用最大出力で賄え、所定の信号電力に到達できると制御部１４にて判定され、ＦＥＴ−１（４１）を稼働状態（ＯＮ）のままとし、ＦＥＴ−２（４２）〜ＦＥＴ−Ｎ（４４）がＯＦＦにされて非稼働状態となる。この時、入力信号が非稼働ＦＥＴへ回り込み、分配損が生じないようにしてあることは云うまでもない。
【００５４】
こうすることにより、主増幅器４０の出力である増幅信号ａは、出力が“小”の動作範囲のままであり、図６波形２に示すように、ＦＥＴ1個分の使用最大出力に設定変更されたために、本来の信号成分ｄの両側に歪成分が現れ、即ち、歪成分ｂ（波形４）で示すように、検波回路１３では、歪成分ｂのレベルが無視できない小レベルとして発生し、検出される。なお、この程度の歪成分ｂのレベルであれば、歪補償回路にて削減される。
【００５５】
ここで、主増幅器４０の出力が十分に小さい範囲の所定の出力ではあるが、ＦＥＴ1個分の消費電流がＩｄｌｅ電流と同じ程度になるので、図６では主増幅器４０での消費電流は、全ＦＥＴ稼働時に比べ１／Ｎ、即ち、Ｂ（Ａ）で済むことになる。
【００５６】
本発明の更なる一実施例として、図７に、１ＦＥＴ動作時のブロック図を示し、その動作について、および、その後の動作経過として、図８に、２ＦＥＴ動作時に変化させた際のブロック図を示し、それぞれの動作について説明する。
【００５７】
図７は、主増幅器４０の出力が大きくなってＦＥＴの歪成分が大きくなってきた場合の動作例である。この状態は、前記図６に示した使用可能最大出力の動作状態に対し、入力信号のレベルが増加方向に変化した状態と考えてよい。
【００５８】
入力信号が増加するものの、主増幅器４０の出力である増幅信号ａは、出力が依然“小”の動作範囲にある。
【００５９】
これは、図７波形２に示すように本来の信号成分ｄの両脇に大きな歪成分が現れる状態である。即ち、歪成分ｂ（波形４）で示すように、検波回路１３では、歪成分ｂのレベルが大きく検出される。このような、大きな歪成分ｂでは、歪補償回路での歪削減が困難となる。このままでは、歪成分がスペックアウトしてしまう。（図３ｎ点に相当）
【００６０】
そこで、検出した歪成分ｂのレベルが大きいことを基に、各ＦＥＴの稼働状況を見てみると、非稼働のＦＥＴが十分の数を有し、ＦＥＴ数を増やして、合成後に所定の出力とする余裕があると制御部１４にて判定される。
【００６１】
図８は、ＦＥＴは、歪成分がスペックアウトするような出力で使用できないため、歪成分ｂが大きくなってきたらＦＥＴの稼働数を増やしてやり、出力である信号電力値は所定の電力値を保ち、かつ、歪成分を規格内に納めるように制御部１４が制御すればよい。
【００６２】
この場合、任意の数のＦＥＴゲート電圧をＯＮに制御して、ＦＥＴの稼働数を増やす。増やされたＦＥＴを含む稼働中のＦＥＴの増幅能力と、入力信号の分配損との特性により、合成後の信号電力が所定出力値となる。こうすることで主増幅器４０の消費電流の増加分が最小限で済まされるようにできる。  
【００６３】
そこで、前記、入力増加、小出力での１ＦＥＴ動作時の歪成分が大であることを検波回路１３で検出し、これを基に制御部１４では、ＦＥＴの稼働数を１つ増やす必要があるとの判定が行われる。
【００６４】
図８では、小電力としたＮＡ（Ｗ）分の信号電力を得るには、ＦＥＴ２個分の使用による所定の出力（２×Ａ（Ｗ）能力）にすることが適当であると制御部１４にて判定し、ＦＥＴ−１（４１）およびＦＥＴ−２（４２）がＯＮし、２個の稼働状態とする。なお、ＦＥＴ−３（４３）〜ＦＥＴ−Ｎ（４４）は、ＯＦＦのままとし、非稼働状態となる。この時、入力信号が非稼働ＦＥＴへ回り込み、分配損が生じないようにしてあることは云うまでもない。
【００６５】
これによって、ＦＥＴ１個当たりの所定の増幅度であるが、２個の稼働ＦＥＴに対しての入力の分配損により、ＦＥＴ１個当たりの信号量が落とされ、発生する歪成分は、相当量の低下が見込まれる。
【００６６】
こうすることにより、入力信号が増加するものの、主増幅器４０の出力である増幅信号ａは、出力が“小”の動作範囲に収まり、波形２に示すように本来の信号成分ｄの両脇に適量の歪成分が残るように、ＦＥＴ数が制御される。即ち、図８歪成分ｂ（波形４）で示すように、検波回路１３では、歪成分ｂのレベルが適量に検出される。このような、適量な歪成分ｂであれば、歪補償回路側での歪削減が可能となる。この状態であれば、歪成分がスペックアウトしてしまうことがない。
【００６７】
そこで、主増幅器４０の出力が、ＦＥＴ２個稼働による合成後においても、十分に小さい範囲の所定の出力であり、および、適量の歪成分が残されるが、ＦＥＴ２個分の消費電流がＩｄｌｅ電流と同じ程度になるので、図８では主増幅器４０での消費電流は、全ＦＥＴ稼働時に比べ２／Ｎ、即ち、２Ｂ（Ａ）で済むことになる。
【００６８】
このようにして、更に、歪み量が増加すれば、稼働ＦＥＴを更に増加させ、歪補償回路が十分に機能するようにＦＥＴ数の制御を行う。
【００６９】
図９に、本発明の実施例として、２ＦＥＴ稼働に対し、ＦＥＴ数が増減する動作時の状態表および、歪み量判定表を示し、内容の対比について説明する。
【００７０】
図９（Ａ）上欄は、次の動作状態である。主増幅器への入力信号レベルは定常である。即ち、歪補償回路が正常に歪削減可能な動作状態である。この時、主増幅器の出力（波形２，増幅信号ａ）は、所定の適量歪成分を含む所定電力の増幅信号である。検出される歪成分（波形４、歪成分ｂ）も適量（閾値；２Ｙ（Ｗ）超〜２Ｘ（Ｗ）未満）である。主増幅器のＦＥＴ稼働数は、例として２個である。検出される歪成分量（閾値；２Ｙ（Ｗ）超〜２Ｘ（Ｗ）未満）の状態が継続されたとすれば、主増幅器のＦＥＴ稼働数は２個のままとなり、主増幅器のアイドル電流も２Ｂ／Ｎ（Ａ）が継続される。
【００７１】
図９（Ａ）中欄は、次の動作状態である。主増幅器への入力信号レベルは、前記のレベル定常の記載欄に比べ、減少状態となる。この時、主増幅器の出力（波形２，増幅信号ａ）は、所定の微量歪成分を含む所定電力の増幅信号である。検出される歪成分（波形４、歪成分ｂ）は微量（閾値；２Ｙ（Ｗ）以下）である。この微量歪成分を判定根拠にして、主増幅器のＦＥＴ稼働数は、前記、２個稼働では余裕があると判定され、例として２個から１個の稼働に削減する。削減後、歪成分量（閾値；２Ｙ（Ｗ）超〜２Ｘ（Ｗ）未満）の状態に変化し、適量になる。更に、主増幅器のアイドル電流は、１Ｂ／Ｎ（Ａ）に削減される。
【００７２】
図９（Ａ）下欄は、次の動作状態である。主増幅器への入力信号レベルは、上欄記載のレベル定常に比べ、増加状態となる。この時、主増幅器の出力（波形２，増幅信号ａ）は、過量の歪成分を含む所定電力の増幅信号となる。検出される歪成分（波形４、歪成分ｂ）は、（閾値；２Ｙ（Ｗ）超〜２Ｘ（Ｗ）未満）から増加して過量（閾値；２Ｘ（Ｗ）以上）となる。主増幅器のＦＥＴ稼働数は、前記、２個稼働では、歪補償が正常に行えないと判定され、例として２個から３個に増加する。増加後、歪成分量（閾値；２Ｙ（Ｗ）超〜２Ｘ（Ｗ）未満）の状態に変化し、適量になる。更に、主増幅器のアイドル電流は、３Ｂ／Ｎ（Ａ）に増加するものの、全ＦＥＴ稼働に比べれば、（Ｎ−３）Ｂ／Ｎ（Ａ）の削減状態にある。
【００７３】
本発明は、増幅器の増幅過程で発生する歪成分量を検出し、これを基に、増幅器のＦＥＴの稼働状況を調べて、その数を調整している。この制御を行うには、検出される歪成分量とＦＥＴの稼働数の相関関係を予め、測定し、これを、制御のための相関テーブルにしておき、制御部のメモリに記憶させ、増幅動作時の制御の際、読み出して用いる。
【００７４】
ＦＥＴの稼働数に対応して、歪成分量の上限、下限の閾値を設け、上限に近付いたらＦＥＴの稼働数を増加させ、下限に近付いたらＦＥＴの稼働数を減少させる。（図９（Ｂ）参照）。
【００７５】
この、相関テーブルは、稼働中の変化要素に適応するように、学習機能を持たせ、常に新たな相関テーブルに更新するようにしてもよい。
【００７６】
なお、稼働させるＦＥＴは、各ＦＥＴの稼働時間等の使用状況を考慮して、適宜選択するようにしてもよい。
【００７７】
このようにして、歪成分量の変化により主増幅器のＦＥＴ稼働数を調整することで低出力時における増幅器効率を改善する。
【産業上の利用可能性】
【００７８】
本発明は、移動通信に用いられる無線通信システムに適用されて、一例として、携帯電話システムの基地局装置として利用することができる。
【図面の簡単な説明】
【００７９】
【図１】本発明の主増幅器のブロック図である。
【図２】本発明のＦＥＴ増幅素子の出力信号スペクトラム図である。
【図３】本発明のＦＥＴ増幅素子の特性図である。
【図４】本発明の増幅装置のブロック図である。
【図５】本発明の全ＦＥＴ動作時のブロック図である。
【図６】本発明の１ＦＥＴ動作時のブロック図である。
【図７】本発明の１ＦＥＴ動作時のブロック図である。
【図８】本発明の２ＦＥＴ動作時のブロック図である。
【図９】本発明のＦＥＴ増減動作時の状態表および歪み量判定表である。
【図１０】従来技術の増幅装置のブロック図である。
【図１１】従来技術の主増幅器のブロック図である。
【符号の説明】
【００８０】
１、１１、４５、４８、４９・・・端子
２、６，１０、１２・・・カプラ
３，７・・・ベクトル調整器
５，９・・・遅延線、遅延ユニット
４、４０・・・主増幅器
８・・・誤差増幅器
１３・・・検波回路
１４・・・制御部
４１〜４４・・・ＦＥＴ−１〜ＦＥＴ−Ｎ
４６・・・分配器
４７・・・合成器
ａ・・・増幅信号
ｂ・・・歪成分
ｃ・・・ＦＥＴ・ＯＮ／ＯＦＦ信号
【図１】
2010028632.tif 000003
【図２】
2010028632.tif 000004
【図３】
2010028632.tif 000005
【図４】
2010028632.tif 000006
【図５】
2010028632.tif 000007
【図６】
2010028632.tif 000008
【図７】
2010028632.tif 000009
【図８】
2010028632.tif 000010
【図９】
2010028632.tif 000011
【図１０】
2010028632.tif 000012
【図１１】
2010028632.tif 000013