(57)【要約】【課題】配線層からの配線材料のエレクトロマイグレーションを抑制することができ、且つ配線抵抗の増加を抑制すること。【解決手段】本発明は、半導体基板１０上に形成された第１絶縁膜３０に溝部３２を形成する工程と、溝部３２に埋め込まれるように、第１絶縁膜３０上にＣｕ膜３８を形成する工程と、第１絶縁膜３０上に形成されたＣｕ膜３８を除去、平坦化し、溝部３２にＣｕからなるＣｕ配線４０を形成する工程と、Ｃｕ配線４０の表面に形成された酸化膜を除去するため、Ｃｕ配線４０の表面にプラズマ処理を行う工程と、プラズマ処理を行う工程の後、半導体基板１０を大気に曝すことなく、半導体基板１０にシラン系ガスを含むガス雰囲気中で熱処理を行う工程と、を有する半導体装置の製造方法及びその製造方法により製造される半導体装置である。【選択図】図６
2010010338.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された絶縁膜に溝部を形成する工程と、
前記溝部に埋め込まれるように、前記絶縁膜上に金属膜を形成する工程と、
前記絶縁膜上に形成された前記金属膜を平坦化し、前記溝部に前記金属膜からなる配線層を形成する工程と、
前記配線層の表面に形成された酸化膜を除去するため、前記配線層の表面にプラズマ処理を行う工程と、
前記プラズマ処理を行う工程の後、前記半導体基板を大気に曝すことなく、シラン系ガスを含むガス雰囲気中で、前記半導体基板に熱処理を行う工程と、を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記プラズマ処理を行う工程は、前記半導体基板をアンモニアガス雰囲気中、水素ガス雰囲気中、及びヒドラジンガス雰囲気中のいずれかの雰囲気中に曝して、前記配線層の表面にプラズマ処理を行う工程であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記熱処理を行う工程は、モノシランガスまたはジシランガスを含むガス雰囲気中で、前記半導体基板に熱処理を行う工程であることを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項４】
前記プラズマ処理を行う工程は、前記半導体基板をアンモニアガス雰囲気中に曝して、前記配線層の表面にプラズマ処理を行う工程であり、
前記熱処理を行う工程は、前記アンモニアガス雰囲気中にモノシランガスを導入し、前記アンモニアガスと前記モノシランガスとの混合ガス雰囲気中で、前記半導体基板に熱処理を行う工程であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項５】
前記熱処理を行う工程は、前記半導体基板に０．５秒から２秒の前記熱処理を行う工程であることを特徴とする請求項１から４のいずれか一項記載の半導体装置の製造方法。
【請求項６】
前記金属膜の結晶性を向上させるため、前記金属膜にアニールを行う工程を有し、
前記金属膜にアニールを行う工程は、前記熱処理を行う工程の前に実施することを特徴とする請求項１から５のいずれか一項記載の半導体装置の製造方法。
【請求項７】
前記熱処理を行う工程は、前記配線層の表面が活性化された状態で、前記熱処理を行う工程であることを特徴とする請求項１から６のいずれか一項記載の半導体装置の製造方法。
【請求項８】
前記配線層は銅配線であることを特徴とする請求項１から７のいずれか一項記載の半導体装置の製造方法。
【請求項９】
半導体基板上に設けられた溝部を有する絶縁膜と、
前記溝部に埋め込まれるように設けられた配線層と、
前記配線層の表面に形成されたシリサイド層と、を具備し、
前記配線層と前記シリサイド層との間には、酸化膜が介在していないことを特徴とする半導体装置。
【請求項１０】
前記配線層は銅配線であることを特徴とする請求項９記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、より詳細には、微細配線を有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の微細化・高集積化に伴い多層配線構造が求められている。配線には、低抵抗化が図れ、高いエレクトロマイグレーション耐性を有するＣｕ（銅）配線が用いられている。しかし、Ｃｕはエッチングによる加工が困難であるという性質を有する。このため、Ｃｕ配線の形成方法として、ダマシン法が用いられている。
【０００３】
また、Ｃｕは酸化がされ易いという性質を有する。このため、Ｃｕ配線の表面には、酸化膜が形成され易い。この酸化膜により、Ｃｕ配線の抵抗が増加する等、配線の信頼性の低下を生じさせる場合がある。このような、Ｃｕ配線の表面の酸化を抑制する技術が、特許文献１から特許文献３に開示されている。例えば、特許文献１及び特許文献２には、Ｃｕ配線の表面を窒化膜で覆うことや、Ｃｕ配線の表面にＣｕシリサイド層を形成することで、Ｃｕ配線の表面が酸化されることを抑制する技術が開示されている。例えば、特許文献３には、ダマシン法における研磨工程の前に、Ｃｕ膜にＳｉ（シリコン）を導入し、アニール処理によるＣｕのグレイン成長と共にＳｉをＣｕ膜内に拡散させ、Ｃｕ配線全体をＣｕＳｉ合金とすることで、Ｃｕ配線の表面が酸化されることを抑制する技術が開示されている。
【特許文献１】特開２０００−１５０５１７号公報
【特許文献２】特開平１１−２０４５２３号公報
【特許文献３】特開２００４−３４２９７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、Ｃｕ配線の表面を窒化膜で覆う方法は、窒化膜との境界近傍のＣｕ配線にボイドが発生する場合がある。ここで、図１（ａ）から図２（ｃ）を用い、Ｃｕ配線の表面を窒化膜で覆う場合の製造方法の一例と、Ｃｕ配線に発生するボイドとについて説明する。まず、図１（ａ）のように、半導体素子（不図示）等が形成された半導体基板５０上に、第１酸化膜５２ａを形成し、フォトリソ技術及びエッチング技術を用いて、第１酸化膜５２ａに第１溝部５４ａを形成する。
【０００５】
図１（ｂ）において、Ｃｕの拡散を防止するためのバリア層５６と、メッキ成長を容易にするためのＣｕシード層５８とを順次形成する。その後、電解メッキ法により、Ｃｕ膜６０を形成する。
【０００６】
図１（ｃ）において、ＣＭＰ（化学機械研磨）法を用いて、第１酸化膜５２ａ上のＣｕ膜６０等を除去、平坦化し、第１溝部５４ａ内にＣｕからなる第１配線層６２ａを形成する。その後、第１配線層６２ａの表面にプラズマ処理を行い、第１配線層６２ａの表面に形成された酸化膜（不図示）等を除去する。次いで、第１配線層６２ａ上と第１酸化膜５２ａ上とに第１窒化膜６４ａを形成する。
【０００７】
次に、図２（ａ）において、第１窒化膜６４ａ上に、第２酸化膜５２ｂを形成し、フォトリソ技術及びエッチング技術を用いて、第２酸化膜５２ｂと第１窒化膜６４ａとにビア孔６８を形成する。
【０００８】
図２（ｂ）において、バリア層５６とＣｕシード層５８とを順次形成した後、Ｃｕ膜（不図示）を形成する。そして、第２酸化膜５２ｂ上のＣｕ膜等を除去、平坦化し、ビア孔６８内にＣｕからなるビア６６を形成する。ビア６６の表面にプラズマ処理を行い、ビア６６の表面に形成された酸化膜（不図示）等を除去する。次いで、ビア６６上と第２酸化膜５２ｂ上とに第２窒化膜６４ｂを形成する。
【０００９】
図２（ｃ）において、第２窒化膜６４ｂ上に、第３酸化膜５２ｃを形成し、ビア６６に達するように、第３酸化膜５２ｃと第２窒化膜６４ｂとに第２溝部５４ｂを形成する。その後、バリア層５６とＣｕシード層５８とを順次形成した後、Ｃｕ膜（不図示）を形成する。そして、第３酸化膜５２ｃ上のＣｕ膜等を除去、平坦化し、第２溝部５４ｂ内にＣｕからなる第２配線層６２ｂを形成する。第２配線層６２ｂの表面にプラズマ処理を行い、第２配線層６２ｂの表面に形成された酸化膜（不図示）を除去する。次いで、第２配線層６２ｂ上と第３酸化膜５２ｃ上とに第３窒化膜６４ｃを形成する。これにより、Ｃｕ配線を用いた多層配線構造が形成される。
【００１０】
このような製造方法を用いると、図２（ｃ）で示すように、第１窒化膜６４ａとの境界近傍の第１配線層６２ａに、ボイド７０が発生する場合がある。ボイド７０は、第１配線層６２ａ中のＣｕ原子の第１窒化膜６４ａへのエレクトロマイグレーションにより発生すると考えられる。第１配線層６２ａ中にボイド７０が形成されると、第１配線層６２ａの抵抗が増加してしまうという課題が生じる。
【００１１】
また、特許文献１のＣｕ配線の表面にＣｕシリサイド層を形成する方法によれば、Ｃｕ配線の表面に、５〜５０ｎｍ程度の厚さのＣｕシリサイド層が形成される。Ｃｕ配線が微細になると、５〜５０ｎｍ程度の厚さのＣｕシリサイド層による、Ｃｕ配線の抵抗の増加が課題となる場合がある。また、特許文献３のＣｕ配線全体をＣｕＳｉ合金とする方法によれば、Ｃｕ配線の抵抗が増加してしまうという課題がある。
【００１２】
本発明は、上記課題に鑑みなされたものであり、配線層からの配線材料のエレクトロマイグレーションを抑制することができ、且つ配線抵抗の増加を抑制することが可能な半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明は、半導体基板上に形成された絶縁膜に溝部を形成する工程と、前記溝部に埋め込まれるように、前記絶縁膜上に金属膜を形成する工程と、前記絶縁膜上に形成された前記金属膜を平坦化し、前記溝部に前記金属膜からなる配線層を形成する工程と、前記配線層の表面に形成された酸化膜を除去するため、前記配線層の表面にプラズマ処理を行う工程と、前記プラズマ処理を行う工程の後、前記半導体基板を大気に曝すことなく、前記半導体基板にシラン系ガスを含むガス雰囲気中で熱処理を行う工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、配線層の表面にシリサイド層が形成されるため、配線層中の配線材料のエレクトロマイグレーションを抑制することができる。これにより、配線層にボイドが発生することを抑え、配線層の抵抗増加を抑制することができる。また、シリサイド層は、酸化膜を介在することなく、配線層の表面に形成されるため、これによっても、配線層の抵抗増加を抑制することができる。
【００１４】
上記構成において、前記プラズマ処理を行う工程は、前記半導体基板をアンモニアガス雰囲気中、水素ガス雰囲気中、及びヒドラジンガス雰囲気中のいずれかの雰囲気中に曝して、前記配線層の表面にプラズマ処理を行う工程である構成とすることができる。この構成によれば、配線層の表面上の酸化膜を除去することができる。
【００１５】
上記構成において、前記熱処理を行う工程は、モノシランガスまたはジシランガスを含むガス雰囲気中で、前記半導体基板に熱処理を行う工程である構成とすることができる。
【００１６】
上記構成において、前記プラズマ処理を行う工程は、前記半導体基板をアンモニアガス雰囲気中に曝して、前記配線層の表面にプラズマ処理を行う工程であり、前記熱処理を行う工程は、前記アンモニアガス雰囲気中にモノシランガスを導入して、前記アンモニアガスと前記モノシランガスとの混合ガス雰囲気中で、前記半導体基板に熱処理を行う工程である構成とすることができる。この構成によれば、製造効率の向上を図ることができる。
【００１７】
上記構成において、前記熱処理を行う工程は、前記半導体基板に０．５秒から２秒の前記熱処理を行う工程である構成とすることができる。この構成によれば、配線層の抵抗増加を最小限に抑えることができる。
【００１８】
上記構成において、前記金属膜の結晶性を向上させるため、前記金属膜にアニールを行う工程を有し、前記金属膜にアニールを行う工程は、前記熱処理を行う工程の前に実施する構成とすることができる。この構成によれば、配線層の抵抗増加を抑制することができる。
【００１９】
上記構成において、前記熱処理を行う工程は、前記配線層の表面が活性化された状態で、前記熱処理を行う工程である構成とすることができる。また、上記構成において、前記配線層は銅配線である構成とすることができる。
【００２０】
本発明は、半導体基板上に設けられた溝部を有する絶縁膜と、前記溝部に埋め込まれるように設けられた配線層と、前記配線層の表面に形成されたシリサイド層と、を具備し、前記配線層と前記シリサイド層との間には、酸化膜が介在していないことを特徴とする半導体装置である。本発明によれば、配線層の表面にシリサイド層が形成されているため、配線層中の配線材料のエレクトロマイグレーションを抑制することができる。これにより、配線層にボイドが発生することを抑え、配線層の抵抗増加を抑制することができる。また、シリサイド層は、酸化膜を介在することなく、配線層の表面に形成されているため、これによっても、配線層の抵抗増加を抑制することができる。
【００２１】
上記構成において、前記配線層は銅配線である構成とすることができる。
【発明の効果】
【００２２】
本発明によれば、配線層の表面にシリサイド層が形成されるため、配線層中の配線材料のエレクトロマイグレーションを抑制することができる。これにより、配線層にボイドが発生することを抑え、配線層の抵抗増加を抑制することができる。また、シリサイド層は、酸化膜を介在することなく、配線層の表面に形成されるため、これによっても、配線層の抵抗増加を抑制することができる。
【発明を実施するための最良の形態】
【００２３】
以下、図面を用い本発明に係る実施例について説明する。
【実施例１】
【００２４】
図３（ａ）から図６（ｂ）を用い、実施例１に係る半導体装置の製造方法を説明する。なお、実施例１は、ＳＯＮＯＳ型構造をした不揮発性半導体装置の場合を例に説明する。図３（ａ）において、例えばＰ型Ｓｉ（シリコン）基板である半導体基板１０上に、酸化膜、窒化膜、酸化膜からなるＯＮＯ膜１４を形成する。ＯＮＯ膜１４上に形成されたマスク層（不図示）をマスクに、半導体基板１０に、例えばＡｓ（砒素）をイオン注入する。これにより、半導体基板１０内を延伸するように、Ｎ型拡散領域であるビットライン１２が形成される。
【００２５】
図３（ｂ）において、ＯＮＯ膜１４上に、ビットライン１２の延伸方向に交差する方向に延伸するワードライン（不図示）を形成する。ワードラインを覆うようにＯＮＯ膜１４上に、例えばＢＰＳＧ（Boron-doped Phospho Silicate Glass）膜１６を形成する。ＢＰＳＧ膜１６上に、例えば窒化膜からなるキャップ層１８を形成する。
【００２６】
図３（ｃ）において、キャップ層１８上に、例えばレジストからなるマスク層２０を形成し、パターン化する。
【００２７】
図４（ａ）において、マスク層２０をマスクに、例えばＲＩＥ（反応性イオンエッチング）法を用いて、キャップ層１８とＢＰＳＧ膜１６とＯＮＯ膜１４とをエッチングする。これにより、キャップ層１８とＢＰＳＧ膜１６とＯＮＯ膜１４とを貫通し、ビットライン１２の表面が露出するコンタクトホール２２が形成される。
【００２８】
図４（ｂ）において、コンタクトホール２２の内面に沿うように、例えばＣＶＤ法を用いてＴａ（タンタル）膜を堆積する。次に、コンタクトホール２２に埋め込まれるように、例えばＣＶＤ法を用いてＷ（タングステン）膜を堆積する。その後、例えばＣＭＰ（化学機械研磨）法を用いて、キャップ層１８上に形成された、Ｔａ膜とＷ膜とを除去し、平坦化する。これにより、コンタクトホール２２の内面に沿うように、Ｔａ膜からなるバリア層２４が形成され、バリア層２４の表面上に、コンタクトホール２２に埋め込まれるように、Ｗ膜からなるコンタクトプラグ２６が形成される。ここで、バリア層２４は、Ｗ原子がＢＰＳＧ膜１６に拡散することを抑制するために形成されている。また、コンタクトプラグ２６は、ビットライン１２と後述するＣｕ配線とを電気的に接続するために用いられる。
【００２９】
図４（ｃ）において、コンタクトプラグ２６上とキャップ層１８上とに、例えばＣＶＤ法を用いて、窒化膜２８を形成する。窒化膜２８上に、例えばＣＶＤ法を用いて酸化膜からなる第１絶縁膜３０を形成する。第１絶縁膜３０上に形成されたマスク層（不図示）をマスクに、例えばＲＩＥ法を用いて、第１絶縁膜３０と窒化膜２８とをエッチングする。これにより、第１絶縁膜３０と窒化膜２８とに、溝部３２が形成される。また、溝部３２の底面には、コンタクトプラグ２６の表面が露出している。
【００３０】
図５（ａ）において、溝部３２の内面に沿うように、例えばＣＶＤ法を用いてＴａ膜を堆積する。これにより、溝部３２の内面に沿うように、Ｔａ膜からなるバリア層３４が形成される。次に、バリア層３４の表面に沿うように、例えばＣＶＤ法を用いてＣｕ膜を堆積する。これにより、バリア層３４の表面を沿うように、Ｃｕシード層３６が形成される。その後、例えば電解メッキ法を用いて、溝部３２に埋め込まれるように、第１絶縁膜３０上にＣｕ膜３８を形成する。ここで、バリア層３４は、Ｃｕ原子が第１絶縁膜３０に拡散することを抑制するために形成されている。また、Ｃｕシード層３６は、Ｃｕのメッキ成長を容易にするために形成されている。
【００３１】
図５（ｂ）において、Ｃｕ膜３８の結晶性を向上させるため、例えばＮ２（窒素）ガス雰囲気中で、Ｃｕ膜３８にアニールを行った後、例えばＣＭＰ法を用いて、第１絶縁膜３０上のＣｕ膜３８等を除去、平坦化し、溝部３２内にＣｕからなるＣｕ配線４０を形成する。ここで、ＣＭＰ法を用いてＣｕ配線４０を形成した後、Ｃｕ配線４０の表面は大気に曝されることになる。このため、Ｃｕ配線４０の表面には酸化膜４２が形成されてしまう。
【００３２】
次に、表１で示すＳＴＥＰ１からＳＴＥＰ４の製造工程を順次実行する。ここで、表１に示す、ＳＴＥＰ１からＳＴＥＰ４は、半導体基板１０を大気に曝すことなく、同一チャンバー内で連続して実行する。
【表１】
2010010338.tif 000003
【００３３】
表１及び図５（ｃ）において、まず、半導体基板１０をチャンバー内にセットする。その後、チャンバー内に、例えばＮＨ３（アンモニア）ガスとＮ２（窒素）ガスとを導入し、半導体基板１０の温度が４００℃になるまで加熱する（表１のＳＴＥＰ１）。その後、ＲＦパワーをＯＮにする（表１のＳＴＥＰ２）。これにより、Ｃｕ配線４０の表面にプラズマ処理が実施される。このプラズマ処理により、Ｃｕ配線４０の表面に形成された酸化膜４２やその他の不純物が除去される。
【００３４】
表１及び図６（ａ）において、ＲＦパワーをＯＦＦにした後、チャンバー内に、例えばＳｉＨ４（モノシラン）ガスを導入する（表１のＳＴＥＰ３）。ＳＴＥＰ３における、ＳｉＨ４ガスを導入する時間は、例えば１秒間である。ここで、Ｃｕ配線４０の表面は、ＳＴＥＰ２におけるプラズマ処理により、活性化された状態になっている。このため、ＳＴＥＰ３のように、ＲＦパワーがＯＦＦの状態で、ＳｉＨ４ガスを１秒間という非常に短い時間導入することで、即ち、ＮＨ３ガスとＳｉＨ４ガスとの混合ガス雰囲気中で、半導体基板１０を４００℃で１秒間熱処理することで、Ｃｕ配線４０の表面に数ｎｍと非常に薄いＣｕシリサイド層４４を形成することができる。
【００３５】
表１及び図６（ｂ）において、チャンバー内にＮＨ３ガス、ＳｉＨ４ガス及びＮ２ガスを導入した状態で、ＲＦパワーをＯＮにする（表１のＳＴＥＰ４）。これにより、Ｃｕ配線４０上及び第１絶縁膜３０上に、例えば窒化膜からなる第２絶縁膜４６が形成される。
【００３６】
実施例１の製造方法によれば、図４（ｃ）のように、半導体基板１０上に形成された第１絶縁膜３０と窒化膜２８とに、溝部３２を形成した後、図５（ａ）のように、溝部３２に埋め込まれるように、第１絶縁膜３０上にＣｕ膜３８を形成する。その後、図５（ｂ）のように、第１絶縁膜３０上のＣｕ膜３８を、ＣＭＰ法等により除去、平坦化し、溝部３２内にＣｕ配線４０を形成する。そして、図５（ｃ）のように、ＮＨ３ガス雰囲気中で、Ｃｕ配線４０にプラズマ処理を実施し、Ｃｕ配線４０の表面に形成された酸化膜４２や不純物を除去する。図６（ａ）のように、ＮＨ３ガス雰囲気中にＳｉＨ４ガスを導入し、半導体基板１０を大気に曝すことなく、ＮＨ３ガスとＳｉＨ４ガスとの混合ガス雰囲気中で、半導体基板１０に１秒間の熱処理を行い、Ｃｕ配線４０の表面にＣｕシリサイド層４４を形成する。
【００３７】
このような製造方法により、図６（ｂ）のように、Ｃｕ配線４０上に、酸化膜を介在させることなく、Ｃｕシリサイド層４４を形成することができる。Ｃｕ配線４０の表面にＣｕシリサイド層４４が形成され、Ｃｕシリサイド層４４上に第２絶縁膜４６が形成されることで、Ｃｕ配線４０の表面上に第２絶縁膜４６が直接形成されている場合に比べ、Ｃｕ配線４０中のＣｕ原子の第２絶縁膜４６へのエレクトロマイグレーションを抑制することができる。
【００３８】
このため、図２（ｃ）で示したような、第１窒化膜６４ａ（実施例１において、第２絶縁膜４６に相当）との境界近傍の第１配線層６２ａ（実施例１において、Ｃｕ配線４０に相当）にボイド７０が形成されることを抑制できる。つまり、ボイド７０の発生によるＣｕ配線４０の抵抗増加を抑制することができる。
【００３９】
また、実施例１を、図２（ｃ）で示したような多層配線構造とした場合に、Ｃｕ配線４０とＣｕシリサイド層４４との間に、酸化膜が介在していないことで、上層のＣｕ配線４０と下層のＣｕ配線４０との接触抵抗の増加を抑制することができる。また、Ｃｕ配線４０の表面にＣｕシリサイド層４４が形成されていることで、図２（ａ）のようなビア孔６８を形成した場合でも、Ｃｕ配線４０の表面を大気に露出させずに済む。このため、Ｃｕ配線４０の表面に酸化膜が形成され難くなり、上層のＣｕ配線４０と下層のＣｕ配線４０との接触抵抗の増加を抑制することができる。
【００４０】
さらに、図５（ｂ）のように、Ｃｕ膜３８の結晶性を向上させるためのアニールを行った後、図６（ａ）のように、ＮＨ３ガスとＳｉＨ４ガスとの混合ガス雰囲気中で半導体基板１０に熱処理を行い、Ｃｕ配線４０の表面にＣｕシリサイド層４４を形成している。特許文献３のように、Ｃｕ膜中にＳｉを導入した後、Ｃｕ膜にアニールを行うと、ＳｉがＣｕ膜全体に拡散し、Ｃｕ膜（Ｃｕ配線）の抵抗が増加してしまう。しかしながら、実施例１によれば、Ｃｕ膜３８へのアニールを行った後、Ｃｕシリサイド層４４を形成しているため、Ｃｕシリサイド層４４は、Ｃｕ配線４０の表面にのみ形成することができる。したがって、特許文献３に比べて、Ｃｕ配線４０の抵抗増加を抑制することができる。
【００４１】
さらに、表３のＳＴＥＰ３のように、ＮＨ３ガスとＳｉＨ４ガスとの混合ガス雰囲気中で行う熱処理の温度が４００℃と低く、熱処理の時間が１秒間と短いため、Ｃｕ配線４０上に形成されるＣｕシリサイド層４４の厚さを、数ｎｍと非常に薄くすることができる。このように、実施例１によれば、Ｃｕシリサイド層４４の厚さを非常に薄くすることできるため、Ｃｕ配線４０の抵抗増加を最小限に抑制することができる。
【００４２】
実施例１において、表１のＳＴＥＰ３のように、ＲＦパワーをＯＦＦにした状態で、ＳｉＨ４ガスを導入する時間は、１秒間である場合を例に示したが、これに限られない。言い換えると、ＮＨ３ガスとＳｉＨ４ガスとの混合ガス雰囲気中で、半導体基板１０に熱処理を行う時間は、１秒間である場合を例に示したが、これに限られない。Ｃｕ配線４０の表面に形成されるＣｕシリサイド層４４の厚さが十分に小さく、Ｃｕ配線４０の抵抗増加が十分に抑制できる範囲であれば、熱処理の時間は１秒間以外の場合でもよい。
【００４３】
ここで、図７に、ＮＨ３ガスとＳｉＨ４ガスとの混合ガス雰囲気中で半導体基板１０に行う熱処理の時間（表１のＳＴＥＰ３）を、０秒、１秒、及び２秒のそれぞれの条件で製造した半導体装置における、Ｃｕ配線４０の抵抗値の一例を示す。なお、熱処理の時間を０秒で製造した半導体装置を実験例１とし、熱処理の時間を１秒で製造した半導体装置を実験例２とし、熱処理の時間を２秒で製造した半導体装置を実験例３とする。また、参考として、Ｃｕ配線４０表面へのプラズマ処理（表１のＳＴＥＰ２）と、ＮＨ３ガスとＳｉＨ４ガスとの混合ガス雰囲気中での半導体基板１０への熱処理（表１のＳＴＥＰ３）と、を行わずに製造した半導体装置（比較例１）についても図示する。即ち、比較例１に係る半導体装置は、図６（ｃ）において、Ｃｕ配線４０の表面にＣｕシリサイド層４４が形成されてなく、代わりに、酸化膜４２が形成されている。また、図７中の測定結果は、ウエハ内の複数の測定点についての結果を示している。
【００４４】
図７によれば、プラズマ処理と熱処理とを行っていない比較例１に比べて、プラズマ処理を行い、熱処理の時間が０秒である実験例１は、Ｃｕ配線４０の抵抗値が下がっていることが分かる。これは、Ｃｕ配線４０にプラズマ処理を行うことで、Ｃｕ配線４０表面に形成された酸化膜４２や不純物が除去された為であると考えられる。また、実験例１、実験例２、実験例３のように、熱処理の時間が長くなるに従い、Ｃｕ配線４０の抵抗値も大きくなっていることが分かる。これは、Ｃｕ配線４０の表面に形成されるＣｕシリサイド層４４の厚さが大きくなる為であると考えられる。
【００４５】
ここで、図８に、実験例１から実験例３それぞれについて、ウエハ内の複数の測定点で測定した抵抗値の平均値を表す。図８の横軸は、熱処理時間（秒）を示していて、縦軸は、実験例１の抵抗値で規格化した抵抗値を示している。また、図８中の実線は、近似曲線を示している。図８によれば、実験例１のＣｕ配線４０の抵抗値に比べて、実験例２の抵抗値は１．１倍程度となり、実験例３の抵抗値は１．５倍程度となっている。そして、熱処理時間が２秒を超えると、実験例１の抵抗値に対して、１．５倍程度以上の抵抗値となり、熱処理時間が３秒になると、実験例１の抵抗値の２倍以上となる。
【００４６】
このように、ＮＨ３ガスとＳｉＨ４ガスとの混合ガス雰囲気中で、半導体基板１０に行う熱処理の時間が長くなるほど、Ｃｕ配線４０の抵抗値は増加する。特に、熱処理の時間が２秒を超えると、Ｃｕ配線４０の抵抗値は急激に増加することが分かる。したがって、Ｃｕ配線４０の抵抗値の増加を考慮し、Ｃｕ配線４０の抵抗値を実用的な範囲内に収めるため、ＮＨ３ガスとＳｉＨ４ガスとの混合ガス雰囲気中で行う熱処理の時間は、２秒以下である場合が好ましく、更には、１秒以下である場合がより好ましい。言い換えると、熱処理の時間が０秒である場合のＣｕ配線４０の抵抗値に対して、Ｃｕ配線４０の抵抗値が１．５倍以下となるような熱処理の時間が好ましく、更には、Ｃｕ配線４０の抵抗値が１．１倍以下となるような熱処理の時間がより好ましい。また、これらを比抵抗で言い表すと、熱処理の時間が０秒である場合のＣｕ配線４０の比抵抗は、ほぼバルクのＣｕの比抵抗と等しく、熱処理の時間が２秒である場合のＣｕ配線４０の比抵抗は、バルクのＣｕの比抵抗の１．５倍程度になる。更には、熱処理の時間が１秒である場合のＣｕ配線４０の比抵抗は、バルクのＣｕの比抵抗の１．１倍程度になる。つまり、Ｃｕ配線４０の比抵抗をバルクのＣｕの比抵抗の１．５倍以下になるような熱処理の時間が好ましく、更には、バルクのＣｕの比抵抗の１．１倍以下になるような熱処理の時間がより好ましい。半導体基板１０に行う熱処理の時間を、このような時間にすることで、Ｃｕ配線４０の抵抗値の増加を最小限に抑えることができる。
【００４７】
また、Ｃｕ配線４０の表面にＣｕシリサイド層４４が形成されていないと、図２（ｃ）で示したように、エレクトロマイグレーションによるボイドが発生し、Ｃｕ配線４０の抵抗値が増加してしまう。したがって、Ｃｕ配線４０の表面にＣｕシリサイド層４４が確実に形成されることを考慮して、熱処理の時間は０．５秒以上である場合が好ましい。
【００４８】
また、実施例１において、ＮＨ３ガスとＳｉＨ４ガスとの混合ガス雰囲気中で行う、半導体基板１０への熱処理の温度は、４００℃である場合を例に示したが、これに限られない。Ｃｕシリサイド層４４の厚さが十分に小さく、Ｃｕ配線４０の抵抗増加が十分に小さくなるような温度で、熱処理を行う場合でもよい。例えば、１００℃から５００℃のような、低温で熱処理する場合が好ましい。また、熱処理の温度に応じて、熱処理の時間を変化させることが好ましい。
【００４９】
実施例１において、図５（ｃ）のように、ＮＨ３ガス雰囲気中でプラズマ処理を行うことで、Ｃｕ配線４０の表面に形成された酸化膜４２を除去する場合を例に示したが、これに限られない。例えば、Ｈ２（水素）ガス雰囲気中、Ｎ２Ｈ４（ヒドラジン）ガス雰囲気中でプラズマ処理を行った場合でも、Ｃｕ配線４０の表面に形成された酸化膜４２を除去することができる。
【００５０】
また、図６（ａ）のように、ＳｉＨ４ガスとＮＨ３ガスとの混合ガス雰囲気中で、半導体基板１０に熱処理を行い、Ｃｕ配線４０の表面にＣｕシリサイド層４４を形成する場合を例に示したが、これに限られない。ＳｉＨ４ガスやＳｉ２Ｈ６（ジシラン）ガス等、Ｓｉ（ケイ素）とＨ（水素）との化合物を含むガス（シラン系ガス）雰囲気中で熱処理を行うことで、Ｃｕ配線４０の表面にＣｕシリサイド層４４を形成することができる。
【００５１】
しかしながら、実施例１の製造方法のように、Ｃｕ配線４０の表面にＮＨ３ガス雰囲気中でプラズマ処理を行うことで、Ｃｕ配線４０表面に形成された酸化膜４２等を除去し、ＮＨ３ガスとＳｉＨ４ガスとの混合ガス雰囲気中で、半導体基板１０に熱処理を行うことで、Ｃｕ配線４０の表面にＣｕシリサイド層４４を形成する場合が好ましい。この製造方法によれば、表１のように、ＮＨ３ガスが充満したチャンバー内で、半導体基板１０にプラズマ処理を実施（表１のＳＴＥＰ２）して、Ｃｕ配線４０の表面の酸化膜４２等を除去した後、チャンバー内にＳｉＨ４ガスを導入（表１のＳＴＥＰ３）して、半導体基板１０を熱処理することで、Ｃｕ配線４０の表面にＣｕシリサイド層４４を形成することができる。即ち、Ｃｕ配線４０表面に形成された酸化膜４２等の除去と、Ｃｕ配線４０表面のＣｕシリサイド層４４の形成とを、同一チャンバー内で連続して行うことができる。したがって、酸化膜を介在させず、Ｃｕ配線４０の表面にＣｕシリサイド層４４を形成することを、製造効率よく行うことができる。さらに、表１のＳＴＥＰ４及び図６（ｂ）のように、Ｃｕシリサイド層４４上及び第１絶縁膜３０上に形成する第２絶縁膜４６も、同一チャンバー内で連続して形成することができる。したがって、この点においても、製造効率の向上を図ることができる。
【００５２】
実施例１において、ＳＯＮＯＳ型構造をした不揮発性半導体装置の場合を例に示して説明したが、これに限られるわけではない。これ以外の半導体装置の場合であっても、図４（ｃ）から図６（ｂ）で示したＣｕ配線４０の製造方法を用いることで、エレクトロマイグレーションを抑制でき、且つＣｕ配線の抵抗増加を最小限に抑えることが可能となる。しかしながら、実施例１で示したような、ＳＯＮＯＳ型構造の不揮発性半導体装置の場合、コンタクトプラグ２６上に形成されるＣｕ配線４０は、非常にピッチが狭く、微細である。このため、Ｃｕ配線４０の抵抗増加を最小限に抑えるという本発明の効果がより大きくなる。なお、溝部３２に埋め込まれるように形成される配線層は、Ｃｕ配線４０である場合を例に示したが、これに限られず、その他の材料からなる場合でもよい。
【００５３】
以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【図面の簡単な説明】
【００５４】
【図１】図１（ａ）から図１（ｃ）は、配線層の表面を窒化膜で覆う場合の製造方法を示す断面図（その１）である。
【図２】図２（ａ）から図２（ｃ）は、配線層の表面を窒化膜で覆う場合の製造方法を示す断面図（その２）である。
【図３】図３（ａ）から図３（ｃ）は、実施例１に係る半導体装置の製造方法を示す断面図（その１）である。
【図４】図４（ａ）から図４（ｃ）は、実施例１に係る半導体装置の製造方法を示す断面図（その２）である。
【図５】図５（ａ）から図５（ｃ）は、実施例１に係る半導体装置の製造方法を示す断面図（その３）である。
【図６】図６（ａ）及び図６（ｂ）は、実施例１に係る半導体装置の製造方法を示す断面図（その４）である。
【図７】図７は、半導体基板に行う熱処理の時間と配線層の抵抗との相関を示す図（その１）である。
【図８】図８は、半導体基板に行う熱処理の時間と配線層の抵抗との相関を示す図（その２）である。
【符号の説明】
【００５５】
１０  半導体基板
１２  ビットライン
１４  ＯＮＯ膜
１６  ＢＰＳＧ膜
１８  キャップ層
２０  マスク層
２２  コンタクトホール
２４  バリア層
２６  コンタクトプラグ
２８  窒化膜
３０  第１絶縁膜
３２  溝部
３４  バリア層
３６  Ｃｕシード層
３８  Ｃｕ膜
４０  Ｃｕ配線
４２  酸化膜
４４  Ｃｕシリサイド層
４６  第２絶縁膜
５０  半導体基板
５２ａ  第１酸化膜
５２ｂ  第２酸化膜
５２ｃ  第３酸化膜
５４ａ  第１溝部
５４ｂ  第２溝部
５６  バリア層
５８  Ｃｕシード層
６０  Ｃｕ膜
６２ａ  第１配線層
６２ｂ  第２配線層
６４ａ  第１窒化膜
６４ｂ  第２窒化膜
６４ｃ  第３窒化膜
６６  ビア
６８  ビア孔
７０  ボイド
【図１】
2010010338.tif 000004
【図２】
2010010338.tif 000005
【図３】
2010010338.tif 000006
【図４】
2010010338.tif 000007
【図５】
2010010338.tif 000008
【図６】
2010010338.tif 000009
【図７】
2010010338.tif 000010
【図８】
2010010338.tif 000011