(57)【要約】【課題】ラインメモリや演算器を削減して構成の簡略化を図る。【解決手段】ラインデータに対して縮小率に応じた縮小演算を行う縮小演算部１２と、縮小演算部から出力されるデータを蓄積する積算用ラインメモリ１３と、積算用ラインメモリから読み出したデータに、縮小演算部から出力されるデータを加算する加算器１４とを有し、順次入力されるラインデータを、１ライン分の縮小ラインデータを得るために必要なライン数だけ縮小演算を行いながら積算することにより縮小ラインデータを得るものとする。特に１ライン分の入力ラインデータが前後２ラインの縮小ラインデータにまたがるように投影される場合に、入力ラインデータを一時的に保持する一時保持用ラインメモリ１１をさらに有し、次の縮小ラインデータを生成する際に、一時保持用ラインメモリからラインデータを読み出して縮小演算を行うものとする。【選択図】図２
2010239465.tif 000002
【特許請求の範囲】
【請求項１】
ラインデータを投影法により画素密度変換して縮小ラインデータを得る画素密度変換装置であって、
ラインデータに対して縮小率に応じた縮小演算を行う縮小演算手段と、
この縮小演算手段から出力されるデータを蓄積する積算用ラインメモリと、
この積算用ラインメモリから読み出したデータに、前記縮小演算手段から出力されるデータを加算する加算手段とを有し、
ラインデータが順次入力される度に、その都度、前記縮小演算手段にて縮小演算を行い、その縮小演算結果を、前記積算用ラインメモリ及び前記加算手段を用いて、１ライン分の縮小ラインデータを得るために必要なライン数だけ順次積算することにより縮小ラインデータを得ることを特徴とする画素密度変換装置。
【請求項２】
１ライン分の入力ラインデータが前後２ラインの縮小ラインデータにまたがるように投影される場合に、入力ラインデータを一時的に保持する一時保持用ラインメモリをさらに有し、
次の縮小ラインデータを生成する際に、前記一時保持用ラインメモリからラインデータを読み出して前記縮小演算手段にて縮小演算を行うことを特徴とする請求項１に記載の画素密度変換装置。
【請求項３】
前記縮小演算手段は、順次入力されるラインデータに、縮小率に応じた第１の係数を乗算する第１の乗算器と、前記一時保持用ラインメモリから読み出したデータに、縮小率に応じた第２の係数を乗算する第２の乗算器とを有し、
縮小率に応じて、各ラインごとに、前記第１の乗算器から出力されたデータを前記積算用ラインメモリに蓄積する第１のモードと、前記第１の乗算器から出力されたデータと前記積算用ラインメモリから読み出されたデータとを加算して前記積算用ラインメモリに蓄積する第２のモードと、前記第１の乗算器から出力されたデータと前記第２の乗算器から出力されたデータとを加算して前記積算用ラインメモリに蓄積する第３のモードとのいずれかを選択することを特徴とする請求項２に記載の画素密度変換装置。
【請求項４】
前記積算用ラインメモリは、ラインデータを構成する各画素データについて、所要の小数点以下桁数の値を保持することを特徴とする請求項１乃至請求項３のいずれかに記載の画素密度変換装置。
【請求項５】
請求項１乃至請求項４のいずれかに記載の画素密度変換装置を備えたことを特徴とする画像読取装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像データを投影法により画素密度変換して縮小画像データを得る画素密度変換装置及びこれを備えた画像読取装置に関するものである。
【背景技術】
【０００２】
原稿の画像を読み取ってその画像を記録紙に複写する複写機能を備えた画像形成装置（複写機や複合機）では、原稿の画像を読取センサで読み取ることで生成した元の画像データを、電子写真方式などにより記録紙に画像を形成する画像形成部に適合した画素密度に変換する画素密度変換装置が設けられている。この種の画素密度変換装置では、画素密度変換方法として、単純間引き法、線形補間法、及び投影法等が採用されており、このうち、一般的に良好な画像が得られる投影法の適用が望ましい。
【０００３】
このような投影法による画素密度変換では、従来、順次入力されるラインデータを、１ライン分の縮小ラインデータを得るために必要なライン数だけ、ラインメモリに保持させ、必要なライン数のラインデータが揃ったところで、所要の演算処理を行って縮小ラインデータを得る手法があるが、これには、多くのラインメモリを必要とするため、画素密度変換装置を構成するＬＳＩの大規模化による製造コストの上昇及び消費電力の増大を招くという問題があった。
【０００４】
そこで、ラインメモリを減らすため、１ライン分の縮小ラインデータを得るために必要なライン群の最初の１ライン分のラインデータを保持する先頭ライン用ラインメモリと、２ライン目からライン群の最後の１つ前のラインまでのラインデータを積算（累積加算）しながら保持する積算用ラインメモリとを設け、ライン群の最後のラインデータが入力されたところで、この最後のラインデータと前記の２つのラインメモリに保持されたラインデータとを演算処理して縮小ラインデータを得る技術が知られている（特許文献１参照）。
【特許文献１】特開平１０−２２９４９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかるに、前記特許文献１に開示された従来の画素密度変換装置では、ラインメモリが２つで済むものの、積算や乗算を行う演算器が多く必要となる。すなわち、ラインデータを積算するための加算器と、１ライン分の入力ラインデータが前後２ラインの縮小ラインデータにまたがるように投影される場合に、その重なり具合に応じた係数を、先頭ライン用ラインメモリに保持されたラインデータとライン群の最後のラインデータに対してそれぞれ乗じる２つの乗算器と、この２つの乗算器及び積算用ラインメモリからの出力データを加算する加算器と、この加算器の出力データに縮小率を乗じて縮小ラインデータを得る乗算器とが必要となり、合計すると、２つの加算器と３つの乗算器とが必要となり、演算器が多くなる。このため、構成を簡略化してＬＳＩの大規模化を抑える要望を十分に満足することができないという課題を有していた。
【０００６】
本発明は、このような従来技術の問題点を解消するべく案出されたものであり、その主な目的は、ラインメモリや演算器を削減して構成の簡略化を図ることができるように構成された画素密度変換装置及びこれを備えた画像読取装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の画素密度変換装置は、ラインデータを投影法により画素密度変換して縮小ラインデータを得る画素密度変換装置であって、ラインデータに対して縮小率に応じた縮小演算を行う縮小演算手段と、この縮小演算手段から出力されるデータを蓄積する積算用ラインメモリと、この積算用ラインメモリから読み出したデータに、前記縮小演算手段から出力されるデータを加算する加算手段とを有し、ラインデータが順次入力される度に、その都度、前記縮小演算手段にて縮小演算を行い、その縮小演算結果を、前記積算用ラインメモリ及び前記加算手段を用いて、１ライン分の縮小ラインデータを得るために必要なライン数だけ順次積算することにより縮小ラインデータを得る構成とする。
【０００８】
また、本発明の画像読取装置は、前記のように構成された画素密度変換装置を備えた構成とする。
【発明の効果】
【０００９】
本発明によれば、ラインデータが順次入力される度に、その都度、縮小演算を行うため、１ライン分の縮小ラインデータを得るために必要なライン数だけ、ラインメモリを用意する必要がなく、ラインメモリを削減することができる。さらに、縮小演算手段による縮小演算結果を順次積算することで縮小ラインデータを得るため、積算のための加算器のみで済み、また、積算の後段の乗算器も不要となるため、演算器を削減することができる。これにより構成を簡略化してＬＳＩの小規模化を図り、低コスト化及び消費電力の削減を実現することができる。
【発明を実施するための最良の形態】
【００１０】
上記課題を解決するためになされた第１の発明は、ラインデータを投影法により画素密度変換して縮小ラインデータを得る画素密度変換装置であって、ラインデータに対して縮小率に応じた縮小演算を行う縮小演算手段と、この縮小演算手段から出力されるデータを蓄積する積算用ラインメモリと、この積算用ラインメモリから読み出したデータに、前記縮小演算手段から出力されるデータを加算する加算手段とを有し、ラインデータが順次入力される度に、その都度、前記縮小演算手段にて縮小演算を行い、その縮小演算結果を、前記積算用ラインメモリ及び前記加算手段を用いて、１ライン分の縮小ラインデータを得るために必要なライン数だけ順次積算することにより縮小ラインデータを得る構成とする。
【００１１】
これによると、ラインデータが順次入力される度に、その都度、縮小演算を行うため、１ライン分の縮小ラインデータを得るために必要なライン数だけ、ラインメモリを用意する必要がなく、ラインメモリを削減することができる。さらに、縮小演算手段による縮小演算結果を順次積算することで縮小ラインデータを得るため、積算のための加算器のみで済み、また、積算の後段の乗算器も不要となるため、演算器を削減することができる。
【００１２】
前記課題を解決するためになされた第２の発明は、前記第１の発明において、１ライン分の入力ラインデータが前後２ラインの縮小ラインデータにまたがるように投影される場合に、入力ラインデータを一時的に保持する一時保持用ラインメモリをさらに有し、次の縮小ラインデータを生成する際に、前記一時保持用ラインメモリからラインデータを読み出して前記縮小演算手段にて縮小演算を行う構成とする。
【００１３】
これによると、１ライン分の入力ラインデータが前後２ラインの縮小ラインデータにまたがるように投影される場合でも、適切な縮小処理を行うことができ、任意の縮小率の縮小画像を得ることができる。また、積算用ラインメモリと一時保持用ラインメモリとの２つのラインメモリで済む利点が得られる。
【００１４】
前記課題を解決するためになされた第３の発明は、前記第２の発明において、前記縮小演算手段は、順次入力されるラインデータに、縮小率に応じた第１の係数を乗算する第１の乗算器と、前記一時保持用ラインメモリから読み出したデータに、縮小率に応じた第２の係数を乗算する第２の乗算器とを有し、縮小率に応じて、各ラインごとに、前記第１の乗算器から出力されたデータを前記積算用ラインメモリに蓄積する第１のモードと、前記第１の乗算器から出力されたデータと前記積算用ラインメモリから読み出されたデータとを加算して前記積算用ラインメモリに蓄積する第２のモードと、前記第１の乗算器から出力されたデータと前記第２の乗算器から出力されたデータとを加算して前記積算用ラインメモリに蓄積する第３のモードとのいずれかを選択する構成とする。
【００１５】
これによると、演算器として加算器が１つ、乗算器が２つで済み、前記の従来の技術で加算器を２つ、乗算器を３つ必要とした構成と比較して、加算器及び乗算器をそれぞれ１つずつ削減することができる。
【００１６】
前記課題を解決するためになされた第４の発明は、前記第１〜第３の発明において、前記積算用ラインメモリは、ラインデータを構成する各画素データについて、所要の小数点以下桁数の値を保持する構成とする。
【００１７】
これによると、積算の前段で縮小演算を行うことによる精度の低下を避けることができる。縮小演算結果に対して小数点以下の切り捨て・切り上げを行う構成とすると、積算の度に誤差が累積されることから、精度が低下するため、望ましくない。
【００１８】
以下、本発明の実施の形態を、図面を参照しながら説明する。
【００１９】
図１は、本発明が適用される画像読取装置の概略構成を示すブロック図である。この画像読取装置１は、原稿の画像を読み取る読取イメージセンサ２と、読取イメージセンサ２から出力されるアナログの画像信号をデジタルの画像データに変換するＡ／Ｄ変換器３と、Ａ／Ｄ変換器３から出力される画像データに対して所要の処理を行う画像処理部４と、画像処理部４から出力される画像データを１ページ分保持するページメモリ５と、各部を総括制御するメイン制御部６とを有している。
【００２０】
読取イメージセンサ２は、ＣＣＤなどの撮像素子が主走査方向に配列されてラインセンサを構成し、原稿を搬送する、あるいは読取イメージセンサ２またはこれに原稿からの反射光を導く光学系部品を移動させることで、副走査方向の走査が行われる。Ａ／Ｄ変換器３では、画素ごとの多値データ（例えば８ビット）が主走査方向の画素数分だけ並んだラインデータが生成し、このラインデータが順次出力されて画像処理部４に入力される。
【００２１】
画像処理部４は、画素密度変換部（画素密度変換装置）７を備えている。また、この画像処理部４では、この他に、多値データに対して各種の画像処理（シェーディング補正、ＭＴＦ補正、ガンマ補正等々）が行われ、この各種の画像処理と画素密度変換処理を施したデータがページメモリ５へ転送される。
【００２２】
なお、この画像読取装置１は、ＬＡＮなどの外部インターフェースを介してＰＣなどの画像処理装置に画像データを送信するスキャナ装置として構成する他、原稿の画像を読み取ってその画像を記録紙に複写する複写機能を備えた画像形成装置（複写機や複合機など）に設けられて、電子写真方式などにより記録紙に画像を形成する画像形成部に読取画像データを送るように構成することも可能である。
【００２３】
図２は、図１に示した画素密度変換部の概略構成を示すブロック図である。この画素密度変換部（画素密度変換装置）７は、入力ラインデータを投影法により画素密度変換して縮小ラインデータを得るものであり、入力ラインデータを一時的に保持する一時保持用ラインメモリ１１と、ラインデータに対して縮小率に応じた縮小演算を行う縮小演算部（縮小演算手段）１２と、この縮小演算部１２から出力されるデータを蓄積する積算用ラインメモリ１３と、この積算用ラインメモリ１３から読み出したデータに、縮小演算部１２から出力されるデータを加算する加算器（加算手段）１４とを有している。
【００２４】
縮小演算部１２は、順次入力されるラインデータに、縮小率に応じた乗算係数Ｋ（第１の係数）を乗じる第１の乗算器１５と、一時保持用ラインメモリ１１から読み出したラインデータに、縮小率に応じた乗算係数Ｌ（第２の係数）を乗じる第２の乗算器１６とを有している。
【００２５】
また、画素密度変換部７は、第２の乗算器１６から出力されたデータと積算用ラインメモリ１３から読み出されたデータとのいずれかを選択する第１の選択器１７と、第１の乗算器１５から出力されたデータと加算器１４から出力されたデータとのいずれかを選択する第２の選択器１８とを有しており、加算器１４では、第１の選択器１７から出力されたデータと第１の乗算器１５から出力されたデータとが加算される。
【００２６】
さらに、画素密度変換部７は、第１・第２の乗算器１５・１６で用いられる乗算係数Ｋ・Ｌ、及び第１・第２の選択器１７・１８の選択動作を指定する選択信号を生成する制御信号生成部１９を有している。
【００２７】
この制御信号生成部１９には、ページごとのラインデータの入力タイミングを示す入力ページイネーブル信号と、各ラインデータの入力タイミングを示す入力ラインイネーブル信号とが入力され、これらの信号に基づいて各ラインごとに乗算係数及び選択信号を出力する。また制御信号生成部１９から、ページごとのラインデータの出力タイミングを示す出力ページイネーブル信号と、縮小ラインデータの出力タイミングを示す出力ラインイネーブル信号とが出力され、この出力ラインイネーブル信号に同期して、積算用ラインメモリ１３から縮小結果である縮小ラインデータが出力される。
【００２８】
また、制御信号生成部１９には、縮小率及び初期位相の設定情報が入力される。縮小率は、コントロールパネルなどを用いてユーザにより直接入力され、また指定した出力画像と元画像の大きさの比率から算出される。初期位相は、画像を縮小した場合に生じるモアレの抑制のために設定されるものであり、元画像の特性などに応じて適宜に設定される。
【００２９】
積算用ラインメモリ１３は、ラインデータを構成する各画素データについて、所要の小数点以下桁数の値を保持し得るように構成されており、例えば整数の桁に８ビットを、小数点以下の桁に４ビットを割り当てる。
【００３０】
図３は、図２に示した画素密度変換部での処理の概要を説明する模式図であり、（Ａ）に縮小率３０％の場合を、（Ｂ）に縮小率２５％の場合をそれぞれ示している。図４・図５は、図２に示した画素密度変換部での処理状況を示す模式図であり、図４は縮小率３０％の場合を、図５は縮小率２５％の場合をそれぞれ示している。図６・図７・図８は、図２に示した画素密度変換部における各部の動作状況を示すブロック図である。
【００３１】
画素密度変換部７では、ラインデータが順次入力される度に、その都度、縮小演算部１２にて縮小演算を行い、その縮小演算結果を、積算用ラインメモリ１３及び加算器１４を用いて、１ライン分の縮小ラインデータを得るために必要なライン数だけ順次積算（累積加算）することにより縮小ラインデータが得られる。例えば図３（Ａ）及び図４に示す縮小率３０％の場合や図３（Ｂ）及び図５に示す縮小率２５％の場合には、１ライン分の縮小ラインデータを得るために４ライン分の入力ラインデータが用いられる。
【００３２】
また、縮小率によっては、１ライン分の入力ラインデータが前後２ラインの縮小ラインデータにまたがるように投影される場合がある。例えば図３（Ａ）及び図４に示す縮小率３０％の場合には、４ライン目や７ライン目が前後２ラインの縮小ラインデータにまたがるように投影される。このような場合には、一時保持用ラインメモリ１１に入力ラインデータが一時的に保持され、次の縮小ラインデータを生成する際に、一時保持用ラインメモリ１１からラインデータを読み出して第２の乗算器１６にて縮小演算が行われる。
【００３３】
一方、図３（Ｂ）及び図５に示す縮小率２５％の場合には、１ライン分の入力ラインデータが前後２ラインの縮小ラインデータにまたがるように投影されないため、一時保持用ラインメモリ１１及び第２の乗算器１６は利用されない。
【００３４】
また、画素密度変換部７では、縮小率に応じて、各ラインごとに、図６・図７・図８にそれぞれ示すように、第１・第２・第３の３つの動作モードのいずれかが選択される。
【００３５】
図６に示す第１のモードでは、第２の選択器１８の選択信号Ｓ２が、入力４、すなわち第１の乗算器１５の出力データを選択するように設定される。これにより、第１の乗算器１５から出力されたデータ、すなわち第１の乗算器１５にて入力ラインデータに乗算係数Ｋを乗じて得られたデータが積算用ラインメモリ１３に蓄積される。
【００３６】
この第１のモードは、１ライン分の縮小ラインデータを得るために必要なライン群の最初のラインで、１ライン分の入力ラインデータが前後２ラインの縮小ラインデータにまたがるように投影されない場合にのみ設定される（図４の入力ラインが１ライン目と、図５の１ライン目、５ライン目の場合に該当）。
【００３７】
図７に示す第２のモードでは、第１の選択器１７の選択信号Ｓ１が、入力１、すなわち積算用ラインメモリ１３の出力データを選択するように設定されると共に、第２の選択器１８の選択信号Ｓ２が、入力３、すなわち加算器１４の出力データを選択するように設定される。これにより、第１の乗算器１５から出力されたデータ、すなわち第１の乗算器１５にて入力ラインデータに乗算係数Ｋを乗じて得られたデータと、積算用ラインメモリ１３から読み出されたデータとが加算器１４にて加算され、ここで得られたデータが積算用ラインメモリ１３に蓄積される。
【００３８】
この第２のモードは、１ライン分の縮小ラインデータを得るために必要なライン群の最初のラインを除くラインの場合に設定される（図４の入力ラインが２〜４ライン目、６・７ライン目と、図５の２〜４ライン目、６〜８ライン目の場合に該当）。
【００３９】
図８に示す第３モードでは、第１の選択器１７の選択信号Ｓ１が、入力２、すなわち第２の乗算器１６の出力データを選択するように設定されると共に、第２の選択器１８の選択信号Ｓ２が、入力３、すなわち加算器１４の出力データを選択するように設定される。これにより、第２の乗算器１６から出力されたデータ、すなわち一時保持用ラインメモリ１１から読み出されたデータに第２の乗算器１６にて乗算係数Ｌを乗じて得られたデータと、第１の乗算器１５から出力されたデータ、すなわち第１の乗算器１５にて入力ラインデータに乗算係数Ｋを乗じて得られたデータとが加算器１４にて加算され、ここで得られたデータが積算用ラインメモリ１３に蓄積される。
【００４０】
この第３のモードは、１ライン分の縮小ラインデータを得るために必要なライン群の最初のラインで、１ライン分の入力ラインデータが前後２ラインの縮小ラインデータにまたがるように投影される場合にのみ設定される（図４の入力ラインが５ライン目、８ライン目の場合に該当）。
【００４１】
このように、画素密度変換部７では、縮小率に応じて各ラインごとに第１・第２・第３の３つのモードのいずれかが選択され、積算用ラインメモリ１３にて１ライン分の縮小ラインデータが完成したタイミングで、積算用ラインメモリ１３に保持されたラインデータが読み出されて後段に送られる。
【００４２】
図９・図１０は、図２に示した画素密度変換部での処理の具体的状況を示すタイミング図であり、図９は縮小率が３０％の場合を、図１０は縮小率が２５％の場合をそれぞれ示している。なお、以下の説明で、ｎは入力ラインデータの順番（１，２，３・・・）であり、ｎ−１は１つ前のラインを示す。
【００４３】
入力ページイネーブル信号は、ページごとのラインデータの入力タイミングを示すものであり、これがオンとなるとラインデータの処理が開始される。入力ラインイネーブル信号は、ラインデータの入力タイミングを示すものであり、これに同期してラインごとの処理が実行される。
【００４４】
乗算係数Ｋは、縮小率Ａ（1〜0.001(100%〜0.1%)）、初期位相Ｂ（1〜0.001(100%〜0.1%)）、及び前ラインの判定係数Ｍ(n-1)に基づいて決定され、具体的には、ｎ＝１ならばＫ(1)＝Ａ−Ｂ、Ｍ(n-1)≧ＡならばＫ(n)＝Ａ、Ｍ(n-1)＜ＡならばＫ(n)＝Ｍ(n-1)とする。ここで、初期位相Ｂは、縮小率Ａを超えない範囲で設定される。
【００４５】
判定係数Ｍは、縮小率Ａ、前ラインの判定係数Ｍ(n-1)、及び現ラインの事前乗算係数ＬPRE(n)に基づいて決定され、具体的には、ｎ＝０ならばＭ(0)＝１．０、Ｍ(n-1)＞ＡならばＭ(n)＝Ｍ(n-1)−Ａ、Ｍ(n-1)＝ＡならばＭ(n)＝１．０、Ｍ(n-1)＜ＡならばＭ(n)＝１．０−ＬPRE(n)とする。
【００４６】
事前乗算係数ＬPRE(n)は、縮小率Ａ、及び前ラインの判定係数Ｍ(n-1)に基づいて決定され、具体的には、Ｍ(n-1)＜ＡならばＬPRE(n)＝Ａ−Ｍ(n-1)、Ｍ(n-1)≧ＡならばＬPRE(n)＝０（ドントケア）とする。
【００４７】
乗算係数Ｌは、前ラインの事前乗算係数ＬPRE(n-1)に基づいて決定され、Ｌ(n)＝ＬPRE(n-1)となる。
【００４８】
選択信号Ｓ１は、現ラインの乗算係数Ｌ(n)に基づいて決定され、具体的には、Ｌ(n)＝０ならば入力１を選択し、Ｌ(n)≠０ならば入力２を選択するように設定される。選択信号Ｓ２は、前ラインの判定係数Ｍ(n-1)に基づいて決定され、具体的には、Ｍ(n-1)≠１．０ならば入力３を選択し、Ｍ(n-1)＝１．０ならば入力４を選択するように設定される。
【００４９】
一時保持用ラインメモリへの書込及び一時保持用ラインメモリからの読出のタイミングは、縮小率Ａ、前ラインの判定係数Ｍ(n-1)、及び現ラインの乗算係数Ｌ(n)に基づいて決定され、具体的には、Ｍ(n-1)＜Ａならば書込を実行し、Ｍ(n-1)≠１．０且つＬ(n)≠０ならば読出を実行する。
【００５０】
出力ラインイネーブル信号は、縮小ラインデータの出力タイミングを示すものであり、この信号のオン・オフのタイミングは、縮小率Ａ、及び前ラインの判定係数Ｍ(n-1)に基づいて決定され、具体的には、Ｍ(n-1)≦Ａならば次ラインでオンとし、Ｍ(n-1)＞Ａならば次ラインでオフとする。出力ページイネーブル信号は、ページごとのラインデータの出力タイミングを示すものであり、入力ページイネーブル信号を１ライン遅れで出力させる。
【００５１】
図１１は、図２に示した画素密度変換部での処理手順を示すフロー図である。まず、入力ページイネーブル信号を監視し（ＳＴ１０１）、入力ページイネーブル信号がオンとなると、入力ラインイネーブル信号を監視し（ＳＴ１０２）、入力ラインイネーブル信号がオンとなると、乗算係数Ｋ・Ｌを前記の要領で求めて更新する（ＳＴ１０３）。
【００５２】
そして、入力ラインが１ライン目か否かを判定し（ＳＴ１０４）、入力ラインが１ライン目であれば、図６に示した第１のモードとなり、第２の選択器１８の選択信号Ｓ２を、入力４、すなわち第１の乗算器１５の出力データを選択するように設定する（ＳＴ１０５）。このとき第１の選択器１７は関係ないため、選択信号Ｓ１はドントケアとなる。これにより、第１の乗算器１５にて入力ラインデータに乗算係数Ｋを乗じて得られたデータが積算用ラインメモリ１３に蓄積される（ＳＴ１０６）。
【００５３】
ついで、全てのラインの処理が完了したか否かを判定し（ＳＴ１０７）、全てのラインの処理が完了していなければ、入力ラインイネーブル信号の監視（ＳＴ１０２）に戻る。
【００５４】
そして、乗算係数Ｋ・Ｌの更新（ＳＴ１０３）を経て、入力ラインが１ライン目でないと判定されると（ＳＴ１０４でＮｏ）、次に入力ラインが積算完了ライン、すなわち１ライン分の縮小ラインデータを得るために必要なライン群の最後のラインか否かを判定し（ＳＴ１０８）、入力ラインが積算完了ラインでなければ、次に入力ラインが積算完了後の次入力ライン、すなわち１ライン分の縮小ラインデータを得るために必要なライン群の最初のラインか否かを判定する（ＳＴ１０９）。
【００５５】
ここで入力ラインが積算完了後の次入力ラインでなければ（ＳＴ１０９でＮｏ）、図７に示した第２のモードとなり、第１の選択器１７の選択信号Ｓ１を、入力１、すなわち積算用ラインメモリ１３の出力データを選択するように設定し、第２の選択器１８の選択信号Ｓ２を、入力３、すなわち加算器１４の出力データを選択するように設定する（ＳＴ１１０）。これにより、第１の乗算器１５にて入力ラインデータに乗算係数Ｋを乗じて得られたデータと、積算用ラインメモリ１３に保持されたデータとが加算器１４にて加算され、ここで得られたデータが積算用ラインメモリ１３に蓄積される（ＳＴ１１１）。
【００５６】
ついで、全てのラインの処理が完了したか否かを判定し（ＳＴ１０７）、全てのラインの処理が完了していなければ、入力ラインイネーブル信号の監視（ＳＴ１０２）に戻り、前記の処理が入力ラインが積算完了ラインとなるまで繰り返される。
【００５７】
そして、入力ラインデータが積算完了ラインとなると（ＳＴ１０８でＹｅｓ）、入力ラインデータが次の縮小ラインデータの積算にも必要か否かを判定し（ＳＴ１１２）、図４に示した縮小率３０％の場合の４ライン目のように、入力ラインデータが次の縮小ラインデータの積算に必要であれば、入力ラインデータを一時保持用ラインメモリ１１に保存すると共に、事前乗算係数ＬPREを前記の要領で求めて更新する（ＳＴ１１３）。一方、図５に示した縮小率２５％の場合の４ライン目のように、入力ラインデータが次の縮小ラインデータの算出に必要でなければ（ＳＴ１１２でＮｏ）、入力ラインデータの保存及び事前乗算係数ＬPREの更新の処理（ＳＴ１１３）は省略される。
【００５８】
そして、前記と同様に、図７に示した第２のモードとなり、第１の選択器１７の選択信号Ｓ１を入力１に設定し、第２の選択器１８の選択信号Ｓ２を入力３に設定して（ＳＴ１１０）、第１の乗算器１５にて入力ラインデータに乗算係数Ｋを乗じて得られたデータに、積算用ラインメモリ１３から読み出されたデータが加算器１４にて加算されて、得られたデータが積算用ラインメモリ１３に蓄積される（ＳＴ１１１）。
【００５９】
ついで、全てのラインの処理が完了したか否かを判定し（ＳＴ１０７）、全てのラインの処理が完了していなければ、入力ラインイネーブル信号の監視（ＳＴ１０２）に戻る。
【００６０】
そして、乗算係数Ｋ・Ｌの更新（ＳＴ１０３）を経て、入力ラインが積算完了後の次入力ラインと判定されると（ＳＴ１０９でＹｅｓ）、出力ラインイネーブル信号をオンとし、積算用ラインメモリに保持されたラインデータを縮小ラインデータとして後段へ出力する（ＳＴ１１４）。
【００６１】
ついで、前入力ラインデータが積算に必要か否かを判定し（ＳＴ１１５）、図４に示した縮小率３０％の場合の５ライン目のように、前入力ラインが積算に必要であれば、図８に示した第３のモードとなり、第１の選択器１７の選択信号Ｓ１を、入力２、すなわち第２の乗算器１６の出力データを選択するように設定し、第２の選択器１８の選択信号Ｓ２を、入力３、すなわち加算器１４の出力データを選択するように設定する（ＳＴ１１６）。これにより、一時保持用ラインメモリ１１から読み出されたデータに第２の乗算器１６にて乗算係数Ｌを乗じて得られたデータと、第１の乗算器１５にて入力ラインデータに乗算係数Ｋを乗じて得られたデータとが加算器１４にて加算され、得られたデータが積算用ラインメモリ１３に蓄積される（ＳＴ１１７）。
【００６２】
一方、図５に示した縮小率２５％の場合の５ライン目のように、前入力ラインが積算に必要でなければ（ＳＴ１１５でＮｏ）、１ライン目の場合と同様に、図６に示した第１のモードとなり、第２の選択器１８の選択信号Ｓ２を入力４に設定して（ＳＴ１０５）、第１の乗算器１５にて入力ラインデータに乗算係数Ｋを乗じて得られたデータが積算用ラインメモリ１３に蓄積される（ＳＴ１０６）。
【００６３】
ついで、全てのラインの処理が完了したか否かを判定し（ＳＴ１０７）、全てのラインの処理が完了していなければ、入力ラインイネーブル信号の監視（ＳＴ１０２）に戻り、各ラインごとの処理が全てのラインの処理が完了するまで繰り返される。
【００６４】
以上のように、画素密度変換部７にラインデータが順次入力される度に、その都度、縮小演算部１２で縮小演算を行うため、１ライン分の縮小ラインデータを得るために必要なライン数だけ、ラインメモリを用意する必要がなく、ラインメモリを削減することができる。さらに、縮小演算部１２による縮小演算結果を順次積算することで縮小ラインデータを得るため、積算のための加算器１４のみで済み、また、積算の後段の乗算器も不要となるため、演算器を削減することができる。
【００６５】
また、１ライン分の入力ラインデータが前後２ラインの縮小ラインデータにまたがるように投影される場合に、一時保持用ラインメモリに入力ラインデータを保持させ、次の縮小ラインデータを生成する際に、一時保持用ラインメモリからラインデータを読み出して縮小演算を行うようにしたため、任意の縮小率で適切な縮小処理を行うことができ、また、積算用ラインメモリと一時保持用ラインメモリとの２つのラインメモリで済む利点が得られる。
【００６６】
また、積算用ラインメモリが、ラインデータを構成する各画素データについて、所要の小数点以下桁数の値を保持するように構成されているため、積算の前段で縮小演算を行うことによる精度の低下を避けることができる。縮小演算結果に対して小数点以下の切り捨て・切り上げを行う構成とすると、積算の度に誤差が累積されることから、精度が低下するため、望ましくない。なお、小数点以下の桁数は、縮小率が小さくなるのに応じて多く必要になり、装置の仕様に応じて適宜に設定すれば良い。
【産業上の利用可能性】
【００６７】
本発明にかかる画素密度変換装置及びこれを備えた画像読取装置は、ラインメモリや演算器を削減して構成の簡略化を図ることができる効果を有し、画像データを投影法により画素密度変換して縮小画像データを得る画素密度変換装置及びこれを備えた画像読取装置などとして有用である。
【図面の簡単な説明】
【００６８】
【図１】本発明が適用される画像読取装置の概略構成を示すブロック図
【図２】図１に示した画素密度変換部の概略構成を示すブロック図
【図３】図２に示した画素密度変換部での処理の概要を説明する模式図
【図４】図２に示した画素密度変換部での処理状況を示す模式図
【図５】図２に示した画素密度変換部での処理状況を示す模式図
【図６】図２に示した画素密度変換部における各部の動作状況を示すブロック図
【図７】図２に示した画素密度変換部における各部の動作状況を示すブロック図
【図８】図２に示した画素密度変換部における各部の動作状況を示すブロック図
【図９】図２に示した画素密度変換部での処理の具体的状況を示すタイミング図
【図１０】図２に示した画素密度変換部での処理の具体的状況を示すタイミング図
【図１１】図２に示した画素密度変換部での処理手順を示すフロー図
【符号の説明】
【００６９】
１  画像読取装置
４  画像処理部
７  画素密度変換部（画素密度変換装置）
１１  一時保持用ラインメモリ
１２  縮小演算部（縮小演算手段）
１３  積算用ラインメモリ
１４  加算器（加算手段）
１５  第１の乗算器
１６  第２の乗算器
１７  第１の選択器
１８  第２の選択器
１９  制御信号生成部
【図１】
2010239465.tif 000003
【図２】
2010239465.tif 000004
【図３】
2010239465.tif 000005
【図４】
2010239465.tif 000006
【図５】
2010239465.tif 000007
【図６】
2010239465.tif 000008
【図７】
2010239465.tif 000009
【図８】
2010239465.tif 000010
【図９】
2010239465.tif 000011
【図１０】
2010239465.tif 000012
【図１１】
2010239465.tif 000013