(57)【要約】【課題】配線途中に抵抗体を介在させて配線抵抗を所望の値となるように構成した、いわゆる電気特性測定用配線基板において、前記抵抗体及び前記配線の形成工程に起因した、前記配線抵抗の変化（増大）を防止する。【解決手段】厚さ方向に貫通孔が形成されてなる絶縁基板の少なくとも一方の主面上において、前記貫通孔の開口部を覆うようにして形成されてなるビアパッドと、前記絶縁基板の前記少なくとも一方の主面上において、前記ビアパッドと離隔して配置された接続パッドと、前記ビアパッドと前記接続パッドとを電気的に接続する配線と、前記ビアパッドと前記接続パッドとの間において、前記配線と電気的に接続するようにして配置され、前記配線の幅よりも大きな幅を有する抵抗体と、前記抵抗体の、前記配線との接触面に前記抵抗体を構成する材料の抵抗値以下の抵抗値を有する材料からなる低抵抗層とを具えるようにして配線基板を構成する。【選択図】図３
2010045100.tif 000002
【特許請求の範囲】
【請求項１】
厚さ方向に貫通孔が形成されてなる絶縁基板と、
前記絶縁基板の少なくとも一方の主面上において、前記貫通孔の開口部を覆うようにして形成されてなるビアパッドと、
前記絶縁基板の前記少なくとも一方の主面上において、前記ビアパッドと離隔して配置された接続パッドと、
前記ビアパッドと前記接続パッドとを電気的に接続する配線と、
前記ビアパッドと前記接続パッドとの間において、前記配線と電気的に接続するようにして配置され、前記配線の幅よりも大きな幅を有する抵抗体と、
を具えてなる配線基板において、
前記抵抗体の前記配線との接触面に、前記抵抗体を構成する材料の抵抗値以下の抵抗値を有する材料からなる低抵抗層と、
を具えることを特徴とする、配線基板。
【請求項２】
前記抵抗体は、前記配線とその両端部に電気的に接触し、前記低抵抗層は、前記抵抗体の前記両端部に形成されたことを特徴とする、請求項１に記載の配線基板。
【請求項３】
前記低抵抗層の幅が前記配線の幅よりも大きいことを特徴とする、請求項１又は２に記載の配線基板。
【請求項４】
前記低抵抗層の幅が前記抵抗体の幅と同一であることを特徴とする、請求項３に記載の配線基板。
【請求項５】
前記低抵抗層は、前記配線と同一の材料から構成されることを特徴とする、請求項１〜４のいずれか一に記載の配線基板。
【請求項６】
請求項１〜５のいずれか一に記載の配線基板と、
前記配線基板の前記接続パッドと電気的に接続されてなるプローブピンと、
を具えることを特徴とする、ＩＣ電気特性検査用配線基板。
【請求項７】
厚さ方向に貫通孔が形成されてなる絶縁基板を準備する工程と、
前記絶縁基板の少なくとも一方の主面上において、前記貫通孔の開口部を覆うようにしてビアパッドを形成する工程と、
前記絶縁基板の前記少なくとも一方の主面上において、前記ビアパッドと離隔して配置するようにして接続パッドを形成する工程と、
前記ビアパッドと前記接続パッドとを電気的に接続する配線を形成する工程と、
前記ビアパッドと前記接続パッドとの間において、前記配線と電気的に接続するようにして配置され、前記配線の幅よりも大きな幅を有する抵抗体を形成する工程と、
前記抵抗体の、前記配線との接触面において、前記抵抗体を構成する材料の抵抗値以下の抵抗値を有する材料からなる低抵抗層を形成する工程と、
を具えることを特徴とする、配線基板の製造方法。
【請求項８】
前記低抵抗層と前記配線とは同一の材料からなり、同一の工程において製造されることを特徴とする、請求項７に記載の配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板、ＩＣ電気特性検査用配線基板、及び配線基板の製造方法に関する。
【背景技術】
【０００２】
従来、シリコン等の半導体ウエハに形成した半導体チップや集積回路の検査用にはテスタが用いられてきた。このような回路検査においては、前記テスタに接続されたプローブカードなどの電気特性測定用配線基板のプロ―ブを、前記半導体チップや前記集積回路と接続することにより行われる（特許文献１）。
【特許文献１】特開２００６−９８１４６号
【０００３】
一方、近年においては、半導体ウエハ上に形成された半導体素子毎ではなく、それら複数の半導体素子に対して同時にそれらの電気特性を測定することが望まれている。しかしながら、前記半導体ウエハは、最大で数十ｃｍの大きさにも達するため、このような半導体ウエハ上に形成された複数の半導体素子の電気特性を同時に測定するに際しては、電気特性測定用配線基板の大きさも数十ｃｍの大きさまで拡大しなければならない。
【０００４】
一方、上述のようにして複数の半導体素子の電気特性を、電気特性測定用配線基板を用いて同時に測定するに際しては、電気特性を予め設定していた範囲（電圧及び電流のレンジ）に収まるようにする必要がある。そのため、前記測定用配線基板の抵抗値、特に実際に測定に供する配線の抵抗値を所定の値となるように設定しなければならない。かかる観点より、前記配線の途中に抵抗体を介在させて、前記配線基板の配線抵抗が所望の値となるようにする場合がある。
【０００５】
一般に、上記抵抗体は、薄膜抵抗体であり上記配線と同一の工程において形成する。具体的には、前記抵抗体は、前記配線をメッキ法で形成する場合に使用するメッキ下地膜等から構成する。この場合、前記メッキ下地膜の内、前記抵抗体として残存させる部分にはレジストによってマスキングし、その他の露出した部分に対して電解メッキ等を施すことにより、Ｎｉ／Ａｕ膜等からなる前記配線を形成する。なお、前記メッキ下地膜としては、Ｔｉ膜等が用いられる。
【０００６】
しかしながら、上記レジスト材に対してフォトリソグラフィを行う際のマスクのずれや現像時のずれなどに起因して、上述したレジストマスクが当初の設計通りに作製されず、電解メッキを行う際のマスキングにずれを生ぜしめてしまう場合がある。例えば、前記抵抗体に隣接して、本来、Ｎｉ／Ａｕ膜等を形成して配線を構成すべき箇所において、前記Ｎｉ／Ａｕ膜が形成されずに、メッキ下地膜等が露出したままになってしまう場合がある。
【０００７】
この結果、上記配線基板を構成する配線の抵抗が実質的に増大してしまい、前記配線基板の配線抵抗が所望の値からずれてしまって、半導体ウエハ上に形成された半導体素子の電気特性を測定及び評価に使用できない場合が生じていた。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、配線途中に抵抗体を介在させて配線抵抗を所望の値となるように構成した、いわゆる電気特性測定用配線基板において、前記抵抗体及び前記配線の形成工程に起因した、前記配線抵抗の変化（増大）を防止することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成すべく、本発明は、
厚さ方向に貫通孔が形成されてなる絶縁基板と、
前記絶縁基板の少なくとも一方の主面上において、前記貫通孔の開口部を覆うようにして形成されてなるビアパッドと、
前記絶縁基板の前記少なくとも一方の主面上において、前記ビアパッドと離隔して配置された接続パッドと、
前記ビアパッドと前記接続パッドとを電気的に接続する配線と、
前記ビアパッドと前記接続パッドとの間において、前記配線と電気的に接続するようにして配置され、前記配線の幅よりも大きな幅を有する抵抗体と、
を備えてなる配線基板において、
前記抵抗体の前記配線との接触面に、前記抵抗体を構成する材料の抵抗値以下の抵抗値を有する材料からなる低抵抗層と、
を具えることを特徴とする、配線基板に関する。
【００１０】
また、本発明は、
厚さ方向に貫通孔が形成されてなる絶縁基板を準備する工程と、
前記絶縁基板の少なくとも一方の主面上において、前記貫通孔の開口部を覆うようにしてビアパッドを形成する工程と、
前記絶縁基板の前記少なくとも一方の主面上において、前記ビアパッドと離隔して配置するようにして接続パッドを形成する工程と、
前記ビアパッドと前記接続パッドとを電気的に接続する配線を形成する工程と、
前記ビアパッドと前記接続パッドとの間において、前記配線と電気的に接続するようにして配置され、前記配線の幅よりも大きな幅を有する抵抗体を形成する工程と、
前記抵抗体の、前記配線との接触面において、前記抵抗体を構成する材料の抵抗値以下の抵抗値を有する材料からなる低抵抗層を形成する工程と、
を具えることを特徴とする、配線基板の製造方法に関する。
【００１１】
上記配線基板及び製造方法においては、配線基板の配線抵抗を調整するために前記配線基板の配線と電気的に接続するようにして配置した、前記配線の幅よりも大きな幅を有する抵抗体に対して、その配線との接触面に前記抵抗体を構成する材料よりも抵抗値の低い材料からなる低抵抗層を設けるようにしている。
【００１２】
したがって、上記抵抗体及び配線を作製する際の、フォトリソグラフィを行う際のマスクのずれや現像時のずれなどに起因したレジストマスクのずれに伴って、前記抵抗体に隣接して、本来、前記配線が形成されるべき箇所において、前記配線が形成されずに、メッキ下地膜等が露出したままになった場合においても、かかる部分には上述した低抵抗層が位置するようになる。
【００１３】
この結果、前記配線の、前記メッキ下地膜等が露出することによる抵抗の増大を、前記低抵抗層が打ち消してしまうために、前記配線抵抗の実質的な増大を抑制することができる。
【発明の効果】
【００１４】
以上説明したように、本発明によれば、配線途中に抵抗体を介在させて配線抵抗を所望の値となるように構成した、いわゆる電気特性測定用配線基板において、前記抵抗体及び前記配線の形成工程に起因した、前記配線抵抗の変化（増大）を防止することが可能となり、当初設計どおりに、半導体ウエハ上に形成された半導体素子の電気特性を測定及び評価を行うことが可能となる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の詳細、並びにその他の特徴及び利点について説明する。
【００１６】
（配線基板）
図１は、本態様における配線基板の概略構成を示す平面図であり、図２及び３は、図１に示す配線基板の領域Ａの部分を拡大して示す断面図及び側面図である。また、図４は、図１に示す配線基板の、一主面上に形成されたビアパッド、接続パッド、配線及び抵抗体の領域を拡大して示す構成図である。なお、図１〜４においては、本態様の特徴を明確にすべく、実際の構成とは異なる場合がある。
【００１７】
図１〜３に示すように、本態様の配線基板１０は、絶縁基板１１と、この絶縁基板１１の主面１１Ａ上に形成されたビアパッド１２と、このビアパッド１２と離隔して配置された接続パッド１３と、ビアパッド１２及び接続パッド１３間を接続する配線１４とを具えている。絶縁基板１１には貫通孔１１Ｂが形成され、ビアパッド１２は貫通孔１１Ｂの開口部を覆うようにして形成されている。
【００１８】
なお、貫通孔１１Ｂ内には図示しない層間接続体が形成されており、主面１１Ａと相対向する側の主面に形成された図示しない外部端子と電気的に接続されている。
【００１９】
また、図４から明らかなように、ビアパッド１２の大きさと比較して接続パッド１３の大きさは小さいので、接続パッド１３は集積化して配置している。
【００２０】
絶縁基板１１は、アルミナ（Ａｌ２Ｏ３）セラミックス、ムライト（３Ａｌ２Ｏ３・２ＳｉＯ２）セラミックス、窒化アルミニウム（ＡｌＮ）セラミックス、ガラスセラミックス等の各種セラミックスから構成することができる。セラミック基板を用いると、絶縁基板１１に対して高い剛性を付与することができるので、後に半導体ウエハ（上に形成された複数の半導体素子）の電気特性を測定する際に、上記接続パッド１３上に形成したプローブピンが絶縁基板１１に沈み込んで接続不良となるのを防止することができる。また、セラミック基板とすることで、量産が容易となる。
【００２１】
但し、絶縁基板１１は、上述したセラミック基板の他、四ふっ化エチレン樹脂（ポリテトラフルオロエチレン；ＰＴＦＥ）、四ふっ化エチレン・エチレン共重合樹脂（テトラフルオロエチレン−エチレン共重合樹脂；ＥＴＦＥ）、四ふっ化エチレン・パーフルオロアルコキシエチレン共重合樹脂（テトラフルオロエチレン−パーフルオロアルキルビニルエーテル共重合樹脂；ＰＦＡ）等のフッ素樹脂よりなる基板、ガラスエポキシ樹脂よりなる基板、ポリイミド等の樹脂よりなる基板などでもよい。
【００２２】
なお、絶縁基板１１の厚さは特に限定されるものではないが、０．１ｍｍ〜１０．０ｍｍ程度のオーダである。
【００２３】
また、図３及び４に示すように、ビアパッド１２と接続パッド１３との間には抵抗体１５が形成されている。この抵抗体１５は、配線１４をメッキ法によって形成する際の下地膜から構成されており、配線１４をＣｕ／Ｎｉ膜で構成した場合においては、例えばＴｉ膜から構成する。
【００２４】
さらに、図３及び４に示すように、配線１４の、抵抗体１５の両側の、抵抗体１５と隣接した領域１４ＡにはＣｕ／Ｎｉ膜等のメッキ膜が形成されておらず、メッキ下地膜が露出したような状態となっており、かかる部分には、抵抗体１５を構成する材料よりも低抵抗な材料からなる低抵抗層１６が抵抗体１７と接触するようにして形成されている。
【００２５】
したがって、本来、領域１４ＡにおいてＴｉ膜等のメッキ下地膜が露出していることにより、配線１４の抵抗が増大してしまうのを、領域１４Ａ上に低抵抗層１６が形成されることによって、前記抵抗の増大を抑制することができる。
【００２６】
なお、本態様では、領域１４Ａの全体を覆うようにして低抵抗層１６を形成しているが、領域１４Ａにおいてメッキ下地膜が露出していることに起因した配線１４の抵抗増大を抑制することができれば、領域１４Ａの一部を覆うのみでも良い。
【００２７】
また、本態様では、抵抗体１５の両側に低抵抗層１６を設けている。これによって、抵抗体１５の左右いずれの側でメッキ下地膜が露出したような場合においても、前記露出部分を低抵抗層１６で被覆することができるので、配線１４の抵抗増大を確実に抑制することができる。
【００２８】
但し、低抵抗層１６は必ずしも抵抗体１５の両側に設ける必要はなく、レジストマスクのずれの傾向に基づいて、抵抗体１５のいずれか一方の側の、より頻繁にメッキ下地膜が露出してしまう側の領域１４Ａにのみ低抵抗層１６を設けることができる。
【００２９】
また、本態様では、低抵抗層１６の幅は配線１４の幅よりも大きくしているが、これによって低抵抗層１６の形成位置が多少ずれた場合においても、その少なくとも一部は領域１４Ａに重なるようにすることができる。したがって、配線１４の抵抗増大を確実に抑制することができる。
【００３０】
さらに、本態様では、低抵抗層１６の幅を抵抗体１５の幅と同一としているが、これは以下に説明する製造方法を簡易化するという観点に基づいている。
【００３１】
また、本態様では、低抵抗層１６は配線１４と同一の材料から構成することができる。これも、以下に説明する製造方法を簡易化するという観点に基づいている。
【００３２】
（配線基板の製造方法）
次に、図１〜４に示す配線基板の製造方法について説明する。図５〜１６は、前記配線基板の製造方法における製造工程を示す図である。図５、７、９、１１及び１４は、製造過程にある配線基板の平面図を示し、図６、８、１０、１２及び１５は、図５、７、９、１１及び１４のI−I線に沿って切った場合の断面図を示している。また、図１３及び１６は、図１１及び１４をＡ方向から見た場合の側面図を示している。
【００３３】
なお、図１２及び図１５では層構成を明確にするという観点から、積層体の大きさを誇張して描いている。
【００３４】
最初に、図５及び６に示すように、絶縁基板１１上にＴｉ膜２１及びＣｕ膜２２を例えばスパッタリング法によって形成する。Ｔｉ膜２１及びＣｕ膜２２の厚さは合計で約０．１μｍとすることができる。
【００３５】
次いで、図７及び８に示すように、Ｃｕ膜２２上に配線１４を形成すべき箇所を開口させたレジストマスク２３を形成する。次いで、図９及び１０に示すように、レジストマスク２３の開口部２３Ａ内に、Ｎｉ膜２４及びＣｕ膜２５を電解メッキで形成する。
【００３６】
次いで、図１１〜１３に示すように、レジストマスク２３を剥離した後、Ｔｉ膜２１からＣｕ膜２５の積層体を、所定のマスクを介してエッチングしてリッジ形状の積層体とし、レジストマスク２３の下方に残存しているＴｉ膜２１及びＣｕ膜２２をエッチングして抵抗体１５とする。
【００３７】
次いで、図１４〜１６に示すように、リッジ形状の積層体に対してＮｉ／Ａｕ膜２６を電解メッキで形成してオーバーメッキを行って配線１４とするとともに、所定のマスクを介し、抵抗体１５の両側において、抵抗体１５と隣接するようにして、Ｎｉ／Ａｕ膜２６からなる低抵抗層１６を形成し、図１〜４に示すような配線基板１０を得る。
【００３８】
なお、本態様はあくまで一例であって、上記配線基板１０を製造する方法は本態様に限定されるものではない。例えば、本態様では、低抵抗層１６を、配線１４を構成するＮｉ／Ａｕ膜２６から形成しているが、他の材料から構成することもできる。但し、この場合は、Ｎｉ／Ａｕ膜２６の形成工程に加えて追加の工程が必要となるため、配線基板１０の全体の製造工程が複雑となる。
【００３９】
また、本態様では、低抵抗層１６の幅を抵抗体１５の幅と同一としているが、これは抵抗体１５形成時のマスクと低抵抗層１６形成時のマスクとに対して要求される寸法精度等をほぼ同一とすることができ、配線基板１０全体の製造工程を容易にすることができるためである。
【００４０】
（ＩＣ電気特性検査用配線基板）
図１〜４に示す配線基板１０を、実際の電気特性測定用配線基板（ＩＣ電気特性検査用配線基板）として使用するためには、接続パッド１３においてプローブピンを上方に向けて延在するようにして形成する。例えば、図２に対応させた拡大断面図である図１７に示すように、接続パッド１３上に上方に延在したプローブピン１８を形成する。そして、プローブピン１８を測定すべき半導体ウエハ上の半導体素子に接触させ、所定の電圧電流を負荷することによって、前記半導体素子の電気特性を評価する。
【００４１】
以上、本発明を具体例を挙げながら詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。
【図面の簡単な説明】
【００４２】
【図１】本発明の配線基板の一例の概略構成を示す平面図である。
【図２】図１に示す配線基板の領域Ａの部分を拡大して示す断面図である。
【図３】図１に示す配線基板の領域Ａの部分を拡大して示す側面図である。
【図４】図１に示す配線基板の、一主面上に形成されたビアパッド、接続パッド、配線及び抵抗体の領域を拡大して示す構成図である。
【図５】図１に示す配線基板の製造方法における一工程を示す図である。
【図６】同じく、図１に示す配線基板の製造方法における一工程を示す図である。
【図７】同じく、図１に示す配線基板の製造方法における一工程を示す図である。
【図８】同じく、図１に示す配線基板の製造方法における一工程を示す図である。
【図９】同じく、図１に示す配線基板の製造方法における一工程を示す図である。
【図１０】同じく、図１に示す配線基板の製造方法における一工程を示す図である。
【図１１】同じく、図１に示す配線基板の製造方法における一工程を示す図である。
【図１２】同じく、図１に示す配線基板の製造方法における一工程を示す図である。
【図１３】同じく、図１に示す配線基板の製造方法における一工程を示す図である。
【図１４】同じく、図１に示す配線基板の製造方法における一工程を示す図である。
【図１５】同じく、図１に示す配線基板の製造方法における一工程を示す図である。
【図１６】同じく、図１に示す配線基板の製造方法における一工程を示す図である。
【図１７】本発明のＩＣ電気特性検査用配線基板の一例を示す概略側面図である。
【符号の説明】
【００４３】
１１  絶縁基板
１２  ビアパッド
１３  接続パッド
１４  配線
１５  抵抗体
１６  低抵抗層
１８  プローブピン
【図１】
2010045100.tif 000003
【図２】
2010045100.tif 000004
【図３】
2010045100.tif 000005
【図４】
2010045100.tif 000006
【図５】
2010045100.tif 000007
【図６】
2010045100.tif 000008
【図７】
2010045100.tif 000009
【図８】
2010045100.tif 000010
【図９】
2010045100.tif 000011
【図１０】
2010045100.tif 000012
【図１１】
2010045100.tif 000013
【図１２】
2010045100.tif 000014
【図１３】
2010045100.tif 000015
【図１４】
2010045100.tif 000016
【図１５】
2010045100.tif 000017
【図１６】
2010045100.tif 000018
【図１７】
2010045100.tif 000019