(57)【要約】【課題】スピン注入書き込み時の電流値が低い磁気抵抗効果素子を提案する。【解決手段】本発明の例に関わるスピンメモリは、磁化方向が不変の第１強磁性層、磁化方向が可変の第２強磁性層、及び、これらの間の第１非磁性層を有する磁気抵抗効果素子17と、第２強磁性層の磁化困難軸に対して、θ（45°≦θ≦90°）の方向に延び、長手方向の一端で磁気抵抗効果素子17を挟み込む下部電極16及び上部電極18と、下部電極16の長手方向の他端に接続されるスイッチ素子14と、上部電極18の長手方向の他端に接続されるビット線20とを備える。第２強磁性層の磁化反転は、第２強磁性層にスピン偏極した電子を与える書き込み電流を下部電極16と上部電極18との間に流すと共に、下部電極16及び上部電極18に流れるその書き込み電流により発生する磁界を用いて実行する。【選択図】図１
2010045387.tif 000002
【特許請求の範囲】
【請求項１】
磁化方向が不変の第１強磁性層、磁化方向が可変の第２強磁性層、及び、これらの間の第１非磁性層を有する磁気抵抗効果素子と、前記第２強磁性層の磁化困難軸に対して、θ（45°≦θ≦90°）の方向に延び、長手方向の一端で前記磁気抵抗効果素子を挟み込む下部電極及び上部電極と、前記下部電極の長手方向の他端に接続されるスイッチ素子と、前記上部電極の長手方向の他端に接続されるビット線とを具備し、前記第２強磁性層の磁化反転は、前記第２強磁性層にスピン偏極した電子を与える書き込み電流を前記下部電極と前記上部電極との間に流すと共に、前記下部電極及び前記上部電極に流れる前記書き込み電流により発生する磁界を用いて実行することを特徴とするスピンメモリ。
【請求項２】
前記下部電極及び前記上部電極の少なくとも１つにヨークを付与することを特徴とする請求項１に記載のスピンメモリ。
【請求項３】
前記第１強磁性層の磁化容易軸と前記第２強磁性層の磁化容易軸のなす角度は、0°以上、45°以下であることを特徴とする請求項１又は２に記載のスピンメモリ。
【請求項４】
前記第２強磁性層は、強磁性金属と反強磁性金属との積層構造を含むことを特徴とする請求項１乃至３のいずれか１項に記載のスピンメモリ。
【請求項５】
前記第２強磁性層に第２非磁性層を介して磁化方向が固着される第３強磁性層を付与することを特徴とする請求項１乃至４のいずれか１項に記載のスピンメモリ。
【請求項６】
前記第１及び第２強磁性層のうちの少なくとも１つは、２つの強磁性金属が非磁性金属を介して反強磁性的に結合するＳＡＦ構造を有することを特徴とする請求項１乃至５のいずれか１項に記載のスピンメモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気抵抗効果(magneto resistance effect)素子を使用したスピンメモリに関する。
【背景技術】
【０００２】
近年、磁気抵抗効果素子をMRAM(Magnetic Random Access Memory)に応用する試みが盛んに行われている。
【０００３】
最近では、230 % 以上の磁気抵抗変化率が得られるようになり、また、印加電圧を高めた際の磁気抵抗変化率の減少を抑えられるようになったため、MRAMへの応用可能性が高まった。TMR(Tunneling Magneto Resistance)素子をMRAMのメモリ素子として用いた場合、トンネルバリア層を挟む一方の強磁性層を磁気固着層とし、他方の強磁性層を磁気自由層とする。これらの強磁性１重トンネル接合あるいは強磁性２重トンネル接合を用いたメモリ素子は、不揮発性で書き込み読み出し時間も10 ナノ秒以下と速く、書き換え回数も1015以上というポテンシャルを有する。
【０００４】
電流磁界書き込み方式MRAMの場合、磁気自由層への書き込み時には電流パルスによる電流磁場のみで磁気自由層の磁化の反転を行っているため、消費電力が大きい、大容量化したとき配線の許容電流密度に限界があり大容量化できない、電流を流すためのドライバの面積が大きくなってしまう、などの問題が生じる。
【０００５】
上記の問題に対し、書き込み配線の周囲に高透磁率磁性材料からなる薄膜を備えたMRAMが提案されている。この高透磁率磁性材料からなる薄膜を備えた書き込み配線では効率よく磁界が発生されるため、磁気自由層への情報書き込みに必要な電流値を低減できる。しかしながら、この場合でも、書き込み電流を1 mA以下に抑えることは非常に困難であった。
【０００６】
これら課題を解決するために、スピン注入磁化反転法による書き込み方法が提案されている（例えば、特許文献１参照）。このスピン注入磁化反転法は、スピン偏極した電流をメモリ素子の磁気自由層に注入することによって磁気自由層の磁化を反転する。書き込みに要する電流は磁気自由層の微細化に伴って減少するため、MRAMの書き込み法として期待されている。
【０００７】
しかしながら、従来のTMR素子のスピン注入書き込みに必要な電流密度は8×106 A/cm2程度と高いため、トンネルバリアの破壊や周辺回路の巨大化が問題になる（例えば、非特許文献１参照）。従って、TMR素子の破壊を起こさずに安定な書き込みを実現するためには、書き込み電流の低減が必要である。また、MRAMに応用する際、書き込み電流の低減は消費電力の低減につながるため、必要不可欠な技術である。
【０００８】
このように、従来の磁気抵抗効果素子においては、スピン注入書き込みに必要な電流密度は8×106 A/cm2 程度と高いため、トンネルバリアの破壊と周辺回路の巨大化が問題になる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】米国特許第６，２５６，２２３号明細書
【非特許文献】
【００１０】
【非特許文献１】Yiming Huai et. al., Appl. Phys. Lett. 84 (2004)3118.
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明の例では、スピン注入書き込みのための電流値が低くなるスピンメモリを提案する。
【課題を解決するための手段】
【００１２】
本発明の例に関わるスピンメモリは、磁化方向が不変の第１強磁性層、磁化方向が可変の第２強磁性層、及び、これらの間の第１非磁性層を有する磁気抵抗効果素子と、前記第２強磁性層の磁化困難軸に対して、θ（45°≦θ≦90°）の方向に延び、長手方向の一端で前記磁気抵抗効果素子を挟み込む下部電極及び上部電極と、前記下部電極の長手方向の他端に接続されるスイッチ素子と、前記上部電極の長手方向の他端に接続されるビット線とを備え、前記第２強磁性層の磁化反転は、前記第２強磁性層にスピン偏極した電子を与える書き込み電流を前記下部電極と前記上部電極との間に流すと共に、前記下部電極及び前記上部電極に流れる前記書き込み電流により発生する磁界を用いて実行する。
【発明の効果】
【００１３】
本発明の例によれば、スピン注入書き込みのための電流値が低くなるスピンメモリを実現できる。
【図面の簡単な説明】
【００１４】
【図１】第１実施の形態のスピンメモリを示す断面図。
【図２】第２実施の形態のスピンメモリを示す断面図。
【図３】第３実施の形態のスピンメモリを示す断面図。
【図４】第４実施の形態のスピンメモリを示す断面図。
【図５】第５実施の形態のスピンメモリを示す断面図。
【図６】第６実施の形態のスピンメモリを示す断面図。
【図７】第７実施の形態のスピンメモリを示す断面図。
【図８】第８実施の形態のスピンＦＥＴを示す平面図。
【図９】図８のＩＸ−ＩＸ線に沿う断面図。
【図１０】第８実施の形態のスピンＦＥＴの変形例を示す断面図。
【図１１】第９実施の形態のスピンＦＥＴを示す平面図。
【図１２】図１１のＸＩＩ−ＸＩＩ線に沿う断面図。
【図１３】第１０実施の形態のスピンＦＥＴを示す平面図。
【図１４】図１３のＸＩＶ−ＸＩＶ線に沿う断面図。
【図１５】第１実施例のスピンメモリを示す断面図。
【図１６】第１実施例のスピンメモリを示す断面図。
【図１７】比較例のスピンメモリを示す断面図。
【図１８】第１実施例のスピンメモリを示す断面図。
【図１９】第２実施例のスピンＦＥＴを示す断面図。
【図２０】第２実施例のスピンＦＥＴを示す断面図。
【図２１】第２実施例のスピンＦＥＴを示す断面図。
【図２２】第２実施例のスピンＦＥＴを示す断面図。
【図２３】比較例のスピンＦＥＴを示す断面図。
【図２４】第２実施例のスピンＦＥＴを示す断面図。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照して本発明の例に関わるスピンメモリ及びスピンＦＥＴについて説明する。
【００１６】
１．  実施の形態  
(1)   第１実施の形態  
本発明の第1実施の形態によるスピンメモリの構成を図1に示す。
【００１７】
この実施の形態のスピンメモリ1mは、磁気抵抗効果素子17が下部電極16と上部電極18に挟み込まれる。磁気抵抗効果素子17は、下部電極16及び上部電極18の長手方向の一端に配置される。
【００１８】
磁気抵抗効果素子17は、磁化方向が固着される磁気固着層と、磁化方向が変化する磁気自由層と、これらの間に配置される非磁性層（例えば、トンネルバリア層）とを有する。
【００１９】
下部電極16の長手方向の他端にはプラグ15を介して読み出し/書き込み兼用選択トランジスタ14が接続される。上部電極18の長手方向の他端にはプラグ19を介してビット線20が接続される。
【００２０】
読み出し/書き込み兼用選択トランジスタ14は、ソース／ドレイン拡散層11,12と、それらの間のチャネル上にゲート絶縁層を介して形成されるゲート電極13とを有する。
【００２１】
書き込みの際には、読み出し/書き込み兼用選択トランジスタ14をオンにし、磁気抵抗効果素子17に電流を流し、スピン注入磁化反転を利用して “1”か“0”を書き込む。
【００２２】
読み出しの際には、読み出し/書き込み兼用選択トランジスタ14をオンにし、例えば、同じ基板上に形成された参照セルとしての磁気抵抗効果素子を利用して“1”か“0”を判定する。
【００２３】
尚、スピン注入を用いたスピンメモリにおける読み出し電流は、書き込み電流よりも小さく設定される。
【００２４】
書き込みの際には、書き込み電流によって下部電極16及び上部電極18から磁界が発生する。磁気抵抗効果素子17の磁気自由層の磁化困難軸方向と下部電極16又は上部電極18が延びる方向とのなす角度θ1が、45°≦θ1≦90°になるように配置すると、書き込み電流の印加時に磁気自由層に磁場が印加され、スピン注入磁化反転がアシストされる。
【００２５】
磁気抵抗効果素子17の形状については特に制限されない。
【００２６】
また、磁気抵抗効果素子17が記憶する情報を読み出すときは、図示しないが、センス電流を制御するセンス電流制御素子回路、ドライバ、及び、シンカーを使用する。
【００２７】
ここで、本例では、θ1は、下部電極16及び上部電極18の長手方向の一端から他端を見て右回りに磁化困難軸を傾けた場合の角度としているが、左回りに磁化困難軸をθ1だけ傾けてもよい。
【００２８】
磁気固着層としては、一方向異方性を、磁気自由層としては、一軸異方性を有することが望ましい。また、その厚さは、0.1 nmから100 nmが好ましい。さらに、この強磁性層の膜厚は、超常磁性にならない程度の厚さが必要であり、0.4 nm以上であることがより望ましい。
【００２９】
また、磁気抵抗効果素子17の磁気自由層に非磁性金属/強磁性金属/反強磁性金属からなるスピンフィルターを付与することにより、書き込み電流を低減することができる。
【００３０】
また、磁気抵抗効果素子17と下部電極16の間、及び、磁気抵抗効果素子17と上部電極18の間にアモルファス又は微結晶金属層を挿入することによりスイッチング磁界を低減することができる。
【００３１】
上記構造により、小さな書き込み電流で、スピン注入磁化反転による書き込みが可能になり、かつ、隣接セルへの漏洩磁界が抑えられる構造を有しているため、誤書き込みの確率を減少させることができる。
【００３２】
(2)   第２実施の形態  
本発明の第２実施の形態によるスピンメモリの構成を図2に示す。
【００３３】
この実施の形態のスピンメモリ2mは、磁気抵抗効果素子27が下部電極26と上部電極28に挟み込まれる。磁気抵抗効果素子27は、下部電極26及び上部電極28の長手方向の一端に配置される。
【００３４】
磁気抵抗効果素子27は、磁化方向が固着される磁気固着層と、磁化方向が変化する磁気自由層と、これらの間に配置される非磁性層（例えば、トンネルバリア層）とを有する。
【００３５】
下部電極26の長手方向の他端にはプラグ25を介して読み出し/書き込み兼用選択トランジスタ24が接続される。上部電極28の長手方向の他端にはプラグ29を介してビット線30が接続される。
【００３６】
読み出し/書き込み兼用選択トランジスタ24は、ソース／ドレイン拡散層21,22と、それらの間のチャネル上にゲート絶縁層を介して形成されるゲート電極23とを有する。
【００３７】
書き込みの際には、読み出し/書き込み兼用選択トランジスタ24をオンにし、磁気抵抗効果素子27に電流を流し、スピン注入磁化反転を利用して “1”か“0”を書き込む。
【００３８】
読み出しの際には、読み出し/書き込み兼用選択トランジスタ24をオンにし、例えば、同じ基板上に形成された参照セルとしての磁気抵抗効果素子を利用して“1”か“0”を判定する。
【００３９】
尚、スピン注入を用いたスピンメモリにおける読み出し電流は、書き込み電流よりも小さく設定される。
【００４０】
書き込みの際には、書き込み電流によって下部電極26及び上部電極28から磁界が発生する。磁気抵抗効果素子27の磁気自由層の磁化困難軸方向と下部電極26又は上部電極28が延びる方向とのなす角度θ1が、45°≦θ1≦90°になるように配置すると、書き込み電流の印加時に磁気自由層に磁場が印加され、スピン注入磁化反転がアシストされる。
【００４１】
磁気抵抗効果素子27の形状については特に制限されない。
【００４２】
また、磁気抵抗効果素子27に効率よく磁界を印加するために下部電極26にヨークを付与する。その際、下部電極26に備えられるヨークは26’に示すように下部電極26から突き出していなくてもよいし、26’’に示すように下部電極26から突き出していてもよい。
【００４３】
同様にして、上部電極28にヨークを付与する。その際、上部電極28に備えられるヨークは28’に示すように上部電極28から突き出していなくてもよいし、28’’に示すように上部電極28から突き出していてもよい。
【００４４】
ヨークは、下部電極26及び上部電極28のいずれか一方のみに付加する構成でも構わない。
【００４５】
また、磁気抵抗効果素子27が記憶する情報を読み出すときは、図示しないが、センス電流を制御するセンス電流制御素子回路、ドライバ、及び、シンカーを使用する。
【００４６】
ここで、本例では、θ1は、下部電極26及び上部電極28の長手方向の一端から他端を見て右回りに磁化困難軸を傾けた場合の角度としているが、左回りに磁化困難軸をθ1だけ傾けてもよい。
【００４７】
磁気固着層としては、一方向異方性を、磁気自由層としては、一軸異方性を有することが望ましい。またその厚さは0.1 nmから100 nmが好ましい。さらに、この強磁性層の膜厚は、超常磁性にならない程度の厚さが必要であり、0.4 nm以上であることがより望ましい。
【００４８】
また、磁気抵抗効果素子27の磁気自由層に非磁性金属/強磁性金属/反強磁性金属からなるスピンフィルターを付与することにより、書き込み電流を低減することができる。
【００４９】
また、磁気抵抗効果素子27と下部電極26の間、及び、磁気抵抗効果素子27と上部電極28の間にアモルファス又は微結晶金属層を挿入することによりスイッチング磁界を低減することができる。
【００５０】
上記構造により、小さな書き込み電流で、スピン注入磁化反転による書き込みが可能になり、かつ、隣接セルへの漏洩磁界が抑えられる構造を有しているため、誤書き込みの確率を減少させることができる。
【００５１】
(3)   第３実施の形態  
本発明の第３実施の形態によるスピンメモリの構成を図3に示す。
【００５２】
この実施の形態のスピンメモリ3mは、磁気抵抗効果素子37AFが下部電極36と上部電極38に挟み込まれる。磁気抵抗効果素子37AFは、下部電極36及び上部電極38の長手方向の一端に配置される。
【００５３】
磁気抵抗効果素子37AFは、磁化方向が固着される磁気固着層と、磁化方向が変化する磁気自由層と、これらの間に配置される非磁性層（例えば、トンネルバリア層）とを有する。
【００５４】
下部電極36の長手方向の他端にはプラグ35を介して読み出し/書き込み兼用選択トランジスタ34が接続される。上部電極38の長手方向の他端にはプラグ39を介してビット線40が接続される。
【００５５】
読み出し/書き込み兼用選択トランジスタ34は、ソース／ドレイン拡散層31,32と、それらの間のチャネル上にゲート絶縁層を介して形成されるゲート電極33とを有する。
【００５６】
書き込みの際には、読み出し/書き込み兼用選択トランジスタ34をオンにし、磁気抵抗効果素子37AFに電流を流し、スピン注入磁化反転を利用して “1”か“0”を書き込む。
【００５７】
読み出しの際には、読み出し/書き込み兼用選択トランジスタ34をオンにし、例えば、同じ基板上に形成された参照セルとしての磁気抵抗効果素子を利用して“1”か“0”を判定する。
【００５８】
磁気抵抗効果素子37AFの磁気自由層は、強磁性金属/反強磁性金属という構造を含む。例えば、磁気自由層は、強磁性金属/非磁性金属/強磁性金属/反強磁性金属から構成される。反強磁性金属は、一方向性異方性がつかない程度の膜厚で構成される。
【００５９】
また、磁場中の熱処理の過程でスピンメモリ3mの角度を変更することにより、磁気抵抗効果素子37AFの磁気固着層と磁気自由層の相対的な磁化角度が0°から45°をなすように調整される。
【００６０】
尚、スピン注入を用いたスピンメモリにおける読み出し電流は、書き込み電流よりも小さく設定される。
【００６１】
書き込みの際には、書き込み電流によって下部電極36及び上部電極38から磁界が発生される。磁気抵抗効果素子37の磁気自由層の磁化困難軸方向と下部電極36又は上部電極38が延びる方向とのなす角度θ1が、45°≦θ1≦90°になるように配置すると、書き込み電流の印加時に磁気自由層に磁場が印加され、スピン注入磁化反転がアシストされる。
【００６２】
磁気抵抗効果素子37AFの形状については特に制限されない。
【００６３】
磁気抵抗効果素子37AFに効率よく磁界を印加するために下部電極36にヨークを付与する。その際、下部電極36に備えられるヨークは、36’に示すように下部電極36から突き出していなくてもよいし、36’’に示すように下部電極36から突き出していてもよい。
【００６４】
同様にして、上部電極38にヨークを付与する。その際、上部電極38に備えられるヨークは、38’に示すように上部電極38から突き出していなくてもよいし、38’’に示すように上部電極38から突き出していてもよい。
【００６５】
ヨークは、下部電極36及び上部電極38のいずれか一方のみに付加する構成でも構わない。また、本実施の形態では、下部電極36及び上部電極38にヨークを付加しているが、付加しなくてもよい。
【００６６】
また、磁気抵抗効果素子37が記憶する情報を読み出すときは、図示しないが、センス電流を制御するセンス電流制御素子回路、ドライバ、及び、シンカーを使用する。
【００６７】
ここで、本例では、θ1は、下部電極36及び上部電極38の長手方向の一端から他端を見て右回りに磁化困難軸を傾けた場合の角度としているが、左回りに磁化困難軸をθ1だけ傾けてもよい。
【００６８】
磁気固着層としては、一方向異方性を、磁気自由層としては、一軸異方性を有することが望ましい。またその厚さは、0.1 nmから100 nmが好ましい。さらに、この強磁性層の膜厚は、超常磁性にならない程度の厚さが必要であり、0.4 nm以上であることがより望ましい。
【００６９】
また、磁気抵抗効果素子37AFの磁気自由層に、非磁性金属/強磁性金属/反強磁性金属からなるスピンフィルターを付与することにより、書き込み電流を低減することができる。
【００７０】
また、磁気抵抗効果素子37AFと下部電極36の間、及び、磁気抵抗効果素子37AFと上部電極38の間にアモルファス又は微結晶金属層を挿入することによりスイッチング磁界を低減することができる。
【００７１】
上記構造により、小さな書き込み電流で、スピン注入磁化反転による書き込みが可能になり、かつ、隣接セルへの漏洩磁界が抑えられる構造を有しているため、誤書き込みの確率を減少させることができる。
【００７２】
また、磁気抵抗効果素子37AFの磁気固着層と磁気自由層の相対的な磁化方向が略平行若しくは略反平行からずれているために、スピン注入効率が向上し、小さな電流でのスピン注入書き込みが可能になる。
【００７３】
(4)   第４実施の形態  
本発明の第４実施の形態によるスピンメモリの構成を図４に示す。
【００７４】
この実施の形態のスピンメモリ4mは、磁気抵抗効果素子47SAFが下部電極46と上部電極48に挟み込まれる。磁気抵抗効果素子47SAFは、下部電極46及び上部電極48の長手方向の一端に配置される。
【００７５】
磁気抵抗効果素子47SAFは、磁化方向が固着される磁気固着層と、磁化方向が変化する磁気自由層と、これらの間に配置される非磁性層（例えば、トンネルバリア層）とを有する。
【００７６】
下部電極46の長手方向の他端にはプラグ45を介して読み出し/書き込み兼用選択トランジスタ44が接続される。上部電極48の長手方向の他端にはプラグ49を介してビット線50が接続される。
【００７７】
読み出し/書き込み兼用選択トランジスタ44は、ソース／ドレイン拡散層41,42と、それらの間のチャネル上にゲート絶縁層を介して形成されるゲート電極43とを有する。
【００７８】
書き込みの際には、読み出し/書き込み兼用選択トランジスタ44をオンにし、磁気抵抗効果素子47SAFに電流を流し、スピン注入磁化反転を利用して “1”か“0”を書き込む。
【００７９】
読み出しの際には、読み出し/書き込み兼用選択トランジスタ44をオンにし、例えば、同じ基板上に形成された参照セルとしての磁気抵抗効果素子を利用して“1”か“0”を判定する。
【００８０】
磁気抵抗効果素子47SAFの磁気自由層は、ＳＡＦ(synthetic anti ferromagnetic)構造、例えば、強磁性金属/非磁性金属/強磁性金属から構成される。即ち、２つの強磁性金属は、非磁性金属を介して反強磁性的に結合している。
【００８１】
尚、スピン注入を用いたスピンメモリにおける読み出し電流は、書き込み電流よりも小さく設定される。
【００８２】
書き込みの際には、書き込み電流によって下部電極46及び上部電極48から磁界が発生される。磁気抵抗効果素子47SAFの磁気自由層の磁化容易軸方向と下部電極46及び上部電極48の長手方向のなす角度が0から45°の範囲になるように配置すると、書き込み電流印加時に磁気自由層に磁場が印加され、スピン注入磁化反転がアシストされる。
【００８３】
磁気抵抗効果素子47SAFの形状については特に制限されない。
【００８４】
尚、磁気抵抗効果素子47SAFに効率よく磁界を印加するために、下部電極46にヨークを付与する。その際、下部電極46に備えられるヨークは、46’に示すように下部電極46から突き出していなくてもよいし、46’’に示すように下部電極46から突き出していてもよい。
【００８５】
同様にして、上部電極48にヨークを付与する。その際、上部電極48に備えられるヨークは、48’に示すように上部電極48から突き出していなくてもよいし、48’’に示すように上部電極48から突き出していてもよい。
【００８６】
ヨークは、下部電極46及び上部電極48のいずれか一方のみに付加する構成でも構わない。また、本実施の形態では、下部電極46及び上部電極48にヨークを付加しているが、付加しなくてもよい。
【００８７】
また、磁気抵抗効果素子47が記憶する情報を読み出すときは、図示しないが、センス電流を制御するセンス電流制御素子回路、ドライバ、及び、シンカーを使用する。
【００８８】
ここで、本例では、θ1は、下部電極46及び上部電極48の長手方向の一端から他端を見て右回りに磁化困難軸を傾けた場合の角度としているが、左回りに磁化困難軸をθ1だけ傾けてもよい。
【００８９】
磁気固着層としては、一方向異方性を、磁気自由層としては、一軸異方性を有することが望ましい。またその厚さは0.1 nmから100 nmが好ましい。さらに、この強磁性層の膜厚は、超常磁性にならない程度の厚さが必要であり、0.4 nm以上であることがより望ましい。
【００９０】
また、磁気抵抗効果素子47SAFの磁気自由層に、非磁性金属/強磁性金属/反強磁性金属からなるスピンフィルターを付与することにより、書き込み電流を低減することができる。
【００９１】
また、磁気抵抗効果素子47SAFと下部電極46の間、及び、磁気抵抗効果素子47SAFと上部電極48の間にアモルファス又は微結晶金属層を挿入することによりスイッチング磁界を低減することができる。
【００９２】
上記構造により、小さな書き込み電流で、スピン注入磁化反転による書き込みが可能になり、かつ、隣接セルへの漏洩磁界が抑えられる構造を有しているため、誤書き込みの確率を減少させることができる。
【００９３】
(5)   第５実施の形態  
本発明の第５実施の形態によるスピンメモリの構成を図５に示す。
【００９４】
この実施の形態のスピンメモリ5mは、磁気抵抗効果素子57が下部電極56と上部電極58に挟み込まれる。磁気抵抗効果素子57は、下部電極56及び上部電極58の長手方向の一端に配置される。
【００９５】
磁気抵抗効果素子57は、磁化方向が固着される磁気固着層と、磁化方向が変化する磁気自由層と、これらの間に配置される非磁性層（例えば、トンネルバリア層）とを有する。
【００９６】
下部電極56の長手方向の他端にはプラグ55を介して読み出し/書き込み兼用選択トランジスタ54が接続される。上部電極58の長手方向の他端にはプラグ59を介してビット線60が接続される。
【００９７】
読み出し/書き込み兼用選択トランジスタ54は、ソース／ドレイン拡散層51,52と、それらの間のチャネル上にゲート絶縁層を介して形成されるゲート電極53とを有する。
【００９８】
磁気抵抗効果素子57は、長方形を有し、その長手方向は、下部電極56及び上部電極58の長手方向とは異なっている。
【００９９】
書き込みの際には、読み出し/書き込み兼用選択トランジスタ54をオンにし、磁気抵抗効果素子57に電流を流し、スピン注入磁化反転を利用して “1”か“0”を書き込む。
【０１００】
読み出しの際には、読み出し/書き込み兼用選択トランジスタ54をオンにし、例えば、同じ基板上に形成された参照セルとしての磁気抵抗効果素子を利用して“1”か“0”を判定する。
【０１０１】
磁気抵抗効果素子57の磁気固着層57Aの磁化方向及び磁気自由層57Bの磁化方向は、それぞれ磁場中の熱処理の過程でスピンメモリ5mの角度を変更することにより、両者の相対的な磁化角度が平行又は反平行からずれるように調整される。
【０１０２】
例えば、磁気抵抗効果素子57の磁気固着層と磁気自由層の相対的な磁化角度θ2は、0°≦θ2≦45°となるように調整される。
【０１０３】
尚、スピン注入を用いたスピンメモリにおける読み出し電流は、書き込み電流よりも小さく設定される。
【０１０４】
書き込みの際には、書き込み電流によって下部電極56及び上部電極58から磁界が発生される。磁気抵抗効果素子57の磁気自由層の磁化困難軸方向と下部電極56又は上部電極58とのなす角度θ1が、45°≦θ1≦90°になるように配置すると、書き込み電流の印加時に磁気自由層に磁場が印加され、スピン注入磁化反転がアシストされる。
【０１０５】
磁気抵抗効果素子57の形状については特に制限されない。
【０１０６】
尚、磁気抵抗効果素子57に効率よく磁界を印加するために下部電極56にヨークを付与する。その際、下部電極56に備えられるヨークは、56’に示すように下部電極56から突き出していなくてもよいし、56’’に示すように下部電極56から突き出していてもよい。
【０１０７】
同様にして、上部電極58にヨークを付与する。その際、上部電極58に備えられるヨークは、58’に示すように上部電極58から突き出していなくてもよいし、58’’に示すように上部電極58から突き出していてもよい。
【０１０８】
ヨークは、下部電極56及び上部電極58のいずれか一方のみに付加する構成でも構わない。また、本実施の形態では、下部電極56及び上部電極58にヨークを付加しているが、付加しなくてもよい。
【０１０９】
また、磁気抵抗効果素子57が記憶する情報を読み出すときは、図示しないが、センス電流を制御するセンス電流制御素子回路、ドライバ、及び、シンカーを使用する。
【０１１０】
磁気固着層としては、一方向異方性を、磁気自由層としては、一軸異方性を有することが望ましい。またその厚さは0.1 nmから100 nmが好ましい。さらに、この強磁性層の膜厚は、超常磁性にならない程度の厚さが必要であり、0.4 nm以上であることがより望ましい。
【０１１１】
また、磁気抵抗効果素子57の磁気自由層に、非磁性金属/強磁性金属/反強磁性金属からなるスピンフィルターを付与することにより、書き込み電流を低減することができる。
【０１１２】
また、磁気抵抗効果素子57と下部電極56の間、及び、磁気抵抗効果素子57と上部電極58の間に、アモルファス又は微結晶金属層を挿入することによりスイッチング磁界を低減することができる。
【０１１３】
上記構造により、小さな書き込み電流で、スピン注入磁化反転による書き込みが可能になり、かつ、隣接セルへの漏洩磁界が抑えられる構造を有しているため、誤書き込みの確率を減少させることができる。
【０１１４】
また、磁気抵抗効果素子57の磁気固着層と磁気自由層の相対的な磁化方向が略平行若しくは略反平行からずれているために、スピン注入効率が向上し、小さな電流でのスピン注入書き込みが可能になる。
【０１１５】
(6)   第６実施の形態  
本発明の第６実施の形態によるスピンメモリの構成を図６に示す。
【０１１６】
この実施の形態のスピンメモリ2m’は、磁気抵抗効果素子27’が下部電極26’と上部電極28’に挟み込まれる。磁気抵抗効果素子27’は、下部電極26’の長手方向の一端に配置される。
【０１１７】
磁気抵抗効果素子27’は、磁化方向が固着される磁気固着層と、磁化方向が変化する磁気自由層と、これらの間に配置される非磁性層（例えば、トンネルバリア層）とを有する。
【０１１８】
下部電極26’の長手方向の他端にはプラグ25’を介して読み出し/書き込み兼用選択トランジスタ24’が接続される。上部電極28’は、ビット線としての機能を有する。
【０１１９】
読み出し/書き込み兼用選択トランジスタ24’は、ソース／ドレイン拡散層21’,22’と、それらの間のチャネル上にゲート絶縁層を介して形成されるゲート電極23’とを有する。
【０１２０】
書き込みの際には、読み出し/書き込み兼用選択トランジスタ24’をオンにし、磁気抵抗効果素子27’に電流を流し、スピン注入磁化反転を利用して “1”か“0”を書き込む。
【０１２１】
読み出しの際には、読み出し/書き込み兼用選択トランジスタ24’をオンにし、例えば、同じ基板上に形成された参照セルとしての磁気抵抗効果素子を利用して“1”か“0”を判定する。
【０１２２】
磁気抵抗効果素子27’の磁気自由層は、強磁性金属/非磁性金属/強磁性金属/反強磁性金属で構成される。この反強磁性金属は、一方向性異方性がつかない程度の膜厚で構成される。
【０１２３】
また、磁気固着層の磁化方向を反強磁性金属で固着する場合には、例えば、磁気自由層の反強磁性金属の厚さは、磁気固着層の磁化方向を固着する反強磁性金属の厚さよりも薄くする。
【０１２４】
また、磁場中の熱処理の過程でスピンメモリ2m’の角度を変更することにより、磁気抵抗効果素子27’の磁気固着層と磁気自由層の相対的な磁化角度が0から45°をなすように調整される。
【０１２５】
尚、スピン注入を用いたスピンメモリにおける読み出し電流は、書き込み電流よりも小さく設定される。
【０１２６】
また、下部電極26’にヨークを付与する。その際、下部電極26’に備えられるヨークは、26’’に示すように、下部電極26’から突き出していなくてもよいし、26’’’に示すように、下部電極26’から突き出していてもよい。
【０１２７】
同様にして、ビット線28’にヨークを付与する。その際、ビット線28’に備えられるヨークは、28’’に示すように、ビット線28’から突き出していなくてもよいし、28’’’に示すように、ビット線28’から突き出していてもよい。
【０１２８】
ヨークは、下部電極26’及びビット線28’のいずれか一方のみに付加する構成でも構わない。また、本実施の形態では、下部電極26’及び上部電極28’にヨークを付加しているが、付加しなくてもよい。
【０１２９】
また、磁気抵抗効果素子27’が記憶する情報を読み出すときは、図示しないが、センス電流を制御するセンス電流制御素子回路、ドライバ、及び、シンカーを使用する。
【０１３０】
磁気固着層としては、一方向異方性を、磁気自由層としては、一軸異方性を有することが望ましい。また、その厚さは、0.1 nmから100 nmが好ましい。さらに、この強磁性層の膜厚は、超常磁性にならない程度の厚さが必要であり、0.4 nm以上であることがより望ましい。
【０１３１】
また、磁気抵抗効果素子27’の磁気自由層に、非磁性金属/強磁性金属/反強磁性金属からなるスピンフィルターを付与することにより、書き込み電流を低減することができる。
【０１３２】
また、磁気抵抗効果素子27’と下部電極26’の間、及び、磁気抵抗効果素子27’と上部電極28’の間に、アモルファス又は微結晶金属層を挿入することにより、スイッチング磁界を低減することができる。
【０１３３】
本実施の形態におけるメモリ2m’では、磁気自由層として、強磁性金属/非磁性金属/強磁性金属/反強磁性金属を用い、かつ、磁場中の熱処理の過程で角度を傾けることにより、磁気固着層の磁化容易軸方向と磁気自由層の磁化容易軸方向が異なっている。
【０１３４】
即ち、磁気固着層の磁気モーメントと磁気自由層の磁気モーメントのなす角度θ2は、平行又は反平行からずれている(例えば、0°≦θ2≦45°)ために、スピン注入効率が向上し、低い電流密度で磁化書き込みを行うことができる。
【０１３５】
尚、磁気抵抗効果素子27’の磁気自由層の磁化困難軸方向と下部電極26’及びビット線28’が延びる方向とのなす角度θ1が、45°≦θ1≦90°になるように配置すると、書き込み電流の印加時に、磁気自由層に磁場が印加され、スピン注入磁化反転がアシストされるため、さらに低い電流密度で書き込むことができる。
【０１３６】
(7)   第７実施の形態  
本発明の第７実施の形態によるスピンメモリの構成を図７に示す。
【０１３７】
この実施の形態のスピンメモリ2m’’は、磁気抵抗効果素子27’’が下部電極26’’と上部電極28’’に挟み込まれる。磁気抵抗効果素子27’’は、下部電極26’’及び上部電極28’’の長手方向の一端に配置される。
【０１３８】
磁気抵抗効果素子27’’は、磁化方向が固着される磁気固着層と、磁化方向が変化する磁気自由層と、これらの間に配置される非磁性層（例えば、トンネルバリア層）とを有する。
【０１３９】
下部電極26’’の長手方向の他端にはプラグ25’’を介して読み出し/書き込み兼用選択トランジスタ24’’が接続される。上部電極28’’の長手方向の他端にはプラグ29’’を介してビット線30’’が接続される。
【０１４０】
読み出し/書き込み兼用選択トランジスタ24’’は、ソース／ドレイン拡散層21’’,22’’と、それらの間のチャネル上にゲート絶縁層を介して形成されるゲート電極23’’とを有する。
【０１４１】
書き込みの際には、読み出し/書き込み兼用選択トランジスタ24’’をオンにし、磁気抵抗効果素子27’’に電流を流し、スピン注入磁化反転を利用して “1”か“0”を書き込む。
【０１４２】
読み出しの際には、読み出し/書き込み兼用選択トランジスタ24’’をオンにし、例えば、同じ基板上に形成された参照セルとしての磁気抵抗効果素子を利用して“1”か“0”を判定する。
【０１４３】
磁気抵抗効果素子27’’の磁気自由層は、強磁性金属/非磁性金属/強磁性金属/反強磁性金属で構成される。反強磁性金属は、一方向性異方性がつかない程度の膜厚で構成される。
【０１４４】
また、磁場中の熱処理の過程でスピンメモリ2m’’の角度を変更することにより、磁気抵抗効果素子27’’の磁気固着層と磁気自由層の相対的な磁化角度が0°から45°をなすように調整される。
【０１４５】
尚、スピン注入を用いたスピンメモリにおける読み出し電流は、書き込み電流よりも小さく設定される。
【０１４６】
また、下部電極26’’にヨークを付与する。その際、下部電極26’’に備えられるヨークは、26’’’に示すように、下部電極26’’から突き出していなくてもよいし、26’’’’に示すように、下部電極26’’から突き出していてもよい。
【０１４７】
同様にして、上部電極28’’にヨークを付与する。その際、上部電極28’’に備えられるヨークは、28’’’に示すように、上部電極28’’から突き出していなくてもよいし、28’’’’に示すように、上部電極28’’から突き出していてもよい。
【０１４８】
ヨークは、下部電極26’’及び上部電極28’’のいずれか一方のみに付加する構成でも構わない。また、本実施の形態では、下部電極26’’及び上部電極28’’にヨークを付加しているが、付加しなくてもよい。
【０１４９】
また、磁気抵抗効果素子27’’が記憶する情報を読み出すときは、図示しないが、センス電流を制御するセンス電流制御素子回路、ドライバ、及び、シンカーを使用する。
【０１５０】
磁気固着層としては、一方向異方性を、磁気自由層としては、一軸異方性を有することが望ましい。また、その厚さは、0.1 nmから100 nmが好ましい。さらに、この強磁性層の膜厚は、超常磁性にならない程度の厚さが必要であり、0.4 nm以上であることがより望ましい。
【０１５１】
また、磁気抵抗効果素子27’’の磁気自由層に、非磁性金属/強磁性金属/反強磁性金属からなるスピンフィルターを付与することにより、書き込み電流を低減することができる。
【０１５２】
また、磁気抵抗効果素子27’’と下部電極26’’の間、及び、磁気抵抗効果素子27’’と上部電極28’’の間に、アモルファス又は微結晶金属層を挿入することにより、スイッチング磁界を低減することができる。
【０１５３】
本実施の形態におけるメモリ2m’’では、磁気自由層として、強磁性金属/非磁性金属/強磁性金属/反強磁性金属を用い、かつ、磁場中の熱処理の過程で角度を傾けることにより、磁気固着層の磁化容易軸方向と磁気自由層の磁化容易軸方向が異なっている。
【０１５４】
即ち、磁気固着層の磁気モーメントと磁気自由層の磁気モーメントのなす角度θ2は、平行又は反平行からずれている(例えば、0°≦θ2≦45°)ために、スピン注入効率が向上し、低い電流密度で磁化書き込みを行うことができる。
【０１５５】
尚、磁気抵抗効果素子27’’の磁気自由層の磁化困難軸方向と下部電極26’’及び上部電極28’’のなす角度θ1が、45°≦θ1≦90°になるように配置すると、書き込み電流の印加時に磁気自由層に磁場が印加され、スピン注入磁化反転がアシストされるため、さらに低い電流密度で書き込むことができる。
【０１５６】
また、隣接セルへの漏洩磁界が抑えられる構造を有しているため、誤書き込みの確率を減少させることができる。
【０１５７】
(8)   第８実施の形態  
本発明の第８実施の形態によるスピンＦＥＴの構成を図８及び図９に示す。
【０１５８】
半導体基板101の表面に第１強磁性層103と第２強磁性層104が埋め込み形成される。第２強磁性層104の上には非磁性層105及び第３強磁性層106が積層される。第１強磁性層103, 106の磁化は固着され、第１強磁性層104の磁化方向は可変である。
【０１５９】
第１強磁性層103と第２強磁性層104の間は、チャネル領域102で電気的に接続され、このチャネル領域102上にゲート絶縁膜107が形成され、さらに、ゲート絶縁膜107上にはゲート電極108が形成される。各層の上部には保護層の役割も兼ねた電極110、111、112が形成される。
【０１６０】
この構造の電界効果トランジスタの磁化書き込み時には、第２強磁性層104と第３強磁性層106との間に電流を流す。電流経路には、チャネル領域102を含んでいてもよいし、含んでいなくてもよい。
【０１６１】
この電流により強磁性層間にスピン偏極した電子が流れてスピントルクを生じさせる。その結果、いわゆるスピン注入磁化反転が起こり、第２強磁性層104の磁化方向が変化する。この磁化変化の方向は、電流を流す向きに応じて変えることができる。
【０１６２】
電極112には、ローカル導電線112b,112cの一端が接続される。ローカル導電線112b,112cは、電界効果トランジスタ上に局所的に配置される。また、ローカル導電線112b,112cの他端は、ローカル導電線112b,112cよりも上層の導電線114にプラグ113を介して接続される。ローカル導電線112b,112cは、電極112ではなく、電極110に接続してもよい。
【０１６３】
そして、上記磁化書き込み時に、ローカル導電線112b,112cに流れる電流により発生する磁界を磁気自由層としての第２強磁性層104に与えてスピン注入磁化書き込みのアシストとする。
【０１６４】
この磁界は、例えば、第２強磁性層104の磁化困難軸方向に印加されるようにローカル導電線112b,112cのレイアウトが決定される。
【０１６５】
尚、ローカル導電線112b,112cは、第２強磁性層104の磁化困難軸に対して45°≦θ1≦90°の方向に延びるように配置してもよい。ローカル導電線112b,112cに対して磁化困難軸をθ1だけ傾ける方向は、右回りでも、左回りでも、どちらでも構わない。
【０１６６】
このような構造を用いることで、ローカル導電線112b,112cから発生する磁界を磁化反転のアシストとして利用することができ、スピン注入磁化反転が容易に行えるようになる。これにより、第２強磁性層104の磁化書き込みに要する電流を削減することができる。
【０１６７】
本例では、アシスト磁界を発生させるローカル導電線112b,112cは、ヨーク構造を有している。ヨーク構造にすることで、効率的に磁界を発生させることができる。但し、ヨーク構造にしなくても、アシスト磁界を発生させることは可能であるため、ヨーク構造は必須ではない。
【０１６８】
ところで、図１０に示すように、磁気固着層としての強磁性層103及び磁気自由層としての強磁性層104のうちの少なくとも１つとチャネル領域102との間にトンネルバリア層（非磁性層）115を付与してもよい。
【０１６９】
次に、図８及び図９のスピンＦＥＴの製造方法を説明する。
【０１７０】
まず、半導体基板101にインプラ及びアニールを用いてチャネル領域102を形成した後に、ゲート絶縁膜107及びゲート電極108を形成する。次に、半導体基板101において、ソース電極103及びドレイン電極104が埋め込まれる部分をエッチングにより除去して凹部を形成する。
【０１７１】
次に、この凹部内に強磁性体膜を埋め込んで、第１強磁性層103と第２強磁性層104を形成した後、非磁性層105、第３強磁性層106、保護膜の役割も兼ねる電極110、111、及び112を積層する。
【０１７２】
最後に、第１強磁性層103、第２強磁性層104、第３強磁性層106に磁気異方性を付与するために、１Tの一様磁場中で、270℃、1時間のアニールを行う。
【０１７３】
尚、第１強磁性体103及び第２強磁性体104と半導体基板の界面にトンネルバリアを挿入することで、スピン注入効率が高まり、トランジスタ性能を向上することができる。
【０１７４】
(9)   第９実施の形態  
本発明の第９実施の形態によるスピンＦＥＴの構成を図１１及び図１２に示す。
【０１７５】
半導体基板101の表面に第１強磁性層103と第２強磁性層104が埋め込み形成される。第２強磁性層104の上にはトンネルバリア層116及び第３強磁性層106が積層される。第１及び第３強磁性層103,106の磁化は固着され、第１強磁性層104の磁化方向は可変である。
【０１７６】
第１強磁性層103と第２強磁性層104の間は、チャネル領域102で電気的に接続され、このチャネル領域102上にゲート絶縁膜107が形成され、さらに、ゲート絶縁膜107上にはゲート電極108が形成される。各層の上部には保護層の役割も兼ねた電極110、111、112が形成される。
【０１７７】
この構造の電界効果トランジスタの磁化書き込み時には、電界効果トランジスタをオンにしてチャネル102を含む経路で磁気抵抗効果素子MTJに電流を流す。具体的には、第１強磁性層103と導電線114との間に書き込みデータに応じた向きの電圧V1,V2を選択的に印加すればよい。
【０１７８】
この電流により、第２及び第３強磁性層104,106間にスピン偏極した電子が流れてスピントルクを生じさせる。その結果、いわゆるスピン注入磁化反転が起こり、第２強磁性層104の磁化方向が変化する。
【０１７９】
電極112には、ローカル導電線112b,112cの一端が接続される。ローカル導電線112b,112cは、電界効果トランジスタ上に局所的に配置される。また、ローカル導電線112b,112cの他端は、ローカル導電線112b,112cよりも上層の導電線114にプラグ113を介して接続される。ローカル導電線112b,112cは、電極112ではなく、電極110に接続してもよい。
【０１８０】
そして、上記磁化書き込み時に、ローカル導電線112b,112cに流れる電流により発生する磁界を磁気自由層としての第２強磁性層104に与えてスピン注入磁化書き込みのアシストとする。
【０１８１】
この磁界は、例えば、第２強磁性層104の磁化困難軸方向に印加されるようにローカル導電線112b,112cのレイアウトが決定される。
【０１８２】
尚、ローカル導電線112b,112cは、第２強磁性層104の磁化困難軸に対して45°≦θ1≦90°の方向に延びるように配置してもよい。ローカル導電線112b,112cに対して磁化困難軸をθ1だけ傾ける方向は、右回りでも、左回りでも、どちらでも構わない。
【０１８３】
このような構造を用いることで、ローカル導電線112b,112cから発生する磁界を磁化反転のアシストとして利用することができ、スピン注入磁化反転が容易に行えるようになる。これにより、第２強磁性層104の磁化書き込みに要する電流を削減することができる。
【０１８４】
本例では、アシスト磁界を発生させるローカル導電線112b,112cは、ヨーク構造を有している。ヨーク構造にすることで、効率的に磁界を発生させることができる。但し、ヨーク構造にしなくても、アシスト磁界を発生させることは可能であるため、ヨーク構造は必須ではない。
【０１８５】
尚、磁気固着層としての強磁性層103及び磁気自由層としての強磁性層104のうちの少なくとも１つとチャネル領域102との間にトンネルバリア層（非磁性層）を付与してもよい。
【０１８６】
(10)   第１０実施の形態  
本発明の第１０実施の形態によるスピンＦＥＴの構成を図１３及び図１４に示す。
【０１８７】
半導体基板101の表面に第１強磁性層103と第２強磁性層104が埋め込み形成される。第２強磁性層104の上にはトンネルバリア層116及び第３強磁性層106が積層される。第１及び第３強磁性層103,106の磁化は固着され、第１強磁性層104の磁化方向は可変である。
【０１８８】
第１強磁性層103と第２強磁性層104の間は、チャネル領域102で電気的に接続され、このチャネル領域102上にゲート絶縁膜107が形成され、さらに、ゲート絶縁膜107上にはゲート電極108が形成される。各層の上部には保護層の役割も兼ねた電極110、111、112が形成される。
【０１８９】
この構造の電界効果トランジスタの磁化書き込み時には、電界効果トランジスタをオフにしてチャネル102を含まない経路で磁気抵抗効果素子MTJに電流を流す。具体的には、第２強磁性層104と導電線114との間に書き込みデータに応じた向きの電圧V1,V2を選択的に印加すればよい。
【０１９０】
この電流により、第２及び第３強磁性層104,106間にスピン偏極した電子が流れてスピントルクを生じさせる。その結果、いわゆるスピン注入磁化反転が起こり、第２強磁性層104の磁化方向が変化する。
【０１９１】
電極112には、ローカル導電線112b,112cの一端が接続される。ローカル導電線112b,112cは、電界効果トランジスタ上に局所的に配置される。また、ローカル導電線112b,112cの他端は、ローカル導電線112b,112cよりも上層の導電線114にプラグ113を介して接続される。
【０１９２】
そして、上記磁化書き込み時に、ローカル導電線112b,112cに流れる電流により発生する磁界を磁気自由層としての第２強磁性層104に与えてスピン注入磁化書き込みのアシストとする。
【０１９３】
この磁界は、例えば、第２強磁性層104の磁化困難軸方向に印加されるようにローカル導電線112b,112cのレイアウトが決定される。
【０１９４】
尚、ローカル導電線112b,112cは、第２強磁性層104の磁化困難軸に対して45°≦θ1≦90°の方向に延びるように配置してもよい。ローカル導電線112b,112cに対して磁化困難軸をθ1だけ傾ける方向は、右回りでも、左回りでも、どちらでも構わない。
【０１９５】
このような構造を用いることで、ローカル導電線112b,112cから発生する磁界を磁化反転のアシストとして利用することができ、スピン注入磁化反転が容易に行えるようになる。これにより、第２強磁性層104の磁化書き込みに要する電流を削減することができる。
【０１９６】
本例においても、第９実施の形態と同様に、アシスト磁界を発生させるローカル導電線112b,112cは、ヨーク構造を有していなくてもよい。
【０１９７】
また、磁気固着層としての強磁性層103及び磁気自由層としての強磁性層104のうちの少なくとも１つとチャネル領域102との間にトンネルバリア層（非磁性層）を付与してもよい。
【０１９８】
(11)   その他の実施の形態  
上述の第１乃至第８実施の形態において、磁気固着層としての強磁性層の磁化を固着する反強磁性層を有していてもよい。
【０１９９】
磁気固着層及び磁気自由層のうちの少なくとも１つは、ＳＡＦ構造を有しているのが望ましい。ＳＡＦ結合する２つの磁性層の間に発生する磁気相互作用の強さは、0.25 erg/cm2 以上とする。また、磁気自由層に非磁性層を介して磁気固着層を付与し、スピンフィルターとしての機能を付与してもよい。
【０２００】
さらに、磁気固着層と磁気自由層の磁気モーメントのなす角度を平行又は反平行からずらすことにより磁化反転効率が向上する。
【０２０１】
例えば、磁気自由層及び磁気固着層が長方形である場合、磁気固着層の残留磁化の磁化方向は、長方形の長軸に対して傾け、磁気自由層の残留磁化の磁化方向は、長方形の長軸に平行にする。
【０２０２】
また、磁気自由層及び磁気固着層が楕円形である場合、磁気固着層の残留磁化の磁化方向は、楕円形の長軸に対して傾け、磁気自由層の残留磁化の磁化方向は、楕円形の長軸に平行にする。
【０２０３】
また、磁気自由層及び磁気固着層が平行四辺形である場合、磁気固着層の残留磁化の磁化方向は、平行四辺形の長辺に対して傾け、磁気自由層の残留磁化の磁化方向は、平行四辺形の長辺に平行にする。
【０２０４】
さらに、磁気自由層及び磁気固着層が２つの軸を持つ形状である場合、磁気固着層の残留磁化の磁化方向は、２つの軸のうちの１つに対してなす角度を正にし、２つの軸のうちの他の１つに対してなす角度を負にする。
【０２０５】
磁気抵抗効果素子は、偏極率Ｐ、α＝（P１／２＋P−１／２）３／４、β＝−４＋３α、及び、θx＝ａｒｃｃｏｓ（−α／β）で定義されるθxに対して、磁気固着層の磁化方向と磁気自由層の磁化方向とのなす角度θ2が、θx又は（１８０°−θx）であるのが望ましい。
【０２０６】
また、磁気抵抗効果素子は、偏極率Ｐ、α＝（P１／２＋P−１／２）３／４、β＝−４＋３α、及び、θy＝ａｒｃｃｏｓ［｛（２α２−β２）／α２｝１／２］で定義されるθyに対して、磁気固着層の磁化方向と磁気自由層の磁化方向とのなす角度θ2が、θy又は（１８０°−θy）であるのが望ましい。
【０２０７】
磁気固着層の磁化方向と磁気自由層の磁化方向とのなす角度θ2は、５°からθx又はθyまでの範囲内の値、又は、（１８０°−θx）又は（１８０°−θy）から１７５°までの範囲内の値にするのがよい。
【０２０８】
ここで、磁気抵抗効果素子上には、アモルファス金属又は微結晶金属が付与されていても構わない。
【０２０９】
アモルファス金属又は微結晶金属は、(i) Ti, Zr, Hf, V, Nb, Ta, Cr, Mo, Wの少なくとも１元素とPt, Pd, Ru, Rh, Ir, Os, Re, Au, Alの少なくとも１元素とを含む合金、(ii) Ti, Zr, Hf, V, Nb, Ta, Cr, Mo, Wの少なくとも１元素とFe, Ni, Cr, Cuの少なくとも１元素とを含む合金、(iii) Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu の少なくとも１元素とPt, Pd, Ru, Rh, Ir, Os, Re, Au, Al の少なくとも１元素とを含む合金、又は、(iv) Indium-Titan-Oxide、Indium-Zinc-Oxide、Al-Oxide、若しくは、Al-Nitrideとする。
【０２１０】
２．  実施例  
以下、実施例を参照して本発明の実施の形態をさらに詳細に説明する。
【０２１１】
(1)   第１実施例  
本発明の第１実施例として図１５の磁気抵抗効果素子21mを作製した。
【０２１２】
この磁気抵抗効果素子（試料）の製造手順は、以下の通りである。
【０２１３】
まず、フォトリソグラフィーとRIE(Reactive Ion Etching)により、半導体基板上のSiO2に配線溝を形成する。
【０２１４】
この後、スパッタ法により、配線溝の底面及び側面を、NiFeからなるヨークで被覆し、さらに、メッキ法により、配線溝をCuで満たす。そして、CMP(Chemical Mechanical Polishing)により配線溝外の余分なCuを除去し、下部電極（下部配線）213を形成する。
【０２１５】
次に、下部電極213上に、Ta(50 nm) / Ru(10 nm)からなる金属層、PtMn（20 nm）からなる反強磁性層、CoFe（4 nm）/ Ru（0.8 nm）/ CoFeB（4 nm）からなる磁気固着層、MgO（0.5 nm）からなるトンネルバリア層、CoFeB(2.0 nm)からなる磁気自由層、Ta(150 nm)からなるコンタクト層を、スパッタ法により、順次形成し、磁気抵抗効果素子211とする。括弧内の数値は、材料の厚さを表している。
【０２１６】
ここで、トンネル接合の形成に関し、その接合面積を規定する部分についてはEB(Electron Beam)描画装置を用い、その他の部分についてはKrFステッパー装置を用いてリソグラフィーを行う。また、Arイオンミリングを用いて接合分離を行う。
【０２１７】
次に、SiOxからなる厚さ約35 nmの保護層を形成する。エッチバックして、Taの表面を出す。
【０２１８】
また、金属層上に、Ti(15 nm) / Al (300 nm) / Ti (15 nm)からなる上部電極212をスパッタ法で形成する。上部電極212は、KrFステッパー装置を用いてリソグラフィーを行った後に、RIE(Reactive Ion Etching)によりパターニングする。
【０２１９】
最後に、NiFeからなるヨークをスパッタ法により形成する。そして、KrFステッパー装置を用いてリソグラフィーを行った後に、Arイオンミリングによりパターニングする。
【０２２０】
尚、磁気抵抗素子211の磁気自由層の磁化困難軸は、上部電極212及び下部電極213が延びる方向に対して垂直、即ち、紙面に垂直となる方向とした。また、磁性層の長軸方向に磁場を印加して、280℃で10時間アニールを行うことで磁性層に一軸異方性を付与した。
【０２２１】
上記の手順で作製した試料についてスピン注入磁化反転を試みた。具体的な手順は、以下の通りである。
【０２２２】
まず、試料の下部電極213の端子aと上部電極212の端子dとの間にパルス電圧を印加する。この後、直流４端子法によって上部電極212と下部電極213の間の抵抗、即ち、磁気抵抗素子211の抵抗を測定する。
【０２２３】
このパルス電圧の印加と磁気抵抗の測定を繰り返したところ、スピン注入磁化反転に必要とする電流Ic(P→AP)は3.7 mAであった。
【０２２４】
次に、試料の下部電極213の端子aと上部電極212の端子cとの間にパルス電圧を印加し、磁気抵抗素子211の抵抗を測定する、という動作を繰り返し行ったところ、スピン注入磁化反転に必要とする電流Ic(P→AP)は3.1 mAであった。
【０２２５】
以上の結果を比較すると、下部電極213の端子aと上部電極212の端子dとの間にパルス電圧を印加するよりも、下部電極213の端子aと上部電極212の端子cとの間にパルス電圧を印加した方が、スピン注入磁化反転に必要な電流の値が小さくなることが分かる。
【０２２６】
これは、下部電極213の端子aと上部電極212の端子dとの間にパルス電圧を印加した場合、下部電極213及び上部電極212を流れるパルス電流は、それぞれ磁界を発生するが、磁気抵抗素子211の位置においては互いの磁界が打ち消し合うために磁気自由層にはわずかな磁界しか印加されないことに因る。
【０２２７】
一方、下部電極213の端子aと上部電極212の端子cとの間にパルス電圧を印加した場合、下部電極213及び上部電極212を流れるパルス電流が発生する磁界は磁気抵抗素子211の位置において互いに強め合うために磁気自由層に強い磁界が印加される。
【０２２８】
この磁界によるアシストのために低い電流でスピン注入磁化反転が可能になることが示された。
【０２２９】
従って、磁気抵抗効果素子の理想的な構造としては、図１６に示すように、下部電極213及び上部電極212の一端に磁気抵抗効果素子221を配置し、下部電極213及び上部電極212は、磁気抵抗効果素子221の磁気自由層の磁化困難軸に対して垂直方向に延びる構造となる。
【０２３０】
次に、図１６の磁気抵抗効果素子を用いてメモリセルを構成したときに発生する磁界についてシミュレーションを行った。
【０２３１】
具体的には、図１７に示すように、上部電極240がビット線である場合と、図１８に示すように、上部電極248がビット線とは異なるローカル導電線である場合とで、書き込み時に発生する磁界がどのように異なるかを調べた。
【０２３２】
図１７に示す構成において、メモリセル23bに3.7 mAの書き込み電流を流したとき、メモリセル23aの磁気抵抗効果素子211に印加される磁界H23a及びメモリセル23bの磁気抵抗効果素子211に印加される磁界H23bについて計算を行ったところ、両者H23a及びH23bは等しく、10 Oeであった。
【０２３３】
これは、書き込みを行う際、選択されたメモリセル23b以外の非選択のメモリセル23aに対しても磁界が印加されてしまうことを意味する。
【０２３４】
一般に、磁気抵抗効果素子211に磁界が印加されるとデータ保持力が下がるため、非選択のメモリセル23aに磁界が印加されるのは望ましくない。
【０２３５】
そこで、図１８に示す構造、即ち、磁気抵抗効果素子211がローカル導電線248を介してビット線250に接続される構造について調べた。
【０２３６】
この場合、ビット線250と磁気抵抗効果素子211が空間的に離れているため、ビット線250に電流を流した場合でも、非選択のメモリセル24aの磁気抵抗効果素子211にはほとんど磁場が印加されない。
【０２３７】
実際に、図１８に示す構成において、メモリセル24bに3.7 mAの書き込み電流を流したとき、メモリセル24aに印加される磁界H24a及びメモリセル24bに印加される磁界H24bについて計算を行ったところ、H24aは1.0 Oeであるのに対し、H24bは15 Oeであった。
【０２３８】
つまり、図１８の構造を用いることにより、選択されたメモリセル24bだけに効果的に磁界を印加でき、一方、非選択のメモリセル24aにはほとんど磁界が印加されないことが分かった。
【０２３９】
以上の結果から、図１８に示すように、ビット線250を磁気抵抗効果素子211から空間的に離した構造を用いることにより、非選択のメモリセルに印加される磁界を減少でき、非選択のメモリセルのデータが消失してしまう確率を減少させることができる。
【０２４０】
(2)   第２実施例  
本発明の第２実施例としてスピンＦＥＴを作製した。
【０２４１】
このスピンＦＥＴ（試料）の製造手順は、以下の通りである。
【０２４２】
まず、図１９に示すように、通常のCMOSプロセスを用いて、シリコン基板311上に素子分離絶縁領域312及びチャンネル領域335を形成する。次に、熱酸化法によりゲート絶縁膜317としてのシリコン酸化膜を成長させ、続いて、ゲート絶縁膜317上にゲート電極318としてのポリシリコン膜を堆積する。
【０２４３】
また、ポリシリコン膜に不純物を注入し、アニールを行った後に、フォトリソグラフィー及びRIEを用いて、ゲート電極318をパターニングする。
【０２４４】
この後、自己整合プロセスを用いて、SiO2からなる側壁絶縁層319を形成する。そして、ゲート電極318及び側壁絶縁層319をマスクにして、RIEにより、シリコン基板311をエッチングし、ゲート電極318の両端のシリコン基板311に凹部を形成する。
【０２４５】
次に、図２０に示すように、この凹部内にトンネルバリア層331,332としてのSiO2を形成した後、強磁性金属層313,314としての(Co50Fe50)80B20 (3 nm) / Ta (5 nm)を堆積する。
【０２４６】
さらに、強磁性金属層313以外の領域をレジストで被覆した後に、強磁性金属層313のTaを除去し、その代わりに、反強磁性金属層333としてのPtMn(20 nm)及び金属電極320,322としてのAlを堆積する。
【０２４７】
この後、必要な箇所以外に存在するPtMn及びAlを除去する。
【０２４８】
ところで、Taを除去するプロセスを実行するチャンバーとPtMnの成膜プロセスを実行するチャンバーとの間におけるウェハの搬送に関しては、同一の搬送室で行うことができるため、真空状態での試料の移動が可能である。
【０２４９】
また、強磁性金属層313や反強磁性金属層333は、指向性の良いスパッタ装置を用いて作製することが望ましい。
【０２５０】
この後、同様の手順を強磁性金属層314側についても実行し、非磁性金属層315としてのCu、強磁性金属層316としてのCo90Fe10、反強磁性金属層334としてのPtMn(20 nm) / Ta (5nm)を堆積する。
【０２５１】
そして、各層のパターニングを行った後に、層間絶縁膜やコンタクトホールを形成し、電極321としてのAlを形成する。最後に、1テスラの一様磁場中で270℃1時間のアニールを行う。
【０２５２】
上記の手順で作製した本実施例のスピンＦＥＴに対して、強磁性金属層314に対する書き込みに必要とする電流値を測定した。
【０２５３】
測定手順は次の通りである。
【０２５４】
まず、図２１のP1で示す経路で、強磁性金属層314に対してスピン注入電流を流し、書き込みを行ったところ、書き込みに必要とした臨界電流密度は、5.0mAであった。また、図２２のP2で示す経路で、強磁性金属層314に対してスピン注入電流を流し、書き込みを行ったところ、書き込みに必要とした臨界電流密度は、4.6mAであった。
【０２５５】
以上の結果より、本実施例のスピンＦＥＴは、書き込み（磁化反転）に必要な書き込み電流の低減に効果があることが分かった。
【０２５６】
次に、図２０のスピンＦＥＴを用いて集積回路を構成したときに発生する磁界についてシミュレーションを行った。
【０２５７】
具体的には、図２３に示すように、上部電極240がビット線である場合と、図２４に示すように、上部電極348がビット線とは異なるローカル導電線である場合とで、書き込み時に発生する磁界がどのように異なるかを調べた。
【０２５８】
図２３に示す構成において、スピンＦＥＴ33bに4.6 mAの書き込み電流を流したとき、スピンＦＥＴ33aの強磁性金属層314に印加される磁界H33a及びスピンＦＥＴ33bの強磁性金属層314に印加される磁界H33bについて計算を行ったところ、両者H33a及びH33bは等しく、15 Oeであった。
【０２５９】
これは、書き込みを行う際、選択されたスピンＦＥＴ33b以外の非選択のスピンＦＥＴ33aに対しても磁界が印加されてしまうことを意味する。
【０２６０】
一般に、強磁性金属層314に磁界が印加されるとデータ保持力が下がるため、非選択のスピンＦＥＴ33aに磁界が印加されるのは望ましくない。
【０２６１】
そこで、図２４に示す構造、即ち、強磁性金属層314がローカル導電線348を介してビット線350に接続される構造について調べた。
【０２６２】
この場合、ビット線350と強磁性金属層314が空間的に離れているため、ビット線350に電流を流した場合でも、非選択のスピンＦＥＴ33aの強磁性金属層314にはほとんど磁場が印加されない。
【０２６３】
実際に、図２４に示す構成において、スピンＦＥＴ34bに4.6 mAの書き込み電流を流したとき、スピンＦＥＴ34aの強磁性金属層314に印加される磁界H34a及びスピンＦＥＴ34bの強磁性金属層314に印加される磁界H34bについて計算を行ったところ、H34aは1.1 Oeであるのに対し、H34bは16 Oeであった。
【０２６４】
つまり、図２４の構造を用いることにより、選択されたスピンＦＥＴ34bだけに効果的に磁界を印加でき、一方、非選択のスピンＦＥＴ34aにはほとんど磁界が印加されないことが分かった。
【０２６５】
以上の結果から、図２４に示すように、ビット線350をスピンＦＥＴの強磁性金属層314から空間的に離した構造を用いることにより、非選択のスピンＦＥＴの強磁性金属層314に印加される磁界を減少でき、非選択のスピンＦＥＴに記憶されたデータが消失してしまう確率を減少させることができる。
【０２６６】
３．  その他  
本発明の例は、上述の各実施の形態及び各実施例に限定されることはない。例えば、チャンネルタイプとしては、エンハンスメント型及びデプレッション型のいずれも適用可能である。
【０２６７】
チャンネルの製造方法としては、イオン注入や、変調ドープを用いたヘテロ界面成長プロセスを利用できる。
【０２６８】
また、上述の各実施の形態及び各実施例のスピンＦＥＴを用いて集積回路を構成することもできる。上述の各実施の形態及び各実施例のスピンＦＥＴをメモリセルとする半導体メモリを構成してもよい。
【０２６９】
例えば、本発明の例に関わるスピンＦＥＴは、誘電体キャパシタと組み合わせることでＤＲＡＭ（Dynamic Random Access Memory）を構成でき、強誘電体キャパシタと組み合わせることでＦＲＡＭ（Ferroelectric Random Access Memory）を構成でき、磁気抵抗効果素子と組み合わせることで、ＭＲＡＭ（Magnetic Random Access Memory）を構成できる。
【０２７０】
また、本発明の例に関わるスピンＦＥＴは、ＥＥＰＲＯＭ（データの書き込みや消去を電気的に行うプログラム可能なリード・オンリ・メモリ）に使用することも可能である。
【０２７１】
さらに、上述の各実施の形態及び各実施例のスピンＦＥＴは、磁気自由層としての強磁性金属層の磁化方向によりデータを記憶するメモリセルとして使用することも可能である。
【０２７２】
本発明は、上記実施の形態や実施例そのままに限定されるものではなく、実施段階では、その要旨を逸脱しない範囲で、構成要素を変形して具体化できる。また、上記実施の形態や実施例に開示される複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、上記実施の形態や実施例に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施の形態や実施例にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【０２７３】
１０：  半導体基板、  １１，１２：  ソース／ドレイン拡散層、  １３：  ゲート電極、  １４：  層間絶縁層、  １５：  コンタクト部、  １６：  下部配線、  １７：  磁気抵抗効果素子、  １８：  上部電極、  １９：  プラグ、  ２０：  ビット線。
【図１】
2010045387.tif 000003
【図２】
2010045387.tif 000004
【図３】
2010045387.tif 000005
【図４】
2010045387.tif 000006
【図５】
2010045387.tif 000007
【図６】
2010045387.tif 000008
【図７】
2010045387.tif 000009
【図８】
2010045387.tif 000010
【図９】
2010045387.tif 000011
【図１０】
2010045387.tif 000012
【図１１】
2010045387.tif 000013
【図１２】
2010045387.tif 000014
【図１３】
2010045387.tif 000015
【図１４】
2010045387.tif 000016
【図１５】
2010045387.tif 000017
【図１６】
2010045387.tif 000018
【図１７】
2010045387.tif 000019
【図１８】
2010045387.tif 000020
【図１９】
2010045387.tif 000021
【図２０】
2010045387.tif 000022
【図２１】
2010045387.tif 000023
【図２２】
2010045387.tif 000024
【図２３】
2010045387.tif 000025
【図２４】
2010045387.tif 000026