(57)【要約】      （修正有）【課題】単一半導体基板上にＨＢＴおよびＦＥＴのような異なる種類の複数デバイスを形成するに適した化合物半導体基板を提供する。【解決手段】第１半導体１１０と、第１半導体上に形成された、電子捕獲中心または正孔捕獲中心を有するキャリアトラップ層１３０と、キャリアトラップ層上にエピタキシャル成長され、自由電子または自由正孔が移動するチャネルとして機能する第２半導体１４４と、第２半導体上にエピタキシャル成長したＮ型半導体／Ｐ型半導体／Ｎ型半導体で表される積層体、または前記第２半導体上にエピタキシャル成長したＰ型半導体／Ｎ型半導体／Ｐ型半導体で表される積層体を含む第３半導体１６０とを備える半導体基板。【選択図】図１
2010263197.tif 000002
【特許請求の範囲】
【請求項１】
第１半導体と、
前記第１半導体上に形成された、電子捕獲中心または正孔捕獲中心を有するキャリアトラップ層と、
前記キャリアトラップ層上にエピタキシャル成長され、自由電子または自由正孔が移動するチャネルとして機能する第２半導体と、
前記第２半導体上にエピタキシャル成長したＮ型半導体／Ｐ型半導体／Ｎ型半導体で表される積層体、または前記第２半導体上にエピタキシャル成長したＰ型半導体／Ｎ型半導体／Ｐ型半導体で表される積層体を含む第３半導体と
を備える半導体基板。
【請求項２】
前記第１半導体が３−５族化合物半導体を含む
請求項１に記載の半導体基板。
【請求項３】
前記キャリアトラップ層と前記第２半導体との間に、空乏化領域を含む空乏化半導体をさらに備える
請求項１または請求項２に記載の半導体基板。
【請求項４】
前記キャリアトラップ層と前記第２半導体との間に挟まれた方向における前記空乏化半導体の厚みが０．３μｍ以上１．５μｍ以下である
請求項３に記載の半導体基板。
【請求項５】
前記空乏化半導体が複数の３−５族化合物半導体を有し、
前記複数の３−５族化合物半導体のうち相互に隣接する２つの３−５族化合物半導体は、ＡｌｘＧａ１−ｘＡｓ（０≦ｘ≦１）とＡｌｙＧａ１−ｙＡｓ（０≦ｙ≦１，ｘ＜ｙ）とのヘテロ接合、ＡｌｐＩｎｑＧａ１−ｐ−ｑＰ（０≦ｐ≦１，０≦ｑ≦１）とＡｌｒＩｎｓＧａ１−ｒ−ｓＰ（０≦ｒ≦１，０≦ｓ≦１，ｐ＜ｒ）とのヘテロ接合、および、ＡｌｘＧａ１−ｘＡｓ（０≦ｘ≦１）とＡｌｐＩｎｑＧａ１−ｐ−ｑＰ（０≦ｐ≦１，０≦ｑ≦１）とのヘテロ接合からなる群から選択された少なくとも１つのヘテロ接合を形成する
請求項３または請求項４に記載の半導体基板。
【請求項６】
前記キャリアトラップ層がホウ素原子または酸素原子を含む
請求項１から請求項５の何れか一項に記載の半導体基板。
【請求項７】
前記キャリアトラップ層が、ＡｌｘＧａ１−ｘＡｓ（０≦ｘ≦１）またはＡｌｐＩｎｑＧａ１−ｐ−ｑＰ（０≦ｐ≦１，０≦ｑ≦１）、および酸素原子を含む
請求項６に記載の半導体基板。
【請求項８】
前記酸素原子の濃度が、１×１０１８［ｃｍ−３］以上、１×１０２０［ｃｍ−３］以下である
請求項６または請求項７に記載の半導体基板。
【請求項９】
前記第２半導体および前記第３半導体の少なくとも一つの半導体が炭素を有する
請求項１から請求項８の何れか一項に記載の半導体基板。
【請求項１０】
前記第２半導体および前記第３半導体の少なくとも一つの半導体がシリコンを有する
請求項１から請求項９の何れか一項に記載の半導体基板。
【請求項１１】
前記第３半導体が、高濃度にドープされたシリコンを含む
請求項１から請求項１０の何れか一項に記載の半導体基板。
【請求項１２】
前記第３半導体が、前記Ｎ型半導体／Ｐ型半導体／Ｎ型半導体または前記Ｐ型半導体／Ｎ型半導体／Ｐ型半導体を流れる電流を抑制する抵抗を有するバラスト抵抗層を有する
請求項１から請求項１１の何れか一項に記載の半導体基板。
【請求項１３】
前記第２半導体と前記第３半導体との間に、前記第２半導体内のキャリアとは反対の伝導型のキャリアを有する第４半導体をさらに備える
請求項１から請求項１２の何れか一項に記載の半導体基板。
【請求項１４】
前記第１半導体と前記第２半導体との間に挟まれた方向における前記キャリアトラップ層の厚みが０．１μｍ以上１．５μｍ以下である
請求項１から請求項１３の何れか一項に記載の半導体基板。
【請求項１５】
第１半導体上に、電子捕獲中心または正孔捕獲中心を有するキャリアトラップ層を形成する段階と、
前記キャリアトラップ層上に、自由電子または自由正孔が移動するチャネルとして機能する第２半導体をエピタキシャル成長させる段階と、
前記第２半導体上に、Ｎ型半導体、Ｐ型半導体およびＮ型半導体をこの順にエピタキシャル成長させる、またはＰ型半導体、Ｎ型半導体およびＰ型半導体をこの順にエピタキシャル成長させることにより、Ｎ型半導体／Ｐ型半導体／Ｎ型半導体で表される積層体、またはＰ型半導体／Ｎ型半導体／Ｐ型半導体で表される積層体を含む第３半導体を形成する段階と
を備える半導体基板の製造方法。
【請求項１６】
前記キャリアトラップ層を形成する段階の前に、
反応容器の内部に、前記第１半導体を少なくともその表面に有する基板を設置する段階と、
前記基板を設置する段階の後に、前記反応容器の内部にアルシンおよび水素を含むガスを導入する段階と、
前記ガスの雰囲気中で、前記第１半導体を加熱する段階と
を備える
請求項１５に記載の半導体基板の製造方法。
【請求項１７】
前記ガスが、アルシン、水素、およびＰ型の伝導型を示す不純物原子を構成要素として有する単体または化合物を含むＰ型不純物ガスを含む
請求項１６に記載の半導体基板の製造方法。
【請求項１８】
前記Ｐ型不純物ガスが、ハロゲン化炭化水素ガスを含む
請求項１７に記載の半導体基板の製造方法。
【請求項１９】
前記ハロゲン化炭化水素ガスが、
ＣＨｎＸ（４−ｎ）
（ただし、ＸはＣｌ、ＢｒおよびＩからなる群から選択されるハロゲン原子であり、ｎは、０≦ｎ≦３の条件を満たす整数であり、０≦ｎ≦２の場合、複数のＸは互いに同一の原子でも異なった原子でもよい。）である
請求項１８に記載の半導体基板の製造方法。
【請求項２０】
前記第３半導体が、バイポーラトランジスタのベースとして機能する半導体層を有し、
前記Ｐ型不純物ガスが、前記ベースとして機能する半導体層の製造において導入されるドーパントを含むガスと同じ種類のガスである
請求項１７から請求項１９の何れか一項に記載の半導体基板の製造方法。
【請求項２１】
前記キャリアトラップ層上に、３族原料に対する５族原料のモル供給比を調整することによりアクセプタの濃度を制御して、空乏化領域を含む空乏化半導体を形成する段階をさらに備える
請求項１５から請求項２０の何れか一項に記載の半導体基板の製造方法。
【請求項２２】
前記ガスが、１ｐｐｂ以下のＧｅＨ４を含むアルシン原料ガスを含む
請求項１６から請求項２１の何れか一項に記載の半導体基板の製造方法。
【請求項２３】
前記第２半導体にキャリアを供給するための層をエピタキシャル成長させる段階において、Ｎ型の伝導型を示す不純物原子を含む化合物としてシランまたはジシランを導入して、前記キャリアを供給するための層をエピタキシャル成長させ、
前記第３半導体を形成する段階において、Ｎ型の伝導型を示す不純物原子を含む化合物としてシランまたはジシランを導入して、前記第３半導体に含まれる前記Ｎ型半導体をエピタキシャル成長させる
請求項１５から請求項２２の何れか一項に記載の半導体基板の製造方法。
【請求項２４】
前記第２半導体上に、前記第２半導体内で移動するキャリアとは反対の伝導型のキャリアが移動するチャネルとして機能する第４半導体をエピタキシャル成長させる段階をさらに備える
請求項１５から請求項２３の何れか一項に記載の半導体基板の製造方法。
【請求項２５】
前記第３半導体を形成する段階の後、前記第２半導体および前記第３半導体が形成された前記半導体基板を前記反応容器から取り出す段階をさらに備え、
前記取り出す段階、前記基板を設置する段階、前記ガスを導入する段階、前記加熱する段階、前記キャリアトラップ層を形成する段階、前記第２半導体をエピタキシャル成長する段階、および前記第３半導体を形成する段階を繰り返す
請求項１６から請求項２４の何れか一項に記載の半導体基板の製造方法。
【請求項２６】
第１半導体と、
前記第１半導体上に形成されたキャリアトラップ層と、
前記キャリアトラップ層上にエピタキシャル成長され、自由電子または自由正孔が移動するチャネルとして機能する第２半導体と、
前記第２半導体上にエピタキシャル成長してなるＮ型半導体／Ｐ型半導体／Ｎ型半導体で表される積層体、または前記第２半導体上にエピタキシャル成長してなるＰ型半導体／Ｎ型半導体／Ｐ型半導体で表される積層体を含む第３半導体と、
前記第２半導体に形成された電界効果トランジスタと、
前記第３半導体に形成されたヘテロ接合バイポーラトランジスタと
を含む電子デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板、半導体基板の製造方法、および電子デバイスに関する。
【背景技術】
【０００２】
特許文献１は、少なくとも２つの異なるタイプの集積活性デバイス（例えばＨＢＴおよびＦＥＴ）を作製するのに適したエピタキシャル第３〜５族化合物半導体ウェハを製造する方法を開示している。
（特許文献１）特開２００８−６０５５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
単一の半導体基板上に、ヘテロ接合バイポーラトランジスタ（Ｈｅｔｅｒｏ−ｊｕｎｃｔｉｏｎ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ、「ＨＢＴ」と称する）と電界効果トランジスタ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ、「ＦＥＴ」と称する）を一例とする複数の異なる種類のデバイスを形成する場合には、一方のデバイスの製造工程が他方の製造工程に影響を及ぼす場合がある。
【０００４】
例えば、デバイスの製造に用いる反応容器内に、ＨＢＴにドープした不純物（例えばＳｉ）が残留していると、次に製造するデバイスの半導体基板上に当該不純物が付着する場合がある。当該不純物は、半導体基板上に形成されるＦＥＴにおけるキャリアを生成し、リーク電流の一因となる。また、キャリアが生成されることによって、デバイス間の素子分離が不安定になる場合もある。さらに、単一の半導体基板上に形成される双方のデバイスの特性を最適化することが難しくなる場合もある。
【課題を解決するための手段】
【０００５】
上記課題を解決するために、本発明の第１の態様においては、第１半導体と、第１半導体上に形成された、電子捕獲中心または正孔捕獲中心を有するキャリアトラップ層と、キャリアトラップ層上にエピタキシャル成長され、自由電子または自由正孔が移動するチャネルとして機能する第２半導体と、第２半導体上にエピタキシャル成長したＮ型半導体／Ｐ型半導体／Ｎ型半導体で表される積層体、または第２半導体上にエピタキシャル成長したＰ型半導体／Ｎ型半導体／Ｐ型半導体で表される積層体を含む第３半導体とを備える半導体基板を提供する。第１半導体は、例えば３−５族化合物半導体を含む。第１半導体と第２半導体との間に挟まれた方向におけるキャリアトラップ層の厚みは、例えば０．１μｍ以上１．５μｍ以下である。キャリアトラップ層と第２半導体との間に、空乏化領域を含む空乏化半導体をさらに備えてもよい。空乏化半導体のキャリアトラップ層と第２半導体との間に挟まれた方向における厚みは、例えば０．３μｍ以上１．５μｍ以下である。
【０００６】
空乏化半導体は複数の３−５族化合物半導体を有し、複数の３−５族化合物半導体のうち相互に隣接する２つの３−５族化合物半導体は、ＡｌｘＧａ１−ｘＡｓ（０≦ｘ≦１）とＡｌｙＧａ１−ｙＡｓ（０≦ｙ≦１，ｘ＜ｙ）とのヘテロ接合、ＡｌｐＩｎｑＧａ１−ｐ−ｑＰ（０≦ｐ≦１，０≦ｑ≦１）とＡｌｒＩｎｓＧａ１−ｒ−ｓＰ（０≦ｒ≦１，０≦ｓ≦１，ｐ＜ｒ）とのヘテロ接合、および、ＡｌｘＧａ１−ｘＡｓ（０≦ｘ≦１）とＡｌｐＩｎｑＧａ１−ｐ−ｑＰ（０≦ｐ≦１，０≦ｑ≦１）とのヘテロ接合からなる群から選択された少なくとも１つのヘテロ接合を形成してもよい。
【０００７】
キャリアトラップ層は、例えばホウ素原子または酸素原子を含む。キャリアトラップ層が、ＡｌｘＧａ１−ｘＡｓ（０≦ｘ≦１）またはＡｌｐＩｎｑＧａ１−ｐ−ｑＰ（０≦ｐ≦１，０≦ｑ≦１）、および酸素原子を含んでもよい。キャリアトラップ層が酸素原子を含む場合、酸素原子の濃度は、例えば１×１０１８［ｃｍ−３］以上、１×１０２０［ｃｍ−３］以下である。
【０００８】
第２半導体および第３半導体の少なくとも一つの半導体は、一例として炭素を有する。第２半導体および第３半導体の少なくとも一つの半導体がシリコンを有してもよい。第３半導体が、高濃度にドープされたシリコンを含んでもよい。第３半導体が、Ｎ型半導体／Ｐ型半導体／Ｎ型半導体またはＰ型半導体／Ｎ型半導体／Ｐ型半導体を流れる電流を抑制する抵抗を有するバラスト抵抗層を有してもよい。第２半導体と第３半導体との間に、第２半導体内のキャリアとは反対の伝導型のキャリアを有する第４半導体をさらに備えてもよい。
【０００９】
本発明の第２の態様においては、第１半導体上に、電子捕獲中心または正孔捕獲中心を有するキャリアトラップ層を形成する段階と、キャリアトラップ層上に、自由電子または自由正孔が移動するチャネルとして機能する第２半導体をエピタキシャル成長させる段階と、第２半導体上に、Ｎ型半導体、Ｐ型半導体およびＮ型半導体をこの順にエピタキシャル成長させる、またはＰ型半導体、Ｎ型半導体およびＰ型半導体をこの順にエピタキシャル成長させることにより、Ｎ型半導体／Ｐ型半導体／Ｎ型半導体で表される積層体、またはＰ型半導体／Ｎ型半導体／Ｐ型半導体で表される積層体を含む第３半導体を形成する段階とを備える半導体基板の製造方法を提供する。
【００１０】
当該製造方法においては、キャリアトラップ層を形成する段階の前に、反応容器の内部に、第１半導体を少なくともその表面に有する基板を設置する段階と、基板を設置する段階の後に、反応容器の内部にアルシンおよび水素を含むガスを導入する段階と、ガスの雰囲気中で、第１半導体を加熱する段階とを備えてもよい。一例として、当該ガスは、アルシン、水素、およびＰ型の伝導型を示す不純物原子を構成要素として有する単体または化合物を含むＰ型不純物ガスを含む。
【００１１】
Ｐ型不純物ガスは、ハロゲン化炭化水素ガスを含んでもよい。ハロゲン化炭化水素ガスは、ＣＨｎＸ（４−ｎ）（ただし、ＸはＣｌ、ＢｒおよびＩからなる群から選択されるハロゲン原子であり、ｎは、０≦ｎ≦３の条件を満たす整数であり、０≦ｎ≦２の場合、複数のＸは互いに同一の原子でも異なった原子でもよい。）である。第３半導体が、バイポーラトランジスタのベースとして機能する半導体層を有し、Ｐ型不純物ガスが、ベースとして機能する半導体層の製造において導入されるドーパントを含むガスと同じ種類のガスであってもよい。
【００１２】
キャリアトラップ層を形成する段階の後、３族原料に対する５族原料のモル供給比を調整することによりアクセプタの濃度を制御して、空乏化領域を含む空乏化半導体を形成してもよい。アルシンおよび水素を含むガスは、一例として１ｐｐｂ以下のＧｅＨ４を含むアルシン原料ガスを含む。
【００１３】
第２半導体にキャリアを供給するための層をエピタキシャル成長させる段階において、Ｎ型の伝導型を示す不純物原子を含む化合物としてシランまたはジシランを導入して、キャリアを供給するための層をエピタキシャル成長させ、第３半導体を形成する段階において、Ｎ型の伝導型を示す不純物原子を含む化合物としてシランまたはジシランを導入して、第３半導体に含まれるＮ型半導体をエピタキシャル成長させてもよい。第２半導体上に、第２半導体内で移動するキャリアとは反対の伝導型のキャリアが移動するチャネルとして機能する第４半導体をエピタキシャル成長させる段階をさらに備えてもよい。
【００１４】
第３半導体を形成する段階の後、第２半導体および第３半導体が形成された半導体基板を反応容器から取り出す段階をさらに備え、取り出す段階、基板を設置する段階、ガスを導入する段階、加熱する段階、キャリアトラップ層を形成する段階、第２半導体をエピタキシャル成長する段階、および第３半導体を形成する段階を繰り返してもよい。
【００１５】
本発明の第３の態様においては、第１半導体と、第１半導体上に形成された電子捕獲中心または正孔捕獲中心を有するキャリアトラップ層と、キャリアトラップ層上にエピタキシャル成長され、自由電子または自由正孔が移動するチャネルとして機能する第２半導体と、第２半導体上にエピタキシャル成長してなるＮ型半導体／Ｐ型半導体／Ｎ型半導体で表される積層体、または第２半導体上にエピタキシャル成長してなるＰ型半導体／Ｎ型半導体／Ｐ型半導体で表される積層体を含む第３半導体と、第２半導体に形成された電界効果トランジスタと、第３半導体に形成されたヘテロ接合バイポーラトランジスタとを含む電子デバイスを提供する。
【００１６】
なお、本明細書において、「Ａ上のＢ（Ｂ  ｏｎ  Ａ）」は「ＢがＡに接する場合」、および、「ＢとＡとの間に他の部材が存在する場合」の両方の場合を含む。
【図面の簡単な説明】
【００１７】
【図１】半導体基板１００の断面の一例を示す。
【図２】半導体基板２００の断面の一例を示す。
【図３】半導体基板の製造方法の一例を表すフローチャートを示す。
【図４】第３半導体を形成する段階の一例を表すフローチャートを示す。
【図５】電子デバイス６００の断面の一例を示す。
【図６】半導体基板の耐圧をキャリアトラップ層２３２の膜厚との関係として示す。
【図７】半導体基板の耐圧をキャリアトラップ層２３２の酸素濃度との関係として示す。
【図８】半導体基板の耐圧を空乏化半導体２３４の膜厚との関係として示す。
【図９】半導体デバイスの他の例の断面を示す。
【図１０】半導体デバイスのさらに他の例の断面を示す。
【発明を実施するための形態】
【００１８】
図１は、半導体基板１００の断面の一例を示す。半導体基板１００は、第１半導体１１０、キャリアトラップ層１３０、第２半導体１４４、および第３半導体１６０を備える。第３半導体１６０は、コレクタ層１６２、ベース層１６４、およびエミッタ層１６６を有する。図１において、破線で示された領域は、必要に応じて他の半導体等を含んでよいことを示す。例えば、破線で示す領域に、第２半導体１４４または第３半導体１６０にキャリアを供給するキャリア供給半導体、スペーサー層、またはバッファ層等を含んでよい。
【００１９】
第１半導体１１０は、半導体基板１００における他の構成要素を支持するのに十分な機械的強度を有する基板である。第１半導体１１０は、例えば３−５族化合物半導体である。第１半導体１１０は、例えば、ＧａＡｓ、ＩｎＧａＡｓ、ＡｌＧａＡｓ、ＧａＮ、またはＡｌＧａＮ等である。
【００２０】
第１半導体１１０は、高抵抗ＧａＡｓ単結晶基板であってもよい。ＧａＡｓ単結晶基板は、例えばＬＥＣ（Ｌｉｑｕｉｄ  Ｅｎｃａｐｓｕｌａｔｅｄ  Ｃｚｏｃｈｒａｌｓｋｉ）法、ＶＢ（Ｖｅｒｔｉｃａｌ  Ｂｒｉｄｇｅｍａｎ）法、ＶＧＦ（Ｖｅｒｔｉｃａｌ  Ｇｒａｄｉｅｎｔ  Ｆｒｅｅｚｉｎｇ）法等で製造される。第１半導体１１０は、基板（ウェハ）自体であってもよく、基板上にエピタキシャル成長された半導体層であってもよい。第１半導体１１０は、バッファ層を含んでもよい。
【００２１】
キャリアトラップ層１３０は、電子捕獲中心または正孔捕獲中心を有する。つまり、キャリアトラップ層１３０においては、深いトラップ準位が形成される。キャリアトラップ層１３０が深いトラップ準位を有すると、キャリアトラップ層１３０は、キャリアトラップ層１３０を通過するキャリアを捕獲する。従って、キャリアトラップ層１３０の上下にある第１半導体１１０と第２半導体１４４との間のリーク電流を低減することができる。従って、第１半導体１１０に不純物が付着して拡散することにより、第２半導体１４４に向かうキャリアが発生しても、当該キャリアに起因するリーク電流の発生を防ぐことができる。電子捕獲中心または正孔捕獲中心として、不純物原子または格子欠陥が挙げられる。
【００２２】
第２半導体１４４、第３半導体１６０、またはこれらにキャリアを供給するためのキャリア供給半導体で用いられるＰ型不純物は、例えばＣである。第２半導体１４４、第３半導体１６０、またはこれらにキャリアを供給するためのキャリア供給半導体で用いられるＮ型不純物は、例えばＳｉである。一例として、第３半導体１６０でＮ型不純物としてＳｉが用いられる場合には、半導体基板１００を製造した後の反応容器内にＳｉが残留する場合がある。残留したＳｉが、次に製造される半導体基板１００の第１半導体１１０の表面に付着して拡散すると、第１半導体１１０と第２半導体１４４との間で、Ｓｉに起因するキャリアの移動が発生する。キャリアトラップ層１３０が、深いトラップ準位を有する酸素原子等の元素を有する場合には、当該酸素原子がキャリアを捕獲するので、リーク電流を防ぐことができる。
【００２３】
キャリアトラップ層１３０は、例えばエピタキシャル成長法により第１半導体１１０の上に形成される。エピタキシャル成長法は、例えば有機金属気相成長法（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ、ＭＯＣＶＤ法と称する）、分子線エピタキシー法（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ、ＭＢＥ法と称する）である。
【００２４】
キャリアトラップ層１３０は、一例として、第１半導体１１０に接する。キャリアトラップ層１３０が第１半導体１１０と第２半導体１４４との間にあれば、キャリアトラップ層１３０と第１半導体１１０との間に他の層が存在してもよい。一例として、半導体基板１００は、キャリアトラップ層１３０と第１半導体１１０との間に、第１半導体１１０およびキャリアトラップ層１３０に格子整合または擬格子整合するバッファ層を有してもよい。
【００２５】
半導体基板１００は、キャリアトラップ層１３０と第２半導体１４４との間に空乏化半導体を有してもよい。
【００２６】
第２半導体１４４は、キャリアトラップ層１３０の上でエピタキシャル成長する。半導体基板１００に電子素子が形成される場合に、第２半導体１４４は、電子または正孔の何れか１つのキャリアが移動するチャネルとして機能する。エピタキシャル成長法は、例えばＭＯＣＶＤ法、ＭＢＥ法等である。
【００２７】
半導体基板１００は、第２半導体１４４とキャリアトラップ層１３０との間に他の半導体を有してもよい。例えば、半導体基板１００は、第２半導体１４４とキャリアトラップ層１３０との間に、更にキャリア供給半導体またはスペーサー層等を有してもよい。第２半導体１４４は、例えばＧａＡｓ、ＩｎＧａＡｓ、またはＩｎＧａＰ等の３−５族化合物半導体である。
【００２８】
第３半導体１６０は、コレクタ層１６２、ベース層１６４、およびエミッタ層１６６を有する。第３半導体１６０の各層は、例えばエピタキシャル成長法により形成される。エピタキシャル成長法は、例えばＭＯＣＶＤ法およびＭＢＥ法等である。半導体基板１００は、第３半導体１６０と第２半導体１４４との間に他の半導体を有してもよい。例えば、半導体基板１００は、第２半導体１４４と第３半導体１６０との間に、キャリア供給半導体またはスペーサー層等を有する。
【００２９】
第３半導体１６０におけるコレクタ層１６２、ベース層１６４、およびエミッタ層１６６は、Ｎ型半導体／Ｐ型半導体／Ｎ型半導体で表される積層体、またはＰ型半導体／Ｎ型半導体／Ｐ型半導体で表される積層体である。コレクタ層１６２、ベース層１６４、およびエミッタ層１６６は、それぞれバイポーラトランジスタのコレクタ、ベース、およびエミッタとして機能する。エミッタ層１６６は、高濃度にドープされたシリコンを含んでもよい。高濃度にドープされたシリコンの濃度は、例えば１×１０１８［ｃｍ−３］以上１×１０２０［ｃｍ−３］以下である。
【００３０】
図２は、半導体基板２００の断面の一例を示す。半導体基板２００は、第１半導体２１０、バッファ層２２０、キャリアトラップ層２３２、空乏化半導体２３４、キャリア供給半導体２４２、第２半導体２４４、キャリア供給半導体２４６、バリア形成半導体２４８、コンタクト層２４９、バッファ層２５０、および第３半導体２６０を備える。半導体基板２００は、ＦＥＴ、特に高電子移動度トランジスタ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ、以下「ＨＥＭＴ」と称する場合がある。）およびＨＢＴの製造に適する半導体基板の一例である。キャリア供給半導体２４２、第２半導体２４４、キャリア供給半導体２４６、バリア形成半導体２４８、およびコンタクト層２４９等は、例えばＨＥＭＴの形成に用いられる。第３半導体２６０は、例えばＨＢＴの形成に用いられる。
【００３１】
第１半導体２１０は、半導体基板１００における第１半導体１１０に対応する。キャリアトラップ層２３２は、キャリアトラップ層１３０に対応する。第２半導体２４４は、第２半導体１４４に対応する。第３半導体２６０は、第３半導体１６０に対応する。対応する部材について、説明を省略する場合がある。
【００３２】
バッファ層２２０は、一例として、上層に形成される半導体層と第１半導体２１０との格子間距離を整合させる緩衝層として機能する半導体層である。バッファ層２２０は、上層に形成される半導体の結晶質を確保する目的で設けた半導体層であってもよい。バッファ層２２０は、第１半導体２１０の表面に残留する不純物原子による半導体基板２００の特性劣化を防ぐことができる半導体層であってもよい。バッファ層２２０は、上層に形成される半導体層からのリーク電流を抑制する役割を果たす半導体層であってもよい。バッファ層２２０は、例えば、エピタキシャル成長法により形成される。バッファ層２２０の材料は、例えばＧａＡｓまたはＡｌＧａＡｓである。
【００３３】
キャリアトラップ層２３２および空乏化半導体２３４は、例えばエピタキシャル成長法により形成される。キャリアトラップ層２３２は、電子捕獲中心または正孔捕獲中心として、例えば酸素原子またはホウ素原子を含む。キャリアトラップ層２３２は、ＡｌｘＧａ１−ｘＡｓ（０≦ｘ≦１）またはＡｌｐＩｎｑＧａ１−ｐ−ｑＰ（０≦ｐ≦１，０≦ｑ≦１）、および酸素原子を含んでよい。
【００３４】
キャリアトラップ層２３２が酸素原子を含むことにより、キャリアトラップ層２３２は深いトラップ準位を有する。従って、キャリアトラップ層２３２は、キャリアトラップ層２３２を通過するキャリアを捕獲し、キャリアトラップ層２３２の上下にある第２半導体２４４と第１半導体２１０との間のリーク電流の発生を防止する。
【００３５】
キャリアトラップ層２３２の膜厚方向の抵抗率は、組成、酸素ドープ濃度、および膜厚に応じて異なる値になる。例えば、キャリアトラップ層２３２がＡｌｘＧａ１−ｘＡｓ（０≦ｘ≦１）である場合に、Ａｌ組成は結晶品質を損なわない範囲で高い方が望ましく、ｘは０．３〜０．５程度が実用上好ましい。また、酸素ドープ濃度は結晶品質を損なわない範囲で高い方が望ましく、酸素原子の濃度は、１×１０１８［ｃｍ−３］以上、１×１０２０［ｃｍ−３］以下であることが好ましい。酸素原子の濃度は、例えば二次イオン質量分析法により測定できる。キャリアトラップ層２３２の膜厚は成長時間に支障がない範囲で厚い方が望ましく、０．１μｍ以上１．５μｍ以下であることが好ましい。
【００３６】
空乏化半導体２３４は、例えばキャリアトラップ層２３２と第２半導体２４４との間に形成される。空乏化半導体２３４は空乏化領域を含む。当該空乏化領域においてキャリアの通過が抑止されるので、キャリアトラップ層２３２の上下にある第２半導体２４４と第１半導体２１０との間に発生するリーク電流を防止できる。空乏化半導体２３４は、キャリアトラップ層２３２と前記第２半導体２４４との間に挟まれた方向における厚みが０．３μｍ以上１．５μｍ以下であることが好ましい。空乏化半導体２３４の厚みが当該範囲内である場合には、少ない原料を用いて空乏化半導体２３４を形成でき、かつ、十分な耐圧を確保することができる。なお、耐圧とは、第１半導体２１０と第２半導体２４４との間を流れる電流密度が５ｍＡ／ｃｍ２となるときの電圧をいうものとする。
【００３７】
次に、空乏化半導体２３４の作用について説明する。例えば、第２半導体２４４がｉ型ＧａＡｓであり、キャリア供給半導体２４２およびキャリア供給半導体２４６がＮ型ＡｌＧａＡｓであり、空乏化半導体２３６と空乏化半導体２３８が、それぞれＰ型ＡｌｙＧａ１−ｙＡｓ（０≦ｙ≦１）とＰ型ＡｌｘＧａ１−ｘＡｓ（０≦ｘ≦１）であって、ｘ＜ｙである場合に、空乏化半導体２３８とＮ型のキャリア供給半導体２４２との間にＰＮ接合を形成し、その近傍に空乏化領域を生成する。当該空乏化領域によって、キャリア供給半導体２４２からの電子の通過が抑止され、リーク電流が防止される。
【００３８】
また、ｘ＜ｙである場合には、空乏化半導体２３６が空乏化半導体２３８より高いＡｌ組成を有するので、空乏化半導体２３６が空乏化半導体２３８より広いエネルギーバンドギャップを有する。このバンドギャップの差がエネルギーバリアとなり、空乏化半導体２３８から空乏化半導体２３６へのキャリアの移動を阻害し、リーク電流の発生が抑制される。
【００３９】
図２の例では、空乏化半導体２３４において、空乏化半導体２３６および空乏化半導体２３８によって一つのヘテロ接合が構成される。空乏化半導体２３４は、より多くのＰ型半導体層を有してもよい。また、空乏化半導体２３４の各層が原子単位の厚さを有し、空乏化半導体２３４の全体として超格子を構成してもよい。そのような場合には、多数のヘテロ接合により、多数のエネルギーバリアが形成されるので、より効果的にリーク電流を防止することができる。
【００４０】
空乏化半導体２３４は、複数の３−５族化合物半導体を有してもよい。複数の３−５族化合物半導体のうち相互に隣接する２つの３−５族化合物半導体は、ＡｌｘＧａ１−ｘＡｓ（０≦ｘ≦１）とＡｌｙＧａ１−ｙＡｓ（０≦ｙ≦１，ｘ＜ｙ）とのヘテロ接合、ＡｌｐＩｎｑＧａ１−ｐ−ｑＰ（０≦ｐ≦１，０≦ｑ≦１）とＡｌｒＩｎｓＧａ１−ｒ−ｓＰ（０≦ｒ≦１，０≦ｓ≦１，ｐ＜ｒ）とのヘテロ接合、および、ＡｌｘＧａ１−ｘＡｓ（０≦ｘ≦１）とＡｌｐＩｎｑＧａ１−ｐ−ｑＰ（０≦ｐ≦１，０≦ｑ≦１）とのヘテロ接合、からなる群から選択された少なくとも１つのヘテロ接合を形成してもよい。
【００４１】
キャリア供給半導体２４２およびキャリア供給半導体２４６は、第２半導体２４４にキャリアを供給するための層である。キャリア供給半導体２４２およびキャリア供給半導体２４６が第２半導体２４４の両サイドに配置され、ダブルへテロ接合が形成されることにより、第２半導体２４４に供給するキャリアの濃度を高めることができる。キャリア供給半導体２４２およびキャリア供給半導体２４６は、例えばエピタキシャル成長法により形成される。エピタキシャル成長法は、例えばＭＯＣＶＤ法、ＭＢＥ法等である。キャリア供給半導体２４２およびキャリア供給半導体２４６の材料は、例えば、ＧａＡｓ、ＡｌＧａＡｓ、またはＩｎＧａＰである。
【００４２】
バリア形成半導体２４８は、バリア形成半導体２４８に形成される金属電極との間にショットキー接合を形成する。バリア形成半導体２４８は、例えばエピタキシャル成長法により形成される。エピタキシャル成長法は、例えばＭＯＣＶＤ法、ＭＢＥ法である。バリア形成半導体２４８の材料は、例えばＡｌＧａＡｓである。
【００４３】
コンタクト層２４９は、コンタクト層２４９に形成される金属電極との間にオーミック接合を形成する。コンタクト層２４９は、例えばエピタキシャル成長法により形成される。コンタクト層２４９の材料は、例えばＧａＡｓである。
【００４４】
バッファ層２５０は、上層に形成される第３半導体と下層に形成される半導体とを分離し、互いの相互影響を防ぐ。バッファ層２５０は、例えばエピタキシャル成長法により形成される。バッファ層２５０の材料は、例えばＧａＡｓまたはＩｎＧａＰである。
【００４５】
コレクタ層２６２は、半導体基板１００におけるコレクタ層１６２に対応する。ベース層２６４は、ベース層１６４に対応する。また、エミッタ層２６６は、エミッタ層１６６に対応する。コレクタ層２６２、ベース層２６４、およびエミッタ層２６６は、それぞれバイポーラトランジスタのコレクタ、ベース、およびエミッタとして機能する半導体層である。以下、コレクタ層２６２、ベース層２６４およびエミッタ層２６６についての説明を省略する。
【００４６】
バラスト抵抗層２６８は、バイポーラトランジスタに過剰な電流が流れるのを抑制する目的で、エミッタ近傍に設けられた高抵抗層である。半導体基板２００がバラスト抵抗層２６８を有すると、半導体基板２００に形成されたトランジスタのエミッタ抵抗が、過大なエミッタ電流を防ぐことができる大きさになるので、半導体基板２００に形成されるトランジスタの熱暴走の発生が防止される。
【００４７】
コンタクト層２６９は、コンタクト層２６９に形成される金属電極との間にオーミック接合を形成する。コンタクト層２６９は、例えばエピタキシャル成長法により形成される。コンタクト層２６９の材料は、例えばＩｎＧａＡｓである。
【００４８】
図３は、半導体基板の製造方法の一例を表すフローチャートを示す。以下、半導体基板２００の例をもって、ＭＯＣＶＤ法を用いて半導体基板製造する方法について説明する。本実施態様の半導体基板製造方法は、第１半導体２１０を設置した後にガスを導入する段階Ｓ３１０、第１半導体２１０を加熱する段階Ｓ３２０、キャリアトラップ層２３２を形成する段階Ｓ３３２、空乏化半導体を形成する段階Ｓ３３４、第２半導体２４４を成長させる段階Ｓ３４０、第３半導体２６０を形成する段階Ｓ３５０、および半導体基板２００を取り出す段階Ｓ３６０を備える。
【００４９】
図４に示すように、第３半導体を形成する段階Ｓ３５０は、更にコレクタ層を形成する段階Ｓ３５２、ベース層を形成する段階Ｓ３５４、エミッタ層を形成する段階Ｓ３５６、バラスト抵抗層を形成する段階Ｓ３５８、およびコンタクト層を形成する段階Ｓ３５９を有する。
【００５０】
図３に示す製造方法で半導体基板２００を繰り返して製造する場合に、先行の半導体基板２００の製造プロセスにより、反応容器内に多量の不純物原子が残留することがある。例えば、半導体基板２００は、第１半導体２１０の上に、順次にバッファ層２２０、キャリアトラップ層２３２、空乏化半導体２３４、キャリア供給半導体２４２、第２半導体２４４、キャリア供給半導体２４６、バリア形成半導体２４８、コンタクト層２４９、バッファ層２５０および第３半導体２６０をエピタキシャル成長させて形成される。第３半導体２６０がＮＰＮ型の接合構造を形成する半導体である場合に、Ｎ型エミッタ層２６６またはコンタクト層２６９には多量のドナー不純物原子が添加される。したがって、エミッタ層２６６またはコンタクト層２６９を形成した後、反応容器内に多量のドナー不純物原子（第１不純物原子）が残留する。
【００５１】
例えば、ドナー不純物原子の元素がＳｉである場合には、反応容器内に多量のＳｉが残留する。残留Ｓｉは、後続の半導体基板の製造過程において悪影響を及ぼす場合がある。例えば、後続のプロセスで、第１半導体２１０を反応容器内に設置したとき、反応容器内の残留Ｓｉが、第１半導体２１０の表面に付着する場合がある。
【００５２】
付着したＳｉが、第１半導体２１０とその上に形成される半導体層に拡散すると、ドナーとして働く。その結果、半導体基板２００内で絶縁不良が発生し、第２半導体２４４等により形成されるＨＥＭＴのデバイス特性が低下する。さらに、半導体基板２００に複数の素子を形成する場合に、隣接する素子間においても前記ドナーによる絶縁不良が発生し、素子分離性が劣化する。本実施態様の製造方法は、次のようなプロセスによって、反応容器内に残留した第１不純物原子であるＳｉの悪影響を防ぐことができる。
【００５３】
第１半導体を設置しガスを導入する段階Ｓ３１０において、第１半導体２１０を設置した後、反応容器の内部にガスを導入する。例えば、第１半導体としてＧａＡｓ基板を反応容器の内部に設置する。ガスは、例えばアルシン（ＡｓＨ３）、水素、およびＰ型の伝導型を示す不純物原子を含むガス（「Ｐ型ドーピングガス」と称する。）を含む。Ｐ型ドーピングガスは、ハロゲン化炭化水素ガスを含んでもよい。ハロゲン化炭化水素ガスは、例えばＣＨｎＸ（４−ｎ）（ただし、ＸはＣｌ、ＢｒおよびＩからなる群から選択されるハロゲン原子であり、ｎは、０≦ｎ≦３の条件を満たす整数であり、０≦ｎ≦２の場合、複数のＸは互いに同一の原子でも異なった原子でもよい。）である。Ｐ型ドーピングガスは、例えばＣＣｌ３Ｂｒである。
【００５４】
Ｐ型ドーピングガスは、ベース層２６４の製造に用いるドーパントと同じガスであってもよい。ベース層２６４のドーパントと同じガスを使用することにより、加熱用Ｐ型ドーピングガスを供給する専用供給ラインを省くことができる。また、Ｓ３１０において導入するガスは１ｐｐｂ以下のＧｅＨ４を含むアルシン原料ガスを含んでもよい。
【００５５】
第１半導体２１０を設置した後、ガスを導入する前に、反応容器内部を真空引きしてもよい。第１半導体２１０を設置した後に、窒素ガス、水素ガス、または不活性ガス等により反応容器内部をパージしてもよい。上述のガスは、次の加熱する段階Ｓ３２０の前に導入してもよい。また、当該ガスを、加熱の各ステップの途中に導入したり、入れ替えたりしてもよい。当該ガスを、加熱のステップに応じて一種類だけ単独に導入してもよく、複数種類を同時に導入してよい。Ｐ型ドーピングガスを単独に導入してもよく、Ｐ型ドーピングガスおよび水素を同時に導入してもよい。
【００５６】
第１半導体を加熱する段階Ｓ３２０において、導入したガスの雰囲気中で、第１半導体２１０を加熱する。加熱温度は、例えば４００℃から８００℃のいずれかの温度である。反応容器内圧力は、例えば５Ｔｏｒｒから大気圧までのいずれかの圧力である。加熱時間は、例えば５秒から５０分までである。半導体基板２００を製造する装置、反応容器の容量、反応容器内不純物原子の残留量等によって、上記のパラメータの値を変えてよい。上記加熱条件を、電子密度と正孔密度との差を示す有効キャリア密度が第１半導体２１０の少なくとも表面において減少するように設定してもよい。
【００５７】
例えば、反応容器内部に、Ｎ型の伝導型を示す不純物原子として、Ｓｉが残留しているときは、上述のガス導入段階Ｓ３１０において、アルシン、水素、およびＣＣｌ３Ｂｒを導入して、温度が５００℃から８００℃、反応容器内圧力が５Ｔｏｒｒから大気圧、時間が１０秒から１５分の条件下で第１半導体２１０を加熱する。この加熱によって、ＣＣｌ３Ｂｒの中に存在するＣが第１半導体２１０表面に存在するＳｉのドナー効果を補償する。その結果、第１半導体２１０表面に存在したＳｉ等の不純物原子の影響が抑止されるので、第１半導体２１０とその上にエピタキシャル成長する半導体との間で絶縁不良が発生することを防止できる。
【００５８】
キャリアトラップ層を形成する段階Ｓ３３２においては、加熱した第１半導体２１０の上にバッファ層２２０を形成して、バッファ層２２０の上にキャリアトラップ層２３２を形成する。バッファ層２２０として、例えば、Ｐ型ＧａＡｓ層をエピタキシャル成長させてよい。
【００５９】
キャリアトラップ層２３２として、例えば、酸素原子を含むＡｌｘＧａ１−ｘＡｓ（０≦ｘ≦１）またはＡｌｐＩｎｑＧａ１−ｐ−ｑＰ（０≦ｐ≦１，０≦ｑ≦１）をエピタキシャル成長させてよい。当該酸素原子の濃度は、１×１０１８［ｃｍ−３］以上、１×１０２０［ｃｍ−３］以下であってよい。
【００６０】
添加された酸素原子は、当該半導体に深いトラップ準位を形成する。当該深いトラップ準位によって、キャリアトラップ層２３２を通過するキャリアが捕獲されるので、キャリアトラップ層２３２の上下にある第２半導体２４４と第１半導体２１０との間のリーク電流を防止できる。
【００６１】
空乏化半導体を形成する段階Ｓ３３４において、空乏化半導体２３４が有する空乏化半導体２３６および空乏化半導体２３８を順次エピタキシャル成長させる。空乏化半導体２３６および空乏化半導体２３８は、例えば３−５族化合物半導体である。空乏化半導体２３６および空乏化半導体２３８は、ＡｌｘＧａ１−ｘＡｓ（０≦ｘ≦１）とＡｌｙＧａ１−ｙＡｓ（０≦ｙ≦１，ｘ＜ｙ）とのヘテロ接合、ＡｌｐＩｎｑＧａ１−ｐ−ｑＰ（０≦ｐ≦１，０≦ｑ≦１）とＡｌｒＩｎｓＧａ１−ｒ−ｓＰ（０≦ｒ≦１，０≦ｓ≦１，ｐ＜ｒ）とのヘテロ接合、および、ＡｌｘＧａ１−ｘＡｓ（０≦ｘ≦１）とＡｌｐＩｎｑＧａ１−ｐ−ｑＰ（０≦ｐ≦１，０≦ｑ≦１）とのヘテロ接合、からなる群から選択された少なくとも１つのヘテロ接合を形成してもよい。このヘテロ接合が、エネルギーバリアを形成して、上層に形成する半導体から第１半導体２１０へのリーク電流を防止する。
【００６２】
ＭＯＣＶＤ法によるエピタキシャル成長において、３族元素原料として、各金属原子に炭素数が１から３のアルキル基もしくは水素が結合したトリアルキル化物、もしくは三水素化物を使用することができる。例えば、トリメチルガリウム（ＴＭＧ）、トリメチルインジウム（ＴＭＩ）、トリメチルアルミニウム（ＴＭＡ）等を使用できる。５族元素原料ガスとして、アルシン（ＡｓＨ３）、またはアルシンが含む少なくとも一つの水素原子を炭素数が１から４のアルキル基で置換したアルキルアルシン、ホスフィン（ＰＨ３）等を使用できる。Ｎ型半導体を与える化合物として、シランまたはジシランを使用できる。空乏化半導体２３４のアクセプタの濃度は、３族元素原料に対する５族元素原料のモル供給比を調整することにより制御することができる。
【００６３】
ＭＯＣＶＤ法により、３−５族半導体をエピタキシャル成長させる過程では、化学反応により有機金属からメタンが発生する。メタンの一部が分解して炭素が生成する。炭素は４族元素で、３−５族半導体の３族元素位置にも５族元素位置にも入ることができる。
【００６４】
炭素が３族元素位置に入った場合にはドナーとして働き、Ｎ型のエピタキシャル層が得られる。炭素が５族元素位置に入った場合にはアクセプタとして働き、Ｐ型のエピタキシャル層が得られる。すなわち、炭素の作用により、エピタキシャル層はＰ型またはＮ型になる。炭素の混入量によって、３−５族半導体内のアクセプタ濃度またはドナー濃度が変化する。
【００６５】
３−５族半導体のエピタキシャル層に同じ４族の元素であるＳｉまたはＧｅが混入した場合にも、同様の傾向の結果が得られる。従って、原料ガスの分圧を制御すること、または４族不純物原子を添加することにより、成長するエピタキシャル層のアクセプタ濃度を制御することができる。
【００６６】
そこで、３族元素原料に対する５族元素原料のモル供給比を調整することにより分圧を調整して、空乏化半導体２３４のアクセプタの濃度を制御できる。本実施態様で用いるガスは、１ｐｐｂ以下のＧｅＨ４を含むアルシン原料ガスを含む。つまり、５族原料として供給されるアルシンを含むガスには、残留４族不純物原子を実質的に含まない。従って、原料ガスのモル供給比を調整することにより、正確にアクセプタの濃度を制御できる。具体的には、３族元素原料に対する５族元素原料のモル供給比を減少させることにより、アクセプタ濃度を増加させることができ、モル供給比を増加させることにより、アクセプタ濃度を減少させることができる。
【００６７】
なお、アクセプタ濃度またはドナー濃度が３×１０１８ｃｍ−３以上の場合には、ホール測定法によりアクセプタ濃度またはドナー濃度を測定することが、測定精度の点で好ましい。また、アクセプタ濃度またはドナー濃度が３×１０１８未満の場合には、容量電圧（ＣＶ）法によりアクセプタ濃度またはドナー濃度を測定することが精度の点で好ましい。
【００６８】
エピタキシャル成長条件は、一例として、反応炉内圧力０．１ａｔｍ、成長温度６５０℃、成長速度１〜３μｍ／ｈｒである。原料のキャリアガスとして、例えば高純度水素を用いることができる。後述のキャリア供給半導体２４２、第２半導体２４４、キャリア供給半導体２４６、バリア形成半導体２４８、コンタクト層２４９、バッファ層２５０、および第３半導体２６０も、適宜に原料ガス、炉内圧力、成長温度、成長時間等のパラメータを調整することによって、エピタキシャル成長させることができる。
【００６９】
第２半導体を成長させる段階Ｓ３４０において、空乏化半導体２３４の上に、第２半導体２４４をはじめ、キャリア供給半導体２４２、キャリア供給半導体２４６、バリア形成半導体２４８、コンタクト層２４９、およびバッファ層２５０をエピタキシャル成長させる。これらの半導体には、Ｎ型半導体を有してよく、当該Ｎ型半導体の形成に用いる化合物は、例えばシランまたはジシランを含む。
【００７０】
各半導体は、上述の原料を使用して、適宜に原料ガス、炉内圧力、成長温度、成長時間等のパラメータを調整して形成される。例えば、第１半導体２１０がＧａＡｓ基板である場合に、Ｎ型ＡｌＧａＡｓのキャリア供給半導体２４２およびキャリア供給半導体２４６、ｉ型ＩｎＧａＡｓの第２半導体２４４、ＡｌＧａＡｓのバリア形成半導体２４８、ＧａＡｓのコンタクト層２４９、ならびにＧａＡｓのバッファ層２５０を形成してよい。
【００７１】
第３半導体を成長させる段階Ｓ３５０において、バッファ層２５０の上に、第３半導体２６０を形成する。第３半導体２６０に含まれるＮ型半導体の形成に用いる化合物は、例えばシランまたはジシランである。図４に示すように、第３半導体を形成する段階Ｓ３５０は、更にコレクタ層を形成する段階Ｓ３５２、ベース層を形成する段階Ｓ３５４、エミッタ層を形成する段階Ｓ３５６、バラスト抵抗層を形成する段階Ｓ３５８、およびコンタクト層を形成する段階Ｓ３５９を含む。
【００７２】
コレクタ層を形成する段階Ｓ３５２において、バッファ層２５０の上に、第３半導体２６０に含まれるコレクタ層２６２をエピタキシャル成長させる。コレクタ層２６２は、バイポーラトランジスタのコレクタとして機能する半導体層である。最終的に形成するバイポーラトランジスタの伝導型がＮＰＮ型かＰＮＰ型かに応じて、コレクタ層２６２にアクセプタ不純物原子またはドナー不純物原子を添加する。アクセプタ不純物原子は、例えば炭素であり、ドナー不純物原子は、例えばＳｉまたはＧｅである。
【００７３】
ベース層を形成する段階Ｓ３５４において、コレクタ層２６２の上に、第３半導体２６０に含まれるベース層２６４をエピタキシャル成長させる。ベース層２６４は、バイポーラトランジスタのベースとして機能する半導体層である。最終的に形成するバイポーラトランジスタの伝導型がＮＰＮ型かＰＮＰ型かに応じて、ベース層２６４にアクセプタ不純物原子またはドナー不純物原子を添加する。アクセプタ不純物原子は、例えば炭素であり、ドナー不純物原子は、例えばＳｉまたはＧｅである。
【００７４】
エミッタ層を形成する段階Ｓ３５６において、ベース層２６４の上に、第３半導体２６０に含まれるエミッタ層２６６をエピタキシャル成長させる。エミッタ層２６６は、バイポーラトランジスタのエミッタとして機能する半導体層である。最終的に形成するバイポーラトランジスタの伝導型がＮＰＮ型かＰＮＰ型かに応じて、エミッタ層２６６にアクセプタ不純物原子またはドナー不純物原子を添加する。アクセプタ不純物原子は、例えば炭素であり、ドナー不純物原子は、例えばＳｉまたはＧｅである。
【００７５】
バラスト抵抗層を形成する段階Ｓ３５８において、エミッタ層２６６の上にバラスト抵抗層２６８を形成する。バラスト抵抗層２６８は、バイポーラトランジスタのエミッタバラストとして機能する抵抗層である。コンタクト層を形成する段階Ｓ３５９において、バラスト抵抗層２６８の上にコンタクト層２６９が形成される。コンタクト層２６９は、高濃度にドープされたシリコンを含んでもよい。高濃度にドープされたシリコンの濃度は、例えば１×１０１８［ｃｍ−３］以上１×１０２０［ｃｍ−３］以下である。
【００７６】
半導体基板２００を取り出す段階Ｓ３６０において、上述の処理によって形成された半導体基板２００を反応容器から取り出す。半導体基板２００にキャリアトラップ層２３２が形成されるので、反応容器の内部の不純物原子の影響を軽減することを目的として実行される工程を経ることなく、次の処理すべき第１半導体２１０を反応容器に設置して、ガスを導入する段階３１０から半導体基板製造工程を繰り返すことができる。
【００７７】
本実施態様の製造方法は、第１半導体を設置し、ガスを導入する段階Ｓ３１０および第１半導体を加熱する段階Ｓ３２０を有する。従って、反応容器内に、先行製造プロセスによって使用された多量の不純物Ｓｉが残留し、設置した第１半導体２１０を汚染した場合でも、ＣＣｌ３Ｂｒの中に存在するＣが、第１半導体２１０表面に残留したＳｉのドナー効果を補償する。その結果、第１半導体２１０表面に存在したＳｉ等の不純物原子の影響を抑止できる。不純物原子の影響を抑止できるので、第１半導体２１０とその上にエピタキシャル成長する半導体との間の絶縁不良を防止できる。
【００７８】
更に、本実施態様は、キャリアトラップ層を形成する段階Ｓ３３２において、電子捕獲中心または正孔捕獲中心を有するキャリアトラップ層２３２を形成することによって、さらにリーク電流を抑制し、絶縁不良を防止することができる。また、空乏化半導体を形成する段階Ｓ３３４において、ヘテロ接合を形成する複数のＰ型半導体を含む空乏化半導体２３４を形成することによって、さらにリーク電流を抑制し、絶縁不良を防止することができる。従って、第２半導体２４４等により形成されるＨＥＭＴと第３半導体２６０に形成されるＨＢＴとの間の素子分離を確保できる。
【００７９】
半導体基板２００がキャリアトラップ層２３２を有するので、完成した半導体基板２００を取り出す段階Ｓ３６０の後、反応容器の内部の第１不純物原子であるＳｉの影響を軽減することを目的として実行される工程を経ることなく、次の処理すべき第１半導体２１０を反応容器に設置し、前記ガスを前記反応容器の内部に導入する段階Ｓ３１０から半導体基板製造工程を繰り返すことができる。その結果、同一反応容器内でＨＥＭＴ用の半導体層とＨＢＴ用の半導体層を形成しても、後続プロセスが先行プロセスの影響を受けることなく、同一基板上にＨＥＭＴおよびＨＢＴをモノリシックに製造するのに適する半導体基板２００を製造できるだけでなく、製造効率を大きく向上することができる。
【００８０】
図５は、電子デバイス６００の断面の一例を概略的に示す。電子デバイス６００は、第１半導体２１０、バッファ層２２０、キャリアトラップ層２３２、空乏化半導体２３４、キャリア供給半導体２４２、第２半導体２４４、キャリア供給半導体２４６、バリア形成半導体２４８、コンタクト層２４９、バッファ層２５０、ＨＢＴ６７０、およびＨＥＭＴ６８０を備える。電子デバイス６００は、半導体基板２００を用いてＨＢＴ６７０とＨＥＭＴ６８０を構成した電子デバイスの一例である。したがって、半導体基板２００と共通する部分について、説明を省略する。
【００８１】
ＨＢＴ６７０は、ベース電極６７２、エミッタ電極６７４、およびコレクタ電極６７６を有する。エミッタ電極６７４は、コンタクト層２６９を介してエミッタ層２６６の上に形成される。ベース電極６７２は、ベース層２６４の上に形成される。コレクタ電極６７６は、コレクタ層２６２の上に形成される。
【００８２】
ＨＥＭＴ６８０は、ドレイン電極６８２、ゲート電極６８４、およびソース電極６８６を有する。ゲート電極６８４は、バリア形成半導体２４８を介してキャリア供給半導体２４６とショットキー接合を形成する。ドレイン電極６８２およびソース電極６８６は、コンタクト層２４９とオーミック接合を形成する。
【００８３】
本実施態様において、単一の半導体基板２００の上にＨＢＴ６７０とＨＥＭＴ６８０とを形成する。半導体基板２００はキャリアトラップ層２３２を有するので、第１半導体２１０と第２半導体２４４との間の絶縁性が高く、リーク電流を防止することができる。更に、上述の半導体基板２００の製造方法、特に当該製造方法における加熱段階Ｓ３２０の加熱により、第１半導体２１０の表面に付着した不純物原子の悪影響を抑制できるので、リーク電流を防止して、ＨＢＴ６７０およびＨＥＭＴ６８０を電気的に分離することができる。
【００８４】
（実験例１）
図２に示す半導体基板２００におけるコンタクト層２４９からコンタクト層２６９までの半導体層を除いた各半導体層を有する半導体基板を実験例１として作成した。第１半導体２１０として、ＧａＡｓ単結晶基板を用いた。バッファ層２２０としてＩ型ＧａＡｓを形成し、キャリアトラップ層２３２として酸素をドープしたＩ型ＡｌＧａＡｓを形成した。
【００８５】
空乏化半導体２３４として、３族原料に対する５族原料のモル供給比を調整することにより低濃度のＰ型となるようにしたＧａＡｓおよびＡｌＧａＡｓを交互に５組だけ積層した半導体層を形成した。キャリア供給半導体２４２およびキャリア供給半導体２４６としてＮ型ＡｌＧａＡｓを形成し、キャリア移動層２４４としてＩ型ＩｎＧａＡｓを形成し、バリア形成半導体２４８としてＩ型ＡｌＧａＡｓを形成した。
【００８６】
バッファ用半導体２２０からバリア形成半導体２４８までの各半導体層は、ＭＯＣＶＤ法を用いて、順次第１半導体２１０の上に形成した。３族元素原料としてＴＭＧ（トリメチルガリウム（Ｇａ（ＣＨ３）３））、ＴＭＡ（トリメチルアルミニウム（Ａｌ（ＣＨ３）３））およびＴＭＩ（トリメチルインジウム（Ｉｎ（ＣＨ３）３））を用いた。５族元素原料ガスとしてアルシン（ＡｓＨ３）およびホスフィン（ＰＨ３）を用いた。Ｎ型不純物元素としてジシラン（Ｓｉ２Ｈ６）を用いて、酸素の原料としてジノルマルブチルエーテル（ＣＨ３（ＣＨ２）２ＣＨ２ＯＣＨ２（ＣＨ２）２ＣＨ３）を用いた。キャリアトラップ層２３２の膜厚を３００ｎｍ、キャリアトラップ層２３２の酸素濃度を１×１０１９ｃｍ−３、空乏化半導体２３４の膜厚を４００ｎｍとした。
【００８７】
（実験例２）
実験例２として、空乏化半導体２３４に相当する半導体層をキャリア型がＮ型の低濃度不純物層とし、その他の半導体層については実験例１と同じものを作成した。実験例２では空乏化半導体２３４に相当する半導体層が低濃度Ｎ型層なので、作成した半導体基板は空乏化領域を有しない。
【００８８】
実験例１および実験例２で得られた半導体基板の耐圧を測定した結果、実験例１では３４Ｖであったのに対し、実験例２では７Ｖであった。実験例１では、空乏化半導体２３４により空乏化領域が形成され、耐圧が向上していることがわかる。なお、この場合、耐圧は、第１半導体２１０とキャリア供給半導体２４２との間を流れる電流密度が５ｍＡ／ｃｍ２となるときの電圧に相当する。
【００８９】
（実験例３）
キャリアトラップ層２３２の膜厚を、２０ｎｍ、１００ｎｍおよび１５０ｎｍと変化させ、キャリアトラップ層２３２の酸素濃度を７×１０１９ｃｍ−３、空乏化半導体２３４の膜厚を３００ｎｍとした点を除き、他の構成が実験例１の場合と同じ半導体基板を作成した。得られた半導体基板の耐圧をキャリアトラップ層２３２の膜厚との関係として図６に示す。キャリアトラップ層２３２の厚さが大きいほど耐圧が高くなることが分かる。特にキャリアトラップ層２３２の厚さが１００ｎｍ以上において顕著な耐圧の向上が観察された。
【００９０】
（実験例４）
図２に示す半導体基板２００を作成した。第１半導体２１０として、ＧａＡｓ単結晶基板を用いた。バッファ層２２０としてＩ型ＧａＡｓを、キャリアトラップ層２３２として酸素をドープしたＩ型ＡｌＧａＡｓを作成した。空乏化半導体２３４として、３族原料に対する５族原料のモル供給比を調整することにより低濃度のＰ型となるようにしたＧａＡｓおよびＡｌＧａＡｓを交互に５組だけ積層した半導体層を作成した。キャリア供給半導体２４２および２４６としてＮ型ＡｌＧａＡｓを、キャリア移動層２４４としてＩ型ＩｎＧａＡｓを、バリア形成半導体２４８としてＩ型ＡｌＧａＡｓを形成した。
【００９１】
コンタクト層２４９として不純物元素を高濃度にドープしたＮ型ＧａＡｓを形成した。バッファ層２５０としてＮ型ＩｎＧａＰを、コレクタ層２６２としてＮ型ＧａＡｓを、ベース層２６４として不純物元素を高濃度にドープしたＰ型ＧａＡｓを、エミッタ層２６６としてＮ型ＩｎＧａＰを、バラスト抵抗層２６８としてＮ型ＧａＡｓを、コンタクト層２６９として不純物元素を高濃度にドープしたＮ型ＩｎＧａＡｓを形成した。
【００９２】
バッファ層２２０からコンタクト層２６９までの各半導体層は、ＭＯＣＶＤ法を用いて、順次第１半導体２１０の上に形成した。３族元素原料としてＴＭＧ、ＴＭＡおよびＴＭＩを、５族元素原料ガスとしてアルシンおよびホスフィンを用いた。Ｎ型不純物元素としてジシランを、Ｐ型不純物元素原料としてＢｒＣＣｌ３を用いた。酸素の原料としてジノルマルブチルエーテルを用いた。
【００９３】
キャリアトラップ層２３２の膜厚を１００ｎｍ、空乏化半導体２３４の膜厚を４４０ｎｍとし、キャリアトラップ層２３２の酸素濃度を、０．６×１０１９（ｃｍ−３）、１．８×１０１９（ｃｍ−３）、２．４×１０１９（ｃｍ−３）、および７．９×１０１９（ｃｍ−３）とした４つ半導体基板を作成した。得られた半導体基板の耐圧をキャリアトラップ層２３２の酸素濃度との関係として図７に示す。酸素濃度が高くなるほど耐圧が向上していることが分かる。酸素濃度と耐圧の関係はほぼ比例の関係にある。
【００９４】
（実験例５）
キャリアトラップ層２３２の膜厚を１００ｎｍ、キャリアトラップ層２３２の酸素濃度を３×１０１９ｃｍ−３、空乏化半導体２３４の膜厚を９５０ｎｍ、４００ｎｍ、および５４０ｎｍとした３つの半導体基板を作成した。他の構成は実験例４の場合と同じである。得られた半導体基板の耐圧を空乏化半導体２３４の膜厚との関係として図８に示す。空乏化半導体２３４の膜厚が大きいほど耐圧が高くなることが分かる。
【００９５】
以上説明した実施形態において、発明の主旨を逸脱しない範囲で任意の半導体層を付加することができる。たとえば図９に示すように、空乏化半導体２３８と第２半導体２４４との間に空乏化領域２３９を形成することができる。これにより半導体基板の絶縁性をより高くすることができる。
【００９６】
また、図１０に示すように、ＨＥＭＴ６８０を形成する半導体層とＨＢＴ６７０を形成する半導体層との間に、バッファ層２７２、キャリア移動層２７４、バリア形成半導体２７６およびコンタクト層２７８を形成できる。バッファ層２７２、キャリア移動層２７４、バリア形成半導体２７６およびコンタクト層２７８には第２のＨＥＭＴ６９０を形成することができる。すなわちバリア形成半導体２７６上にゲート電極６９４を、コンタクト層２７８を介してドレイン電極６９２およびソース電極６９６を形成して第２のＨＥＭＴ６９０が形成できる。ＨＥＭＴ６８０と第２のＨＥＭＴ６９０とは相補型のＦＥＴとすることができ、当該半導体基板を用いて、相補型ＦＥＴとＨＢＴとを有するＢｉＦＥＴ半導体が作製できる。なお、ＨＥＭＴ６８０と第２のＨＥＭＴ６９０はＨＥＭＴである必要はなく、一般的なＦＥＴであってもよい。
【符号の説明】
【００９７】
１００  半導体基板、１１０  第１半導体、１３０  キャリアトラップ層、１４４  第２半導体、１６０  第３半導体、１６２  コレクタ層、１６４  ベース層、１６６  エミッタ層、２００  半導体基板、２１０  第１半導体、２２０  バッファ層、２３２  キャリアトラップ層、２３４  空乏化半導体、２３６  空乏化半導体、２３８  空乏化半導体、２３９  空乏化領域、２４２  キャリア供給半導体、２４４  第２半導体、２４６  キャリア供給半導体、２４８  バリア形成半導体、２４９  コンタクト層、２５０  バッファ層、２６０  第３半導体、２６２  コレクタ層、２６４  ベース層、２６６  エミッタ層、２６８  バラスト抵抗層、２６９  コンタクト層、２７２  バッファ層、２７６  バリア形成半導体、２７８  コンタクト層、６００  電子デバイス、６７０  ＨＢＴ、６７２  ベース電極、６７４  エミッタ電極、６７６  コレクタ電極、６８０  ＨＥＭＴ、６８２  ドレイン電極、６８４  ゲート電極、６８６  ソース電極、６９０  ＨＥＭＴ、６９２  ドレイン電極、６９４  ゲート電極、６９６  ソース電極
【図１】
2010263197.tif 000003
【図２】
2010263197.tif 000004
【図３】
2010263197.tif 000005
【図４】
2010263197.tif 000006
【図５】
2010263197.tif 000007
【図６】
2010263197.tif 000008
【図７】
2010263197.tif 000009
【図８】
2010263197.tif 000010
【図９】
2010263197.tif 000011
【図１０】
2010263197.tif 000012