(57)【要約】【課題】オン抵抗を低減することができる化合物半導体装置及びその製造方法を提供する。【解決手段】基板上方に、表面が（０００１）面の第１の化合物半導体層１３ｂ、及び表面が（０００−１）面の第２の化合物半導体層１３ａを互いに接するように形成し、第１の化合物半導体層１３ｂ上に第１の化合物半導体層１３ｂよりも格子定数が小さい第３の化合物半導体層１４ｂを形成し、第２の化合物半導体層１３ａ上に第２の化合物半導体層１３ａよりも格子定数が小さい第４の化合物半導体層１４ａを形成する。また、前記第１の化合物半導体層に電位を付与する第１の電極、及び前記第２の化合物半導体層に電位を付与する第２の電極を形成する。【選択図】図２
2010263011.tif 000002
【特許請求の範囲】
【請求項１】
基板上方に、表面が（０００１）面の第１の化合物半導体層、及び表面が（０００−１）面の第２の化合物半導体層を互いに接するように形成する工程と、
前記第１の化合物半導体層上に前記第１の化合物半導体層よりも格子定数が小さい第３の化合物半導体層を形成し、前記第２の化合物半導体層上に前記第２の化合物半導体層よりも格子定数が小さい第４の化合物半導体層を形成する工程と、
前記第１の化合物半導体層に電位を付与する第１の電極、及び前記第２の化合物半導体層に電位を付与する第２の電極を形成する工程と、
を有することを特徴とする化合物半導体装置の製造方法。
【請求項２】
前記第１の化合物半導体層及び前記第２の化合物半導体層を形成する工程の前に、
前記基板上方の前記第１の化合物半導体層を形成する予定の領域にＡｌＮ層を形成する工程を有することを特徴とする請求項１に記載の化合物半導体装置の製造方法。
【請求項３】
前記第１の化合物半導体層、前記第２の化合物半導体層、前記第３の化合物半導体層、及び前記第４の化合物半導体層を窒化物半導体から形成することを特徴とする請求項１又は２に記載の化合物半導体装置の製造方法。
【請求項４】
前記第１の化合物半導体層及び前記第２の化合物半導体層を形成する工程は、前記基板上方に、表面が（０００１）面の第５の化合物半導体層を、前記第１の化合物半導体層との間で前記第２の化合物半導体層を挟む位置に、前記第２の化合物半導体層に接するように形成する工程を有し、
前記第３の化合物半導体層及び前記第４の化合物半導体層を形成する工程は、前記第５の化合物半導体層上に前記第５の化合物半導体層よりも格子定数が小さい第６の化合物半導体層を形成する工程を有し、
前記第１の電極及び前記第２の電極を形成する工程は、前記第５の化合物半導体層に電位を付与する第３の電極を形成する工程を有することを特徴とする請求項１に記載の化合物半導体装置の製造方法。
【請求項５】
前記第５の化合物半導体層を形成する工程の前に、
前記基板上方の前記第５の化合物半導体層を形成する予定の領域にＡｌＮ層を形成する工程を有することを特徴とする請求項４に記載の化合物半導体装置の製造方法。
【請求項６】
基板上方に互いに接するように形成され、表面が（０００１）面の第１の化合物半導体層、及び表面が（０００−１）面の第２の化合物半導体層と、
前記第１の化合物半導体層上に形成され、前記第１の化合物半導体層よりも格子定数が小さい第３の化合物半導体層、及び前記第２の化合物半導体層上に形成され、前記第２の化合物半導体層よりも格子定数が小さい第４の化合物半導体層と、
前記第１の化合物半導体層に電位を付与する第１の電極、及び前記第２の化合物半導体層に電位を付与する第２の電極と、
を有することを特徴とする化合物半導体装置。
【請求項７】
基板上方に形成され、表面が（０００１）面の第１の化合物半導体層及び第５の化合物半導体層と、
前記第１の化合物半導体層及び前記第５の化合物半導体層の間に形成され、前記基板の表面に平行な方向において前記第１の化合物半導体層及び前記第５の化合物半導体層に接し、表面が（０００−１）面の第２の化合物半導体層と、
前記第１の化合物半導体層上に形成され、前記第１の化合物半導体層よりも格子定数が小さい第３の化合物半導体層と、
前記第２の化合物半導体層上に形成され、前記第２の化合物半導体層よりも格子定数が小さい第４の化合物半導体層と、
前記第５の化合物半導体層上に形成され、前記第５の化合物半導体層よりも格子定数が小さい第６の化合物半導体層と、
前記第１の化合物半導体層に電位を付与するソース電極と、
前記第２の化合物半導体層に電位を付与するゲート電極と、
前記第５の化合物半導体層に電位を付与するドレイン電極と、
を有することを特徴とする化合物半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来、シリコン系材料を用いた半導体装置が用いられている。この半導体装置を構成するトランジスタ等の半導体素子には、基板の表面に平行にｐ型領域及びｎ型領域が配置されており、これらの間に形成されるｐｎ接合が用いられている。そして、このような半導体素子を集積化することにより半導体集積回路が構成されている。
【０００３】
その一方で、近年、窒化物系化合物半導体の高い飽和電子速度及び広いバンドギャップ等の特徴を利用した、高耐圧・高出力の化合物半導体装置の開発が活発に行われている。例えば、高電子移動度トランジスタ（ＨＥＭＴ：high electron mobility transistor）等の電界効果トランジスタの開発が行われている。その中でも、特にＡｌＧａＮ層を電子供給層として含むＧａＮ系ＨＥＭＴが注目されている。このようなＧａＮ系ＨＥＭＴでは、ＡｌＧａＮとＧａＮとの格子定数の差に起因する歪みがＡｌＧａＮ層に生じ、この歪みに伴ってピエゾ分極が生じ、高濃度の二次元電子ガスがＡｌＧａＮ層下のＧａＮ層の上面近傍に発生する。このため、高い出力が得られるのである。
【０００４】
しかしながら、このような化合物半導体装置では、基板の表面に垂直にｐ型領域及びｎ型領域を配置することは可能であるが、イオン注入などによる部分的なドーピングは困難であり、シリコン系材料を用いた半導体装置のような集積化が困難となっている。
【０００５】
基板の表面に平行にｐ型領域及びｎ型領域を配置するための技術についての研究も行われているが、これまでのところ十分な成果は得られていない。例えば、ｐ型不純物であるＭｇ窒化物半導体層の一部に電子ビームを照射して、その部分のｐ型不純物を活性化させる技術が提案されている。この技術によれば、理論上は、ｐ型不純物が活性化した領域はｐ型領域となり、ｐ型不純物が活性化していない領域はｎ型領域となる。しかしながら、現実には、Ｍｇ（ｐ型不純物）を十分に活性化させることは困難であり、抵抗が高くなりやすい。また、ｎ型領域にＭｇ（ｐ型不純物）が含まれているため、キャリアの散乱が生じやすく、この点でも抵抗が高くなりやすい。
【０００６】
また、従来の化合物半導体装置では、ノーマリオフ動作の実現が困難となっている。例えば、ゲート電極と活性領域との間に、Ｍｇ（ｐ型不純物）を含むｐ型層が設けられたＧａＮ系ＨＥＭＴが提案されている。この技術によれば、理論上は、ゲート直下の二次元電子ガスを打ち消され、ノーマリオフ動作が可能となる。しかしながら、現実には、高濃度のＭｇ（ｐ型不純物）を十分に活性化させることは困難である。
【０００７】
Ｍｇの活性化は、８００℃以上の高温下での熱処理により行うことが可能である。しかしながら、熱処理では、上記の部分的な活性化は不可能である。また、高温下での熱処理を行うと、窒化物半導体層から窒素が脱離したり、窒化物半導体層間の界面の状態が悪化したりする。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０００−４０８５７号公報
【特許文献２】特開２００７−１９３０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、オン抵抗を低減することができる化合物半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
化合物半導体装置の製造方法の一態様では、基板上方に、表面が（０００１）面の第１の化合物半導体層、及び表面が（０００−１）面の第２の化合物半導体層を互いに接するように形成し、前記第１の化合物半導体層上に前記第１の化合物半導体層よりも格子定数が小さい第３の化合物半導体層を形成し、前記第２の化合物半導体層上に前記第２の化合物半導体層よりも格子定数が小さい第４の化合物半導体層を形成する。また、前記第１の化合物半導体層に電位を付与する第１の電極、及び前記第２の化合物半導体層に電位を付与する第２の電極を形成する。
【００１１】
化合物半導体装置の一態様には、基板上方に互いに接するように形成され、表面が（０００１）面の第１の化合物半導体層、及び表面が（０００−１）面の第２の化合物半導体層が設けられている。また、前記第１の化合物半導体層上に形成され、前記第１の化合物半導体層よりも格子定数が小さい第３の化合物半導体層、及び前記第２の化合物半導体層上に形成され、前記第２の化合物半導体層よりも格子定数が小さい第４の化合物半導体層が設けられている。更に、前記第１の化合物半導体層に電位を付与する第１の電極、及び前記第２の化合物半導体層に電位を付与する第２の電極が設けられている。
【発明の効果】
【００１２】
上記の化合物半導体装置等によれば、ソース電極及びドレイン電極の下方に適切な第１、第２の化合物半導体層が存在するため、ゲートリーク電流の増加及び出力の低下を抑制しながら、コンタクト抵抗を低減することができる。
【図面の簡単な説明】
【００１３】
【図１Ａ】第１の実施形態に係る化合物半導体装置の製造方法を示す断面図である。
【図１Ｂ】図１Ａに引き続き、第１の実施形態に係る化合物半導体装置の製造方法を示す断面図である。
【図２】第１の実施形態におけるキャリアの分布を示す模式図である。
【図３】第１の実施形態に関するシミュレーションの結果を示すグラフである。
【図４Ａ】第２の実施形態に係る化合物半導体装置の製造方法を示す断面図である。
【図４Ｂ】図４Ａに引き続き、第２の実施形態に係る化合物半導体装置の製造方法を示す断面図である。
【図４Ｃ】図４Ｂに引き続き、第２の実施形態に係る化合物半導体装置の製造方法を示す断面図である。
【図５】第２の実施形態におけるキャリアの分布を示す模式図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。
【００１５】
（第１の実施形態）
先ず、第１の実施形態に係るダイオード（化合物半導体装置）の製造方法について説明する。図１Ａ乃至図１Ｂは、第１の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。
【００１６】
第１の実施形態では、先ず、図１Ａ（ａ）に示すように、サファイア基板等の基板１１上にＡｌＮ層１２を、例えばスパッタリング法等により形成する。ＡｌＮ層１２の厚さは、１０ｎｍ〜３０ｎｍ程度（例えば１０ｎｍ）とする。次いで、ｐ型領域（アノードに相当する領域）を形成する予定の領域を開口するレジストパターンをマスクとして用いて、ＡｌＮ層１２のエッチングを行うことにより、図１Ａ（ｂ）に示すように、ＡｌＮ層１２に開口部１２ｂを形成する。その後、開口部１２ｂから露出している基板１１上及びＡｌＮ層１２上に、例えば分子線エピタキシー（ＭＢＥ：molecular beam epitaxy）法等により、ノンドープのｉ−ＧａＮ層を成長させる。このとき、原料としては、例えば固体Ｇａ及びＮＨ3ガスを用いる。この結果、図１Ａ（ｃ）に示すように、開口部１２ｂから露出している基板１１上に、表面がＮ極性で（０００−１）面のｉ−ＧａＮ層１３ａ（第２の化合物半導体層）が形成され、ＡｌＮ層１２上に、表面がＧａ極性で（０００１）面のｉ−ＧａＮ層１３ｂ（第１の化合物半導体層）が形成される。ｉ−ＧａＮ層１３ａ及びｉ−ＧａＮ層１３ｂの厚さは、０．５μｍ〜５．０μｍ程度（例えば２μｍ）とする。ｉ−ＧａＮ層１３ａ及びｉ−ＧａＮ層１３ｂの厚さと比較するとＡｌＮ層１２の厚さが無視し得る程度に小さいため、ｉ−ＧａＮ層１３ａ及びｉ−ＧａＮ層１３ｂの表面はほとんど平坦になる。
【００１７】
次いで、ｉ−ＧａＮ層１３ａ及びｉ−ＧａＮ層１３ｂ上に、例えばＭＢＥ法等により、ノンドープのｉ−ＡｌＧａＮ層を成長させる。この結果、図１Ａ（ｄ）に示すように、ｉ−ＧａＮ層１３ａ上にｉ−ＡｌＧａＮ層１４ａ（第４の化合物半導体層）が形成され、ｉ−ＧａＮ層１３ｂ上にｉ−ＡｌＧａＮ層１４ｂ（第３の化合物半導体層）が形成される。ｉ−ＡｌＧａＮ層１４ａの表面は、ｉ−ＧａＮ層１３ａと同様に、Ｎ極性の（０００−１）面となり、ｉ−ＡｌＧａＮ層１４ｂの表面は、ｉ−ＧａＮ層１３ｂと同様に、Ｇａ極性の（０００１）面となる。ｉ−ＡｌＧａＮ層１４ａ及びｉ−ＡｌＧａＮ層１４ｂの厚さは、２ｎｍ〜１０ｎｍ程度（例えば５ｎｍ）とする。また、ｉ−ＡｌＧａＮ層１４ａ及びｉ−ＡｌＧａＮ層１４ｂの組成は、例えばＡｌ0.2Ｇａ0.8Ｎで表わされる。
【００１８】
次いで、図１Ｂ（ｅ）に示すように、ｉ−ＡｌＧａＮ層１４ａ上にアノード電極１５ａを形成し、ｉ−ＡｌＧａＮ層１４ｂ上にカソード電極１５ｃを形成する。アノード電極１５ａ及びカソード電極１５ｃの形成に当たっては、例えば、ｉ−ＡｌＧａＮ層１４ａの一部及びｉ−ＡｌＧａＮ層１４ｂの一部を露出するレジストパターンをｉ−ＡｌＧａＮ層１４ａ及びｉ−ＡｌＧａＮ層１４ｂ上に形成し、その後、蒸着法によりＴｉ層を形成し、その上に蒸着法によりＡｌ層を形成する。そして、レジストパターンを除去する。つまり、アノード電極１５ａ及びカソード電極１５ｃの形成では、例えば蒸着及びリフトオフの技術を用いる。続いて、窒素雰囲気中にて６００℃で熱処理を行い、アノード電極１５ａ及びカソード電極１５ｃのオーミックコンタクトを確立する。
【００１９】
次いで、図１Ｂ（ｆ）に示すように、例えばプラズマ増速化学気相成長（ＰＥＣＶＤ：plasma enhanced chemical vapor deposition）法により、アノード電極１５ａ及びカソード電極１５ｃを覆うパッシベーション膜１６をｉ−ＡｌＧａＮ層１４ａ及びｉ−ＡｌＧａＮ層１４ｂ上に形成する。
【００２０】
その後、必要に応じて配線（図示せず）等を形成してダイオードを完成させる。
【００２１】
ここで、ＧａＮ系半導体層の一般的なキャリアの分布について説明する。ＧａＮ系半導体層の表面には、Ｇａが配列した（０００１）面（Ｇａ極性の面）、Ｎが配列した（０００−１）面（Ｎ極性の面）という極性が異なる２種類が存在し得る。そして、Ｇａ極性とＮ極性との間では、自発分極及びピエゾ分極の向きが互いになっている。即ち、表面がＧａ極性のＧａＮ系半導体層では、表面近傍に負の自発分極が生じ、底面近傍に正の自発分極が生じるのに対し、表面がＮ極性のＧａＮ系半導体層では、表面近傍に正の自発分極が生じ、底面近傍に負の自発分極が生じる。また、ＡｌＧａＮの格子定数はＧａＮの格子定数よりも小さいため、ＧａＮ層上にエピタキシャル成長したＡｌＧａＮ層にはＧａＮ層との間の格子定数の違いによる引張歪が生じ、この引張歪に伴うピエゾ分極が生じる。即ち、表面がＧａ極性のＧａＮ系半導体層では、表面近傍に負のピエゾ分極が生じ、底面（ＧａＮ層との界面）近傍に正のピエゾ分極が生じるのに対し、表面がＮ極性のＧａＮ系半導体層では、表面近傍に正のピエゾ分極が生じ、底面（ＧａＮ層との界面）近傍に負のピエゾ分極が生じる。従って、表面がＧａ極性のＧａＮ系半導体層では、電界が底面から表面の方向に向かって生じるのに対し、表面がＮ極性のＧａＮ系半導体層では、電界が表面から底面の方向に向かって生じる。
【００２２】
そして、ＧａＮ層上にＡｌＧａＮ層がエピタキシャル成長により形成されている場合、上記のような自発分極及びピエゾ分極の作用により、ＧａＮ層のＡｌＧａＮ層との界面近傍にＡｌＧａＮ層に誘起された分極と逆の電荷が誘起される。即ち、表面が（０００１）面（Ｇａ極性の面）のＧａＮ層では電子が誘起され、表面が（０００−１）面（Ｎ極性の面）のＧａＮ層では正孔（ホール）が誘起される。
【００２３】
本実施形態では、上記のように、アノード電極１５ａ（第２の電極）は、表面がＮ極性のｉ−ＧａＮ層１３ａ及びｉ−ＡｌＧａＮ層１４ａ上方に形成されている。従って、図２に示すように、ｉ−ＡｌＧａＮ層１４ａ（第４の化合物半導体層）の表面近傍に正の分極が生じ、底面近傍に負の分極が生じ、ｉ−ＧａＮ層１３ａ（第２の化合物半導体層）の表面（ｉ−ＡｌＧａＮ層１４ａとの界面）近傍に正孔が誘起される。また、カソード電極１５ｃ（第１の電極）は、表面がＧａ極性のｉ−ＧａＮ層１３ｂ及びｉ−ＡｌＧａＮ層１４ｂ上に形成されている。従って、図２に示すように、ｉ−ＡｌＧａＮ層１４ｂ（第３の化合物半導体層）の表面近傍に負の分極が生じ、底面近傍に正の分極が生じ、ｉ−ＧａＮ層１３ｂ（第１の化合物半導体層）の表面（ｉ−ＡｌＧａＮ層１４ｂとの界面）近傍に電子が誘起される。そして、これらの誘起された正孔及び電子は自由キャリアとして作用する。このため、ｉ−ＧａＮ層１３ａはｐ型半導体層として機能し、ｉ−ＧａＮ層１３ｂはｎ型半導体層として機能する。本実施形態では、ｉ−ＧａＮ層１３ａ及び１３ｂが互いに接しているため、これらが一体となってダイオードとして機能する。
【００２４】
また、基板１１の表面に平行に、ｐ型半導体層として機能する領域及びｎ型半導体層として機能する領域が並んでいるので、シリコン系材料を用いた半導体装置と同様に、容易に集積化することが可能である。
【００２５】
また、このような本実施形態では、ｉ−ＧａＮ層１３ａ及び１３ｂの表面に高濃度の自由キャリアが存在するため、オン抵抗を低減することができる。また、ｐ型半導体層及びｎ型半導体層の形成に不純物のドーピングが不要であるため、不純物を十分に活性化させて低抵抗化するための高温下での熱処理も不要である。
【００２６】
ここで、本願発明者が行った第１の実施形態に関するシミュレーションについて説明する。このシミュレーションでは、図１Ｂ（ｆ）に示す構造のダイオードのｉ−ＧａＮ層１３ａ及び１３ｂの表面近傍におけるキャリア濃度の分布及びバンド形状を算出した。この結果を図３に示す。図３（ａ）はキャリア濃度の分布を示すグラフであり、図３（ｂ）はバンド形状を示すグラフである。なお、図３（ａ）及び（ｂ）の横軸は、基板１１の表面に平行な方向における位置を示している。「０．５μｍ」はアノード電極１５ａの直下の位置に相当し、「−０．５μｍ」はカソード電極１５ｃの直下の位置に相当し、「０μｍ」はアノード電極１５ａ及びカソード電極１５ｃ間の中央の位置に相当する。
【００２７】
図３（ａ）に示すように、ｉ−ＧａＮ層１３ａの表面近傍に正孔が誘起され、ｉ−ＧａＮ層１３ｂの表面近傍に電子が誘起されるという結果が得られた。また、図３（ｂ）に示すように、ｐｎ接合と同様のバンド形状が得られるという結果が得られた。つまり、ダイオードとして動作するという結果が得られた。
【００２８】
（第２の実施形態）
次に、第２の実施形態に係る電界効果トランジスタ（化合物半導体装置）の製造方法について説明する。図２Ａ乃至図２Ｃは、第２の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。
【００２９】
第２の実施形態では、先ず、図４Ａ（ａ）に示すように、サファイア基板等の基板２１上にＡｌＮ層２２を、例えばスパッタリング法等により形成する。ＡｌＮ層２２の厚さは、１０ｎｍ〜３０ｎｍ程度（例えば１０ｎｍ）とする。次いで、ｐ型領域（チャネルに相当する領域）を形成する予定の領域を開口するレジストパターンをマスクとして用いて、ＡｌＮ層２２のエッチングを行うことにより、図４Ａ（ｂ）に示すように、ＡｌＮ層２２に開口部２２ｂを形成する。その後、開口部２２ｂから露出している基板２１上及びＡｌＮ層２２上に、例えばＭＢＥ法等により、ノンドープのｉ−ＧａＮ層を成長させる。このとき、原料としては、例えば固体Ｇａ及びＮＨ3ガスを用いる。この結果、図４Ａ（ｃ）に示すように、開口部２２ｂから露出している基板２１上に、表面がＮ極性で（０００−１）面のｉ−ＧａＮ層２３ａが形成され、ＡｌＮ層１２上に、表面がＧａ極性で（０００１）面のｉ−ＧａＮ層２３ｂが形成される。ｉ−ＧａＮ層２３ａ及びｉ−ＧａＮ層２３ｂの厚さは、０．５μｍ〜５．０μｍ程度（例えば２μｍ）とする。ｉ−ＧａＮ層２３ａ及びｉ−ＧａＮ層２３ｂの厚さと比較するとＡｌＮ層２２の厚さが無視し得る程度に小さいため、ｉ−ＧａＮ層２３ａ及びｉ−ＧａＮ層２３ｂの表面はほとんど平坦になる。
【００３０】
次いで、ｉ−ＧａＮ層２３ａ及びｉ−ＧａＮ層２３ｂ上に、例えばＭＢＥ法等により、ノンドープのｉ−ＡｌＧａＮ層、ｎ型のｎ−ＡｌＧａＮ層及びｎ型のｎ−ＧａＮ層をこの順で成長させる。この結果、図４Ｂ（ｄ）に示すように、ｉ−ＧａＮ層２３ａ上に、ｉ−ＡｌＧａＮ層２４ａ、ｎ−ＡｌＧａＮ層２５ａ及びｎ−ＧａＮ層２６ａがこの順で形成され、ｉ−ＧａＮ層２３ｂ上に、ｉ−ＡｌＧａＮ層２４ｂ、ｎ−ＡｌＧａＮ層２５ｂ及びｎ−ＧａＮ層２６ｂがこの順で形成される。
【００３１】
ｉ−ＡｌＧａＮ層２４ａ、ｎ−ＡｌＧａＮ層２５ａ及びｎ−ＧａＮ層２６ａの表面は、ｉ−ＧａＮ層２３ａと同様に、Ｎ極性の（０００−１）面となり、ｉ−ＡｌＧａＮ層２４ｂ、ｎ−ＡｌＧａＮ層２５ｂ及びｎ−ＧａＮ層２６ｂの表面は、ｉ−ＧａＮ層２３ｂと同様に、Ｇａ極性の（０００１）面となる。
【００３２】
ｉ−ＡｌＧａＮ層２４ａ及びｉ−ＡｌＧａＮ層２４ｂの厚さは、２ｎｍ〜１０ｎｍ程度（例えば５ｎｍ）とする。ｉ−ＡｌＧａＮ層２４ａ及びｉ−ＡｌＧａＮ層２４ｂの組成は、例えばＡｌ0.2Ｇａ0.8Ｎで表わされる。ｎ−ＡｌＧａＮ層２５ａ及びｎ−ＡｌＧａＮ層２５ｂの厚さは、２ｎｍ〜５０ｎｍ程度（例えば３０ｎｍ）とする。ｎ−ＡｌＧａＮ層２５ａ及びｎ−ＡｌＧａＮ層２５ｂの組成は、例えばＡｌ0.2Ｇａ0.8Ｎで表わされる。ｎ型不純物としては、例えばＳｉが１×１０18ｃｍ-3〜１×１０20ｃｍ-3程度（例えば５×１０18ｃｍ-3）ドーピングされている。ｎ−ＧａＮ層２６ａ及びｎ−ＧａＮ層２６ｂの厚さは、２ｎｍ〜１０ｎｍ程度（例えば１０ｎｍ）である。ｎ型不純物としては、例えばＳｉが１×１０18ｃｍ-3〜１×１０20ｃｍ-3程度（例えば５×１０18ｃｍ-3）ドーピングされている。
【００３３】
次いで、図４Ｂ（ｅ）に示すように、ｎ−ＧａＮ層２６ａを挟む２個のｎ−ＧａＮ層２６ｂ上に、夫々ソース電極３１ｓ及びドレイン電極３１ｄを形成する。ソース電極３１ｓ及びドレイン電極３１ｄの形成に当たっては、例えば、各ｎ−ＧａＮ層２６ｂの一部を露出するレジストパターンをｎ−ＧａＮ層２６ａ及び２６ｂ上に形成し、その後、蒸着法によりＴｉ層を形成し、その上に蒸着法によりＡｌ層を形成する。そして、レジストパターンを除去する。つまり、ソース電極３１ｓ及びドレイン電極３１ｄの形成では、例えば蒸着及びリフトオフの技術を用いる。続いて、窒素雰囲気中にて６００℃で熱処理を行い、ソース電極３１ｓ及びドレイン電極３１ｄのオーミックコンタクトを確立する。
【００３４】
続いて、図４Ｂ（ｆ）に示すように、例えばＰＥＣＶＤ法により、ソース電極３１ｓ及びドレイン電極３１ｄを覆うパッシベーション膜２７をｎ−ＧａＮ層２６ａ及び２６ｂ上に形成する。
【００３５】
次いで、図４Ｃ（ｇ）に示すように、パッシベーション膜２７に、ゲート電極用の開口部２７ｇを形成する。開口部２７ｇの形成に当たっては、例えば、開口部２７ｇを形成する領域を露出するレジストパターンをパッシベーション膜２７上に形成し、このレジストパターンをマスクとして用いてパッシベーション膜２７をエッチングする。開口部２７ｇの形成後には、開口部２７ｇ内にゲート電極３１ｇを形成する。ゲート電極３１ｇの形成に当たっては、例えば、開口部２７ｇを露出するレジストパターンをパッシベーション膜２７上に形成し、その後、蒸着法によりＮｉ層を形成し、その上に蒸着法によりＡｕ層を形成する。そして、レジストパターンを除去する。つまり、ゲート電極３１ｇの形成でも、例えば蒸着及びリフトオフの技術を用いる。
【００３６】
続いて、図４Ｃ（ｈ）に示すように、例えばＰＥＣＶＤ法により、ゲート電極３１ｇを覆うパッシベーション膜２８をパッシベーション膜２７上に形成する。
【００３７】
その後、必要に応じて配線（図示せず）等を形成して電界効果トランジスタを完成させる。
【００３８】
このような方法で製造された電界効果トランジスタでは、上記のように、ゲート電極３１ｇ（第２の電極）は、表面がＮ極性のｉ−ＧａＮ層２３ａ、ｉ−ＡｌＧａＮ層２４ａ及びｎ−ＡｌＧａＮ層２５ａ上方に形成されている。従って、図５に示すように、ｉ−ＡｌＧａＮ層２４ａ及びｎ−ＡｌＧａＮ層２５ａを含むＡｌＧａＮ層２９ａ（第４の化合物半導体層）の表面近傍に正の分極が生じ、底面近傍に負の分極が生じ、ｉ−ＧａＮ層２３ａ（第２の化合物半導体層）の表面（ＡｌＧａＮ層２９ａとの界面）近傍に正孔が誘起される。また、ソース電極３１ｓ及びドレイン電極３１ｄ（第１及び第３の電極）は、表面がＧａ極性のｉ−ＧａＮ層２３ｂ、ｉ−ＡｌＧａＮ層２４ｂ及びｎ−ＡｌＧａＮ層２５ｂ上方に形成されている。従って、図５に示すように、ｉ−ＡｌＧａＮ層２４ｂ及びｎ−ＡｌＧａＮ層２５ｂを含むＡｌＧａＮ層２９ｂ（第３及び第６の化合物半導体層）の表面近傍に負の分極が生じ、底面近傍に正の分極が生じ、ｉ−ＧａＮ層２３ｂ（第５の化合物半導体層）の表面（ＡｌＧａＮ層２９ｂとの界面）近傍に電子が誘起される。そして、これらの誘起された正孔及び電子は自由キャリアとして作用する。このため、ｉ−ＧａＮ層２３ａはｐ型半導体層として機能し、ｉ−ＧａＮ層２３ｂはｎ型半導体層として機能する。本実施形態では、ｉ−ＧａＮ層２３ａがこれを挟む２個のｉ−ＧａＮ層２３ｂに接しているため、これらが一体となってノーマリオフ型の電界効果トランジスタとして機能する。つまり、ゲート電極３１ｇが接地されている間は、ソース電極３１ｓ及びドレイン電極３１ｄ間に電流が流れない。
【００３９】
また、基板２１の表面に平行に、ｐ型半導体層として機能する領域及びｎ型半導体層として機能する領域が並んでいるので、シリコン系材料を用いた半導体装置と同様に、容易に集積化することが可能である。
【００４０】
また、このような本実施形態でも、ｉ−ＧａＮ層２３ｂの表面に高濃度の電子が存在するため、オン抵抗を低減することができる。また、ｐ型半導体層及びｎ型半導体層の形成に不純物のドーピングが不要であるため、不純物を十分に活性化させて低抵抗化するための高温下での熱処理も不要である。
【００４１】
なお、ゲート電極３１ｇが絶縁膜を介してｎ−ＧａＮ層２６ａ上に形成されていてもよい。つまり、ＭＩＳ（metal-insulator-semiconductor）型となっていてもよい。
【００４２】
また、ｉ−ＧａＮ層２３ａ、ｉ−ＡｌＧａＮ層２４ａ、ｎ−ＡｌＧａＮ層２５ａ及びｎ−ＧａＮ層２６ａのソース−ドレイン間のサイズは特に限定されないが、電界効果トランジスタとして機能し得る範囲で極力狭いことが好ましい。第一に、一般的にＮ極性の結晶成長は困難であり、ｉ−ＧａＮ層２３ｂと比較してｉ−ＧａＮ層２３ａの結晶性が低くなりやすいからである。第二に、ｐ型半導体層として機能する領域を狭くして、高速動作を可能とするためである。第三に、ゲート電極３１ｇに付与する電位による制御を容易にするためである。
【００４３】
また、これらの化合物半導体装置は、例えば無線通信の基地局に含まれる高出力増幅器に用いることができる。また、電源用途として、ＤＣ−ＤＣコンバータ、ＡＣ−ＡＣコンバータ、ＡＣ−ＤＣコンバータ、高周波電源等に使用することができる。電源用途では、ＧａＮの高耐圧、低損失及び高速スイッチングの特性を活かして、高周波化による受動部品の小型化が可能となり、また、損失低減によるヒートシンクの小型化等が可能となる。そして、これらにより、電力変換装置の小型化、軽量化及び低コスト化が実現できる。
【００４４】
また、各化合物半導体層の材料は限定されない。例えば、ＧａＮ、ＡｌＮ又はＩｎＮ等の窒化物半導体を単独で用いてもよく、また、これらの混晶を用いてもよい。また、基板としてはサファイア基板が好ましいが、他の基板を用いてもよい。
【００４５】
また、化合物半導体層の成長条件も特に限定されない。有機金属気相成長（ＭＯＶＰＥ：metal-organic vapor phase epitaxy）法などを用いてもよい。
【００４６】
また、化合物半導体層上に形成する半導体素子はダイオード及び電界効果トランジスタに限定されない。例えば、ＩＧＢＴ（insulated gate bipolar transistor）を形成してもよい。
【符号の説明】
【００４７】
１１、２１：基板
１２、２２：ＡｌＮ層
１２ｂ、２２ｂ：開口部
１３ａ、１３ｂ、２３ａ、２３ｂ：ｉ−ＧａＮ層
１４ａ、１４ｂ、２４ａ、２４ｂ：ｉ−ＡｌＧａＮ層
１５ａ：アノード電極
１５ｃ：カソード電極
１６、２７、２８：パッシベーション膜
２５ａ、２５ｂ：ｎ−ＡｌＧａＮ層
２６ａ、２６ｂ：ｎ−ＧａＮ層
３１ｄ：ドレイン電極
３１ｇ：ゲート電極
３１ｓ：ソース電極
【図１Ａ】
2010263011.tif 000003
【図１Ｂ】
2010263011.tif 000004
【図２】
2010263011.tif 000005
【図３】
2010263011.tif 000006
【図４Ａ】
2010263011.tif 000007
【図４Ｂ】
2010263011.tif 000008
【図４Ｃ】
2010263011.tif 000009
【図５】
2010263011.tif 000010