(57)【要約】【課題】集積回路の発熱量が集積回路のパッケージの許容熱量を越えない構成を安価に実現したスイッチング電源装置を提供する。【解決手段】このスイッチング電源５０は、ＰＷＭ＿Ｈによって駆動されるＰＣＨＦＥＴ１２及びＰＷＭ＿Ｌによって駆動されるＮＣＨＦＥＴ１１を内蔵す集積回路２０と、集積回路２０の出力端子に接続され、コイル１５及び容量１６により構成されたフィルタと、を備えたスイッチング電源装置５０において、アノード端子をＧＮＤへ接続しカソード端子をＰＷＭＯに接続したダイオード１３と、アノード端子を出力端子へ接続しカソード端子をＶＣＣに接続したダイオード１４と、を集積回路２０の外部に備え、ＰＣＨＦＥＴ１２及びＮＣＨＦＥＴ１１が共にオフする期間を設け、この期間中はダイオード１３又はダイオード１４のいずれか一方を導通させることにより、集積回路２０の発熱を抑制するように構成した。【選択図】図１
2010263713.tif 000002
【特許請求の範囲】
【請求項１】
第一のＰＷＭ信号によって駆動されるハイサイドスイッチ素子及び第二のＰＷＭ信号によって駆動されるローサイドスイッチ素子を内蔵するスイッチング電源集積回路と、該スイッチング電源集積回路の出力端子に接続され、インダクタ素子及び容量素子により構成されたフィルタと、を備えたスイッチング電源装置において、
アノード端子をグランドへ接続しカソード端子を前記出力端子に接続した第１のダイオードと、アノード端子を前記出力端子へ接続しカソード端子を電源に接続した第２のダイオードと、を前記スイッチング電源集積回路の外部に備え、
前記ハイサイドスイッチ素子及び前記ローサイドスイッチ素子が共にオフする期間を設け、該期間中は前記第１のダイオード又は前記第２のダイオードのいずれか一方を導通させることにより、前記スイッチング電源集積回路の発熱を抑制するように構成したことを特徴とするスイッチング電源装置。
【請求項２】
前記スイッチング電源集積回路は、三角波を生成する三角波生成部と、
設定電圧と前記フィルタの出力電圧又は前記出力電圧の比例電圧とを比較し、該電圧の差分を積分することで前記三角波と比較する制御電圧を生成する差分積分器と、
前記制御電圧と前記三角波を比較し第三のＰＷＭ信号を生成する比較器と、
前記比較器により生成された第三のＰＷＭ信号を基に互いにスイッチングタイミングがずれた前記第一のＰＷＭ信号及び前記第二のＰＷＭ信号を生成するＰＷＭ生成部と、を備え、
前記設定電圧に応じて前記出力電圧が制御されることを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
前記出力端子を複数備える多出力のスイッチング電源装置において、
前記ハイサイドスイッチ素子及び前記ローサイドスイッチ素子を夫々の前記出力端子に備え、前記第１のダイオード及び前記第２のダイオードを前記各出力端子に備えることを特徴とする請求項１又は２に記載のスイッチング電源装置。
【請求項４】
ＡＣ電源を生成するＡＣ電源装置において、
請求項２又は３に記載のスイッチング電源装置と、トランスと、を備え、前記設定電圧として正弦波形状の電圧を入力し、前記出力電圧を前記トランスに印加したときの前記トランスの出力又は該トランスの出力の比例電圧を前記設定電圧と比較することで、ＡＣ電源を生成することを特徴とするＡＣ電源装置。
【請求項５】
電子写真方式に係る画像形成装置において、像担持体に一様な電荷を帯電する帯電用電源として請求項４に記載のＡＣ電源装置を使用したことを特徴とする画像形成装置。
【請求項６】
複数の像担持体を備える画像形成装置において、前記像担持体に一様な電荷を帯電する帯電用電源として請求項４に記載のＡＣ電源装置を複数備え、前記スイッチング電源集積回路は複数の出力端子を備える１つの集積回路としたことを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源装置に関し、さらに詳しくは、スイッチング電源を集積化した場合の集積回路の回路構成に関するものである。
【背景技術】
【０００２】
地球温暖化現象の進展に伴い、省エネ化はあらゆる場面での課題となっている。特に電源分野については省エネ電源が常識となっている。即ち、高効率な変換方法の重要性は非常に高く、スイッチング電源では高効率な変換方法が多く用いられている。つまり、スイッチング電源はドロッパ電源やシャント電源と比較し、構成上高効率な変換方法であるが、さらなる高効率化のために、ドライバＦＥＴのハイサイドとローサイドの同時スイッチングによる貫通電流防止（デッドタイム）を行なうことによって、効率化を高めていることはよく知られた方法である。
【０００３】
図１３は、従来のスイッチング電源において、ドライバＦＥＴを集積回路内に内蔵した場合のドライバ部及びフィルタに関する構成図である。図１３において、ドライバＦＥＴであるＰＣＨＦＥＴ１１２およびＮＣＨＦＥＴ１１１がそれぞれハイサイドドライバ、ローサイドドライバであり、パルス幅変調信号ＰＷＭ＿Ｈ、ＰＷＭ＿Ｌによって駆動される。ＰＷＭＯが集積回路１１８の出力端であり、フィルタのコイル１１５に接続される。
フィルタのコイル１１５および容量１１６は電源ボード上に配置され、フィルタの出力ＯＵＴが負荷１１７へ供給される。当然ながらフィルタのカットオフ周波数はＰＷＭ信号の周波数よりも低いところに設定される。一般的なＰＷＭ信号に対する出力ＯＵＴの電圧特性を図２に示す。ＰＷＭ信号のｄｕｔｙ比（ハイ期間／（ハイ期間＋ロー期間））に比例して出力電圧が高くなる。通常は出力電圧の一部をフィードバックし、設定値と比較することにより出力電圧の制御を行う。
【０００４】
図１３のスイッチング電源の動作について図１４〜１６にて説明する。通常ハイサイドドライバとローサイドドライバの駆動信号を共通とした場合には、駆動信号が電源とＧＮＤの間の中間電位の瞬間に、図１４のようにハイサイドドライバとローサイドドライバが同時に導通し、貫通電流１１９が流れてしまう。このような貫通電流１１８を防止するために、一般的にハイサイドドライバの駆動信号とローサイドドライバの駆動信号を別々に設け、それぞれのスイッチングタイミングを若干ずらすことにより、ドライバが同時にオンすることを防止する（デッドタイム）方法が使用される。
図１５がそのタイミングを示した図である。図１５において（１）がＰＣＨＦＥＴ１１２がオンの期間、（２）がＮＣＨＦＥＴ１１１がオンの期間であり、それ以外の期間がデッドタイムとなる。
【０００５】
図１６において、スイッチング電源における各タイミングでの電圧、電流、電力消費の変化を説明する。まず期間ａの前の状態ではＰＣＨＦＥＴ１１２がオンして電流がＰＣＨＦＥＴから容量１１６へ流れ込み、ＰＣＨＦＥＴが電力を消費している状態とする。電流の向きは図１３における矢印の向きを正とする。期間ａに入りＰＷＭ＿ＨがハイになるとＰＣＨＦＥＴがオフし、図１３のコイル１１５のインダクタンス特性の逆起電力により、ＰＷＭＯの電位がＧＮＤ以下まで遷移する。
そのときＰＷＭＯの電位がＧＮＤに対してＮＣＨＦＥＴ１１１の閾値電圧より低くなると、ＮＣＨＦＥＴ１１１が導通し、ＧＮＤからＰＷＭＯ（コイル１１５）へ電流が流れる（期間ａ）。期間ａの間、ＮＣＨＦＥＴ１１１に流れる電流およびコイル１１５の逆起電力は徐々に小さくなってくる。次にＰＷＭ＿Ｌをハイにしてデッドタイムが終了するとＮＣＨＦＥＴ１１１のオン抵抗が下がる（期間ｂ）。期間ｂの間に、ＰＷＭＯ電位はＧＮＤより高くなり、ＮＣＨＦＥＴ１１１に流れる電流は正の値となる。
【０００６】
次に、ＰＷＭ＿ＬをローにしてＮＣＨＦＥＴ１１１をオフすると、コイル１１５の逆起電力により、今度はＰＷＭＯの電位が、電源ＶＣＣよりも高くなる。ＰＷＭＯの電位が電源ＶＣＣに対してＰＣＨＦＥＴ１１２の閾値電圧より高くなると、ＰＣＨＦＥＴ１１２が導通し、ＰＷＭＯ（コイル１１５）から電源ＶＣＣへ電流が流れる（期間ｃ）。期間ｃの間、ＰＣＨＦＥＴ１１２に流れる電流およびコイル１１５の逆起電力は徐々に小さくなってくる。次にＰＷＭ＿Ｈをローにしてデッドタイム終了し、ＰＣＨＦＥＴ１１２のオン抵抗が下がる（期間ｄ）。期間ｄの間に、ＰＷＭＯ電位は電源ＶＣＣより低くなり、ＰＣＨＦＥＴ１１２に流れる電流は正の値となる。以上のような動作が繰り返し行われる。
ドライバＦＥＴにて消費される電力変化を図１６の一番下に示している。貫通電流１１８がないと仮定した場合、最も消費電力が大きくなるのは期間ａ、期間ｃ等ドライバのオン抵抗が大きくなる期間である。一般にはこの期間を出来るだけ短くし、なおかつ貫通電流を防止して、全体としての消費電力を抑制することが求められる。
特許文献１には、このデッドタイムを最適に調整することで電源全体としての効率を上げる方法について開示されている。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１のように、ハイサイドＦＥＴとローサイドＦＥＴが共にオフする時間（デッドタイム）を調整することで電源全体としての効率を上げることは可能であるが、そのために、電源の出力端子にＤＣパワー調整システムを必要とし、複数の電源が必要な場合は、全体のコストが嵩むといった問題がある。
また、通常スイッチング電源はドライバとしてパワーＭＯＳＦＥＴを使用し、大電力を供給する場合などは、ドライバＦＥＴは単独部品を使用する場合が多い。しかし用途によって、もしくは比較的消費電力の小さな電源においては、ドライバＦＥＴを制御集積回路に内蔵する場合もありえる。例えば、画像形成装置内部における作像プロセス（帯電、現像、転写）用高圧電源のように、タンデム機の場合には４色分電源が必要であり、１つ当たりの電力供給量は小さくても異なる多数の電源が必要となる場合がある。そのような場合、単独部品のパワーＭＯＳＦＥＴを使用すると部品点数が増加し、また部品配置が複雑になるため、ドライバＦＥＴを電源制御用集積回路と一体化することは有用である。
【０００８】
しかし複数のドライバＦＥＴを内蔵する場合、もしくは１つであっても電力供給量が大きい場合、ドライバＦＥＴのオン抵抗による発熱量が集積回路のパッケージの許容熱量を越えてしまう可能性が考えられる。パッケージの許容熱量は、例えばパッケージの熱抵抗値を５５℃／Ｗとした場合、大気温度７０度の動作までを保証し、半導体のジャンクション温度１２５度まで動作を保証しようとすると、パッケージの許容熱量は（１２５−７０）／５５＝１Ｗから最大１Ｗとなる。
この許容熱量を越える場合、集積回路として動作を保証することが困難となるため、通常なんらかの放熱対策を施すこととなる。例えば、放熱特性の高いセラミックパッケージを使用したり、放熱ＦＩＮを配備するなど考えられるが、いずれにしてもコストが高くなってしまう。
本発明は、かかる課題に鑑みてなされたものであり、ドライバＦＥＴを集積回路に内蔵する場合に、集積回路の発熱量が集積回路のパッケージの許容熱量を越えない構成を安価に実現したスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明はかかる課題を解決するために、請求項１は、第一のＰＷＭ信号によって駆動されるハイサイドスイッチ素子及び第二のＰＷＭ信号によって駆動されるローサイドスイッチ素子を内蔵するスイッチング電源集積回路と、該スイッチング電源集積回路の出力端子に接続され、インダクタ素子及び容量素子により構成されたフィルタと、を備えたスイッチング電源装置において、アノード端子をグランドへ接続しカソード端子を前記出力端子に接続した第１のダイオードと、アノード端子を前記出力端子へ接続しカソード端子を電源に接続した第２のダイオードと、を前記スイッチング電源集積回路の外部に備え、前記ハイサイドスイッチ素子及び前記ローサイドスイッチ素子が共にオフする期間を設け、該期間中は前記第１のダイオード又は前記第２のダイオードのいずれか一方を導通させることにより、前記スイッチング電源集積回路の発熱を抑制するように構成したことを特徴とする。
【００１０】
請求項２は、前記スイッチング電源集積回路は、三角波を生成する三角波生成部と、設定電圧と前記フィルタの出力電圧又は前記出力電圧の比例電圧とを比較し、該電圧の差分を積分することで前記三角波と比較する制御電圧を生成する差分積分器と、前記制御電圧と前記三角波を比較し第三のＰＷＭ信号を生成する比較器と、前記比較器により生成された第三のＰＷＭ信号を基に互いにスイッチングタイミングがずれた前記第一のＰＷＭ信号及び前記第二のＰＷＭ信号を生成するＰＷＭ生成部と、を備え、前記設定電圧に応じて前記出力電圧が制御されることを特徴とする。
請求項３は、前記出力端子を複数備える多出力のスイッチング電源装置において、前記ハイサイドスイッチ素子及び前記ローサイドスイッチ素子を夫々の前記出力端子に備え、前記第１のダイオード及び前記第２のダイオードを前記各出力端子に備えることを特徴とする。
【００１１】
請求項４は、ＡＣ電源を生成するＡＣ電源装置において、請求項２又は３に記載のスイッチング電源装置と、トランスと、を備え、前記設定電圧として正弦波形状の電圧を入力し、前記出力電圧を前記トランスに印加したときの前記トランスの出力又は該トランスの出力の比例電圧を前記設定電圧と比較することで、ＡＣ電源を生成することを特徴とする。
請求項５は、電子写真方式に係る画像形成装置において、像担持体に一様な電荷を帯電する帯電用電源として請求項４記載のＡＣ電源装置を使用したことを特徴とする。
請求項６は、複数の像担持体を備える画像形成装置において、前記像担持体に一様な電荷を帯電する帯電用電源として請求項４記載のＡＣ電源装置を複数備え、前記スイッチング電源集積回路は複数の出力端子を備える１つの集積回路としたことを特徴とする。
【発明の効果】
【００１２】
本発明によれば、ドライバＦＥＴを内蔵したスイッチング電源集積回路において、出力端子にダイオードを接続し、ドライバＦＥＴがオフ期間に外付けダイオードに還流電流を流すことにより、集積回路における発熱量を低減させることが可能となる。
また、本発明のスイッチング電源集積回路の発熱低減方法をフィードバック制御電源に採用することにより、フィードバック制御電源の発熱量低減を可能とする。
また、多出力電源の場合においても、スイッチング電源集積回路の発熱量低減に効果がある。
また、高圧電源の場合においても、集積回路の発熱量低減に効果がある。
また、画像形成装置内部の帯電装置において本発明の集積回路を採用することにより、集積回路における発熱量を低減させることが可能となる。
また、カラー画像形成装置においても帯電装置の高圧電源として上述の集積回路を採用することにより、集積回路における発熱量を低減させることが可能となる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施形態に係るスイッチング電源のドライバ部及びフィルタ及びダイオードに関する構成図である。
【図２】ＰＷＭデューティとＶＣＣの関係を表す図である。
【図３】本発明のスイッチング電源の各部の波形を示す図である。
【図４】図１の構成を使用したスイッチング電源の構成を示す図である。
【図５】図４における三角波生成部の構成を示す図である。
【図６】図４における差分積分器２３の構成図を示す図である。
【図７】図４におけるデッドタイム生成部を示す図である。
【図８】高圧ＡＣ電源の構成例を示す図である。
【図９】本発明に係る帯電装置の構成の一例を示す図である。
【図１０】帯電ローラの外観を示す斜視図である。
【図１１】画像形成装置の作像部の構成を示す図である。
【図１２】タンデム型画像形成装置の作像部の構成を示す図である。
【図１３】従来の実施形態に係るスイッチング電源のドライバ部及びフィルタ及びダイオードに関する構成図である。
【図１４】貫通電流の様子を示す図である。
【図１５】駆動信号のタイミング関係を示す図である。
【図１６】従来のスイッチング電源の各部の波形を示す図である。
【発明を実施するための形態】
【００１４】
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
図１は、本発明の実施形態に係るスイッチング電源のドライバ部及びフィルタ及びダイオードに関する構成図である。このスイッチング電源５０は、ＰＷＭ＿Ｈ（第一のＰＷＭ信号）によって駆動されるＰＣＨＦＥＴ（ハイサイドスイッチ素子）１２及びＰＷＭ＿Ｌ（第二のＰＷＭ信号）によって駆動されるＮＣＨＦＥＴ（ローサイドスイッチ素子）１１を内蔵するスイッチング電源集積回路（以下、単に集積回路と呼ぶ）２０と、集積回路２０の出力端子に接続され、コイル（インダクタ素子）１５及び容量（容量素子）１６により構成されたフィルタと、を備えたスイッチング電源装置５０において、アノード端子をＧＮＤ（グランド）へ接続しカソード端子をＰＷＭＯ（出力端子）に接続したダイオード（第１のダイオード）１３と、アノード端子を出力端子へ接続しカソード端子をＶＣＣ（電源）に接続したダイオード（第２のダイオード）１４と、を集積回路２０の外部に備え、ＰＣＨＦＥＴ１２及びＮＣＨＦＥＴ１１が共にオフする期間を設け、この期間中はダイオード１３又はダイオード１４のいずれか一方を導通させることにより、集積回路２０の発熱を抑制するように構成した。
【００１５】
即ち、図１において、ドライバＦＥＴであるＰＣＨＦＥＴ１２およびＮＣＨＦＥＴ１１は集積回路２０内部に内蔵されている。ＰＣＨＦＥＴ１２のオンオフを制御する信号はＰＷＭ＿Ｈであり、ＮＣＨＦＥＴ１１のオンオフを制御する信号はＰＷＭ＿Ｌであり、ともにパルス幅変調信号である。ＰＷＭＯが集積回路２０の出力端であり、フィルタのコイル１５に接続される。フィルタのコイル１５および容量１６は電源ボード上に配置される。ダイオード１３およびダイオード１４は集積回路２０外部に配置されており、ＰＣＨＦＥＴ１２およびＮＣＨＦＥＴ１１がともにオフの期間に還流電流を流すために使用される。一般的なＰＷＭ信号に対する出力ＯＵＴの電圧特性を図２に示す。ＰＷＭ信号のｄｕｔｙ比（ハイ期間／（ハイ期間＋ロー期間））に比例して出力電圧が高くなる。通常は出力電圧の一部をフィードバックし、設定値と比較することにより出力電圧を制御を行う。
図１のスイッチング電源の動作について図３にて説明する。図３において、各タイミングでの電圧、電流、電力消費の変化を示している。まず期間ａの前の状態ではＰＣＨＦＥＴ１２がオンして電流がＰＣＨＦＥＴから容量１６へ流れ込み、ＰＣＨＦＥＴが電力を消費している状態とする。電流の向きは図１における矢印の向きを正とする。期間ａに入りＰＷＭ＿ＨがハイになるとＰＣＨＦＥＴ１２がオフし、図１のコイル１５のインダクタンス特性の逆起電力により、ＰＷＭＯの電位がＧＮＤ以下まで遷移する。そのときＰＷＭＯの電位がＧＮＤに対してダイオード１３のオン電圧より低くなる（ダイオード１３の両端にオン電圧以上の電圧が正の向きにかかる）とダイオード１３が導通し、ＧＮＤからＰＷＭＯ（コイル１５）へダイオード１３を通して電流が流れる（期間ａ）。
【００１６】
ここでＮＣＨＦＥＴ１１の閾値電圧はダイオード１３のオン電圧よりも高いものと仮定する。期間ａの間、ダイオード１３に流れる電流およびコイル１５の逆起電力は徐々に小さくなってくる。次にダイオード１３の両端にかかる電圧がダイオード１３のオン電圧よりも小さくなる前に、ＰＷＭ＿ＬをハイにしてＮＣＨＦＥＴ１１をオンし導通させる（期間ｂ）。期間ｂの間に、ＰＷＭＯ電位はＧＮＤより高くなり、ＮＣＨＦＥＴ１１に流れる電流は正の値となる。
次に、ＰＷＭ＿ＬをローにしてＮＣＨＦＥＴ１１をオフすると、コイル１５の逆起電力により、今度はＰＷＭＯの電位が、電源ＶＣＣよりも高くなる。ＰＷＭＯの電位が電源ＶＣＣに対してダイオード１４のオン電圧より高くなるとダイオード１４が導通し、ＰＷＭＯ（コイル１５）から電源ＶＣＣへダイオード１４を通して電流が流れる（期間ｃ）。ここでＰＣＨＦＥＴ１２の閾値電圧はダイオード１４のオン電圧よりも高いものと仮定する。期間ｃの間、ＰＣＨＦＥＴ１２に流れる電流およびコイル１５の逆起電力は徐々に小さくなってくる。
【００１７】
次にダイオード１４の両端にかかる電圧がダイオード１４のオン電圧よりも小さくなる前に、ＰＷＭ＿ＨをローにしてＰＣＨＦＥＴ１２をオンし導通させる（期間ｄ）。期間ｄの間に、ＰＷＭＯ電位は電源ＶＣＣより低くなり、ＰＣＨＦＥＴ１２に流れる電流は正の値となる。
以上のような動作が繰り返し行われる。
ドライバＦＥＴにて消費される電力変化を図１６の場合と比較すると、期間ａ、期間ｃ、期間ｅの間、外付けのダイオード１３、ダイオード１４で電力消費するため、集積回路２０内部で消費する電力は小さくなることがわかる。特に、ダイオード１３、ダイオード１４としては、動作速度が速く、オン電圧が低く、オン抵抗が小さいショットキーダイオードなどを使用することが望ましい。また図３からもわかるように、期間ａ、期間ｃ、期間ｅのようにＰＣＨＦＥＴ１２、ＮＣＨＦＥＴ１１ともにオフしている期間は出来るだけ長い（ダイオード１３ 、ダイオード１４が導通している期間内で）ほうが集積回路２０での電力消費という意味では小さくなり有利である。
【００１８】
図４は図１の構成を使用したスイッチング電源の構成を示す図である。図４において、集積回路２０は三角波生成部２１、比較器２２、差分積分器２３、デッドタイム生成部２４、スイッチング駆動部２５から構成される。また集積回路２０の外部はダイオード１３、ダイオード１４、コイル１５、容量１６、フィードバック用抵抗分圧Ｒ１ 、Ｒ２、負荷１７で構成される。
入力電圧とＦＢ電圧との差分が差分積分器２３により積分され、制御信号として出力される。制御信号は三角波生成部２１で生成された三角波と比較器２２で比較され、ＰＷＭに変換される。ＰＷＭはデッドタイム生成部２４に入力され、ハイサイド駆動信号ＰＷＭ＿Ｈおよびローサイド駆動信号ＰＷＭ＿Ｌが生成される。ＰＷＭ＿ＨおよびＰＷＭ＿Ｌはスイッチング駆動部２５に入力され、ＰＷＭＯとして出力され、コイル１５と容量１６で構成されるフィルタにより平滑化され出力ＯＵＴが生成される。
出力ＯＵＴの分圧をＦＢ電圧としてフィードバックすることにより、全体として制御系が構成され、入力電圧に応じた出力電圧が生成される。スイッチング駆動部２５は図１のＰＣＨＦＥＴ１２、ＮＣＨＦＥＴ１１のようなドライバＦＥＴにより構成される。図４ではＦＢ電圧として出力ＯＵＴの分圧としたが、出力ＯＵＴをそのままＦＢ電圧としてもよい。
【００１９】
図５は図４における三角波生成部の構成を示す図である。図５において、三角波生成部２１は電流源Ｉ１とシュミットトリガ回路、トランジスタと容量Ｃ１により構成される。シュミットトリガ回路は入力電圧の遷移方向により閾値電圧が変わる回路であり、閾値を例えばｒｅｆ±Ｖｔｈとする。例えば、ＴＲＩＯＵＴがｒｅｆ＋Ｖｔｈを越えた場合、シュミットトリガ回路の出力が反転し、トランジスタがオンする。トランジスタによりＣ１に蓄えられた電荷が放電し、ＴＲＩＯＵＴは引き下げられる。
ここで今度はＴＲＩＯＵＴの電位がｒｅｆ−Ｖｔｈより低くなると、シュミットトリガ回路の出力が反転し、トランジスタがオフする。トランジスタがオフしている間は電流源Ｉ１により、容量Ｃ１へ充電される。このようにしてＴＲＩＯＵＴにはのこぎり型の三角波が生成される。
【００２０】
図６は図４における差分積分器２３の構成図を示す図である。図６においてオペアンプ２３ａには帰還がかけられており、ノードｎ１はバーチャルショートによりＦＢ電圧となる。入力電圧とＦＢ電圧との差電圧を抵抗Ｒで割った電流が、容量Ｃ２へ蓄えられることになり、積分出力が生成される。
図７は図４におけるデッドタイム生成部を示す図である。図７において図７（ａ）にＰＷＭからＰＷＭ＿ＬとＰＷＭ＿Ｈを生成する構成と、図７（ｂ）にタイミングチャートを示す。ノードＣにはあえて容量を付加することにより、ＡよりＢのノード変化を遅延させ、その期間をデッドタイムとして生成する。ＰＷＭ＿Ｈのほうが、ＰＷＭ＿Ｌよりもハイ期間は長いものとなる。
図８は高圧ＡＣ電源の構成例を示す図である。基本的に図４のスイッチング電源を基本としているが、出力ＯＵＴにトランス３４の１次側を接続し、２次側から高電圧を出力する。また入力電圧としては正弦波を入力している。高圧ＡＣ出力を分圧してＦＢ電圧としてフィードバックしている。トランス３４の１次側と２次側の巻き数比を１：ｎにすることにより、１次側に印加した入力電圧の振幅のｎ倍の振幅の高圧ＡＣ出力を生成することが出来る。
【００２１】
また、本発明に係る高圧ＡＣ電源装置を、帯電装置に適用することが好ましい。本発明に係る帯電装置２００の構成の一例を、図９に示す。帯電装置２００は、高圧ＡＣ電源装置１及び帯電ローラ２０１を有している。尚、本実施形態では、いわゆる近接帯電法によって感光体ドラム２１０が帯電されるものとするが、これに限られるものではない。
帯電ローラ２０１は、例えば、図１０に示されるように、棒状の芯金２０２と、芯金２０２をくるむように設けられ中抵抗に抵抗が設定されている円柱状の弾性層２０３と、弾性層２０３の外周を被覆し、耐摩耗性を向上させ、かつ異物付着性を低減させる被覆層２０４とを有している。そして、感光体ドラム２１０における像が形成されない部分が帯電されないようにスペーサ２０５が設けられている。
尚、スペーサ２０５は、帯電ローラ２０１ではなく、感光体ドラム２１０に設けても良い。また、帯電ローラ２０１と感光体ドラム２１０との間に、例えばベルトのようなシート状の部材をスペーサとして配置しても良い。このように高圧ＡＣ電源装置１を、帯電装置２００に適用することにより、帯電装置２００の省電力化を実現することができる。
【００２２】
さらに、本発明に係る高圧ＡＣ電源装置を、図１１に示すような画像形成装置に適用することが好ましい。画像形成装置３００は、感光体ドラム３０１の周囲に、感光体を高圧に帯電するＡＣ帯電装置（帯電装置２００）、ＤＣ帯電装置３０２、画像データを露光する光走査装置３０３、光走査装置３０３により記録された静電潜像に帯電したトナーを付着して顕像化する現像装置３０４、感光体ドラム３０１に付着したトナーを紙に転写する転写装置３０５、感光体ドラム３０１に残ったトナーを掻き取り備蓄するクリーニング装置３０６等を備えるものである。
尚、各部の構成及び動作については公知であるので、説明を省略する。また、図１１に示す画像形成装置は、カラー画像形成装置を含むのは勿論である。このように高圧ＡＣ電源装置１を有する帯電装置２００を画像形成装置３００に適用することにより、画像形成装置３００の省電力化を実現することができる。
【００２３】
また、図１２に複数の感光体ドラムを備えるカラー画像形成装置の構成図を示す。このカラー画像形成装置２０００は、４色（ブラック、シアン、マゼンタ、イエロー）を重ね合わせてフルカラーの画像を形成するタンデム方式の多色カラー画像形成装置であり、ブラック用の「感光体ドラムＫ１、帯電装置Ｋ２、現像装置Ｋ４、クリーニングユニットＫ５、及び転写装置Ｋ６」と、シアン用の「感光体ドラムＣ１、帯電装置Ｃ２、現像装置Ｃ４、クリーニングユニットＣ５、及び転写装置Ｃ６」と、マゼンタ用の「感光体ドラムＭ１、帯電装置Ｍ２、現像装置Ｍ４、クリーニングユニットＭ５、及び転写装置Ｍ６」と、イエロー用の「感光体ドラムＹ１、帯電装置Ｙ２、現像装置Ｙ４、クリーニングユニットＹ５、及び転写装置Ｙ６」と、光走査装置２０１０と、転写ベルト２０８０と、定着ユニット２０３０などを備えている。
各感光体ドラムは、図１２中の矢印の方向に回転し、各感光体ドラムの周囲には、回転順に帯電装置、現像装置、転写装置、クリーニングユニットがそれぞれ配置されている。各帯電装置は、対応する感光体ドラムの表面を均一に帯電する。
【００２４】
この帯電装置によって帯電された各感光体ドラム表面に光走査装置２０１０により光が照射され、各感光体ドラムに潜像が形成されるようになっている。そして、対応する現像装置により各感光体ドラム表面にトナー像が形成される。さらに、対応する転写装置により、記録紙に各色のトナー像が転写され、最終的に定着ユニット２０３０により記録紙に画像が定着される。
帯電装置Ｋ２、Ｃ２、Ｍ２、Ｙ２として図９の帯電装置を使用して、高圧ＡＣ電源装置として、図８の構成を使用し、各色用の高圧ＡＣ電源装置を１つの集積回路に集積化することにより、高圧電源ユニットの構成が簡略化され小型化が可能となる。
【符号の説明】
【００２５】
１１  ＮＣＨＦＥＴ、１２  ＰＣＨＦＥＴ、１３  ダイオード、１４  ダイオード、１５  コイル、１６  容量、１７  負荷、２０スイッチング電源集積回路、２１  三角波生成部、２２  比較器、２３  差分積分器、２４  デッドタイム生成部、２５  スイッチング駆動部、５０  スイッチング電源
【先行技術文献】
【特許文献】
【００２６】
【特許文献１】特開２００５−０９４９９４公報
【図１】
2010263713.tif 000003
【図２】
2010263713.tif 000004
【図３】
2010263713.tif 000005
【図４】
2010263713.tif 000006
【図５】
2010263713.tif 000007
【図６】
2010263713.tif 000008
【図７】
2010263713.tif 000009
【図８】
2010263713.tif 000010
【図９】
2010263713.tif 000011
【図１０】
2010263713.tif 000012
【図１１】
2010263713.tif 000013
【図１２】
2010263713.tif 000014
【図１３】
2010263713.tif 000015
【図１４】
2010263713.tif 000016
【図１５】
2010263713.tif 000017
【図１６】
2010263713.tif 000018