(57)【要約】【課題】メモリ素子及びその製造方法を提供する。【解決手段】メモリ素子及びその製造方法について開示し、該メモリ素子は、層間絶縁物質として水素を含まない前駆体を使用して形成したメモリ素子及びその製造方法である。メモリ素子の製造方法において、（ａ）第１電極を形成する段階と、（ｂ）前記第１電極上にメモリノードを形成する段階と、（ｃ）前記メモリノードと接し、構成成分として水素が含まれないソース物質を利用して形成された絶縁層を形成する段階と、（ｄ）前記メモリノード上に第２電極を形成する段階と、を含む。【選択図】図２
2010010685.tif 000002
【特許請求の範囲】
【請求項１】
メモリ素子の製造方法において、
（ａ）第１電極を形成する段階と、
（ｂ）前記第１電極上にメモリノードを形成する段階と、
（ｃ）前記メモリノードと接し、構成成分として水素が含まれないソース物質を利用して形成された絶縁層を形成する段階と、
（ｄ）前記メモリノード上に第２電極を形成する段階と、を含むメモリ素子の製造方法。
【請求項２】
前記ソース物質は、ＳｉＣｌ４、Ｓｉ２Ｃｌ６、Ｓｉ（ＮＯ２）４、Ｓｉ（Ｎ２Ｏ２）２、ＳｉＦ４、ＳｉＦ６またはＳｉ（ＣＮＯ）４であることを特徴とする請求項１に記載のメモリ素子の製造方法。
【請求項３】
前記メモリノードは、抵抗変換特性を有した遷移金属酸化物から形成されたメモリ要素であることを特徴とする請求項１または２に記載のメモリ抵抗体を含むメモリ素子の製造方法。
【請求項４】
前記メモリノードは、Ｎｉ酸化物、Ｃｕ酸化物、Ｔｉ酸化物、Ｈｆ酸化物、Ｚｒ酸化物、Ｚｎ酸化物、Ｗ酸化物、Ｃｏ酸化物、Ｆｅ酸化物、Ｎｂ酸化物、Ｐｒ酸化物、Ｍｎ酸化物、Ｔａ酸化物、Ｒｕ酸化物、Ｃａ酸化物、Ｓｒ酸化物のうち、いずれか一つを含む化合物から形成されたメモリ抵抗体を含むことを特徴とする請求項１から３の何れか一項に記載のメモリ素子の製造方法。
【請求項５】
前記絶縁層は、ＣＶＤまたはＡＬＤ工程によって形成することを特徴とする請求項１から４の何れか一項に記載のメモリ素子の製造方法。
【請求項６】
前記ＣＶＤ工程は、ソース物質をＯ２またはＨ２Ｏと混合することを特徴とする請求項５に記載のメモリ素子の製造方法。
【請求項７】
前記（ｂ）段階は、
前記第１電極上にスイッチ構造体を形成する段階と、
前記スイッチ構造体上に中間電極を形成する段階と、
前記中間電極上にメモリ抵抗体を形成する段階と、
前記スイッチ構造体、中間電極及びメモリ抵抗体をパターニングする段階と、を含むことを特徴とする請求項１に記載のメモリ素子の製造方法。
【請求項８】
前記スイッチ構造体は、二重層構造の酸化物ダイオードによって形成し、前記メモリ要素は、遷移金属酸化物を含むことを特徴とする請求項７に記載のメモリ素子の製造方法。
【請求項９】
前記メモリノードの表面から１ｎｍ深さ以下の領域での水素は、１ａｔ％以下で存在することを特徴とする請求項１に記載のメモリ素子の製造方法。
【請求項１０】
メモリ素子において、
第１電極と、
前記第１電極上に形成された酸化物を含むメモリノードと、
前記メモリノードと接し、構成成分として水素を含まないソース物質から形成された絶縁層と、
前記メモリノード上に形成された第２電極と、を含むメモリ素子。
【請求項１１】
前記メモリノードは、スイッチ構造体、メモリ要素、並びに前記スイッチ構造体及びメモリ要素間に形成された中間電極を含むことを特徴とする請求項１０に記載のメモリ素子。
【請求項１２】
前記メモリ要素は、抵抗変換特性を有した遷移金属酸化物から形成されたことを特徴とする請求項１１に記載のメモリ素子。
【請求項１３】
前記メモリノードは、Ｎｉ酸化物、Ｃｕ酸化物、Ｔｉ酸化物、Ｈｆ酸化物、Ｚｒ酸化物、Ｚｎ酸化物、Ｗ酸化物、Ｃｏ酸化物または、Ｆｅ酸化物、Ｎｂ酸化物、Ｐｒ酸化物、Ｍｎ酸化物、Ｔａ酸化物、Ｒｕ酸化物、Ｃａ酸化物、Ｓｒ酸化物またはそれらを含む化合物から形成されたメモリ抵抗体を含むことを特徴とする請求項１０から１２の何れか一項に記載のメモリ素子。
【請求項１４】
前記絶縁層は、前記メモリノードに直接接触するように形成されたことを特徴とする請求項１０から１３の何れか一項に記載のメモリ素子。
【請求項１５】
請求項１０ないし請求項１４のうちいずれか１項に記載のメモリ素子を含む多重レベルメモリアレイにおいて、
前記メモリ素子上に形成された第２メモリノードと、
前記第２メモリノードに直接接して形成された第２絶縁層と、
前記第２メモリノード上に形成された第３電極と、を含むことを特徴とする多重レベルメモリアレイ。
【請求項１６】
前記メモリノードの表面から１ｎｍ深さ以下の領域での水素は、１ａｔ％以下で存在することを特徴とする請求項１０に記載のメモリ素子。
【請求項１７】
前記メモリノードの表面から２ｎｍ深さ以下の領域での水素は、実質的に存在しないことを特徴とする請求項１０に記載のメモリ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
メモリ素子に係り、さらに詳細には、メモリ素子の層間絶縁物質として水素を含まない前駆体を使用して形成したメモリ素子及びその製造方法に関する。
【背景技術】
【０００２】
一般的に、半導体メモリアレイの構造は、回路的に連結された多数のメモリセルを含む。代表的な半導体メモリであるＤＲＡＭ（dynamic random access memory）の場合、単位メモリセルは、１個のスイッチと１個のキャパシタとから構成されるのが一般的である。ＤＲＡＭは、集積度が高く、かつ動作速度が速いという利点がある。しかし、電源が消えた後には、保存されたデータがいずれも消失してしまうという短所がある。電源が消えた後にも、保存されたデータが保存されうる不揮発性メモリ素子の代表的な例がフラッシュメモリである。フラッシュメモリは、揮発性メモリとは異なり、不揮発性の特性を有しているが、ＤＲＡＭに比べて集積度が低く、かつ動作速度が遅いという短所がある。
【０００３】
現在、多くの研究が進められている不揮発性メモリ素子として、ＭＲＡＭ（magnetic random access memory）、ＦＲＡＭ（ferroelectric random access memory）、ＰＲＡＭ（phase-change random access memory）及びＲＲＡＭ（resistance random access memory）などがある。
【０００４】
抵抗性メモリであるＲＲＡＭは、主に遷移金属酸化物の電圧による抵抗値が変わる特性（抵抗変換特性）を利用したものである。一般的な抵抗性メモリは、下部電極及び上部電極間に形成されたスイッチ構造体とメモリ抵抗体とを有する構造を採る。ここで、メモリ抵抗体は、一般的に遷移金属酸化物から形成され、スイッチ構造体は、金属酸化物を含むダイオード構造体によって形成される。電極と電極との間、及びメモリノード間には、絶縁物質から形成された絶縁物質が形成されるが、これを一般的にＩＭＤ（inter-metallic dielectric）及びＩＬＤ（inter-layer dielectric）といい、従来には、水素を含んだ前駆体物質、例えば、ＳｉＨ４物質が挙げられ、ＰＥＣＶＤ（plasma enhanced chemical vapor deposition）工程によってＳｉＯ２を形成した。しかし、水素を含んだ前駆体物質を使用することによって、メモリ素子の形成後、メモリ抵抗体及びダイオード構造体に水素が浸透し、劣化現象の原因になる問題点がある。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、メモリ素子の劣化現象を防止できるメモリ素子の構造及び製造方法を提供する。
【課題を解決するための手段】
【０００６】
前述の課題を解決するために、本発明は、メモリ素子の製造方法において、（ａ）第１電極を形成する段階と、（ｂ）前記第１電極上にメモリノードを形成する段階と、（ｃ）前記メモリノードと接し、構成成分として水素が含まれないソース物質を利用して形成された絶縁層を形成する段階と、（ｄ）前記メモリノード上に第２電極を形成する段階と、を含むメモリ素子の製造方法を提供する。
【０００７】
本発明の一側面において、前記ソース物質は、ＳｉＣｌ４、Ｓｉ２Ｃｌ６、Ｓｉ（ＮＯ２）４、Ｓｉ（Ｎ２Ｏ２）２、ＳｉＦ４、ＳｉＦ６またはＳｉ（ＣＮＯ）４であることを特徴とする。
【０００８】
また、本発明の一側面において、前記メモリノードは、抵抗変換特性を有した遷移金属酸化物から形成されたメモリ要素であることを特徴とする。
【０００９】
また、本発明の一側面において、前記メモリノードは、Ｎｉ酸化物、Ｃｕ酸化物、Ｔｉ酸化物、Ｈｆ酸化物、Ｚｒ酸化物、Ｚｎ酸化物、Ｗ酸化物、Ｃｏ酸化物、Ｆｅ酸化物またはＮｂ酸化物のうち、いずれか一つを含む化合物から形成されたメモリ抵抗体を含むことを特徴とする。
【００１０】
また、本発明の一側面において、前記絶縁層は、ＣＶＤまたはＡＬＤ工程によって形成することを特徴とする。
【００１１】
また、本発明の一側面において、前記ＣＶＤ工程は、ソース物質をＯ２またはＨ２Ｏと混合することを特徴とする。
【００１２】
また、本発明の一側面において、前記（ｂ）段階は、前記第１電極上にスイッチ構造体を形成する段階と、前記スイッチ構造体上に中間電極を形成する段階と、前記中間電極上にメモリ抵抗体を形成する段階と、前記スイッチ構造体、中間電極及びメモリ抵抗体をパターニングする段階と、を含むことを特徴とする。
【００１３】
また、本発明の一側面において、前記スイッチ構造体は、二重層構造の酸化物ダイオードによって形成し、前記メモリ要素は、遷移金属酸化物を含むことを特徴とする。
【００１４】
前述の課題を解決するために、本発明はまた、メモリ素子において、第１電極と、前記第１電極上に形成された酸化物を含むメモリノードと、前記メモリノードと接し、構成成分として水素を含まないソース物質から形成された絶縁層と、前記メモリノード上に形成された第２電極と、を含むメモリ素子を提供する。
【００１５】
本発明に一側面において、前記メモリノードは、スイッチ構造体、メモリ要素、並びに前記スイッチ構造体及びメモリ要素間に形成された中間電極を含むことを特徴とする。
【００１６】
また、本発明の一側面において、前記メモリ要素は、抵抗変換特性を有した遷移金属酸化物から形成されたことを特徴とする。
【００１７】
また、本発明の一側面において、前記メモリノードは、Ｎｉ酸化物、Ｃｕ酸化物、Ｔｉ酸化物、Ｈｆ酸化物、Ｚｒ酸化物、Ｚｎ酸化物、Ｗ酸化物、Ｃｏ酸化物または、Ｆｅ酸化物またはＮｂ酸化物、またはそれらを含む化合物から形成されたメモリ抵抗体を含むことを特徴とする。
【００１８】
また、本発明の一側面において、前記絶縁層は、前記メモリノードに直接接触するように形成されたことを特徴とする。
【００１９】
前述の課題を解決するために、本発明はさらにまた、前記メモリ素子を含む多重レベルメモリアレイにおいて、前記メモリ素子上に形成された第２メモリノードと、前記第２メモリノードに直接接して形成された第２絶縁層と、前記第２メモリノード上に形成された第３電極と、を含むことを特徴とする多重レベルメモリアレイを提供する。
【発明の効果】
【００２０】
本発明によって、メモリ素子の劣化現象を防止できるメモリ素子の構造及び製造方法の提供が可能になる。
【図面の簡単な説明】
【００２１】
【図１】多重レベルのメモリアレイ構造を示した図面である。
【図２】本発明の実施形態によるメモリ素子を示した図面である。
【図３Ａ】本発明の実施形態によるメモリ素子の製造方法を示した図面である。
【図３Ｂ】本発明の実施形態によるメモリ素子の製造方法を示した図面である。
【図３Ｃ】本発明の実施形態によるメモリ素子の製造方法を示した図面である。
【図３Ｄ】本発明の実施形態によるメモリ素子の製造方法を示した図面である。
【図４】従来技術によるメモリ素子のダイオード構造体に対して電圧を印加し、測定された電流密度値を示したグラフである。
【図５】本発明の実施形態によるメモリ素子のダイオード構造体に対して電圧を印加し、測定された電流密度値を示したグラフである。
【図６】本発明の実施形態によるメモリ素子のダイオード構造体の素子内部の水素濃度を測定した結果を示したグラフである。
【発明を実施するための形態】
【００２２】
以下、添付された図面を参照しつつ、本発明の実施形態によるメモリ素子の構造及びその製造方法について詳細に説明する。ここで、図面に図示されたそれぞれの層または領域の厚さ及び幅は、説明のために誇張されて図示されたものであることを明らかにしておく。
【００２３】
図１は、本発明の実施形態による多重レベルのメモリアレイ構造を示している。図１を参照すれば、本発明の実施形態による多重レベルのメモリアレイ構造１０は、第１電極１１上にメモリノード１２が形成されており、メモリノード１２上に第２電極１３が形成された交差点（クロスポイント）型メモリアレイ構造を有している。多重レベルのアレイ構造では、第２電極１３上に、メモリノード１４及び第３電極１５が反復的に形成される。ここで、メモリノード１２，１４は、抵抗変換特性を有した物質から形成されたメモリ要素を含んでいる。
【００２４】
図２は、本発明の実施形態による抵抗性メモリ素子の構造を示した図面である。図２を参照すれば、抵抗性メモリ素子２０はメモリノードＭＮを有し、メモリノードＭＮは、酸化物を含んだ構造でありうる。メモリノードＭＮは、図１のメモリノード１２に対応しうる。図２に図示されているように、メモリノードＭＮは、スイッチ構造体２２、中間電極２３及び／またはメモリ要素２４を含む。
【００２５】
図２を参照すれば、抵抗性メモリ素子２０は、下部電極２１上にスイッチ構造体２２が形成されており、スイッチ構造体２２上には、中間電極２３、メモリ要素２４及び上部電極２５が順次に形成された構造を有している。スイッチ構造体２２及びメモリ要素２４の位置は、選択的に変えて形成できる。図１の第１電極１１、メモリノード１２、第２電極１３などを除外した空き空間には、絶縁物質が形成されており、これを、図２において具体的に絶縁層２６でもって示した。絶縁層２６は、構成要素として水素を含まない一つまたはそれ以上のソース物質から形成されうる。絶縁層２６は、例えば、メモリノードＭＮに隣接して形成され、直接接触して形成されうる。
【００２６】
各層を形成する物質について具体的に説明すれば、次の通りである。下部電極２１、中間電極２３及び上部電極２５は、一般的に半導体素子に使われる電極物質を使用でき、例えば、Ａｌ、Ｈｆ、Ｚｒ、Ｚｎ、Ｗ、Ｃｏ、Ａｕ、Ｐｔ、Ｒｕ、ＩｒまたはＴｉのような金属物質または伝導性金属酸化物などがある。
【００２７】
メモリ要素２４は、抵抗性メモリ素子に使われる物質から形成し、遷移金属酸化物から形成されうる。例えば、Ｎｉ酸化物、Ｃｕ酸化物、Ｔｉ酸化物、Ｈｆ酸化物、Ｚｒ酸化物、Ｚｎ酸化物、Ｗ酸化物、Ｃｏ酸化物、Ｆｅ酸化物、Ｎｂ酸化物、Ｐｒ酸化物、Ｍｎ酸化物、Ｔａ酸化物、Ｒｕ酸化物、Ｃａ酸化物、Ｓｒ酸化物、またはそれらを含む化合物から形成されたものである。メモリ要素２４は、シリコン基板の物質、例えば、Ｎ＋型ポリシリコンを含まない物質から形成されうる。
【００２８】
スイッチ構造体２２は、主にダイオードによって形成され、ｐ型及びｎ型半導体物質の二重層（bilayer）構造の半導体ダイオード、またはｐ型及びｎ型酸化物を含む二重層構造の酸化物ダイオードから形成できる。ｐ型酸化物は、例えば、ＣｕＯ及びＮｉＯのうち、少なくとも一つを含んだものでありうる。そして、ｎ型酸化物は、例えば、ＺｎＯ及びＴｉＯのうち、少なくともいずれか一つを含んだものでありうる。しかし、スイッチ構造体２２として、他の酸化物が使われることも可能である。
【００２９】
絶縁層２６は、構成物質として水素を含まないソース物質を利用して形成したものである。例えば、絶縁層２６は、ＣＶＤ（chemical vapor deposition）またはＡＬＤ（atomic layer deposition）工程で蒸着されたＳｉＯ２でありうる。ソース物質は、ＳｉＣｌ４、Ｓｉ２Ｃｌ６、Ｓｉ（ＮＯ２）４、Ｓｉ（Ｎ２Ｏ２）２、ＳｉＦ４、ＳｉＦ６またはＳｉ（ＣＮＯ）４でありうる。他のソース物質としては、Ｓｉ及びＮ混合物、Ｓｉ及びＦ混合物、Ｓｉ及びＯ混合物、Ｓｉ，Ｎ及びＯ混合物を挙げることができる。ＣＶＤ工程中にソース物質は、Ｏ２またはＨ２Ｏと混合されうる。ソース物質が水素を含んでいないために、絶縁層２６の形成後、水素によるメモリ要素２４及びスイッチ構造体２２の劣化現象を減少あるいは防止させられる。
【００３０】
以下、本発明の実施形態によるメモリ素子の製造方法について、図面を参照しつつ詳細に説明する。
【００３１】
図３Ａないし図３Ｄは、本発明の実施形態によるメモリ素子の製造方法を示した図面である。
【００３２】
図３Ａを参照すれば、基板３１上に下部電極３２を形成する。具体的に、基板上に伝導性物質を塗布し、これをパターン化して図１の第１電極１１のような多数の電極ラインを形成するのである。そして、下部電極３２上に、スイッチ構造体３３、中間電極３４及びメモリ要素３５の物質を塗布し、パターニングする。スイッチ構造体３３、中間電極３４及びメモリ要素３５は、メモリノードＭＮ１を形成する。下部電極３２及び中間電極３４は、Ａｌ、Ｈｆ、Ｚｒ、Ｚｎ、Ｗ、Ｃｏ、Ａｕ、Ｐｔ、Ｒｕ、ＩｒまたはＴｉのような金属物質または伝導性金属酸化物から形成できる。
【００３３】
スイッチ構造体３３は、ｐ型酸化物及びｎ型酸化物の二重層構造によって、酸化物ダイオードから形成でき、ｐ型半導体及びｎ型半導体の二重層構造の半導体ダイオードによって形成できる。ｐ型酸化物はＣｕＯまたはＮｉＯなどがあり、ｎ型酸化物はＩｎＺｎＯまたはＴｉＯ２などがある。例えば、スイッチ構造体３３は、ｐ−ＣｕＯ／ｎ−ＩＺＯ（ＩｎＺｎＯ）の二重層構造によって形成されうる。前記例示した物質以外の他の酸化物の組み合わせでも、スイッチ構造体３３を形成することが可能である。
【００３４】
そして、メモリ要素３５は、抵抗変換特性を有した物質から形成できる。例えば、Ｎｉ酸化物、Ｃｕ酸化物、Ｔｉ酸化物、Ｈｆ酸化物、Ｚｒ酸化物、Ｚｎ酸化物、Ｗ酸化物、Ｃｏ酸化物、Ｆｅ酸化物、Ｎｂ酸化物、Ｐｒ酸化物、Ｍｎ酸化物、Ｔａ酸化物、Ｒｕ酸化物、Ｃａ酸化物、Ｓｒ酸化物、またはそれらを含む化合物から形成できる。メモリ要素３５は、シリコン基板の物質、例えば、ｎ型ポリシリコンなどを含まない状態で形成されたものでありうる。
【００３５】
図３Ｂを参照すれば、ＣＶＤまたはＡＬＤ工程を利用して、基板３１の上方に絶縁物質を蒸着し、絶縁層３６を形成する。絶縁層３６は、メモリノードＭＮ１に接して形成されうる。絶縁層３６は、構成成分として、水素を含まないソース物質を利用して形成したものであり、具体的に、ＳｉＣｌ４、Ｓｉ２Ｃｌ６、Ｓｉ（ＮＯ２）４、Ｓｉ（Ｎ２Ｏ２）２、ＳｉＦ４、ＳｉＦ６またはＳｉ（ＣＮＯ）４のようなソース物質を利用して形成したＳｉＯ２でありうる。他のソース物質としては、Ｓｉ及びＮ混合物、Ｓｉ及びＦ混合物、Ｓｉ及びＯ混合物、Ｓｉ，Ｎ及びＯ混合物を挙げることができる。ＣＶＤ工程中にソース物質は、Ｏ２またはＨ２Ｏと混合されうる。
【００３６】
図３Ｃを参照すれば、平坦化工程を実施し、メモリ要素３５の表面を露出させうる。このとき、平坦化工程としてＣＭＰ（chemical mechanical polishing）工程を利用できる。
【００３７】
図３Ｄを参照すれば、伝導性物質を塗布し、パターニングを実施し、メモリ要素３５上に上部電極３７を形成しうる。上部電極３７は、Ａｌ、Ｈｆ、Ｚｒ、Ｚｎ、Ｗ、Ｃｏ、Ａｕ、Ｐｔ、Ｒｕ、ＩｒまたはＴｉのような金属物質または伝導性金属酸化物から形成できる。下部電極３２が、第１方向に形成された場合、上部電極３７は、下部電極３２と交差する第２方向に形成できる。さらにメモリ領域の側部の下部電極３２と連結されたパッドを形成するために、絶縁層をエッチングする工程がさらに実施されうる。そして、図１のような多重アレイ構造を形成する場合、上部電極３７上に、また、スイッチ構造体、中間電極及びメモリ抵抗体を形成してパターニングした後、絶縁層を形成し、また電極を形成する工程を反復する。すなわち、第１電極形成後、メモリノードを形成し、メモリノードの側部に絶縁層を形成した後、第２電極を形成する。そして、第２電極上にさらにメモリノードを形成し、メモリノードの側部に絶縁層を形成し、メモリノード上に第３電極を形成する工程を実施する。
【００３８】
図４及び図５は、従来技術及び本発明によるメモリ素子のダイオードの電気的特性を示したグラフである。具体的に、電極をＰｔで形成し、ｐ型半導体層としてＣｕＯで形成し、ｎ型半導体層としてＩｎＺｎＯで形成した酸化物ダイオードを含む試片に対し、印加電圧に対する電流値を測定したグラフである。
【００３９】
図４は、従来技術によるメモリ素子のダイオード構造体に対して電圧を印加し、測定された電流密度値を示したグラフである。
【００４０】
図４を参照すれば、まず、ＣｕＯ／ＩＺＯ二重層構造のダイオードの両側にＰｔが形成された試片に対し、絶縁層を形成していない状態で電圧を印加し、その結果を得た（ＳｉＯ２堆積前）。次に、ＣｕＯ／ＩＺＯ二重層構造のダイオードの両側に、ＳｉＨ４ソースを利用してＰＥＣＶＤ（plasma enhanced chemical vapor deposition）工程で絶縁層を形成した後、さらに電圧を印加し、その結果を得た（ＳｉＨ４を用いたＳｉＯ２堆積）。図４を参照すれば、水素を含むソース物質で絶縁層を形成した場合、絶縁層が形成されていない状態に比べ、ダイオードが劣化され、グラフの偏差が非常に大きいことがかる。
【００４１】
図５は本発明の実施形態によるメモリ素子のダイオード構造体に対して電圧を印加し、測定された電流密度値を示したグラフである。
【００４２】
図５を参照すれば、ＣｕＯ／ＩＺＯ二重層構造のダイオードの両側にＰｔが形成された試片に対し、絶縁層を形成していない状態で電圧を印加し、その結果を得た（ＳｉＯ２堆積前）。次に、ＣｕＯ／ＩＺＯ二重層構造のダイオードの両側に、水素を含まないソースを利用してＣＶＤ工程で絶縁層を形成した後、さらに電圧を印加し、その結果を得た（ＳｉＨ４を用いたＳｉＯ２堆積）。図５を参照すれば、水素を含まないソース物質で絶縁層を形成した場合、絶縁層が形成されていない状態と比較し、偏差が非常に少ない電気的特性を有した結果を得られることが分かる。
【００４３】
結果的に、従来技術によるメモリ素子の製造工程で、水素を含むソース物質で絶縁層を形成する場合、残留した水素によってダイオード構造体またはメモリ抵抗体物質が劣化現象を引き起こす。従って、構成成分として水素を含まないソースを利用してＩＭＤ（inter-metallic dielectric）、ＩＬＤ（inter-layer dielectric）のような絶縁層を形成する場合、絶縁層形成前後の素子特性変化を防止し、信頼性のあるメモリ素子の製造が可能である。
【００４４】
図６は、本発明の実施形態によるメモリ素子のダイオード構造体の素子内部の水素濃度を測定した結果を示したグラフである。測定対象試片は、Ｐｔで下部電極を形成し、その前部に、スイッチ構造体としてＣｕＯ／ＩＺＯを形成したものである。このような試片に対して、絶縁層を形成していない状態で水素濃度を測定し（ＳｉＯ２堆積前）、ＳｉＨ４をソース物質としてＳｉＯ２絶縁層を形成した後、ＩＺＯ層内部の水素濃度を測定した（ＳｉＯ２堆積後）。水素濃度は、ＥＲＤＡ（elastic recoil detection analysis）法を利用して測定した。ＥＲＤＡ法では、Ｎ３＋イオンをダイオード構造体内に入射させ、入射されたＮ３＋イオンが水素原子と衝突してエネルギーを有した状態で放出される。そして、放出されたＮ３＋イオンのエネルギーを検出する。水素原子がダイオード構造体の表面内部の深いところに位置するように、水素原子と衝突した後で放出されるＮ３＋イオンは、低いエネルギーを有する。そして、水素原子がダイオード構造体の表面近くに位置すれば、水素原子と衝突した後で放出されるＮ３＋イオンは、高いエネルギーを有する。従って、Ｎ３＋イオンのエネルギーが相対的に高いほど、表面近くの水素濃度は相対的に高くなる。図６において点線は、絶縁層が形成されていない状態で、ダイオード構造体に対してＥＲＤＡ法で水素濃度を測定したものであり、実線は、ＳｉＨ４をソース物質として使用して絶縁層を形成した後、再び絶縁層を除去してダイオード構造体を露出させた後、ＥＲＤＡ法で水素濃度を測定したものである。
図６のグラフで横軸は、試片表面に窒素イオンを照射した後、試片から放出される水素と関連したエネルギーの大きさを示したものであり、試片内に水素が存在する深さを知ることができる。縦軸は、試片表面からの深さによって、存在する相対的な水素量（カウント）を示している。ダイオード構造体の表面近くに多量の水素が存在する場合、エネルギー値は、ほぼ６５−６７ｋｅｖほどである。
【００４５】
図６を参照すれば、Ｄ２領域は、ダイオード構造体の表面からおよそ１ｎｍ深さまでの領域であり、Ｄ３領域は、ダイオード構造体の表面からおよそ１〜２ｎｍ深さの領域である。図６から分かるように、絶縁層を形成しない場合には、自然状態の水素がＩＺＯ層内部に浸透して微量存在することが分かる。水素を含むソース物質であるＳｉＨ４を利用して絶縁層を形成した場合、ＩＺＯ層内部に相対的に多量の水素が浸透したことが分かる。具体的に、ＳｉＨ４をソース物質としてＳｉＯ２絶縁層を形成した場合（ＳｉＯ２堆積後）、水素がＩＺＯ層内部に浸透した領域を測定した結果、水素は、Ｄ１領域にかけて存在した。Ｄ１領域は、ダイオード構造体の表面からおよそ７ないし１０ｎｍまでの深さに該当する領域である。絶縁層を形成していない場合（ＳｉＯ２堆積前）には、自然状態の水素がほとんど特定領域（Ｄ２）で存在し、その深さは、表面から１ｎｍであった。一部微量の水素がそれ以下の領域（Ｄ３）に存在し、その深さは、１ｎｍ〜２ｎｍであった。Ｄ２領域、すなわち、ダイオード構造体の表面から１ｎｍより深い領域では、水素検出量が非常に低く、１ａｔ％以下で検出される。Ｄ３領域より深い領域、すなわち、ダイオード構造体の表面から２ｎｍより深い領域では、実質的に水素がほとんど検出されていない。すなわち、本発明の実施形態による、水素を構成成分として含まないソースを利用して絶縁層を形成する場合、メモリノードの表面から１ｎｍ深さより深い領域では、水素が１ａｔ％以下で存在しうる。そして、メモリノードの表面から２ｎｍ深さより深い領域では、水素がほとんど存在しないのである。
【００４６】
前記の説明で多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するものとするより、望ましい実施形態の例示として解釈されねばならない。本発明の実施形態によるメモリ素子の製造方法は、抵抗性メモリ素子だけではなく、特に、酸化物をスイッチ構造体またはメモリノードとして形成するメモリ素子に多様に適用可能である。また、スイッチ構造体はダイオードに限定されず、他の形態のスレショルドスイッチング素子（threshold switching device）などでもっても利用可能である。従って、本発明の範囲は、説明された実施形態によって定められるものではなく、特許請求の範囲に記載された技術的思想によって定められるのである。
【符号の説明】
【００４７】
１０    メモリアレイ構造
１１    第１電極
１２，１４，ＭＮ，ＭＮ１    メモリノード
１３    第２電極
１５    第３電極
２０    抵抗性メモリ素子
２１，３２    下部電極
２２，３３    スイッチ構造体
２３，３４    中間電極
２４，３５    メモリ要素
２５，３７    上部電極
２６，３６    絶縁層
【図１】
2010010685.tif 000003
【図２】
2010010685.tif 000004
【図３Ａ】
2010010685.tif 000005
【図３Ｂ】
2010010685.tif 000006
【図３Ｃ】
2010010685.tif 000007
【図３Ｄ】
2010010685.tif 000008
【図４】
2010010685.tif 000009
【図５】
2010010685.tif 000010
【図６】
2010010685.tif 000011