(57)【要約】【課題】残光に用いる容量を増やし、ピーク電流を低減することが可能な表示装置及びその駆動方法を提供する。【解決手段】表示装置は、複数のライン選択線と、複数のデータ線と、複数のライン選択線と複数のデータ線とが交差する箇所に配置された発光素子及び保持容量とを有する。ライン選択線の複数本ごとにブロック選択線が設けられ、ブロック選択線と複数のデータ線との交差によって区画されるブロックの各々において、前記ブロックに含まれる保持容量が並列接続され、並列接続された保持容量の一端が、ブロック選択線の信号によって開閉が制御される第１のスイッチを介してデータ線に接続されている。ライン選択線と発光素子とは、ライン選択線の信号により並列接続された保持容量の電荷が選択的に発光素子に供給される経路を形成している。【選択図】図１
2010156840.tif 000002
【特許請求の範囲】
【請求項１】
複数のライン選択線と、
複数のデータ線と、
前記複数のライン選択線と前記複数のデータ線とが交差する箇所に配置された発光素子及び保持容量と
を有する表示装置であって、
前記ライン選択線の複数本ごとにブロック選択線が設けられ、前記ブロック選択線と前記複数のデータ線との交差によって区画されるブロックの各々において、前記ブロックに含まれる前記保持容量が並列接続され、前記並列接続された保持容量の一端が、前記ブロック選択線の信号によって開閉が制御される第１のスイッチを介して前記データ線に接続されており、
前記ライン選択線と前記発光素子とは、前記ライン選択線の信号により前記並列接続された保持容量の電荷が選択的に前記発光素子に供給される経路を形成していることを特徴とする表示装置。
【請求項２】
前記経路は、前記発光素子の一方の端子が、前記並列接続された保持容量の、前記第１のスイッチを介して前記データ線に接続されている端子に接続され、他方の端子が前記ライン選択線に接続された経路であることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記経路は、前記発光素子の一方の端子が、前記ライン選択線の信号により開閉が制御される第２のスイッチを介して、前記並列接続された保持容量の前記一端に接続され、他端が定電圧源に接続されている経路であることを特徴とする請求項１に記載の表示装置。
【請求項４】
前記ブロック選択線に信号が印加されて前記ブロックが順次、選択され、選択された前記ブロックの前記第１のスイッチが閉じられている期間に、前記データ線から前記並列接続された保持容量に電荷が供給されて保持され、
前記第１のスイッチが切断されている期間に、前記ブロックの前記並列接続された保持容量の電荷が、前記ライン選択線の信号によって選択された前記発光素子に供給されて前記発光素子が発光することを特徴とする請求項１ないし３のいずれか１項に記載の表示装置。
【請求項５】
前記ブロック選択線の信号による前記ブロックの順次選択が、前記ライン選択線の信号によって選択されるラインを順次ずらせて繰り返されることにより、全てのラインの発光素子に電荷が供給されることを特徴とする請求項４に記載の表示装置。
【請求項６】
前記ブロック選択線の信号によって前記第１のスイッチの選択を開始した後、次に前記ブロック選択線の信号によって同じ前記第１のスイッチの選択が開始されるまでのブロック走査期間中、前記ライン選択線が前記ブロックに含まれる前記発光素子の選択を続けることを特徴とする請求項４又は５に記載の表示装置。
【請求項７】
前記保持容量は、前記ブロックに属する複数の前記発光素子に電荷を選択的に供給することを特徴とする請求項１ないし６のいずれか１項に記載の表示装置。
【請求項８】
複数のライン選択線と、
複数のデータ線と、
前記複数のライン選択線と前記複数のデータ線とが交差する箇所に配置された発光素子及び保持容量と、
前記ライン選択線の複数本ごとに設けられるブロック選択線と
を備え、
前記ブロック選択線と前記複数のデータ線との交差によって区画されるブロックの各々において、前記ブロックに含まれる前記保持容量が並列接続され、前記並列接続された保持容量の一端が、前記ブロック選択線の信号によって開閉が制御される第１のスイッチを介して前記データ線に接続され、
前記ライン選択線と前記発光素子とが、前記ライン選択線の信号により前記並列接続された保持容量の電荷が選択的に前記発光素子に供給される経路を形成している表示装置の駆動方法であって、
前記ブロック選択線に信号を印加して前記ブロックを選択し、選択されたブロックの前記第１のスイッチを閉じる工程Ａとし、
前記第１のスイッチが閉じられるタイミングに同期して、前記ライン選択線に信号を印加して前記ブロックに含まれる前記発光素子を選択する工程Ｂとし、
前記Ａ、Ｂの工程を、前記ブロックについて順次、行う工程を、前記ライン選択線により選択される前記発光素子を異ならせて繰り返すことを特徴とする表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスプレイに用いられる発光素子の表示装置及び駆動方法に関するものである。特に、有機及び無機ＥＬ（エレクトロルミネセンス）又はＬＥＤ（発光ダイオード）等のような発光輝度が素子を流れる電流により制御される電流制御型発光素子の表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
近年、有機物半導体材料を用いた、電子デバイスの開発が広く行なわれており、発光素子である有機ＥＬ（Electro-Luminescence）、有機ＴＦＴ（Thin Film Transistor）、有機太陽電池等の開発が報告されている。中でも、有機ＥＬディスプレイは、最も実用化に近い技術として有望視されている。有機ＥＬディスプレイパネルの構成には、パッシブマトリックス型とアクティブマトリックス型に分類される。
【０００３】
パッシブマトリックス型では、ＴＦＴが不要であるので、高精細化や基板の低コスト化といった利点がある。しかし、点滅駆動が前提となり、点灯時に流す電流値が大きくなるため、輝度と寿命に深刻なトレードオフが存在し、高輝度のディスプレイパネルを得ることが難しいとされる。また、寄生容量や瞬時輝度に起因する消費電力の増大が問題としてある。
【０００４】
一方、アクティブマトリックス型では、必ずしも点滅駆動させる必要が無く、常時点灯に近い動作が可能となるため、点灯時に流す電流値を低くすることができるため有機ＥＬの長寿命化や消費電力の面で有利となる。しかし、アクティブマトリックス型では、ＴＦＴの特性ドリフトや精細度、コスト、歩留まりの面で不利である。
【０００５】
パッシブマトリックス型とアクティブマトリックス型の長所を併せ持つ方式として、電荷蓄積手段に蓄積した電荷を、選択期間後に発光素子に流す事による発光（以下、これを残光と呼ぶ）を利用した駆動方法（以下、これを電荷駆動方式と呼ぶ）が提案されている。電荷蓄積手段としては、通常は基板上の画素回路内に設けたキャパシタを用いる。画素回路としてはシンプルで、スイッチと、キャパシタを１つずつ設ければ良い。電荷駆動方式については、特許文献１〜３などに紹介されている。
【０００６】
図６は、従来の電荷駆動方式の表示装置の構成を示す図である。画素１０１は、１つのキャパシタ８０１と、電荷の蓄積を制御する１つのスイッチ１０４と、発光素子から成る。なお、図６では一部の画素のみ示しているが、実際は横方向にＸ個、縦方向にＹ個、マトリクス状に配置されて表示領域を構成している。そして、各画素を行単位で選択するライン選択線１０７（１）〜１０７（Ｙ）と、各画素にデータ信号を入力するデータ線１０５（１）〜１０５（Ｘ）とから成る。発光素子は、例えば有機エレクトロルミネセンス（ＥＬ）素子が用いられる。
【０００７】
上記表示装置の動作原理について説明する。ライン選択線１０７からの信号によってスイッチ１０４がＯＮすると、データ線１０５から輝度データに応じたデータ電圧（又はデータ電流）がスイッチ１０４を介してキャパシタ８０１に印加される。これにより、データ電圧に応じた電流が発光素子に流れ、所望の輝度で発光する。
【０００８】
次に、ライン選択線１０７からの信号によってスイッチ１０４をＯＦＦすると、キャパシタ８０１に蓄積された電荷が発光素子１０２に流れ、残光を生じる。残光は電荷量で制御することができ、この電荷量はデータ電圧とキャパシタ８０１の容量で決定される。つまり、キャパシタ充電時のデータ電圧（又はデータ電流）に応じた発光に加え、電荷量に応じた残光を利用することで、所望の輝度を得る駆動方式である。
【０００９】
この方式を用いれば、画素回路がシンプルなので高精細化が容易であり、さらにＴＦＴをスイッチとして用いるので、ＴＦＴの特性ドリフトを考慮する必要がなく、ＴＦＴの歩留まりを上げることが可能となる。
【特許文献１】特開平０８−０５４８３６号公報
【特許文献２】特許第３２８１８４８号公報
【特許文献３】特開２０００−２７６１０９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかし、電荷駆動方式を用いる場合、残光が必要とする輝度に対して非常に小さいので、瞬時輝度が高くなってしまう。瞬時輝度が高くピーク電流が大きいので、ＤＣ成分の消費電力が大きくなってしまう。ここで、アクティブマトリックス型と同等の消費電力に低減するためには、ピーク電流を下げる事が必要となる。
【００１１】
同等の輝度を保ちながらピーク電流を低減するには、容量を大きくして残光時間を長くすれば良い。しかしながら、１画素あたりの有機ＥＬ素子の容量と、１画素内に作成できるキャパシタの容量にはレイアウト上の制限がある。例えば、ＶＧＡの３インチパネルを想定した場合、残光を利用して輝度５００ｃｄ／ｍ２を得るには、３００ｐＦ程度の容量が必要となる。これに対し、仮に１画素全域にレイアウトしても、有機ＥＬ素子とキャパシタを合わせて２〜３ｐＦ程度であり、僅かな残光しか得る事が出来ない。
【００１２】
従って、従来の容量に蓄積した電荷を発光素子に流し、発光（残光）させることで所望の輝度を得る駆動方法では、容量が小さいためにピーク電流を低減することが難しいという課題があった。
【００１３】
本発明の目的は、残光に用いる容量を増やし、ピーク電流を低減することが可能な表示装置及びその駆動方法を提供することにある。
【課題を解決するための手段】
【００１４】
上記目的を達成するため、本発明に係る表示装置は、複数のライン選択線と、複数のデータ線と、前記複数のライン選択線と前記複数のデータ線とが交差する箇所に配置された発光素子及び保持容量とを有する表示装置であって、前記ライン選択線の複数本ごとにブロック選択線が設けられ、前記ブロック選択線と前記複数のデータ線との交差によって区画されるブロックの各々において、前記ブロックに含まれる前記保持容量が並列接続され、前記並列接続された保持容量の一端が、前記ブロック選択線の信号によって開閉が制御される第１のスイッチを介して前記データ線に接続されており、前記ライン選択線と前記発光素子とは、前記ライン選択線の信号により前記並列接続された保持容量の電荷が選択的に前記発光素子に供給される経路を形成していることを特徴とする。
【００１５】
また、本発明に係る表示装置の駆動方法は、複数のライン選択線と、複数のデータ線と、前記複数のライン選択線と前記複数のデータ線とが交差する箇所に配置された発光素子及び保持容量と、前記ライン選択線の複数本ごとに設けられるブロック選択線とを備え、前記ブロック選択線と前記複数のデータ線との交差によって区画されるブロックの各々において、前記ブロックに含まれる前記保持容量が並列接続され、前記並列接続された保持容量の一端が、前記ブロック選択線の信号によって開閉が制御される第１のスイッチを介して前記データ線に接続され、前記ライン選択線と前記発光素子とが、前記ライン選択線の信号により前記並列接続された保持容量の電荷が選択的に前記発光素子に供給される経路を形成している表示装置の駆動方法であって、前記ブロック選択線に信号を印加して前記ブロックを選択し、選択されたブロックの前記第１のスイッチを閉じる工程Ａとし、前記第１のスイッチが閉じられるタイミングに同期して、前記ライン選択線に信号を印加して前記ブロックに含まれる前記発光素子を選択する工程Ｂとし、前記Ａ、Ｂの工程を、前記ブロックについて順次、行う工程を、前記ライン選択線により選択される前記発光素子を異ならせて繰り返すことを特徴とする。
【発明の効果】
【００１６】
本発明によれば、残光に用いる容量を増やし、ピーク電流を低減することが可能な表示装置及びその駆動方法を提供することができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明に係る表示装置及びその駆動方法の実施の形態について、図面を参照して説明する。
【００１８】
本実施形態に係る表示装置は、複数のライン選択線と、データ線と、ライン選択線とデータ線とが交差する箇所に配置された発光素子と、各発光素子に接続された電荷蓄積手段（保持容量）とを有し、発光素子に供給する電流を制御する。すなわち、データ線を介して電荷蓄積手段に信号が入力され、必要とする輝度に対応した電荷量を、これに対応した電圧として電荷蓄積手段に蓄積し、蓄積した電荷により所望の発光輝度で発光素子を駆動する。
【００１９】
この構成で、ライン選択線の複数本ごとに複数のブロック選択線が設けられる。ブロック選択線とデータ線とで区画される１つのブロック内で、電荷蓄積手段は、その接地されていないほうの端子が共通に接続され、並列接続された大きな容量を形成している。
ブロック選択線には、そのブロックを選択するブロック選択信号が印加される。このブロック選択信号により電荷蓄積手段が選択され、データ線を介して電荷蓄積手段に信号が入力される。
【００２０】
また、ブロックごとにスイッチが設けられる。このスイッチは、一端が並列接続された電荷蓄積手段に接続され、他端がデータ線に接続されている。このスイッチは、ブロック選択線に印加されるブロック選択信号によって開閉が制御される。
【００２１】
上記構成において、ブロックの選択時にデータ線より電荷蓄積手段に電荷が供給され、ブロックの非選択時に、電荷蓄積手段は、ライン選択線の信号によって、ブロックに属する１つの発光素子に選択的に電荷を流す。
【００２２】
ブロックが選択されている期間中は、ライン選択線に選択信号が印加されず、いずれの発光素子も選択しない。
【００２３】
しかし、ブロックが選択されている期間中も、そのブロック内の１つのライン選択線に選択信号を印加してもよい。このとき、データ線の電圧が直接発光素子に印加されて発光素子が発行する。ブロック選択期間が終わって、スイッチが切断された後、引き続いて同じラインを選択し、電荷蓄積手段の電荷を同じ発光素子に供給する。
【００２４】
ライン数に比べてブロックの数が少ない場合は、１つのブロック選択期間が１フレーム期間内で無視できない割合を占めるので、この期間中の発光も、時間的に平均化したときの輝度に寄与する。
【００２５】
ブロック選択信号により、複数のブロックが順次選択され、電荷蓄積手段にデータ線を介して電荷が供給される。これにより、１つのブロックが次に選択されるまでのブロック走査期間において、電荷蓄積手段からブロックに属する１つの発光素子に選択的に電荷を流す。
【００２６】
異なるブロック走査期間では、選択的に電荷を流す発光素子をブロック内で異ならせて、ブロック走査を複数回繰り返すことで１画面分の画像データを表示する。
【００２７】
従って、本実施形態によれば、複数の発光素子をブロック化することで電荷蓄積手段の容量を増やし、各発光素子をブロック単位でインターレース走査することによって、ブロック内の１つの発光素子に電荷を選択的に流し、残光を増やすことができる。この結果、ピーク電流を低減することが可能となる。
【００２８】
以下、本発明の具体的な実施例について説明する。
【実施例１】
【００２９】
図１は、本発明の第１の実施例の表示装置の構成を示す図である。
【００３０】
表示装置は、Ｘ本のデータ線１０５とＹ本のライン選択線１０７とが交差し、交差した箇所に、発光素子１０２と電荷保持手段である保持容量（キャパシタ）１０３が配置されている。保持容量１０３の一方の端子は発光素子に接続され、他方の端子は接地されている。他方端子の接続先は必ずしも接地電位である必要はなく、任意の定電圧源であればよい。接地されていないほうの端子は、データ線に沿ったｎ個が共通に接続されている。
【００３１】
図１では一部の画素のみ示しているが、実際は１つの発光素子１０２から成る画素１０１が、横方向にＸ個、縦方向にＹ個、マトリクス状に配置されて表示領域を構成している。発光素子１０２は、例えば有機エレクトロルミネセンス（ＥＬ）素子が用いられるが、これに限定されるものではない。Ｘ、Ｙなどの具体的な数値は、本実施例の最後に説明する。
【００３２】
従来の電荷による残光を利用した駆動方式では、電荷を蓄積するキャパシタ（保持容量）と、電荷の蓄積を制御するスイッチ１０４は、各画素１０１に１つずつ設けるのが普通であった。本発明の特徴として、同じ列の複数の画素１０１の電荷蓄積手段を並列に接続して共用キャパシタ（保持容量）１０３を形成し、さらにこの共用キャパシタ１０３の電荷を制御するスイッチ１０４を設ける。この共用キャパシタ１０３とスイッチ１０４、そして複数（ｎ）個の発光素子１０２（１）〜１０２（ｎ）の構成は、ライン（行）方向で同じに揃える。キャパシタが列方向に１つに並列接続され、１つのスイッチでデータ線に接続された画素の組を１つのブロック１０８と定義する。表示領域には、（ＸＹ／ｎ）個のブロック１０８が形成される。
【００３３】
本実施例では、列方向にも同じブロックの構成にしてある。しかし列方向には必ずしも同じでなくともよい。
【００３４】
同じ構成のＸ個のブロック１０８が並ぶ行を１つのラインブロックという。１つのラインブロックにはｎ本のライン選択線が含まれている。
【００３５】
同じラインブロックに属し、行方向に並ぶ各ブロック１０８に対して、１本のブロック選択線１０６が配置されている。全体でＹ／ｎ＝ｍ本のブロック選択線１０６（１）〜ブロック選択線１０６（ｍ）が配線される。そして、ブロック選択線１０６に不図示のドライバからブロック選択信号２０１が順に与えられることによって、各ブロック１０８のスイッチ１０４がブロック行単位で選択される。即ち、スイッチ１０４（１）→１０４（２）→…１０４（ｍ）の順にブロック行単位で選択する。ブロック行単位とは、１つのブロック選択線１０６と複数（Ｘ）本のデータ線１０５（１）〜１０５（Ｘ）とに接続される、全てのブロック１０８を指す。
【００３６】
また、各ブロック１０８には、データ信号を電圧又は電流信号として発光素子１０２に印加する、複数（Ｘ）本のデータ線１０５（１）〜１０５（Ｘ）が配線されている。データ線１０５は、ブロック１０８内のスイッチ１０４に接続されており、スイッチ１０４がブロック選択信号２０１によりＯＮすると、共用キャパシタの共通接続端子（接地されていないほう）とデータ線とが接続される。その結果、データ線の電圧信号がブロック１０８内の共用キャパシタ１０３に印加され、共用キャパシタ１０３にこの電圧が充電され、電荷が蓄積される。この電荷は、ブロック選択信号２０１が終了して０Ｖに戻り、スイッチ１０４が切断された後も維持される。
【００３７】
各ブロック１０８内の複数の発光素子１０２（１）〜１０２（ｎ）のカソード３０１には、各々、複数（ｎ）本のライン選択線１０７（１）〜１０７（ｎ）が配線される。このライン選択線に選択信号として他のラインより低いレベルの電圧を印加する。すると、そのラインの発光素子にだけ選択的に共用キャパシタの電荷が注入され、発光素子を発光させる。
【００３８】
このように、共用キャパシタの電荷は、選択した１つのラインの経路を流れる。本実施例では、他より低い電位にしたライン選択線とそれに接続された発光素子にだけ電流が流れる。
【００３９】
共用キャパシタにより大きな電荷が作られ、これが集中して選択経路の発光素子に流れるので、高い輝度の発光が得られる。
【００４０】
１フレーム期間には、次の動作が一通り行われる。
【００４１】
（Ａ）まず、ブロック選択線の信号により前記第１のスイッチがラインブロック順次で選択され、データ線と共用キャパシタが接続されて充電が行われる。
【００４２】
（Ｂ）ラインブロックの選択が終了すると、スイッチが切断され、切断後に、ライン選択線の信号により１つのラインが選択され、共用キャパシタの電荷が発光素子に供給される。
【００４３】
（Ｃ）この操作を全ラインブロックについて行うと、各ラインブロックから１ラインずつ発光素子が選択されて発光する。
【００４４】
（Ｄ）さらにこの全ラインブロックにわたる順次ブロック選択を繰り返して行い、繰り返しの都度、選択ラインを異ならせる。これにより全ラインの選択が１通り終了する。
【００４５】
ライン選択線１０７は、行単位で全ての発光素子１０２に接続され、不図示のドライバからライン選択信号２０２が行単位で与えられる。ライン選択信号２０２は、ブロック選択信号２０１に同期して（ｎ−１）行飛ばしでインターレース走査（ブロック単位で先頭ラインから順次選択）するよう与えられ、発光素子１０２は順次発光していく。
【００４６】
まず、発光素子１０２（１）→１０２（ｎ＋１）→…１０２（ｎ（ｍ−１）＋１）の（ｎ−１）本飛ばしの順で、各ブロックの先頭行が、発光する。ついで、各ブロックの２行目が選択されて、発光素子１０２（２）→１０２（ｎ＋２）→…１０２（ｎ（ｍ−１）＋２）の順で発光する。以下、同様の発光が続いて，最後に、各ブロックのｎ行目の発光素子が、発光素子１０２（ｎ）→１０２（２ｎ）→…１０２（ｍｎ＝Ｙ）の順で発光する。
【００４７】
ライン選択線１０７は、Ｘ個の発光素子１０２のカソード３０１に接続されており、行方向にカソード３０１がパターニングされているものとする。発光素子１０２は、選択期間中アノード−カソード端子間電圧で発光し、その後は共用キャパシタ１０３に蓄積された電荷量に応じて残光として発光する。
【００４８】
図３は、本実施例の表示装置における、スイッチ１０４と共用キャパシタ１０３、そして発光素子１０２の縦構造を示す図である。デバイス構造は、ボトムエミッション型としているが、トップエミッション型でも良く、これに限るものではない。
【００４９】
図３の例では説明を簡略化する為、共用キャパシタ１０３を共用する画素数ｎを３とした（図中の発光素子１０２（１）〜１０２（３）参照）。各発光素子１０２（１）〜１０２（３）には、それぞれ独立して配置されたカソード３０１と、互いに共通に配置されたアノード３０３と、カソード３０１及びアノード３０３間に配置された発光層３０２とを有する。なお、図中の二点鎖線矢印ｄ（１）〜ｄ（３）は、発光素子１０２（１）〜１０２（３）の発光方向を示す。
【００５０】
共用キャパシタ１０３は、発光素子１０２のアノード３０３と、共用キャパシタ電極３０４と、それらに挟まれた絶縁膜３０５とから形成される。共用キャパシタ電極３０４やアノード３０３には、例えばＩＴＯ（Indium Tin Oxide）を、絶縁膜３０５にはＳｉＮなどが用いられる。
【００５１】
スイッチ１０４は、図３の例では低温ポリシリコンＴＦＴで構成される。このＴＦＴには、半導体活性層となるポリＳｉ３１０上に、ソース／ドレイン電極（Ｓ／Ｄ電極）３０６と、ゲート酸化膜３０９及びゲート電極３０８が配置されている。ソース・ドレイン電極３０６と、ゲート電極３０８との間には、層間絶縁膜３０７が配置されている。スイッチ１０４は、図３に示す低温ポリシリコンＴＦＴに限らず、アモルファスシリコンＴＦＴや複合酸化物ＴＦＴなどでも良い。
【００５２】
前述した図６に示す従来の電荷駆動方式の表示装置は、１つの発光素子１０２に対して、１つのキャパシタ８０１を形成していた。これに対し、本実施例では、複数の発光素子１０２に対して、１つの共用キャパシタ１０３を形成して共有化し、キャパシタ１０３のレイアウト面積をｎ倍とした。即ち、キャパシタ１０３の容量をｎ倍とすることが可能となる。
【００５３】
次に、図１の表示装置の駆動方法について、詳細に説明する。
【００５４】
図２は、本実施例の表示装置のタイミングチャートを示す図である。横軸は時間を示し、１フレームの動作を説明している。
【００５５】
複数（ｍ）個のブロック選択信号２０１（１）〜（ｍ）は、図１の複数（ｍ）本のブロック選択線１０６（１）〜（ｍ）にそれぞれ印加される信号である。ブロック走査期間において、１選択期間にＨｉｇｈレベルとなる電圧パルスをブロック選択信号２０１として、（１）〜（ｍ）まで順次印加されていく。ブロック選択信号２０１がＨｉｇｈレベルとなる期間、ブロック１０８内のスイッチ１０４は、ＯＮとなり、共用キャパシタ１０３の１端子側（発光素子１０２のアノード３０３側）の電位がデータ線１０５に印加されたデータ電圧となる。この結果、データ電圧に応じた電荷が共用キャパシタ１０３に蓄積される。このように、ブロック走査期間で、複数（ｍ）個の共用キャパシタ１０３（１）〜（ｍ）には、ブロック行単位で順次、電荷が蓄積されていく。
【００５６】
ライン選択信号２０２は、あるラインにおいて、選択された期間のみ発光素子１０２が発光し、それ以外の期間は非発光となる信号が与えられる。具体的には、ライン選択信号２０２（１）は、ブロック選択信号２０１（１）がＨｉｇｈレベルになった時点からブロック走査期間はＬｏｗレベルとなり、それ以外の期間はＨｉｇｈレベルとなる。
【００５７】
即ち、ライン選択信号２０２がＬｏｗレベルの期間は、発光素子１０２の端子間電圧には閾値以上の電圧が印加されて発光する。逆に、ブロック選択信号２０１がＨｉｇｈレベルの期間は、発光素子１０２の端子間電圧には閾値以下（又は逆バイアス）の電圧が印加されて発光しない。このように、選択されたブロック１０８内で、あるラインの発光素子１０２を選択的に発光させる。このライン選択信号２０２は、ブロック選択信号２０１に同期して、先頭から（ｎ−１）行飛ばしでＹ行目までインターレース走査しながら、ライン選択線１０７に印加される。
【００５８】
即ち、ライン選択線１０７（１）→１０７（ｎ＋１）→…１０７（ｎ（ｍ−１）＋１）と、各ブロックの先頭行が（ｎ−１）本飛ばしで走査される。ついで、ライン選択線１０７（２）→１０７（ｎ＋２）→…１０７（ｎ（ｍ−１）＋２）と、各ブロックの２行目が同じく（ｎ−１）本飛ばしで走査される。これが各ブロックの最終行の走査、即ちライン選択線１０７（ｎ）→１０７（２ｎ）→…１０７（ｍｎ＝Ｙ）まで行われ、１フレームが完了する。１フレーム期間で、すべてのライン選択線１０７（１）〜１０７（Ｙ）が１回ずつ走査される。
【００５９】
発光素子１０２は、ライン選択信号２０２に対応して、発光素子１０２（１）→１０２（ｎ＋１）→…１０２（ｎ（ｍ−１）＋１）→１０２（２）→１０２（ｎ＋２）→…１０２（ｎ（ｍ−１）＋２）→…１０２（Ｙ）と、（ｎ−１）行飛ばしで、行単位で発光する。各発光素子１０２は、選択期間はデータ電圧とライン選択信号２０２（発光素子１０２のカソード電位）の電圧差に応じた電流が流れて発光し、その後は共用キャパシタ１０３に蓄積された電荷が発光素子１０２に電流として供給され、この電流は徐々に減衰するので、図２に示すように減衰する光として発光する。
【００６０】
図２のタイミングチャートでは、ライン選択信号２０２は、ブロック選択信号２０１の立ち上がりに同期して選択レベル（Ｌｏｗレベル）になる。すなわち、ブロック選択期間の開始と同時にそのブロックの１つのラインが選択され、ブロック選択期間が終了した後も、同じラインが引き続いて選択されている。
【００６１】
ブロック選択信号２０１の選択期間には、データ線と発光素子のアノードが直接接続された状態となり、発光素子１０２にはデータ線から直接電流が供給され、一定の発光強度で発光する。ブロック選択信号が非選択レベルに戻った後は、共用キャパシタ１０３に蓄積された電荷が発光素子に供給されるが、この電荷は減衰するので、それに伴って発光素子の電流２０３も減衰していく。
【００６２】
以上のように、電荷を蓄積するキャパシタをｎ個の発光素子１０２で共有することで増やし、インターレース走査することによって、従来よりも残光をｎ倍に増やすことができる。これは、共用キャパシタ１０３のレイアウト面積がｎ倍なので容量もｎ倍となり、容量に比例する電荷量がｎ倍となる為である。
【００６３】
本発明の目的である、ピーク電流の低減について、その効果を示す。パッシブマトリクス型の駆動方式に対して、従来の電荷駆動方式では、選択期間の発光に対する残光の比をａとすると、ピーク電流＝１／（１＋ａ）に低減することができる。従来は残光が小さいので、ピーク電流を大幅に低減することが難しかった。これに対し、本実施例を用いると、残光をｎ倍に増やすことができるので、ピーク電流＝１／（１＋ａ・ｎ）に低減することが可能となる。
【００６４】
１つのラインブロックに含まれるラインの数ｎは、２本以上であれば残光が利用できる。しかし、ラインの総数に比べてｎがあまり小さいと、ラインブロック数が増えてブロック走査期間が長くなる。ブロック走査時間が残光の減衰時間よりはるかに長くなるのと、残光の寄与が減ってしまう。
【００６５】
逆に、ｎが大きくライン総数の１／３や１／２になっても、１つのラインブロック中のライン本数が増えて、１つのラインの選択周期が長くなり、同様に残光の寄与が小さくなる。１ラインブロック中のライン数とラインブロック数とを同程度にすると、１つのラインの発光素子の選択間隔が短くなり、この間隔を残光の減衰時間に合わせることが好ましい。
【００６６】
ここで、実際の表示装置として、横方向にＸ＝１９２０個、縦方向にＹ＝４８０個の画素がマトリクス状に配置された構成を例にとり、これをｎ＝２４本ずつのラインブロックに分け、ｍ＝２０本のブロック選択線を配置する場合について説明する。
【００６７】
スイッチ１０４は、ｎ型の低温ポリシリコンＴＦＴとする。共用キャパシタ１０３の容量は、１画素分の容量を２ｐＦとすれば、４８ｐＦとなる。この共用キャパシタ１０３とスイッチ１０４、そして２４個の発光素子１０２（１）〜１０２（２４）が、１つのブロック１０８を構成する。表示領域には、ＸＹ／ｎ＝３８４００個のブロック１０８が形成される。
【００６８】
図２のタイミングチャートにおいて、１フレーム期間は１６．７ｍｓ、フレーム周波数は６０Ｈｚである。ライン選択期間は約３５μｓである。２０本のブロック選択線の走査に要する時間、すなわちブロック走査期間はその２０倍である。
【００６９】
ブロック走査期間に、ブロック選択信号２０１として、選択期間に１５Ｖ、非選択期間に０Ｖとなる電圧パルスをブロックごとに順次印加する。データ電圧は、３〜１５Ｖとする。ライン選択信号２０２（１）は、ブロック選択信号２０１（１）が１５Ｖになった時点から０Ｖとなり、ブロック走査期間中それを保つ。それ以外の期間は１５Ｖとなる。ライン選択信号２０２が０Ｖの期間は、発光素子１０２の端子間電圧には閾値以上の電圧が印加されて発光する。ここでは、有機ＥＬ素子の閾値は３Ｖとした。
【００７０】
インターレース走査することによって、従来よりも残光を２４倍に増やすことができる。これは、共用キャパシタ１０３のレイアウト面積が２４倍なので容量も２４倍となり、容量に比例する電荷量が２４倍となる為である。
【００７１】
ピーク電流の低減について、従来の電荷駆動方式では、選択期間の発光に対する残光の比を０．０６とすると、ピーク電流＝１／（１＋０．０６）＝０．９４と、ほとんど低減することができなかった。これに対し、本実施例を用いると、残光を２４倍に増やすことができるので、ピーク電流＝１／（１＋０．０６×２４）＝０．４１と半分以下に低減することが可能となる。
【００７２】
なお、上記実施例では、発光素子の共用キャパシタが接続される端子（アノード）とは逆側の端子（カソード）にライン選択信号を印加することにより、発光素子の発光と非発光とを制御する場合を説明した、本発明はこれに限定されない。例えば、発光素子と共用キャパシタの間にライン選択信号により開閉が制御される画素選択スイッチを接続し、その画素選択スイッチにライン選択信号を印加することにより、発光素子の発光と非発光とを制御してもよい（第２の実施例参照）。
【実施例２】
【００７３】
上記第１の実施例では、カソード電圧による選択を仮定して説明した。これに対し、本発明の第２の実施例では、電荷蓄積手段（保持容量）と発光素子１０２との間にもスイッチ手段が接続されており、このスイッチ手段によって発光素子１０２を選択する方式を採用している。
【００７４】
図４は、本実施例の表示装置の構成を示す図である。図１と同じ部分は同じ符号を付して、説明を省略する。実施例１と異なるのは、データ線に接続されるスイッチ１０４とともに、各発光素子１０２の発光・非発光を選択する画素選択スイッチ４０１を設け、この開閉を、ライン選択線１０７により制御するようにしたことである。以下、実施例１では単にスイッチと呼ばれた、データ線に接続されたスイッチ１０４を第１のスイッチ、スイッチ４０１を画素選択スイッチまたは第２のスイッチという。
各ブロック１０８内の複数の発光素子１０２（１）〜１０２（ｎ）のアノード３０３には、各々、複数（ｎ）個の第２の（画素選択）スイッチ４０１（１）〜４０１（ｎ）が接続される。各画素選択スイッチ４０１には、複数（ｎ）本のライン選択線１０７（１）〜１０７（ｎ）が配線されており、ライン選択信号が与えられる。
【００７５】
このように、本実施例においても、共用キャパシタに蓄積した大きな電荷を、当該ブロックのなかの１つの発光素子にのみ流す。これにより、高い輝度が得られる。
【００７６】
各ラインのライン選択線と発光素子とは、実施例１と２のような構成に限らず、共用キャパシタに蓄積した大きな電荷を選択的に電流として流す経路を形成すればよい。画素選択スイッチ４０１は、発光素子１０２のカソード３０１端に接続されていても良い。画素選択スイッチ４０１は、ライン選択線１０７からの信号によってＯＮ／ＯＦＦし、各発光素子１０２の発光・非発光を制御する。
【００７７】
ライン選択線１０７は、行単位で全ての画素選択スイッチ４０１に接続され、不図示のドライバからライン選択信号２０２が行単位で与えられる。ライン選択信号２０２は、ブロック選択信号２０１に同期して（ｎ−１）行飛ばしでインターレース走査（ブロック単位で先頭ラインから順次選択）するよう与えられ、発光素子１０２は順次発光していく。
【００７８】
発光素子１０２は、選択期間中はアノード−カソード端子間電圧で発光し、その後は共用キャパシタ１０３に蓄積された電荷量に応じて残光として発光する。即ち、発光素子１０２（１）→１０２（ｎ＋１）→…１０２（ｎ（ｍ−１）＋１）→１０２（２）→１０２（ｎ＋２）→…１０２（ｎ（ｍ−１）＋２）→…１０２（Ｙ）、と行単位で選択される。なお、全ての発光素子１０２のカソード３０１は、常に一定の電位を保つように共通化されており、全面ベタ膜で形成される。
【００７９】
共用キャパシタ１０３の形成方法は、図３に示すものと同様であり、説明は割愛する。
【００８０】
図５は、図４の表示装置の動作を示すタイミングチャートである。横軸は時間を示し、１フレームの動作を説明している。
【００８１】
複数（ｍ）個のブロック選択信号２０１（１）〜２０１（ｍ）は、図１の複数（ｍ）本のブロック選択線１０６（１）〜１０６（ｍ）にそれぞれ印加される信号である。ブロック走査期間において、１選択期間にＨｉｇｈレベルとなる電圧パルスをブロック選択信号２０１として、２０１（１）〜２０１（ｍ）まで順次印加されていく。ブロック選択信号２０１がＨｉｇｈレベルとなる期間、ブロック１０８内の第１のスイッチ１０４はＯＮとなり、共用キャパシタ１０３の１端子側（発光素子１０２のアノード３０３側）の電位がデータ線１０５に印加されたデータ電圧となる。この結果、データ電圧に応じた電荷が共用キャパシタ１０３に蓄積される。このように、ブロック走査期間で、複数（ｍ）個の共用キャパシタ１０３（１）〜１０３（ｍ）には、ブロック行単位で順次、電荷が蓄積されていく。
【００８２】
ライン選択信号２０２は、あるラインにおいて、画素選択スイッチ４０１がＯＮする期間のみ発光素子１０２が発光し、それ以外の期間は非発光となる信号が与えられる。具体的には、ライン選択信号２０２（１）は、ブロック選択信号２０１（１）がＨｉｇｈレベルになった時点からブロック走査期間はＨｉｇｈレベルとなり、それ以外の期間はＬｏｗレベルとなる。
【００８３】
即ち、ライン選択信号２０２がＨｉｇｈレベルの期間は、画素選択スイッチ４０１がＯＮし、発光素子１０２の端子間電圧はアノード端子にデータ電圧が印加されるので閾値以上となり、電流が流れて発光する。逆に、ブロック選択信号２０１がＬｏｗレベルの期間は、画素選択スイッチ４０１がＯＦＦし、発光素子１０２には電流が流れず発光しない（実際には、発光素子１０２の容量に蓄積された電荷分は微弱な電流が流れる）。
【００８４】
このように、選択されたブロック１０８内で、あるラインの発光素子１０２を選択的に発光させる。このライン選択信号２０２は、ブロック選択信号２０１に同期して、先頭から（ｎ−１）行飛ばしでＹ行目までインターレース走査しながら、ライン選択線１０７に印加される。即ち、ライン選択線１０７（１）→１０７（ｎ＋１）→…１０７（ｎ（ｍ−１）＋１）→１０７（２）→１０７（ｎ＋２）→…１０７（ｎ（ｍ−１）＋２）→…１０７（Ｙ）、と行単位で選択される。１フレーム期間で、ライン選択線１０７（１）〜１０７（Ｙ）まで走査する。
【００８５】
発光素子１０２は、ライン選択信号２０２に対応して、発光素子１０２（１）→１０２（ｎ＋１）→…１０２（ｎ（ｍ−１）＋１）→１０２（２）→１０２（ｎ＋２）→…１０２（ｎ（ｍ−１）＋２）→…１０２（Ｙ）と、（ｎ−１）行飛ばしで、行単位で発光する。各発光素子１０２は、選択期間はデータ電圧と発光素子１０２のカソード電位との電圧差に応じた電流が流れて発光し、その後は共用キャパシタ１０３に蓄積された電荷が発光素子１０２に流れて残光として発光する。
【００８６】
以上、実施の形態及び実施例を参照して本発明を説明したが、本発明は上記実施の形態及び実施例に限定されるものではなく、本発明の構成や詳細には、本発明の範囲内で当業者が理解し得る様々な変更をすることができる。
【産業上の利用可能性】
【００８７】
本発明は、ディスプレイに用いられる発光素子の表示装置及びその駆動方法に適用され、特に、有機及び無機ＥＬ又はＬＥＤ等のような発光輝度が素子を流れる電流により制御される電流制御型発光素子の表示装置に利用できる。例えば、本発明は、デジタルカメラ、携帯電話、ＰＤＡ（Personal Digital Assistant）、テレビ等の表示装置に利用できる。
【図面の簡単な説明】
【００８８】
【図１】本発明の第１の実施例に係る表示装置の構成を示す回路図である。
【図２】本発明の第１の実施例に係る表示装置の動作を示すタイミングチャートである。
【図３】本発明の第１の実施例に係る表示装置の断面図である。
【図４】本発明の第２の実施例に係る表示装置の構成を示す回路図である。
【図５】本発明の第２の実施例に係る表示装置の動作を示すタイミングチャートである。
【図６】従来の表示装置の構成を示す回路図である。
【符号の説明】
【００８９】
１０１  画素
１０２  発光素子
１０３  共用キャパシタ
１０４  第１のスイッチ
１０５  データ線
１０６  ブロック選択線
１０７  ライン選択線
１０８  ブロック
２０１  ブロック選択信号
２０２  ライン選択信号
２０３  発光素子電流
３０１  カソード
３０２  発光層
３０３  アノード
３０４  共用キャパシタ電極
３０５  絶縁膜
３０６  ソース／ドレイン電極（Ｓ／Ｄ電極）
３０７  層間絶縁膜
３０８  ゲート電極
３０９  ゲート酸化膜
３１０  ポリＳｉ
４０１  画素選択スイッチ（第２のスイッチ）
８０１  キャパシタ
【図１】
2010156840.tif 000003
【図４】
2010156840.tif 000004
【図２】
2010156840.tif 000005
【図３】
2010156840.tif 000006
【図５】
2010156840.tif 000007
【図６】
2010156840.tif 000008