(57)【要約】      （修正有）【課題】製造工程を複雑化させることなく、放熱性を高めると共に電源とグランド間のインピーダンスを低減させる半導体パッケージ及び半導体パッケージの製造方法を提供する。【解決手段】導体部１０と、前記導体部１０の上に載せられ、前記導体部１０と電気的に接続される半導体チップ７と、前記導体部１０及び前記半導体チップ７を封止する封止体５とを具備する。前記導体部１０は、前記半導体チップ７に電源電圧を供給する電源部２と、前記半導体チップ７に接地電圧を供給するグランド部４と、前記半導体チップ７の信号端子に接続される信号部３とを備える。前記電源部２、前記グランド部４、及び前記信号部３は、互いに重ならないように配置されている。前記電源部２は、裏面が前記封止体５の下面が露出する露出領域２−１と、前記露出領域２−１から前記封止体５の側部にまで延びる、複数の電源吊りピン領域２−２とを備えている。【選択図】図２Ａ
2010267728.tif 000002
【特許請求の範囲】
【請求項１】
導体部と、
前記導体部の上に載せられ、前記導体部と電気的に接続される半導体チップと、
前記導体部及び前記半導体チップを封止する封止体と、
を具備し、
前記導体部は、
前記半導体チップに電源電圧を供給する電源部と、
前記半導体チップに接地電圧を供給するグランド部と、
前記半導体チップの信号端子に接続される信号部とを備え、
前記電源部、前記グランド部、及び前記信号部は、互いに重ならないように配置されており、
前記グランド部は、裏面の少なくとも一部が前記封止体の下面に露出し、
前記電源部は、
裏面が前記封止体の下面が露出する露出領域と、
前記露出領域から前記封止体の側部にまで延びる、複数の電源吊りピン領域とを備えている
半導体パッケージ。
【請求項２】
請求項１に記載された半導体パッケージであって、
前記グランド部は、主面に前記半導体チップが載せられ、裏面が前記封止体の下面に露出するアイランド部を備えており、
前記電源部は、前記アイランド部よりも前記封止体における側面側に設けられている
半導体パッケージ。
【請求項３】
請求項１又は２に記載された半導体パッケージであって、
前記封止体は、直方体状であり、
前記複数の電源吊りピン領域のそれぞれは、前記露出領域から前記封止体の角部に向かって延びている
半導体パッケージ。
【請求項４】
請求項１又は２に記載された半導体パッケージであって、
前記複数の電源吊りピン領域は、前記露出領域から前記封止体の角部に向かって延びるコーナー電源吊りピン領域と、前記封止体の側面中央部に向かって延びる中央電源吊りピン領域とを備えている
半導体パッケージ。
【請求項５】
請求項２に記載された半導体パッケージであって、
前記グランド部は、更に、前記アイランド部から前記封止体の側面にまで延びる、複数のグランド吊りピン領域を備えている
半導体パッケージ。
【請求項６】
請求項５に記載された半導体パッケージであって、
前記複数のグランド吊りピン領域のそれぞれは、前記アイランド部から、前記封止体の側面中央部に向かって延びている
半導体パッケージ。
【請求項７】
請求項５に記載された半導体パッケージであって、
前記複数のグランド吊りピン領域のそれぞれは、前記アイランド部から、前記封止体の角部に向かって延びている
半導体パッケージ。
【請求項８】
請求項２に記載された半導体パッケージであって、
前記半導体チップは、前記露出領域と前記アイランド部とにまたがるように、搭載されている
半導体パッケージ。
【請求項９】
請求項８に記載された半導体パッケージであって、
前記露出領域と前記アイランド部との間の間隔は、前記半導体チップを搭載する主面側の方が、裏面側よりも狭い
半導体パッケージ。
【請求項１０】
請求項１乃至９の何れかに記載された半導体パッケージであって、
前記信号部は、複数の信号リードを備え、
前記複数の信号リードの各々は、前記封止体の側面において、前記封止体の内部から外部へ突き出している
半導体パッケージ。
【請求項１１】
請求項１乃至１０の何れかに記載された半導体パッケージであって、
前記電源部は、前記封止体の側面において、前記封止体の内部から外部へ突き出る、電源リード部を備え、
前記グランド部は、前記封止体の側面において、前記封止体の内部から外部へ突き出る、グランドリード部を備えている
半導体パッケージ。
【請求項１２】
請求項１乃至９の何れかに記載された半導体パッケージであって、
前記導体部は、前記封止体の下面に一致する同一平面上に配置されている
半導体パッケージ。
【請求項１３】
請求項１乃至１２の何れかに記載された半導体パッケージであって、
更に、
前記封止体の内部に封止されたデカップリングキャパシタ、
を具備し、
前記デカップリングキャパシタは、一端が前記電源部と電気的に接続され、他端が前記グランド部に電気的に接続されている
半導体パッケージ。
【請求項１４】
枠状のフレーム部と、
前記フレーム部から枠内に向かって延びる導体部と、
を具備し、
前記導体部は、
前記導体部に搭載される半導体チップに電源電圧を供給するための電源部と、
前記半導体チップに接地電圧を供給するためのグランド部と、
前記半導体チップの信号端子に接続されるための信号部とを備え、
前記電源部は、
露出領域と、
前記フレーム部と前記露出領域とを連結し、前記露出領域を支持する、複数の電源吊りピン領域とを備え、
前記導体部は、重ならないように配置されている
リードフレーム。
【請求項１５】
請求項１乃至１３の何れかに記載された半導体パッケージを搭載する配線基板であって、
主面に設けられ、前記封止体の下面に露出する前記電源部と接続される電源端子と、
前記主面に設けられ、前記封止体の下面に露出する前記グランド部と接続されるグランド端子と、
裏面上に設けられたデカップリングキャパシタと、
を具備し、
前記デカップリングキャパシタは、一端がスルーホールを介して前記電源端子と電気的に接続され、他端がスルーホールを介して前記グランド端子と電気的に接続されている
配線基板。
【請求項１６】
請求項１乃至１３の何れかに記載された半導体パッケージを備え、
前記半導体チップは、自動車に設置された機器の制御機能を有している
車載用マイクロコンピュータ。
【請求項１７】
請求項１６に記載された車載用マイクロコンピュータが搭載された制御装置。
【請求項１８】
請求項１６に記載された車載用マイクロコンピュータが搭載された自動車。
【請求項１９】
請求項１乃至１３の何れかに記載された半導体パッケージを備え、
前記半導体チップは、ディスクドライブ装置の制御機能を有しているディスクドライブ用半導体装置。
【請求項２０】
請求項１乃至１３の何れかに記載された半導体パッケージと、
光ディスク記憶装置との間でデータの読み取り又は書き込みを行う、光ディスク読み取り／書き込み機構と、
を具備し、
前記半導体チップは、前記光ディスク読み取り／書き込み機構の動作を制御するように構成されている
ディスクドライブ装置。
【請求項２１】
枠状のフレーム部と、前記フレーム部から枠内に向かって延びる導体部とを備える、リードフレームを準備する工程と、
前記導体部上に、半導体チップを載せる工程と、
前記半導体チップと前記導体部とを、ボンディングワイヤにより電気的に接続する工程と、
前記導体部及び前記半導体チップを封止する工程と、
前記封止する工程の後に、前記フレーム部から前記導体部を切り離す工程と、
を具備し、
前記リードフレームを準備する工程は、平板状の導体板に、打ち抜き又はエッチングによって、前記フレーム部と前記導体部とを形成する工程を備え、ここで、前記導体部は、前記半導体チップに電源電圧を供給する電源部と、前記半導体チップに接地電圧を供給するグランド部と、前記半導体チップの信号端子に接続される信号部とを備え、前記電源部は、露出領域と、前記露出領域から前記フレーム部にまで延びる、複数の電源吊りピン領域とを備え、
前記封止する工程は、前記露出領域及び前記グランド部の一部が、前記封止体の下面に露出するように、封止する工程を備えている
半導体パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージ、リードフレーム、半導体パッケージの製造方法、車載用マイクロコンピュータ、及びディスクドライブ装置に関する。
【背景技術】
【０００２】
半導体チップは、封止体によって封止され、半導体パッケージとして使用される。図１は、特許文献１（特開平１１−２５１４９４）に記載された半導体パッケージの一例を示す概略断面図である。この半導体パッケージ１０１は、アイランド１０２と、半導体チップ１０４と、リード１０３と、ボンディングワイヤ１０５と、封止体１０６とを備えている。半導体チップ１０４は、アイランド１０２上に搭載され、封止体１０６によって封止されている。アイランド１０２は、封止体１０６の下面に露出している。リード１０３は、封止体１０６の側面にて、封止体１０６の内部から外部へ突き出ている。リード１０３には、電源端子や信号端子が含まれる。半導体チップ１０４は、ボンディングワイヤ１０５を介して、アイランド１０２やリード１０３と電気的に接続されている。アイランド１０２は、グランドとして機能し、半導体チップ１０４にグランドの基準電圧を供給する。
【０００３】
図１に示される例のように、アイランド１０２が封止体１０６の下面に露出していると、半導体チップの放熱性を高めることができる。半導体パッケージ１０１を搭載する配線基板上の、アイランド１０２と対向する位置にグランド領域を設け、アイランド１０２とグランド領域を広い面積で接触させることで、半導体チップの熱がアイランドを介して配線基板のグランド領域に逃げやすくなるからである。また、アイランド１０２が配線基板のグランド領域と広い面積で接触することから、半導体チップのグランドから配線基板のグランドまでの電源インピーダンスが低く抑えられ、グランドの基準電位が安定しやすくなる。しかし、リード１０３では、電源端子と信号端子とが密接する。そのため、電源のインダクタンスによって信号にノイズが生じやすい。また、電源端子と半導体チップとの間の距離が、グランドと半導体チップとの間の距離に比べて、長くなってしまう。そのため、電源のインピーダンスが大きくなる。これを改善するためには、電源端子の数を増やさなければならず、パッケージのサイズが大きくなってしまう。
【０００４】
これに対し、特許文献２（特開平９−２１９４８８）には、電源のインピーダンス等の寄生パラメータ及び熱抵抗の影響を低減し、安定した動作を行うことを目的とした技術が記載されている。特許文献２には、半導体素子内部の第１の端子と接続された第１リードの一端と、電源端子と接続される第２リードの一端と、グランド端子と接続される第３リードの一端とを層をなすように非導電性接着剤で接合することが記載されている。さらに、第２リードと第３リードがパッケージの下面に露出していることが記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１１−２５１４９４号公報
【特許文献２】特開平９−２１９４８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献２の記載によれば、電源のインダクタンスを低減し各リード間が離れるようになるので、スイッチング時に電源線のインダクタンスの影響により発生するノイズが抑制でき、さらにそのノイズが信号端子に回り込むのを抑制することができる。
【０００７】
しかしながら、特許文献２に記載される半導体装置では、複数のリードフレームを用いなければならず製造工程が複雑化し、高コストになってしまう、という問題点があった。
【課題を解決するための手段】
【０００８】
本発明に係る半導体パッケージは、導体部と、前記導体部の上に載せられ、前記導体部と電気的に接続される半導体チップと、前記導体部及び前記半導体チップを封止する封止体とを具備する。前記導体部は、前記半導体チップに電源電圧を供給する電源部と、前記半導体チップに接地電圧を供給するグランド部と、前記半導体チップの信号端子に接続される信号部とを備える。前記グランド部は、少なくとも一部が前記封止体の下面に露出している。前記電源部は、裏面が前記封止体の下面に露出する露出領域と、前記露出領域から前記封止体の側部にまで延びる複数の電源吊りピン領域とを備える。前記電源部と前記グランド部と前記信号部とは互いに重ならないように配置される。
【０００９】
本発明によれば、グランド部は半導体チップに接地電圧を供給し、電源部とグランド部の一部は封止体の下面に露出しているので、電源インピーダンスを低く抑えることができ、また放熱性を向上させることができる。さらに、電源部は複数の電源吊りピン領域により固定され、電源部とグランド部と信号部は互いに重ならないように配置される。そのため、電源部とグランド部が接触するという不具合が発生しない。また、電源部とグランド部と信号部は一枚の導体板により作製することができる。これらにより、本発明の半導体パッケージは、電源インピーダンスを低く抑え放熱性を向上させながら、複雑な製造工程を必要としない。
【００１０】
本発明に係るリードフレームは、枠状のフレーム部と、前記フレーム部から枠内に向かって延びる導体部とを具備する。前記導体部は、前記導体部に搭載される半導体チップに電源電圧を供給するための電源部と、前記半導体チップに接地電圧を供給するためのグランド部と、前記半導体チップの信号端子に接続されるための信号部とを備える。前記電源部は、前記半導体チップとの電気的接続を行うためのボンディングワイヤが接続される露出領域と、前記フレーム部と前記露出領域とを連結し、前記露出領域を支持する、複数の電源吊りピン領域とを備える。前記導体部は、上下方向で重ならないように配置されている。
【００１１】
本発明に係る配線基板は、上述の半導体パッケージを搭載する配線基板である。この配線基板は、主面に設けられ、前記封止体の下面に露出する前記電源部と接続される電源端子と、前記主面に設けられ、前記封止体の下面に露出する前記グランド部と接続されるグランド端子と、裏面上に設けられたデカップリングコンデンサとを具備する。前記デカップリングコンデンサは、一端がスルーホールを介して前記電源端子と電気的に接続され、他端がスルーホールを介して前記グランド端子と電気的に接続されている。
【００１２】
本発明に係る車載用マイクロコンピュータは、上述の半導体パッケージを備える。前記半導体チップは、自動車に設置された機器の制御機能を有している。
【００１３】
本発明に係るディスクドライブ装置は、上述の半導体パッケージと、光ディスク記憶装置との間でデータの読み取り又は書き込みを行う、光ディスク読み取り／書き込み機構とを具備する。前記半導体チップは、前記光ディスク読み取り／書き込み機構の動作を制御するように構成されている。
【００１４】
本発明にかかる半導体パッケージの製造方法は、枠状のフレーム部と、前記フレーム部から枠内に向かって延びる導体部とを備えるリードフレームを準備する工程と、前記導体部上に、半導体チップを載せる工程と、前記半導体チップと前記導体部とを、ボンディングワイヤにより電気的に接続する工程と、前記導体部及び前記半導体チップを封止する工程と、前記封止する工程の後に、前記フレーム部から前記導体部を切り離す工程とを具備する。前記リードフレームを準備する工程は、平板状の導体板を、打ち抜き又はエッチングにより、前記フレーム部と前記導体部とを形成する工程を備える。ここで、前記導体部は、前記半導体チップに電源電圧を供給する電源部と、前記半導体チップに接地電圧を供給するグランド部と、前記半導体チップの信号端子に接続される信号部とを備える。前記電源部は、前記電気的に接続する工程において前記ボンディングワイヤが接続される露出領域と、前記露出領域から前記封止体の側部にまで延びる、複数の電源吊りピン領域とを備える。前記封止する工程は、前記電源部及び前記グランド部が、それぞれ、少なくとも一部が前記封止体の下面に露出するように、封止する工程を備えている。
【発明の効果】
【００１５】
本発明によれば、製造工程を複雑化させることなく、放熱性を高めることができ、電源インピーダンスを低減でき、ノイズを低減することのできる、半導体パッケージ、リードフレーム、ディスクドライブ装置、車載用マイクロコントローラ、及び半導体パッケージの製造方法が提供される。
【図面の簡単な説明】
【００１６】
【図１】半導体パッケージの一例を示す概略断面図である。
【図２Ａ】第１の実施形態に係る半導体パッケージの平面透視図である。
【図２Ｂ】第１の実施形態に係る半導体パッケージの平面透視図である。
【図２Ｃ】第１の実施形態の変形例に係る半導体パッケージの平面透視図である。
【図３】図２ＢのＡＡ’から見た透視断面図である。
【図４】図２ＢのＢＢ’に沿う断面図である。
【図５】第１の実施形態に係る半導体パッケージの下面を示す平面図である。
【図６】第１の実施形態に係る半導体パッケージを配線基板に実装した状態を示す概略断面図である。
【図７】配線基板の主面を示す平面図である。
【図８】配線基板の裏面を示す平面図である。
【図９】比較例の半導体装置を示す概略断面図である。
【図１０Ａ】変形例の半導体パッケージを示す概略断面図である。
【図１０Ｂ】他の変形例の半導体パッケージを示す概略断面図である。
【図１１】半導体パッケージの製造方法を示すフローチャートである。
【図１２】リードフレームの作製方法を示すフローチャートである。
【図１３】リードフレームの平面図である。
【図１４】実装領域の平面図である。
【図１５】第２の実施形態に係る半導体パッケージの概略断面図である。
【図１６】リードフレームの作製方法を示すフローチャートである。
【図１７】第３の実施形態に係る半導体パッケージを示す平面透視図である。
【図１８】図１７のＣＣ’に沿う断面図である。
【図１９Ａ】第４の実施形態に係る半導体パッケージを示す平面透視図である。
【図１９Ｂ】第４の実施形態の変形例に係る半導体パッケージを示す平面透視図である。
【図２０Ａ】第５の実施形態に係る半導体パッケージを示す平面透視図である。
【図２０Ｂ】第５の実施形態に係る半導体パッケージを示す平面透視図である。
【図２１】車載用マイクロコンピュータを概略的に示す断面図である。
【図２２】ディスクドライブ装置を概略的に示す図である。
【発明を実施するための形態】
【００１７】
（第１の実施形態）
以下に、図面を参照しつつ、本発明の第１の実施形態について説明する。図２Ａ及び図２Ｂは、本実施形態に係る半導体パッケージ１を示す平面透視図である。図２Ａでは、見やすくするためにボンディングワイヤ６が省いてある。図２Ｂは、ボンディングワイヤ６も含めた平面透視図である。
【００１８】
図２Ａに示されるように、半導体パッケージ１は、封止体５と、導体部１０と、半導体チップ７とを備えている。半導体チップ７は、封止体５によって、封止されている。封止体５は、概ね、直方体状である。
【００１９】
導体部１０は、銅などの導電性の板により形成されている。導体部１０は、信号部３と、グランド部４と、電源部２とを備えている。これらは、重ならないように配置されている。
【００２０】
グランド部４は、半導体チップ７に０Ｖの基準電圧（接地電圧）を供給する部分である。グランド部４は、アイランド部４−１と、グランド吊りピン領域４−２とを備えている。
【００２１】
アイランド部４−１は、半導体チップ７を載せる領域である。アイランド部４−１は、封止体５の下面中央部に設けられている。半導体チップ７は、アイランド部４−１の中央部に、銀ペーストなどの熱伝導性の高い接着剤（図示せず）によって接着されている。アイランド部４−１のうち、半導体チップ７が載せられていない領域は、グランド接続領域となっている。グランド部４は、グランド接続領域においてボンディングワイヤ６と接続されている。グランド接続領域と半導体チップ７のグランド端子とはボンディングワイヤ６により接続されている。なお、グランド接続領域以外にも、グランド吊りピン領域４−２と半導体チップ７のグランド端子とをボンディングワイヤ６により接続することもできる。
【００２２】
グランド吊りピン領域４−２は、アイランド部４−１を後で説明するフレーム部で支持するために設けられた部分である。グランド吊りピン領域４−２は２箇所に設けられている。各グランド吊りピン領域４−２は、アイランド部４−１から、封止体５の側面の中央部に向かって伸びている。
【００２３】
電源部２は、半導体チップ７に電源電圧を供給する部分である。電源部２は、グランド部４を挟んで、複数（２つ）の電源領域に分かれている。そして、各々の電源領域は、露出領域２−１と、電源吊りピン領域２−２とを備えている。半導体チップ７が２つの電源系統を必要とする場合には、この２つの電源領域によって２つの異なる電源電圧が半導体チップ７に供給される。例えば、一方の電源領域には３．３Ｖを、もう一方には２．５Ｖを印加することができる。但し、半導体チップ７が一つの電源系統しか必要としない場合には、この二つの領域によって、同一の電源電圧が半導体チップ７に供給される。
【００２４】
露出領域２−１は、裏面が封止体５の下面に露出している。露出領域２−１の主面には、ボンディングワイヤ６が接続されており、ボンディングワイヤ６を介して半導体チップ７と接続されている。露出領域２−１は、グランド吊りピン領域４−２が設けられた部分を除いて、アイランド部４−１を取り囲むように配置されている。図２Ａに示される例では、グランド吊りピン領域４−２を境として、二箇所に露出領域２−１が設けられている。
【００２５】
電源吊りピン領域２−２は、露出領域２−１を支持するために設けられた部分である。電源吊りピン領域２−２は、一つの露出領域２−１に対して、複数（本実施形態では２箇所）設けられている。各電源吊りピン領域２−２は、露出領域２−１から、封止体５の側面の角部に向かって伸びている。露出領域２-１以外にも、電源吊りピン領域２−２と半導体チップ７の電源端子とをボンディングワイヤ６により接続することもできる。また、電源吊りピン領域は２箇所に限られず、３箇所以上あってもよい。以上では、半導体チップ７が２つの電源系統を必要とする場合について説明したが、３つの以上の電源系統の場合も同様に、３つ以上の露出領域２−１を形成することで対応が可能である。
【００２６】
信号部３は、半導体チップ７と外部装置との間における信号の入出力のために設けられている。信号部３は、多数の信号リードを備えている。各信号リードは、封止体５の側部において、封止体５の内部から外部へ突き出ている。各信号リードは、封止体５の内部側の端部で、ボンディングワイヤを介して半導体チップ７と接続されている。すなわち、本実施形態に係る半導体パッケージ１は、いわゆるＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）型の半導体パッケージである。
【００２７】
尚、図２Ｃは、本実施形態の変形例に係る半導体パッケージを示す平面透視図である。この変形例では、電源部２に、電源リード部２−３が追加されている。また、グランド部４に、グランドリード部４−３が追加されている。電源リード部２−３は、電源吊りピン領域２−２に接続されており、封止体５の側面から突き出るように延びている。また、グランドリード部４−３も、封止体５の側面から突き出るように、グランド吊りピン領域４−２に連結されている。このような構成を採用すれば、電源リード部２−３及びグランドリード部４−３からも電源電圧およびグランド基準電圧を印加することができ、電源−グランド間のインピーダンスをより低くすることが可能となる。なお、電源リード部２−３、グランドリード部４−３は両方あっても、またどちらか一方であってもよい。
【００２８】
図３は、図２ＢのＡＡ’から見た透視断面図である。図３に示されるように、露出領域２−１と、グランド接続領域(アイランド部)４−１とは、封止体５の下面に露出している。また、信号部３は、一端が封止体５の下面と同じ高さとなるように、封止体５の外部で折り曲げられている。
【００２９】
図４は、図２ＢのＢＢ’に沿う断面図であり、電源吊りピン領域２−２に沿う断面図である。図４に示されるように、電源部２は、電源吊りピン領域２−２が封止体５の内部を通るように、折り曲げられている。図示していないが、グランド部４も同様に折り曲げられており、グランド吊りピン領域４−２も、封止体５の内部に位置している。
【００３０】
図５は、半導体パッケージ１の下面を示す平面図である。図５に示されるように、封止体５の下面には、露出領域２−１とアイランド部４−１だけが露出している。
【００３１】
上述のように、電源部２とグランド部４とは、それぞれ、一部が下面に露出している。これにより、放熱性を高めることができる。
【００３２】
また、電源部２の一部が封止体５の下面に配置されているため、電源が信号部３と同じように封止体の側面から外部に突き出ている場合と比較して、半導体チップ７と電源部２とを接続するボンディングワイヤ６の長さを短くすることができる。これにより、露出領域２−１と半導体チップ７との間のインピーダンスを低く抑えることができる。同様に、アイランド部４−１が封止体５の下面に配置されていることにより、アイランド部４−１と半導体チップ７とを接続するボンディングワイヤ６の長さを短くすることができる。これにより、アイランド部４−１と半導体チップ７との間のインピーダンスを低く抑えることができる。
【００３３】
また、電源部２を封止体５の下面に配置することにより、封止体５の側面から突き出す端子群から電源部を減らすことができる。すなわち、封止体５の側面からは、主に信号リードだけが突き出していればよいので、半導体パッケージを小型化することが可能となる。
【００３４】
また、本実施形態では、封止体５の下面において、グランド部４（アイランド部４−１）を取り囲むように、電源部２（露出領域２−１）が配置されている。すなわち、封止体５の下面の広い領域において、電源部２とグランド部４とが隣接している。これにより、配線基板上、半導体パッケージ１の下面、または半導体パッケージ１内で、多数のデカップリングキャパシタを配置しやすくなる。半導体パッケージ１の近傍に多数のデカップリングキャパシタを配置することにより、高周波の電源電流が原因となる電磁放射（以下、ＥＭＩと称す）を低減できる。以下に、この点について詳述する。
【００３５】
図６は、本実施形態に係る半導体装置を示す概略断面図である。この半導体装置は、上述の半導体パッケージ１と、主面に半導体パッケージ１が実装される配線基板８とを備えている。配線基板８の裏面には、デカップリングキャパシタ１１が設けられている。半導体パッケージのリード（信号部）３とデカップリングキャパシタの電極は、これらと相対する配線基板８の主面の端子とはんだにより接続されている。配線基板８には、スルーホール９が設けられている。デカップリングキャパシタ１１は、一端がスルーホール９を介して半導体パッケージ１の電源部２に接続され、他端がスルーホール９を介して半導体パッケージ１のグランド部４に接続されている。ここで、デカップリングキャパシタ１１はチップコンデンサが例示される。
【００３６】
図７は、配線基板８の主面を示す平面図（リード用の信号端子を省略）である。図８は、配線基板８の裏面を示す平面図である。図７に示されるように、配線基板８の主面には、電源端子１２とグランド端子１３、およびリード(信号部)端子(図示せず)とが形成されている。電源端子１２は、半導体パッケージ１の露出領域２−１に対応する形状である。グランド端子１３は、半導体パッケージ１の下面に露出するアイランド部４−１に対応する形状である。一方、図８に示されるように、配線基板１の裏面には、多数（図８では６個）のデカップリングキャパシタ１１が配置されている。各デカップリングキャパシタ１１は、一端が電源端子１２に、他端がグランド端子１３に接続されている。ここで、電源端子１２とグランド端子１３とが、広い領域で隣接しているため、配線基板８の裏面に多数のデカップリングキャパシタ１１を配置することができる。
【００３７】
次に本発明の効果を比較例と対比しながら説明する。図９は、比較例としての半導体装置を示す概略断面図である。近年、半導体チップの回路の動作周波数は高くなっている。例えば、車載用マイクロコンピュータやディスクドライブ装置の制御用半導体装置では、動作周波数が、数十ＭＨｚから数百ＭＨｚを超えるまでになりつつある。これにより、グランド側のインピーダンスだけでなく、電源側のインピーダンスや、デカップリングキャパシタ等を含む電源−グランド間の合計のインピーダンスを低くすることが重要となってきている。図９を用いて電源−グランド間に形成されるインピーダンスについて説明する。半導体チップ７上の電源端子２０２は、ボンディングワイヤ６を介して電源部２（信号部の一部のリードを電源部として使用）に接続される。電源部２は配線基板８の主面上の配線１４を介してデカップリングキャパシタ１１の一端に接続される。一方、デカップリングキャパシタ１１の他端は、スルーホール９を介して配線基板８の裏面の配線１４に接続される。配線基板８の裏面の配線１４はグランド部４の直下にあるスルーホール９を介してグランド部４に接続される。グランド部４は半導体チップ７上のグランド端子２０４と、ボンディングワイヤまたは、半導体チップ内の貫通電極（図示せず）を介して接続される。このように、図９の半導体装置では、グランド部４が露出しているが、デカップリングキャパシタ１１等の接続を考慮すると、半導体チップ７上の電源端子２０２からグランド端子２０４の間のループが長くなってしまう。そのため電源−グランド間のインピーダンスを十分低くすることができないという問題がある。更に、電源−グランド間のループは、ループアンテナとして働き、不要な電磁放射（ＥＭＩ）を発生するという問題がある。ループアンテナではループで形成されるループ面積が大きくなるほど、またループを流れる電流が高周波になるほど、電磁放射量が増加する傾向がある。そのため、電磁放射を抑制するためにも、ループ面積を小さく、またループを短くする必要がある。
【００３８】
これに対して、本実施形態に係る半導体装置によれば、半導体パッケージ１の直下にデカップリングキャパシタ１１を多数配置することができる。したがって、配線基板８の主面上の電源端子１２、配線基板８の裏面上のデカップリングキャパシタ１１、及び配線基板８の主面上のグランド端子１３で形成されるループを短くすることができ、電磁放射を抑制することが可能となる。
【００３９】
デカップリングキャパシタ１１は、半導体パッケージ１に内蔵することも可能である。図１０Ａは、本実施形態の変形例に係る半導体パッケージ１を示す概略断面図である。この変形例では、デカップリングキャパシタ１１が、封止体５によって封止されている。デカップリングキャパシタ１１の両端は、例えば、半田や金の突起バンプ、及び銀ペーストなどを介して、それぞれ電源部２及びグランド部４に接続されている。このように、デカップリングキャパシタ１１が半導体パッケージ１に内蔵される場合であっても、電源部２とグランド部４とが、広い領域で隣接しているため、多数のデカップリングキャパシタ１１を配置しやすくなる。
【００４０】
また、デカップリングキャパシタ１１は、封止体５の下面に配置することも可能である。図１０Ｂは、本実施形態の他の変形例に係る半導体パッケージ１を示す概略断面図である。この変形例では、デカップリングキャパシタ１１が、封止体５の下面に配置されている。デカップリングキャパシタ１１は、十分に薄く形成されており、電源部２及びグランド部４は、封止体５の下面において配線基板の各端子と接続可能である。デカップリングキャパシタ１１には、上面にのみ、電極が設けられている。デカップリングキャパシタ１１の上面における両端部は、それぞれ、例えば、半田又は金の突起バンプを介して、電源部２及びグランド部４に接続されている。以上の実施形態では、デカップリングキャパシタ１１を半導体パッケージ内（図１０Ａ）または、半導体パッケージ直下（図１０Ｂ）に配置する構造を示してきたが、デカップリングキャパシタ１１を配線基板８に内臓させてもよい。例えば、図６において、デカップリングキャパシタ１１を配線基板８内に内臓させる。内臓方法としては、受動部品（キャパシタ）を内臓する方法や、誘電体膜を形成してキャパシタを配線基板８内に形成する方法が考えられる。
【００４１】
上述のように、露出領域２−１を広い領域でグランド部４と隣接させるためには、露出領域２−１がある程度広くなければならない。しかし、露出領域２−１が広いと、樹脂封止時に、露出領域２−２が不安定となる可能性もある。そのため、本実施形態では、複数の電源吊りピン領域２−２が設けられている。複数の電源吊りピン領域２−２を設けることにより、製造時(樹脂封止時等)に、露出領域２−１を安定化させることができる。以下に、この点について、本実施形態に係る半導体パッケージ１の製造方法について説明することにより、詳述する。
【００４２】
図１１は、本実施形態に係る半導体パッケージ１の製造方法を示すフローチャートである。
【００４３】
ステップＳ１；リードフレーム準備
まず、リードフレームを準備する。リードフレームは、半導体パッケージ１の製造において、最終的に切断されて、導体部１０になる部材である。
【００４４】
図１２は、リードフレームの作製工程を示すフローチャートである。まず、リードフレームの形状（パターン）が設計される（ステップＳ９）。続いて、平板状の導体板が用意され、この導体板上に、ステップＳ９で設計された形状に対応してパターニングされたエッチングマスクが形成される（ステップＳ１０）。その後、導体板がエッチングマスクを用いてエッチングされ、リードフレームの形状が形成される（ステップＳ１１）。この際、導体部１０が重ならないように配置されているため、一枚の導体板からリードフレームのパターンを形成することが可能である。導体板の材料としては、銅合金、鉄ニッケル系合金が例示される。
【００４５】
図１３は、パターン形成後のリードフレーム１５を示す平面図である。パターン形成後のリードフレーム１５は、平板状である。一枚のリードフレーム板１５には、複数の実装領域１６が設定される。
【００４６】
図１４は、実装領域１６を示す平面図である。図１４中、斜線部分は、開口部分を示している。実装領域１６には、フレーム部１７と、信号部３と、電源部２（露出領域２−１及び電源吊りピン領域２−２）と、グランド部４（アイランド部４−１及びグランド吊りピン領域４−２）とが設けられている。また、図１４には、封止体５によって最終的に封止される領域が、封止領域１９として描かれている。
【００４７】
実装領域１６において、一つの露出領域２−１は、複数（２つ）の電源吊りピン領域２−２を介して、フレーム部１７に連結されている。露出領域２−１は、複数の電源吊りピン領域２−２によってフレーム部１７に連結されているため、安定して支持される。安定して支持されるため、露出領域２−１を広くとっても電源とグランド間が接触することによる短絡を気にする必要がない。
【００４８】
アイランド部４−１は、複数（２つ）のグランド吊りピン領域４−２を介して、フレーム部１７に連結されている。
【００４９】
信号部３は、多数の信号リードを備えており、各信号リードは、フレーム部１７から実装領域１６の中央部に向かって延びている。隣接する信号リード同士は、封止領域１９のわずかに外側において、タイバー１８によって連結されている。
【００５０】
ステップＳ１１で作製されたリードフレーム１５は、ボンディング性を良好とするために、信号部３の内側部分（インナーリード部分）がメッキされる（ステップＳ１２）。本ステップでは、銀メッキが例示される。
【００５１】
その後、リードフレーム１５は、成形される(ステップＳ１３)。これにより、露出領域２−１及びアイランド部４−１が押し下げられる。
【００５２】
以上のステップＳ９〜Ｓ１３の処理により、リードフレーム１５が作製される。以下に、再び図１１を参照し、半導体パッケージの製造方法について説明を行う。
【００５３】
ステップＳ２；マウント
ステップＳ１（Ｓ９〜Ｓ１３）の工程で用意されたリードフレーム１５の実装領域１６には、半導体チップ７が実装される。半導体チップ７は、銀ペーストにより、アイランド部４−１上に接着される。
【００５４】
ステップＳ３；ワイヤボンディング
続いて、半導体チップ７が、リードフレーム１５と、ボンディングワイヤにより接続される。具体的には、露出領域２−１が、半導体チップの電源端子に接続される。また、アイランド部４−１が、半導体チップのグランド端子に接続される。また、信号部３の各信号リードが、インナーリード部分で、半導体チップの各信号端子と接続される。
【００５５】
ステップＳ４；封止
続いて、封止樹脂により、リードフレーム１５の封止領域９が所定の形状に樹脂封止される。具体的には、半導体チップ７がマウントされ、ワイヤボンディングされたリードフレーム１５を樹脂封止用の下金型内に載置した後に、上金型と閉じ合わせ、キャビティ内に封止樹脂を流し込んで樹脂封止し、封止樹脂を硬化させる。このとき、露出領域２−１とアイランド部４−１とが封止体５の下面に露出するように、封止される。
【００５６】
ステップＳ５；タイバーカット
続いて、リードフレームのタイバー１８が切断される。これにより、信号部３において、複数の信号リード同士が切り離される。
【００５７】
ステップＳ６；メッキ
続いて、封止体５で覆われていない部分のリードフレーム１５がメッキされる。すなわち、封止体５の下面から露出した露出領域２−１とアイランド部４−１、および信号部３、等が、メッキされる。本ステップでは、例えば、スズ・ビスマスによるメッキや、スズメッキなどが行われる。
【００５８】
ステップＳ７；成形
続いて、封止体５で覆われていない部分のリードフレーム１５の不要部分を切断し、信号部３のうち、封止体５の外部に位置する部分が折り曲げられ成形される。これにより、信号部３の端部が、封止体５の下面と同じ高さに揃えられる。また、一枚のリードフレーム１５から、複数の半導体パッケージ１が作製される。
【００５９】
図１１に示す上記製造方法において、あらかじめリードフレームに次に示す方法のメッキを行うことにより、図１１のメッキ工程(ステップＳ６)を削減することが可能となる。そのためには、図１２のリードフレームの製造方法における、メッキ工程（ステップＳ１３）において、銀メッキの代わりに、ニッケル／パラジウム／金等による３層のメッキを行う。この３層のメッキを施したリードフレームを用いることにより、図１１に示すステップＳ６を削除することができ、工程数を削減することが可能となる。
【００６０】
以上説明したように、本実施形態によれば、封止体５の下面において、グランド部４のみならず電源部２の一部も露出しているため、放熱性をより高めることができる。
【００６１】
また、導体部１０において、グランド部４、電源部２、及び信号部３が重ならないように配置されているため、一枚の導体板から導体部１０を作製することが可能である。これにより、特許文献２のように複数のリードを重ねる場合に比べ製造工程を簡略化することができる。尚、本実施形態では、ステップＳ１０及びＳ１１において、エッチングにより導体板をパターニングする場合について説明した。但し、エッチングではなく、打ち抜きによってパターニングしてもよい。打ち抜きによりパターニングする場合であっても、一枚の導体板から導体部１０を作製することが可能となる。
【００６２】
また、電源部２が封止体の下面に配置されているため、半導体チップ７と電源部２との間の距離を短くすることができる。半導体チップ７と電源部２との間を接続するボンディングワイヤを短くすることができ、電源インピーダンスを低減することができる。
【００６３】
また、電源部２とグランド部４の両方が封止体の下面に配置されるため、半導体チップと配線基板上のデカップリングキャパシタとの間で、電源−グランド間のループの面積が小さくできる。これにより、電源−グランド間のループからの電磁放射を抑えることができる。
【００６４】
また、複数の電源吊りピン領域２−２を設けることによって、露出領域２−１を製造時に安定して支持することができる。これにより、露出領域２−１を広く形成することができる。そのため、露出領域２−１とグランド部４−１とを、広い領域で隣接させることができる。これにより、半導体パッケージ１の近傍、配線基板上、半導体パッケージ下面、半導体パッケージ内等に多数のデカップリングキャパシタ１１を配置しやすくなる。これにより半導体チップとデカップリングキャパシタ間で、電源−グランド間のループの面積を小さくでき、電源−グランド間のインピーダンスを低くすることができる。更に、ループの面積を小さくすることで、不要な電磁放射（ＥＭＩ）を低減できる。
【００６５】
本実施形態は、特許文献２と比較して、次のような製造上の利点を有している。つまり、特許文献２の半導体装置では、複数のリードがそれぞれ別々に切断されてリードを形成される。その後リード同士が重ねられ、非導電性接着剤を用いてオーバーラップ部分が形成される。そのため、複数のリードフレームが必要となる。一方、本実施形態では、一枚の導体板をプレスやエッチング等で形成するため、基本的に一枚のリードフレームでよいという利点を有する。
【００６６】
さらに、特許文献２の半導体装置では、複数のリードを重ねて接合する必要があるため、製造工程で半導体パッケージの下面に露出されるリードの位置がずれやすくなるという問題がある。特に電源と接続される第２リードとグランドと接続される第３リードとの位置がずれて両者が接触すると、電源とグランドとの短絡が生じるという問題がある。一方、本実施形態では、このようなリードの重ね合わせ工程がないので、上述のような問題は発生しない。
【００６７】
（第２の実施形態）
続いて、第２の実施形態について説明する。既述の第１の実施形態では、ＱＦＰ型の半導体パッケージについて説明した。これに対して、本実施形態に係る半導体パッケージ１は、ＱＦＮ（Ｑｕａｄ  Ｆｌａｔ  Ｎｏｎ−ｌｅａｄｅｄ  Ｐａｃｋａｇｅ）型の半導体パッケージである。第１の実施形態と同様の点については、詳細な説明を省略する。
【００６８】
図１５は、本実施形態に係る半導体パッケージ１を示す概略断面図である。
【００６９】
図１５に示されるように、この半導体パッケージ１では、導体部１０が、封止体５の下面に一致する同一平面上に形成されている。すなわち、グランド部４及び電源部２のみならず、信号部３もその一部が封止体５の下面に露出している。また、図１５には示されていないが、電源吊りピン領域２−２及びグランド吊りピン領域４−２は、板厚が他の部分よりも板厚が薄くなっている。そのため、電源吊りピン領域２−２及びグランド吊りピン領域４−２は、封止体５の下面において露出しておらず、封止体５の内部に埋め込まれている。
【００７０】
図１６は、本実施形態に係る半導体パッケージに用いられるリードフレームの作製方法を示すフローチャートである。第１の実施形態と同様に、リードフレームの形状が設計される（ステップＳ１４）。その後、エッチングマスクが形成される（ステップＳ１５）。その後、エッチングが行われる（ステップＳ１６）。第１の実施形態とは異なり、ステップＳ１５及びＳ１６においては、電源吊りピン領域２−２及びグランド吊りピン領域４−２などの厚みが、ハーフエッチにより、薄くされる。その後、メッキが行われる（ステップＳ１７）。また、第１の実施形態と異なり、本実施形態では、電源吊りピン領域２−２とグランド吊りピン領域４−２とが図４のように押し曲げてアイランド部４−１及び露出領域２−１を押し込む必要がない。そのため、成形工程（図１２のステップＳ１３）は省略されている。
【００７１】
その他の点については、第１の実施形態と同様である。以上説明したように、本実施形態のように、ＱＦＮ型の半導体パッケージを用いても、既述の実施形態と同様の作用効果を奏することができる。また、ＱＦＮ型の半導体パッケージを用いることにより、信号リードを封止体５の側面から突出させる必要がなくなり、小型化することができる。
【００７２】
（第３の実施形態）
続いて、本発明の第３の実施形態について説明する。図１７は、本実施形態に係る半導体パッケージ１を示す平面透視図である。本実施形態では、既述の実施形態に対して、電源部２及びグランド部４の配置が異なっている。その他の点については、既述の実施形態と同様とすることができるので、詳細な説明は省略する。
【００７３】
図１７に示されるように、半導体チップ７は、電源部２の露出領域２−１と、グランド部４のアイランド部４−１とにまたがるように、配置されている。また、半導体チップ７は、絶縁性接着テープ（図示せず）によって、露出領域２−１及びアイランド部４−１の上に接着されている。銀ペーストのような液体状の接着剤では、露出領域２−１とアイランド部４−１との間が短絡する恐れがあるため、絶縁性粘着テープを使用する。
【００７４】
図１８は、図１７のＣＣ’に沿う断面図である。図１８に示されるように、露出領域２−１とアイランド部４−１とは、それぞれ、端部に段差が形成されている。このような段差は、リードフレーム作製時に、ハーフエッチを行うことにより、形成することができる。
【００７５】
この段差により、露出領域２−１とアイランド部４−１との間の間隔は、半導体チップ７を載せる主面側の方（間隔ａ）が、裏面側の間隔ｂよりも狭くなっている。このように、露出領域２−１とアイランド部４−１との間隔を主面側で狭くすることにより、半導体チップ７を安定して載せることができる。一方、露出領域２−１とアイランド部４−１との間隔を裏面側で広くすることにより、この半導体パッケージ１を搭載する配線基板上に形成される電源端子とグランド端子との間隔を広くすることができる。これにより、半導体パッケージを配線基板に実装する際、電源−グランド間が短絡しにくくなり、実装時の難易度を下げることができる。
【００７６】
（第４の実施形態）
続いて、本発明の第４の実施形態について説明する。図１９Ａは、本実施形態に係る半導体パッケージ１を示す平面透視図である。本実施形態では、既述の実施形態に対して、電源部２及びグランド部４の配置が異なっている。その他の点については、既述の実施形態と同様とすることができるので、詳細な説明は省略する。
【００７７】
図１９Ａに示されるように、グランド部４において、グランド吊りピン領域４−２は、アイランド部４−１から封止体５の側部の角部に向かって延びている。また、電源部２において、露出領域２−１は、グランド吊りピン領域４−２を除いてアイランド部４−１を取り囲むように設けられている。そして、各電源吊りピン領域２−２は、露出領域２−１から、封止体５の側部の角部に向かって延びている。
【００７８】
本実施形態によれば、電源吊りピン領域２−２及びグランド吊りピン領域４−２が、いずれも角部へ向かって延びている。そのため、第１の実施形態に比べ、封止体５の側面の中央部に、信号部３の信号リードを多数配置することができる。また、４つの異なる電源電位を露出領域２−１から半導体チップ７の電源端子に供給することもできる。
【００７９】
図１９Ｂは、本実施形態の変形例に係る半導体パッケージを示す、平面透視図である。図１９Ｂに示されるように、この変形例では、グランド部４に、グランドリード部４−３が追加されている。また、電源部２に、電源リード部２−３が追加されている。グランドリード部４−３は、一端がグランド吊りピン領域４−２に連結されている。グランドリード部４−３は、信号リードと同様に、封止体５の側面から外部に突き出るように、延びている。電源リード部２−３は、一端が電源吊りピン領域２−２に連結されている。電源リード部２−３は、信号リードと同様に、封止体５の側面から外部に突き出るように、延びている。このような構成を採用すれば、電源リード部２−３及びグランドリード部４−３からも電源電圧および０Ｖの基準電圧を印加することができ、電源−グランド間のインピーダンスをより低くすることが可能となる。
【００８０】
（第５の実施形態）
続いて、本発明の第５の実施形態について説明する。図２０Ａは、本実施形態に係る半導体パッケージ１を示す平面透視図である。本実施形態では、既述の実施形態に対して、電源部２及びグランド部４の配置が異なっている。その他の点については、既述の実施形態と同様とすることができるので、詳細な説明は省略する。
【００８１】
図２０Ａに示されるように、アイランド部４−１が、中央部に配置されている。グランド吊りピン領域４−２は、アイランド部４−１から、封止体５の側面の中央部に延びている。
【００８２】
電源部２の露出領域２−１は、グランド吊りピン領域４−２を除いて、アイランド部４−１を取り囲むように配置されている。電源部２は、中央電源吊りピン領域２−２−１と、コーナー電源吊りピン領域２−２−２とを備えている。中央電源吊りピン領域２−２−１は、露出領域２−１から、封止体５の側面の中央部に向かって延びている。コーナー電源吊りピン領域２−２−２は、露出領域２−１から、封止体５の側面の角部に向かって延びている。
【００８３】
本実施形態によれば、中央電源吊りピン領域２−２−１とコーナー電源吊りピン領域２−２−２とを設けることによって、既述の実施形態に比べ、露出領域２−１をより安定して支持することが可能となる。
【００８４】
図２０Ｂは、本実施形態の変形例に係る半導体パッケージ１を示す透視平面図である。図２０Ｂに示される変形例では、電源部２に、電源リード部２−４及び２−５が追加されている。また、グランド部４に、グランドリード部４−３が追加されている。電源リード部２−４は、コーナー電源吊りピン領域２−２−２から分岐しており、信号リードと同様に、封止体５の側面において突き出ている。電源リード部２−５は、中央電源吊りピン領域２−２−１に連結されており、封止体５の側面において突き出ている。グランドリード部４−３は、グランド吊りピン領域４−２に連結されており、封止体５の側面において突き出ている。このような構成を採用すれば、電源リード部２−４，２−５及びグランドリード部４−３からも電源電圧および０Ｖの基準電圧（グランド基準電位）を印加することができ、電源−グランド間のインピーダンスをより低くすることが可能となる。
【００８５】
以上、第１から第５の実施形態について説明した。但し、これらの実施形態は互いに独立するものではなく、矛盾の無い範囲内で組み合わせて使用することも可能である。
【００８６】
また、本発明に係る半導体パッケージ１は、車載用マイクロコンピュータや、ディスクドライブ装置などに好適に用いられる。
【００８７】
図２１は、車載用マイクロコンピュータに本発明の半導体パッケージを適用した場合の概略断面図である。この車載用マイクロコンピュータは、配線基板８と、配線基板８上に実装された半導体パッケージ１とを備えている。配線基板８は、自動車に設置された機器（図示せず）と接続されている。半導体パッケージ１に含まれる車載用マイクロコンピュータが搭載された半導体チップ７０は、自動車に設置された機器の制御機能を有する。本発明によれば、半導体パッケージ１に車載用マイクロコンピュータが組み込まれた制御装置および、半導体パッケージ１が搭載された自動車が提供される。
【００８８】
図２２は、ディスクドライブ装置の制御装置の概略断面図である。このディスクドライブ装置は、配線基板８と、この配線基板８上に実装された半導体パッケージ１と、配線基板８上に実装された光ディスク読み取り／書き込み機構２２とを備えている。半導体パッケージ１と光ディスク読み取り／書き込み機構２２とは、配線基板８上に形成された配線２３によって接続されている。半導体パッケージ１に含まれる半導体チップは、光ディスク読み取り／書き込み機構２２の動作を制御する、ディスクドライブ装置用半導体チップ７１として機能する。
【００８９】
なお、以上の実施の形態の図面では、リードを半導体パッケージの各辺に対して垂直に配置する場合を示したが、これにとらわれず、半導体チップから放射状に配置されてもよいことはいうまでもない。
【符号の説明】
【００９０】
１  半導体パッケージ
２  電源部
２−１  露出領域
２−２  電源吊りピン領域
２−３〜２−５  電源リード部
３  信号部
４  グランド部
４−１  接続領域（アイランド部）
４−２  グランド吊りピン領域
４−３  グランドリード部
５  封止体
６  ボンディングワイヤ
７  半導体チップ
８  配線基板
９  スルーホール
１０  導体部
１１  デカップリングキャパシタ
１２  電源端子
１３  グランド端子
１４  配線
１５  リードフレーム
１６  実装領域
１７  フレーム部
１８  タイバー
１９  封止領域
２２  ディスク読み取り／書き込み機構
２３  配線
７０  車載用半導体チップ
７１  ディスクドライブ装置用半導体チップ
１０１  半導体パッケージ
１０２  アイランド
１０３  リード
１０４  半導体チップ
１０５  ボンディングワイヤ
１０６  封止体
【図１】
2010267728.tif 000003
【図２Ａ】
2010267728.tif 000004
【図２Ｂ】
2010267728.tif 000005
【図２Ｃ】
2010267728.tif 000006
【図３】
2010267728.tif 000007
【図４】
2010267728.tif 000008
【図５】
2010267728.tif 000009
【図６】
2010267728.tif 000010
【図７】
2010267728.tif 000011
【図８】
2010267728.tif 000012
【図９】
2010267728.tif 000013
【図１０Ａ】
2010267728.tif 000014
【図１０Ｂ】
2010267728.tif 000015
【図１１】
2010267728.tif 000016
【図１２】
2010267728.tif 000017
【図１３】
2010267728.tif 000018
【図１４】
2010267728.tif 000019
【図１５】
2010267728.tif 000020
【図１６】
2010267728.tif 000021
【図１７】
2010267728.tif 000022
【図１８】
2010267728.tif 000023
【図１９Ａ】
2010267728.tif 000024
【図１９Ｂ】
2010267728.tif 000025
【図２０Ａ】
2010267728.tif 000026
【図２０Ｂ】
2010267728.tif 000027
【図２１】
2010267728.tif 000028
【図２２】
2010267728.tif 000029