(57)【要約】【課題】消費電力を低減させることができるようにする。【解決手段】出力バッファ回路３１において、PチャネルMOSトランジスタM4のソースは、プッシュプル回路１５のNチャネルMOSトランジスタM6のゲートと接続され、PチャネルMOSトランジスタM4のソース出力によって、NチャネルMOSトランジスタM6が駆動される。また、NチャネルMOSトランジスタM5のソースは、プッシュプル回路１５のPチャネルMOSトランジスタM7のゲートと接続され、NチャネルMOSトランジスタM5のソース出力によって、PチャネルMOSトランジスタM7が駆動される。PチャネルMOSトランジスタM4とNチャネルMOSトランジスタM5は、電流源Q11を介して直列に接続されている。本発明は、例えば、固体撮像素子に用いられる出力バッファ回路に適用できる。【選択図】図３
2010171485.tif 000002
【特許請求の範囲】
【請求項１】
NチャネルMOSトランジスタとPチャネルMOSトランジスタとからなるプッシュプル回路と、
前記プッシュプル回路のNチャネルMOSトランジスタを駆動するPチャネルMOSトランジスタである駆動PチャネルMOSトランジスタと、
前記プッシュプル回路のPチャネルMOSトランジスタを駆動するNチャネルMOSトランジスタである駆動NチャネルMOSトランジスタと
を備え、
前記駆動PチャネルMOSトランジスタのソースは、前記プッシュプル回路のNチャネルMOSトランジスタのゲートと接続され、
前記駆動NチャネルMOSトランジスタのソースは、前記プッシュプル回路のPチャネルMOSトランジスタのゲートと接続され、
前記駆動PチャネルMOSトランジスタのソースと前記駆動NチャネルMOSトランジスタのソースは、１以上のPチャネルMOSトランジスタおよびNチャネルMOSトランジスタを含む電流源を介して接続されている
出力バッファ回路。
【請求項２】
前記プッシュプル回路のNチャネルMOSトランジスタ、前記プッシュプル回路のPチャネルMOSトランジスタ、前記駆動PチャネルMOSトランジスタ、および前記駆動NチャネルMOSトランジスタは、デプレッション型である
請求項１に記載の出力バッファ回路。
【請求項３】
前記電流源のPチャネルMOSトランジスタのソースと前記電流源のNチャネルMOSトランジスタのソースは、直接又は抵抗を介して接続されている
請求項１に記載の出力バッファ回路。
【請求項４】
前記直接又は抵抗を介して接続されている前記電流源のPチャネルMOSトランジスタのソースと前記電流源のNチャネルMOSトランジスタのソースがフローティングとなされている
請求項３に記載の出力バッファ回路。
【請求項５】
前記直接又は抵抗を介して接続されているとともに、フローティングとなされている前記電流源のPチャネルMOSトランジスタのソースと前記電流源のNチャネルMOSトランジスタのソースが、前記駆動PチャネルMOSトランジスタおよび前記駆動NチャネルMOSトランジスタのゲートに入力される信号か、又はそれに相当する信号で駆動される
請求項４に記載の出力バッファ回路。
【請求項６】
NチャネルMOSトランジスタとPチャネルMOSトランジスタとからなるプッシュプル回路と、
前記プッシュプル回路のNチャネルMOSトランジスタを駆動するPチャネルMOSトランジスタである駆動PチャネルMOSトランジスタと、
前記プッシュプル回路のPチャネルMOSトランジスタを駆動するNチャネルMOSトランジスタである駆動NチャネルMOSトランジスタと
を備え、
前記駆動PチャネルMOSトランジスタのソースは、前記プッシュプル回路のNチャネルMOSトランジスタのゲートと接続され、
前記駆動NチャネルMOSトランジスタのソースは、前記プッシュプル回路のPチャネルMOSトランジスタのゲートと接続され、
前記駆動PチャネルMOSトランジスタのソースと前記駆動NチャネルMOSトランジスタのソースは、１以上のPチャネルMOSトランジスタおよびNチャネルMOSトランジスタを含む電流源を介して接続されている
出力バッファ回路を有する
固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力バッファ回路および固体撮像素子に関し、特に、消費電力を低減させることができるようにする出力バッファ回路および固体撮像素子に関する。
【背景技術】
【０００２】
従来、近接して配置された同一構造のトランジスタの閾値電圧Vthがほぼ同じであることを利用して電流バラツキを低減したプッシュプル回路を採用した出力バッファ回路が知られている（例えば、特許文献１，２参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開昭６３−１９９５０７号公報（第１図）
【特許文献２】特開平１０−２８５２２４号公報（図１）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１，２等で提案されている出力バッファ回路では、ソースフォロア回路用の電流源が２系統必要であり、消費電力が大きくなってしまうという問題があった。
【０００５】
本発明は、このような状況に鑑みてなされたものであり、消費電力を低減させることができるようにするものである。
【課題を解決するための手段】
【０００６】
本発明の第１の側面の出力バッファ回路は、NチャネルMOSトランジスタとPチャネルMOSトランジスタとからなるプッシュプル回路と、前記プッシュプル回路のNチャネルMOSトランジスタを駆動するPチャネルMOSトランジスタである駆動PチャネルMOSトランジスタと、前記プッシュプル回路のPチャネルMOSトランジスタを駆動するNチャネルMOSトランジスタである駆動NチャネルMOSトランジスタとを備え、前記駆動PチャネルMOSトランジスタのソースは、前記プッシュプル回路のNチャネルMOSトランジスタのゲートと接続され、前記駆動NチャネルMOSトランジスタのソースは、前記プッシュプル回路のPチャネルMOSトランジスタのゲートと接続され、前記駆動PチャネルMOSトランジスタのソースと前記駆動NチャネルMOSトランジスタのソースは、１以上のPチャネルMOSトランジスタおよびNチャネルMOSトランジスタを含む電流源を介して接続されている。
【０００７】
前記プッシュプル回路のNチャネルMOSトランジスタ、前記プッシュプル回路のPチャネルMOSトランジスタ、前記駆動PチャネルMOSトランジスタ、および前記駆動NチャネルMOSトランジスタは、デプレッション型とすることができる。
【０００８】
前記電流源のPチャネルMOSトランジスタのソースと前記電流源のNチャネルMOSトランジスタのソースは、直接又は抵抗を介して接続されるようにすることができる。
【０００９】
前記直接又は抵抗を介して接続されている前記電流源のPチャネルMOSトランジスタのソースと前記電流源のNチャネルMOSトランジスタのソースがフローティングとなされるようにすることができる。
【００１０】
前記直接又は抵抗を介して接続されているとともに、フローティングとなされている前記電流源のPチャネルMOSトランジスタのソースと前記電流源のNチャネルMOSトランジスタのソースが、前記駆動PチャネルMOSトランジスタおよび前記駆動NチャネルMOSトランジスタのゲートに入力される信号か、又はそれに相当する信号で駆動されるようにすることができる。
【００１１】
本発明の第２の側面の固体撮像素子は、NチャネルMOSトランジスタとPチャネルMOSトランジスタとからなるプッシュプル回路と、前記プッシュプル回路のNチャネルMOSトランジスタを駆動するPチャネルMOSトランジスタである駆動PチャネルMOSトランジスタと、前記プッシュプル回路のPチャネルMOSトランジスタを駆動するNチャネルMOSトランジスタである駆動NチャネルMOSトランジスタとを備え、前記駆動PチャネルMOSトランジスタのソースは、前記プッシュプル回路のNチャネルMOSトランジスタのゲートと接続され、前記駆動NチャネルMOSトランジスタのソースは、前記プッシュプル回路のPチャネルMOSトランジスタのゲートと接続され、前記駆動PチャネルMOSトランジスタのソースと前記駆動NチャネルMOSトランジスタのソースは、１以上のPチャネルMOSトランジスタおよびNチャネルMOSトランジスタを含む電流源を介して接続されている出力バッファ回路を有する。
【００１２】
本発明の第1および第２の側面においては、NチャネルMOSトランジスタとPチャネルMOSトランジスタとからなるプッシュプル回路と、前記プッシュプル回路のNチャネルMOSトランジスタを駆動するPチャネルMOSトランジスタである駆動PチャネルMOSトランジスタと、前記プッシュプル回路のPチャネルMOSトランジスタを駆動するNチャネルMOSトランジスタである駆動NチャネルMOSトランジスタとが設けられ、前記駆動PチャネルMOSトランジスタのソースは、前記プッシュプル回路のNチャネルMOSトランジスタのゲートと接続され、前記駆動NチャネルMOSトランジスタのソースは、前記プッシュプル回路のPチャネルMOSトランジスタのゲートと接続され、前記駆動PチャネルMOSトランジスタのソースと前記駆動NチャネルMOSトランジスタのソースは、１以上のPチャネルMOSトランジスタおよびNチャネルMOSトランジスタを含む電流源を介して接続される。
【００１３】
固体撮像素子は、独立したデバイスであっても良いし、撮像装置を構成している内部デバイスであっても良い。
【発明の効果】
【００１４】
本発明の第１および第２の側面によれば、電流バラツキを小さくしつつ、消費電力を低減させることができる。
【図面の簡単な説明】
【００１５】
【図１】従来の出力バッファ回路の構成例を示す図である。
【図２】図１の出力バッファ回路の詳細な構成例を示す図である。
【図３】本発明を適用した出力バッファ回路の第1の実施の形態の構成例を示す図である。
【図４】電流源の詳細な構成例を含む図３の出力バッファ回路の構成例を示す図である。
【図５】本発明を適用した出力バッファ回路の第２の実施の形態の構成例を示す図である。
【図６】本発明を適用した出力バッファ回路の第３の実施の形態の構成例を示す図である。
【図７】第１乃至第３の実施の形態のいずれかの出力バッファ回路を採用した固体撮像素子の概略構成を示す図である。
【図８】本発明との比較のための従来の出力バッファ回路の構成例を示す図である。
【図９】本発明との比較のための従来の出力バッファ回路の構成例を示す図である。
【図１０】本発明との比較のための従来の出力バッファ回路の構成例を示す図である。
【発明を実施するための形態】
【００１６】
［従来の出力バッファ回路の構成例］
本発明の理解を容易にするため、最初に、従来の出力バッファ回路の構成について説明する。
【００１７】
図１は、近接して配置された同一構造のトランジスタの閾値電圧Vthがほぼ同じであることを利用して電流バラツキを低減したプッシュプル回路を採用した、従来の出力バッファ回路の構成例を示している。
【００１８】
図１の出力バッファ回路１は、基準電流発生部１１、ソースフォロア回路１２乃至１４、およびプッシュプル回路１５により構成されている。
【００１９】
基準電流発生部１１は、抵抗R1およびR2とNチャネルMOSトランジスタM1（以下、単にトランジスタM1ともいう）から構成される。ソースフォロア回路１２は、NチャネルMOSトランジスタM2およびM3（以下、単にトランジスタM2およびM3ともいう）と、抵抗R3とから構成される。ソースフォロア回路１３は、電流源Q1とPチャネルMOSトランジスタM4（以下、単にトランジスタM4ともいう）とから構成される。ソースフォロア回路１４は、電流源Q2とNチャネルMOSトランジスタM5（以下、単にトランジスタM5ともいう）とから構成される。プッシュプル回路１５は、NチャネルMOSトランジスタM6とPチャネルMOSトランジスタM7（以下、単にトランジスタM6とM7ともいう）とから構成される。
【００２０】
なお、トランジスタM1乃至M3はエンハンスメント型であり、トランジスタM4乃至M7はデプレッション型である。
【００２１】
基準電流発生部１１は、ソースフォロア回路１２乃至１４内の電流源の基準電流を生成し、ソースフォロア回路１２乃至１４に供給する。
【００２２】
出力バッファ回路１に入力された入力信号Vinは、トランジスタM3のゲートに供給される。トランジスタM3のソースは、ソースフォロア回路１３のトランジスタM4のゲートと、ソースフォロア回路１４のトランジスタM5のゲートに接続されている。トランジスタM3は、ゲートに入力された入力信号Vinに応じてトランジスタM4およびM5を駆動する。ソースフォロア回路１２のトランジスタM2と抵抗R3は、トランジスタM3の電流源を構成する。
【００２３】
ソースフォロア回路１３のトランジスタM4のソースは、プッシュプル回路１５のトランジスタM6のゲートと接続されている。トランジスタM4は、そのゲートの入力に応じて、プッシュプル回路１５のトランジスタM6を駆動する。
【００２４】
ソースフォロア回路１４のトランジスタM5のソースは、プッシュプル回路１５のトランジスタM7のゲートと接続されている。トランジスタM5は、そのゲートの入力に応じて、プッシュプル回路１５のトランジスタM7を駆動する。
【００２５】
［電流源Q1およびQ2の具体的な構成例］
図２は、電流源Q1およびQ2の詳細な構成を含む出力バッファ回路１の構成例を示している。
【００２６】
電流源Q1は、NチャネルMOSトランジスタM11（以下、単にトランジスタM11ともいう）、PチャネルMOSトランジスタM12およびM13（以下、単にトランジスタM12およびM13ともいう）、並びに抵抗R11から構成される。
【００２７】
電流源Q2は、NチャネルMOSトランジスタM14（以下、単にトランジスタM14ともいう）と抵抗R12から構成される。
【００２８】
なお、トランジスタM11乃至M14は、いずれもエンハンスメント型である。
【００２９】
出力バッファ回路１の動作について、図２を参照して説明する。
【００３０】
トランジスタM5とM6及びトランジスタM4とM7が、それぞれ近接して配置された同一構造のトランジスタだとすると、トランジスタM5とM6及びトランジスタM4とM7の閾値電圧Vthはほぼ同じである。
【００３１】
ここで、プッシュプル回路１５のトランジスタM6の閾値電圧Vthが大きくなると、プッシュプル回路１５のトランジスタM6のソース電位がトランジスタM6の閾値電圧Vthの上昇分とほぼ同じだけ減少する。その結果、プッシュプル回路１５に流れる電流I1が減少する。
【００３２】
ソースフォロア回路１４のトランジスタM5は、プッシュプル回路１５のトランジスタM6と同一構造を有し、近接して配置されている。この場合、トランジスタM5の閾値電圧Vthは、トランジスタM6の閾値電圧Vthの上昇にともなって、同様に上昇する。
【００３３】
トランジスタM5の閾値電圧Vthが上昇すると、トランジスタM5のソース電位がトランジスタM5の閾値電圧Vthの上昇分とほぼ同じだけ減少する。トランジスタM5のソース電位の減少に伴ってトランジスタM5のソースと接続されているプッシュプル回路１５のトランジスタM7のゲート電位も、トランジスタM5の閾値電圧Vthの上昇分とほぼ同じだけ減少する。プッシュプル回路１５のトランジスタM7のゲート電位の減少により、トランジスタM7のソース電位も、トランジスタM5の閾値電圧Vthの上昇分とほぼ同じだけ減少する。その結果、トランジスタM6のソース電位が減少することでプッシュプル回路１５に流れる電流I1が減少した分を、トランジスタM7のソース電位が減少することで補償している。
【００３４】
同様に、プッシュプル回路１５のトランジスタM7の閾値電圧Vthが大きくなると、プッシュプル回路１５のトランジスタM7のソース電位がトランジスタM7の閾値電圧Vthの上昇分とほぼ同じだけ増加する。その結果、プッシュプル回路１５に流れる電流I1が減少する。
【００３５】
ソースフォロア回路１３のトランジスタM4は、プッシュプル回路１５のトランジスタM7と同一構造を有し、近接して配置されている。この場合、トランジスタM4の閾値電圧Vthは、トランジスタM7の閾値電圧Vthの上昇にともなって、同様に上昇する。
【００３６】
トランジスタM4の閾値電圧Vthが上昇すると、トランジスタM4のソース電位がトランジスタM4の閾値電圧Vthの上昇分とほぼ同じだけ増加する。トランジスタM4のソース電位の増加に伴ってトランジスタM4のソースと接続されているプッシュプル回路１５のトランジスタM6のゲート電位も、トランジスタM4の閾値電圧Vthの上昇分とほぼ同じだけ増加する。プッシュプル回路１５のトランジスタM6のゲート電位の増加により、トランジスタM6のソース電位も、トランジスタM4の閾値電圧Vthの上昇分とほぼ同じだけ増加する。その結果、トランジスタM7のソース電位が増加することでプッシュプル回路１５に流れる電流I1が減少した分を、トランジスタM6のソース電位が増加することで補償している。
【００３７】
このように、近接して配置された同一構造のトランジスタM5とM6の閾値電圧Vth及び近接して配置された同一構造のトランジスタM4とM7の閾値電圧Vthがほぼ同じとなることを利用することで、プッシュプル回路１５の電流バラツキを低減することができる。
【００３８】
しかしながら、出力バッファ回路１では、プッシュプル回路１５のトランジスタM6とM7を駆動するためのソースフォロア回路１３と１４それぞれに電流源Q1とQ2が設けられている。即ち、ソースフォロア回路用の電流源が２系統必要である。そのため、消費電力が大きくなってしまうという問題があった。
【００３９】
＜第１の実施の形態＞
［本発明の出力バッファ回路の第１の構成例］
そこで、ソースフォロア回路用の電流源を１つにすることで、消費電力を低減させるようにした出力バッファ回路について説明する。
【００４０】
即ち、図３は、本発明を適用した出力バッファ回路の第1の実施の形態の構成例を示している。
【００４１】
なお、図３において、上述した図１と対応する部分は同一の符号を付してあり、その説明は適宜省略する。
【００４２】
図３の出力バッファ回路３１は、基準電流発生部１１、ソースフォロア回路１２、PチャネルMOSトランジスタM4、NチャネルMOSトランジスタM5、電流源Q11、およびプッシュプル回路１５により構成されている。
【００４３】
即ち、出力バッファ回路３１においては、基準電流発生部１１、ソースフォロア回路１２、およびプッシュプル回路１５を有する点は、図１の出力バッファ回路１と同様である。また、プッシュプル回路１５のトランジスタM6を、トランジスタM4のソース出力で駆動し、プッシュプル回路１５のトランジスタM7を、トランジスタM5のソース出力で駆動する点も、出力バッファ回路１と同様である。
【００４４】
しかしながら、トランジスタM4のソースとトランジスタM5のソースが電流源Q11を介して接続された構成とされている点が、出力バッファ回路１と異なる。
【００４５】
出力バッファ回路３１の電流源Q11は、図１の電流源Q1と電流源Q2を共通化したものに相当する。即ち、電流源Q11とトランジスタM4の構成が、図１のソースフォロア回路１３に相当する。また、電流源Q11とトランジスタM5の構成が、図１のソースフォロア回路１４に相当する。換言すれば、図１のソースフォロア回路１３とソースフォロア回路１４とがいわば直列に接続されている。
【００４６】
以上より、図３の出力バッファ回路３１は、実質的に、図１の出力バッファ回路１と同様の構成を有しているので、図１における場合と同様の動作が可能であり、電流バラツキを低減することができる。
【００４７】
また、図３の出力バッファ回路３１では、電流源Q11を、図１の電流源Q1と電流源Q2を共通化させて設けたことで、ソースフォロア回路に必要な電流源を１系統にすることができた。これにより、消費電力を、図１における場合よりも低減させることができる。即ち、出力バッファ回路３１によれば、電流バラツキを小さくし、かつ、消費電力を低減させることができる。
【００４８】
［電流源Q11の具体的な構成例］
図４は、電流源Q11の詳細な構成例を含む出力バッファ回路３１の構成例を示す図である。
【００４９】
従って、電流源Q11以外は、図３と同様であるので、その説明は省略する。
【００５０】
電流源Q11は、NチャネルMOSトランジスタM21およびM22（以下、単にトランジスタM21およびM22ともいう）、PチャネルMOSトランジスタM23およびM24（以下、単にトランジスタM23およびM24ともいう）、並びに、抵抗R21およびR22により構成される。トランジスタM21乃至M24は、いずれもエンハンスメント型である。
【００５１】
トランジスタM21及びM23とトランジスタM22及びM24は、カレントミラーを構成している。即ち、トランジスタM21とM23のソースどうしが接続され、トランジスタM22とM24のソースどうしが接続されている。なお、トランジスタM21とM23のソースどうし、及び、トランジスタM22とM24のソースどうしは、抵抗を介して接続されていてもよい。抵抗R21は、電源電圧VDDとトランジスタM21のゲート及びドレインと接続されている。抵抗R22は、トランジスタM23のゲート及びドレインとGNDに接続されている。
【００５２】
従って、電流源Q11の構成を、NチャネルMOSトランジスタとPチャネルMOSトランジスタのソースどうしが接続されるようにしたことにより、電流の引き込みと流し込みを同時に行うことができる。
【００５３】
＜第２の実施の形態＞
［本発明の出力バッファ回路の第２の構成例］
図５は、本発明を適用した出力バッファ回路の第２の実施の形態の構成例を示している。
【００５４】
なお、上述した図４と対応する部分は同一の符号を付してあり、その説明は適宜省略する。
【００５５】
図５の出力バッファ回路５１においては、電流源Q12の構成が、図４の出力バッファ回路３１の電流源Q11と異なり、その他の点は共通する。
【００５６】
電流源Q12は、電流源Q11と同様に、NチャネルMOSトランジスタとPチャネルMOSトランジスタのソースどうしが接続されているトランジスタM21乃至M24を有している。また、電流源Q12は、NチャネルMOSトランジスタM31およびM34（以下、単にトランジスタM31およびM34ともいう）、PチャネルMOSトランジスタM32およびM33（以下、単にトランジスタM32およびM33ともいう）、並びに抵抗R31およびR32を有している。
【００５７】
トランジスタM31乃至M33と抵抗R31は、トランジスタM21への電流源となる。トランジスタM34と抵抗R32は、トランジスタM23への電流源となる。
【００５８】
そして、出力バッファ回路５１では、トランジスタM21乃至M24のソースがフローティングとなされている。
【００５９】
従って、電流源Q12の構成を、NチャネルMOSトランジスタとPチャネルMOSトランジスタのソースどうしが接続されるとともに、トランジスタM21乃至M24のソースをフローティングとしたことにより、電流の引き込みと流し込みを同時に行うことができる。また、ソースフォロア回路を構成するトランジスタM4及びM5の駆動電圧のダイナミックレンジを大きくすることができる。
【００６０】
例えば、電源電圧VDDが８Vとして、仮に、トランジスタM21乃至M24のソースを中間電位の４Vに固定したとすると、トランジスタM4及びM5のゲート電圧の駆動範囲は、３．５Vから４．５Vの範囲程度である。
【００６１】
これに対して、いま電流源Q12のように、トランジスタM21乃至M24のソースをフローティングとした場合には、カレントミラー回路もトランジスタM4及びM5の電位に追従するので、トランジスタM4及びM5のゲート電圧の駆動範囲としては、３Vから５Vの範囲程度を確保することができる。
【００６２】
出力バッファ回路５１のその他の構成は、図４の出力バッファ回路３１と同様である。従って、出力バッファ回路５１においては、ダイナミックレンジを大きくして、電流バラツキを小さくしつつ、低消費電力を実現することができる。
【００６３】
＜第３の実施の形態＞
［本発明の出力バッファ回路の第３の構成例］
図６は、本発明を適用した出力バッファ回路の第３の実施の形態の構成例を示している。
【００６４】
なお、上述した図５と対応する部分は同一の符号を付してあり、その説明は適宜省略する。
図６の出力バッファ回路７１においては、電流源Q12が電流源Q12’とされている以外は、図５の出力バッファ回路５１と同様の構成とされている。電流源Q12’は、図５の電流源Q12の構成に、さらに、トランジスタM21とM23のソースが、トランジスタM3のソースと接続されている構成となされている。
【００６５】
電流源Q12’では、トランジスタM21とM23のソースに、トランジスタM4およびトランジスタM5のゲートに入力される信号が供給される。即ち、出力バッファ回路７１では、フローティングとされているトランジスタM21乃至M24のソースを、トランジスタM4およびトランジスタM5のゲートに入力される信号で積極的に駆動するようになされている。これにより、フローティングとされているトランジスタM21乃至M24のソースが、トランジスタM4およびトランジスタM5のゲートに入力される信号に確実に追従した動作を行うことが可能となる。
【００６６】
なお、トランジスタM21とM23のソースに供給される信号は、トランジスタM4およびトランジスタM5のゲートに入力される信号そのものでなくても、それに相当する信号であればよい。例えば、トランジスタM21とM23のソースに供給される信号は、トランジスタM4およびトランジスタM5のゲートに入力される信号と同一ではあるが、トランジスタM3のソースとは異なる接続点から取得した信号とすることができる。また、トランジスタM21とM23のソースに供給される信号は、トランジスタM4およびトランジスタM5のゲートに入力される信号とHi,Loの変化するタイミングが同一で、DCレベルが異なる信号とすることができる。
【００６７】
出力バッファ回路７１のその他の構成は、図５の出力バッファ回路５１と同様である。従って、出力バッファ回路７１においても、ダイナミックレンジを大きくして、電流バラツキを小さくしつつ、低消費電力を実現することができる。
【００６８】
上述した出力バッファ回路３１、５１および７１は、例えば、固体撮像素子の出力段に設けることができる。
【００６９】
［固体撮像素子の構成例］
図７は、出力バッファ回路３１、５１、または７１が採用された固体撮像素子の概略構成を示す図である。
【００７０】
図７の固体撮像素子９１は、２次元マトリクス状に配列された受光素子（光電変換素子）８１、垂直列の受光素子８１群と１対１に設けられた垂直転送レジスタ８２、水平転送レジスタ８３、および出力バッファ回路８４を有する。
【００７１】
受光素子８１で光電変換された信号電荷（例えば、電子e）は、読み出しゲート８５を介して垂直転送レジスタ８２へ読み出され、さらにこの垂直転送レジスタ８２によって水平転送レジスタ８３に垂直転送される。水平転送レジスタ８３は、供給される信号電荷を出力バッファ回路８４に水平転送する。
【００７２】
出力バッファ回路８４は、水平転送レジスタ８３から供給される信号電荷を出力信号（電圧）Voutとして出力する。この出力バッファ回路８４の構成として、上述した出力バッファ回路３１、５１、または７１を採用することができる。これにより、固体撮像素子９１としても、消費電力の低減が図られる。
【００７３】
なお、出力バッファ回路３１、５１、および７１は、固体撮像素子に限定されず、例えばロジック回路などの種々の回路の出力段に設けることができる。
【００７４】
［従来の出力バッファ回路との比較］
次に、背景技術で記載した特許文献１および２で提案されている出力バッファ回路と、本発明の出力バッファ回路（出力バッファ回路３１、５１、および７１）を比較して、本発明の効果について考察する。
【００７５】
図８は、特許文献１（特開昭６３−１９９５０７号公報）で提案されている出力バッファ回路１００の構成例を示している。
【００７６】
出力バッファ回路１００では、NチャネルMOSトランジスタM55（以下、単にトランジスタM55ともいう）とPチャネルMOSトランジスタM56（以下、単にトランジスタM56ともいう）により、プッシュプル回路が構成されている。
【００７７】
また、電流源としてのPチャネルMOSトランジスタM51（以下、単にトランジスタM51ともいう）と、駆動トランジスタとしてのPチャネルMOSトランジスタM52（以下、単にトランジスタM52ともいう）とにより、ソースフォロア回路が構成されている。そして、トランジスタM52のソースが、トランジスタM55のゲートに接続されている。
【００７８】
さらに、電流源としてのNチャネルMOSトランジスタM54（以下、単にトランジスタM54ともいう）と、駆動トランジスタとしてのNチャネルMOSトランジスタM53（以下、単にトランジスタM53ともいう）とにより、ソースフォロア回路が構成されている。そして、トランジスタM53のソースは、トランジスタM56のゲートに接続されている。
【００７９】
従って、Pチャネルのソースフォロア回路でNチャネルMOSトランジスタM55を駆動し、Nチャネルのソースフォロア回路でPチャネルMOSトランジスタM56を駆動している点では、出力バッファ回路１００は、本発明の出力バッファ回路と同様である。
【００８０】
しかしながら、出力バッファ回路１００では、やはり、電流源が、トランジスタM51とトランジスタM54の２系統存在する。従って、トータルの消費電流は、トランジスタM51に流れる電流とトランジスタM54に流れる電流の和となるので、消費電力が大きくなる。
【００８１】
なお、図８の出力バッファ回路１００において、トランジスタM52のドレインは、トランジスタM54のソース側と接続されている。また、トランジスタM53のドレインは、トランジスタM51のソース側と接続されている。
【００８２】
ここで、仮に、トランジスタM52のドレインと、トランジスタM53のドレインとを直接接続することで、トータルの消費電流を約１／２にすることができるとも考えられる。
【００８３】
しかしながら、単にトランジスタM52のドレインとトランジスタM53のドレインを直接接続しただけでは、直接接続したトランジスタM52のドレインと、トランジスタM53のドレインは入力インピーダンスが高く、電位が不安定になる。その為、トランジスタM52もトランジスタM53も正常なソースフォロア動作をすることが出来ない。従って、直接接続したトランジスタM52のドレインとトランジスタM53のドレインには、例えば電流源としてのトランジスタM51のソース電位と電流源としてのトランジスタM54のソース電位の中間電位を発生する電圧源を接続する必要が有り、電源の数が増加してしまう。しかも、この電源は電流の引き込みと流し込みの両方を行う必要が有り、コストの増加や固体撮像装置の大型化が問題になる。また、電流源としてのトランジスタM51のソースは電源電圧と接続する必要が有り、電流源としてのトランジスタM54のソースはGNDと接続する必要が有るので、直接接続したトランジスタM52のドレインとトランジスタM53のドレインも電流源としてのトランジスタM51のソースも電流源としてのトランジスタM54のソースもフローティングにすることが出来ないので、これらの電位を入力信号Vinに追従させる事が出来ず、その分、電源電圧が高くなってしまう。従って、消費電力としては高くなってしまい、本発明の出力バッファ回路と比較して、消費電力の低減を図ることはできない。
【００８４】
これに対して本発明の出力バッファ回路では、電流源としてのPチャネルMOSトランジスタのソースと電流源としてのNチャネルMOSトランジスタのソースを直接接続する構成であるので、これらの電流源の電流を等しくしておけば、直接接続した電流源としてのPチャネルMOSトランジスタのソースと、電流源としてのNチャネルMOSトランジスタのソースには電圧源を接続する必要は無い。
【００８５】
図９は、特許文献２（特開平１０−２８５２２４号公報）で提案されている出力バッファ回路１１１の構成例を示している。
【００８６】
出力バッファ回路１１１も、出力バッファ回路１００と同様の構成が採用されている。
【００８７】
即ち、NチャネルMOSトランジスタM75とPチャネルMOSトランジスタM76により、プッシュプル回路が構成されている。
【００８８】
また、電流源としてのPチャネルMOSトランジスタM71と、駆動トランジスタとしてのPチャネルMOSトランジスタM72とにより、ソースフォロア回路が構成されている。そして、PチャネルMOSトランジスタM72のソースが、NチャネルMOSトランジスタM75のゲートに接続されている。
【００８９】
さらに、電流源としてのNチャネルMOSトランジスタM74と、駆動トランジスタとしてのNチャネルMOSトランジスタM73とにより、ソースフォロア回路が構成されている。そして、NチャネルMOSトランジスタM73のソースが、PチャネルMOSトランジスタM76のゲートに接続されている。
【００９０】
従って、Pチャネルのソースフォロア回路でNチャネルMOSトランジスタM75を駆動し、Nチャネルのソースフォロア回路でPチャネルMOSトランジスタM76を駆動している点では、出力バッファ回路１１１は、本発明の出力バッファ回路と同様である。
【００９１】
しかしながら、出力バッファ回路１１１では、やはり、電流源が、PチャネルMOSトランジスタM71とNチャネルMOSトランジスタM74の２系統存在する。即ち、トータルの消費電流は、PチャネルMOSトランジスタM71に流れる電流I11とNチャネルMOSトランジスタM74に流れる電流I12の和となるので、消費電力が大きくなる。従って、本発明の出力バッファ回路と比較して、消費電力の低減を図ることはできない。
【００９２】
図１０は、特開２００４−３２１３６号公報において、本出願人が先に提案している出力バッファ回路１２１の構成例を示している。
【００９３】
出力バッファ回路１２１は、入力側から順に２段のソースフォロワ回路１３１および１３２と、その後段に２段のプッシュプル回路１３３および１３４が接続された構成となっている。
【００９４】
１段目となるソースフォロワ回路１３１は、NチャネルMOSトランジスタM81（以下、単にトランジスタM81ともいう）とNチャネルMOSトランジスタM82（以下、単にトランジスタM82ともいう）とから構成されている。そして、トランジスタM81のゲートに入力信号Vinが供給される。
【００９５】
２段目となるソースフォロワ回路１３２は、NチャネルMOSトランジスタM83（以下、単にトランジスタM83ともいう）とNチャネルMOSトランジスタM84（以下、単にトランジスタM84ともいう）とから構成されている。１段目となるソースフォロワ回路１３１からの出力が、トランジスタM83のゲートに入力される。
【００９６】
３段目となるプッシュプル回路１３３は、NチャネルMOSトランジスタM85（以下、単にトランジスタM85ともいう）、PチャネルMOSトランジスタM86（以下、単にトランジスタM86ともいう）、および抵抗Rfbから構成されている。トランジスタM85のソースとトランジスタM86ソースが、抵抗Rfbを介して接続されている。２段目となるソースフォロワ回路１３２からの出力が、トランジスタM85およびM86のゲートに入力される。
【００９７】
４段目となるプッシュプル回路１３４は、NチャネルMOSトランジスタM87（以下、単にトランジスタM87ともいう）とPチャネルMOSトランジスタM88（以下、単にトランジスタM88ともいう）とから構成されている。３段目となるプッシュプル回路１３３の抵抗Rfbの両端のうちトランジスタM85側がトランジスタM88のゲートに入力され、抵抗Rfbの両端のうちトランジスタM86側がトランジスタM87のゲートに入力される。この４段目となるプッシュプル回路１３４のトランジスタM87のソースとトランジスタM88のソースは、共通接続されていて、信号Voutの出力となる。
【００９８】
なお、トランジスタM81のみがエンハンスメント型であり、トランジスタM82乃至M88はデプレッション型である。
【００９９】
図１０の出力バッファ回路１２１では、最終段の前段である３段目のプッシュプル回路１３３のトランジスタM85およびM86のソース間に直列に抵抗Rfbを挿入することにより、帰還をかけ、電流バラツキの低減を図っている。
【０１００】
しかしながら、この抵抗Rfbとプッシュプル回路１３４のトランジスタM87のゲート容量および抵抗Rfbとプッシュプル回路１３４のトランジスタM88のゲート容量がローパスフィルタとして機能するため、周波数特性が低下してしまうという問題が発生する。
【０１０１】
例えば、出力バッファ回路１２１を固体撮像素子の出力段に採用した場合、固体撮像素子は、多画素化が進んでいるので、多画素にするほど周波数特性を上げる必要があり、周波数特性の低下は大きな問題となる。
【０１０２】
また、抵抗Rfbの温度特性はキャンセルすることができないため、最終段のプッシュプル回路１３４の電流バラツキの低減効果が減少するという問題が生じる。さらに、３段目のプッシュプル回路１３３の電流バラツキは、４段目のプッシュプル回路１３４の電流バラツキよりも小さいものの、電流バラツキを低減することはできずに残ってしまうという問題もある。
【０１０３】
本発明の出力バッファ回路では、出力バッファ回路１２１が有する上述の問題は発生しない。
【０１０４】
以上のように、本発明の出力バッファ回路は、従来の出力バッファ回路と比較して、ダイナミックレンジを大きくして、電流バラツキを小さくしつつ、低消費電力を実現することができる。
【０１０５】
本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
【符号の説明】
【０１０６】
M4  PチャネルMOSトランジスタ，  M5  NチャネルMOSトランジスタ，  M6  NチャネルMOSトランジスタ，  M7  PチャネルMOSトランジスタ，  Q11，Q12，Q12’  電流源，  １５  プッシュプル回路，  M21，M22  NチャネルMOSトランジスタ，  M23，M24  PチャネルMOSトランジスタ，  ３１，５１，７１  出力バッファ回路，  ８４  出力バッファ回路，  ９１  固体撮像素子
【図１】
2010171485.tif 000003
【図２】
2010171485.tif 000004
【図３】
2010171485.tif 000005
【図４】
2010171485.tif 000006
【図５】
2010171485.tif 000007
【図６】
2010171485.tif 000008
【図７】
2010171485.tif 000009
【図８】
2010171485.tif 000010
【図９】
2010171485.tif 000011
【図１０】
2010171485.tif 000012