(57)【要約】【課題】出力電圧の制御精度を向上させることが可能な絶縁型DC-DCコンバータを提供する。【解決手段】スイッチング素子４がオフしたときには、ダイオード７がオフ、ダイオード８がオンしているため、チョークコイル１１の主巻線１１ａにはコンデンサ１３の両端電圧つまり、負荷６の電圧Voutが印加される。ここで、チョークコイルの補助巻線１１ｂに巻数比に比例した電圧が発生しており、アンプ３０を介して、ホールド回路３１によってスイッチング素子４のゲートオフのタイミングでサンプルホールドする。スイッチング素子４のゲートオフの直後は、チョークコイル１１の両端電圧は負電圧から正電圧へ過渡変動しているため、遅延回路３２により遅らせたタイミングでサンプルホールドする。そしてサンプルホールドした電圧に基づいてスイッチング素子のパルス幅を制御する。【選択図】図１
2010213526.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧を所定の直流電圧に変換する絶縁型DC-DCコンバータであって、
直流入力電源に対して直列接続された絶縁トランスの一次側巻線と、
前記トランスの一次側巻線に直列接続されたスイッチング素子と、
前記トランスの二次側巻線に直列接続された整流素子と、
前記トランスの二次側巻線と前記整流素子の間に並列接続された還流素子と、
前記整流素子と負荷に間に直列接続されたチョークコイルと、
前記チョークコイルに主巻線と絶縁して結合された補助巻線と、
前記負荷と前記チョークコイルの間に並列接続されたコンデンサと、
前記負荷に供給する電圧が安定するように前記スイッチング素子の駆動信号をパルス幅制御するフィードバック制御回路と、
を備えた絶縁型DC-DCコンバータにおいて、
前記フィードバック制御回路は、
前記チョークコイルの補助巻線に発生する電圧を前記スイッチング素子のオフのタイミングでサンプルホールドする手段を有し、
該サンプルホールドした電圧に基づいて前記スイッチング素子のパルス幅制御することを特徴とする、
絶縁型DC-DCコンバータ。
【請求項２】
請求項１に記載の絶縁型DC-DCコンバータにおいて、
前記チョークコイルの補助巻線に発生する電圧を前記スイッチング素子のオフのタイミングで前記サンプルホールドする手段は、サンプルホールド回路と前記スイッチング素子のゲート駆動回路の間に遅延回路を有することを特徴とする、
絶縁型DC-DCコンバータ。
【請求項３】
請求項１に記載の絶縁型DC-DCコンバータにおいて、
前記還流素子をMOSFETとダイオードを並列接続し、ソースからドレインまたはアノードからカソードに対して電流が流れるときにゲートをオンする同期整流回路で構成し、
前記フィードバック制御回路は、
前記還流素子のゲートをオンした後のタイミングで前記チョークコイルの補助巻線に発生する電圧をサンプルホールドし、該サンプルホールドした電圧に基づいて前記スイッチング素子のパルス幅制御することを特徴とする、
絶縁型DC-DCコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力された直流電圧を所望の直流電圧に変換して出力する絶縁型DC-DCコンバータにおけるフィードバック制御回路に関するものである。
【背景技術】
【０００２】
入力された直流電圧を所望の直流電圧に変換して出力する絶縁型DC-DCコンバータは、従来からよく知られているが、一般的な絶縁型DC-DCコンバータ方式としては例えば非特許文献１に示されている、１石フォワードコンバータがある。なお、“石”とは、従来から“トランジスタ”を指すことが当業者に慣用されている。図６は、非特許文献1に開示されている、従来の１石フォワードコンバータの回路構成を示す図である。図６において、１は直流の入力電源、２は制御回路、４は例えば電界効果トランジスタ（以下、MOSFETと記す）からなるスイッチング素子、５は一次巻線５ａと二次巻線５ｂから構成されるトランス、６は出力端子に接続された負荷、７，８はダイオード、１１は出力平滑用のチョークコイル、１３は出力平滑用のコンデンサ、２０は出力電圧検出回路、２１はフォトカプラ等の絶縁デバイスである。
【０００３】
図７を用いて図６に示した従来の１石フォワードコンバータの動作を説明する。制御回路２に基づいてスイッチング素子４が所定の周期でオン・オフするが、スイッチング素子４がオンすると、トランス５の一次巻線５ａに入力電源1の電圧Vinが印加され、トランス５の二次巻線５ｂには巻数比に比例した電圧Vt2が発生する。ここで、トランス５の二次巻線５ｂの電圧が出力電圧より高いとダイオード７がオンし、チョークコイル１１を介して負荷６にエネルギーが供給される。一方、スイッチング素子４がオフすると、トランスの二次巻線５ｂにはチョークコイル１１に蓄えられたエネルギーによりそれまでと逆極性の電圧が発生し、ダイオード７がオフ、ダイオード８がオンとなり、引き続き負荷６にエネルギーが供給される。ここで、出力電圧Voutは出力電圧検出回路20により検出され、フォトカプラ２１を介して制御回路２に伝達される。制御回路２は、その伝達された信号レベルに応じてパルス幅変調を行い、それによりスイッチング素子４のオン・オフの比率を制御して、出力電圧が所定のレベルになるよう制御する。
【０００４】
図８は、特許文献1に開示されている、従来の別の１石フォワードコンバータの回路構成を示す図である。図６に示した１石フォワードコンバータとの違いは、チョークコイル１１に対して、主巻線１１ａとは絶縁した補助巻線１１ｂを設けたことである。スイッチング素子４がオフしたときの補助巻線１１ｂに発生する電圧を利用して、制御回路２に出力電圧の検出電圧を供給するものである。図９を用いて図８に示した従来の別の１石フォワードコンバータの動作を説明すると、スイッチング素子４がオフしたときには、前記したようにダイオード７がオフ、ダイオード８がオンしているため、チョークコイル１１の主巻線１１ａにはコンデンサ１３の両端電圧つまり、負荷６の電圧Voutが印加されていることになる。ここで、チョークコイルの補助巻線１１ｂには、巻数比に比例した電圧が発生し、ダイオード１０がオンする。その結果、次の式１に示す充電電圧が発生する。
【０００５】
Vc = (Nl2 / Nl1) × Vout - Vf         （１）
ここで、Nl1はチョークコイル１１の主巻線１１ａの巻数、Nl2はチョークコイル１１の補助巻線１１ｂの巻数、Vfはダイオード１０の順方向の電圧降下である。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平６−２８４７１４号公報
【非特許文献】
【０００７】
【非特許文献１】電気学会・半導体電力変換システム調査専門委員会編「パワーエレクトロニクス回路」オーム社発行、平成12年11月30日第１版第１刷、P.267-269
【発明の概要】
【発明が解決しようとする課題】
【０００８】
図８に示した従来技術において、制御回路２にフィードバックされる検出電圧は、ダイオード１０の順方向の電圧降下Vfを含んだ電圧である。そのため、出力電圧は所望の指令値に対してVfに相当する電圧分、誤差が生じる。
【０００９】
そこで本発明は、出力電圧の制御精度を向上させることが可能な絶縁型DC-DCコンバータを提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために本発明は、直流電圧を所定の直流電圧に変換する絶縁型DC-DCコンバータであって、直流入力電源に対して直列接続された絶縁トランスの一次側巻線と、前記トランスの一次側巻線に直列接続されたスイッチング素子と、前記トランスの二次側巻線に直列接続された整流素子と、前記トランスの二次側巻線と前記整流素子の間に並列接続された還流素子と、前記整流素子と負荷に間に直列接続されたチョークコイルと、前記チョークコイルに主巻線と絶縁して結合された補助巻線と、前記負荷と前記チョークコイルの間に並列接続されたコンデンサと、前記負荷に供給する電圧が安定するように前記スイッチング素子の駆動信号をパルス幅制御するフィードバック制御回路と、を備えた絶縁型DC-DCコンバータにおいて、
前記フィードバック制御回路は、前記チョークコイルの補助巻線に発生する電圧を前記スイッチング素子のオフのタイミングでサンプルホールドする手段を有し、前記サンプルホールドされた電圧に基づいて前記スイッチング素子のパルス幅制御することを特徴とする。
【００１１】
また本発明は、前記絶縁型DC-DCコンバータにおいて、前記還流素子をMOSFETとダイオードを並列接続し、ソースからドレインまたはアノードからカソードに対して電流が流れるときにゲートをオンする同期整流回路で構成し、
前記フィードバック制御回路は、前記還流素子のゲートをオンした後のタイミングで前記チョークコイルの補助巻線に発生する電圧をサンプルホールドし、前記サンプルホールドされた電圧に基づいて前記スイッチング素子のパルス幅制御することを特徴とする。
【発明の効果】
【００１２】
本発明の絶縁型DC-DCコンバータによれば、出力電圧の制御精度を向上させることが可能である。また、部品数の削減により、装置の小型化が可能である。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１の実施形態に係る絶縁型DC-DCコンバータの構成を示す図である。
【図２】本発明の第1の実施形態に係る絶縁型DC-DCコンバータの動作例を示す図である。
【図３】本発明の第２の実施形態に係る絶縁型DC-DCコンバータの構成を示す図である。
【図４】本発明の第２の実施形態に係る絶縁型DC-DCコンバータの動作例を示す図である。
【図５】オペアンプによる差動増幅器の一例を示す図である。
【図６】従来技術における絶縁型DC-DCコンバータの構成を示す図である。
【図７】従来技術における絶縁型DC-DCコンバータの動作例を示す図である。
【図８】別の従来技術における絶縁型DC-DCコンバータの構成を示す図である。
【図９】別の従来技術における絶縁型DC-DCコンバータの動作例を示す図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について、詳細に説明する。
［実施形態１］
図１は、本発明の第１の実施形態に係る絶縁型DC-DCコンバータの構成を示す図である。図６または図８に示した従来の絶縁型DC-DCコンバータとの違いは、チョークコイルの補助巻線１１ｂの出力端子に、アンプ３０、ホールド回路３１、遅延回路３２を接続したことである。
【００１５】
図２を用いて本発明の第１の実施形態に係る絶縁型DC-DCコンバータの動作を説明すると、スイッチング素子４がオフしたときには、前記したようにダイオード７がオフ、ダイオード８がオンしているため、チョークコイル１１の主巻線１１ａにはコンデンサ１３の両端電圧つまり、負荷６の電圧Voutが印加される。ここで、チョークコイルの補助巻線１１ｂに巻数比（図８において説明したように、Nl1はチョークコイル１１の主巻線１１ａの巻数、Nl2はチョークコイル１１の補助巻線１１ｂの巻数）に比例した電圧が発生しており、アンプ３０を介して、ホールド回路３１によってスイッチング素子４のゲートオフのタイミングでサンプルホールドする。例えば、アンプ３０をオペアンプによる差動増幅器で構成する。図５は、オペアンプによる差動増幅器の一例を示す図である。図５中の入力電圧をそれぞれVin1、Vin2とすると、差動増幅器の出力電圧Voutは、２つの入力信号の差分（Vin2−Vin1）を抵抗比（R2/R1）で増幅した電圧となる。また、スイッチング素子４のゲートオフの直後は、チョークコイル１１の両端電圧は負電圧から正電圧へ過渡変動しているため、遅延回路３２により遅らせたタイミングでサンプルホールドする。このようにしてサンプルホールドされた電圧に基づいてスイッチング素子４のパルス幅を制御する。一方、スイッチング素子４のゲートオンのタイミングでサンプルホールドを解除する。
【００１６】
図６または図８に示した従来の絶縁型DC-DCコンバータと比較すると、出力電圧検出の過程で本発明の第１の実施形態に係る絶縁型DC-DCコンバータはダイオード１０による電圧降下がないため、出力電圧の制御精度を改善することができる。また、ダイオード１０やコンデンサ１２が不要であるため、装置の小型化が可能である。
［実施形態２］
図３は、本発明の第２の実施形態に係る絶縁型DC-DCコンバータの構成を示す図である。図１に示した本発明の第１の実施形態に係る絶縁型DC-DCコンバータの構成との違いは、還流ダイオード８に代えて、MOSFETとダイオードとの並列接続から成る還流素子８ａを設け、MOSFET８ａのソースからドレインまたはその寄生ダイオードのアノードからカソードに対して電流が流れるときにゲートをオンする、いわゆる同期整流回路とした点である。MOSFETは適当な特性のものを選定すれば、ダイオードよりも順電圧降下を低くすることができるので、導通損を低減することができる。
【００１７】
図３において、スイッチング素子４のゲートをオフした後、トランス二次巻線５ｂの電圧発生中にMOSFET８ａがオンするのを防止するために、遅延回路３３により、一定の短絡防止期間を設けてMOSFET８ａのゲートをオンする。この短絡防止期間中においてはMOSFET８ａの寄生ダイオードに電流が流れるため、MOSFET８ａのオン抵抗（ドレイン−ソース間抵抗）によってドレイン−ソース間に生ずる電圧よりも大きな順電圧降下が発生するものの、MOSFET８ａのオン直後は、寄生ダイオードからMOSFET８ａのドレイン−ソース間に電流が転流する過渡状態にある。そこでこの実施形態においては、より正確に負荷電圧を検
出するべく遅延回路３２によってサンプリングのタイミングをMOSFET８ａのゲートオンのタイミングよりも一定時間遅らせることでダイオードの順電圧降下による誤差要因を排除している。
【００１８】
図４を用いて本発明の第２の実施形態に係る絶縁型DC-DCコンバータの動作を説明する。MOSFET８ａのゲート信号が立上った後、すなわちMOSFETが導通して、寄生ダイオードからMOSFETに電流が転流した状態において、サンプルホールド信号をオンする。上述した図２でも説明したように上述のように、Nl1はチョークコイル１１の主巻線１１ａの巻数、Nl2はチョークコイル１１の補助巻線１１ｂの巻数を示しており、チョークコイルの補助巻線１１ｂに巻数比に比例した電圧が発生する。MOSFETの電圧降下はダイオードのそれよりも十分小さいために電圧検出誤差も小さくすることができる。なお、上述した図８の検出回路を図３の主回路に適用した場合は、回路の特性上、ピーク値として現れるMOSFET８ａの寄生ダイオードの順電圧降下をも含む電圧を検出してしまうが、本発明では上記の方法によりそれを回避することができる。
【００１９】
本発明は、上記の実施形態に限定されるものではなく、本発明の精神を逸脱しない範囲内において変更することが可能である。例えば、制御回路２、遅延回路３２、およびホールド回路３１は、ワンチップのマイクロコントローラやデジタルシグナルプロセッサ（DSP）にて実現することができ、更なる装置の小型化が可能である。
【符号の説明】
【００２０】
１  直流入力電源
２  制御回路
４  スイッチング素子
５  トランス
５ａ  一次巻線
５ｂ  二次巻線
５ｃ  補助巻線
６  負荷
７、１０  整流ダイオード
８  還流ダイオード
８ａ  還流素子(MOSFET+寄生ダイオード)
１１  チョークコイル
１１ａ  主巻線
１１ｂ  補助巻線
１２、１３  コンデンサ
１５、１６  ゲート駆動回路
２０  出力電圧検出回路
２１  フォトカプラ
３０  アンプ
３１  ホールド回路
３２、３３  遅延回路
３４  反転回路
【図１】
2010213526.tif 000003
【図２】
2010213526.tif 000004
【図３】
2010213526.tif 000005
【図４】
2010213526.tif 000006
【図５】
2010213526.tif 000007
【図６】
2010213526.tif 000008
【図７】
2010213526.tif 000009
【図８】
2010213526.tif 000010
【図９】
2010213526.tif 000011