(57)【要約】【課題】電荷を電圧に変換する際の変換効率を低下させることなく、高集積化を実現可能にする。【解決手段】グローバルシャッタ機能を実現するための電荷蓄積用キャパシタ２８とＦＤ部２９との間に充電トランジスタ２４を介在させるとともに、この充電トランジスタ２４によってＦＤ部２９の電荷に応じた電流にて電荷蓄積用キャパシタ２４を充電する。そして、転送トランジスタ２２によってフォトダイオード２１からＦＤ部２９に電荷が転送されたときの電荷蓄積用キャパシタ２８の端子間電圧を、増幅トランジスタ２５を通して垂直信号線１７に信号電圧として出力する。また、ＦＤ部２９が第１リセットトランジスタ２３によってリセットされたときの電荷蓄積用キャパシタ２４の端子間電圧を、増幅トランジスタ２５を通して垂直信号線１７にリセット電圧として出力する。【選択図】図２
2010213140.tif 000002
【特許請求の範囲】
【請求項１】
光電変換部から電荷をフローティングディフュージョン部に転送する転送トランジスタと、
前記フローティングディフュージョン部をリセットする第１リセットトランジスタと、
電荷蓄積用キャパシタと、
前記フローティングディフュージョン部の電荷に応じた電流にて前記電荷蓄積用キャパシタを充電する充電トランジスタと、
前記電荷蓄積用キャパシタをリセットする第２リセットトランジスタと、
前記電荷蓄積用キャパシタの電荷に応じた電気信号を出力する増幅トランジスタと、
前記増幅トランジスタを選択的に動作状態にする選択トランジスタと
を含む単位画素が配置された固体撮像装置。
【請求項２】
前記充電トランジスタは、閾値電圧が負で、入力電圧に応じてコンダクタンスが変化する
請求項１記載の固体撮像装置。
【請求項３】
前記電荷蓄積用キャパシタは、前記充電トランジスタのソース電極と基準電位ノードとの間に接続されている
請求項２記載の固体撮像装置。
【請求項４】
前記単位画素の複数を組とするとともに、当該複数の単位画素によって共有される共有回路部を有し、
前記複数の単位画素の各々は、前記電荷蓄積用キャパシタの電荷を前記増幅トランジスタのゲート電極に選択的に転送する第２転送トランジスタを有し、
前記共有回路部は、前記増幅トランジスタおよび前記選択トランジスタを少なくとも有する
請求項１記載の固体撮像装置。
【請求項５】
前記共有回路部は、前記第１リセットトランジスタおよび前記第２リセットトランジスタの少なくとも一方を有する
請求項４記載の固体撮像装置。
【請求項６】
前記単位画素は、前記光電変換部の配線層側と反対側から入射光を取り込む裏面入射型の画素構造であり、
前記電荷蓄積用キャパシタは、前記単位画素ごとに前記配線層側に形成される
請求項１記載の固体撮像装置。
【請求項７】
前記電荷蓄積用キャパシタは、スタック型キャパシタである
請求項６記載の固体撮像装置。
【請求項８】
光電変換部から電荷が転送されるフローティングディフュージョン部と電荷蓄積用キャパシタとの間に充電トランジスタを介在させるとともに、
前記充電トランジスタによって前記フローティングディフュージョン部の電荷に応じた電流にて前記電荷蓄積用キャパシタを充電し、
前記光電変換部から前記フローティングディフュージョン部に電荷が転送されたときの前記電荷蓄積用キャパシタの端子間電圧を信号電圧として、前記フローティングディフュージョン部がリセットされたときの前記電荷蓄積用キャパシタの端子間電圧をリセット電圧としてそれぞれ導出する
固体撮像装置の駆動方法。
【請求項９】
光電変換部から電荷をフローティングディフュージョン部に転送する転送トランジスタと、
前記フローティングディフュージョン部をリセットする第１リセットトランジスタと、
電荷蓄積用キャパシタと、
前記フローティングディフュージョン部の電荷に応じた電流にて前記電荷蓄積用キャパシタを充電する充電トランジスタと、
前記電荷蓄積用キャパシタをリセットする第２リセットトランジスタと、
前記電荷蓄積用キャパシタの電荷に応じた電気信号を出力する増幅トランジスタと、
前記増幅トランジスタを選択的に動作状態にする選択トランジスタと
を含む単位画素が配置された固体撮像装置を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置、固体撮像装置の駆動方法および電子機器に関し、特にグローバルシャッタ機能を有するＸ−Ｙアドレス方式の固体撮像装置、当該固体撮像装置の駆動方法および当該固体撮像装置を有する電子機器関する。
【背景技術】
【０００２】
固体撮像装置は、ＣＭＯＳ(Complementary Metal Oxide Semiconductor)イメージセンサに代表されるＸ−Ｙアドレス方式の固体撮像装置と、ＣＣＤ(Charge Coupled Device)イメージセンサに代表される電荷転送方式の固体撮像装置とに大別される。ここで、ＣＭＯＳイメージセンサは、画素信号のランダムアクセスが可能であり、さらにＣＣＤイメージセンサと比較して画素信号の読出しが高速で、低消費電力であるという特長を有している。
【０００３】
ところで、多くのＣＭＯＳイメージセンサは、光電変換部に蓄積された信号電荷を電荷電圧変換部へ転送し、当該電荷電圧変換部で得られた電圧を出力とする。電子シャッタ機能は電荷電圧変換部を周期的にリセットすることで実現される。ＣＭＯＳイメージセンサの電子シャッタ機能のシャッタ方式は、２次元配列された多数の画素に対して画素行ごとに露光の開始および終了の設定を行う、いわゆるローリングシャッタ（フォーカルプレインシャッタとも呼ばれる）方式である。
【０００４】
したがって、ローリングシャッタ方式のＣＭＯＳイメージセンサは、全画素に対して同一のタイミングで露光を行うグローバルシャッタ方式のＣＣＤイメージセンサと異なり、画素行ごとに露光期間がずれる（異なる）。そして、露光期間が画素行ごとにずれると、移動している物体を撮影した場合、撮像画像に歪みが生じる。
【０００５】
グローバルシャッタ機能を実現するために、従来は、画素内で電荷を信号電圧に変換するフローティングディフュージョン部に対して電荷蓄積用キャパシタを並列に接続し、当該キャパシタに電荷を蓄積する構成が採られていた（例えば、特許文献１参照）。
【０００６】
さらに、グローバルシャッタ機能を実現するとともに、画素内で信号電圧を増幅できるようにするために、１画素につき２つの電荷蓄積用キャパシタを設け、これら２つのキャパシタの容量比で増幅機能を持たせる構成が採られていた（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１１−１７７０７６号公報
【特許文献２】特開２００５−６５０７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１記載の従来技術では、電荷保持時間の延長やノイズ耐性の向上を図るためには電荷蓄積用キャパシタの容量値を大きく設定する必要がある。しかし、電荷蓄積用キャパシタの容量値を大きくすると、フローティングディフュージョン部の容量が増加して電荷電圧の変換効率が低下する。すなわち、電荷蓄積用キャパシタの電荷保持時間とフローティングディフュージョン部の変換効率とはトレードオフの関係にある。
【０００９】
また、電荷蓄積用キャパシタは、光電変換部から完全転送された電荷の全てを保持できなければならない。したがって、電荷蓄積用キャパシタの面積として、光電変換部と同程度の面積が必要になるために、特許文献１記載の従来技術は画素の縮小化には不向きである。さらに、信号を対数圧縮し、カレントミラー回路で増幅する構造であるために、増幅トランジスタの閾値電圧Ｖｔｈのばらつきを抑え、増幅率を上げるためには増幅トランジスタのサイズを大きくする必要があり、小型化には向かない。しかも、リセット時のＫＴＣノイズを除去できないために画素固有の固定パターンノイズを抑制できない。
【００１０】
一方、特許文献２記載の従来技術では、２つの電荷蓄積用キャパシタをそれぞれリセットするリセットトランジスタが２つさらに必要であることから、１画素に集積しなければならない素子数が多くなるために高集積化が難しい。また、画素のリセットに関してだけでもリセット信号が２系統必要であるために、画素を駆動する周辺の駆動回路の構成が複雑になる。
【００１１】
そこで、本発明は、電荷を電圧に変換する際の変換効率を低下させることなく、高集積化を実現可能にした固体撮像装置、当該固体撮像装置の駆動方法および当該固体撮像装置を有する電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明による固体撮像装置は、
光電変換部から電荷をＦＤ（フローティングディフュージョン）部に転送する転送トランジスタと、
前記ＦＤ部をリセットする第１リセットトランジスタと、
電荷蓄積用キャパシタと、
前記ＦＤ部の電荷に応じて前記電荷蓄積用キャパシタを充電する充電トランジスタと、
前記電荷蓄積用キャパシタをリセットする第２リセットトランジスタと、
前記電荷蓄積用キャパシタの電荷に応じた電気信号を出力する増幅トランジスタと、
前記増幅トランジスタを選択的に動作状態にする選択トランジスタと
を含む単位画素が配置された構成となっている。
【００１３】
上記構成の固体撮像装置において、グローバルシャッタ機能を実現するための電荷蓄積用キャパシタとＦＤ部との間に充電トランジスタが介在していることで、電荷蓄積用キャパシタがＦＤ部の容量と並列接続されておらず、電荷蓄積用キャパシタを挿入することでＦＤ部の容量値を大きく変化させない。これにより、トレードオフの関係にある電荷蓄積用キャパシタの電荷保持時間とＦＤ部の変換効率とを両立できる。具体的には、電荷蓄積用キャパシタの容量値を大きく設定することで、ＦＤ部の変換効率を低下させることなく、電荷蓄積用キャパシタの電荷保持時間の延長やノイズ耐性の向上を図ることができる。しかも、単位画素の各々には、１つの電荷蓄積用キャパシタと２つのトランジスタ（充電トランジスタおよび第２リセットトランジスタ）を追加するだけの少ない素子数でグローバルシャッタ機能を実現できる。
【発明の効果】
【００１４】
本発明によれば、トレードオフの関係にある電荷蓄積用キャパシタの電荷保持時間とＦＤ部の変換効率とを両立できるとともに、少ない素子数でグローバルシャッタ機能を実現できるため、ＦＤ部の変換効率を低下させることなく、高集積化を実現できる。
【図面の簡単な説明】
【００１５】
【図１】本発明が適用されるＣＭＯＳイメージセンサの構成の概略を示すシステム構成図である。
【図２】第１実施形態に係る単位画素の回路構成を示す回路図である。
【図３】第１実施形態に係る単位画素の回路動作の説明に供するタイミングチャートである。
【図４】第２実施形態に係る画素共有の回路構成を示す回路図である。
【図５】第１実施形態に係る画素共有の回路動作の説明に供するタイミングチャートである。
【図６】裏面入射型の画素構造の一例を示す断面図である。
【図７】スタック型キャパシタを用いて電荷蓄積用キャパシタを形成したときの画素レイアウトを示す概略平面図である。
【図８】図７のＡ−Ａ´線に沿った断面構造を示す断面図である。
【図９】本発明による撮像装置の構成例を示すブロック図である。
【発明を実施するための形態】
【００１６】
以下、発明を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。なお、説明は以下の順序で行う。
１．本発明が適用される固体撮像装置（ＣＭＯＳイメージセンサの例）
２．第１実施形態（画素単独の例）
３．第２実施形態（画素共有の例）
４．電荷蓄積用キャパシタ（スタック型キャパシタの例）
５．変形例
６．本発明による電子機器（撮像装置の例）
【００１７】
＜１．本発明に係る固体撮像装置＞
（システム構成）
図１は、本発明が適用される固体撮像装置、例えばＸ−Ｙアドレス型固体撮像装置の一種であるＣＭＯＳイメージセンサの構成の概略を示すシステム構成図である。ここで、ＣＭＯＳイメージセンサとは、ＣＭＯＳプロセスを応用して、または部分的に使用して作成されたイメージセンサである。
【００１８】
図１に示すように、本適用例に係るＣＭＯＳイメージセンサ１０は、半導体基板（チップ）１８上に形成された画素アレイ部１１と、当該画素アレイ部１１と同じ半導体基板１８上に集積された周辺回路部とを有する構成となっている。周辺回路部としては、例えば垂直駆動部１２、カラム処理部１３、水平駆動部１４およびシステム制御部１５が設けられている。
【００１９】
画素アレイ部１１には、入射する可視光をその光量に応じた電荷量に光電変換する光電変換部（例えば、フォトダイオード）を含む図示せぬ単位画素（以下、単に「画素」と記述する場合もある）が行列状に２次元配置されている。そして、画素個々には、図示を省略するが、入射光を集光するレンズ、いわゆるマイクロレンズや、カラー対応の場合にはカラーフィルタなどが設けられる。単位画素の具体的な構成については後述する。
【００２０】
画素アレイ部１１にはさらに、行列状の画素配列に対して行ごとに画素駆動線１６が図の左右方向（画素行の画素配列方向／水平方向）に沿って形成され、列ごとに垂直信号線１７が図の上下方向（画素列の画素配列方向／垂直方向）に沿って形成されている。図１では、画素駆動線１６について１本として示しているが、１本に限られるものではない。画素駆動線１６の一端は、垂直駆動部１２の各行に対応した出力端に接続されている。
【００２１】
垂直駆動部１２は、シフトレジスタやアドレスデコーダなどによって構成されている。ここでは、具体的な構成については図示を省略するが、垂直駆動部１２は、読出し走査系と掃出し走査系とを有する構成となっている。読出し走査系は、信号を読み出す単位画素について行単位で順に選択走査を行う。
【００２２】
一方、掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対し、その読出し走査よりもシャッタスピードの時間分だけ先行して当該読出し行の単位画素の光電変換素子から不要な電荷を掃き出す（リセットする）掃出し走査を行う。この掃出し走査系による不要電荷の掃き出し（リセット）により、いわゆる電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換素子の光電荷を捨てて、新たに露光を開始する（光電荷の蓄積を開始する）動作のことを言う。
【００２３】
読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作または電子シャッタ動作以降に入射した光量に対応するものである。そして、直前の読出し動作による読出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、単位画素における光電荷の蓄積時間（露光時間）となる。
【００２４】
垂直駆動部１２によって選択走査された画素行の各単位画素から出力される信号は、垂直信号線１７の各々を通してカラム処理部１３に供給される。カラム処理部１３は、画素アレイ部１１の画素列ごとに、選択行の各画素２０から出力されるアナログの画素信号に対してあらかじめ定められた信号処理を行う。
【００２５】
カラム処理部１３での信号処理としては、例えばＣＤＳ(Correlated Double Sampling;相関二重サンプリング)処理が挙げられる。ＣＤＳ処理は、選択行の各画素から出力されるリセットレベルと信号レベルとを取り込み、これらレベルの差を取ることによって１行分の画素の信号を得るとともに、画素の固定パターンノイズを除去する処理である。カラム処理部１３に、アナログの画素信号をデジタル化するＡＤ変換機能を持たせる場合もある。
【００２６】
水平駆動部１４は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部１３の画素列に対応した回路部分を順番に選択走査する。この水平駆動部１４による選択走査により、カラム処理部１３で画素列ごとに信号処理された画素信号が順番に出力される。
【００２７】
システム制御部１５は、半導体基板１８の外部から与えられるクロックや、動作モードを指令するデータなどを受け取り、また、本ＣＭＯＳイメージセンサ１０の内部情報などのデータを出力する。システム制御部１５はさらには、各種のタイミング信号を生成するタイミングジェネレータを有し、当該タイミングジェネレータで生成された各種のタイミング信号を基に垂直駆動部１２、カラム処理部１３および水平駆動部１４などの駆動制御を行う。
【００２８】
上記構成のＣＭＯＳイメージセンサ１０において、電荷を一時的に蓄積する電荷蓄積用キャパシタを単位画素２０に付加することで、全画素に対して同一のタイミングで露光を行うグローバルシャッタ機能を実現できる。ここで、全画素に対して同一のタイミングで露光を行うとは、全画素同時に露光を開始し、露光を終了することである。以下に、グローバルシャッタ機能を実現するための電荷蓄積用キャパシタを付加するに当たっての単位画素２０の具体的な実施形態について説明する。
【００２９】
＜２．第１実施形態＞
［回路構成］
図２は、第１実施形態に係る単位画素２０の回路構成を示す回路図である。図２に示すように、本実施形態に係る単位画素２０は、光電変換部である例えばフォトダイオード２１に加えて、例えば６つのトランジスタ２２〜２７と１つのキャパシタ２８を有する構成となっている。ここで、キャパシタ２８は、グローバルシャッタ機能を実現するための電荷蓄積用キャパシタである。
【００３０】
ここでは、例えば、トランジスタ２２，２３，２５〜２７としてＮチャネルのＭＯＳトランジスタを用い、トランジスタ２４としてデプレッション型のＭＯＳトランジスタを用いている。ただし、ここで例示したトランジスタ２２〜２７の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
【００３１】
この単位画素２０に対して、画素駆動線１６として、例えば、転送線１６１、第１リセット線１６２、選択線１６３および第２リセット線１６４の４本の画素駆動線が同一画素行の各画素について共通に配線されている。転送線１６１、第１リセット線１６２、選択線１６３および第２リセット線１６４の各一端は、垂直駆動部１２の各画素行に対応した出力端に画素行単位で接続されている。
【００３２】
以下では、６つのトランジスタ２２〜２７のうち、トランジスタ２２を転送トランジスタと呼称し、トランジスタ２３を第１リセットトランジスタと呼称し、トランジスタ２４を充電トランジスタと呼称する。さらに、トランジスタ２５を増幅トランジスタと呼称し、トランジスタ２６を選択トランジスタと呼称し、トランジスタ２７を第２リセットトランジスタと呼称する。
【００３３】
フォトダイオード２１は、アノード電極が接地されており、受光した光をその光量に応じた電荷量の光電荷（ここでは、光電子）に光電変換してその光電荷を蓄積する。フォトダイオード２１のカソード電極は、トランスファーゲートである転送トランジスタ２２の一方の主電極（ドレイン電極／ソース電極）に接続されている。
【００３４】
転送トランジスタ２２の他方の主電極（ソース電極／ドレイン電極）は、トランスファーゲートである充電トランジスタ２４のゲート電極に接続されている。転送トランジスタ２２の他方の主電極と充電トランジスタ２４のゲート電極とが電気的に繋がったノード２９をＦＤ（フローティングディフュージョン）部と呼ぶ。すなわち、転送トランジスタ２２は、フォトダイオード２１のカソード電極とＦＤ部２９との間に接続されている。
【００３５】
転送トランジスタ２２のゲート電極には、高レベル（例えば、Ｖｄｄレベル；Ｖｄｄは正の電源レベル）がアクティブ（以下、「Ｈｉｇｈアクティブ」と記述する）の転送信号ＴＧが転送線１６１を介して与えられる。これにより、転送トランジスタ２２はオン状態となり、フォトダイオード２１で光電変換され、当該フォトダイオード２１に蓄積された光電荷をＦＤ部２９に転送する。
【００３６】
第１リセットトランジスタ２３は、ドレイン電極が正側電源Ｖｄｄに、ソース電極がＦＤ部２９にそれぞれ接続されている。第１リセットトランジスタ２３のゲート電極には、Ｈｉｇｈアクティブの第１リセット信号ＦＲＳＴが第１リセット線１６２を介して与えられる。これにより、第１リセットトランジスタ２３はオン状態となり、ＦＤ部２９の電荷を画素電源Ｖｄｄに捨てることによって当該ＦＤ部２９をリセットする。
【００３７】
充電トランジスタ２４は、ゲート電極がＦＤ部２９に、ドレイン電極が負側電源Ｖｓｓにそれぞれ接続されている。この充電トランジスタ２４は、例えばデプレッション型のＭＯＳＦＥＴ（Field Effect Transistor；電界効果トランジスタ）で構成され、ソース電極と基準電位ノード（例えば、接地）との間に接続された電荷蓄積用キャパシタ２８を、ＦＤ部２９の電荷に応じて充電する。電荷蓄積用キャパシタ２８の詳細については後述する。
【００３８】
充電トランジスタ２４としては、閾値電圧が負のノーマリーオンタイプでかつ入力電圧に応じてコンダクタンスが変化する素子が好ましく、例えば、埋込みチャネル型のＭＯＳＦＥＴやＪ（Junction）ＦＥＴを用いることができる。
【００３９】
増幅トランジスタ２５は、ゲート電極が電荷蓄積用キャパシタの一方の端子（充電トランジスタ２４のソース電極）に、ドレイン電極が正側電源Ｖｄｄにそれぞれ接続されている。そして、増幅トランジスタ２５は、電荷蓄積用キャパシタに蓄積されている電荷に応じた電気信号を出力する。
【００４０】
選択トランジスタ２６は、例えば、ドレイン電極が増幅トランジスタ２５のソース電極に、ソース電極が垂直信号線１７にそれぞれ接続されている。選択トランジスタ２６は、ゲート電極にＨｉｇｈアクティブの選択信号ＳＥＬが選択線１６３を介して与えられることによりオン状態となって増幅トランジスタ２５を動作状態にする。
【００４１】
すなわち、選択トランジスタ２６は、単位画素２０を選択状態にして増幅トランジスタ２５から出力される信号を垂直信号線１７に中継する。なお、選択トランジスタ２６については、正側電源Ｖｄｄと増幅トランジスタ２５のドレインとの間に接続した回路構成を採ることも可能である。
【００４２】
第２リセットトランジスタ２７は、ドレイン電極が電荷蓄積用キャパシタの一方の端子（充電トランジスタ２４のソース電極）に接続され、ソース電極が接地されている。第２リセットトランジスタ２７は、ゲート電極にＨｉｇｈアクティブの第２リセット信号ＣＲＳＴが第２リセット線１６４を介して与えられる。これにより、第２リセットトランジスタ２７はオン状態となり、電荷充電用キャパシタ２８の電荷を接地に捨てることによって当該キャパシタ２８をリセットする。
【００４３】
［回路動作］
上記構成の単位画素２０が行列状に２次元配置されてなるＣＭＯＳイメージセンサ１０は、先述したように、垂直駆動部１２による駆動の下で実行される電子シャッタ機能、特にグローバルシャッタ機能を有している。
【００４４】
このグローバルシャッタ機能は、全画素同時にＦＤ部２９を第１リセットトランジスタ２３によってリセットした後、フォトダイオード２１から全画素同時に電荷の読出しを行うことによって実現される。ここでの電荷の読出しとは、フォトダイオード２１から電荷を読み出して当該電荷をＦＤ部２９や記憶素子である電荷蓄積用キャパシタ２８に保持することである。
【００４５】
以下に、上記構成の単位画素２０の回路動作について、図３のタイミングチャートを用いて説明する。図３のタイミングチャートには、転送信号ＴＧ、選択信号ＳＥＬ、第１リセット信号ＦＲＳＴおよび第２リセット信号ＣＲＳＴの各パルス信号のタイミング関係を示している。回路動作の説明に当たり、Ｈｉｇｈレベル（以下、「“Ｈ”レベル」と記述する）をＭＯＳＦＥＴの閾値電圧Ｖｔｈを超える電圧、例えばＶｄｄレベルとし、Ｌｏｗレベル（以下、「“Ｌ”レベル」と記述する）を０Ｖとする。
【００４６】
露光が終了した時刻ｔ１１で転送信号ＴＧが“Ｈ”レベルになると、転送トランジスタ２２がオン状態となってフォトダイオード２１に蓄積された光電荷をＦＤ部２９に転送する。すると、ＦＤ部２９で電荷−電圧変換が行われ、フォトダイオード２１から転送された電荷量に応じた電圧が生じる。ＦＤ部２９での変換効率は、当該ＦＤ部２９の容量値に逆比例する。ＦＤ部２９で生じた電圧は、充電トランジスタ２４のゲート電極に入力電圧として印加される。
【００４７】
一般的に、充電トランジスタ２４として用いるＭＯＳＦＥＴの入力インピーダンスは非常に大きいために、ＦＤ部２９内の電荷が充電トランジスタ２４を介して基板に抜けることによって失われることはない。よって、ＦＤ部２９がリセットされない限りＦＤ部２９内の電圧は、フォトダイオード２１から転送された電荷量とＦＤ部２９の容量値で決まる電圧ＶＦＤに保持される。
【００４８】
次に、時刻ｔ１２で第２リセット信号ＣＲＳＴが“Ｈ”レベルになると、第２リセットトランジスタ２７がオン状態となって電荷蓄積用キャパシタ２８をリセットする。すなわち、電荷蓄積用キャパシタ２８内の電荷が第２リセットトランジスタ２７を介して接地側に捨てられることで、電荷蓄積用キャパシタ２８がリセットされる。
【００４９】
電荷蓄積用キャパシタ２８がリセットされても、ＦＤ部２９と電荷蓄積用キャパシタ２８との間に充電トランジスタ２４が介在することから、ＦＤ部２９の電圧ＶＦＤは変化しない。したがって、電荷蓄積用キャパシタ２８のリセット後とリセット前で充電トランジスタ２４の入力電圧は変化しない。
【００５０】
充電トランジスタ２４は、ＦＤ部２９の電荷、即ち電圧ＶＦＤに応じた電流を電荷蓄積用キャパシタ２８に流すことによって当該キャパシタ２８を充電する。そして、充電トランジスタ２４の入力電圧ＶＦＤと電荷蓄積用キャパシタ２８の端子間電圧とが同じになると、充電トランジスタ２４のドレイン−ソース間電圧は０となるために、充電トランジスタ２４はターンオフする。
【００５１】
充電トランジスタ２４のターンオフにより、電荷蓄積用キャパシタ２８の充電は終了する。このとき、電荷蓄積用キャパシタ２８に蓄積された電荷には、充電トランジスタ２４の閾値ばらつきによる変動分およびＫＴＣノイズも含まれている。ここで、ＫＴＣノイズとは、電荷蓄積用キャパシタ２８を充電するスイッチング動作に起因して発生するノイズである。
【００５２】
先述したように、充電トランジスタ２４はデプレッション型のＭＯＳＦＥＴで構成されている。そして、充電トランジスタ２４の閾値電圧が負であるために、当該充電トランジスタ２４はドレイン−ソース間に電圧が加わっていると入力電圧が印加されていなくとも飽和領域で動作する。つまり、充電トランジスタ２４のオン／オフ制御は入力電圧ではなく、ドレイン−ソース間電圧によって行われる。これにより、充電トランジスタ２４の閾値電圧Ｖｔｈのばらつきを補正できる。
【００５３】
デプレッション型のＭＯＳＦＥＴに対して、エンハンスメント型のＭＯＳＦＥＴは、閾値電圧以上の入力電圧が印加されなければ飽和動作しない。つまり、充電トランジスタ２４をエンハンスメント型のＭＯＳＦＥＴで構成した場合、エンハンスメント型のＭＯＳＦＥＴのオン／オフ制御は入力電圧で行われることになる。この場合、充電トランジスタ２４のＶｔｈばらつきの補正は不可能である。
【００５４】
そして、エンハンスメント型のＭＯＳＦＥＴの閾値電圧付近で入力電圧が変動すると、オン／オフ動作の繰返しが頻繁に発生し、スイッチングノイズが信号に乗るためにＳＮ比が劣化する。これに対して、デプレッション型のＭＯＳＦＥＴは閾値電圧が負で常にオン状態なので、入力電圧の変動によるスイッチングノイズの発生はない。
【００５５】
電荷蓄積用キャパシタ２８の端子間電圧は、増幅トランジスタ２５のゲート電極に印加される。そして、時刻ｔ１３で選択信号ＳＥＬが“Ｈ”レベルになると、選択トランジスタ２６がオン状態となり、増幅トランジスタ２５を動作状態にすることによって画素選択を行う。これにより、増幅トランジスタ２５は、電荷蓄積用キャパシタ２８の端子間電圧を増幅し、選択トランジスタ２６を介して垂直信号線１７に信号電圧として出力する。
【００５６】
次に、選択信号ＳＥＬが“Ｈ”レベルから“Ｌ”レベルに遷移する立ち下がりタイミングの時刻ｔ１４で第２リセット信号ＣＲＳＴが“Ｈ”レベルになると、第２リセットトランジスタ２７が再びオン状態になる。これにより、電荷蓄積用キャパシタ２８の端子間電圧および垂直信号線１７の電圧が接地電位になる。
【００５７】
次に、第２リセット信号ＣＲＳＴの立ち下がりタイミングの時刻ｔ１５で第１リセット信号ＦＲＳＴが“Ｈ”レベルになると、第１リセットトランジスタ２３がオン状態になってＦＤ部２９をリセットする。すなわち、ＦＤ部２９内の電荷が第１リセットトランジスタ２３を通して正側電源Ｖｄｄに捨てられることで、ＦＤ部２９がリセットされる。
【００５８】
そして、第１リセット信号ＦＲＳＴの立ち下がりタイミングの時刻ｔ１６で選択信号ＳＥＬが“Ｈ”レベルになると、選択トランジスタ２６が再度オン状態となることで、ＦＤ部２９のリセット電圧が充電トランジスタ２４を介して増幅トランジスタ２５で増幅されて垂直信号線１７に出力される。このリセット電圧には、ＦＤ部２９のリセットに伴うＫＴＣノイズも含まれている。
【００５９】
そして、選択信号ＳＥＬの立ち下がりタイミングの時刻ｔ１７で第２リセット信号ＣＲＳＴが“Ｈ”レベルになり、第２リセットトランジスタ２７が再びオン状態になるこつによって電荷蓄積用キャパシタ２８がリセットされる。以上により、１フレーム期間における信号電圧およびリセット電圧を読み出すための一連の動作が終了する。
【００６０】
時刻ｔ１３のタイミングで出力された信号電圧と、時刻ｔ１６のタイミングで出力されたリセット電圧とは、垂直信号線１７を介して図１に示すカラム処理部１３に順次供給される。そして、カラム処理部１３において、相関二重サンプリング（ＣＤＳ）処理が行われることにより、画素固有の固定パターンノイズやＶｔｈばらつきが除去される。ノイズ除去後の信号は、例えばカラム処理部１３内に設けられたＡＤ変換器でデジタル信号に変換されて出力される。
【００６１】
［第１実施形態の作用効果］
上述したように、ＣＭＯＳイメージセンサ１０等のＸ−Ｙアドレス方式の固体撮像装置において、電荷を一時的に蓄積する電荷蓄積用キャパシタ２８を単位画素２０に付加することで、全画素に対して同一のタイミングで露光を行うグローバルシャッタ機能を実現できる。
【００６２】
そして、ＦＤ部２９と電荷蓄積用キャパシタ２８との間に充電トランジスタ２４を介在させて、当該充電トランジスタ２４によってＦＤ部２９の電荷に応じた電流で電荷蓄積用キャパシタ２８を充電する構成を採ることで、次のような作用効果を得ることができる。すなわち、電荷蓄積用キャパシタ２８がＦＤ部２９に対して並列に接続されている訳ではないために、電荷蓄積用キャパシタ２８の容量値がＦＤ部２９の容量値に影響を及ぼすことはない。
【００６３】
これにより、トレードオフの関係にある電荷蓄積用キャパシタ２８の電荷保持時間とＦＤ部２９の変換効率とを両立できる。具体的には、電荷蓄積用キャパシタ２８の容量値を大きく設定することで、ＦＤ部２９の変換効率を低下させることなく、電荷蓄積用キャパシタ２８の電荷保持時間の延長やノイズ耐性の向上を図ることができる。
【００６４】
また、単位画素２０の各々には、１つの電荷蓄積用キャパシタ２８と２つのトランジスタ２４，２７を追加するだけの少ない素子数でグローバルシャッタ機能を実現できるために、ＦＤ部２９の変換効率を低下させることなく、高集積な固体撮像装置を実現できる。さらに、単位画素２０を駆動する信号に関しても、第２リセット信号ＣＲＳＴを追加するだけで良いために、垂直駆動部１２の回路構成の変更も最小限で済む。
【００６５】
＜３．第２実施形態＞
第１実施形態では、電荷蓄積用キャパシタ２８を含む単位画素２０個々の回路構成の例となっている。これに対して、第２実施形態では、単位画素２０の構成要素の一部を複数の画素間で共有する回路構成の例となっている。ここでは、例えば同一画素列の隣り合う４画素間で構成要素の一部を共有する場合を例に挙げるものとする。
【００６６】
［回路構成］
図４は、第２実施形態に係る単位画素２０の回路構成を示す回路図であり、図中、図２と同等部分には同一符号を付して示している。
【００６７】
単位画素２０の構成要素の一部を４つの画素２０−１〜２０−４間で共有するに当たって、増幅トランジスタ２６および選択トランジスタ２７の少なくとも２つの構成要素を４画素間で共有するようにする。本例の場合には、第１リセットトランジスタ２３および第２リセットトランジスタ２７についても４画素間で共有する構成を採っている。ただし、第１リセットトランジスタ２３および第２リセットトランジスタ２７の両方の共有に限られるものではなく、いずれか一方を共有する構成を採ることも可能である。
【００６８】
単位画素２０−１は、フォトダイオード２１−１、第１転送トランジスタ２２−１、充電トランジスタ２４−１、電荷蓄積用トランジスタ２８−１および第２転送トランジスタ３１−１を有する構成となっている。
【００６９】
フォトダイオード２１−１は、アノード電極が接地され、カソード電極が第１転送トランジスタ２２−１の一方の主電極に接続されている。第１転送トランジスタ２２−１は、他方の主電極がＦＤ部２９−１に接続されている。充電トランジスタ２４−１は、ゲート電極がＦＤ部２９−１に、ドレイン電極が負側電源Ｖｓｓにそれぞれ接続されている。電荷蓄積用キャパシタ２８−１は、充電トランジスタ２４のソース電極と接地間に接続されている。
【００７０】
トランスファーゲートである第２転送トランジスタ３１−１は、画素共有に当たって設けられたものであり、電荷蓄積用キャパシタ２８−１の一方の端子（第１転送トランジスタ２２−１のソース電極）と共通ノードＮとの間に接続されている。この第２転送トランジスタ３１−１は、ゲート電極にＨｉｇｈアクティブの第２転送信号ＴＧ２１が与えられることでオン状態となって単位画素２０−１の信号を共有回路部３０に供給する。
【００７１】
単位回路２０−２，２０−３，２０−４についても、単位画素２０−１と同様の構成となっている。
【００７２】
共有回路部３０は、第１リセットトランジスタ２３、増幅トランジスタ２５、選択トランジスタ２６および第２リセットトランジスタ２７によって構成されている。第１リセットトランジスタ２３は、ドレイン電極が正側電源Ｖｄｄに接続され、ソース電極が単位回路２０−１〜２０−４の各ＦＤ部２９−１〜２９−４にそれぞれ接続されている。
【００７３】
増幅トランジスタ２５は、ゲート電極が共通ノードＮに、ドレイン電極が正側電源Ｖｄｄにそれぞれ接続されている。選択トランジスタ２６は、ドレイン電極が増幅トランジスタ２５のソース電極に、ソース電極が垂直信号線１７にそれぞれ接続されている。第２リセットトランジスタ２７は、ドレイン電極が共通ノードＮに接続され、ソース電極が接地されている。
【００７４】
［回路動作］
続いて、上述した画素共有の場合の単位画素２０（２０−１〜２０−４）の回路動作について、図５のタイミングチャートを用いて説明する。図５のタイミングチャートには、第１転送信号ＴＧ１（ＴＧ１１〜ＴＧ１４）、第２転送信号ＴＧ２１〜ＴＧ２４、選択信号ＳＥＬ、第１リセット信号ＦＲＳＴおよび第２リセット信号ＣＲＳＴの各パルスのタイミング関係を示している。
【００７５】
露光が終了した時刻ｔ２１で第１転送信号ＴＧ１が“Ｈ”レベルになると、第１転送トランジスタ２２−１〜２２−４がオン状態となってフォトダイオード２１−１〜２１−４に蓄積された電荷をＦＤ部２９−１〜２９−４に転送する。すると、ＦＤ部２９−１〜２９−４で電荷−電圧変換が行われ、フォトダイオード２１−１〜２１−４から転送された電荷量に応じた電圧が生じる。ＦＤ部２９−１〜２９−４で生じた電圧は、充電トランジスタ２４−１〜２４−４の各ゲート電極に入力電圧として印加される。
【００７６】
次に、第１転送信号ＴＧ１の立ち下がりタイミングの時刻ｔ２２で第２転送信号ＴＧ２１〜ＴＧ２４が一斉に“Ｈ”レベルになり、次いで、時刻ｔ２３で第２リセット信号ＣＲＳＴが“Ｈ”レベルになる。すると、第２リセットトランジスタ２７がオン状態となって電荷蓄積用キャパシタ２８−１〜２８−４を一斉にリセットする。
【００７７】
このとき、ＦＤ部２９−１〜２９−４についてはリセットされていないので、これらＦＤ部２９−１〜２９−４にはフォトダイオード２１−１〜２１−４から転送された電荷量が保持されている。したがって、充電トランジスタ２４−１〜２４−４の各ゲート電極には、ＦＤ部２９−１〜２９−４にはフォトダイオード２１−１〜２１−４の電荷量に応じた電圧値の入力電圧が印加され続けている。
【００７８】
そして、時刻ｔ２４で第２リセット信号ＣＲＳＴが“Ｈ”レベルから“Ｌ”レベルに遷移すると、それて同時に充電トランジスタ２４−１〜２４−４は、ＦＤ部２９−１〜２９−４の電荷、即ち入力電圧に応じた電流を電荷蓄積用キャパシタ２８−１〜２８−４に流すことによってこれらキャパシタ２８−１〜２８−４を充電する。
【００７９】
電荷蓄積用キャパシタ２８−１〜２８−４の充電後、時刻ｔ２５で第２転送信号ＴＧ２１が、時刻ｔ２６で第２転送信号ＴＧ２２が、時刻ｔ２７で第２転送信号ＴＧ２３が、時刻ｔ２８で第２転送信号ＴＧ２４が順に“Ｈ”レベルになる。このとき同時に、選択信号ＳＥＬも“Ｈ”レベルになることで、電荷蓄積用キャパシタ２８−１〜２８−４の各端子間電圧が増幅トランジスタ２５で順に増幅され、選択トランジスタ２６を介して垂直信号線１７に出力される。
【００８０】
そして、第２転送信号ＴＧ２１が立ち上がるタイミングの時刻ｔ２２から第２転送信号ＴＧ２４が立ち下がるタイミングの時刻ｔ２９までの期間Ｔ１が、４つの単位画素２０−１〜２０−４の各信号電圧を読み出す読出し期間となる。この信号電圧の読出し期間Ｔ１において、第２転送信号ＴＧ２１〜ＴＧ２４の“Ｈ”レベル期間では、選択信号ＳＥＬの“Ｈ”レベルから“Ｌ”レベルへの遷移タイミングに同期して第２リセット信号ＣＲＳＴが“Ｈ”レベルになる。
【００８１】
続いて、時刻ｔ２９で第１リセット信号ＦＲＳＴが“Ｈ”レベルになることで、第１リセットトランジスタ２３がオン状態になってＦＤ部２９−１〜２９−４をリセットする。そして、第１リセット信号ＦＲＳＴの立ち下がりタイミングの時刻ｔ３０で第２転送信号ＴＧ２１が、時刻ｔ３１で第２転送信号ＴＧ２２が、時刻ｔ３２で第２転送信号ＴＧ２３が、時刻ｔ３３で第２転送信号ＴＧ２４が順に“Ｈ”レベルになる。このとき同時に、選択信号ＳＥＬも“Ｈ”レベルになることで、ＦＤ部２９−１〜２９−４のリセット電圧が増幅トランジスタ２５で順に増幅され、選択トランジスタ２６を介して垂直信号線１７に出力される。
【００８２】
そして、第２転送信号ＴＧ２１が立ち上がるタイミングの時刻ｔ３０から第２転送信号ＴＧ２４が立ち下がるタイミングの時刻ｔ３４までの期間が、４つの単位画素２０−１〜２０−４の各リセット電圧を読み出す読出し期間Ｔ２となる。このリセット電圧の読出し期間Ｔ２においても、第２転送信号ＴＧ２１〜ＴＧ２４の“Ｈ”レベル期間では、選択信号ＳＥＬの“Ｈ”レベルから“Ｌ”レベルへの遷移タイミングに同期して第２リセット信号ＣＲＳＴが“Ｈ”レベルになる。
【００８３】
［第２実施形態の作用効果］
上述したように、単位画素２０の構成要素の一部を複数の画素間で共有する回路構成を採った場合であっても、単位画素２０の各々に電荷蓄積用キャパシタ２８が設けられていることによってグローバルシャッタ機能を実現できる。そして、第１実施形態の場合と同様に、ＦＤ部２９と電荷蓄積用キャパシタ２８との間に充電トランジスタ２４が介在していることで、トレードオフの関係にある電荷蓄積用キャパシタ２８の電荷保持時間とＦＤ部２９の変換効率とを両立できる。
【００８４】
しかも、画素共有の回路構成を採ることで、本例の場合、１画素につき１つのキャパシタ２８と３つのトランジスタ２２，２４，３１と極めて少ない素子数でグローバルシャッタ機能を実現できるために、第１実施形態に比べてより高集積な固体撮像装置を実現できる。
【００８５】
＜４．電荷蓄積用キャパシタ＞
続いて、上記各実施形態に係る画素回路で用いられる電荷蓄積用キャパシタ２８（２８−１〜２８−４）について説明する。
【００８６】
単位画素２０ごとに付加する電荷蓄積用キャパシタ２８については、その構造は問わないが、高集積化を考慮した場合には、スタック型キャパシタ、トレンチ型キャパシタ、ジャンクションキャパシタが好ましい。特に、スタック型キャパシタは、単位面積当たりの容量値を大きく確保できる利点がある。
【００８７】
また、本発明が適用されるＣＭＯＳイメージセンサ１０の画素構造を、裏面入射型（裏面照射型）の画素構造とすることで、電荷蓄積用キャパシタ２８の形成領域として、表面入射型の画素構造に比べてより大きな面積を確保できる。電荷蓄積用キャパシタ２８の形成領域の面積を大きく確保できれば、それだけ電荷蓄積用キャパシタ２８の容量値を大きく設定できるために、電荷蓄積用キャパシタ２８の電荷保持時間の延長やノイズ耐性の向上に寄与できることになる。ここで、裏面入射型の画素構造とは、配線層側を表面とするとき、当該配線側と反対側、即ち裏面側から入射光を取り込む構造を言う。
【００８８】
［裏面入射側の画素構造］
図６は、裏面入射型の画素構造の一例を示す断面図である。ここでは、２画素分の断面構造を示している。
【００８９】
図６において、シリコン部（シリコン基板）４１には、フォトダイオード４２や画素トランジスタ４３が形成される。すなわち、シリコン部４１は素子形成部である。ここで、フォトダイオード４２は、図２のフォトダイオード２１や、図４のフォトダイオード２１−１〜２１−４に相当する。また、画素トランジスタ４３は、図２の転送トランジスタ２２等や、図４の転送トランジスタ２２−１〜２２−４等に相当する。
【００９０】
シリコン部４１の一方の面側には、層間膜４４を介してカラーフィルタ４５が作り込まれる。これにより、シリコン部４１の一方の面側から入射する光は、カラーフィルタ４５を経由してフォトダイオード４２の受光面に導かれる。一方、シリコン部４１の他方の面側には、層間絶縁膜４６内に画素トランジスタ４３のゲート電極や金属配線が多層配線されてなる配線層４７が形成される。配線層４７のシリコン部４１と反対側の面には、接着剤４８によって支持基板４９が貼り付けられる。
【００９１】
上記の画素構造において、フォトダイオード４２や画素トランジスタ４３が形成されるシリコン部４１の配線層４７側を表面側と呼び、シリコン部４１の配線層４７と反対側を裏面側と呼ぶこととする。このような定義の下に、本画素構造は、シリコン部４１の裏面側から入射光を取り込むことになるため裏面入射型の画素構造となる。 
【００９２】
この裏面入射型の画素構造によれば、配線層４７と反対の面側から入射光を取り込むため、開口率を１００％とすることができる。また、入射光を取り込む側に配線層４７が存在しないため、オンチップレンズを用いなくても入射光をフォトダイオード４２の受光面に集光できる。
【００９３】
［スタック型キャパシタ］
ここで、一例として、裏面入射型の画素構造に適用し、スタック型キャパシタを用いて形成する電荷蓄積用キャパシタ２８の構造について説明する。
【００９４】
図７は、スタック型キャパシタを用いて電荷蓄積用キャパシタ２８を形成したときの画素レイアウトを示す概略平面図であり、図中、図２と同等部分には同一符号を付して示している。また、図８に、図７のＡ−Ａ´線に沿った断面構造を示す。
【００９５】
図７から明らかなように、画素構造が裏面入射型であることで、入射光に対する制約がないために、スタック型キャパシタからなる電荷蓄積用キャパシタ２８を、層間絶縁膜５４上にフォトダイオード（ＰＤ）２１の広い領域に亘って配置できる。このように、電荷蓄積用キャパシタ２８をフォトダイオード２１上に配置できることで、単位セル当たりのＰＤ充填率を高めることができる。そして、電荷蓄積用キャパシタ２８として特にスタック型キャパシタを用いるで、電荷蓄積用キャパシタ２８の容量値を大きく設定できる。
【００９６】
図８において、図６と同等部分には同一符号を付して示している。図８に示すように、スタック型キャパシタの電荷蓄積用キャパシタ２８は、下部電極５１と上部電極５２との間に誘電体５３を挟む構造とすることで実現される。
【００９７】
下部電極５１および上部電極５２の電極材料としては、タングステンや窒化タンタルなどのように融点が高く、シリコン中の拡散係数が小さい材料が望ましい。また、誘電体５３の材料としては、二酸化シリコン、窒化シリコン、二酸化ハフニュウム、二酸化ジルコニュウム、五酸化タンタルなどのような誘電率が高い材料でかつ漏れ電流が少ない材料が望ましい。
【００９８】
下部電極５１は、層間絶縁膜５４（図６の層間絶縁膜４６に相当）に形成されたコンタクトビア５５を介して、図２に示す充電トランジスタ２４のソース領域となる拡散層５６に対して電気的に接続されている。上部電極５３は接地されている。拡散層５６とフォトダイオード４２（図２のフォトダイオード２１）との間には素子分離領域５７が設けられている。
【００９９】
＜５．変形例＞
上記各実施形態では、先に信号電圧を読み出し、その後にリセット電圧を読み出すとしたが、その読出しの順番は逆であっても良い。すなわち、先にリセット電圧を読み出し、その後に信号電圧を読み出すようにしても良く、この読出しの順番でも、後段の信号処理系において、リセット電圧と信号電圧との差分をとることによってノイズ除去処理を行うことができる。
【０１００】
また、上記各実施形態では、カラム処理部１３内でノイズ除去処理やＡＤ変換処理を行うことを前提として説明したが、これらの処理については、カラム処理部１３の後段または半導体基板（チップ）１８の外部で行う構成を採ることも可能である。
【０１０１】
さらに、上記各実施形態では、ＣＭＯＳイメージセンサに適用した場合を例に挙げて説明したが、ＣＭＯＳイメージセンサへの適用に限られるものではない。すなわち、可視光の光量に応じた電荷を物理量として検知して電気信号として出力する単位画素が行列状に配置されてなるＸ−Ｙアドレス型の固体撮像装置全般に適用可能である。
【０１０２】
なお、固体撮像装置はワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
【０１０３】
＜６．電子機器＞
本発明は、固体撮像装置への適用に限られるものではなく、撮像装置などの電子機器にも適用可能である。ここで、電子機器とは、デジタルスチルカメラやビデオカメラ等の撮像装置（カメラシステム）や、撮像機能を有する携帯電話機やＰＤＡ（Personal Digital Assistant）などのモバイル機器などのことを言う。なお、電子機器に搭載される上記モジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。
【０１０４】
［撮像装置］
図９は、本発明による電子機器の一例である撮像装置の構成例を示すブロック図である。図９に示すように、本発明による撮像装置１００は、レンズ群１０１等を含む光学系、撮像素子１０２、カメラ信号処理部であるＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、操作系１０７および電源系１０８等を有している。そして、ＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、操作系１０７および電源系１０８がバスライン１０９を介して相互に接続された構成となっている。
【０１０５】
レンズ群１０１は、被写体からの入射光（像光）を取り込んで撮像素子１０２の撮像面上に結像する。撮像素子１０２は、レンズ群１０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この撮像素子１０２として、先述した第１，第２実施形態に係るＣＭＯＳイメージセンサ、即ちＦＤ部の変換効率を低下させることなく、グローバルシャッタ機能を実現可能なＣＭＯＳイメージセンサが用いられる。
【０１０６】
表示装置１０５は、液晶表示装置や有機ＥＬ(electro luminescence)表示装置等のパネル型表示装置からなり、撮像素子１０２で撮像された動画または静止画を表示する。記録装置１０６は、撮像素子１０２で撮像された動画または静止画を、ビデオテープやＤＶＤ(Digital Versatile Disk)等の記録媒体に記録する。
【０１０７】
操作系１０７は、ユーザによる操作の下に、本撮像装置が持つ様々な機能について操作指令を発する。電源系１０８は、ＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６および操作系１０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
【０１０８】
このような撮像装置１００は、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けのカメラモジュールに適用される。そして、撮像素子１０２として第１，第２実施形態に係るＣＭＯＳイメージセンサを用いることで、当該ＣＭＯＳイメージセンサはＦＤ部の変換効率を低下させることなく、グローバルシャッタ機能を実現できるために、歪みのない高画質の撮像画像を得ることができる。
【符号の説明】
【０１０９】
１０…ＣＭＯＳイメージセンサ、１１…画素アレイ部、１２…垂直駆動部、１３…カラム処理部、１４…水平駆動部、１５…システム制御部、１６…画素駆動線、１７…垂直信号線、１８…半導体基板（チップ）、２０（２０−１〜２０−４）…単位画素、２１（２１−１〜２１−４）…フォトダイオード、２２（２２−１〜２２−４）…第１転送トランジスタ、２３…第１リセットトランジスタ、２４（２４−１〜２４−４）…充電トランジスタ、２５…増幅トランジスタ、２６…選択トランジスタ、２７…第２リセットトランジスタ、２８（２８−１〜２８−４）…電荷蓄積用キャパシタ、２９（２９−１〜２９−４）…フローティングディフュージョン部（ＦＤ部）、３０…共有回路部、３１−１〜３１−４…第２転送トランジスタ
【図１】
2010213140.tif 000003
【図２】
2010213140.tif 000004
【図３】
2010213140.tif 000005
【図４】
2010213140.tif 000006
【図５】
2010213140.tif 000007
【図６】
2010213140.tif 000008
【図７】
2010213140.tif 000009
【図８】
2010213140.tif 000010
【図９】
2010213140.tif 000011