(57)【要約】【課題】金属酸化物からなる抵抗変化素子を有する不揮発性記憶装置を製造する際に、高い電圧を印加することなく金属酸化物中にリークパスを形成することができる不揮発性記憶装置の製造方法を提供する。【解決手段】第１の方向に延在する第１の配線１１と、第１の方向に交差する第２の方向に延在する第２の配線３１と、第１および第２の配線１１，３１の交差位置に挟持されるダイオード層２１および抵抗変化層２３と、を有する不揮発性記憶装置の製造方法において、金属酸化物からなる抵抗変化層２３を形成する工程と、ハロゲンガスまたはハロゲン含有ガスが存在する雰囲気に抵抗変化層２３を曝す工程と、を含む。【選択図】図３−１
2010267930.tif 000002
【特許請求の範囲】
【請求項１】
第１の方向に延在する第１の配線と、前記第１の方向に交差する第２の方向に延在する第２の配線と、前記第１および第２の配線の交差位置に挟持される整流層および抵抗変化層と、を有する不揮発性記憶装置の製造方法において、
金属酸化物からなる前記抵抗変化層を形成する抵抗変化層形成工程と、
ハロゲンガスまたはハロゲン含有ガスが存在する雰囲気に前記抵抗変化層を曝すハロゲン暴露工程と、
を含むことを特徴とする不揮発性記憶装置の製造方法。
【請求項２】
前記ハロゲン暴露工程は、ハロゲン化物と、酸化剤または窒化剤と、を用いて、前記抵抗変化層上に、前記ハロゲン化物に含まれる元素の酸化膜または窒化膜を形成する膜形成工程を含むことを特徴とする請求項１に記載の不揮発性記憶装置の製造方法。
【請求項３】
前記膜形成工程で、前記酸化膜または前記窒化膜として、１ｎｍ以上３ｎｍ以下の厚さを有するトンネル絶縁膜を形成することを特徴とする請求項２に記載の不揮発性記憶装置の製造方法。
【請求項４】
前記膜形成工程で、前記酸化膜または前記窒化膜として、導電性材料膜を形成することを特徴とする請求項２に記載の不揮発性記憶装置の製造方法。
【請求項５】
前記抵抗変化層および前記整流層が前記第１および第２の配線間に挟持される構造が形成された後、前記第１および第２の配線を介して、前記抵抗変化層に電圧を印加して前記抵抗変化層中にリークパスを形成するフォーミング工程をさらに含むことを特徴とする請求項１〜４のいずれか１つに記載の不揮発性記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性記憶装置の製造方法に関する。
【背景技術】
【０００２】
近年、不揮発性記憶装置として、電気的に書換え可能な抵抗変化素子の抵抗値情報、たとえば高抵抗状態と低抵抗状態と、を不揮発に記憶するＲｅＲＡＭ（Resistive  Random  Access  Memory）が注目されている。このようなＲｅＲＡＭは、たとえば、記憶素子としての抵抗変化素子と、ダイオードなどの整流素子とが直列に接続された抵抗変化型メモリセルが、第１の方向に並行して延在する複数のビット線と、第１の方向に垂直な第２の方向に並行して延在するワード線との交差部に、アレイ状に配列して構成される（たとえば、非特許文献１参照）。この抵抗変化素子としては、たとえば、電圧値と印加時間の制御によって、高抵抗状態と低抵抗状態とを切り換えることができるＮｉＯなどの金属酸化物を挙げることができる。
【０００３】
抵抗変化素子として用いられる金属酸化物は、ＮｉＯ，Ｖ2Ｏ5，ＺｎＯ，Ｎｂ2Ｏ5，ＴｉＯ2，ＷＯ3，ＣｏＯ，ＺｒＯ2またはＨｆＯ2などの遷移金属酸化物からなり、通常の状態では絶縁体である。そのため、不揮発性記憶装置の形成後に、閾値電圧以上（たとえば１８Ｖ）の電圧パルスを抵抗変化素子に印加することによって、金属酸化物中に局所的に電気的な伝導経路であるリークパスを形成するフォーミング処理を行う必要があった（たとえば、特許文献１参照）。このフォーミング処理によって、リークパスの形成が可能な状態になると、外部からの電圧の印加によって、抵抗変化素子を容易に、金属的状態（または縮退半導体的状態）から絶縁体的状態へリセットしたり、逆に、絶縁体的状態から金属的状態へセットしたりすることが可能になる。
【０００４】
しかし、このような不揮発性記憶装置の製造方法では、フォーミング処理時に抵抗変化素子に印加する電圧は、通常１０Ｖ以上（たとえば１８Ｖ）を要し、不揮発性記憶装置に形成された他の回路に支障をきたしてしまう虞があった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１５９７６０号公報
【非特許文献】
【０００６】
【非特許文献１】Myoung-Jae  Lee;  Youngsoo  Park;  Bo-Soo  Kang;  Seung-Eon  Ahn;  Changbum  Lee;  Kihwan  Kim;  Wenxu  Xianyu;  Stefanovich,  G.;  Jung-Hyun  Lee;  Seok-Jae  Chung;  Yeon-Hee  Kim;  Chang-Soo  Lee;  Jong-Bong  Park;  In-Kyeong  Yoo,  "2-stack  1D-1R  Cross-point  Structure  with  Oxide  Diodes  as  Switch  Elements  for  High  Density  Resistance  RAM  Applications",  IEEE,  pp.771-774,  2007
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、金属酸化物からなる抵抗変化素子を有する不揮発性記憶装置を製造する際に、高い電圧を印加することなく金属酸化物中にリークパスを形成することができる不揮発性記憶装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本願発明の一態様によれば、第１の方向に延在する第１の配線と、前記第１の方向に交差する第２の方向に延在する第２の配線と、前記第１および第２の配線の交差位置に挟持される整流層および抵抗変化層と、を有する不揮発性記憶装置の製造方法において、金属酸化物からなる前記抵抗変化層を形成する抵抗変化層形成工程と、ハロゲンガスまたはハロゲン含有ガスが存在する雰囲気に前記抵抗変化層を曝すハロゲン暴露工程と、を含むことを特徴とする不揮発性記憶装置の製造方法が提供される。
【発明の効果】
【０００９】
本発明によれば、金属酸化物からなる抵抗変化素子を有する不揮発性記憶装置を製造する際に、高い電圧を印加することなく金属酸化物中にリークパスを形成することができるという効果を奏する。
【図面の簡単な説明】
【００１０】
【図１】図１は、本発明の実施の形態による不揮発性記憶装置のメモリセルアレイ構成の一例を示す図である。
【図２】図２は、本発明の実施の形態による不揮発性記憶装置の構造の一例を模式的に示す断面図である。
【図３−１】図３−１は、第１の実施の形態による不揮発性記憶装置の製造方法の手順の一例を模式的に示す断面図である（その１）。
【図３−２】図３−２は、第１の実施の形態による不揮発性記憶装置の製造方法の手順の一例を模式的に示す断面図である（その２）。
【図４】図４は、ＨｆＯ膜上にジクロロシランとＮ2Ｏとを用いてＳｉＯ2膜を形成したＭＩＳキャパシタの電気特性の評価結果を示す図である。
【発明を実施するための形態】
【００１１】
以下に添付図面を参照して、本発明の実施の形態にかかる不揮発性記憶装置の製造方法を詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。また、以下の実施の形態で用いられる不揮発性記憶装置の断面図は模式的なものであり、層の厚みと幅との関係や各層の厚みの比率などは現実のものとは異なる。さらに、以下で示す膜厚は一例であり、これに限定されるものではない。
【００１２】
図１は、本発明の実施の形態による不揮発性記憶装置のメモリセルアレイ構成の一例を示す図である。この図において、紙面の左右方向をＸ方向とし、紙面内のＸ方向に垂直な方向をＹ方向とする。Ｘ方向（行方向）に並行して延在するワード線ＷＬｉ（ｉ＝ｎ，ｎ＋１，・・・）と、ワード線ＷＬｉとは異なる高さにＹ方向（列方向）に並行して延在するビット線ＢＬｊ（ｊ＝ｎ−１，ｎ，ｎ＋１，ｎ＋２，・・・）とが、互いに交差して配設され、これらの各交差部に抵抗変化素子ＶＲと整流素子Ｄとが直列に接続された抵抗変化型メモリセル２７が配置される。この例では、抵抗変化素子ＶＲは一端がビット線ＢＬｊに接続され、他端が整流素子Ｄを介してワード線ＷＬｉに接続されている。
【００１３】
図２は、本発明の実施の形態による不揮発性記憶装置の構造の一例を模式的に示す断面図である。この図は、たとえば図１のＸ方向に沿ったあるワード線ＷＬｉ上の断面の一部の様子を示している。また、以下では、ビット線ＢＬｊは、第１の配線１１に対応し、ワード線ＷＬｉは、第２の配線３１に対応している。第１の層間絶縁膜１０にはＹ方向に延在する第１の配線１１（ビット線ＢＬｊ）が所定の間隔で複数並行して形成され、第１の層間絶縁膜１０上に形成される第２の層間絶縁膜２０上には、第１の配線１１とは直交するＸ方向に延在する第２の配線３１（ワード線ＷＬｉ）が形成されている。そして、各第１の配線１１の第２の配線３１と交差する領域には、整流素子Ｄであるダイオード層２１、バリアメタル層２２、抵抗変化素子ＶＲである抵抗変化層２３、トンネル絶縁膜２４、バリアメタル層２５およびキャップ膜２６が順に積層されて、上下の配線間に抵抗変化型メモリセル２７が挟持されるように形成されている。
【００１４】
ダイオード層２１は、整流作用を有する材料からなり、第１の配線１１上に形成される。ダイオード層２１として、ＰＩＮ構造を有するシリコンを例示することができ、たとえば第１の配線１１側から厚さ約２０ｎｍのＮ型ポリシリコン膜２１Ｎ、厚さ約１１０ｎｍのＩ型ポリシリコン膜２１Ｉ、厚さ約２０ｎｍのＰ型ポリシリコン膜２１Ｐを順に積層させたポリシリコン膜や、厚さ約２０ｎｍのＰ型ポリシリコン膜２１Ｐ、厚さ約１１０ｎｍのＩ型ポリシリコン膜２１Ｉ、厚さ約２０ｎｍのＮ型ポリシリコン膜２１Ｎを順に積層させたポリシリコン膜を用いることができる。
【００１５】
バリアメタル層２２は、ダイオード層２１と抵抗変化層２３との間の密着性を高めるために設けられる導電性材料からなる層であり、たとえば、厚さ約２０ｎｍのＴｉＮ膜によって構成される。
【００１６】
抵抗変化層２３は、電圧値と印加時間の制御により、高抵抗状態と低抵抗状態とを切り換えることができる金属酸化物によって構成される。この金属酸化物には、酸素欠損が導入されており、局所的に電気的な伝導経路であるリークパスが形成されている。このような金属酸化物の状態を、以下では擬似破壊状態という。このような金属酸化物として、遷移金属元素または希土類元素の酸化物、またはこれらの元素のうち２種類以上の元素を含む酸化物などを用いることできる。たとえば、ハフニウム酸化物（ＨｆＯ）、チタン酸化物（ＴｉＯ）、マンガン酸化物（ＭｎＯ）、鉄酸化物（ＦｅＯ）、コバルト酸化物（ＣｏＯ）、ニッケル酸化物（ＮｉＯ）、銅酸化物（ＣｕＯ）、ランタン化合物（ＬａＯ）、プラセオジウム酸化物（ＰｒＯ）、Ｎｂをドープしたチタン酸ストロンチウム（Ｎｂ−ＳｒＴｉＯ3）などを例示することができる。ここでは、抵抗変化層２３として厚さ５〜２０ｎｍのＨｆＯ膜を用いるものとする。
【００１７】
トンネル絶縁膜２４は、後の製造工程で説明するように、抵抗変化層２３に擬似破壊状態を形成するために作製される膜であり、また、抵抗変化層２３とバリアメタル層２５との間の密着性を高めるために導入される膜である。なお、抵抗変化型メモリセル２７と上層の第２の配線３１（キャップ膜２６）との間の導通を取るために、トンネル絶縁膜２４はトンネル電流が流れることができる厚さ、具体的には１〜３ｎｍの厚さとなる。抵抗変化層２３としてＨｆＯ膜を用い、バリアメタル層２５としてＴｉＮ膜を用いる場合には、トンネル絶縁膜２４は、シリコン酸化膜またはシリコン窒化膜であることが望ましい。なお、このトンネル絶縁膜２４は設けられなくてもよいが、ここでは、トンネル絶縁膜２４としてシリコン酸化膜を用いるものとする。
【００１８】
バリアメタル層２５は、抵抗変化層２３またはトンネル絶縁膜２４と、キャップ膜２６との間の密着性を高めるために設けられる導電性材料からなる層であり、たとえば、厚さ約２０ｎｍのＴｉＮ膜によって構成される。
【００１９】
キャップ膜２６は、抵抗変化型メモリセル２７と上層の第２の配線３１とを接続するために、プロセス上導入される導電性材料からなる膜である。ここでは、キャップ膜２６として、Ｗ膜を用いるものとする。
【００２０】
つぎに、このような構造の不揮発性記憶装置の製造方法について説明する。図３−１〜図３−２は、この実施の形態による不揮発性記憶装置の製造方法の手順の一例を模式的に示す断面図である。まず、図示しないＳｉ基板などの基板上に第１の層間絶縁膜１０を形成し、この第１の層間絶縁膜１０にＹ方向に延在する第１の配線１１を、ダマシン法などの方法によって形成する。なお、この第１の層間絶縁膜１０の下層の基板には、ＣＭＯＳ（Complementary  Metal-Oxide  Semiconductor）トランジスタなどの素子が形成されている。
【００２１】
ついで、第１の配線１１が形成された第１の層間絶縁膜１０上に、ＣＶＤ（Chemical  Vapor  Deposition）法などの成膜法によって、厚さ約２０ｎｍのＮ型ポリシリコン膜２１Ｎ、厚さ約１１０ｎｍのＩ型ポリシリコン膜２１Ｉおよび厚さ約２０ｎｍのＰ型ポリシリコン膜２１Ｐを順に堆積させて、ダイオード層２１を形成する（図３−１（ａ））。Ｎ型ポリシリコン膜２１Ｎは、Ｐ（リン）などのＮ型不純物を導入しながらシリコン膜を堆積することによって得られ、Ｉ型ポリシリコン膜２１Ｉは、不純物を導入しない環境でシリコン膜を堆積することによって得られ、Ｐ型ポリシリコン膜２１Ｐは、Ｂ（ホウ素）などのＰ型不純物を導入しながらシリコン膜を堆積することによって得られる。
【００２２】
ついで、ＡＬＤ（Atomic  Layer  Deposition）法などの方法によって、２０ｎｍの厚さのＴｉＮ膜からなるバリアメタル層２２を形成する。続けて、ＡＬＤ法によって、５〜２０ｎｍの厚さのＨｆＯ膜からなる抵抗変化層２３をバリアメタル層２２上に形成する（図３−１（ｂ））。ここでは、数〜数十Ｔｏｒｒの圧力にしたチャンバ内で、Ｈｆソースとしてテトラエチルメチルアミノハフニウム（以下、ＴＥＭＡＨという）を用い、酸化剤としてオゾン（Ｏ3）を用いて、１００〜５００℃の成膜温度でＨｆＯ膜を形成する。このとき、ＨｆＯ膜は、Ｈｆソースおよび酸化剤を炉内に減圧で交互に供給することによって形成される。また、Ｈｆソースおよび酸化剤導入後は、それぞれ不活性ガスまたは水素ガスなどのガスによるパージおよび真空引きを行う。なお、Ｈｆソースとして、ＴＥＭＡＨ以外の有機ソースやハロゲン化ハフニウムなどを用いてもよく、また、酸化剤として、Ｏ3以外にＨ2ＯやＯ2、Ｎ2Ｏなどを用いてもよい。さらに、ＡＬＤ法ではなく、ＣＶＤ法やスパッタ法などのＰＶＤ（Physical  Vapor  Deposition）法によって形成してもよい。
【００２３】
以上のようにして形成されたＨｆＯ膜（抵抗変化層２３）は絶縁体である。スイッチング可能な状態にするためには、通常、不揮発性記憶装置を形成した後に、ＨｆＯ膜に電気的なストレス（電圧）をかけて、擬似破壊状態にする必要がある。この電圧によって、ＨｆＯ膜中に酸素欠損が形成され、酸素欠損部分がセル形成時に電流が流れる方向でリークパスを構成するものと考えられる。この電圧をかける際には、抵抗変化層２３以外の素子または回路にも影響が及ぶため、なるべく電圧を低くすることが望ましい。しかし、ＨｆＯ膜に擬似破壊状態を形成するには１０Ｖ程度の高い電圧が必要になる。そこで、この実施の形態では、擬似破壊状態を形成するための電圧を下げること、または電圧の印加による擬似破壊状態の形成処理をなくすことができる方法について説明する。
【００２４】
本発明者の実験によって、ＨｆＯ膜からなる抵抗変化層２３を形成した後、ＨｆＯ膜をハロゲンガスまたはハロゲン化物（ハロゲン含有ガス）を含む雰囲気に曝すことで、擬似破壊状態が得られることがわかった。具体的には、ジクロロシラン（ＳｉＨ2Ｃｌ2）を炉内に導入し、７００〜８００℃の温度でＨｆＯ膜を曝すことで、膜中の酸素が有効に引き抜かれることを見出した。その結果、従来必要だった擬似破壊状態を形成するための電圧を最大で５０％程下げることが可能となる。
【００２５】
また、ハロゲンガスもしくはハロゲン含有ガスによる処理（以下、ハロゲン曝露処理という）に加えてまたは代えて、ハロゲン化珪素と酸化剤もしくは窒化剤によるシリコン酸化膜もしくはシリコン窒化膜を形成する処理、またはハロゲン化金属と酸化剤もしくは窒化剤による金属酸化物もしくは金属窒化物を形成する処理なども、ＨｆＯ膜の擬似破壊状態の形成に有効である。
【００２６】
図４は、ＨｆＯ膜上にジクロロシランとＮ2Ｏとを用いてＳｉＯ2膜を形成したＭＩＳ（Metal  Insulator  Semiconductor）キャパシタの電気特性の評価結果を示す図である。この図で横軸は、ＭＩＳキャパシタに印加した電界（ＭＶ／ｃｍ）を示し、縦軸は電流密度（Ａ／ｃｍ2）を示している。なお、ここでは８００℃でＳｉＯ2膜を成膜したものとする。また、電極としてＴｉＮ膜を使用している。
【００２７】
図４（ａ）では、成膜条件を同一とし、ＨｆＯ膜上に形成するＳｉＯ2膜の膜厚を５．５，６．５，７．５ｎｍと変えた場合の電流密度−電界（ＪＥ）特性を示している。この図に示されるように、ハロゲン化物（ハロゲン含有ガス）のソースを用いて形成するＳｉＯ2膜の膜厚を厚くするほど、ＨｆＯ膜の耐圧が劣化している。また、ＳｉＯ2膜の膜厚が７．５ｎｍの場合には、中電界リークの増大が生じている。この結果より、ハロゲン含有ガス雰囲気下で長時間成膜を行うほど、耐圧が低下するようになる。
【００２８】
図４（ｂ）では、ＨｆＯ膜上に形成するＳｉＯ2膜の膜厚を６．５ｎｍとして、ＳｉＯ2膜の成膜速度を変えた場合の電流密度−電界（ＪＥ）特性を示している。この図に示されるように、ＳｉＯ2膜の成膜速度が遅いほど、ＨｆＯ膜の耐圧の劣化と中電界リークの増大が生じている。
【００２９】
また、非塩素（ハロゲン）含有のＳｉソースを用いてＨｆＯ膜上にＳｉＯ2膜を形成すると、耐圧の低下と中電界リークの増大が見られないことが確認される。
【００３０】
さらに、塩素（ハロゲン）含有のＳｉソースを用いてＳｉＯ2膜が上部に形成されたＨｆＯ膜を、高温の水蒸気下で酸化処理すると、耐圧が増大し、中電界リークの増大が解消されることも確認される。これは、酸素欠損が酸素の補充で回復されることによって、ＨｆＯ膜が元の絶縁体に戻ったためであると考えられる。
【００３１】
以上の実験結果より、ＨｆＯ膜をハロゲンまたはハロゲン含有ガスの雰囲気下に曝すことで、酸素欠損が生じ、擬似破壊状態が形成されるものと考えられる。そして、ハロゲンまたはハロゲン含有ガスの雰囲気下にＨｆＯ膜を長時間曝すほど、ＨｆＯ膜の耐圧の劣化と中電界リークの増大を生じさせることが可能になる。
【００３２】
以上では、ジクロロシランをハロゲン曝露処理に用いる場合またはハロゲン化物のＳｉソースとして用いる場合について述べたが、モノクロロシラン（ＳｉＨ3Ｃｌ）やトリクロロシラン（ＳｉＨＣｌ3）、テトラクロロシラン（ＳｉＣｌ4）、ヘキサクロロジシラン（Ｓｉ2Ｃｌ6）などの他の塩化物、また、フッ素や臭素、ヨウ素などの他のハロゲンまたはハロゲン化物（ハロゲン含有ガス）をハロゲン曝露処理に用いる場合、あるいは他のハロゲン化物（ハロゲン含有ガス）をＳｉソースとして用いる場合についても同様の結果が得られる。
【００３３】
また、このような傾向は、ＨｆＯ膜のほかにも、ＴｉＯ，ＭｎＯ，ＦｅＯ，ＣｏＯ，ＮｉＯ，ＣｕＯ，ＬａＯ，ＰｒＯ，Ｎｂ−ＳｒＴｉＯ3などの遷移金属元素または希土類元素の酸化物、またはこれらの元素のうち２種類以上の元素を含む酸化物などについても同様に見られる。
【００３４】
そこで、この実施の形態では、図３−１（ｂ）でＨｆＯ膜からなる抵抗変化層２３を形成した後、ハロゲンまたはハロゲン含有ガスを含む雰囲気下に曝し、続けてハロゲン化物のＳｉソースとＮ2Ｏとを用いて、ＡＬＤ法などの方法でＨｆＯ膜上にトンネル絶縁膜２４としてのＳｉＯ2膜を形成する（図３−１（ｃ））。上記したように、ここでは、ジクロロシランを炉内に導入し、７００〜８００℃の温度で曝した後、炉内にＳｉソースとしてジクロロシランを導入し、酸化剤としてＮ2Ｏを導入してＳｉＯ2膜を、１〜３ｎｍの厚さで形成する。
【００３５】
このときに形成されるトンネル絶縁膜２４であるＳｉＯ2膜は、ＨｆＯ膜とその上部に形成されるバリアメタル層２５（ＴｉＮ膜）との間の密着性を増大させ、バリアメタル層２５の抵抗変化層２３からの膜剥がれの問題を解消することができる。また、このトンネル絶縁膜２４は、抵抗変化層２３の低抵抗状態での抵抗よりも抵抗が高い状態とならないような膜厚または膜質で形成される。これは、低抵抗状態と高抵抗状態の特性差が大きいほど、素子としての動作マージンが上がるからである。そのため、上部に形成する膜厚は素子の特性に応じて調整されるが、たとえば直接トンネリングが支配的となり絶縁膜として機能することがなくなる３ｎｍ以下の厚さとすることが望ましい。つまり、膜厚が３ｎｍ以下であれば、抵抗変化層２３の低抵抗状態に影響を及ぼすことなく使用することが可能である。さらに、ここでは、トンネル絶縁膜２４としてＳｉＯ2膜を用いる場合を示しているが、抵抗変化層２３とバリアメタル層２５との間の密着性を高める効果を有するＳｉＮ膜、ＳｉＯＮ膜を用いてもよい。
【００３６】
ついで、トンネル絶縁膜２４上にＣＶＤ法やＡＬＤ法などの成膜法によって、２０ｎｍの厚さのバリアメタル層２５を形成する。たとえば、ＣＶＤ法によって四塩化チタンとアンモニアを原料ガスに用いて、バリアメタル層２５としてＴｉＮ膜を形成する。その後、スパッタ法などの成膜法によって、バリアメタル層２５上に、キャップ膜２６を形成する（図３−２（ａ））。このキャップ膜２６として、ここではＷ膜を用いるものとする。
【００３７】
その後、キャップ膜２６上にレジストを塗布し、リソグラフィ技術によって所望のパターンとなるようにパターニングして、マスクを形成する。そして、ＲＩＥ（Reactive  Ion  Etching）法などの異方性エッチングによって、キャップ膜２６、バリアメタル層２５、トンネル絶縁膜２４、抵抗変化層２３、バリアメタル層２２およびダイオード層２１を加工して、柱状のメモリセルパターンが二次元的に配置されたメモリセルアレイパターンを形成する（図３−２（ｂ））。このとき、柱状の各メモリセルパターンは、第１の配線１１上にダイオード層２１、バリアメタル層２２、抵抗変化層２３、トンネル絶縁膜２４、バリアメタル層２５およびキャップ膜２６が順に積層された構造となる。
【００３８】
その後、柱状に加工されたメモリセルパターン間を埋め、キャップ膜２６の上面よりも高くなるように第２の層間絶縁膜２０を堆積する。ここでは、たとえばプラズマＣＶＤ法によって形成されるＨＤＰ−ＵＳＧ（High  density  Plasma−Undoped  Silicate  Glasses）膜を第２の層間絶縁膜２０として堆積する。そして、ＣＭＰ（Chemical  Mechanical  Polishing）法などの方法によって、キャップ膜２６の上面が露出するまで第２の層間絶縁膜２０の上面を平坦化する（図３−２（ｃ））。ここで、キャップ膜２６を形成せずに平坦化を行った場合には、第２の層間絶縁膜２０の上面の後退とともに、バリアメタル層２５やトンネル絶縁膜２４、抵抗変化層２３をＣＭＰ処理してしまう可能性がある。抵抗変化層２３をＣＭＰ処理してしまうと、特性が変化してしまう可能性があり、好ましくない。そこで、抵抗変化層２３上にキャップ膜２６を形成することによって、抵抗変化層２３がＣＭＰ処理されてしまうことを防ぎ、特性の劣化を防止している。
【００３９】
ついで、キャップ膜２６と第２の層間絶縁膜２０上に、図示しない第３の層間絶縁膜を形成し、上面を平坦化させた後、レジスト材料を第３の層間絶縁膜上に塗布し、リソグラフィ技術によって、メモリセルパターンの形成位置上に第２の配線３１（ワード線ＷＬｉ）と対応した形状となるようにマスクを形成する。その後、このマスクを用いてキャップ膜２６が露出するまで第３の層間絶縁膜をエッチングして、第２の配線形成用の溝を形成し、Ｗなどのメタル材料を埋め込んで、第２の配線３１を形成することで、図２に示される不揮発性記憶装置が得られる。なお、この後、上記の工程を必要回数だけ繰り返し行って、互いに直交する上下の配線間に抵抗変化型メモリセル２７が挟持された構造を多層化してもよい。
【００４０】
そして、必要に応じて、抵抗変化層２３に電圧パルスを印加して、抵抗変化層２３を所望の特性を有する擬似破壊状態とするフォーミング処理を行う。このフォーミング処理は、上記した図３−１（ｂ）〜（ｃ）の工程で、ハロゲン曝露処理、またはハロゲン化物をＳｉソースとしたトンネル絶縁膜２４の形成処理によってある程度の擬似破壊状態とされているので、従来のように抵抗変化層２３が絶縁膜の状態から擬似破壊状態にする場合に比して、印加する電圧の値を低く、たとえば５０％程度に抑えることができる。以上によって、不揮発性記憶装置が完成する。
【００４１】
なお、図３−１（ｃ）のトンネル絶縁膜２４の形成工程において、下地に形成されている材料の関係で７００〜８００℃での高温の処理ができない場合には、それよりも低い温度での処理が望ましい。このような場合には、ヘキサクロロジシランを用いてＳｉＯ2膜またはＳｉＮ膜を形成することで、７００〜８００℃よりも低い温度での処理が可能となる。また、この方法のほかにも、反応炉内に交互にソースを供給する原子層吸着法または物理的な励起方法を用いることで、７００〜８００℃よりも低温での成膜を行うことが可能である。
【００４２】
また、上述した説明では、抵抗変化層２３の上層にトンネル絶縁膜２４を設ける場合を示したが、抵抗変化層２３とバリアメタル層２２との間にトンネル絶縁膜をさらに設けるようにしてもよい。このような構成によって、抵抗変化層２３とバリアメタル層２２との密着性を高めることができる。なお、この場合にもトンネル絶縁膜の厚さは、トンネル電流が流れることが可能な１〜３ｎｍであることが望ましい。
【００４３】
さらに、上述した説明では、抵抗変化層２３とバリアメタル層２５との間にトンネル絶縁膜２４を設ける場合を示したが、トンネル絶縁膜２４を設けなくてもよい。この場合には、バリアメタル層２５を形成する前に、ハロゲン曝露処理を十分に行えばよい。あるいは、このハロゲン曝露処理後に、ハロゲン化物のＴｉソースと窒化剤を用いてＴｉＮ膜からなるバリアメタル層２５を形成してもよい。このようにすることで、上記のトンネル絶縁膜２４の形成処理と同様に、抵抗変化層２３を擬似破壊状態にすることができる。
【００４４】
さらにまた、上述した説明では、第１の配線１１上に、ダイオード層２１と抵抗変化層２３がこの順で積層される場合を示したが、第１の配線１１上に抵抗変化層２３とダイオード層２１の順に積層されるようにしてもよい。また、この場合に、抵抗変化層２３の上層または上下両層にハロゲン化物をソースとして用いて形成したトンネル絶縁膜を設けてもよい。さらにまた、ダイオード層としてＰＩＮ接合構造の半導体層を用いる場合を示したが、ＰＮ接合構造の半導体層を用いてもよいし、ショットキー接合を用いてもよい。
【００４５】
この実施の形態によれば、金属酸化物からなる抵抗変化層２３を形成した後にハロゲン曝露処理を行ったので、金属酸化物に酸素欠損を導入し、リークパスを形成することができる。また、ハロゲン曝露処理の後にまたはこれに代えてハロゲン化物のソースと酸化剤または窒化剤によって、抵抗変化層２３上にトンネル絶縁膜２４やバリアメタル層２５を成膜したので、金属酸化物に酸素欠損を導入し、リークパスを形成することができる。その結果、電圧パルス印加による抵抗変化層２３の擬似破壊状態の形成処理を省略でき、高い電圧パルス印加による他の素子や回路の破壊を防止できる。また、電圧パルス印加による抵抗変化層２３の擬似破壊状態の形成処理が省略できない場合でも、フォーミング処理時に従来に比して低い電圧パルスを印加するだけで、擬似破壊状態を形成することができる。その結果、不揮発性記憶装置とともに形成される他の素子や回路が、高い印加電圧によって悪影響を受けることがないという効果を有する。
【００４６】
さらに、抵抗変化層２３上にトンネル絶縁膜２４を形成することで、抵抗変化層２３とバリアメタル層２５との間の密着性を高めることができるという効果も有する。
【符号の説明】
【００４７】
１０…第１の層間絶縁膜、１１…第１の配線、２０…第２の層間絶縁膜、２１…ダイオード層、２１Ｉ…Ｉ型ポリシリコン膜、２１Ｎ…Ｎ型ポリシリコン膜、２１Ｐ…Ｐ型ポリシリコン膜、２２，２５…バリアメタル層、２３…抵抗変化層、２４…トンネル絶縁膜、２６…キャップ膜、２７…抵抗変化型メモリセル、３１…第２の配線。
【図１】
2010267930.tif 000003
【図２】
2010267930.tif 000004
【図３−１】
2010267930.tif 000005
【図３−２】
2010267930.tif 000006
【図４】
2010267930.tif 000007