(57)【要約】【課題】上位装置の負担が軽減され、本構成を有していない場合に比較して、記憶装置を簡便に増設することができる記憶装置、記憶装置アレイ及びデータ処理システムを提供する。【解決手段】記憶装置１Ａは、データを記憶するメモリ１９Ａと、メモリ１９Ａに対してデータの読み書きを制御するメモリコントローラ１８Ａと、ホスト装置２Ａとの間でケーブル１０２Ａを介してデータの送受信を行うホストＩ／Ｆ１５Ａと、メモリコントローラ１８Ａ及びホストＩ／Ｆ１５Ａとの間でデータの送受信を行うホストコントローラ１６Ａと、ホストコントローラ１６Ａ及びメモリコントローラ１８Ａに接続されるとともに、予め定められた方向に設けられ、第２のホスト装置２Ｂとの間で光信号によりデータの送受信を行う光送信部１２Ａ及び光受信部１３Ａ等をそれぞれ備える。【選択図】図３
2010044494.tif 000002
【特許請求の範囲】
【請求項１】
データを記憶するデータ記憶部と、
前記データ記憶部に対して前記データの読み出し及び書き込みを制御する第１の制御部と、
上位装置との間で伝送線路を介して前記データの送受信を行う通信部と、
前記第１の制御部及び前記通信部との間で前記データの送受信を行う第２の制御部と、
前記第１及び第２の制御部に接続されるとともに、予め定められた方向に向けて設けられ、前記予め定められた方向に設けられた他の記憶装置との間で無線によりデータの送受信を行う無線送受信部とを備えた記憶装置。
【請求項２】
前記第１の制御部は、前記データとしての電気信号を光信号に変換する第１の電気−光変換部と、前記第２の制御部及び前記無線送受信部からの光信号を電気信号に変換する第１の光−電気変換部とを有し、
前記第２の制御部は、前記データとしての電気信号を光信号に変換する第２の電気−光変換部と、前記第１の制御部及び前記無線送受信部からの光信号を電気信号に変換する第２の光−電気変換部とを有し、
前記第１の制御部から前記第２の制御部及び前記無線送受信部に向かう伝送線路は、前記第１の電気−光変換部により変換された光信号を前記第２の光−電気変換部及び前記無線送受信部の両方向に分岐する光分岐部を備えた光分岐線路であり、
前記第２の制御部から前記第１の制御部及び前記無線送受信部に向かう伝送線路は、前記第２の電気−光変換部により変換された光信号を前記第１の光−電気変換部及び前記無線送受信部の両方向に分岐する光分岐部を備えた光分岐線路である請求項１に記載の記憶装置。
【請求項３】
さらに、前記データ記憶部に記憶された前記データに関する第１の管理情報と、前記他の記憶装置に記憶された前記データに関する第２の管理情報とを記憶する管理情報記憶部を備えた請求項１又は２に記載の記憶装置。
【請求項４】
前記第１の制御部は、前記管理情報記憶部に記憶された前記第１の管理情報と前記第２の管理情報との間に差異があるとき、前記差異に対応するデータを前記データ記憶部から読み出し、その読み出した前記データを前記無線送受信部を介して前記他の記憶装置に送信する請求項３に記載の記憶装置。
【請求項５】
前記管理情報記憶部に記憶された前記第２の管理情報は、前記差異に対応するデータに基づいて前記第１又は第２の制御部により更新される請求項４に記載の記憶装置。
【請求項６】
前記第２の制御部は、前記管理情報記憶部に記憶された前記第１の管理情報と前記第２の管理情報との間に差異がないとき、前記通信部を介して前記上位装置から受信したデータを、前記第１の制御部に送信するとともに、前記無線送受信部を介して前記他の記憶装置に送信する請求項３に記載の記憶装置。
【請求項７】
前記管理情報記憶部に記憶された前記第２の管理情報は、前記上位装置から受信したデータに基づいて前記第１又は第２の制御部により更新される請求項６に記載の記憶装置。
【請求項８】
さらに、前記他の記憶装置が、前記無線送受信部との間でデータの送受信が可能な位置に配置されたことを検出する検出部を備え、
前記第２の制御部は、前記検出部により前記他の記憶装置が前記位置に配置されたことが検出されたとき、前記他の記憶装置との間でデータの送受信を開始する請求項１から７のいずれか１項に記載の記憶装置。
【請求項９】
前記第２の制御部は、前記他の記憶装置から送信される認証情報を受信し、前記認証情報による認証が成立したとき、前記他の記憶装置との間でデータの送受信を許可する請求項１から８のいずれか１項に記載の記憶装置。
【請求項１０】
前記第１の制御部は、前記第２の制御部及び前記他の記憶装置からデータを受信する時間と異なる時間においてデータを送信し、
前記第２の制御部は、前記第１の制御部及び前記他の記憶装置からデータを受信する時間と異なる時間においてデータを送信する請求項１から９のいずれか１項に記載の記憶装置。
【請求項１１】
データを記憶するデータ記憶部と、
前記データ記憶部に対して前記データの読み出し及び書き込みを制御する第１の制御部と、
上位装置との間で伝送線路を介して前記データの送受信を行う通信部と、
前記第１の制御部及び前記通信部との間で前記データの送受信を行う第２の制御部と、
前記第１及び第２の制御部に接続されるとともに、予め定められた方向に向けて設けられ、前記予め定められた方向に設けられた他の記憶装置との間で無線によりデータの送受信を行う第１の無線送受信部と、
前記第１及び第２の制御部に接続されるとともに、前記予め定められた方向と対向する方向に向けて設けられ、前記対向する方向に設けられた他の記憶装置との間で無線によりデータの送受信を行う第２の無線送受信部とを備えた記憶装置。
【請求項１２】
データを記憶するデータ記憶部、前記データ記憶部に対して前記データの読み出し及び書き込みを制御する第１の制御部、上位装置との間で伝送線路を介して前記データの送受信を行う通信部、前記第１の制御部及び前記通信部との間で前記データの送受信を行う第２の制御部、及び前記第１及び第２の制御部に接続されるとともに、予め定められた方向に向けて設けられ、前記予め定められた方向に設けられた他の記憶装置との間で無線によりデータの送受信を行う無線送受信部を有する第１の記憶装置と、
データを記憶するデータ記憶部、前記データ記憶部に対して前記データの読み出し及び書き込みを制御する第１の制御部、上位装置との間で伝送線路を介して前記データの送受信を行う通信部、前記第１の制御部及び前記通信部との間で前記データの送受信を行う第２の制御部、及び前記第１及び第２の制御部に接続されるとともに、前記第１の記憶装置の方向に向けて設けられ、前記第１の記憶装置との間で無線によりデータの送受信を行う無線送受信部を有する前記他の記憶装置としての第２の記憶装置とを備えた記憶装置アレイ。
【請求項１３】
データを処理する上位装置と、
前記第上位装置から送信されたデータを記憶するデータ記憶部、前記データ記憶部に対して前記データの読み出し及び書き込みを制御する第１の制御部、上位装置との間で伝送線路を介して前記データの送受信を行う通信部、前記第１の制御部及び前記通信部との間で前記データの送受信を行う第２の制御部、及び前記第１及び第２の制御部に接続されるとともに、予め定められた方向に向けて設けられ、前記予め定められた方向に設けられた他の記憶装置との間で無線によりデータの送受信を行う無線送受信部を有する第１の記憶装置と、
データを記憶するデータ記憶部、前記データ記憶部に対して前記データの読み出し及び書き込みを制御する第１の制御部、上位装置との間で伝送線路を介して前記データの送受信を行う通信部、前記第１の制御部及び前記通信部との間で前記データの送受信を行う第２の制御部、及び前記第１及び第２の制御部に接続されるとともに、前記第１の記憶装置の方向に向けて設けられ、前記第１の記憶装置との間で無線によりデータの送受信を行う無線送受信部を有する前記他の記憶装置としての第２の記憶装置と備えたデータ処理システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記憶装置、記憶装置アレイ及びデータ処理システムに関する。
【背景技術】
【０００２】
従来、複数のホスト装置に複数の半導体ディスク装置が接続された情報処理システムが知られている（例えば、特許文献１参照。）。
【０００３】
この情報処理システムは、第１及び第２のホスト装置と、２つの入出力ポートをそれぞれ有する第１乃至第３の半導体ディスク装置とを備える。第１の半導体ディスク装置は、電気伝送ケーブルを介して第１のホスト装置、及び第２の半導体ディスク装置に接続されている。第２の半導体ディスク装置は、電気伝送ケーブルを介して第１及び第３の半導体ディスク装置に接続されている。第３の半導体ディスク装置は、電気伝送ケーブルを介して第２のホスト装置、及び第２の半導体ディスク装置に接続されている。これにより、例えば、第１の半導体ディスク装置と、第２の半導体ディスク装置とは、電気伝送ケーブルを流れる電気信号によってデータ伝送を行うことができる。
【特許文献１】特開２００７−４２７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、上位装置の負担が軽減され、本構成を有していない場合に比較して、記憶装置を簡便に増設することができる記憶装置、記憶装置アレイ及びデータ処理システムを提供することである。
【課題を解決するための手段】
【０００５】
本発明の一態様は、上記目的を達成するため、以下の記憶装置、記憶装置アレイ及びデータ処理システムを提供する。
【０００６】
［１］データを記憶するデータ記憶部と、前記データ記憶部に対して前記データの読み出し及び書き込みを制御する第１の制御部と、上位装置との間で伝送線路を介して前記データの送受信を行う通信部と、前記第１の制御部及び前記通信部との間で前記データの送受信を行う第２の制御部と、前記第１及び第２の制御部に接続されるとともに、予め定められた方向に向けて設けられ、前記予め定められた方向に設けられた他の記憶装置との間で無線によりデータの送受信を行う無線送受信部とを備えた記憶装置。
【０００７】
［２］前記第１の制御部は、前記データとしての電気信号を光信号に変換する第１の電気−光変換部と、前記第２の制御部及び前記無線送受信部からの光信号を電気信号に変換する第１の光−電気変換部とを有し、前記第２の制御部は、前記データとしての電気信号を光信号に変換する第２の電気−光変換部と、前記第１の制御部及び前記無線送受信部からの光信号を電気信号に変換する第２の光−電気変換部とを有し、前記第１の制御部から前記第２の制御部及び前記無線送受信部に向かう伝送線路は、前記第１の電気−光変換部により変換された光信号を前記第２の光−電気変換部及び前記無線送受信部の両方向に分岐する光分岐部を備えた光分岐線路であり、前記第２の制御部から前記第１の制御部及び前記無線送受信部に向かう伝送線路は、前記第２の電気−光変換部により変換された光信号を前記第１の光−電気変換部及び前記無線送受信部の両方向に分岐する光分岐部を備えた光分岐線路である前記［１］に記載の記憶装置。
【０００８】
［３］さらに、前記データ記憶部に記憶された前記データに関する第１の管理情報と、前記他の記憶装置に記憶された前記データに関する第２の管理情報とを記憶する管理情報記憶部を備えた前記［１］又は［２］に記載の記憶装置。
【０００９】
［４］前記第１の制御部は、前記管理情報記憶部に記憶された前記第１の管理情報と前記第２の管理情報との間に差異があるとき、前記差異に対応するデータを前記データ記憶部から読み出し、その読み出した前記データを前記無線送受信部を介して前記他の記憶装置に送信する前記［３］に記載の記憶装置。
【００１０】
［５］前記管理情報記憶部に記憶された前記第２の管理情報は、前記差異に対応するデータに基づいて前記第１又は第２の制御部により更新される前記［４］に記載の記憶装置。
【００１１】
［６］前記第２の制御部は、前記管理情報記憶部に記憶された前記第１の管理情報と前記第２の管理情報との間に差異がないとき、前記通信部を介して前記上位装置から受信したデータを、前記第１の制御部に送信するとともに、前記無線送受信部を介して前記他の記憶装置に送信する前記［３］に記載の記憶装置。
【００１２】
［７］前記管理情報記憶部に記憶された前記第２の管理情報は、前記上位装置から受信したデータに基づいて前記第１又は第２の制御部により更新される前記［６］に記載の記憶装置。
【００１３】
［８］さらに、前記他の記憶装置が、前記無線送受信部との間でデータの送受信が可能な位置に配置されたことを検出する検出部を備え、前記第２の制御部は、前記検出部により前記他の記憶装置が前記位置に配置されたことが検出されたとき、前記他の記憶装置との間でデータの送受信を開始する前記［１］から［７］のいずれか１つに記載の記憶装置。
【００１４】
［９］前記第２の制御部は、前記他の記憶装置から送信される認証情報を受信し、前記認証情報による認証が成立したとき、前記他の記憶装置との間でデータの送受信を許可する前記［１］から［８］のいずれか１つに記載の記憶装置。
【００１５】
［１０］前記第１の制御部は、前記第２の制御部及び前記他の記憶装置からデータを受信する時間と異なる時間においてデータを送信し、前記第２の制御部は、前記第１の制御部及び前記他の記憶装置からデータを受信する時間と異なる時間においてデータを送信する前記［１］から［９］のいずれか１つに記載の記憶装置。
【００１６】
［１１］データを記憶するデータ記憶部と、前記データ記憶部に対して前記データの読み出し及び書き込みを制御する第１の制御部と、上位装置との間で伝送線路を介して前記データの送受信を行う通信部と、前記第１の制御部及び前記通信部との間で前記データの送受信を行う第２の制御部と、前記第１及び第２の制御部に接続されるとともに、予め定められた方向に向けて設けられ、前記予め定められた方向に設けられた他の記憶装置との間で無線によりデータの送受信を行う第１の無線送受信部と、前記第１及び第２の制御部に接続されるとともに、前記予め定められた方向と対向する方向に向けて設けられ、前記対向する方向に設けられた他の記憶装置との間で無線によりデータの送受信を行う第２の無線送受信部とを備えた記憶装置。
【００１７】
［１２］データを記憶するデータ記憶部、前記データ記憶部に対して前記データの読み出し及び書き込みを制御する第１の制御部、上位装置との間で伝送線路を介して前記データの送受信を行う通信部、前記第１の制御部及び前記通信部との間で前記データの送受信を行う第２の制御部、及び前記第１及び第２の制御部に接続されるとともに、予め定められた方向に向けて設けられ、前記予め定められた方向に設けられた他の記憶装置との間で無線によりデータの送受信を行う無線送受信部を有する第１の記憶装置と、データを記憶するデータ記憶部、前記データ記憶部に対して前記データの読み出し及び書き込みを制御する第１の制御部、上位装置との間で伝送線路を介して前記データの送受信を行う通信部、前記第１の制御部及び前記通信部との間で前記データの送受信を行う第２の制御部、及び前記第１及び第２の制御部に接続されるとともに、前記第１の記憶装置の方向に向けて設けられ、前記第１の記憶装置との間で無線によりデータの送受信を行う無線送受信部を有する前記他の記憶装置としての第２の記憶装置とを備えた記憶装置アレイ。
【００１８】
［１３］データを処理する上位装置と、前記第上位装置から送信されたデータを記憶するデータ記憶部、前記データ記憶部に対して前記データの読み出し及び書き込みを制御する第１の制御部、上位装置との間で伝送線路を介して前記データの送受信を行う通信部、前記第１の制御部及び前記通信部との間で前記データの送受信を行う第２の制御部、及び前記第１及び第２の制御部に接続されるとともに、予め定められた方向に向けて設けられ、前記予め定められた方向に設けられた他の記憶装置との間で無線によりデータの送受信を行う無線送受信部を有する第１の記憶装置と、データを記憶するデータ記憶部、前記データ記憶部に対して前記データの読み出し及び書き込みを制御する第１の制御部、上位装置との間で伝送線路を介して前記データの送受信を行う通信部、前記第１の制御部及び前記通信部との間で前記データの送受信を行う第２の制御部、及び前記第１及び第２の制御部に接続されるとともに、前記第１の記憶装置の方向に向けて設けられ、前記第１の記憶装置との間で無線によりデータの送受信を行う無線送受信部を有する前記他の記憶装置としての第２の記憶装置と備えたデータ処理システム。
【発明の効果】
【００１９】
請求項１に係る記憶装置によれば、上位装置の負担が軽減され、本構成を有していない場合に比較して、記憶装置を簡便に増設することができる。
【００２０】
請求項２に係る記憶装置によれば、本構成を有していない場合に比較して、当該記憶装置の第１及び第２の制御部と、他の記憶装置の第１及び第２の制御部との間を接続する伝送線路の構成を簡略化することができる。
【００２１】
請求項３に係る記憶装置によれば、当該記憶装置に記憶したデータだけでなく、他の記憶装置に記憶されたデータも管理することができる。
【００２２】
請求項４に係る記憶装置によれば、他の記憶装置をバックアップ装置として機能させることができる。
【００２３】
請求項５に係る記憶装置によれば、本構成を有していない場合に比較して、他の記憶装置に記憶されたデータと第２の管理情報との整合性を簡便に維持することができる。
【００２４】
請求項６に係る記憶装置によれば、他の記憶装置に記憶されたデータの状態を、当該記憶装置と同様の状態に維持することができる。
【００２５】
請求項７に係る記憶装置によれば、本構成を有していない場合に比較して、他の記憶装置に記憶されたデータと第２の管理情報との整合性を簡便に維持することができる。
【００２６】
請求項８に係る記憶装置によれば、無線送受信部から送信される無線信号を安全に取り扱うことができる。
【００２７】
請求項９に係る記憶装置によれば、増設される他の記憶装置を制限し、情報漏洩を防止することができる。
【００２８】
請求項１０に係る記憶装置によれば、本構成を有していない場合に比較して、記憶装置間でデータの送受信を行う際のデータ制御を簡便に行うことができる。
【００２９】
請求項１１に係る記憶装置によれば、当該記憶装置の構成と、増設される他の記憶装置の構成とを共通化することができる。
【００３０】
請求項１２に係る記憶装置アレイによれば、上位装置の負担が軽減され、本構成を有していない場合に比較して、記憶装置を簡便に増設することができる。
【００３１】
請求項１３に係るデータ処理システムによれば、上位装置の負担が軽減され、本構成を有していない場合に比較して、記憶装置を簡便に増設することができる。
【発明を実施するための最良の形態】
【００３２】
本発明の実施の形態に係る記憶装置は、データを記憶するデータ記憶部と、前記データ記憶部に対して前記データの読み出し及び書き込みを制御する第１の制御部と、上位装置との間で伝送線路を介して前記データの送受信を行う通信部と、前記第１の制御部及び前記通信部との間で前記データの送受信を行う第２の制御部と、前記第１及び第２の制御部に接続されるとともに、予め定められた方向に向けて設けられ、前記予め定められた方向に設けられた他の記憶装置との間で無線によりデータの送受信を行う無線送受信部とを備える。
【００３３】
上記構成において、当該記憶装置と他の記憶装置とは、無線送受信部によりデータの送受信が可能な方向に配置されることにより、両記憶装置間で上位装置を介さずに通信することができ、上位装置の負担が軽減される。また、当該記憶装置と他の記憶装置とは、無線により通信されるので、伝送ケーブルによる接続作業が不要になる。
【００３４】
［第１の実施の形態］
図１は、本発明の第１の実施の形態に係るデータ処理システムの概略構成の一例を示す斜視図である。図２は、図１におけるＡ−Ａ線断面図である。
【００３５】
このデータ処理システム１００Ａは、対向する両側面が開放された箱型状のラック１０１の内部に出し入れ可能に収納され、そのラック１０１内の上段及び下段に設けられた第１及び第２のホスト装置２Ａ，２Ｂと、第１のホスト装置２Ａと第２のホスト装置２Ｂとの間に設けられた第１及び第２の記憶装置１Ａ，１Ｂとから構成されている。
【００３６】
ラック１０１の寸法は、例えば、ＪＩＳやＥＩＡ等の規格に基づいて定められている。ラック１０１の幅は、例えば、１９インチである。なお、ラック１０１は、片側の側面だけが開放されていてもよい。
【００３７】
第１のホスト装置２Ａ及び第１の記憶装置１Ａは、平常時に動作する現用系のシステムである。第２のホスト装置２Ｂ及び第２の記憶装置１Ｂは、現用系のシステムで障害が発生した場合に動作する待機系のシステムである。第２の記憶装置１Ｂは、第１の記憶装置１Ａに記憶されたデータに対するバックアップ装置として機能する記憶装置である。
【００３８】
（ホスト装置）
第１及び第２のホスト装置２Ａ，２Ｂは、データを処理する上位装置であり、データの書き込みや読み出し等を記憶装置１Ａ，１Ｂに要求する。このようなホスト装置２Ａ，２Ｂは、例えば、サーバ、コンピュータ（ＰＣ）、ワークステーション（ＷＳ）等で構成することできる。
【００３９】
第１のホスト装置２Ａは、ケーブル１０２Ａを介して第１の記憶装置１Ａに接続され、第２のホスト装置２Ｂは、ケーブル１０２Ｂを介して第２の記憶装置１Ｂに接続されている。第１及び第２のホスト装置２Ａ，２Ｂは、それぞれ接続された第１及び第２の記憶装置１Ａ，１Ｂとの間で、例えば、ＵＳＢ、ＩＥＥＥ１３９４、シリアルＡＴＡ、ＳＡＳ、ファイバーチャネル、インフィニバンド、ＰＣＩ  Ｅｘｐｒｅｓｓ、ＳＣＳＩ等のインターフェース規格に則ってデータの送受信を行う。なお、ケーブル１０２Ａ，１０２Ｂは、光線路でもよいし、電気線路でもよい。
【００４０】
また、第１及び第２のホスト装置２Ａ，２Ｂは、ローカルエリアネットワーク（ＬＡＮ）やインターネット等の通信網に接続されるポート２０Ａ，２０Ｂを備え、そのポート２０Ａ，２０Ｂを介して他のホスト装置や端末装置との間でデータの送受信が可能である。なお、ケーブル１０２Ａ，１０２Ｂ及びポート２０Ａ，２０Ｂは、図１に例示した側面とは反対側の側面に設けられていてもよいし、異なる側面に別々に設けられていてもよい。
【００４１】
（記憶装置）
第１及び第２の記憶装置１Ａ，１Ｂは、上方から順にラック１０１に収納されており、第１の記憶装置１Ａと第２の記憶装置１Ｂとの間で無線通信によりデータの送受信を行う。無線通信には、光及び光よりも波長の長い電波等の電磁波による通信、並びに電磁誘導を利用した通信等が含まれる。なお、本実施の形態では、光によるデータの送受信について説明する。
【００４２】
第１及び第２の記憶装置１Ａ，１Ｂは、例えば、所定の厚みを有する平板状の筐体を備え、その筐体の下面１０Ａ，１０Ｂ及び上面１１Ａ，１１Ｂをそれぞれ有する。
【００４３】
第１の記憶装置の下面１０Ａには、第２の記憶装置１Ｂ側の方向に向けて設けられ、第２の記憶装置１Ｂに対して光信号を送信する光送信部（無線送信部）１２Ａと、同様に第２の記憶装置１Ｂ側の方向に向けて設けられ、第２の記憶装置１Ｂからの光信号を受信する光受信部（無線受信部）１３Ａと、接点部材１４Ａとが設けられている。
【００４４】
第２の記憶装置の上面１１Ｂには、第１の記憶装置１Ａ側の方向に向けて設けられ、第１の記憶装置１Ａに対して光信号を送信する光送信部（無線送信部）１２Ｂと、同様に第１の記憶装置１Ａ側の方向に向けて設けられ、第１の記憶装置１Ａからの光信号を受信する光受信部（無線受信部）１３Ｂと、接点部材１４Ｂとが設けられている。
【００４５】
第１及び第２の記憶装置１Ａ，１Ｂにそれぞれ設けられた光送信部１２Ａ，１２Ｂは、光信号を遮光するシャッター１２０Ａ，１２０Ｂをそれぞれ備える。シャッター１２０Ａ，１２０Ｂは、他の記憶装置が配置されていない場合には、閉状態となって光送信部からの光信号が遮光され、他の記憶装置が配置されている場合には、開状態となって光送信部から光信号が送信される。なお、第１の記憶装置１Ａにとっての他の記憶装置は、第２の記憶装置１Ｂであり、第２の記憶装置１Ｂにとっての他の記憶装置は、第１の記憶装置１Ａである。
【００４６】
第１の記憶装置１Ａの接点部材１４Ａと、第２の記憶装置１Ｂの接点部材１４Ｂは、それら接点部材１４Ａ，１４Ｂ同士が接触すると、例えば、通電等による電気的な方法によりその接触を検出する検出回路（図示せず）を備える。接点部材１４Ａ，１４Ｂ同士が接触する位置において、光送信部１２Ａと光受信部１３Ｂ、光送信部１２Ｂと光受信部１３Ａは、対向する位置にそれぞれ配置され、第１及び第２の記憶装置１Ａ，１Ｂ間で光信号によるデータの送受信が可能となる。この場合、光送信部から対向する位置に配置された光受信部に送信される光信号は、それらの間に存在する空間を伝播する。なお、他の記憶装置が対向する位置に配置されたか否かを検出する方法は、センサやスイッチ等による物理的な方法でもよい。
【００４７】
このように、隣接する記憶装置間を光信号により接続することにより、電気的に接続した場合の留意事項、例えば、貫通電流、信号の電圧レベルの差異等を考慮することなく、通電中の記憶装置に対して通電したままで他の記憶装置を接続する活線挿抜（ホットプラグ）に対応することができる。
【００４８】
また、第１及び第２の記憶装置１Ａ，１Ｂの内部の伝送帯域は、接続されるホスト装置２Ａ，２Ｂとの間の伝送帯域よりも高く構成されている。伝送帯域を高くする方法としては、例えば、伝送周波数を高くする、伝送ビット数を増やす、又は多値伝送を行う等の方法が挙げられる。
【００４９】
なお、図１では、第１及び第２の記憶装置１Ａ，１Ｂは、上方から順に並べられているが、隣接する記憶装置間でデータの送受信が可能に配置されていればよく、例えば、ラック１０１に左右に並べられていてもよい。また、光送信部１２Ａ，１２Ｂは、送信対象の光受信部に向けて光信号を送信可能な位置であれば、筐体の内部又は外部のいずれの位置に設けられていてもよい。また、同様に、光受信部１３Ａ，１３Ｂは、受信対象の光送信部に向けて光信号を受信可能な位置であれば、筐体の内部又は外部のいずれの位置に設けられていてもよい。
【００５０】
図３は、本発明の第１の実施の形態に係るデータ処理システムの概略構成の一例を示すブロック図である。
【００５１】
第１の記憶装置１Ａは、上述の光送信部１２Ａ、光受信部１３Ａ及び接点部材１４Ａの他に、ホストインターフェース（Ｉ／Ｆ）１５Ａ、ホストコントローラ１６Ａ、２つの光分岐部１７Ａ−１，１７Ａ−２、２つの光合波部１７Ａ−３，１７Ａ−４、メモリコントローラ１８Ａ及びメモリ１９Ａを備える。
【００５２】
第２の記憶装置１Ｂは、上述の光送信部１２Ｂ、光受信部１３Ｂ及び接点部材１４Ｂの他に、ホストＩ／Ｆ１５Ｂ、ホストコントローラ１６Ｂ、２つの光分岐部１７Ｂ−１，１７Ｂ−２、２つの光合波部１７Ｂ−３，１７Ｂ−４、メモリコントローラ１８Ｂ及びメモリ１９Ｂを備える。
【００５３】
すなわち、第２の記憶装置１Ｂの制御系は、第１の記憶装置１Ａと同様に構成されているため、以下では、第１の記憶装置１Ａを用いて各部の構成を説明する。また、ホストＩ／Ｆ１５Ａ，１５Ｂが通信部、ホストコントローラ１６Ａ，１６Ｂが第２の制御部、メモリコントローラ１８Ａ，１８Ｂが第１の制御部をそれぞれ構成する。
【００５４】
（記憶装置の各部の構成）
ホストＩ／Ｆ１５Ａは、第１のホスト装置２Ａ及びホストコントローラ１６Ａとの間におけるデータの送受信を制御する。
【００５５】
ホストコントローラ１６Ａは、ホストＩ／Ｆ１５Ａ、メモリコントローラ１８Ａ及び第２の記憶装置１Ｂとの間におけるデータの送受信を制御する。
【００５６】
ホストコントローラ１６Ａは、ホストＩ／Ｆ１５Ａから受信したデータとしての電気信号を光信号に変換するＥ／Ｏ（第２の電気−光変換部）１６０Ａと、第２の記憶装置１Ｂ及びメモリコントローラ１８Ａから送信された光信号を電気信号に変換するＯ／Ｅ（第２の光−電気変換部）１６１Ａと、自己のメモリ１９Ａに記憶されたデータを管理する第１のファイルテーブル（第１の管理情報）１６２Ａと、他の記憶装置に記憶されたデータを管理する第２のファイルテーブル（第２の管理情報）１６３Ｂとを備える。
【００５７】
第１のファイルテーブル１６２Ａには、自己のメモリ１９Ａに記憶されたデータ毎に、例えば、メモリ１９Ａにデータが格納されたアドレス、更新日時、データサイズ等が記憶されている。第１のファイルテーブル１６２Ａは、メモリ１９Ａが更新されると、その更新内容に応じて更新される。
【００５８】
第２のファイルテーブル１６３Ａには、第２の記憶装置１Ｂのメモリ１９Ｂに記憶されたデータ毎に、第１のファイルテーブル１６２Ａと同様の情報が記憶されている。ホストコントローラ１６Ａは、第１のファイルテーブル１６２Ａと、第２のファイルテーブル１６３Ａとを比較することにより、両記憶装置２Ａ，２Ｂに記憶されたデータに差異がある否かを判定する。
【００５９】
その結果差異があるとき、ホストコントローラ１６Ａは、その差異に対応するデータをメモリ１９Ａから読み出し、その読み出したデータを第２の記憶装置１Ｂに送信し、その差異に対応するデータに基づいて第２のファイルテーブル１６３Ａを更新する。一方差異がないとき、ホストコントローラ１６Ａは、第１のホスト装置２Ａから受信したデータに基づいて第２のファイルテーブル１６３Ａを更新する。
【００６０】
なお、第１及び第２のファイルテーブル１６２Ａ，１６３Ａは、ホストコントローラ１６Ａからアクセス可能な管理情報記憶部に記憶されていればよく、その管理情報記憶部は、例えば、ホストコントローラ１６Ａの内部及び外部のいずれに設けられていてもよいし、メモリ１９Ａの一部の記憶領域でもよい。また、本実施の形態では、第１及び第２のファイルテーブル１６２Ａ，１６３Ａは、ホストコントローラ１６Ａからアクセス可能に構成したものであるが、メモリコントローラ１８Ａからアクセス可能に構成してもよいし、ホストコントローラ１６Ａ及びメモリコントローラ１８Ａの両方からアクセス可能に構成してもよい。
【００６１】
ホストコントローラ１６Ａは、検出部としての接点部材１４Ａ及び検出回路により、第２の記憶装置１Ｂが増設されたことが検出されたとき、シャッター１２０Ａを開状態に変更し、光送信部１２Ａからの光信号の送信を開始する。
【００６２】
また、ホストコントローラ１６Ａは、第２の記憶装置１Ｂが増設された際、第２の記憶装置１Ｂから所定のパターンを含む接続要求信号や、認証判定を行うための認証情報を光受信部１３Ａを介して受信する。ホストコントローラ１６Ａは、その認証情報によって認証が成立すると判断したとき、第２の記憶装置１Ｂとの間でデータの送受信を許可する。
【００６３】
なお、特定のパターンは、例えば、８Ｂ１０Ｂ符号のＫキャラクターを組み合わせたものであり、接続要求信号はそのパターンからクロックを抽出可能な信号である。また、認証情報に対して認証の成立又は不成立を判定する基準となる認証基準情報は、例えば、メモリ１９Ａの管理領域に記憶されており、ホストコントローラ１６Ａは、その認証基準情報を用いて、受信した認証情報に対する認証の成立又は不成立を判定する。
【００６４】
認証情報による認証成立後、ホストコントローラ１６Ａは、装置情報を相互に交換し、自己のホストコントローラ１６Ａ及びメモリコントローラ１８Ａ、第２の記憶装置１Ｂのホストコントローラ１６Ｂ及びメモリコントローラ１８Ｂのデータを送信する時間が重複しないように時間割り当てを決定する。そして、ホストコントローラ１６Ａ，１６Ｂ、メモリコントローラ１８Ａ，１８Ｂは、その決定された時間割り当てに基づいてデータを送信することにより、光線路上で時間多重が行われた光信号が伝送される。
【００６５】
なお、装置情報には、例えば、記憶装置１Ａ，１Ｂが有するメモリ１９Ａ，１９Ｂの記憶容量、ホストコントローラ１６Ａ，１６Ｂの処理速度等が含まれている。
【００６６】
メモリコントローラ１８Ａは、ホストコントローラ１６Ａから送信されたデータに基づいて、メモリ１９Ａに対してデータの書き込み及び読み出しを制御する。
【００６７】
また、メモリコントローラ１８Ａは、メモリ１９Ａから読み出したデータとしての電気信号を光信号に変換するＥ／Ｏ（第１の電気−光変換部）１８０Ａと、ホストコントローラ１６Ａ及び第２の記憶装置１Ｂから送信された光信号を電気信号に変換するＯ／Ｅ（第１の光−電気変換部）１８１Ａとを備える。
【００６８】
また、メモリコントローラ１８Ａは、ホストコントローラ１６Ａにより第１のファイルテーブル１６２Ａと第２のファイルテーブル１６３Ａとが比較された結果差異がないとき、第１のホスト装置２Ａから受信したデータを、ホストコントローラ１６Ａに送信するとともに、第２の記憶装置１Ｂに送信する。
【００６９】
なお、ホストコントローラ１６Ａとメモリコントローラ１８Ａとの間で送受信するデータに対して、伝送信号のマーク率（０と１の割合）を５０%に近づけるため、例えば８ビットから１０ビットへの符号化による８Ｂ／１０Ｂ変換技術等を用いてもよい。
【００７０】
メモリ１９Ａは、データを記憶するデータ記憶部であり、メモリコントローラ１８Ａを介してデータの書き込み及び読み出しが行われる。メモリ１９Ａには、例えば、ＤＲＡＭ等の揮発性の半導体メモリ、又はフラッシュメモリ等の不揮発性の半導体メモリが適している。また、メモリ１９Ａは、磁気によるハードディスクでもよいし、ＤＶＤ等の光ディスクでもよい。
【００７１】
Ｅ／Ｏ１６０Ａ，１８０Ａに接続された光分岐部１７Ａ−１，１７Ａ−２の各々は、入射側の１つの光信号を分岐して、出射側に２つの光信号を出力する機能を有し、例えば、シート状光導波路（光シートバス）、光カプラ等により構成されている。
【００７２】
Ｏ／Ｅ１６１Ａ，１８１Ａに接続された光合流部１７Ａ−３，１７Ａ−４の各々は、光分岐部１７Ａ−１，１７Ａ−２の入射側と出射側を入れ替えたものであり、入射側の２つの光信号を合波して、１つの光信号を出射側に出力する。なお、Ｅ／Ｏ１６０Ａからの光信号を光分岐部１７Ａ−１によりメモリコントローラ１８Ａ及び光送信部１２Ａに送信する伝送線路は、光分岐線路を構成する。また、Ｅ／Ｏ１８０Ａからの光信号を光分岐部１７Ａ−２によりホストコントローラ１６Ａ及び光送信部１２Ａに送信する伝送線路は、光分岐線路を構成する。
【００７３】
図４（ａ）〜（ｃ）は、光分岐部の構成例を示す図である。図４（ａ）に示すシート状光導波路１７０Ａは、シート状の導光路になっており、光ファイバ１７１より入射された光を均一に拡散させて、２本の光ファイバ１７２に出射する。シート状光導波路１７０Ａは、厚さが一様のシート状の透明媒質からなり、例えば、ポリメチルメタクリレート，ポリカーボネート，アモルファスポリオレフィン等のプラスチック材料や、無機ガラス等から形成されている。
【００７４】
図４（ｂ）は、階段上の形状を有するシート状光導波路１７０Ｂを示す。シート状光導波路１７０Ｂは、シート状光導波路１７０Ａと同様の材質により形成されている。シート状光導波路１７０Ｂは、４５度の入射面１７００から入射された光を均一に拡散させ、反射面１７０２により反射させ、同じく４５度の出射面１７０１から２つの光を出射する。
【００７５】
図４（ｃ）は、光カプラ１７３を示す。光カプラ１７３は、Ｙ字状のコアを有する導光路であり、光ファイバ１７１から入射された光を分岐して、２本の光ファイバ１７２に出射する。
【００７６】
（データ処理システムの動作）
次に、第１の実施の形態に係るデータ処理システムの動作の一例について図５〜図１０を参照し、図８のフローチャートに従って説明する。なお、図８のフローチャートにおいて、ステップＳ１〜Ｓ１１を認証フェーズ１１０、ステップＳ２０〜Ｓ２４を同期フェーズ１１１、ステップＳ３０〜Ｓ３２を待機フェーズ１１２とそれぞれいう。以下では、第１のホスト装置２Ａ及び第１の記憶装置１Ａがラック１０１に収納されて動作している状態において、第２のホスト装置２Ｂ及び第２の記憶装置１Ｂが増設されたものとして、各フェーズの動作について説明する。また、図５〜図７、図１０においては、ホストＩ／Ｆ１５Ａ，１５Ｂ及びメモリ１９Ａ，１９Ｂを省略している。
【００７７】
（認証フェーズ）
まず、第２の記憶装置１Ｂが、ラック１０１内の所定の位置に配置されて電源が投入されると、接点部材１４Ｂは、第１の記憶装置１Ａに設けられた接点部材１４Ａに接触し、検出回路がその接触を検出する（図８：Ｓ１）。
【００７８】
一方、第１の記憶装置１Ａも同様に、接点部材１４Ａが第２の記憶装置１Ｂの接点部材１４Ｂに接触し、検出回路によりその接触を検出する（Ｓ２）。
【００７９】
そして、第２の記憶装置１Ｂのホストコントローラ１６Ｂは、検出回路により接触を検出すると、特定のパターンを有する接続要求信号をＥ／Ｏ１６０Ｂにより光信号に変換し、その変換した光信号を光分岐部１７Ｂ−１及び光送信部１２Ｂを介して第１の記憶装置１Ａに送信する（Ｓ３）。このとき、シャッター１２０Ｂは、ホストコントローラ１６Ｂからの命令を受けて、閉状態から開状態になっている。
【００８０】
そして、第１の記憶装置１Ａのホストコントローラ１６Ａは、第２の記憶装置１Ｂから送信された光信号を光受信部１３Ａ及び光合波部１７Ａ−３を介して受信すると、その光信号をＯ／Ｅ１６１Ａにより電気信号に変換し、その変換した電気信号からクロックを抽出する（Ｓ４）。
【００８１】
次に、ホストコントローラ１６Ａは、その電気信号に接続要求信号のパターンが含まれていることを認識すると、接続要求信号と異なる特定のパターンを有する認証情報要求信号をＥ／Ｏ１６０Ａにより光信号に変換し、第２の記憶装置１Ｂに送信する（Ｓ５）。このとき、シャッター１２０Ａは、ホストコントローラ１６Ａからの命令を受けて、閉状態から開状態になっている。
【００８２】
次に、第２の記憶装置１Ｂのホストコントローラ１６Ｂは、その送信された光信号を受信すると、Ｏ／Ｅ１６１Ｂにより変換した電気信号からクロックを抽出する（Ｓ６）。そして、ホストコントローラ１６Ｂは、その電気信号に認証情報要求信号のパターンが含まれていることを認識すると、自己の認証情報を第１の記憶装置１Ａに送信する（Ｓ７）。
【００８３】
次に、第１の記憶装置１Ａのホストコントローラ１６Ａは、その認証情報を受信すると、その認証情報に対して認証が成立する否かを判定する（Ｓ８）。そして、ホストコントローラ１６Ａが、認証が成立すると判定した場合には、第２の記憶装置１Ｂによる自己への接続を許可したものとし、自己の装置情報を第２の記憶装置１Ｂに送信する（Ｓ９）。なお、ホストコントローラ１６Ａが、認証が成立しないと判定した場合には、自己への接続を許可せず、第２の記憶装置１Ｂとの間でデータ送信を行わない。
【００８４】
次に、第２の記憶装置１Ｂのホストコントローラ１６Ｂは、第１の記憶装置１Ａから装置情報を受信すると、自己の装置情報及び第１のファイルテーブル１６２Ｂを第１の記憶装置１Ａに送信する（Ｓ１０）。
【００８５】
そして、第１の記憶装置１Ａのホストコントローラ１６Ａは、受信した第１のファイルテーブル１６２Ｂを、自己の第２のファイルテーブル１６３Ａに更新する。また、ホストコントローラ１６Ａは、受信した装置情報に基づいて、時間割り当てを決定し、その決定した時間割り当てを自己のメモリコントローラ１８Ａ、第２の記憶装置１Ｂのホストコントローラ１６Ａ、メモリコントローラ１８Ａに送信する（Ｓ１１）。
【００８６】
以上のようにして、第１及び第２の記憶装置１Ａ，１Ｂの間で認証が成立し、時間割り当てが決定されることにより認証フェーズ１１０を終了する。そして、第１及び第２の記憶装置１Ａ，１Ｂの各コントローラは、その時間割り当てに従ってデータの送受信を開始し、次の同期フェーズ１１１に移行する。この認証フェーズ１１０の結果、第１の記憶装置１Ａは現用系として動作し、増設された第２の記憶装置１Ｂは待機系として動作する。
【００８７】
図５は、認証フェーズにおける光信号の伝送部分の一例を示す図である。認証フェーズ１１０では、第１の記憶装置１Ａのホストコントローラ１６Ａと、第２の記憶装置１Ｂのホストコントローラ１６Ｂとの間で、接続要求信号、認証情報要求信号、認証情報及び装置情報による光信号が送受信される。すなわち、第１の記憶装置１Ａのホストコントローラ１６Ａから送信された光信号は、光分岐部１７Ａ−１、光送信部１２Ａ、光受信部１３Ｂ及び光合波部１７Ｂ−３を介して、第２の記憶装置１Ｂのホストコントローラ１６Ｂにより受信される。また、第２の記憶装置１Ｂのホストコントローラ１６Ｂから送信された光信号は、光分岐部１７Ｂ−１、光送信部１２Ｂ、光受信部１３Ａ及び光合波部１７Ａ−３を介して、第１の記憶装置１Ａのホストコントローラ１６Ａにより受信される。
【００８８】
（同期フェーズ）
次に、第１の記憶装置１Ａのホストコントローラ１６Ａは、第１のファイルテーブル１６２Ａと、認証フェーズ１１０において第２の記憶装置１Ｂの第１のファイルテーブル１６２Ｂにより更新された第２のファイルテーブル１６３Ａとを比較することにより、第１の記憶装置１Ａに記憶されたデータと、第２の記憶装置１Ｂに記憶されたデータとの間に差異があるか否かの整合性を確認する（図８：Ｓ２０）。
【００８９】
そして、ホストコントローラ１６Ａは、整合性が取れていないと判断した場合には、メモリコントローラ１８Ａに差分データの送信命令信号を送信する。ここで、差分データとは、第１の記憶装置１Ａに記憶されているが、第２の記憶装置１Ｂに記憶されていないデータである。
【００９０】
メモリコントローラ１８Ａは、その送信命令信号を受信すると、差分データをメモリ１９Ａから読み出して、第２の記憶装置１Ｂに送信する（Ｓ２１）。
【００９１】
そして、第２の記憶装置１Ｂのメモリコントローラ１８Ｂは、差分データを受信すると、自己のメモリ１９Ｂに差分データを書き込む。メモリコントローラ１８Ｂは、その書き込みを完了すると、データ更新完了信号を第１の記憶装置１Ａに送信する（Ｓ２２）。
【００９２】
（同期フェーズの詳細動作）
次に、同期フェーズ１１１の詳細な動作について、図６を参照し、図９のフローチャートに従って説明する。
【００９３】
まず、第１の記憶装置１Ａのホストコントローラ１６Ａは、上述したように、第１及び第２のファイルテーブル１６２Ａ，１６３Ａを比較し、データの整合性を確認する（図９：Ｓ１００）。
【００９４】
その結果データの整合性が取れており、差分データが存在しない場合には（Ｓ１０１：Ｎｏ）、第１の記憶装置１Ａは、待機フェーズ１１２に移行する（Ｓ１０２）。一方、差分データが存在する場合には（Ｓ１０１：Ｙｅｓ）、第１の記憶装置１Ａのメモリコントローラ１８Ａは、メモリ１９Ａから読み出した差分データをＥ／Ｏ１８０Ａを介して光信号として送信する（Ｓ１１０）。
【００９５】
図６（ａ）は、上記ステップＳ１１０で差分データとして送信された光信号の伝送部分の一例を示す図である。第１の記憶装置１Ａのメモリコントローラ１８Ａから送信された差分データとしての光信号は、光分岐部１７Ａ−２により、自己のホストコントローラ１６Ａと、光送信部１２Ａとの２方向に分岐される（Ｓ１１１）。
【００９６】
次に、ホストコントローラ１６Ａは、その分岐された一方の光信号を受信すると（Ｓ１２０）、その光信号に対応する差分データに関する管理情報を第２のファイルテーブル１６３Ａに記憶する（Ｓ１２１）。
【００９７】
また、光送信部１２Ａ側に分岐された光信号は、第２の記憶装置１Ｂの光受信部１３Ｂにより、第２の記憶装置１Ｂのホストコントローラ１６Ｂと、メモリコントローラ１８Ｂとの２方向に分岐される（Ｓ１３０）。
【００９８】
そして、ホストコントローラ１６Ｂは、光受信部１３Ｂにより分岐された一方の光信号を光合波部１７Ｂ−３を介して受信すると（Ｓ１４０）、その光信号に対応する差分データに関する管理情報を第２のファイルテーブル１６３Ｂに記憶する（Ｓ１４１）。
【００９９】
また、メモリコントローラ１８Ｂは、光受信部１３Ｂにより分岐された他方の光信号を受信すると（Ｓ１５０）、その光信号に基づくデータをメモリ１９Ｂに書き込む（Ｓ１５１）。
【０１００】
次に、メモリコントローラ１８Ｂは、データの書き込みを完了すると、データ更新完了信号をＥ／Ｏ１８０Ｂを介して光信号として送信する（Ｓ１５２）。
【０１０１】
図６（ｂ）は、上記ステップＳ１５２でデータ更新完了信号として送信された光信号の伝送部分の一例を示す図である。データ更新完了信号として送信された光信号は、光分岐部１７Ｂ−２により、自己のホストコントローラ１６Ｂと、光送信部１２Ｂとの２方向に分岐される（Ｓ１５３）。
【０１０２】
次に、ホストコントローラ１６Ｂは、光分岐部１７Ｂ−２により分岐された一方の光信号を光合波部１７Ｂ−３を介して受信すると（Ｓ１６０）、その光信号に対応するデータ情報を第１のファイルテーブル１６２Ｂに記憶する（Ｓ１６１）。
【０１０３】
また、第１の記憶装置１Ａのホストコントローラ１６Ａは、光分岐部１７Ｂ−２により分岐された他方の光信号を光受信部１３Ａ及び光合波部１７Ａ−３を介して受信する（Ｓ１７０）。そして、ホストコントローラ１６Ａは、上記ステップＳ１００に戻り、上記一連の動作を行っている間にファイルテーブルの差分が生じているか再度確認する（Ｓ１００）。なお、ファイルテーブルの差分が生じる理由としては、差分データを送信している間にも、第１のホスト装置２Ａから新たな書き込みデータが送信され、ホストコントローラ１６Ａは、その書き込みデータに応じて第１のファイルテーブル１６２Ａを更新するためである。
【０１０４】
以上のようにして、差分データの送信サイクルを繰り返し、第１の記憶装置１Ａと第２の記憶装置１Ｂに記憶されたデータが一致することとより、同期フェーズ１１１を終了し、次の待機フェーズ１１２に移行する。
【０１０５】
（待機フェーズ）
次に、待機フェーズ１１２に移行した場合において、第１のホスト装置２Ａから第１の記憶装置１Ａにデータの書き込み要求があると、第１の記憶装置１Ａのホストコントローラ１６Ａは、その書き込み対象のデータをＥ／Ｏ１６０Ａにより光信号に変換して送信する（図８：Ｓ３０）。その際、ホストコントローラ１６Ａは、第１及び第２のファイルテーブル１６２Ａ，１６３Ａを更新する。
【０１０６】
図７は、待機フェーズにおける光信号の伝送部分の一例を示す図である。上記ステップＳ３０において、第１の記憶装置１Ａのホストコントローラ１６Ａから送信された書き込み対象のデータとしての光信号は、光分岐部１７Ａ−１を介して、自己のメモリコントローラ１８Ａと光送信部１２Ａとの２方向に送信される。さらに、光送信部１２Ａ側に送信された光信号は、光受信部１３Ｂを介して、第２の記憶装置１Ｂのホストコントローラ１６Ｂとメモリコントローラ１８Ｂとの２方向に送信される。
【０１０７】
第１の記憶装置１Ａでは、メモリコントローラ１８Ａが、光分岐部１７Ａ−１により分岐された一方の光信号を受信し、その書き込み対象のデータをメモリ１９Ａに書き込む（Ｓ３１）。
【０１０８】
第２の記憶装置１Ｂでは、メモリコントローラ１８Ｂが、光受信部１３Ｂにより分岐された一方の光信号を受信し、その書き込み対象のデータをメモリ１９Ｂに書き込む（Ｓ３２）。また、メモリコントローラ１８Ｂは、光受信部１３Ｂにより分岐された他方の光信号を受信し、第１及び第２のファイルテーブル１６２Ｂ，１６３Ｂを更新する。
【０１０９】
また、待機フェーズ１１２において、第１のホスト装置２Ａ又は第１の記憶装置１Ａにおいて障害が発生した場合には、現用系から障害系にシステムを切り替えるべく、第１のホスト装置２Ａが有するサービスを第２のホスト装置２Ｂに引き継ぐ引継処理（フェイルオーバー）が実行される。そして、引継処理が実行されると、第２のホスト装置２Ｂが、サービスを開始し、第２のホスト装置２Ｂ及び第２の記憶装置１Ｂが、現用系として動作する。
【０１１０】
また、待機フェーズ１１２では、第１及び第２の記憶装置１Ａ，１Ｂは、各々のホストコントローラ１６Ａ，１６Ｂから特定のパターンを有するリンク保持信号を定期的に送信している。そして、ホストコントローラ１６Ａ，１６Ｂが、そのリンク保持信号を一定期間受信しなかった場合には、他の記憶装置が撤去されたか、又は光信号の送受信に障害があったと認識し、光信号の送信を停止する。
【０１１１】
（記憶装置間のデータの流れ）
次に、データ処理システム１００Ａで送受信されるデータの流れについて図１０を参照して説明する。
【０１１２】
図１０（ａ）は、第１及び第２の記憶装置１Ａ，１Ｂの各部を流れるデータ信号ＳＡ〜ＳＪを示す図である。図１０（ｂ）は、データ信号ＳＡ〜ＳＪの各単位周期時間に割り当てられたデータの一例を示す図である。図１０では、第１及び第２の記憶装置１Ａ，１Ｂの内部の伝送周波数を、第１のホスト装置２Ａと第１の記憶装置１Ａとの間の伝送周波数の４倍としている。例えば、第１のホスト装置２Ａと第１の記憶装置１Ａとの間では、２．５Ｇｂｐｓの伝送周波数でデータ伝送が行われ、第１及び第２の記憶装置１Ａ，１Ｂの内部では、その４倍の１０Ｇｂｐｓでデータ伝送が行われている。そのため、２．５Ｇｂｐｓの単位周期時間において伝送可能なデータは、１０Ｇｂｐｓのデータ伝送では、その４分の１の周期時間で伝送可能である。
【０１１３】
ここで、第１のホスト装置２Ａと第１の記憶装置１Ａとの間の単位周期時間Ｃ１，Ｃ２を４つに分割した分割周期時間の各々をＴ１、Ｔ２、Ｔ３、Ｔ４とする。また、第１の記憶装置１Ａにおいて、下り方向に送信されるデータ信号ＳＡには、データＤ０、Ｄ１が含まれ、上り方向に送信されるデータ信号ＳＤには、データＵ０、Ｕ１が含まれるものとする。また、第２の記憶装置１Ｂにおいて、下り方向に送信されるデータ信号ＳＧには、データＤ’０、Ｄ’１が含まれ、上り方向に送信されるデータ信号ＳＩには、Ｕ’０、Ｕ’１が含まれるものとする。
【０１１４】
これらのデータ信号は、パケット化されており、例えば、書き込み対象のデータ、読み出し対象のデータの他に、ヘッダーやフッター等のデータを含む信号である。ヘッダーやフッターには、例えば、パケットの種類を示すコマンド情報、書き込み先のアドレス情報、エラー訂正符号等が含まれている。
【０１１５】
第１の単位周期時間Ｃ１において、第１の記憶装置１Ａのホストコントローラ１６Ａは、認証フェーズ１１０において決定された時間割り当てに基づき、分割周期時間Ｔ１にデータＤ０を割り当てて、データ信号ＳＢを送信する。また、メモリコントローラ１８Ａは、分割周期時間Ｔ３にデータＵ’０を割り当てて、データ信号ＳＤを送信する。
【０１１６】
第２の記憶装置１Ｂのホストコントローラ１６Ｂは、分割周期時間Ｔ２にデータＤ’０を割り当てて、データ信号ＳＧを送信する。また、メモリコントローラ１８Ｂは、分割周期時間Ｔ３にデータＵ´０を割り当てて、データ信号ＳＤを送信する。
【０１１７】
また、光信号の受信側としての第１の記憶装置１Ａのメモリコントローラ１８Ａは、分割周期時間Ｔ１，Ｔ２，Ｔ４にデータＤ０，Ｄ’０，Ｕ’０がそれぞれ割り当てられたデータ信号ＳＣを受信する。また、ホストコントローラ１６Ａは、分割周期時間Ｔ２，Ｔ３，Ｔ４にデータＤ’０，Ｕ０，Ｕ’０がそれぞれ割り当てられたデータ信号ＳＥを受信する。
【０１１８】
光信号の受信側としての第２の記憶装置１Ｂのメモリコントローラ１８Ｂは、分割周期時間Ｔ１，Ｔ２，Ｔ３にデータＤ０，Ｄ’０，Ｕ０がそれぞれ割り当てられたデータ信号ＳＨを受信する。また、ホストコントローラ１６Ｂは、分割周期時間Ｔ１，Ｔ３，Ｔ４にデータＤ０，Ｕ０，Ｕ’０がそれぞれ割り当てられたデータ信号ＳＪを受信する。
【０１１９】
そして、データ信号をそれぞれ受信したホストコントローラ１６Ａ，１６Ｂ及びメモリコントローラ１８Ａ，１８Ｂは、そのデータ信号に含まれるヘッダー及びフッターを解析し、その解析した結果に基づく処理をそれぞれ行う。
【０１２０】
また、第２の単位周期時間Ｃ２においては、対象のデータがＤ０，Ｄ’０，Ｕ０，Ｕ’０からＤ１，Ｄ’１，Ｕ１，Ｕ’１に置き換わるだけで、時間割り当てに対するデータの割り当て方法は同様である。
【０１２１】
なお、上記のデータ伝送は、待機フェーズ１１２において行われるものであるが、同期フェーズ１１１においては、第１の記憶装置１Ａから第２の記憶装置１Ｂへの一方向のデータ伝送が行われるため、分割周期時間Ｔ３，Ｔ４を差分データの送信に割り当てることで、記憶装置間の伝送帯域は、待機フェーズ１１２と比較して２倍となる。
【０１２２】
（光送受信部の変形例）
次に、光送信部及び光受信部の間における光信号を伝播する構造の変形例について図１１を参照して説明する。
【０１２３】
図１１（ａ）は、光送信部１２Ａ及び光受信部１３Ｂの間に、例えば、光ファイバ等の導光部材１０３を設け、第１及び第２の記憶装置１Ａ，１Ｂの位置が重なったときに、光送信部１２Ａ及び光受信部１３Ｂがその導光部材１０３により接続されるものである。また、導光部材１０３は、光送信部１２Ｂ及び光受信部１３Ａの間にも設けられている。
【０１２４】
図１１（ｂ）は、下面１０Ａ及び上面１１Ｂに設けた凸部に光送信部１２Ａ，１２Ｂ及び光受信部１３Ａ，１３Ｂを配置した図である。すなわち、第１の記憶装置１Ａの下面１０Ａには、上面１１Ｂ側に突き出した凸部１０ａを設け、その凸部１０ａに光送信部１２Ａ、光受信部１３Ａが配置されている。また、第２の記憶装置１Ｂの上面１１Ｂには、下面１０Ａ側に突き出した凸部１１ａを設け、その凸部１１ａに光送信部１２Ｂ、光受信部１３Ｂが配置されている。これにより、光送信部と、その光送信部に対向する光受信部とを直接接続する、又はその間の距離を短くするものである。
【０１２５】
［第２の実施の形態］
図１２は、本発明の第２の実施の形態に係るデータ処理システムの概略構成の一例を示すブロック図である。
【０１２６】
第１の実施の形態に係るデータ処理システム１００Ａでは、光送信部、光受信部及び接点部材が、第１の記憶装置１Ａの下面１０Ａに、第２の記憶装置１Ｂの上面１１Ｂに設けられていた。これに対し、本実施の形態に係るデータ処理システム１００Ｂの第１及び第２の記憶装置１Ａ，１Ｂは、下面１０Ａ，１０Ｂ及び上面１１Ａ，１１Ｂの両側に、光送信部、光受信部及び接点部材が設けられている。
【０１２７】
すなわち、第１の記憶装置１Ａを例にすると、第１の記憶装置１Ａは、上面１１Ａに設けられた光送信部１２Ａ−１、光受信部１３Ａ−１及び接点部材１４Ａ−１と、下面１０Ａに設けられた光送信部１２Ａ−２、光受信部１３Ａ−２及び接点部材１４Ａ−２とを備え、さらに、ホストＩ／Ｆ１５Ａ、ホストコントローラ１６Ａ、２つの光分岐部１７Ａ−１，１７Ａ−２、２つの光合波部１７Ａ−３，１７Ａ−４、メモリコントローラ１８Ａ及びメモリ１９Ａを備える。第２の記憶装置１Ｂは、第１の記憶装置１Ａと同一の構成を備える。
【０１２８】
光分岐部１７Ａ−１，１７Ａ−２の各々は、入射側の１つの光信号を分岐して、３つの光信号を出射側に出力する。また、光合波部１７Ａ−３，１７Ａ−４の各々は、入射側の３つの光信号を合波して、１つの光信号を出射側に出力する。
【０１２９】
上記構成において、第１のホスト装置２Ａ及び第１の記憶装置１Ａが動作している状態において、第２の記憶装置１Ｂが、第１の記憶装置１Ａの下面１０Ａ側に増設された場合には、図１２に例示するように、第１の記憶装置１Ａの下面１０Ａに設けられた光送信部１２Ａ−１及び光受信部１３Ａ−１と、第２の記憶装置１Ｂの上面１１Ｂに設けられた光受信部１３Ｂ−２及び光送信部１２Ｂ−２との間で光信号の送受信が行われる。一方、第２の記憶装置１Ｂが、第１の記憶装置１Ａの上面１１Ａ側に増設された場合には、第１の記憶装置１Ａの上面１１Ａに設けられた光送信部１２Ａ−２及び光受信部１３Ａ−２と、第２の記憶装置１Ｂの下面１０Ｂに設けられた光受信部１３Ｂ−１及び光送信部１２Ｂ−１との間で光信号の送受信が行われる。
【０１３０】
［第３の実施の形態］
図１３は、本発明の第３の実施の形態に係るデータ処理システムの概略構成の一例を示すブロック図である。
【０１３１】
このデータ処理システム１００Ｃは、第１乃至第３の記憶装置１Ａ〜１Ｃと、第１及び第２のホスト装置２Ａ，２Ｂとを備える。第１の記憶装置１Ａと第１のホスト装置２Ａとは、ケーブル１０２Ａにより接続され、第３の記憶装置１Ｃと第２のホスト装置２Ｂとは、ケーブル１０２Ｂにより接続されている。なお、図１３の例では、第１乃至第３の記憶装置１Ａ〜１Ｃは、第２の実施の形態に係る記憶装置と同様に構成されているが、第１及び第３の記憶装置１Ａ，１Ｃは、第１の実施の形態に係る第１及び第２の記憶装置１Ａ，１Ｂと同様に構成されていてもよい。
【０１３２】
なお、図１３に例示するデータ処理システム１００Ｃでは、記憶装置アレイとして、３つの記憶装置１Ａ〜１Ｃが設けられているが、記憶装置の数は、これに限られず、４つ以上でもよい。
【０１３３】
上記構成において、第１のホスト装置２Ａ及び第１の記憶装置１Ａが、現用系として動作している場合には、第２及び第３の記憶装置１Ｂ，１Ｃは、バックアップ装置として機能し、第１の記憶装置１Ａと同様のデータを記憶する。
【０１３４】
そして、現用系において障害が発生した場合には、引継処理が行われ、第２のホスト装置及び第３の記憶装置１Ｃが、現用系として動作する。その際、第２の記憶装置１Ｂは、バックアップ装置として機能し、第３の記憶装置１Ｃと同様のデータを記憶する。
【０１３５】
［他の実施の形態］
なお、本発明は、上記各実施の形態に限定されず、その要旨を変更しない範囲内で種々変形実施が可能である。また、上記各実施の形態の構成要素を発明の要旨を変更しない範囲内で任意に組み合わせることができる。
【０１３６】
また、上記各実施の形態において、Ｅ／Ｏ（電気−光変換部）には、例えば、半導体レーザや発光ダイオード等の発光素子が利用でき、Ｏ／Ｅ（光−電気変換部）としては半導体フォトダイオード等の受光素子が利用できる。また、メモリコントローラ及びホストコントローラとしては、例えば、ＦＰＧＡ等の集積回路を含む電子回路により実現できる。
【図面の簡単な説明】
【０１３７】
【図１】図１は、本発明の第１の実施の形態に係るデータ処理システムの概略構成の一例を示す斜視図である。
【図２】図２は、図１におけるＡ−Ａ線断面図である。
【図３】図３は、本発明の第１の実施の形態に係るデータ処理システムの概略構成の一例を示すブロック図である。
【図４】図４（ａ）は、シート状光導波路の断面図、図４（ｂ）は、階段上の形状を有するシート状光導波路の斜視図、図４（ｃ）は、光カプラの断面図である。
【図５】図５は、認証フェーズにおける光信号の伝送部分の一例を示す図である。
【図６】図６（ａ）は、差分データとして送信された光信号の伝送部分の一例を示す図である。図６（ｂ）は、データ更新完了信号として送信された光信号の伝送部分の一例を示す図である。
【図７】図７は、待機フェーズにおける光信号の伝送部分の一例を示す図である。
【図８】図８は、本発明の第１の実施の形態に係るデータ処理システムの動作の一例を示すフローチャートである。
【図９】図９は、データ処理システムの同期フェーズにおける詳細な動作の一例を示すフローチャートである。
【図１０】図１０（ａ）は、第１及び第２の記憶装置の各部を流れるデータ信号を示す図である。図１０（ｂ）は、データ信号の各単位周期時間に割り当てられたデータの一例を示す図である。
【図１１】図１１（ａ）は、光送信部及び光受信部の間に導光部材を設けた場合の記憶装置の断面図である。図１１（ｂ）は、光送信部及び光受信部を凸部に設けた場合の記憶装置の断面図である。
【図１２】図１２は、本発明の第２の実施の形態に係るデータ処理システムの概略構成の一例を示すブロック図である。
【図１３】図１３は、本発明の第３の実施の形態に係るデータ処理システムの概略構成の一例を示すブロック図である。
【符号の説明】
【０１３８】
１Ａ〜１Ｃ…記憶装置、２Ａ，２Ｂ…ホスト装置、１０Ａ，１０Ｂ…下面、１０ａ…凸部、１１Ａ，１１Ｂ…上面、１１ａ…凸部、１２Ａ，１２Ｂ…光送信部、１３Ａ，１３Ｂ…光受信部、１４Ａ，１４Ｂ…接点部材、１５Ａ，１５Ｂ…ホストＩ／Ｆ、１６Ａ，１６Ｂ…ホストコントローラ、１７Ａ−１，１７Ａ−２，１７Ｂ−１，１７Ｂ−２…光分岐部、１７Ａ−３，１７Ａ−４，１７Ｂ−３，１７Ｂ−４…光合波部、１８Ａ，１８Ｂ…メモリコントローラ、１９Ａ，１９Ｂ…メモリ、２０Ａ，２０Ｂ…ポート、１００Ａ〜１００Ｃ…データ処理システム、１０１…ラック、１０２Ａ，１０２Ｂ…ケーブル、１０３…導光部材、１１０…認証フェーズ、１１１…同期フェーズ、１１２…待機フェーズ、１２０Ａ，１２０Ｂ…シャッター、１６０Ａ，１６０Ｂ…Ｅ／Ｏ、１６１Ａ，１６１Ｂ…Ｏ／Ｅ、１６２Ａ，１６２Ｂ…第１のファイルテーブル、１６３Ａ，１６３Ｂ…第２のファイルテーブル、１７０Ａ，１７０Ｂ…シート状光導波路、１７１，１７２…光ファイバ、１７３…光カプラ、１８０Ａ，１８０Ｂ…Ｅ／Ｏ、１８１Ａ，１８１Ｂ…Ｏ／Ｅ、１７００…入射面、１７０１…出射面、１７０２…反射面
【図１】
2010044494.tif 000003
【図２】
2010044494.tif 000004
【図３】
2010044494.tif 000005
【図４】
2010044494.tif 000006
【図５】
2010044494.tif 000007
【図６】
2010044494.tif 000008
【図７】
2010044494.tif 000009
【図８】
2010044494.tif 000010
【図９】
2010044494.tif 000011
【図１０】
2010044494.tif 000012
【図１１】
2010044494.tif 000013
【図１２】
2010044494.tif 000014
【図１３】
2010044494.tif 000015