(57)【要約】【課題】ＩＧＢＴの低オン特性、低Ｖｆ特性、低リカバリ損失を実現する。【解決手段】上部電極１０と接触させられる上部電極１０の直下のｐ型層のｐ型不純物ドーズ量ＤF、下部電極１１と接触させられるｐ型層のｐ型不純物ドーズ量ＤB、および、ライフタイムコントロール量を調整し、電子ライフタイムτｎと表面コンタクト下ｐ型キャリアドーズ量ＤFおよび裏面ｐ型キャリアドーズ量ＤBが、ＤF＜１×１０16・τｎ-5、かつ、ＤB＜４×１０14・τｎ-1.5の関係式を満たすようにする。これにより、ＩＧＢＴの低オン特性、低Ｖｆ特性、低リカバリ損失を実現することが可能となる。【選択図】図１
2010267863.tif 000002
【特許請求の範囲】
【請求項１】
ダイオード形成領域に備えられる第１導電型層（１ｂ）およびＩＧＢＴ形成領域に形成される第２導電型のコレクタ層（１ａ）と、
前記第１導電型層（１ｂ）および前記コレクタ層（１ａ）の上に配置された第１導電型のドリフト層（２）と、
前記ドリフト層（２）の上に形成された第２導電型のベース領域（３）と、
前記ベース領域（３）を貫通して前記ドリフト層（２）に達するように形成されることにより前記ベース領域（３）を複数に分離するゲート用トレンチ（４）と、
複数に分離された前記ベース領域（３）に形成され、該ベース領域（３）内において前記ゲート用トレンチ（４）の側面に接するように形成された第１導電型のエミッタ領域（５）と、
複数に分離された前記ベース領域（３）に形成され、該ベース領域（３）内において前記ゲート用トレンチ（４）の側面から離間して配置され、前記ベース領域よりも高濃度とされた第２導電型のボデー層（６）と、
前記ゲート用トレンチ（４）の表面上に形成されたゲート絶縁膜（７）と、
前記ゲート用トレンチ（４）内において、前記ゲート絶縁膜（７）の上に形成されたゲート電極（８）と、
前記ゲート電極（８）、前記エミッタ領域（５）および前記ベース領域（３）上に配置され、かつ、前記ゲート用トレンチ（４）とは異なる位置において、前記エミッタ領域（５）および前記ボデー層（６）を含む前記ベース領域（３）を露出させるコンタクトホール（９ａ）が形成された層間絶縁膜（９）と、
前記コンタクトホール（９ａ）内を埋め込むように備えられ、前記エミッタ領域（５）および前記ベース領域（３）に電気的に接続された上部電極（１０）と、
前記コレクタ層（１ａ）と前記第１導電型層（１ｂ）の裏面側に形成された下部電極（１１）とを備え、
前記ＩＧＢＴ形成領域に備えられた前記コレクタ層（１ａ）、前記ドリフト層（２）、前記ベース領域（３）、前記エミッタ領域（５）および前記ゲート用トレンチ（４）内に形成された前記ゲート電極（７）にてＩＧＢＴを構成すると共に、
前記第１導電型層（１ｂ）および前記ドリフト層（２）と、第２導電型の前記ベース領域（３）とによるＰＮ接合にてダイオードを構成し、前記ＩＧＢＴと前記ダイオードとが一体化された半導体装置であって、
前記ドリフト層（２）には電子線照射もしくはヘリウム線照射によるライフタイムキラー（１３）が含まれることで、該ドリフト層（２）内における電子ライフタイムをτｎ、前記上部電極（１０）の直下において該上部電極（１０）と電気的に接続される箇所の第２導電型不純物のドーズ量をＤF、前記下部電極（１１）と電気的に接続される前記コレクタ層の第２導電型不純物のドーズ量をＤBとすると、
ＤF＜１×１０16・τｎ-5、かつ、ＤB＜４×１０14・τｎ-1.5を満たすように前記電子ライフタイムτｎ、前記ドーズ量ＤFおよび前記ドーズ量ＤBが設定されていることを特徴とする半導体装置。
【請求項２】
前記上部電極（１０）の直下において該上部電極（１０）と電気的に接続される箇所の第２導電型不純物のドーズ量ＤFは、前記ボデー層（６）と前記ベース領域（３）を合計した第２導電型不純物のドーズ量であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記下部電極（１１）と電気的に接続される前記コレクタ層（１ａ）の第２導電型不純物のドーズ量ＤBは、前記コレクタ層（１ａ）をイオン注入で形成するときの第２導電型不純物のドーズ量であり、５０％以上７０％以下の不純物が活性化率する活性化工程で形成されていることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記電子ライフタイムτｎが０．５〜１．５μｓｅｃ、前記上部電極（１０）の直下において該上部電極（１０）と電気的に接続される前記ボデー層（６）と前記ベース領域（３）を合計した第２導電型不純物のドーズ量ＤFが１×１０15〜５×１０15ｃｍ-3、前記下部電極（１１）と電気的に接続される前記コレクタ層（１ａ）の第２導電型不純物のドーズ量ＤBが２×１０14〜１×１０15ｃｍ-3であることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置。
【請求項５】
前記コンタクトホール（１０ａ）内において、前記エミッタ領域（５）を貫通し、前記ボデー層（６）と前記ベース領域（３）からなる第２導電型の不純物層内に形成されたコンタクト用トレンチ（２０）を有する場合の第２導電型不純物のドーズ量ＤFは、前記ボデー層（６）と前記ベース領域（３）を合計した第２導電型不純物のドーズ量から、コンタクト用トレンチ（２０）によって削り取られたドーズ量分を差し引いたドーズ量であることを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記電子ライフタイムτｎが１．５〜２．５μｓｅｃ、前記コンタクト用トレンチ（２０）底部接合面から前記ドリフト層（２）との接合面までの第２導電型不純物のドーズ量ＤFが１×１０13〜１×１０14ｃｍ-3、前記下部電極（１１）と電気的に接続される前記コレクタ層の第２導電型不純物のドーズ量ＤBが１×１０14〜３×１０14ｃｍ-3であることを特徴とする請求項４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＧＢＴ（絶縁ゲート型電界効果トランジスタ）とフリーホイールダイオード（（ＦＷＤ）、以下、単にダイオードという）とが同チップ内に形成される半導体装置に関するものである。
【背景技術】
【０００２】
従来、ＩＧＢＴとダイオードとを同チップに備えた半導体装置では、ダイオード形成領域にカソード層となるｎ+型層を形成し、ＩＧＢＴ形成領域にコレクタ層となるｐ+型層を形成している。
【０００３】
このようなＩＧＢＴとダイオードとが一体化された半導体装置では、ＩＧＢＴと共に形成されるダイオードのホール注入量がダイオード素子としては過剰なため、ダイオードリカバリ損失レベルまで損失を低減できない。それを防ぐには、上部電極と電気的に接続されるベース領域の表面の不純物濃度（例えばボロン濃度）を下げる必要があるが、スイッチング時にＩＧＢＴに形成される寄生ダイオードにより素子破壊を起こす。
【０００４】
これに対し、特許文献１、２において、ＩＧＢＴとダイオードとが一体化された半導体装置のリカバリ特性の向上を図る手法が提案されている。
【０００５】
具体的には、特許文献１には、電子線照射を行うことによってライフコントロールを行い、ベース領域の一部にベース領域の他の部分よりも少数キャリアのライフタイムを短くした低ライフタイム領域を設けることでリカバリ特性の向上を図ることが開示されている。
【０００６】
また、特許文献２には、ＩＧＢＴとダイオードとを一体化した半導体装置に対し、複数のトレンチゲートの間にさらにコンタクト用トレンチを形成し、コンタクト用トレンチにおいてエミッタ電極およびアノード電極として機能する上部電極をショットキー接触させることにより、リカバリ損失Ｅｒｒの低減を図り、リカバリ動作を改善することが開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−３１７７５１号公報
【特許文献２】特開２００７−２１４５４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１に示されるような電子線照射によるライフタイムコントロールを単に組み合わせただけの手法では、ＩＧＢＴの低オン特性、低Ｖｆ特性、低リカバリ損失を実現することができない。
【０００９】
また、特許文献２に示されるようなコンタクト用トレンチを形成する手法では、リカバリ損失の低減が可能になるが、その効果はコンタクト用トレンチの深さに依存する。そして、よりリカバリ動作を改善しようとトレンチコンタクトの深さを深くするとトレンチコンタクト下のチャネルの面密度が減少してしまう。このため、トレンチコンタクト下のｐ型ベース領域がパンチスルーしてしまい、コレクタ−エミッタ間耐圧を低下させることになり、リカバリ動作の改善に限界があった。
【００１０】
本発明は上記点に鑑みて、ＩＧＢＴの低オン特性、低Ｖｆ特性、低リカバリ損失を実現することができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、請求項１に記載の発明では、ＩＧＢＴ形成領域に備えられたコレクタ層（１ａ）、ドリフト層（２）、ベース領域（３）、エミッタ領域（５）およびゲート用トレンチ（４）内に形成されたゲート電極（７）にてＩＧＢＴを構成すると共に、第１導電型層（１ｂ）およびドリフト層（２）と、第２導電型のベース領域（３）とによるＰＮ接合にてダイオードを構成し、ＩＧＢＴとダイオードとが一体化された半導体装置において、ドリフト層（２）には電子線照射もしくはヘリウム線照射によるライフタイムキラー（１３）が含まれることで、該ドリフト層（２）内における電子ライフタイムをτｎ、上部電極（１０）の直下において該上部電極（１０）と電気的に接続される箇所の第２導電型不純物のドーズ量をＤF、下部電極（１１）と電気的に接続されるコレクタ層の第２導電型不純物のドーズ量をＤBとすると、ＤF＜１×１０16・τｎ-5、かつ、ＤB＜４×１０14・τｎ-1.5を満たすように電子ライフタイムτｎ、ドーズ量ＤFおよびドーズ量ＤBが設定されていることを特徴としている。
【００１２】
このように、ＤF＜１×１０16・τｎ-5、かつ、ＤB＜４×１０14・τｎ-1.5の関係を満たすように、電子ライフタイムτｎとドーズ量ＤFおよびドーズ量ＤBを設定している。したがって、ＩＧＢＴの低オン特性、低Ｖｆ特性、低リカバリ損失を両立して実現することが可能となる。
【００１３】
例えば、請求項２に記載の発明のように、コンタクト用トレンチが形成されていないような構造の場合、上部電極（１０）の直下において該上部電極（１０）と電気的に接続される箇所の第２導電型不純物のドーズ量ＤFは、ボデー層（６）の第２導電型不純物のドーズ量のことを意味する。
【００１４】
通常、コレクタ層（１ａ）はイオン注入にて形成されるが、例えば請求項３に記載の発明のように第２導電型不純物のドーズ量ＤBの５０％から７０％が活性化される。このため、活性化率の高い活性化工程を利用する場合、活性化率の向上分注入ドーズ量を減少させてよい。
【００１５】
この場合、請求項４に記載したように、例えば、電子ライフタイムτｎが０．５〜１．５μｓｅｃ、上部電極（１０）の直下において該上部電極（１０）と電気的に接続されるボデー層（６）とベース領域（３）を合計した第２導電型不純物のドーズ量ＤFが１×１０15〜５×１０15ｃｍ-3、下部電極（１１）と電気的に接続されるコレクタ層の第２導電型不純物のドーズ量ＤBが２×１０14〜１×１０15ｃｍ-3であれば上記関係式を満たす。
【００１６】
また、請求項５に記載の発明のように、コンタクトホール（１０ａ）内において、エミッタ領域（５）を貫通し、ボデー層（６）とベース領域（３）からなる第２導電型の不純物層内に形成されたコンタクト用トレンチ（２０）を有する場合の第２導電型不純物のドーズ量ＤFは、ボデー層（６）とベース領域（３）を合計した第２導電型不純物のドーズ量から、コンタクト用トレンチ（２０）によって削り取られたドーズ量分を差し引いたドーズ量を意味する。換言すれば、コンタクト用トレンチ（２０）を有する場合の第２導電型不純物のドーズ量ＤFは、コンタクト用トレンチ（２０）底部接合面から前記ドリフト層（２）との接合面までの第２導電型不純物のドーズ量に想到する。
【００１７】
この場合、請求項６に記載したように、例えば、電子ライフタイムτｎが１．５〜２．５μｓｅｃ、コンタクト用トレンチ（２０）底部接合面から前記ドリフト層（２）との接合面までの第２導電型不純物のドーズ量ＤFが１×１０13〜１×１０14ｃｍ-3、下部電極（１１）と電気的に接続されるコレクタ層の第２導電型不純物のドーズ量ＤBが１×１０14〜３×１０14ｃｍ-3であれば上記関係式を満たす。
【００１８】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１実施形態にかかるＩＧＢＴとダイオードを一体化した半導体装置の断面構成を示す図である。
【図２】ライフタイムコントロール量に対する表面コンタクト下ｐ型キャリアドーズ量および裏面ｐ型キャリアドーズ量の関係を表したグラフである。
【図３】本発明の第２実施形態にかかるＩＧＢＴとダイオードを一体化した半導体装置の断面構成を示す図である。
【発明を実施するための形態】
【００２０】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
【００２１】
（第１実施形態）
本発明の第１実施形態について説明する。図１は、本実施形態にかかるＩＧＢＴとダイオードとが一体化された半導体装置の断面図である。以下、この図を参照して、本実施形態にかかるＩＧＢＴを有する半導体装置について説明する。
【００２２】
図１に示す半導体装置は、ＩＧＢＴとダイオードとが一体化されたものである。半導体装置のうちのセル領域にＩＧＢＴおよびダイオードが形成され、その外周を囲むように備えられる外周領域に耐圧構造が形成されているが、図１ではセル領域の一部、具体的にはＩＧＢＴ形成領域とダイオード形成領域の境界位置近傍についてのみ図示してある。
【００２３】
図１に示されるように、ｐ++型コレクタ層１ａおよびｎ++型カソード層（第１導電型層）１ｂの表面に、高濃度のｎ型不純物層で構成されたＦＳ層（フィールドストップ層）２ａが備えられていると共に、このＦＳ層２ａの上にｐ++型コレクタ層１ａおよびｎ++型カソード層１ｂやＦＳ（フィールドストップ）層２ａよりも低不純物濃度で構成されたｎ-型ドリフト層２が備えられている。
【００２４】
例えば、ｐ++型コレクタ層１ａは、ボロンなどのｐ型不純物がドーピングされており、ｐ型不純物濃度（ボロン濃度）が２×１０14ｃｍ-3以上かつ１×１０15ｃｍ-3以下とされている。ｎ++型カソード層１ｂは、リンやヒ素などのｎ型不純物がドーピングされており、ｎ型不純物濃度が５×１０14ｃｍ-3以上かつ１×１０15ｃｍ-3以下とされている。ｎ-型ドリフト層２も、リンやヒ素などのｎ型不純物がドーピングされており、ｎ型不純物濃度が１×１０14ｃｍ-3程度に設定されている。なお、ＦＳ層２ａは、必ずしも必要なものではないが、空乏層の広がりを防ぐことで耐圧と定常損失の性能向上を図ると共に、基板裏面側から注入されるホールの注入量を制御するために備えてある。
【００２５】
また、ｎ-型ドリフト層２の表層部には、ｐ型ベース領域３が形成されている。このｐ型ベース領域３は、ボロンなどのｐ型不純物がドーピングされており、例えば厚さが５μｍ程度、ｐ型不純物濃度（ボロン濃度）が１×１０13ｃｍ-3以上かつ１×１０14ｃｍ-3以下とされている。
【００２６】
そして、このｐ型ベース領域３を貫通してｎ-型ドリフト層２まで達するように、複数個のゲート用トレンチ４が形成され、このゲート用トレンチ４によってｐ型ベース領域３が複数個に分離されている。具体的には、ゲート用トレンチ４は複数所定のピッチ（間隔）で形成されており、例えば、図１の奥行き方向（紙面垂直方向）において各ゲート用トレンチ４が平行に延設されたストライプ構造、もしくは並行に延設されたのちその先端部において引き回されることで環状構造とされている。
【００２７】
隣接するゲート用トレンチ４によってｐ型ベース領域３が複数に分割され、分割された各ｐ型ベース領域３の表層部において、ゲート用トレンチ４の側面に接するようにｎ+型エミッタ領域５が形成されていると共に、ゲート用トレンチ４の側面から離間した位置にボデーｐ層６が形成されている。ｎ+型エミッタ領域５は、リンやヒ素などのｎ型不純物がドーピングされることにより形成されている。このｎ+型エミッタ領域５は、ｐ型ベース領域３の最表面に形成されることで露出させられており、表面でのｎ型不純物濃度が１×１０20ｃｍ-3程度とされている。ボデーｐ層６は、ボロンなどのｐ型不純物がドーピングされることにより形成されている。このボデーｐ層６は、ｎ+型エミッタ領域５よりも深い位置に形成されているが、表面でのｐ型不純物濃度が１×１０15ｃｍ-3以上かつ５×１０15ｃｍ-3以下とされている。これらｎ+型エミッタ領域５とボデーｐ層６は十分にｐ型ベース領域３よりも高濃度とされている。
【００２８】
ｎ+型エミッタ領域５は、ｎ-型ドリフト層２よりも高不純物濃度で構成され、ｐ型ベース領域３内において終端しており、かつ、ゲート用トレンチ４の側面に接するように配置されている。より詳しくは、ゲート用トレンチ４の長手方向に沿って棒状に延設され、ゲート用トレンチ４の先端よりも内側で終端した構造とされている。
【００２９】
各ゲート用トレンチ４内は、各ゲート用トレンチ４の内壁表面を覆うように形成されたゲート絶縁膜７と、このゲート絶縁膜７の表面に形成されたドープトＰｏｌｙ−Ｓｉ等により構成されるゲート電極８とにより埋め込まれている。
【００３０】
これらのうち、ゲート電極８は、図１とは別断面において互いに電気的に接続され、層間絶縁膜９上に形成されたドープトＰｏｌｙ−Ｓｉ層（図示せず）などを通じてゲート配線（図示せず）に電気的に接続されている。
【００３１】
層間絶縁膜９にはコンタクトホール９ａが形成されており、このコンタクトホール９ａを通じてｎ+型エミッタ領域５およびボデーｐ層６が露出させられている。そして、層間絶縁膜９やｎ+型エミッタ領域５およびボデーｐ層６の表面上を覆うように上部電極１０が形成されることにより、上部電極１０がｎ+型エミッタ領域５およびボデーｐ層６に電気的に接続されている。この上部電極１０は、ＩＧＢＴにおけるエミッタ電極として機能すると共に、ダイオードにおけるアノード電極として機能する。例えば、上部電極１０はＡｌにて構成されており、不純物濃度が高濃度であるｎ+型エミッタ領域５およびボデーｐ層６とオーミック接触させられている。
【００３２】
さらに、ｐ++型コレクタ層１ａおよびｎ++型カソード層１ｂの裏面側には、下部電極１１が形成されている。下部電極１１は、ＩＧＢＴにおけるコレクタ電極として機能すると共に、ダイオードにおけるカソード電極として機能するものであり、ｐ++型コレクタ層１ａおよびｎ++型カソード層１ｂに対して共にオーミック接触させられている。
【００３３】
そして、ＩＧＢＴ形成領域およびダイオード形成領域におけるｐ型ベース領域３内およびｎ-型ドリフト層２内に、電子線照射によるライフタイムキラー１３が形成されている。これにより、キャリアのライフタイムコントロールが行われ、電子ライフタイムτｎが０．５〜１．５μｓｅｃ程度となるようにしている。このような構造により、本実施形態にかかるＩＧＢＴとダイオードとが一体化された半導体装置が構成されている。
【００３４】
このような構成の半導体装置は、基本的には従来と同様の製造方法によって基本的な素子構造を形成したあと、電子線照射を行うことにより製造される。例えば、ｎ型半導体基板を用意し、この主表面側にｐ型ベース領域３やｎ+型エミッタ領域５およびボデーｐ層６の形成工程を行った後、ゲート用トレンチ４を形成し、このゲート用トレンチ４内にゲート絶縁膜７およびゲート電極８を形成することでトレンチゲート構造を構成する。また、層間絶縁膜９の形成工程やコンタクトホール形成工程を行ったのち、上部電極１０を形成する。そして、ｎ型半導体基板を裏面側から研削して薄膜化したのち、ｐ型不純物やｎ型不純物のイオン注入によってｐ++型コレクタ層１ａおよびｎ++型カソード層１ｂを形成し、さらに下部電極１１を形成することによって基本的な素子構造が構成される。
【００３５】
その後、電子線照射工程を行う。具体的には、電子線照射工程では、耐圧構造が形成された外周領域を覆い、ＩＧＢＴ形成領域やダイオード形成領域を露出させるようなマスク（図示せず）を用いて、素子の主表面側（もしくは裏面側）から電子線を照射することにより、ライフタイムキラー１３を形成する。このときの電子線照射量に関しては、要求されるリカバリ特性に応じて設定されるが、例えば１０〜１００ＫＧｙ程度としている。
【００３６】
これにより、図１に示した本実施形態の半導体装置を製造することができる。なお、基本的な素子構造に関しては既に公知になっているため、その製造方法についての詳細な説明については簡単にしか説明していないが、勿論、この他の製造方法によって製造しても良い。
【００３７】
以上説明した本実施形態にかかる半導体装置では、上述したように、ｐ型ベース領域３の表面でのｐ型不純物濃度（面密度）を１×１０13ｃｍ-3以上かつ１×１０14ｃｍ-3以下、ボデーｐ層６の表面でのｐ型不純物濃度（面密度）を１×１０15ｃｍ-3以上かつ５×１０15ｃｍ-3以下とし、ライフタイムコントロールにより、電子ライフタイムτｎが０．５〜１．５μｓｅｃ程度となるようにしている。この理由について、本実施形態にかかる半導体装置の作動と共に説明する。
【００３８】
まず、ＩＧＢＴのオン動作時には、ゲート電極８に対して所望のゲート電圧が印加されることによりｐ型ベース領域３のうちゲート絶縁膜７に接している領域が導電率変調を起こしてチャネルが形成される。これにより、一般的なＩＧＢＴ動作が行われる。具体的には、裏面の下部電極１１と接触させられるｐ型層、つまりｐ++型コレクタ層１ａのｐ型不純物ドーズ量（ボロン濃度）に応じたキャリアが注入され、ライフタイムキラー１３によりキャリアが減少しながら、コレクタ電極として機能する下部電極１１とエミッタ電極として機能する上部電極１０の間をホール電流として流れる。
【００３９】
一方、ダイオード動作時（ＦＷＤ動作時）は、ボデーｐ層６およびｐ型ベース領域３とｎ++型カソード層１ｂおよびｎ-型ドリフト層２によるＰＮ接合にて構成されるダイオードにて一般的なＰＮダイオードと同様の動作が行われる。具体的には、上部電極１０の直下のｐ型層、つまり本実施形態の場合にはボデーｐ層６からｐ型不純物ドーズ量（ボロン濃度）に応じたキャリアが注入され、ライフタイムキラー１３によりキャリアが減少しながら、カソード電極として機能する下部電極１１とアノード電極として機能する上部電極１０の間をホール電流として流れる。
【００４０】
そして、リカバリ動作時には、一般的なＰＮダイオードと同様、基板内の残存少数キャリアであるホールがライフタイムキラー１３によって消滅しつつ、表面側のｎ+型エミッタ領域５を通じて上部電極１０側に排出される。
【００４１】
このような作動は、ＩＧＢＴとダイオードが別体素子とされている場合と同様であるが、これらが１チップとして一体化された本実施形態のような半導体装置では、ＩＧＢＴ特性とダイオード特性とがトレードオフの関係になる。このため、上部電極１０と接触させられる上部電極１０の直下のｐ型層のｐ型不純物ドーズ量（以下、表面コンタクト下ｐ型キャリアドーズ量という）、下部電極１１と接触させられるｐ型層のｐ型不純物ドーズ量（以下、裏面ｐ型キャリアドーズ量という）、および、ライフタイムコントロール量を各特性を満たす範囲に設定することが必要になる。そこで、ライフタイムコントロール量に対する表面コンタクト下ｐ型キャリアドーズ量および裏面ｐ型キャリアドーズ量の関係について実験により調べた。図２は、その結果を示したグラフである。
【００４２】
図２に示されるように、ライフタイムコントロール量によって電子ライフタイムτｎ［μｓｅｃ］（ホールライフタイムの１／３に相当）が決まるが、この電子ライフタイムτｎの変化に応じて、表面コンタクト下ｐ型キャリアドーズ量［ｃｍ-2］としての要求値および裏面ｐ型キャリアドーズ量［ｃｍ-2］としての要求値が変化する。
【００４３】
図中実線で記した電子ライフタイムτｎと表面コンタクト下ｐ型キャリアドーズ量の関係を境界線Ｌ１として、その境界線Ｌ１よりも紙面下方の範囲は、ＦＷＤ動作時およびリカバリ動作に要求される電子ライフタイムτｎと表面コンタクト下ｐ型キャリアドーズ量を満たす範囲を示している。すなわち、上述したように、ＦＷＤ動作時には、表面コンタクト下ｐ型キャリアドーズ量に応じたキャリアが注入され、ライフタイムキラー１３によりキャリアが減少しながらホール電流が流れる。その一方で、リカバリ動作時には、リカバリ損失低減のために早期に残存少数キャリアであるホールをライフタイムキラー１３により消滅させなければならない。このため、低Ｖｆ特性と低リカバリ損失とはトレードオフの関係となるが、低Ｖｆ特性をある程度の範囲で満たしつつ低リカバリ損失が満たされる条件を考慮すると、表面コンタクト下ｐ型キャリアドーズ量が境界線Ｌ１よりも紙面下方の範囲に位置している必要がある。なお、境界線Ｌ１よりも上方のハッチングで示した領域は要求を満たさない範囲を表している。
【００４４】
一方、図中破線で示した電子ライフタイムτｎと裏面ｐ型キャリアドーズ量の関係を境界線Ｌ２として、その境界線Ｌ２よりも紙面下方の範囲は、ＩＧＢＴ動作時に要求される電子ライフタイムτｎと裏面ｐ型キャリアドーズ量を満たす範囲を示している。すなわち、上述したように、ＩＧＢＴのオン動作時には、裏面ｐ型キャリアドーズ量に応じたキャリアが注入され、ライフタイムキラー１３によりキャリアが減少しながらホール電流が流れる。このため、ＩＧＢＴの低オン特性を実現するためには、裏面ｐ型キャリアドーズ量に応じて注入されるキャリアを多くしなければならず、裏面ｐ型キャリアドーズ量が境界線Ｌ２よりも紙面上方の範囲に位置している必要がある。なお、境界線Ｌ２よりも下方のハッチングで示した領域は要求を満たさない範囲を表している。
【００４５】
したがって、電子ライフタイムτｎと裏面ｐ型キャリアドーズ量との関係が境界線Ｌ１よりも紙面下方の範囲に属しつつ、電子ライフタイムτｎと表面コンタクト下ｐ型キャリアドーズ量との関係が境界線Ｌ２よりも紙面上方の範囲に属していれば、ＩＧＢＴの低オン特性、低Ｖｆ特性、低リカバリ損失を実現することが可能となる。
【００４６】
そして、電子ライフタイムτｎをｘ、表面コンタクト下ｐ型キャリアドーズ量や裏面ｐ型キャリアドーズ量をそれぞれｙとして、境界線Ｌ１、Ｌ２をｘ、ｙの関数式で表すと、それぞれ数式１、２のように表された。
【００４７】
（数１）  ｙ＝１×１０16・ｘ-5        …  境界線Ｌ１の関数式
（数２）  ｙ＝４×１０14・ｘ-1.5      …  境界線Ｌ２の関数式
そして、表面コンタクト下ｐ型キャリアドーズ量、つまりｐ型ベース領域３とボデーｐ層６を合計したｐ型不純物のドーズ量をＤF、裏面ｐ型キャリアドーズ量をＤBとして、数式１、２を電子ライフタイムτｎと表面コンタクト下ｐ型キャリアドーズ量ＤFおよび裏面ｐ型キャリアドーズ量ＤBの式として書き直すと、表面コンタクト下ｐ型キャリアドーズ量ＤFおよび裏面ｐ型キャリアドーズ量ＤBの満たす条件が下記のように表されることになる。
【００４８】
（数３）  ＤF＜１×１０16・τｎ-5
（数４）  ＤB＜４×１０14・τｎ-1.5
よって、本実施形態では、これらの関係式を満たすように、電子ライフタイムτｎと表面コンタクト下ｐ型キャリアドーズ量ＤFおよび裏面ｐ型キャリアドーズ量ＤBを設定している。したがって、本実施形態の半導体装置によれば、ＩＧＢＴの低オン特性、低Ｖｆ特性、低リカバリ損失を実現することが可能となる。
【００４９】
なお、電子ライフタイムτｎに関しては直接測定を行うことができないが、各部の濃度とＩＧＢＴの低オン特性、低Ｖｆ特性、低リカバリ損失を測定すれば、電子ライフタイムτｎ、つまり電子線照射によるライフタイムコントロール量を推定することができる。これに基づき、本実施形態の電子ライフタイムτｎの測定値を記してある。また、図中×印は、従来構造の電子ライフタイムτｎと表面コンタクト下ｐ型キャリアドーズ量ＤFを示したものであり、上記数式３および数式４の双方を満たす範囲に含まれていない物となっていることが判る。
【００５０】
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対して上部電極１０とのコンタクト構造を変更したものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
【００５１】
図３は、本実施形態にかかるＩＧＢＴとダイオードとが一体化された半導体装置の断面図である。
【００５２】
この図に示されるように、本実施形態の半導体装置では、ＩＧＢＴ形成領域およびダイオード形成領域に形成されたゲート用トレンチ４とは異なる位置、具体的には各ゲート用トレンチ４の間に、コンタクト用トレンチ２０が形成されている。このコンタクト用トレンチ２０は、ゲート用トレンチ４よりも浅く、かつ、ｎ+型エミッタ領域５およびボデーｐ層６を貫通してボデーｐ層６の下方に位置しているｐ型ベース領域３に達する深さとされている。例えば、コンタクト用トレンチ２０は、深さが１〜１．５μｍ、幅が１〜１．５μｍとされる。
【００５３】
また、上部電極１０は、層間絶縁膜９やｎ+型エミッタ領域５の表面上およびコンタクト用トレンチ２０内を埋め込むように形成されている。このため、上部電極１０は、ｎ+型エミッタ領域５に電気的に接続されていると共に、コンタクト用トレンチ２０を通じてボデーｐ層６およびｐ型ベース領域３とも電気的に接続され、不純物濃度が高濃度であるｎ+型エミッタ領域５およびボデーｐ層６とはオーミック接触させられており、不純物濃度が低濃度であるｐ型ベース領域３とはショットキー接触させられている。
【００５４】
そして、このような構造において、表面コンタクト下ｐ型キャリアドーズ量、つまりｐ型ベース領域３とボデーｐ層６を合計したｐ型不純物のドーズ量からコンタクト用トレンチ２０によって削り取られたドーズ量分を差し引いたドーズ量、換言すれば、コンタクト用トレンチ２０の底部接合面からｎ-型ドリフト２との接合面までのｐ型不純物のドーズ量ＤFを１×１０13ｃｍ-3以上かつ１×１０14ｃｍ-2以下に設定すると共に、裏面ｐ型キャリアドーズ量ＤBを１×１０14ｃｍ-3以上かつ３×１０14ｃｍ-2以下に設定し、電子ライフタイムτｎが１．５〜２．５μｓｅｃとなるようにしている。このような構造により、本実施形態にかかるＩＧＢＴとダイオードとが一体化された半導体装置が構成されている。
【００５５】
このような半導体装置としても基本的には第１実施形態と同様の効果が得られると共に、コンタクト用トレンチ２０を備えていることから下記の効果を得ることができる。
【００５６】
すなわち、本実施形態の半導体装置の場合、コンタクト用トレンチ２０を形成しているため、表面コンタクト下ｐ型キャリアドーズ量ＤFがｐ型ベース領域３の濃度となる。第１実施形態の構造において表面コンタクト下ｐ型キャリアドーズ量ＤFを本実施形態のレベルまで低下させると、ボデーｐ層６の濃度を低下させることになり、ドーズ量が低すぎるために抵抗値が高くなり、スイッチング時にＩＧＢＴに形成される寄生ダイオードにより素子破壊を起こす。ところが、本実施形態の場合、上部電極１０がコンタクト用トレンチ２０の底面ではｐ型ベース領域３と接し、側面ではボデーｐ層６と接触する構造となるため、表面コンタクト下ｐ型キャリアドーズ量ＤFの濃度を低くしつつ、コンタクト用トレンチ２０の側面ではｐ型不純物濃度を高く維持できるため、スイッチング時の素子破壊を防止することが可能となる。
【００５７】
したがって、本実施形態の半導体装置によれば、第１実施形態よりも更に表面コンタクト下ｐ型キャリアドーズ量ＤFを低く設定できるため、スイッチング時の素子破壊を防止しつつ、より低リカバリ損失を実現できる。
【００５８】
そして、電子線照射によるライフタイムコントロールによるリカバリ損失の低減を行えるため、コンタクト用トレンチ２０の深さを浅くしても十分に低リカバリ損失を実現できる。このため、コンタクト用トレンチ２０の幅に対する深さ（＝深さ／幅）で規定されるアスペクト比が小さくなり、上部電極１０を一般的な電極材料であるＡｌで構成しても電極表面を平坦化できるようになる。したがって、電極表面の凹凸を抑制でき、ボンディング不良が発生する等の原因を無くすことが可能となる。そして、電極表面の平坦化のために、コンタクト用トレンチ２０内をタングステンプラグ（Ｗ−Ｐｌｕｇ）などで埋め込むなどの処置も必要なくなり、製造工程の複雑化や製造コストの増大を防止することも可能となる。
【００５９】
（他の実施形態）
上記実施形態では、第１導電型をｎ型、第２導電型をｐ型とするｎチャネルタイプのＩＧＢＴを例に挙げて説明したが、各部の導電型を反転させたｐチャネルタイプのＩＧＢＴについても本発明を適用することができる。その場合、ＩＧＢＴ形成領域では、ｎ++型コレクタ層となり、その上にｐ+型のＦＳ層を介して、ｐー型ドリフト層、ｎ型ベース領域、ｐ+型エミッタ領域が形成され、ダイオード形成領域では、ｐ++型アノード領域、ｐ+型のＦＳ層およびｐー型ドリフト層をアノード、ｎ型ベース領域をカソードとするＰＮ接合が形成されることになる。
【００６０】
なお、本発明における第１導電型層とは、ダイオード形成領域における裏面側、すなわちｎチャネルタイプのＩＧＢＴと同チップで形成されるダイオードの場合にはｎ++型カソード層１ｂ、ｐチャネルタイプのＩＧＢＴと同チップで形成されるダイオードの場合にはｐ++型アノード層のことを意味している。
【００６１】
また、上記各実施形態では、ライフタイムキラー１３を形成するための工程として、電子線照射を行うようにしたが、電子線に代えてヘリウム（Ｈｅ）線照射を行うことによっても、ライフタイムキラー１３を形成することができる。
【００６２】
また、通常、ｐ++型コレクタ層１ａはイオン注入にて形成されるが、例えば注入されたｐ型不純物のドーズ量ＤBの５０％から７０％が活性化される。このため、活性化率の高い活性化工程を利用する場合、活性化率の向上分注入ドーズ量を減少させてよい。
【符号の説明】
【００６３】
１ａ            ｐ++型コレクタ層
１ｂ            ｎ++型カソード層
２              ｎ-型ドリフト層
２ａ            ＦＳ層
３              ｐ型ベース領域
４              ゲート用トレンチ
５              ｎ+型エミッタ領域
６              ボデーｐ層
７              ゲート絶縁膜
８              ゲート電極
９              層間絶縁膜
９ａ            コンタクトホール
１０            上部電極
１１            下部電極
１３            ライフタイムキラー
２０            コンタクト用トレンチ
【図１】
2010267863.tif 000003
【図２】
2010267863.tif 000004
【図３】
2010267863.tif 000005