(57)【要約】【課題】本発明は、選択的にＨｅイオンを照射するための照射用マスクが半導体基板から剥がれることを防止して、半導体基板の所望の領域に低ライフタイム領域を精度良く形成することのできる半導体装置の製造方法を提供することを課題とする。【解決手段】半導体素子１２が形成された半導体基板１１の裏面１１Ｂに酸化膜２３を形成後、酸化膜２３を介して、半導体基板１１と半導体基板１１に対して選択的にＨｅイオンを照射する照射用マスク２５とを接合し、その後、照射用マスク２５を介して、半導体基板１１にＨｅイオンを選択的に照射して、裏面１１Ｂに対応する部分の半導体基板１１に複数の低ライフタイム領域１３を形成する。【選択図】図７
2010171162.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の第１の面側に形成された半導体素子と、
前記第１の面の反対側に位置する前記半導体素子の第２の面と前記半導体素子との間に位置する部分の前記半導体基板に形成され、他の領域よりもキャリアのライフタイムの短い低ライフタイム領域と、を有する半導体装置の製造方法であって、
前記半導体基板に前記半導体素子を形成する半導体素子形成工程と、
前記半導体素子が形成された前記半導体基板の前記第２の面に、酸化膜を形成する酸化膜形成工程と、
前記酸化膜形成工程後に、前記酸化膜を介して、前記半導体基板と前記低ライフタイム領域の形成領域に対応する部分の前記半導体基板に対して選択的にＨｅイオンを照射するための照射用マスクとを接合する接合工程と、
前記接合工程後に、前記照射用マスクを介して、前記半導体基板にＨｅイオンを照射することにより、前記低ライフタイム領域を形成する低ライフタイム領域形成工程と、
前記低ライフタイム領域形成工程後に、前記酸化膜を除去することで、前記半導体基板から前記照射用マスクを取り外すマスク取外し工程と、を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、パワー半導体素子と、キャリアのライフタイムの短い低ライフタイム領域とを有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、パワー半導体素子（例えば、パワーＭＯＳトランジスタ、ＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）、サイリスタ等）を備えた半導体装置は、パワー半導体素子の下方に位置する部分の半導体基板に形成され、キャリアのライフタイムの短い低ライフタイム領域を有する。低ライフタイム領域は、ライフタイムキラー（例えば、Ｈｅイオン）を有した構成とされている。
【０００３】
このように、低ライフタイム領域を設けることで、パワー半導体素子が導通状態から遮断状態に変化する際のターンオフ時間を短縮することができる。
【０００４】
低ライフタイム領域は、例えば、接着剤により、半導体基板の裏面に選択的にＨｅ（Ｈｅイオン）を照射するための照射用マスクを接着させた後、照射用マスクを介して、半導体基板にＨｅを照射することで形成する。また、低ライフタイム領域の他の形成方法としては、半導体基板の裏面側に半導体基板から離間させた状態で上記照射用マスクを配置した後、照射用マスクを介して、半導体基板にＨｅを照射することで形成する方法がある（例えば、特許文献１参照。）。なお、照射用マスクは、低ライフタイム領域を形成後に除去される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平６−８５２４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、半導体基板の裏面と照射用マスクとを接着させて、低ライフタイム領域を形成する場合、Ｈｅの照射により加熱された接着剤の接着力の低下により、半導体基板から照射用マスクが剥がれてしまうという問題や、低ライフタイム領域を形成したい所望の領域から実際に形成された低ライフタイム領域の位置がずれてしまうという問題があった。
【０００７】
また、半導体基板の裏面側に半導体基板から離間させた状態で照射用マスクを配置させて、低ライフタイム領域を形成する場合、半導体基板に対する照射用マスクの位置ずれや、半導体基板の裏面に対する照射用マスクの傾斜により、低ライフタイム領域を形成したい所望の領域から実際に形成された低ライフタイム領域がずれてしまうという問題があった。
【０００８】
そこで、本発明は、選択的にＨｅを照射するための照射用マスクが半導体基板から剥がれることを防止して、半導体基板の所望の領域に精度良く低ライフタイム領域を形成することのできる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一観点によれば、
半導体基板と、
前記半導体基板の第１の面側に形成された半導体素子と、
前記第１の面の反対側に位置する前記半導体素子の第２の面と前記半導体素子との間に位置する部分の前記半導体基板に形成され、他の領域よりもキャリアのライフタイムの短い低ライフタイム領域と、を有する半導体装置の製造方法であって、
前記半導体基板に前記半導体素子を形成する半導体素子形成工程と、
前記半導体素子が形成された前記半導体基板の前記第２の面に、酸化膜を形成する酸化膜形成工程と、
前記酸化膜形成工程後に、前記酸化膜を介して、前記半導体基板と前記低ライフタイム領域の形成領域に対応する部分の前記半導体基板に対して選択的にＨｅイオンを照射するための照射用マスクとを接合する接合工程と、
前記接合工程後に、前記照射用マスクを介して、前記半導体基板にＨｅイオンを照射することにより、前記低ライフタイム領域を形成する低ライフタイム領域形成工程と、
前記低ライフタイム領域形成工程後に、前記酸化膜を除去することで、前記半導体基板から前記照射用マスクを取り外すマスク取外し工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【００１０】
本発明によれば、選択的にＨｅイオンを照射するための照射用マスクが半導体基板から剥がれることを防止して、半導体基板の所望の領域に低ライフタイム領域を精度良く形成することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１の実施の形態に係る半導体装置の断面図である。
【図２】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１）である。
【図３】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その２）である。
【図４】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その３）である。
【図５】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その４）である。
【図６】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その５）である。
【図７】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その６）である。
【図８】本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その７）である。
【図９】本発明の第２の実施の形態に係る半導体装置の断面図である。
【図１０】本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その１）である。
【図１１】本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その２）である。
【図１２】本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その３）である。
【図１３】本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その４）である。
【図１４】本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その５）である。
【図１５】本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その６）である。
【発明を実施するための形態】
【００１２】
以下、図面に基づいて本発明の実施の形態について説明する。
【００１３】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る半導体装置の断面図である。
【００１４】
図１を参照するに、半導体装置１０は、半導体基板１１と、複数の半導体素子１２と、複数の低ライフタイム領域１３とを有する。
【００１５】
半導体基板１１は、半導体素子形成領域Ａと、基板本体１４と、枠部１５と、凹部１６とを有する。半導体素子形成領域Ａは、半導体基板１１の表面１１Ａ側（基板本体１４の上面側）に配置されている。半導体素子形成領域Ａは、複数の半導体素子１２が形成される領域である。
【００１６】
基板本体１４は、板状とされている。基板本体１４の形状は、例えば、平面視円形とすることができる。凹部１６と対向する部分の基板本体１４の厚さは、例えば、１５０μｍとすることができる。
【００１７】
枠部１５は、基板本体１４の下方に配置されている。枠部１５は、基板本体１４と一体的に構成されている。枠部１５は、リング状とされている。枠部１５が形成された部分の半導体基板１１の厚さＢは、例えば、７２５μｍとすることができる。
【００１８】
凹部１６は、半導体基板１１の裏面１１Ｂ側に形成されている。凹部１６は、基板本体１４と枠部１５とにより囲まれることで構成されている。
【００１９】
上記構成とされた半導体基板１１としては、例えば、シリコン基板（例えば、円形状とされたシリコンウエハ）やＧａＡｓ基板等を用いることができる。
【００２０】
半導体素子１２は、半導体素子形成領域Ａに複数形成されている。半導体素子１２としては、例えば、パワー半導体素子を用いることができる。パワー半導体素子としては、例えば、パワーＭＯＳトランジスタ、ＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）、サイリスタ等を用いることができる。
【００２１】
低ライフタイム領域１３は、半導体素子１２と凹部１６の底面１６Ａとの間に位置する部分の半導体基板１１に配置されている。低ライフタイム領域１３は、低ライフタイム領域１３が形成される所望の領域であるダイオード領域に対応する部分の半導体素子１２に形成されている。低ライフタイム領域１３は、ライフタイムキラーを有した構成とされている。ライフタイムキラーとしては、例えば、プロトン、Ｈｅイオン、重水素イオン等の軽元素イオンを用いることができる。低ライフタイム領域１３は、半導体素子１２が導通状態から遮断状態に変化する際のターンオフ時間を短縮するための領域である。
【００２２】
図２〜図８は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す図である。図２〜図８において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
【００２３】
図２〜図８を参照して、第１の実施の形態の半導体装置１０の製造方法について説明する。始めに、図２に示す工程では、半導体基板１１の母材となる半導体基板２１の表面２１Ａ側（第１の面側）に配置された半導体素子形成領域Ａに、周知の手法により、複数の半導体素子１２を形成する（半導体素子形成工程）。
【００２４】
半導体基板２１としては、例えば、シリコン基板（例えば、円形状とされたシリコンウエハ）やＧａＡｓ基板等を用いることができる。半導体基板２１としてシリコンウエハを用いる場合、半導体基板２１の厚さは、例えば、７２５μｍとすることができる。以下、半導体基板２１としてシリコンウエハを用いた場合を例に挙げて説明する。
【００２５】
半導体素子１２としては、例えば、パワーＭＯＳトランジスタ、ＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）、サイリスタ等のパワー半導体素子を用いることができる。
【００２６】
次いで、図３に示す工程では、半導体基板２１の裏面２１Ｂを覆う酸化膜２３を形成する（酸化膜形成工程）。酸化膜２３は、耐熱性に優れた膜である。酸化膜２３は、例えば、ＣＶＤ（Chemical  Vapor  Deposition）法により形成することができる。酸化膜２３の厚さは、例えば、０．０１μｍ〜１．０μｍとすることができる。
【００２７】
次いで、図４に示す工程では、半導体基板２１の外周部（リブ）よりも内側に位置する部分の半導体基板２１に形成された酸化膜２３と、半導体基板２１の外周部（リブ）よりも内側に位置する部分の半導体基板２１とを研磨して、半導体基板２１の一部を薄板化することにより、凹部１６を形成する。このとき、半導体基板１１の裏面１１Ｂに相当する部分の枠部１５に酸化膜２３が残るように研磨を行う。これにより、半導体素子形成領域Ａ、基板本体１４、枠部１５、及び凹部１６を有した半導体基板１１が形成される。
【００２８】
次いで、図５に示す工程では、複数の凹部２６を有した照射用マスク２５を形成する。照射用マスク２５は、半導体基板１１に対して選択的にＨｅを照射するためのマスクである。具体的には、例えば、図示していないシリコン基板（例えば、厚さが７２５μｍのシリコンウエハ）を準備し、次いで、シリコン基板の一方の面に開口部を有したレジスト膜（図示せず）を形成し、次いで、レジスト膜を介して、開口部から露出された部分のシリコン基板をドライエッチングすることで、複数の凹部２６を有した照射用マスク２５を形成する。凹部２６は、低ライフタイム領域１３の形成領域に対応する部分の半導体基板１１と対向する位置に形成する。凹部２６が形成された部分の照射用マスク２５の厚さＤは、例えば、１５０μｍにすることができる。なお、上記レジスト膜は、複数の凹部２６を形成後に除去する。
【００２９】
次いで、図６に示す工程では、半導体基板１１に形成された酸化膜２３と照射用マスク２５の下面２５Ｂ（複数の凹部２６が形成された照射用マスク２５の上面２５Ａとは反対側の面）とが接触するように、酸化膜２３が形成された半導体基板１１上に照射用マスク２５を配置する。
【００３０】
このように、酸化膜２３を介して、半導体基板１１上に照射用マスク２５を配置することにより、半導体基板１１と照射用マスク２５とが直接接触することがなくなるため、半導体基板１１及び照射用マスク２５が傷付くことを防止できる。
【００３１】
次いで、酸化膜２３が形成された半導体基板１１に対して照射用マスク２５を押圧すると共に、酸化膜２３が形成された半導体基板１１及び照射用マスク２５を加熱（例えば、４５０℃）して、酸化膜２３と照射用マスク２５とを接合させる。これにより、酸化膜２３を介して、半導体基板１１と照射用マスク２５とが固定される（接合工程）。
【００３２】
接合工程における加熱温度としては、例えば、半導体基板１１、半導体素子１２、及び照射用マスク２５の耐熱温度（例えば、Ａｌ配線なら６６０℃、Ｃｕ配線なら１０８３℃）よりも低い温度（例えば、４５０℃）を用いるとよい。
【００３３】
このように、耐熱性に優れた酸化膜２３を介して、半導体基板１１に対して選択的にＨｅイオンを照射するための照射用マスク２５とを接合させることで、Ｈｅイオン照射に起因する半導体基板１１及び照射用マスク２５の温度上昇により、半導体基板１１から照射用マスク２５が剥がれたり、半導体基板１１に対する照射用マスク２５の位置がずれたりすることを防止できる。
【００３４】
次いで、図７に示す工程では、図示していないＨｅ照射装置により、照射用マスク２５の上面２５Ａ側から照射用マスク２５全体にＨｅイオンを照射する。これにより、凹部２６以外の部分に照射されたＨｅイオンは、照射用マスク２５により遮断され、凹部２６の底面２６Ａに対応する部分の照射用マスク２５に照射されたＨｅイオンは、基板本体１４に照射されて、凹部２６の底面２６Ａに対応する部分の基板本体１４に低ライフタイム領域１３が複数形成される（低ライフタイム領域形成工程）。
【００３５】
なお、Ｈｅ照射装置（図示せず）と照射用マスク２５との間に、所定の厚さとされたＡｌ板（図示せず）を配置し、Ａｌ板を介して、照射用マスク２５全体にＨｅイオンを照射してもよい。このように、Ｈｅ照射装置（図示せず）と照射用マスク２５との間に、所定の厚さとされたＡｌ板（図示せず）を配置し、Ａｌ板を介して、Ｈｅイオンを照射することにより、基板本体１４に照射されるＨｅイオンの深さを調整することができる。
【００３６】
次いで、図８に示す工程では、図７に示す酸化膜２３をウエットエッチングにより除去することで、複数の低ライフタイム領域１３が形成された半導体基板１１から照射用マスク２５を取り外す（マスク取外し工程）。これにより、第１の実施の形態の半導体装置１０が製造される。なお、図８では、図１に示す半導体装置１０を上下反転させた状態で図示している。
【００３７】
本実施の形態の半導体装置の製造方法によれば、半導体素子１２が形成された半導体基板１１の裏面１１Ｂに酸化膜２３を形成後、酸化膜２３を介して、半導体基板１１と半導体基板１１に対して選択的にＨｅイオンを照射する照射用マスク２５とを接合し、その後、照射用マスク２５を介して、半導体基板１１にＨｅイオンを選択的に照射して、裏面１１Ｂに対応する部分の半導体基板１１に複数の低ライフタイム領域１３を形成することにより、酸化膜２３は耐熱性に優れているため、Ｈｅイオンの照射に起因する半導体基板１１及び照射用マスク２５の温度上昇により、半導体基板１１から照射用マスク２５が剥がれることを防止することが可能（半導体基板１１に対する照射用マスク２５の位置ずれを防止することも可能）となるため、半導体基板１１の所望の領域に精度良く低ライフタイム領域１３を形成することができる。
【００３８】
（第２の実施の形態）
図９は、本発明の第２の実施の形態に係る半導体装置の断面図である。図９において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
【００３９】
図９を参照するに、第２の実施の形態の半導体装置３０は、第１の実施の形態の半導体装置１０に設けられた半導体基板１１の代わりに半導体基板３１を設けた以外は、半導体装置１０と同様に構成される。
【００４０】
半導体基板３１は、第１の実施の形態で説明した半導体基板１１の構成要素から枠部１５及び凹部１６を除いた以外は、半導体基板１１と同様に構成される。半導体基板３１は、薄板状とされた基板である。半導体基板３１の厚さＥは、例えば、１５０μｍとすることができる。上記構成とされた半導体基板３１としては、例えば、シリコン基板（例えば、円形状とされたシリコンウエハ）やＧａＡｓ基板等を用いることができる。
【００４１】
図１０〜図１５は、本発明の第２の実施の形態に係る半導体装置の製造工程を示す図である。図１０〜図１５において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
【００４２】
図１０〜図１５を参照して、第１の実施の形態の半導体装置１０の製造方法について説明する。始めに、第１の実施の形態の図２に示す工程と同様な処理を行うことで、半導体基板３１の母材となる半導体基板２１の表面２１Ａ側（第１の面側）に配置された半導体素子形成領域Ａに、複数の半導体素子１２を形成する（半導体素子形成工程）。
【００４３】
半導体基板２１としてシリコンウエハを用いる場合、半導体基板２１の厚さは、例えば、７２５μｍとすることができる。
【００４４】
次いで、図１０に示す工程では、図２に示す半導体基板２１の裏面２１Ｂ側から半導体基板２１を薄板化する。これにより、複数の半導体素子１２が形成された半導体基板３１が形成される。半導体基板３１の厚さＥは、例えば、１５０μｍとすることができる。
【００４５】
次いで、図１１に示す工程では、半導体基板３１の裏面３１Ｂを覆う酸化膜２３を形成する（酸化膜形成工程）。一般的に、酸化膜２３は、耐熱性に優れた膜である。酸化膜２３は、例えば、ＣＶＤ（Chemical  Vapor  Deposition）法により形成することができる。酸化膜２３の厚さは、例えば、０．０１μｍ〜１．０μｍとすることができる。
【００４６】
次いで、図１２に示す工程では、複数の貫通部３４を有した照射用マスク３３を形成する。照射用マスク３３は、半導体基板３１に対して選択的にＨｅイオンを照射するためのマスクである。具体的には、例えば、図示していないシリコン基板（例えば、厚さ７２５μｍのシリコンウエハ）を準備し、次いで、シリコン基板の一方の面に開口部を有したレジスト膜（図示せず）を形成し、次いで、該レジスト膜を介して、開口部から露出された部分のシリコン基板が貫通するまでドライエッチングを行うことにより、複数の貫通部３４を有した照射用マスク３３を形成する。
【００４７】
貫通部３４は、絶縁膜２３を介して、低ライフタイム領域１３の形成領域に対応する部分の半導体基板３１と対向する位置に形成する。照射用マスク３３の厚さＦは、例えば、１５０μｍにすることができる。なお、上記レジスト膜は、複数の貫通部３４を形成後に除去する。
【００４８】
次いで、図１３に示す工程では、半導体基板３１に形成された酸化膜２３と照射用マスク３３の下面３３Ｂ（照射用マスク３３の上面３１Ａとは反対側に位置する面）とが接触するように、酸化膜２３を介して、半導体基板３１上に照射用マスク３３を配置する。
【００４９】
このように、酸化膜２３を介して、半導体基板３１上に照射用マスク３３を配置することにより、半導体基板３１と照射用マスク３３とが直接接触することがなくなるため、半導体基板３１及び照射用マスク３３が傷付くことを防止できる。
【００５０】
次いで、酸化膜２３が形成された半導体基板３１に対して照射用マスク３３を押圧すると共に、酸化膜２３が形成された半導体基板３１及び照射用マスク３３を加熱（例えば、４５０℃）して、酸化膜２３と照射用マスク３３とを接合させることで、酸化膜２３を介して、半導体基板３１上に照射用マスク３３を固定する（接合工程）。接合工程における加熱温度としては、例えば、半導体基板３１、半導体素子１２、及び照射用マスク３３の耐熱温度（例えば、Ａｌ配線なら６６０℃、Ｃｕ配線なら１０８３℃）よりも低い温度（例えば、４５０℃）を用いるとよい。
【００５１】
このように、耐熱性に優れた酸化膜２３を介して、半導体基板３１と半導体基板３１に対して選択的にＨｅイオンを照射するための照射用マスク３３とを接合させることで、Ｈｅイオン照射時における半導体基板３１及び照射用マスク３３の温度上昇により、半導体基板３１から照射用マスク３３が剥がれたり、半導体基板３１に対する照射用マスク３３の位置がずれたりすることを防止できる。
【００５２】
次いで、図１４に示す工程では、図示していないＨｅ照射装置を用いて、所定の厚さとされたＡｌ板３６を介して、照射用マスク３３の面３３Ａ全体にＨｅイオンを照射する。これにより、貫通部３４に露出された部分の酸化膜２３を介して、貫通部３４の下方に位置する部分の半導体基板３１にＨｅイオンが照射され、裏面３１Ｂ側に位置する部分の半導体基板３１に複数の低ライフタイム領域１３が形成される（低ライフタイム領域形成工程）。
【００５３】
次いで、図１５に示す工程では、図１４に示す半導体基板３１と照射用マスク３３とを接合する酸化膜２３をウエットエッチングにより除去することで、複数の低ライフタイム領域１３が形成された半導体基板３１から照射用マスク３３を取り外す。これにより、第２の実施の形態の半導体装置３０が製造される。なお、図１５では、図９に示す半導体装置３０を上下反転させた状態で図示している。
【００５４】
本実施の形態の半導体装置の製造方法によれば、半導体素子１２が形成され、板状とされた半導体基板３１の裏面３１Ｂ全体に酸化膜２３を形成後、酸化膜２３を介して、半導体基板３１と半導体基板３１に対して選択的にＨｅイオンを照射する照射用マスク３３とを接合し、その後、Ａｌ板２６及び照射用マスク３３を介して、半導体基板３１にＨｅイオンを選択的に照射して、裏面３１Ｂ側に位置する部分の半導体基板３１に複数の低ライフタイム領域１３を形成することにより、酸化膜２３は耐熱性に優れているため、Ｈｅイオンの照射に起因する半導体基板３１及び照射用マスク３３の温度上昇により半導体基板３１から照射用マスク３３が剥がれることを防止することが可能（半導体基板３１に対する照射用マスク３３の位置ずれを防止することも可能）となるため、半導体基板３１の所望の領域に精度良く低ライフタイム領域１３を形成することができる。
【００５５】
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００５６】
１０，３０  半導体装置
１１，３１  半導体基板
１１Ａ，２１Ａ，３１Ａ  表面
１１Ｂ，２１Ｂ，３１Ｂ  裏面
１２  半導体素子
１３  低ライフタイム領域
１４  基板本体
１５  枠部
１６，２６  凹部
２３  酸化膜
２５，３３  照射用マスク
２５Ａ，３３Ａ  上面
２５Ｂ，３３Ｂ  下面
２６Ａ  底面
３４  貫通部
３６  Ａｌ板
Ａ  半導体素子形成領域
Ｂ，Ｃ，Ｄ，Ｅ，Ｆ  厚さ
【図１】
2010171162.tif 000003
【図２】
2010171162.tif 000004
【図３】
2010171162.tif 000005
【図４】
2010171162.tif 000006
【図５】
2010171162.tif 000007
【図６】
2010171162.tif 000008
【図７】
2010171162.tif 000009
【図８】
2010171162.tif 000010
【図９】
2010171162.tif 000011
【図１０】
2010171162.tif 000012
【図１１】
2010171162.tif 000013
【図１２】
2010171162.tif 000014
【図１３】
2010171162.tif 000015
【図１４】
2010171162.tif 000016
【図１５】
2010171162.tif 000017