(57)【要約】【課題】スイッチング周波数の高周波化を図ることができる電流モード制御方式のスイッチングレギュレータを得る。【解決手段】演算増幅回路からなるセンスアンプ１１は、反転入力端の電圧が入力電圧ＶｉｎよりもオフセットＶｏｆ分だけ小さくなるように動作するため、ＰＭＯＳトランジスタＭ５がオフせずに、入力電圧Ｖｉｎと接地電圧との間に直列に接続された抵抗Ｒ３、ＰＭＯＳトランジスタＭ５及び抵抗Ｒ４にオフセットＶｏｆに応じた電流を流すようにし、このような状態からスイッチングトランジスタＭ１がオンし、電流センス回路４が電流検出を開始すると、すでにＰＭＯＳトランジスタＭ５がオンしているため、スイッチングトランジスタＭ１に流れる電流ｉ１の立ち上がりに追従して電流センス回路４の出力電圧Ｖｉも上昇するようにした。【選択図】図１
2010220355.tif 000002
【特許請求の範囲】
【請求項１】
入力端子に入力された入力電圧を、所定の定電圧に変換して出力端子から出力電圧として出力するスイッチングレギュレータにおいて、
制御電極に入力された制御信号に応じてスイッチングを行うスイッチ素子と、
該スイッチ素子のスイッチングによって前記入力電圧による充電が行われるインダクタと、
前記スイッチ素子がオフして該インダクタへの充電が停止すると、該インダクタの放電を行う整流素子と、
前記出力電圧に比例した比例電圧と所定の基準電圧との電圧差を増幅して出力する誤差増幅回路部と、
前記スイッチ素子がオンして該スイッチ素子に電流が流れる状態になると、該スイッチ素子を流れる電流の検出を行う電流検出回路部と、
該電流検出回路部で検出された電流に応じた傾斜を有するスロープ電圧を生成して出力するスロープ電圧生成回路部と、
該スロープ電圧と前記誤差増幅回路部の出力電圧との電圧比較を行い、該比較結果に応じて前記スイッチ素子のスイッチング制御を行うスイッチング制御回路部と、
を有し、
前記電流検出回路部は、
前記スイッチ素子がオンすると前記スイッチ素子の電流出力端の電圧を出力し、前記スイッチ素子がオフすると前記入力電圧を出力する電圧切換回路部と、
各入力端に前記入力電圧と該電圧切換回路部の出力電圧が対応して入力される、差動入力に所定のオフセットが設けられた演算増幅回路を使用して、前記入力電圧と前記電圧切換回路部の出力電圧との電圧差に比例した比例電流を生成して出力する比例電流生成回路部と、
を備えることを特徴とするスイッチングレギュレータ。
【請求項２】
前記電流検出回路部は、前記比例電流を電圧に変換して出力する電流−電圧変換回路部を備え、
前記比例電流生成回路部は、
一端が前記入力電圧に接続された抵抗と、
電流入力端が該抵抗の他端に接続されると共に電流出力端が前記電流−電圧変換回路部に接続され、制御電極が前記演算増幅回路の出力端に接続されたトランジスタと、
を備え、
前記演算増幅回路は、一方の入力端に前記電圧切換回路部の出力電圧が入力され、他方の入力端が前記抵抗と前記トランジスタとの接続部に接続されることを特徴とする請求項１記載のスイッチングレギュレータ。
【請求項３】
前記演算増幅回路は、前記電流−電圧変換回路部から出力された電圧が、前記スイッチ素子の電流出力端から出力された電流に比例した電圧になるように前記オフセットが設けられることを特徴とする請求項２記載のスイッチングレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流モード制御方式のスイッチングレギュレータに関し、特に、スイッチング周波数の高周波化を実現することができるスイッチングレギュレータに関する。
【背景技術】
【０００２】
従来、電流モード制御方式のスイッチングレギュレータは、電圧モード制御方式よりも、出力電圧の変動に対する応答速度が速く、出力電圧と基準電圧との電圧差を増幅する誤差増幅回路の位相補償が容易になる等の利点から広く使用されるようになっている。
図３は、このような電流モード制御方式のスイッチングレギュレータの従来例を示した回路図であり、図３では、電流モード制御を実現するための電流センス回路の一例を示している（例えば、特許文献１参照。）。
図３で示すように、電流センス回路にセンスアンプを利用する方式はよく用いられ、図３ではセンスアンプ３４と４４が使用されており、スイッチング素子１２に流れる正負の電流の検出を可能にしている。
しかし、特許文献１では、電流センス回路の応答速度の影響による出力波形の非線形領域については言及されておらず、その対策についても明記されていなかった。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
近年、外付け部品の小型化を図る等の理由のために、スイッチングレギュレータにおけるスイッチング周波数の高周波化が進められている。高周波のスイッチング周波数でスイッチングレギュレータを動作させようとすると、低周波のときよりも短いオンパルス及びオフパルスが必要になる。このため、前記のような電流センス回路を使用した電流モード制御方式のスイッチングレギュレータでは、該電流センス回路の応答速度の影響が大きくなり、必要とするオンパルス及びオフパルスを出力することができないという問題があった。
【０００４】
本発明は、このような問題を解決するためになされたものであり、スイッチング周波数の高周波化を図ることができる電流モード制御方式のスイッチングレギュレータを得ることを目的とする。
【課題を解決するための手段】
【０００５】
この発明に係るスイッチングレギュレータは、入力端子に入力された入力電圧を、所定の定電圧に変換して出力端子から出力電圧として出力するスイッチングレギュレータにおいて、
制御電極に入力された制御信号に応じてスイッチングを行うスイッチ素子と、
該スイッチ素子のスイッチングによって前記入力電圧による充電が行われるインダクタと、
前記スイッチ素子がオフして該インダクタへの充電が停止すると、該インダクタの放電を行う整流素子と、
前記出力電圧に比例した比例電圧と所定の基準電圧との電圧差を増幅して出力する誤差増幅回路部と、
前記スイッチ素子がオンして該スイッチ素子に電流が流れる状態になると、該スイッチ素子を流れる電流の検出を行う電流検出回路部と、
該電流検出回路部で検出された電流に応じた傾斜を有するスロープ電圧を生成して出力するスロープ電圧生成回路部と、
該スロープ電圧と前記誤差増幅回路部の出力電圧との電圧比較を行い、該比較結果に応じて前記スイッチ素子のスイッチング制御を行うスイッチング制御回路部と、
を有し、
前記電流検出回路部は、
前記スイッチ素子がオンすると前記スイッチ素子の電流出力端の電圧を出力し、前記スイッチ素子がオフすると前記入力電圧を出力する電圧切換回路部と、
対応する入力端に前記入力電圧と該電圧切換回路部の出力電圧が対応して入力される、差動入力に所定のオフセットが設けられた演算増幅回路を使用して、前記入力電圧と前記電圧切換回路部の出力電圧との電圧差に比例した比例電流を生成して出力する比例電流生成回路部と、
を備えるものである。
【０００６】
具体的には、前記電流検出回路部は、前記比例電流を電圧に変換して出力する電流−電圧変換回路部を備え、
前記比例電流生成回路部は、
一端が前記入力電圧に接続された抵抗と、
電流入力端が該抵抗の他端に接続されると共に電流出力端が前記電流−電圧変換回路部に接続され、制御電極が前記演算増幅回路の出力端に接続されたトランジスタと、
を備え、
前記演算増幅回路は、一方の入力端に前記電圧切換回路部の出力電圧が入力され、他方の入力端が前記抵抗と前記トランジスタとの接続部に接続されるようにした。
【０００７】
この場合、前記演算増幅回路は、前記電流−電圧変換回路部から出力された電圧が、前記スイッチ素子の電流出力端から出力された電流に比例した電圧になるように前記オフセットが設けられるようにした。
【発明の効果】
【０００８】
本発明のスイッチングレギュレータによれば、電流モード制御方式のスイッチングレギュレータにおいてスイッチング周波数の高周波化を実現させることができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１の実施の形態におけるスイッチングレギュレータの回路例を示した図である。
【図２】図１の各部の波形例を示した図である。
【図３】電流モード制御方式のスイッチングレギュレータの従来例を示した回路図である。
【発明を実施するための形態】
【００１０】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態におけるスイッチングレギュレータの回路例を示した図である。
図１のスイッチングレギュレータ１は、入力端子ＩＮに入力された入力電圧Ｖｉｎを所定の定電圧に降圧して出力電圧Ｖｏｕｔとして出力端子ＯＵＴから出力する電流モード制御方式の降圧型スイッチングレギュレータをなしている。
【００１１】
スイッチングレギュレータ１は、入力電圧Ｖｉｎの出力制御を行うためのスイッチング動作を行うＰＭＯＳトランジスタからなるスイッチングトランジスタＭ１と、ＮＭＯＳトランジスタからなる同期整流用トランジスタＭ２と、インダクタＬ１と、出力コンデンサＣ１と、出力電圧Ｖｏｕｔを分圧して分圧電圧Ｖｄ１を生成し出力する出力電圧検出用の抵抗Ｒ１，Ｒ２とを備えている。また、スイッチングレギュレータ１は、所定の基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路２と、前記分圧電圧Ｖｄ１と基準電圧Ｖｒｅｆとの電圧差を増幅して誤差電圧Ｖｅを生成し出力する誤差増幅回路３と、スイッチングトランジスタＭ１に流れる電流を検出して電圧に変換し出力する電流センス回路４と、電流センス回路４の出力電圧に応じた傾斜を有するスロープ電圧Ｖｃを生成して出力するスロープ電圧生成回路５とを備えている。
【００１２】
また、スイッチングレギュレータ１は、スロープ電圧Ｖｃと誤差電圧Ｖｅとの電圧比較を行って、誤差電圧Ｖｅに応じたパルス幅を有するＰＷＭ制御を行うためのパルス信号Ｓｐｗを生成して出力するＰＷＭコンパレータ６と、所定のクロック信号ＣＬＫを生成して出力する発振回路７と、クロック信号ＣＬＫでセットされ、ＰＷＭコンパレータ６からのパルス信号ＳｐｗでリセットされるＲＳフリップフロップ回路８と、ＲＳフリップフロップ回路８の出力端Ｑから出力された信号から、スイッチングトランジスタＭ１のスイッチング制御を行うための制御信号ＰＤと、同期整流用トランジスタＭ２のスイッチング制御を行うための制御信号ＮＤとを生成して出力するドライバ回路９とを備えている。
また、電流センス回路４は、非反転入力端に負のオフセットＶｏｆを有する演算増幅回路からなるセンスアンプ１１、インバータ回路１２、ＰＭＯＳトランジスタＭ３〜Ｍ５及び抵抗Ｒ３，Ｒ４で構成されている。
【００１３】
なお、スイッチングトランジスタＭ１はスイッチ素子を、同期整流用トランジスタＭ２は整流素子を、基準電圧発生回路２、誤差増幅回路３及び抵抗Ｒ１，Ｒ２は誤差増幅回路部を、電流センス回路４は電流検出回路部を、スロープ電圧生成回路５はスロープ電圧生成回路部をそれぞれなし、ＰＷＭコンパレータ６、発振回路７、ＲＳフリップフロップ回路８及びドライバ回路９はスイッチング制御回路部をなす。また、ＰＭＯＳトランジスタＭ３，Ｍ４及びインバータ回路１２は電圧切換回路部を、抵抗Ｒ３、ＰＭＯＳトランジスタＭ５及びセンスアンプ１１は比例電流生成回路部を、抵抗Ｒ４は電流−電圧変換回路部をそれぞれなす。また、スイッチングレギュレータ１において、インダクタＬ１及び出力コンデンサＣ１を除く各回路を１つのＩＣに集積するようにしてもよく、場合によっては、スイッチングトランジスタＭ１及び／又は同期整流用トランジスタＭ２、インダクタＬ１並びに出力コンデンサＣ１を除く各回路を１つのＩＣに集積するようにしてもよい。
【００１４】
入力端子ＩＮと接地電圧との間にはスイッチングトランジスタＭ１と同期整流用トランジスタＭ２が直列に接続され、スイッチングトランジスタＭ１と同期整流用トランジスタＭ２との接続部ＬＸと、出力端子ＯＵＴとの間にインダクタＬ１が接続されている。出力端子ＯＵＴと接地電圧との間には、抵抗Ｒ１及びＲ２の直列回路と出力コンデンサＣ１が並列に接続されている。抵抗Ｒ１と抵抗Ｒ２との接続部の電圧である分圧電圧Ｖｄ１は誤差増幅回路３の反転入力端に入力され、誤差増幅回路３の非反転入力端には基準電圧Ｖｒｅｆが入力されている。
【００１５】
電流センス回路４は、スイッチングトランジスタＭ１を流れた電流の検出を行い、該検出した電流を電圧に変換してスロープ電圧生成回路５に出力する。スロープ電圧生成回路５は、例えば所定の傾斜を有したのこぎり波信号を生成し該のこぎり波信号の電圧に、電流センス回路４から入力された電圧Ｖｉを加算してスロープ電圧Ｖｃを生成するように、スイッチングトランジスタＭ１に流れる電流に応じた傾斜を有するスロープ電圧Ｖｃを生成して出力する。ＰＷＭコンパレータ６の反転入力端には、誤差増幅回路３から出力された誤差電圧Ｖｅが入力され、ＰＷＭコンパレータ６の非反転入力端にはスロープ電圧Ｖｃが入力されている。
【００１６】
また、ＲＳフリップフロップ回路８において、セット入力端Ｓにはクロック信号ＣＬＫが入力され、リセット入力端ＲにはＰＷＭコンパレータ６から出力されたパルス信号Ｓｐｗが入力されている。ドライバ回路９は、ＲＳフリップフロップ回路８の出力端Ｑから出力された信号から制御信号ＰＤ及びＮＤをそれぞれ生成し、スイッチングトランジスタＭ１及び同期整流用トランジスタＭ２の各ゲートに対応して出力する。
【００１７】
電流センス回路４において、入力電圧Ｖｉｎとセンスアンプ１１の非反転入力端との間にはＰＭＯＳトランジスタＭ３が接続され、センスアンプ１１の非反転入力端と接続部ＬＸとの間にはＰＭＯＳトランジスタＭ４が接続されている。ＰＭＯＳトランジスタＭ３のゲートにはインバータ回路１２を介して制御信号ＰＤが入力され、ＰＭＯＳトランジスタＭ４のゲートには制御信号ＰＤが入力されている。入力電圧ＶｉｎとＰＭＯＳトランジスタＭ５のソースとの間には抵抗Ｒ３が接続され、ＰＭＯＳトランジスタＭ５のドレインと接地電圧との間には抵抗Ｒ４が接続されている。センスアンプ１１の出力端はＰＭＯＳトランジスタＭ５のゲートに接続され、センスアンプ１１の反転入力端はＰＭＯＳトランジスタＭ５のソースに接続されている。
【００１８】
ＰＭＯＳトランジスタＭ５のドレインと抵抗Ｒ４との接続部が電流センス回路４の出力端をなしており、該出力端から電圧Ｖｉが出力される。電圧Ｖｉは、スイッチングトランジスタＭ１がオンしているときの接続部ＬＸの電圧ＶＬＸに比例した電圧になる。スイッチングトランジスタＭ１がオンしているときの接続部ＬＸの電圧ＶＬＸは、入力電圧Ｖｉｎから、スイッチングトランジスタＭ１のオン抵抗とスイッチングトランジスタＭ１に流れる電流値を掛け合わせたものを引いた値で表される。このようなことから、電圧Ｖｉは、スイッチングトランジスタＭ１に流れた電流に比例したものになる。
【００１９】
このような構成において、誤差増幅回路３は、入力された分圧電圧Ｖｄ１と基準電圧Ｖｒｅｆとの電圧差を増幅して誤差電圧Ｖｅを生成し出力する。ＰＷＭコンパレータ６は、誤差電圧Ｖｅとスロープ電圧Ｖｃとの電圧比較を行い、該比較結果を示す信号であるパルス信号Ｓｐｗを生成してＲＳフリップフロップ回路８のリセット入力端Ｒに出力する。ＰＷＭコンパレータ６は、スロープ電圧Ｖｃが誤差電圧Ｖｅ以下である場合はローレベルの信号を出力する。この場合、ＲＳフリップフロップ回路８は、ハイレベルのクロック信号ＣＬＫが入力されると出力端Ｑをハイレベルにセットする。
【００２０】
ＲＳフリップフロップ回路８の出力端Ｑからハイレベルの信号が出力されると、ドライバ回路９は、スイッチングトランジスタＭ１及び同期整流用トランジスタＭ２の各ゲートにローレベルの制御信号ＰＤ及びＮＤをそれぞれ出力し、スイッチングトランジスタＭ１がオンして導通状態になると共に同期整流用トランジスタＭ２がオフして遮断状態になる。このため、インダクタＬ１と出力コンデンサＣ１との直列回路に入力電圧Ｖｉｎが印加され、スイッチングトランジスタＭ１から出力される電流は時間の経過と共に直線的に増加し、電流センス回路４から出力される電流検出電圧Ｖｉも直線的に上昇する。インダクタＬ１に流れる電流であるインダクタ電流ｉＬが、出力端子ＯＵＴから出力される出力電流ｉｏｕｔよりも大きくなると、出力コンデンサＣ１に電荷が蓄積され、出力電圧Ｖｏｕｔが上昇する。
【００２１】
また、ＲＳフリップフロップ回路８の出力端Ｑからローレベルの信号が出力されると、ドライバ回路９は、スイッチングトランジスタＭ１及び同期整流用トランジスタＭ２の各ゲートにハイレベルの制御信号ＰＤ及びＮＤをそれぞれ出力し、スイッチングトランジスタＭ１がオフして遮断状態になると共に同期整流用トランジスタＭ２がオンして導通状態になる。このため、インダクタＬ１に蓄えられていたエネルギーが放出され、これに伴って、インダクタ電流ｉＬは時間の経過と共に直線的に減少し、インダクタ電流ｉＬが出力電流ｉｏｕｔよりも小さくなると、出力コンデンサＣ１から電力が供給され、出力電圧Ｖｏｕｔが低下する。
【００２２】
また、ＰＷＭコンパレータ６は、スロープ電圧Ｖｃが誤差電圧Ｖｅを超えると、ハイレベルのパルス信号Ｓｐｗを出力してＲＳフリップフロップ回路８をリセットする。ＲＳフリップフロップ回路８は、ハイレベルのパルス信号Ｓｐｗが入力されている間は、クロック信号ＣＬＫの信号レベルに関係なく出力端Ｑをローレベルにし、前記と同様の動作が行われて出力電圧Ｖｏｕｔが低下する。
出力電圧Ｖｏｕｔが低下すると、誤差増幅回路３からの誤差電圧Ｖｅが上昇するため、スロープ電圧Ｖｃが誤差電圧Ｖｅを超えるまでの時間が長くなることからスイッチングトランジスタＭ１がオンする時間が長くなり、出力電圧Ｖｏｕｔを上昇させる。逆に、出力電圧Ｖｏｕｔが上昇した場合は、スイッチングトランジスタＭ１のオン時間が短くなって出力電圧Ｖｏｕｔは低下する。このように、出力電圧Ｖｏｕｔの電圧変動に応じてスイッチングトランジスタＭ１と同期整流用トランジスタＭ２を相補的にオン／オフさせる時間を制御することで、出力電圧Ｖｏｕｔが所定の電圧に安定化される。
【００２３】
ここで、図２は、図１の各部の波形例を示した図であり、図２（ａ）は、センスアンプ１１の非反転入力端にオフセットＶｏｆがない場合を示しており、図２（ｂ）は、センスアンプ１１の非反転入力端に負のオフセットＶｏｆがある場合を示している。図２を参照しながら図１の電流センス回路４の動作についてもう少し詳細に説明する。
ＰＭＯＳトランジスタＭ３及びＭ４は、制御信号ＰＤに応じたゲート信号を受けて、センスアンプ１１の非反転入力端への接続を切り換えている。制御信号ＰＤがハイ（Ｈｉｇｈ）レベルであるとき、すなわちスイッチングトランジスタＭ１がオフしているときは、ＰＭＯＳトランジスタＭ３がオンすると共にＰＭＯＳトランジスタＭ４がオフし、センスアンプ１１の非反転入力端には入力電圧Ｖｉｎが入力される。
【００２４】
一方、制御信号ＰＤがロー（Ｌｏｗ）レベルのとき、すなわちスイッチングトランジスタＭ１がオンしているときは、ＰＭＯＳトランジスタＭ３がオフすると共にＰＭＯＳトランジスタＭ４がオンし、センスアンプ１１の非反転入力端には接続部ＬＸの電圧ＶＬＸが入力される。スイッチングトランジスタＭ１がオンしているときの電圧ＶＬＸは、スイッチングトランジスタＭ１に流れた電流に比例したものになる。このため、電流センス回路４は、ＰＭＯＳトランジスタＭ３及びＭ４でセンスアンプ１１の非反転入力端への入力電圧を切り換えることにより、スイッチングトランジスタＭ１がオンしているときのみ電流検出を行い、スイッチングトランジスタＭ１がオフしているときには電流未検出状態になる構成をなしている。
【００２５】
仮にセンスアンプ１１の非反転入力端にオフセットＶｏｆがない場合、スイッチングトランジスタＭ１がオフ、すなわち電流未検出状態であるとき、センスアンプ１１の非反転入力端には入力電圧Ｖｉｎが入力される。このとき、センスアンプ１１は、反転入力端の電圧が入力電圧Ｖｉｎになるようにするために、ＰＭＯＳトランジスタＭ５のゲート電圧を上昇させてＰＭＯＳトランジスタＭ５を完全にオフさせ、入力電圧Ｖｉｎと接地電圧との間に直列に接続された抵抗Ｒ３、ＰＭＯＳトランジスタＭ５及び抵抗Ｒ４の直列回路に電流を流さなくなる。このような状態によりスイッチングトランジスタＭ１がオンし、電流センス回路４が電流検出を開始しようとすると、ＰＭＯＳトランジスタＭ５を完全にオフした状態からオンさせなければならず、スイッチングトランジスタＭ１に流れる電流ｉ１の立ち上がりに追従できない領域が発生する。
【００２６】
このため、オフセットＶｏｆがない場合を示した図２（ａ）における電流センス回路４の出力電圧Ｖｉ波形で示しているように、出力電圧Ｖｉの立ち上がり部分に非線形領域が存在するようになる。このような非線形領域が存在すると、ＰＷＭ制御で入出力電圧差が大きく、しかも小さいデューティサイクルが必要とされる場合、特に１回のスイッチング周期が短くなる高周波発振周波数での動作では、スロープ電圧Ｖｃにも非線形領域が発生し、安定したＰＷＭ制御動作を行うことができなくなるというように、スロープ電圧Ｖｃにも影響を及ぼす。
【００２７】
これに対して、センスアンプ１１の非反転入力端に負のオフセットＶｏｆがある図２（ｂ）の場合、電流センス回路４が電流未検出状態であると、センスアンプ１１は、反転入力端の電圧が入力電圧ＶｉｎよりもオフセットＶｏｆ分だけ小さくなるように動作するため、ＰＭＯＳトランジスタＭ５がオフせずに、入力電圧Ｖｉｎと接地電圧との間に直列に接続された抵抗Ｒ３、ＰＭＯＳトランジスタＭ５及び抵抗Ｒ４にオフセットＶｏｆに応じた電流を流すようにする。このような状態からスイッチングトランジスタＭ１がオンし、電流センス回路４が電流検出を開始すると、すでにＰＭＯＳトランジスタＭ５がオンしているため、スイッチングトランジスタＭ１に流れる電流ｉ１の立ち上がりに追従して電流センス回路４の出力電圧Ｖｉも上昇していき、図２（ａ）のような非線形領域はなくなる。
【００２８】
このように、本第１の実施の形態におけるスイッチングレギュレータは、電流未検出状態から電流検出状態への遷移時における電流検出動作の追従性がよくなるよう、センスアンプ１１の差動入力にオフセットＶｏｆを設けるようにした。このようにすることにより、入出力電圧差が大きく、小さいデューティサイクルが必要とされ、１回のスイッチング周期が短くなる高周波発振周波数での動作において、安定したＰＷＭ制御動作を行うことができ、スイッチング周波数の高周波化を図ることができる
【００２９】
なお、前記第１の実施の形態では、同期整流方式の降圧型スイッチングレギュレータを例にして説明したが、これは一例であり、本発明はこれに限定するものではなく、非同期整流方式の降圧型スイッチングレギュレータや、昇圧型スイッチングレギュレータや、反転型スイッチングレギュレータ等にも適用することができる。
【産業上の利用可能性】
【００３０】
本発明は、スイッチングレギュレータのスイッチングにおいて短いオン／オフ動作を可能にし、高周波での安定動作を実現できるため、外付け部品の小型化を可能にし、スイッチングレギュレータが使用される携帯機器の小型化につながるものである。
【符号の説明】
【００３１】
１  スイッチングレギュレータ
２  基準電圧発生回路
３  誤差増幅回路
４  電流センス回路
５  スロープ電圧生成回路
６  ＰＷＭコンパレータ
７  発振回路
８  ＲＳフリップフロップ回路
９  ドライバ回路
１１  センスアンプ
１２  インバータ回路
Ｍ１  スイッチングトランジスタ
Ｍ２  同期整流用トランジスタ
Ｍ３〜Ｍ５  ＰＭＯＳトランジスタ
Ｌ１  インダクタ
Ｃ１  出力コンデンサ
Ｒ１〜Ｒ４  抵抗
【先行技術文献】
【特許文献】
【００３２】
【特許文献１】特開２００６−１０９６８９
【図１】
2010220355.tif 000003
【図２】
2010220355.tif 000004
【図３】
2010220355.tif 000005