(57)【要約】【課題】活性層をエピタキシャル成長層のみで形成して、ＣＯＰの影響を排除することを可能にする。【解決手段】第１基板１１上にシリコンエピタキシャル成長層１２を形成する工程と、イオン注入によって第１基板１１側のシリコンエピタキシャル成長層１２中にスプリット層１４を形成する工程と、シリコンエピタキシャル成長層１２に第２基板１５を張り合わせる工程と、スプリット層１４で第１基板１１側を剥離する工程と、第２基板１５に形成されたシリコンエピタキシャル成長層１２の表面を研磨する工程と、シリコンエピタキシャル成長層１２に光電変換部２１、画素トランジスタ２３、周辺回路（図示せず）および配線層３１を形成する工程と、配線層３１側に第３基板１６を張り合わせる工程と、第２基板１５を除去してシリコンエピタキシャル成長層１２を露出させる工程を順に有する。【選択図】図１
2010067735.tif 000002
【特許請求の範囲】
【請求項１】
第１基板上にシリコンエピタキシャル成長層を形成する工程と、
イオン注入によって前記第１基板側の前記シリコンエピタキシャル成長層中にスプリット層を形成する工程と、
前記シリコンエピタキシャル成長層に第２基板を張り合わせる工程と、
前記スプリット層で前記第１基板側を剥離する工程と、
前記第２基板に形成された前記シリコンエピタキシャル成長層の表面を研磨する工程と、
前記シリコンエピタキシャル成長層に光電変換部、画素トランジスタ、周辺回路および配線層を形成する工程と、
前記配線層側に第３基板を張り合わせる工程と、
前記第２基板を除去して前記シリコンエピタキシャル成長層を露出させる工程を順に有する
固体撮像装置の製造方法。
【請求項２】
前記シリコンエピタキシャル成長層を形成した後で、前記第２基板を張り合わせる前に、前記第１基板および前記シリコンエピタキシャル成長層の表面に酸化膜を形成する工程を有する
請求項１記載の固体撮像装置の製造方法。
【請求項３】
前記第２基板に転写された前記シリコンエピタキシャル成長層は３μｍ以上８μｍ以下の厚さを有する
請求項１記載の固体撮像装置の製造方法。
【請求項４】
前記イオン注入は、水素もしくは不活性元素を用いたイオン注入である
請求項１記載の固体撮像装置の製造方法。
【請求項５】
前記第２基板は表面に酸化膜が形成された基板である
請求項１記載の固体撮像装置の製造方法。
【請求項６】
第１基板上にシリコンエピタキシャル成長層を形成する工程と、
イオン注入によって前記第１基板側の前記シリコンエピタキシャル成長層中にスプリット層を形成する工程と、
前記シリコンエピタキシャル成長層に第２基板を張り合わせる工程と、
前記スプリット層で前記第１基板側を剥離する工程と、
前記第２基板に形成された前記シリコンエピタキシャル成長層の表面を研磨する工程を順に有する
固体撮像装置の基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置の製造方法および固体撮像装置の基板の製造方法に関するものである。
【背景技術】
【０００２】
従来のバルク基板に比べ、高速動作化、低消費電力化、高集積化等に対して、数々の利点がＳＯＩ基板には期待されている。
ＳＯＩ基板は、支持基板上に酸化膜を挟んで単結晶シリコン層が形成されたものである。上記支持基板は、現存のウエハプロセスに適合する基板として、例えばシリコン基板が用いられる。また上記酸化膜は単結晶シリコン層（活性層）を電気的に分離するもので、いわゆる埋込み酸化膜で形成されている。また単結晶シリコン層には、光電変換部やトランジスタ等の素子が形成される。
【０００３】
上記単結晶シリコン層は、トランジスタ素子等を形成するには、例えば１００ｎｍ程度の膜厚が必要であり、現時点で既に実用化がなされている。このＳＯＩ基板の製法技術には、ＳＩＭＯＸ法とＳｍａｒｔｃｕｔ法がある。
ＳＩＭＯＸ法は、シリコン基板表面から高濃度の酸素注入を行い、熱処理後に埋込み酸化膜を形成する方法である。
スマートカット（Ｓｍａｒｔｃｕｔ）法は、シリコン基板表面を熱酸化した後、水素イオン注入によってシリコン内部にスプリット（Ｓｐｌｉｔ）面を予め形成したサンプルと別の基板を張り合わせ、上記スプリット面から支持基板を剥離する方法である（例えば、特許文献１参照）。
【０００４】
ＳＯＩ基板を、いわゆる裏面照射型の固体撮像装置に適用する場合、例えば３μｍ以上の単結晶シリコン層が必要となる。
３μｍ以上の単結晶シリコン層を得るべく、現時点では生産性、コスト等の観点からスマートカット法のＳＯＩ基板の単結晶シリコン層に、さらにシリコンエピタキシャル成長層を形成して、必要な厚さとなる活性層を確保している。
【０００５】
上記活性層に光電変換部等が形成される固体撮像装置では、特性劣化、具体的には白点レベルの悪化を招いている。
その理由は、ＳＯＩ基板の酸化膜上の単結晶シリコン層上にシリコンエピタキシャル成長を実施して、酸化膜上の単結晶シリコン層とシリコンエピタキシャル成長層で活性層を形成している。そのため、光電変換部等が形成される活性層に、バルク基板（ＣＺ結晶，ＭＣＺ結晶）が残るためである。
すなわち、活性層においてＣＯＰ（Crystal Originated Pit）の影響が避けられない。
そして光電変換領域にＣＯＰが存在すると、局所的に電子と正孔の生成比が高くなる現象を助長し、固体撮像素子の白点が増加することになる。
【０００６】
最表面のＣＯＰは、高温の水素雰囲気処理によって消滅させることができる。これは、ロジックデバイスの特性（主として、ゲート耐圧劣化、接合リーク成分の抑制）に対しては有効な処理方法となる。しかしながら、固体撮像装置の光電変換は、数μｍの厚さの単結晶シリコン層を必要とする。しかも、裏面照射型の固体撮像装置（例えば裏面照射面型ＣＭＯＳセンサ）では光入射面にＣＯＰを有する層が残存するため、白点発生の抑制に対して効果が得られない。
【０００７】
【特許文献１】特開２００２−３０５２９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
解決しようとする問題点は、固体撮像装置の光電変換部等が形成される活性層がバルクシリコン基板とエピタキシャル成長層で形成されているため、ＣＯＰの影響を受ける点である。
【０００９】
本発明は、活性層をエピタキシャル成長層のみで形成して、ＣＯＰの影響を排除することを可能にする。
【課題を解決するための手段】
【００１０】
本発明の固体撮像装置の製造方法は、第１基板上にシリコンエピタキシャル成長層を形成する工程と、イオン注入によって前記第１基板側の前記シリコンエピタキシャル成長層中にスプリット層を形成する工程と、前記シリコンエピタキシャル成長層に第２基板を張り合わせる工程と、前記スプリット層で前記第１基板側を剥離する工程と、前記第２基板に形成された前記シリコンエピタキシャル成長層の表面を研磨する工程と、前記シリコンエピタキシャル成長層に光電変換部、画素トランジスタ、周辺回路および配線層を形成する工程と、前記配線層側に第３基板を張り合わせる工程と、前記第２基板を除去して前記シリコンエピタキシャル成長層を露出させる工程を有する。
【００１１】
本発明の固体撮像装置の製造方法では、シリコンエピタキシャル成長層中の第１基板側に水素をイオン注入して、水素イオン注入した層で第１基板側を剥離することから、第２基板側にはシリコンエピタキシャル成長層のみ残される。すなわち、第１基板は完全に第２基板から剥離除去される。このようなシリコンエピタキシャル成長層に光電変換部が形成されるので、固体撮像素子の白点の発生を抑制することができる。
【００１２】
本発明の固体撮像装置の基板の製造方法は、第１基板上にシリコンエピタキシャル成長層を形成する工程と、イオン注入によって前記第１基板側の前記シリコンエピタキシャル成長層中にスプリット層を形成する工程と、前記シリコンエピタキシャル成長層に第２基板を張り合わせる工程と、前記スプリット層で前記第１基板側を剥離する工程と、前記第２基板に形成された前記シリコンエピタキシャル成長層の表面を研磨する工程を順に有する。
【００１３】
本発明の固体撮像装置の基板の製造方法では、シリコンエピタキシャル成長層中の第１基板側に水素をイオン注入して、水素イオン注入した層で第１基板側を剥離することから、第２基板側にはシリコンエピタキシャル成長層のみ残される。すなわち、第１基板は完全に第２基板側から剥離除去される。したがって、シリコンエピタキシャル成長層を固体撮像装置の光電変換部等が形成される活性層とした場合には、活性層はＣＯＰの影響を受けない。
【発明の効果】
【００１４】
本発明の固体撮像装置の製造方法は、支持基板となる第２基板にシリコンエピタキシャル成長層のみを残せるため、ＣＯＰの影響を排除することができるので、結晶性に優れた活性層を提供できるという利点がある。よって、固体撮像素子の白点の発生を抑制することができる。
【００１５】
本発明の固体撮像装置の基板の製造方法は、支持基板となる第２基板にシリコンエピタキシャル成長層のみを残せるため、ＣＯＰの影響を排除することができるので、結晶性に優れた活性層を提供できるという利点がある。
【発明を実施するための最良の形態】
【００１６】
本発明の固体撮像装置の基板の製造方法および固体撮像装置の製造方法に係る一実施の形態を、図１〜図２の製造工程断面図によって説明する。上記固体撮像装置の製造方法は、上記固体撮像装置の基板の製造方法で形成された基板を用いる。
【００１７】
図１（１）に示すように、第１基板１１上にシリコンエピタキシャル成長層１２を形成する。上記第１基板１１には、例えばシリコン基板を用いる。また、上記第１基板１１には、ゲッタリング層が形成されたシリコン基板を用いることもできる。
【００１８】
上記シリコンエピタキシャル成長は、通常のバルク（Ｂｕｌｋ）のシリコン基板上への成長となるため、一般的な技術（条件）での処理が可能となる。
上記エピタキシャル成長に用いるシリコン原料ガスには、四塩化シリコン（ＳｉＣｌ4）、トリクロロシラン（ＳｉＨＣｌ3）、ジクロロシラン（ＳｉＨ2Ｃｌ2）、モノシラン（ＳｉＨ4）等の通常の半導体プロセスで用いられる材料を使用することが可能である。例えば、トリクロロシラン（ＳｉＨＣｌ3）、ジクロロシラン（ＳｉＨ2Ｃｌ2）を用いる。
【００１９】
例えば、常圧ＣＶＤ法では、例えば、原料ガスにトリクロロシラン（ＳｉＨＣｌ3）を用い、その供給量を１ｇ／ｍｉｎ、成長雰囲気の圧力を１００ｋＰａ以下、基板温度を１１００℃とした。
例えば、減圧ＣＶＤ法では、例えば、原料ガスにジクロロシラン（ＳｉＨ2Ｃｌ2）を用い、その供給量を３００ｃｃ／ｍｉｎとし、成長雰囲気の圧力を１０ｋＰａ以下、基板温度を１０００℃とした。また、一例として、枚葉式エピタキシャル成長装置を用いた場合のエピタキシャル成長シーケンスを図３に示す。
【００２０】
上記エピタキシャル成長条件としては、常圧ＣＶＤ法、減圧ＣＶＤ法のいずれでも良く、成長温度は結晶性と生産性を満足する範囲とする。
【００２１】
また、エピタキシャル成長直前に、エピタキシャル成長を行うのと同一のチャンバ内で、塩化水素ガスを用いた気相エッチング（Ｖａｐｏｒ Ｅｔｃｈｉｎｇ）を実施することで、エピタキシャル成長の被成長面の金属汚染物を除去することができる。
なお、上記塩化水素ガスを用いた気相エッチングでは、面荒れの弊害を伴うこともあるが、その面荒れは、後の工程で上記第１基板１１を剥離するスプリット領域の外部で発生する。このため弊害を考慮することなく上記気相エッチングを適用すること可能となる。
よって、エピタキシャル成長層内の金属汚染レベルの低減化が図れる。
【００２２】
上記バルクのシリコン基板中の抵抗率（不純物濃度）は、例えば５Ωｃｍ〜２０Ωｃｍであり、その上にシリコンエピタキシャル成長によって抵抗率が例えば４０Ωｃｍ〜５０Ωｃｍのシリコンエピタキシャル成長層１２が形成される。したがって、抵抗率は、遷移領域でおよそ一桁程度の差が生じている。同様に、不純物濃度もおよそ一桁程度の差が生じている。
したがって、シリコン基板の第１基板１１からシリコンエピタキシャル成長層１２との間に抵抗率（不純物濃度）の遷移領域を有する。この遷移領域は、例えば３μｍ程度の厚さがある。上記遷移領域を取り込まず、シリコンエピタキシャル成長層１２で形成される活性層内の抵抗率が一定となるように、シリコンエピタキシャル成長層１２内のスプリット位置を選択して設定する。
なお、注入エネルギーを増大させることにより、スプリット面をシリコンエピタキシャル成長層１２より下層に位置する第１基板１１内とすることも可能である。この場合、上述した不純物の遷移領域を除去する関係上、第１基板１１の研磨量が増大するため、結果的に基板厚のバラつきが増大するので、特性維持の観点から望ましくない。なお、精密研磨（例えばＣＭＰ）を行うことで、基板厚のばらつきを低減することができる。
【００２３】
次に、図１（２）に示すように、熱酸化により上記第１基板１１および上記シリコンエピタキシャル成長層１２の表面に酸化膜１３を形成する。なお、この酸化膜１３は必ずしも形成しなくともかまわないが、この酸化膜１３は、後の工程における基板剥離工程でストッパもしくは剥離層として用いることができる。
【００２４】
次に、図１（３）に示すように、イオン注入によって上記第１基板１１側の上記シリコンエピタキシャル成長層１２中にスプリット層１４を形成する。例えば、このスプリット層１４は、第１基板１１側の表面より例えば０．５μｍ〜２μｍ程度の範囲内で後の工程における第１基板１１の剥離ができるように形成される。
【００２５】
上記イオン注入では、水素イオンを注入することにより、スプリット面となる脆弱な上記スプリット層１４が形成される。
従来技術のスマートカット法では、水素を数百ｋｅＶのエネルギーで、その投影飛程Ｒｐ（Ｐｒｏｊｅｃｔ Ｒａｎｇｅ）が１μｍ弱となるように、イオン注入条件を設定している。本発明では、イオン注入条件を、水素を数百ｋｅＶのエネルギーで、その投影飛程Ｒｐが４μｍ以上１１μｍ程度となるように設定する。すなわち、上記シリコンエピタキシャル成長層１２に固体撮像装置の光電変換部を形成することを考慮して、上記投影飛程Ｒｐは設定される。例えば、光電変換部が赤外領域の波長に感度を有するものであれば、完成時のシリコンエピタキシャル成長層１２の膜厚は１２μｍ程度必要であることを考慮して、上記投影飛程Ｒｐの上限を例えば１５μｍ程度とした。
【００２６】
上記イオン注入では、水素以外の不純物を用いることも可能である。例えば、ヘリウム（Ｈｅ）等の不活性元素を用いることができる。参考として、図４に、各種元素の投影飛程と注入エネルギーの関係を示す。図４より、例えば、水素をイオン注入する場合、投影飛程Ｒｐを１５μｍとするには、注入エネルギーを１ＭｅＶに設定すればよいことがわかる。
【００２７】
また、上記イオン注入時には、理想的な脆弱面を形成することを目的としてＲｐを狭めるべく、高温イオン注入法を適用することが有効である。参考として、図５に、ヒ素（Ａｓ）をイオン注入したときのイオン注入時の基板温度によるヒ素濃度と注入深さの関係を示す。基板温度を高温にしてイオン注入することで、チャネリングが抑制され、投影飛程Ｒｐの半値幅が狭められることがわかる。この現象は、水素等、他の元素にも同様に投影飛程Ｒｐの半値幅が狭められる。
【００２８】
次に、図１（４）に示すように、上記シリコンエピタキシャル成長層１２側に第２基板１５を張り合わせる。酸化膜１３が形成されている場合には、第２基板１５は酸化膜１３に張り合わされる。
上記第２基板１５は表面に酸化膜（図示せず）が形成されたものであってもよい。このように表面に酸化膜が形成された第２基板１５を用いた場合には、先の酸化膜１３を形成する工程を実施しなくとも、ＳＯＩ構造を形成することができきる。
【００２９】
次に、図１（５）に示すように、上記スプリット層１４で上記第１基板１１側を剥離する。このとき、上記スプリット層１４よりも第１基板１１側の上記シリコンエピタキシャル成長層１２の部分が第１基板１１とともに剥離される。
この結果、第２基板１５側にシリコンエピタキシャル成長層１２の主要部分が残される。
【００３０】
次に、図１（６）に示すように、上記第２基板１５に形成された上記シリコンエピタキシャル成長層１２の表面（スプリット面）を平坦化処理する。この平坦化処理は、例えば、高温条件下でのアニールもしくは研磨によって行なう。この研磨は、例えば、化学的機械研磨（ＣＭＰ）を用いる。
また、上記シリコンエピタキシャル成長層１２表面の自然酸化膜を除去するエッチングを行ってもよい。このとき、シリコンエピタキシャル成長層１２の側壁に形成されていた酸化膜１３も除去される。
このようにして、固体撮像装置の基板５が完成される。
【００３１】
次に、図２（７）に示すように、上記シリコンエピタキシャル成長層１２に光電変換部２１、画素トランジスタ２３、周辺回路（図示せず）および配線層３１を形成する。この配線層３１は、配線３２とこの配線３２を被覆する絶縁膜３３からなる。
上記シリコンエピタキシャル成長層１２の膜厚が例えば３μｍ以上１２μｍ以下に形成されていることから、画素トランジスタ２３、周辺回路のトランジスタ等を形成するには十分な厚さとなっている。通常、周辺回路等のロジック回路のトランジスタでは、チャネルを形成することができる膜厚、例えば１００ｎｍ程度の膜厚があれば十分となる。
一方、光電変換部２１を形成することを考慮すると、例えば近赤外、赤外領域の長波長の光を感知する光電変換部２１を形成する場合には１２μｍ程度の厚さがあれば十分である。また、可視光線を感知する光電変換部２１を形成する場合には、例えば３μｍ〜４μｍの厚さがあればよい。
【００３２】
次に、図２（８）に示すように、上記配線層３１側に第３基板１６を張り合わせる。この第３基板１６には、例えばシリコン基板を用いる。もしくはガラス基板、樹脂基板等を用いることも可能である。
【００３３】
次に、図２（９）に示すように、上記第２基板１５および酸化膜１３（前記図１（６）参照）を除去して上記シリコンエピタキシャル成長層１２を露出させる。
【００３４】
次に、図２（１０）に示すように、上記シリコンエピタキシャル成長層１２、絶縁膜３３に電極取り出し部１７を形成し、さらに上記シリコンエピタキシャル成長層１２上にカラーフィルター層４１、集光レンズ５１等を形成する。
このようにして、固体撮像装置１が完成される。
【００３５】
上記製造方法では、シリコンエピタキシャル成長層１２中の第１基板１１側に水素をイオン注入して、イオン注入して形成したスプリット層１４で第１基板１１側を剥離することから、第２基板１５側にはシリコンエピタキシャル成長層１２のみ残される。すなわち、第１基板１１とシリコンエピタキシャル成長層１２との界面は除去され、第１基板１１は完全に第２基板１５から剥離除去される。
このため、第１基板１１のＣＯＰの影響を排除することができるので、結晶性に優れたシリコンエピタキシャル成長層１２からなる活性層を提供できるという利点がある。
このようなシリコンエピタキシャル成長層１２に光電変換部２１が形成されるので、固体撮像素子１の白点の発生を低減することができる。
【００３６】
また、高い応力発生の懸念を伴うシリコンエピタキシャル成長層１２が、単純構造かつ高い実績を有するバルクシリコン基板の第１基板１１にのみ形成されるので、結果的に第１基板１１に内在する応力発生を抑制することが可能となる。
この点からも、応力起因の白点の発生を低減することが可能となる。
【００３７】
なお、従来技術では、ＳＯＩ基板の酸化膜上の単結晶シリコン層上にシリコンエピタキシャル成長を実施している。ＢＯＸ層と呼ばれる上記酸化膜が存在するため、エピタキシャル成長時における温度領域（例えば１０００℃〜１１００℃）で基板に反りが発生する。このため、エピタキシャル成長層が形成された基板が完成された状態では、単結晶シリコン層およびエピタキシャル成長層からなる活性層内で結晶歪みが増大する。このような応力起因の結晶性劣化が必然的に発生していた。
また、ＳＯＩ基板の単結晶シリコン層とシリコンエピタキシャル成長層との間で大きな応力歪みを生じるので、単結晶シリコンの格子間に外力が作用して発生するスリップラインは不可避であった。
また、上記酸化膜の存在により、エピタキシャル成長炉内での輻射効率の変動を来たすこと、温度変動を来たすことで、結晶性低下を招く可能性があった。
上記理由により、固体撮像装置の基板として重要視されるシリコン基板の結晶性劣化が問題となっていた。
本発明では、上記問題が解決される。
【００３８】
また、第１基板１１を剥離した後に、シリコンエピタキシャル成長層１２に第１基板１１とシリコンエピタキシャル成長層１２との界面を残さない。
このため、シリコン基板の第１基板１１からシリコンエピタキシャル成長層１２との間に生じる抵抗率（不純物濃度）の遷移領域が取り込まれないので、シリコンエピタキシャル成長層１２で形成される活性層内の抵抗率が一定となる。
したがって、抵抗率変動起因によるポテンシャル変動が生じなくなるので、ポテンシャル構造を設計通りとすることが可能となり、特性劣化を回避することが可能となる。
よって、この点からも白点の発生を低減することが可能となる。
【００３９】
なお、従来技術では、活性層は、バルク基板（バルクシリコン基板）とエピタキシャル成長層で形成されているため、バルク基板とエピタキシャル成長層との間で生じる不純物濃度（＝抵抗率）の変動や結晶性変動が避けられていなかった。
また、固体撮像装置の光電変換部（センサ）が形成される単結晶シリコン層の不純物濃度制御は、光電変換部におけるポテンシャルを決定する上で非常に重要な要件となっている。
ＣＺ法やＭＣＺ法による単結晶シリコンの形成技術では、Ｐ型／Ｎ型共に不純物種の偏析係数により、インゴットの部位（引き上げの初期と末期の領域）で不純物濃度の分布（差異）を発生する。
さらに、引き上げ法とエピタキシャル成長法による結晶性は、エピタキシャル成長の方が理想的な結晶性であることが知られている。現行法であるＣＺ法やＭＣＺ法による結晶上にエピタキシャル成長法で積み増しを行なった場合は、抵抗率、結晶性の揺らぎ（いわゆる遷移領域）が避けられず、白点発生に不利な状況となっていた。
本発明では、上記問題が解決される。
【００４０】
また、シリコンエピタキシャル成長層１２は、酸化膜等の酸素を含む物質がない状態の第１基板１１上に形成されることから、シリコンエピタキシャル成長層に酸素が入り込むことがない。
したがって、光電変換部２１を形成する活性層として酸素フリーな状態のシリコンエピタキシャル成長層１２を用いることができる。
この点からも、酸素による結晶性劣化（例えば酸素による応力起因の結晶性劣化）によるポテンシャル変動が生じなくなるので、白点の発生を低減することが可能となる。
【００４１】
なお、従来技術では、ＳＯＩ基板の酸化膜上の単結晶シリコン層上にシリコンエピタキシャル成長を実施しているため、その酸化膜から、エピタキシャル成長層の単結晶中に酸化剤（例えば酸素）の混入が発生し、結晶性の劣化が避けられていなかった。
すなわち、エピタキシャル成長時に、上記酸化膜が露出された部分では、原料ガスに含まれる水素が部分的ではあるが高温水素雰囲気（還元性雰囲気）として作用する。このため、絶えず酸素（酸化剤）を供給する状態となり、シリコンエピタキシャル成長層の結晶性の劣化が避けられていなかった。
本発明では、上記問題が解決される。
【００４２】
さらに、本製造方法では、第１基板１１に高い実績を有するゲッタリング（Ｇｅｔｔｅｒｉｎｇ）基板を適用する可能となるので、エピタキシャル成長工程の清浄化が可能となる。
以上、説明したように、固体撮像装置１の白点の発生を低減することが可能となる。
【００４３】
次に、本発明の固体撮像装置の製造方法で製造された固体撮像装置の一例として裏面照射型ＣＭＯＳイメージセンサを図６によって説明する。
【００４４】
図６に示すように、シリコンエピタキシャル成長層１２で形成される活性層には、入射光を電気信号に変換する光電変換部（例えばフォトダイオード）２１、転送トランジスタ、増幅トランジスタ、リセットトランジスタ等の画素トランジスタ２３（図面ではその一部を図示）等を有する複数の画素部２５が形成されている。さらに、各光電変換部２１から読み出した信号電荷を処理する信号処理部（図示せず）が形成されている。
【００４５】
上記画素部２５の周囲の一部、例えば行方向もしくは列方向の画素部２５間には、素子分離領域２６が形成されている。
【００４６】
また、上記光電変換部２１が形成されたシリコンエピタキシャル成長層１２の表面側（図面ではシリコンエピタキシャル成長層１２の下側）には配線層３１が形成されている。この配線層３１は、配線３２とこの配線３２を被覆する絶縁膜３３からなる。上記配線層３１には、第３基板１６が形成されている。
【００４７】
さらに、上記固体撮像装置１には、シリコンエピタキシャル成長層１２裏面側に光透過性を有する平坦化膜６１が形成されている。さらにこの平坦化膜６１（図面で上面側）には、カラーフィルター層４１が形成されている。また、上記カラーフィルター層４１上には、各光電変換部２１に入射光を集光させる集光レンズ５１が形成されている。
【００４８】
上記固体撮像装置１は、入射光の量子効率を改善すべく、光電変換部よりも入射光が入射される側に配線層が形成されている表面照射型ＣＭＯＳイメージセンサの構造とは異なり、配線層３１よりも入射光が入射される側に光電変換部２１が位置する構造となっている。このため、配線層３１による入射光のケラレ現象が回避される。
【００４９】
次に、上記固体撮像装置１の適用例の一例を、図７のブロック図によって説明する。この撮像装置には、例えば、ビデオカメラ、デジタルスチルカメラ、携帯電話のカメラ等がある。
【００５０】
図７に示すように、撮像装置１００は、撮像部１０１に固体撮像装置（図示せず）を備えている。この撮像部１０１の集光側には像を結像させる結像光学部１０２が備えられ、また、撮像部１０１には、それを駆動する駆動回路、固体撮像装置で光電変換された信号を画像に処理する信号処理回路等を有する信号処理部１０３が接続されている。また上記信号処理部によって処理された画像信号は画像記憶部（図示せず）によって記憶させることができる。このような撮像装置１００において、上記固体撮像装置には、本発明の製造方法で説明された固体撮像装置１を用いることができる。
【００５１】
上記撮像装置１００では、本願発明の固体撮像装置１を用いることから、白点を低減できる固体撮像装置を用いているので、高品位な映像を記録できるという利点があるという利点がある。
【００５２】
なお、上記撮像装置１００は、上記構成に限定されることはなく、固体撮像装置を用いる撮像装置であれば如何なる構成のものにも適用することができる。
【００５３】
上記固体撮像装置１はワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
また、本発明は、固体撮像装置のみではなく、撮像装置にも適用可能である。この場合、撮像装置として、高画質化の効果が得られる。ここで、撮像装置は、例えば、カメラや撮像機能を有する携帯機器のことを示す。また「撮像」は、通常のカメラ撮影時における像の撮りこみだけではなく、広義の意味として、指紋検出なども含むものである。
【図面の簡単な説明】
【００５４】
【図１】本発明の固体撮像装置の基板の製造方法および固体撮像装置の製造方法に係る一実施の形態を示した製造工程断面図である。
【図２】本発明の固体撮像装置の基板の製造方法および固体撮像装置の製造方法に係る一実施の形態を示した製造工程断面図である。
【図３】枚葉式エピタキシャル成長装置を用いた場合のエピタキシャル成長シーケンス図である。
【図４】各種元素の投影飛程と注入エネルギーとの関係図である。
【図５】ヒ素をイオン注入したときの基板温度によるヒ素濃度と注入深さの関係図である。
【図６】裏面照射型ＣＭＯＳイメージセンサの概略を示した斜視断面図である。
【図７】撮像装置の構成を示したブロック図である。
【符号の説明】
【００５５】
１…固体撮像装置、１１…第１基板、１２…シリコンエピタキシャル成長層、１４…スプリット層１４、１５…第２基板、１６…第３基板、２１…光電変換部、２３…画素トランジスタ、３１…配線層
【図１】
2010067735.tif 000003
【図２】
2010067735.tif 000004
【図３】
2010067735.tif 000005
【図４】
2010067735.tif 000006
【図５】
2010067735.tif 000007
【図６】
2010067735.tif 000008
【図７】
2010067735.tif 000009