(57)【要約】【課題】金属薄膜パターンの端部におけるバリ発生を確実に防止できる金属薄膜の製造方法および半導体装置の製造方法を提供する。【解決手段】本発明は、所定パターンの金属薄膜パターン８を形成するための方法であって、下地の上に、前記パターンのエッジに対応する位置近傍に壁面を有する段差パターン３を形成する工程と、段差パターン３を含む下地全体にレジスト４を塗布する工程と、塗布したレジスト４に対して、前記パターンの反転パターンとなるようにパターニングを施す工程と、レジスト４および段差パターン３を含む下地全体に金属薄膜５を形成する工程と、溶剤を塗布して、レジスト４および該レジスト４上に位置する金属薄膜５を除去する工程とを含む。【選択図】図２
2010258336.tif 000002
【特許請求の範囲】
【請求項１】
所定パターンの金属薄膜を形成するための方法であって、
下地の上に、前記パターンのエッジに対応する位置近傍に壁面を有する段差パターンを形成する工程と、
段差パターンを含む下地全体にレジストを塗布する工程と、
塗布したレジストに対して、前記パターンの反転パターンとなるようにパターニングを施す工程と、
レジストおよび段差パターンを含む下地全体に金属薄膜を形成する工程と、
溶剤を塗布して、レジストおよび該レジスト上に位置する金属薄膜を除去する工程とを含むことを特徴とする金属薄膜の製造方法。
【請求項２】
段差パターンは、導電性膜であることを特徴とする請求項１記載の金属薄膜の製造方法。
【請求項３】
段差パターンは、絶縁性膜であって、
段差パターン形成工程において、段差パターンとともに、半導体素子に必要な絶縁膜を形成することを特徴とする請求項１記載の金属薄膜の製造方法。
【請求項４】
段差パターンは、逆テーパーの断面形状を有することを特徴とする請求項１記載の金属薄膜の製造方法。
【請求項５】
レジストパターニング工程において、レジストのエッジと段差パターンとの隙間が１〜１０μｍとなるようにパターニングを行うことを特徴とする請求項１記載の金属薄膜の製造方法。
【請求項６】
半導体基板に、半導体素子を形成する工程と、
請求項１〜５のいずれかに記載の金属薄膜の製造方法を用いて、半導体基板に金属配線を形成する工程とを含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リフトオフ法を用いて金属薄膜パターンを形成するための金属薄膜の製造方法および、これを用いた半導体装置の製造方法に関する。
【背景技術】
【０００２】
１）通常のプラズマエッチングプロセスではパターン形成が困難であるＡｕなどの金属薄膜のパターンを形成する場合、２）プラズマエッチングプロセスでは基板にダメージが入る場合、あるいは、３）ウェットエッチングプロセスでは基板や下地の薄膜がエッチングされてしまう場合、一般に、リフトオフ法の適用が考えられる。
【０００３】
リフトオフ法では、基板や下地の薄膜上にレジストパターンを形成して、その上にＡｕなどの金属薄膜を付着させ、その後、有機溶剤を用いてレジストを溶解することにより、レジストの上に付着している金属薄膜を剥離し、その結果、Ａｕなどの金属薄膜パターンを形成することができる。このようなパターン形成方法では、金属薄膜の下のレジストを溶解させる必要があることから、レジストに有機溶剤を接触させる技術が必要である。
【０００４】
例えば、特許文献１または２では、有機溶剤を用いてレジストを溶解させる前に、レジストや金属薄膜に温度変化を加え、レジストと金属薄膜の熱膨張率の違いに起因した応力を発生させ、これによりレジスト上の金属薄膜に亀裂を生じさせて、有機溶剤がレジスト中に入り込み易くしている。
【０００５】
一方、リフトオフ法を用いて金属薄膜パターンを形成した場合、図８に示すようなバリ１１が生ずることがある。これは、レジスト４の側面などに付着していた金属薄膜５がリフトオフでは剥離されずに、パターン端部に残ってしまう現象である。金属薄膜パターンの端部にバリが残ると、電気絶縁を要する箇所が短絡する不良や、外力によって破断したバリの破片が周囲の処理装置に付着して、次の試料にキズをつける不良などが起こる可能性が高くなる。
【０００６】
こうしたバリ対策として、例えば、特許文献３では、レジストの断面形状をオーバーハング形状にすることにより、レジスト上の金属薄膜と、基板や下地の上に位置する金属薄膜とが連続して形成されないようにして、バリの発生を抑制している。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００４−１０３６２５号公報
【特許文献２】特開２００３−８５９６５号公報
【特許文献３】特開平７−１６８３６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１または２のように、レジストに温度変化を加えて金属薄膜に小さな亀裂を発生させる方法では、亀裂が金属薄膜パターンとレジストとの境目に発生するとは限らず、バリが残る可能性は高い。
【０００９】
また、スパッタ法や真空蒸着法などを用いて金属薄膜を形成する場合、金属粒子の速度成分は、基板に対して垂直な方向だけでなく、それ以外の斜め方向の成分を有している。そのため、特許文献３のようにレジストの断面形状をオーバーハング形状にしただけでは、斜め入射の金属粒子がレジストの側壁に付着する場合がある。例えば、金属薄膜パターンの幅が広く、オーバーハング形状のレジストパターンが孤立する場合、斜め入射の金属粒子がレジスト側面に付着するため、バリ抑制対策としては十分ではない。
【００１０】
本発明の目的は、金属薄膜パターンの端部におけるバリ発生を抑制できる金属薄膜の製造方法および半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明は、所定パターンの金属薄膜を形成するための方法であって、
下地の上に、前記パターンのエッジに対応する位置近傍に壁面を有する段差パターンを形成する工程と、
段差パターンを含む下地全体にレジストを塗布する工程と、
塗布したレジストに対して、前記パターンの反転パターンとなるようにパターニングを施す工程と、
レジストおよび段差パターンを含む下地全体に金属薄膜を形成する工程と、
溶剤を塗布して、レジストおよび該レジスト上に位置する金属薄膜を除去する工程とを含むことを特徴とする。
【発明の効果】
【００１２】
本発明によれば、段差パターンの壁面とレジストのエッジとの間に急峻な隙間が存在するようになるため、この状態で金属薄膜を形成した場合、隙間は、金属薄膜の成膜が困難な、いわゆるカバレッジの悪い部分となる。その結果、隙間には金属薄膜が殆ど存在しなくなるため、リフトオフの際、溶剤がこの隙間を通ってレジスト中に入り込み易くなるとともに、バリの発生を抑制できる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態１に係る金属薄膜パターンを形成する工程の一例を示す平面図である。
【図２】図１中の点線に沿った部分断面図である。
【図３】段差パターンとレジストの間の隙間における金属薄膜の成膜状態を示す断面図である。
【図４】バリ発生率と隙間の幅との関係を示すグラフである。
【図５】本発明の実施の形態２に係る金属薄膜パターンを形成する工程の他の例を示す平面図である。
【図６】図５中の点線に沿った部分断面図である。
【図７】本発明の実施の形態３に係る段差パターンの他の形状を示す断面図である。
【図８】従来の方法におけるバリ発生の様子を示す断面図である。
【発明を実施するための形態】
【００１４】
実施の形態１．
図１は、金属薄膜パターンを形成する工程の一例を示す平面図である。図２は、図１中の点線に沿った部分断面図である。ここでは、図１（ｅ）に示すように、金属薄膜パターン８が矩形状となるようにパターニングを行う場合を例示するが、本発明は任意のパターン形状に適用可能である。
【００１５】
まず、図１（ａ）と図２（ａ）に示すように、基板１の上に金属電極２を形成する。ここで、基板１は、例えば、Ｓｉなどの半導体基板であり、金属電極２は、例えば、Ａｌ合金やＴｉ合金などの金属材料で形成される。基板１には、公知の半導体素子製造技術を用いて、トランジスタなどの半導体素子が予め形成されており、続いて、以下に説明する金属薄膜の製造方法を用いて基板１に金属配線を形成することによって、各種半導体装置の製造が可能である。
【００１６】
次に、図１（ｂ）と図２（ｂ）に示すように、図１（ｅ）の金属薄膜パターン８のエッジに対応する位置近傍に壁面を有する段差パターン３を形成する。ここでは、一例として、断面が台形状で、下底の幅が約３μｍ、高さが約２μｍである段差パターン３を形成している。ここで、下地となる金属電極２が、真空蒸着法で成膜されたアルミ膜やＣＶＤ法で形成されたタングステン膜のように表面粗さが大きい膜の場合は、金属電極２の凹凸面の最も高い位置から更に２μｍ程度加算した高さを持つ段差パターン３を形成することが好ましい。
【００１７】
段差パターン３は、電気特性の安定化のため、金属薄膜パターン８と同程度の導電性を有する膜であることが好ましいが、絶縁膜でも構わない。段差パターン３を形成する方法としては、金属薄膜もしくは絶縁膜を、上記所定の高さが得られる厚みで全面成膜した後、通常のフォトリソグラフィー技術を用いてレジストのパターニングを行う。その後、ドライエッチングもしくはウエットエッチングにより段差パターン３の形状に形成する。
【００１８】
次に、段差パターン３を含む下地全体にレジストを塗布する。続いて、フォトリソグラフィー技術を用いて、塗布したレジストに対して図１（ｅ）の金属薄膜パターン８の反転パターンとなるようにパターニングを施す。これにより図１（ｃ）と図２（ｃ）で示すように、金属薄膜パターン８の形成領域以外の領域全てがレジスト４によって被覆される。このレジスト４は、次に成膜する金属薄膜５に対するマスクとなる。レジスト４の厚さは、好ましくは約３μｍである。
【００１９】
次に、図１（ｄ）と図２（ｄ）に示すように、レジスト４および段差パターン３を含む下地全体に、スパッタ法または真空蒸着法を用いてＡｕやＭｏなどの金属薄膜５を成膜する。このとき段差パターン３の壁面とレジスト４のエッジは接近しており、両者間には急峻で深い隙間が存在するようになる。そのため、金属薄膜５を成膜する際、基板１に対して垂直以外の方向から入射する金属粒子に対して、レジスト４の側壁は段差パターン３の影になり、段差パターン３の側壁もレジスト４の影になり、その結果、レジスト４の側壁および段差パターン３の側壁に金属薄膜５が付着しにくくなる。
【００２０】
図３は、段差パターン３とレジスト４の間の隙間６における金属薄膜５の成膜状態を示す断面図である。この隙間６は、金属薄膜５のカバレッジが悪くなり、レジスト４の側壁に金属薄膜５が成膜されない部分、即ち、不連続部分が発生する。
【００２１】
図４は、バリ発生率と隙間６の幅との関係を示すグラフである。このグラフは、実験的に得られたものである。隙間６の幅が下地表面において１０μｍよりも大きい場合、段差パターン３およびレジスト４は、相対する側壁への金属粒子付着に対して防護壁として機能しなくなり、金属薄膜５に対するカバレッジ悪化の効果が発揮できない。一方、隙間６の幅が１μｍより小さい場合、段差パターン３の上部および側壁に成膜された金属薄膜５と、レジスト４上部および側壁に成膜された金属薄膜５とが互いに繋がってしまい、リフトオフ後のバリ発生率が増加してしまう。従って、隙間６の幅は、下地表面において１〜１０μｍであることが好ましい。
【００２２】
次に、図１（ｅ）と図２（ｅ）に示すように、ノズル９から基板１に向けてレジスト４を溶解する溶剤、例えば、有機溶剤を塗布する。レジスト４は、有機溶剤によって溶解するとともに、レジスト４の上部に付着した金属薄膜５も基板１から剥離する。このとき、レジスト４に金属薄膜５が成膜されていない箇所、即ち、レジスト４と段差パターン３との間に位置する隙間６を通って有機溶剤がレジスト４中に入り込むことができ、有機溶剤とレジスト４との接触が容易になる。
【００２３】
このように段差パターン３によってレジスト４との間に急峻な隙間を形成することにより、段差パターン３とレジスト４との間に成膜される金属薄膜５のカバレッジを悪化させることが可能になり、金属薄膜５に、亀裂などの不連続部分を発生させることができる。そのため、有機溶剤を用いたリフトオフの際、有機溶剤が亀裂から容易にレジスト４に染み込むことが可能となり、バリ発生が抑制された金属薄膜パターン８を形成することが可能になる。
【００２４】
なお、本実施形態では、基板１上に形成された金属電極２を下地として金属薄膜パターン８を形成する場合を例示したが、本発明は、基板１上に直接に金属薄膜のパターニングを行う場合、あるいは基板１上に複数の各種層を形成したものを下地として金属薄膜のパターニングを行う場合にも適用可能である。
【００２５】
実施の形態２．
図５は、金属薄膜パターンを形成する工程の他の例を示す平面図である。図６は、図５中の点線に沿った部分断面図である。ここでは、図５（ｅ）に示すように、金属薄膜パターン８が矩形状となるようにパターニングを行う場合を例示するが、本発明は任意のパターン形状に適用可能である。
【００２６】
まず、図５（ａ）と図６（ａ）に示すように、基板１の上に金属電極２を形成する。ここで、基板１は、例えば、Ｓｉなどの半導体基板であり、金属電極２は、例えば、Ａｌ合金やＴｉ合金などの金属材料で形成される。基板１には、公知の半導体素子製造技術を用いて、トランジスタなどの半導体素子が予め形成されており、続いて、以下に説明する金属薄膜の製造方法を用いて基板１に金属配線を形成することによって、各種半導体装置の製造が可能である。
【００２７】
次に、図５（ｂ）と図６（ｂ）に示すように、図１（ｅ）の金属薄膜パターン８のエッジに対応する位置近傍に壁面を有する段差パターン３を形成する。ここでは、一例として、断面が台形状で、下底の幅が約３μｍ、高さが約２μｍである段差パターン３を形成している。ここで、下地となる金属電極２が、真空蒸着法で成膜されたアルミ膜やＣＶＤ法で形成されたタングステン膜のように表面粗さが大きい膜の場合は、金属電極２の凹凸面の最も高い位置から更に２μｍ程度加算した高さを持つ段差パターン３を形成することが好ましい。
【００２８】
本実施形態では、段差パターン３は絶縁性膜であって、段差パターン３の形成と同時に段差パターン３と同質の絶縁膜１０を形成している。絶縁膜１０は、金属配線間の絶縁や電極間の絶縁など、半導体素子の機能に必要な膜であり、ＳｉＮ、ＳｉＯ２、ポリイミドなどで形成される。こうした絶縁膜は、例えば、半導体素子の電気特性の安定性や信頼性を向上させることを目的として、半導体素子の外周部に形成する場合が多い。
【００２９】
段差パターン３および絶縁膜１０を形成する方法としては、絶縁材料を全面成膜した後、通常のフォトリソグラフィー技術を用いてレジストのパターニングを行う。その後、ドライエッチングもしくはウエットエッチングにより、段差パターン３および絶縁膜１０の形状に形成する。
【００３０】
次に、段差パターン３および絶縁膜１０を含む下地全体にレジストを塗布する。続いて、フォトリソグラフィー技術を用いて、塗布したレジストに対して図５（ｅ）の金属薄膜パターン８の反転パターンとなるようにパターニングを施す。これにより図５（ｃ）と図６（ｃ）で示すように、金属薄膜パターン８の形成領域以外の領域全てがレジスト４によって被覆される。このレジスト４は、次に成膜する金属薄膜５に対するマスクとなる。レジスト４の厚さは、好ましくは約３μｍである。
【００３１】
次に、図５（ｄ）と図６（ｄ）に示すように、レジスト４、段差パターン３および絶縁膜１０を含む下地全体に、スパッタ法または真空蒸着法を用いてＡｕやＭｏなどの金属薄膜５を成膜する。このとき段差パターン３の壁面とレジスト４のエッジは接近しており、両者間には急峻で深い隙間が存在するようになる。そのため、金属薄膜５を成膜する際、基板１に対して垂直以外の方向から入射する金属粒子に対して、レジスト４の側壁は段差パターン３の影になり、段差パターン３の側壁もレジスト４の影になり、その結果、レジスト４の側壁および段差パターン３の側壁に金属薄膜５が付着しにくくなる。
【００３２】
隙間の幅は、実施の形態１と同様な理由により、下地表面において１〜１０μｍであることが好ましい。
【００３３】
次に、図５（ｅ）と図６（ｅ）に示すように、ノズル９から基板１に向けてレジスト４を溶解する溶剤、例えば、有機溶剤を塗布する。レジスト４は、有機溶剤によって溶解するとともに、レジスト４の上部に付着した金属薄膜５も基板１から剥離する。このとき、レジスト４に金属薄膜５が成膜されていない箇所、即ち、レジスト４と段差パターン３との間に位置する隙間を通って有機溶剤がレジスト４中に入り込むことができ、有機溶剤とレジスト４との接触が容易になる。
【００３４】
このように本実施形態では、段差パターン３の形成と絶縁膜１０の形成を同一工程で行うことによって、工程数の増加を抑制できるため、半導体素子を低コストで製造できる。
【００３５】
実施の形態３．
図７は、段差パターン３の他の形状を示す断面図である。段差パターン３は、実施の形態１，２における台形とは異なって、逆台形の断面形状、即ち、下地側にある下底より上底が長い逆テーパーの断面形状であることが好ましい。さらに、実施の形態２のように、段差パターン３と同質の絶縁膜１０を同時に形成する場合、絶縁膜１０についても段差パターン３と同様に逆テーパーの断面形状であることが好ましい。
【００３６】
こうした断面形状の場合、レジスト４と段差パターン３との間に位置する隙間の断面形状は、下地側の幅が大きいテーパー状になる。そのため、隙間に対する金属薄膜５のカバレッジがより悪化するようになり、隙間における金属薄膜５の付着がより妨げられる。その結果、リフトオフの際、有機溶剤がより容易に染み込むようになり、有機溶剤の使用量を低減できる。しかも、隙間における金属薄膜５の付着量が減少するため、バリの発生量をより低減できる。
【符号の説明】
【００３７】
１  基板、  ２  金属電極、  ３  段差パターン、  ４  レジスト、  ５  金属薄膜、
６  隙間、  ８  金属薄膜パターン、  ９  ノズル、  １０  絶縁膜、  １１  バリ。
【図１】
2010258336.tif 000003
【図２】
2010258336.tif 000004
【図３】
2010258336.tif 000005
【図４】
2010258336.tif 000006
【図５】
2010258336.tif 000007
【図６】
2010258336.tif 000008
【図７】
2010258336.tif 000009
【図８】
2010258336.tif 000010