(57)【要約】      （修正有）【課題】半導体パッケージに熱が加えられた場合に、半導体装置と配線基板とを接合する接合部に生じる応力を緩和し、クラックの発生を防止できる半導体パッケージ、及び、その製造方法を提供する。【解決手段】配線基板３０上に半導体装置２０が実装されている半導体パッケージ１０であって、前記半導体装置２０は、半導体チップ２１と、前記半導体チップ２１の一方の面から他方の面に貫通する貫通孔２３と、一方の端部が前記一方の面に固定され、他方の端部が前記貫通孔２３の壁面と接触しないように前記貫通孔に挿入され前記他方の面から突出する貫通電極２６と、前記貫通電極２６の前記他方の端部に形成された接続端子２７と、を有し、前記接続端子２７は、前記配線基板３０と電気的に接続されていることを特徴とする。【選択図】図２
2010067938.tif 000002
【特許請求の範囲】
【請求項１】
配線基板上に半導体装置が実装されている半導体パッケージであって、
前記半導体装置は、半導体チップと、
前記半導体チップの一方の面から他方の面に貫通する貫通孔と、
一方の端部が前記一方の面に固定され、他方の端部が前記貫通孔の壁面と接触しないように前記貫通孔に挿入され前記他方の面から突出する貫通電極と、
前記貫通電極の前記他方の端部に形成された接続端子と、を有し、
前記接続端子は、前記配線基板と電気的に接続されていることを特徴とする半導体パッケージ。
【請求項２】
配線基板上にインターポーザを介して半導体装置が実装されている半導体パッケージであって、
前記インターポーザは、基板と、
前記基板の一方の面から他方の面に貫通する貫通孔と、
一方の端部が前記一方の面に固定され、他方の端部が前記貫通孔の壁面と接触しないように前記貫通孔に挿入され前記他方の面から突出する貫通電極と、
前記貫通電極の前記他方の端部に形成された接続端子と、を有し、
前記接続端子は、前記配線基板と電気的に接続され、
前記貫通電極の前記一方の端部は、前記半導体装置と電気的に接続されていることを特徴とする半導体パッケージ。
【請求項３】
前記貫通電極の前記一方の端部は、前記半導体チップの配線層と電気的に接続されていることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記貫通電極は、前記貫通孔の壁面と接触しないように前記貫通孔内に配置された貫通部と、
前記貫通部と一体的に構成されると共に、前記一方の面に固定されたバネ性を有する支持部と、を備えていることを特徴とする請求項１乃至３の何れか一項記載の半導体パッケージ。
【請求項５】
前記貫通部の側面は、前記半導体チップ又は前記基板を構成するシリコンにより覆われており、前記貫通部の側面を覆う前記シリコンは、前記貫通孔の壁面と接触していないことを特徴とする請求項４記載の半導体装置。
【請求項６】
前記貫通孔の壁面は、絶縁膜で覆われていることを特徴とする請求項１乃至５の何れか一項記載の半導体パッケージ。
【請求項７】
前記貫通電極は、Ｃｕから構成されていることを特徴とする請求項１乃至６の何れか一項記載の半導体パッケージ。
【請求項８】
半導体チップと、前記半導体チップの一方の面から他方の面に貫通する貫通孔と、前記貫通孔の壁面と接触しないように前記貫通孔に挿入され、一方の端部が前記一方の面に固定され、他方の端部が前記他方の面から突出する貫通電極と、前記貫通電極の前記他方の端部に形成された接続端子と、を有する半導体装置と、
前記接続端子を介して前記半導体装置と電気的に接続されている配線基板と、を有する半導体パッケージの製造方法であって、
前記半導体チップに貫通孔を形成する貫通孔形成工程と、
前記貫通孔の内部に金属を充填し前記貫通電極の一部を構成する貫通部を形成する貫通部形成工程と、
一方の端部が前記一方の面に固定され、他方の端部が前記貫通部と接続される前記貫通電極の一部を構成する支持部を形成する支持部形成工程と、
前記支持部と前記半導体チップとの間に隙間を形成する隙間形成工程と、
前記貫通部の側面と接している部分の前記半導体チップを除去し、前記貫通部の周囲に前記貫通部の側面全体が露出するような空間部を形成し、前記貫通孔を拡大する貫通孔拡大工程と、
前記貫通部の一方の端部を前記半導体チップの前記他方の面から突出させる端部突出工程と、
前記貫通部の一方の端部に接続端子を形成する接続端子形成工程と、
前記接続端子を前記配線基板と電気的に接続する配線基板接続工程と、を有することを特徴とする半導体パッケージの製造方法。
【請求項９】
半導体チップと、前記半導体チップの一方の面から他方の面に貫通する貫通孔と、前記貫通孔の壁面と接触しないように前記貫通孔に挿入され、一方の端部が前記一方の面に固定され、他方の端部が前記他方の面から突出する貫通電極と、前記貫通電極の前記他方の端部に形成された接続端子と、を有する半導体装置と、
前記接続端子を介して前記半導体装置と電気的に接続されている配線基板と、を有する半導体パッケージの製造方法であって、
前記半導体チップに貫通孔を形成する貫通孔形成工程と、
前記貫通孔の内部に金属を充填し前記貫通電極の一部を構成する貫通部を形成する貫通部形成工程と、
一方の端部が前記一方の面に固定され、他方の端部が前記貫通部と接続される前記貫通電極の一部を構成する支持部を形成する支持部形成工程と、
前記支持部と前記半導体チップとの間に隙間を形成する隙間形成工程と、
前記貫通部の側面が前記半導体チップを構成するシリコンにより覆われるように、前記貫通部周辺の前記半導体チップを除去し、前記貫通部の周囲に空間部を形成し、前記貫通孔を拡大する貫通孔拡大工程と、
前記貫通部の一方の端部を前記半導体チップの前記他方の面から突出させる端部突出工程と、
前記貫通部の一方の端部に接続端子を形成する接続端子形成工程と、
前記接続端子を前記配線基板と電気的に接続する配線基板接続工程と、を有することを特徴とする半導体パッケージの製造方法。
【請求項１０】
基板と、前記基板の一方の面から他方の面に貫通する貫通孔と、前記貫通孔の壁面と接触しないように前記貫通孔に挿入され、一方の端部が前記一方の面に固定され、他方の端部が前記他方の面から突出する貫通電極と、前記貫通電極の前記他方の端部に形成された接続端子と、を有するインターポーザと、
前記インターポーザの前記貫通電極と電気的に接続されている半導体装置と、
前記インターポーザの前記接続端子と電気的に接続されている配線基板と、を有する半導体パッケージの製造方法であって、
前記基板に貫通孔を形成する貫通孔形成工程と、
前記貫通孔の内部に金属を充填し前記貫通電極の一部を構成する貫通部を形成する貫通部形成工程と、
一方の端部が前記一方の面に固定され、他方の端部が前記貫通部と接続される前記貫通電極の一部を構成する支持部を形成する支持部形成工程と、
前記支持部と前記基板との間に隙間を形成する隙間形成工程と、
前記貫通部の側面と接している部分の前記基板を除去し、前記貫通部の周囲に前記貫通部の側面全体が露出するような空間部を形成し、前記貫通孔を拡大する貫通孔拡大工程と、
前記貫通部の一方の端部を前記基板の前記他方の面から突出させる端部突出工程と、
前記貫通部の一方の端部に接続端子を形成する接続端子形成工程と、
前記貫通電極を前記半導体装置と電気的に接続する半導体装置接続工程と、
前記接続端子を前記配線基板と電気的に接続する配線基板接続工程と、を有することを特徴とする半導体パッケージの製造方法。
【請求項１１】
基板と、前記基板の一方の面から他方の面に貫通する貫通孔と、前記貫通孔の壁面と接触しないように前記貫通孔に挿入され、一方の端部が前記一方の面に固定され、他方の端部が前記他方の面から突出する貫通電極と、前記貫通電極の前記他方の端部に形成された接続端子と、を有するインターポーザと、
前記インターポーザの前記貫通電極と電気的に接続されている半導体装置と、
前記インターポーザの前記接続端子と電気的に接続されている配線基板と、を有する半導体パッケージの製造方法であって、
前記基板に貫通孔を形成する貫通孔形成工程と、
前記貫通孔の内部に金属を充填し前記貫通電極の一部を構成する貫通部を形成する貫通部形成工程と、
一方の端部が前記一方の面に固定され、他方の端部が前記貫通部と接続される前記貫通電極の一部を構成する支持部を形成する支持部形成工程と、
前記支持部と前記基板との間に隙間を形成する隙間形成工程と、
前記貫通部の側面が前記基板を構成するシリコンにより覆われるように、前記貫通部周辺の前記基板を除去し、前記貫通部の周囲に空間部を形成し、前記貫通孔を拡大する貫通孔拡大工程と、
前記貫通部の一方の端部を前記基板の前記他方の面から突出させる端部突出工程と、
前記貫通部の一方の端部に接続端子を形成する接続端子形成工程と、
前記貫通電極を前記半導体装置と電気的に接続する半導体装置接続工程と、
前記接続端子を前記配線基板と電気的に接続する配線基板接続工程と、を有することを特徴とする半導体パッケージの製造方法。
【請求項１２】
前記支持部形成工程及び前記隙間形成工程は、前記一方の面上の前記隙間に対応する位置に第１のレジスト膜を形成する工程と、
前記第１のレジスト膜を覆うように、前記支持部に対応する位置に開口部を有する第２のレジスト膜を形成する工程と、
前記開口部に前記支持部となる金属を充填する工程と、
前記第１のレジスト膜及び前記第２のレジスト膜を除去する工程と、を含むことを特徴とする請求項８乃至１１の何れか一項記載の半導体パッケージの製造方法。
【請求項１３】
前記支持部形成工程及び前記隙間形成工程は、前記一方の面上の前記隙間に対応する位置に凹部を形成する工程と、
前記凹部に第１のレジスト膜を埋め込む工程と、
前記一方の面上を覆うように、前記支持部に対応する位置に開口部を有する第２のレジスト膜を形成する工程と、
前記開口部に前記支持部となる金属を充填する工程と、
前記第１の面の前記貫通電極の周辺部に凹部を形成する工程と、
前記第１のレジスト膜及び前記第２のレジスト膜を除去する工程と、を含むことを特徴とする請求項８乃至１１の何れか一項記載の半導体パッケージの製造方法。
【請求項１４】
前記端部突出工程は、前記他方の面をエッチングする工程を含むことを特徴とする請求項８乃至１３の何れか一項記載の半導体パッケージの製造方法。
【請求項１５】
前記端部突出工程は、前記他方の面上に、前記貫通部の一部を露出する開口部を有する第３のレジスト膜を形成する工程と、
前記開口部に前記貫通部の一方の端部となる金属を充填する工程と、
前記第３のレジスト膜を除去する工程と、を含むことを特徴とする請求項８乃至１３の何れか一項記載の半導体パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップを有する半導体装置と配線基板とを含んで構成される半導体パッケージ及びその製造方法に関する。
【背景技術】
【０００２】
従来から、配線基板上に半導体装置を実装した半導体パッケージが知られている。図１は、従来の半導体パッケージを部分的に例示する断面図である。図１を参照するに半導体パッケージ３００は、半導体装置４００と、配線基板５００とを有する。半導体装置４００は、半導体チップ４１０と、接続端子４２０とを有する。
【０００３】
半導体チップ４１０は、シリコン等からなる薄板化された半導体基板（図示せず）上に半導体集積回路（図示せず）や電極パッド（図示せず）が形成されたものであり、電極パッド（図示せず）上には電極となる接続端子４２０が形成されている。接続端子４２０としては、例えばはんだバンプ等を用いることができる。
【０００４】
配線基板５００は、絶縁層５３０と、配線層５４０と、ソルダーレジスト層５５０と、プレソルダ５７０とを有する。配線基板５００において、絶縁層５３０上には配線層５４０が形成され、更に開口部５５０ｘを有するソルダーレジスト層５５０が形成されている。配線層５４０の開口部５５０ｘから露出する部分には、プレソルダ５７０が形成されている。配線層５４０としては、例えばＣｕ等を用いることができる。絶縁層５３０としては、例えばエポキシ系樹脂や、エポキシ系樹脂にガラス繊維製の布（クロス）を含ませたもの（ガラスエポキシ）等を用いることができる。
【０００５】
半導体装置４００の接続端子４２０は、配線基板５００の配線層５４０上に形成されたプレソルダ５７０と電気的に接続されている（例えば、特許文献１、２参照）。
【特許文献１】特開２００３−１８８２０９号公報
【特許文献２】特開２００６−３２４３９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、絶縁層５３０として例えばガラスエポキシを用いた場合、その熱膨脹係数は１８ｐｐｍ／℃程度である。一方、半導体チップ４１０を構成する半導体基板（図示せず）として、例えばシリコンを用いた場合、その熱膨脹係数は３ｐｐｍ／℃程度である。このような熱膨脹係数の差から、半導体パッケージ３００に熱が加えられた場合に、接合部（接続端子４２０とプレソルダ５７０）に応力が生じ、クラックが発生するという問題があった。
【０００７】
本発明は、上記に鑑みてなされたもので、半導体パッケージに熱が加えられた場合に、半導体装置と配線基板とを接合する接合部に生じる応力を緩和し、クラックの発生を防止できる半導体パッケージ、及び、その製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、第１の発明は、配線基板上に半導体装置が実装されている半導体パッケージであって、前記半導体装置は、半導体チップと、前記半導体チップの一方の面から他方の面に貫通する貫通孔と、一方の端部が前記一方の面に固定され、他方の端部が前記貫通孔の壁面と接触しないように前記貫通孔に挿入され前記他方の面から突出する貫通電極と、前記貫通電極の前記他方の端部に形成された接続端子と、を有し、前記接続端子は、前記配線基板と電気的に接続されていることを特徴とする。
【０００９】
第２の発明は、配線基板上にインターポーザを介して半導体装置が実装されている半導体パッケージであって、前記インターポーザは、基板と、前記基板の一方の面から他方の面に貫通する貫通孔と、一方の端部が前記一方の面に固定され、他方の端部が前記貫通孔の壁面と接触しないように前記貫通孔に挿入され前記他方の面から突出する貫通電極と、前記貫通電極の前記他方の端部に形成された接続端子と、を有し、前記接続端子は、前記配線基板と電気的に接続され、前記貫通電極の前記一方の端部は、前記半導体装置と電気的に接続されていることを特徴とする。
【００１０】
第３の発明は、半導体チップと、前記半導体チップの一方の面から他方の面に貫通する貫通孔と、前記貫通孔の壁面と接触しないように前記貫通孔に挿入され、一方の端部が前記一方の面に固定され、他方の端部が前記他方の面から突出する貫通電極と、前記貫通電極の前記他方の端部に形成された接続端子と、を有する半導体装置と、前記接続端子を介して前記半導体装置と電気的に接続されている配線基板と、を有する半導体パッケージの製造方法であって、前記半導体チップに貫通孔を形成する貫通孔形成工程と、前記貫通孔の内部に金属を充填し前記貫通電極の一部を構成する貫通部を形成する貫通部形成工程と、一方の端部が前記一方の面に固定され、他方の端部が前記貫通部と接続される前記貫通電極の一部を構成する支持部を形成する支持部形成工程と、前記支持部と前記半導体チップとの間に隙間を形成する隙間形成工程と、前記貫通部の側面と接している部分の前記半導体チップを除去し、前記貫通部の周囲に前記貫通部の側面全体が露出するような空間部を形成し、前記貫通孔を拡大する貫通孔拡大工程と、前記貫通部の一方の端部を前記半導体チップの前記他方の面から突出させる端部突出工程と、前記貫通部の一方の端部に接続端子を形成する接続端子形成工程と、前記接続端子を前記配線基板と電気的に接続する配線基板接続工程と、を有することを特徴とする。
【００１１】
第４の発明は、半導体チップと、前記半導体チップの一方の面から他方の面に貫通する貫通孔と、前記貫通孔の壁面と接触しないように前記貫通孔に挿入され、一方の端部が前記一方の面に固定され、他方の端部が前記他方の面から突出する貫通電極と、前記貫通電極の前記他方の端部に形成された接続端子と、を有する半導体装置と、前記接続端子を介して前記半導体装置と電気的に接続されている配線基板と、を有する半導体パッケージの製造方法であって、前記半導体チップに貫通孔を形成する貫通孔形成工程と、前記貫通孔の内部に金属を充填し前記貫通電極の一部を構成する貫通部を形成する貫通部形成工程と、一方の端部が前記一方の面に固定され、他方の端部が前記貫通部と接続される前記貫通電極の一部を構成する支持部を形成する支持部形成工程と、前記支持部と前記半導体チップとの間に隙間を形成する隙間形成工程と、前記貫通部の側面が前記半導体チップを構成するシリコンにより覆われるように、前記貫通部周辺の前記半導体チップを除去し、前記貫通部の周囲に空間部を形成し、前記貫通孔を拡大する貫通孔拡大工程と、前記貫通部の一方の端部を前記半導体チップの前記他方の面から突出させる端部突出工程と、前記貫通部の一方の端部に接続端子を形成する接続端子形成工程と、前記接続端子を前記配線基板と電気的に接続する配線基板接続工程と、を有することを特徴とする。
【００１２】
第５の発明は、基板と、前記基板の一方の面から他方の面に貫通する貫通孔と、前記貫通孔の壁面と接触しないように前記貫通孔に挿入され、一方の端部が前記一方の面に固定され、他方の端部が前記他方の面から突出する貫通電極と、前記貫通電極の前記他方の端部に形成された接続端子と、を有するインターポーザと、前記インターポーザの前記貫通電極と電気的に接続されている半導体装置と、前記インターポーザの前記接続端子と電気的に接続されている配線基板と、を有する半導体パッケージの製造方法であって、前記基板に貫通孔を形成する貫通孔形成工程と、前記貫通孔の内部に金属を充填し前記貫通電極の一部を構成する貫通部を形成する貫通部形成工程と、一方の端部が前記一方の面に固定され、他方の端部が前記貫通部と接続される前記貫通電極の一部を構成する支持部を形成する支持部形成工程と、前記支持部と前記基板との間に隙間を形成する隙間形成工程と、前記貫通部の側面と接している部分の前記基板を除去し、前記貫通部の周囲に前記貫通部の側面全体が露出するような空間部を形成し、前記貫通孔を拡大する貫通孔拡大工程と、前記基板の前記他方の面をエッチングして、前記貫通部の一方の端部を前記他方の面から突出させる端部突出工程と、前記貫通部の一方の端部に接続端子を形成する接続端子形成工程と、前記貫通電極を前記半導体装置と電気的に接続する半導体装置接続工程と、前記接続端子を前記配線基板と電気的に接続する配線基板接続工程と、を有することを特徴とする。
【００１３】
第６の発明は、基板と、前記基板の一方の面から他方の面に貫通する貫通孔と、前記貫通孔の壁面と接触しないように前記貫通孔に挿入され、一方の端部が前記一方の面に固定され、他方の端部が前記他方の面から突出する貫通電極と、前記貫通電極の前記他方の端部に形成された接続端子と、を有するインターポーザと、前記インターポーザの前記貫通電極と電気的に接続されている半導体装置と、前記インターポーザの前記接続端子と電気的に接続されている配線基板と、を有する半導体パッケージの製造方法であって、前記基板に貫通孔を形成する貫通孔形成工程と、前記貫通孔の内部に金属を充填し前記貫通電極の一部を構成する貫通部を形成する貫通部形成工程と、一方の端部が前記一方の面に固定され、他方の端部が前記貫通部と接続される前記貫通電極の一部を構成する支持部を形成する支持部形成工程と、前記支持部と前記基板との間に隙間を形成する隙間形成工程と、前記貫通部の側面が前記基板を構成するシリコンにより覆われるように、前記貫通部周辺の前記基板を除去し、前記貫通部の周囲に空間部を形成し、前記貫通孔を拡大する貫通孔拡大工程と、前記貫通部の一方の端部を前記基板の前記他方の面から突出させる端部突出工程と、前記貫通部の一方の端部に接続端子を形成する接続端子形成工程と、前記貫通電極を前記半導体装置と電気的に接続する半導体装置接続工程と、前記接続端子を前記配線基板と電気的に接続する配線基板接続工程と、を有することを特徴とする。
【発明の効果】
【００１４】
本発明によれば、半導体パッケージに熱が加えられた場合に、半導体装置と配線基板とを接合する接合部に生じる応力を緩和し、クラックの発生を防止できる半導体パッケージ、及び、その製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。
【００１６】
〈第１の実施の形態〉
［本発明に係る半導体パッケージの構造］
始めに本発明に係る半導体パッケージの構造について説明する。図２は、本発明の第１の実施の形態に係る半導体パッケージを例示する図である。図３は、図２に示す貫通電極部を平面視した図である。図２において、Ｘ，Ｘ方向は、後述する半導体チップ２１の上面２１ａと平行な面方向、Ｙ，Ｙ方向は、Ｘ，Ｘ方向に垂直な方向をそれぞれ示している。図３において、図２と同一構成部分には同一符号を付し、その説明を省略する場合がある。
【００１７】
図２及び図３を参照するに、第１の実施の形態に係る半導体パッケージ１０は、半導体装置２０と、配線基板３０とを有する。半導体装置２０は、半導体チップ２１と、絶縁膜２２と、貫通孔２３と、貫通電極２６と、接続端子２７とを有する。
【００１８】
半導体チップ２１には半導体集積回路（図示せず）が設けられており、半導体集積回路（図示せず）は、拡散層（図示せず）、絶縁層（図示せず）、ビア（図示せず）、及び配線層（図示せず）等から構成されている。半導体チップ２１の材料としては、例えばシリコン等を用いることができる。半導体チップ２１の厚さは、例えば３００μｍとすることができる。
【００１９】
絶縁膜２２は、半導体チップ２１の表面（貫通孔２３の壁面に対応する部分の半導体チップ２１の面も含む）を覆うように設けられている。絶縁膜２２は、半導体チップ２１と貫通電極２６との間を絶縁するための膜である。絶縁膜２２としては、例えば酸化膜（例えば、熱酸化膜）を用いることができる。絶縁膜２２として、熱酸化膜を用いた場合、絶縁膜２２の厚さは、例えば０．５μｍ〜１．０μｍとすることができる。
【００２０】
貫通孔２３は、半導体チップ２１を貫通する孔である。貫通孔２３は、半導体チップ２１の半導体集積回路（図示せず）が形成されていない部分に設けられている。貫通孔２３は、例えば平面視円形であり、その直径は、例えば５０μｍとすることができる。貫通孔２３の配設ピッチは、適宜選択することが可能であるが、例えば１００μｍとすることができる。
【００２１】
貫通電極２６は、貫通部２４及び支持部２５から構成されている。貫通部２４は、導電性を有した材料により構成されており、半導体チップ２１及び絶縁膜２２と接触しないように、貫通孔２３に配置されている。貫通部２４の端部２４ａ（一方の端部）は、半導体チップ２１の上面２１ａ（半導体チップ２１の一方の面）に設けられた絶縁膜２２の面２２ａよりも突出している。
【００２２】
貫通部２４の端部２４ａ（一方の端部）は、支持部２５と一体的に構成されている。貫通部２４の端部２４ｂ（他方の端部）は、半導体チップ２１の下面２１ｂ（半導体チップ２１の他方の面）に設けられた絶縁膜２２の面２２ｂよりも突出している。貫通部２４は、例えば平面視円形であり、その直径は、例えば３０μｍとすることができる。
【００２３】
貫通電極２６を構成する支持部２５は、導電性を有した材料により構成されているシード層４３及びめっき膜４５からなる。支持部２５は、一方の端部が貫通部２４の端部２４ａと一体的に構成されており、他方の端部が絶縁膜２２を介して半導体チップ２１の上面２１ａ（半導体チップ２１の一方の面）に固定され、半導体チップ２１に形成されている配線層（図示せず）と電気的に接続されている。なお、配線層（図示せず）は、半導体集積回路（図示せず）から引き出されたものである。
【００２４】
支持部２５はバネ性を有し、貫通部２４全体をＹ，Ｙ方向に、貫通部２４の端部２４ｂをＸ，Ｘ方向に移動可能な状態で支持するための部材である。支持部２５の絶縁膜２２の面２２ａと接触している部分は、例えば平面視円形であり、その直径は、例えば３０μｍとすることができる。
【００２５】
貫通部２４と支持部２５から構成される貫通電極２６の材料としては、例えばＣｕを用いるとよい。貫通電極２６の材料としてＣｕを用いることにより、支持部２５にバネ性を持たせることができると共に、めっき法等を用いて容易に形成することが可能となる。
【００２６】
貫通部２４の端部２４ｂには、接続端子２７が形成されている。接続端子２７は、絶縁膜２２の面２２ｂには固定されていない。接続端子２７と絶縁膜２２の面２２ｂとは接触していても構わないが、接続端子２７と絶縁膜２２の面２２ｂとの間には、両者が接触しない程度の隙間（例えば、５０μｍ程度）が形成されていることが好ましい。接続端子２７は、貫通部２４を介して支持部２５により支持されている。貫通部２４と接続端子２７とは、電気的に接続されている。
【００２７】
接続端子２７は、半導体装置２０と配線基板３０とを電気的に接続するために設けられた端子である。接続端子２７としては、はんだボール、Ａｕバンプ、導電性ペースト等を用いることができる。接続端子２７として、はんだボールを用いた場合には、接続端子２７の材料として、例えば、Ｐｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
【００２８】
配線基板３０は、第１絶縁層３３ａと、第２絶縁層３３ｂと、第３絶縁層３３ｃと、第１配線層３４ａと、第２配線層３４ｂと、第３配線層３４ｃと、第４配線層３４ｄと、ソルダーレジスト層３５と、金属層３６と、プレソルダ３７とを有するビルドアップ配線層を備えた配線基板である。
【００２９】
配線基板３０において、最下層には、第１配線層３４ａが形成されている。第１配線層３４ａを覆うように第１絶縁層３３ａが形成され、第１絶縁層３３ａ上には第２配線層３４ｂが形成されている。更に、第２配線層３４ｂを覆うように第２絶縁層３３ｂが形成され、第２絶縁層３３ｂ上には第３配線層３４ｃが形成されている。更に、第３配線層３４ｃを覆うように第３絶縁層３３ｃが形成され、第３絶縁層３３ｃ上には第４配線層３４ｄが形成されている。第１配線層３４ａは第１絶縁層３３ａから露出しており、マザーボード等と接続される電極パッドとして機能する。
【００３０】
第１配線層３４ａと第２配線層３４ｂとは、第１絶縁層３３ａに形成された第１ビアホール３３ｘを介して電気的に接続されている。又、第２配線層３４ｂと第３配線層３４ｃとは、第２絶縁層３３ｂに形成された第２ビアホール３３ｙを介して電気的に接続されている。又、第３配線層３４ｃと第４配線層３４ｄとは、第３絶縁層３３ｃに形成された第３ビアホール３３ｚを介して電気的に接続されている。
【００３１】
第４配線層３４ｄを覆うように、開口部３５ｘを有するソルダーレジスト層３５が形成されている。ソルダーレジスト層３５の開口部３５ｘ内の第４配線層３４ｄ上には、金属層３６が形成されている。金属層３６は、例えば、ソルダーレジスト層３５の開口部３５ｘ内の第４配線層３４ｄ上にＮｉめっき層とＡｕめっき層をこの順に積層したＮｉ／Ａｕめっき層等とすることができる。
【００３２】
金属層３６上には、はんだペースト塗布等によりプレソルダ３７が形成されている。配線基板３０のプレソルダ３７と半導体装置２０の接続端子２７とは、電気的に接続されている。なお、接続端子２７が、はんだから構成されている場合には、配線基板３０上に半導体装置２０が実装される際に、接続端子２７及びプレソルダ３７は加熱されることにより溶融して合金となり、一つのバンプが形成される。
【００３３】
このように、半導体装置２０は、接続端子２７を介して配線基板３０のプレソルダ３７と電気的及び機械的に接続されている。ところで、前述のように、支持部２５はバネ性を有し、貫通部２４全体をＹ，Ｙ方向に、貫通部２４の端部２４ｂをＸ，Ｘ方向に移動可能な状態で支持しており、貫通部２４の端部２４ｂには接続端子２７が形成されている。又、接続端子２７は、絶縁膜２２の面２２ｂには固定されていない。すなわち、接続端子２７は、貫通部２４を介して支持部２５によりＹ，Ｙ方向及びＸ，Ｘ方向に移動可能な状態で支持されている。
【００３４】
ここで、半導体パッケージ１０に熱が加えられた場合を考えると、前述のように半導体装置２０と配線基板３０とは一般に熱膨張係数に差があるため、接合部（接続端子２７とプレソルダ３６）に応力が生じるとも考えられる。しかしながら、接続端子２７は支持部２５によりＹ，Ｙ方向及びＸ，Ｘ方向に移動可能な状態で支持されているため、接合部（接続端子２７とプレソルダ３６）に生じる応力を大幅に緩和することができる。従って、接合部（接続端子２７とプレソルダ３６）にクラックが発生することを防止できる。
【００３５】
［本発明に係る半導体パッケージの製造方法］
続いて本発明に係る半導体パッケージの製造方法について説明する。図４〜図１９は、本発明の第１の実施の形態に係る半導体パッケージの製造工程を例示する図である。図４〜図１９において、図２に示す半導体パッケージ１０と同一構成部分には同一符号を付し、その説明を省略する場合がある。
【００３６】
始めに、図４に示す工程では、半導体装置２０を構成する半導体チップ２１に、半導体チップ２１の上面２１ａから下面２１ｂに貫通する複数の貫通孔２３を形成する。半導体チップ２１は、例えばシリコンから構成されている。半導体チップ２１の厚さは、例えば３００μｍとすることができる。
【００３７】
半導体チップ２１がシリコンから構成されている場合、貫通孔２３は、例えば異方性エッチング法（例えば、ドライエッチング）により形成することができる。貫通孔２３は、例えば平面視円形であり、その直径は、例えば５０μｍとすることができる。又、貫通孔２３のピッチは、例えば、１００μｍとすることができる。なお、本実施の形態では、半導体チップ２１がシリコンから構成されている場合を例に挙げて以下の説明を行う。
【００３８】
次いで、図５に示す工程では、図４に示す半導体チップ２１の表面（貫通孔２３の壁面に対応する部分の半導体チップ２１の面も含む）を覆う絶縁膜２２を形成する。絶縁膜２２としては、例えば、酸化膜（例えば、熱酸化膜）を用いることができる。絶縁膜２２として熱酸化膜を用いた場合、例えば、シリコンからなる半導体チップ２１を熱酸化することで、半導体チップ２１の表面を覆う熱酸化膜を形成する。絶縁膜２２として熱酸化膜を用いる場合、絶縁膜２２の厚さは、例えば０．５μｍ〜１．０μｍとすることができる。なお、２２ａ，２２ｂは絶縁膜２２の面を示している。
【００３９】
次いで、図６に示す工程では、複数の貫通孔２３を充填すると共に、絶縁膜２２の両面２２ａ，２２ｂを覆うように、レジスト膜４１を形成する。レジスト膜４１は、例えば、液状レジストを絶縁膜２２の面２２ａから供給し、その後、液状レジストを絶縁膜２２の面２２ｂに供給することで形成する。絶縁膜２２の両面２２ａ，２２ｂに形成された部分のレジスト膜４１の厚さは、例えば２０μｍとすることができる。
【００４０】
次いで、図７に示す工程では、マスクを介して、図６に示す構造体に設けられたレジスト膜４１を露光し、次いで、露光処理されたレジスト膜４１を現像することで、レジスト膜４１に開口部４１ｘ，４１ｙを形成する。開口部４１ｘは、貫通孔２３を充填するレジスト膜４１を貫通するように形成する。開口部４１ｘは、貫通電極２６を構成する貫通部２４が形成される空間である。開口部４１ｘは、例えば平面視円形であり、その直径は、例えば３０μｍとすることができる。開口部４１ｙは、支持部２５の形成領域に対応する部分の絶縁膜２２の面２２ａを露出するように形成されている。開口部４１ｙは、例えば平面視円形であり、その直径は、例えば３０μｍとすることができる。なお、４１ａはレジスト膜４１の上面を示している。
【００４１】
次いで、図８に示す工程では、図７に示す構造体の下面に、金属板４２を貼り付ける。金属板４２は、電解めっき法により、貫通電極２６を構成する貫通部２４を形成する際の給電層となる部材である。金属板４２としては、例えば、Ｃｕ板を用いることができる。なお、図８に示す工程において、金属板４２の代わりに、図７に示す構造体の下面に金属箔を貼り付けてもよい。金属箔としては、例えばＣｕ箔を用いることができる。
【００４２】
次いで、図９に示す工程では、金属板４２を給電層とする電解めっき法により、開口部４１ｘを充填するようにめっき膜を析出成長させることで、貫通部２４を形成する。貫通部２４を構成するめっき膜としては、例えばＣｕめっき膜を用いることができる。
【００４３】
次いで、図１０に示す工程では、図９に示す構造体に設けられた金属板４２を除去する。具体的には、金属板４２を絶縁膜２２から剥がす。次いで、図１１に示す工程では、レジスト膜４１の上面４１ａ、開口部４１ｙの底面及び側面を覆うシード層４３を形成する。
【００４４】
シード層４３は、電解めっき法により、貫通電極２６を構成する支持部２５を形成する際の給電層となる層である。シード層４３は、例えば、スパッタ法や無電解めっき法等の方法により形成することができる。シード層４３としては、例えば、Ｃｕ層を用いることができる。シード層４３としてＣｕ層を用いた場合、シード層４３の厚さは、例えば０．３μｍとすることができる。
【００４５】
次いで、図１２に示す工程では、シード層４３上に開口部４４ｘを有するレジスト膜４４を形成する。開口部４４ｘは、支持部２５の形成領域に対応する部分のシード層４３を露出するように形成する。次いで、図１３に示す工程では、シード層４３を給電層とする電解めっき法により、開口部４１ｙ，４４ｘを充填するめっき膜４５を析出成長させる。めっき膜４５は、支持部２５の構成要素の１つとなる膜である。めっき膜４５としては、例えば、Ｃｕめっき膜を用いることができる。めっき膜４５としてＣｕめっき膜を用いた場合、めっき膜４５の厚さＴ１は、例えば１０μｍとすることができる。
【００４６】
次いで、図１４に示す工程では、シード層４３上に形成されたレジスト膜４４を除去する。次いで、図１５に示す工程では、めっき膜４５に覆われていない不要な部分のシード層４３を除去する。不要な部分のシード層４３は、例えば、エッチングにより除去する。これにより、貫通部２４と、シード層４３及びめっき膜４５からなる支持部２５とを備えた貫通電極２６が形成される。
【００４７】
次いで、図１６に示す工程では、図１５に示すレジスト膜４１を除去する。次いで、図１７に示す工程では、貫通部２４の端部２４ｂに接続端子２７を形成する。この際、接続端子２７と絶縁膜２２の面２２ｂとの間には、両者が接触しない程度の隙間が形成されるようにすることが好ましい。これにより、接続端子２７は、貫通部２４を介して支持部２５によりＹ，Ｙ方向及びＸ，Ｘ方向に移動可能な状態で支持される。
【００４８】
次いで、図１８に示す工程では、配線基板３０を用意する。配線基板３０の金属層３６上にはプレソルダ３７が形成されている。プレソルダ３７は、例えば金属層３６に、はんだペーストを塗布しリフロー処理することにより得られる。なお、配線基板３０の製造方法は周知であるため、ここではその説明を省略する。  次いで、図１９に示す工程では、半導体装置２０の接続端子２７と配線基板３０のプレソルダ３７とを電気的に接続する。接続端子２７とプレソルダ３７との接続は、例えば、２３０℃に加熱し、はんだを融解させることにより行う。なお、半導体装置２０の接続端子２７が、はんだから構成されている場合には、接続端子２７及びプレソルダ３７は溶融し合金となり、一つのバンプが形成される。これにより、図２に示す半導体パッケージ１０が製造される。
【００４９】
本発明の第１の実施の形態に係る半導体パッケージ１０によれば、半導体装置２０と配線基板３０とを接続する接続端子２７は、貫通部２４を介して支持部２５によりＹ，Ｙ方向及びＸ，Ｘ方向に移動可能な状態で支持されている。その結果、半導体パッケージ１０に熱が加えられた場合にも、半導体装置２０と配線基板３０との熱膨張係数の差に起因して接合部（接続端子２７とプレソルダ３６）に生じる応力を大幅に緩和することが可能となり、接合部（接続端子２７とプレソルダ３６）にクラックが発生することを防止できる。
【００５０】
〈第２の実施の形態〉
［本発明に係る半導体パッケージの他の構造］
始めに本発明に係る半導体パッケージの第１の実施の形態とは異なる構造について説明する。図２０は、本発明の第２の実施の形態に係る半導体パッケージを例示する図である。図２０において、Ｘ，Ｘ方向は、半導体チップ２１の上面２１ａと平行な面方向、Ｙ，Ｙ方向は、Ｘ，Ｘ方向に垂直な方向をそれぞれ示している。図２０において、図２と同一構成部分には同一符号を付し、その説明を省略する場合がある。
【００５１】
図２０を参照するに、第２の実施の形態に係る半導体パッケージ１１は、半導体装置２０が半導体装置５０と置換された以外は、図２に示す半導体パッケージ１０と同様に構成される。以下、半導体装置５０についてのみ説明する。半導体装置５０は、半導体チップ２１と、絶縁膜５２と、貫通孔５３ａと、貫通電極５６と、接続端子２７とを有する。
【００５２】
絶縁膜５２は、半導体チップ２１の表面（貫通孔５３ａの壁面に対応する部分の半導体チップ２１の面も含む）、並びに、貫通電極５６を構成する貫通部５４の端部５４ｂを除く部分及び貫通電極５６を構成する支持部５５の上面６４ａを除く部分を覆うように設けられている。絶縁膜５２は、半導体チップ２１と貫通電極５６との間を絶縁するための膜である。絶縁膜５２としては、例えばＳｉＯ２を用いることができる。絶縁膜５２の厚さは、例えば０．５μｍ〜１．０μｍとすることができる。
【００５３】
貫通孔５３ａは、半導体チップ２１を貫通する孔である。貫通孔５３ａは、半導体チップ２１の半導体集積回路（図示せず）が形成されていない部分に設けられている。貫通孔５３ａは、例えば平面視円形であり、その直径は、例えば５０μｍとすることができる。貫通孔５３ａの配設ピッチは、適宜選択することが可能であるが、例えば１００μｍとすることができる。
【００５４】
貫通電極５６は、貫通部５４及び支持部５５から構成されている。貫通部５４は、導電性を有した材料により構成されており、半導体チップ２１及び絶縁膜５２と接触しないように、貫通孔５３ａに配置されている。貫通部５４の端部５４ａ（一方の端部）は、半導体チップ２１の上面２１ａ（半導体チップ２１の一方の面）と略面一となっている。
【００５５】
貫通部５４の端部５４ａ（一方の端部）は、支持部５５と一体的に構成されている。貫通部５４の端部５４ｂ（他方の端部）は、半導体チップ２１の下面２１ｂ（半導体チップ２１の他方の面）に設けられた絶縁膜５２の面５２ｂよりも突出している。貫通部５４は、例えば平面視円形であり、その直径は、例えば３０μｍとすることができる。
【００５６】
貫通電極５６を構成する支持部５５は、導電性を有した材料により構成されているシード層６２及びめっき膜６４からなる。支持部５５は、一方の端部が貫通部５４の端部５４ａと一体的に構成されており、他方の端部が半導体チップ２１の上面２１ａ（半導体チップ２１の一方の面）に固定され、半導体チップ２１に形成されている配線層（図示せず）と電気的に接続されている。なお、配線層（図示せず）は、半導体集積回路（図示せず）から引き出されたものである。
【００５７】
支持部５５はバネ性を有し、貫通部５４全体をＹ，Ｙ方向に、貫通部５４の端部５４ｂをＸ，Ｘ方向に移動可能な状態で支持するための部材である。支持部５５の半導体チップ２１の上面２１ａと接触している部分は、例えば平面視円形であり、その直径は、例えば３０μｍとすることができる。
【００５８】
貫通部５４と支持部５５から構成される貫通電極５６の材料としては、例えばＣｕを用いるとよい。貫通電極５６の材料としてＣｕを用いることにより、支持部５５にバネ性を持たせることができると共に、めっき法等を用いて容易に形成することが可能となる。
【００５９】
貫通部５４の端部５４ｂには、接続端子２７が形成されている。接続端子２７は、絶縁膜５２の面５２ｂには固定されていない。接続端子２７と絶縁膜５２の面５２ｂとは接触していても構わないが、接続端子２７と絶縁膜５２の面５２ｂとの間には、両者が接触しない程度の隙間（例えば、５０μｍ程度）が形成されていることが好ましい。接続端子２７は、貫通部５４を介して支持部５５により支持されている。貫通部５４と接続端子２７とは、電気的に接続されている。
【００６０】
［本発明に係る半導体パッケージの他の製造方法］
続いて本発明に係る半導体パッケージの第１の実施の形態とは異なる製造方法について説明する。図２１〜図３５は、本発明の第２の実施の形態に係る半導体パッケージの製造工程を例示する図である。図２１〜図３５において、図２〜図１９と同一構成部分には同一符号を付し、その説明を省略する場合がある。なお、半導体装置５０以外の部分の製造方法は第１の実施の形態と同様であるため、半導体装置５０の製造方法についてのみ説明する。
【００６１】
始めに、図２１に示す工程では、半導体装置５０を構成する半導体チップ２１に複数の貫通孔５３を形成する。貫通孔５３は、例えば異方性エッチング法（例えば、ドライエッチング）により形成することができる。貫通孔５３は、例えば平面視円形であり、その直径は、例えば３０μｍとすることができる。そして、半導体チップ２１の下面２１ｂに、金属板４２を貼り付ける。金属板４２は、電解めっき法により、貫通電極５６を構成する貫通部５４を形成する際の給電層となる部材である。金属板４２としては、例えば、Ｃｕ板を用いることができる。なお、図２１に示す工程において、金属板４２の代わりに、半導体チップ２１の下面２１ｂに金属箔を貼り付けてもよい。金属箔としては、例えばＣｕ箔を用いることができる。
【００６２】
次いで、図２２に示す工程では、金属板４２を給電層とする電解めっき法により、貫通孔５３を充填するようにめっき膜を析出成長させることで、貫通部５４を形成する。貫通部５４を構成するめっき膜としては、例えばＣｕめっき膜を用いることができる。次いで、図１０と同様の工程により、図２２に示す構造体に設けられた金属板４２を除去する。
【００６３】
次いで、図２３に示す工程では、半導体チップ２１の上面２１ａを覆うように、レジスト膜６１を形成する。レジスト膜６１は、例えば、液状レジストを半導体チップ２１の上面２１ａから供給することで形成する。レジスト膜６１の厚さは、例えば２０μｍとすることができる。
【００６４】
次いで、図２４に示す工程では、マスクを介して、図２３に示す構造体に設けられたレジスト膜６１を露光し、次いで、露光処理されたレジスト膜６１を現像することで、レジスト膜６１に開口部６１ｘ，６１ｙを形成する。開口部６１ｘは、貫通部５４の上面を露出するように形成されている。開口部６１ｘは、例えば平面視円形であり、その直径は、例えば３０μｍとすることができる。開口部６１ｙは、支持部５５の形成領域に対応する部分の半導体チップ２１の上面２１ａを露出するように形成されている。開口部６１ｙは、例えば平面視円形であり、その直径は、例えば３０μｍとすることができる。
【００６５】
次いで、図２５に示す工程では、レジスト膜６１の上面６１ａ、開口部６１ｘ及び６１ｙの底面及び側面を覆うシード層６２を形成する。シード層６２は、電解めっき法により、貫通電極５６を構成する支持部５５を形成する際の給電層となる層である。シード層６２は、例えば、スパッタ法や無電解めっき法等の方法により形成することができる。シード層６２としては、例えば、Ｃｕ層を用いることができる。シード層６２としてＣｕ層を用いた場合、シード層６２の厚さは、例えば０．３μｍとすることができる。
【００６６】
次いで、図２６に示す工程では、シード層６２を覆うように、レジスト膜６３を形成する。レジスト膜６３の厚さは、例えば２０μｍとすることができる。そして、マスクを介して、レジスト膜６３を露光し、次いで、露光処理されたレジスト膜６３を現像することで、レジスト膜６３に支持部５５の形成領域に対応する開口部６３ｘを形成する。
【００６７】
次いで、図２７に示す工程では、シード層６２を給電層とする電解めっき法により、開口部６１ｘ，６１ｙ及び６３ｘを充填するめっき膜６４を析出成長させる。めっき膜６４は、支持部５５の構成要素の１つとなる膜である。めっき膜６４としては、例えば、Ｃｕめっき膜を用いることができる。めっき膜６４としてＣｕめっき膜を用いた場合、めっき膜６４の厚さＴ１は、例えば１０μｍとすることができる。
【００６８】
次いで、図２８に示す工程では、シード層６２上に形成されたレジスト膜６３を除去する。次いで、図２９に示す工程では、めっき膜６４に覆われていない不要な部分のシード層６２を除去する。不要な部分のシード層６２は、例えば、エッチングにより除去する。次いで、図３０に示す工程では、半導体チップ２１の上面２１ａ上に形成されたレジスト膜６１を除去する。これにより、貫通部５４と、シード層６２及びめっき膜６４からなる支持部５５とを備えた貫通電極５６が形成される。
【００６９】
次いで、図３１に示す工程では、半導体チップ２１の下面２１ｂを覆うように、レジスト膜６５を形成する。半導体チップ２１の下面２１ｂに形成された部分のレジスト膜６５の厚さは、例えば２０μｍとすることができる。そして、マスクを介して、レジスト膜６５を露光し、次いで、露光処理されたレジスト膜６５を現像することで、レジスト膜６５に開口部６５ｘを形成する。開口部６５ｘは、貫通部５４及びその周辺部の半導体チップ２１を露出するように形成する。開口部６５ｘは、例えば平面視円形であり、その直径は、例えば５０μｍとすることができる。
【００７０】
次いで、図３２に示す工程では、貫通部５４の周囲に貫通部５４の側面全体が露出するような空間部６６を形成し、貫通孔５３を拡大する。拡大後の貫通孔を貫通孔５３ａとする。空間部６６は、例えば異方性エッチング法（例えば、ドライエッチング）により形成することができる。空間部６６は、例えば平面視円環状であり、その外径（貫通孔５３ａの直径）は例えば５０μｍ、内径は例えば３０μｍとすることができる。空間部６６を形成した後、レジスト膜６５を除去する。これにより、貫通部５４は、半導体チップ２１と接触せずに半導体チップ２１を貫通する。
【００７１】
次いで、図３３に示す工程では、半導体チップ２１の下面２１ｂを例えば異方性エッチング法（例えば、ドライエッチング）により削り、貫通部５４の端部５４ｂを半導体チップ２１の下面２１ｂから露出させる。次いで、図３４に示す工程では、半導体チップ２１の全表面（貫通孔５３ａの壁面に対応する部分の半導体チップ２１の面も含む）及び貫通電極５６の全表面を覆う絶縁膜５２を形成する。絶縁膜５２としては、例えばＳｉＯ２を用いることができる。絶縁膜５２は、例えばＣＶＤ法により形成することができる。絶縁膜５２の厚さは、例えば０．５μｍ〜１．０μｍとすることができる。
【００７２】
次いで、図３５に示す工程では、貫通部５４の端部５４ｂ及び支持部５５を構成するめっき膜６４の上面６４ａに形成されている絶縁膜５２のみを除去する。絶縁膜５２は、例えば除去したい部分のみを開口するレジスト膜を形成し、異方性エッチング法（例えば、ドライエッチング）により除去することができる。
【００７３】
次いで、図１７と同様の工程により、貫通部５４の端部５４ｂに接続端子２７を形成する。この際、接続端子２７と絶縁膜５２の面５２ｂとの間には、両者が接触しない程度の隙間が形成されるようにすることが好ましい。これにより、接続端子２７は、貫通部５４を介して支持部５５によりＹ，Ｙ方向及びＸ，Ｘ方向に移動可能な状態で支持される。
【００７４】
本発明の第２の実施の形態に係る半導体パッケージ１１によれば、本発明の第１の実施の形態に係る半導体パッケージ１０と同様の効果を奏する。
【００７５】
〈第３の実施の形態〉
［本発明に係る半導体パッケージの他の構造］
始めに本発明に係る半導体パッケージの第１の実施の形態及び第２の実施の形態とは異なる構造について説明する。図３６は、本発明の第３の実施の形態に係る半導体パッケージを例示する図である。図３６において、Ｘ，Ｘ方向は、半導体チップ２１の上面２１ａと平行な面方向、Ｙ，Ｙ方向は、Ｘ，Ｘ方向に垂直な方向をそれぞれ示している。図３６において、図２と同一構成部分には同一符号を付し、その説明を省略する場合がある。
【００７６】
図３６を参照するに、第３の実施の形態に係る半導体パッケージ１２は、半導体装置２０が半導体装置７０と置換された以外は、図２に示す半導体パッケージ１０と同様に構成される。以下、半導体装置７０についてのみ説明する。半導体装置７０は、半導体チップ２１と、絶縁膜７２と、貫通孔７３ａと、貫通電極７６と、接続端子２７とを有する。
【００７７】
絶縁膜７２は、半導体チップ２１の表面（貫通孔７３ａの壁面に対応する部分の半導体チップ２１の面も含む）、並びに、貫通電極７６を構成する貫通部７４の端部７４ａを除く部分及び貫通電極７６を構成する支持部７５の上面を除く部分を覆うように設けられている。絶縁膜７２は、半導体チップ２１と貫通電極７６との間を絶縁するための膜である。絶縁膜７２としては、例えば、ＳｉＯ２を用いることができる。絶縁膜７２の厚さは、例えば０．５μｍ〜１．０μｍとすることができる。
【００７８】
貫通孔７３ａは、半導体チップ２１を貫通する孔である。貫通孔７３ａは、半導体チップ２１の半導体集積回路（図示せず）が形成されていない部分に設けられている。貫通孔７３ａは、例えば平面視円形であり、その直径は、例えば５０μｍとすることができる。貫通孔７３ａの配設ピッチは、適宜選択することが可能であるが、例えば１００μｍとすることができる。
【００７９】
貫通電極７６は、貫通部７４及び支持部７５から構成されている。貫通部７４は、導電性を有した材料により構成されており、半導体チップ２１及び絶縁膜７２と接触しないように、貫通孔７３ａに配置されている。貫通部７４の端部７４ａ（一方の端部）は、半導体チップ２１の上面２１ａ（半導体チップ２１の一方の面）と略面一となっている。
【００８０】
貫通部７４の端部７４ａ（一方の端部）は、支持部７５と一体的に構成されている。貫通部７４の端部７４ｂ（他方の端部）は、半導体チップ２１の下面２１ｂ（半導体チップ２１の他方の面）に設けられた絶縁膜７２の面７２ｂよりも突出している。貫通部７４は、例えば平面視円形であり、その直径は、例えば３０μｍとすることができる。
【００８１】
貫通電極７６を構成する支持部７５は、導電性を有した材料により構成されているシード層８２及びめっき膜８４からなる。支持部７５は、一方の端部が貫通部７４の端部７４ａと一体的に構成されており、他方の端部が半導体チップ２１の上面２１ａ（半導体チップ２１の一方の面）に固定され、半導体チップ２１に形成されている配線層（図示せず）と電気的に接続されている。なお、配線層（図示せず）は、半導体集積回路（図示せず）から引き出されたものである。
【００８２】
支持部７５はバネ性を有し、貫通部７４全体をＹ，Ｙ方向に、貫通部７４の端部７４ｂをＸ，Ｘ方向に移動可能な状態で支持するための部材である。
【００８３】
貫通部７４と支持部７５から構成される貫通電極７６の材料としては、例えばＣｕを用いるとよい。貫通電極７６の材料としてＣｕを用いることにより、支持部７５にバネ性を持たせることができると共に、めっき法等を用いて容易に形成することが可能となる。
【００８４】
貫通部７４の端部７４ｂには、接続端子２７が形成されている。接続端子２７は、絶縁膜７２の面７２ｂには固定されていない。接続端子２７と絶縁膜７２の面７２ｂとは接触していても構わないが、接続端子２７と絶縁膜７２の面７２ｂとの間には、両者が接触しない程度の隙間（例えば、５０μｍ程度）が形成されていることが好ましい。接続端子２７は、貫通部７４を介して支持部７５により支持されている。貫通部７４と接続端子２７とは、電気的に接続されている。
【００８５】
［本発明に係る半導体パッケージの他の製造方法］
続いて本発明に係る半導体パッケージの第１の実施の形態及び第２の実施の形態とは異なる製造方法について説明する。図３７〜図４９は、本発明の第３の実施の形態に係る半導体パッケージの製造工程を例示する図である。図３５〜図４９において、図２〜図１９と同一構成部分には同一符号を付し、その説明を省略する場合がある。
【００８６】
始めに、図３７に示す工程では、半導体装置７０を構成する半導体チップ２１に凹部２１ｘを形成する。凹部２１ｘは、例えば異方性エッチング法（例えば、ドライエッチング）により形成することができる。凹部２１ｘは、例えば平面視四角形である。次いで、図３８に示す工程では、凹部２１ｘにレジストを埋め込みレジスト膜７１を形成する。レジスト膜７１は、例えば凹部２１ｘも含めた半導体チップ２１の上面２１ａにレジスト膜を形成し、マスクを介してレジスト膜を露光、現像することで不要部を除去して形成することができる。
【００８７】
次いで、図３９に示す工程では、半導体チップ２１に複数の貫通孔７３を形成する。貫通孔７３は、平面視においてレジスト膜７１と隣接するように形成する。貫通孔７３は、例えば異方性エッチング法（例えば、ドライエッチング）により形成することができる。貫通孔７３は、例えば平面視円形であり、その直径は、例えば３０μｍとすることができる。そして、半導体チップ２１の下面２１ｂに、金属板４２を貼り付ける。金属板４２は、電解めっき法により、貫通電極７６を構成する貫通部７４を形成する際の給電層となる部材である。金属板４２としては、例えば、Ｃｕ板を用いることができる。なお、図３８に示す工程において、金属板４２の代わりに、半導体チップ２１の下面２１ｂに金属箔を貼り付けてもよい。金属箔としては、例えばＣｕ箔を用いることができる。
【００８８】
次いで、図４０に示す工程では、金属板４２を給電層とする電解めっき法により、貫通孔７３を充填するようにめっき膜を析出成長させることで、貫通部７４を形成する。貫通部７４を構成するめっき膜としては、例えばＣｕめっき膜を用いることができる。次いで、図１０と同様の工程により、図４０に示す構造体に設けられた金属板４２を除去する。
【００８９】
次いで、図４１に示す工程では、半導体チップ２１の上面２１ａを覆うように、レジスト膜８１を形成する。レジスト膜８１は、例えば、液状レジストを半導体チップ２１の上面２１ａから供給することで形成する。レジスト膜８１の厚さは、例えば２０μｍとすることができる。
【００９０】
次いで、図４２に示す工程では、マスクを介して、図４１に示す構造体に設けられたレジスト膜８１を露光し、次いで、露光処理されたレジスト膜８１を現像することで、レジスト膜８１に開口部８１ｘを形成する。開口部８１ｘは、貫通部７４の上面、レジスト７１の上面、半導体チップ２１の上面２１ａの一部を露出するように形成する。
【００９１】
次いで、図４３に示す工程では、レジスト膜８１の上面８１ａ、開口部８１ｘの底面及び側面を覆うシード層８２を形成する。シード層８２は、電解めっき法により、貫通電極７６を構成する支持部７５を形成する際の給電層となる層である。シード層８２は、例えば、スパッタ法や無電解めっき法等の方法により形成することができる。シード層８２としては、例えば、Ｃｕ層を用いることができる。シード層８２としてＣｕ層を用いた場合、シード層８２の厚さは、例えば０．３μｍとすることができる。
【００９２】
次いで、図４４に示す工程では、シード層８２を給電層とする電解めっき法により、開口部８１ｘを充填するめっき膜８４を析出成長させる。めっき膜８４は、支持部７５の構成要素の１つとなる膜である。めっき膜８４としては、例えば、Ｃｕめっき膜を用いることができる。めっき膜８４としてＣｕめっき膜を用いた場合、めっき膜８４の厚さＴ１は、例えば１０μｍとすることができる。
【００９３】
次いで、図４５に示す工程では、めっき膜８４に覆われていない不要な部分のシード層８２を除去する。不要な部分のシード層８２は、例えば、エッチングにより除去する。続いて、半導体チップ２１の上面２１ａ上に形成されたレジスト膜８１を除去する。
【００９４】
次いで、図４６に示す工程では、半導体チップ２１の上面２１ａ上に開口部８５ｘを有するレジスト膜８５を形成する。次いで、図４７に示す工程では、開口部８５ｘ内のめっき膜８４に覆われていない部分の半導体チップ２１に凹部２１ｙを形成する。凹部２１ｙは、例えば異方性エッチング法（例えば、ドライエッチング）により形成することができる。
【００９５】
次いで、図４８に示す工程では、レジスト膜７１及びレジスト膜８５を除去する。次いで、図３１〜図３５と同様の工程により、図４９に示す構造体が形成される。
【００９６】
次いで、図１７と同様の工程により、貫通部７４の端部７４ｂに接続端子２７を形成する。この際、接続端子２７と絶縁膜７２の面７２ｂとの間には、両者が接触しない程度の隙間が形成されるようにすることが好ましい。これにより、接続端子２７は、貫通部７４を介して支持部７５によりＹ，Ｙ方向及びＸ，Ｘ方向に移動可能な状態で支持される。
【００９７】
本発明の第３の実施の形態に係る半導体パッケージ１２によれば、本発明の第１の実施の形態に係る半導体パッケージ１０と同様の効果を奏する。
【００９８】
〈第４の実施の形態〉
［本発明に係る半導体パッケージの構造］
始めに本発明に係る半導体パッケージの構造について説明する。図５０は、本発明の第４の実施の形態に係る半導体パッケージを例示する図である。図５０において、Ｘ，Ｘ方向は、後述する基板９１の上面９１ａと平行な面方向、Ｙ，Ｙ方向は、Ｘ，Ｘ方向に垂直な方向をそれぞれ示している。図５０において、図２と同一構成部分には同一符号を付し、その説明を省略する場合がある。
【００９９】
図５０を参照するに、第４の実施の形態に係る半導体パッケージ１３は、インターポーザ９０と、半導体装置１００と、配線基板３０とを有する。半導体装置１００は、半導体チップ１１０と、接続端子１２０とを有する。
【０１００】
半導体チップ１１０には半導体集積回路（図示せず）が設けられており、半導体集積回路（図示せず）は、拡散層（図示せず）、絶縁層（図示せず）、ビア（図示せず）、及び配線層（図示せず）等から構成されている。半導体チップ１１０の材料としては、例えばシリコン等を用いることができる。半導体チップ１１０の厚さは、例えば３００μｍとすることができる。
【０１０１】
接続端子１２０は、半導体装置１００とインターポーザ９０とを電気的に接続するために設けられた端子である。接続端子１２０としては、はんだボール、Ａｕバンプ、導電性ペースト等を用いることができる。接続端子１２０として、はんだボールを用いた場合には、接続端子１２０の材料として、例えば、Ｐｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
【０１０２】
インターポーザ９０は、基板９１と、絶縁膜９２と、貫通孔９３と、貫通電極２６と、接続端子２７とを有する。基板９１の材料としては、シリコン、樹脂（例えば、絶縁樹脂）、金属（例えば、Ｃｕ）等を用いることができる。基板９１の厚さは、例えば３００μｍとすることができる。
【０１０３】
基板９１は板状とされており、複数の貫通孔９３を有する。基板９１の表面には、絶縁膜９２が形成されている。絶縁膜９２は、基板９１の表面（貫通孔９３の壁面に対応する部分の基板９１の面も含む）を覆うように設けられている。絶縁膜９２は、基板９１と貫通電極２６との間を絶縁するための膜である。絶縁膜９２としては、例えば酸化膜（例えば、熱酸化膜）を用いることができる。絶縁膜９２として、熱酸化膜を用いた場合、絶縁膜９２の厚さは、例えば０．５μｍ〜１．０μｍとすることができる。なお、基板９１の材料として、絶縁樹脂を用いた場合、図５０に示す絶縁膜９２は不要となる。
【０１０４】
貫通孔９３は、基板９１及び絶縁膜９２を貫通する孔である。貫通孔９３は、例えば平面視円形であり、その直径は、例えば５０μｍとすることができる。貫通孔９３の配設ピッチは、適宜選択することが可能であるが、例えば１００μｍとすることができる。
【０１０５】
貫通電極２６は、貫通部２４及び支持部２５から構成されている。貫通部２４は、導電性を有した材料により構成されており、基板９１及び絶縁膜９２と接触しないように、貫通孔９３に配置されている。貫通部２４の端部２４ａ（一方の端部）は、基板９１の上面９１ａ（基板９１の一方の面）に設けられた絶縁膜９２の面９２ａよりも突出している。
【０１０６】
貫通部２４の端部２４ａ（一方の端部）は、支持部２５と一体的に構成されている。貫通部２４の端部２４ｂ（他方の端部）は、基板９１の下面９１ｂ（基板９１の他方の面）に設けられた絶縁膜９２の面９２ｂよりも突出している。貫通部２４は、例えば平面視円形であり、その直径は、例えば３０μｍとすることができる。
【０１０７】
貫通電極２６を構成する支持部２５は、導電性を有した材料により構成されているシード層４３及びめっき膜４５からなる。支持部２５は、一方の端部が貫通部２４の端部２４ａと一体的に構成されており、他方の端部が絶縁膜９２を介して基板９１の上面９１ａ（基板９１の一方の面）に固定されている。
【０１０８】
支持部２５はバネ性を有し、貫通部２４全体をＹ，Ｙ方向に、貫通部２４の端部２４ｂをＸ，Ｘ方向に移動可能な状態で支持するための部材である。支持部２５の絶縁膜９２の面９２ａと接触している部分は、例えば平面視円形であり、その直径は、例えば３０μｍとすることができる。
【０１０９】
貫通部２４と支持部２５から構成される貫通電極２６の材料としては、例えばＣｕを用いるとよい。貫通電極２６の材料としてＣｕを用いることにより、支持部２５にバネ性を持たせることができると共に、めっき法等を用いて容易に形成することが可能となる。
【０１１０】
貫通部２４の端部２４ｂには、接続端子２７が形成されている。接続端子２７は、絶縁膜９２の面９２ｂには固定されていない。接続端子２７と絶縁膜９２の面９２ｂとは接触していても構わないが、接続端子２７と絶縁膜９２の面９２ｂとの間には、両者が接触しない程度の隙間（例えば、５０μｍ程度）が形成されていることが好ましい。接続端子２７は、貫通部２４を介して支持部２５により支持されている。貫通部２４と接続端子２７とは、電気的に接続されている。
【０１１１】
接続端子２７は、半導体装置１００と配線基板３０とを電気的に接続するために設けられた端子である。接続端子２７としては、はんだボール、Ａｕバンプ、導電性ペースト等を用いることができる。接続端子２７として、はんだボールを用いた場合には、接続端子２７の材料として、例えば、Ｐｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
【０１１２】
支持部２５の上面２５ａ上には、はんだペースト塗布等によりプレソルダ９５が形成されている。インターポーザ９０のプレソルダ９５と半導体装置１００の接続端子１２０とは、電気的に接続されている。なお、接続端子１２０が、はんだから構成されている場合には、インターポーザ９０上に半導体装置１００が実装される際に、接続端子１２０及びプレソルダ９５は加熱されることにより溶融して合金となり、一つのバンプが形成される。
【０１１３】
配線基板３０については、第１の実施の形態と同様であるため詳細な説明は省略するが、配線基板３０の金属層３６上には、はんだペースト塗布等によりプレソルダ３７が形成されている。配線基板３０のプレソルダ３７とインターポーザ９０の接続端子２７とは、電気的に接続されている。なお、接続端子２７が、はんだから構成されている場合には、配線基板３０上にインターポーザ９０が実装される際に、接続端子２７及びプレソルダ３７は加熱されることにより溶融して合金となり、一つのバンプが形成される。
【０１１４】
このように、半導体装置１００の電極端子１２０は、インターポーザ９０のプレソルダ９５、貫通電極２６及び接続端子２７を介して配線基板３０のプレソルダ３７と電気的及び機械的に接続されている。ところで、前述のように、貫通電極２６を構成する支持部２５はバネ性を有し、貫通部２４全体をＹ，Ｙ方向に、貫通部２４の端部２４ｂをＸ，Ｘ方向に移動可能な状態で支持しており、貫通部２４の端部２４ｂには接続端子２７が形成されている。又、接続端子２７は、絶縁膜９２の面９２ｂには固定されていない。すなわち、接続端子２７は、貫通部２４を介して支持部２５によりＹ，Ｙ方向及びＸ，Ｘ方向に移動可能な状態で支持されている。
【０１１５】
ここで、半導体パッケージ１３に熱が加えられた場合を考えると、前述のように半導体装置１００と配線基板３０とは一般に熱膨張係数に差があるため、接合部（電極端子１２０、プレソルダ９５、貫通電極２６、接続端子２７及びプレソルダ３７）に応力が生じるとも考えられる。しかしながら、接続端子２７は支持部２５によりＹ，Ｙ方向及びＸ，Ｘ方向に移動可能な状態で支持されているため、接合部（電極端子１２０、プレソルダ９５、貫通電極２６、接続端子２７及びプレソルダ３７）に生じる応力を大幅に緩和することができる。従って、接合部（電極端子１２０、プレソルダ９５、貫通電極２６、接続端子２７及びプレソルダ３７）にクラックが発生することを防止できる。
【０１１６】
なお、第４の実施の形態に係る半導体パッケージ１３を構成するインターポーザ９０は、第１の実施の形態〜第３の実施の形態に示した半導体装置２０、５０、７０の製造方法と同様な方法で製造することができる。
【０１１７】
本発明の第４の実施の形態に係る半導体パッケージ１３によれば、インターポーザ９０に、貫通電極２６と電極端子２７を設け、電極端子２７は貫通電極２６を構成する貫通部２４を介して支持部２５によりＹ，Ｙ方向及びＸ，Ｘ方向に移動可能な状態で支持されている。そして、半導体装置１００と配線基板３０とをインターポーザ９０の貫通電極２６及び電極端子２７を介して接続する。その結果、半導体パッケージ１３に熱が加えられた場合にも、半導体装置１００と配線基板３０との熱膨張係数の差に起因して接合部（電極端子１２０、プレソルダ９５、貫通電極２６、接続端子２７及びプレソルダ３７）に生じる応力を大幅に緩和することが可能となり、接合部（電極端子１２０、プレソルダ９５、貫通電極２６、接続端子２７及びプレソルダ３７）にクラックが発生することを防止できる。
【０１１８】
特に、半導体装置１００に直接貫通電極２６等を形成することが困難な場合に有効である。
【０１１９】
〈第５の実施の形態〉
第５の実施の形態では、貫通電極の他の例を示す。図５１〜図５３は、貫通電極の他の例を示す図である。図５１〜図５３において、図２及び図３と同一構成部分には同一符号を付し、その説明を省略する場合がある。図５１（ａ）〜図５３（ａ）は平面図、図５１（ｂ）〜図５３（ｂ）は図５１（ａ）〜図５３（ａ）のＡ−Ａ線〜Ｃ−Ｃ線に沿う断面図である。
【０１２０】
貫通電極は、図２等に示した貫通電極２６の他に、例えば図５１に示す貫通電極１３０のような形態でも構わない。貫通電極１３０は、貫通部２４と支持部１２０とから構成されている。支持部１２０はスパイラル形状であり、貫通部２４と一体的に構成されている。支持部１２０は、導電性を有する材料（例えば、Ｃｕ）により構成されており、バネ性を有する。
【０１２１】
貫通電極は、例えば図５２に示す貫通電極１３１のような形態でも構わない。貫通電極１３１は、貫通部２４と支持部１２１とから構成されている。貫通電極２６及び１３０を構成する支持部２５及び１２０は、一端が絶縁膜２２の面２２ａを介して半導体チップ２１の上面２１ａに固定されていたが、貫通電極１３１を構成する支持部１２１は、両端が絶縁膜２２の面２２ａを介して半導体チップ２１の上面２１ａに固定されており、略中央部で貫通部２４と一体的に構成されている。支持部１２１は、導電性を有する材料（例えば、Ｃｕ）により構成されており、バネ性を有する。
【０１２２】
貫通電極は、例えば図５３に示す貫通電極１３２のような形態でも構わない。貫通電極１３２は、貫通部２４と支持部１２２とから構成されている。貫通電極２６及び１３０を構成する支持部２５及び１２０は、一端が絶縁膜２２の面２２ａを介して半導体チップ２１の上面２１ａに固定されていたが、貫通電極１３２を構成する支持部１２２は、支持部１２２の平面視外縁部が絶縁膜２２の面２２ａを介して半導体チップ２１の上面２１ａに固定されており、略中央部で貫通部２４と一体的に構成されている。支持部１２２は、導電性を有する材料（例えば、Ｃｕ）により構成されており、バネ性を有する。
【０１２３】
このように、貫通電極は、貫通電極を構成する支持部がバネ性を有し、貫通部２４全体をＹ，Ｙ方向に、貫通部２４の端部２４ｂをＸ，Ｘ方向に移動可能な状態で支持するものであれば、どのような形態でも構わない。なお、第５の実施の形態に係る貫通電極は、第１の実施の形態〜第３の実施の形態に係る貫通電極と同様な手法により製造することができる。
【０１２４】
本発明の第５の実施の形態に係る貫通電極を有する半導体パッケージは、本発明の第１の実施の形態に係る半導体パッケージと同様な効果を得ることができる。
【０１２５】
〈変形例１〉
変形例１は、第２の実施の形態の変形例である。
【０１２６】
［本発明に係る半導体パッケージの他の構造］
始めに本発明の変形例１に係る半導体パッケージの構造について説明する。図５４は、本発明の変形例１に係る半導体パッケージを例示する図である。図５４において、Ｘ，Ｘ方向は、半導体チップ２１の上面２１ａと平行な面方向、Ｙ，Ｙ方向は、Ｘ，Ｘ方向に垂直な方向をそれぞれ示している。図５４において、図２０と同一構成部分には同一符号を付し、その説明を省略する場合がある。
【０１２７】
図５４を参照するに、変形例１に係る半導体パッケージ１１ｈは、半導体装置５０が半導体装置５０ｈと置換された以外は、図２０に示す半導体パッケージ１１と同様に構成される。又、半導体装置５０ｈは、貫通電極５６が貫通電極５６ｈと、貫通部５４が貫通部５４ｈと、他方の端部５４ｂが他方の端部５４ｃと置換された以外は、図２０に示す半導体装置５０と同様に構成される。貫通部５４ｈにおいて、一方の端部５４ａと他方の端部５４ｃとは径が異なり、他方の端部５４ｃの方が径が小さい。これ以外の部分については、図２０に示す半導体パッケージ１１と同様であるため、その説明は省略する。
【０１２８】
［本発明に係る半導体パッケージの他の製造方法］
続いて本発明に係る半導体パッケージの第２の実施の形態の変形例１に係る製造方法について説明する。図５５〜図６１は、本発明の変形例１に係る半導体パッケージの製造工程を例示する図である。図５５〜図６１において、図２１〜図３５と同一構成部分には同一符号を付し、その説明を省略する場合がある。なお、半導体装置５０ｈ以外の部分の製造方法は第１の実施の形態と同様であるため、半導体装置５０ｈの製造方法についてのみ説明する。
【０１２９】
始めに、図２１及び図２２と同様の工程を行った後（ただし、金属板４２は半導体チップ２１の上面２１ａに貼り付ける）、図５５に示す工程では、半導体チップ２１の下面２１ｂを覆うように、レジスト膜２０１を形成し、マスクを介して、レジスト膜２０１を露光し、次いで、露光処理されたレジスト膜２０１を現像することで、レジスト膜２０１に開口部２０１ｘを形成する。レジスト膜２０１は、例えば、液状レジストを半導体チップ２１の下面２１ｂから供給することで形成する。レジスト膜２０１の厚さは、例えば２０μｍとすることができる。開口部２０１ｘは、貫通部５４の上面の一部を露出するように形成されている。開口部２０１ｘは、例えば平面視円形であり、その直径は、例えば２０μｍとすることができる。
【０１３０】
次いで、図５６に示す工程では、金属板４２を給電層とする電解めっき法により、開口部２０１ｘを充填するようにめっき膜を析出成長させることで、貫通部５４に他方の端部５４ｃを形成する。他方の端部５４ｃを構成するめっき膜としては、例えばＣｕめっき膜を用いることができる。他方の端部５４ｃが形成された貫通部５４を貫通部５４ｈとする。次いで、図１０と同様の工程により、図５６に示す構造体に設けられた金属板４２を除去する。
【０１３１】
次いで、図５７に示す工程では、半導体チップ２１の上面２１ａを覆うように、レジスト膜６１を形成する。レジスト膜６１は、例えば、液状レジストを半導体チップ２１の上面２１ａから供給することで形成する。レジスト膜６１の厚さは、例えば２０μｍとすることができる。
【０１３２】
次いで、図２４〜図２８と同様の工程を行った後、図５８に示す工程では、めっき膜６４に覆われていない不要な部分のシード層６２を除去する。不要な部分のシード層６２は、例えば、エッチングにより除去する。次いで、図５９に示す工程では、半導体チップ２１の上面２１ａ上に形成されたレジスト膜６１及び半導体チップ２１の下面２１ｂ上に形成されたレジスト膜２０１を除去する。これにより、貫通部５４ｈと、シード層６２及びめっき膜６４からなる支持部５５とを備えた貫通電極５６ｈが形成される。
【０１３３】
次いで、図３１と同様の工程を行った後、図６０に示す工程では、貫通部５４ｈの周囲に貫通部５４ｈの側面全体が露出するような空間部６６を形成し、貫通孔５３を拡大する。拡大後の貫通孔を貫通孔５３ａとする。空間部６６は、例えば異方性エッチング法（例えば、ドライエッチング）により形成することができる。空間部６６は、例えば平面視円環状であり、その外径（貫通孔５３ａの直径）は例えば５０μｍ、内径は例えば３０μｍとすることができる。空間部６６を形成した後、レジスト膜６５を除去する。これにより、貫通部５４ｈは、半導体チップ２１と接触せずに半導体チップ２１を貫通する。
【０１３４】
次いで、図３４と同様の工程を行った後、図６１に示す工程では、貫通部５４ｈの他方の端部５４ｃ及び支持部５５を構成するめっき膜６４の上面６４ａに形成されている絶縁膜５２のみを除去する。絶縁膜５２は、例えば除去したい部分のみを開口するレジスト膜を形成し、異方性エッチング法（例えば、ドライエッチング）により除去することができる。
【０１３５】
次いで、図１７と同様の工程により、貫通部５４ｈの他方の端部５４ｃに接続端子２７を形成する。この際、接続端子２７と絶縁膜５２の面５２ｂとの間には、両者が接触しない程度の隙間が形成されるようにすることが好ましい。これにより、接続端子２７は、貫通部５４ｈを介して支持部５５によりＹ，Ｙ方向及びＸ，Ｘ方向に移動可能な状態で支持される。
【０１３６】
本発明の変形例１に係る半導体パッケージ１１ｈによれば、本発明の第１の実施の形態に係る半導体パッケージ１０と同様の効果を奏する。
【０１３７】
〈変形例２〉
変形例２は、第２の実施の形態の、変形例１とは異なる変形例である。以下、第２の実施の形態の変形例１と異なる部分についてのみ説明する。
【０１３８】
［本発明に係る半導体パッケージの他の構造］
始めに本発明の変形例２に係る半導体パッケージの構造について説明する。図６２は、本発明の変形例２に係る半導体パッケージを例示する図である。図６２において、Ｘ，Ｘ方向は、半導体チップ２１の上面２１ａと平行な面方向、Ｙ，Ｙ方向は、Ｘ，Ｘ方向に垂直な方向をそれぞれ示している。図６２において、図５４と同一構成部分には同一符号を付し、その説明を省略する場合がある。
【０１３９】
図６２を参照するに、変形例２に係る半導体パッケージ１１ｉは、半導体装置５０ｈが半導体装置５０ｉと置換された以外は、図５４に示す半導体パッケージ１１ｈと同様に構成される。又、半導体装置５０ｉは、貫通孔５３ｂに配置された貫通部５４ｈの側面全体が半導体チップ２１を構成するシリコン等で覆われた以外は、図５４に示す半導体装置５０ｈと同様に構成される。これ以外の部分については、図５４に示す半導体パッケージ１１ｈと同様であるため、その説明は省略する。
【０１４０】
［本発明に係る半導体パッケージの他の製造方法］
続いて本発明に係る半導体パッケージの第２の実施の形態の変形例２に係る製造方法について説明する。図６３〜図６５は、本発明の変形例２に係る半導体パッケージの製造工程を例示する図である。図６３〜図６５において、図５５〜図６１と同一構成部分には同一符号を付し、その説明を省略する場合がある。なお、半導体装置５０ｉ以外の部分の製造方法は第１の実施の形態と同様であるため、半導体装置５０ｉの製造方法についてのみ説明する。
【０１４１】
始めに、図５９に示す貫通部５４ｈと、シード層６２及びめっき膜６４からなる支持部５５とを備えた貫通電極５６ｈを形成する。具体的には、変形例１の場合と同様に、図２１及び図２２と同様の工程を行った後（ただし、金属板４２は半導体チップ２１の上面２１ａに貼り付ける）、図５５及び図５６と同様の工程を行う。次いで、図１０と同様の工程を行った後、図５７と同様の工程を行う。次いで、図２４〜図２８と同様の工程を行った後、図５８及び図５９と同様の工程を行う。
【０１４２】
次いで、図６３に示す工程では、半導体チップ２１の下面２１ｂを覆うように、レジスト膜６５を形成する。半導体チップ２１の下面２１ｂに形成された部分のレジスト膜６５の厚さは、例えば２０μｍとすることができる。そして、マスクを介して、レジスト膜６５を露光し、次いで、露光処理されたレジスト膜６５を現像することで、レジスト膜６５に開口部６５ｉを形成する。開口部６５ｉは、例えば、貫通部５４ｈの他方の端部５４ｃを中心に平面視円環状に形成される。貫通部５４ｈの他方の端部５４ｃは、レジスト膜６５に覆われている。開口部６５ｉの内径は例えば４０μｍ、外径は例えば６０μｍとすることができる。
【０１４３】
次いで、図６４に示す工程では、空間部６６ｉを形成し、貫通孔５３を拡大する。拡大後の貫通孔を貫通孔５３ｂとする。空間部６６ｉは貫通部５４ｈの側面全体が半導体チップ２１を構成するシリコン等で覆われるように、貫通部５４ｈの他方の端部５４ｃを中心に例えば平面視円環状に形成される。空間部６６ｉは、例えば異方性エッチング法（例えば、ドライエッチング）により形成することができる。空間部６６ｉの内径は例えば４０μｍ、外径は例えば６０μｍとすることができる。空間部６６ｉを形成した後、レジスト膜６５を除去する。これにより、側面全体が半導体チップ２１を構成するシリコン等で覆われた貫通部５４ｈは、半導体チップ２１と接触せずに半導体チップ２１を貫通する。
【０１４４】
次いで、図３４と同様の工程を行った後、図６５に示す工程では、貫通部５４ｈの他方の端部５４ｃ及び支持部５５を構成するめっき膜６４の上面６４ａに形成されている絶縁膜５２のみを除去する。絶縁膜５２は、例えば除去したい部分のみを開口するレジスト膜を形成し、異方性エッチング法（例えば、ドライエッチング）により除去することができる。
【０１４５】
次いで、図１７と同様の工程により、貫通部５４ｈの他方の端部５４ｃに接続端子２７を形成する。この際、接続端子２７と絶縁膜５２の面５２ｂとの間には、両者が接触しない程度の隙間が形成されるようにすることが好ましい。これにより、接続端子２７は、貫通部５４ｈを介して支持部５５によりＹ，Ｙ方向及びＸ，Ｘ方向に移動可能な状態で支持される。
【０１４６】
本発明の変形例２に係る半導体パッケージ１１ｉによれば、本発明の第１の実施の形態に係る半導体パッケージ１０と同様の効果を奏する。更に、貫通部５４ｈの側面全体が半導体チップ２１を構成するシリコン等で覆われるため、貫通部５４ｈの強度を高めることができる。
【０１４７】
以上、本発明の好ましい実施の形態及びその変形例について詳説したが、本発明は、上述した実施の形態及びその変形例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施の形態及びその変形例に種々の変形及び置換を加えることができる。
【０１４８】
例えば、本発明に係る半導体パッケージを構成する配線基板は、第１の実施の形態等で例示したコア部を有さないビルドアップ配線層を備えた配線基板に限定されることはない。基板の片面のみに配線層が形成された片面（一層）配線基板、基板の両面に配線層が形成された両面（二層）配線基板、スルービアで各配線層を接続する貫通多層配線基板、コア部を有するビルドアップ配線層を備えた配線基板、ＩＶＨ（Interstitial Via Hole）で特定の配線層を接続するＩＶＨ多層配線基板等の様々な配線基板を用いることができる。
【図面の簡単な説明】
【０１４９】
【図１】従来の半導体パッケージを部分的に例示する断面図である。
【図２】本発明の第１の実施の形態に係る半導体パッケージを例示する図である。
【図３】図２に示す貫通電極部を平面視した図である。
【図４】本発明の第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その１）である。
【図５】本発明の第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その２）である。
【図６】本発明の第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その３）である。
【図７】本発明の第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その４）である。
【図８】本発明の第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その５）である。
【図９】本発明の第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その６）である。
【図１０】本発明の第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その７）である。
【図１１】本発明の第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その８）である。
【図１２】本発明の第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その９）である。
【図１３】本発明の第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その１０）である。
【図１４】本発明の第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その１１）である。
【図１５】本発明の第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その１２）である。
【図１６】本発明の第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その１３）である。
【図１７】本発明の第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その１４）である。
【図１８】本発明の第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その１５）である。
【図１９】本発明の第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その１６）である。
【図２０】本発明の第２の実施の形態に係る半導体パッケージを例示する図である。
【図２１】本発明の第２の実施の形態に係る半導体パッケージの製造工程を例示する図（その１）である。
【図２２】本発明の第２の実施の形態に係る半導体パッケージの製造工程を例示する図（その２）である。
【図２３】本発明の第２の実施の形態に係る半導体パッケージの製造工程を例示する図（その３）である。
【図２４】本発明の第２の実施の形態に係る半導体パッケージの製造工程を例示する図（その４）である。
【図２５】本発明の第２の実施の形態に係る半導体パッケージの製造工程を例示する図（その５）である。
【図２６】本発明の第２の実施の形態に係る半導体パッケージの製造工程を例示する図（その６）である。
【図２７】本発明の第２の実施の形態に係る半導体パッケージの製造工程を例示する図（その７）である。
【図２８】本発明の第２の実施の形態に係る半導体パッケージの製造工程を例示する図（その８）である。
【図２９】本発明の第２の実施の形態に係る半導体パッケージの製造工程を例示する図（その９）である。
【図３０】本発明の第２の実施の形態に係る半導体パッケージの製造工程を例示する図（その１０）である。
【図３１】本発明の第２の実施の形態に係る半導体パッケージの製造工程を例示する図（その１１）である。
【図３２】本発明の第２の実施の形態に係る半導体パッケージの製造工程を例示する図（その１２）である。
【図３３】本発明の第２の実施の形態に係る半導体パッケージの製造工程を例示する図（その１３）である。
【図３４】本発明の第２の実施の形態に係る半導体パッケージの製造工程を例示する図（その１４）である。
【図３５】本発明の第２の実施の形態に係る半導体パッケージの製造工程を例示する図（その１５）である。
【図３６】本発明の第３の実施の形態に係る半導体パッケージを例示する図である。
【図３７】本発明の第３の実施の形態に係る半導体パッケージの製造工程を例示する図（その１）である。
【図３８】本発明の第３の実施の形態に係る半導体パッケージの製造工程を例示する図（その２）である。
【図３９】本発明の第３の実施の形態に係る半導体パッケージの製造工程を例示する図（その３）である。
【図４０】本発明の第３の実施の形態に係る半導体パッケージの製造工程を例示する図（その４）である。
【図４１】本発明の第３の実施の形態に係る半導体パッケージの製造工程を例示する図（その５）である。
【図４２】本発明の第３の実施の形態に係る半導体パッケージの製造工程を例示する図（その６）である。
【図４３】本発明の第３の実施の形態に係る半導体パッケージの製造工程を例示する図（その７）である。
【図４４】本発明の第３の実施の形態に係る半導体パッケージの製造工程を例示する図（その８）である。
【図４５】本発明の第３の実施の形態に係る半導体パッケージの製造工程を例示する図（その９）である。
【図４６】本発明の第３の実施の形態に係る半導体パッケージの製造工程を例示する図（その１０）である。
【図４７】本発明の第３の実施の形態に係る半導体パッケージの製造工程を例示する図（その１１）である。
【図４８】本発明の第３の実施の形態に係る半導体パッケージの製造工程を例示する図（その１２）である。
【図４９】本発明の第３の実施の形態に係る半導体パッケージの製造工程を例示する図（その１３）である。
【図５０】本発明の第４の実施の形態に係る半導体パッケージを例示する図である。
【図５１】貫通電極の他の例を示す図（その１）である。
【図５２】貫通電極の他の例を示す図（その２）である。
【図５３】貫通電極の他の例を示す図（その３）である。
【図５４】本発明の変形例１に係る半導体パッケージを例示する図である。
【図５５】本発明の変形例１に係る半導体パッケージの製造工程を例示する図（その１）である。
【図５６】本発明の変形例１に係る半導体パッケージの製造工程を例示する図（その２）である。
【図５７】本発明の変形例１に係る半導体パッケージの製造工程を例示する図（その３）である。
【図５８】本発明の変形例１に係る半導体パッケージの製造工程を例示する図（その４）である。
【図５９】本発明の変形例１に係る半導体パッケージの製造工程を例示する図（その５）である。
【図６０】本発明の変形例１に係る半導体パッケージの製造工程を例示する図（その６）である。
【図６１】本発明の変形例１に係る半導体パッケージの製造工程を例示する図（その７）である。
【図６２】本発明の変形例２に係る半導体パッケージを例示する図である。
【図６３】本発明の変形例２に係る半導体パッケージの製造工程を例示する図（その１）である。
【図６４】本発明の変形例２に係る半導体パッケージの製造工程を例示する図（その２）である。
【図６５】本発明の変形例２に係る半導体パッケージの製造工程を例示する図（その３）である。
【符号の説明】
【０１５０】
１０，１１，１１ｈ，１１ｉ，１２，１３  半導体パッケージ
２０，５０，５０ｈ，７０，１００  半導体装置
２１，１１０  半導体チップ
２１ａ  半導体チップの上面
２１ｂ  半導体チップの下面
２１ｘ，２１ｙ  凹部
２２，５２，７２，９２  絶縁膜
２２ａ，２２ｂ，５２ａ，５２ｂ，７２ａ，７２ｂ，９２ａ，９２ｂ  絶縁膜の面
２３，５３，５３ａ，５３ｂ，７３，７３ａ，９３  貫通孔
２４，５４，５４ｈ，７４  貫通部
２４ａ，５４ａ，７４ａ  貫通部の一方の端部
２４ｂ，５４ｂ，５４ｃ，７４ｂ  貫通部の他方の端部
２５，５５，７５，１２０，１２１，１２２  支持部
２６，５６，５６ｈ，７６，１３０，１３１，１３２  貫通電極
２７，１２０  接続端子
３０  配線基板
３３ａ  第１絶縁層
３３ｂ  第２絶縁層
３３ｃ  第３絶縁層
３３ｘ  第１ビアホール
３３ｙ  第２ビアホール
３３ｚ  第３ビアホール
３４ａ  第１配線層
３４ｂ  第２配線層
３４ｃ  第３配線層
３４ｄ  第４配線層
３５  ソルダーレジスト層
３５ｘ，４１ｘ，４１ｙ，４４ｘ，６１ｘ，６１ｙ，６３ｘ，６５ｉ，６５ｘ，８１ｘ，８５ｘ，２０１ｘ  開口部
３６  金属層
３７，９５  プレソルダ
４１，４４，６１，６３，６５，７１，８１，８５，２０１  レジスト膜
４１ａ，６１ａ，８１ａ  レジスト膜の上面
４２  金属板
４３，６２，８２  シード層
４５，６４，８４  めっき膜
６６，６６ｉ  空間部
９０  インターポーザ
９１  基板
９１ａ  基板の上面
９１ｂ  基板の上面
Ｔ１  厚さ
【図１】
2010067938.tif 000003
【図２】
2010067938.tif 000004
【図３】
2010067938.tif 000005
【図４】
2010067938.tif 000006
【図５】
2010067938.tif 000007
【図６】
2010067938.tif 000008
【図７】
2010067938.tif 000009
【図８】
2010067938.tif 000010
【図９】
2010067938.tif 000011
【図１０】
2010067938.tif 000012
【図１１】
2010067938.tif 000013
【図１２】
2010067938.tif 000014
【図１３】
2010067938.tif 000015
【図１４】
2010067938.tif 000016
【図１５】
2010067938.tif 000017
【図１６】
2010067938.tif 000018
【図１７】
2010067938.tif 000019
【図１８】
2010067938.tif 000020
【図１９】
2010067938.tif 000021
【図２０】
2010067938.tif 000022
【図２１】
2010067938.tif 000023
【図２２】
2010067938.tif 000024
【図２３】
2010067938.tif 000025
【図２４】
2010067938.tif 000026
【図２５】
2010067938.tif 000027
【図２６】
2010067938.tif 000028
【図２７】
2010067938.tif 000029
【図２８】
2010067938.tif 000030
【図２９】
2010067938.tif 000031
【図３０】
2010067938.tif 000032
【図３１】
2010067938.tif 000033
【図３２】
2010067938.tif 000034
【図３３】
2010067938.tif 000035
【図３４】
2010067938.tif 000036
【図３５】
2010067938.tif 000037
【図３６】
2010067938.tif 000038
【図３７】
2010067938.tif 000039
【図３８】
2010067938.tif 000040
【図３９】
2010067938.tif 000041
【図４０】
2010067938.tif 000042
【図４１】
2010067938.tif 000043
【図４２】
2010067938.tif 000044
【図４３】
2010067938.tif 000045
【図４４】
2010067938.tif 000046
【図４５】
2010067938.tif 000047
【図４６】
2010067938.tif 000048
【図４７】
2010067938.tif 000049
【図４８】
2010067938.tif 000050
【図４９】
2010067938.tif 000051
【図５０】
2010067938.tif 000052
【図５１】
2010067938.tif 000053
【図５２】
2010067938.tif 000054
【図５３】
2010067938.tif 000055
【図５４】
2010067938.tif 000056
【図５５】
2010067938.tif 000057
【図５６】
2010067938.tif 000058
【図５７】
2010067938.tif 000059
【図５８】
2010067938.tif 000060
【図５９】
2010067938.tif 000061
【図６０】
2010067938.tif 000062
【図６１】
2010067938.tif 000063
【図６２】
2010067938.tif 000064
【図６３】
2010067938.tif 000065
【図６４】
2010067938.tif 000066
【図６５】
2010067938.tif 000067