(57)【要約】【課題】少ないフリップフロップで多数の遅延映像信号を生成し、その中から所望の遅延映像信号を選択する映像信号遅延選択回路を提供する。【解決手段】入力映像信号を遅延させて複数の遅延映像信号を生成する遅延タップ回路１０と、映像信号の遅延量を制御する第１の選択制御信号を所定の水平走査期間遅延させて第２の選択制御信号を生成する第１の遅延回路３０と、第１または第２の選択制御信号に基づいて、複数の遅延映像信号から１つの遅延映像信号を選択する第１のセレクタ２０１〜２０２と、選択された遅延映像信号を所定の水平走査期間遅延させる第２の遅延回路３１と、第２の選択制御信号に基づいて、選択された遅延映像信号または第２の遅延回路により遅延された遅延映像信号の中から１個の遅延映像信号を選択する第２のセレクタ２１とを有する。【選択図】図１
2010246064.tif 000002
【特許請求の範囲】
【請求項１】
入力された映像信号を１水平走査期間遅延する複数の遅延素子により遅延させて複数の遅延映像信号を生成する遅延タップ回路と、
前記映像信号の遅延量を制御するための第１の選択制御信号を所定の水平走査期間遅延させて１または複数の第２の選択制御信号を生成する第１の遅延回路と、
前記第１または第２の選択制御信号に基づいて、前記複数の遅延映像信号の中から選択遅延映像信号として１つの遅延映像信号を選択する第１のセレクタと、
前記第１のセレクタより選択された選択遅延映像信号を前記所定の水平走査期間遅延させる第２の遅延回路と、
前記第２の選択制御信号に基づいて、前記第１のセレクタより選択された選択遅延映像信号と前記第２の遅延回路により遅延された選択遅延映像信号から１つの選択遅延映像信号を選択する第２のセレクタと
を有することを特徴とする映像信号遅延選択回路。
【請求項２】
前記遅延タップ回路は、１水平走査期間遅延する複数の遅延素子と１画素期間遅延する複数の遅延素子から複数の遅延映像信号を生成することを特徴とする請求項１記載の映像信号遅延選択回路。
【請求項３】
入力された第１の映像信号を１フレーム期間遅延させて第２の映像信号を生成するフレームメモリと、
前記第１の映像信号と前記第２の映像信号のフレーム間の動きベクトルを検出する動きベクトル検出回路と、
前記動きベクトルに基づいて、前記第１または第２の映像信号の遅延量を制御するための前記第１の選択制御信号を生成する制御回路と、
前記第１または第２の映像信号を１水平走査期間遅延する複数の遅延素子により遅延させて複数の遅延映像信号を生成する遅延タップ回路と、
前記第１の選択制御信号を所定の水平走査期間遅延させて１または複数の第２の選択制御信号を生成する第１の遅延回路と、
前記第１または第２の選択制御信号に基づいて、前記複数の遅延映像信号から選択遅延映像信号として１つの遅延映像信号を選択する第１のセレクタと、
前記第１のセレクタより選択された遅延映像信号を前記所定の水平走査期間遅延させる第２の遅延回路と、
前記第２の選択制御信号に基づいて、前記第１のセレクタより選択された選択遅延映像信号と前記第２の遅延回路により遅延された選択遅延映像信号の中から１つの遅延映像信号を選択する第２のセレクタと、
前記第２のセレクタにより選択された選択遅延映像信号に基づいて、前記第１の映像信号と前記第２の映像信号の間の動きを補償する動き補償映像信号を生成する遅延選択回路と
を有することを特徴とする動き補償補間回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は選択制御信号に基づいて、遅延映像信号を得る映像信号遅延選択回路及びそれを用いた動き補償補間回路に関する。
【背景技術】
【０００２】
映像信号の動き補償処理は、例えば液晶素子のホールド表示による動きぼやけを改善するためのフレームレート変換回路に用いられることが知られている（例えば、特許文献１参照）。また、映像信号の動き補償処理は、ＰＡＬ（Phase Alternating Line）方式の映像信号をＮＴＳＣ（National Television System Committee）方式の映像信号に変換する回路にも用いられている。さらに、毎秒２４コマの映画フィルムによる映像信号を、２−３プルダウン処理して毎秒３０フレームの標準テレビジョン方式の映像信号を得た場合に生じる動画ボケ（フィルムジャダー）を取り除く回路などにも用いられている。
【０００３】
この動き補償処理の一般的な方法は、入力された映像信号に対して、画像の局所的な動きを示す動きベクトルを検出し、その動きベクトル情報を用いて映像信号の補間処理を行うものである。この映像信号の補間処理には、動きベクトル情報に基づいて、画像の水平方向のラインメモリ及び垂直方向の遅延素子を選択する映像信号遅延選択回路を用いる。
【０００４】
図９は、従来の映像信号遅延選択回路の一例のブロック図を示す。この映像信号遅延選択回路は、複数の遅延素子（フリップフロップ）からなる遅延タップ回路１００とセレクタ２００とから構成される。遅延タップ回路１００は、入力映像信号をそれぞれ１水平走査期間（１Ｈ）ずつ遅延する縦続接続されたＭ個（Ｍは２以上の自然数）のラインメモリＬ１〜ＬＭと、入力映像信号又はラインメモリＬ１〜ＬＭのそれぞれから出力された映像信号を、１ドット（画素）伝送期間（１Ｔ）ずつ遅延する縦続接続されたＮ個（Ｎは２以上の自然数）のフリップフロップＦ１〜ＦＮを一組とする（Ｍ＋１）組分のフリップフロップとからなる。図９において、Ｄ（ｉ，ｊ）は、ｉ水平走査期間（ｉ＝０〜Ｍ）遅延され、かつ、水平方向にｊドット伝送期間（ｊ＝０〜Ｎ）遅延された映像信号を示す。ここで、垂直方向に遅延された信号及び遅延映像信号という。水平方向に遅延された信号を
この映像信号遅延選択回路によれば、遅延タップ回路１００は、ラインメモリＬ１〜ＬＭから１ライン刻みで０〜Ｍラインの遅延映像信号を出力し、次に各ラインあたり１ドット刻みで０〜Ｎドットの遅延映像信号を出力して、これにより（Ｍ＋１）×（Ｎ＋１）個の遅延映像信号を出力してセレクタ２００に供給する。セレクタ２００は、遅延タップ回路１００から出力された（Ｍ＋１）×（Ｎ＋１）個の遅延映像信号の中から選択制御信号によって一個の遅延映像信号を選択する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特表平１０−５０１９５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかるに、上記の従来の映像信号遅延選択回路は、選択制御信号に基づいて１回の選択で目的の遅延時間の遅延映像信号を簡単に得ることができるが、Ｎ×（Ｍ＋１）個のフリップフロップが必要であり、フリップフロップの数が非常に多いことが課題である。上記のフリップフロップの数は、Ｍ,Ｎの値を大きくして遅延映像信号を選択する範囲を広くすると、それに比例して増加する。フリップフロップの数の増大は、映像信号遅延選択回路を搭載するＩＣ（集積回路）内部のエリアの増大だけでなく、消費電力の増大にもつながる。
【０００７】
本発明は上記の点に鑑みなされたもので、非常に少ないフリップフロップ数で多数の遅延映像信号を生成し、その中から所望の遅延映像信号を選択出力することができ、消費電力も大幅に削減し得る映像信号遅延選択回路及びそれを用いた動き補償補間回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の目的を達成するため、第１の発明の映像信号遅延選択回路は、入力された映像信号を１水平走査期間遅延する複数の遅延素子により遅延させて複数の遅延映像信号を生成する遅延タップ回路と、映像信号の遅延量を制御するための第１の選択制御信号を所定の水平走査期間遅延させて１または複数の第２の選択制御信号を生成する第１の遅延回路と、第１または第２の選択制御信号に基づいて、複数の遅延映像信号の中から選択遅延映像信号として１つの遅延映像信号を選択する第１のセレクタと、第１のセレクタより選択された選択遅延映像信号を所定の水平走査期間遅延させる第２の遅延回路と、第２の選択制御信号に基づいて、第１のセレクタより選択された選択遅延映像信号と第２の遅延回路により遅延された選択遅延映像信号から１つの選択遅延映像信号を選択する第２のセレクタとを有することを特徴とする。
【０００９】
ここで、上記の遅延タップ回路は、１水平走査期間遅延する複数の遅延素子と１画素期間遅延する複数の遅延素子から複数の遅延映像信号を生成することを特徴とする。
【００１０】
また、上記の目的を達成するため、第３の発明の映像信号遅延選択回路は、入力された第１の映像信号を１フレーム期間遅延させて第２の映像信号を生成するフレームメモリと、第１の映像信号と第２の映像信号のフレーム間の動きベクトルを検出する動きベクトル検出回路と、動きベクトルに基づいて、第１または第２の映像信号の遅延量を制御するための第１の選択制御信号を生成する制御回路と、第１または第２の映像信号を１水平走査期間遅延する複数の遅延素子により遅延させて複数の遅延映像信号を生成する遅延タップ回路と、第１の選択制御信号を所定の水平走査期間遅延させて１または複数の第２の選択制御信号を生成する第１の遅延回路と、第１または第２の選択制御信号に基づいて、複数の遅延映像信号から選択遅延映像信号として１つの遅延映像信号を選択する第１のセレクタと、第１のセレクタより選択された遅延映像信号を所定の水平走査期間遅延させる第２の遅延回路と、第２の選択制御信号に基づいて、第１のセレクタより選択された選択遅延映像信号と第２の遅延回路により遅延された選択遅延映像信号の中から１つの遅延映像信号を選択する第２のセレクタと、第２のセレクタにより選択された選択遅延映像信号に基づいて、第１の映像信号と第２の映像信号の間の動きを補償する動き補償映像信号を生成する遅延選択回路とを有することを特徴とする。
【発明の効果】
【００１１】
本発明によれば、（Ｍ＋１）×（Ｎ＋１）個の遅延映像信号のうち、任意の遅延映像信号を非常に少ないフリップフロップ数で選択出力することができると共に、フリップフロップ数の削減に伴い消費電力を大きく削減することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の映像信号遅延選択回路の第１の実施の形態のブロック図である。
【図２】本発明の映像信号遅延選択回路の第２の実施の形態のブロック図である。
【図３】本発明の映像信号遅延選択回路の第３の実施の形態のブロック図である。
【図４】本発明の映像信号遅延選択回路の第４の実施の形態のブロック図である。
【図５】図４中の補間回路の一例を示すブロック図である。
【図６】図４中の補間回路の別の一例を示すブロック図である。
【図７】図４中の原映像信号と補間信号の関係を示す図である。
【図８】本発明の動き補償補間回路を用いたフレーム倍速変換回路の一例のブロック図である。
【図９】従来の映像信号遅延選択回路の一例のブロック図である。
【発明を実施するための形態】
【００１３】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【００１４】
＜第１の実施の形態＞
図１は、本発明の第１の実施の形態に係る映像信号遅延選択回路のブロック図を示す。同図中、図９と同一構成部分には同一符号を付してある。図１において、本実施の形態の映像信号遅延選択回路１は、複数の遅延素子（フリップフロップ）からなる遅延タップ回路１０とセレクタ２０１及び２０２と、遅延回路３０及び３１と、セレクタ２１とから構成される。遅延タップ回路１０は、入力映像信号をそれぞれ１水平走査期間（１Ｈ）ずつ遅延する縦続接続されたＭ個（Ｍは２以上の自然数）のラインメモリＬ1〜ＬMと、入力映像信号又はラインメモリＬ1〜ＬMのそれぞれから出力された映像信号を、１ドット（画素）伝送期間（１Ｔ）ずつ遅延する縦続接続されたＫ個（Ｋは２以上の自然数で、Ｎを２で割った商の値）のフリップフロップＦ1〜ＦKを一組とする（Ｍ＋１）組分のフリップフロップとからなる。なお、Ｎは２以上の自然数である。
【００１５】
図１において、Ｄ（ｉ，ｊ）は、ｉ水平走査期間（ｉ＝０〜Ｍ）遅延され、かつ、水平方向にｊドット（ｊ＝０〜Ｋ）伝送期間遅延された映像信号を示す。ここで、垂直方向に遅延された信号、及び水平方向に遅延された信号を遅延映像信号というものとする。従って、各ラインのＫ個の水平方向に遅延された遅延映像信号を得るためのフリップフロップは、各ラインにおいてＫ個である。Ｋは図９のＮを２で割った商であるが、Ｎが偶数の場合には、Ｋはその１／２の値であるため、図１における遅延タップ回路１０におけるフリップフロップの数は図９の場合の遅延タップ回路１００のフリップフロップの１／２である。
【００１６】
また、セレクタ２０１及びセレクタ２０２は、それぞれ遅延タップ回路１０から出力される（Ｍ＋１）×（Ｋ＋１）個の遅延映像信号から１個の遅延映像信号を選択する。遅延回路３１は、セレクタ２０１により選択された遅延映像信号をＫドット伝送期間（ＫＴ）遅延する。遅延回路３０は、選択制御信号ＳをＫドット伝送期間（ＫＴ）遅延して選択制御信号Ｓ１を生成する。セレクタ２１は、端子Ａに入力される遅延回路３１から出力された遅延映像信号と、端子Ｂに入力されるセレクタ２０２から出力された遅延映像信号のうち、一方の遅延映像信号を遅延回路３０２でＫドット伝送期間遅延された選択制御信号Ｓ１に基づいて選択する。
【００１７】
次に、本実施の形態の動作の概略を説明する。ある遅延映像信号Ｄ（ｉ，ｊ）を選択する場合を考える（ただし、ｉ＝０〜Ｍ、ｊ＝０〜Ｋ×２）。まず、変数ｊがＫ以下の場合、遅延回路３０でＫドット伝送期間遅延された選択制御信号Ｓ１によって制御されるセレクタ２０２により遅延映像信号Ｄ（ｉ，ｊ）を選択する。このとき、セレクタ２１０は端子Ｂ側を選択してセレクタ２０２から出力された遅延映像信号を選択する。選択制御信号Ｓ，Ｓ１は１ドット（画素）毎の変化があることを想定しているので、Ｋドット伝送期間遅延させる遅延回路３０２の役割は大きい。ただし、選択制御信号Ｓ１はＫドット伝送期間遅延されたものとするため、選択制御信号Ｓは予めＫドット伝送期間分進んだものとする必要があるが、回路全体のシステムを構成する上で、相対的なタイミングを設計すれば問題とはならない。
【００１８】
次に、変数ｊがＫより大きい場合、遅延されていない選択制御信号である選択制御信号Ｓにより制御されるセレクタ２０１によって遅延映像信号Ｄ（ｉ，ｊ−Ｋ)を選択し、その遅延映像信号Ｄ(i，j−Ｋ)を遅延回路３１によって更にＫドット伝送期間遅延させ、合計でｊ（＝j−Ｋ＋Ｋ）ドット伝送期間遅延された遅延映像信号Ｄ（ｉ，ｊ）をセレクタ２１で選択する。このとき、セレクタ２１は端子Ａ側を選択して遅延回路３１から出力された遅延映像信号を選択する。
【００１９】
従って、本実施の形態の映像信号遅延選択回路１によれば、結果として、セレクタ２１から出力される遅延映像信号Ｄ（ｉ，ｊ）は、遅延タップ回路１０１で得られる遅延映像信号よりも水平方向に更にＫドット伝送期間遅延した範囲、すなわち、０≦ｉ≦Ｍ、０≦ｊ≦Ｎの範囲で選択可能である。ここで、ＫはＮが偶数の場合には、Ｋはその１／２の値であるため、図９における遅延タップ回路１００のフリップフロップの数の１／２のフリップフロップからなる遅延タップ回路１０により、従来と同じ範囲での遅延映像信号の選択が可能となる。
【００２０】
ここで、本実施の形態の図１のフリップフロップの数と従来例の図９のフリップフロップの数とを比較する。例として、映像信号のデータのビット数を１０ビットとし、また、Ｍ＝４０、Ｎ＝４０としたとき、図９の従来例の映像信号遅延回路では１６０００（＝40×40×10）個のフリップフロップ数が必要である。これに対し、図１の本実施の形態の映像信号遅延選択回路１においては、Ｋ＝Ｎ／２＝２０であるので、遅延タップ回路１０のフリップフロップ数が８２００（＝41×20×10）個である。また、遅延回路３１のフリップフロップは２００(＝20×10)個、選択制御信号Ｓ１を生成する遅延回路３０のフリップフロップが垂直方向のラインメモリを選択するための情報を６ビット、水平方向のフリップフロップを選択するための情報を６ビットとして計算すると、２４０（＝20×6×2）個である。従って、本実施の形態の映像信号遅延選択回路１のフリップフロップ数は、合計８６４０個となるため、本実施の形態によれば従来の４６％のフリップフロップの削減効果がある。
【００２１】
次に、図示はしていないが、Ｎが奇数の場合について説明する。この場合、遅延タップ回路１０の水平方向用のフリップフロップの数をＫ(＝（N-1）/2)、遅延回路３０と遅延回路３１の各遅延時間は（Ｋ＋１）ドット伝送期間とする。ここで、ある遅延映像信号Ｄ(ｉ,ｊ)を選択する場合を考える。まず、変数ｊがＫ以下の場合、遅延回路３０により(Ｋ＋１)ドット伝送期間遅延された選択制御信号Ｓ１によって制御されるセレクタ２０２により遅延映像信号Ｄ（ｉ，ｊ）を選択する。このとき、セレクタ２１は端子Ｂ側を選択してセレクタ２０２から出力された遅延映像信号を選択する。ただし、選択制御信号Ｓ１は(Ｋ＋１)ドット伝送期間遅延させるため、選択制御信号Ｓは予めＫドット伝送期間分進んだものとする必要がある。
【００２２】
次に、変数ｊがＫより大きい場合、遅延されていない選択制御信号Ｓにより制御されるセレクタ２０１により遅延映像信号Ｄ(ｉ,ｊ−Ｋ−１)を選択し、その遅延映像信号Ｄ(i，j−Ｋ−１)を遅延回路３１によって更に(Ｋ＋１)ドット伝送期間遅延させ、合計でｊ（＝ｊ−Ｋ−１＋Ｋ＋１）ドット伝送期間遅延された遅延映像信号Ｄ（ｉ，ｊ）をセレクタ２１で選択する。このとき、セレクタ２１は端子Ａ側を選択して遅延回路３１から出力された遅延映像信号を選択する。
【００２３】
従って、本実施の形態の映像信号遅延選択回路１によれば、結果として、Ｎが奇数の場合には、セレクタ２１から出力される遅延映像信号Ｄ（ｉ，ｊ）は、０≦ｉ≦Ｍ、０≦ｊ≦Ｋ×２＋１の範囲で選択可能である。本実施の形態によれば、Ｎが奇数でも従来と同じ範囲での選択が可能となる。
【００２４】
＜第２の実施の形態＞
図２は、本発明の第２の実施の形態に係る映像信号遅延選択回路２のブロック図を示す。同図中、図１，図９と同一構成部分には同一符号を付してある。図２において、本実施の形態の映像信号遅延選択回路２は、遅延タップ回路１１と、セレクタ２２１〜２２４と、遅延回路３２１〜３２３及び遅延回路３３１〜３３３と、セレクタ２３１〜２３３とから構成される。遅延タップ回路１１は、入力映像信号をそれぞれ１水平走査期間（１Ｈ）ずつ遅延する縦続接続されたＭ個（Ｍは２以上の自然数）のラインメモリＬ1〜ＬMと、入力映像信号又はラインメモリＬ1〜ＬMのそれぞれから出力された映像信号を、１ドット伝送期間（１Ｔ）ずつ遅延する縦続接続されたＰ個（Ｐは２以上の自然数で、第１の実施の形態に示すＫの１／２の値）のフリップフロップＦ1〜ＦPを一組とする（Ｍ＋１）組分のフリップフロップとからなる。
【００２５】
本実施の形態の映像信号遅延選択回路２が第１の実施の形態の映像信号遅延選択回路１と異なる点は、遅延タップ回路１１における水平方向遅延のための一組のフリップフロップ数がＰ個である点、(Ｍ＋１)×(Ｐ＋１)個の遅延映像信号の選択候補から１個を選択するセレクタが４個(２２１，２２２，２２３，２２４)と、２個の遅延映像信号の選択候補から１個を選択するセレクタが３(２３１，２３２，２３３)と、各々遅延時間がＰドット伝送期間（ＰＴ）である遅延回路３２１〜３２３及び３３１〜３３３とを用意した点である。ここで、Ｐ＝Ｋ／２であり、Ｋは偶数であるものとして説明する。
【００２６】
また、セレクタ２２２及び２３１には、選択制御信号Ｓ１を遅延回路３２１でＰドット伝送期間遅延させた選択制御信号Ｓ１１が与えられる。また、セレクタ２２３及び２３２には、遅延回路３２１と遅延回路３２２で全体として（２×Ｐ）ドット伝送期間遅延された選択制御信号Ｓ１２が与えられる。さらに、セレクタ２２４及び２３３には、遅延回路３２１、遅延回路３２２及び遅延回路３２３で全体として（３×Ｐ）ドット伝送期間遅延された選択制御信号Ｓ１３が与えられる。また、セレクタ２３１、２３２、２３３から出力された遅延映像信号は、遅延回路３１１，３１２，３１３によりそれぞれＰドット伝送期間ずつ遅延される。
【００２７】
次に、本実施の形態の映像信号遅延選択回路２の動作の概略を説明する。ある遅延映像信号Ｄ（ｉ，ｊ）を選択する場合を考える（ただし、ｉ＝０〜Ｍ、ｊ＝０〜Ｐ×４）。まず、変数ｊがＰ以下の場合、セレクタ２２４が、３つの遅延回路３２１，３２２，３２３によって(３×Ｐ)ドット伝送期間遅延された選択制御信号Ｓ１３によって制御されて遅延タップ回路１１からの遅延映像信号Ｄ（ｉ，ｊ）を選択する。このとき、セレクタ２３３は端子Ｂ側を選択してセレクタ２２４から出力された遅延映像信号Ｄ(ｉ,ｊ)を選択する。ただし、セレクタ２３３に与えられる選択制御信号Ｓ１３は(３×Ｐ)ドット伝送期間遅延されるため、予め(３×Ｐ)ドット伝送期間分進んだ選択制御信号Ｓ１とする必要がある。
【００２８】
次に、変数ｊがＰより大きく(２×Ｐ)以下の場合は、２つの遅延回路３２１，３２２により、合計(２×Ｐ)ドット伝送期間遅延された選択制御信号Ｓ１２で制御されるセレクタ２２３により、遅延タップ回路１１から遅延映像信号Ｄ(ｉ,ｊ−Ｐ)を選択し、セレクタ２３２により端子Ｂ側、すなわちセレクタ２２３からの遅延映像信号Ｄ(ｉ,ｊ-Ｐ)を選択する。セレクタ２３２から出力された遅延映像信号Ｄ(ｉ,ｊ−Ｐ)は、遅延回路３３３によって更にＰドット期間遅延されて、合計でｊ（＝ｊ−Ｐ＋Ｐ）ドット伝送期間遅延された遅延映像信号Ｄ(ｉ，ｊ)とされた後、端子Ａ側に選択されているセレクタ２３３を通して出力される。
【００２９】
次に、変数ｊが(２×Ｐ)より大きく(３×Ｐ)以下の場合は、遅延回路３２１により、Ｐドット伝送期間遅延された選択制御信号Ｓ１１で制御されるセレクタ２２２により遅延タップ回路１１から遅延映像信号Ｄ(ｉ,ｊ−２×Ｐ)を選択し、セレクタ２３１は端子Ｂ側、すなわちセレクタ２２２からの遅延映像信号Ｄ(ｉ,ｊ−２×Ｐ)を選択する。また、このとき、セレクタ２３３及び２３４はそれぞれ端子Ａ側を選択するように制御される。セレクタ２３１から出力された遅延映像信号Ｄ(ｉ,ｊ−２×Ｐ)は、遅延回路３３２及び遅延回路３３３により、Ｐドット伝送期間遅延される。よって、合計ｊ（＝ｊ−２×Ｐ＋２×Ｐ）ドット伝送期間遅延された遅延映像信号Ｄ（ｉ，ｊ）とされた後、端子Ａ側に選択されているセレクタ２３３を通して出力される。
【００３０】
次に、変数ｊが(３×Ｐ)より大きい場合は、遅延されていない選択制御信号である選択制御信号Ｓ１で制御されるセレクタ２２１により遅延タップ回路１１から遅延映像信号Ｄ(ｉ,ｊ−３×Ｐ)を選択する。また、このとき、セレクタ２３１，２３２及び２３３は全て端子Ａ側を選択するように制御される。セレクタ２２１から出力された遅延映像信号Ｄ(ｉ,ｊ−３×Ｐ)は、遅延回路３３１，３３２，３３により、合計３×Ｐドット伝送期間遅延されて、合計でｊ（＝ｊ−３×Ｐ＋３×Ｐ）ドット伝送期間遅延された遅延映像信号Ｄ（ｉ，ｊ）とされた後、端子Ａ側に選択されているセレクタ２３３を通して出力される。
【００３１】
従って、本実施の形態の映像信号遅延選択回路２によれば、結果として、セレクタ２３３から出力される遅延映像信号Ｄ(ｉ，ｊ)は、遅延タップ回路１１の各ラインの水平方向のフリップフロップはＰ個ずつしか備えていなくても、０≦ｉ≦Ｍ、０≦ｊ≦４×Ｐの範囲で選択可能である。各ラインの水平方向のフリップフロップ数であるＰは、第１の実施の形態の遅延タップ回路１０の各ラインの水平方向のフリップフロップ数であるＫの１／２である。また、各ラインの水平方向のフリップフロップ数であるＰは、図９に示した従来例の遅延タップ回路１０の各ラインの水平方向のフリップフロップ数であるＮの１／４である。よって、本実施の形態によれば、従来と同じ範囲での選択が第１の実施の形態や従来に比べて少ない数のフリップフロップにより可能となる。
【００３２】
ここで、本実施の形態の図２のフリップフロップの数と従来例の図９のフリップフロップの数とを比較する。例えば、第１の実施の形態と同様に、映像信号のデータのビット数を１０ビットとし、Ｍ＝４０、Ｎ＝４０とするとき、図９の従来例では１６０００（＝40×40×10）個のフリップフロップ数が必要である。
【００３３】
これに対し、本実施の形態によれば、Ｐ＝Ｎ／４＝１０であるので、遅延タップ回路１１のフリップフロップ数は、４１００（＝41×10×10）個である。また、本実施の形態では遅延回路３３１，３３２，３３３のフリップフロップ数が全部で３００（＝10×10×3）個、選択制御信号用の遅延回路３２１，３２２，３２３のフリップフロップ数が垂直方向のフリップフロップを選択するための情報を６ビット、水平方向のラインメモリを選択するための情報を６ビットとして計算すると、全部で３６０（＝10×6×2×3）個である。従って、本実施の形態のフリップフロップ数は合計４７６０個となり、従来回路のフリップフロップ数１６０００個に比べて約７０%のフリップフロップの削減効果がある。なお、Ｐが４の倍数でない場合でも第１の実施の形態と同様に実現可能であることはいうまでもない。
【００３４】
＜第３の実施の形態＞
図３は、本発明の第３の実施の形態に係る映像信号遅延選択回路３のブロック図を示す。同図中、図１，図２，図９と同一構成部分には同一符号を付してある。本実施の形態の映像信号遅延選択回路３は、図３に示すように、遅延タップ回路１２と、（Ｎ＋１）個のセレクタ２４０〜２４Ｎ（Ｎは２以上の自然数）と、Ｎ個のセレクタ２５１〜２５Ｎと、各々１ドット伝送期間（１Ｔ）の遅延時間を有する縦続接続されたＮ個の遅延回路３５１〜３５Ｎと、各々１ドット伝送期間（１Ｔ）の遅延時間を有しセレクタ２４０，２５１〜２５Ｎのそれぞれの間に挿入されたＮ個の遅延回路３６１〜３６Ｎとから構成される。
【００３５】
遅延タップ回路１２は、入力映像信号をそれぞれ１水平走査期間（１Ｈ）ずつ遅延する縦続接続されたＭ個（Ｍは２以上の自然数）のラインメモリＬ1〜ＬMのみからなる。セレクタ２４０〜２４Ｎは、それぞれ遅延タップ回路１２の（Ｍ＋１）個の遅延映像信号Ｄ（ｉ,０）（ただし、ｉ＝０〜Ｍ）の選択候補から１個の遅延映像信号を選択する。このとき、セレクタ２４０は、遅延されていない選択制御信号である選択制御信号Ｓ２により遅延映像信号の選択動作を行う。
【００３６】
一方、セレクタ２４１〜２４Ｎは、遅延回路３５１〜３５Ｎで水平方向に１ドット伝送期間ずつ遅延された選択制御信号Ｓ２１〜Ｓ２Ｎにより遅延映像信号の選択動作を行う。セレクタ２５１〜２５Ｎは、端子Ａに入力される遅延回路３６１〜３６Ｎからの遅延映像信号と、端子Ｂに入力されるセレクタ２４１〜２４Ｎからの遅延映像信号とのうち、一方の遅延映像信号を遅延回路３５１〜３５Ｎで水平方向に１ドット伝送期間ずつ選択制御信号Ｓ２を遅延した選択制御信号Ｓ２１〜Ｓ２Ｎにより選択する。
【００３７】
ここで、本実施の形態の映像信号遅延選択回路３の具体的な信号の流れについて説明する。遅延回路３６１は、セレクタ２４０で選択された遅延映像信号Ｔ１を１ドット伝送期間遅延させて、遅延映像信号Ｔ１Ｄを出力する。続いて、セレクタ２５１は、遅延映像信号Ｔ１Ｄとセレクタ２４１で選択された遅延映像信号Ｔ２とのうち、選択制御信号Ｓ２１に基づいて一方を選択して遅延映像信号Ｔ１２を出力する。さらに、遅延回路３６２は、遅延映像信号Ｔ１２を１ドット伝送期間遅延させて、遅延映像信号Ｔ１２Ｄを出力する。そして、セレクタ２５２は、遅延映像信号Ｔ１２Ｄと、セレクタ２４２で選択された遅延映像信号Ｔ３とのうち、選択制御信号Ｓ２２に基づいて一方を選択して遅延映像信号Ｔ１２３を出力する。選択制御信号Ｓ２１〜Ｓ２Ｎに基づいて、以上の処理を繰り返すことにより、一方の遅延映像信号を順次選択して最終的な遅延映像信号Ｔ１２・・・Ｘ（Ｘ＝１〜Ｎ＋１）を得る。その最終的な遅延映像信号Ｔ１２・・・Ｘは、Ｌ１〜ＬＭのラインメモリのいずれかにより所定の水平走査期間が遅延されるかまたはＬ１〜ＬＭのラインメモリにより全く遅延されないで、かつ、セレクタ２４０〜２４Ｎ，２５１〜２５Ｎ，遅延回路３５１〜３５Ｎ，３６１〜３６Ｎにより０Ｔ〜ＮＴ分のドット伝送期間のうちのいずれか一のドット伝送期間で遅延された映像信号である。
【００３８】
次に、本実施の形態の図３のフリップフロップの数と従来例の図９のフリップフロップの数とを比較する。例えば、第１の実施の形態と同様に映像信号のデータのビット数を１０ビット、Ｍ＝４０、Ｎ＝４０として比較する。図９の従来例では１６０００（＝40×40×10）個のフリップフロップ数が必要である。
【００３９】
これに対し、本実施の形態においては、遅延タップ回路１２にはフリップフロップは無い。１ドット期間遅延分の遅延回路３６１〜３６Ｎのフリップフロップ数が、全部で４００（＝40×10）個、選択制御信号用の遅延回路３５１〜３５Ｎのフリップフロップ数が垂直方向のラインメモリを選択するための情報を６ビット、水平方向のフリップフロップを選択するための情報を６ビットとして計算すると、全部で４８０（＝40×6×2）個となる。従って、本実施の形態のフリップフロップ数は合計８８０個となり、従来回路のフリップフロップ数１６０００個に比べて約９４.５%のフリップフロップの削減効果がある。
【００４０】
なお、本実施の形態では、選択制御信号用の遅延回路３５１〜３５Ｎのフリップフロップは全て１２（＝６＋６）ビットとして計算したが、実際には遅延段数を重ねるごとに選択肢が減少していくので、さらにフリップフロップ数を削減することができる。
【００４１】
以上のように、本実施の形態によれば、非常に少ない数のフリップフロップによって、動き補償処理などに用いられる映像信号遅延選択回路を構成できる。
【００４２】
＜第４の実施の形態＞
図４は、本発明の第４の実施の形態に係る映像信号遅延選択回路４のブロック図を示す。同図中、図１，図２，図３，図９と同一構成部分には同一符号を付してある。本実施の形態の映像信号遅延選択回路４は、図４に示すように、遅延タップ回路１３と、（Ｎ＋１）個のセレクタ２６０〜２６Ｎ（Ｎは２以上の自然数）と、Ｎ個のセレクタ２５１〜２５Ｎと、各々１ドット伝送期間（１Ｔ）の遅延時間を有する縦続接続されたＮ個の遅延回路３５１〜３５Ｎと、各々１ドット伝送期間（１Ｔ）の遅延時間を有しセレクタ２６０，２５１〜２５Ｎのそれぞれの間に挿入されたＮ個の遅延回路３６１〜３６Ｎとから構成される。
【００４３】
本実施の形態の映像信号遅延選択回路４は、第３の実施の形態の映像信号遅延選択回路３と比較して、遅延タップ回路１３とセレクタ２６０〜２６Ｎの構成がそれぞれ遅延タップ回路１２とセレクタ２４０〜２４Ｎの構成とは異なる。図４に示すように、遅延タップ回路１３は、入力映像信号をそれぞれ１水平走査期間（１Ｈ）ずつ遅延する縦続接続されたＭ個（Ｍは２以上の自然数）のラインメモリＬ１〜ＬＭと、入力映像信号又はラインメモリＬ１〜ＬＭのいずれかより出力された隣接する２ライン分の映像信号ＤＡ（ｉ，０）（ただし、ｉ＝０〜Ｍ−１）により補間された遅延映像信号ＤＢ（ｉ，０）、ＤＣ（ｉ，０）及びＤＤ（ｉ，０）を出力する補間回路４１０〜４１Ｍ−１と、最終ラインの遅延映像信号ＤＡ（Ｍ，０）を補間した遅延映像信号ＤＢ（Ｍ，０）を出力する補間回路４１Ｍとからなる。また、セレクタ２６０〜２６Ｎは、各々遅延タップ回路１３から出力される（Ｍ×４＋２）個の遅延映像信号ＤＡ（ｉ，０）、ＤＢ（ｉ，０）、ＤＣ（ｉ，０）、ＤＤ（ｉ，０）の中から選択制御信号Ｓ３または選択制御信号Ｓ３を遅延回路３５１〜３５Ｎで水平方向に１ドット伝送期間ずつ遅延させた選択制御信号Ｓ３１〜Ｓ３Ｎのいずれかに基づいて、１個の遅延映像信号を選択する。
【００４４】
また、遅延タップ回路１３は、入力映像信号またはラインメモリＬ１〜ＬＭより所定の水平走査期間遅延された（Ｍ＋１）個の遅延映像信号ＤＡ（ｉ，０）と、それらの入力映像信号またはラインメモリＬ１〜ＬＭ間の全部で（Ｍ×３＋１）個の補間映像信号ＤＢ（ｉ，０）、ＤＣ（ｉ，０）、ＤＤ（ｉ，０）を補間回路４１０〜４１Ｍより得て、全部で（Ｍ×４+２）個の遅延映像信号ＤＡ（ｉ，０）、ＤＢ（ｉ，０）、ＤＣ（ｉ，０）、ＤＤ（ｉ，０）を得る。また、映像信号遅延選択回路４は、遅延タップ回路１３から出力される（Ｍ×４+２）個の遅延映像信号から１個の遅延映像信号を選択できる（Ｎ＋１)個のセレクタ２６０〜２６Ｎと、Ｎ個のセレクタ２５１〜２５Ｎと、Ｎ個の遅延回路３５１〜３５Ｎと、Ｎ個の遅延回路３６１〜３６Ｎを有する。
【００４５】
また、映像信号遅延選択回路４は、縦続接続されたＮ個の遅延回路３５１〜３５Ｎにより、選択制御信号Ｓ３を１ドット伝送期間ずつ順次遅延して、遅延時間が１ドット伝送期間の１倍〜Ｎ倍のＮ個の選択制御信号Ｓ３１〜Ｓ３Ｎを生成する。そして、映像信号遅延選択回路４は、選択制御信号Ｓ３,Ｓ３１〜Ｓ３Ｎのそれぞれに基づいて、遅延回路３６１〜３６Ｎとセレクタ２５１〜２５Ｎとからなる回路により、１つの遅延映像信号を得る。
【００４６】
ここで、本実施の形態の映像信号遅延選択回路４の具体的な信号の流れについて説明する。遅延回路３６１は、選択制御信号Ｓ３に基づいてセレクタ２６０により選択された遅延映像信号ＴＡ１を１ドット伝送期間遅延させて遅延映像信号ＴＡ１Ｄを出力する。セレクタ２５１は、遅延回路３６１より得られた遅延映像信号ＴＡ１Ｄと、セレクタ２６１により選択された遅延映像信号ＴＡ２とのうち、選択制御信号Ｓ３１に基づいて一方を選択して遅延映像信号ＴＡ１２を出力する。さらに、遅延回路３６２は、その遅延映像信号ＴＡ１２を１ドット伝送期間遅延させて遅延映像信号ＴＡ１２Ｄを出力する。セレクタ２５２は、遅延回路３６２より得られた遅延映像信号ＴＡ１２Ｄと、セレクタ２６２により選択された遅延映像信号ＴＡ３とのうち、選択制御信号Ｓ３２に基づいて一方を選択して遅延映像信号ＴＡ１２３を出力する。
【００４７】
選択制御信号Ｓ３１〜Ｓ３Ｎに基づいて、以上の処理を繰り返すことにより、一方の遅延映像信号を順次選択して最終的な遅延映像信号ＴＡ１２・・・Ｘ（Ｘ＝１〜Ｎ＋１）を得る。その最終的な遅延映像信号Ｔ１２・・・Ｘは、Ｌ１〜ＬＭのラインメモリのいずれかにより所定の水平走査期間が遅延されるかまたはＬ１〜ＬＭのラインメモリにより全く遅延されないで、かつ、セレクタ２６０〜２６Ｎ，２５１〜２５Ｎ，遅延回路３５１〜３５Ｎ，３６１〜３６Ｎにより０Ｔ〜ＮＴ分のドット伝送期間のうちのいずれか一のドット伝送期間で遅延された映像信号である。
【００４８】
図５は、補間回路４１ｉ（ｉ＝０〜Ｍ−１）の一例のブロック図を示す。同図に示すように、平均回路５１は、隣接する２ライン分の映像信号ＤＡ（ｉ、０）とＤＡ（ｉ＋１、０）との平均値を算出して補間する遅延映像信号ＤＣ（ｉ，０）を出力する。遅延回路５２は、遅延映像信号ＤＡ（ｉ，０）を１ドット伝送期間（１Ｔ）遅延する。平均回路５３は、遅延映像信号ＤＡ（ｉ，０）と遅延回路５２により１ドット伝送期間遅延された遅延映像信号ＤＡ（ｉ、０）との平均値を算出して補間する遅延映像信号ＤＢ（ｉ，０）を出力する。遅延回路５４は、平均回路５１より出力された遅延映像信号ＤＣ（ｉ，０）を１ドット伝送期間（１Ｔ）遅延する。平均回路５５は、 平均回路５１より出力された遅延映像信号ＤＣ（ｉ，０）と遅延回路５４より出力された遅延映像信号ＤＣ（ｉ，０）との平均値を算出して補間する遅延映像信号ＤＤ（ｉ，０）を出力する。
【００４９】
ここで、遅延映像信号ＤＣ（ｉ，０）は、垂直方向の隣接する２ライン間の補間信号である。また、遅延映像信号ＤＢ（ｉ，０）は、水平方向に隣接する２ドット間の補間信号である。さらに、遅延映像信号ＤＤ（ｉ，０）は、垂直方向に隣接する２ライン間と水平方向に隣接する２ドット間の補間信号である。このように、補間回路４１ｉは、３種類の補間信号である遅延映像信号ＤＢ（ｉ，０），ＤＣ（ｉ，０），ＤＤ（ｉ，０）を同時に得ることができる。
【００５０】
図６は、補間回路４１Ｍの一例のブロック図を示す。同図に示すように、補間回路４１Ｍは、隣接する垂直方向のラインが存在しない。そのため、遅延映像信号ＤＡ（Ｍ，０）を１ドット伝送期間（１Ｔ）遅延する遅延回路５６と、遅延回路５６により１ドット伝送期間遅延された遅延映像信号ＤＡ（Ｍ，１）と遅延映像信号ＤＡ（Ｍ，０）との平均値を算出して遅延映像信号ＤＢ（Ｍ，０）を出力する平均回路１７７とから構成される。遅延映像信号ＤＢ（Ｍ，０）は、水平方向に隣接する２ドット間の補間信号である。
【００５１】
なお、図５と図６の補間回路は、それぞれ平均回路５１，５３，５５，５７で加算平均を行うようにしているが、補間係数や構成方法はこれに限定されない。また、本実施の形態は、３種類の補間信号ＤＢ（ｉ，０），ＤＣ（ｉ，０），ＤＤ（ｉ，０）を用いて説明するが、３種類の補間信号ＤＢ（ｉ，０），ＤＣ（ｉ，０），ＤＤ（ｉ，０）のうち少なくとも１つの補間信号を用いる構成でもよい。
【００５２】
図７は、遅延タップ回路１３により生成される遅延映像信号ＤＡ（ｉ，０）と３種類の補間映像信号である遅延映像信号ＤＢ（ｉ、０），ＤＣ（ｉ、０），ＤＤ（ｉ、０）との関係を示す図である。図７において、実線は原映像信号のラインであり、丸印は原映像信号ＤＡ（ｉ、０）を示す。また、実線の原ライン上にある×印は水平方向に隣接する２ドット間の補間信号である遅延映像信号ＤＢ（ｉ，０）を示す。また、図７に示す破線は垂直方向に隣接する原ラインを補間するラインである。図７に示す破線上にあり、かつ、上下の丸印の中間にある×印は、垂直方向に隣接する２ライン間の補間信号である遅延映像信号ＤＣ（ｉ，０）を示す。更に、破線上にあり、かつ、左右の×印であるＤＣ（ｉ，０）の中間にある×印は、垂直方向に隣接する２ライン間と水平方向に隣接する２ドット間の補間信号である遅延映像信号ＤＤ（ｉ，０）を示す。
【００５３】
なお、セレクタ２６０〜２６Ｎでは、補間信号も含めた遅延映像信号ＤＡ（ｉ，０），ＤＢ（ｉ，０），ＤＣ（ｉ，０），ＤＤ（ｉ，０）のいずれかを選択している。本実施の形態によれば、この４種類の遅延映像信号を選択することにより、結果として図７に×印で示した垂直方向及び水平方向の補間信号を全て選択できる。
【００５４】
次に、本実施の形態の図４の映像信号遅延選択回路４０のフリップフロップの数と従来例の図９とを比較する。例えば、映像信号のデータのビット数を２４ビット、Ｍ＝４０、Ｎ＝４０として比較する。従来例では３８４００（＝40×40×24）個のフリップフロップ数が必要である。
【００５５】
これに対し、本実施の形態においては、遅延タップ回路１３内のフリップフロップ数は、図５に示す補間回路４１０〜４１Ｍ−１で各２個必要であり、全部で１９２０（＝40×2×24）個、図６に示す補間回路４１Ｍで、各１個必要であり、全部で２４（＝1×24）個となる。また、選択制御信号Ｓ３を１ドット伝送期間遅延する遅延回路３５１〜３５Ｎでのフリップフロップ数は、水平方向のフリップフロップを選択するために６ビット、垂直方向のラインメモリを選択するために６ビット、補間信号の出力を選択するために２ビットの合計１４ビットを用いるとすると、全部で５６０（＝40×14）個となる。更に、遅延回路３６１〜３６Ｎは２４ビットの遅延映像信号を１ドット伝送期間遅延するので、全部で９６０（＝40×24）個必要となる。従って、本実施の形態で必要なフリップフロップは全部で３４６４個となり、これは従来回路のフリップフロップ数３８４００個に比べて約９１%のフリップフロップの削減効果がある。
【００５６】
なお、上記の比較例では、選択制御信号Ｓ３を遅延する遅延回路３５１〜３５Ｎのフリップフロップのビット数は１４ビットとして計算したが、実際には遅延段数を重ねる毎にセレクタ２５ｊ（ｊ＝１〜Ｎ）への選択肢が減少していくことになり、更にフリップフロップ数は削減できる。
【００５７】
以上のように、本実施の形態の映像信号遅延選択回路によれば、非常に少ない数のフリップフロップによって、動き補償処理などに用いられる映像信号遅延選択回路を構成できる。
【００５８】
＜第５の実施の形態＞
次に、本発明の映像信号遅延選択回路を用いた動き補償補間回路６０３について説明する。図８は、本発明の動き補償補間回路を備えたフレーム倍速変換回路６０の一例のブロック図を示す。同図に示すように、フレーム倍速変換回路６０は、フレームメモリ６０１、動きベクトル検出回路６０２、動き補償補間回路６０３及び時系列変換メモリ６０８からなり、フレーム周波数６０Ｈｚの映像信号に対して動き補償補間を行ってフレーム周波数１２０Ｈｚの映像信号に変換する回路である。
【００５９】
動き補償補間回路６０３は、遅延選択回路６０４及び６０５と、遅延選択回路６０４及び６０５の動作を制御する制御回路６０６と、遅延選択回路６０４及び６０５からそれぞれ出力された可変遅延信号の平均値を算出する平均算出部６０７とにより構成される。本実施の形態は、遅延選択回路５０４及び５０５として第１乃至第４の実施の形態の映像信号遅延選択回路１〜４のいずれかを用いる点に特徴がある。
【００６０】
次に、フレーム倍速変換回路６０の動作について説明する。フレームメモリ６０１は、入力される第１の映像信号Ｆ０を１フレーム分遅延して第２の映像信号Ｆ１を生成し、動きベクトル検出回路６０２と遅延選択回路６０５にそれぞれ供給する。動きベクトル検出回路６０２は、入力映像信号Ｆ０と１フレーム遅延した映像信号Ｆ１とを入力として受け、フレーム間の動きベクトルを例えばマッチング法などを用いて検出し、制御回路６０６に供給する。
【００６１】
動き補償補間回路６０３内の制御回路６０６は、入力される動きベクトルに基づいて動き補償を行い、動きベクトルに基づいて遅延選択回路６０４，６０５で与えられる遅延量を求め、その遅延量に基づいて選択制御信号を生成して遅延選択回路６０４及び６０５にそれぞれ供給する。遅延選択回路６０４は、制御回路６０６から供給された選択制御信号に基づき、入力映像信号Ｆ０を第１乃至第４の実施の形態の映像信号遅延選択回路１〜４のいずれかにより処理して得られた遅延映像信号を第１の可変遅延信号として選択し出力する。また、遅延選択回路６０５は、制御回路６０６から供給された選択制御信号に基づき、１フレーム遅延した映像信号Ｆ１を第１乃至第４の実施の形態の映像信号遅延選択回路１〜４のいずれかにより処理して得られた遅延映像信号を第２の可変遅延信号として選択し出力する。
【００６２】
平均回路６０７は、遅延選択回路６０４及び６０５からそれぞれ出力された第１及び第２の可変遅延信号を平均して動き補償映像信号Ｐ０を生成する。動き補償映像信号Ｐ０とは、時系列変換メモリ６０８においてフレーム周波数を２倍に変換する際に、第１の映像信号Ｆ０と第２の映像信号Ｆ１の中間に挿入すべき映像信号であり、第１の映像信号Ｆ０には存在しない映像信号である。
【００６３】
時系列変換メモリ６０８は、それぞれフレーム周波数６０Ｈｚの入力映像信号Ｆ０と動き補償映像信号Ｐ０とをそれぞれ一旦書き込み、書き込み時の周波数の２倍の読み出し周波数で第１の映像信号Ｆ０と動き補償映像信号Ｐ０とを交互に読み出すことにより、フレーム周波数１２０Ｈｚの映像信号を出力する。フレーム周波数が６０Ｈｚの２倍の１２０Ｈｚとされた映像信号は、例えば液晶表示装置などのホールド型表示装置における動画ぼやけを改善できることが知られている。
【００６４】
本実施の形態によれば、遅延選択回路６０４及び６０５として前述した第１乃至第４の実施の形態の映像信号遅延選択回路１，２，３，４のいずれかを用いることで、回路規模の小さい動き補償型動き補償補間回路６０３を構成することができる。
【００６５】
なお、本発明は以上の実施の形態に限定されるものではなく、遅延映像信号を各種２次元フィルタの選択制御に用いるなど広い応用が考えられる。
【符号の説明】
【００６６】
１、２、３、４  映像信号遅延選択回路
１０、１１、１２、１３  遅延タップ回路
２０１、２０２、２１、２２１〜２２４、２３１〜２３３、２４０〜２４Ｎ、２５１〜２５Ｎ、２６０〜２６Ｎ  セレクタ
３０、３１、３２１〜３２３、３３１〜３３３、３５１〜３５Ｎ、３６１〜３６Ｎ  遅延回路
６０１  フレームメモリ
６０２  動きベクトル検出回路
６０３  動き補償補間回路
６０４、６０５  遅延選択回路
６０６  制御回路
Ｆ１〜ＦＫ、Ｆ１〜ＦＰ  ラインメモリ
Ｌ１〜ＬＭ  ラインメモリ
【図１】
2010246064.tif 000003
【図２】
2010246064.tif 000004
【図３】
2010246064.tif 000005
【図４】
2010246064.tif 000006
【図５】
2010246064.tif 000007
【図６】
2010246064.tif 000008
【図７】
2010246064.tif 000009
【図８】
2010246064.tif 000010
【図９】
2010246064.tif 000011