(57)【要約】【課題】従来知られていない特性を持つ新規な共鳴トンネルダイオードを提供する。【解決手段】本発明の共鳴トンネルダイオードは、縮退半導体基板上に、厚さ２〜６ｎｍの第１のＳｉＯ2層、結晶方位が所定の方位に揃ったＳｉ微結晶がＳｉＯ2薄膜にドット状に埋め込まれた厚さ１〜１０ｎｍの中間層及び厚さ２〜６ｎｍの第２のＳｉＯ2層がこの順で積層されたシリコン材料構造体と、該シリコン材料構造体の表裏両面に貼り付けられた一対の電極と、を備えたものである。この共鳴トンネルダイオードによれば、常温であっても負性抵抗が観測される、つまり常温であっても共鳴トンネルダイオードとして機能するという特異な特性が得られる。【選択図】なし【特許請求の範囲】
【請求項１】
縮退半導体基板上に、厚さ２〜６ｎｍの第１のＳｉＯ2層、結晶方位が所定の方位に揃ったＳｉ微結晶がＳｉＯ2薄膜にドット状に埋め込まれた厚さ１〜１０ｎｍの中間層及び厚さ２〜６ｎｍの第２のＳｉＯ2層がこの順で積層されたシリコン材料構造体と、
該シリコン材料構造体の表裏両面に貼り付けられた一対の電極と、
を備えた共鳴トンネルダイオード。
【請求項２】
横軸を印加電圧、縦軸を電極間を流れる電流とする電流電圧特性では、印加電圧がゼロからピークの立ち上がり位置までの低電圧区間では漏れ電流がほとんど流れない、
請求項１に記載の共鳴トンネルダイオード。
【請求項３】
横軸を印加電圧、縦軸を電極間を流れる電流とする電流電圧特性では、前記一対の電極の面積が大きいほどピーク時の電圧が小さくなる、
請求項１又は２に記載の共鳴トンネルダイオード。
【請求項４】
横軸を印加電圧、縦軸を電極間を流れる電流とする電流電圧特性では、温度が高いほどピーク時の電圧が小さくなる、
請求項１〜３のいずれか１項に記載の共鳴トンネルダイオード。
【請求項５】
前記第１のＳｉＯ2層は、縮退半導体基板の上に形成され、前記Ｓｉ微結晶は、前記結晶方位が＜１００＞軸であり該軸が前記縮退半導体の法線に対して±１５°の範囲で傾いている、
請求項１〜４のいずれか１項に記載の共鳴トンネルダイオード。
【請求項６】
前記縮退半導体は、単結晶基板である、
請求項１〜５のいずれか１項に記載の共鳴トンネルダイオード。
【請求項７】
少なくとも３００Ｋで負性抵抗を示す、
請求項１〜６のいずれか１項に記載の共鳴トンネルダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、共鳴トンネルダイオードに関する。
【背景技術】
【０００２】
近年、シリコンを利用した共鳴トンネルダイオードが開発されている。例えば、非特許文献１には、ＳＯＩ（シリコン・オン・インシュレータ）基板を利用して、膜厚２ｎｍのＳｉＯ2薄膜に厚さ２ｎｍのＳｉ単結晶が埋め込まれたシリコン材料構造体を作製し、その構造体の電流電圧特性の結果が記載されている。それによると、温度１５Ｋや１００Ｋでは負性抵抗が観測されるが、１５０Ｋでは負性抵抗は観測されていない。非特許文献２には、シリコンシングルエレクトロントランジスタが開示されている。それによると、室温で負性抵抗が観測されている。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】エレクトロニクス・レターズ（Electronics Letters）、３７巻、１２００−１２０１頁、２００１年
【非特許文献２】ジャパニーズ・ジャーナル・オブ・アプライド・フィジックス（Japanese Journal of Applied Physics）、４６巻、２４−２７頁、２００７年
【発明の概要】
【発明が解決しようとする課題】
【０００４】
非特許文献１のシリコン材料構造体では、極低温（１５Ｋ〜１００Ｋ）では負性抵抗が観測されていることから共鳴トンネルダイオードとして機能するが、温度が１５０Ｋになると負性抵抗が観測されていないことから共鳴トンネルダイオードとして機能しない。非特許文献２のシングルエレクトロントランジスタは、常温で負性抵抗が観測されているが、電圧ゼロからピークの立ち上がり電圧に至る低バイアス区間での漏れ電流が大きい。
【０００５】
本発明はこのような問題を解決するためになされたものであり、従来知られていない特性を持つ新規な共鳴トンネルダイオードを提供することを主目的とする。
【課題を解決するための手段】
【０００６】
上述した目的を達成するために、単結晶Ｓｉ基板上に、厚さ５〜６ｎｍのＳｉＯ2層と、結晶方位が所定の方位に揃ったＳｉ微結晶がＳｉＯ2薄膜にドット状に埋め込まれた厚さ５〜６ｎｍの中間層と、厚さ５〜６ｎｍのＳｉＯ2層とをこの順に積層したシリコン材料構造体を作製し、その表裏両面に電極を取り付けて性能を調べたところ、共鳴トンネルダイオードとして今まで知られていない特性を持つことを見いだし、本発明を完成するに至った。
【０００７】
すなわち、本発明の共鳴トンネルダイオードは、
縮退半導体基板上に、厚さ２〜６ｎｍの第１のＳｉＯ2層、結晶方位が所定の方位に揃ったＳｉ微結晶がＳｉＯ2薄膜にドット状に埋め込まれた厚さ１〜１０ｎｍの中間層及び厚さ２〜６ｎｍの第２のＳｉＯ2層がこの順で積層されたシリコン材料構造体と、
該シリコン材料構造体の表裏両面に貼り付けられた一対の電極と、
を備えたものである。
【発明の効果】
【０００８】
本発明の共鳴トンネルダイオードによれば、常温であっても負性抵抗が観測される、つまり常温であっても共鳴トンネルダイオードとして機能するという特異な特性が得られる。このような特性が得られるのは、シリコン材料構造体中に、結晶方位が所定の方位に揃ったＳｉ微結晶がＳｉＯ2薄膜にドット状に埋め込まれた厚さ１〜１０ｎｍの中間層を有しているからだと推察される。すなわち、この共鳴トンネルダイオードの両電極間に電圧をかけて電流を流す場合、電子は結晶面に応じた有効質量ｍ＊を持つ。ここで、図１に示すように、量子井戸領域の量子化準位ＥRnの位置は有効質量ｍ＊に反比例するので、もし量子井戸が結晶方位の揃っていないランダムな方向を向いたシリコン多結晶で形成されているのであれば、結晶面に応じて種々の有効質量ｍ＊が存在することになり、量子化準位ＥRnの位置がばらついてしまう。つまり、量子化準位ＥRnの位置が離散せず連続化してしまう。その結果、負性抵抗が観測されない。これに対して、本発明の共鳴トンネルダイオードでは、シリコン微結晶は結晶方位が所定の方位に揃っているため、有効質量ｍ＊もほぼ一定になり、理想的な量子化準位ＥRnを形成し、常温であっても負性抵抗が観測されると考えられる。また、電圧がゼロからピークの立ち上がり電圧までの区間では電流がほとんど流れない、つまり漏れ電流が極めて小さいという特性も有する。
【図面の簡単な説明】
【０００９】
【図１】ＲＴＤの量子化準位の説明図である。
【図２】実施例１のシリコン材料構造体の概略図である。
【図３】実施例１のシリコン材料構造体の作製手順を表すフローチャートである。
【図４】比較例１，２及び実施例１のＸＲＤスペクトルを表すグラフである。
【図５】比較例１及び実施例１のシリコン材料構造体の断面ＴＥＭ像の写真である。
【図６】比較例１、実施例１及び参考例のシリコン材料構造体の格子像を高速フーリエ変換した像（ＦＦＴ像）及びそのＦＦＴ像に基づいて作成した逆格子点存在強度の分布を表すグラフである。
【図７】シリコン材料構造体の断面を模式的に表した説明図であり、（ａ）は酸素熱処理前、（ｂ）は酸素熱処理後を表す。
【図８】実施例１のプロファイルを示すグラフをカーブフィッティングしたときの説明図である。
【図９】実施例１の温度１００Ｋ〜３５０ＫのＩＶ特性を示す。
【図１０】図９に基づく、実施例１のピーク・ツゥ・バレー比（ＰＶＲ）と半値幅（ＦＷＨＭ）の温度変化に対する特性を表すグラフである。
【図１１】実施例１の温度１００Ｋ〜３５０ＫのＩＶ特性の生データを示す。
【図１２】図１１に基づく、実施例１のＰＶＲとＦＷＨＭの温度変化に対する特性を表すグラフである。
【図１３】実施例１の微少電流検出顕微鏡像の説明図である。
【図１４】本実施例のＲＴＤの電極の直径と立ち上がり電圧との関係を示すグラフである。
【図１５】本実施例のＲＴＤの電極の直径Ｄが６０μｍと２００μｍのときのＩＶ特性のグラフである。
【図１６】本実施例のＲＴＤの等価回路の説明図である。
【発明を実施するための形態】
【００１０】
本発明の共鳴トンネルダイオードは、縮退半導体基板上に、厚さ２〜６ｎｍの第１のＳｉＯ2層、結晶方位が所定の方位に揃ったＳｉ微結晶がＳｉＯ2薄膜にドット状に埋め込まれた厚さ１〜１０ｎｍの中間層及び厚さ２〜６ｎｍの第２のＳｉＯ2層がこの順で積層されたシリコン材料構造体と、該シリコン材料構造体の表裏両面に貼り付けられた一対の電極と、を備えたものである。
【００１１】
ここで、縮退半導体とは、伝導帯中の電子の数が金属のそれに匹敵する半導体をいい、ＧａＡｓ，Ｓｉ，ＴｉＯ2，ＩＴＯ，ＦＴＯなどが挙げられ、そのうち、原子レベルで平坦な表面が得られやすいＧａＡｓやＳｉが好ましい。
【００１２】
本発明の共鳴トンネルダイオードにおいて、シリコン材料構造体の中間層は、厚さ１〜１０ｎｍである。厚さが１ｎｍを下回ると、シリコン微結晶のサイズが小さ過ぎるためそのサイズを維持することが困難になる。一方、厚さが１０ｎｍを上回ると、電子が取り得る各量子化準位ＥRn（図１参照）が離散せず連続化してしまい、共鳴トンネルダイオード（ＲＴＤ）のピークが観察されにくくなる。また、中間層には、結晶方位が所定の方位に揃ったＳｉ微結晶がＳｉＯ2薄膜にドット状に埋め込まれている。結晶方位がランダムなＳｉ微結晶がＳｉＯ2薄膜にドット状に埋め込まれていたとしても、結晶面に応じて種々の有効質量ｍ＊が存在することになり、各量子化準位ＥRnが離散せず連続化してしまい、その結果、ＲＴＤのピークが現れにくくい。また、結晶方位が所定の方位を向いているＳｉ微結晶がドット状ではなく一様に埋め込まれている場合には、非特許文献２のように極低温でしかＲＴＤのピークが現れない。
【００１３】
本発明の共鳴トンネルダイオードにおいて、シリコン材料構造体の第１及び第２のＳｉＯ2層は、それぞれ厚さ２〜６ｎｍの範囲である。この厚さが２ｎｍを下回ると、漏れ電流が増加するため、好ましくない。一方、厚さが６ｎｍを上回ると、電流が流れにくくなるため、好ましくない。
【００１４】
本発明の共鳴トンネルダイオードは、横軸を印加電圧、縦軸を電極間を流れる電流とする電流電圧特性（ＩＶ特性）において、印加電圧がゼロからピークの立ち上がり位置までの低電圧区間では漏れ電流がほとんど流れない性質を有していることが好ましい。この場合、ピークを含む特定の電圧範囲では電流が流れるがそれより低電圧ではほとんど電流が流れないので、エネルギーフィルタとして機能する。また、電圧が上昇してその特定の電圧範囲に入ったときにスイッチがオンになるため、スイッチング素子としても機能する。
【００１５】
本発明の共鳴トンネルダイオードは、ＩＶ特性において、一対の電極の面積が大きいほどピーク時の電圧が小さくなる性質を有していることが好ましい。この場合、例えば、エネルギーフィルタとして機能させる場合に、フィルタリングするときのエネルギーの大きさを電極面積によって種々の値に設計することができる。また、スイッチング素子として機能させる場合に、スイッチングするときの電圧を電極面積によって種々の値に設計することができる。
【００１６】
本発明の共鳴トンネルダイオードは、ＩＶ特性において、温度が高いほどピーク時の電圧が小さくなる性質を有することが好ましい。この場合、例えば、エネルギーフィルタとして機能させる場合に、フィルタリングするときのエネルギーの大きさを温度によって種々の値に設計することができる。また、スイッチング素子として機能させる場合に、スイッチングするときの電圧を温度によって種々の値に設計することができる。
【００１７】
本発明の共鳴トンネルダイオードは、少なくとも温度３００Ｋにおいて負性抵抗を示す。すなわち、常温以上において共鳴トンネルダイオード特性を示すことが好ましい。
【００１８】
本発明の共鳴トンネルダイオードにおいて、シリコン材料構造体の第１のＳｉＯ2層は、縮退半導体基板の上に形成され、Ｓｉ微結晶は、結晶方位が前記縮退半導体基板の法線に対して±１５°の範囲で傾いていてもよい。例えば、第１のＳｉＯ2層は、ｎ型Ｓｉ（１００）基板の上に形成され、Ｓｉ微結晶は、結晶方位が＜１００＞軸であり該軸がＳｉ基板の［１００］軸に対して±１５°の範囲で傾いていてもよい。この傾斜角度は、以下のようにして求めることができる。すなわち、中間層の格子像（ＴＥＭ像）をフーリエ変換した像（ＦＦＴ像）は、ＴＥＭ像の逆格子空間を表しており、ＴＥＭ像の周期構造はＦＦＴ像にスポットやリングとして現れる。ここで、中間層について、横軸に縮退半導体基板の法線すなわちＳｉ基板の［１００］軸からの角度、縦軸に逆格子点存在強度をとったグラフを作成する。また、比較のため、Ｓｉ（１００）基板について、同様のグラフを作成する。そして、Ｓｉ（１００）基板の［１００］軸に対する［１１１］軸のなす角度（ピーク位置）θａをＳｉ（１００）基板のグラフから求める。一方、本発明のシリコン材料構造体の中間層のグラフを正規分布でカーブフィッティングし、中間層のＳｉ微結晶の結晶方位＜１００＞軸のピーク位置θｂ及び半値幅ＦＷＨＭを求める。このとき、中間層のＳｉ微結晶の＜１００＞軸は、角度θ１〜θ２（下記式参照）の範囲に存在する。このため、中間層のＳｉ微結晶の＜１００＞軸は、Ｓｉ（１００）基板の［１００］軸に対して角度（θ１−θａ）から（θ２−θａ）の範囲で傾いていることになる。ここでは、角度（θ１−θａ）が−１５°、角度（θ２−θａ）が＋１５°になる。
θ１＝θｂ−（ＦＷＨＭ／２），  θ２＝θｂ＋（ＦＷＨＭ／２）
【００１９】
本発明の共鳴トンネルダイオードに用いるシリコン材料構造体は、（ａ）縮退半導体基板の上に、第１のＳｉＯ2層、Ｓｉ層及び第２のＳｉＯ2層をこの順で前記第１及び第２のＳｉＯ2層が厚さ２〜６ｎｍ、前記Ｓｉ層が厚さ１〜１０ｎｍとなるように積層する工程と、（ｂ）前記工程（ａ）で得られた積層体を、前記Ｓｉ層が多結晶となるように、真空、不活性ガス又は還元性ガスの雰囲気で加熱する工程と、（ｃ）前記工程（ｂ）の処理を施した積層体を、前記Ｓｉ層中の｛１００｝面以外に配向したＳｉ微結晶は酸化してＳｉＯ2になり、｛１００｝面に配向したＳｉ微結晶は少なくとも一部が酸化されずに残るように、酸素を含む雰囲気で加熱する工程と、を経て製造することができる。
【００２０】
ここで、工程（ａ）では、例えばｎ型Ｓｉ（１００）基板などの縮退半導体基板の上に、第１のＳｉＯ2層、Ｓｉ層及び第２のＳｉＯ2層をこの順で積層する。第１のＳｉＯ2層、Ｓｉ層及び第２のＳｉＯ2層は、スパッタ法、真空蒸着法、イオンプレーティング法又は化学気相成長法により生成してもよい。例えば、第１及び第２のＳｉＯ2層は、真空下でターゲットとしてＳｉＯ2を用いた高周波マグネトロンスパッタにより生成させてもよい。また、Ｓｉ層は、真空下でターゲットとしてノンドープＳｉを用いた高周波マグネトロンスパッタにより生成させてもよい。なお、ＲＴＤ特性を得るにはＳｉ層の厚さを１〜１０ｎｍの範囲になるようにし、第１及び第２のＳｉＯ2層の厚さを２〜６ｎｍにするのが好ましい。
【００２１】
工程（ｂ）では、工程（ａ）で得られた積層体を、Ｓｉ層が多結晶となるように、真空、不活性ガス又は還元性ガスの雰囲気で加熱する。この工程（ｂ）を真空雰囲気で行う場合には、その真空度を１０-6Ｔｏｒｒ台になるように調整することが好ましい。不活性ガス雰囲気で行う場合には、不活性ガスとして、例えば窒素、アルゴン、ヘリウムを採用するのが好ましい。還元性ガス雰囲気で行う場合には、還元性ガスとして、例えば水素を採用するのが好ましい。このときの処理温度は、６００以上１０００℃以下が好ましく、８００以上１０００℃以下がより好ましい。昇温速度は、１０〜２０℃／秒が好ましく、１３〜１７℃／秒がより好ましい。処理時間は、処理温度によっても異なるが、例えば５分〜９０分の範囲で適宜設定すればよい。
【００２２】
工程（ｃ）では、工程（ｂ）の処理を施した積層体を、Ｓｉ層中の｛１００｝面以外のＳｉ微結晶は酸化してＳｉＯ2になり、｛１００｝面のＳｉ微結晶は少なくとも一部が酸化されずに残るように、酸素を含む雰囲気で加熱する。その結果、二つのＳｉＯ2層に挟まれた層は、結晶方位が所定の方位に揃ったＳｉ微結晶がＳｉＯ2薄膜にドット状に埋め込まれた状態になる。ここで、ジャーナル・オブ・アプライド・フィジックス（J. Appl.Phys.），３６巻，３７７０頁、１９６５年には、６００〜８５０℃におけるＳｉ（１００）の酸化レートが開示されている。具体的には、６００〜８５０℃の範囲で５０℃刻みに、横軸を酸化時間（分）、縦軸を酸化膜厚（ｎｍ）とするグラフが開示されている。また、カミンズ（Kamins）著の“ポリクリスタリン・シリコン・フォア・インテグレイテッド・サーキット・アプリケーションズ”（Polycrystalline Silicon for integrated Circuit Applications）には、多結晶シリコンの酸化レートは［１００］軸（つまりＳｉ（１００））が最も遅いと記述されている。このため、これらの文献に基づけば、工程（ｃ）の条件を満たすような酸化温度及び酸化時間を設定することは、当業者であれば過度の試行錯誤を繰り返すことなく見いだすことができる。具体的には、Ｓｉ｛１００｝の酸化レートが比較的緩やかとなる酸化温度を設定し、Ｓｉ｛１００｝以外は十分酸化が進行するがＳｉ｛１００｝は少なくとも一部が酸化されずに残るという条件を満たす酸化時間を適宜設定すればよい。Ｓｉ｛１００｝の酸化レートが比較的緩やかとなる酸化温度は、６５０℃以上８００℃未満、好ましくは６５０℃以上７５０℃以下の範囲に設定するのが好ましい。そして、酸化温度を７００℃に設定した場合には酸化時間を２０〜４０分に設定し、酸化温度を６５０℃に設定した場合には酸化時間を６０〜１００分に設定し、酸化温度を７５０℃に設定した場合には酸化時間を３〜１５分に設定する、という具合に適宜酸化時間を設定すればよい。一方、工程（ｃ）では、圧力を０．０１〜１気圧の範囲で設定することが好ましい。具体的には、酸化温度が高い（例えば７５０℃）ときには圧力を低めに（例えば０．０１気圧とか０．１気圧）に設定し、酸化温度が低いとき（例えば６５０℃）のときには圧力を高め（例えば１気圧）に設定するのが好ましい。
【００２３】
このようにして製造されたシリコン材料構造体は、常温であっても負性抵抗が観測される、つまり常温であってもＲＴＤとして機能するという特異な特性が得られる。また、電圧がゼロからＲＴＤの立ち上がり電圧までの低バイアス区間では電流がほとんど流れない、つまり漏れ電流が極めて小さいという特性も有する。
【実施例】
【００２４】
［実施例１］
図２に、実施例１のシリコン材料構造体の概略図を示す。このシリコン材料構造体は、（１００）面に配向した単結晶ｎ型Ｓｉウェハである厚さ５００μｍのＳｉ基板（抵抗率０．０２Ω・ｃｍ以下）の上に、厚さ約６ｎｍの第１のＳｉＯ2層と、結晶方位が＜１００＞軸に揃ったＳｉ微結晶がＳｉＯ2薄膜にドット状に埋め込まれた厚さ約６ｎｍの中間層と、厚さ約６ｎｍの第２のＳｉＯ2層とを、この順に積層したものである。なお、Ｓｉ基板上に積層された第１のＳｉＯ2層、中間層及び第２のＳｉＯ2層からなる積層体の直径は、６０〜２００μｍの範囲に設定した。
【００２５】
このようにＳｉＯ2／Ｓｉ／ＳｉＯ2構造を持つシリコン材料構造体の作製手順を以下に説明する。図３は、その作製手順を表すフローチャートである。
【００２６】
まず、Ｓｉ基板をフッ酸水溶液（濃度１０ｗｔ％）で５分間クリーニングした。すなわち、Ｓｉ基板は、空気酸化によって表面がＳｉＯ2で覆われているため、このＳｉＯ2をクリーニングで除去した。続いて、高周波マグネトロンスパッタ装置に導入し、真空度１×１０-7Ｔｏｒｒまで真空引きを行った。次に、表１に示す条件にしたがって、Ｓｉ基板の上にＳｉＯ2、Ｓｉ、ＳｉＯ2をこの順に室温で成膜して積層した（工程（ａ））。その後、急速加熱炉（ランプヒータ、アルバック理工（株）製のＭＩＬＡ３０００）に導入し、真空度１×１０-6Ｔｏｒｒ台になるまで真空引きを行い、昇温レート１５℃／秒で９００℃まで加熱し、その温度で３０分間熱処理を施した（工程（ｂ）、真空熱処理）。そして、一度室温に冷却したあと、酸素とアルゴンをそれぞれ０．５ＬＰＭ、２．０ＬＰＭずつ混合した混合ガスを、急速加熱炉に導入し、昇温レート１２℃／秒で７００℃まで加熱し、その温度で３０分間熱処理を行った（工程（ｃ）、酸素熱処理）。この工程（ｃ）は１気圧で実施した。なお、ＬＰＭはリットル／分の略である。このようにしてシリコン材料構造体を作製した。
【００２７】
【表１】
2010171408.tif 000002
【００２８】
［比較例１］
工程（ｃ）つまり酸素熱処理を実施しなかった以外は、実施例１と同様にしてシリコン材料構造体を作製した。
【００２９】
［比較例２］
工程（ｃ）で温度を８００℃に設定した以外は、実施例１と同様にしてシリコン材料構造体を作製した。
【００３０】
［比較例３］
工程（ｃ）で温度を６００℃に設定した以外は、実施例１と同様にしてシリコン材料構造体を作製した。
【００３１】
［構造解析］
（１）ＸＲＤスペクトル
比較例１，２及び実施例１のシリコン材料構造体のＸＲＤスペクトルを図４に示す。図４から明らかなように、比較例１及び実施例１では、Ｓｉに関するピークすなわち（１１１）面，（２２０）面，（３１１）面のピークが観察されたが、比較例２ではこれらのピークは観察されなかった。これは、比較例２ではＳｉ微結晶のほとんどが酸化されたことを意味する。なお、比較例３のＸＲＤスペクトルは、図４には示さなかったが、概ね比較例１と同様であった。これは、比較例３では酸素熱処理の温度が低すぎてＳｉ微結晶の酸化がほとんど進行しなかったことを意味する。
【００３２】
（２）断面ＴＥＭ像
比較例１及び実施例１のシリコン材料構造体の断面ＴＥＭ像を図５に示す。図５から明らかなように、両者とも中間層にはＳｉの格子像が見えており、この中間層は上下からアモルファス状のＳｉＯ2層に挟まれていることがわかる。各層の厚さを図５に書き込んだ。また、実施例１の中間層は、酸素熱処理を施したことにより、比較例１の中間層に比べて厚さが１．１ｎｍ薄くなった。
【００３３】
（３）ＦＦＴ像
比較例１、実施例１及び参考例のシリコン材料構造体の格子像を高速フーリエ変換した像（ＦＦＴ像）を図６の右側に示す。なお、参考例のＦＦＴ像は、（１００）面に配向した単結晶ｎ型Ｓｉウェハを［１１０］軸から見た場合のＦＦＴ像である。また、ＦＦＴ像に基づいて作成した逆格子点存在強度の分布を表すグラフを図６の左側に示す。図６の左側のグラフは、［１００］軸を０°として１周分（３６０°）のプロファイルをとり、横軸を［１００］軸からの角度θ、縦軸を逆格子点存在強度としたものである。
【００３４】
さて、ＦＦＴ像は、ＴＥＭ像の逆格子空間を表しており、ＴＥＭ像の周期構造はＦＦＴ像にスポットやリングとして現れる。比較例１のＦＦＴ像には、リングが見られる。このリングは｛１１１｝面を示している。このようなリングが見られたということは、比較例１の中間層は多結晶シリコンを含んでいることを意味する。これに対して、実施例１のＦＦＴ像には、リングに沿って明るいスポットが４つ見られる。この４つのスポットは｛１１１｝面を示している。ここで、参考例のＦＦＴ像には、同様の４つのスポットが見られる。また、参考例のプロファイルを表すグラフには、４つのピークが見られる。実施例１のプロファイルは、この参考例のプロファイルと類似しており、参考例の４つのピーク位置と概ね一致する位置にピークを有している。したがって、実施例１のシリコン材料構造体の中間層は、（１００）面に配向したＳｉ微結晶が埋め込まれた構造になっているといえる。
【００３５】
このような構造になる理由は、以下のように推察される。図７はシリコン材料構造体の断面を模式的に表した説明図であり、（ａ）は酸素熱処理前、（ｂ）は酸素熱処理後を表す。図７（ａ）に示すように、酸素熱処理前は、Ｓｉ層は多結晶構造であるが、酸素熱処理により、外部から酸素分子もしくは酸素原子がＳｉ層に拡散していき、あるいはＳｉＯ2／Ｓｉ界面で酸素がＳｉ層へ拡散し、酸化レートが速いＳｉ微結晶を優先的に酸化していく。ここで、前出のカミンズ（Kamins）の文献によると、多結晶シリコンの酸化レートは［１００］軸が最も遅いと記述されていることから、（１００）面以外に配向したＳｉ微結晶が優先的に酸化され、最終的に図７（ｂ）に示すようにＳｉ（１００）に配向しているＳｉ微結晶が残る。すなわち、Ｓｉ層は、酸素熱処理により、ＳｉＯ2薄膜中にＳｉ（１００）に配向したＳｉ微結晶が埋め込まれた構造を持つ中間層に変化する。
【００３６】
参考例のプロファイルを示すグラフ（図６参照）から、Ｓｉ（１００）基板の［１００］軸に対する［１１１］軸のなす角度（ピーク位置）θａは５７°であると読み取れる。これに対して、実施例１のプロファイルを示すグラフを正規分布でカーブフィッティングし（図８参照）、Ｓｉ微結晶の結晶方位［１００］軸のピーク位置θｂ及び半値幅ＦＷＨＭを求めたところ、ピーク位置θｂは６１°、半値幅ＦＷＨＭは１８°であった。このため、中間層のＳｉ微結晶の［１００］軸は、θ１〜θ２つまり５２〜７０°の範囲に存在し（下記式参照）、Ｓｉ（１００）基板の［１００］軸に対して５２°−５７°＝−５°から７０°−５７°＝１３°の範囲で傾いている。
θ1=61°-(18°/2)=52°, θ2=61°+(18°/2)=70°
【００３７】
以上のことから、実施例１の酸素熱処理は、中間層のシリコン微結晶の配向性を均質化する効果があるといえる。
【００３８】
［特性］
（１）ＩＶ特性
次に、実施例１のシリコン材料構造体の第２のＳｉＯ2層の上にフォトリソグラフィ技術により直径６０μｍ、膜厚３００ｎｍのＡｌ電極を形成した。また、Ｓｉ基板の裏面全面にも同Ａｌ電極を形成した。そして、両Ａｌ電極間に電圧を印加してＩＶ特性を測定した。図９に、測定温度１００Ｋ〜３５０Ｋ（−１７３℃〜７７℃）のＩＶ特性を示す。ピーク電流とバレー電流の比をとったピーク・ツゥ・バレー比（Peak-to-valley ratio，ＰＶＲ）の温度変化に対する特性及び半値幅（ＦＷＨＭ）の温度変化に対する特性を図１０に示す。図９から明らかなように、すべての温度領域で、特定の電圧において電流が急激に減少する現象（負性抵抗）が見られた。特に、室温（３００Ｋ）以上の３５０Ｋでも負性抵抗を示しているが、これは世界初である。また、負性抵抗のピーク電圧値及びピーク電流値は、いずれも温度上昇に伴って減少する傾向にあった。更に、電圧ゼロからピークの立ち上がり電圧に至るまでの低バイアス区間において漏れ電流がきわめて少なかった。また、図１０から明らかなように、ＰＶＲは温度２５０Ｋで最大値４．７を示したが、ＦＷＨＭは温度によらずほとんど変わらなかった。なお、比較例１は、温度５Ｋという極低温でもＲＴＤのピークは見られなかった。
【００３９】
ところで、図９のＩＶ特性は、生データの電流値から、バックグラウンド電流と考えられる分（４−５ｐＡ）を差し引いてプロットしたが、バックグラウンド電流のオリジンが断定できていないため、生データに基づいてプロットしたＩＶ特性を図１１に示す。また、図１１のＩＶ特性に基づいて作成したＰＶＲの温度変化に対する特性及びＦＷＨＭの温度変化に対する特性を図１２に示す。図１２では、ＰＶＲは温度２５０Ｋで最大値４．２を示した。
【００４０】
（２）微少電流検出顕微鏡像
実施例１につき、微少電流検出顕微鏡像のデータを取得した。その結果を図１３に示す。このデータは、導電性カンチレバーを用いたＡＦＭにより、サンプルのトポグラフ（凹凸像）と電流像とを同時にプロービングすることにより得られたものである。図１３から明らかなように、実施例１の最表面、すなわち第２のＳｉＯ2層表面の形状は、原子レベルで平坦であるが、局所的に電流が検出された。電流像における黒い斑点が電流を流すパスになっていると思われる。このことは、｛１００｝面に配向したＳｉ微結晶が孤立した量子ドットとして振る舞い、その量子ドットをトンネル電流が流れることを示唆している。つまり、本結果は、図７（ｂ）に示した構造モデルを支持するものである。
【００４１】
（３）立ち上がり電圧ＶCの電極面積依存性
第２のＳｉＯ2層上のＡｌ電極の直径を１００μｍ、２００μｍに代えた以外は、上記（１）と同様にしてＲＴＤを作製し、それぞれの立ち上がり電圧ＶC（電流が流れ始めるときの電圧）を測定した。その結果を図１４に示す。図１４は、横軸にＡｌ電極の直径、縦軸に立ち上がり電圧ＶCをとったグラフであり、太線は実験データを表し、細線はフィッティングした曲線を表す。一般的なＲＴＤの場合、立ち上がり電圧ＶCは電極面積に依存せず、電極面積は単に電流量を決めるパラメータであることが知られている。しかし、図１４から、本実施例のＲＴＤは、立ち上がり電圧ＶCは直径Ｄの二乗に反比例することがわかった。これは、電極領域（一対の電極に挟まれた領域）に存在するナノ構造体の数が電極面積によって変化するからと考えられる。本実施例のＲＴＤで使用するシリコン材料構造体は、Ｓｉ微結晶がＳｉＯ2薄膜にドット状に埋め込まれた構造であるため、Ｓｉ微結晶の一つ一つがコンデンサの役割を持つと考えれば、Ｓｉ微結晶の数密度ｎCと電極面積Ｓとの積が電極領域に存在するＳｉ微結晶の数Ｎなので、Ｓｉ微結晶の静電容量をＣ0とすると、電極領域の合成静電容量Ｃは下記式（１）で表される。
【００４２】
ここで、電荷Ｑが帯電している微小コンデンサ（単電子接合）に、電圧Ｖを印加して電子を１個トンネルさせて充電する場合を考える。すなわち、コンデンサに充電されている電荷量Ｑを、電子１個の充電によってＱ−ｅにする。充電前後のエネルギー変化ΔＥは、式（２）で表される。このため、ｅＶがｅ2／２Ｃ以下では、ΔＥは負になりトンネル前後でエネルギーが増えるという自然現象ではあり得ないことが起こってしまうことから、たった一つの電子でさえ充電されず、コンデンサの電荷量は印加電圧Ｖの増加にもかかわらず電荷量Ｑのままだと考えられる。言い換えると、電圧を印加しても電流が流れない状態（一般にはクーロンブロッケードといわれる現象）が発現すると考えられる。電子１個を充電するのにつまり電流を流すために必要なエネルギーをＥCとすると、このエネルギーＥCは下記式（３）で表される。式（３）から、ＲＴＤがスイッチングする印加電圧ＶC（＝ＥC／ｅ）は電極の直径ＤやＳｉ微結晶の数密度ｎCなどによって所望の値に設計することができることがわかる。図１５は、電極の直径Ｄが６０μｍと２００μｍのときのＩＶ特性のグラフである。この図１５から、実際に、直径Ｄにより立ち上がり電圧ＶCを所望の値に設計できることが示唆された。また、既述の図９からは、温度により立ち上がり電圧ＶCを所望の値に設計できることが示唆された。こうした本実施例のＲＴＤは、図１６の左側に示すようなアナログ電子回路と一般的なＲＴＤとを組み合わせた素子と同じ機能を実現可能な二端子能動素子といえる。
【００４３】
【数１】
2010171408.tif 000003
【００４４】
［その他］
実施例１で酸素熱処理の温度を６５０℃、７５０℃に設定した場合も、実施例１とほぼ同様の結果が得られた。
【図１】
2010171408.tif 000004
【図２】
2010171408.tif 000005
【図３】
2010171408.tif 000006
【図４】
2010171408.tif 000007
【図８】
2010171408.tif 000008
【図１０】
2010171408.tif 000009
【図１２】
2010171408.tif 000010
【図１４】
2010171408.tif 000011
【図１５】
2010171408.tif 000012
【図１６】
2010171408.tif 000013
【図５】
2010171408.tif 000014
【図６】
2010171408.tif 000015
【図７】
2010171408.tif 000016
【図９】
2010171408.tif 000017
【図１１】
2010171408.tif 000018
【図１３】
2010171408.tif 000019