(57)【要約】【課題】本発明は、ＲＦデバイスの低抵抗化による高効率化を図り、高い生産性を得ることが可能な化合物半導体装置とその製造方法を提供する。【解決手段】ＧａＮ層１１上にＡｌＧａＮ層１２が形成されたＡｌＧａＮ／ＧａＮ基板と、それぞれＧａＮ層１１とＡｌＧａＮ層１２の界面に形成される二次元キャリア層１３を貫通してＧａＮ層に到達し、その側面とＡｌＧａＮ／ＧａＮ基板の基板面との角度が９０±１０°となる開口部に形成されるメタル層からなるソース電極１４およびドレイン電極１５とを備える。【選択図】図１
2010067690.tif 000002
【特許請求の範囲】
【請求項１】
ＧａＮ層上にＡｌＧａＮ層が形成されたＡｌＧａＮ／ＧａＮ基板と、
それぞれ前記ＧａＮ層と前記ＡｌＧａＮ層の界面に形成される二次元キャリア層を貫通して前記ＧａＮ層に到達し、その側面と前記ＡｌＧａＮ／ＧａＮ基板の基板面との角度が９０±１０°となる開口部に形成されるメタル層からなるソース電極およびドレイン電極とを備えることを特徴とする化合物半導体装置。
【請求項２】
前記ソース電極および前記ドレイン電極は、前記開口部より前記ＡｌＧａＮ層上に延在していることを特徴とする請求項１に記載の化合物半導体装置。
【請求項３】
ＧａＮ層上にＡｌＧａＮ層が形成されたＡｌＧａＮ／ＧａＮ基板上に、第１のマスクを形成し、
前記第１のマスクを用いて、前記ＧａＮ層と前記ＡｌＧａＮ層の界面に形成される二次元キャリア層を貫通してＧａＮ層に到達し、その側面と前記ＡｌＧａＮ／ＧａＮ基板の基板面との角度が９０±１０°となる開口部を形成し、
前記開口部にメタル膜からなる前記ソース電極、前記ドレイン電極を形成することを特徴とする化合物半導体装置の製造方法。
【請求項４】
前記第１のマスク上および前記開口部内に、メタル膜を形成し、
前記第１のマスクを除去することにより、前記開口部に前記ソース電極、前記ドレイン電極を形成することを特徴とする請求項３に記載の化合物半導体装置の製造方法。
【請求項５】
前記第１のマスクを除去し、前記開口部の肩部を露出した第２のマスクを形成し、
前記第２のマスク上および前記開口部内に、メタル膜を形成し、
前記第２のマスクを除去することにより、前記開口部内および前記開口部の肩部上に、前記ソース電極、前記ドレイン電極を形成することを特徴とする請求項３または請求項４に記載の化合物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば高周波パワーデバイス（以下ＲＦデバイスと記す）などとして用いられる化合物半導体装置とその製造方法に関する。
【背景技術】
【０００２】
近年、インバータ回路やスイッチング素子の高機能化に伴い、ＲＦデバイスとして用いられる電界効果型トランジスタ（以下ＦＥＴと記す）において、さらなる特性の向上が要求されている。
【０００３】
このうち、ヘテロ接合を用いたＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）は、ヘテロ界面に形成される二次元キャリア層において高いキャリア移動度を有し、高速、高効率のデバイスとして用いられている。このようなＨＥＭＴにおいて、例えば、ＧａＮ基板上にエピタキシャル成長により形成されたアンドープのＧａＮ層／ＡｌＧａＮ層が形成され、通常、ＡｌＧａＮ層上、あるいはＡｌＧａＮ層中にソース／ドレイン（以下Ｓ／Ｄと記す）コンタクトが形成される。
【０００４】
しかしながら、ＡｌＧａＮとオーミックコンタクトを形成することは困難であり、接触抵抗は高い。その上、ＡｌＧａＮ自体の抵抗も高いので、デバイスとしての電流特性が劣化する。
【０００５】
そこで、コンタクト抵抗を低下させるために、ＡｌＧａＮ層とＧａＮ層の間に形成される２次元電子層と直接コンタクトを取る手法が用いられている（例えば非特許文献１など参照）。しかしながら、固相反応（Ｓｏｌｉｄ  Ｓｔａｔｅ  ｒｅａｃｔｉｏｎ）によりコンタクトを形成しており、コンタクトの信頼性が十分に得られないという問題がある。
【０００６】
また、Ｓ／Ｄコンタクトの側面を傾斜させてキャリア走行層と接触する面積を大きくし、コンタクト抵抗を低減する手法が提案されている（例えば特許文献１など参照）。しかしながら、Ｓ／Ｄコンタクトの側面が傾斜しているために、傾斜角を高い精度で制御して形成することが困難である。複数のマスクを用いることにより制御することは可能であるが、工程が増え、高い生産性を得ることができない。また、ドライプロセスを用いたとき、Ｓ／Ｄコンタクト界面のダメージが大きくなり、かえってコンタクト抵抗が増大するという問題がある。
【特許文献１】特願２００７−３０５９５４号公報
【非特許文献１】Ｄ．Ｑｉａｏ  ｅｔ  ａｌ．ＡＰＰＬＩＥＤ  ＰＨＹＳＩＣＳ  ＬＥＴＴＥＲＳ，Ｖｏｌ．８０，Ｎｏ．６（２００２），ｐ．９９２−９９４
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、ＲＦデバイスの低抵抗化による高効率化を図り、高い生産性を得ることが可能な化合物半導体装置とその製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【０００８】
本発明の一態様によれば、ＧａＮ層上にＡｌＧａＮ層が形成されたＡｌＧａＮ／ＧａＮ基板と、それぞれＧａＮ層とＡｌＧａＮ層の界面に形成される二次元キャリア層を貫通してＧａＮ層に到達し、その側面とＡｌＧａＮ／ＧａＮ基板の基板面との角度が９０±１０°となる開口部に形成されるメタル層からなるソース電極およびドレイン電極とを備えることを特徴とする化合物半導体装置が提供される。
【０００９】
本発明の一態様によれば、ＧａＮ層上にＡｌＧａＮ層が形成されたＡｌＧａＮ／ＧａＮ基板上に、所定パターンのマスクを形成し、マスクを用いて、ＧａＮ層とＡｌＧａＮ層の界面に形成される二次元キャリア層を貫通してＧａＮ層に到達し、その側面とＡｌＧａＮ／ＧａＮ基板の基板面との角度が９０±１０°となる開口部を形成し、開口部にメタル膜からなるソース電極、ドレイン電極を形成することを特徴とする化合物半導体装置の製造方法が提供される。
【発明の効果】
【００１０】
本発明の一態様の化合物半導体装置およびその製造方法によれば、ＲＦデバイスの低抵抗化による高効率化を図り、高い生産性を得ることが可能となる。
【発明を実施するための最良の形態】
【００１１】
以下本発明の実施形態について、図を参照して説明する。
【００１２】
図１に本実施形態により形成されるＨＥＭＴ素子の断面図を示す。図に示すように、ＧａＮなどの化合物半導体基板（図示せず）上に、ノンドープのＧａＮ層１１、ＡｌＧａＮ層１２が順次形成されている。そして、ＧａＮ層１１とＡｌＧａＮ層１２の界面に形成される二次元キャリア層となる二次元電子層１３を貫通して、ＧａＮ層１１に到達するように、ソース電極１４、ドレイン電極１５が形成されている。また、ソース電極１４、ドレイン電極１５間のＡｌＧａＮ層上には、ゲート電極１６が形成されている。さらに、ＡｌＧａＮ層１２表面、ソース電極１４、ドレイン電極１５、ゲート電極１６上には、ＳｉＮなどからなるパシベーション膜１７が形成されている。
【００１３】
このようなＨＥＭＴ素子は、例えば以下のようにして形成される。先ず、図２に示すように、ＧａＮ層１１、ＡｌＧａＮ層１２が順次形成されたＡｌＧａＮ／ＧａＮウェハ上に、フォトレジストを塗布し、通常のリソグラフィによりパターニングすることにより、マスク２１を形成する。このとき、ＡｌＧａＮ層１２上に表面保護膜としてＳｉＮ膜、ＧａＮキャップ層などが形成されていてもよい。
【００１４】
次いで、図３に示すように、例えばＣｌ系ガスを用いたＲＩＥなどの異方性ドライエッチングにより、メサ構造を形成する。すなわち、ＧａＮ層１１とＡｌＧａＮ層１２の界面に形成される二次元電子層１３を貫通して、ＧａＮ層１１に到達する開口部２２を形成し、開口部２２の壁面に、二次元電子層１３の断面が露出したメサ構造とする。このとき、開口部２２の側面は、基板面に対してほぼ垂直（基板面との角度θが約９０°）であり、垂直方向にエッチングが進行していることから、側面へのダメージは抑えられる。従って、コンタクト部である二次元電子層１３の断面のドライエッチングによるダメージの影響は抑えられる。
【００１５】
そして、図４に示すように、マスク２１を残したまま、ソース電極、ドレイン電極を形成するために、ＤＣ（直流）スパッタリング、あるいはＥＢ（Ｅｌｅｃｔｏｒｏｎ  Ｂｅａｍ）蒸着によりメタル膜２３を形成する。そして、図５に示すように、マスク２１を除去することにより、マスク２１上のメタル膜２３をリフトオフして、ソース電極１４、ドレイン電極１５を形成する。あるいは、ドライエッチングにより、ソース電極１４、ドレイン電極１５を形成することも可能である。さらに、アニールを行うことにより、ソース／ドレインが形成される。そして、ソース電極１４、ドレイン電極１５間にゲート電極１６を形成後、パシベーション膜１７を形成することにより、図１に示すようなＨＥＭＴ素子が形成される。
【００１６】
このようにして形成されるＨＥＭＴ素子において、二次元電子層１３のソース電極１４、ドレイン電極１５とのコンタクト面のダメージによる接触抵抗の上昇を抑え、良好なコンタクトを形成することが可能となる。また、固相反応ではなく、メタル膜によるオーミックコンタクトを形成するため、安定して信頼性の高いコンタクトの形成が可能となる。
【００１７】
本実施形態において、マスク２１を用いて、開口部２２形成後、そのままマスク２１を用いて、メタル膜２３を形成してソース電極１４、ドレイン電極１５を形成しているが、メタル膜の形成パターンは特に限定されるものではない。図６に示すように、開口部２２を形成した後、マスク２１を一旦剥離して、新たなマスク３１を形成し、図７に示すように、マスク３１を用いて、開口部とその肩部に延在するようにメタル膜を形成してもよい。このような構造により、二次元電子層１３断面に、確実に接触するように、ソース電極１４’ドレイン電極１５’となるメタル層を形成することができる。
【００１８】
また、開口部２２は、素子分離のためのメサ構造と同時に形成することができる。図８に示すように、メサ形成後、開口部２２内に、ソース電極１４、ドレイン電極１５を形成することにより、工程数の増加を抑えることができる。
【００１９】
また、二次元キャリア層を二次元電子層としたが、キャリアは電子に限定されるものではなく、ホールでもよい。
【００２０】
また、基板としては、本実施形態において用いられたＧａＮの他、ＳｉＣ、ダイヤモンドなどの基板を用いることができる。さらに、ＧａＮ層、ＡｌＧａＮ層はそれぞれ複数の化合物半導体層から構成されていてもよい。
【００２１】
尚、本発明は、上述した実施形態に限定されるものではない。その他要旨を逸脱しない範囲で種々変形して実施することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の一態様により形成されるＨＥＭＴ素子を示す断面図。
【図２】本発明の一態様におけるＨＥＭＴ素子の製造工程を示す断面図。
【図３】本発明の一態様におけるＨＥＭＴ素子の製造工程を示す断面図。
【図４】本発明の一態様におけるＨＥＭＴ素子の製造工程を示す断面図。
【図５】本発明の一態様におけるＨＥＭＴ素子の製造工程を示す断面図。
【図６】本発明の一態様におけるＨＥＭＴ素子の製造工程を示す断面図。
【図７】本発明の一態様におけるＨＥＭＴ素子の製造工程を示す断面図。
【図８】本発明の一態様におけるＨＥＭＴ素子を示す断面図。
【符号の説明】
【００２３】
１１…ＧａＮ層
１２…ＡｌＧａＮ層
１３…二次元電子層
１４、１４’…ソース電極
１５、１５’…ドレイン電極
１６…ゲート電極
１７…パシベーション膜（ＳｉＮ膜）
２１、３１…マスク
２２…開口部
２３…メタル膜
【図１】
2010067690.tif 000003
【図２】
2010067690.tif 000004
【図３】
2010067690.tif 000005
【図４】
2010067690.tif 000006
【図５】
2010067690.tif 000007
【図６】
2010067690.tif 000008
【図７】
2010067690.tif 000009
【図８】
2010067690.tif 000010