(57)【要約】      （修正有）【課題】半導体パッケージに熱が加えられた場合に、半導体装置と配線基板とを接合する接合部に生じる応力を緩和し、クラックの発生を防止できる半導体パッケージを提供する。【解決手段】配線基板３０上に半導体装置２０が実装されている半導体パッケージ１０であって、前記半導体装置は、半導体基板２１と、前記半導体基板を貫通し前記配線基板と前記半導体装置とを電気的に接続する貫通電極２５と、前記貫通電極の周囲に設けられた前記半導体基板の前記配線基板側に開口する環状の凹部２６と、を有することを要件とする。【選択図】図２
2010267805.tif 000002
【特許請求の範囲】
【請求項１】
配線基板上に半導体装置が実装されている半導体パッケージであって、
前記半導体装置は、半導体基板と、
前記半導体基板を貫通し前記配線基板と前記半導体装置とを電気的に接続する貫通電極と、
前記貫通電極の周囲に設けられた前記半導体基板の前記配線基板側に開口する環状の凹部と、を有する半導体パッケージ。
【請求項２】
配線基板上にインターポーザを介して半導体装置が実装されている半導体パッケージであって、
前記インターポーザは、基板と、
前記基板を貫通し前記配線基板と前記半導体装置とを電気的に接続する貫通電極と、
前記貫通電極の周囲に設けられた前記基板の前記配線基板側に開口する環状の凹部と、を有する半導体パッケージ。
【請求項３】
前記環状の凹部により露出されている部分と前記環状の凹部により露出されていない部分との境界部には、前記貫通電極と他の層との界面が存在しない請求項１又は２記載の半導体パッケージ。
【請求項４】
前記環状の凹部により露出されている前記貫通電極の側面には絶縁膜が形成されている請求項１乃至３の何れか一項記載の半導体パッケージ。
【請求項５】
前記環状の凹部には樹脂が充填されている請求項１乃至４の何れか一項記載の半導体パッケージ。
【請求項６】
前記貫通電極の一方の端部には、前記半導体基板又は前記基板から前記配線基板側に突出する突出部が形成され、
前記突出部には接続端子が形成されている請求項１乃至５の何れか一項記載の半導体パッケージ。
【請求項７】
前記突出部はマッシュルーム形状である請求項６記載の半導体パッケージ。
【請求項８】
配線基板上に半導体装置が実装されている半導体パッケージの製造方法であって、
前記半導体装置を構成する半導体基板に貫通孔を形成する貫通孔形成工程と、
前記貫通孔の内部に金属を充填し、前記半導体基板を貫通する貫通電極を形成する貫通電極形成工程と、
前記貫通電極の周囲の前記半導体基板を除去し、前記貫通電極の一部を露出する、前記半導体基板の前記配線基板側に開口する環状の凹部を形成する凹部形成工程と、を有する半導体パッケージの製造方法。
【請求項９】
配線基板上にインターポーザを介して半導体装置が実装されている半導体パッケージの製造方法であって、
前記インターポーザを構成する基板に貫通孔を形成する貫通孔形成工程と、
前記貫通孔の内部に金属を充填し、前記基板を貫通する貫通電極を形成する貫通電極形成工程と、
前記貫通電極の周囲の前記基板を除去し、前記貫通電極の一部を露出する、前記基板の前記配線基板側に開口する環状の凹部を形成する凹部形成工程と、を有する半導体パッケージの製造方法。
【請求項１０】
前記貫通孔形成工程と前記貫通電極形成工程との間に、前記貫通孔の内壁面に絶縁膜を形成する絶縁膜形成工程を更に有する請求項８又は９記載の半導体パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置と配線基板とを含んで構成された半導体パッケージ及びその製造方法に関する。
【背景技術】
【０００２】
従来から、配線基板上に半導体装置を実装した半導体パッケージが知られている。図１は、従来の半導体パッケージを部分的に例示する断面図である。図１を参照するに半導体パッケージ３００は、半導体装置４００と、配線基板５００とを有する。半導体装置４００は、半導体基板４１０と、電極パッド４２０と、接続端子４３０とを有する。
【０００３】
半導体基板４１０には、半導体集積回路（図示せず）等が形成されている。半導体基板４１０の材料としては、例えばシリコン等を用いることができる。電極パッド４２０上には電極となる接続端子４３０が形成されている。接続端子４３０としては、例えばはんだバンプ等を用いることができる。
【０００４】
配線基板５００は、絶縁層５３０と、配線層５４０と、ソルダーレジスト層５５０とを有する。配線基板５００において、絶縁層５３０上には配線層５４０が形成され、更に開口部５５０ｘを有するソルダーレジスト層５５０が形成されている。配線層５４０としては、例えばＣｕ等を用いることができる。絶縁層５３０としては、例えばエポキシ系樹脂や、エポキシ系樹脂にガラス繊維製の布（クロス）を含ませたもの（ガラスエポキシ）等を用いることができる。
【０００５】
半導体装置４００の接続端子４３０は、配線基板５００の配線層５４０の開口部５５０ｘから露出する部分と電気的に接続されている（例えば、特許文献１、２参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−１５３３４０号公報
【特許文献２】特開２００９−０１６６７７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、絶縁層５３０として例えばガラスエポキシを用いた場合、その熱膨脹係数は１８ｐｐｍ／℃程度である。一方、半導体基板４１０として例えばシリコンを用いた場合、その熱膨脹係数は３ｐｐｍ／℃程度である。このような熱膨脹係数の差から、半導体パッケージ３００に熱が加えられた場合に、半導体基板４１０に比べて配線基板５００が大きく反るため、半導体基板４１０と配線基板５００との接合部（接続端子４３０近傍）に応力が生じ、接続端子４３０と配線層５４０との界面や接続端子４３０近傍の半導体基板４１０にクラックが発生するという問題があった。
【０００８】
上記の点に鑑みて、半導体パッケージに熱が加えられた場合に、半導体装置と配線基板とを接合する接合部に生じる応力を緩和し、クラックの発生を防止できる半導体パッケージ及びその製造方法を提供することを課題とする。
【課題を解決するための手段】
【０００９】
本半導体パッケージは、配線基板上に半導体装置が実装されている半導体パッケージであって、前記半導体装置は、半導体基板と、前記半導体基板を貫通し前記配線基板と前記半導体装置とを電気的に接続する貫通電極と、前記貫通電極の周囲に設けられた前記半導体基板の前記配線基板側に開口する環状の凹部と、を有することを要件とする。
【００１０】
又、本半導体パッケージは、配線基板上にインターポーザを介して半導体装置が実装されている半導体パッケージであって、前記インターポーザは、基板と、前記基板を貫通し前記配線基板と前記半導体装置とを電気的に接続する貫通電極と、前記貫通電極の周囲に設けられた前記基板の前記配線基板側に開口する環状の凹部と、を有することを要件とする。
【００１１】
本半導体パッケージの製造方法は、配線基板上に半導体装置が実装されている半導体パッケージの製造方法であって、前記半導体装置を構成する半導体基板に貫通孔を形成する貫通孔形成工程と、前記貫通孔の内部に金属を充填し、前記半導体基板を貫通する貫通電極を形成する貫通電極形成工程と、前記貫通電極の周囲の前記半導体基板を除去し、前記貫通電極の一部を露出する、前記半導体基板の前記配線基板側に開口する環状の凹部を形成する凹部形成工程と、を有することを要件とする。
【００１２】
又、本半導体パッケージの製造方法は、配線基板上にインターポーザを介して半導体装置が実装されている半導体パッケージの製造方法であって、前記インターポーザを構成する基板に貫通孔を形成する貫通孔形成工程と、前記貫通孔の内部に金属を充填し、前記基板を貫通する貫通電極を形成する貫通電極形成工程と、前記貫通電極の周囲の前記基板を除去し、前記貫通電極の一部を露出する、前記基板の前記配線基板側に開口する環状の凹部を形成する凹部形成工程と、を有することを要件とする。
【発明の効果】
【００１３】
開示の技術によれば、半導体パッケージに熱が加えられた場合に、半導体装置と配線基板とを接合する接合部に生じる応力を緩和し、クラックの発生を防止できる半導体パッケージ及びその製造方法を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】従来の半導体パッケージを部分的に例示する断面図である。
【図２】第１の実施の形態に係る半導体パッケージを例示する断面図である。
【図３】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その１）である。
【図４】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その２）である。
【図５】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その３）である。
【図６】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その４）である。
【図７】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その５）である。
【図８】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その６）である。
【図９】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その７）である。
【図１０】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その８）である。
【図１１】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その９）である。
【図１２】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その１０）である。
【図１３】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その１１）である。
【図１４】第１の実施の形態に係る半導体パッケージの相対歪応力シミュレーション結果を例示する図である。
【図１５】比較例１に係る半導体パッケージの相対歪応力シミュレーション結果を例示する図である。
【図１６】比較例２に係る半導体パッケージの相対歪応力シミュレーション結果を例示する図である。
【図１７】Ｓパラメータシミュレーション結果を例示する図である。
【図１８】半導体パッケージの等価回路を例示する図である。
【図１９】静電容量シミュレーション結果を例示する図である。
【図２０】第１の実施の形態の変形例１に係る半導体パッケージを例示する断面図である。
【図２１】第１の実施の形態の変形例２に係る半導体パッケージを例示する断面図である。
【図２２】第１の実施の形態の変形例３に係る半導体パッケージを例示する断面図である。
【図２３】第２の実施の形態に係る半導体パッケージを例示する断面図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照して、実施の形態の説明を行う。
【００１６】
〈第１の実施の形態〉
［第１の実施の形態に係る半導体パッケージの構造］
始めに、第１の実施の形態に係る半導体パッケージの構造について説明する。図２は、第１の実施の形態に係る半導体パッケージを例示する断面図である。図２において、Ｘ方向は後述する半導体基板２１の一方の面２１ａと平行な方向、Ｙ方向はＸ方向に垂直な方向（紙面奥行き方向）、Ｚ方向はＸ方向及びＹ方向に垂直な方向をそれぞれ示している。
【００１７】
図２を参照するに、第１の実施の形態に係る半導体パッケージ１０は、半導体装置２０と、配線基板３０とを有する。半導体装置２０は、半導体基板２１と、絶縁膜２２と、配線層２３と、絶縁層２４と、貫通電極２５と、空洞部２６と、接続端子２７とを有する。
【００１８】
半導体基板２１は、半導体集積回路（図示せず）を有し、半導体集積回路（図示せず）は、拡散層（図示せず）やビア（図示せず）等を含んで構成されている。半導体基板２１の材料としては、例えばシリコン等を用いることができる。半導体基板２１の厚さは、例えば２００μｍとすることができる。半導体基板２１の大きさ（平面視）は、例えば２０ｍｍ角とすることができる。なお、平面視とはＺ方向から視た場合を指す（以下、同じ）。
【００１９】
絶縁膜２２は、半導体基板２１の表面（空洞部２６の底面２６ａ及び外壁面２６ｂを除く）を覆うように設けられている。絶縁膜２２は、半導体基板２１と配線層２３等との間を絶縁するための膜である。絶縁膜２２としては、例えば酸化膜（例えば、熱酸化膜）を用いることができる。絶縁膜２２として、熱酸化膜を用いた場合、絶縁膜２２の厚さは、例えば１．５μｍとすることができる。
【００２０】
配線層２３は、第１金属層２３ａ及び第２金属層２３ｂを含んで構成されており、絶縁膜２２を介して半導体基板２１の一方の面２１ａに形成されている。第１金属層２３ａの材料としては、例えばＣｕ等を用いることができる。第１金属層２３ａの厚さは、例えば５μｍとすることができる。第２金属層２３ｂの材料としては、例えばＴｉ等を用いることができる。第２金属層２３ｂの厚さは、例えば１００ｎｍとすることができる。
【００２１】
絶縁層２４は、配線層２３を覆うように、絶縁膜２２を介して半導体基板２１の一方の面２１ａに形成されている。絶縁層２４の材料としては、例えばポリイミド系樹脂等を用いることができる。絶縁層２４の厚さは、例えば１０μｍとすることができる。
【００２２】
貫通電極２５は、半導体基板２１の一方の面２１ａから他方の面２１ｂに貫通する電極であり、第３金属層２５ａ、第４金属層２５ｂ、第５金属層２５ｃ、及び第６金属層２５ｄを含んで構成されている。貫通電極２５の一端（第３金属層２５ａ）は、配線層２３と電気的に接続されている。貫通電極２５の他端（第４金属層２５ｂ、第５金属層２５ｃ、及び第６金属層２５ｄ）は、半導体基板２１の他方の面２１ｂよりも突出している。貫通電極２５の他端の突出量Ｌ１は、例えば５０μmとすることができる。貫通電極２５の配設ピッチは、適宜選択することが可能であるが、例えば２００μｍとすることができる。
【００２３】
貫通電極２５を構成する第３金属層２５ａは、例えば平面視において（半導体基板２１の一方の面２１ａ側から見て）円形であり、その直径は、例えば１００μｍとすることができる。貫通電極２５を構成する第４金属層２５ｂ、第５金属層２５ｃ、及び第６金属層２５ｄは、例えば平面視において（半導体基板２１の他方の面２１ｂ側から見て）円形であり、その直径は、例えば５０μｍとすることができる。第４金属層２５ｂ、第５金属層２５ｃ、及び第６金属層２５ｄは、例えば平面視において（半導体基板２１の他方の面２１ｂ側から見て）、第３金属層２５ａの中心部近傍に設けられている。
【００２４】
第３金属層２５ａの材料としては、例えばＣｕ等を用いることができる。第４金属層２５ｂの材料としては、例えばＴｉ等を用いることができる。第４金属層２５ｂの厚さは、例えば１００ｎｍとすることができる。第５金属層２５ｃの材料としては、例えばＣｕ等を用いることができる。第５金属層２５ｃの厚さは、例えば４５μｍとすることができる。第６金属層２５ｄの材料としては、例えばＡｕ等を用いることができる。第６金属層２５ｄとして、第５金属層２５ｃ上にＮｉ及びＡｕをこの順番で積層したＮｉ／Ａｕ層や、第５金属層２５ｃ上にＮｉ、Ｐｄ、及びＡｕをこの順番で積層したＮｉ／Ｐｄ／Ａｕ層等を用いても構わない。又、第６金属層２５ｄは、形成されていなくても構わない。第６金属層２５ｄとしてＮｉ／Ｐｄ／Ａｕ層を用いた場合には、例えばＮｉ層の厚さは１μｍ、Ｐｄ層の厚さは１μm、Ａｕ層の厚さは０．０５μｍとすることができる。
【００２５】
空洞部２６は、貫通電極２５を構成する第３金属層２５ａの側面に形成された絶縁膜２２を露出するように、第３金属層２５ａの周囲に設けられた環状の凹部である。空洞部２６は、例えば平面視において（半導体基板２１の他方の面２１ｂ側から見て）円環状に形成されており、その外径は例えば１６０μｍ、内径は例えば１００μｍとすることができる。この場合、空洞部２６が形成されている部分の半導体基板２１と第３金属層２５ａの側面に形成された絶縁膜２２との幅Ｌ２は３０μｍとなる。なお、幅Ｌ２は３０μｍには限定されず１０〜１００μｍ程度としても構わない。
【００２６】
空洞部２６は、半導体基板２１を貫通することはなく、半導体基板２１の厚さの略半分程度の深さを有する。空洞部２６の深さＬ３は、例えば１００μｍとすることができる。なお、深さＬ３は、適宜設定して構わないが、空洞部２６の底面２６ａが、ある層と他の層との界面と同位置（又は、ある層と他の層との界面の近傍）に来ないようにする必要がある。例えば、空洞部２６は、半導体基板２１を貫通してはならない。なぜなら、空洞部２６が半導体基板２１を貫通すると、空洞部２６の底面２６ａは第２金属層２３ｂと第３金属層２５ａとの界面と同位置（又は、第２金属層２３ｂと第３金属層２５ａとの界面の近傍）に来るからである。空洞部２６の底面２６ａが、ある層と他の層との界面と同位置（又は、ある層と他の層との界面の近傍）に来てはいけない理由については後述する。
【００２７】
接続端子２７は、第４金属層２５ｂ、第５金属層２５ｃ、及び第６金属層２５ｄに形成されている。接続端子２７は、貫通電極２５を介して配線層２３と電気的に接続されている。接続端子２７は、半導体装置２０と配線基板３０とを電気的に接続するために設けられた端子であり、配線基板３０の金属層３６と電気的に接続されている。接続端子２７としては、はんだボール、Ａｕバンプ、導電性ペースト等を用いることができる。接続端子２７として、はんだボールを用いた場合には、接続端子２７の材料として、例えば、Ｐｂを含む合金、ＳｎとＢｉの合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
【００２８】
配線基板３０は、第１絶縁層３３ａと、第２絶縁層３３ｂと、第３絶縁層３３ｃと、第１配線層３４ａと、第２配線層３４ｂと、第３配線層３４ｃと、第４配線層３４ｄと、ソルダーレジスト層３５と、金属層３６とを有するビルドアップ配線層を備えた配線基板である。配線基板３０の大きさ（平面視）は、例えば４０ｍｍ角とすることができる。
【００２９】
配線基板３０において、最下層には、第１配線層３４ａが形成されている。第１配線層３４ａを覆うように第１絶縁層３３ａが形成され、第１絶縁層３３ａ上には第２配線層３４ｂが形成されている。更に、第２配線層３４ｂを覆うように第２絶縁層３３ｂが形成され、第２絶縁層３３ｂ上には第３配線層３４ｃが形成されている。更に、第３配線層３４ｃを覆うように第３絶縁層３３ｃが形成され、第３絶縁層３３ｃ上には第４配線層３４ｄが形成されている。第１配線層３４ａは第１絶縁層３３ａから露出しており、マザーボード等と接続される電極パッドとして機能する。
【００３０】
第１配線層３４ａと第２配線層３４ｂとは、第１絶縁層３３ａに形成された第１ビアホール３３ｘを介して電気的に接続されている。又、第２配線層３４ｂと第３配線層３４ｃとは、第２絶縁層３３ｂに形成された第２ビアホール３３ｙを介して電気的に接続されている。又、第３配線層３４ｃと第４配線層３４ｄとは、第３絶縁層３３ｃに形成された第３ビアホール３３ｚを介して電気的に接続されている。
【００３１】
第４配線層３４ｄを覆うように、開口部を有するソルダーレジスト層３５が形成されている。ソルダーレジスト層３５の開口部内の第４配線層３４ｄ上には、金属層３６が形成されている。金属層３６は、例えば、ソルダーレジスト層３５の開口部内の第４配線層３４ｄ上にＮｉめっき層とＡｕめっき層をこの順に積層したＮｉ／Ａｕめっき層等とすることができる。金属層３６と半導体装置２０の接続端子２７とは、電気的に接続されている。
【００３２】
このように、半導体装置２０は、接続端子２７を介して配線基板３０と電気的及び機械的に接続されている。ところで、貫通電極２５の接続端子２７側には空洞部２６が設けられているため、接続端子２７はＸ方向及びＹ方向にわずかに移動可能である。
【００３３】
ここで、半導体パッケージ１０に熱が加えられた場合を考えると、前述のように半導体装置２０と配線基板３０とは一般に熱膨張係数に差があるため、接合部（接続端子２７近傍）に応力が生じるとも考えられる。しかしながら、接続端子２７はＸ方向及びＹ方向にわずかに移動可能であるため、接合部（接続端子２７近傍）に生じる応力を大幅に緩和することができる。従って、接合部（接続端子２７近傍）にクラックが発生することを防止できる。以上が、第１の実施の形態に係る半導体パッケージの構造である。
【００３４】
［第１の実施の形態に係る半導体パッケージの製造方法］
続いて、第１の実施の形態に係る半導体パッケージの製造方法について説明する。図３〜図１３は、第１の実施の形態に係る半導体パッケージの製造工程を例示する図である。図３〜図１３において、図２に示す半導体パッケージ１０と同一構成部分には同一符号を付し、その説明を省略する場合がある。
【００３５】
始めに、図３に示す工程では、半導体装置２０を構成する半導体基板２１に、半導体基板２１の一方の面２１ａから他方の面２１ｂに貫通する複数の貫通孔２１ｘを形成する。半導体基板２１は、例えばシリコンから構成されている。半導体基板２１の厚さは、例えば２００μｍとすることができる。
【００３６】
半導体基板２１がシリコンから構成されている場合、貫通孔２１ｘは、例えば、反応性イオンエッチング（DRIE：Deep Reactive Ion Etch）等の異方性エッチング法により形成することができる。貫通孔２１ｘは、例えば平面視円形であり、その直径は、例えば１００μｍとすることができる。又、貫通孔２１ｘのピッチは、例えば、２００μｍとすることができる。なお、本実施の形態では、半導体基板２１がシリコンから構成されている場合を例に挙げて以下の説明を行う。
【００３７】
次いで、図４に示す工程では、半導体基板２１の表面（貫通孔２１ｘの壁面に対応する部分の半導体基板２１の面も含む）を覆う絶縁膜２２を形成する。絶縁膜２２としては、例えば、酸化膜（例えば、熱酸化膜）ＳｉＯ２を用いることができる。絶縁膜２２として熱酸化膜を用いた場合、例えば、シリコンからなる半導体基板２１を熱酸化することで、半導体基板２１の表面を覆う熱酸化膜を形成する。絶縁膜２２として熱酸化膜を用いる場合、絶縁膜２２の厚さは、例えば１．５μｍとすることができる。
【００３８】
次いで、図５に示す工程では、図４に示す構造体の下面に、金属板２９を貼り付ける。金属板２９は、電解めっき法により、貫通電極２５を構成する第３金属層２５ａを形成する際の給電層となる部材である。金属板２９としては、例えばＣｕ板等を用いることができる。
【００３９】
次いで、図６に示す工程では、金属板２９を給電層とする電解めっき法により、貫通孔２１ｘを充填するようにめっき膜を析出成長させることで、貫通電極２５を構成する第３金属層２５ａを形成する。第３金属層２５ａを構成するめっき膜としては、例えばＣｕめっき膜を用いることができる。
【００４０】
次いで、図７に示す工程では、図６に示す構造体に設けられた金属板２９を除去した後、第１金属層２３ａ及び第２金属層２３ｂを含んで構成される配線層２３を形成する。配線層２３は、例えばセミアディティブ法により形成される。
【００４１】
配線層２３を、セミアディティブ法により形成する例を、より詳しく説明すると、先ず、無電解めっき法又はスパッタ法により、半導体基板２１の一方の面２１ａ全体に第２金属層２３ｂとなるシード層（図示せず）を形成する。シード層の材料としては、例えばＴｉ等を用いることができる。シード層の厚さは、例えば１００ｎｍとすることができる。続いて、シード層上に配線層２３に対応する開口部を備えたレジスト層（図示せず）を形成する。そして、シード層をめっき給電層に利用した電解めっき法により、レジスト層の開口部に第１金属層２３ａを形成する。第１金属層２３ａの材料としては、例えばＣｕ等を用いることができる。第１金属層２３ａの厚さは、例えば５μｍとすることができる。
【００４２】
続いて、レジスト層を除去した後に、第１金属層２３ａをマスクにしてシード層をエッチングし除去することにより、配線層２３を得る。なお、配線層２３の形成方法としては、上述したセミアディティブ法の他にサブトラクティブ法などの各種の配線形成方法を用いることができる。
【００４３】
次いで、図８に示す工程では、絶縁膜２２を介して半導体基板２１の一方の面２１ａに、配線層２３を覆うように、絶縁層２４を形成する。絶縁層２４の材料としては、例えばポリイミド系樹脂等を用いることができる。絶縁層２４の厚さは、例えば１０μｍとすることができる。絶縁層２４は、例えば配線層２３を覆うように、樹脂フィルムをラミネートした後に、樹脂フィルムをプレス（押圧）し、その後、１９０℃程度の温度で熱処理して硬化させることにより形成することができる。
【００４４】
次いで、図９に示す工程では、半導体基板２１の他方の面２１ｂから露出する第３金属層２５ａ上に、第４金属層２５ｂ、第５金属層２５ｃ、及び第６金属層２５ｄを積層形成する。具体的には、先ず、無電解めっき法又はスパッタ法により、半導体基板２１の他方の面２１ｂ全体（半導体基板２１の他方の面２１ｂから露出する第３金属層２５ａも含む）に第４金属層２５ｂとなるシード層（図示せず）を形成する。シード層の材料としては、例えばＴｉ等を用いることができる。シード層の厚さは、例えば１００ｎｍとすることができる。
【００４５】
続いて、シード層上に第５金属層２５ｃ及び第６金属層２５ｄに対応する開口部を備えたレジスト層（図示せず）を形成する。そして、シード層をめっき給電層に利用した電解めっき法により、レジスト層の開口部に第５金属層２５ｃを形成し、更にその上に第６金属層２５ｄを形成する。第５金属層２５ｃの材料としては、例えばＣｕ等を用いることができる。第５金属層２５ｃの厚さは、例えば４５μｍとすることができる。第６金属層２５ｄの材料としては、例えばＡｕ等を用いることができる。第６金属層２５ｄの材料として、第５金属層２５ｃ上にＮｉ及びＡｕをこの順番で積層したＮｉ／Ａｕ層や、第５金属層２５ｃ上にＮｉ、Ｐｄ、及びＡｕをこの順番で積層したＮｉ／Ｐｄ／Ａｕ層等を用いても構わない。又、第６金属層２５ｄは、形成されていなくても構わない。第６金属層２５ｄとしてＮｉ／Ｐｄ／Ａｕ層を用いた場合には、例えばＮｉ層の厚さは１μｍ、Ｐｄ層の厚さは１μm、Ａｕ層の厚さは０．０５μｍとすることができる。
【００４６】
続いて、レジスト層を除去した後に、第５金属層２５ｃ及び第６金属層２５ｄをマスクにしてシード層をエッチングし除去することにより、半導体基板２１の他方の面２１ｂから露出する第３金属層２５ａ上に、第４金属層２５ｂ、第５金属層２５ｃ、及び第６金属層２５ｄが積層形成される。これにより、第３金属層２５ａ、第４金属層２５ｂ、第５金属層２５ｃ、及び第６金属層２５ｄを含んで構成される貫通電極２５が完成する。
【００４７】
次いで、図１０に示す工程では、貫通電極２５を構成する第３金属層２５ａの側面に形成された絶縁膜２２を露出するように、空洞部２６を形成する。この際、空洞部２６により貫通電極２５を構成する第３金属層２５ａの側面が露出しないように第３金属層２５ａの側面に形成された絶縁膜２２は残存させる。これは、後述する図１１に示す工程において接続端子２７を形成する際に、空洞部２６内に接続端子２７を構成する材料が入り込むことにより、空洞部２６の幅Ｌ２を確保できなくなることを防止するためである。
【００４８】
空洞部２６は、例えば、反応性イオンエッチング（DRIE：Deep Reactive Ion Etch）等の異方性エッチング法により形成することができる。絶縁膜２２を構成するＳｉＯ２を除去するにはＣＦ４を用いることができ、半導体基板２１を構成するシリコンを除去するにはＳＦ６を用いることができる。なお、絶縁膜２２を構成するＳｉＯ２は、ＳＦ６ではほとんど除去されない。
【００４９】
空洞部２６は、貫通電極２５を構成する第３金属層２５ａの側面に形成された絶縁膜２２を露出するように、第３金属層２５ａの周囲に例えば平面視において（半導体基板２１の他方の面２１ｂ側から見て）円環状に形成し、その外径は例えば１６０μｍ、内径は例えば１００μｍとすることができる。この場合、空洞部２６の幅Ｌ２（空洞部２６が形成されている部分の半導体基板２１と第３金属層２５ａの側面に形成された絶縁膜２２との隙間）は、３０μｍとなる。空洞部２６は、半導体基板２１を貫通することはなく、半導体基板２１の厚さの略半分程度の深さを有するように形成する。空洞部２６の深さＬ３は、例えば１００μｍとすることができる。
【００５０】
次いで、図１１に示す工程では、貫通電極２５を構成する第４金属層２５ｂ、第５金属層２５ｃ、及び第６金属層２５ｄに接続端子２７を形成する。接続端子２７としては、はんだボール、Ａｕバンプ、導電性ペースト等を用いることができる。接続端子２７として、はんだボールを用いた場合には、接続端子２７の材料として、例えば、Ｐｂを含む合金、ＳｎとＢｉの合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。接続端子２７は、半導体装置２０と配線基板３０とを電気的に接続する機能を有する。
【００５１】
なお、前述のように、貫通電極２５を構成する第３金属層２５ａの空洞部２６により露出した部分は絶縁膜２２に覆われているため、貫通電極２５を構成する第４金属層２５ｂ、第５金属層２５ｃ、及び第６金属層２５ｄに接続端子２７を形成する際に、空洞部２６内に接続端子２７を構成する材料が入り込むことがない。その結果、空洞部２６の幅Ｌ２を所定値に維持することができる。
【００５２】
次いで、図１２に示す工程では、配線基板３０を用意する。配線基板３０の金属層３６上にはプレソルダ３７が形成されている。プレソルダ３７は、例えば金属層３６に、はんだペーストを塗布しリフロー処理することにより得られる。なお、配線基板３０の製造方法は周知であるため、ここではその説明を省略する。  次いで、図１３に示す工程では、半導体装置２０の接続端子２７と配線基板３０のプレソルダ３７とを電気的に接続する。接続端子２７とプレソルダ３７との接続は、例えば、２３０℃に加熱し、はんだを融解させることにより行う。なお、半導体装置２０の接続端子２７が、はんだから構成されている場合には、接続端子２７及びプレソルダ３７は溶融し合金となり、一つのバンプが形成される。これにより、図２に示す半導体パッケージ１０が製造される。以上が、第１の実施の形態に係る半導体パッケージの製造方法である。
【００５３】
［相対歪応力シミュレーション結果］
続いて、第１の実施の形態に係る半導体パッケージ及び比較例１、２について、相対歪応力シミュレーションを実施した結果について説明する。図１４は、第１の実施の形態に係る半導体パッケージの相対歪応力シミュレーション結果を例示する図である。図１５は、比較例１に係る半導体パッケージの相対歪応力シミュレーション結果を例示する図である。図１６は、比較例２に係る半導体パッケージの相対歪応力シミュレーション結果を例示する図である。図１４から図１６に示す相対歪応力シミュレーションは、有限要素法を用いて実施したものである。
【００５４】
図１４から図１６において、（ａ）はシミュレーションに用いたサンプルの断面模式図であり、接続端子２７の材料としてＳｎとＡｇとＣｕの合金を用いている。又、Ｌ１＝５０μｍ、Ｌ２＝３０μｍ、Ｌ３＝１００μｍ、Ｌ４＝２００μｍ、Ｌ５＝１．５μｍ、φ１＝１００μｍ、φ２＝５０μｍとした。（ｂ）は接続端子２７の融点である２１７℃から室温である２５℃に温度を下げた際に発生する相対歪応力についてのシミュレーション結果であり、図中の『Ｍａｘ Ｓｔｒｅｓｓ』の矢印は、最大の相対歪応力が生じる箇所を示している。
【００５５】
図１４（ａ）は、図２に示す第１の実施の形態に係る半導体パッケージ１０の一部を示している。図１４（ａ）をサンプルとして相対歪応力シミュレーションを実施した結果である図１４（ｂ）に示すように、最大の相対歪応力が生じる箇所は、貫通電極２５を構成する第３金属層２５ａの側面の空洞部２６の底面２６ａ近傍である。第３金属層２５ａは最大の相対歪応力が生じる箇所の近傍に界面を有さないため、この部分にクラックが生じる虞は低い。
【００５６】
図１５（ａ）は、図１４（ａ）の空洞部２６を削除した比較例１に係る半導体パッケージであり、その他の部分は図１４（ａ）と同様の構成である。図１５（ａ）をサンプルとして相対歪応力シミュレーションを実施した結果である図１５（ｂ）に示すように、最大の相対歪応力が生じる箇所は、貫通電極２５を構成する第３金属層２５ａと第４金属層２５ｂとの界面近傍である。このように、ある層と他の層との界面近傍に最大の相対歪応力が生じると、その部分にクラックが生じる虞が高くなる。
【００５７】
図１６（ａ）は、図１４（ａ）の空洞部２６に代えて半導体基板２１を貫通する貫通孔２６ｘを設けた比較例２に係る半導体パッケージであり、その他の部分は図１４（ａ）と同様の構成である。図１６（ａ）をサンプルとして相対歪応力シミュレーションを実施した結果である図１６（ｂ）に示すように、最大の相対歪応力が生じる箇所は、貫通電極２５を構成する第３金属層２５ａと配線層２３を構成する第２金属層２３ｂとの界面近傍である。このように、ある層と他の層との界面近傍に最大の相対歪応力が生じると、その部分にクラックが生じる虞が高くなる。
【００５８】
図１４〜図１６に示したように、第１の実施の形態に係る半導体パッケージ１０では、比較例１及び２に係る半導体パッケージとは異なり、ある層と他の層との界面近傍でない部分に最大の相対歪応力が生じるため、最大の相対歪応力が生じる部分にクラックが生じる虞を低減することができる。以上が、相対歪応力シミュレーション結果である。
【００５９】
［Ｓパラメータシミュレーション結果］
続いて、第１の実施の形態に係る半導体パッケージ及び比較例１について、Ｓパラメータシミュレーションを実施した結果について説明する。図１７は、Ｓパラメータシミュレーション結果を例示する図である。図１７（ａ）は半導体基板２１の抵抗率が０．１Ω・ｃｍの場合のＳパラメータシミュレーション結果であり、図１７（ｂ）は半導体基板２１の抵抗率が１０Ω・ｃｍの場合のＳパラメータシミュレーション結果である。図１７（ａ）及び図１７（ｂ）において、Ａは図１４（ａ）に示す第１の実施の形態に係る半導体パッケージのＳパラメータシミュレーション結果を、Ｂは図１５（ａ）に示す比較例１に係る半導体パッケージのＳパラメータシミュレーション結果を示している。
【００６０】
なお、Ｓパラメータとは、周知のように所定の４端子回路網の入力端子及び出力端子に特性インピーダンス（例えば５０Ω）の線路を接続した高周波信号を入力したときの４端子回路網における伝送特性を示したものである。ここでは、入力端に電圧が入射したとき、出力端にどれだけの電圧が伝わるかを表す電圧透過係数Ｓ２１を用いた。電圧透過係数Ｓ２１は、０ｄＢに近いほど（減衰量が小さいほど）、高周波特性に優れていることを示す。
【００６１】
図１７に示すように、半導体基板２１の抵抗率に関わらず、第１の実施の形態に係る半導体パッケージ（Ａ）の方が、比較例１に係る半導体パッケージ（Ｂ）よりも高周波特性に優れているという結果が得られた。
【００６２】
図１８は、半導体パッケージの等価回路を例示する図である。図１８において、図２と同一構成部分には同一符号を付し、その説明を省略する場合がある。図１８に示すように、半導体基板２１、絶縁膜２２、及び第３金属層２５ａを有する半導体パッケージの等価回路は、半導体基板２１の静電容量Ｃ２１及び抵抗Ｒ２１、絶縁膜２２の静電容量Ｃ２２、第３金属層２５ａのインダクタンスＬ２５ａ及び抵抗Ｒ２５ａにより表すことができる。
【００６３】
第３金属層２５ａと半導体基板２１とは、絶縁膜２２の静電容量Ｃ２２を介して電気的に接続されており、その結果、高周波特性が損なわれる。高周波特性を改善するためには、絶縁膜２２を厚くして静電容量Ｃ２２を小さくすればよいが、絶縁膜２２を厚くすることには限界があり現実的には困難をともなう。
【００６４】
絶縁膜２２を厚くすることに代えて、第３金属層２５ａと半導体基板２１との間に空洞部２６を設けることにより、絶縁膜２２を厚くするのと同様に静電容量Ｃ２２を小さくすることができる。その結果、図１７に示すように、空洞部２６を有する第１の実施の形態に係る半導体パッケージ（Ａ）は、比較例１に係る半導体パッケージ（Ｂ）よりも高周波特性に優れている。以上が、Ｓパラメータシミュレーション結果である。
【００６５】
［静電容量シミュレーション結果］
続いて、第１の実施の形態に係る半導体パッケージにおいて、図１４（ａ）に示すＬ２を変化させたときの絶縁膜２２の静電容量Ｃ２２（図１８参照）のシミュレーションを実施した結果について説明する。図１９は、静電容量シミュレーション結果を例示する図である。図１９（ａ）は半導体基板２１の抵抗率が１００Ω・ｃｍの場合の静電容量シミュレーション結果であり、図１９（ｂ）は半導体基板２１の抵抗率が０．１Ω・ｃｍの場合の静電容量シミュレーション結果である。図１９（ａ）及び図１９（ｂ）において、幅Ｌ２を０μｍ、１０μｍ、３０μｍ、６０μｍと変化させている。なお、Ｌ２＝０μｍは、図１５（ａ）の状態である。
【００６６】
図１９に示すように、半導体基板２１の抵抗率に関わらず、幅Ｌ２が０μｍの場合に比べて、幅Ｌ２が１０μｍ、３０μｍ、又は６０μｍの場合の方が絶縁膜２２の静電容量Ｃ２２は小さくなり、高周波特性に優れているという結果が得られた。ただし、半導体基板２１の抵抗率が大きい場合の方が、幅Ｌ２が０μｍの場合と幅Ｌ２が１０μｍ、３０μｍ、又は６０μｍの場合の周波数特性の変化が大きい。又、幅Ｌ２が１０μｍ、３０μｍ、又は６０μｍの場合は、周波数特性は略同一であり、高周波特性の観点からすれば、幅Ｌ２は１０μｍ以上あれば十分であるといえる。以上が、静電容量シミュレーション結果である。
【００６７】
このように、第１の実施の形態に係る半導体パッケージ１０によれば、貫通電極２５の接続端子２７側に空洞部２６が設けられているため、半導体装置２０と配線基板３０とを接続する接続端子２７はＸ方向及びＹ方向にわずかに移動可能である。又、空洞部２６は、半導体基板２１を貫通していないため、半導体パッケージ１０に熱が加えられた際に最大の相対歪応力が生じる部分に、ある層と他の層との界面が存在しない。その結果、半導体パッケージ１０に熱が加えられた場合にも、半導体装置２０と配線基板３０との熱膨張係数の差に起因して接合部（接続端子２７近傍）に生じる応力を大幅に緩和することが可能となり、接合部（接続端子２７近傍）にクラックが発生することを防止できる。
【００６８】
又、第３金属層２５ａと半導体基板２１との間に空洞部２６を設けることにより、絶縁膜２２の静電容量Ｃ２２を小さくすることが可能となり、高周波特性を向上することができる。
【００６９】
〈第１の実施の形態の変形例１〉
図２０は、第１の実施の形態の変形例１に係る半導体パッケージを例示する断面図である。図２０において、図２と同一構成部分には同一符号を付し、その説明を省略する場合がある。図２０を参照するに、第１の実施の形態の変形例１に係る半導体パッケージ４０は、第１の実施の形態に係る半導体パッケージ１０における空洞部２６が樹脂層４１で充填されている点を除いて、半導体パッケージ１０と同様に構成されている。樹脂層４１としては、エポキシ系樹脂やポリイミド系樹脂等を用いることができる。
【００７０】
半導体パッケージ４０において、半導体装置２０は、接続端子２７を介して配線基板３０と電気的及び機械的に接続されている。貫通電極２５の接続端子２７側には空洞部２６が設けられ、空洞部２６には樹脂層４１が充填されているが、樹脂層４１は柔軟性を有するため、接続端子２７はＸ方向及びＹ方向にわずかに移動可能である。又、空洞部２６に樹脂層４１を充填することにより、貫通電極２５を補強することができる。
【００７１】
ここで、半導体パッケージ４０に熱が加えられた場合を考えると、前述のように半導体装置２０と配線基板３０とは一般に熱膨張係数に差があるため、接合部（接続端子２７近傍）に応力が生じるとも考えられる。しかしながら、接続端子２７はＸ方向及びＹ方向にわずかに移動可能であるため、接合部（接続端子２７近傍）に生じる応力を大幅に緩和することができる。従って、接合部（接続端子２７近傍）にクラックが発生することを防止できる。
【００７２】
なお、第１の実施の形態の変形例１に係る半導体パッケージ４０は、図３〜図１３に示す工程と同様の工程により製造することができるが、図１０に示す工程の後に空洞部２６にエポキシ系樹脂等である樹脂層４１を充填する工程が必要である。
【００７３】
このように、第１の実施の形態の変形例１に係る半導体パッケージ４０によれば、第１の実施の形態に係る半導体パッケージ１０と同様の効果を奏するが、更に、以下の効果を奏する。すなわち、空洞部２６に樹脂層４１を充填することにより、貫通電極２５を補強することができる。
【００７４】
〈第１の実施の形態の変形例２〉
図２１は、第１の実施の形態の変形例２に係る半導体パッケージを例示する断面図である。図２１において、図２と同一構成部分には同一符号を付し、その説明を省略する場合がある。図２１を参照するに、第１の実施の形態の変形例２に係る半導体パッケージ５０は、第１の実施の形態に係る半導体パッケージ１０における貫通電極２５が貫通電極５５に置換されている点を除いて、半導体パッケージ１０と同様に構成されている。
【００７５】
貫通電極５５は、半導体基板２１の一方の面２１ａから他方の面２１ｂに貫通する電極であり、第３金属層２５ａ、第４金属層５５ｂ、第５金属層５５ｃ、及び第６金属層５５ｄを含んで構成されている。貫通電極５５の一端（第３金属層２５ａ）は、配線層２３と電気的に接続されている。貫通電極５５の他端（第４金属層５５ｂ、第５金属層５５ｃ、及び第６金属層５５ｄ）は、半導体基板２１の他方の面２１ｂよりも突出している。貫通電極５５の他端の突出量Ｌ１は、例えば５０μmとすることができる。貫通電極５５の配設ピッチは、適宜選択することが可能であるが、例えば２００μｍとすることができる。
【００７６】
貫通電極５５を構成する第４金属層５５ｂ、第５金属層５５ｃ、及び第６金属層５５ｄは、所謂マッシュルーム形状のバンプを形成している。所謂マッシュルーム形状のバンプは、貫通電極５５と接続端子２７とを低抵抗で接続するとともに、貫通電極５５と接続端子２７との接続信頼性を向上する効果を奏する。
【００７７】
第６金属層５５ｄは、例えば平面視において（半導体基板２１の他方の面２１ｂ側から見て）円形であり、その直径は、例えば１００μｍとすることができる。第４金属層５５ｂ、第５金属層５５ｃ、及び第６金属層５５ｄは、例えば平面視において（半導体基板２１の他方の面２１ｂ側から見て）、第３金属層２５ａの中心部近傍に設けられている。
【００７８】
第４金属層５５ｂの材料としては、例えばＴｉ等を用いることができる。第４金属層５５ｂの厚さは、例えば１００ｎｍとすることができる。第５金属層５５ｃの材料としては、例えばＣｕ等を用いることができる。第５金属層５５ｃの厚さは、例えば４５μｍとすることができる。第６金属層５５ｄの材料としては、例えばＡｕ等を用いることができる。第６金属層５５ｄとして、第５金属層５５ｃ上にＮｉ及びＡｕをこの順番で積層したＮｉ／Ａｕ層や、第５金属層５５ｃ上にＮｉ、Ｐｄ、及びＡｕをこの順番で積層したＮｉ／Ｐｄ／Ａｕ層等を用いても構わない。又、第６金属層５５ｄは、形成されていなくても構わない。第６金属層５５ｄとしてＮｉ／Ｐｄ／Ａｕ層を用いた場合には、例えばＮｉ層の厚さは１μｍ、Ｐｄ層の厚さは１μm、Ａｕ層の厚さは０．０５μｍとすることができる。
【００７９】
このように、第１の実施の形態の変形例２に係る半導体パッケージ５０によれば、第１の実施の形態に係る半導体パッケージ１０と同様の効果を奏するが、更に、以下の効果を奏する。すなわち、貫通電極５５を構成する第４金属層５５ｂ、第５金属層５５ｃ、及び第６金属層５５ｄを、所謂マッシュルーム形状のバンプとすることにより、貫通電極５５と接続端子２７とを低抵抗で接続するとともに、貫通電極５５と接続端子２７との接続信頼性を向上することができる。
【００８０】
〈第１の実施の形態の変形例３〉
図２２は、第１の実施の形態の変形例３に係る半導体パッケージを例示する断面図である。図２２において、図２１と同一構成部分には同一符号を付し、その説明を省略する場合がある。図２２を参照するに、第１の実施の形態の変形例３に係る半導体パッケージ６０は、第１の実施の形態の変形例２に係る半導体パッケージ５０における接続端子２７が接続端子６７に置換されている点を除いて、半導体パッケージ５０と同様に構成されている。接続端子は、図２１に示す接続端子２７のような形状には限定されず、図２２に示す接続端子６７のような形状としても構わない。第１の実施の形態の変形例３に係る半導体パッケージ６０によれば、第１の実施の形態の変形例２に係る半導体パッケージ５０と同様の効果を奏する。
【００８１】
〈第２の実施の形態〉
始めに第２の実施の形態に係る半導体パッケージの構造について説明する。図２３は、第２の実施の形態に係る半導体パッケージを例示する断面図である。図２３において、図２と同一構成部分には同一符号を付し、その説明を省略する場合がある。
【００８２】
図２３を参照するに、第２の実施の形態に係る半導体パッケージ７０は、インターポーザ８０と、半導体装置９０と、配線基板３０とを有する。インターポーザ８０は、基板８１と、絶縁膜８２と、電極パッド８３と、絶縁層８４と、貫通電極２５と、空洞部２６と、接続端子２７とを有する。基板８１の材料としては、シリコン、樹脂（例えば、絶縁樹脂）、金属（例えば、Ｃｕ）等を用いることができる。基板８１の厚さは、例えば２００μｍとすることができる。基板８１の大きさ（平面視）は、例えば２０ｍｍ角とすることができる。
【００８３】
絶縁膜８２は、基板８１の表面（空洞部２６の底面２６ａ及び外壁面２６ｂを除く）を覆うように設けられている。絶縁膜８２は、基板８１と電極パッド８３等との間を絶縁するための膜である。絶縁膜８２としては、例えば酸化膜（例えば、熱酸化膜）を用いることができる。絶縁膜８２として、熱酸化膜を用いた場合、絶縁膜８２の厚さは、例えば１．５μｍとすることができる。なお、基板８１の材料として絶縁樹脂を用いた場合には、絶縁膜８２は不要となる。
【００８４】
電極パッド８３は、第１金属層８３ａ及び第２金属層８３ｂを含んで構成されており、絶縁膜８２を介して基板８１の一方の面８１ａに形成されている。第１金属層８３ａの材料としては、例えばＣｕ等を用いることができる。第１金属層８３ａの厚さは、例えば５μｍとすることができる。第２金属層８３ｂの材料としては、例えばＴｉ等を用いることができる。第２金属層８３ｂの厚さは、例えば１００ｎｍとすることができる。
【００８５】
絶縁層８４は、電極パッド８３を覆うように、絶縁膜８２を介して基板８１の一方の面８１ａに形成されている。絶縁層８４は、電極パッド８３の一部を露出する開口部８４ｘを有する。絶縁層８４の材料としては、例えばポリイミド系樹脂等を用いることができる。絶縁層８４の厚さは、例えば１０μｍとすることができる。
【００８６】
基板８１には、基板８１の一方の面８１ａから他方の面８１ｂに貫通する電極である貫通電極２５が設けられている。貫通電極２５の詳細については、前述の通りである。又、基板８１には、貫通電極２５を構成する第３金属層２５ａの側面に形成された絶縁膜８２を露出するように空洞部２６が設けられている。空洞部２６の詳細については、前述の通りである。貫通電極２５の第４金属層２５ｂ、第５金属層２５ｃ、及び第６金属層２５ｄには、接続端子２７が形成されている。接続端子２７は、配線基板３０の金属層３６と電気的に接続されている。接続端子２７の詳細については、前述の通りである。
【００８７】
半導体装置９０は、半導体基板９１と、電極パッド９２と、接続端子９３とを有する。半導体基板９１には、半導体集積回路（図示せず）等が形成されている。半導体基板９１の材料としては、例えばシリコン等を用いることができる。電極パッド９２上には電極となる接続端子９３が形成されている。接続端子９３は、インターポーザ８０の開口部８４ｘから露出する電極パッド８３と電気的に接続されている。接続端子９３としては、はんだボール、Ａｕバンプ、導電性ペースト等を用いることができる。接続端子９３として、はんだボールを用いた場合には、接続端子９３の材料として、例えば、Ｐｂを含む合金、ＳｎとＢｉの合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
【００８８】
このように、半導体装置９０の接続端子９３は、インターポーザ８０の電極パッド８３、貫通電極２５及び接続端子２７を介して配線基板３０の金属層３６と電気的及び機械的に接続されている。ところで、貫通電極２５の接続端子２７側には空洞部２６が設けられているため、接続端子２７はＸ方向及びＹ方向にわずかに移動可能である。
【００８９】
ここで、半導体パッケージ７０に熱が加えられた場合を考えると、前述のように半導体装置９０と配線基板３０とは一般に熱膨張係数に差があるため、接合部（接続端子９３、電極パッド８３、貫通電極２５、及び接続端子２７）に応力が生じるとも考えられる。しかしながら、接続端子２７はＸ方向及びＹ方向にわずかに移動可能であるため、接合部（接続端子９３、電極パッド８３、貫通電極２５、及び接続端子２７）に生じる応力を大幅に緩和することができる。従って、接合部（接続端子９３、電極パッド８３、貫通電極２５、及び接続端子２７）にクラックが発生することを防止できる。以上が、第２の実施の形態に係る半導体パッケージの構造である。
【００９０】
なお、第２の実施の形態に係る半導体パッケージ７０を構成するインターポーザ８０は、第１の実施の形態に示した半導体装置２０の製造方法と同様な方法で製造することができる。
【００９１】
このように、第２の実施の形態に係る半導体パッケージ７０によれば、インターポーザ８０に、貫通電極２５及び接続端子２７を設け、半導体装置９０と配線基板３０とをインターポーザ９０の貫通電極２５及び接続端子２７を介して接続する。ここで、貫通電極２５の接続端子２７側には空洞部２６が設けられているため、接続端子２７はＸ方向及びＹ方向にわずかに移動可能である。又、空洞部２６は基板８１を貫通していないため、半導体パッケージ７０に熱が加えられた際に最大の相対歪応力が生じる部分には、ある層と他の層との界面が存在しない。その結果、半導体パッケージ７０に熱が加えられた場合にも、半導体装置９０と配線基板３０との熱膨張係数の差に起因して接合部（接続端子９３、電極パッド８３、貫通電極２５、及び接続端子２７）に生じる応力を大幅に緩和することが可能となり、接合部（接続端子９３、電極パッド８３、貫通電極２５、及び接続端子２７）にクラックが発生することを防止できる。
【００９２】
特に、半導体装置９０に直接貫通電極２５を形成することが困難な場合に有効である。
【００９３】
以上、好ましい実施の形態及びその変形例について詳説したが、上述した実施の形態及びその変形例に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態及びその変形例に種々の変形及び置換を加えることができる。
【００９４】
例えば、第１の実施の形態等において、第３金属層２５ａ、第４金属層２５ｂ、第５金属層２５ｃ、及び第６金属層２５ｄを含んで構成されている貫通電極２５等を例示したが、貫通電極の形態はこれらには限定されない。例えば、第３金属層２５ａのみから構成されている貫通電極を用いて、この貫通電極に直接接続端子を設けても構わない。
【００９５】
又、本発明に係る半導体パッケージを構成する配線基板は、第１の実施の形態等で例示したコア部を有さないビルドアップ配線層を備えた配線基板に限定されることはない。基板の片面のみに配線層が形成された片面（一層）配線基板、基板の両面に配線層が形成された両面（二層）配線基板、スルービアで各配線層を接続する貫通多層配線基板、コア部を有するビルドアップ配線層を備えた配線基板、ＩＶＨ（Interstitial Via Hole）で特定の配線層を接続するＩＶＨ多層配線基板等の様々な配線基板を用いることができる。
【００９６】
又、第２の実施の形態において、第１の実施の形態の変形例１〜３と同様の変形を加えても構わない。
【符号の説明】
【００９７】
１０、４０、５０、６０、７０  半導体パッケージ
２０、９０  半導体装置
２１、９１  半導体基板
２１ａ  半導体基板の一方の面
２１ｂ  半導体基板の他方の面
２１ｘ、２６ｘ  貫通孔
２２、８２  絶縁膜
２３  配線層
２３ａ、８３ａ  第１金属層
２３ｂ、８３ｂ  第２金属層
２４、８４  絶縁層
２５、５５  貫通電極
２５ａ  第３金属層
２５ｂ、５５ｂ  第４金属層
２５ｃ、５５ｃ  第５金属層
２５ｄ、５５ｄ  第６金属層
２６  空洞部
２６ａ  空洞部の底面
２６ｂ  空洞部の外壁面
２７、６７、９３  接続端子
２９  金属板
３０  配線基板
３３ａ  第１絶縁層
３３ｂ  第２絶縁層
３３ｃ  第３絶縁層
３３ｘ  第１ビアホール
３３ｙ  第２ビアホール
３３ｚ  第３ビアホール
３４ａ  第１配線層
３４ｂ  第２配線層
３４ｃ  第３配線層
３４ｄ  第４配線層
３５  ソルダーレジスト層
３６  金属層
３７  プレソルダ
４１  樹脂層
８０  インターポーザ
８１  基板
８１ａ  基板の一方の面
８１ｂ  基板の他方の面
８３、９２  電極パッド
Ｃ２１、Ｃ２２  静電容量
Ｌ２５ａ  インダクタンス
Ｒ２１、Ｒ２５ａ  抵抗
Ｌ１  突出量
Ｌ２  幅
Ｌ３  深さ
【図１】
2010267805.tif 000003
【図２】
2010267805.tif 000004
【図３】
2010267805.tif 000005
【図４】
2010267805.tif 000006
【図５】
2010267805.tif 000007
【図６】
2010267805.tif 000008
【図７】
2010267805.tif 000009
【図８】
2010267805.tif 000010
【図９】
2010267805.tif 000011
【図１０】
2010267805.tif 000012
【図１１】
2010267805.tif 000013
【図１２】
2010267805.tif 000014
【図１３】
2010267805.tif 000015
【図１４】
2010267805.tif 000016
【図１５】
2010267805.tif 000017
【図１６】
2010267805.tif 000018
【図１７】
2010267805.tif 000019
【図１８】
2010267805.tif 000020
【図１９】
2010267805.tif 000021
【図２０】
2010267805.tif 000022
【図２１】
2010267805.tif 000023
【図２２】
2010267805.tif 000024
【図２３】
2010267805.tif 000025