(57)【要約】【課題】レベルの補正精度を高め、表示ムラを十分に抑制する。【解決手段】チャネル毎に設けられたレベル調整部１１〜１３にデジタル映像入力信号Ｖ１〜Ｖ３を投入し、各レベル調整部１１〜１３で調整された映像信号を、映像出力端子ＶＩＤ１ｄ〜ＶＩＤ３ｄから液晶ディスプレイ１００に出力する。調整量補正モード時には、レベル調整部１１〜１３にデジタル映像入力信号Ｖ１〜Ｖ３に換えて第１の基準信号Ｖｒｅｆ１を投入し、各レベル調整部１１〜１３からの出力信号Ｓ１〜Ｓ３を第２の基準信号Ｖｒｅｆ２とそれぞれ比較し、各比較結果に基づいて、対応するレベル調整部１１〜１３の調整量を補正する。調整量補正モード時には、映像出力端子ＶＩＤ１ｄ〜ＶＩＤ３ｄをハイインピーダンス状態に切り換える。この結果、調整量補正モード時に、液晶ディスプレイ１００側の負荷変動の影響を受けることがない。【選択図】図１
2010026315.tif 000002
【特許請求の範囲】
【請求項１】
チャネル毎の映像出力端子を備え、一画面を複数チャネルに分割して駆動する液晶表示装置に前記各映像出力端子から映像信号を出力する映像出力装置において、
チャネル毎に設けられるとともに、チャネル毎の映像入力信号の投入を受け、前記映像入力信号のレベルを調整して出力する複数のレベル調整部と、
前記各レベル調整部からの出力信号を前記映像出力端子にそれぞれ送る複数の信号線と、
所定の期間に、前記映像入力信号に換えて第１の基準信号を前記各レベル調整部に投入し、前記各レベル調整部からの出力信号を第２の基準信号とそれぞれ比較し、各比較結果に基づいて、対応する前記レベル調整部の調整量をそれぞれ補正する調整量補正部と
前記所定の期間に、前記各映像出力端子をハイインピーダンスに切り換えるインピーダンス切換部と
を備えることを特徴とする映像出力装置。
【請求項２】
請求項１に記載の映像出力装置であって、
前記インピーダンス切換部は、
スイッチング素子を備える構成である、映像出力装置。
【請求項３】
請求項１または２に記載の映像出力装置であって、
前記所定の期間は、電源オン時からの準備期間、あるいは表示開始前の準備期間に含まれる第１の期間、および前記両準備期間外において周期的に発生する第２の期間の少なくとも一方である、映像出力装置。
【請求項４】
請求項１または２に記載の映像出力装置であって、
前記所定の期間は、垂直帰線期間に含まれる期間である、映像出力装置。
【請求項５】
請求項１ないし４のいずれかに記載の映像出力装置であって、
前記液晶表示装置は、
基板上に、一方の方向に延びる複数の走査線と、他の方向に延びる複数の信号線とをマトリックス状に配置し、両者の各交点に画素電極とスイッチング素子とを形成したアクティブマトリックス部と、
前記複数の信号線を前記チャネルの数に分類して、各信号線と前記複数の映像出力端子のうちの対応するチャネルの映像出力端子との間を接続するための複数の接続線と
を備える、映像出力装置。
【請求項６】
請求項１ないし５のいずれかに記載の映像出力装置であって、
前記レベル調整部のそれぞれは、
映像入力信号であるデジタル信号をアナログ信号に変換するデジタル／アナログ変換器を備え、前記デジタル／アナログ変換器におけるゲインおよびオフセットの少なくとも一つを調整することによりレベルの調整を行う構成である、映像出力装置。
【請求項７】
プロジェクタであって、
請求項１ないし６のいずれかに記載の映像出力装置と、
前記映像出力装置が接続される液晶表示装置と
を備えるプロジェクタ。
【請求項８】
チャネル毎の映像出力端子を備え、一画面を複数チャネルに分割して駆動する液晶表示装置に前記各映像出力端子から映像信号を出力する映像出力装置における制御方法であって、
前記映像出力装置は、
チャネル毎に設けられるとともに、チャネル毎の映像入力信号の投入を受け、前記映像入力信号のレベルを調整して出力する複数のレベル調整部と、
前記各レベル調整部からの出力信号を前記映像出力端子にそれぞれ送る複数の信号線と
を備え、
所定の期間に、
前記各映像出力端子をハイインピーダンスに切り換え、
前記映像入力信号に換えて第１の基準信号を前記各レベル調整部に投入し、
前記各レベル調整部からの出力信号を第２の基準信号とそれぞれ比較し、各比較結果に基づいて、対応する前記レベル調整部の調整量をそれぞれ補正する、映像出力装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一画面を複数チャネルに分割して駆動する液晶表示装置に映像信号を出力する技術に関する。
【背景技術】
【０００２】
例えば液晶ディスプレイにおいては、水平方向の画素数が多いため、水平方向に複数チャネルに分割して駆動するようになされている。この構成の液晶ディスプレイと接続される映像出力装置では、表示ムラの発生を抑えるために、チャネル毎に設けられた出力回路の出力レベルを同一とする必要がある。
【０００３】
そこで、従来、下記の特許文献１が提案されている。特許文献１では、チャンネル毎に設けられた出力回路をレベル調整が可能なものとし、各出力回路に基準信号を入力し、その際の出力を予め用意した基準データと比較し、その比較結果に応じて各対応する出力回路のレベル調整量を補正する構成とした。
【０００４】
【特許文献１】特開平５−１５０７５１号公報
【０００５】
しかしながら、前記従来の技術では、各出力回路は、液晶ディスプレイにおけるアクティブマトリックス部の信号線に接続されていることから、液晶ディスプレイ側の動作により、前記各出力回路の出力側の負荷が変動する。この結果、液晶ディスプレイ側の動作により、各出力回路の出力が変動することになり、前記レベ調整量の補正を高精度に行うことができないという問題が発生した。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上述した従来の課題を解決するためになされたものであり、各出力回路のレベル調整量の補正精度を高め、表示ムラを十分に抑制することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題の少なくとも一部を解決するために、本発明は、以下の形態または適用例として実現することが可能である。
【０００８】
［適用例１］  チャネル毎の映像出力端子を備え、一画面を複数チャネルに分割して駆動する液晶表示装置に前記各映像出力端子から映像信号を出力する映像出力装置において、
チャネル毎に設けられるとともに、チャネル毎の映像入力信号の投入を受け、前記映像入力信号のレベルを調整して出力する複数のレベル調整部と、
前記各レベル調整部からの出力信号を前記映像出力端子にそれぞれ送る複数の信号線と、
所定の期間に、前記映像入力信号に換えて第１の基準信号を前記各レベル調整部に投入し、前記各レベル調整部からの出力信号を第２の基準信号とそれぞれ比較し、各比較結果に基づいて、対応する前記レベル調整部の調整量をそれぞれ補正する調整量補正部と
前記所定の期間に、前記各映像出力端子をハイインピーダンスに切り換えるインピーダンス切換部と
を備えることを特徴とする映像出力装置。
【０００９】
この映像出力装置では、チャネル毎に設けられたレベル調整部にチャネル毎の映像入力信号を投入し、各レベル調整部で調整された映像信号を、映像出力端子から液晶表示装置に出力するが、所定の期間においては、各レベル調整部に映像入力信号に換えて第１の基準信号を投入し、各レベル調整部からの出力信号を第２の基準信号とそれぞれ比較し、各比較結果に基づいて、対応する前記レベル調整部の調整量をそれぞれ補正している。さらに、この映像出力装置では、前記所定の期間に、前記各映像出力端子を、インピーダンス切換部によりハイインピーダンスに切り換える。このために、この適用例１の映像出力装置では、レベル調整量の補正を行う所定の期間において、各映像出力端子は各レベル調整部から切り離された状態となることから、各映像出力端子に接続される液晶表示装置の動作により、前記各レベル調整部の出力側の負荷が変動することがない。したがって、映像出力装置は、レベル調整量の補正を高精度に行うことができ、液晶表示装置における表示ムラを十分に抑制することができる。
【００１０】
［適用例２］  適用例１に記載の液晶表示装置であって、前記インピーダンス切換部は、スイッチング素子を備える構成である、映像出力装置。この構成によれば、簡単な構成でインピーダンス切換部を実現することができる。
【００１１】
［適用例３］  適用例１または２に記載の映像出力装置であって、前記所定の期間は、電源オン時からの準備期間、あるいは表示開始前の準備期間に含まれる第１の期間、および前記両準備期間外において周期的に発生する第２の期間の少なくとも一方である、映像出力装置。この構成によれば、レベル調整量の補正を適正な時期に行うことが可能となる。
【００１２】
［適用例４］  適用例１または２に記載の映像出力装置であって、前記所定の期間は、垂直帰線期間に含まれる期間である、映像出力装置。この構成によれば、映像信号に基づく表示映像に影響を与えることなく、レベル調整量の補正を行うことが可能となる。
【００１３】
［適用例５］  適用例１ないし４のいずれかに記載の映像出力装置であって、前記液晶表示装置は、基板上に、一方の方向に延びる複数の走査線と、他の方向に延びる複数の信号線とをマトリックス状に配置し、両者の各交点に画素電極とスイッチング素子とを形成したアクティブマトリックス部と、前記複数の信号線を前記チャネルの数に分類して、各信号線と前記複数の映像出力端子のうちの対応するチャネルの映像出力端子との間を接続するための複数の接続線とを備える、映像出力装置。
【００１４】
適用例５の映像出力装置によれば、レベル調整量の補正を行う所定の期間において、各レベル調整部は、液晶表示装置内の前記複数の信号線と切り離された状態となることから、液晶表示装置側の動作により、前記各レベル調整部の出力側の負荷が変動することがない。したがって、映像出力装置は、レベル調整量の補正を高精度に行うことができ、液晶表示装置における表示ムラを十分に抑制することができる。
【００１５】
［適用例６］  適用例１ないし５のいずれかに記載の映像出力装置であって、前記レベル調整部のそれぞれは、映像入力信号であるデジタル信号をアナログ信号に変換するデジタル／アナログ変換器を備え、前記デジタル／アナログ変換器におけるゲインおよびオフセットの少なくとも一つを調整することによりレベルの調整を行う構成である、映像出力装置。この構成によれば、別途専用のレベル補正回路を設ける必要がなく、構成が簡単で済む。
【００１６】
［適用例７］  プロジェクタであって、
適用例１ないし６のいずれかに記載の映像出力装置と、
前記映像出力装置が接続される液晶表示装置と
を備えるプロジェクタ。
【００１７】
適用例７のプロジェクタによれば、適用例１ないし６で述べてきた種々の効果を奏するプロジェクタを提供することができる。
【００１８】
［適用例８］  チャネル毎の映像出力端子を備え、一画面を複数チャネルに分割して駆動する液晶表示装置に前記各映像出力端子から映像信号を出力する映像出力装置における制御方法であって、
前記映像出力装置は、
チャネル毎に設けられるとともに、チャネル毎の映像入力信号の投入を受け、前記映像入力信号のレベルを調整して出力する複数のレベル調整部と、
前記各レベル調整部からの出力信号を前記映像出力端子にそれぞれ送る複数の信号線と
を備え、
所定の期間に、
前記各映像出力端子をハイインピーダンスに切り換え、
前記映像入力信号に換えて第１の基準信号を前記各レベル調整部に投入し、
前記各レベル調整部からの出力信号を第２の基準信号とそれぞれ比較し、各比較結果に基づいて、対応する前記レベル調整部の調整量をそれぞれ補正する、映像出力装置の制御方法。
【００１９】
この映像出力装置の制御方法は、前記映像出力装置と同様に、チャネル毎のレベル調整量の補正を高精度に行うことができ、液晶表示装置における表示ムラを十分に抑制することができるという効果を奏する。
【００２０】
なお、本発明は、種々の態様で実現することが可能であり、例えば、映像出力システム、前記映像出力装置の機能を実現するためのコンピュータプログラム、そのコンピュータプログラムを記録した記録媒体、そのコンピュータプログラムを含み搬送波内に具現化されたデータ信号、等の形態で実現することができる。
【発明を実施するための最良の形態】
【００２１】
次に、本発明の実施の形態を実施例に基づいて以下に説明する。図１は、本発明の一実施例としての映像出力装置１０の構成を示す回路図である。図２は、前記映像出力装置１０が接続される液晶表示装置としての液晶ディスプレイ１００を示す回路図である。液晶ディスプレイ１００について先に説明する。
【００２２】
Ａ．液晶ディスプレイの構成：
液晶ディスプレイ１００は、アクティブマトリックス駆動方式を採るものである。液晶ディスプレイ１００は、図２に示すように、画像表示を行う液晶パネル１１０と、液晶パネル１１０を駆動するための走査線駆動回路１２０と、同じく液晶パネル１１０を駆動するための信号線駆動回路１３０とを備える。
【００２３】
液晶パネル１１０は、アレイ基板（図示せず）を備える。アレイ基板には、Ｘ方向（以下、「水平方向」とも呼ぶ）に延びる複数の走査線１１２と、Ｙ方向（以下、「垂直方向」とも呼ぶ）に延びる複数の信号線１１４とがマトリックス状に配置され、その交点に、透明電極からなる画素電極（画素パターン）１１６と、スイッチング素子としての薄膜トランジスタ（ＴＦＴ）１１８とが形成されている。このＴＦＴ１１８のゲート電極は走査線１１２に接続され、ソース電極は信号線１１４に接続され、ドレイン電極は画素電極１１６に接続される。こうして、基板上に、上記走査線１１２，信号線１１４，画素電極１１６およびＴＦＴ１１８を備えるアクティブマトリックス部が構成されることになる。
【００２４】
液晶パネル１１０は、図示はしないが、さらに、上記構成のアレイ基板に対向する対向電極が形成された対向基板を備え、アレイ基板と対向基板との間に、配向膜を介して液晶材料を保持している。
【００２５】
走査線駆動回路１２０は、Ｙ方向走査回路１２２を備える。Ｙ方向走査回路１２２は、液晶パネル１１０の備える各走査線１１２と接続されている。Ｙ方向走査回路１２２は、液晶ディスプレイ１００の外部から送られてくる垂直スタート信号Ｓ８と垂直クロック信号Ｓ９とを受信し、垂直スタート信号Ｓ８と垂直クロック信号Ｓ９とに基づいてアクティブマトリックス部を垂直方向に走査することにより、走査線１１２を順次選択する。
【００２６】
信号線駆動回路１３０は、液晶パネル１１０の備える各信号線１１４と接続されている。信号線駆動回路１３０は、Ｘ方向走査回路１４０とイネーブル制御部１５０とプリチャージ駆動回路１６０とを備える。
【００２７】
Ｘ方向走査回路１４０は、液晶ディスプレイ１００の外部から送られてくる水平スタート信号Ｓ６と水平クロック信号Ｓ７とを受信し、水平スタート信号Ｓ６と水平クロック信号Ｓ７とに基づいてアクティブマトリックス部を水平方向に走査することにより、信号線１１４を順次選択する。
【００２８】
イネーブル制御部１５０は、ｎ（ｎは正の複数）個のアンド回路１５１，１５２，…，１５ｎを並べたもので、各アンド回路１５１〜１５ｎの第１の入力端子Ｔ１と、Ｘ方向走査回路１４０の備えるｎ個の出力端子Ｑ１,Ｑ２,Ｑｎとの間がそれぞれ接続されている。各アンド回路１５１〜１５ｎの第２の入力端子Ｔ２は、１本の線に結ばれて、液晶ディスプレイ１００の接続端子の一つであるイネーブル信号端子ＥＮＢＸと接続されている。各アンド回路１５１〜１５ｎの出力端子Ｔ３は、プリチャージ駆動回路１６０の後述するオア回路と接続されている。
【００２９】
プリチャージ駆動回路１６０は、ｎ個のオア回路１６１，１６２，…，１６ｎを並べたもので、各オア回路１６１〜１６ｎの第１の入力端子Ｔ４に、上記アンド回路１５１〜１５ｎの出力端子Ｔ３がそれぞれ接続されている。各オア回路１６１〜１６ｎの第２の入力端子Ｔ５は、１本の線に結ばれて、液晶ディスプレイ１００の接続端子の一つであるプリチャージタイミング信号端子ＰｒｅＣＨＧと接続されている。
【００３０】
各オア回路１６１〜１６ｎの出力端子Ｔ３は、３線に分岐されて、それぞれの分岐先に、液晶パネル１１０に形成されたスイッチング素子と同じＴＦＴ１７０が接続されている。詳細には、ＴＦＴ１７０のゲート電極と接続されている。なお、このＴＦＴ１７０を、液晶パネル１１０に形成されたＴＦＴ１１８と区別するために「走査ＴＦＴ」と呼ぶ。液晶パネル１１０に形成されたＴＦＴ１１８は、「画素ＴＦＴ」と呼ぶ。上記走査ＴＦＴ１７０は、「接続線導通スイッチ」である。
【００３１】
走査ＴＦＴ１７０のドレイン電極は、液晶パネル１１０の備える各信号線１１４と接続されている。すなわち、走査ＴＦＴ１７０は、信号線１１４と同じ数を備えている。したがって、走査ＴＦＴ１７０は３×ｎ個であることから、信号線１１４も３×ｎ個である。換言すれば、ｎは、信号線の数の１／３となる。すなわち、液晶パネル１１０を水平方向に３分割して駆動すべく、ｎは信号線の数の１／３としている。
【００３２】
各走査ＴＦＴ１７０は、同じオア回路１６１〜１６ｎに接続されるグループ毎に、第１チャネル用の走査ＴＦＴ、第２チャネル用の走査ＴＦＴ、第３チャネル用の走査ＴＦＴと分けることができ、上記各グループの同じチャネル用の走査ＴＦＴのそれぞれが１本の線に結ばれて、グループ毎の各線は、液晶ディスプレイ１００のアナログ映像入力端子ＶＩＤ１，ＶＩＤ２，ＶＩＤ３と接続されている。
【００３３】
上記構成の液晶ディスプレイ１００によれば、Ｙ方向走査回路１２０により走査線１１２を選択し、Ｘ方向走査回路１４０により信号線１１４を選択することにより、所望の画素ＴＦＴ１１８に対して、アナログ映像入力端子ＶＩＤ１，ＶＩＤ２，ＶＩＤ３から送られてくる電気信号を送ることができる。この結果、液晶ディスプレイ１００においては、その画素ＴＦＴ１１８に対応する画素電極と対向電極との間に挟まれた領域の液晶のみが、電極間の電界を受けて配列を変え、１画素毎の液晶シャッタとして機能する。さらに、上記液晶ディスプレイ１００によれば、イネーブル信号端子ＥＮＢＸから水平書込みイネーブル信号Ｓ４を受けることにより、Ｘ方向走査回路１４０の各出力端子Ｑ１,Ｑ２,Ｑｎからの出力信号を有効とすることができる。また、プリチャージタイミング信号端子ＰｒｅＣＨＧからプリチャージタイミング信号Ｓ５を受けることにより、プリチャージタイミング信号Ｓ５から定まるプリチャージ期間において、プリチャージ電圧を各信号線１１４に印加することができる。
【００３４】
Ｂ．映像出力装置の構成：
液晶ディスプレイ１００には、図１に示すように、映像出力装置１０が接続される。映像出力装置１０は、第１チャネル（チャネル１）、第２チャネル（チャネル２）、第３チャネル（チャネル３）の３つのチャネルにより映像信号を伝送するものであり、映像処理回路（図示せず）から出力された３つのチャネル用としての映像信号に所望の増幅を施す。こうした３つのチャネル用の映像信号を以下、第１ないし第３のデジタル映像入力信号Ｖ１，Ｖ２，Ｖ３と呼ぶ。
【００３５】
第１ないし第３のデジタル映像入力信号Ｖ１，Ｖ２，Ｖ３のそれぞれは、Ｄ／Ａ変換部２１，２２，２３によりアナログ信号に変換され、増幅部３１，３２，３３により所定倍率に増幅される。すなわち、チャネル毎のＤ／Ａ変換部２１，２２，２３と増幅部３１，３２，３３とにより、入力レベルを調整するレベル調整部１１，１２，１３を構成している。
【００３６】
各増幅部３１，３２，３３は、オペアンプ３１ａ，３２ａ，３３ａと抵抗器３１ｂ，３２ｂ，３３ｂとにより構成される。各増幅部３１，３２，３３の倍率は、規格上は同一である。各増幅部３１，３２，３３の出力信号Ｓ１，Ｓ２，Ｓ３は、チャネル毎のアナログ映像出力信号として各映像出力端子ＶＩＤ１ｄ，ＶＩＤ２ｄ，ＶＩＤ３ｄにそれぞれ出力される。各映像出力端子ＶＩＤ１ｄ，ＶＩＤ２ｄ，ＶＩＤ３ｄは、液晶ディスプレイ１００に対して映像信号（アナログ映像信号）を出力するためのチャネル毎の端子であり、液晶ディスプレイ１００の各アナログ映像入力端子ＶＩＤ１，ＶＩＤ２，ＶＩＤ３にそれぞれ接続される。なお、「レベル調整部」、「Ｄ／Ａ変換部」、「増幅部」、「アナログ映像出力信号」、「アナログ映像入力端子」、「映像出力端子」は、それぞれいずれのチャネルに属するかを示す必要があるときには、「第１の」、「第２の」、「第３の」といった順位を付けるようにする。
【００３７】
増幅部３１，３２，３３の倍率は、前述したように規格上は同一であるが、個体差や周囲温度によって厳密には個々に相違する。それらの差を補正すべく、各Ｄ／Ａ変換部２１，２２，２３は、デジタル／アナログ変換を行うＤ／Ａ変換器２１ａ，２２ａ，２３ａの他に、Ｄ／Ａ変換器２１ａ，２２ａ，２３ａのゲインを調整するゲイン調整部２１ｂ，２２ｂ，２３ｂと、Ｄ／Ａ変換器２１ａ，２２ａ，２３ａのオフセットを調整するオフセット調整部２１ｃ，２２ｃ，２３ｃとをそれぞれ備える。ゲイン調整部２１ｂ，２２ｂ，２３ｂおよびオフセット調整部２１ｃ，２２ｃ，２３ｃの具体的構成例としては、アップダウンカウンタとＲ−２Ｒラダー抵抗型Ｄ／Ａ変換器との組み合わせを使用する手段が簡素であり、ローコストに実現出来る。
【００３８】
各Ｄ／Ａ変換部２１，２２，２３の前段には、入力切換スイッチ４１，４２，４３が設けられている。入力切換スイッチ４１，４２，４３は、第１ないし第３のデジタル映像入力信号Ｖ１，Ｖ２，Ｖ３のそれぞれを各Ｄ／Ａ変換部２１，２２，２３に送る第１の状態と、各デジタル映像入力信号Ｖ１，Ｖ２，Ｖ３に換えて第１の基準信号Ｖｒｅｆ１を各Ｄ／Ａ変換部２１，２２，２３に送る第２の状態との間の切換えを行う。詳しくは、入力切換スイッチ４１，４２，４３は、調整量補正モード信号Ｃａｌを受けて、調整量補正モード信号Ｃａｌがロウレベルのときに画像表示モードであるとして上記第１の状態への切換えを行い、調整量補正モード信号Ｃａｌがハイレベルのときに調整量補正モードであるとして上記第２の状態への切換えを行う。なお、上記第１の基準信号Ｖｒｅｆ１は、調整制御部５０から各入力切換スイッチ４１〜４３に投入される。
【００３９】
調整制御部５０は、前記調整量補正モード信号Ｃａｌを各入力切換スイッチ４１〜４３に出力する。調整制御部５０は、さらに、Ｄ／Ａ変換部２１，２２，２３のゲイン調整部２１ｂ，２２ｂ，２３ｂに対し、補正を行うタイミングを定めた制御信号ＴＧ１，ＴＧ２，ＴＧ３を出力し、オフセット調整部２１ｃ，２２ｃ，２３ｃに対し、補正を行うタイミングを定めた制御信号ＴＯ１，ＴＯ２，ＴＯ３を出力し、後述する電圧比較器５２に第２の基準信号Ｖｒｅｆ２を出力する。調整制御部５０は、クロック信号ＣＬＫと垂直同期信号Ｖｓｙｎｃとを受けて、上記ゲイン調整部２１ｂ，２２ｂ，２３ｂとオフセット調整部２１ｃ，２２ｃ，２３ｃを制御するためのもので、いわゆるマイクロコンピュータあるいは論理回路により構成される。このマイクロコンピュータにより実行される調整量補正処理については後述する。
【００４０】
各増幅部３１，３２，３３と映像出力端子ＶＩＤ１ｄ，ＶＩＤ２ｄ，ＶＩＤ３ｄとをそれぞれ結ぶ信号線６１，６２，６３には、分岐線６４，６５，６６が接続されており、各分岐線６４，６５，６６の他端は出力切換スイッチ５４と接続されている。出力切換スイッチ５４は、電圧比較器５２と電気的に接続されており、各増幅器３１、３２、３３の出力信号Ｓ１，Ｓ２，Ｓ３から一つを選択し、電圧比較器５２に送る。なお、出力切換スイッチ５４は、チャネル１に対応した第１チャネル指令ＣＨ１とチャネル２に対応した第２チャネル指令ＣＨ２とチャネル３に対応した第３チャネル指令ＣＨ３を調整制御部５０から受信しており、これら指令ＣＨ１〜ＣＨ３に基づいて上記出力信号Ｓ１，Ｓ２，Ｓ３の選択を行う。すなわち、第１チャネル指令ＣＨ１がハイレベルとなったときに第１の出力信号Ｓ１を選択し、第２チャネル指令ＣＨ２がハイレベルとなったときに第２の出力信号Ｓ２を選択し、第３チャネル指令ＣＨ３がハイレベルとなったときに第３の出力信号Ｓ３を選択する。
【００４１】
電圧比較器５２は、出力切換スイッチ５４側から送られてくる出力信号Ｓ１，Ｓ２，Ｓ３と、調整制御部５０から送られてくる第２の基準信号Ｖｒｅｆ２とを比較し、いずれの電圧値が大きいかを判定する。電圧比較器５２は、判定結果であるいずれが大きいかを示す比較出力信号Ｖｃｏｍｐを、各Ｄ／Ａ変換部２１，２２，２３のゲイン調整部２１ｂ，２２ｂ，２３ｂおよびオフセット調整部２１ｃ，２２ｃ，２３ｃにそれぞれ出力する。
【００４２】
ゲイン調整部２１ｂ，２２ｂ，２３ｂは、電圧比較器５２から送られてくる比較出力信号Ｖｃｏｍｐから調整の方向を定めて、調整制御部５０から送られてくるタイミング信号ＴＧ１，ＴＧ２，ＴＧ３に応じた時間に各増幅部３１，３２，３３のゲイン（増幅率）を調整する。すなわち、ゲイン調整部２１ｂ，２２ｂ，２３ｂは、出力信号Ｓ１，Ｓ２，Ｓ３の方が大きいと判定された場合には、調整の方向を減少方向と定めて、ゲインを１ステップ分下げ、一方、出力信号Ｓ１，Ｓ２，Ｓ３の方が小さいと判定された場合には、調整の方向を増大方向と定めて、ゲインを１ステップ分上げる。
【００４３】
オフセット調整部２１ｃ，２２ｃ，２３ｃは、電圧比較器５２から送られてくる比較出力信号Ｖｃｏｍｐから調整の方向（大きい側に変えるか小さい側に変えるか）を定めて、調整制御部５０から送られてくるタイミング信号ＴＯ１，ＴＯ２，ＴＯ３に応じた時間に各増幅部３１，３２，３３のオフセットを調整する。すなわち、オフセット調整部２１ｃ，２２ｃ，２３ｃは、出力信号Ｓ１，Ｓ２，Ｓ３の方が大きいと判定された場合には、調整の方向を減少方向と定めて、オフセットを１ステップ分下げ、一方、出力信号Ｓ１，Ｓ２，Ｓ３の方が小さいと判定された場合には、調整の方向を増大方向と定めて、オフセットを１ステップ分上げる。
【００４４】
なお、上述した信号線６１，６２，６３、すなわち、各増幅部３１，３２，３３と映像出力端子ＶＩＤ１ｄ，ＶＩＤ２ｄ，ＶＩＤ３ｄとをそれぞれ結ぶ信号線６１，６２，６３には、第１ないし第３のスイッチング素子７１，７２，７３が設けられている。詳細には、第１の信号線６１における、分岐線６４との接続点６４ｔよりも下流側（映像出力端子ＶＩＤ１ｄ側）に、第１のスイッチング素子７１が設けられ、第２の信号線６２における、分岐線６５との接続点６５ｔよりも下流側（映像出力端子ＶＩＤ２ｄ側）に、第２のスイッチング素子７２が設けられ、第３の信号線６３における、分岐線６６との接続点６６ｔよりも下流側（映像出力端子ＶＩＤ３ｄ側）に、第３のスイッチング素子７３が設けられている。第１ないし第３のスイッチング素子７１〜７３は、本実施例では、ＦＥＴである。
【００４５】
調整制御部５０は、各スイッチング素子７１，７２，７３のゲート電極に、前述した調整量補正モード信号Ｃａｌをインバータ（反転器）７５を介して出力する。各スイッチング素子７１，７２，７３は、ゲート電極がロウレベルの時には、ソース電極とドレイン電極との間を遮断（オフ）し、ゲート電極がハイレベルの時には、ソース電極とドレイン電極との間を連通（オン）する。
【００４６】
したがって、調整量補正モード信号Ｃａｌがロウレベルのときには、インバータ７５によりハイレベルに反転されて、各スイッチング素子７１，７２，７３はオン状態となる。これにより、調整量補正モード信号Ｃａｌがロウレベルのとき、すなわち、画像表示モード時には、各増幅部３１，３２，３３の出力信号Ｓ１，Ｓ２，Ｓ３は、各映像出力端子ＶＩＤ１ｄ，ＶＩＤ２ｄ，ＶＩＤ３ｄにそれぞれ送られる。
【００４７】
一方、調整量補正モード信号Ｃａｌがハイレベルのときには、インバータ７５によりロウレベルに反転されて、各スイッチング素子７１，７２，７３はオフ状態に切り換えられる。これにより、調整量補正モード信号Ｃａｌがハイレベルであるとき、すなわち、調整量補正モード時には、各映像出力端子ＶＩＤ１ｄ，ＶＩＤ２ｄ，ＶＩＤ３ｄは、ハイインピーダンス状態に切り換えられる。
【００４８】
映像出力装置１０は、また、表示タイミング発生部８０を備える。表示タイミング発生部８０は、周知の構成で詳細な説明は省略するが、要は、クロック信号ＣＬＫと垂直同期信号Ｖｓｙｎｃと水平同期信号Ｈｓｙｎｃとに基づいて前述した水平書込みイネーブル信号Ｓ４、プリチャージタイミング信号Ｓ５、水平スタート信号Ｓ６、水平クロック信号Ｓ７、垂直スタート信号Ｓ８、垂直クロック信号Ｓ９を生成し、これらの信号Ｓ４〜Ｓ９を液晶ディスプレイ１００に出力する。
【００４９】
Ｃ．調整量補正処理：
映像出力装置１０の調整制御部５０にて実行される調整量補正処理について次に説明する。図３は調整量補正処理を示すフローチャートであり、図４は映像出力装置１０の内部の信号の変化を示すタイミングチャートである。図３のフローチャートを用いて処理を順に説明し、必要に応じて各信号の変化を図４を用いて説明する。調整量補正処理は、前述したように、調整制御部５０を構成するマイクロコンピュータ（あるいは論理回路）により実行される。この調整量補正処理は、映像出力装置１０の電源がオフ状態からオン状態に切り換わったときに実行開始される。
【００５０】
図３に示すように、処理が開始されると、マイクロコンピュータのＣＰＵは、垂直同期信号Ｖｓｙｎｃの立ち下がりのタイミングであるか否かを判定し（ステップＳ１００）、そのタイミングでないと判定されたときには、処理を最初に戻し、一方、そのタイミングであると判定されたとき（図４の時刻ｔ１）には、調整量補正モード処理を行う（ステップＳ２００）。
【００５１】
ステップＳ２００の調整量補正モード処理では、ＣＰＵは、調整量補正モード信号Ｃａｌをハイレベルとして出力する（ステップＳ２１０）。調整量補正モード信号Ｃａｌがハイレベルとなると、前述したように、入力切換スイッチ４１，４２，４３は、第１の基準信号Ｖｒｅｆ１を各Ｄ／Ａ変換部２１，２２，２３に送る第２の状態に切り替わり、また、スイッチング素子７１，７２，７３は、オフ状態に切り替わる。図４のタイミングチャートからも、時刻ｔ１において、調整量補正モード信号Ｃａｌはハイレベルとなり、第１ないし第３のスイッチング素子７１，７２，７３はオン状態からオフ状態に切り替わることが判る。
【００５２】
ステップＳ２１０の実行後、ＣＰＵは、第１の基準信号Ｖｒｅｆ１として黒色の基準電圧を出力し（ステップＳ２２０）、チャネル１のオフセットを補正する処理を行う（ステップＳ２３０）。ステップＳ２１０の処理を受けて入力切換スイッチ４１，４２，４３が第１の基準信号Ｖｒｅｆ１を選択する側に切り替わった上で、ステップＳ２２０により黒色基準電圧が出力されると、図４に示すように、各Ｄ／Ａ変換部２１，２２，２３のデジタル入力信号ＶＣ１，ＶＣ２，ＶＣ３は、黒色基準電圧、すなわち黒データとなる。
【００５３】
ステップＳ２３０のチャネル１のオフセットを調整する処理では、詳細には、次のｉ）〜iii）の処理を行う。
ｉ）出力切換スイッチ５４に送るチャネル１に対応した第１チャネル指令ＣＨ１をハイレベルとすることにより、出力切換スイッチ５４を第１の出力信号Ｓ１を選択する状態に切り換える。
ii）ステップＳ２２０で出力した黒色基準電圧に対応した第２の基準信号Ｖｒｅｆ２を電圧比較器５２に出力する。
iii）チャネル１に対応した第１のＤ／Ａ変換部２１に備えられるオフセット調整部２１ｃにタイミング信号ＴＯ１を出力する。
【００５４】
ステップＳ２２０で黒色基準電圧を第１のＤ／Ａ変換部２１に投入した上で、上記ｉ）〜iii）の処理を実行することで、黒色基準電圧を投入したときに得られる第１の増幅部３１の出力としての第１の出力信号Ｓ１（図４参照）と、上記黒色基準電圧に対応した第２の基準信号Ｖｒｅｆ２とを電圧比較器５２により比較し、第１の出力信号Ｓ１が第２の基準信号Ｖｒｅｆ２よりも大きい場合には、オフセット調整部２１ｃにより第１のＤ／Ａ変換部２１のオフセットを１ステップ分下げる。一方、第１の出力信号Ｓ１が第２の基準信号Ｖｒｅｆ２よりも小さい場合には、オフセット調整部２１ｃにより第１のＤ／Ａ変換部２１のオフセットを１ステップ分上げる。
【００５５】
黒色基準電圧を投入したときの増幅部３１からの第１の出力信号Ｓ１は、レベル調整部１１のオフセットに相当することから、上記第１の出力信号Ｓ１を第２の基準信号Ｖｒｅｆ２と比較し、その偏差が減少するように、所定の補正量だけオフセットを増大もしくは減少することにより、チャネル１に対応した第１のレベル調整部１１のオフセットを第２の基準信号Ｖｒｅｆ２から定まるオフセットに近づけることができる。
【００５６】
ステップＳ２３０の処理を終えると次いで、ＣＰＵは、チャネル２のオフセットを調整する処理を行う（ステップＳ２４０）。この処理は、ステップＳ２３０の処理をチャネル２用に変更したものであり、詳細には、次のiv）〜vi）の処理を行う。
【００５７】
iv）出力切換スイッチ５４に送るチャネル２に対応した第２チャネル指令ＣＨ２をハイレベルとすることにより、出力切換スイッチ５４を第２の出力信号Ｓ２を選択する状態に切り換える。
ｖ）ステップＳ２２０で出力した黒色基準電圧に対応した第２の基準信号Ｖｒｅｆ２を電圧比較器５２に出力する。
vi）チャネル２に対応した第２のＤ／Ａ変換部２２に備えられるオフセット調整部２２ｃにタイミング信号ＴＯ２を出力する。
【００５８】
ステップＳ２４０の処理の結果、チャネル２に対応した第２のレベル調整部１２のオフセットを第２の基準信号Ｖｒｅｆ２から定まるオフセットに近づけることができる。続いて、ＣＰＵは、チャネル３のオフセットを調整する処理を行う（ステップＳ２５０）。この処理は、ステップＳ２３０の処理をチャネル３用に変更したものであり、チャネル１用、チャネル２用と説明してきたので説明を省略する。この結果、チャネル３に対応した第３のレベル調整部１３のオフセットを第２の基準信号Ｖｒｅｆ２から定まるオフセットに近づけることができる。ステップＳ２００の調整量補正モード処理が以後に繰り返し実行されることで、チャネル１，２，３に対応した第１〜第３のレベル調整部１１〜１３の各オフセットは次第に正確に基準信号Ｖｒｅｆ２に接近し、オフセットがほぼ零となる。
【００５９】
ステップＳ２５０の終了時点は、図４に示すように帰線期間（垂直帰線期間）の中央時点（時刻ｔ２）となる。図３に戻って、ステップＳ２５０の処理の実行後、ＣＰＵは、第１の基準信号Ｖｒｅｆ１として白色の基準電圧を出力し（ステップＳ２６０）、チャネル１のゲインを調整する処理を行う（ステップＳ２７０）。ステップＳ２７０のチャネル１のゲインを調整する処理では、詳細には、次のvii）〜x）の処理を行う。
【００６０】
vii）出力切換スイッチ５４に送るチャネル１に対応した第１チャネル指令ＣＨ１をハイレベルとすることにより、出力切換スイッチ５４を第１の出力信号Ｓ１を選択する状態に切り換える。
ix）ステップＳ２６０で出力した白色基準電圧に対応した第２の基準信号Ｖｒｅｆ２を電圧比較器５２に出力する。
x）チャネル１に対応した第１のＤ／Ａ変換部２１に備えられるゲイン調整部２１ｂにタイミング信号ＴＧ１を出力する。
【００６１】
ステップＳ２６０で白色基準電圧を第１のＤ／Ａ変換部２１に投入した上で、上記vii）〜x）の処理を実行することで、白色基準電圧（白データ；図４参照）を投入したときに得られる第１の増幅部３１の出力としての第１の出力信号Ｓ１（図４参照）と、上記白色基準電圧に対応した第２の基準信号Ｖｒｅｆ２とを電圧比較器５２により比較し、第１の出力信号Ｓ１が第２の基準信号Ｖｒｅｆ２よりも大きい場合には、ゲイン調整部２１ｂにより第１のＤ／Ａ変換部２１のゲインを１ステップ分下げる。一方、第１の出力信号Ｓ１が第２の基準信号Ｖｒｅｆ２よりも小さい場合には、ゲイン調整部２１ｂにより第１のＤ／Ａ変換部２１のゲインを１ステップ分上げる。
【００６２】
白色基準電圧を投入したときの増幅部３１からの出力は、レベル調整部１１のゲインに相当することから、上記第１の出力信号Ｓ１を第２の基準信号Ｖｒｅｆ２と比較し、その偏差が減少するように、所定の補正量だけゲインを増大もしくは減少することにより、チャネル１に対応した第１のレベル調整部１１のゲインを第２の基準信号Ｖｒｅｆ２から定まるゲインに近づけることができる。
【００６３】
ステップＳ２７０の処理を終えると次いで、ＣＰＵは、チャネル２のゲインを調整する処理を行う（ステップＳ２８０）。この処理は、ステップＳ２７０の処理をチャネル２用に変更したものであり、詳細には、次のxi）〜xiii）の処理を行う。
【００６４】
xi）出力切換スイッチ５４に送るチャネル２に対応した第２チャネル指令ＣＨ２をハイレベルとすることにより、出力切換スイッチ５４を第２の出力信号Ｓ２を選択する状態に切り換える。
xii）ステップＳ２６０で出力した白色基準電圧に対応した第２の基準信号Ｖｒｅｆ２を電圧比較器５２に出力する。
xiii）チャネル２に対応した第２のＤ／Ａ変換部２２に備えられるゲイン調整部２２ｂにタイミング信号ＴＧ２を出力する。
【００６５】
ステップＳ２８０の処理の結果、チャネル２に対応した第２のレベル調整部１２のゲインを第２の基準信号Ｖｒｅｆ２から定まるゲインに近づけることができる。続いて、ＣＰＵは、チャネル３のゲインを調整する処理を行う（ステップＳ２９０）。この処理は、ステップＳ２７０の処理をチャネル３用に変更したものであり、チャネル１用、チャネル２用と説明してきたので説明を省略する。この結果、チャネル３に対応した第３のレベル調整部１３のゲインを第２の基準信号Ｖｒｅｆ２から定まるゲインに近づけることができる。ステップＳ２００の調整量補正モード処理が以後に繰り返し実行されることで、チャネル１，２，３に対応した第１〜第３のレベル調整部１１〜１３の各ゲインは次第に正確に基準信号Ｖｒｅｆ２に接近し、各ゲイン差がほぼ零となる。
【００６６】
ステップＳ２９０の実行後、ＣＰＵは、調整量補正モード信号Ｃａｌをロウレベルとする（ステップＳ２９５）。このロウレベルとする時点は、図４に示すように時刻ｔ３であり、垂直帰線期間の終了直前である。調整量補正モード信号Ｃａｌがロウレベルとなると、入力切換スイッチ４１，４２，４３は、第１ないし第３のデジタル映像入力信号Ｖ１，Ｖ２，Ｖ３のそれぞれを各レベル調整部１１〜１３に送る第１の状態となり、画像表示モードに切り替わる。なお、画像表示モードのときには、第１ないし第３のスイッチング素子７１，７２，７３は、オン状態となり、各レベル調整部１１〜１３からの出力信号（アナログ映像出力信号）Ｓ１，Ｓ２，Ｓ３は、各映像出力端子ＶＩＤ１ｄ，ＶＩＤ２ｄ，ＶＩＤ３ｄに送られ、液晶ディスプレイ１００に伝送可能となる。
【００６７】
ステップＳ２９５の終了後、すなわち、ステップＳ２００の調整量補正モード処理の完了後、処理はステップＳ１００に戻り、本ルーチンの処理が繰り返し実行される。
【００６８】
以上のように構成された映像出力装置１０では、レベル調整部１１〜１３からゲイン調整部２１ｂ〜２３ｂとオフセット調整部２１ｃ〜２３ｃを除いた部分が、本発明の「レベル調整部」を構成する。入力切換スイッチ４１，４２，４３と調整制御部５０と電圧比較器５２とゲイン調整部２１ｂ〜２３ｂとが、本発明の「調整量補正部」を構成する。また、第１ないし第３のスイッチング素子７１〜７３とインバータ７５と調整制御部５０とが、本発明の「インピーダンス切換部」を構成する。
【００６９】
Ｄ．実施例の作用効果：
以上のように構成された実施例の映像出力装置１０では、チャネル毎に設けられたレベル調整部１１〜１３にチャネル毎のデジタル映像入力信号Ｖ１，Ｖ２，Ｖ３を投入し、各レベル調整部１１〜１３で調整された映像信号を、映像出力端子ＶＩＤ１ｄ，ＶＩＤ２ｄ，ＶＩＤ３ｄから液晶ディスプレイ１００に出力する。また、垂直帰線期間を調整量補正モード時として、その調整量補正モード時には、レベル調整部１１〜１３にデジタル映像入力信号Ｖ１，Ｖ２，Ｖ３に換えて第１の基準信号Ｖｒｅｆ１を投入し、各レベル調整部１１〜１３からの出力信号Ｓ１〜Ｓ３を第２の基準信号Ｖｒｅｆ２とそれぞれ比較し、各比較結果に基づいて、対応する前記レベル調整部１１〜１３の調整量をそれぞれ補正する。さらに、映像出力装置１０では、調整量補正モード時には、映像出力端子ＶＩＤ１ｄ，ＶＩＤ２ｄ，ＶＩＤ３ｄはハイインピーダンス状態に切り換えられる。
【００７０】
このために、この適用例１の映像出力装置では、調整量補正モード時において、各映像出力端子ＶＩＤ１ｄ，ＶＩＤ２ｄ，ＶＩＤ３ｄは各レベル調整部１１、１２、１３から切り離された状態となることから、各映像出力端子ＶＩＤ１ｄ，ＶＩＤ２ｄ，ＶＩＤ３に接続される液晶ディスプレイ１００の動作により、前記各レベル調整部１１〜１３の出力側の負荷が変動することがない。したがって、映像出力装置１０は、レベル調整量の補正を高精度に行うことができ、液晶ディスプレイ１００における表示ムラを十分に抑制することができるという効果を奏する。
【００７１】
また、この実施例では、調整量補正モードの期間を垂直帰線期間内に定めた構成であることから、液晶ディスプレイ１００で映像信号に基づいて表示される表示映像に影響を与えることなく、レベル調整量を補正することができる。また、本実施例では、ゲイン調整部２１ｂ〜２３ｂとオフセット調整部２１ｃ〜２３ｃとによりＤ／Ａ変換部２１，２２，２３のゲインおよびオフセットを調整することにより、レベル調整部１１〜１３の調整量を補正するように構成したために、別途専用のレベル調整量補正回路を設ける必要がなく、構成が簡単に済む。
【００７２】
Ｅ．変形例：
なお、この発明は上記の実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
【００７３】
Ｅ１．変形例１：
前記実施例では、液晶ディスプレイ１００は、画面を３チャネルに分割して駆動する構成であったが、これに換えて、２，６，１２等、３以外の他の複数のチャネルに分割して駆動する構成としてもよい。この場合には、映像出力装置はチャネル数に対応した数のレベル調整部を備える構成となる。また、液晶ディスプレイは、分割の方向を画面の水平方向に替えて垂直方向とすることもできる。
【００７４】
Ｅ２．変形例２：
前記実施例では、調整量補正モードの期間、すなわち、本発明でいう「所定の期間」を垂直帰線期間としたが、必ずしも垂直帰線期間とする必要はなく、これに換えて、電源オン時からの準備期間、あるいは表示開始前の準備期間に含まれる期間としてもよい。また、調整量補正モードの期間を、前記垂直帰線期間に換えて、他の周期的に発生する期間、例えば水平帰線期間としてもよい。また、調整量補正モードの期間は、垂直帰線期間と略同一の期間であったが、必ずしも垂直帰線期間の全体である必要はなく、垂直帰線期間内の一部の期間であってもよい。
【００７５】
Ｅ３．変形例３：
前記実施例では、液晶表示装置は、アクティブマトリックス駆動方式のものであったが、これに換えて、単純マトリクス駆動方式の構成等、他の駆動方式のものとしてもよい。さらに、液晶表示装置は、画素オンオフ用スイッチング素子として、ＴＦＴに換えてＭＯＳトランジスタ等を備えた構成としてもよい。
【００７６】
Ｅ４．変形例４：
前記実施例では、インピーダンス切換部は、ＦＥＴよりなる第１ないし第３のスイッチング素子７１〜７３を備える構成としていたが、これに換えて、ＴＦＴやバイポーラトランジスタ等の他の半導体素子よりなるスイッチング素子としてもよい。また、半導体素子に限る必要もなく、メカニカルなスイッチを用いる構成としてもよい。さらに、前記実施例では、スイッチング素子７１，７２，７３は、ノーマルオープン型のスイッチとして、インバータ７５を介することにより、調整量補正モード信号Ｃａｌがハイレベルのときにオフ状態に切り換えられる構成としたが、これに換えて、スイッチをノーマルクローズ型のものとして、インバータを介することなく、調整量補正モード信号Ｃａｌを直接、そのスイッチに送る構成としてもよい。要は、調整量補正モード時に、映像出力端子をハイインピーダンスに切り換え可能なスイッチでどのような構成に換えることもできる。
【００７７】
Ｅ５．変形例５：
前記実施例では、レベル調整部１１〜１３と映像出力端子ＶＩＤ１ｄ，ＶＩＤ２ｄ，ＶＩＤ３ｄとの間を各１本の信号線６１，６２，６３で直接結ぶ構成としたが、これに換えて、レベル調整部１１〜１３と映像出力端子ＶＩＤ１ｄ，ＶＩＤ２ｄ，ＶＩＤ３ｄとの間に他の電子部品を介在させて結ぶように構成してもよい。要は、各レベル調整部からの出力信号を映像出力端子に信号線を介して送る構成であれば、途中に他の電子部品を介在させても、させなくてもよい。
【００７８】
Ｅ６．変形例６：
前記実施例では、Ｄ／Ａ変換器２１ａ，２２ａ，２３ａのゲインおよびオフセットを調整することにより、入力信号のレベルを調整する調整量の補正を行っていたが、これに換えて、ゲインおよびオフセットのうちのいずれか一方だけを調整する構成としてよい。また、前記実施例では、第１の基準信号Ｖｒｅｆ１を投入したときの各レベル調整部１１〜１３の出力信号と第２の基準信号Ｖｒｅｆ２とを比較し、両者の差が減少するように、対応するレベル調整部１１〜１３の調整量を所定の補正量だけ増大もしくは減少する構成としたが、これに換えて、前記比較を行った上で、両者の偏差に基づいて補正量を変化させて、その補正量だけゲインまたはオフセットを増減する構成としてもよい。さらに、本発明は、Ｄ／Ａ変換器の調整量を変える構成に限る必要もなく、要は、レベル調整部の調整量を補正することのできる構成であればいずれの手法によるものであってもよい。
【００７９】
Ｅ７．変形例７：
前記実施例は、映像出力装置１０と液晶ディスプレイ１００とを備える構成としていたが、これに換えて、プロジェクタに採用する構成としてもよい。すなわち、液晶ディスプレイ１００をプロジェクタの部品の一つである液晶パネルとし、映像出力装置１０をプロジェクタに内蔵する構成としてもよい。
【００８０】
また、上記実施例において、ハードウェアによって実現されていた構成の一部をソフトウェアに置き換えるようにしてもよく、逆に、ソフトウェアによって実現されていた構成の一部をハードウェアに置き換えるようにしてもよい。
【図面の簡単な説明】
【００８１】
【図１】本発明の一実施例としての映像出力装置１０の構成を示す回路図である。
【図２】映像出力装置１０が接続される液晶ディスプレイ１００を示す回路図である。
【図３】映像出力装置１０の調整制御部５０にて実行される調整量補正処理を示すフローチャートである。
【図４】映像出力装置１０の内部の信号の変化を示すタイミングチャートである。
【符号の説明】
【００８２】
１０…映像出力装置
１１〜１３…レベル調整部
２１ｂ〜２３ｂ…ゲイン調整部
２１ｃ〜２３ｃ…オフセット調整部
３１〜３３…増幅部
３１ａ〜３３ａ…オペアンプ
３１ｂ〜３３ｂ…抵抗器
４１〜４３…入力切換スイッチ
５０…調整制御部
５２…電圧比較器
５４…出力切換スイッチ
６１〜６３…信号線
６４〜６６…分岐線
７１…第１のスイッチング素子
７２…第２のスイッチング素子
７３…第３のスイッチング素子
７５…インバータ
８０…表示タイミング発生部
１００…液晶ディスプレイ
１１０…液晶パネル
１１２…走査線
１１４…信号線
１１６…画素電極
１１８…画素ＴＦＴ
１２０…走査線駆動回路
１３０…信号線駆動回路
１５０…イネーブル制御部
１５１〜１５ｎ…アンド回路
１６０…プリチャージ駆動回路
１６１〜１６ｎ…オア回路
１７０…走査ＴＦＴ
ＶＩＤ１ｄ，ＶＩＤ２ｄ，ＶＩＤ３ｄ…映像出力端子
ＥＮＢＸ…イネーブル信号端子
ＰｒｅＣＨＧ…プリチャージタイミング信号端子
ＶＩＤ１〜ＶＩＤ３…アナログ映像入力端子
Ｖｒｅｆ１…第１の基準信号
Ｖｒｅｆ２…第２の基準信号
Ｖｓｙｎｃ…垂直同期信号
Ｖｃｏｍｐ…比較出力信号
Ｖ１〜Ｖ３…デジタル映像入力信号
Ｓ１〜Ｓ３…出力信号（アナログ映像出力信号）
Ｓ４…イネーブル信号
Ｓ５…プリチャージタイミング信号
Ｓ６…水平スタート信号
Ｓ７…水平クロック信号
Ｓ８…垂直スタート信号
Ｓ９…垂直クロック信号
ＶＣ１〜ＶＣ３…デジタル入力信号
ＴＧ１〜ＴＧ３…制御信号
ＴＯ１〜ＴＯ３…制御信号
ＣＨ１…第１チャネル指令
ＣＨ２…第２チャネル指令
ＣＨ３…第３チャネル指令
ＣＬＫ…クロック信号
Ｃａｌ…調整量補正モード信号
【図１】
2010026315.tif 000003
【図２】
2010026315.tif 000004
【図３】
2010026315.tif 000005
【図４】
2010026315.tif 000006