(57)【要約】      （修正有）【課題】反射型液晶装置等の電気光学装置において、高品質な画像を表示する。【解決手段】電気光学装置は、単結晶シリコンからなる素子基板１０と、素子基板上に設けられた複数の反射型の画素電極９と、画素電極毎に設けられており、素子基板上に絶縁膜１２を介して配置されると共に多結晶シリコンからなる第１半導体層１ａを有する第１トランジスタ３０とを備え、これにより、チャネル領域に蓄積されるキャリアのライフタイムを短くすることができる。特に光の照射によって生じ易い、キャリアのライフタイムが長いことに起因するオフリーク電流の発生を低減或いは防止できる。【選択図】図５
2010139862.tif 000002
【特許請求の範囲】
【請求項１】
単結晶シリコンからなる素子基板と、
該素子基板上に設けられた複数の反射型の画素電極と、
該画素電極毎に設けられており、前記素子基板上に絶縁膜を介して配置されると共に多結晶シリコンからなる第１半導体層を有する第１トランジスタと
を備えることを特徴とする電気光学装置。
【請求項２】
前記素子基板上で互いに交差するデータ線及び走査線を備え、
前記半導体層は、チャネル領域と、前記データ線に電気的に接続されたデータ線側ソースドレイン領域と、前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第１の接合領域と、前記画素電極に電気的に接続された画素電極側ソースドレイン領域と、前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第２の接合領域とを含み、
前記第１トランジスタは、前記素子基板上で平面的に見て、前記第２の接合領域が前記第１の接合領域よりも前記画素電極の中央寄りに位置するように配置される
ことを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記第１トランジスタは、前記素子基板上で平面的に見て、前記画素電極の中央に少なくとも部分的に重なるように配置されることを特徴とする請求項１又は２に記載の電気光学装置。
【請求項４】
前記素子基板上における前記複数の画素電極が設けられた画素領域の周辺に位置する周辺領域に配置されると共に単結晶シリコンからなる第２半導体層を有する第２トランジスタを備えることを特徴とする請求項１から３のいずれか一項に記載の電気光学装置。
【請求項５】
請求項１から４のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば反射型液晶装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置として、ＬＣＯＳ（Liquid Crystal On Silicon）と呼ばれる反射型液晶装置が知られている（例えば特許文献１参照）。ＬＣＯＳでは、一般的に、複数の反射型の画素電極がマトリクス状に配列されると共にこれらをスイッチング制御するためのトランジスタが形成された単結晶シリコン基板（素子基板）と、画素電極に対向配置される対向電極などが設けられたガラス基板（対向基板）との間に、電気光学物質としての液晶が挟持される。このようなＬＣＯＳにおいて、対向基板側から入射される入射光は、反射型の画素電極によって反射され、対向基板側から表示光として出射される。
【０００３】
一方、この種の電気光学装置では、画素電極をスイッチング制御するためのトランジスタにおいて、チャネル領域とソースドレイン領域との間に形成される、例えばＬＤＤ（Lightly Doped Drain）領域等の接合領域に光が照射された場合には、接合領域に光リーク電流が生じてしまうという問題点がある。このような問題点に対し、例えば特許文献２では、データ線に接続されたソースドレイン領域とチャネル領域との間に形成された第１の接合領域と、画素電極に接続されたソースドレイン領域とチャネル領域との間に形成された第２の接合領域とのうち、光リーク電流が相対的に発生しやすい第２の接合領域に対する遮光性を高めることで、トランジスタに流れる光リーク電流を効果的に低減する技術が提案されている。
【０００４】
【特許文献１】特開２００５−５５５８７号公報
【特許文献２】特開２００８−２６７１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述したＬＣＯＳでは、画素電極をスイッチング制御するためのトランジスタは、素子基板上において、画素電極より下層側に、画素電極に重なるように設けられる。このため、ＬＣＯＳでは、画素電極によってトランジスタを概ね遮光できる。しかしながら、複数の画素電極は、相隣接する画素電極間の短絡を防止するために、当該画素電極間に隙間を設けて配列される。このため、対向基板側から入射される入射光が、相隣接する画素電極間の隙間における回折現象などによって、画素電極の下層側にも進入し、トランジスタに入射してしまうおそれがあるという技術的問題点がある。この結果、トランジスタに光リーク電流が発生してしまい、例えばフリッカ（ちらつき）等の表示不良が発生してしまう場合がある。
【０００６】
本発明は、例えば上述した問題点に鑑みなされたものであり、例えば反射型液晶装置等の電気光学装置であって、例えばトランジスタにおける光リーク電流の発生を低減でき、高品質な画像を表示可能な電気光学装置、及びそのような電気光学装置を備えた電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本発明の電気光学装置は上記課題を解決するために、単結晶シリコンからなる素子基板と、該素子基板上に設けられた複数の反射型の画素電極と、該画素電極毎に設けられており、前記素子基板上に絶縁膜を介して配置されると共に多結晶シリコンからなる第１半導体層を有する第１トランジスタとを備える。
【０００８】
本発明の電気光学装置によれば、素子基板上に、第１トランジスタや例えばデータ線、走査線等の配線が積層される。複数の反射型の画素電極は、典型的には、素子基板上の積層構造における最上層に形成され、例えば、データ線及び走査線の交差に対応して、相互に間隙を隔ててマトリクス状に配列される。各画素電極は、例えばＡｌ（アルミニウム）膜等の反射膜単独から形成される、或いは、例えばＩＴＯ（Indium Tin Oxide）等の透明導電膜とＡｌ膜等の反射膜とが積層されて形成される。当該電気光学装置の動作時には、画像信号が画素電極へ選択的に供給されることで、複数の画素電極が配列された画素領域における画像表示が行われる。画像信号は、例えばデータ線及び画素電極間に電気的に接続された第１トランジスタがオンオフされることによって、所定のタイミングで例えばデータ線から第１トランジスタを介して画素電極に供給される。画像表示の際、電気光学装置に対して光源から入射される光は、各画素電極によって反射され、当該電気光学装置から表示光として出射される。
【０００９】
本発明では特に、第１トランジスタは、素子基板上に例えば酸化膜等からなる絶縁膜を介して配置されると共に多結晶シリコン（或いはポリシリコン）からなる第１半導体層を有する。よって、仮に、半導体層が単結晶シリコンからなる場合（例えば、半導体層が、単結晶シリコンからなる素子基板の一部として形成される場合）と比較して、光リーク電流の発生を低減或いは防止できる。即ち、仮に、半導体層が単結晶シリコンからなる場合と比較して、第１半導体層のチャネル領域に蓄積されるキャリアのライフタイムを短くすることができるので、特に光の照射によって生じ易い、キャリアのライフタイムが長いことに起因するオフリーク電流の発生を低減或いは防止できる。従って、例えば、電気光学装置に対して光源から入射される光が、相隣接する画素電極間の隙間における回折現象などによって、画素電極の下層側にも進入し、第１トランジスタに入射したとしても、第１トランジスタに光リーク電流が殆ど或いは全く発生しないようにすることができる。これにより、光リーク電流の発生に起因して生じるフリッカ等の表示不良の発生を低減或いは防止できる。尚、第１半導体層を構成する多結晶シリコンは、高温多結晶シリコン（或いは高温ポリシリコン）であってもよいし、低温多結晶シリコン（或いは低温ポリシリコン）であってもよい。
【００１０】
更に、本発明では特に、素子基板は、単結晶シリコンからなる。よって、例えば仮に、素子基板が石英ガラスからなる場合と比較して、素子基板の熱伝導率が高いので、光源からの強力な光が照射されることによる当該電気光学装置の温度上昇を抑制できる（言い換えれば、当該電気光学装置の動作時において、素子基板によって、当該電気光学装置を効率良く冷却できる）。即ち、当該電気光学装置の放熱性を向上させることができる。従って、温度上昇に伴って生じる電気光学装置の表示性能の低下を抑制或いは防止できる。例えば、電気光学物質の一例である液晶の温度が上昇して、該液晶の特性が劣化することにより表示上の不具合が発生してしまうことを抑制或いは防止できる。
【００１１】
以上説明したように、本発明の電気光学装置によれば、画素電極毎に設けられた第１トランジスタにおける光リーク電流の発生を低減できると共に当該電気光学装置の放熱性を高めることができる。この結果、高品質な画像を表示することができる。
【００１２】
本発明の電気光学装置の一態様では、前記素子基板上で互いに交差するデータ線及び走査線を備え、前記半導体層は、チャネル領域と、前記データ線に電気的に接続されたデータ線側ソースドレイン領域と、前記チャネル領域及び前記データ線側ソースドレイン領域間に形成された第１の接合領域と、前記画素電極に電気的に接続された画素電極側ソースドレイン領域と、前記チャネル領域及び前記画素電極側ソースドレイン領域間に形成された第２の接合領域とを含み、前記第１トランジスタは、前記素子基板上で平面的に見て、前記第２の接合領域が前記第１の接合領域よりも前記画素電極の中央寄りに位置するように配置される。
【００１３】
この態様によれば、光リーク電流が相対的に発生しやすい第２の接合領域に対する遮光性を向上させることができる。即ち、この態様によれば、第２の接合領域が、第１の接合領域よりも画素電極の中央寄りに位置する（例えば、第１のトランジスタは、素子基板上で平面的に見て、第２の接合領域が画素電極の中央に少なくとも部分的に重なるように、配置される）ので、相隣接する画素電極間の間隙から第２の接合領域までの距離が比較的長い。よって、電気光学装置に対して光源から入射される光が、相隣接する画素電極間の隙間における回折現象などによって、画素電極の下層側にも進入したとしても、該進入した光が、第２の接合領域に到達してしまうことを低減できる。従って、第１トランジスタにおける光リーク電流を効果的に低減できる。
【００１４】
本発明の電気光学装置の他の態様では、前記第１トランジスタは、前記素子基板上で平面的に見て、前記画素電極の中央に少なくとも部分的に重なるように配置される。
【００１５】
この態様によれば、第１トランジスタに対する遮光性を向上させることができる。即ち、この態様によれば、仮に、第１トランジスタが、素子基板上で平面的に見て、画素電極の中央に重ならず、画素電極の縁寄りに配置された場合と比較して、相隣接する画素電極間の間隙から第１トランジスタまでの距離を長くすることができる。よって、電気光学装置に対して光源から入射される光が、相隣接する画素電極間の隙間における回折現象などによって、画素電極の下層側にも進入したとしても、該進入した光が、第１トランジスタに到達してしまうことを低減できる。従って、第１トランジスタにおける光リーク電流をより確実に低減できる。
【００１６】
本発明の電気光学装置の他の態様では、前記素子基板上における前記複数の画素電極が設けられた画素領域の周辺に位置する周辺領域に配置されると共に単結晶シリコンからなる第２半導体層を有する第２トランジスタを備える。
【００１７】
この態様によれば、第２トランジスタは、素子基板上における周辺領域に配置され、第１トランジスタを駆動するための、例えばデータ線駆動回路、走査線駆動回路、サンプリング回路等の駆動回路（或いは周辺回路）の一部を構成する。
【００１８】
この態様では特に、第２トランジスタは、単結晶シリコンからなる第２半導体層を有する（例えば、第２半導体層は、単結晶シリコンからなる素子基板の一部として形成される）。よって、仮に、半導体層が多結晶シリコンからなる場合と比較して、第２トランジスタのスイッチング素子としての動作速度を高めることができる。従って、駆動回路の動作スピート等の性能を向上させることが可能である。
【００１９】
尚、第２トランジスタが有する第２半導体層を、多結晶シリコンからなるようにしてもよい。この場合には、第１及び第２トランジスタを、製造プロセスにおける同一工程によって形成することが可能であり、製造プロセスの複雑化を招かない。
【００２０】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様も含む）を具備する。
【００２１】
本発明の電子機器によれば、上述した本発明の電気光学装置を具備してなるので、高品質な画像表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置、電子放出装置（Field Emission Display及びConduction Electron-Emitter Display）、これら電気泳動装置、電子放出装置を用いた表示装置を実現することも可能である。
【００２２】
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。
【発明を実施するための最良の形態】
【００２３】
以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のＴＦＴ（Thin Film Transistor）アクティブマトリクス駆動方式の液晶装置を例にとる。
【００２４】
＜第１実施形態＞
第１実施形態に係る液晶装置について、図１から図６を参照して説明する。
【００２５】
先ず、本実施形態に係る液晶装置の全体構成について、図１及び図２を参照して説明する。
【００２６】
図１は、本実施形態に係る液晶装置の全体構成を示す平面図であり、図２は、図１のＨ−Ｈ’線断面図である。
【００２７】
図１及び図２において、本実施形態に係る液晶装置１００では、素子基板１０と対向基板２０とが対向配置されている。素子基板１０は、単結晶シリコン基板からなる。対向基板２０は、例えばガラス基板、石英基板等の透明基板からなる。素子基板１０と対向基板２０との間に液晶層５０が封入されており、素子基板１０と対向基板２０とは、本発明に係る「画素領域」の一例としての画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００２８】
図１において、シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２が素子基板１０の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、サンプリング回路７が額縁遮光膜５３に覆われるようにして設けられている。走査線駆動回路１０４は、この一辺に隣接する２辺に沿ったシール領域の内側に、額縁遮光膜５３に覆われるようにして設けられている。素子基板１０上には、対向基板２０の４つのコーナー部に対向する領域に、両基板間を上下導通材１０７で接続するための上下導通端子１０６が配置されている。これらにより、素子基板１０と対向基板２０との間で電気的な導通をとることができる。
【００２９】
素子基板１０上には、外部回路接続端子１０２と、データ線駆動回路１０１、走査線駆動回路１０４、上下導通端子１０６等とを電気的に接続するための引回配線９０が形成されている。
【００３０】
図２において、素子基板１０上には、画素スイッチング用ＴＦＴや走査線、データ線等の配線が作り込まれた積層構造が形成されている。画像表示領域１０ａには、画素スイッチング用ＴＦＴや走査線、データ線等の配線の上層に、入射光を反射する反射型の画素電極９がマトリクス状に設けられている。画素電極９上には、配向膜が形成されている。他方、対向基板２０における素子基板１０との対向面上に、ＩＴＯ等の透明材料からなる対向電極２１が複数の画素電極９と対向してほぼ全面に形成されている。対向電極２１上には配向膜が形成されている。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【００３１】
尚、本実施形態では、画像表示領域１０ａに対して対向基板２０側から入射される入射光が、反射型の画素電極９によって反射され、対向基板２０側から表示光として出射される。
【００３２】
尚、ここでは図示しないが、素子基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４の他に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路、検査用パターン等が形成されていてもよい。
【００３３】
次に、本実施形態に係る液晶装置の電気的な構成について、図３を参照して説明する。
【００３４】
図３は、本実施形態に係る液晶装置の電気的な構成を示すブロック図である。
【００３５】
図３に示すように、本実施形態に係る液晶装置１００には、その素子基板１０上の周辺領域に、走査線駆動回路１０４、データ線駆動回路１０１及びサンプリング回路７を含む駆動回路（或いは周辺回路）並びに画像信号線９５が設けられている。
【００３６】
走査線駆動回路１０４には、Ｙクロック信号ＣＬＹ、反転Ｙクロック信号ＣＬＹｉｎｖ及びＹスタートパルスＤＹが供給される。走査線駆動回路１０４は、ＹスタートパルスＤＹが入力されると、Ｙクロック信号ＣＬＹ及び反転Ｙクロック信号ＣＬＹｉｎｖに基づくタイミングで、走査信号Ｇｉ（但し、ｉ＝１、・・・、ｍ）を順次生成して出力する。
【００３７】
データ線駆動回路１０１には、Ｘクロック信号ＣＬＸ、反転Ｘクロック信号ＣＬＸｉｎｖ及びＸスタートパルスＤＸが供給される。データ線駆動回路１０１は、ＸスタートパルスＤＸが入力されると、Ｘクロック信号ＣＬＸ及び反転Ｘクロック信号ＸＣＬＸｉｎｖに基づくタイミングで、サンプリング信号Ｓｉ（但し、ｉ＝１、２、・・・、ｎ）を順次生成して出力する。
【００３８】
サンプリング回路７は、データ線６毎に設けられた複数のサンプリング用ＴＦＴ１７１を備えている。サンプリング用ＴＦＴ１７１は、例えばＰチャネル型又はＮチャネル型の片チャネル型ＴＦＴから構成されている。尚、サンプリング用ＴＦＴ１７１は、相補型のＴＦＴから構成されるようにしてもよい。
【００３９】
サンプリング用ＴＦＴ１７１のソース配線１７１Ｓは、画像信号線９５に電気的に接続されており、サンプリング用ＴＦＴ１７１のゲート配線１７１Ｇは、サンプリング信号線９７に電気的に接続されており、サンプリング用ＴＦＴ１７１のドレイン配線１７１Ｄは、データ線６に電気的に接続されている。各サンプリング用ＴＦＴ１７１は、画像信号線９５を介して画像信号ＶＩＤが入力されると共にサンプリング信号線９７を介してデータ線駆動回路１０１からサンプリング信号Ｓｉ（但し、ｉ＝１、２、・・・、ｎ）が入力されると、画像信号ＶＩＤをサンプリングして、各データ線６にデータ信号Ｄｉ（但し、ｉ＝１、２、・・・、ｎ）として印加するように構成されている。
【００４０】
図３に示すように、素子基板１０の画像表示領域１０ａを構成するマトリクス状に形成された複数の画素部には、それぞれ、画素電極９と該画素電極９をスイッチング制御するための画素スイッチング用ＴＦＴ３０とが形成されており、データ信号Ｄｉが供給されるデータ線６が当該画素スイッチング用ＴＦＴ３０のソースに電気的に接続されている。尚、画素スイッチング用ＴＦＴ３０は、本発明に係「第１トランジスタ」の一例である。
【００４１】
データ線６に書き込むデータ信号Ｄｉは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６同士に対して、グループ毎に供給するようにしてもよい。また、画素スイッチング用ＴＦＴ３０のゲートに走査線１１が電気的に接続されている。走査線１１には、走査線駆動回路１０４から所定のタイミングで走査信号Ｇ１、Ｇ２、・・・、Ｇｍが、この順に線順次で印加される。尚、本実施形態では、説明の簡単のため、走査信号Ｇ１、Ｇ２、・・・、Ｇｍがこの順に線順次で走査線１１に印加されるように構成しているが、走査信号Ｇｉ（但し、ｉ＝１、２、・・・、ｍ）が走査線１１に印加される順序は、任意の順序であってもよい。画素電極９は、画素スイッチング用ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子である画素スイッチング用ＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６から供給されるデータ信号Ｄｉを所定のタイミングで書き込む。
【００４２】
画素電極９を介して液晶に書き込まれた所定レベルのデータ信号Ｄｉ（但し、ｉ＝１、２、・・・、ｎ）は、対向基板２０（図２参照）に形成された対向電極２１（図２参照）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射する。
【００４３】
ここで保持された画像信号がリークするのを防ぐために、画素電極９と対向電極２１との間に形成される液晶容量と並列に蓄積容量７０が付加されている。蓄積容量７０の一方の電極は、画素電極９と並列して画素スイッチング用ＴＦＴ３０のドレインに電気的に接続され、他方の電極は、定電位となるように、電位固定の容量配線４００に電気的に接続されている。
【００４４】
次に、上述の動作を実現する画素部の具体的構成について、図４及び図５を参照して説明する。
【００４５】
図４は、本実施形態に係る液晶装置の画素部の平面図である。図５は、図４のＡ−Ａ’線断面図である。尚、図４及び図５においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
【００４６】
図４及び図５において、図３を参照して上述した画素部の各回路要素が、パターン化され、積層された導電膜として、単結晶シリコンからなる素子基板１０上に構築されている。各回路要素は、下から順に、画素スイッチング用ＴＦＴ３０及び容量配線４００等を含む第１層、データ線６及び蓄積容量７０等を含む第２層、画素電極９等を含む第３層からなる。また、第１層−第２層間には層間絶縁膜４１、第２層−第３層間には層間絶縁膜４２がそれぞれ設けられ、上述した各要素間が短絡することを防止している。
【００４７】
複数の画素電極９（図４中、破線９ａで輪郭が示されている）は、相隣接する画素電極９同士が、互いに電気的にショートしないようにするため、格子状の間隙領域５１０を隔てて相互に配置されることで、マトリクス状に配置されている。
【００４８】
以下、第１層から第３層の構成について順に説明する。
【００４９】
（第１層の構成―トランジスタ及び容量配線等―）
図５に示すように、第１層は、画素スイッチング用ＴＦＴ３０及び容量配線４００で構成されている。
【００５０】
図４及び図５において、画素スイッチング用ＴＦＴ３０は、画素毎に、素子基板１０上で平面的に見て、画素電極９と重なるように形成されている。即ち、画素スイッチング用ＴＦＴ３０は、画素毎に、画素電極９が形成された領域内に形成されている。画素スイッチング用ＴＦＴ３０は、第１ゲート電極３ａ、第２ゲート電極３ｂ及び半導体層１ａを備えている。
【００５１】
第１ゲート電極３ａは、Ｘ方向に沿って延びる走査線１１のうち半導体層１ａにおけるチャネル領域１ａ’と重なる部分として形成されている。第１ゲート電極３ａ（即ち、走査線１１）は、半導体層１ａよりも例えば酸化膜等からなる絶縁膜４を介して上層側に配置されている。第１ゲート電極３ａは、例えば導電性ポリシリコンから形成されている。尚、第１ゲート電極３ａは、チタン（Ｔｉ）、クロム（Ｃｒ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）等の高融点金属のうちの少なくとも一つを含む金属単体、合金、金属シリサイド、ポリシリサイド又はこれらの積層体等から形成されてもよい。
【００５２】
第２ゲート電極３ｂは、半導体層１ａよりも例えば酸化膜等からなる絶縁膜１２を介して下層側に配置されている。第２ゲート電極３ｂは、素子基板１０上で平面的に見て、チャネル領域１ａ’に重なる部分を有するように島状に形成されており、絶縁膜４及び１２を貫通して開孔されたコンタクトホール８６（図４参照）を介して走査線１１に電気的に接続されている。コンタクトホール８６は、Ｙ方向に沿って延びる半導体層１ａの両脇に設けられている。第２ゲート電極３ｂは、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の高融点金属のうちの少なくとも一つを含む金属単体、合金、金属シリサイド、ポリシリサイド又はこれらの積層体等から形成されている。
【００５３】
絶縁膜１２の表面は、化学的研磨処理（Chemical Mechanical Polishing：ＣＭＰ）等の平坦化処理がなされている。
【００５４】
半導体層１ａは、本発明に係る「第１半導体層」の一例であり、多結晶シリコンからなり、Ｙ方向に沿ったチャネル長を有するチャネル領域１ａ’、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃ、並びにデータ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅからなる。尚、データ線側ＬＤＤ領域１ｂは、本発明に係る「第１の接合領域」の一例であり、画素電極側ＬＤＤ領域１ｃは、本発明に係る「第２の接合領域」の一例である。
【００５５】
データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅは、チャネル領域１ａ’を基準として、Ｙ方向に沿ってほぼミラー対称に形成されている。データ線側ＬＤＤ領域１ｂは、チャネル領域１ａ’及びデータ線側ソースドレイン領域１ｄ間に形成されている。画素電極側ＬＤＤ領域１ｃは、チャネル領域１ａ’及び画素電極側ソースドレイン領域１ｅ間に形成されている。データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃ、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅは、例えばイオンインプランテーション法等の不純物打ち込みによって半導体層１ａに不純物を打ち込んでなる不純物領域である。データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃはそれぞれ、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅよりも不純物の少ない低濃度な不純物領域として形成される。このような不純物領域によれば、画素スイッチング用ＴＦＴ３０の非動作時において、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅ間に流れるオフ電流を低減し、且つ画素スイッチング用ＴＦＴ３０の動作時に流れるオン電流の低下を抑制できる。尚、画素スイッチング用ＴＦＴ３０は、ＬＤＤ構造を有することが好ましいが、データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極をマスクとして不純物を高濃度に打ち込んでデータ線側ソースドレイン領域及び画素電極側ソースドレイン領域を形成する自己整合型であってもよい。
【００５６】
本実施形態では特に、上述の如く、画素スイッチング用ＴＦＴ３０は、単結晶シリコンからなる素子基板１０上に絶縁膜１２を介して配置されると共に多結晶シリコン（或いはポリシリコン）からなる半導体層１ａを有している。よって、仮に、半導体層１ａが単結晶シリコンからなる場合（例えば、半導体層１ａが、単結晶シリコンからなる素子基板１０の一部として形成される場合）と比較して、光リーク電流の発生を低減できる。即ち、仮に、半導体層１ａが単結晶シリコンからなる場合と比較して、半導体層１ａのチャネル領域１ａ’に蓄積されるキャリアのライフタイムを短くすることができるので、特に光の照射によって生じ易い、キャリアのライフタイムが長いことに起因するオフリーク電流の発生を低減できる。従って、例えば、液晶装置１００の画像表示領域１０ａに対して光源から入射される光が、相隣接する画素電極９間の隙間領域５１０における回折現象などによって、画素電極９の下層側にも進入し、画素スイッチング用ＴＦＴ３０に入射したとしても、画素スイッチング用ＴＦＴ３０に光リーク電流が殆ど或いは実践上は全く発生しないようにすることができる。これにより、光リーク電流の発生に起因して生じるフリッカ等の表示不良の発生を低減できる。尚、半導体層１ａを構成する多結晶シリコンは、高温ポリシリコンであってもよいし、低温ポリシリコンであってもよい。
【００５７】
尚、本実施形態では、画素スイッチング用ＴＦＴ３０は、半導体層１ａの上層側に配置された第１ゲート電極３ａと、半導層１ａの下層側に配置された第２ゲート電極３ｂとの２つのゲート電極を備える、即ち、ダブルゲート構造を有する。よって、液晶装置１００の動作時に、第１ゲート電極３ａ及び第２ゲート電極３ｂの各々に、走査線１１より走査信号が供給され、画素スイッチング用ＴＦＴ３０はオン状態となる。この状態で、第１ゲート電極３ａ及び第２ゲート電極３ｂの各々には走査信号に応じたゲート電圧が印加され、半導体層１ａのチャネル領域１ａ’における上面側及び下面側の両方にチャネルを形成できる。よって、仮に半導体層１ａのチャネル領域１ａ’における上面側のみにチャネルが形成される場合と比較して、ＴＦＴ３０の動作時にチャネル領域１ａ’に流れる電流、即ちオン電流を大きくすることができる。但し、画素スイッチング用ＴＦＴ３０は、トップゲート型として構成されてもよいし、ボトムゲート型として構成されてもよい。即ち、画素スイッチン用ＴＦＴ３０は、第１ゲート電極３ａ及び第２ゲート電極３ｂのうちいずれか一方のみを備えるように構成されてもよい。
【００５８】
容量配線４００は、走査線１１と同一膜（即ち、第１ゲート電極３ａと同一膜）、即ち、例えば導電性ポリシリコンから形成されている。容量配線４００及び走査線１１は、図４に示したように、それぞれが分断され、Ｘ方向に沿って形成されている。ここで、「同一膜」とは、製造工程における同一機会に成膜される膜を意味し、同一種類の膜である。
【００５９】
（第２層の構成―データ線及び蓄積容量等―）
第１層の全面には層間絶縁膜４１が形成され、更にその上に、第２層として、データ線６及び蓄積容量７０が形成されている。
【００６０】
層間絶縁膜４１は、ＰＳＧ（リンシリケートガラス）によって形成されている。そのため光を透過することができる。その他、層間絶縁膜４１には、ＮＳＧ（ノンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス、窒化シリコン等を用いることができる。層間絶縁膜４１の表面は、絶縁膜１２と同様にＣＭＰ等の平坦化処理がなされている。
【００６１】
データ線６は、アルミニウム等の金属膜から形成されている。尚、データ線６は、例えば下から順にアルミニウム、窒化チタン及び窒化シリコンの３層膜として形成してもよい。データ線６は、素子基板１０上で平面的に見て、図４のＹ方向に沿って延びるように配線されると共に、このＹ方向に沿った本線部から画素スイッチング用ＴＦＴ３０のデータ線側ソースドレイン領域１ｄと重なるように延在する延在部６ａａを有する。データ線６は、延在部６ａａにおいて、層間絶縁膜４１に開孔されたコンタクトホール８１を介して、画素スイッチング用ＴＦＴ３０のデータ線側ソースドレイン領域１ｄと電気的に接続されている。
【００６２】
図４に示すように、蓄積容量７０は、画素毎に、素子基板１０上で平面的に見て、画素電極９と重なるように形成されている。即ち、蓄積容量７０は、画素毎に、画素電極９が形成された領域内に形成されている。蓄積容量７０は、下部電極７２、誘電体膜７５及び上部電極７１がこの順に積層されてなる。
【００６３】
下部電極７２は、データ線６と同一膜、即ち、アルミニウム等の金属膜から形成されている。下部電極７２は、層間絶縁膜４１に開孔されたコンタクトホール８３を介して、画素スイッチング用ＴＦＴ３０の画素電極側ソースドレイン領域１ｅと電気的に接続されている。更に、下部電極７２は、後述する層間絶縁膜４２に開孔されたコンタクトホール８５を介して、画素電極９と電気的に接続されている。即ち、画素電極９と画素スイッチング用ＴＦＴ３０の画素電極側ソースドレイン領域１ｅとは、下部電極７２を中継して中継接続されている。
【００６４】
誘電体膜７５は、誘電率が高いシリコン窒化膜等から形成されている。尚、誘電体膜としては、酸化ハフニュウム（ＨｆＯ２）、アルミナ（Ａｌ２Ｏ３）、酸化タンタル（Ｔａ２Ｏ５）等の単層膜又は多層膜から形成してもよい。
【００６５】
上部電極７１は、アルミニウム等の金属膜から形成されている。尚、上部電極７１は、例えば導電性ポリシリコンから形成してもよい。上部電極７１は、誘電体膜７５及び層間絶縁膜４１を貫通して開孔されたコンタクトホール８４を介して、容量配線４００と電気的に接続されている。
【００６６】
（第３層の構成―画素電極等―）
第２層の全面には、層間絶縁膜４２が形成され、更にその上に、第３層として画素電極９が形成されている。層間絶縁膜４２は、層間絶縁膜４１と同様に、ＰＳＧによって形成されている。その他、層間絶縁膜４２には、ＮＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス等を用いることができる。層間絶縁膜４２の表面は、層間絶縁膜４１と同様にＣＭＰ等の平坦化処理がなされている。
【００６７】
図４において、複数の画素電極９は、上述したように、相隣接する画素電極９同士が、格子状の間隙領域５１０を隔てて相互に配置されることで、マトリクス状に配置されている。画素電極９は、例えばアルミニウム等から形成されており、図５中、上方からの入射光を反射する。画素電極９は、上述したように、下部電極７２によって中継され、画素スイッチング用ＴＦＴ３０の画素電極側ソースドレイン領域１ｅと電気的に接続されている。
【００６８】
ここで、本実施形態では特に、素子基板１０は、単結晶シリコン基板からなる。よって、例えば仮に、素子基板１０が石英ガラス基板からなる場合と比較して、素子基板１０の熱伝導率が高いので、光源からの強力な光が照射されることによる当該液晶装置１００の温度上昇を抑制できる。言い換えれば、当該液晶装置１００の動作時において、素子基板１０によって、当該液晶装置１００を効率良く冷却できる。つまり、本実施形態では、素子基板１０が単結晶シリコン基板からなるので、当該液晶装置１００の放熱性を向上させることができる。従って、温度上昇に伴って生じる液晶装置１００の表示性能の低下を抑制できる。例えば、液晶層５０（図２参照）を構成する液晶の温度が上昇して、該液晶の特性が劣化することにより表示上の不具合が発生してしまうことを抑制できる。
【００６９】
更に、図４において、本実施形態では特に、画素スイッチング用ＴＦＴ３０は、素子基板１０上で平面的に見て、画素電極側ＬＤＤ領域１ｃがデータ線側ＬＤＤ領域１ｂよりも画素電極９の中央寄りに位置するように配置されている。よって、相隣接する画素電極９間の隙間領域５１０から画素電極側ＬＤＤ領域１ｃまでの最短距離を、相隣接する画素電極９間の隙間領域５１０からデータ線側ＬＤＤ領域１ｂまでの最短距離よりも長くすることができる。従って、光リーク電流が相対的に発生しやすい画素電極側ＬＤＤ領域１ｃに対する遮光性を向上させることができる。即ち、液晶装置１００に対して光源から入射される入射光が、相隣接する画素電極９間の隙間領域５１０における回折現象などによって、画素電極９の下層側にも進入したとしても、該進入した光が、画素電極側ＬＤＤ領域１ｃに到達してしまうことを低減できる。従って、画素スイッチング用ＴＦＴ３０における光リーク電流を効果的に低減できる。
【００７０】
加えて、本実施形態では特に、画素スイッチング用ＴＦＴ３０は、素子基板１０上で平面的に見て、その画素電極側ＬＤＤ領域１ｃが画素電極９の中央に少なくとも部分的に重なるように配置されている。よって、画素電極側ＬＤＤ領域１ｃに対する遮光性を向上させることができる。即ち、仮に、画素電極側ＬＤＤ領域１ｃが、素子基板１０上で平面的に見て、画素電極９の中央に重ならず、画素電極９の縁寄りに配置された場合と比較して、相隣接する画素電極９間の間隙領域５１０から画素電極側ＬＤＤ領域１ｃまでの距離を長くすることができる。よって、液晶装置１００に対して光源から入射される入射光が、相隣接する画素電極９間の隙間領域５１０における回折現象などによって、画素電極９の下層側にも進入したとしても、該進入した光が、画素スイッチング用ＴＦＴ３０に到達してしまうことを低減できる。従って、画素スイッチング用ＴＦＴ３０における光リーク電流をより確実に低減できる。
【００７１】
以上が、素子基板１０側の画素部の構成である。
【００７２】
他方、対向基板２０には、その対向面の全面に対向電極２１が設けられており、更にその上（図５では対向電極２１の下側）に配向膜２２が設けられている。対向電極２１は、例えばＩＴＯ膜等の透明導電性膜からなる。
【００７３】
このように構成された素子基板１０と対向基板２０の間には、液晶層５０が設けられている。液晶層５０は、図１及び図２を参照して上述したように素子基板１０及び対向基板２０の周縁部をシール材５２により封止して形成した空間に液晶を封入して形成される。液晶層５０は、画素電極９と対向電極２１との間に電界が印加されていない状態において、ラビング処理等の配向処理が施された配向膜６１及び配向膜２２によって、所定の配向状態をとるようになっている。
【００７４】
上述の如き画素部の構成は、各画素部に共通である。上述の画像表示領域１０ａ（図１参照）には、かかる画素部が周期的に形成されている。
【００７５】
次に、本実施形態に係る液晶装置の駆動回路用ＴＦＴについて、図６を参照して説明する。
【００７６】
図６は、本実施形態に係る液晶装置の駆動回路用ＴＦＴの断面図である。
【００７７】
図３を参照して上述したように、素子基板１０上の画像表示領域１０ａの周辺に位置する周辺領域には、データ線駆動回路１０１、走査線駆動回路１０４、サンプリング回路７等の駆動回路が形成されている。これら駆動回路は、例えばスイッチング素子等の駆動回路用ＴＦＴを含んで構成されている。図３を参照して上述したサンプリング用ＴＦＴ１７１は、駆動回路用ＴＦＴの一例である。
【００７８】
図６において、駆動回路用ＴＦＴ４００は、本発明に係る「第２トランジスタ」の一例であり、周辺領域において、単結晶シリコンからなる素子基板１０に作り込まれている。具体的には、駆動回路用ＴＦＴ４００は、単結晶シリコンからなる素子基板１０の一部として形成されたチャネル領域４１０、ソース領域４１０ｓ及びドレイン領域４１０ｄと、素子基板１０上に絶縁膜４を介して形成されたゲート電極４３０とを備えている。尚、駆動回路用ＴＦＴ４００は、ＬＤＤ構造を有するように構成してもよい。
【００７９】
ゲート電極４３０は、画素スイッチング用ＴＦＴ３０におけるゲート電極として機能する走査線１１と同一膜（即ち、導電性ポリシリコン膜）からなる。
【００８０】
ソース領域４１０ｓ及びドレイン領域４１０ｄは、チャネル領域４１０ｃを挟んで両側に配置されている。
【００８１】
更に、ゲート電極４３０を覆って層間絶縁膜４１が形成され、層間絶縁膜４１上にはソース電極４５０ｓ及びドレイン電極４５０ｄが配置されている。
【００８２】
ソース電極４５０ｓは、ソース領域４２０ｓと層間絶縁膜４１、４２及び絶縁膜４を貫通して開孔されたコンタクトホール４９１を介して電気的に接続されている。
【００８３】
ドレイン電極４５０ｄは、ドレイン領域４２０ｄと層間絶縁膜４１、４２及び絶縁膜４を貫通して開孔されたコンタクトホール４９２を介して電気的に接続されている。
【００８４】
ソース電極４５０ｓ及びドレイン電極４５０ｄを覆って層間絶縁膜４２が形成されている。
【００８５】
上述の如く、本実施形態では特に、駆動回路用ＴＦＴ４００は、単結晶シリコンからなる素子基板１０に作り込まれている（言い換えれば、単結晶シリコンからなる半導体層を有している）。よって、仮に、半導体層が多結晶シリコンからなる場合と比較して、駆動回路用ＴＦＴ４００のスイッチング素子としての動作速度を高めることができる。従って、データ線駆動回路１０１、サンプリング回路７等の駆動回路の動作スピート等の性能を向上させることが可能である。
【００８６】
尚、駆動回路用ＴＦＴ４００は、上述した画素スイッチング用ＴＦＴ３０と同様に、単結晶シリコンからなる素子基板１０上に絶縁膜１２を介して配置されると共に多結晶シリコンからなる半導体層を有するように構成してもよい。この場合には、駆動回路用ＴＦＴ４００及び画素スイッチング用ＴＦＴ３０を、製造プロセスにおける同一工程によって形成することが可能であり、製造プロセスの複雑化を招かない。
【００８７】
以上説明したように、本実施形態に係る液晶装置１００によれば、画素スイッチング用ＴＦＴ３０における光リーク電流の発生を低減できると共に当該液晶装置１００の放熱性を高めることができる。この結果、高品質な画像を表示することができる。
【００８８】
＜電子機器＞
次に、上述した電気光学装置である反射型の液晶装置を電子機器に適用する場合について説明する。ここでは、本発明に係る電子機器として、投射型液晶プロジェクタを例にとる。
【００８９】
図７は、本実施形態に係る投射型液晶プロジェクタの図式的断面図である。
【００９０】
図７において、液晶プロジェクタ１１００は、夫々ＲＧＢ用の液晶ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂの３枚を用いた複板式カラープロジェクタとして構築されている。液晶ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂの各々は、上述した反射型の液晶装置が使用されている。
【００９１】
図７に示すように、液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、２枚のミラー１１０６、２枚のダイクロイックミラー１１０８及び３つの偏光ビームスプリッタ（ＰＢＳ）１１１３によって、ＲＧＢの３原色に対応する光成分Ｒ、Ｇ及びＢに分けられ、各色に対応する液晶ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂに夫々導かれる。尚、この際、光路における光損失を防ぐために、光路の途中にレンズを適宜設けてもよい。そして、液晶ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにより夫々変調された３原色に対応する光成分は、クロスプリズム１１１２により合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー映像として投射される。
【００９２】
尚、液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇには、ダイクロイックミラー１１０８及び偏光ビームスプリッタ１１１３によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【００９３】
尚、図７を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【００９４】
また本発明は、上述の実施形態で説明した液晶装置以外にも、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ、デジタルマイクロミラーデバイス（ＤＭＤ）、電気泳動装置等にも適用可能である。
【００９５】
本発明は、上述した実施形態に限られるものではなく、特許請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、及び該電気光学装置を備えてなる電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【００９６】
【図１】第１実施形態に係る液晶装置の全体構成を示す平面図である。
【図２】図１のＨ−Ｈ’線断面図である。
【図３】第１実施形態に係る液晶装置の電気的な構成を示すブロック図である。
【図４】第１実施形態に係る液晶装置の画素部の平面図である。
【図５】図４のＡ−Ａ’線断面図である。
【図６】第１実施形態に係る液晶装置の駆動回路用ＴＦＴの断面図である。
【図７】電気光学装置を適用した電子機器の一例たる液晶プロジェクタの図式的断面図である。
【符号の説明】
【００９７】
１ａ…半導体層、１ｃ…画素電極側ＬＤＤ領域、１ｂ…データ線側ＬＤＤ領域、６…データ線、７…サンプリング回路、９…画素電極、１０…素子基板、１０ａ…画像表示領域、１１…走査線、１２…絶縁膜、２０…対向基板、２１…対向電極、３０…画素スイッチング用ＴＦＴ、５０…液晶層、１０１…データ線駆動回路、１０４…走査線駆動回路、１７１…サンプリング用ＴＦＴ、４００…駆動回路用ＴＦＴ
【図１】
2010139862.tif 000003
【図２】
2010139862.tif 000004
【図３】
2010139862.tif 000005
【図４】
2010139862.tif 000006
【図５】
2010139862.tif 000007
【図６】
2010139862.tif 000008
【図７】
2010139862.tif 000009