(57)【要約】【課題】工数を増加させることなく、内蔵素子の不良品の判別が可能な基板内蔵受動素子のコンデンサ検査方法及びインダクタ検査方法を提供する。【解決手段】下部電極と２つのコンデンサ電極を高誘電率材料からなる絶縁層に対向して設けられた基板がコンデンサを２つ有し、かつ、前記２つのコンデンサ電極は前記基板の同じ面側に設けられ、前記２つのコンデンサ電極の面積が同じであり、前記下部電極と前記コンデンサ電極との間でビア接続がされていない基板のコンデンサ検査方法であって、前記コンデンサ電極の一方の電極に信号線とグランド線の２つの端子を有する測定用プローブの信号線の端子を接触させ、前記他方のコンデンサ電極にグランド線の端子を接触させて、インピーダンスを測定する、コンデンサ検査方法。【選択図】図７
2010044087.tif 000002
【特許請求の範囲】
【請求項１】
下部電極と２つのコンデンサ電極を高誘電率材料からなる絶縁層に対向して設けられた基板がコンデンサを２つ有し、かつ、前記２つのコンデンサ電極は前記基板の同じ面側に設けられ、前記２つのコンデンサ電極の面積が同じであり、前記下部電極と前記コンデンサ電極との間でビア接続がされていない基板のコンデンサ検査方法であって、前記コンデンサ電極の一方の電極に信号線とグランド線の２つの端子を有する測定用プローブの信号線の端子を接触させ、前記他方のコンデンサ電極にグランド線の端子を接触させて、インピーダンスを測定することを特徴とするコンデンサ検査方法。
【請求項２】
２つのコンデンサ電極間の距離が０．０５〜１．００ｍｍである請求項１に記載のコンデンサ検査方法。
【請求項３】
測定したインピーダンスからコンデンサ容量を算出することを特徴とする請求項１または請求項２に記載のコンデンサ検査方法。
【請求項４】
表層に形成された電気的に独立したコンデンサの電極面積が、それぞれ０．０１〜１００ｍｍ２であることを特徴とする請求項１ないし請求項３のいずれかに記載のコンデンサ検査方法。
【請求項５】
下部電極と測定端子パターンを両端に有するインダクタである導体パターンを高誘電率材料からなる絶縁層に対向して設けられ、前記下部電極と前記測定端子パターンとの間でビア接続がされていない基板のインダクタ検査方法であって、前記測定端子パターンの一端に信号線とグランド線の２つの端子を有する測定用プローブの信号線の端子を接触させ、前記測定端子パターンの他端にグランド線の端子を接触させて、インピーダンスを測定することを特徴とするインダクタ検査方法。
【請求項６】
測定端子パターン間の距離が０．０５〜１．００ｍｍである請求項５に記載のインダクタ検査方法。
【請求項７】
測定したインピーダンスからインダクタンスを算出することを特徴とする請求項５または請求項６に記載のインダクタ検査方法。
【請求項８】
インダクタである導体パターンがミアンダ形状であることを特徴とする請求項５ないし請求項７いずれかに記載のインダクタ検査方法。
【請求項９】
インダクタである導体パターンがスパイラル形状であることを特徴とする請求項５ないし請求項７いずれかに記載のインダクタ検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンデンサ検査方法及びインダクタ検査方法に関する。
【背景技術】
【０００２】
携帯電話に代表される無線通信機器の急速に進む小型・軽薄化により、内部回路の小型・高密度化の要求が一層高まっている。従来、内部回路の小型・高密度化手段としては、配線の高密度化の他、電子部品、すなわち半導体チップやコンデンサに代表される受動素子を小型化することが主流であったが、これらの方法には近年限界が見えてきた。また、一方ではさらなる高機能化要求から内部回路基板に搭載される電子部品点数は増加する傾向にあり、実装面積の確保が困難となってきている。
【０００３】
このような状況から、コンデンサやインダクタなどの受動素子を多層配線板内部に内蔵する検討が活発になってきている。受動素子を多層配線板に内蔵する方法としては大きく分けて２つあり、チップ部品を基板内に埋設する方法と受動素子を直接基板内部に形成する方法がある。後者の形成方法には、無機ペーストや金属ペーストを印刷・焼成して誘電体層や配線パターンを形成する方法、スパッタなどのプロセスを用いて薄膜の誘電体層や導体パターンを形成する方法、あるいは絶縁層に隣接する導体層をパターニングして素子を形成する方法などが提案されている。
【０００４】
従来のコンデンサは、例えば図１のように高誘電体層３の上下に電極４が形成された構造となっており、この部分がコンデンサとして機能する。またインダクタの構造としては、ミアンダインダクタとスパイラルインダクタの２種類が一般的である。ミアンダインダクタは図２のように周期性を有する矩形波状の導体パターンからなるインダクタである。一方、スパイラルインダクタは図３のようにらせん状の導体パターンからなるインダクタである。一般的にスパイラル形状の方がミアンダ形状よりも大きなインダクタンスをもつインダクタを小面積で効率よく作れるが、スパイラルインダクタを他の回路パターンに接続するためにはらせんパターン中心の配線端子部をビア接続などによって引き出さなければならない。したがって、これらは用途や設計ルールによって使い分けられている。
【０００５】
一般にコンデンサの容量と電極面積には以下のような関係が成り立つことが知られている。
Ｃ＝εｒε０Ｓ／ｄ
（ただし、Ｃ：コンデンサ容量，εｒ：誘電体の比誘電率，ε０：真空の誘電率，Ｓ：電極面積、ｄ：電極間距離）
つまり、誘電体の比誘電率（εｒ），電極間距離（ｄ）が一定であれば、コンデンサ容量は電極面積に依存することが分かる。例えば、エッチングによって電極形成を行う場合、エッチングばらつきによって基板内で電極面積のばらつきが発生する。すなわち、コンデンサ容量にばらつきが発生することとなり、形成されたコンデンサの容量が規格公差を満たしているかどうか、検査を行い確認する必要がある。また、インダクタも配線幅や配線長によってインダクタンスが変化するため、コンデンサ同様検査を行って機能を確認する必要がある。
【０００６】
コンデンサやインダクタの機能を検査する場合、チップ部品を埋設する方法では事前に良品のチップ部品を選別して使用することができるが、多層配線板内にこれらの素子を形成する方法では、通常製品自体の素子部分のみを測定するのが困難なため、製品基板の中に検査用の評価試験片を形成し、これを測定することによって素子の良否判定を行っていた。しかし、これまでの検査作業は最外層のパターン形成後でなければ行うことができなかった。すなわち、最外層積層後、最外層と内層を電気的に接続する際に内蔵素子もスルーホールやＩＶＨ（Ｉｎｔｅｒｓｔｉｔｉａｌ  Ｖｉａ  Ｈｏｌｅ；経由穴）で同時に最外層と接続し、測定端子をパターニングして形成する必要があった。そのため製造途中での検査ができず、不良品と良品との判別が最終工程まで分からないため、製造コストの増加を招く一因となっていた。
【０００７】
そこで、受動素子の機能を検査する際に必要となるインピーダンスの測定に関しては、基板の端面にパターンの一部を露出させ、この露出部分に測定プローブを接触させることによって製造途中で内層回路のインピーダンスを測定する方法（特開平８−４６３０６号公報、第３頁、図１参照。）、あるいは露出させたパターンの断面寸法を測定することによってインピーダンスを算出する方法（特開２００２−１６３３５号公報、第２−３頁、図１参照。）などが提案されている。しかし、これらは伝送線路に関するものであり、内蔵されたコンデンサやインダクタに関するものではない。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平８−４６３０６号公報
【特許文献２】特開２００２−１６３３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
従来行われてきた基板完成後の検査では、中間工程で既に発生している内蔵素子の不良を発見することができず、そのまま後工程でも不良品に加工を加えていくため製造コストの増加を招く要因となっていた。また、上述したような基板端面にパターンを露出させる方法は基板端部にあるパターンしか測定ができず、基板の端部と中央で製造ばらつきが発生しやすい大型の基板では中央部分の良否判定ができない。さらに、中間工程で内蔵素子を検査しようとすると、図１に示した試験片の構造では、下部電極と電気的に接続される測定端子が表層に必要となるため、ＩＶＨなどによるビア接続が必要となり、工数とコストの増加を余儀なくされるばかりでなく、製品設計自体にもこれらを考慮する必要があった。
【００１０】
本発明は、工数を増加させることなく、内蔵素子の不良品の判別が可能な基板内蔵受動素子のコンデンサ検査方法及びインダクタ検査方法を提供することを目的とした。
【課題を解決するための手段】
【００１１】
本発明は以下の通りである。
（１）  下部電極と２つのコンデンサ電極を高誘電率材料からなる絶縁層に対向して設けられた基板がコンデンサを２つ有し、かつ、前記２つのコンデンサ電極は前記基板の同じ面側に設けられ、前記２つのコンデンサ電極の面積が同じであり、前記下部電極と前記コンデンサ電極との間でビア接続がされていない基板のコンデンサ検査方法であって、前記コンデンサ電極の一方の電極に信号線とグランド線の２つの端子を有する測定用プローブの信号線の端子を接触させ、前記他方のコンデンサ電極にグランド線の端子を接触させて、インピーダンスを測定することを特徴とするコンデンサ検査方法。
（２）  ２つのコンデンサ電極間の距離が０．０５〜１．００ｍｍである（１）に記載のコンデンサ検査方法。
（３）  測定したインピーダンスからコンデンサ容量を算出することを特徴とする（１）または（２）に記載のコンデンサ検査方法。
（４）  表層に形成された電気的に独立したコンデンサの電極面積が、それぞれ０．０１〜１００ｍｍ２であることを特徴とする（１）ないし（３）のいずれかに記載のコンデンサ検査方法。
（５）  下部電極と測定端子パターンを両端に有するインダクタである導体パターンを高誘電率材料からなる絶縁層に対向して設けられ、前記下部電極と前記測定端子パターンとの間でビア接続がされていない基板のインダクタ検査方法であって、前記測定端子パターンの一端に信号線とグランド線の２つの端子を有する測定用プローブの信号線の端子を接触させ、前記測定端子パターンの他端にグランド線の端子を接触させて、インピーダンスを測定することを特徴とするインダクタ検査方法。
（６）  測定端子パターン間の距離が０．０５〜１．００ｍｍである（５）に記載のインダクタ検査方法。
（７）  測定したインピーダンスからインダクタンスを算出することを特徴とする（５）または（６）に記載のインダクタ検査方法。
（８）  インダクタである導体パターンがミアンダ形状であることを特徴とする（５）ないし（７）いずれかに記載のインダクタ検査方法。
（９）  インダクタである導体パターンがスパイラル形状であることを特徴とする（５）ないし（７）いずれかに記載のインダクタ検査方法。
【発明の効果】
【００１２】
以上説明したように、本発明によって基板内部に形成したコンデンサおよびインダクタの検査を、製造途中の中間工程においてビア接続を加えることなく実施することができる。その結果、工程数を増加させる必要もなく、製造途中で、不良品と良品との判別が可能となり、製造コストの低減を図ることが可能になった。
【図面の簡単な説明】
【００１３】
【図１】従来技術の試験片構造を示す断面図。
【図２】ミアンダインダクタの形状を示す図。
【図３】スパイラルインダクタの形状を示す図。
【図４】本発明の試験片構造を示す断面図および電気回路図。
【図５】本発明の試験片構造を示す断面図および電気回路図。
【図６】本発明の試験片構造を示す断面図および電気回路図。
【図７】本発明の試験片構造を示す断面図および電気回路図。
【図８】本発明の試験片構造を示す断面図および電気回路図。
【図９】本発明の試験片構造を示す断面図および電気回路図。
【図１０】本発明の試験片構造を示す断面図および電気回路図。
【図１１】本発明の比較例を示す断面図。
【図１２】本発明の比較例を示す断面図。
【発明を実施するための形態】
【００１４】
本発明に使用されるコンデンサ評価用試験片は、複数の絶縁層と複数の導体層を有する基板であり、少なくとも１層の高誘電率材料からなる絶縁層に対向した導体からなる電極を備えたコンデンサを少なくとも２つ以上有し、かつ表層に少なくとも２つ以上の電気的に独立したコンデンサ電極を備え、かつ表層以外に形成されたコンデンサ電極が少なくとも２つ以上電気的に接続されていることを特徴とするコンデンサ評価用試験片である。
【００１５】
本発明に使用されるコンデンサ評価用試験片は、複数の絶縁層と複数の導体層を有する基板であり、少なくとも１層の高誘電率材料からなる絶縁層に対向した導体からなる電極を備えたコンデンサを２つ有し、かつ表層に２つの電気的に独立したコンデンサ電極を備え、かつ表層以外に形成されたコンデンサ電極が電気的に接続されていることを特徴とするコンデンサ評価用試験片である。
【００１６】
コンデンサの容量密度をσ，２つのコンデンサ容量をＣ１とＣ２，２つのコンデンサ面積をＳ１とＳ２とすると、測定したコンデンサ容量Ｃとの間には以下の関係が成り立ち、コンデンサ電極面積と測定コンデンサ容量からσおよびＣ１とＣ２が算出できる。
１／Ｃ＝１／Ｃ１＋１／Ｃ２
Ｃ１＝σＳ１
Ｃ２＝σＳ２
σ＝（１／Ｓ１＋１／Ｓ２）Ｃ
さらに、Ｓ１＝Ｓ２の場合にはＣ１＝Ｃ２となり、
Ｃ１＝２Ｃ・・・・・・・・・（１）
と簡潔にコンデンサ容量を求めることができる。
【００１７】
図４に示すようにコンデンサは測定端子間で直列に接続されており、これらの直列容量を測定することができ、このような構造をとることにより、中間工程でコンデンサの上部電極を直接測定端子として用いることができ、下部電極の測定端子を設ける必要がなく、コンデンサ容量を測定することができる。したがって、ビア接続の工程を加える必要がなくなる。
【００１８】
本発明に使用されるコンデンサ評価用試験片は、表層に形成された電気的に独立したコンデンサの電極間距離が０．０５〜１．００ｍｍである部分を有することを特徴とする前記のコンデンサ評価用試験片である。電極間距離が０．０５ｍｍ未満では短絡などの不良が発生しやすくなり、電極形成が比較的困難となる。また１．００ｍｍを超えると、グランド線と信号線の２つの端子を有する測定プローブの端子ピッチが大きくなり、ノイズが発生し測定精度が悪くなる。そこで０．０５〜１．００ｍｍとすることにより、容易にコンデンサ電極を形成することができ、かつ２つのコンデンサ電極に測定プローブを同時に接触させることが可能となる。また、プローブを電極に接触させる際の作業性から、電極間距離を０．０５〜０．５０ｍｍとすることが好ましく、さらには電極形成性を向上させ、またパターン占有面積を節約するためには、０．０１〜０．０２ｍｍとすることがより好ましい。
【００１９】
本発明に使用されるコンデンサ評価用試験片は、表層に形成された電気的に独立したコンデンサの電極面積が、それぞれ０．０１〜１００ｍｍ２であるコンデンサ評価用試験片である。電極面積が０．０１ｍｍ２未満の場合、コンデンサ容量が小さくなるため精度の高い測定が難しくなる。また、１００ｍｍ２を超えるとパターンの占有面積が大きくなってしまい不経済である。そこで０．０１〜１００ｍｍ２とすることにより、電極パターンを不必要に大きくすることなく、精度のよい測定が可能となる。
【００２０】
本発明に使用されるインダクタ評価用試験片は、複数の絶縁層と複数の導体層を有する基板であり、表層に測定端子パターンを両端に有するインダクタである導体パターンが形成されているインダクタ評価用試験片である。図５および図６に示すようにインダクタの両端が測定端子になっているため離れた測定端子まで配線を引き回す必要がなく、配線部分に含まれるインダクタンス成分の影響を低減し、測定精度を向上することができる。
【００２１】
本発明に使用されるインダクタ評価用試験片は、測定端子パターン間の距離が０．０５〜１．００ｍｍである部分を有するインダクタ評価用試験片である。パターン間距離が０．０５ｍｍ未満では短絡などの不良が発生しやすくなり、パターン形成が困難となる。また１．００ｍｍを超えると、グランド線と信号線の２つの端子ピッチが大きくなり、ノイズが発生し測定精度が悪くなる。そこで０．０５〜１．００ｍｍとすることにより、容易にインダクタ電極を形成することができ、かつ、２つのインダクタ電極に測定プローブを同時に接触させることが可能となる。また、プローブを電極に接触させる際の作業性から、電極間距離を０．０５〜０．５０ｍｍとすることが好ましく、さらには電極形成性を向上させ、またパターン占有面積を節約するため０．１０〜０．２０ｍｍとすることがより好ましい。
【００２２】
本発明に使用されるインダクタ評価用試験片は、インダクタである導体パターンがミアンダ形状（図２参照）であるインダクタ評価用試験片である。ミアンダ形状の導体パターンが内蔵インダクタとして形成される場合、同形状のパターンによってインダクタ評価を行うことにより、内蔵インダクタの合否判定を可能とするものである。
【００２３】
本発明に使用されるインダクタ評価用試験片は、インダクタである導体パターンがスパイラル形状（図３参照）であるインダクタ評価用試験片である。スパイラル形状の導体パターンが内蔵インダクタとして形成される場合、同形状のパターンによってインダクタ評価を行うことにより、内蔵インダクタの合否判定を可能とするものである。
【００２４】
本発明に使用されるインダクタ評価用試験片は、複数の絶縁層と複数の導体層を有する基板であり、少なくとも１層の高誘電率材料からなる絶縁層に対向した導体からなる電極を備えたコンデンサを少なくとも２つ以上有し、かつ表層以外に形成された２つのコンデンサ電極が電気的に接続され、かつ、表層に前記コンデンサの１つの電極と測定端子パターンとを両端に備えたインダクタである導体パターンが形成されているインダクタ評価用試験片である。このような構造とすることにより、インダクタはビア接続を必要とすることなくコンデンサと図７および図８のような直列接続を形成することができ、インダクタとコンデンサの直列共振を利用した測定が可能となるものである。
【００２５】
本発明に使用されるインダクタ評価用試験片は、インダクタである導体パターンに電気的に接続された測定端子パターンと、インダクタに電気的に独立したコンデンサ電極との電極間距離が０．０５〜１．００ｍｍである部分を有することを特徴とする前記のインダクタ評価用試験片である。測定端子と電極間の距離が０．０５ｍｍ未満では短絡などの不良が発生しやすくなり測定端子や電極の形成が困難となる。また１．００ｍｍを超えると、グランド線と信号線の２つの端子ピッチが大きくなり、ノイズが発生し測定精度が悪くなる。そこで０．０５〜１．００ｍｍとすることにより、容易にインダクタ測定端子とコンデンサ電極を形成することができ、かつインダクタ測定端子とコンデンサ電極に測定プローブを同時に接触させることが可能となる。また、プローブをインダクタ測定端子およびコンデンサ電極に接触させる際の作業性から、測定端子と電極との距離を０．０５〜０．５０ｍｍとすることが好ましく、さらにはパターン形成性を向上させ、またパターン占有面積を節約するため０．１０〜０．２０ｍｍとすることがより好ましい。
【００２６】
本発明に使用されるインダクタ評価用試験片は、表層にてコンデンサの１つの電極と測定端子パターンとを両端に備えたインダクタである導体パターンが形成されており、インダクタである導体パターンがミアンダ形状（図２参照）であることを特徴とする前記のインダクタ評価用試験片である。ミアンダ形状の導体パターンが内蔵インダクタとして形成される場合、同形状のパターンによってインダクタ評価を行うことにより、内蔵インダクタの合否判定を可能とするものである。
【００２７】
本発明に使用されるインダクタ評価用試験片は、表層にてコンデンサの１つの電極と測定端子パターンとを両端に備えたインダクタである導体パターンが形成されており、インダクタである導体パターンがスパイラル形状（図３参照）であることを特徴とする前記のインダクタ評価用試験片である。スパイラル形状の導体パターンが内蔵インダクタとして形成される場合、同形状のパターンによってインダクタ評価を行うことにより、内蔵インダクタの合否判定を可能とするものである。
【００２８】
本発明に使用されるインダクタ評価用試験片は、複数の絶縁層と複数の導体層を有する基板であり、少なくとも１層の高誘電率材料からなる絶縁層に対向した導体からなる電極を備えたコンデンサを少なくとも２つ以上有し、かつ、表層以外に形成された２つのコンデンサ電極が電気的に接続され、かつ、表層に前記コンデンサの２つの電極間にインダクタである導体パターンが形成されているインダクタ評価用試験片である。このような構造とすることにより、インダクタはビア接続を必要とすることなくコンデンサと図９および図１０に示すような並列接続を形成することができ、インダクタとコンデンサの並列共振を利用した測定が可能となるものである。
【００２９】
本発明に使用されるインダクタ評価用試験片は、インダクタに接続されているコンデンサ電極の電極間距離が０．０５〜１．００ｍｍである部分を有するインダクタ評価用試験片である。電極間距離が０．０５ｍｍ未満では短絡などの不良が発生しやすくなり電極形成が困難となる。また１．００ｍｍを超えると、グランド線と信号線の２つの端子ピッチが大きくなり、ノイズが発生し測定精度が悪くなる。そこで０．０５〜１．００ｍｍとすることにより、容易にコンデンサ電極を形成することができ、かつ２つのコンデンサ電極に測定プローブを同時に接触させることが可能となる。また、プローブを電極に接触させる際の作業性から、電極間距離を０．０５〜０．５０ｍｍとすることが好ましく、さらには電極形成性を向上させ、またパターン占有面積を節約するため０．１０〜０．２０ｍｍとすることがより好ましい。
【００３０】
本発明に使用されるインダクタ評価用試験片は、表層にてコンデンサの２つの電極間にインダクタである導体パターンが形成されており、インダクタである導体パターンがミアンダ形状（図２参照）であることを特徴とする前記のインダクタ評価用試験片である。ミアンダ形状の導体パターンが内蔵インダクタとして形成される場合、同形状のパターンによってインダクタ評価を行うことにより、内蔵インダクタの合否判定を可能とするものである。
【００３１】
本発明に使用されるインダクタ評価用試験片は、表層にてコンデンサの２つの電極間にインダクタである導体パターンが形成されており、インダクタである導体パターンがスパイラル形状であることを特徴とする前記のインダクタ評価用試験片である。スパイラル形状（図３参照）の導体パターンが内蔵インダクタとして形成される場合、同形状のパターンによってインダクタ評価を行うことにより、内蔵インダクタの合否判定を可能とするものである。
【００３２】
本発明は、下部電極と２つのコンデンサ電極を高誘電率材料からなる絶縁層に対向して設けられた基板がコンデンサを２つ有し、かつ、前記２つのコンデンサ電極は前記基板の同じ面側に設けられ、前記２つのコンデンサ電極の面積が同じであり、前記下部電極と前記コンデンサ電極との間でビア接続がされていない基板のコンデンサ検査方法であって、前記コンデンサ電極の一方の電極に信号線とグランド線の２つの端子を有する測定用プローブの信号線の端子を接触させ、前記他方のコンデンサ電極にグランド線の端子を接触させて、インピーダンスを測定することを特徴とするコンデンサ検査方法である。また、前記２つのコンデンサ電極間の距離が０．０５〜１．００ｍｍであることが好ましい。
【００３３】
また、本発明は、複数の絶縁層と複数の導体層を有する基板であり、少なくとも１層の高誘電率材料からなる絶縁層に対向した導体からなる電極を備えたコンデンサを少なくとも２つ以上有し、かつ、表層に少なくとも２つ以上の電気的に独立したコンデンサ電極を備え、かつ、表層でないコンデンサの電極が少なくとも２つ以上のコンデンサ間で電気的に接続されているコンデンサ評価用試験片を用いたコンデンサ検査方法であって、表層に形成された電気的に独立したコンデンサの電極間距離が０．０５〜１．００ｍｍであり、表層に備えた２つのコンデンサ電極に信号線とグランド線の２つの端子を有する測定用プローブを接触させ、インピーダンスを測定する、コンデンサ検査方法でもよい。
【００３４】
高速無線通信分野では高周波が使用されるため、高周波帯域でのコンデンサ容量を測定する必要がある。この時のコンデンサ容量はコンデンサのインピーダンスから算出することができるため、この方法によりインピーダンス測定を容易とするものである。
【００３５】
本発明は、表層に備えた２つのコンデンサ電極に測定用プローブを接触させ、測定したインピーダンスからコンデンサ容量を算出する前記のコンデンサ検査方法である。測定したインピーダンスから以下のような式により算出することができる。測定したインピーダンスＺをアドミタンスＹに変換する。
Ｙ＝１／Ｚ  ・・・・・・・・・（２）
Ｙ＝Ｇ＋ｊωＣ
（Ｇ：コンダクタンス，ω：角速度、２πｆ）の関係から、キャパシタンス（コンデンサ容量）Ｃを算出する。
Ｃ＝Ｉｍａｇ（Ｙ）／（２πｆ）  ・・・・・・・・・（３）
（ただし、Ｉｍａｇ（）は虚数部）
【００３６】
また、本発明は、複数の絶縁層と複数の導体層を有する基板であり、少なくとも１層の高誘電率材料からなる絶縁層に対向した導体からなる電極を備えたコンデンサを２つ有し、かつ、表層に２つの電気的に独立したコンデンサ電極を備え、かつ、表層でない層において２つのコンデンサ電極が電気的に接続されているコンデンサ評価用試験片を用いたコンデンサ検査方法であって、表層に形成された電気的に独立したコンデンサの電極間距離が０．０５〜１．００ｍｍであり、表層に備えたコンデンサ電極に信号線とグランド線の２つの端子を有する測定用プローブを接触させ、インピーダンスを測定するコンデンサ検査方法でもよい。接続されているコンデンサが２つであるため、最小限のコンデンサ数での測定となり、寄生要因によるノイズ発生を最低限にできるものである。
【００３７】
本発明は、表層に備えたコンデンサ電極に測定用プローブを接触させ、測定したインピーダンスからコンデンサ容量を算出することを特徴とする前記のコンデンサ検査方法である。また、本発明は、表層に形成された電気的に独立したコンデンサの電極面積が、それぞれ０．０１〜１００ｍｍ２であることを特徴とする前記のコンデンサ検査方法である。前述した（２）、（３）および（１）の式からコンデンサ容量密度やコンデンサ容量を算出することができる。
【００３８】
本発明は、下部電極と測定端子パターンを両端に有するインダクタである導体パターンを高誘電率材料からなる絶縁層に対向して設けられ、前記下部電極と前記測定端子パターンとの間でビア接続がされていない基板のインダクタ検査方法であって、前記測定端子パターンの一端に信号線とグランド線の２つの端子を有する測定用プローブの信号線の端子を接触させ、前記測定端子パターンの他端にグランド線の端子を接触させて、インピーダンスを測定することを特徴とするインダクタ検査方法である。また、前記測定端子パターン間の距離が０．０５〜１．００ｍｍであることが好ましい。
【００３９】
また、本発明は、複数の絶縁層と複数の導体層を有する基板であり、表層に測定端子パターンを両端に有するインダクタである導体パターンが形成されているインダクタ評価用試験片を用いたインダクタ検査方法であって、測定端子パターン間の距離が０．０５〜１．００ｍｍであり、インダクタである導体パターンの測定端子パターンに信号線とグランド線の２つの端子を有する測定用プローブを接触させ、インピーダンスを測定する、インダクタ検査方法でもよい。コンデンサ同様、インダクタも高周波帯域でのインダクタンスを測定する必要がある。この時のインダクタンスはインダクタのインピーダンスから算出することができる。
【００４０】
本発明は、インダクタである導体パターンの測定端子電極に測定用プローブを接触させ、測定したインピーダンスからインダクタンスを算出する前記のインダクタ検査方法である。測定したインピーダンスから以下のような式により算出することができる。
Ｚ＝Ｒ＋ｊωＬ
（Ｒ：抵抗，ω：角速度、２πｆ）の関係から、インダクタンスＬを算出できる。
Ｌ＝Ｉｍａｇ（Ｚ）／（２πｆ）  ・・・・・・・・・（４）
（ただし、Ｉｍａｇ（）は虚数部）
【００４１】
また、本発明は、複数の絶縁層と複数の導体層を有する基板であり、少なくとも１層の高誘電率材料からなる絶縁層に対向した導体からなる電極を備えたコンデンサを少なくとも２つ以上有し、かつ、表層にない２つのコンデンサ電極が電気的に接続され、かつ、表層にコンデンサ電極と測定端子パターンとを両端に備えたインダクタである導体パターンが形成されているインダクタ評価用試験片を用いたインダクタ検査方法であって、インダクタである導体パターンに電気的に接続された測定端子パターンと、インダクタに電気的に独立したコンデンサ電極との電極間距離が０．０５〜１．００ｍｍであり、インダクタである導体パターンに電気的に接続された測定端子パターンと、インダクタである導体パターンに電気的に独立したコンデンサ電極に信号線とグランド線の２つの端子を有する測定用プローブを接触させ、インピーダンスを測定する、インダクタ検査方法でもよい。インダクタとコンデンサは直列接続されているため、インピーダンスを測定するとある周波数で直列共振が発生する。共振周波数はインダクタンスとコンデンサ容量との関係式で表すことができるため、この関係を利用することでインダクタンスを調べて検査することが可能となる。
【００４２】
本発明は、インダクタである導体パターンに電気的に接続された測定端子電極と、インダクタである導体パターンに電気的に独立したコンデンサ電極に測定用プローブを接触させ、測定したインピーダンスの共振周波数と既知のコンデンサ容量からインダクタンスを算出するインダクタ検査方法である。共振周波数はインダクタンスとコンデンサ容量との関係式で表されるため、インダクタに接続されるコンデンサの容量が既知の値であれば以下のようにインダクタンスを算出することができる。
ω０＝１／√（ＬＣ）
（ω０＝２πｆ０，ｆ０：共振周波数）の関係から、既知のコンデンサ容量Ｃを用いてインダクタンスＬを算出できる。
Ｌ＝１／｛（２πｆ０）２Ｃ｝  ・・・・・・・・・（５）
【００４３】
また、本発明は、複数の絶縁層と複数の導体層を有する基板であり、少なくとも１層の高誘電率材料からなる絶縁層に対向した導体からなる電極を備えたコンデンサを少なくとも２つ以上有し、かつ、表層にない２つのコンデンサ電極が電気的に接続され、かつ、表層に形成された対向する２つのコンデンサ電極間がインダクタである導体パターンで接続されているインダクタ評価用試験片を用いたインダクタ検査方法であって、インダクタに接続されているコンデンサ電極の電極間距離が０．０５〜１．００ｍｍであり、インダクタである導体パターンの両端に電気的に接続されているコンデンサ電極に信号線とグランド線の２つの端子を有する測定用プローブを接触させ、インピーダンスを測定する、インダクタ検査方法でもよい。インダクタとコンデンサは並列接続されているため、インピーダンスを測定するとある周波数で並列共振が発生する。共振周波数はインダクタンスとコンデンサ容量との関係式で表すことができるため、この関係を利用することでインダクタンスを調べて検査することが可能となる。
【００４４】
本発明は、インダクタである導体パターンの両端に電気的に接続されているコンデンサ電極に測定用プローブを接触させ、測定したインピーダンスの共振周波数と既知のコンデンサ容量からインダクタンスを算出する前記のインダクタ検査方法である。（５）の式を用いて同様に算出することができる。
【００４５】
本発明は、１ＭＨｚ〜１０ＧＨｚの周波数域で共振周波数を測定する前記のインダクタ検査方法である。１ＭＨｚ未満では高周波特性が反映されず、１０ＧＨｚを超えると高周波抵抗の影響が現れ測定精度が低下する。そこで、測定周波数域を１Ｍ〜１０ＧＨｚとすることにより高周波領域でのインダクタンスを精度良く検査できる。
【００４６】
本発明は、信号線とグランド線の２つの端子を有する測定用プローブを使用するコンデンサ評価用試験片のコンデンサ検査方法である。
【００４７】
本発明は、信号線とグランド線の２つの端子を有する測定用プローブを使用するインダクタ評価用試験片のインダクタ検査方法である。信号線とグランド線の２端子測定であるため必要な測定端子の設計が容易であり、効率的な検査が可能となる。また、本発明は、インダクタである導体パターンがミアンダ形状であることを特徴とする前記のインダクタ検査方法である。また、本発明は、インダクタである導体パターンがスパイラル形状であることを特徴とする前記のインダクタ検査方法である。
【実施例】
【００４８】
以下に、本発明の実施の形態を、実施例によって具体的に説明する。
実施例
両面銅箔張積層板に直径０．１５ｍｍのスルーホールをドリル穴明け後、スルーホール内の樹脂カスをデスミア除去し、無電解銅めっきによってスルーホール接続を行った。この基板表面に粗化処理を行い、スルーホール内にペーストタイプの熱硬化型絶縁材料を印刷・充填し熱処理により硬化させた。この際に生じた基板表面の余分な絶縁材料をバフブラシで研磨・除去後、無電解銅めっきにより基板表面に無電解銅めっき層を形成した。この基板をバフブラシ研磨によりラミネート前処理し、ネガ型感光性ドライフィルムをラミネート後、ネガタイプのフォトマスクを用いて自動焼付機にてコンデンサ電極を含む内層パターンを露光した。この基板をアルカリタイプの現像液で現像し、塩化第二鉄のエッチング液にて不要な銅をエッチング除去し、剥離液でエッチングレジストを剥離してコンデンサ電極を含む配線パターンを有する回路板を得た。
【００４９】
この回路板表面にペーストタイプの熱硬化型絶縁材料をロールコーターで回路パターン表面から５μｍ程度盛り上がるように塗布し、熱処理により硬化させた後、表面をバフブラシで研磨して余分な絶縁材料を除去し、回路パターンを露出させた。この基板表面に粗化処理を行い、高誘電率フィラーを含む銅箔付高誘電率樹脂シートを積層プレスして一体化させた。この基板をバフブラシ研磨によりラミネート前処理し、ネガ型感光性ドライフィルムをラミネート後、ネガタイプのフォトマスクを用いて自動焼付機にてコンデンサ電極および測定端子を有するインダクタパターンを含む中間層パターンを露光した。この基板をアルカリタイプの現像液にて現像し、塩化第二鉄のエッチング液にて不要な銅をエッチング除去し、剥離液でエッチングレジストを剥離してコンデンサ電極および測定端子を有するインダクタパターンを含む配線パターンを有する回路板を得た。使用した高誘電率シートの誘電率は１ＧＨｚで４２、厚みは２０μｍとした。
【００５０】
実施例１〜８において作製したコンデンサおよびインダクタパターンを表１および表２に示す。コンデンサは電極面積をパラメータとして２パターン、インダクタはインダクタ形状およびコンデンサ電極との接続有無をパラメータとして６パターン作製した。実施例１および２のコンデンサは同じものが２個直列接続された形になっており、コンデンサ１個あたりの容量は実測したコンデンサ容量を（１）式により２倍して求められる。また、インダクタの配線幅は６０μｍ，測定端子パターン面積は０．０９ｍｍ２とし、コンデンサの上部電極（測定端子に相当）間ギャップまたはインダクタの測定端子パターン間ギャップは、共に３００μｍとした。インダクタに直列または並列に接続されるコンデンサは、ミアンダインダクタでは図７または図９のような対向電極面積１ｍｍ２のコンデンサ２個が直列接続されているもの、スパイラルインダクタでは図８または図１０のような対向電極面積０．０９ｍｍ２のコンデンサ２個が同様に直列接続されているものである。コンデンサ容量はあらかじめ測定しておいた値を既知数として計算に使用した。
【００５１】
【表１】
2010044087.tif 000003
【００５２】
【表２】
2010044087.tif 000004
【００５３】
比較例
両面銅箔張積層板に直径０．１５ｍｍのスルーホールをドリル穴明け後、スルーホール内の樹脂カスをデスミア除去し、無電解銅めっきによってスルーホール接続を行った。この基板表面に粗化処理を行い、スルーホール内にペーストタイプの熱硬化型絶縁材料を印刷・充填し熱処理により硬化させた。この際の基板表面の余分な絶縁材料をバフブラシで研磨・除去後、無電解銅めっきにより基板表面に無電解銅めっき層を形成した。この基板をバフブラシ研磨によりラミネート前処理し、ネガ型感光性ドライフィルムをラミネート後、ネガタイプのフォトマスクを用いて自動焼付機にてコンデンサ電極を含む内層パターンを露光した。この基板をアルカリタイプの現像液にて現像し、塩化第二鉄のエッチング液にて不要な銅をエッチング除去し、剥離液でエッチングレジストを剥離してコンデンサ電極を含む配線パターンを有する回路板を得た。
【００５４】
この回路板表面にペーストタイプの熱硬化型絶縁材料をロールコーターで回路パターン表面から５μｍ程度盛り上がるように塗布し、熱処理により硬化させた後表面をバフブラシで研磨して余分な絶縁材料を除去し、回路パターンを露出させた。この基板表面に粗化処理を行い、高誘電率フィラーを含む銅箔付高誘電率樹脂シートを積層プレスして一体化させた。この基板をバフブラシ研磨によりラミネート前処理し、ネガ型感光性ドライフィルムをラミネート後、ネガタイプのフォトマスクを用いて自動焼付機にてコンデンサ電極およびインダクタパターンを含む中間層パターンを露光した。この基板をアルカリタイプの現像液にて現像し、塩化第二鉄のエッチング液にて不要な銅をエッチング除去し、剥離液でエッチングレジストを剥離してコンデンサ電極およびインダクタパターンを含む配線パターンを有する回路板を得た。使用した高誘電率シートの誘電率は１ＧＨｚで４２、厚みは２０μｍとした。
【００５５】
この基板表面に粗化処理を行い、プリプレグと銅箔を重ねて積層プレスして一体化させた。そして、この基板に炭酸ガスレーザーでレーザー穴明け後、レーザービア内の樹脂カスをデスミア除去し、無電解銅めっきによって内層および中間層とビア接続を行った。この基板をバフブラシ研磨によりラミネート前処理し、ネガ型感光性ドライフィルムをラミネート後、ネガタイプのフォトマスクを用いて自動焼付機にてコンデンサおよびインダクタの測定端子パターンを含む外層パターンを露光した。この基板をアルカリタイプの現像液にて現像し、塩化第二鉄のエッチング液にて不要な銅をエッチング除去し、剥離液でエッチングレジストを剥離してコンデンサ電極を含む配線パターンを有する回路板を得た。この基板表面にソルダーレジストをロールコーターにて塗布し、乾燥・露光・現像して所望の個所にソルダーレジストを形成した。その後、配線の露出部分に無電解ニッケルめっきと無電解金めっきを行い、コンデンサおよびインダクタを内部に形成した配線板を得た。
【００５６】
比較例１〜４において作製したコンデンサおよびインダクタパターンを表３および表４に示す。コンデンサは図１１に示す構造となっており、内層と中間層に対向電極が形成され、対向電極と表層の測定端子電極がＩＶＨで電気的に接続されている。また、インダクタは図１２に示す構造となっており、中間層にインダクタパターンが形成されている。インダクタパターンの片側の端子は内層のグランド層８にＩＶＨで電気的に接続され、表層にある２つの測定端子パターンの一方も内層のグランド層８に同様に接続されている。また、インダクタパターンのもう一方の端子は表層にあるもう一方の測定端子パターンに接続されている。インダクタの配線幅は６０μｍ，各測定端子パターン面積は０．０９ｍｍ２とし、コンデンサの上部電極と測定端子パターン間のギャップまたはインダクタの測定端子パターン間ギャップは、共に３００μｍとした。
【００５７】
【表３】
2010044087.tif 000005
【００５８】
【表４】
2010044087.tif 000006
【００５９】
実施例および比較例で作製したコンデンサとインダクタのコンデンサ容量およびインダクタンスを求めた。測定装置はＡｇｉｌｅｎｔ社製ベクトルネットワークアナライザ８７５３ＥＳを使用し、測定プローブはＣａｓｃａｄｅ社製ＡＣＰ４０ＧＳ６５０を使用した。また、この時の測定プローブの基準インピーダンスＺｒは、５０に設定した。校正基板により校正を行ったプローブの信号線端子とグランド線端子を実施例・比較例に示したコンデンサ上部電極または測定端子パターンに一方ずつパターン上方から接触させ、１Ｍ〜６ＧＨｚのＳパラメータを測定した。測定したＳパラメータから以下の式でインピーダンスＺを算出した。なお測定装置により、求めたＳパラメータ（Ｓ１１）とは反射係数である。
Ｚ＝５０（１＋Ｓ１１）／（１−Ｓ１１）
【００６０】
さらに、実施例１，２，３，６および比較例１〜４については、算出したインピーダンスから（２）、（３）、（４）式によりコンデンサ容量とインダクタンスを算出した。また、実施例４，５，７，８については算出したインピーダンスから共振周波数を読み取り、あらかじめ測定により既知となっているコンデンサ容量値を用いて（５）式によりインダクタンスを算出した。
【００６１】
コンデンサ容量を測定した結果、１ＭＨｚにおけるコンデンサ容量は表５のように求められた。実施例では実測値が直列に２個接続されたコンデンサの合成容量として測定される。これらのコンデンサは同じものが２個直列接続された形になっているので、（１）式より実測値を２倍したものがコンデンサ１個分の容量となる。実測値を比較すると、実施例、比較例ともに理論値と誤差１％以内の近似した値が得られており、実施例においても比較例と同等な精度で、測定が可能であることが分かる。したがって、本発明で提案する試験片構造を用いた測定によっても従来と同等の測定精度が得られ、かつ製造途中でのコンデンサ容量測定が行えるため、基板内部に形成されたコンデンサの中間検査に有効であることが分かる。そのため、本発明によると、製造途中で、不良品と良品との判別が可能となり、製造コストの無駄を軽減することができる。
【００６２】
【表５】
2010044087.tif 000007
【００６３】
さらに、インダクタの測定結果を表６に示す。共振周波数を用いてインダクタンスを算出する実施例４、５および７、８では、共振周波数を測定した１Ｍ〜６ＧＨｚにおけるインピーダンスを読み取り、その時のインダクタンスを計算によって求めた。共振を用いない実施例３、６および比較例３、４については実施例４、５、７、８によって読み取られる共振周波数付近におけるインダクタンスで比較した。インダクタでは理論インダクタンス値が不明であるため、比較例のインダクタンス値を基準として考察を行った。まず、ミアンダインダクタでは実施例４、５において共振周波数が１．６ＧＨｚであったため、実施例３および比較例３でも１．６ＧＨｚにおけるインダクタンスを求めた。この時、インダクタンスはいずれも１．３〜１．４ｎＨとほぼ同等の値となった。また、スパイラルインダクタでは実施例７、８において共振周波数が５．０ＧＨｚ前後であったため、実施例６および比較例４でも５．０ＧＨｚにおけるインダクタンスを求めた。この時のインダクタンスは１．４〜１．５ｎＨとなり、こちらもほぼ同等の値となっていることが分かる。したがって、本発明で提案する試験片構造を用いた測定によっても従来と同等の測定精度が得られ、かつ製造途中でのインダクタンス測定が行えるため、基板内部に形成されたインダクタの中間検査に有効であることが分かる。その結果、製造途中で、不良品と良品との判別が可能となり、製造コストの無駄を軽減することができる。
【００６４】
【表６】
2010044087.tif 000008
【符号の説明】
【００６５】
１．プローブ接触点
２．コンデンサ
３．高誘電体層
４．電極
５．ミアンダインダクタ
６．スパイラルインダクタ
７．下部電極
８．グランド層
９．測定装置
１０．インダクタ
【図１】
2010044087.tif 000009
【図２】
2010044087.tif 000010
【図３】
2010044087.tif 000011
【図４】
2010044087.tif 000012
【図５】
2010044087.tif 000013
【図６】
2010044087.tif 000014
【図７】
2010044087.tif 000015
【図８】
2010044087.tif 000016
【図９】
2010044087.tif 000017
【図１０】
2010044087.tif 000018
【図１１】
2010044087.tif 000019
【図１２】
2010044087.tif 000020