(57)【要約】      （修正有）【課題】静電破壊保護回路の大きさを変えることなく、保持電圧を向上させることができ、保持電圧の制御を可能とする静電破壊保護回路を提供する。【解決手段】ベース領域12の表面に、エミッタ領域6近傍からコレクタ端子側1へベース領域より不純物濃度が高いＰ型拡散領域２０を備える構造とすることで、保持電圧を増加させることができ、Ｐ型拡散領域の長さにより保持電圧の値を設定することができる。【選択図】図１
2010258337.tif 000002
【特許請求の範囲】
【請求項１】
静電破壊保護用バイポーラトランジスタからなる静電破壊保護回路において、
半導体基板上に形成された前記静電破壊保護用バイポーラトランジスタのコレクタの一部を構成する一導電型の第１半導体領域と、
該第１半導体領域及び前記半導体基板上に形成され、前記第１半導体領域より不純物濃度が低い一導電型の第２半導体領域と、
前記第１の半導体領域に接続し、前記第２半導体領域表面に引き出される前記コレクタの一部を構成する一導電型の第３半導体領域と、
前記第２半導体領域上に形成され、前記静電破壊保護用バイポーラトランジスタのベースを構成する逆導電型の第４半導体領域と、
前記第４半導体領域上に形成され、前記静電破壊保護用バイポーラトランジスタのエミッタを構成する一導電型の第５半導体領域と、
前記第４の半導体領域上に形成され、かつ第４半導体領域より不純物濃度が高い逆導電型の第６半導体領域と、
前記第５の半導体領域とコレクタ領域との間の前記第４の半導体領域上に形成され、かつ前記第４半導体領域より不純物濃度が高い逆導電型の第７半導体領域と、
前記第５半導体領域に接続するエミッタ電極と、前記第６半導体領域に接続し、かつ前記エミッタ電極と金属電極を介して短絡される第１ベース電極と、前記第３半導体領域に接続するコレクタ電極と、を備えていることを特徴とする静電破壊保護回路。
【請求項２】
請求項１記載の静電破壊保護回路において、
前記第７半導体領域とコレクタ領域との間の前記第４の半導体領域上に形成され、かつ該第４半導体領域より不純物濃度が高い逆導電型の第８半導体領域と、
該第８半導体領域に接続する第２ベース電極とを備え、
前記エミッタ電極と前記第１ベース電極をともに接地電位あるいは最低電位の端子に接続し、前記コレクタ電極を被保護端子に接続するとともに、トリガー素子のカソードを前記コレクタ電極に、アノードを前記第２ベース電極に、それぞれ接続したことを特徴とする静電破壊保護回路。
【請求項３】
請求項１又は２いずれか記載の静電破壊保護回路において、前記エミッタ電極と前記第１ベース電極を抵抗を介して接続したことを特徴とする静電破壊保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に静電破壊保護用バイポーラトランジスタを備えた静電破壊保護回路に関する。
【背景技術】
【０００２】
半導体装置を破壊する原因として静電気放電がある。この静電気放電は、静電気を帯びた導電体や人間が、半導体装置の内部回路に接続された外部端子に接触して、一時的に内部回路に大電流が流れ、内部回路が破損するものである。
【０００３】
一般的に、静電気放電による半導体装置の破壊を防止するため、入出力端子と内部回路間に静電破壊保護回路を形成する。この静電破壊保護回路は、バイポーラトランジスタやダイオードなどが用いられている。
【０００４】
例えば、バイポーラトランジスタでは、電流経路が縦方向に形成されるため、ＭＯＳトランジスタなど電流経路が表面に形成される表面型素子に比べて高い電流放電能力を有しており、静電破壊保護回路として広く使用されている。図４は、バイポーラトランジスタとしてＮＰＮトランジスタを用いた従来の静電破壊保護回路の断面図である。図４において、１はコレクタ電極、２はエミッタ電極、３はベース電極、５は高濃度Ｎ型のコレクタ電極部拡散領域、６はＮ型のエミッタ領域、７は高濃度Ｐ型のベース電極部拡散領域、９は層間絶縁膜、１０は素子分離層、１２はＰ型のベース領域、１３はコレクタ領域の一部を構成するＮ型拡散領域、１４はコレクタ領域の一部を構成するＮ型の埋め込み領域、１５はＰ型の素子分離拡散領域、１６はＰ型の素子分離埋め込み領域、１７はコレクタ領域の一部を構成するＮ型のエピタキシャル領域、１８はＰ型の半導体基板である。図４に示すように、ベース電極３とエミッタ電極２をメタル配線によって短絡させ、コレクタ電極１を保護する内部回路に接続した構成となっている。
【０００５】
このようなバイポーラトランジスタを静電破壊保護回路として使用する場合、その動作開始電圧と、その後に自己バイアスによりバイポーラトランジスタとしての動作を維持する保持電圧が、保護される内部回路を静電破壊から保護する上で重要な特性となる。つまり、静電破壊から内部回路を保護するためには、動作開始電圧と保持電圧が、保護すべき内部回路への供給電圧より高く、かつ保護すべき内部回路の耐圧より低い値であることが求められる。
【０００６】
ところが、バイポーラトランジスタとして用いられるＮＰＮトランジスタは、耐圧は高いものの保持電圧は低く、たとえば４０Ｖ用のＢｉＣＭＯＳプロセスであっても保持電圧は２０Ｖ〜３０Ｖ程度であり、４０Ｖ以上の保持電圧を実現するためには２段のスタック構造にする必要が生じる。そこで、スタック構造にすることなく、単独で保持電圧を高くする方法として、図５に示す構造の静電破壊保護回路が知られている。図５に示す静電破壊保護回路は図４に示した静電破壊保護回路と異なり、ベース領域１２を水平方向に延伸した構造となっている。この種の静電破壊保護回路は、非特許文献１に開示されている。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】H.Gossner,et.al.、EOS/ESD Symposium,pp.19-27,1999、「Wide Range Control of the Sustaining Voltage of ESD Protection Elements Realized in a Smart Power Technology」
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、図５に示す静電破壊保護回路では、ベース領域１２を水平方向に延伸した長さに対する保持電圧の増加が少なく、たとえば図５の構造による一般的なＣＭＯＳプロセスにおいてはベース領域１２を水平方向に延伸した長さ１μｍ当り保持電圧の増加は０．４Ｖ程度である。このためスタック構造にすることなく単独で保持電圧を高くできるものの、静電破壊保護回路の大きさはスタック構造の静電破壊保護回路と大差のない大きさになってしまう。本発明は上記問題点を解消し、静電破壊保護回路の占有面積を広げることなく保持電圧を増加させる静電破壊保護素子を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本願請求項１に係る発明は、静電破壊保護用バイポーラトランジスタからなる静電破壊保護回路において、半導体基板上に形成された前記静電破壊保護用バイポーラトランジスタのコレクタの一部を構成する一導電型の第１半導体領域と、該第１半導体領域及び前記半導体基板上に形成され、前記第１半導体領域より不純物濃度が低い一導電型の第２半導体領域と、前記第１の半導体領域に接続し、前記第２半導体領域表面に引き出される前記コレクタの一部を構成する一導電型の第３半導体領域と、前記第２半導体領域上に形成され、前記静電破壊保護用バイポーラトランジスタのベースを構成する逆導電型の第４半導体領域と、前記第４半導体領域上に形成され、前記静電破壊保護用バイポーラトランジスタのエミッタを構成する一導電型の第５半導体領域と、前記第４の半導体領域上に形成され、かつ第４半導体領域より不純物濃度が高い逆導電型の第６半導体領域と、前記第５の半導体領域とコレクタ領域との間の前記第４の半導体領域上に形成され、かつ前記第４半導体領域より不純物濃度が高い逆導電型の第７半導体領域と、前記第５半導体領域に接続するエミッタ電極と、前記第６半導体領域に接続し、かつ前記エミッタ電極と金属電極を介して短絡される第１ベース電極と、前記第３半導体領域に接続するコレクタ電極と、を備えていることを特徴とする。
【００１０】
本願請求項２に係る発明は、請求項１記載の静電破壊保護回路において、前記第７半導体領域と前記コレクタ電極との間の前記第４の半導体領域上に形成され、かつ該第４半導体領域より不純物濃度が高い逆導電型の第８半導体領域と、該第８半導体領域に接続する第２ベース電極とを備え、前記エミッタ電極と前記第１ベース電極をともに接地電位あるいは最低電位の端子に接続し、前記コレクタ電極を被保護端子に接続するとともに、トリガー素子のカソードを前記コレクタ電極に、アノードを前記第２ベース電極に、それぞれ接続したことを特徴とする。
【００１１】
本願請求項３に係る発明は、請求項１又は２いずれか記載の静電破壊保護回路において、前記エミッタ電極と前記第１ベース電極を抵抗を介して接続したことを特徴とする。
【発明の効果】
【００１２】
本発明によれば、静電破壊保護回路を必要な保持電圧に設定した場合、従来よりも小さい占有面積の静電破壊保護回路を実現できる。たとえば保持電圧４０Ｖの静電破壊保護回路を実現する場合、図５に示した従来の保持電圧を向上させた静電破壊保護回路ではベース領域１２を水平方向へ５０μｍ延伸する必要があるのに対し、本発明によれば、ベース領域１２の延伸は２７μｍで良くなる。また本発明によれば、静電破壊保護回路全体の大きさを変えることなく保持電圧値の制御が可能となる利点がある。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１の実施例の静電破壊保護回路の断面図である。
【図２】本発明の第２の実施例の静電破壊保護回路の断面図である。
【図３】本発明の第２の実施例の静電破壊保護回路の電圧−電流特性を図５に示す従来の保持電圧を向上させた静電破壊保護回路にトリガ素子を接続した場合の電圧−電流特性と共に示した図である。
【図４】従来の静電破壊保護回路の断面図である。
【図５】従来の保持電圧を向上させた静電破壊保護回路の断面図である。
【発明を実施するための形態】
【００１４】
本発明は、ベース領域を水平方向に延伸させる構造によるＮＰＮトランジスタを静電破壊保護回路として用いる上で、ベース領域の表面にベース領域と同一導電型でかつベース領域より不純物濃度が高く、ベース領域より浅いＰ型拡散領域をエミッタ領域近傍からコレクタ端子側へ任意の長さで設けるように構成することで、ベース電流が増加し、これによりコレクタ・ベース間に高い電圧差が生じ、静電破壊保護回路の保持電圧を増加させている。また、Ｐ型拡散領域の長さを調整することで、静電破壊保護回路の保持電圧を設定することができる。以下、本発明の静電破壊保護回路について、詳細に説明する。
【実施例１】
【００１５】
図１は本発明の第１の実施例の静電破壊保護回路の断面図である。図１において、１はコレクタ電極、２はエミッタ電極、３はベース電極（第１ベース電極に相当）、５は高濃度Ｎ型のコレクタ電極部拡散領域、６はＮ型のエミッタ領域（第５半導体領域に相当）、７は高濃度Ｐ型のベース電極部拡散領域（第６半導体領域に相当）、９は層間絶縁膜、１０は素子分離層、１２はＰ型のベース領域（第４半導体領域に相当）、１３はＮ型拡散領域（第３半導体領域に相当）、１４は埋め込み領域（第１半導体領域に相当）、１５はＰ型の素子分離拡散領域、１６はＰ型の素子分離埋め込み領域、１７はＮ型のエピタキシャル領域（第２半導体領域に相当）、１８はＰ型の半導体基板、２０はベース領域１２より不純物濃度の高いＰ型拡散領域（第７半導体領域に相当）である。
【００１６】
図１に示すように、半導体基板１８上で、素子分離拡散領域１５及び素子分離埋め込み領域１６で囲まれた領域内に、コレクタを構成する埋め込み領域１４、Ｎ型のエピタキシャル領域１７及びＮ型拡散領域１３が形成されている。そして、埋め込み領域１４と一部が重畳する構造のＰ型のベース領域１２が形成されている。さらにベース領域１２上であって、埋め込み領域１４と重畳しない領域にエミッタ領域６が形成され、さらにコレクタ領域から離れた位置にベース電極部拡散領域７が形成されている。
【００１７】
本実施例では、エミッタ領域６とコレクタ領域と間のベース領域１２上であって、エミッタ領域６近傍にＰ型拡散領域２０が形成されている。このＰ型拡散領域２０は、ベース領域１２より不純物濃度が高く形成されている。また、Ｐ型拡散領域２０の形成には、ベース電極部拡散領域７と同じ拡散を用いるか、あるいは専用の拡散工程を追加してもよい。
【００１８】
Ｎ型拡散領域１３上にはコレクタ電極部拡散領域５を介してコレクタ電極１が、エミッタ領域６にはエミッタ電極２が、ベース電極部拡散領域７にはベース電極３が、それぞれ接続されている。エミッタ電極２とベース電極３はメタル配線により短絡させ、静電破壊保護回路が構成される。
【００１９】
図１に示す静電破壊保護回路は、エミッタ電極２とベース電極３を内部回路の接地電位または内部回路における最低電位の端子に接続し、コレクタ電極１を静電破壊から保護する端子に接続される。
【００２０】
このように構成した静電破壊保護回路のコレクタ電極１に静電気が印加すると、コレクタ電極１の電位が上昇する。この印加される電圧がコレクタ・ベース間接合の降伏電圧を越えると、降伏電流がベース領域１２に流れ、その電流はベース領域１２およびＰ型拡散領域２０の拡散抵抗により、電圧降下を生じながら、エミッタ領域６の直下を通過して、ベース電極３へと流れ込むことになる。静電気によってコレクタ・ベース間接合に印加される電圧がさらに大きくなると、その降伏電流も増加し、エミッタ領域６とその直下のベース領域１２間の電位差も大きくなる。これは静電破壊保護用バイポーラトランジスタであるＮＰＮトランジスタのベース・エミッタ間が順方向にバイアスされた状態であり、このバイポーラトランジスタの活性領域で動作するようになる。
【００２１】
このベース電流は、コレクタ・ベース間の逆バイアス電圧による高電界で発生した電子正孔ペアにより補償されることになり、コレクタ・ベース間には活性領域での動作に必要なベース電流を供給できるよう発生した高電界に相当する電位差が生じている。このコレクタ・ベース間電位差と順方向にバイアスされたベース・エミッタ間の電位差の和が、静電破壊保護回路の保持電圧となる。バイポーラトランジスタのベース電流は主としてエミッタへの少数キャリア注入とベース領域でのキャリア再結合がその要因であり、Ｐ型拡散領域２０を設けることによりキャリア再結合電流が増加する。増加したベース電流を供給するためコレクタ・ベース間にはより高い電位差が生じ、静電破壊保護回路の保持電圧はＰ型拡散領域２０が無い場合と比較して高くなる。さらにＰ型拡散領域２０を設ける長さによりキャリアの再結合機会が増減することで、ベース電流Ｐ拡散領域２０の長さに比例して増減し、これによりコレクタ・ベース間電圧も変化することから保持電圧の値をＰ型拡散領域２０の長さによって設定することができる。
【００２２】
なお、図１に示す構成において、エミッタ電極２と第１ベース電極３をメタル配線で短絡する代わりに、両端子の間に抵抗を接続することも可能である。この場合、コレクタ・ベース間接合の降伏電流が抵抗を経由して流れることにより少ない電流でベース・エミッタ間に静電破壊保護回路が動作開始するのに必要な電位差を生じ、動作開始電圧が低下する利点がある。
【実施例２】
【００２３】
図２は本発明の第２の実施例の静電破壊保護回路の断面図である。図２において、１はコレクタ電極、２はエミッタ電極、３はベース電極（第１ベース電極に相当）、４は別のベース電極（第２ベース電極に相当）、５は高濃度Ｎ型のコレクタ電極部拡散領域、６はＮ型のエミッタ領域（第５半導体領域に相当）、７は高濃度Ｐ型のベース電極部拡散領域（第６半導体領域に相当）、８は高濃度Ｐ型の別のベース電極部拡散領域（第８半導体領域に相当）、９は層間絶縁膜、１０は素子分離層、１２はＰ型のベース領域（第４半導体領域に相当）、１３はＮ型拡散領域（第３半導体領域に相当）、１４は埋め込み領域（第１半導体領域に相当）、１５はＰ型の素子分離拡散領域、１６はＰ型の素子分離埋め込み領域、１７はＮ型のエピタキシャル領域（第２半導体領域に相当）、１８はＰ型の半導体基板、１９はトリガ素子、２０はベース領域１２より不純物濃度の高いＰ型拡散領域（第７半導体領域に相当）である。
【００２４】
図２に示すように、半導体基板１８上で、素子分離拡散領域１５及び素子分離埋め込み領域１６で囲まれた領域内に、コレクタを構成する埋め込み領域１４、Ｎ型のエピタキシャル領域１７及びＮ型拡散領域１３が形成されている。そして、埋め込み領域１４と一部が重畳する構造のＰ型のベース領域１２が形成されている。さらにベース領域１２上であって、埋め込み領域１４と重畳しない領域にエミッタ領域６が形成され、さらにコレクタ領域から離れる位置にベース電極部拡散領域７が形成されている。
【００２５】
本実施例では、エミッタ領域６とコレクタ領域と間のベース領域１２上であって、エミッタ領域６近傍にＰ型拡散領域２０が形成されている。このＰ型拡散領域２０は、ベース領域１２より不純物濃度が高く形成されている。また、Ｐ型拡散領域２０の形成には、ベース電極部拡散領域７と同じ拡散を用いるか、あるいは専用の拡散工程を追加してもよい。更に本実施例では、Ｐ型拡散領域２０とコレクタ領域との間のベース領域１２上であって、コレクタ領域側にＰ型の別のベース電極部拡散領域８が形成されている。
【００２６】
そして、Ｎ型拡散領域１３上にはコレクタ電極部拡散領域５を介してコレクタ電極１が、エミッタ領域６にはエミッタ電極２が、ベース電極部拡散領域７にはベース電極３が、別のベース電極部拡散領域８には別のベース電極４が、それぞれ接続されている。更に、コレクタ電極１と別のベース電極４との間には、動作開始電圧を低下させるためのトリガ素子１９が接続され、さらにエミッタ電極２とベース電極３はメタル配線により短絡させ、静電破壊保護回路が構成される。図２ではトリガ素子１９の例としてツェナーダイオードを記載しているが、トリガ素子は、ベース電極とエミッタ電極を短絡させたバイポーラトランジスタやベース電極を開放させたバイポーラトランジスタであっても良い。
【００２７】
図２に示す静電破壊保護回路は、エミッタ電極２とベース電極３を内部回路の接地電位または内部回路における最低電位の端子に接続し、コレクタ電極１を静電破壊から保護する端子に接続する。そしてトリガ素子１９であるツェナーダイオードのアノードを別のベース電極４に接続し、カソードをコレクタ電極１に接続する。
【００２８】
このように構成した静電破壊保護回路は、トリガ素子が接続された端子に静電気が印加されると、その端子の電位が上昇する。端子に印加される電圧がツェナーダイオードの降伏電圧を越えると、ツェナーダイオードに降伏電流が流れ、その電流は別のベース電極４を介してベース領域１２に達し、さらにベース領域１２およびＰ型拡散領域２０の拡散抵抗により、電圧降下を生じながら、エミッタ領域６の直下を通過して、ベース電極３へと流れ込むことになる。トリガ素子１９に印加される電圧がさらに大きくなると、その降伏電流も増加し、エミッタ領域６とその直下のベース領域１２間の電位差も大きくなる。これは静電破壊保護用バイポーラトランジスタであるＮＰＮトランジスタのベース・エミッタ間が順方向にバイアスされた状態であり、このバイポーラトランジスタの活性領域で動作するようになる。
【００２９】
このベース電流は、コレクタ・ベース間の逆バイアス電圧による高電界で発生した電子正孔ペアにより補償されることになり、コレクタ・ベース間には活性領域での動作に必要なベース電流を供給できるよう発生した高電界に相当する電位差が生じている。このコレクタ・ベース間電位差と順方向にバイアスされたベース・エミッタ間の電位差の和が、静電破壊保護回路の保持電圧となる。バイポーラトランジスタのベース電流は主としてエミッタへの少数キャリア注入とベース領域でのキャリア再結合がその要因であり、Ｐ型拡散領域２０を設けることによりキャリア再結合電流が増加する。増加したベース電流を供給するためコレクタ・ベース間にはより高い電位差が生じ、静電破壊保護回路の保持電圧は高くなる。さらに、Ｐ型拡散領域２０の長さによりキャリアの再結合機会が増減することで、ベース電流はＰ拡散領域２０の長さに比例して増減し、コレクタ・ベース間電圧も増減することにより、保持電圧が変化する。
【００３０】
図３は、本発明の静電破壊保護回路においてＰ型拡散領域２０を（ａ）長さ４μｍとした場合（ｂ）長さ８μｍとした場合と、（ｃ）従来の保持電圧を向上させた静電破壊保護回路にトリガ素子を接続した場合の電圧−電流特性を示している。本発明（ａ）および（ｂ）と従来例（ｃ）とを比較すると、本発明の保持電圧が高くなっていることがわかる。また、Ｐ型拡散領域２０の長さが長い程、保持電圧が高くなっていることがわかる。すなわち、本発明の保持電圧は、Ｐ型拡散領域２０の長さに比例することがわかる。したがって、保持電圧をＰ型拡散領域２０の長さによって設定することができる。
【００３１】
なお、図２に示す構成において、エミッタ電極２と第１ベース電極３をメタル配線で短絡せず、両端子の間に抵抗を接続することも可能である。この場合、コレクタ・ベース間接合の降伏電流が抵抗を経由して流れることにより少ない電流でベース・エミッタ間に静電破壊保護回路が動作開始するのに必要な電位差を生じ、動作開始電圧が低下する利点がある。
【符号の説明】
【００３２】
１；コレクタ電極、２；エミッタ電極、３；ベース電極、４；別のベース電極、５；コレクタ電極部拡散領域、６；エミッタ領域、７；ベース電極部拡散領域、８；別のベース電極部拡散領域、９；層間絶縁膜、１０；素子分離層、１２；ベース領域、１３；Ｎ型拡散領域、１４；埋め込み領域、１５；素子分離拡散領域、１６；素子分離埋め込み領域、１７；エピタキシャル領域、１８；半導体基板、１９；トリガ素子、２０；Ｐ型拡散領域
【図１】
2010258337.tif 000003
【図２】
2010258337.tif 000004
【図３】
2010258337.tif 000005
【図４】
2010258337.tif 000006
【図５】
2010258337.tif 000007