(57)【要約】【課題】ドレイン線の書き込み不足、コモン電位のカップリグ変動を減少させた表示装置の提供。【解決手段】１水平ラインの各画素に階調電圧を供給する１水平期間を第１期間、第２期間、および第３期間に分割し、Ｒ、Ｇ、Ｂのそれぞれのドレイン線に階調電圧を時分割で供給させる時分割駆動回路を備える表示装置であって、  各画素の階調電圧を上位、中位、下位の各レンジに分け、Ｒ、Ｇ、Ｂの各階調電圧レンジが同レンジ、またはＲ、Ｇの各階調電圧レンジが中位である場合に、  第１期間ではＲのドレイン線とＧのドレイン線を選択すると同時にＲの階調電圧を印加し、第２期間ではＧのドレイン線とＢのドレイン線を選択すると同時にＧの階調電圧を印加し、第３期間ではＢのドレイン線を選択すると同時にＢの階調電圧を印加する回路を備える。【選択図】図１
2010044187.tif 000002
【特許請求の範囲】
【請求項１】
１水平ラインの各画素に階調電圧を供給する１水平期間を第１期間、第２期間、および第３期間に分割し、Ｒ、Ｇ、Ｂのそれぞれのドレイン線に階調電圧を時分割で供給させる時分割駆動回路を備える表示装置であって、
各画素の階調電圧を上位、中位、下位の各レンジに分け、Ｒ、Ｇ、Ｂの各階調電圧レンジが同レンジ、またはＲ、Ｇの各階調電圧レンジが中位である場合に、
第１期間ではＲのドレイン線とＧのドレイン線を選択すると同時にＲの階調電圧を印加し、第２期間ではＧのドレイン線とＢのドレイン線を選択すると同時にＧの階調電圧を印加し、第３期間ではＢのドレイン線を選択すると同時にＢの階調電圧を印加する回路を備えることを特徴とする表示装置。
【請求項２】
１水平ラインの各画素に階調電圧を供給する１水平期間を第１期間、第２期間、および第３期間に分割し、Ｒ、Ｇ、Ｂのそれぞれのドレイン線に階調電圧を時分割で供給させる時分割駆動回路を備える表示装置であって、
各画素の階調電圧を上位、中位、下位の各レンジに分け、Ｒ、Ｂの各階調電圧レンジが同レンジ、またはＲ、Ｇ、Ｂの各階調電圧レンジが異なりＲの階調電圧レンジが中位である場合に、
第１期間ではＲのドレイン線とＢのドレイン線を選択すると同時にＲの階調電圧を印加し、第２期間ではＧのドレイン線を選択すると同時にＧの階調電圧を印加し、第３期間ではＢのドレイン線を選択すると同時にＢの階調電圧を印加する回路を備えることを特徴とする表示装置。
【請求項３】
１水平ラインの各画素に階調電圧を供給する１水平期間を第１期間、第２期間、および第３期間に分割し、Ｒ、Ｇ、Ｂのそれぞれのドレイン線に階調電圧を時分割で供給させる時分割駆動回路を備える表示装置であって、
各画素の階調電圧を上位、中位、下位の各レンジに分け、Ｇ、Ｂの各階調電圧レンジが同レンジ、またはＲ、Ｇ、Ｂの各階調電圧レンジが異なりＧの階調電圧レンジが中位である場合に、
第１期間ではＲのドレイン線を選択すると同時にＲの階調電圧を印加し、第２期間ではＧのドレイン線とＢのドレイン線を選択すると同時にＧの階調電圧を印加し、第３期間ではＢのドレイン線を選択すると同時にＢの階調電圧を印加する回路を備えることを特徴とする表示装置。
【請求項４】
１水平ラインの各画素に階調電圧を供給する１水平期間を第１期間、第２期間、および第３期間に分割し、Ｒ、Ｇ、Ｂのそれぞれのドレイン線に階調電圧を時分割で供給させる時分割駆動回路を備える表示装置であって、
各画素の階調電圧を上位、中位、下位の各レンジに分け、Ｇ、Ｂの各階調電圧レンジが同レンジである場合に、
第１期間ではＲのドレイン線とＧのドレイン線を選択すると同時にＲの階調電圧を印加し、第２期間ではＧのドレイン線を選択すると同時にＧの階調電圧を印加し、第３期間ではＢのドレイン線を選択すると同時にＢの階調電圧を印加する回路を備えることを特徴とする表示装置。
【請求項５】
１水平ラインの各画素に階調電圧を供給する１水平期間を第１期間、第２期間、および第３期間に分割し、Ｒ、Ｇ、Ｂのそれぞれのドレイン線に階調電圧を時分割で供給させる時分割駆動回路を備える表示装置であって、
各画素の階調電圧を上位、中位、下位の各レンジに分け、Ｒ、Ｇ、Ｂの各階調電圧レンジが異なりＢの階調電圧レンジが中位である場合に、
第１期間ではＲのドレイン線を選択すると同時にＲの階調電圧を印加し、第２期間ではＧのドレイン線を選択すると同時にＧの階調電圧を印加し、第３期間ではＢのドレイン線を選択すると同時にＢの階調電圧を印加する回路を備えることを特徴とする表示装置。
【請求項６】
１水平ライン毎に、請求項１ないし請求項５に記載の各回路が切り替わって動作することを特徴とする表示装置。
【請求項７】
複数のドレイン線を選択した場合、その選択の期間は、１つのドレイン線を選択した期間よりも長くすることを特徴とする請求項１ないし請求項４のいずれかに記載の表示装置。
【請求項８】
１水平ラインの各画素に階調電圧を供給する１水平期間を複数の期間に分割し、それぞれの分割期間に、Ｒ、Ｇ、Ｂのそれぞれのドレイン線に階調電圧を供給させる駆動回路を備える表示装置であって、
各画素の階調電圧を上位、中位、下位の各レンジに分け、Ｒ、Ｇ、Ｂの各階調電圧レンジが同レンジ、またはＲ、Ｇ、Ｂのうちの２つが中位である場合に、
前記駆動回路は、
第１期間ではＲ、Ｇ、Ｂのうちの何れか２つのドレイン線または中位の２つのドレイン線を選択して、何れか２つのうちの何れか１つの階調電圧または中位の２つのうちの何れか１つの階調電圧を印加し、
第２期間では何れか２つのうちの他の１つとＲ、Ｇ、Ｂのうちの他の１つを含む２つのドレイン線または中位の２つのうちの他の１つとＲ、Ｇ、Ｂのうちの他の１つを含む２つのドレイン線を選択して、何れか２つのうちの他の１つの階調電圧または中位の２つのうちの他の１つの階調電圧を印加し、
第３期間ではＲ、Ｇ、Ｂのうちの他の１つのドレイン線を選択して、Ｒ、Ｇ、Ｂのうちの他の１つの階調電圧を印加することを特徴とする表示装置。
【請求項９】
１水平ラインの各画素に階調電圧を供給する１水平期間を複数の期間に分割し、それぞれの分割期間に、Ｒ、Ｇ、Ｂのそれぞれのドレイン線に階調電圧を供給させる駆動回路を備える表示装置であって、
各画素の階調電圧を上位、中位、下位の各レンジに分け、Ｒ、Ｇ、Ｂのうちの２つの各階調電圧レンジが同レンジ、またはＲ、Ｇ、Ｂの各階調電圧レンジが異なり、そのうちの１つの階調電圧レンジが中位である場合に、
前記駆動回路は、
第１期間では同レベルの２つのドレイン線または中位と他のレベルを含むドレイン線を選択して、同レベルのうち何れか１つの階調電圧または中位の階調電圧を印加し、
第２期間では同レベル以外の他のドレイン線または中位と他のレベル以外のドレイン線を選択して、同レベル以外の他の階調電圧または中位と他のレベル以外の階調電圧を印加し、
第３期間ではＲ、Ｇ、Ｂのうちの他の残りの１つのドレイン線を選択して、Ｒ、Ｇ、Ｂのうちの他の残りの１つの階調電圧を印加することを特徴とする表示装置。
【請求項１０】
１水平ラインの各画素に階調電圧を供給する１水平期間を複数の期間に分割し、それぞれの分割期間に、Ｒ、Ｇ、Ｂのそれぞれのドレイン線に階調電圧を供給させる駆動回路を備える表示装置であって、
各画素の階調電圧を上位、中位、下位の各レンジに分け、Ｒ、Ｇ、Ｂのうちの２つの各階調電圧レンジが同レンジ、またはＲ、Ｇ、Ｂの各階調電圧レンジが異なりそのうちの１つの階調電圧レンジが中位である場合に、
前記駆動回路は、
第１期間では同レンジ以外の１つのドレイン線または中位以外の１つのドレイン線を選択して、同レンジ以外の一つの階調電圧または中位以外の１つの階調電圧を印加し、
第２期間では同レンジ以外の他のドレイン線または中位以外の他のドレイン線を選択して、同レンジ以外の他の階調電圧または中位以外の他の階調電圧を印加し、
第３期間ではＲ、Ｇ、Ｂのうちの他の残りの１つのドレイン線を選択して、Ｒ、Ｇ、Ｂのうちの他の残りの１つの階調電圧を印加することを特徴とする表示装置。
【請求項１１】
１水平ラインの各画素に階調電圧を供給する１水平期間を複数の期間に分割し、それぞれの分割期間に、Ｒ、Ｇ、Ｂのそれぞれのドレイン線に階調電圧を供給させる駆動回路を備える表示装置であって、
各画素の階調電圧を上位、中位、下位の各レンジに分け、Ｒ、Ｇ、Ｂのうち２つの各階調電圧レンジが同レンジである場合に、
前記駆動回路は、
第１期間では同レンジ以外のドレイン線と同レンジのうち１つのドレイン線を選択して、同レンジ以外の階調電圧を印加し、
第２期間では同レンジのうちの１つのドレイン線を選択して、同レンジのうちの１つの階調電圧を印加し、
第３期間ではＲ、Ｇ、Ｂのうちの他の残りの１つのドレイン線を選択して、Ｒ、Ｇ、Ｂのうちの他の残りの１つの階調電圧を印加することを特徴とする表示装置。
【請求項１２】
１水平ラインの各画素に階調電圧を供給する１水平期間を複数の期間に分割し、それぞれの分割期間に、Ｒ、Ｇ、Ｂのそれぞれのドレイン線に階調電圧を供給させる駆動回路を備える表示装置であって、
各画素の階調電圧を上位、中位、下位の各レンジに分け、Ｒ、Ｇ、Ｂの各階調電圧レンジが異なり、そのうちの一つの階調電圧レンジが中位である場合に、
前記駆動回路は、
第１期間ではＲ、Ｇ、Ｂのうち中位以外の１つのドレイン線を選択して、Ｒ、Ｇ、Ｂのうち中位以外の１つの階調電圧を印加し、
第２期間ではＲ、Ｇ、Ｂのうち中位以外の他のドレイン線を選択して、Ｒ、Ｇ、Ｂのうち中位以外の他の階調電圧を印加し、
第３期間ではＲ、Ｇ、Ｂのうちの他の残りの１つのドレイン線を選択して、Ｒ、Ｇ、Ｂのうちの他の残りの１つの階調電圧を印加することを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に係り、ＲＧＢ時分割駆動回路が備えられている表示装置に関する。
【背景技術】
【０００２】
アクティブ・マトリックス型の液晶表示装置は、行方向に配列される複数の画素からなる画素群を選択し、この選択のタイミングに合わせ、列方向に配列される各画素に共通に接続された信号線（ドレイン線）を通して前記画素群の各画素に映像信号（階調電圧）を供給するようになっている。
【０００３】
また、行方向に配列される画素群は、たとえば、その一方の側からたとえばＲ（赤）、Ｇ（緑）、Ｂ（青）、Ｒ（赤）、Ｇ（緑）、……の各カラーフィルタを備える画素から構成され、各カラーフィルタの色は列方向の各画素において同一となっている。
【０００４】
この場合、互いに隣接してＲ、Ｇ、Ｂの各カラーフィルタを備える３個の画素をカラー表示の単位画素とし、前記画素群の選択の際に、それぞれのカラー表示における単位画素に、Ｒ、Ｇ、Ｂ毎の各階調電圧が一度に供給されるように構成していた。
【０００５】
しかし、近年、前記画素群の各画素に階調電圧を供給する１水平期間を３分割し、Ｒ、Ｇ、Ｂのそれぞれのドレイン線に階調電圧を時分割で供給させる時分割駆動回路を備えるようにしたものが知られるに至っている。このようにすることによって、ドレイン線における入力端子の数は１／３になり、該ドレイン線に階調電圧を供給させる駆動回路（映像信号駆動回路）の規模も１／３に低減させる効果を奏するようになる。時分割駆動回路を備えた液晶表示装置はたとえば下記特許文献１に開示がなされている。
【０００６】
なお、液晶表示装置は、各画素に独立に液晶を駆動させるため、該画素には一対の電極が備えられ、その一方の電極は、映像信号が供給される画素電極として形成され、他方の電極は、前記映像信号に対して基準になる信号が供給される対向電極として形成されている。そして、各対向電極にはコモン線を介して基準信号が供給されるようになっており、このコモン線は、絶縁膜を介して前記ドレイン線と交差するようにして形成されている。
【特許文献１】特開２０００−２７５６１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、このような液晶表示装置は、上述した時分割駆動によって、各ドレイン線に供給される階調電圧の印加時間は短くなってしまうことになる。このことは、液晶表示装置において、さらに高精細化、高解像度化がなされ、１水平期間が短くなることによって加速されることになる。
【０００８】
このため、ドレイン線およびコモン線の負荷も大きくなり、ドレイン線の電位が所望の電位まで収束できず（ドレイン線の書き込み不足）、また、ドレイン線に印加された階調電圧の変化にともない、ドレイン線とコモン線との間の寄生容量を介して、コモン線の電位が変動（コモン電位のカップリング変動）してしまうという不都合が生じることになる。したがって、１水平期間内にコモン電位が所望の電位まで収束しきれず、所望の輝度が得られなくなってしまう。
【０００９】
本発明は、ドレイン線の書き込み不足、コモン電位のカップリグ変動を減少させた表示装置を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の構成は、たとえば、以下のようなものとすることができる。
【００１１】
（１）本発明の表示装置は、たとえば、１水平ラインの各画素に階調電圧を供給する１水平期間を第１期間、第２期間、および第３期間に分割し、Ｒ、Ｇ、Ｂのそれぞれのドレイン線に階調電圧を時分割で供給させる時分割駆動回路を備える表示装置であって、
各画素の階調電圧を上位、中位、下位の各レンジに分け、Ｒ、Ｇ、Ｂの各階調電圧レンジが同レンジ、またはＲ、Ｇの各階調電圧レンジが中位である場合に、
第１期間ではＲのドレイン線とＧのドレイン線を選択すると同時にＲの階調電圧を印加し、第２期間ではＧのドレイン線とＢのドレイン線を選択すると同時にＧの階調電圧を印加し、第３期間ではＢのドレイン線を選択すると同時にＢの階調電圧を印加する回路を備えることを特徴とする。
【００１２】
（２）本発明の表示装置は、たとえば、１水平ラインの各画素に階調電圧を供給する１水平期間を第１期間、第２期間、および第３期間に分割し、Ｒ、Ｇ、Ｂのそれぞれのドレイン線に階調電圧を時分割で供給させる時分割駆動回路を備える表示装置であって、
各画素の階調電圧を上位、中位、下位の各レンジに分け、Ｒ、Ｂの各階調電圧レンジが同レンジ、またはＲ、Ｇ、Ｂの各階調電圧レンジが異なりＲの階調電圧レンジが中位である場合に、
第１期間ではＲのドレイン線とＢのドレイン線を選択すると同時にＲの階調電圧を印加し、第２期間ではＧのドレイン線を選択すると同時にＧの階調電圧を印加し、第３期間ではＢのドレイン線を選択すると同時にＢの階調電圧を印加する回路を備えることを特徴とする。
【００１３】
（３）本発明の表示装置は、たとえば、１水平ラインの各画素に階調電圧を供給する１水平期間を第１期間、第２期間、および第３期間に分割し、Ｒ、Ｇ、Ｂのそれぞれのドレイン線に階調電圧を時分割で供給させる時分割駆動回路を備える表示装置であって、
各画素の階調電圧を上位、中位、下位の各レンジに分け、Ｇ、Ｂの各階調電圧レンジが同レンジ、またはＲ、Ｇ、Ｂの各階調電圧レンジが異なりＧの階調電圧レンジが中位である場合に、
第１期間ではＲのドレイン線を選択すると同時にＲの階調電圧を印加し、第２期間ではＧのドレイン線とＢのドレイン線を選択すると同時にＧの階調電圧を印加し、第３期間ではＢのドレイン線を選択すると同時にＢの階調電圧を印加する回路を備えることを特徴とする。
【００１４】
（４）本発明の表示装置は、たとえば、１水平ラインの各画素に階調電圧を供給する１水平期間を第１期間、第２期間、および第３期間に分割し、Ｒ、Ｇ、Ｂのそれぞれのドレイン線に階調電圧を時分割で供給させる時分割駆動回路を備える表示装置であって、
各画素の階調電圧を上位、中位、下位の各レンジに分け、Ｇ、Ｂの各階調電圧レンジが同レンジである場合に、
第１期間ではＲのドレイン線とＧのドレイン線を選択すると同時にＲの階調電圧を印加し、第２期間ではＧのドレイン線を選択すると同時にＧの階調電圧を印加し、第３期間ではＢのドレイン線を選択すると同時にＢの階調電圧を印加する回路を備えることを特徴とする。
【００１５】
（５）本発明の表示装置は、たとえば、１水平ラインの各画素に階調電圧を供給する１水平期間を第１期間、第２期間、および第３期間に分割し、Ｒ、Ｇ、Ｂのそれぞれのドレイン線に階調電圧を時分割で供給させる時分割駆動回路を備える表示装置であって、
各画素の階調電圧を上位、中位、下位の各レンジに分け、Ｒ、Ｇ、Ｂの各階調電圧レンジが異なりＢの階調電圧レンジが中位である場合に、
第１期間ではＲのドレイン線を選択すると同時にＲの階調電圧を印加し、第２期間ではＧのドレイン線を選択すると同時にＧの階調電圧を印加し、第３期間ではＢのドレイン線を選択すると同時にＢの階調電圧を印加する回路を備えることを特徴とする。
【００１６】
（６）本発明の表示装置は、たとえば、１水平ライン毎に、（１）ないし（５）に記載の各回路が切り替わって動作することを特徴とする表示装置。
【００１７】
（７）本発明の表示装置は、たとえば、（１）ないし（４）のいずれかにおいて、複数のドレイン線を選択した場合、その選択の期間は、１つのドレイン線を選択した期間よりも長くすることを特徴とする。
【００１８】
（８）本発明の表示装置は、たとえば、１水平ラインの各画素に階調電圧を供給する１水平期間を複数の期間に分割し、それぞれの分割期間に、Ｒ、Ｇ、Ｂのそれぞれのドレイン線に階調電圧を供給させる駆動回路を備える表示装置であって、
各画素の階調電圧を上位、中位、下位の各レンジに分け、Ｒ、Ｇ、Ｂの各階調電圧レンジが同レンジ、またはＲ、Ｇ、Ｂのうちの２つが中位である場合に、
前記駆動回路は、
第１期間ではＲ、Ｇ、Ｂのうちの何れか２つのドレイン線または中位の２つのドレイン線を選択して、何れか２つのうちの何れか１つの階調電圧または中位の２つのうちの何れか１つの階調電圧を印加し、
第２期間では何れか２つのうちの他の１つとＲ、Ｇ、Ｂのうちの他の１つを含む２つのドレイン線または中位の２つのうちの他の１つとＲ、Ｇ、Ｂのうちの他の１つを含む２つのドレイン線を選択して、何れか２つのうちの他の１つの階調電圧または中位の２つのうちの他の１つの階調電圧を印加し、
第３期間ではＲ、Ｇ、Ｂのうちの他の１つのドレイン線を選択して、Ｒ、Ｇ、Ｂのうちの他の１つの階調電圧を印加することを特徴とする。
【００１９】
（９）本発明の表示装置は、たとえば、１水平ラインの各画素に階調電圧を供給する１水平期間を複数の期間に分割し、それぞれの分割期間に、Ｒ、Ｇ、Ｂのそれぞれのドレイン線に階調電圧を供給させる駆動回路を備える表示装置であって、
各画素の階調電圧を上位、中位、下位の各レンジに分け、Ｒ、Ｇ、Ｂのうちの２つの各階調電圧レンジが同レンジ、またはＲ、Ｇ、Ｂの各階調電圧レンジが異なり、そのうちの１つの階調電圧レンジが中位である場合に、
前記駆動回路は、
第１期間では同レベルの２つのドレイン線または中位と他のレベルを含むドレイン線を選択して、同レベルのうち何れか１つの階調電圧または中位の階調電圧を印加し、
第２期間では同レベル以外の他のドレイン線または中位と他のレベル以外のドレイン線を選択して、同レベル以外の他の階調電圧または中位と他のレベル以外の階調電圧を印加し、
第３期間ではＲ、Ｇ、Ｂのうちの他の残りの１つのドレイン線を選択して、Ｒ、Ｇ、Ｂのうちの他の残りの１つの階調電圧を印加することを特徴とする。
【００２０】
（１０）本発明の表示装置は、たとえば、１水平ラインの各画素に階調電圧を供給する１水平期間を複数の期間に分割し、それぞれの分割期間に、Ｒ、Ｇ、Ｂのそれぞれのドレイン線に階調電圧を供給させる駆動回路を備える表示装置であって、
各画素の階調電圧を上位、中位、下位の各レンジに分け、Ｒ、Ｇ、Ｂのうちの２つの各階調電圧レンジが同レンジ、またはＲ、Ｇ、Ｂの各階調電圧レンジが異なりそのうちの１つの階調電圧レンジが中位である場合に、
前記駆動回路は、
第１期間では同レンジ以外の１つのドレイン線または中位以外の１つのドレイン線を選択して、同レンジ以外の一つの階調電圧または中位以外の１つの階調電圧を印加し、
第２期間では同レンジ以外の他のドレイン線または中位以外の他のドレイン線を選択して、同レンジ以外の他の階調電圧または中位以外の他の階調電圧を印加し、
第３期間ではＲ、Ｇ、Ｂのうちの他の残りの１つのドレイン線を選択して、Ｒ、Ｇ、Ｂのうちの他の残りの１つの階調電圧を印加することを特徴とする。
【００２１】
（１１）本発明の表示装置は、たとえば、１水平ラインの各画素に階調電圧を供給する１水平期間を複数の期間に分割し、それぞれの分割期間に、Ｒ、Ｇ、Ｂのそれぞれのドレイン線に階調電圧を供給させる駆動回路を備える表示装置であって、
各画素の階調電圧を上位、中位、下位の各レンジに分け、Ｒ、Ｇ、Ｂのうち２つの各階調電圧レンジが同レンジである場合に、
前記駆動回路は、
第１期間では同レンジ以外のドレイン線と同レンジのうち１つのドレイン線を選択して、同レンジ以外の階調電圧を印加し、
第２期間では同レンジのうちの１つのドレイン線を選択して、同レンジのうちの１つの階調電圧を印加し、
第３期間ではＲ、Ｇ、Ｂのうちの他の残りの１つのドレイン線を選択して、Ｒ、Ｇ、Ｂのうちの他の残りの１つの階調電圧を印加することを特徴とする。
【００２２】
（１２）本発明の表示装置は、たとえば、１水平ラインの各画素に階調電圧を供給する１水平期間を複数の期間に分割し、それぞれの分割期間に、Ｒ、Ｇ、Ｂのそれぞれのドレイン線に階調電圧を供給させる駆動回路を備える表示装置であって、
各画素の階調電圧を上位、中位、下位の各レンジに分け、Ｒ、Ｇ、Ｂの各階調電圧レンジが異なり、そのうちの一つの階調電圧レンジが中位である場合に、
前記駆動回路は、
第１期間ではＲ、Ｇ、Ｂのうち中位以外の１つのドレイン線を選択して、Ｒ、Ｇ、Ｂのうち中位以外の１つの階調電圧を印加し、
第２期間ではＲ、Ｇ、Ｂのうち中位以外の他のドレイン線を選択して、Ｒ、Ｇ、Ｂのうち中位以外の他の階調電圧を印加し、
第３期間ではＲ、Ｇ、Ｂのうちの他の残りの１つのドレイン線を選択して、Ｒ、Ｇ、Ｂのうちの他の残りの１つの階調電圧を印加することを特徴とする。
【００２３】
なお、上記した構成はあくまで一例であり、本発明は、技術的思想を逸脱しない範囲内で適宜変更が可能である。また、上記した構成以外の本発明の構成の例は、本願明細書全体の記載または図面から明らかにされる。
【発明の効果】
【００２４】
このように構成した表示装置は、ドレイン線の書き込み不足、コモン電位のカップリグ変動を減少させることができる。
【００２５】
本発明のその他の効果については、明細書全体の記載から明らかにされる。
【発明を実施するための最良の形態】
【００２６】
本発明の実施例を、図面を参照しながら説明する。なお、各図および各実施例において、同一または類似の構成要素には同じ符号を付し、説明を省略する。
【００２７】
〈実施例１〉
図１は、本発明の表示装置の概略を示すブロック図である。
【００２８】
図１において、液晶表示パネル１１４があり、この液晶表示パネル１１４には画素部１１６を有する。画素部１１６は複数の画素がマトリックス状に配置されて構成される。
【００２９】
画素部１１６において、行方向に配列される各画素の画素群はコモン/ゲート駆動回路１１３によって選択され、その選択のタイミングに合わせて、列方向に共通に接続された信号線（ドレイン線）を介して、前記各画素に映像信号が供給されるようになっている。各列の行方向に配列される各画素は、たとえば図中左側から、赤（Ｒ）、緑（Ｇ）、青（Ｂ）を担当する画素が順次繰り返されて配列されている。図中左側から、カラー用の単位画素を、それぞれ（Ｒ０、Ｇ０、Ｂ０）、（Ｒ１、Ｇ１、Ｂ１）、……、（Ｒｎ、Ｇｎ、Ｂｎ）の複数の画素ごとによって構成している。各列の行方向に配列された各画素への映像信号は、時分割ＳＷ１１５を介して、時分割に供給されるようになっている。
【００３０】
図１中、システムＩ／Ｆ１０２を介して、レジスタ部１０３には、インストラクションのデータが格納され、これらデータは各ブロックへ出力するようになっている。例えば、フレーム周波数、駆動ライン数、データ電圧切り換えタイミングなどに関するインストラクションのデータは、タイミング生成部１０６へ出力されるようになっている。また、駆動電圧に関するインストラクションは、基準電圧生成部１０９へ出力されるようになっている。なお、表示データも一旦レジスタ部１０３に格納され、表示位置を指示するインストラクションなどと共に、メモリ制御部１０４へ出力されるようになっている。
【００３１】
表示メモリ１０５に格納されたＲＧＢ毎の表示データは、マルチプレクサ部１０７を介して、Ｒ→Ｇ→Ｂのデータ順として、データ電圧選択部１１０に出力されるようになっている。この場合、マルチプレクサ部１０７はタイミング生成部１０６より出力された制御信号によって制御されるようになっている。
【００３２】
データ電圧選択部１１０からの信号は、オペアンプ部１１２を通して階調電圧Ｄ０、Ｄ１、……、Ｄｎとして出力される。時分割ＳＷ１１５は、オペアンプ部１１２より出力された階調電圧を、タイミング生成部１０６より出力された制御信号に応じて、時分割にてＲ線（列方向に配置される赤色担当の画素に共通に接続されたドレイン線）、Ｇ線（列方向に配置される緑色担当の画素に共通に接続されたドレイン線）、Ｂ線（列方向に配置される青色担当の画素に共通に接続されたドレイン線）に供給されるようになっている。
【００３３】
なお、図中、基準電圧生成部１０９に入力されるＶｃｉは、入力の電源電圧を示している。
【００３４】
図２（ａ）は、図１に示したマルチプレクサ部１０７の一実施例を示す具体的回路図である。マルチプレクサ部１０７は、タイミング生成部１０６にて生成された制御信号ＳＲ／ＳＧ／ＳＢに応じて、表示メモリ１０５から入力された表示データをシリアルに出力するようになっている。また、図２（ｂ）は、図１に示した時分割ＳＷ１１５の一実施例を示す具体的回路である。時分割ＳＷ１１５は、タイミング生成部１０６にて生成された制御信号ＳＬＲ／ＳＬＧ／ＳＬＢに応じて、オペアンプ部１１２より入力された階調電圧をパラレルにＲ線／Ｇ線／Ｂ線に供給するようになっている。
【００３５】
図３（ａ）は、図１に示したメモリ制御部１０４の一実施例を示す具体的回路図である。メモリ制御部１０４は、表示メモリリード／ライト制御回路３００、表示データ階調範囲判定回路３０１、および駆動波形選定回路３０２を備える。メモリ制御部１０４には、表示データ、タイミング信号、レジスタデータが入力され、表示メモリリード／ライト制御回路３００を介して、表示メモリ制御信号、表示メモリリード／ライトデータが出力されるようになっている。また、前記表示データ、タイミング信号、レジスタデータは、表示データ階調範囲判定回路３０１を介してＲＡＮＧＥデータを生成するようになっている。そして、このＲＡＮＧＥデータは、駆動波形選定回路３０２を介して、カウンタ値（Ｃ１〜Ｃ５）を生成するようになっている。
【００３６】
ここで、表示メモリリード／ライト制御回路３００は、表示位置を示すインストラクションデータである"ＤＣ"と、図１に示したタイミング生成部１０６によって生成されたタイミング信号（垂直同期信号／水平同期信号／表示データ有効信号）に応じ、図１に示した表示メモリ１０５への表示データのリード／ライト制御を行う回路となっている。
【００３７】
また、表示データ階調範囲判定回路３０１は、表示データの階調レンジが上位／中位／下位レンジであるか否かを判断し、その結果をＲＡＮＧＥデータとして駆動波形選定回路３０２に出力する回路となっている。なお、表示データの階調レンジが上位／中位／下位レンジのいずれに属するかを判定するため、下位レンジの最上階調番号を示したインストラクションデータである「ＬＲ」と、中位レンジの最上階調番号を示したインストラクションデータである「ＭＲ」を用い、判定するようになっている。
【００３８】
駆動波形選定回路３０２は、入力されたＲＡＮＧＥデータによって、最も書込みに適した駆動方式を選定するための判断材料として、１水平ラインでの表示データにて最も使用頻度が高い駆動波形を示すカウンタ値（Ｃ１〜Ｃ５）を生成する回路となっている。
【００３９】
図３（ｂ）は前述したＲＡＮＧＥデータと駆動方式との対応表を示し、該駆動方式は、ＣＡＳＥ（１）、ＣＡＳＥ（２）、ＣＡＳＥ（３）、ＣＡＳＥ（４）、ＣＡＳＥ（５）の５つに大別されるようになっている。図３（ｂ）に示すように、ＲＡＮＧＥデータとして、Ｒ、Ｇ、Ｂ各表示データの階調レンジが同レンジ、またはＲ、Ｇ各表示データが中位レンジの際には、ＣＡＳＥ（１）の駆動方式が採用される。また、ＲＡＮＧＥデータとして、Ｒ、Ｂ各表示データの階調レンジが同レンジ、またはＲ、Ｇ、Ｂの各表示データの階調レンジが全て異なり、且つＲの表示データの階調レンジが中位レンジの際には、ＣＡＳＥ（２）の駆動方式が採用される。また、ＲＡＮＧＥデータとして、Ｒ、Ｂ各表示データの階調レンジが同レンジ、またはＲ、Ｇ、Ｂ各表示データの階調レンジが全て異なり、且つＲの表示データの階調レンジが中位レンジの際には、ＣＡＳＥ（３）の駆動方式が採用される。また、ＲＡＮＧＥデータとして、Ｒ、Ｇ各表示データの階調レンジが同レンジの際には、ＣＡＳＥ（４）の駆動方式が採用される。そして、ＲＡＮＧＥデータとして、Ｒ、Ｇ、Ｂ各表示データの階調レンジが全て異なり、且つＢの表示データの階調レンジが中位レンジの際には、ＣＡＳＥ（５）の駆動方式が採用される。
【００４０】
図４（ａ）は、表示データ階調範囲判定回路３０１における処理の一実施例を示すフローチャートである。また、図４（ｂ）は、駆動波形選定回路３０２における処理の一実施例を示すフローチャートである。
【００４１】
図４（ａ）において、表示データ階調範囲判定回路３０１は、１画素単位の表示データ（例として24bitデータで示す）を、ＲＧＢ毎の表示データ（例として8bit）に切り分け、ＲＧＢの表示データのそれぞれに対して、上記したＬＲ／ＭＲと比較することで、階調レンジを判定し、上位／中位／下位レンジを示す2bit符号として表すようになっている。また、Ｒの表示データの階調レンジを示すＲＤ、Ｇの表示データの階調レンジを示すＧＤ、Ｂの表示データの階調レンジを示すＢＤに、上記上位（11ｂ）／中位（10ｂ）／下位（00ｂ）レンジを示す2bit符号を入力し、ＲＤ／ＧＤ／ＢＤのデータをＲＡＮＧＥデータに入力し、駆動波形選定回路３０２に出力するようになっている。なお、この処理は１水平ラインでの有効表示データ分（例えば、ＶＧＡでは４８０回）行うようになっており、有効表示データが終了しだい、処理終了を示す符号010101bをＲＡＮＧＥデータに入力し、駆動波形選定回路３０２に出力する。
【００４２】
図４（ｂ）において、駆動波形選定回路３０２は、表示データ階調範囲選定回路３０１から入力されたＲＡＮＧＥデータより、図３（ｂ）で示した駆動方式の対応表を基に、駆動方式を示すＣ1〜Ｃ５のカウント値をインクリメントし、ＲＡＮＧＥデータが010101b（処理終了を示す符号）の入力時にＣ１〜Ｃ５のカウンタ値をタイミング生成部１０６に出力するようになっている。
【００４３】
図５は、表示データを階調電圧として生成し、該階調電圧を液晶表示パネル１１４に供給するまでのタイミングチャートを示した図である。図中ＳＬＲ／ＳＬＧ／ＳＬＢは、時分割ＳＷ１１５に出力される制御信号の駆動波形を示し、１水平ライン毎に選定されるようになっている。この制御信号ＳＬＲ／ＳＬＧ／ＳＬＢは、メモリ制御部１０４から入力されたＣ１〜Ｃ５のカウンタ値を基に、タイミング生成部１０６から出力されるようになっている。
【００４４】
図５において、例えば、Ｃ１が最多カウンタ値であった場合、図中ＣＡＳＥ（１）のＳＬＲ／ＳＬＧ／ＳＬＢに示す波形となる制御信号を出力する。すなわち、ＣＡＳＥ（１）では、t1期間にてＲ線とＧ線を選択すると同時にＲの階調電圧を印加し、t2期間にてＧ線とＢ線を選択すると同時にＧの階調電圧を印加し、t3期間にてＢ線を選択すると同時にＢの階調電圧を印加する時分割駆動方式となる。この時分割駆動方式は、t1期間においてＧ線にＲの階調電圧をプリチャージし、t2期間においてＢ線にＧの階調電圧をプリチャージすることとなる。
【００４５】
また、Ｃ２が最多カウンタ値であった場合、図中ＣＡＳＥ（２）のＳＬＲ／ＳＬＧ／ＳＬＢに示す波形となる制御信号を出力する。すなわち、ＣＡＳＥ（２）では、t1期間にてＲ線とＢ線を選択すると同時にＲの階調電圧を印加し、t2期間にてＧ線を選択すると同時にＧの階調電圧を印加し、t3期間にてＢ線を選択すると同時にＢの階調電圧を印加する時分割駆動方式となる。この時分割駆動方式は、t1期間においてＢ線にＲの階調電圧をプリチャージすることとなる。
【００４６】
また、Ｃ３が最多カウンタ値であった場合、図中ＣＡＳＥ（３）のＳＬＲ／ＳＬＧ／ＳＬＢに示す波形となる制御信号を出力する。すなわち、ＣＡＳＥ（３）では、t1期間にてＲ線を選択すると同時にＲの階調電圧を印加し、t2期間にてＧ線とＢ線を選択すると同時にＧの階調電圧を印加し、t3期間にてＢ線を選択すると同時にＢの階調電圧を印加する時分割駆動方式となる。この時分割駆動方式は、t2期間においてＢ線にＧの階調電圧をプリチャージすることとなる。
【００４７】
また、Ｃ４が最多カウンタ値であった場合、図中ＣＡＳＥ（４）のＳＬＲ／ＳＬＧ／ＳＬＢに示す波形となる制御信号を出力する。すなわち、ＣＡＳＥ（４）では、t1期間にてＲ線とＧ線を選択すると同時にＲの階調電圧を印加し、t2期間にてＧ線を選択すると同時にＧの階調電圧を印加し、t3期間にてＢ線を選択すると同時にＢの階調電圧を印加する時分割駆動方式となる。この時分割駆動方式は、t1期間においてＧ線にＲの階調電圧をプリチャージすることとなる。
【００４８】
さらに、Ｃ５が最多カウンタ値であった場合、図中ＣＡＳＥ（５）のＳＬＲ／ＳＬＧ／ＳＬＢに示す波形となる制御信号を出力する。これは通常のＲＧＢ時分割駆動と同様で、t1期間にてＲ線を選択すると同時にＲの階調電圧を印加し、t2期間にてＧ線を選択すると同時にＧの階調電圧を印加し、t3期間にてＢ線を選択すると同時にＢの階調電圧を印加する時分割駆動方式となる。
【００４９】
本実施例では、ＳＲ／ＳＧ／ＳＢの制御信号は１種類（Ｒ→Ｇ→Ｂのデータ順）であるため、Ｃ１〜Ｃ５のカウンタ値とは関わりない。
【００５０】
なお、t1/t2/t3と示した期間は、図上では同期間であるが、例えば複数のドレイン線を選択する期間では、ドレイン線１本のみを選択する期間より長くとるようにしてもよい。これは、複数のドレイン線を選択したことでオペアンプ部１１２から見えるドレイン線の負荷は倍となり、階調電圧をドレイン線へ印加する時間が長くなり、１水平期間を均等に３分割した期間では収束できない可能性があるからである。このため、複数のドレイン線を選択する期間では長めに設定することで、書込み不足を防ぐようにしてもよい。なお、ドレイン線の負荷が小さい、もしくはオペアンプ部１１２の駆動能力が高い場合は、１水平期間を均等に３分割した期間とするようにできる。
【００５１】
図６は、ＣＡＳＥ（１）において、コモン電位のカップリング変動を通常のＲＧＢ時分割駆動（図６（ａ））と本実施例のＲＧＢ時分割駆動（図６（ｂ））とを比較して示した図である。図６（ａ）、（ｂ）のいずれにあっても、たとえば、Ｒは２５５階調、Ｇは２５５階調、Ｂは２５５階調の場合を示している。図７は、ＣＡＳＥ（２）において、コモン電位のカップリング変動を通常のＲＧＢ時分割駆動（図７（ａ））と本実施例のＲＧＢ時分割駆動（図７（ｂ））とを比較して示した図である。図７（ａ）、（ｂ）のいずれにあっても、たとえば、Ｒは２５５階調、Ｇは０階調、Ｂは２５５階調の場合を示している。図８は、ＣＡＳＥ（３）において、コモン電位のカップリング変動を通常のＲＧＢ時分割駆動（図８（ａ））と本実施例のＲＧＢ時分割駆動（図８（ｂ））とを比較して示した図である。図８（ａ）、（ｂ）のいずれにあっても、たとえば、Ｒは０階調、Ｇは２５５階調、Ｂは２５５階調の場合を示している。図９は、ＣＡＳＥ（４）において、コモン電位のカップリング変動を通常のＲＧＢ時分割駆動（図９（ａ））と本実施例のＲＧＢ時分割駆動（図９（ｂ））とを比較して示した図である。図９（ａ）、（ｂ）のいずれにあっても、たとえば、Ｒは２５５階調、Ｇは２５５階調、Ｂは１２８階調の場合を示している。図１０は、ＣＡＳＥ（５）において、本実施例のＲＧＢ時分割駆動を示した図で、従来のＲＧＢ時分割駆動と同様となっている。図１０は、たとえば、Ｒは２５５階調、Ｇは０階調、Ｂは１２８階調の場合を示している。
【００５２】
図６（ｂ）、図７（ｂ）、図８（ｂ）、図９（ｂ）の各図から明らかなように、いずれにおいても、ｔ１もしくはｔ２期間でプリチャージを行うことで、ｔ３期間でのドレイン線の電位変化をなくし、もしくは電位変化を少なくすることができる。このため、ドレイン線の書込み不足、及びコモン電位のカップリング変動を抑止できるようになる。
【００５３】
また、図１０は通常のＲＧＢ時分割駆動と同様となっているが、ｔ３期間で印加される階調電圧は中位レンジであるため、上位レンジ及び下位レンジと比べ電位変化は小さく、このため、ドレイン線の書込み不足、及びコモン電位のカップリング変動をなくすことができる。
【００５４】
なお、本実施例では、駆動方式を選定する際、Ｃ１〜Ｃ５のカウンタ値の最多カウンタ値となった駆動方式を適用するとしたが、これに限らず、例えばレジスタにてＣ１〜Ｃ５が示す駆動方式に優先順位を設けて、上記優先順位とカウンタ値を鑑みた上で駆動方式を選定するなど、駆動方式の選定方法はユーザの趣向により変更してもよい。
【００５５】
また、本実施例では、階調レンジを上位／中位／下位レンジの３つのレンジに分けたが、これに限らず、ドレイン線への書込み不足及びコモン電位のカップリング変動を改善する時分割駆動方式が選択可能であれば、もっと細かく、またはもっと粗く中位レンジを分けてもよい。
【００５６】
〈実施例２〉
図１１は、表示データを階調電圧として生成し、該階調電圧を液晶表示パネル１１４に供給するまでの実施例２のタイミングチャートを示す図であり、図５および図６に対応した図となっている。
【００５７】
図１１（ａ）では、図５に示したＣＡＳＥ（１）においてプリチャージ方法を変えた場合を示し、その際におけるコモン電位のカップリング変動を図１１（ｃ）に示している。
【００５８】
図５の場合では、Ｂ線のプリチャージ期間はｔ２期間であったが、実施例２ではｔ１期間でプリチャージを行うようになっている。これにより、ドレイン線の電位が大きく変化するのはｔ１期間のみとなり、図５でのＣＡＳＥ（１）の場合と比較し、さらに、ドレイン線の書込み不足、及びコモン電位のカップリング変動を抑止できるようになる。
【００５９】
なお、実施例２では、ｔ１期間にて３本のドレイン線を同時選択していることから、ｔ１期間はｔ２及びｔ３期間より長い時間を設定することが効果的となる。
【００６０】
また、実施例３でのＣＡＳＥ（１）は、ドレイン線の負荷が小さく、またはオペアンプ部１１２の駆動能力が高い場合に適用することが効果的となる。逆に、ドレイン線の負荷が大きく、またはオペアンプ部１１２の駆動能力が低い場合は、図５にて示したＣＡＳＥ（１）を適用することが効果的となる。
【００６１】
〈実施例３〉
図１２は、表示データを階調電圧として生成し、該階調電圧を液晶表示パネル１１４に供給するまでの実施例３のタイミングチャートを示す図であり、図５および図６に対応した図となっている。
【００６２】
図１２（ａ）では、図５に示したＣＡＳＥ（４）においてプリチャージ方法を変えた場合を示し、その際におけるコモン電位のカップリング変動を図１２（ｃ）に示している。
【００６３】
図１２において、マルチプレクス部１０７に入力される制御信号ＳＲ／ＳＧ／ＳＢを、図示の波形とすることで、マルチプレクス部１０７より出力される表示データはＢ→Ｇ→Ｒのデータ順となるようになっている。
【００６４】
時分割ＳＷに入力されるＳＬＲ／ＳＬＧ／ＳＬＢは、B線はｔ１期間にて階調電圧を印加し、R線をｔ２期間にプリチャージするようになっている。これにより、イエロー表示（R:255, G:255, B:0）時において、ｔ３期間ではドレイン線の電圧変化がなくなるため、ドレイン線への書込み不足、及びコモン電位のカップリング変動を抑止できるようになる。
【００６５】
〈実施例４〉
上述した各実施例では１水平ライン毎に駆動方式を切替えるようにしたものである。これに対し、実施例４では画素（列）毎に駆動方式を切替えるようにしたものである。
【００６６】
図１３（ａ）、（ｂ）は、それぞれ、実施例４の駆動方式を実現するための、マルチプレクス部１０７及び時分割SW１１５の回路構成の一実施例を示した図である。図１３（ａ）は図２（ａ）に対応し、図１３（ｂ）は図２（ｂ）に対応した図となっている。図１３（ａ）に示すように、マルチプレクス部１０７は、画素（列）毎にR→G→BまたはB→G→Rのデータ順に切替える必要があるため、その切換をタイミング生成部１０６にて生成される制御信号SELnで行うようになっている。また、図１３（ｂ）に示すように、時分割SW１１５は、実施例１ないし３にて示したＣＡＳＥ（１）〜ＣＡＳＥ（５）の駆動方式を画素（列）毎に切替える必要があるため、その切換えを、R線ではRSELnによって、G線ではGSELnによって、B線ではBSEL1nとBSEL2nによって行うようになっている。
【００６７】
図１４は、実施例４を実現するためのメモリ制御部１０４の回路構成の一実施例を示した図で、図３と対応した図となっている。メモリ制御部１０４は、表示メモリリード／ライト制御回路３００、データ範囲判定回路３０１、および駆動波形選定回路１４００から構成されている。表示メモリリード／ライト制御回路３００及びデータ範囲判定回路３０１は実施例ないし３の場合と同様の構成を有するが、駆動波形選定回路１４００は画素（列）毎に駆動方式を切替える必要があるため、MSEL[0]〜MSEL[n]、MRSEL[0]〜MRSEL[n]、MGSEL[0]〜MGSEL[n]、MBSEL1[0]〜MBSEL1[n]、MBSEL2[0]〜MBSEL2[n]を生成し、タイミング生成部１０６に出力するようになっている。
【００６８】
図１５は、駆動波形選定回路１４００における処理の一実施例をフローチャートにした図である。まず、データ範囲判定回路３０１から入力されたRANGEデータを、図３（ｂ）で示した対応表を基に、駆動波形を判定する。その際、各駆動波形（CASE（１）〜CASE（５））毎に、nが示す各制御信号に、"0"もしくは"1"の数値を入力する。なお、実施例１で示した場合と同じように、有効表示データが終了するまで処理を続け、有効表示データが終了しだい（RANGE=010101b時）、MSEL[0]〜MSEL[n]、MRSEL[0]〜MRSEL[n]、MGSEL[0]〜MGSEL[n]、MBSEL1[0]〜MBSEL1[n]、MBSEL2[0]〜MBSEL2[n]をタイミング生成部１０６に出力するようになっている。
【００６９】
図１６は、実施例３を適用させるためのタイミングチャートを示し、図５に対応した図となっている。
【００７０】
タイミング生成部１０６は、メモリ制御部１０４より入力されたMSEL[0]〜MSEL[n]により、SEL0〜SELnを生成し、マルチプレクス部１０７に出力するようになっている。なお、MSEL[x]= SELxとなるデータを出力するようになっている。また、MRSEL[0]〜MRSEL[n]、MGSEL[0]〜MGSEL[n]、MBSEL1[0]〜MBSEL1[n]、MBSEL2[0]〜MBSEL2[n]により、RSEL0〜RSELn、GSEL0〜GSELn、BSEL10〜BSEL1n、BSEL20〜BSEL2nを生成し、時分割SW１１５に出力するようになっている。なお、MRSEL[x]= RSELx、MGSEL[x]= GSELx、MBSEL1[x]= BSEL1x、MBSEL2[x]= BSEL2xとなるデータを出力するようになっている。
【００７１】
マルチプレクス部１０７は、SELx=0の場合、表示データの出力順をR→G→Bとし、SELx=1の場合は表示データの出力順をB→G→Rとして出力するようになっている。
【００７２】
時分割SW１１５は、RSELx=0／GSELx=1／BSEL1x=0／BSEL2x=1のときにCASE（１）の駆動方式となり、RSELx=0／GSELx=1／BSEL1x=1／BSEL2x=0のときにCASE（２）の駆動方式となり、RSELx=0／GSELx=0／BSEL1x=0／BSEL2x=1のときにCASE（３）の駆動方式となり、RSELx=1／GSELx=0／BSEL1x=1／BSEL2x=1のときにCASE（４）の駆動方式となり、RSELx=0／GSELx=0／BSEL1x=0／BSEL2x=0のときにCASE（５）の駆動方式となるようになっている。
【００７３】
以上、実施例３において、画素（列）毎に駆動方式を切替えることで、液晶表示パネル全てのドレイン線の書込み不足、及びコモン電位のカップリング変動を抑制することができる。
【００７４】
なお、本実施例では、図１３に示したマルチプレクス部１０７及び時分割SW１１５、また図１４及び１５に示したメモリ制御部１０４を用いたが、この構成に限らず、画素（列）毎に駆動方式を切替える方式であれば問題ない。
【図面の簡単な説明】
【００７５】
【図１】本発明の表示装置の一実施例の概略構成図である。
【図２】本発明の表示装置に具備されるマルチプレクサ部および時分割ＳＷの一実施例を示す回路図である。
【図３】本発明の表示装置に具備されるメモリ制御部の一実施例を示す説明図である。
【図４】本発明の表示装置に具備される表示データ階調範囲選定回路および駆動波形選定回路の各フロー図である。
【図５】本発明の表示装置において階調電圧が液晶表示パネルに供給されるまでのタイミングチャートの実施例１を示す図である。
【図６】本発明に表示装置においてＣＡＳＥ（１）の場合のＲＧＢ時分割駆動を示した説明図である。
【図７】本発明に表示装置においてＣＡＳＥ（２）の場合のＲＧＢ時分割駆動を示した説明図である。
【図８】本発明に表示装置においてＣＡＳＥ（３）の場合のＲＧＢ時分割駆動を示した説明図である。
【図９】本発明に表示装置においてＣＡＳＥ（４）の場合のＲＧＢ時分割駆動を示した説明図である。
【図１０】本発明に表示装置においてＣＡＳＥ（５）の場合のＲＧＢ時分割駆動を示した説明図である。
【図１１】本発明の表示装置において階調電圧が液晶表示パネルに供給されるまでのタイミングチャートの実施例２を示す図である。
【図１２】本発明の表示装置において階調電圧が液晶表示パネルに供給されるまでのタイミングチャートの実施例３を示す図である。
【図１３】本発明の表示装置の実施例４におけるマルチプレクサ部および時分割ＳＷの一実施例を示す回路図である。
【図１４】本発明の表示装置の実施例４におけるメモリ制御部の一実施例を示す説明図である。
【図１５】本発明の表示装置の実施例４における駆動波形選定回路の処理の一実施例を示すフロー図である。
【図１６】本発明の表示装置の実施例４において階調電圧が液晶表示パネルに供給されるまでのタイミングチャートの他の実施例を示す図である。
【符号の説明】
【００７６】
１０２……システムＩ／Ｆ、１０３……レジスタ、１０４……メモリ制御部、１０５……表示メモリ、１０６……タイミング生成部、１０７……マルチプレクサ、１０８……データ電圧生成部、１０９……基準電圧生成部、１１０……データ電圧選択部、１１２……オペアンプ部、１１３……コモン／ゲート駆動回路、１１４……液晶表示パネル、１１５……時分割ＳＷ、１１６……画素部、３００……表示メモリリード／ライト制御回路、３０１……表示データ階調範囲判定回路、３０２、１４００……駆動波形選定回路。
【図１】
2010044187.tif 000003
【図２】
2010044187.tif 000004
【図３】
2010044187.tif 000005
【図４】
2010044187.tif 000006
【図５】
2010044187.tif 000007
【図６】
2010044187.tif 000008
【図７】
2010044187.tif 000009
【図８】
2010044187.tif 000010
【図９】
2010044187.tif 000011
【図１０】
2010044187.tif 000012
【図１１】
2010044187.tif 000013
【図１２】
2010044187.tif 000014
【図１３】
2010044187.tif 000015
【図１４】
2010044187.tif 000016
【図１５】
2010044187.tif 000017
【図１６】
2010044187.tif 000018