(57)【要約】【課題】スイッチング素子の過電流の誤検出を抑制可能な過電流検出回路およびそれを備える半導体装置を提供する。【解決手段】半導体装置は、ゲート端子に印加される制御信号Ｖｇに基づき、負荷に供給する駆動電流を制御するＭＯＳＦＥＴである主スイッチング素子１と、主スイッチング素子１の過電流を検出する過電流検出回路とを備える。過電流検出回路は、制御信号Ｖｇが印加されるゲート端子を有するＭＯＳＦＥＴである電流センス素子２と、閾値電圧が通常動作時における主スイッチング素子１の電圧降下以上であり、ゲート端子がドレイン端子に接続した電流検出用ＭＯＳＦＥＴ３と、抵抗素子７とから成る直列回路により構成される。抵抗素子７の電圧降下Ｖｓ１が、過電流の発生を示す検出信号として用いられる。【選択図】図１
2010246179.tif 000002
【特許請求の範囲】
【請求項１】
ゲート端子に印加される制御信号に基づき、負荷に供給する駆動電流を制御する駆動用スイッチング素子と、
前記駆動用スイッチング素子の過電流を検出する過電流検出回路とを備える半導体装置であって、
前記過電流検出回路は、
前記制御信号が印加されるゲート端子を有する電流センス用スイッチング素子と、
閾値電圧が通常動作時における前記駆動用スイッチング素子の電圧降下以上であり、ゲート端子がドレイン端子に接続した第１検出用ＭＯＳＦＥＴと、
第１抵抗素子とを含み、
前記過電流検出回路において、
前記電流センス用スイッチング素子、前記第１検出用ＭＯＳＦＥＴおよび前記第１抵抗素子による直列回路が、前記駆動用スイッチング素子に並列に接続しており、
前記第１抵抗素子の電圧降下が、前記過電流の発生を示す第１検出信号として用いられる
ことを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置であって、
前記過電流検出回路は、
閾値電圧が前記第１検出用ＭＯＳＦＥＴのものより小さく、ゲート端子がドレイン端子に接続した第２検出用ＭＯＳＦＥＴと、
第２抵抗素子とをさらに含み、
前記過電流検出回路において、
前記第２検出用ＭＯＳＦＥＴおよび前記第２抵抗素子による直列回路が、前記第１検出用ＭＯＳＦＥＴおよび前記第１抵抗素子による直列回路に並列に接続し、
前記第２抵抗素子の電圧降下が、前記過電流の解消を示す第２検出信号として用いられる
ことを特徴とする半導体装置。
【請求項３】
請求項２記載の半導体装置であって、
前記第２検出用ＭＯＳＦＥＴのバックゲートが、前記駆動用スイッチング素子のソース端子に接続されている
ことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気モータ等の負荷に電流を供給するスイッチング素子を備える半導体装置に関し、特に、スイッチング素子の過電流検出回路に関する。
【背景技術】
【０００２】
パワーエレクトロニクス機器において、電気モータ等の負荷を駆動する電流（駆動電流）の供給／遮断を切り替えるスイッチング素子として、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が使用されている。また近年では、当該スイッチング素子に炭化珪素ＭＯＳＦＥＴを使用することも検討されている。これらはいずれも絶縁ゲート型半導体装置である。
【０００３】
このようなスイッチング素子において、例えば負荷が短絡状態となったことにより過電流が流れると、素子破壊などの不具合が発生する。そのため、主スイッチング素子の過電流を検出する過電流検出回路および過電流が検出されたときに主スイッチング素子を流れる電流を制限する保護回路を備える半導体装置が種々提案されている（例えば特許文献１−２）。
【０００４】
特許文献１に開示の過電流検出回路は、主スイッチング素子を流れる駆動電流に比例した微小電流（センス電流）を流すセンス素子と、それに直列接続した電流検出用抵抗とから成っている。電流検出用抵抗には駆動電流に比例した電圧降下が生じ、その電圧降下が過電流の検出信号として用いられる。
【０００５】
また特許文献２では、電流検出用抵抗に代えて、ゲート電極がドレイン電極に接続した電流検出用ＭＯＳＦＥＴをセンス素子に直列接続させた構成が開示されている。この構成の過電流検出回路では、電流検出用ＭＯＳＦＥＴのソース・ゲート（ドレイン）間に掛かる電圧が過電流の検出信号として用いられるため、過電流が発生したときの検出信号の電圧値を、電流検出用ＭＯＳＦＥＴの閾値電圧以上にすることができる。電流検出用抵抗を用いた場合よりも、高い電圧の検出信号を出力できるので、高精度での過電流検出が可能になる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第３６４９１５４号公報
【特許文献２】特開平９−１９１１０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１の過電流検出回路では、過電流発生時だけでなく、過電流が発生していない通常動作時においても電流検出用抵抗には主スイッチング素子を流れる駆動電流に比例した電流が流れる。そのため過電流の検出信号の電圧は、常にある程度の大きさを有することとなる。同様に、特許文献２の過電流検出回路では、過電流発生時だけでなく通常動作時においても、電流検出用ＭＯＳＦＥＴに主スイッチング素子を流れる駆動電流に応じた電圧が掛かるので、過電流の検出信号の電圧は常にある程度の大きさを有することとなる。
【０００８】
このように過電流の検出信号の電圧が、０Ｖとは異なる電圧を有していると、ノイズの影響等により過電流の誤検出が生じやすくなり、保護回路が誤動作することが懸念される。
【０００９】
本発明は以上のような課題を解決するためになされたものであり、スイッチング素子の過電流の誤検出を抑制可能な過電流検出回路およびそれを備える半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る半導体装置は、ゲート端子に印加される制御信号に基づき、負荷に供給する駆動電流を制御する駆動用スイッチング素子と、前記駆動用スイッチング素子の過電流を検出する過電流検出回路とを備える半導体装置であって、前記過電流検出回路は、前記制御信号が印加されるゲート端子を有する電流センス用スイッチング素子と、閾値電圧が通常動作時における前記駆動用スイッチング素子の電圧降下以上であり、ゲート端子がドレイン端子に接続した第１検出用ＭＯＳＦＥＴと、第１抵抗素子とを含み、前記過電流検出回路において、前記電流センス用スイッチング素子、前記第１検出用ＭＯＳＦＥＴおよび前記第１抵抗素子による直列回路が、前記駆動用スイッチング素子に並列に接続しており、前記第１抵抗素子の電圧降下が、前記過電流の発生を示す第１検出信号として用いられるものである。
【発明の効果】
【００１１】
本発明によれば、駆動用スイッチング素子の通常動作時には、検出用ＭＯＳＦＥＴがオフを維持するため、電流センス用スイッチング素子には電流が流れない。その間、抵抗素子に電流が流れないため、その電圧降下すなわち第１検出信号の電圧は０Ｖである。一方、過電流発生時には、検出用ＭＯＳＦＥＴがオンし、センス用スイッチング素子および抵抗素子に電流が流れ、第１検出信号の電圧が大きくなる。このように通常動作時の第１検出信号の電圧が０Ｖになることで過電流発生時との区別が明確になり、過電流の誤検出が抑えられる。よって過電流の検出精度が向上する。
【図面の簡単な説明】
【００１２】
【図１】実施の形態１に係る過電流検出回路を備える半導体装置の回路図である。
【図２】実施の形態１に係る半導体装置の動作を示す信号波形図である。
【図３】実施の形態１に係る半導体装置の変形例を示す図である。
【図４】実施の形態２に係る過電流検出回路を備える半導体装置の回路図である。
【図５】実施の形態２における第１および第２センス電圧Ｖｓ１，Ｖｓ２と駆動電流Ｉｃとの関係を示す図である。
【図６】実施の形態２に係る半導体装置の過電流検出時における動作を示す信号波形図である。
【図７】実施の形態２に係る半導体装置の変形例を示す回路図である。
【発明を実施するための形態】
【００１３】
＜実施の形態１＞
図１は、本発明の実施の形態１に係る半導体装置の回路図である。当該半導体装置は、シリコンないしは炭化珪素の半導体基板を用いて形成され、負荷に流す駆動電流の供給／遮断を切り換える駆動用スイッチング素子（以下「主スイッチング素子」）１と、この主スイッチング素子１の過電流を検出する過電流検出回路を備えるものである。主スイッチング素子１は、ゲート端子に制御信号発生器６が生成する制御信号Ｖｇを受けるＭＯＳＦＥＴである。主スイッチング素子１は、制御信号Ｖｇがハイ（Ｈ）レベルのときオン、ロー（Ｌ）レベルのときオフになる。
【００１４】
電源５は、負荷４に負荷電流を流すための電源であり、低電圧側端子は接地されている。負荷４および主スイッチング素子１は、電源５の高電圧側端子と低電圧側端子との間に直列に接続される。ここでは主スイッチング素子１が低電圧側に接続されており、そのソース端子が接地される。
【００１５】
過電流検出回路は、電流センス用スイッチング素子２（以下「電流センス素子」）、検出用ＭＯＳＦＥＴ３および抵抗素子７から成る直列回路が主スイッチング素子１に並列接続することで構成されている。電流センス素子２は、主スイッチング素子１と同様にゲート端子に制御信号Ｖｇを受けるＭＯＳＦＥＴであり、そのドレイン端子は主スイッチング素子１のドレイン端子に接続する。電流センス素子２も、制御信号ＶｇがＨレベルのときオン、Ｌレベルのときオフになる。
【００１６】
電流検出用ＭＯＳＦＥＴ３はゲート端子がドレイン端子に接続され、当該ドレイン端子は電流センス素子２のソース端子に接続されている。電流検出用ＭＯＳＦＥＴ３の閾値電圧は、通常動作（主スイッチング素子１が過電流を伴わずに負荷４に負荷電流を供給／遮断する動作）時に生じる主スイッチング素子１の電圧降下以上に設定されている。
【００１７】
抵抗素子７は、電流検出用ＭＯＳＦＥＴ３のソース端子と主スイッチング素子１のソース端子（接地電位）との間に接続される。過電流検出回路では、抵抗素子７に生じる電圧降下Ｖｓ１が、過電流の発生を示す検出信号として用いられる。以下、この電圧降下Ｖｓ１を「センス電圧」と称す。
【００１８】
図２を参照し、図１の半導体装置の動作を説明する。まず、通常動作時すなわち主スイッチング素子１に過電流が発生していない場合の動作について説明する。
【００１９】
制御信号発生器６が出力する制御信号ＶｇがＨレベルになると、主スイッチング素子１と電流センス素子２がオンになる。よって、負荷２２には、電源５から供給される駆動電流Ｉｃが流れる。負荷４には、駆動電流Ｉｃによって電圧降下ＶＬが生じる。よって主スイッチング素子１のドレイン・ソース間電圧Ｖｄｓすなわち主スイッチング素子１に生じる電圧降下は、電源５の発生電圧（電源電圧）ＶＢから負荷４の電圧降下ＶＬを引いた値となる（Ｖｄｓ＝ＶＢ−ＶＬ）。
【００２０】
このとき電流センス素子２はオンであるため、電流検出用ＭＯＳＦＥＴ３のソース・ドレイン（ゲート）間には、主スイッチング素子１のソース・ドレイン間電圧Ｖｄｓにほぼ等しい電圧がかかる。しかし、電流検出用ＭＯＳＦＥＴ３の閾値電圧は、通常動作時に生じる主スイッチング素子１の電圧降下以上に設定されているので、電流検出用ＭＯＳＦＥＴ３はオフに維持される。よって電流センス素子２には電流（センス電流）Ｉｓが流れず（Ｉｓ＝０）、抵抗素子７にも電流は流れないため、センス電圧Ｖｓ１は０である。なお、センス電流Ｉｓが０Ｖなので、このとき主スイッチング素子１を流れる主電流Ｉｃ２は、負荷４を流れる駆動電流Ｉｃに等しい。
【００２１】
続いて制御信号ＶｇがＬレベルになると、主スイッチング素子１および電流センス素子２がオフになるので、負荷４に駆動電流Ｉｃが流れなくなる（Ｉｃ＝０）。当然、主電流Ｉｃ２およびセンス電流Ｉｓも流れない（Ｉｃ＝０、Ｉｓ＝０）。よってこのときも抵抗素子７には電流が流れず、センス電圧Ｖｓ１は０Ｖである。
【００２２】
次に、負荷４の短絡等に起因して、主スイッチング素子１に過電流が流れたときの動作について説明する。図２の時刻ｔ１において、負荷４の短絡が生じたとする。すると駆動電流Ｉｃが過大になるため、主スイッチング素子１を流れる主電流Ｉｃ２も大きくなる。それにより主スイッチング素子１の電圧降下（ソース・ドレイン間電圧Ｖｄｓ）が大きくなり、電流検出用ＭＯＳＦＥＴ３のドレイン（ゲート）電圧も高くなる。その結果、電流検出用ＭＯＳＦＥＴ３のソース・ドレイン（ゲート）間電圧が閾値電圧よりも大きくなり、電流検出用ＭＯＳＦＥＴ３がオンになる。応じて電流センス素子２にセンス電流Ｉｓが流れ、抵抗素子７に電圧降下が発生するため、センス電圧Ｖｓが０Ｖから大きくなる。不図示の保護回路等は、このセンス電圧Ｖｓの増大を検出することで、過電流の発生を検知することができる。
【００２３】
本実施の形態の過電流検出回路では、過電流が発生していないときは、主スイッチング素子１のオン、オフに関わらず、過電流検出信号であるセンス電圧Ｖｓ１は常に０Ｖとなる。そして過電流が発生すると、センス電圧Ｖｓ１が０Ｖから変化する。このように、過電流が発生していないときに、過電流検出信号が０Ｖに固定されることで、過電流発生時と通常状態との区別が明確になり、過電流の誤検出が生じにくくなる。よって過電流の検出精度が向上する。
【００２４】
なお、図１では、主スイッチング素子１および電流センス素子２をＭＯＳＦＥＴとしたが、ＩＧＢＴを用いてもよい。その場合の回路図を図３に示す。ＭＯＳＦＥＴのドレイン端子およびソース端子は、それぞれＩＧＢＴのコレクタ端子、エミッタ端子に対応する。
【００２５】
＜実施の形態２＞
図４は、実施の形態２に係る過電流検出回路を備える半導体装置の回路図である。当該半導体装置は、図１の回路に対し、電流検出用ＭＯＳＦＥＴ３および抵抗素子７から成る直列回路に並列に、電流検出用ＭＯＳＦＥＴ８および抵抗素子９から成るもう一つの直列回路を接続させたものである。以下、電流検出用ＭＯＳＦＥＴ３を「第１の電流検出用ＭＯＳＦＥＴ」、抵抗素子７を「第１の抵抗素子」、電流検出用ＭＯＳＦＥＴ８を「第２の電流検出用ＭＯＳＦＥＴ」、抵抗素子９を「第２の抵抗素子」と称する。
【００２６】
第２の電流検出用ＭＯＳＦＥＴ８は、ゲート端子がドレイン端子に接続され、当該ドレイン端子は電流センス素子２のソース端子に接続されている。第２の電流検出用ＭＯＳＦＥＴ８の閾値電圧は、通常動作時に生じる主スイッチング素子１の電圧降下以上で、第１の電流検出用ＭＯＳＦＥＴ３のものより小さい値に設定されている。第２の抵抗素子９は、第２の電流検出用ＭＯＳＦＥＴ８のソース端子と主スイッチング素子１のソース端子（接地電位）との間に接続される。
【００２７】
図５は、主スイッチング素子１に流れる駆動電流Ｉｃと、第１および第２の抵抗素子７，９の電圧降下Ｖｓ１，Ｖｓ２との関係を示す図である。第２の電流検出用ＭＯＳＦＥＴ８は第１の電流検出用ＭＯＳＦＥＴ３よりも閾値電圧が低いため、第２の電流検出用ＭＯＳＦＥＴ８には、駆動電流Ｉｃがより小さいときから電流が流れ始める。また同じ駆動電流Ｉｃに対して、第２の電流検出用ＭＯＳＦＥＴ８には、第１の電流検出用ＭＯＳＦＥＴ３より多くの電流が流れる。従って図５の如く、第２の抵抗素子９の電圧降下Ｖｓ２のレベルは、第１の抵抗素子７の電圧降下Ｖｓ１と比較して、より小さい値の駆動電流Ｉｃの値で上昇し始め、また第１の抵抗素子７の電圧降下Ｖｓ１よりも大きな値になる。
【００２８】
本実施の形態では、第１の抵抗素子７の電圧降下Ｖｓ１を、過電流の発生を示す検出信号（第１検出信号）として用い、第２の抵抗素子９の電圧降下Ｖｓ２を、過電流の解消を示す検出信号（第２検出信号）として用いる。以下、第１の抵抗素子７の電圧降下Ｖｓ１を「第１センス電圧」、第２の抵抗素子９の電圧降下Ｖｓ２を「第２センス電圧」と称す。
【００２９】
図５に示す基準電圧Ｖｓ０を、保護回路等における第１および第２センス電圧Ｖｓ１，Ｖｓ２の検出の閾値とする。本実施の形態の半導体装置では、第１センス電圧Ｖｓ１が基準電圧Ｖｓ０を超えたとき（図５のＡ点）に過電流が発生したものと判定され、第２センス電圧Ｖｓ２が基準電圧Ｖｓ０を下回ったとき（図５のＢ点）に過電流が解消されたものと判定される。
【００３０】
例えば、駆動電流Ｉｃ、第１および第２センス電圧Ｖｓ１，Ｖｓ２が、図６のように変化した場合における、過電流検出回路の動作を説明する。まず時刻ｔ１では、第１および第２センス電圧Ｖｓ１，Ｖｓ２は共に基準電圧Ｖｓ０よりも小さいので、このときの駆動電流Ｉｃ（Ｉｃｃ）は過電流として判定されない。続いて時刻ｔ２で、駆動電流Ｉｃが大きくなると、第２センス電圧Ｖｓ２が基準電圧Ｖｓ０を超えるが、過電流発生の検出信号である第１センス電圧Ｖｓ１は基準電圧Ｖｓ０よりも小さいので、このときの駆動電流Ｉｃ（Ｉｃｂ）も過電流として判定されない。そして時刻ｔ３で、駆動電流Ｉｃがさらに大きくなり、第１および第２センス電圧Ｖｓ１，Ｖｓ２が共に基準電圧Ｖｓ０を超えると、このときの駆動電流Ｉｃ（Ｉｃａ）は過電流として判定される。
【００３１】
その後、時刻ｔ４で、駆動電流Ｉｃが時刻ｔ２のときと同じ値（Ｉｃｂ）に戻ったとする。それにより第１センス電圧Ｖｓ１は基準電圧Ｖｓ０を下回るが、過電流解消の検出信号である第２センス電圧Ｖｓ２が基準電圧Ｖｓ０よりも大きいままであるため、過電流は解消されていないと判断されて、このときの駆動電流Ｉｃは過電流として取り扱われる。
【００３２】
続いて時刻ｔ５で、駆動電流Ｉｃが時刻ｔ１のときと同じ値（Ｉｃｃ）に戻ったとする。すると第１および第２センス電圧Ｖｓ１，Ｖｓ２の両方が基準電圧Ｖｓ０よりも小さくなるので、過電流は解消されたものと判断されて、このときの駆動電流Ｉｃ（Ｉｃｃ）は過電流でないものとして取り扱われる。
【００３３】
このように本実施の形態では、過電流の発生が検出される駆動電流Ｉｃの値と、過電流の解消が検出される駆動電流Ｉｃの値とが異なる。よって過電流の判定についてヒステリシス特性を持つことになり、ノイズの影響などによる過電流の誤判定の発生をより確実に防止することができる。
【００３４】
なお図４の回路において、過電流が発生しない通常動作時には、第１の電流検出用ＭＯＳＦＥＴ３のソース・ドレイン（ゲート）間電圧は閾値電圧を超えず、且つ、第２の電流検出用ＭＯＳＦＥＴ８のソース・ドレイン（ゲート）間電圧も閾値電圧を超えないので、第１および第２の電流検出用ＭＯＳＦＥＴ３，８はオフに維持される。よって第１の抵抗素子７，９には電流が流れず、第１および第２センス電圧Ｖｓ１，Ｖｓ２は共に０である。従って、過電流発生時と通常状態との区別が明確になり、過電流の誤検出が生じにくくなるという効果も、実施の形態１と同様に得られる。
【００３５】
第１および第２の電流検出用ＭＯＳＦＥＴ３，８は、主スイッチング素子１や電流センス素子２と同一基板上に形成してもよいし、別の基板に形成してもよい。同一基板上に作成する場合には、図７のように第２の電流検出用ＭＯＳＦＥＴ８のバックゲート端子を、主スイッチング素子のソース端子に接続してもよい。それにより、第２の電流検出用ＭＯＳＦＥＴ８のソース端子とバックゲート端子に電位差が生じるため、バックゲート効果により第２の電流検出用ＭＯＳＦＥＴ８の閾値電圧は低くなる。従って、第１および第２の電流検出用ＭＯＳＦＥＴ３，８として、互いに同一構成のもの（バックゲート効果なしでの閾値電圧も同一のもの）を使用することができ、半導体装置設計の簡略化に寄与できる。
【００３６】
また図示は省略するが、本実施の形態においても、主スイッチング素子１および電流センス素子２としてＩＧＢＴを用いてもよい。
【符号の説明】
【００３７】
１  主スイッチング素子、２  電流センス素子、３，８  電流検出用ＭＯＳＦＥＴ、４  負荷、５  電源、６  制御信号発生器、７，９  抵抗素子。
【図１】
2010246179.tif 000003
【図２】
2010246179.tif 000004
【図３】
2010246179.tif 000005
【図４】
2010246179.tif 000006
【図５】
2010246179.tif 000007
【図６】
2010246179.tif 000008
【図７】
2010246179.tif 000009