(57)【要約】【課題】小さな回路規模で、ピーク電流を小さくすることができるプラズマディスプレイ装置を提供することを課題とする。【解決手段】複数の第１のサステイン放電電極との間でサステイン放電を行う複数の第２のサステイン放電電極と、前記第１のサステイン放電電極及び前記第２のサステイン放電電極に交差するように設けられる複数のアドレス電極と、前記サステイン放電を行うために前記複数の第２のサステイン放電電極にサステインパルスを出力する第２のサステイン放電電極駆動回路とを有し、前記第２のサステイン放電電極駆動回路は、第１の電位のノード及び第１のノード間に接続される第１のスイッチ（ＳＷ１）と、第２の電位のノード及び前記第１のノード間に接続される第２のスイッチ（ＳＷ２）と、前記複数の第２のサステイン放電電極のうちの一の第２のサステイン放電電極及び前記第１のノード間に接続される第３のスイッチ（ＳＷ４）とを有する。【選択図】図１
2010044111.tif 000002
【特許請求の範囲】
【請求項１】
複数の第１のサステイン放電電極と、
前記複数の第１のサステイン放電電極と並行して設けられ、前記複数の第１のサステイン放電電極との間でサステイン放電を行う複数の第２のサステイン放電電極と、
前記第１のサステイン放電電極及び前記第２のサステイン放電電極に交差するように設けられる複数のアドレス電極と、
前記サステイン放電を行うために前記複数の第２のサステイン放電電極にサステインパルスを出力する第２のサステイン放電電極駆動回路とを有し、
前記第２のサステイン放電電極駆動回路は、
第１の電位のノード及び第１のノード間に接続される第１のスイッチと、
第２の電位のノード及び前記第１のノード間に接続される第２のスイッチと、
前記複数の第２のサステイン放電電極のうちの一の第２のサステイン放電電極及び前記第１のノード間に接続される第３のスイッチと、
前記第２のサステイン放電電極駆動回路は、前記複数の第２のサステイン放電電極のうちの他の第２のサステイン放電電極及び前記第１のノード間に接続される第４のスイッチとを有し、
前記第１のスイッチがオフからオンに切り換わってから第１の期間の間は、前記第２及び第３のスイッチはオフであり、前記第４のスイッチはオンであり、
前記第１の期間経過後、前記第３のスイッチはオンし、前記第１のスイッチはオンを維持し、前記第２のスイッチはオフを維持することを特徴とするプラズマディスプレイ装置。
【請求項２】
前記第２のサステイン放電電極駆動回路は、
前記一の第２のサステイン放電電極及び前記アドレス電極間のアドレス放電を行うためのスキャンパルスを前記一の第２のサステイン放電電極に出力する第１のスキャンドライバと、
前記他の第２のサステイン放電電極及び前記アドレス電極間のアドレス放電を行うためのスキャンパルスを前記他の第２のサステイン放電電極に出力する第２のスキャンドライバとを有することを特徴とする請求項１記載のプラズマディスプレイ装置。
【請求項３】
さらに、前記複数の第１のサステイン放電電極に同一のサステインパルスを出力する第１のサステイン放電電極駆動回路を有し、
前記第２のサステイン放電電極駆動回路は、前記一の第２のサステイン放電電極及び前記他の第２のサステイン放電電極に異なるサステインパルスを出力することを特徴とする請求項１又は２記載のプラズマディスプレイ装置。
【請求項４】
前記第２のスイッチがオフからオンに切り換わってから第２の期間の間は、前記第１及び第３のスイッチはオフであり、
前記第２の期間経過後、前記第３のスイッチはオンし、前記第１のスイッチはオフを維持し、前記第２のスイッチはオンを維持することを特徴とする請求項１〜３のいずれか１項に記載のプラズマディスプレイ装置。
【請求項５】
前記第２のスイッチがオフからオンに切り換わってから第２の期間の間は、前記第１及び第４のスイッチはオフであり、前記第３のスイッチはオンであり、
前記第２の期間経過後、前記第４のスイッチはオンし、前記第１のスイッチはオフを維持し、前記第２のスイッチはオンを維持し、前記第３のスイッチはオンを維持することを特徴とする請求項１〜３のいずれか１項に記載のプラズマディスプレイ装置。
【請求項６】
前記第２のサステイン放電電極駆動回路は、
前記第１のノード及び第２のノード間に接続される第１のインダクタと、
前記第２のノード及び第３のノード間に接続される第５のスイッチと、
前記第５のスイッチに直列に接続され、カソードが前記第２のノード側に接続され、アノードが前記第３のノード側に接続される第１のダイオードと、
前記第２のノード及び第３のノード間において前記第５のスイッチに並列に接続される第６のスイッチと、
前記第６のスイッチに直列に接続され、アノードが前記第２のノード側に接続され、カソードが前記第３のノード側に接続される第２のダイオードと、
前記第３のノード及び前記第２の電位のノード間に接続される第１の容量とを有することを特徴とする請求項１〜５のいずれか１項に記載のプラズマディスプレイ装置。
【請求項７】
前記一の第２のサステイン放電電極のサステイン放電及び前記他の第２のサステイン放電電極のサステイン放電は、タイミングが異なることを特徴とする請求項１〜３のいずれか１項に記載のプラズマディスプレイ装置。
【請求項８】
さらに、表示負荷率を検出する表示負荷率検出部を有し、
前記表示負荷率が大きいときには前記第１の期間が長く、前記表示負荷率が小さいときには前記第１の期間が短いことを特徴とする請求項１〜７のいずれか１項に記載のプラズマディスプレイ装置。
【請求項９】
さらに、表示負荷率を検出する表示負荷率検出部を有し、
前記第３のスイッチは、前記表示負荷率が閾値より大きいときには前記第１の期間の間はオフであり、前記表示負荷率が前記閾値より小さいときには前記第１の期間の間はオンであることを特徴とする請求項１〜７のいずれか１項に記載のプラズマディスプレイ装置。
【請求項１０】
前記第１の期間は、５０ｎｓ以上かつ５００ｎｓ以下の期間であることを特徴とする請求項１〜９のいずれか１項に記載のプラズマディスプレイ装置。
【請求項１１】
前記第３のスイッチは偶数番目の前記第２のサステイン放電電極に接続され、前記第４のスイッチは奇数番目の前記第２のサステイン放電電極に接続されることを特徴とする請求項１〜３のいずれか１項に記載のプラズマディスプレイ装置。
【請求項１２】
複数の第１のサステイン放電電極と、
前記複数の第１のサステイン放電電極と並行して設けられ、前記複数の第１のサステイン放電電極との間でサステイン放電を行う複数の第２のサステイン放電電極と、
前記第１のサステイン放電電極及び前記第２のサステイン放電電極に交差するように設けられる複数のアドレス電極と、
前記サステイン放電を行うために前記複数の第２のサステイン放電電極にサステインパルスを出力する第２のサステイン放電電極駆動回路とを有するプラズマディスプレイ装置の駆動方法であって、
前記第２のサステイン放電電極駆動回路は、
第１の電位のノード及び第１のノード間に接続される第１のスイッチと、
第２の電位のノード及び前記第１のノード間に接続される第２のスイッチと、
前記複数の第２のサステイン放電電極のうちの一の第２のサステイン放電電極及び前記第１のノード間に接続される第３のスイッチと、
前記第２のサステイン放電電極駆動回路は、前記複数の第２のサステイン放電電極のうちの他の第２のサステイン放電電極及び前記第１のノード間に接続される第４のスイッチとを有し、
前記第１のスイッチがオフからオンに切り換わってから第１の期間の間は、前記第２及び第３のスイッチはオフであり、前記第４のスイッチはオンである第１のステップと、
前記第１の期間経過後、前記第３のスイッチはオンし、前記第１のスイッチはオンを維持し、前記第２のスイッチはオフを維持する第２のステップと
を有することを特徴とするプラズマディスプレイ装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイ装置及びその駆動方法に関する。
【背景技術】
【０００２】
プラズマディスプレイ装置は、アドレス期間において表示を行う表示セルを選択し、サステイン放電期間において選択された表示セルのサステイン放電を行うことにより、表示を行う。サステイン放電時には、全電極に同時にサステインパルスが印加されるため、以下の課題がある。
【０００３】
第１に、大きなピーク電流が流れるため、スイッチは許容電流の大きな素子を使用する必要があり、コストアップとなる。第２に、大きなピーク電流が流れるため、ノイズや不要輻射が発生し、対策のための追加部品が必要となりコストアップとなる。また、信頼性も低下させる場合がある。
【０００４】
特開２００４−３４１２９０号公報には、複数のＸ電極と、前記複数のＸ電極に隣接して配置され、前記複数のＸ電極との間に維持放電を発生させるための複数のＹ電極と、前記複数のＸ電極に維持放電電圧を印加するためのＸ電極駆動回路と、前記複数のＹ電極に維持放電電圧を印加するためのＹ電極駆動回路とを有し、前記Ｘ電極駆動回路及び前記Ｙ電極駆動回路は、所定の隣接電極の放電パルスが同時に同方向に上昇又は下降する第１のサステイン駆動モードと、すべての隣接電極の放電パルスが異なるタイミングで上昇又は下降する第２のサステイン駆動モードとを有するプラズマディスプレイ装置が記載されている。
【０００５】
【特許文献１】特開２００４−３４１２９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、奇数番目のＸ電極に維持放電電圧を印加するための第１のＸサステイン回路と、偶数番目のＸ電極に維持放電電圧を印加するための第２のＸサステイン回路と、奇数番目のＹ電極に維持放電電圧を印加するための第１のＹサステイン回路と、偶数番目のＹ電極に維持放電電圧を印加するための第２のＹサステイン回路とを必要とする。そのため、回路規模が大きくなり、コストアップとなる。
【０００７】
本発明の目的は、小さな回路規模で、ピーク電流を小さくすることができるプラズマディスプレイ装置及びその駆動方法を提供することである。
【課題を解決するための手段】
【０００８】
本発明のプラズマディスプレイ装置は、複数の第１のサステイン放電電極と、前記複数の第１のサステイン放電電極と並行して設けられ、前記複数の第１のサステイン放電電極との間でサステイン放電を行う複数の第２のサステイン放電電極と、前記第１のサステイン放電電極及び前記第２のサステイン放電電極に交差するように設けられる複数のアドレス電極と、前記サステイン放電を行うために前記複数の第２のサステイン放電電極にサステインパルスを出力する第２のサステイン放電電極駆動回路とを有し、前記第２のサステイン放電電極駆動回路は、第１の電位のノード及び第１のノード間に接続される第１のスイッチと、第２の電位のノード及び前記第１のノード間に接続される第２のスイッチと、前記複数の第２のサステイン放電電極のうちの一の第２のサステイン放電電極及び前記第１のノード間に接続される第３のスイッチと、前記第２のサステイン放電電極駆動回路は、前記複数の第２のサステイン放電電極のうちの他の第２のサステイン放電電極及び前記第１のノード間に接続される第４のスイッチとを有し、前記第１のスイッチがオフからオンに切り換わってから第１の期間の間は、前記第２及び第３のスイッチはオフであり、前記第４のスイッチはオンであり、前記第１の期間経過後、前記第３のスイッチはオンし、前記第１のスイッチはオンを維持し、前記第２のスイッチはオフを維持することを特徴とする。
【０００９】
本発明のプラズマディスプレイ装置の駆動方法は、複数の第１のサステイン放電電極と、前記複数の第１のサステイン放電電極と並行して設けられ、前記複数の第１のサステイン放電電極との間でサステイン放電を行う複数の第２のサステイン放電電極と、前記第１のサステイン放電電極及び前記第２のサステイン放電電極に交差するように設けられる複数のアドレス電極と、前記サステイン放電を行うために前記複数の第２のサステイン放電電極にサステインパルスを出力する第２のサステイン放電電極駆動回路とを有するプラズマディスプレイ装置の駆動方法であって、前記第２のサステイン放電電極駆動回路は、第１の電位のノード及び第１のノード間に接続される第１のスイッチと、第２の電位のノード及び前記第１のノード間に接続される第２のスイッチと、前記複数の第２のサステイン放電電極のうちの一の第２のサステイン放電電極及び前記第１のノード間に接続される第３のスイッチと、前記第２のサステイン放電電極駆動回路は、前記複数の第２のサステイン放電電極のうちの他の第２のサステイン放電電極及び前記第１のノード間に接続される第４のスイッチとを有し、前記第１のスイッチがオフからオンに切り換わってから第１の期間の間は、前記第２及び第３のスイッチはオフであり、前記第４のスイッチはオンである第１のステップと、前記第１の期間経過後、前記第３のスイッチはオンし、前記第１のスイッチはオンを維持し、前記第２のスイッチはオフを維持する第２のステップとを有することを特徴とする。
【発明の効果】
【００１０】
一の第２のサステイン放電電極のサステイン放電のタイミングと他の第２のサステイン放電電極のサステイン放電のタイミングをずらすことができる。これにより、サステイン放電のピーク電流を小さくすることができるので、許容電流の小さな素子を使用することができ、コストを低減することができる。また、ピーク電流によるノイズや不要輻射を小さくし、対策のための追加部品が不要となり、コストを低減することができる。また、信頼性を向上させることができる。
【００１１】
また、一の第２のサステイン放電電極のサステインパルスと他の第２のサステイン放電電極のサステインパルスを第１及び第２のスイッチ等の共通の回路で生成することができるので、回路規模が小さくなり、コストを低減することができる。
【発明を実施するための最良の形態】
【００１２】
図２は、本発明の実施形態によるプラズマディスプレイ装置の構成例を示す図である。制御回路７は、表示負荷率検出部８を有し、画像データＤＡＴＡ、クロック信号ＣＬＯＣＫ、水平同期信号ＨＳＹＮＣ及び垂直同期信号ＶＳＹＮＣを入力し、Ｘ電極（第１のサステイン放電電極）駆動回路４、Ｙ電極（第２のサステイン放電電極）駆動回路５及びアドレス電極駆動回路６を制御する。
【００１３】
表示負荷率検出部８は、画像データＤＡＴＡを基に１垂直同期期間でのプラズマディスプレイパネル３全面の表示負荷率を検出する。表示負荷率は、発光画素数及びその発光階調に応じて決められる。パネル３全面が最大階調値で表示されている場合は表示負荷率が１００％である。また、パネル３全面が最大階調値の１／１０で表示されている場合は表示負荷率が例えば１０％である。また、パネル３の１０％のエリアのみが最大階調値で表示されているような場合にも、表示負荷率が例えば１０％である。表示負荷率検出部８は、検出した表示負荷率に応じて、Ｘ電極駆動回路４及びＹ電極駆動回路５を制御する。その詳細は、後に説明する。
【００１４】
Ｘ電極駆動回路４は、複数の第１のサステイン放電電極（以下、Ｘ電極という）Ｘ１，Ｘ２，・・・に所定の電圧を供給する。以下、Ｘ電極Ｘ１，Ｘ２，・・・の各々を又はそれらの総称を、Ｘ電極Ｘｉといい、ｉは添え字を意味する。Ｙ電極駆動回路５は、複数の第２のサステイン放電電極（以下、Ｙ電極という）Ｙ１，Ｙ２，・・・に所定の電圧を供給する。以下、Ｙ電極Ｙ１，Ｙ２，・・・の各々を又はそれらの総称を、Ｙ電極Ｙｉといい、ｉは添え字を意味する。アドレス電極駆動回路６は、複数のアドレス電極Ａ１，Ａ２，・・・に所定の電圧を供給する。以下、アドレス電極Ａ１，Ａ２，・・・の各々を又はそれらの総称を、アドレス電極Ａｊといい、ｊは添え字を意味する。
【００１５】
プラズマディスプレイパネル３では、Ｙ電極Ｙｉ及びＸ電極Ｘｉが水平方向に並行して延びる行を形成し、アドレス電極Ａｊが垂直方向に延びる列を形成する。アドレス電極Ａｊは、Ｘ電極Ｘｉ及びＹ電極Ｙｉに交差するように設けられる。Ｙ電極Ｙｉ及びＸ電極Ｘｉは、垂直方向に交互に配置される。Ｙ電極Ｙｉ及びアドレス電極Ａｊは、ｉ行ｊ列の２次元行列を形成する。表示セルＣｉｊは、Ｙ電極Ｙｉ及びアドレス電極Ａｊの交点並びにそれに対応して隣接するＸ電極Ｘｉにより形成される。この表示セルＣｉｊが画素に対応し、プラズマディスプレイパネル３は２次元画像を表示することができる。
【００１６】
図３は、プラズマディスプレイパネル３の構造例を示す分解斜視図である。Ｘ電極Ｘｉ及びＹ電極Ｙｉは、前面ガラス基板１上に形成されている。その上には、放電空間に対し絶縁するための誘電体層１３が被着されている。さらにその上には、ＭｇＯ（酸化マグネシウム）保護層１４が被着されている。一方、アドレス電極Ａｊは、前面ガラス基板１と対向して配置された背面ガラス基板２上に形成される。その上には、誘電体層１６が被着される。更にその上には、蛍光体１８〜２０が被着されている。隔壁１７の内面には、赤、青、緑色の蛍光体１８〜２０がストライプ状に各色毎に配列、塗付されている。Ｘ電極Ｘｉ及びＹ電極Ｙｉの間の放電によって蛍光体１８〜２０を励起して各色が発光する。前面ガラス基板１及び背面ガラス基板２との間の放電空間には、Ｎｅ＋Ｘｅペニングガス等が封入されている。
【００１７】
図４は画像の１フレームＦＲにおけるプラズマディスプレイ装置の駆動方法例を示す図であり、図５は１サブフレームＳＦ１におけるプラズマディスプレイ装置の駆動方法例を示す図である。
【００１８】
１フレームＦＲは、第１のサブフレームＳＦ１、第２のサブフレームＳＦ２、・・・、第ｎのサブフレームＳＦｎにより形成される。このｎは、例えば１０であり、階調ビット数に相当する。サブフレームＳＦ１，ＳＦ２等の各々を又はそれらの総称を、以下、サブフレームＳＦという。各サブフレームＳＦは、リセット期間Ｔｒ、アドレス期間Ｔａ及びサステイン放電期間Ｔｓにより構成される。
【００１９】
リセット期間Ｔｒでは、Ｘ電極Ｘｉ及びＹ電極Ｙｉに所定の電圧を印加して、表示セルＣｉｊの初期化を行う。Ｙ電極Ｙｉには、正電圧Ｖｗのリセット書き込みパルス５０２及び負電圧−Ｖｅのリセット消去パルス５０３が印加される。
【００２０】
アドレス期間Ｔａでは、Ｙ電極駆動回路５は、サステイン放電期間Ｔｓでサステイン放電を行うＹ電極Ｙｉを選択するために複数のＹ電極Ｙｉに順次、スキャンパルス５０４を出力する。具体的には、Ｙ電極Ｙ１，Ｙ２，・・・に対してスキャンパルス５０４を順次スキャンして印加し、そのスキャンパルス５０４に対応してアドレスパルス５０１をアドレス電極Ａｊに印加することにより表示する表示セルＣｉｊを選択する。Ｙ電極Ｙｉのスキャンパルス５０４に対応してアドレス電極Ａｊのアドレスパルス５０１が生成されれば、そのＹ電極Ｙｉ及びＸ電極Ｘｉの表示セルＣｉｊが選択される。Ｙ電極Ｙｉのスキャンパルス５０４に対応してアドレス電極Ａｊのアドレスパルス５０１が生成されなければ、そのＹ電極Ｙｉ及びＸ電極Ｘｉの表示セルＣｉｊが選択されない。スキャンパルス５０４に対応してアドレスパルス５０１が生成されると、アドレス電極Ａｊ及びＹ電極Ｙｉ間のアドレス放電が起こり、それを種火としてＸ電極Ｘｉ及びＹ電極Ｙｉ間で放電が起こり、Ｘ電極Ｘｉに負電荷が蓄積され、Ｙ電極Ｙｉに正電荷が蓄積される。
【００２１】
サステイン放電期間Ｔｓでは、Ｘ電極Ｘｉ及びＹ電極Ｙｉ間に互いに逆相のサステインパルス５０５及び５０６が印加され、選択された表示セルＣｉｊのＸ電極Ｘｉ及びＹ電極Ｙｉ間でサステイン放電を行い、発光を行う。Ｘ電極駆動回路４は、サステイン放電を行うために複数のＸ電極Ｘｉにサステインパルス５０５を出力する。Ｙ電極駆動回路５は、サステイン放電を行うために複数のＹ電極Ｙｉにサステインパルス５０６を出力する。各サブフレームＳＦでは、Ｘ電極Ｘｉ及びＹ電極Ｙｉのサステインパルス５０５及び５０６による発光回数（サステイン放電期間Ｔｓの長さ）が異なる。これにより、階調値を決めることができる。サステイン放電期間Ｔｓの動作の詳細は、後に図６を参照しながら説明する。
【００２２】
図１は本発明の実施形態によるＹ電極駆動回路５の構成例を示す回路図であり、図６はサステイン放電期間Ｔｓにおけるプラズマディスプレイ装置の駆動方法を示すタイミングチャートである。
【００２３】
第１のスキャンドライバＳＣ１は、第１のＹ電極Ｙ１に接続され、スイッチＳＷ７及びスイッチＳＷ８を有する。スイッチＳＷ７は、Ｙ電極Ｙ１及びノードＮ４間に接続される。スイッチＳＷ８は、Ｙ電極Ｙ１及びノードＮ５間に接続される。スイッチＳＷ７は、ドレインがノードＮ４に接続され、ソースがＹ電極Ｙ１に接続されるｎチャネル電界効果トランジスタと、アノードがＹ電極Ｙ１に接続され、カソードがノードＮ４に接続されるダイオードとを有する。スイッチＳＷ８は、ソースがノードＮ５に接続され、ドレインがＹ電極Ｙ１に接続されるｎチャネル電界効果トランジスタと、カソードがＹ電極Ｙ１に接続され、アノードがノードＮ５に接続されるダイオードとを有する。
【００２４】
第２のスキャンドライバＳＣ２は、Ｙ電極Ｙ２に接続され、スイッチＳＷ９及びスイッチＳＷ１０を有する。スイッチＳＷ９は、Ｙ電極Ｙ２及びノードＮ６間に接続される。スイッチＳＷ１０は、Ｙ電極Ｙ２及びノードＮ７間に接続される。スイッチＳＷ９は、ドレインがノードＮ６に接続され、ソースがＹ電極Ｙ２に接続されるｎチャネル電界効果トランジスタと、アノードがＹ電極Ｙ２に接続され、カソードがノードＮ６に接続されるダイオードとを有する。スイッチＳＷ１０は、ソースがノードＮ７に接続され、ドレインがＹ電極Ｙ２に接続されるｎチャネル電界効果トランジスタと、カソードがＹ電極Ｙ２に接続され、アノードがノードＮ７に接続されるダイオードとを有する。
【００２５】
Ｙ電極Ｙ１及びＹ２にスキャンドライバＳＣ１及びＳＣ２が接続されるのと同様に、すべてのＹ電極に別々のスキャンドライバが接続される。奇数番目のＹ電極Ｙ１，Ｙ３，Ｙ５，・・・のスキャンドライバは、スキャンドライバＳＣ１と同様に、ノードＮ４及びＮ５間に並列に接続される。また、偶数番目のＹ電極Ｙ２，Ｙ４，Ｙ６，・・・のスキャンドライバは、スキャンドライバＳＣ２と同様に、ノードＮ６及びＮ７間に並列に接続される。
【００２６】
容量Ｃ２は、ノードＮ４及びノードＮ５間に接続され、アドレス電極Ａｊにアドレスパルス５０１を印加した際のノードＮ４及びＮ５のスパイク電圧を防止することができる。ダイオードＤ８は、アノードが電位Ｖｓｃのノードに接続され、カソードがノードＮ４に接続される。電位Ｖｓｃは、例えば０Ｖである。
【００２７】
容量Ｃ３は、ノードＮ６及びノードＮ７間に接続され、アドレス電極Ａｊにアドレスパルス５０１を印加した際のノードＮ６及びＮ７のスパイク電圧を防止することができる。ダイオードＤ９は、アノードが電位Ｖｓｃのノードに接続され、カソードがノードＮ６に接続される。
【００２８】
スキャンパルス電位スイッチ回路は、スイッチＳＷ１２及びダイオードＤ５，Ｄ６を有し、ノードＮ５及びＮ７にスキャンパルス５０４の電位−Ｖｙ（図６）を出力する。ダイオードＤ５は、アノードがノードＮ５に接続され、カソードがノードＮ８に接続される。ダイオードＤ６は、アノードがノードＮ７に接続され、カソードがノードＮ８に接続される。スイッチＳＷ１２は、電位−Ｖｙのノード及びノードＮ８間に接続され、ドレインがノードＮ８に接続され、ソースが電位−Ｖｙのノードに接続されるｎチャネル電界効果トランジスタと、アノードが電位−Ｖｙのノードに接続され、カソードがノードＮ８に接続されるダイオードとを有する。スイッチＳＷ１２をオンすることにより、ノードＮ５及びＮ７に電位−Ｖｙを出力することができる。
【００２９】
アドレス期間Ｔａでは、スイッチＳＷ３及びＳＷ４はオフである。スイッチＳＷ７をオンにしてスイッチＳＷ８をオフにすることにより、Ｙ電極Ｙ１に電位Ｖｓｃを出力することができ、スイッチＳＷ７をオフにしてスイッチＳＷ８をオンにすることにより、Ｙ電極Ｙ１に電位−Ｖｙを出力することができる。また、スイッチＳＷ９をオンにしてスイッチＳＷ１０をオフにすることにより、Ｙ電極Ｙ２に電位Ｖｓｃを出力することができ、スイッチＳＷ９をオフにしてスイッチＳＷ１０をオンにすることにより、Ｙ電極Ｙ２に電位−Ｖｙを出力することができる。
【００３０】
ダイオードＤ３は、アノードがノードＮ９に接続され、カソードがノードＮ５に接続される。ダイオードＤ４は、アノードがノードＮ９に接続され、カソードがノードＮ７に接続される。スイッチＳＷ１１は、正電位Ｖｗのノード及びノードＮ９間に接続され、オンにすることにより図５のリセット書き込みパルス５０２を生成することができる。
【００３１】
スイッチＳＷ１３は、ツェナーダイオードＤ７及び抵抗Ｒ１を介して、ノードＮ８及び電位−Ｖｙのノード間に接続され、オンにすることにより図５のリセット消去パルス５０３を生成することができる。
【００３２】
スイッチＳＷ１〜ＳＷ６、ダイオードＤ１，Ｄ２、容量Ｃ１、インダクタＬ１は、図５のサステインパルス５０６を生成するためのサステイン回路である。サステイン回路は、クランプ回路及び電力回収回路を有する。クランプ回路は、スイッチＳＷ１及びＳＷ２を有する。電力回収回路は、インダクタＬ１、ダイオードＤ１，Ｄ２、スイッチＳＷ５，ＳＷ６及び容量Ｃ１を有する。
【００３３】
スイッチＳＷ３は、両方向スイッチであり、ノードＮ１及びノードＮ５間に接続される。スイッチＳＷ４は、両方向スイッチであり、ノードＮ１及びノードＮ７間に接続される。
【００３４】
第１のスイッチＳＷ１は、第１の電位Ｖｓのノード及び第１のノードＮ１間に接続される。第１の電位Ｖｓは、正電位である。第２のスイッチＳＷ２は、基準電位（第２の電位）のノード及び第１のノードＮ１間に接続される。基準電位は、例えばグランド電位である。
【００３５】
第１のインダクタＬ１は、第１のノードＮ１及び第２のノードＮ２間に接続される。第５のスイッチＳＷ５は、第２のノードＮ２及び第３のノードＮ３間に接続される。第１のダイオードＤ１は、第５のスイッチＳＷ５に直列に接続され、カソードが第２のノードＮ２側に接続され、アノードが第３のノードＮ３側に接続される。第６のスイッチは、第２のノードＮ２及び第３のノードＮ３間において第５のスイッチＳＷ５に並列に接続される。第２のダイオードＤ２は、第６のスイッチＳＷ６に直列に接続され、アノードが第２のノードＮ２側に接続され、カソードが第３のノードＮ３側に接続される。第１の容量Ｃ１は、第３のノードＮ３及び基準電位のノード間に接続される。
【００３６】
以上は、Ｙ電極駆動回路５について説明した。Ｘ電極駆動回路４は、Ｙ電極駆動回路５のうちのスイッチＳＷ１，ＳＷ２，ＳＷ５，ＳＷ６、ダイオードＤ１，Ｄ２、容量Ｃ１及びインダクタＬ１を有する。ノードＮ１は、直接、すべてのＸ電極Ｘｉに接続される。Ｘ電極駆動回路４は、すべてのＸ電極Ｘｉに同一のサステインパルス５０５を出力する。
【００３７】
次に、図６を参照しながら、サステイン放電期間Ｔｓのプラズマディスプレイ装置の駆動方法を説明する。本実施形態では、Ｙ電極Ｙ１の立ち上がりクランプ時刻ｔ２とＹ電極Ｙ２の立ち上がりクランプ時刻ｔ３とが異なり、Ｙ電極Ｙ１の立ち下がりクランプ時刻ｔ７とＹ電極Ｙ２の立ち下がりクランプ時刻ｔ８とが異なる。
【００３８】
図６において、スイッチＳＷ１〜ＳＷ６は、それらのゲート電圧を示し、ゲート電圧がハイレベルになるとオンし、ゲート電圧がローレベルになるとオフする。Ｘ電極Ｘｉは、すべてのＸ電極の同一の電圧波形を示す。Ｙ電極Ｙ１はＹ電極Ｙ１の電圧波形を示し、奇数番目のＹ電極Ｙ１，Ｙ３，Ｙ５，・・・はＹ電極Ｙ１と同じ電圧波形になる。Ｙ電極Ｙ２はＹ電極Ｙ２の電圧波形を示し、偶数番目のＹ電極Ｙ２，Ｙ４，Ｙ６，・・・はＹ電極Ｙ２と同じ電圧波形になる。
【００３９】
期間Ｔ１は、時刻ｔ１〜ｔ２の期間である。期間Ｔ２は、時刻ｔ２〜ｔ３の期間である。期間Ｔ３は、時刻ｔ６〜ｔ７の期間である。期間Ｔ４は、時刻ｔ７〜ｔ８の期間である。期間Ｔ５は、時刻ｔ１１〜ｔ１２の期間である。期間Ｔ６は、時刻ｔ１２〜ｔ１３の期間である。
【００４０】
時刻ｔ１の前では、スイッチＳＷ１，ＳＷ２，ＳＷ５，ＳＷ６はオフし、スイッチＳＷ３及び４はオンする。後に説明するように、前のサイクルにおいて、Ｙ電極Ｙ１及びＹ２はグランド電位（基準電位）を維持している。Ｘ電極も、同様に、グランド電位を維持している。
【００４１】
時刻ｔ１では、スイッチＳＷ５がオンする。容量Ｃ１に充電されている電圧のＬＣ共振により、Ｙ電極Ｙ１及びＹ２の電位は電位Ｖｓに向けて上昇する。
【００４２】
次に、時刻ｔ２では、スイッチＳＷ１がオンし、スイッチＳＷ４がオフする。スイッチＳＷ１がオンであるので、ノードＮ１は電位Ｖｓになる。また、スイッチＳＷ３がオンであるので、Ｙ電極Ｙ１は、さらに立ち上がり、電位Ｖｓにクランプされる。すると、Ｙ電極Ｙ１及びＸ電極Ｘｉ間の電位差がＶｓになり、奇数番目のＹ電極Ｙ１及びＸ電極Ｘｉ間のサステイン放電Ｄｏが発生する。また、スイッチＳＷ４はオフであるので、Ｙ電極Ｙ２は電位を維持する。
【００４３】
次に、時刻ｔ３では、スイッチＳＷ４がオンする。すると、Ｙ電極Ｙ２は、さらに立ち上がり、電位Ｖｓにクランプされる。これにより、Ｙ電極Ｙ２及びＸ電極Ｘｉ間の電位差がＶｓになり、偶数番目のＹ電極Ｙ２及びＸ電極Ｘｉ間のサステイン放電Ｄｅが発生する。Ｙ電極Ｙ１の立ち上がりクランプ時刻ｔ２とＹ電極Ｙ２の立ち上がりクランプ時刻ｔ３とがずれているので、奇数番目のＹ電極のラインの放電Ｄｏと偶数番目のＹ電極のラインの放電Ｄｅもずれる。
【００４４】
仮に、期間Ｔ２でスイッチＳＷ４がオンを維持する場合、又はスイッチＳＷ３及びＳＷ４がない場合には、Ｙ電極Ｙ２の立ち上がりクランプ時刻は、Ｙ電極Ｙ１の立ち上がりクランプ時刻ｔ２と同じになる。その場合には、奇数番目のＹ電極のラインの放電Ｄｏと偶数番目のＹ電極の放電Ｄｅも同じになる。全ラインの放電Ｄｏ及びＤｅが同じ時刻に発生すると、大きなピーク電流が流れるため、スイッチＳＷ１等は許容電流の大きな素子を使用する必要があり、コストアップとなる。また、大きなピーク電流が流れるため、ノイズや不要輻射が発生し、対策のための追加部品が必要となりコストアップとなる。また、信頼性も低下させる場合がある。
【００４５】
本実施形態では、Ｙ電極Ｙ１の立ち上がりクランプ時刻ｔ２とＹ電極Ｙ２の立ち上がりクランプ時刻ｔ３とがずれているので、奇数番目のＹ電極のラインの放電Ｄｏと偶数番目のＹ電極のラインの放電Ｄｅもずれる。これにより、スイッチＳＷ１等に流れるピーク電流が小さくなるため、スイッチＳＷ１等は許容電流の小さな素子を使用することができ、コストを低減することができる。また、ピーク電流が小さくなるので、ノイズや不要輻射が小さくなり、対策のための追加部品が不要となり、コストを低減することができる。また、信頼性を向上させることができる。
【００４６】
その後、スイッチＳＷ５がオフする。次に、時刻ｔ４において、Ｘ電極駆動回路４は、時刻ｔ１と同様の制御により、Ｘ電極Ｘｉの電位をＬＣ共振により立ち上げる。次に、時刻ｔ５において、Ｘ電極駆動回路４は、時刻ｔ２と同様の制御により、Ｘ電極Ｘｉを電位Ｖｓにクランプする。時刻ｔ４の後、Ｙ電極駆動回路５のスイッチＳＷ１をオフにする。すると、Ｙ電極Ｙ１及びＹ２は、オープン状態となり、電位Ｖｓを維持する。
【００４７】
次に、時刻ｔ６では、スイッチＳＷ６をオンにする。すると、Ｙ電極Ｙ１及びＹ２の電位は、ＬＣ共振により立ち下がる。
【００４８】
次に、時刻ｔ７では、スイッチＳＷ２をオンし、スイッチＳＷ４をオフする。スイッチＳＷ２がオンになると、ノードＮ１がグランド電位になる。スイッチＳＷ３はオンであるので、Ｙ電極Ｙ１は、さらに立ち下がり、グランド電位にクランプされる。すると、Ｙ電極Ｙ１及びＸ電極Ｘｉ間の電位差がＶｓになり、奇数番目のＹ電極Ｙ１及びＸ電極Ｘｉ間のサステイン放電Ｄｏが発生する。また、スイッチＳＷ４はオフであるので、Ｙ電極Ｙ２は電位を維持する。
【００４９】
次に、時刻ｔ８では、スイッチＳＷ４がオンする。すると、Ｙ電極Ｙ２は、さらに立ち下がり、グランド電位にクランプされる。これにより、Ｙ電極Ｙ２及びＸ電極Ｘｉ間の電位差がＶｓになり、偶数番目のＹ電極Ｙ２及びＸ電極Ｘｉ間のサステイン放電Ｄｅが発生する。
【００５０】
Ｙ電極Ｙ１の立ち下がりクランプ時刻ｔ７とＹ電極Ｙ２の立ち下がりクランプ時刻ｔ８とがずれているので、奇数番目のＹ電極のラインの放電Ｄｏと偶数番目のＹ電極のラインの放電Ｄｅもずれる。これにより、スイッチＳＷ２等に流れるピーク電流が小さくなるため、スイッチＳＷ２等は許容電流の小さな素子を使用することができ、コストを低減することができる。また、ピーク電流が小さくなるので、ノイズや不要輻射が小さくなり、対策のための追加部品が不要となり、コストを低減することができる。また、信頼性を向上させることができる。
【００５１】
その後、スイッチＳＷ６がオフする。次に、時刻ｔ９において、Ｘ電極駆動回路４は、時刻ｔ６と同様の制御により、Ｘ電極Ｘｉの電位をＬＣ共振により立ち下げる。次に、時刻ｔ１０において、Ｘ電極駆動回路４は、時刻ｔ７と同様の制御により、Ｘ電極Ｘｉをグランド電位にクランプする。その後、Ｙ電極駆動回路５のスイッチＳＷ２をオフにする。すると、Ｙ電極Ｙ１及びＹ２は、オープン状態となり、グランド電位を維持する。
【００５２】
次に、時刻ｔ１１では、スイッチＳＷ５がオンする。Ｙ電極Ｙ１及びＹ２の電位は、ＬＣ共振により立ち上がる。
【００５３】
次に、時刻ｔ１２では、スイッチＳＷ１がオンし、スイッチＳＷ３がオフする。スイッチＳＷ１がオンであるので、ノードＮ１は電位Ｖｓになる。また、スイッチＳＷ４がオンであるので、Ｙ電極Ｙ２は、さらに立ち上がり、電位Ｖｓにクランプされる。すると、Ｙ電極Ｙ２及びＸ電極Ｘｉ間の電位差がＶｓになり、偶数番目のＹ電極Ｙ２及びＸ電極Ｘｉ間のサステイン放電Ｄｅが発生する。また、スイッチＳＷ３はオフであるので、Ｙ電極Ｙ１は電位を維持する。
【００５４】
次に、時刻ｔ１３では、スイッチＳＷ３がオンする。すると、Ｙ電極Ｙ１は、さらに立ち上がり、電位Ｖｓにクランプされる。これにより、Ｙ電極Ｙ１及びＸ電極Ｘｉ間の電位差がＶｓになり、奇数番目のＹ電極Ｙ１及びＸ電極Ｘｉ間のサステイン放電Ｄｏが発生する。Ｙ電極Ｙ１の立ち上がりクランプ時刻ｔ１３とＹ電極Ｙ２の立ち上がりクランプ時刻ｔ１２とがずれているので、奇数番目のＹ電極のラインの放電Ｄｏと偶数番目のＹ電極のラインの放電Ｄｅもずれる。これにより、上記の時刻ｔ２及びｔ３と同じ効果が得られる。以後、上記の処理のサイクルを繰り返し行う。
【００５５】
時刻ｔ２及びｔ３では、Ｙ電極Ｙ１の立ち上がりクランプ時刻ｔ２はＹ電極Ｙ２の立ち上がりクランプ時刻ｔ３より早い。これに対し、時刻ｔ１２及びｔ１３では、Ｙ電極Ｙ１の立ち上がりクランプ時刻ｔ１３はＹ電極Ｙ２の立ち上がりクランプ時刻ｔ１２より遅い。Ｙ電極Ｙ１の立ち上がりクランプ時刻とＹ電極Ｙ２の立ち上がりクランプ時刻とはいずれを早くしてもよい。同様に、Ｙ電極Ｙ１の立ち下がりクランプ時刻ｔ７とＹ電極Ｙ２の立ち下がりクランプ時刻ｔ８とはいずれを早くしてもよい。期間Ｔ２、Ｔ４及びＴ６では、スイッチＳＷ３及びＳＷ４のうちのいずれか一方をオンに、他方をオフにすればよい。
【００５６】
上記のように、Ｙ電極Ｙ１及びＹ２の間でクランプ時刻をずらすと、Ｙ電極Ｙ１及びＹ２のクランプ時間に差異が生じる。このクランプ時間の違いにより、場合によっては、ライン間の輝度段差が生じる可能性がある。その場合には、以下の２つの駆動方法が有効である。
【００５７】
まず、第１の方法を説明する。図６に示すように、時刻ｔ２及びｔ３では、Ｙ電極Ｙ１の立ち上がりクランプ時刻ｔ２はＹ電極Ｙ２の立ち上がりクランプ時刻ｔ３より早い。時刻ｔ７及びｔ８では、Ｙ電極Ｙ１の立ち下がりクランプ時刻ｔ７はＹ電極Ｙ２の立ち下がりクランプ時刻ｔ８より早い。時刻ｔ１２及びｔ１３では、Ｙ電極Ｙ１の立ち上がりクランプ時刻ｔ１３はＹ電極Ｙ２の立ち上がりクランプ時刻ｔ１２より遅い。このように、Ｙ電極Ｙ１の立ち上がり及び立ち下がりのクランプ時刻の組みと、Ｙ電極Ｙ２の立ち上がり及び立ち下がりクランプ時刻の組みとを交互に早くする。すなわち、Ｙ電極の第１の立ち上がり及び第１の立ち下がりではＹ電極Ｙ１の方を早くし、その後のＹ電極の第２の立ち上がり及び第２の立ち下がりではＹ電極Ｙ２の方を早くする。これにより、サステインパルスの１周期毎に、Ｙ電極Ｙ１及びＹ電極Ｙ２のクランプ時間が交互に変わる。
【００５８】
次に、第２の方法を説明する。Ｙ電極Ｙ１のすべての立ち上がりクランプ時刻をＹ電極Ｙ２のすべての立ち上がりクランプ時刻より早くし、且つＹ電極Ｙ１のすべての立ち下がりクランプ時刻をＹ電極Ｙ２のすべての立ち下がりクランプ時刻より遅くする。或いは、Ｙ電極Ｙ２のすべての立ち上がりクランプ時刻をＹ電極Ｙ１のすべての立ち上がりクランプ時刻より早くし、且つＹ電極Ｙ２のすべての立ち下がりクランプ時刻をＹ電極Ｙ１のすべての立ち下がりクランプ時刻より遅くする。これにより、サステインパルスの１／２周期毎に、Ｙ電極Ｙ１及びＹ電極Ｙ２のクランプ時間が交互に変わる。
【００５９】
Ｙ電極Ｙ１及びＹ２のクランプ時間の違いによりライン間の輝度段差が生じる可能性がある場合においても、上記の２つの駆動方法のいずれかにより、クランプ時間が均一化されることにより、ライン間の輝度段差が軽減される、等の効果がある。
【００６０】
図２の表示負荷率検出部８は、表示負荷率を検出する。サステイン放電期間Ｔｓにおいて、表示負荷率が大きいとＸ電極駆動回路４及びＹ電極駆動回路５に流れるピーク電流が大きくなる。これに対し、表示負荷率が小さいとＸ電極駆動回路４及びＹ電極駆動回路５に流れるピーク電流が小さくなる。
【００６１】
上記のＹ電極Ｙ１の放電ＤｏとＹ電極Ｙ２の放電Ｄｅのタイミングをずらす目的はピーク電流を小さくすることである。したがって、ピーク電流が元々小さい場合には、Ｙ電極Ｙ１の放電ＤｏとＹ電極Ｙ２の放電Ｄｅのタイミングを必ずしもずらす必要はない。そこで、Ｙ電極駆動回路５において、スイッチＳＷ４は、表示負荷率が閾値より大きいときには期間Ｔ２及びＴ４の間はオフであり、表示負荷率が閾値より小さいときには期間Ｔ２及びＴ４の間はオンにすることができる。スイッチＳＷ４がオフであるときには奇数ラインの放電Ｄｏと偶数ラインの放電Ｄｅとのタイミングが異なり、スイッチＳＷ４がオンであるときには奇数ラインの放電Ｄｏと偶数ラインの放電Ｄｅとのタイミングが同じである。同様に、Ｙ電極駆動回路５において、スイッチＳＷ３は、表示負荷率が閾値より大きいときには期間Ｔ６の間はオフであり、表示負荷率が閾値より小さいときには期間Ｔ６の間はオンにすることができる。
【００６２】
また、期間Ｔ２、Ｔ４及びＴ６が短いとピーク電流が比較的大きくなり、期間Ｔ２、Ｔ４及びＴ６が長いとピーク電流が比較的小さくなる。そこで、Ｙ電極駆動回路５において、表示負荷率が大きいときには期間Ｔ２、Ｔ４及びＴ６を長く、表示負荷率が小さいときには期間Ｔ２、Ｔ４及びＴ６を短くすることができる。
【００６３】
期間Ｔ２、Ｔ４及びＴ６は、それぞれ５０ｎｓ以上かつ５００ｎｓ以下の期間であることが好ましい。期間Ｔ１、Ｔ３及びＴ５は、例えばそれぞれ３００ｎｓである。
【００６４】
以上の動作により、奇数ラインと偶数ラインでは放電タイミングをずらし、放電を分散することができる。これにより、スイッチＳＷ１及びＳＷ２に流れるピーク電流が低減する。期間Ｔ２、Ｔ４及びＴ６を長くすることにより、ピーク電流を最大１／２にすることができる。
【００６５】
なお、上記では奇数番目のＹ電極と偶数番目のＹ電極の２種類のＹ電極の放電タイミングをずらす場合を例に説明したが、３種類以上のＹ電極の放電タイミングをずらすようにしてもよい。
【００６６】
また、上記ではＹ電極駆動回路５のサステインパルスのタイミングをずらす場合を説明したが、同様に、Ｘ電極駆動回路４のサステインパルスのタイミングをずらすことにより放電タイミングをずらすようにしてもよい。
【００６７】
以上のように、本実施形態によれば、時刻ｔ２でスイッチＳＷ１がオフからオンに切り換わってから第１の期間Ｔ２の間は、スイッチＳＷ２及びＳＷ４はオフである。第１の期間Ｔ２経過後、スイッチＳＷ４はオンし、スイッチＳＷ１はオンを維持し、スイッチＳＷ２はオフを維持する。
【００６８】
時刻ｔ２でスイッチＳＷ１がオフからオンに切り換わってから第１の期間Ｔ２の間は、スイッチＳＷ３はオンである。
【００６９】
第１のスキャンドライバＳＣ１は、Ｙ電極Ｙ１及びアドレス電極Ａｊ間のアドレス放電を行うためのスキャンパルスをＹ電極Ｙ１に出力する。第２のスキャンドライバＳＣ２は、Ｙ電極Ｙ２及びアドレス電極Ａｊ間のアドレス放電を行うためのスキャンパルスをＹ電極Ｙ２に出力する。
【００７０】
Ｘ電極駆動回路４は、すべてのＸ電極Ｘｉに同一のサステインパルスを出力する。Ｙ電極駆動回路５は、Ｙ電極Ｙ１及びＹ電極Ｙ２に異なるサステインパルスを出力する。Ｙ電極Ｙ１のサステイン放電及びＹ電極Ｙ２のサステイン放電は、タイミングが異なる。
【００７１】
時刻ｔ７でスイッチＳＷ２がオフからオンに切り換わってから第２の期間Ｔ４の間は、スイッチＳＷ１及びＳＷ４はオフである。第２の期間Ｔ４経過後、スイッチＳＷ４はオンし、スイッチＳＷ１はオフを維持し、スイッチＳＷ２はオンを維持する。
【００７２】
時刻ｔ１２でスイッチＳＷ１がオフからオンに切り換わってから期間Ｔ６の間は、スイッチＳＷ２及びＳＷ３はオフであり、スイッチＳＷ４はオンである。期間Ｔ６経過後、スイッチＳＷ３はオンし、スイッチＳＷ１はオンを維持し、スイッチＳＷ２はオフを維持し、スイッチＳＷ４はオンを維持する。
【００７３】
スイッチＳＷ３は奇数番目のＹ電極に接続され、スイッチＳＷ４は偶数番目のＹ電極に接続される。
【００７４】
本実施形態によれば、Ｙ電極Ｙ１のサステイン放電のタイミングとＹ電極Ｙ２のサステイン放電のタイミングをずらすことができる。これにより、サステイン放電のピーク電流を小さくすることができるので、許容電流の小さな素子を使用することができ、コストを低減することができる。また、ピーク電流によるノイズや不要輻射を小さくし、対策のための追加部品が不要となり、コストを低減することができる。また、信頼性を向上させることができる。
【００７５】
また、Ｙ電極Ｙ１のサステインパルスとＹ電極Ｙ２のサステインパルスをスイッチＳＷ１及びＳＷ２等の共通の回路で生成することができるので、回路規模が小さくなり、コストを低減することができる。
【００７６】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【図面の簡単な説明】
【００７７】
【図１】本発明の実施形態によるＹ電極駆動回路の構成例を示す回路図である。
【図２】本発明の実施形態によるプラズマディスプレイ装置の構成例を示す図である。
【図３】プラズマディスプレイパネルの構造例を示す分解斜視図である。
【図４】画像の１フレームにおけるプラズマディスプレイ装置の駆動方法例を示す図である。
【図５】１サブフレームにおけるプラズマディスプレイ装置の駆動方法例を示す図である。
【図６】サステイン放電期間におけるプラズマディスプレイ装置の駆動方法を示すタイミングチャートである。
【符号の説明】
【００７８】
１  前面ガラス基板
２  背面ガラス基板
３  プラズマディスプレイパネル
４  Ｘ電極駆動回路
５  Ｙ電極駆動回路
６  アドレス電極駆動回路
７  制御回路
８  表示負荷率検出部
１３、１６  誘電体層
１４  保護層
１７  隔壁
１８〜２０  蛍光体
【図１】
2010044111.tif 000003
【図２】
2010044111.tif 000004
【図３】
2010044111.tif 000005
【図４】
2010044111.tif 000006
【図５】
2010044111.tif 000007
【図６】
2010044111.tif 000008