(57)【要約】【課題】ノイズに対して強く、応答性を損なわずに高周波数化に対応することができ、被制御物の小型化および軽量化を可能にするヒステリシス制御装置を提供する。【解決手段】波形生成手段である抵抗２１，２４からの電圧信号ｖ−を比較手段２５の反転入力端子に供給し、しきい値生成手段である抵抗２２，２３からの電圧信号ｖ＋を比較手段２５の非反転入力端子に供給する。このようなヒステリシス制御装置１において、比較手段２５からの出力を微分した信号を、抵抗２２，２３からの電圧信号ｖ＋として比較手段２５の非反転入力端子に供給する微分手段２２，３１を設けている。【選択図】図１
2010220435.tif 000002
【特許請求の範囲】
【請求項１】
被制御物の検出電圧に応じてその傾きが変化するような電圧信号を生成する波形生成手段と、
指令電圧を設定する指令電圧設定手段と、
第１の入力と第２の入力との比較によって、高レベルまたは低レベルの信号を出力する比較手段と、
前記比較手段の出力と前記指令電圧設定手段との間に接続され、前記比較手段の出力に応じた異なるレベルの第１しきい値または第２しきい値の電圧信号を生成するしきい値生成手段とを備え、
前記波形生成手段からの電圧信号を前記比較手段の第１の入力に供給し、前記しきい値生成手段からの電圧信号を前記比較手段の第２の入力に供給するヒステリシス制御装置において、
前記比較手段からの出力を微分した信号を、前記しきい値生成手段からの電圧信号として前記比較手段の第２の入力に供給する微分手段を設けたことを特徴とするヒステリシス制御装置。
【請求項２】
前記しきい値生成手段は、第１の抵抗と第２の抵抗の直列回路で構成され、前記第１の抵抗と前記第２の抵抗との接続点が前記比較手段の第２の入力に接続され、
前記微分手段は前記第１の抵抗とキャパシタとの直列回路で構成されることを特徴とする請求項１記載のヒステリシス制御装置。
【請求項３】
前記被制御物は、スイッチング素子のスイッチング動作により負荷に直流出力電圧を供給する電源装置であり、
前記被制御物の検出電圧は前記電源装置の出力電圧を検出したものであり、
前記比較手段からの出力信号を前記スイッチング素子の駆動信号として供給する駆動手段をさらに備えたことを特徴とする請求項１または２記載のヒステリシス制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＷＭ（パルス幅変調）発生器を必要とする電子機器や電源装置などに適用されるヒステリシス制御装置に関する。
【背景技術】
【０００２】
従来、スイッチング制御により電源装置の出力電圧を安定化するフィードバック制御装置として、例えば本願出願人が提案した特許文献１には、負荷電流の急激な変動に対する応答速度の高速化に応えるために、ヒステリシス特性を有する比較手段を組み込んだヒステリシス制御装置が開示されている。また別な特許文献２には、電源装置における出力電圧の変化を検出し、この検出電圧をヒステリシス特性を有する比較回路に入力して基準電圧と比較し、当該比較回路からの比較結果に基づき、スイッチング制御回路へのフィードバック信号を生成させるヒステリシス制御装置が提案されている。
【０００３】
ここで、従来のヒステリシス制御装置１０１の回路例を図８に示す。同図において、１１は例えば電源装置（図示せず）の出力電圧を分圧して得た検出電圧ｖ１を生成する第１の電源であり、また１２は基準電圧としての指令電圧ｖ２を生成する第２の電源である。これらの電源１１，１２の他端は何れも接地される。ヒステリシス制御装置１０１は、抵抗２１，２２，２３と、キャパシタ（コンデンサ）２４と、ヒステリシス特性を有する比較手段２５とにより構成され、比較手段２５の出力端子と第１の電源１１の一端との間に、抵抗２１とキャパシタ２４の直列回路が接続され、第２の電源１２の一端と比較手段２５の出力端子との間に、別な抵抗２２，２３の直列回路が接続されると共に、抵抗２１とキャパシタ２４の接続点が比較手段２５の反転入力端子に接続され、さらに抵抗２２，２３の接続点が比較手段２５の非反転入力端子に接続される。そして、接地ラインを基準として出力端子２６にパルス状のＰＷＭ信号ｖＰＷＭが出力される。なお、図８には示していないが、当該ＰＷＭ信号ｖＰＷＭは電源装置の駆動手段に供給され、この駆動手段から電源装置のスイッチング素子に対し、出力電圧の変動に応じたパルス導通幅を有する駆動信号が与えられることで、当該出力電圧の安定化が図られるようになっている。
【０００４】
図９は、前記ヒステリシス制御装置１０１における各部の動作波形を示している。同図において、ｖＰＷＭは比較手段２５の出力端子に発生するＰＷＭ信号の電圧であり、ｖ＋は比較手段２５の非反転入力端子における電圧であり、さらにｖ−は比較手段２５の反転入力端子における電圧である。
【０００５】
比較手段２５は周知のように、その非反転入力端子の電圧ｖ＋が反転入力端子の電圧ｖ−を上回ると、出力端子の電圧ｖＰＷＭがＬ（低）レベルからＨ（高）レベルに切換わり、非反転入力端子の電圧ｖ＋が反転入力端子の電圧ｖ−を下回ると、出力端子の電圧ｖＰＷＭがＨレベルからＬレベルに切換わる。ここでは特に、抵抗２２，２３の直列回路が第２の電源１２と比較手段２５の出力端子との間に接続している関係で、比較手段２５の出力端子の電圧ｖＰＷＭがＨレベルの場合に、抵抗２２，２３の接続点ひいては比較手段２５の非反転入力端子における電圧ｖ＋は一定の第１しきい値となり、比較手段２５の出力端子の電圧ｖＰＷＭがＬレベルの場合に、比較手段２５の非反転入力端子における電圧ｖ＋が前記第１しきい値よりも低い一定の第２しきい値となる。
【０００６】
一方、比較手段２５の反転入力端子における電圧ｖ−は、比較手段２５の出力端子の電圧ｖＰＷＭがＨレベルの場合に、抵抗２１を通してキャパシタ２４が充電され、時間ｔの経過と共に上昇する。この電圧ｖ−が比較手段２５の非反転入力端子における第１しきい値の電圧ｖ＋に達すると、比較手段２５の出力端子の電圧ｖＰＷＭがＨレベルからＬレベルに転じる。比較手段２５の出力端子の電圧ｖＰＷＭがＬレベルになると、キャパシタ２４からの電荷は抵抗２１を通して放電され、比較手段２５の反転入力端子における電圧ｖ−は時間ｔの経過と共に下降する。この電圧ｖ−が比較手段２５の非反転入力端子における第２しきい値の電圧ｖ＋に達すると、比較手段２５の出力端子の電圧ｖＰＷＭがＬレベルから再びＨレベルに転じる。こうした動作を繰り返すことにより、比較手段２５の反転入力端子における電圧ｖ−は三角波状に変化すると共に、電源装置の出力電圧すなわち検出電圧ｖ１の変動に応じてそのパルス導通幅が増減するＰＷＭ信号ｖＰＷＭが、ヒステリシス制御装置１０１の出力端子２６に生成される。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００８−２８３８０２号公報
【特許文献２】特開２００４−６４９９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上記ヒステリシス制御装置１０１をスイッチング電源装置に組み込んだ場合、出力電圧の変動に対する応答性を損なわずに、スイッチング素子のスイッチング周波数を高くするには、前記第１しきい値と第２しきい値との差であるヒステリシス電圧幅を小さくしなければならない。しかし、指令電圧ｖ２の電圧値や抵抗２２，２３の抵抗値を変えるなどして、ヒステリシス電圧幅が小さくなるように意図的に調整すると、今度はスイッチングノイズなどの影響を受けやすくなって、装置としてノイズに弱くなる欠点を有していた。
【０００９】
そこで本発明は上記問題点に鑑み、ノイズに対して強く、応答性を損なわずに高周波数化に対応することができ、被制御物の小型化および軽量化を可能にするヒステリシス制御装置を提供することを、その目的とする。
【課題を解決するための手段】
【００１０】
本発明のヒステリシス制御装置は、上記目的を達成するためになされたものであり、その特徴は次に示すとおりである。
【００１１】
被制御物の検出電圧に応じてその傾きが変化するような電圧信号を生成する波形生成手段と、指令電圧を設定する指令電圧設定手段と、第１の入力と第２の入力との比較によって、高レベルまたは低レベルの信号を出力する比較手段と、前記比較手段の出力と前記指令電圧設定手段との間に接続され、前記比較手段の出力に応じた異なるレベルの第１しきい値または第２しきい値の電圧信号を生成するしきい値生成手段とを備え、前記波形生成手段からの電圧信号を前記比較手段の第１の入力に供給し、前記しきい値生成手段からの電圧信号を前記比較手段の第２の入力に供給するヒステリシス制御装置において、前記比較手段からの出力を微分した信号を、前記しきい値生成手段からの電圧信号として前記比較手段の第２の入力に供給する微分手段を設けたことを特徴とする。
【００１２】
また前記しきい値生成手段は、第１の抵抗と第２の抵抗の直列回路で構成され、前記第１の抵抗と前記第２の抵抗との接続点が前記比較手段の第２の入力に接続され、前記微分手段は前記第１の抵抗と前記第２の抵抗とキャパシタとの直列回路で構成されることを特徴とする。
【００１３】
また前記被制御物は、スイッチング素子のスイッチング動作により負荷に直流出力電圧を供給する電源装置であり、前記被制御物の検出電圧は前記電源装置の出力電圧を検出したものであり、前記比較手段からの出力信号を前記スイッチング素子の駆動信号として供給する駆動手段をさらに備えたことを特徴とする。
【発明の効果】
【００１４】
本発明は上記の各手段により、次に示す効果を得ることが可能となる。
【００１５】
比較手段からの出力が高レベルまたは低レベルに切換わった直後は、ヒステリシス制御装置の被制御物である例えば電源装置からスイッチングノイズが発生するが、このときには本発明の微分手段によって、第１しきい値と第２しきい値との電圧差が大きくなり、その後はこの電圧差が次第に小さくなって、ヒステリシス電圧幅が時間的に変化する。こうすることで、ノイズに対して強く、応答性を損なわずに高周波数化に対応することができ、被制御物の小型化および軽量化を可能にするヒステリシス制御装置を提供できる。
【００１６】
またこれは、既存のヒステリシス制御装置において、第１の抵抗と第２の抵抗の直列回路で構成されるしきい値生成手段に対して、キャパシタを１つ追加するだけで達成できる。
【００１７】
さらに、スイッチング素子を有する電源装置を被制御物とした場合、この電源装置の出力電圧に応じたパルス導通幅の出力信号を比較手段で生成して、これをスイッチング素子の駆動信号として供給することが可能になる。これにより、電源装置として良好な応答特性とノイズ特性を維持しつつ、出力電圧の安定化を図ることが可能になる。
【図面の簡単な説明】
【００１８】
【図１】本発明の一実施例を示すヒステリシス制御装置の回路図である。
【図２】図１のヒステリシス制御装置を組み込んだ電源装置の回路図である。
【図３】図１に示す実施例の動作を説明するための波形図である。
【図４】図２に示す回路構成において、出力電圧の負荷特性を示す実験結果のグラフである。
【図５】図２に示す回路構成において、出力電圧のライン特性を示す実験結果のグラフである。
【図６】図２に示す回路構成において、ヒステリシス制御装置における伝達関数のボード線図を示すグラフである。
【図７】図２に示す回路構成において、出力電圧の過渡応答を示すグラフである。
【図８】従来例におけるヒステリシス制御装置の回路図である。
【図９】図８に示す実施例の動作を説明するための波形図である。
【発明を実施するための形態】
【００１９】
本発明の実施上好ましい構成は、被制御物の検出電圧ｖ１に応じてその傾きが変化するような電圧信号ｖ−を生成する波形生成手段２１，２４と、指令電圧ｖ２を設定する指令電圧設定手段１２と、第１の入力と第２の入力との比較によって、高レベルまたは低レベルの信号を出力する比較手段２５と、前記比較手段２５の出力と前記指令電圧設定手段１２との間に接続され、比較手段２５の出力に応じた異なるレベルの第１しきい値または第２しきい値の電圧信号ｖ＋を生成するしきい値生成手段２２，２３とを備え、前記波形生成手段２１，２４からの電圧信号ｖ−を比較手段２５の第１の入力に供給し、しきい値生成手段２２，２３からの電圧信号ｖ＋を比較手段２５の第２の入力に供給するヒステリシス制御装置１において、前記比較手段２５からの出力を微分した信号を、前記しきい値生成手段２２，２３からの電圧信号ｖ＋として比較手段２５の第２の入力に供給する微分手段２２，２３，３１を設けたものである。
【００２０】
また、この場合のしきい値生成手段は、第１の抵抗２２と第２の抵抗２３の直列回路で構成され、第１の抵抗２２と第２の抵抗２３との接続点が比較手段２５の第２の入力に接続され、前記微分手段は前記抵抗２２，２３とキャパシタ３１との直列回路で構成される。
【００２１】
さらに被制御物は、スイッチング素子４３，４４のスイッチング動作により負荷４８に直流出力電圧を供給する電源装置４１であり、前記被制御物の検出電圧は電源装置４１の出力電圧ｖＯを検出したものであり、前記比較手段２５からの出力信号をスイッチング素子４３，４４の駆動信号として供給する駆動手段４５をさらに備えている。
【実施例１】
【００２２】
以下、添付図面を参照して、本発明におけるヒステリシス制御装置の好適な実施例について説明する。図１は、本発明で提案するヒステリシス制御装置１の回路図を示すもので、従来のヒステリシス制御装置１０１と異なる点は、抵抗２２，２３の直列回路に、ヒステリシス電圧幅可変手段としてのキャパシタ３１が直列接続され、キャパシタ３１と抵抗２２，２３からなる直列回路が、コンパレータである比較手段２５の出力端子と第２の電源１２の一端との間に接続されていることにある。このキャパシタ３１は、前記抵抗２２，２３と共に、比較手段２５からの出力を微分した電圧ｖ＋を、比較手段２５の非反転入力端子に供給する微分手段として設けられる。それ以外の構成は、従来の図８で示した回路図と共通している。
【００２３】
図２は、上記ヒステリシス制御装置１が制御対象とする被制御物として、電源装置４１を適用した場合の回路図を示している。勿論、本発明のヒステリシス制御装置１は、電源装置４１以外の各種電子機器にＰＷＭ発生器として組み込んでも構わない。
【００２４】
同図において、４２は電源装置４１の直流入力電源、４３，４４は電源装置４１の両端間に接続するスイッチング素子の直列回路で、ここでは例として何れもＭＯＳ型ＦＥＴが用いられている。当該スイッチング素子４３，４４には、駆動手段４５からのパルス駆動信号が交互に与えられ、お互いのスイッチング素子４３，４４が相補的にオン，オフするようにスイッチング動作される。さらにスイッチング素子４４の両端間には、インダクタ４６と平滑コンデンサ４７との直列回路が接続され、平滑コンデンサ４７の両端間に負荷４８が接続される。これにより、一方のスイッチング素子４３がオン，他方のスイッチング素子４４がオフの期間中は、入力電源４２からの入力電圧Ｖｉがスイッチング素子４３からインダクタ４６を通して平滑コンデンサ４７および負荷４８に印加され、インダクタ４６にエネルギーが蓄えられると共に、スイッチング素子４３がオフ，スイッチング素子４４がオンの期間中になると、インダクタ４６の両端間に生じる起電圧が平滑コンデンサ４７および負荷４８に印加され、結果的に入力電圧Ｖｉよりも低い出力電圧ｖＯを平滑コンデンサ４７の両端間に生成することができる。
【００２５】
なお、図２に示す電源装置４１は、トランスが存在しない非絶縁型の降圧コンバータであるが、例えば昇圧コンバータ若しくは昇降圧コンバータであってもよく、また入力側と出力側とを絶縁するトランスを介在させた絶縁型のコンバータであってもよい。ここでは少なくとも一乃至複数のスイッチング素子４３，４４を有し、そのスイッチング素子４３，４４のスイッチング動作により所望の出力電圧ｖＯが取り出せるものであれば、どのような電源装置４１であっても構わない。
【００２６】
図２のヒステリシス制御装置１は、図１に示したものに抵抗２７とキャパシタ２８が追加されている。具体的には、前記抵抗２１とキャパシタ２４の直列回路にはキャパシタ２８が直列に接続され、キャパシタ２８の一端が比較手段２５の出力端子に接続される。また、キャパシタ２４の両端間には抵抗２７が接続される。比較手段２５の出力端子は駆動手段４５の入力に接続され、この比較手段２５の出力端子に発生するＰＷＭ信号ｖＰＷＭと同じタイミングで、第１のパルス駆動信号が駆動手段４５からスイッチング素子４３のゲートに供給されると共に、ＰＷＭ信号ｖＰＷＭを反転したタイミングで、第２のパルス駆動信号が駆動手段４５からスイッチング素子４４のゲートに供給される。
【００２７】
前記キャパシタ２８は、駆動手段２５の入力の直流成分をカットする直流カット手段として設けられている。また、抵抗２１，キャパシタ２４および抵抗２７は、前記キャパシタ２８からの出力を積分して、電源装置４１の検出電圧に相当する出力電圧ｖＯに重畳する積分手段である。
【００２８】
次に、図３の波形図を参照しながら、上記回路の動作を説明する。図３において、ｖＰＷＭは比較手段２５の出力端子に発生するＰＷＭ信号の電圧であり、ｖ＋は比較手段２５の非反転入力端子における電圧であり、さらにｖ−は比較手段２５の反転入力端子における電圧である。
【００２９】
比較手段２５において、その非反転入力端子の電圧ｖ＋が反転入力端子の電圧ｖ−を上回ると、出力端子の電圧ｖＰＷＭがＬレベルからＨレベルに切換わり、非反転入力端子の電圧ｖ＋が反転入力端子の電圧ｖ−を下回ると、出力端子の電圧ｖＰＷＭがＨレベルからＬレベルに切換わる点は、従来の回路と同じである。特に本実施例では、比較手段２５の出力端子と非反転入力端子との間に、キャパシタ３１と抵抗２２，２３とによる微分手段が設けられている関係で、比較手段２５の出力端子の電圧ｖＰＷＭがＬレベルからＨレベルに切換わった直後に、比較手段２５の非反転入力端子には従来よりも高い第１しきい値の電圧ｖ＋が発生し、その後はこの第１しきい値の電圧ｖ＋が時間の経過と共に指数関数的に減少すると共に、比較手段２５の出力端子の電圧ｖＰＷＭがＨレベルからＬレベルに切換わった直後に、比較手段２５の非反転入力端子には従来よりも低い第２しきい値の電圧ｖ＋が発生し、その後はこの第２しきい値の電圧ｖ＋が時間の経過と共に指数関数的に増加する。
【００３０】
つまり、比較手段２５の出力端子の電圧ｖＰＷＭがＬレベルまたはＬレベルに切換わった直後は、ヒステリシス制御装置１の被制御物である電源装置４１のスイッチング素子４３，４４からスイッチングノイズが発生するが、このときには前記微分手段によって、比較手段２５の非反転入力端子に発生する電圧ｖ＋は、第１しきい値と第２しきい値との電圧差が大きくなり、その後はこの電圧差が次第に小さくなって、当該ヒステリシス電圧幅（電圧差）が一定ではなく時間的に変化するようになる。したがって、電源装置４１の出力電圧ｖＯにスイッチングノイズが重畳しても、このノイズが第１しきい値や第２しきい値に達することがなく、比較手段２５の出力端子はノイズの影響を受けないＰＷＭ信号ｖＰＷＭを生成できる。また、時間の経過と共に、比較手段２５の非反転入力端子に発生する電圧ｖ＋のヒステリシス電圧幅は小さくなり、スイッチング素子４３，４４のスイッチング周波数を高くしても、ヒステリシス制御装置１の応答性は損なわれない。
【００３１】
結果的に、このような微分波形状の電圧ｖ＋を、比較手段２５の非反転入力端子に供給することで、ノイズに対して強く、応答性を損なわずに高周波数化に対応することができ、被制御物である電源装置４１の小型化および軽量化を可能にするヒステリシス制御装置１を提供できる。
【００３２】
またこれは、既存のヒステリシス制御装置において、抵抗２２，２３の直列回路で構成されるしきい値生成手段に対して、キャパシタ３１を１つ追加するだけで達成できる。
【００３３】
一方、比較手段２５の反転入力端子における電圧ｖ−は、比較手段２５の出力端子の電圧ｖＰＷＭがＨレベルの場合に、抵抗２１を通してキャパシタ２４が充電され、時間ｔの経過と共に上昇する。この電圧ｖ−が比較手段２５の非反転入力端子における第１しきい値の電圧ｖ＋に達すると、比較手段２５の出力端子の電圧ｖＰＷＭがＨレベルからＬレベルに転じる。比較手段２５の出力端子の電圧ｖＰＷＭがＬレベルになると、キャパシタ２４からの電荷は抵抗２１を通して放電され、比較手段２５の反転入力端子における電圧ｖ−は時間ｔの経過と共に下降する。この電圧ｖ−が比較手段２５の非反転入力端子における第２しきい値の電圧ｖ＋に達すると、比較手段２５の出力端子の電圧ｖＰＷＭがＬレベルから再びＨレベルに転じる。こうした動作を繰り返すことにより、比較手段２５の反転入力端子における電圧ｖ−は三角波状に変化すると共に、電源装置４１の出力電圧ｖＯの変動に応じてそのパルス導通幅が増減するＰＷＭ信号ｖＰＷＭが、比較手段２５から駆動手段４５に供給される。
【００３４】
なお、図２に示すヒステリシス制御装置１において、キャパシタ２８と抵抗２１，２７は積分補償回路となっており、電源装置４１の出力電圧ｖＯの定常偏差を小さく抑える効果がある。また、キャパシタ２４と抵抗２１，２７は微分補償回路となっており、電源装置４１における過渡電圧の抑制に効果がある。
【００３５】
波形生成手段としての抵抗２１とキャパシタ２４は、電源装置４１の検出電圧に相当する出力電圧ｖＯが低いほど、比較手段２５の反転入力端子に供給する電圧ｖ−が第１しきい値の電圧ｖ＋に達するまでの時間が長くなり、逆に電源装置４１の出力電圧ｖＯが高いほど、比較手段２５の反転入力端子に供給する電圧ｖ−が第１しきい値の電圧ｖ＋に達するまでの時間が短くなるように、三角波状の電圧ｖ−を生成する。これにより、比較手段２５の出力端子に発生するＰＷＭ信号ｖＰＷＭは、電源装置４１の出力電圧ｖＯの変動に応じてそのパルス導通幅が増減し、このＰＷＭ信号ｖＰＷＭに基づいて駆動手段４５から各スイッチング素子４３，４４にパルス駆動信号が供給される。
【００３６】
つまり、スイッチング素子４３，４４を有する電源装置４１を、ヒステリシス制御装置１の被制御物とした場合、この電源装置４１の出力電圧ｖＯに応じたパルス導通幅を有するＰＷＭ信号ｖＰＷＭを比較手段２５で生成して、これをスイッチング素子４３，４４のパルス駆動信号として供給することができる。そのため、電源装置４１として良好な応答特性とノイズ特性を維持しつつ、出力電圧ｖＯの安定化を図ることが可能になる。
【００３７】
図４および図５は、図２に示す回路構成において、出力電圧ｖＯの負荷特性およびライン特性をそれぞれ示している。図４は負荷電流ＩＯと出力電圧ｖＯとの相関関係を示し、図５は入力電圧Ｖｉと出力電圧ｖＯとの相関関係を示している。
【００３８】
定常状態の解析において、出力電圧ｖＯは第２の電源１２の基準電圧Ｖｒと等しくなる（Ｖｏ＝Ｖｒ）。ここでは実験での確認のために、５Ｖを１．２Ｖ−１０Ａに変換する同期整流器付きの降圧コンバータが実装されている。スイッチング周波数は約５００ｋＨｚである。図４および図５に示す実験結果は、解析したものとよく一致しており、良好なレギュレーションを達成できる。
【００３９】
小信号のＡＣ解析から、制御回路であるヒステリシス制御装置１の伝達関数Ｖ１（ｓ）／Ｖｏ（ｓ）は次のように示される。なお、ここでのＶ１は比較手段２５の出力端子に発生する電圧である。
【００４０】
【数１】
2010220435.tif 000003
【００４１】
但し、抵抗２１の抵抗値をＲ１とし、キャパシタ２４の静電容量をＣ１とし、電圧ｖ＋のヒステリシス電圧幅をＶＨＹＳとすると、上記数１の時定数Ｔ１，Ｔ２は次のように示される。
【００４２】
【数２】
2010220435.tif 000004
【００４３】
ここでは簡素化のために、キャパシタ２８の静電容量Ｃ２と、抵抗２７の抵抗値Ｒ２は、何れも無限大であると仮定する（Ｃ２＝∞，Ｒ２＝∞）。伝達関数Ｖ１（ｓ）／Ｖｏ（ｓ）のボード線図を図６に示す。その結果から、本実施例における制御方法は、微分的な貢献の有することがわかる。
【００４４】
図７は、出力電圧ｖＯの過渡応答を示している。１０Ａ／μｓのスルーレートで、負荷電流ＩＯを０Ａから１０Ａに変えている。同図において、（ａ）〜（ｃ）は出力電圧ｖＯの波形をそれぞれ示しており、また（ｄ）は負荷電流ＩＯの波形を示している。時定数Ｔ１を増加することで発振が排除され、キャパシタ２８の静電容量Ｃ２を増加させることで、沈降時間が短縮される。ここでは、優れた過渡応答性が達成される。
【００４５】
上記実施例から、電源装置４１として高いスイッチング周波数で安定に動作する改良したバング−バング制御型ＤＣ−ＤＣコンバータが提案された。上記各実験によって、定常状態と動的な特性が分析および確認された。その結果、良好な負荷およびラインレギュレーションと優れた過渡応答性能を達成できる。
【００４６】
本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【産業上の利用可能性】
【００４７】
本発明のヒステリシス制御装置は、上述したようにノイズに対して強く、応答性を損なわずに高周波数化に対応することができ、被制御物の小型化および軽量化を可能にするものとなる。このため、スイッチング電源装置を利用した各種電子機器などに活用されるなど、産業上広く利用されるものである。
【符号の説明】
【００４８】
１  ヒステリシス制御装置
１２  第２の電源（指令電圧設定手段）
２１  抵抗（波形生成手段）
２２  抵抗（しきい値生成手段，微分手段）
２３  抵抗（しきい値生成手段，微分手段）
２４  抵抗（波形生成手段）
２５  比較手段
３１  キャパシタ（微分手段）
４１  電源装置（被制御物）
４３  スイッチング素子
４４  スイッチング素子
４５  駆動手段
４８  負荷
【図１】
2010220435.tif 000005
【図２】
2010220435.tif 000006
【図３】
2010220435.tif 000007
【図４】
2010220435.tif 000008
【図５】
2010220435.tif 000009
【図６】
2010220435.tif 000010
【図７】
2010220435.tif 000011
【図８】
2010220435.tif 000012
【図９】
2010220435.tif 000013