(57)【要約】【課題】チャージポンプ回路の出力電圧と所望の電圧との差を小さくすることにより、回路の電力効率を向上させる。【解決手段】このチャージポンプ回路は、入力端子と出力端子の間に直列接続された複数のスイッチング素子と、前記入力端子に入力電圧を供給する電圧源と、前記複数のスイッチング素子の接続点に一端が接続されたコンデンサと、前記コンデンサの他端にクロックパルスを供給するクロックドライバーと、を具備し、前記出力端子から正の昇圧電圧を出力するチャージポンプ回路であって、前記クロックドライバーの中でクロックドライバーＣＤＶ１が前記入力電圧を供給する電圧源と、当該入力電圧より低い電圧からなる電圧源の間に接続されており、他のクロックドライバーが前記入力電圧を供給する電圧源と接地電位との間に接続されている事を特徴とする。【選択図】図１
2010148263.tif 000002
【特許請求の範囲】
【請求項１】
入力端子と出力端子の間に直列接続された複数のスイッチング素子と、
前記入力端子に入力電圧を供給する電圧源と、
前記複数のスイッチング素子の接続点に一端が接続されたコンデンサと、
前記コンデンサの他端にクロックパルスを供給するクロックドライバーと、を具備し、
前記出力端子から正の昇圧電圧を出力するチャージポンプ回路であって、
前記クロックドライバーが前記入力電圧を供給する電圧源と、当該入力電圧より低い電圧からなる電圧源の間に接続されていることを特徴とするチャージポンプ回路。
【請求項２】
前記電圧源の陽極側に寄生ダイオードのカソードが接続される構成となるスイッチング素子を具備することを特徴とする請求項１に記載のチャージポンプ回路。
【請求項３】
前記出力端子にレギュレータを接続したことを特徴とする請求項１または請求項２に記載のチャージポンプ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チャージポンプ回路に関し、特にコンデンサとスイッチング素子を用いたチャージポンプ回路に関する。
【背景技術】
【０００２】
チャージポンプ回路はコンデンサとスイッチング素子を用いて入力電圧を昇圧する回路であり、特に、携帯電話やＰＤＡ等の携帯用電子機器の電源回路として利用されている。図４は２段のチャージポンプ回路を示す回路図である。入力端子１と出力端子２との間に３つのスイッチング素子ＳＷ１，ＳＷ２，ＳＷ３が直列接続されている。ＳＷ１とＳＷ２の接続ノードＮ１には第１のコンデンサＣ１の一方の端子が接続され、ＳＷ２とＳＷ３の接続ノードＮ２には第２のコンデンサＣ２の一方の端子が接続されている。入力端子１には電圧源から入力電圧ＶＩＮが印加されている。
【０００３】
第１のコンデンサＣ１の他方の端子には第１のクロックドライバーＣＤＶ１の出力が印加され、第２のコンデンサＣ２の他方の端子には第２のクロックドライバーＣＤＶ２の出力が印加されている。第１のクロックドライバーＣＤＶ１は電源電圧（＝入力電圧ＶＩＮ）と接地電圧ＧＮＤ（＝０Ｖ）との間に、スイッチング素子ＳＷ４，ＳＷ５が直列に接続されて構成されている。第２のクロックドライバーＣＤＶ２は同様に、電源電圧（＝入力電圧ＶＩＮ）と接地電圧ＧＮＤ（＝０Ｖ）との間に、スイッチング素子ＳＷ６，ＳＷ７が直列に接続されて構成されている。
【０００４】
第１のクロックドライバーＣＤＶ１のスイッチング素子ＳＷ４，ＳＷ５は相補的にスイッチングするので、第１のクロックドライバーＣＤＶ１からは所定周期のクロックパルスが出力される。また、第２のクロックドライバーＣＤＶ２のスイッチング素子ＳＷ６，ＳＷ７も相補的にスイッチングするが、スイッチング素子ＳＷ４，ＳＷ５とは逆にスイッチングするので、第２のクロックドライバーＣＤＶ２からは第１のクロックドライバーＣＤＶ１のクロックパルスとは逆相のクロックパルスが出力される。
【０００５】
また、出力端子２には、出力容量Ｃｏｕｔが接続され、さらに、このチャージポンプ回路の出力電圧を所望の電圧に制御するためのレギュレータ１０が接続されている。次に、このチャージポンプ回路の動作を説明する。図４（ａ）に示す第１の状態では、ＳＷ１及びＳＷ３はオン、ＳＷ２はオフに設定される。第１のクロックドライバーＣＤＶ１のＳＷ４はオフ、ＳＷ５はオン、第２のクロックドライバーＣＤＶ１のＳＷ６はオン、ＳＷ７はオフに設定される。
【０００６】
これにより、第１のコンデンサＣ１は入力電圧ＶＩＮと接地電圧ＧＮＤの間に接続されて充電され、接続ノードＮ１の電圧は入力電圧ＶＩＮとなる。第２のコンデンサＣ２にはＳＷ６を通して入力電圧ＶＩＮが印加されて放電される。後述する図４（ｂ）の第２の状態で、接続ノードＮ２の電圧は２ＶＩＮとなっているので、第２のコンデンサＣ２にはＳＷ６を通して入力電圧ＶＩＮが印加されることにより、接続ノードＮ２の電圧は２ＶＩＮから３ＶＩＮに変化する。ＳＷ３はオンしているので、出力端子２の電圧は３ＶＩＮとなる。
【０００７】
一方、図４（ｂ）に示す第２の状態では、第１の状態とは反対に、ＳＷ１及びＳＷ３はオフ、ＳＷ２はオンに設定される。第１のクロックドライバーＣＤＶ１のＳＷ４はオン、ＳＷ５はオフ、第２のクロックドライバーＣＤＶ１のＳＷ６はオフ、ＳＷ７はオンに設定される。これにより、第１のコンデンサＣ１はＳＷ４を通してＶＩＮが印加されることにより放電され、接続ノードＮ１の電圧はＶＩＮから２ＶＩＮに変化する。ＳＷ２はオンしているので、第２のコンデンサＣ２は充電されて接続ノードＮ２の電圧は２ＶＩＮとなる。
【０００８】
上記の第１の状態と第２の状態を交互に繰り返すことにより、チャージポンプ回路の出力端子２には３ＶＩＮという入力電圧ＶＩＮの３倍の昇圧電圧が得られる。そして、この昇圧電圧３ＶＩＮをレギュレータ１０によってドロップさせて所望の出力電圧Ｖｏｕｔを得ていた。一般に、このチャージポンプ回路ではチャージポンプの段数を（ｎ−１）とすると、ｎＶＩＮというｎ倍の昇圧電圧を得ることができる。
【０００９】
なお、先行技術文献として以下の特許文献１、特許文献２、非特許文献１がある。
【特許文献１】特開２００１−２１１６３７号公報
【特許文献２】特開２００６−２８０１６０号公報
【非特許文献１】「改良された電圧増幅回路技術を用いたＮＭＯＳ集積回路におけるオンチップ高電圧の発生」“On-chip High-Voltage Generation in NMOS Integrated Circuits Using an Improved Voltage Multiplier Technique” アイ・イー・イー・イー  ジャーナル・オブ・ソリッドステート  サーキット  ＳＣ−１１巻  ＮＯ．３  ３７４−３７８頁  １９７６年６月
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上述したチャージポンプ回路では、チャージポンプの段数を（ｎ−１）とすると、ｎＶＩＮというｎ倍の昇圧電圧を得ることができる。しかしながら、レギュレータ１０によって、ｎＶＩＮを降圧して所望の電圧Ｖｏｕｔを出力させるとき、ＶｏｕｔとｎＶＩＮの差が大きい程、電圧ロスが生じて回路の電力効率が低下してしまうという問題があり、その解決が課題となる。
【課題を解決するための手段】
【００１１】
本発明のチャージポンプ回路は、入力端子と出力端子の間に直列接続された複数のスイッチング素子と、前記入力端子に入力電圧を供給する電圧源と、前記複数のスイッチング素子の接続点に一端が接続されたコンデンサと、前記コンデンサの他端にクロックパルスを供給するクロックドライバーと、を具備し、前記出力端子から正の昇圧電圧を出力するチャージポンプ回路であって、前記クロックドライバーが前記入力電圧を供給する電圧源と、当該入力電圧より低い電圧からなる電圧源の間に接続されていることを特徴とする。
【発明の効果】
【００１２】
本発明によれば、チャージポンプ回路の出力電圧と所望の電圧との差を小さくすることができるので、回路の電力効率を向上させることが可能になる。また、同一の回路により、幅広い出力電圧の仕様をカバーすることができる。
【発明を実施するための最良の形態】
【００１３】
次に本発明の実施形態に係るチャージポンプ回路について、図面を参照しながら説明する。図１はこのチャージポンプ回路の回路図である。図１において、図４と同一の構成部分については同一の符号を付してその説明を省略する。
【００１４】
このチャージポンプ回路において、第１のクロックドライバーＣＤＶ１は、電源電圧（＝入力電圧ＶＩＮ）とＶＩＮより低い電圧からなる補正用電源電圧（＝ＶＣ）との間に、スイッチング素子ＳＷ４，ＳＷ５が直列に接続されて構成されている。それに対して、第２のクロックドライバーＣＤＶ２は、電源電圧（＝入力電圧ＶＩＮ）と接地電圧ＧＮＤ（＝０Ｖ）との間に、スイッチング素子ＳＷ６，ＳＷ７が直列に接続されて構成されている。即ち、第２のクロックドライバーＣＤＶ２が従来と同じ接地電圧ＧＮＤに接続されているのに対して、第１のクロックドライバーＣＤＶ１が補正用電源（＝ＶＣ）に接続されていることを特徴としている。ここで、ＶＩＮ、ＶＣはいずれも接地電圧ＧＮＤを基準として正の電圧である。
【００１５】
以下で、このチャージポンプ回路の動作を説明する。図１（ａ）に示す第１の状態では、ＳＷ１及びＳＷ３はオン、ＳＷ２はオフに設定される。第１のクロックドライバーＣＤＶ１のＳＷ４はオフ、ＳＷ５はオン、第２のクロックドライバーＣＤＶ１のＳＷ６はオン、ＳＷ７はオフに設定される。これにより、第１のコンデンサＣ１は入力電圧ＶＩＮと補正電圧ＶＣの間に接続されて充電され、接続ノードＮ１の電圧は入力電圧ＶＩＮとなる。
【００１６】
第２のコンデンサＣ２にはＳＷ６を通してＶＩＮが印加されて放電される。後述する図１（ｂ）の第２の状態において、接続ノードＮ２の電圧は２ＶＩＮ―ＶＣとなっているので、第２のコンデンサＣ２にＶＩＮが印加されることにより、接続ノードＮ２の電圧は３ＶＩＮ―ＶＣに変化する。ＳＷ３はオンしているので、出力端子２の電圧は３ＶＩＮ―ＶＣとなる。
【００１７】
一方、図１（ｂ）に示す第２の状態では、第１の状態とは反対に、ＳＷ１及びＳＷ３はオフ、ＳＷ２はオンに設定される。第１のクロックドライバーＣＤＶ１のＳＷ４はオン、ＳＷ５はオフ、第２のクロックドライバーＣＤＶ１のＳＷ６はオフ、ＳＷ７はオンに設定される。これにより、第１のコンデンサＣ１にはＳＷ４を通してＶＩＮが印加され放電され、接続ノードＮ１の電圧はＶＩＮから２ＶＩＮ―ＶＣに変化する。ＳＷ２はオンしているので、接続ノードＮ２の電圧は２ＶＩＮ−ＶＣとなる。
【００１８】
上記の第１の状態と第２の状態を交互に繰り返すことにより、チャージポンプ回路の出力端子２には３ＶＩＮ―ＶＣという正の昇圧電圧が得られる。即ち、このチャージポンプ回路は正の昇圧電圧を出力し、その昇圧電圧は、入力電圧ＶＩＮの３倍と第１のクロックドライバーＣＤＶ１の補正用電源の電圧ＶＣとの差になる。
【００１９】
そして、この昇圧電圧３ＶＩＮ―ＶＣをレギュレータ１０によってドロップさせて所望の出力電圧Ｖｏｕｔを得ている。したがって、ＶＣを所望の出力電圧Ｖｏｕｔに応じて適切に設定することにより、所望の出力電圧Ｖｏｕｔと昇圧電圧３ＶＩＮ―ＶＣとの差を従来例に比して小さくすることができるので、レギュレータ１０による電圧ロスを小さくし、回路の電力効率を向上させることが可能になる。また、チャージポンプ回路の段数は必要に応じて適宜増加することができる。
【００２０】
なお、補正用電源（＝ＶＣ）を採用した場合、以下のような不具合が生ずるので対処が必要になる。多電源で集積回路を駆動させた場合、各電源のシーケンス（立ち上げ立ち下げの順番）によっては、入力端子１に入力電圧ＶＩＮが無いにもかかわらず、補正用電源にＶＣが印加される場合がある。図２（ａ）で１段のチャージポンプを使用して、その場合発生する不具合について説明するが、その前に各スイッチング素子の寄生ダイオードの方向について言及する。
【００２１】
先ずＳＷ１についてはノードＮ１に昇圧電圧２ＶＩＮ−ＶＣが発生した場合にコンデンサＣ１から、より低電位のＶＩＮ側に放電するのを防止するため、ノードＮ１側に寄生ダイオードのカソードが接続されるよう構成される。ＳＷ２についても、昇圧された電圧３ＶＩＮ−ＶＣで充電されたコンデンサＣ２からＶＩＮ側に放電されるのを防止するためノードＮ２側に寄生ダイオードのカソードが接続されている。ＳＷ４については、仮に、図２（ｂ）のように、図２（ａ）の場合と逆向きに接続した場合、以下に示すような不具合を生ずる。図２（ｂ）は第１の状態、即ち、コンデンサＣ１にＶＩＮから充電する状態を示している。ＳＷ４はオフしているにもかかわらず、高電位のＶＩＮ側に寄生容量のアノード側が接続されているためコンデンサＣ１の下部電極側に電位ＶＩＮ−Ｖｆが発生する。一方、コンデンサＣ１の上部電極の電位はＳＷ１がオンしているのでノードＮ１の電位であるＶＩＮとなる。
【００２２】
コンデンサＣ１の下部電極の電位は、ＶＩＮ−ＶｆとＶＣの内の高い方の電位となるので、ＶＩＮ−Ｖｆ＞ＶＣの場合はコンデンサＣ１の両端にかかる電圧Ｖ＝ＶＩＮ−（ＶＩＮ−Ｖｆ）＝Ｖｆになる。ＶＩＮ−Ｖｆ＜ＶＣの場合はＶ＝ＶＩＮ−ＶＣとなるが、通常ＶＩＮはＶＣ＋Ｖｆよりは大きいので昇圧目的の回路にも拘わらず、コンデンサＣ１にはＶＩＮより低い電圧Ｖｆが印加されるという不具合が生ずる。なお、ＶｆはＳＷ４の寄生ダイオードの順方向立ち上がり電圧で約０．７Ｖ近辺の値である。
【００２３】
次にＳＷ５の寄生ダイオードの方向について言及する。図２（ｃ）に示すように、図２（ａ）と逆向きに接続した場合、以下のような不具合を生ずる。図２（ｃ）は第２の状態、即ち、昇圧状態を示す図である。この場合、ＳＷ５がオフにもかかわらず、高電位のＶＩＮ側に寄生ダイオードのアノード、低電位のＶＣ側にカソードが接続されることになり、ＶＩＮ側からＶＣ側に余分な電流が流れるという不具合が生ずる。
【００２４】
前述のような不具合の発生を防止するため各スイッチング素子の寄生ダイオードの方向は図２（ａ）のように接続されている。この場合、入力端子１に入力電圧ＶＩＮが存在せず、昇圧動作が為されていない場合、図２（ａ）に示すように、ＶＣ端子から出力端子２に向かって４つの寄生ダイオードが全て順方向になるため、ＶＣがダイオード４個のオン電圧の和より高いとＶＣから出力端子２に向かってリーク電流が流れ電力損失が大きくなる。
【００２５】
係る不具合を回避するため、図３に示すように、補正用電源のＶＣ端子に接続するＳＷ５を、バックゲート接続の異なる２つのＮ型ＭＯＳＦＥＴを直列に接続する構成とした。係る構成にすることにより、ＳＷ５の中にＶＣ端子側がカソードとなる寄生ダイオードが形成されることになり、ＶＣ端子から出力端子２に向かうリーク電流の経路を遮断する事ができる。図１におけるＳＷ５は、図３に記載した構成を採っている。
【００２６】
なお、本発明の実施形態において、スイッチング素子はＭＯＳトランジスタ以外にバイポーラトランジスタでも構成することができる。また、本発明の実施形態において、チャージポンプ回路の出力電圧と所望の電圧が等しいか、非常に近い場合には、レギュレータ１０を使わなくてもよい。また、本発明の実施形態において、スイッチング素子を他の方法で制御して所望の昇圧電圧を得ることも本発明の範囲である。そのような制御方法にはスイッチング素子のオン抵抗の制御、スイッチング素子のオンオフのＰＷＭ（デューティー）制御、ＰＦＭ（周波数）制御などが含まれる。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施形態に係るチャージポンプ回路の回路図である。
【図２】本発明の実施形態に係るチャージポンプ回路の補正用電源ＶＣから出力側へのリーク電流の経路を示す概略の回路図である。
【図３】本発明の実施形態に係るチャージポンプ回路の補正用電源ＶＣから出力側へのリーク電流の経路を遮断する方法を示す概略の回路図である。
【図４】従来例に係るチャージポンプ回路の回路図である。
【符号の説明】
【００２８】
ＳＷ１，ＳＷ２，ＳＷ３、    スイッチング素子
ＣＤＶ１    第１のクロックドライバー
ＣＤＶ２    第２のクロックドライバー
１０    レギュレータ
【図１】
2010148263.tif 000003
【図２】
2010148263.tif 000004
【図３】
2010148263.tif 000005
【図４】
2010148263.tif 000006