(57)【要約】【課題】  活栓挿抜時の突入電流を過電流と誤検出するのを防ぎ、基板の異常等で発生する過電流を確実に検出することができる過電流保護回路を提供する。【解決手段】  活栓挿抜検出端子３１からの活栓挿抜検出信号に基づいてリセット信号を出力するリセットＩＣ２を備え、リセットＩＣ２の出力を、電源電圧を負荷に供給するバイパス経路上のＦＥＴ１のゲートに印加する構成として、活栓挿抜検出端子３１で活栓挿抜検出要求を検出してリセットＩＣからリセット信号が出力されると、ＦＥＴ１がＯＮとなって、ＦＥＴ２を経由する主経路に並列にバイパス回路が形成されて、主経路上に設けられた電流センス抵抗Ｒ6に流れる電流を一時的に低減して、一定時間過電流検出機能を抑止する過電流保護回路としている。【選択図】        図２
2010148262.tif 000002
【特許請求の範囲】
【請求項１】
負荷に電源を供給する直流電源回路を、過電流から保護する過電流保護回路であって、
前記電源電圧を負荷へ供給する主経路上に設けられた第２のＦＥＴと、
前記主経路に並列に形成されたバイパス経路上に設けられた第１のＦＥＴと、
前記主経路上で、前記第２のＦＥＴに直列に接続された抵抗と、
前記第２のＦＥＴにゲート電圧を印加して前記第２のＦＥＴをオンとして前記主経路による電源供給を実現すると共に、前記抵抗に流れる電流に基づいて過電流を検出する活栓挿抜コントローラと、
負荷から入力された活栓挿抜検出信号が出力される活栓挿抜検出端子と、
前記活栓挿抜検出端子からの活栓挿抜検出信号に基づいて前記第１のＦＥＴにリセット信号を出力するリセット回路とを備え、
前記リセット回路からのリセット信号により、前記第１のＦＥＴがオンとなって、前記主経路及び前記バイパス経路によって電源を供給することを特徴とする過電流保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、過電流保護回路に係り、特に電源投入時や活栓挿抜時の突入電流を、基板の異常等により発生する定常的な過電流と誤検出するのを防ぐことができる過電流保護回路に関する。
【背景技術】
【０００２】
［先行技術の説明］
過電流保護回路は、基板の異常等によって発生する過電流を検出した場合に、電源回路の損傷を防ぐため、基板等への電源供給を停止する回路である。
また、装置の電源投入時や活栓挿抜時には、瞬間的に大きい電流（突入電流）が流れることがあるが、これは長時間継続するものではなく、装置への影響は少ない。
【０００３】
従来、過電流保護回路は、予め設定された一定電流を超える電流を検出した場合に、過電流として検出し、電源供給を停止するようになっている。そのため、従来の過電流保護回路では、突入電流を過電流と誤検出して、電源供給を停止してしまうことがあった。
【０００４】
尚、装置を異常な電流から保護する保護回路に関する従来技術としては、２００２年７月１９日公開の特開２００２−２０４５６６号「直流電源回路の突入電流防止回路」（出願人：株式会社日立国際電気、発明者：大槻学）がある。
この従来技術は、直流電源と直流電源回路であるＤＣ／ＤＣコンバータとの間にＦＥＴスイッチを設け、当該ＦＥＴスイッチの破損により強制的にＤＣ／ＤＣコンバータをオフにするようにして、サージ等の突入電流から保護するものである。
【０００５】
【特許文献１】特開２００２−２０４５６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来の過電流保護回路では、異常電流（過電流）と電源投入や活栓挿抜で生じる突入電流との区別ができず、突入電流を過電流と誤検出して不要に電源供給を停止してしまい不便であるという問題点があり、また、誤検出を恐れて保護回路全体の機能を停止してしまうと、異常による過電流発生時に検出できず、発煙や発火にいたる恐れがあるという問題点があった。
【０００７】
本発明は、上記実状に鑑みて為されたもので、電源投入や活栓挿抜時の突入電流を誤検出せず、異常発生時の過電流を確実に検出して発煙や発火を防ぐことができる過電流検出回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記従来例の問題点を解決するための本発明は、負荷に電源を供給する直流電源回路を、過電流から保護する過電流保護回路であって、電源電圧を負荷へ供給する主経路上に設けられた第２のＦＥＴと、主経路に並列に形成されたバイパス経路上に設けられた第１のＦＥＴと、主経路上で、第２のＦＥＴに直列に接続された抵抗と、第２のＦＥＴにゲート電圧を印加して第２のＦＥＴをオンとして主経路による電源供給を実現すると共に、抵抗に流れる電流に基づいて過電流を検出する活栓挿抜コントローラと、負荷から入力された活栓挿抜検出信号が出力される活栓挿抜検出端子と、活栓挿抜検出端子からの活栓挿抜検出信号に基づいて第１のＦＥＴにリセット信号を出力するリセット回路とを備え、リセット回路からのリセット信号により、第１のＦＥＴがオンとなって、主経路及びバイパス経路によって電源を供給することを特徴としている。
【発明の効果】
【０００９】
本発明によれば、負荷に電源を供給する直流電源回路を、過電流から保護する過電流保護回路であって、電源電圧を負荷へ供給する主経路上に設けられた第２のＦＥＴと、主経路に並列に形成されたバイパス経路上に設けられた第１のＦＥＴと、主経路上で、第２のＦＥＴに直列に接続された抵抗と、第２のＦＥＴにゲート電圧を印加して第２のＦＥＴをオンとして主経路による電源供給を実現すると共に、抵抗に流れる電流に基づいて過電流を検出する活栓挿抜コントローラと、負荷から入力された活栓挿抜検出信号が出力される活栓挿抜検出端子と、活栓挿抜検出端子からの活栓挿抜検出信号に基づいて第１のＦＥＴにリセット信号を出力するリセット回路とを備え、リセット回路からのリセット信号により、第１のＦＥＴがオンとなって、主経路及びバイパス経路によって電源を供給する電流保護回としているので、活栓挿抜が検出されると、主経路に並列にバイパス回路が接続され、主経路上に設けられた抵抗の電流値を低減して、過電流検出を抑止することができ、活栓挿抜時の突入電流を過電流と誤検出するのを防ぎ、基板の異常等で発生する過電流を確実に検出することができる効果がある。
【発明を実施するための最良の形態】
【００１０】
［発明の概要］
本発明の実施の形態について図面を参照しながら説明する。
本発明の過電流保護回路は、例えば、ＰＨＳ制御装置の電源回路を保護するものであり、電源投入後の一定時間は、過電流検出機能を停止させておき、電源が正常に立ち上がった後で過電流検出機能を有効にすると共に、負荷であるインタフェース基板が活栓挿抜されると、活栓挿抜要求が一定時間過電流保護回路に出力され、過電流保護回路が活栓挿抜を検出すると、電源電圧を負荷に供給する主経路に並列にバイパス回路を形成することにより、主経路上に設けられた電流センス抵抗に流れる電流を一時的に低減して、一定時間過電流検出機能を抑止するものであり、電源投入時の突入電流やインタフェース基板の活栓挿抜時の突入電流を、異常発生による過電流と誤検出するのを防ぐと共に、突入電流発生の可能性が低くなると過電流検出を行って、確実に過電流から装置を保護することができるものである。
【００１１】
［実施の形態の概略構成：図１］
図１は、本発明の実施の形態に係る過電流保護回路（本回路）を備えたＰＨＳシステム制御装置（本装置）の電源系統を示す電源系統図である。
図１に示すように、本回路を備えたＰＨＳシステム制御装置は、電源コネクタ１と、電源ユニット２と、過電流保護回路基板３と、バックボード４と、コネクタ５と、各種のインタフェース基板６とから構成されている。
【００１２】
電源コネクタ１には電源が入力される。
電源ユニット２は、電源コネクタから入力された電源を所定の直流電圧（５ｖ）に変換する。
バックボード４には負荷用のコネクタ５が４つ設けられており、ＰＨＳシステムに必要なインタフェース基板６が４枚接続可能となっている。
【００１３】
過電流保護回路が形成されている過電流保護回路基板３は、電源ユニット２と、バックボード４との間に設けられ、電源ユニットから５Ｖの入力を受け、バックボード４を経由して各種インタフェース基板６に５ｖの電源供給を行う。
また、本回路の特徴として、過電流保護回路基板３は、バックボード４のコネクタ５からインタフェース基板６が活栓挿抜されたことを検出する活栓挿抜検出信号を入力すると、過電流検出機能を一時的に抑止する。
【００１４】
インタフェース基板６には、＋５ｖの直流電源が供給される端子と、ＧＮＤ端子と、活栓挿抜要求信号を出力する活栓挿抜要求端子と、各種信号を出力する各種信号端子とが設けられている。
【００１５】
［過電流保護回路の構成：図２］
次に、本発明の実施の形態に係る過電流保護回路の構成について図２を参照しながら説明する。図２は、本発明の実施の形態に係る過電流保護回路の回路図である。
本発明の実施の形態に係る過電流保護回路は、図２に示すように、リセットＩＣ１，２とＦＥＴ１，２と、活栓挿抜コントローラ３３を基本的に備えており、５Vの出力電圧をバックボード４を介して負荷である各種インタフェース基板６に供給する。
そして、５Vの入力電圧（５Vin）が抵抗R1 を介して活栓挿抜検出端子３１に印加され、また、入力電圧がリセットＩＣ１及びリセットＩＣ２に駆動電圧を供給し、更に、ＦＥＴ１のソース（Ｓ）に入力電圧を供給している。
【００１６】
リセットＩＣ１の入力端子（ＲＥＳＩ）には入力電圧が入力され、出力端子（ＲＥＳＯ）は、活栓挿抜コントローラ３３のオン端子（ＯＮ）に接続し、ＣＴ端子はコンデンサＣ1 を介して接地されている。また、リセットＩＣ１の出力端子（ＲＥＳＯ）には、入力電圧が抵抗Ｒ2 を介して接続されている。
リセットＩＣ１は、電源投入時の突入電流発生時に活栓挿抜コントローラの動作を停止するものである。
【００１７】
リセットＩＣ２の入力端子（ＲＥＳＩ）には論理積（ＮＡＮＤ）回路３２の出力が入力され、出力端子（ＲＥＳＯ）は、ＦＥＴ１のゲート（Ｇ）に抵抗Ｒ5 を介して接続し、ＣＴ端子はコンデンサＣ1 を介して接地されている。
リセットＩＣ２は、活栓挿抜時に過電流検出機能を抑止するものであり、請求項に記載した「リセット回路」に相当している。
【００１８】
リセットＩＣ１及びリセットＩＣ２は、入力端子（ＲＥＳＩ）からＨｉｇｈレベルの入力電圧が入力されると、出力端子（ＲＥＳＯ）からＬｏｗレベルのリセット信号を出力し、入力端子からの入力がＬｏｗレベルになると、リセット信号の出力が解除されて出力端子からＨｉｇｈレベルの信号を出力する。
【００１９】
活栓挿抜検出端子３１は、抵抗Ｒ3 と反転回路３３と反転回路３４の直列接続を介してＡＮＤ回路３２の一方の入力端子に接続している。尚、抵抗Ｒ3 と反転回路３３との間の点がコンデンサＣ2 を介して接地されている。
活栓挿抜検出端子３１は、バックボード４のコネクタ部分に設けられ、後述する各種インタフェース基板６の活栓挿抜要求回路に接続されて、活栓挿抜要求を検出する。
尚、活栓挿抜検出端子３１はプルアップされており、各種インタフェース基板６とはワイアードオアで接続し、どのインタフェース基板６からの活栓挿抜要求も検出可能となっている。
【００２０】
ＮＡＮＤ回路３２は、反転回路３４からの出力を一方の入力端子に入力し、リセットＩＣ１の出力端子からの出力を他方の入力端子に入力し、出力端子からの出力をリセットＩＣ２の入力端子に入力している。
【００２１】
ＦＥＴ１のゲート（Ｇ）には、リセットＩＣ２の出力端子からの出力が抵抗Ｒ5を介して接続し、ゲートと抵抗Ｒ5 との間の点には、入力電圧が抵抗Ｒ4 を介して印加され、ソース（Ｓ）は分岐されて電流センス抵抗Ｒ6 の一端に接続し、ドレイン（Ｄ）はＦＥＴＩＣ２のソース（Ｓ）側に接続している。
ＦＥＴ１は、リセットＩＣ２の出力端子からリセット信号が出力されている場合にＯＮとなって、出力端子（５Vout）に電力を供給する。
【００２２】
ＦＥＴ２のドレイン（Ｄ）には電流センス抵抗Ｒ6 の他端が接続し、ソース（Ｓ）は出力電圧（５Ｖout）に接続し、ゲート（Ｇ）には、活栓挿抜コントローラ３３のゲート（ＧＡＴＥ）端子からの出力が抵抗Ｒ7 を介して接続している。尚、ＧＡＴＥ端子と抵抗Ｒ7 の間の点は、コンデンサＣ4 を介して接地されている。
ＦＥＴ２は、活栓挿抜コントローラがＯＮとなって、ＧＡＴＥ端子からゲート電圧が印加された場合にＯＮとなり、出力端子（５Vout）に電力を供給する。
【００２３】
活栓挿抜コントローラ３３のＯＮ端子には、リセットＩＣ１の出力端子の出力が接続し、電圧（ＶCC）端子は電流センス抵抗Ｒ6 の一端に接続し、検出（ＳＥＮＳＥ）端子は電流センス抵抗Ｒ6 の他端に接続し、グランド（ＧＮＤ）端子は接地されている。
また、出力電圧の端子は、抵抗Ｒ8 と抵抗Ｒ9 の直列接続を介して接地され、出力電圧の端子と抵抗Ｒ8との間の点にＦＥＴ２のソースが接続している。
そして、抵抗Ｒ8 と抵抗Ｒ9 の間の点が、活栓挿抜コントローラ３３のＦＢ端子に接続している。
【００２４】
活栓挿抜コントローラ３３は、リセットＩＣ１からＯＮ端子にリセット信号が入力されている間は動作せず、リセットＩＣ１のリセット信号が解除になるとＦＥＴ２へのゲート電圧供給と電流検出動作を行う。
また、内部に検出端子に接続された過電流検出回路を備え、検出端子から入力される電流センス抵抗Ｒ6の電流値を検出して過電流の有無をチェックする。過電流が検出された場合にはゲート端子からＦＥＴ２に過大な電圧が印加されて、ＦＥＴ２を破断することにより、負荷への電力供給を停止する。
【００２５】
［電源投入時の動作：図２，図３］
次に、本過電流保護回路における電源投入時の動作について図２，図３を用いて説明する。図３は、本過電流保護回路における電源投入時のシーケンスを示すシーケンス図である。
図３（ａ）に示すように、本回路では、電源が投入され、５ｖ入力端子（５Vin）からの入力があると、リセットＩＣ１及びリセットＩＣ２が動作を開始し、リセット信号を出力する。
【００２６】
そして、図３（ｂ）に示すように、リセットＩＣ１は、電源投入から一定時間（ｔ１）の間はＬｏｗレベルのリセット信号を出力し、時間ｔ１が経過すると、リセット信号の出力が解除され、Ｈｉｇｈレベルの信号を出力する。時間ｔ１は、電源投入後、突入電流の発生が予想される時間であり、任意に設定可能であるが、電源が正常に立ち上がるのに十分な時間とする。
【００２７】
つまり、電源投入から時間ｔ１が経過するまでは、リセットＩＣ１のリセット信号が出力され、活栓挿抜コントローラ３３のＯＮピンはＬｏｗレベルとなる。これにより、電源投入から一定時間ｔ１の間は過電流検出機能をオフとして、突入電流を誤検出するのを防ぐことができるものである。
【００２８】
このとき、活栓挿抜コントローラ１３のＯＮピンがＬｏｗレベルとなるため、ＦＥＴ２にゲート電圧を印加するゲート端子もＯＦＦとなり、ＦＥＴ２はＯＦＦとなる。
したがって、この間、５V入力端子（５Vin）からＦＥＴ２を経由して５V出力端子（５Vout）から各種インタフェース基板６に電力を供給することはできない。
【００２９】
電源投入からｔ１までの間は、ＮＡＮＤ回路３２の一方の入力端子にリセットＩＣ１からＬｏｗレベルが出力され、他方には活栓挿抜検出端子３１からＨｉｇｈレベルが出力されているので、ＮＡＮＤ回路３２の出力はＨｉｇｈレベルとなっている。
そのため、この間は、リセットＩＣ２はＬｏｗレベルのリセット信号を出力しており、これにより、ＦＥＴ１がＯＮとなり、５V入力端子（５Vin）からＦＥＴ１を経由して５V出力端子（５Vout）に電力を供給するようになっている。
【００３０】
すなわち、本回路では、電源投入からｔ１までの間は、過電流の検出を停止すると共に、ＦＥＴ１を介して負荷に対して確実に電力の供給を行う。
【００３１】
そして、図３（ｂ）に示すように、電源投入から時間ｔ１が経過すると、リセットＩＣ１のリセット信号出力が解除されてＨＩＧＨレベルになり、活栓挿抜コントローラ３３のＯＮピンもＨＩＧＨとなって、ゲート端子がＯＮとなるため、ＦＥＴ２はＯＮとなる。
【００３２】
本装置では、リセットＩＣ１とリセットＩＣ２の切り替えノイズの発生を防ぐために、リセットＩＣ１とリセットＩＣ２のリセット解除となるタイミングはずらして設定しており、図３（ｃ）に示すように、リセットＩＣ２は、リセットＩＣ１のリセット信号出力が解除されてから一定時間（ｔ２）経過後にリセット信号の出力が解除されるようになっている。つまり、リセットＩＣ２は、電源投入時から時間（ｔ１＋ｔ２）が経過するまでリセット信号（Ｌｏｗ）の出力を続け、その後、リセット信号の出力が解除されるものである。
リセットＩＣ２のリセット信号出力の解除に伴い、ＦＥＴ１はＯＦＦとなる。
【００３３】
そして、電源投入後、突入電流の恐れが無くなった（ｔ１＋ｔ２）経過後に、リセットＩＣ２のリセット信号出力が解除になってＦＥＴ１がＯＦＦとなり、活栓挿抜コントローラ３３がＯＮとなってＦＥＴ２がＯＮとなり、活栓挿抜コントローラ３３は、電流センス抵抗Ｒ６を流れる過電流の検出を開始する。このようにして本回路の電源投入時のシーケンスが行われるものである。
【００３４】
［活栓挿抜要求回路：図４］
次に、本発明の実施の形態に係る活栓挿抜要求回路について図４を参照しながら説明する。図４は、本発明の実施の形態に係る活栓挿抜要求回路の回路図である。
本発明の実施の形態に係る活栓挿抜要求回路は、各種インタフェース基板６に取り付けられ、図４に示すように、リセットＩＣ３とトランジスタ６１とから基本的に構成されている。
【００３５】
リセットＩＣ３は、各種インタフェース基板６から活栓挿抜要求回路用の電源電圧（５ＶCC）が駆動電圧として供給され、電源電圧が入力端子（ＲＥＳＩ）に入力され、出力端子（ＲＥＳＯ）が抵抗Ｒ12を介してトランジスタ６１のベースに接続し、ＣＴ端子はコンデンサＣ15を介してグランド（ＧＮＤ）に接地されている。
【００３６】
ここで、活栓挿抜要求回路用の電源電圧（５VCC）は、図１に示した過電流保護回路基板３からの５Voutがバックボードを経由して供給されている。
【００３７】
また、リセットＩＣ３の出力端子には電源電圧が抵抗Ｒ11を介して印加され、出力端子と抵抗Ｒ12との間の点が抵抗Ｒ14を介してグランド（ＧＮＤ）に接地されている。
トランジスタ６１のエミッタには活栓挿抜要求端子６２が接続され、コレクタはグランド（ＧＮＤ）に接地されている。また、エミッタとベースを抵抗Ｒ13を介して接続している。
【００３８】
活栓挿抜要求端子６２は、オープンコレクタ出力で、各種インタフェース基板６を活栓挿入すると、図２に示した過電流保護回路の活栓挿抜検出端子３１と接続される。
【００３９】
次に、活栓挿抜要求回路の動作について簡単に説明する。
活栓挿抜要求回路では、各種インタフェース基板が活栓挿入されて電源が投入されると、電源電圧（５VCC）がリセットＩＣ３の入力端子に供給され、リセットＩＣ３の出力端子からはリセット信号が出力される。
それと共に、活栓挿抜要求端子６２は、図２に示した活栓挿抜検出端子３１に接続される。
【００４０】
リセットＩＣ３からのリセット信号の出力により、トランジスタ６１のベースにＬｏｗレベルが印加されるのでトランジスタ６１はＯＮとなって、活栓挿抜端子３１に活栓挿抜要求を継続して出力する（活栓挿抜端子３１をＬｏｗレベルに引き込む）。
【００４１】
そして、電源投入から一定時間後、装置の電源が正常に立ち上がると、リセットＩＣ３はリセット信号の出力を解除し、トランジスタ６１のベースがＨｉｇｈレベルとなってトランジスタ６１はＯＦＦとなり、活栓挿抜要求は解除される。
このようにして活栓挿抜要求回路の動作が行われるようになっている。
【００４２】
［活栓挿抜時（挿入時）のシーケンス:図５］
次に、本回路における活栓挿抜時のシーケンスについて図５を用いて説明する。図５は、本回路における活栓挿入時の電源シーケンスを示すシーケンス図である。
図５に示すように、電源が正常に立ち上がり、リセットＩＣ１及びリセットＩＣ２のリセット信号出力が解除されている状態においては、ＦＥＴ１はＯＦＦ、ＦＥＴ２はＯＮの状態である。また、活栓挿抜コントローラはＯＮの状態であり、過電流検出回路は通常通り電流センス抵抗Ｒ6を流れる電流を検出している。
【００４３】
活栓挿抜検出端子３１（図では「活栓挿抜要求」）はプルアップされており、通常はＨｉｇｈレベルの入力があるが、図５（ｄ）に示すように、インタフェース基板６の挿入があって図４に示したインタフェース基板６の活栓挿抜要求回路から活栓挿抜要求があると、Ｌｏｗレベルが入力される。
【００４４】
これにより、図２のＮＡＮＤ回路３２の一方の入力端子にはリセットＩＣ１からＨｉｇｈレベルが出力され、他方には活栓挿抜検出端子３１からＬｏｗレベルが出力されるので、ＮＡＮＤ回路３２の出力はＨｉｇｈとなって、図５（ｃ）に示すようにリセットＩＣ２はリセット信号を出力する。
【００４５】
そのため、ＦＥＴ１がＯＮとなって、５V入力端子（５Vin）からＦＥＴ１を経由して５V出力端子（５Vout）に電力を供給する経路が形成される。すなわち、本回路では、活栓挿抜検出要求を検出した場合には、通常動作時に形成されている電流センス抵抗Ｒ6−ＦＥＴ２の経路に加えて、当該経路に並列にＦＥＴ１を経由するバイパス回路を形成するものである。
【００４６】
これにより、電流センス抵抗Ｒ6に流れる電流を低減することができ、活栓挿抜コントローラ３３の検出端子に入力される電流も低減され、活栓挿抜コントローラ３３の過電流検出回路では過電流を検出しにくくなる。すなわち、本回路は、活栓挿入があった場合には過電流検出の機能を抑止して、活栓挿抜時の突入電流を誤検出するのを防ぐことができ、また、誤ってＰＨＳ制御装置全体の電源をＯＦＦにしないようにするものである。
更に、ＦＥＴ１に並列に複数のＦＥＴを設ける構成とすれば、バイパス回路が増えるため、活栓挿入時の過電流検出機能を一層抑えることができるものである。
【００４７】
そして、インタフェース基板６の活栓挿抜要求回路からの活栓挿抜要求が解除されると、活栓挿抜検出端子３１はＨｉｇｈレベルに戻り、ＮＡＮＤ回路３２の出力がＬｏｗレベルとなって、リセット信号が解除され、ＦＥＴ１はＯＦＦとなる。
これにより、バイパス回路は切断されて、電源供給の経路は電流センス抵抗Ｒ6−ＦＥＴ２の経路のみとなり、電流センス抵抗Ｒ6に十分な電流が流れ、活栓挿抜コントローラ３３における過電流検出機能が復帰するものである。
【００４８】
［活栓挿抜時（引き抜き時）のシーケンス：図６］
次に、引き抜き時のシーケンスについて図６を用いて説明する。図６は、引き抜き時の電源シーケンスを示すシーケンス図であり、（ａ）（ｂ）は活栓挿抜要求回路側を示し、（ｃ）〜（ｆ）は過電流保護回路側を示している。
図６（ａ）に示すように、インタフェース基板６がバックボードから引き抜かれると、活栓挿抜要求回路の電源電圧５Ｖccの供給が断たれ、（ｂ）に示すように、リセットＩＣ３が電圧低下を検知してリセット信号を出力する。
リセットＩＣ３からのリセット信号の出力により、図４に示したトランジスタ６１がＯＮとなり、活栓挿抜要求が出力される。
【００４９】
そして、（ｃ）に示すように、過電流保護回路側の活栓挿抜端子３１は、インタフェース基板６の活栓挿抜要求端子６２からの活栓挿抜要求により、Ｌｏｗレベルに引き込まれる（活栓挿抜要求がＯＮとなる）。しかし、インタフェース基板６は引き抜かれているので活栓挿抜要求が継続することはなく、過電流保護回路のＲ1を介して供給される電圧により、活栓挿抜検出はすぐにＯＦＦになる。
【００５０】
そして、（ｄ）に示すように、（ｃ）の活栓挿抜検出信号により、過電流保護回路のリセットＩＣ２がリセット信号を出力し、ＦＥＴ１がＯＮとなってバイパスが形成される。
しかしながら、（ｅ）に示すように、過電流保護回路の５VinはＯＮのままであるから、リセットＩＣ１はＯＦＦのままであり、活栓挿抜コントローラ３３のゲート端子もＯＮのままとなって５Voutは供給されたままとなる。
これにより、他のインタフェース基板への５VCCに影響を与えることなく引き抜くことができるものである。
【００５１】
［実施の形態の効果］
本発明の過電流保護回路によれば、リセットＩＣ１の出力を活栓挿抜コントローラ３３のＯＮピンに入力し、電源投入後に時間ｔ１が経過するまではリセットＩＣ１がリセット信号を出力し、時間ｔ１が経過するとリセット信号の出力を解除することにより、電源投入後に時間ｔ１が経過するまでは活栓挿抜コントローラ３３をＯＦＦとして過電流検出の機能を停止し、その後は活栓挿抜コントローラ３３をＯＮにして、ゲート端子からゲート電圧が印加されるＦＥＴ２をＯＮとして、電源電圧入力端子からＦＥＴ２を経由する主経路によって負荷側に電力供給を行い、更に、活栓挿抜コントローラ３３が、ＦＥＴ２に直列に接続された電流センス抵抗に流れる電流を検出するようにしているので、電源投入による突入電流を誤検出するのを防ぐと共に、電源が正常に立ち上がった後は異常発生による過電流を確実に検出することができる効果がある。
【００５２】
また、本回路によれば、活栓挿抜検出端子３１からの活栓挿抜検出信号に基づいてリセット信号を出力するリセットＩＣ２を備え、リセットＩＣ２の出力を、電源電圧を負荷に供給するバイパス経路上のＦＥＴ１のゲートに印加する構成としているので、活栓挿抜検出端子３１で活栓挿抜検出要求を検出してリセットＩＣ２からリセット信号が出力されると、ＦＥＴ１がＯＮとなって、主経路に並列にバイパス回路が形成されて、主経路上に設けられた電流センス抵抗に流れる電流を一時的に低減して、一定時間過電流検出機能を抑止することができ、活栓挿抜時の突入電流を誤検出するのを防ぐことができると共に、ＰＨＳ制御装置全体の電源をＯＦＦしてしまうのを防ぐ効果がある。
【００５３】
また、ＦＥＴ１に並列に複数のＦＥＴを備える構成とすれば、バイパス経路を複数形成することができ、電流センス抵抗に流れる電流を一層低減することができ、活栓挿抜時の過電流検出機能を一層抑制することができる効果がある。
【産業上の利用可能性】
【００５４】
本発明は、電源投入時や活栓挿抜時の突入電流を、基板の異常等により発生する定常的な過電流と誤検出するのを防ぐことができる過電流保護回路に適している。
【図面の簡単な説明】
【００５５】
【図１】本発明の実施の形態に係る過電流保護回路（本回路）を備えたＰＨＳシステム制御装置（本装置）の電源系統を示す電源系統図である。
【図２】本発明の実施の形態に係る過電流保護回路の回路図である。
【図３】本過電流保護回路における電源投入時のシーケンスを示すシーケンス図である。
【図４】本発明の実施の形態に係る活栓挿抜要求回路の回路図である。
【図５】本回路における活栓挿抜時（挿入時）の電源シーケンスを示すシーケンス図である。
【図６】本回路における活栓挿抜時（引き抜き時）の電源シーケンスを示すシーケンス図である。
【符号の説明】
【００５６】
１…電源コネクタ、  ２…電源ユニット  ３…過電流保護回路基板、  ４…バックボード、  ５…コネクタ、  ６…インタフェース基板６、  ３１…活栓挿抜検出端子、  ３２…ＮＡＮＤ回路、  ３３…活栓挿抜コントローラ、  ６１…トランジスタ、  ６２…活栓挿抜要求端子、  Ｒ1〜Ｒ9…抵抗、  Ｃ1〜Ｃ4…コンデンサ、  Ｒ11〜Ｒ13…抵抗、  Ｃ15…コンデンサ
【図１】
2010148262.tif 000003
【図２】
2010148262.tif 000004
【図３】
2010148262.tif 000005
【図４】
2010148262.tif 000006
【図５】
2010148262.tif 000007
【図６】
2010148262.tif 000008