(57)【要約】【課題】複数のセラミック層を積層方向に貫通する細長いビア導体とセラミック層間に形成された導体層との電気的接続が安定し、容易で且つ確実に製造し得る多層セラミック配線基板およびその製造方法を提供する。【解決手段】複数のセラミック層ｓ１〜ｓ６を積層した基板本体２と、該基板本体２の一部を構成する複数のセラミック層ｓ１〜ｓ３，ｓ５〜ｓ６を積層方向に貫通するビア導体７，８と、複数のセラミック層ｓ３，ｓ４，ｓ５間に形成され、厚さが１０μｍ以下で且つビア導体７，８の一端と接続する導体層９，１０と、を備えた多層セラミック配線基板１であって、導体層９，１０においてビア導体７，８が接続する側と反対側の表面９ａ，１０ａには、平面視でビア導体７，８とほぼ重複する位置に該ビア導体７，８の断面積よりも大きな面積の部分導体層１１，１２が形成されている、多層セラミック配線基板１。【選択図】  図１
2010258174.tif 000002
【特許請求の範囲】
【請求項１】
複数のセラミック層を積層した基板本体と、
上記基板本体の一部を構成する複数のセラミック層を積層方向に貫通するビア導体と、
上記複数のセラミック層間に形成され、厚さが１０μｍ以下で且つ上記ビア導体の一端と接続する導体層と、を備えた多層セラミック配線基板であって、
上記導体層において上記ビア導体が接続する側と反対側の表面には、平面視で上記ビア導体とほぼ重複する位置に該ビア導体の断面積よりも大きな面積の部分導体層が形成されている、
ことを特徴とする多層セラミック配線基板。
【請求項２】
複数のセラミック層を積層した基板本体と、
上記基板本体の一部を構成する複数のセラミック層を積層方向に貫通するビア導体と、
上記複数のセラミック層間に平面状に形成され、上記ビア導体の一端と接続する導体層と、を備えた多層セラミック配線基板であって、
上記導体層において上記ビア導体が接続する側と反対側の表面には、平面視で上記ビア導体とほぼ重複する位置に該ビア導体の断面積よりも大きな面積の部分導体層が形成されている、
ことを特徴とする多層セラミック配線基板。
【請求項３】
複数のグリーンシートを用意し、これらの一部である複数のグリーンシートごとにビアホールを形成する工程と、
上記複数のビアホールごとに未焼成の単位ビア導体を形成する工程と、
上記未焼成の単位ビア導体がビアホール内に充填された何れかのグリーンシートの表面に、上記未焼成の単位ビア導体の端面に接続する未焼成の導体層を形成する工程と、
上記未焼成の導体層において上記未焼成の単位ビア導体に接続する側と反対側の表面であって、平面視で上記ビア導体と重複する部分を含む位置に、該単位ビア導体の断面積よりも大きな面積を有する未焼成の部分導体層を形成する工程と、
上記複数のグリーンシートを積層し、未焼成である複数の単位ビア導体を同軸状に接続し、且つ未焼成の導体層および部分導体層を複数のグリーンシート間に配置する積層工程と、含む、
ことを特徴とする多層セラミック配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のセラミック層を積層してなり、該複数のセラミック層を積層方向に貫通するビア導体と上記セラミック層間に形成される導体層との電気的接続が確実に取れる多層セラミック配線基板およびその製造方法に関する。
【背景技術】
【０００２】
従来、セラミック層間に形成された配線層とセラミック層を貫通するビア導体との接続不良をなくすために、種々の提案が成されている。例えば、セラミック層を貫通するＡｇ−Ｐｄからなるビア導体と、上記セラミック層および隣接するセラミック層の間に形成され且つ上記ビア導体とは異種材料のＡｇからなる配線層との導通を確保するため、該配線層において上記ビア導体が直に接する配線層部分の下側にランドパターンを形成したり、あるいは、複数回重ね印刷をすることで、上記配線層全体の厚みを厚く形成するようにしたセラミック多層配線基板およびその製造方法が提案されている（例えば、特許文献１参照）。
上記セラミック多層配線基板の製造方法によれば、ビア導体と配線層との材料の相違で両者の接続界面に生じるに拡散速度の違いによる空洞、あるいはＡｇ−Ｐｄからなるビア導体の体積膨張による接続不良を解消することが可能である。
【０００３】
しかしながら、セラミック層を積層方向に貫通する単位ビア導体が複数個連なって形成される細長いビア導体の場合、焼成時において、該単位ビア導体、ひいては細長いビア導体の焼成収縮率がセラミック層の焼成収縮率よりも小さいことにより、該ビア導体が積層方向にセラミック層の表面から突き出す状態となる。そのため、該ビア導体の一端が接続されるセラミック層間の導体層から突き出し、該導体層がビア導体との接続部付近にて破断し易くなる。その結果、上記ビア導体と導体層との電気的接続が不安定になる。これを防ぐために、前記特許文献１のように、導体層全体の厚みを厚く形成する手段を施した場合、該導体層の端面と上下に隣接するセラミック層との間に隙間が形成されて、デラミネーションが発生したり、該導体層の電気的特性が劣化したり、更に、多層セラミック配線基板に対する小型化および薄肉化の要請にも応じ難くなる、という問題もあった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平７−２７３４５７号公報  （第１〜４頁、図１〜３）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、背景技術において説明した問題点を解決し、複数のセラミック層を積層方向に貫通する細長いビア導体とセラミック層間に形成された導体層との電気的接続が安定し、容易且つ確実に製造し得る多層セラミック配線基板およびその製造方法を提供する、ことを課題とする。
【課題を解決するための手段および発明の効果】
【０００６】
本発明は、前記課題を解決するため、複数のセラミック層を積層方向に貫通する細長いビア導体の一端が接続する導体層の接続する側とは反対側に該ビア導体よりも大きな断面積の部分導体層を形成する、ことに着想して成されたものである。
即ち、本発明による第１の多層セラミック配線基板（請求項１）は、複数のセラミック層を積層した基板本体と、該基板本体の一部を構成する複数のセラミック層を積層方向に貫通するビア導体と、上記複数のセラミック層間に形成され、厚さが１０μｍ以下で且つ上記ビア導体の一端と接続する導体層と、を備えた多層セラミック配線基板であって、上記導体層において上記ビア導体が接続する側と反対側の表面には、平面視で上記ビア導体とほぼ重複する位置に該ビア導体の断面積よりも大きな面積の部分導体層が形成されている、ことを特徴とする。
【０００７】
これよれば、複数のセラミック層を積層方向に貫通するビア導体の一端が接続し且つ厚さが１０μｍ以下の前記導体層の反対側には、上記ビア導体の断面積よりも大きな面積の部分導体層が重複状に形成されている。そのため、上記ビア導体が、製造時の焼成過程における前記焼成収縮率の差により積層方向に沿った突き出し（伸長）を生じていても、該突き出しに伴う圧力が部分導体層により補強された導体層の接続部付近で確実に吸収されており、従来のように上記導体層の接続部付近における部分的な破断が解消されている。従って、１０μｍ以下と比較的薄肉の導体層と複数のセラミック層を積層方向に貫通するビア導体との電気的接続が安定した多層セラミック配線基板とすることができる。
【０００８】
尚、前記セラミック層のセラミックは、例えば、アルミナ、ムライトなどの高温焼成セラミック、あるいは、ガラスと上記セラミックとを混合したガラス−セラミックなどが含まれる。
また、前記複数のセラミック層の中には、ビアホールおよびビア導体のないセラミック層も含まれている。
更に、前記複数のセラミック層を積層方向に貫通するビア導体は、ストレートビア導体と通称され、複数（少なくとも２個）の単位ビア導体を同軸状に連なって接続した細長い導体であり、隣接する単位ビア導体同士が積層方向に沿って直に接続される形態のほか、隣接する単位ビア導体同士の間に断面が若干大きなパッド導体（ビアパッド導体）を挟んで接続した形態も含まれる。
また、前記ビア導体、導体層、および部分導体層は、主にＷ、Ｍｏ、Ａｇ、Ｃｕ、またはこれらの何れかをベースとする合金の何れかからなる。
更に、前記導体層は、厚さ１０μｍ以下にして形成されるか、あるいは平面状にして形成される。このうち、厚さ１０μｍ以下の導体層は、下限の厚みが３μｍであり、所定パターンを有する信号層などの配線（信号）層、電源層、接地層、あるいはコンデンサを構成する電極を構成している。
加えて、前記部分導体層は、前記導体層とほぼ同じ厚さで且つ同一組成の材料からなるものであれば、少なくとも１層のみを形成すれば良いが、２層以上を同じ面積で形成したり、あるいは２層以上を異なる面積で且つ階段状に形成しても良い。
【０００９】
また、本発明による第２の多層セラミック配線基板（請求項２）は、複数のセラミック層を積層した基板本体と、該基板本体の一部を構成する複数のセラミック層を積層方向に貫通するビア導体と、上記複数のセラミック層間に平面状に形成され、上記ビア導体の一端と接続する導体層と、を備えた多層セラミック配線基板であって、上記導体層において上記ビア導体が接続する側と反対側の表面には、平面視で上記ビア導体とほぼ重複する位置に該ビア導体の断面積よりも大きな面積の部分導体層が形成されている、ことを特徴とする。
【００１０】
これよれば、複数のセラミック層を積層方向に貫通するビア導体の一端が接続し且つ平面状の前記導体層の反対側には、上記ビア導体の断面積よりも大きな面積の部分導体層が、平面視で重複する位置およびその周囲に形成されている。そのため、上記ビア導体が、製造時の焼成過程で積層方向に沿って突き出していても、該突き出しに伴う圧力が部分導体層により補強された導体層の接続部付近で確実に吸収されているので、従来のように上記導体層の接続部付近における部分的な破断が解消されている。従って、例えば、平面状の接地層や電源層、あるいはコンデンサを構成する一方の電極と複数のセラミック層を積層方向に貫通するビア導体との電気的接続が安定した多層セラミック配線基板とすることができる。
尚、平面状（ベタ状）の前記導体層は、これが形成される前記セラミック層の表面において、面積率で５０％以上、好ましくは７０％以上を占めており、例えば、接地層や電源層、あるいはコンデンサを構成する電極として用いられる。
【００１１】
一方、本発明による多層セラミック配線基板の製造方法（請求項３）は、複数のグリーンシートを用意し、これらの一部である複数のグリーンシートごとにビアホールを形成する工程と、該複数のビアホールごとに未焼成の単位ビア導体を形成する工程と、該未焼成の単位ビア導体がビアホール内に充填された何れかのグリーンシートの表面に、上記未焼成の単位ビア導体の端面に接続する未焼成の導体層を形成する工程と、該未焼成の導体層において上記未焼成のビア導体に接続する側と反対側の表面であって、平面視で上記単位ビア導体と重複する部分を含む位置に、該単位ビア導体の断面積よりも大きな面積を有する未焼成の部分導体層を形成する工程と、上記複数のグリーンシートを積層し、未焼成である複数の単位ビア導体を同軸状に接続し、且つ未焼成の導体層および部分導体層を複数のグリーンシート間に配置する積層工程と、含む、ことを特徴とする。
【００１２】
これよれば、前記積層工程の後で施される焼成工程において、複数のグリーンシートを貫通するビア導体が積層方向に沿って突き出し、該突き出しに伴う圧力が上記ビア導体の一端と接続される前記導体層の接続部付近に及んでも、該接続部の反対側に形成された部分導体層によって、上記圧力は確実に緩和ないし吸収される。従って、例えば、厚さが１０μｍ以下の配線層（導体層）、あるいはコンデンサなどを構成する一方の電極（導体層）と、複数のセラミック層を積層方向に貫通するビア導体との電気的接続が安定した多層セラミック配線基板を、容易且つ確実に提供することが可能となる。
尚、前記複数のグリーンシートの中には、ビアホールおよびビア導体が形成されないグリーンシートも含まれる。
また、前記グリーンシートは、多数個取り用の大版サイズのものでも良い。
更に、前記未焼成の導体層は、厚さ１０μｍにして形成されるか、あるいは、グリーンシートの前記表面における面積の５０％以上を占める平面状（ベタ状）にして形成される。
【図面の簡単な説明】
【００１３】
【図１】本発明による一形態の多層セラミック配線基板の要部を示す断面図。
【図２】図１中の二点鎖線部分Ｘの部分拡大図。
【図３】図２に示す上記配線基板でビア導体が膨張した際の挙動を示す概略図。
【図４】比較例の多層セラミック配線基板の上記と同様な挙動を示す概略図。
【図５】本発明による多層セラミック配線基板の一製造工程を示す概略断面図。
【図６】図５に続く製造工程を示す概略断面図。
【図７】図６に続く製造工程を示す概略断面図。
【図８】図７に続く製造工程を示す概略断面図。
【図９】異なる多層セラミック配線基板を示す断面図。
【発明を実施するための形態】
【００１４】
以下において、本発明を実施するための形態について説明する。
図１は、本発明による一形態の多層セラミック配線基板（以下、単に配線基板と称する）１ａの要部を示す断面図、図２は、図１中の二点鎖線部分Ｘの部分拡大図である。尚、配線基板１ａは、本発明の第１・第２の配線基板を兼ねている。
配線基板１ａは、図１に示すように、複数のセラミック層ｓ１〜ｓ６を積層した基板本体２と、セラミック層ｓ１〜ｓ３，ｓ５〜ｓ６を厚み方向に沿って同軸状に貫通するビア導体７，８と、セラミック層ｓ３，ｓ４，ｓ５間に形成され、且つビア導体７，８の一端と接続する上下一対の導体層９，１０とを備えている。
【００１５】
前記セラミック層ｓ１〜ｓ６は、例えば、アルミナを主成分としており、それぞれ厚みが１５０〜２５０μｍである。
また、前記ビア導体７，８は、セラミック層ｓ１〜ｓ３，ｓ５〜ｓ６を個別に貫通する単位ビア導体７ａ〜７ｃ，８ａ〜８ｂを積層方向に連ねて接続した細長い円柱(棒状)体である。尚、図１に示すように、ビア導体７，８の他端は、基板本体２の表面３，裏面４に形成されたパッド（外部端子）５，６と個別に接続されている。
更に、前記導体層９，１０は、それぞれ厚さが１０μｍ以下で且つ平面状であり、これらが形成されたセラミック層ｓ３，ｓ５の表・裏面の面積率で９０％以上を占めており、セラミック層ｓ４を挟んで対称に形成され、基板本体２に内層されたコンデンサＣにおける一対の電極を構成している。即ち、該導体層９，１０は、セラミック層ｓ４を挟んで一定距離を置いて対向し、互いにほぼ同じ面積を有しており、一定の容量を得るためのコンデンサＣの電極を構成すると共に、ビア導体７，８およびパッド５，６を介して外部との導通を可能としている。
尚、上記ビア導体７，８や導体層９，１０は、主にＷあるいはＭｏからなる。
【００１６】
図１，図２に示すように、導体層９，１０においてビア導体７，８の一端と接続する表面９ｂ，１０ｂ側と反対側の表面９ａ，１０ａには、平面視で上記ビア導体７，８と重複する位置およびその周囲に該ビア導体７，８の断面積よりも大きな面積の部分導体層１１，１２が個別に形成されている。尚、部分導体層１１，１２も主にＷあるいはＭｏからなり、それぞれ平面視が円形で、且つ厚さ１０μｍ以下であり、隣接する導体層９，１０の厚さと同様である。
例えば、図２で例示するように、ビア導体７（単位ビア導体７ａ〜７ｃ）の直径ｄが１５０μｍの場合、その断面積（ｄｘ）は、約０．０１７７ｍｍである。これに対し、部分導体層１１の直径Ｄが２５０μｍの場合、その面積（ＤＸ）は、約０．０４９０ｍｍである。即ち、両者の間には、その半径ｄ／２，Ｄ／２の２乗値に比例した断面積・面積の差（断面積ｄｘ：ＤＸ＝１：２．８）がある。
【００１７】
図３は、前記配線基板１ａのうち、製造時の焼成過程でビア導体７が軸方向に沿って膨張した際の形態を示す概略の断面図である。該焼成過程では、後述するように、追って前記セラミック層ｓ１〜ｓ６となり、未焼成のビア導体７，８、未焼成の導体層９，１０、未焼成のパッド５，６、および、部分導体層１１が所定の位置形成された複数のグリーンシートを積層・圧着し、得られた未焼成の基板本体２を所定の温度で焼成している。該焼成過程により、複数のグリーンシートはセラミック層ｓ１〜ｓ６となり、パッド５，６、ビア導体７，８、導体層９，１０、および部分導体層１１も焼成される。
その際、図３中の矢印で例示するように、互いに積層方向に沿って連続する複数の単位ビア導体７ａ〜７ｃが一体化して焼成されたビア導体７は、その焼成収縮率がセラミック層ｓ１〜ｓ３に比べて小さいため、積層方向に沿ってセラミック層ｓ３の表面から顕著な突き出し（伸長）ｅｖを生じる。その結果、ビア導体７の一端（上端）が、導体層９の表面９ｂよりもセラミック層ｓ４側に伸長するため、導体層９の接続部付近には、局部的に大きな圧力が加えられる。
【００１８】
しかし、本配線基板１ａでは、導体層９においてビア導体７が接続する側と反対側の表面９ａに前記部分導体１１が形成されているため、ビア導体７の前記突き出しｅｖに伴う圧力を吸収ないし緩和して前記焼成が行われている。その結果、図３に示すように、ビア導体７の一端との接続部付近の導体層９および部分導体層１１は、セラミックｓ４側に曲面状に変形して焼成されると共に、焼成後のビア導体７と導体層９との接続が維持され、両者の電気的接続も保証されている。
尚、配線基板１ａにおける前記ビア導体８と導体層１０との電気的接続も、前記部分導体層１２によって、上記と同様に保証されている。
比較のため、図４で例示するように、前記部分導体１１を省略したほかは、構成・構造を前記同様に積層・焼成した比較例の配線基板０では、積層方向に沿って突き出しｅｖたビア導体７の一端に接続する導体層９の接続部付近に、大きな圧力が局部的に加わる。その結果、導体層９のうち、ビア導体７の一端との接続部付近で破断が生じ、これにより導体層９から分離した破断片９ｃがビア導体７の一端と共にセラミック層ｓ４側に若干移動した状態となる。従って、該配線基板０では、ビア導体７と導体層９との電気的接続が得られないか、不安定となる。
【００１９】
以上のような本発明の配線基板１ａによれば、複数のセラミック層ｓ１〜ｓ３，ｓ５〜ｓ６を積層方向に貫通するビア導体７，８の一端が接続し且つ厚さが１０μｍ以下で且つ平面状の前記導体層９，１０の反対側には、上記ビア導体７，８の断面積よりも大きな面積の部分導体層１１，１２が重複して形成されている。そのため、上記ビア導体７，８が、後述する製造時の焼成過程において積層方向に沿って伸長していても、該伸長に伴う圧力が部分導体層１１，１２により補強された導体層９，１０の接続部付近で確実に吸収ないし緩和されており、従来のように上記導体層の接続部付近における部分的な破断が皆無となっている。従って、１０μｍ以下で且つ平面状の導体層９，１０と複数のセラミック層ｓ１〜ｓ３，ｓ５〜ｓ６を積層方向に貫通するビア導体７，８との電気的接続が安定した配線基板１となっている。しかも、セラミック層ｓ４を挟んで対向する導体層９，１０は、部分導体層１１，１２の付近を除いて一定の間隔を保てるため、配線基板１に内蔵されたコンデンサＣの特性（例えば、静電容量）を安定させることも可能である。
【００２０】
以下において、前記配線基板１ａを得るための製造方法について説明する。尚、以下では前記図２と同様な配線基板の部分に関して説明するが、ビア導体８，導体層１０，部分導体層１２などについても、各工程が同様に行われるものとする。
予め、アルミナ粉末、所要の有機バインダ、および溶剤などを、所要量ずつ秤量・混合してセラミックスラリを製作し、該スラリにドクターブレード法を施して、シート状を呈する６層のグリーンシートに形成した。尚、該グリーンシートは、多数個取り用の大版サイズのものであっても良い。
次いで、図５で例示するように、グリーンシートｇ１〜ｇ３における所定の位置に打ち抜き加工を施して、グリーンシートｇ１〜ｇ３を個別に貫通する断面円形のビアホールｖｈを形成した。該ビアホールｖｈの直径ｄは、約１５０μｍであった。
尚、追って前記セラミック層ｓ５，ｓ６となるグリーンシートｇ５，ｇ６（何れも図示せず）にも、上記と同様のビアホールｖｈを所定の位置に形成した。
【００２１】
次に、図６で例示するように、上記ビアホールｖｈごとにＷまたはＭｏ粉末を含む導電性ペーストを充填して、未焼成の単位ビア導体７ａ〜７ｃを形成した。
更に、図６で例示するように、グリーンシートｇ３の表面において、該表面の５０％以上の面積率で上記同様の導電性ペーストを平面状に印刷することで、平面状（ベタ状）で且つ厚さが１０μｍ以下（例えば、８μｍ）である未焼成の導体層９を形成した。該導体層９の端部付近には、未焼成の単位ビア導体７ｃの一端が接続された。一方、グリーンシートｇ１の裏面には、未焼成の単位ビア導体７ａの一端と接続される未焼成のパッド６を印刷によって形成した。
尚、前記グリーンシートｇ５，ｇ６にも上記同様の未焼成の単位ビア導体８ａ，８ｂ、未焼成の導体層１０、および未焼成のパッド５を所定の位置に形成した。
【００２２】
次いで、図７で例示するように、未焼成の導体層９における未焼成の単位ビア導体７ｃの一端に接続かる側の表面９ｂと反対側の表面９ａであって、平面視で上記単位ビア導体７ｃと重複する部分を含む位置に、該単位ビア導体７ｃの断面積よりも大きな面積を有する未焼成の部分導体層１１を重ね印刷で形成した。該部分導体層１１は、厚さが１０μｍ以下（例えば、８μｍ）であり、平面視で直径Ｄの円形であると共に、その中心はビア導体７ｃの中心とほぼ一致している。
尚、前記グリーンシートｇ５の裏面に形成された前記導体層１０の表面１０ａにおける上記同様の位置も、上記同様の部分導体層１２を印刷・形成した。
【００２３】
次に、図８で例示するように、図示しない前記グリーンシートｇ５，ｇ６を含むグリーンシートｇ１〜ｇ６を、未焼成の単位ビア導体７ａ〜７ｃと、未焼成の単位ビア導体８ａ，８ｂとがそれぞれ同軸状に接続されるように積層した後、引き続き圧着した。その結果、図示のように、未焼成の基板本体２からなり、内部に未焼成のビア導体７，８などを有するグリーンシート積層体ＧＳが得られた。
更に、上記グリーンシート積層体ＧＳを焼成炉（図示せず）に挿入し、所定の温度および時間で焼成した。その結果、前記図１，２で示したように、セラミック層ｓ１〜ｓ６からなる基板本体２、焼成されたビア導体７，８、導体層９，１０、部分導体層１１，１２、およびパッド５，６を備えた配線基板１が得られた。
上記焼成工程の際に、前記図３で例示したように、セラミック層ｓ１〜ｓ６の焼成収縮率との差によって、焼成中のビア導体７，８が積層方向に沿ってそれぞれ伸長ｅｖした。しかし、該ビア導体７，８の一端と接続する導体層９，１０の反対側には、前記部分導体層１１，１２を重複する位置付近に形成していたので、上記伸長ｅｖに伴う圧力を受けたにも拘わらず、ビア導体７，８との接続部付近の導体層９，１０には破断が生じなかった。
【００２４】
以上のような配線基板１ａの製造方法によれば、前記積層工程の後で施される焼成工程において、複数のグリーンシートｇ１〜ｇ３，ｇ５〜ｇ６を積層方向に貫通する未焼成のビア導体７，８が軸方向に沿って伸長ｅｖし、該伸長ｅｖに伴う圧力が上記ビア導体７，８の一端と接続される前記導体層９，１０の接続部付近に及んでも、該接続部の反対側に形成された部分導体層１１，１２によって、上記圧力は確実に緩和ないし吸収される。従って、コンデンサＣを構成する一対の電極であり、且つ厚さが１０μｍ以下の導体層９，１０と、上記ビア導体７，８との電気的接続が安定した配線基板１を、容易且つ確実に提供することができる。
尚、前記のような配線基板１ａの製造方法は、大版サイズのグリーンシートを用いる多数個取りの形態によって行うことも可能である。
【００２５】
図９は、異なる形態の配線基板１ｂを示す断面図である。
配線基板１ｂは、図９に示すように、セラミック層ｓ１〜ｓ９を積層してなり、表面３および裏面４を有する基板本体２と、セラミック層ｓ１〜ｓ４，ｓ５，ｓ６の何れかを積層方向に貫通する複数の細長いビア導体７と、を備えている。尚、該配線基板１ｂは、後述するように、電子部品の検査装置（電子部品検査用基板）に用いられる。
上記基板本体２のセラミック層ｓ６，ｓ７間には、厚さが１０μｍ以下で且つ所定のパターンを有する信号配線層Ｓが配置されている。また、該信号配線層Ｓの上層側のセラミック層ｓ７，ｓ８間および下層側のセラミック層ｓ４，ｓ５間には、一対の接地配線層（導体層）Ｇ１，Ｇ２が、上記信号配線層Ｓと対向し且つセラミック層ｓ６，ｓ７を挟んで形成されている。更に、上記信号配線層Ｓおよび接地配線層Ｇ１，Ｇ２と平面視において対向し、上層側のセラミック層ｓ８，ｓ９間と下層側のセラミック層ｓ４，ｓ５間とに、一対（複数）の電源配線層（導体層）Ｐ１，Ｐ２が、セラミック層ｓ５，ｓ８などを挟んで形成されている。
【００２６】
前記セラミック層ｓ１〜ｓ９も、前記同様のアルミナなどからなり、このうち、基板本体２の裏面４側のセラミック層ｓ１〜ｓ４の厚みは、表面３側のセラミック層ｓ５〜ｓ９の厚みよりも厚い。
また、前記電源配線層Ｐ１，Ｐ２、および接地配線層Ｇ１，Ｇ２は、セラミックｓ４〜ｓ６の間、あるいはセラミック層ｓ７〜ｓ９の間において、平面視で該セラミック層ｓ４〜ｓ６、ｓ７〜ｓ９の表・裏面における面積率で５０％以上を占めており、例えば、矩形（正方形あるいは長方形）などを呈するように平面状（ベタ状）にして形成されている。
図９に示すように、上下一対の電源配線層Ｐ１，Ｐ２間の積層方向に沿って、これらを直線状に接続する複数のビア導体Ｖが配置されている。該ビア導体Ｖは、電源配線層Ｐ１，Ｐ２間に位置する信号配線層Ｓ、接地配線層Ｇ１，Ｇ２、およびセラミック層ｓ５〜ｓ８を積層方向に貫通している。この際、ビア導体Ｖは、信号配線層Ｓのパターン間および接地配線層Ｇ１，Ｇ２に設けた貫通孔ｈの内側を貫通することで、これらとの短絡を防いでいる。
【００２７】
図９に示すように、セラミック層ｓ１〜ｓ４，ｓ５，ｓ６の何れかを積層方向に貫通し、信号配線層Ｓ、下層側の電源配線層Ｐ２、および下層側の接地配線層Ｇ２の何れかと、最下層のセラミック層ｓ１の裏面４に形成した複数のパッド（ＬＧＡパッド）６との間を直線状に接続する複数の細長いビア導体７が配置されている。該ビア導体７の下端は、パッド６のほぼ中心部に接続されている。
また、最上層のセラミック層ｓ９の表面３には、複数のパッド５が形成され、該パッド５は、上層側の電源配線層Ｐ１、上層側の接地配線層Ｇ１、および前記信号配線層Ｓの何れかと、ビア導体ｖまたはビア導体Ｖを介して導通している。
更に、図９に示すように、上下一対の接地配線層Ｇ１，Ｇ２間もビア導体Ｖを介して導通している。該ビア導体Ｖは、電源配線層Ｐ１，Ｐ２に設けた貫通孔ｈの内側および信号配線層Ｓのパターン間を貫通することで、これらとの短絡を防いでいる。加えて、信号配線層Ｓとパッド５またはパッド６との間を接続するビア導体７，Ｖは、電源配線層Ｐ１，Ｐ２および接地配線層Ｇ１，Ｇ２に設けた貫通孔ｈの内側を貫通することで、これらとの短絡を防いでいる。
【００２８】
図９に示すように、基板本体２の表面３に形成された複数のパッド５には、追ってプローブ１５が個別に取り付けられる。該プローブ１５の先端側を、例えば図示しないシリコンウェハに形成された複数の電子部品ごとの電極と電気的に接続させることで、各電子部品の電気的特性を正確に検出することが可能となる。
尚、セラミック層ｓ１〜ｓ９がアルミナなどの高温焼成セラミックの場合、前記電源配線層Ｐ１，Ｐ２、信号配線層Ｓ、およびビア導体ｖ，Ｖなどの導体は、ＷまたはＭｏにより形成され、セラミック層ｓ１〜ｓ９がガラス−セラミックなどの低温焼成セラミックの場合、上記各導体は、ＡｇまたはＣｕにて形成される。
また、本配線基板１ｂの基板本体２において、前記電源配線層Ｐ１，Ｐ２、信号配線層Ｓ、および接地配線層Ｇ１，Ｇ２が配置された上層側のセラミック層ｓ５〜ｓ９は、いわゆる配線層領域であり、前記ビア導体７のみが貫通する下層側のセラミック層ｓ１〜ｓ４は、基板本体２の厚みを調整する領域である。
図９に示すように、下層側の電源配線層（導体層）Ｐ２および下層側の接地配線層（導体層）Ｇ２において、細長いビア導体７の上端（一端）が個別に接続する側と反対側の表面には、平面視で該ビア導体７とほぼ重複する位置にその断面積よりもよりも大きな面積の部分導体１３，１４の一方が形成されている。
以上のような配線基板１ｂも、前記同様の方法によって容易に製造される。
【００２９】
以上のような検査装置用の配線基板１ｂによれば、セラミック層ｓ１〜ｓ４，ｓ５の何れかを積方向に貫通するビア導体７の一端が接続し且つ平面状の電源配線層Ｐ２，接地配線層Ｇ２の反対側には、上記ビア導体７の断面積よりも大きな面積の部分導体層１３，１４が重複状にして形成されている。そのため、上記ビア導体７が、製造時の焼成過程において積層方向に沿って伸長していても、該伸長に伴う圧力が部分導体層１３，１４により補強された電源配線層Ｐ２，接地配線層Ｇ２の接続部付近で確実に吸収ないし緩和されており、従来のように電源配線層Ｐ２などの接続部付近における部分的な破断が皆無となっている。従って、平面状の電源配線層Ｐ２，接地配線層Ｇ２と複数のセラミック層ｓ１〜ｓ４，ｓ５を積層方向に貫通するビア導体７との電気的接続が安定した配線基板１ｂとなっている。
【００３０】
しかも、下層側の電源配線層Ｐ２と、最下層のセラミック層ｓ９の裏面４に形成されたパッド６との間を接続するビア導体７の接続位置を、該パッド６のほぼ中心部に容易に設定できる。
尚、信号配線層Ｓの上下に電源配線層Ｐ１，Ｐ２が配置され、これらの間を積層方向に沿って直線状に接続するビア導体Ｖが配置されているため、電源配線層Ｐ１，Ｐ２、これらの間を接続するビア導体ｖ、Ｖを介して導通する最上層のセラミック層ｓ９の表面３に形成されたパッド５、および最下層のセラミック層ｓ１の裏面４に形成されたパッド６にわたる電源用回路を可及的に短くし得る。
また、前記ビア導体Ｖは、上下層一対の電源配線層Ｐ１，Ｐ２の間を、直線状に配置されるので、本配線基板１ｂの回路設計において、複数のビア導体Ｖを配置するための自由度が高められ、係る設計の正確および迅速性は基より、製作工程を容易化することも可能となる。
【００３１】
更に、接地配線層Ｇ１，Ｇ２の間に信号配線層Ｓが配置され、且つ接地配線層Ｇ１，Ｇ２が信号配線層Ｓと電源配線層Ｐ１，Ｐ２との間に配置されているので、信号配線層Ｓの配線幅および隣接するセラミック層ｓ６，ｓ７の厚みなどを調整することで、該信号配線層Ｓのインピーダンス値を容易にコントロールし得る。
加えて、信号配線層Ｓを上下の接地配線層Ｇ１，Ｇ２によって、例えば、電源回路から漏洩した電流や磁界などから確実に防護できるので、信号の処理および送信を正確に行わせられる。このため、プローブ１５が電気的に接続した電極を有する電子部品の電気的特性を、正確且つ確実に検出し、外部端子６を介して、図示しない外部回路基板などに出力することもできる。
以上により、前記電源用回路およびこれに隣接する信号用回路のインダクタンスなどの電気的特性を低下させず、ビア導体ｖ，Ｖの配置精度、および製作容易性に優れた検査装置用の配線基板１ｂとすることも可能である。
尚、上記配線基板１ｂにおいて、信号配線層Ｓにおけるビア導体Ｖと反対側の表面にも部分導体層を更に形成した形態としても良い。
【００３２】
本発明は、以上において説明した実施の形態に限定されるものではない。
例えば、前記セラミック層は、窒化アルミニウムやムライトなどの高温焼成セラミックからなるものとしたり、あるいは低温焼成セラミックの一種であるガラス−セラミックからなるものとしても良い。低温焼成セラミックの場合、前記ビア導体、導体層、部分導体層には、ＣｕまたはＡｇ、あるいはこれらの何れか一方の合金などが適用される。
また、複数のセラミック層を同軸状に貫通する前記ビア導体は、４層以上のセラミック層（例えば、６〜９層）を貫通する形態や、その両端が前記基板本体の内部に位置する形態であっても良い。
【００３３】
更に、第１の配線基板における厚さ１０μｍ以下の前記導体層は、所定パターンの信号層（内部配線層）としても良い。
また、第２の配線基板における平面状の前記導体層は、接地層または電源層としても良く、それらの厚さは、１０μｍ超（例えば、２０〜３０μｍ）でも良い。
更に、前記部分導体層は、前記ビア導体の断面積よりも少なくとも５０％以上大きな面積であれば良く、その形状も四角形以上の正多角形、変形多角形、長円形、あるいは楕円形などしても良い。
加えて、部分導体層は、隣接する導体層と同じ材料に限らず、導体層と同種の金属あるいは同種の合金からなるものであれば良い。
【産業上の利用可能性】
【００３４】
本発明は、複数のセラミック層を積層方向に貫通するビア導体および該ビア導体の一端と接続する内部導体層を有する構造を含む多層セラミック配線基板およびその製造方法に利用することが可能である。
【符号の説明】
【００３５】
１ａ，１ｂ……………………………多層セラミック配線基板
２……………………………基板本体
７，８………………………ビア導体
７ａ〜７ｃ，８ａ，８ｂ…単位ビア導体
９，１０……………………導体層
９ａ，１０ａ………………表面
１１〜１４…………………部分導体層
Ｐ２…………………………電源配線層（導体層）
Ｇ２…………………………接地配線層（導体層）
ｓ１〜ｓ９…………………セラミック層
ｇ１〜ｇ４…………………グリーンシート
ｖｈ…………………………ビアホール
【図１】
2010258174.tif 000003
【図２】
2010258174.tif 000004
【図３】
2010258174.tif 000005
【図４】
2010258174.tif 000006
【図５】
2010258174.tif 000007
【図６】
2010258174.tif 000008
【図７】
2010258174.tif 000009
【図８】
2010258174.tif 000010
【図９】
2010258174.tif 000011