(57)【要約】【課題】主クロックおよび従クロックを任意の順序で起動または停止する。【解決手段】主（従）クロック回路は、第１（２）コンデンサと、第１（２）コンデンサに、所定の電流値で充電させるための第１（３）電流または所定の電流値で放電させるための第２（４）電流を供給する第１（２）電流供給回路と、第１（２）コンデンサの両端電圧が、第１（３）基準電圧または第１（３）基準電圧より高い第２（４）基準電圧に達した場合に、第１（２）電流供給回路から第１（２）コンデンサに供給される第１（３）電流と第２（４）電流とを切り替えるための第１（２）制御信号を出力する第１（２）充放電制御回路と、第１（２）制御信号に応じて、主（従）クロックを出力する第１（２）出力回路と、をそれぞれ有し、第１コンデンサは、一端が第１電位に接続され、第２コンデンサは、一端に主クロックが入力される。【選択図】図１
2010171727.tif 000002
【特許請求の範囲】
【請求項１】
主クロックを出力する主クロック回路と、
前記主クロックに基づいて、前記主クロックに同期する第１の従クロックを出力する第１の従クロック回路と、
を備え、
前記主クロック回路は、
一端が第１の電位に接続された第１のコンデンサと、
前記第１のコンデンサに、所定の電流値で充電させるための第１の電流または所定の電流値で放電させるための第２の電流を供給する第１の電流供給回路と、
前記第１のコンデンサの両端電圧が、第１の基準電圧または前記第１の基準電圧より高い第２の基準電圧に達した場合に、前記第１の電流供給回路から前記第１のコンデンサに供給される前記第１の電流と前記第２の電流とを切り替えるための第１の制御信号を出力する第１の充放電制御回路と、
前記第１の制御信号に応じて、前記主クロックを出力する第１の出力回路と、
を有し、
前記第１の従クロック回路は、
一端に前記主クロックが入力される第２のコンデンサと、
前記第２のコンデンサに、所定の電流値で充電させるための第３の電流または所定の電流値で放電させるための第４の電流を供給する第２の電流供給回路と、
前記第２のコンデンサの両端電圧が、第３の基準電圧または前記第３の基準電圧より高い第４の基準電圧に達した場合に、前記第２の電流供給回路から前記第２のコンデンサに供給される前記第３の電流と前記第４の電流とを切り替えるための第２の制御信号を出力する第２の充放電制御回路と、
前記第２の制御信号に応じて、前記第１の従クロックを出力する第２の出力回路と、
を有することを特徴とするクロック発生回路。
【請求項２】
前記第１の充放電制御回路は、
前記第１の電流を前記第１のコンデンサに供給するための第１のスイッチ回路と、
前記第２の電流を前記第１のコンデンサに供給するための第２のスイッチ回路と、
前記第１のコンデンサの両端電圧が前記第１の基準電圧に達した場合には前記第１のスイッチ回路がオンとなり、前記第１のコンデンサの両端電圧が前記第２の基準電圧に達した場合には前記第２のスイッチ回路がオンとなるように、前記第１のスイッチ回路と前記第２のスイッチ回路とを相補的にオンまたはオフする前記第１の制御信号を出力する第１のスイッチ制御回路と、
を含み、
前記第２の充放電制御回路は、
前記第３の電流を前記第２のコンデンサに供給するための第３のスイッチ回路と、
前記第４の電流を前記第２のコンデンサに供給するための第４のスイッチ回路と、
前記第２のコンデンサの両端電圧が前記第３の基準電圧に達した場合には前記第３のスイッチ回路がオンとなり、前記第２のコンデンサの両端電圧が前記第４の基準電圧に達した場合には前記第４のスイッチ回路がオンとなるように、前記第３のスイッチ回路と前記第４のスイッチ回路とを相補的にオンまたはオフする前記第２の制御信号を出力する第２のスイッチ制御回路と、
を含むことを特徴とする請求項１に記載のクロック発生回路。
【請求項３】
前記第１の出力回路は、前記第１の制御信号を分周して前記主クロックを出力し、
前記第２の出力回路は、前記第２の制御信号を分周して前記第１の従クロックを出力することを特徴とする請求項１または請求項２に記載のクロック発生回路。
【請求項４】
前記第１の出力回路は、前記主クロックを出力しない場合には出力を第２の電位に固定し、
前記第２の出力回路は、前記第１の従クロックを出力しない場合には出力を第３の電位に固定することを特徴とする請求項１ないし請求項３の何れかに記載のクロック発生回路。
【請求項５】
前記第１の従クロック回路と並列に接続され、前記主クロックに基づいて、前記主クロックに同期する第２の従クロックを出力する第２の従クロック回路をさらに備え、
前記第２の従クロック回路は、
一端に前記主クロックが入力される第３のコンデンサと、
前記第３のコンデンサに、所定の電流値で充電させるための第５の電流または所定の電流値で放電させるための第６の電流を供給する第３の電流供給回路と、
前記第３のコンデンサの両端電圧が、第５の基準電圧または前記第５の基準電圧より高い第６の基準電圧に達した場合に、前記第３の電流供給回路から前記第３のコンデンサに供給される前記第５の電流と前記第６の電流とを切り替えるための第３の制御信号を出力する第３の充放電制御回路と、
前記第３の制御信号に応じて、前記第２の従クロックを出力する第３の出力回路と、
を有することを特徴とする請求項１ないし請求項４の何れかに記載のクロック発生回路。
【請求項６】
前記第１の従クロック回路に直列に接続され、前記第１の従クロックに基づいて、前記第１の従クロックに同期する第２の従クロックを出力する第２の従クロック回路をさらに備え、
前記第２の従クロック回路は、
一端に前記第１の従クロックが入力される第３のコンデンサと、
前記第３のコンデンサに、所定の電流値で充電させるための第５の電流または所定の電流値で放電させるための第６の電流を供給する第３の電流供給回路と、
前記第３のコンデンサの両端電圧が、第５の基準電圧または前記第５の基準電圧より高い第６の基準電圧に達した場合に、前記第３の電流供給回路から前記第３のコンデンサに供給される前記第５の電流と前記第６の電流とを切り替えるための第３の制御信号を出力する第３の充放電制御回路と、
前記第３の制御信号に応じて、前記第２の従クロックを出力する第３の出力回路と、
を有することを特徴とする請求項１ないし請求項４の何れかに記載のクロック発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロック発生回路に関する。
【背景技術】
【０００２】
入力されるクロックに同期するクロックを発生するクロック発生回路として、ＰＬＬ（Phase Locked Loop：位相ロックループ）回路やＤＬＬ（Delay Locked Loop：遅延ロックループ）回路が一般に知られている。例えば、特許文献１の図１３では、位相比較器、チャージポンプ、ループフィルタ、および電圧制御型発振器を含む、ＰＬＬ回路が開示されている。また、例えば、特許文献１の図１５では、電圧制御型発振器の代わりに電圧制御型遅延回路が設けられている、ＤＬＬ回路が開示されている。これらのＰＬＬ回路／ＤＬＬ回路では、位相比較器において２つのクロック信号を比較し、当該比較結果をチャージポンプおよびループフィルタによって制御電位に変換し、当該制御電位に基づいてクロック信号間の周波数差や位相差が減少するように電圧制御型発振器／電圧制御型遅延回路を制御している。  
このようにして、ＰＬＬ回路やＤＬＬ回路を用いることによって、入力されるクロックに同期するクロックを発生することができる。
【特許文献１】特開平８−３０７２５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記ＰＬＬ回路やＤＬＬ回路では、基準となる入力クロック（以下、主クロックと称する）に基づいて発生するクロック（以下、従クロックと称する）は、主クロックとの比較結果に応じて制御されるため、主クロックを停止すると、従クロックが正常に制御されなくなり、従クロックが供給されている回路の動作に不具合が生じる場合がある。  
そのため、主クロックが起動した後に従クロックが発生し、従クロックが停止した後に主クロックが停止するように、システム全体の設計に留意する必要がある。
【課題を解決するための手段】
【０００４】
前述した課題を解決する主たる本発明は、主クロックを出力する主クロック回路と、前記主クロックに基づいて、前記主クロックに同期する第１の従クロックを出力する第１の従クロック回路と、を備え、前記主クロック回路は、一端が第１の電位に接続された第１のコンデンサと、前記第１のコンデンサに、所定の電流値で充電させるための第１の電流または所定の電流値で放電させるための第２の電流を供給する第１の電流供給回路と、前記第１のコンデンサの両端電圧が、第１の基準電圧または前記第１の基準電圧より高い第２の基準電圧に達した場合に、前記第１の電流供給回路から前記第１のコンデンサに供給される前記第１の電流と前記第２の電流とを切り替えるための第１の制御信号を出力する第１の充放電制御回路と、前記第１の制御信号に応じて、前記主クロックを出力する第１の出力回路と、を有し、前記第１の従クロック回路は、一端に前記主クロックが入力される第２のコンデンサと、前記第２のコンデンサに、所定の電流値で充電させるための第３の電流または所定の電流値で放電させるための第４の電流を供給する第２の電流供給回路と、前記第２のコンデンサの両端電圧が、第３の基準電圧または前記第３の基準電圧より高い第４の基準電圧に達した場合に、前記第２の電流供給回路から前記第２のコンデンサに供給される前記第３の電流と前記第４の電流とを切り替えるための第２の制御信号を出力する第２の充放電制御回路と、前記第２の制御信号に応じて、前記第１の従クロックを出力する第２の出力回路と、を有することを特徴とするクロック発生回路である。
【０００５】
本発明の他の特徴については、添付図面及び本明細書の記載により明らかとなる。
【発明の効果】
【０００６】
本発明によれば、主クロックが停止した後も従クロックが安定して出力されるため、主クロックおよび従クロックを任意の順序で起動または停止することができる。
【発明を実施するための最良の形態】
【０００７】
本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。
【０００８】
＜第１実施形態＞
以下、図１を参照して、本発明の第１の実施形態におけるクロック発生回路の構成について説明する。なお、本実施形態以下の実施形態において、スイッチ回路は、制御信号がハイ・レベルの場合にオンとなり、制御信号がロー・レベルの場合にオフとなるものとする。
【０００９】
図１に示されているクロック発生回路は、主クロック回路５ａおよび（第１の）従クロック回路１ａを含んで構成されている。  
主クロック回路５ａは、本実施形態では、例えば、第１の電流供給回路および第１の充放電制御回路に相当する（第１の）充放電回路５０ａと、第１の出力回路に相当するバッファ回路５１とで構成されている。
【００１０】
充放電回路５０ａは、本実施形態では、例えばＲＳＦＦ（ＲＳ型フリップフロップ）５００、電流源５０１、５０３、スイッチ回路５０２、５０４、コンデンサ５０５、およびコンパレータ（比較器）５０６、５０７で構成されている。ＲＳＦＦ５００は、Ｓ入力（セット入力）およびＲ入力（リセット入力）に、それぞれコンパレータ５０６および５０７の出力信号が入力され、反転出力信号が（第１の）スイッチ回路５０２の制御信号となり、非反転出力信号が（第２の）スイッチ回路５０４の制御信号となるとともに、（第１の）制御信号Ｓ５として充放電回路５０ａから出力されている。また、電源電位ＶＤＤに接続された電流源５０１、スイッチ回路５０２、スイッチ回路５０４、およびグランド電位ＧＮＤに接続された電流源５０３は、当該順序で直列に接続されている。さらに、一端がグランド電位ＧＮＤ（第１の電位）に接続された（第１の）コンデンサ５０５は、他端がスイッチ回路５０２および５０４の接続点に接続され、当該接続点が、コンパレータ５０６の非反転入力およびコンパレータ５０７の反転入力に接続されている。そして、コンパレータ５０６の反転入力には（第２の）基準電圧ＶＨ５が印加され、コンパレータ５０７の非反転入力には基準電圧ＶＨ５より低い（第１の）基準電圧ＶＬ５が印加され、前述したように、各コンパレータの出力信号がＲＳＦＦ５００に入力されている。
【００１１】
バッファ回路５１には、充放電回路５０ａから制御信号Ｓ５が入力され、バッファ回路５１の出力信号は、主クロックＭＣとして主クロック回路５ａから出力されている。
【００１２】
従クロック回路１ａは、本実施形態では、例えば、第２の電流供給回路および第２の充放電制御回路に相当する（第２の）充放電回路１０ａと、第２の出力回路に相当するバッファ回路１１とで構成されている。
【００１３】
充放電回路１０ａは、本実施形態では、例えばＲＳＦＦ１００、電流源１０１、１０３、スイッチ回路１０２、１０４、コンデンサ１０５、およびコンパレータ１０６、１０７で構成されている。ＲＳＦＦ１００は、Ｓ入力およびＲ入力に、それぞれコンパレータ１０６および１０７の出力信号が入力され、反転出力信号が（第３の）スイッチ回路１０２の制御信号となり、非反転出力信号が（第４の）スイッチ回路１０４の制御信号となるとともに、（第２の）制御信号Ｓ１として充放電回路１０ａから出力されている。また、電源電位ＶＤＤに接続された電流源１０１、スイッチ回路１０２、スイッチ回路１０４、およびグランド電位ＧＮＤに接続された電流源１０３は、当該順序で直列に接続されている。さらに、一端に主クロックＭＣが入力される（第２の）コンデンサ１０５は、他端がスイッチ回路１０２および１０４の接続点に接続され、当該接続点が、コンパレータ１０６の非反転入力およびコンパレータ１０７の反転入力に接続されている。そして、コンパレータ１０６の反転入力には（第４の）基準電圧ＶＨ１が印加され、コンパレータ１０７の非反転入力には基準電圧ＶＨ１より低い（第３の）基準電圧ＶＬ１が印加され、前述したように、各コンパレータの出力信号がＲＳＦＦ１００に入力されている。
【００１４】
バッファ回路１１には、充放電回路１０ａから制御信号Ｓ１が入力され、バッファ回路１１の出力信号は、（第１の）従クロックＳＣ１として従クロック回路１ａから出力されている。
【００１５】
以上から明らかなように、主クロック回路５ａでは、コンデンサ５０５の一端がグランド電位ＧＮＤに接続されているのに対して、従クロック回路１ａでは、コンデンサ１０５の一端が主クロック回路５ａの出力に接続されている以外は、主クロック回路５ａおよび従クロック回路１ａの各構成要素は同様に接続されている。
【００１６】
次に、図１および図２を参照して、本実施形態におけるクロック発生回路の動作について説明する。  
まず、主クロック回路５ａが主クロックＭＣを出力し、従クロック回路１ａが従クロックＳＣ１を出力している通常の場合の動作について説明する。
【００１７】
主クロック回路５ａの充放電回路５０ａにおいて、ＲＳＦＦ５００の非反転出力信号、すなわち、制御信号Ｓ５がロー・レベルの場合、スイッチ回路５０２がオン、スイッチ回路５０４がオフとなり、コンデンサ５０５は、電流源５０１から流出する（第１の）電流Ｉｃ５によって充電される。前述したように、コンデンサ５０５の一端はグランド電位ＧＮＤに接続されているため、スイッチ回路５０２および５０４の接続点の電圧Ｖ５は、コンデンサ５０５の両端電圧に等しくなる。ここで、コンデンサ５０５の容量をＣ５とし、電圧Ｖ５を時間ｔで微分すると、
ｄＶ５／ｄｔ＝Ｉｃ５／Ｃ５
となるため、電流Ｉｃ５が一定である場合、電圧Ｖ５は一定の傾きで上昇する。
【００１８】
また、電圧Ｖ５が上昇して基準電圧ＶＨ５に達すると、コンパレータ５０６の出力信号がハイ・レベルとなり、制御信号Ｓ５がハイ・レベルとなるため、スイッチ回路５０２がオフ、スイッチ回路５０４がオンとなり、コンデンサ５０５は、電流源５０３に流入する（第２の）電流Ｉｄ５によって放電される。ここで、電圧Ｖ５を時間ｔで微分すると、
ｄＶ５／ｄｔ＝−Ｉｄ５／Ｃ５
となるため、電流Ｉｄ５が一定である場合、電圧Ｖ５は一定の傾きで下降する。
【００１９】
さらに、電圧Ｖ５が下降して基準電圧ＶＬ５に達すると、コンパレータ５０７の出力信号がハイ・レベルとなり、制御信号Ｓ５がロー・レベルとなるため、再びコンデンサ５０５の充電が開始される。
【００２０】
このようにして、充放電回路５０ａは、電圧Ｖ５が下降して基準電圧ＶＬ５に達した場合には、スイッチ回路５０２をオン、スイッチ回路５０４をオフし、電流源５０１から電流Ｉｃ５を供給することによって、コンデンサ５０５を一定の電流値で充電し、電圧Ｖ５が上昇して基準電圧ＶＨ５に達した場合には、スイッチ回路５０２をオフ、スイッチ回路５０４をオンし、電流源５０３から電流Ｉｄ５を供給することによって、コンデンサ５０５を一定の電流値で放電する。
【００２１】
以上の動作を繰り返すことによって、電圧Ｖ５は、例えば図２（ａ）に示すように、基準電圧ＶＬ５およびＶＨ５に達する度に上昇と下降とが切り替わる三角波となる。また、制御信号Ｓ５は、例えば図２（ｂ）に示すように、電圧Ｖ５が基準電圧ＶＬ５およびＶＨ５に達する度にレベルが切り替わる２値信号となり、バッファ回路５１によってバッファリングされ、主クロックＭＣとして出力される。
【００２２】
なお、主クロックＭＣの周波数は、電圧Ｖ５の傾きと基準電圧ＶＬ５およびＶＨ５によって決定され、主クロックＭＣのデューティ比（デューティサイクル）は、電流Ｉｃ５およびＩｄ５の比によって決定される。例えば、図２は、電流Ｉｃ５およびＩｄ５が等しい場合を示しており、主クロックＭＣのデューティ比は５０％となっており、図３は、電流Ｉｃ５が電流Ｉｄ５より大きい場合を示しており、主クロックＭＣのデューティ比は５０％より大きくなっている。
【００２３】
また、コンデンサ５０５の一端がグランド電位ＧＮＤ以外の固定電位に接続されていても、主クロック回路５ａは、上記と同様に主クロックＭＣを出力する。例えば、コンデンサ５０５の一端が電源電位ＶＤＤに接続されている場合であっても、電圧Ｖ５は、制御信号Ｓ５がロー・レベルとなると電源電位ＶＤＤに近づくように上昇し、制御信号Ｓ５がハイ・レベルとなるとグランド電位ＧＮＤに近づくように下降するため、図２および図３に示したような、電圧Ｖ５、制御信号Ｓ５、および主クロックＭＣが生成される。
【００２４】
従クロック回路１ａの充放電回路１０ａにおいて、ＲＳＦＦ１００の非反転出力信号、すなわち、制御信号Ｓ１がロー・レベルの場合、スイッチ回路１０２がオン、スイッチ回路１０４がオフとなり、コンデンサ１０５は、電流源１０１から流出する（第３の）電流Ｉｃ１によって充電される。前述したように、コンデンサ１０５の一端には主クロックＭＣが入力されるため、スイッチ回路１０２および１０４の接続点の電圧Ｖ１は、主クロックＭＣのレベルとコンデンサ１０５の両端電圧との和となる。ここで、コンデンサ１０５の容量をＣ１とし、電圧Ｖ１を時間ｔで微分すると、
ｄＶ１／ｄｔ＝Ｉｃ１／Ｃ１
となるため、電流Ｉｃ１が一定である場合、電圧Ｖ１は一定の傾きで上昇する。
【００２５】
また、主クロックＭＣがロー・レベル（グランド電位ＧＮＤ）からハイ・レベル（電源電位ＶＤＤ）へと切り替わると、電圧Ｖ１が当該レベルの変動分（電源電圧ＶＤＤ）だけ上昇して基準電圧ＶＨ１に達し、コンパレータ１０６の出力信号がハイ・レベルとなり、制御信号Ｓ１がハイ・レベルとなるため、スイッチ回路１０２がオフ、スイッチ回路１０４がオンとなり、コンデンサ１０５は、電流源１０３に流入する（第４の）電流Ｉｄ１によって放電される。ここで、電圧Ｖ１を時間ｔで微分すると、
ｄＶ１／ｄｔ＝−Ｉｄ１／Ｃ１
となるため、電流Ｉｄ１が一定である場合、電圧Ｖ１は一定の傾きで下降する。
【００２６】
さらに、主クロックＭＣがハイ・レベルからロー・レベルへと切り替わると、電圧Ｖ１が当該レベルの変動分だけ下降して基準電圧ＶＬ１に達し、コンパレータ１０７の出力信号がハイ・レベルとなり、制御信号Ｓ１がロー・レベルとなるため、再びコンデンサ１０５の充電が開始される。
【００２７】
このようにして、充放電回路１０ａは、主クロックＭＣがハイ・レベルとなり、電圧Ｖ１が基準電圧ＶＬ１に達した場合には、スイッチ回路１０２をオン、スイッチ回路１０４をオフし、電流源１０１から電流Ｉｃ１を供給することによって、コンデンサ１０５を一定の電流値で充電し、主クロックＭＣがロー・レベルとなり、電圧Ｖ１が基準電圧ＶＨ１に達した場合には、スイッチ回路１０２をオフ、スイッチ回路１０４をオンし、電流源１０３から電流Ｉｄ１を供給することによって、コンデンサ１０５を一定の電流値で放電する。
【００２８】
以上の動作を繰り返すことによって、電圧Ｖ１は、例えば図２（ｃ）に示すように、主クロックＭＣがハイ・レベルとなると、一旦上昇した後に一定の傾きで下降し、主クロックＭＣがロー・レベルとなると、一旦下降した後に一定の傾きで上昇する。また、制御信号Ｓ１は、例えば図２（ｄ）に示すように、主クロックＭＣのレベルが切り替わる度に同様にレベルが切り替わる２値信号となり、バッファ回路１１によってバッファリングされ、主クロックＭＣに同期する従クロックＳＣ１として出力される。
【００２９】
なお、電流Ｉｃ１によってコンデンサ１０５が充電されている間に電圧Ｖ１が基準電圧ＶＨ１に達することはなく、電流Ｉｄ１によってコンデンサ１０５が放電されている間に電圧Ｖ１が基準電圧ＶＬ１に達することはないものとする。当該条件は特殊な動作条件ではなく、典型例として、主クロック回路５ａおよび従クロック回路１ａが同じ回路定数を有する場合、すなわち、Ｃ５＝Ｃ１、Ｉｃ５＝Ｉｃ１、Ｉｄ５＝Ｉｄ１、ＶＬ５＝ＶＬ１、およびＶＨ５＝ＶＨ１である場合、
ＧＮＤ＜ＶＬ５（＝ＶＬ１）＜ＶＨ５（＝ＶＨ１）＜ＶＤＤ
のような、通常設定されるべき関係が成立していれば十分である。
【００３０】
また、前述したように、主クロック回路５ａおよび従クロック回路１ａは、コンデンサ５０５および１０５の一端の接続先を除いて、同様に接続されているため、回路定数を等しくした場合には、コンデンサ１０５の一端をグランド電位ＧＮＤに接続し、コンデンサ５０５の一端をバッファ回路１１の出力に接続することによって、主クロック回路および従クロック回路としての機能を入れ替えることもできる。
【００３１】
次に、主クロック回路５ａが主クロックＭＣを出力しない場合の動作について説明する。
【００３２】
主クロック回路５ａ自体の機能によって、または他の回路や装置からの制御によって、主クロック回路５ａが動作を停止すると、主クロックＭＣが出力されなくなり、主クロック回路５ａの出力は、例えばロー・レベル（グランド電位ＧＮＤ）に固定される。この場合、従クロック回路１ａのコンデンサ１０５の一端がグランド電位ＧＮＤに固定されているのと等価であり、従クロック回路１ａは、同期すべき主クロックＭＣが消失しているものの、前述した主クロック回路５ａの動作と同様の動作によって、（従）クロックＳＣ１を出力することができる。また、前述したように、主クロック回路５ａおよび従クロック回路１ａの回路定数を等しくした場合には、（従）クロックＳＣ１の周波数およびデューティ比を、消失前の主クロックＭＣと等しくすることができる。
【００３３】
なお、前述した主クロック回路５ａの場合と同様に、主クロック回路５ａが動作を停止した後にコンデンサ１０５の一端がグランド電位ＧＮＤ以外に固定されていても、従クロック回路１ａは、上記と同様に（従）クロックＳＣ１を出力する。
【００３４】
また、主クロック回路５ａは、従クロック回路１ａの動作の影響を受けず、従クロック回路１ａが従クロックＳＣ１を出力しない場合であっても、依然として主クロックＭＣを出力し続ける。
【００３５】
このようにして、主クロック回路５ａが動作を停止した後も、従クロック回路１ａが自ら（従）クロックＳＣ１を発生して出力するため、主クロック回路５ａおよび従クロック回路１ａは、任意の順序で起動または停止することができる。
【００３６】
＜第２実施形態＞
以下、図４を参照して、本発明の第２の実施形態におけるクロック発生回路の構成について説明する。なお、本実施形態以下の実施形態において、クロック停止信号は、ロー・レベルの場合にクロック回路の動作を停止するものとする。
【００３７】
図４に示されているクロック発生回路は、主クロック回路５ｂおよび（第１の）従クロック回路１ｂを含んで構成されている。  
主クロック回路５ｂは、本実施形態では、例えば、充放電回路５０ａと、第１の出力回路に相当するＡＮＤ回路（論理積回路）５２とで構成されている。ＡＮＤ回路５２の一方の入力には主クロック回路５ｂの動作を停止するための主クロック停止信号ＳＤ５が、他方の入力には充放電回路５０ａから制御信号Ｓ５が、それぞれ入力され、ＡＮＤ回路５２の出力信号は、主クロックＭＣとして主クロック回路５ｂから出力されている。
【００３８】
従クロック回路１ｂは、本実施形態では、例えば、充放電回路１０ａと、第２の出力回路に相当するＡＮＤ回路１２とで構成されている。ＡＮＤ回路１２の一方の入力には従クロック回路１ｂの動作を停止するための（第１の）従クロック停止信号ＳＤ１が、他方の入力には充放電回路１０ａから制御信号Ｓ１が、それぞれ入力され、ＡＮＤ回路１２の出力信号は、従クロックＳＣ１として従クロック回路１ｂから出力されている。
【００３９】
前述したように、第１実施形態では、主クロック回路５ａが動作を停止した後に出力がいずれの電位に固定されていても、従クロック回路１ａは、同様に（従）クロックＳＣ１を出力する。しかしながら、当該固定される電位を予め定義しておきたい場合には、制御信号Ｓ５を変換したうえで主クロックＭＣとする必要がある。本実施形態では、主クロック停止信号ＳＤ５が一方の入力に入力されたＡＮＤ回路５２を用いることによって、主クロック停止信号ＳＤ５がロー・レベルとなった場合に、主クロック回路５ｂの出力をロー・レベルに固定することができる。
【００４０】
また、本実施形態では、第１実施形態の場合と同様に、従クロック回路１ｂについても主クロック回路５ｂと略同様の構成となっているため、各コンデンサの接続先を入れ替え、主クロック回路および従クロック回路としての機能を入れ替えることもできる構成となっている。
【００４１】
このようにして、第１および第２の出力回路をそれぞれＡＮＤ回路５２および１２とすることによって、主クロック回路５ｂおよび／または従クロック回路１ｂが動作を停止する場合には、それぞれの出力がロー・レベルに固定される。また、第１実施形態の場合と同様に、主クロック回路５ｂが動作を停止した後も、従クロック回路１ｂが自ら（従）クロックＳＣ１を発生して出力するため、主クロック回路５ｂおよび従クロック回路１ｂは、任意の順序で起動または停止することができる。
【００４２】
＜第３実施形態＞
以下、図５を参照して、本発明の第３の実施形態におけるクロック発生回路の構成について説明する。
【００４３】
図５に示されているクロック発生回路は、主クロック回路５ｂ、および（第１ないし第４の）従クロック回路１ｂないし４ｂを含んで構成されている。
【００４４】
本実施形態における従クロック回路２ｂないし４ｂは、従クロック回路１ｂと同様の構成となっており、それぞれ、（第３ないし第５の）充放電回路２０ａないし４０ａに主クロックＭＣが並列に入力され、第３ないし第５の出力回路に相当するＡＮＤ回路２２ないし４２から（第２ないし第４の）従クロックＳＣ２ないしＳＣ４を出力している。また、ＡＮＤ回路２２ないし４２の一方の入力には、それぞれ、従クロック回路２ｂないし４ｂの動作を停止するための（第２ないし第４の）従クロック停止信号ＳＤ２ないしＳＤ４が入力されている。
【００４５】
上記のような並列接続の構成とすることによって、主クロック停止信号ＳＤ５、および従クロック停止信号ＳＤ１ないしＳＤ４がいずれもハイ・レベルの場合には、従クロック回路１ｂないし４ｂは、主クロックＭＣに同期する従クロックＳＣ１ないしＳＣ４をそれぞれ出力する。
【００４６】
また、主クロック回路５ｂが動作を停止した場合、すなわち、主クロック停止信号ＳＤ５がロー・レベルとなった場合には、主クロック回路５ｂの出力がロー・レベルに固定されるため、従クロック回路１ｂないし４ｂは、それぞれ、自ら（従）クロックＳＣ１ないしＳＣ４を発生して出力するようになる。
【００４７】
さらに、従クロック回路１ｂないし４ｂのうちの何れかが動作を停止した場合には、それ以外の従クロック回路および主クロック回路５ｂは影響を受けない。例えば、従クロック回路１ｂおよび２ｂが動作を停止した場合、主クロック回路５ｂは、依然として主クロックＭＣを出力し続け、従クロック回路３ｂおよび４ｂは、依然として主クロックＭＣに同期する従クロックＳＣ３およびＳＣ４を出力し続ける。
【００４８】
このようにして、主クロック回路５ｂに、同様の構成となっている従クロック回路１ｂないし４ｂを並列に接続することによって、主クロック回路５ｂ、および従クロック回路１ｂないし４ｂは、任意の順序で起動または停止することができる。
【００４９】
＜第４実施形態＞
以下、図６を参照して、本発明の第４の実施形態におけるクロック発生回路の構成について説明する。
【００５０】
図６に示されているクロック発生回路は、第３実施形態の場合と同様に、主クロック回路５ｂ、および従クロック回路１ｂないし４ｂを含んで構成されている。また、主クロック回路５ｂ、および従クロック回路１ｂないし４ｂは、それぞれの出力信号が次段のクロック回路に入力されるように、当該順序で直列に接続されている。
【００５１】
上記のような直列接続の構成とすることによって、主クロック停止信号ＳＤ５、および従クロック停止信号ＳＤ１ないしＳＤ４がいずれもハイ・レベルの場合には、従クロック回路１ｂないし４ｂは、主クロックＭＣに同期する従クロックＳＣ１、従クロックＳＣ１に同期する従クロックＳＣ２、従クロックＳＣ２に同期する従クロックＳＣ３、および従クロックＳＣ３に同期する従クロックＳＣ４を、それぞれ出力する。この場合、従クロックＳＣ１ないしＳＣ４は、主クロックＭＣに同期している。
【００５２】
また、主クロック回路５ｂ、および従クロック回路１ｂないし４ｂのうちの何れかが動作を停止した場合には、当該クロック回路の次段のクロック回路は、自ら（従）クロックを発生して出力するようになり、それ以外のクロック回路は、入力されるクロックに同期する従クロックを出力する。例えば、従クロック回路２ｂが動作を停止した場合、主クロック回路５ｂは、依然として主クロックＭＣを出力し続け、従クロック回路１ｂは、依然として主クロックＭＣに同期する従クロックＳＣ１を出力し続け、従クロック回路３ｂは、自ら（従）クロックＳＣ３を発生して出力するようになり、従クロック回路４ｂは、（従）クロックＳＣ３に同期する従クロックＳＣ４を出力する。この場合、従クロックＳＣ３およびＳＣ４は、主クロックＭＣに同期していない。なお、従クロック回路４ｂが動作を停止した場合には、主クロック回路５ｂ、および従クロック回路１ｂないし３ｂは影響を受けない。
【００５３】
このようにして、主クロック回路５ｂに、同様の構成となっている従クロック回路１ｂないし４ｂを直列に接続することによって、主クロック回路５ｂ、および従クロック回路１ｂないし４ｂは、任意の順序で起動または停止することができる。
【００５４】
前述したように、図１に示したクロック発生回路において、主クロック回路５ａおよび従クロック回路１ａは、それぞれ、電流（Ｉｃ５、Ｉｃ１）を供給してコンデンサ（５０５、１０５）を一定の電流値で充電する動作と、電流（Ｉｄ５、Ｉｄ１）を供給してコンデンサを一定の電流値で放電する動作とを、コンデンサの両端電圧（Ｖ５、Ｖ１）が２つの基準電圧（ＶＬ５およびＶＨ５、ＶＬ１およびＶＨ１）に達した場合に切り替え、当該切り替えるための制御信号（Ｓ５、Ｓ１）に応じて、主クロックＭＣおよび従クロックＳＣ１を出力する構成とすることによって、任意の順序で起動または停止することができる。
【００５５】
また、制御信号Ｓ５およびＳ１を、それぞれ、コンデンサの両端電圧が低い方の基準電圧（ＶＬ５、ＶＬ１）に達した場合には、電流（Ｉｃ５、Ｉｃ１）をコンデンサに供給するためのスイッチ回路（５０２、１０２）をオンし、高い方の基準電圧（ＶＨ５、ＶＨ１）に達した場合には、電流（Ｉｄ５、Ｉｄ１）をコンデンサに供給するためのスイッチ回路（５０４、１０４）をオンするように、相補的に制御する２値信号とすることによって、周波数およびデューティ比が、２つの電流（Ｉｃ５およびＩｄ５、Ｉｃ１およびＩｄ１）、コンデンサの容量（Ｃ５、Ｃ１）、および２つの基準電圧によって決定される、主クロックＭＣおよび従クロックＳＣ１を出力することができる。
【００５６】
また、制御信号Ｓ５およびＳ１を分周して、それぞれ主クロックＭＣおよび従クロックＳＣ１として出力することによって、制御信号Ｓ５と異なる周波数を有する主クロックＭＣ、および制御信号Ｓ１と異なる周波数を有する従クロックＳＣ１を、それぞれ出力することができる。
【００５７】
また、図４に示したように、制御信号Ｓ５およびＳ１を、それぞれ、クロック停止信号（ＳＤ５、ＳＤ１）が一方の入力に入力されたＡＮＤ回路（５２、１２）を介して出力することによって、主クロック回路５ｂおよび／または従クロック回路１ｂが動作を停止する場合には、それぞれの出力をロー・レベルに固定することができる。
【００５８】
また、図５に示したように、主クロック回路５ｂに従クロック回路１ｂないし４ｂを並列に接続することによって、主クロック回路５ｂ、および従クロック回路１ｂないし４ｂを任意の順序で起動または停止することができる。
【００５９】
また、図６に示したように、主クロック回路５ｂに従クロック回路１ｂないし４ｂを直列に接続することによって、主クロック回路５ｂ、および従クロック回路１ｂないし４ｂを任意の順序で起動または停止することができる。
【００６０】
なお、上記実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得るとともに、本発明にはその等価物も含まれる。
【００６１】
上記実施形態では、各充放電回路は、一例として図１の充放電回路５０ａおよび１０ａに示したような構成となっているが、これに限定されるものではない。例えば図７の充放電回路５０ｂに示すように、充放電回路５０ａのＲＳＦＦ５００、およびコンパレータ５０６、５０７の代わりに、コンパレータ５０８およびインバータ（反転回路）５０９を含む構成としてもよい。コンパレータ５０８は、ヒステリシスコンパレータであり、反転入力に印加される基準電圧ＶＭ５を基準電圧ＶＬ５およびＶＨ５の中間電圧とし、ヒステリシス幅を基準電圧ＶＬ５およびＶＨ５の差電圧とした場合、充放電回路５０ｂは、充放電回路５０ａと等価であり、同様に動作する。
【００６２】
上記第１実施形態では、第１および第２の出力回路として、それぞれ、制御信号Ｓ５をバッファリングして同相の主クロックＭＣを出力するバッファ回路５１、および、制御信号Ｓ１をバッファリングして同相の従クロックＳＣ１を出力するバッファ回路１１が用いられているが、これに限定されるものではない。各出力回路は、制御信号Ｓ５およびＳ１を、それぞれ主クロックＭＣおよび従クロックＳＣ１として直接出力するものであってもよく、また、制御信号Ｓ５と逆相の主クロックＭＣ、および制御信号Ｓ１と逆相の従クロックＳＣ１を、それぞれ出力する反転バッファ回路としてもよい。
【００６３】
また、上記第２ないし第４実施形態では、各ＡＮＤ回路は、入力されるクロック停止信号の極性、入力される制御信号に対する出力すべきクロックの極性、および各クロック回路が動作を停止する場合に固定すべき出力レベルに応じて、ＯＲ回路（論理和回路）、ＮＡＮＤ回路（否定論理積回路）、ＮＯＲ回路（否定論理和回路）などに適宜変更され得る。
【００６４】
さらに、例えば図８の主クロック回路５ｃおよび（第１の）従クロック回路１ｃに示すように、それぞれ第１および第２の出力回路に相当する分周回路５３および１３を含む構成とすることによって、制御信号Ｓ５と異なる周波数を有する主クロックＭＣ、および制御信号Ｓ１と異なる周波数を有する従クロックＳＣ１が、それぞれ出力されるようにすることもできる。
【００６５】
上記第３および第４実施形態では、主クロック回路５ｂに、４つの従クロック回路１ｂないし４ｂが、それぞれ並列または直列に接続されているが、これに限定されるものではない。本発明のクロック発生回路において、主クロック回路に接続される従クロック回路の個数は限定されず、また、複数の主クロック回路を含んでいてもよい。
【００６６】
上記実施形態の主クロック回路および従クロック回路は、集積回路として構成することも可能である。この場合、各充放電回路のコンデンサを外部接続し、主クロックの周波数、および主クロックに同期する従クロックの周波数を適宜設定することができる構成としてもよい。
【図面の簡単な説明】
【００６７】
【図１】本発明の第１実施形態におけるクロック発生回路の構成を示す回路ブロック図である。
【図２】本発明の第１実施形態におけるクロック発生回路の動作を説明する図である。
【図３】主クロック回路５ａの他の動作を説明する図である。
【図４】本発明の第２実施形態におけるクロック発生回路の構成を示すブロック図である。
【図５】本発明の第３実施形態におけるクロック発生回路の構成を示すブロック図である。
【図６】本発明の第４実施形態におけるクロック発生回路の構成を示すブロック図である。
【図７】本発明のクロック発生回路に用いられる充放電回路の他の構成例を示す回路ブロック図である。
【図８】本発明のクロック発生回路の他の構成例を示すブロック図である。
【符号の説明】
【００６８】
１ａ、１ｂ、１ｃ、２ｂ、３ｂ、４ｂ  従クロック回路
５ａ、５ｂ、５ｃ  主クロック回路
１０ａ、２０ａ、３０ａ、４０ａ、５０ａ、５０ｂ  充放電回路
１１、５１  バッファ回路
１２、２２、３２、４２、５２  ＡＮＤ回路（論理積回路）
１３、５３  分周回路
１００、５００  ＲＳＦＦ（ＲＳ型フリップフロップ）
１０１、５０１  電流源
１０２、５０２  スイッチ回路
１０３、５０３  電流源
１０４、５０４  スイッチ回路
１０５、５０５  コンデンサ
１０６、５０６  コンパレータ（比較器）
１０７、５０７  コンパレータ（比較器）
５０８  コンパレータ（比較器）
５０９  インバータ（反転回路）
【図１】
2010171727.tif 000003
【図２】
2010171727.tif 000004
【図３】
2010171727.tif 000005
【図４】
2010171727.tif 000006
【図５】
2010171727.tif 000007
【図６】
2010171727.tif 000008
【図７】
2010171727.tif 000009
【図８】
2010171727.tif 000010