(57)【要約】【課題】電圧検出と電流検出のための回路規模を低減すること。【解決手段】電池に内蔵される充放電制御装置は、電池セルの電圧検出と電流検出に同一の検出回路を共用する。同一の検出回路に、ΔΣ変調器２２を利用するＡ／Ｄ変換器２が使用される。電流検出は、電流検出抵抗Ｒの電圧降下を利用する。電流検出抵抗Ｒの電圧降下は、電池セルの電圧より低い。ΔΣ変調器２２の電流検出の際の電流サンプリングキャパシタＣ０、Ｃ１の値は、ΔΣ変調器２２の電圧検出の際の電圧サンプリングキャパシタＣ１の値より大きい。電圧検出は複数の電池セルＣ１〜Ｃ４の電圧を検出して、Ａ／Ｄ変換での電流検出のディジタル信号のビット数は電圧検出のディジタル信号のビット数よりも大きく、電流検出のサンプリング周波数は電圧検出のサンプリング周波数よりも低く、電流検出期間は電圧検出期間よりも長い。【選択図】図１
2010213445.tif 000002
【特許請求の範囲】
【請求項１】
電池に内蔵される充放電制御装置であって、
前記電池に内蔵される電池セルの電圧検出と電流検出とに同一の検出回路を共用するものであり、
前記同一の検出回路に、ΔΣ変調器を利用するＡ／Ｄ変換器を使用することを特徴とする充放電制御装置。
【請求項２】
前記電流検出は、前記電池セルの電流経路に直列接続された電流検出抵抗の両端間の電圧降下を利用するものであり、
前記電流検出抵抗の前記両端間の前記電圧降下の電圧は、前記電圧検出によって検出される前記電池セルの電圧よりも低いものであり、
前記Ａ／Ｄ変換器の前記ΔΣ変調器が前記電流検出に際して前記電流検出抵抗の前記両端間の前記電圧降下の前記電圧をサンプリングする際の電流サンプリングキャパシタの値は、前記Ａ／Ｄ変換器の前記ΔΣ変調器が前記電圧検出に際して前記電池セルの前記電圧をサンプリングする際の電圧サンプリングキャパシタの値よりも大きくされることを特徴とする請求項１に記載の充放電制御装置。
【請求項３】
前記電圧検出は、前記電池に内蔵される複数の電池セルの複数の電圧を検出するものであり、
前記ΔΣ変調器を利用する前記Ａ／Ｄ変換器による前記電流検出のディジタル変換出力信号のビット数は、前記ΔΣ変調器を利用する前記Ａ／Ｄ変換器による前記複数の電池セルの前記複数の電圧の前記電圧検出のディジタル変換出力信号のビット数よりも大きく設定されたものであり、
前記ΔΣ変調器の前記電流検出でのサンプリング周波数は、前記ΔΣ変調器の前記複数の電池セルの前記複数の電圧の前記電圧検出でのサンプリング周波数よりも低く設定されることが可能とされており、
前記ΔΣ変調器の前記電流検出のサンプリングによる電流検出期間は、前記ΔΣ変調器の前記複数の電池セルの前記複数の電圧の前記電圧検出のサンプリングによる電圧検出期間よりも長く設定されることが可能とされていることを特徴とする請求項２に記載の充放電制御装置。
【請求項４】
前記電池セルの電流経路に直列接続された少なくとも２個のトランジスタを更に含み、
前記ΔΣ変調器を利用する前記Ａ／Ｄ変換器による前記電池セルの前記電圧検出と前記電流検出とのいずれかの検出結果に応答して前記２個のトランジスタのいずれか一方のトランジスタがオフに制御されることを特徴とする請求項３に記載の充放電制御装置。
【請求項５】
前記２個のトランジスタのそれぞれはＰチャンネルＭＯＳトランジスタであることを特徴とする請求項４に記載の充放電制御装置。
【請求項６】
前記電池セルはリチウム・イオン電池であることを特徴とする請求項５に記載の充放電制御装置。
【請求項７】
電池に内蔵される充放電制御装置に使用される半導体集積回路であって、
前記電池に内蔵される電池セルの電圧検出と電流検出とに同一の検出回路を共用するものであり、
前記同一の検出回路に、ΔΣ変調器を利用するＡ／Ｄ変換器を使用することを特徴とする半導体集積回路。
【請求項８】
前記電流検出は、前記電池セルの電流経路に直列接続された電流検出抵抗の両端間の電圧降下を利用するものであり、
前記電流検出抵抗の前記両端間の前記電圧降下の電圧は、前記電圧検出によって検出される前記電池セルの電圧よりも低いものであり、
前記Ａ／Ｄ変換器の前記ΔΣ変調器が前記電流検出に際して前記電流検出抵抗の前記両端間の前記電圧降下の前記電圧をサンプリングする際の電流サンプリングキャパシタの値は、前記Ａ／Ｄ変換器の前記ΔΣ変調器が前記電圧検出に際して前記電池セルの前記電圧をサンプリングする際の電圧サンプリングキャパシタの値よりも大きくされることを特徴とする請求項７に記載の半導体集積回路。
【請求項９】
前記電圧検出は、前記電池に内蔵される複数の電池セルの複数の電圧を検出するものであり、
前記ΔΣ変調器を利用する前記Ａ／Ｄ変換器による前記電流検出のディジタル変換出力信号のビット数は、前記ΔΣ変調器を利用する前記Ａ／Ｄ変換器による前記複数の電池セルの前記複数の電圧の前記電圧検出のディジタル変換出力信号のビット数よりも大きく設定されたものであり、
前記ΔΣ変調器の前記電流検出でのサンプリング周波数は、前記ΔΣ変調器の前記複数の電池セルの前記複数の電圧の前記電圧検出でのサンプリング周波数よりも低く設定されることが可能とされており、
前記ΔΣ変調器の前記電流検出のサンプリングによる電流検出期間は、前記ΔΣ変調器の前記複数の電池セルの前記複数の電圧の前記電圧検出のサンプリングによる電圧検出期間よりも長く設定されることが可能とされていることを特徴とする請求項８に記載の半導体集積回路。
【請求項１０】
前記電池セルの電流経路に直列接続された少なくとも２個のトランジスタを更に含み、
前記ΔΣ変調器を利用する前記Ａ／Ｄ変換器による前記電池セルの前記電圧検出と前記電流検出とのいずれかの検出結果に応答して前記２個のトランジスタのいずれか一方のトランジスタがオフに制御されることを特徴とする請求項９に記載の半導体集積回路。
【請求項１１】
前記２個のトランジスタのそれぞれはＰチャンネルＭＯＳトランジスタであることを特徴とする請求項１０に記載の半導体集積回路。
【請求項１２】
前記電池セルはリチウム・イオン電池であることを特徴とする請求項１１に記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リチウム・イオン２次電池等の電池に内蔵される充放電制御装置およびそれに使用される半導体集積回路に関し、特に電圧検出および電流検出のための回路規模を低減するのに有効な技術に関するものである。
【背景技術】
【０００２】
リチウム・イオン２次電池は、体積当たりのエネルギー密度が高く、例えば、ノート型パーソナルコンピュータ、デジタルカメラ、デジタルビデオ、携帯電話等の様々な携帯電子機器の小型軽量化と長時間動作の両立を実現するキーとなっている。エネルギー密度は年々増加しており、火災等の大事故も発生することもある。
【０００３】
リチウム・イオン２次電池は過充電や過放電によって電池寿命が短くなり、電極での金属リチウムの析出成長によって電池内部で短絡が発生して発火することもある。従って、リチウム・イオン２次電池を内部に内蔵した電池パックでは、過充電や過放電を防止する保護回路が必要とされる。
【０００４】
下記非特許文献１には、リチウム電池のセルの電圧および電流をモニターするリチャージャブルリチウム電池安全ＩＣが記載されている。その保護回路は、プログラマブル回路アーキテクチャーによって、４個の直列接続セルの各セル電池を±１％のセル電圧制限精度で保護することが可能である。電池セルを過放電と過充電から保護するために、１個のセルが下限電圧または上限電圧に到達するかまたは電流制限状態が検出されると、電流を遮断するようにセルの電流経路に２個のＦＥＴが直列に接続される。４個の直列接続セルの各セルの電圧は、マルチプレクサーとバンドギャップコンパレータとを使用して測定される。尚、マルチプレクサーは、各セルの電圧をコンパレータのレベルにレベルシフトするものである。４個の直列接続セルには電流検出抵抗が直列に接続され、電流検出抵抗の両端間の電圧降下の検出により電流制限が実行される。過電流状態が検出されると、ＩＣのロジックは適切なＦＥＴをオフにして電流を遮断するものである。
【０００５】
下記非特許文献２には、過充電保護、過放電保護、短絡回路電流制限等の機能を持つデュアルセル・リチウムイオン電池制御ＩＣが記載されている。２個のセル電池の中間タップの電圧はＡ／Ｄ変換器の入力端子に供給され、Ａ／Ｄ変換器の出力信号は制御ロジックに供給される。２個のセル電池の電流経路には、電流センス抵抗を介して２個のＦＥＴが直列に接続され、電流センス抵抗の両端間の電圧降下はコンパレータに供給され、コンパレータの出力信号は制御ロジックに供給され、２個のＦＥＴは制御ロジックによって制御される。
【０００６】
下記特許文献１には、複数チャンネルのアナログ入力信号を処理可能なＡ／Ｄ変換器が記載されている。Ａ／Ｄ変換器は、積分器、比較器、フィードバック系を含むΔΣ変調器から構成されている。Ａ／Ｄ変換器の入力と出力に切換器と分離器とがそれぞれ接続され、切換器では２チャンネルのアナログ入力信号を順次に切り換えて時分割入力が実行されて、分離器は２つの時分割出力信号を２つのディジタルフィルタに供給するものである。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平７−２４９９８９号  公報
【非特許文献】
【０００８】
【非特許文献１】Ｔｒｏｙ  Ｓｔｏｃｋｓｔａｄ  ｅｔ  ａｌ，  “Ａ  Ｍｉｃｒｏｐｏｗｅｒ  Ｓａｆｅｔｙ  ＩＣ  ｆｏｒ  Ｒｅｃｈａｇｅｒｂｌｅ  Ｌｉｔｈｉｕｍ  Ｂａｔｔｅｒｉｅｓ”，  ＩＥＥＥ  １９９６  ＣＵＳＴＯＭ ＩＮＴＥＧＲＡＴＥＤ  ＣＩＲＣＵＩＴＳ  ＣＯＮＦＥＲＥＮＣＥ  ＰＰ．１２７〜１３０．
【非特許文献２】製品名Ｓｉ９７３０  データ・シート  “Ｓｉ９７３０  Ｖｉｓｈａｙ  Ｓｉｌｉｃｏｎｉｘ  Ｄｕａｌ−Ｃｅｌｌ  Ｌｉｔｈｉｕｍ  Ｉｏｎ  Ｂａｔｔｅｒｙ  Ｃｏｎｔｒｏｌ  ＩＣ”，  ｐｐ．１〜１３，Ｖｉｓｈａｙ  Ｓｉｌｉｃｏｎｉｘｈｔｔｐ：／／ｗｗｗ．ｄａｔａｓｈｅｅｔｃａｔａｌｏｇ．ｏｒｇ／ｄａｔａｓｈｅｅｔ／Ｖｉｓｈａｙ／７０６５８．ｐｄｆ[平成２１年２月１１日検索]
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明者等は、本発明に先立って携帯電子機器に使用される電池パックとしてのリチウム・イオン２次電池に内蔵される充放電制御ＩＣの開発に従事した。
【００１０】
本発明に先立った開発の過程で、本発明者等は上記非特許文献１および上記非特許文献２に記載の技術に関して、検討を行った。
【００１１】
上記非特許文献１に記載の技術では、セルの電圧の検出にコンパレータが使用され、セルの電流の検出にロジックが使用される。また上記非特許文献２に記載の技術では、セルの電圧の検出にＡ／Ｄ変換器が使用され、セルの電流の検出にコンパレータが使用される。このように上記非特許文献１および上記非特許文献２に記載の技術では、セル電圧の検出とセル電流の検出とに異なる回路が使用されているので、回路規模が大きいと言う問題が本発明者等の検討によって明らかとされた。
【００１２】
本発明は、以上のような本発明に先立った本発明者等の検討の結果、なされたものである。
【００１３】
従って、本発明の目的とするところは、２次電池に内蔵される充放電制御装置において、電圧検出と電流検出のための回路規模を低減することにある。
【００１４】
ところで、２次電池に内蔵される充放電制御装置において、回路規模の低減のためには、電圧検出と電流検出とに同一の検出回路を共用することが有効となる。この際に回路規模の小さな同一の検出回路としては、上記特許文献１に記載のように、アナログ入力信号の微分処理と積分処理を実行して１ビット等の小ビットのディジタル出力信号をΔΣ変調器の出力から生成して、ΔΣ変調器の出力の小ビットのディジタル出力信号をディジタルフィルタ等のデジメーション回路から生成するＡ／Ｄ変換器を使用することが好適である。
【００１５】
この方式のＡ／Ｄ変換器を携帯電子機器に使用される電池パックとしてのリチウム・イオン２次電池に内蔵される充放電制御装置の電圧検出と電流検出に使用すると、以下のような問題が発生することが、本発明者等の検討の結果、明らかとされた。
【００１６】
すなわち、携帯電子機器の電源電圧は略７．２〜２４ボルトが必要であるので、携帯電子機器に使用される電池パックは略１．８〜６ボルトの電圧のセルの４個直列接続によって構成されて、電池パックの電圧は略７．２〜２４ボルトとされる。従って、電池パックとしてのリチウム・イオン２次電池に内蔵される充放電制御装置の電圧検出は、各セルの電圧を検出する必要があるので、略１．８〜６ボルトの比較的高いレベルの電圧を検出することが必要となる。
【００１７】
一方、携帯電子機器は、最大で略２０アンペアの消費電流を電池パックとしてのリチウム・イオン２次電池から供給される。一方、充放電制御装置の電流検出は検出抵抗の両端間の大きな消費電流による電圧降下を検出するものであるので、電流検出の際の消費電力を低減するためには、電流検出抵抗は相当低い抵抗値に設定される。例えば、電流検出抵抗は５ｍΩに設定されて、２０アンペアの消費電流が流れると、電流検出抵抗の両端間の電圧降下は１００ミリボルトと相当低いレベルとなる。
【００１８】
一方、上記特許文献１に記載のΔΣ変調器を使用するＡ／Ｄ変換器では、積分器はモノリシック集積回路に形成容易なスイッチド・キャパシタによって一般的に構成される。スイッチド・キャパシタでは、サンプリングクロックによって制御されるスイッチ素子を介してアナログ入力信号がキャパシタにサンプリングされる。サンプリングの過程の反復によってキャパシタの電荷が累積加算され、累積加算によるキャパシタの端子電圧が量子化器としての比較器の基準電圧に到達すると、比較器の出力パルス信号がフィードバック系のＤ／Ａ変換器の入力端子に供給され、Ｄ／Ａ変換器の出力信号がアナログ入力にフィードバックされる。
【００１９】
従って、積分器をスイッチド・キャパシタにより構成したΔΣ変調器を具備するＡ／Ｄ変換器を使用すると、アナログ入力信号電圧としての高レベルのセルの電圧と電流検出抵抗の両端間の低レベルの電圧が供給される際には、高レベルのセル電圧が供給される場合には、積分器の出力振幅を超過して積算結果が失われ、A／D変換結果に誤差が生じると言う問題も、本発明者等の検討の結果、明らかとされた。
【００２０】
従って、本発明の他の目的とするところは、２次電池に内蔵される充放電制御装置の電圧検出と電流検出とにΔΣ変調器によるＡ／Ｄ変換器を使用する際、異なる２つの入力振幅に対応することにある。
【００２１】
冒頭で説明したようにリチウム・イオン２次電池は過充電や過放電によって電池寿命が短くなるので、過充電や過放電を防止する保護が必要である。従って、携帯電子機器が電池パックの動作電源電圧によって動作する場合に、直列接続された４個のセルのいずれかのセルの検出電圧により過放電状態を検出した際はセルの電流経路に直列接続されたＦＥＴをオフにして電流を遮断する必要がある。また、携帯電子機器が商用のＡＣ電源で動作して、電池パックがＡＣ電源の整流・平滑電圧によって充電されている場合に、直列接続された４個のセルのいずれかのセルの検出電圧によって過充電状態を検出した際はセルの電流経路に直列接続されたＦＥＴをオフにして電流を遮断する必要がある。
【００２２】
また、携帯電子機器が商用ＡＣ電源で動作している場合に、電池パックが充電されている場合に、電池パックのセルが短絡された際に電流検出抵抗の両端間の電圧による過電流状態を検出して、セルの電流経路に直列接続されたＦＥＴをオフにして電流を遮断する必要がある。更に携帯電子機器が電池パックの動作電源電圧によって動作する場合に、携帯電子機器の電源端子が接地端子に短絡された際には電流検出抵抗の両端間の電圧による過電流状態を検出して、セルの電流経路に直列接続されたＦＥＴをオフにして電流を遮断する必要がある。
【００２３】
従って、リチウム・イオン２次電池の電池パックの過充電や過放電の防止保護のためには、電池パックの４個のセルの過充電電圧検出および過放電電圧検出が必要となる。また、リチウム・イオン２次電池の電池パックの過電流保護のために、携帯電子機器から電池パックへの充電電流の過電流検出と、電池パックから携帯電子機器への放電電流の過電流検出とが必要となる。また充電電流の過電流検出と放電電流の過電流検出に際して、過電流を超過する電流によって携帯電子機器や電池パックの発火の危険もあるので、２次電池に内蔵される充放電制御装置の電流検出は電圧検出よりも高い精度が必要になり、電流検出と電圧検出の検出時間が著しく増大すると言う問題も、本発明者等の検討の結果、明らかとされた。
【００２４】
従って、本発明の更に他の目的とするところは、２次電池に内蔵される充放電制御装置において高精度の電流検出と低精度の電圧検出の検出時間の著しい増大を軽減することにある。
【００２５】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００２６】
本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。
【００２７】
すなわち、本発明の代表的な実施の形態は、電池(ＢＰ)に内蔵される充放電制御装置(ＢＣ)である。
【００２８】
前記電池(ＢＰ)に内蔵される電池セル(Ｃ１〜Ｃ４)の電圧検出と電流検出とに同一の検出回路を共用するものであり、
前記同一の検出回路に、ΔΣ変調器(２２)を利用するＡ／Ｄ変換器(２、図２参照)を使用することを特徴とする(図１参照)。
【発明の効果】
【００２９】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００３０】
すなわち、充放電制御装置において、電圧検出と電流検出のための回路規模を低減することができる。
【図面の簡単な説明】
【００３１】
【図１】図１は、リチウム・イオン２次電池等の電池に内蔵される本発明の実施の形態１による充放電制御装置の全体構成を示すブロック図である。
【図２】図２は、図１に示した本発明の実施の形態１による充放電制御装置において電圧検出と電流検出とに共用される同一の検出回路としてのΔΣ変調器を使用するＡ／Ｄ変換器２の構成を示すブロック図である。
【図３】図３は、図２に示したＡ／Ｄ変換器２を構成するΔΣ変調器２２の詳細な構成を示すブロック図である。
【図４】図４は、図３に示したΔΣ変調器２２の差分器２２１、累積加算器２２２、Ｄ／Ａ変換器２２４の動作を説明する図である。
【図５】図５は、図２に示した図１の充放電制御装置ＢＣに含まれたΔΣ変調器２２を使用するＡ／Ｄ変換器２の各部の波形を示す図である。
【図６】図６は、リチウム・イオン２次電池に内蔵される本発明の実施の形態２による具体的な充放電制御装置の全体構成を示すブロック図である。
【発明を実施するための形態】
【００３２】
１．実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
本発明の代表的な実施の形態は、電池(ＢＰ)に内蔵される充放電制御装置(ＢＣ)である。
【００３３】
前記電池(ＢＰ)に内蔵される電池セル(Ｃ１〜Ｃ４)の電圧検出と電流検出とに同一の検出回路を共用するものであり、
前記同一の検出回路に、ΔΣ変調器(２２)を利用するＡ／Ｄ変換器(２、図２参照)を使用することを特徴とする(図１参照)。
【００３４】
前記実施の形態によれば、充放電制御装置において、電圧検出と電流検出のための回路規模を低減することができる。
【００３５】
好適な実施の形態では、前記電流検出は、前記電池セル(Ｃ１〜Ｃ４)の電流経路に直列接続された電流検出抵抗(Ｒ)の両端間の電圧降下を利用するものである。
【００３６】
前記電流検出抵抗(Ｒ)の前記両端間の前記電圧降下の電圧は、前記電圧検出によって検出される前記電池セル(Ｃ１〜Ｃ４)の電圧よりも低いものである。
【００３７】
前記Ａ／Ｄ変換器(２)の前記ΔΣ変調器(２２)が前記電流検出に際して前記電流検出抵抗(Ｒ)の前記両端間の前記電圧降下の前記電圧をサンプリングする際の電流サンプリングキャパシタ(Ｃ０、Ｃ１)の値は、前記Ａ／Ｄ変換器(２)の前記ΔΣ変調器(２２)が前記電圧検出に際して前記電池セル(Ｃ１〜Ｃ４)の前記電圧をサンプリングする際の電圧サンプリングキャパシタ(Ｃ１)の値よりも大きくされることを特徴とする(図４(Ａ)、(Ｂ)参照)。
【００３８】
前記好適な実施の形態によれば、電池に内蔵される充放電制御装置の電圧検出と電流検出とにΔΣ変調器によるＡ／Ｄ変換器を使用する際、異なる２つの入力振幅に対応することができる。
【００３９】
他の好適な実施の形態では、前記電圧検出は、前記電池(ＢＰ)に内蔵される複数の電池セル(Ｃ１〜Ｃ４)の複数の電圧を検出するものである。
【００４０】
前記ΔΣ変調器(２２)を利用する前記Ａ／Ｄ変換器(２)による前記電流検出のディジタル変換出力信号(ＤＡ)のビット数は、前記ΔΣ変調器(２２)を利用する前記Ａ／Ｄ変換器(２)による前記複数の電池セル(Ｃ１〜Ｃ４)の前記複数の電圧の前記電圧検出のディジタル変換出力信号(ＤＢ)のビット数よりも大きく設定されたものである。
【００４１】
前記ΔΣ変調器(２２)の前記電流検出でのサンプリング周波数(ｆA(ＡＩin))は、前記ΔΣ変調器(２２)の前記複数の電池セル(Ｃ１〜Ｃ４)の前記複数の電圧の前記電圧検出でのサンプリング周波数(ｆB(ＶＩin))よりも低く設定されることが可能とされている。
【００４２】
前記ΔΣ変調器(２２)の前記電流検出のサンプリングによる電流検出期間(ＴA(ＡＩin))は、前記ΔΣ変調器(２２)の前記複数の電池セル(Ｃ１〜Ｃ４)の前記複数の電圧の前記電圧検出のサンプリングによる電圧検出期間(ＴB(ＶＩin))よりも長く設定されることが可能とされている(図５参照)。
【００４３】
前記他の好適な実施の形態によれば、電池に内蔵される充放電制御装置において高精度の電流検出と低精度の電圧検出の検出時間の著しい増大を軽減することができる。
【００４４】
より好適な実施の形態は、前記電池セル(Ｃ１〜Ｃ４)の電流経路に直列接続された少なくとも２個のトランジスタ(Ｑ１、Ｑ２)を更に含む。
【００４５】
前記ΔΣ変調器(２２)を利用する前記Ａ／Ｄ変換器(２)による前記電池セル(Ｃ１〜Ｃ４)の前記電圧検出と前記電流検出とのいずれかの検出結果に応答して前記２個のトランジスタ(Ｑ１、Ｑ２)のいずれか一方のトランジスタがオフに制御されることを特徴とする。
【００４６】
具体的な一つの実施の形態では、前記２個のトランジスタ(Ｑ１、Ｑ２)のそれぞれはＰチャンネルＭＯＳトランジスタであることを特徴とする。
【００４７】
より具体的な一つの実施の形態は、前記電池セル(Ｃ１〜Ｃ４)はリチウム・イオン電池であることを特徴とする。
【００４８】
〔２〕本発明の別の観点の代表的な実施の形態は、電池(ＢＰ)に内蔵される充放電制御装置(ＢＣ)に使用される半導体集積回路である。
【００４９】
前記電池(ＢＰ)に内蔵される電池セル(Ｃ１〜Ｃ４)の電圧検出と電流検出とに同一の検出回路を共用するものであり、
前記同一の検出回路に、ΔΣ変調器(２２)を利用するＡ／Ｄ変換器(２、図２参照)を使用することを特徴とする(図１参照)。
【００５０】
前記実施の形態によれば、充放電制御装置において、電圧検出と電流検出のための回路規模を低減することができる。
２．実施の形態の詳細
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
【００５１】
［実施の形態１］
《充放電制御装置の全体構成》
図１は、リチウム・イオン２次電池等の電池に内蔵される本発明の実施の形態１による充放電制御装置の全体構成を示すブロック図である。
【００５２】
図１に示した充放電制御装置ＢＣは、リチウム・イオン２次電池等の電池パックＢＰに内蔵されている。電池パックＢＰは、４個の直列接続の電池セルＣ１、Ｃ２、Ｃ３、Ｃ４からなる電池Ｂａｔを含んでいる。電池セルＣ１、Ｃ２、Ｃ３、Ｃ４のそれぞれの電圧は略１．８〜６ボルトであるので、電池Ｂａｔは略７．２〜２４ボルトの電源電圧を携帯電子機器１０に供給可能とされている。電池パックＢＰには携帯電子機器１０が接続され、このＰＣ１０は中央処理ユニット(ＣＰＵ)１１と充電ユニット(ＣＧＵ)１２とを含んでいる。充電ユニット(ＣＧＵ)１２には、ＡＣ電源線ＡＣ＿ＬＮとＡＣ電源プラグＡＣ＿ＰＧとを介して商用ＡＣ電源電圧が供給される。
【００５３】
図１に示す充放電制御装置ＢＣは、例えばモノリシック半導体集積回路によって構成され、中央処理ユニット(ＣＰＵ)１と、コントローラ(Ｃｎｔ)３と、電圧検出と電流検出とに共用の同一の検出回路としてのΔΣ変調器を使用するＡ／Ｄ変換器２とを含んでいる。また、図１に示した充放電制御装置ＢＣは、直列接続の２個のＰチャンネルＭＯＳトランジスタＱ１、Ｑ２とバックツーバック接続の直列接続の２個のダイオードＤ１、Ｄ２と電流検出抵抗Ｒとを含んでいる。ダイオードＤ１のアノードとカソードとは実際にはＰチャンネルＭＯＳトランジスタＱ１のＰ型ソース領域とＮ型ウェル領域の寄生ＰＮ接合によって形成され、ダイオードＤ２のアノードとカソードとは実際にはＰチャンネルＭＯＳトランジスタＱ２のＰ型ソース領域とＮ型ウェル領域の寄生ＰＮ接合によって形成されている。ＰＣ１０の充電ユニット(ＣＧＵ)１２から電池パックＢＰの電池Ｂａｔを充電する際には、寄生ダイオードＤ２とオン状態のＰチャンネルＭＯＳトランジスタＱ１とを介して充電電流ＩCが流れる。逆に、電池パックＢＰの電池Ｂａｔから中央処理ユニット(ＣＰＵ)１１に放電による動作電源電圧が供給される際には、寄生ダイオードＤ１とオン状態のＰチャンネルＭＯＳトランジスタＱ２とを介して放電電流ＩDが流れる。
【００５４】
また図１に示すように、電池パックＢＰの端子Ｔ１はＰＣ１０の充電ユニット(ＣＧＵ)１２に接続され、電池パックＢＰの端子Ｔ２はＰＣ１０の中央処理ユニット(ＣＰＵ)１１に接続され、電池パックＢＰの中央処理ユニット(ＣＰＵ)１は端子Ｔ３を介してＰＣ１０の中央処理ユニット(ＣＰＵ)１１に接続されている。
【００５５】
図１に示す充放電制御装置ＢＣでは、電池パックＢＰの電池Ｂａｔの各電池セルＣ１、Ｃ２、Ｃ３、Ｃ４の各検出電圧はＡ／Ｄ変換器２に供給される一方、電流検出結果としての電流検出抵抗Ｒの両端間電圧降下もＡ／Ｄ変換器２に供給される。例えば、電流検出抵抗Ｒは５ｍΩに設定されて、２０アンペアの消費電流が流れると、電流検出抵抗Ｒの両端間の電圧降下は１００ミリボルトと相当低いレベルとなる。
【００５６】
Ａ／Ｄ変換器２に供給される電池パックＢＰの電池Ｂａｔの各電池セルＣ１、Ｃ２、Ｃ３、Ｃ４の各検出電圧は、電池Ｂａｔの各電池セルＣ１、Ｃ２、Ｃ３、Ｃ４の過充電電圧検出と過放電電圧検出に利用されるものである。すなわち、Ａ／Ｄ変換器２によって過充電状態が検出されると、中央処理ユニット(ＣＰＵ)１とコントローラ(Ｃｎｔ)３との制御によって充電用ＰチャンネルＭＯＳトランジスタＱ１がオフとされて、充電電流ＩCが遮断される。また更に、Ａ／Ｄ変換器２によって過放電状態が検出されると、中央処理ユニット(ＣＰＵ)１とコントローラ(Ｃｎｔ)３との制御によって放電用ＰチャンネルＭＯＳトランジスタＱ２がオフとされて、放電電流ＩDが遮断される。
【００５７】
またＡ／Ｄ変換器２に供給される電流検出抵抗Ｒの両端間の電圧降下は、電池パックの充電電流の過電流検出と放電電流の過電流検出とに利用されるものである。すなわち、Ａ／Ｄ変換器２によって充電電流の過電流状態が検出されると、中央処理ユニット(ＣＰＵ)１とコントローラ(Ｃｎｔ)３との制御によって充電用ＰチャンネルＭＯＳトランジスタＱ１の充電電流ＩCが所定の過電流以下の電流に制限されることができる。また、Ａ／Ｄ変換器２によって放電電流の過電流状態が検出されると、中央処理ユニット(ＣＰＵ)１とコントローラ(Ｃｎｔ)３との制御によって放電用ＰチャンネルＭＯＳトランジスタＱ２の放電電流ＩDが所定の過電流以下の電流に制限されることができる。
【００５８】
また、電池パックＢＰのＣＰＵ１とＰＣ１０のＣＰＵ１１とは、Ａ／Ｄ変換器２による電池Ｂａｔの電池セルＣ１、Ｃ２、Ｃ３、Ｃ４の各検出電圧の情報と電流検出抵抗Ｒの両端間電圧の検出電流の情報とを使用して、ＰＣ１０の充電ユニット(ＣＧＵ)１２の充電動作を制御することも可能である。
【００５９】
従って、図１に示した本発明の実施の形態１による充放電制御装置によれば、Ａ／Ｄ変換器２を使用することによって電圧検出と電流検出のための回路規模を低減することが可能となる。その際の電圧検出と電流検出用の同一の検出回路として、ΔΣ変調器を利用するＡ／Ｄ変換器を使用することによって、回路規模の小さな同一の検出回路とすることが可能となる。
【００６０】
《ΔΣ変調器を利用するＡ／Ｄ変換器の構成》
図２は、図１に示した本発明の実施の形態１による充放電制御装置において電圧検出と電流検出とに共用される同一の検出回路としてのΔΣ変調器を使用するＡ／Ｄ変換器２の構成を示すブロック図である。
【００６１】
図２に示すＡ／Ｄ変換器２は、制御回路２０と、入力切り換え回路２１と、ΔΣ変調器２２と、出力切り換え回路２３と、ディジタルフィルタ等のデジメーション回路２４、２５とによって構成されている。
【００６２】
また更に、ΔΣ変調器２２は、差分器２２１と、累積加算器２２２と、量子化器としての比較器２２３と、Ｄ／Ａ変換器２２４とを含んでいる。
【００６３】
入力切り換え回路２１には、図１に示した電池パックＢＰの電流検出のための電流検出抵抗Ｒの両端間の電流検出アナログ信号Ａ(ＡＩin)と、電池Ｂａｔの電池セルＣ１、Ｃ２、Ｃ３、Ｃ４の電圧検出のための電圧検出アナログ信号Ｂ(ＡＶin)とが供給される。制御回路２０からハイレベルの第１入力選択信号ΦAが入力切り換え回路２１に供給されている期間では、電流検出アナログ信号Ａ(ＡＩin)が入力切り換え回路２１によって選択されてΔΣ変調器２２の差分器２２１の一方の入力端子に供給される。制御回路２０からハイレベルの第２入力選択信号ΦBが入力切り換え回路２１に供給されている期間では、電圧検出アナログ信号Ｂ(ＡＶin)が入力切り換え回路２１によって選択されてΔΣ変調器２２の差分器２２１の一方の入力端子に供給される。
【００６４】
差分器２２１の出力信号は累積加算器２２２の信号入力端子に供給されて、累積加算器２２２の制御入力端子とＤ／Ａ変換器２２４の制御入力端子には制御回路２０から第１入力選択信号ΦAと第２入力選択信号ΦBと相互に逆位相のクロック信号ΦC、ΦDが供給される。累積加算器２２２の出力信号は量子化器としての比較器２２３の信号入力端子に供給され、比較器２２３の制御入力端子に制御回路２０から相互に逆位相のクロック信号ΦC、ΦDが供給される。量子化器としての比較器２２３の出力信号ΦEはＤ／Ａ変換器２２４のディジタル信号入力端子に供給されて、Ｄ／Ａ変換器２２４のアナログ変換出力信号は差分器２２１の他方の入力端子に供給される。
【００６５】
量子化器としての比較器２２３の出力信号ΦEは出力切り換え回路２３の信号入力端子に供給され、出力切り換え回路２３の制御入力端子には制御回路２０から第１入力選択信号ΦAと第２入力選択信号ΦBとが供給される。制御回路２０からハイレベルの第１入力選択信号ΦAが出力切り換え回路２３に供給されている期間では、電流検出ディジタル変換信号Ａ(ＤＩout)としてのΔΣ変調器２２の出力信号ΦEがディジタルフィルタで構成されたデジメーション回路２４の入力端子に供給される。このデジメーション回路２４では、ΔΣ変調器２２の出力信号ΦEのパルス列のハイレベルパルス“１”の数をカウントしてその積算値をバイナリコードに変換することによって間引き処理を行い、デジメーション回路２４の出力から１５ビットの電流検出ディジタル出力信号ＤＡが生成される。また制御回路２０からハイレベルの第２入力選択信号ΦBが出力切り換え回路２３に供給されている期間では、電圧検出ディジタル変換信号Ｂ(ＤＶout)としてのΔΣ変調器２２の出力信号ΦEがディジタルフィルタにて構成されたデジメーション回路２５の入力端子に供給される。このデジメーション回路２５では、ΔΣ変調器２２の出力信号ΦEのパルス列のハイレベルパルス“１”の数をカウントしてその積算値をバイナリコードに変換することによって間引き処理を行い、デジメーション回路２５の出力から１２ビットの電圧検出ディジタル出力信号ＤＢが生成される。
【００６６】
《ΔΣ変調器の詳細な構成》
図３は、図２に示したＡ／Ｄ変換器２を構成するΔΣ変調器２２の詳細な構成を示すブロック図である。
【００６７】
図３では、図２に示したＡ／Ｄ変換器２を構成するΔΣ変調器２２の差分器２２１、累積加算器２２２、Ｄ／Ａ変換器２２４の詳細な構成が示されている。
【００６８】
図３に示すように、差分器２２１、累積加算器２２２は、７個の制御スイッチＳＷ０〜ＳＷ３、ＳＷ８〜ＳＷ１１と４個のキャパシタＣ０、Ｃ１、Ｃ４、Ｃ５と演算増幅器ＯＰＡを含んでいる。Ｄ／Ａ変換器２２４は、６個の制御スイッチＳＷ４〜ＳＷ６、ＳＷ１２、ＳＷ１３と２個のキャパシタＣ１２、Ｃ１３を含んでいる。
【００６９】
ハイレベルの第１入力選択信号ΦAに応答して制御スイッチＳＷ８、ＳＷ９がオン状態とされて、２個のキャパシタＣ０、Ｃ１は並列接続される。ハイレベルの第２入力選択信号ΦBに応答して制御スイッチＳＷ１０、ＳＷ１１、ＳＷ１２、ＳＷ１３がオン状態とされて、２個のキャパシタＣ４、Ｃ５は並列接続され、２個のキャパシタＣ２、Ｃ３は並列接続される。
【００７０】
ハイレベルのクロック信号ΦCに応答して制御スイッチＳＷ０、ＳＷ２、ＳＷ５、ＳＷ７がそれぞれオン状態とされる一方、逆にハイレベルのクロック信号ΦDに応答して制御スイッチＳＷ１、ＳＷ３、ＳＷ６、がそれぞれオン状態とされる。
【００７１】
２個のキャパシタＣ０、Ｃ１と５個の制御スイッチＳＷ０、ＳＷ１、ＳＷ２、ＳＷ８、ＳＷ９とは、ハイレベルのクロック信号ΦCに応答してアナログ入力電圧を２個のキャパシタＣ０、Ｃ１の両端間にサンプリングする機能を持つものである。また２個のキャパシタＣ４、Ｃ５と３個の制御スイッチＳＷ３、ＳＷ１０、ＳＷ１１と演算増幅器ＯＰＡとは、２個のキャパシタＣ０、Ｃ１の両端間にアナログ入力電圧によってサンプリングされた電荷を、ハイレベルのクロック信号ΦDに応答して２個のキャパシタＣ４、Ｃ５に転送する機能を持つものである。
【００７２】
Ｄ／Ａ変換器２２４の６個の制御スイッチＳＷ４〜ＳＷ７、ＳＷ１２、ＳＷ１３と２個のキャパシタＣ１２、Ｃ１３は、量子化器としての比較器２２３の出力信号ΦEの反転信号ΦEBのハイレベルとハイレベルのクロック信号ΦCに応答して電源電圧Ｖccを２個のキャパシタＣ２、Ｃ３の両端間にサンプリングする機能を持つものである。またＤ／Ａ変換器２２４の６個の制御スイッチＳＷ４〜ＳＷ７、ＳＷ１２、ＳＷ１３と２個のキャパシタＣ１２、Ｃ１３は、量子化器としての比較器２２３の出力信号ΦEのハイレベルとハイレベルのクロック信号ΦCとに応答して接地電圧Ｖssを２個のキャパシタＣ２、Ｃ３の両端間にサンプリングする機能を持つものである。更に、２個のキャパシタＣ４、Ｃ５と３個の制御スイッチＳＷ３、ＳＷ１０、ＳＷ１１と演算増幅器ＯＰＡとは、Ｄ／Ａ変換器２２４の２個のキャパシタＣ２、Ｃ３の両端間に電源電圧Ｖccと接地電圧Ｖssとによってサンプリングされた電荷を、ハイレベルのクロック信号ΦDに応答して２個のキャパシタＣ４、Ｃ５に転送する機能を持つものである。
【００７３】
《ΔΣ変調器の差分器、累積加算器、Ｄ／Ａ変換器の動作》
図４は、図３に示したΔΣ変調器２２の差分器２２１、累積加算器２２２、Ｄ／Ａ変換器２２４の動作を説明する図である。
【００７４】
図４(Ａ)は、図３に示すΔΣ変調器２２の差分器２２１、累積加算器２２２にハイレベルの第１入力選択信号ΦAに応答して入力切り換え回路２１から電流検出アナログ信号Ａ(ＡＩin)が供給される際の動作を説明する図である。
【００７５】
図４(Ａ)に示すように、アナログ入力信号としての低レベルのアナログ電圧の電流検出抵抗Ｒの両端間の電流検出アナログ信号Ａ(ＡＩin)が供給される際には、低レベルのアナログ電圧のサンプリングキャパシタは２個のキャパシタＣ０、Ｃ１の並列接続とされている。また、Ｄ／Ａ変換器２２４の電源電圧Ｖcc、接地電圧Ｖssのサンプリングキャパシタは、２個のキャパシタＣ２、Ｃ３の並列接続とされるのではなく、単一のキャパシタＣ３とされる。更に演算増幅器ＯＰＡの反転入力端子と出力端子との間の積分容量は、２個のキャパシタＣ４、Ｃ５の並列接続とされるのではなく、単一のキャパシタＣ５とされる。従って、低レベルのアナログ電圧の電流検出アナログ信号Ａ(ＡＩin)に応答して、大きな充電電荷が２個のキャパシタＣ０、Ｃ１の並列接続のサンプリングキャパシタにサンプリングされる。また、演算増幅器ＯＰＡは、ハイレベルのクロック信号ΦDに応答して２個のキャパシタＣ０、Ｃ１の両端間の大きなサンプリング電荷を、単一のキャパシタＣ５に高転送電圧で転送するものとなる。従って、図４(Ａ)に示す動作によれば、低電圧レベルの電流検出アナログ信号Ａ(ＡＩin)のＡ／Ｄ変換に対応することができる。
【００７６】
図４(Ｂ)は、図３に示すΔΣ変調器２２の差分器２２１、累積加算器２２２にハイレベルの第２入力選択信号ΦBに応答して入力切り換え回路２１から電池Ｂａｔの電池セルＣ１、Ｃ２、Ｃ３、Ｃ４の電圧検出のための電圧検出アナログ信号Ｂ(ＡＶin)が供給される際の動作を説明する図である。
【００７７】
図４(Ｂ)に示すように、アナログ入力信号としての高レベルのアナログ電圧の電圧検出のための電圧検出アナログ信号Ｂ(ＡＶin)が供給される際には、高レベルのアナログ電圧のサンプリングキャパシタは単一のキャパシタＣ１とされる。また、Ｄ／Ａ変換器２２４の電源電圧Ｖcc、接地電圧Ｖssのサンプリングキャパシタは、単一のキャパシタＣ３とされるのではなく２個のキャパシタＣ２、Ｃ３の並列接続とされる。更に演算増幅器ＯＰＡの反転入力端子と出力端子との間の積分容量は、単一のキャパシタＣ５とされるのではなく２個のキャパシタＣ４、Ｃ５の並列接続とされる。従って、高レベルのアナログ電圧の電圧検出アナログ信号Ｂ(ＡＶin)に応答して、小さな充電電荷が単一のキャパシタＣ１のサンプリングキャパシタにサンプリングされる。また、演算増幅器ＯＰＡはハイレベルのクロック信号ΦDに応答して単一のキャパシタＣ１の両端間の小さなサンプリング電荷を、２個の並列接続キャパシタＣ４、Ｃ５に低転送電圧で転送するものとなる。従って、図４(Ｂ)に示す動作によれば、高電圧レベルの電圧検出アナログ信号Ｂ(ＡＶin)のＡ／Ｄ変換に際して、演算増幅器ＯＰＡの反転入力端子の入力電圧が演算増幅器ＯＰＡのダイナミック・レンジを超過すると言う問題を解消することができる。
【００７８】
《ΔΣ変調器の差分器、累積加算器、Ｄ／Ａ変換器の動作》
図５は、図２に示した図１の充放電制御装置ＢＣに含まれたΔΣ変調器２２を使用するＡ／Ｄ変換器２の各部の波形を示す図である。
【００７９】
図５では、１番目と２番目とに、第１入力選択信号ΦAの波形と第２入力選択信号ΦBの波形とがそれぞれ示されている。第１入力選択信号ΦAは２５０ｍＳｅｃと相当長い時間のハイレベル期間ＴA(ＡＩin)を持つ一方、第２入力選択信号ΦBは１ｍＳｅｃと相当短い時間のハイレベル期間ＴB(ＡＶin)を持つものである。
【００８０】
図５の３番目と４番目とに、非反転クロック信号ΦCの波形と反転クロック信号ΦDの波形とがそれぞれ示されている。第１入力選択信号ΦAの２５０ｍＳｅｃと相当長い時間のハイレベル期間ＴA(ＡＩin)では、非反転クロック信号ΦCと反転クロック信号ΦDとは１３１ｋＨｚと比較的低いクロック周波数ｆA(ＡＩin)を持つものである。また、第２入力選択信号ΦBの１ｍＳｅｃと相当短い時間のハイレベル期間ＴB(ＡＶin)では、非反転クロック信号ΦCと反転クロック信号ΦDとは１ＭＨｚと比較的高いクロック周波数ｆB(ＡＶin)を持つものである。
【００８１】
図５の５番目と６番目とに、ΔΣ変調器２２の量子化器としての比較器２２３の出力信号ΦEの波形と反転信号ΦEBの波形とがそれぞれ示されている。
【００８２】
図５の７番目には、ΔΣ変調器２２の差分器、累積加算器２２１、２２２に含まれる最初のサンプリングキャパシタＣ０、Ｃ１の入力ノードＸの波形が示されている。入力ノードＸの波形は、第１入力選択信号ΦAの２５０ｍＳｅｃと相当長い時間のハイレベル期間ＴA(ＡＩin)では、電流検出抵抗Ｒの両端間での電流検出アナログ信号Ａ(ＡＩin)となる。また入力ノードＸの波形は、第２入力選択信号ΦBの１ｍＳｅｃと相当短い時間のハイレベル期間ＴB(ＡＶin)では、電池Ｂａｔの電池セルＣ１、Ｃ２、Ｃ３、Ｃ４の電圧検出のための電圧検出アナログ信号Ｂ(ＡＶin)となる。
【００８３】
図５の８番目と９番目とに、Ａ／Ｄ変換器２のデジメーション回路２４の１５ビットの電流検出ディジタル出力信号ＤＡの波形とＡ／Ｄ変換器２のデジメーション回路２５の１２ビットの電圧検出ディジタル出力信号ＤＢとがそれぞれ示されている。
【００８４】
またデジメーション回路２４の１５ビットの電流検出ディジタル出力信号ＤＡは、出力切り換え回路２３からの電流検出ディジタル変換信号Ａ(ＤＩout)としてのΔΣ変調器２２の量子化器としての比較器２２３の出力信号ΦEの処理結果である。更に、デジメーション回路２５の１２ビットの電圧検出ディジタル出力信号ＤＢは、出力切り換え回路２３からの電圧検出ディジタル変換信号Ｂ(ＤＶout)としてのΔΣ変調器２２の量子化器としての比較器２２３の出力信号ΦEの処理結果である。
【００８５】
以上図５を用いて説明したΔΣ変調器２２を使用するＡ／Ｄ変換器２の動作方法によれば、高精度が必要とされる電流検出抵抗Ｒでの電流検出と電池Ｂａｔで低精度であるが検出個所の多い多数の電池セルＣ１、Ｃ２、Ｃ３、Ｃ４での電圧検出を、比較的短い時間で完了することができる。それは、高精度の１５ビットの電流検出ディジタル出力信号ＤＡを、比較的低いクロック周波数ｆA(ＡＩin)を持つクロック信号ΦC、ΦDを使用して相当長い時間のハイレベル期間ＴA(ＡＩin)で処理するために、高精度の電流検出が可能となる。また、低精度の１２ビットの電圧検出ディジタル出力信号ＤＢを、比較的高いクロック周波数ｆB(ＡＶin)を持つクロック信号ΦC、ΦDを使用して相当短い時間のハイレベル期間ＴB(ＡＶin)で処理するために、低精度であるが検出個所の多い多数の電流検出が可能となる。
【００８６】
以上、本発明者によってなされた発明を種々の実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００８７】
例えば、図４(Ａ)において、低レベルのアナログ電圧がサンプリングされるキャパシタは２個のキャパシタＣ０、Ｃ１の並列接続に限定されるものではなく、３個以上のキャパシタの並列接続とすることもできる。また、並列接続される２個のキャパシタＣ０、Ｃ１の容量値に、異なったウェイトを持たせることも可能である。
【００８８】
更に、図４(Ｂ)において、Ｄ／Ａ変換器２２４の電源電圧Ｖcc、接地電圧Ｖssのサンプリングキャパシタは２個のキャパシタＣ２、Ｃ３の並列接続に限定されるものではなく、３個以上のキャパシタの並列接続とすることもできる。また同様に並列接続される２個のキャパシタＣ２、Ｃ３の容量値に、異なったウェイトを持たせることも可能である。更に、演算増幅器ＯＰＡの反転入力端子と出力端子との間の積分容量は２個のキャパシタＣ４、Ｃ５の並列接続に限定されるものではなく、３個以上のキャパシタの並列接続とすることもできる。また並列接続される２個のキャパシタＣ４、Ｃ５の容量値に、異なったウェイトを持たせることも可能である。
【００８９】
更に、図１に示す電池パックＢＰにおいて、２個のＰチャンネルＭＯＳトランジスタＱ１、Ｑ２は、２個のＰＮＰディスクリートバイポーラトランジスタに置換されることも可能である。その際には、バックツーバック接続の直列接続の２個のダイオードＤ１、Ｄ２は、同様に２個のディスクリート・ダイオードに置換されることになる。
【００９０】
［実施の形態２］
《具体的な充放電制御装置の全体構成》
図６は、リチウム・イオン２次電池に内蔵される本発明の実施の形態２による具体的な充放電制御装置の全体構成を示すブロック図である。
【００９１】
図６に示す充放電制御装置ＢＣは、リチウム・イオン２次電池パックＢＰに内蔵されている。電池パックＢＰは、４個の直列接続の電池セルＣ１、Ｃ２、Ｃ３、Ｃ４からなる電池Ｂａｔを含んでいる。電池セルＣ１、Ｃ２、Ｃ３、Ｃ４のそれぞれの電圧は略１．８〜６ボルトであるので、電池Ｂａｔは略７．２〜２４ボルトの電源電圧を携帯電子機器１０に供給可能とされている。電池パックＢＰには携帯電子機器１０が接続される。図６のＰＣ１０は、図示されていないが図１と同様に中央処理ユニット(ＣＰＵ)と充電ユニット(ＣＧＵ)とを含んでいる。充電ユニット(ＣＧＵ)には、ＡＣ電源線とＡＣ電源プラグとを介して商用ＡＣ電源電圧が供給される。
【００９２】
図６に示す充放電制御装置ＢＣは、例えばシステム・イン・パッケージ(ＳＩＰ：System In Package)中に内蔵されたマイクロコントローラユニット(ＭＣＵ：Micro Controller Unit)の半導体チップとアナログフロントエンド(ＡＦＥ：Analog Front End)の半導体チップとによって構成されている。
マイクロコントローラユニット(ＭＣＵ)の半導体チップは、中央処理ユニット(ＣＰＵ)１、電圧検出と電流検出とに共用の同一の検出回路としてのΔΣ変調器を使用するＡ／Ｄ変換器２、フラッシュ不揮発性メモリ４、インターフェースユニット５、過電流検出ユニット６を含んでいる。フラッシュ不揮発性メモリ４には、中央処理ユニット(ＣＰＵ)１の種々の動作プログラムが格納されることが可能である。また更に、このフラッシュ不揮発性メモリ４には、図２、図３、図４、図５で説明した電圧検出と電流検出に共用されるＡ／Ｄ変換器２としてＣＰＵ１が動作させる動作プログラムが格納されることことも可能である。
【００９３】
アナログフロントエンド(ＡＦＥ)の半導体チップは、コントローラ(Ｃｎｔ)３、電圧レギュレータ７、電圧検出ユニット８を含んでいる。
【００９４】
また、図６に示したリチウム・イオン２次電池パックＢＰは、直列接続の２個のＰチャンネルＭＯＳトランジスタＱ１、Ｑ２とバックツーバック接続の直列接続の２個のダイオードＤ１、Ｄ２と電流検出抵抗Ｒとを含んでいる。ダイオードＤ１のアノードとカソードとは実際にはＰチャンネルＭＯＳトランジスタＱ１のＰ型ソース領域とＮ型ウェル領域の寄生ＰＮ接合によって形成され、ダイオードＤ２のアノードとカソードとは実際にはＰチャンネルＭＯＳトランジスタＱ２のＰ型ソース領域とＮ型ウェル領域の寄生ＰＮ接合によって形成されている。
【００９５】
ＰＣ１０の充電ユニットから電池パックＢＰの電池Ｂａｔを充電する際には、寄生ダイオードＤ２とオン状態のＰチャンネルＭＯＳトランジスタＱ１を介して充電電流ＩCが流れる。逆に、電池パックＢＰの電池ＢａｔからＰＣ１０の中央処理ユニット(ＣＰＵ)に放電による動作電源電圧が供給される際には、寄生ダイオードＤ１とオン状態のＰチャンネルＭＯＳトランジスタＱ２とを介して放電電流ＩDが流れる。
【００９６】
また電池パックＢＰの端子Ｔ１はＰＣ１０の充電ユニットに接続され、電池パックＢＰの端子Ｔ２はＰＣ１０の中央処理ユニット(ＣＰＵ)に接続されている。電池パックＢＰのマイクロコントローラユニット(ＭＣＵ)の中央処理ユニット(ＣＰＵ)１は、インターフェースユニット５と端子Ｔ３とを介してＰＣ１０の中央処理ユニット(ＣＰＵ)に接続され、双方向でデータＤＡＴＡを通信する。また電池パックＢＰの端子Ｔ４は、双方向データＤＡＴＡのシリアル通信時に使用されるシリアル・クロックＳＣＬの双方向転送に利用されるものである。
【００９７】
電池パックＢＰの電池Ｂａｔの各電池セルＣ１〜Ｃ４の各検出電圧はアナログフロントエンド(ＡＦＥ)の半導体チップの電圧検出ユニット８を介してマイクロコントローラユニット(ＭＣＵ)のＡ／Ｄ変換器２に供給される。一方、電流検出結果としての電流検出抵抗Ｒの両端間電圧降下も、マイクロコントローラユニット(ＭＣＵ)のＡ／Ｄ変換器２に供給される。例えば、電流検出抵抗Ｒは５ｍΩに設定されて、２０アンペアの消費電流が流れると、電流検出抵抗Ｒの両端間の電圧降下は１００ミリボルトと相当低いレベルとなる。
【００９８】
ＭＣＵのＡ／Ｄ変換器２に供給される電池パックＢＰの電池Ｂａｔの各電池セルＣ１〜Ｃ４の各検出電圧は、電池Ｂａｔの各電池セルＣ１、Ｃ２、Ｃ３、Ｃ４の過充電電圧検出と過放電電圧検出に利用されるものである。すなわちＭＣＵのＡ／Ｄ変換器２によって過充電状態が検出されると、ＭＣＵの中央処理ユニット(ＣＰＵ)１とＡＦＥのコントローラ(Ｃｎｔ)３との制御によって充電用ＰチャンネルＭＯＳトランジスタＱ１がオフとされて、充電電流ＩCが遮断される。また更に、ＭＣＵのＡ／Ｄ変換器２によって過放電状態が検出されると、ＭＣＵの中央処理ユニット(ＣＰＵ)１とＡＦＥのコントローラ(Ｃｎｔ)３との制御によって放電用ＰチャンネルＭＯＳトランジスタＱ２がオフとされて、放電電流ＩDが遮断される。
【００９９】
またＭＣＵのＡ／Ｄ変換器２に供給される電流検出抵抗Ｒの両端間の電圧降下は、電池パックの充電電流の過電流検出と放電電流の過電流検出とに利用されるものである。すなわち、ＭＣＵのＡ／Ｄ変換器２と過電流検出ユニット６とによって充電電流の過電流状態が検出されると、ＭＣＵの中央処理ユニット(ＣＰＵ)１とＡＦＥのコントローラ(Ｃｎｔ)３との制御によって充電用ＰチャンネルＭＯＳトランジスタＱ１の充電電流ＩCが所定の過電流以下の電流に制限されることができる。また、ＭＣＵのＡ／Ｄ変換器２と過電流検出ユニット６とによって放電電流の過電流状態が検出されると、ＭＣＵの中央処理ユニット(ＣＰＵ)１とＭＣＵのコントローラ(Ｃｎｔ)３との制御によって放電用ＰチャンネルＭＯＳトランジスタＱ２の放電電流ＩDが所定の過電流以下の電流に制限されることができる。
【０１００】
また、電池パックＢＰのＣＰＵ１とＰＣ１０のＣＰＵとは、Ａ／Ｄ変換器２による電池Ｂａｔの電池セルＣ１、Ｃ２、Ｃ３、Ｃ４の各検出電圧の情報と電流検出抵抗Ｒの両端間電圧の検出電流の情報とを使用して、ＰＣ１０の充電ユニットの充電動作を制御することも可能である。
【０１０１】
更にまた、図６に示した本発明の実施の形態２によるＳＩＰで構成された充放電制御装置ＢＣによれば、ＭＣＵのＡ／Ｄ変換器２を使用することによって電圧検出と電流検出とのための回路規模を低減することが可能となる。その際の電圧検出と電流検出用の同一の検出回路として、ΔΣ変調器を利用するＡ／Ｄ変換器を使用することによって、回路規模の小さな同一の検出回路とすることが可能となる。
【０１０２】
更にまた、図６に示した本発明の実施の形態２によるＳＩＰで構成された充放電制御装置ＢＣのマイクロコントローラユニット(ＭＣＵ)に内蔵されるＡ／Ｄ変換器２も、図２、図３、図４、図５で説明した本発明の実施の形態１によるＡ／Ｄ変換器２と全く同様に構成して動作させることができる。
【０１０３】
また、本発明は、リチウム・イオン２次電池等の電池に内蔵される充放電制御装置に広く採用することが可能である。
【符号の説明】
【０１０４】
ＢＰ…電池パック
ＢＣ…充放電制御装置ＢＣ
Ｂａｔ…電池
Ｃ１、Ｃ２、Ｃ３、Ｃ４…電池セル
１０…携帯電子機器
１１…中央処理ユニット(ＣＰＵ)
１２…充電ユニット(ＣＧＵ)
１…中央処理ユニット(ＣＰＵ)
２…ΔΣ変調器を使用するＡ／Ｄ変換器
３…コントローラ(Ｃｎｔ)
Ｑ１、Ｑ２…ＰチャンネルＭＯＳトランジスタ
Ｄ１、Ｄ２…ダイオード
Ｒ…電流検出抵抗
２０…制御回路
２１…入力切り換え回路
２２…ΔΣ変調器
２３…出力切り換え回路
２４、２５…ディジタルフィルタ等のデジメーション回路
２２１…差分器
２２２…累積加算器
２２３…量子化器としての比較器
２２４…Ｄ／Ａ変換器
Ｃ０〜Ｃ５…キャパシタ
ＯＰＡ…演算増幅器
【図１】
2010213445.tif 000003
【図２】
2010213445.tif 000004
【図３】
2010213445.tif 000005
【図４】
2010213445.tif 000006
【図５】
2010213445.tif 000007
【図６】
2010213445.tif 000008