(57)【要約】【課題】メイン基板やサブ基板から周辺基板へシリアル通信でデータを伝送している場合において、当該シリアル通信における不具合を検出する。【解決手段】遊技機の制御部又は副制御部からデータを受け、当該データをシリアルデータに変換して送信するとともに、戻された前記シリアルデータを受信するシリアル通信部と、前記シリアル通信部から受けた前記シリアルデータをパラレルデータへ変換し、前記変換されたパラレルデータに基づき所定の処理を実行する周辺基板とを備える。シリアル通信部４０Ｓから周辺基板４４−１，４４−２へデータを転送しつつ、当該データをシリアル通信部４０Ｓへ戻すループバック構造を採用し、シリアル通信部４０Ｓの比較部４０Ｓ−６でループバックされたデータを送信済データと比較することで、シリアルデータが正しく伝送されたかどうか判定する。【選択図】        図４
2010005055.tif 000002
【特許請求の範囲】
【請求項１】
遊技に係る制御を実行する制御部と、
前記制御部で生成した情報に基づき所定の処理を実行する副制御部と、
前記制御部又は前記副制御部からデータを受け、当該データをシリアルデータに変換して送信するとともに、戻された前記シリアルデータを受信するシリアル通信部と、
前記シリアル通信部から受けた前記シリアルデータをパラレルデータへ変換するシフトレジスタ、及び、前記シフトレジスタで変換された前記パラレルデータを格納するストレージレジスタを含み、前記パラレルデータに基づき所定の処理を実行する周辺基板とを備え、
前記シリアル通信部は、前記周辺基板へ送信すべきデータを格納する送信データバッファと、前記送信データバッファからデータを読み出して当該データを前記シリアルデータに変換して送り出すパラレル−シリアル変換部と、前記送信データバッファから読み出して送信したデータを格納する送信済データ格納レジスタと、戻された前記シリアルデータをパラレルデータに変換するループバックシフトレジスタと、前記ループバックシフトレジスタで変換されたパラレルデータを格納するループバックレジスタと、前記ループバックレジスタのデータを前記送信済データ格納レジスタのデータと比較することにより前記シリアルデータが正しく伝送されたかどうか判定する比較部とを備え、
前記シリアル通信部のパラレル−シリアル変換部の出力端と前記周辺基板のシフトレジスタの入力端が接続され、前記周辺基板のシフトレジスタの出力端と前記シリアル通信部のループバックシフトレジスタの入力端が接続されていることを特徴とする遊技機。
【請求項２】
前記周辺基板を複数備え、
隣接する周辺基板同士において一方の周辺基板の前記シフトレジスタの出力端と他方の周辺基板の前記シフトレジスタの入力端が接続されることで前記複数の周辺基板は鎖状に連結され、
前記シリアル通信部のパラレル−シリアル変換部の出力端と鎖状に連結された前記複数の周辺基板のうちで一方の端に位置するものの前記シフトレジスタの入力端が接続され、
鎖状に連結された前記複数の周辺基板のうちで他方の端に位置するものの前記シフトレジスタの出力端と前記シリアル通信部のループバックシフトレジスタの入力端が接続されていることを特徴とする請求項１記載の遊技機。
【請求項３】
前記シリアル通信部は、予め定められたサイクルに従ってシリアルデータを伝送するものであり、
ｎを２以上の整数として、前記周辺基板の数をｎ個としたとき、前記比較部は、前記ループバックレジスタに格納されたデータを、当該データの受信されたサイクルよりもｎサイクル前に送信された前記送信済データ格納レジスタのデータと比較することを特徴とする請求項２記載の遊技機。
【請求項４】
前記周辺基板は、前記シフトレジスタの入力端と接続される端子を含む入力用コネクタと、前記シフトレジスタの出力端と接続される端子を含む出力用コネクタと、前記入力用コネクタの他の端子と接続される端子を含むループバック用コネクタと、前記入力用コネクタの他の端子と前記ループバック用コネクタの端子を接続する配線とを含み、
前記シリアル通信部と前記周辺基板の前記入力用コネクタに接続されることで、前記シリアル通信部のパラレル−シリアル変換部の出力端と前記周辺基板のシフトレジスタの入力端を接続する第１ハーネスと、
前記周辺基板の前記出力用コネクタと前記ループバック用コネクタに接続されることで、前記シリアルデータを前記シリアル通信部のループバックシフトレジスタの入力端へ戻す第２ハーネスとを備えることを特徴とする請求項１記載の遊技機。
【請求項５】
前記複数の周辺基板は、それぞれ、前記シフトレジスタの入力端と接続される端子を含む入力用コネクタと、前記シフトレジスタの出力端と接続される端子を含む出力用コネクタと、前記入力用コネクタの他の端子と接続される端子を含むループバック用コネクタと、前記入力用コネクタの他の端子と前記ループバック用コネクタの端子を接続する配線とを含み、
前記シリアル通信部のパラレル−シリアル変換部の出力端と鎖状に連結された前記複数の周辺基板のうちで一方の端に位置する前記周辺基板の前記入力用コネクタに接続されることで、前記シリアル通信部のパラレル−シリアル変換部の出力端と前記周辺基板のシフトレジスタの入力端を接続する第１ハーネスと、
鎖状に連結された前記複数の周辺基板のうちで他方の端に位置する前記周辺基板の前記出力用コネクタと前記ループバック用コネクタに接続されることで、前記シリアルデータを前記シリアル通信部のループバックシフトレジスタの入力端へ戻す第２ハーネスと、
隣接する周辺基板同士において一方の周辺基板の前記出力用コネクタ及び前記ループバック用コネクタと他方の前記周辺基板の入力用コネクタを接続する第３ハーネスとを備えることを特徴とする請求項２記載の遊技機。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、弾球遊技機や回胴式遊技機（スロットマシン）などの遊技機におけるシリアルデータ通信方式に関する。
【背景技術】
【０００２】
遊技機設置営業店などにおいて設置されている弾球遊技機（いわゆるパチンコ機）は、遊技球（遊技媒体とも呼ぶ）を用いて遊技を行うものである。借り受けた遊技球を弾球遊技機の遊技盤に設けられている盤面へ打ち出し、当該遊技球が予め定められた入賞口に入るごとに所定数の遊技球を払出すようになっている。払い出される遊技球は賞球と呼ばれる。
【０００３】
弾球遊技機の盤面に設けられている入賞口には次のようなものがある。
（１）普通入賞装置
（２）スタートチャッカー（始動入賞装置）
（３）アタッカー（大入賞装置）
（４）スルーチャッカー（入賞チャッカー）
【０００４】
スタートチャッカー（始動入賞装置）は特定入賞装置とも呼ばれる。遊球球がスタートチャッカー（始動入賞装置）に受け入れられて入賞状態になったとき、賞球を払い出すとともに電子的な抽選を行い、当選の場合に通常状態から遊技者にとって有利な遊技状態となるよう、アタッカー（大入賞装置）を開放状態にするものである。
アタッカー（大入賞装置）は特別入賞装置とも呼ばれる。
【０００５】
スルーチャッカー（入賞チャッカー）は直接賞球を払い出すものではないが、本明細書において入賞口に含める。遊技球がスルーチャッカー（入賞チャッカー）を通過したことが検知されたとき、電子的な抽選を行い、当選したときは遊技者にとって有利な遊技状態となるよう、スタートチャッカー（始動入賞装置）を所定時間開放し、遊技球がスタートチャッカー（始動入賞装置）に入りやすくする。スルーチャッカー（入賞チャッカー）に受け入れられた遊技球はそのまま盤面を移動し、他の入賞口又は次に説明する排出口（アウト口）に受け入れられる。
【０００６】
弾球遊技機の盤面には、前記入賞口以外にも排出口（アウト口）が設けられている。排出口（アウト口）は、盤面に遊技領域を区画するために螺旋状に配置された誘導レールの下部（重力によって遊技球が集められる個所）に設けられた開口であり、前記入賞口（正確には普通入賞装置、スタートチャッカー（始動入賞装置）、アタッカー（大入賞装置））のいずれにも受け入れられなかった遊技球を受け入れて、盤面の外へ排出するためのものである。
【０００７】
上述のように、弾球遊技機の特定の入賞口に遊技球が受け入れられると電子的な抽選が行われる。多くの場合、当該抽選にはカウンタやレジスタ等のハードウエアで発生された乱数又はソフトウエアで実行されるカウンタで発生された乱数が使用される。
【０００８】
弾球遊技機は、電子的な抽選を含む遊技に関する処理を行うために、電気的な遊技制御の処理を行い主要な処理情報を生成する制御部及び前記制御部にて生成した処理情報を得ることにより所定の出力態様処理をさせる制御を行う副制御部を備え、さらに、これらに接続される払出制御部、遊技球払出装置、電飾制御部及び音響制御部などの周辺基板を備える。
【特許文献１】特開２００４−３２８３６９号公報
【特許文献２】特開２００４−１８１２０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
遊技機内で接続されている制御部、副制御部、周辺基板などの基板やデバイスは、特定の通信路を使用してデータの送信及び受信を行っている。伝送方式としてパラレル通信とシリアル通信があるが、最近では、高速な通信を行う必要やコスト削減のためにシリアル通信が多く採用されている。
【００１０】
シリアル通信を行う場合、各基板の接続をチェイン構造にすることで多くのビットを含むデータを容易に転送できるようになったが、チェイン構造のいずれか一箇所で断線したり、各基板のいずれかのＩＣが故障すると、その影響が他の基板にも及ぶようになる。すなわち、チェイン構造には不具合が広い範囲に波及するという問題がある。また、不具合箇所の特定に時間と労力を要するという問題がある。シリアル通信を行うことで、多くのビットを含むデータを容易に転送できるようになったが、断線検出やその他の不具合の対策のために通信路以外に別の構造を設ける必要があった。そのため、コストの増加を招いてしまった。
【００１１】
本発明は、チェイン構造を持つシリアル通信路において、断線などの不具合の検知を容易かつ低コストで実現することのできる遊技機を提供することを目的とする。
【課題を解決するための手段】
【００１２】
この発明に係る遊技機は、遊技に係る制御を実行する制御部と、
前記制御部で生成した情報に基づき所定の処理を実行する副制御部と、
前記制御部又は前記副制御部からデータを受け、当該データをシリアルデータに変換して送信するとともに、戻された前記シリアルデータを受信するシリアル通信部と、
前記シリアル通信部から受けた前記シリアルデータをパラレルデータへ変換するシフトレジスタ、及び、前記シフトレジスタで変換された前記パラレルデータを格納するストレージレジスタを含み、前記パラレルデータに基づき所定の処理を実行する周辺基板とを備え、
前記シリアル通信部は、前記周辺基板へ送信すべきデータを格納する送信データバッファと、前記送信データバッファからデータを読み出して当該データを前記シリアルデータに変換して送り出すパラレル−シリアル変換部と、前記送信データバッファから読み出して送信したデータを格納する送信済データ格納レジスタと、戻された前記シリアルデータをパラレルデータに変換するループバックシフトレジスタと、前記ループバックシフトレジスタで変換されたパラレルデータを格納するループバックレジスタと、前記ループバックレジスタのデータを前記送信済データ格納レジスタのデータと比較することにより前記シリアルデータが正しく伝送されたかどうか判定する比較部とを備え、
前記シリアル通信部のパラレル−シリアル変換部の出力端と前記周辺基板のシフトレジスタの入力端が接続され、前記周辺基板のシフトレジスタの出力端と前記シリアル通信部のループバックシフトレジスタの入力端が接続されているものである。
【００１３】
前記周辺基板を複数備える場合は、
隣接する周辺基板同士において一方の周辺基板の前記シフトレジスタの出力端と他方の周辺基板の前記シフトレジスタの入力端が接続されることで前記複数の周辺基板は鎖状に連結され、
前記シリアル通信部のパラレル−シリアル変換部の出力端と鎖状に連結された前記複数の周辺基板のうちで一方の端に位置するものの前記シフトレジスタの入力端が接続され、
鎖状に連結された前記複数の周辺基板のうちで他方の端に位置するものの前記シフトレジスタの出力端と前記シリアル通信部のループバックシフトレジスタの入力端が接続されている。
【００１４】
前記シリアル通信部が、予め定められたサイクルに従ってシリアルデータを伝送する場合は、
ｎを２以上の整数として、前記周辺基板の数をｎ個としたとき、前記比較部は、前記ループバックレジスタに格納されたデータを、当該データの受信されたサイクルよりもｎサイクル前に送信された前記送信済データ格納レジスタのデータと比較するようにする。
【００１５】
前記周辺基板は、前記シフトレジスタの入力端と接続される端子を含む入力用コネクタと、前記シフトレジスタの出力端と接続される端子を含む出力用コネクタと、前記入力用コネクタの他の端子と接続される端子を含むループバック用コネクタと、前記入力用コネクタの他の端子と前記ループバック用コネクタの端子を接続する配線とを含み、
前記シリアル通信部と前記周辺基板の前記入力用コネクタに接続されることで、前記シリアル通信部のパラレル−シリアル変換部の出力端と前記周辺基板のシフトレジスタの入力端を接続する第１ハーネスと、
前記周辺基板の前記出力用コネクタと前記ループバック用コネクタに接続されることで、前記シリアルデータを前記シリアル通信部のループバックシフトレジスタの入力端へ戻す第２ハーネスとを備えるようにしてもよい。
【００１６】
前記複数の周辺基板は、それぞれ、前記シフトレジスタの入力端と接続される端子を含む入力用コネクタと、前記シフトレジスタの出力端と接続される端子を含む出力用コネクタと、前記入力用コネクタの他の端子と接続される端子を含むループバック用コネクタと、前記入力用コネクタの他の端子と前記ループバック用コネクタの端子を接続する配線とを含み、
前記シリアル通信部のパラレル−シリアル変換部の出力端と鎖状に連結された前記複数の周辺基板のうちで一方の端に位置する前記周辺基板の前記入力用コネクタに接続されることで、前記シリアル通信部のパラレル−シリアル変換部の出力端と前記周辺基板のシフトレジスタの入力端を接続する第１ハーネスと、
鎖状に連結された前記複数の周辺基板のうちで他方の端に位置する前記周辺基板の前記出力用コネクタと前記ループバック用コネクタに接続されることで、前記シリアルデータを前記シリアル通信部のループバックシフトレジスタの入力端へ戻す第２ハーネスと、
隣接する周辺基板同士において一方の周辺基板の前記出力用コネクタ及び前記ループバック用コネクタと他方の前記周辺基板の入力用コネクタを接続する第３ハーネスとを備えるようにしてもよい。
【発明の効果】
【００１７】
この発明によれば、遊技機のシリアル通信部と周辺基板をループバック接続するとともに、前記シリアル通信部にループバックされたデータを送信済データと比較することにより前記シリアルデータが正しく伝送されたかどうか判定する比較部を設けたので、シリアル通信における不具合を検出するための専用の装置を必要としないので、コストを抑制しつつシリアル通信の不具合を検知することができる。
【発明を実施するための最良の形態】
【００１８】
弾球遊技機の構造概略について図１及び図２を参照して説明を加える。
まず、図１を参照して本発明の実施の形態に係る遊技機の外部的構造につき説明する。
外枠５０は、遊技機設置営業店に設けられた設置場所（島設備など）へと固定させるための縦長方形状からなる木製の枠部材である。
本体部材５１は、外枠５０の内部に備えられ、ヒンジ部５１ａを介して外枠に回動自在に装着された縦長方形状の遊技機基軸体となる部材である。この本体部材５１は、枠状に形成されその内側に空間部を有している。
開口枠扉５２は、遊技機の前面側となる前記本体部材５１の前面に、ロック機能付きで且つ開閉自在となるように装着され、枠状に構成されることでその内側を開口部とした扉部材である。
なお、開口枠扉５２の開口部にガラス製又は樹脂製からなる透明板部材が設けられ、開口部近傍に電飾５２ａ、スピーカ５２ｂ、などが取り付けられている。
後述する遊技盤（図１では示していない）は、本体部材５１の空間部に臨むように、本体部材５１に所定の固定部材を用いて着脱自在に装着されている。遊技盤の本体部材５１への装着後は、その遊技領域を前記開口部より観察することができる。
【００１９】
球受皿付き扉５３は、遊技機前面において本体部材５１の下部に、ロック機能付きで且つ開閉自在となるように装着され、遊技球を貯留する球受皿を少なくとも備えた扉部材である。なお、本実施形態における球受皿付き扉には、以下の部材が取り付けられている。
（1）複数の遊技球が貯留可能で且つ発射駆動装置４８へと遊技球を案内させる通路が設けられた球受皿。
（2）該貯留され発射駆動装置４８へと案内された遊技球を前記遊技盤１０の盤面１１に設けられた遊技領域へと打出す操作を行う回動式操作ハンドル４８ｂ。
（3）ブリペイドカード読込み処理関係及び借り受ける遊技球の貸出し処理関係の指示をするボタンを備えた球貸し関係の操作部。
（4）球受皿に貯留させた遊技球を遊技球収集容器（俗称、ドル箱）へと排出解除するための球受皿用の貯留球排出操作ボタン。
【００２０】
次に、図２を参照して本発明の実施の形態に係る遊技機の内部的構成を説明する。
４０は、前述したように、本体部材５１若しくは遊技盤１１又はこれらに備え付けられる支持部材などを介して設けられ、電気的な遊技制御の処理を行い主要な処理情報を生成する制御部である。
４０ｂは、前記本体部材５１若しくは遊技盤１１又はこれらに備え付けられる支持部材などを介して設けられ、前記制御部４０にて生成した処理情報を得ることにより所定の出力態様処理をさせる制御を行う副制御部である。
４２は、賞球の払い出し制御を行う払出制御部である。
４３は、遊技球を払い出す遊技球払出装置である。
４４は、図示しないランプや電飾５２ａを制御する電飾制御部である。
４６は、スピーカ５２ｂを制御駆動して音響を発生させる音響制御部である。
４９は発射駆動装置４８を制御する制御装置であって、回動式操作ハンドル４８ｂを介して遊技球を盤面に設けられた遊技領域へと打出し制御を行うための発射制御装置である。
【００２１】
図３は遊技機の遊技盤の正面図である。
図３において、１１は遊技盤１０の盤面である。盤面１１は、誘導レール１２と、誘導レール１２で区画された略円形の遊技領域を落下した遊技球を外部へ導く排出口（アウト口）１３と、遊技領域を移動する遊技球の方向を変化せしめる釘１４や風車１４ａなどの障害物を複数個備える矩形の盤面である。
【００２２】
前述した盤面１１の遊技領域は、誘導レール１２（遊技球を滑走させる滑走部と遊技球を規制する規制部を含む）により略円形状となるように区画形成され、打出された遊技球の移動範囲を規制する領域である。前記滑走部に規制部が続くように設けられている。前記滑走部は全体として螺旋をなして盤面１１に配設されている。
【００２３】
前記排出口（アウト口）１３は、遊技領域に投入された遊技球が集束する位置に設けられた回収開口部である。
【００２４】
障害物１４としての遊技釘は、遊技球と接触させることにより移動方向を不規則にし、又は移動方向を規制するために、盤面１１の適宜な位置に打込まれる複数の棒状部材である。
【００２５】
３０ａは、遊技領域の中央やや上側に設けられ、演出用表示ランプやＬＣＤ（液晶表示装置）などの可変表示部をひとつ又は複数有する可変表示装置（センター役物）である。
３０ｂは、スルーチャッカー（入賞チャッカー）である。
３０ｃは、普通入賞口を有する普通入賞装置である。
３０ｄは、始動入賞口を有するスタートチャッカー（始動入賞装置）である。
３０ｅは、大入賞口を有するアタッカーである。
以下の説明で、３０ｂ乃至３０ｄをまとめて入賞口３０などと記すことがある。
なお、図示されていないが、上記３０ｂ、３０ｃ、３０ｄの内部には球通過検出器２０ｂ、２０ｃ、２０ｄが設けられている（同図の括弧内の符号はそのことを意味する）。
【００２６】
スタートチャッカー３０ｄの始動入賞装置は特定入賞装置と、アタッカー３０ｅの大入賞装置は特別入賞装置とも呼ばれる。
スタートチャッカー（始動入賞装置）３０ｄは、入賞口の開口範囲の拡縮を行わせる可動片をその両側に備え、遊技球を入賞させることにより可変表示を行わせると共に賞球を遊技者に獲得させる入賞装置である。
アタッカー（大入賞装置）３０ｅは、入賞口を露出させる開口状態と入賞口を閉鎖する閉口状態となる可動扉が駆動制御されるものであり、遊技球を入賞させることにより他の入賞装置と比較してより多くの賞球を獲得させる入賞装置である。
【００２７】
図４は本発明の実施の形態に係る遊技機の機能ブロック図である。
４０は、電気的な遊技制御の処理を行い主要な処理情報を生成する制御部（「メイン基板」とも呼ばれる）である。制御部４０は遊技領域を移動（流下）して入賞口３０ｂ〜３０ｄを通過した遊技球をそれぞれ検出する球通過検出器２０ｂ〜２０ｄの信号を入力とし、入賞口３０ｂ〜３０ｄの遊技球通過に応じた抽選・判定を行う入賞判定部４０ａを含む。
【００２８】
４１は可変表示装置（センター役物）３０ａの演出用表示ランプを点灯させたり、ＬＣＤ（液晶表示装置）に演出に係る画像を表示させる表示制御部である。表示制御部４１は、制御部４０に設けられた入賞判定部４０ａにおける所定条件の成立（例えば、始動入賞装置３０ｄヘの遊技球の入賞等）に基づく電子的な当否抽選の結果に応じて、その識別表示情報（可変表示装置（センター役物）３０ａのＬＣＤに演出表示される）を可変表示させた後に停止表示を行う表示制御装置でもある。さらに、表示制御部４１は、入賞判定部４０ａにおける所定条件の成立（例えば、予め定められた通過口ヘの遊技球の通過）に基づく電子的な当否抽選の結果に応じて、識別点灯情報（可変表示装置（センター役物）３０ａの演出用表示ランプに点灯表示される）を可変表示させた後に停止表示を行う表示制御装置である。
【００２９】
可変表示装置（センター役物）３０ａのＬＣＤは、大当り状態に係わる特定図柄を変動表示すると共に背景画像や各種のキャラクタなどをアニメーション的に表示する装置である。スタートチャッカー（始動入賞装置）３０ｄを遊技球が通過したことが検出されると、表示される図柄が所定時間だけ変動し、遊技球のスタートチャッカー（始動入賞装置）３０ｄの通過時点において抽選された抽選用乱数値により決定される停止図柄をＬＣＤに表示して停止するようになっている。アタッカー３０ｅは、前方に開放可能な開閉板を備える。ＬＣＤの変動停止後の図柄が「７７７」などの当り図柄のとき、「大当り」と称する特別遊技が開始され、アタッカー３０ｅの開閉板が予め定めた回数だけ開放されるようになっている。アタッカー３０ｅの開閉板が開放された後、所定時間が経過し、又は所定数の遊技球が入賞すると開閉板が閉じる。
【００３０】
４２は、入賞判定部４０ａの信号を受けて入賞口３０ｂ〜３０ｄの遊技球通過に応じた及び／又はこれによる抽選・判定の結果に応じた遊技球払出装置４３を制御する払出制御部である。
４３は、遊技利益として入賞口３０ｂ〜３０ｄの遊技球通過に応じた及び／又はこれによる抽選・判定の結果に応じた所定数の遊技球を払出す駆動源を備えた遊技球払出装置である。
【００３１】
４０ｂは、制御部４０にて生成した処理情報を得ることにより、光の点滅・音響の発生などの演出を含む所定の出力態様処理をさせる制御を行う副制御部（「サブ基板」とも呼ばれる）である。副制御部４０ｂは、第１電飾制御部４４−１と第２電飾制御部４４−２などの周辺基板へシリアルデータを送信するとともに、周辺基板（第２電飾制御部４４−２）からループバックされたシリアルデータを受信しデータに異常がないかどうか判断するシリアル通信部４０Ｓを含む。
【００３２】
シリアル通信部４０Ｓは、第１電飾制御部４４−１と第２電飾制御部４４−２などの周辺基板へ送信すべきデータを格納している送信データバッファ４０Ｓ−１、送信データバッファ４０Ｓ−１からデータを読み出し当該データをシリアルデータに変換して送り出すパラレル−シリアル変換部４０Ｓ−２、送信データバッファ４０Ｓ−１から読み出して送信したデータを格納する送信済データ格納レジスタ４０Ｓ−３、第２電飾制御部４４−２から戻されたシリアルデータ（周辺基板からループバックされたシリアルデータ）をパラレルデータに変換するループバックシフトレジスタ４０Ｓ−４、変換されたパラレルデータを格納するループバックレジスタ４０Ｓ−５、送信済データ格納レジスタ４０Ｓ−３のデータとループバックレジスタ４０Ｓ−５のデータを比較する比較部４０Ｓ−６及び比較部４０Ｓ−６の出力に基づきエラー報知を行う報知部４０Ｓ−７を含む。シリアル通信部４０Ｓの動作については、後に詳しく説明する。
【００３３】
４４は、遊技盤１０あるいは遊技機筐体に設けられたランプ・電飾５２ａなどを点灯制御するための電飾制御部である。図４の例では、第１電飾制御部４４−１と第２電飾制御部４４−２の２つを備えている。これら電飾制御部や音響制御部４６は、ＣＰＵを含む副制御部４０ｂに接続される周辺基板であり、副制御部４０ｂのＣＰＵからデータを受信する受信部（受信側の装置）でもある。以下の説明において、第１電飾制御部４４−１と第２電飾制御部４４−２を、周辺基板あるいは受信部（受信側の装置）と表現することがある。本発明の実施の形態は、電飾制御部以外にも、例えば音響制御部に対しても適用することができ、また、ｎを２以上の整数として、ｎ個（ｎ段）の周辺基板あるいは受信部（受信側の装置）に適用することができる。図４はあくまで一例である。
【００３４】
図４において、第１電飾制御部４４−１と第２電飾制御部４４−２はチェイン接続かつループバック接続されている。すなわち、シリアル通信部４０Ｓからのデータは、まず第１電飾制御部４４−１で受信されここで処理される。そして、第１電飾制御部４４−１は受信したデータをそのままのかたちで第２電飾制御部４４−２へ送る（転送する）。当該データは第２電飾制御部４４−２で受信されここで処理されるとともに、第２電飾制御部４４−２は受信したデータをそのままのかたちでシリアル通信部４０Ｓへ戻す。
【００３５】
チェイン接続とは、ｎ個（ｎ段）の周辺基板が鎖状に連結（接続）されていることである。ループバック接続とは、シリアル通信部４０Ｓ及びｎ個（ｎ段）の周辺基板を含めて、それらの接続が環状になっていることであり、言い換えれば、チェイン接続の末端に位置する周辺基板の出力が送信元であるシリアル通信部４０Ｓに戻されることである。
【００３６】
なお、周辺基板をチェイン接続かつループバック接続することは、副制御部４０だけでなく、制御部４０についても適用することができる。例えば、制御部４０に関して、表示制御部４１と払出制御部４２をチェイン接続かつループバック接続するようにしてもよい。以下において、便宜上、副制御部４０ｂの接続を例にとり説明を加える。
【００３７】
４６は、遊技盤１０あるいは遊技機筐体に設けられたスピーカ５２ｂを通じて効果音・音声を発生させる音響制御部である。
【００３８】
遊技球が遊技領域に設けられた入賞装置３０ｂ〜３０ｄには、それぞれ内部に球通過検出器（例えばスイッチ）２０ｂ〜２０ｄが設けられ、遊技球の通過を検出できるようになっている。いずれかの入賞装置３０ｂ〜３０ｄの位置を通過すると、これを球通過検出器２０ｂ〜２０ｄが検出し、これを受けて入賞判定部４０ａが所定の抽選・判定処理を行う。例えば、球通過検出器２０ｂがスルーチャッカー（入賞チャッカー）３０ｂを通過した遊技球を検知したとき、所定の抽選を行い、当選したときはスタートチャッカー（始動入賞装置）３０ｄを所定時間開放する。すなわち、スタートチャッカー（始動入賞装置）３０ｄの左右両側に互いに対向して設けられた一対の可動片を、それぞれ外側へ開放させる。併せて当選の旨を可変表示装置（センター役物）３０ａに表示する。そして、遊技球がスタートチャッカー（始動入賞装置）３０ｄを通過したことを検知したとき、所定の抽選を行い、当選したときはアタッカー３０ｅの大入賞装置を開放する。
【００３９】
図５は、副制御部４０ｂのハードウエア構成の説明図である。図４の副制御部４０ｂは、実際には図５のハードウエア構成で実現される。すなわち、複数のビット（配線）からなるＢＵＳに、ＣＰＵ（処理部）、ＲＯＭ（不揮発性記憶部）、メモリＭ（読み出し及び書き込み可能な記憶部、ＲＡＭ）及びＩ／Ｏ（入出力装置）が接続されている。図４の副制御部４０ｂで実行される遊技に係る処理は、図５のＲＯＭに予め記憶されたプログラムに従ってＣＰＵが動作することで実行される。図４のシリアル通信部４０Ｓの処理も同じである。ＣＰＵは、処理を行う際に各種データをメモリＭに記憶させ、必要に応じて読み出し、処理を行い、必要に応じて再度記憶する、といった処理を行う。メモリＭはバッテリバックアップを受けていることがあり、この場合は電源断の間でもその記憶内容は保持されている。
シリアル通信部４０Ｓは、ＣＰＵがプログラムを実行することによりソフトウエアで、あるいは、複数のＩＣを組み合わせることによりハードウエアで実現される。
【００４０】
図６は、制御部４０に関するチェイン接続かつループバック接続の具体的な接続図を示す。ＩＮＶはインバータ（ＮＯＴゲート）である。ＳＰ１ａ〜ＳＰ２ｃは、それぞれシリアル−パラレル変換（直列並列変換）ＩＣを示す。説明の便宜上、以下において、シリアル−パラレル変換ＩＣのことをその符号で示すこととし、「シリアル−パラレル変換ＩＣ」の記載は省略する（他のＩＣ・要素についても記載を省略することがある）。
【００４１】
ＳＰ１ａ〜ＳＰ１ｃは、図４の第１電飾制御部４４−１に含まれるＩＣであり、ＳＰ２ａ〜ＳＰ２ｃは、同図の第２電飾制御部４４−２に含まれるＩＣである。第１電飾制御部４４−１と第２電飾制御部４４−２はそれぞれ３つのＩＣを含み、これらのＩＣは各制御部内部で直列に接続（チェイン接続）されている。第２電飾制御部４４−２でチェイン接続されているＩＣのうちの末端のＩＣ（ＳＰ２ｃ）の出力（Ｑ’Ｈ）は、シリアル通信部４０Ｓの受信端（ＲｘＤ）に戻されている（ループバック接続）。
【００４２】
第１電飾制御部４４−１と第２電飾制御部４４−２はそれぞれ３つのＩＣを含み、各ＩＣの出力は８ビットであるから、各制御部におけるデータは３×８ビット＝２４ビットである。以下の説明では、２４ビットをひとつの単位（１ワード）として扱うことにする。この例では、クロックの１周期で１ビットのシリアルデータが伝送されるとして、クロックの２４周期で１ワード（２４ビット）が揃うことになる。一般的には、１ワードを単位として、後述の受信データと送信データの比較が行われることになる。
【００４３】
なお、上記は一例であって、本発明の実施の形態はこれに限定されないのは言うまでもない。例えば、ＩＣごとに８ビットを１ワードとすることもできる。あるいは、１ビットを１ワードとしてもよい。この場合は、クロックの１周期ごとに後述の受信データと送信データの比較を行うようになる。
【００４４】
図６のＣＰＵの信号（端子）について説明を加える。/LATCHは、各ＩＣのデータ（ワード）を更新するための更新信号（端子）である。２４ビットを１ワードとする場合は、クロックの２４周期ごとに/LATCHが発生する。SCLKはクロック（端子）である。SCLKは、例えば水晶発振器により安定した繰返し周期一定の信号が供給される。繰り返し周期は予め定められている。TxDはシリアル送信データ（端子）である。TxDは、チェイン接続されている最初の周辺基板の先頭のＩＣの入力端子に接続される。RxDはシリアル受信データ（端子）である。RxDは、チェイン接続されている最後の周辺基板の末端のＩＣの出力端子に接続される。
【００４５】
各ＩＣについて、図７を参照して説明を加える。
各ＩＣは、８つのＤタイプフリップフロップＤＦＦ１と、８つのＤタイプフリップフロップＤＦＦ２と、８つのバッファＢＵＦとを含む。８つのＤＦＦ１は８ビットのシフトレジスタを構成する。８つのＤＦＦ２は８ビットのストレージレジスタを構成する。８つのＢＵＦはストレージレジスタの出力を制御する（出力するか出力しないか（Ｌ又はＨレベルを出力するかハイインピーダンス状態にするか））ものである。各ＩＣは他にも複数のバッファ（ＮＯＴゲート）を含むが、これらの説明は省略する。
【００４６】
シフトレジスタとは、シリアルデータをパラレルデータに変換するものである。ストレージレジスタとは、変換されたパラレルデータを保持するものである。
【００４７】
ＤＦＦ１のＲ端子はリセット端子、Ｄ端子はデータ入力端子、Ｑ端子はデータ出力端子、ＳＣＫはクロック入力端子である。ＤＦＦ２のＤ端子はデータ入力端子、Ｑ端子はデータ出力端子、ＲＣＫはストレージレジスタへのデータのストア端子である。
【００４８】
各ＩＣのＱＡ〜ＱＨは、それぞれ８つのＤＦＦ２のＱ端子に接続されたパラレルデータの出力端子である。ＱＨ’は末端のＤＦＦ１の出力端子であり、これが次段のＩＣの入力端子に接続される。ＳＩ端子（図６ではＳＥＲ端子）は入力端子であり、これが初段のＤＦＦ１の入力端子Ｄに接続される。ＳＣＫ端子はクロックの入力端子であり、これは８つのＤＦＦ１のＳＣＫ端子の全部に接続される。／ＳＣＬＲ端子はシフトレジスタのクリア端子であり、これは８つのＤＦＦ１のＲ端子の全部に接続される。なお、図６の接続においては、／ＳＣＬＲ端子は使用されていない（電源電圧にプルアップされている）。ＲＣＫ端子はストレージレジスタへのデータのストア端子であり、これは８つのＤＦＦ２のＲＣＫ端子の全部に接続される。／Ｇ端子はストレージレジスタの出力イネーブル端子であり、これは８つのＢＵＦの制御端子の全部に接続される。なお、図６の接続においては、ＳＰ１ａ〜ＳＰ１ｃについては／Ｇ端子は使用されていない（接地され、常に出力が有効になっている）。ＳＰ１ａ〜ＳＰ１ｃについては/LATCHの反転出力が／Ｇ端子に入力されている。
【００４９】
ＲＣＫ端子はシリアル通信部４０Ｓの/LATCHに接続されている。ＲＣＫ端子は、予め定められたワード単位で、例えば２４ビット（クロックの２４周期）ごとに信号を受け、これに従ってシフトレジスタの内容をストレージレジスタに転送させる。なお、１ワード＝２４ビットつまり１サイクル＝クロックの２４周期は一例である（このことについては前述した）。
【００５０】
図８〜図１０は、本発明の実施の形態に係るループバック構造による受信データと送信データの比較処理の説明図である。図１１は、当該比較処理のタイミングチャートである。これらの図面を参照して、本発明の実施の形態の動作を説明する。
【００５１】
図８などでは、ループバックシフトレジスタ４０Ｓ−４と報知部４０Ｓ−７の表示は省略している。
【００５２】
図８〜及びその説明においては、第１電飾制御部４４−１、第２電飾制御部４４−２に代えて周辺基板Ａ、周辺基板Ｂという表現を用いる。図８〜図１０において、４つ連続している四角はバッファ又はレジスタを示し、左側からデータが入力され、右側からデータが出て行く。サイクルが進むごとにデータがひとつ右側の四角に移る。
【００５３】
図１１では、データの送信を「サイクル」を単位として示している。ひとつのサイクルで１ワードのデータが伝送される。正確には、ひとつのサイクル、例えばクロックの２４周期において２４ビットのデータが送信され、その最後のクロック（全２４ビットのデータが揃ったタイミング）に同期して更新信号/LATCHが出力され、シフトレジスタＤＦＦ１のデータがストレージレジスタＤＦＦ２に取り込まれる。図１１において、Ａ〜Ｄの符号を含む四角形は、それに対応するサイクルにおいてＡ〜Ｄのワードのデータがシリアル伝送され、その最後（時間軸が右を向いているとしてその右端）でデータがストレージレジスタＤＦＦ２に取り込まれることを意味する。比較部４０Ｓ−６によるデータの比較は、データがストレージレジスタＤＦＦ２に取り込まれてから行われる。
【００５４】
図１１は６つのサイクルｋ〜（ｋ＋５）を示している。サイクルｋ〜（ｋ＋３）にかけてシリアル通信部４０ＳからデータＡ〜Ｄがそれぞれ送信される。サイクル（ｋ＋２）〜（ｋ＋５）にかけてループバックレジスタ４０Ｓ−５にデータＡ〜Ｅが格納される。なお、データＥは、不具合によりデータＤが化けたものである。
【００５５】
図８（ａ）は、送信データバッファ４０Ｓ−１に送信すべき４つ（これは一例である）のデータＡ〜Ｄが格納された状態を示す。データの送信前なので、周辺基板Ａ、Ｂ、送信済データ格納レジスタ及びループバックレジスタ４０Ｓ−５にはデータＡ〜Ｄが存在していない。
【００５６】
図８（ｂ）は、データＡ及びＢが送信された状態を示す。図１１のサイクル（ｋ＋１）のタイミング（正確にはその右端でデータの取り込みが行われたタイミング）に相当する。この状態では、送信データバッファ４０Ｓ−１にはデータＣとＤが残り、送信されたデータＡとＢが送信済データ格納レジスタ４０Ｓ−３に格納されている。送信されたデータＡとＢは、周辺基板ＡのストレージレジスタＤＦＦ２にも格納される。周辺基板ＢのストレージレジスタＤＦＦ２にはデータＡのみが格納されている。これは、図１１に示すように、周辺基板ＡがデータＢを受信しているときに、周辺基板Ａは周辺基板ＢへデータＡを送信するからである。言い換えれば、周辺基板Ｂとシリアル通信部４０Ｓの間にひとつの周辺基板が存在しているためである。一般的に、間にｎ個（ｎ段）の周辺基板が存在するとき、データの伝送はｎサイクルだけ遅れる。
図９は、シリアル通信部４０ＳからデータＢを送信し、周辺基板ＡからデータＡを送信しているとき状態を示す。図９は、図８（ａ）と図８（ｂ）の中間の状態を示している。
【００５７】
図８（ｃ）は、データＡ〜Ｄの全部が送信された状態を示す。図１１のサイクル（ｋ＋３）のタイミングに相当する。ここで、データＤをシリアル通信部４０Ｓから周辺基板Ａへ伝送する途中で、ワイヤハーネスの断線、コネクタの接触不良、ＩＣ不良などの不具合によりデータＤを正しく送ることが出来ず、誤ったデータＥが送られたとする。周辺基板ＡのストレージレジスタＤＦＦ２には誤ったデータＥが格納される。また、図１１に示すように、誤ったデータはサイクル（ｋ＋４）において、周辺基板Ａから周辺基板Ｂへ送られる。
【００５８】
図８（ｄ）は、図１１のサイクル（ｋ＋５）における状態を示す。データＡ〜Ｄの全てが周辺基板ＡとＢのストレージレジスタに格納されているとともに、ループバックされたデータがループバックレジスタ４０Ｓ−５に格納されている。このタイミングにおいて、比較部４０Ｓ−６は、データＥがデータＤと一致しないことから、シリアル伝送が正しく行われなかったと判定し、報知部４０Ｓ−７を通じてエラー報知を行う。
【００５９】
比較部４０Ｓ−６は、サイクルごとに比較を行う。その際、図１１の矢印で示すように、あるサイクルを基準として（例えばサイクル（ｋ＋５））、ループバックレジスタ４０Ｓ−５に格納されているデータを、その２つ前のサイクル（例えばサイクル（ｋ＋３））で送信されたデータと比較する。データ伝送が正しく行われていれば、シリアル送信部４０Ｓから送出されたデータは、２サイクル後にループバックされる。遅延を示す数字「２」サイクルは、周辺基板の数に対応している。したがって、一般的には、直列に接続されている周辺基板の数がｎ個（ｎ段）であるとき、比較部４０Ｓ−６は、ループバックされたデータを、ｎサイクル前の送信済データと比較する。
【００６０】
比較部４０Ｓ−６は、シリアルデータ送信を行うごとに上述のデータの比較を行う。なお、特定のタイミング、例えば、電源投入時の初期設定のタイミングにおいてのみ比較を行うようにしてもよい。
【００６１】
発明の実施の形態によれば、シリアル通信部から周辺基板へデータを転送しつつ、当該データをシリアル通信部へ戻すループバック構造を採用するとともに、ループバックされたデータを送信済データと比較することで、シリアルデータが正しく伝送されたかどうか判定することができる。これにより、シリアル通信における不具合を検出することができる。
【００６２】
発明の実施の形態によれば、シリアル通信における不具合を検出するための専用の部材（専用のワイヤハーネスや不具合検出回路）を必要とせず、コストを抑えることができる。
【００６３】
なお、以上の説明では、周辺基板の数としてｎ＝２を例示したが、ｎ＝３，４，５、・・・でもよいのは言うまでもない。周辺基板が複数の場合は、それらは直列に接続され、シリアル通信部から見て末端に位置する周辺基板から、シリアル通信部でデータが戻されることが必要である。
【００６４】
また、ｎ＝１の場合にも適用できる。この場合は、周辺基板の入力端と出力端を、それぞれ、シリアル通信部の出力端と入力端に接続する。
【００６５】
末端に位置する周辺基板４４−２の出力をシリアル通信部４０Ｓに戻すためには、それらの間を接続するワイヤハーネスを用意すればよい。しかし、それではワイヤハーネスが１本増えることになり不経済である。これに対し、図１２のように構成すれば、ごく短いワイヤハーネス（あるいはジャンパ）を用意するだけですみ、経済的である。しかも、各周辺基板の物理的インタフェース（コネクタの形状や端子の配置など）は同じであるので、各周辺基板を任意の順番でチェイン接続することもできる。
【００６６】
図１２（ａ）は、シリアル通信部４０Ｓにひとつの周辺基板４４−１を接続した例を示す（シフトレジスタＳＰ１ｃ、ＳＰ２ｃの表示は省略している）。周辺基板４４−１は、シフトレジスタＳＰ１ａの入力端と接続される端子を含む入力用コネクタＣＩと、シフトレジスタＳＰ１ｂの出力端と接続される端子を含む出力用コネクタＣＯと、入力用コネクタＣＯの他の端子と接続される端子を含むループバック用コネクタＣＬと、入力用コネクタＣＩの他の端子とループバック用コネクタＣＬの端子を接続する配線Ｗとを含む。配線Ｗは、例えばプリント基板のパターンで実現される。
【００６７】
第１ハーネスＨ１が、シリアル通信部４０ｂのコネクタ（図示せず）と周辺基板４４−１の入力用コネクタＣＩを接続することで、シリアル通信部４０ｂのパラレル−シリアル通信部４０Ｓ−２の出力端と周辺基板４４−１のシフトレジスタＳＰ１ａの入力端が接続される。
【００６８】
第２ハーネスＨ２が、周辺基板４４−１の出力用コネクタＣＯとループバック用コネクタＣＬを接続することで、シリアルデータがシリアル通信部４０Ｓへ戻される。なお、第２ハーネスＨ２は２つのコネクタＣＯとＣＬを接続する程度の短いもので足りる。第２ハーネスＨ２は、いわゆるジャンパのようなものでもよい。
【００６９】
第２ハーネス、ワイヤＷ及び第１ハーネスがループバック接続を構成する。
【００７０】
図１２（ｂ）は、シリアル通信部４０Ｓに複数の周辺基板４４−１と４４−２を接続した例を示す。チェイン接続において両端に位置する周辺基板の接続は、図１２（ａ）と同じである。すなわち、第１ハーネスＨ１が、シリアル通信部４０ｂと周辺基板４４−１の入力用コネクタＣＩを接続し、第２ハーネスＨ２が、周辺基板４４−２の出力用コネクタＣＯとループバック用コネクタＣＬを接続している（図１２（ｂ）においてハーネスＨ１とＨ２の表示は省略している）。
【００７１】
第３ハーネスＨ３が、隣接する２つの周辺基板の間を接続する。すなわち、一方の周辺基板４４−１の出力用コネクタＣＯ及びループバック用コネクタＣＬと他方の周辺基板４４−２の入力用コネクタＣＩを接続している。
【００７２】
図１２の構成によれば、周辺基板を任意の順番でチェイン接続できるとともに、ループバック用のワイヤハーネスの費用を低減することができる。
【００７３】
以上の説明において、弾球遊技機（パチンコ機）を例にとり説明したが、本発明の実施の形態は、回胴式遊技機（スロットマシン）にも適用することができ、その作用効果の点で異なることがない。
【００７４】
本発明は、以上の実施の形態に限定されることなく、特許請求の範囲に記載された発明の範囲内で、種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることは言うまでもない。
【図面の簡単な説明】
【００７５】
【図１】遊技機の表面構造を示す斜視図である。
【図２】遊技機の裏面構造を示す斜視図である。
【図３】遊技者から見た盤面の様子を示す図（正面図）である。
【図４】発明の実施の形態に係る遊技機の機能ブロック図である。
【図５】制御部のハードウエア構成の説明図である。
【図６】発明の実施の形態に係るチェイン接続とループバック接続の具体例を示す図である。
【図７】シリアル−パラレル変換ＩＣのブロック図である。
【図８】発明の実施の形態に係るシリアル通信の説明図である。
【図９】発明の実施の形態に係るシリアル通信の説明図である（続き）。
【図１０】発明の実施の形態に係るシリアル通信の説明図である（続き）。
【図１１】発明の実施の形態に係るシリアル通信の説明図（タイミングチャート）である。
【図１２】発明の実施の形態に係るシリアル通信部と周辺基板を接続するハーネスの説明図である。
【符号の説明】
【００７６】
４０    制御部
４０ｂ  副制御部
４０Ｓ  シリアル通信部
４０Ｓ−１  送信データバッファ
４０Ｓ−２  パラレル−シリアル変換部
４０Ｓ−３  送信済データ格納レジスタ
４０Ｓ−４  ループバックシフトレジスタ
４０Ｓ−５  ループバックレジスタ
４０Ｓ−６  比較部
４０Ｓ−７  報知部
４４−１    第１電飾制御部（周辺基板）
４４−２    第２電飾制御部（周辺基板）
ＩＮＶ    インバータ（ＮＯＴゲート）
ＳＰ１ａ〜ＳＰ１ｃ  シリアル−パラレル変換（直列並列変換）ＩＣ
ＳＰ２ａ〜ＳＰ２ｃ  シリアル−パラレル変換（直列並列変換）ＩＣ
ＤＦＦ１    シフトレジスタ
ＤＦＦ２    ストレージレジスタ
ＣＩ    入力用コネクタ
ＣＯ    出力用コネクタ
ＣＬ    ループバック用コネクタ
Ｗ    ワイヤ（プリント基板のパターン）
Ｈ１〜Ｈ３  ハーネス
【図１】
2010005055.tif 000003
【図２】
2010005055.tif 000004
【図３】
2010005055.tif 000005
【図４】
2010005055.tif 000006
【図５】
2010005055.tif 000007
【図６】
2010005055.tif 000008
【図７】
2010005055.tif 000009
【図８】
2010005055.tif 000010
【図９】
2010005055.tif 000011
【図１０】
2010005055.tif 000012
【図１１】
2010005055.tif 000013
【図１２】
2010005055.tif 000014