(57)【要約】【課題】位相補正量に基づいてベースバンド信号、又は搬送波の位相を回転させる無線送信機の位相補正装置において、位相補正量の算出のための回路設計を容易にすること。【解決手段】入力される第１ベースバンド信号（Ｉ，Ｑ）と、電力増幅器の無線信号出力の帰還信号を第１搬送波信号により復調して得られる第２ベースバンド信号（Ｉ’，Ｑ’）との位相差が位相差検出器１０において検出される。このとき、位相差の検出は、第１ベースバンド信号と第２ベースバンド信号を乗算して得られる所望のアナログ信号をディジタル変換し、ディジタルデータに基づいて行われる。【選択図】図２
2010213153.tif 000002
【特許請求の範囲】
【請求項１】
第１ベースバンド信号に基づいて第１無線信号を得る無線送信機の位相補正装置であって、
前記第１無線信号の一部を取り出した帰還信号を第１搬送波信号により復調して、第２ベースバンド信号を生成する復調器と、
前記第１ベースバンド信号と前記第２ベースバンド信号の差分信号を第２搬送波信号により変調して、第２無線信号を出力する変調器と、
前記第２無線信号を増幅して前記第１無線信号を得る電力増幅器と、
前記第１ベースバンド信号と前記第２ベースバンド信号の位相差を検出する位相差検出器と、
前記位相差を目標位相補正量として、前記第１ベースバンド信号、前記第２ベースバンド信号、第１搬送波信号、又は第２搬送波信号のいずれかの位相を回転させる位相回転器と、
を備え、
前記位相差検出器は、前記第１ベースバンド信号と前記第２ベースバンド信号を乗算して得られる所望のアナログ信号をディジタル変換し、ディジタルデータに基づいて前記位相差を検出することを特徴とする、無線送信機の位相補正装置。
【請求項２】
前記位相差検出器は、
前記所望のアナログ値をディジタルデータに変換するシグマデルタ型アナログ／ディジタル変換器と、
前記変換器の出力ビットを積算するカウンタと、
前記カウンタのカウント値をアドレスとして参照し、前記目標位相補正量に相当する位相角の三角関数値が読み出されるメモリと、
を備えた、請求項１に記載の無線送信機の位相補正装置。
【請求項３】
第１ベースバンド信号に基づいて第１無線信号を得る無線送信機の歪補償装置であって、
前記第１無線信号の一部を取り出した帰還信号を第１搬送波信号により復調して、第２ベースバンド信号を生成する復調器と、
前記第１ベースバンド信号と前記第２ベースバンド信号の差分信号を第２搬送波信号により変調して、第２無線信号を出力する変調器と、
前記第２無線信号を増幅して前記第１無線信号を得る電力増幅器と、
を備え、
前記第１ベースバンド信号を伝達する第１信号ラインと、前記第２ベースバンド信号を伝達する第２信号ラインとが接続される第１ノードにおいて、所望の特性の第１ローパスフィルタが設定される、
無線送信機の歪補償装置。
【請求項４】
前記復調器は、第２ベースバンド信号を生成する２個の第１復調器及び第２復調器を備え、
前記第１復調器からの第２ベースバンド信号が前記第２信号ラインに与えられ、前記第２復調器からの第２ベースバンド信号が前記位相差検出器へ供給され、
前記第２復調器からの第２ベースバンド信号に対して、前記第１ローパスフィルタと異なる特性の第２ローパスフィルタが設定される、
請求項３に記載の無線送信機の歪補償装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線送信機に用いられる位相補正技術、無線送信機において無線信号を増幅する電力増幅器の歪補償技術に関する。
【背景技術】
【０００２】
無線送信用の電力増幅器の出力信号の線形性には一般に限界があり、特に入力信号のレベルが大きいときに利得の低下が生ずる（線形性歪）。このような線形性歪を補償するための回路として、カーテシアンフィードバック(Cartesian Feedback)型歪補償装置が知られている。カーテシアンフィードバック型歪補償装置が理想的に機能したならば、電力増幅器の出力信号において高い線形性が得られる。
【０００３】
カーテシアンフィードバック型歪補償装置では、電力増幅器の出力信号が取り出されて入力側へフィードバックされる。このとき、例えばアンテナ負荷の影響や、方向性結合器、復調器の伝播遅延等に伴うフィードバック系の位相変化が生ずる。よって、カーテシアンフィードバック型歪補償装置を有効に動作させるためには、このフィードバック系の位相変化を補正する必要がある。
【０００４】
かかる観点から、非特許文献１、２には、カーテシアンフィードバック型歪補償装置に適用される位相補正装置が開示されている。図１に、この位相補正装置の要部を示す。
【０００５】
以下、従来の位相補正装置について、図１を参照して説明する。図１に示す位相補正装置は、電力増幅器２、方向性結合器３、局部発振器４、直交復調器５、位相差検出器６、位相回転器７、直交変調器８を含む。
図１に示す位相補正装置では、電力増幅器２の出力信号（ＲＦ信号）が方向性結合器３により取り出され（フィードバックされ）、直交復調器５によりベースバンド信号（Ｉ’，Ｑ’の複素信号）が生成される。位相差検出器６は、位相回転器７に入力されるベースバンド信号（Ｉ，Ｑの複素信号）と、直交復調器５から出力されるベースバンド信号（Ｉ’，Ｑ’の複素信号）の位相差を検出し、検出した位相差を目標位相補正量として位相回転器７に与える。位相回転器７は、ベースバンド信号（Ｉ，Ｑの複素信号）を、与えられた目標位相補正量だけ位相回転させる。
【０００６】
ここで、位相差検出器６では、以下のとおり位相差が検出される。
ベースバンド信号（Ｉ，Ｑ）のＩ−Ｑ平面における振幅、位相をそれぞれｒ，θとし、ベースバンド信号（Ｉ’，Ｑ’）のＩ−Ｑ平面における振幅、位相をそれぞれｒ’，θ’とすると、位相差検出器６は先ず、下記式（１）に示す演算を行う。
【数１】
2010213153.tif 000003
【０００７】
位相差検出器６ではさらに、上記式（１）のdθ/dtを積分してθ（目標位相補正量）を算出する。位相回転器７では、ベースバンド信号（Ｉ，Ｑ）に対して、位相差検出器６で算出されたθだけ位相回転を行う。なお、位相差検出器６では、θそのものを位相回転器７へ与える必要はなく、その三角関数値(sinθ, cosθ)を与えればよい。上述した構成により、図１に示す位相補正装置では、フィードバック系における位相変化が補正されうる。
【先行技術文献】
【非特許文献】
【０００８】
【非特許文献１】Joel L. Dawson, Thomas H. Lee, “Automatic Phase Alignment for a Fully Ｉｍtegrated Cartesian Feedback Power Amplifier System”, ISSCC2003 (IEEE Ｉｍtl. Solid-State Circuit Conference)
【０００９】
【非特許文献２】Joel L. Dawson, Thomas H. Lee, “Automatic Phase Alignment for a Fully Ｉｍtegrated Cartesian Feedback Power Amplifier System”, IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL 38, NO.12, DECEMBER 2003
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ところで従来の位相補正装置は、基本的にはすべてアナログ回路で設計されてきた。その場合、特に目標位相補正量を検出する位相差検出器では、高精度なアナログ回路が必要となるが、広帯域の信号に対応した回路設計が困難であるという虞がある。よって、目標位相補正量に基づいてベースバンド信号、又は搬送波信号の位相を回転させる無線送信機の位相補正装置において、目標位相補正量の算出のための回路設計を容易にすることが課題である。
【課題を解決するための手段】
【００１１】
第１の観点は、第１ベースバンド信号に基づいて第１無線信号を得る無線送信機の位相補正装置である。この位相補正装置は、第１無線信号の一部を取り出した帰還信号を第１搬送波信号により復調して、第２ベースバンド信号を生成する復調器と、第１ベースバンド信号と第２ベースバンド信号の差分信号を第２搬送波信号により変調して、第２無線信号を出力する変調器と、第２無線信号を増幅して第１無線信号を得る電力増幅器と、第１ベースバンド信号と第２ベースバンド信号の位相差を検出する位相差検出器と、位相差を目標位相補正量として、第１ベースバンド信号、第２ベースバンド信号、第１搬送波信号、又は第２搬送波信号のいずれかの位相を回転させる位相回転器と、を備える。そして、位相差検出器は、第１ベースバンド信号と第２ベースバンド信号を乗算して得られる所望のアナログ信号をディジタル変換し、ディジタルデータに基づいて前記位相差を検出する。
【００１２】
好ましくは、位相差検出器は、所望のアナログ値をディジタルデータに変換するシグマデルタ型アナログ／ディジタル変換器と、この変換器の出力ビットを積算するカウンタと、カウンタのカウント値をアドレスとして参照し、目標位相補正量に相当する位相角の三角関数値が読み出されるメモリと、を備える。
【発明の効果】
【００１３】
目標位相補正量に基づいてベースバンド信号、又は搬送波信号の位相を回転させる無線送信機の位相補正装置において、ディジタル処理により目標位相補正量が算出できるため、回路設計が容易となる。
【図面の簡単な説明】
【００１４】
【図１】従来の位相補正装置の要部を示すブロック図。
【図２】実施形態の位相補正装置の要部を示すブロック図。
【図３】実施形態の位相補正装置をＣＭＯＳで構成する場合の全体構成を示すブロック図。
【図４】実施形態の位相補正装置における位相差検出器の全体構成を例示する図。
【図５】実施形態においてディジタル処理部の構成例を示すブロック図。
【図６】実施形態において１ビット量子化器の構成例を示す回路図。
【図７】実施形態において位相回転器の構成の一例を示す回路図。
【図８】実施形態においてローパスフィルタ機能を説明するための図。
【発明を実施するための形態】
【００１５】
以下の実施形態では特に、電力増幅器のカーテシアンフィードバック型歪補償装置（以下、歪補償装置）と、この歪補償装置に適用される位相補正装置とについて説明する。
【００１６】
（１）歪補償装置の全体構成
以下、本実施形態の歪補償装置の全体構成について図２を参照して説明する。図２は、本実施形態の歪補償装置の要部の全体構成を示すブロック図である。図２に示す位相補正装置は、位相差検出器１０、位相回転器１４、直交復調器（ＤＥＭ）３０、減算器３８、直交変調器（ＭＯＤ）４０、電力増幅器（ＰＡ）９０、局部発振器９１、方向性結合器９３、を含む。位相差検出器１０及び位相回転器１４は、本実施形態の位相補正装置を構成する。
図２において、局部発振器９１で生成される搬送波信号は直交変調器４０へ与えられる。局部発振器９１で生成される搬送波信号は、位相回転器１４により位相回転させられた上で直交復調器３０へ与えられる。
【００１７】
図２に示す歪補償装置では、電力増幅器９０の出力ＲＦ信号（ＲＦ＿ＯＵＴ）が方向性結合器９３により取り出され、直交復調器３０によりベースバンド信号（Ｉ’，Ｑ’の複素信号）が生成される。このベースバンド信号（Ｉ’，Ｑ’の複素信号）は、減算器３８へフィードバックされる。これにより、カーテシアンフィードバック回路が形成される。
また、フィードバックされるベースバンド信号（Ｉ’，Ｑ’の複素信号）は、入力されるベースバンド信号（Ｉ，Ｑの複素信号）とともに位相差検出器１０に入力される。
【００１８】
本実施形態の無線送信機において、位相差検出器１０は、入力されるベースバンド信号（Ｉ，Ｑの複素信号）と、フィードバックされるベースバンド信号（Ｉ’，Ｑ’の複素信号）に基づいて位相差を検出し、検出した位相差を目標位相補正量として位相回転器１４に与える。後述するように、位相差検出器１０は、Ａ／Ｄ(Analogue / Digital)変換器を含み、ディジタル処理により位相差を検出する。なお、位相差の検出原理は、非特許文献１に開示されているものと同様である。
位相回転器１４は、局部発振器９１からの直交復調器３０に対する搬送波信号を、位相差検出器１０から与えられる目標位相補正量だけ回転させる。これによって、フィードバック系で生ずる位相変化が補正され、カーテシアンフィードバック型歪補償装置が有効に機能するようになる。
【００１９】
（２）ＣＭＯＳ構成の歪補償装置の構成例
次にＣＭＯＳ構成の歪補償装置の構成例について、図３を参照して説明する。図３は、実施形態のカーテシアンフィードバック型歪補償装置に対する歪補償装置をＣＭＯＳで構成する場合の全体構成を示すブロック図である。なお、図３において、図２と同一の部位については同一の符号を付している。
【００２０】
図３において、位相差検出器１０に入力されるＩ信号（ベースバンド信号）の差動信号（互いに位相が反転する信号）をＩｐ，Ｉｍとし、Ｑ信号（ベースバンド信号）の差動信号をＱｐ，Ｑｍとしている。位相差検出器１０にフィードバックされるＩ’信号（ベースバンド信号）の差動信号をＩｐ’，Ｉｍ’とし、Ｑ’信号（ベースバンド信号）の差動信号をＱｐ’，Ｑｍ’としている。なお、以下の説明で言及するすべての信号において、ｐを付加した信号が正位相信号、ｍを付加した信号が逆位相信号を表す。
【００２１】
図３において、直交変調器４０に入力される搬送波信号に関し、順次９０度位相がずれた信号をそれぞれ、LOm_0，LOm_90，LOm_180，LOm_270と表記している。
直交変調器４０は、Ｉ成分を直交変調するための直交変調器４１と、Ｑ成分を直交変調するための直交変調器４２とを備える。この歪補償装置は差動信号によって動作するため、直交変調器４１ではLOm_0， LOm_180が使用され、直交変調器４２でLOm_90，LOm_270が使用される。直交変調器４１にはｄＩｐ，ｄＩｍが、直交変調器４２にはｄＱｐ，ｄＱｍが、それぞれＩ成分、Ｑ成分の差分信号として入力される。
直交変調器４１と直交変調器４２の出力信号は合成され、ＲＦレベルの差動信号ＲＦ０ｐ，ＲＦ０ｍが得られる。このＲＦの差動信号が可変利得アンプ（ＶＧＡ：Variable Gain Amplifier）９２、電力増幅器９０によって所望のレベルまで増幅されて、出力信号ＲＦ＿ＯＵＴが得られる。
【００２２】
図３において、電力増幅器９０の出力信号ＲＦ＿ＯＵＴ（シングルエンド出力）の一部が方向性結合器９３によって取り出され、ＲＦ差動信号ＲＦ１ｐ，ＲＦ１ｍへ変換される。このＲＦ差動信号ＲＦ１ｐ，ＲＦ１ｍは、直交復調器３０へ入力される。
【００２３】
図３において、直交復調器３０に入力される搬送波信号に関し、0,90,180,270度位相がずれた信号をそれぞれ、LOd_0，LOd_90，LOd_180，LOd_270と表記している。
直交復調器３０は、Ｉ成分を直交変調するための直交復調器３１，３３と、Ｑ成分を直交変調するための直交復調器３２，３４とを備える。直交復調器３１，３３は同一構成であり、直交復調器３２，３４は同一構成である。直交復調器３３，３４はそれぞれ、電力増幅器９０から取り出されたＲＦ信号(差動信号ＲＦ１ｐ，ＲＦ１ｍ)を復調し、得られたベースバンド信号を入力側へ帰還させるためのものである。一方、直交復調器３１，３２はそれぞれ、電力増幅器９０から取り出されたＲＦ信号(差動信号ＲＦ１ｐ，ＲＦ１ｍ)を復調し、得られたベースバンド信号を位相差検出器１０に与えるために設けられている。ここで、直交復調器３１，３３、並びに直交復調器３２，３４を個別に設けているのは、入力側への帰還と、位相差検出器１０への帰還とで、フィルタ特性をそれぞれ別個に調整可能とするためである。この点については後述する。
この歪補償装置は差動信号によって動作するため、直交復調器３１，３３ではLOd_0， LOd_180が使用され、直交復調器３２，３４ではLOd_90，LOd_270が使用される。これらの信号LOd_0，LOd_90，LOd_180，LOd_270は、位相回転器１４においてLOm_0，LOm_90，LOm_180，LOm_270を位相回転して生成される搬送波信号である。
【００２４】
ローパスフィルタ部２０は、Ｉ成分を処理するためのローパスフィルタ部２１と、Ｑ成分を処理するためのローパスフィルタ部２２とを備える。ローパスフィルタ部２１は、入力されるベースバンド信号のＩ成分（Ｉｐ，Ｉｍ）から、直交復調器３３から出力されるベースバンド信号のＩ成分（Ｉｐ’，Ｉｍ’）を減算する。同様に、ローパスフィルタ部２２は、入力されるベースバンド信号のＱ成分（Ｑｐ，Ｑｍ）から、直交復調器３４から出力されるベースバンド信号のＱ成分（Ｑｐ’，Ｑｍ’）を減算する。これらの減算処理は、図２の減算器３８の機能に相当する。
ローパスフィルタ部２１の減算処理によって得られるＩ成分の差動信号ｄＩｐ，ｄＩｍ（差分信号）は、直交変調器４１に入力される。ローパスフィルタ部２２の減算処理によって得られるＱ成分の差動信号ｄＱｐ，ｄＱｍ（差分信号）は、直交変調器４２に入力される。これにより、カーテシアンフィードバック回路が形成される。
ローパスフィルタ部２１，２２の構成については後述する。
【００２５】
図３において、位相差検出器１０及び位相回転器１４は、本実施形態の位相補正装置を構成する。位相差検出器１０は、第１アナログ処理部１１、第２アナログ処理部１２、ディジタル処理部１３を備える。この位相差検出器１０の具体的な構成例について以下説明する。
【００２６】
（３）位相差検出器１０の全体構成例
位相差検出器１０の全体構成の例を図４に示す。
位相差検出器１０において、第１アナログ処理部１１は、入力されるＩ信号（差動信号Ｉｐ，Ｉｍ）とフィードバックされるＱ’信号（差動信号Ｑｐ’，Ｑｍ’）のアナログ乗算（Ｉ×Ｑ’）を行う。第２アナログ処理部１２は、フィードバックされるＩ’信号（差動信号Ｉｐ’，Ｉｍ’）と入力されるＱ信号（差動信号Ｑｐ，Ｑｍ）のアナログ乗算（Ｑ×Ｉ’）を行う。
ディジタル処理部１３は、第１アナログ処理部１１と第２アナログ処理部１２の出力の差分、すなわち（Ｑ×Ｉ’−Ｉ×Ｑ’）の差動信号に基づいて、入力されるベースバンド信号とフィードバックされるベースバンド信号のＩ−Ｑ平面上の位相差（目標位相補正量）のサイン値とコサイン値を算出する。このサイン値とコサイン値は、位相回転器１４での位相回転処理に使用される。
【００２７】
図４では、第１アナログ処理部１１をギルバートセル型アナログ乗算回路により構成した例が示されている。
第１アナログ処理部１１において、差動対を形成するＰＭＯＳトランジスタｍ２，ｍ３のゲート端子にはそれぞれ、Ｉｐ，Ｉｍが入力される。ＰＭＯＳトランジスタｍ２，ｍ３のソース端子は、ＰＭＯＳトランジスタｍ１のゲート端子に与えられるバイアス電圧ｂ１によってバイアスされている。
【００２８】
ＰＭＯＳトランジスタｍ２とＮＭＯＳトランジスタｍ４のドレイン端子同士が接続され、ＰＭＯＳトランジスタｍ３とＮＭＯＳトランジスタｍ５のドレイン端子同士が接続される。ＮＭＯＳトランジスタｍ４のドレイン端子は、ＮＭＯＳトランジスタｍ４のゲート端子と接続され、さらにＮＭＯＳトランジスタｍ６のゲート端子と接続される。同様に、ＮＭＯＳトランジスタｍ５のドレイン端子は、ＮＭＯＳトランジスタｍ５のゲート端子と接続され、さらにＮＭＯＳトランジスタｍ７のゲート端子と接続される。すなわち、ＮＭＯＳトランジスタｍ４とＰＭＯＳトランジスタｍ６、及びＮＭＯＳトランジスタｍ５とＮＭＯＳトランジスタｍ７は、それぞれカレントミラー回路を構成している。これにより、ＰＭＯＳトランジスタｍ２，ｍ３のゲート端子に与えられるＩｐ，Ｉｍの電圧は、ＮＭＯＳトランジスタｍ６，ｍ７を流れる電流に変換される。
【００２９】
第１アナログ処理部１１において、ＮＭＯＳトランジスタｍ８，ｍ９が差動対を形成し、ＮＭＯＳトランジスタｍ１０，ｍ１１が差動対を形成する。ＮＭＯＳトランジスタｍ８，ｍ１１のゲート端子にはＱｐ’が入力され、ＮＭＯＳトランジスタｍ９，ｍ１０のゲート端子にはＱｍ’が入力される。よって、Ｉｐ，Ｉｍの入力に基づいて生ずる電流と、Ｑｐ’，Ｑｍ’の入力に基づいて生ずる電流とが、ＮＭＯＳトランジスタｍ８〜ｍ１１において混合される（混合電流）。
【００３０】
第１アナログ処理部１１において、ＰＭＯＳトランジスタｍ１２，ｍ１４は差動対を形成する。ＰＭＯＳトランジスタｍ１２のドレイン端子は、ＮＭＯＳトランジスタｍ８，ｍ１０のドレイン端子と接続される。ＰＭＯＳトランジスタｍ１４のドレイン端子は、ＮＭＯＳトランジスタｍ９，ｍ１１のドレイン端子と接続される。よって、上記混合電流がＰＭＯＳトランジスタｍ１２，ｍ１４に差動入力される。
ＰＭＯＳトランジスタｍ１２，ｍ１３、及びＰＭＯＳトランジスタｍ１４，ｍ１５は、それぞれカレントミラー回路を構成し、上記混合電流は、ＰＭＯＳトランジスタｍ１３，ｍ１５のドレイン端子から出力される。
【００３１】
第２アナログ処理部１２についても、上述した第１アナログ処理部１１と同様の構成をとることができる。そして、図４のノードＮ１０において、第２アナログ処理部１２の出力電流から第１アナログ処理部１１の出力電流が差し引かれ、その差分電流がディジタル処理部１３へ入力される。すなわち、ディジタル処理部１３に対して、（Ｑ×Ｉ’−Ｉ×Ｑ’）に相当する信号ＤＦｐ，ＤＦｍが入力される。
【００３２】
（４）ディジタル処理部１３の構成例
次に、ディジタル処理部１３の構成例について、図５及び図６を参照して説明する。図５は、ディジタル処理部１３の構成例を示すブロック図である。図６は、１ビット量子化器の構成例を示す回路図である。
【００３３】
図５に示すように、ディジタル処理部１３は主として、積分容量Ｃ１，Ｃ２、１ビット量子化器１３１、遅延器１３２、積分器１３３、三角関数ＲＯＭ１３４、Ｄ／Ａ変換器１３５，１３６を備える。なお、図５及び図６において、ｃｋｐ，ｃｋｍはディジタル処理部１３を動作させるためのクロック信号（ｃｋｍはｃｋｐの反転信号）である。ディジタル処理部１３において、１ビット量子化器１３１、遅延器１３２、ＮＭＯＳトランジスタｍ２０，ｍ２１、積分容量Ｃ１，Ｃ２は、１ビットΣΔ型Ａ／Ｄ変換器を構成する。
【００３４】
ディジタル処理部１３に対する差分信号ＤＦｐ，ＤＦｍによる電流入力が、それぞれ積分容量Ｃ１，Ｃ２に蓄積されるとともに、積分容量Ｃ１，Ｃ２の電圧が１ビット量子化器１３１へ入力される。
【００３５】
図６に例示する１ビット量子化器１３１は全体としては、それぞれＤＦｐ，ＤＦｍを処理する２個のＤラッチ回路で構成される。図６において、ＰＭＯＳトランジスタｍ３０とＮＭＯＳトランジスタｍ３１は、クロック信号ｃｋｐのレベルに応じて同時にオンするか、又は同時にオフする。ＰＭＯＳトランジスタｍ３２とＮＭＯＳトランジスタｍ３３は、クロック信号ｃｋｐのレベルに応じて同時にオンするか、又は同時にオフする。そして、ＰＭＯＳトランジスタｍ３０とＮＭＯＳトランジスタｍ３１がオンする期間と、ＰＭＯＳトランジスタｍ３２とＮＭＯＳトランジスタｍ３３がオンする期間とがクロック信号ｃｋｐと同期して交互に発生する。
【００３６】
１ビット量子化器１３１は４個のインバータＩＮＶ１〜４を備え、各インバータは、ゲート端子とドレイン端子同士を接続する一対のＰＭＯＳトランジスタ及びＮＭＯＳトランジスタからなる。ＤＦｐを入力するインバータＩＮＶ１と、ＤＦｍを入力するインバータＩＮＶ２は、ＰＭＯＳトランジスタｍ３０のドレイン端子とＮＭＯＳトランジスタｍ３１のドレイン端子との間で並列接続される。インバータＩＮＶ１とインバータＩＮＶ３が接続され、インバータＩＮＶ２とインバータＩＮＶ４が接続される。インバータＩＮＶ３とインバータＩＮＶ４は、ＰＭＯＳトランジスタｍ３２のドレイン端子とＮＭＯＳトランジスタｍ３３のドレイン端子との間で並列接続される。
【００３７】
１ビット量子化器１３１では、ＭＯＳトランジスタｍ３０〜ｍ３３の動作により、入力信号（ＤＦｐ，ＤＦｍ）に対して出力端子の信号（ｕｐ，ｄｗｎ）が１クロック分遅延して出力される。ここで、ＤＦｐがＤＦｍよりも信号レベルが高いときには、出力端子ｕｐの論理レベルがハイレベルとなる。逆にＤＦｍがＤＦｐよりも信号レベルが高いときには、出力端子ｄｗｎの論理レベルがハイレベルとなる。すなわち、図６の１ビット量子化器１３１では、（Ｑ×Ｉ’−Ｉ×Ｑ’）の符号がプラスのときに出力端子ｕｐの論理レベルがハイレベルとなり、符合がマイナスのときに出力端子ｄｗｎの論理レベルがハイレベルとなる。
【００３８】
図５の説明に戻る。
１ビット量子化器１３１の出力端子ｕｐ，ｄｗｎの信号は、遅延器１３２によって１クロック分遅延させられる。このとき、遅延器１３２では、１ビット量子化器１３１の出力信号とクロック信号とのＡＮＤ演算（論理演算）を行うことでＲＺ信号を生成し、このＲＺ信号がＮＭＯＳトランジスタｍ２０，ｍ２１のゲート端子に印加される。その結果、出力端子ｕｐ，ｄｗｎの信号のうちハイレベルの信号に対応する入力信号（ＤＦｐ又はＤＦｍ）が接地される。
【００３９】
積分器１３３（カウンタ）は、クロック信号ｃｋｐ，ｃｋｍによって動作するカウンタであり、１ビット量子化器１３１の出力端子ｕｐの論理レベルがハイレベルになる毎にカウントアップする。また、積分器１３３は、１ビット量子化器１３１の出力端子ｄｗｎの論理レベルがハイレベルになる毎にカウントダウンする。積分器１３３の出力ビットは限定するものではないが、例えば８ビットである。この積分器１３３のカウント値が位相差（目標位相補正量）に相当する。
【００４０】
三角関数ＲＯＭ１３４（メモリ）はクロック信号ｃｋｐ，ｃｋｍによって動作し、積分器１３３から与えられうるディジタルのカウント値、例えば８ビットの値をアドレスとした三角関数値（この場合、ｓｉｎ及び−ｃｏｓの値）のディジタルデータを記憶している。そして、積分器１３３のカウント値が三角関数ＲＯＭ１３４に入力されると、そのカウント値をアドレスとした三角関数値が読み出される。三角関数ＲＯＭ１３４の出力ビットは限定するものではないが、例えば６ビットである。
【００４１】
Ｄ／Ａ変換器１３５は、三角関数ＲＯＭ１３４から出力される例えば６ビットのサイン値をＤ／Ａ変換し、アナログ信号としてのｓｉｎと、ｓｉｎのアナログ反転信号ｓｉｎ＿ｉとを生成する。同様に、Ｄ／Ａ変換器１３６は、三角関数ＲＯＭ１３４から出力される例えば６ビットのコサインの値をＤ／Ａ変換し、アナログ信号としての−ｃｏｓと、−ｃｏｓのアナログ反転信号−ｃｏｓ＿ｉとを生成する。
【００４２】
（５）位相回転器１４の構成例
本実施形態の位相補正装置に含まれる位相回転器１４として、図７に示す回路を例示しておく。この回路では、トランスファゲートＴＧ１〜ＴＧ８によって２個のリング変調器を構成し、インバータＩＮＶ５，ＩＮＶ６からそれぞれ搬送波信号LOd_0, LOd_180を出力するものとなっている。ここでは、トランスファゲートは乗算器（ミキサ）として機能する。
Ｄ／Ａ変換器１３５により与えられる三角関数値に相当する目標位相補正量をθとすると、位相回転器１４では、以下式（２）に示すアナログ信号レベルの行列演算が行われる。なお、図示していないが、搬送波信号LOd_0, LOd_180が得られた後、これらの信号を直交変調して搬送波信号LOd_90, LOd_270を得るように構成されている。
【００４３】
【数２】
2010213153.tif 000004
【００４４】
位相回転器１４により目標位相補正量だけ位相回転された搬送波信号LOd_0, LOd_90, LOd_180, LOd_270は、直交変調器４０に入力される。
【００４５】
（６）ローパスフィルタ部２０の構成例
次に、図３に戻り、ローパスフィルタ部２０の構成について説明する。
図３に示すように、ローパスフィルタ部２１，２２は同様の構成をとりうるので、Ｉ信号を処理するローパスフィルタ部２１の構成についてのみ説明する。
【００４６】
ローパスフィルタ部２１において、直交復調器３３からフィードバックされる差動信号Ｉｐ’，Ｉｍ’はそれぞれＮＭＯＳトランジスタｍ４４，ｍ４３に入力される。ＮＭＯＳトランジスタｍ４３，ｍ４４のソース端子はそれぞれ、所定のバイアス電圧ｂ４がゲート端子に印加されて電流源を構成するＮＭＯＳトランジスタｍ４５，ｍ４６に接続されている。ＮＭＯＳトランジスタｍ４１のドレイン端子は、ＮＭＯＳトランジスタｍ４３のゲート端子に接続される。同様に、ＮＭＯＳトランジスタｍ４２のドレイン端子は、ＮＭＯＳトランジスタｍ４４のゲート端子に接続される。ＮＭＯＳトランジスタｍ４１，ｍ４２のソース端子は接地される。
【００４７】
なお、図示していないが、ＮＭＯＳトランジスタｍ４１，ｍ４２のゲート端子は、第１アナログ処理部１１のＮＭＯＳトランジスタｍ５，ｍ４（図４参照）のゲート端子に接続される。すなわち、ＮＭＯＳトランジスタｍ４１と第１アナログ処理部１１のＮＭＯＳトランジスタｍ５、及びＮＭＯＳトランジスタｍ４２と第１アナログ処理部１１のＮＭＯＳトランジスタｍ４はそれぞれ、カレントミラー回路を構成している。このような構成において、入力される差動信号Ｉｐ，Ｉｍの電圧はそれぞれ、ＮＭＯＳトランジスタｍ４１，ｍ４２を流れる電流に変換される。
【００４８】
ローパスフィルタ部２１において、フィードフォワード側（ベースバンド信号Ｉｐ，Ｉｍの入力側）の第１信号ラインと、フィードバック側（ベースバンド信号Ｉｐ’，Ｉｍ’の帰還側）の第２信号ラインとがそれぞれ、ＮＭＯＳトランジスタｍ４３，ｍ４４のゲート端子で接続されている。また、ＮＭＯＳトランジスタｍ４３，ｍ４４はソースフォロワ回路を構成しており、ベースバンド信号Ｉｐ，Ｉｍと、ベースバンド信号Ｉｐ’，Ｉｍ’の差分信号が、ＮＭＯＳトランジスタｍ４３，ｍ４４のソース端子から取り出される。取り出された差分信号ｄＩｐ，ｄＩｍは、直交変調器４１へ入力される。
また、図３に示すように、上記信号ライン同士が接続されているノードには、可変容量ＶＣ１，ＶＣ２が接続される。すなわち、ＮＭＯＳトランジスタｍ４３のゲート端子側の任意のノードに可変容量ＶＣ１が接続され、ＮＭＯＳトランジスタｍ４４のゲート端子側の任意のノードに可変容量ＶＣ２が接続される。
【００４９】
この可変容量ＶＣ１，ＶＣ２の機能について図８を参照して説明する。図８は、ローパスフィルタ部２１と直交復調器３３とで構成されるローパスフィルタ機能を説明するための図である。
図８において、直交復調器３３は、ＭＯＳトランジスタｍ５１〜５６、及び抵抗Ｒ０１，Ｒ０２を備え、例えばギルバートセル型ミキサ回路として例示してある。直交復調器３３のＮＭＯＳトランジスタｍ５５，ｍ５４のドレイン端子からＩｐ’，Ｉｍ’がそれぞれ出力されるとともに、そのドレイン端子には電源電圧との間で抵抗Ｒ０１，Ｒ０２が接続されている。
また、Ｉｐ’，Ｉｍ’はそれぞれ、ＮＭＯＳトランジスタｍ４４，ｍ４３のゲート端子に印加される。ＮＭＯＳトランジスタｍ４４，ｍ４３のソース端子から、差分信号としてのｄＩｐ，ｄＩｍが取り出されて直交変調器４１へ入力される。
【００５０】
このような構成において、フィードフォワード側（ベースバンド信号Ｉｐ，Ｉｍの入力側）の第１信号ラインと、フィードバック側（ベースバンド信号Ｉｐ’，Ｉｍ’の帰還側）の第２信号ラインとが接続されている。この接続されている信号ライン上の任意のノード、例えば図８におけるノードＮ１２，Ｎ１１（第１ノード）にはそれぞれ、可変抵抗ＶＣ２，ＶＣ１が接続される。よって、ノードＮ１２，Ｎ１１にはそれぞれ、抵抗Ｒ０１と可変容量ＶＣ２とで構成されるローパスフィルタ、抵抗Ｒ０２と可変容量ＶＣ１とで構成されるローパスフィルタが適用されることになる。したがって、本実施形態の歪補償装置では、可変抵抗ＶＣ１，ＶＣ２の値を調整することで、フィードバック系に所望のフィルタ特性を持たせること（すなわち、所望のドミナントポールを設定すること）が可能な構成となっている。ローパスフィルタの特性としては、例えば、ベースバンド（〜５ＭＨｚ程度）の領域を通過させ、１５〜３０ＭＨｚ程度以上の高周波帯域で利得が０ｄＢに低下する特性が好ましい。Ｑ成分についても同様である。
【００５１】
図３を再度参照すると、ローパスフィルタ部２２は、ローパスフィルタ部２１と同様の構成を備え、直交変調器４２に対してＱ成分の差動信号ｄＱｐ，ｄＱｍ（差分信号）を与える。
【００５２】
この歪補償装置では、直交復調器３１，３３、並びに直交復調器３２，３４が個別に設けられている。これは、入力側への帰還と、位相差検出器１０への帰還とで、フィルタ特性をそれぞれ別個に調整可能とするためである。なお、位相差検出器１０への帰還に対するフィルタ特性は、図３の容量Ｃ１１〜Ｃ１４によって設定されうる。
【００５３】
（７）実施形態の歪補償装置の動作
次に、実施形態の歪補償装置の動作について図３を参照して説明する。
図３において、電力増幅器９０の出力信号ＲＦ＿ＯＵＴ（シングルエンド出力）の一部が方向性結合器９３によって取り出され、ＲＦ差動信号ＲＦ１ｐ，ＲＦ１ｍへ変換される。このＲＦ差動信号ＲＦ１ｐ，ＲＦ１ｍは、直交復調器３０へ入力される。
【００５４】
直交復調器３３，３４はそれぞれ、電力増幅器９０から取り出されたＲＦ信号（差動信号ＲＦ１ｐ，ＲＦ１ｍ）を復調し、得られたベースバンド信号を入力側へ帰還させる。一方、直交復調器３１，３２はそれぞれ、電力増幅器９０から取り出されたＲＦ信号（差動信号ＲＦ１ｐ，ＲＦ１ｍ）を復調し、得られたベースバンド信号（差動信号Ｉｐ，Ｉｍと差動信号Ｉｐ’，Ｉｍ’）を位相差検出器１０に与える。
【００５５】
ローパスフィルタ部２１は、入力されるベースバンド信号のＩ成分（Ｉｐ，Ｉｍ）から、直交復調器３３から出力されるベースバンド信号のＩ成分（Ｉｐ’，Ｉｍ’）を減算する。同様に、ローパスフィルタ部２２は、入力されるベースバンド信号のＱ成分（Ｑｐ，Ｑｍ）から、直交復調器３４から出力されるベースバンド信号のＱ成分（Ｑｐ’，Ｑｍ’）を減算する。ローパスフィルタ部２１の減算処理によって得られるＩ成分の差動信号ｄＩｐ，ｄＩｍは、直交変調器４１に入力される。ローパスフィルタ部２２の減算処理によって得られるＱ成分の差動信号ｄＱｐ，ｄＱｍは、直交変調器４２に入力される。これにより、カーテシアンフィードバック回路が形成される。
ここで、ローパスフィルタ部２１，２２内に設けられるローパスフィルタ回路において、可変容量ＶＣ１，ＶＣ２を調整することで、カーテシアンフィードバック回路のドミナントポールが所望の値に設定されうる。
【００５６】
本実施形態の位相補正装置は、この歪補償装置によって生ずるフィードバック系の位相変化を補正するために設けられている。
先ず、位相差検出器１０において、第１アナログ処理部１１は、入力されるＩ信号（差動信号Ｉｐ，Ｉｍ）と、直交復調器３２フィードバックされるＱ’信号（差動信号Ｑｐ’，Ｑｍ’）のアナログ乗算（Ｉ×Ｑ’）を行う。第２アナログ処理部１２は、直交復調器３１からフィードバックされるＩ’信号（差動信号Ｉｐ’，Ｉｍ’）と、入力されるＱ信号（差動信号Ｑｐ，Ｑｍ）のアナログ乗算（Ｑ×Ｉ’）を行う。
ディジタル処理部１３は、第１アナログ処理部１１と第２アナログ処理部１２の出力の差分、すなわち（Ｑ×Ｉ’−Ｉ×Ｑ’）の差動信号に基づいて、入力されるベースバンド信号とフィードバックされるベースバンド信号のＩ−Ｑ平面上の位相差（目標位相補正量）を三角関数値（sin, -cos)）として出力する。ここでは、（Ｑ×Ｉ’−Ｉ×Ｑ’）に相当するアナログ信号がＡ／Ｄ変換され、ディジタル信号に基づいて三角関数値が算出される。この算出された三角関数値はアナログ信号に変換されて位相回転器１４に与えられる。
【００５７】
位相回転器１４では、与えられた三角関数値に基づいて、目標位相補正量だけ位相回転させられた搬送波信号(LOm_0, LOm_180)を生成する。他の搬送波信号(LOm_90, LOm_270)は、搬送波信号(LOm_0, LOm_180)をさらに直交化して生成される。
直交変調器４１，４２では、目標位相補正量だけ位相回転させられた搬送波信号により変調を行うことで、フィードバック系で生ずるＲＦ信号の位相変化が補正される。
【００５８】
以上説明したように、本実施形態の位相補正装置によれば、入力されるベースバンド信号（第１ベースバンド信号）と、フィードバックされるベースバンド信号（第２ベースバンド信号）とを乗算して得られる所望のアナログ値（（Ｑ×Ｉ’−Ｉ×Ｑ’）に相当する値）をＡ／Ｄ変換し、ベースバンド信号の位相差に相当する三角関数値がディジタル信号で算出される。よって、目標位相補正量がディジタル処理により算出できるため、回路設計が容易となる。好ましくは、量子化誤差を極力低下させるようにするため、上記所望のアナログ値を処理するΣΔ型Ａ／Ｄ変換器を備える。
【００５９】
以上、本発明の実施形態について説明してきたが、本開示内容に基づき、当業者であれば実施形態に対して様々な変更が可能である。
【００６０】
例えば、上述した実施形態の歪補償装置では、復調器３０に与えられる搬送波信号の位相を補正する例について示したが、位相補正の対象はこれに限られない。位相補正の対象は、入力されるベースバンド信号でもよいし、直交復調器３０によって得られるベースバンド信号でもよいし、直交変調器４０に与えられる搬送波信号でもよい。
【００６１】
上述した実施形態の位相補正装置では、ディジタル処理部１３において１ビットΣΔ型Ａ／Ｄ変換器を適用しているが、これに限られない。複数ビットのΣΔ型Ａ／Ｄ変換器を適用してもよい。また、ΣΔ型以外の他のＡ／Ｄ変換器（並列比較型、パイプライン型等）を利用できることも勿論である。
【００６２】
上記実施形態の説明で参照した具体的な回路構成は、本実施形態の説明のための例示に過ぎず、同様の機能を備えた他の回路構成で代替しうることは言うまでもない。
【００６３】
以上の実施形態に関し、さらに以下の付記を開示する。
【００６４】
（付記１）
第１ベースバンド信号に基づいて第１無線信号を得る無線送信機の位相補正装置であって、
前記第１無線信号の一部を取り出した帰還信号を第１搬送波信号により復調して、第２ベースバンド信号を生成する復調器と、
前記第１ベースバンド信号と前記第２ベースバンド信号の差分信号を第２搬送波信号により変調して、第２無線信号を出力する変調器と、
前記第２無線信号を増幅して前記第１無線信号を得る電力増幅器と、
前記第１ベースバンド信号と前記第２ベースバンド信号の位相差を検出する位相差検出器と、
前記位相差を目標位相補正量として、前記第１ベースバンド信号、前記第２ベースバンド信号、第１搬送波信号、又は第２搬送波信号のいずれかの位相を回転させる位相回転器と、
を備え、
前記位相差検出器は、前記第１ベースバンド信号と前記第２ベースバンド信号を乗算して得られる所望のアナログ信号をディジタル変換し、ディジタルデータに基づいて前記位相差を検出することを特徴とする、無線送信機の位相補正装置。（１）
【００６５】
（付記２）
前記位相差検出器は、
前記所望のアナログ値をディジタルデータに変換するシグマデルタ型アナログ／ディジタル変換器と、
前記変換器の出力ビットを積算するカウンタと、
前記カウンタのカウント値をアドレスとして参照し、前記目標位相補正量に相当する位相角の三角関数値が読み出されるメモリと、
を備えた、付記１に記載の無線送信機の位相補正装置。（２）
【００６６】
（付記３）
第１ベースバンド信号に基づいて第１無線信号を得る無線送信機の歪補償装置であって、
前記第１無線信号の一部を取り出した帰還信号を第１搬送波信号により復調して、第２ベースバンド信号を生成する復調器と、
前記第１ベースバンド信号と前記第２ベースバンド信号の差分信号を第２搬送波信号により変調して、第２無線信号を出力する変調器と、
前記第２無線信号を増幅して前記第１無線信号を得る電力増幅器と、
を備え、
前記第１ベースバンド信号を伝達する第１信号ラインと、前記第２ベースバンド信号を伝達する第２信号ラインとが接続される第１ノードにおいて、所望の特性の第１ローパスフィルタが設定される、
無線送信機の歪補償装置。（３）
【００６７】
（付記４）
前記復調器は、第２ベースバンド信号を生成する２個の第１復調器及び第２復調器を備え、
前記第１復調器からの第２ベースバンド信号が前記第２信号ラインに与えられ、前記第２復調器からの第２ベースバンド信号が前記位相差検出器へ供給され、
前記第２復調器からの第２ベースバンド信号に対して、前記第１ローパスフィルタと異なる特性の第２ローパスフィルタが設定される、
付記３に記載の無線送信機の歪補償装置。（４）
【００６８】
（付記５）
前記第１ノードに接続されるゲート端子と、電源電圧に接続されるドレイン端子とを備えるトランジスタのソースフォロワ回路により、前記差分信号を取り出す、
付記３に記載の無線送信機の歪補償装置。
【符号の説明】
【００６９】
１０…位相差検出器、１４…位相回転器、３０…直交復調器、４０…直交変調器、９０…電力増幅器、９１…局部発振器、９３…方向性結合器
【図１】
2010213153.tif 000005
【図２】
2010213153.tif 000006
【図３】
2010213153.tif 000007
【図４】
2010213153.tif 000008
【図５】
2010213153.tif 000009
【図６】
2010213153.tif 000010
【図７】
2010213153.tif 000011
【図８】
2010213153.tif 000012