(57)【要約】【課題】複数の階調値について駆動電流の誤差を抑制する。【解決手段】画素回路Ｕは、直列に接続された発光素子Ｅおよび駆動トランジスタＴDRと、駆動トランジスタＴDRのゲート−ソース間の保持容量Ｃ1とを含む。初期化期間ＰRSでは駆動トランジスタＴDRを導通させる。補償期間ＰCPにおいては、駆動トランジスタＴDRのゲートに基準電位ＶREF1を供給しながら保持容量Ｃ1の両端間の電圧を駆動トランジスタＴDRの閾値電圧ＶTHに漸近させる補償動作を時間長ｔ1にわたって実行させる。時間長ｔ1は、画素回路Ｕに指定された階調値Ｄに応じて可変に設定される。書込期間ＰWRにおいては、階調値Ｄに応じた階調電位ＶDATAを駆動トランジスタＴDRのゲートに供給する。駆動期間ＰDRにおいては、駆動トランジスタＴDRに対する電位の供給を停止することで、保持容量Ｃ1の両端間の電圧に応じた駆動電流ＩDRを発光素子Ｅに供給する。【選択図】図３
2010044297.tif 000002
【特許請求の範囲】
【請求項１】
相互に直列に接続された発光素子および駆動トランジスタと、前記発光素子と前記駆動トランジスタとの間の経路と前記駆動トランジスタのゲートとの間に介在する保持容量とを具備する画素回路を駆動する方法であって、
前記保持容量の両端間の電圧を初期化期間にて初期化することで前記駆動トランジスタを導通させ、
前記初期化期間の経過後の補償期間において、前記駆動トランジスタのゲートに第１基準電位を供給しながら前記保持容量の両端間の電圧を前記駆動トランジスタの閾値電圧に応じた電圧に漸近させる補償動作を、当該画素回路に指定された階調値に応じて可変に設定された時間長にわたって実行し、
前記補償期間の経過後の書込期間において、信号線から前記駆動トランジスタのゲートに前記階調値に応じた階調電位を供給することで、前記保持容量の両端間の電圧を、前記補償動作で設定された電圧から前記階調値に応じた電圧に変化させ、
前記書込期間の経過後の駆動期間において、前記駆動トランジスタのゲートに対する電位の供給を停止することで、前記保持容量の両端間の電圧に応じた駆動電流を前記発光素子に供給する
画素回路の駆動方法。
【請求項２】
前記階調電位の供給による駆動トランジスタのゲートの電位の変化量が大きいほど前記補償動作の時間長が短くなるように、前記補償期間における補償動作の時間長を設定する
請求項１の画素回路の駆動方法。
【請求項３】
前記補償期間において、前記第１基準電位を前記信号線から前記駆動トランジスタのゲートに供給することで前記補償動作を実行し、前記信号線の前記第１基準電位を第２基準電位に変化させて前記駆動トランジスタをオフ状態に遷移させることで前記補償動作を停止する
請求項１または請求項２の画素回路の駆動方法。
【請求項４】
前記階調値が所定値を下回る場合には、前記補償動作の時間長を、前記階調値に依存しない所定値に設定する
請求項１から請求項３の何れかの画素回路の駆動方法。
【請求項５】
前記書込期間において、前記駆動トランジスタに流れる電流の経路を遮断する
請求項１から請求項４の何れかの画素回路の駆動方法。
【請求項６】
相互に直列に接続された発光素子および駆動トランジスタと、前記駆動トランジスタと前記発光素子との間の経路と前記駆動トランジスタのゲートとの間に介在する保持容量とを含む画素回路と、
前記画素回路を駆動する駆動回路とを具備し、
前記駆動回路は、
前記保持容量の両端間の電圧を初期化期間にて初期化することで前記駆動トランジスタを導通させ、
前記初期化期間の経過後の補償期間において、前記駆動トランジスタのゲートに第１基準電位を供給しながら前記保持容量の両端間の電圧を前記駆動トランジスタの閾値電圧に応じた電圧に漸近させる補償動作を、当該画素回路に指定された階調値に応じて可変に設定された時間長にわたって実行し、
前記補償期間の経過後の書込期間において、信号線から前記駆動トランジスタのゲートに前記階調値に応じた階調電位を供給することで、前記保持容量の両端間の電圧を、前記補償動作で設定された電圧から前記階調値に応じた電圧に変化させ、
前記書込期間の経過後の駆動期間において、前記駆動トランジスタのゲートに対する電位の供給を停止することで、前記保持容量の両端間の電圧に応じた駆動電流を前記発光素子に供給する
発光装置。
【請求項７】
請求項６の発光装置を具備する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ（Electroluminescence）素子などの発光素子を駆動する技術に関する。
【背景技術】
【０００２】
発光素子に供給される駆動電流の電流量を駆動トランジスタが制御する発光装置においては、駆動トランジスタや発光素子の電気的な特性の誤差（目標値からの相違や各素子間のバラツキ）が問題となる。特許文献１には、駆動トランジスタのゲート−ソース間に介在する保持容量の両端間の電圧を、駆動トランジスタの閾値電圧に設定してから階調値に応じた電圧に変化させることで、駆動トランジスタの閾値電圧および移動度の誤差（ひいては駆動電流の電流量の誤差）を補償する技術が開示されている。
【特許文献１】特開２００７−３１０３１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、特許文献１の技術で駆動電流の誤差が有効に補償されるのは特定の階調値が指定された場合に限定され、階調値によっては駆動電流の誤差を解消できない場合がある。以上の事情に鑑みて、本発明は、複数の階調値について駆動電流の誤差を抑制することを目的とする。
【課題を解決するための手段】
【０００４】
以上の課題を解決するために、本発明は、相互に直列に接続された発光素子および駆動トランジスタと、発光素子と駆動トランジスタとの間の経路と駆動トランジスタのゲートとの間に介在する保持容量とを具備する画素回路を駆動する方法であって、保持容量の両端間の電圧を初期化期間にて初期化することで駆動トランジスタを導通させ、初期化期間の経過後の補償期間において、駆動トランジスタのゲートに第１基準電位（例えば図３の基準電位ＶREF1）を供給しながら保持容量の両端間の電圧を駆動トランジスタの閾値電圧に応じた電圧に漸近させる補償動作を、当該画素回路に指定された階調値に応じて可変に設定された時間長（例えば図３の時間長ｔ1）にわたって実行し、補償期間の経過後の書込期間において、信号線から駆動トランジスタのゲートに階調値に応じた階調電位を供給することで、保持容量の両端間の電圧を、補償動作で設定された電圧から階調値に応じた電圧に変化させ、書込期間の経過後の駆動期間において、駆動トランジスタのゲートに対する電位の供給を停止することで、保持容量の両端間の電圧に応じた駆動電流を発光素子に供給する。以上の方法においては、補償動作の時間長が階調値（あるいは階調電位）に応じて可変に設定されるから、複数の階調値について駆動電流の誤差を有効に抑制することが可能である。
【０００５】
例えば、階調電位の供給による駆動トランジスタのゲートの電位の変化量が大きいほど（例えば図３の階調電位ＶDATAが高いほど）、駆動電流の誤差が有効に低減できる補償動作の時間長が短くなるという傾向を前提とすれば、階調電位の供給による駆動トランジスタのゲートの電位の変化量が大きいほど補償動作の時間長が短くなるように、補償期間における補償動作の時間長が設定される。
【０００６】
本発明の好適な態様では、補償期間において、第１基準電位を信号線から駆動トランジスタのゲートに供給することで補償動作を実行し、信号線の第１基準電位を第２基準電位（例えば図３の基準電位ＶREF2）に変化させて駆動トランジスタをオフ状態に遷移させることで補償動作を停止する。以上の方法によれば、補償動作の開始と停止とが信号線の電位に応じて制御されるから、補償動作の制御に信号線とは別個の要素を利用する場合と比較して、簡素な構成で補償動作の時間長を調整できるという利点がある。
【０００７】
ところで、階調値が小さいほど、駆動電流の誤差を有効に低減できる補償動作の時間長が短くなるという傾向のもとで、階調値が小さい場合にも駆動電流の誤差を完全に低減しようとすれば、補償動作の時間長を過度に長く確保する必要がある。そこで、本発明の好適な態様において、階調値が所定値を下回る場合には、補償動作の時間長を、階調値に依存しない所定値に設定する（すなわち補償動作の時間長に上限を設定する）。以上の方法によれば、階調値が小さい場合にも補償動作の時間長が適度な長さに抑制されるという利点がある。
【０００８】
本発明の好適な態様の書込期間においては、駆動トランジスタに流れる電流の経路が遮断される。以上の態様によれば、書込期間内では補償動作が停止されるから、補償期間内における補償動作の時間長と駆動電流の誤差との相関に応じて補償期間内における補償動作の時間長を階調電位毎に設定すれば、駆動電流の誤差が高精度に抑制されるという利点がある。例えば、駆動トランジスタの電流の経路上に配置された制御スイッチ（例えば図１６の制御スイッチＴCR）を書込期間にてオフ状態に制御する方法が好適である。
【０００９】
本発明に係る発光装置は、相互に直列に接続された発光素子および駆動トランジスタと、駆動トランジスタと発光素子との間の経路と駆動トランジスタのゲートとの間に介在する保持容量とを含む画素回路と、画素回路を駆動する駆動回路とを具備し、駆動回路は、保持容量の両端間の電圧を初期化期間にて初期化することで駆動トランジスタを導通させ、初期化期間の経過後の補償期間において、駆動トランジスタのゲートに第１基準電位を供給しながら保持容量の両端間の電圧を駆動トランジスタの閾値電圧に応じた電圧に漸近させる補償動作を、当該画素回路に指定された階調値に応じて可変に設定された時間長にわたって実行し、補償期間の経過後の書込期間において、信号線から駆動トランジスタのゲートに階調値に応じた階調電位を供給することで、保持容量の両端間の電圧を、補償動作で設定された電圧から階調値に応じた電圧に変化させ、書込期間の経過後の駆動期間において、駆動トランジスタのゲートに対する電位の供給を停止することで、保持容量の両端間の電圧に応じた駆動電流を発光素子に供給する。以上の発光装置によれば、本発明の駆動方法と同様の効果が実現される。
【００１０】
本発明に係る発光装置は各種の電子機器に利用される。電子機器の典型例は、発光装置を表示装置として利用した機器である。本発明に係る電子機器としてはパーソナルコンピュータや携帯電話機が例示される。もっとも、本発明に係る発光装置の用途は画像の表示に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成するための露光装置（光ヘッド）としても本発明の発光装置が適用される。
【発明を実施するための最良の形態】
【００１１】
＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る発光装置のブロック図である。発光装置１００は、画像を表示する表示体として電子機器に搭載される。図１に示すように、発光装置１００は、複数の画素回路Ｕが配列された素子部１０と、各画素回路Ｕを駆動する駆動回路３０とを具備する。駆動回路３０は、走査線駆動回路３２と信号線駆動回路３４と電位制御回路３６とを含んで構成される。駆動回路３０は、例えば複数の集積回路に分散して実装される。ただし、駆動回路３０の少なくとも一部は、基板上に形成された薄膜トランジスタで構成され得る。
【００１２】
素子部１０には、Ｘ方向に延在するｍ本の走査線１２と、Ｘ方向に交差するＹ方向に延在するｎ本の信号線１４とが形成される（ｍ，ｎは自然数）。複数の画素回路Ｕは、各走査線１２と各信号線１４との交差に配置されて縦ｍ行×横ｎ列の行列状に配列する。また、素子部１０には、走査線１２とともにＸ方向に延在するｍ本の給電線１６が形成される。
【００１３】
走査線駆動回路３２は、所定の順番で順次にアクティブレベル（ハイレベル）となる走査信号ＧA（ＧA[1]〜ＧA[m]）を各走査線１２に出力することで各画素回路Ｕを行単位で順次に選択する。電位制御回路３６は、電位ＶEL（ＶEL[1]〜ＶEL[m]）を生成して各給電線１６に出力する。
【００１４】
信号線駆動回路３４は、画素回路Ｕの動作を規定する信号Ｓ（Ｓ[1]〜Ｓ[n]）を生成して各信号線１４に出力する。図１に示すように、信号線駆動回路３４は、各信号線１４に対応するｎ個の単位回路４０を具備する。第ｊ番目（ｊ＝１〜ｎ）の単位回路４０は信号Ｓ[j]を第ｊ番目の信号線１４に出力する。例えば、単位回路４０は、信号Ｓ[j]を、走査線駆動回路３２による選択行の第ｊ列目の画素回路Ｕに指定された階調値Ｄに対応する電位（以下「階調電位」という）ＶDATAに設定する。
【００１５】
図２は、画素回路Ｕの回路図である。図２においては、第ｉ行（ｉ＝１〜ｍ）に属する第ｊ列の１個の画素回路Ｕのみが代表的に図示されている。図２に示すように、画素回路Ｕは、発光素子Ｅと駆動トランジスタＴDRと選択スイッチＴSLと保持容量Ｃ1とを含んで構成される。発光素子Ｅと駆動トランジスタＴDRとは、給電線１６と給電線１８とを結ぶ経路上に直列に接続される。給電線１８（接地線）には電源回路（図示略）から所定の電位ＶCTが供給される。発光素子Ｅは、相対向する陽極と陰極との間に有機ＥＬ材料の発光層を介在させた有機ＥＬ（Electroluminescence）素子である。図２に示すように、発光素子Ｅには容量Ｃ2（容量値ｃp2）が付随する。
【００１６】
駆動トランジスタＴDRは、給電線１６にドレインが接続されるとともにソースが発光素子Ｅの陽極に接続されたＮチャネル型のトランジスタ（例えば薄膜トランジスタ）である。保持容量Ｃ1（容量値ｃp1）は、駆動トランジスタＴDRのゲートとソースとの間に介在する。選択スイッチＴSLは、信号線１４と駆動トランジスタＴDRのゲートとの間に介在して両者の電気的な接続（導通／非導通）を制御する。選択スイッチＴSLのゲートは走査線１２に接続される。
【００１７】
次に、図３を参照して、第ｉ行に属する第ｊ列目の画素回路Ｕに着目して駆動回路３０の動作（画素回路Ｕを駆動する方法）を説明する。図３に示すように、走査線駆動回路３２は、垂直走査期間内の第ｉ番目の選択期間ＰSLにて走査信号ＧA[i]をアクティブレベルに設定する。走査信号ＧA[i]がアクティブレベルに設定されると、第ｉ行に属するｎ個の画素回路Ｕの選択スイッチＴSLが同時にオン状態に変化する。
【００１８】
図３に示すように、選択期間ＰSLは、初期化期間ＰRSと補償期間ＰCPと書込期間ＰWRとを含む。駆動トランジスタＴDRのゲート−ソース間の電圧（すなわち保持容量Ｃ1の両端間の電圧）ＶGSは、初期化期間ＰRSにて所定の電圧に初期化され、初期化期間ＰRSの経過後の補償期間ＰCPにて駆動トランジスタＴDRの閾値電圧ＶTHに漸近する。補償期間ＰCPの経過後の書込期間ＰWRにおいて、駆動トランジスタＴDRの電圧ＶGSは、画素回路Ｕに指定された階調値Ｄに応じた電圧に設定される。選択期間ＰSLの経過後の駆動期間ＰDRにおいては、駆動トランジスタＴDRの電圧ＶGSに応じた駆動電流ＩDRが給電線１６から駆動トランジスタＴDRを経由して発光素子Ｅに供給される。発光素子Ｅは、駆動電流ＩDRに応じた輝度で発光する。以下では、初期化期間ＰRSと補償期間ＰCPと書込期間ＰWRと駆動期間ＰDRとに区分して、画素回路Ｕの具体的な動作を説明する。
【００１９】
［１］初期化期間ＰRS（図４）  
図３および図４に示すように、初期化期間ＰRSにおいては、信号線駆動回路３４が信号Ｓ[j]を基準電位ＶREF1に設定し、電位制御回路３６が電位ＶEL[i]を電位Ｖ2に設定する。選択スイッチＴSLはオン状態であるから、駆動トランジスタＴDRのゲートの電位ＶGは、信号線１４と選択スイッチＴSLとを介して信号Ｓ[j]の基準電位ＶREF1に設定される。また、駆動トランジスタＴDRのソースの電位ＶSは電位Ｖ2に設定される。すなわち、駆動トランジスタＴDRの電圧ＶGS（保持容量Ｃ1の両端間の電圧）が基準電位ＶREF1と電位Ｖ2との差分の電圧ＶGS1（ＶGS1＝ＶREF1−Ｖ2）に初期化される。
【００２０】
基準電位ＶREF1および電位Ｖ2は、以下の数式(1)のように両者の差分の電圧ＶGS1が駆動トランジスタＴDRの閾値電圧ＶTHを充分に上回り、かつ、数式(2)のように発光素子Ｅの両端間の電圧（Ｖ2−ＶCT）が発光素子Ｅの閾値電圧ＶTH_OLEDを充分に下回るように設定される。したがって、初期化期間ＰRSにおいては、駆動トランジスタＴDRがオン状態となり、発光素子Ｅがオフ状態（非発光状態）となる。
ＶGS1＝ＶREF1−Ｖ2≫ＶTH  ……(1)
Ｖ2−ＶCT≪ＶTH_OLED……(2)
【００２１】
［２］補償期間ＰCP（図５，図６）  
図３に示すように、補償期間ＰCPは動作期間ＰCP1と保持期間ＰCP2とに区分される。動作期間ＰCP1は、補償期間ＰCPの始点（初期化期間ＰRSの終点）から時間長ｔ1が経過するまでの期間であり、保持期間ＰCP2は補償期間ＰCPの残余の期間（動作期間ＰCP1の終点から補償期間ＰCPの終点までの期間）である。動作期間ＰCP1の時間長ｔ1は、画素回路Ｕに指定された階調値Ｄに応じて可変に設定される。すなわち、図３に示すように、階調値Ｄが高階調（高輝度）を指定する場合の時間長ｔ1は、階調値Ｄが低階調（低輝度）を指定する場合の時間長ｔ1と比較して短い。なお、動作期間ＰCP1の時間長ｔ1の設定については後述する。
【００２２】
図３および図５に示すように、動作期間ＰCP1が開始すると、電位制御回路３６は、給電線１６の電位ＶEL[i]（駆動トランジスタＴDRのドレインの電位）を電位Ｖ1に変化させる。図３に示すように、電位Ｖ1は、電位Ｖ2や基準電位ＶREF1を充分に上回る。一方、信号線駆動回路３４は、初期化期間ＰRSと同様に信号Ｓ[j]を基準電位ＶREF1に維持する。選択スイッチＴSLは補償期間ＰCPでもオン状態を維持するから、駆動トランジスタＴDRのゲートの電位ＶGは基準電位ＶREF1に維持される。駆動トランジスタＴDRは初期化期間ＰRSにてオン状態に遷移しているから、以上の状態のもとでは、図５に示すように、以下の数式(3)で表現される電流Ｉdsが駆動トランジスタＴDRのドレインとソースとの間に流れる。数式(3)のμは駆動トランジスタＴDRの移動度である。また、Ｗ/Ｌは、駆動トランジスタＴDRのチャネル長Ｌに対するチャネル幅Ｗの相対比であり、Ｃoxは、駆動トランジスタＴDRのゲート絶縁膜の単位面積あたりの容量である。
Ｉds＝１/２・μ・Ｗ/Ｌ・Ｃox・（ＶGS−ＶTH）２  ……(3)
【００２３】
給電線１６から駆動トランジスタＴDRを経由して電流Ｉdsが流れることで保持容量Ｃ1および容量Ｃ2に電荷が充電されるから、図３に示すように駆動トランジスタＴDRのソースの電位ＶSは徐々に上昇する。駆動トランジスタＴDRのゲートの電位ＶGは基準電位ＶREF1に固定されるから、駆動トランジスタＴDRのゲート−ソース間の電圧ＶGSはソースの電位ＶSの上昇とともに低下する。数式(3)から理解されるように電圧ＶGSが低下して閾値電圧ＶTHに接近するほど電流Ｉdsは減少する。したがって、補償期間ＰCPの動作期間ＰCP1においては、駆動トランジスタＴDRの電圧ＶGSは、初期化期間ＰRSにて設定された電圧ＶGS1（ＶGS1＝ＶREF1−Ｖ2）から経時的に低下して閾値電圧ＶTHに漸近する。
【００２４】
以上のように電圧ＶGSを閾値電圧ＶTHに漸近させる動作（以下「補償動作」という）は、電圧ＶGSが閾値電圧ＶTHに到達する前に保持期間ＰCP2の始点（補償期間ＰCPの始点から時間長ｔ1が経過した時点）にて停止する。駆動トランジスタＴDRのゲート−ソース間の電圧ＶGSは、保持期間ＰCP2の始点が到来した時点の電圧ＶGS2に設定される。補償動作の停止を以下に詳述する。
【００２５】
図３および図６に示すように、保持期間ＰCP2が開始すると、信号線駆動回路３４は信号Ｓ[j]を基準電位ＶREF2に変化させる。基準電位ＶREF2は基準電位ＶREF1を下回る。選択スイッチＴSLは動作期間ＰCP1に引続きオン状態を維持するから、駆動トランジスタＴDRのゲートの電位ＶGは、動作期間ＰCP1での基準電位ＶREF1から保持期間ＰCP2の開始とともに基準電位ＶREF2に変化（低下）する。
【００２６】
駆動トランジスタＴDRのゲートとソースとの間には保持容量Ｃ1が介在するから、図３に示すように駆動トランジスタＴDRのソースの電位ＶSはゲートの電位ＶGに連動して変化（低下）する。保持期間ＰCP2の始点における電位ＶSの変化量は、電位ＶGの変化量ΔＶREF（ΔＶREF＝ＶREF1−ＶREF2）を保持容量Ｃ1と容量Ｃ2との容量比に応じて分割した電圧（ΔＶREF・ｃp1/（ｃp1＋ｃp2））に相当する。したがって、保持期間ＰCP2の開始の直後における電圧ＶGS3は、動作期間ＰCP1の終点における駆動トランジスタＴDRのゲート−ソース間の電圧ＶGS2を利用して、以下の数式(4)のように表現される。
ＶGS3＝ＶGS2−ΔＶREF・ｃp2/（ｃp1＋ｃp2）  ……(4)
【００２７】
基準電位ＶREF2は、数式(4)の電圧ＶGS3が駆動トランジスタＴDRの閾値電圧ＶTHを下回るように設定される。したがって、保持期間ＰCP2にて駆動トランジスタＴDRのゲートの電位ＶGが基準電位ＶREF2に変化することで駆動トランジスタＴDRはオフ状態に遷移する。すなわち、駆動トランジスタＴDRに電流Ｉdsを流すことで電圧ＶGSを閾値電圧ＶTHに漸近させる補償動作は保持期間ＰCP2の開始ととも停止し、駆動トランジスタＴDRの電圧ＶGSは、保持期間ＰCP2の終点が到来するまで数式(4)の電圧ＶGS3に保持される。
【００２８】
［３］書込期間ＰWR（図７）  
図３および図７に示すように、書込期間ＰWRが開始すると、信号線駆動回路３４は信号Ｓ[j]を階調電位ＶDATAに変化させる。階調電位ＶDATAは、画素回路Ｕ（発光素子Ｅ）に指定された階調値Ｄに応じて可変に設定される。選択スイッチＴSLは書込期間ＰWRでもオン状態を維持するから、駆動トランジスタＴDRのゲートの電位ＶGは、保持期間ＰCP2にて設定された基準電位ＶREF2から階調電位ＶDATAに変化する。そして、駆動トランジスタＴDRのソースの電位ＶSは電位ＶGに連動して変化する。書込期間ＰWRの開始の直後における電位ＶSの変化量は、電位ＶGの変化量ΔＶ（ΔＶ＝ＶDATA−ＶREF2）を保持容量Ｃ1と容量Ｃ2との容量比に応じて分割した電圧（ΔＶ・ｃp1/（ｃp1＋ｃp2））に相当する。
【００２９】
したがって、書込期間ＰWRの直後における駆動トランジスタＴDRのゲート−ソース間（保持容量Ｃ1の両端間）の電圧ＶGS4は、以下の数式(5)のように表現される。以上のように電圧ＶGS4が階調電位ＶDATA（さらに詳細には階調電位ＶDATAと基準電位ＶREF1との差分）に応じて設定されることで駆動トランジスタＴDRはオン状態に変化する。
ＶGS4＝ＶGS3＋ΔＶ・ｃp2/（ｃp1＋ｃp2）
＝｛ＶGS2−ΔＶREF・ｃp2/（ｃp1＋ｃp2）｝＋ΔＶ・ｃp2/（ｃp1＋ｃp2）
＝ＶGS2＋｛−（ＶREF1−ＶREF2）＋（ＶDATA−ＶREF2）｝・ｃp2/（ｃp1＋ｃp2）
＝ＶGS2＋（ＶDATA−ＶREF1）・ｃp2/（ｃp1＋ｃp2）  ……(5)
【００３０】
［４］駆動期間ＰDR（図８）  
図３および図８に示すように、駆動期間ＰDRが開始すると、走査線駆動回路３２は走査信号ＧA[i]を非アクティブレベル（ローレベル）に変化させる。したがって、第ｉ行目の各画素回路Ｕの選択スイッチＴSLはオフ状態に変化する。すなわち、駆動トランジスタＴDRのゲートは電気的なフローティング状態となる（すなわち、駆動トランジスタＴDRのゲートに対する電位の供給が停止する）。一方、書込期間ＰWRにてオン状態に遷移した駆動トランジスタＴDRのドレイン−ソース間に数式(3)の電流Ｉdsが流れることで容量Ｃ2が充電される。したがって、駆動トランジスタＴDRの電圧ＶGSが式(5)の電圧ＶGS4に維持されたまま、容量Ｃ2の両端間の電圧（駆動トランジスタＴDRのソースの電位ＶS）が徐々に増加する。そして、容量Ｃ2の両端間の電圧が発光素子Ｅの閾値電圧ＶTH_OLEDに到達した時点で電流Ｉdsが駆動電流ＩDRとして発光素子Ｅに供給される。したがって、駆動電流ＩDRは以下の数式(6)で表現される。
ＩDR＝１/２・μ・Ｗ/Ｌ・Ｃox・（ＶGS4−ＶTH）２  ……(6)
以上のように駆動電流ＩDRは、階調電位ＶDATAを反映した電圧ＶGS4に応じた電流量に制御されるから、発光素子Ｅは階調電位ＶDATA（すなわち階調値Ｄ）に応じた輝度で発光する。発光素子Ｅの発光は、走査信号ＧA[i]が次にアクティブレベルとなる選択期間ＰSLの開始まで継続される。以上が画素回路Ｕの動作である。
【００３１】
次に、図９は、補償動作が継続される時間長ｔ1を所定値に固定した構成（以下「対比例」という）における階調電位ＶDATAと駆動電流ＩDRの電流量の誤差との相関を示すグラフである。図９の横軸は、基準電位ＶREF1を基準値（0.0）とした階調電位ＶDATAの電圧値を意味し、図９の縦軸は、同じ階調値Ｄが指定された場合の駆動電流ＩDRの電流量の最大値と最小値との相対比（最大誤差比）を意味する。対比例における時間長ｔ1は、駆動トランジスタＴDRの電圧ＶGSが閾値電圧ＶTHに到達するのに充分な時間長に設定される。
【００３２】
図９から理解されるように、補償動作の時間長ｔ1を固定値とした場合、階調電位ＶDATAが所定値ＶD0に設定された場合には駆動電流ＩDRの誤差は確かに低減されるが、階調電位ＶDATAが所定値ＶD0から離れるほど駆動電流ＩDRの誤差が増大する。すなわち、対比例においては、階調電位ＶDATAの広い範囲にわたって駆動電流ＩDRの誤差を解消することが困難であるという問題がある。
【００３３】
図１０は、本形態の動作期間ＰCP1の時間長ｔ1と駆動電流ＩDRの誤差（最大誤差比）との関係を、階調電位ＶDATAを変化させた複数の場合（ＶD1＜ＶD2＜ＶD3＜ＶD4＜ＶD5）について図示したグラフである。駆動電流ＩDRの誤差が最小となる時間長ｔ1は階調電位ＶDATAに応じて相違するという傾向が図１０から見出される。すなわち、階調電位ＶDATAが高いほど、駆動電流ＩDRの誤差が最小となる時間長ｔ1は短くなる。
【００３４】
以上の知見から、本形態においては、動作期間ＰCP1の時間長ｔ1を階調値Ｄ（階調電位ＶDATA）に応じて可変に設定することで、駆動電流ＩDRの誤差を階調電位ＶDATAに拘わらず抑制する。図１１は、階調電位ＶDATAと動作期間ＰCP1の時間長ｔ1との関係を示すグラフである。図１１に示すように、階調電位ＶDATAが高い（すなわち、書込期間ＰWRの開始の直後における駆動トランジスタＴDRのゲートの電位ＶGの変化量が大きい）ほど動作期間ＰCP1の時間長ｔ1が短くなるように、時間長ｔ1が階調電位ＶDATAに応じて設定される。例えば、書込期間ＰWRにて階調電位ＶDATAが図１０の電位ＶD1に設定される場合には動作期間ＰCP1が時間長Ｔ1に設定され、階調電位ＶDATAが電位ＶD1よりも高い電位ＶD2に設定される場合には動作期間ＰCP1が時間長Ｔ1よりも短い時間長Ｔ2に設定されるといった具合である。
【００３５】
ただし、駆動電流ＩDRの誤差を最小化するための時間長ｔ1は階調電位ＶDATAが低いほど長いから、階調電位ＶDATAが充分に低い場合（例えば最低階調が指定された場合）にも駆動電流ＩDRの誤差を完全に最小化しようとすれば、時間長ｔ1を過度に長い時間に設定する必要がある。そこで、本形態の信号線駆動回路３４（単位回路４０の時間調整部４６）は、図１１に示すように、所定値を下回る階調値Ｄが指定された場合（階調電位ＶDATAが図１１の電位ＶD_thを下回る場合）、動作期間ＰCP1の時間長ｔ1を、階調値Ｄに依存しない所定値ｔmaxに設定（クリップ）する。最大値ｔmaxは、駆動トランジスタＴDRの電圧ＶGSが補償動作で閾値電圧ＶTHまで低下するのに必要な時間長よりも短い時間に制限される。以上の構成によれば、補償期間ＰCP（さらには選択期間ＰSL）を短くすることが可能である。
【００３６】
図３を参照して説明したように、動作期間ＰCP1における補償動作は、信号Ｓ[j]（駆動トランジスタＴDRのゲートの電位ＶG）が基準電位ＶREF1から基準電位ＶREF2に変化することで終了する。そこで、信号線駆動回路３４の各単位回路４０は、信号Ｓ[j]を基準電位ＶREF1から基準電位ＶREF2に変化させる時期を階調値Ｄに応じて調整することで、動作期間ＰCP1の時間長ｔ1を可変に制御する。
【００３７】
図１２は、信号線駆動回路３４の単位回路４０のブロック図である。図１２においては信号Ｓ[j]を生成および出力する１個の単位回路４０のみが代表的に図示されている。図１２に示すように、単位回路４０は、電位生成部４２と電位選択部４４と時間調整部４６とを含んで構成される。第ｊ番目の画素回路Ｕの階調値Ｄが電位生成部４２と時間調整部４６とに供給される。
【００３８】
電位生成部４２は、階調値Ｄに応じた階調電位ＶDATAを生成する。例えば、電圧出力型のＤ/Ａ変換器が電位生成部４２として利用される。電位選択部４４には、電源回路（図示略）が生成した基準電位ＶREF1および基準電位ＶREF2と電位生成部４２が生成した階調電位ＶDATAとが供給される。電位選択部４４は、基準電位ＶREF1と基準電位ＶREF2と階調電位ＶDATAとの何れかを選択的に信号Ｓ[j]として信号線１４に出力する。さらに詳述すると、電位選択部４４は、初期化期間ＰRSと補償期間ＰCPの動作期間ＰCP1とにおいて基準電位ＶREF1を出力し、補償期間ＰCPの保持期間ＰCP2にて基準電位ＶREF2を出力し、書込期間ＰWRにて階調電位ＶDATAを出力する。
【００３９】
時間調整部４６は、電位選択部４４が信号Ｓ[j]の電位を基準電位ＶREF1から基準電位ＶREF2に変更する時期（すなわち補償期間ＰCPの動作期間ＰCP1と保持期間ＰCP2との境界）を階調値Ｄに応じて可変に制御する。例えば、補償期間ＰCPの始点にて計数を開始するとともに計数値が階調値Ｄに応じた数値に到達した時点（計数の開始から時間長ｔ1が経過した時点）で電位の切替（ＶREF1→ＶREF2）の指示を電位選択部４４に出力するカウンタが時間調整部４６として利用される。時間調整部４６が最大値ｔmaxを時間長ｔ1の上限値に設定する点は前述の通りである。
【００４０】
動作期間ＰCP1の時間長ｔ1は以上の構成のもとで階調値Ｄ（階調電位ＶDATA）に応じて制御される。時間長ｔ1は、駆動トランジスタＴDRの電圧ＶGSが初期化期間ＰRSの終点での電圧ＶGS1から閾値電圧ＶTHに低下するのに必要な時間よりも短く設定されるから、動作期間ＰCP1の終点における駆動トランジスタＴDRのゲート−ソース間の電圧ＶGS2は、閾値電圧ＶTHに到達せずに時間長ｔ1に応じて変化する。したがって、動作期間ＰCP1の時間長ｔ1を階調値Ｄに応じて制御する動作は、動作期間ＰCP1の終点における電圧ＶGS2を階調値Ｄに応じて可変に制御する動作としても把握される。なお、補償期間ＰCPの全体の時間長は固定である。したがって、動作期間ＰCP1が長いほど保持期間ＰCP2は短くなる。
【００４１】
なお、駆動電流ＩDRの誤差の主要因は駆動トランジスタＴDRの閾値電圧ＶTHおよび移動度μの誤差である。いま、閾値電圧ＶTHの誤差のみを補償するためには、特許文献１に開示されるように、駆動トランジスタＴDRの電圧ＶGSを補償期間ＰCPにて閾値電圧ＶTHに合致させる必要がある。本形態においては、補償期間ＰCP内に駆動トランジスタＴDRの電圧ＶGSは閾値電圧ＶTHに到達しないが、図１０に図示されるように駆動電流ＩDRの誤差は時間長ｔ1の調整で確かに抑制される。補償期間ＰCPにて電圧ＶGSが閾値電圧ＶTHに到達しないにも拘わらず駆動電流ＩDRの誤差が抑制されるのは、閾値電圧ＶTHの誤差に加えて移動度μの誤差も時間長ｔ1の調整によって補償されるからである。すなわち、本形態においては、駆動トランジスタＴDRの閾値電圧ＶTHおよび移動度μの双方が補償されるように時間長ｔ1が可変に制御される。
【００４２】
図１３は、本形態における階調電位ＶDATAと駆動電流ＩDRの誤差との関係（実線）を示すグラフである。図１３においては、対比例における階調電位ＶDATAと駆動電流ＩDRの誤差との相関（図９）が破線で併記されている。図１３に示すように、本形態によれば、補償動作の時間長が固定された特許文献１の構成と比較して、階調電位ＶDATAの広い範囲にわたって駆動電流ＩDRの誤差が抑制されるという利点がある。
【００４３】
なお、図１３のうち階調電位ＶDATAの低位側の領域で駆動電流ＩDRの誤差が僅かに増加しているのは、時間長ｔ1の上限を最大値ｔmaxに制約した影響と考えられる。以上のように低階調側で駆動電流ＩDRに誤差が発生すると、例えば階調値Ｄが最低階調（黒表示）を指定する場合に、本来ならば駆動電流ＩDRの電流量がゼロに設定されるべきであるにも拘わらず、駆動電流ＩDRが発光素子Ｅに供給される（そして発光素子Ｅが発光する）という現象が発生する可能性がある。以上の事情を考慮し、本形態においては、最低階調が指定された場合の階調電位ＶDATAが基準電位ＶREF1を下回る電位Ｖmin（図１１参照）に設定される。以上の構成によれば、最低階調が指定された場合に、駆動トランジスタＴDRの電圧ＶGSが確実に閾値電圧ＶTHを下回るから、動作期間ＰCP1の時間長ｔ1を最大値ｔmaxに制約した構成にも拘わらず、最低階調が指定された場合の駆動電流ＩDRの電流量を確実にゼロに設定できるという利点がある。
【００４４】
＜Ｂ：第２実施形態＞
次に、本発明の第２実施形態について説明する。なお、以下の各形態において作用や機能が第１実施形態と同等である要素については、以上と同じ符号を付して各々の詳細な説明を適宜に省略する。
【００４５】
書込期間ＰWRの開始とともに駆動トランジスタＴDRのゲート−ソース間の電圧ＶGSが数式(5)の電圧ＶGS4に設定されると、駆動トランジスタＴDRのドレイン−ソース間には数式(3)の電流Ｉdsが流れる。電流Ｉdsによる保持容量Ｃ1や容量Ｃ2の充電とともに駆動トランジスタＴDRのソースの電位ＶS（容量Ｃ2の両端間の電圧）は上昇する。第１実施形態においては、書込期間ＰWR内での充電に起因した電位ＶSの上昇を無視できる程度に書込期間ＰWRが短い場合を想定した。本形態においては書込期間ＰWRにおける電位ＶSの上昇を考慮する。
【００４６】
図１４に示すように、書込期間ＰWRの開始の直後に駆動トランジスタＴDRの電圧ＶGSが数式(5)の電圧ＶGS4に設定されると、電流Ｉdsによる充電とともに駆動トランジスタＴDRのソースの電位ＶSは徐々に上昇する。駆動トランジスタＴDRのゲートの電位ＶGは階調電位ＶDATAに維持されるから、駆動トランジスタＴDRのゲート−ソース間の電圧ＶGSはソースの電位ＶSの上昇とともに低下する。すなわち、図１４に示すように、電圧ＶGSを閾値電圧ＶTHに漸近させる補償動作が、動作期間ＰCP1に加えて書込期間ＰWRでも実行される。
【００４７】
動作期間ＰCP1および書込期間ＰWRの双方における補償動作を考慮し、本形態においては、動作期間ＰCP1の時間長ｔ1と書込期間ＰWRの時間長ｔ2との総和Ｔに基づいて階調電位ＶDATAに応じた時間長ｔ1が決定される。さらに詳述すると、複数の階調電位ＶDATAの各々について、駆動電流ＩDRの誤差が最小となる総和Ｔが実験または計算（シミュレーション）で特定され、総和Ｔと時間長ｔ2（固定値）との差分値が動作期間ＰCP1の時間長ｔ1として決定される。
【００４８】
図１５は、本形態における階調電位ＶDATAと駆動電流ＩDRの誤差との関係を示すグラフである。図１５においては、第１実施形態における階調電位ＶDATAと駆動電流ＩDRの誤差との相関（図１３）が破線で併記されている。本形態においては書込期間ＰWR内での補償動作による電圧ＶGSの変動も加味して動作期間ＰCP1の時間長ｔ1が設定されるから、図１５に示すように、書込期間ＰWRでの補償動作を無視した第１実施形態と比較して駆動電流ＩDRの誤差を低減することが可能である。
【００４９】
＜Ｃ：第３実施形態＞
図１６は、本発明の第３実施形態における画素回路Ｕの回路図である。図１６に示すように、本形態の画素回路Ｕは、第１実施形態の画素回路Ｕに制御スイッチＴCRを追加した構成である。制御スイッチＴCRは、駆動トランジスタＴDRのドレイン−ソース間の電流Ｉds（駆動電流ＩDR）の経路上に配置される。例えば、図１６に示すように、駆動トランジスタＴDRのドレインと給電線１６との間に介在するＮチャネル型のトランジスタが制御スイッチＴCRとして利用される。制御スイッチＴCRがオン状態に遷移すると電流Ｉdsの経路が確立し、制御スイッチＴCRがオフ状態に遷移すると電流Ｉdsの経路が遮断される。
【００５０】
素子部１０内には走査線１２とともにＸ方向に延在するｍ本の制御線５２が形成される。図１６に示すように、第ｉ行目の各画素回路Ｕにおける制御スイッチＴCRのゲートは第ｉ行目の制御線５２に接続される。各制御線５２には駆動回路３０（例えば走査線駆動回路３２）から制御信号ＧB（ＧB[1]〜ＧB[m]）が供給される。
【００５１】
図１７は、第ｉ行に属する第ｊ列目の画素回路Ｕの動作を説明するためのタイミングチャートである。図１７に示すように、制御信号ＧB[i]は、第ｉ行の選択期間ＰSL内の書込期間ＰWRで非アクティブレベル（ローレベル）に設定され、当該書込期間ＰWR以外の期間（初期化期間ＰRS，補償期間ＰCP，駆動期間ＰDR）ではアクティブレベル（ハイレベル）に設定される。したがって、初期化期間ＰRSと補償期間ＰCPと駆動期間ＰDRとにおいては制御スイッチＴCRがオン状態に維持されることで電流Ｉdsの経路が確立され、書込期間ＰWRにおいては制御スイッチＴCRがオフ状態に設定されることで電流Ｉdsが遮断される。
【００５２】
以上のように書込期間ＰWRでは電流Ｉdsが遮断される（すなわち保持容量Ｃ1や容量Ｃ2が充電されない）から、書込期間ＰWRの開始の直後に駆動トランジスタＴDRのゲート−ソース間の電圧ＶGSが数式(5)の電圧ＶGS4に設定された後は、駆動トランジスタＴDRのソースの電位ＶSは変化しない。すなわち、書込期間ＰWR内では補償動作が完全に停止する。
【００５３】
以上の形態においては、補償動作を実行する期間が補償期間ＰCPの動作期間ＰCP1に限定される。したがって、駆動電流ＩDRの誤差が低減（理想的には最小化）されるように動作期間ＰCP1の時間長ｔ1のみを階調電位ＶDATAに応じて設定すれば、書込期間ＰWRの時間長に拘わらず（例えば、第１実施形態の構成ならば書込期間ＰWRにおける電位ＶSの変動を無視できない程度に長い時間長とした場合であっても）、図１３と同様に、駆動電流ＩDRの誤差を高精度に低減することが可能である。
【００５４】
＜Ｄ：変形例＞
以上の各形態は様々に変形される。各形態に対する変形の具体的な態様を以下に例示する。なお、以下の例示から２以上の態様を任意に選択して組合わせてもよい。
【００５５】
（１）変形例１  
画素回路Ｕを構成する各トランジスタ（駆動トランジスタＴDR，選択スイッチＴSL，制御スイッチＴCR）の導電型は任意である。例えば、図１８に示すように、駆動トランジスタＴDRや選択スイッチＴSLをＰチャネル型とした構成も採用される。図１８の画素回路Ｕにおいては、発光素子Ｅの陽極が給電線１８（電位ＶCT）に接続され、駆動トランジスタＴDRのドレインが給電線１６（電位ＶEL[i]）に接続されるとともにソースが発光素子Ｅの陰極に接続される。駆動トランジスタＴDRのゲートとソースとの間に保持容量Ｃ1が介在する構成や、駆動トランジスタＴDRのゲートと信号線１４との間に選択スイッチＴSLが介在する構成は図２と同様である。以上のようにＰチャネル型の駆動トランジスタＴDRを採用した場合、Ｎチャネル型の駆動トランジスタＴDRを採用した場合と比較して電圧の関係（高低）は逆転するが、本質的な動作は図３と同様であるから動作の詳細な説明は省略する。なお、第３実施形態と同様に、図１８の駆動トランジスタＴDRに流れる電流Ｉdsの経路上（例えば駆動トランジスタＴDRのドレインと給電線１８との間）に制御スイッチＴCRを配置した構成も採用される。
【００５６】
（２）変形例２  
階調電位ＶDATAを画素回路Ｕに供給するための信号線１４を、補償期間ＰCPや初期化期間ＰRSにおける画素回路Ｕの動作の規定のために兼用する構成は本発明において必須ではない。さらに詳述すると以下の通りである。
【００５７】
以上の各形態においては、信号線１４の信号Ｓ[j]を基準電位ＶREF1から基準電位ＶREF2に変化させることで補償動作を停止したが、補償動作を停止させるための方法は適宜に変更される。例えば、保持期間ＰCP2の始点にて選択スイッチＴSLをオフ状態に遷移させたうえで、基準電位ＶREF2が供給される配線を駆動トランジスタＴDRのゲートに接続する構成も採用される。
【００５８】
また、以上の各形態においては、動作期間ＰCP1における補償動作の実行中に信号線１４から駆動トランジスタＴDRのゲートに基準電位ＶREF1（信号Ｓ[j]）を供給したが、補償動作の実行中に駆動トランジスタＴDRのゲートの電位を維持する方法は適宜に変更される。例えば、動作期間ＰCP1において、選択スイッチＴSLをオフ状態に遷移させたうえで、基準電位ＶREF1が供給される配線を駆動トランジスタＴDRのゲートに接続する構成も採用される。初期化期間ＰRSにて駆動トランジスタＴDRのゲートの基準電位ＶREF1を供給する動作についても同様であり、例えば、初期化期間ＰRSにおいて、選択スイッチＴSLをオフ状態に遷移させたうえで、基準電位ＶREF1が供給される配線を駆動トランジスタＴDRのゲートに接続する構成が採用される。
【００５９】
もっとも、第１実施形態から第３実施形態のように初期化期間ＰRSや補償期間ＰCPにおける画素回路Ｕの駆動に信号線１４（信号Ｓ[j]）を兼用した構成によれば、初期化期間ＰRSや補償期間ＰCPにて画素回路Ｕを駆動するための配線を信号線１４とは別個に形成した構成と比較して、素子部１０の構成が簡素化されるという格別の効果が実現される。
【００６０】
（３）変形例３  
以上の各形態のように、複数の画素回路Ｕが行列状に配列された構成のもとで各画素回路Ｕを行単位で時分割に駆動する場合には各画素回路Ｕ内に選択スイッチＴSLが必要である。しかし、例えば複数の画素回路ＵがＸ方向に沿って１列のみに配列された構成においては、時分割での複数行の選択という動作が不要であるから、画素回路Ｕ内の選択スイッチＴSLは不要となる。複数の画素回路Ｕが１列のみに配列された発光装置１００は、例えば、電子写真方式の画像形成装置（印刷装置）において感光体ドラムなどの像担持体を露光する露光装置として好適に採用される。
【００６１】
（４）変形例４  
以上の各形態においては発光素子Ｅに付随する容量Ｃ2を利用したが、図１９に示すように容量ＣXを容量Ｃ2とともに利用する構成も好適である。容量ＣXの電極ｅ1は、駆動トランジスタＴDRと発光素子Ｅとを結ぶ経路上（駆動トランジスタＴDRのソース）に接続される。容量ＣXの電極ｅ2は、所定の電位が供給される配線（例えば電位ＶCTが供給される給電線１８）に接続される。以上の構成においては、数式(4)や数式(5)における容量値ｃp2が容量ＣXと発光素子Ｅの容量Ｃ2との合計値となる。したがって、数式(4)の電圧ＶGS3や数式(5)の電圧ＶGS4を容量ＣXに応じて調整することが可能である。
【００６２】
（５）変形例５  
有機ＥＬ素子は発光素子の例示に過ぎない。例えば、無機ＥＬ素子やＬＥＤ（Light Emitting Diode）素子などの発光素子を配列した発光装置にも以上の各態様と同様に本発明が適用される。本発明における発光素子は、電流の供給で階調（輝度）が変化する要素である。
【００６３】
＜Ｅ：応用例＞
次に、以上の各態様に係る発光装置１００を利用した電子機器について説明する。図２０ないし図２２には、発光装置１００を表示装置として採用した電子機器の形態が図示されている。
【００６４】
図２０は、発光装置１００を採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、各種の画像を表示する発光装置１００と、電源スイッチ２００１やキーボード２００２が設置された本体部２０１０とを具備する。発光装置１００は有機ＥＬ素子を発光素子Ｅとして使用しているので、視野角が広く見易い画面を表示できる。
【００６５】
図２１は、発光装置１００を適用した携帯電話機の構成を示す斜視図である。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２と、各種の画像を表示する発光装置１００とを備える。スクロールボタン３００２を操作することによって、発光装置１００に表示される画面がスクロールされる。
【００６６】
図２２は、発光装置１００を適用した携帯情報端末（ＰＤＡ：Personal Digital Assistants）の構成を示す斜視図である。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２と、各種の画像を表示する発光装置１００とを備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった様々な情報が発光装置１００に表示される。
【００６７】
なお、本発明に係る発光装置が適用される電子機器としては、図２０から図２２に例示した機器のほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。また、本発明に係る発光装置の用途は画像の表示に限定されない。例えば、電子写真方式の画像形成装置において露光により感光体ドラムに潜像を形成する露光装置としても本発明の発光装置は利用される。
【図面の簡単な説明】
【００６８】
【図１】本発明の第１実施形態に係る発光装置のブロック図である。
【図２】画素回路の回路図である。
【図３】発光装置の動作のタイミングチャートである。
【図４】初期化期間における画素回路の様子を示す回路図である。
【図５】補償期間内の動作期間における画素回路の様子を示す回路図である。
【図６】補償期間内の保持期間における画素回路の様子を示す回路図である。
【図７】書込期間における画素回路の様子を示す回路図である。
【図８】駆動期間における画素回路の様子を示す回路図である。
【図９】対比例における階調電位と駆動電流の誤差との相関を示すグラフである。
【図１０】動作期間の時間長と駆動電流の誤差との相関を示すグラフである。
【図１１】階調電位と動作期間の時間長との相関を示すグラフである。
【図１２】信号線駆動回路内の単位回路のブロック図である。
【図１３】第１実施形態の効果を説明するためのグラフである。
【図１４】本発明の第２実施形態に係る発光装置の動作を示すタイミングチャートである。
【図１５】第２実施形態の効果を説明するためのグラフである。
【図１６】本発明の第３実施形態における画素回路の回路図である。
【図１７】第３実施形態に係る発光装置の動作を示すタイミングチャートである。
【図１８】変形例に係る画素回路の回路図である。
【図１９】変形例に係る画素回路の回路図である。
【図２０】電子機器（パーソナルコンピュータ）の斜視図である。
【図２１】電子機器（携帯電話機）の斜視図である。
【図２２】電子機器（携帯情報端末）の斜視図である。
【符号の説明】
【００６９】
１００……発光装置、１０……素子部、１２……走査線、１４……信号線、１６……給電線、３０……駆動回路、３２……走査線駆動回路、３４……信号線駆動回路、３６……電位制御回路、４０……単位回路、４２……電位生成部、４４……電位選択部、４６……時間調整部、Ｕ……画素回路、ＴDR……駆動トランジスタ、ＴSL……選択スイッチ、ＴCR……制御スイッチ、Ｅ……発光素子、ＰSL……選択期間、ＰRS……初期化期間、ＰCP……補償期間、ＰCP1……動作期間、ＰCP2……保持期間、ＰWR……書込期間、ＰDR……駆動期間、ＶDATA……階調電位。
【図１】
2010044297.tif 000003
【図２】
2010044297.tif 000004
【図３】
2010044297.tif 000005
【図４】
2010044297.tif 000006
【図５】
2010044297.tif 000007
【図６】
2010044297.tif 000008
【図７】
2010044297.tif 000009
【図８】
2010044297.tif 000010
【図９】
2010044297.tif 000011
【図１０】
2010044297.tif 000012
【図１１】
2010044297.tif 000013
【図１２】
2010044297.tif 000014
【図１３】
2010044297.tif 000015
【図１４】
2010044297.tif 000016
【図１５】
2010044297.tif 000017
【図１６】
2010044297.tif 000018
【図１７】
2010044297.tif 000019
【図１８】
2010044297.tif 000020
【図１９】
2010044297.tif 000021
【図２０】
2010044297.tif 000022
【図２１】
2010044297.tif 000023
【図２２】
2010044297.tif 000024