(57)【要約】      （修正有）【課題】遮光画素における暗電流と有効画素における暗電流との差異を低減する。【解決手段】有効領域ＥＲに前記複数の有効画素における複数の第１の光電変換部１１ａが配され、遮光領域ＳＲに前記複数の遮光画素における複数の第２の光電変換部１１ｂが配された半導体基板と、半導体基板の上方に配され、前記遮光領域における前記複数の第２の光電変換部の上方に複数の穴を有する絶縁膜１１０と、前記絶縁膜の上面と前記複数の穴の側面及び底面とを覆っているバリア層１１１と、前記複数の穴に充填された複数の充填部材２０１と、前記バリア層の上に配され、前記遮光領域における前記複数の第２の光電変換部を遮光する遮光層１１２とを備え、前記バリア層は、前記遮光層よりも水素吸蔵能力が高い材料で形成されており、前記バリア層における前記複数の穴の底面に配された第１の部分は、前記バリア層における前記複数の穴の外側に配された第２の部分より薄い。【選択図】図３
2010267748.tif 000002
【特許請求の範囲】
【請求項１】
複数の有効画素が配された有効領域と、前記有効領域に隣接した領域であって、複数の遮光画素が配された遮光領域とを有した撮像装置であって、
前記有効領域に前記複数の有効画素における複数の第１の光電変換部が配され、前記遮光領域に前記複数の遮光画素における複数の第２の光電変換部が配された半導体基板と、
前記半導体基板の上方に配され、前記遮光領域における前記複数の第２の光電変換部の上方に複数の穴を有する絶縁膜と、
前記絶縁膜の上面と前記複数の穴の側面及び底面とを覆っているバリア層と、
前記複数の穴に充填された複数の充填部材と、
前記バリア層の上に配され、前記遮光領域における前記複数の第２の光電変換部を遮光する遮光層と、
を備え、
前記バリア層は、前記遮光層よりも水素吸蔵能力が高い材料で形成されており、
前記バリア層における前記複数の穴の底面に配された第１の部分は、前記バリア層における前記複数の穴の外側に配された第２の部分より薄い
ことを特徴とする撮像装置。
【請求項２】
前記バリア層における前記複数の穴の側面に配された第３の部分は、前記バリア層における前記第２の部分より薄い
ことを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記バリア層は、チタン窒化物を主成分とする第１の膜を含む、あるいは、チタンを主成分とする第２の膜と前記第１の膜との積層構造を含む
ことを特徴とする請求項１又は２に記載の撮像装置。
【請求項４】
請求項１から３のいずれか１項に記載の撮像装置と、
前記撮像装置の撮像面へ像を形成する光学系と、
前記撮像装置から出力された信号を処理して画像データを生成する信号処理部と、
を備えたことを特徴とする撮像システム。
【請求項５】
第１の光電変換部をそれぞれ含む複数の有効画素が配されるべき有効領域と、前記有効領域に隣接した領域であって、第２の光電変換部をそれぞれ含む複数の遮光画素が配されるべき遮光領域とを有した撮像装置の製造方法であって、
前記有効領域における半導体基板に複数の前記第１の光電変換部を形成し、前記遮光領域における前記半導体基板に複数の前記第２の光電変換部を形成する第１の工程と、
前記半導体基板の上方に絶縁層を形成する第２の工程と、
前記絶縁層における複数の前記第２の光電変換部の上方の部分をエッチングすることにより、前記遮光領域における複数の前記第２の光電変換部の上方に複数の穴を有する絶縁膜を形成する第３の工程と、
前記絶縁膜の上面と前記複数の穴の側面及び底面とを覆うように、バリア層を形成する第４の工程と、
前記複数の穴に複数の充填部材を充填する第５の工程と、
前記絶縁膜及び前記複数の充填部材を覆うように、導電層を形成する第６の工程と、
前記導電層をパターニングすることにより、前記遮光領域における複数の前記第２の光電変換部を遮光する遮光層を前記絶縁膜の上に形成する第７の工程と、
を備え、
前記第４の工程では、前記遮光層よりも水素吸蔵能力が高い材料で前記バリア層を形成し、
前記バリア層における前記複数の穴の底面に配された第１の部分は、前記バリア層における前記複数の穴の外側に配された第２の部分より薄い
ことを特徴とする撮像装置の製造方法。
【請求項６】
前記第１の工程の後であって前記第２の工程の前に、前記半導体基板の上方に配線層を形成する第８の工程をさらに備え、
前記第３の工程では、前記遮光層と前記配線層とを接続するビアプラグを形成すべき領域をエッチングすることにより、複数の第２の穴を有するように、前記絶縁膜を形成し、
前記第４の工程では、前記複数の第２の穴を覆うように、前記バリア層を形成し、
前記第５の工程では、前記複数の第２の穴における前記バリア層の上に導電性材料を埋め込むことにより、複数の前記ビアプラグを形成する
ことを特徴とする請求項５に記載の撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置、撮像システム、及び撮像装置の製造方法に関する。
【背景技術】
【０００２】
特許文献１には、従来のＣＣＤ固体撮像素子１（特許文献１の図１１参照）において、ＯＰＢ（オプティカルブラック）領域８のセンサ部２の方が画素領域７のセンサ部２に比べて、水素アニールの効果が大きく、暗電流が少なくなることが記載されている。特許文献１には、この点に鑑み、ＯＰＢ領域３８（特許文献１の図２参照）のみの全面に渡って、Ａｌ遮光膜３９Ｂの下部にアニール時の水素拡散を阻止するための水素阻止膜４０を形成することが記載されている。これにより、特許文献１によれば、画素領域３７のセンサ部３２とＯＰＢ領域３８のセンサ部３２との暗電流のレベル差を解消することができ、両者の暗電流を揃えることができるとされている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平０７-１３０９７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１には、Ａｌ遮光膜３９Ｂの下面にＡｌ遮光膜３９Ｂを保護するためのバリアメタル（バリア層）を配することについて開示がない。さらに、特許文献１には、Ａｌ遮光膜３９Ｂの下面にバリアメタルを配した場合に、どのようにしてＯＰＢ領域３８のセンサ部３２における暗電流と画素領域３７のセンサ部３２における暗電流とを同等なレベルにするのかについて開示がない。
【０００５】
本発明の目的は、撮像装置において、遮光画素における暗電流と有効画素における暗電流との差異を低減することにある。
【課題を解決するための手段】
【０００６】
本発明の第１側面に係る撮像装置は、複数の有効画素が配された有効領域と、前記有効領域に隣接した領域であって、複数の遮光画素が配された遮光領域とを有した撮像装置であって、前記有効領域に前記複数の有効画素における複数の第１の光電変換部が配され、前記遮光領域に前記複数の遮光画素における複数の第２の光電変換部が配された半導体基板と、前記半導体基板の上方に配され、前記遮光領域における前記複数の第２の光電変換部の上方に複数の穴を有する絶縁膜と、前記絶縁膜の上面と前記複数の穴の側面及び底面とを覆っているバリア層と、前記複数の穴に充填された複数の充填部材と、前記バリア層の上に配され、前記遮光領域における前記複数の第２の光電変換部を遮光する遮光層とを備え、前記バリア層は、前記遮光層よりも水素吸蔵能力が高い材料で形成されており、前記バリア層における前記複数の穴の底面に配された第１の部分は、前記バリア層における前記複数の穴の外側に配された第２の部分より薄いことを特徴とする。
【０００７】
本発明の第２側面に係る撮像システムは、本発明の第１側面に係る撮像装置と、前記撮像装置の撮像面へ像を形成する光学系と、前記撮像装置から出力された信号を処理して画像データを生成する信号処理部とを備えたことを特徴とする。
【０００８】
本発明の第３側面に係る撮像装置の製造方法は、第１の光電変換部をそれぞれ含む複数の有効画素が配されるべき有効領域と、前記有効領域に隣接した領域であって、第２の光電変換部をそれぞれ含む複数の遮光画素が配されるべき遮光領域とを有した撮像装置の製造方法であって、前記有効領域における半導体基板に複数の前記第１の光電変換部を形成し、前記遮光領域における前記半導体基板に複数の前記第２の光電変換部を形成する第１の工程と、前記半導体基板の上方に絶縁層を形成する第２の工程と、前記絶縁層における複数の前記第２の光電変換部の上方の部分をエッチングすることにより、前記遮光領域における複数の前記第２の光電変換部の上方に複数の穴を有する絶縁膜を形成する第３の工程と、前記絶縁膜の上面と前記複数の穴の側面及び底面とを覆うように、バリア層を形成する第４の工程と、前記複数の穴に複数の充填部材を充填する第５の工程と、前記絶縁膜及び前記複数の充填部材を覆うように、導電層を形成する第６の工程と、前記導電層をパターニングすることにより、前記遮光領域における複数の前記第２の光電変換部を遮光する遮光層を前記絶縁膜の上に形成する第７の工程とを備え、前記第４の工程では、前記遮光層よりも水素吸蔵能力が高い材料で前記バリア層を形成し、前記バリア層における前記複数の穴の底面に配された第１の部分は、前記バリア層における前記複数の穴の外側に配された第２の部分より薄いことを特徴とする。
【発明の効果】
【０００９】
本発明によれば、撮像装置において、遮光画素における暗電流と有効画素における暗電流との差異を低減することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施形態に係る撮像装置１００の概略構成を示す図。
【図２】本発明の実施形態における画素の構成例を示す図。
【図３】本発明の実施形態に係る撮像装置１００の詳細構成を示す図。
【図４】本発明の実施形態に係る撮像装置１００の製造方法を示す工程断面図。
【図５】本発明の実施形態の変形例に係る撮像装置１００の詳細構成を示す図。
【図６】実施形態に係る撮像装置を適用した撮像システムの構成図。
【発明を実施するための形態】
【００１１】
本発明の実施形態に係る撮像装置１００の構成を、図１を用いて説明する。図１は、本発明の実施形態に係る撮像装置１００の概略構成を示す図である。
【００１２】
撮像装置１００は、画素配列領域ＰＡＲと周辺領域ＰＲとを有している。
【００１３】
画素配列領域ＰＡＲでは、複数の画素が２次元状に配列されている。画素配列領域ＰＡＲは、遮光領域ＳＲと有効領域ＥＲとを有している。有効領域ＥＲには、複数の有効画素Ｐａが配されている。遮光領域ＳＲは、有効領域ＥＲに隣接した領域である。遮光領域ＳＲには、複数の遮光画素Ｐｂが配されている。遮光領域ＳＲは、例えば、オプティカルブラック（ＯＢ）領域である。周辺領域ＰＲは、画素配列領域ＰＡＲの周辺に配されている。周辺領域ＰＲには、周辺回路が配されている。周辺回路は、例えば、画素Ｐａ，Ｐｂを制御するための回路（例えば、垂直走査回路）、及び画素Ｐａ，Ｐｂから撮像装置１００の外部へ信号を出力するための回路（例えば、読み出し回路、出力回路）を含む。
【００１４】
次に、撮像装置１００がＣＭＯＳイメージセンサーである場合における撮像装置１００の構成例について、図２を用いて説明する。図２は、本発明の実施形態における画素の構成例を示す図である。
【００１５】
有効領域ＥＲにおける各有効画素Ｐａは、例えば、図２に示すように、第１の光電変換部１１ａ、転送部１２、電荷電圧変換部１３、リセット部１４、出力部１５、及び選択部１６を含む。
【００１６】
有効画素Ｐａにおける第１の光電変換部１１ａは、後述の遮光層１１２で遮光されていない。第１の光電変換部１１ａは、入射光に応じた電荷を発生させて蓄積する。第１の光電変換部１１ａは、例えば、フォトダイオードである。
【００１７】
転送部１２は、第１の光電変換部１１ａで発生した電荷を電荷電圧変換部１３へ転送する。転送部１２は、例えば、転送トランジスタであり、アクティブレベルの転送制御信号がゲートに供給された際にオンすることにより、第１の光電変換部１１ａで発生した電荷を電荷電圧変換部１３へ転送する。
【００１８】
電荷電圧変換部１３は、転送された電荷を電圧に変換する。電荷電圧変換部１３は、例えば、フローティングディフュージョンである。
【００１９】
リセット部１４は、電荷電圧変換部１３をリセットする。リセット部１４は、例えば、リセットトランジスタであり、アクティブレベルのリセット制御信号がゲートに供給された際にオンすることにより、電荷電圧変換部１３を所定の電位にリセットする。
【００２０】
出力部１５は、電荷電圧変換部１３の電圧に応じた信号を信号線１７へ出力する。出力部１５は、例えば、増幅トランジスタであり、信号線１７に接続された電流源負荷１８とともにソースフォロワ動作を行うことにより、電荷電圧変換部１３の電圧に応じた信号を信号線１７へ出力する。すなわち、出力部１５は、リセット部１４により電荷電圧変換部１３がリセットされた状態で電荷電圧変換部１３の電圧に応じたノイズ信号を信号線１７へ出力する。また、出力部１５は、転送部１２により第１の光電変換部１１ａの電荷が電荷電圧変換部１３へ転送された状態で電荷電圧変換部１３の電圧に応じた光信号を信号線１７へ出力する。
【００２１】
選択部１６は、画素（有効画素）を選択状態／非選択状態にする。選択部１６は、例えば、選択トランジスタであり、アクティブレベルの選択制御信号がゲートに供給された際にオンすることにより、画素を選択状態にする。また、選択部１６は、ノンアクティブレベルの選択制御信号がゲートに供給された際にオンすることにより、画素を非選択状態にする。
【００２２】
なお、有効画素Ｐａは、選択部１６を含まない構成であっても良い。この場合、リセット部１４は、電荷電圧変換部１３をリセットするとともに、供給されたリセット電位に応じて画素Ｐａを選択状態／非選択状態にする。リセット部１４は、例えば、リセットトランジスタであり、アクティブレベルのリセット制御信号がゲートに供給された際にオンすることにより、電荷電圧変換部１３をリセットする。リセット部１４は、供給された第１のリセット電位（例えば、Ｈレベル）に応じて電荷電圧変換部１３の電位を第１のリセット電位にリセットすることにより、画素を選択状態にする。リセット部１４は、供給された第２のリセット電位（例えば、Ｌレベル）に応じて電荷電圧変換部１３の電位を第２のリセット電位にリセットすることにより、画素を非選択状態にする。
【００２３】
このように、有効画素Ｐａから異なるタイミングで出力されたノイズ信号と光信号とは、信号線１７の後段に接続された回路（読み出し回路又は出力回路）において両者の差分がとられる。これにより、ノイズ信号が除去された画像信号が生成され撮像装置１００の後段（例えば、図６に示す撮像信号処理回路９５）へ出力される。あるいは、有効画素Ｐａから異なるタイミングで出力されたノイズ信号と光信号とは、信号線１７の後段に接続された回路（読み出し回路又は出力回路）においてそれぞれ増幅され出力される。そして、ノイズ信号が除去された画像信号が撮像装置１００の後段（例えば、図６に示す撮像信号処理回路９５）により生成される。
【００２４】
また、遮光領域ＳＲにおける各遮光画素Ｐｂの構成は、各有効画素Ｐａの構成と基本的に同様であるが、各遮光画素Ｐｂが第１の光電変換部１１ａに代えて第２の光電変換部１１ｂを含む点で各有効画素Ｐａと異なる。遮光画素Ｐｂにおける第２の光電変換部１１ｂは、後述の遮光層１１２により遮光されている。これにより、遮光画素Ｐｂにおける第２の光電変換部１１ｂは、入射光に依存しない暗電流成分に応じた電荷のみを蓄積する。これにより、遮光画素Ｐｂの出力部１５は、暗電流成分に応じた信号、すなわち黒レベルの基準信号を信号線１７へ出力する。その黒レベルの基準信号は、信号線１７の後段に接続された回路を経由して撮像装置の後段へ出力される。
【００２５】
撮像装置の後段、例えば、図２に示す撮像信号処理回路９５は、遮光画素から出力された黒レベルの基準信号を用いて、有効画素から出力されたノイズ信号及び光信号に応じた画像信号の黒レベルを補正するＯＢ補正処理を行う。このとき、遮光画素における暗電流と有効画素における暗電流との差異が小さいほど、ＯＢ補正処理の精度が向上する。
【００２６】
なお、撮像装置１００がＣＣＤイメージセンサーである場合における撮像装置１００の構成は、例えば、次の点で上記の構成と異なる。各有効画素Ｐａ及び各遮光画素Ｐｂは、転送部１２、電荷電圧変換部１３、リセット部１４、出力部１５、及び選択部１６を含まない。各有効画素Ｐａ及び各遮光画素Ｐｂにおける転送部１２、電荷電圧変換部１３、リセット部１４、及び出力部１５に相当する構成は、各有効画素Ｐａ及び各遮光画素Ｐｂの周辺に配される。ここで、転送部１２は、例えば、垂直転送ＣＣＤ及び水平転送ＣＣＤを含む。この場合、転送部１２における少なくとも水平転送ＣＣＤは、周辺領域ＰＲに配される。電荷電圧変換部１３、リセット部１４、及び出力部１５は、周辺領域ＰＲに配される。
【００２７】
次に、本発明の実施形態に係る撮像装置１００の詳細構成を、図３を用いて説明する。図３は、本発明の実施形態に係る撮像装置１００の詳細構成を示す図である。図３（ａ）は、本発明の実施形態に係る撮像装置１００における領域Ａ（図１参照）の部分に含まれる遮光層１１２のパターンを示す平面図である。図３（ｂ）は、図３（ａ）のＣ−Ｃ’断面図であり、本発明の実施形態に係る撮像装置１００の断面構成を示す図である。図３（ｃ）は、図３（ｂ）にける部分Ｄの拡大断面図である。
【００２８】
撮像装置１００は、半導体基板ＳＢ及び多層配線構造ＭＬを備える。
【００２９】
半導体基板ＳＢは、有効領域ＥＲに複数の第１の光電変換部１１ａが配され、遮光領域ＳＲに複数の第２の光電変換部１１ｂが配されている。第１の光電変換部１１ａ及び第２の光電変換部１１ｂは、それぞれ、電荷キャリア（例えば、電子）に対応した第１導電型（例えば、Ｎ型）の不純物（例えば、リン）を高濃度に含む半導体領域である。半導体基板ＳＢでは、第１の光電変換部１１ａ及び第２の光電変換部１１ｂのそれぞれがウエルＷＬにより囲まれている。ウエルＷＬは、第１の光電変換部１１ａ及び第２の光電変換部１１ｂと反対の第２導電型（例えば、Ｐ型）の不純物（例えば、ボロン）を低濃度に含む半導体領域である。半導体基板ＳＢは、例えば、シリコンで形成されている。
【００３０】
なお、図示しないが、半導体基板ＳＢには、転送部（転送トランジスタ）１２、リセット部（リセットトランジスタ）１４、出力部（増幅トランジスタ）１５、選択部（選択トランジスタ）１６のソース領域・ドレイン領域も半導体領域として形成されている。図示しないが、半導体基板ＳＢには、電荷電圧変換部１３も半導体領域として形成されている。
【００３１】
また、図示しないが、半導体基板ＳＢには、素子分離部（図示せず）が形成されている。素子分離部は、複数の画素（遮光画素、有効画素）における複数の素子を互いに電気的に分離する。素子分離部は、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）型の構造を有していても良いし、ＬＯＣＯＳ（ＬＯＣａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）型の構造を有していても良い。素子分離部は、例えば、シリコン酸化物で形成されている。
【００３２】
多層配線構造ＭＬは、層間絶縁膜１０２、第１バリアメタル１０４、複数のコンタクトプラグ１０３、配線層１０５、層間絶縁膜１０６、第２バリアメタル１０８、複数のビアプラグ１０７、及び配線層１０９を含む。多層配線構造ＭＬは、層間絶縁膜１１０、第３バリアメタル（バリア層）１１１、複数の充填部材２０１、複数のビアプラグ１１４、及び遮光層１１２を備える。
【００３３】
層間絶縁膜１０２は、多層配線構造ＭＬにおける最下の層間絶縁膜である。層間絶縁膜１０２は、半導体基板ＳＢと配線層１０５との間を絶縁する。層間絶縁膜１０２は、複数の穴１０２ａを有する。層間絶縁膜１０２は、例えば、シリコン酸化物で形成されている。
【００３４】
第１バリアメタル１０４は、層間絶縁膜１０２の上面と複数の穴１０２ａの側面及び底面とを覆うように配されている。第１バリアメタル１０４は、例えば、第２の導電性材料で形成された第１の膜を含む。第２の導電性材料は、第１の導電性材料より水素吸蔵能力が高く、かつ、第３の導電性材料より水素吸蔵能力が高い材料である。第２の導電性材料は、例えば、チタン窒化物である。第１の導電性材料及び第３の導電性材料については後述する。
【００３５】
なお、第１バリアメタル１０４は、第１の膜と第２の膜との積層構造を含んでも良い。第２の膜は、例えば、第４の導電性材料で形成されている。第４の導電性材料は、第１の導電性材料より水素吸蔵能力が高く、かつ、第３の導電性材料より水素吸蔵能力が高い材料である。第４の導電性材料は、例えば、チタンを主成分とする金属又は金属間化合物である。
【００３６】
複数のコンタクトプラグ１０３は、複数の穴１０２ａにおける第１バリアメタル１０４の上に配されている。複数のコンタクトプラグ１０３は、半導体基板ＳＢにおける所定の半導体領域（例えば、上記のソース領域・ドレイン領域、電荷電圧変換部１３など）と配線層１０５とを電気的に接続する。
【００３７】
配線層１０５は、多層配線構造ＭＬにおける最下の配線層である。配線層１０５は、層間絶縁膜１０２及び複数のコンタクトプラグ１０３を覆っている。配線層１０５は、コンタクトプラグ１０３を介して半導体基板ＳＢにおける所定の半導体領域に接続されている。配線層１０５は、例えば、第１の導電性材料で形成されている。第１の導電性材料は、例えば、アルミニウムを主成分とする金属又は金属間化合物である。また、各配線層の上下面には、第１の導電性材料のためのバリアメタルが設けられる場合もある。なお、コンタクトプラグ１０３は、例えば、第３の導電性材料で形成されている。第３の導電性材料は、例えば、タングステンを主成分とする金属又は金属間化合物である。
【００３８】
層間絶縁膜１０６は、最下の層間絶縁膜と最上の層間絶縁膜との間に配された配線層である。層間絶縁膜１０６は、配線層１０５と配線層１０９との間を絶縁する。層間絶縁膜１０６は、複数の穴１０６ａを有する。層間絶縁膜１０６は、例えば、シリコン酸化物で形成されている。
【００３９】
第２バリアメタル１０８は、層間絶縁膜１０６の上面と複数の穴１０６ａの側面及び底面とを覆うように配されている。第２バリアメタル１０８は、例えば、前述の第２の導電性材料で形成されている。
なお、第２バリアメタル１０８は、第１の膜と第２の膜との積層構造を含んでも良い。第２の膜は、第４の導電性材料で形成されている。第４の導電性材料は、第１の導電性材料より水素吸蔵能力が高く、かつ、第３の導電性材料より水素吸蔵能力が高い材料である。第４の導電性材料は、例えば、チタンを主成分とする金属又は金属間化合物である。
【００４０】
複数のビアプラグ１０７は、複数の穴１０２ａにおける第１バリアメタル１０４の上に配されている。複数のビアプラグ１０７は、配線層１０５と配線層１０９とを電気的に接続する。
【００４１】
配線層１０９は、多層配線構造ＭＬにおける最下の配線層１０５と最上の配線層すなわち遮光層１１２との間に配された配線層である。配線層１０９は、層間絶縁膜１０６及び複数のビアプラグ１０７を覆っている。配線層１０９は、ビアプラグ１０７を介して配線層１０５に接続されている。配線層１０９は、例えば、配線層１０５と同様に、第１の導電性材料で形成されている。第１の導電性材料は、例えば、アルミニウムを主成分とする金属又は金属間化合物である。なお、ビアプラグ１０７は、例えば、前述の第３の導電性材料で形成されている。
【００４２】
層間絶縁膜１１０は、撮像装置１００における最上の層間絶縁膜である。層間絶縁膜１１０は、半導体基板ＳＢと遮光層１１２との間に配されている。具体的には、層間絶縁膜１１０は、配線層１０９と遮光層１１２との間に配されており、配線層１０９と遮光層１１２との間を絶縁する。層間絶縁膜１１０は、遮光領域ＳＲにおける複数の第２の光電変換部１１ｂの上方に複数の穴１１０ａを有する。層間絶縁膜１１０は、周辺領域ＰＲにおける配線層１０９の上に複数の第２の穴１１０ｂを有する。複数の穴１１０ａ及び複数の第２の穴１１０ｂは、それぞれ、図３（ａ）に示すように、半導体基板ＳＢの法線に沿った方向から透視した場合に円形状をしている。層間絶縁膜１１０は、例えば、シリコン酸化物で形成されている。
【００４３】
第３バリアメタル１１１は、層間絶縁膜１１０の上面と複数の穴１１０ａの側面及び底面と複数の第２の穴１１０ｂの側面及び底面とを覆うように配されている。第３バリアメタル１１１は、例えば、前述の第２の導電性材料で形成されている。
【００４４】
なお、第３バリアメタル１１１は、第１の膜と第２の膜との積層構造を含んでも良い。第２の膜は、例えば、前述の第４の導電性材料で形成されている。
【００４５】
複数の充填部材２０１は、図３（ａ）に破線で示すように、遮光領域ＳＲにおける複数の第２の光電変換部１１ｂの上方に配されている。各充填部材２０１は、半導体基板ＳＢの法線に沿った方向から透視した場合に円形状をしている。複数の充填部材２０１は、図３（ｂ）に示すように、複数の穴１１０ａに充填されている。複数の充填部材２０１は、それぞれ、その側面が第３バリアメタル１１１を介して層間絶縁膜１１０に接しており、その底面が第３バリアメタル１１１を介して層間絶縁膜１０６に接している。すなわち、複数の充填部材２０１は、それぞれ、電気的接続を目的としていない。複数の充填部材２０１は、図３（ｃ）に示すように、遮光領域ＳＲにおける複数の第２の光電変換部１１ｂの上方で遮光層１１２の下面１１２ａに接続されている。充填部材２０１は、例えば、第３の導電性材料で形成されている。第３の導電性材料は、例えば、タングステンを主成分とする金属又は金属間化合物である。
【００４６】
複数のビアプラグ１１４は、複数の第２の穴１１０ｂにおける第３バリアメタル１１１の上に配されている。複数のビアプラグ１１４は、配線層１０９と遮光層１１２とを電気的に接続する。
【００４７】
遮光層１１２は、有効領域ＥＲにおける複数の第１の光電変換部１１ａを遮光せず、遮光領域ＳＲにおける複数の第２の光電変換部１１ｂを遮光する。遮光層１１２は、層間絶縁膜１１０、複数の充填部材２０１、及び複数のビアプラグ１１４を覆っている。遮光層１１２は、例えば、図３（ａ）及び図３（ｂ）に示すように、複数の第１の光電変換部１１ａに対応した複数の開口１１２ａを有効領域ＥＲに有しており、遮光領域ＳＲに開口を有していない。また、周辺領域ＰＲにおける遮光層１１２は、電源ライン又はグランドラインなどを含む配線層として機能しており、ビアプラグ１１４を介して配線層１０９に接続されている。遮光層１１２は、例えば、配線層１０５及び配線層１０９と同様に、第１の導電性材料で形成されている。第１の導電性材料は、例えば、アルミニウムを主成分とする金属又は金属間化合物である。なお、ビアプラグ１１４は、図３（ａ）に破線で示すように、半導体基板ＳＢの法線に沿った方向から透視した場合に円形状をしている。ビアプラグ１１４は、例えば、第３の導電性材料で形成されている。第３の導電性材料は、例えば、タングステンを主成分とする金属又は金属間化合物である。複数のビアプラグ１１４は遮光領域ＳＲや有効領域ＥＲに配置されていてもよい。
【００４８】
なお、図示しないが、遮光層１１２の上には、パッシベーション膜、層内レンズ、カラーフィルタ層、平坦下層、マイクロレンズなどが配されている。
【００４９】
ここで、撮像装置１００では、半導体基板（シリコン）ＳＢと層間絶縁膜（シリコン酸化物）１０２との界面における界面準位の残存により、光電変換部が遮光された状態でも光電変換部で電荷が発生することがある。この電荷による電流は暗電流と呼ばれる。暗電流を低減するための方法として、半導体基板ＳＢに光電変換部を形成した後に半導体基板ＳＢの表面ＳＢａに水素を供給する水素アニール処理を行う方法が知られている。この方法によれば、外部から供給した水素又は所定の膜（例えば、遮光層１１２やパッシベーション膜）に含まれた水素が、水素アニール処理により、半導体基板ＳＢの表面ＳＢａ特に光電変換部の受光面におけるダングリングボンドに結合する。この結果、光電変換部の受光面における界面準位の密度が低減し、光電変換部で発生する暗電流を低減させることができる。
【００５０】
本発明者は、水素アニールにおいて、遮光領域ＳＲにおける第２の光電変換部１１ｂの受光面１１ｂ１に遮光層１１２又は外部から供給されるべき水素が第３バリアメタル１１１で吸収されてしまうことを見出した。このため、第３バリアメタル１１１の面積が大きいＯＢ領域ＳＲでは、第３バリアメタル１１１の面積が小さい有効画素領域ＥＲに比べて、光電変換部７の受光面７ａまで水素が到達しにくい傾向にある。その結果、特許文献１に記載された内容とは反対に、ＯＢ領域ＳＲにおける遮光された第２の光電変換部１１ｂの方が有効画素領域ＥＲにおける遮光されていない第１の光電変換部１１ａに比べて、水素アニールの効果が小さくなるので、暗電流が大きくなる可能性がある。
【００５１】
仮に、第３バリアメタル１１１で水素が吸収されることを抑制するために遮光領域ＳＲにおける第３バリアメタル１１１の膜厚を薄くする場合を考える。この場合、第３バリアメタル１１１が第１の導電性材料（例えば、アルミニウム）の拡散を防止できなくなる可能性がある。すなわち、第３バリアメタル１１１が遮光層１１２に対するバリアメタルとして機能できなくなり遮光層１１２を保護できなくなる可能性がある。
【００５２】
あるいは、仮に、水素が第３バリアメタル１１１で吸収されることを抑制するために第３バリアメタル１１１における第２の光電変換部１１ｂの上方の部分を選択的に除去して開口を形成する場合を考える。この場合、遮光層１１２における開口により露出された領域から第１の導電性材料（例えば、アルミニウム）が拡散するスパイク現象が起こる可能性があり、層間絶縁膜１１０の信頼性が大きく損なわれる可能性がある。
【００５３】
それに対して、本実施形態では、第３バリアメタル１１１における複数の穴１１０ａの底面１１０ａ１に配された第１の部分１１１ａは、第３バリアメタル１１１における複数の穴１１０ａの外側に配された第２の部分１１１ｂより薄い（図３（ｃ）参照）。また、第３バリアメタル１１１における複数の穴１１０ａの側面１１０ａ２に配された第３の部分１１１ｃは、第３バリアメタル１１１における複数の穴１１０ａの外側に配された第２の部分１１１ｂより薄い（図３（ｃ）参照）。具体的には、層間絶縁膜１１０は、遮光領域ＳＲにおける複数の第２の光電変換部１１ｂの上方に複数の穴１１０ａを有する。層間絶縁膜１１０の上面と複数の穴１１０ａの側面及び底面とを覆うように第２の導電性材料を成膜する際に、層間絶縁膜１１０の上面１１０ｃにおける成膜速度に比べて、複数の穴１１０ａの側面１１０ａ２及び底面１１０ａ１における成膜速度が遅くなる。これにより、第３バリアメタル１１１における第１の部分１１１ａは、第３バリアメタル１１１における第２の部分１１１ｂより薄くなる。第３バリアメタル１１１における第３の部分１１１ｃは、第３バリアメタル１１１における第２の部分１１１ｂより薄くなる。この構造により、外部又は遮光膜１１２から第２の光電変換部１１ｂへ水素が供給されやすくなる。例えば、遮光膜１１２より供給される水素は、第３バリアメタル１１１における第１の部分１１１ａを通過しやすくなり、第２の光電変換部１１ｂの受光面へ到達しやすくなる。この結果、遮光領域ＳＲにおける第２の光電変換部１１ｂと有効領域ＥＲにおける第１の光電変換部１１ａとで水素アニールの効果を同等にすることが容易になるので、遮光画素における暗電流と有効画素における暗電流との差異を低減することができる。
【００５４】
なお、複数の充填部材２０１の数及び底面積の大きさは、遮光領域ＳＲにおける第２の光電変換部１１ｂと有効領域ＥＲにおける第１の光電変換部１１ａとで水素アニールの効果を同等にするように調整されている。
【００５５】
次に、本発明の実施形態に係る撮像装置１００の製造方法を、図４を用いて説明する。図４（ａ）〜図４（ｃ）は、本発明の実施形態に係る撮像装置１００の製造方法を示す工程断面図である。図４（ｄ）は、図４（ｃ）における部分Ｅの拡大断面図である。
【００５６】
図４（ａ）に示す工程では、半導体基板ＳＢを準備する。半導体基板ＳＢに、第２の導電型（例えば、Ｐ型）の不純物（例えば、ボロン）を注入することにより、２の導電型の不純物を低濃度で含むウエルＷＬを形成する。有効領域ＥＲにおける半導体基板ＳＢに第１導電型（例えば、Ｎ型）の不純物（例えば、リン）を注入することにより、第１導電型の不純物を高濃度にそれぞれ含む複数の第１の光電変換部１１ａを形成する。同様に、遮光領域ＳＲにおける半導体基板ＳＢに第１導電型の不純物を注入することにより、第１導電型の不純物を高濃度にそれぞれ含む複数の第２の光電変換部１１ｂを形成する（第１の工程）。また、図示しないが、半導体基板ＳＢにおける所定の領域に第１導電型の不純物を注入することにより、所定のトランジスタのソース領域・ドレイン領域を形成し、半導体基板ＳＢの上における所定の領域に、所定のトランジスタのゲート電極を形成する。ゲート電極は、例えば、ポリシリコンで形成する。図示しないが、半導体基板ＳＢにおける複数の光電変換部を分離すべき領域に、素子分離部を形成する。素子分離部は、例えば、シリコン酸化物で形成する。
【００５７】
次に、半導体基板ＳＢの上に、複数の穴１０２ａを有する層間絶縁膜１０２を形成する。層間絶縁膜１０２は、例えば、シリコン酸化物で形成する。層間絶縁膜１０２の上面と複数の穴１０２ａの側面及び底面とを覆うように、第１の膜を含む第１バリアメタル１０４を形成する。第１の膜は、第２の導電性材料で形成する。第２の導電性材料は、第１の導電性材料より水素吸蔵能力が高く、かつ、第３の導電性材料より水素吸蔵能力が高い材料である。第２の導電性材料は、例えば、チタン窒化物である。複数の穴１０２ａにおける第１バリアメタル１０４の上に第３の導電性材料を埋め込むことにより、複数のコンタクトプラグ１０３を形成する。第３の導電性材料は、例えば、タングステンを主成分とする金属又は金属間化合物である。そして、層間絶縁膜１０２及び複数のコンタクトプラグ１０３を覆うように、導電層を形成する。形成された導電層をパターニングすることにより、配線層１０５を形成する。配線層１０５は、第１の導電性材料で形成する。第１の導電性材料は、例えば、アルミニウムを主成分とする金属又は金属間化合物である。このとき、第１バリアメタル１０４もパターニングされる。
【００５８】
次に、配線層１０５の上に、複数の穴１０６ａを有する層間絶縁膜１０６を形成する。層間絶縁膜１０６は、例えば、シリコン酸化物で形成する。層間絶縁膜１０６の上面と複数の穴１０６ａの側面及び底面とを覆うように、第１の膜を含む第２バリアメタル１０８を形成する。第１の膜は、第２の導電性材料で形成する。第２の導電性材料は、第１の導電性材料より水素吸蔵能力が高く、かつ、第３の導電性材料より水素吸蔵能力が高い材料である。第２の導電性材料は、例えば、チタン窒化物である。複数の穴１０６ａにおける第２バリアメタル１０６の上に第３の導電性材料を埋め込むことにより、複数のコンタクトプラグ１０７を形成する。第３の導電性材料は、例えば、タングステンを主成分とする金属又は金属間化合物である。そして、層間絶縁膜１０６及び複数のコンタクトプラグ１０７を覆うように、導電層を形成する。形成された導電層をパターニングすることにより、半導体基板ＳＢの上方に配線層１０９を形成する（第８の工程）。配線層１０９は、第１の導電性材料で形成する。第１の導電性材料は、例えば、アルミニウムを主成分とする金属又は金属間化合物である。このとき、第２バリアメタル１０８もパターニングされる。
【００５９】
次に、半導体基板ＳＢの上方すなわち配線層１０９の上に、層間絶縁膜１０６及び配線層１０９を覆うように絶縁層１１０ｉを形成する（第２の工程）。絶縁層１１０ｉは、例えば、シリコン酸化物で形成する。
【００６０】
絶縁層１１０ｉにおける複数の第２の光電変換部１１ｂの上方の部分をエッチングするとともに、絶縁層１１０ｉにおける遮光層１１２と配線層１０９とを接続するビアプラグ１１４（図３（ｂ）参照）を形成すべき領域をエッチングする。これにより、遮光領域ＳＲにおける複数の第２の光電変換部１１ｂの上方に複数の穴１１０ａを有するとともに周辺領域ＰＲに複数の第２の穴１１０ｂを有する層間絶縁膜１１０を形成する（第３の工程、図４（ｂ））。
【００６１】
層間絶縁膜１１０の上面１１０ｃと複数の穴１１０ａの側面及び底面と複数の第２の穴１１０ｂの側面及び底面とを覆うように、第１の膜を含む第３バリアメタル１１１を形成する（第４の工程、図４（ｃ））。第１の膜は、第２の導電性材料で形成する。第２の導電性材料は、第１の導電性材料より水素吸蔵能力が高く、かつ、第３の導電性材料より水素吸蔵能力が高い材料である。第２の導電性材料は、例えば、チタン窒化物である。
【００６２】
ここで、層間絶縁膜１１０の上面と複数の穴１１０ａの側面及び底面とを覆うように第２の導電性材料で第１の膜を成膜する際に、層間絶縁膜１１０の上面における成膜速度に比べて、複数の穴１１０ａの側面及び底面における成膜速度が遅くなる。第１の膜は、スパッタ法にて形成することが好ましい。スパッタ法にて形成すると、他の成膜方法に比べて、穴の側面又は底面における成膜速度がよりいっそう下がり、本実施形態に適した膜が容易に形成できる。なお、スパッタ法では、半導体基板（例えば、ウェーハ）と平板型ターゲットとを対に配置し、両者の間に電圧をかけプラズマを発生させる。そのプラズマ中のイオンがターゲットにぶつかり、その反跳でとび出してくるターゲット原子をウェーハ上に堆積させる成膜方法がスパッタ法である。反跳で飛び出してくるターゲット原子は、半導体基板の表面に堆積されやすいのに対し、穴の側面及び底面に堆積されにくい。従って、層間絶縁膜１１０の上面における成膜速度に比べて、複数の穴１１０ａの側面及び底面における成膜速度が遅くなる。これにより、第３バリアメタル１１１における第１の部分１１１ａは、第３バリアメタル１１１における第２の部分１１１ｂより薄くなる（図４（ｄ）参照）。
【００６３】
複数の穴１１０ａにおける第３バリアメタル１１１の上に第３の導電性材料を埋め込む（充填する）とともに複数の第２の穴１１０ｂにおける第３バリアメタル１１１の上に第３の導電性材料を埋め込む。これにより、図３（ｂ）に示すように、遮光領域ＳＲにおける複数の充填部材２０１を形成するとともに周辺領域ＰＲにおける複数のビアプラグ１１４を形成する（第５の工程）。すなわち、フォトリソグラフィに使用するマスクデザインを変更すれば、複数の充填部材２０１を、複数のビアプラグ１１４と同一の工程で形成することができる。これにより、複数の充填部材２０１を形成することに伴う工程数の増加を抑制できるので、製造コストの増大を抑制できる。
【００６４】
層間絶縁膜１１０、複数の充填部材２０１、及び複数のビアプラグ１１４を覆うように、導電層を形成する（第６の工程）。導電層は、第１の導電性材料で形成する。第１の導電性材料は、例えば、アルミニウムを主成分とする金属又は金属間化合物である。
【００６５】
導電層をパターニングすることにより、有効領域ＥＲにおける複数の第１の光電変換部１１ａを遮光せず、遮光領域ＳＲにおける複数の第２の光電変換部１１ｂを遮光する遮光層１１２を、層間絶縁膜１１０の上に形成する（第７の工程）。すなわち、有効領域ＥＲにおける導電層に複数の第１の光電変換部１１ａに対応した複数の開口１１２ａを形成し、遮光領域ＳＲにおける導電層に開口を形成しないことにより、遮光層１１２を形成する（図３（ａ）参照）。
【００６６】
さらに、図示しないが、遮光層１１２の上に、パッシベーション膜、層内レンズ、カラーフィルタ層、平坦下層、マイクロレンズなどを形成する。
【００６７】
なお、撮像装置１００ｊは、層間絶縁膜１１０ｊ及び複数の充填部材２０１ｊを備えてもよい。層間絶縁膜１１０ｊにおける複数の穴１１０ａｊは、それぞれ、図５に破線で示すように、半導体基板ＳＢの法線に沿った方向から透視した場合に矩形状をしていてもよい。この場合でも、矩形状における短辺の幅が十分に狭くなっている。このため、層間絶縁膜１１０ｊの上面と複数の穴１１０ａｊの側面及び底面とを覆うように第２の導電性材料で第１の膜を成膜する際に、層間絶縁膜１１０ｊの上面における成膜速度に比べて、複数の穴１１０ａｊの側面及び底面における成膜速度が遅くなる。これにより、第３バリアメタル１１１における第１の部分１１１ａは、第３バリアメタル１１１における第２の部分１１１ｂより薄くなる（図４（ｄ）参照）。
【００６８】
なお、複数の充填部材２０１ｊは、複数の穴１１０ａｊに対応して、それぞれ、図５に破線で示すように、半導体基板ＳＢの法線に沿った方向から透視した場合に矩形状になる。
【００６９】
次に、本発明の撮像装置を適用した撮像システムの一例を図６に示す。
【００７０】
撮像システム９０は、図６に示すように、主として、光学系、撮像装置１００及び信号処理部を備える。光学系は、主として、シャッター９１、レンズ９２及び絞り９３を備える。信号処理部は、主として、撮像信号処理回路９５、Ａ／Ｄ変換器９６、画像信号処理部９７、メモリ部８７、外部Ｉ／Ｆ部８９、タイミング発生部９８、全体制御・演算部９９、記録媒体８８及び記録媒体制御Ｉ／Ｆ部９４を備える。なお、信号処理部は、記録媒体８８を備えなくても良い。
【００７１】
シャッター９１は、光路上においてレンズ９２の手前に設けられ、露出を制御する。
【００７２】
レンズ９２は、入射した光を屈折させて、撮像装置１００の画素配列（撮像面）に被写体の像を形成する。
【００７３】
絞り９３は、光路上においてレンズ９２と撮像装置１００との間に設けられ、レンズ９２を通過後に撮像装置１００へ導かれる光の量を調節する。
【００７４】
撮像装置１００は、画素配列に形成された被写体の像を画像信号に変換する。撮像装置１００は、その画像信号を画素配列から読み出して出力する。
【００７５】
撮像信号処理回路９５は、撮像装置１００に接続されており、撮像装置１００から出力された画像信号を処理する。
【００７６】
Ａ／Ｄ変換器９６は、撮像信号処理回路９５に接続されており、撮像信号処理回路９５から出力された処理後の画像信号（アナログ信号）を画像信号（デジタル信号）へ変換する。
【００７７】
画像信号処理部９７は、Ａ／Ｄ変換器９６に接続されており、Ａ／Ｄ変換器９６から出力された画像信号（デジタル信号）に各種の補正等の演算処理を行い、画像データを生成する。この画像データは、メモリ部８７、外部Ｉ／Ｆ部８９、全体制御・演算部９９及び記録媒体制御Ｉ／Ｆ部９４などへ供給される。
【００７８】
メモリ部８７は、画像信号処理部９７に接続されており、画像信号処理部９７から出力された画像データを記憶する。
【００７９】
外部Ｉ／Ｆ部８９は、画像信号処理部９７に接続されている。これにより、画像信号処理部９７から出力された画像データを、外部Ｉ／Ｆ部８９を介して外部の機器（パソコン等）へ転送する。
【００８０】
タイミング発生部９８は、撮像装置１００、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７に接続されている。これにより、撮像装置１００、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７へタイミング信号を供給する。そして、撮像装置１００、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７がタイミング信号に同期して動作する。
【００８１】
全体制御・演算部９９は、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４に接続されており、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４を全体的に制御する。
【００８２】
記録媒体８８は、記録媒体制御Ｉ／Ｆ部９４に取り外し可能に接続されている。これにより、画像信号処理部９７から出力された画像データを、記録媒体制御Ｉ／Ｆ部９４を介して記録媒体８８へ記録する。
【００８３】
以上の構成により、撮像装置１００において良好な画像信号が得られれば、良好な画像（画像データ）を得ることができる。
【図１】
2010267748.tif 000003
【図２】
2010267748.tif 000004
【図３】
2010267748.tif 000005
【図４】
2010267748.tif 000006
【図５】
2010267748.tif 000007
【図６】
2010267748.tif 000008