(57)【要約】【課題】配線の微細構造の維持、ＴＤＤＢ寿命の確保および低抵抗を実現する。【解決手段】半導体装置１００は、基板１０２と、基板１０２上に形成された層間絶縁膜１０４と、層間絶縁膜１０４中に形成された配線１２０と、を含み、配線１２０は、断面視において、最上面から下方にかけて幅が広くなる領域を有する。【選択図】図１
2010267920.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された層間絶縁膜と、
前記層間絶縁膜中に形成された配線と、
を含み、
前記配線は、断面視において、最上面から下方にかけて幅が広くなる領域を有する半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記層間絶縁膜中において前記配線と同層に当該配線に隣接して形成された他の配線をさらに含み、
前記配線の最上面における前記他の配線との配線間隔が、下方における前記配線と前記他の配線との配線間隔よりも広い半導体装置。
【請求項３】
請求項１または２に記載の半導体装置において、
前記層間絶縁膜中に形成されたビアをさらに含み、
前記配線は、前記層間絶縁膜中で前記ビア上に当該ビアに接続して形成され、前記配線と前記ビアとがデュアルダマシン構造を有する半導体装置。
【請求項４】
請求項３に記載の半導体装置において、
前記配線は、前記ビアに対して目合わせずれを有して形成され、前記ビアは、前記配線と同層のレベルにも延在して形成され、当該ビアは、断面視において、最上面から下方にかけて幅が広くなる領域を有する半導体装置。
【請求項５】
請求項１から４いずれかに記載の半導体装置において、
前記層間絶縁膜は、低誘電率膜である半導体装置。
【請求項６】
請求項１から５いずれかに記載の半導体装置において、
前記配線の表面に、キャップメタル膜が形成された半導体装置。
【請求項７】
基板上に形成された層間絶縁膜上に、所定幅の開口部を有する第１のマスク膜を形成し、当該第１のマスク膜をマスクとして、前記層間絶縁膜に配線溝を形成する工程と、
前記配線溝内に導電材料を埋めこみ、配線を形成する工程と、
を含み、
前記配線溝を形成する工程において、前記配線溝を、前記層間絶縁膜の最上面から下方に行くにつれて、前記所定幅よりも幅が広くなる領域を有するように形成する半導体装置の製造方法。
【請求項８】
請求項７に記載の半導体装置の製造方法において、
前記層間絶縁膜上に、所定径の開口部を有する第２のマスク膜を形成し、当該第２のマスク膜をマスクとして、前記配線の下方に形成され、当該配線と接続されるビアを形成するためのビアホールを形成する工程をさらに含み、
当該ビアホールを形成する工程において、前記ビアホールを、前記層間絶縁膜の最上面から下方に行くにつれて、前記所定径よりも径が広くなる領域を有するように形成し、
前記配線を形成する工程において、前記ビアホール内と前記配線溝内に同時に導電材料を埋めこみ、デュアルダマシン配線を形成する半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置においては、その微細化および高速化に伴い、抵抗の低い銅（Ｃｕ）配線が用いられるようになっている。銅配線は、ダマシン法により形成される。ダマシン法では、まず下層配線上に層間絶縁膜を形成する。次いで、層間絶縁膜上に所定パターンを有するレジスト膜を形成し、レジスト膜をマスクとして層間絶縁膜を選択的にエッチングし、下層配線に到達するビアホールや配線溝等の凹部を形成する。その後、凹部内に銅を埋め込む。つづいて、凹部外部に露出した銅をＣＭＰ（Chemical Mechanical Polishing：化学機械研磨法）で除去する。この手順を繰り返すことにより、多層配線構造が形成される。
【０００３】
ところで、ダマシン法には、ビアホールと配線溝とを同時に形成するデュアルダマシン法と、ビアホールと配線溝とを別々に形成するシングルダマシン法とがある。デュアルダマシン法には、銅配線を形成する層間絶縁膜中にビアホールを形成した後に配線溝を形成するビアファースト法や、層間絶縁膜中に配線溝を形成した後にビアホールを形成するトレンチファースト法等がある。デュアルダマシン法では、ビアホールと配線溝とがそれぞれレジスト膜をマスクとするエッチングにより形成される。
【０００４】
特許文献１（特開２００７−２１４５６７号公報）には、上断面が楕円形であり、上断面の短軸方向に比べて長軸方向に近接して配列された複数のコンタクトホールを有する半導体素子が記載されている。
【０００５】
特許文献２（特開２００２−１１８１７０号公報）には、基板の上に第１絶縁膜、ＳＯＧ低誘電膜、第２誘電膜、シリコン酸化窒化膜の４層構造を有する層間絶縁膜と、前記層間絶縁膜にスパッタリングによって形成された、上部は広く、下部は狭い金属ビアコンタクトと、を含む半導体装置が記載されている。ここで、ビアホールの側壁を構成する低誘電膜にボーイング現象が発生した形状となっている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−２１４５６７号公報
【特許文献２】特開２００２−１１８１７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、デュアルダマシン法で、ビアホールと配線溝とを形成する場合、レジスト膜の開口部の目合わせずれ等が生じることがある。その場合、目合わせずれが生じた分だけ配線上面の配線幅が広くなり、配線間隔が非常に狭くなってしまう。配線間隔が狭くなると、ＴＤＤＢ（Time Dependent Dielectric Breakdown）寿命が低下したり、リーク特性が劣化するという問題がある。ＴＤＤＢ寿命を確保するとともにリーク特性を維持するためには、配線間隔を確保する必要がある。一方、微細化のために、配線幅と配線間隔とで規定される配線ピッチを維持しつつ配線間隔を広くしようとすると、配線幅やビア径が狭くなってしまう。配線幅やビア径が狭くなると、配線抵抗やビア抵抗が上昇してしまう。
【課題を解決するための手段】
【０００８】
本発明によれば、
基板と、
前記基板上に形成された層間絶縁膜と、
前記層間絶縁膜中に形成された配線と、
を含み、
前記配線は、断面視において、最上面から下方にかけて幅が広くなる領域を有する半導体装置が提供される。
【０００９】
本発明によれば、
基板上に形成された層間絶縁膜上に、所定幅の開口部を有する第１のマスク膜を形成し、当該第１のマスク膜をマスクとして、前記層間絶縁膜に配線溝を形成する工程と、
前記配線溝内に導電材料を埋めこみ、配線を形成する工程と、
を含み、
前記配線溝を形成する工程において、前記配線溝を、前記層間絶縁膜の最上面から下方に行くにつれて、前記所定幅よりも幅が広くなる領域を有するように形成する半導体装置の製造方法が提供される。
【００１０】
この構成によれば、配線の最上面（表面）においては、配線間隔を広く取ることができるので、ＴＤＤＢ寿命を向上することができる。また、最上面の配線やビアの寸法が小さくなるので、最上面における目合わせずれの影響度を小さくすることもできる。さらに、配線間（ビア間）のリーク特性を改善することもできる。さらに、配線の最上面の配線幅を選択的に狭くするとともに、配線の最上面より下方の領域では、配線幅を広く保っている。これにより、配線幅と配線間隔とで規定される配線ピッチを維持しつつ、配線抵抗を低くすることもできる。
【００１１】
特許文献１および特許文献２には、コンタクトホールやビアホールが意図せずボーイング形状になってしまう現象が記載されている。コンタクトホールやビアホールは、配線溝に比べてアスペクト比が高いため、エッチングガスの種類等によっては、これらの文献に記載されたように、ボーイング形状となっていたと考えられる。このような現象が意図せず生じると、コンタクトホール間の間隔が狭くなり短絡が生じるという問題や、ボイドが生じるという問題があった。一方、本発明においては、形状を制御できる条件で、意図的に、配線が断面視において最上面から下方にかけて幅が広くなる領域を有するようにしている。そのため、配線の幅が広い箇所においても、配線間隔を短絡が生じない程度に広く保ちつつ、配線の最上面の配線間隔を広くすることができる。
【００１２】
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１３】
本発明によれば、配線の微細構造の維持、ＴＤＤＢ寿命の確保および低抵抗を実現した半導体装置を得ることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態における半導体装置の構成の一例を示す断面図である。
【図２】図１に示した配線の構成を示す平面図である。
【図３】本発明の実施の形態における半導体装置の構成の一例を示す断面図である。
【図４】図３に示した配線の構成を示す平面図である。
【図５】本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。
【図６】本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。
【図７】本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。
【図８】本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。
【図９】本発明の実施の形態における配線溝を形成する方法を説明するための断面図である。
【図１０】本発明の実施の形態における配線溝を形成する方法を説明するための工程断面図である。
【図１１】本発明の実施の形態における配線溝を形成する方法を説明するための工程断面図である。
【図１２】本発明の実施の形態における半導体装置の構成の他の例を示す断面図である。
【図１３】本発明の実施の形態における半導体装置の効果を説明するための図である。
【図１４】本発明の実施の形態における半導体装置の効果を説明するための図である。
【図１５】本発明の実施の形態における半導体装置の効果を説明するための図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１６】
図１は、本実施の形態における半導体装置の構成を示す断面図である。
半導体装置１００は、基板１０２と、基板１０２上に形成された絶縁膜１０３と、絶縁膜１０３上に形成された層間絶縁膜１０４と、層間絶縁膜１０４上に形成されたキャップ絶縁膜１３０とを含む。基板１０２は、シリコン基板等の半導体基板とすることができる。また、ここでは図示していないが、基板１０２にはトランジスタ等の素子が形成された構成とすることができる。また、基板１０２と層間絶縁膜１０４との間には、絶縁膜１０３以外にも、複数の絶縁膜や配線層が形成された構成とすることができる。層間絶縁膜１０４は、低誘電率膜とすることができる。
【００１７】
半導体装置１００は、さらに、層間絶縁膜１０４中に形成されたビア１１０およびビア１１０の上にビア１１０に接続して形成された配線１２０を含む。本実施の形態において、ビア１１０および配線１２０は、デュアルダマシン法により形成することができる。ビア１１０および配線１２０は、それぞれ、バリアメタル膜と、銅を主成分とする銅含有膜とにより構成することができる。
【００１８】
本実施の形態において、配線１２０は、断面視において、最上面から下方にかけて幅が広くなる領域を有する。ここで、断面視とは、基板の面内方向に対して直交する方向の断面とすることができる。配線１２０は、最上面の幅がその下方の領域の幅よりも狭い構成を有する。たとえば、図示した例では、配線１２０の最上面の幅ｄ１は、下方の領域の幅ｄ２よりも幅が狭い。ここで、配線１２０の最も広い配線幅が幅ｄ２とすると、たとえば、幅ｄ２と幅ｄ１との差は、４ｎｍから２０ｎｍ程度とすることができる。一例として、配線１２０の最上面の高さｈ１とその下方の幅が最も広い箇所の高さｈ２との差を１０ｎｍ以上とした場合、幅ｄ２と幅ｄ１との差が２ｎｍ以上とすることができる。また、配線１２０は、高さｈ１の最上面から高さｈ２までの間で一旦幅が広くなった後、下方に行くにつれ、徐々に幅が狭くなる構成とすることができる。ビアホールも同様に形成され、ビアも同様の構成を有するようにすることができる。
【００１９】
図２は、図１に示した配線１２０およびビア１１０の構成を示す平面図である。
図中、実線が配線１２０の最上面の幅を示す。破線は、配線１２０の最も幅が広い箇所の幅を示す。このような構成とすると、本実施の形態における配線１２０の最上面の配線間隔ｄ３は、最も広い配線幅を有する箇所の配線間隔ｄ４よりも、（幅ｄ２−幅ｄ１）だけ広くなる。
【００２０】
図３は、配線１２０がビア１１０に対して目合わせずれを有して形成された場合の半導体装置１００の構成を示す断面図である。図中、破線は、ビア１１０中の配線１２０の断面形状を示す。
【００２１】
図４は、図３に示した配線１２０およびビア１１０の構成を示す平面図である。実線が配線１２０およびビア１１０の最上面の幅を示す。破線は、配線１２０の最も幅が広い箇所の幅を示す。また、一点破線は、ビアホール形成時の最も幅が広い箇所の幅を示す。二点破線は、ビアホール形成時の最上面の幅を示す。
【００２２】
このように、配線１２０がビア１１０に対して目合わせずれを有して形成されると、ビア１１０が形成された箇所で、最上面における配線間隔が非常に狭くなってしまう。
【００２３】
本実施の形態において、配線１２０は、最上面の幅がその下方の領域の幅よりも狭い構成を有する。また、後述するように、ビアホールも、最上面の径がその下方の領域の径よりも狭い構成となるように形成される。これにより、配線１２０がビア１１０に対して目合わせずれを有して形成された場合でも、配線１２０の最上面の配線幅ｄ５を、その下方の領域の配線幅ｄ６よりも狭くすることができる。これにより、本実施の形態における配線１２０の最上面の配線間隔ｄ７は、最も広い配線幅を有する箇所の配線間隔ｄ８よりも、（幅ｄ６−幅ｄ５）だけ広くなる。
【００２４】
次に、本実施の形態における半導体装置１００の製造手順を説明する。図５から図８は、本実施の形態における半導体装置１００の製造手順を示す工程断面図である。なお、図５から図８においては、基板１０２は省略しているが、半導体装置１００は、基板１０２を含み、絶縁膜１０３は基板１０２上に形成されている。
【００２５】
本実施の形態において、ビア１１０および配線１２０は、デュアルダマシン法のビアファースト法により形成することができる。ここでは、図３および図４に示したように、配線１２０がビア１１０に対して目合わせずれを有して形成される場合を例として説明する。
【００２６】
まず、層間絶縁膜１０４上に、ビアホール１４０を形成するための所定径の開口部１５２ａを有するレジスト膜１５２（第２のマスク膜）を形成する（図５）。このとき、開口部１５２ａの開口径は、たとえば幅ｄ１と同等とすることができる。次いで、レジスト膜１５２をマスクとして用いて、層間絶縁膜１０４をエッチングしてビアホール１４０を形成する（図６）。本実施の形態において、ビアホール１４０は、最上面より下方の領域における内径が、最上面における開口径よりも大きくなる条件でエッチングを行う。この手順は、後述する。この後、レジスト膜１５２をアッシング等により除去する。
【００２７】
つづいて、層間絶縁膜１０４上に、配線溝１４２を形成するための所定幅の開口部１５０ａを有するレジスト膜１５０（第１のマスク膜）を形成する（図７）。このとき、開口部１５０ａの開口幅は、レジスト膜１５２の開口径と同様、幅ｄ１と同等とすることができる。ここでは、配線溝１４２がビアホール１４０に対して目合わせずれを有する場合を例として示す。つまり、レジスト膜１５０の開口部１５０ａが図５に示したレジスト膜１５２の開口部１５２ａからずれて形成される。なお、ここでは図示していないが、レジスト膜１５０は、多層レジスト膜とすることができ、ビアホール１４０内には、下層レジスト膜等が埋め込まれた構成とすることができる。
【００２８】
次いで、レジスト膜１５０をマスクとして用いて、層間絶縁膜１０４をエッチングして、配線溝１４２を形成する（図８）。図中、破線は、ビアホール１４０が形成されていない箇所の配線溝１４２の断面形状を示す。本実施の形態において、配線溝１４２は、最上面より下方の領域における幅が、最上面における開口幅よりも広くなる条件でエッチングを行う。この手順は、後述する。この後、レジスト膜１５０をアッシング等により除去する。これにより、デュアルダマシン配線溝が形成される。
【００２９】
その後、層間絶縁膜１０４上の全面にバリアメタル膜を形成する。次いで、バリアメタル膜上に銅含有膜を形成し、デュアルダマシン配線溝を埋め込む。つづいて、デュアルダマシン配線溝外部に露出した銅含有膜およびバリアメタル膜を化学機械研磨法（ＣＭＰ：Chemical Mechanical Polishing）により除去する。これにより、図３に示したような配線１２０およびビア１１０が形成される。その後、層間絶縁膜１０４上の全面に、キャップ絶縁膜１３０を形成する。キャップ絶縁膜１３０は、たとえばＳｉＣＮにより構成することができる。
【００３０】
次に、本実施の形態における配線溝１４２を形成する手順の例を説明する。ビアホール１４０も同様の手順で形成することができる。
【００３１】
第１の方法として、層間絶縁膜１０４上にレジスト膜１５０を形成した後、レジスト膜１５０をマスクとして層間絶縁膜１０４をエッチングする際のエッチング条件を最適化することができる。図９を参照してこの手順を説明する。たとえば、通常、配線溝をドライエッチングで形成する場合、異方性エッチングが行われる。これにより、レジスト膜１５０の開口部１５０ａの開口幅とほぼ等しい幅の配線溝を形成することができる。一方、本実施の形態においては、異方性エッチングの条件に、等方性エッチングの条件を加えることにより、配線溝１４２において、最上面よりも下方の領域で、開口幅がレジスト膜１５０の開口部１５０ａの開口幅よりも大きくなるようにエッチングすることができる。このような条件は、たとえば、エッチングガス中のＯ２やＮ２の含有量を増やす、エッチングチャンバ内の圧力を高圧にする、またはエッチング時のバイアスを下げる等とすることができる。
【００３２】
また、第２の方法として、通常の条件で層間絶縁膜１０４に配線溝を形成した後に、層間絶縁膜１０４上の全面にバリアメタル膜を形成し、バリアメタル膜をリスパッタリングする際に、リスパッタリングで用いるアルゴン等の原子で配線溝上部の側壁にダメージを与えて側壁を削ることができる。層間絶縁膜１０４として、低誘電率膜を用いると、リスパッタリングによるダメージを受けやすい。図１０および図１１を参照してこの手順を説明する。
【００３３】
まず、通常の条件で層間絶縁膜１０４に、配線溝１４２ａを形成する（図１０（ａ））。この後、層間絶縁膜１０４上の全面にバリアメタル膜１６０を形成する（図１０（ｂ））。ここで、バリアメタル膜１６０は、配線溝１４２ａの底部や配線溝１４２ａの入り口付近で厚く形成されたりして膜厚が不均一となることがある。そのため、バリアメタル膜１６０の膜厚を均一にするためにも、アルゴン等の原子でリスパッタリングを行い、膜厚の厚い箇所のバリアメタル膜１６０を除去する。
【００３４】
本実施の形態において、配線溝１４２ａの入り口のバリアメタル膜１６０を除去する条件でリスパッタリングを行う（図１１（ｂ））。これにより、層間絶縁膜１０４の上面側の側壁がダメージを受け、層間絶縁膜１０４が削られる。このとき、配線溝１４２ａの最上面の角部には、厚いバリアメタル膜１６０が形成されているため、最上面の層間絶縁膜１０４は削られずに残る。そのため、層間絶縁膜１０４には、最上面よりも下方の領域で幅が広い配線溝１４２が形成される（図１１（ｂ））。この後、再度層間絶縁膜１０４上の全面にバリアメタル膜を形成することができる。バリアメタル膜の形成およびリスパッタリングは、適宜それぞれ複数回行うことができる。
【００３５】
また、図１０および図１１に示した例では、配線溝１４２を通常の条件で形成する手順を説明したが、バリアメタル膜１６０を形成する前に、第１の方法で説明した手順で配線溝１４２を形成した後、さらに第２の方法を用いて、配線溝１４２の形状を調整するようにしてもよい。
【００３６】
また、他の例として、図１２に示すように、配線１２０の最上面には、キャップメタル膜１７０を設けた構成とすることもできる。なお、ここでも基板１０２は省略しているが、半導体装置１００は、絶縁膜１０３は、基板１０２上に形成されている。キャップメタル膜１７０は、たとえばＣｏＷＰ、Ｃｏ、Ｗ、Ｎｉ、Ｒｕ、Ｉｒ、Ｐｔ、Ａｌ、またはＣｕＳｉＮ等により構成することができる。キャップメタル膜１７０は、層間絶縁膜１０４および配線１２０上の全面に金属膜を形成し、無電解めっき等により配線１２０表面に選択的に形成することができる。
【００３７】
次に、本実施の形態における半導体装置１００の効果を説明する。
図１３は、本実施の形態における半導体装置１００の効果を説明するための図である。
図１３（ａ）は、配線とビアとの目合わせずれがない場合の通常のダマシン配線の構成を示す。ここで、配線間隔がαであるとする。図１３（ｂ）は、図１３（ａ）に示したダマシン配線において、配線がビアに対して、βだけずれて形成された場合の構成を示す。このとき、ビアが形成された箇所では、配線がずれた分だけ配線間隔が狭くなり、配線間隔がα−βとなってしまう。
【００３８】
図１３（ｃ）は、本実施の形態において、図１３（ｂ）に示したのと同様、配線がビアに対して、βだけずれて形成された場合の構成を示す。ここで、配線の最上面の幅が、配線の最も広い箇所の幅よりもγだけ狭いとすると、最上面における配線間隔は、図１３（ｂ）に示したものよりγだけ広くなる。これにより、配線１２０の最上面の配線間隔を広くして半導体装置１００の特性を向上させることができるとともに、その下方では配線幅を広くして抵抗を低くすることができる。
【００３９】
図１４は、本実施の形態における半導体装置１００において、従来の構造と比較しても抵抗が上昇していないことを示す図である。図中横軸は抵抗、縦軸は分布を示す。（ａ）は、図１に示したのと同様の本実施の形態における半導体装置１００、（ｂ）は、従来の半導体装置の測定結果を示す。（ａ）の半導体装置１００は、図１を参照して、幅ｄ１＝６９ｎｍ、幅ｄ２＝７３ｎｍ、高さｈ１と高さｈ２との差６ｎｍ、ビアとの接続箇所の配線幅を６６ｎｍとした。（ｂ）の半導体装置は、最上面の配線幅７４ｎｍとして、最上面から下方に行くにつれ、配線幅が徐々に狭くなり、ビアとの接続箇所の配線幅を６５ｎｍとした。ここで、抵抗値は、定電流を用いたケルビン測定法により測定した。図示したように、本実施の形態における半導体装置１００において、従来の構成に比べて抵抗が上昇していないことがわかる。
【００４０】
図１５は、本実施の形態における半導体装置１００において、従来の構造と比較してＴＤＤＢ寿命が向上したことを示す図である。図中横軸はＴＤＤＢ寿命、縦軸は累積故障確率を示す。（ａ）は、図１に示したのと同様の本実施の形態における半導体装置１００、（ｂ）は、従来の半導体装置の測定結果を示す。（ａ）および（ｂ）の半導体装置の構成は、それぞれ、図１４に示した例と同様とした。ここでは、一定の高温下で配線に定電圧を印加して異電位間に流れるリーク電流をモニタした。モニタの頻度は数分に1回の割合で行なった。リーク電流が一定の値を超えた場合に故障と判定した。図示したように、本実施の形態における半導体装置１００において、ＴＤＤＢ寿命が大幅に改善されていることがわかる。
【００４１】
近年の研究では、ＴＤＤＢ試験時の絶縁膜破壊は、配線上面で生じるといわれている。そのため、配線とビアの目合わせずれがＴＤＤＢ寿命に対して無視できなくなっている。本実施の形態において、配線の最上面においては、配線間隔を広く取ることができるので、ＴＤＤＢ寿命を向上することができる。また、最上面の配線やビアの寸法が小さくなるので、最上面における目合わせずれの影響度を小さくすることもできる。さらに、配線間（ビア間）のリーク特性を改善することもできる。
【００４２】
さらに、本実施の形態において、配線１２０の最上面の配線幅を選択的に狭くするとともに、配線１２０の最上面より下方の領域では、配線幅を広く保っている。これにより、配線幅と配線間隔とで規定される配線ピッチを維持しつつ、配線抵抗やビア抵抗を低くすることもできる。
【００４３】
また、図１２に示したように、配線１２０表面にキャップメタル膜１７０を形成する構成においても以下の効果が得られる。配線表面にキャップメタル膜を形成する際、本来は、配線表面にだけキャップメタル膜を形成するのが好ましいが、層間絶縁膜上にも一部、キャップメタルが形成されてしまうことがある。このような場合、配線間隔が狭いと、配線間の電気リークが生じてしまう。本実施の形態において、配線１２０の最上面の配線間隔が広く形成されているので、配線間の電気リークも防ぐことができる。
【００４４】
また、このような構成のダマシン配線を、下層配線、ビア、および上層配線を含み、ビアが切断される構成の電気ヒューズに使用した場合、最上面よりも下方の幅（径）が広い箇所に応力が集中するので、高抵抗となるビアが切れやすくなり、切断箇所の良好な制御を行うことができる。
【００４５】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【００４６】
以上の実施の形態において、配線幅とビア径とがほぼ等しい場合を例として図示しているが、配線幅がビア径よりも広い場合も同様とすることができる。
【００４７】
また、以上の実施の形態では、デュアルダマシン法のビアファースト法を用いる例を示したが、デュアルダマシン法のトレンチファースト法を用いる場合に適用することもできる。
【符号の説明】
【００４８】
１００ 半導体装置
１０２ 基板
１０３ 絶縁膜
１０４ 層間絶縁膜
１１０ ビア
１２０ 配線
１３０ キャップ絶縁膜
１４０ ビアホール
１４２ 配線溝
１４２ａ 配線溝
１５０ レジスト膜
１５０ａ 開口部
１５２ レジスト膜
１５２ａ 開口部
１６０ バリアメタル膜
１７０ キャップメタル膜
【図１】
2010267920.tif 000003
【図２】
2010267920.tif 000004
【図３】
2010267920.tif 000005
【図４】
2010267920.tif 000006
【図５】
2010267920.tif 000007
【図６】
2010267920.tif 000008
【図７】
2010267920.tif 000009
【図８】
2010267920.tif 000010
【図９】
2010267920.tif 000011
【図１０】
2010267920.tif 000012
【図１１】
2010267920.tif 000013
【図１２】
2010267920.tif 000014
【図１３】
2010267920.tif 000015
【図１４】
2010267920.tif 000016
【図１５】
2010267920.tif 000017