(57)【要約】【課題】スイッチング周波数の安定化を図ること。【解決手段】第１の比較器２１は、フィードバック電圧Ｖａと第１参照電圧ＶＲＥＦ１とを比較し、その比較結果に応じた信号Ｖｃ１を生成する。第２の比較器２２は、フィードバック電圧Ｖａと第２参照電圧ＶＲＥＦ２とを比較し、その比較結果に応じた信号Ｖｃ２を生成する。制御信号生成回路２４は、信号Ｖｃ１，Ｖｃ２に応答して制御信号ｆｓｗを生成する。変換回路２６は、制御信号ｆｓｗの周波数と基準信号ｆｏの周波数との差（周波数差）に応じた電圧Ｖｆｄを生成する。参照電圧生成回路２３は、変換回路２６から出力される周波数差電圧Ｖｆｄに応じて、第１参照電圧ＶＲＥＦ１と第２参照電圧ＶＲＥＦ２の電位を変更する。【選択図】図１
2010246192.tif 000002
【特許請求の範囲】
【請求項１】
スイッチを含み、前記スイッチの状態に応じて入力電圧から出力電圧を生成するコンバータ部と、
互いに電圧が異なる第１参照電圧及び第２参照電圧を生成する参照電圧生成回路と、
前記出力電圧に比例した電圧と前記第１参照電圧とを比較する第１の比較器と、
前記出力電圧に比例した電圧と前記第２参照電圧とを比較する第２の比較器と、
前記第１の比較器の出力信号に基づいて前記スイッチを第１の状態から第２の状態に変更し、前記第２の比較器の出力信号に基づいて前記スイッチを第２の状態から第１の状態に変更するための制御信号を生成する制御信号生成回路と、
前記制御信号と基準信号の周波数差を、その周波数差に応じた電圧の周波数差電圧に変換する変換回路と、
を有し、
前記参照電圧生成回路は、前記変換回路の出力電圧に基づいて前記第１参照電圧及び前記第２参照電圧の少なくとも一方を調整する、
ことを特徴とする電源装置。
【請求項２】
前記参照電圧生成回路は、前記第１参照電圧及び前記第２参照電圧を同時に調整するとともに、それぞれの調整方向を互いに逆方向とした、ことを特徴とする請求項１に記載の電源装置。
【請求項３】
前記参照電圧生成回路は、
第１端子に基準電圧が供給され、第２端子に前記第１参照電圧を生成する第１の抵抗と、
第１端子に前記基準電圧が供給され、第２端子に前記第２参照電圧を生成する第２の抵抗と、
を有し、前記第１の抵抗と前記第２の抵抗のうちの少なくとも一方の抵抗の両端子間の電位差を、前記変換回路の出力電圧に応じて変更する、ことを特徴とする請求項１に記載の電源装置。
【請求項４】
前記参照電圧生成回路は、
第１端子に基準電圧が供給され、第２端子が前記第１の比較器に接続された第１の抵抗と、
第１端子に前記基準電圧が供給され、第２端子が前記第２の比較器に接続された第２の抵抗と、
前記制御信号に応じた負の電流を前記第１の抵抗に供給し、前記制御信号に応じた正の電流を前記第２の抵抗に供給する電流出力アンプと、
を有することを特徴とする請求項１に記載の電源装置。
【請求項５】
電源装置の制御回路であって、
互いに電圧が異なる第１参照電圧及び第２参照電圧を生成する参照電圧生成回路と、
出力電圧に比例した電圧と前記第１参照電圧とを比較する第１の比較器と、
前記出力電圧に比例した電圧と前記第２参照電圧とを比較する第２の比較器と、
前記第１の比較器の出力信号に基づいてスイッチを第１の状態から第２の状態に変更し、前記第２の比較器の出力信号に基づいて前記スイッチを第２の状態から第１の状態に変更するための制御信号を生成する制御信号生成回路と、
前記制御信号と基準信号の周波数差を電圧に変換する変換回路と、
を有し、
前記参照電圧生成回路は、前記変換回路の出力電圧に基づいて前記第１参照電圧及び前記第２参照電圧の少なくとも一方を調整する、
ことを特徴とする電源装置の制御回路。
【請求項６】
電源装置の制御方法であって、
互いに電圧が異なる第１参照電圧及び第２参照電圧を生成し、
出力電圧に比例した電圧と前記第１参照電圧とを比較し、その比較結果に基づいてスイッチを第１の状態から第２の状態に変更し、前記出力電圧に比例した電圧と前記第２参照電圧とを比較し、その比較結果に基づいて前記スイッチを第２の状態から第１の状態に変更するための制御信号を生成し、
前記制御信号と基準信号の周波数差を電圧に変換し、その電圧に基づいて前記第１参照電圧及び前記第２参照電圧の少なくとも一方を調整する、
ことを特徴とする電源装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
スイッチをオンオフして入力電圧から出力電圧を生成する電源装置に関する。
【背景技術】
【０００２】
スイッチ素子をオンオフ制御して直流入力電圧を昇圧・降圧して出力電圧を生成する電源装置は、負荷に供給する上記出力電圧を一定の目標電圧に保つようにフィードバック制御を行っている。上記の電源装置として、コンパレータ方式のＤＣ−ＤＣコンバータが知られている（例えば、特許文献１，２参照）。
【０００３】
コンパレータ方式のオン時間固定型ＤＣ−ＤＣコンバータは、出力電圧と基準電圧とを比較し、その比較結果に応じて生成した信号により一定期間スイッチ（トランジスタ）を制御（例えばオン）する。従って、このＤＣ−ＤＣコンバータは、スイッチのオフ期間を調整することにより、出力電圧を調整する。ヒステリシスコンパレータ方式のＤＣ−ＤＣコンバータは、出力電圧を２つの基準電圧とそれぞれ比較し、比較結果に応じてスイッチをオンオフする。従って、このＤＣ−ＤＣコンバータは、出力電圧を２つの基準電圧の間に制御する。これらコンパレータ方式のＤＣ−ＤＣコンバータでは、出力電圧と基準電圧とを直接比較し、即時にスイッチをオンさせるため、負荷急変に対して高速応答が可能である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１７４７７２号公報（第１図）
【特許文献２】特開２００４−１０４９４２号公報（第６図）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところが、コンパレータ方式のＤＣ−ＤＣコンバータでは、入力電圧、出力電圧又は出力電流が変動すると、スイッチのスイッチングのデューティが変動する。これにより、スイッチング周波数（スイッチング周期）が変動することになる。このようなスイッチング周波数の変動は、スイッチングにより発生するノイズに対する対策を難しくする。周波数が一定であれば、その周波数に応じて対策することができるからである。また、複数のＤＣ−ＤＣコンバータを動作させると、ＤＣ−ＤＣコンバータ間のスイッチング周波数の差に起因して、複数のスイッチング周波数が干渉し合ってＥＭＩノイズを発生するという問題がある。
【０００６】
この電源装置で、スイッチング周波数の安定化を図ることを目的とする。
【課題を解決するための手段】
【０００７】
この電源装置は、スイッチを含み、前記スイッチの状態に応じて入力電圧から出力電圧を生成するコンバータ部と、互いに電圧が異なる第１参照電圧及び第２参照電圧を生成する参照電圧生成回路と、前記出力電圧に比例した電圧と前記第１参照電圧とを比較する第１の比較器と、前記出力電圧に比例した電圧と前記第２参照電圧とを比較する第２の比較器と、前記第１の比較器の出力信号に基づいて前記スイッチを第１の状態から第２の状態に変更し、前記第２の比較器の出力信号に基づいて前記スイッチを第２の状態から第１の状態に変更するための制御信号を生成する制御信号生成回路と、前記制御信号と基準信号の周波数差を、その周波数差に応じた電圧の周波数差電圧に変換する変換回路と、を有し、前記参照電圧生成回路は、前記変換回路の出力電圧に基づいて前記第１参照電圧及び前記第２参照電圧の少なくとも一方を調整することを要件とする。
【発明の効果】
【０００８】
開示の電源装置は、スイッチング周波数の安定化を図ることができるという効果を奏する。
【図面の簡単な説明】
【０００９】
【図１】一実施形態のＤＣ−ＤＣコンバータのブロック回路図である。
【図２】ｆ−Ｖ変換回路及び電流出力アンプのブロック回路図である。
【図３】（ａ）はｆ−Ｖ変換回路の特性説明図、（ｂ）は電流出力アンプの特性説明図である。
【図４】ＤＣ−ＤＣコンバータの動作波形図である。
【図５】別のＤＣ−ＤＣコンバータの一部ブロック回路図である。
【図６】別のＤＣ−ＤＣコンバータの一部ブロック回路図である。
【図７】別のＤＣ−ＤＣコンバータの一部ブロック回路図である。
【図８】別のｆ−Ｖ変換回路のブロック回路図である。
【図９】図７のｆ−Ｖ変換回路の動作波形図である。
【図１０】別のｆ−Ｖ変換回路のブロック回路図である。
【図１１】図９のｆ−Ｖ変換回路の動作波形図である。
【発明を実施するための形態】
【００１０】
以下、一実施形態を図１〜図４に従って説明する。
図１に示すように、ＤＣ−ＤＣコンバータは、入力電圧Ｖｉに基づいて出力電圧Ｖｏを生成するコンバータ部１１と、出力電圧Ｖｏに基づいてコンバータ部１１を制御する制御回路１２とを含む。
【００１１】
コンバータ部１１は、スイッチとしてのトランジスタＴ１，Ｔ２、インダクタＬ１、コンデンサＣ１，Ｃ２を含む。入力電圧Ｖｉが供給される入力端子Ｐｉと、出力電圧Ｖｏを出力する出力端子Ｐｏとの間は、メイン側のトランジスタＴ１とインダクタＬ１が直列に接続されている。また、入力端子Ｐｉと、入力電圧Ｖｉより低い電圧を供給するための電源線との間にはメイン側のトランジスタＴ１と同期側のトランジスタＴ２が直列に接続されている。
【００１２】
メイン側のトランジスタＴ１は例えばＰチャネルＭＯＳトランジスタであり、同期側のトランジスタＴ２は例えばＮチャネルＭＯＳトランジスタである。トランジスタＴ１の第１端子（ソース）は入力電圧Ｖｉが供給される入力端子Ｐｉに接続され、トランジスタＴ２の第２端子（ドレイン）はトランジスタＴ２の第２端子（ドレイン）に接続され、トランジスタＴ２の第１端子（ソース）は入力電圧Ｖｉより低い電位の電源線（本実施形態ではグランド）に接続されている。トランジスタＴ１の制御端子（ゲート）には制御回路１２から制御信号ＤＨが供給され、トランジスタＴ２の制御端子（ゲート）には制御回路１２から制御信号ＤＬが供給されている。
【００１３】
両トランジスタＴ１，Ｔ２間の接続点は、インダクタＬ１の第１端子（入力側端子）に接続され、インダクタＬ１の第２端子は出力端子Ｐｏに接続されている。また、インダクタＬ１の第２端子（出力側端子）は平滑用コンデンサＣ１の第１端子に接続され、コンデンサＣ１の第２端子はグランドに接続されている。コンデンサＣ１は、出力電圧Ｖｏを平滑化する平滑回路に含まれる。コンデンサＣ２はトランジスタＴ１のソースとグランドとの間に接続され、トランジスタＴ１のソース端子における電圧変動を抑制する。
【００１４】
トランジスタＴ１，Ｔ２は、制御信号ＤＨ，ＤＬに応答してオンオフする。制御回路１２は、メイン側のトランジスタＴ１と同期側のトランジスタＴ２を相補的にオンオフするように制御信号ＤＨ，ＤＬを生成する。
【００１５】
メイン側のトランジスタＴ１がオンし同期側のトランジスタＴ２がオフした場合、インダクタＬ１に入力電圧Ｖｉと出力電圧Ｖｏとの差に応じたインダクタ電流ＩＬが流れ、インダクタＬ１にはエネルギー（電力）が蓄積される。メイン側のトランジスタＴ１がオフし同期側のトランジスタＴ２がオンすると、インダクタＬ１は蓄えたエネルギーを放出し、誘導電流（インダクタ電流ＩＬ）を流す。制御回路１２は、帰還される出力電圧Ｖｏに基づいて、制御信号ＤＨ，ＤＬのパルス幅を調整し、出力電圧Ｖｏを安定化する。
【００１６】
制御回路１２は、比較器（コンパレータ）２１，２２、参照電圧生成回路２３、制御信号生成回路２４、駆動回路２５、周波数−電圧（ｆ−Ｖ）変換回路２６、抵抗Ｒ１，Ｒ２を含む。
【００１７】
抵抗Ｒ１の第１端子に出力電圧Ｖｏが帰還され、抵抗Ｒ１の第２端子は抵抗Ｒ２の第１端子に接続され、抵抗Ｒ２の第２端子はグランドに接続されている。抵抗Ｒ１と抵抗Ｒ２の間の接続点は、比較器２１の反転入力端子と、比較器２２の非反転入力端子に接続されている。抵抗Ｒ１，Ｒ２は、出力電圧Ｖｏを分圧した分圧電圧（フィードバック電圧）Ｖａを生成する。このフィードバック電圧Ｖａの値は、抵抗Ｒ１，Ｒ２の抵抗値の比と、出力電圧Ｖｏとグランドの電位に対応する。従って、抵抗Ｒ１，Ｒ２は、出力電圧Ｖｏに比例したフィードバック電圧Ｖａを生成する。
【００１８】
なお、フィードバック電圧Ｖａを、インダクタＬ１に流れるインダクタ電流ＩＬを検出することにより生成してもよい。この場合、例えば、インダクタＬ１に対して直列に接続した抵抗にかかる電圧をフィードバック電圧Ｖａとする。あるいは、メイン側のトランジスタＴ１又は同期側のトランジスタＴ２に流れる電流を検出して電流電圧変換することにより、インダクタＬ１に流れるインダクタ電流ＩＬと相関のある電圧をフィードバック電圧Ｖａとしてもよい。
【００１９】
第１の比較器２１の非反転入力端子には、参照電圧生成回路２３から参照電圧ＶＲＥＦ１が供給される。第２の比較器２２の反転入力端子には、参照電圧生成回路２３から参照電圧ＶＲＥＦ２が供給される。参照電圧生成回路２３は、互いに電圧が相違する第１参照電圧ＶＲＥＦ１と第２参照電圧ＶＲＥＦ２を生成する。本実施形態では、参照電圧生成回路２３は、第２参照電圧ＶＲＥＦ２を第１参照電圧ＶＲＥＦ１より高い電圧にて生成する。
【００２０】
第１の比較器２１は、フィードバック電圧Ｖａと第１参照電圧ＶＲＥＦ１とを比較し、その比較結果に応じた信号Ｖｃ１を生成する。本実施形態において、比較器２１は、フィードバック電圧Ｖａが第１参照電圧ＶＲＥＦ１よりも低いときにＨレベルの信号Ｖｃ１を生成し、フィードバック電圧Ｖａが第１参照電圧ＶＲＥＦ１よりも高いときにＬレベルの信号Ｖｃ１を生成する。この信号Ｖｃ１は、制御信号生成回路２４に供給される。
【００２１】
第２の比較器２２は、フィードバック電圧Ｖａと第２参照電圧ＶＲＥＦ２とを比較し、その比較結果に応じた信号Ｖｃ２を生成する。本実施形態において、比較器２２は、フィードバック電圧Ｖａが第２参照電圧ＶＲＥＦ２よりも高いときにＨレベルの信号Ｖｃ２を生成し、フィードバック電圧Ｖａが第２参照電圧ＶＲＥＦ２よりも低いときにＬレベルの信号Ｖｃ２を生成する。この信号Ｖｃ２は、制御信号生成回路２４に供給される。
【００２２】
即ち、第１の比較器２１と第２の比較器２２は、フィードバック電圧Ｖａが第１参照電圧ＶＲＥＦ１と第２参照電圧ＶＲＥＦ２により規定される電圧範囲（ウインド）内にあるとき、ともにＬレベルの信号Ｖｃ１，Ｖｃ２を生成する。そして、フィードバック電圧Ｖａが電圧範囲外のときに、フィードバック電圧Ｖａの電位に近い参照電圧に対応する第１の比較器２１又は第２の比較器２２がＨレベルの信号Ｖｃ１又はＶｃ２を生成する。
【００２３】
フィードバック電圧Ｖａは、出力電圧Ｖｏに比例した電圧である。従って、信号Ｖｃ１．Ｖｃ２がともにＬレベルのとき、出力電圧Ｖｏは、第１参照電圧ＶＲＥＦ１と第２参照電圧ＶＲＥＦ２にそれぞれ比例した２つの電圧により規定される範囲内の電圧となっている。そして、信号Ｖｃ１，Ｖｃ２の何れか一方がＨレベルのとき、出力電圧Ｖｏは範囲外であって、Ｈレベルの信号に対応する側の電圧となっている。
【００２４】
制御信号生成回路２４は、ＲＳ−フリップフロップ回路（ＲＳ−ＦＦ回路）３１、バッファ回路３２を含む。ＲＳ−ＦＦ回路３１は、セット端子Ｓに信号Ｖｃ１が供給され、リセット端子Ｒに信号Ｖｃ２が供給される。従って、ＲＳ−ＦＦ回路３１は、出力端子Ｑから、Ｈレベルの信号Ｖｃ１に応答してＨレベルの信号Ｓ１を出力し、Ｈレベルの信号Ｖｃ２に応答してＬレベルの信号Ｓ１を出力する。バッファ回路３２は、ＲＳ−ＦＦ回路３１から出力される信号Ｓ１を増幅して制御信号ｆｓｗを生成する。即ち、制御信号生成回路２４は、Ｈレベルの信号Ｖｃ１に応答してＨレベルの制御信号ｆｓｗを生成し、Ｈレベルの信号Ｖｃ２に応答してＬレベルの制御信号ｆｓｗを生成する。
【００２５】
信号Ｓ１又は制御信号ｆｓｗは、フィードバック電圧Ｖａが第１参照電圧ＶＲＥＦ１より高くなるとＨレベルとなり、フィードバック電圧Ｖａが第２参照電圧ＶＲＥＦ２より低くなるとＬレベルとなる。つまり、Ｈレベルの信号Ｓ１，ｆｓｗは、フィードバック電圧Ｖａが第１参照電圧ＶＲＥＦ１より高くなってから第２参照電圧ＶＲＥＦ２より低くなるまで維持される。同様に、Ｌレベルの信号Ｓ１，ｆｓｗは、フィードバック電圧Ｖａが第２参照電圧ＶＲＥＦ２より低くなってから第１参照電圧ＶＲＥＦ１より高くなるまで維持される。従って、信号Ｓ１及び制御信号ｆｓｗは、第１及び第２の比較器２１，２２とＲＳ−ＦＦ回路３１を含むヒステリシスコンパレータにより生成されるとも言うこともできる。
【００２６】
駆動回路２５は、制御信号ｆｓｗに応答して、メイン側のトランジスタＴ１に対応する制御信号ＤＨと、同期側のトランジスタＴ２に対応する制御信号ＤＬを生成する。例えば、駆動回路２５は、制御信号ｆｓｗのレベルと実質的に等しいレベルの制御信号ＤＨを出力する。トランジスタＴ１は、Ｈレベルの制御信号ＤＨに応答してオンし、Ｌレベルの制御信号ＤＨに応答してオフする。従って、この制御信号ｆｓｗの周波数（周期）が、トランジスタＴ１をオンする周波数（周期）、つまりスイッチング周波数（スイッチングサイクル）である。
【００２７】
更に、駆動回路２５は、制御信号ｆｓｗに基づいて、同期側のトランジスタＴ２をメイン側のトランジスタＴ１と相補的にオンオフするように制御信号ＤＬを生成する。なお、駆動回路２５は、両トランジスタＴ１，Ｔ２が同時にオンしないように、オフ期間を設定して両制御信号ＤＨ，ＤＬを生成する。
【００２８】
上記したように、制御信号生成回路２４は、信号Ｖｃ１に応答してＨレベルの制御信号ｆｓｗを生成し、そのＨレベルの制御信号ｆｓｗに基づいてメイン側のトランジスタＴ１がオンする。また、制御信号生成回路２４は、信号Ｖｃ２に応答してＬレベルの制御信号ｆｓｗを生成し、そのＬレベルの制御信号ｆｓｗに基づいてトランジスタＴ１がオフする。Ｈレベルの信号Ｖｃ１は、第１の比較器２１により、フィードバック電圧Ｖａが第１参照電圧ＶＲＥＦ１を下回ったときに生成される。Ｈレベルの信号Ｖｃ２は、第２の比較器２２により、フィードバック電圧Ｖａが第２参照電圧ＶＲＥＦ２を越えたときに生成される。
【００２９】
即ち、トランジスタＴ１がオン（トランジスタＴ２はオフ）すると出力電圧Ｖｏが上昇し、それに応じてフィードバック電圧Ｖａが上昇する。そして、フィードバック電圧Ｖａが第２参照電圧ＶＲＥＦ２を高電位側に越えると、トランジスタＴ１をオフし、トランジスタＴ２をオンする。すると、出力電圧Ｖｏが低下し、それに応じてフィードバック電圧Ｖａが低下する。そして、フィードバック電圧Ｖａが第１参照電圧ＶＲＥＦ１を低電位側に越えると、トランジスタＴ２をオフし、トランジスタＴ１をオンする。従って、ＤＣ−ＤＣコンバータは、このようなフィードバックループを含み、出力電圧Ｖｏを第１参照電圧ＶＲＥＦ１と第２参照電圧ＶＲＥＦ２の電圧範囲内に制御する。
【００３０】
また、第１参照電圧ＶＲＥＦ１は、トランジスタＴ１をオンするタイミングを決定し、第２参照電圧ＶＲＥＦ２は、トランジスタＴ２をオフするタイミングを決定する。トランジスタＴ１がオンすると出力電圧Ｖｏ（フィードバック電圧Ｖａ）が上昇し、トランジスタＴ１がオフすると出力電圧Ｖｏ（フィードバック電圧Ｖａ）が下降する。従って、第１参照電圧ＶＲＥＦ１と第２参照電圧ＶＲＥＦ２の間の電位差を変更すると、トランジスタＴ１がオンしてから次にオンするまでの時間、即ちスイッチングサイクル（スイッチング周波数）を変更することができる。電位差を大きくすると、スイッチングサイクルが長くなる、つまりスイッチング周波数が低くなり、電位差を小さくすると、スイッチングサイクルが短くなる、つまりスイッチング周波数が高くなる。
【００３１】
上記の制御信号ｆｓｗは、ｆ−Ｖ変換回路２６に供給される。この変換回路２６には、基準周波数の基準信号ｆｏが供給される。変換回路２６は、制御信号ｆｓｗの周波数と基準信号ｆｏの周波数との差（周波数差）に応じた電圧Ｖｆｄを生成する。
【００３２】
参照電圧生成回路２３は、上記の第１参照電圧ＶＲＥＦ１及び第２参照電圧ＶＲＥＦ２を生成する。そして、参照電圧生成回路２３は、変換回路２６から出力される周波数差電圧Ｖｆｄに応じて、第１参照電圧ＶＲＥＦ１と第２参照電圧ＶＲＥＦ２の電位を変更する。
【００３３】
例えば、変換回路２６は、制御信号ｆｓｗの周波数から基準信号ｆｏの周波数を減算した周波数差（＝ｆｓｗ−ｆｏ）に比例した周波数差電圧Ｖｆｄを生成する。参照電圧生成回路２３は、両参照電圧ＶＲＥＦ１，ＶＲＥＦ２の間の電位差を周波数差電圧Ｖｆｄと比例するように、第１参照電圧ＶＲＥＦ１と第２参照電圧ＶＲＥＦ２を、それぞれ逆方向に変更する。つまり、参照電圧生成回路２３は、周波数差電圧Ｖｆｄが高くなると、第１参照電圧ＶＲＥＦ１と第２参照電圧ＶＲＥＦ２の電位差を大きくし、周波数差電圧Ｖｆｄが小さくなると、第１参照電圧ＶＲＥＦ１と第２参照電圧ＶＲＥＦ２の電位差を小さくする。第１参照電圧ＶＲＥＦ１と第２参照電圧ＶＲＥＦ２の電位差は、上記のフィードバック電圧Ｖａの変動範囲、即ち出力電圧Ｖｏの変動範囲である。変動範囲を大きくすると、出力電圧Ｖｏの変動（リップル）の周波数は低くなり、変動範囲を小さくすると、出力電圧Ｖｏの変動（リップル）の周波数は高くなる。制御回路１２は、このようなフィードバックループを含み、制御信号ｆｓｗにより制御されるトランジスタＴ１のスイッチング周波数を基準周波数と一致させる。
【００３４】
参照電圧生成回路２３は、電流出力アンプ３３、基準電圧源３４、抵抗Ｒ１１，Ｒ１２を含む。
周波数差電圧Ｖｆｄは、電流出力アンプ３３に供給される。電流出力アンプ３３は、２つの出力端子を有している。電流出力アンプ３３の第１出力端子は抵抗Ｒ１２の第１端子に接続され、第２出力端子は抵抗Ｒ１１の第１端子に接続されている。抵抗Ｒ１１の第２端子と抵抗Ｒ１２の第２端子は互いに接続され、両抵抗Ｒ１１，Ｒ１２の接続点には基準電圧源３４から基準電圧ＶＲＥＦが供給される。また、抵抗Ｒ１１の第１端子は第１の比較器２１の非反転入力端子に接続され、抵抗Ｒ１２の第１端子は第２の比較器２２の反転入力端子に接続されている。
【００３５】
電流出力アンプ３３は、第１の出力端子から周波数差電圧Ｖｆｄに比例した電流を吐き出し、第２の出力端子から周波数差電圧Ｖｆｄに比例した電流を吸い込む。電流の吐出する電流を＋ＩＦとし、吸い込む電流を−ＩＦとする。
【００３６】
上記の構成により、電流出力アンプ３３は、抵抗Ｒ１１と第１の比較器２１との間のノードＮ１から電流−ＩＦを引き込み、抵抗Ｒ１２と第２の比較器２２との間のノードＮ２に電流＋ＩＦを供給する。従って、両抵抗Ｒ１１，Ｒ１２の両端子間にはそれぞれの抵抗値と電流＋ＩＦ，−ＩＦによる電位差が生じる。抵抗Ｒ１１の抵抗値と抵抗Ｒ１２の抵抗値は互いに同じ値に設定されている。従って、両抵抗Ｒ１１，Ｒ１２の両端子間に生じる電位差（絶対値）は、互いに同じ値となる。
【００３７】
抵抗Ｒ１１，Ｒ１２の接続点であるノードＮ３には、基準電圧ＶＲＥＦが供給されている。そして、電流＋ＩＦはノードＮ２からノードＮ３に向かって流れ、電流−ＩＦはノードＮ３からノードＮ１に向かって流れる。従って、ノードＮ１の電位は、基準電圧ＶＲＥＦから抵抗Ｒ１１の両端子間の電位差分、低下した電位（＝ＶＲＥＦ−ＩＦ×Ｒ１１）となる。また、ノードＮ２の電位は、基準電圧ＶＲＥＦから抵抗Ｒ１２の両端子間の電位差分、上昇した電位（＝ＶＲＥＦ＋ＩＦ×Ｒ１２）となる。これらのノードＮ１，Ｎ２の電位が第１参照電圧ＶＲＥＦ１、第２参照電圧ＶＲＥＦ２としてそれぞれ第１の比較器２１、第２の比較器２２に供給される。
【００３８】
即ち、参照電圧生成回路２３は、周波数差電圧Ｖｆｄに応じて、第１参照電圧ＶＲＥＦ１の電位と第２参照電圧ＶＲＥＦ２の電位を相対的に変更する。このため、第１参照電圧ＶＲＥＦ１と第２参照電圧ＶＲＥＦ２の中心電位は一定に保たれる。第１参照電圧ＶＲＥＦ１と第２参照電圧ＶＲＥＦ２の中心電位は、フィードバック電圧Ｖａのリップル成分の中心電圧であり、この電圧はフィードバック電圧Ｖａの平均電圧と等しい。そして、フィードバック電圧Ｖａは出力電圧Ｖｏと比例した電圧である。従って、出力電圧Ｖｏを生成するトランジスタＴ１，Ｔ２のスイッチング周波数を変更しても、出力電圧Ｖｏの平均電圧を一定に保つことができる。
【００３９】
上記のｆ−Ｖ変換回路２６と電流出力アンプ３３の構成例を説明する。
図２に示すように、変換回路２６は、ワンショットパルス生成回路（ワンショット回路）４１ｐ，４１ｒ、ローパスフィルタ（ＬＰＦ）４２ｐ，４２ｒ、差動アンプ４３、ローパスフィルタ（ＬＰＦ）４４を含む。
【００４０】
ワンショット回路４１ｐには、制御信号ｆｓｗが供給される。ワンショット回路４１ｐは、所定レベル（例えばＨレベル）の制御信号ｆｓｗに応答して、短パルス信号Ｓ２ｐを生成する。従って、この信号Ｓ２ｐの周期は、制御信号ｆｓｗの周期と等しい。ＬＰＦ４２ｐは、短パルスの信号Ｓ２ｐの低帯域成分を透過して信号Ｓ３ｐを生成する。このワンショット回路４１ｐとＬＰＦ４２ｐを含む第１の電圧生成部により生成される信号Ｓ３ｐの電圧は、短パルス信号Ｓ２ｐを平滑化した電圧となり、制御信号ｆｓｗの周期、即ち制御信号ｆｓｗの周波数に対応する。
【００４１】
同様に、ワンショット回路４１ｒには、基準信号ｆｏが供給される。ワンショット回路４１ｒは、所定レベル（例えばＨレベル）の基準信号ｆｏに応答して、信号Ｓ２ｐのパルス幅と等しいパルス幅の短パルス信号Ｓ２ｒを生成する。従って、この信号Ｓ２ｒの周期は、基準信号ｆｏの周期と等しい。ＬＰＦ４２ｒは、短パルスの信号Ｓ２ｒの低帯域成分を透過して信号Ｓ３ｒを生成する。このワンショット回路４１ｒとＬＰＦ４２ｒを含む第２の電圧生成部により生成される信号Ｓ３ｒの電圧は、短パルス信号Ｓ２ｒを平滑化した電圧となり、基準信号ｆｏの周期、即ち基準信号ｆｏの周波数に対応する。
【００４２】
差動アンプ４３の非反転入力端子にはＬＰＦ４２ｐの出力信号Ｓ３ｐが供給され、差動アンプ４３の反転入力端子にはＬＰＦ４２ｒの出力信号Ｓ３ｒが供給される。差動アンプ４３は、両信号Ｓ３ｐ，Ｓ３ｒの差電圧、制御信号ｆｓｗと基準信号ｆｏの周波数差に比例した電圧の信号Ｓ４を出力する。ＬＰＦは、信号Ｓ４の低帯域成分を透過して周波数差電圧Ｖｆｄを生成する。
【００４３】
なお、本実施形態の変換回路２６は、制御信号ｆｓｗの周波数と基準信号ｆｏの周波数が等しい（差が０）のときに、所定の正電圧を出力するように構成されている。つまり、図３（ａ）に示すように、変換回路２６は、グランドレベル（０Ｖ）から最大値Ｖｍａｘまでの電圧範囲内で、周波数差電圧Ｖｆｄを出力するように構成され、周波数差がゼロのときに電圧範囲の中間の電圧（＝２／Ｖｍａｘ）を周波数差電圧Ｖｆｄとして出力する。なお、最大電圧Ｖｍａｘは、ＤＣ−ＤＣコンバータの動作に応じて適宜設定されるものであり、例えば変換回路２６の電源電圧（高電位側電源電圧）や、その電源電圧から降圧された電圧等が設定される。
【００４４】
電流出力アンプ３３は、オペアンプ５１、定電流源５２、抵抗Ｒ２１、トランジスタＴ１１〜Ｔ１６を含む。トランジスタＴ１１，Ｔ１５，Ｔ１６は例えばＮチャネルＭＯＳトランジスタであり、トランジスタＴ１２〜Ｔ１４は例えばＮチャネルＭＯＳトランジスタである。
【００４５】
オペアンプ５１の非反転入力端子には周波数差電圧Ｖｆｄが供給される。オペアンプ５１の出力端子はトランジスタＴ１１のゲートに接続されている。トランジスタＴ１１のソースは抵抗Ｒ２１の第１端子に接続され、そのトランジスタＴ１１と抵抗Ｒ２１との間のノードＮ４はオペアンプ５１の反転入力端子に接続されている。トランジスタＴ１１のドレインはトランジスタＴ２１に接続されている。抵抗Ｒ２１の第２端子はグランドに接続されている。トランジスタＴ１１とトランジスタＴ１２との間のノードＮ５とグランドとの間には定電流源５２が接続されている。
【００４６】
トランジスタＴ１２〜Ｔ１４のソースには高電位電源ＶＤＤが供給されている。トランジスタＴ１２のドレインはトランジスタＴ１１に接続され、トランジスタＴ１２のゲートは同トランジスタＴ１２のドレインとトランジスタＴ１３，Ｔ１４のゲートに接続されている。トランジスタＴ１３のドレインはトランジスタＴ１５のドレインに接続されている。トランジスタＴ１５，Ｔ１６のソースはグランドに接続されている。トランジスタＴ１５のゲートは同トランジスタＴ１５のドレインとトランジスタＴ１６のゲートに接続されている。
【００４７】
オペアンプ５１は、反転入力端子が接続されたノードＮ４、即ちトランジスタＴ１１と抵抗Ｒ２１の第１端子との間のノードＮ４の電位を、非反転入力端子に供給される周波数差電圧Ｖｆｄと等しくするように、トランジスタＴ１１のゲート電圧を制御する。抵抗Ｒ２１の第２端子はグランドに接続されている。従って、トランジスタＴ１１及び抵抗Ｒ２１には、その抵抗Ｒ２１の抵抗値（同じ符号を用いてＲ２１とする）と、周波数差電圧Ｖｆｄの電圧値（同じ符号を用いてを用いてＶｆｄとする）とに応じて、差電圧Ｖｆｄに比例した値の電流ＩＦｄ（＝Ｖｆｄ／Ｒ２１）が流れる。
【００４８】
トランジスタＴ１１のドレインはトランジスタＴ１２のドレインに接続され、トランジスタＴ１１とトランジスタＴ１２の間のノードＮ５には定電流源５２が接続されている。その定電流源５２は、ノードＮ５からグランドに向って電流ＩＦａを流すように構成されている。従って、トランジスタＴ１２には、トランジスタＴ１１及び抵抗Ｒ２１に流れる電流ＩＦｄと、定電流源５２が流す電流ＩＦａの合計値の電流ＩＦが流れる。周波数差電圧Ｖｆｄが０Ｖ（ゼロボルト）の場合、トランジスタＴ１１及び抵抗Ｒ２１には電流が流れない（ＩＦｄ＝０）ため、トランジスタＴ１２に流れる電流ＩＦは定電流源５２の電流ＩＦａと等しくなる（ＩＦ＝ＩＦａ）。従って、定電流源５２は、トランジスタＴ１２に流れる電流ＩＦの最低電流を決定している。
【００４９】
トランジスタＴ１２〜Ｔ１４のゲートはトランジスタＴ１２のドレインに接続されている。トランジスタＴ１３のドレインはトランジスタＴ１５のドレインに接続されている。トランジスタＴ１４のドレインは図１に示す抵抗Ｒ１２に接続されている。従って、トランジスタＴ１２とトランジスタＴ１３を含むカレントミラー回路は、トランジスタＴ１２に流れる電流ＩＦと比例した電流をトランジスタＴ１５に供給する。そして、トランジスタＴ１２とトランジスタＴ１４を含むカレントミラー回路は、トランジスタＴ１２に流れる電流ＩＦと比例した電流を、トランジスタＴ１４から流す。なお、トランジスタＴ１２〜Ｔ１４は、互いに同じ電気的特性を持つように形成されている。従って、トランジスタＴ１３は、トランジスタＴ１２に流れる電流ＩＦと等しい電流をトランジスタＴ１５に供給し、トランジスタＴ１４は、トランジスタＴ１２に流れる電流ＩＦと等しい電流＋ＩＦを抵抗Ｒ１２に供給する。
【００５０】
トランジスタＴ１５，Ｔ１６のゲートはトランジスタＴ１５のドレインに接続されている。そして、トランジスタＴ１６のドレインは、図１に示す抵抗Ｒ１１に接続されている。従って、トランジスタＴ１５，Ｔ１６を含むカレントミラー回路は、トランジスタＴ１５に流れる電流、即ちトランジスタＴ１２に流れる電流ＩＦに比例した電流をトランジスタＴ１６に引き込む。なお、トランジスタＴ１５．Ｔ１６は、互いに同じ電気的特性を持つように形成されている。トランジスタＴ１６は、トランジスタＴ１２に流れる電流ＩＦと等しい電流−ＩＦを抵抗Ｒ１１から引き抜く。
【００５１】
上記のように構成されたＤＣ−ＤＣコンバータの作用を説明する。
図４に示すように、基準電圧ＶＲＥＦを中心として第１参照電圧ＶＲＥＦ１と第２参照電圧ＶＲＥＦ２が設定されている。そして、フィードバック電圧Ｖａと第１参照電圧ＶＲＥＦ１との比較結果に応じて信号Ｖｃ１が生成され、その信号Ｖｃ１によりＨレベルの制御信号ｆｓｗが生成されて、図１に示すトランジスタＴ１がオンする。すると、出力電圧Ｖｏの上昇に応じてフィードバック電圧Ｖａが上昇する。そして、フィードバック電圧Ｖａと第２参照電圧ＶＲＥＦ２との比較結果に応じて信号Ｖｃ２が生成され、その信号Ｖｃ２によりＬレベルの制御信号ｆｓｗが生成されてトランジスタＴ１がオフする。すると、出力電圧Ｖｏの下降に応じてフィードバック電圧Ｖａが下降する。
【００５２】
図４の時刻ｔａにおいて、制御信号ｆｓｗと基準信号ｆｏの周波数が比較され、その周波数差に応じて生成される周波数差電圧Ｖｆｄが図２に示すＬＰＦ４４によって時刻ｔｂまで徐々に増加する。尚、時刻ｔａ，ｔｂは説明上、図４に示すタイミングに設定したものであって、この限りではない。
【００５３】
周波数差電圧Ｖｆｄに応じて電流ＩＦが増加し、その電流ＩＦによって第１参照電圧ＶＲＥＦ１が低下するとともに第２参照電圧ＶＲＥＦ２が上昇する。その結果、第１参照電圧ＶＲＥＦ１と第２参照電圧ＶＲＥＦ２の間の電位差が広がって、フィードバック電圧Ｖａの周期が長くなる、即ちメイン側のトランジスタＴ１のスイッチング周波数が高くなり、このスイッチング周波数は基準信号ｆｏの周波数と一致する。
【００５４】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）変換回路２６は、制御信号ｆｓｗの周波数と基準信号ｆｏの周波数との差（周波数差）に応じた電圧Ｖｆｄを生成する。参照電圧生成回路２３は、周波数差電圧Ｖｆｄに応じて、第１参照電圧ＶＲＥＦ１と第２参照電圧ＶＲＥＦ２の電位を変更する。第１参照電圧ＶＲＥＦ１と第２参照電圧ＶＲＥＦ２の電位差は、上記のフィードバック電圧Ｖａの変動範囲、即ち出力電圧Ｖｏの変動範囲である。変動範囲を大きくすると、出力電圧Ｖｏの変動（リップル）の周波数は低くなり、変動範囲を小さくすると、出力電圧Ｖｏの変動（リップル）の周波数は高くなる。このように、第１参照電圧ＶＲＥＦ１と第２参照電圧ＶＲＥＦ２とを調整することにより、制御信号ｆｓｗにより制御されるトランジスタＴ１のスイッチング周波数を基準周波数にて安定させることができる。
【００５５】
（２）参照電圧生成回路２３の電流出力アンプ３３は、周波数差電圧Ｖｆｄに応じて、正電流＋ＩＦを抵抗Ｒ１２に供給するとともに、負電流−ＩＦを抵抗Ｒ１１に供給する。この結果、第１参照電圧ＶＲＥＦ１と第２参照電圧ＶＲＥＦ２は、基準電圧ＶＲＥＦを中心として変動する。その結果、フィードバック電圧Ｖａの変動の中心電圧の変動、ひいては出力電圧Ｖｏの中心電圧を安定化することができる。
【００５６】
尚、上記実施形態は、以下の態様で実施してもよい。
・上記実施形態における参照電圧生成回路２３を適宜変更してもよい。
別の参照電圧生成回路を図５に示す。この参照電圧生成回路２３ａは、電流出力アンプ３３、基準電圧源３４、抵抗Ｒ１１，Ｒ１２、低スルーレート回路６１を含む。
【００５７】
低スルーレート回路６１は、抵抗Ｒ１１，Ｒ１２が互いに接続されたノードＮ３と基準電圧源３４との間に接続され、基準電圧源３４から供給される基準電圧ＶＲＥＦに基づいて基準電圧ＶＲ２を生成する。参照電圧生成回路２３ａは、この第２基準電圧ＶＲ２を中心として低電位側の第１参照電圧ＶＲＥＦ１と高電位側の第２参照電圧ＶＲＥＦ２を生成する。
【００５８】
低スルーレート回路６１は、抵抗Ｒ３１、コンデンサＣ３１、スイッチＳＷ１１，ＳＷ１２、オペアンプ６２を含む。スイッチＳＷ１１の第１端子には基準電圧ＶＲＥＦが供給され、スイッチＳＷ１１の第２端子はスイッチＳＷ１２の第１端子と抵抗Ｒ３１の第１端子に接続され、スイッチＳＷ１２の第２端子はグランドに接続されている。抵抗Ｒ３１の第２端子はコンデンサＣ３１の第１端子に接続され、コンデンサＣ３１の第２端子はグランドに接続されている。そして、抵抗Ｒ３１とコンデンサＣ３１の間の接続点はオペアンプ６２の非反転入力端子に接続されている。オペアンプ６２の出力端子と反転入力端子は互いに接続されている。そして、オペアンプ６２から第２基準電圧ＶＲ２がノードＮ３に供給される。オペアンプ６２は、抵抗Ｒ１１，Ｒ１２に流れる電流−ＩＦ，＋ＩＦが、抵抗Ｒ３１とコンデンサＣ３１を含む積分回路に影響しないように設けられている。
【００５９】
低スルーレート回路６１は、回路のバイアスが安定した後に第２基準電圧ＶＲ２を生成するようにスイッチＳＷ１１，ＳＷ１２を制御する。例えば、低スルーレート回路６１は、電源投入直後は、スイッチＳＷ１１をオフし、スイッチＳＷ１２をオンする。これにより、低スルーレート回路６１は、グランドレベルの第２基準電圧ＶＲ２を生成する。その後、低スルーレート回路６１は、パワーオンリセット信号等に応答してスイッチＳＷ１１をオン、スイッチＳＷ１２をオフする。すると、第２基準電圧ＶＲ２は、抵抗Ｒ３１とコンデンサＣ３１を含む積分回路における時定数によってグランドレベルから基準電圧ＶＲＥＦレベルへと徐々に上昇する。
【００６０】
従って、低スルーレート回路６１は、電源投入時などのように各部の電圧が安定していないときに、第１参照電圧ＶＲＥＦ１及び第２参照電圧ＶＲＥＦ２を低くすることで、異常な出力電圧Ｖｏの出力を抑制する。そして、低スルーレート回路６１は、第２基準電圧ＶＲ２を基準電圧ＶＲＥＦレベルまで徐々に上昇させる。従って、トランジスタＴ１，Ｔ２のオンオフに応じて出力される出力電圧Ｖｏは、第２基準電圧ＶＲ２の上昇に従って徐々に上昇するため、起動時における出力電圧Ｖｏのオーバーシュートを抑制することができる。
【００６１】
別の参照電圧生成回路を図６に示す。この参照電圧生成回路２３ｂは、電流出力アンプ３３、基準電圧源３４、抵抗Ｒ１１，Ｒ１２、参照電圧調整回路７１を含む。
参照電圧調整回路７１は、オペアンプ７２、トランジスタＴ２１，Ｔ２２、抵抗Ｒ３２を含む。トランジスタＴ２１，Ｔ２２は例えばＮチャネルＭＯＳトランジスタである。
【００６２】
オペアンプ７２の非反転入力端子には調整電圧Ｖｃｎｔが供給される。オペアンプ７２の出力端子はトランジスタＴ２１，Ｔ２２のゲートに接続されている。トランジスタＴ２１のソースとトランジスタＴ２２のソースは互いに接続され、その接続点は抵抗Ｒ３２を介してグランドに接続されている。トランジスタＴ２１のドレインはノードＮ１に接続され、トランジスタＴ２２のドレインはノードＮ２に接続されている。
【００６３】
オペアンプ７２は、反転入力端子が接続されたノードＮ１１の電位を、調整電圧Ｖｃｎｔと等しくするようにトランジスタＴ２１，Ｔ２２のゲート電圧を制御する。すると、抵抗Ｒ３２には、その両端子間の電位差（＝Ｖｃｎｔ）に応じた電流Ｉｃ１が流れる。そして、抵抗Ｒ３２の抵抗値は、この抵抗Ｒ３２に流れる電流Ｉｃ１を、電流出力アンプ３３の出力電流＋ＩＦ，−ＩＦよりも多くするように設定されている。すると、参照電圧ＶＲＥＦ１，ＶＲＥＦ２を生成するための抵抗Ｒ１１，Ｒ１２には、ノードＮ３からノードＮ１，Ｎ２に向って電流が流れるため、ノードＮ１，Ｎ２の電位は基準電圧ＶＲＥＦよりも低くなる。
【００６４】
そして、調整電圧Ｖｃｎｔを高くすると、抵抗Ｒ３２に流れる調整電流Ｉｃ１が増加するため、抵抗Ｒ１１，Ｒ１２の両端子間の電位差が大きくなる、即ちノードＮ１，Ｎ２の電位を低下させる。従って、電源投入時などのように各部の電圧が安定していないときに、調整電圧Ｖｃｎｔを供給して第１参照電圧ＶＲＥＦ１及び第２参照電圧ＶＲＥＦ２を低くすることで、異常な出力電圧Ｖｏの出力を抑制する。そして、調整電圧Ｖｃｎｔを徐々に低くすることで、第１参照電圧ＶＲＥＦ１及び第２参照電圧ＶＲＥＦ２が徐々に上昇する。従って、トランジスタＴ１，Ｔ２のオンオフに応じて出力される出力電圧Ｖｏは、参照電圧ＶＲＥＦ１，ＶＲＥＦ２の上昇に従って徐々に上昇するため、起動時における出力電圧Ｖｏのオーバーシュートを抑制することができる。
【００６５】
なお、調整電圧Ｖｃｎｔをグランドレベルとすると、抵抗Ｒ３２の両端子間には電位差を生じないため、調整電流Ｉｃ１はゼロとなる。そして、トランジスタＴ２１，Ｔ２２は、グランドレベルのゲート電圧によりオフするため、抵抗Ｒ３２は抵抗Ｒ１１，Ｒ１２から切り離されるため、抵抗Ｒ３２は参照電圧ＶＲＥＦ１，ＶＲＥＦ２の生成に影響しない。
【００６６】
なお、調整電流Ｉｃ１を、電流出力アンプ３３の出力電流＋ＩＦ，−ＩＦよりも十分に大きくすることで、ノードＮ１，Ｎ２の電位に対する出力電流＋ＩＦ，−ＩＦの影響を少なくすることができる。その結果、ノードＮ１の電位をノードＮ２の電位とほぼ等しくすることができる。なお、参照電圧調整回路７１によりノードＮ１，Ｎ２の電位を制御しているときに、電流出力アンプ３３の動作を停止させることで、ノードＮ１，Ｎ２の互いの電位、即ち参照電圧ＶＲＥＦ１，ＶＲＥＦ２を互いに等しくすることができる。
【００６７】
・上記実施形態におけるｆ−Ｖ変換回路２６を適宜変更してもよい。
別のｆ−Ｖ変換回路を図７に示す。この変換回路２６ａは、ワンショットパルス生成回路（ワンショット回路）４１ｐ，４１ｒ、ローパスフィルタ（ＬＰＦ）４２ｐ，４２ｒ、差動アンプ４３、ローパスフィルタ（ＬＰＦ）４４、スイッチＳＷ２１を含む。スイッチＳＷ２１は、１つの共通端子Ｔｃと、２つの切換端子Ｔａ，Ｔｂを有し、共通端子Ｔｃを第１端子Ｔａと第２端子Ｔｂとに相補的に切替接続する切換スイッチである。このスイッチＳＷ２１は、例えばＭＯＳトランジスタを組み合わせることにより構成される。
【００６８】
第１端子ＴａにはＬＰＦ４２ｒから出力される信号Ｓ３ｒが供給され、第２端子Ｔｂは基準電圧設定回路８１に接続され、共通端子Ｔｃは、差動アンプ４３の反転入力端子に接続されている。
【００６９】
基準電圧設定回路８１は、制御部８２、Ａ／Ｄ変換回路（Ａ／Ｄコンバータ）８３、Ｄ／Ａ変換回路（Ｄ／Ａコンバータ）８４、レジスタ８５を含む。制御部８２は、Ａ／Ｄ変換回路８３とＤ／Ａ変換回路８４とレジスタ８５を制御する。また、制御部８２は、切替信号ｆｃｎｔを生成する。
【００７０】
Ａ／Ｄ変換回路８３には、ＬＰＦ４２ｒから出力される信号Ｓ３ｒが供給される。Ａ／Ｄ変換回路８３は、信号Ｓ３ｒをデジタル値に変換する。制御部８２は、レジスタ８５に、このＡ／Ｄ変換回路８３にて生成されたデジタル値を記憶させる。
【００７１】
また、制御部８２は、レジスタ８５に記憶したデジタル値をＤ／Ａ変換回路８４に出力させる。Ｄ／Ａ変換回路８４は、デジタル値をアナログ信号に変換し、その信号Ｓ３ｄを出力する。この信号Ｓ３ｄの電圧は、デジタル値に対応する。
【００７２】
Ｄ／Ａ変換回路８４から出力される信号Ｓ３ｄは、スイッチＳＷ２１の第２端子Ｔｂに供給される。従って、スイッチＳＷ２１は、切り替え状態に応じて、ＬＰＦ４２ｒから出力される信号Ｓ３ｒ又は基準電圧設定回路８１から出力される信号Ｓ３ｄを差動アンプ４３に供給する。
【００７３】
即ち、基準電圧設定回路８１は、基準信号ｆｏの周波数に応じたデジタル値を記憶し、そのデジタル値に応じた信号Ｓ３ｄを生成してｆ−Ｖ変換回路２６ａに供給する。従って、基準信号ｆｏを生成する回路部分の動作を停止させる、又は基準信号ｆｏを制御回路１２ａに供給する経路上の回路の動作を停止させることができる。また、ＬＰＦ４２ｒから出力される信号Ｓ３ｒをＡ／Ｄ変換回路８３にてデジタル信号に変換している。従って、基準電圧ｆｏに対してワンショット回路４１ｒとＬＰＦ４２ｒの動作状態を加味した値をレジスタ８５に保持することができる。これらの回路の特性は、製造ばらつきなどの影響を受ける場合がある。このため、これらの特性ばらつきを含む値をレジスタ８５に記憶することで、ワンショット回路４１ｒと同じ特性ばらつきを有するワンショット回路４１ｐに供給する制御信号ｆｓｗの周波数を、基準信号ｆｏの周波数と精度良く一致させることができる。
【００７４】
別の使用方法として、所定の値（初期値）をレジスタ８５に記憶させ、その初期値に応じた周波数に制御信号ｆｓｗの周波数を一致させる。そして、校正処理などにおいてレジスタ８５の値を再設定するときに、基準信号ｆｏを供給してＬＰＦ４２ｒの出力信号Ｓ３ｒの電圧に応じたデジタル値をレジスタ８５に記憶させる。
【００７５】
・上記実施形態におけるｆ−Ｖ変換回路２６を適宜変更してもよい。
別のｆ−Ｖ変換回路を図８に示す。この変換回路２６ｂは、Ｔ−フリップフロップ回路（Ｔ−ＦＦ回路）９１、カウンタ９２、ラッチ回路９３、減算回路９４、レジスタ９５，Ｄ／Ａ変換回路（Ｄ／Ａコンバータ）９６を含む。
【００７６】
Ｔ−ＦＦ回路９１には制御信号ｆｓｗが供給される。Ｔ−ＦＦ回路９１は、所定レベル（例えばＨレベル）の制御信号ｆｓｗに応答して出力信号Ｓ１１のレベルを反転させる。従って、図９に示すように、この信号Ｓ１１のパルス幅は、制御信号ｆｓｗの１周期分となる。
【００７７】
カウンタ９２のゲート端子Ｇａｔｅには信号Ｓ１１が供給され、クロック端子ＣＫにはシステムクロック信号ＳＣＬＫが供給される。クロック信号ＳＣＬＫは、制御信号ｆｓｗの周波数よりも十分に高い周波数（例えば２０倍）のパルス信号である。カウンタ９２は、ゲート端子Ｇａｔｅに供給される信号が所定レベル（例えばＨレベル）の間、クロック信号ＳＣＬＫのパルス数をカウントし、そのカウント値を出力する。
【００７８】
ラッチ回路９３は、トリガ端子Ｔｒｇに信号Ｓ１１が供給されている。ラッチ回路９３は、所定レベル例えばＬレベル）の信号Ｓ１１に応答してカウンタ９２から出力されるカウント値をラッチし、そのラッチしたカウント値Ｋｐを出力する。
【００７９】
このカウント値Ｋｐは、制御信号ｆｓｗの１周期の間に含まれるクロック信号ＳＣＬＫのパルス数であるため、クロック信号ＳＣＬＫと制御信号ｆｓｗの周波数をそれぞれｆｃｌｋ，ｆｓｗとすると、
Ｋｐ＝ｆｃｌｋ／ｆｓｗ
となる。
【００８０】
減算回路９４は、ラッチ回路９３から出力されるカウント値Ｋｐから、レジスタ９５から読み出した基準カウント値Ｋｒを減算した結果を差分値ｄｋとして出力する。レジスタ９５に格納された基準カウント値Ｋｒは、システムクロック信号ＳＣＬＫの周波数と、基準周波数の基準信号ｆｏの周波数とに基づいて予め算出された値であり、基準信号ｆｏの１周期におけるクロック信号ＳＣＬＫのパルス数である。つまり、カウント値Ｋｒは、基準信号ｆｏの周波数に対応する。この基準信号ｆｏの周波数をｆｏとすると、カウント値Ｋｒは、
Ｋｒ＝ｆｃｌｋ／ｆｏ
となる。
【００８１】
従って、減算回路９４から出力される差分値ｄｋは、制御信号ｆｓｗの周波数から基準信号ｆｏの周波数を減算した結果に対応する。Ｄ／Ａ変換回路９６は、差分値ｄｋを周波数差電圧Ｖｆｄに変換して出力する。上記のようにｆ−Ｖ変換回路２６ｂを構成することにより、制御信号ｆｓｗの周波数と基準周波数の差に応じた電圧Ｖｆｄを精度良く生成することができる。
【００８２】
・上記実施形態におけるｆ−Ｖ変換回路２６を適宜変更してもよい。
別のｆ−Ｖ変換回路を図１０に示す。この変換回路２６ｃは、Ｔ−フリップフロップ回路（Ｔ−ＦＦ回路）１０１、カウンタ１０２、レジスタ１０３、論理回路１０４，１０５、定電流源１０６，１０７、スイッチＳＷ３１，ＳＷ３２、コンデンサＣ４１を含む。
【００８３】
Ｔ−ＦＦ回路１０１には制御信号ｆｓｗが供給される。Ｔ−ＦＦ回路１０１は、所定レベル（例えばＨレベル）の制御信号ｆｓｗに応答して出力信号Ｓ１１のレベルを反転させる。従って、図１１に示すように、この信号Ｓ１１のパルス幅は、制御信号ｆｓｗの１周期分となる。
【００８４】
カウンタ１０２のトリガ端子Ｔｒｇには信号Ｓ１１が供給され、クロック端子ＣＫにはシステムクロック信号ＳＣＬＫが供給される。クロック信号ＳＣＬＫは、制御信号ｆｓｗの周波数よりも十分に高い周波数（例えば２０倍）のパルス信号である。カウンタ１０２にはレジスタ１０３が接続されている。このレジスタ１０３には、基準カウント値Ｋｒが格納されている。基準カウント値Ｋｒは、システムクロック信号ＳＣＬＫの周波数と、基準周波数の基準信号ｆｏの周波数とに基づいて予め算出された値であり、基準信号ｆｏの１周期におけるクロック信号ＳＣＬＫのパルス数である。つまり、カウント値Ｋｒは、基準信号ｆｏの周波数に対応する。この基準信号ｆｏの周波数をｆｏとすると、カウント値Ｋｒは、
Ｋｒ＝ｆｃｌｋ／ｆｏ
となる。
【００８５】
カウンタ１０２は、トリガ端子Ｔｒｇに所定レベル（例えばＨレベル）の信号が供給されうと、Ｈレベルの信号Ｓ１２を出力し、クロック信号ＳＣＬＫのカウントを開始する。そして、カウンタ１０２は、そのカウント値がレジスタ１０３から読み出したカウント値Ｋｒと一致すると、カウント動作を停止し、Ｌレベルの信号Ｓ１２を出力する。上記したように、カウント値Ｋｒは、基準信号ｆｏの１周期に対応する値である。そして、本実施形態のカウンタ１０２は、カウント値Ｋｒを設定するときと同じクロック信号ＳＣＬＫのパルス数をカウントしている。従って、カウンタ１０２は、基準信号ｆｏの１周期分のパルス幅（Ｈレベルのパルス）の信号Ｓ１２を生成する。
【００８６】
即ち、信号Ｓ１１のパルス幅は制御信号ｆｓｗの１周期分の長さとなり、信号Ｓ１２のパルス幅は基準信号ｆｏの１周期分の長さとなる。両信号Ｓ１１，Ｓ１２は論理回路１０４，１０５に供給される。
【００８７】
図１１に示すように、論理回路１０４は、信号Ｓ１１を論理反転した信号と信号Ｓ１２とを論理積演算した結果に基づくダウン信号ｆｄｗｎを生成する。信号Ｓ１１のパルス幅は制御信号ｆｓｗの周波数に対応し、信号Ｓ１２のパルス幅は基準信号ｆｏの周波数に対応する。従って、信号Ｓ１１を論理反転することにより、信号Ｓ１２のパルス幅から信号Ｓ１１のパルス幅を減算した結果（＝ｆｏ−ｆｓｗ）のパルス信号が得られる。このパルス信号がダウン信号ｆｄｗｎである。そして、このダウン信号ｆｄｗｎは、制御信号ｆｓｗの周期が基準信号ｆｏの周期より短いとき、即ち制御信号ｆｓｗの周波数が基準信号ｆｏの周波数より高いときに生成される。
【００８８】
論理回路１０５は、信号Ｓ１２を論理反転した信号と信号Ｓ１１とを論理積演算した結果に基づくアップ信号ｆｕｐを生成する。信号Ｓ１１のパルス幅は制御信号ｆｓｗの周波数に対応し、信号Ｓ１２のパルス幅は基準信号ｆｏの周波数に対応する。従って、信号Ｓ１２を論理反転することにより、信号Ｓ１１のパルス幅から信号Ｓ１２のパルス幅を減算した結果（＝ｆｓｗ−ｆｏ）のパルス信号が得られる。このパルス信号がアップ信号ｆｕｐである。このアップ信号ｆｕｐは、制御信号ｆｓｗの周期が基準信号ｆｏの周期より長いとき、即ち制御信号ｆｓｗの周波数が基準信号ｆｏの周波数より低いときに生成される。
【００８９】
ダウン信号ｆｄｗｎはスイッチＳＷ３１に供給され、アップ信号ｆｕｐはスイッチＳＷ３２に供給される。スイッチＳＷ３１の第１端子は定電流源１０６に接続され、スイッチＳＷ３１の第２端子はスイッチＳＷ３２の第１端子に接続され、スイッチＳＷ３２の第２端子は定電流源１０７に接続されている。スイッチＳＷ３１とスイッチＳＷ３２の間の接続点にはコンデンサＣ４１の第１端子が接続され、そのコンデンサＣ４１の第２端子はグランドに接続されている。
【００９０】
定電流源１０６，１０７は、それぞれ所定の電流Ｉｆｄｃを流すように構成されている。スイッチＳＷ３１，ＳＷ３２は、それぞれＨレベルの信号ｆｄｗｎ，ｆｕｐに応答してオンし、Ｌレベルの信号ｆｄｗｎ，ｆｕｐに応答してオフする。上記したように、信号ｆｄｗｎ，ｆｕｐのパルス幅は、制御信号ｆｓｗと基準信号ｆｏの周波数差に対応する。従って、スイッチＳＷ３１，ＳＷ３２は、制御信号ｆｓｗと基準信号ｆｏの周波数差に対応する期間、オンする。
【００９１】
図１１は、一点鎖線から左側の波形がスイッチＳＷ３１をオンするときの動作波形を示し、一点鎖線から右側の波形がスイッチＳＷ３２をオンするときの動作波形を示す。
スイッチＳＷ３１がオンすると、定電流源１０６から電流ＩｆｄｃがコンデンサＣ４１に供給されるため、コンデンサＣ４１の蓄積電荷が増加し、周波数差電圧Ｖｆｄが上昇する。その結果、図１に示す第１参照電圧ＶＲＥＦ１と第２参照電圧ＶＲＥＦ２の電位差が大きくなり、制御信号ｆｓｗの周波数が低くなる。
【００９２】
一方、スイッチＳＷ３２がオンすると、定電流源１０７がコンデンサＣ４１から電流Ｉｆｄｃを流し出すため、コンデンサＣ４１の蓄積電荷が減少し、周波数差電圧Ｖｆｄが低下する。その結果、第１参照電圧ＶＲＥＦ１と第２参照電圧ＶＲＥＦ２の電位差が小さくなり、制御信号ｆｓｗの周波数が高くなる。
【００９３】
上記のように、ｆ−Ｖ変換回路２６ｃは、制御信号ｆｓｗの１周期に対応するパルス幅の信号Ｓ１１と、基準信号ｆｏの１周期に対応するパルス幅の信号Ｓ１２とを生成し、両信号Ｓ１１，Ｓ１２を論理合成することにより生成したダウン信号ｆｄｗｎとアップ信号ｆｕｐにより、コンデンサＣ４１の充電電荷を調整して周波数差電圧Ｖｆｄを生成する。これにより、制御信号ｆｓｗの周波数と基準周波数の差に応じた電圧Ｖｆｄを生成することができる。
【００９４】
・上記各形態では、第１参照電圧ＶＲＥＦ１と第２参照電圧ＶＲＥＦ２を同時に同量変更するようにしたが、何れか一方の参照電圧を変更するようにしてもよい。
上記各実施形態に関し、以下の付記を開示する。
（付記１）
スイッチを含み、前記スイッチの状態に応じて入力電圧から出力電圧を生成するコンバータ部と、
互いに電圧が異なる第１参照電圧及び第２参照電圧を生成する参照電圧生成回路と、
前記出力電圧に比例した電圧と前記第１参照電圧とを比較する第１の比較器と、
前記出力電圧に比例した電圧と前記第２参照電圧とを比較する第２の比較器と、
前記第１の比較器の出力信号に基づいて前記スイッチを第１の状態から第２の状態に変更し、前記第２の比較器の出力信号に基づいて前記スイッチを第２の状態から第１の状態に変更するための制御信号を生成する制御信号生成回路と、
前記制御信号と基準信号の周波数差を、その周波数差に応じた電圧の周波数差電圧に変換する変換回路と、
を有し、
前記参照電圧生成回路は、前記変換回路の出力電圧に基づいて前記第１参照電圧及び前記第２参照電圧の少なくとも一方を調整する、
ことを特徴とする電源装置。
（付記２）
前記参照電圧生成回路は、前記第１参照電圧及び前記第２参照電圧を同時に調整するとともに、それぞれの調整方向を互いに逆方向とした、ことを特徴とする付記１に記載の電源装置。
（付記３）
前記参照電圧生成回路は、
第１端子に基準電圧が供給され、第２端子に前記第１参照電圧を生成する第１の抵抗と、
第１端子に前記基準電圧が供給され、第２端子に前記第２参照電圧を生成する第２の抵抗と、
を有し、前記第１の抵抗と前記第２の抵抗のうちの少なくとも一方の抵抗の両端子間の電位差を、前記変換回路の出力電圧に応じて変更する、ことを特徴とする付記１に記載の電源装置。
（付記４）
前記参照電圧生成回路は、
第１端子に基準電圧が供給され、第２端子が前記第１の比較器に接続された第１の抵抗と、
第１端子に前記基準電圧が供給され、第２端子が前記第２の比較器に接続された第２の抵抗と、
前記制御信号に応じた負の電流を前記第１の抵抗に供給し、前記制御信号に応じた正の電流を前記第２の抵抗に供給する電流出力アンプと、
を有することを特徴とする付記１に記載の電源装置。
（付記５）
前記電流出力アンプは、
前記制御信号に比例した第１の電流を生成する電流生成部と、
第２の電流を流す定電流源と、
前記第１の電流と前記第２の電流とを合成した電流に応じて前記正の電流及び前記負の電流を生成するカレントミラー回路と、
を有することを特徴とする付記４に記載の電源装置。
（付記６）
前記参照電圧生成回路は、
前記第１の抵抗及び前記第２の抵抗の第１端子をグランドレベルに保持する第１の機能と、前記第１の端子の電位をグランドレベルから前記基準電圧まで徐々に増加する第２の機能とを有することを特徴とする付記３〜５のうちの何れか１項に記載の電源装置。
（付記７）
前記第１参照電圧及び前記第２参照電圧を調整電圧に応じた電位に調整する参照電圧調整回路を有する、ことを特徴とする付記１〜６のうちの何れか１項に記載の電源装置。
（付記８）
前記変換回路は、
前記制御信号の周波数に応じた第１の電圧と、前記基準信号の周波数に応じた第２の電圧とを生成し、前記第１の電圧と前記第２の電圧とを比較して前記周波数差電圧を生成する、ことを特徴とする付記１〜７のうちの何れか１項に記載の電源装置。
（付記９）
前記変換回路は、
前記制御信号の周波数に応じた第１の電圧を生成する第１の電圧生成部と、
前記基準信号の周波数に応じた第２の電圧を生成する第２の電圧生成部と、
前記第２の電圧と第３の電圧とが供給され、前記第２の電圧と前記第３の電圧の何れか一方を出力するスイッチと、
前記スイッチから出力される電圧と前記第１の電圧とを比較して前記周波数差電圧を生成する差動アンプと、
を有することを特徴とする付記１〜７のうちの何れか１項に記載の電源装置。
（付記１０）
レジスタに記憶された値に応じて前記第３の電圧を生成するＤ／Ａ変換回路を有することを特徴とする付記９に記載の電源装置。
（付記１１）
前記第２の電圧をデジタル値に変換するＡ／Ｄ変換回路と、
前記Ａ／Ｄ変換回路のデジタル値を記憶するレジスタと、
を有することを特徴とする付記」１０に記載の電源装置。
（付記１２）
前記変換回路は、
前記制御信号の１周期に応じたパルス幅の第１のパルス信号を生成するフリップフロップ回路と、
前記第１のパルス信号の間、クロック信号をカウントするカウンタと、
前記基準信号の１周期に応じた値が記憶されたレジスタと、
前記カウンタのカウント値から前記レジスタに記憶された値を減算する減算回路と、
前記減算回路の演算結果を前記電圧に変換するＤ／Ａ変換回路と、
を有することを特徴とする付記１〜７のうちの何れか１項に記載の電源装置。
（付記１３）
前記変換回路は、
前記制御信号の１周期に応じたパルス幅の第１のパルス信号を生成するフリップフロップ回路と、
前記基準信号の１周期に応じたパルス幅の第２のパルス信号を生成するカウンタと、
前記第１のパルス信号と前記第２のパルス信号とのパルス幅の差に応じてアップ信号とダウン信号を生成する論理回路と、
前記アップ信号に応答してコンデンサを充電し、前記ダウン信号に応答して前記コンデンサから放電し、前記コンデンサの電極間電位を周波数差電圧として出力する電圧生成部と、
を有することを特徴とする付記１〜７のうちの何れか１項に記載の電源装置。
（付記１４）
電源装置の制御回路であって、
互いに電圧が異なる第１参照電圧及び第２参照電圧を生成する参照電圧生成回路と、
出力電圧に比例した電圧と前記第１参照電圧とを比較する第１の比較器と、
前記出力電圧に比例した電圧と前記第２参照電圧とを比較する第２の比較器と、
前記第１の比較器の出力信号に基づいてスイッチを第１の状態から第２の状態に変更し、前記第２の比較器の出力信号に基づいて前記スイッチを第２の状態から第１の状態に変更するための制御信号を生成する制御信号生成回路と、
前記制御信号と基準信号の周波数差を電圧に変換する変換回路と、
を有し、
前記参照電圧生成回路は、前記変換回路の出力電圧に基づいて前記第１参照電圧及び前記第２参照電圧の少なくとも一方を調整する、
ことを特徴とする電源装置の制御回路。
（付記１５）
電源装置の制御方法であって、
互いに電圧が異なる第１参照電圧及び第２参照電圧を生成し、
出力電圧に比例した電圧と前記第１参照電圧とを比較し、その比較結果に基づいてスイッチを第１の状態から第２の状態に変更し、前記出力電圧に比例した電圧と前記第２参照電圧とを比較し、その比較結果に基づいて前記スイッチを第２の状態から第１の状態に変更するための制御信号を生成し、
前記制御信号と基準信号の周波数差を電圧に変換し、その電圧に基づいて前記第１参照電圧及び前記第２参照電圧の少なくとも一方を調整する、
ことを特徴とする電源装置の制御方法。
【符号の説明】
【００９５】
１１  コンバータ部
１２  制御回路
２１  第１の比較器
２２  第２の比較器
２３  参照電圧生成回路
３３  電流出力アンプ
３４  基準電圧源
Ｒ１１，Ｒ１２  抵抗
２４  制御信号生成回路
３１  ＲＳ−ＦＦ回路
３２  バッファ回路
２５  駆動回路
２６  ｆ−Ｖ変換回路
ｆｓｗ  制御信号
ｆｏ    基準信号
Ｒ１，Ｒ２  抵抗
Ｖｉ  入力電圧
Ｖｏ  出力電圧
Ｖｆｄ  周波数差電圧
Ｖａ  フィードバック電圧
ＶＲＥＦ  基準電圧
ＶＲＥＦ１  第１参照電圧
ＶＲＥＦ２  第２参照電圧
【図１】
2010246192.tif 000003
【図２】
2010246192.tif 000004
【図３】
2010246192.tif 000005
【図４】
2010246192.tif 000006
【図５】
2010246192.tif 000007
【図６】
2010246192.tif 000008
【図７】
2010246192.tif 000009
【図８】
2010246192.tif 000010
【図９】
2010246192.tif 000011
【図１０】
2010246192.tif 000012
【図１１】
2010246192.tif 000013