(57)【要約】【課題】ノイズを低減する。【解決手段】バイアス電圧生成回路５０は、バイアス電圧Ｖｂｉａｓを生成する。充電回路５４は、キャパシタＣ３に充電電流Ｉｃｈｇを供給して充電する。充電電流制御回路ＣＮＴ１は、キャパシタＣ３に生ずるバイアス電圧Ｖｂｉａｓをその目標値Ｖｓｅｔと比較し、比較結果に応じて充電電流Ｉｃｈｇの値を調節する。第１定電流源ＣＣＳ１は、キャパシタＣ３に第１定電流Ｉｃ１を供給する。第１可変電流源ＶＣＳ１は、充電電流制御回路ＣＮＴ１による比較結果に応じてその値が変化する第１可変電流Ｉｖ１を生成する。充電回路５４は、第１定電流Ｉｃ１と第１可変電流Ｉｖ１の合成電流（Ｉｃ１−Ｉｖ１）によってキャパシタＣ３を充電する。【選択図】図２
2010148182.tif 000002
【特許請求の範囲】
【請求項１】
バイアス電圧を生成するバイアス電圧生成回路であって、
キャパシタと、
前記キャパシタに充電電流を供給して充電する充電回路と、
前記キャパシタの電圧を前記バイアス電圧の目標値と比較し、比較結果に応じて前記充電電流の値を調節する充電電流制御回路と、
を備え、前記キャパシタの電圧を前記バイアス電圧として出力することを特徴とするバイアス電圧生成回路。
【請求項２】
前記充電回路は、
前記キャパシタに第１電流を供給する第１電流源と、
前記充電電流制御回路による前記比較結果に応じてその値が変化する第１可変電流を生成する第１可変電流源と、
を含み、前記第１電流と前記第１可変電流の合成電流によって前記キャパシタを充電することを特徴とする請求項１に記載のバイアス電圧生成回路。
【請求項３】
前記充電電流制御回路は、
一方の入力端子に所定の基準電圧が印加され、他方の入力端子に前記バイアス電圧に応じた検出電圧が印加された差動増幅器を含み、
前記差動増幅器により生成される差動電流に応じて、前記第１可変電流源を制御することを特徴とする請求項２に記載のバイアス電圧生成回路。
【請求項４】
前記充電電流制御回路は、
前記差動増幅器の２極性の差動電流の両方を合成した電流に応じて、前記第１可変電流源を制御することを特徴とする請求項３に記載のバイアス電圧生成回路。
【請求項５】
前記充電電流制御回路は、
一方の入力端子に所定の基準電圧が印加され、他方の入力端子に前記バイアス電圧に応じた検出電圧が印加された第１差動増幅器と、
一方の入力端子に所定の基準電圧が印加され、他方の入力端子に前記バイアス電圧に応じた検出電圧が印加された第２差動増幅器と、
を含み、
前記第１差動増幅器により生成される２極性の差動電流の一方と、前記第２差動増幅器により生成される２極性の差動電流の一方と、を合成した電流に応じて、前記第１可変電流源を制御することを特徴とする請求項３に記載のバイアス電圧生成回路。
【請求項６】
前記キャパシタから放電電流を引き抜いて放電させる放電回路と、
前記キャパシタの電圧を前記バイアス電圧の目標値と比較し、比較結果に応じて前記放電電流の値を調節する放電電流制御回路と、
をさらに備えることを特徴とする請求項１に記載のバイアス電圧生成回路。
【請求項７】
前記充電回路は、
第１電流を前記キャパシタに供給する第１電流源と、
前記充電電流制御回路による前記比較結果に応じてその値が変化する第１可変電流を生成する第１可変電流源と、
を含み、前記第１電流と前記第１可変電流の合成電流によって前記キャパシタを充電し、  前記放電回路は、
第２電流を前記キャパシタから引き抜く第２電流源と、
前記放電電流制御回路による前記比較結果に応じてその値が変化する第２可変電流を生成する第２可変電流源と、
を含み、前記第２電流と前記第２可変電流の合成電流によって前記キャパシタを放電することを特徴とする請求項６に記載のバイアス電圧生成回路。
【請求項８】
前記充電電流制御回路および前記放電電流制御回路は、
一方の入力端子に前記目標値に応じた基準電圧が印加され、他方の入力端子に前記バイアス電圧に応じた検出電圧が印加された差動増幅器を共有して一体に構成され、
前記差動増幅器により生成される差動電流に応じて、前記第１可変電流源および前記第２可変電流源それぞれを制御することを特徴とする請求項７に記載のバイアス電圧生成回路。
【請求項９】
前記充電電流制御回路および前記放電電流制御回路は、
前記差動増幅器の２極性の差動電流の両方を合成した電流に応じて、前記第１可変電流源および前記第２可変電流源それぞれを制御することを特徴とする請求項８に記載のバイアス電圧生成回路。
【請求項１０】
前記充電電流制御回路および前記放電電流制御回路は、
一方の入力端子に前記目標値に応じた基準電圧が印加され、他方の入力端子に前記バイアス電圧に応じた検出電圧が印加された第１差動増幅器と、
一方の入力端子に前記目標値に応じた基準電圧が印加され、他方の入力端子に前記バイアス電圧に応じた検出電圧が印加された第２差動増幅器と、
を共有して一体に構成され、
前記第１差動増幅器により生成される２極性の差動電流の一方と、前記第２差動増幅器により生成される２極性の差動電流の一方と、を合成した電流に応じて、前記第１可変電流源および前記第２可変電流源それぞれを制御することを特徴とする請求項７に記載のバイアス電圧生成回路。
【請求項１１】
前記第１可変電流源は、前記キャパシタから電流を引き抜く経路に設けられ、その制御端子に前記バイアス電圧に応じた電位が入力され、前記バイアス電圧が上昇するほどオフとなるトランジスタを含み、
前記第２可変電流源は、前記キャパシタに電流を供給する経路に設けられ、その制御端子に前記バイアス電圧に応じた電位が入力され、前記バイアス電圧が低下するほどオフとなるトランジスタを含むことを特徴とする請求項７に記載のバイアス電圧生成回路。
【請求項１２】
オーディオ信号を増幅する増幅回路と、
前記増幅回路に対するバイアス電圧を生成する請求項１から１１のいずれかに記載のバイアス電圧生成回路と、
を備えることを特徴とするオーディオ信号処理回路。
【請求項１３】
アナログのオーディオ信号を出力するオーディオ信号生成部と、
前記オーディオ信号に対して所定の信号処理を実行する請求項１２に記載のオーディオ信号処理回路と、
前記オーディオ信号処理回路の出力信号を音響信号に変換する音声出力部と、
を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流信号を増幅する増幅回路に関する。
【背景技術】
【０００２】
オーディオ機器においては、微弱な電気信号であるオーディオ信号を増幅してスピーカやイヤホンなどの電気音響変換素子に対して出力する。こうしたオーディオ機器では、数Ｈｚ〜数十ｋＨｚの可聴帯域の交流成分を含むアナログオーディオ信号（以下、単にオーディオ信号という）に対して、増幅、ボリウム制御、フィルタリングなどの所望の信号処理を行う信号処理回路が搭載される。
【０００３】
信号処理回路の初段には、入力インピーダンスを高くするために、増幅回路（増幅装置）が設けられる。この増幅回路は、所定のバイアス電位を基準として、オーディオ信号を増幅する。したがって、増幅回路の入力端子は所定のバイアス電位にバイアスされ、処理の対象となるオーディオ信号は、カップリングキャパシタを介して入力端子にカップリングされ、オーディオ信号がバイアス電位と重畳される。
【０００４】
増幅回路の起動時にバイアス電圧を急峻に立ち上げるとノイズが発生し、人間の耳に不快な聴感を与えてしまう。そこでバイアス電圧（基準電圧）を緩やかに立ち上げる必要がある。
【特許文献１】特開２００３−２５８５５９号公報
【特許文献２】特開２００８−１４８１４７号公報
【特許文献３】米国特許第５９３９９３８号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００５】
たとえば、特許文献３の図１には、電源端子と接地端子の間に直列に設けられた２つの抵抗（Ｒ１、Ｒ２）を含む抵抗分圧回路と、２つの抵抗（Ｒ１、Ｒ２）接続点と接地端子間に設けられたバイパスキャパシタ（ＣＢ）と、を備える基準電圧（ＶＲＥＦ）の生成回路が開示されている。この回路によれば、基準電圧（ＶＲＥＦ）は、ＣＲ時定数に従って上昇するため、充電もしくは放電開始直後の時間微分値（ｄＶＲＥＦ／ｄｔ）が大きくなる。引用文献３の図５Ａを参照すると、起動時において、基準電圧（ＶＲＥＦ）は、アンプ（１１６／１２４）の出力電圧に対応し、スピーカ（１１４ａ）には、カップリングキャパシタ（Ｃｃ）を介してアンプの出力電圧が供給される。カップリングキャパシタ（Ｃｃ）によってアンプの出力電圧波形は微分されるため、スピーカにはさらに急峻な波形の電圧が与えられ、ノイズが発生する。
【０００６】
特許文献３の図７、９、１０等には、抵抗に代えて、定電流源（１５２）を用いて、バイパスキャパシタ（ＣＢ）を充電する回路も開示されている。この回路において、基準電圧（ＶＲＥＦ）は、図８に示されるように定電流の値にしたがって直線的に増加、減少する。この回路によれば、抵抗（Ｒ１、Ｒ２）を用いた場合に比べるとノイズを低減することができるが、さらなるノイズの低減が望まれている。
【０００７】
本発明はこうした課題に鑑みてなされたものであり、その包括的な目的のひとつは、ノイズを抑制した増幅回路の提供にある。
【課題を解決するための手段】
【０００８】
本発明のある態様は、バイアス電圧を生成するバイアス電圧生成回路に関する。このバイアス電圧生成回路は、キャパシタと、キャパシタに充電電流を供給して充電する充電回路と、キャパシタの電圧をバイアス電圧の目標値と比較し、比較結果に応じて充電電流の値を調節する充電電流制御回路と、を備える。バイアス電圧生成回路は、キャパシタの電圧をバイアス電圧として出力する。
【０００９】
この態様によると、充電電流の値をバイアス電圧のレベルに応じて最適化することができ、バイアス電圧を緩やかに立ち上げ、ノイズを低減することができる。
【００１０】
充電回路は、キャパシタに第１電流を供給する第１電流源と、充電電流制御回路による比較結果に応じてその値が変化する第１可変電流を生成する第１可変電流源と、を含み、第１電流と第１可変電流の合成電流によってキャパシタを充電してもよい。
【００１１】
充電電流制御回路は、一方の入力端子に所定の基準電圧が印加され、他方の入力端子にバイアス電圧に応じた検出電圧が印加された差動増幅器を含んでもよい。充電電流制御回路は、差動増幅器により生成される差動電流に応じて、第１可変電流源を制御してもよい。
この態様によると、基準電圧の値をバイアス電圧の目標値に応じて設定することにより、バイアス電圧とその目標値を比較することができ、充電電流を比較結果に応じた値に設定できる。
【００１２】
充電電流制御回路は、差動増幅器の２極性の差動電流の一方に応じて、第１可変電流源を制御してもよい。この場合、充電開始直後、もしくは充電完了直前における、バイアス電圧の変化を緩やかにできる。
【００１３】
充電電流制御回路は、差動増幅器の２極性の差動電流の両方を合成した電流に応じて、第１可変電流源を制御してもよい。
この場合、充電開始直後および充電完了直前の両方において、バイアス電圧の変化を緩やかにできる。
【００１４】
充電電流制御回路は、一方の入力端子に所定の基準電圧が印加され、他方の入力端子にバイアス電圧に応じた検出電圧が印加された第１差動増幅器と、一方の入力端子に所定の基準電圧が印加され、他方の入力端子に前記バイアス電圧に応じた検出電圧が印加された第２差動増幅器と、を含んでもよい。充電電流制御回路は、第１差動増幅器により生成される２極性の差動電流の一方と、第２差動増幅器により生成される２極性の差動電流の一方と、を合成した電流に応じて、第１可変電流源を制御してもよい。
この場合、充電電流が極大値をとるタイミングにおいても充電電流を緩やかに変化させることができ、さらにノイズを低減することができる。
【００１５】
ある態様のバイアス電圧生成回路は、キャパシタから放電電流を引き抜いて放電させる放電回路と、キャパシタの電圧をバイアス電圧の目標値と比較し、比較結果に応じて放電電流の値を調節する放電電流制御回路と、をさらに備えてもよい。
この態様によれば、放電時においても、バイアス電圧の変化を緩やかにしてノイズを低減することができる。
【００１６】
充電回路は、第１電流をキャパシタに供給する第１電流源と、充電電流制御回路による比較結果に応じてその値が変化する第１可変電流を生成する第１可変電流源と、を含み、第１電流と第１可変電流の合成電流によってキャパシタを充電してもよい。放電回路は、第２電流をキャパシタから引き抜く第２電流源と、放電電流制御回路による比較結果に応じてその値が変化する第２可変電流を生成する第２可変電流源と、を含み、第２電流と第２可変電流の合成電流によってキャパシタを放電してもよい。
【００１７】
充電電流制御回路および放電電流制御回路は、一方の入力端子に目標値に応じた基準電圧が印加され、他方の入力端子にバイアス電圧に応じた検出電圧が印加された差動増幅器を共有して一体に構成され、差動増幅器により生成される差動電流に応じて、第１可変電流源および第２可変電流源それぞれを制御してもよい。
【００１８】
充電電流制御回路および放電電流制御回路は、差動増幅器の２極性の差動電流の両方を合成した電流に応じて、第１可変電流源および第２可変電流源それぞれを制御してもよい。
【００１９】
充電電流制御回路および放電電流制御回路は、一方の入力端子に前記目標値に応じた基準電圧が印加され、他方の入力端子にバイアス電圧に応じた検出電圧が印加された第１差動増幅器と、一方の入力端子に目標値に応じた基準電圧が印加され、他方の入力端子にバイアス電圧に応じた検出電圧が印加された第２差動増幅器と、を共有して一体に構成されてもよい。充電電流制御回路および放電電流制御回路は、第１差動増幅器により生成される２極性の差動電流の一方と、第２差動増幅器により生成される２極性の差動電流の一方と、を合成した電流に応じて、第１可変電流源および第２可変電流源それぞれを制御してもよい。
【００２０】
第１可変電流源は、キャパシタから電流を引き抜く経路に設けられ、その制御端子にバイアス電圧に応じた電位が入力され、バイアス電圧が上昇するほどオフとなるトランジスタを含んでもよい。第２可変電流源は、キャパシタに電流を供給する経路に設けられ、その制御端子にバイアス電圧に応じた電位が入力され、バイアス電圧が低下するほどオフとなるトランジスタを含んでもよい。
【００２１】
本発明の別の態様は、オーディオ信号処理回路である。このオーディオ信号処理回路は、オーディオ信号を増幅する増幅回路と、増幅回路に対するバイアス電圧を生成する上述のいずれかの態様のバイアス電圧生成回路と、を備える。
本明細書において「増幅」とは、利得が１より大きい場合のほか、１より小さい場合、すなわち「減衰」も含み、あるいは利得が１の場合（単なるインピーダンス変換）も含む。
【００２２】
本発明のさらに別の態様は、電子機器である。この電子機器は、アナログのオーディオ信号を出力するオーディオ信号生成部と、オーディオ信号に対して所定の信号処理を実行する上述のオーディオ信号処理回路と、オーディオ信号処理回路の出力信号を音響信号に変換する音声出力部と、を備える。
【００２３】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２４】
本発明によれば、ノイズを抑制できる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２６】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００２７】
図１は、本実施の形態に係る増幅回路１００を備えるオーディオ再生装置３００の構成を示すブロック図である。オーディオ再生装置３００は、オーディオ信号（音声信号）を出力する機能を有し、携帯電話端末、ポータブルオーディオプレイヤ、デジタルスチルカメラ、デジタルビデオカメラなどの電子機器に搭載される。オーディオ再生装置３００は、オーディオ管理ＩＣ２００、オーディオ信号生成部２１０、音声出力部２２０を備える。
【００２８】
オーディオ信号生成部２１０は、アナログのオーディオ信号Ｓ１を生成し、出力端子２０２から出力する。オーディオ信号生成部２１０により生成されるオーディオ信号Ｓ１は、電子機器に応じて異なっており、オーディオプレイヤの場合音楽やビープ音であり、携帯電話端末の場合、着信音、通話相手、その他の音声などである。
【００２９】
オーディオ管理ＩＣ２００は、オーディオ信号Ｓ１に対して所定の信号処理を実行するオーディオ信号処理回路として機能する。所定の信号処理は、電子機器に応じて異なっており、たとえば増幅、ボリウム制御、フィルタリングなどが例示される。オーディオ管理ＩＣ２００はひとつの半導体基板上に一体集積化されるのが好ましい。
【００３０】
カップリングキャパシタＣ１は、オーディオ信号生成部２１０とオーディオ管理ＩＣ２００との間に設けられる。音声出力部２２０は、スピーカ、ヘッドホン、イヤホンなどの電気音響変換素子であり、オーディオ管理ＩＣ２００の出力信号Ｓ２をカップリングキャパシタＣ２を介して受け、これを音響信号に変換して出力する。
【００３１】
オーディオ管理ＩＣ２００は、増幅回路１００を含む。図１ではオーディオ管理ＩＣ２００が増幅回路１００そのものであるが、実際にはオーディオ管理ＩＣ２００は増幅回路１００以外の図示しない回路ブロックを含んでも良い。
【００３２】
増幅回路１００は、オーディオ管理ＩＣ２００の初段に設けられており、オーディオ管理ＩＣ２００の入力バッファとしても機能する。また増幅回路１００は、オーディオ信号Ｓ１をバイアス電位Ｖｂｉａｓに重畳する。つまり、オーディオ管理ＩＣ２００の内部において、オーディオ信号Ｓ１は、バイアス電圧Ｖｂｉａｓを中心として振動する。たとえばバイアス電圧Ｖｂｉａｓは、オーディオ管理ＩＣ２００に供給される電源電圧Ｖｄｄと接地電位の中点Ｖｄｄ／２に設定される。
【００３３】
図１では、オーディオ管理ＩＣ２００、オーディオ信号生成部２１０は別個のＩＣとして構成されるが、同一のＩＣとして構成されてもよい。
【００３４】
以上がオーディオ再生装置３００の全体構成である。続いて増幅回路１００の構成を説明する。増幅回路１００は、増幅部１０、バイアス電圧生成回路５０を備える。
【００３５】
増幅部１０は、カップリングキャパシタＣ１を介して入力されたオーディオ信号Ｓ１を増幅する。図１の増幅部１０は反転増幅器であるが、本発明はこれに限定されず、非反転増幅器であってもよいし、単なるボルテージフォロア（バッファ）であってもよい。
【００３６】
増幅部１０は、演算増幅器１２、帰還抵抗Ｒ１、入力抵抗Ｒ２を含む。演算増幅器１２の非反転入力端子（＋）には、バイアス電圧Ｖｂｉａｓが印加される。入力抵抗Ｒ２は、演算増幅器１２の反転入力端子（−）とカップリングキャパシタＣ１の間に設けられる。帰還抵抗Ｒ１は、演算増幅器１２の出力端子と反転入力端子（−）との間に設けられる。
【００３７】
増幅部１０の出力信号Ｓ２の電圧をＶｏ、入力オーディオ信号Ｓ１の電圧振幅をＶｉとすると、
Ｖｏ＝Ｖｂｉａｓ＋（Ｖｂｉａｓ−Ｖｉ）×Ｒ１／Ｒ２    …（１）
が成り立つ。
【００３８】
演算増幅器１２の出力端子は、出力パッド１０４と接続されている。出力パッド１０４は、カップリングキャパシタＣ２を介して音声出力部２２０と接続される。
【００３９】
バイパススイッチＳＷ１は、増幅部１０の出力端子側の第１ノードＮ１と、増幅部１０の入力端子側の第２ノードＮ２との間に設けられる。第１ノードＮ１は、演算増幅器１２の出力端子であり、第２ノードＮ２は、反転入力端子（−）である。
【００４０】
バイパススイッチＳＷ１のオン、オフ状態は、制御部３０により制御される。
【００４１】
バイアス電圧生成回路５０は、増幅部１０においてオーディオ信号Ｓ１に重畳すべきバイアス電圧Ｖｂｉａｓを生成する。バイアス電圧生成回路５０は、キャパシタＣ３および充放電回路５２を備える。
【００４２】
キャパシタＣ３は、一端が接地されてその電位が固定されており、他端がキャパシタ端子１０６と接続される。充放電回路５２は、キャパシタＣ３に対して充電電流Ｉｃｈｇを供給する充電回路５４と、放電電流Ｉｄｉｓを引き抜く放電回路５６を含み、キャパシタＣ３の電荷量を制御する。バイアス電圧生成回路５０は、キャパシタＣ３に蓄えられた電荷量に応じたバイアス電圧Ｖｂｉａｓを出力する。
【００４３】
以上が増幅回路１００の構成である。続いてその動作を説明する。
【００４４】
オーディオ再生装置３００の電源投入時、あるいはスタンバイ状態からの復帰時（以下、単に起動時という）において、入力端子１０２の電位は接地電位（０Ｖ）となっている。オーディオ再生装置３００が起動すると、制御部３０は、バイパススイッチＳＷ１をオンする。バイパススイッチＳＷ１がオンすると、演算増幅器１２および増幅部１０はボルテージフォロア回路として機能するため、第１ノードＮ２および第２ノードＮ２の電位は、演算増幅器１２の非反転入力端子に入力されるバイアス電圧Ｖｂｉａｓと等しくなる。
【００４５】
この状態において、充放電回路５２がキャパシタＣ３の充電を開始すると、バイアス電圧Ｖｂｉａｓが時間とともに緩やかに上昇する。その結果、第１ノードＮ１および第２ノードＮ２の電位も、時間とともに緩やかに上昇する。
バイアス電圧Ｖｂｉａｓが所定の目標値Ｖｓｅｔに達すると、バイパススイッチＳＷ１がオンからオフに切りかえられる。バイパススイッチＳＷ１がオフした後はミュート解除状態（アクティブ状態）となり、増幅部１０は、オーディオ信号Ｓ１を増幅して音声出力部２２０へと出力可能となる。
【００４６】
以上がオーディオ再生装置３００の動作である。実施の形態に係るオーディオ再生装置３００は、バイアス電圧生成回路５０の構成に特徴を有している。以下、このバイアス電圧生成回路５０の構成について詳細に説明する。
【００４７】
図２は、実施の形態に係るバイアス電圧生成回路５０の構成を示す回路図である。バイアス電圧生成回路５０は、キャパシタＣ３および充放電回路５２を含む。充放電回路５２は、充電回路５４、充電電流制御回路ＣＮＴ１、放電回路５６、放電電流制御回路ＣＮＴ２を備える。
【００４８】
はじめに充電側に着目する。充電回路５４は、キャパシタＣ３に充電電流Ｉｃｈｇを供給して充電する。充電電流制御回路ＣＮＴ１は、キャパシタＣ３に生ずるバイアス電圧Ｖｂｉａｓを、バイアス電圧の目標値Ｖｓｅｔ（たとえばＶｄｄ／２）と比較し、比較結果に応じて充電電流Ｉｃｈｇの値を制御する。
【００４９】
具体的には、充電回路５４は、第１定電流源ＣＣＳ１、第１可変電流源ＶＣＳ１、第１スイッチＳＷ１１を含む。
【００５０】
第１定電流源ＣＣＳ１は、所定の第１定電流Ｉｃ１を生成し、キャパシタＣ３に供給する。第１可変電流源ＶＣＳ１は、充電電流制御回路ＣＮＴ１による比較結果に応じた制御信号Ｓ１１にもとづいて、その値が変化する第１可変電流Ｉｖ１を生成する。
【００５１】
第１スイッチＳＷ１１は、第１定電流源ＣＣＳ１とキャパシタＣ３の間に設けられる。バイパススイッチＳＷ１がオンすると、第１スイッチＳＷ１１には、第１定電流Ｉｃ１と第１可変電流Ｉｖ１の差分電流（Ｉｃ１−Ｉｖ１）が流れる。充電回路５４はこの差分電流（Ｉｃ１−Ｉｖ１）を充電電流Ｉｃｈｇとして、キャパシタＣ３を充電する。
【００５２】
図２の回路において、第１可変電流源ＶＣＳ１は、制御端子（ゲート）に、比較結果に応じた制御信号Ｓ１０が入力されたＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）で構成される。なお本明細書中のさまざまなトランジスタ素子は、バイポーラトランジスタであってもよい。
【００５３】
充電電流制御回路ＣＮＴ１は、差動増幅器ＡＭＰ１を含む。差動増幅器ＡＭＰ１は、差動対を構成するトランジスタＭ１１、Ｍ１２と、差動対に所定のテイル電流Ｉｔ１を供給するテイル電流源ＣＳ１０、差動対に対する負荷として設けられたトランジスタＭ１３、Ｍ１４を含む。ここでテイル電流Ｉｔ１および第１可変電流Ｉｖ１それぞれは、第１定電流Ｉｃ１よりも小さく設定される。
【００５４】
差動増幅器ＡＭＰ１の一方の入力端子には、バイアス電圧Ｖｂｉａｓの目標値Ｖｓｅｔに応じた基準電圧Ｖｒｅｆが印加される。また他方の入力端子には、バイアス電圧Ｖｂｉａｓに応じた検出電圧Ｖｓ１が印加される。図２の構成では、検出電圧Ｖｓ１はバイアス電圧Ｖｂｉａｓであるが、バイアス電圧Ｖｂｉａｓを分圧した電圧を検出電圧Ｖｓ１としてもよい。
【００５５】
充電電流制御回路ＣＮＴ１は、差動増幅器ＡＭＰ１の差動出力信号（電圧信号）の一方を、制御信号Ｓ１１として出力する。制御信号Ｓ１１は、検出電圧Ｖｓ１と基準電圧Ｖｒｅｆの比較結果に応じた信号となる。この制御信号Ｓ１１が第１可変電流源ＶＣＳ１のゲートに印加されて、第１可変電流源ＶＣＳ１に流れる第１可変電流Ｉｖ１が調節される。トランジスタＭ１３と第１可変電流源ＶＣＳ１のＭＯＳＦＥＴはカレントミラー回路を形成している。したがって、第１可変電流源ＶＣＳ１により生成される第１可変電流Ｉｖ１は、差動増幅器ＡＭＰ１により生成される差動電流の一方（Ｉｄ１）に比例する。
【００５６】
別の観点からみれば、第１可変電流源ＶＣＳ１のＭＯＳＦＥＴおよび充電電流制御回路ＣＮＴ１は、検出電圧Ｖｓ１を第１可変電流Ｉｖ１に変換する、電圧電流変換回路と把握することもできる。
【００５７】
続いて放電側に着目する。放電回路５６は、キャパシタＣ３から放電電流Ｉｄｉｓを引き抜いて、キャパシタＣ３を放電させる。放電電流制御回路ＣＮＴ２は、キャパシタＣ３に生ずるバイアス電圧Ｖｂｉａｓを、その目標値Ｖｓｅｔ（たとえばＶｄｄ／２）と比較し、比較結果に応じて放電電流Ｉｄｉｓの値を調節する。
【００５８】
放電回路５６の機能および構成は、充電回路５４のそれらと対応しており、放電電流制御回路ＣＮＴ２の機能および構成も、充電電流制御回路ＣＮＴ１のそれらと対応する。充電側と放電側の対応関係を以下に示す。
【００５９】
放電回路５６は充電回路５４と、第２定電流源ＣＣＳ２は第１定電流源ＣＣＳ１と、第２可変電流源ＶＣＳ２は第１可変電流源ＶＣＳ１と、第２スイッチＳＷ１２は第１スイッチＳＷ１１と、放電電流制御回路ＣＮＴ２は充電電流制御回路ＣＮＴ１と、トランジスタＭ２１〜Ｍ２４はトランジスタＭ１１〜Ｍ１４と、テイル電流源ＣＳ２０はＣＳ１０と、それぞれ対応している。
【００６０】
放電回路５６は、第２スイッチＳＷ１２がオンした状態においてアクティブとなり、所定の定電流Ｉｃ２と第２可変電流源ＶＣＳ２により生成される第２可変電流Ｉｖ２の差分（Ｉｃ２−Ｉｖ２）に相当する放電電流Ｉｄｉｓによって、キャパシタＣ３を放電させる。
【００６１】
図３は、図２のバイアス電圧生成回路５０の起動時の動作波形を示すタイムチャートである。時刻ｔ０以前、キャパシタＣ３は完全に放電しており、バイアス電圧Ｖｂｉａｓは０Ｖである。時刻ｔ０に、第１スイッチＳＷ１１がオンし、バイアス電圧生成回路５０が充電状態に設定される。充電開始直後、Ｖｂｉａｓ＜Ｖｒｅｆであるため、差動増幅器ＡＭＰ１のテイル電流Ｉｔ１の大部分は、トランジスタＭ１１側に流れる。つまり、第１可変電流Ｉｖ１は、充電開始直後において最大となる。各トランジスタのサイズおよび各定電流の値は、第１可変電流Ｉｖ１の最大値が第１定電流Ｉｃ１と一致するように設計される。
【００６２】
充電開始直後、Ｉｖ１≒Ｉｃ１が成り立つため、充電電流Ｉｃｈｇは、非常に小さな値となる。その後、充電電流ＩｃｈｇがキャパシタＣ３に供給されると、バイアス電圧Ｖｂｉａｓが上昇していく。バイアス電圧Ｖｂｉａｓの上昇にともない、差動増幅器ＡＭＰ１の差動バランスが変化し、第１可変電流Ｉｖ１の値が徐々に減少し、充電電流Ｉｃｈｇが増加していく。バイアス電圧Ｖｂｉａｓがその目標値Ｖｓｅｔに達すると、第１スイッチＳＷ１１がオフされ、キャパシタＣ３への充電が停止する。
【００６３】
このように図１および図２のバイアス電圧生成回路５０によれば、充電開始直後において、充電電流Ｉｃｈｇを、非常に小さな値にできるため、バイアス電圧Ｖｂｉａｓを緩やかに変化させることができ、ノイズの発生を好適に抑制することができる。
【００６４】
放電側の動作は、充電側と同様であるため、説明を省略する。
【００６５】
図４は、図２のバイアス電圧生成回路の変形例を示す回路図である。図４のバイアス電圧生成回路５０ａは、充電電流制御回路ＣＮＴ１および放電電流制御回路ＣＮＴ２が、共通の差動増幅器ＡＭＰ１を用いて構成される点が特徴である。以下、単一の差動増幅器ＡＭＰ１を共有して構成される充電電流制御回路ＣＮＴ１および放電電流制御回路ＣＮＴ２を、充放電電流制御回路ＣＮＴと総称する。
【００６６】
トランジスタＭ３１はトランジスタＭ１４とカレントミラー回路を形成する。トランジスタＭ３２は、第２可変電流源ＶＣＳ２のトランジスタとカレントミラー回路を形成しており、トランジスタＭ３１に流れる電流を折り返すために設けられる。
【００６７】
この構成では、第２可変電流源ＶＣＳ２により生成される第２可変電流Ｉｖ２は、差動増幅器ＡＭＰ１の差動電流の他方（Ｉｄ２）に比例する。
【００６８】
図４の回路によれば、充電電流制御回路ＣＮＴ１と放電電流制御回路ＣＮＴ２によって差動増幅器ＡＭＰ１を共有できるため、回路面積を小さくできる。なお、図４において、各電流信号を適切に折り返すことにより、差動増幅器ＡＭＰ１を、図２の差動増幅器ＡＭＰ２の形式に置き換えることも可能である。
【００６９】
図５は、図４のバイアス電圧生成回路の変形例を示す回路図である。図５のバイアス電圧生成回路５０ｂにおいても、充電電流制御回路ＣＮＴ１および放電電流制御回路ＣＮＴ２は、差動増幅器ＡＭＰ１を共有して構成される。
【００７０】
図５と図４とを比較すると充放電電流制御回路ＣＮＴの構成および機能が異なっている。すなわち、図４の充放電電流制御回路ＣＮＴは、充電電流Ｉｃｈｇを、差動増幅器ＡＭＰ１の差動電流Ｉｄ１、Ｉｄ２の一方（Ｉｄ１）のみにもとづいて調節し、反対に、放電電流Ｉｄｉｓを、差動増幅器ＡＭＰ１の差動電流Ｉｄ１、Ｉｄ２の他方（Ｉｄ２）のみにもとづいて調節する。
これに対して、図５の充放電電流制御回路ＣＮＴは、充電電流Ｉｃｈｇを差動電流Ｉｄ１、Ｉｄ２の両方にもとづいて調整する。同様に放電電流Ｉｄｉｓを、差動電流Ｉｄ１、Ｉｄ２の両方にもとづいて調整する。
【００７１】
図５の充放電電流制御回路ＣＮＴは、図４のそれに加えて、電流源ＣＳ１１、ＣＳ１２、トランジスタＭ１５、Ｍ１６をさらに含む。
【００７２】
電流源ＣＳ１１、ＣＳ１２はそれぞれ、トランジスタＭ１３、Ｍ１４と接続される。電流源ＣＳ１１は、定電流Ｉｔ１をトランジスタＭ１３のドレインから別経路へと引き抜いている。また電流源ＣＳ１２は、定電流Ｉｔ１をトランジスタＭ１４のドレインから別経路へと引き抜いている。定電流Ｉｔ１は、テイル電流源ＣＳ１０により生成されるテイル電流（２×Ｉｔ１）の１／２に設定される。トランジスタＭ１３には、電流Ｉｄ１’（＝Ｉｄ１−Ｉｔ１）が、トランジスタＭ１４には、電流Ｉｄ２’（＝Ｉｄ２−Ｉｔ１）が流れる。
【００７３】
トランジスタＭ１５、Ｍ１６はそれぞれ、トランジスタＭ１３、Ｍ１４に対してカレントミラー回路を構成するように接続されており、トランジスタＭ１３、Ｍ１４に流れる流Ｉｄ１、Ｉｄ２をコピーする。トランジスタＭ１５、Ｍ１６のドレインは共通に接続されており、コピーされた差動電流Ｉｄ１’’、Ｉｄ２’’の和電流（Ｉｄ１’’＋Ｉｄ２’’）が生成される。以下、この和電流（Ｉｄ１’’＋Ｉｄ２’’）を、補正電流Ｉｃｍｐとも称する。
【００７４】
充放電電流制御回路ＣＮＴは、充電電流Ｉｃｈｇおよび放電電流Ｉｃｈｇを、補正電流Ｉｃｍｐにもとづいて調節する。具体的には、第１可変電流Ｉｖ１および第２可変電流Ｉｖ２を、補正電流Ｉｃｍｐに応じた値に設定する。
【００７５】
トランジスタＭ３３、Ｍ３４、Ｍ３５は、補正電流Ｉｃｍｐをコピーし、あるいは折り返すためのカレントミラー回路である。この構成によって、第１可変電流源ＶＣＳ１および第２可変電流源ＶＣＳ２それぞれによって、補正電流Ｉｃｍｐに比例した第１可変電流Ｉｖ１および第２可変電流Ｉｖ２が好適に生成される。
【００７６】
なお、図５において、充電側の充電電流制御回路ＣＮＴ１と放電側の放電電流制御回路ＣＮＴ２それぞれに対して、差動増幅器ＡＭＰ１、ＡＭＰ２を設けた変形例も、本発明の態様として有効である。
【００７７】
図５のバイアス電圧生成回路５０ｂの動作を説明する。図６は、図５のバイアス電圧生成回路５０ｂの起動時の動作波形を示すタイムチャートである。時刻ｔ０以前、キャパシタＣ３は完全に放電しており、バイアス電圧Ｖｂｉａｓは０Ｖである。時刻ｔ０に、第１スイッチＳＷ１１がオンし、バイアス電圧生成回路５０が充電状態に設定される。
【００７８】
バイアス電圧Ｖｂｉａｓの上昇とともに、第１可変電流Ｉｖ１（Ｉｃｍｐ）は減少していき、差動増幅器ＡＭＰ１がバランスした状態で、Ｉｄ１＝Ｉｄ２＝Ｉｔ１が成立する。このとき第１可変電流Ｉｖ１（Ｉｃｍｐ）は実質的にゼロとなる。さらにバイアス電圧Ｖｂｉａｓが増加すると、第１可変電流Ｉｖ１は増加に転じる。
【００７９】
つまり、充電電流Ｉｃｈｇは、充電開始のタイミングｔ０で実質的にゼロであり、時間とともに増加して最大値をとった後（時刻ｔ１）、減少し始め、充電完了のタイミング（ｔ２）で実質的にゼロとなる。
【００８０】
図５のバイアス電圧生成回路５０ｂの効果は、図６のタイムチャートと図３のタイムチャートとの比較によってさらに明確となる。図３のタイムチャートでは、充電完了のタイミング（ｔ２）において、バイアス電圧Ｖｂｉａｓが急激に変化する。これに対して、図６のタイムチャートを参照すると、充電完了のタイミング（ｔ２）において、バイアス電圧Ｖｂｉａｓは緩やかに目標値Ｖｓｅｔに収束するため、ノイズの発生をさらに抑制することができる。
【００８１】
図７は、図５の充放電電流制御回路の変形例を示す回路図である。
図５の充放電電流制御回路ＣＮＴは、２つの差動電流Ｉｄ１およびＩｄ２を、単一の差動増幅器ＡＭＰ１により生成するものであった。これに対して、図７の充放電電流制御回路ＣＮＴは、差動電流Ｉｄ１を生成する差動増幅器ＡＭＰ１１と、差動電流Ｉｄ２を生成する差動増幅器ＡＭＰ１２が別々に設けられている。各差動増幅器ＡＭＰ１１、ＡＭＰ１２の構成は、図５の差動増幅器ＡＭＰ１と同様である。
【００８２】
図８は、図７の充放電電流制御回路ＣＮＴを用いたバイアス電圧生成回路の起動時の動作波形を示すタイムチャートである。図７の充放電電流制御回路ＣＮＴの効果は、図８のタイムチャートと図６のタイムチャートとの比較によってさらに明確となる。図６のタイムチャートでは、充電電流Ｉｃｈｇが極大値をとるタイミング（ｔ１）で、充電電流Ｉｃｈｇが急激に変化する。これに対して、図７の充放電電流制御回路ＣＮＴを用いた場合、充電電流Ｉｃｈｇが極大値をとるタイミング（ｔ１）においても、充電電流Ｉｃｈｇが緩やかに変化するため、バイアス電圧Ｖｂｉａｓの波形をさらになめらかに変化させることができ、ノイズの発生をさらに抑制することができる。
【００８３】
上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例を説明する。
【００８４】
図９は、図２のバイアス電圧生成回路の変形例の構成を示す回路図である。図９のバイアス電圧生成回路５０ｃは、第１可変電流源ＶＣＳ１としてＮチャンネルＭＯＳＦＥＴが設けられ、第２可変電流源ＶＣＳ２としてＰチャンネルＭＯＳＦＥＴが設けられる。第１可変電流源ＶＣＳ１のトランジスタのゲートと、第２可変電流源ＶＣＳ２のトランジスタのゲートには、バイアス電圧Ｖｂｉａｓが直接印加される。つまり充電電流制御回路ＣＮＴ１、放電電流制御回路ＣＮＴ２が実質的に省略されており、回路面積を小さくすることができる。
【００８５】
図１０（ａ）〜（ｃ）は、充放電回路５２（充電回路５４および放電回路５６）の変形例を示す回路図である。図１０（ａ）において、充放電回路５２は、第１定電流源ＣＣＳ１と、第２定電流源ＣＣＳ２、スイッチＳＷ１２を含む。第２定電流源ＣＣＳ２が生成する第２定電流Ｉｃ２は、第１定電流源ＣＣＳ１が生成する第１定電流Ｉｃ１の２倍に設定される。この充放電回路５２はスイッチＳＷ１２がオフの状態で充電回路５４として、第２スイッチＳＷ１２がオンの状態で放電回路５６として機能する。
【００８６】
図１０（ｂ）の充放電回路５２は、図２の充電回路５４の第２定電流源ＣＣＳ２を抵抗に置き換えた回路である。図１０（ｃ）の充放電回路５２は、図２の放電回路５６の第１定電流源ＣＣＳ１を抵抗Ｒｃ１に置き換えた回路である。
【００８７】
図２、図４、図５、図９などに示される充放電回路５２は、図１０（ａ）〜（ｃ）に示される充放電回路５２と置換することが可能であり、これらも本発明に含まれる。
【００８８】
バイアス電圧生成回路５０には、バイアス電圧Ｖｂｉａｓを目標値Ｖｓｅｔに保持するための目標電圧設定回路が設けられてもよい。図１１（ａ）〜（ｄ）は、目標電圧設定回路の構成を示す回路図である。
【００８９】
図１１（ａ）の目標電圧設定回路６０ａは、コンパレータＣＭＰ１、抵抗Ｒｓ１、Ｒｓ２を備える。抵抗Ｒｓ１、Ｒｓ２は電源電圧Ｖｄｄを分圧し、バイアス電圧Ｖｂｉａｓの目標値Ｖｓｅｔを生成する。コンパレータＣＭＰ１は、バイアス電圧Ｖｂｉａｓと目標値Ｖｓｅｔを比較し、ＶｂｉａｓがＶｓｅｔに達すると、第１スイッチＳＷ１１、第２スイッチＳＷ１２をともにオフする。
【００９０】
図１１（ｂ）〜（ｃ）の目標電圧設定回路６０ｂ〜６０ｃは、バイアス電圧Ｖｂｉａｓを所定の電圧に固定するクランプ回路である。図１１（ｂ）の目標電圧設定回路６０ｂは、トランジスタＭ３１〜Ｍ３４、抵抗Ｒｓ３、Ｒｓ４を含む。目標値Ｖｓｅｔは、抵抗Ｒｓ３およびＲｓ４の値に応じて設定される。
【００９１】
図１１（ｃ）の目標電圧設定回路６０ｃは、キャパシタＣ３と電源端子の間に設けられたｎ個（ｎは自然数）のダイオードを含む。この回路では、目標値Ｖｓｅｔは、（Ｖｄｄ−ｎ×Ｖｆ）に設定される。Ｖｆはダイオードの順方向電圧である。
【００９２】
図１１（ｄ）の目標電圧設定回路６０ｄは、キャパシタＣ３と接地端子の間に設けられたｎ個（ｎは自然数）のダイオードを含む。この回路では、目標値Ｖｓｅｔは、ｎ×Ｖｆに設定される。
【００９３】
なお、目標電圧設定回路６０の構成は図１１（ａ）〜（ｄ）に限定されるものではなく、その他の構成であってもよい。
【００９４】
実施の形態では、キャパシタＣ３を充電する機能と放電する機能の両方を備えるバイアス電圧生成回路５０について説明をしたが、いずれか一方のみを備えるバイアス電圧生成回路も本発明の態様として有効である。
【図面の簡単な説明】
【００９５】
【図１】本実施の形態に係る増幅回路を備えるオーディオ再生装置の構成を示すブロック図である。
【図２】実施の形態に係るバイアス電圧生成回路の構成を示す回路図である。
【図３】図２のバイアス電圧生成回路の起動時の動作波形を示すタイムチャートである。
【図４】図２のバイアス電圧生成回路の変形例を示す回路図である。
【図５】図４のバイアス電圧生成回路の変形例を示す回路図である。
【図６】図５のバイアス電圧生成回路の起動時の動作波形を示すタイムチャートである。
【図７】図５の充放電電流制御回路の変形例を示す回路図である。
【図８】図７の充放電電流制御回路を用いたバイアス電圧生成回路の起動時の動作波形を示すタイムチャートである。
【図９】図２のバイアス電圧生成回路の変形例の構成を示す回路図である。
【図１０】図１０（ａ）〜（ｃ）は、充放電回路（充電回路および放電回路）の変形例を示す回路図である。
【図１１】図１１（ａ）〜（ｄ）は、目標電圧設定回路の構成を示す回路図である。
【符号の説明】
【００９６】
１０…増幅部、１２…演算増幅器、Ｃ１…カップリングキャパシタ、Ｃ３…キャパシタ、Ｒ１…帰還抵抗、Ｒ２…入力抵抗、ＳＷ１…バイパススイッチ、１００…増幅回路、１０２…入力端子、２００…オーディオ管理ＩＣ、２１０…オーディオ信号生成部、２２０…音声出力部、３００…オーディオ再生装置、５０…バイアス電圧生成回路、５２…充放電回路、５４…充電回路、５６…放電回路、ＣＮＴ１…充電電流制御回路、ＣＮＴ２…放電電流制御回路、ＣＮＴ…充放電電流制御回路、ＣＣＳ１…第１定電流源、ＣＣＳ２…第２定電流源、ＶＣＳ１…第１可変電流源、ＶＣＳ２…第２可変電流源、Ｉｃ１…第１定電流、Ｉｃ２…第２定電流、Ｉｖ１…第１可変電流、Ｉｖ２…第２可変電流、Ｉｃｈｇ…充電電流、Ｉｄｉｓ…放電電流、ＳＷ１１…第１スイッチ、ＳＷ１２…第２スイッチ、ＡＭＰ１…差動増幅器、６０…目標電圧設定回路。  
【図１】
2010148182.tif 000003
【図２】
2010148182.tif 000004
【図３】
2010148182.tif 000005
【図４】
2010148182.tif 000006
【図５】
2010148182.tif 000007
【図６】
2010148182.tif 000008
【図７】
2010148182.tif 000009
【図８】
2010148182.tif 000010
【図９】
2010148182.tif 000011
【図１０】
2010148182.tif 000012
【図１１】
2010148182.tif 000013