(57)【要約】【課題】ＩＧＢＴセルとダイオードセルとが同じ半導体基板に設けられた半導体装置において、ダイオードセルにおけるリカバリー特性を維持したまま、ＩＧＢＴセルにおけるラッチアップを防ぐこと。【解決手段】Ｎ導電型半導体基板１のおもて面側にはＰ導電型領域２ａが設けられており、Ｐ導電型領域２ａの表層部には、選択的におもて面側Ｐ導電型領域４ａが設けられている。このおもて面側Ｐ導電型領域４ａを貫通してＰ導電型領域２ａに達する第２トレンチの側壁の表層部には、おもて面側Ｐ導電型領域４ａよりも不純物濃度が高い側壁Ｐ導電型領域４ｂが設けられている。また、第２電極層１０が、第２トレンチＴ２に埋め込まれており、第２トレンチＴ２の側壁において側壁Ｐ導電型領域４ｂに電気的に接続され、第２トレンチＴ２の底面においてＰ導電型領域２ａと電気的に接続されている。【選択図】図１
2010171326.tif 000002
【特許請求の範囲】
【請求項１】
ＩＧＢＴセルとダイオードセルとが同じ第１導電型の半導体基板に併設されてなる半導体装置において、
前記半導体基板のおもて面側の表層部に設けられ、表面から内部に向かって不純物濃度が低下する第２導電型の第１半導体領域と、
前記第１半導体領域のおもて面側の表層部に選択的に設けられた第１導電型の第２半導体領域と、
前記第１半導体領域と前記第２半導体領域とを貫通して、前記半導体基板に達するように設けられた第１トレンチと、
前記第１半導体領域の表面層に、前記第１トレンチから離れて設けられ、前記第１半導体領域よりも不純物濃度が高い第２導電型の第３半導体領域と、
前記第３半導体領域の表層部の中央付近に、当該第３半導体領域を貫通して、前記第１半導体領域の内部に達するように設けられた第２トレンチと、
前記第１トレンチの内部に、絶縁膜を介して埋め込まれ、前記ＩＧＢＴセルのゲート電極となる第１電極層と、
前記第１半導体領域および前記第２半導体領域に接し、前記ＩＧＢＴセルのエミッタ電極および前記ダイオードセルのアノード電極となる第２電極層と、
前記半導体基板の裏面側の表層部に選択的に設けられた第２導電型の第４半導体領域と、
前記半導体基板の裏面側の表層部に選択的に設けられた第１導電型の第５半導体領域と、
前記第４半導体領域と前記第５半導体領域とを電気的に接続し、前記ＩＧＢＴセルのコレクタ電極および前記ダイオードセルのカソード電極となる第３電極層と、
前記第２トレンチの側壁の表層部に設けられ、前記第３半導体領域よりも不純物濃度が高い第２導電型の第６半導体領域と、
を備え、
前記第２電極層は、前記第２トレンチの底部にて前記第１半導体領域に接触し、かつ前記第２トレンチの側壁にて前記第６半導体領域に接触することを特徴とする半導体装置。
【請求項２】
前記第２電極層は、前記第６半導体領域にオーミック接触することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第２電極層は、前記第１半導体領域にショットキー接触することを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記第１半導体領域が、前記半導体基板のおもて面側から高濃度層と低濃度層の２層で構成され、
前記第２トレンチは、前記第１半導体領域の前記低濃度層に達するように設けられていることを特徴とする請求項１〜３のいずれか一つに記載の半導体装置。
【請求項５】
第１導電型の半導体基板のおもて面側の表層部の全面に、イオン注入と熱拡散により、第２導電型の第１半導体領域を形成する工程と、
前記第１半導体領域を貫通し、前記半導体基板に達するように第１トレンチを形成する工程と、
前記第１トレンチの側壁に絶縁膜を形成し、当該第１トレンチ内に当該絶縁膜を介して第１電極層を埋め込む工程と、
前記第１半導体領域の表層部からのイオン注入と熱拡散により前記第１トレンチから離れて第２導電型の第３半導体領域を形成する工程と、
前記第３半導体領域を貫通し、前記第１半導体領域に達するように第２トレンチを形成する工程と、
前記第２トレンチの側壁に、斜めイオン注入と熱拡散により、第２導電型の第６半導体領域を形成する工程と、
前記第２トレンチを埋める第２電極層を形成する工程と、
前記半導体基板の裏面側の表層部に、第２導電型の第４半導体領域および第１導電型の第５半導体領域を形成する工程と、
前記第４半導体領域および前記第５半導体領域の表面上に第３電極層を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲートバイポーラトランジスタ）セルとダイオードセルとが同じ半導体基板に設けられた半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
従来、モータ等の負荷を駆動するためのインバータ回路において、ＩＧＢＴの形成されたＩＧＢＴセルと、フリーホイールダイオード（ＦＷＤ）などのダイオードが形成されたダイオードセルとが、同じ半導体基板に併設された半導体装置が提案されている（例えば、下記特許文献１参照。）。
【０００３】
図８は、従来の半導体装置の構造について示す断面図である。なお、本明細書および添付図面において、ＮまたはＰを冠記した層や領域では、それぞれ電子または正孔がキャリアであることを示す。また、Ｎ+やＮ-などのように、ＮやＰに付す「+」または「-」は、それぞれそれらが付されていない半導体よりも比較的高不純物濃度または比較的低不純物濃度であることを示す。
【０００４】
図８に示すように、例えば特許文献１に記載された従来の半導体装置１００においては、ＩＧＢＴセル１００ｉと、ダイオードセル１００ｄとが、同じＮ導電型（Ｎ-）半導体基板１に設けられている。具体的には、Ｎ導電型半導体基板１のおもて面側に、表面から内部に向かって不純物濃度が低下するＰ導電型領域２ａが設けられている。Ｐ導電型領域２ａは、１重拡散による１層の構成でもよいし、例えば２重拡散等を用いて、おもて面側表面より高濃度層２ａｈと低濃度層２ａｌの２層で構成されていてもよい。
【０００５】
Ｐ導電型領域２ａ内には、おもて面側Ｎ導電型領域３ａが形成されており、おもて面側Ｎ導電型領域３ａとＰ導電型領域２ａを貫通して、Ｎ導電型半導体基板１に達する第１トレンチＴ１が設けられている。このおもて面側Ｎ導電型領域３ａとＰ導電型領域２ａとによって、第１トレンチＴ１に接するようにＰＮ接合が形成されている。また、Ｐ導電型領域２ａ内には、Ｐ導電型領域２ａより不純物濃度が高いおもて面側Ｐ導電型領域４ａが、前記第１トレンチＴ１に接するＰＮ接合に届かないように拡散形成されている。
【０００６】
第１トレンチＴ１内には、酸化膜７を介して第１電極層８が設けられている。この第１電極層８が、ＩＧＢＴセルのゲート電極となる。また、第１トレンチＴ１同士の間には、おもて面側Ｎ導電型領域３ａとおもて面側Ｐ導電型領域４ａを貫通して、Ｐ導電型領域２ａの内部に達する第２トレンチＴ２が設けられている。第２トレンチＴ２内には、第２電極層１０が埋め込まれている。
【０００７】
ここで、第２電極層１０は、第２トレンチＴ２の側壁において、おもて面側Ｐ導電型領域４ａと電気的に接続されている。おもて面側Ｐ導電型領域４ａの不純物濃度が高いため、第２電極層１０とおもて面側Ｐ導電型領域４ａとの接続は、オーミック接続となる。また、第２電極層１０は、第２トレンチＴ２の底面において、Ｐ導電型領域２ａと電気的に接続されている。Ｐ導電型領域２ａの不純物濃度が低いため、第２電極層１０と、Ｐ導電型領域２ａとの接続は、ショットキー接続となっている。この第２電極層１０が、ＩＧＢＴセル１００ｉにおけるエミッタ電極となり、ダイオードセル１００ｄにおけるアノード電極となる。また、第１電極層８の上には、層間絶縁膜９が設けられており、この層間絶縁膜９によって第１電極層８と第２電極層１０が隔てられている。
【０００８】
また、半導体基板１の裏面側には、裏面側Ｐ導電型領域５と裏面側Ｎ導電型領域６が設けられている。裏面側Ｐ導電型領域５の設けられた領域がＩＧＢＴセル１００ｉとなり、裏面側Ｎ導電型領域６の設けられた領域がダイオードセル１００ｄとなる。
【０００９】
さらに、半導体基板１の裏面側Ｐ導電型領域５と裏面側Ｎ導電型領域６との表面には、第３電極層１１が設けられており、裏面側Ｐ導電型領域５および裏面側Ｎ導電型領域６と電気的に接続されている。この第３電極層１１が、ＩＧＢＴセル１００ｉにおけるコレクタ電極となり、ダイオードセル１００ｄにおけるカソード電極となる。
【００１０】
ここで、図８に示した従来の半導体装置１００においては、おもて面側Ｐ導電型領域４ａがイオン注入と熱拡散により拡散形成されているため、おもて面側Ｐ導電型領域４ａの表層部の中心付近から離れるにつれて不純物濃度が低くなる。さらに、このおもて面側Ｐ導電型領域４ａを貫通するように、例えばおもて面側Ｐ導電型領域４ａの表層部の中心付近に第２トレンチＴ２が形成されている。すなわち、熱拡散によって形成された領域のうちの最も不純物濃度が高い領域である、おもて面側Ｐ導電型領域４ａの表層部の中心付近が第２トレンチＴ２が形成されることで、除去されてしまう。
【００１１】
したがって、第２トレンチＴ２を形成した後に残ったおもて面側Ｐ導電型領域４ａの不純物濃度は低く、さらに、第２トレンチＴ２の側壁の表層部において、第２トレンチＴ２の底面に近づくほどおもて面側Ｐ導電型領域４ａの不純物濃度が低くなる。このように、第２トレンチＴ２の側壁の表層部においては、不純物濃度が低くなるためコンタクト抵抗Ｒが高くなる。
【００１２】
図９は、従来のＩＧＢＴセルとダイオードセルとが同じ半導体基板に併設された半導体装置の等価回路図である。図８に示す従来の半導体装置においては、エミッタ電極である第２電極層１０と、おもて面側Ｐ導電型領域４ａの表面とのコンタクト抵抗Ｒが高くなる。したがって、おもて面側Ｎ導電型領域３ａと、Ｐ導電型領域２ａと、Ｎ導電型半導体基板１と、によって構成される寄生ＮＰＮトランジスタが、コンタクト抵抗Ｒの電圧によって動作してしまい、ラッチアップしやすくなるという問題がある。
【００１３】
前記コンタクト抵抗Ｒを下げる方法としては、第２トレンチＴ２の表面にイオン注入を行い、第２トレンチＴ２の表面の不純物濃度を濃くする方法が提案されている（例えば、下記特許文献２、下記特許文献３参照。）。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００７−２１４５４１号公報
【特許文献２】特開２００６−１４０２３９号公報
【特許文献３】特開２００５−１８３５４７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
ここで、上述した特許文献２または特許文献３においては、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）セルとダイオードセルとが、同じ半導体基板に設けられた半導体装置について記載されている。そして、ＭＯＳＦＥＴにおいては、ＩＧＢＴのようなラッチアップの問題がないため、第２トレンチの底面の不純物濃度を高くして、高不純物濃度のコンタクト領域を形成することで、コンタクト抵抗を下げている。
【００１６】
しかしながら、ＩＧＢＴセルとダイオードセルとが、同じ半導体基板に設けられた半導体装置の場合、ダイオードのリカバリー特性の悪化を抑えるために、第２トレンチの底面の不純物濃度が低く、第２電極層とＰ導電型領域との接続が、ショットキー接続である必要があるという問題がある。その理由は、ショットキー接続は、整流作用があり、ダイオードの順方向動作時に、電子電流のみを流して、オーミック接続の領域からのホールの注入を減らすためである。これによって、リカバリー時にはショットキー接続の領域がホールを抜き取るため、リカバリー特性が改善される。このように、ダイオードセルにおいて、アノード電極（第２電極層）の要部である第２トレンチの先端付近をショットキー接続とすることで、逆回復時のリカバリー電流が小さくなり、リカバリーロスが低減され、リカバリー特性が改善されるからである。
【００１７】
したがって、特許文献２または特許文献３の技術では、第２トレンチの底面の不純物濃度が高くなってしまうため、ＩＧＢＴセルとダイオードセルとが同じ半導体基板に設けられた半導体装置には、適用することができないという問題がある。
【００１８】
この発明は、上述した従来技術による問題点を解消するため、ＩＧＢＴセルとダイオードセルとが同じ半導体基板に設けられた半導体装置において、ダイオードセルにおけるリカバリー特性を維持したまま、ＩＧＢＴセルにおけるラッチアップを防ぐことのできる半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１９】
上述した課題を解決し、目的を達成するため、請求項１の発明にかかる半導体装置は、ＩＧＢＴセルとダイオードセルとが同じ第１導電型の半導体基板に併設されてなる半導体装置において、前記半導体基板のおもて面側の表層部に設けられ、表面から内部に向かって不純物濃度が低下する第２導電型の第１半導体領域と、前記第１半導体領域のおもて面側の表層部に選択的に設けられた第１導電型の第２半導体領域と、前記第１半導体領域と前記第２半導体領域とを貫通して、前記半導体基板に達するように設けられた第１トレンチと、前記第１半導体領域の表面層に、前記第１トレンチから離れて設けられ、前記第１半導体領域よりも不純物濃度が高い第２導電型の第３半導体領域と、前記第３半導体領域の表層部の中央付近に、当該第３半導体領域を貫通して、前記第１半導体領域の内部に達するように設けられた第２トレンチと、前記第１トレンチの内部に、絶縁膜を介して埋め込まれ、前記ＩＧＢＴセルのゲート電極となる第１電極層と、前記第１半導体領域および前記第２半導体領域に接し、前記ＩＧＢＴセルのエミッタ電極および前記ダイオードセルのアノード電極となる第２電極層と、前記半導体基板の裏面側の表層部に選択的に設けられた第２導電型の第４半導体領域と、前記半導体基板の裏面側の表層部に選択的に設けられた第１導電型の第５半導体領域と、前記第４半導体領域と前記第５半導体領域とを電気的に接続し、前記ＩＧＢＴセルのコレクタ電極および前記ダイオードセルのカソード電極となる第３電極層と、前記第２トレンチの側壁の表層部に設けられ、前記第３半導体領域よりも不純物濃度が高い第２導電型の第６半導体領域と、を備え、前記第２電極層は、前記第２トレンチの底部にて前記第１半導体領域に接触し、かつ前記第２トレンチの側壁にて前記第６半導体領域に接触することを特徴とする。
【００２０】
また、請求項２の発明にかかる半導体装置は、請求項１に記載の発明において、前記第２電極層は、前記第６半導体領域にオーミック接触することを特徴とする。
【００２１】
また、請求項３の発明にかかる半導体装置は、請求項１または２に記載の発明において、前記第２電極層は、前記第１半導体領域にショットキー接触することを特徴とする。
【００２２】
また、請求項４の発明にかかる半導体装置は、請求項１〜３のいずれか一つに記載の発明において、前記第１半導体領域が、前記半導体基板のおもて面側から高濃度層と低濃度層の２層で構成され、前記第２トレンチは、前記第１半導体領域の前記低濃度層に達するように設けられていることを特徴とする。
【００２３】
また、請求項５の発明にかかる半導体装置の製造方法は、第１導電型の半導体基板のおもて面側の表層部の全面に、イオン注入と熱拡散により、第２導電型の第１半導体領域を形成する工程と、前記第１半導体領域を貫通し、前記半導体基板に達するように第１トレンチを形成する工程と、前記第１トレンチの側壁に絶縁膜を形成し、当該第１トレンチ内に当該絶縁膜を介して第１電極層を埋め込む工程と、前記第１半導体領域の表層部からのイオン注入と熱拡散により前記第１トレンチから離れて第２導電型の第３半導体領域を形成する工程と、前記第３半導体領域を貫通し、前記第１半導体領域に達するように第２トレンチを形成する工程と、前記第２トレンチの側壁に、斜めイオン注入と熱拡散により、第２導電型の第６半導体領域を形成する工程と、前記第２トレンチを埋める第２電極層を形成する工程と、前記半導体基板の裏面側の表層部に、第２導電型の第４半導体領域および第１導電型の第５半導体領域を形成する工程と、前記第４半導体領域および前記第５半導体領域の表面上に第３電極層を形成する工程と、を含むことを特徴とする。
【００２４】
上述した各請求項によれば、第２トレンチの側壁に不純物濃度の高い第２導電型の第６半導体領域が設けられるので、第６半導体領域と第２電極層との接続をオーミック接続とすることができる。これによって、ＩＧＢＴセルにおいて、寄生トランジスタが動作しにくくなり、ラッチアップを防ぐことができる。また、第２トレンチの底面には、斜めイオン注入が行われず、不純物濃度が低い第１半導体領域のままであるので、第１半導体領域と第２電極層との接続をショットキー接続とすることができる。このため、ダイオードセルにおいて、リカバリー特性を維持することができる。
【発明の効果】
【００２５】
本発明にかかる半導体装置およびその製造方法によれば、ＩＧＢＴセルとダイオードセルとが同じ半導体基板に設けられた半導体装置において、ダイオードセルにおけるリカバリー特性を維持したまま、ＩＧＢＴセルにおけるラッチアップを防ぐことができるという効果を奏する。
【図面の簡単な説明】
【００２６】
【図１】本実施の形態にかかる半導体装置の構造について示す断面図である。
【図２】本実施の形態にかかる半導体装置の製造方法を示す断面図である。
【図３】本実施の形態にかかる半導体装置の製造方法を示す断面図である。
【図４】本実施の形態にかかる半導体装置の製造方法を示す断面図である。
【図５】本実施の形態にかかる半導体装置の製造方法を示す断面図である。
【図６】本実施の形態にかかる半導体装置の製造方法を示す断面図である。
【図７】本実施の形態にかかる半導体装置の製造方法を示す断面図である。
【図８】従来の半導体装置の構造について示す断面図である。
【図９】従来のＩＧＢＴセルとダイオードセルとが同じ半導体基板に併設された半導体装置の等価回路図である。
【発明を実施するための形態】
【００２７】
以下に添付図面を参照して、この発明にかかる半導体装置およびその製造方法の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明およびすべての添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
【００２８】
（実施の形態）
図１は、本実施の形態にかかる半導体装置の構造について示す断面図である。図１に示すように、本実施の形態にかかる半導体装置１０１は、ＩＧＢＴセル１０１ｉとダイオードセル１０１ｄとが、同じＮ導電型（Ｎ-）半導体基板１に設けられている。Ｎ導電型半導体基板１は、不純物濃度が例えば７×１０13ｃｍ-3であり、厚さが例えば１３５μｍである。
【００２９】
Ｐ導電型領域（第１半導体領域）２ａは、Ｎ導電型半導体基板１のおもて面側の表層部に、例えば表面からの拡散によって設けられている。Ｐ導電型領域２ａは、表面の不純物濃度が例えば２×１０14ｃｍ-3であり、拡散の深さが例えば４μｍである。そして、表面から内部に向かって不純物濃度が低下する。なお、Ｐ導電型領域２ａは、１重拡散による１層の構成でもよいし、例えば２重拡散等を用いて、おもて面側表面より高濃度層２ａｈと低濃度層２ａｌの２層で構成されていてもよい。また、このＰ導電型領域２ａがＩＧＢＴセル１０１ｉにおけるチャネルとなり、ダイオードセル１０１ｄのＰ部となる。
【００３０】
おもて面側Ｎ導電型（Ｎ+）領域（第２半導体領域）３ａは、Ｐ導電型領域２ａの表層部に、表面からの拡散によって設けられている。おもて面側Ｎ導電型領域３ａの不純物濃度は、Ｎ導電型半導体基板１よりも高く、例えば３×１０19〜４×１０19ｃｍ-3程度である。また、おもて面側Ｎ導電型領域３ａの拡散の深さは、例えば０．６〜０．８μｍ程度である。
【００３１】
第１トレンチＴ１は、おもて面側Ｎ導電型領域３ａとＰ導電型領域２ａを貫通して、Ｎ導電型半導体基板１に達するように設けられている。第１トレンチＴ１の深さは、例えば５μｍ程度である。そして、第１トレンチＴ１に接するように、おもて面側Ｎ導電型領域３ａとＰ導電型領域２ａとによってＰＮ接合が形成される。
【００３２】
おもて面側Ｐ導電型（Ｐ+）領域（第３半導体領域）４ａは、Ｐ導電型領域２ａの表層部に設けられており、第１トレンチＴ１の近傍で、Ｐ導電型領域２ａとおもて面側Ｎ導電型領域３ａとのＰＮ接合に届かないように、Ｎ導電型半導体基板１の表面からの拡散によって設けられている。おもて面側Ｐ導電型領域４ａの不純物濃度は、Ｐ導電型領域２ａの不純物濃度よりも高く、例えば２×１０19〜４×１０19ｃｍ-3程度である。また、拡散の深さは、例えば１．２μｍ以内である。
【００３３】
Ｎ導電型半導体基板１の裏面側の表層部には、裏面側Ｐ導電型（Ｐ+）領域（第４半導体領域）５と裏面側Ｎ導電型（Ｎ+）領域（第５半導体領域）６が、Ｎ導電型半導体基板１の裏面からの拡散によって設けられている。裏面側Ｐ導電型領域５の不純物濃度は、Ｐ導電型領域２ａの不純物濃度よりも高く、例えば２×１０17〜３×１０17ｃｍ-3程度である。また、拡散の深さは、例えば０．２〜０．４μｍ程度である。そして、裏面側Ｎ導電型領域６の不純物濃度は、Ｎ導電型半導体基板１の不純物濃度よりも高く、例えば１×１０19〜３×１０19ｃｍ-3である。また、拡散の深さは、例えば０．４〜０．８μｍ程度である。この、裏面側Ｐ導電型領域５の設けられた範囲がＩＧＢＴセル１０１ｉであり、裏面側Ｎ導電型領域６の設けられた範囲がダイオードセル１０１ｄである。
【００３４】
第１トレンチＴ１の内部には、酸化膜７を介して第１電極層８が埋め込まれている。第１電極層８は、例えばポリシリコンであり、厚さが例えば１０００Å程度である。ＩＧＢＴセル１０１ｉにおいては、この第１電極層８をゲート電極としている。
【００３５】
第２トレンチＴ２は、おもて面側Ｐ導電型領域４ａの表層部の中央付近に、おもて面側Ｐ導電型領域４ａを貫通して、Ｐ導電型領域２ａの内部に達するように設けられている。第２トレンチＴ２の深さは、例えば１〜３μｍ程度である。
【００３６】
側壁Ｐ導電型（Ｐ++）領域（第６半導体領域）４ｂは、第２トレンチＴ２の側壁のおもて面側Ｐ導電型領域４ａが露出された領域の表層部に、斜めイオン注入によって形成されている。側壁Ｐ導電型領域４ｂの不純物濃度は、おもて面側Ｐ導電型領域４ａの不純物濃度よりも高く、例えば５×１０19〜８×１０19ｃｍ-3程度である。おもて面側Ｐ導電型領域４ｂは、第２トレンチＴ２の側壁に斜めイオン注入によって形成されるため、第２トレンチＴ２の側壁の表層部において、不純物濃度が最も高くなる。
【００３７】
Ｎ導電型半導体基板１のおもて面の上には、例えばアルミニウム等からなる第２電極層１０が設けられており、層間絶縁膜９によって、第２電極層１０と第１電極層８とが分離されている。第２電極層１０の厚さは、例えば５μｍ程度であり、層間絶縁膜９の厚さは、例えば７０００〜８０００Å程度である。第２電極層１０は、ＩＧＢＴセル１０１ｉのエミッタ電極およびダイオードセル１０１ｄのアノード電極となっている。
【００３８】
なお、第２電極層１０は、第２トレンチＴ２内に埋め込まれており、おもて面側Ｎ導電型領域３ａと側壁Ｐ導電型領域４ｂとに電気的に接続し、おもて面側Ｎ導電型領域３ａと側壁Ｐ導電型領域４ｂとを短絡している。このため、ＩＧＢＴセル１０１ｉにおけるエミッタ−チャネル間が電気的にショートして、チャネルの電位が固定され、ＩＧＢＴセル１０１ｉの動作が安定する。
【００３９】
また、第２トレンチＴ２の側壁の表層部に形成されている側壁Ｐ導電型領域４ｂは、不純物濃度が高いため、第２電極層１０と側壁Ｐ導電型領域４ｂとの接続は、オーミック接続となっている。さらに、側壁Ｐ導電型領域４ｂの不純物濃度がおもて面側Ｐ導電型領域４ａの不純物濃度よりも高いため、第２トレンチＴ２の側壁の表層部がおもて面側Ｐ導電型領域４ａの場合よりも、コンタクト抵抗が低くなる。このように、ＩＧＢＴセル１０１ｉにおいて、エミッタ電極（第２電極層１０）と良好なオーミック接続となる。
【００４０】
一方、第２トレンチＴ２の底面には、側壁Ｐ導電型領域４ｂが形成されていないため、Ｐ導電型領域２ａのままとなっている。したがって、第２トレンチの底面において、第２電極層１０とＰ導電型領域２ａとが電気的に接続されるが、Ｐ導電型領域２ａの不純物濃度が低いため、第２電極層１０とＰ導電型領域２ａとの接続が、ショットキー接続となっている。
【００４１】
第３電極層１１は、Ｎ導電型半導体基板１の裏面側の、裏面側Ｐ導電型領域５および裏面側Ｎ導電型領域６の表面上に設けられている。第３電極層１１の厚さは、例えば５μｍ程度である。第３電極層１１は、裏面側Ｐ導電型領域５と裏面側Ｎ導電型領域６とに電気的に接続し、これらを短絡している。この第３電極層１１は、ＩＧＢＴセル１０１ｉのコレクタ電極およびダイオードセル１０１ｄのカソード電極となっている。
【００４２】
つぎに、本実施の形態にかかる半導体装置の製造方法について説明する。図２〜図７は、本実施の形態にかかる半導体装置の製造方法を順に示す断面図である。まず、図２に示すように、Ｎ導電型半導体基板１のおもて面側の表層部に、イオン注入と熱拡散によりＰ導電型領域２ａを形成する。したがって、Ｐ導電型領域２ａは、Ｎ導電型半導体基板１のおもて面側の表面から内部に向かって不純物濃度が低下する。なお、このとき、Ｐ導電型領域２ａを、１重拡散によって１層に形成してもよいし、例えば２重拡散等によって、おもて面側表面より高濃度層２ａｈと低濃度層２ａｌの２層に形成してもよい。
【００４３】
ついで、後におもて面側Ｎ導電型領域３ａを形成する位置に、Ｐ導電型領域２ａを貫通して、Ｎ導電型半導体基板１に達する第１トレンチＴ１を形成する。ついで、第１トレンチＴ１の側壁および底面を酸化させて、酸化膜７を形成する。さらに、第１トレンチＴ１内に酸化膜７を介して、ポリシリコン等からなる第１電極層８を埋め込む。この第１電極層８が、ＩＧＢＴセル１００ｉのゲート電極となる。そして、Ｎ導電型半導体基板１のおもて面側からイオン注入を行う。
【００４４】
ついで、図３に示すように、熱拡散を行い、おもて面側Ｐ導電型領域４ａを形成する。したがって、おもて面側Ｐ導電型領域４ａの不純物濃度は、おもて面側Ｐ導電型領域４ａの表層部の中心付近から離れるにつれて低くなる。なお、このとき、おもて面側Ｐ導電型領域４ａを、第１トレンチＴ１の近傍において、Ｐ導電型領域２ａと、後に形成されるおもて面側Ｎ導電型領域３ａと、からなるＰＮ接合に届かないように形成する。
【００４５】
ついで、図４に示すように、第１トレンチＴ１に接するように、高不純物濃度のおもて面側Ｎ導電型領域３ａを、Ｎ導電型半導体基板１のおもて面側の表層部からのイオン注入と熱拡散によって形成する。さらに、Ｎ導電型半導体基板１のおもて面側に層間絶縁膜９を積層し、第１電極層８が露出しないようにする。
【００４６】
ついで、図５に示すように、おもて面側Ｐ導電型領域４ａを貫通して、Ｐ導電型領域２ａに到達する第２トレンチＴ２を形成する。このように、第２トレンチＴ２を形成することによって、おもて面側Ｐ導電型領域４ａの表層部の中心付近が除去されるため、残ったおもて面側Ｐ導電型領域４ａの不純物濃度が低くなる。
【００４７】
ついで、図６に示すように、第２トレンチＴ２の側壁に露出されたおもて面側Ｐ導電型領域４ａに向かって、例えばボロン（Ｂ）イオンを斜めイオン注入する。このとき、第２トレンチＴ２の底面にイオンを注入しないようにする。
【００４８】
ついで、図７に示すように、熱拡散を行い、第２トレンチＴ２の側壁に露出されたおもて面側Ｐ導電型領域４ａの表層部に、おもて面側Ｐ導電型領域４ａより不純物濃度の高い側壁Ｐ導電型領域４ｂを形成する。
【００４９】
ついで、図１に示すように、Ｎ導電型半導体基板１のおもて面側の表面上に、アルミニウムなどからなる第２電極層１０を形成する。このとき、第２電極層１０を第２トレンチＴ２内にも埋め込む。この第２電極層１０が、ＩＧＢＴセル１０１ｉにおけるエミッタ電極となり、ダイオードセル１０１ｄにおけるアノード電極となる。そして、Ｎ導電型半導体基板１の裏面側の表層部に、イオン注入と熱拡散により、裏面側Ｐ導電型領域５および裏面側Ｎ導電型領域６を形成する。ついで、Ｎ導電型半導体基板１の裏面側の表面上に、第３電極層１１を形成する。この第３電極層１１が、ＩＧＢＴセル１０１ｉにおけるコレクタ電極となり、ダイオードセル１０１ｄにおけるカソード電極となる。このようにして、実施の形態１にかかる半導体装置１０１が完成する。
【００５０】
なお、本実施の形態においては、第１導電型をＮ型とし、第２導電型をＰ型としたが、これに限るものではない。例えば、第２導電型をＰ型とし、第１導電型をＮ型としてもよい。
【００５１】
上述の実施の形態によれば、ＩＧＢＴセルとダイオードセルとが同じ半導体基板に設けられた半導体装置において、第２トレンチの側壁のおもて面側Ｐ導電型領域の露出された領域に、斜めイオン注入によって高不純物濃度のイオンを注入することができる。さらに、熱拡散を行うことで、第２トレンチの側壁の表層部が最も不純物濃度の高い側壁Ｐ導電型領域を形成し、エミッタ電極およびアノード電極との接続を低抵抗のオーミック接続とすることができる。従って、寄生トランジスタが動作しにくくなり、ＩＧＢＴセルがラッチアップするのを防ぐことができる。また、第２トレンチの底面においては、高不純物濃度のイオンが注入されず、不純物濃度を低いままとし、エミッタ電極およびアノード電極との接続をショットキー接続とすることができる。これによって、ダイオードセルにおけるリカバリー特性を維持することができる。
【産業上の利用可能性】
【００５２】
以上のように、本発明にかかる半導体装置およびその製造方法は、ＩＧＢＴセルとダイオードセルとが同じ半導体基板に設けられた半導体装置に有用であり、特に、インバータ回路などに使用されるパワー半導体装置に適している。
【符号の説明】
【００５３】
１  Ｎ導電型半導体基板１
２ａ  Ｐ導電型領域（第１半導体領域）
３ａ  おもて面側Ｎ導電型領域（第２半導体領域）
４ａ  おもて面側Ｐ導電型領域（第３半導体領域）
４ｂ  側壁Ｐ導電型領域（第６半導体領域）
５  裏面側Ｐ導電型領域（第４半導体領域）
６  裏面側Ｎ導電型領域（第５半導体領域）
７  酸化膜（絶縁膜）
８  第１電極層
９  層間絶縁膜
１０  第２電極層
１１  第３電極層
Ｔ１  第１トレンチ
Ｔ２  第２トレンチ
１０１ｉ  ＩＧＢＴセル
１０１ｄ  ダイオードセル
【図１】
2010171326.tif 000003
【図２】
2010171326.tif 000004
【図３】
2010171326.tif 000005
【図４】
2010171326.tif 000006
【図５】
2010171326.tif 000007
【図６】
2010171326.tif 000008
【図７】
2010171326.tif 000009
【図８】
2010171326.tif 000010
【図９】
2010171326.tif 000011