(57)【要約】【課題】感度とダイナミックレンジの両立、信頼性の向上、及び画質の向上を可能とする固体撮像素子を提供する。【解決手段】複数の画素部１００を有する固体撮像素子１０であって、画素部１００が、入射光に応じて正孔を発生しこれを蓄積するＰ型半導体の光電変換部３と、光電変換部３で発生した正孔をその量に応じた電圧に変換する浮遊拡散層（ＦＤ）５と、ＦＤ５の出力に接続される書き込み制御ゲートＷＣＧ及び書き込み制御ゲートＷＣＧ下方に設けられ書き込み制御ゲートＷＣＧに印加される電圧に応じて蓄積される電子量が変わるフローティングゲートＦＧを有する書き込みトランジスタ１６とを含み、フローティングゲートＦＧに蓄積された電子蓄積量の変化による書き込みトランジスタ１６の閾値電圧の変化を、フローティングゲートＦＧを共有する読み出しトランジスタ１７によって検出し、この閾値電圧の変化を、光電変換部３で発生した正孔に応じた撮像信号として読み出す読み出し回路２０を備える。【選択図】図２
2010171318.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素部を有する固体撮像素子であって、
前記画素部が、入射光に応じて正孔を発生しこれを蓄積する半導体の光電変換部と、前記光電変換部で発生した正孔をその量に応じた電圧に変換する半導体の浮遊拡散層と、前記浮遊拡散層の出力に接続されるゲート電極及び前記ゲート電極下方に設けられ前記ゲート電極に印加される電圧に応じて蓄積される電子量が変わる電子蓄積部を有するトランジスタとを含み、
前記電子蓄積部の電子蓄積量の変化による前記トランジスタの閾値電圧の変化を、前記光電変換部で発生した正孔に応じた撮像信号として読み出す読み出し部を備える固体撮像素子。
【請求項２】
請求項１記載の固体撮像素子であって、
前記光電変換部、前記浮遊拡散層、及び前記トランジスタのソース領域及びドレイン領域が、Ｎ型半導体内に形成されたＰ型半導体である固体撮像素子。
【請求項３】
請求項２記載の固体撮像素子であって、
前記Ｎ型半導体が、Ｐ型半導体基板上に形成されたＮウェル層である固体撮像素子。
【請求項４】
請求項３記載の固体撮像素子であって、
前記Ｎウェル層が、前記複数の画素部の各々で共通の単一層である固体撮像素子。
【請求項５】
請求項２記載の固体撮像素子であって、
前記Ｎ型半導体が、前記複数の画素部の各々で共通の単一基板である固体撮像素子。
【請求項６】
請求項１〜５のいずれか１項記載の固体撮像素子であって、
前記電子蓄積部に蓄積される電子が、バンド−バンド間トンネリングによって発生したホットエレクトロンである固体撮像素子。
【請求項７】
請求項１〜６のいずれか１項記載の固体撮像素子であって、
前記トランジスタの前記電子蓄積部がフローティングゲートであり、
前記フローティングゲートの電位変動に伴って閾値電圧が変動する別のトランジスタを備え、
前記読み出し部は、前記別のトランジスタを用いて前記トランジスタの閾値電圧の変化を撮像信号として読み出す固体撮像素子。
【請求項８】
請求項１〜７のいずれか１項記載の固体撮像素子を備える撮像装置。
【請求項９】
固体撮像素子の画素部内の半導体の光電変換部で発生した正孔を、前記画素部内の半導体の浮遊拡散層にて、その量に応じた電圧に変換する変換ステップと、
前記画素部内のゲート電極及び前記ゲート電極下方に設けられ前記ゲート電極に印加される電圧に応じて蓄積される電子量が変わる電子蓄積部を有するトランジスタの前記ゲート電極を前記電圧によって制御する制御ステップと、
前記制御ステップによる前記トランジスタの閾値電圧の変化を、前記光電変換部で発生した正孔に応じた撮像信号として読み出す読み出しステップとを備える固体撮像素子の信号読み出し方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子、撮像装置、及び固体撮像素子の信号読み出し方法に関する。
【背景技術】
【０００２】
特許文献１には、全てのフォトダイオード（ＰＤ）で発生した電荷をフローティングディフュージョン（ＦＤ）に転送した後、ＦＤの電位変化に応じた電圧信号をライン毎にタイミングをずらして読み出すことで、グローバルシャッタを実現するＣＭＯＳ型の固体撮像素子が提案されている。
【０００３】
しかし、この固体撮像素子は、電圧信号の読み出しをライン毎にタイミングをずらして行うため、電圧信号が読み出されるまでの待機期間がライン毎に異なる。その結果、ＦＤに周辺から混入するノイズ等がライン毎にばらつくことになり、画質が劣化してしまう。
【０００４】
また、ＦＤに蓄積することのできる電荷量Ｑは、ＦＤの容量Ｃと、ＦＤに供給される電源電圧Ｖとの積で決まる。通常、ＣＭＯＳ型の固体撮像素子は単一の電源を用いて全ての回路に電源を供給しているため、上記電源電圧Ｖは一定であり、感度を高くするには容量Ｃを小さくする必要がある。しかし、容量Ｃを小さくすると、ＦＤがすぐ飽和してしまうため、ダイナミックレンジを広くすることができない。逆に、ダイナミックレンジの拡大を優先すると、容量Ｃを大きくしなければならず、感度を高くすることができない。つまり、特許文献１記載の固体撮像素子では、感度とダイナミックレンジを両立させることが難しい。
【０００５】
また、特許文献１記載の固体撮像素子は単一電源で動作しているため、ソースフォロワ出力が電源電圧の値を超えてしまうと、絶縁破壊やパンチスルー等が発生して回路が正常に動作しなくなってしまう。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許出願公開第２００７／０２２１８２３号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、上記事情に鑑みてなされたものであり、感度とダイナミックレンジの両立、信頼性の向上、及び画質の向上を可能とする固体撮像素子、固体撮像素子の信号読み出し方法、この固体撮像素子を備えた撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の固体撮像素子は、複数の画素部を有する固体撮像素子であって、前記画素部が、入射光に応じて正孔を発生しこれを蓄積する半導体の光電変換部と、前記光電変換部で発生した正孔をその量に応じた電圧に変換する半導体の浮遊拡散層と、前記浮遊拡散層の出力に接続されるゲート電極及び前記ゲート電極下方に設けられ前記ゲート電極に印加される電圧に応じて蓄積される電子量が変わる電子蓄積部を有するトランジスタとを含み、前記電子蓄積部の電子蓄積量の変化による前記トランジスタの閾値電圧の変化を、前記光電変換部で発生した正孔に応じた撮像信号として読み出す読み出し部を備える。
【０００９】
本発明の撮像装置は、前記固体撮像素子を備える。
【００１０】
本発明の固体撮像素子の信号読み出し方法は、固体撮像素子の画素部内の半導体の光電変換部で発生した正孔を、前記画素部内の半導体の浮遊拡散層にて、その量に応じた電圧に変換する変換ステップと、前記画素部内のゲート電極及び前記ゲート電極下方に設けられ前記ゲート電極に印加される電圧に応じて蓄積される電子量が変わる電子蓄積部を有するトランジスタの前記ゲート電極を前記電圧によって制御する制御ステップと、前記制御ステップによる前記トランジスタの閾値電圧の変化を、前記光電変換部で発生した正孔に応じた撮像信号として読み出す読み出しステップとを備える。
【発明の効果】
【００１１】
本発明によれば、感度とダイナミックレンジの両立、信頼性の向上、及び画質の向上を可能とする固体撮像素子、固体撮像素子の信号読み出し方法、この固体撮像素子を備えた撮像装置を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態を説明するための固体撮像素子の概略構成を示す平面模式図
【図２】図１に示す画素部の概略構成を示す断面模式図
【図３】図２に示す画素部の等価回路図
【図４】図１に示す固体撮像素子の静止画撮像時の各部の電位設定状態の一例を示した図
【発明を実施するための形態】
【００１３】
以下、本発明の一実施形態を説明するための固体撮像素子について図面を参照して説明する。この固体撮像素子は、デジタルカメラ、デジタルビデオカメラ、電子内視鏡等の撮像装置に搭載して用いられるものである。
【００１４】
図１は、本発明の一実施形態を説明するための固体撮像素子の概略構成を示す平面模式図である。図２は、図１に示す画素部の概略構成を示す断面模式図である。図３は、図２に示す画素部の等価回路図である。
【００１５】
固体撮像素子１０は、同一平面上の行方向とこれに直交する列方向にアレイ状（ここでは正方格子状）に配列された複数の画素部１００を備える。
【００１６】
画素部１００は、Ｐ型シリコン基板１上に形成されたＮウェル層２内に形成されたＰ型不純物層３を備える。Ｎウェル層２は、図示しない電位制御部から可変電圧が供給されるようになっている。なお、図１に示すように、Ｎウェル層２は、複数の画素部１００で共通の単一層となっているが、画素部１００毎に分離された層であっても良い。Ｐ型不純物層３とＮウェル層２とのＰＮ接合により、入射した光に応じて正孔を発生して蓄積する光電変換部として機能するフォトダイオード（ＰＤ）が形成される。以下では、Ｐ型不純物層３のことを光電変換部３と言う。光電変換部３は、その表面に完全空乏化や暗電流抑制のためにＮ型不純物層４が形成された、所謂埋め込み型フォトダイオードとなっている。
【００１７】
光電変換部３の右隣には少し離間して高濃度のＰ型不純物からなる浮遊拡散層（フローティングディフュージョン：ＦＤ）５が形成されている。光電変換部３とＦＤ５との間の半導体基板上方には、ゲート絶縁膜１１を介して転送ゲートＴＧが形成されている。転送ゲートＴＧは電荷転送線ＴＸを介して制御部４０に接続されている。光電変換部３とＦＤ５と転送ゲートＴＧとにより、光電変換部３で発生した正孔をＦＤ５に転送するための電荷転送トランジスタ１４が構成されている。
【００１８】
ＦＤ５の右隣には少し離間して高濃度のＰ型不純物からなるドレイン領域６が形成されている。ドレイン領域６は電圧供給線を介して電圧供給部８０と接続されている。ＦＤ５とドレイン領域６との間の半導体基板上方には、ゲート絶縁膜１１を介してリセットゲートＲＧが形成されている。リセットゲートＲＧはリセット線ＲＳＴを介して制御部４０に接続されている。ＦＤ５とリセットゲートＲＧとドレイン領域６とにより、ＦＤ５の電位を所定のリセット電位−Ｖｐｐにリセットするためのリセットトランジスタ１５が構成されている。
【００１９】
ＦＤ５は、リセットトランジスタ１５によりリセットされて電位が−Ｖｐｐになった状態で光電変換部３から正孔を転送すると、その電位−Ｖｐｐが転送された正孔量に応じて変動し、この電位変動量が電圧として出力されるものとなっている。つまり、光電変換部３で発生した正孔をその量に応じた電圧に変換する電圧変換手段として機能する。
【００２０】
ドレイン領域６の右隣には素子分離領域９を挟んで高濃度のＰ型不純物からなるドレイン領域７が形成され、ドレイン領域７の右隣には少し離間して高濃度のＰ型不純物からなるソース領域８が形成されている。ドレイン領域７は、ドレイン線Ｄｒａｉｎを介して図示しない電位制御部に接続され、ここから可変電圧が供給されるようになっている。ソース領域８はソース線ＳＬを介して図示しない電位制御部に接続され、ここから可変電圧が供給されるようになっている。
【００２１】
ドレイン領域７とソース領域８との間の半導体基板上方には、ゲート絶縁膜１１を介してゲート電極である書き込み制御ゲートＷＣＧが形成されている。また、書き込み制御ゲートＷＣＧとゲート絶縁膜１１との間には電子蓄積部として機能するフローティングゲートＦＧが形成され、フローティングゲートＦＧと書き込み制御ゲートＷＣＧとは絶縁膜１３によって絶縁されている。ドレイン領域７と書き込み制御ゲートＷＣＧとフローティングゲートＦＧとソース領域８とにより、ＦＤ５で変換された電圧に応じて閾値電圧が変化する書き込みトランジスタ１６が構成されている。
【００２２】
書き込み制御ゲートＷＣＧはＦＤ５に直接接続されており、ＦＤ５から電圧が印加されると、この電圧のレベルに応じてフローティングゲートＦＧに半導体基板から電子が注入され、フローティングゲートＦＧに注入された電子量に応じて書き込みトランジスタ１６の閾値電圧が変化するようになっている。なお、書き込みトランジスタ１６は、特開平９−８１５３号公報及び米国特許第５６８７１１８号明細書に開示されているようなバンド−バンド間トンネリングによって発生するホットエレクトロンをフローティングゲートＦＧに注入することができるように、ドレイン領域７、ソース領域８、及びＮウェル層２の各々に供給される電圧が制御可能となっている。
【００２３】
ソース領域８の右隣には少し離間して高濃度のＰ型不純物からなるドレイン領域１８が形成されている。ソース領域８とドレイン領域１８の間の半導体基板上方にはゲート絶縁膜１１を介して読み出し制御ゲートＲＣＧが設けられている。読み出し制御ゲートＲＣＧとゲート絶縁膜１１との間にはフローティングゲートＦＧが形成され、フローティングゲートＦＧと読み出し制御ゲートＲＣＧとは絶縁膜１３によって絶縁されている。ソース領域８と読み出し制御ゲートＲＣＧとフローティングゲートＦＧとドレイン領域１８とにより、ＦＤ５で変換された電圧に応じて閾値電圧が変化する読み出しトランジスタ１７が構成されている。
【００２４】
読み出し制御ゲートＲＣＧには読み出し回路２０のランプアップ回路２０ｄが接続され、ドレイン領域１８には列信号線１２を介して読み出し回路２０が接続されている。
【００２５】
フローティングゲートＦＧは、書き込みトランジスタ１６と読み出しトランジスタ１７とで共通の一枚構成となっているが、書き込みトランジスタ１６と読み出しトランジスタ１７とで別々にフローティングゲートＦＧを設け、これらを配線で接続した構成としても良い。
【００２６】
このように、画素部１００には、光電変換部３と、ＦＤ５と、電荷転送トランジスタ１４と、リセットトランジスタ１５と、書き込みトランジスタ１６と、読み出しトランジスタ１７とが含まれており、隣接する画素部１００同士の構成要素は、素子分離領域９によって互いに分離されている。
【００２７】
固体撮像素子１０は、更に、電荷転送トランジスタ１４とリセットトランジスタ１５の制御を行う制御部４０と、読み出しトランジスタ１７の閾値電圧を検出する読み出し回路２０と、読み出し回路２０で検出された１ライン分の閾値電圧を撮像信号として信号線７０に順次読み出す制御を行う水平シフトレジスタ５０と、信号線７０に接続された出力アンプ６０と、各画素部１００のＦＤ５に電圧−Ｖｐｐを供給する電圧供給部８０とを備える。
【００２８】
読み出し回路２０は、列方向に並ぶ複数の画素部１００で構成される各列に対応して設けられており、対応する列の各画素部１００のドレイン領域１８に列信号線１２を介して接続されている。又、読み出し回路２０は対応する列の各画素部１００の読み出し制御ゲートＲＣＧにも接続されている。
【００２９】
読み出し回路２０は、図１（ｂ）に示すように、読み出し制御部２０ａと、センスアンプ２０ｂと、プリチャージ回路２０ｃと、ランプアップ回路２０ｄと、トランジスタ２０ｅ，２０ｆとを備えた構成となっている。
【００３０】
読み出し制御部２０ａは、画素部１００から撮像信号を読み出す際、トランジスタ２０ｆをオンしてプリチャージ回路２０ｃから画素部１００のドレイン領域１８に列信号線１２を介してドレイン電圧を供給する（プリチャージ）。次に、トランジスタ２０ｅをオンして画素部１００のドレイン領域１８とセンスアンプ２０ｂを導通させる。
【００３１】
センスアンプ２０ｂは、画素部１００のドレイン領域１８の電圧を監視し、この電圧が変化したことを検出し、ランプアップ回路２０ｄにその旨を通知する。例えば、プリチャージ回路２０ｃによってプリチャージされたドレイン電圧が降下したことを検出しセンスアンプ出力を反転させる。
【００３２】
ランプアップ回路２０ｄは、Ｎ−ｂｉｔカウンタ（例えばＮ＝１０〜１２）を内蔵しており、画素部１００の読み出し制御ゲートＲＣＧに読み出し電圧（例えば漸増または漸減するランプ波形電圧）を供給すると共に、読み出し電圧の値に対応するカウント値（Ｎ個の１、０の組み合わせ）を出力する。
【００３３】
読み出し制御ゲートＲＣＧの電圧が読み出しトランジスタ１７の閾値電圧を越えると読み出しトランジスタ１７が導通し、このとき、プリチャージされていた列信号線１２の電位が降下する。これがセンスアンプ２０ｂによって検出されて反転信号が出力される。ランプアップ回路２０ｄは、この反転信号を受けた時点における読み出し電圧の値に対応するカウント値を保持（ラッチ）する。これにより、デジタル値（１，０の組み合わせ）として閾値電圧の変化を撮像信号として読み出すことができる。
【００３４】
水平シフトレジスタ５０により１つの水平選択トランジスタ３０が選択されると、その水平選択トランジスタ３０に接続されたランプアップ回路２０ｄで保持されているカウンタ値が信号線７０に出力され、これが撮像信号として出力アンプ６０から出力される。
【００３５】
なお、読み出し回路２０による読み出しトランジスタ１７の閾値電圧の変化を読み出す方法としては上述したものに限らない。例えば、読み出し制御ゲートＲＣＧとドレイン領域１８に一定の電圧を印加した場合の読み出しトランジスタ１７のドレイン電流を撮像信号として読み出しても良い。
【００３６】
制御部４０は、行方向に並ぶ複数の画素部１００からなる各行の各画素部１００の転送ゲートＴＧとリセットゲートＲＧに、それぞれ電荷転送線ＴＸとリセット線ＲＳＴを介して接続されており、転送ゲートＴＧとリセットゲートＲＧへの印加電圧を制御することで電荷転送トランジスタ１４とリセットトランジスタ１５のオンオフ制御を行う。
【００３７】
電圧供給部８０は、各画素部１００のドレイン領域６に電圧供給線を介して接続されており、ドレイン領域６に電圧−Ｖｐｐを供給する。固体撮像素子１０には電圧−Ｖｐｐの絶対値よりも小さい電源電圧Ｖｃｃ（例えば、３．３Ｖ）を固体撮像素子１０の各部に供給する電源のみが搭載されており、電圧供給部８０は、この電源から供給される電源電圧Ｖｃｃを用いて電圧−Ｖｐｐを生成する。
【００３８】
このように構成された画素部１００では、光電変換部３からＦＤ５に正孔が転送されると、ＦＤ５で変換された電圧が書き込み制御ゲートＷＣＧに印加され、この電圧に応じて、フローティングゲートＦＧに電子が注入され、書き込みトランジスタ１６の閾値電圧が変化する。書き込みトランジスタ１６のフローティングゲートＦＧは、読み出しトランジスタ１７と共通であるため、読み出しトランジスタ１７の閾値電圧も、上記電圧に応じて変化する。そして、読み出しトランジスタ１７の閾値電圧の変化が、読み出し回路２０によって撮像信号として読み出されるようになっている。
【００３９】
以下、固体撮像素子１０による撮像動作について説明する。なお、撮像動作時の画素部１００のドレイン線Ｄｒａｉｎ、書き込み制御ゲートＷＣＧ、ソース線ＳＬ、Ｎウェル層２、信号出力線１２、読み出し制御ゲートＲＣＧの各々の設定状態の一例を図４に示す。
【００４０】
静止画撮像モード時に行われる動画撮像中に、静止画撮像のための撮像条件の設定指示（シャッターボタンの半押し）がなされると、固体撮像素子１０から出力されてくる撮像信号に基づいて撮像装置内でＡＥ，ＡＦが行われ撮像条件の設定が行われる。次に、シャッターボタンが全押しされてシャッタートリガが立ち上がると、上記設定した撮像条件で静止画撮像が開始される。
【００４１】
具体的に、制御部４０は、上記設定した撮像条件に基づく露光期間の開始前までは、半導体基板に電子シャッタパルスを印加して、光電変換部３で発生した正孔を基板側に掃き出す電子シャッタ動作を行う。シャッタートリガが立ち上がって露光期間の開始タイミングになると、制御部４０は、半導体基板への電子シャッタパルスの印加を停止して、露光を開始（光電変換部３への正孔の蓄積を開始）する。露光期間中は、図４の“露光時”の項目に示したように、ドレイン領域７、書き込み制御ゲートＷＣＧ、ソース領域８、ドレイン領域１８、読み出し制御ゲートＲＣＧがそれぞれ開放されてフローティング状態となり、Ｎウェル層２が０Ｖに設定される。
【００４２】
露光期間の終了直前になると、制御部４０は、全ての画素部１００のリセットゲートＲＧにパルスを供給してリセットトランジスタ１５をオンし、全ての画素部１００のＦＤ５の電位を−Ｖｐｐにリセットする。
【００４３】
リセットが完了し、露光期間が終了すると、制御部４０は、全ての画素部１００の転送ゲートＴＧにパルスを供給して電荷転送トランジスタ１４をオンし、光電変換部３で発生した正孔をＦＤ５に転送する。このとき、正孔は完全転送される。正孔の転送後は、図４の“記録時”の項目に示したように各部の状態が設定される。
【００４４】
光電変換部３からＦＤ５に正孔が転送されると、ＦＤ５の電位が、転送された電荷量に応じて−ＶｐｐからΔＶ増加する。書き込みトランジスタ１６の閾値電圧は、ＦＤ５の電位が−Ｖｐｐのときの値をＶｔｈ１とすると、ＦＤ５の電位増加分に対応して大きくなり、Ｖｔｈ２（＞Ｖｔｈ１）となる。
【００４５】
電荷転送終了後は、図４の“撮像信号読み出し時”の項目に示したように各部の状態が設定される。詳細には、まず、プリチャージ回路２０ｃから各画素部１００のドレイン領域１８にドレイン電圧が印加されて、ドレイン領域１８がプリチャージされる。
【００４６】
次に、制御部４０は、１行目の各画素部１００に読み出し電圧の供給を開始する。読み出し電圧の供給開始後、１行目の各画素部１００の読み出しトランジスタ１７のチャネル領域が導通すると、ドレイン領域１８の電位が下降する。読み出し回路２０では、この電位が下降したときの読み出し電圧の値に対応するカウンタ値が保持される。そして、水平シフトレジスタ５０の制御により、蓄積されたカウンタ値が、１行目の各画素部１００から得られた撮像信号として順次出力される。
【００４７】
２行目以降についても上述した動作（ドレイン領域１８のプリチャージ、該当行の各画素部１００への読み出し電圧の供給、撮像信号の出力）が行われて、静止画撮像が完了する。全ての行から撮像信号を読み出した後は、図４の“ＦＧ内電荷消去時”の項目に示したように、例えば制御部４０により全ての画素部１００の読み出し制御ゲートＲＣＧに−１０〜−５Ｖの電圧を印加すると共に、Ｎウェル層２に３〜１０Ｖの電圧を印加することで、フローティングゲートＦＧ内の電子を半導体基板内に引き抜く。これにより、読み出しトランジスタ１７の閾値電圧をリセットすることができ、次の露光期間終了後も、撮像信号の読み出しを問題なく行うことができる。
【００４８】
なお、信号出力線１２の電位制御はプリチャージ回路２０ｃによって行えば良い。
【００４９】
以上のように、図１に示した固体撮像素子１０によれば、ＦＤ５の出力が書き込みトランジスタ１６の書き込み制御ゲートＷＣＧに接続されているため、ＦＤ５のリセット電位の絶対値が電源電圧Ｖｃｃの絶対値より高くても、絶縁破壊やパンチスルーの発生を抑制することができる。ＦＤ５のリセット電位の絶対値を、固体撮像素子１０の電源電圧Ｖｃｃの絶対値よりも高い値にすることができるため、その分、ＦＤ５の容量を小さくすることができる。つまり、ＦＤ５の飽和を一定にしながら容量を小さくすることができるため、ダイナミックレンジと感度の両立を図ることができる。また、フローティングゲートＦＧには周囲からの不要な電子が混入しにくいため、撮像信号の読み出しまでの待機期間に発生するノイズを抑制することができ、画質向上を図ることができる。
【００５０】
また、図１に示した固体撮像素子１０によれば、撮像信号を、読み出しトランジスタ１７の閾値電圧の変化として読み出すので、撮像信号の最大値を固体撮像素子１０の電源電圧Ｖｃｃと同等かそれ以上に拡大することができ、撮像信号のＳ／Ｎ比を高くすることができる。
【００５１】
また、図１に示した固体撮像素子１０によれば、光電変換部３で発生した正孔をＦＤ５に完全転送することができるため、光電変換部３で発生した正孔から撮像信号への変換効率を向上させることができ、感度低下を防ぐことができる。
【００５２】
また、図１に示した固体撮像素子１０によれば、１つの画素部１００あたり４つのトランジスタを設けるだけでグローバルシャッタを実現することができる。このため、従来よりもトランジスタ数を減らすことができ、微細化が容易となる。また、書き込みトランジスタ１６と読み出しトランジスタ１７を遮光することができるため、読み出し時に入射光の有無を考慮する必要がなく、メカニカルシャッタが不要となる。また、従来、ＣＣＤイメージセンサやＣＭＯＳイメージセンサにおいて開発されてきた埋め込みフォトダイオードやフローティングディフュージョンアンプ等に大きな変更を加えることなく上記構成を実現することができるため、高感度、高画質、且つ低ノイズのグローバルシャッタ機能を有するＣＭＯＳイメージセンサを容易に実現することができる。
【００５３】
また、図１に示し固体撮像素子１０によれば、ＦＤ５の電位が増えれば、フローティングゲートＦＧの電位も増え、光量と撮像信号との対応関係が正の相関関係になるため、撮像信号の読み出しを容易に行うことができる。
【００５４】
なお、フローティングゲートＦＧに電荷を注入する方法としては、チャンネルホットエレクトロン（ＣＨＥ）やバンド−バンド間トンネリングによって発生したホットエレクトロン（バンド−バンド間トンネル電流誘起ホットエレクトロン）等を用いてフローティングゲートＦＧに電荷を注入するホットエレクトロン注入と、ファウラ−ノルドハイム（Ｆ−Ｎ）トンネリングやダイレクトトンネリング等を用いてフローティングゲートＦＧに電荷を注入するトンネルエレクトロン注入とがある。
【００５５】
固体撮像素子１０では、バンド−バンド間トンネリングによって発生したホットエレクトロンを用いたホットエレクトロン注入（この詳細については特開平９−８１５３号公報及び米国特許第５６８７１１８号明細書参照）を採用している。固体撮像素子１０では、ＦＤ５の出力が書き込み制御ゲートＷＣＧに接続されているため、ＦＤ５に供給する電圧の絶対値を、固体撮像素子１０の電源電圧の絶対値よりも高くすることができる。しかし、これでも、ＦＤ５の耐圧等を考えると、−Ｖｐｐの絶対値は電源電圧の絶対値の２倍程度にまでしか上げられない。ＦＮトンネリングでは、電源電圧の絶対値の３〜５倍程度の電圧を書き込み制御ゲートＷＣＧに印加する必要があるため、固体撮像素子１０の構成では電荷注入速度が遅くなってしまう。また、ＣＨＥを用いたホットエレクトロン注入は注入効率が低い。
【００５６】
ＵＳＢメモリ等に使用されているフラッシュメモリでは、データの長時間保持が必要であるため、トンネル酸化膜厚を８〜９ｎｍ程度とし、ＦＮトンネリング注入を採用するのが一般的である。一方、固体撮像素子１０ではデータの長時間保持の必要がないため、薄いトンネル酸化膜（例えば５ｎｍ程度）とすることで低電圧駆動が可能である。また、バンド−バンド間トンネリングは、ＣＨＥを用いたホットエレクトロン注入に比べて電子の注入速度が速いため、撮像動作の高速化を図ることができるという利点もある。こういった理由から、固体撮像素子１０においては、バンド−バンド間トンネリングによって発生したホットエレクトロンを用いたホットエレクトロン注入を採用している。
【００５７】
また、固体撮像素子１０では、バンド−バンド間トンネリングによって発生したホットエレクトロンを用いたホットエレクトロン注入を採用するために、書き込みトランジスタ１６と読み出しトランジスタ１７のソース領域及びドレイン領域をＰ型半導体で構成している。これに合わせて、光電変換部３、ＦＤ５、及びドレイン領域６も、Ｐ型半導体で構成している。
【００５８】
ＣＣＤイメージセンサやＣＭＯＳイメージセンサでは、転送速度が速い等の理由から、電子をキャリアとするのが一般的である。固体撮像素子１０においても、光電変換部３、ＦＤ５、及びドレイン領域６をＮ型半導体にすることが好ましいと考えられる。しかし、光電変換部３、ＦＤ５、及びドレイン領域６をＮ型半導体にしようとすると、Ｐ型半導体基板１上にＮウェル層２とは別にＰウェル層を形成し、このＰウェル層内に光電変換部３、ＦＤ５、及びドレイン領域６を形成する必要があるため、１つの画素部１００内においてＰウェル層とＮウェル層が隣接することになる。Ｐウェル層とＮウェル層を隣接して形成するには、それぞれのウェル層がウェル深さの３〜５割程度横方向に拡散してしまうことを考慮して設計を行う必要があり、設計に制限がかかってしまう。一方で、米国特許公開２００７／０１０８３７１号明細書には、ＣＭＯＳイメージセンサの画素内トランジスタをＰチャネル型ＭＯＳトランジスタによって構成することで混色を低減できることが報告されている。
【００５９】
このような理由から、固体撮像素子１０では、書き込みトランジスタ１６と読み出しトランジスタ１７のソース領域及びドレイン領域が形成されるＮウェル層２内に、光電変換部３、ＦＤ５、及びドレイン領域６もＰ型半導体により形成した構成を採用している。このような構成により、混色の低減や、電子注入効率及び電子注入速度の向上を図ることができる。
【００６０】
なお、図２の例では、書き込みトランジスタ１６、読み出しトランジスタ１７のソース領域及びドレイン領域、光電変換部３、ＦＤ５、及びドレイン領域６を、Ｐ型半導体基板１上に形成されたＮウェル層２内に形成するものとしているが、半導体基板としてＮ型シリコン基板を採用すれば、Ｎウェル層２は省略可能である。図２に示すようにＰ型半導体基板１を採用した場合は、Ｎ型半導体基板を採用するよりも製造コストを削減することができるという利点がある。
【００６１】
以上説明したように、本明細書には次の事項が開示されている。
【００６２】
開示された固体撮像素子は、複数の画素部を有する固体撮像素子であって、前記画素部が、入射光に応じて正孔を発生しこれを蓄積する半導体の光電変換部と、前記光電変換部で発生した正孔をその量に応じた電圧に変換する半導体の浮遊拡散層と、前記浮遊拡散層の出力に接続されるゲート電極及び前記ゲート電極下方に設けられ前記ゲート電極に印加される電圧に応じて蓄積される電子量が変わる電子蓄積部を有するトランジスタとを含み、前記電子蓄積部の電子蓄積量の変化による前記トランジスタの閾値電圧の変化を、前記光電変換部で発生した正孔に応じた撮像信号として読み出す読み出し部を備える。
【００６３】
この構成によれば、浮遊拡散層がトランジスタのゲート電極に接続されているため、浮遊拡散層のリセット電位の絶対値が電源電圧の絶対値より高くても、絶縁破壊やパンチスルーの発生を抑制することができる。浮遊拡散層のリセット電位の絶対値を電源電圧の絶対値よりも高くすることができるため、その分、浮遊拡散層の容量を小さくすることができる。このように、飽和を一定にしながら浮遊拡散層の容量を小さくすることができるため、ダイナミックレンジと感度の両立を図ることができる。また、トランジスタの電子蓄積部には周囲からの不要な電子が蓄積されにくいため、撮像信号の読み出しまでの待機期間に発生するノイズを抑制することができ、画質向上を図ることができる。
【００６４】
また、この構成によれば、光電変換部、浮遊拡散層、及びトランジスタのソース領域及びドレイン領域を、Ｎ型半導体内に形成されたＰ型半導体で構成することができる。このため、混色を低減することができると共に、バンド−バンド間トンネリングによって発生するホットエレクトロンを用いて電子蓄積部に電子を注入することが可能となり、電子注入速度や電子注入効率を向上させることができる。
【００６５】
開示された固体撮像素子は、前記光電変換部、前記浮遊拡散層、及び前記トランジスタのソース領域及びドレイン領域が、Ｎ型半導体内に形成されたＰ型半導体である。
【００６６】
この構成により、混色を低減することができると共に、バンド−バンド間トンネリングによって発生するホットエレクトロンを用いて電子蓄積部に電子を注入することが可能となり、電子注入速度や電子注入効率を向上させることができる。
【００６７】
開示された固体撮像素子は、前記Ｎ型半導体が、Ｐ型半導体基板上に形成されたＮウェル層である。
【００６８】
この構成により、Ｐ型半導体基板を用いることができるため、製造コストを低くすることができる。
【００６９】
開示された固体撮像素子は、前記Ｎウェル層が、前記複数の画素部の各々で共通の単一層である。
【００７０】
開示された固体撮像素子は、前記Ｎ型半導体が、前記複数の画素部の各々で共通の単一基板である。
【００７１】
開示された固体撮像素子は、前記電子蓄積部に蓄積される電子が、バンド−バンド間トンネリングによって発生したホットエレクトロンである。
【００７２】
この構成により、電子の注入効率や注入速度が向上し、感度向上やフレームレート向上を実現することができる。
【００７３】
開示された固体撮像素子は、前記トランジスタの前記電子蓄積部がフローティングゲートであり、前記フローティングゲートの電位変動に伴って閾値電圧が変動する別のトランジスタを備え、前記読み出し部は、前記別のトランジスタを用いて前記トランジスタの閾値電圧の変化を撮像信号として読み出す。
【００７４】
開示された撮像装置は、前記固体撮像素子を備える。
【００７５】
開示された固体撮像素子の信号読み出し方法は、固体撮像素子の画素部内の半導体の光電変換部で発生した正孔を、前記画素部内の半導体の浮遊拡散層にて、その量に応じた電圧に変換する変換ステップと、前記画素部内のゲート電極及び前記ゲート電極下方に設けられ前記ゲート電極に印加される電圧に応じて蓄積される電子量が変わる電子蓄積部を有するトランジスタの前記ゲート電極を前記電圧によって制御する制御ステップと、前記制御ステップによる前記トランジスタの閾値電圧の変化を、前記光電変換部で発生した正孔に応じた撮像信号として読み出す読み出しステップとを備える。
【符号の説明】
【００７６】
３  光電変換部
５  浮遊拡散層（ＦＤ）
１０  固体撮像素子
１６  書き込みトランジスタ
１７  読み出しトランジスタ
１００  画素部
ＷＣＧ  書き込み制御ゲート
ＲＣＧ  読み出し制御ゲート
ＦＧ  フローティングゲート
【図１】
2010171318.tif 000003
【図２】
2010171318.tif 000004
【図３】
2010171318.tif 000005
【図４】
2010171318.tif 000006