(57)【要約】【課題】使用現場で使用者や顧客の要望に応じて、回路システムを形成することのできる薄膜トランジスタ装置およびその製造方法を提供する。【解決手段】薄膜トランジスタ装置において、ＴＦＴにより構成した複数の集積回路ブロック１，２と、これらの集積回路ブロックを相互に接続するための網目状に交差したマトリックス配線３、４、５、６を設ける。相互の集積回路ブロック間の接続は、使用現場で使用者や顧客の要望に応じて導電性材料を印刷等により、マトリックス配線の各々の配線交差部に選択的に設けることにより行い、所望の回路システムを構成する。【選択図】図１
2010258334.tif 000002
【特許請求の範囲】
【請求項１】
薄膜トランジスタにより構成される集積回路が配置された第１の集積回路ブロックおよび第２の集積回路ブロックを含む集積回路ブロックと、
前記第１の集積回路ブロックの複数の出力配線と前記第２の集積回路ブロックの複数の入力配線とが網目状に交差し、交差部の近傍において前記出力配線と前記入力配線が露出するマトリックス配線と、
各々の前記出力配線と前記入力配線とを各々の前記交差部において電気的に分離する絶縁膜と、を備え、
使用現場において、露出した前記入力配線および前記出力配線上に、導電性材料を用いて複数の前記交差部に選択的に接続配線を形成することにより、複数の前記出力配線と複数の前記入力配線が選択的に接続されることを特徴とする薄膜トランジスタ装置。
【請求項２】
請求項１記載の薄膜トランジスタ装置において、
前記第１の集積回路ブロックは、記憶装置の水平方向の読み出し回路ブロックであり、前記第２の集積回路ブロックは、垂直方向の走査回路ブロックであることを特徴とする薄膜トランジスタ装置。
【請求項３】
薄膜トランジスタにより構成される集積回路が配置された第１の集積回路ブロックおよび第２の集積回路ブロックを含む複数の集積回路ブロックと、
前記第１の集積回路ブロックの複数の出力配線と前記第２の集積回路ブロックの複数の入力配線とが網目状に交差し、交差部の近傍において前記出力配線と前記入力配線が露出するマトリックス配線と、
各々の前記出力配線と前記入力配線とを各々の前記交差部において電気的に分離する絶縁膜と、
少なくとも前記マトリックス配線を覆うように設けられた保護フィルムと、を備えることを特徴とする薄膜トランジスタ装置。
【請求項４】
請求項１又は２に記載の薄膜トランジスタ装置において、
前記接続配線は、導電性材料を、塗布法、滴下法、および印刷法の群から選ばれた方法、あるいは前記の群から選ばれた方法を組み合わせた方法で形成されることを特徴とする薄膜トランジスタ装置。
【請求項５】
請求項４記載の薄膜半導体装置において、
前記導電性材料は、金属材料、もしくは有機導電性材料であることを特徴とする薄膜トランジスタ装置。
【請求項６】
請求項１乃至３のいずれか１項に記載の薄膜トランジスタ装置において、
前記マトリックス配線の領域は、各々の前記交差部において、前記出力配線および前記入力配線が露出するような開口部を有する絶縁膜で覆われており、
前記絶縁膜は、前記導電性材料の溶液に対して親液性を有する下層と、撥液性の上層絶縁膜もしくは撥液性の自己組織化単分子膜とを有することを特徴とする薄膜トランジスタ装置。
【請求項７】
請求項１乃至３のいずれか１項に記載の薄膜トランジスタ装置において、
前記薄膜トランジスタを構成する半導体は、有機半導体、酸化物半導体、もしくはＳｉ半導体であることを特徴とする薄膜トランジスタ装置。
【請求項８】
請求項１乃至３のいずれか１項に記載の薄膜トランジスタ装置において、
前記薄膜トランジスタ装置は、プラスチックフィルム、紙、薄膜金属基板、もしくは薄膜ガラス基板上に設けられていることを特徴とする薄膜トランジスタ装置。
【請求項９】
請求項１乃至３のいずれか１項に記載の薄膜トランジスタ装置において、
前記マトリックス配線は、静電気による破壊防止用のダイオードにそれぞれ接続されていることを特徴とする薄膜トランジスタ装置。
【請求項１０】
請求項３記載の薄膜トランジスタ装置において、
前記薄膜トランジスタ装置は、
使用現場において前記保護フィルムを剥離後、露出した前記入力配線および前記出力配線上に、導電性材料を用いて複数の前記交差部に選択的に接続配線を形成することにより、複数の前記出力配線と、複数の前記入力配線が選択的に接続されることを特徴とする薄膜トランジスタ装置。
【請求項１１】
請求項１乃至３のいずれか１項に記載の薄膜トランジスタ装置において、
前記薄膜トランジスタは、トップゲート構造を有することを特徴とする薄膜トランジスタ装置。
【請求項１２】
請求項１乃至３のいずれか１項に記載の薄膜トランジスタ装置において、
前記薄膜トランジスタは、ボトムゲート構造を有することを特徴とする薄膜トランジスタ装置。
【請求項１３】
薄膜トランジスタにより構成される複数の集積回路ブロック部と、互いに直交して配置された前記集積回路ブロック部を接続する網目状に交差したマトリックス配線と、各々の前記交差部において互いに直交する配線間を電気的に分離する第１絶縁膜とを具備する薄膜トランジスタ装置の製造方法であって、
基板上に、前記マトリックス配線を構成する複数の第１配線を形成する工程と、
前記第１配線上に前記第１絶縁膜を形成する工程と、
前記第１絶縁膜上に、前記マトリックス配線を構成し、前記第１配線と直交する第２配線を形成する工程と、
前記交差部の近傍の前記第１絶縁膜を除去し、前記第１配線を露出する工程と、
前記交差部の近傍において前記第１の配線および前記第２の配線が露出した状態の前記基板上に保護フィルムを貼り付けるか、保護する材料を前記基板上に塗布、乾燥して保護フィルムを形成する工程と、を有することを特徴とする薄膜トランジスタ装置の製造方法。
【請求項１４】
請求項１３記載の薄膜トランジスタ装置の製造方法において、
前記第２配線を形成する工程の後、
前記第１絶縁膜および前記第２配線を有する前記基板上に第２絶縁膜を形成工程と、
前記第２絶縁膜の前記交差部の近傍に開口部を形成し、前記第２配線を露出する工程と、を更に有することを特徴とする薄膜トランジスタ装置の製造方法。
【請求項１５】
請求項１３又は１４に記載の薄膜トランジスタ装置の製造方法において、
前記保護フィルムを設ける前記交差部の近傍の絶縁膜の最上層膜は、撥液性の第３絶縁膜もしくは撥液性の自己組織化単分子膜であり、前記第１絶縁膜、前記第２絶縁膜は親液性であることを特徴とする薄膜トランジスタ装置の製造方法。
【請求項１６】
請求項１３記載の薄膜トランジスタ装置の製造方法において、
前記薄膜トランジスタ装置は、
使用現場において前記保護フィルムを剥離後、露出した前記入力配線および前記出力配線上に、導電性材料を用いて複数の前記交差部に選択的に接続配線を形成することにより、複数の前記出力配線と、複数の前記入力配線が選択的に接続されることを特徴とする薄膜トランジスタ装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ；以下、ＴＦＴと称する）装置およびその製造方法に関するものである。
【背景技術】
【０００２】
従来技術として、塗布印刷やペースト材料を用いて回路を接続する装置および製造法の例があり、例えば特許文献１、特許文献２に示されている。
特許文献１の例では、容量やインダクターなどの受動素子をレーザーＣＶＤや塗布印刷導電性膜で修正接続して、回路を形成することができる。
【０００３】
また特許文献２の例では、プリント配線板の積層薄膜容量を、貫通接続孔に導電性ペーストを充填して接続することで、高密度大容量を形成する、いわゆる３次元実装をすることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平０７−１３０９５４号公報
【特許文献２】特開２００４−２２８１９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
これからの技術として、電子データに基づき、印刷機により電極配線を印刷して、回路システムを構成する方法を用いて、使用現場で印刷により回路を接続できる、薄膜基板よりなる電子機器の実現が期待される。
【０００６】
応用例としては、自動券売機や自動販売機、販売店などの現場で、切符やカードや紙や商品ラベルなどの媒体に、文字や絵を印刷する時に、同時に電極配線材料の印刷製法により、電子回路システムや電子記憶情報を書き込んだり、電子記憶媒体や、インターネットなどを介した電子データに基づき、使用者が自ら紙やフィルム上に、印刷機を用いて電子回路システムを形成する、などである。
【０００７】
このように、これらの電子機器は、数ｃｍ角から数１０ｃｍ角以上の比較的大きな面積を有する機器であり、あるいは、従来印刷で製造していたカード、ラベル、フィルム、紙などに付加して使用する機器であるため、単位面積当たりの製造コストを低減することが必要となる。
【０００８】
このような機器を用いて、使用現場で使用者や顧客の要望に広く応えて回路システムを構成するためには、論理回路やメモリ回路を構成した基板を予め用意し、現場で印刷機等の簡便な製造方法で、要望に応じて選択的に配線を接続することが必要である。回路の配線接続技術としては、上記の特許文献の例があり、塗布印刷やペースト材料により配線の接続を行い、回路を形成する。
【０００９】
しかし公知の技術は、いずれも受動素子の接続であり、また製造方法や製造基板がプリント配線基板であるため、論理回路やメモリ回路を含めた回路システムを、カードや紙や商品ラベルなどのような、非常に薄膜な基板媒体上に、使用現場で形成することは困難である。
【００１０】
本発明の目的は、複数の集積回路ブロックを有し、使用現場で配線を行うことにより回路システムを構築することのできる薄膜トランジスタ装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【００１１】
上記目的を達成するための一形態として、薄膜トランジスタにより構成される集積回路が配置された第１の集積回路ブロックおよび第２の集積回路ブロックを含む集積回路ブロックと、前記第１の集積回路ブロックの複数の出力配線と前記第２の集積回路ブロックの複数の入力配線とが網目状に交差し、交差部の近傍において前記出力配線と前記入力配線が露出するマトリックス配線と、各々の前記出力配線と前記入力配線とを各々の前記交差部において電気的に分離する絶縁膜と、を備え、使用現場において、露出した前記入力配線および前記出力配線上に、導電性材料を用いて複数の前記交差部に選択的に接続配線を形成することにより、複数の前記出力配線と複数の前記入力配線が選択的に接続されることを特徴とする薄膜トランジスタ装置とする。
【００１２】
また、薄膜トランジスタにより構成される集積回路が配置された第１の集積回路ブロックおよび第２の集積回路ブロックを含む複数の集積回路ブロックと、前記第１の集積回路ブロックの複数の出力配線と前記第２の集積回路ブロックの複数の入力配線とが網目状に交差し、交差部の近傍において前記出力配線と前記入力配線が露出するマトリックス配線と、各々の前記出力配線と前記入力配線とを各々の前記交差部において電気的に分離する絶縁膜と、少なくとも前記マトリックス配線を覆うように設けられた保護フィルムと、を備えることを特徴とする薄膜トランジスタ装置とする。
【００１３】
また、薄膜トランジスタにより構成される複数の集積回路ブロック部と、互いに直交して配置された前記集積回路ブロック部を接続する網目状に交差した交差部を有するマトリックス配線と、各々の前記交差部において互いに直交する配線間を電気的に分離する第１絶縁膜とを具備する薄膜トランジスタ装置の製造方法であって、基板上に、前記マトリックス配線を構成する複数の第１配線を形成する工程と、前記第１配線上に前記第１絶縁膜を形成する工程と、前記第１絶縁膜上に、前記マトリックス配線を構成し、前記第１配線と直交する第２配線を形成する工程と、前記交差部の近傍の前記第１絶縁膜を除去し、前記第１配線を露出する工程と、前記交差部の近傍において前記第１の配線および前記第２の配線が露出した状態の前記基板上に保護フィルムを貼り付けるか、保護する材料を前記基板上に塗布、乾燥して保護フィルムを形成する工程と、を有することを特徴とする薄膜トランジスタ装置の製造方法とする。
【発明の効果】
【００１４】
複数の集積回路ブロックを有し、使用現場で配線を行うことにより回路システムを構築することのできる薄膜トランジスタ装置およびその製造方法を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】第１の実施例に係る薄膜トランジスタ装置の平面図である。
【図２】第１の実施例に係る薄膜トランジスタ装置の要部断面構造図である。
【図３】第１の実施例に係る薄膜トランジスタ装置の要部平面図である。
【図４】第１の実施例に係る薄膜トランジスタ装置の回路図である。
【図５ａ】第１の実施例に係る薄膜トランジスタ装置の製造工程を示す要部断面構造図である。
【図５ｂ】第１の実施例に係る薄膜トランジスタ装置の製造工程を示す要部断面構造図である。
【図５ｃ】第１の実施例に係る薄膜トランジスタ装置の製造工程を示す要部断面構造図である。
【図５ｄ】第１の実施例に係る薄膜トランジスタ装置の製造工程を示す要部断面構造図である。
【図５ｅ】第１の実施例に係る薄膜トランジスタ装置の製造工程を示す要部断面構造図である。
【図６】第１の実施例に係る薄膜トランジスタ装置を用いて使用現場で行う製造工程を示す要部断面構造図である。
【図７】第２の実施例に係る薄膜トランジスタ装置の平面図である。
【図８】第３の実施例に係る薄膜トランジスタ装置の要部断面構造図である。
【図９】第４の実施例に係る薄膜トランジスタ装置の要部断面構造図である。
【図１０ａ】第５の実施例に係る薄膜トランジスタ装置の製造工程を示す要部断面構造図である。
【図１０ｂ】第５の実施例に係る薄膜トランジスタ装置の製造工程を示す要部断面構造図である。
【図１０ｃ】第５の実施例に係る薄膜トランジスタ装置の製造工程を示す要部断面構造図である。
【図１１】第６の実施例に係る薄膜トランジスタ装置の平面図である。
【図１２】第７の実施例に係る多機能集積回路装置の平面図である。
【発明を実施するための形態】
【００１６】
発明を実施するための形態の骨子を挙げれば、次の通りである。  
ＴＦＴにより構成した複数の集積回路ブロックや、マトリックスメモリの水平方向と垂直方向の集積回路ブロックと、これらの集積回路ブロックを相互に接続するための、網目状に交差したマトリックス配線を具備した薄膜基板を予め用意する。
【００１７】
相互の集積回路ブロック間の接続は、使用現場で使用者や顧客の要望に応じて、マトリックス配線の各々の配線交差部に、塗布法、滴下法、および印刷法の群から選ばれた方法、あるいは前記の群から選ばれた方法を組み合わせた方法により、導電性材料を選択的に設けることにより行い、所望の回路システムを構成する。
【００１８】
用いる薄膜基板は、プラスチックフィルム、紙、薄膜金属基板、薄膜ガラス基板などの曲げても壊れない薄膜基板である。ＴＦＴは有機半導体、酸化物半導体、Ｓｉ半導体などからなる、曲げても壊れない薄膜基板上に形成可能なＴＦＴである。導電性材料は金属インクや有機導電性材料など、溶液から形成できる材料である。
【００１９】
また、溶液の導電性材料を接続部に設けることを容易にするため、接続部の開口部近傍（マトリックス配線交差部近傍）絶縁膜の最上層が撥液性であり、開口部内部の絶縁膜側面が親液性である構造をとる。ここで、近傍とは、接続配線形成用の導電性材料供給部(印刷ヘッド等)と接続部との位置合わせ精度の範囲以内をいう。
【００２０】
さらに、製造現場で予め用意した集積回路搭載薄膜基板上に、使用現場で塗布法、滴下法、および印刷法により電極配線を形成するまでの間は、網目状に交差したマトリックス配線接続部の、配線露出部を保護するため、この薄膜基板上に保護するフィルムを設ける。使用時にはこの保護フィルムを剥がして使用するが、その時の帯電による素子破壊が起こる場合があるので、網目状に交差したマトリックス配線に、静電気による破壊防止用のダイオードを接続する構造をとる。
【００２１】
この薄膜トランジスタ装置の、網目状に交差したマトリックス配線を接続する製造方法の要旨は、次の通りである。
（１）第１の配線上に第１の親液性の絶縁膜を形成し、次に第２の配線を第１の配線と交差するように形成し、次に第２の配線上に第２の親液性の絶縁膜を形成する。  
（２）第２の絶縁膜上面に、撥液性の第３の絶縁膜もしくは撥液性の自己組織化単分子膜（Ｓｅｌｆ−Ａｓｓｅｍｂｌｅｄ−Ｍｏｎｏｌａｙｅｒ、以下ＳＡＭ膜と略記する）を設ける。  
（３）第１の配線と第２の配線の交差部の絶縁膜を開口する。  
（４）開口部の配線露出部を保護するフィルムを貼り付けるか、配線露出部を保護する材料を塗布、乾燥して、保護フィルムを薄膜トランジスタ装置基板上に設ける。  
（５）薄膜トランジスタ装置を使用する現場で、保護フィルムを剥離してから、配線交差部の一部に、塗布法、滴下法、印刷法で導電性材料を設けて、第１の配線と第２の配線を選択的に接続する。
【００２２】
上述したように、ＴＦＴにより構成される集積回路や、メモリ回路を設けた薄膜基板を予め用意し、印刷機等の簡便な製造方法で、選択的に配線を接続することにより、使用現場で使用者や顧客の要望に応じて、回路システムを、カード、フィルム、紙、商品ラベルなどの薄膜基板媒体に、製造コストを低減して形成することができる。 
以下、実施例により詳細に説明する。
【実施例１】
【００２３】
第１の実施例について、図１〜図６を用いて説明する。本実施例は、集積回路ブロックが論理回路の組み合わせであり、その集積回路を構成するＴＦＴが、フレキシブルな薄膜基板上に形成された有機半導体トランジスタであり、相互の集積回路ブロックを、塗布型導電性材料を用いた印刷製法により接続した例である。
【００２４】
まず、本実施例の全体構成に関して述べる。図１は、集積回路ブロック間の相互接続を説明する概略平面図であり、複数ある集積回路ブロックの一部を示している。集積回路ブロック１および２は、ＮＡＮＤ回路、ＮＯＲ回路、ＡＮＤ回路、ＯＲ回路などの論理回路、フリップフロップ回路、インバーター、などの組み合わせで構成される。集積回路ブロック１に並べられた複数の論理回路の入力配線４と、図には示されていない別の集積回路ブロックの、複数の論理回路の出力配線３が、網目状に交差したマトリックス配線を形成し、交差部の一部において、入力配線４と出力配線３が、絶縁膜の開口部に印刷製法により導電性材料を充填して形成される接続配線７により、使用者や顧客の要求に沿って、選択的に接続される。
【００２５】
同様に、集積回路ブロック２の入力配線６と、集積回路ブロック１の出力配線５が、マトリックス配線を形成し、交差部の一部において、入力配線６と出力配線５が、導電性材料を充填して形成される接続配線８により選択的に接続される。このようにして複数の集積回路ブロックが、相互に接続され、所望の論理回路を構成する。なお、符号５０、５１、５２、５３は配線接続検査用測定パッドを示す。これらパッドは簡単な回路の場合には省略することができる。
【００２６】
本実施例の集積回路は、単一チャネルＴＦＴにより構成される集積回路や、両極性チャネルの相補型ＴＦＴによる集積回路などに適用できる。本実施例では、ｐ型ＴＦＴによる集積回路を例に挙げた。
【００２７】
図２は、この集積回路ブロックの論理回路を構成するＴＦＴと、マトリックス配線交差接続部の断面構造を示す。図４は、論理回路の中から例として挙げた、２入力ＮＡＮＤ回路の回路図であり、図３は、ＴＦＴにより構成した回路の平面図を示す。図３において、入力（ＩＮ１）および（ＩＮ２）は、ＴＦＴのゲート電極３１である。出力（ＯＵＴ）は、ＴＦＴのドレイン電極３３であり、電源ＴＦＴのドレイン電極３９に接続する。図２のＴＦＴの断面図には、このＴＦＴの一部が示されており、図２のゲート電極１０１が、図３の入力のゲート電極３１に対応する。また、ドレイン電極１０４が符号３３に、ソース電極１０３が符号３２に、有機半導体１０６が符号３４にそれぞれ対応する。
【００２８】
図１の集積回路ブロックには、この論理回路が複数並べられており、ＴＦＴのゲート電極１０１が、集積回路ブロックの入力配線に、ドレイン電極１０４が、集積回路ブロックの出力配線にそれぞれ対応し、ゲート絶縁膜１０２が、入力配線と出力配線を分離する絶縁膜となる。図２に示された、マトリックス配線交差接続部は、ゲート電極１０１が、別の集積回路ブロックの論理回路を構成するＴＦＴの、ドレイン電極１０５と交差する様子を表している。接続部周辺の絶縁膜１０２および１０７が開口されており、印刷法により導電性材料がこの開口部に充填されて形成される接続配線１０９により、ゲート電極１０１と、ドレイン電極１０５を接続する。
【００２９】
このようにして、異なる集積回路ブロック間で、入力配線と出力配線の相互接続が、選択的に行われる。ここで、図２で示される符号１００は薄膜基板、符号１０８は撥液性膜、図３で示される符号３５はソース配線、符号３６は出力ドレイン配線、符号３７はゲート電極、符号３８はドレイン電極、符号４０はドレイン配線、符号４１は配線接続開口部を示す。
【００３０】
［基本的な製造工程］
第１の実施例におけるＴＦＴは、ゲート電極が半導体層より下にある、ボトムゲート構造の有機半導体トランジスタの例である。本例では、ゲート電極、ソース／ドレイン電極、半導体層、配線接続用導電性材料を、例として塗布または滴下または印刷製法により加工する。このため、フレキシブルな薄膜基板上に、直接ＴＦＴを簡便な方法で形成することができる。
【００３１】
この薄膜トランジスタ装置の製造工程を、図２に示した装置の断面構造を例にとり、図５ａ〜図５ｅ、図６の断面構造図を用いて説明する。このＴＦＴは、塗布印刷製法を用い、全てのプロセス温度が２００℃以下であるため、耐熱性の低い薄型基板上に直接ＴＦＴを形成することが可能である。
【００３２】
先ず、ボトムゲート構造ＴＦＴの製造工程を説明する。図５ａに示すように、面積が例えば概ね２０ｃｍ×３０ｃｍ程度で、膜厚が例えば１００μｍ以下の薄いプラスチックフィルム、紙、などのフレキシブルな薄膜基板１００の上に、印刷製法により、膜厚が５０ｎｍ〜１００ｎｍ程度のゲート電極配線１０１を設けた後に、膜厚が１００ｎｍ〜５００ｎｍ程度の、塗布型のゲート絶縁膜１０２を塗布する。
【００３３】
次に図５ｂに示すように、例えばＡｕやＡｇやＣｕ材料の金属インクを用いて、例えば反転オフセット印刷、インクジェットのような、高精度の印刷パターニング技術により、膜厚が１０ｎｍ〜１００ｎｍ程度のソースおよびドレイン電極配線１０３、１０４、１０５を、選択的に塗布する。この時、ソースおよびドレイン電極の幅と間隔は、図３のソース電極３２、ドレイン電極３３、ソース電極３９は例えば５μｍ程度、あるいはそれ以下であり、長い配線となるソース配線３５、出力ドレイン配線３６、ドレイン配線４０は、例えば２０μｍ以上である。この電極配線は、例えばマスクを必要としないダイレクト露光装置を用いたホトリソグラフィ技術により、ＣｕやＡｌなどのほかの配線材料をパターニングすることも可能である。
【００３４】
次に、例えばインクジェットやフレキソのような印刷製法により、塗布型低分子有機半導体膜１０６を選択的に塗布する。ここで、半導体層のパターニングの方法としては、塗布法や滴下法により半導体膜を形成した後に、パターニングすることや、マスク蒸着により選択的に半導体膜を形成することも可能である。こうして、ボトムゲート構造ＴＦＴの主要な部分を形成する。
【００３５】
この後図５ｃに示すように、膜厚が１μｍ程度の親液性の保護絶縁膜１０７と、膜厚が２０ｎｍ以下の撥液性の絶縁膜、もしくは撥液基を有するＳＡＭ膜１０８を塗布する。なお、ここで撥液性、親液性とは、接続配線形成用の導電性材料の溶液に対する性質を言う。
【００３６】
次に図５ｄに示すように、ゲート電極配線１０１とドレイン電極配線１０５の交差部周辺の絶縁膜１０２、１０７、１０８を、選択エッチングやレーザー加工により開口する。こうして、配線接続部のゲート電極配線１０１とドレイン電極配線１０５を、一部露出する。
【００３７】
次に、使用現場で配線の接続を行うまでの間、一部露出したゲート電極配線１０１とドレイン電極配線１０５を、塵、埃、キズなどから保護するため、図５ｅに示すように、保護フィルム１１０を貼り付ける。この保護フィルムは、膜厚が概ね１００μｍか、それ以下の、ポリエチレン、ポリプロピレン、ポリエステル、ポリイミド、ポリ塩化ビニルなどの材料からなる薄膜に、ゴム系やアクリル系の接着剤の層を設けたフィルムであり、使用時に剥離が容易なように、適度な粘着力を持たせる。
【００３８】
この保護フィルムを貼り付ける領域は、薄膜基板全面でもよいが、使用現場で選択的に相互接続を行うマトリックス配線領域を含む一部でも、本実施例の効果を得られる。また、この保護フィルムは、塗布型絶縁膜材料を直接塗布、乾燥して形成することも可能である。但し、薄膜トランジスタ装置を清浄な室内で梱包し、使用現場へ短時間で運搬して接続配線を形成する場合には、上記保護フィルムは設けなくてもよい。
【００３９】
このようにして予め用意された集積回路搭載薄膜基板に、使用現場で任意の回路を形成する。まず図６に示すように、保護フィルム１１０を剥離する。この剥離は、次の作業において、印刷機に基板をセットする前に手動で剥がしても良いが、印刷機に剥離装置を装備して、自動で行ってもよい。
【００４０】
次に、使用者の要求に応じた回路システム構成のために、必要な論理回路の接続を行う。例えばインクジェットのような印刷機１１１を、開口部に位置合せを行って、塗布型導電性材料１０９’を、必要な箇所にのみ選択的に充填する。この時、開口部の水平方向の幅は５０μｍ前後であり、印刷機１１１の印刷ヘッドの開口部への位置合せに、３０μｍ程度のずれが生じても、開口部内部のゲート絶縁膜１０２と、保護絶縁膜１０７の側面は親液性であり、最上層の膜１０８が撥液性であるため、開口部にのみ塗布型導電性材料１０９’を充填することができる。
【００４１】
このように、選択的にこの開口部に金属インクや、塗布型導電性有機材料を充填し、室温又は１００℃以下の温度にて乾燥して接続配線１０９を形成し、回路の形成に必要なゲート電極配線とドレイン電極配線の接続を行う。例えば図３で、ゲート電極配線３７と、ドレイン電極配線４０の接続は、この製造工程で開口部４１を設け、導電性材料を充填して接続配線１０９を形成することにより行う。
【００４２】
なお、印刷機１１１の印刷ヘッドと開口部４１との位置合わせの方法としては、配線の位置精度が概ね数十μｍ程度であるため、通常の印刷機への紙の供給の要領で、基板の位置合わせにより印刷ヘッドと開口部の位置合わせを行うが、さらに確実に行う必要がある場合には、配線の形成時に、予め合わせマークをパターニングしておいて、印刷機にこの合わせパターンの認識と位置合わせ機構を設けて、導電性材料の印刷時により精度良く開口部に位置合わせを行うことも可能である。
【００４３】
この時、導電性材料１０９’を充填しない開口部はそのままでも良いが、導電性材料の印刷を行った後で、開口部全体を覆う保護フィルムを貼り付けても良い。さらには、導電性材料１０９’を充填しない開口部に、例えばインクジェットのような印刷機により、塗布型有機高分子絶縁膜を充填することも可能である。この場合、インクジェットのヘッドを、導電性材料用と絶縁膜材料用に複数本用意し、インクジェット印刷機で複数色を塗布する要領で接続部と非接続部を塗り分ければよい。
【００４４】
こうして、図２に示すように、ゲート電極配線１０１とドレイン電極配線１０５の接続を接続配線１０９により行い、図１に示すように、導電性材料を用いて形成された接続配線７、８により、選択的に入力配線と出力配線を接続することができる。
【００４５】
さらに使用現場で、この配線の接続状態を検査するために、予め配線形成時に、測定パッドを設けておき、これに探針を当てて、接続状態を電気的に測定する。例えば出力配線３と入力配線４を、導電性材料を用いて形成した接続配線７により接続した時に、測定パッド５０と５１に探針を当てて、導通状態を検査する。同様に、出力配線５と入力配線６を、導電性材料を用いて形成した接続配線８により接続した時に、測定パッド５２と５３に探針を当てて、導通状態を検査する。導通がない場合は、再度導電性材料を充填する。このようにして、入力配線と出力配線の接続を、確実に行うことができる。
【００４６】
本実施例で使用した薄膜基板１００は、例えば、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリカーボネート、ポリイミド、ポリエーテルスルホンなどのプラスチック基板や、紙、が実施可能であるが、本実施例に限ったものではなく、金属薄膜、ガラス基板や、印刷が可能なあらゆるものに、本実施例のＴＦＴを形成することができる。
【００４７】
ゲート電極１０１、ソース/ドレイン電極配線１０３、１０４、１０５用の電極配線材料は、Ａｇインク、Ａｕインク、Ｃｕインクなどの金属インクや、ＰＥＤＯＴ（ポリエチレンダイオキシチオフェン）のような導電性有機材料、透明導電体材料、Ａｌ電極配線材料などが可能である。ゲート絶縁膜１０２や保護絶縁膜１０７用の塗布型絶縁膜は、エポキシ、ベンゾシクロブテン、ポリメチルメタクリレート、ポリビニルアルコール、ポリイミド、ポリパーフルオロアルキニルビイルエーテル、ポリアクリレートなどの有機高分子絶縁膜や、塗布型ＳｉＯ２膜などが可能である。
【００４８】
半導体層１０６用の塗布型有機半導体材料は、ｐ型半導体として、ペンタセン、その誘導体、トリイソプロピルシリルエチニルペンタセン、トリエチルシリルエチニルアントラダイチオフェン、テトラベンゾポルフィリンなどのような低分子有機材料、Ｐ３ＨＴ（ポリ３ヘキシルチオフェン）、Ｆ８Ｔ２（フルオレンチオフェン共重合体）などのような高分子有機材料であり、ｎ型半導体として、ヘキサデカフルオロ銅フタロシアニンやペリレンジイミド誘導体などが可能である。
【００４９】
更には、例えば塗布型酸化物半導体や、塗布型Ｓｉなども可能である。接続配線１０９用の導電性材料は、Ａｇインク、Ａｕインク、Ｃｕインクなどの金属インクや、ＰＥＤＯＴ（ポリエチレンダイオキシチオフェン）のような導電性有機材料が可能である。
【００５０】
その電極や半導体層の製法としては、例えばインクジェット印刷法、フレキソ印刷法、オフセット印刷法、グラビア印刷法、電子写真法、ディスペンサ法などの通常の印刷製法や、他にはメッキ法、蒸着法、スパッタ法などが可能である。
【００５１】
本実施例によれば、複数の集積回路ブロックを有し、使用現場で配線を行うことにより回路システムを構築することのできる薄膜トランジスタ装置およびその製造方法を提供することができる。また、前記薄膜トランジスタ装置の表面に保護フィルムを形成し、使用現場で剥離することにより、接続配線形成までの間、一部露出したゲート電極配線やドレイン電極配線を塵、埃、傷などから保護することができる。また、配線の接続状態を検査するための測定パッドを設けておくことにより、使用現場で形成した接続配線の導通状態を検査することができる。また、前記薄膜トランジスタ装置に設けた親液性保護絶縁膜上面に撥液性を有する材料膜を形成することにより、使用現場で接続配線用導電材料が接続開口部からずれた位置に供給されても、開口部内へ引き込まれ、良好な接続配線を形成することができる。
【実施例２】
【００５２】
第２の実施例について図７を用いて説明する。なお、発明を実施するための形態の欄や実施例１に記載され、本実施例に未記載の事項はそれらと同様である。
【００５３】
図７は、本実施例に係る記憶装置(薄膜トランジスタ装置)周辺の集積回路相互の接続を説明する概略平面図であり、水平方向の周辺回路１０と、垂直方向の周辺回路１１と、マトリックス配線の一部を示している。水平方向の周辺回路１０のブロックは、各記憶ビットのデータ線選択回路、読み出し回路、バッファ回路などから構成され、垂直方向の周辺回路１１のブロックは、各ワード線選択回路、バッファ回路などから構成され、集積回路１２のブロックは、デコーダー回路、クロック発生回路などから構成される。データ線である水平方向に並んだ配線１３と、ワード線である垂直方向に並んだ配線１４が、網目状に交差したマトリックス配線を形成し、各交差部の一部で水平方向に並んだ配線１３と垂直方向に並んだ配線１４が、絶縁膜の開口部に導電性材料が充填され手形成された接続配線１５により、選択的に接続される。この接続の有無により、１ビットの記憶が行われる。
【００５４】
この接続状態の検査も実施例１と同様に、測定パッド（配線１３、１４の端部なので、図７には図示されていない）に探針を当てることにより、電気的に測定する。別の方法として、導電性材料を充填後、記憶装置の読取装置により情報を読み取って検査することも可能である。この場合には測定パッドは不要である。このようにして導通状態を検査し、導通がない場合は、再度導電性材料を充填することにより、配線の接続を確実に行うことができる。
【００５５】
この記憶装置の周辺回路、集積回路を構成するＴＦＴと、配線接続部の断面構造や、その製造方法は、実施例１と同じである。本実施例でも、予め用意された周辺回路、および集積回路、およびマトリックス配線搭載薄膜基板上で、塗布型導電性材料を用いた印刷製法により、水平方向に並んだ配線と垂直方向に並んだ配線の接続を選択的に行うため、使用者や顧客の要求に応じた任意の記憶ビットの書き込みを、使用現場で印刷製法により行うことができる。
【００５６】
本実施例によれば、実施例１と同様の効果を得ることができる。また、薄膜トランジスタ装置として、記憶装置を提供できる。
【実施例３】
【００５７】
第３の実施例について図８を用いて説明する。なお、発明を実施するための形態の欄や実施例１、実施例２に記載され、本実施例に未記載の事項はそれらと同様である。
【００５８】
図８は、実施例３に係る集積回路を構成するＴＦＴと、マトリックス配線交差接続部の断面構造を示す。
【００５９】
本実施例３では、ゲート電極が半導体層より上にある、トップゲート構造の半導体トランジスタを例にとった。図８により、製造方法の概略を説明する。先ず、フレキシブルな薄膜基板１２０の上に、膜厚が１０ｎｍ〜１００ｎｍ程度のソースおよびドレイン電極配線１２１、１２２を設ける。
【００６０】
次に、半導体膜１２３を選択的に設けた後、膜厚が１００ｎｍ〜５００ｎｍ程度の親液性のゲート絶縁膜１２４を形成する。次に、膜厚が５０ｎｍ〜１００ｎｍ程度のゲート電極配線１２５、１２６を形成する。こうして、トップゲート構造ＴＦＴの主要な部分を形成する。この後、膜厚が２０ｎｍ以下の撥液性の絶縁膜、もしくは撥液基を有するＳＡＭ膜１２７を塗布する。なお、絶縁膜と導電膜の両者に対して同時に濡れ性が得られないＳＡＭ膜を用いる場合には、少なくとも絶縁膜の開口部周辺上に形成すればよい。
【００６１】
次に、ドレイン電極配線１２２とゲート電極配線１２６の交差部周辺の絶縁膜１２４、１２７を、選択エッチングやレーザー加工により開口する。こうして、配線接続部のドレイン電極配線１２２とゲート電極配線１２６を、一部露出する。
【００６２】
このようにして予め用意された集積回路搭載薄膜基板に、使用現場で使用者の要求に応じた任意のシステム構成のために、必要な回路の接続を行う。そのために、必要な箇所の開口部にのみ、導電性材料を選択的に充填して接続配線１２８を形成する。こうして、図８に示すように、ドレイン電極配線１２２とゲート電極配線１２６の接続を行い、図１や図７に示すように、選択的にマトリックス配線を相互に接続することができる。
【００６３】
本実施例によれば、実施例１と同様の効果を得ることができる。また、トップゲート構造の半導体トランジスタを有する薄膜トランジスタ装置およびその製造方法を提供することができる。
【実施例４】
【００６４】
第４の実施例について図９を用いて説明する。なお、発明を実施するための形態の欄や実施例１、実施例２に記載され、本実施例に未記載の事項はそれらと同様である。
【００６５】
図９は、実施例４に係る集積回路を構成するＴＦＴと、マトリックス配線交差接続部の断面構造を示す。
【００６６】
実施例４は、実施例１と同様にゲート電極が半導体層より下にある、ボトムゲート構造の半導体トランジスタの例である。図９により、製造方法の概略を説明する。先ず、フレキシブルな薄膜基板１４０の上に、膜厚が５０ｎｍ〜１００ｎｍ程度のゲート電極配線１４１を設けた後、膜厚が１００ｎｍ〜５００ｎｍ程度のゲート絶縁膜１４２を形成する。
【００６７】
次に、膜厚が１０ｎｍ〜１００ｎｍ程度のソースおよびドレイン電極配線１４３、１４４、１４５を形成した後、半導体膜１４６を選択的に設ける。こうして、ボトムゲート構造ＴＦＴの主要な部分を形成する。次に、膜厚が１μｍ程度の親液性の保護絶縁膜１４７を形成した後、絶縁膜１４２、１４７の開口と配線１４８をパターニングして、回路を形成する。
【００６８】
次に、膜厚が２０ｎｍ以下の撥液性の絶縁膜、もしくは撥液基を有するＳＡＭ膜１４９を設ける。なお、絶縁膜と導電膜の両者に対して同時に濡れ性が得られないＳＡＭ膜を用いる場合には、少なくとも絶縁膜の開口部周辺上に形成すればよい。次に、ゲート電極配線１４１とドレイン電極配線１４５の交差部周辺の絶縁膜１４２、１４７、１４９を、選択エッチングやレーザー加工により開口する。こうして、配線接続部のゲート電極配線１４１とドレイン電極配線１４５を、一部露出する。
【００６９】
このようにして予め用意された集積回路搭載薄膜基板に、使用現場で使用者や顧客の要求に応じた任意のシステム構成のために、必要な回路の接続を行う。そのために、必要な箇所の開口部にのみ、導電性材料を選択的に充填し、接続配線１５０を形成する。こうして、図９に示すように、ゲート電極配線１４１とドレイン電極配線１４５の接続を行い、図１や図７に示すように、選択的にマトリックス配線を相互に接続することができる。
【００７０】
本実施例においても、実施例１と同様の効果を得ることができる。
【実施例５】
【００７１】
第５の実施例について図１０ａ〜図１０ｃを用いて説明する。なお、発明を実施するための形態の欄や実施例１、実施例２に記載され、本実施例に未記載の事項はそれらと同様である。
【００７２】
図１０ａ〜図１０ｃは、実施例５に係る薄膜トランジスタ装置の製造工程を示す図で、集積回路を構成するＴＦＴと、マトリックス配線交差接続部の断面構造を示す。
【００７３】
実施例５も、ボトムゲート構造の半導体トランジスタの例である。図１０ａ〜図１０ｃにより、製造方法の概略を説明する。先ず、フレキシブルな薄膜基板１６０の上に、膜厚が５０ｎｍ〜１００ｎｍ程度のゲート電極配線１６１を設けた後、例えばインクジェットのような印刷機を用いて、塗布型ゲート絶縁膜１６２を、全面ではなくゲート電極配線とソースドレイン電極配線の交差部にみの、膜厚が１００ｎｍ〜５００ｎｍ程度になるように選択的に滴下する。この時、回路構成上、ゲート電極配線とソースドレイン電極配線を接続する必要がある箇所には、ゲート絶縁膜１６２を滴下しない。
【００７４】
次に、膜厚が１０ｎｍ〜１００ｎｍ程度のソースおよびドレイン電極配線１６３、１６４、１６５を形成した後、半導体膜１６６を選択的に設ける。こうして、ボトムゲート構造ＴＦＴの主要な部分を形成する（図１０ａ）。
【００７５】
次に、膜厚が１μｍ程度の保護絶縁膜１６７を形成した後、マトリックス配線領域全体を囲うように、絶縁膜１６２、１６７を、エッチングやレーザー加工により開口する。こうして、マトリックス配線領域のゲート電極配線１６１とドレイン電極配線１６５を、一部露出する（図１０ｂ）。
【００７６】
このようにして予め用意された集積回路搭載薄膜基板に、使用現場で使用者や顧客の要求に応じた任意のシステム構成のために、必要な回路の接続を行う。そのために、必要な箇所にのみ、例えばインクジェットのような印刷機により、塗布型導電性材料を選択的に滴下して接続配線１６８を形成する（図１０ｃ）。こうして、ゲート電極配線１６１とドレイン電極配線１６５の接続を行い、図１や図７に示すように、選択的にマトリックス配線を相互に接続することができる。
【００７７】
本実施例においても、実施例１と同様の効果を得ることができる。さらに、保護絶縁膜上に撥液性膜を形成する必要がなく、製造工程が簡略化される。
【実施例６】
【００７８】
第６の実施例について図１１を用いて説明する。なお、発明を実施するための形態の欄や実施例１〜実施例５のいずれかに記載され、本実施例に未記載の事項はそれらと同様である。
【００７９】
第６の実施例は、保護フィルムの剥離帯電による素子破壊防止のための静電破壊防止ダイオードを、マトリックス配線に接続する例である。図１１は、このダイオード接続を図７で示される記憶装置に適用したときの概略平面図である。
【００８０】
本実施例では、使用現場で配線の接続を行うまでの間、一部露出したゲート電極配線とドレイン電極配線を、塵、埃、キズなどから保護するフィルムを、例えば塗布型ポリイミド材料のような、塗布型有機絶縁膜材料の、塗布と乾燥により形成した。
【００８１】
薄膜トランジスタ装置を使用する現場で、この保護フィルムを剥離してから、配線交差部に導電性材料を選択的に設けて、マトリックス配線の相互間接続を行うが、この保護フィルム剥離工程での剥離帯電による素子破壊を防止するため、静電破壊防止ダイオード２０および２２を、それぞれデータ線である水平方向に並んだ配線１３と、ワード線である垂直方向に並んだ配線１４に接続した。このダイオードは、回路を構成するＴＦＴのゲート電極とドレイン電極を接続する、いわゆるＴＦＴのダイオード接続により形成した。符号２１，２３はグラウンド線を示す。
【００８２】
なお、保護フィルムを剥離する際、イオナイザーを稼動させてもよい。これにより、静電気を速やかに除電することができ、また帯電による塵埃の付着も低減できる。
【００８３】
本実施例によれば、実施例１と同様の効果が得られる。さらに、静電破壊防止ダイオードを設けることにより、薄膜トランジスタ装置から保護フィルムを剥がす際に静電気が発生しても素子の破壊を防止することができる薄膜トランジスタ装置を提供できる。
【実施例７】
【００８４】
第７の実施例について図１２を用いて説明する。なお、発明を実施するための形態の欄や実施例１〜実施例６のいずれかに記載され、本実施例に未記載の事項はそれらと同様である。
【００８５】
第７の実施例は、フレキシブルな薄膜基板に、多機能集積回路を設けた装置の例である。集積回路以外にも、表示装置や電池を具備し、ＲＦ−ＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  ＩＤｅｎｔｉｆｉｃａｔｉｏｎ；無線認識装置）と呼ばれる機能や、表示機能をあわせ持つ。この装置は、薄型軽量で曲がっても壊れない電子カードや、券や、商品などに貼り付けられる電子ラベルや、タグや、電子ペーパーなどに応用される。
【００８６】
図１２は、本実施例に係る多機能集積回路装置を、ブロック図で示した平面図である。各機能は、フレキシブルな薄膜基板２００上に設けられており、例えば電子カードに応用される例では、面積が概ね５ｃｍ×１０ｃｍ程度であり、膜厚が１ｍｍ前後の薄膜基板を用い、品物に貼り付ける電子ラベルの例では、面積が概ね１０ｃｍ×１５ｃｍ程度であり、膜厚が１００μｍ以下の薄膜基板を用いる。
【００８７】
搭載機能としては、アンテナと容量よりなる共振回路２０１、ダイオードと容量よりなる整流・平滑回路２０２、ＴＦＴとダイオードと容量よりなる変調回路２０３、デジタル回路２０４、電池２０５、表示部２０６などである。デジタル回路２０４には、発振器、コード発生器、メモリ、演算回路などが含まれ、使用現場で印刷などの製法で相互接続するマトリックス配線は、このデジタル回路２０４のブロックに含まれる。電池２０５は、薄型でフレキシブルな太陽電池や充電可能な２次電池などで構成される。
【００８８】
これらの各機能のブロックは、機能を実現する上で支障がない程度に、表示部２０６の下に配置することも可能である。表示部２０６は、例えば、薄型でフレキシブルなメモリ性反射表示装置や有機ＥＬ表示装置や液晶表示装置などの電子表示装置を設けたり、従来からの通常の印刷によるカード、券、ラベルなどの文字や絵柄の表示を行ったりする領域である。
【００８９】
これらの集積回路、および電池や表示装置などの機能装置を駆動する回路や配線は、これまでの実施例で説明したＴＦＴと、それを構成する電極配線と、ＴＦＴ容量と、ＴＦＴダイオードなどで構成され、使用する現場で必要に応じて、例えばインクジェットのような印刷製法により、デジタル回路２０４に含まれるマトリックス配線の相互接続を行う。
【００９０】
また、電池や表示装置などの機能装置は、塗布材料やラミネートフィルムで形成する。従って、本実施例の高機能フレキシブル集積回路装置は、フレキシブルな薄膜基板上に、印刷製法やラミネートフィルムの貼り付けなどの製法により、簡便に低コストで形成可能である。また、このような装置と製法を用いることにより、任意の回路形成やメモリへの書き込みも、使用現場で可能になる。
【００９１】
以上に述べたような実施例においては、本発明の主旨を損なわない範囲で、基板面積、材料、パターニング寸法、仕様、製造条件、製造方法などいくつもの変更が可能である。また本装置の応用も、これらの実施例に限ったものではない。例えば、面積が概ね５０ｃｍ×５０ｃｍ程度の大面積センサーアレイや、面積が概ね１ｍ×１ｍ程度のガラス基板上の大画面アクティブマトリックス画像表示装置に対し、使用現場で配線することも可能である。また、これらの実施例ではＴＦＴの製造方法として、塗布印刷法を例にとったが、これに限ったものではなく、例えばマスク蒸着やスパッタなどの真空成膜や、ホトリソグラフィ／エッチングなどのパターニング法を一部取り入れて組み合わせて、ＴＦＴや電極、配線を形成することもできる。
【００９２】
以上、詳細に説明したが、本実施例によれば、特に、ＴＦＴ集積回路基板と、フレキシブルな多機能集積回路装置、わけても薄型軽量性、耐衝撃性、フレキシブル性に優れ、簡便で製造コストを低減できる導電性材料の印刷製法により集積回路の接続が可能な、薄膜トランジスタ集積回路基板、多機能集積回路装置、およびその製造方法を提供することが出来る。さらに、これらの電子装置を数々の使用現場で応用することにより、薄型の多機能集積回路装置に、使用者や顧客の要望に応じて、その場で集積回路の形成や記憶装置の情報書き込みを行うことが可能になる。
【符号の説明】
【００９３】
１、２…集積回路ブロック、３…出力配線、４…入力配線、５…出力配線、６…入力配線、７、８…接続配線、１０…周辺回路、１１…周辺回路、１２…集積回路、１３…配線、１４…配線、１５…接続配線、２０…ダイオード、２１…グラウンド線、２２…ダイオード、２３…グラウンド線、３１…入力ゲート電極、３２…ソース電極、３３…ドレイン電極、３４…半導体層、３５…ソース配線、３６…出力ドレイン配線、３７…ゲート電極、３８…ドレイン電極、３９…ソース電極、４０…ドレイン配線、４１…配線接続開口部、５０、５１、５２、５３…配線接続検査用測定パッド、１００…薄膜基板、１０１…ゲート電極、１０２…ゲート絶縁膜、１０３、１０４、１０５…ソース／ドレイン電極配線、１０６…半導体層、１０７…保護絶縁膜、１０８…撥液性膜、１０９’…導電性材料、１０９…接続配線、１１０…保護フィルム、１１１…印刷機、１２０…薄膜基板、１２１、１２２…ソース／ドレイン電極配線、１２３…半導体層、１２４…ゲート絶縁膜、１２５、１２６…ゲート電極、１２７…撥液性膜、１２８…接続配線、１４０…薄膜基板、１４１…ゲート電極、１４２…ゲート絶縁膜、１４３、１４４、１４５…ソース／ドレイン電極配線、１４６…半導体層、１４７…保護絶縁膜、１４８…配線、１４９…撥液性膜、１５０…接続配線、１６０…薄膜基板、１６１…ゲート電極、１６２…ゲート絶縁膜、１６３、１６４、１６５…ソース／ドレイン電極配線、１６６…半導体層、１６７…保護絶縁膜、１６８…接続配線、２００…薄膜基板、２０１…共振回路、２０２…整流・平滑回路、２０３…変調回路、２０４…デジタル回路、２０５…電池、２０６…表示部。
【図１】
2010258334.tif 000003
【図２】
2010258334.tif 000004
【図３】
2010258334.tif 000005
【図４】
2010258334.tif 000006
【図５ａ】
2010258334.tif 000007
【図５ｂ】
2010258334.tif 000008
【図５ｃ】
2010258334.tif 000009
【図５ｄ】
2010258334.tif 000010
【図５ｅ】
2010258334.tif 000011
【図６】
2010258334.tif 000012
【図７】
2010258334.tif 000013
【図８】
2010258334.tif 000014
【図９】
2010258334.tif 000015
【図１０ａ】
2010258334.tif 000016
【図１０ｂ】
2010258334.tif 000017
【図１０ｃ】
2010258334.tif 000018
【図１１】
2010258334.tif 000019
【図１２】
2010258334.tif 000020