(57)【要約】【課題】オン電圧を低減させることができる半導体装置およびその製造方法を提供し、また半導体装置の特性変化を抑制することができる半導体装置の製造方法を提供する。【解決手段】半導体基板１０をレーザアニールする工程では、第１、第２レーザ光源から発振されるレーザの間に時間差を設定する。そして、第１、第２レーザ光源から発振されるレーザのエネルギーを１．６〜２．４Ｊ／ｃｍ２とし、半導体基板１０に、フィールドストップ層１３を構成する不純物を活性化させてフィールドストップ層１３を形成すると共に、半導体基板１０のうち電極層形成予定領域を溶融させた後再結晶化させることにより電極層１１、１２を構成する不純物を活性化させて電極層１１、１２を形成する。また、第１、第２レーザ光源から発振されるレーザの間の時間差を６００ｎｓｅｃ以下とする。【選択図】図２
2010171057.tif 000002
【特許請求の範囲】
【請求項１】
シリコンを主成分とする半導体基板（１０）を用意する工程と、
前記半導体基板（１０）のうち一面側からフィールドストップ層（１３）を構成する不純物をイオン注入する工程と、
前記フィールドストップ層（１３）を構成する不純物をイオン注入する工程を行った後、前記半導体基板（１０）のうち前記一面側から電極層（１１、１２）を構成する不純物をイオン注入する工程と、
前記半導体基板（１０）の前記一面側からレーザを照射してレーザアニールを行うことにより前記不純物を活性化させて前記フィールドストップ層（１３）および前記電極層（１１、１２）を形成する工程と、を有し、
前記半導体基板（１０）をレーザアニールする工程では、パルスレーザを発振する複数のレーザ光源を用いて行い、第１レーザ光源から発振されるパルスレーザが前記半導体基板（１０）の局所領域を照射するタイミングと、第２レーザ光源から発振されるパルスレーザが前記局所領域を照射するタイミングとの間には時間差が設定されており、前記第１、第２レーザ光源から発振されるパルスレーザのエネルギーを１．６〜２．４Ｊ／ｃｍ２とし、前記半導体基板（１０）に、前記フィールドストップ層（１３）を構成する前記不純物を活性化させて前記フィールドストップ層（１３）を形成すると共に、前記半導体基板（１０）のうち前記電極層形成予定領域を溶融させた後再結晶化させることにより前記電極層（１１、１２）を構成する前記不純物を活性化させて前記電極層（１１、１２）を形成することを特徴とする半導体装置の製造方法。
【請求項２】
前記半導体基板（１０）をレーザアニールする工程では、前記時間差を６００ｎｓｅｃ以下として行うことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
シリコンを主成分とする半導体基板（１０）を用意する工程と、
前記半導体基板（１０）のうち一面側からフィールドストップ層（１３）を構成する不純物をイオン注入する工程と、
前記フィールドストップ層（１３）を構成する不純物をイオン注入する工程を行った後、前記半導体基板（１０）のうち前記一面側から電極層（１１、１２）を構成する不純物をイオン注入する工程と、
前記半導体基板（１０）の前記一面側からレーザを照射してレーザアニールを行うことにより前記不純物を活性化させて前記フィールドストップ層（１３）および前記電極層（１１、１２）を形成する工程と、を有し、
前記半導体基板（１０）をレーザアニールする工程では、パルスレーザを発振する複数のレーザ光源を用いて行い、第１レーザ光源から発振されるパルスレーザが前記半導体基板（１０）の局所領域を照射するタイミングと、第２レーザ光源から発振されるパルスレーザが前記局所領域を照射するタイミングとの間に６００ｎｓｅｃ以下の時間差を設定し、前記半導体基板（１０）に、前記フィールドストップ層（１３）を構成する前記不純物を活性化させて前記フィールドストップ層（１３）を形成すると共に、前記半導体基板（１０）のうち前記電極層形成予定領域を溶融させた後再結晶化させることにより前記電極層（１１、１２）を構成する前記不純物を活性化させて前記電極層（１１、１２）を形成することを特徴とする半導体装置の製造方法。
【請求項４】
前記フィールドストップ層（１３）を構成する前記不純物をイオン注入する工程ではドーズ量を１×１０１４／ｃｍ２以下として行い、前記電極層（１１、１２）を構成する前記不純物をイオン注入する工程ではドーズ量を５×１０１６／ｃｍ２以下として行うことを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置の製造方法。
【請求項５】
半導体基板（１０）を用意する工程と、
前記半導体基板（１０）のうち一面側からフィールドストップ層（１３）を構成する不純物をイオン注入する工程と、
前記フィールドストップ層（１３）を構成する不純物をイオン注入する工程を行った後、前記半導体基板（１０）のうち前記一面側から電極層（１１、１２）を構成する不純物をイオン注入する工程と、
前記半導体基板（１０）の前記一面側からレーザを照射してレーザアニールを行うことにより前記不純物を活性化させて前記フィールドストップ層（１３）および前記電極層（１１、１２）を形成する工程と、を有し、
前記半導体基板（１０）をレーザアニールする工程では、レーザを発振する単一のレーザ光源を用いて行い、前記半導体基板（１０）に、前記フィールドストップ層（１３）を構成する前記不純物を活性化させて前記フィールドストップ層（１３）を形成すると共に、前記半導体基板（１０）のうち前記電極層形成予定領域を溶融させた後再結晶化させることにより前記電極層（１１、１２）を構成する前記不純物を活性化させて前記電極層（１１、１２）を形成することを特徴とする半導体装置の製造方法。
【請求項６】
半導体基板（１０）を用意する工程と、
前記半導体基板（１０）のうち一面側からフィールドストップ層（１３）を構成する不純物をイオン注入する工程と、
前記フィールドストップ層（１３）を構成する不純物をイオン注入する工程を行った後、前記半導体基板（１０）のうち前記一面側から電極層（１１、１２）を構成する不純物をイオン注入する工程と、
前記半導体基板（１０）の前記一面側からレーザを照射してレーザアニールを行うことにより前記不純物を活性化させて前記フィールドストップ層（１３）および前記電極層（１１、１２）を形成する工程と、を有し、
前記半導体基板（１０）をレーザアニールする工程では、ＣＷレーザを発振する複数のレーザ光源を用いて行い、前記レーザ光源から発振される前記ＣＷレーザの波長をそれぞれ同じ波長とし、前記半導体基板（１０）に、前記フィールドストップ層（１３）を構成する前記不純物を活性化させて前記フィールドストップ層（１３）を形成すると共に、前記半導体基板（１０）のうち前記電極層形成予定領域を溶融させた後再結晶化させることにより前記電極層（１１、１２）を構成する前記不純物を活性化させて前記電極層（１１、１２）を形成することを特徴とする半導体装置の製造方法。
【請求項７】
半導体基板（１０）を用意する工程と、
前記半導体基板（１０）のうち一面側からフィールドストップ層（１３）を構成する不純物をイオン注入する工程と、
前記フィールドストップ層（１３）を構成する不純物をイオン注入する工程を行った後、前記半導体基板（１０）のうち前記一面側から電極層（１１、１２）を構成する不純物をイオン注入する工程と、
前記半導体基板（１０）の前記一面側からレーザを照射してレーザアニールを行うことにより前記不純物を活性化させて前記フィールドストップ層（１３）および前記電極層（１１、１２）を形成する工程と、を有し、
前記半導体基板（１０）をレーザアニールする工程では、レーザを発振する複数のレーザ光源を用いて行い、第１レーザ光源から発振されるレーザとして前記半導体基板（１０）のうち電極層形成予定領域に吸収される波長を有するレーザを用い、第２レーザ光源から発振されるレーザとして前記半導体基板（１０）のうち前記フィールドストップ層形成予定領域に吸収される波長を有するレーザを用い、前記半導体基板（１０）に、前記フィールドストップ層（１３）を構成する前記不純物を活性化させて前記フィールドストップ層（１３）を形成すると共に、前記半導体基板（１０）のうち前記電極層形成予定領域を溶融させた後再結晶化させることにより前記電極層（１１、１２）を構成する前記不純物を活性化させて前記電極層（１１、１２）を形成することを特徴とする半導体装置の製造方法。
【請求項８】
前記第１、第２レーザ光源から発振されるレーザがＣＷレーザもしくはパルスレーザであるか、前記第１、第２レーザ光源から発振されるレーザのうち一方のレーザがパルスレーザであり、他方のレーザがＣＷレーザであることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記半導体基板（１０）を用意する工程の後に、前記半導体基板（１０）の内部にライフタイム層を形成する工程を含んでいることを特徴とする請求項１ないし８のいずれか１つに記載の半導体装置の製造方法。
【請求項１０】
半導体基板（１０）と、
前記半導体基板（１０）の一面に備えられた電極層（１１、１２）と、
前記電極層（１１、１２）を挟んで前記半導体基板（１０）における前記一面と反対側に備えられたフィールドストップ層（１３）と、を備えた半導体装置であって、
前記フィールドストップ層（１３）は、前記半導体基板（１０）に不純物がイオン注入された後前記半導体基板（１０）をレーザアニールして前記不純物を活性化させることにより形成され、
前記電極層（１１、１２）は、前記半導体基板（１０）に不純物がイオン注入された後前記半導体基板（１０）をレーザアニールし、前記半導体基板（１０）のうち前記電極層形成予定領域を溶融させた後に再結晶化することにより前記電極層（１１、１２）を構成する前記不純物を活性化させて形成され、前記電極層（１１、１２）の不純物濃度が前記半導体基板（１０）の前記一面から前記電極層（１１、１２）のうち前記不純物をイオン注入したときのピーク濃度となる領域に向かって高くなっていくことを特徴する半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板に不純物をイオン注入により導入し、導入された不純物をレーザアニールにより活性化させて電極層およびフィールドストップ層を構成した半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
従来より、トレンチゲート構造を備えた絶縁ゲートバイポーラトランジスタ（以下、ＩＧＢＴという）が知られている。このようなＩＧＢＴは、ドリフト層としてのｎ−型基板の表層部にｐ型ベース層が形成され、ｐ型ベース層の表層部にｎ＋型ソース領域が形成されている。そして、ｎ＋型ソース領域およびｐ型ベース層を貫通してｎ−型基板に達するようにトレンチが形成され、トレンチには絶縁膜を介してゲート電極が配置されている。また、ｎ−型基板の裏面にはｐ＋型コレクタ層が形成されており、ｐ＋型コレクタ層を挟んでｎ−型基板の裏面と反対側にフィールドストップ層が形成されている。そして、ｎ−型基板のうち表面側にはエミッタ電極が備えられ、裏面側にはコレクタ電極が備えられている。
【０００３】
このようなＩＧＢＴの製造方法として、例えば、特許文献１に次のような製造方法が開示されている。まず、ｎ−型基板に対して所望の半導体製造プロセスを行うことにより、ｐ型ベース層、ｎ＋型ソース領域、ゲート電極およびエミッタ電極等を形成する。その後、ｎ−型基板に対して、フィールドストップ層を構成するリンイオンおよびｐ＋型コレクタ層を構成するボロンイオンをイオン注入し、パルスレーザを発振する複数のレーザ発信器を用いてｎ−型基板をレーザアニールすることにより、リンイオンおよびボロンイオンを活性化させてフィールドストップ層およびｐ＋型コレクタ層を形成する。
【０００４】
具体的には、レーザアニールを行う工程では、一つのレーザ発振器から発振されたパルスレーザがｎ−型基板の局所領域を照射する強度と、別のレーザ発振器から発振されたパルスレーザがこの局所領域を照射する強度との合計が０．５〜２．５Ｊ／ｃｍ２になるようにして行われている。また、一つのレーザ発信器から発振されたパルスレーザがｎ−型基板の局所領域を照射するタイミングと、別のレーザ発振器から発振されたパルスレーザがこの局所領域を照射するタイミングとの時間差を７００ｎｓｅｃ以下になるようにして行われている。なお、これらのレーザ発振器から発振されるパルスレーザは、半値幅が１００ｎｓｅｃとされ、周波数が１ＫＨｚとされている。
【０００５】
このような製造方法では、パルスレーザを照射するタイミングをずらしていることでｎ−型基板の表面から深い位置まで加温することができるレーザの照射時間を確保することができ、ｐ＋型コレクタ層とフィールドストップ層とを同時に形成することができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−１２３３００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記特許文献１の製造方法では、本発明者らが検討をしたところ、次のような問題が発生することを確認した。
【０００８】
まず、パルスレーザの合計強度を０．５Ｊ／ｃｍ２とした場合には、ｐ＋型コレクタ層およびフィールドストップ層を構成する不純物の活性化率が低くなりＩＧＢＴのオン電圧が高くなるという問題がある。
【０００９】
また、ｐ＋型コレクタ層を構成する不純物のドーズ量が多い、例えば、ドーズ量として５×１０１６／ｃｍ２の不純物をイオン注入する場合には次のような問題が起こることを確認した。すなわち、ｎ−型基板の局所領域を照射するパルスレーザの合計強度を０．５〜２．５Ｊ／ｃｍ２とした場合には、ドーズ量を多くしてｐ＋型コレクタ層を構成する不純物が多くなるとパルスレーザのエネルギーがｐ＋型コレクタ層で吸収されやすくなり、熱がフィールドストップ層に伝達されにくくなるため、フィールドストップ層を構成する不純物の活性化率が低くなるということを確認した。したがって、フィールドストップ層を構成する不純物の活性化率が低い場合には、ＩＧＢＴのオン電圧が上昇するという問題がある。
【００１０】
また、本発明者らは、一つのレーザ発信器から発振されたパルスレーザがｎ−型基板の局所領域を照射するタイミングと、別のレーザ発振器から発振されたパルスレーザがこの局所領域を照射するタイミングとの時間差を７００ｎｓｅｃ以下としてＩＧＢＴを構成する場合には、例えば、時間差が７００ｎｓｅｃのときには、次のような問題が起こることを確認した。すなわち、時間差を７００ｎｓｅｃとしたときには、ｎ−型基板のうちｐ＋型コレクタ層形成予定領域を加熱する時間が長くなり、ｐ＋型コレクタ層を構成する不純物がｐ＋型コレクタ層形成予定領域を超えて拡散してしまうのでｐ＋型コレクタ層とフィールドストップ層とのジャンクション位置が変化してしまうことを確認した。したがって、ＩＧＢＴの特性が変化することになり、所望の特性を備えたＩＧＢＴを製造することができないという問題がある。
【００１１】
また、上記問題はＩＧＢＴに限定されるものではなく、例えば、電極層とフィールドストップ層とを備えたダイオードを製造する際にも同様に発生する問題である。
【００１２】
本発明は上記点に鑑みて、オン電圧を低減させることができる半導体装置およびその製造方法を提供することを第１の目的とし、半導体装置の特性変化を抑制することができる半導体装置の製造方法を提供することを第２の目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するため、本発明者らは、まず、パルスレーザを発振する第１、第２レーザ光源を用いて、電極層およびフィールドストップ層を構成する不純物が注入された半導体基板に対して第１、第２レーザ光源から発振されるパルスレーザのエネルギーを変化させてレーザアニールを行い、フィールドストップ層および電極層を備えた半導体装置を製造する実験を行った。図６は、第１、第２レーザ光源から発振されるパルスレーザのエネルギーと半導体装置の抵抗との関係を示す図である。なお、実験は、電極層を構成する不純物のドーズ量を５×１０１６／ｃｍ２として行っている。
【００１４】
図６に示されるように、第１、第２レーザ光源から発振されるパルスレーザのエネルギーが１．６Ｊ／ｃｍ２のときには、フィールドストップ層は不純物が活性化することにより形成され、電極層は、半導体基板のうち電極層形成予定領域が溶融して不純物が活性化すると共に拡散した後に再結晶化することにより形成されたため、抵抗が低くなっている。また、第１、第２レーザ光源から発振されるパルスレーザのエネルギーが２．５Ｊ／ｃｍ２を超えるエネルギーでは、半導体基板のうちパルスレーザを照射した領域が昇華（アブレーション）を起こして欠損したため、抵抗値が急激に高くなっている。
【００１５】
したがって、請求項１に記載の発明では、シリコンを主成分とする半導体基板（１０）を用意する工程と、半導体基板（１０）のうち一面側からフィールドストップ層（１３）を構成する不純物をイオン注入する工程と、フィールドストップ層（１３）を構成する不純物をイオン注入する工程を行った後、半導体基板（１０）のうち該一面側から電極層（１１、１２）を構成する不純物をイオン注入する工程と、半導体基板（１０）の該一面側からパルスレーザを照射してレーザアニールを行うことにより不純物を活性化させてフィールドストップ層（１３）および電極層（１１、１２）を形成する工程と、を有し、以下の点を特徴としている。
【００１６】
すなわち、半導体基板（１０）をレーザアニールする工程では、パルスレーザを発振する複数のレーザ光源を用いて行い、第１レーザ光源から発振されるパルスレーザが半導体基板（１０）の局所領域を照射するタイミングと、第２レーザ光源から発振されるパルスレーザが同じ局所領域を照射するタイミングとの間に時間差を設定し、第１、第２レーザ光源から発振されるパルスレーザのエネルギーを１．６〜２．４Ｊ／ｃｍ２とし、半導体基板（１０）に、フィールドストップ層（１３）を構成する不純物を活性化させてフィールドストップ層（１３）を形成すると共に、半導体基板（１０）のうち電極層形成予定領域を溶融させた後再結晶化させることにより電極層（１１、１２）を構成する不純物を活性化させて電極層（１１、１２）を形成することを特徴としている。
【００１７】
このような半導体装置の製造方法では、第１、第２レーザ光源から発振されるパルスレーザのエネルギーを１．６〜２．４Ｊ／ｃｍ２としている。このため、ドーズ量を５×１０１６／ｃｍ２とした場合でも、半導体基板（１０）に、フィールドストップ層形成予定領域に注入された不純物を活性化させることによりフィールドストップ層（１３）を形成することができ、半導体基板（１０）のうち電極層形成予定領域を溶融させた後再結晶化させることにより電極層（１１、１２）を構成する不純物を活性化させて電極層（１１、１２）を形成することができる。したがって、従来の半導体装置の製造方法よりも確実に半導体装置のオン電圧を低減させることができる。
【００１８】
また、図７は、第１レーザ光源から発振されるパルスレーザが半導体基板の局所領域を照射するタイミングと第２レーザ光源から発振されるパルスレーザがこの局所領域を照射するタイミングとの時間差と、電極層とフィールドストップ層とのジャンクション位置との関係を示す図である。なお、図７では、パルスレーザのエネルギーとして、半導体基板のうち電極層形成予定領域を溶融して不純物を拡散させた後に再結晶化することにより電極層を形成することのできるエネルギーを用いている。図７に示されるように、第１レーザ光源から発振されるパルスレーザと第２レーザ光源から発振されるパルスレーザとの時間差が６００ｎｓｅｃ以上の場合には、電極層を構成する不純物の拡散が大きくなり、電極層とフィールドストップ層とのジャンクション位置が変化して半導体基板の該一面からの距離が長くなっている。
【００１９】
したがって、請求項２または３に記載の発明では、半導体基板（１０）をレーザアニールする工程を、第１レーザ光源から発振されるパルスレーザが半導体基板（１０）の局所領域を照射するタイミングと、第２レーザ光源から発振されるパルスレーザが同じ局所領域を照射するタイミングとの間の時間差を６００ｎｓｅｃ以下として行うことを特徴としている。
【００２０】
このような半導体装置の製造方法によれば、時間差を６００ｎｓｅｃ以下になるようにしているので、電極層（１１、１２）を構成する不純物が半導体型基板（１０）のうち電極層形成予定領域を超えて拡散することを防止することができ、電極層（１１、１２）とフィールドストップ層（１３）とのジャンクション位置が変化することを防止することができる。したがって、所望の電極層（１１、１２）とフィールドストップ層（１３）とのジャンクション位置を備えた半導体装置を製造することができ、半導体装置の特性が変化することを抑制することができる。
【００２１】
また、請求項４に記載の発明のように、フィールドストップ層（１３）を構成する不純物をイオン注入する工程ではドーズ量を１×１０１４／ｃｍ２以下として行い、電極層（１１、１２）を構成する不純物をイオン注入する工程ではドーズ量を５×１０１６／ｃｍ２以下として行うことができる。
【００２２】
さらに、請求項５に記載の発明では、半導体基板（１０）をレーザアニールする工程では、レーザを発振する単一のレーザ光源を用いて行い、半導体基板（１０）に、フィールドストップ層（１３）を構成する不純物を活性化させてフィールドストップ層（１３）を形成すると共に、半導体基板（１０）のうち電極層形成予定領域を溶融させた後再結晶化させることにより電極層（１１、１２）を構成する不純物を活性化させて電極層（１１、１２）を形成することを特徴としている。
【００２３】
また、請求項６に記載の発明では、半導体基板（１０）をレーザアニールする工程では、ＣＷレーザを発振する複数のレーザ光源を用いて行い、レーザ光源から発振されるＣＷレーザの波長をそれぞれ同じ波長とし、半導体基板（１０）に、フィールドストップ層（１３）を構成する不純物を活性化させてフィールドストップ層（１３）を形成すると共に、半導体基板（１０）のうち電極層形成予定領域を溶融させた後再結晶化させることにより電極層（１１、１２）を構成する不純物を活性化させて電極層（１１、１２）を形成することを特徴としている。
【００２４】
そして、請求項７に記載の発明では、半導体基板（１０）をレーザアニールする工程では、レーザを発振する複数のレーザ光源を用いて行い、第１レーザ光源から発振されるレーザとして半導体基板（１０）のうち電極層形成予定領域に吸収される波長を有するレーザを用い、第２レーザ光源から発振されるレーザとして半導体基板（１０）のうちフィールドストップ層形成予定領域に吸収される波長を有するレーザを用い、半導体基板（１０）に、フィールドストップ層（１３）を構成する不純物を活性化させてフィールドストップ層（１３）を形成すると共に、半導体基板（１０）のうち電極層形成予定領域を溶融させた後再結晶化させることにより電極層（１１、１２）を構成する不純物を活性化させて電極層（１１、１２）を形成することを特徴としている。
【００２５】
この場合、例えば、請求項８に記載の発明のように、第１、第２レーザ光源から発振されるレーザをＣＷレーザもしくはパルスレーザとするか、第１、第２レーザ光源から発振されるレーザのうち一方のレーザをパルスレーザとし、他方のレーザをＣＷレーザとすることができる。
【００２６】
また、請求項９に記載の発明のように、半導体基板（１０）を用意する工程の後に、半導体基板（１０）の内部にライフタイム層を形成する工程を含むこともできる。
【００２７】
さらに、請求項１０に記載の発明では、半導体基板（１０）と、半導体基板（１０）の一面に備えられた電極層（１１、１２）と、電極層（１１、１２）を挟んで半導体基板（１０）における該一面と反対側に備えられたフィールドストップ層（１３）と、を備えた半導体装置であって、フィールドストップ層（１３）を、半導体基板（１０）に不純物をイオン注入した後半導体基板（１０）をレーザアニールして不純物を活性化させることにより形成し、電極層（１１、１２）を、半導体基板（１０）に不純物をイオン注入した後半導体基板（１０）をレーザアニールし、半導体基板（１０）のうち電極層形成予定領域を溶融させた後に再結晶化することにより電極層（１１、１２）を構成する不純物を活性化させて形成し、電極層（１１、１２）の不純物濃度が半導体基板（１０）の該一面から電極層（１１、１２）のうち不純物をイオン注入したときのピーク濃度となる領域に向かって高くなっていくことを特徴としている。
【００２８】
このような半導体装置によれば、電極層（１１、１２）を不純物濃度が半導体基板（１０）の該一面から電極層（１１、１２）のうち不純物をイオン注入したときのピーク濃度となる領域に向かって高くなっており、電極層（１１、１２）を溶融して再結晶化させることなく、不純物を活性化させるのみで構成した半導体装置と比較して、半導体基板（１０）の裏面における不純物濃度を高くすることができる。したがって、電極層（１１、１２）に電極を備えて半導体装置を構成した際に、コンタクト抵抗を低減させることができ、半導体装置のオン電圧を低減することができる。
【００２９】
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【図面の簡単な説明】
【００３０】
【図１】本発明の第１実施形態にかかる半導体装置の断面構成を示す図である。
【図２】図１に示す半導体装置の製造工程を示す断面図である。
【図３】図１に示すｐ＋型コレクタ層およびｎ＋型カソード層の不純物濃度とｎ−型基板の裏面からの距離を示した図である。
【図４】本発明の他の実施形態にかかる半導体装置の断面構成を示す図である。
【図５】本発明の他の実施形態にかかる半導体装置の断面構成を示す図である。
【図６】第１、第２レーザ光源から発振されるパルスレーザのエネルギーと半導体装置の抵抗との関係を示す図である。
【図７】第１、第２レーザ光源から発振されるパルスレーザが半導体基板を照射するタイミングの時間差と、電極層とＦＳ層とのジャンクション位置との関係を示す図である。
【発明を実施するための形態】
【００３１】
（第１実施形態）
本発明の第１実施形態について説明する。図１は本実施形態の半導体装置の製造方法を適用して製造された半導体装置の断面構成を示す図である。
【００３２】
図１に示されるように、本実施形態の半導体装置は、フリーホイールダイオード（以下、ＦＷＤという）として機能するＦＷＤ形成領域とＩＧＢＴとして機能するＩＧＢＴ形成領域とを備えたＲＣ（Reverse Conducting）−ＩＧＢＴである。図１に示される半導体装置は、ＲＣ−ＩＧＢＴが複数形成されたｎ−型基板１０がチップ単位に分割されることにより構成されている。
【００３３】
図１に示されるように、本発明のシリコンを主成分とする半導体基板に相当し、ドリフト層としてのｎ−型基板１０の裏面には、本発明の電極層に相当するｐ＋型コレクタ層１１およびｎ＋型カソード層１２が形成されている。さらに、ｎ−型基板１０には、ｐ＋型コレクタ層１１およびｎ＋型カソード層１２を挟んでｎ−型基板１０の裏面と反対側にフィールドストップ層（以下、ＦＳ層という）１３が形成されている。
【００３４】
また、ｎ−型基板１０の表層部には、ｐ型ベース領域１４が形成されている。そして、このｐ型ベース領域１４を貫通してｎ−型基板１０まで達するように、複数個のゲート用トレンチ１５が形成され、このゲート用トレンチ１５によってｐ型ベース領域１４が複数個に分離されている。具体的には、ゲート用トレンチ１５は複数所定のピッチ（間隔）で形成されており、例えば、図１の奥行き方向（紙面垂直方向）において各ゲート用トレンチ１５が平行に延設されたストライプ構造、もしくは並行に延設されたのちその先端部において引き回されることで環状構造とされている。
【００３５】
隣接するゲート用トレンチ１５によってｐ型ベース領域１４が複数に分割され、分割された各ｐ型ベース領域１４の表層部において、ゲート用トレンチ１５の側面に接するようにｎ＋型エミッタ領１６が形成されていると共に、ゲート用トレンチ１５の側面から離間した位置にボデーｐ層１７が形成されている。ｎ＋型エミッタ領域１６は、ｐ型ベース領域１４の最表面に形成されることで露出させられており、ボデーｐ層１７は、ｎ＋型エミッタ領域１６よりも深い位置に形成されている。そして、これらｎ＋型エミッタ領域１６とボデーｐ層１７は十分にｐ型ベース領域１４よりも高濃度とされている。
【００３６】
ｎ＋型エミッタ領域１６は、ｎ−型基板層１０よりも高不純物濃度で構成され、ｐ型ベース領域１４内において終端しており、かつ、ゲート用トレンチ１５の側面に接するように配置されている。より詳しくは、ゲート用トレンチ１５の長手方向に沿って棒状に延設され、ゲート用トレンチ１５の先端よりも内側で終端した構造とされている。
【００３７】
各ゲート用トレンチ１５内は、各ゲート用トレンチ１５の内壁表面を覆うように形成されたゲート絶縁膜１８と、このゲート絶縁膜１８の表面に形成されたドープトＰｏｌｙ−Ｓｉ等により構成されるゲート電極１９とにより埋め込まれている。
【００３８】
これらのうち、ゲート電極１９は、図１とは別断面において互いに電気的に接続され、層間絶縁膜２０上に形成されたドープトＰｏｌｙ−Ｓｉ層（図示せず）などを通じてゲート配線（図示せず）に電気的に接続されている。
【００３９】
また、ＩＧＢＴ形成領域およびＦＷＤ形成領域に形成されたゲート用トレンチ１５とは異なる位置、具体的には各ゲート用トレンチ１５の間には、コンタクト用トレンチ２１が形成されている。このコンタクト用トレンチ２１は、ゲート用トレンチ１５よりも浅く、かつ、ｎ＋型エミッタ領域１６およびボデーｐ層１７を貫通してボデーｐ層１７の下方に位置しているｐ型ベース領域１４に達する深さとされている。
【００４０】
また、層間絶縁膜２０やｎ＋型エミッタ領域１６の表面上およびコンタクト用トレンチ２１内を埋め込むように上部電極２２が形成されている。この上部電極２２は、ＩＧＢＴにおけるエミッタ電極として機能すると共に、ＦＷＤにおけるアノード電極として機能するものであり、ｎ＋型エミッタ領域１６に電気的に接続されていると共に、コンタクト用トレンチ２１を通じてボデーｐ層１７およびｐ型ベース領域１４とも電気的に接続されている。上部電極２２は、例えばＡｌにて構成されており、不純物濃度が高濃度であるｎ＋型エミッタ領域１６およびボデーｐ層１７とはオーミック接触させられ、不純物濃度が低濃度であるｐ型ベース領域１４とはショットキー接触させられている。
【００４１】
さらに、ｐ＋型コレクタ層１１およびｎ＋型カソード層１２の裏面側には、下部電極２３が形成されている。この下部電極２３は、ＩＧＢＴにおけるコレクタ電極として機能すると共に、ＦＷＤにおけるカソード電極として機能するものであり、ｐ＋型コレクタ層１１およびｎ＋型カソード層１２に対して共にオーミック接触させられている。
【００４２】
また、ＩＧＢＴ形成領域に形成されたｐ＋型コレクタ層１１およびＦＷＤ形成領域に形成されたｎ＋型カソード層１２の不純物濃度の分布は次のような分布とされている。すなわち、ｐ＋型コレクタ層１１およびｎ＋型カソード層１２の不純物濃度は、ｎ−型基板１０の裏面から不純物をイオン注入したときのピーク濃度となる領域に向かって高くなっていくように構成されている。
【００４３】
このような半導体装置は次のように製造される。図２は、本実施形態の半導体装置の製造工程を示す断面図である。
【００４４】
まず、図２（ａ）に示されるように、シリコンを主成分とするｎ−型基板１０を用意し、ｎ−型基板１０の表面側に、ｐ型ベース領域１４やｎ＋型エミッタ領域１６およびボデーｐ層１７の形成工程を行う。そして、ｎ−型基板１０にゲート用トレンチ１５を形成し、このゲート用トレンチ１５内にゲート絶縁膜１８およびゲート電極１９を形成することでトレンチゲート構造を構成する。続いて、層間絶縁膜２０の形成工程やコンタクト用トレンチ２１の形成工程を行うと共に上部電極１１を形成する。
【００４５】
その後、図２（ｂ）に示されるように、ｎ−型基板１０の裏面側から、ＦＳ層１３のピーク濃度が５×１０１８／ｃｍ３以下となるように、ドーズ量を１×１０１４／ｃｍ２以下として、例えば、リンイオンをｎ−型基板１０のうちＦＳ層形成予定領域にイオン注入する。続いて、ｎ−型基板１０の裏面側から、ｐ＋型コレクタ層１１およびｎ＋型カソード層１２のピーク濃度が１×１０２１／ｃｍ３以下となるように、ドーズ量を５×１０１６／ｃｍ２以下として、例えば、ボロンイオンおよびリンイオンをそれぞれｎ−型基板１０のうちｐ＋型コレクタ層形成予定領域およびｎ＋型カソード層形成予定領域にイオン注入する。
【００４６】
次に、図２（ｃ）に示されるように、ｎ−型基板１０の裏面側からレーザを照射してレーザアニールを行うことにより、ｎ−型基板１０に、ｐ＋型コレクタ層１１、ｎ＋型カソード層１２およびＦＳ層１３を形成する。具体的には、次のようにレーザアニールが行われている。
【００４７】
すなわち、レーザアニールは、パルスレーザを発振する第１、第２レーザ光源と、それぞれのレーザ光源に接続されているレーザコントローラと、第１、第２レーザ光源から出力されたレーザを集光するレーザ結合器とを備えたレーザアニール装置を用いて行われている。
【００４８】
そして、第１、第２レーザ光源から発振されるパルスレーザのエネルギーが１．６〜２．５Ｊ／ｃｍ２となり、第１レーザ光源から発振されたパルスレーザがｎ−型基板１０のうち局所領域を照射するタイミングと、第２レーザ光源から発振されたパルスレーザがこの局所領域を照射するタイミングとの時間差が６００ｎｓｅｃ以下となるようにレーザコントローラにより調整してｎ−型基板１０をレーザアニールしている。なお、第１、第２レーザ光源から発振されるパルスレーザは、半値幅が１０〜１２００ｎｓｅｃ、周期が１〜１０ＫＨｚとされている。
【００４９】
このような条件でレーザアニールを行うことにより、ｎ−型基板１０に、ＦＳ層形成予定領域に注入されたリンイオンを活性化させることによりＦＳ層１３を形成する。また、ｎ−型基板１０に、ｎ−型基板１０のうちｐ＋型コレクタ層形成予定領域およびｎ＋型カソード層形成予定領域を溶融して再結晶化させることにより、ｐ＋型コレクタ層形成予定領域およびｎ＋型カソード層形成予定領域に注入されたリンイオンおよびボロンイオンを活性化せてｐ＋型コレクタ層１１およびｎ＋型カソード層１２を形成する。その後、ｐ＋型コレクタ層１１上およびｎ＋型カソード層１２上に下部電極２３を配置し、ｎ−型基板１０をチップ単位に分割することにより本実施形態の半導体装置が製造される。
【００５０】
なお、本実施形態では、ｎ−型基板１０には複数のＲＣ−ＩＧＢＴ形成予定領域が備えられている。そして、レーザアニールを行う工程では、第１、第２レーザ光源から発振されたパルスレーザをＲＣ−ＩＧＢＴ形成予定領域のそれぞれに対して順番に走査し、各ＲＣ−ＩＧＢＴ形成予定領域に対してレーザアニールを行うことによりｐ＋型コレクタ層１１、ｎ＋型カソード層１２およびＦＳ層１３をそれぞれ形成している。また、本実施形態では、ｎ−型基板１０に備えられた一つのＲＣ−ＩＧＢＴ形成予定領域が本発明の局所領域に相当している。
【００５１】
このような半導体装置の製造方法では、ｎ−型基板１０に、ｎ−型基板１０のうちｐ＋型コレクタ層形成予定領域およびｎ＋型カソード層形成予定領域を溶融して再結晶化させることにより、ｐ＋型コレクタ層形成予定領域およびｎ＋型カソード層形成予定領域に注入された不純物を活性化せてｐ＋型コレクタ層１１およびｎ＋型カソード層１２を形成している。このとき、ｐ＋型コレクタ層１１およびｎ＋型カソード層１２を構成する不純物は、ｎ−型基板１０のうち溶融している部分において拡散しやすくなり、ｎ−型基板１０の裏面における不純物濃度を従来の半導体装置より高くすることができる。
【００５２】
図３は、ｐ＋型コレクタ層１１およびｎ＋型カソード層１２の不純物濃度とｎ−型基板１０の裏面からの距離を示した図である。図３中の実線が本実施形態の半導体装置の製造方法により製造された半導体装置における不純物濃度の推移を示したものであり、図３中の波線がｐ＋型コレクタ層１１を溶融して再結晶化させることなく、不純物を活性化させるのみで構成した従来の半導体装置における不純物濃度の推移を示したものである。また、図３中の一点鎖線Ａは、不純物をｎ−型基板１０にイオン注入したときのピーク濃度となる深さを示している。
【００５３】
図３に示されるように、本実施形態の製造方法により製造された半導体装置では、不純物濃度を、ｎ−型基板１０の裏面からｐ＋型コレクタ層１１およびｎ＋型カソード層１２のうち不純物をイオン注入したときのピーク濃度となる領域に向かって高くすることができる。このため、ｐ＋型コレクタ層１１を溶融して再結晶化させることなく、不純物を活性化させるのみで構成する従来の半導体装置と比較して、ｎ−型基板１０の裏面における不純物濃度を高くすることができ、ｐ＋型コレクタ層１１およびｎ＋型カソード層１２と下部電極２３とのコンタクト抵抗を減少させることができるため、半導体装置のオン電圧を低減することができる。
【００５４】
また、このような半導体装置の製造方法では、第１、第２レーザ光源から発振されるパルスレーザのエネルギーを１．６〜２．４Ｊ／ｃｍ２としている。このため、ドーズ量を５×１０１６／ｃｍ２とした場合でも、ｎ−型基板１０に、ＦＳ層形成予定領域に注入された不純物を活性化させることによりＦＳ層１３を形成することができる。また、ｎ−型基板１０に、ｐ＋型コレクタ層形成予定領域およびｎ＋型カソード層形成予定領域を溶融して再結晶化させることにより、ｐ＋型コレクタ層形成予定領域およびｎ＋型カソード層形成予定領域に注入された不純物を活性化せてｐ＋型コレクタ層１１およびｎ＋型カソード層１２を形成することができる。したがって、従来の半導体装置の製造方法よりも確実にオン電圧を低減させることができる。
【００５５】
さらに、第１レーザ光源から発振されたパルスレーザがｎ−型基板１０の局所領域を照射するタイミングと、第２レーザ光源から発振されたパルスレーザがこの局所領域を照射するタイミングとの時間差を６００ｎｓｅｃ以下になるようにしているので、ｐ＋型コレクタ層１１およびｎ＋型カソード層１２を構成する不純物がｎ−型基板１０のうちｐ＋型コレクタ層形成予定領域およびｎ＋型カソード層形成予定領域を超えて拡散することを防止することができ、ｐ＋型コレクタ層１１とｎ＋型カソード層１２とのジャンクション位置が変化することを防止することができる。  
【００５６】
また、ＦＳ層１３を構成する不純物がｐ＋型コレクタ層形成予定領域およびｎ＋型カソード層形成予定領域を過剰に通過すると、この不純物がｐ＋型コレクタ層形成予定領域およびｎ＋型カソード層形成予定領域に注入された状態になる可能性が高くなり、特にｐ＋型コレクタ層形成予定領域ではＦＳ層１３と注入されるイオン種が異なるため不純物の活性化率が低くなることになる。このため、本実施形態では、ＦＳ層１３を構成する不純物のドーズ量を１×１０１４／ｃｍ２以下とし、ｐ＋型コレクタ層１１を構成する不純物の活性化率が低下することを抑制している。
【００５７】
さらに、上記図３中の破線で示したｐ＋型コレクタ層１１を溶融して再結晶化させることなく、不純物を活性化させるのみで構成した半導体装置よりｎ−型基板１０の裏面における不純物濃度を高くするために次のような方法も考えられる。例えば、ｐ＋型コレクタ層形成予定領域およびｎ＋型カソード層形成予定領域に不純物をイオン注入する際に、加速電圧を変化しながら不純物をイオン注入し、不純物が注入される深さを適宜変更しながら行う方法が考えられる。また、ｎ−型基板１０の裏面にマスクを配置して不純物が注入される深さを適宜変更しながら行う方法も考えられる。しかしながら、このような方法では、製造工程が増加すると共に複雑になることになるが、本実施形態の半導体装置の方法によれば、製造工程が増加することも複雑になることもなく半導体装置を製造することができる。さらに、本実施形態の製造方法によれば、ｐ＋型コレクタ層１１、ｎ＋型カソード層１２およびＦＳ層１３を同時に形成することができる。
【００５８】
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態の半導体装置の製造方法は、第１実施形態に対して、ｎ−型基板１０をレーザアニールする際に、第１、第２レーザ光源から発振されるレーザを変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
【００５９】
本実施形態の半導体装置の製造方法では、上記図２（ｃ）の工程において、ｎ−型基板１０をレーザアニールする際に次のようなレーザを用いて行っている。すなわち、第１レーザ光源から発振されるレーザとしてｎ−型基板１０のうちｐ＋型コレクタ層形成予定領域およびｎ＋型カソード層形成予定領域に吸収される波長、例えば、５２５ｎｍの波長を有するＣＷ（Continuous Wave）レーザを用い、第２レーザとしてｎ−型基板１０のうちＦＳ層１３に吸収される波長、例えば、７９５ｎｍの波長を有するＣＷレーザを用いて行っている。そして、第１レーザ光源から発振されるＣＷレーザにより、ｎ−型基板１０のうちｐ＋型コレクタ層形成予定領域およびｎ＋型カソード層形成予定領域を溶融させた後再結晶化させることによりｐ＋型コレクタ層１１を構成するリンイオンおよびｎ＋型カソード層１２を構成するボロンイオンを活性化させてｐ＋型コレクタ層１１およびｎ＋型カソード層１２を形成している。また、第２レーザ光源から発振されるＣＷレーザにより、ｎ−型基板１０のうちＦＳ層１３を構成する不純物を活性化させてＦＳ層１３を形成している。
【００６０】
このような半導体装置の製造方法としても、ｐ＋型コレクタ層１１およびｎ＋型カソード層１２をｎ−型基板１０のうちｐ＋型コレクタ層形成予定領域およびｎ＋型カソード層形成予定領域を溶融させた後再結晶化させることにより形成しているので、ｐ＋型コレクタ層１１を溶融して再結晶化させることなく、不純物を活性化させるのみで構成する従来の半導体装置と比較して、ｎ−型基板１０の裏面における不純物濃度を高くすることができる。したがって、このような半導体装置の製造方法では、ｐ＋型コレクタ層１１およびｎ＋型カソード層１２と下部電極２３とのコンタクト抵抗を減少させることができ、半導体装置のオン電圧を低減することができる。
【００６１】
（他の実施形態）
上記各実施形態において、さらに、ＩＧＢＴ形成領域およびＦＷＤ形成領域にライフタイム層を形成する工程を行うこともできる。例えば、図２（ｃ）におけるｎ−型基板１０に、ｐ＋型コレクタ層１１、ｎ＋型カソード層１２およびＦＳ層１３を形成する工程の後に、ｎ−型基板１０の裏面側から電子線照射を行うことで結晶欠陥を誘起し、アニール処理によりこの結晶欠陥を所要量だけ回復させてライフタイム層を形成する工程を行うことができる。また、電子線照射の代わりに、例えば、ヘリウムやプロトンを照射してライフタイム層を形成することもできる。このようにライフタイム層を形成する工程を行うことにより、ＦＷＤの逆回復（リカバリ）時にＦＷＤ形成領域中の過剰キャリアを再結合によって早く消滅させることができるライフタイム層を備えた半導体装置を製造することができる。
【００６２】
上記各実施形態では、第１、第２レーザ光源から発振されるレーザを用いた半導体装置の製造方法を説明したが、例えば、第１、第２レーザ光源から発振されるレーザと異なるレーザを発振するレーザ光源をさらに用いてｎ−型基板１０の局所領域を照射することによりスループットを向上させてもよい。例えば、第１実施形態では、第１、第２レーザ光源から発振されるパルスレーザと異なるＣＷレーザ発振するレーザ光源を加えることでスループットを向上させることができる。この場合は、第１、第２レーザ光源から発振される波長と異なる波長を有するＣＷレーザを用いることが好ましい。
【００６３】
また、上記各実施形態では、半導体装置としてＲＣ−ＩＧＢＴを例に挙げて説明したが、もちろんこれに限定されるものではなく、例えば、半導体装置としてＦＳ層１３を備えたＩＧＢＴを構成することもできる。
【００６４】
さらに、上記第１実施形態では、第１、第２レーザ光源から発振されるレーザを用いた半導体装置の製造方法を説明したが、例えば、第１レーザ光源から発振されるパルスレーザのみを用いて、ｎ−型基板１０に、ＦＳ層形成予定領域に注入されたリンイオンを活性化させることによりＦＳ層１３を形成し、ｐ＋型コレクタ層形成予定領域およびｎ＋型カソード層形成予定領域を溶融して再結晶化させることにより、ｐ＋型コレクタ層形成予定領域およびｎ＋型カソード層形成予定領域に注入されたボロンイオンおよびリンイオンを活性化せてｐ＋型コレクタ層１１およびｎ＋型カソード層１２を形成することもできる。さらに、第１レーザ光源から発振されるレーザをＣＷレーザとし、このＣＷレーザのみを用いる半導体装置の製造方法とすることもできる。
【００６５】
また、上記第２実施形態では、レーザアニールを行う工程において、第１レーザ光源から出力されるレーザおよび第２レーザ光源から出力されるレーザとしてＣＷレーザを用いる方法を説明したが、例えば、第１、第２レーザ光源から発振されるレーザをパルスレーザとしてもよいし、第１、第２レーザ光源から発振されるレーザのうち、一方のレーザをパルスレーザとすると共に、他方のレーザをＣＷレーザとすることもできる。
【００６６】
さらに、図２（ｃ）の工程において、第１、第２レーザ光源から発振されるレーザを同じ波長を有するＣＷレーザとして、ｎ−型基板１０に、ｐ＋型コレクタ層１１、ｎ＋型カソード層１２およびＦＳ層１３を形成することもできる。
【００６７】
また、上記各実施形態で説明した半導体装置の製造方法を適用して他の半導体装置を製造することもできる。例えば、図４は、上記第１実施形態の半導体装置の製造方法を適用して製造された他の実施形態にかかる半導体装置の断面構成を示す図である。
【００６８】
図４に示されるように、ｎ−型基板１０における表層部のうち、ＦＷＤ形成領域とは異なる位置であって、ｐ型ベース領域１４が形成されていない領域に、ｐ型領域２４が形成されている。また、上部電極２２は、ｎ＋型エミッタ領域１６、ボデーｐ層１７およびｐ型ベース領域１４と電気的に接続されていると共に、ｐ型領域２４とも電気的に接続されている。したがって、このような半導体装置では、ｐ型領域２４、ｎ−型基板１０およびｎ＋型カソード層１２により、第２ＦＷＤ形成領域が併設された構成とされている。
【００６９】
このような半導体装置では、上記各実施形態で説明した半導体装置と比較して、第２ＦＷＤ形成領域が併設されているため、電流容量を向上させることができる。また、このような半導体装置では、ｐ＋型コレクタ層１１がｐ型ベース領域１４の直下に形成され、ｎ＋型カソード層１２がｐ型領域２４の直下に形成されている。したがって、ｐ型ベース領域１４が形成されている部分に備えられているＩＧＢＴとＦＷＤとは、ＦＷＤとしての機能を弱めて主にＩＧＢＴとして機能させることができ、第２ＦＷＤ形成領域に備えられるＦＷＤを主たるＦＷＤとして機能させることができる。以上のように、主としてＩＧＢＴとして機能する部分と主としてＦＷＤとして機能する部分を明確に分離することで、半導体装置の設計が容易になると共に、設計自由度を高めることができる。
【００７０】
さらに、例えば、図５に示すような半導体装置を製造することができる。図５は、上記第１実施形態の半導体装置の製造方法を適用して製造された他の実施形態にかかる半導体装置の断面構成を示す図である。
【００７１】
図５に示されるように、ｎ−型基板１０にコンタクト用トレンチ２１を形成せずに、ｎ−型基板１０の表面において、上部電極２２がボデーｐ層１７と電気的に接続されている構成とすることもできる。
【００７２】
また、もちろん上記図４および図５に示した半導体装置を上記第２実施形態で説明した半導体装置の製造方法を適用して製造することもできる。
【００７３】
さらに、上記各実施形態では、ｎチャネルタイプのＩＧＢＴを例に挙げて説明したが、各部の導電型を反転させたｐチャネルタイプのＩＧＢＴについても本発明を適用することができる。その場合、ＩＧＢＴ形成領域では、コレクタ層１１がｎ＋型となり、ドリフト層を構成する基板１０がｐ−型となり、べース領域１４がｎ型となり、エミッタ領域がｐ＋型となり、ＦＷＤ形成領域では、カソード層１２がｐ＋型となる。
【符号の説明】
【００７４】
１０    ｎ−型基板
１１    ｐ＋型コレクタ層
１２    ｎ＋型カソード層
１３    ＦＳ層
１４    ｐ型ベース領域
１５    ゲート用とレンチ
１６    ｎ＋型エミッタ領域
１７    ボデーｐ層
２１    コンタクト用トレンチ
２２    上部電極
２３    下部電極
【図１】
2010171057.tif 000003
【図２】
2010171057.tif 000004
【図３】
2010171057.tif 000005
【図４】
2010171057.tif 000006
【図５】
2010171057.tif 000007
【図６】
2010171057.tif 000008
【図７】
2010171057.tif 000009