(57)【要約】【課題】  製造工程の削減が可能であり、製造コストの上昇を抑えたチップ内蔵基板及びその製造方法を提供することを目的とする。【解決手段】  半導体チップが搭載された基板を含む複数の基板が積層された構造のチップ内蔵基板であって、最外層に積層された基板の少なくとも一方には貫通孔が形成され、異なる層に積層された基板の配線同士を電気的に接続する電気接続部材の一部分が、前記貫通孔から前記半導体チップが搭載された基板の外部に突出していることを特徴とする。【選択図】図１
2010067623.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップが搭載された基板を含む複数の基板が積層された構造のチップ内蔵基板であって、
最外層に積層された基板の少なくとも一方には貫通孔が形成され、
異なる層に積層された基板の配線同士を電気的に接続する電気接続部材の一部分が、前記貫通孔から前記半導体チップが搭載された基板の外部に突出していることを特徴とするチップ内蔵基板。
【請求項２】
前記電気接続部材は、導電性材料からなるコア部と、
前記コア部の周囲を覆う、はんだ材料からなるコーティング層と、を有することを特徴とする請求項１記載のチップ内蔵基板。
【請求項３】
前記コア部を構成する導電性材料の融点は、前記コーティング層を構成するはんだ材料の融点以上であることを特徴とする請求項２記載のチップ内蔵基板。
【請求項４】
前記貫通孔は、平面視円形状であり、断面視矩形状若しくは断面視台形状であることを特徴とする請求項１乃至３の何れか一項記載のチップ内蔵基板。
【請求項５】
前記コア部は球状であり、前記コア部の直径は、前記貫通孔の最小部の直径以上であることを特徴とする請求項４記載のチップ内蔵基板。
【請求項６】
隣接する層に積層された基板間には、絶縁性を有する封止材が充填されていることを特徴とする請求項１乃至５の何れか一項記載のチップ内蔵基板。
【請求項７】
積層される基板には、半導体基板上に半導体集積回路が形成された構造の基板が含まれていることを特徴とする請求項１乃至６の何れか一項記載のチップ内蔵基板。
【請求項８】
半導体チップが搭載された基板を含む複数の基板が積層された構造のチップ内蔵基板の製造方法であって、
第１の配線が形成された第１の基板と、第２の配線が形成された第２の基板とを準備する第１工程と、
導電性材料からなるコア部と、前記コア部の周囲を覆う、はんだ材料からなるコーティング層と、を有する電気接続部材を準備する第２工程と、
前記第１の基板に貫通孔を形成する第３工程と、
前記コーティング層を構成するはんだ材料を溶融させ、前記第２の基板の前記第２の配線と、前記電気接続部材とを、直接又は他の接続部材を介して電気的に接続する第４工程と、
前記電気接続部材の前記第２の配線と接続された側と反対側を前記第１の基板の前記貫通孔に挿入し、前記電気接続部材の一部分を前記貫通孔から突出させる第５工程と、
前記コーティング層を構成するはんだ材料を溶融させ、前記第１の基板の前記第１の配線と、前記電気接続部材とを電気的に接続する第６工程と、を有することを特徴とするチップ内蔵基板の製造方法。
【請求項９】
更に、前記第２の基板に貫通孔を形成する第７工程と、
他の基板を準備し、前記他の基板に対して、前記第４工程から前記第６工程と同様の工程を繰り返すことにより、前記第２の基板上に前記他の基板を積層する第８工程と、を有することを特徴とする請求項８記載のチップ内蔵基板の製造方法。
【請求項１０】
前記コア部を構成する導電性材料の融点は、前記コーティング層を構成するはんだ材料の融点以上であり、前記コーティング層を構成するはんだ材料を溶融させる際には、前記電気接続部材を、前記コーティング層を構成するはんだ材料の融点以上であり、前記コア部を構成する導電性材料の融点以下である温度に加熱することを特徴とする請求項８又は９記載のチップ内蔵基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップを内蔵するチップ内蔵基板及びその製造方法に関する。
【背景技術】
【０００２】
現在、半導体チップなどの半導体装置を用いた電子機器の高性能化が進められており、基板へ半導体チップを搭載する場合の高密度化や、半導体チップを搭載した基板の小型化、省スペース化等が求められている。このため、半導体チップが埋め込まれた基板、いわゆるチップ内蔵型の配線基板が提案されており、半導体チップを基板に内蔵するための様々な構造が提案されている。
【０００３】
一例を挙げれば、半導体チップを有する第１の基板にはんだボール等の電気接続部材を介して第２の基板を積層し、第１の基板と第２の基板との間を樹脂封止した構造である。他の例を挙げれば、半導体チップを有する第１の基板（半導体パッケージ）にはんだボール等の電気接続部材を介して半導体チップを有する第２の基板（半導体パッケージ）を積層した構造である（所謂パッケージオンパッケージ構造）。これらの例において、はんだボール等の電気接続部材は、第１の基板と第２の基板とを電気的に接続するため、及び／又は、第１の基板と第２の基板との間に所定の間隔を確保するために設けられている。
【特許文献１】国際公開第２００７／０６９６０６号パンフレット
【特許文献２】特開２００３−３４７７２２号公報
【特許文献３】特開２００５−１１６９３２号公報
【特許文献４】特開２０００−１６４７９５号公報
【特許文献５】特開２００１−７７４９７号公報
【特許文献６】特開２００７−２７５０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来から提案されているチップ内蔵基板の構造では、はんだボール等の電気接続部材は第１の基板と第２の基板との間に設けられているため、はんだボール等の電気接続部材とは別に第１の基板及び／又は第２の基板に、はんだボール等の外部接続端子を形成する必要があった。
【０００５】
すなわち、はんだボール等の電気接続部材を形成する工程と、はんだボール等の外部接続端子を形成する工程とが必要であるため製造工程が多くなり、チップ内蔵基板の製造コストが上昇するという問題があった。
【０００６】
本発明は、上記に鑑みてなされたもので、製造工程の削減が可能であり、製造コストの上昇を抑えたチップ内蔵基板及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、第１の発明は、半導体チップが搭載された基板を含む複数の基板が積層された構造のチップ内蔵基板であって、最外層に積層された基板の少なくとも一方には貫通孔が形成され、異なる層に積層された基板の配線同士を電気的に接続する電気接続部材の一部分が、前記貫通孔から前記半導体チップが搭載された基板の外部に突出していることを特徴とする。
【０００８】
第２の発明は、半導体チップが搭載された基板を含む複数の基板が積層された構造のチップ内蔵基板の製造方法であって、第１の配線が形成された第１の基板と、第２の配線が形成された第２の基板とを準備する第１工程と、導電性材料からなるコア部と、前記コア部の周囲を覆う、はんだ材料からなるコーティング層と、を有する電気接続部材を準備する第２工程と、前記第１の基板に貫通孔を形成する第３工程と、前記コーティング層を構成するはんだ材料を溶融させ、前記第２の基板の前記第２の配線と、前記電気接続部材とを電気的に接続する第４工程と、前記電気接続部材の前記第２の配線と接続された側と反対側を前記第１の基板の前記貫通孔に挿入し、前記電気接続部材の一部分を前記貫通孔から突出させる第５工程と、前記コーティング層を構成するはんだ材料を溶融させ、前記第１の基板の前記第１の配線と、前記電気接続部材とを電気的に接続する第６工程と、を有することを特徴とする。
【発明の効果】
【０００９】
本発明によれば、製造工程の削減が可能であり、製造コストの上昇を抑えたチップ内蔵基板及びその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。
【００１１】
〈第１の実施の形態〉
［本発明の第１の実施の形態に係るチップ内蔵基板の構造］
始めに本発明の第１の実施の形態に係るチップ内蔵基板の構造について説明する。図１は、本発明の第１の実施の形態に係るチップ内蔵基板を例示する断面図である。図１を参照するにチップ内蔵基板１０は第１の基板２０と、第２の基板３０と、電気接続部材４１と、絶縁層４２とを有する。
【００１２】
チップ内蔵基板１０は、半導体チップ２７を有する第１の基板２０に第２の基板３０が積層された構造である。チップ内蔵基板１０において、最外層に積層された第１の基板２０及び第２の基板３０のうち、第１の基板２０には貫通孔２１ｘが形成され、第１の基板２０と第２の基板３０とを電気的に接続する電気接続部材４１の一部分が、貫通孔２１ｘからチップ内蔵基板１０の外部に突出している。第１の基板２０と第２の基板３０との間には絶縁層４２が充填されている。以下、チップ内蔵基板１０について詳しく説明する。
【００１３】
第１の基板２０において、コア基板２１の一方の面には配線２２ａが、他方の面には配線２２ｂが形成されている。配線２２ａ及び２２ｂの一部は、コア基板２１を貫通するビアプラグ２３により電気的に接続されている。コア基板２１の材料としては、例えばプリプレグ材（ガラス繊維にエポキシ樹脂などを含浸させた材料）等を用いることができる。コア基板２１の厚さＴ１は、例えば１００μｍとすることができる。配線２２ａ及び２２ｂ、並びにビアプラグ２３の材料としては、例えばＣｕ等を用いることができる。
【００１４】
コア基板２１の一方の面には、配線２２ａを覆うようにソルダーレジスト層２４ａが形成されている。ソルダーレジスト層２４ａは開口部２４ｘ及び２４ｙを有し、開口部２４ｘ及び２４ｙからは配線２２ａの一部が露出している。コア基板２１の他方の面には、配線２２ｂを覆うようにソルダーレジスト層２４ｂが形成されている。ソルダーレジスト層２４ｂは開口部２４ｚを有し、開口部２４ｚからは配線２２ｂの一部が露出している。ソルダーレジスト層２４ａ及び２４ｂの材料としては、例えば感光性樹脂等を用いることができる。
【００１５】
コア基板２１の一方の面には、バンプ２６を有する半導体チップ２７がフリップチップ実装されている。バンプ２６としては、例えばＡｕバンプ等を用いることができる。半導体チップ２７のバンプ２６は、接続層２５を介して配線２２ａと電気的に接続されている。接続層２５の材料としては、例えばＰｂフリーのはんだ（例えばＳｎを含む合金）等を用いることができる。半導体チップ２７とソルダーレジスト層２４ａ等との間には、アンダーフィル樹脂２８が形成され半導体チップ２７下面が封止されている。
【００１６】
コア基板２１には、貫通孔２１ｘが形成されている。貫通孔２１ｘは、例えば円柱状（平面視円形状であり断面視矩形状）とすることができる。貫通孔２１ｘを円柱状とした場合に、コア基板２１の一方の面における貫通孔２１ｘの直径は例えば３９０μｍ、コア基板２１の他方の面における貫通孔２１ｘの直径は例えば３９０μｍとすることができる。ただし、貫通孔２１ｘは円柱状には限定されず、例えばテーパー状（平面視円形状であり断面視台形状）であっても構わない。貫通孔２１ｘをテーパー状とした場合には、コア基板２１の一方の面における貫通孔２１ｘの直径は、コア基板２１の他方の面における貫通孔２１ｘの直径よりも大きくする。
【００１７】
なお、第１の基板２０に実装されるものは半導体チップには限定されず、他の電子部品（例えば、キャパシタ、レジスタ、インダクタ等）でも構わないし、半導体チップに再配線を形成したＣＳＰ（chip size package）でも構わない。又、半導体チップと配線とはフリップチップ実装に限らず、例えばワイヤボンディングで接続しても構わない。
【００１８】
第２の基板３０において、コア基板３１の一方の面には配線３２ａが、他方の面には配線３２ｂが形成されている。配線３２ａ及び３２ｂの一部は、コア基板３１を貫通するビアプラグ３３により電気的に接続されている。コア基板３１の材料としては、例えばプリプレグ材（ガラス繊維にエポキシ樹脂などを含浸させた材料）等を用いることができる。コア基板３１の厚さは、例えば１００μｍとすることができる。配線３２ａ及び３２ｂ、並びにビアプラグ３３の材料としては、例えばＣｕ等を用いることができる。
【００１９】
コア基板３１の一方の面には、配線３２ａを覆うようにソルダーレジスト層３４ａが形成されている。コア基板３１の他方の面には、配線３２ｂを覆うようにソルダーレジスト層３４ｂが形成されている。ソルダーレジスト層３４ｂは開口部３４ｙを有し、開口部３４ｙからは配線３２ｂの一部が露出している。ソルダーレジスト層３４ａ及び３４ｂの材料としては、例えば感光性樹脂等を用いることができる。なお、第２の基板３０の一方の面及び／又は他方の面に、半導体チップや他の電子部品（例えば、キャパシタ、レジスタ、インダクタ等）等を実装しても構わない。
【００２０】
第１の基板２０を構成する配線２２ａ及び２２ｂと、第２の基板３０を構成する配線３２ａ及び３２ｂとは、電気接続部材４１を介して電気的に接続されている。電気接続部材４１は、コア部４１ａ及びコーティング層４１ｂから構成されている。元々は、コーティング層４１ｂはコア部４１ａの周囲を覆うように形成されていたが、第１の基板２０と第２の基板３０とを接合する際に電気接続部材４１が加熱され、コーティング層４１ｂが溶融して図のような形状となったものである。
【００２１】
コア部４１ａは、電気接続部材４１の電気抵抗値を小さくする機能を有するとともに、第１の基板２０と第２の基板３０との間隔を所定の値に維持する機能を有する。コア部４１ａは、例えば球形であり、その直径φ１は、例えば４００μｍとすることができる。コア部４１ａの周囲を覆う、コーティング層４１ｂの（溶融前の）厚さは、例えば３０μｍとすることができる。第１の基板２０と第２の基板３０との間隔を所定の値に維持するために、コア部４１ａの直径φ１は、貫通孔２１ｘの直径（貫通孔２１ｘをテーパー状とした場合には、コア基板２１の他方の面における貫通孔２１ｘの直径）以上に設定する必要がある。
【００２２】
コア部４１ａの材料としては、例えばＣｕ、Ｎｉ等の導電性材料を用いることができる。コーティング層４１ｂの材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等のはんだ材料を用いることができる。なお、第１の基板２０と第２の基板３０とを接合する際に電気接続部材４１が加熱され、コーティング層４１ｂが溶融するが、その際にコア部４１ａは溶融しないようにする必要がある。すなわち、コア部４１ａを構成する導電性材料の融点は、コーティング層４１ｂを構成するはんだ材料の融点よりも高くなければならない。
【００２３】
電気接続部材４１は、第１の基板２０の貫通孔２１ｘに挿入されており、電気接続部材４１の一部分（コア部４１ａを含む）は、第１の基板２０の他方の面に形成されているソルダーレジスト層２４ｂの表面から突出している。例えば、コア基板２１の厚さＴ１を６０μｍ、コア基板２１の他方の面における貫通孔２１ｘの直径を６０μｍとした場合に、突出量Ｔ２は約１００μｍとなる。電気接続部材４１のソルダーレジスト層２４ｂの表面から突出している部分は、例えばマザーボード等と電気的に接続するための外部接続端子として機能する。
【００２４】
第１の基板２０と第２の基板３０との間には、絶縁層４２が充填されている。絶縁層４２の材料としては、例えばフィルム状の熱硬化性絶縁樹脂や、液状の熱硬化性絶縁樹脂等の絶縁性を有する材料を用いることができる。
【００２５】
このように、半導体チップを有する第１の基板と、第２の基板とを積層した構造のチップ内蔵基板において、第１の基板に貫通孔を設ける。そして、貫通孔の最小径よりも直径の大きい電気接続部材を貫通孔に挿入し、第１の基板と第２の基板とを接続するとともに、電気接続部材の一部分を第１の基板から突出させる。これにより、第１の基板と第２の基板とを接続する電気接続部材を外部接続端子としても機能させることができる。又、電気接続部材にコア部を設けたことにより、第１の基板と第２の基板との間隔を所定の値に維持することが可能となり、第１の基板と第２の基板との干渉を避けることができる。
【００２６】
［本発明の第１の実施の形態に係るチップ内蔵基板の製造方法］
続いて本発明の第１の実施の形態に係るチップ内蔵基板の製造方法について説明する。図２〜図５は、本発明の第１の実施の形態に係るチップ内蔵基板の製造工程を例示する図である。図２〜図５において、図１に示すチップ内蔵基板１０と同一構成部分には同一符号を付し、その説明を省略する場合がある。
【００２７】
始めに、図２（ａ）に示す工程では、コア基板２１となる板状の材料を準備する。コア基板２１の材料としては、例えばプリプレグ材（ガラス繊維にエポキシ樹脂などを含浸させた材料）等を用いることができる。コア基板２１の厚さＴ１は、例えば６０μｍとすることができる。そして、コア基板２１に貫通孔２１ｘ及び２１ｙを形成する。貫通孔２１ｘは、例えば円柱状とすることができる。貫通孔２１ｘを円柱状とした場合に、コア基板２１の一方の面における貫通孔２１ｘの直径は例えば３９０μｍ、コア基板２１の他方の面における貫通孔２１ｘの直径は例えば３９０μｍとすることができる。ただし、貫通孔２１ｘは、円柱状には限定されず、例えばテーパー状であっても構わない。貫通孔２１ｘ及び２１ｙは、例えばレ−ザ加工やパンチング加工等により形成することができる。
【００２８】
次いで、図２（ｂ）に示す工程では、コア基板２１の貫通孔２１ｙ内にビアプラグ２３を、コア基板２１の一方の面に配線２２ａを、コア基板２１の他方の面に配線２２ｂを形成する。ビアプラグ２３は、貫通孔２１ｙを充填するように形成される。配線２２ａ及び２２ｂの一部は、ビアプラグ２３により電気的に接続される。配線２２ａ及び２２ｂ、並びにビアプラグ２３の材料としては、例えばＣｕ等を用いることができる。配線２２ａ及び２２ｂは、例えばサブトラクティブ法やセミアディティブ法等により形成することができる。ビアプラグ２３は、例えばめっき法等により形成することができる。
【００２９】
次いで、図２（ｃ）に示す工程では、コア基板２１の一方の面に、配線２２ａを覆うように、開口部２４ｘ及び２４ｙを有するソルダーレジスト層２４ａを形成する。ソルダーレジスト層２４ａは、例えば液状の感光性樹脂等をコア基板２１の一方の面に塗布し、マスクを介して感光性樹脂等を露光し、次いで、露光処理された感光性樹脂等を現像することで形成することができる。開口部２４ｘ及び２４ｙからは配線２２ａの一部が露出している。同様にして、コア基板２１の他方の面に、配線２２ｂを覆うように、開口部２４ｚを有するソルダーレジスト層２４ｂを形成する。開口部２４ｚからは配線２２ｂの一部が露出している。
【００３０】
次いで、図３（ａ）に示す工程では、ソルダーレジスト層２４ａの開口部２４ｘ内に露出する配線２２ａ上に接続層２５を形成する。接続層２５の材料としては、例えばＰｂフリーのはんだ合金等を用いることができる。接続層２５は、配線２２ａ上に、はんだペーストを塗布しリフロー処理することにより得られる。又、配線２２ａ上に、はんだボールを実装しても構わない。
【００３１】
次いで、図３（ｂ）に示す工程では、コア基板２１の一方の面に、バンプ２６を有する半導体チップ２７をフリップチップ実装する。接続層２５とバンプ２６との電気的な接続は、例えば２３０℃に加熱し、接続層２５を構成するはんだを融解させることにより行う。次いで、図３（ｃ）に示す工程では、半導体チップ２７とソルダーレジスト層２４ａとの間にアンダーフィル樹脂２８を充填する。これにより、図１に示す第１の基板２０が完成する。
【００３２】
次いで、図４（ａ）に示す工程では、第１の基板２０と同様にして第２の基板３０を作製する。次いで、図４（ｂ）に示す工程では、第２の基板３０を構成するソルダーレジスト層３４ｂの開口部３４ｙ内に露出する配線３２ｂ上に電気接続部材４１を配置する。電気接続部材４１は、コア部４１ａ及びコーティング層４１ｂから構成されており、コーティング層４１ｂはコア部４１ａの周囲を覆っている。コア部４１ａは、例えば球形であり、その直径は、例えば４００μｍとすることができる。コア部４１ａの周囲を覆うコーティング層４１ｂの（溶融前の）厚さは、例えば３０μｍとすることができる。コア部４１ａの材料としては、例えばＣｕ、Ｎｉ等の導電性材料を用いることができる。コーティング層４１ｂの材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等のはんだ材料を用いることができる。
【００３３】
開口部３４ｙ内に露出する配線３２ｂ上に電気接続部材４１を配置した後、電気接続部材４１を例えば２３０℃に加熱し、コーティング層４１ｂを融解させる。コア部４１ａを構成する導電性材料の融点は、コーティング層４１ｂを構成するはんだ材料の融点よりも高いため、コーティング層４１ｂが溶融してもコア部４１ａは溶融することはなく初期の形状を維持する。これにより、第２の基板３０を構成するソルダーレジスト層３４ｂの開口部３４ｙ内に露出する配線３２ｂ上に電気接続部材４１が電気的及び機械的に接続される。
【００３４】
次いで、図５に示す工程では、第１の基板２０と第２の基板３０とを積層する。始めに、第２の基板３０に形成されている電気接続部材４１の先端部（電気接続部材４１の、配線３２ｂと接続された側と反対側）を、第１の基板２０の貫通孔２１ｘに挿入し仮固定する。電気接続部材４１の一部分は、第１の基板２０の他方の面に形成されているソルダーレジスト層２４ｂの表面から突出する。そして、例えば２３０℃に加熱しながら第２の基板３０を押圧する。これにより、電気接続部材４１を構成するコーティング層４１ｂは溶融し、第１の基板２０を構成するソルダーレジスト層２４ａ及び２４ｂの開口部２４ｙ及び２４ｚ内に露出する配線２２ａ及び２２ｂと電気的及び機械的に接続される。
【００３５】
この際、コア部４１ａを構成する導電性材料の融点は、コーティング層４１ｂを構成するはんだ材料の融点よりも高いため、コーティング層４１ｂが溶融してもコア部４１ａは溶融することはなく初期の形状を維持するため、第１の基板２０と第２の基板３０との間隔はコア部４１ａの直径及び貫通孔２１ｘの直径で決まる所定の値に維持される。電気接続部材４１のソルダーレジスト層２４ｂの表面から突出している部分は、例えばマザーボード等と電気的に接続するための外部接続端子として機能する。
【００３６】
次いで、第１の基板２０と第２の基板３０との間に絶縁層４２を形成することにより、図１に示すチップ内蔵基板１０が完成する。絶縁層４２の材料としては、例えばフィルム状の熱硬化性絶縁樹脂や、液状の熱硬化性絶縁樹脂等の絶縁性を有する材料を用いることができる。絶縁層４２は、第１の基板２０と第２の基板３０との間に液状の樹脂を充填し、加熱して硬化させることにより形成することができる。絶縁層４２は、封止金型を用いたトランスファーモールド法により形成しても構わない。
【００３７】
本発明の第１の実施の形態によれば、半導体チップを有する第１の基板と、第２の基板とを積層した構造のチップ内蔵基板において、第１の基板に貫通孔を設ける。そして、貫通孔の最小径よりも直径の大きい電気接続部材を貫通孔に挿入し、第１の基板と第２の基板とを接続するとともに、電気接続部材の一部分を第１の基板から突出させる。これにより、第１の基板と第２の基板とを接続する電気接続部材を外部接続端子としても機能させることができる。従って、別途外部接続端子を形成する工程が不要となるため、製造工程の削減が可能となり、チップ内蔵基板の製造コストの上昇を抑えることができる。
【００３８】
又、電気接続部材にコア部を設けたことにより、第１の基板と第２の基板との間隔を所定の値に維持することが可能となり、第１の基板と第２の基板との干渉を避けることができる。
【００３９】
〈第２の実施の形態〉
［本発明の第２の実施の形態に係るチップ内蔵基板の構造］
始めに本発明の第２の実施の形態に係るチップ内蔵基板の構造について説明する。図６は、本発明の第２の実施の形態に係るチップ内蔵基板を例示する断面図である。図６を参照するにチップ内蔵基板１１は第１の基板２０と、第３の基板５０と、電気接続部材４１と、絶縁層４２とを有する。
【００４０】
チップ内蔵基板１１は、半導体チップ２７を有する第１の基板２０に電気接続部材４１を介して第３の基板５０を積層した構造である。チップ内蔵基板１１において、最外層に積層された第１の基板２０及び第３の基板５０のうち、第１の基板２０には貫通孔２１ｘが形成され、第１の基板２０と第３の基板５０とを電気的に接続する電気接続部材４１の一部分が、貫通孔２１ｘからチップ内蔵基板１１の外部に突出している。第１の基板２０と第３の基板５０との間には絶縁層４２が充填されている。以下、チップ内蔵基板１１について詳しく説明する。ただし、第１の基板２０、電気接続部材４１、及び絶縁層４２は、第１の実施の形態で説明したものと同一であるため、その説明は省略する。
【００４１】
第３の基板５０は、例えばＮＡＮＤ型フラッシュメモリー等であり、半導体チップ５１と、接続端子５２とを有する。半導体チップ５１は、シリコン等からなる薄板化された半導体基板（図示せず）上に半導体集積回路（図示せず）や電極パッド（図示せず）が形成されたものであり、電極パッド（図示せず）上には接続端子５２が形成されている。接続端子５２としては、例えば、はんだバンプ、はんだボール等を用いることができる。なお、接続端子５２として、はんだボールを用いた場合には、第１の基板２０と第３の基板５０とを接合する際に、接続端子５２及び電気接続部材４１を構成するコーティング層４１ｂが溶融して合金となり、一つのバンプが形成される。なお、第３の基板５０を半導体パッケージと称する場合もある。
【００４２】
このように、半導体チップを有する第１の基板（半導体パッケージ）と、第３の基板（半導体パッケージ）とを積層した構造（所謂パッケージオンパッケージ構造）のチップ内蔵基板において、第１の基板（半導体パッケージ）に貫通孔を設ける。そして、貫通孔の最小径よりも直径の大きい電気接続部材を貫通孔に挿入し、第１の基板（半導体パッケージ）と第３の基板（半導体パッケージ）とを接続するとともに、電気接続部材の一部分を第１の基板（半導体パッケージ）から突出させる。これにより、第１の基板（半導体パッケージ）と第３の基板（半導体パッケージ）とを接続する電気接続部材を外部接続端子としても機能させることができる。又、電気接続部材にコア部を設けたことにより、第１の基板（半導体パッケージ）と第３の基板（半導体パッケージ）との間隔を所定の値以上に維持することが可能となり、第１の基板（半導体パッケージ）と第３の基板（半導体パッケージ）との干渉を避けることができる。
【００４３】
［本発明の第２の実施の形態に係るチップ内蔵基板の製造方法］
続いて本発明の第２の実施の形態に係るチップ内蔵基板の製造方法について説明する。図７〜図８は、本発明の第２の実施の形態に係るチップ内蔵基板の製造工程を例示する図である。図７〜図８において、図６に示すチップ内蔵基板１１と同一構成部分には同一符号を付し、その説明を省略する場合がある。又、第１の実施の形態と同様の工程については、その説明を省略する場合がある。
【００４４】
始めに、図７に示す工程では、第３の基板５０を構成する接続端子５２に、電気接続部材４１を接合する。具体的には、接続端子５２と電気接続部材４１とが接触するように配置した後、接続端子５２と電気接続部材４１とを例えば２３０℃に加熱し、コーティング層４１ｂを融解させる。コア部４１ａを構成する導電性材料の融点は、コーティング層４１ｂを構成するはんだ材料の融点よりも高いため、コーティング層４１ｂが溶融してもコア部４１ａは溶融することはなく初期の形状を維持する。これにより、第３の基板５０を構成する接続端子５２上に電気接続部材４１が電気的及び機械的に接続される。なお、接続端子５２として、はんだボールを用いた場合には、接続端子５２と電気接続部材４１を構成するコーティング層４１ｂとを接合する際に、接続端子５２及びコーティング層４１ｂが溶融して合金となり、一つのバンプが形成される。
【００４５】
次いで、図８に示す工程では、第１の実施の形態の図２及び図３と同様の工程により、第１の基板２０を作製する。そして、第１の基板２０と接続端子５２上に電気接続部材４１が形成された第３の基板５０とを積層する。始めに、第３の基板５０の接続端子５２上に形成されている電気接続部材４１の先端部（電気接続部材４１の、接続端子５２と接続された側と反対側）を、第１の基板２０の貫通孔２１ｘに挿入し仮固定する。電気接続部材４１の一部分は、第１の基板２０の他方の面に形成されているソルダーレジスト層２４ｂの表面から突出する。そして、例えば２３０℃に加熱しながら第３の基板５０を押圧する。これにより、電気接続部材４１を構成するコーティング層４１ｂは溶融し、第１の基板２０を構成するソルダーレジスト層２４ａ及び２４ｂの開口部２４ｙ及び２４ｚ内に露出する配線２２ａ及び２２ｂと電気的及び機械的に接続される。
【００４６】
この際、コア部４１ａを構成する導電性材料の融点は、コーティング層４１ｂを構成するはんだ材料の融点よりも高いため、コーティング層４１ｂが溶融してもコア部４１ａは溶融することはなく初期の形状を維持するため、第１の基板２０と第３の基板５０との間隔はコア部４１ａの直径及び貫通孔２１ｘの直径で決まる所定の値以上に維持される。電気接続部材４１のソルダーレジスト層２４ｂの表面から突出している部分は、例えばマザーボード等と電気的に接続するための外部接続端子として機能する。
【００４７】
次いで、第１の基板２０と第３の基板５０との間に絶縁層４２を形成することにより、図６に示すチップ内蔵基板１１が完成する。絶縁層４２の材料としては、例えばフィルム状の熱硬化性絶縁樹脂や、液状の熱硬化性絶縁樹脂等の絶縁性を有する材料を用いることができる。絶縁層４２は、第１の基板２０と第３の基板５０との間に液状の樹脂を充填し、加熱して硬化させることにより形成することができる。絶縁層４２は、封止金型を用いたトランスファーモールド法により形成しても構わない。
【００４８】
本発明の第２の実施の形態によれば、半導体チップを有する第１の基板（半導体パッケージ）と、第３の基板（半導体パッケージ）とを積層した構造（所謂パッケージオンパッケージ構造）のチップ内蔵基板において、第１の基板（半導体パッケージ）に貫通孔を設ける。そして、貫通孔の最小径よりも直径の大きい電気接続部材を貫通孔に挿入し、第１の基板（半導体パッケージ）と第３の基板（半導体パッケージ）とを接続するとともに、電気接続部材の一部分を第１の基板（半導体パッケージ）から突出させる。これにより、第１の基板（半導体パッケージ）と第３の基板（半導体パッケージ）とを接続する電気接続部材を外部接続端子としても機能させることができる。従って、別途外部接続端子を形成する工程が不要となるため、製造工程の削減が可能となり、チップ内蔵基板の製造コストの上昇を抑えることができる。
【００４９】
又、電気接続部材にコア部を設けたことにより、第１の基板（半導体パッケージ）と第３の基板（半導体パッケージ）との間隔を所定の値以上に維持することが可能となり、第１の基板（半導体パッケージ）と第３の基板（半導体パッケージ）との干渉を避けることができる。
【００５０】
〈第３の実施の形態〉
［本発明の第３の実施の形態に係るチップ内蔵基板の構造］
始めに本発明の第３の実施の形態に係るチップ内蔵基板の構造について説明する。図９は、本発明の第３の実施の形態に係るチップ内蔵基板を例示する断面図である。図９を参照するにチップ内蔵基板１２は第１の基板２０と、第４の基板６０と、第５の基板７０と、電気接続部材４１及び４３と、絶縁層４２及び４４とを有する。
【００５１】
チップ内蔵基板１２は、半導体チップ２７を有する第１の基板２０に第４の基板６０、第５の基板７０が順次積層された構造である。チップ内蔵基板１２において、最外層に積層された第１の基板２０及び第５の基板７０のうち、第１の基板２０には貫通孔２１ｘが形成され、第１の基板２０と第４の基板６０とを電気的に接続する電気接続部材４１の一部分が、貫通孔２１ｘからチップ内蔵基板１２の外部に突出している。
【００５２】
第１の基板２０と第４の基板６０と第５の基板７０とは、電気接続部材４３により電気的に接続されている。第１の基板２０と第４の基板６０、及び、第４の基板６０と第５の基板７０との間には絶縁層４２及び４４が充填されている。以下、チップ内蔵基板１２について詳しく説明する。ただし、第１の基板２０、電気接続部材４１、及び絶縁層４２は、第１の実施の形態で説明したものと同一であるため、その説明は省略する。
【００５３】
第４の基板６０において、コア基板６１の一方の面には配線６２ａが、他方の面には配線６２ｂが形成されている。配線６２ａ及び６２ｂの一部は、コア基板６１を貫通するビアプラグ６３により電気的に接続されている。コア基板６１の材料としては、例えばプリプレグ材（ガラス繊維にエポキシ樹脂などを含浸させた材料）等を用いることができる。コア基板６１の厚さＴ３は、例えば６０μｍとすることができる。配線６２ａ及び６２ｂ、並びにビアプラグ６３の材料としては、例えばＣｕ等を用いることができる。
【００５４】
コア基板６１の一方の面には、配線６２ａを覆うようにソルダーレジスト層６４ａが形成されている。コア基板６１の他方の面には、配線６２ｂを覆うようにソルダーレジスト層６４ｂが形成されている。ソルダーレジスト層６４ａは開口部６４ｘを有し、開口部６４ｘからは配線６２ａの一部が露出している。ソルダーレジスト層６４ｂは開口部６４ｙを有し、開口部６４ｙからは配線６２ｂの一部が露出している。ソルダーレジスト層６４ａ及び６４ｂの材料としては、例えば感光性樹脂等を用いることができる。なお、第４の基板６０の一方の面及び／又は他方の面に、半導体チップや他の電子部品（例えば、キャパシタ、レジスタ、インダクタ等）等を実装しても構わない。
【００５５】
コア基板６１には、貫通孔６１ｘが形成されている。貫通孔６１ｘは、例えば円柱状（平面視円形状であり断面視矩形状）とすることができる。貫通孔６１ｘを円柱状とした場合に、コア基板６１の一方の面における貫通孔６１ｘの直径は例えば３９０μｍ、コア基板６１の他方の面における貫通孔６１ｘの直径は例えば３９０μｍとすることができる。ただし、貫通孔６１ｘは円柱状には限定されず、例えばテーパー状（平面視円形状であり断面視台形状）であっても構わない。貫通孔６１ｘをテーパー状とした場合には、コア基板６１の一方の面における貫通孔６１ｘの直径は、コア基板６１の他方の面における貫通孔６１ｘの直径よりも大きくする。
【００５６】
第５の基板７０において、コア基板７１の一方の面には配線７２ａが、他方の面には配線７２ｂが形成されている。配線７２ａ及び７２ｂの一部は、コア基板７１を貫通するビアプラグ７３により電気的に接続されている。コア基板７１の材料としては、例えばプリプレグ材（ガラス繊維にエポキシ樹脂などを含浸させた材料）等を用いることができる。コア基板７１の厚さは、例えば１００μｍとすることができる。配線７２ａ及び７２ｂ、並びにビアプラグ７３の材料としては、例えばＣｕ等を用いることができる。
【００５７】
コア基板７１の一方の面には、配線７２ａを覆うようにソルダーレジスト層７４ａが形成されている。コア基板７１の他方の面には、配線７２ｂを覆うようにソルダーレジスト層７４ｂが形成されている。ソルダーレジスト層７４ｂは開口部７４ｙを有し、開口部７４ｙからは配線７２ｂの一部が露出している。ソルダーレジスト層７４ａ及び７４ｂの材料としては、例えば感光性樹脂等を用いることができる。なお、第５の基板７０の一方の面及び／又は他方の面に、半導体チップや他の電子部品（例えば、キャパシタ、レジスタ、インダクタ等）等を実装しても構わない。
【００５８】
第１の基板２０を構成する配線２２ａ及び２２ｂと、第４の基板６０を構成する配線６２ａ及び６２ｂと、第５の基板７０を構成する配線７２ａ及び７２ｂとは、電気接続部材４３を介して電気的に接続されている。電気接続部材４３は、コア部４３ａ及びコーティング層４３ｂから構成されている。元々は、コーティング層４３ｂはコア部４３ａの周囲を覆うように形成されていたが、第１の基板２０と第４の基板６０と第５の基板７０とを接合する際に電気接続部材４３が加熱され、コーティング層４３ｂが溶融して図のような形状となったものである。
【００５９】
コア部４３ａは、電気接続部材４３の電気抵抗値を小さくする機能を有するとともに、第１の基板２０と第４の基板６０と第５の基板７０との間隔を所定の値に維持する機能を有する。コア部４３ａは、例えば球形であり、その直径φ２は、例えば４００μｍとすることができる。コア部４３ａの周囲を覆う、コーティング層４３ｂの（溶融前の）厚さは、例えば３０μｍとすることができる。コア部４３ａの直径φ２は、貫通孔６１ｘの直径（貫通孔６１ｘをテーパー状とした場合には、コア基板６１の他方の面における貫通孔６１ｘの直径）以上に設定する必要がある。なお、コア部４３ａの直径φ２は、コア部４１ａの直径φ１よりも大きく設定されている。
【００６０】
コア部４３ａの材料としては、例えばＣｕ、Ｎｉ等の導電性材料を用いることができる。コーティング層４３ｂの材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等のはんだ材料を用いることができる。なお、第４の基板６０と第５の基板７０とを接合する際に電気接続部材４３が加熱され、コーティング層４３ｂが溶融するが、その際にコア部４３ａは溶融しないようにする必要がある。すなわち、コア部４３ａを構成する導電性材料の融点は、コーティング層４３ｂを構成するはんだ材料の融点よりも高くなければならない。
【００６１】
電気接続部材４３は、第４の基板６０の貫通孔６１ｘに挿入されており、電気接続部材４３の一部分は、第４の基板６０の他方の面に形成されているソルダーレジスト層６４ｂの表面から突出している。例えば、コア基板６１の厚さＴ３を６０μｍ、コア基板６１の他方の面における貫通孔６１ｘの直径を３９０μｍとした場合に、突出量Ｔ４は約１００μｍとなる。
【００６２】
第４の基板６０と第５の基板７０との間には、絶縁層４４が充填されている。絶縁層４４の材料としては、例えばフィルム状の熱硬化性絶縁樹脂や、液状の熱硬化性絶縁樹脂等の絶縁性を有する材料を用いることができる。
【００６３】
このように、半導体チップを有する第１の基板に第４の基板、第５の基板が順次積層された構造のチップ内蔵基板において、第１の基板に貫通孔を設ける。そして、貫通孔の最小径よりも直径の大きい電気接続部材を貫通孔に挿入し、第１の基板と第４の基板とを接続するとともに、電気接続部材の一部分を第１の基板から突出させる。これにより、第１の基板と第４の基板とを接続する電気接続部材を外部接続端子としても機能させることができる。又、電気接続部材にコア部を設けたことにより、第１の基板と第４の基板との間隔を所定の値に維持することが可能となり、第１の基板と第４の基板との干渉を避けることができる。
【００６４】
又、第４の基板に貫通孔を設け、貫通孔の最小径よりも直径の大きい電気接続部材を貫通孔に挿入し、第４の基板と第５の基板とを接続するとともに、電気接続部材の一部分を第４の基板から突出させる。これにより、第４の基板と第５の基板とを接続する電気接続部材により、第１の基板との接続も可能となる。又、電気接続部材にコア部を設けたことにより、第４の基板と第５の基板との間隔を所定の値に維持することが可能となり、第４の基板と第５の基板との干渉を避けることができる。
【００６５】
なお、チップ内蔵基板１２は、３枚の基板が積層された構造であるが、同様の方法により、更に基板を積層することが可能である。
【００６６】
［本発明の第３の実施の形態に係るチップ内蔵基板の製造方法］
チップ内蔵基板１２は、第１の実施の形態で説明した工程を繰り返すことにより製造することができるため、製造方法の説明は省略する。
【００６７】
本発明の第３の実施の形態によれば、半導体チップを有する第１の基板に第４の基板、第５の基板が順次積層された構造のチップ内蔵基板において、第１の基板に貫通孔を設ける。そして、貫通孔の最小径よりも直径の大きい電気接続部材を貫通孔に挿入し、第１の基板と第４の基板とを接続するとともに、電気接続部材の一部分を第１の基板から突出させる。これにより、第１の基板と第４の基板とを接続する電気接続部材を外部接続端子としても機能させることができる。従って、別途外部接続端子を形成する工程が不要となるため、製造工程の削減が可能となり、チップ内蔵基板の製造コストの上昇を抑えることができる。
【００６８】
又、電気接続部材にコア部を設けたことにより、第１の基板と第４の基板との間隔を所定の値に維持することが可能となり、第１の基板と第４の基板との干渉を避けることができる。
【００６９】
又、第４の基板に貫通孔を設け、貫通孔の最小径よりも直径の大きい電気接続部材を貫通孔に挿入し、第４の基板と第５の基板とを接続するとともに、電気接続部材の一部分を第４の基板から突出させる。これにより、第４の基板と第５の基板とを接続する電気接続部材により、第１の基板との接続も可能となる。又、電気接続部材にコア部を設けたことにより、第４の基板と第５の基板との間隔を所定の値に維持することが可能となり、第４の基板と第５の基板との干渉を避けることができる。又、同様の方法により、更に基板を積層することが可能である。
【００７０】
以上、本発明の好ましい実施の形態について詳説したが、本発明は、上述した実施の形態に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
【００７１】
例えば、各実施の形態では、何れも両面に配線が形成された基板が例示されているが、基板の形態はこれに限定されるものではない。例えば第２の基板として、多層のビルドアップ配線層を有する配線基板を用いても構わない。
【００７２】
又、各実施の形態では、電気接続部材を基板の貫通孔に挿入し、基板の両側の配線と接続する例を示したが、電気接続部材を基板の何れか一方の面に形成された配線のみに接続するようにしても構わない。
【００７３】
又、積層された基板間には、必ずしも絶縁層を形成しなくても構わない。
【図面の簡単な説明】
【００７４】
【図１】本発明の第１の実施の形態に係るチップ内蔵基板を例示する断面図である。
【図２】本発明の第１の実施の形態に係るチップ内蔵基板の製造工程を例示する図（その１）である。
【図３】本発明の第１の実施の形態に係るチップ内蔵基板の製造工程を例示する図（その２）である。
【図４】本発明の第１の実施の形態に係るチップ内蔵基板の製造工程を例示する図（その３）である。
【図５】本発明の第１の実施の形態に係るチップ内蔵基板の製造工程を例示する図（その４）である。
【図６】本発明の第２の実施の形態に係るチップ内蔵基板を例示する断面図である。
【図７】本発明の第２の実施の形態に係るチップ内蔵基板の製造工程を例示する図（その１）である。
【図８】本発明の第２の実施の形態に係るチップ内蔵基板の製造工程を例示する図（その２）である。
【図９】本発明の第３の実施の形態に係るチップ内蔵基板を例示する断面図である。
【符号の説明】
【００７５】
１０，１１，１２  チップ内蔵基板
２０  第１の基板
２１，３１，６１，７１  コア基板
２１ｘ，２１ｙ，６１ｘ  貫通孔
２２ａ，２２ｂ，３２ａ，３２ｂ，６２ａ，６２ｂ，７２ａ，７２ｂ  配線
２３，３３，６３，７３  ビアプラグ
２４ａ，２４ｂ，３４ａ，３４ｂ，６４ａ，６４ｂ，７４ａ，７４ｂ  ソルダーレジスト層
２４ｘ，２４ｙ，２４ｚ，３４ｙ，６４ｘ，６４ｙ，７４ｙ  開口部
２５  接続層
２６  バンプ
２７，５１  半導体チップ
２８  アンダーフィル樹脂
３０  第２の基板
４１，４３  電気接続部材
４１ａ，４３ａ  コア部
４１ｂ，４３ｂ  はんだ部
４２，４４  絶縁層
５０  第３の基板
５２  接続端子
６０  第４の基板
７０  第５の基板
Ｔ１，Ｔ３  厚さ
Ｔ２，Ｔ４  突出量
φ１，φ２  直径
【図１】
2010067623.tif 000003
【図２】
2010067623.tif 000004
【図３】
2010067623.tif 000005
【図４】
2010067623.tif 000006
【図５】
2010067623.tif 000007
【図６】
2010067623.tif 000008
【図７】
2010067623.tif 000009
【図８】
2010067623.tif 000010
【図９】
2010067623.tif 000011