(57)【要約】【課題】  本発明は、良好な移動度を有する半導体装置およびその製造方法を提供することを目的とする。【解決手段】  第一の発明の半導体装置は、基板と、基板表面に形成され、Geを主成分とする半導体領域と、半導体領域上に形成された非金属Ge化合物層と、非金属Ge化合物層上に形成された絶縁膜と、絶縁膜上に形成された電極と、前記電極を挟む前記基板表面に形成されたソース・ドレイン領域とを備えることを特徴とする。非金属Ge化合物層は、例えばSrとGeの化合物、BaとGeの化合物もしくはBaとSiとGeの化合物を有する。【選択図】  図１
2010067929.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板表面に形成され、Geを主成分とする半導体領域と、
前記半導体領域上に形成された非金属Ge化合物層と、
前記非金属Ge化合物層上に形成された絶縁膜と、
前記絶縁膜上に形成された電極と、
前記電極を挟む前記基板表面に形成されたソース・ドレイン領域とを備えることを特徴とする半導体装置。
【請求項２】
前記非金属Ge化合物層は、SrとGeの化合物、BaとGeの化合物もしくはBaとSiとGeの化合物を有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記絶縁膜のGibbsの自由エネルギーは、前記非金属Ge化合物層のGibbsの自由エネルギーよりも負に大きいことを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記非金属Ge化合物層と前記絶縁膜との間に、Sr酸化物もしくはBa酸化物が介在していることを特徴とする請求項１乃至３の何れか一項に記載の半導体装置。
【請求項５】
前記半導体領域のGe濃度が85％以上であることを特徴とする請求項１乃至４の何れか一項に記載の半導体装置。
【請求項６】
前記絶縁膜は、LaおよびAlを含むことを特徴とする請求項１乃至５の何れか一項に記載の半導体装置。
【請求項７】
Geを主成分とする半導体領域を有する基板を加熱する工程と、
前記基板の温度を維持しつつ、前記半導体領域上にSrもしくはBaを含む金属を堆積し、前記金属と前記半導体領域とを反応させて非金属Ge化合物層を形成する工程と、
前記非金属Ge化合物層上に絶縁膜を形成する工程と、
前記絶縁膜上に電極を形成する工程と、
前記電極を挟む前記基板表面にソース・ドレイン領域を形成する工程と
を備えることを特徴とする半導体装置の製造方法。
【請求項８】
Geを主成分とする半導体領域上に、SrもしくはBaを含む金属層を堆積する工程と、
熱処理を施すことにより、前記金属層と前記半導体領域とを反応させて非金属Ge化合物層を形成する工程と、
前記非金属Ge化合物層上に絶縁膜を形成する工程と、
前記絶縁膜上に電極を形成する工程と、
前記電極を挟む前記基板表面にソース・ドレイン領域を形成する工程と
を備えることを特徴とする半導体装置の製造方法。
【請求項９】
Geを主成分とする半導体領域上に、非金属Ge化合物層を堆積する工程と、
前記非金属Ge化合物層上に、絶縁膜を形成する工程と、
前記絶縁膜上に電極を形成する工程と、
前記電極を挟む前記基板表面にソース・ドレイン領域を形成する工程と
を備えることを特徴とする半導体装置の製造方法。
【請求項１０】
Geを主成分とする半導体領域上に、SrもしくはBaを含む金属酸化膜を形成する工程と、
前記金属酸化膜上に絶縁膜を形成する工程と、
その後、熱処理を施して、前記金属酸化膜を還元させるとともに非金属Ge化合物層を形成する工程と、
前記絶縁膜上に電極を形成する工程と、
前記電極を挟む前記基板表面にソース・ドレイン領域を形成する工程と
を備えることを特徴とする半導体装置の製造方法。
【請求項１１】
Geを主成分とする半導体領域に、SrもしくはBaを導入する工程と、
前記半導体領域上に、絶縁膜を形成する工程と、
その後、熱処理を施して、前記半導体領域と前記絶縁膜との界面にSrもしくはBaを偏析させて非金属Ge化合物層を形成する工程と、
前記絶縁膜上に電極を形成する工程と、
前記電極を挟む前記基板表面にソース・ドレイン領域を形成する工程と
を備えることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Geを主成分とする半導体領域と絶縁膜を有する半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
Ge MOS（metal/oxide/semiconductor）デバイスの技術的課題の１つとして絶縁体／Ge基板間の界面の熱的不安定性が挙げられる。特に、界面から還元性ガスGeO(g)が脱ガスすることが問題である。この脱ガスに伴い、界面特性の劣化、さらに移動度の低下が懸念されている。
【０００３】
解決方法の一つとしては界面Ge酸化物にNやZrを混ぜることで界面の熱安定性が増し脱ガスを抑制でき有効であると報告されている(非特許文献１参照)。しかしながら、この方法はGe酸化物の影響で界面特性が悪く、移動度も低かった。
【０００４】
別の解決方法として、絶縁体／Ge界面に熱不安定なGe酸化物を形成しない方法も検討されている。例えばプラズマ窒化によってGe3N4を形成する方法(非特許文献２参照)やSi cap層をGe基板上に形成する方法(非特許文献1参照)により界面Ge酸化物層形成を抑制する方法が検討されている。プラズマ窒化はフレッシュな反応界面を形成でき界面特性の向上が期待される反面、窒素が界面へ導入されることに伴い移動度の劣化が懸念される。Si capは、絶縁体／Si gate stackの知見を活用できる反面、Si cap層自体の存在に伴う移動度の劣化、絶縁体／Si界面へのGe拡散およびそれに伴うGe酸化物界面層の形成や、絶縁膜／基板界面特性の劣化、Si/Ge界面の欠陥に起因した特性劣化が懸念される。
【０００５】
一方、Si MOSデバイスで、SrSi2を絶縁膜／Si界面に介在させることにより界面特性を改善する方法が報告されている(非特許文献３参照)。このSrSi2はbulk物質ではなく、半導体基板表面に吸着した吸着層である。非特許文献３で報告されているようにSrSi2はバンドギャップが0であり、一般のmetal germanideと同様に、金属である。また非特許文献３では、Si (2x1)清浄表面上にSrを堆積させ温度を上昇させても、SrはSiと反応せず、800℃程度で脱離しSi基板上には吸着Srに相当する１原子層のみ残る、と報告されている。
【非特許文献１】Kamata, Y., Materials Today (2008) 11, 30
【非特許文献２】Takagi, S., et al., Microelectron. Eng. (2007) 84, 2314
【非特許文献３】高島 章, 他, 「ゲートスタック研究会 ─材料・プロセス・評価の物理─」第13回 (2008)
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上記事情を考慮してなされたものであって、良好な移動度を有する半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
第一の発明の半導体装置は、基板と、基板表面に形成され、Geを主成分とする半導体領域と、半導体領域上に形成された非金属Ge化合物層と、非金属Ge化合物層上に形成された絶縁膜と、絶縁膜上に形成された電極と電極を挟む基板表面に形成されたソース・ドレイン領域とを備えることを特徴とする。
【０００８】
第二の発明の半導体装置の製造方法は、Geを主成分とする半導体領域を有する基板を加熱する工程と、基板の温度を維持しつつ、半導体領域上にSrもしくはBaを含む金属を堆積し、金属と半導体領域とを反応させて非金属Ge化合物層を形成する工程と、非金属Ge化合物層上に絶縁膜を形成する工程と、絶縁膜上に電極を形成する工程と、電極を挟む基板表面にソース・ドレイン領域を形成する工程とを備えることを特徴とする。
【０００９】
第三の発明の半導体装置の製造方法は、Geを主成分とする半導体領域上に、SrもしくはBaを含む金属層を堆積する工程と、熱処理を施すことにより、金属層と半導体領域とを反応させて非金属Ge化合物層を形成する工程と、非金属Ge化合物層上に絶縁膜を形成する工程と、絶縁膜上に電極を形成する工程と、電極を挟む基板表面にソース・ドレイン領域を形成する工程とを備えることを特徴とする。
【００１０】
第四の発明の半導体装置の製造方法は、Geを主成分とする半導体領域上に、非金属Ge化合物層を堆積する工程と、非金属Ge化合物層上に、絶縁膜を形成する工程と、絶縁膜上に電極を形成する工程と、電極を挟む基板表面にソース・ドレイン領域を形成する工程とを備えることを特徴とする。
【００１１】
第五の発明の半導体装置の製造方法は、Geを主成分とする半導体領域上に、SrもしくはBaを含む金属酸化膜を形成する工程と、金属酸化膜上に絶縁膜を形成する工程と、その後、熱処理を施して、金属酸化膜を還元させるとともに非金属Ge化合物層を形成する工程と、絶縁膜上に電極を形成する工程と、電極を挟む基板表面にソース・ドレイン領域を形成する工程とを備えることを特徴とする。
【００１２】
第六の発明の半導体装置の製造方法は、Geを主成分とする半導体領域に、SrもしくはBaを導入する工程と、半導体領域上に、絶縁膜を形成する工程と、その後、熱処理を施して、半導体領域と絶縁膜との界面にSrもしくはBaを偏析させて非金属Ge化合物層を形成する工程と、絶縁膜上に電極を形成する工程と、電極を挟む基板表面にソース・ドレイン領域を形成する工程とを備えることを特徴とする。
【発明の効果】
【００１３】
本発明は、良好な移動度を有する半導体装置およびその製造方法を提供できる。
【発明を実施するための最良の形態】
【００１４】
以下に、本発明の各実施の形態について図面を参照しながら説明する。なお、実施の形態を通して共通の構成には同一の符号を付すものとし、重複する説明は省略する。また、各図は発明の説明とその理解を促すための模式図であり、その形状や寸法、比などは実際の装置と異なる個所があるが、これらは以下の説明と公知の技術を参酌して適宜、設計変更することができる。
【００１５】
（第１の実施形態）
第１の実施形態によるＭＩＳＦＥＴの概略的な断面を図１に示す。第１の実施形態のＭＩＳＦＥＴは、図１に示すように、Geを主成分とする半導体基板１上に形成された非金属Ge化合物層２と、非金属Ge化合物層２上に形成された絶縁膜３と、絶縁膜３上に形成されたゲート電極４と、ゲート電極４の両側の半導体基板１に形成されたソース／ドレイン領域５とを備えている。
【００１６】
非金属Ge化合物層２は、金属とGeの化合物(metal germanide: MGeX)であり、かつバンドギャップを有する非金属な物質で形成される。後に詳述するように、絶縁膜/Ge半導体界面にこの非金属Ge化合物層２を介在させることで、良好な移動度を実現できる。
【００１７】
このような化合物としては、SrとGeの化合物、BaとGeの化合物もしくはBaとSiとGeの化合物が挙げられる。例えば、disilicideおよびdigermanideのバンドギャップ（Eg）は、表１に示す値で報告されている（Evers, J. and Weiss, A., Mater. Res. Bull. (1974) 9, 549参照。）。
【表１】
2010067929.tif 000003
【００１８】
SrとGeの化合物（Sr germanide）の安定化合物の組成としては、SrGe2， SrGe, Sr2Ge, Sr4Ge3が挙げられる。非金属Ge化合物層２としては、これらの単体でもよいし、これらの混合物でもかまわない。
【００１９】
同様に、BaとGeの化合物（Ba germanide）の安定化合物の組成としては、Ba(Si1-XGeX)2， Ba(Si1-XGeX), Ba2(Si1-XGeX), Ba4(Si1-XGeX)3（0≦ｘ≦1）が挙げられる。非金属Ge化合物層２としては、これらの単体でもよいし、これらの混合物でもかまわない。
【００２０】
金属とGeの化合物の中では、SrGe2およびBaGe2が望ましい。これら化合物のc軸の値がGeの格子定数の2倍に近いため、非金属Ge化合物層２/半導体基板１界面の格子整合が取りやすく、意図しない歪印加による悪影響の恐れが低いためである。更に例えエピタキシャル成長した場合においても、良好な電気特性が得られると期待されている（R. A. McKee, et al., Science, 293 468 (2001)参照）。表２は、Migas, D. B., et al., physica status solidi (b) (2007) 244, 2611に記載されているSrGe2およびSrSi2のc軸の値とGe, Siの格子定数の2倍を比較した表である。
【表２】
2010067929.tif 000004
【００２１】
絶縁膜３としては、Hf、Zr、La、Al等の金属酸化物に代表される高誘電体酸化膜を用いる。Ge界面に接するのは、非金属Ge化合物層２なので、高誘電体酸化膜はGeとの界面特性を求められず、その他の特性（例えばEOT）を考慮して選択することができる。薄いSiO2換算膜厚(equivalent oxide thickness (EOT))を実現できるLaAlO3などの金属LaおよびAlを含むことが好ましい。
【００２２】
なお、絶縁膜３と非金属Ge化合物層２の間には、他の絶縁層が介在していてもかまわない。他の絶縁層としては、Sr酸化物やBa酸化物が挙げられる。
【００２３】
半導体基板１については、図１ではGeを主成分とする基板を用いて説明したが、非金属Ge化合物層２の下地の半導体領域についてGeが主成分であればよい。よって、Si基板上にGeを主成分とする領域を有する場合でもかまわない。
【００２４】
半導体領域はGe100％に限らず、SiGeでも良い。ただし、SiGeの場合はGe濃度が85％以上であることが望ましい。特にGe濃度が85%以上のSiGe基板のEgは、GeのL点に起因してEgがGe濃度の増加に伴い急激に減少する。トランジスタのソース／ドレイン領域はMOSの絶縁膜／基板界面で冶金学的接合が終端するため絶縁膜／基板界面における界面準位を介したリーク成分、つまり周辺長リークが顕著になる場合がある。界面準位が多い場合および基板のEgが小さい場合に顕著であるため、Ge濃度85％以上のSiGe基板上に前記の非金属Sr germanide層を形成する場合、絶縁膜との界面における界面準位を介した周辺長リーク成分を低減する効果が高い。
【００２５】
ゲート電極４としては、金属電極などを用いる。具体的には、Pt、Mo、Ti、Ta、Wなどの単体金属やその窒化物、炭化物、SiやGeとの化合物であるシリサイド（silicide）やジャーマナイド（germanide）などが挙げられる。
【００２６】
図１では、ソース・ドレイン領域５として、不純物を有する拡散層を用いたが、無論、金属電極（所謂ショットキーソースドレイン）を用いてもかまわない。
【００２７】
図１では、プレーナー型のMOSFETを用いて説明したが、これに限らず、Fin型などの立体型のデバイスにも本発明は適用できる。
【００２８】
（第２の実施形態）
第２の実施形態は、第１の実施形態の半導体装置の製造方法を説明するものであり、Ge基板を昇温し、その温度を維持しつつ、SrもしくはBaを含む金属を堆積することにより、非金属Ge化合物層を形成することを特徴とする。図１２に、第２の実施形態の典型的な例を示した。
【００２９】
以下、具体的に説明する。
【００３０】
まず、Ge(100)基板表面を洗浄するため、前処理を行う。前処理としては、例えばまず脱脂や有機物除去のためにアセトン処理を行い、金属元素等の汚染除去のために塩酸(20%)と過酸化水素水(0.1%)の混合液にて洗浄し、乾燥させる方法が挙げられる。前処理では適宜、純水リンス洗浄や超音波洗浄を介在させても良く、Si素子を形成する際に用いられるアンモニア水処理やRCA洗浄における過酸化水素水濃度を下げた洗浄方法を用いても良い。
【００３１】
その後、前処理を行ったGe基板を絶縁膜成膜装置に搬送する。ここでは、絶縁膜成膜法として分子線エピタキシャル[molecular beam epitaxy (MBE)]法を用いた例について説明する。成膜室にGe基板を搬送し、超高真空中（5x10-8Torr）以下で400℃程度までGe基板を加熱する。Ge(2x1)清浄表面が出ることを反射高速電子線回折 [reflection high energy electron diffraction (RHEED)]法で確認した（図２参照）。
【００３２】
次に、温度を保ったままSrを1ML堆積させた。RHEED像からSrを堆積させていくと共にGe(2x1)が消滅しSr由来の新たなストリークパターンが観測されるようになった（図３参照）。よって、Ge清浄表面上にSr由来の再構成周期構造が形成されたと考えられる。Sr堆積終期では、ストリークパターンが曇ってきた（図４参照）。よってGe清浄表面上にSr由来の再構成周期構造が形成された後、Sr金属層がアモルファス状に堆積されたと考えられる。
【００３３】
金属堆積時のGe基板の加熱温度は200℃以上800℃以下が好ましい。200℃以上であると、Srが堆積すると同時にGeと反応する。Srの融点769℃以下であると、大部分のSrを揮発することなくGe基板上に堆積可能である。逆に概ね600℃以上の場合、Geと反応しきれていないSrを揮発させることで確実にSr germanide層のみ形成することが可能となる。また、圧力は5x10-8Torr以下が好ましい。水や酸素によるSr表面の酸化を抑制するためである。
【００３４】
次に、ゲート絶縁膜を堆積させた。ここでは、LaとAlの２つのクヌードセンセル(K-cell)を用い酸素雰囲気でLaAlO3を5nm堆積させた。
【００３５】
本実施例ではMBEを用いてLaAlO3を成膜したが、他の成膜方法、例えば化学気相堆積法[chemical vapor deposition (CVD)]および原子層CVD [atomic layer chemical vapor deposition (AL-CVD)], パルスレーザー堆積法 [pulse laser deposition (PLD)], スパッタ堆積法 [sputter deposition], そして蒸着等を用いても良い。
【００３６】
その後、一部の試料について、N２雰囲気下、500℃の熱処理を30分間行った。
【００３７】
これらの試料について物理分析を行った。物理分析としては、X線光電子分光法 [X-ray photoelectron spectroscopy (XPS)], 高分解能ラザフォード後方散乱分光[high-resolution Rutherford backscattering spectroscopy (HRBS)], 断面透過電子顕微鏡[cross-sectional transmission electron microscope (X-TEM)]測定を行った。
【００３８】
まず、XPSの結果を図５に示す。分析対象試料は、LaAlO3/Ge界面にSrを堆積させた場合（図５中「Sr」）とSrを堆積させない場合（図５中「w/o Sr」）、およびそれぞれ熱処理有無（図５中「N500」「as-depo」）の計４試料である。XPS測定の際のtake off angle (TOA)は90度、つまり試料に対して垂直な位置に検出器を置いて測定している。また、スペクトルはGe3dのGe基板由来のピークを29.3eVとして帯電補正を行っている。
【００３９】
図５では、Ge3p1/2に由来するピーク（125-126eV近傍）の他に、LaAlO3/Ge界面にSrを堆積させた試料において、Sr3d3/2 (135.5eV), Sr3d5/2 (133.8eV)のピークが観測されている。このことから、Srを堆積させた試料は、試料中に確かにSrが存在し、熱処理で無くなる事は無かったことが分かる。
【００４０】
X線光電子分光法(丸善)およびその引用元のH. van Doveren, et al., J. Electron Spectrosc. Relat. Phenom. (Netherlands), 21 265 (1980)にはSr-SrのSr3d5/2のピークは134.4eV, Sr-OのSr3d5/2のピークは135.3eVに現れると記載されている。図２の熱処理前後のSr3d5/2のピークはそれぞれ133.8eV, 135.5eVにピークを持つため、図２のSr3dのピークは少なくともSr-Sr, Sr-O由来のピークでは無いと判断される。一方、LaおよびAlのピークはLaおよびAlがOと結合していることを示している。よってSr-Ge結合を形成している可能性が高いと判断される。
【００４１】
次にHRBSの結果を図６に示す。分析対象試料は、LaAlO3/Ge界面にSrを堆積させた場合の熱処理有無の計２試料。点線が熱処理前、実線が熱処理後の各元素の深さ方向プロファイルを示している。熱処理前後に係わらず、SrがLaAlO3/Ge界面に存在していることがわかる。
【００４２】
次にX-TEM像を図７に示す。分析対象試料は、LAO3/Ge界面にSrを堆積させた場合の熱処理有無の計２試料。図７(a)は熱処理前、図７(b)は熱処理後のX-TEM像である。LaAlO3膜厚は熱処理に依存せず5nm。熱処理有無での顕著な差は無いが、熱処理後の試料はLaAlO3/Ge界面が若干平坦化されているように見える(低倍率のTEM像ではより顕著である)。なお、図７からは確認できないが、上述したように、SrGe2のc軸の値はGeの格子定数の2倍に近いためGe基板上にSrGe2が1ML弱エピタキシャル成長した可能性がある。
【００４３】
次に、MOSキャパシタの容量(capacitance)-電圧(voltage)特性 [CV特性]について説明する。まず、ゲート絶縁膜堆積後に熱処理（窒素雰囲気、500℃、30分）を行った試料にゲート電極を形成する。ここでは、ゲート電極としてPtを用いステンレス製のマスク越しに蒸着し、ゲート電極を形成した。その後、Ge基板の裏面を希フッ酸で処理した後、Alを裏面に蒸着しGe MOSキャパシタを作製した。この試料のCV特性を図８に示す。ここでは、周波数依存性に着目しており、１ｋHz、１０ｋHz、１００ｋHz、１MHzと、２周波法（ここでは1MHz,10kHzを採用。）を用いて求めたCV特性「２freq(1MHz,10kHz)」を示している。周波数分散が少ないことから、良好なCV特性を示していることがわかる。Conductanceから見積もられる界面準位Ditは2x1012 (/cm2/eV)程度であり、良好な界面特性を有することがわかる。
【００４４】
その後、次に説明する方法でMOSFETを作成し、移動度を測定した。
【００４５】
Ge基板のソース／ドレイン領域にBF2+イオンを5 x 1015 (/cm2), 50keVでイオン注入する。その後、前処理を行い、MBEチャンバー内で400℃の熱処理を行いGe(2x1)清浄表面を出す。200℃まで降温後、同温度でSrを堆積させない試料、7 x 1014 (/cm2)堆積させた試料および3.5 x 1015 (/cm2)堆積させた試料の３条件を作成する。なお、1ML=7 x 1014 (/cm2)とした場合に、これら３試料は（Sr 0ML, Sr 1ML,Sr 5ML）である。この際、400℃のときと同様に、Srは堆積すると同時にGeと反応する。200℃の場合においても、同様に反応する。更に膜厚10nmのLaAlO3を堆積させ、high-k/Geゲートスタック構造を形成する。さらに、PDA（post deposition annealing）をN2雰囲気400℃で３０分行う。ゲート電極およびソース／ドレインのコンタクト、裏面のコンタクトを形成しhigh-k/Ge p-MOSFETsを形成する。上述した３条件の試料の正孔移動度を図９に記す。図９に示すように、Srを堆積していない（Sr 0ML）試料に比して、Srを堆積した試料（Sr 1ML,Sr 5ML）の移動度が高いことがわかる。よって、high-k/Ge界面にSr germanide層を形成することで半導体装置の移動度を向上できることがわかる。加えて、5MLのSrを堆積した試料の正孔移動度が最も高く、Si universalを超えていることがわかる。よって、Srの堆積量は、3.5 x 1015 (/cm2)近傍が好ましいことがわかる。
【００４６】
（第３の実施形態）
第３の実施形態は、第１の実施形態の半導体装置の製造方法を説明するものであり、Ge基板にSrもしくはBaを含む金属を堆積した後に、熱処理を施して非金属Ge化合物層を形成することを特徴とする。熱処理は絶縁膜を堆積する前後どちらでもよい。この他は、第２の実施形態と同様である。図１３に、第３の実施形態の典型的な例を示した。
【００４７】
Srの場合の熱処理は755℃以上であることが好ましい。例えば、SrとGeの相図によれば、Sr 19.3 at.%の場合には、755℃以上において液体になるとともに、GeとSrGe2の組成に相分離する。そのため、755℃に加熱後、降温することでGe基板上にSrGe2層を形成することができる。755℃以上であれば、なお、相図はSmithells Metals Reference Book 、W. F. Gale (著), T. C. Totemeier (著), Colin James Smithells (著)、Butterworth-Heinemann、 8版、2003/08を参照した。以後も相図については同様の文献を参照している。
【００４８】
同様に、Baの場合の熱処理は815℃以上であることが好ましい。
【００４９】
（第４の実施形態）
第４の実施形態は、半導体基板がSiGe基板であること以外は第３の実施形態と同様である。
【００５０】
熱処理は絶縁膜を堆積する前後どちらでもよいが、755℃以上であることが好ましい。
【００５１】
（第５の実施形態）
第５の実施形態は、第１の実施形態の半導体装置の製造方法を説明するものであり、Ge基板に非金属Ge化合物層を堆積した後に、絶縁膜を形成することを特徴とする。この他は、第２の実施形態と同様である。図１４に、第５の実施形態の典型的な例を示した。
【００５２】
堆積させるSrとGeの化合物層の組成は、SrGe2， SrGe, Sr2Ge, Sr4Ge3などが挙げられる。無論、これらの単体でもよいし、これらの混合物でもかまわない。
【００５３】
同様に、Baと半導体の化合物層の組成は、Ba(Si1-XGeX)2， Ba(Si1-XGeX), Ba2(Si1-XGeX), Ba4(Si1-XGeX)3が挙げられる。非金属Ge化合物層２としては、これらの単体でもよいし、これらの混合物でもかまわない。ただし、下地の半導体領域がGe100％の場合は、Siの拡散による悪影響を抑制するために、BaとGeの化合物であることが望ましい。
【００５４】
上述したように、格子のミスマッチが小さく、エピタキシャル成長が容易なことから、金属とGeの化合物の中では、SrGe2およびBaGe2が望ましい。
【００５５】
（第６の実施形態）
第６の実施形態は、第１の実施形態の半導体装置の製造方法を説明するものであり、Ge基板にSrもしくはBaを含む金属酸化膜を堆積した後に絶縁膜を形成し、その後熱処理を施すことにより、金属酸化膜を還元させて非金属Ge化合物層を形成することを特徴とする。この他は、第２の実施形態と同様である。図１５に、第６の実施形態の典型的な例を示した。
【００５６】
Ge基板のソース／ドレイン領域にBF2+イオンを5 x 1015 (/cm2), 50keVでイオン注入する。その後、前処理を行い、MBEチャンバー内で400℃の熱処理を行いGe(2x1)清浄表面を出す。200℃まで降温後、同温度を維持し、酸素雰囲気の5x10-6Torrの圧力でSrを堆積させ、Sr酸化物を１ｎｍ形成した。なお、本手法でSr酸化物を形成する際には、熱処理温度が200℃以上、圧力が5x10-6Torr以下であることが好ましい。
【００５７】
更に膜厚10nmのLaAlO3を堆積させ、high-k/Geゲートスタック構造を形成する。さらに、PDA（post deposition annealing）をN2雰囲気400℃で３０分行う。ゲート電極およびソース／ドレインのコンタクト、裏面のコンタクトを形成しhigh-k/Ge p-MOSFETsを形成する。この試料の正孔移動度を図１０に記す。
【００５８】
また、PDA（N２雰囲気、４００℃、３０分）処理した同様の試料のXPS Sr3dスペクトルを図１１に示す。図２と同様の位置にピークを持ち、同様の理由から、図１１のSr3dのピークはSr-Ge結合を形成していると判断される。
【００５９】
ここでは、SrO上にSrOよりもGibbs自由エネルギーが負に大きい、つまり熱的にSrOより安定なLaAlO3を堆積し熱処理している。このため、熱処理時にSrOの一部が還元されてSrメタルとなり、このSrメタルが基板のGeと反応してSr germanideを形成していると考えられる。
【００６０】
Sｒ酸化物やBa酸化物よりもGibbs自由エネルギーが負に大きい絶縁膜としては、La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu，Ti, Zr, Hf，B, Al, Ga，Be, Mg, Caの酸化物が挙げられる。
【００６１】
（第７の実施形態）
第７の実施形態は、第１の実施形態の半導体装置の製造方法を説明するものであり、Ge基板にSrもしくはBaを導入した後に、Ge基板上に絶縁膜を形成し、その後、熱処理を施して、前記半導体領域と前記絶縁膜との界面にSrもしくはBaを偏析させて非金属Ge化合物層を形成することを特徴とする。この他は、第２の実施形態と同様である。図１６に、第７の実施形態の典型的な例を示した。
【００６２】
金属元素の導入については、例えばSr+イオンを1x1015 (/cm2)を10keVの加速電圧でGe基板中にイオン注入する。イオン注入は図１６(ａ)に示した場合の他、絶縁膜越しに行ってもかまわない。また、図１６(ｃ)に示した金属を偏析させるための熱処理は200℃以上が望ましい。
【００６３】
以上、本発明の実施の形態を説明したが、本発明はこれらに限られず、特許請求の範囲に記載の発明の要旨の範疇において様々に変更可能である。また、本発明は、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらに、上記実施形態に開示されている複数の構成要素を適宜組み合わせることにより種々の発明を形成できる。
【図面の簡単な説明】
【００６４】
【図１】第１の実施形態の半導体装置の断面模式図
【図２】Ge(2x1)清浄表面を観測したRHEED像
【図３】Sr堆積初期のRHEED像
【図４】Sr堆積終期のRHEED像
【図５】第２の実施形態に係る試料のXPSの結果を示す図
【図６】第２の実施形態に係る試料のHRBSの結果を示す図
【図７】第２の実施形態に係る試料のX-TEM像
【図８】第２の実施形態に係る試料のCV特性を示す図
【図９】第２の実施形態に係る試料の移動度を示す図
【図１０】第６の実施形態に係る試料の移動度を示す図
【図１１】第６の実施形態に係る試料のXPSの結果を示す図
【図１２】第２の実施形態の典型的な例を示す模式図
【図１３】第３の実施形態の典型的な例を示す模式図
【図１４】第５の実施形態の典型的な例を示す模式図
【図１５】第６の実施形態の典型的な例を示す模式図
【図１６】第７の実施形態の典型的な例を示す模式図
【符号の説明】
【００６５】
１  半導体基板
２  非金属Ge化合物層
３  絶縁膜
４  電極
５  ソース・ドレイン領域
【図１】
2010067929.tif 000005
【図２】
2010067929.tif 000006
【図３】
2010067929.tif 000007
【図４】
2010067929.tif 000008
【図５】
2010067929.tif 000009
【図６】
2010067929.tif 000010
【図７】
2010067929.tif 000011
【図８】
2010067929.tif 000012
【図９】
2010067929.tif 000013
【図１０】
2010067929.tif 000014
【図１１】
2010067929.tif 000015
【図１２】
2010067929.tif 000016
【図１３】
2010067929.tif 000017
【図１４】
2010067929.tif 000018
【図１５】
2010067929.tif 000019
【図１６】
2010067929.tif 000020