(57)【要約】【課題】要求仕様に応じて電気的特性を適切に切り替えることが可能な半導体装置を提供する。【解決手段】半導体装置１０１は、スイッチング損失および飽和電圧損失が互いに異なる複数の半導体スイッチ素子１１，１２と、複数の半導体スイッチ素子１１，１２のいずれかを選択し、選択した半導体スイッチ素子を駆動する選択駆動部５１と、複数の半導体スイッチ素子１１，１２および選択駆動部５１を収容するケースＫとを備える。【選択図】図１
2010171696.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング損失および飽和電圧損失が互いに異なる複数の半導体スイッチ素子と、
前記複数の半導体スイッチ素子のいずれかを選択し、前記選択した半導体スイッチ素子を駆動する選択駆動部と、
前記複数の半導体スイッチ素子および前記選択駆動部を収容するケースとを備える半導体装置。
【請求項２】
前記選択駆動部は、前記半導体スイッチ素子を駆動するための駆動信号に基づいて前記複数の半導体スイッチ素子のいずれかを選択し、前記選択した半導体スイッチ素子に前記駆動信号を与える請求項１に記載の半導体装置。
【請求項３】
前記選択駆動部は、前記駆動信号の周波数を検出し、前記検出した周波数に基づいて前記複数の半導体スイッチ素子のいずれかを選択する請求項２に記載の半導体装置。
【請求項４】
前記半導体装置は、さらに、
前記ケースに取り付けられ、前記ケースの外部から制御信号を受ける端子を備え、
前記選択駆動部は、前記端子を介して受けた制御信号に基づいて前記複数の半導体スイッチ素子のいずれかを選択し、前記選択した半導体スイッチ素子を駆動する請求項１に記載の半導体装置。
【請求項５】
前記複数の半導体スイッチ素子は、１つの半導体チップに含まれる請求項１に記載の半導体装置。
【請求項６】
前記複数の半導体スイッチ素子は、電気的特性の異なる複数の半導体チップにそれぞれ含まれる請求項１に記載の半導体装置。
【請求項７】
前記複数の半導体スイッチ素子はＩＧＢＴ（Insulated Gate Bipolar Transistor）である請求項１に記載の半導体装置。
【請求項８】
前記複数の半導体スイッチ素子はバイポーラトランジスタである請求項１に記載の半導体装置。
【請求項９】
前記半導体装置は、さらに、
前記半導体スイッチ素子ごとに設けられ、対応の前記半導体スイッチ素子に並列接続され、炭化珪素によって形成されている複数のダイオードを備える請求項１に記載の半導体装置。
【請求項１０】
前記複数の半導体スイッチ素子は、炭化珪素によって形成されている請求項９に記載の半導体装置。
【請求項１１】
前記複数の半導体スイッチ素子はＲＣ（Reverse Conducting）−ＩＧＢＴである請求項１に記載の半導体装置。
【請求項１２】
前記複数の半導体スイッチ素子は、炭化珪素によって形成されている請求項１１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、複数の半導体スイッチ素子を備える半導体装置に関する。
【背景技術】
【０００２】
機能等の異なる複数の回路を切り替えて種々の問題を解決する技術として、たとえば、特許文献１には、以下のような構成が開示されている。すなわち、同一の機能または異なる機能を有する複数個のロジック回路を同一チップのアクティブ領域に搭載し、搭載された複数個のロジック回路のうち、１つのロジック回路のみを動作させる選択回路を備える。この選択回路は、入出力パッドを介して外部から入力された信号に基づき、動作する回路を選択する。
【０００３】
また、特許文献２には、以下のような構成が開示されている。すなわち、互いに出力インピーダンスの異なる複数の出力回路および外部負荷を検知する負荷検知回路を備え、外部負荷を検知してそれら複数の出力回路のうちの１つを選択する。
【０００４】
また、特許文献３には、以下のような構成が開示されている。すなわち、機能の異なる複数の回路と、外部から書き込み可能な不揮発性の記憶素子と、上記記憶素子の記憶情報を選択情報として上記回路を選択する手段とを備える。
【０００５】
また、特許文献４には、以下のような構成が開示されている。すなわち、入力に対して配置がそれぞれ９０度異なる第１の回路および第２の回路と、第１の回路および第２の回路の各々の出力の特性を検出するための検出器と、検出器の結果により特性の良いほうの出力を選択するためのセレクタとを備える。
【０００６】
また、特許文献５には、以下のような構成が開示されている。すなわち、１つの集積回路チップに複数の機能ブロックを形成し、その各機能ブロックの外部接続端子と集積回路パッケージの外部接続端子との間を外部からの制御によってオンまたはオフが可能なスイッチ回路を介して接続する。
【０００７】
また、特許文献６には、以下のような構成が開示されている。すなわち、外部回路からＩＣ（Integrated Circuit）に入力パルスを印加するために上記ＩＣに配置される外付けピンと、上記外付けピンに外付けされ、上記パルスの振幅を変化させるためのスイッチ手段と、上記ＩＣ内に内蔵され上記パルスの振幅を検出する検出回路と、上記検出回路の出力信号に応じてセットされるフリップフロップ回路とを備え、上記フリップフロップ回路の出力信号に応じて上記ＩＣの内部回路を切り替える。
【０００８】
また、特許文献７には、以下のような構成が開示されている。すなわち、論理ゲート素子内の合成抵抗を切り替える、または論理ゲート素子と駆動用トランジスタの制御電極との間の抵抗値を切り替える複数のトランジスタスイッチを設ける。これにより、動作周波数に応じて論理ゲート素子の特性を切り替えることが容易であるとともに、その装置サイズを大きくする必要がない。また、複数の動作周波数に応じて切換可能な半導体集積回路装置の小型化を図ることができる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００２−２４６４７１号公報
【特許文献２】特開平０７−２７３６３２号公報
【特許文献３】特開平０２−５４５８号公報
【特許文献４】特開２００６−２６９７９７号公報
【特許文献５】特開昭６０−１０５２５２号公報
【特許文献６】特開昭６２−２９４３２７号公報
【特許文献７】特開２００５−１２７１７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ところで、パワーモジュールは、その内部に半導体デバイスを搭載しているが、半導体デバイスはその製造段階で電気的特性が決定される。このため、パワーモジュールに搭載された半導体デバイスの電気的特性を変更することは不可能である。
【００１１】
その一方で、パワーモジュールの要求仕様はユーザごとに異なり、さらに１ユーザにおいてもアプリケーションごとに異なる。
【００１２】
各要求仕様に対してパワーモジュールの電気的特性を最適化するためには、各要求仕様に適した半導体デバイスを予め選択してパワーモジュールに搭載する必要があることから、パワーモジュールの開発に時間を要していた。
【００１３】
また、パワーモジュールに搭載される半導体デバイスは、選択されたひとつの電気的特性のみを有するため、ユーザのアプリケーションに応じてパワーモジュールの仕様を追従させて変化させることは不可能であった。
【００１４】
ここで、特許文献１〜特許文献７には、機能等の異なる複数の回路を切り替える構成は開示されているが、要求仕様に応じて半導体デバイスの電気的特性を適切に切り替えるための構成は開示されていない。
【００１５】
本発明は、上述の課題を解決するためになされたもので、その目的は、要求仕様に応じて電気的特性を適切に切り替えることが可能な半導体装置を提供することである。
【課題を解決するための手段】
【００１６】
上記課題を解決するために、この発明のある局面に係わる半導体装置は、スイッチング損失および飽和電圧損失が互いに異なる複数の半導体スイッチ素子と、複数の半導体スイッチ素子のいずれかを選択し、選択した半導体スイッチ素子を駆動する選択駆動部と、複数の半導体スイッチ素子および選択駆動部を収容するケースとを備える。
【発明の効果】
【００１７】
本発明によれば、要求仕様に応じて電気的特性を適切に切り替えることができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の第１の実施の形態に係る半導体装置の構成を示す図である。
【図２】本発明の第１の実施の形態に係る半導体装置における半導体スイッチ素子１１，１２のスイッチング損失特性および飽和電圧損失特性を示す図である。
【図３】（ａ）は、本発明の第１の実施の形態に係る半導体装置におけるＩＧＢＴのスイッチングタイミングを示す図である。（ｂ）は、図３（ａ）に示すスイッチングタイミングに対応する、電子線照射量が多い場合におけるＩＧＢＴのスイッチング損失および飽和電圧損失を示す図である。
【図４】（ａ）は、本発明の第１の実施の形態に係る半導体装置におけるＩＧＢＴのスイッチングタイミングを示す図である。（ｂ）は、図４（ａ）に示すスイッチングタイミングに対応する、電子線照射量が少ない場合におけるＩＧＢＴのスイッチング損失および飽和電圧損失を示す図である。
【図５】本発明の第１の実施の形態に係る半導体装置における半導体スイッチ素子１１，１２のスイッチング周波数とトータル損失との関係を示す図である。
【図６】本発明の第１の実施の形態に係る半導体装置における半導体チップの構成を概念的に示す図である。
【図７】本発明の第１の実施の形態に係る半導体装置における半導体チップの構造を概略的に示す図である。
【図８】本発明の第１の実施の形態に係る半導体装置における半導体スイッチ素子の製造方法を説明するための図である。
【図９】本発明の第１の実施の形態に係る半導体装置における半導体スイッチ素子の製造方法を説明するための図である。
【図１０】本発明の第１の実施の形態に係る半導体装置における半導体スイッチ素子の製造方法を説明するための図である。
【図１１】本発明の第２の実施の形態に係る半導体装置の構成を示す図である。
【図１２】本発明の第３の実施の形態に係る半導体装置の構成を示す図である。
【図１３】本発明の第３の実施の形態に係る半導体装置における切り替え判定部の構成を示す図である。
【図１４】本発明の第４の実施の形態に係る半導体装置の構成を示す図である。
【図１５】本発明の第４の実施の形態に係る半導体装置における切り替え判定部の構成を示す図である。
【図１６】本発明の第５の実施の形態に係る半導体装置の構成を示す図である。
【図１７】本発明の第６の実施の形態に係る半導体装置の構成を示す図である。
【図１８】本発明の第７の実施の形態に係る半導体装置の構成を示す図である。
【発明を実施するための形態】
【００１９】
以下、本発明の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００２０】
＜第１の実施の形態＞
図１は、本発明の第１の実施の形態に係る半導体装置の構成を示す図である。
【００２１】
図１を参照して、半導体装置１０１は、選択駆動部５１と、半導体スイッチ素子１１，１２と、ダイオード１３と、ケースＫと、端子Ｔ１，Ｔ３，Ｔ４とを備える。選択駆動部５１は、ゲート駆動回路２と、切り替え判定部３と、切り替え制御部４と、スイッチＳＷとを含む。ゲート駆動回路２は、トランジスタ１４，１５と、抵抗１６，１７とを含む。
【００２２】
半導体スイッチ素子１１，１２は、たとえば１つの集積回路すなわち半導体チップＣＰ１に含まれる。半導体スイッチ素子１１，１２は、電気的特性が互いに異なるように製造されている。
【００２３】
ダイオード１３は、半導体スイッチ素子１１，１２のコレクタに接続されたカソードと、半導体スイッチ素子１１，１２のエミッタに接続されたアノードとを有する。ダイオード１３は、半導体スイッチ素子１１，１２に逆電圧が印加されたときに半導体スイッチ素子１１，１２のエミッタ側からコレクタ側へ電流を流す。これにより、半導体スイッチ素子１１，１２が逆電圧によって壊れることを防ぐことができる。
【００２４】
選択駆動部５１と、半導体スイッチ素子１１，１２と、ダイオード１３とはモジュール化されている。すなわち、ケースＫは、選択駆動部５１と、半導体スイッチ素子１１，１２と、ダイオード１３とを収容している。端子Ｔ１，Ｔ３，Ｔ４は、ケースＫに取り付けられている。
【００２５】
端子Ｔ１は、ケースＫに取り付けられ、半導体スイッチ素子１１，１２をオン・オフするためのオン・オフ制御信号をケースＫの外部から受ける。このオン・オフ制御信号は、たとえば所定周期で論理ローレベルおよび論理ハイレベルを繰り返すデジタル信号である。
【００２６】
選択駆動部５１は、半導体装置１０１の要求仕様に応じて半導体スイッチ素子１１，１２のいずれかを選択し、選択した半導体スイッチ素子に駆動信号を与える。
【００２７】
より詳細には、ゲート駆動回路２は、端子Ｔ１を介して受けたオン・オフ制御信号に基づいて、半導体スイッチ素子１１，１２を駆動するためのゲート駆動信号を生成し、スイッチＳＷを介して半導体スイッチ素子１１，１２へ出力する。たとえば、トランジスタ１４は、論理ハイレベルのオン・オフ制御信号を受けてオンし、これにより、電源電圧ＶＤが抵抗１６およびスイッチＳＷを介して半導体スイッチ素子１１，１２のゲートに供給される。また、トランジスタ１５は、論理ローレベルのオン・オフ制御信号を受けてオンし、これにより、接地電圧が抵抗１７およびスイッチＳＷを介して半導体スイッチ素子１１，１２のゲートに供給される。
【００２８】
スイッチＳＷは、切り替え制御部４から受けた制御信号に基づいて、ゲート駆動回路２から受けたゲート駆動信号を半導体スイッチ素子１１のゲートへ出力するか、半導体スイッチ素子１２のゲートへ出力するかを切り替える。
【００２９】
切り替え判定部３は、種々の信号および設定等に基づいて半導体装置１０１の要求仕様を判定し、判定結果を示す信号を切り替え制御部４へ出力する。切り替え制御部４は、切り替え判定部３から受けた信号に基づいてスイッチＳＷへ制御信号を出力する。
【００３０】
図２は、本発明の第１の実施の形態に係る半導体装置における半導体スイッチ素子１１，１２のスイッチング損失特性および飽和電圧損失特性を示す図である。
【００３１】
半導体スイッチ素子１１，１２は、たとえばＩＧＢＴ（Insulated Gate Bipolar Transistor）である。図２を参照して、ＩＧＢＴでは、その電気的特性としてスイッチング損失特性と飽和電圧損失特性との間にトレードオフの関係がある。半導体スイッチ素子１１は、図２のグラフ上の点ＳＰＡで表わされるスイッチング損失特性および飽和電圧損失特性を有する。また、半導体スイッチ素子１２は、図２のグラフ上の点ＳＰＢで表わされるスイッチング損失特性および飽和電圧損失特性を有する。
【００３２】
図３（ａ）は、本発明の第１の実施の形態に係る半導体装置におけるＩＧＢＴのスイッチングタイミングを示す図である。図３（ｂ）は、図３（ａ）に示すスイッチングタイミングに対応する、電子線照射量が多い場合におけるＩＧＢＴのスイッチング損失および飽和電圧損失を示す図である。
【００３３】
図４（ａ）は、本発明の第１の実施の形態に係る半導体装置におけるＩＧＢＴのスイッチングタイミングを示す図である。図４（ｂ）は、図４（ａ）に示すスイッチングタイミングに対応する、電子線照射量が少ない場合におけるＩＧＢＴのスイッチング損失および飽和電圧損失を示す図である。
【００３４】
図３（ａ）および（ｂ）ならびに図４（ａ）および（ｂ）を参照して、ＩＧＢＴがオンしてコレクタ電流Ｉｃが増加し、コレクタ−エミッタ間電圧Ｖｃｅが減少するタイミングと、ＩＧＢＴがオフしてコレクタ電流Ｉｃが減少し、コレクタ−エミッタ間電圧Ｖｃｅが増加するタイミングとにおいて、スイッチング損失ＳＷＬが生じる。また、ＩＧＢＴがオンしてからオフするまでの期間において、飽和電圧損失ＳＴＬが生じる。
【００３５】
ここで、スイッチング損失ＳＷＬおよび飽和電圧損失ＳＴＬは、たとえばＩＧＢＴチップの製造段階で照射するチップへの電子線の量によって変わる。すなわち、電子線照射量が多い場合にはスイッチング損失ＳＷＬが小さくなり、また、飽和電圧損失ＳＴＬが大きくなる。一方、電子線照射量が少ない場合にはスイッチング損失ＳＷＬが大きくなり、また、飽和電圧損失ＳＴＬが小さくなる。なお、図２に示す矢印Ｙは、電子線照射量が少なくなる方向を示している。
【００３６】
図５は、本発明の第１の実施の形態に係る半導体装置における半導体スイッチ素子１１，１２のスイッチング周波数とトータル損失との関係を示す図である。なお、半導体スイッチ素子１１，１２のスイッチング周波数は、オン・オフ制御信号の周波数と等しい。
【００３７】
図５を参照して、半導体スイッチ素子１１，１２のトータル損失は、スイッチング損失ＳＷＬおよび飽和電圧損失ＳＴＬの和である。また、半導体スイッチ素子１１のスイッチング損失ＳＷＬＡおよび半導体スイッチ素子１２のスイッチング損失ＳＷＬＢは、それぞれ半導体スイッチ素子１１および１２のスイッチング周波数が高くなるにつれて大きくなる。また、半導体スイッチ素子１１の飽和電圧損失ＳＴＬＡおよび半導体スイッチ素子１２の飽和電圧損失ＳＴＬＢは、半導体スイッチ素子１１および１２のスイッチング周波数によらず略一定である。
【００３８】
このため、半導体スイッチ素子１１のトータル損失ＴＬＡは、キャリア周波数すなわちスイッチング周波数が低い周波数帯Ｆ１において半導体スイッチ素子１２のトータル損失ＴＬＢよりも小さくなる。一方、半導体スイッチ素子１２のトータル損失ＴＬＢは、キャリア周波数が高い周波数帯Ｆ２において半導体スイッチ素子１１のトータル損失ＴＬＡよりも小さくなる。
【００３９】
キャリア周波数は、ユーザおよびアプリケーションごとに異なる。このため、従来のパワーモジュールでは、ユーザおよびアプリケーションに対応する周波数においてトータル損失が最も小さくなるような特性を有する半導体スイッチ素子を予め選択してパワーモジュールに搭載する必要がある。半導体スイッチ素子の選択は、半導体スイッチ素子をパワーモジュールに搭載した後は行なうことができないため、ユーザおよびアプリケーションごとにパワーモジュールを開発しなければならない。
【００４０】
また、たとえばユーザのアプリケーションにおいてキャリア周波数が可変である場合、特定のキャリア周波数におけるトータル損失しか最小化できないことから、キャリア周波数に応じてパワーモジュールの仕様を変化させることは不可能であった。
【００４１】
しかしながら、本発明の第１の実施の形態に係る半導体装置では、半導体スイッチ素子１１，１２は、スイッチング損失および飽和電圧損失が互いに異なり、選択駆動部５１は、半導体スイッチ素子１１，１２のいずれかを選択し、選択した半導体スイッチ素子を駆動する。
【００４２】
このような構成により、互いに電気的特性の異なる半導体スイッチ素子を選択して駆動することができるため、ユーザおよびアプリケーションごとに異なる要求仕様に応じて電気的特性を適切に切り替えることができる。
【００４３】
すなわち、ユーザおよびアプリケーションごとに異なるキャリア周波数に応じて、電力損失が小さくなる半導体スイッチ素子を選択的に駆動することができるため、キャリア周波数の相違に関わらず、常に低損失なパワーモジュールを提供することができる。そして、インバータなどのアプリケーションにおいて電力変換を行なう際に、パワーモジュールにおける電力損失を低減することができるため、電力変換時のエネルギー変換効率を向上させ、省エネルギー効果を得ることができる。
【００４４】
なお、選択駆動部５１は、ゲート駆動回路２を含まない構成であってもよい。この場合、半導体装置１０１の外部からゲート駆動信号が直接与えられる。すなわち、端子Ｔ１は、半導体スイッチ素子１１，１２を駆動するためのゲート駆動信号をケースＫの外部から受ける。
【００４５】
次に、本発明の第１の実施の形態に係る半導体装置における半導体スイッチ素子の製造方法について説明する。
【００４６】
図６は、本発明の第１の実施の形態に係る半導体装置における半導体チップの構成を概念的に示す図である。
【００４７】
図６を参照して、半導体スイッチ素子１１，１２は、たとえば１つの集積回路すなわち半導体チップＣＰ１に含まれる。トランジスタセルＣＡおよびＣＢは、半導体チップＣＰ１において形成され、半導体スイッチ素子１１および１２にそれぞれ対応する。
【００４８】
図７は、本発明の第１の実施の形態に係る半導体装置における半導体チップの構造を概略的に示す図である。
【００４９】
図７を参照して、トランジスタセルＣＡおよびＣＢは、略矩形状であり、トランジスタセルＣＡおよびＣＢにおいて半導体スイッチ素子１１のゲートＧ１および半導体スイッチ素子１２のゲートＧ２がそれぞれ形成されている。
【００５０】
図８〜図１０は、本発明の第１の実施の形態に係る半導体装置における半導体スイッチ素子の製造方法を説明するための図である。
【００５１】
図８を参照して、トランジスタセルＣＡの電気的特性を電子線照射によって調整する場合には、トランジスタセルＣＢにマスクＭＫを被せた状態で、トランジスタセルＣＡに電子線を照射する。
【００５２】
図９を参照して、トランジスタセルＣＢの電気的特性を電子線照射によって調整する場合には、トランジスタセルＣＡにマスクＭＫを被せた状態で、トランジスタセルＣＢに電子線を照射する。これにより、トランジスタセルＣＡおよびＣＢに個別の電気的特性を持たせることができる。
【００５３】
図１０を参照して、マスクＭＫを使わなくても、トランジスタセルＣＡへの電子線照射量とトランジスタセルＣＢへの電子線照射量とを異ならせることにより、トランジスタセルＣＡおよびＣＢに個別の電気的特性を持たせることが可能である。
【００５４】
このように、本発明の第１の実施の形態に係る半導体装置では、異なる電気的特性を有する半導体スイッチ素子１１，１２を１つの半導体チップによって製造することができるため、半導体スイッチ素子１１，１２の面積を小さくすることができ、小型化を図ることができる。
【００５５】
次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００５６】
＜第２の実施の形態＞
本実施の形態は、第１の実施の形態に係る半導体装置と比べて半導体スイッチ素子の製造方法を変更した半導体装置に関する。以下で説明する内容以外は第１の実施の形態に係る半導体装置と同様である。
【００５７】
図１１は、本発明の第２の実施の形態に係る半導体装置の構成を示す図である。
図１１を参照して、半導体装置１０２は、本発明の第１の実施の形態に係る半導体装置と比べて、半導体スイッチ素子１１，１２の代わりに半導体スイッチ素子２１，２２を備える。半導体スイッチ素子１１，１２は、電気的特性の異なる２つの集積回路すなわち半導体チップＣＰ１１，ＣＰ１２にそれぞれ含まれる。
【００５８】
その他の構成および動作は第１の実施の形態に係る半導体装置と同様であるため、ここでは詳細な説明を繰り返さない。
【００５９】
したがって、本発明の第２の実施の形態に係る半導体装置は、複雑な半導体デバイス製造技術を用いることなく製造することができるため、本発明の第１の実施の形態に係る半導体装置と比べて製造コストの削減を図ることができる。
【００６０】
次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００６１】
＜第３の実施の形態＞
本実施の形態は、第１の実施の形態に係る半導体装置と比べて要求仕様の判定方法を具体化した半導体装置に関する。以下で説明する内容以外は第１の実施の形態に係る半導体装置と同様である。
【００６２】
図１２は、本発明の第３の実施の形態に係る半導体装置の構成を示す図である。
図１２を参照して、半導体装置１０３は、本発明の第１の実施の形態に係る半導体装置と比べて、端子Ｔ１と切り替え判定部３とが接続されている点が異なる。
【００６３】
切り替え判定部３は、端子Ｔ１を介して受けたオン・オフ制御信号の周波数を検出し、検出した周波数に基づいて半導体装置１０３の要求仕様を判定し、判定結果を示す信号を切り替え制御部４へ出力する。
【００６４】
図１３は、本発明の第３の実施の形態に係る半導体装置における切り替え判定部の構成を示す図である。
【００６５】
図１３を参照して、切り替え判定部３は、コンパレータＣＭＰ１と、周波数カウンタＣＮＴとを含む。
【００６６】
コンパレータＣＭＰ１は、端子Ｔ１を介して受けたオン・オフ制御信号を周波数カウンタＣＮＴがカウント可能な電圧パルスに変換する。すなわち、コンパレータＣＭＰ１は、端子Ｔ１を介して受けたオン・オフ制御信号と基準電圧ＶＲＥＦ１とを比較し、比較結果を示す信号を周波数カウンタＣＮＴへ出力する。
【００６７】
周波数カウンタＣＮＴは、コンパレータＣＭＰ１から受けた信号のたとえば立ち上がりエッジをカウントし、カウント値を示す信号を切り替え制御部４へ出力する。
【００６８】
切り替え制御部４は、周波数カウンタＣＮＴから通知されたカウント値に基づいてスイッチＳＷへ制御信号を出力する。
【００６９】
スイッチＳＷは、切り替え制御部４から受けた制御信号に基づいて、ゲート駆動回路２から受けたゲート駆動信号を半導体スイッチ素子１１のゲートＧ１へ出力するか、半導体スイッチ素子１２のゲートＧ２へ出力するかを切り替える。
【００７０】
その他の構成および動作は第１の実施の形態に係る半導体装置と同様であるため、ここでは詳細な説明を繰り返さない。
【００７１】
したがって、本発明の第３の実施の形態に係る半導体装置では、キャリア周波数を検出し、検出したキャリア周波数に応じて最適な半導体スイッチ素子を自発的に選択駆動することができるため、電力損失を低減することができる。
【００７２】
次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００７３】
＜第４の実施の形態＞
本実施の形態は、第１の実施の形態に係る半導体装置と比べて要求仕様の判定方法を具体化した半導体装置に関する。以下で説明する内容以外は第１の実施の形態に係る半導体装置と同様である。
【００７４】
図１４は、本発明の第４の実施の形態に係る半導体装置の構成を示す図である。
図１４を参照して、半導体装置１０４は、本発明の第１の実施の形態に係る半導体装置と比べて、さらに、端子Ｔ２を備える。
【００７５】
端子Ｔ２は、ケースＫに取り付けられ、ケースＫの外部から半導体装置１０４の要求仕様を示す制御信号を受ける。
【００７６】
選択駆動部５１は、端子Ｔ２を介して受けた制御信号に基づいて半導体スイッチ素子１１，１２のいずれかを選択し、選択した半導体スイッチ素子１１，１２に駆動信号を与える。
【００７７】
図１５は、本発明の第４の実施の形態に係る半導体装置における切り替え判定部の構成を示す図である。
【００７８】
図１５を参照して、切り替え判定部３は、コンパレータＣＭＰ２を含む。コンパレータＣＭＰ２は、端子Ｔ２を介して受けた制御信号のレベルを判定する。すなわち、コンパレータＣＭＰ２は、端子Ｔ２を介して受けた制御信号と基準電圧ＶＲＥＦ２とを比較し、比較結果を示す信号を切り替え制御部４へ出力する。
【００７９】
切り替え制御部４は、コンパレータＣＭＰ２から受けた信号に基づいてスイッチＳＷへ制御信号を出力する。
【００８０】
スイッチＳＷは、切り替え制御部４から受けた制御信号に基づいて、ゲート駆動回路２から受けたゲート駆動信号を半導体スイッチ素子１１のゲートＧ１へ出力するか、半導体スイッチ素子１２のゲートＧ２へ出力するかを切り替える。
【００８１】
その他の構成および動作は第１の実施の形態に係る半導体装置と同様であるため、ここでは詳細な説明を繰り返さない。
【００８２】
したがって、本発明の第４の実施の形態に係る半導体装置では、半導体装置の要求仕様に応じて外部から半導体装置へ制御信号を与えることにより、半導体装置の仕様を任意に変更することができる。
【００８３】
次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００８４】
＜第５の実施の形態＞
本実施の形態は、第１の実施の形態に係る半導体装置と比べて半導体スイッチ素子の種類を変更した半導体装置に関する。以下で説明する内容以外は第１の実施の形態に係る半導体装置と同様である。
【００８５】
図１６は、本発明の第５の実施の形態に係る半導体装置の構成を示す図である。
図１６を参照して、半導体装置１０５は、本発明の第１の実施の形態に係る半導体装置と比べて、半導体スイッチ素子１１，１２の代わりに半導体スイッチ素子３１，３２を備える。
【００８６】
半導体スイッチ素子３１，３２は、バイポーラトランジスタであり、たとえば１つの集積回路すなわち半導体チップＣＰ３１に含まれる。半導体スイッチ素子３１，３２は、電気的特性が互いに異なるように製造されている。
【００８７】
その他の構成および動作は第１の実施の形態に係る半導体装置と同様であるため、ここでは詳細な説明を繰り返さない。
【００８８】
バイポーラチップ製造プロセスはＩＧＢＴチップ製造プロセスより安価である。したがて、本発明の第５の実施の形態に係る半導体装置では、半導体装置の製造コストを低減することができる。
【００８９】
次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００９０】
＜第６の実施の形態＞
本実施の形態は、第１の実施の形態に係る半導体装置と比べて半導体スイッチ素子の種類を変更した半導体装置に関する。以下で説明する内容以外は第１の実施の形態に係る半導体装置と同様である。
【００９１】
図１７は、本発明の第６の実施の形態に係る半導体装置の構成を示す図である。
図１７を参照して、半導体装置１０６は、本発明の第１の実施の形態に係る半導体装置と比べて、半導体スイッチ素子１１，１２の代わりに半導体スイッチ素子４１，４２を備え、かつダイオード１３を備えない。
【００９２】
半導体スイッチ素子４１，４２は、ＲＣ（Reverse Conducting：逆導通）−ＩＧＢＴであり、たとえば１つの集積回路すなわち半導体チップＣＰ４１に含まれる。半導体スイッチ素子４１，４２は、電気的特性が互いに異なるように製造されている。
【００９３】
その他の構成および動作は第１の実施の形態に係る半導体装置と同様であるため、ここでは詳細な説明を繰り返さない。
【００９４】
したがって、本発明の第６の実施の形態に係る半導体装置では、ＩＧＢＴチップおよびダイオードチップを１チップ化できるＲＣ−ＩＧＢＴを使用することにより、ダイオード１３が不要となる。これにより、半導体装置を容易に製造することができ、製造コストを低減することができる。
【００９５】
次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００９６】
＜第７の実施の形態＞
本実施の形態は、第１の実施の形態に係る半導体装置と比べて半導体スイッチ素子の種類を変更した半導体装置に関する。以下で説明する内容以外は第１の実施の形態に係る半導体装置と同様である。
【００９７】
図１８は、本発明の第７の実施の形態に係る半導体装置の構成を示す図である。
図１８を参照して、半導体装置１０７は、本発明の第１の実施の形態に係る半導体装置と比べて、半導体スイッチ素子１１，１２およびダイオード１３の代わりに半導体スイッチ素子６１，６２およびダイオード６３を備える。
【００９８】
半導体スイッチ素子６１，６２は、たとえば１つの集積回路すなわち半導体チップＣＰ６１に含まれる。半導体スイッチ素子６１，６２は、電気的特性が互いに異なるように製造されている。また、半導体スイッチ素子６１，６２およびダイオード６３は炭化珪素（ＳｉＣ）によって形成されている。
【００９９】
ここで、炭化珪素は、耐電圧性が高いため、許容される電流密度を大きくできることから、半導体スイッチ素子およびダイオードの小型化を図ることができる。したがって、本発明の第７の実施の形態に係る半導体装置では、本発明の第１の実施の形態に係る半導体装置と比べて、さらに小型化を図ることができる。
【０１００】
なお、本発明の第７の実施の形態に係る半導体装置では、半導体スイッチ素子６１，６２およびダイオード６３は炭化珪素（ＳｉＣ）によって形成されている構成であるとしたが、これに限定するものではなく、半導体スイッチ素子およびダイオードの少なくとも一方が炭化珪素（ＳｉＣ）によって形成されている構成であってもよい。
【０１０１】
その他の構成および動作は第１の実施の形態に係る半導体装置と同様であるため、ここでは詳細な説明を繰り返さない。
【０１０２】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１０３】
２  ゲート駆動回路、３  切り替え判定部、４  切り替え制御部、１１，１２，２１，２２，３１，３２，４１，４２，６１，６２  半導体スイッチ素子、１３，６３  ダイオード、１４，１５  トランジスタ、１６，１７  抵抗、５１  選択駆動部、１０１〜１０７  半導体装置、Ｋ  ケース、Ｔ１，Ｔ２，Ｔ３，Ｔ４  端子、ＳＷ  スイッチ、ＣＰ１，ＣＰ１１，ＣＰ１２，ＣＰ３１  半導体チップ、ＣＡ，ＣＢ  トランジスタセル、ＣＭＰ１，ＣＭＰ２  コンパレータ、ＣＮＴ  周波数カウンタ。
【図１】
2010171696.tif 000003
【図２】
2010171696.tif 000004
【図３】
2010171696.tif 000005
【図４】
2010171696.tif 000006
【図５】
2010171696.tif 000007
【図６】
2010171696.tif 000008
【図７】
2010171696.tif 000009
【図８】
2010171696.tif 000010
【図９】
2010171696.tif 000011
【図１０】
2010171696.tif 000012
【図１１】
2010171696.tif 000013
【図１２】
2010171696.tif 000014
【図１３】
2010171696.tif 000015
【図１４】
2010171696.tif 000016
【図１５】
2010171696.tif 000017
【図１６】
2010171696.tif 000018
【図１７】
2010171696.tif 000019
【図１８】
2010171696.tif 000020