(57)【要約】【課題】第１ループ回路と第２ループ回路に形成される磁界変動に起因したノイズを効果的に低減すること。【解決手段】インダクタンス素子を共有する第１ループ回路と第２ループ回路とを備え、第１ループ回路に設けられる第１スイッチング素子のＯＮ／ＯＦＦ動作に伴い第１ループ回路と第２ループ回路に交互に電流が流れる電圧変換装置であって、第１ループ回路のスイッチング素子のＯＮ動作時に形成される第１ループ回路を貫く磁界の向きと、第１ループ回路の第１スイッチング素子のＯＮ動作後のＯＦＦ動作時に形成される第２ループ回路を貫く磁界の向きが同方向であり、第１ループ回路と第２ループ回路を構成する素子の全てが基板の同一表面上に配置され、第２ループ回路は、第２直流電源に接続され、第１ループ回路は、第１直流電源に接続される。【選択図】図３
2010148292.tif 000002
【特許請求の範囲】
【請求項１】
インダクタンス素子を共有する第１ループ回路と第２ループ回路とを備え、前記第１ループ回路に設けられる第１スイッチング素子のＯＮ／ＯＦＦ動作に伴い前記第１ループ回路と前記第２ループ回路に交互に電流が流れる電圧変換装置であって、
前記第１ループ回路のスイッチング素子のＯＮ動作時に形成される前記第１ループ回路を貫く磁界の向きと、前記第１ループ回路の第１スイッチング素子のＯＮ動作後のＯＦＦ動作時に形成される前記第２ループ回路を貫く磁界の向きが同方向であり、
前記第１ループ回路と前記第２ループ回路を構成する素子の全てが基板の同一表面上に配置され、前記第２ループ回路は、第２直流電源に接続され、前記第１ループ回路は、前記第２直流電源と電圧が異なる第１直流電源に接続されることを特徴とする、電圧変換装置。
【請求項２】
前記第１及び第２ループ回路には、第１及び第２容量性素子がそれぞれ設けられる、請求項１に記載の電圧変換装置。
【請求項３】
前記第２ループ回路に第２スイッチング素子が設けられ、
前記第１及び第２スイッチング素子は、一方がＯＮするのに同期して他方がＯＦＦするように制御される、請求項１又は２に記載の電圧変換装置。
【請求項４】
前記第１ループ回路における前記第１スイッチング素子と前記第１容量性素子の中点に前記第１直流電源が接続される、請求項２に記載の電圧変換装置。
【請求項５】
前記第１及び第２ループ回路には、第１及び第２容量性素子がそれぞれ設けられると共に、
前記第２ループ回路に第２スイッチング素子が設けられ、
前記第１及び第２スイッチング素子は、一方がＯＮするのに同期して他方がＯＦＦするように制御され、
前記第２ループ回路における前記第２スイッチング素子と前記第２容量性素子の中点に前記第２直流電源が接続される、請求項１に記載の電圧変換装置。
【請求項６】
インダクタンス成分を共有しそれぞれ第１及び第２スイッチング素子、及び、第１及び第２容量性素子を有する第１ループ回路と第２ループ回路とを備え、前記第１ループ回路に設けられる第１スイッチング素子のＯＮ／ＯＦＦ動作に伴い前記第１ループ回路と前記第２ループ回路に交互に電流が流れる電圧変換装置であって、
前記第１ループ回路における前記第１スイッチング素子と前記第１容量性素子の中点に第１直流電源が接続され、前記第２ループ回路における前記第２スイッチング素子と前記第２容量性素子の中点に、前記第１直流電源と電圧が異なる第２直流電源が接続され、
前記第１ループ回路及び前記第２ループ回路は、前記第１ループ回路及び前記第２ループ回路の一方が他方を囲繞するように配置されることを特徴とする、電圧変換装置。
【請求項７】
電気負荷を駆動する電気負荷駆動装置であって、
直流電源と、
前記直流電源から受けた直流電源の電圧レベルを変換して前記電気負荷に出力する請求項１〜６のうちのいずれか１項に記載の電圧変換装置と、
前記電圧変換装置を制御する制御装置とを含むことを特徴とする、電気負荷駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インダクタンス成分を共有する第１ループ回路と第２ループ回路とを備える電圧変換装置及びこれを用いる電気負荷駆動装置に関する。
【背景技術】
【０００２】
従来から、トランスの一次コイルに接続された一次側回路と、トランスの二次コイルに接続された二次側回路とを有するスイッチング電源回路において、一次側回路側の電極パターンと、二次側回路側の電極パターンとを対向して配置することで、当該電極パターン間の絶縁層をコンデンサ用の誘電体として機能させて等価的コンデンサを構成し、当該等価的コンデンサによりノイズ対策用のコンデンサを構成する技術が知られている（例えば、特許文献１参照）。
【特許文献１】特開２００５−１１０４５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、トランスを用いない非絶縁型のＤＣ−ＤＣコンバータにおいては、例えば図１に示すように、インダクタンスＬを共有すると共にそれぞれコンデンサＣ１，Ｃ２を有する第１ループ回路及び第２ループ回路を備え、第１又は第２ループ回路に設けられるスイッチング素子Ｑ１又はＱ２をＯＮ／ＯＦＦ動作させることで電圧変換が実現される。このとき、第１及び第２コンデンサは、ＤＣ−ＤＣコンバータの出力電圧を平滑化すると共に、ＤＣ−ＤＣコンバータ回路の発生ノイズを低減する機能を有する。このような図１に示す回路構成は、一般的に、図２に示すように、プリント基板上に第１ループ回路及び第２ループ回路を同一面又は別面上に並べて配置することで実現される。
【０００４】
しかしながら、図１及び図２に示すような従来の回路構成では、例えばスイッチング素子Ｑ１をＯＮ／ＯＦＦ動作させるときに、第１ループ回路と第２ループ回路に交互に電流が流れるので、第１ループ回路を貫く磁界と、第２ループ回路を貫く磁界とが交互に発生する。このとき、第１ループ回路と第２ループ回路に流れる電流のそれぞれの向きは、図１の矢印に示すように逆方向であるので、第１ループ回路を貫く磁界と第２ループ回路を貫く磁界の方向は逆向きとなる。かかる構成では、スイッチング素子Ｑ１の高速（短時間）のＯＮ／ＯＦＦ動作に伴って向きが逆の磁界が高速（短時間）で交互に発生し、当該磁界の変動に起因したノイズが発生するという問題がある。
【０００５】
そこで、本発明は、第１ループ回路と第２ループ回路に形成される磁界変動に起因したノイズを効果的に低減することができる電圧変換装置及びこれを用いる電気負荷駆動装置の提供を目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明の一局面によれば、インダクタンス素子を共有する第１ループ回路と第２ループ回路とを備え、前記第１ループ回路に設けられる第１スイッチング素子のＯＮ／ＯＦＦ動作に伴い前記第１ループ回路と前記第２ループ回路に交互に電流が流れる電圧変換装置であって、
前記第１ループ回路のスイッチング素子のＯＮ動作時に形成される前記第１ループ回路を貫く磁界の向きと、前記第１ループ回路の第１スイッチング素子のＯＮ動作後のＯＦＦ動作時に形成される前記第２ループ回路を貫く磁界の向きが同方向であり、
前記第１ループ回路と前記第２ループ回路を構成する素子の全てが基板の同一表面上に配置され、前記第２ループ回路は、第２直流電源に接続され、前記第１ループ回路は、前記第２直流電源と電圧が異なる第１直流電源に接続されることを特徴とする、電圧変換装置が提供される。
【０００７】
前記第１ループ回路は、例えば、前記基板を貫通するスルーホールを介して、前記基板の反対側（即ち前記第１ループ回路と前記第２ループ回路を構成する素子の全てが配置されていない側）で前記第１直流電源に接続されてもよいし、例えばチップジャンパーを用いて同一表面側（即ち前記第１ループ回路と前記第２ループ回路を構成する素子の全てが配置されている側）で前記第１直流電源に接続されてもよい。
【発明の効果】
【０００８】
本発明によれば、第１ループ回路と第２ループ回路に形成される磁界変動に起因したノイズを効果的に低減することができる電圧変換装置等が得られる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。
【００１０】
図３は、本発明による電圧変換装置１の一実施例の回路構成を示す図である。本発明による電圧変換装置１は、基板の一表面上に、図３に示すような電圧変換装置１の回路構成を略そのまま平面的に配置して構成される。
【００１１】
本実施例の電圧変換装置１は、同期整流型の非絶縁型ＤＣ／ＤＣコンバータであり、第１ループ回路１０と第２ループ回路１２とを備える。電圧変換装置１の出力端子２０には、駆動対象の電気負荷４０が接続される。第１ループ回路１０と第２ループ回路１２は、インダクタンスＬを共有する。図示の例では、第１ループ回路１０は、第２ループ回路１２を囲繞するように配置される。
【００１２】
第１ループ回路１０は、インダクタンスＬに加えて、スイッチング素子Ｑ１とコンデンサＣ１とを有する。スイッチング素子Ｑ１は、本例では、ＭＯＳＦＥＴ（metal  oxide  semiconductor  field−effect  transistor）であるが、ＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）等のような他のトランジスタであってもよい。スイッチング素子Ｑ１は、＋端子と出力端子２０の間に、インダクタンスＬと直列に接続される。このとき、スイッチング素子Ｑ１としてＮｃｈ−ＭＯＳＦＥＴを用いた場合、スイッチング素子Ｑ１は、ドレイン側が＋端子に接続されると共に、ソース側がインダクタンスＬに接続される。他方、スイッチング素子Ｑ１としてＰｃｈ−ＭＯＳＦＥＴを用いた場合、スイッチング素子Ｑ１は、ソース側が＋端子に接続されると共に、ドレイン側がインダクタンスＬに接続される。コンデンサＣ１は、＋端子と出力端子２０の間に、スイッチング素子Ｑ１とインダクタンスＬに対して並列に接続される。
【００１３】
同様に、第２ループ回路１２は、インダクタンスＬに加えて、スイッチング素子Ｑ２とコンデンサＣ２とを有する。スイッチング素子Ｑ１は、本例では、ＭＯＳＦＥＴであるが、ＩＧＢＴ等のような他のトランジスタであってもよい。スイッチング素子Ｑ２は、−端子と出力端子２０の間に、インダクタンスＬと直列に接続される。このとき、スイッチング素子Ｑ２としてＮｃｈ−ＭＯＳＦＥＴを用いた場合、スイッチング素子Ｑ２は、ドレイン側がインダクタンスＬに接続されると共に、ソース側が−端子に接続される。他方、スイッチング素子Ｑ２としてＰｃｈ−ＭＯＳＦＥＴを用いた場合、スイッチング素子Ｑ２は、ソース側がインダクタンスＬに接続されると共に、ドレイン側が−端子に接続される。コンデンサＣ２は、−端子と出力端子２０の間に、スイッチング素子Ｑ２とインダクタンスＬに対して並列に接続される。
【００１４】
＋端子には、第１の直流電源（図１２の直流電源２０３参照）が接続され、−端子には、第１の直流電源よりも電圧が低い第２の直流電源（図示せず）が接続される。第１の直流電源及び第２の直流電源の定格電圧は、第２の直流電源の方が第１の直流電源よりも低い限り、任意であってよい。典型的には、−端子には、グランド（即ちＯＶ）が接続される。以下では、説明の複雑化を防止するために、特に言及しない限り、−端子はグランドに接続されているものとする。
【００１５】
コンデンサＣ１及びコンデンサＣ２は、主に、電圧変換装置１の出力電圧を平滑化すると共に、電圧変換装置１における発生ノイズを低減する機能を有する。コンデンサＣ１及びコンデンサＣ２の容量は、好ましくは、同一に設定される。また、コンデンサＣ１及びコンデンサＣ２としては、好ましくは、劣化の影響を低減するために、耐久劣化し難いセラミックタイプのコンデンサが用いられる。
【００１６】
スイッチング素子Ｑ１及びＱ２は、一方がＯＮ時に他方がＯＦＦとなるように制御される。スイッチング素子Ｑ１及びＱ２の制御態様の詳細（例えばデットタイムの設定・調整方法等）は、任意である。
【００１７】
本実施例の電圧変換装置１は、第２ループ回路１２及び第１ループ回路１０に流れるループ電流の方向が同一となるように構成されている。即ち、本実施例の電圧変換装置１は、図１及び図２に示した従来構成と比較すると明らかなように、本実施例の電圧変換装置１は、図１に示した従来構成を図１に示すラインＸ−Ｘに沿って折り返した構成となっている。これにより、図１に示した従来構成とは対照的に、電圧変換装置１の動作時、第２ループ回路１２及び第１ループ回路１０に流れるループ電流の方向が同一となる。
【００１８】
図３に示す例において、動作時、スイッチング素子Ｑ２がオンすると、それに同期してスイッチング素子Ｑ１がオフとなり、図４（Ａ）に示すように、第２ループ回路１２に図中の矢印で示す向きのループで電流Ｉ２が流れる。スイッチング素子Ｑ２がオンからオフに反転すると、それに同期してスイッチング素子Ｑ１がオフからオンに反転し、図４（Ｂ）に示すように、第１ループ回路１０に図中の矢印で示す向きのループで電流Ｉ１が流れる。このようにして、スイッチング素子Ｑ２がオンしている間の時間（オンデューティ）を適切に制御することで、第１の直流電源の電圧を所望の電圧に変換（降圧変換）して出力端子２０に出力することができる。
【００１９】
尚、図３に示す例では、電気負荷４０の他端（出力端子２０側でない端子）に＋端子が接続されているので、スイッチング素子Ｑ２のＯＮ／ＯＦＦ動作が実質的にデューティを決定し、スイッチング素子Ｑ１は同期整流用スイッチング素子として機能する。尚、例えばエネルギ効率よりもコストを優先する場合は、スイッチング素子Ｑ１が省略されてもよい（ダイオードのみとなる）。また、例えば、図５に示すように、電気負荷４０の他端（出力端子２０側でない端子）に−端子が接続されてもよい。この場合、図３の示す例とは逆に、スイッチング素子Ｑ１のＯＮ／ＯＦＦ動作が実質的にデューティを決定し、スイッチング素子Ｑ２は同期整流用スイッチング素子として機能する。尚、図５に示す例においても、例えばエネルギ効率よりもコストを優先する場合は、スイッチング素子Ｑ２が省略されてもよい（ダイオードのみとなる）。
【００２０】
ところで、図２を参照して上述したように、図１に示すような電圧変換装置の回路構成をそのまま平面的に配置すると、スイッチング素子Ｑ２を高速にＯＮ／ＯＦＦ動作させるときに、第１ループ回路を貫く磁界と、第２ループ回路を貫く逆方向の磁界とが交互に高速に発生し、当該磁界の高周波変動に起因した高周波ノイズが発生するという問題が生ずる。
【００２１】
これに対して、本実施例の電圧変換装置１によれば、図４（Ａ）及び図４（Ｂ）に示すように、スイッチング素子Ｑ２を高速にＯＮ／ＯＦＦ動作させるときに、電流Ｉ１の方向と電流Ｉ２の方向とが同一であり、第１ループ回路を貫く磁界と、第２ループ回路を貫く同一方向の磁界とが交互に高速に発生するので、第１ループ回路１０と第２ループ回路１２の共通ループ部分（図３の符号７０が付された太線のループ部分）において、当該磁界の高周波変動に起因した高周波ノイズを低減することができる。
【００２２】
第１ループ回路１０と第２ループ回路１２は、この効果を効率的に得るために、好ましくは、共通ループ部分（図３の符号７０が付された太線のループ部分）の面積が大きくなるように構成される。
【００２３】
図６は、上述の本実施例の磁束変動低減効果を説明する波形図である。
【００２４】
上述の如く、スイッチング素子Ｑ２及びＱ１が互いに反転した所定のデューティで駆動されると、図６（Ａ）及び（Ｂ）に示すような波形で、第２ループ回路１２及び第１ループ回路１０に電流が流れる。このとき、第２ループ回路１２及び第１ループ回路１０に流れる電流に起因して、図６（Ｃ）及び（Ｂ）に示すような波形（時系列）で、第２ループ回路１２を貫く磁束φ２及び第１ループ回路１０を貫く磁束φ１が発生する。このような磁束φ２及びφ１は、スイッチング素子Ｑ２及びＱ１が高速に駆動されることから、それぞれは短時間に大きく変動する。本実施例では、上述の如く第２ループ回路１２及び第１ループ回路１０に流れるループ電流の方向は同一であり、図６（Ｃ）及び（Ｂ）に示す磁束φ２と磁束φ１とが同一方向であるので、これらの波形（時系列）を足し合わせると、図６（Ｅ）に示すような急峻な変動が無くなった波形となる。即ち、第１ループ回路１０と第２ループ回路１２の共通ループ部分７０（図３参照）において、時間的変動の少ない磁束変化が実現される。このように、本実施例の電圧変換装置１によれば、磁束φ１＋φ２の高周波変動による発生ノイズを効果的に低減することができる。
【００２５】
図７は、本実施例に係る電圧変換装置１の回路構成を実現する搭載例の一例を示す図であり、図７（Ａ）は、プリント基板の表面の構成を示し、図７（Ｂ）は、同プリント基板の裏面の構成を示す。尚、基板は、任意の種類の基板であってよく、例えばフレキシブル基板であってもよい。
【００２６】
図７に示す例では、第１ループ回路１０と第２ループ回路１２の双方の回路全体が基板の同一表面(基板の表面)上に配置されている。第１ループ回路１０のスイッチング素子Ｑ１とコンデンサＣ１を接続するパターンは、図７（Ａ）に示すように、好ましくは、第２ループ回路１２のスイッチング素子Ｑ２とコンデンサＣ２を接続するパターンと可能な限り近接して配置される。これにより、第１ループ回路１０と第２ループ回路１２の共通ループ部分（図３の符号７０参照）の面積が大きくして、ノイズ低減効果を高めることができる。同基板の裏面には、図７（Ｂ）に示すように、例えば銅のベタパターンによりグランド電位が形成されている。第２ループ回路１２は、スイッチング素子Ｑ２とコンデンサＣ２の中点に形成されるスルーホール８０を介して、基板の裏面(グランド面)に接続される。尚、スルーホール８０は、好ましくは、第２ループ回路１２のスイッチング素子Ｑ２とコンデンサＣ２を接続するパターンと可能な限り近接して配置され、第２ループ回路１２のスイッチング素子Ｑ２とコンデンサＣ２を接続するパターン上に形成されてもよい。
【００２７】
図８は、本実施例に係る電圧変換装置１の回路構成を実現する搭載例のその他の一例を示す図であり、図８（Ａ）は、プリント基板の表面の構成を示し、図８（Ｂ）は、同プリント基板の裏面の構成を示す。尚、基板は、任意の種類の基板であってよく、例えばフレキシブル基板であってもよい。
【００２８】
図８に示す例では、第１ループ回路１０と第２ループ回路１２の双方の回路の略全体が基板の同一表面(基板の表面)上に配置されている。即ち、図８に示す例では、上記の図７に示した例に対して、一部の配線が基板の裏面に設けられる点が主に異なる。具体的には、図８に示す例では、スイッチング素子Ｑ２のソース側がスルーホール８３を介して、基板の裏面(グランド面)に接続される。また、コンデンサＣ２のスイッチング素子Ｑ２側がスルーホール８４を介して、基板の裏面(グランド面)に接続される。これにより、スイッチング素子Ｑ２とコンデンサＣ２の中点がグランドに接続される。また、スイッチング素子Ｑ２のドレイン側とインダクタンスＬとが基板の裏面の非導体領域９０内でスルーホール８２，８１を介して配線パターン８６により接続される。この場合、図７に示す例に比べて、第２ループ回路１２におけるスイッチング素子Ｑ２のドレイン側とインダクタンスＬを接続する配線パターン８６を、第１ループ回路１０におけるスイッチング素子Ｑ１のソース側とインダクタンスＬを接続する配線パターンに近接させることが可能となり(究極的には基板の上下の重なる位置に配置することが可能となり)、第１ループ回路１０又は第２のループ面積に対する共通ループ部分７０（図３参照）のループ面積の比率を高めることができる。同様の観点から、図８にてＸ２の領域内に示すように、共通ループ部分７０からの第２ループ回路１２の分岐点をコンデンサＣ２側に近接するように配置することで、第１ループ回路１０又は第２のループ面積に対する共通ループ部分７０（図３参照）のループ面積の比率を高めることとしてもよい（図７の領域Ｘ１対照参考）。
【００２９】
以上示した上述の実施例による電圧変換装置１によれば、とりわけ、以下のような優れた効果が奏される。
【００３０】
上述の如く、電圧変換装置１の動作時に第１ループ回路１０と第２ループ回路１２に同一方向の電流が流れるように電圧変換装置１を構成することで、高周波変動に起因した高周波ノイズを効果的に低減することができる。
【００３１】
また、第１ループ回路１０と第２ループ回路１２のそれぞれの回路全体(又は少なくともそれぞれの素子の全て)を基板の同一表面上に配置することで、第１ループ回路１０と第２ループ回路１２の一部の素子を同基板の裏面に配置した場合に比べて、実装効率が良く、放熱構造等の設計自由度が向上し、また、例えば素子が配置されていない側にノイズ遮断手段（例えば上述のベタグランドのような表面層や別の基板層)を設定すること等により、イミュニティ性能を高めることが容易となる。
【００３２】
図９乃至図１１は、本実施例の効果を確認した試験結果を示す図である。図９は、図３に示したような本実施例の電圧変換装置１に対応して試作された基板構成を示し、図９（Ａ）は、プリント基板の表面の構成を示し、図９（Ｂ）は、プリント基板の裏面の構成を示す。また、図１０は、対照例として、図１に示したような従来の電圧変換装置に対応して試作された基板構成を示し、図１０（Ａ）は、プリント基板の表面の構成を示し、図１０（Ｂ）は、プリント基板の裏面の構成を示す。図９及び図１０において、符号７３が付されたハッチングで示された各部位は、電源系（＋端子側、本例では＋Ｂ系）の回路部分に対応し、符号７１が付されたハッチングで示された各部位は、出力部分の回路部分に対応し、符号７２が付されたハッチングで示された各部位は、グランド系（−端子側）の回路部分に対応している。
【００３３】
図１１は、図９及び図１０に示した装置をそれぞれ実際に動作させて計測したノイズの波形を示す。図１１において、本実施例の電圧変換装置１によるノイズ特性は、実線により示され、従来の構成によるノイズ特性は、点線により示されている。図１１から明らかなように、本実施例によれば、従来の構成によるノイズ特性に比べてノイズレベルが大幅に低減されることが分かる。
【００３４】
図１２は、本発明による電気負荷駆動装置２００の一実施例を示す構成図である。
【００３５】
本実施例の電気負荷駆動装置２００は、電気負荷駆動回路装置２０１と、制御目標信号発生装置（ＰＣＭ）２０２と、直流電源２０３とを備える。電気負荷駆動回路装置２０１は、上述の電圧変換装置１を備えると共に、内部電源回路１０１、入力信号インターフェース回路１０２、スイッチングデューティ生成回路１０３及びスイッチング素子駆動回路１０４を備える。尚、端子Ｔ１及びＴ４は、上述の＋端子に対応し、端子Ｔ３は−端子に対応し、Ｔ５は電圧変換装置１の出力端子２０に対応する。尚、電圧変換装置１に代えて、後述の他の例による電圧変換装置２，３が用いられてもよい。
【００３６】
図１２に示す例では、電気負荷４０は、誘導性負荷であり、車両のエンジンに用いられるフューエルポンプである。但し、電気負荷４０は、ファンや、ステアリングのアシストモータ等のような、任意の電気負荷であってよい。また、符号Ｓ１で示されるスイッチは、イグニッションスイッチに相当する。
【００３７】
制御目標信号発生装置２０２は、マイクロコンピューターにより構成され、例えば車両のエンジンを制御するＥＦＩ・ＥＣＵであってよい。制御目標信号発生装置２０２は、フューエルポンプの制御目標値（例えば目標回転数）を決定し、当該制御目標値を表す制御目標信号を電気負荷駆動回路装置２０１に入力する。尚、制御目標信号発生装置２０２は、直流電源２０３からの電源電圧に基づき動作するが、内部に降圧回路等を備えてもよい。
【００３８】
制御目標信号発生装置２０２からの制御目標信号は、制御目標信号発生装置２０２の入力信号インターフェース回路１０２で処理され、スイッチングデューティ生成回路１０３により当該制御目標値を実現するためのデューティが決定される。そして、決定されたデューティに従ってスイッチング素子駆動回路１０４によりスイッチング素子Ｑ１，Ｑ２がＯＮ／ＯＦＦ制御される。
【００３９】
以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。
【００４０】
例えば、上述の実施例では、電圧変換装置１の動作時に第１ループ回路１０と第２ループ回路１２に同一方向の電流が流れる構成の特定の例が開示されているが、本発明はこれに限られない。例えば、図１３に示すように、図３に示した構成に対して等価的な変更を加えてもよい。また、図３等に示した構成では、第２ループ回路１２を第１ループ回路１０が囲繞しているが、逆に、第１ループ回路１０を第２ループ回路１２が囲繞するような構成であってよい。又は、図３に示した構成では、共通ループ部分７０がループ全体の長さの少なくとも１／２より大きい比率を占め、２／３〜３／４程度の比率を占めているが、図１４に示すように、ループ全体の長さに占める共通ループ部分の比率が１／２より小さく低減されてもよい。このような構成でも、第２ループ回路１２を第１ループ回路１０が囲繞するので、上述のノイズ低減効果を享受することができる。
【００４１】
また、上述した実施例では、例えば図７や図８に示したように、第２ループ回路１２は、スルーホール８０を介して、基板の裏面(グランド面)に接続されているが、本発明は、これに限られない。例えば、図１５に示すように、第２ループ回路１２は、第１ループ回路１０を絶縁した態様で跨ぐチップジャンパー５０（又はその類）を介して、基板の表面に形成されたグランド（−端子）に接続されてもよい。尚、図１５（Ｂ）は、図１５（Ａ）のＰ−Ｐ断面に相当する。かかる図１５に示す構成によれば、基板の片面にて所望の配線パターンと部品の配置が可能となるという利点がある。
【００４２】
また、上述した実施例では、降圧型の電圧変換装置が用いられているが、昇圧型や双方向の電圧変換装置に適用されてもよい。
【図面の簡単な説明】
【００４３】
【図１】従来のＤＣ−ＤＣコンバータの回路構成を示す図である。
【図２】従来のＤＣ−ＤＣコンバータの部品配置を示す図である。
【図３】本発明による一実施例に係る電圧変換装置１の回路構成を示す図である。
【図４】第２ループ回路１２及び第１ループ回路１０のそれぞれに流れるループ電流Ｉ２，Ｉ１の向きを示す図である。
【図５】電気負荷４０の接続方法のその他の例を示す図である。
【図６】本実施例の電圧変換装置１における磁束変動低減効果を説明する波形図である。
【図７】本実施例に係る電圧変換装置１の回路構成を実現する搭載例の一例を示す図である。
【図８】本実施例に係る電圧変換装置１の回路構成を実現する搭載例のその他の一例を示す図である。
【図９】本実施例の電圧変換装置１に対応して試作された基板構成を示す図である。
【図１０】従来の電圧変換装置として試作された基板構成を示す図である。
【図１１】図９及び図１０に示した装置をそれぞれ実際に動作させて計測したノイズの波形を示す図である。
【図１２】本発明による電気負荷駆動装置２００の一実施例を示す構成図である。
【図１３】その他の一実施例に係る電圧変換装置２の回路構成を示す図である。
【図１４】その他の一実施例に係る電圧変換装置３の回路構成を示す図である。
【図１５】本実施例に係る電圧変換装置１の回路構成を実現する搭載例の更なるその他の一例を示す図である。
【符号の説明】
【００４４】
Ｌ    インダクタンス
Ｃ１    コンデンサ
Ｃ２    コンデンサ
Ｑ１    スイッチング素子
Ｑ２    スイッチング素子
１，２，３    電圧変換装置
１０    第１ループ回路
１２    第２ループ回路
４０    電気負荷
８０    スルーホール
８１    スルーホール
８２    スルーホール
８３    スルーホール
８４    スルーホール
８６    配線パターン
２０３    直流電源
【図１】
2010148292.tif 000003
【図２】
2010148292.tif 000004
【図３】
2010148292.tif 000005
【図４】
2010148292.tif 000006
【図５】
2010148292.tif 000007
【図６】
2010148292.tif 000008
【図７】
2010148292.tif 000009
【図８】
2010148292.tif 000010
【図９】
2010148292.tif 000011
【図１０】
2010148292.tif 000012
【図１１】
2010148292.tif 000013
【図１２】
2010148292.tif 000014
【図１３】
2010148292.tif 000015
【図１４】
2010148292.tif 000016
【図１５】
2010148292.tif 000017