(57)【要約】【課題】低消費電力無線通信用システムにむけて、低電圧で動作し、低歪、高可変範囲を有する利得可変増幅回路を実現する。【解決手段】本発明の増幅回路は、３個のリアクタンス機能素子によって構成する広い可変インピーダンス範囲を有する可変負荷回路が、入力電圧に対してコンダクタンスに比例する電流を出力端子から正相出力するコンダクタ回路に接続されている。【選択図】図１
2010258867.tif 000002
【特許請求の範囲】
【請求項１】
前段の出力インピーダンスに対する所定の整合インピーダンスを発生する入力整合回路と、
前記入力整合回路を介して印加される入力電圧と基準電圧端子との間に発生する電圧に対して、コンダクタンスに比例する電流を出力するコンダクタ回路と、
前記コンダクタ回路に印加される入力電流を電圧信号に変換する機能を有し、前記電流−電圧の変換率を制御可能な少なくとも１つの可変負荷回路と、
前記可変負荷回路に接続され、次段の入力インピーダンスに対する所定の整合インピーダンスを発生する出力整合回路と、
前記可変負荷回路に接続され特定の周波数範囲で抵抗性の電力損失を発生させる安定化回路と
を具備して成り、
前記可変負荷回路は、３つのリアクタンス機能素子で構成されており、前記３つのリアクタンス機能素子の少なくとも１つはリアクタンス値の可変機能を有しており、
前記入力整合回路の入力端子を入力端子、前記出力整合回路の出力端子を出力端子とする
ことを特徴とする利得可変増幅回路。
【請求項２】
請求項１において、
前記可変負荷回路の前記リアクタンス値の可変機能を有するリアクタンス機能素子は、入力端子、出力端子、及び１つ以上の制御端子を有し、
前記入力端子と前記出力端子間に現れるインピーダンスに関して、前記制御端子に印加する制御信号によって、高いインピーダンスを発生する周波数帯の周波数と低いインピーダンスを発生する周波数帯の周波数を変化させる
ことを特徴とする利得可変増幅回路。
【請求項３】
請求項１において、
前記可変負荷回路は、前記３つのリアクタンス機能素子の少なくとも２つがリアクタンス値の可変機能を有しており、
前記各リアクタンス機能素子の各制御端子の制御によって可変インダクタ値もしくは可変容量値を協調的に可変し、所定の負荷インピーダンスを得る
ことを特徴とする利得可変増幅回路。
【請求項４】
請求項１において、
前記可変負荷回路は、
該可変負荷回路の入力端子と出力端子間に現れるインピーダンスにおいて、
１つ以上の高いインピーダンスを発生する周波数帯と、
１つ以上の低いインピーダンスを発生する周波数帯と有する
ことを特徴とする利得可変増幅回路。
【請求項５】
請求項１において、
前記可変負荷回路は、入力端子と出力端子と１つ以上の制御端子を有し、
該入力端子と該出力端子間に現れるインピーダンスにおいて、
１つ以上の高いインピーダンスを発生する周波数帯と、
１つ以上の低いインピーダンスを発生する周波数帯と有し、
前記の高いインピーダンスを発生する周波数帯の周波数と前記の低いインピーダンスを発生する周波数帯の周波数を、前記の１つ以上の制御端子に印加する制御信号によって変化させる
ことを特徴とする利得可変増幅回路。
【請求項６】
請求項１において、
前記可変負荷回路は、
第１のインダクタと第２のインダクタと第１の可変容量の３つの素子を具備し、
前記第１のインダクタの一方の端子を前記可変負荷回路の入力端子とし、他方の端子を前記第２のインダクタの一方の端子に接続し、
前記第２のインダクタの他方の端子を前記可変負荷回路の出力端子とし、
前記第１の可変容量の一方の端子を前記第１と第２のインダクタの接続端子に接続し、
他方の端子を前記可変負荷回路の出力端子とし、
前記第１の可変容量の容量制御端子を前記可変負荷回路の制御端子とする
ことを特徴とする利得可変増幅回路。
【請求項７】
請求項１において、
前記可変負荷回路は、
第１の可変インダクタと第２の可変インダクタと第１の可変容量の３つの素子を具備し、
前記第１の可変インダクタの一方の端子を前記可変負荷回路の入力端子とし、他方の端子を前記第２のインダクタの一方の端子に接続し、
前記第２の可変インダクタの他方の端子を前記可変負荷回路の出力端子とし、
前記第１の可変容量の一方の端子を前記第１と第２の可変インダクタの接続端子に接続し、
他方の端子を前記可変負荷回路の出力端子とし、
前記第１の可変インダクタのインダクタ制御端子と前記第２の可変インダクタのインダクタ制御端子と前記第１の可変容量の容量制御端子を、前記可変負荷回路の３つの制御端子とする
ことを特徴とする利得可変増幅回路。
【請求項８】
請求項１において、
前記可変負荷回路は、
第１の容量と第１の可変容量と第１のインダクタの３つの素子を具備し、
第１の容量の一方の端子を前記可変負荷回路の入力端子とし、他方の端子を第１の可変容量の一方の端子に接続し、
第１の可変容量の他方の端子を可変負荷回路の出力端子とし、
第１のインダクタの一方の端子を第１の容量と第１の可変容量の接続端子に接続し、
他方の端子を前記可変負荷回路の出力端子とし、
前記第１の可変容量の容量制御端子を
前記可変負荷回路の１つの制御端子とする
することを特徴とする利得可変増幅回路。
【請求項９】
請求項１において、
前記可変負荷回路は、
第１の可変容量と第２の可変容量と第１のインダクタの３つの素子を具備し、
前記第１の可変容量の一方の端子を前記可変負荷回路の入力端子とし、他方の端子を前記第２の可変容量の一方の端子に接続し、
前記第２の可変容量の他方の端子を前記可変負荷回路の出力端子とし、
前記第１の可変インダクタの一方の端子を前記第１と第２の可変容量の接続端子に接続し、
他方の端子を前記可変負荷回路の出力端子とし、
前記第１の可変容量の容量制御端子と前記第２の可変容量の容量制御端子と前記第１の可変インダクタのインダクタ制御端子を、前記可変負荷回路の３つの制御端子とする
ことを特徴とする利得可変増幅回路。
【請求項１０】
請求項１において、
前記可変負荷回路は、
特定周波数における増幅回路の出力電圧振幅を参照する補正回路を具備し、
前記補正回路出力端子の電圧値に応じて、可変インダクタ値もしくは可変容量値を調整し、所定の負荷インピーダンスを得る
ことを特徴とする利得可変増幅回路。
【請求項１１】
請求項１において、
前記コンダクタ回路は、
入力電圧に比例した出力電流を出力するコンダクタコア回路と、
前記コンダクタコア回路の出力端子から入力端子を接続する帰還回路を具備する
ことを特徴とする利得可変増幅回路。
【請求項１２】
請求項１において、
前記コンダクタ回路は、
入力電圧に比例した出力電流を出力するコンダクタコア回路と、
前記コンダクタコア回路の出力端子に接続されるカスコード回路と
を具備し、
前記コンダクタコア回路の入力端子を前記コンダクタ回路の入力端子とし、前記カスコード回路の出力端子を前記コンダクタ回路の出力端子とする
ことを特徴とする利得可変増幅回路。
【請求項１３】
請求項１において、
前記可変負荷回路は、前記リアクタンス機能素子としての可変容量を備えており、
前記可変容量は、
１つ以上の、容量と制御端子によって開閉を制御できるスイッチの直列接続回路を並列接続することによって、可変容量全体の容量値を可変とする
ことを特徴とする利得可変増幅回路。
【請求項１４】
請求項１において、
前記可変負荷回路は、前記リアクタンス機能素子としての可変インダクタを備えており、
前記可変インダクタは、
１つ以上の、インダクタと制御端子によって開閉を制御できるスイッチの直列接続回路を並列接続することによって、可変インダクタ全体のインダクタンス値を可変とする
ことを特徴とする利得可変増幅回路。
【請求項１５】
請求項１において、
前記可変負荷回路は、前記リアクタンス機能素子としての可変インダクタを備えており、
前記可変インダクタは、
第１のインダクタによる構成する１次側回路と、
第２のインダクタと第１の可変容量の直列接続する２次側回路と
を具備し、
前記第１と第２のインダクタ間の相互インダクタンスを前記第１の可変容量によって制御して前記１次側回路のインダクタンス値を可変とする
ことを特徴とする利得可変増幅回路。
【請求項１６】
請求項１において、
前記入力整合回路として、第１の容量と第２の容量とを具備し、
前記第１の容量の一方の端子を前記入力整合回路の入力端子とし、
前記第１の容量の他方の端子を前記第２の容量の一方の端子に接続して前記入力整合回路の出力端子とし、前記第２の容量の他方を接地して構成され、
前記コンダクタ回路として、第１のn型バイポーラ型トランジスタと第１の抵抗と第１のインダクタを具備し、
前記第１のn型バイポーラ型トランジスタのベースを前記コンダクタ回路の入力端子とし、
前記第１のn型バイポーラ型トランジスタのコレクタを前記コンダクタ回路の出力端子とし、
前記第１のn型バイポーラ型トランジスタのエミッタに前記インダクタの一方の端子を接続し、前記第１のインダクタの他方の端子を接地し、
前記第１の抵抗の端子の一方の端子を前記第１のn型バイポーラ型トランジスタのベースに接続し、
前記第１の抵抗の他方の端子を前記コンダクタ回路のバイアス用端子として構成され、
前記出力整合回路として、第３の容量と第４の容量を具備し、
前記第３の容量の一方の端子を前記出力整合回路の入力端子とし、
前記第３の容量の他方の端子を前記第４の容量の一方の端子に接続して前記出力整合回路の出力端子とし、前記第４の容量の他方の端子を接地して構成され、
前記安定化回路として、第２の抵抗と第５の容量を具備し、
前記第２の抵抗の一方の端子を前記コンダクタ回路の出力端子に接続し、
前記第２の抵抗の他方の端子を前記第５の容量の一方の端子に接続し、
前記第５の容量の他方の端子を接地して構成されている
ことを特徴とする利得可変増幅回路。
【請求項１７】
前段の出力インピーダンスに対する所定の整合インピーダンスを発生する一対の入力整合回路と、
前記一対の入力整合回路を介して印加される入力電圧と基準電圧端子との間に発生する電圧に対して、コンダクタンスに比例する差動電流を出力する差動コンダクタ回路と、
前記差動コンダクタ回路に印加される入力電流を電圧信号に変換する機能を有し、前記電流−電圧の変換率を制御可能な２つの差動可変負荷回路と、
前記２つの差動可変負荷回路に接続され、次段の入力インピーダンスに対する所定の整合インピーダンスを発生する一対の出力整合回路と、
前記２つの差動可変負荷回路に接続され特定の周波数範囲で抵抗性の電力損失を発生させる一対の安定化回路と
を具備して成り、
前記２つの差動可変負荷回路は、各々、３つのリアクタンス機能素子で構成されており、前記３つのリアクタンス機能素子の少なくとも１つはリアクタンス値の可変機能を有しており、
前記一対の入力整合回路の入力端子を入力端子、前記一対の出力整合回路の出力端子を出力端子とする
ことを特徴とする利得可変増幅回路。
【請求項１８】
請求項１７において、
入力端子と出力端子を有し、前段の出力インピーダンスに対する所定の整合インピーダンスを入力端子に発生する第１と第２の入力整合回路と、
前記第１と第２の入力整合回路のそれぞれの出力端子と接続する差動入力端子に印加される差動入力電圧と基準電圧端子との間に発生する電圧に対してコンダクタンスに比例する差動電流を差動出力端子から出力する前記差動コンダクタ回路と、
前記差動コンダクタ回路の差動出力端子に接続する差動入力端子に印加される差動入力電流を差動電圧信号に変換してその変換率を制御可能な第１の差動可変負荷回路と、
前記差動コンダクタ回路の差動基準端子に接続する差動入力端子に印加される差動入力電流を差動電圧信号に変換してその変換率を制御可能な第２の差動可変負荷回路と、
前記差動可変負荷回路の差動入力端子に接続する入力端子と出力端子を有し、次段の入力インピーダンスに対する所定の整合インピーダンスを出力端子に発生する第１と第２の出力整合回路と、
前記第１の差動負荷回路の差動入力端子に接続し特定の周波数範囲で抵抗性の電力損失を発生させる第１と第２の安定化回路を具備し、
前記第１と第２の入力整合回路の入力端子を差動入力端子、前記第１と第２の出力整合回路の出力端子を差動出力端子とする
ことを特徴とする利得可変増幅回路。
【請求項１９】
増幅器を備えた無線通信機器用の集積回路であって、
前記増幅器は、
前段の出力インピーダンスに対する所定の整合インピーダンスを発生する入力整合回路と、
前記入力整合回路を介して印加される入力電圧と基準電圧端子との間に発生する電圧に対して、コンダクタンスに比例する電流を出力するコンダクタ回路と、
前記コンダクタ回路に印加される入力電流を電圧信号に変換する機能を有し、前記電流−電圧の変換率を制御可能な少なくとも１つの可変負荷回路と、
前記可変負荷回路に接続され、次段の入力インピーダンスに対する所定の整合インピーダンスを発生する出力整合回路と、
前記可変負荷回路に接続され特定の周波数範囲で抵抗性の電力損失を発生させる安定化回路と
を具備して成り、
前記可変負荷回路は、３つのリアクタンス機能素子で構成されており、前記３つのリアクタンス機能素子の少なくとも１つはリアクタンス値の可変機能を有しており、
前記入力整合回路の入力端子を入力端子、前記出力整合回路の出力端子を出力端子とする
ことを特徴とする無線通信機器用の集積回路。
【請求項２０】
請求項１９において、
無線通信機器用の集積回路は、ＲＦチップ上に形成された受信経路と送信経路を備えて成り、
前記受信経路は、低雑音増幅回路、ミキサ、フィルタ、ＩＦ増幅器、復調器及び局部発振器を有しており、
前記送信経路は、変調器、ＩＦ増幅器、フィルタ、ミキサ、ドライバアンプ、及び局部発振器を有しており、
前記低雑音増幅回路及び前記ドライバアンプの少なくとも一方が、前記可変負荷回路を備えた増幅器であり、
該可変負荷回路を備えた増幅器の利得を、前記無線通信機器のベースバンド信号処理回路の信号振幅を元に制御する
ことを特徴とする無線通信機器用の集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、利得可変増幅回路及びそれを用いた無線通信機器用の集積回路に係り、特に、信号レベルが広範囲に変動する無線通信システムを構成する無線通信回路に有効な技術に関する。
【背景技術】
【０００２】
本発明者が検討したところによれば、無線通信システムを構成する無線通信回路に関しては、例えば特許文献１〜３に記載される技術などがある。
【０００３】
特許文献１には、入力インピーダンスを整合させたまま、利得が可変である増幅器を実現する手段が記載されている。第１から第４の４つのカスコードトランジスタを選択的に動作させることにより、負荷回路の流れる電流を分配する利得切り替え可能な増幅器を構成し、第１のインダクタと第１の容量からなる並列共振回路および第２のインダクタと第２の容量と第１の抵抗からなる直列共振回路を出力ノードの負荷回路とする。
【０００４】
特許文献２には、入力された信号の周波数特性を変化させることができる周波数特性可変増幅回路及びこれが搭載された半導体集積回路装置に関して記載されている。電源電位配線から接地電位配線に向かって、第１のインダクタ、第１の抵抗、第１の出力端子、第１のトランジスタをこの順に直列に接続し、それらと並列に第２のインダクタ、第２の抵抗、第２の出力端子、第２のトランジスタをこの順に直列に接続し、第１のインダクタと第１の抵抗の接続点に第１の可変キャパシタを、第２のインダクタと第２の抵抗の接続点に第２の可変キャパシタを接続して、共振周波数可変の負荷回路を構成する。
【０００５】
特許文献３には、高周波入力信号のアッテネータ等として用いられる可変抵抗器と、高調波入力信号等を所望の利得で増幅して出力する可変利得回路に関して記載されている。第１の電界効果トランジスタのゲート端子の入力された制御電圧によって、ドレイン端子およびソース端子の抵抗値が変化する第１の電界効果トランジスタに対して、第１のインダクタがドレイン端子とソース端子の間に接続されている。第１のインダクタは直流信号に対して、前記ドレイン端子とソース端子との間を短絡して電位差をゼロとし、高周波信号に対してはその周波数に応じたインピーダンスを示す。この電界効果トランジスタとインダクタの並列回路構成により、可変抵抗を実現する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７-１８９５６９号公報
【特許文献２】特開２００４-３０４３３０号公報
【特許文献３】特開２０００-３６５６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、前記のような無線通信システムを構成する無線通信回路に関して、本発明者が検討した結果、以下のようなことが明らかとなった。  
従来より、無線通信機に必要不可欠な構成要素として無線通信用増幅器が開発されてきた。増幅器開発を牽引する応用は、ＧＳＭ（Global System for Mobile Communications ）やＰＤＣ（Personal Digital Cellar）、ＰＨＳ（Personal Handy-phone System）、ＰＣＳ（Personal Communication Services）などの携帯電話用無線通信機、ＩＥＥＥ規格に定められた無線通信仕様である８０２．１１a、８０２．１１ｂ、８０２．１１ｇに準拠するワイヤレスＬＡＮを構成する無線通信機、そしてワイヤレスＭＡＮ（Wireless Metropolitan Area Network）や高速データレイト無線通信を可能とするミリ波ワイヤレスＰＡＮ（Wireless Personal Area Network）など多岐に渡り、その周波数上限は準ミリ波帯からミリ波帯まで及んでいる。
【０００８】
これら無線通信機には常に、幅広い普及を目的に、低価格化、小型化、そして長時間動作のための低消費電力化が求められている。特に、低消費電力化のためには、消費電流の低減と低い電源電圧で動作する２つの方策が採られてきた。電源電圧の低減のためには、能動素子に印加する電圧の低減や抵抗素子などで発生する電圧降下を極力抑える必要がある。現在では、回路構成の工夫により、低電圧動作を可能にする無線通信機の実現が期待されている。
【０００９】
無線通信システムの構成は多岐にわたって提案されているが、受信機では入力信号電力の値を後段の回路が扱いやすい信号レベルに調整する利得可変機能が必要となる。また、送信機に関しても、電波環境の状況に応じて送信電力の値を調整する機能が必要となるため、利得可変機能を搭載することが必須となっている。このように、現在の無線通信システムでは、低電圧動作化を可能にしながら充分な利得可変機能を実現する増幅回路の開発が必要不可欠となっている。
【００１０】
これら問題を解決するために、以下のように利得可変増幅回路に関する内容が知られている。  
特許文献１では、第１から第４の４つのカスコードトランジスタを選択的に動作させることにより、負荷回路の流れる電流を分配する利得切り替え可能な増幅器を構成しているが、前記カスコードトランジスタが動作するためのバイアス電圧を確保する必要があることから、低電圧動作には所定のバイアス電圧を確保できず、増幅度などの性能劣化が発生する問題がある。
【００１１】
特許文献２では、インダクタと可変キャパシタンスの２素子による共振負荷回路を利用する公知の内容が記載されているが、マイクロ波帯やミリ波帯の高周波においては、インダクタや容量に生じる寄生抵抗の影響が大きくなり、クオリティファクタの低い共振回路となる。従って、周波数特性の可変性が少なくなるなど劣化するほかに、ある単一の周波数において共振負荷回路のインピーダンスを観察した場合に、共振周波数の切り替えによって発生する共振負荷回路のインピーダンスの変動幅は小さいものとなる。このため、この公知の可変共振回路を用いた場合には、負荷の可変範囲が高周波では小さいため、利得の可変範囲が狭くなる問題がある。
【００１２】
特許文献３では、電界効果トランジスタの線形抵抗領域を用いるために、限られた入力信号振幅の範囲内でのみ、可変抵抗器として動作する。そのため、線形性が劣化する場合が発生することから、増幅回路においては、歪特性が劣化する問題がある。
【００１３】
ここで、図２０を用いて、従来の可変負荷回路の構成の一例と問題点を示す。図２０の（a）は、インダクタL１と可変容量C１の並列回路である。図示しないが、インダクタL1には直列寄生抵抗ｒ１（３オーム）を考慮して以下の計算を行った。この例は、インダクタL1のクオリティファクタが２４GHz付近で２０程度のインダクタとなり、現状の集積回路で実現できる適切な値を選択している。
【００１４】
インダクタは直流電流経路となりえるために、この負荷はバイアス機能と交流負荷機能を備えている。この従来の可変負荷回路の周波数依存性を図２０の（b）に示す。可変容量によって共振周波数が変化し、例としてC１を１６０fFと８０fFに変化させた場合、着目する２４GHzのインピーダンスはそれぞれ２３００Ωと８２Ωが得られる。そのインピーダンスの比は２８倍である。つまり、図２０の（b）の場合には、共振周波数を可変容量によって変化させることによって２４GHzにおいて、インピーダンスをおよそ２８倍（約１５dB）変化させることが可能である。この様に受動素子によって構成することで、低歪特性が期待できるほか、インダクタンスが直流経路となるために、バイアス電流による電圧降下が小さく抑えられることから低電圧動作が可能である。しかしながら、利得可変範囲が２８倍程度と低い点が問題であり、広い利得可変範囲の実現には、従来の可変負荷回路を用いた増幅回路を多段化する必要が生じ、チップ上の占有面積が大きくなるという問題がある。
【００１５】
そこで、本発明は、前記特許文献１〜３に例示される欠点を克服し、現在の無線通信システムに要求される、低電圧動作化を可能にしながら充分な利得可変機能を実現する増幅回路として、マイクロ波帯以上の準ミリ波帯やミリ波帯でも利用可能な技術であって、かつ、低い動作電圧の条件下においても、高い利得の可変範囲と、広い入力信号電力の許容することを同時に実現する技術を提供することを解決課題とするものである。
【００１６】
すなわち、本発明の代表的な目的は、低電圧動作可能で広いダイナミックレンジを有する増幅回路及びそれを用いた無線通信機器用の集積回路を提供することにある。  
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１７】
本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。  
即ち、本発明の代表的な増幅回路は、前段の出力インピーダンスに対する所定の整合インピーダンスを発生する入力整合回路と、前記入力整合回路を介して印加される入力電圧と基準電圧端子との間に発生する電圧に対して、コンダクタンスに比例する電流を出力するコンダクタ回路と、前記コンダクタ回路に印加される入力電流を電圧信号に変換する機能を有し、前記電流−電圧の変換率を制御可能な少なくとも１つの可変負荷回路と、前記可変負荷回路に接続され、次段の入力インピーダンスに対する所定の整合インピーダンスを発生する出力整合回路と、前記可変負荷回路に接続され特定の周波数範囲で抵抗性の電力損失を発生させる安定化回路とを具備して成り、前記可変負荷回路は、３つのリアクタンス機能素子で構成されており、前記３つのリアクタンス機能素子の少なくとも１つはリアクタンス値の可変機能を有しており、前記入力整合回路の入力端子を入力端子、前記出力整合回路の出力端子を出力端子とすることを特徴とする。
【発明の効果】
【００１８】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。すなわち、利得可変機能を実現するために従来要していた回路動作電圧を低減したうえで、高利得可変範囲と低歪動作の特性を有する増幅回路及びそれを用いた無線通信機器用の集積回路を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１の実施の形態による半導体集積回路の半導体チップに形成された利得可変増幅回路の構成を示す図である。
【図２】図１に示した可変負荷回路の第１の構成例として、３個のリアクタンス機能素子の中の１つの容量素子を可変にした例とその特性例を示した図である。
【図３】図２に示した構成の変形例として、３個のリアクタンス機能素子の中のインダクタ素子を可変にした例とその特性例を示した図である。
【図４】本発明の可変負荷回路の第２の構成例として、容量素子を可変にした例とその特性例を示した図である。
【図５】図４に示した構成の変形例として、容量素子とインダクタ素子を可変にした場合のインピーダンスの変化を示した図である。
【図６】本発明の可変負荷回路の第３の構成例として、容量素子を可変にした例とその特性例を示した図である。
【図７】図６に示した構成の変形例として、インダクタ素子を可変にした場合のインピーダンスの変化を示した図である。
【図８】金属導体の等価直列抵抗を表皮効果を考慮して計算した例である。
【図９】本発明各実施の形態に採用される集積化可能な可変容量の実施の形態を示した図である。
【図１０】本発明の各実施の形態に採用される集積化可能な可変インダクタの第１の実施例を示す図である。
【図１１】本発明の各実施の形態に採用される集積化可能な可変インダクタの第２の実施例を示す図である。
【図１２】コンダクタ回路に複数の可変負荷回路を与えた本発明の実施例を示す図である。
【図１３】本発明の他の実施の形態による半導体集積回路の半導体チップに形成された利得可変増幅回路の構成を示す図である。
【図１４】本発明の他の実施の形態による半導体集積回路の半導体チップに形成された利得可変増幅回路の構成を示す図である。
【図１５】図１の実施の形態で、図２０の（a）に示す可変負荷回路を用いた場合の、増幅回路利得の周波数依存性を計算した例である。
【図１６】図１の実施の形態で、図２の（a）に示す可変負荷回路を用いた場合の、増幅回路利得の周波数依存性を計算した例である。
【図１７】本発明の他の実施の形態による半導体集積回路の半導体チップに形成された利得可変増幅回路の構成を示す図である。
【図１８】本発明の他の実施の形態による半導体集積回路の半導体チップに形成された利得可変増幅回路の構成を示す図である。
【図１９】本発明の増幅回路を適用した無線通信用RFICの構成例を示す図である。
【図２０】従来の可変負荷回路の構成とその特性例を示した図である。
【発明を実施するための形態】
【００２０】
以下、本発明に関わる利得可変増幅回路の実施の形態を図面に基づいて詳細に説明する。
【実施例１】
【００２１】
本発明の第１の実施例を、図１、図２で説明する。図１は、本発明の１つの実施の形態による利得可変増幅回路の構成を示す図である。図１に示す利得可変増幅回路（以下、単に増幅回路）１００は、入力整合回路１（MCIN）、コンダクタ回路２（GMC）、可変負荷回路３（VIMPC）、出力整合回路５（MCOUT）、安定化回路６（STBC）によって構成されている。すなわち、増幅回路１００は、前段の出力インピーダンスに対する所定の整合インピーダンスを発生する入力整合回路１（MCIN）と、入力整合回路を介して印加される入力電圧と基準電圧端子との間に発生する電圧に対して、コンダクタンスに比例する電流を出力するコンダクタ回路２（GMC）と、コンダクタ回路に印加される入力電流を電圧信号に変換する機能を有し、この電流−電圧の変換率を制御可能な可変負荷回路３（VIMPC）と、可変負荷回路に接続され、次段の入力インピーダンスに対する所定の整合インピーダンスを発生する出力整合回路５（MCOUT）と、可変負荷回路に接続され特定の周波数範囲で抵抗性の電力損失を発生させる安定化回路６（STBC）とを具備している。可変負荷回路は、３つのリアクタンス機能素子Ｃ１，Ｌ１，Ｌ２で構成されており、リアクタンス機能素子Ｃ１はリアクタンス値の可変機能を有している。電圧信号viが印加される入力整合回路の入力端子を入力端子１０１、出力整合回路の出力端子を、出力電圧voが出力される出力端子１０２とする。２０１は定電圧（低）電源端子、２０２は定電圧（高）電源端子、２０３は直流電圧印加端子である。
【００２２】
入力整合回路１は、増幅回路１００の前段の駆動インピーダンスZsに対する整合を決定する回路網である。整合の程度については、増幅回路の用途に依存する。低雑音増幅回路として用いる場合には、出力雑音が所定の値以下となるように設定し、また電力増幅回路として用いる場合には、電力伝達効率が所定の値以上となるように設定する。低雑音増幅回路でも、低雑音性と電力増幅性の両特性の所定値を満たすように中庸な整合状態に設定することもありえる。本発明の範囲では入力整合回路１は上記の増幅回路１００の所要性能を満たすための整合回路として扱う。
【００２３】
コンダクタ回路２（GMC）は、入力端子に印加される電圧信号vi１と基準端子の電圧Vg２の間に発生した電位差に比例した出力電流信号io１を出力端子に発生する回路網である。その入力インピーダンスはコンダクタ回路２の構成やバイアス電流など種種の条件によって異なる。
【００２４】
可変負荷回路３（VIMPC）は、可変容量C１（容量値可変の容量６２）、第１のインダクタL１（固定値のインダクタ６３）、及び第２のインダクタL２（固定値のインダクタ６４）の３個のリアクタンス機能素子で構成されている。可変負荷回路３は、コンダクタ回路２と定電圧（高）電源端子２０２との間に配置され、コンダクタ回路２の出力電流io１を受けて電圧信号vg２に変換する機能をもっている。可変負荷回路３は、可変制御端子３１により容量値可変の容量６２に与える制御電圧によって、そのインピーダンスの値を周波数依存性も含めて制御できる回路である。
【００２５】
出力整合回路５（MCOUT）は、増幅回路１００の後段の負荷インピーダンスZLに対する整合を決定する回路網である。
【００２６】
安定化回路６（STBC）は、特定の周波数帯に向けて回路の安定化を与える機能回路である。具体的には、抵抗性損失を前記の特定の周波数帯に発生させ、寄生発振が生じるリスクを低減している。
【００２７】
ここで、コンダクタ回路２の負荷側に、可変負荷回路３を配置していることから、着目している周波数（例えば２４GHz）において、可変負荷回路３を高/低の２つのインピーダンスに制御することで、利得可変機能を実現できる。
【００２８】
本発明の利得可変増幅回路では、３個のリアクタンス機能素子からなる可変負荷回路３を用い、それらの少なくとも１つは可変容量とすることに特徴がある。実施例１の可変負荷回路３を構成する３つの機能素子は、１個の可変容量素子（Ｃ１）６２と、２個の固定インダクタンス素子（Ｌ１，Ｌ２）６３、６４で構成され、Ｃ１−Ｌ２の直列接続回路とＬ１との並列接続構造を有することによって、インピーダンスの周波数依存性に極小点を発生させることができる。
【００２９】
この点を、図２で説明する。図２の（ａ）に示すように、可変負荷回路３は、入力端子、出力端子、及び１つの制御端子３１を有し、入力端子と出力端子間に現れるインピーダンスに関して、制御端子３１に印加する制御信号によって、高いインピーダンスを発生する周波数帯の周波数と低いインピーダンスを発生する周波数帯の周波数を変化させる。本実施例の利得可変増幅回路は、図２の（ａ）に示した構成及びＬ１，ｒ１，Ｌ２，ｒ２，Ｃ１の各パラメータ値により、図２の（b）に試算したインピーダンスの周波数依存性が得られる。インダクタL１の寄生抵抗をｒ１として示し、インダクタL２の寄生抵抗をｒ２として示す。試算結果の条件として、インダクタの値やクオリティファクタは図２０の（b）の試算と同一である。C１=４０fFの特性では、２４GHzでの極大点（１１４６Ω）と３４GHzでの極小点を有することができる。C１=８０fFの特性では、C１の値を８０fFに増加させ、周波数依存性を低周波の方向にシフトさせたものである。これにより高インピーダンスから３Ωの極小点までの広い特性を実現できた。このように、２４GHzに関していえば、インピーダンスは極大点１１４６Ωと極小点３Ωの間で、３８２倍可変することができ、バイアス機能を兼ねるという図２０の特徴を有したまま、インピーダンス可変範囲を広くすることが可能である。これにより、利得可変増幅回路への入力信号が小さすぎるときは、制御端子３１に印加する制御信号によってC１=４０fFの状態に制御して利得を増大させ、逆に、入力信号が大きすぎるときは、制御信号によってC１=８０fFの状態に制御して利得を抑制することができる。
【００３０】
本発明によれば、３個のリアクタンス機能素子からなるLC回路において、可変素子機能を利用することで広範囲のインピーダンス可変機能を実現し、これを負荷として利用する増幅回路を提供することができる。
【００３１】
［変形例］
図３は、図２におけるインダクタ素子を可変にした場合のインピーダンスの変化を示している。図３の（ａ）に示したように、可変負荷回路３は、３個のリアクタンス機能素子が、１個の可変容量素子（Ｃ１）６２と、２個の可変インダクタンス素子（Ｌ１，Ｌ２）７２、７３と、３つの可変制御端子３１、３２、３３で構成され、Ｃ１−Ｌ２の直列接続回路とＬ１との並列接続構造を有することによって、インピーダンスの周波数依存性に極小点を発生させることができる。
【００３２】
本変形例の利得可変増幅回路は、図３の（ａ）に示した構成及びパラメータにより、図３の（b）に試算したインピーダンスの周波数依存性が得られる。Ｃ１を４０fFの状態に維持したまま、Ｌ１、Ｌ２を０．３５ｎＨ〜１．１５ｎＨの範囲で変化させることにより、図３の（b）に示したように、インピーダンスの周波数特性が大きく変化する。すなわち、入力端子と出力端子間に現れるインピーダンスにおいて、５つの高いインピーダンスを発生する周波数帯と、５つの低いインピーダンスを発生する周波数帯と有し、高いインピーダンスを発生する周波数帯の周波数と低いインピーダンスを発生する周波数帯の周波数を、可変制御端子３２、３３に印加する制御信号によって可変させる。これにより、可変容量素子のみでは制御できない範囲まで、制御が可能になる利点がある。
【００３３】
本変形例によれば、可変インダクタンス素子容量素子の可変同様に大きな変化幅でインピーダンスを制御できることから、半導体プロセス等で発生する素子値自身の変動を補って所望のインピーダンス特性を実現することができる。
【実施例２】
【００３４】
３個のリアクタンス機能素子で実現する可変負荷回路は、実施例１の構成に限定されるものではない。例えば、図４の構成でも実現できる。図４の（ａ）に示したように、この例は、２個の固定インダクタンス素子（Ｌ１，Ｌ２）６３、６４を直列に配置し、１個の可変容量素子（Ｃ１）６２を固定インダクタンス素子Ｌ１と並列接続した構造を有する。すなわち、３個のリアクタンス機能素子は、第１の可変容量と、第１のインダクタと第２のインダクタの３つの素子を具備し、第１のインダクタの一方の端子を可変負荷回路の入力端子とし、他方の端子を第２のインダクタの一方の端子に接続し、第２のインダクタの他方の端子を可変負荷回路の出力端子とし、第１の可変容量の一方の端子を第１と第２のインダクタの接続端子に接続し、他方の端子を可変負荷回路の出力端子とし、第１の可変容量の容量制御端子３１を可変負荷回路の制御端子としている。
【００３５】
図４の（ａ）に示した構成及びパラメータとしたとき、図４の（ｂ）に示したように、この構造によれば、C１=８０fF及び１６０fFの２値に制御することで、２４GHzでの極大点（２３００Ω）と極小点（６Ω）を得ることができる。インピーダンスの絶対値が実施例１に比較しておよそ２倍高まっている。インピーダンスの変化率は２４GHzにて３８３倍と高い可変率を示すことができる。
【００３６】
本実施例によれば、容量素子の可変同様に大きな変化幅でインピーダンスを制御できることから、半導体プロセス等で発生する素子値自身の変動を補って所望のインピーダンス特性を実現することができる。
【００３７】
［変形例］
図５の例は、図５の（ａ）に示したように、図４の例におけるインダクタ素子（Ｌ１，Ｌ２）を可変にした構造である。すなわち、図５の（ａ）に示したように、２個の可変インダクタンス素子（Ｌ１，Ｌ２）７２、７３を直列に配置し、１個の可変容量素子（Ｃ１）６２を可変インダクタンス素子Ｌ１と並列接続した構造を有する。すなわち、可変負荷回路３は、第１の可変容量６２と第１の可変インダクタ７２と第２の可変インダクタ７３の３つの素子を具備し、第１の可変インダクタの一方の端子を可変負荷回路の入力端子とし、他方の端子を第２のインダクタの一方の端子に接続し、第２の可変インダクタの他方の端子を可変負荷回路の出力端子とし、第１の可変容量の一方の端子を第１と第２のインダクタの接続端子に接続し、他方の端子を可変負荷回路の出力端子とし、第１の可変容量の容量制御端子３１と、第１の可変インダクタのインダクタ制御端子３２と、第２の可変インダクタのインダクタ制御端子３３とを可変負荷回路の３つの制御端子としている。
【００３８】
この例におけるインピーダンスの変化を図５の（ｂ）示している。図５の（ａ）に示した構成及びパラメータとしたとき、Ｃ１を８０fFの状態に維持したまま、Ｌ１、Ｌ２を０．３５ｎＨ〜１．１５ｎＨの範囲で変化させることにより、インピーダンスの周波数特性が大きく変化する。
【００３９】
本変形例によれば、容量素子の可変同様に大きな変化幅でインピーダンスを制御できることから、半導体プロセス等で発生する素子値自身の変動を補って所望のインピーダンス特性を実現することができる。
【実施例３】
【００４０】
また、本発明は、３個のリアクタンス機能素子を備えた可変負荷回路は、図６の構成でも実現できる。図６の例は、３のリアクタンス機能素子のうち、容量を２素子に設定した場合を示している。すなわち、図６の（ａ）に示したように、２個の容量素子（Ｃ１，Ｃ２）６２、６６を直列に配置し、１個の可変容量素子（Ｃ１）６２を固定インダクタンス素子（Ｌ１）６３と並列接続した構造を有する。
【００４１】
図６の（ａ）に示した構成及びパラメータとしたとき、この例におけるインピーダンスの変化を図６の（ｂ）示している。この構造によれば、可変容量Ｃ１を３fFと８０fFの２値に制御することで、２４GHzでの極大点（２３００Ω）と極小点（３．２Ω）を得ることができる。このように、可変容量C１の変化によって、７００倍を超える可変率が得られる。このためには高い可変率の可変容量を具備することで利得を可変することができ、さらに可変負荷回路を介して直流電流をバイアスしない場合に用いることが可能である。また、低周波側に極小値、高周波側に極大値が生じる周波数依存性であるため、実施例１および２で示すインピーダンスの周波数依存性とは逆の周波数依存性を提供ができる。用いる増幅回路の形式によっては、寄生発振等の安定性の観点から、前記の複数のなかから適する可変負荷回路を選択することが必要であることは言うまでもない。
【００４２】
［変形例］
図７の例は、図６の実施例におけるインダクタ素子（Ｌ１）を可変にした構造である。すなわち、図７の（ａ）に示したように、１個の可変容量素子（Ｃ１）６２を可変インダクタンス素子（Ｌ１）７２と並列接続した構造を有する。
【００４３】
図７の（ａ）に示した構成及びパラメータとしたとき、この例におけるインピーダンスの変化を図７の（ｂ）示している。Ｃ１を８０fFの状態に維持したまま、Ｌ１を０．２８ｎＨ〜０．５５ｎＨの範囲で変化させることにより、インピーダンスの周波数特性が大きく変化する。
【００４４】
本変形例によれば、容量素子の可変同様に大きな変化幅でインピーダンスを制御できることから、半導体プロセス等で発生する素子値自身の変動を補って所望のインピーダンス特性を実現することができる。
【００４５】
ここで、図８は、図１〜図７に示した本発明の各実施例による表皮効果の周波数依存性を示す。上記各実施例の内容は、集積回路上で実現する受動素子の性能に大きく依存するが、金属配線によって実現されるインダクタ素子は、表皮効果の影響を受ける。これは図８に示すように、１０GHzを超える高周波では、金属導体の等価抵抗が上昇することを示しており、インダクタの特性に置き換えれば、高周波で損失が大きくなることからクオリティファクタが小さくなることに等しい。このため高周波におけるLC共振回路の共振の鋭さは鈍く、２素子のLC共振（図２０の例）では、本発明で挙げた高いインピーダンス可変機能の実現は困難である。
【実施例４】
【００４６】
図１〜図７に示した本発明の各実施例のリアクタンス機能素子を構成する１個の可変容量は、所定の正確な容量値を確保するために、集積化され連携して動作する複数の可変容量素子で実現するのが望ましい。図９に、集積化可能な可変容量の実施例を示す。この例では、１つ以上の、容量と制御端子によって開閉を制御できるスイッチの直列接続回路を並列接続することによって、可変容量全体の容量値を可変とする。すなわち、１個の可変容量素子（Ｃ１）６２は、複数ビットからなる制御端子ＶＣＳＷと、入出力の２ポート６０、６１を備えた機能回路である。容量を細分化（Ｃ０１，Ｃ０２，−，Ｃ０ｎ）した並列型に配置するとともに、各容量に対して直列にスイッチ（ＳＷ１，−，ＳＷｎ）を挿入し、各々制御端子ＶＣＳＷ１〜ＶＣＳＷ１で制御することで、容量の可変性を実現する。
【００４７】
また、図１０に、リアクタンス機能素子７２、７３として集積化可能な可変インダクタの第１の実施例を示す。複数ビットからなる制御端子ＶＬＳＷと、入出力の２ポート７０、７１を備えた機能回路である。また、可変インダクタは、１つ以上の、インダクタと制御端子によって開閉を制御できるスイッチの直列接続回路を並列接続することによって、可変インダクタ全体のインダクタンス値を可変とする。すなわち、インダクタを細分化（Ｌ０１，Ｌ０２，−，Ｌ０ｎ）し並列型に配置するとともに、各容量に対して直列にスイッチ（ＳＷ１，−，ＳＷｎ）を挿入し、各々制御端子ＶＬＳＷ１〜ＶＬＳＷ１で制御することで、インダクタンスの可変性を実現する。
【００４８】
図１１に、リアクタンス機能素子７２、７３として集積化可能な可変インダクタの第２の実施例を示す。可変インダクタは、第１のインダクタによる構成する１次側回路と、第２のインダクタと第１の可変容量の直列接続する２次側回路を具備し、第１と第２のインダクタ間の相互インダクタンスを第１の可変容量によって制御して１次側のインダクタンス値を可変とする。すなわち、複数ビットからなる制御端子と、入出力の２ポートの機能回路である。第１のインダクタＬ０１によって構成する１次側回路と、第２のインダクタＬ０２と第１の可変容量６２を直列接続して２次側回路を構成する。この構成によって、２つのインダクタを要しながら、可変容量によって第１と第２のインダクタ間の実効的な相互インダクタンスＫを制御できることから、連続的に１次側に見えるインダクタンス値を可変とすることが可能である。図１０の回路に比較して、素子面積が低減できることと、実効インダクタンスの連続値制御が可能である。
【実施例５】
【００４９】
図１２は、コンダクタ回路２（GMC）に複数の可変負荷回路を与えた実施例を示す。増幅回路１００は、入力整合回路１（MCIN）、コンダクタ回路２（GMC）、第１の可変負荷回路３（VIMPC）、第２の可変負荷回路４（VIMPC）、出力整合回路５（MCOUT）、安定化回路６（STBC）によって構成されている。
【００５０】
第２の可変負荷回路４（VIMPC）は、第１の可変負荷回路３（VIMPC）とは異なり、コンダクタ回路２の基準電圧端子と一定の電位を有する端子２０１との間に配置され、コンダクタ回路へvi１として印加された交流電圧を、コンダクタ回路２と第２の可変負荷回路４とに分圧する機能を有している。可変制御端子４１に与える制御電圧によって、そのインピーダンスの値を周波数依存性も含めて制御できる回路である。
【００５１】
ここで、コンダクタ回路２を挟み、負荷側と基準電位側にそれぞれ、可変負荷回路３、４を配置していることから、着目している周波数において（例えば２４GHzにおいて）第２の可変負荷回路４を低いインピーダンスに設定した場合に、同じく第１の可変負荷回路３を高/低の２つのインピーダンスに制御することで、利得可変機能を実現できる。可変負荷回路４を高いインピーダンスに設定し、可変負荷回路３を低インピーダンスに設定することで著しく低い利得を得ることができる。
【００５２】
これにより、図１の実施例１に対して、更に広い可変利得の変動範囲を得ることができる。
【実施例６】
【００５３】
図１３は、本発明の他の実施例として、コンダクタ回路２（GMC）の増幅素子をバイポーラトランジスタで実現した場合の具体的な可変増幅回路の構成を示すものである。可変負荷回路３（VIMPC）の構成は前記いずれかの実施例、例えば実施例１のものを採用する。増幅回路１００は、入力整合回路１として、第１の容量１１と第２の容量１２を具備し、第１の容量の一方の端子を入力整合回路の入力端子１０１とし、第１の容量の他方の端子を第２の容量の一方の端子に接続して入力整合回路の出力端子とし、第２の容量の他方を接地して構成している。また、コンダクタ回路２として、第１のn型バイポーラ型トランジスタ２１と第１の抵抗２３と第１のインダクタ２２を具備し、第１のn型バイポーラ型トランジスタのベースをコンダクタ回路の入力端子とし、第１のn型バイポーラ型トランジスタのコレクタをコンダクタ回路の出力端子とし、第１のn型バイポーラ型トランジスタのエミッタに前記インダクタの一方の端子を接続し、第１のインダクタの他方の端子を接地し、第１の抵抗の端子の一方の端子を第１のn型バイポーラ型トランジスタのベースに接続し、第１の抵抗の他方の端子をコンダクタ回路のバイアス用端子としている。さらに、出力整合回路５として、第３の容量５１と第４の容量５２を具備し、第３の容量の一方の端子を出力整合回路の入力端子とし、第３の容量の他方の端子を第４の容量の一方の端子に接続して出力整合回路の出力端子１０２とし、第４の容量の他方の端子を接地して構成している。さらに、安定化回路６として、第２の抵抗８１と第５の容量８２を具備し、第２の抵抗の一方の端子をコンダクタ回路２の出力端子に接続し、第２の抵抗の他方の端子を第５の容量の一方の端子に接続し、第５の容量の他方の端子を接地して構成されている。入力整合回路１に接続されたバイポーラトランジスタ２１のベース電位は、ベース電位制御端子１０４により制御される。
【００５４】
なお、入力整合回路１及び出力整合回路５は容量のみで構成しているが、これに限定するものではない。特に、本発明の可変負荷回路は、不要な周波数においてインピーダンスが増大する問題点を有しているが、整合回路の構成と定数選択によって、前記不要な周波数の入力信号や出力信号を予め抑圧することで、寄生発振などの問題を回避できる。
【実施例７】
【００５５】
図１４は、本発明の他の実施例として、コンダクタ回路２（GMC）の増幅素子をバイポーラトランジスタで実現した場合の第２の具体的な可変増幅回路の構成を示すものである。図１３の回路構成に対して、GMC回路２の構成に帰還回路２５を導入したものである。２０４は所定の電位を与える電圧端子である。
【００５６】
これによって、ノッチ特性を利得の周波数依存性に加えることができる。このようにGMC回路に種種の構成を適用できるうえに、利得の可変特性を実現することが可能である。
【００５７】
比較例として、図１５に、図２０の（a）に示した可変負荷回路を用いた場合の増幅回路の特性を示す。（Ａ）はC1=８０ｆ Fの場合の特性、（Ｂ）はC1=８０ｆ Fの場合の特性を示している。利得のピークの発生している２２GHzでは、（Ａ）と（Ｂ）の間の利得の変動範囲は、約４dBである。
【００５８】
図１６に、本発明の実施例になる図１４の増幅回路１００の特性を示す。（Ａ）はC1=40ｆ Fの場合の、（Ｂ）はC1=１６０ｆ Fの場合の特性を示している。周波数２２GHzにおける（Ａ）と（Ｂ）の間の利得の変動範囲は、約１４dBまで高まっており、本発明の利点を定量的に実証することができた。
【実施例８】
【００５９】
図１７は、本発明の他の実施例として、コンダクタ回路２の基準端子側に、第２の可変負荷回路４を挿入したものである。コンダクタ回路２を挟みそれぞれの可変負荷回路３、４を独立に設定することが可能であるため、図１３や図１４の例に比較して可変利得範囲が広がる利点がある。さらにGMC回路２はバイポーラトランジスタ２７を含むカスコード回路２４を備えている。３０１は所定の電位を与える電圧端子である。これにより、増幅回路１００の入出力間のアイソレーションを高めることが可能である。
【実施例９】
【００６０】
図１８は、図１に示した単相の増幅回路１００を差動形式にした実施例である。増幅回路１００は、入力整合回路１ａ，１ｂ、コンダクタ回路２ａ、第１の差動可変負荷回路３ａ、第２の差動可変負荷回路４ａ、出力整合回路５ａ，５ｂ、安定化回路６ａ，６ｂによって構成されている。すなわち、コンダクタ回路の差動出力端子に接続する差動入力端子に印加される差動入力電流を差動電圧信号に変換してその変換率を制御可能な第１の差動可変負荷回路３ａと、差動コンダクタ回路の差動基準端子に接続する差動入力端子に印加される差動入力電流を差動電圧信号に変換してその変換率を制御可能な第２の差動可変負荷回路４ａと、差動可変負荷回路の差動入力端子に接続する入力端子と出力端子を有し、次段の入力インピーダンスに対する所定の整合インピーダンスを出力端子に発生する第１と第２の出力整合回路５ａ，５ｂと、第１の差動負荷回路３の差動入力端子に接続され特定の周波数範囲で抵抗性の電力損失を発生させる第１と第２の安定化回路６ａ，６ｂを具備し、第１と第２の入力整合回路の入力端子を差動入力端子１０１ａ，１０１ｂ、第１と第２の出力整合回路の出力端子を差動出力端子１０２ａ，１０２ｂとする。増幅回路の入力端子１０１ａ，１０１ｂｉｆ、電圧信号via，vibが印加され、増幅回路の出力端子１０２（ａ，ｂ）から出力電圧vouta, voutbが出力される。２０１は定電圧（低）電源端子、２０２は定電圧（高）電源端子、２０３a，２０３bは直流電圧印加端子である。
【００６１】
コンダクタ回路２ａ（GMC）は、入力端子に印加される電圧信号vi１ａ，vi１ｂと基準端子の電圧の間に発生した電位差に比例した出力電流信号vouta, voutbを出力端子に発生する。  
本実施例によれば、増幅回路１００を差動化することによって、同相雑音成分の除去効果が高められる利点がある。
【実施例１０】
【００６２】
本発明の増幅器は、無線通信システムを構成する無線通信回路の増幅器として用いるのに適している。図１９は、実施例１〜９で述べた本発明のいずれかの増幅回路を適用した無線通信用RFICの構成例を示すものである。ＲＦチップ５０１上に、無線通信システムを構成する無線通信回路の受信経路及び送信経路が構成されている。受信経路は、低雑音増幅回路３０１、ミキサ３０２、フィルタ３０３、ＩＦ増幅器３０４、復調器３０５及び局部発振器３０６を備えている。送信経路は、変調器４０１、ＩＦ増幅器４０２、フィルタ４０３、ミキサ４０４、ドライバアンプAMPIR４０５、局部発振器4０６及びＲＦチップ５０１外のパワーアンプ４０７を備えている。受信経路では低雑音増幅回路３０１に、送信経路ではドライバアンプAMPIR４０５に可変利得機能が必要とされる。利得制御は図示するようにベースバンド信号処理回路５０２の信号振幅を元に、複数ビットの利得制御信号を生成して本発明の利得可変増幅回路を制御するものとする。すなわち、ベースバンド信号処理回路５０２の信号振幅を元に、受信信号のレベルが所定の値より大きければ低雑音増幅回路３０１の利得を下げ、小さければ利得を上げる。また、送信信号のレベルが所定の値より大きければドライバアンプAMPIR４０５の利得を下げ、小さければ利得を上げる。これらの利得の制御は、可変制御端子により各リアクタンス機能素子の容量に与える制御電圧によって、そのインピーダンスの値を周波数依存性も含めて制御することにより、実現される。
【００６３】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００６４】
例えば、実施例において、本発明で使用する増幅素子をバイポーラトランジスタ、ヘテロ接合バイポーラトランジスタや電界効果トランジスタで示したが、MOS電界効果トランジスタや、高電子移動度トランジスタ、金属半導体接合電界効果トランジスタ等を使用しても同様の効果が得られることは言うまでもない。
【符号の説明】
【００６５】
１:  入力整合回路（MCIN）
【００６６】
２:  トランスコンダクタ回路（GMC）
３:  可変負荷回路（VIMPC）
４:  可変負荷回路（VIMPC）
５:  出力整合回路（MCOUT）
６:  安定化回路（STBC）
２１:  第１のn型バイポーラ型トランジスタ
２２:  第１の抵抗
２３:  第１のインダクタ
２５:  帰還回路
３１:  可変制御端子
３２:  可変制御端子
３３:  可変制御端子
４１:  可変負荷回路の可変制御端子
６２:  容量値可変の容量C１
６３:  固定インダクタンス素子L１
６４:  固定インダクタンス素子L２
６６:  固定容量素子
７２:  可変インダクタンス素子
７３:  可変インダクタンス素子
１００:  利得可変増幅回路（以下、単に増幅回路）
１０１:  利得可変増幅回路の入力端子
１０２:  利得可変増幅回路の出力端子
１０４:  ベース電位制御端子
２０１:  定電圧（低）電源端子
２０２:  定電圧（高）電源端子
２０３:  直流電圧印加端子
２０４:  電圧端子。
【図１】
2010258867.tif 000003
【図２】
2010258867.tif 000004
【図３】
2010258867.tif 000005
【図４】
2010258867.tif 000006
【図５】
2010258867.tif 000007
【図６】
2010258867.tif 000008
【図７】
2010258867.tif 000009
【図８】
2010258867.tif 000010
【図９】
2010258867.tif 000011
【図１０】
2010258867.tif 000012
【図１１】
2010258867.tif 000013
【図１２】
2010258867.tif 000014
【図１３】
2010258867.tif 000015
【図１４】
2010258867.tif 000016
【図１５】
2010258867.tif 000017
【図１６】
2010258867.tif 000018
【図１７】
2010258867.tif 000019
【図１８】
2010258867.tif 000020
【図１９】
2010258867.tif 000021
【図２０】
2010258867.tif 000022