(57)【要約】【課題】オン抵抗が低く耐圧が高い電界効果トランジスタを提供すること。【解決手段】窒化物系化合物半導体からなる電界効果トランジスタであって、基板と、前記基板上に形成されたバッファ層と、前記バッファ層上に形成された高抵抗層又は下地層と、前記高抵抗層又は下地層上に形成された、炭素を含有するキャリア濃度制御層と、前記キャリア濃度制御層上に形成されたキャリア走行層と、前記キャリア走行層上に形成された、前記キャリア走行層とはバンドギャップエネルギーが異なるキャリア供給層と、前記キャリア供給層から所定の深さに到るまで形成されたリセス部と、前記キャリア供給層上に前記リセス部を挟んで形成されたソース電極およびドレイン電極と、前記キャリア供給層上にわたって前記リセス部内を覆うように形成されたゲート絶縁膜と、前記リセス部において前記ゲート絶縁膜上に形成されたゲート電極と、を備える。【選択図】図１
2010258441.tif 000002
【特許請求の範囲】
【請求項１】
窒化物系化合物半導体からなる電界効果トランジスタであって、
基板と、
前記基板上に形成されたバッファ層と、
前記バッファ層上に形成された高抵抗層又は下地層と、
前記高抵抗層又は下地層上に形成された、炭素を含有するキャリア濃度制御層と、
前記キャリア濃度制御層上に形成されたキャリア走行層と、
前記キャリア走行層上に形成されたキャリア供給層と、
前記キャリア供給層から所定の深さに到るまで形成されたリセス部と、
前記キャリア供給層上に前記リセス部を挟んで形成されたソース電極およびドレイン電極と、
前記キャリア供給層上にわたって前記リセス部内を覆うように形成されたゲート絶縁膜と、
前記リセス部において前記ゲート絶縁膜上に形成されたゲート電極と、
を備えることを特徴とする電界効果トランジスタ。
【請求項２】
前記キャリア濃度制御層の炭素濃度は、５×１０１７ｃｍ−３〜５×１０１９ｃｍ−３であることを特徴とする請求項１に記載の電界効果トランジスタ。
【請求項３】
前記キャリア走行層に発生する２次元電子ガスのキャリア濃度は、１×１０１２〜１×１０１３ｃｍ−２であることを特徴とする請求項１または２に記載の電界効果トランジスタ。
【請求項４】
前記高抵抗層又は下地層は、Ｍｇまたは炭素を含有するＧａＮからなることを特徴とする請求項１〜３のいずれか一つに記載の電界効果トランジスタ。
【請求項５】
前記キャリア走行層は、アンドープのＧａＮからなり、厚さが２ｎｍ以上５００ｎｍ以下であることを特徴とする請求項１〜４のいずれか一つに記載の電界効果トランジスタ。
【請求項６】
前記キャリア供給層は、Ａｌ組成比が０．０１〜０．９９のＡｌＧａＮからなり、厚さが１ｎｍ以上５０ｎｍ以下であることを特徴とする請求項１〜５のいずれか一つに記載の電界効果トランジスタ。
【請求項７】
前記バッファ層と前記高抵抗層又は下地層との間に形成された、該高抵抗層又は下地層とはバンドギャップエネルギーが異なるヘテロ接合形成層をさらに備えることを特徴とする請求項１〜６のいずれか一つに記載の電界効果トランジスタ。
【請求項８】
前記へテロ結合形成層は、Ａｌ組成比が０．０１〜０．５のＡｌＧａＮからなることを特徴とする請求項７に記載の電界効果トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物系化合物半導体からなる電界効果トランジスタに関するものである。
【背景技術】
【０００２】
化学式ＡｌxＩｎyＧａ1-x-yＡｓuＰvＮ1-u-v（ただし、０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１、０≦ｕ≦１、０≦ｖ≦１、ｕ＋ｖ＜１）で表されるＩＩＩ−Ｖ族窒化物系化合物半導体を用いた半導体デバイス、たとえばＧａＮ系半導体デバイスは、ＧａＡｓ系の材料に比べてそのバンドギャップエネルギーが大きく、しかも耐熱度が高く高温動作に優れており、特にＧａＮ／ＡｌＧａＮ系半導体を用いた電界効果トランジスタ（Field  Effect  Transistor：ＦＥＴ）の開発が進められている。また、横型素子において、ノーマリオフ型の動作を実現するために、ＭＯＳ（Metal  Oxide  Semiconductor）ＦＥＴ構造が用いられている。このような構造を有する電界効果トランジスタは、大電流において動作可能なことから、電源デバイスとしての応用が期待されている。
【０００３】
たとえば、特許文献１には、ハイブリッドＭＯＳＨＥＭＴ（High  Electron  Mobility）構造と呼ばれる構造を有するノーマリオフ型の電界効果トランジスタが開示されている。この電界効果トランジスタは、ｐ型の導電型を有するＧａＮ系半導体からなるｐ型層上に、アンドープのＧａＮ系半導体からなるキャリア走行層とＡｌＧａＮ系半導体からなるキャリア供給層とを順次積層したＨＥＭＴ構造を有している。そして、キャリア走行層のキャリア供給層とのヘテロ接合界面近傍に発生した移動度の高い２次元電子ガスをキャリアとして、低オン抵抗を実現している。また、この電界効果トランジスタは、キャリア供給層とキャリア走行層とをゲート付近のみにおいてエッチングしてリセス部を形成し、ノーマリオフ型の動作を実現している。
【０００４】
また、上記電界効果トランジスタにおいては、ｐ型層とキャリア走行層とがリサーフ構造を形成しており、これによって電界の局所的な集中が緩和されるため、高い耐圧が実現されている。なお、このリサーフ構造の耐圧特性は、ｐ型層のｐ型キャリアとキャリア走行層の２次元電子ガスとのキャリアとのバランスに依存する。
【０００５】
また、高い耐圧を実現するために、キャリア供給層の他にもＡｌＧａＮ系半導体からなる半導体層を設け、ダブルへテロ構造を形成する技術が開示されている（非特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】国際公開第２００３／０７１６０７号
【非特許文献】
【０００７】
【非特許文献１】D.Visalli  et  al.  Solid  State  Device  Meetings  2008-proceedings  no.G-1-2.
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記のハイブリッドＭＯＳＨＥＭＴ構造を有するノーマリオフ型の電界効果トランジスタにおいて、オン特性を向上させるために２次元電子ガスのキャリア濃度を高めようとすると、リサーフ構造におけるキャリアバランスの維持が難しくなって耐圧の維持が困難になる。したがって、低オン抵抗特性と高耐圧特性とをバランスよく維持することが困難であるという問題があった。
【０００９】
本発明は、上記に鑑みてなされたものであって、オン抵抗が低く耐圧が高い電界効果トランジスタを提供することを目的とする。
【課題を解決するための手段】
【００１０】
上述した課題を解決し、目的を達成するために、本発明に係る電界効果トランジスタは、窒化物系化合物半導体からなる電界効果トランジスタであって、基板と、前記基板上に形成されたバッファ層と、前記バッファ層上に形成された高抵抗層又は下地層と、前記高抵抗層又は下地層上に形成された、炭素を含有するキャリア濃度制御層と、前記キャリア濃度制御層上に形成されたキャリア走行層と、前記キャリア走行層上に形成されたキャリア供給層と、前記キャリア供給層から所定の深さに到るまで形成されたリセス部と、前記キャリア供給層上に前記リセス部を挟んで形成されたソース電極およびドレイン電極と、前記キャリア供給層上にわたって前記リセス部内を覆うように形成されたゲート絶縁膜と、前記リセス部において前記ゲート絶縁膜上に形成されたゲート電極と、を備えることを特徴とする。
【００１１】
また、本発明に係る電界効果トランジスタは、上記の発明において、前記キャリア濃度制御層の炭素濃度は、５×１０１７ｃｍ−３〜５×１０１９ｃｍ−３であることを特徴とする。
【００１２】
また、本発明に係る電界効果トランジスタは、上記の発明において、前記キャリア走行層に発生する２次元電子ガスのキャリア濃度は、１×１０１２〜１×１０１３ｃｍ−２であることを特徴とする。
【００１３】
また、本発明に係る電界効果トランジスタは、上記の発明において、前記高抵抗層又は下地層は、Ｍｇまたは炭素を含有するＧａＮからなることを特徴とする。
【００１４】
また、本発明に係る電界効果トランジスタは、上記の発明において、前記各キャリア走行層は、アンドープのＧａＮからなり、厚さが２ｎｍ以上５００ｎｍ以下であることを特徴とする。
【００１５】
また、本発明に係る電界効果トランジスタは、上記の発明において、前記各キャリア供給層は、Ａｌ組成比が０．０１〜０．９９のＡｌＧａＮからなり、厚さが１ｎｍ以上５０ｎｍ以下であることを特徴とする。
【００１６】
また、本発明に係る電界効果トランジスタは、上記の発明において、前記バッファ層と前記高抵抗層又は下地層との間に形成された、該高抵抗層又は下地層とはバンドギャップエネルギーが異なるヘテロ接合形成層をさらに備えることを特徴とする。
【００１７】
また、本発明に係る電界効果トランジスタは、上記の発明において、前記へテロ結合形成層は、Ａｌ組成比が０．０１〜０．５のＡｌＧａＮからなることを特徴とする。
【発明の効果】
【００１８】
本発明によれば、オン抵抗が低く耐圧が高い電界効果トランジスタを実現できるという効果を奏する。
【図面の簡単な説明】
【００１９】
【図１】図１は、実施の形態１に係るＭＯＳＦＥＴの模式的な断面図である。
【図２】図２は、エネルギー準位、および半導体層の積層方向における２次元電子ガスのキャリア濃度分布について説明する図である。
【図３】図３は、図１に示すＭＯＳＦＥＴの製造方法の一例を説明する図である。
【図４】図４は、図１に示すＭＯＳＦＥＴの製造方法の一例を説明する図である。
【図５】図５は、実施の形態２に係るＭＯＳＦＥＴの模式的な断面図である。
【図６】図６は、実施の形態３に係るＭＯＳＦＥＴの模式的な断面図である。
【発明を実施するための形態】
【００２０】
以下に、図面を参照して本発明に係る電界効果トランジスタの実施の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、以下では、ＭＯＳ型電界効果トランジスタを適宜ＭＯＳＦＥＴと記載する。
【００２１】
（実施の形態１）
図１は、本発明の実施の形態１に係るＭＯＳＦＥＴの模式的な断面図である。このＭＯＳＦＥＴ１００は、（１１１）面を主表面とするＳｉからなる基板１０１上に、ＡｌＮ／ＧａＮの積層構造からなるバッファ層１０２を介して形成された、Ｍｇを含有するｐ−ＧａＮからなる高抵抗層１０３を備えている。
【００２２】
また、ＭＯＳＦＥＴ１００は、高抵抗層１０３上に形成されたキャリア濃度制御層１０４ａ、１０４ｂを備えている。これらのキャリア濃度制御層１０４ａ、１０４ｂは、５×１０１７ｃｍ−３〜５×１０１９ｃｍ−３程度の炭素を含有している。また、これらのキャリア濃度制御層１０４ａ、１０４ｂは、高抵抗層１０３に到る深さまで形成されたリセス部１０７によって離隔している。リセス部１０７の幅は、たとえば２μｍ程度である。さらに、ＭＯＳＦＥＴ１００は、キャリア濃度制御層１０４ａ、１０４ｂ上にそれぞれ形成されたキャリア走行層１０５ａ、１０５ｂを備えている。これらのキャリア走行層１０５ａ、１０５ｂは、アンドープのｕ−ＧａＮからなり、厚さがたとえば２ｎｍ以上５００ｎｍ以下、望ましくは５ｎｍ以上８０ｎｍ以下のものである。さらに、ＭＯＳＦＥＴ１００は、キャリア走行層１０５ａ、１０５ｂ上にそれぞれ形成されたキャリア供給層１０６ａ、１０６ｂを備えている。これらのキャリア供給層１０６ａ、１０６ｂは、キャリア走行層１０５ａ、１０５ｂを構成するＧａＮよりもバンドギャップエネルギーが高いアンドープのＡｌＧａＮからなり、厚さが１〜５０ｎｍ、好ましくは２０〜２５ｎｍのものである。また、これらのキャリア供給層１０６ａ、１０６ｂは、Ａｌ組成比が０．２５であるが、Ａｌ組成比については特に限定されず、たとえば０．０１〜０．９９とできる。
【００２３】
このＭＯＳＦＥＴ１００においては、キャリア走行層１０５ａ、１０５ｂとキャリア供給層１０６ａ、１０６ｂとのエネルギーバンドギャップの違いに起因して、キャリア走行層１０５ａ、１０５ｂ内において、キャリア供給層１０６ａ、１０６ｂとのヘテロ接合界面に、移動度が高い２次元電子ガスＧａ、Ｇｂが発生している。この２次元電子ガスＧａ、Ｇｂのキャリア濃度は、１×１０１２〜１×１０１３ｃｍ−２程度が好ましい。
【００２４】
さらに、ＭＯＳＦＥＴ１００は、キャリア供給層１０６ｂ、１０６ａ上に、リセス部１０７を挟んで形成されたソース電極１０８およびドレイン電極１０９を備えている。さらに、ＭＯＳＦＥＴ１００は、キャリア供給層１０６ａ、１０６ｂ上にわたって、リセス部１０７内を覆うように形成された、ＳｉＯ２などからなるゲート絶縁膜１１０を備えるとともに、リセス部１０７においてゲート絶縁膜１１０上に形成されたゲート電極１１１を備えており、ＭＯＳ構造を構成している。なお、ソース電極１０８とドレイン電極１０９間の間隔はたとえば３０μｍ程度である。
【００２５】
そして、このＭＯＳＦＥＴ１００は、キャリア供給層１０６ａ、１０６ｂから高抵抗層１０３に到る深さまで形成されたリセス部１０７によって、ノーマリオフ型の動作をする。また、２次元電子ガスＧａ、Ｇｂをキャリアとすることによって、アクセス抵抗が低減されて低オン抵抗になり、かつ高速動作するものとなる。
【００２６】
また、このＭＯＳＦＥＴ１００は、バッファ層１０２とキャリア濃度制御層１０４ａの間に、Ｍｇを含有するｐ−ＧａＮからなる高抵抗層１０３を有することで、耐圧性を高めている。閾値制御性という点から、高抵抗層１０３のＭｇ濃度および炭素濃度は、５×１０１７ｃｍ−３以上であることが望ましく、厚さは２ｎｍ〜１０００ｎｍであることが望ましい。
また、キャリア走行層１０５ａ、１０５ｂにおける炭素などの不純物濃度は、移動度を高く維持するために、５×１０１７ｃｍ−３以下であることが望ましい。
【００２７】
さらに、このＭＯＳＦＥＴ１００においては、キャリア濃度制御層１０４ａ、１０４ｂによって、２次元電子ガスＧａ、Ｇｂのキャリア濃度を容易に制御することができる。その結果、２次元電子ガスＧａ、Ｇｂのキャリア濃度と、高抵抗層１０３のｐ型キャリアとのバランスが保たれ、耐圧が維持される。
【００２８】
なお、キャリア濃度制御層１０４ａ、１０４ｂによって２次元電子ガスＧａ、Ｇｂのキャリア濃度を制御できる原理は以下のようなものであると考えられる。図２は、エネルギー準位、および半導体層の積層方向における２次元電子ガスのキャリア濃度分布について説明する図である。図２において、符号Ｆはフェルミ準位を示している。また、領域Ａ１は図１に示すＭＯＳＦＥＴ１００におけるキャリア供給層１０６ａ、１０６ｂに対応するＡｌＧａＮ層を示している。また、領域Ａ２はキャリア走行層１０５ａ、１０５ｂに対応するアンドープのＧａＮ層を示している。
【００２９】
ここで、仮に領域Ａ３がアンドープのＧａＮからなる層だとした場合、伝導帯の準位は準位Ｅｃ２で示すようになり、２次元電子ガスのキャリア濃度分布は分布Ｄ２で示すようになる。このように、分布Ｄ２は領域Ａ３にまで延びるような形状をしている。
【００３０】
つぎに、領域Ａ３が、図１に示すＭＯＳＦＥＴ１００のキャリア濃度制御層１０４ａ、１０４ｂに対応する炭素を含有するＧａＮからなる層である場合、伝導帯の準位は準位Ｅｃ１で示すようになり、２次元電子ガスのキャリア濃度分布は分布Ｄ１で示すようになる。この場合、２次元電子ガスのうち領域Ａ３に分布しているものは炭素によってキャリア補償されるため、キャリア濃度分布が分布Ｄ２から分布Ｄ１のように変化し、２次元電子ガスの全体的なキャリア濃度は減少する。なお、これにともなって、準位Ｅｃ１は、領域Ａ３においてフェルミ準位Ｆに対して上昇し、それに応じて領域Ａ２においても上昇する。
【００３１】
しかしながら、領域Ａ１と領域Ａ２との境界に位置するＡｌＧａＮ層とＧａＮ層との界面の状態は、炭素を含有するＧａＮ層の存在によって変化するわけでないので、界面近傍のキャリア濃度についてはあまり変化しない。その結果、全体的なキャリア濃度の減少にもかかわらず、低オン抵抗の特性は維持されるものと考えられる。
【００３２】
このように、このＭＯＳＦＥＴ１００では、２次元電子ガスの十分な発生とキャリアバランスの維持とが同時に実現されているので、オン抵抗が低く耐圧が高いＭＯＳＦＥＴとなる。
【００３３】
なお、発生する２次元電子ガスを増加させ、低オン抵抗とするには、キャリア供給層１０６ａ、１０６ｂの厚さまたはＡｌ組成比を増加させればよい。また、２次元電子ガスの全体的なキャリア濃度を減少させるには、キャリア濃度制御層１０４ａ、１０４ｂにおける炭素濃度を増加させたり、キャリア走行層１０５ａ、１０５ｂの厚さを薄くして、２次元電子ガスのキャリア濃度分布とキャリア濃度制御層１０４ａ、１０４ｂとの重なりが大きくなるようにしたりすればよい。
【００３４】
（製造方法）
つぎに、このＭＯＳＦＥＴ１００の製造方法について説明する。図３、４は、図１に示すＭＯＳＦＥＴ１００の製造方法の一例を説明する説明図である。なお、以下では、有機金属気相成長（ＭＯＣＶＤ）法を用いた場合について説明するが、特に限定はされない。
【００３５】
はじめに、図３に示すように、（１１１）面を主表面とするＳｉからなる基板１０１をＭＯＣＶＤ装置内に導入し、ターボポンプでＭＯＣＶＤ装置内の真空度を１×１０−６ｈＰａ以下になるまで真空引きした後、真空度を１００ｈＰａとし基板を１０００℃に昇温した。温度が安定したところで、基板１０１を９００ｒｐｍで回転させ、原料となるトリメチルアルミニウム（ＴＭＡ）を１００ｃｍ３／ｍｉｎ、アンモニアを１２リットル／ｍｉｎの流量で基板１０１の表面に導入し、ＡｌＮ層を成長させる。なお、成長時間は４ｍｉｎでＡｌＮ層の厚さは５０ｎｍ程度である。
次に同様にして４００ｎｍのＧａＮ層と１００ｎｍのＡｌＮ層を順に交互に積層させ、１２周期成長することで、バッファ層１０２とする。
【００３６】
つぎに、アンモニアを１２リットル／ｍｉｎの流量を流しながら温度上昇させ、１０５０℃に保った後に、トリメチルガリウム（ＴＭＧ）を３００ｃｍ３／ｍｉｎ、アンモニアを１２リットル／ｍｉｎの流量でバッファ層１０２の上に導入して、高抵抗層１０３、キャリア濃度制御層１０４ａ、１０４ｂを形成すべき炭素含有ＧａＮ層１０４、キャリア走行層１０５ａ、１０５ｂを形成すべきｕ−ＧａＮ層１０５を順次成長させる。なお、成長時間は合計で２０００ｓｅｃであり、高抵抗層１０３からｕ−ＧａＮ層１０５までの厚さが合計で１０００ｎｍ程度である。なお、ｕ−ＧａＮ層１０５には２次元電子ガスＧが発生する。
【００３７】
なお、高抵抗層１０３を形成する際には、Ｍｇのドーピング源としてビスシクロペンタディエニルマグネシウム（Ｃｐ２Ｍｇ）を用い、所望の閾値電圧に応じて、たとえばＭｇの濃度が１×１０１７ｃｍ−３程度になるようにＣｐ２Ｍｇの流量を調整する。また、炭素含有ＧａＮ層１０４を形成する際には、装置内の真空度や成長速度等の成長条件を調整して、原料となる有機金属元素に含まれる炭素のオートドーピングによって炭素を添加することができる。
【００３８】
つぎに、ＴＭＡを５０ｃｍ３／ｍｉｎ、ＴＭＧを１００ｃｍ３／ｍｉｎ、アンモニアを１２リットル／ｍｉｎの流量で導入し、キャリア供給層１０６ａ、１０６ｂを形成すべきＡｌ０．２５Ｇａ０．７５Ｎから成るＡｌＧａＮ層１０６を成長させる。なお、成長時間は４０ｓｅｃで、ＡｌＧａＮ層１０６の厚さは２０ｎｍである。
【００３９】
つぎに、ＡｌＧａＮ層１０６の表面にフォトレジストを塗布し、フォトリソグラフィ工程を用いて素子分離用のパターンを形成した後、反応イオンエッチング（ＲＩＥ）法等のドライエッチング法を用いて、深さ２００ｎｍ程度の素子分離用の溝ｇを形成する。その後、フォトレジストを除去する。
【００４０】
つぎに、図４に示すように、たとえばプラズマＣＶＤ（ＰＣＶＤ）法を用いて、ＡｌＧａＮ層１０６上に、アモルファスシリコン（ａ−Ｓｉ）からなるマスク層Ｍを厚さ５００ｎｍで形成し、フォトリソグラフィ工程を用いてパターニングを行い、リセス部１０７を形成すべき領域に開口部Ｍａを形成する。そして、マスク層Ｍをマスクとして、ドライエッチング法を用いて、マスク層の開口部Ｍａに対応するＡｌＧａＮ層１０６の領域を、高抵抗層１０３に到る深さまでエッチング除去し、リセス部１０７を形成する。これによって、キャリア濃度制御層１０４ａ、１０４ｂ、キャリア走行層１０５ａ、１０５ｂ、キャリア供給層１０６ａ、１０６ｂが形成される。なお、リセス部１０７のキャリア供給層１０６ａ、１０６ｂの表面からの深さは、たとえば２００ｎｍである。
【００４１】
つぎに、ＳｉＨ４ガスとＮ２Ｏガスを用いて、ＰＣＶＤ法によりたとえば厚さ６０ｎｍのゲート絶縁膜１１０を形成する。なお、ゲート絶縁膜１１０は、プラズマ増強ＣＶＤ（ＰＥＣＶＤ）法や常圧ＣＶＤ（ＡＰＣＶＤ）法により形成してもよい。つぎに、ゲート絶縁膜１１０にレジストを塗布し、フォトリソグラフィとエッチング等によってソース電極１０８とドレイン電極１０９を形成すべき箇所のゲート絶縁膜１１０に開口部を形成してキャリア供給層１０６ａ、１０６ｂの表面を露出させ、たとえばＴｉ、ＡｌとＳｉの合金膜、Ｗを順次蒸着して、リフトオフ法などによりソース電極１０８とドレイン電極１０９を形成する。
【００４２】
つぎに、ゲート絶縁膜１１０にレジストを塗布し、フォトリソグラフィとエッチング等によってゲート電極１１１を形成すべき箇所に開口部を設けるようにレジストをパターニングし、Ｔｉ、ＡｕあるいはＷなどを蒸着し、リフトオフ法などによりゲート電極１１１を形成する。なお、ゲート電極１１１はポリシリコンなどを材料として形成してもよい。これによって、図１に示すＭＯＳＦＥＴ１００が完成する。
【００４３】
（実施例、比較例）
つぎに、本発明の実施例として、図１に示す構造のＭＯＦＥＴを製造し、そのオン抵抗と破壊電圧とを測定した。なお、この実施例に係るＭＯＳＦＥＴにおいては、キャリア濃度制御層については、厚さは２０ｎｍとし、炭素濃度は、基板側から表面側に向かって、５×１０１９ｃｍ−３から５×１０１７ｃｍ−３まで段階的に減少させた。また、キャリア走行層の厚さは８０ｎｍとした。また、キャリア供給層は、Ａｌ０．２５Ｇａ０．７５Ｎから成り、厚さが２０ｎｍのものとした。
【００４４】
一方、比較例として、上記実施例に係るＭＯＳＦＥＴにおいて、キャリア濃度制御層を同一の厚さのｕ−ＧａＮ層に置き換えたＭＯＳＦＥＴを製造し、そのオン抵抗と破壊電圧とを測定した。
【００４５】
その結果、比較例に係るＭＯＳＦＥＴでは、オン抵抗が５ｍΩｃｍ２程度と低く、破壊電圧が５００Ｖ程度であった。一方、実施例に係るＭＯＳＦＥＴでは、オン抵抗が５ｍΩｃｍ２程度であり、比較例と同程度に低かったが、破壊電圧は１２００Ｖ程度であり、比較例よりもきわめて高い耐圧を示した。
【００４６】
（実施の形態２）
つぎに、本発明の実施の形態２について説明する。図５は、本実施の形態２に係るＭＯＳＦＥＴの模式的な断面図である。このＭＯＳＦＥＴ２００は、図１に示した実施の形態１に係るＭＯＳＦＥＴ１００の構成において、バッファ層１０２と高抵抗層１０３との間に、ヘテロ接合形成層２１２をさらに備えた構成を有している。
【００４７】
このヘテロ接合形成層２１２は、高抵抗層１０３を構成するＧａＮよりもバンドギャップエネルギーが高いＡｌＧａＮからなる。また、ヘテロ接合形成層２１２の厚さはたとえば５ｎｍ〜４０ｎｍであり、Ａｌ組成比はたとえば０．０１〜０．５である。
【００４８】
このＭＯＳＦＥＴ２００においては、ＭＯＦＥＴ１００と同様に、キャリア濃度制御層１０４ａ、１０４ｂによって、オン抵抗が低く耐圧が高くなる。さらに、このＭＯＳＦＥＴ２００においては、キャリア供給層１０６ａ、１０６ｂとヘテロ接合形成層２１２とによって、ＡｌＧａＮ／ＧａＮのダブルへテロ構造が形成されているので、非特許文献１の場合と同様の作用によって、さらに耐圧が高くなる。
【００４９】
なお、上記実施の形態では、高抵抗層はＭｇを含有するｐ−ＧａＮからなるものであるが、炭素を含有するＧａＮからなる高抵抗層を用いても、高い絶縁性を有するため、耐圧性を高めることができる。この場合、炭素濃度は、所望の閾値電圧に応じて、たとえば１×１０１９ｃｍ−３とする。
また、キャリア走行層はアンドープであるが、炭素などの不純物濃度は、移動度を高く維持するために、５×１０１７ｃｍ−３以下であることが望ましい。
【００５０】
また、上記実施の形態１、２における高抵抗層、キャリア濃度制御層、キャリア走行層、キャリア供給層、ヘテロ接合形成層については、その材料はＧａＮやＡｌＧａＮに限らず、所望の添加物やバンドギャップエネルギーを有する窒化物系化合物半導体を適宜用いることができる。
【００５１】
（実施の形態３）
つぎに、本発明の実施の形態３について説明する。図６は、本実施の形態３に係るＭＯＳＦＥＴの模式的な断面図である。このＭＯＳＦＥＴ３００は、図１に示した実施の形態１に係るＭＯＳＦＥＴ１００の構成において、リセス面の底面をキャリア走行層の内部にした構成を有している。
【００５２】
すなわち、このＭＯＳＦＥＴ３００は、ＭＯＳＦＥＴ１００において、高抵抗層１０３を、Ｍｇを含有するｐ−ＧａＮからなる下地層３０３に置き換え、キャリア濃度制御層１０４ａ、１０４ｂをキャリア濃度制御層３０４に置き換え、キャリア走行層１０５ａ、１０５ｂをキャリア走行層３０５に置き換え、ゲート絶縁膜１１０、ゲート電極１１１を、それぞれゲート絶縁膜３１０、ゲート電極３１１に置き換えた構成を有している。なお、上記の置き換えを行なった対応する各構成要素は、それぞれ同じ厚さおよび材料からなるものである。また、リセス部３０７は、キャリア供給層１０６ａ、１０６ｂからキャリア走行層３０５の内部に到る深さまで形成されている。
【００５３】
このＭＯＳＦＥＴ３００においては、ＭＯＦＥＴ１００と同様に、キャリア濃度制御層３０４によって、オン抵抗が低く耐圧が高くなる。さらに、このＭＯＳＦＥＴ３００においては、チャネルがキャリア走行層３０５に形成されるため、耐圧を維持しながらさらにオン抵抗が低くなる。
【００５４】
なお、上記実施の形態３では、炭素を含有するＧａＮからなる下地層がキャリア走行層の近くにあり、高い絶縁性を有するため、耐圧性を高めることができる。この場合、炭素濃度は、所望の閾値電圧に応じて、たとえば１×１０１９ｃｍ−３とする。
【００５５】
また、上記実施の形態３における下地層、キャリア濃度制御層、キャリア走行層、キャリア供給層については、その材料はＧａＮやＡｌＧａＮに限らず、所望の添加物やバンドギャップエネルギーを有する窒化物系化合物半導体を適宜用いることができる。また、実施の形態２と同様のヘテロ接合形成層を組み合わせても同じ効果を有することが可能となる。
【００５６】
また、上記各実施形態の基板についても、Ｓｉ基板に限らず、ＳｉＣ基板、サファイア基板、ＧａＮ基板、ＭｇＯ基板、ＺｎＯ基板などの、窒化物系化合物半導体を結晶成長させることが可能な基板を用いることができる。
【符号の説明】
【００５７】
１００〜３００  ＭＯＳＦＥＴ
１０１  基板
１０２  バッファ層
１０３  高抵抗層
１０４  炭素含有ＧａＮ層
１０４ａ、１０４ｂ、３０４  キャリア濃度制御層
１０５  ｕ−ＧａＮ層
１０５ａ、１０５ｂ  、３０５キャリア走行層
１０６  ＡｌＧａＮ層
１０６ａ、１０６ｂ  キャリア供給層
１０７、３０７  リセス部
１０８  ソース電極
１０９  ドレイン電極
１１０、３１０  ゲート絶縁膜
１１１、３１１  ゲート電極
２１２  ヘテロ接合形成層
３０３  下地層
Ａ１〜Ａ３  領域
Ｄ１、Ｄ２  分布
Ｅｃ１、Ｅｃ２  準位
Ｆ  フェルミ準位
ｇ  溝
Ｇａ、Ｇｂ、Ｇ  ２次元電子ガス
Ｍ  マスク層
Ｍａ  開口部
【図１】
2010258441.tif 000003
【図２】
2010258441.tif 000004
【図３】
2010258441.tif 000005
【図４】
2010258441.tif 000006
【図５】
2010258441.tif 000007
【図６】
2010258441.tif 000008