(57)【要約】【課題】酸化物半導体で形成したチャネル層と、塗布による容易に形成することができ高い耐電圧を示す有機ゲート絶縁膜とを組み合わせた高性能な薄膜トランジスタを、生産性や半導体性能の問題を生じることなく実現することを目的とする。【解決手段】ソース電極５、ドレイン電極６、ゲート電極２、チャネル層４、及びゲート絶縁層３を具備する薄膜トランジスタにおいて、前記チャネル層４が酸化物半導体で形成されていると共に、前記ゲート絶縁層３が有機絶縁膜からなり、かつ該チャネル層４とゲート絶縁層３との間に、前記チャネル層４と同一材料からなり、かつ該チャネル層４よりもキャリヤ密度が低い酸化物半導体層７を成形したことを特徴とする薄膜トランジスタを提供する。【選択図】図１
2010258126.tif 000002
【特許請求の範囲】
【請求項１】
ソース電極、ドレイン電極、ゲート電極、チャネル層、及びゲート絶縁層を具備する薄膜トランジスタにおいて、前記チャネル層が酸化物半導体で形成されていると共に、前記ゲート絶縁層が有機絶縁膜からなり、かつ該チャネル層とゲート絶縁層との間に、前記チャネル層と同一材料からなり、かつ該チャネル層よりもキャリヤ密度が低い酸化物半導体層を成形したことを特徴とする薄膜トランジスタ。
【請求項２】
基板上に上記ゲート電極、ゲート絶縁層、酸化物半導体層、チャネル層が順次積層形成され、かつ上記ソース電極及びドレイン電極が前記ゲート絶縁層上に形成された請求項１記載の薄膜トランジスタ。
【請求項３】
上記ゲート絶縁層が、ポリイミド、アクリル樹脂及びフッ素系樹脂よりなる群から選ばれた１種又は２種以上の材料からなる有機物絶縁層である請求項１又は２記載の薄膜トランジスタ。
【請求項４】
上記チャネル層及び酸化物半導体層が、ＺｎＯ、ＡｌをドープしたＺｎＯ、ＩｎＧａＺｎＯ、ＩｎＷＯ、ＩｎＷＺｎＯ、ＩｎＳｎＯ、ＩｎＺｎＯ及びＩｎＴｉＯからなる群より選ばれた材料により形成されたものである請求項１〜３のいずれか１項記載の薄膜トランジスタ。
【請求項５】
酸素ガスを含む雰囲気下で、金属ターゲット又は金属酸化物ターゲットを用いてスパッタすることにより、上記チャネル層を形成する薄膜トランジスタの製造方法において、前記酸素ガス流量を変化させてスパッタを行うことにより、比較的キャリヤ密度が低い上記酸化物半導体層と比較的キャリヤ密度が高い上記チャネル層を連続的に成膜形成して請求項１〜４のいずれか１項記載の薄膜トランジスタを製造することを特徴とする薄膜トランジスタの製造方法。
【請求項６】
基板上に有機絶縁膜を塗工形成してゲート絶縁層を形成し、該ゲート絶縁層上にスパッタにより酸化物半導体層及びチャネル層を形成する請求項５記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ソース電極、ドレイン電極、ゲート電極、チャネル層、及びゲート絶縁層を有する薄膜トランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
酸化物半導体は新しい特性を持つ電子・光デバイスの実現に必要不可欠の材料であり、特にＺｎＯやＩｎ−Ｇａ−Ｚｎ−Ｏなどの酸化物半導体材料は、薄膜トランジスタのチャネル層として用いた場合にａ−Ｓｉを凌駕する性能を示すことが明らかになり、液晶パネルや有機ＥＬパネルなどの駆動用背面板としての利用が試みられている。また、上記材料は、成膜条件を適切に制御することにより、成膜時あるいは成膜後の熱処理なしに良好な半導体特性を得られることが知られており、耐熱性の乏しい樹脂フィルムなどを基材とすることでフレキシブルデバイスの実現にも大きな期待が寄せられている。
【０００３】
このような薄層トランジスタとしては、例えば図２に示したように、ゲート電極２が形成された基板１上にゲート絶縁層（ゲート絶縁膜）３及びチャネル層４を順次積層し、ゲート絶縁層３上にソース電極５及びドレイン電極６を形成して、ソース電極５とドレイン電極６との間にチャネル層４が介在した構造が知られている。
【０００４】
従来、試みられている酸化物半導体を用いた薄膜トランジスタでは、上記ゲート絶縁膜３として、Ａｌ2Ｏ3、ＳｉＯ2、Ｙ2Ｏ3、Ｔａ2Ｏ5、Ｈｆ2Ｏ5、ＳｉＮなどの無機絶縁体が主に組み合わせさている。これは、良好な絶縁性が得られやすいという理由だけでなく、上記チャネル層４を形成する酸化物半導体がこれらの絶縁膜と接しても変質することなく、良好な半導体特性を維持することができるためである。
【０００５】
これらＡｌ2Ｏ3、ＳｉＯ2、Ｙ2Ｏ3、Ｔａ2Ｏ5、Ｈｆ2Ｏ5、ＳｉＮなどの金属酸化物の絶縁体薄膜を形成する方法としては、工業的にはＣＶＤ法やスパッタ法が用いられることが多く、特に上記基板１としてポリエチレンテレフタレート（ＰＥＴ）のようなフィルム基材を用いる場合には、無加熱でスパッタ成膜が行われる。
【０００６】
しかしながら、絶縁膜をスパッタ法で形成する場合、成膜速度が非常に遅いためにスループットが悪い。このため、特に厚いゲート絶縁膜３が必要となる場合には非常に時間がかかり生産性が悪い。
【０００７】
また、基板加熱を行わない場合やポストアニールを行わないような条件で膜形成を行った場合には、十分な耐電圧特性や低リーク電流を得ることが難しく、またフレキシブル性にも乏しい。
【０００８】
一方、薄膜トランジスタのゲート絶縁膜３としてポリビニルフェノール（ＰＶＰ）やポリイミドといった有機材料が用いられることも多い。有機系絶縁膜材料はスピンコートやインクジェット法などの塗布プロセスで形成することが可能であり、ミクロンオーダーの厚膜を形成することが容易である。また、焼成温度も２００℃以下と比較的低く、高分子基板上への形成も可能である。
【０００９】
しかしながら、これらの有機系絶縁膜は有機半導体をチャネル層４に用いた場合には非常に適しているものの、酸化物半導体との組み合わせでは良好な半導体特性を維持することが難しい。これは図２のようなボトムゲート構造を適用した場合には有機絶縁膜からなるゲート絶縁層３上に酸化物半導体のチャネル層４を形成するため、酸化物半導体の形成時に酸化物半導体に有機絶縁膜から有機物が混入することが原因と考えられる。
【００１０】
つまり、高い電界効果移動度を示す酸化物半導体をチャネル層４として用いる場合には、ゲート絶縁膜３として無機絶縁膜が必要となるが、無機絶縁膜の形成には時間がかかり、かつ低温プロセスでは高い耐電圧特性を得ることが出来ずに、高い駆動電圧を必要とするデバイス動作を行うことは困難である。一方、高い耐電圧特性を示す有機絶縁膜をゲート絶縁層３用いる場合には、チャネル層４に酸化物半導体を適用することが出来ず、電界効果移動度の低い有機半導体をチャネル層４使用することが不可避であった。このため、従来の技術では、無加熱ドライ成膜法で形成することができ高い電界効果移動度を示す優れた酸化物半導体で形成したチャネル層４と、塗布による容易に形成することができ高い耐電圧を示す有機ゲート絶縁膜３とを組み合わせた薄膜トランジスタを実現することは困難であった。
【００１１】
なお、本発明に関連する先行技術としては、下記特許文献及び非特許文献を例示することができる。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２０００−１５０９００号公報
【非特許文献】
【００１３】
【非特許文献１】Ｎａｔｕｒｅ２００４年４３２巻４８８ページ
【発明の概要】
【発明が解決しようとする課題】
【００１４】
本発明は、上記事情に鑑みなされたもので、酸化物半導体で形成したチャネル層と、塗布による容易に形成することができ高い耐電圧を示す有機ゲート絶縁膜とを組み合わせた高性能な薄膜トランジスタを、生産性や半導体性能の問題を生じることなく実現することを目的とする。
【課題を解決するための手段】
【００１５】
本発明者らは、上記目的を達成するため、鋭意検討を行った結果、酸化物半導体のチャネル層と有機絶縁膜からなるゲート絶縁層とを組み合わせて薄膜トランジスタを製造する場合に、ゲート絶縁層とチャネル層との間に該チャネル層と同じ材料でチャネル層よりもキャリヤ密度の低い低キャリヤ密度の酸化物半導体層を形成することにより、有機絶縁膜との組み合わせによる性能低下を可及的に防止し得、しかもスパッタにより酸化物半導体でチャネル層を形成する際に容易にこの酸化物半導体層を形成することができ、生産性を低下させることなく、良好な性能を有する薄膜トランジスタが得られることを見出し、本発明を完成した。
【００１６】
即ち、上記低キャリヤ密度の酸化物半導体層を設けることなくゲート絶縁層の有機絶縁膜上に酸化物半導体のチャネル層を形成すると、有機絶縁膜からキャリヤが酸化物半導体に拡散し、酸化物半導体のキャリヤ密度が適正範囲よりも高くなってトランジスタ特性が低下してしまう。これに対し、上記低キャリヤ密度の酸化物半導体層を設けた場合、この低キャリヤ密度の酸化物半導体層が同様にキャリヤ拡散を受けるが、元々キャリヤ密度が低く設定されているため薄膜トランジスタの特性悪化を生じることがない。
【００１７】
しかも、この低キャリヤ密度の酸化物半導体層は、スパッタによりチャネル層の酸化物半導体を成膜する場合に、酸素投入量を変化させてキャリヤ密度を制御するだけでカソードやターゲットを変える必要なくチャネル層と同様に成膜することができ、生産性の低下を招くことなく、高性能な薄膜トランジスタを製造することができる。
【００１８】
従って、本発明は、下記（１）の薄膜トランジスタを提供する。
（１）ソース電極、ドレイン電極、ゲート電極、チャネル層、及びゲート絶縁層を具備する薄膜トランジスタにおいて、前記チャネル層が酸化物半導体で形成されていると共に、前記ゲート絶縁層が有機絶縁膜からなり、かつ該チャネル層とゲート絶縁層との間に、前記チャネル層と同一材料からなり、かつ該チャネル層よりもキャリヤ密度が低い酸化物半導体層を成形したことを特徴とする薄膜トランジスタ。
【００１９】
また本発明者らは、更に検討を進めた結果、この薄膜トランジスタの好適な実施態様として下記（２）〜（４）の薄膜トランジスタを提供する。
（２）基板上に上記ゲート電極、ゲート絶縁層、酸化物半導体層、チャネル層が順次積層形成され、かつ上記ソース電極及びドレイン電極が前記ゲート絶縁層上に形成された上記（１）の薄膜トランジスタ。
（３）上記ゲート絶縁層が、ポリイミド、アクリル樹脂及びフッ素系樹脂よりなる群から選ばれた１種又は２種以上の材料からなる有機物絶縁層である上記（１）又は（２）の薄膜トランジスタ。
（４）上記チャネル層及び酸化物半導体層が、ＺｎＯ、ＡｌをドープしたＺｎＯ、ＩｎＧａＺｎＯ、ＩｎＷＯ、ＩｎＷＺｎＯ、ＩｎＳｎＯ、ＩｎＺｎＯ及びＩｎＴｉＯからなる群より選ばれた材料により形成されたものである上記（１）〜（３）のいずれかの薄膜トランジスタ。
【００２０】
更に本発明は、上記本発明の薄膜トランジスタを製造する方法として下記（５）の製造法、及びその好適な実施態様として下記（６）の製造方法を提供する。
（５）酸素ガスを含む雰囲気下で、金属ターゲット又は金属酸化物ターゲットを用いてスパッタすることにより、上記チャネル層を形成する薄膜トランジスタの製造方法において、前記酸素ガス流量を変化させてスパッタを行うことにより、比較的キャリヤ密度が低い上記酸化物半導体層と比較的キャリヤ密度が高い上記チャネル層を連続的に成膜形成して、上記（１）〜（４）のいずれかの薄膜トランジスタを製造することを特徴とする薄膜トランジスタの製造方法。
（６）基板上に有機絶縁膜を塗工形成してゲート絶縁層を形成し、該ゲート絶縁層上にスパッタにより酸化物半導体層及びチャネル層を形成する上記（５）の薄膜トランジスタの製造方法。
【発明の効果】
【００２１】
本発明によれば、酸化物半導体で形成したチャネル層と有機ゲート絶縁膜とを組み合わせた高性能な薄膜トランジスタを生産性や半導体性能の問題を生じることなく得ることができるものである。
【図面の簡単な説明】
【００２２】
【図１】従来の薄膜トランジスタの一例を示す概略断面図である。
【図２】本発明の薄膜トランジスタの一例を示す概略断面図である。
【図３】実施例，比較例の各薄膜トランジスタのトランジスタ特性を示すグラフである。
【発明を実施するための形態】
【００２３】
以下、本発明につき更に詳しく説明する。
本発明の薄膜トランジスタは、上述のように、チャネル層を酸化物半導体で形成すると共に、ゲート絶縁層を有機絶縁膜で形成し、かつ該チャネル層とゲート絶縁層との間にキャリヤ密度の低い酸化半導体層を介在させたものであり、例えば図１に示した構成のＴＦＴ素子を例示することができる。
【００２４】
この図１の薄膜トランジスタは、ゲート電極２を有する基板１上に有機絶縁膜からなる上記ゲート絶縁層３を形成し、更にこのゲート絶縁層３上に上記酸化物半導体層７及び上記チャネル層４を順次積層し、また上記ゲート絶縁層３上にソース電極５及びドレイン電極６を形成して両電極５，７間に上記チャネル層４を介在させた構造としたものである。
【００２５】
上記基板１としては、例えばケイ酸アルカリ系ガラス、無アルカリガラス、石英ガラス等のガラスを使用することができ、またフレキシブルデバイスとする場合にはアクリル、ポリエチレンテレフタレート（ＰＥＴ）、ポリイミド樹脂、ポリエチレンナフタレート（ＰＥＮ）等の種々の合成樹脂からなる板状基板やフィルム状基板を用いることができる。なお、基板の厚さは特に制限はないが、通常は０．０５〜１０ｍｍ、特に０．２〜５ｍｍとすることが好ましい。
【００２６】
上記ゲート電極２としては、特に制限はなく、公知のゲート電極材料で形成することができ、例えばインジウム錫酸化物（ＩＴＯ）やＡｌをドープしたＺｎＯ（ＡＺＯ）などの透明導電膜、ＡｌやＡｕなどの金属膜、ポリ（エチレンジオキシチオフェン）−ポリ（スチレン・スルフォン酸）（ＰＥＤＯＴ−ＰＳＳ）などの導電性高分子膜等を用いることができる。このゲート電極２の抵抗率は、特に制限させるものではないが、通常は８×１０-5〜１×１０-2Ω・ｃｍ程度とされ、厚みは通常５ｎｍ〜２００μｍ程度とされる。
【００２７】
このゲート電極２は、常法に従って、ＤＣスパッタ法、ＲＦスパッタ法、パルスレーザー蒸着法などの物理的気相成長法により成膜形成することができる。
【００２８】
上記ゲート絶縁層３を形成する有機絶縁膜としてはポリビニルフェノール（ＰＶＰ）やポリイミド、アクリル樹脂、エポキシ樹脂、アモルファスフッ素樹脂等のフッ素系樹脂、メラミン樹脂、フラン樹脂、キシレン樹脂、ポリアミドイミド樹脂、シリコーン樹脂などを例示することができ、これらの１種又は２種以上を用いることができる。これらの中でも特にポリイミド、アクリル樹脂、フッ素系樹脂が好ましく用いられる。
【００２９】
このゲート絶縁層３の厚さは、特に制限されるものではないが、通常５０ｎｍ〜１０μｍとすることが好ましく、５０ｎｍ未満であると、ゲートリーク電流の制御を十分に行うことができない場合があり、１０μｍを超えるとゲート電極２に印加するゲート電圧を必要以上に高くしなければならない場合がある。このゲート絶縁層３の抵抗率は、特に制限されるものではないが、通常は１×１０11Ω・ｃｍ以上、特に１×１０13Ω・ｃｍ以上とすることが好ましい。
【００３０】
このゲート絶縁層３形成する有機絶縁膜は、上記材料を溶媒に溶解した塗料を基板表面に塗布し、乾燥させ、必要に応じて加熱処理することにより形成することができる。この場合、塗料の塗布厚を大きくすることにより、厚みの大きいゲート絶縁層３を容易に形成することができる。この塗料の溶媒としては、エタノールなどのアルコール系溶媒、アセトンなどのケトン系溶媒の他、Ｎ−メチルピロリドン（ＮＭＰ）等を用いることもできる。塗布法としては、スピンコーティング、スクリーン印刷、ジェット印刷、スタンプ印刷等を用いることができる。塗料を塗布、乾燥した後に加熱処理する場合の加熱処理温度は、通常１００〜２５０℃、加熱時間は１５分〜３時間程度とすることができる。
【００３１】
次に、上記チャネル層４及び酸化物半導体層７は、いずれも同一の酸化物半導体で形成される。酸化物半導体としては、ＺｎＯ、ＡｌをドープしたＺｎＯ（ＡＺＯ）や、Ｇａ、Ｚｎ、Ｓｎ、Ｔｉ及びＷを少なくとも１種以上ドープした酸化インジウム、即ちＩｎＧａＺｎＯ、ＩｎＷＯ、ＩｎＷＺｎＯ、ＩｎＳｎＯ、ＩｎＺｎＯ、ＩｎＴｉＯなどが例示される。
【００３２】
上記酸化物半導体層７は、チャネル層４と同一の材料で形成され、かつチャネル層４よりもキャリヤ密度が低く設定され、図１の通り、チャネル層４と上記ゲート絶縁層３との間に介在される。この場合、酸化物半導体層７のキャリヤ密度は、チャネル層４のキャリヤ密度の１０〜０．１％とすることが好ましく、酸化物半導体層７とチャネル層４とのキャリヤ密度の差が小さいと、ゲート絶縁層３の有機絶縁膜からのキャリヤ拡散によりトランジスタ特性が低下してしまう場合がある。
【００３３】
上記チャネル層４の抵抗率は、１０-1〜１０4Ω・ｃｍ、特に１〜１０3Ω・ｃｍとすることが好ましく、抵抗値をこのように調整することにより、電解効果移動度及びオン／オフ比が十分に高い値となる。一方、上記酸化物半導体層７の抵抗率は、１０1〜１０6Ω・ｃｍ、特に１０2〜１０5Ω・ｃｍとすることが好ましい。また、上記チャネル層４の厚さは、特に制限されるものではないが、通常は５〜１００ｎｍ、特に１０〜５０ｎｍとすることが好ましく、更に上記酸化物半導体層７の厚さも、特に制限はないが、通常２０ｎｍ以下、特に１０ｎｍ以下とすることが好ましい。
【００３４】
このチャネル層４及び酸化物半導体層７は、いずれもＤＣスパッタ法、ＲＦスパッタ法、パルスレーザー蒸着法などの物理的気相成長法により成膜形成することができるが、特にスパッタ法を採用することが好ましく、スパッタ法によれば、真空チャンバーの真空解除することなく、１つのカソードとターゲットを用いて上記酸化物半導体層７とチャネル層４とを連続的に成膜形成することができる。
【００３５】
即ち、チャネル層４及び酸化物半導体層７は、キャリヤ密度が異なるだけで同一の材料で形成されるものであるから、成膜する金属酸化物半導体に応じた金属ターゲット又は金属酸化物ターゲットを用い、酸素ガス雰囲気下でスパッタを行う際に、酸素ガス流量を変化させて得られる金属酸化物半導体膜のキャリヤ密度を調整することにより、比較的キャリヤ密度の低い金属酸化物半導体膜からなる上記酸化物半導体層７とそれよりもキャリヤ密度が高く適正なキャリヤ密度を有する金属酸化物半導体膜からなる上記チャネル層４を連続的に成膜形成することができる。
【００３６】
上記ソース電極５及びドレイン電極６としては、特に制限はなく、上記ゲート電極と同様に、公知のゲート電極材料で形成することができ、例えばインジウム錫酸化物（ＩＴＯ）やＡｌをドープしたＺｎＯ（ＡＺＯ）などの透明導電膜、ＡｌやＡｕなどの金属膜、ポリ（エチレンジオキシチオフェン）−ポリ（スチレン・スルフォン酸）（ＰＥＤＯＴ−ＰＳＳ）などの導電性高分子膜等を用いることができ、前者はスパッタ法、後者は印刷法などにより成膜形成することができる。
【００３７】
これらソース電極５及びドレイン電極６の抵抗率は、特に制限させるものではないが、通常は１×１０-2Ω・ｃｍ以下、特に１×１０-3Ω・ｃｍ以下とすることが好ましい。これらソース電極５及びドレイン電極６の厚さは、特に制限されるものではないが、通常は１〜２００μｍ程度とされる。
【実施例】
【００３８】
以下、実験例と実施例及び比較例を示し、本発明をより具体的に説明するが、本発明は下記例に制限されるものではない。
【００３９】
［実験例］
薄膜トランジスタを製造する前に、下記酸化物半導体と有機絶縁膜とを組み合わせて、酸化物半導体の抵抗率を測定し、上記酸化物半導体層７の効果を評価した。
【００４０】
下記構成１〜７の積層体を作成し、各積層体に形成した酸化物半導体の抵抗率を測定し、酸化物半導体の特性変化を評価した。抵抗値は、三菱化学社製の「Ｈｉｒｅｓｔｅｒ−ＵＰ」を使用し、３０ｍｍ×７０ｍｍの試料で測定した。結果を表１に示す。各積層体を構成する基板、有機絶縁膜、酸化物半導体は下記の通りである。
【００４１】
（基板）
Ｃｏｒｎｉｎｇ社製、１７３７無アルカリガラス基板
（アモルファスフッ素樹脂）
ＡＧＣ社製「ＣＹＴＯＰ」を用いた。１９００ｒｐｍ／９０秒間の条件で「ＣＹＴＯＰ」をスピンコートした後、１２０℃／１時間焼成して０．５４μｍの膜を形成した。
（ポリイミド樹脂）
京セラケミカル社製「ケミタイト」を使用した。１９００ｒｐｍ／１８０秒間の条件で「ケミタイト」をスピンコートした後、２００℃／１時間焼成して０．７８μｍの膜を形成した。
（アクリル樹脂）
三菱レイヨン社製「アクリライト」を使用した。スクリーン印刷法によって基板上に一様に塗布し、ＵＶ照射で硬化させ、０．８９μｍの膜を形成した。
（ＺｎＯ）
無加熱スパッタ法により成膜形成した。スパッタ条件は、７５ｍｍφの金属亜鉛ターゲットを使用し、Ａｒ／Ｏ2＝９６／４ｓｃｃｍのガス流量で０．５Ｐａの圧力下に、１５０ＷのＤＣ電源をターゲットに印加してスパッタ成膜を行った。約１０分間の成膜を行って厚さ約４０ｎｍのＺｎＯ膜を成膜形成した。また、ガス流量をＡｒ／Ｏ2＝９０／１０ｓｃｃｍとした以外は同様にしてスパッタ成膜を行い、低キャリヤ密度のＺｎＯ膜（厚さ約５ｎｍ）を成膜形成した。
（ＩｎＧａＺｎＯ）
無加熱スパッタ法により成膜形成した。スパッタ条件は、７５ｍｍφのＩｎＧａＺｎＯ（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）焼結体ターゲットを使用し、Ａｒ／Ｏ2＝９８／２ｓｃｃｍのガス流量で０．５Ｐａの圧力下に、１５０ＷのＤＣ電源をターゲットに印加してスパッタ成膜を行った。約５分間の成膜を行って厚さ約３５ｎｍのＩｎＧａＺｎＯ膜を成膜形成した。また、ガス流量をＡｒ／Ｏ2＝９０／１０ｓｃｃｍとした以外は同様にしてスパッタ成膜を行い、低キャリヤ密度のＩｎＧａＺｎＯ膜（厚さ約５ｎｍ）を成膜形成した。
（ＩｎＷＯ）
無加熱スパッタ法により成膜形成した。スパッタ条件は、７５ｍｍφのＩｎＷＺｎＯ（Ｗ＝５ｗｔ％、Ｚｎ＝０．５ｗｔ％）焼結体ターゲットを使用し、Ａｒ／Ｏ2＝９４／６ｓｃｃｍのガス流量で０．５Ｐａの圧力下に、１５０ＷのＤＣ電源をターゲットに印加してスパッタ成膜を行った。約５分間の成膜を行って厚さ約３０ｎｍのＩｎＷＯ膜を成膜形成した。また、ガス流量をＡｒ／Ｏ2＝８５／１５ｓｃｃｍとした以外は同様にしてスパッタ成膜を行い、低キャリヤ密度のＩｎＷＯ膜（厚さ約５ｎｍ）を成膜形成した。
【００４２】
（構成１）ガラス基板上に酸化物半導体を直接形成した。有機絶縁膜なし。
（構成２）ガラス基板上にアモルファスフッ素樹脂を形成し、その上に酸化物半導体を形成した。
（構成３）ガラス基板上にポリイミド樹脂を形成し、その上に酸化物半導体を形成した。
（構成４）ガラス基板上にアクリル樹脂を形成し、その上に酸化物半導体を形成した。
（構成５）ガラス基板上にアモルファスフッ素樹脂を形成し、その上に低キャリヤ密度の酸化物半導体を形成し、更に酸化物半導体を連続的に形成した。
（構成６）ガラス基板上にポリイミド樹脂を形成し、その上に低キャリヤ密度の酸化物半導体を形成し、更に酸化物半導体を連続的に形成した。
（構成７）ガラス基板上にアクリル樹脂を形成し、その上に低キャリヤ密度の酸化物半導体を形成し、更に酸化物半導体を連続的に形成した。
【００４３】
【表１】
2010258126.tif 000003
【００４４】
上記構成１が酸化物半導体の本来の抵抗率と考えられる。ポリイミド樹脂上に酸化物半導体を形成した場合（構成３）とアクリル樹脂上に酸化物半導体を形成した場合（構成４）には、酸化物半導体の大幅な抵抗率の減少が発生している。また、フッ素樹脂上に酸化物半導体を形成した場合（構成２）にも、酸化物半導体の抵抗率の減少は比較的小さいものの若干の抵抗率減少が見られる。これに対し、構成５〜７の低キャリヤ密度層を介在させた構成では、抵抗率が構成１とほぼ同等の値を示しており、半導体特性の悪化が生じていないことが認められる。
【００４５】
［実施例，比較例］
ガラス板にゲート電極として膜厚１００ｎｍのＩＴＯをスパッタしたものを基板として用い、この基板上にポリイミド樹脂（京セラケミカル社製「ケミタイト」）をスピンコート（１９００ｒｐｍ／１８０秒間）により塗布し、２００℃／１時間で焼成して０．７８μｍのゲート絶縁膜を成膜形成した。
【００４６】
このゲート絶縁膜上に上記実験例の構成２〜７と同様にしてこれら構成２〜７と同様の構成の酸化物半導体膜を形成した後、シャドウマスクを用いてＩＴＯのソース電極及びドレイン電極を形成して、図１，２に示した構造の薄膜トランジスタを作製した。なお、ソース電極及びドレイン電極のＩＴＯの成膜条件は、７５ｍｍφのＩＴＯ（Ｉｎ：Ｓｎ＝９０：１０）焼結体ターゲットを使用し、Ａｒ／Ｏ2＝９９／１ｓｃｃｍのガス流量で０．５Ｐａの圧力下に、１５０ＷのＤＣ電源をターゲットに印加してスパッタ成膜を行った。約３分間の成膜を行って厚さ約４０ｎｍのＩＴＯ膜を成膜形成した。この薄膜トランジスタのチャネル幅は６．４ｍｍ、チャネル長は０．１ｍｍである。
【００４７】
得られた各薄膜トランジスタにつき、トランジスタ特性を測定した。測定は、Ａｇｉｌｅｎｔ社製の「半導体パラメーターアナライザー４１５５Ｃ」を使用して行った。図３にドレイン電圧が５０Ｖの時のドレイン電流のゲート電圧依存性を示す。
【００４８】
図３の通り、低キャリヤ密度の酸化物半導体層７を介在させていない場合、チャネル層が導電膜となっているために電流が多く流れ、ゲート電圧による変調が起こらずに常にオン状態になっていることがわかる。これに対して低キャリヤ密度の酸化物半導体層７を介在させた場合には、ゲート電圧の変化によってチャネル層が変調され、明瞭なオン／オフ変化が確認された。以上から、本発明の薄膜トラジスタが良好なトランジスタ特性を有するものであることが確認された。
【符号の説明】
【００４９】
１  基板
２  ゲート電極
３  ゲート絶縁層
４  チャネル層
５  ソース電極
６  ドレイン電極
７  酸化物半導体層
【図１】
2010258126.tif 000004
【図２】
2010258126.tif 000005
【図３】
2010258126.tif 000006