(57)【要約】【課題】簡単な構成で、電源電位より低い入力信号電圧であっても誤動作が起き難い、安価な入力インターフェイス回路を提供する。【解決手段】ＰチャネルＭＯＳトランジスタＭ１とＮチャネルＭＯＳトランジスタＭ２が直列接続され、ゲート端子Ｇが共通接続されてなるＣＭＯＳインバータＣ１０を有した入力インターフェイス回路Ｉ１０であって、共通接続されてなるゲート端子Ｇを入力端子とし、電源端子と接地端子の間で、閾値電圧を有する半導体素子Ｓ１０とＣＭＯＳインバータＣ１０とが直列接続されてなり、電源端子と接地端子の間で、抵抗Ｒ１０と第２ＮチャネルＭＯＳトランジスタＭ３とが直列接続されてなり、第２ＮチャネルＭＯＳトランジスタＭ３のゲート端子Ｇが、直列接続点Ｐ１に接続され、直列接続点Ｐ２から出力が取り出される入力インターフェイス回路Ｉ１０とする。【選択図】図１
2010258929.tif 000002
【特許請求の範囲】
【請求項１】
ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタが直列接続され、該ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタのゲート端子が共通接続されてなるＣＭＯＳインバータを有した入力インターフェイス回路であって、
前記共通接続されてなるゲート端子を、当該入力インターフェイス回路の入力端子とし、
電源端子と接地端子の間で、閾値電圧を有する半導体素子と前記ＣＭＯＳインバータとが直列接続されてなり、
前記電源端子と接地端子の間で、抵抗と第２ＮチャネルＭＯＳトランジスタとが直列接続されてなり、
前記第２ＮチャネルＭＯＳトランジスタのゲート端子が、前記ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタの直列接続点に接続され、
前記抵抗と第２ＮチャネルＭＯＳトランジスタの直列接続点から出力が取り出されることを特徴とする入力インターフェイス回路。
【請求項２】
前記半導体素子と並列に、スイッチング素子が接続され、
前記スイッチング素子の制御端子が、前記抵抗と第２ＮチャネルＭＯＳトランジスタの直列接続点に接続されてなることを特徴とする請求項１に記載の入力インターフェイス回路。
【請求項３】
前記スイッチング素子が、ＰチャネルＭＯＳトランジスタ素子からなることを特徴とする請求項２に記載の入力インターフェイス回路。
【請求項４】
前記半導体素子が、直列接続された複数個の素子で構成されてなることを特徴とする請求項１乃至３のいずれか一項に記載の入力インターフェイス回路。
【請求項５】
前記半導体素子が、並列接続された複数個の素子で構成されてなることを特徴とする請求項１乃至３のいずれか一項に記載の入力インターフェイス回路。
【請求項６】
前記半導体素子が、ＰチャネルＭＯＳトランジスタ素子からなり、
該ＰチャネルＭＯＳトランジスタ素子のゲート端子が、該ＰチャネルＭＯＳトランジスタ素子のドレイン端子に短絡されてなることを特徴とする請求項１乃至５のいずれか一項に記載の入力インターフェイス回路。
【請求項７】
前記半導体素子が、ＮチャネルＭＯＳトランジスタ素子からなり、
該ＮチャネルＭＯＳトランジスタ素子のゲート端子が、該ＮチャネルＭＯＳトランジスタ素子のドレイン端子に短絡されてなることを特徴とする請求項１乃至５のいずれか一項に記載の入力インターフェイス回路。
【請求項８】
前記半導体素子が、ダイオード素子からなり、
該ダイオード素子のカソード端子が前記電源端子の側に接続され、該ダイオード素子のアノード端子が前記ＰチャネルＭＯＳトランジスタのソース端子の側に接続されてなることを特徴とする請求項１乃至５のいずれか一項に記載の入力インターフェイス回路。
【請求項９】
前記入力インターフェイス回路が、
ＣＡＮトランシーバと制御マイコンを有する車載用の電子制御装置において、前記制御マイコンに接続する前記ＣＡＮトランシーバに用いられてなることを特徴とする請求項１乃至８のいずれか一項に記載の入力インターフェイス回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源端子と接地端子の間でＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタが直列接続されたＣＭＯＳインバータを有してなる、入力インターフェイス回路
に関する。
【背景技術】
【０００２】
自動車には、車載機器を制御するために多数の電子制御装置（所謂ＥＣＵ、Electronic Control Unit）が搭載されており、これら電子制御装置は、制御データを共有して車両を統合制御するために、ＣＡＮ（Controller Area Network）等の通信バスを介して、互いにデータ通信可能に接続されている（例えば、特許文献１，２参照）。
【０００３】
図８は、上記ＣＡＮ通信による車載機器のネットワーク１００を模式的に示した図である。
【０００４】
図８に示すように、ＣＡＮ通信によるネットワーク１００は、２本のバスライン（差動通信線路）１０ａ，１０ｂを用いた差動通信ネットワークで、車両に搭載される各種電子制御装置（ノード）１１〜１４が並列にバス接続されたネットワークである。ノード１１〜１４は、例えば車両の状態を検出するセンサからの情報に基づいてアクチュエータをコントロールするＥＣＵからなり、それぞれ他のノードと通信するためのＣＡＮトランシーバＴ１０を有している。ＣＡＮトランシーバＴ１０には、それぞれ、制御用のマイコンＭ１１〜Ｍ１４からの出力信号あるいは他のノードからの入力信号を通信プロトコルに従って送信データや受信データに変換する回路が設けられている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−２４３３１７号公報
【特許文献２】特表２００６−５２１０５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図８に示すネットワーク１００では、上述したように、ＣＡＮトランシーバＴ１０を介して入出力信号が変換され、異なるノード１１〜１４のマイコンＭ１１〜Ｍ１４間でデータ通信が可能になっている。
【０００７】
ここで、従来のＣＡＮ通信を構成しているネットワーク機器では、マイコンもＣＡＮトランシーバも、信号電圧５Ｖ系が一般的に使われてきた。しかしながら、近年のマイコンの低電圧化に伴い、図８のネットワーク１００に示すように、５Ｖ系のマイコンＭ１３，Ｍ１４と３Ｖ系のマイコンＭ１１，Ｍ１２が、ネットワーク内に混在するようになってきている。一方、各ノード１１〜１４のＣＡＮトランシーバＴ１０については、汎用部品であるため、全て５Ｖ系である。従って、ノード１１，１２においては、マイコンＭ１１，Ｍ１２の３Ｖの信号電圧が、信号電圧５Ｖで設計されたＣＡＮトランシーバＴ１０に入力されることとなる。このため、以下に示すような問題が発生する。
【０００８】
図９は、制御用のマイコンに接続するＣＡＮトランシーバＴ１０の従来の代表的な入力インターフェイス回路Ｉ９を示した図である。
【０００９】
図９において破線で囲った入力インターフェイス回路Ｉ９は、電源端子と接地端子の間でＰチャネルＭＯＳトランジスタＭ１とＮチャネルＭＯＳトランジスタＭ２が直列接続されたＣＭＯＳインバータＣ１を有してなる入力インターフェイス回路である。ＰチャネルＭＯＳトランジスタＭ１のゲート端子とＮチャネルＭＯＳトランジスタＭ２のゲート端子は共通接続されており、該共通接続されたゲート端子が入力インターフェイス回路Ｉ９の入力端子となっている。尚、抵抗Ｒ１は、プルアップ抵抗であり、ＣＭＯＳインバータＣ１の後段には、バッファリングのためのＣＭＯＳインバータＣ２が接続されている。
【００１０】
図９のＣＡＮトランシーバＴ１０は、前述したように５Ｖ系で設計されているため、入力インターフェイス回路Ｉ９への入力信号電圧は、本来、電源電圧Ｖｃｃと同じ５Ｖレベルでなければならない。しかしながら、前述したようにマイコンＭ１１が３Ｖ系で設計されているため、入力インターフェイス回路Ｉ９には、３Ｖの信号電圧が入力される。この３Ｖの入力信号電圧は、ＣＭＯＳインバータＣ１の入力閾値電圧１／２Ｖｃｃである２．５Ｖに近い値であり、従って、本来の設計値に対して閾値電圧に対する余裕度が非常に小さい状態で使用されることとなる。このため、誤動作が起き易い状態にある。
【００１１】
マイコンとＣＡＮトランシーバに限らず、近年、図８に示したような異電圧動作ＩＣ間での信号授受は珍しくない。従って、図９で説明した問題を解消するため、出力側のＩＣ内で電圧を昇圧（或は降圧）させて信号の授受を行っている場合が多い。例えば、３Ｖ系マイコンとドライバＩＣの場合、マイコンのインターフェイス（Ｉ／Ｆ）部で３Ｖから５Ｖへ電圧変換され、ドライバＩＣへは０Ｖ−５Ｖの信号が入力されている。しかしながら、例えばドライバＩＣが３Ｖ化した場合には同時にマイコンのＩ／Ｆ部回路も変更する必要があり、結果として両ＩＣの変更となり、開発費と工数がかさむこととなる。
【００１２】
そこで本発明は、電源端子と接地端子の間でＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタが直列接続されたＣＭＯＳインバータを有してなる入力インターフェイス回路であって、簡単な構成で、電源電位より低い入力信号電圧であっても誤動作が起き難い、安価な入力インターフェイス回路を提供することを目的としている。
【課題を解決するための手段】
【００１３】
請求項１に記載の入力インターフェイス回路は、ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタが直列接続され、該ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタのゲート端子が共通接続されてなるＣＭＯＳインバータを有した入力インターフェイス回路であって、前記共通接続されてなるゲート端子を、当該入力インターフェイス回路の入力端子とし、電源端子と接地端子の間で、閾値電圧を有する半導体素子と前記ＣＭＯＳインバータとが直列接続されてなり、前記電源端子と接地端子の間で、抵抗と第２ＮチャネルＭＯＳトランジスタとが直列接続されてなり、前記第２ＮチャネルＭＯＳトランジスタのゲート端子が、前記ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタの直列接続点に接続され、前記抵抗と第２ＮチャネルＭＯＳトランジスタの直列接続点から出力が取り出されることを特徴としている。
【００１４】
従来の入力インターフェイス回路においては、ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタが直列接続され、該ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタの共通接続されたゲート端子を入力端子とするＣＭＯＳインバータが、電源端子と接地端子の間にそのまま挿入された構成となっている。従って、電源電位をＶｃｃとすると、該入力インターフェイス回路におけるＣＭＯＳインバータの入力閾値電圧はＶｃｃ／２となり、前記入力端子に電源電位Ｖｃｃと同じ入力信号電圧を入力することで、ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタを切り替えてＯＮ・ＯＦＦさせていた。例えば、電源電位Ｖｃｃが５Ｖである場合には、ＣＭＯＳインバータの入力閾値電圧が２．５Ｖとなり、前記入力端子に電源電位Ｖｃｃと同じ５Ｖの入力信号電圧を入力することで、誤動作なくＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタを切り替えてＯＮ・ＯＦＦさせることができる。
【００１５】
しかしながら、上記した従来の入力インターフェイス回路では、入力信号電圧が電源電位Ｖｃｃより低くなると、入力閾値電圧であるＶｃｃ／２に近づき、ＰチャネルＭＯＳトランジスタのＯＮ・ＯＦＦの切り替えの余裕度が小さくなって、誤動作が起き易くなる。例えば、上記電源電位Ｖｃｃが５Ｖである場合、入力信号電圧が３Ｖになると、上記ＣＭＯＳインバータの入力閾値電圧の２．５Ｖに近づき、誤動作が起き易い。
【００１６】
これに対して、上記請求項１に記載の入力インターフェイス回路においては、ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタが直列接続され、該ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタの共通接続されたゲート端子Ｇを入力端子とするＣＭＯＳインバータが、閾値電圧を有する半導体素子に直列接続され、直列接続された該半導体素子とＣＭＯＳインバータとが、電源端子と接地端子の間に挿入された構成となっている。このため、当該入力インターフェイス回路では、上記半導体素子の閾値電圧ＶｔｓだけＣＭＯＳインバータに掛かる電圧が低くなり、電源電位をＶｃｃとすると、ＣＭＯＳインバータに掛かる実質的な電源電圧は（Ｖｃｃ−Ｖｔｓ）となる。従って、当該入力インターフェイス回路におけるＣＭＯＳインバータの入力閾値電圧も、（Ｖｃｃ−Ｖｔｓ）／２に低下する。言い換えれば、当該入力インターフェイス回路においては、上記閾値電圧を有する半導体素子が、ＣＭＯＳインバータの入力閾値電圧を下げるレベルシフト素子として機能する。このため、当該入力インターフェイス回路は、入力端子の入力信号電圧が規定の電源電位Ｖｃｃより低い場合であっても、上記した従来の入力インターフェイス回路と較べて誤動作が起き難くなっている。
【００１７】
上記請求項１に記載の入力インターフェイス回路においては、閾値電圧を有する半導体素子が電源端子の側に挿入されているため、ＣＭＯＳインバータの出力は、電源電位Ｖｃｃより該半導体素子の閾値電圧Ｖｔｓだけ低くなる。しかしながら、当該入力インターフェイス回路においては、直列接続された該半導体素子とＣＭＯＳインバータの後段に、直列接続された抵抗と第２ＮチャネルＭＯＳトランジスタが配置された構成（所謂オープンドレイン構成）となっている。これによって、該抵抗（所謂プルアップ抵抗）と第２ＮチャネルＭＯＳトランジスタの直列接続点から取り出される出力を、電源電位Ｖｃｃに戻すことができる。従って、入力端子の入力信号電圧が規定の電源電位Ｖｃｃより低い場合であっても、当該入力インターフェイス回路の出力は、電源電位Ｖｃｃに維持することが可能である。
【００１８】
また、上記請求項１に記載の入力インターフェイス回路は、上記した従来の入力インターフェイス回路に閾値電圧を有する半導体素子を含めた簡単な回路を追加するだけで構成することができる。従って、例えば入力信号電圧が規定の電源電位Ｖｃｃより低い場合に対応するための入力信号電圧の変換回路等を追加する構成に較べて、製造コストの増大を抑制することができる。
【００１９】
以上のようにして、上記請求項１に記載の入力インターフェイス回路は、電源端子と接地端子の間でＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタが直列接続されたＣＭＯＳインバータを有してなる入力インターフェイス回路であって、簡単な構成で、電源電位より低い入力信号電圧であっても誤動作が起き難い、安価な入力インターフェイス回路とすることができる。
【００２０】
上記請求項１に記載の入力インターフェイス回路においては、請求項２に記載のように、前記半導体素子と並列に、該半導体素子を短絡するスイッチング素子が接続され、前記スイッチング素子の制御端子が、前記抵抗と第２ＮチャネルＭＯＳトランジスタの直列接続点に接続されてなることが好ましい。
【００２１】
これによれば、当該入力インターフェイス回路におけるＣＭＯＳインバータの入力閾値電圧に、所謂ヒステリシスを持たせることができる。すなわち、例えばＣＭＯＳインバータのＰチャネルＭＯＳトランジスタをＯＦＦさせてＮチャネルＭＯＳトランジスタをＯＮさせる時には、上記スイッチング素子をＯＦＦさせて、閾値電圧を有する半導体素子が実質的に挿入されている状態とする。従って、この時のＣＭＯＳインバータの入力閾値電圧は、（Ｖｃｃ−Ｖｔｓ）／２となる。逆に、ＣＭＯＳインバータのＰチャネルＭＯＳトランジスタをＯＮさせてＮチャネルＭＯＳトランジスタをＯＦＦさせる時には、上記スイッチング素子をＯＮさせて、閾値電圧を有する半導体素子の両端を短絡し、該半導体素子が実質的に挿入されていない状態とする。従って、この時のＣＭＯＳインバータの入力閾値電圧は、Ｖｃｃ／２となる。このように、上記スイッチング素子を接続することで、ＣＭＯＳインバータの入力閾値電圧にヒステリシスを持たせることができる。これによって、該ＣＭＯＳインバータの入力閾値電圧付近でのリンギング等のノイズに対する余裕度（耐ノイズ性）を高めることができる。
【００２２】
この場合、例えば請求項３に記載のように、前記スイッチング素子が、ＰチャネルＭＯＳトランジスタ素子からなる構成とすることができる。
【００２３】
上記請求項１に記載の入力インターフェイス回路においては、請求項４に記載のように、前記半導体素子を、直列接続された複数個の素子で構成するようにしてもよい。これによれば、各素子の閾値電圧の和が該半導体素子の閾値電圧となるため、１個の素子で構成する場合に較べて、全体として大きな閾値電圧を得ることができる。
【００２４】
また、請求項５に記載のように、前記半導体素子を、並列接続された複数個の素子で構成するようにしてもよい。これによれば、全体としての閾値電圧が該半導体素子を構成する個々の素子の閾値電圧より小さくなるため、微細な閾値電圧の設定が可能となる。
【００２５】
上記請求項１に記載の入力インターフェイス回路においては、例えば請求項６に記載のように、前記半導体素子が、ＰチャネルＭＯＳトランジスタ素子からなり、該ＰチャネルＭＯＳトランジスタ素子のゲート端子が、該ＰチャネルＭＯＳトランジスタ素子のドレイン端子に短絡されてなる構成とすることができる。これによって、該ＰチャネルＭＯＳトランジスタ素子のソース−ドレイン間の閾値電圧を、前述したＣＭＯＳインバータの入力閾値電圧を下げるレベルシフトに利用することができる。
【００２６】
同様に、請求項７に記載のように、前記半導体素子が、ＮチャネルＭＯＳトランジスタ素子からなり、該ＮチャネルＭＯＳトランジスタ素子のゲート端子が、該ＮチャネルＭＯＳトランジスタ素子のドレイン端子に短絡されてなる構成としてもよい。
これによって、該ＮチャネルＭＯＳトランジスタ素子のドレイン−ソース間の閾値電圧を、前述したＣＭＯＳインバータの入力閾値電圧を下げるレベルシフトに利用することができる。
【００２７】
尚、前記半導体素子としてＰチャネルＭＯＳトランジスタ素子またはＮチャネルＭＯＳトランジスタ素子を採用する場合には、ＣＭＯＳインバータを構成するＰチャネルＭＯＳトランジスタおよびＮチャネルＭＯＳトランジスタと同じ種類の素子であるため、温度特性も同様である。このため、前記半導体素子として他の種類の素子を採用する場合に較べて、該入力インターフェイス回路におけるＣＭＯＳインバータの温度依存性を抑制することができる。
【００２８】
上記請求項１に記載の入力インターフェイス回路においては、請求項８に記載のように、前記半導体素子が、ダイオード素子からなり、該ダイオード素子のカソード端子が前記電源端子の側に接続され、該ダイオード素子のアノード端子が前記ＰチャネルＭＯＳトランジスタのソース端子の側に接続されてなる構成としてもよい。これによって、該ダイオード素子のアノード−カソード間の閾値電圧を、前述したＣＭＯＳインバータの入力閾値電圧を下げるレベルシフトに利用することができる。
【００２９】
以上のようにして、上記した入力インターフェイス回路は、電源端子と接地端子の間でＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタが直列接続されたＣＭＯＳインバータを有してなる入力インターフェイス回路であって、簡単な構成で、電源電位より低い入力信号電圧であっても誤動作が起き難い、安価な入力インターフェイス回路となっている。
【００３０】
従って、上記した入力インターフェイス回路は、請求項９に記載のように、ＣＡＮトランシーバと制御マイコンを有する車載用の電子制御装置において、前記制御マイコンに接続する前記ＣＡＮトランシーバに用いられて好適である。これによって、３Ｖ系と５Ｖ系の制御マイコンが混在する車載用の電子制御装置のネットワークであっても、各電子制御装置の安定動作を低コストで実現することができる。
【図面の簡単な説明】
【００３１】
【図１】本発明の一例で、入力インターフェイス回路Ｉ１０を示す図である。
【図２】図１に示す入力インターフェイス回路Ｉ１０の動作を説明する図で、入力信号電圧ＶｉｎとＣＭＯＳインバータＣ１０の入力閾値電圧の関係を示した図である。
【図３】別の例で、入力インターフェイス回路Ｉ１１を示す図である。
【図４】図３に示す入力インターフェイス回路Ｉ１１の動作を説明する図で、入力信号電圧ＶｉｎとＣＭＯＳインバータＣ１０ａの入力閾値電圧の関係を示した図である。
【図５】別の例で、入力インターフェイス回路Ｉ１２を示す図である。
【図６】別の例で、入力インターフェイス回路Ｉ１３を示す図である。
【図７】別の例で、入力インターフェイス回路Ｉ１４を示す図である。
【図８】ＣＡＮ通信による車載機器のネットワーク１００を模式的に示した図である。
【図９】マイコンに接続するＣＡＮトランシーバＴ１０の従来の代表的な入力インターフェイス回路Ｉ９を示した図である。
【発明を実施するための形態】
【００３２】
以下、本発明を実施するための形態を、図に基づいて説明する。
【００３３】
図１は、本発明の一例で、入力インターフェイス回路Ｉ１０を示す図である。尚、図１に示す入力インターフェイス回路Ｉ１０において、図９に示した入力インターフェイス回路Ｉ９と同様の部分については、同じ符号を付した。また、図２は、図１に示す入力インターフェイス回路Ｉ１０の動作を説明する図で、入力信号電圧ＶｉｎとＣＭＯＳインバータＣ１０の入力閾値電圧の関係を示した図である。
【００３４】
図１に示す入力インターフェイス回路Ｉ１０は、図８のＣＡＮトランシーバＴ１０における図９に示した入力インターフェイス回路Ｉ９の代わりに用いる入力インターフェイス回路である。図１の入力インターフェイス回路Ｉ１０は、図９に示した入力インターフェイス回路Ｉ９と同様で、ＰチャネルＭＯＳトランジスタＭ１とＮチャネルＭＯＳトランジスタＭ２が直列接続されたＣＭＯＳインバータＣ１０を有する入力インターフェイス回路である。ＣＭＯＳインバータＣ１０を構成しているＰチャネルＭＯＳトランジスタＭ１とＮチャネルＭＯＳトランジスタＭ２のゲート端子Ｇは、共通接続されており、該共通接続されてなるゲート端子を、当該入力インターフェイス回路Ｉ１０の入力端子としている。
【００３５】
一方、図１に示す入力インターフェイス回路Ｉ１０においては、図９に示した入力インターフェイス回路Ｉ９と異なり、電源（Ｖｃｃ）端子と接地（ＧＮＤ）端子の間で、ＰチャネルＭＯＳトランジスタ素子Ｓ１０とＣＭＯＳインバータＣ１０とが直列接続されている。ＰチャネルＭＯＳトランジスタ素子Ｓ１０のゲート端子Ｇは、該ＰチャネルＭＯＳトランジスタ素子Ｓ１０のドレイン端子Ｄに短絡されている。従って、ＰチャネルＭＯＳトランジスタ素子Ｓ１０は、該ＰチャネルＭＯＳトランジスタ素子Ｓ１０のソース−ドレイン間の閾値電圧Ｖｔｓを有する半導体素子として機能する。
【００３６】
また、図１に示す入力インターフェイス回路Ｉ１０においては、電源（Ｖｃｃ）端子と接地（ＧＮＤ）端子の間で、抵抗Ｒ１０と第２ＮチャネルＭＯＳトランジスタＭ３とが直列接続されている。第２ＮチャネルＭＯＳトランジスタＭ３のゲート端子Ｇは、ＣＭＯＳインバータＣ１０を構成しているＰチャネルＭＯＳトランジスタＭ１とＮチャネルＭＯＳトランジスタＭ２の直列接続点Ｐ１に接続され、抵抗Ｒ１０と第２ＮチャネルＭＯＳトランジスタＭ３の直列接続点Ｐ２から出力が取り出される。尚、該出力は、適宜多段に接続されたバッファリングのためのＣＭＯＳインバータＣ２ａ，Ｃ２ｂを介して、ＣＡＮトランシーバの内部回路に伝達される。
【００３７】
図９に示した従来の入力インターフェイス回路Ｉ９においては、ＰチャネルＭＯＳトランジスタＭ１とＮチャネルＭＯＳトランジスタＭ２が直列接続され、該ＰチャネルＭＯＳトランジスタＭ１とＮチャネルＭＯＳトランジスタＭ２の共通接続されたゲート端子Ｇを入力端子とするＣＭＯＳインバータＣ１が、電源（Ｖｃｃ）端子と接地（ＧＮＤ）端子の間にそのまま挿入された構成となっている。従って、電源電位をＶｃｃとすると、該入力インターフェイス回路Ｉ９におけるＣＭＯＳインバータＣ１の入力閾値電圧はＶｃｃ／２となり、前記入力端子に電源電位Ｖｃｃと同じ入力信号電圧を入力することで、ＰチャネルＭＯＳトランジスタＭ１とＮチャネルＭＯＳトランジスタＭ２を切り替えてＯＮ・ＯＦＦさせていた。例えば、電源電位Ｖｃｃが５Ｖである場合には、ＣＭＯＳインバータＣ１の入力閾値電圧が２．５Ｖとなり、前記入力端子に電源電位Ｖｃｃと同じ５Ｖの入力信号電圧を入力することで、誤動作なくＰチャネルＭＯＳトランジスタＭ１とＮチャネルＭＯＳトランジスタＭ２を切り替えてＯＮ・ＯＦＦさせることができる。
【００３８】
しかしながら、図９に示した従来の入力インターフェイス回路Ｉ９では、入力信号電圧が電源電位Ｖｃｃより低くなると、入力閾値電圧であるＶｃｃ／２に近づき、ＰチャネルＭＯＳトランジスタＭ１のＯＮ・ＯＦＦの切り替えの余裕度が小さくなって、誤動作が起き易くなる。例えば、上記電源電位Ｖｃｃが５Ｖである場合、入力信号電圧が３Ｖになると、ＣＭＯＳインバータＣ１の入力閾値電圧の２．５Ｖに近づき、誤動作が起き易い。
【００３９】
これに対して、図１に示す入力インターフェイス回路Ｉ１０においては、ＰチャネルＭＯＳトランジスタＭ１とＮチャネルＭＯＳトランジスタＭ２が直列接続され、該ＰチャネルＭＯＳトランジスタＭ１とＮチャネルＭＯＳトランジスタＭ２の共通接続されたゲート端子Ｇを入力端子とするＣＭＯＳインバータＣ１０が、閾値電圧を有する半導体素子として機能するＰチャネルＭＯＳトランジスタ素子Ｓ１０に直列接続されている。そして、該直列接続されたＰチャネルＭＯＳトランジスタ素子Ｓ１０とＣＭＯＳインバータＣ１０とが、電源（Ｖｃｃ）端子と接地（ＧＮＤ）端子の間に挿入された構成となっている。このため、図２に示すように、当該入力インターフェイス回路Ｉ１０では、上記ＰチャネルＭＯＳトランジスタ素子Ｓ１０のソース−ドレイン間の閾値電圧ＶｔｓだけＣＭＯＳインバータＣ１０に掛かる電圧が低くなり、電源電位をＶｃｃとすると、ＣＭＯＳインバータＣ１０に掛かる実質的な電源電圧は（Ｖｃｃ−Ｖｔｓ）となる。従って、当該入力インターフェイス回路Ｉ１０におけるＣＭＯＳインバータＣ１０の入力閾値電圧も、（Ｖｃｃ−Ｖｔｓ）／２に低下する。言い換えれば、当該入力インターフェイス回路Ｉ１０においては、上記閾値電圧を有する半導体素子として機能するＰチャネルＭＯＳトランジスタ素子Ｓ１０が、ＣＭＯＳインバータＣ１０の入力閾値電圧を下げるレベルシフト素子として機能する。このため、当該入力インターフェイス回路Ｉ１０は、入力端子の入力信号電圧が規定の電源電位Ｖｃｃより低い場合であっても、図９に示した従来の入力インターフェイス回路Ｉ９と較べて誤動作が起き難くなっている。
【００４０】
図１に示す入力インターフェイス回路Ｉ１０においては、閾値電圧を有する半導体素子として機能するＰチャネルＭＯＳトランジスタ素子Ｓ１０が電源端子の側に挿入されているため、ＣＭＯＳインバータＣ１０の出力は、電源電位ＶｃｃよりＰチャネルＭＯＳトランジスタ素子Ｓ１０の閾値電圧Ｖｔｓだけ低くなる。しかしながら、当該入力インターフェイス回路Ｉ１０においては、直列接続されたＰチャネルＭＯＳトランジスタ素子Ｓ１０とＣＭＯＳインバータＣ１０の後段に、直列接続された抵抗Ｒ１０と第２ＮチャネルＭＯＳトランジスタＭ３が配置された構成（所謂オープンドレイン構成）となっている。これによって、該抵抗Ｒ１０（所謂プルアップ抵抗）と第２ＮチャネルＭＯＳトランジスタＭ３の直列接続点Ｐ２から取り出される出力を、電源電位Ｖｃｃに戻すことができる。従って、入力端子の入力信号電圧が規定の電源電位Ｖｃｃより低い場合であっても、当該入力インターフェイス回路Ｉ１０の出力は、電源電位Ｖｃｃに維持することが可能である。
【００４１】
また、図１に示す入力インターフェイス回路Ｉ１０は、図９に示した従来の入力インターフェイス回路Ｉ９に閾値電圧を有する半導体素子を含めた簡単な回路を追加するだけで構成することができる。従って、例えば入力信号電圧が規定の電源電位Ｖｃｃより低い場合に対応するための入力信号電圧の変換回路等を追加する構成に較べて、製造コストの増大を抑制することができる。
【００４２】
以上のようにして、図１に示す入力インターフェイス回路Ｉ１０は、電源（Ｖｃｃ）端子と接地（ＧＮＤ）端子の間でＰチャネルＭＯＳトランジスタＭ１とＮチャネルＭＯＳトランジスタＭ２が直列接続されたＣＭＯＳインバータＣ１０を有してなる入力インターフェイス回路であって、簡単な構成で、電源電位Ｖｃｃより低い入力信号電圧であっても誤動作が起き難い、安価な入力インターフェイス回路となっている。
【００４３】
次に、図１に示した入力インターフェイス回路Ｉ１０について、より好ましい実施形態を説明する。
【００４４】
図３は、別の例で、入力インターフェイス回路Ｉ１１を示す図である。また、図４は、図３に示す入力インターフェイス回路Ｉ１１の動作を説明する図で、入力信号電圧ＶｉｎとＣＭＯＳインバータＣ１０ａの入力閾値電圧の関係を示した図である。
【００４５】
図３に示す入力インターフェイス回路Ｉ１１においては、図１に示した入力インターフェイス回路Ｉ１０に追加して、閾値電圧を有する半導体素子として機能するＰチャネルＭＯＳトランジスタ素子Ｓ１０と並列に、スイッチング素子として機能するＰチャネルＭＯＳトランジスタ素子Ｋ１が接続されている。そして、ＰチャネルＭＯＳトランジスタ素子Ｋ１の制御端子であるゲート端子Ｇが、抵抗Ｒ１０と第２ＮチャネルＭＯＳトランジスタＭ３の直列接続点Ｐ２に接続された構成となっている。尚、図３の入力インターフェイス回路Ｉ１１におけるＣＭＯＳインバータＣ１０ａは、図１の入力インターフェイス回路Ｉ１０におけるＣＭＯＳインバータＣ１０と同じものであるが、その動作が異なっている。
【００４６】
図３に示す入力インターフェイス回路Ｉ１１においては、図４に示すように、ＣＭＯＳインバータＣ１０ａの入力閾値電圧に、所謂ヒステリシスを持たせることができる。すなわち、ＣＭＯＳインバータＣ１０ａのＰチャネルＭＯＳトランジスタＭ１をＯＦＦさせてＮチャネルＭＯＳトランジスタＭ２をＯＮさせる時には、上記スイッチング素子であるＰチャネルＭＯＳトランジスタ素子Ｋ１をＯＦＦさせて、上記閾値電圧を有する半導体素子として機能するＰチャネルＭＯＳトランジスタ素子Ｓ１０が実質的に挿入されている状態とする。従って、この時のＣＭＯＳインバータＣ１０ａの入力閾値電圧は、図４に示すように、（Ｖｃｃ−Ｖｔｓ）／２となる。逆に、ＣＭＯＳインバータＣ１０ａのＰチャネルＭＯＳトランジスタＭ１をＯＮさせてＮチャネルＭＯＳトランジスタＭ２をＯＦＦさせる時には、ＰチャネルＭＯＳトランジスタ素子Ｋ１をＯＮさせて、ＰチャネルＭＯＳトランジスタ素子Ｓ１０の両端を短絡し、該ＰチャネルＭＯＳトランジスタ素子Ｓ１０が実質的に挿入されていない状態とする。従って、この時のＣＭＯＳインバータＣ１０ａの入力閾値電圧は、図４に示すように、Ｖｃｃ／２となる。このように、上記スイッチング素子として機能するＰチャネルＭＯＳトランジスタ素子Ｋ１を接続することで、ＣＭＯＳインバーＣ１０ａの入力閾値電圧にヒステリシスを持たせることができる。これによって、該ＣＭＯＳインバータＣ１０ａの入力閾値電圧付近でのリンギング等のノイズに対する余裕度（耐ノイズ性）を高めることができる。
【００４７】
尚、図３の入力インターフェイス回路Ｉ１１では、閾値電圧を有する半導体素子と並列に接続するスイッチング素子として、ＰチャネルＭＯＳトランジスタ素子Ｋ１を採用した。しかしながら、該スイッチング素子はこれに限らず、例えばＮチャネルＭＯＳトランジスタ素子であってもよい。この場合には、図４とは逆に、入力信号電圧Ｖｉｎの立ち上りにおける入力閾値電圧がＶｃｃ／２となり、入力信号電圧Ｖｉｎの立ち下りにおける入力閾値電圧が（Ｖｃｃ−Ｖｔｓ）／２となる。
【００４８】
次に、図１に示した入力インターフェイス回路Ｉ１０の変形例について説明する。尚、以下に例示する各入力インターフェイス回路において、図１に示した入力インターフェイス回路Ｉ１０と同様の部分については、同じ符号を付した。
【００４９】
図５は、別の例で、入力インターフェイス回路Ｉ１２を示す図である。
【００５０】
図１の入力インターフェイス回路Ｉ１０では、閾値電圧を有する半導体素子としてＰチャネルＭＯＳトランジスタ素子Ｓ１０が採用され、該ＰチャネルＭＯＳトランジスタ素子Ｓ１０のゲート端子Ｇがドレイン端子Ｄに短絡されていた。これによって、該ＰチャネルＭＯＳトランジスタ素子Ｓ１０のソース−ドレイン間の閾値電圧を、ＣＭＯＳインバータＣ１０の入力閾値電圧を下げるレベルシフトに利用していた。
【００５１】
これに対して、図５の入力インターフェイス回路Ｉ１２では、閾値電圧を有する半導体素子としてＮチャネルＭＯＳトランジスタ素子Ｓ１１を採用し、該ＮチャネルＭＯＳトランジスタ素子Ｓ１１のゲート端子Ｇがドレイン端子Ｄに短絡されてなる構成としている。これによって、該ＮチャネルＭＯＳトランジスタ素子Ｓ１１のドレイン−ソース間の閾値電圧を、ＣＭＯＳインバータＣ１０ｂの入力閾値電圧を下げるレベルシフトに利用することができる。
【００５２】
尚、図１〜図５に示した入力インターフェイス回路Ｉ１０〜Ｉ１２のように、閾値電圧を有する半導体素子としてＰチャネルＭＯＳトランジスタ素子Ｓ１０またはＮチャネルＭＯＳトランジスタ素子Ｓ１１を採用する場合には、ＣＭＯＳインバータＣ１０，Ｃ１０ａ，Ｃ１０ｂを構成するＰチャネルＭＯＳトランジスタＭ１およびＮチャネルＭＯＳトランジスタＭ２と同じ種類の素子であるため、温度特性も同様である。このため、閾値電圧を有する半導体素子として他の種類の素子を採用する場合に較べて、該入力インターフェイス回路Ｉ１０〜Ｉ１２におけるＣＭＯＳインバータＣ１０，Ｃ１０ａ，Ｃ１０ｂの温度依存性を抑制することができる。
【００５３】
図６は、別の例で、入力インターフェイス回路Ｉ１３を示す図である。
【００５４】
図６の入力インターフェイス回路Ｉ１３では、図１〜図５に示した入力インターフェイス回路Ｉ１０〜Ｉ１２と異なり、閾値電圧を有する半導体素子が、ダイオード素子Ｓ１２からなり、該ダイオード素子Ｓ１２のカソード端子Ｃが電源（Ｖｃｃ）端子の側に接続され、該ダイオード素子Ｓ１２のアノード端子ＡがＣＭＯＳインバータＣ１０ｃを構成するＰチャネルＭＯＳトランジスタＭ１のソース端子Ｓの側に接続されている。これによって、該ダイオード素子Ｓ１２のアノード−カソード間の閾値電圧Ｖｆを、ＣＭＯＳインバータＣ１０ｃの入力閾値電圧を下げるレベルシフトに利用することができる。
【００５５】
図７は、別の例で、入力インターフェイス回路Ｉ１４を示す図である。
【００５６】
図７の入力インターフェイス回路Ｉ１４においては、閾値電圧を有する半導体素子を、直列接続された２個のダイオード素子Ｓ１３ａ，Ｓ１３ｂで構成している。そして、この直列接続された２個のダイオード素子Ｓ１３ａ，Ｓ１３ｂを、ＣＭＯＳインバータＣ１０ｄの入力閾値電圧を下げるレベルシフトに利用している。このように、閾値電圧を有する半導体素子を、直列接続された複数個の素子で構成するようにしてもよい。これによれば、各素子の閾値電圧の和が該半導体素子の閾値電圧となるため、１個の素子で構成する場合に較べて、全体として大きな閾値電圧を得ることができる。
【００５７】
これとは逆に、閾値電圧を有する半導体素子を、並列接続された複数個の素子で構成するようにしてもよい。これによれば、全体としての閾値電圧が該半導体素子を構成する個々の素子の閾値電圧より小さくなるため、微細な閾値電圧の設定が可能となる。
【００５８】
また、図５〜図７に例示した入力インターフェイス回路Ｉ１２〜Ｉ１４についても、図３に示した入力インターフェイス回路Ｉ１１のように、閾値電圧を有する半導体素子と並列にスイッチング素子を接続し、該スイッチング素子の制御端子が、抵抗Ｒ１０と第２ＮチャネルＭＯＳトランジスタＭ３の直列接続点Ｐ２に接続されてなる構成としてもよい。
【００５９】
以上に例示した入力インターフェイス回路は、いずれも、電源端子と接地端子の間でＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタが直列接続されたＣＭＯＳインバータを有してなる入力インターフェイス回路であって、簡単な構成で、電源電位より低い入力信号電圧であっても誤動作が起き難い、安価な入力インターフェイス回路となっている。
【００６０】
従って、上記した入力インターフェイス回路は、図８に例示したＣＡＮトランシーバと制御マイコンを有する車載用の電子制御装置において、制御マイコンに接続する前記ＣＡＮトランシーバに用いられて好適である。これによって、３Ｖ系と５Ｖ系の制御マイコンが混在する車載用の電子制御装置のネットワークであっても、各電子制御装置の安定動作を低コストで実現することができる。
【符号の説明】
【００６１】
Ｉ９〜Ｉ１４  入力インターフェイス回路
Ｃ１，Ｃ１０，Ｃ１０ａ〜Ｃ１０ｄ  ＣＭＯＳインバータ
Ｍ１  ＰチャネルＭＯＳトランジスタ
Ｍ２  ＮチャネルＭＯＳトランジスタ
Ｓ１０  ＰチャネルＭＯＳトランジスタ素子（閾値電圧を有する半導体素子）
Ｓ１１  ＮチャネルＭＯＳトランジスタ素子（閾値電圧を有する半導体素子）
Ｓ１２，Ｓ１３ａ，Ｓ１３ｂ  ダイオード素子（閾値電圧を有する半導体素子）
Ｒ１０  抵抗
Ｍ３  第２ＮチャネルＭＯＳトランジスタ
Ｋ１  ＰチャネルＭＯＳトランジスタ素子（スイッチング素子）
１１〜１４  電子制御装置
Ｔ１０  ＣＡＮトランシーバ
Ｍ１１〜Ｍ１４  制御マイコン
【図１】
2010258929.tif 000003
【図２】
2010258929.tif 000004
【図３】
2010258929.tif 000005
【図４】
2010258929.tif 000006
【図５】
2010258929.tif 000007
【図６】
2010258929.tif 000008
【図７】
2010258929.tif 000009
【図８】
2010258929.tif 000010
【図９】
2010258929.tif 000011