(57)【要約】【課題】光電変換装置外部と電気的に接続される領域となる端子部は、その製造工程中に、フォトダイオードのドライエッチング雰囲気、パッシベーション層のフッ酸系ウェットエッチング雰囲気に等に晒される。また、各工程におけるレジスト剥離に伴うプラズマアッシング雰囲気にも晒される。そのため、エッチング工程による端子部の表面でダメージが蓄積され、接触抵抗の増加、密着性の低下等の不良が発生する。【解決手段】端子部１０Ｂを、ＡｌＮｄ合金を用いた導電金属層２１０と、ＴｉＮ、ＭｏまたはＣｒを主成分とする耐エッチング層２１１により構成した。ＡｌＮｄ合金を用いた導電金属層２１０の電気的抵抗値は小さく、高い導電性を有している。対して耐エッチング層２１１は、ドライ・ウェット両雰囲気に対して耐性を持つため、エッチングプロセスで生じる表面荒れが抑制され、接触抵抗の増加、密着性の低下等の不良発生が防げる。【選択図】図２
2010258193.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子と、前記光電変換素子と信号のやりとりをするための端子部と、前記光電変換素子の電気的動作を制御する薄膜トランジスターと、を基板上に備えた光電変換装置の製造方法であって、
前記基板上に、前記光電変換素子と接続するための前記薄膜トランジスターの半導体層と接続される接続電極部と、前記端子部と、を前記基板における平面視にて重ならない位置であって積層方向の同一層に形成する工程と、
前記基板上に、前記接続電極部と、前記端子部と、を被覆する、単数または複数の層で構成される耐エッチング層を形成する工程と、
前記基板における平面視にて、前記接続電極部と重なる領域と、前記端子部と重なる領域と、を開口させ、前記接続電極部の少なくとも一部と、前記端子部の少なくとも一部と、を露出させる工程と、
導電性を備えた画素電極前駆体を形成する工程と、
前記基板における平面視にて、前記接続電極部に重なる領域と、前記光電変換素子が配置されるべき領域と、前記接続電極部に重なる領域と前記光電変換素子が配置されるべき領域とを電気的に接続する領域とを少なくとも含む領域を残すように前記画素電極前駆体をエッチングし、画素電極を形成する工程と、
光電変換素子前駆体を形成する工程と、
前記光電変換素子前駆体を弗素を含むガス、または塩素を含むガスを用いてドライエッチングし、前記光電変換素子を形成する工程と、
パッシベーション層を形成する工程と、
前記パッシベーション層を弗酸を含む液を用いてウェットエッチングし、前記端子部を露出させる工程と、
を含むことを特徴とする光電変換装置の製造方法。
【請求項２】
請求項１に記載の光電変換装置の製造方法であって、前記端子部における前記耐エッチング層の層厚は、前記光電変換素子の厚さの１／１０以上の厚さを備えることを特徴とする光電変換装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置の製造方法に関する。
【背景技術】
【０００２】
光電変換装置を形成する基板として従来結晶シリコンが主に用いられてきたが、近年、基板にガラスを用い、アモルファスシリコン層を光電変換層として用い、この光電変換層との間での電気的な処理に、ポリシリコン等で構成されるＴＦＴ（薄膜トランジスター）を用いる光電変換装置が精力的に研究されている。
【０００３】
結晶シリコン基板を用いた場合では、直径３０ｃｍ程度の基板径が限度となるが、ガラス基板を用いることで、一辺が３ｍ近い基板を用いることが可能となり、大型の光電変換装置を得ることが可能となる。また、一枚のウェファーから得られる光電変換装置の数が違ってくるため、基板そのものの値段差に加え、取れ数にも差が生じ、コスト面でも優位性を備えている。
【０００４】
ＴＦＴを備える光電変換装置を形成する場合、プロセス上の制約から、ＴＦＴのソース・ドレイン・コンタクト部に与える損傷を抑制する技術として、特許文献１〜４に示すものが知られている。このように、下地層の損傷を抑えることで、接触抵抗の増加、密着性の低下等の影響を緩和することが可能となる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平５−４１５１２号公報
【特許文献２】特開平６−２９５１０号公報
【特許文献３】特開平６−６１４６６号公報
【特許文献４】特開２０００−２３２２１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ソース・ドレイン・コンタクト部に限らずエッチングに伴う損傷により、たとえば接触抵抗の増加、密着性の低下が発生するという現象が発生する。特に、図９に示される構造を形成する場合、端子部１０Ｂは有機平坦化層２０２のドライエッチング雰囲気、フォトダイオード２０の領域を残してアモルファスシリコン層をエッチングするドライエッチング雰囲気、パッシベーション層２０７をウェットエッチングする緩衝フッ酸雰囲気に晒されることとなる。
【０００７】
この場合、端子部１０Ｂを構成する導電金属層２１０にＡｌＮｄ（アルミニウム：ネオジム）合金等を用いて低抵抗化させた場合、ＡｌＮｄ合金は腐蝕されてしまうという課題がある。耐腐食性の物質を用いれば、腐蝕に対して対応可能であるが、今度は電気抵抗の増加により、信号処理に必要な導電性を確保することが困難になるという課題が生じる。
【課題を解決するための手段】
【０００８】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり以下の形態又は適用例として実現することが可能である。ここで、「主成分」とは、原子数比で５０％以上を含むものと定義する。また、「上」とは、基板から見て光電変換素子がある方向を指すものとし、直接接触していない場合も含むものとして定義する。また、「端子部」とは光電変換装置の外にある電源装置や制御装置等の外部装置から電源の供給や制御信号を受ける部分や、光電変換装置の中で得られた信号を他の外部装置に送り出す部分を指し、光電変換素子と信号のやりとりをするための部分と定義する。また、「接続部」とは、接続部が配置されている導電層よりも上層の導電層と、電気的に接続するための部分として定義する。
【０００９】
［適用例１］本適用例にかかる光電変換装置の製造方法は、光電変換素子と、前記光電変換素子と信号のやりとりをするための端子部と、前記光電変換素子の電気的動作を制御する薄膜トランジスターと、を基板上に備えた光電変換装置の製造方法であって、前記基板上に、前記光電変換素子と接続するための前記薄膜トランジスターの半導体層と接続される接続電極部と、前記端子部と、を前記基板における平面視にて重ならない位置であって積層方向の同一層に形成する工程と、前記基板上に、前記接続電極部と、前記端子部と、を被覆する、単数または複数の層で構成される耐エッチング層を形成する工程と、前記基板における平面視にて、前記接続電極部と重なる領域と、前記端子部と重なる領域と、を開口させ、前記接続電極部の少なくとも一部と、前記端子部の少なくとも一部と、を露出させる工程と、導電性を備えた画素電極前駆体を形成する工程と、前記基板における平面視にて、前記接続電極部に重なる領域と、前記光電変換素子が配置されるべき領域と、前記接続電極部に重なる領域と前記光電変換素子が配置されるべき領域とを電気的に接続する領域とを少なくとも含む領域を残すように前記画素電極前駆体をエッチングし、画素電極を形成する工程と、光電変換素子前駆体を形成する工程と、前記光電変換素子前駆体を弗素を含むガス、または塩素を含むガスを用いてドライエッチングし、前記光電変換素子を形成する工程と、パッシベーション層を形成する工程と、前記パッシベーション層を弗酸を含む液を用いてウェットエッチングし、前記端子部を露出させる工程と、を含むことを特徴とする。
【００１０】
これによれば、端子部が受けるエッチング起因の損傷を抑えることが可能となる。端子部では、Ａｌを主成分とした電気抵抗の低い導電金属層が、弗酸を含むエッチング液や、弗素を含むガス（プラズマを含む）、または塩素を含むガス（プラズマを含む）に耐性を有するＴｉＮ、ＭｏまたはＣｒを主成分とする耐エッチング層により被覆されている。そのため、エッチングに用いられる薬液やプラズマ等の雰囲気から導電金属層は保護され、電気抵抗を下げることができ、高速応答が可能となる。また、端子部の表面ではエッチングによる損傷が抑えられる。そのため、端子部を介して接続される、外部装置と光電変換装置とを繋げる配線の接続強度を確保することができる。即ち、信頼性と画質に優れた光電変換装置の製造方法を提供することが可能となる。
【００１１】
［適用例２］上記適用例にかかる光電変換装置の製造方法であって、前記端子部における前記耐エッチング層の層厚は、前記光電変換素子の厚さの１／１０以上の厚さを備えることを特徴とする。
【００１２】
上記した適用例によれば、光電変換素子前駆体をエッチングして光電変換素子を形成する工程で、耐エッチング層を残すことが可能となり、Ａｌを主成分とした電気抵抗の低い導電金属層をエッチング雰囲気から保護することが可能となり、電気抵抗の増加を抑制することが可能となる。また、端子部の表面では耐エッチング層が残っているため、端子部を介して接続される、外部装置と光電変換装置とを繋げる配線の接続強度を確保することができる。即ち、信頼性と画質に優れた光電変換装置の製造方法を提供することが可能となる。
【図面の簡単な説明】
【００１３】
【図１】光電変換装置の配線構造を示す模式図であり、（ａ）は全体構成、（ｂ）は光電変換装置が備えるフォトセンサーの拡大図。
【図２】フォトセンサーの概略構成を示す拡大断面図。
【図３】（ａ）、（ｂ）は、光電変換装置の製造方法を説明するための工程断面図。
【図４】光電変換装置の製造方法を説明するための工程断面図。
【図５】光電変換装置の製造方法を説明するための工程断面図。
【図６】光電変換装置の製造方法を説明するための工程断面図。
【図７】光電変換装置の製造方法を説明するための工程断面図。
【図８】（ａ）はＴｉ層を形成した後、フォトレジスト層で右半分を覆い、緩衝フッ酸に浸した後の表面状態のＳＥＭ観察像、（ｂ）はＴｉＮ層を形成した後、フォトレジスト層で右半分を覆い、緩衝フッ酸に浸した後の表面状態のＳＥＭ観察像。
【図９】背景技術を説明するための光電変換装置の断面図。
【発明を実施するための形態】
【００１４】
以下、本発明を具体化した各実施形態を図面に基づいて説明する。
（第１の実施形態：全体構成）
以下、第１の実施形態として、光電変換装置の構成について説明する。図１は本実施形態の光電変換装置の配線構造を示す模式図であり、（ａ）は全体構成、（ｂ）は光電変換装置が備えるフォトセンサーの拡大図である。図１（ａ）に示すように、本実施形態の光電変換装置１００は、素子領域Ａに互いに交差する方向に延びる走査線３ａとデータ線６ａとが設けられている。走査線３ａは、走査線駆動回路１０２に接続され、データ線６ａは、読み取り回路１０１に接続されている。フォトセンサー５０は、走査線３ａとデータ線６ａとの交点付近に対応して形成され、素子領域Ａにマトリックス状に配列されている。
【００１５】
また、図１（ｂ）に示すように、走査線３ａと並列に定電位線３ｂが設けられ、データ線６ａと並列に定電位線１２ａが設けられている。定電位線３ｂは、走査線駆動回路１０２に接続され、定電位線１２ａは、読み取り回路１０１に接続されている。それぞれのフォトセンサー５０において、定電位線１２ａと定電位線３ｂとの間には、光電変換素子としてのフォトダイオード２０と、保持容量３０とが直列に電気的に接続されて設けられている。ここで、保持容量３０は透光性の物質により構成されていることが好ましく、この場合にはフォトダイオード２０の下側にも保持容量３０を配置することが可能となる。また、走査線３ａにゲート電極１０Ｇ（図２参照）が接続された薄膜トランジスターとしてのＴＦＴ４０が形成されており、このＴＦＴ４０のソース４０Ｓ（図２参照）は、データ線６ａに接続され、ドレイン４０Ｄ（図２参照）は、フォトダイオード２０と保持容量３０との接続点に電気的に接続されている。本実施形態では、ＴＦＴ４０と、フォトダイオード２０と、保持容量３０とによりフォトセンサー５０が構成されている。
【００１６】
図２は、本実施形態における光電変換装置が備える、フォトセンサー５０と、読み取り回路１０１（図示せず）の一部を構成する薄膜トランジスターとしてのＴＦＴ１０の概略構成を示す拡大断面図である。フォトセンサー５０は、基板２５０、ＴＦＴ４０、光電変換素子としてのフォトダイオード２０、層間絶縁層２０１、被覆層としての有機平坦化層２０２、画素電極としての画素電極２０３、パッシベーション層２０７、を備える。ＴＦＴ１０は端子部としての端子部１０Ｂを備える。ここで、図面の視認性向上のため、保持容量３０についての記載は省略している。
【００１７】
ＴＦＴ１０は、チャネル１０ＣＨ、電界緩和部１０ＬＤＤ、ソース１０Ｓ、ドレイン１０Ｄ、ゲート絶縁層ＧＩ、ゲート電極１０Ｇ、第１接続部１０Ｃ、端子部１０Ｂ、ドレイン電極１０Ｅを備える。
【００１８】
チャネル１０ＣＨは、ＴＦＴ１０に流れる電流を制御し、ソース１０Ｓ、ドレイン１０Ｄ間のオン・オフを切り替える機能を有している。
【００１９】
ゲート絶縁層ＧＩとゲート電極１０Ｇは協働して、チャネル１０ＣＨにキャリアを誘起または排斥する機能を有している。
【００２０】
電界緩和部１０ＬＤＤは、ソース１０Ｓとチャネル１０ＣＨ、ドレイン１０Ｄとチャネル１０ＣＨとの間にかかる電界強度を緩和し、高電界によりキャリアが加速されることで発生するホットキャリアによるＴＦＴ１０の劣化を抑制する機能を有している。
【００２１】
端子部１０Ｂは、第１接続部１０Ｃと、図示せぬ外部回路との間に備えられ、電気的に外部回路とドレイン１０Ｄとを接続させる機能を有しており、ドレイン電極１０Ｅ中に配置されている。端子部１０ＢはＡｌＮｄ合金を用いた導電金属層２１０と、ＴｉＮ、ＭｏまたはＣｒを主成分とする耐エッチング層２１１により構成されている。
【００２２】
ＴＦＴ４０は、チャネル４０ＣＨ、電界緩和部４０ＬＤＤ、ソース４０Ｓ、ドレイン４０Ｄ、ゲート絶縁層ＧＩ、ゲート電極４０Ｇ、第２接続部４０Ｃ、接続電極部４０Ｂ、ドレイン電極４０Ｅを備える。
【００２３】
チャネル４０ＣＨは、ＴＦＴ４０に流れる電流を制御し、ソース４０Ｓ、ドレイン４０Ｄ間のオン・オフを切り替える機能を有している。
【００２４】
ゲート絶縁層ＧＩとゲート電極４０Ｇは協働して、チャネル４０ＣＨにキャリアを誘起または排斥する機能を有している。
【００２５】
電界緩和部４０ＬＤＤは、ソース４０Ｓとチャネル４０ＣＨ、ドレイン４０Ｄとチャネル４０ＣＨとの間にかかる電界強度を緩和し、高電界によりキャリアが加速されることで発生するホットキャリアによるＴＦＴ４０の劣化を抑制する機能を有している。
【００２６】
接続電極部４０Ｂは、第２接続部４０Ｃと、画素電極２０３との間に備えられ、電気的に画素電極２０３とドレイン４０Ｄとを接続させる機能を有しており、ドレイン電極４０Ｅ中に配置されている。接続電極部４０Ｂは、ＡｌＮｄ合金を用いた導電金属層２１０と、ＴｉＮ、ＭｏまたはＣｒを主成分とする耐エッチング層２１１により構成されている。
【００２７】
基板２５０は、上層にある構成物を支持している。基板２５０としては、たとえばガラスが好適に用いられる。平坦な構造を備えるガラスは、現在では一辺が３ｍ程度のものが提供されており、多数の光電変換装置１００を一度で製造することができるため、好適である。また、セラミック板等を基板として用いても良い。
【００２８】
層間絶縁層２０１は、ＴＦＴ１０やＴＦＴ４０と、フォトダイオード２０との間の電気的分離を行うために形成されている。また、層間絶縁層２０１は、交差する電気配線パターンを層間絶縁層２０１上側と下側に分けて通すことで、配線の自由度を向上させる機能を有している。ここで、層間絶縁層２０１に加え層間絶縁層を追加することで、配線の自由度をより高いものとすることも可能である。本実施形態では、一層のみを用いた例について説明している。
【００２９】
有機平坦化層２０２は、ＴＦＴ１０、ＴＦＴ４０や、電気配線で凸凹ができた面を覆い、平坦な面に戻す機能を有している。このように平坦化することで、ＴＦＴ１０やＴＦＴ４０と基板２５０における平面視にて重なる領域にフォトダイオード２０を形成することが可能となり、少ない面積で光感度が高いフォトセンサー５０が得られる。有機平坦化層２０２は、アクリル等の有機樹脂を用いることができる。
【００３０】
パッシベーション層２０７は、ＴＦＴ１０、ＴＦＴ４０や有機平坦化層２０２を外部雰囲気から保護する機能を有している。
【００３１】
フォトダイオード２０は、Ｎ+層２０４、Ｉ型半導体層２０６、Ｐ+層２０５を備える。なお、Ｎ+層２０４とＰ+層２０５はその位置を入れ替えても良い。この場合には、電気配線等の変更や、フォトダイオード２０のバイアス条件変更等で対応することができる。なお、Ｎ+、Ｐ+とは、それぞれ高濃度のＮ型、高濃度のＰ型（たとえば１×１０20ｃｍ-3以上程度）を意味する。ここで、Ｉ型半導体層２０６のＮ型不純物量（第１導電型不純物量）はＮ+層２０４より少なく、かつＰ型不純物量（第２導電型不純物量）はＰ+層２０５よりも少ない。Ｉ型半導体層２０６の空乏層は光電変換部として機能する。Ｉ型半導体層２０６中では不純物濃度が低い。そのため空乏層の伸びは大きくなる。従って、光電変換効率を高くすることが可能となる。
【００３２】
（変形例：全体構成）
ここで、上記した光電変換装置の変形例について説明する。上記した例では、端子部１０Ｂが、読み取り回路１０１から送出される信号（電荷）を外部回路へ伝送するための中継点となるよう、読み取り回路１０１の一部を構成するＴＦＴ１０の一部として構成したが、端子部１０Ｂは、この構成に限られるものではなく、外部回路から送出される信号を走査線駆動回路１０２へ伝送するための中継点となるよう、走査線駆動回路１０２の一部を構成するＴＦＴ等の一部として構成しても良い。また、読み取り回路１０１や走査線駆動回路１０２を光電変換装置１００の外部に設ける構成として、端子部１０Ｂを、データ線６ａから送出される信号（電荷）を読み取り回路１０１へ伝送するための中継点となるよう構成したり、走査線駆動回路１０２から送出される信号を走査線３ａへ伝送するための中継点となるように構成したりしても良い。いずれの場合においても、端子部１０Ｂは、ＴＦＴ４０の接続電極部４０Ｂと同じ層に構成されている。
【００３３】
（第２の実施形態：光電変換装置の製造方法）
以下、本実施形態にかかる光電変換装置の製造方法について、図面を用いて説明する。図３（ａ）、（ｂ）、図４〜図７は光電変換装置の製造方法を説明するための工程断面図である。
まず、工程１として、基板２５０上に、薄膜トランジスターとしてのＴＦＴ１０、ＴＦＴ４０（図２参照）の主要部分（半導体部分）ＴＦＴ半導体部１０ａ、ＴＦＴ半導体部４０ａを形成する。ＴＦＴ半導体部１０ａ、ＴＦＴ半導体部４０ａの形成方法としては、たとえば、７０ｎｍ程度の厚さを有するアモルファスシリコン層を形成し、エキシマレーザーアニールを行うことで結晶化させ、ポリシリコン層に改質する。次に、ＴＦＴ半導体部１０ａ、ＴＦＴ半導体部４０ａとすべき領域を残してパターニングを行う。次に、酸化雰囲気で熱処理し、酸化膜を形成した後、ＣＶＤ（化学気相堆積）法等によりゲート絶縁層ＧＩを形成する。次に、たとえばアルミ合金等を成膜した後、パターニングを行い、ゲート電極１０Ｇ、ゲート電極４０Ｇを形成する。次に、たとえばゲート電極１０Ｇ、ゲート電極４０Ｇをマスクとして用いてイオン注入やプラズマドーピングを行い電界緩和部１０ＬＤＤ、電界緩和部４０ＬＤＤを形成する。この工程では、別にマスクを用いても良い。次に、たとえばゲート電極１０Ｇ、ゲート電極４０Ｇを覆い、電界緩和部１０ＬＤＤ、電界緩和部４０ＬＤＤを残す領域と基板２５０における平面視にて重なるマスクを形成して、イオン注入やプラズマドーピングを行い、ソース１０Ｓとチャネル１０ＣＨ（ゲート電極１０Ｇの下部には不純物が入らず、チャネル１０ＣＨが残る）、ドレイン１０Ｄを形成することでＴＦＴ半導体部１０ａが形成される。同時に、ソース４０Ｓとチャネル４０ＣＨ（ゲート電極４０Ｇの下部には不純物が入らず、チャネル４０ＣＨが残る）、ドレイン４０Ｄが形成され、ＴＦＴ半導体部４０ａが形成される。ここまでの工程を終えた断面図を図３（ａ）に示す。
【００３４】
次に、工程２として、ＣＶＤ法等を用いて層間絶縁層２０１を形成する。次に、パターニングを行い、端子部１０Ｂ（図２参照）と電気的に導通を取る第１接続部１０Ｃと、接続電極部４０Ｂ（図２参照）と電気的に接続を取る第２接続部４０Ｃに対応する第１接続開口部１０Ｆと第２接続開口部４０Ｆを開口する。
【００３５】
次に、工程３として、ＣＶＤ法やスパッタ法を含むＰＶＤ（物理気相堆積）法等を用いて第１接続開口部１０Ｆと第２接続開口部４０Ｆを、たとえばスパッタ法を用い、ＡｌＮｄ合金等を用いた導電金属層２１０で充填し第１接続部１０Ｃと第２接続部４０Ｃとを形成する。ここで、第１接続開口部１０Ｆと第２接続開口部４０Ｆのアスペクト比が高い場合に、第１接続開口部１０Ｆと第２接続開口部４０Ｆを充填する具体例の一つとしては、たとえばタングステンＣＶＤ法を挙げることができる。この場合、導電性物質はタングステンとなる。
【００３６】
ここで、配線抵抗を低減させる場合には、タングステン層をエッチバックし、充填された第１接続部１０Ｃと第２接続部４０Ｃ領域を残してエッチングした後、Ａｌを主成分（原子数比で５０％以上）とするＡｌＮｄ合金等を用いた導電金属層２１０を新たに形成しても良い。この場合、配線抵抗を低減させることが可能となる。
【００３７】
続けて、ＴｉＮ、ＭｏまたはＣｒを主成分（原子数比で５０％以上）とする耐エッチング層２１１を形成する。耐エッチング層２１１の厚さは、図２に示すフォトダイオード２０の厚さの１０％以上の厚さを備えることが好適であり、フォトダイオード２０の形成に用いられるフッ酸系のウェットエッチングに対して耐えることが可能となる。ここで、ウェットエッチングに用いられるエッチング液の組成によっては、１０％未満の厚さにしても良い場合もある。
【００３８】
続けて、導電金属層２１０と耐エッチング層２１１のパターニングを行い、ドレイン電極１０Ｅ、ドレイン電極４０Ｅを形成する。ドレイン電極１０Ｅには端子部１０Ｂが、ドレイン電極４０Ｅには接続電極部４０Ｂがそれぞれ含まれている。ここまでの工程を終えた断面図を図３（ｂ）に示す。
【００３９】
次に、工程４として、被覆層としての有機平坦化層２０２を形成する。有機平坦化層２０２は、たとえばアクリル樹脂を用いることが好適である。アクリル樹脂を用いることで、平坦性をより向上させることが可能となる。ここで、アクリル樹脂に代えて、ポリイミド系、ポリエステル系、メチルメタアクリレート系、エポキシ系等の樹脂を用いても良い。また、ＳｉＯxＮy（ｘ＝０、またはｙ＝０を含む）やポーラス酸化珪素、ハフニウム酸化物、タンタル酸化物等の無機物を用いても良く、さらにはこれらの多層模を用いても良い。
【００４０】
次に、工程５として、基板２５０における平面視にて接続電極部４０Ｂと重なる領域と、端子部１０Ｂと重なる領域を開口させた第１レジスト層３０１を形成し、第１レジスト層３０１をマスクとして、有機平坦化層２０２を貫通させ、接続電極部４０Ｂと端子部１０Ｂとに達するコンタクトホールを酸素プラズマ等を用いたドライエッチング法を用いて形成する。ここで、有機平坦化層２０２に代えて平坦化層が２層以上の構成を備えている場合には、全ての平坦化層を貫通させて接続電極部４０Ｂと端子部１０Ｂとを露出させる。ここまでの工程を終えた断面図を図４に示す。この工程を終えた後、第１レジスト層３０１を除去する工程を行う。この工程を行うことで、端子部１０Ｂはプラズマ雰囲気に晒されるが、耐エッチング層２１１により導電金属層２１０は保護される。そして耐エッチング層２１１はこのプラズマ雰囲気に耐えることができ、接触抵抗の増加等の劣化は殆ど発生しない。
【００４１】
なお、工程４において形成した有機平坦化層２０２を、感光性樹脂、例えば感光性のアクリル樹脂を用いて形成しても良い。この場合、工程５において、ステッパー等の露光装置を用いることにより露光を行い、その後現像処理をすることにより、接続電極部４０Ｂと端子部１０Ｂとを露出させるようにしても良い。
【００４２】
次に、工程６として、画素電極前駆体としての画素電極前駆体２０３ａを形成し、基板２５０における平面視にて接続電極部４０Ｂと重なる領域と、光電変換素子としてのフォトダイオード２０と重なる領域を保護する第２レジスト層３０２を形成し、プラズマを用いたドライエッチングを行い、画素電極前駆体２０３ａをエッチングし、画素電極２０３を形成する。この際に、画素電極２０３を確実にエッチングし切るためには、若干のオーバーエッチングが必要となる。そのため、画素電極２０３以外の領域にはプラズマダメージが加えられるが、端子部１０Ｂは耐エッチング層２１１を備えているため導電金属層２１０は保護される。そして耐エッチング層２１１はこのプラズマ雰囲気に耐えることができ、接触抵抗の増加等の劣化は殆ど発生しない。ここまでの工程を終えた断面図を図５に示す。この工程を終えた後、第２レジスト層３０２を除去する工程を行う。第２レジスト層３０２は通常アルゴンプラズマや酸素プラズマを用いて除去されるが、端子部１０Ｂはこのプラズマ雰囲気に対しても劣化が抑えられている。
【００４３】
次に、工程７として、フォトダイオード前駆体２０ａを堆積する。フォトダイオード前駆体２０ａは、Ｎ+層２０４、Ｉ型半導体層２０６、Ｐ+層２０５を積層して備えている。次に、フォトダイオード２０が形成されるべき領域を保護する第３レジスト層３０３を形成し、第３レジスト層３０３をマスクとして、ＳＦ6やＣＦ4等を用いたドライエッチングによりフォトダイオード２０を形成する。この場合においても、フォトダイオード２０以外の部分にはプラズマダメージが加えられるが、端子部１０Ｂは耐エッチング層２１１を備えているため導電金属層２１０は保護される。そして耐エッチング層２１１はこのプラズマ雰囲気に耐えることができ、接触抵抗の増加等の劣化は殆ど発生しない。ここまでの工程を終えた断面図を図６に示す。この工程を終えた後、第３レジスト層３０３を除去する工程を行う。第３レジスト層３０３は通常アルゴンプラズマや酸素プラズマを用いて除去されるが、端子部１０Ｂはこのプラズマ雰囲気からも保護されている。
【００４４】
次に、工程８として、パッシベーション層前駆体２０７ａを堆積する。パッシベーション層前駆体２０７ａとしては、たとえばＳｉＯxＮy（ｘ＝０または、ｙ＝０を含む）を用いることが好適である。フォトダイオード２０が位置する領域と、端子部１０Ｂが位置する領域が開口された第４レジスト層３０４をマスクとして、フッ酸系のウェットエッチング液を用いて、端子部１０Ｂとフォトダイオード２０とを露出させる。端子部１０Ｂはフッ酸系のウェットエッチング液に晒されるが、端子部１０Ｂは耐エッチング層２１１を備えているため導電金属層２１０は保護される。そして耐エッチング層２１１はこのウェットエッチング液に耐えることができ、接触抵抗の増加等の劣化は殆ど発生しない。ここまでの工程を終えた断面図を図７に示す。この工程を終えた後、第４レジスト層３０４を除去する工程を行う。
【００４５】
以上記載した条件を用いることで、第１の実施形態に述べた光電変換装置１００が形成される。この後、光電変換装置１００上にＩＴＯ（インジウム・錫・酸化物）電極等を形成する工程を行うことが好適となる。端子部１０Ｂでは耐エッチング層２１１により導電金属層２１０が保護されているため、エッチングによるダメージが少なく抑えられている。そのため、端子部１０ＢとＩＴＯとの間、あるいはＩＴＯを介しての図示せぬ外部回路との間との接触抵抗の増加、密着性の低下等の不良発生を抑制し、良好な接続特性を得ることが可能となる。
【００４６】
（第３の実施形態：耐エッチング層のエッチング耐性）
以下、耐エッチング層２１１に用いられるＴｉＮ、ＭｏまたはＣｒの耐エッチング性について行った試験結果について説明する。ここでは、最も厳しい条件となるフッ酸系のウェットエッチング液に対する耐エッチング性について評価した。ここで、耐エッチング層２１１に代えて参照用のサンプルとして、金属チタン（Ｔｉ）を用いたものと比較している。フッ酸系のウェットエッチング液としてはいわゆる緩衝フッ酸を用いている。図８（ａ）はＴｉ層を形成した後、フォトレジスト層で右半分を覆い、緩衝フッ酸に浸したもの、図８（ｂ）はＴｉＮ層を形成した後、フォトレジスト層で右半分を覆い、緩衝フッ酸に浸したものであり、緩衝フッ酸処理後、フォトレジストを剥がし、反射型電子顕微鏡（ＳＥＭ）により表面状態を観察したものである。
【００４７】
図８（ａ）に示すように、Ｔｉ層を形成したものでは、緩衝フッ酸処理によりＴｉ層はほぼ消滅し、さらにレジストで覆われた領域にまで緩衝フッ酸が侵入し、Ｔｉ層を侵食していることがわかる。
【００４８】
それに対して、ＴｉＮ層を形成したものでは、若干の荒れは見られるものの、ほぼ侵食されることなく持ちこたえていることがわかる。この現象は、ＭｏまたはＣｒを用いた場合でもほぼ同様の結果を示しており、ＴｉＮ、ＭｏまたはＣｒを主成分とするものを耐エッチング層２１１に用いることが好適であることがわかる。
【００４９】
ここでＡｌは、Ｍｏに対して比抵抗は２倍程度、Ｃｒに対しては４倍程度、ＴｉＮに対しては１０倍程度導電性が大きい。そのため、Ａｌを主成分とした導電金属層２１０を用い、耐エッチング層２１１で覆うことで、大きな段差を形成することなく低抵抗な配線構造を得ることが可能となる。特に、ＴｉＮを耐エッチング層２１１に用いた場合には、ＴｉＮの光反射率が他の金属よりも小さいため、レジスト層をパターニングするための露光工程でのハレーションが抑えられ、より精密なパターン形成が可能となる。
【符号の説明】
【００５０】
３ａ…走査線、３ｂ…定電位線、６ａ…データ線、１０…ＴＦＴ、１０Ｂ…端子部、１０Ｃ…第１接続部、１０ＣＨ…チャネル、１０Ｄ…ドレイン、１０Ｅ…ドレイン電極、１０Ｆ…第１接続開口部、１０Ｇ…ゲート電極、１０ＬＤＤ…電界緩和部、１０Ｓ…ソース、１０ａ…ＴＦＴ半導体部、１２ａ…定電位線、２０…フォトダイオード、２０ａ…フォトダイオード前駆体、３０…保持容量、４０…ＴＦＴ、４０Ｂ…接続電極部、４０Ｃ…第２接続部、４０ＣＨ…チャネル、４０Ｄ…ドレイン、４０Ｅ…ドレイン電極、４０Ｆ…第２接続開口部、４０ａ…ＴＦＴ半導体部、４０Ｇ…ゲート電極、４０ＬＤＤ…電界緩和部、４０Ｓ…ソース、５０…フォトセンサー、１００…光電変換装置、１０１…読み取り回路、１０２…走査線駆動回路、２０１…層間絶縁層、２０２…有機平坦化層、２０３…画素電極、２０３ａ…画素電極前駆体、２０４…Ｎ+層、２０５…Ｐ+層、２０６…Ｉ型半導体層、２０７…パッシベーション層、２０７ａ…パッシベーション層前駆体、２１０…導電金属層、２１１…耐エッチング層、２５０…基板、３０１…第１レジスト層、３０２…第２レジスト層、３０３…第３レジスト層、３０４…第４レジスト層。
【図１】
2010258193.tif 000003
【図２】
2010258193.tif 000004
【図３】
2010258193.tif 000005
【図４】
2010258193.tif 000006
【図５】
2010258193.tif 000007
【図６】
2010258193.tif 000008
【図７】
2010258193.tif 000009
【図８】
2010258193.tif 000010
【図９】
2010258193.tif 000011