(57)【要約】【課題】ＭＲＡＭに効果の高い磁気シールド手段を提供する。【解決手段】磁気ランダムアクセスメモリは、基板と、その基板の上方に形成された下部配線層と、その下部配線層の上方に形成された上部配線層と、下部配線層と上部配線層との間の第１高さに配置され、複数の孔が形成された磁気シールド層と、前記下部配線層と上部配線層との間に配置された磁気ランダムアクセスメモリ素子部とを備える。磁気ランダムアクセスメモリ素子部は、磁化が固定された磁化固定層と磁化が反転可能な磁化自由層とを備える複数の磁気ランダムアクセスメモリ素子と、複数の磁気ランダムアクセスメモリ素子の各々と下部配線層とを接続する下部接続部と、複数のランダムアクセスメモリ素子の各々と上部配線層とを接続する上部接続部とを備える。第１高さにおいて、複数の磁気ランダムアクセスメモリ素子はそれぞれ複数の孔の内部に配置される。磁気シールド層がメモリ素子の近くに配置されるため、高い磁気シールド効果が得られる。【選択図】図１Ａ
2010067643.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上方に形成された下部配線層と、
前記下部配線層の上方に形成された上部配線層と、
前記下部配線層と前記上部配線層との間の第１高さに配置され、複数の孔が形成された磁気シールド層と、
前記下部配線層と前記上部配線層との間に配置された複数の磁気ランダムアクセスメモリ素子部とを具備し、
前記複数の磁気ランダムアクセスメモリ素子部の各々は、
磁化が固定された磁化固定層と磁化が反転可能な磁化自由層とを具備する磁気ランダムアクセスメモリ素子と、
前記磁気ランダムアクセスメモリ素子と前記下部配線層とを接続する下部接続部と、
前記磁気ランダムアクセスメモリ素子と前記上部配線層とを接続する上部接続部とを備え、
前記第１高さにおいて、前記複数の磁気ランダムアクセスメモリ素子部はそれぞれ前記複数の孔の内部に配置される
磁気ランダムアクセスメモリ。
【請求項２】
請求項１に記載された磁気ランダムアクセスメモリであって、
前記磁気シールド層は導電性の材料によって形成され、
前記第１高さにおける前記複数のランダムアクセスメモリ素子部の各々と、対応する前記複数の孔の各々との間には絶縁体が配置されている
磁気ランダムアクセスメモリ。
【請求項３】
請求項１に記載された磁気ランダムアクセスメモリであって、
前記磁気シールド層は、ＮｉＦｅ、ＣｏＦｅＢ、ＦｅＳｉＡｌ、ＣｏＺｒからなる材料群のうちの少なくとも１つ、または前記材料群のうちの少なくとも１つに前記材料群に含まれない元素を添加した材料によって形成され、
前記第１高さにおける前記複数のランダムアクセスメモリ素子部の各々と、対応する前記複数の孔の各々との間には絶縁体が配置されている
磁気ランダムアクセスメモリ。
【請求項４】
請求項１に記載された磁気ランダムアクセスメモリであって、
前記磁気シールド層は絶縁体によって形成され、
前記複数の孔の各々の内側の輪郭は、前記第１高さにおける前記複数のランダムアクセスメモリ素子部の各々の外側の輪郭と同じである
磁気ランダムアクセスメモリ。
【請求項５】
請求項４に記載された磁気ランダムアクセスメモリであって、
前記磁気シールド層は、ＭｎＺｎフェライト及びＮｉＺｎフェライトからなる材料群のうちの少なくとも１つ、または前記材料群のうちの少なくとも１つに前記材料群に含まれない元素を添加した材料によって形成される
磁気ランダムアクセスメモリ。
【請求項６】
請求項１から５のいずれかに記載された磁気ランダムアクセスメモリであって、
前記第１高さは、前記上部接続部が配置されている高さの範囲内に設定される
磁気ランダムアクセスメモリ。
【請求項７】
請求項１から５のいずれかに記載された磁気ランダムアクセスメモリであって、
前記第１高さは、前記下部接続部が配置されている高さの範囲内に設定される
磁気ランダムアクセスメモリ。
【請求項８】
請求項７に記載された磁気ランダムアクセスメモリであって、
前記磁気シールド層の厚さは所定領域において他の領域よりも大きく、
積層方向に見たとき、前記所定領域の平面形状は前記磁化自由層の平面形状を含む円形である
磁気ランダムアクセスメモリ。
【請求項９】
請求項１から５のいずれかに記載された磁気ランダムアクセスメモリであって、
前記第１高さは、前記磁気ランダムアクセスメモリ素子が配置されている高さの範囲内に設定される
磁気ランダムアクセスメモリ。
【請求項１０】
請求項９に記載された磁気ランダムアクセスメモリであって、
前記磁気ランダムアクセスメモリ素子は形状磁気異方性を有し、
前記複数の孔の各々は、前記磁気ランダムアクセスメモリ素子の平面形状に沿った輪郭を有する
磁気ランダムアクセスメモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気ランダムアクセスメモリ（ＭＲＡＭ：Ｍａｇｎｅｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）に関する。
【背景技術】
【０００２】
磁気抵抗素子を有する磁気メモリセルを用いた磁気ランダムアクセスメモリ（以下「ＭＲＡＭ」ともいう）は、２つの磁性層の磁化ベクトルの方向が平行か反平行かにより、その間にある非磁性層の抵抗値が変化することを利用して情報を記憶するメモリ素子である。非磁性層が導電体であるものをＧＭＲ（Ｇｉａｎｔ  Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ）素子、絶縁体であるものをＴＭＲ（Ｔｕｎｎｅｌｉｎｇ  Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ）素子という。
【０００３】
２つの磁性層の磁化ベクトル方向は、互いに平行と反平行とのいずれかとなるように制御される。この制御のために、片側の磁性層の磁化ベクトル方向を反転させる必要がある。この反転を起こすために、以下の方法がある。
【０００４】
（１）外部磁界により磁性層の磁化ベクトル方向を反転させる。この方法では、素子の上下に金属配線が配置される。その金属配線に電流を流すことにより磁界を発生し、その磁界により磁性層の磁化ベクトル方向を反転させる。
【０００５】
（２）素子の上下にある金属配線ではなく、メモリ素子中の下部電極に電流を流すことで磁界を発生させる。この磁界により磁性層の磁化ベクトル方向を反転させる。
【０００６】
（３）スピン注入磁化反転効果を用いて磁性層の磁化ベクトル方向を反転させる。この方法では、金属配線に流す電流から発生する磁界を用いず、磁気抵抗素子に基板面と垂直方向の電流を流すことで磁性層の磁化ベクトル方向を反転させる。この方法では、反転電流は主として書き込み電流密度に比例するので、必要となる電流値はメモリセルの微細化に伴い減少をする。そのため、メモリの大容量化に適した方法である。
【０００７】
ＭＲＡＭのメモリ素子においては、外部磁界を加えることで情報を記録する磁化自由層の磁化が反転することが知られている。よって外乱磁界により容易に記録情報が書き変わる可能性がある。それを防ぐためにメモリ素子に磁気シールドを付加することが提案されている。この方法によりメモリ素子に加わる外乱磁界を減衰させ、誤書き込みを防ぐことが可能となる。
【０００８】
磁気シールドを配置する位置について様々な提案がなされている。例えば特許文献１によればメモリ素子チップをパッケージングしたものについて、その上下に磁気シールドを配置するものが提案されている。また特許文献２によればパッケージングに用いる樹脂の中に磁性粒子を分散させ、磁気シールドとしているものが提案されている。
【０００９】
磁気シールドを複数の場所に配置する方法も提案されている。特許文献３には、チップ全体を覆うシールド（チップシールド）だけではなく、補助シールドとしてアレイ単位のメモリ素子を覆う磁気シールド（アレイシールド）を配置することが開示されている。磁気シールドに覆われていない場所にあるメモリ素子は、覆われているメモリ素子に比べ外乱磁界が減衰されにくい。そのため、メモリアレイより大きい磁気シールドで覆うことが必要とされる。
【特許文献１】特開２００４−１９３２４６号公報
【特許文献２】特開２００３−１２４５３８号公報
【特許文献３】特開２００７−２７７５７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
磁気シールドとメモリ素子の位置については、メモリ素子の上面もしくは下面に磁気シールドを配置する場合、メモリ素子と磁気シールドの距離が大きく離れると磁気シールドの効果が低くなる。そのため、これらを近づけることが望まれる。
【課題を解決するための手段】
【００１１】
本発明による磁気ランダムアクセスメモリは、基板と、その基板の上方に形成された下部配線層と、その下部配線層の上方に形成された上部配線層と、下部配線層と上部配線層との間の第１高さに配置され、複数の孔が形成された磁気シールド層と、前記下部配線層と上部配線層との間に配置された複数の磁気ランダムアクセスメモリ素子部とを備える。複数の磁気ランダムアクセスメモリ素子部の各々は、磁化が固定された磁化固定層と磁化が反転可能な磁化自由層とを備える磁気ランダムアクセスメモリ素子と、磁気ランダムアクセスメモリ素子と下部配線層とを接続する下部接続部と、磁気ランダムアクセスメモリ素子と上部配線層とを接続する上部接続部とを備える。第１高さにおいて、磁気ランダムアクセスメモリ素子部は複数の孔の内部に配置される。
【発明の効果】
【００１２】
磁気シールドを磁気メモリに近い位置に配置することが可能となり、外乱磁界の減衰効果を高めることができる。
【発明を実施するための最良の形態】
【００１３】
図１Ａ、図１Ｂに本実施の形態に関わる素子構造を示す。メモリ素子の構造としては様々な構造が考えられるが、図１Ａ、図１Ｂには下部電極に流した電流が作る磁界により書き込みを行なうメモリ素子の場合について示す。図１Ａはメモリ素子の断面図である。図１Ｂは図１ＡのＡ−Ａ’破線位置を上から見た平面図であり、磁気シールド層の構成が示されている。
【００１４】
基板１９上に、下部配線層１５が形成される。下部配線層１５よりも上部に、上部配線層１７が形成される。下部配線層１５と上部配線層１７は、それぞれＭＯＳトランジスタ等の素子を有する回路に接続される。基板１９上の下部配線層１５と上部配線層１７との間の高さに、アレイ状に配置された複数の磁気ランダムアクセスメモリ素子部１０が形成される。磁気ランダムアクセスメモリ素子部１０は、メモリ素子（磁気ランダムアクセスメモリ素子）と、メモリ素子を下部配線層と上部配線層とにそれぞれ接続するコンタクトビア１４、１６とからなる。以下、これらの構成についてより詳細に説明する。
【００１５】
メモリ素子は上部電極１１、下部電極１２およびトンネルバリア１３から構成される。上部電極１１は磁化自由層１１１および上部導電層１１２から構成される。磁化自由層１１１はトンネルバリア１３と接している。下部電極１２は磁化固定層１２１および下部導電層１２２から構成される。磁化固定層１２１はトンネルバリア１３と接している。下部電極１２の下には下部コンタクトビア１４が接続される。下部コンタクトビア１４は、下部配線層１５などを通してトランジスタと電気的に接続されている。図１Ａにおいて、下部配線層１５の下にあるトランジスタ、複数の配線層およびコンタクトビアは図示が省略されている。上部電極１１中の上部導電層１１２と上部コンタクトビア１６が電気的に接続される。上部コンタクトビア１６と上部配線層１７が電気的に接続される。
【００１６】
メモリ素子にある値（０あるいは１）を書き込む場合は、駆動回路がトランジスタを制御することにより、下部配線層１５から下部コンタクトビア１４、下部電極１２、下部コンタクトビア１４、下部配線層１５への経路に電流を流す。下部電極１２に所定方向の電流が流れることにより、メモリ素子に２値のうちの一方の値が書き込まれる。トランジスタを制御してこの経路に逆方向の電流を流すことにより、メモリ素子に２値のうちの他方の値が書き込まれる。
【００１７】
メモリ素子に格納された情報を読み出す際には、駆動回路がトランジスタを制御することにより、下部配線層１５から下部コンタクトビア１４、下部電極１２、トンネルバリア１３、上部電極１１、上部コンタクトビア１６、上部配線層１７へ電流を流すことにより、トンネルバリア１３の抵抗値を検出する。検出された抵抗値に基づいて、磁化自由層１１１に書き込まれた情報を読み取ることができる。
【００１８】
磁化自由層１１１は強磁性層を含む。磁化自由層は、ＮｉＦｅ、ＣｏＦｅ、ＣｏＦｅＢなどの強磁性層の単層膜または積層膜、もしくは強磁性層と非磁性層の積層膜により形成される。
【００１９】
磁化固定層１２１は強磁性層を含み、その磁化は固定されている。トンネルバリア１３に接する層はＣｏＦｅ、ＣｏＦｅＢ、ＮｉＦｅからなる群のうちから選択される１以上の強磁性体によって形成される層である。磁化固定層１２１は、この強磁性層と、ＰｔＭｎ、ＩｒＭｎ、ＦｅＭｎ等の反強磁性層や、Ｒｕ等の非磁性層と積層されることにより形成されている。例えばＣｏＦｅＢ／Ｒｕ／ＣｏＦｅＢ／ＰｔＭｎのような積層構造となっている。
【００２０】
トンネルバリア１３は非磁性絶縁層であり、酸化マグネシウム（ＭｇＯ）、酸化アルミニウム（ＡｌＯ）、窒化アルミニウム（ＡｌＮ）などの材料を用いることにより形成される。
【００２１】
このような磁気ランダムアクセスメモリ素子部１０に、磁気シールド効果を有する膜である磁気シールド１８が形成される。図１Ａ、図１Ｂの例では、磁気ランダムアクセスメモリ素子部１０の積層構造のうち、メモリ素子と上部配線層１７とを接続する上部接続部である上部コンタクトビア１６が配置されている高さの層に磁気シールド１８が配置される。より詳しくは、磁気シールド１８はその厚さ方向の中心位置が上部コンタクトビア１６の厚さ方向の範囲内となる高さに配置される。
【００２２】
こうした磁気シールド１８を配置することにより、ＭＲＡＭのチップの外部で発生する磁界がメモリ素子、特に磁化自由層に及ぼす影響を防ぐことができる。ＭＲＡＭは様々な機器に搭載して使用される。機器の中にはモータや永久磁石が搭載されている場合がある。また偶然もしくは意図的にＭＲＡＭが永久磁石からの磁界に曝されている可能性もある。磁気シールド１８により、それらの磁界がＭＲＡＭ素子、特にその磁化自由層に直接加えられることを防ぐことができる。
【００２３】
磁気シールド１８は、導電性材料によって形成することができる。そのような材料として、ＮｉＦｅ、ＣｏＦｅＢ、ＦｅＳｉＡｌ、ＣｏＺｒからなる材料群のうちの少なくとも１つ、または前記材料群のうちの少なくとも１つに前記材料群に含まれない元素を添加した材料を採用することができる。このような磁気シールド１８の場合、磁気シールド１８が複数の上部コンタクトビア１６に接触していると、上部コンタクトビア１６間が電気的に接続し、メモリ素子が動作しなくなる。そのため、磁気シールド１８は上部コンタクトビア１６と電気的に接続しないように配置される。具体的には、磁気シールド１８に、複数の上部コンタクトビア１６の各々に対応する位置に、上部コンタクトビア１６よりひと回り大きい孔２１を開ける。その孔２１に絶縁膜２０を配置することで磁気シールド１８と上部コンタクトビア１６を絶縁することができる。
【００２４】
このような構成を有する磁気ランダムアクセスメモリは、フォトリソグラフィに代表される微細加工技術によって形成することが可能である。例えば磁気シールド１８を形成する磁気シールド層は、上面が平坦化された層間絶縁膜上にスパッタなどの薄膜形成技術によって形成される。その磁気シールド層上にフォトマスクを形成してエッチングを施すことにより孔２１が形成される。その後、絶縁膜を形成して孔２１を埋める。孔２１の位置に孔２１よりもひとまわり小さい孔を開け、上部コンタクトビアを形成する。このような工程により、磁気シールド１８と磁気ランダムアクセスメモリ素子部１０とがワンチップ上の同一の積層構造内に形成される。
【００２５】
また別の方法を用いた場合の実施形態を図２Ａ、図２Ｂに示す。図２Ａはメモリ素子の断面図である。図２Ｂは図２ＡのＢ−Ｂ’破線位置を上から見た平面図である。この実施形態では、磁気シールド２８は、メモリ素子と下部配線層１５とを接続する下部接続部である下部コンタクトビア１４が形成された高さに配置される。磁気シールド２８が導電性材料である場合、下部コンタクトビア１４間が電気的に接続するとメモリとして動作しなくなる。そのため、磁気シールド２８は下部コンタクトビア１４が電気的に接続しないように配置される。具体的には、磁気シールド２８に下部コンタクトビア１４よりひと回り大きい孔２２を開け、その間に絶縁膜２０を設けることで磁気シールド２８と下部コンタクトビア１４を絶縁することができる。
【００２６】
更に別の方法を用いた場合の実施形態を図３Ａ、図３Ｂに示す。図３Ａはメモリ素子の断面図である。図３Ｂは磁気シールド２８ａの配置を説明するための平面図である。この実施形態では図２Ａ、図２Ｂに示した実施形態に加えて、更に磁気シールド２８ａが配置される。磁気シールド２８ａは、磁気シールド２８の所定領域上に配置される。その結果、その所定領域において他の領域よりも厚さが大きい磁気シールド層が形成される。積層方向に見たとき、磁気シールド２８ａの平面形状は、メモリ素子（特に磁化自由層１１１）の平面形状を含み、望ましくはメモリ素子の平面形状よりも大きい。且つ磁気シールド２８ａの平面形状は磁気シールド２８の平面形状よりも小さい。磁気シールド２８ａの平面形状は例えば四角形でもよいが、最適には円形である。特に、その円形の中心は磁化自由層１１１の中心と一致することが望ましい。
【００２７】
磁気シールドは、サイズが小さい方がシールド効果が高い。磁気シールド２８に、更にサイズの小さい磁気シールド２８ａを追加することにより、磁気シールド効果を高めることができる。
【００２８】
この効果が得られる理由をより詳しく説明する。磁気シールド２８と磁気シールド２８ａは磁気的にカップリングしており、外乱磁界により同時に磁化が変化する。そのためこれらは一つの磁性体として考えて良い。サイズが小さい磁気シールド２８ａは形状異方性が大きいため透磁率が低い。そのため磁気シールド２８ａ単独では磁化が変化しにくく、結果的にシールド効率が低くなる。そこで形状異方性が小さく透磁率が高い磁気シールド２８と磁気的にカップリングさせることで磁気シールド２８ａの透磁率が上がり、磁気シールド効率を向上させることができる。
【００２９】
更に別の方法を用いた場合の実施形態を図４Ａ、図４Ｂに示す。図４Ａはメモリ素子の断面図である。図４Ｂは図４ＡのＣ−Ｃ’破線位置を上から見た平面図である。磁気シールド３８は、磁気ランダムアクセスメモリ素子の高さに配置することができる。図４Ａ、図４Ｂでは特に、磁気シールド３８は上部導電層１１２の高さに配置されている。この場合、上部導電層１１２間が電気的に接続するとメモリとして動作しなくなるため、磁気シールド３８は上部導電層１１２と電気的に接続しないように配置する。具体的には、上部導電層１１２のまわりに、あらかじめ絶縁膜２０を設け、そのあと磁気シールド３８を形成することで、磁気シールド３８と上部導電層１１２を絶縁することができる。また、上部コンタクトビア１６が無い場合や、上部コンタクトビア１６が上部導電層１１２と一体となっている構造の磁性メモリにおいても、上部導電層のまわりに、あらかじめ絶縁膜を設け、そのあと磁気シールドを形成することで磁気シールドと上部導電層を絶縁することができる。
【００３０】
この際、磁気シールド３８の孔２３の輪郭は、上部導電層１１２と相似形であることが望ましい。すなわち、孔２３と上部導電層１１２との間の隙間は一定であることが望ましい。図４Ｂでは、上部導電層１１２の平面形状として、磁化容易軸と磁化困難軸とを有する磁化自由層１１１の平面形状と同じオーバル形状が描かれている。このような形状に沿った孔２３を有する磁気シールド３８を形成することにより、高い磁気シールド効果が得られる。
【００３１】
これまでは磁気シールドに導電材料を用いた場合のプロセスについて説明したが、磁気シールドにＭｎＺｎフェライトやＮｉＺｎフェライトを用いる場合は、以下に述べる方法を用いることができる。こうした実施形態におけるメモリ素子を図５Ａ、図５Ｂに示す。図５Ａはメモリ素子の断面図である。図５Ｂは図５ＡのＤ−Ｄ’破線位置を上から見た平面図である。磁気シールド４８は、上部コンタクトビア１６が形成されている層に配置される。磁気シールド４８が絶縁材料である場合、上部コンタクトビア１６と磁気シールド４８が接していても、上部コンタクトビア１６間が電気的に接続しメモリ動作がしなくなることはない。よって磁気シールド４８に上部コンタクトビア１６よりひと回り大きい孔を開けて、それらの間に絶縁膜２０を設ける必要はない。図５Ａ、図５Ｂに示されるように、磁気シールド４８の孔の内側の輪郭は上部コンタクトビア１６の外側の輪郭と同一の平面形状でよい。このような構成は、より簡単な構成により形成することができる。また絶縁材料を用いた磁気シールドは、上部電極１１間あるいは下部コンタクトビア１４間に設けることもできる。この場合も、隙間は必要ない。
【００３２】
図１Ａ、図２Ａ、図３Ａ、図４Ａでは異なる高さに形成された磁気シールドについて説明した。このうち任意に２以上の高さに配置された複数の磁気シールド層を備えるメモリ素子を形成することによって更に磁気シールド効果を向上することも可能である。そのような組み合わせのうち任意の１以上の磁気シールド層を図５Ａ、図５Ｂで説明したメモリ素子やそれに接続したコンタクトビアと接する絶縁膜とすることも可能である。
【００３３】
また、以上ではメモリ素子の下部電極に電流を流すことによって磁界自由層の磁化ベクトルを反転するための磁界を発生する方式のＭＲＡＭについて説明したが、他の方式のＭＲＡＭについても同様に、メモリ素子が配置されている積層構造を形成する際に磁気シールド層を形成することにより、メモリ素子の近傍に磁気シールドを形成することができる。
【図面の簡単な説明】
【００３４】
【図１Ａ】図１Ａは、メモリ素子の断面図である。
【図１Ｂ】図１Ｂは、磁気シールドの平面図である。
【図２Ａ】図２Ａは、メモリ素子の断面図である。
【図２Ｂ】図２Ｂは、磁気シールドの平面図である。
【図３Ａ】図３Ａは、メモリ素子の断面図である。
【図３Ｂ】図３Ｂは、磁気シールドの平面図である。
【図４Ａ】図４Ａは、メモリ素子の断面図である。
【図４Ｂ】図４Ｂは、磁気シールドの平面図である。
【図５Ａ】図５Ａは、メモリ素子の断面図である。
【図５Ｂ】図５Ｂは、磁気シールドの平面図である。
【符号の説明】
【００３５】
１０  磁気ランダムアクセスメモリ素子部
１１  上部電極
１２  下部電極
１３  トンネルバリア
１４  下部コンタクトビア
１５  下部配線層
１６  上部コンタクトビア
１７  下部配線層
１８  磁気シールド
１９  基板
２０  絶縁膜
２８  磁気シールド
３８  磁気シールド
４８  磁気シールド
１１１  磁化自由層
１１２  上部導電層
１２１  磁化固定層
１２２  下部導電層
【図１Ａ】
2010067643.tif 000003
【図１Ｂ】
2010067643.tif 000004
【図２Ａ】
2010067643.tif 000005
【図２Ｂ】
2010067643.tif 000006
【図３Ａ】
2010067643.tif 000007
【図３Ｂ】
2010067643.tif 000008
【図４Ａ】
2010067643.tif 000009
【図４Ｂ】
2010067643.tif 000010
【図５Ａ】
2010067643.tif 000011
【図５Ｂ】
2010067643.tif 000012