(57)【要約】【課題】  寄生ダイオードを通る電流の抑制が行えて、バイパス用の高速ダイオード等は必要としなく、スイッチング動作に伴う逆向き電流による電力損失を低減できるスイッチング素子の損失低減回路を提供すること【解決手段】  トランスＴの１次側でハイサイド，ローサイドのスイッチング素子（ＭＯＳＦＥＴ・Ｓ１，Ｓ２）を縦列に接続して交互にオン・オフ動作させるブリッジ回路において、ＭＯＳＦＥＴのドレイン側の配線にカレントトランス（ＣＴ１，ＣＴ２）を配置し、出力側端子をゲート側へ接続させ、ドレインから流出する逆向き電流を検出する。ＭＯＳＦＥＴのゲート，ソースにはバイアス抵抗（Ｒ１，Ｒ２）を渡して接続する。逆向き電流があるとき、カレントトランスの検出信号によりゲート電位が上がってＭＯＳＦＥＴがターンオンする。逆向き電流（誘導電流）はオン抵抗を流通して速やかに消滅する。【選択図】  図１
2010220385.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング動作に伴う逆向き電流による損失を抑制するためのスイッチング素子の損失低減回路であって、前記スイッチング素子がＭＯＳＦＥＴであり、ハイサイドおよびローサイドのスイッチング素子を誘導性負荷へ接続して交互にオン・オフ動作させるブリッジ回路において、
前記ＭＯＳＦＥＴのドレインから流出する逆向き電流を検出するドレイン逆電流検出手段と、前記ドレイン逆電流検出手段から検出信号を受けて前記ＭＯＳＦＥＴをオン動作させるオン駆動手段とを備えることを特徴とするスイッチング素子の損失低減回路。
【請求項２】
前記ドレイン逆電流検出手段は、カレントトランスを備えて電流の検出を行う構成であることを特徴とする請求項１に記載のスイッチング素子の損失低減回路。
【請求項３】
前記ドレイン逆電流検出手段は、フォトカプラを備えて電流の検出を行う構成であることを特徴とする請求項１に記載のスイッチング素子の損失低減回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング動作に伴う逆向き電流による損失を抑制するためのスイッチング素子の損失低減回路に関するもので、より具体的には、ＭＯＳＦＥＴの寄生ダイオードを流れる電流の抑制を行う構成の改良に関する。
【背景技術】
【０００２】
よく知られるように、インバータやコンバータ等のスイッチング電源では、ＭＯＳＦＥＴをスイッチング素子に利用することが行われている。ＭＯＳＦＥＴは、電圧制御素子なので駆動電力が小さく、単一極性キャリアによる動作のためキャリア蓄積効果がなく高速スイッチングが行える等の特徴を有することから電力制御の用途に好まれている。
【０００３】
電力制御の用途では各種のスイッチング方式が知られているが、その一つに、ＭＯＳＦＥＴをハイサイドおよびローサイドに配置して交互にオン・オフ動作させるハーフブリッジ方式の構成がある。また、より高効率化するため、例えば特許文献１などに見られるように、トランスの１次側に誘導性素子Ｌ，容量性素子Ｃを備えて共振動作させるハーフブリッジ共振型の構成も採用が多い。
【０００４】
ハーフブリッジ方式など、ハイサイドおよびローサイドのＭＯＳＦＥＴを誘導性負荷（トランス）へ接続して交互にオン・オフ動作させるスイッチング動作では、ＭＯＳＦＥＴのターンオフ時にトランスの１次側で誘導起電力が誘起し、これによる誘導電流は他方のＭＯＳＦＥＴの寄生ダイオードを通じて流れる。このため、寄生ダイオードで電力損失が生じ、スイッチング動作に不整があると、当該寄生ダイオードの逆方向回復時間の影響によりハイサイド，ローサイドがともに導通状態になって過大電流が流れる問題を起こすことが知られている。対策には特許文献２や非特許文献１などに見られるように、ＭＯＳＦＥＴのドレイン側にショットキーダイオードを逆極性の直列に接続し、ショットキーダイオードは逆方向回復時間が短く高速動作が行える特徴があるため、寄生ダイオードに対して突き合わせに配置して寄生ダイオードの導通を阻止する動作を高速に行わせる構成にしている。そして、非特許文献１（図６−２８）にあるように、ＭＯＳＦＥＴ，ショットキーダイオードに対して並列に高速ダイオードを接続し、上記した誘導電流は高速ダイオードを通してバイパスする対策がよく行われている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−３１２５２２号公報
【特許文献２】特開２００６−３１１５９４号公報
【非特許文献】
【０００６】
【非特許文献１】長谷川彰著「改訂スイッチング・レギュレータ設計ノウハウ」                      ＣＱ出版社，２１５頁，図６−２８，１９９３年刊行
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、ショットキーダイオードは逆方向の漏れ電流が大きいという欠点がある。このため、ＭＯＳＦＥＴへ高速ダイオードを並列に接続して誘導電流をバイパスする構成を採っても、寄生ダイオードを通る電流成分がわずかながら生じてしまい、電力損失が発生する。また、誘導電流は高速ダイオードを通してバイパスするので当該高速ダイオードにおいて順方向の電圧降下が生じ、やはり電力損失が発生するといった課題を有する。
【課題を解決するための手段】
【０００８】
上記の課題を解決するため、本発明は、（１）スイッチング動作に伴う逆向き電流による損失を抑制するためのスイッチング素子の損失低減回路であって、スイッチング素子がＭＯＳＦＥＴであり、ハイサイドおよびローサイドのスイッチング素子を誘導性負荷へ接続して交互にオン・オフ動作させるブリッジ回路において、ＭＯＳＦＥＴのドレインから流出する逆向き電流を検出するドレイン逆電流検出手段と、ドレイン逆電流検出手段から検出信号を受けてＭＯＳＦＥＴをオン動作させるオン駆動手段とを備える構成にする。
【０００９】
（２）ドレイン逆電流検出手段は、カレントトランスを備えて電流の検出を行う構成とし、あるいは（３）フォトカプラを備えて電流の検出を行う構成にする。
【００１０】
係る構成にすることにより本発明では、ＭＯＳＦＥＴのドレインから流出する逆向き電流（誘導電流）はドレイン逆電流検出手段が検出し、その逆向き電流の検出があるときはオン駆動手段が当該ＭＯＳＦＥＴをオン動作させるので、誘導電流はＭＯＳＦＥＴのオン抵抗により流通させることができる。
【発明の効果】
【００１１】
本発明では、スイッチング素子（ＭＯＳＦＥＴ）のドレインから流出する逆向き電流（誘導電流）があるとき、当該ＭＯＳＦＥＴをオン動作させるので、誘導電流はＭＯＳＦＥＴのオン抵抗により流通させることができる。このため、寄生ダイオードを通る電流を抑制することができる。ＭＯＳＦＥＴのオン抵抗はきわめて小さく、誘導電流を速やかに消滅できる。これにより、スイッチング動作に伴う逆向き電流による電力損失を低減でき、従来の構成に設けたバイパス用の高速ダイオード等は必要としない。その結果、高効率を得ることができ、ＭＯＳＦＥＴの発熱を減らすことができる。
【図面の簡単な説明】
【００１２】
【図１】本発明に係るスイッチング素子の損失低減回路の好適な一実施の形態を示す回路図である。
【図２】ハーフブリッジのスイッチング動作を示し、ハーフブリッジの接続状態を（ａ）から（ｄ）まで順に１サイクルを示している。
【発明を実施するための形態】
【００１３】
図１は本発明の好適な一実施の形態を示している。同図に示す回路はスイッチング電源の要部であり、トランスＴを備えて、１次側に、２つのスイッチング素子Ｓ１，Ｓ２を配置してハーフブリッジとし、さらにインダクタＬｒ，コンデンサＣｒを配置して共振タンク素子とし、２次側には２つの整流ダイオードＤ１，Ｄ２および平滑コンデンサＣを配置し、ハーフブリッジ共振型コンバータの構成になっている。
【００１４】
スイッチング素子Ｓ１，Ｓ２はＭＯＳＦＥＴを用い、トランスＴの１次側でハイサイドとローサイドとの縦列に接続する。そして、各ゲートはそれぞれゲートドライバ１，２へ接続して２つの制御信号（ＰＷＭ１，ＰＷＭ２）により交互にスイッチング動作するようになっている。ハイサイド側（ＭＯＳＦＥＴ・Ｓ１）のドレインは電源Ｖ＋へ接続し、ローサイド側（ＭＯＳＦＥＴ・Ｓ２）のドレイン，ソース間にインダクタＬｒ，トランスＴの１次側，コンデンサＣｒを直列に接続して当該ソースは接地している。これにより、インダクタＬｒ，コンデンサＣｒが直列の共振タンク素子を構成し、さらにトランスＴの磁化インダクタンスがもう一つの共振周波数を生成することに機能し、いわゆるＬＬＣ共振型になっている。
【００１５】
トランスＴの２次側はセンタータップを有し、両端に整流ダイオードＤ１，Ｄ２をそれぞれ接続するとともに、それら整流ダイオードＤ１，Ｄ２の他端は共に接続して接地側とする。また、センタータップには平滑コンデンサＣを接地側と並列に渡して接続し、当該センタータップ側が直流出力を取り出す正極ラインになる。
【００１６】
ＭＯＳＦＥＴ・Ｓ１，Ｓ２は、ソース−ドレイン間に寄生ダイオードが存在する。すなわち、図中に点線で示す素子Ｄｐ１，Ｄｐ２が、それぞれの寄生ダイオードである。ＭＯＳＦＥＴ・Ｓ１，Ｓ２の各ゲートとゲートドライバ１，２との間にはゲート抵抗（Ｒｇ１１，Ｒｇ２１）とゲートダイオード（Ｄｇ１，Ｄｇ２）とを直列に設けている。さらにゲートダイオード（Ｄｇ１，Ｄｇ２）にはゲート抵抗（Ｒｇ１２，Ｒｇ２２）を並列に接続している。ゲートドライバ１，２が出力する制御信号ＰＷＭ１，ＰＷＭ２は、パルス幅変調（ＰＷＭ：Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）による駆動信号であり、制御信号ＰＷＭ１と制御信号ＰＷＭ２とは逆相の関係になる。
【００１７】
スイッチング素子Ｓ１，Ｓ２の損失低減回路は、カレントトランスＣＴ１，ＣＴ２とバイアス抵抗Ｒ１，Ｒ２とを備えて、ＭＯＳＦＥＴ・Ｓ１，Ｓ２のドレインから流出する逆向き電流を検出し、逆向き電流の検出があるとき、ＭＯＳＦＥＴ・Ｓ１，Ｓ２をオン動作させる構成になっている。
【００１８】
カレントトランスＣＴ１，ＣＴ２はＭＯＳＦＥＴ・Ｓ１，Ｓ２のドレイン側の配線に配置し、接地側端子はソース側へ接続し、出力側端子をゲート側へ接続させていて、ＭＯＳＦＥＴ・Ｓ１，Ｓ２のドレインから流出する逆向き電流を検出する動作を行い、ドレイン逆電流検出手段になっている。そして、バイアス抵抗Ｒ１，Ｒ２はＭＯＳＦＥＴ・Ｓ１，Ｓ２のゲート，ソースに渡して接続している。このため、カレントトランスＣＴ１，ＣＴ２が検出信号を出力すると、検出信号はバイアス抵抗Ｒ１，Ｒ２を通りゲート電位が上がってＭＯＳＦＥＴ・Ｓ１，Ｓ２がオン動作し、バイアス抵抗Ｒ１，Ｒ２はＭＯＳＦＥＴ・Ｓ１，Ｓ２をオン動作させるオン駆動手段になっている。
【００１９】
ドレイン逆電流検出手段は、カレントトランスを備えて電流の検出を行う構成には限らない。例えばフォトカプラを備えて電流の検出を行う構成にしてもよく、適宜に構成できる。
【００２０】
（スイッチング動作）
ハイサイドのＭＯＳＦＥＴ・Ｓ１とローサイドのＭＯＳＦＥＴ・Ｓ２は交互にオン・オフ動作し、交互の切り替え動作では両者が同時にオフする期間（デッドタイム）を設ける動作になっている。ＭＯＳＦＥＴ・Ｓ１がターンオンしてＭＯＳＦＥＴ・Ｓ２がオフ状態では図２（ａ）に示すように、電源Ｖ＋から電流がＭＯＳＦＥＴ・Ｓ１，インダクタＬｒ，トランスＴの１次側，コンデンサＣｒの経路で接地へ流れる。次に、ＭＯＳＦＥＴ・Ｓ１がターンオフしてＭＯＳＦＥＴ・Ｓ２がオフ状態のデッドタイム期間では図２（ｂ）に示すように、トランスＴの１次側で誘導起電力Ｖｉが誘起し、これによる誘導電流はコンデンサＣｒ，寄生ダイオードＤｐ２，インダクタＬｒの経路でトランスＴの１次側へ戻り流れるが、このとき、カレントトランスＣＴ２が誘導電流を検出するので、その検出信号によりゲート電位が上がってＭＯＳＦＥＴ・Ｓ２がターンオンする。このため、誘導電流はＭＯＳＦＥＴ・Ｓ２のオン抵抗を流通し、その結果、トランスＴが蓄えたエネルギの放出が速やかに完了する動作になる。誘導電流の消滅によりＭＯＳＦＥＴ・Ｓ２がオフ状態に戻る。
【００２１】
続いて、ＭＯＳＦＥＴ・Ｓ１がオフ状態でＭＯＳＦＥＴ・Ｓ２がターンオンすると図２（ｃ）に示すように、コンデンサＣｒの蓄積エネルギの放出が始まり電流はトランスＴの１次側，インダクタＬｒ，ＭＯＳＦＥＴ・Ｓ２（オン抵抗）の経路で接地へ流れる。そして、ＭＯＳＦＥＴ・Ｓ１がオフ状態でＭＯＳＦＥＴ・Ｓ２がターンオフするデッドタイム期間では図２（ｄ）に示すように、トランスＴの１次側で誘導起電力Ｖｉが誘起し、これによる誘導電流はインダクタＬｒ，寄生ダイオードＤｐ１の経路で電源Ｖ＋側へ流れ出すが、このとき、カレントトランスＣＴ１が誘導電流を検出するので、その検出信号によりゲート電位が上がってＭＯＳＦＥＴ・Ｓ１がターンオンする。このため、誘導電流はＭＯＳＦＥＴ・Ｓ１のオン抵抗を流通し、その結果、トランスＴが蓄えたエネルギの放出が速やかに完了する動作になる。誘導電流の消滅によりＭＯＳＦＥＴ・Ｓ１がオフ状態に戻る。
【００２２】
このように、ＭＯＳＦＥＴ・Ｓ１，Ｓ２のドレインから流出する逆向き電流（誘導電流）はドレイン逆電流検出手段が検出し、その逆向き電流の検出があるときはオン駆動手段が当該ＭＯＳＦＥＴ・Ｓ１，Ｓ２をオン動作させるので、誘導電流はＭＯＳＦＥＴ・Ｓ１，Ｓ２のオン抵抗により流通させることができる。このため、寄生ダイオードＤｐ１，Ｄｐ２を通る電流を抑制することができ、ＭＯＳＦＥＴ・Ｓ１，Ｓ２のオン抵抗はきわめて小さく、トランスＴが蓄えたエネルギの放出を速やかに完了できる。これにより、スイッチング動作に伴う逆向き電流による電力損失を低減でき、従来の構成に設けたバイパス用の高速ダイオード等は必要としない。
【００２３】
計算例を示すと、ＭＯＳＦＥＴ・Ｓ１，Ｓ２の特性はオン抵抗Ｒｏｎが０．３８［Ω］程度であり、誘導電流Ｉｓが例えばピーク値で２［Ａ］であるときは、電力損失Ｐｌｏｓｓは、
Ｐｌｏｓｓ ＝ Ｒｏｎ×Ｉｓ２ ＝ ０．３８×（２÷√３）２ ＝ ０．５１［Ｗ］
となる。従来の構成では寄生ダイオードＤｐ１，Ｄｐ２に流通するので、寄生ダイオードＤｐ１，Ｄｐ２の特性は順方向電圧Ｖｓｄが１．４［Ｖ］程度であり、このため誘導電流Ｉｓ＝２［Ａ］ピーク値では電力損失Ｐｌｏｓｓは、
Ｐｌｏｓｓ ＝ Ｖｓｄ×Ｉｓ ＝ １．４×２÷√３ ＝ １．６２［Ｗ］
となり、従来との差が１．１１［Ｗ］であることがわかる。すなわち、従来と比べて電力損失は約１／３以下に低減することができる。したがって本発明にあっては、電力損失を低減できることから高効率を得ることができ、ＭＯＳＦＥＴ（スイッチング素子Ｓ１，Ｓ２）の発熱を減らすことができる。その結果、当該素子へ組み付ける放熱器を小型化あるいは不要にすることができ、これにより装置の小型化がよりさらに行える。
【符号の説明】
【００２４】
１，２    ゲートドライバ
Ｃ    平滑コンデンサ
Ｃｒ    コンデンサ
ＣＴ１，ＣＴ２    カレントトランス
Ｄ１，Ｄ２    整流ダイオード
Ｄｇ１，Ｄｇ２    ゲートダイオード
Ｌｒ    インダクタ
Ｒ１，Ｒ２    バイアス抵抗
Ｒｇ１１，Ｒｇ１２，Ｒｇ２１，Ｒｇ２２    ゲート抵抗
Ｓ１，Ｓ２    スイッチング素子（ＭＯＳＦＥＴ）
Ｔ    トランス
Ｖｉ    誘導起電力
【図１】
2010220385.tif 000003
【図２】
2010220385.tif 000004