(57)【要約】【課題】大電流領域における順方向降下電圧ＶＦを低くすることが可能で、かつ、小電流領域における順方向降下電圧ＶＦをそれほど高くすることのないＰｉＮダイオードを提供する。【解決手段】ｎ−型エピタキシャル層１０と、ｎ−型エピタキシャル層１０の第１主面側に配置されるｐ−型半導体層１２と、ｎ−型エピタキシャル層１０の第２主面側に配置されるｎ＋型半導体基体１４とを備え、ｎ−型エピタキシャル層１０とｐ−型半導体層１２との接合部でｐｎ接合が形成されたＰｉＮダイオード１００において、ｐ−型半導体層１２の表面にｐ＋型の拡散層３４が形成されていることを特徴とするＰｉＮダイオード。【選択図】図１
2010171283.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の第１半導体層と、前記第１半導体層の第１主面側に配置され前記第１導電型とは反対の第２導電型不純物を含有する第２半導体層と、前記第１半導体層の第２主面側に配置され前記第１半導体層よりも高濃度の第１導電型不純物を含有する第３半導体層を備え、前記第１半導体層と前記第２半導体層との接合部でｐｎ接合が形成されたＰｉＮダイオードにおいて、
前記第２半導体層の表面に、第２半導体層よりも高濃度の第２導電型不純物を含有する拡散層が形成されていることを特徴とするＰｉＮダイオード。
【請求項２】
請求項１に記載のＰｉＮダイオードにおいて、
前記拡散層は、前記第２半導体層の表面において部分的に形成されていることを特徴とするＰｉＮダイオード。
【請求項３】
請求項２に記載のＰｉＮダイオードにおいて、
前記第２半導体層の表面の面積に対する、前記拡散層が形成されている面積の割合が７５％以下であることを特徴とするＰｉＮダイオード。
【請求項４】
請求項１〜３のいずれかに記載のＰｉＮダイオードにおいて、
前記拡散層は、前記第２半導体層の深さよりも１μｍ以上浅く形成されていることを特徴とするＰｉＮダイオード。
【請求項５】
請求項１〜４のいずれかに記載のＰｉＮダイオードにおいて、
前記第１半導体層における第１導電型不純物の不純物濃度が１×１０１５ｃｍ−３以下であることを特徴とするＰｉＮダイオード。
【請求項６】
請求項１〜５のいずれかに記載のＰｉＮダイオードにおいて、
前記第２半導体層における第２導電型不純物の不純物濃度が１×１０１７ｃｍ−３以下であることを特徴とするＰｉＮダイオード。
【請求項７】
請求項１〜６のいずれかに記載のＰｉＮダイオードにおいて、
前記拡散層における第２導電型不純物の不純物濃度が１×１０１９ｃｍ−３以上であることを特徴とするＰｉＮダイオード。
【請求項８】
請求項１〜７のいずれかに記載のＰｉＮダイオードにおいて、
メサ型構造を有することを特徴とするＰｉＮダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰｉＮダイオードに関する。
【背景技術】
【０００２】
ＰｉＮダイードは、高速動作可能で低損失なダイオードとして知られている（例えば、特許文献１参照。）。図９は、従来のＰｉＮダイオード９００の断面図である。
【０００３】
従来のＰｉＮダイオード９００は、図９に示すように、ｎ＋型半導体基体９１４と、ｎ＋型半導体基体９１４の第１主面側に配置されたｎ−型エピタキシャル層９１０と、ｎ−型エピタキシャル層９１０の第１主面側に配置されたｐ−型半導体層９１２とを備え、ｎ−型エピタキシャル層９１０とｐ−型半導体層９１２との接合部でｐｎ接合が形成されたダイオードである。ｎ＋型半導体基体９１４におけるｎ型不純物の濃度は、例えば１×１０１９ｃｍ−３であり、ｎ−型エピタキシャル層９１０におけるｎ型不純物の濃度は、例えば１×１０１４ｃｍ−３であり、ｐ−型半導体層９１２におけるｐ型不純物の濃度は、例えば１×１０１６ｃｍ−３である。
【０００４】
【特許文献１】特開平６−３１４８０１号公報 (図１)
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、ダイオードの技術分野においては、大電流領域における順方向降下電圧ＶＦを低くしたいという要求があり、ＰｉＮダイオードの場合も例外ではない。大電流領域における順方向降下電圧ＶＦを低くできると、低い電圧で大電流を流せることから、順方向サージ耐量が大きくできるからである。
【０００６】
そこで、従来のＰｉＮダイオード９００において、大電流領域における順方向降下電圧ＶＦを低くするためには、ｐ−型半導体層９１２におけるｐ型不純物の濃度を高くすることが考えられる。図１０は、そのような構造を有する従来のＰｉＮダイオード９０２の断面図である。従来のＰｉＮダイオード９０２によれば、大電流領域においてもホールの注入量が確保されるため、ｎ−型エピタキシャル層９１０において十分に伝導度変調が起こるようになり、その結果、大電流領域における順方向降下電圧ＶＦを低くすることが可能となる。
【０００７】
しかしながら、従来のＰｉＮダイオード９０２においては、ｐｎ接合におけるビルトインポテンシャルが高くなるため、小電流領域における順方向降下電圧ＶＦがかえって高くなってしまうという問題がある。
【０００８】
その一方において、従来のＰｉＮダイオード９００の場合のように、ｐ−型半導体層９１２におけるｐ型不純物の濃度を低くしたままだと、小電流領域における順方向降下電圧は低くなるものの、大電流領域においてはホールの注入量が不足するためにｎ−型エピタキシャル層９１０における伝導度変調が十分に起こらなくなり、大電流領域における順方向降下電圧ＶＦが高くなってしまうという問題がある。
【０００９】
そこで、本発明は、このような問題を解決するためになされたもので、大電流領域における順方向降下電圧ＶＦを低くすることが可能で、かつ、小電流領域における順方向降下電圧ＶＦをそれほど高くすることのないＰｉＮダイオードを提供することを目的とする。
【課題を解決するための手段】
【００１０】
（１）本発明の半導体装置のＰｉＮダイオードは、第１導電型の第１半導体層と、前記第１半導体層の第１主面側に配置され前記第１導電型とは反対の第２導電型不純物を含有する第２半導体層と、前記第１半導体層の第２主面側に配置され前記第１半導体層よりも高濃度の第１導電型不純物を含有する第３半導体層を備え、前記第１半導体層と前記第２半導体層との接合部でｐｎ接合が形成されたＰｉＮダイオードにおいて、前記第２半導体層の表面に、第２半導体層よりも高濃度の第２導電型不純物を含有する拡散層が形成されていることを特徴とする。
【００１１】
このため、本発明のＰｉＮダイオードによれば、第２半導体層の表面に、第２半導体層よりも高濃度の第２導電型不純物を含有する拡散層を形成することとしたため、大電流領域においても少数キャリアの注入量を確保して第１半導体層における伝導度変調を起こり易くすることで、大電流領域における順方向降下電圧ＶＦを低くすることができる。また、本発明のＰｉＮダイオードによれば、第２半導体層における第２導電型不純物自体の濃度を高くするのでなく、第２半導体層の表面に上記した拡散層を形成することとしたため、ｐｎ接合におけるビルトインポテンシャルを高くすることが抑制され、小電流領域における順方向降下電圧ＶＦをそれほど高くすることもない。その結果、本発明のＰｉＮダイオードは、大電流領域における順方向降下電圧ＶＦを低くすることが可能で、かつ、小電流領域における順方向降下電圧ＶＦをそれほど高くすることのないＰｉＮダイオードとなる。
【００１２】
なお、この明細書において、第１主面とは、第２半導体層が存在する側の主面であり、第２主面とは、第３半導体層が存在する側の主面をいう。
【００１３】
（２）本発明のＰｉＮダイオードにおいては、前記拡散層は、前記第２半導体層の表面において部分的に形成されていることが好ましい。
【００１４】
このような構成とすることにより、拡散層を形成することに起因してｐｎ接合におけるビルトインポテンシャルを高くすることがさらに抑制され、小電流領域における順方向降下電圧ＶＦを十分に低い値にすることができる。
【００１５】
（３）本発明のダイオードにおいては、前記第２半導体層の表面の面積に対する、前記拡散層が形成されている面積の割合が７５％以下であることが好ましい。
【００１６】
このような構成とすることにより、後述する図８からも明らかなように、小電流領域における順方向降下電圧ＶＦを十分低い値にすることができる。
【００１７】
この観点から言えば、前記第２半導体層の表面の面積に対する、前記拡散層が形成されている面積の割合が６６％以下であることがより好ましい。
【００１８】
（４）本発明のＰｉＮダイオードにおいては、前記拡散層は、前記第２半導体層の深さよりも１μｍ以上浅く形成されていることが好ましい。
【００１９】
このような構成とすることにより、拡散層を形成することに起因してｐｎ接合におけるビルトインポテンシャルを高くすることがさらに抑制され、小電流領域における順方向降下電圧ＶＦを十分に低い値にすることができる。
【００２０】
（５）本発明のＰｉＮダイオードにおいては、前記第１半導体層における第１導電型不純物の不純物濃度が１×１０１５ｃｍ−３以下であることが好ましい。
【００２１】
このように第１半導体層が低濃度の第１導電型不純物を含有するものである場合に、本発明の効果が特に顕著となる。
【００２２】
（６）本発明のＰｉＮダイオードにおいては、前記第２半導体層における第２導電型不純物の不純物濃度が１×１０１７ｃｍ−３以下であることが好ましい。
【００２３】
このように第２半導体層が低濃度の第２導電型不純物を含有するものである場合に、本発明の効果が特に顕著となる。
【００２４】
（７）本発明のＰｉＮダイオードにおいては、前記拡散層における第２導電型不純物の不純物濃度が１×１０１９ｃｍ−３以上であることが好ましい。
【００２５】
このように拡散層が高濃度の第２導電型不純物を含有するものである場合に、本発明の効果が特に顕著となる。
【００２６】
（８）本発明のＰｉＮダイオードにおいては、メサ型構造を有することが好ましい。
【００２７】
このような構成とすることにより、順方向サージ耐量の高いＰｉＮダイオードとなる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明のＰｉＮダイオードについて、図に示す実施の形態に基づいて説明する。
【００２９】
[実施形態１]
１．実施形態１に係るＰｉＮダイオード１００の構成
図１は、実施形態１に係るＰｉＮダイオード１００を説明するために示す図である。図１（ａ）はＰｉＮダイオード１００の断面図であり、図１（ｂ）はＰｉＮダイオード１００における深さ方向に沿った不純物濃度を示す図である。
図２は、実施形態１に係るＰｉＮダイオード１００の平面図である。但し、図２においては、電極３０の図示を省略している。
【００３０】
実施形態１に係るＰｉＮダイオード１００は、図１（ａ）に示すように、ｎ−型エピタキシャル層（第１半導体層）１０と、ｎ−型エピタキシャル層１０の第１主面側に配置されるｐ−型半導体層（第２半導体層）１２と、ｎ−型エピタキシャル層１０の第２主面側に配置されるｎ＋型半導体基体（第３半導体層）１４を備え、ｎ−型エピタキシャル層１０とｐ−型半導体層１２との接合部でｐｎ接合が形成されたＰｉＮダイオードである。そして、ｐ−型半導体層１２の表面に、ｐ−型半導体層１２よりも高濃度のｐ型不純物を含有するｐ＋型拡散層３４が形成されている。
【００３１】
実施形態１に係るＰｉＮダイオード１００は、メサ構造を有する。すなわち、実施形態１に係るＰｉＮダイオード１００においては、ｐ−型半導体層１２における第１主面側からｎ＋型半導体基体１４に達する深さの溝１８を形成することによりｐ−型半導体層１２がメサ状に分離されている。
【００３２】
ｎ−型エピタキシャル層１０の厚さは、例えば６０μｍであり、ｐ−型半導体層１２の深さは、例えば６μｍであり、ｐ＋型拡散層３４の深さは、例えば、２μｍであり、ｎ＋型半導体基体１４の厚さは、例えば２３０μｍである（図１（ｂ）参照。）。
【００３３】
従って、実施形態１に係るＰｉＮダイオード１００においては、ｐ＋型拡散層３４は、ｐ−型半導体層１２の深さよりも４μｍ浅く形成されている。
【００３４】
また、ｎ−型エピタキシャル層１０におけるｎ型不純物の濃度は、例えば１×１０１４ｃｍ−３であり、ｐ−型半導体層１２の表面におけるｐ型不純物の濃度は、例えば３×１０１６ｃｍ−３であり、ｐ＋型拡散層３４の表面におけるｐ型不純物の濃度は、例えば１×１０２０ｃｍ−３であり、ｎ＋型半導体基体１４におけるｎ型不純物の濃度は、例えば１×１０１９ｃｍ−３である。
【００３５】
実施形態１に係るＰｉＮダイオード１００においては、図２に示すように、ｐ＋型拡散層３４は、ｐ−型半導体層１２の表面において部分的に（ストライプ状に）形成されている。そして、ｐ−型半導体層１２の表面の面積に対する、ｐ＋型拡散層３４が形成されている面積の割合が６６％に設定されている。
【００３６】
２．実施形態１に係るＰｉＮダイオード１００の製造方法
図３及び図４は，実施形態１におけるＰｉＮダイオードの製造方法を説明するために示す図である。図３（ａ）〜図３（ｄ）及び図４（ａ）〜図４（ｄ）は各工程図である。
【００３７】
実施形態１に係るＰｉＮダイオード１００は、図３及び図４に示すように、以下の工程をこの順序で含むＰｉＮダイオードの製造方法により製造することができる。以下、各工程を順次説明する。
【００３８】
（１）半導体基体準備工程
まず、ｎ−型エピタキシャル層１０と、ｎ−型エピタキシャル層１０の第１主面側に配置されるｐ−型半導体層１２と、ｎ−型エピタキシャル層１０の第２主面側に配置されるｎ＋型半導体基体１４とを備え、ｎ−型エピタキシャル層１０とｐ−型半導体層１２との接合部でｐｎ接合が形成された半導体基体を準備する（図３（ａ）参照。）。
【００３９】
ｎ−型エピタキシャル層１０の厚さは、例えば６０μｍであり、ｐ−型半導体層１２の深さは、例えば６μｍであり、ｎ＋型半導体基体１４の厚さは、例えば２３０μｍである。また、ｎ−型エピタキシャル層１０におけるｎ型不純物の濃度は、例えば１×１０１４ｃｍ−３であり、ｐ−型半導体層１２の表面におけるｐ型不純物の濃度は、例えば３×１０１６ｃｍ−３であり、ｎ＋型半導体基体１４におけるｎ型不純物の濃度は、例えば１×１０１９ｃｍ−３である（図１（ｂ）参照。）。
【００４０】
（２）ｐ＋型拡散層形成工程
次に、ｐ−型半導体層１２の表面からｐ型不純物ガス（例えばＢＣｌ３）を部分的にデポジションし、その後所定の熱処理を行って、ｐ−型半導体層１２の表面に部分的にｐ＋型拡散層３４を形成する（図３（ｂ）参照。）。ｐ＋型拡散層３４を形成した後、ｐ−型半導体層１２の表面に薄い酸化膜１６を形成しておく（図３（ｃ）参照。）。
【００４１】
（３）溝形成工程
次に、図示しないマスクを用いて、半導体基体における第１主面側からｎ＋型半導体基体１４に達する深さの溝１８を形成する（図３（ｄ）参照。）。溝１８の幅は例えば３００μｍであり、溝１８の深さは例えば７０μｍである。溝形成は、例えばエッチングにより行う。エッチング液としては、フッ酸、硝酸及び酢酸の混合液（例えば、ＨＦ：ＨＮＯ３：ＣＨ３ＣＯＯＨ＝１：４：１。）を用いる。
【００４２】
（４）パッシベーション層形成工程
次に、溝１８の内部にパッシベーション層２８を形成する（図４（ａ）参照。）。この工程は、電気泳動法を用いてガラス材料を電着し、焼成することにより行う。
【００４３】
（５）電極形成工程
次に、ｐ−型半導体層１２の第１主面側の表面に形成されていた酸化膜１６をエッチングにより除去した後（図４（ｂ）参照。）、ｐ−型半導体層１２の第１主面側及びｎ＋型半導体基体１４の第２主面側にそれぞれに、アルミニウム膜及びニッケル膜等の積層膜からなる電極３０並びにチタン膜、ニッケル膜及び銀膜の積層膜からなる電極３２を形成する（図４（ｃ）参照。）。
【００４４】
（６）半導体基体分断工程
次に、ダイシングソーを用いて、図示しないダイシングラインに沿ってダイシングすることによりウェハを複数のＰｉＮダイオード１００に分断する（図４（ｄ）参照。）。
【００４５】
上記のような工程を経て、実施形態１に係るＰｉＮダイオード１００を製造することができる。
【００４６】
３．実施形態１に係るＰｉＮダイオード１００の効果
【００４７】
以上のようにして製造された実施形態１に係るＰｉＮダイオード１００によれば、ｐ−型半導体層１２の表面に、ｐ＋型拡散層３４を形成することとしたため、大電流領域においても少数キャリア（この場合ホール）の注入量を確保してｎ−型エピタキシャル層１０における伝導度変調を起こり易くするこことで、大電流領域における順方向降下電圧ＶＦを低くすることができる。また、実施形態１に係るＰｉＮダイオード１００によれば、ｐ−型半導体層１２におけるｐ型不純物自体の濃度を高くするのでなく、ｐ−型半導体層１２の表面に上記したｐ＋型拡散層３４を形成することとしたため、ｐ＋型拡散層３４を形成することに起因してｐｎ接合におけるビルトインポテンシャルを高くすることが抑制され、小電流領域における順方向降下電圧ＶＦをそれほど高くすることもない。その結果、実施形態１に係るＰｉＮダイオード１００は、大電流領域における順方向降下電圧ＶＦを低くすることが可能で、かつ、小電流領域における順方向降下電圧ＶＦをそれほど高くすることのないＰｉＮダイオードとなる。
【００４８】
また、実施形態１に係るＰｉＮダイオード１００によれば、ｐ＋型拡散層３４は、ｐ−型半導体層１２の表面において部分的に形成されているため、ｐ＋型拡散層３４を形成することに起因してｐｎ接合におけるビルトインポテンシャルを高くすることがさらに抑制され、小電流領域における順方向降下電圧ＶＦを十分に低い値にすることができる。
【００４９】
また、実施形態１に係るＰｉＮダイオード１００によれば、ｐ−型半導体層１２の表面の面積に対する、ｐ＋型拡散層３４が形成されている面積の割合が７５％以下であるため、後述する図８からも明らかなように、小電流領域における順方向降下電圧ＶＦを十分に低い値にすることができる。
【００５０】
また、実施形態１に係るＰｉＮダイオード１００によれば、ｐ＋型拡散層３４は、ｐ−型半導体層１２の深さよりも１μｍ以上浅く形成されているため、ｐ＋型拡散層３４を形成することに起因してｐｎ接合におけるビルトインポテンシャルを高くすることがさらに抑制され、小電流領域における順方向降下電圧ＶＦを十分に低い値にすることができる。
【００５１】
また、実施形態１に係るＰｉＮダイオード１００によれば、ｎ−型エピタキシャル層１０におけるｎ型不純物の不純物濃度が１×１０１５ｃｍ−３以下であり、ｐ−型半導体層１２におけるｐ型不純物の不純物濃度が１×１０１７ｃｍ−３以下であり、さらには、ｐ＋型拡散層３４におけるｐ型不純物の不純物濃度が１×１０１９ｃｍ−３以上であるため、実施形態１の効果が特に顕著となる。
【００５２】
[実施形態２]
図５は、実施形態２に係るＰｉＮダイオード１０２の平面図である。
実施形態２に係るＰｉＮダイオード１０２は、基本的には実施形態１に係るＰｉＮダイオード１００と同様の構成を有するが、ｐ＋型拡散層３４の形成パターンが実施形態１に係る半導体装置の製造方法の場合とは異なる。すなわち、実施形態２に係るＰｉＮダイオード１０２においては、図５に示すように、ｐ−型半導体層１２の表面に島状にｐ＋型拡散層３４が形成されている。
【００５３】
このように、実施形態２に係るＰｉＮダイオード１０２は、ｐ＋型拡散層３４の形成パターンが実施形態１に係るＰｉＮダイオード１００の場合とは異なるが、実施形態１に係るＰｉＮダイオード１００の場合と同様に、ｐ−型半導体層１２の表面にｐ＋型拡散層３４が形成されているため、大電流領域における順方向降下電圧ＶＦを低くすることが可能で、かつ、小電流領域における順方向降下電圧ＶＦをそれほど高くすることのないＰｉＮダイオードとなる。
【００５４】
なお、実施形態２に係るＰｉＮダイオード１０２は、ｐ＋型拡散層３４の形成パターン以外の点では実施形態１に係るＰｉＮダイオード１００の場合と同様の工程を有するため、実施形態１に係るＰｉＮダイオード１００が有する効果のうち該当する効果を有する。
【００５５】
[試験例]
以下、試験例により本発明をさらに具体的に説明する。
【００５６】
本試験例は、本発明のＰｉＮダイオードが、大電流領域における順方向降下電圧ＶＦを低くすることが可能で、かつ、小電流領域における順方向降下電圧ＶＦをそれほど高くすることのないＰｉＮダイオードであることを明らかにするための試験例である。試験は、試験例１〜６及び比較例１〜２について、各電流領域における順方向降下電圧ＶＦをシミュレーションにより求めることにより行った。
【００５７】
１．試験例１〜６
基本的には、実施形態１に係るＰｉＮダイオード１００と同様の構造を有するＰｉＮダイオードを試験例１〜６のＰｉＮダイオードとした。但し、試験例１においては、ｐ−型半導体層１２の表面の面積に対する、ｐ＋型拡散層３４が形成されている面積の割合を２５％とした。また、試験例２においては、ｐ−型半導体層１２の表面の面積に対する、ｐ＋型拡散層３４が形成されている面積の割合を５０％とした。また、試験例３においては、ｐ−型半導体層１２の表面の面積に対する、ｐ＋型拡散層３４が形成されている面積の割合を６６％とした。また、試験例４においては、ｐ−型半導体層１２の表面の面積に対する、ｐ＋型拡散層３４が形成されている面積の割合を７５％とした。また、試験例５においては、ｐ−型半導体層１２の表面の面積に対する、ｐ＋型拡散層３４が形成されている面積の割合を９０％とした。また、試験例６においては、ｐ−型半導体層１２の表面の面積に対する、ｐ＋型拡散層３４が形成されている面積の割合を１００％とした。
【００５８】
２．比較例１〜２
図６は、比較例１のＰｉＮダイオード１００ａを説明するために示す図である。図６（ａ）はＰｉＮダイオード１００ａの断面図であり、図６（ｂ）はＰｉＮダイオード１００ａにおける深さ方向に沿った不純物濃度を示す図である。
図７は、比較例２のＰｉＮダイオード１００ｂを説明するために示す図である。図７（ａ）はＰｉＮダイオード１００ｂの断面図であり、図７（ｂ）はＰｉＮダイオード１００ｂにおける深さ方向に沿った不純物濃度を示す図である。
【００５９】
実施形態１に係るＰｉＮダイオード１００からｐ＋型拡散層３４を取り除いた構造を有するＰｉＮダイオードを比較例１のＰｉＮダイオード１００ａとした（図６参照。）。また、比較例１のＰｉＮダイオード１００ａにおけるｐ−型半導体層１２の部分をｐ＋型半導体層１２ａに代えた構造を有するＰｉＮダイオードを比較例２のＰｉＮダイオード１００ｂとした（図７参照。）。但し、比較例２のＰｉＮダイオード１００ｂにおいては、ｐ＋型半導体層１２ａの深さを３０μｍとしている。比較例１のＰｉＮダイオード１００ａにおいては、ｐ−型半導体層１２の表面における不純物濃度は３×１０１６ｃｍ−３である。比較例２のＰｉＮダイオード１００ｂにおいては、ｐ＋型半導体層１２ａの表面における不純物濃度は１×１０２０ｃｍ−３である。
【００６０】
図８は、試験例１〜６及び比較例１〜２における順方向降下電圧ＶＦを示す図である。
図８から明らかなように、試験例１〜６のＰｉＮダイオードはいずれも、比較例１のＰｉＮダイオード１００ａ及び比較例２のＰｉＮダイオード１００ｂのいずれのＰｉＮダイオードよりも、大電流領域における順方向降下電圧ＶＦが低くなっている。例えば、順方向電流ＪＦが３０００Ａ／ｃｍ２のとき、順方向降下電圧ＶＦが比較例１より０．３５〜０．５５Ｖ程度低くなっており、比較例２より０．１５〜０．３５Ｖ程度低くなっている。また、試験例１〜６のＰｉＮダイオードはいずれも、比較例１のＰｉＮダイオード１００ｂの場合ほどではないものの、比較例２のＰｉＮダイオード１００ｂよりも、小電流領域における順方向降下電圧ＶＦが低くなっている。例えば、電流密度ＪＦが１０Ａ／ｃｍ２のとき、順方向降下電圧ＶＦが０．０１〜０．１Ｖ程度低くなっている。
【００６１】
また、図８からは、ｐ−型半導体層１２の表面の面積に対する、ｐ＋型拡散層３４が形成されている面積の割合が小さいほど、小電流領域における順方向降下電圧ＶＦが低くなる傾向が明らかとなり、また、ｐ＋型拡散層３４が形成されている面積の割合が７５％以下の場合に、小電流領域における順方向降下電圧ＶＦが顕著に低くなることも明らかとなった。
【００６２】
以上のことから、本発明のＰｉＮダイオードは、電流領域における順方向降下電圧ＶＦを低くすることが可能で、かつ、小電流領域における順方向降下電圧ＶＦをそれほど高くすることのないＰｉＮダイオードであることが明らかとなった。
【００６３】
以上、本発明のＰｉＮダイオードを上記の各実施形態に基づいて説明したが、本発明は上記の各実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
【００６４】
（１)上記各実施形態においては、第１導電型をｎ型とし、第２導電型をｐ型として説明したが、本発明はこれに限定されるものではなく、第１導電型をｐ型とし、第２導電型をｎ型としてもよい。
【００６５】
（２）上記各実施形態においては、メサ型構造を有するＰｉＮダイオードを例によって本発明を説明したが、本発明はこれに限定されるものではない。例えば、プレーナ構造を有するＰｉＮダイオードに本発明を適用することができる。
【図面の簡単な説明】
【００６６】
【図１】実施形態１に係るＰｉＮダイオード１００を説明するために示す図である。
【図２】実施形態１に係るＰｉＮダイオード１００の平面図である。
【図３】実施形態１におけるＰｉＮダイオードの製造方法を説明するために示す図である。
【図４】実施形態１におけるＰｉＮダイオードの製造方法を説明するために示す図である。
【図５】実施形態２に係るＰｉＮダイオード１０２の平面図である。
【図６】比較例１のＰｉＮダイオード１００ａを説明するために示す図である。
【図７】比較例２のＰｉＮダイオード１００ｂを説明するために示す図である。
【図８】試験例１〜６及び比較例１〜２における順方向降下電圧ＶＦを示す図である。
【図９】従来のＰｉＮダイオード９００の断面図である。
【図１０】従来のＰｉＮダイオード９０２の断面図である。
【符号の説明】
【００６７】
１０，９１０…ｎ−型エピタキシャル層、１２，９１２…ｐ−型半導体層、１２ａ，９１２ａ…ｐ＋型半導体層、１４，９１４…ｎ＋型半導体基体、１６…酸化膜、１８，９１８…溝、２８，９２８…パッシベーション層、３０，３２，９３０，９３２…電極、３４…ｐ＋型拡散層、１００，１００ａ，１００ｂ，１０２，９００，９０２…ＰｉＮダイオード
【図１】
2010171283.tif 000003
【図２】
2010171283.tif 000004
【図３】
2010171283.tif 000005
【図４】
2010171283.tif 000006
【図５】
2010171283.tif 000007
【図６】
2010171283.tif 000008
【図７】
2010171283.tif 000009
【図８】
2010171283.tif 000010
【図９】
2010171283.tif 000011
【図１０】
2010171283.tif 000012