(57)【要約】【課題】従来よりもリアクトルを小型化することが可能であり、かつ出力電圧のリップルを小さくすることが出来る昇圧コンバータを提供することを目的とする。【解決手段】昇圧コンバータは、スイッチング素子を備えるスイッチングアームを２つ以上有し、前記スイッチング素子のスイッチングによって入力された直流電圧を交流電圧に変換するフルブリッジ回路と、前記フルブリッジ回路が生成した交流電圧に基づいて、前記直流電圧よりも高い電圧に昇圧する倍電圧回路と、前記フルブリッジ回路の前記スイッチング素子のスイッチングを制御する制御部とを、具備する。【選択図】図１
2010220308.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子を備えるスイッチングアームを２つ以上有し、前記スイッチング素子のスイッチングによって入力された直流電圧を交流電圧に変換するフルブリッジ回路と、
前記フルブリッジ回路が生成した交流電圧に基づいて、前記直流電圧よりも高い電圧に昇圧する倍電圧回路と、
前記フルブリッジ回路の前記スイッチング素子のスイッチングを制御する制御部とを、
具備することを特徴とする昇圧コンバータ
【請求項２】
前記倍電圧回路は、コッククロフト・ウォルトン回路であることを特徴とする請求項１に記載の昇圧コンバータ。
【請求項３】
前記制御部は、前記フルブリッジ回路の前記スイッチング素子のＯＮデューティを変化させることによって、昇圧率を変化させることを特徴とする請求項１または２に記載の昇圧コンバータ。
【請求項４】
前記制御部は、前記フルブリッジ回路をチョッピング制御することによって、前記フルブリッジ回路に直流電圧を交流電圧に変換させることを特徴とする請求項１〜３のいずれかに記載の昇圧コンバータ。
【請求項５】
前記制御部は、前記フルブリッジ回路をＰＷＭインバータとして動作させることによって、前記フルブリッジ回路に直流電圧を交流電圧に変換させることを特徴とする請求項１〜３のいずれかに記載の昇圧コンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、昇圧コンバータに関する。
【背景技術】
【０００２】
モータ等の負荷装置の稼動に、バッテリの電圧よりも高い電圧が必要である場合には、一般的に、バッテリから出力する電圧を昇圧コンバータ（ＤＣ／ＤＣコンバータ）にて昇圧させることによって、負荷装置の稼動に必要な電圧を手に入れる。そして、このような昇圧コンバータとして、回路構成が比較的単純であるチョッパ方式の昇圧チョッパ回路が広く用いられている。この昇圧チョッパ回路は、バイポーラトランジスタあるいはＦＥＴ（Field Effect Transistor）等のスイッチング素子のＯＮ／ＯＦＦを繰り返すことによってリアクトルに流れる電流を変化させ、リアクトルに流れる電流の変化によって生じる誘導起電力を利用して、電圧を昇圧させるものである。
【０００３】
しかしながら、上記昇圧チョッパ回路では、リアクトルに流れる電流がゼロになる期間のない「電流連続モード」で動作しなければならない為に、大きなエネルギーを蓄えることが出来るリアクトル、すなわち規模の大きなリアクトルを搭載しなければならない。そして、昇圧チョッパ回路では、大きなリアクトルの搭載に伴って、自身の体積を大きくしなければならない。その為、このような問題を解決する発明として、下記特許文献１には、リアクトルを用いないＤＣ／ＤＣコンバータが開示されている。このＤＣ／ＤＣコンバータは、コンプリメンタリ接続されたトランジスタから構成されたスイッチング回路と、倍電圧回路であるコッククロフト・ウォルトン回路とを備え、スイッチング回路から入力された交流電圧を活用してコッククロフト・ウォルトン回路が電圧を上昇させる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平９−１９１６３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、上記従来技術における昇圧チョッパ回路には、上述したように、リアクトルの体積を大きくしなければならないという問題が存在していた。さらに、昇圧チョッパ回路では、スイッチング素子が数１０ｋ〜数１００ｋＨｚの高周波でスイッチングを行っている為、リアクトルにおける鉄損は、周波数に応じて大きなものになってしまう。
【０００６】
また、上記従来技術における上記特許文献１では、スイッチング回路のスイッチングの周期に従った出力電圧が生成される。その出力電圧では、スイッチング周期に応じたリップルが発生する、すなわちスイッチング周期が長ければ長いほど、大きなリップルが発生してしまう。そして、上記特許文献１では、スイッチング回路の構成上、比較的スイッチング周期が長くなってしまう為に、出力電圧のリップルが大きくなってしまうという問題を抱えている。
【０００７】
本発明は、上述した事情に鑑みてなされたものであり、従来よりもリアクトルを小型化することが可能であり、かつ出力電圧のリップルを小さくすることが出来る昇圧コンバータを提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明では、昇圧コンバータに係る第１の解決手段として、スイッチング素子を備えるスイッチングアームを２つ以上有し、前記スイッチング素子のスイッチングによって入力された直流電圧を交流電圧に変換するフルブリッジ回路と、前記フルブリッジ回路が生成した交流電圧に基づいて、前記直流電圧よりも高い電圧に昇圧する倍電圧回路と、前記フルブリッジ回路の前記スイッチング素子のスイッチングを制御する制御部とを、具備するという手段を採用する。
【０００９】
本発明では、昇圧コンバータに係る第２の解決手段として、上記第１の解決手段において、前記倍電圧回路は、コッククロフト・ウォルトン回路であるという手段を採用する。
【００１０】
本発明では、昇圧コンバータに係る第３の解決手段として、上記第１または第２の解決手段において、前記制御部は、前記フルブリッジ回路の前記スイッチング素子のＯＮデューティを変化させることによって、昇圧率を変化させるという手段を採用する。
【００１１】
本発明では、昇圧コンバータに係る第４の解決手段として、上記第１〜第３いずれかの解決手段において、前記制御部は、前記フルブリッジ回路をチョッピング制御することによって、前記フルブリッジ回路に直流電圧を交流電圧に変換させるという手段を採用する。
【００１２】
本発明では、昇圧コンバータに係る第５の解決手段として、上記第１〜第３いずれかの解決手段において、前記制御部は、前記フルブリッジ回路をＰＷＭ（Pulse  Width  Modulation）インバータとして動作させることによって、前記フルブリッジ回路に直流電圧を交流電圧に変換させるという手段を採用する。
【発明の効果】
【００１３】
本発明によれば、昇圧コンバータが、スイッチング素子を備えるスイッチングアームを２つ以上有し、スイッチング素子のスイッチングによって入力された直流電圧を交流電圧に変換するフルブリッジ回路と、フルブリッジ回路が生成した交流電圧に基づいて、直流電圧よりも高い電圧に昇圧する倍電圧回路と、フルブリッジ回路のスイッチング素子のスイッチングを制御する制御部とを、具備する。
【００１４】
このように、昇圧コンバータでは、フルブリッジ回路及び倍電圧回路で入力された直流電圧の昇圧を行うことによって、昇圧チョッパ回路のように、リアクトルにエネルギーを蓄える必要がない為、大きなリアクトルを搭載する必要がない。また、昇圧コンバータでは、フルブリッジ回路によって、単位時間あたりのスイッチングの回数を多くすることが出来る為に、出力する昇圧した直流電圧のリップルを小さくすることが出来る。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施形態に係る昇圧コンバータＡの構成を示す回路図である。
【図２】従来の昇圧コンバータの構成を示す回路図である。
【図３】本発明の一実施形態に係る昇圧コンバータＡと、従来の昇圧コンバータとのスイッチング周期を示す波形図である。
【図４】本発明の一実施形態に係る昇圧コンバータＡと、従来の昇圧コンバータとの出力する昇圧した直流電圧の波形図である。
【発明を実施するための形態】
【００１６】
以下、図面を参照して、本発明の一実施形態について説明する。本実施形態は、入力電圧を昇圧する昇圧コンバータに関する。
まず、本実施形態に係る昇圧コンバータＡの回路構成について、図１を参照して、説明する。図１は、本実施形態に係る昇圧コンバータＡの構成を示す回路図である。
昇圧コンバータＡは、バッテリＢから入力される直流電圧を昇圧して負荷であるインバータＣへ出力するものであり、入力端子１ａ，１ｂ、コンデンサ２、フルブリッジ回路３、コッククロフト・ウォルトン回路４、出力端子５ａ，５ｂ及び制御部６を備えている。
【００１７】
入力端子１ａ，１ｂは、バッテリＢから入力される直流電圧を昇圧コンバータＡへ入力するための一対の接続端子である。一方の入力端子１ａはバッテリＢの正極端に接続され、他方の入力端子１ｂはバッテリＢの負極端に接続されている。
コンデンサ２は、バッテリＢから入力される直流電圧の安定を目的として設けられたものであり、一端が上記一方の入力端子１ａに接続され、他端が他方の入力端子１ｂに接続されている。
【００１８】
フルブリッジ回路３は、バッテリＢから供給される直流電圧を交流電圧に変換し、当該交流電圧をコッククロフト・ウォルトン回路４へ出力する回路であり、４個のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）３ａ〜３ｄを備えている。４個のＭＯＳＦＥＴ３ａ〜３ｄは、図示するように、バッテリＢに対して並列接続される第１，第２のスイッチングアームを構成している。すなわち、４個のＭＯＳＦＥＴ３ａ〜３ｄのうち、ＭＯＳＦＥＴ３ａとＭＯＳＦＥＴ３ｂとは第１のスイッチングアームを、ＭＯＳＦＥＴ３ｃとＭＯＳＦＥＴ３ｄとは第２のスイッチングアームをそれぞれ構成している。
【００１９】
第１のスイッチングアームを構成するＭＯＳＦＥＴ３ａは、ドレイン端子が入力端子１ａに、ソース端子がＭＯＳＦＥＴ３ｂのドレイン端子に、ゲート端子が制御部６にそれぞれ接続されている。そして、ＭＯＳＦＥＴ３ｂは、ドレイン端子が上述したＭＯＳＦＥＴ３ａに、ソース端子が他方の入力端子１ｂに、ゲート端子が制御部６にそれぞれ接続されている。このような第１のスイッチングアームにおいて、ＭＯＳＦＥＴ３ａのソース端子とＭＯＳＦＥＴ３ｂのドレイン端子との接続点は、第１のスイッチングアームの出力端であり、リアクトル３ｅに接続している。
【００２０】
第２のスイッチングアームを構成するＭＯＳＦＥＴ３ｃは、ドレイン端子が上記一方の入力端子１ａに、ソース端子がＭＯＳＦＥＴ３ｄのドレイン端子に、ゲート端子が制御部６にそれぞれ接続されている。そして、ＭＯＳＦＥＴ３ｄは、ドレイン端子が上述したようにＭＯＳＦＥＴ３ｃのソース端子に、ソース端子が他方の入力端子１ｂに、ゲート端子が制御部６にそれぞれ接続されている。このような第２のスイッチングアームにおいて、ＭＯＳＦＥＴ３ｃのソース端子とＭＯＳＦＥＴ３ｄのドレイン端子との接続点は、第２のスイッチングアームの出力端である。
そして、第１、第２のスイッチングアームは、制御部６の制御の下、ＭＯＳＦＥＴ３ａ及びＭＯＳＦＥＴ３ｄの組み合わせと、ＭＯＳＦＥＴ３ｂ及びＭＯＳＦＥＴ３ｃの組み合わせとを、交互にＯＮ／ＯＦＦを繰り返すことにより、交流電圧を出力する。
【００２１】
コッククロフト・ウォルトン回路４は、フルブリッジ回路３から入力された交流電圧を昇圧すると共に直流電圧に変換し、当該直流電圧をインバータＣへ出力する回路であり、５個のコンデンサ４ａ〜４ｅ及び５個のダイオード４ｆ〜４ｊを備えている。２個のコンデンサ４ａ，４ｂは直列に接続している。残りの３個のコンデンサ４ｃ〜４ｅも直列に接続している。そして、ダイオード４ｆ〜４ｊは、直接に接続された４ａ，４ｂと、直列に接続されたコンデンサ４ｃ〜４ｅの間を接続するように、配設されている。そして、コッククロフト・ウォルトン回路４は、昇圧した直流電圧を出力端子５ａ，５ｂを介してインバータＣへ出力する。
【００２２】
出力端子５ａ，５ｂは、昇圧コンバータＡが昇圧した直流電圧をインバータＣへ出力するための一対の接続端子であり、一方の出力端子５ａはインバータＣの一端に接続され、他方の出力端子５ｂは上記インバータＣの他端に接続されている。
制御部６は、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）及びフルブリッジ回路３と信号の入出力を行うインタフェース回路等から構成されており、上記ＲＯＭに記憶された制御プログラムに基づいて、フルブリッジ回路３をチョッピング制御する。
【００２３】
次に、このように構成された昇圧コンバータＡの動作について、詳しく説明する。
昇圧コンバータＡでは、制御部６が、フルブリッジ回路３のＭＯＳＦＥＴ３ａ及びＭＯＳＦＥＴ３ｄの組み合わせと、ＭＯＳＦＥＴ３ｂ及びＭＯＳＦＥＴ３ｃの組み合わせとを、交互にＯＮ／ＯＦＦを繰り返すことによって、バッテリＢから入力される直流電圧を交流電圧に変換する。
【００２４】
そして、コッククロフト・ウォルトン回路４では、フルブリッジ回路３のＭＯＳＦＥＴ３ａ及びＭＯＳＦＥＴ３ｄの組み合わせがＯＮかつＭＯＳＦＥＴ３ｂ及びＭＯＳＦＥＴ３ｃの組み合わせがＯＦＦになると、リアクトル３ｄ及びダイオード４ｆを経由して、コンデンサ４ｃに電圧が印加されて、コンデンサ２と同じ電圧レベルまで充電される。
【００２５】
次に、コッククロフト・ウォルトン回路４では、ＭＯＳＦＥＴ３ａ及びＭＯＳＦＥＴ３ｄの組み合わせがＯＦＦかつＭＯＳＦＥＴ３ｂ及びＭＯＳＦＥＴ３ｃの組み合わせがＯＮになると、コンデンサ４ｃの電圧が、ダイオード４ｇを経由して、コンデンサ４ａに印加されて、コンデンサ４ｃと同じ電圧レベルまで充電される。
【００２６】
そして、再び、コッククロフト・ウォルトン回路４では、フルブリッジ回路３のＭＯＳＦＥＴ３ａ及びＭＯＳＦＥＴ３ｄの組み合わせがＯＮかつＭＯＳＦＥＴ３ｂ及びＭＯＳＦＥＴ３ｃの組み合わせがＯＦＦになると、リアクトル３ｄ及びダイオード４ｆを経由して、コンデンサ４ｃに電圧が印加されて、コンデンサ２と同じ電圧レベルまで充電され、また、ダイオード４ｈを経由して、コンデンサ４ｄに電圧が印加されて、コンデンサ４ａと同じ電圧レベルまで充電される。
【００２７】
上記のように、制御部６が、ＭＯＳＦＥＴ３ａ及びＭＯＳＦＥＴ３ｄの組み合わせと、ＭＯＳＦＥＴ３ｂ及びＭＯＳＦＥＴ３ｃの組み合わせとを、交互にＯＮ／ＯＦＦを繰り返すことによって、コンデンサ４ａ〜コンデンサ４ｅが充電される。
【００２８】
図２は、従来の昇圧コンバータの構成を示す回路図であり、図３は、本実施形態に係る昇圧コンバータＡと、従来の昇圧コンバータとのスイッチング周期を示す波形図であり、図４は、本実施形態に係る昇圧コンバータＡと、従来の昇圧コンバータとの出力する昇圧した直流電圧の波形図である。
【００２９】
図２の（ａ）は、昇圧コンバータの１つである昇圧チョッパ回路であり、図２の（ｂ）は、直流電圧を交流電圧に変換する２個のＭＯＳＦＥＴを備えたスイッチング回路と、コッククロフト・ウォルトン回路とから構成されている昇圧コンバータである。
【００３０】
図３の（ａ）は、昇圧コンバータＡのＭＯＳＦＥＴ３ａ及びＭＯＳＦＥＴ３ｄの組み合わせと、ＭＯＳＦＥＴ３ｂ及びＭＯＳＦＥＴ３ｃの組み合わせとのそれぞれのスイッチング周期を示す波形図であり、図３の（ｂ）は、図２の（ａ）に示す昇圧チョッパ回路のＭＯＳＦＥＴのスイッチング周期を示す波形図であり、図３の（ｃ）は、図２の（ｂ）に示す昇圧コンバータの２個のＭＯＳＦＥＴそれぞれのスイッチング周期を示す波形図である。
【００３１】
なお、図３の（ａ）では、実線の矩形がＭＯＳＦＥＴ３ａ及びＭＯＳＦＥＴ３ｄの組み合わせがＯＮであることを示し、破線の矩形がＭＯＳＦＥＴ３ｂ及びＭＯＳＦＥＴ３ｃの組み合わせがＯＮであることを示している。また、図３の（ｃ）では、実線の矩形が上側のＭＯＳＦＥＴがＯＮであることを示し、破線の矩形が下側のＭＯＳＦＥＴがＯＮであることを示している。そして、図３の（ａ），（ｂ），（ｃ）では、縦軸が電圧を示し、横軸が時間を示す。
【００３２】
また、図４の（ａ）は、昇圧コンバータＡの出力する昇圧した直流電圧を示す波形図であり、図４の（ｂ）は、図２の（ａ）に示す昇圧チョッパ回路の出力する昇圧した直流電圧を示す波形図であり、図４の（ｃ）は、図２の（ｂ）に示す昇圧コンバータの出力する昇圧した直流電圧を示す波形図である。そして、図４の（ａ），（ｂ），（ｃ）では、縦軸が、電圧を示し、横軸が時間を示す。
【００３３】
本実施形態に係る昇圧コンバータＡは、図３の（ａ）に示すように、図３の（ｂ）及び図３の（ｃ）と比較して、単位時間内に、短い周期でスイッチングを行う。このように、昇圧コンバータＡは、短い周期でのスイッチングを実行することによって、図４の（ａ）示すように、図４の（ｂ）及び図４の（ｃ）と比較して、出力する昇圧した直流電圧のリップルが小さくなる。
【００３４】
また、昇圧コンバータＡでは、図３の（ａ）に示すように、図３の（ｃ）と比較して、単位時間内に、フルブリッジ回路３によって、２倍のスイッチングを行うことが出来る、すなわち２倍の速さで、コッククロフト・ウォルトン回路４による昇圧を行うことが出来る為に、図２の（ｃ）に示す昇圧コンバータよりも、コッククロフト・ウォルトン回路４を小型化することが出来る。そして、コッククロフト・ウォルトン回路４の小型化によって、直列接続するコンデンサの数が減る為に、コンデンサ４ｃ〜４ｅに静電容量の小さいものを搭載することが出来る。
【００３５】
そして、昇圧コンバータＡでは、制御部６が、フルブリッジ回路３の図３の（ａ）に示すスイッチングのＯＮデューティを高くすることによって、昇圧率を上昇することが出来、またＯＮデューティを低くすることによって、昇圧率を低くすることが出来る。
【００３６】
以上のように、本実施形態に係る昇圧コンバータＡでは、フルブリッジ回路３及びコッククロフト・ウォルトン回路４で入力された直流電圧の昇圧を行うことによって、昇圧チョッパ回路のように、リアクトルにエネルギーを蓄える必要がない為、大きなリアクトルを搭載する必要がない。また、昇圧コンバータＡでは、フルブリッジ回路３によって、単位時間あたりのスイッチングの回数を多くすることが出来る為に、出力する昇圧した直流電圧のリップルを小さくすることが出来る。さらに、昇圧コンバータＡでは、フルブリッジ回路３によって、単位時間あたりのスイッチングの回数を多くすることが出来る為に、従来の昇圧コンバータよりも、コッククロフト・ウォルトン回路４を小型化することが出来る。
【００３７】
以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されることなく、例えば以下のような変形が考えられる。
（１）上記実施形態では、フルブリッジ回路３が、ＭＯＳＦＥＴ３ａ及びＭＯＳＦＥＴ３ｂを備える第１のスイッチングアームと、ＭＯＳＦＥＴ３ｃ及びＭＯＳＦＥＴ３ｄを備える第２のスイッチングアームとから構成されている２相フルブリッジ回路であるが、本発明はこれに限定されない。
【００３８】
例えば、フルブリッジ回路３が、２個のＭＯＳＦＥＴを備える第３のスイッチングアームを有し、第１のスイッチングアーム、第２のスイッチングアーム及び第３のスイッチングアームを有する３相フルブリッジ回路であってもよい。すなわち、フルブリッジ回路３は、３相以上のフルブリッジ回路であってもよい。
【００３９】
（２）上記実施形態では、制御部６が、フルブリッジ回路３をチョッピング制御したが、本発明は、これに限定されない。
例えば、制御部６が、フルブリッジ回路３をＰＷＭインバータとして動作させることによって、直流電圧を交流電圧に変換するようにしてもよい。
【００４０】
（３）上記実施形態では、制御部６が、昇圧率を変化させる為にフルブリッジ回路３のＭＯＳＦＥＴ３ａ〜３ｄのＯＮデューティを変化させているが、昇圧した電圧の出力先であるインバータＣによって生じるリップルと同期するリップルを発生させないようにフルブリッジ回路３を制御することによって、インバータＣにおける動作を安定化することが出来る。
【符号の説明】
【００４１】
Ａ…昇圧コンバータ、１ａ，１ｂ…入力端子、２…コンデンサ、３…フルブリッジ回路、３ａ〜３ｄ…ＭＯＳＦＥＴ、３ｅ…リアクトル、４…コッククロフト・ウォルトン回路、４ａ〜４ｅ…コンデンサ、４ｆ〜４ｊ…ダイオード、５ａ，５ｂ…出力端子、６…制御部
【図１】
2010220308.tif 000003
【図２】
2010220308.tif 000004
【図３】
2010220308.tif 000005
【図４】
2010220308.tif 000006