(57)【要約】【課題】光電変換装置外部と電気的に接続される領域となる端子部は、その製造工程中に、フォトダイオードのドライエッチング雰囲気、パッシベーション層のフッ酸系ウェットエッチング雰囲気に等に晒される。また、各工程におけるレジスト剥離に伴うプラズマアッシング雰囲気にも晒される。そのため、エッチング工程による端子部の表面でダメージが蓄積され、接触抵抗の増加、密着性の低下等の不良が発生する。【解決手段】製造工程中でのエッチング工程による端子部１０Ｂの表面でのダメージ蓄積を防ぐため、無機平坦化層２０２を、最終のエッチング工程（端子部１０Ｂとコンタクトを取る工程前）まで残した。エッチング工程によるダメージは無機平坦化層２０２により吸収されるため、端子部１０Ｂへの不必要なダメージ蓄積を防ぐことが可能となった。【選択図】図８
2010258261.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子と、前記光電変換素子と信号のやりとりをするための端子部と、を基板上に備えた光電変換装置の製造方法であって、
前記基板上に、前記端子部を形成する工程と、
前記基板上に、前記端子部を覆う第１被覆層を形成する工程と、
前記基板における平面視にて、前記端子部に重ならない領域であって、積層方向で前記第１被覆層の上に前記光電変換素子の前駆体を形成する工程と、
前記光電変換素子前駆体をエッチングし、前記光電変換素子を形成する工程と、
前記端子部上の前記第１被覆層をエッチングし、前記端子部を露出させる工程と、
を含むことを特徴とする光電変換装置の製造方法。
【請求項２】
前記光電変換素子の電気的動作を制御する薄膜トランジスターをさらに備えた請求項１に記載の光電変換装置の製造方法であって、
前記端子部を形成する工程において、前記光電変換素子と接続するための前記薄膜トランジスターの半導体層と接続される接続電極部を、前記基板における平面視にて前記端子部に重ならない位置であって前記端子部と積層方向の同一層に形成し、
前記第１被覆層を形成する工程において、前記接続電極部を覆う前記第１被覆層を形成し、
前記第１被覆層を形成する工程の後であって、前記光電変換素子の前駆体を形成する工程の前に、
前記接続電極部に重なる領域の前記第１被覆層を開口させる工程と、
前記第１被覆層の上に導電性を備えた画素電極前駆体を形成した後、前記基板における平面視にて、前記接続電極部に重なる領域と、前記光電変換素子が配置されるべき領域と、前記接続電極部に重なる領域と前記光電変換素子が配置されるべき領域と、を電気的に接続する領域を残すように前記画素電極前駆体をエッチングし、画素電極を形成する工程と、をさらに含み、
前記光電変換素子の前駆体を形成する工程において、前記画素電極の上に前記画素電極と電気的に接続される前記光電変換素子の前駆体を形成することを特徴とする光電変換装置の製造方法。
【請求項３】
請求項１または２に記載の光電変換装置の製造方法であって、前記光電変換素子を形成する工程の後に、
前記基板上に、パッシベーション層前駆体を形成する工程と、をさらに含み、
前記端子部を露出させる工程において、前記端子部の上の前記第１被覆層と共に前記パッシベーション層前駆体をエッチングすると共に、前記光電変換素子の上の前記パッシベーション層前駆体をエッチングし、前記端子部と前記光電変換素子が露出されたパッシベーション層を形成することを特徴とする光電変換装置の製造方法。
【請求項４】
請求項２または３に記載の光電変換装置の製造方法であって、
前記第１被覆層を形成する工程の後に、
前記基板上に、前記第１被覆層の上であって、前記光電変換素子の前駆体の下に、第２被覆層を形成する工程と、
前記端子部を露出させる工程の前に、
前記端子部と重なる領域と、前記接続電極部と重なる領域の前記第２被覆層を開口させる工程と、
をさらに含むことを特徴とする光電変換装置の製造方法。
【請求項５】
請求項２または３に記載の光電変換装置の製造方法であって、
前記端子部を形成する工程の後であって、前記第１被覆層を形成する工程の前に、
前記基板上に、第２被覆層を形成する工程と、
前記端子部と重なる領域と、前記接続電極部と重なる領域の前記第２被覆層を開口させる工程と、
をさらに含むことを特徴とする光電変換装置の製造方法。
【請求項６】
請求項４または５に記載の光電変換装置の製造方法であって、前記第１被覆層と前記第２被覆層のうち、下層側の被覆層は有機物層であり、上層側の被覆層は無機物層を用いてなることを特徴とする光電変換装置の製造方法。
【請求項７】
請求項４または５に記載の光電変換装置の製造方法であって、前記第１被覆層と前記第２被覆層のうち、下層側の被覆層は無機物層であり、上層側の被覆層は有機物層を用いてなることを特徴とする光電変換装置の製造方法。
【請求項８】
請求項６または７に記載の光電変換装置の製造方法であって、前記無機物層は、ＳｉＯxＮy（ｘ＝０または、ｙ＝０を含む）層であることを特徴とする光電変換装置の製造方法。
【請求項９】
請求項３〜６のいずれか一項に記載の光電変換装置の製造方法であって、前記パッシベーション層は、ＳｉＯxＮy（ｘ＝０または、ｙ＝０を含む）層であることを特徴とする光電変換装置の製造方法。
【請求項１０】
請求項６〜９のいずれか一項に記載の光電変換装置の製造方法であって、
前記基板における平面視にて前記端子部が前記無機物層と重なっている場合に、前記パッシベーション層と前記無機物層を構成する窒化酸化珪素（窒化珪素、酸化珪素を含む）の組成比が揃えられていることを特徴とする光電変換装置の製造方法。
【請求項１１】
請求項１〜１０のいずれか一項に記載の光電変換装置の製造方法であって、前記光電変換素子前駆体は、Ｎ+層と、Ｉ型半導体層と、Ｐ+層とを積層することにより形成されることを特徴とする光電変換装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置の製造方法に関する。
【背景技術】
【０００２】
光電変換装置を形成する基板として従来結晶シリコンが主に用いられてきたが、近年、基板にガラスを用い、アモルファスシリコン層を光電変換層として用い、この光電変換層との間での電気的な処理に、ポリシリコン等で構成されるＴＦＴ（薄膜トランジスター）を用いる光電変換装置が精力的に研究されている。
【０００３】
結晶シリコン基板を用いた場合では、直径３０ｃｍ程度の基板径が限度となるが、ガラス基板を用いることで、一辺が３ｍ近い基板を用いることが可能となり、大型の光電変換装置を得ることが可能となる。また、一枚のウェファーから得られる光電変換装置の数が違ってくるため、基板そのものの値段差に加え、取れ数にも差が生じ、コスト面でも優位性を備えている。
【０００４】
ＴＦＴを備える光電変換装置を形成する場合、プロセス上の制約から、ＴＦＴのソース・ドレイン・コンタクト部に与える損傷を抑制する技術として、特許文献１〜４に示すものが知られている。このように、下地層の損傷を抑えることで、接触抵抗の増加、密着性の低下等の影響を緩和することが可能となる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平５−４１５１２号公報
【特許文献２】特開平６−２９５１０号公報
【特許文献３】特開平６−６１４６６号公報
【特許文献４】特開２０００−２３２２１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ソース・ドレイン・コンタクト部に限らずエッチングに伴う損傷により、たとえば接触抵抗の増加、密着性の低下が発生するという現象が発生する。特に、図１６に示される構造を形成すべく、端子部１０Ｂを有機平坦化層２０３と無機平坦化層２０２を積層した後、続けてエッチングして端子部１０Ｂを露出させる工程を用いた場合、光電変換装置外部と電気的に接続される領域となる端子部１０Ｂは、典型的には、有機平坦化層２０３と無機平坦化層２０２の開口時におけるドライエッチング雰囲気、画素電極２０４形成時のドライエッチング雰囲気、フォトダイオード２０形成時のドライエッチング雰囲気、パッシベーション層の加工に伴うフッ酸系ウェットエッチング雰囲気に晒される。また、各工程におけるレジスト剥離に伴うプラズマアッシング雰囲気にも晒される。そのため、エッチング工程による端子部１０Ｂの表面でダメージが蓄積され、端子部１０Ｂと光電変換装置外部との間での接触抵抗の増加、密着性の低下等の不良が発生するという課題がある。
【課題を解決するための手段】
【０００７】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり以下の形態又は適用例として実現することが可能である。ここで、「上」とは、基板から見て光電変換素子がある方向を指すものと定義する。「下」とは、上と反対方向を指すものとして定義する。なお、「上」、「下」いずれの場合においても、構成要素同士が直接接触していない場合を含むものとする。また、「端子部」とは光電変換装置の外にある電源装置や制御装置等の外部装置から電源の供給や制御信号を受ける部分や、光電変換装置の中で得られた信号を他の外部装置に送り出す部分を指し、光電変換素子と信号のやりとりをするための部分と定義する。
【０００８】
［適用例１］本適用例にかかる光電変換装置の製造方法は、光電変換素子と、前記光電変換素子と信号のやりとりをするための端子部と、を基板上に備えた光電変換装置の製造方法であって、前記基板上に、前記端子部を形成する工程と、前記基板上に、前記端子部を覆う第１被覆層を形成する工程と、前記基板における平面視にて、前記端子部に重ならない領域であって、積層方向で前記第１被覆層の上に前記光電変換素子の前駆体を形成する工程と、前記光電変換素子前駆体をエッチングし、前記光電変換素子を形成する工程と、前記端子部上の前記第１被覆層をエッチングし、前記端子部を露出させる工程と、を含むことを特徴とする。
【０００９】
これによれば、端子部が受けるエッチング起因の損傷を抑えることが可能となる。端子部は、光電変換素子前駆体のエッチングに際して少なくとも第１被覆層により被覆されているため、エッチングに用いられる薬液やプラズマ等の雰囲気から保護される。そのため、端子部を介して接続される、外部装置と光電変換装置とを繋げる配線の接続強度を確保することができる。そのため、機械的な剥がれや、電気的な接触不良等の発生を抑制できる。即ち、信頼性に優れた光電変換装置の製造方法を提供することが可能となる。
【００１０】
［適用例２］上記適用例にかかる光電変換装置の製造方法であって、前記光電変換素子の電気的動作を制御する薄膜トランジスターをさらに備えた上記に記載の光電変換装置の製造方法であって、前記端子部を形成する工程において、前記光電変換素子と接続するための前記薄膜トランジスターの半導体層と接続される接続電極部を、前記基板における平面視にて前記端子部に重ならない位置であって前記端子部と積層方向の同一層に形成し、前記第１被覆層を形成する工程において、前記接続電極部を覆う前記第１被覆層を形成し、前記第１被覆層を形成する工程の後であって、前記光電変換素子の前駆体を形成する工程の前に、前記接続電極部に重なる領域の前記第１被覆層を開口させる工程と、前記第１被覆層の上に導電性を備えた画素電極前駆体を形成した後、前記基板における平面視にて、前記接続電極部に重なる領域と、前記光電変換素子が配置されるべき領域と、前記接続電極部に重なる領域と前記光電変換素子が配置されるべき領域と、を電気的に接続する領域を残すように前記画素電極前駆体をエッチングし、画素電極を形成する工程と、をさらに含み、前記光電変換素子の前駆体を形成する工程において、前記画素電極の上に前記画素電極と電気的に接続される前記光電変換素子の前駆体を形成することを特徴とする。
【００１１】
これによれば、端子部が受けるエッチング起因の損傷を抑えることが可能となる。端子部は、画素電極前駆体のエッチングに際して少なくとも第１被覆層により被覆されているため、エッチングに用いられる薬液やプラズマ等の雰囲気から保護される。そのため、端子部を介して接続される、外部装置と光電変換装置とを繋げる配線の接続強度を確保することができる。そのため、機械的な剥がれや、電気的な接触不良等の発生を抑制できる。即ち、信頼性に優れた光電変換装置の製造方法を提供することが可能となる。
【００１２】
［適用例３］上記適用例にかかる光電変換装置の製造方法であって、前記光電変換素子を形成する工程の後に、前記基板上に、パッシベーション層前駆体を形成する工程と、をさらに含み、前記端子部を露出させる工程において、前記端子部の上の前記第１被覆層と共に前記パッシベーション層前駆体をエッチングすると共に、前記光電変換素子の上の前記パッシベーション層前駆体をエッチングし、前記端子部と前記光電変換素子が露出されたパッシベーション層を形成することを特徴とする。
【００１３】
上記した適用例によれば、端子部が受けるエッチング起因の損傷を抑えることが可能となる。端子部は、パッシベーション層前駆体のエッチングに際して少なくとも第１被覆層により被覆されているため、エッチングに用いられる薬液やプラズマ等の雰囲気から保護される。そのため、端子部を介して接続される、外部装置と光電変換装置とを繋げる配線の接続強度を確保することができる。そのため、機械的な剥がれや、電気的な接触不良等の発生を抑制できる。即ち、信頼性に優れた光電変換装置の製造方法を提供することが可能となる。
【００１４】
［適用例４］上記適用例にかかる光電変換装置の製造方法であって、前記第１被覆層を形成する工程の後に、前記基板上に、前記第１被覆層の上であって、前記光電変換素子の前駆体の下に、第２被覆層を形成する工程と、前記端子部を露出させる工程の前に、前記端子部と重なる領域と、前記接続電極部と重なる領域の前記第２被覆層を開口させる工程と、をさらに含むことを特徴とする。
【００１５】
上記した適用例によれば、第１被覆層と第２被覆層の一方を無機物層とし、他方を有機物層とする構成が可能となる。
【００１６】
［適用例５］上記適用例にかかる光電変換装置の製造方法であって、前記端子部を形成する工程の後であって、前記第１被覆層を形成する工程の前に、前記基板上に、第２被覆層を形成する工程と、前記端子部と重なる領域と、前記接続電極部と重なる領域の前記第２被覆層を開口させる工程と、をさらに含むことを特徴とする。
【００１７】
上記した適用例によれば、第１被覆層と第２被覆層の一方を無機物層とし、他方を有機物層とする構成が可能となる。
【００１８】
［適用例６］上記適用例にかかる光電変換装置の製造方法であって、前記第１被覆層と前記第２被覆層のうち、下層側の被覆層は有機物層であり、上層側の被覆層は無機物層を用いてなることを特徴とする。
【００１９】
上記した適用例によれば、平坦化性に優れた有機物層を下層に用いることで、薄膜トランジスターの形成等で生じた段差を効果的に解消し平坦化することが可能となる。また、上層に無機物層を用いることで、有機物層から発生する揮発性有機物等の汚染物質を封じ込め、光電変換素子への侵入を抑制することが可能となる。
【００２０】
［適用例７］上記適用例にかかる光電変換装置の製造方法であって、前記第１被覆層と前記第２被覆層のうち、下層側の被覆層は無機物層であり、上層側の被覆層は有機物層を用いてなることを特徴とする。
【００２１】
上記した適用例によれば、無機物層と有機物層とのエッチングにおいて、その物性が大きく異なることから、高い選択比を取ることが可能となる。そのため、精密にエッチング深さを制御することが可能となる。
【００２２】
［適用例８］上記適用例にかかる光電変換装置の製造方法であって、前記無機物層は、ＳｉＯxＮy（ｘ＝０または、ｙ＝０を含む）層であることを特徴とする。
【００２３】
上記した適用例によれば、ＳｉＯxＮy層は緻密な性質を持った層であり、水分や酸素の浸入を効果的に阻止することが可能となる。また、ＳｉＯxＮy層は半導体デバイスに長期に渡り用いられている実績のある層であり、想定外の不良発生を防ぐことが可能となる。
【００２４】
［適用例９］上記適用例にかかる光電変換装置の製造方法であって、前記パッシベーション層は、ＳｉＯxＮy（ｘ＝０または、ｙ＝０を含む）層であることを特徴とする。
【００２５】
上記した適用例によれば、ＳｉＯxＮy層は緻密な性質を持った層であり、水分や酸素の浸入を効果的に阻止することが可能となる。また、ＳｉＯxＮy層は半導体デバイスに長期に渡り用いられている実績のある層であり、想定外の不良発生を防ぐことが可能となる。
【００２６】
［適用例１０］上記適用例にかかる光電変換装置の製造方法であって、前記基板における平面視にて前記端子部が前記無機物層と重なっている場合に、前記パッシベーション層と前記無機物層を構成する窒化酸化珪素（窒化珪素、酸化珪素を含む）の組成比が揃えられていることを特徴とする。
【００２７】
上記した適用例によれば、パッシベーション層と無機物層とは、組成比が揃えられた窒化酸化珪素により構成されている。そのため、エッチングを行う際に、パッシベーション層と無機物層とを同じ条件でエッチングすることが可能となる。そのため、エッチング工程を簡略化することが可能となる。また、エッチング速度を揃えることが可能となるため、パッシベーション層と無機物層との間に継ぎ目状の形状を発生させることを抑制することが可能となる。そのため、後工程における導電層形成における不良発生を抑制することが可能となる。
【００２８】
［適用例１１］上記適用例にかかる光電変換装置の製造方法であって、前記光電変換素子前駆体は、Ｎ+層と、Ｉ型半導体層と、Ｐ+層とを積層することにより形成されることを特徴とする。
【００２９】
上記した適用例によれば、上述のように、端子部が受けるエッチング起因の損傷を抑えつつ、限られた平面の中に、光電変換素子の受光領域を十分に確保することが可能となる。
【図面の簡単な説明】
【００３０】
【図１】本実施形態のイメージセンサーの配線構造を示す模式図であり、（ａ）は全体構成、（ｂ）はイメージセンサーが備えるフォトセンサーの断面図。
【図２】第１の実施形態におけるイメージセンサーが備える、フォトセンサーの概略構成を示す断面図。
【図３】（ａ）、（ｂ）は、第２の実施形態にかかる光電変換装置の製造方法を説明するための工程断面図。
【図４】第２の実施形態にかかる光電変換装置の製造方法を説明するための工程断面図。
【図５】第２の実施形態にかかる光電変換装置の製造方法を説明するための工程断面図。
【図６】第２の実施形態にかかる光電変換装置の製造方法を説明するための工程断面図。
【図７】第２の実施形態にかかる光電変換装置の製造方法を説明するための工程断面図。
【図８】第２の実施形態にかかる光電変換装置の製造方法を説明するための工程断面図。
【図９】第２の実施形態にかかる光電変換装置の製造方法を説明するための工程断面図。
【図１０】第３の実施形態により得られる光電変換装置の断面図。
【図１１】第３の実施形態にかかる光電変換装置の製造方法を説明するための工程断面図。
【図１２】第３の実施形態にかかる光電変換装置の製造方法を説明するための工程断面図。
【図１３】第３の実施形態にかかる光電変換装置の製造方法を説明するための工程断面図。
【図１４】第３の実施形態にかかる光電変換装置の製造方法を説明するための工程断面図。
【図１５】第３の実施形態にかかる光電変換装置の製造方法を説明するための工程断面図。
【図１６】背景技術を説明するための光電変換装置の断面図。
【発明を実施するための形態】
【００３１】
以下、本発明を具体化した各実施形態を図面に基づいて説明する。
【００３２】
（第１の実施形態：全体構成）
以下、第１の実施形態として、光電変換装置の構成について説明する。図１は本実施形態の光電変換装置の配線構造を示す模式図であり、（ａ）は全体構成、（ｂ）は光電変換装置が備えるフォトセンサーの断面図である。図１（ａ）に示すように、本実施形態の光電変換装置１００は、素子領域Ａに互いに交差する方向に延びる走査線３ａとデータ線６ａとが設けられている。走査線３ａは、走査線駆動回路１０２に接続され、データ線６ａは、読み取り回路１０１に接続されている。フォトセンサー５０は、走査線３ａとデータ線６ａとの交点付近に対応して形成され、素子領域Ａにマトリックス状に配列されている。
【００３３】
また、図１（ｂ）に示すように、走査線３ａと並列に定電位線３ｂが設けられ、データ線６ａと並列に定電位線１２ａが設けられている。定電位線３ｂは、走査線駆動回路１０２に接続され、定電位線１２ａは、読み取り回路１０１に接続されている。それぞれのフォトセンサー５０において、定電位線１２ａと定電位線３ｂとの間には、光電変換素子としてのフォトダイオード２０と、保持容量３０とが直列に電気的に接続されて設けられている。ここで、保持容量３０は透光性の物質により構成されていることが好ましく、この場合にはフォトダイオード２０の下側にも保持容量３０を配置することが可能となる。また、走査線３ａにゲート電極１０Ｇ（図２参照）が接続された薄膜トランジスターとしてのＴＦＴ１０が形成されており、このＴＦＴ１０のソース１０Ｓ（図２参照）は、データ線６ａに接続され、ドレイン１０Ｄ（図２参照）は、フォトダイオード２０と保持容量３０との接続点に電気的に接続されている。本実施形態では、ＴＦＴ１０と、フォトダイオード２０と、保持容量３０とによりフォトセンサー５０が構成されている。
【００３４】
図２は、本実施形態における光電変換装置が備える、フォトセンサー５０と、読み取り回路１０１（図示せず）の一部を構成する薄膜トランジスターとしてのＴＦＴ１０の概略構成を示す拡大断面図である。フォトセンサー５０は、基板２５０、ＴＦＴ４０、光電変換素子としてのフォトダイオード２０、層間絶縁層２０１、第１被覆層としての無機平坦化層２０２、第２被覆層としての有機平坦化層２０３、画素電極としての画素電極２０４、パッシベーション層２０８、を備える。ＴＦＴ１０は端子部としての端子部１０Ｂを備える。ここで、図面の視認性向上のため、保持容量３０についての記載は省略している。
【００３５】
ＴＦＴ１０は、チャネル１０ＣＨ、電界緩和部１０ＬＤＤ、ソース１０Ｓ、ドレイン１０Ｄ、ゲート絶縁層ＧＩ、ゲート電極１０Ｇ、第１接続部１０Ｃ、端子部１０Ｂ、ドレイン電極１０Ｅを備える。
【００３６】
チャネル１０ＣＨは、ＴＦＴ１０に流れる電流を制御し、ソース１０Ｓ、ドレイン１０Ｄ間のオン・オフを切り替える機能を有している。
【００３７】
ゲート絶縁層ＧＩとゲート電極１０Ｇは協働して、チャネル１０ＣＨにキャリアを誘起または排斥する機能を有している。
【００３８】
電界緩和部１０ＬＤＤは、ソース１０Ｓとチャネル１０ＣＨ、ドレイン１０Ｄとチャネル１０ＣＨとの間にかかる電界強度を緩和し、高電界によりキャリアが加速されることで発生するホットキャリアによるＴＦＴ１０の劣化を抑制する機能を有している。
【００３９】
端子部１０Ｂは、第１接続部１０Ｃと、図示せぬ外部回路との間に備えられ、電気的に外部回路とドレイン１０Ｄとを接続させる機能を有しており、ドレイン電極１０Ｅ中に配置される。
【００４０】
ＴＦＴ４０は、チャネル４０ＣＨ、電界緩和部４０ＬＤＤ、ソース４０Ｓ、ドレイン４０Ｄ、ゲート絶縁層ＧＩ、ゲート電極４０Ｇ、第２接続部４０Ｃ、接続電極部４０Ｂ、ドレイン電極４０Ｅを備える。
【００４１】
チャネル４０ＣＨは、ＴＦＴ４０に流れる電流を制御し、ソース４０Ｓ、ドレイン４０Ｄ間のオン・オフを切り替える機能を有している。
【００４２】
ゲート絶縁層ＧＩとゲート電極４０Ｇは協働して、チャネル４０ＣＨにキャリアを誘起または排斥する機能を有している。
【００４３】
電界緩和部４０ＬＤＤは、ソース４０Ｓとチャネル４０ＣＨ、ドレイン４０Ｄとチャネル４０ＣＨとの間にかかる電界強度を緩和し、高電界によりキャリアが加速されることで発生するホットキャリアによるＴＦＴ４０の劣化を抑制する機能を有している。
【００４４】
接続電極部４０Ｂは、第２接続部４０Ｃと、画素電極２０４との間に備えられ、電気的に画素電極２０４とドレイン４０Ｄとを接続させる機能を有しており、ドレイン電極４０Ｅ中に配置される。
【００４５】
基板２５０は、上層にある構成物を支持している。基板２５０としては、たとえばガラスが好適に用いられる。平坦な構造を備えるガラスは、現在では一辺が３ｍ程度のものが提供されており、多数の光電変換装置１００を一度で製造することができるため、好適である。また、セラミック板等を基板として用いても良い。
【００４６】
層間絶縁層２０１は、ＴＦＴ１０やＴＦＴ４０と、フォトダイオード２０との間の電気的分離を行うために形成されている。また、層間絶縁層２０１は、交差する電気配線パターンを層間絶縁層２０１上側と下側に分けて通すことで、配線の自由度を向上させる機能を有している。ここで、層間絶縁層２０１に加えさらに別の層間絶縁層を追加することで、配線の自由度をより高いものとすることも可能である。本実施形態では、一層のみを用いた例について説明している。
【００４７】
無機平坦化層２０２は、ＴＦＴ１０、ＴＦＴ４０や、電気配線で凸凹ができた面を覆い、平坦な面に戻す機能を有している。このように平坦化することで、ＴＦＴ１０やＴＦＴ４０と基板２５０における平面視にて重なる領域にフォトダイオード２０を形成することが可能となり、少ない面積で光感度が高いフォトセンサー５０が得られる。無機平坦化層２０２は、ＳｉＯxＮy（ｘ＝０、またはｙ＝０を含む）等の物質を用いることが好適である。ＳｉＯxＮyは半導体プロセスで長い実績を持っており、ＳｉＯxＮyを無機平坦化層２０２に用いることで予期せぬ課題発生を防止することが可能となる。
【００４８】
有機平坦化層２０３は、無機平坦化層２０２によりある程度平坦化された領域上に形成され、平坦性をより向上させるべく形成されている。有機平坦化層２０３は、アクリル等の有機樹脂を用いることができる。
【００４９】
パッシベーション層２０８は、ＴＦＴ１０、ＴＦＴ４０や有機平坦化層２０３を外部雰囲気から保護する機能を有している。
【００５０】
フォトダイオード２０は、Ｎ+層２０５、Ｉ型半導体層２０６、Ｐ+層２０７を備える。なお、Ｎ+層２０５とＰ+層２０７はその位置を入れ替えても良い。この場合には、電気配線等の変更や、フォトダイオード２０のバイアス条件変更等で対応することができる。なお、Ｎ+、Ｐ+とは、それぞれ高濃度のＮ型、高濃度のＰ型（たとえば１×１０20ｃｍ-3以上程度）を意味する。ここで、Ｉ型半導体層２０６のＮ型不純物量（第１導電型不純物量）はＮ+層２０５より少なく、かつＰ型不純物量（第２導電型不純物量）はＰ+層２０７よりも少ない。Ｉ型半導体層２０６の空乏層は光電変換部として機能する。Ｉ型半導体層２０６中では不純物濃度が低い。そのため空乏層の伸びは大きくなる。従って、光電変換効率を高くすることが可能となる。
【００５１】
（変形例：全体構成）
ここで、上記した光電変換装置の変形例について説明する。上記した例では、端子部１０Ｂが、読み取り回路１０１から送出される信号（電荷）を外部回路へ伝送するための中継点となるよう、読み取り回路１０１の一部を構成するＴＦＴ１０の一部として構成したが、端子部１０Ｂは、この構成に限られるものではなく、外部回路から送出される信号を走査線駆動回路１０２へ伝送するための中継点となるよう、走査線駆動回路１０２の一部を構成するＴＦＴ等の一部として構成しても良い。また、読み取り回路１０１や走査線駆動回路１０２を光電変換装置１００の外部に設ける構成として、端子部１０Ｂを、データ線６ａから送出される信号（電荷）を読み取り回路１０１へ伝送するための中継点となるよう構成したり、走査線駆動回路１０２から送出される信号を走査線３ａへ伝送するための中継点となるように構成したりしても良い。いずれの場合においても、端子部１０Ｂは、ＴＦＴ４０の接続電極部４０Ｂと同じ層に構成されている。
【００５２】
（第２の実施形態：光電変換装置の製造方法−１）
以下、本実施形態にかかる光電変換装置の製造方法について、図面を用いて説明する。図３（ａ）、（ｂ）、図４〜図９は第２の実施形態にかかる光電変換装置の製造方法を説明するための工程断面図である。
【００５３】
まず、工程１として、基板２５０上に、薄膜トランジスターとしてのＴＦＴ１０、ＴＦＴ４０（図２参照）の主要部分となるＴＦＴ１０ａ、ＴＦＴ４０ａを形成する。ＴＦＴ１０ａ、ＴＦＴ４０ａの形成方法としては、たとえば、７０ｎｍ程度の厚さを有するアモルファスシリコン層を形成し、エキシマレーザーアニールを行うことで結晶化させ、ポリシリコン層に改質する。次に、ＴＦＴ１０ａ、ＴＦＴ４０ａとすべき領域を残してパターニングを行う。次に、酸化雰囲気で熱処理し、酸化膜を形成した後、ＣＶＤ（化学気相堆積）法等によりゲート絶縁層ＧＩを形成する。次に、たとえばアルミ合金等を成膜した後、パターニングを行い、ゲート電極１０Ｇ、ゲート電極４０Ｇを形成する。次に、たとえばゲート電極１０Ｇ、ゲート電極４０Ｇをマスクとして用いてイオン注入やプラズマドーピングを行い電界緩和部１０ＬＤＤ、電界緩和部４０ＬＤＤを形成する。この工程では、別にマスクを用いても良い。次に、たとえばゲート電極１０Ｇ、ゲート電極４０Ｇを覆い、電界緩和部１０ＬＤＤ、電界緩和部４０ＬＤＤを残す領域と基板２５０における平面視にて重なるマスクを形成して、イオン注入やプラズマドーピングを行い、ソース１０Ｓとチャネル１０ＣＨ（ゲート電極１０Ｇの下部には不純物が入らず、チャネル１０ＣＨが残る）、ドレイン１０Ｄを形成することでＴＦＴ１０ａが形成される。同時に、ソース４０Ｓとチャネル４０ＣＨ（ゲート電極４０Ｇの下部には不純物が入らず、チャネル４０ＣＨが残る）、ドレイン４０Ｄが形成され、ＴＦＴ４０ａが形成される。ここまでの工程を終えた断面図を図３（ａ）に示す。
【００５４】
次に、工程２として、ＣＶＤ法等を用いて層間絶縁層２０１を形成する。次に、パターニングを行い、端子部１０Ｂ（図２参照）と電気的に導通を取る第１接続部１０Ｃと、接続電極部４０Ｂ（図２参照）と電気的に接続を取る第２接続部４０Ｃに対応する第１接続開口部１０Ｆと第２接続開口部４０Ｆを開口する。
【００５５】
次に、工程３として、ＣＶＤ法やスパッタ法を含むＰＶＤ（物理気相堆積）法等を用いて、第１接続開口部１０Ｆと第２接続開口部４０Ｆとを充填するように導電層６０を形成する。導電層６０としては、たとえばスパッタ法を用いて形成された、ネオジムや銅が添加されたアルミニウム層を用いることができる。そして、パターニングを行うことで基板２５０における平面視にて、第１接続部１０Ｃと端子部１０Ｂを含むドレイン電極１０Ｅと、第２接続部４０Ｃと接続電極部４０Ｂを含むドレイン電極４０Ｅを形成する。ここで、第１接続部１０Ｃは基板２５０における平面視にて端子部１０Ｂに囲われる。同様に、第２接続部４０Ｃは基板２５０における平面視にて接続電極部４０Ｂに囲われる。ここで、第１接続開口部１０Ｆと第２接続開口部４０Ｆのアスペクト比が高い場合に、第１接続開口部１０Ｆと第２接続開口部４０Ｆとを充填可能な形成方法の一つとしては、たとえばタングステンＣＶＤ法をあげることができる。
【００５６】
ここで、たとえばタングステンを用いて第１接続部１０Ｃと第２接続部４０Ｃとを充填した場合、充填された第１接続部１０Ｃと第２接続部４０Ｃとを残してエッチングを行い、別の金属層を形成して後、これを新たな導電層６０とし、パターニングを行うことで端子部１０Ｂと接続電極部４０Ｂとを形成しても良い。この場合、たとえば充填された領域よりも低抵抗の金属層を用いることも好適で、電気抵抗を低減することが可能となる。また、端子部１０Ｂと接続電極部４０Ｂの電気抵抗値を同程度に揃える場合には、端子部１０Ｂと接続電極部４０Ｂに起因する段差を少なく抑えることが可能となる。また、導電層６０は多層構造を備えていても良い。ここまでの工程を終えた断面図を図３（ｂ）に示す。
【００５７】
次に、工程４として、第１被覆層としての無機平坦化層２０２を形成する。無機平坦化層２０２は、ＳｉＯxＮy（ｘ＝０、またはｙ＝０を含む）等の物質を用いることが好適である。ＳｉＯxＮyは半導体プロセスで長い実績を持っており、ＳｉＯxＮyを無機平坦化層２０２に用いることで予期せぬ課題発生を防止することが可能となる。層形成には、たとえばＣＶＤ法を用いることができる。また、ＣＶＤ法に代えてＰＶＤ法を用いて形成しても良い。また、無機平坦化層２０２として、ポーラス酸化珪素や、ハフニウム酸化物、タンタル酸化物等を用いても良い。
【００５８】
続けて、第２被覆層としての有機平坦化層２０３を形成する。有機平坦化層２０３としては、たとえばアクリル樹脂を用いることが好適である。アクリル樹脂を用いることで、平坦性をより向上させることが可能となる。ここで、アクリル樹脂に代えて、ポリイミド系、ポリエステル系、メチルメタアクリレート系、エポキシ系等の樹脂を用いても良い。ここまでの工程を終えた断面図を図４に示す。
【００５９】
次に、工程５として、基板２５０における平面視にて接続電極部４０Ｂと端子部１０Ｂと重なる領域を開口させた第１レジスト層３０１を形成し、第１レジスト層３０１をマスクとして、有機平坦化層２０３を開口させる。ここで、平坦化層が３層以上の構成を備えている場合には、無機平坦化層２０２を残してその他の全ての平坦化層を開口させる。ここまでの工程を終えた断面図を図５に示す。この工程を終えた後、第１レジスト層３０１を除去する工程を行う。なお、工程４において形成した有機平坦化層２０３を、感光性樹脂、例えば感光性のアクリル樹脂を用いて形成しても良い。この場合、工程５において、ステッパー等の露光装置を用いることにより露光を行い、その後現像処理をすることにより、接続電極部４０Ｂと端子部１０Ｂと重なる領域を開口させるようにしても良い。
【００６０】
次に、工程６として、基板２５０における平面視にて接続電極部４０Ｂの少なくとも一部と重なる領域を開口させた第２レジスト層３０２を形成し、第２レジスト層３０２をマスクとして無機平坦化層２０２を貫通させ、接続電極部４０Ｂに達するコンタクトホールを形成する、ここまでの工程を終えた断面図を図６に示す。この工程を終えた後、第２レジスト層３０２を除去する工程を行う。
【００６１】
次に、工程７として、画素電極前駆体としての画素電極前駆体２０４ａを形成し、基板２５０における平面視にて接続電極部４０Ｂと重なる領域と、光電変換素子としてのフォトダイオード２０と重なる領域と、接続電極部４０Ｂと重なる領域とフォトダイオード２０と重なる領域とを電気的に接続する領域と、を保護する第３レジスト層３０３を図７に示すように形成し、プラズマを用いたドライエッチングを行い、画素電極前駆体２０４ａをエッチングし、画素電極２０４を形成する。この際に、画素電極２０４を確実にエッチングし切るためには、若干のオーバーエッチングが必要となる。そのため、画素電極２０４以外の領域にはプラズマダメージが加えられるが、端子部１０Ｂの上には無機平坦化層２０２が残されているため、端子部１０Ｂはプラズマダメージから保護される。ここまでの工程を終えた断面図を図７に示す。この工程を終えた後、第３レジスト層３０３を除去する工程を行う。第３レジスト層３０３は通常アルゴンプラズマや酸素プラズマを用いて除去されるが、端子部１０Ｂはこのプラズマ雰囲気からも保護されている。
【００６２】
次に、工程８として、フォトダイオード前駆体２０ａを堆積する。フォトダイオード前駆体２０ａは、Ｎ+層２０５、Ｉ型半導体層２０６、Ｐ+層２０７を積層して備えている。次に、フォトダイオード２０が形成されるべき領域を保護する第４レジスト層３０４を形成し、第４レジスト層３０４をマスクとして、ＳＦ６やＣＦ４等を用いたドライエッチングによりフォトダイオード２０を形成する。この場合においても、フォトダイオード２０以外の部分にはプラズマダメージが加えられるが、端子部１０Ｂの上には無機平坦化層２０２が残されているため、端子部１０Ｂはプラズマダメージから保護される。ここまでの工程を終えた断面図を図８に示す。この工程を終えた後、第４レジスト層３０４を除去する工程を行う。第４レジスト層３０４は通常アルゴンプラズマや酸素プラズマを用いて除去されるが、端子部１０Ｂはこのプラズマ雰囲気からも保護されている。
【００６３】
次に、工程９として、パッシベーション層前駆体２０８ａを堆積する。パッシベーション層前駆体としては、たとえば無機平坦化層２０２と同じ組成を持つＳｉＯxＮyを用いることが好適であるが、異なった材質を用いても対応可能である。異なった材質を用いる場合には、後述するパッシベーション層前駆体２０８ａのエッチング条件と、無機平坦化層２０２とで、異なる条件を用いてエッチングすることで対応可能である。本実施形態では、同じ組成を有する場合について説明を続ける。フォトダイオード２０が位置する領域と、端子部１０Ｂが位置する領域が開口された第５レジスト層３０５をマスクとして、フッ酸系のウェットエッチング液を用いて、端子部１０Ｂとフォトダイオード２０とを露出させる。ここまでの工程を終えた断面図を図９に示す。この工程を終えた後、第５レジスト層３０５を除去する工程を行う。
【００６４】
以上記載した条件を用いることで、第１の実施形態に述べた光電変換装置１００が形成される。この後、光電変換装置１００上にＩＴＯ（インジウム・錫・酸化物）電極等を形成する工程が行われる。端子部１０Ｂは製造工程中では無機平坦化層２０２により保護されているため、エッチングによるダメージが少なく抑えられている。そのため、ＩＴＯを介して接続される図示せぬ外部回路との間での接触抵抗の増加、密着性の低下等の不良発生が抑えられ、良好な接続特性を得ることが可能となる。
【００６５】
（変形例：光電変換装置の製造方法−１）
ここで、上記した光電変換装置の製造方法の変形例について説明する。上記した例では、工程５において、接続電極部４０Ｂと端子部１０Ｂと重なる領域の有機平坦化層２０３を開口させ、工程６において、基板２５０における平面視にて接続電極部４０Ｂの少なくとも一部と重なる領域の無機平坦化層２０２を貫通させ、接続電極部４０Ｂに達するコンタクトホールを形成したが、これを、工程５において、接続電極部４０Ｂと重なる領域の有機平坦化層２０３および無機平坦化層２０２を貫通させ、接続電極部４０Ｂに達するコンタクトホールを形成し、工程６において、接続電極部４０Ｂと重なる領域の有機平坦化層２０３を開口させるようにしても良い。この場合でも、接続電極部４０Ｂと重なる領域を露出させる時に端子部１０Ｂの上には無機平坦化層２０２が残されているため、端子部１０Ｂはエッチング時の薬液等から保護される。上記した例では、第１被覆層としての無機平坦化層２０２を形成した後、第２被覆層としての有機平坦化層２０３を形成しているが、この順序は逆にしても良く、この場合でも平坦性を向上させることができる。
【００６６】
また、第１被覆層としての無機平坦化層２０２と有機平坦化層２０３を形成した後、第２被覆層としての無機平坦化層を形成しても良い。この場合、平坦化性が高い有機平坦化層をガスバリア性が高い無機平坦化層で挟むため、フォトダイオード２０やＴＦＴ１０、ＴＦＴ４０を有機平坦化層からの脱ガスから保護することが可能となる。
【００６７】
（第３の実施形態：光電変換装置の製造方法−２）
以下、本実施形態にかかる光電変換装置の製造方法について、図面を用いて説明する。図１０は本実施形態により得られる光電変換装置の断面図、図１１〜図１５は光電変換装置の製造方法を説明するための工程断面図である。
【００６８】
まず、第２の実施形態の工程１〜工程３を行う。ここまでは第２の実施形態と同じ工程を用いている。
【００６９】
次に、工程４として、第１被覆層としての有機平坦化層４０２を形成する。有機平坦化層４０２としては、たとえばアクリル樹脂を用いることが好適である。アクリル樹脂を用いることで、平坦性をより向上させることが可能となる。ここで、アクリル樹脂に代えて、ポリイミド系、ポリエステル系、メチルメタアクリレート系、エポキシ系等の樹脂を用いても良い。
【００７０】
次に、基板２５０における平面視にて、接続電極部４０Ｂと端子部１０Ｂとを含む領域を開口させた第１レジスト層５０１を形成し、第１レジスト層５０１をマスクとして、有機平坦化層４０２を貫通させ、接続電極部４０Ｂと端子部１０Ｂとに達するコンタクトホールを形成する。ここで、平坦化層が３層以上の構成を備えている場合には、全ての平坦化層を貫通させて接続電極部４０Ｂを露出させる。ここまでの工程を終えた断面図を図１１に示す。この工程を終えた後、第１レジスト層５０１を除去する工程を行う。なお、工程４において形成した有機平坦化層４０２を、感光性樹脂、例えば感光性のアクリル樹脂を用いて形成しても良い。この場合も、この後の工程において、ステッパー等の露光装置を用いることにより露光を行い、その後現像処理をすることにより、接続電極部４０Ｂと端子部１０Ｂとを露出させるようにしても良い。
【００７１】
次に、工程５として、第２被覆層としての無機平坦化層４０３を形成する。無機平坦化層４０３は、ＳｉＯxＮy（ｘ＝０、またはｙ＝０を含む）等の物質を用いることが好適である。ＳｉＯxＮyは半導体プロセスで長い実績を持っており、ＳｉＯxＮyを無機平坦化層４０３に用いることで予期せぬ課題発生を防止することが可能となる。層形成には、たとえばＣＶＤ法を用いることができる。また、ＣＶＤ法に代えてＰＶＤ法を用いて形成しても良い。また、無機平坦化層４０３として、ポーラス酸化珪素や、ハフニウム酸化物、タンタル酸化物等を用いても良い。また、無機平坦化層４０３と、層間絶縁層２０１と、で有機平坦化層４０２を覆うため、有機平坦化層４０２由来の脱ガスを封止することを可能としている。
【００７２】
次に、基板２５０における平面視にて接続電極部４０Ｂと重なる領域を開口させた第２レジスト層５０２を形成し、第２レジスト層５０２をマスクとして、無機平坦化層４０３を貫通させるべくエッチングを行い、接続電極部４０Ｂに達するコンタクトホールを形成する。ここで、平坦化層が３層以上の構成を備えている場合には、全ての平坦化層を貫通させて接続電極部４０Ｂを露出させる。この工程では、エッチングレートが異なる有機平坦化層４０２と別に、無機平坦化層４０３のみをエッチングするため、エッチング後の形状を滑らかにすることが容易となる。ここまでの工程を終えた断面図を図１２に示す。この工程を終えた後、第２レジスト層５０２を除去する工程を行う。
【００７３】
次に、工程６として、画素電極前駆体としての画素電極前駆体２０４ａを形成し、基板２５０における平面視にて接続電極部４０Ｂと重なる領域と、光電変換素子としてのフォトダイオード２０と重なる領域と、接続電極部４０Ｂと重なる領域とフォトダイオード２０と重なる領域とを電気的に接続する領域と、を保護する第３レジスト層５０３を図１３に示すように形成し、プラズマを用いたドライエッチングを行い、画素電極前駆体２０４ａをエッチングし、画素電極としての画素電極２０４を形成する。この際に、画素電極２０４を確実にエッチングし切るためには、若干のオーバーエッチングが必要となる。そのため、画素電極２０４以外の領域にはプラズマダメージが加えられるが、端子部１０Ｂの上には無機平坦化層４０３が残されているため、端子部１０Ｂはプラズマダメージから保護される。ここまでの工程を終えた断面図を図１３に示す。この工程を終えた後、第３レジスト層５０３を除去する工程を行う。第３レジスト層５０３は通常アルゴンプラズマや酸素プラズマを用いて除去されるが、端子部１０Ｂはこのプラズマ雰囲気からも保護されている。
【００７４】
次に、工程７として、フォトダイオード前駆体２０ａを堆積する。フォトダイオード前駆体２０ａは、Ｎ+層２０５、Ｉ型半導体層２０６、Ｐ+層２０７を積層して備えている。次に、フォトダイオード２０が形成されるべき領域を保護する第４レジスト層５０４を形成し、第４レジスト層５０４をマスクとして、ＳＦ６やＣＦ４等を用いたドライエッチングによりフォトダイオード２０を形成する。この場合においても、フォトダイオード２０以外の部分にはプラズマダメージが加えられるが、端子部１０Ｂの上には無機平坦化層４０３が残されているため、端子部１０Ｂはプラズマダメージから保護される。ここまでの工程を終えた断面図を図１４に示す。この工程を終えた後、第４レジスト層５０４を除去する工程を行う。第４レジスト層５０４は通常アルゴンプラズマや酸素プラズマを用いて除去されるが、端子部１０Ｂはこのプラズマ雰囲気からも保護されている。
【００７５】
次に、工程８として、パッシベーション層前駆体２０８ａを堆積する。パッシベーション層前駆体としては、たとえば無機平坦化層４０３と同じ組成を持つＳｉＯxＮyを用いることが好適であるが、異なった材質を用いても対応可能である。異なった材質を用いる場合には、後述するパッシベーション層前駆体２０８ａのエッチング条件と、無機平坦化層４０３とで、異なる条件を用いてエッチングすることで対応可能である。本実施形態では、同じ組成を有する場合について説明を続ける。フォトダイオード２０が位置する領域と、端子部１０Ｂが位置する領域が開口された第５レジスト層５０５をマスクとして、フッ酸系のウェットエッチング液を用いて、端子部１０Ｂとフォトダイオード２０とを露出させる。ここまでの工程を終えた断面図を図１５に示す。この工程を終えた後、第５レジスト層５０５を除去する工程を行う。
【００７６】
以上記載した条件を用いることで、図１０に示す光電変換装置１００が形成される。この後、光電変換装置１００上にＩＴＯ（インジウム・錫・酸化物）電極等を形成する工程が行われる。端子部１０Ｂは製造工程中では無機平坦化層４０３により保護されているため、エッチングによるダメージが少なく抑えられている。そのため、ＩＴＯを介して接続される図示せぬ外部回路との間での接触抵抗の増加、密着性の低下等の不良発生が抑えられ、良好な接続特性を得ることが可能となる。
【００７７】
（変形例：光電変換装置の製造方法−２）
ここで、上記した光電変換装置の製造方法の変形例について説明する。上記した例では、第１被覆層としての有機平坦化層４０２を形成した後、第２被覆層としての無機平坦化層４０３を形成しているが、この順序は逆にしても良く、この場合でも平坦性を向上させることができる。
【符号の説明】
【００７８】
３ａ…走査線、３ｂ…定電位線、６ａ…データ線、１０…ＴＦＴ、１０Ｂ…端子部、１０Ｃ…第１接続部、１０ＣＨ…チャネル、１０Ｄ…ドレイン、１０Ｆ…第１接続開口部、１０Ｇ…ゲート電極、１０ＬＤＤ…電界緩和部、１０Ｓ…ソース、１０ａ…ＴＦＴ、１２ａ…定電位線、２０…フォトダイオード、２０ａ…フォトダイオード前駆体、３０…保持容量、４０…ＴＦＴ、４０Ｂ…接続電極部、４０Ｃ…第２接続部、４０ＣＨ…チャネル、４０Ｄ…ドレイン、４０Ｆ…第２接続開口部、４０Ｇ…ゲート電極、４０ＬＤＤ…電界緩和部、４０Ｓ…ソース、４０ａ…ＴＦＴ、５０…フォトセンサー、６０…導電層、１００…光電変換装置、１０１…読み取り回路、１０２…走査線駆動回路、２０１…層間絶縁層、２０２…無機平坦化層、２０３…有機平坦化層、２０４…画素電極、２０４ａ…画素電極前駆体、２０５…Ｎ+層、２０６…Ｉ型半導体層、２０７…Ｐ+層、２０８…パッシベーション層、２０８ａ…パッシベーション層前駆体、２５０…基板、３０１…第１レジスト層、３０２…第２レジスト層、３０３…第３レジスト層、３０４…第４レジスト層、３０５…第５レジスト層、４０２…有機平坦化層、４０３…無機平坦化層、５０１…第１レジスト層、５０２…第２レジスト層、５０３…第３レジスト層、５０４…第４レジスト層、５０５…第５レジスト層。
【図１】
2010258261.tif 000003
【図２】
2010258261.tif 000004
【図３】
2010258261.tif 000005
【図４】
2010258261.tif 000006
【図５】
2010258261.tif 000007
【図６】
2010258261.tif 000008
【図７】
2010258261.tif 000009
【図８】
2010258261.tif 000010
【図９】
2010258261.tif 000011
【図１０】
2010258261.tif 000012
【図１１】
2010258261.tif 000013
【図１２】
2010258261.tif 000014
【図１３】
2010258261.tif 000015
【図１４】
2010258261.tif 000016
【図１５】
2010258261.tif 000017
【図１６】
2010258261.tif 000018