(57)【要約】【課題】  処理結果に基づいて第１のプロセスレシピを修正しても、第２のプロセスレシピの修正が行われないため、第２のプロセスレシピに基づいた処理を行うと、処理対象の物理量が目標値がずれてしまう。【解決手段】  処理条件、及び処理を施す際の目標になる物理量に対応する目標パラメータを含む複数のプロセスレシピが、記憶装置に記憶される。処理条件の少なくとも１つを可変パラメータとし、目標パラメータに対応する物理量と可変パラメータとの対応関係が記憶されている。プロセスレシピを特定する識別子、及び当該識別子で特定されるプロセスレシピの目標パラメータに対応する物理量が入力されると、処理装置が、識別子及び物理量と、上記対応関係とに基づいて、識別子で特定されるプロセスレシピ、及び対応関係が適用される他のプロセスレシピの各々の可変パラメータの補正値を算出し、算出された補正値に基づいてプロセスレシピを修正する。【選択図】  図５
2010171336.tif 000002
【特許請求の範囲】
【請求項１】
製造プロセスにおいて半導体基板に処理を施す際の処理条件、及び半導体基板に処理を施す際の目標になる物理量に対応する目標パラメータを含む複数のプロセスレシピを記憶し、さらに前記処理条件の少なくとも１つを可変パラメータとし、前記目標パラメータに対応する物理量と該可変パラメータとの対応関係を記憶している記憶装置と、
プロセスレシピを特定する識別子、及び当該識別子で特定されるプロセスレシピの目標パラメータに対応する物理量が入力される入力装置と、
処理装置と
を有し、
前記処理装置は、
前記入力装置から入力された識別子及び物理量と、前記対応関係とに基づいて、該識別子で特定されるプロセスレシピ、及び前記対応関係が適用される他のプロセスレシピの各々の前記可変パラメータの補正値を算出し、算出された補正値に基づいて前記プロセスレシピを修正する半導体製造装置。
【請求項２】
前記記憶装置は、さらに、前記プロセスレシピごとに、前記可変パラメータの許容範囲を記憶しており、
前記処理装置は、前記可変パラメータの補正値が、前記許容範囲内であるか否かを判定し、許容範囲内である場合には、算出された補正値に基づいて前記プロセスレシピを修正し、許容範囲外である場合には、出力装置から警報を発出する請求項１に記載の半導体製造装置。
【請求項３】
前記記憶装置は、さらに、前記可変パラメータの変動幅の上限値を記憶しており、
前記処理装置は、前記可変パラメータの補正前の値と補正後の値との差が、前記変動幅の上限値以下であるか否かを判定し、前記差が前記上限値以下である場合には、算出された補正値に基づいて前記プロセスレシピを修正し、前記差が前記上限値値よりも大きい場合には、出力装置から警報を発出する請求項１または２に記載の半導体製造装置。
【請求項４】
製造プロセスにおいて半導体基板に処理を施す際の処理条件、及び半導体基板に処理を施す際の目標になる物理量に対応する目標パラメータを含む第１のプロセスレシピに基づいて第１の半導体基板に処理を施す工程と、
処理を施された前記第１の半導体基板の前記目標パラメータに対応する物理量を測定する工程と、
第１のプロセスレシピに含まれている処理条件の少なくとも１つである可変パラメータと前記目標パラメータとの対応関係、及び測定された前記目標パラメータに対応する物理量に基づいて、前記可変パラメータ及び前記目標パラメータの値が、前記第１のプロセスレシピのこれらの値とは異なる第２のプロセスレシピの前記可変パラメータの補正値を算出し、該補正値に基づいて該第２のプロセスレシピを修正する工程と、
修正後の前記第２のプロセスレシピに基づいて、第２の半導体基板に処理を施す工程と
を有する半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プロセスレシピに基づいて半導体基板（または半導体ウエハ）に処理を施す半導体製造装置、及びプロセスレシピに基づいて半導体素子を製造する方法に関する。
【背景技術】
【０００２】
半導体製造装置で半導体素子を製造する場合、製造装置の制御部に記憶されている複数のプロセスレシピから１つのプロセスレシピが選択され、そのプロセスレシピに基づいて処理が行われる。プロセスレシピには、処理条件、例えば温度、圧力、ガス流量、処理時間等が含まれる。プロセスレシピは、処理の対象となる物理量の目標値ごとに準備される。例えば、成膜処理の場合には、この物理量は膜厚であり、エッチング処理の場合には、この物理量はエッチングの深さである。
【０００３】
あるプロセスレシピに基づいて実際に処理を行うと、処理された半導体素子の処理対象になっている物理量が、プロセスレシピの目標値からずれる場合がある。この場合には、処理結果の物理量が、その目標値に近づくように、処理条件の少なくとも１つを補正することによってプロセスレシピを修正する。
【０００４】
修正されたプロセスレシピに基づいて処理を行うことにより、処理対象の物理量を目標値に近づけることができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平５−２８３３０８号公報
【特許文献２】特表２００３−５０２７７１号公報
【特許文献３】特開２００２−１８４７０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
第１のプロセスレシピが修正されると、第１のプロセスレシピに基づいて処理を行う場合には、処理対象の物理量を目標値に近づけることができる。ただし、処理対象の物理量の目標値が異なる他の第２のプロセスレシピに基づいて処理を行うと、処理された半導体素子の当該物理量が、その目標値からずれてしまう。このずれに基づいて、第２のプロセスレシピを修正しなければならい。
【課題を解決するための手段】
【０００７】
上述の課題を解決する半導体装置は、
製造プロセスにおいて半導体基板に処理を施す際の処理条件、及び半導体基板に処理を施す際の目標になる物理量に対応する目標パラメータを含む複数のプロセスレシピを記憶し、さらに前記処理条件の少なくとも１つを可変パラメータとし、前記目標パラメータに対応する物理量と該可変パラメータとの対応関係を記憶している記憶装置と、
プロセスレシピを特定する識別子、及び当該識別子で特定されるプロセスレシピの目標パラメータに対応する物理量が入力される入力装置と、
処理装置と
を有し、
前記処理装置は、
前記入力装置から入力された識別子及び物理量と、前記対応関係とに基づいて、該識別子で特定されるプロセスレシピ、及び前記対応関係が適用される他のプロセスレシピの各々の前記可変パラメータの補正値を算出し、算出された補正値に基づいて前記プロセスレシピを修正する。
【０００８】
上述の課題を解決する半導体素子の製造方法は、
製造プロセスにおいて半導体基板に処理を施す際の処理条件、及び半導体基板に処理を施す際の目標になる物理量に対応する目標パラメータを含む第１のプロセスレシピに基づいて第１の半導体基板に処理を施す工程と、
処理を施された前記第１の半導体基板の前記目標パラメータに対応する物理量を測定する工程と、
第１のプロセスレシピに含まれている処理条件の少なくとも１つである可変パラメータと前記目標パラメータとの対応関係、及び測定された前記目標パラメータに対応する物理量に基づいて、前記可変パラメータ及び前記目標パラメータの値が、前記第１のプロセスレシピのこれらの値とは異なる第２のプロセスレシピの前記可変パラメータの補正値を算出し、該補正値に基づいて該第２のプロセスレシピを修正する工程と
を有する。
【発明の効果】
【０００９】
あるプロセスレシピに基づいて処理を行った結果を評価することにより、当該プロセスレシピのみならず、他のプロセスレシピをも修正することができる。
【図面の簡単な説明】
【００１０】
【図１】（１Ａ）は、実施例１による半導体製造装置のブロック図であり、（１Ｂ）は、レシピ記憶部のデータ構造を示す図である。
【図２】レシピ記憶部に記憶されているデータの一例を示す図表である。
【図３】（３Ａ）〜（３Ｃ）は、それぞれれプロセスレシピＡ１〜Ａ３に基づいて処理された半導体基板の断面図である。
【図４】１つのレシピグループの膜厚目標値（目標パラメータ）と、成膜時間（可変パラメータ）との対応関係の一例を示すグラフである。
【図５】実施例１による半導体製造装置を用いて半導体基板がロットごとに処理される流れを示した図である。
【図６】レシピグループＡの各プロセスレシピＡ１〜Ａ５の成膜時間（可変パラメータ）の補正手順を説明するための図表である。
【図７】プロセスレシピに含まれる成膜時間（可変パラメータ）の変化の一例と、可変パラメータ許容範囲とを示すグラフである。
【図８】プロセスレシピに含まれる成膜時間（可変パラメータ）の変化の一例と、可変パラメータ変動幅上限値とを示すグラフである。
【図９】参考例による半導体製造装置を用いて半導体基板のロットが処理される流れを示した図である。
【図１０】実施例２による半導体製造装置を用いて半導体基板がロットごとに処理される流れを示した図である。
【図１１】（１１Ａ）は、実施例３による方法で作製される半導体基板の断面図であり、（１１Ｂ）は、実施例３で適用されるプロセスレシピのデータの一例を示す図表である。
【発明を実施するための形態】
【００１１】
図面を参照しながら、実施例について説明する。
【実施例１】
【００１２】
図１Ａに、実施例１による半導体製造装置１のブロック図を示す。半導体製造装置１は、例えば成膜装置、エッチング装置、研磨装置等であり、制御装置１０と被制御部２０とを含む。被制御部２０は、チャンバにガスを導入するための流量制御装置、チャンバ内の圧力制御装置、半導体ウエハ用ステージの温度制御装置、チャンバ内にプラズマを発生するための高周波電源等である。
【００１３】
制御装置１０は、処理装置（ＣＰＵ）１１、記憶装置１２、入力装置１３、及び出力装置１４を含む。記憶装置１２に、プロセスレシピを記憶するためのレシピ記憶部４０が確保されている。プロセスレシピには、半導体製造装置で半導体基板を処理する際の処理条件が含まれる。半導体基板の処理時に、１つのプロセスレシピが選択され、そのプロセスレシピに基づいて処理が行われる。記憶装置１２には、さらに、プロセスレシピに基づいて、処理装置１１が被制御部２０を制御するためのプログラムが格納されている。
【００１４】
入力装置１３は、キーボード、マウス、外部メモリ用端子等を含む。出力装置１４は、画像表示装置、音声出力装置等を含む。
【００１５】
評価装置３０が、半導体製造装置１で実際に処理された半導体基板の処理結果の評価を行う。例えば、半導体製造装置１が成膜装置である場合には、評価装置３０は、成膜された薄膜の厚さを測定する。半導体製造装置１がエッチング装置である場合には、評価装置３０は、エッチングされた深さを測定する。評価装置３０による評価結果、例えば膜厚、エッチング深さ等の測定値が、入力装置１３を介して制御装置１０に入力される。
【００１６】
図１Ｂに、レシピ記憶部４０のデータ構成の一例を示す。複数のレシピが、レシピグループＡ、Ｂ、Ｃ・・・のいずれかのグループに属する。レシピグループＡは、複数のプロセスレシピＡ１、Ａ２、・・・Ａｎを含み、さらに関係式を含む。関係式については、後述する。
【００１７】
プロセスレシピＡ１〜Ａｎの各々は、製造プロセスにおいて半導体素子に処理を施す際の処理条件、及び半導体素子に処理を施す際の目標になる物理量に対応する目標パラメータを含む。例えば、成膜プロセスの場合には、目標になる物理量は、成膜される薄膜の膜厚であり、処理条件には、成膜温度、パワー、ガス圧、ガス流量、及び成膜時間等が含まれる。ドライエッチングプロセスの場合には、目標になる物理量は、エッチングの深さであり、処理条件には、処理温度、パワー、ガス圧、ガス流量、及びエッチング時間等が含まれる。
【００１８】
さらに、プロセスレシピＡ１〜Ａｎの各々は、成膜時間（可変パラメータ）の許容範囲、及び成膜時間（可変パラメータ）変動幅上限値を含む。
【００１９】
図２に、プロセスレシピに含まれる各パラメータの具体例を示す。レシピグループＡに、複数のプロセスレシピＡ１〜Ａｎが属し、他のレシピグループＢに、複数のプロセスレシピＢ１〜Ｂｎが属する。プロセスレシピＡ１〜Ａｎ、及びプロセスレシピＢ１〜Ｂｎは、例えば酸化シリコン膜の成膜プロセスに対応する。プロセスレシピの識別子によって、複数のプロセスレシピから１つのプロセスレシピが特定される。
【００２０】
プロセスレシピＡ１の成膜温度の設定値はＴａ、パワーの設定値はＷａ、ガス圧の設定値はＰａ、ガス流量の設定値はＦａである。レシピグループＡに属する他のプロセスレシピＡ２〜Ａｎの成膜温度、パワー、ガス圧、ガス流量の設定値は、それぞれＴａ、Ｗａ、Ｐａ、Ｆａであり、プロセスレシピＡ１のこれらのパラメータの設定値と同一である。
【００２１】
プロセスレシピＡ１〜Ａｎの膜厚目標値が相互に異なっている。例えば、プロセスレシピＡ１、Ａ２、Ａ３の膜厚目標値は、それぞれ１００ｎｍ、３００ｎｍ、５００ｎｍである。膜厚目標値が異なることに対応して、プロセスレシピＡ１〜Ａｎの成膜時間の設定値が相互に異なっている。例えば、プロセスレシピＡ１、Ａ２、Ａ３の成膜時間の設定値は、それぞれｔａ１、ｔａ２、ｔａ３である。同じレシピグループに属するプロセスレシピに含まれる複数のパタメータのうち、プロセスレシピごとに異なるパラメータを、「可変パラメータ」と呼ぶこととする。
【００２２】
プロセスレシピＡ１の成膜時間許容範囲の設定値は、ｔａ１Ｌ〜ｔａ１Ｈの範囲であり、成膜時間変動幅上限値の設定値は、Δｔａ１Ｍである。他のプロセスレシピＡ２〜Ａｎの各々の成膜時間許容範囲及び成膜時間変動幅上限値にも、それぞれ設定値が登録されている。
【００２３】
図３Ａ〜図３Ｃに、それぞれプロセスレシピＡ１〜Ａ３に基づいて処理された半導体基板の断面図を示す。プロセスレシピＡ１〜Ａ３に基づいて処理された半導体基板６０の上には、それぞれ図３Ａ〜図３Ｃに示すように、酸化シリコンからなる厚さ１００ｎｍ、３００ｎｍ、５００ｎｍの薄膜６１Ａ、６１Ｂ、６１Ｃが形成されている。
【００２４】
図２に戻って説明を続ける。レシピグループＢに属するプロセスレシピＢ１〜Ｂｎにも、膜厚目標値、成膜温度、パワー、ガス圧、ガス流量、成膜時間、成膜時間許容範囲、及び成膜時間変動幅上限値が設定されている。成膜温度、パワー、ガス圧、ガス流量の少なくとも１つのパラメータの設定値は、レシピグループＡに属するプロセスレシピの対応するパラメータの設定値とは異なる。
【００２５】
図４に、図１Ｂに示した関係式の一例を示す。成膜温度、パワー、ガス圧、ガス流量等のパラメータが同一であれば、成膜される薄膜の厚さは、成膜時間に対して線型に増加すると考えられる。一例として、膜厚目標値（目標パラメータ）をｘ（ｎｍ）、成膜時間（可変パラメータ）をｙ（秒）とすると、下記の関係式が成立する。
【００２６】
【数１】
2010171336.tif 000003
【００２７】
上記関係式が、図１Ｂに示したレシピグループＡに対応して、レシピ記憶部４０に記憶されている。上述の関係式の係数ａには、初期値が設定されている。レシピグループＡに属するすべてのプロセスレシピＡ１〜Ａｎの膜厚目標値と成膜時間とは、上記関係式を満たしている。
【００２８】
図５に、実施例による半導体素子の製造方法の処理の流れを示す。レシピグループＡに属するプロセスレシピＡ１（０）〜Ａｎ（０）が予め決定されている。ここで、カッコ内の数字は、プロセスレシピの版数を表し、可変パラメータを補正するごとに１ずつ増加する。版数「０」は、プロセスレシピが初期状態であることを意味する。初期状態のプロセスレシピＡ１（０）〜Ａｎ（０）の各処理条件（パラメータ）は、例えば半導体製造装置の定期点検時に決定される。
【００２９】
図１に示した半導体製造装置１が、ロットＬ１、Ｌ２、Ｌ３・・・の半導体素子に対して、順番に処理を実行する。各ロットには、そのロットの半導体基板に対して処理すべきプロセスレシピが関連付けられている。図５に示した例では、ロットＬ１〜Ｌ３に、プロセスレシピＡ１が関連付けられ、ロットＬ４〜Ｌ６に、プロセスレシピＡ２が関連付けられ、ロットＬ７〜Ｌ９に、プロセスレシピＡ３が関連付けられている。
【００３０】
ロットＬ１の半導体基板に対して、プロセスレシピＡ１（０）に基づいて成膜処理を実行する。その後、ロットＬ１内の半導体基板から数個を抜き取って、処理結果を評価する。具体的には、成膜された薄膜の膜厚を測定する。プロセスレシピＡ１を特定するための識別子、及び膜厚の測定結果を、図１Ａに示した入力装置１３に入力する。
【００３１】
ステップＳ１において、処理装置１１が、測定された膜厚と、入力された識別子で特定されるプロセスレシピの膜厚目標値とに基づいて、関係式の係数ａを求める。新たに算出された係数ａと、プロセスレシピＡ１〜Ａｎの膜厚目標値とに基づいて、各プロセスレシピＡ１〜Ａｎの成膜時間の補正値を算出する。
【００３２】
図６に、補正値の算出の一例を示す。プロセスレシピＡ１〜Ａ５の膜厚目標値は、それぞれ１００ｎｍ、３００ｎｍ、５００ｎｍ、１０００ｎｍ、及び１５００ｎｍであり、補正前の成膜時間は、それぞれｔａ１（０）〜ｔａ５（０）である。プロセスレシピＡ１によって処理した半導体素子の膜厚の測定値が１０６ｎｍであったとする。
【００３３】
補正前の成膜時間ｔａ１（０）と、膜厚測定値１０６ｎｍとを、それぞれ関係式のｙ及びｘに代入して、係数ａの値ａ１を算出する。
【００３４】
係数ａの値をａ１とした関係式の膜厚目標値ｘに、各プロセスレシピＡ１〜Ａ５の膜厚目標値を代入することにより、成膜時間ｙを算出する。算出された成膜時間ｙを、各プロセスレシピＡ１〜Ａ５の補正後の成膜時間ｔａ１（１）〜ｔａ５（１）とする。このように、プロセスレシピＡ２〜Ａ５に基づいて実際の処理を行っておらず、膜厚測定値が存在しない場合でも、プロセスレシピＡ２〜Ａ５の補正後の成膜時間が算出される。
【００３５】
図５に示したステップＳ２において、成膜時間の補正値が、成膜時間許容範囲に納まっているか否かを判定する。さらに、補正前の成膜時間から補正後の成膜時間までの変動幅が、成膜時間変動幅上限値以下であるか否かを判定する。この判定は、プロセスレシピＡ１〜Ａｎごとに行う。
【００３６】
成膜時間の補正値が成膜時間許容範囲外である場合、または成膜時間の変動幅が成膜時間変動幅上限値を超えている場合には、図１Ａに示した出力装置１４から警報を発出する。成膜時間の補正値が成膜時間許容範囲内であり、かつ成膜時間の変動幅が成膜時間変動幅上限値以下である場合には、ステップＳ３において、各プロセスレシピＡ１〜Ａ４の成膜時間を、補正後の値に書き換えることによって、プロセスレシピＡ１〜Ａ４を修正する。これにより、プロセスレシピの版数が「１」になる。
【００３７】
ロットＬ２及びＬ３の半導体基板に対しては、修正されたプロセスレシピＡ１（１）に基づいて処理が実行される。さらに、ロットＬ４〜Ｌ６の半導体基板に対しては、修正されたプロセスレシピＡ２（１）に基づいて処理が実行され、ロットＬ７〜Ｌ９の半導体基板に対しては、修正されたプロセスレシピＡ３（１）に基づいて処理が実行される。
【００３８】
このように、レシピグループＡに属するいずれか１つのプロセスレシピ、例えばプロセスレシピＡ１に基づいた処理が実行され、その処理結果が評価されると、プロセスレシピＡ１のみならず、レシピグループＡに属する他のプロセスレシピＡ２〜Ａｎにも評価結果が反映される。このため、現時点の製造設備状態に整合した適切なプロセスレシピに基づいた処理を行うことが可能になる。
【００３９】
処理後の半導体基板の評価、例えば成膜された薄膜の膜厚測定と、評価結果に基づくプロセスレシピの修正は、ある定められた周期ごとに行うことが好ましい。これにより、プロセスレシピの設定値を、製造設備の現在の状態に整合させておくことが可能になる。
【００４０】
図７及び図８を参照して、図５の補正値判定ステップＳ２について説明する。図７に、プロセスレシピＡ１の成膜時間の設定値の時刻暦の一例を示す。時間経過と共に、成膜時間ｔａ１の設定値が修正されている。時刻ｔＡＬＭにおいて、成膜時間ｔａ１の設定値が、その許容範囲ｔａ１Ｌ〜ｔａ１Ｈから外れる。この場合、製造設備に何らかの異常が発生していると考えられるため、時刻ｔＡＬＭにおいて警報を発出する。
【００４１】
図８に、プロセスレシピＡ１の成膜時間の設定値の時刻暦の他の一例を示す。時刻ｔＡＬＭにおいて、補正直前の成膜時間から補正後の成膜時間までの変動幅が、変動幅上限値Δｔａ１Ｍを超える。このように、成膜時間の設定値が急激に変動した場合には、その絶対値が成膜時間許容範囲内であったとしても、製造設備に何らかの異常が発生したと考えられる。このため、時刻ｔＡＬＭにおいて警報を発出する。
【００４２】
このように、成膜時間の設定値の妥当性を検証することにより、製造設備の異常を早期に発見することができる。なお、成膜時間の設定値の妥当性の判定に、図７に示した成膜時間許容範囲内か否かの判定と、図８に示した成膜時間変動幅上限値以下か否かの判定との両者を用いてもよいし、いずれか一方のみを用いてもよい。
【００４３】
図９に、参考例による半導体素子の製造方法の処理の流れを示す。ロットの処理の順番は、図５に示した実施例１による方法の順番と同じである。プロセスレシピＡ１（０）に基づいて、ロットＬ１の半導体基板の処理を行う。処理後の半導体基板の評価を行い、評価結果に基づいて、プロセスレシピＡ１（０）をプロセスレシピＡ１（１）に修正する。レシピグループＡに属する他のプロセスレシピＡ２〜Ａｎは修正されない。修正後のプロセスレシピＡ１（１）に基づいて、ロットＬ２及びＬ３の半導体基板の処理を行う。
【００４４】
その次のロットＬ４の処理を行う際には、プロセスレシピＡ２（０）が修正されていないため、初期のプロセスレシピＡ２（０）が適用される。処理後の半導体基板の評価を行い、評価結果に基づいて、プロセスレシピＡ２（０）をプロセスレシピＡ２（１）に修正する。修正後のプロセスレシピＡ２（１）に基づいて、ロットＬ５及びＬ６の半導体基板の処理を行う。
【００４５】
同様に、ロットＬ７の半導体基板は、初期のプロセスレシピＡ３（０）に基づいて処理される。処理後の半導体基板の評価結果に基づいて、プロセスレシピＡ３（０）をプロセスレシピＡ３（１）に修正する。その次のロットＬ８及びＬ９の半導体基板は、修正後のプロセスレシピＡ３（１）に基づいて処理される。
【００４６】
参考例では、ロットＲ４及びＲ７の半導体基板の処理には、それぞれ修正前のプロセスレシピＡ２（０）及びＡ３（０）が適用される。これに対し、図５に示した実施例では、ロットＲ４及びＲ７の半導体基板の処理にも、それぞれ修正後のプロセスレシピＡ２（１）及びＡ３（１）が適用される。
【００４７】
実施例１と参考例とを対比すると、実施例１による方法では、種々のプロセスレシピのロットの処理を行う際に、修正後の適切なプロセスレシピを早期に適用することが可能であることがわかる。
【実施例２】
【００４８】
次に、実施例２について説明する。上記実施例１では、目標パラメータを成膜される薄膜の膜厚とし、可変パラメータを成膜時間としたが、可変パラメータとして他の処理条件を採用することも可能である。例えば、成膜温度、成膜時のパワー等を可変パラメータとして採用することができる。成膜温度を可変パラメータとして採用した場合には、図１Ｂに示したレシピグループに対応する関係式では、成膜温度と膜厚との関係が定義される。
【００４９】
上記実施例１では、関係式が線型であったが、関係式は線型とは限らない。一般的に、可変パラメータｙと目標パラメータｘとが、下記の関係式を満たすとする。
【００５０】
【数２】
2010171336.tif 000004
【００５１】
ここで、ａ及びｂは、評価結果に基づいて補正される係数である。例えば、関数ｆがｘの２次関数であり、係数ａ及びｂは、それぞれ２次の項及び１次の項の係数に対応する。２つの係数を補正するには、同一のレシピグループに属する少なくとも２つのプロセスレシピに基づいた評価結果が必要になる。
【００５２】
図１０に、実施例２による半導体素子の製造方法の処理の流れを示す。プロセスレシピＡ１（０）に基づいて、ロットＬ１の半導体基板の処理を行う。処理結果を評価することにより、プロセスレシピＡ１（０）をプロセスレシピＡ１（１）に修正する。この時点では、２つの係数ａ及びｂを補正することができないため、他のプロセスレシピＡ２〜Ａｎを修正することはできない。
【００５３】
ロットＬ２及びＬ３の半導体基板に対して、修正後のプロセスレシピＡ１（１）に基づいた処理を行う。
【００５４】
ロットＬ４の半導体基板に対して、初期のプロセスレシピＡ２（０）に基づいた処理を行う。この処理後に、ロットＬ４の半導体基板の処理結果を評価する。ロットＬ１及びＬ４の半導体基板の評価結果に基づいて、レシピグループＡのプロセスレシピＡ２〜Ａｎを修正し、修正後のプロセスレシピＡ２（１）〜Ａｎ（１）を得る。
【００５５】
ロットＬ５及びＬ６の半導体基板に対して、修正後のプロセスレシピＡ２（１）に基づいた処理を行う。さらに、ロットＬ７〜Ｌ９の半導体基板に対して、修正後のプロセスレシピＡ３（１）に基づいた処理を行う。
【００５６】
実施例２においては、プロセスレシピＡ１及びＡ２に基づいた２つの処理結果により、レシピグループＡの他のプロセスレシピＡ３〜Ａｎの修正を行う。このため、図１０において、ロットＬ７の半導体素子の処理に、修正後のプロセスレシピＡ３（１）を適用することができる。
【００５７】
また、実施例２においても、図５に示したステップＳ２の補正値判定処理を適用してもよい。
【００５８】
実施例１及び２では、目標パラメータとして薄膜の膜厚を採用したが、他の物理量を目標パラメータとして採用することも可能である。例えば、薄膜の抵抗率を目標パラメータとすることも可能である。この場合、成膜温度、パワー、ガス圧、ガス流量等の条件のうち１つの条件を可変パラメータとして採用する。
【実施例３】
【００５９】
次に、実施例３による半導体素子の製造方法について説明する。実施例１及び２では、目標パラメータ及び可変パラメータを、それぞれ１つとした。実施例３では、複数の物理量を目標パラメータとし、可変パラメータとして複数の処理条件が採用される。
【００６０】
図１１Ａに、実施例３のプロセスレシピに基づいて処理された半導体基板の断面図を示す。半導体基板７０の上に、酸化シリコンからなる第１の膜７１が形成され、その上に、異なる成膜条件で第２の膜７２が形成されている。
【００６１】
図１１Ｂに、実施例３の工程に適用されるプロセスレシピの一例を示す。第１の膜７１の厚さを、第１の膜厚目標値（第１の目標パラメータ）とし、第２の膜７２の厚さを第２の膜厚目標値（第２の目標パラメータ）とする。第１の成膜温度、第１のパワー、第１のガス圧、第１のガス流量、及び第１の成膜時間が、第１の膜の成膜条件に相当し、第２の成膜温度、第２のパワー、第２のガス圧、第２のガス流量、及び第２の成膜時間が、第２の膜の成膜条件に相当する。第１の成膜時間を第１の可変パラメータとし、第２の成膜時間を第２の可変パラメータとする。レシピグループ内の全てのプロセスレシピにおいて、第１及び第２の成膜時間以外の処理条件は共通である。
【００６２】
第１の膜厚目標値ｘ１と第１の可変パラメータｙ１との関係を示す第１の関係式が定義され、第２の膜厚目標値ｘ２と第２の可変パラメータｙ２との関係を示す第２の関係式が定義される。
【００６３】
１つのプロセスレシピＡ１に基づいて半導体基板の処理を行い、その処理結果を評価することにより、プロセスレシピＡ１の第１及び第２の可変パラメータを補正することができる。さらに、第１の関係式に、修正後のプロセスレシピＡ１の第１の可変パラメータと第１の目標パラメータとを代入することにより、第１の関係式の係数を補正することができる。補正された係数を持つ第１の関係式に基づいて、同一のレシピグループに属する他のプロセスレシピＡ２〜Ａｎを修正することができる。
【００６４】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【符号の説明】
【００６５】
１  半導体製造装置
１０  制御装置
１１  処理装置（ＣＰＵ）
１２  記憶装置
１３  入力装置
１４  出力装置
２０  被制御部
３０  評価装置
４０  レシピ記憶部のデータ構成
６０  半導体基板
６１  薄膜
７０  半導体基板
７１  第１の膜
７２  第２の膜
【図１】
2010171336.tif 000005
【図２】
2010171336.tif 000006
【図３】
2010171336.tif 000007
【図４】
2010171336.tif 000008
【図５】
2010171336.tif 000009
【図６】
2010171336.tif 000010
【図７】
2010171336.tif 000011
【図８】
2010171336.tif 000012
【図９】
2010171336.tif 000013
【図１０】
2010171336.tif 000014
【図１１】
2010171336.tif 000015