(57)【要約】【課題】クランプ演算行の黒レベルが有効行の黒レベルより大きい場合、黒つぶれを防止する必要がある。【解決手段】黒レベル補正回路は、画像の黒信号のレベルを計数するカウンタと、上記カウンタから出力されたデータを予め設定された閾値と比較してフィードバックゲインを判定する黒レベル判定部と、上記カウンタから供給されたデータから平均値を求める平均値算出部と、上記黒レベル判定部から供給された制御信号によりフィードバックゲインが選択され、該選択されたフィードバックゲインと上記平均化されたデータを演算処理するフィードバック演算処理部と、フィードバック演算処理されたデータが補正され、当該補正されたデータをアナログデータに変換して、アナログの黒信号を出力するディジタルアナログ変換器とを有することにより、過多の引き込みを防止し黒つぶれを回避することができる。【選択図】図２
2010258827.tif 000002
【特許請求の範囲】
【請求項１】
画像の黒信号のレベルを計数するカウンタと、
上記カウンタから出力されたデータを予め設定された閾値と比較してフィードバックゲインを判定する黒レベル判定部と、
上記カウンタから供給されたデータから平均値を求める平均値算出部と、
上記黒レベル判定部から供給された制御信号によりフィードバックゲインが選択され、該選択されたフィードバックゲインと上記平均化されたデータを演算処理するフィードバック演算処理部と、
フィードバック演算処理されたデータが補正され、当該補正されたデータをアナログデータに変換して、アナログの黒信号を出力するディジタルアナログ変換器と
を有する
黒レベル補正回路。
【請求項２】
上記黒レベル補正回路は、黒レベル検出期間に動作する
請求項１記載の黒レベル補正回路。
【請求項３】
上記フィードバック演算処理部で、フィードバック演算する処理回数は１回とする
請求項１記載の黒レベル補正回路。
【請求項４】
上記カウンタから供給されて上記平均値算出部に出力されるデータの中で閾値以上の白点データを除外する白点除外部と
をさらに有する
請求項１記載の黒レベル補正回路。
【請求項５】
上記カウンタ出力から出力されるデータは、４並列のディジタルデータを有し、該データを用いて上記平均値算出部で平均化される
請求項１記載の黒レベル補正回路。
【請求項６】
上記フィードバックゲインは複数個有し、上記黒レベル判定部から供給された制御信号により上記フィードバックゲインを選択するセレクタとを有する
請求項１記載の黒レベル補正回路。
【請求項７】
上記黒レベル検出期間の黒信号レベルが、映像検出期間の黒信号レベルより低いとき、上記フィードバックゲインの小さい値を選択する
請求項６記載の黒レベル補正回路。
【請求項８】
上記フィードバックゲインの値は、１．０、０．８７５、０．５、０．２５である
請求項７記載の黒レベル補正回路。
【請求項９】
光信号を検出して電気信号に変換する光検出部がマトリック状に配列され、検出された電気信号が水平垂直駆動回路によりカラム線を介してされるピクセル部と、
上記カラム線から供給された電気信号とランプ波形を比較して、比較結果を出力する比較器と、
上記比較器の出力信号に基づいて黒信号のレベルを計数するカウンタと、
上記カウンタから出力されたデータを予め設定された閾値と比較してフィードバックゲインを判定する黒レベル判定部と、
上記カウンタから供給されたデータから平均値を求める平均値算出部と、
上記黒レベル判定部から供給された制御信号によりフィードバックゲインが選択され、該選択されたフィードバックゲインと上記平均化されたデータを演算処理するフィードバック演算処理部と、
フィードバック演算処理されたデータが補正され、当該補正されたデータをアナログデータに変換して、アナログの黒信号を出力するディジタルアナログ変換器と
を有する
固体撮像装置。
【請求項１０】
上記黒レベル補正回路は、黒レベル検出期間に動作する
請求項９記載の固体撮像装置。
【請求項１１】
上記フィードバック演算処理部で、フィードバック演算する処理回数は１回とする
請求項９記載の固体撮像装置。
【請求項１２】
上記カウンタから供給されて上記平均値算出部に出力されるデータの中で閾値以上の白点データを除外する白点除外部と
をさらに有する
請求項９記載の固体撮像装置。
【請求項１３】
上記カウンタ出力から出力されるデータは、４並列のディジタルデータを有し、該データを用いて上記平均値算出部で平均化される
請求項９記載の固体撮像装置。
【請求項１４】
上記フィードバックゲインは複数個有し、上記黒レベル判定部から供給された制御信号により上記フィードバックゲインを選択するセレクタとを有する
請求項１２記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置等に用いられる黒レベル補正回路で、特に黒レベルつぶれを補正するクランプ回路に関する。
【背景技術】
【０００２】
通常クランプ回路において目標値との差分を検出し、ＤＡＣ（ディジタルアナログ変換器）部にフィードバックすることにより、黒レベルを一定に保っている。しかし、その検出時に、白点除去されないレベルで目標の黒レベルよりは明らかにレベルの高い点が多数あったり、額縁のような模様の一部が演算範囲に含まれたりした場合がある。これらの場合、有効画素領域の黒レベルより、クランプ範囲の黒レベルが高くなり、ＤＡＣ部への制御値が必要以上に大きくなる。
その結果、余分に引き込みが行われ、黒レベルを８Ｂｉｔ（“０”〜“２５５”）表示した場合、本来出力可能な黒レベルの値が“０”に固定されてしまい、いわゆる黒つぶれ状態になる。
【０００３】
かかる課題を解決するために、従来において、黒レベルが“０”固定される場合、原因調査し、対策検討後、回路修正等の対応が必要になる。
【０００４】
引用文献１には、固体撮像装置においてＡＤＣ（アナログディジタル変換器）とＤＡＣ（ディジタルアナログ変換器）について開示してあるが、黒つぶれを補正するためのフィードバック回路は開示してない。また、引用文献２は、携帯電話搭載のＭＯＳイメーセンサの黒つぶれ補正回路が開示してあるが、フィードバック回路における黒レベル補正のディジタル処理とフィードバックの量を調整するためにゲインを切替えることは開示してない。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−０５９９９１号公報
【特許文献２】特開２００６−２２２７０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
黒レベルを補正するためのクランプ回路をフィードバック方式を用いた回路構成とし、フィードバック回路でＤＡＣのゲインを通常一定に設定している。この場合、オプティカルブラック行等のクランプ演算範囲の黒レベルが、有効行などの黒レベルより高くなった状態でクランプ動作が行われると、必要以上に引き込み処理を行う。
その結果、全体としてデータレベルが低くなってしまい、場合によっては低レベルのダイナミックレンジが取れなくなってしまう可能性があり、いわゆる“黒つぶれ”状態になる。
このような場合、発生原因を調査し、対策する必要があるが、センサ自体のダイナミックレンジを確保するためであれば、例えばクランプの制御を変更して、黒つぶれ状態を防止する必要がある。
【０００７】
本発明の目的は、黒レベルを補正するためにクランプ検出の結果のフィードバック量を検出量に対して制御することにより黒つぶれ状態を回避することである。
【課題を解決するための手段】
【０００８】
本発明の黒レベル補正回路は、画像の黒信号のレベルを計数するカウンタと、上記カウンタから出力されたデータを予め設定された閾値と比較してフィードバックゲインを判定する黒レベル判定部と、上記カウンタから供給されたデータから平均値を求める平均値算出部と、上記黒レベル判定部から供給された制御信号によりフィードバックゲインが選択され、該選択されたフィードバックゲインと上記平均化されたデータを演算処理するフィードバック演算処理部と、フィードバック演算処理されたデータが補正され、当該補正されたデータをアナログデータに変換して、アナログの黒信号を出力するディジタル−アナログ変換器とを有する。
【０００９】
本発明の固体撮像装置は、光信号を検出して電気信号に変換する光検出部がマトリックス状に配列され、検出された電気信号が水平垂直駆動回路によりカラム線を介してされるピクセル部と、上記カラム線から供給された電気信号とＲａｍｐ（ランプ）波形を比較して、比較結果を出力する比較器と、上記比較器の出力信号に基づいて黒信号のレベルを計数するカウンタと、上記カウンタから出力されたデータを予め設定された閾値と比較してフィードバックゲインを判定する黒レベル判定部と、上記カウンタから供給されたデータから平均値を求める平均値算出部と、上記黒レベル判定部から供給された制御信号によりフィードバックゲインが選択され、該選択されたフィードバックゲインと上記平均化されたデータを演算処理するフィードバック演算処理部と、フィードバック演算処理されたデータが補正され、当該補正されたデータをアナログデータに変換して、アナログの黒信号を出力するディジタル−アナログ変換器とを有する。
【発明の効果】
【００１０】
本発明は、黒レベルをクランプ検出して得られたフィードバック量を検出量に対して制御量を少なくするとともに、１回フィードバックを行ったらクランプ動作を止めるようにする。それによりクランプ回路は、“黒つぶれ”してしまうほど引き込まず、ダイナミックレンジを確保することが容易に可能となる。
【図面の簡単な説明】
【００１１】
【図１】図１は、固体撮像装置の動作を説明するための波形図である。
【図２】図２は、黒レベル補正回路のブロック構成を示す図である。
【図３】図３は、アダー、マルチプレクサにおけるディジタル変換部の回路構成を示す図である。
【図４】図４は、平均値算出部の回路構成を示す図である。
【図５】図５は、フィードバックゲイン演算部の回路構成を示す図である。
【図６】図６は、クランプのＤＡＣゲイン補正を行う回路構成を示した図である。
【図７】図７は、ＤＡＣ制御部の回路構成を示す図である。
【図８】図８は、クランプ動作を説明するためのフローチャートである。
【図９】図９は、通常のクランプ動作を説明するための波形図である。
【図１０】図１０は、ＶＯＰＢ行が有効行のレベルより高いときのクランプ動作を説明するための波形図である。
【発明を実施するための形態】
【００１２】
以下、発明を実施するための最良の形態について説明する。なお、説明は以下の順序で行う。
１．黒レベル補正回路のブロック構成
２．黒レベル補正回路の主要回路の具体回路
３．黒レベル補正回路の動作説明
【００１３】
図１に固体撮像装置の動作を示す波形図を示す。ＣＤＳ（相関２重サンプリング）後の出力波形を示す。不図示のＣＤＳ回路は、ＣＣＤ（Ｃｈａｒｇｅ―Ｃｏｕｐｌｅｄ―Ｄｅｖｉｃｅ）出力信号をサンプルホールドのクランプパルスでプリチャージ相（Ｐ相）と画素の出力信号であるｄａｔａ相（Ｄ相）との差を処理してＣＣＤ波形の出力を形成している。
【００１４】
図１（ａ）にＰ相、Ｄ相におけるＲａｍｐ（ランプ）波形の１例を示す。図１（ａ）の破線で囲んだ領域はＰ相を示し、Ｐ相におけるＲａｍｐ波形とＶＳＬの交点、すなわち時刻ｔ１でＲａｍｐ波形に関するＣｌａｍｐ（クランプ）動作が開始される。
図１（ｂ）でＣｏｕｎｔｅｒ（カウンタ）で時刻ｔ１から時刻ｔ２までＤｏｗｎ  Ｃｏｕｎｔ（ダウンカウント）されて、リセットレベル（分）の値（＃＃＃ｄ）が得られる。また、図１（ａ）に示すように、時刻ｔ２におけるＲａｍｐ波形のレベルとＶＳＬレベルの差だけ、ＶＳＬレベルはオフセット量としてシフトされる。
【００１５】
Ｄ相において、時刻ｔ３から時刻ｔ４の期間、カウンタでダウンカウントして画素の出力データを求める。このＤ相におけるカウント値は、信号レベルとオフセット値が加算された値から黒レベルの値を減算したレベルである。
【００１６】
［１．黒レベル補正回路のブロック構成］
クランプ手法として、ディジタル回路にて目標値との差分検出を行い、制御値(前の制御値＋差分)をＤＡＣ部に反映させる方式のブロック構成例を図２に示す。
図２のブロックは、ＣＣＤセンサを有するＰｉｘｅｌ（画素：ピクセル）部とフィードバック構成のクランプ回路（図２ではＣＬＡＭＰ  Ｂｌｏｃｋと図示する）を有する黒レベル補正回路１００で構成される。
【００１７】
Ｐｉｘｅｌ部１０は、ＰＤ（ホトダイオード）、読み出しトランジスタ、転送トランジスタ等で構成された画素ユニットがマトリックス状に配置される。この画素ユニットで検出された信号は、水平駆動回路、垂直駆動回路により駆動されて、水平、垂直クロックに同期してカラム信号線から出力される。
【００１８】
黒レベル補正回路１００は、比較器１１−ａ〜１１−ｇ、Ｃｏｕｎｔｅｒ（カウンタ）１２、Ｓｅｎｓ  Ａｍｐ（センスアンプ）１３、ＤＰＵ（演算処理ユニット）  Ｂｌｏｃｋ３０、Ｉ／Ｏ（入出力インターフェイス）回路４０、ＣＬＰ  ＤＡＣ（クランプＡＤＣ）２２，２３、ＰＧＡ  ＤＡＣ２０、Ｓｌｏｐｅ  ＤＡＣ２１等で構成される。
【００１９】
ＤＰＵ  Ｂｌｏｃｋ３０は、Ａｄｄｅｒ  Ｍｕｘ（アダー  マルチプレクサ）３１、白点除外部３２、平均値算出部３３、クランプＤＡＣ１ＬＳＢ重み合わせ部３４、オフセット加算部３５、フィードバックゲイン演算部３６、ＤＡＣ値変換部３７、コントロール部３８で構成される。
なお、クランプ回路のブロック（ＣＬＡＭＰ  Ｂｌｏｃｋ）は、ＤＰＵ  Ｂｌｏｃｋ３０からＡｄｄｅｒ  Ｍｕｘ３１を除いた残りの処理部に対応する。
【００２０】
比較器１１−ａ〜１１−ｇは、例えば差動増幅回路などで構成される。この各比較器１１−ａ〜１１−ｇはＰｉｘｅｌ部１０からのカラム出力とＳｌｏｐｅ  ＤＡＣ２１からの出力または、ＰＣＬＰＥＮで制御されるスイッチの出力がそれぞれ入力端子に接続され、各出力端子はカウンタ１２に接続される。
この比較器１１−ａ〜１１−ｇは、Ｓｌｏｐｅ  ＤＡＣ２１から供給されたＳｌｏｐｅ（スロープ）信号、または、黒レベル補正された信号とＰｉｘｅｌ部１０のカラムから出力された信号が比較される。
【００２１】
カウンタ１２は、不図示の制御回路で制御され、上記比較器１１−ａ〜１１−ｇの出力データが反転するまでカウントし、カウント値に対応して例えば１５ビット（Ｂｉｔ）、４並列のデータを出力する。
【００２２】
Ｓｅｎｓ  Ａｍｐ（センスアンプ）１３は、カウンタ１２から出力されたデータを増幅して、１５Ｂｉｔ、４並列のデータを出力する。
【００２３】
Ａｄｄｅｒ  Ｍｕｘ（アダー  マルチプレクサ）３１は、センスアンプ１３から出力された１５Ｂｉｔ、４並列のデータをＩ／Ｏ（ＬＶＤＳ）回路４０に出力すると共に、白点除外部３２に１５Ｂｉｔ、４並列のデータを出力する。
【００２４】
白点除外部３２は、Ａｄｄｅｒ  Ｍｕｘ３１の入力端子は第２の出力端子に接続され、出力端子は白点除外部３２の入力端子に接続され、制御端子はコントロール部３８の出力端子に接続される。
白点除外部３２は、閾値を設け、コントロール部３８からの制御信号に応じて処理され、例えば、入力された白点のデータが予め設定された閾値以上のときこのデータを除外する。白点除外部３２は、入力された黒レベル信号に含まれる閾値以上のレベルを有する白点を除外して、より正確な黒点のレベルを抽出する。
【００２５】
平均値算出部３３の入力端子は、白点除外部３２の出力端子に接続され、出力端子はクランプＤＡＣ１ＬＳＢ重み合わせ部３４の入力端子に接続され、制御端子はコントロール部３８の出力端子に接続される。
平均値算出部３３は、コントロール部３８の制御信号に応じて動作し、入力された黒点レベルを平均化する。この平均値算出部３３の詳細な構成は後述する。
【００２６】
クランプＤＡＣ１ＬＳＢ重み合わせ部３４の入力端子は、平均値算出部３３の出力端子に接続され、出力端子はオフセット加算部３５の入力端子に接続され、制御端子はコントロール部３８の出力端子に接続される。
クランプＤＡＣ１ＬＳＢ重み合わせ部３４は、不図示のＣｌｐ  Ａｄｄ（クランプ  加算）部とクランプＤＡＣ１ＬＳＢ重み補正部で構成される。
Ｃｌｐ  ａｄｄ部は１５Ｂｉｔ、４並列のデータが入力されて、３１Ｂｉｔのデータが出力され、さらにこの３１Ｂｉｔのデータが平均化処理されて１８Ｂｉｔのデータが導出される。
クランプＤＡＣ１ＬＳＢ重み補正部は、Ｃｌｐ  ａｄｄ部で平均化されたデータに１ＬＳＢ（Ｌｅａｓｔ  Ｓｉｇｎｉｆｉｃａｎｔ  Ｂｉｔ）重みの変更を行って出力する。
【００２７】
オフセット加算部３５の入力端子は、クランプＤＡＣ１ＬＳＢ重み合わせ部３４のクランプＤＡＣ１ＬＳＢ重み補正部の出力端子に接続され、出力端子は、フィードバックゲイン演算部３６の入力端子に接続され、制御端子はコントロール部３８の出力端子に接続される。
オフセット加算部３５は、クランプＤＡＣ１ＬＳＢ重み合わせ部３４から入力された１８Ｂｉｔのデータにオフセット値を加算して１９Ｂｉｔのデータを出力する。
【００２８】
フィードバックゲイン演算部３６の入力端子は、オフセット加算部３５の出力端子に接続され、出力端子は、ＤＡＣ値変換部３７の入力端子に接続され、制御端子はコントロール部３８の出力端子に接続される。
このフィードバックゲイン演算部３６は、例えばＤＳＰに構成された不図示の黒レベル判定部により、入力された黒レベル信号と閾値を比較して、フィードバック量を決めるゲインを設定する。
ゲインの例として、×１．０、×０．８５、×０．５、×０．２５があり、黒レベル判定部で判定した結果に対応する制御信号によりこれらのゲインの中から１つ選択される。選択されたゲインとオフセット加算された黒レベル信号が演算処理、例えば乗算されて、新たなフィードバック量として出力される。
【００２９】
ＤＡＣ値変換部３７の入力端子は、フィードバックゲイン演算部３６の出力端子に接続され、出力端子はＣＬＰ  ＤＡＣ  Ｃｏａｒｓｅ２２とＣＬＰ  ＤＡＣ  Ｆｉｎｅ２３の入力端子に接続され、制御端子はコントロール部３８の出力端子に接続される。
ＤＡＣ値変換部３７は、ＣＬＰ  ＤＡＣ  Ｃｏａｒｓｅ２２に対して繰り上げ処理を行い、ＣＬＰ  ＤＡＣ  Ｆｉｎｅ２３に対して制御値の算出処理を行う。
【００３０】
コントロール部３８出力端子は、上述の白点除外部３２、平均値算出部３３、クランプＤＡＣ１ＬＳＢ重み合わせ部３４、オフセット加算部３５、フィードバックゲイン演算部３６、ＤＡＣ値変換部３７の各制御端子に接続され、各部に対して制御信号を出力する。
ＤＡＣ値変換部３７から供給されたデータが入力されて、並列接続された２個のＤＡＣでディジタル信号をアナログ信号に変換する。
【００３１】
ＣＬＰ  ＤＡＣ  Ｃｏａｒｓｅ２２の入力端子はＤＡＣ値変換部の出力端子に接続され、出力端子は、ＰＣＬＰＥＮのスイッチの一方の端子に接続される。
【００３２】
ＣＬＰ  ＤＡＣ  Ｆｉｎｅ２３はＣＬＰ  ＤＡＣ  Ｃｏａｒｓｅ２２と並列に接続され、
入力端子はＤＡＣ値変換部の出力端子に接続され、出力端子は、ＰＣＬＰＥＮのスイッチの一方の端子に接続される。
【００３３】
ＤＡ変換において、ＤＡＣ値変換部３７からＤＡＣ制御値算出の演算処理が行われたデータが入力されると、まず、ＣＬＰ  ＤＡＣ  Ｃｏａｒｓｅ２２で７ＢｉｔのＤＡ変換が行われ、次に、ＣＬＰ  ＤＡＣ  Ｆｉｎｅ２３で８ＢｉｔのＤＡ変換が行われる。  その結果、このＤＡ変換において、トータルで１５Ｂｉｔ精度のアナログ信号（電圧）がレベル補正された黒信号として出力される。
【００３４】
上記の２個のＤＡＣは、ＣＬＰ  ＤＡＣ  Ｃｏａｒｓｅ（粗）２２とＣＬＰ  ＤＡＣ  Ｆｉｎｅ（精）２３で構成され、黒レベルの変換精度を向上させている。
【００３５】
スイッチの他方の端子は、Ｓｌｏｐｅ  ＤＡＣ２１の出力端子と、比較器１１−ａ〜１１−ｇの各入力端子に接続される。
【００３６】
Ｓｌｏｐｅ  ＤＡＣ２１の出力端子は、上記の比較器１１−ａ〜１１−ｇの各入力端子に接続され、同期信号に伴ってスロープ信号例えばランプ波形の信号を出力する。
【００３７】
次に、クランプ回路を構成する主要ブロックの回路構成例について説明する。
［２．黒レベル補正回路の主要回路の具体回路］
図３にディジタルデータ変換部とマルチプレクサを有するＡｄｄｅｒ  Ｍｕｘ３１の具体回路構成を示す。
カウンタ１２の出力端子１１０は減算器１２０の第１の入力端子に接続され、この減算器１２０の第２の入力端子はカウンタ１２からオフセット減算のデータが供給され、出力端子１３０は４系統シリアル処理回路１２５の第１の入力端子に接続される。また、出力端子１３０はクランプブロック（ＣＬＡＭＰ  Ｂｌｏｃｋ）に接続される。
カウンタ１２の出力端子１１１は減算器１２１の第１の入力端子に接続され、この減算器１２１の第２の入力端子はカウンタ１２からオフセット減算のデータが供給され、出力端子１３１は４系統シリアル処理回路１２５の第２の入力端子に接続される。また、出力端子１３１はクランプブロックに接続される。
カウンタ１２の出力端子１１２は減算器１２２の第１の入力端子に接続され、この減算器１２２の第２の入力端子はカウンタ１２からオフセット減算のデータが供給され、出力端子１３２は４系統シリアル処理回路１２５の第３の入力端子に接続される。また、出力端子１３２はクランプブロックに接続される。
カウンタ１２の出力端子１１３は減算器１２３の第１の入力端子に接続され、この減算器１２３の第２の入力端子はカウンタ１２からオフセット減算のデータが供給され、出力端子１３３は４系統シリアル処理回路１２５の第４の入力端子に接続される。また、出力端子１３３はクランプブロックに接続される。
【００３８】
カウンタ１２で得られたカウント値に対応して例えば１５ビット（Ｂｉｔ）、４並列のデータとカウンタ１２から供給されたオフセットデータが減算器１２０〜１２３で減算処理され、４系統シリアル処理回路１２５からＬＶＤＳ（出力）データが出力される。
また、減算処理されたそれぞれのクランプデータは、クランプブロックの白点除外部３２に出力される。
【００３９】
図４に平均値算出部の具体回路構成を示す。
クランプ入力０のデータが入力される入力端子１３０が加算器１４０の第１の入力端子に接続され、クランプ入力１のデータが入力される入力端子１３１が加算器１４０の第２の入力端子に接続される。加算器１４０の出力端子１４１は加算器１４４の第１の入力端子に接続される。
また、クランプ入力２のデータが入力される入力端子１３２が加算器１４２の第１の入力端子に接続され、クランプ入力３のデータが入力される入力端子１３３が加算器１４２の第２の入力端子に接続される。加算器１４２の出力端子１４３は加算器１４４の第２の入力端子に接続される。
加算器１４４の出力端子１４５は平均化処理回路１４８の入力端子に接続され、平均化処理回路の出力端子１４９からクランプ演算結果が出力される。
【００４０】
入力端子１３０〜１３１から入力されたクランプデータは加算器１４０で加算され、また入力端子１３２〜１３３から入力されたクランプデータは加算器１４２で加算される。加算器１４０，１４２から出力された加算データが加算器１４４に入力されそこで加算処理され、処理された結果が平均化処理回路１４８に供給される。平均化処理回路１４８で平均化処理が行われ、この結果がクランプ演算データとして出力される。
【００４１】
図５にフィードバックゲイン演算部の具体回路構成を示す。
ＤＡＣゲイン補正後のデータが供給される端子２０１が、各フィードバック処理回路２０２〜２０５の各入力端子に接続される。
フィードバック処理回路２０２の出力端子２１２はセレクタ２２０の第１の入力端子に接続され、フィードバック処理回路２０３の出力端子２１３はセレクタ２２０の第２の入力端子に接続される。さらに、フィードバック処理回路２０４の出力端子２１４はセレクタ２２０の第３の入力端子に接続され、フィードバック処理回路２０５の出力端子２１５はセレクタ２２０の第４の入力端子に接続される。そして、セレクタ２２０の第５の入力端子はフィードバック選択レジスタに接続される。
【００４２】
ＤＡＣゲイン補正後のデータが各フィードバック処理回路２０２〜２０５に入力されて、フィードバック処理回路２０２では、ＤＡＣゲイン補正後のデータが×１．０（倍）された、すなわちそのままのデータがセレクタ２２０に出力される。また、フィードバック処理回路２０３では、ＤＡＣゲイン補正後のデータが×０．８７５されてセレクタ２２０に出力される。フィードバック処理回路２０４では、ＤＡＣゲイン補正後のデータが×０．５倍されてセレクタ２２０に出力される。フィードバック処理回路２０５では、ＤＡＣゲイン補正後のデータが×０．２５倍されてセレクタ２２０に出力される。
【００４３】
セレクタ２２０を制御する制御信号は、黒レベル判定部により、黒レベルを予め設定された閾値と比較してゲインが判定され、この判定結果に基づいて設定される。そして、この設定されたゲインに対応する制御信号が上述のフィードバック選択レジスタに保持される。
フィードバック選択レジスタからセレクタ２２０の第５の入力端子（制御端子）にゲイン選択の制御信号が供給され、図５のセレクタ２２０に図示する番号０〜３のいずれかが選択され、選択された番号に対応する入力データがセレクタ２２０から出力される。
【００４４】
図６にクランプのＤＡＣゲイン補正の概略図を示す。
クランプ演算して得られたデータが供給される入力端子２５１は乗算器２５４の第１の入力端子に接続され、乗算器２５４の第２の入力端子はＲａｍｐＤＡＣとクランプＤＡＣの比率を表すデータが供給される端子２５２に接続される。
【００４５】
クランプ演算されたデータが乗算器２５４でＲａｍｐＤＡＣとクランプＤＡＣの比率を表すデータとが乗算処理され、その乗算結果が乗算器２５４からＤＡＣゲイン補正データとして出力される。
【００４６】
図７にＤＡＣ（制御）値変換部の概略構成図を示す。
クランプフィードバック演算で演算した結果得られたデータが供給される端子３０１が加算器３０２の第１の入力端子に接続され、加算器３０２の出力端子３０３はＦＦ（フリップ・フロップ）回路３０４の入力端子Ｄに接続される。このＦＦ回路３０４のＱ出力端子３０５は、ＤＡＣ制御値を出力する出力端子と加算器３０２の第２の入力端子に接続される。
【００４７】
ＤＡＣ値変換部３７において、クランプフィードバック演算した結果得られたデータとＦＦ回路３０４の１クロック遅延した出力データが加算されて、この加算されたデータがクロックに同期してＦＦ回路３０４に入力される。入力されたデータが、次のクロックに同期してＦＦ回路３０４のＱ出力端子３０５から出力され、ＤＡＣ制御値としてＣＬＰ  ＤＡＣ  Ｃｏａｒｓｅ２２、ＣＬＰ  ＤＡＣ  Ｆｉｎｅ２３に出力され、この動作が所定回繰り返される。
【００４８】
このように構成された各回路により、平均値算出処理、フィードバックゲイン演算処理、ＤＡＣ値変換処理等が行われる。
【００４９】
［３．黒レベル補正回路の動作説明］
次に、図２に示した黒レベル補正回路１００の動作を図８に示すフローチャートと図９，１０の波形図を用いて説明する。ここでは、Ｐ相における黒レベルの補正動作について説明するが、Ｄ相における動作は従来と同じであるので簡単に説明する。
【００５０】
Ｐｉｘｅｌ部１０から読み出された黒レベル信号がカラム信号線を介して比較器１１−ａ〜１１−ｇに供給され、この供給された信号とＣＬＰ  ＤＡＣ  Ｆｉｎｅ２３から供給されたＲＡＭＰ（ランプ）波形が比較される。
カウンタ１２は、カラムごとに同期信号に対して所定時間経過した時刻から比較器１１−ａ〜１１−ｇの出力信号が反転するまでの期間計測し、この出力信号が反転したときのカウント値に基づき４並列の１５Ｂｉｔのデータをセンスアンプ１３に出力する。
【００５１】
センスアンプ１３で増幅された１５Ｂｉｔ、４並列のデータは、Ａｄｄｅｒ  Ｍｕｘ３１でマルチプレックス動作によりクランプブロック（ＣＬＡＭＰ  Ｂｌｏｃｋ）に供給される。
白点除外部３２に入力された１５Ｂｉｔデータは白点除外部３２に予め設定された閾値と比較され、比較された結果、閾値以上の白点のデータが除外される。白点が除外された白点データとそれ以外の黒レベルデータがクランプ値と加算器で加算された後、平均値算出部３３に出力され、この平均値算出部３３で平均値の処理が行われる。
【００５２】
クランプＤＡＣ１ＬＳＢ重み合わせ部３４で、ＤＡＣ１ＬＳＢ重み補正で例えば入力されたデータを一律に×３倍にして重み補正し、さらにオフセット値加算部でこの重み補正したデータにオフセット値を加算する。
フィードバックゲイン演算部３６にオフセット加算された黒レベル信号が供給され、また、黒レベル判定回路でこの黒レベルの値に応じてゲインが判定された結果が供給される。この判定結果により、フィードバックゲインを×１．０、×０．８５、×０．５、×０．２５の中から最適なゲイン（係数）が選択される。なお、このフィードバックゲインはこれらの値に限定することなく、クランプ動作に適するものであれば種々の値でも良い。さらに、ゲイン係数を４個示したが、個数はこれらに限定するものでなく、任意に設定しても良い。
【００５３】
次にフィードバックゲイン演算部３６の動作を図８に示すフローチャートを用いて説明する。
【００５４】
ステップＳＴ１０：もし、黒レベルが有効ラインレベルより高いとする。
【００５５】
ステップＳＴ１１：黒レベルのデータが閾値と比較されて、フィードバックゲインの係数のどの係数を選択すべきかの判定が行われ、この判定結果によりセンサのフィードバックゲインを×０．８７５から×０．５に変更する。
【００５６】
選択されたゲイン×０．５を用いてオフセット加算されたデータが演算処理され、アナログゲイン補正、オフセット処理を行う。そして、ＤＡＣ値変換部３７で繰り上げ処理、または制御値算出を行いＣＬＰ  ＤＡＣ  Ｃｏａｒｓｅ２２またはＣＬＰ  ＤＡＣ  Ｆｉｎｅ２３でディジタルデータがアナログ電圧に変換される。
この変換された電圧が、ＰＣＬＰＥＮの制御信号によりＯＮ状態に設定されたＳＷ（スイッチ）を介して上記比較器１１−ａ〜１１−ｇへ入力される。
【００５７】
カウンタ１２で比較器１１−ａ〜１１−ｇの比較結果に対応したカウント値が得られ、この結果が、センスアンプ１３、Ａｄｄｅｒ  Ｍｕｘ３１、Ｉ／Ｏ（ＬＶＤＳ）回路４０を介してＤＳＰの黒レベル判定部に供給される。
【００５８】
ステップＳＴ１２：黒レベル判定部で、黒レベルは正常値の範囲内であるか否かが判断され、判断結果がＹｅｓのとき、ステップＳＴ１３へ遷移し、判断結果がＮｏのとき、ステップＳＴ１５へ遷移する。
【００５９】
ステップＳＴ１３：黒レベル判定部で判定した結果が、黒レベルが正常の範囲内になった場合、上記フィードバックゲイン演算部３６の演算動作を停止すると共に、フィードバックゲイン（ゲイン係数）を×０．５とクランプ制御値を保持する。
【００６０】
ステップＳＴ１４：黒レベルを判定した結果、黒レベルが正常の範囲外の場合、黒レベル判定部からフィードバックゲインを×０．５から×０．２５に変更し、上述したように再度クランプ動作を行う。
【００６１】
ステップＳＴ１５：そして、上記フィードバックゲイン演算部３６の演算動作を停止すると共に、フィードバックゲイン（ゲイン係数）を×０．２５とクランプ制御値を保持し、有効ラインの画像処理に遷移する。
【００６２】
次に、上述のクランプ動作で黒レベルが補正された後、Ｄ相における信号処理が行われる。
Ｐｉｘｅｌ部１０から出力された信号がカラム信号線を介して比較器１１−ａ〜１１−ｇに供給され、この供給された信号とＳｌｏｐｅ  ＤＡＣ２１から供給されたスロープ信号が比較される。カウンタ１２は、同期信号に対して所定時間経過した時刻から比較器１１−ａ〜１１−ｇの出力信号が反転するまでの期間計測し、反転したときのカウント値から１５Ｂｉｔのデータを４並列してセンスアンプ１３に出力する。センスアンプ１３から出力された画像信号はＡｄｄｅｒ  Ｍｕｘ３１を介してＩ／Ｏ（ＬＶＤＳ）４０に供給され、１２Ｂｉｔデータの画像データが出力される。
【００６３】
ディジタル部では予め設定された範囲のデータを加算・平均し、ＤＡＣのゲイン補正した後、フィードバックゲイン演算した結果を、ＤＡＣ値変換部の制御値に反映させ、ＤＡＣ部（ＣＬＰ  ＤＡＣ  Ｃｏａｒｓｅ  ２２、ＣＬＰ  ＤＡＣ  Ｆｉｎｅ  ２３）に出力する。
通常、クランプ演算範囲をオプティカルブラック行に設定し、黒レベルを合わせるようにする。この一連の動作ループを何度か行い、発振することなく目標の黒レベルに収束するようにする。
ただし、このオプティカルブラック（ＶＯＰＢ）行の信号レベルが大きくなってしまった場合、ＤＡＣ部への制御値が必要以上に大きくなり、ＤＡＣ部では逆にその分を引き込んでレベルを合わせようとする。その結果、信号レベル全体が低くなり、黒つぶれ状態になってしまい、場合によっては、通常出力可能な黒レベルが“０”に張りついてしまい、Ｄ（ダイナミック）レンジが損なわれてしまうこともある。
【００６４】
次に、本発明におけるクランプ回路をＯＮ、ＯＦＦした時の動作について図９，１０を用いて説明する。
図９に通常動作ＶＯＰＢ（Ｖオプティカルブラック）＜有効行、におけるクランプ動作を、図１０にＶＯＰＢ＞有効ラインレベル、の動作例を示す。
なお、これらの波形図において、黒レベルを８Ｂｉｔで表現して、レベルを“２５５”から“０”とし、このときの下限を“０”とする。
【００６５】
図９（ａ）に、ＶＯＰＢ＞有効（行）ラインレベルの場合において、クランプ回路がＯＦＦ（オフ）したときの信号波形を示す。
ＶＯＰＢ行の黒レベルが時刻ｔ０から時刻ｔ２まで一定レベル（Ａ１）で、時刻ｔ２から時刻ｔ３までの期間の有効ライン（行）の画像の黒レベルＡ２を示す。この場合、クランプ回路は停止しているので、クランプ制御の動作が開始される時刻ｔ１から時刻ｔ２の期間は、黒レベルのクランプ値は、クランプ動作開始以前の期間、時刻ｔ０から時刻ｔ１の期間の黒レベルと同じである。
【００６６】
図９（ｂ）にクランプ回路がＯＮ（オン）の場合の信号波形を示す。
ＶＯＰＢ行の黒レベルが時刻ｔ０から時刻ｔ１まで一定レベル（Ｂ１）で、時刻ｔ２になると上述したクランプ制御動作が行われ、黒レベル“２５５”の値にクランプされる。このクランプされた黒レベルは時刻ｔ２まで保持される。
時刻ｔ２から時刻ｔ３までの期間の有効ライン（行）の黒レベルのクランプ値はレベルＢ２になる。この時刻ｔ２から時刻ｔ３までの期間において、黒レベルのクランプ値は、時刻ｔ１で黒レベルが補正された量だけ、補正前の値から減少（シフト）される。この様子を視覚的に理解し易いように下向きの矢印で表示する。
【００６７】
すなわち、ＶＯＰＢ（Ｖオプティカルブラック）＜有効行の場合は、クランプ動作によるフィーバック量は少ないので、有効ライン行の黒レベルのクランプ値は“０”にならないので黒つぶれ状態は発生しない。
【００６８】
図１０（ａ）に、ＶＯＰＢ＞有効ラインレベルの場合において、クランプ回路がＯＦＦ（オフ）したときの信号波形を示す。
ＶＯＰＢ行の黒レベルが時刻ｔ０から時刻ｔ２まで一定レベル（Ｃ１）で、時刻ｔ２以前のＶＯＰＢの黒レベルより低い値を持つ有効ライン（行）の画像の黒レベルを示す。この場合の具体例として有効ラインの黒レベルは、黒レベル“２５５”から“０”の間のある値Ｃ２を示す。
なお、この場合、前述の場合と同様にクランプ回路は停止しているので、クランプ制御の動作が開始される時刻ｔ１から時刻ｔ２の期間の黒レベルは、クランプ動作開始以前の期間、時刻ｔ０から時刻ｔ１の期間の黒レベルＣ１と同じである。
【００６９】
図１０（ｂ）に、クランプ回路がＯＮ（オン）の場合の信号波形を示す。
ＶＯＰＢ行の黒レベルが時刻ｔ０から時刻ｔ１まで一定レベル（Ｄ１）で、時刻ｔ２になると上述したクランプ制御動作が行われ、黒レベル“２５５”の値にクランプされる。
クランプ時に上述した黒レベル判定部でフィードバックゲインが判定され、その結果ゲインの値が×０．５に設定されたとする。この後、フィードバックゲイン演算部３６で選択されたゲイン×０．５を用いて黒レベルが演算され、この演算処理された結果が、ＤＡＣ値変換処理、ＣＬＰ  ＤＡＣ  Ｆｉｎｅ２３でＤＡ変換処理されて比較器１１−ａ〜１１−ｇに供給される。これと同時に、この黒レベルが保持される。
【００７０】
このクランプされた黒レベル“２５５”は時刻ｔ２まで保持される。時刻ｔ２から時刻ｔ３までの期間の有効ライン（行）の黒レベルを示す。この時刻ｔ２から時刻ｔ３までの期間、黒レベルは、時刻ｔ１で黒レベルが補正された量（レベルＤ１−レベル“２５５”）だけ、補正前の値から減少（シフト）して下限になっている。この様子を視覚的に理解し易いように下向きの矢印で表示する。
【００７１】
すなわち、ＶＯＰＢ（Ｖオプティカルブラック）＞有効行でかつフィードバックゲインが大きい場合、クランプ動作によるフィードバック量が大きいので、有効ライン行の黒レベルは黒レベル“０”の下限に張り付いてしまうので黒つぶれ状態となる。
【００７２】
図１０（ｃ）に、クランプ回路がＯＮ（オン）の場合で、フィードバックゲインを更に小さくしたときの信号波形を示す。
ＶＯＰＢ行の黒レベルが時刻ｔ０から時刻ｔ１まで一定レベル（Ｅ１）で、時刻ｔ２になると上述したクランプ制御動作が行われ、黒レベル“２５５”以上のレベルＥ２にクランプされる。
クランプ時に上述した黒レベル判定回路でゲインが判定され、その結果、フィードバックゲインの値が×０．２５に設定されたとする。この後、フィードバックゲイン演算部３６でこの選択されたゲイン×０．２５を用いて黒レベルが演算され、ＤＡＣ値変換部３７、ＣＬＰ  ＤＡＣ  Ｆｉｎｅ２３を介して比較器１１−ａ〜１１−ｇに供給される。これと同時に、この黒レベルが保持される。このクランプ動作は１回のみ行われる。
【００７３】
このクランプされたレベルＥ２は時刻ｔ２まで保持される。時刻ｔ２から時刻ｔ３までの期間の有効ライン（行）の黒レベルＥ３を示す。この時刻ｔ２から時刻ｔ３までの期間は、時刻ｔ１で黒レベルが補正された量だけ（レベルＥ１−レベルＥ２）、補正前の値から減少（シフト）している。この様子を視覚的に理解し易いように下向きの矢印で表示する。
【００７４】
すなわち、（ＶＯＰＢ（Ｖオプティカルブラック）＞有効行の場合、クランプ動作によるフィーバック量を調整して最適なゲインを選択するので、有効ライン行の黒レベルは黒レベル“０”の下限に張り付くことは無くなるので、黒つぶれ状態は発生しない。また、クランプ演算を１回のみにするという、簡単な制御変更により黒つぶれ状態を解消することが出来る。
【００７５】
上述したように、オプティカルブラック行等のクランプ演算範囲の黒レベルが、有効行などの黒レベルより高くなった状態でクランプ動作が行われると、必要以上に引き込み処理を行い、全体としてデータレベルが低くなってしまい、場合によっては低レベルのダイナミックレンジが取れなくなってしまう可能性がある。
しかしながら、センサ自体のダイナミックレンジを確保するために、クランプの制御を少し変更するのみで、クランプ検出結果のフィードバック量を、例えば検出量の半分か１／４に落とし、１回フィードバックを行ったらクランプ動作を止めるようにする。それにより、黒レベル補正回路は、黒つぶれしてしまうほど引き込まず、いわゆる黒つぶれ状態は発生せず、ダイナミックレンジを確保することが容易に可能となる。
【００７６】
本発明において、画像の黒信号のレベルを計数するカウンタはＣｏｕｎｔｅｒ（カウンタ）１２に対応する。上記カウンタから出力されたデータを予め設定された閾値と比較してフィードバックゲインを判定する黒レベル判定部は、不図示のＤＳＰ等で構成される黒レベル判定部に対応する。上記カウンタから供給されたデータから平均値を求める平均値算出部は平均値算出部３３に対応する。上記黒レベル判定部から供給された制御信号によりフィードバックゲインが選択され、該選択されたフィードバックゲインと上記平均化されたデータを演算処理するフィードバック演算処理部は、フィードバックゲイン演算部３６に対応する。フィードバック演算処理されたデータが補正され、当該補正されたデータをアナログデータに変換して、アナログの黒信号を出力するディジタルアナログ変換器はＣＬＰ  ＤＡＣ  Ｃｏａｒｓｅ  ２２とＣＬＰ  ＤＡＣ  Ｆｉｎｅ２３に対応する。
【符号の説明】
【００７７】
１０…Ｐｉｘｅｌ部、１１−ａ〜１１−ｇ…比較器、１２…カウンタ、１３…センスアンプ、２０…ＰＧＡ  ＤＡＣ、２１…Ｓｌｏｐｅ  ＤＡＣ、２２…ＣＬＰ  ＤＡＣ  Ｃｏａｒｓｅ、２３…ＣＬＰ  ＤＡＣ  Ｆｉｎｅ、３０…ＤＰＵ  Ｂｌｏｃｋ、３１，１５０…Ａｄｄｅｒ  Ｍｕｘ、３２…白点除外部、３３…平均値算出部、３４…クランプＤＡＣ１ＬＳＢ重み合わせ部、３５…オフセット加算部、３６…フィードバックゲイン演算部、３７…ＤＡＣ値変換部、３８…コントロール部、４０…Ｉ／Ｏ回路、１００…黒レベル補正回路、１２０〜１２３…減算器、１２５…４系統シリアル処理回路、１４０，１４２，１４４，３０２…加算器、１４８…平均化処理回路、２０２〜２０５…フィードバック処理回路、２２０…セレクタ、２５４…乗算器、３０４…ＦＦ回路。
【図１】
2010258827.tif 000003
【図２】
2010258827.tif 000004
【図３】
2010258827.tif 000005
【図４】
2010258827.tif 000006
【図５】
2010258827.tif 000007
【図６】
2010258827.tif 000008
【図７】
2010258827.tif 000009
【図８】
2010258827.tif 000010
【図９】
2010258827.tif 000011
【図１０】
2010258827.tif 000012