(57)【要約】      （修正有）【課題】多ピンの半導体素子を搭載可能とし、半導体素子間のデータの伝送効率を向上させる半導体素子の接続構造、半導体装置を提供する。【解決手段】配線基板上に２以上の半導体素子が平面的に配置され、相互に電気的に接続されて搭載された半導体装置であって、前記半導体素子の少なくとも一組の半導体素子１０、１２が、側面を対向させ、相互に突き合わせて配置され、対向して配置された側面に沿った、半導体素子の電極端子形成面上に、対向する配置にパッドが設けられ、対向して配置された双方のパッドに重複する配置にバンプ１６ｂが接合され、該バンプ１６ｂを介して、相互に電気的に接続されている。【選択図】図１
2010258041.tif 000002
【特許請求の範囲】
【請求項１】
平面的に配置され、相互に電気的に接続されている複数の半導体素子の接続構造であって、
前記半導体素子は、側面を対向させ、相互に突き合わせて配置され、
前記対向して配置された側面に沿って、前記半導体素子の電極端子形成面上に、対向する配置にパッドが設けられ、
前記対向して配置された双方のパッドに重複する配置にバンプが接合され、該バンプを介して、前記半導体素子が電気的に接続されていることを特徴とする半導体素子の接続構造。
【請求項２】
配線基板上に２以上の半導体素子が平面的に配置され、相互に電気的に接続されて搭載された半導体装置であって、
前記半導体素子の少なくとも一組の半導体素子が、
側面を対向させ、相互に突き合わせて配置され、
前記対向して配置された側面に沿った、前記半導体素子の電極端子形成面上に、対向する配置にパッドが設けられ、
前記対向して配置された双方のパッドに重複する配置にバンプが接合され、該バンプを介して、相互に電気的に接続されていることを特徴とする半導体装置。
【請求項３】
前記対向する配置に設けられたパッドは、平面形状が半円形状に形成され、半円の直線部分が相互に対向して配置されていることを特徴とする請求項２記載の半導体装置。
【請求項４】
前記パッドは、前記半導体素子の電極端子が配置されている領域よりも、半導体素子の外周縁側に延出した位置に配置されていることを特徴とする請求項２または３記載の半導体装置。
【請求項５】
前記バンプが前記配線基板の一方の面に設けられたパッドに電気的に接続され、
前記配線基板の他方の面に外部接続端子が接合されるランドが形成されていることを特徴とする請求項２〜４のいずれか一項記載の半導体装置。
【請求項６】
半導体素子とインターポーザとが平面的に配置され、相互に電気的に接続された半導体素子とインターポーザとの接続構造であって、
前記半導体素子と前記インターポーザとが、
側面を対向させ、相互に突き合わせて配置され、
前記対向して配置された側面に沿った、前記半導体素子と前記インターポーザの表面上に、対向する配置にパッドが設けられ、
前記対向して配置された双方のパッドに重複する配置にバンプが接合され、該バンプを介して、電気的に接続されていることを特徴とする半導体素子の接続構造。
【請求項７】
２以上の半導体素子と、単数または複数のインターポーザとが平面的に配置され、相互に電気的に接続された半導体装置であって、
前記半導体素子の少なくとも一組の半導体素子が、
側面を対向させ、相互に突き合わせて配置され、
前記対向して配置された側面に沿った、前記半導体素子の電極端子形成面上に、対向する配置にパッドが設けられ、
前記対向して配置された双方のパッドに重複する配置にバンプが接合され、該バンプを介して相互に電気的に接続され、
前記半導体素子と前記インターポーザとが、
側面を対向させ、相互に突き合わせて配置され、
前記対向して配置された側面に沿った、前記半導体素子と前記インターポーザの表面上に、対向する配置にパッドが設けられ、
前記対向して配置された双方のパッドに重複する配置にバンプが接合され、該バンプを介して電気的に接続されていることを特徴とする半導体装置。
【請求項８】
前記半導体素子の対向する側面間と、前記半導体素子と前記インターポーザとの対向する側面間に樹脂が充填され、
前記インターポーザの外周囲が樹脂によって封止されていることを特徴とする請求項７記載の半導体装置。
【請求項９】
前記インターポーザに、前記半導体素子を収容する搭載孔が形成され、
前記半導体素子が、側面を前記搭載孔の内側面に対向して前記搭載孔内に配置され、
前記半導体素子と前記インターポーザとの対向して配置された側面に沿って設けられた双方のパッドに重複する配置にバンプが接合されていることを特徴tとする請求項７または８記載の半導体装置。
【請求項１０】
前記半導体素子と前記インターポーザの前記バンプが形成された面側に、前記バンプに電気的に接続する配線層が形成され、
該配線層の前記半導体素子が配置されている平面領域を超えた領域に外部接続端子が設けられていることを特徴とする請求項７〜９のいずれか一項記載の半導体装置。
【請求項１１】
支持板上に、複数の半導体素子と、単数または複数のインターポーザとを、前記半導体素子同士の側面と、前記半導体素子と前記インターポーザとの側面を対向させて配置する工程と、
前記半導体素子と前記インターポーザの面内に形成されたパッドにバンプを接合する際に、前記半導体素子の対向辺を挟んで配置された双方のパッドに重複する配置にバンプを接合するとともに、前記半導体素子と前記インターポーザの対向辺を挟んで配置された双方のパッドに重複する配置にバンプを接合する工程と、
前記半導体素子と前記インターポーザの前記バンプが接合された面に、前記バンプと電気的に接続される配線層を形成する工程と、
前記支持板から、前記配線層が被着形成された前記半導体素子と前記インターポーザとを分離する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項１２】
支持板上に、複数の半導体素子と、単数または複数のインターポーザとを、前記半導体素子同士の側面と、前記半導体素子と前記インターポーザとの側面を対向させて配置する工程と、
前記支持板の前記半導体素子と前記インターポーザが支持された片面を、前記半導体素子と前記インターポーザの表面及び側面を樹脂によって被覆するように樹脂成形する工程と、
前記樹脂の表面に前記半導体素子と前記インターポーザの面内に形成されたパッドを露出させる工程と、
前記半導体素子と前記インターポーザに形成されたパッドにバンプを接合する際に、前記半導体素子の対向辺を挟んで配置された双方のパッドに重複する配置にバンプを接合するとともに、前記半導体素子と前記インターポーザの対向辺を挟んで配置された双方のパッドに重複する配置にバンプを接合する工程と、
前記支持板から、前記樹脂により成形された半導体素子とインターポーザとを分離する工程と
を備えることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を相互に電気的に接続するための半導体素子の接続構造、複数の半導体素子を搭載した半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置には、半導体素子の電極端子が形成された面内に接続用（実装用）のパッド（バンプ）が形成された、いわゆるウエハレベルパッケージと呼ばれる製品がある。この半導体装置は、半導体素子の電極端子が形成された面内に、電極端子から配線を引き出し（再配線）、電極端子形成面内にエリアアレイ状に接続用のパッドを配置したものである。このような形態のウエハレベルパッケージにおいては、半導体素子の電極端子形成面の全面を接続用のパッドを配置する領域として利用することにより、多ピンの半導体素子であっても、チップサイズに形成したパッケージとして提供することが可能となる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−１２４２７４号公報
【特許文献２】特開２０００−２３６１５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ウエハレベルパッケージは、半導体装置の小型化を図るとともに、半導体素子の多ピン化にも対応できる構造としたものである。しかしながら、接続用のパッドを配置する領域が半導体素子の電極端子形成面の面内に限られることと、電極端子形成面の周縁部はダイシング領域として接続用のパッドを配置する領域として利用されないことと合わせて、半導体素子のピン数が増大してくると、接続用のパッドを配置することが困難になってくるという問題がある。
【０００５】
また、システム用の半導体装置においては、一つのパッケージ内に複数個の半導体素子を搭載する場合があり、このような製品では、半導体素子間におけるデータの伝送を高速で行う必要がある。従来は、半導体素子間をワイヤボンディングによって電気的に接続したり、半導体素子を搭載する配線基板を介して半導体素子間においてデータを伝送しているために、データの伝送に時間がかかるという問題があった。
【０００６】
本発明は、これらの課題を解決すべくなされたものであり、多ピンの半導体素子を搭載可能とし、半導体素子間のデータの伝送効率を向上させることを可能とする半導体素子の接続構造、半導体装置及び半導体装置の製造方法を提供するにある。
【課題を解決するための手段】
【０００７】
本発明に係る半導体装置は、平面的に配置され、相互に電気的に接続されている複数の半導体素子の接続構造であって、前記半導体素子は、側面を対向させ、相互に突き合わせて配置され、前記対向して配置された側面に沿って、前記半導体素子の電極端子形成面上に、対向する配置にパッドが設けられ、前記対向して配置された双方のパッドに重複する配置にバンプが接合され、該バンプを介して、前記半導体素子が電気的に接続されている構成を備える。
【０００８】
また、本発明に係る半導体装置は、配線基板上に２以上の半導体素子が平面的に配置され、相互に電気的に接続されて搭載された半導体装置であって、前記半導体素子の少なくとも一組の半導体素子が、側面を対向させ、相互に突き合わせて配置され、前記対向して配置された側面に沿った、前記半導体素子の電極端子形成面上に、対向する配置にパッドが設けられ、前記対向して配置された双方のパッドに重複する配置にバンプが接合され、該バンプを介して、相互に電気的に接続されている構成を備える。
【０００９】
また、本発明に係る半導体素子とインターポーザとの接続構造は、半導体素子とインターポーザとが平面的に配置され、相互に電気的に接続された半導体素子とインターポーザとの接続構造であって、前記半導体素子と前記インターポーザとが、側面を対向させ、相互に突き合わせて配置され、前記対向して配置された側面に沿った、前記半導体素子と前記インターポーザの表面上に、対向する配置にパッドが設けられ、前記対向して配置された双方のパッドに重複する配置にバンプが接合され、該バンプを介して、電気的に接続されている構成を備える。
【００１０】
また、本発明に係る半導体素子とインターポーザとを備える半導体装置は、２以上の半導体素子と、単数または複数のインターポーザとが平面的に配置され、相互に電気的に接続された半導体装置であって、前記半導体素子の少なくとも一組の半導体素子が、側面を対向させ、相互に突き合わせて配置され、前記対向して配置された側面に沿った、前記半導体素子の電極端子形成面上に、対向する配置にパッドが設けられ、前記対向して配置された双方のパッドに重複する配置にバンプが接合され、該バンプを介して相互に電気的に接続され、前記半導体素子と前記インターポーザとが、側面を対向させ、相互に突き合わせて配置され、前記対向して配置された側面に沿った、前記半導体素子と前記インターポーザの表面上に、対向する配置にパッドが設けられ、前記対向して配置された双方のパッドに重複する配置にバンプが接合され、該バンプを介して電気的に接続されていることを特徴とする。
【００１１】
また、本発明に係る半導体装置の製造方法は、支持板上に、複数の半導体素子と、単数または複数のインターポーザとを、前記半導体素子同士の側面と、前記半導体素子と前記インターポーザとの側面を対向させて配置する工程と、前記半導体素子と前記インターポーザの面内に形成されたパッドにバンプを接合する際に、前記半導体素子の対向辺を挟んで配置された双方のパッドに重複する配置にバンプを接合するとともに、前記半導体素子と前記インターポーザの対向辺を挟んで配置された双方のパッドに重複する配置にバンプを接合する工程と、前記半導体素子と前記インターポーザの前記バンプが接合された面に、前記バンプと電気的に接続される配線層を形成する工程と、前記支持板から、前記配線層が被着形成された前記半導体素子と前記インターポーザとを分離する工程とを備える。
【００１２】
また、本発明に係る半導体装置の製造方法は、支持板上に、複数の半導体素子と、単数または複数のインターポーザとを、前記半導体素子同士の側面と、前記半導体素子と前記インターポーザとの側面を対向させて配置する工程と、前記支持板の前記半導体素子と前記インターポーザが支持された片面を、前記半導体素子と前記インターポーザの表面及び側面を樹脂によって被覆するように樹脂成形する工程と、前記樹脂の表面に前記半導体素子と前記インターポーザの面内に形成されたパッドを露出させる工程と、前記半導体素子と前記インターポーザに形成されたパッドにバンプを接合する際に、前記半導体素子の対向辺を挟んで配置された双方のパッドに重複する配置にバンプを接合するとともに、前記半導体素子と前記インターポーザの対向辺を挟んで配置された双方のパッドに重複する配置にバンプを接合する工程と、前記支持板から、前記樹脂により成形された半導体素子とインターポーザとを分離する工程とを備える。
【発明の効果】
【００１３】
本発明に係る半導体素子の接続構造、半導体装置によれば、バンプを介して半導体素子同士、あるいは半導体素子とインターポーザとが電気的に接続された構造を備えることから、半導体装置の製造が容易であり、装置の小型化を図ることができ、データの伝送に用いられる配線長が短縮されて、データ伝送特性のすぐれた半導体装置として提供される。また、本発明に係る半導体装置の製造方法によれば、バンプを利用して半導体素子を電気的に接続する構成を備える半導体素子を容易に製造することができる。
【図面の簡単な説明】
【００１４】
【図１】２つの半導体素子の接続構造を示す平面図である。
【図２】半導体素子の対向辺に形成されたパッドにバンプを接合する方法を示す説明図である。
【図３】半導体装置の製造工程を示す断面図である。
【図４】バンプが接合される半導体素子のパッドの例を示す断面図である。
【図５】半導体素子とインターポーザとの接続構造を示す平面図である。
【図６】半導体装置の外部接続端子を形成した面の平面図である。
【図７】インターポーザを備える半導体装置の製造工程を示す断面図である。
【図８】インターポーザを備える半導体装置の製造工程を示す断面図である。
【図９】インターポーザを備える半導体装置の製造工程を示す断面図である。
【図１０】インターポーザを備える半導体装置の変形例を示す平面図である。
【図１１】インターポーザを備える半導体装置の変形例を示す平面図である。
【図１２】インターポーザを備える半導体装置の変形例を示す平面図である。
【図１３】樹脂成形を利用するインターポーザを備える半導体装置の製造工程を示す断面図である。
【図１４】樹脂成形を利用するインターポーザを備える半導体装置の製造工程を示す断面図である。
【図１５】樹脂成形を利用するインターポーザを備える半導体装置の断面図である。
【図１６】樹脂成形を利用するインターポーザを備える半導体装置の平面図である。
【図１７】樹脂成形を利用するインターポーザを備える半導体装置の変形例の平面図である。
【発明を実施するための形態】
【００１５】
（半導体素子の接続構造）
本発明に係る半導体装置は、複数の半導体素子を平面的に配置し、相互に電気的に接続して、一つのパッケージ内に搭載したものである。
図１は、２つの半導体素子１０、１２を一つのパッケージに搭載する場合の半導体素子の接続構造を示す。半導体素子１０、１２は、ペリフェラル配置に電極端子１４を配置したものであり、半導体素子１０、１２の実装に用いられるパッドは、各々の半導体素子１０、１２の電極端子形成面にエリアアレイ配置に配列されている。
【００１６】
図１は、各々のパッドにバンプ１６（図の円形部分）を接合した状態を示す。バンプ１６はたとえば、金線を用いたボールボンディング法によって形成される。
電極端子１４とパッドとは再配線パターンを介して電気的に接続されている。図１においては、再配線パターンを省略している。また、電極端子１４はパッドが形成される面よりも下層にある。図１においては、電極端子１４とバンプ１６の配置位置をともに示している。
【００１７】
ウエハレベルパッケージの製造工程においては、半導体ウエハの段階において所要の加工を施した後、半導体ウエハをダイシングして個片の半導体素子とする。したがって、半導体ウエハの段階において、隣接する半導体素子の境界部分には、ブレード刃が通過する領域が確保されている。
半導体素子の電極端子が半導体素子の外周縁から若干離間する内側に配置されているのは、ブレード刃が通過する領域を確保し、ダイシング時の加工ばらつきや加工時に生じるばりによる影響を受けないようにするためである。
【００１８】
従来の半導体素子（ウエハレベルパッケージ）においては、電極端子が形成された領域よりも外側域についてはダイシング刃が通過する位置に近くなるために、再配線パターンを形成したり接続用のパッドを形成することは、行われていない。
これに対して、本実施形態の半導体素子１０、１２においては、電極端子１４が配置されている位置よりも外側域に再配線パターンを延出させ、電極端子１４が配置されている位置よりも外側にパッドを配置する。
【００１９】
図１において、バンプ１６ａは電極端子１４によって囲まれた領域の外側に配置されたバンプである。バンプ１６ｂは、電極端子１４の外側領域に配置されたバンプ１６ｂのうち、とくに隣り合った半導体素子１０、１２の側面間をまたぐようにして、半導体素子１０、１２の双方の電極端子形成面上に、対向する配置に形成されているパッドにともに接合されているバンプである。
【００２０】
図１に示すように、本発明に係る半導体装置においては、２つの半導体素子１０、１２を搭載する場合に、２つの半導体素子１０、１２の一つの側面を突き合わせるようにして配置し、半導体素子１０、１２の対向する側面を挟んで対向する位置にある一組のパッドに一つのバンプ１６ｂを接合する。
図１においては、説明上、半導体素子１０、１２の対向辺（対向側面）を、若干、離間させた配置として示している。半導体素子１０、１２をバンプ１６ｂによって接合する際には、半導体素子１０、１２の対向側面を突き合わせるように配置する。並置する半導体素子１０、１２の対向側面は接触している場合もあるし、若干、隙間が生じている場合もある。隙間が生じた場合でも、隙間間隔は微小である。
【００２１】
図２は、２つの半導体素子１０、１２の電極端子形成面上で対向する位置に形成された一組のパッドにバンプ１６ｂを接合する方法を示す説明図である。
図２（ａ）は、半導体ウエハの状態における電極端子１４とパッド１５の平面配置、図２（ｂ）は、半導体ウエハをダイシングした状態、図２（ｃ）は、隣り合った半導体素子のパッド１５にバンプ１６ｂを接合した状態の平面図である。
【００２２】
図２（ａ）において、A線は、半導体ウエハにおけるダイシング位置（ブレード刃が通過する中心位置）を示す。個片に分離される半導体素子はダイシング位置を挟んで、電極端子１４とパッド１５とが対称に配置されている。前述したように、本実施形態の半導体素子１０、１２においては、電極端子１４が形成されている位置よりも外側（ダイシング位置に接近する側）に再配線パターン１３を延出させ、再配線パターン１３の端部にパッド１５を形成している。パッド１５はダイシング時にダイシング刃と干渉しない位置で、できるだけ半導体素子の外縁（エッジ部）に接近させて形成する。
【００２３】
バンプを接合するパッドは、バンプの平面形状に合わせて通常は円形に形成する。本実施形態においては、半導体素子１０、１２の突き合わせ辺（接合時に対向配置させる辺）に設けるパッド１５については、平面形状を半円形とし、半円の直線部分がダイシング線と平行となる向きに形成している。
なお、半導体素子１０、１２の対向辺に沿ったパッド１５以外については、従来と同様に、平面形状を円形に形成する。ただし、半導体素子１０、１２の外周縁に沿って形成するパッドが、他の半導体素子やインターポーザと電気的に導通させるためのものである場合には、本実施形態と同様に半円形状の平面形状に形成するのがよい。
【００２４】
図２（ｂ）は、半導体ウエハをダイシングして個片化した状態である。図のBの領域が、ダイシングの際に、ダイシング刃が通過する領域である。パッド１５を形成する位置は、ダイシング刃の厚さ（例として２０μｍ）、ダイシングの際に発生するばりによる作用、加工時におけるダイシング位置のばらつきを考慮して設計する。
【００２５】
図２（ｃ）は、半導体素子１０、１２を並置させ、半導体素子１０、１２の対向する側面を挟んで対置されたパッド１５の双方に重複する配置にバンプ１６ｂを接合した状態（図１の半導体素子１０、１２の接合部分を拡大した構造）を示す。半円形状のパッド１５が対向して配置されることにより、接合部分におけるパッド１５をあわせた形状が円形状となり、２つのパッド１５の双方にまたがるようにしてバンプ１６ｂが接合される。
【００２６】
使用する金線の太さにもよるが、ボールボンディングによって金バンプを形成する場合に、ボール部分の外径が１００μｍ程度の金バンプを形成することは容易である。ボールボンディングによって金パッドを形成する場合、太さ２５μｍの金線を用いると溶融したボール部分は５０μｍ径程度となり、ボンディング時にキャピラリによってボール部分を押圧することにより、１００μｍ径程度に広がる。半導体素子の電極端子１４からダイシング後の半導体素子の外周縁位置（エッジ部）までの距離は５０〜１００μｍ程度であり、半導体素子の側面を突き合わせて配置した場合の配置間隔を１００μｍ程度以下に設定することは十分に可能である。
金バンプの大きさは使用する金線の太さにもよるから、大きなバンプを形成する必要がある場合には、太い金線を選択して使用すればよい。
【００２７】
（半導体装置）
図３は、ウエハレベルにおいてバンプ接続用のパッドを形成し、半導体ウエハをダイシングした後、半導体素子のパッドにバンプを接合し、半導体素子を配線基板に搭載して半導体装置を形成するまでの概略工程を示す。
図３（ａ）は、ウエハ段階において、再配線パターン１３とパッド１５とを形成した状態を示す。パッド１５ａは電極端子１４よりも外側域（電極端子が配置された位置と半導体素子の外周縁との間の領域）に形成されたものを示す。
【００２８】
再配線パターン１３は、半導体素子の電極端子形成面内において、エリアアレイ状に配置されたパッド１５、１５ａと電極端子１４とを電気的に接続するようにパターン形成される。再配線パターン１３は、従来のウエハレベルパッケージの製造方法と同様に、半導体ウエハ５の表面にレジストをコーティングし、再配線パターンのパターンにしたがってレジストを露光及び現像してレジストパターンを形成し、めっきにより再配線パターンとなる導体部を形成することによって形成できる。
【００２９】
図４は、パッド１５の形成例を示す。図４（ａ）は、再配線パターン１３を被覆する保護膜６から、パッド１５となる再配線パターン１３の部位を露出させ、露出表面に保護めっき１５ｃを施してパッド１５とした例である。保護めっき１５ｃには金めっき等が用いられる。
図４（ｂ）は、再配線パターン１３を被覆する保護膜６から露出させたパッド１５となる部位に、めっきを盛り上げてポスト１５ｄを形成し、ポスト１５ｄの表面に保護めっき１５ｃを施してパッド１５とした例である。
図４（ｃ）は、めっきを盛り上げてポスト１５ｄを形成する際に、ポスト１５ｄの上部が保護膜６の表面上で側方に張り出すように形成した例である。
再配線パターン１３及びポスト１５ｄには、電気抵抗の小さい銅が用いられる。
【００３０】
再配線パターン１３を形成する工程と、ポスト１５ｄを形成する工程はウエハレベルにおける工程である。保護めっき１５ｃは半導体ウエハ５を個片にダイシングした後に行ってもよいし、ウエハレベルにおいて行ってもよい。図４は、半導体ウエハ５をダイシングした後に保護めっき１５ｃを施した例である。図４では、パッド１５にバンプを接合する状態を合わせて示した。
【００３１】
ウエハレベルにおいて再配線パターン１３を形成した後（図３（ａ））、半導体ウエハをダイシングし、個片の半導体素子とする。図３（ａ）において、A−A線位置が半導体ウエハのダイシング位置である。
次いで、個片化された半導体素子の電極端子形成面側に形成されたパッド１５、１５ａにバンプを接合する（図３（ｂ））。図３（ｂ）は、半導体素子１０、１２の対向辺上のパッド１５ａと他のパッド１５ａとパッド１５にバンプ１６ｂ、１６ａ、１６が接合された状態を示す。
【００３２】
バンプ１６、１６ａ、１６ｂは、金線を用いたボールボンディング法によって形成する。ボールボンディング法においては、パッド位置に合わせてキャピラリを移動させてバンプを形成するから、半導体素子１０、１２上における任意のパッド配置に合わせてバンプ１６を形成することができる。
２枚の半導体素子１０、１２を並置した対向辺部分では、対向配置されている一対のパッド１５ａの中央位置をねらいとしてボールボンディングすることによって、半導体素子１０、１２の対向辺上のパッド１５ａの双方に掛け渡すように（対向辺と交差）してバンプ１６ｂを接合することができる。
なお、バンプ１６、１６ａ、１６ｂは金バンプに限られるものではなく、アルミニウム等の他の導電材を用いることも可能である。
【００３３】
図３（ｃ）は、バンプ１６ｂを介して電気的に接続された半導体素子１０、１２を配線基板２０に搭載した半導体装置を示す。配線基板２０の半導体素子１０、１２を搭載する一方の面には、半導体素子１０、１２に形成されているバンプ１６と同一の平面配置にパッド２２が設けられ、他方の面にはスルーホール２４を介してパッド２２と電気的に接続されたランド２３が形成されている。
【００３４】
半導体素子１０、１２は、配線基板２０のパッド２２に供給されたはんだ２５により、バンプ１６をパッド２２にはんだ接合されて搭載されている。
半導体素子１０、１２のバンプ１６、１６ａをパッド２２に接合した後、半導体素子１０、１２と配線基板２０との間の隙間部分にアンダーフィル樹脂２６を充填し、半導体素子１０、１２と配線基板２０との接合部分を樹脂によって封止する。アンダーフィル樹脂２６を熱硬化させることにより、半導体素子１０、１２と配線基板２０とが一体接合され、半導体素子１０、１２と配線基板２０との電気的接続が確保される。
【００３５】
半導体素子１０、１２を配線基板２０に実装する方法は、はんだ接合に限られるものではない。たとえば、配線基板２０の搭載面と半導体素子１０、１２との間に異方導電性フィルムを介在させ、異方導電性フィルムを用いて半導体素子１０、１２を配線基板２０に接合することにより、バンプ１６が形成された部位のみにおいてパッド２２とバンプ１６とを電気的に導通させて搭載することも可能である。
【００３６】
図３（ｃ）においては、半導体素子１０、１２の対向辺上に設けるバンプ１６ｂについては配線基板２０に接合していないが、配線基板２０にバンプ１６ｂと接合されるパッド２２を設けて、バンプ１６ｂをパッド２２にはんだ接合することもできる。バンプ１６ｂが配線基板２０に設けられた配線と電気的に接続する必要がない場合には、バンプ１６ｂを接続するパッドを、いずれの配線とも電気的に導通しないダミーのパッドとしておけばよい。
【００３７】
本実施形態の半導体装置においては、半導体素子１０、１２同士の電気的接続が、半導体素子１０、１２の対向辺に沿って設けたパッド１５にバンプ１６ｂを接合することによって、半導体素子１０、１２の電極端子形成面上における配線を経由してなされる。したがって、データ伝送に用いる配線長を最短とすることができ、データの伝送速度を高速化することができる。たとえば、半導体素子１０、１２の電気的接続を、配線基板２０側の配線を経由して行う場合と比較すると、隣接する半導体素子１０、１２間で接続する方法は、はるかに配線長が短くなる。また、半導体素子１０、１２は隣接した配置となることから、複数の半導体素子を搭載した場合の半導体装置の小型化が図れる。
【００３８】
上記例は２つの半導体素子１０、１２を接合した例であるが、３つ以上の半導体素子を接合する場合も、側面を突き合わせて配置した半導体素子の対向側面（対向辺）に沿って設けたパッドに掛け渡すようにバンプを接合することにより、バンプを介して半導体素子を相互に電気的に接続することができる。
また、半導体素子の突き合わせ辺（対向辺）上に設けるパッド（接続部）は、通常は、複数個所に設けるが、接続部を１個所とする場合を排除するものではない。
【００３９】
（インターポーザを備える半導体装置）
図５、６は、インターポーザを用いた半導体装置の例を示す。図示例の半導体装置は、２つの半導体素子１０、１２と、２つのインターポーザ３０、３２とからなる。インターポーザ３０、３２は半導体素子１０、１２を平面内において挟む配置に設けられており、インターポーザ３０は半導体素子１０、１２の一方側に、側面を半導体素子１０、１２の側面に突き合わせて配置され、インターポーザ３２は半導体素子１０、１２の他方側に、側面を半導体素子１０、１２の側面に突き合わせて配置されている。
図５は、半導体素子１０、１２とインターポーザ３０、３２との接続状態を示したもの、図６は、半導体装置の実装面における外部接続端子４０の平面配置を示している。
【００４０】
図５において、半導体素子１０、１２の対向辺上にはバンプ１６ｂが接合され、半導体素子１０、１２とインターポーザ３０、３２との対向辺上には、半導体素子１０、１２とインターポーザ３０、３２の双方にバンプ１６ａが接合されている。図５においては、半導体素子１０、１２の対向側面と、半導体素子１０、１２とインターポーザ３０、３２の対向側面の間隔を比較的広く示している。
半導体素子１０、１２とインターポーザ３０、３２のバンプ形成面上には外部接続端子を接合するための配線層が形成される。インターポーザ３０、３２上には配線層と電気的に接続するバンプ１６ｃが設けられている。
【００４１】
バンプ１６ｂを介して半導体素子１０、１２を電気的に接続する構造は、前述した半導体素子の組み合わせ構造と同様である。
バンプ１６ａを介して半導体素子１０、１２とインターポーザ３０、３２とを電気的に接続する構造も同様の構造による。すなわち、半導体素子１０、１２とインターポーザ３０、３２との対向辺の近傍に対向配置するように半円形状のパッドを形成し、双方のパッドの中心位置をねらってボールボンディングし、半導体素子１０、１２とインターポーザ３０、３２の双方のパッドにまたがるようにバンプ１６ａを接合する。
【００４２】
インターポーザ３０、３２には、シリコン基板が好適に使用できる。半導体素子１０、１２も基材がシリコンであり、インターポーザ３０、３２と半導体素子１０、１２との熱膨張係数が一致することにより、実装時において相互間に熱応力が生じないことから、半導体素子１０、１２同士と、半導体素子１０、１２とインターポーザ３０、３２との接続部分の接続信頼性を高めることができる。また、インターポーザ３０、３２には配線パターンやパッドを形成するが、これらの工程にも、従来のウエハレベルパッケージの製造工程を適用することができる。
【００４３】
半導体素子１０、１２とインターポーザ３０、３２とはバンプ１６ａを介して電気的に接続される。バンプ１６ａは半導体素子１０、１２とインターポーザ３０、３２の突き合わせ面をまたぐように接合するから、半導体素子１０、１２とインターポーザ３０、３２とは同厚であることが望ましい。ただし、半導体素子１０、１２とインターポーザ３０、３２の厚さが若干異なっていても問題はない。ボールボンディングによってバンプ１６ａ、１６ｂを接合する際には、キャピラリによってボールをパッドに押さえつけるようにするから、半導体素子１０、１２とインターポーザ３０、３２との段差分を吸収して接合することができる。また、半導体素子１０、１２とインターポーザ３０、３２との段差分を吸収できる大きさのボール（バンプ）を使用することによってさらに確実に接合することができる。
【００４４】
図７〜９に、上記半導体装置の製造方法を示す。
図７（ａ）は、半導体素子１０、１２とインターポーザ３０、３２とを、支持板５０上に支持した状態を示す。支持板５０は半導体素子１０、１２とインターポーザ３０、３２とを相互に位置合わせして支持するためのものであり、支持板５０上に熱ピール性を有する接着フィルム５２を被着し、その上に、半導体素子１０、１２とインターポーザ３２とを接着して支持する。支持板５０には金属板、ガラス板等の平板体が用いられる。
【００４５】
図７（ａ）は、半導体素子１０を挟んでインターポーザ３０、３２を配置した方向における断面図である。
半導体素子１０上には電極端子１４と再配線パターン１３とパッド１５とが形成されている。インターポーザ３０、３２にも、配線パターン３３とパッド３４とが形成されている。配線パターン３３はインターポーザ３０、３２上に配置する外部接続端子と半導体素子１０、１２とを電気的に接続するためのものである。半導体素子１０、１２に対向する対向辺上に設けられたパッド３４と、外部接続端子の配置位置に設けられたパッド３４とが配線パターン３３によって接続される。
【００４６】
次いで、半導体素子１０、１２のパッド１５上と、インターポーザ３０、３２に形成されたパッド３４上にバンプ１６を接合する。バンプ１６は、たとえば金線を用いたボールボンディング法によって形成する。
図７（ｂ）は、半導体素子１０とインターポーザ３０、３２に形成されているパッド１５、３４上にバンプ１６、１６ａ、１６ｃを形成した状態を示す。半導体素子１０、１２とインターポーザ３０、３２とを付き合わせた対向辺部分では、半導体素子１０、１２とインターポーザ３０、３２対向辺上に形成されたパッド１５、３４の双方にまたがるようにバンプ１６ａを接合する。インターポーザ３０、３２の面内においては、パッド３４上にバンプ１６ｃを接合する。
【００４７】
図８（ａ）は、半導体素子１０、１２とインターポーザ３０、３２のバンプ１６が形成されている面上に絶縁層３５をラミネートし、バンプ１６、１６ｃと接続するビア３６を形成した状態を示す。絶縁層３５の表面側から底面にバンプ１６、１６ｃが露出する凹穴を形成し、めっき等により凹穴内に導体（たとえば、銅めっき）を充填してビア３６を形成する。ビア３６は、外部接続端子を接合するランドに電気的に接続されるものであり、すべてのバンプ１６にビア３６が接続されるとは限らない。
図８（ｂ）は、ビア３６が形成された絶縁層３５の表面に配線パターン３７を形成した状態を示す。配線パターン３７は、絶縁層３５の表面に配置するランドの配置に合わせて形成する。
【００４８】
図９（ａ）は、絶縁層３５の表面を、保護膜である感光性のソルダーレジスト３８により被覆し、ランド３７ａを露出させ、ランド３７ａに外部接続端子４０を接合した状態を示す。
図９（ｂ）は、支持板５０から半導体素子１０、１２及びインターポーザ３０、３２を分離し、半導体素子１０、１２、インターポーザ３０、３２を備える半導体装置を形成した状態を示す。接着フィルム５２は熱ピール性を有するから、接着フィルム５２を加熱することにより、半導体素子１０、１２とインターポーザ３０、３２を支持板５０から簡単に分離することができる。
【００４９】
支持板５０は半導体素子１０、１２とインターポーザ３０、３２を支持して所要の加工を施すために使用するものであって、後工程において、半導体素子１０、１２及びインターポーザ３０、３２から容易に除去できるものであれば、適宜部材を使用することができる。本実施形態においては熱ピール性を有する接着フィルム５２を使用したが、後工程において、化学的あるいは物理的処理によって容易に除去できる接着剤あるいは支持板５０を使用してもよい。
【００５０】
得られた半導体装置は、半導体素子１０、１２の外側にインターポーザ３０、３２が配され、半導体素子１０、１２とインターポーザ３０、３２のバンプ１６、１６ａ、１６ｂ、１６ｃが形成された面側に配線層が形成され、配線層の実装面側に外部接続端子４０が配置されて形成されている。この半導体装置は、半導体素子１０、１２の平面領域を超えた外側域にも外部接続端子４０が配置された、いわゆるファンアウト型の半導体装置として提供される。インターポーザ３０、３２の大きさを適宜設計することにより、必要数の外部接続端子４０を配置するスペースを確保することができる。
半導体素子１０、１２とインターポーザ３０、３２が隣接して配置されることにより、半導体装置全体として小型化が図られている。また、絶縁層３５によって半導体素子１０、１２の電極端子形成面が保護され、絶縁層３５によって半導体装置が保形される。
【００５１】
（変形例）
図１０、１１，１２はインターポーザを備える半導体装置の他の実施形態を示す。
図１０は、インターポーザ３１の中央に半導体素子１０、１２を搭載する搭載孔３１ａを設け、搭載孔３１ａ内に半導体素子１０、１２を配置したものである。半導体素子１０、１２の側面と搭載孔３１ａの内側面とが対向する部位に沿って、半導体素子１０、１２とインターポーザ３１との間にまたがるようにバンプ１６ａを接合し、半導体素子１０、１２とインターポーザ３１とが電気的に接続されている。
【００５２】
前述した実施形態と同様に、インターポーザ３１に設けられたパッドにはバンプ１６ｃが設けられ、半導体素子１０、１２とインターポーザ３１のバンプ１６、１６ａ、１６ｂ、１６ｃが形成された面上には、絶縁層を介して外部接続端子４０（図１０において破線によって示す）がエリアアレイ状に配置される。外部接続端子４０と半導体素子１０、１２とは絶縁層に設けられたビア及び配線パターンを介して電気的に接続される。
【００５３】
図１１は、大きさが異なる半導体素子１０、１２ａを搭載した例である。インターポーザ３１０には半導体素子１０、１２ａを突き合わせた配置に収容して搭載する搭載孔３１０ａが設けられている。半導体素子１０と半導体素子１２の側面を突き合わせた対向辺に沿ってバンプ１６ｂが接合され、搭載孔３１ａの内縁部と半導体素子１０、１２ａとの対向辺に沿って（各々の半導体素子１０、１２ａの三辺部分）バンプ１６ａが接合されている。外部接続端子４０は、半導体素子１０、１２ａの平面領域とインターポーザ３１０の平面領域の全域に、エリアアレイ状に配置される。
【００５４】
図１２は、２つの半導体素子１０、１２の外側に４つのインターポーザ３１１、３１２、３１３、３１４を連結した形態の半導体装置の例である。この例では、バンプ１６ｂによって連結された半導体素子１０、１２の４辺に、個別にインターポーザ３１１、３１２、３１３、３１４が連結されている。。各々のインターポーザ３１１、３１２、３１３、３１４と半導体素子１０、１２とは、対向辺に沿ってバンプ１６ａが接合され、電気的な接続が図られている。
【００５５】
図５、１０、１２に示した半導体装置は、いずれも２つの半導体素子を備える例である。インターポーザを備える半導体装置としては、３つ以上の半導体素子を備える構造とすることも可能である。３つ以上の半導体素子を備える場合も、隣り合った半導体素子の突き合わせ辺（対向辺）部分にバンプを接合して半導体素子を相互に電気的に接続し、インターポーザと半導体素子についても、半導体素子とインターポーザの対向辺部分で双方のパッドに掛け渡す（重複する）ようにバンプを接合して相互に電気的に接続するようにすればよい。
【００５６】
なお、半導体素子の構造として、単一の半導体素子にバンプを介してインターポーザを接合する構造も、半導体素子を搭載する構造として特徴的な構造ということができる。半導体素子とインターポーザとを側面を突き合わせるようにして配置し、半導体素子とインターポーザとの対向辺上にバンプを接合することにより、半導体素子とインターポーザとを接続する配線長を短縮することができ、データ伝送速度を向上させることができる。
【００５７】
（樹脂成形方法を利用した半導体装置）
図１３〜１５は、インターポーザを備える半導体装置において、樹脂成形方法を利用して製造する半導体装置の製造工程例を示す。
図１３（ａ）は、支持板５０の一方の面に熱ピール性を有する接着フィルム５２を貼着した状態を示す。
図１３（ａ）は、支持板５０の接着フィルム５２を貼着した面に半導体素子１０、１２とインターポーザ３０、３２を接着した状態を示す。半導体素子１０、１２とインターポーザ３０、３２の平面配置は、図５に示した配置例のものである。半導体素子１０、１２の表面には電極端子１４と再配線パターン１３を介して電気的に接続されたパッド１５が形成され、インターポーザ３０、３２にも配線パターン３３とパッド３４が形成されている。
【００５８】
支持板５０に半導体素子１０、１２とインターポーザ３０、３２を支持した後（図１３（ｂ））、支持板５０の一方の面（半導体素子１０、１２とインターポーザ３０、３２が支持されている面）を樹脂６０によって封止する（図１３（ｃ））。この樹脂成形工程により、半導体素子１０、１２とインターポーザ３０、３２のパッド１５、３４が形成された面が樹脂６０によって被覆され、半導体素子１０、１２の突き合わせ端面間と、半導体素子１０、１２とインターポーザ３０、３２との側面間に樹脂６０が充填され、インターポーザ３０、３２の側周面が樹脂６０によって封止される。
【００５９】
次に、樹脂成形されているワークの表面にブラスト処理あるいは研磨加工を施し、樹脂６０の表面にパッド１５、３４を露出させる（図１４（ａ））。
次いで、ボールボンディングにより、表面に露出しているパッド１５、３４にバンプ１６等を接合する。半導体素子１０、１２の対向辺部分には、対向配置されているパッド間にまたがるようにバンプ１６ｂを接合し、半導体素子１０、１２とインターポーザ３０、３２との対向辺部分については、対向配置されているパッド１５間にバンプ１６ａを接合する（図１４（ｂ））。本実施形態においては、半導体素子１０、１２の対向する側面間と半導体素子１０、１２とインターポーザ３０、３２との対向する側面間には樹脂６０が充填されているから、対向配置されているパッド間にバンプ１６ａ、１６ｂを接合する操作を確実に行うことができる。
【００６０】
次に、支持板５０から半導体素子１０、１２とインターポーザ３０、３２とを分離する（図１４（ｃ））。接着フィルム５２は熱ピール性を有するから、支持板５０側から接着フィルム５２を加熱することにより、半導体素子１０、１２とインターポーザ３０、３２とが支持板５０から簡単に分離される。半導体素子１０、１２とインターポーザ３０、３２とは樹脂６０によって一体的に保形支持される。したがって、図１４（ｃ）に示す状態で搬送等を行って配線基板に搭載することができる。
【００６１】
図１５は、配線基板２０にインターポーザ３０、３２と一体接続された半導体素子１０、１２を搭載した状態を示す。半導体素子１０、１２とインターポーザ３０、３２は、配線基板２０の一方の面である素子搭載面に形成されたパッド２２にはんだ２５を介して、バンプ１６、１６ｃを接合して搭載（実装）される。
配線基板２０の他方の面にはランド２３が形成され、スルーホール２４を介して、ランド２３とパッド２２とが電気的に接続される。半導体素子１０、１２及びインターポーザ３０、３２と配線基板２０との接合部にはアンダーフィル樹脂２６が充填され、半導体素子１０、１２及びインターポーザ３０、３２が確実に配線基板２０に支持される。
【００６２】
図１６は、図１５に示す半導体装置を平面方向から見た状態を示す。半導体素子１０、１２の対向側面部分、半導体素子１０、１２とインターポーザ３０、３２とが対向する側面部分に樹脂６０が充填され、半導体素子１０、１２とインターポーザ３０、３２の外周囲が樹脂６０によって封止されている。半導体素子１０、１２がバンプ１６ｂを介して接続され、半導体素子１０、１２とインターポーザ３０、３２とがバンプ１６ａを介して接続されている。
【００６３】
図１７は、図１２に示した半導体素子１０、１２とインターポーザ３１１、３１２、３１３、３１４とを備える半導体装置の配置の場合について、樹脂６０によって封止した例を示す。半導体素子１０、１２の対向側面部分、半導体素子１０、１２とインターポーザ３１１、３１２、３１３、３１４との対向側面部分に樹脂６０が充填され、インターポーザ３１１、３１２、３１３、３１４の外周側面が樹脂６０によって封止されている。
図１６、１７に示すように、半導体素子１０、１２とインターポーザ３０〜３１４とを接合した状態で樹脂６０によって封止（樹脂成形）することにより、半導体素子１０、１２とインターポーザ３０〜３１４が樹脂６０によって補強され、半導体装置全体としての強度及び保形性が向上する。
【００６４】
なお、上述した各実施形態においては、電極端子がペリフェラル配置となる半導体素子を例に説明したが、電極端子がエリアアレイ状に配置されている半導体素子の場合もまったく同様に適用できる。ペリフェラル配置の場合もエリアアレイ配置の場合も、半導体素子の電極端子形成面上に再配線パターンを形成して、バンプを接合するパッドのパターンを形成すること、バンプを介して半導体装置相互間を電気的に接続する構造はまったく同様の構造となる。
【００６５】
また、上記実施形態においては、２つの半導体素子１０、１２を搭載した半導体装置の例を示した。本発明は３つ以上の半導体素子を搭載する半導体装置の構成についても同様に適用される。すなわち、隣接する半導体素子間については、対向辺上において相互の半導体素子に形成されたパッドに重複するように一つのバンプを接合し、半導体素子とインターポーザとの間においても、半導体素子とインターポーザとの対向辺間において、双方のバンプに重複するように一つのバンプを接合して、相互に電気的に接続すればよい。
【００６６】
バンプを介して半導体素子同士、あるいは半導体素子とインターポーザとを接続することにより、相互間の電気的接続を容易に確保でき、半導体素子を隣接して配置することにより、装置がコンパクトとなって、データ伝送用の配線長が短くなり、半導体装置の高速特性を向上させることができる。また、バンプ接続によることで、接合部分を高密度に配置することが可能であり、半導体素子の多ピン化にも対応することができる。
【符号の説明】
【００６７】
１０、１２、１２ａ  半導体チップ
１３  再配線パターン
１４  電極端子
１５、３４  パッド
１５ｃ  保護めっき
１５ｄ  ポスト
１６、１６ａ、１６ｂ、１６ｃ  バンプ
２０  配線基板
２２  パッド
２３  ランド
２４  スルーホール
２６  アンダーフィル樹脂
３０、３１、３２  インターポーザ
３１０、３１１、３１２、３１３、３１４  インターポーザ
３１ａ  搭載孔
３３  配線パターン
４０  外部接続端子
５０  支持板
５２  接着フィルム
６０  樹脂
【図１】
2010258041.tif 000003
【図２】
2010258041.tif 000004
【図３】
2010258041.tif 000005
【図４】
2010258041.tif 000006
【図５】
2010258041.tif 000007
【図６】
2010258041.tif 000008
【図７】
2010258041.tif 000009
【図８】
2010258041.tif 000010
【図９】
2010258041.tif 000011
【図１０】
2010258041.tif 000012
【図１１】
2010258041.tif 000013
【図１２】
2010258041.tif 000014
【図１３】
2010258041.tif 000015
【図１４】
2010258041.tif 000016
【図１５】
2010258041.tif 000017
【図１６】
2010258041.tif 000018
【図１７】
2010258041.tif 000019