(57)【要約】【課題】外部ＣＬＫが入力されても負荷ＤＬに過大電圧が印加されることを防止できるスイッチング電源を提供すること。【解決手段】スイッチング素子を駆動する制御部の内部ＣＬＫで動作している状態で前記制御部に外部ＣＬＫ（内部ＣＬＫ周波数＜外部ＣＬＫ周波数）が入力されると前記制御部は外部ＣＬＫで前記スイッチング素子を駆動するように構成されたスイッチング電源において、前記外部ＣＬＫが入力されると前記スイッチング動作のＯＮ時間を強制的に短くしてデューティ比の増大を補正するデューティ比補正部を設けたことを特徴とするもの。【選択図】図１
2010220419.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子を駆動する制御部の内部ＣＬＫで動作している状態で前記制御部に外部ＣＬＫ（内部ＣＬＫ周波数＜外部ＣＬＫ周波数）が入力されると前記制御部は外部ＣＬＫで前記スイッチング素子を駆動するように構成されたスイッチング電源において、
前記外部ＣＬＫが入力されると前記スイッチング動作のＯＮ時間を強制的に短くしてデューティ比の増大を補正するデューティ比補正部を設けたことを特徴とするスイッチング電源。
【請求項２】
前記デューティ比補正部は、
前記外部ＣＬＫが入力されると前記制御部に流れる電流を増加させる電流調整部であることを特徴とする請求項１記載のスイッチング電源。
【請求項３】
電流調整部は抵抗とトランジスタの直列回路で構成され、この直列回路は前記制御部に流れる電流を制限する抵抗と並列に接続されていることを特徴とする請求項２記載のスイッチング電源。
【請求項４】
前記デューティ比補正部は、
前記外部ＣＬＫが入力されると前記制御部に印加される電圧を下降させる電圧調整部であることを特徴とする請求項１記載のスイッチング電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はスイッチング電源に関し、詳しくは、外部クロック駆動時における出力電圧制御の改善に関するものである。
【背景技術】
【０００２】
スイッチング電源の一種に、クロック（以下ＣＬＫという）に基づいてスイッチング制御を行うのにあたり、外部ＣＬＫが入力されることにより内部ＣＬＫから外部ＣＬＫに切り換わるように構成されたものがある。
【０００３】
図５は、このような従来のスイッチング電源の一例を示すブロック図である。入力端子Ｔ１に入力される直流入力電圧Ｖｉｎは、第１のスイッチング素子ＳＷ１とインダクタＬの直列回路を介して負荷ＬＤの一端に印加されるとともに、第１のスイッチング素子ＳＷ１とインダクタＬの接続点に接続された第２のスイッチング素子ＳＷ２を介して負荷ＬＤの他端に印加される。負荷ＬＤには、並列にキャパシタＣが接続されている。
【０００４】
第１のスイッチング素子ＳＷ１および第２のスイッチング素子ＳＷ２は、制御部ＣＴＬから出力される駆動信号ｄ１およびｄ２により相補的にスイッチング駆動される。制御部ＣＴＬには、端子Ｔ２から外部ＣＬＫが入力され、インダクタＬと負荷ＬＤとキャパシタＣの接続点から出力電圧Ｖｏｕｔが帰還入力され、抵抗Ｒ１を介して入力端子Ｔ１が接続されている。
【０００５】
入力端子Ｔ１に入力される直流入力電圧Ｖｉｎとしてはたとえば図示しない他のスイッチング電源の出力電圧が用いられ、この場合には制御部ＣＴＬの内部ＣＬＫとのビート発生を回避するために端子Ｔ２に外部ＣＬＫとして図示しない他のスイッチング電源のＣＬＫが入力される。第１のスイッチング素子ＳＷ１および第２のスイッチング素子ＳＷ２としては、たとえばＭＯＳ  ＦＥＴが用いられる。制御部ＣＴＬとしては、たとえば電圧モードの制御ＩＣが用いられる。
【０００６】
図６は、図５の動作を説明するタイミングチャートである。図６において、（Ａ）はＣＬＫであり、実線は制御部ＣＴＬの内部ＣＬＫを示し、点線は外部ＣＬＫを示している。（Ｂ）は制御部ＣＴＬの内部におけるランプ電圧であり、実線は制御部ＣＴＬの内部ＣＬＫ動作時を示し、点線は外部ＣＬＫ動作時を示している。（Ｃ）は制御部ＣＴＬから出力される駆動信号ｄ１であり、実線は制御部ＣＴＬの内部ＣＬＫ動作時を示し、点線は外部ＣＬＫ動作時を示している。
【０００７】
出力電圧Ｖｏｕｔの定電圧制御は、第１のスイッチング素子ＳＷ１および第２のスイッチング素子ＳＷ２を、制御部ＣＴＬから出力される駆動信号ｄ１およびｄ２で相補的にスイッチング駆動することにより行われる。出力電圧Ｖｏｕｔは、第１のスイッチング素子ＳＷ１のＯＮ時間（Ｔｏｎ）とＣＬＫ周期（Ｔ）とのデューティ比Ｄ（＝Ｔｏｎ/Ｔ）で決定される。
【０００８】
（Ｂ）に示す制御部ＣＴＬの内部におけるランプ電圧の傾きは、抵抗Ｒ１に基づく電流Ｉ（＝Ｖｉｎ／Ｒ１）の大きさで決定される。制御部ＣＴＬは、このランプ電圧とエラーアンプのレベルを比較し、ランプ電圧≧エラーアンプレベルの時間幅を第１のスイッチング素子ＳＷ１のＯＮ時間（Ｔｏｎ）として、駆動信号ｄ１を生成する。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平１−２７４６６２号公報
【００１０】
特許文献１には、２系統以上のスイッチングレギュレータを必要とするスイッチング電源について記載されている。
【発明の概要】
【発明が解決しようとする課題】
【００１１】
ところで、図５のスイッチング電源は、外部ＣＬＫが入力されていない場合は制御部ＣＴＬの内部ＣＬＫで動作している（内部ＣＬＫ周波数＜外部ＣＬＫ周波数）。外部ＣＬＫが入力された瞬間は、エラーアンプは応答できない。したがって、エラーアンプが応答するまでの時間は、Ｔｏｎがほぼ固定されたままの状態で周期がＴからＴ´（Ｔ＞Ｔ´）に遷移し、デューティ比ＤはＤ´（Ｄ＜Ｄ´）となる。
【００１２】
しかし、出力電圧Ｖｏｕｔは、Ｖｏｕｔ＝デューティ比Ｄ×Ｖｉｎであることから、出力電圧Ｖｏｕｔが上昇して負荷ＤＬに過大電圧が印加され、最悪の場合には負荷ＤＬが破壊されてしまうおそれがある。
【００１３】
本発明は、このような問題を解決するものであり、その目的は、外部ＣＬＫが入力されても負荷ＤＬに過大電圧が印加されることを防止できるスイッチング電源を提供することにある。
【課題を解決するための手段】
【００１４】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
スイッチング素子を駆動する制御部の内部ＣＬＫで動作している状態で前記制御部に外部ＣＬＫ（内部ＣＬＫ周波数＜外部ＣＬＫ周波数）が入力されると前記制御部は外部ＣＬＫで前記スイッチング素子を駆動するように構成されたスイッチング電源において、
前記外部ＣＬＫが入力されると前記スイッチング動作のＯＮ時間を強制的に短くしてデューティ比の増大を補正するデューティ比補正部を設けたことを特徴とする。
【００１５】
請求項２記載の発明は、請求項１記載のスイッチング電源において、
前記デューティ比補正部は、
前記外部ＣＬＫが入力されると前記制御部に流れる電流を増加させる電流調整部であることを特徴とする。
【００１６】
請求項３記載の発明は、請求項２記載のスイッチング電源において、
電流調整部は抵抗とトランジスタの直列回路で構成され、この直列回路は前記制御部に流れる電流を制限する抵抗と並列に接続されていることを特徴とする。
【００１７】
請求項４記載の発明は、請求項１記載のスイッチング電源において、
前記デューティ比補正部は、
前記外部ＣＬＫが入力されると前記制御部に印加される電圧を下降させる電圧調整部であることを特徴とする。
【発明の効果】
【００１８】
本発明のスイッチング電源によれば、外部ＣＬＫが入力されても負荷ＤＬに過大電圧が印加されることを防止できる。
【図面の簡単な説明】
【００１９】
【図１】本発明の一実施例を示すブロック図である。
【図２】図１の電流調整部ＩＲＥＧの具体例を示す回路図である。
【図３】図１および図２の動作を説明するタイミングチャートである。
【図４】本発明の他の実施例を示すブロック図である。
【図５】従来のスイッチング電源の一例を示すブロック図である。
【図６】図５の動作を説明するタイミングチャートである。
【発明を実施するための形態】
【００２０】
以下、本発明について、図面を用いて詳細に説明する。図１は本発明の一実施例を示すブロック図であり、図５と共通する部分には同一の符号を付けている。
【００２１】
図１では、抵抗Ｒ１と並列に、電流調整部ＩＲＥＧを設けている。電流調整部ＩＲＥＧは、外部ＣＬＫが入力されることにより、制御部ＣＴＬに流れる電流Ｉを増加させる。
【００２２】
図２は、電流調整部ＩＲＥＧの具体例を示す回路図である。図２において、トランジスタＴＲのコレクタは抵抗Ｒ２を介して抵抗Ｒ１の一端に接続され、エミッタは抵抗Ｒ１の他端に接続され、ベースは入力端子Ｔ２に接続されている。
【００２３】
図３はこれら図１および図２の動作を説明するタイミングチャートで、図６と同様に、（Ａ）はＣＬＫであり、実線は制御部ＣＴＬの内部ＣＬＫを示し、点線は外部ＣＬＫを示している。（Ｂ）は制御部ＣＴＬの内部におけるランプ電圧であり、実線は制御部ＣＴＬの内部ＣＬＫ動作時を示し、点線は外部ＣＬＫ動作時を示している。（Ｃ）は制御部ＣＴＬから出力される駆動信号ｄ１であり、実線は制御部ＣＴＬの内部ＣＬＫ動作時を示し、点線は外部ＣＬＫ動作時を示している。
【００２４】
１）制御部ＣＴＬの内部ＣＬＫで動作している状態では、電流調整部ＩＲＥＧを構成するトランジスタＴＲはＯＦＦであり、制御部ＣＴＬに流れる入力電流Ｉは抵抗Ｒ１のみで規制される。
２）制御部ＣＴＬの内部ＣＬＫで動作している状態で外部ＣＬＫが入力されると、電流調整部ＩＲＥＧを構成するトランジスタＴＲはＯＮになり、電流調整部ＩＲＥＧを構成する抵抗Ｒ２は抵抗Ｒ１と並列に接続されることになる。これにより、制御部ＣＴＬに流れる入力電流Ｉは抵抗Ｒ１とＲ２の並列抵抗値で規制されることになり、１）の状態に比べて増加する。なお、内部ＣＬＫ周波数＜外部ＣＬＫ周波数とする。
【００２５】
３）制御部ＣＴＬに流れる入力電流Ｉが増加することにより、（Ｂ）に示す制御部ＣＴＬ内部のランプ電圧の傾きが急峻となり、ＴｏｎからＴｏｎ´（Ｔｏｎ＞Ｔｏｎ´）に遷移し、デューティ比もＤからＤ´になる。
４）ここで、Ｄ＝Ｄ´となるように抵抗Ｒ２の値を選択しておくことにより出力電圧Ｖｏｕｔの上昇を抑制でき、出力電圧Ｖｏｕｔの上昇によって負荷ＤＬに過大電圧が印加されて破壊されてしまうことを防止できる。
【００２６】
なお、図１および図２では、抵抗Ｒ１と並列に、抵抗Ｒ２とトランジスタＴＲで構成された電流調整部ＩＲＥＧを設けて制御部ＣＴＬに流れる電流Ｉを調整する例を示したが、図４に示すように入力端子Ｔ１と抵抗Ｒ１の間に電圧調整部ＶＲＥＧを挿入し、外部ＣＬＫが入力されたらデューティ比が大きくなった分だけ電圧調整部ＶＲＥＧの出力電圧を下降させて、出力電圧Ｖｏｕｔの上昇を抑制するようにしてもよい。
【００２７】
たとえば半導体テスタのような大規模構成の電子装置では、内部回路に複数種類の直流電圧を供給する電源装置として、大容量の直流電流を出力する第１のスイッチング電源にそれぞれ所望の直流電圧を出力する複数の第２のスイッチング電源が並列に接続されることがある。このような電源装置において、第１のスイッチング電源と第２のスイッチング電源のスイッチング素子をそれぞれ異なるクロック周波数で駆動すると、これら異なるクロック周波数の干渉によるビートが発生して内部回路に供給される直流電圧にビートノイズが重畳され、内部回路の動作および検査機能に悪影響を与えてしまう。
【００２８】
このような悪影響を回避するために、第１のスイッチング電源の内部ＣＬＫを第２のスイッチング電源に外部ＣＬＫとして入力して第２のスイッチング電源を外部ＣＬＫで駆動することが行われるが、第２のスイッチング電源として本発明に基づくスイッチング電源を用いることにより、第２のスイッチング電源の負荷である内部回路に過大電圧が印加されることを防止できる。
【００２９】
以上説明したように、本発明によれば、外部ＣＬＫが入力されても負荷ＤＬに過大電圧が印加されることを防止するスイッチング電源が実現できる。
【符号の説明】
【００３０】
ＳＷ１、ＳＷ２  スイッチング素子
ＣＴＬ  制御部
ＬＤ  負荷
ＩＲＥＧ  電流調整部
ＶＲＥＧ  電圧調整部
【図１】
2010220419.tif 000003
【図２】
2010220419.tif 000004
【図３】
2010220419.tif 000005
【図４】
2010220419.tif 000006
【図５】
2010220419.tif 000007
【図６】
2010220419.tif 000008