(57)【要約】【課題】装置全体の回路構成を簡素化する。【解決手段】映像出力装置１０は、調整量補正モード時に、チャネル毎のレベル調整部１１〜１３に第１の基準信号Ｖｒｅｆ１を投入し、各レベル調整部１１〜１３からの出力信号を第２の基準信号Ｖｒｅｆ２とそれぞれ比較し、各比較結果に基づいて、対応するレベル調整部１１〜１３の調整量をそれぞれ補正する。さらに、映像出力装置１０では、各レベル調整部１１〜１３は、Ｄ／Ａ変換器２１〜２３を備え、各Ｄ／Ａ変換器２１〜２３のゲインおよびオフセットを、前記比較結果に基づいて補正することで、前記調整量の補正を行う。【選択図】図１
2010026364.tif 000002
【特許請求の範囲】
【請求項１】
一画面を複数チャネルに分割して駆動する液晶表示装置に映像信号を出力する映像出力装置において、
チャネル毎に設けられるとともに、チャネル毎の映像入力信号の投入を受け、前記映像入力信号のレベルを調整し、調整済みの信号を前記出力用の映像信号として出力する複数のレベル調整部と、
所定の期間に、前記映像入力信号に換えて第１の基準信号を前記各レベル調整部に投入する第１の基準信号投入部と、
前記所定の期間に、前記各レベル調整部からの出力信号を第２の基準信号とそれぞれ比較し、各比較結果に基づいて、対応する前記レベル調整部の調整量をそれぞれ補正する調整量補正部と
を備え、
前記レベル調整部のそれぞれは、
前記映像入力信号をデジタル信号からアナログ信号に変換するＤ／Ａ変換器を備え、
前記調整量補正部は、
前記各Ｄ／Ａ変換器に対応して設けられ、前記Ｄ／Ａ変換器のゲインおよびオフセットの少なくとも一つを前記比較結果に基づいて補正する複数のゲイン／オフセット補正部を備える、映像出力装置。
【請求項２】
請求項１に記載の映像出力装置であって、
前記複数のゲイン／オフセット補正部のそれぞれは、
前記Ｄ／Ａ変換器に供給する上限基準電圧および下限基準電圧の少なくとも一つを補正する構成である、映像出力装置。
【請求項３】
請求項２に記載の映像出力装置であって、
前記複数のゲイン／オフセット補正部のそれぞれは、
前記比較結果に基づいて加減算を行うアップダウンカウンタと、
前記アップダウンカウンタの出力値をデジタル信号からアナログ信号に変換し、変換後のアナログ信号を上限基準電圧もしくは下限基準電圧として前記Ｄ／Ａ変換器に出力する補正用Ｄ／Ａ変換器と
を備える、映像出力装置。
【請求項４】
請求項３に記載の映像出力装置であって、
前記複数の補正用Ｄ／Ａ変換器のそれぞれは、
ラダー抵抗型、もしくは、積分型のＤ／Ａ変換器である映像出力装置。
【請求項５】
請求項１ないし４のいずれかに記載の映像出力装置であって、
前記複数のゲイン／オフセット補正部のそれぞれは、ゲイン補正部とオフセット補正部とを備え、
前記第１の基準信号投入部は、
前記第１の基準信号として黒色基準信号と白色基準信号とを選択的に出力する基準信号選択出力部を備え、
前記調整量補正部は、
前記基準信号選択出力部により黒色基準信号が選択されているときに、前記オフセット補正部によるオフセットの調整と前記ゲイン補正部によるゲインの調整とのうちの一方を行い、前記基準信号選択出力部により白色基準信号が選択されているときに、前記両調整の内の他方を行う構成である、映像出力装置。
【請求項６】
請求項１ないし５のいずれかに記載の映像出力装置であって、
前記所定の期間は、電源オン時からの準備期間、あるいは表示開始前の準備期間に含まれる第１の期間、および前記両準備期間外において周期的に発生する第２の期間の少なくとも一方である、映像出力装置。
【請求項７】
請求項１ないし５のいずれかに記載の映像出力装置であって、
前記所定の期間は、垂直帰線期間に含まれる期間である、映像出力装置。
【請求項８】
プロジェクタであって、
請求項１ないし７のいずれかに記載の映像出力装置と、
前記映像出力装置が接続される液晶表示装置と
を備えるプロジェクタ。
【請求項９】
一画面を複数チャネルに分割して駆動する液晶表示装置に映像信号を出力する映像出力装置における制御方法であって、
前記映像出力装置は、
チャネル毎に設けられるとともに、チャネル毎の映像入力信号の投入を受け、前記映像入力信号のレベルを調整し、調整済みの信号を前記出力用の映像信号として出力する複数のレベル調整部を備え、
前記レベル調整部のそれぞれは、
前記映像入力信号をデジタル信号からアナログ信号に変換するＤ／Ａ変換器を備える構成であり、
所定の期間に、
前記映像入力信号に換えて第１の基準信号を前記Ｄ／Ａ変換器に投入し、
前記各Ｄ／Ａ変換器からの出力信号を第２の基準信号とそれぞれ比較し、各比較結果に基づいて、対応する前記Ｄ／Ａ変換器のゲインおよびオフセットの少なくとも一つを補正する、映像出力装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一画面を複数チャネルに分割して駆動する液晶表示装置に映像信号を出力する技術に関する。
【背景技術】
【０００２】
例えば液晶ディスプレイにおいては、水平方向の画素数が多いため、水平方向に複数チャネルに分割して駆動するようになされている。この構成の液晶ディスプレイと接続される映像出力装置では、表示ムラの発生を抑えるために、チャネル毎に設けられた出力回路の出力レベルを同一とする必要がある。
【０００３】
そこで、従来、下記の特許文献１が提案されている。特許文献１では、チャンネル毎に設けられた出力回路をレベル調整が可能なものとし、各出力回路に基準信号を入力し、その際の出力を予め用意した基準データと比較し、その比較結果に応じて各対応する出力回路のレベル調整量を補正する構成とした。
【０００４】
【特許文献１】特開平５−１５０７５１号公報
【０００５】
しかしながら、前記従来の技術における各出力回路は、映像信号がアナログ情報である段階で出力レベルの調整を図るものであることから、各出力回路は、レベル調整量を補正する専用の信号補正回路をそれぞれ備えた構成とする必要がある。このために、映像出力装置全体の回路規模が大きくなるという問題が発生した。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上述した従来の課題を解決するためになされたものであり、装置全体の回路構成を簡素化することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題の少なくとも一部を解決するために、本発明は、以下の形態または適用例として実現することが可能である。
【０００８】
［適用例１］  一画面を複数チャネルに分割して駆動する液晶表示装置に映像信号を出力する映像出力装置において、
チャネル毎に設けられるとともに、チャネル毎の映像入力信号の投入を受け、前記映像入力信号のレベルを調整し、調整済みの信号を前記出力用の映像信号として出力する複数のレベル調整部と、
所定の期間に、前記映像入力信号に換えて第１の基準信号を前記各レベル調整部に投入する第１の基準信号投入部と、
前記所定の期間に、前記各レベル調整部からの出力信号を第２の基準信号とそれぞれ比較し、各比較結果に基づいて、対応する前記レベル調整部の調整量をそれぞれ補正する調整量補正部と
を備え、
前記レベル調整部のそれぞれは、
前記映像入力信号をデジタル信号からアナログ信号に変換するＤ／Ａ変換器を備え、
前記調整量補正部は、
前記各Ｄ／Ａ変換器に対応して設けられ、前記Ｄ／Ａ変換器のゲインおよびオフセットの少なくとも一つを前記比較結果に基づいて補正する複数のゲイン／オフセット補正部を備える、映像出力装置。
【０００９】
この映像出力装置では、所定の期間において、各レベル調整部に第１の基準信号を投入し、各レベル調整部からの出力信号を第２の基準信号とそれぞれ比較し、各比較結果に基づいて、対応する前記レベル調整部の調整量をそれぞれ補正する。さらに、この映像出力装置では、前記レベル調整部のそれぞれは、Ｄ／Ａ変換器を備え、前記各Ｄ／Ａ変換器のゲインおよびオフセットの少なくとも一つを、前記比較結果に基づいて補正することで、前記調整量の補正を行う。このために、各レベル調整部は、デジタルの映像信号をアナログ信号に変換するためにもともと用意されているＤ／Ａ変換器でレベル調整量の補正を行うことができることから、レベル調整量を補正する専用の信号補正回路を別途設ける必要がない。したがって、この映像出力装置は、装置全体の回路構成を簡素化することができるという効果を奏する。
【００１０】
［適用例２］  適用例１に記載の映像出力装置であって、前記複数のゲイン／オフセット補正部のそれぞれは、前記Ｄ／Ａ変換器に供給する上限基準電圧および下限基準電圧の少なくとも一つを補正する構成である、映像出力装置。
【００１１】
適用例２の映像出力装置によれば、Ｄ／Ａ変換器に供給する上限基準電圧および下限基準電圧の少なくとも一つを補正するといった簡単な構成で、レベル調整部のレベル調整量の補正を行うことができる。
【００１２】
［適用例３］  適用例２に記載の映像出力装置であって、前記複数のゲイン／オフセット補正部のそれぞれは、前記比較結果に基づいて加減算を行うアップダウンカウンタと、前記アップダウンカウンタの出力値をデジタル信号からアナログ信号に変換し、変換後のアナログ信号を上限基準電圧もしくは下限基準電圧として前記Ｄ／Ａ変換器に出力する補正用Ｄ／Ａ変換器とを備える、映像出力装置。
【００１３】
適用例３の映像出力装置によれば、複数のゲイン／オフセット補正部のそれぞれは、アップダウンカウンタと補正用Ｄ／Ａ変換器との組合せにより簡単に構成することができる。したがって、装置全体の回路構成をより簡素化することができる。
【００１４】
［適用例４］  適用例３に記載の映像出力装置であって、前記複数の補正用Ｄ／Ａ変換器のそれぞれは、ラダー抵抗型、もしくは、積分型のＤ／Ａ変換器である映像出力装置。
【００１５】
適用例４の映像出力装置によれば、前記複数の補正用Ｄ／Ａ変換器のそれぞれは、ラダー抵抗型、もしくは、積分型のＤ／Ａ変換器を用いるため、簡単に構成することができ、ＩＣ化にも適する。
【００１６】
［適用例５］  適用例１ないし４のいずれかに記載の映像出力装置であって、前記複数のゲイン／オフセット補正部のそれぞれは、ゲイン補正部とオフセット補正部とを備え、前記第１の基準信号投入部は、前記第１の基準信号として黒色基準信号と白色基準信号とを選択的に出力する基準信号選択出力部を備え、前記調整量補正部は、前記基準信号選択出力部により黒色基準信号が選択されているときに、前記オフセット補正部によるオフセットの調整と前記ゲイン補正部によるゲインの調整とのうちの一方を行い、前記基準信号選択出力部により白色基準信号が選択されているときに、前記両調整の内の他方を行う構成である、映像出力装置。
【００１７】
適用例５の映像出力装置によれば、レベル調整部に備えられるＤ／Ａ変換器のゲイン補正とオフセット補正を簡単な構成で行うことができる。
【００１８】
［適用例６］  適用例１ないし５のいずれかに記載の映像出力装置であって、前記所定の期間は、電源オン時からの準備期間、あるいは表示開始前の準備期間に含まれる第１の期間、および前記両準備期間外において周期的に発生する第２の期間の少なくとも一方である、映像出力装置。
【００１９】
適用例６の映像出力装置によれば、レベル調整量の補正を適正な時期に行うことが可能となる。
【００２０】
［適用例７］  適用例１ないし５のいずれかに記載の映像出力装置であって、前記所定の期間は、垂直帰線期間に含まれる期間である、映像出力装置。
【００２１】
適用例７の映像出力装置によれば、映像信号に基づく表示映像に影響を与えることなく、レベル調整量の補正を行うことが可能となる。
【００２２】
［適用例８］  プロジェクタであって、適用例１ないし７のいずれかに記載の映像出力装置と、前記映像出力装置が接続される液晶表示装置とを備えるプロジェクタ。
【００２３】
適用例８のプロジェクタによれば、適用例１ないし５で述べてきた種々の効果を奏するプロジェクタを提供することができる。
【００２４】
［適用例９］  一画面を複数チャネルに分割して駆動する液晶表示装置に映像信号を出力する映像出力装置における制御方法であって、
前記映像出力装置は、
チャネル毎に設けられるとともに、チャネル毎の映像入力信号の投入を受け、前記映像入力信号のレベルを調整し、調整済みの信号を前記出力用の映像信号として出力する複数のレベル調整部を備え、
前記レベル調整部のそれぞれは、
前記映像入力信号をデジタル信号からアナログ信号に変換するＤ／Ａ変換器を備える構成であり、
所定の期間に、
前記映像入力信号に換えて第１の基準信号を前記Ｄ／Ａ変換器に投入し、
前記各Ｄ／Ａ変換器からの出力信号を第２の基準信号とそれぞれ比較し、各比較結果に基づいて、対応する前記Ｄ／Ａ変換器のゲインおよびオフセットの少なくとも一つを補正する、映像出力装置の制御方法。
【００２５】
この映像出力装置の制御方法は、前記映像出力装置と同様な作用により、簡易な構成でレベル調整量を補正することができるという効果を奏する。
【００２６】
なお、本発明は、種々の態様で実現することが可能であり、例えば、映像出力システム、前記映像出力装置の機能を実現するためのコンピュータプログラム、そのコンピュータプログラムを記録した記録媒体、そのコンピュータプログラムを含み搬送波内に具現化されたデータ信号、等の形態で実現することができる。
【発明を実施するための最良の形態】
【００２７】
次に、本発明の実施の形態を実施例に基づいて以下に説明する。図１は、本発明の一実施例としての映像出力装置１０の構成を示す回路図である。図２は、映像出力装置１０が接続される液晶表示装置としての液晶ディスプレイ１００を示す回路図である。液晶ディスプレイ１００について先に説明する。
【００２８】
Ａ．液晶ディスプレイの構成：
液晶ディスプレイ１００は、アクティブマトリックス駆動方式を採るものである。液晶ディスプレイ１００は、図２に示すように、画像表示を行う液晶パネル１１０と、液晶パネル１１０を駆動するための走査線駆動回路１２０と、同じく液晶パネル１１０を駆動するための信号線駆動回路１３０とを備える。
【００２９】
液晶パネル１１０は、アレイ基板（図示せず）を備える。アレイ基板には、Ｘ方向（以下、「水平方向」とも呼ぶ）に延びる複数の走査線１１２と、Ｙ方向（以下、「垂直方向」とも呼ぶ）に延びる複数の信号線１１４とがマトリックス状に配置され、その交点に、透明電極からなる画素電極（画素パターン）１１６と、スイッチング素子としての薄膜トランジスタ（ＴＦＴ）１１８とが形成されている。このＴＦＴ１１８のゲート電極は走査線１１２に接続され、ソース電極は信号線１１４に接続され、ドレイン電極は画素電極１１６に接続される。こうして、基板上に、上記走査線１１２，信号線１１４，画素電極１１６およびＴＦＴ１１８を備えるアクティブマトリックス部が構成されることになる。
【００３０】
液晶パネル１１０は、図示はしないが、さらに、上記構成のアレイ基板に対向する対向電極が形成された対向基板を備え、アレイ基板と対向基板との間に、配向膜を介して液晶材料を保持している。
【００３１】
走査線駆動回路１２０は、Ｙ方向走査回路１２２を備える。Ｙ方向走査回路１２２は、液晶パネル１１０の備える各走査線１１２と接続されている。Ｙ方向走査回路１２２は、液晶ディスプレイ１００の外部から送られてくる垂直スタート信号Ｓ８と垂直クロック信号Ｓ９とを受信し、垂直スタート信号Ｓ８と垂直クロック信号Ｓ９とに基づいてアクティブマトリックス部を垂直方向に走査することにより、走査線１１２を順次選択する。
【００３２】
信号線駆動回路１３０は、液晶パネル１１０の備える各信号線１１４と接続されている。信号線駆動回路１３０は、Ｘ方向走査回路１４０とイネーブル制御部１５０とプリチャージ駆動回路１６０とを備える。
【００３３】
Ｘ方向走査回路１４０は、液晶ディスプレイ１００の外部から送られてくる水平スタート信号Ｓ６と水平クロック信号Ｓ７とを受信し、水平スタート信号Ｓ６と水平クロック信号Ｓ７とに基づいてアクティブマトリックス部を水平方向に走査することにより、信号線１１４を順次選択する。
【００３４】
イネーブル制御部１５０は、ｎ（ｎは正の複数）個のアンド回路１５１，１５２，…，１５ｎを並べたもので、各アンド回路１５１〜１５ｎの第１の入力端子Ｔ１と、Ｘ方向走査回路１４０の備えるｎ個の出力端子Ｑ１,Ｑ２,Ｑｎとの間がそれぞれ接続されている。各アンド回路１５１〜１５ｎの第２の入力端子Ｔ２は、１本の線に結ばれて、液晶ディスプレイ１００の接続端子の一つであるイネーブル信号端子ＥＮＢＸと接続されている。各アンド回路１５１〜１５ｎの出力端子Ｔ３は、プリチャージ駆動回路１６０の後述するオア回路と接続されている。
【００３５】
プリチャージ駆動回路１６０は、ｎ個のオア回路１６１，１６２，…，１６ｎを並べたもので、各オア回路１６１〜１６ｎの第１の入力端子Ｔ４に、上記アンド回路１５１〜１５ｎの出力端子Ｔ３がそれぞれ接続されている。各オア回路１６１〜１６ｎの第２の入力端子Ｔ５は、１本の線に結ばれて、液晶ディスプレイ１００の接続端子の一つであるプリチャージタイミング信号端子ＰｒｅＣＨＧと接続されている。
【００３６】
各オア回路１６１〜１６ｎの出力端子Ｔ３は、３線に分岐されて、それぞれの分岐先に、液晶パネル１１０に形成されたスイッチング素子と同じＴＦＴ１７０が接続されている。詳細には、ＴＦＴ１７０のゲート電極と接続されている。なお、このＴＦＴ１７０を、液晶パネル１１０に形成されたＴＦＴ１１８と区別するために「走査ＴＦＴ」と呼ぶ。液晶パネル１１０に形成されたＴＦＴ１１８は、「画素ＴＦＴ」と呼ぶ。上記走査ＴＦＴ１７０は、「接続線導通スイッチ」である。
【００３７】
走査ＴＦＴ１７０のドレイン電極は、液晶パネル１１０の備える各信号線１１４と接続されている。すなわち、走査ＴＦＴ１７０は、信号線１１４と同じ数を備えている。したがって、走査ＴＦＴ１７０は３×ｎ個であることから、信号線１１４も３×ｎ個である。換言すれば、ｎは、信号線の数の１／３となる。すなわち、液晶パネル１１０を水平方向に３分割して駆動すべく、ｎは信号線の数の１／３としている。
【００３８】
各走査ＴＦＴ１７０は、同じオア回路１６１〜１６ｎに接続されるグループ毎に、第１チャネル用の走査ＴＦＴ、第２チャネル用の走査ＴＦＴ、第３チャネル用の走査ＴＦＴと分けることができ、上記各グループの同じチャネル用の走査ＴＦＴのそれぞれが１本の線に結ばれて、グループ毎の各線は、液晶ディスプレイ１００のアナログ映像端子ＶＩＤ１，ＶＩＤ２，ＶＩＤ３と接続されている。
【００３９】
上記構成の液晶ディスプレイ１００によれば、Ｙ方向走査回路１２０により走査線１１２を選択し、Ｘ方向走査回路１４０により信号線１１４を選択することにより、所望の画素ＴＦＴ１１８に対して、アナログ映像端子ＶＩＤ１，ＶＩＤ２，ＶＩＤ３から送られてくる電気信号を送ることができる。この結果、液晶ディスプレイ１００においては、その画素ＴＦＴ１１８に対応する画素電極と対向電極との間に挟まれた領域の液晶のみが、電極間の電界を受けて配列を変え、１画素毎の液晶シャッタとして機能する。さらに、上記液晶ディスプレイ１００によれば、イネーブル信号端子ＥＮＢＸから水平書込みイネーブル信号Ｓ４を受けることにより、Ｘ方向走査回路１４０の各出力端子Ｑ１,Ｑ２,Ｑｎからの出力信号を有効とすることができる。また、プリチャージタイミング信号端子ＰｒｅＣＨＧからプリチャージタイミング信号Ｓ５を受けることにより、プリチャージタイミング信号Ｓ５から定まるプリチャージ期間において、プリチャージ電圧を各信号線１１４に印加することができる。
【００４０】
Ｂ．映像出力装置の構成：
液晶ディスプレイ１００には、図１に示すように、映像出力装置１０が接続される。映像出力装置１０は、第１チャネル（チャネル１）、第２チャネル（チャネル２）、第３チャネル（チャネル３）の３つのチャネルにより映像信号を伝送するものであり、映像処理回路（図示せず）から出力された３つのチャネル用としての映像信号に所望の増幅を施す。こうした３つのチャネル用の映像信号を以下、第１ないし第３のデジタル映像入力信号Ｖ１，Ｖ２，Ｖ３と呼ぶ。
【００４１】
第１ないし第３のデジタル映像入力信号Ｖ１，Ｖ２，Ｖ３のそれぞれは、Ｄ／Ａ変換器２１，２２，２３によりアナログ信号に変換され、増幅器３１，３２，３３により所定倍率に増幅される。すなわち、チャネル毎のＤ／Ａ変換器２１，２２，２３と増幅器３１，３２，３３とにより、入力レベルを調整するレベル調整部１１，１２，１３を構成している。
【００４２】
各増幅器３１，３２，３３は、オペアンプ３１ａ，３２ａ，３３ａと抵抗器３１ｂ，３２ｂ，３３ｂとにより構成される。各増幅器３１，３２，３３の倍率は、規格上は同一である。各増幅器３１，３２，３３の出力信号Ｓ１，Ｓ２，Ｓ３は、チャネル毎のアナログ映像出力信号として液晶ディスプレイ１００のアナログ映像端子ＶＩＤ１，ＶＩＤ２，ＶＩＤ３にそれぞれ出力される。なお、「レベル調整部」、「Ｄ／Ａ変換器」、「増幅器」、「出力信号」、「アナログ映像端子」は、それぞれいずれのチャネルに属するかを示す必要があるときには、「第１の」、「第２の」、「第３の」といった順位を付けるようにする。
【００４３】
増幅器３１，３２，３３の倍率は、前述したように規格上は同一であるが、個体差や周囲温度によって厳密には個々に相違する。それらの差を補正すべく、各Ｄ／Ａ変換器２１，２２，２３には、Ｄ／Ａ変換器２１，２２，２３のゲインを補正するゲイン補正部４１，４３，４５と、Ｄ／Ａ変換器２１，２２，２３のオフセットを補正するオフセット補正部４２，４４，４６とをそれぞれ備える。
【００４４】
ゲイン補正部４１，４３，４５は、Ｄ／Ａ変換器２１，２２，２３に出力する上限基準電圧ＶｒｅｆＨを定めるものである。オフセット補正部４２，４４，４６は、Ｄ／Ａ変換器２１，２２，２３に出力する下限基準電圧ＶｒｅｆＬを定めるものである。上限基準電圧ＶｒｅｆＨおよび下限基準電圧ＶｒｅｆＬの印加を受けたＤ／Ａ変換器２１，２２，２３は、上限基準電圧ＶｒｅｆＨから下限基準電圧ＶｒｅｆＬまでの範囲を、入力されたデジタル信号のビット数に応じた分解能で出力を制御することができる。
【００４５】
ゲイン補正部４１，４３，４５およびオフセット補正部４２，４４，４６のそれぞれは、アップダウンカウンタ４１ａ〜４６ａと、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換器４１ｂ〜４６ｂとを備える、同一の構成である。
【００４６】
アップダウンカウンタ４１ａ〜４６ａは、クロック端子ＣＫと、カウントアップするかカウントダウンするかを指示するためのアップ／ダウン端子ＵＤとを備える。アップ／ダウン端子ＵＤに、カウントダウンすることを示すロウの信号（Ｌ）が入力された状態で、クロック端子ＣＫにパルス信号が入力されたとき、アップダウンカウンタ４１ａ〜４６ａは、現在のカウント値に値１を減算した値を出力する。一方、アップ／ダウン端子ＵＤに、カウントアップすることを示すハイの信号（Ｈ）が入力された状態で、クロック端子ＣＫにパルス信号が入力されたときに、アップダウンカウンタ４１ａ〜４６ａは、現在のカウント値に値１を加算した値を出力する。
【００４７】
Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換器４１ｂ〜４６ｂは、抵抗値Ｒの抵抗と抵抗値２Ｒの抵抗とをはしご状に配置した周知のものであり、アップダウンカウンタ４１ａ〜４６ａから出力されたカウント値をデジタル信号からアナログ信号に変換する。各Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換器４１ｂ〜４６ｂの出力信号、すなわち変換後のアナログ信号は、Ｄ／Ａ変換器２１，２２，２３に送られる。
【００４８】
すなわち、ゲイン補正部４１，４３，４５によれば、ゲイン補正部４１，４３，４５内に設けたアップダウンカウンタ４１ａ，４３ａ，４５ａによるカウント値に応じたアナログ信号を、上限基準電圧ＶｒｅｆＨとしてＤ／Ａ変換器２１，２２，２３に出力することができる。また、オフセット補正部４２，４４，４６によれば、オフセット補正部４２，４４，４６内に設けたアップダウンカウンタ４２ａ，４４ａ，４６ａによるカウント値に応じたアナログ信号を、下限基準電圧ＶｒｅｆＬとしてＤ／Ａ変換器２１，２２，２３に出力することができる。
【００４９】
各Ｄ／Ａ変換器２１，２２，２３の前段には、入力切換スイッチ４７，４８，４９が設けられている。入力切換スイッチ４７，４８，４９は、第１ないし第３のデジタル映像入力信号Ｖ１，Ｖ２，Ｖ３のそれぞれを各Ｄ／Ａ変換器２１，２２，２３に送る第１の状態と、各デジタル映像入力信号Ｖ１，Ｖ２，Ｖ３に換えて第１の基準信号Ｖｒｅｆ１を各Ｄ／Ａ変換器２１，２２，２３に送る第２の状態との間の切換えを行う。詳しくは、入力切換スイッチ４７，４８，４９は、調整量補正モード信号Ｃａｌを受けて、調整量補正モード信号Ｃａｌがロウレベルのときに画像表示モードであるとして上記第１の状態への切換えを行い、調整量補正モード信号Ｃａｌがハイレベルのときに調整量補正モードであるとして上記第２の状態への切換えを行う。なお、上記第１の基準信号Ｖｒｅｆ１は、調整制御部５０から各入力切換スイッチ４７〜４９に投入される。
【００５０】
調整制御部５０は、前記調整量補正モード信号Ｃａｌを各入力切換スイッチ４７〜４９に出力する。調整制御部５０は、さらに、ゲイン補正部４１，４３，４５に対し、補正を行うタイミングを定めた制御信号ＴＧ１，ＴＧ２，ＴＧ３を出力し、オフセット補正部４２，４４，４６に対し、補正を行うタイミングを定めた制御信号ＴＯ１，ＴＯ２，ＴＯ３を出力し、後述する電圧比較器５２に第２の基準信号Ｖｒｅｆ２を出力する。詳細には、制御信号ＴＧ１，ＴＧ２，ＴＧ３を、ゲイン補正部４１，４３，４５の有するアップダウンカウンタ４１ａ，４３ａ，４５ａのクロック端子ＣＫに出力し、制御信号ＴＯ１，ＴＯ２，ＴＯ３を、オフセット補正部４２，４４，４６の有するアップダウンカウンタ４２ａ，４４ａ，４６ａのクロック端子ＣＫに出力する。
【００５１】
調整制御部５０は、いわゆるマイクロコンピュータあるいは論理回路により構成され、クロック信号ＣＬＫと垂直同期信号Ｖｓｙｎｃとを受けて、上記ゲイン補正部４１，４３，４５とオフセット補正部４２，４４，４６を制御する。この調整制御部５０により実行される調整量補正処理については後述する。
【００５２】
各増幅器３１，３２，３３とアナログ映像端子ＶＩＤ１，ＶＩＤ２，ＶＩＤ３とをそれぞれ結ぶ接続線６１，６２，６３には、分岐線６４，６５，６６が接続されており、各分岐線６４，６５，６６の他端は出力切換スイッチ５４と接続されている。出力切換スイッチ５４は、電圧比較器５２と電気的に接続されており、各増幅器３１，３２，３３の出力信号Ｓ１，Ｓ２，Ｓ３から一つを選択し、電圧比較器５２に送る。なお、出力切換スイッチ５４は、チャネル１に対応した第１チャネル指令ＣＨ１とチャネル２に対応した第２チャネル指令ＣＨ２とチャネル３に対応した第３チャネル指令ＣＨ３を調整制御部５０から受信しており、これら指令ＣＨ１〜ＣＨ３に基づいて上記出力信号Ｓ１，Ｓ２，Ｓ３の選択を行う。すなわち、第１チャネル指令ＣＨ１がハイレベルとなったときに第１の出力信号Ｓ１を選択し、第２チャネル指令ＣＨ２がハイレベルとなったときに第２の出力信号Ｓ２を選択し、第３チャネル指令ＣＨ３がハイレベルとなったときに第３の出力信号Ｓ３を選択する。
【００５３】
電圧比較器５２は、出力切換スイッチ５４側から送られてくる出力信号Ｓ１，Ｓ２，Ｓ３と、調整制御部５０から送られてくる第２の基準信号Ｖｒｅｆ２とを比較し、いずれの電圧値が大きいかを判定する。電圧比較器５２は、判定結果であるいずれが大きいかを示す比較結果信号Ｖｃｏｍｐを、各Ｄ／Ａ変換器２１，２２，２３のゲイン補正部４１，４３，４５およびオフセット補正部４２，４４，４６にそれぞれ出力する。詳細には、電圧比較器５２は、出力信号Ｓ１，Ｓ２，Ｓ３≧第２の基準信号Ｖｒｅｆ２のときに、“Ｌ”を出力し、出力信号Ｓ１，Ｓ２，Ｓ３＜第２の基準信号Ｖｒｅｆ２のときに、“Ｈ”を出力する。出力先は、ゲイン補正部４１，４３，４５の有するアップダウンカウンタ４１ａ，４３ａ，４５ａのアップ／ダウン端子ＵＤ、およびオフセット補正部４２，４４，４６の有するアップダウンカウンタ４２ａ，４４ａ，４６ａのアップ／ダウン端子ＵＤである。
【００５４】
出力信号Ｓ１，Ｓ２，Ｓ３≧第２の基準信号Ｖｒｅｆ２であるとき、ゲイン補正部４１，４３，４５の有するアップダウンカウンタ４１ａ，４３ａ，４５ａには“Ｌ”の信号が入力されることから、アップダウンカウンタ４１ａ，４３ａ，４５ａのカウント値は値１だけ減算される。一方、Ｓ１，Ｓ２，Ｓ３＜Ｖｒｅｆ２であるとき、アップダウンカウンタ４１ａ，４３ａ，４５ａには“Ｈ”の信号が入力されることから、アップダウンカウンタ４１ａ，４３ａ，４５ａのカウント値は値１だけ加算される。この結果、ゲイン補正部４１，４３，４５は、Ｓ１，Ｓ２，Ｓ３≧Ｖｒｅｆ２であるときに、補正の方向を減少方向と定めて、上限基準電圧ＶｒｅｆＨを１ステップ分下げ、一方、Ｓ１，Ｓ２，Ｓ３＜Ｖｒｅｆ２であるときに、補正の方向を増大方向と定めて、上限基準電圧ＶｒｅｆＨを１ステップ分上げる。
【００５５】
また、出力信号Ｓ１，Ｓ２，Ｓ３≧第２の基準信号Ｖｒｅｆ２であるとき、オフセット補正部４２，４４，４６の有するアップダウンカウンタ４２ａ，４４ａ、４６ａには“Ｌ”の信号が入力されることから、アップダウンカウンタ４２ａ，４４ａ、４６ａのカウント値は値１だけ減算される。一方、Ｓ１，Ｓ２，Ｓ３＜Ｖｒｅｆ２であるとき、アップダウンカウンタ４２ａ，４４ａ、４６ａには“Ｈ”の信号が入力されることから、アップダウンカウンタ４２ａ，４４ａ、４６ａのカウント値は値１だけ加算される。この結果、オフセット補正部４２，４４，４６は、Ｓ１，Ｓ２，Ｓ３≧Ｖｒｅｆ２であるときに、補正の方向を減少方向と定めて、下限基準電圧ＶｒｅｆＬを１ステップ分下げ、一方、Ｓ１，Ｓ２，Ｓ３＜Ｖｒｅｆ２であるときに、補正の方向を増大方向と定めて、下限基準電圧ＶｒｅｆＬを１ステップ分上げる。
【００５６】
映像出力装置１０は、また、表示タイミング発生部７０を備える。表示タイミング発生部７０は、周知の構成で詳細な説明は省略するが、要は、クロック信号ＣＬＫと垂直同期信号Ｖｓｙｎｃと水平同期信号Ｈｓｙｎｃとに基づいて前述した水平書込みイネーブル信号Ｓ４、プリチャージタイミング信号Ｓ５、水平スタート信号Ｓ６、水平クロック信号Ｓ７、垂直スタート信号Ｓ８、垂直クロック信号Ｓ９を生成し、これらの信号Ｓ４〜Ｓ９を液晶ディスプレイ１００に出力する。
【００５７】
Ｃ．調整量補正処理：
映像出力装置１０の調整制御部５０にて実行される調整量補正処理について次に説明する。図３は調整量補正処理を示すフローチャートであり、図４は映像出力装置１０の内部の信号の変化を示すタイミングチャートである。図３のフローチャートを用いて処理を順に説明し、必要に応じて各信号の変化を図４を用いて説明する。調整量補正処理は、前述したように、調整制御部５０を構成するマイクロコンピュータ（あるいは論理回路）により実行される。この調整量補正処理は、映像出力装置１０の電源がオフ状態からオン状態に切り換わったときに実行開始される。
【００５８】
図３に示すように、処理が開始されると、マイクロコンピュータのＣＰＵは、垂直同期信号Ｖｓｙｎｃの立ち下がりのタイミングであるか否かを判定し（ステップＳ１００）、そのタイミングでないと判定されたときには、処理を最初に戻し、一方、そのタイミングであると判定されたとき（図４の時刻ｔ１）には、調整量補正モード処理を行う（ステップＳ２００）。
【００５９】
ステップＳ２００の調整量補正モード処理では、ＣＰＵは、調整量補正モード信号Ｃａｌをハイレベルとして出力し（ステップＳ２１０）、第１の基準信号Ｖｒｅｆ１として黒色の基準電圧を出力し（ステップＳ２２０）、チャネル１のオフセットを補正する処理を行う（ステップＳ２３０）。
【００６０】
ステップＳ２１０により調整量補正モード信号Ｃａｌがハイレベルとなると、入力切換スイッチ４７，４８，４９は第１の基準信号Ｖｒｅｆ１を各Ｄ／Ａ変換器２１，２２，２３に送る第２の状態に切り換わることになる。図４のタイミングチャートからも、時刻ｔ１において、調整量補正モード信号Ｃａｌはハイレベルであることが判る。
【００６１】
ステップＳ２１０の処理を受けて入力切換スイッチ４７，４８，４９が第１の基準信号Ｖｒｅｆ１を選択する側に切り替わった上で、ステップＳ２２０により黒色基準電圧が出力されると、図４に示すように、各Ｄ／Ａ変換器２１，２２，２３のデジタル入力信号ＶＣ１，ＶＣ２，ＶＣ３は、黒色基準電圧、すなわち黒データとなる。
【００６２】
ステップＳ２３０のチャネル１のオフセットを補正する処理では、詳細には、次のｉ）〜iii）の処理を行う。
ｉ）出力切換スイッチ５４に送るチャネル１に対応した第１チャネル指令ＣＨ１をハイレベルとすることにより、出力切換スイッチ５４を第１の出力信号Ｓ１を選択する状態に切り換える。
ii）ステップＳ２２０で出力した黒色基準電圧に対応した第２の基準信号Ｖｒｅｆ２を電圧比較器５２に出力する。
iii）チャネル１に対応した第１のＤ／Ａ変換器２１に備えられるオフセット補正部４２にタイミング信号ＴＯ１を出力する。
【００６３】
ステップＳ２２０で黒色基準電圧を第１のＤ／Ａ変換器２１に投入した上で、上記ｉ）〜ii）の処理が実行されると、黒色基準電圧を投入したときに得られる第１の増幅器３１の出力としての第１の出力信号Ｓ１（図４参照）と、上記色基準電圧に対応した第２の基準信号Ｖｒｅｆ２とが、電圧比較器５２により比較される。第１の出力信号Ｓ１が第２の基準信号Ｖｒｅｆ２より小さい場合には、電圧比較器５２からオフセット補正部４２に“Ｈ”の信号が出力される（図４の時刻ｔ１）。その後、上記iii）の処理が実行されると、タイミング信号ＴＯ１が出力されたタイミング（図４の時刻ｔ２）でもって、オフセット補正部４２のアップダウンカウンタ４２ａは、カウンタ値ＣＯ１を値１だけ加算する。すなわち、図４の時刻ｔ３に示すように、カウンタ値Ｃ０１をＭ（Ｍは正数）からＭ＋１に変える。この結果、第１のＤ／Ａ変換器２１の下限基準電圧ＶｒｅｆＬを１ステップ分上げることによりオフセットを１ステップ分上げることができる。一方、第１の出力信号Ｓ１が第２の基準信号Ｖｒｅｆ２以上である場合には、オフセット補正部４２により第１のＤ／Ａ変換器２１のオフセットを１ステップ分下げることができる。
【００６４】
黒色基準電圧を投入したときの増幅器３１からの第１の出力信号Ｓ１は、レベル調整部１１のオフセットに相当することから、上記第１の出力信号Ｓ１を第２の基準信号Ｖｒｅｆ２と比較し、その偏差が減少するように、所定の補正量だけオフセットを増大もしくは減少することにより、チャネル１に対応した第１のレベル調整部１１のオフセットを第２の基準信号Ｖｒｅｆ２から定まるオフセットに近づけることができる。
【００６５】
ステップＳ２３０の処理を終えると次いで、ＣＰＵは、チャネル２のオフセットを補正する処理を行う（ステップＳ２４０）。この処理は、ステップＳ２３０の処理をチャネル２用に変更したものであり、詳細には、次のiv）〜vi）の処理を行う。
【００６６】
iv）出力切換スイッチ５４に送るチャネル２に対応した第２チャネル指令ＣＨ２をハイレベルとすることにより、出力切換スイッチ５４を第２の出力信号Ｓ２を選択する状態に切り換える。
ｖ）ステップＳ２２０で出力した黒色基準電圧に対応した第２の基準信号Ｖｒｅｆ２を電圧比較器５２に出力する。
vi）チャネル２に対応した第２のＤ／Ａ変換器２２に備えられるオフセット補正部４４にタイミング信号ＴＯ２を出力する。
【００６７】
ステップＳ２４０の処理の結果、チャネル２に対応した第２のレベル調整部１２のオフセットを第２の基準信号Ｖｒｅｆ２から定まるオフセットに近づけることができる。続いて、ＣＰＵは、チャネル３のオフセットを補正する処理を行う（ステップＳ２５０）。この処理は、ステップＳ２３０の処理をチャネル３用に変更したものであり、チャネル１用、チャネル２用と説明してきたので説明を省略する。この結果、チャネル３に対応した第３のレベル調整部１３のオフセットを第２の基準信号Ｖｒｅｆ２から定まるオフセットに近づけることができる。ステップＳ２００の調整量補正モード処理が以後に繰り返し実行されることで、チャネル１，２，３に対応した第１〜第３のレベル調整部１１〜１３の各オフセットは次第に正確に基準信号Ｖｒｅｆ２に接近する。
【００６８】
ステップＳ２５０の終了時点は、図４に示すように帰線期間（垂直帰線期間）の中央時点（時刻ｔ４）となる。図３に戻って、ステップＳ２５０の処理の実行後、ＣＰＵは、第１の基準信号Ｖｒｅｆ１として白色の基準電圧を出力し（ステップＳ２６０）、チャネル１のゲインを補正する処理を行う（ステップＳ２７０）。ステップＳ２７０のチャネル１のゲインを補正する処理では、詳細には、次のvii）〜x）の処理を行う。
【００６９】
vii）出力切換スイッチ５４に送るチャネル１に対応した第１チャネル指令ＣＨ１をハイレベルとすることにより、出力切換スイッチ５４を第１の出力信号Ｓ１を選択する状態に切り換える。
ix）ステップＳ２６０で出力した白色基準電圧に対応した第２の基準信号Ｖｒｅｆ２を電圧比較器５２に出力する。
x）チャネル１に対応した第１のＤ／Ａ変換器２１に備えられるゲイン補正部４１にタイミング信号ＴＧ１を出力する。
【００７０】
ステップＳ２６０で白色基準電圧を第１のＤ／Ａ変換器２１に投入した上で、上記vii）〜x）の処理が実行されると、白色基準電圧（白データ；図４参照）を投入したときに得られる第１の増幅器３１の出力としての第１の出力信号Ｓ１（図４参照）と、上記色基準電圧に対応した第２の基準信号Ｖｒｅｆ２とが、電圧比較器５２により比較される。第１の出力信号Ｓ１が第２の基準信号Ｖｒｅｆ２以上である場合には、電圧比較器５２からゲイン補正部４１に“Ｌ”の信号が出力される（図４の時刻ｔ４）。その後、上記x）の処理が実行されると、タイミング信号ＴＧ１が出力されたタイミング（図４の時刻ｔ５）でもって、ゲイン補正部４１のアップダウンカウンタ４１ａは、カウンタ値ＣＧ１を値１だけ減算する。すなわち、図４の時刻ｔ６に示すように、カウンタ値ＣＧ１をＮ（Ｎは正数）からＮ−１に変える。この結果、第１のＤ／Ａ変換器２１の上限基準電圧ＶｒｅｆＨを１ステップ分下げることによりオフセットを１ステップ分下げることができる。この結果、第１のＤ／Ａ変換器２１の上限基準電圧ＶｒｅｆＨを１ステップ分下げることによりゲインを１ステップ分狭めることができる。一方、第１の出力信号Ｓ１が第２の基準信号Ｖｒｅｆ２よりも小さい場合には、ゲイン補正部４１により第１のＤ／Ａ変換器２１のゲインを１ステップ分拡げることができる。
【００７１】
白色基準電圧を投入したときの増幅器３１からの出力信号Ｓ１は、レベル調整部１１のゲインに関与することから、上記出力を第２の基準信号Ｖｒｅｆ２と比較し、その偏差が減少するように、所定の補正量だけゲインを増大もしくは減少することにより、チャネル１に対応した第１のレベル調整部１１のゲインを第２の基準信号Ｖｒｅｆ２から定まるゲインに近づけることができる。
【００７２】
ステップＳ２７０の処理を終えると次いで、ＣＰＵは、チャネル２のゲインを補正する処理を行う（ステップＳ２８０）。この処理は、ステップＳ２７０の処理をチャネル２用に変更したものであり、詳細には、次のxi）〜xiii）の処理を行う。
【００７３】
xi）出力切換スイッチ５４に送るチャネル２に対応した第２チャネル指令ＣＨ２をハイレベルとすることにより、出力切換スイッチ５４を第２の出力信号Ｓ２を選択する状態に切り換える。
xii）ステップＳ２６０で出力した白色基準電圧に対応した第２の基準信号Ｖｒｅｆ２を電圧比較器５２に出力する。
xiii）チャネル２に対応した第２のＤ／Ａ変換器２２に備えられるゲイン補正部４３にタイミング信号ＴＧ２を出力する。
【００７４】
ステップＳ２８０の処理の結果、チャネル２に対応した第２のレベル調整部１２のゲインを第２の基準信号Ｖｒｅｆ２から定まるゲインに近づけることができる。続いて、ＣＰＵは、チャネル３のゲインを補正する処理を行う（ステップＳ２９０）。この処理は、ステップＳ２７０の処理をチャネル３用に変更したものであり、チャネル１用、チャネル２用と説明してきたので説明を省略する。この結果、チャネル３に対応した第３のレベル調整部１３のゲインを第２の基準信号Ｖｒｅｆ２から定まるゲインに近づけることができる。ステップＳ２００の調整量補正モード処理が以後に繰り返し実行されることで、チャネル１，２，３に対応した第１〜第３のレベル調整部１１〜１３の各ゲインは次第に正確に基準信号Ｖｒｅｆ２に接近する。
【００７５】
ステップＳ２９０の実行後、ＣＰＵは、調整量補正モード信号Ｃａｌをロウレベルとする（ステップＳ２９５）。このロウレベルとする時点は、図４に示すように時刻ｔ７であり、垂直帰線期間の終了直前である。調整量補正モード信号Ｃａｌがロウレベルとなると、入力切換スイッチ４７，４８，４９は、第１ないし第３のデジタル映像入力信号Ｖ１，Ｖ２，Ｖ３のそれぞれを各レベル調整部１１〜１３に送る第１の状態となり、画像表示モードに切り替わる。ステップＳ２９５の終了後、すなわち、ステップＳ２００の調整量補正モード処理の完了後、処理はステップＳ１００に戻り、本ルーチンの処理が繰り返し実行される。
【００７６】
なお、上記の映像出力装置１０では、入力切換スイッチ４７，４８，４９と調整制御部５０とが、本発明の「第１の基準信号投入部」を構成する。電圧比較器５２とゲイン補正部４１〜２３ｂとオフセット補正部４２〜２３ｃと調整制御部５０とが、本発明の「調整量補正部」を構成する。
【００７７】
Ｄ．実施例の作用効果：
以上のように構成された実施例の映像出力装置１０では、垂直帰線期間を調整量補正モード時として、その調整量補正モード時に、チャネル毎のレベル調整部１１〜１３に第１の基準信号Ｖｒｅｆ１を投入し、各レベル調整部１１〜１３からの出力信号を第２の基準信号Ｖｒｅｆ２とそれぞれ比較し、各比較結果に基づいて、対応するレベル調整部１１〜１３の調整量をそれぞれ補正する。さらに、映像出力装置１０では、各レベル調整部１１〜１３は、Ｄ／Ａ変換器２１〜２３を備え、各Ｄ／Ａ変換器２１〜２３のゲインおよびオフセットを、前記比較結果に基づいて補正することで、前記調整量の補正を行う。このために、各レベル調整部１１〜１３は、デジタルの映像信号をアナログ信号に変換するためにもともと用意されているＤ／Ａ変換器２１〜２３でレベル調整量の補正を行うことができることから、レベル調整量を補正する専用の信号補正回路を別途設ける必要がない。したがって、この映像出力装置１０は、装置全体の回路構成を簡素化することができるという効果を奏する。
【００７８】
また、この実施例では、ゲイン補正部４１、４３、４５およびオフセット補正部４２、４４、４６のそれぞれは、アップダウンカウンタ４１ａ〜４６ａとＲ−２Ｒラダー抵抗型Ｄ／Ａ変換器４１ｂ〜４６ｂとの組合せにより簡単に構成されている。このために、装置全体の回路構成をより簡素化することができる。
【００７９】
さらに、この実施例では、調整量補正モードの期間を垂直帰線期間内に定めた構成であることから、映像信号に基づく表示映像に影響を与えることなく、レベル調整量を補正することができる。また、この実施例では、各レベル調整部１１〜１３に投入する第１の基準信号Ｖｒｅｆ１として黒色基準信号と白色基準信号とを選択的に切り換えることで、各Ｄ／Ａ変換器２１〜２３のゲイン補正、オフセット補正を容易に実現することができる。
【００８０】
Ｅ．変形例：
なお、この発明は上記の実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
【００８１】
Ｅ１．変形例１：
前記実施例では、液晶ディスプレイ１００は、画面を３チャネルに分割して駆動する構成であったが、これに換えて、２，６，１２等、３以外の他の複数のチャネルに分割して駆動する構成としてもよい。この場合には、映像出力装置はチャネル数に対応した数のレベル調整部を備える構成となる。また、液晶ディスプレイは、分割の方向を画面の水平方向に替えて垂直方向とすることもできる。
【００８２】
Ｅ２．変形例２：
前記実施例では、調整量補正モードの期間、すなわち、本発明でいう「所定の期間」を垂直帰線期間としたが、必ずしも垂直帰線期間とする必要はなく、これに換えて、電源オン時からの準備期間、あるいは表示開始前の準備期間に含まれる期間としてもよい。また、調整量補正モードの期間を、前記垂直帰線期間に換えて、他の周期的に発生する期間、例えば水平帰線期間としてもよい。また、調整量補正モードの期間は、垂直帰線期間と略同一の期間であったが、必ずしも垂直帰線期間の全体である必要はなく、垂直帰線期間内の一部の期間であってもよい。
【００８３】
Ｅ３．変形例３：
前記実施例では、Ｄ／Ａ変換器２１〜２３のゲインおよびオフセットを調整することにより、入力信号のレベルを調整する調整量の補正を行っていたが、これに換えて、ゲインおよびオフセットのうちのいずれか一方だけを調整する構成としてよい。また、前記実施例では、第１の基準信号Ｖｒｅｆ１を投入したときの各レベル調整部１１〜１３の出力信号と第２の基準信号Ｖｒｅｆ２とを比較し、両者の差が減少するように、対応するレベル調整部１１〜１３の調整量を所定の補正量だけ増大もしくは減少する構成としたが、これに換えて、前記比較を行った上で、両者の偏差に基づいて補正量を変化させて、その補正量だけゲインまたはオフセットを増減する構成としてもよい。
【００８４】
Ｅ４．変形例４：
前記実施例では、ゲイン補正部４１、４３、４５およびオフセット補正部４２、４４、４６のそれぞれは、アップダウンカウンタ４１ａ〜４６ａとＲ−２Ｒラダー抵抗型Ｄ／Ａ変換器４１ｂ〜４６ｂとを備える構成としたが、これに換えて、他の構成とすることができる。例えば、Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換器４１ｂ〜４６ｂを、他のタイプのＤ／Ａ変換器、例えばバイナリ抵抗型Ｄ／Ａ変換器や積分型Ｄ／Ａ変換器に換える構成としてもよい。すなわち、ゲイン補正部４１、４３、４５およびオフセット補正部４２、４４、４６は、電圧比較器５２の比較結果に基づいて、Ｄ／Ａ変換器２１〜２３に供給する上限基準電圧または下限基準電圧を補正する構成であればいずれの構成とすることもできる。さらには、ゲイン補正部およびオフセット補正部は、Ｄ／Ａ変換器に供給する上限基準電圧と下限基準電圧を補正する構成に限る必要もなく、他の手法によりＤ／Ａ変換器のゲインおよびオフセットを補正する構成としてもよい。
【００８５】
Ｅ５．変形例５：
前記実施例は、映像出力装置１０と液晶ディスプレイ１００とを備える構成としていたが、これに換えて、プロジェクタに採用する構成としてもよい。すなわち、液晶ディスプレイ１００をプロジェクタの部品の一つである液晶パネルとし、映像出力装置１０をプロジェクタに内蔵する構成としてもよい。
【００８６】
また、上記実施例において、ハードウェアによって実現されていた構成の一部をソフトウェアに置き換えるようにしてもよく、逆に、ソフトウェアによって実現されていた構成の一部をハードウェアに置き換えるようにしてもよい。
【図面の簡単な説明】
【００８７】
【図１】本発明の一実施例としての映像出力装置１０の構成を示す回路図である。
【図２】映像出力装置１０が接続される液晶ディスプレイ１００を示す回路図である。
【図３】映像出力装置１０の調整制御部５０にて実行される調整量補正処理を示すフローチャートである。
【図４】映像出力装置１０の内部の信号の変化を示すタイミングチャートである。
【符号の説明】
【００８８】
１０…映像出力装置
１１〜１３…レベル調整部
２１〜２３…Ｄ／Ａ変換器
３１〜３３…増幅器
３１ａ〜３３ａ…オペアンプ
３１ｂ〜３３ｂ…抵抗器
４１、４３、４５…ゲイン補正部
４２、４４、４６…オフセット補正部
４１ａ〜４６ａ…アップダウンカウンタ
４１ｂ〜４６ｂ…Ｒ−２Ｒラダー抵抗型Ｄ／Ａ変換器
４７〜４９…入力切換スイッチ
５０…調整制御部
５２…電圧比較器
５４…出力切換スイッチ
６１〜６３…接続線
６４〜６６…分岐線
７０…表示タイミング発生部
１００…液晶ディスプレイ
１１０…液晶パネル
１１２…走査線
１１４…信号線
１１６…画素電極
１１８…画素ＴＦＴ
１２０…走査線駆動回路
１３０…信号線駆動回路
１５０…イネーブル制御部
１５１…アンド回路
１６０…プリチャージ駆動回路
１６１…オア回路
１７０…走査ＴＦＴ
ＥＮＢＸ…イネーブル信号端子
ＰｒｅＣＨＧ…プリチャージタイミング信号端子
ＶＩＤ１〜ＶＩＤ３…アナログ映像端子
Ｖｒｅｆ１…第１の基準信号
Ｖｒｅｆ２…第２の基準信号
Ｖｓｙｎｃ…垂直同期信号
Ｖｃｏｍｐ…比較出力信号
Ｖ１〜Ｖ３…デジタル映像入力信号
Ｓ１〜Ｓ３…出力信号
Ｓ４…イネーブル信号
Ｓ５…プリチャージタイミング信号
Ｓ６…水平スタート信号
Ｓ７…水平クロック信号
Ｓ８…垂直スタート信号
Ｓ９…垂直クロック信号
ＶＣ１〜ＶＣ３…デジタル入力信号
ＴＧ１〜ＴＧ３…制御信号
ＴＯ１〜ＴＯ３…制御信号
ＣＨ１…第１チャネル指令
ＣＨ２…第２チャネル指令
ＣＨ３…第３チャネル指令
ＣＬＫ…クロック信号
Ｃａｌ…調整量補正モード信号
【図１】
2010026364.tif 000003
【図２】
2010026364.tif 000004
【図３】
2010026364.tif 000005
【図４】
2010026364.tif 000006