(57)【要約】【課題】５もしくは４レベルインバータの直流リンクコンデンサに接続され、各コンデンサに生じる電圧を均一制御する構造容易で小型で低コストの電圧均一回路を実現する。【解決手段】電圧均一回路１は、スイッチ群ＳＷ１と、スイッチ群ＳＷ１に接続されるダイオードＤ1と、ダイオードＤ1に接続されるダイオードＤ2と、ダイオードＤ2に接続されるスイッチ群ＳＷ２と、巻線ＬMＰと巻線ＬMＮとを備える結合リアクトルＬMであって、巻線ＬMＰは、スイッチ群ＳＷ１とダイオードＤ1との接続点と、コンデンサＣDC1とコンデンサＣDC2との接続点と、の間に接続され、巻線ＬMＮは、ダイオードＤ2とスイッチ群ＳＷ２との接続点と、コンデンサＣDC3とコンデンサＣDC4との接続点と、の間に接続される結合リアクトルＬMと、スイッチ群ＳＷ１をオンするときは、スイッチ群ＳＷ２をオフし、スイッチ群ＳＷ１をオフするときは、スイッチ群ＳＷ２をオンする制御部と、を備える。【選択図】図１
2010220364.tif 000002
【特許請求の範囲】
【請求項１】
５レベルダイオードクランプ型のインバータの直流リンクのための互いに直列接続された第１、第２、第３および第４のコンデンサに接続され、各前記コンデンサに生じる直流電圧を均一に制御する電圧均一回路であって、
前記第１のコンデンサの、前記第２のコンデンサが接続される側とは反対側の端子に接続される第１のスイッチ群と、
前記第１のスイッチ群の、前記第１のコンデンサが接続される側とは反対側の端子に接続されるカソードと、前記第２のコンデンサと前記第３のコンデンサとの接続点である前記インバータの中性点に接続されるアノードと、を有する第１のダイオードと、
前記第１のダイオードのアノードと前記中性点との接続点に接続されるカソードを有する第２のダイオードと、
前記第２のダイオードのアノードに、一方の端子が接続され、前記第４のコンデンサの、前記第３のコンデンサが接続される側とは反対側の端子に、他方の端子が接続される第２のスイッチ群と、
第１の巻線と第２の巻線とを備える結合リアクトルであって、前記第１の巻線は、前記第１のスイッチ群と前記第１のダイオードのカソードとの接続点と、前記第１のコンデンサと前記第２のコンデンサとの接続点と、の間に接続され、前記第２の巻線は、前記第２のダイオードのアノードと前記第２のスイッチ群との接続点と、前記第３のコンデンサと前記第４のコンデンサとの接続点と、の間に接続される結合リアクトルと、
前記第１のスイッチ群をオンするときは、前記第２のスイッチ群をオフし、前記第１のスイッチ群をオフするときは、前記第２のスイッチ群をオンするよう制御する制御部と、
を備えることを特徴とする電圧均一回路。
【請求項２】
前記第１の巻線の、前記第１のスイッチ群が接続される側とは反対側の端子と、前記第１のコンデンサと前記第２のコンデンサとの接続点と、の間に接続される第１のインダクタと、
前記第２の巻線の、前記第２のスイッチ群が接続される側とは反対側の端子と、前記第３のコンデンサと前記第４のコンデンサとの接続点と、の間に接続される第２のインダクタと、
を備える請求項１に記載の電圧均一回路。
【請求項３】
前記第１のスイッチ群は、前記第１のコンデンサの、前記第２のコンデンサが接続される側とは反対側の端子に接続される第１のスイッチング素子と、該第１のスイッチング素子に直列接続される第２のスイッチング素子と、を備え、
前記第２のスイッチ群は、前記第２のダイオードのアノードに接続される第３のスイッチング素子と、該第３のスイッチング素子に直列接続される第４のスイッチング素子とを備え、
前記第１のスイッチング素子は、オン時には、前記第１のコンデンサの、前記第２のコンデンサが接続される側とは反対側の端子から、前記第２のスイッチング素子が接続される側の端子へ向けて電流を通し、
前記第２のスイッチング素子は、オン時には、前記第１のスイッチング素子が接続される側の端子から、前記第１の巻線が接続される側の端子へ向けて電流を通し、
前記第３のスイッチング素子は、オン時には、前記第２の巻線が接続される側の端子から、前記第４のスイッチング素子が接続される側の端子へ向けて電流を通し、
前記第４のスイッチング素子は、オン時には、前記第３のスイッチング素子が接続される側の端子から、前記第４のコンデンサの、前記第３のコンデンサが接続される側とは反対側の端子へ向けて電流を流す請求項２に記載の電圧均一回路。
【請求項４】
前記第１のスイッチング素子と前記第２のスイッチング素子との接続点に接続されるカソードと、前記第１のコンデンサと前記第２のコンデンサとの接続点に接続されるアノードと、を有する第３のダイオードと、
前記第３のスイッチング素子と前記第４のスイッチング素子との接続点に接続されるアノードと、前記第３のコンデンサと前記第４のコンデンサとの接続点に接続されるカソードと、を有する第４のダイオードと、
を備える請求項３に記載の電圧均一回路。
【請求項５】
前記制御部は、前記第１のスイッチ群のオン時には、前記第２のスイッチング素子のオン時間を前記第１のスイッチング素子のオン時間よりも長くするよう制御し、前記第２のスイッチ群のオン時には、前記第３のスイッチング素子のオン時間を前記第４のスイッチング素子のオン時間よりも長くするよう制御する請求項４に記載の電圧均一回路。
【請求項６】
前記第１のインダクタを流れる電流および前記第２のインダクタを流れる電流を検出する電流検出部を備え、
前記制御部は、
検出された前記第１のインダクタを流れる電流の平均値が、検出された前記第２のインダクタを流れる電流の平均値よりも小さい場合、前記第２のインダクタを流れる電流から前記第１のインダクタを流れる電流を減算した値を用いて比例制御することにより、前記第１のスイッチング素子のオン時間と前記第２のスイッチング素子のオン時間との比率を決定し、
検出された前記第１のインダクタを流れる電流の平均値が、検出された前記第２のインダクタを流れる電流の平均値よりも大きい場合、前記第１のインダクタを流れる電流から前記第２のインダクタを流れる電流を減算した値を用いて比例制御することにより、前記第３のスイッチング素子のオン時間と前記第４のスイッチング素子のオン時間との比率を決定し、
決定された前記第１のスイッチング素子のオン時間と前記第２のスイッチング素子のオン時間との前記比率および、前記第３のスイッチング素子のオン時間と前記第４のスイッチング素子のオン時間との前記比率に基づいて、前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子および前記第４のスイッチング素子のスイッチング動作を制御する請求項５に記載の電圧均一回路。
【請求項７】
前記第１のコンデンサの、前記第２のコンデンサが接続される側とは反対側の端子には、直流電源の正極が接続され、
前記第４のコンデンサの、前記第３のコンデンサが接続される側とは反対側の端子には、直流電源の負極が接続される請求項１〜６のいずれか一項に記載の電圧均一回路。
【請求項８】
４レベルダイオードクランプ型のインバータの直流リンクのための互いに直列接続された第１、第２および第３のコンデンサに接続され、各前記コンデンサに生じる直流電圧を均一に制御する電圧均一回路であって、
前記第１のコンデンサの、前記第２のコンデンサが接続される側とは反対側の端子に接続される第１のスイッチ群と、
前記第１のスイッチ群の、前記第１のコンデンサが接続される側とは反対側の端子に接続されるカソードと、前記第２のコンデンサと前記第３のコンデンサとの接続点に接続されるアノードと、を有する第１のダイオードと、
前記第１のコンデンサと前記第２のコンデンサとの接続点に接続されるカソードを有する第２のダイオードと、
前記第２のダイオードのアノードに、一方の端子が接続され、前記第３のコンデンサの、前記第２のコンデンサが接続される側とは反対側の端子に、他方の端子が接続される第２のスイッチ群と、
第１の巻線と第２の巻線とを備える結合リアクトルであって、前記第１の巻線は、前記第１のスイッチ群と前記第１のダイオードのカソードとの接続点と、前記第１のコンデンサと前記第２のコンデンサとの接続点と、の間に接続され、前記第２の巻線は、前記第２のダイオードのアノードと前記第２のスイッチ群との接続点と、前記第２のコンデンサと前記第３のコンデンサとの接続点と、の間に接続される結合リアクトルと、
前記第１のスイッチ群をオンするときは、前記第２のスイッチ群をオフし、前記第１のスイッチ群をオフするときは、前記第２のスイッチ群をオンするよう制御する制御部と、
を備えることを特徴とする電圧均一回路。
【請求項９】
前記第１の巻線の、前記第１のスイッチ群が接続される側とは反対側の端子と、前記第１のコンデンサと前記第２のコンデンサとの接続点と、の間に接続される第１のインダクタと、
前記第２の巻線の、前記第２のスイッチ群が接続される側とは反対側の端子と、前記第２のコンデンサと前記第３のコンデンサとの接続点と、の間に接続される第２のインダクタと、
を備える請求項８に記載の電圧均一回路。
【請求項１０】
前記第１のスイッチ群は、前記第１のコンデンサの、前記第２のコンデンサが接続される側とは反対側の端子に接続される第１のスイッチング素子と、該第１のスイッチング素子に直列接続される第２のスイッチング素子と、を備え、
前記第２のスイッチ群は、前記第２のダイオードのアノードに接続される第３のスイッチング素子と、該第３のスイッチング素子に直列接続される第４のスイッチング素子とを備え、
前記第１のスイッチング素子は、オン時には、前記第１のコンデンサの、前記第２のコンデンサが接続される側とは反対側の端子から、前記第２のスイッチング素子が接続される側の端子へ向けて電流を通し、
前記第２のスイッチング素子は、オン時には、前記第１のスイッチング素子が接続される側の端子から、前記第１の巻線が接続される側の端子へ向けて電流を通し、
前記第３のスイッチング素子は、オン時には、前記第２の巻線が接続される側の端子から、前記第４のスイッチング素子が接続される側の端子へ向けて電流を通し、
前記第４のスイッチング素子は、オン時には、前記第３のスイッチング素子が接続される側の端子から、前記第４のコンデンサの、前記第３のコンデンサが接続される側とは反対側の端子へ向けて電流を流す請求項９に記載の電圧均一回路。
【請求項１１】
前記第１のスイッチング素子と前記第２のスイッチング素子との接続点に接続されるカソードと、前記第１のコンデンサと前記第２のコンデンサとの接続点に接続されるアノードと、を有する第３のダイオードと、
前記第３のスイッチング素子と前記第４のスイッチング素子との接続点に接続されるアノードと、前記第２のコンデンサと前記第３のコンデンサとの接続点に接続されるカソードと、を有する第４のダイオードと、
を備える請求項１０に記載の電圧均一回路。
【請求項１２】
前記制御部は、前記第１のスイッチ群のオン時には、前記第２のスイッチング素子のオン時間を前記第１のスイッチング素子のオン時間よりも長くするよう制御し、前記第２のスイッチ群のオン時には、前記第３のスイッチング素子のオン時間を前記第４のスイッチング素子のオン時間よりも長くするよう制御する請求項１１に記載の電圧均一回路。
【請求項１３】
前記第１のインダクタを流れる電流および前記第２のインダクタを流れる電流を検出する電流検出部を備え、
前記制御部は、
検出された前記第１のインダクタを流れる電流の平均値が、検出された前記第２のインダクタを流れる電流の平均値よりも小さい場合、前記第２のインダクタを流れる電流から前記第１のインダクタを流れる電流を減算した値を用いて比例制御することにより、前記第１のスイッチング素子のオン時間と前記第２のスイッチング素子のオン時間との比率を決定し、
検出された前記第１のインダクタを流れる電流の平均値が、検出された前記第２のインダクタを流れる電流の平均値よりも大きい場合、前記第１のインダクタを流れる電流から前記第２のインダクタを流れる電流を減算した値を用いて比例制御することにより、前記第３のスイッチング素子のオン時間と前記第４のスイッチング素子のオン時間との比率を決定し、
決定された前記第１のスイッチング素子のオン時間と前記第２のスイッチング素子のオン時間との前記比率および、前記第３のスイッチング素子のオン時間と前記第４のスイッチング素子のオン時間との前記比率に基づいて、前記第１のスイッチング素子、前記第２のスイッチング素子、前記第３のスイッチング素子および前記第４のスイッチング素子のスイッチング動作を制御する請求項１２に記載の電圧均一回路。
【請求項１４】
前記第１のコンデンサの、前記第２のコンデンサが接続される側とは反対側の端子には、直流電源の正極が接続され、
前記第３のコンデンサの、前記第２のコンデンサが接続される側とは反対側の端子には、直流電源の負極が接続される請求項８〜１３のいずれか一項に記載の電圧均一回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、５レベルダイオードクランプ型もしくは４レベルダイオードクランプ型のインバータの直流リンクのための互いに直列接続されたコンデンサに接続され、各コンデンサに生じる直流電圧を均一に制御する電圧均一回路に関する。
【背景技術】
【０００２】
ファン・ブロワやポンプの風量・水量制御に、インバータによる回転数制御技術を導入することによって、従来のダンパ制御によるものに比べて大幅な省エネルギーを達成することができる。
【０００３】
インバータを用いた従来の高圧交流モータ可変速ドライブは、多巻線変圧器を必要とするので、ドライブシステムの重量および体積が増大する（例えば、非特許文献１参照。）。例えば、６，６ｋＶ、１ＭＷのモータドライブシステムを、多巻線変圧器を用いて実現した場合、電力変換器の重量が１０００〜２０００ｋｇであるのに対し、変圧器の重量は３０００〜４０００ｋｇに達する。
【０００４】
これに対し、高耐圧化が可能なマルチレベル変換器を用いたトランスレスモータドライブシステムが提案されている（例えば、非特許文献２参照。）。
【０００５】
例えば５レベルダイオードクランプ型ＰＷＭインバータ（以下、本明細書では単に「５レベルインバータ」と称する。）の場合、５レベルインバータの直流側に接続される直流電源の電圧を５分圧するために４台の直流リンクコンデンサ（以下、本明細書では単に「コンデンサ」と称する。）が直列接続されており、このコンデンサに蓄えられたエネルギーを用いて、上記５分圧に対応する５レベルの電位を有する交流出力が生成される（例えば、特許文献１）。
【０００６】
原理上、５レベルインバータには有効電力が流入もしくは流出するので、４台のコンデンサに生じる直流リンク電圧（以下、本明細書では単に「直流電圧」と称する。）の各平均値が等しくならない、いわゆる「分圧不均一」と呼ばれる問題が発生する。交流出力の各レベルについての波高を全て等しく（均一に）するためには、各コンデンサに生じる直流電圧の平均値が全て等しく（均一に）なるよう制御する必要がある。このため、電圧均一回路（Ｖｏｌｔａｇｅ−Ｂａｌａｎｃｉｎｇ  Ｃｉｒｃｕｉｔ）と呼ばれる回路が、５レベルインバータの直流側に接続される。分圧不均一の問題は、５レベルインバータ以外の、マルチレベルインバータでも生じ得る。
【０００７】
図１５は、ダイオード整流器および５レベルインバータからなるモータドライブシステムに接続される、一般的な電圧均一回路を示す回路図である。以降、異なる図面において同じ参照符号が付されたものは同じ機能を有する構成要素であることを意味するものとする。
【０００８】
５レベルインバータ１０１の直流側には、ダイオード整流器１０２から供給される直流電源の電圧を５分圧するために４台のコンデンサＣdcが直列接続されている。このコンデンサＣdcに蓄えられたエネルギーを用いて、５レベルの電位を有する交流出力が生成され、誘導電動機ＩＭ（参照符号１０４）に３相の交流電流ｉoが供給される。
【０００９】
例えば回生動作を必要としないファン・ブロワなどを駆動するための、ダイオード整流器１０２および５レベルインバータ１０１からなるモータドライブシステムにおいては、直列接続された４台のコンデンサＣdcのうち、内側２台のコンデンサについては放電状態となるので直流電圧は低下し、外側２台のコンデンサについては充電状態となるので直流電圧は上昇する（例えば、非特許文献３参照。）。このため、内側２台のコンデンサについては充電し、外側２台のコンデンサについては放電するような電圧均一回路１０３が、電圧均一回路１０３がコンデンサＣdcとダイオード整流器１０２との間に接続される。図１５に示す電圧均一回路１０３は、昇圧系および降圧系の２つのチョッパ回路をそれぞれＰ側とＮ側とに分けて設置した構成である。各コンデンサＣdcにおいて検出された直流電圧はＡＤ変換器１１１によってディジタル値に変換され、ＤＳＰ１１２において演算処理され、５レベルインバータ１０１のスイッチング素子ングパターンを生成するためのＰＷＭ生成器１１３によって、電圧均一回路１０３内のスイッチング素子Ｑ1、Ｑ2、Ｑ3、およびＱ4に供給すべき最適なスイッチング素子ングパターンが生成される。
【００１０】
図１６は、さらに別の一般的な電圧均一回路を示す回路図である。図示の例では、説明を簡明にするために、電圧均一回路のうちの１つのチョッパ回路についてのみ示している。スイッチング素子Ｑ1およびＱ2には直流リンク用の２コンデンサＣdcの２台分の直流電圧が引火されるので、主変換器で用いるスイッチング素子と同耐圧のスイッチング素子を使うならば２個直列接続する必要がある。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００６−２２３００９号公報
【非特許文献】
【００１２】
【非特許文献１】ピーダブル・ハモンド（Ｐ．Ｗ．Ｈａｍｍｏｎｄ）、“中規模電圧交流ドライブのための電力品質を向上するための新しいアプローチ（Ａ  ｎｅｗ  ａｐｐｒｏａｃｈ  ｔｏ  ｅｎｈａｎｃｅ  ｐｏｗｅｒ  ｑｕａｌｉｔｙ  ｆｏｒ  ｍｅｄｉｕｍ  ｖｏｌｔａｇｅ  ＡＣ  ｄｒｉｖｅｓ）”、ＩＥＥＥトランザクション、Ｉｎｄ、Ａｐｐｌｉｃａｔ．、１９９７年、Ｖｏｌ．３３、Ｎｏ．１、ｐｐ２０２〜２０８
【非特許文献２】近藤洋介、ハッチ・ナットポン（Ｈａｔｔｉ  Ｎａｔｃｈｐｏｎｇ）、赤木泰文、「５レベルダイオードクランプＰＷＭ整流器・インバータによる誘導電動機可変駆動システム」、電気学会論文誌Ｄ、日本、２００８年、１２８、３、ｐｐ２５９〜２６６
【非特許文献３】エフゼット・ペン（Ｆ．Ｚ．Ｐｅｎｇ）、ジェイエス・ライ（Ｊ．Ｓ．Ｌａｉ）、ジェイ・マッキーバ（Ｊ．ＭｃＫｅｅｖｅｒ）、ジェイ・ヴァンコーバリング（Ｊ．ＶａｎＣｏｅｖｅｒｉｎｇ）、“均一化された直流電圧を有するマルチレベル電圧源交換システム（Ａ  ｍｕｌｔｉｌｅｖｅｌ  ｖｏｌｔａｇｅ−ｓｏｕｒｃｅ  ｃｏｎｖｅｒｔｅｒ  ｓｙｓｔｅｍ  ｗｉｔｈ  ｂａｌａｎｃｅｄ  ＤＣ  ｖｏｌｔａｇｅｓ）”、Ｐｒｏｃ、ＩＥＥ−ＰＥＳＣ’９５  Ｒｅｃ．、１９９５年、ｐｐ１１４４〜１１５０
【発明の概要】
【発明が解決しようとする課題】
【００１３】
上述した図１５の電圧均一回路は、２つのチョッパ回路を単純に組み合わせた構造であるので、各チョッパ回路におけるスイッチング動作を独立して制御することができるという利点があるものの、インダクタＬPとＬNの重量・体積・コストが増大するという欠点がある。
【００１４】
また、上述した図１６の電圧均一回路は、スイッチング素子を２個単純に直接接続しただけでは、各スイッチング素子にターンオンおよびターンオフの時間のばらつきにより、一方のスイッチング素子に過電圧が印加される恐れがある。
【００１５】
また、上述のいずれの電圧均一回路についても、インダクタＬPがエネルギー蓄積要素として動作する。インダクタＬPの体積は蓄積エネルギーに比例するので、インダクタＬPの体積は大きいものとならざるを得ず、結果、製造コストも増大する。
【００１６】
従って本発明の目的は、上記問題に鑑み、５レベルダイオードクランプ型もしくは４レベルダイオードクランプ型のインバータの直流リンクのための互いに直列接続されたコンデンサに接続され、各コンデンサに生じる直流電圧を均一に制御する、構造容易で小型で低コストの電圧均一回路を提供することにある。
【課題を解決するための手段】
【００１７】
上記目的を実現するために、本発明の第１の態様においては、５レベルダイオードクランプ型のインバータの直流リンクのための互いに直列接続された第１、第２、第３および第４のコンデンサに接続され、各コンデンサに生じる直流電圧を均一に制御する電圧均一回路は、第１のコンデンサの、第２のコンデンサが接続される側とは反対側の端子に接続される第１のスイッチ群と、第１のスイッチ群の、第１のコンデンサが接続される側とは反対側の端子に接続されるカソードと、第２のコンデンサと第３のコンデンサとの接続点であるインバータの中性点に接続されるアノードと、を有する第１のダイオードと、第１のダイオードのアノードと中性点との接続点に接続されるカソードを有する第２のダイオードと、第２のダイオードのアノードに、一方の端子が接続され、第４のコンデンサの、第３のコンデンサが接続される側とは反対側の端子に、他方の端子が接続される第２のスイッチ群と、第１の巻線と第２の巻線とを備える結合リアクトルであって、第１の巻線は、第１のスイッチ群と第１のダイオードのカソードとの接続点と、第１のコンデンサと第２のコンデンサとの接続点と、の間に接続され、第２の巻線は、第２のダイオードのアノードと第２のスイッチ群との接続点と、第３のコンデンサと第４のコンデンサとの接続点と、の間に接続される結合リアクトルと、第１のスイッチ群をオンするときは、第２のスイッチ群をオフし、第１のスイッチ群をオフするときは、第２のスイッチ群をオンするよう制御する制御部と、を備える。
【００１８】
また、本発明の第２の態様においては、４レベルダイオードクランプ型のインバータの直流リンクのための互いに直列接続された第１、第２および第３のコンデンサに接続され、各コンデンサに生じる直流電圧を均一に制御する電圧均一回路は、第１のコンデンサの、第２のコンデンサが接続される側とは反対側の端子に接続される第１のスイッチ群と、第１のスイッチ群の、第１のコンデンサが接続される側とは反対側の端子に接続されるカソードと、第２のコンデンサと第３のコンデンサとの接続点に接続されるアノードと、を有する第１のダイオードと、第１のコンデンサと第２のコンデンサとの接続点に接続されるカソードを有する第２のダイオードと、第２のダイオードのアノードに、一方の端子が接続され、第３のコンデンサの、第２のコンデンサが接続される側とは反対側の端子に、他方の端子が接続される第２のスイッチ群と、第１の巻線と第２の巻線とを備える結合リアクトルであって、第１の巻線は、第１のスイッチ群と第１のダイオードのカソードとの接続点と、第１のコンデンサと第２のコンデンサとの接続点と、の間に接続され、第２の巻線は、第２のダイオードのアノードと第２のスイッチ群との接続点と、第２のコンデンサと第３のコンデンサとの接続点と、の間に接続される結合リアクトルと、第１のスイッチ群をオンするときは、第２のスイッチ群をオフし、第１のスイッチ群をオフするときは、第２のスイッチ群をオンするよう制御する制御部と、を備える。
【発明の効果】
【００１９】
本発明によれば、構造容易で小型で低コストの電圧均一回路を実現することができる。本発明による電圧均一回路は、従来の電圧均一回路に比べて、インダクタ体積を小さくすることができる。例えば、本発明によれば、図１５を参照して説明した従来例に比べて、インダクタ体積を５分の１程度まで小型化可能である。この結果、電圧均一回路の装置全体を小型化および低コストで実現することができる。また、本発明によれば、結合リアクトルを用いるので、従来例に比べて部品点数を削減することができる。また、本発明によれば、従来例ではなし得なかった直流磁束の発生を抑える偏磁制御も実現することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の第１の実施例による電圧均一回路の回路図である。
【図２】図１に示す５レベルインバータにおける、直流電源から供給される直流電圧と分圧のためのコンデンサとの関係を定義する図である。
【図３】本発明の第１の実施例による電圧均一回路の動作原理を説明する回路図（その１）である。
【図４】本発明の第１の実施例による電圧均一回路の動作原理を説明する回路図（その２）である。
【図５】本発明の第１の実施例による電圧均一回路における、第１および第２のインダクタの効果を説明する等価回路である。
【図６】本発明の第１の実施例および従来例におけるインダクタのコア内の磁束を模式的に表した図であって、図６（ａ）は従来例における磁束を示し、図６（ｂ）は本発明の第１の実施例における磁束を示す図である。
【図７】本発明の第１の実施例による電圧均一回路における、電圧均一制御のための制御系を示すブロック図であって、特にＰ側の制御系を示すブロック図である。
【図８】本発明の第１の実施例による電圧均一回路における、電圧均一制御のための制御系を示すブロック図であって、特にＮ側の制御系を示すブロック図である。
【図９】本発明の第１の実施例における偏磁制御のための制御系を示すブロック図である。
【図１０】本発明の第１の実施例による電圧均一回路を動作させて誘導電動機を駆動した場合の実験波形を示す図である。
【図１１】本発明の第１の実施例による電圧均一回路を動作させて誘導電動機を駆動した場合の実験波形を示す図であって、図１０を時間軸方向に１０倍拡大した図である。
【図１２】本発明の第２の実施例による電圧均一回路の回路図である。
【図１３】本発明の第２の実施例による電圧均一回路の基本動作原理を説明する回路図（その１）である。
【図１４】本発明の第２の実施例による電圧均一回路の基本動作原理を説明する回路図（その２）である。
【図１５】ダイオード整流器および５レベルインバータからなるモータドライブシステムに接続される、一般的な電圧均一回路を示す回路図である。
【図１６】さらに別の一般的な電圧均一回路を示す回路図である。
【実施例１】
【００２１】
本発明の第１の実施例による電圧均一回路は、５レベルダイオードクランプ型のインバータの直流リンクのためのコンデンサに接続され、各コンデンサに生じる直流電圧を均一に制御するものである。図１は、本発明の第１の実施例による電圧均一回路の回路図である。
【００２２】
一般に、５レベルダイオードクランプ型のインバータ１０１の直流側には、直流リンクのための第１コンデンサＣDC1、第２コンデンサＣDC2、第３コンデンサＣDC3、および第４コンデンサＣDC4が、互いに直列接続されている。第１コンデンサＣDC1、第２コンデンサＣDC2、第３コンデンサＣDC3、および第４コンデンサＣDC4の各接続点を、図２に示すようにＰ２、Ｐ１、Ｍ、Ｎ１およびＮ２とする。すなわち、接続点Ｍは、５レベルインバータ１０１の中性点である。第１のコンデンサＣDC1の、第２のコンデンサＣDC2が接続される側（すなわち接続点Ｐ１）とは反対側の端子Ｐ２には、直流電源となるダイオード整流器１０２の正極が接続され、第４のコンデンサＣDC4の、第３のコンデンサＣDC3が接続される側（すなわち接続点Ｎ１）とは反対側の端子Ｎ２には、直流電源となるダイオード整流器１０２の負極が接続される。
【００２３】
本発明の第１の実施例による電圧均一回路１は、第１コンデンサＣDC1、第２コンデンサＣDC2、第３コンデンサＣDC3、および第４コンデンサＣDC4が直列接続された一群とダイオード整流器１０２との間に接続される。
【００２４】
電圧均一回路１は、第１のスイッチ群ＳＷ１、第２のスイッチ群ＳＷ２、第１のダイオードＤ1、第２のダイオードＤ2、第３のダイオードＤ3、第４のダイオードＤ4、結合リアクトルＬM、第１のインダクタＬEP、第２のインダクタＬEN、制御部（図示せず）、および電流検出部（図示せず）を備える。
【００２５】
第１のスイッチ群ＳＷ１は、第１のコンデンサＣDC1の、第２のコンデンサＣDC2が接続される側（すなわち接続点Ｐ１）とは反対側の端子Ｐ２と、結合リアクトルＬMの第１の巻線ＬMPと第１のダイオードＤ1のカソードとの接続点と、の間に接続される。
【００２６】
第１のダイオードＤ1は、第１のスイッチ群ＳＷ１の、第１のコンデンサＣDC1が接続される側（すなわち端子Ｐ２）とは反対側の端子に接続されるカソードと、第２のコンデンサＣDC2と第３のコンデンサＣDC3との接続点であるインバータの中性点Ｍに接続されるアノードと、を有する。
【００２７】
第２のダイオードＤ2は、第１のダイオードＤ1のアノードと中性点Ｍとの接続点と、結合リアクトルＬMの第２の巻線ＬMNと第２のスイッチ群ＳＷ２との接続点と、の間に接続される。
【００２８】
第２のスイッチ群ＳＷ２は、第２のダイオードＤ2のアノードに、一方の端子が接続され、第４のコンデンサＣDC4の、第３のコンデンサＣDC3が接続される側（すなわち接続点Ｎ１）とは反対側の端子Ｎ２に、他方の端子が接続される。
【００２９】
結合リアクトルＬMは、第１の巻線ＬMPと第２の巻線ＬMNとを備える。
【００３０】
結合リアクトルＬMの第１の巻線ＬMPは、第１のスイッチ群ＳＷ１と第１のダイオードＤ1のカソードとの接続点と、第１のコンデンサＣDC1と第２のコンデンサＣDC2との接続点Ｐ１と、の間に接続される。なお、結合リアクトルＬMの第１の巻線ＬMPの、第１のスイッチ群ＳＷ１が接続される側とは反対側の端子と、第１のコンデンサＣDC1と第２のコンデンサＣDC2との接続点Ｐ１と、の間には、第１のインダクタＬEPが接続される。第１のインダクタＬEPのインダクタンスは、結合リアクトルＬMの第１の巻線ＬMPのインダクタンスよりも十分に小さいものに設定する。
【００３１】
結合リアクトルＬMの第２の巻線ＬMNは、第２のダイオードＤ2のアノードと第２のスイッチ群ＳＷ２との接続点と、第３のコンデンサＣDC3と第４のコンデンサＣDC4との接続点Ｎ１と、の間に接続される。なお、結合リアクトルＬMの第２の巻線ＬMNの、第２のスイッチ群ＳＷ２が接続される側とは反対側の端子と、第３のコンデンサＣDC3と第４のコンデンサＣDC4との接続点Ｎ１と、の間には、第２のインダクタＬENが接続される。第２のインダクタＬENのインダクタンスは、結合リアクトルＬMの第２の巻線ＬMNのインダクタンスよりも十分に小さいものに設定する。
【００３２】
第１のスイッチ群ＳＷ１は、第１のコンデンサＣDC1の、第２のコンデンサＣDC2が接続される側（すなわち接続点Ｐ１）とは反対側の端子Ｐ２に接続される第１のスイッチング素子Ｑ1と、第１のスイッチング素子Ｑ1に直列接続される第２のスイッチング素子Ｑ2と、を備える。第１のスイッチング素子Ｑ1は、オン時には、第１のコンデンサＣDC1の、第２のコンデンサＣDC2が接続される側（すなわち接続点Ｐ１）とは反対側の端子Ｐ２から、第２のスイッチング素子Ｑ2が接続される側の端子へ向けて電流を通す。第２のスイッチング素子Ｑ2は、オン時には、第１のスイッチング素子Ｑ1が接続される側の端子から、結合リアクトルＬMの第１の巻線ＬMPが接続される側の端子へ向けて電流を通す。
【００３３】
第２のスイッチ群ＳＷ２は、第２のダイオードＤ2のアノードに接続される第３のスイッチング素子Ｑ3と、第３のスイッチング素子Ｑ3に直列接続される第４のスイッチング素子Ｑ4とを備える。第３のスイッチング素子Ｑ3は、オン時には、結合リアクトルＬMの第２の巻線ＬMNが接続される側の端子から、第４のスイッチング素子Ｑ4が接続される側の端子へ向けて電流を通し、第４のスイッチング素子Ｑ4は、オン時には、第３のスイッチング素子Ｑ3が接続される側の端子から、第４のコンデンサＣDC4の、第３のコンデンサＣDC3が接続される側（すなわち接続点Ｎ１）とは反対側の端子Ｎ２へ向けて電流を流す。
【００３４】
第３のダイオードＤ3は、第１のスイッチング素子Ｑ1と第２のスイッチング素子Ｑ2との接続点に接続されるカソードと、第１のコンデンサＣDC1と第２のコンデンサＣDC2との接続点Ｐ１に接続されるアノードと、を有する。
【００３５】
第４のダイオードＤ4は、第３のスイッチング素子Ｑ3と第４のスイッチング素子Ｑ4との接続点に接続されるアノードと、第３のコンデンサＣDC3と第４のコンデンサＣDC4との接続点Ｎ１に接続されるカソードと、を有する。
【００３６】
電流検出部（図示せず）は、第１のインダクタＬEPを流れる電流および第２のインダクタＬENを流れる電流を検出する。
【００３７】
制御部（図示せず）は、第１のスイッチ群ＳＷ１（すなわち第１のスイッチング素子Ｑ1および第２のスイッチング素子Ｑ2）をオン（導通）するときは、第２のスイッチ群ＳＷ２（すなわち第３のスイッチング素子Ｑ3および第４のスイッチング素子Ｑ4）をオフ（開放）し、第１のスイッチ群ＳＷ１をオフ（開放）するときは、第２のスイッチ群ＳＷ２をオン（導通）するよう制御する。
【００３８】
次に、本発明の第１の実施例による電圧均一回路の動作について説明する。この説明に先立ち、コンデンサの電圧を図２に示すように定義する。
【００３９】
図２は、図１に示す５レベルインバータにおける、直流電源から供給される直流電圧と分圧のためのコンデンサとの関係を定義する図である。図２では、第１コンデンサＣDC1、第２コンデンサＣDC2、第３コンデンサＣDC3、および第４コンデンサＣDC4の電圧の瞬時値を、それぞれｖp2-1、ｖp1-M、ｖM-N1およびｖN1-N2で表わす。なお、各コンデンサの１台あたりの電圧の平均値については、Ｖdcで表わす。また、直流電源から供給される直流電圧（直流リンク電圧）の瞬時値をｖP2-N2で表わし、中性点Ｍからみて正極側（以下、本明細書では「Ｐ側」と称する。）にある第１コンデンサＣDC1および第２コンデンサＣDC2の電圧の瞬時値をｖP2-Mで表わし、中性点Ｍからみて負極側（以下、本明細書では「Ｎ側」と称する。）にある第３コンデンサＣDC3および第４コンデンサＣDC4の電圧の瞬時値をｖP2-Mで表わす。
【００４０】
図３および４は、本発明の第１の実施例による電圧均一回路の基本動作原理を説明する回路図であり、図３はモードＡでの状態を示し、図４はモードＢでの状態を示す。
【００４１】
制御部は、第１のスイッチ群ＳＷ１（すなわち第１のスイッチング素子Ｑ1および第２のスイッチング素子Ｑ2）をオン（導通）するときは、第２のスイッチ群ＳＷ２（すなわち第３のスイッチング素子Ｑ3および第４のスイッチング素子Ｑ4）をオフ（開放）するよう制御する。このときのスイッチング状態をモードＡと称し、このときの電流の流れを図３に示す。また、制御部は、第１のスイッチ群ＳＷ１（すなわち第１のスイッチング素子Ｑ1および第２のスイッチング素子Ｑ2）をオフ（開放）するときは、第２のスイッチ群ＳＷ２（すなわち第３のスイッチング素子Ｑ3および第４のスイッチング素子Ｑ4）をオン（導通）するよう制御する。このときのスイッチング状態をモードＢと称し、このときの電流の流れを図４に示す。
【００４２】
まず、図３に示すモードＡでは、第１のスイッチ群ＳＷ１である第１のスイッチング素子Ｑ1および第２のスイッチング素子Ｑ2がオンしているため、第１のコンデンサＣDC1から端子Ｐ２を経由して電流ｉLPが結合リアクトルＬMの第１の巻線ＬMPへ流れ込む。第１のインダクタＬEPが十分小さいとすれば結合リアクトルＬMの第１の巻線ＬMPには第１のコンデンサＣDC1に生じる電圧ｖP2-P1が印加される。すなわち、「ｖMP≒ｖP2-P1」となる。この電圧は、電磁誘導により結合リアクトルＬMの第２の巻線ＬMNにも発生するため、「ｖMN≒ｖP2-P1」となる。このとき、第２のダイオードＤ2は順方向に電圧が印加されることになるので、電流ｉLNが中性点Ｍを経由して第３のコンデンサＣDC3へ流れ込む。つまり、モードＡにおいては、第１のコンデンサＣDC1は放電し、そのエネルギーにより、第３のコンデンサＣDC3は充電される。
【００４３】
一方、図４に示すモードＢでは、第２のスイッチ群ＳＷ２である第３のスイッチング素子Ｑ3および第４のスイッチング素子Ｑ4がオンしているため、第４のコンデンサＣDC4から端子Ｎ２を経由して電流ｉLNが結合リアクトルＬMの第２の巻線ＬMNを流れる。第２のインダクタＬENが十分小さいとすれば結合リアクトルＬMの第２の巻線ＬMPNには第４のコンデンサＣDC4に生じる電圧ｖP2-P1が印加される。すなわち、「ｖMN≒ｖN1-N2」となる。この電圧は、電磁誘導により結合リアクトルＬMの第１の巻線ＬMPにも発生するため、「ｖMP≒ｖN1-N2」となる。このとき、第１のダイオードＤ1は順方向に電圧が印加されることになるので、電流ｉPが接続点Ｐ１を経由して第２のコンデンサＣDC2へ流れ込む。つまり、モードＢにおいては、第４のコンデンサＣDC4は放電し、そのエネルギーにより、第２のコンデンサＣDC2は充電される。
【００４４】
本発明の第１の実施例による電圧均一回路１を設けない場合は、上述したように、外側２台のコンデンサすなわち第１のコンデンサＣDC1および第４のコンデンサＣDC4については充電状態となるのでこれらコンデンサに生じる直流電圧は上昇し、内側２台のコンデンサすなわち第２のコンデンサＣDC2および第３のコンデンサＣDC3については放電状態となるのでこれらコンデンサに生じる直流電圧は低下する。これに対し、本発明の第１の実施例による電圧均一回路１を適用すれば、上述のモードＡおよびモードＢを交互に切り替えることにより、外側２台のコンデンサすなわち第１のコンデンサＣDC1および第４のコンデンサＣDC4については放電し、内側２台のコンデンサすなわち第２のコンデンサＣDC2および第３のコンデンサＣDC3については充電することができ、したがって、第１のコンデンサＣDC1、第２のコンデンサＣDC2、第３のコンデンサＣDC3および第４のコンデンサＣDC4にそれぞれに生じる各直流電圧を等しく（均一に）することができる。
【００４５】
ここで、本発明の第１の実施例による電圧均一回路１と図１５に示した従来の電圧均一回路とを、スイッチング動作の観点で比較すると次の通りである。
【００４６】
図１５に示した従来の電圧均一回路１０３は、昇圧系および降圧系の２つのチョッパ回路をそれぞれＰ側とＮ側とに分けて設置した構成である。Ｐ側のチョッパ回路内のスイッチング素子Ｑ1およびＱ2のスイッチング動作と、Ｎ側のチョッパ回路内のスイッチング素子Ｑ3およびＱ4のスイッチング動作と、は独立に制御することができる。したがって、例えばスイッチング素子Ｑ1およびＱ2とスイッチング素子Ｑ3およびＱ4とが、同時にオンすることもあり得る。
【００４７】
これに対し、本発明の第１の実施例による電圧均一回路１では、第１のスイッチ群ＳＷ１（第１のスイッチング素子Ｑ1および第２のスイッチング素子Ｑ2）と第２のスイッチ群ＳＷ２（第３スイッチング素子Ｑ3および第４のスイッチング素子Ｑ4）とは、互いにオンオフが入れ替わるようにスイッチング制御する必要がある。仮に、第１のスイッチ群ＳＷ１と第２のスイッチ群ＳＷ２とが同時にオンするとなると、第１のコンデンサＣDC1、第２のコンデンサＣDC2、第３のコンデンサＣDC3および第４のコンデンサＣDC4にそれぞれに生じる各直流電圧を均一にすることはできない。すなわち、図１に示すような構成を回路的に組むだけではなく、各スイッチング素子のスイッチング動作についても特定の制御が必要である。
【００４８】
図５は、本発明の第１の実施例による電圧均一回路における、第１および第２のインダクタの効果を説明する等価回路である。図５（ａ）は、図３を参照して説明したモードＡについて、結合リアクトルＬM、第１のインダクタＬEPおよび第２のインダクタＬENの印加電圧に着目した等価回路を示す。ここで、第１のスイッチング素子Ｑ1と第２のスイッチング素子Ｑ2の電圧降下の和をＶQとし、第２のダイオードＤ2の電圧降下をＶDとする。Ｐ側には、第１のコンデンサＣDC1の直流電圧ｖP2-P1から第１のスイッチング素子Ｑ1および第２のスイッチング素子Ｑ2の電圧降下ＶQを減算した電圧「ｖP2-P1−ＶQ」が印加される。Ｎ側には、第３のコンデンサＣDC3の直流電圧ｖM-N1に第２のダイオードＤ2の電圧降下ＶDを加算した電圧「ｖM-N1＋ＶD」が印加される。ここではモードＡについて説明したが、モードＢについても同様に考えることができる。
【００４９】
結合リアクトルＬMが理想トランスであると仮定すると、図５（ｂ）に示すように、Ｐ側およびとＮ側間は短絡であるとみなすことができる。さらに、第１のコンデンサＣDC1および第３のコンデンサＣDC3のそれぞれに生じる直流電圧に偏差がなく、「ｖP2-P1＝ｖM-N1」であるとすると、式（１）が得られる。
【００５０】
【数１】
2010220364.tif 000003
【００５１】
式（１）から、第１のスイッチング素子Ｑ1、第２のスイッチング素子Ｑ2、および第２のダイオードＤ2の電圧降下分の電圧が、第１のインダクタＬEPおよび第２のインダクタＬENに印加されることがわかる。
【００５２】
もし第１のインダクタＬEPおよび第２のインダクタＬENがないと仮定すると、Ｐ側およびＮ側間で異なる電圧源の短絡をみなすことができるため、過電流が流れる恐れがある。しかしながら、第１のインダクタＬEPおよび第２のインダクタＬENを設けてこれらに第１のスイッチング素子Ｑ1、第２のスイッチング素子Ｑ2、および第２のダイオードＤ2の電圧降下分の電圧を印加させることによって、過電流を防ぐことができる。
【００５３】
ここで、本発明の第１の実施例による電圧均一回路１と図１５に示した従来の電圧均一回路とを、インダクタの体積の観点で比較すると次の通りである。
【００５４】
第１のインダクタＬEPおよび第２のインダクタＬENのインダクタンスは電流ｉLPおよびｉLNのリプル電流幅に影響する。図１５に示す従来の電圧均一回路１０３ではインダクタＬPもしくはＬNにはコンデンサ１台分の電圧が印加されるが、本発明の第１の実施例による電圧均一回路１は、上記の通り素子の電圧降下分のみの電圧が印加される。したがって、本発明の第１の実施例における第１のインダクタＬEPもしくは第２のインダクタＬENのインダクタンスは、従来例におけるインダクタンスに比べて大幅に低いもので十分である。つまり、第１のインダクタＬEPおよび第２のインダクタＬENの体積は従来例のインダクタ体積に比べて大幅に小さくてすむ。また、結合リアクトルの漏れインダクタンスを、第１のインダクタＬEPおよび第２のインダクタＬENのインダクタンスとして使用すれば、結合リアクトルと一体型のインダクタとすることもできる。
【００５５】
また、従来の電圧均一回路は、インダクタＬPがエネルギー蓄積要素として動作する。インダクタＬPの体積は蓄積エネルギーに比例するので、インダクタＬPの体積は大きいものとならざるを得ない。これに対し、本発明の第１の実施例による電圧均一回路１では、結合リアクトルＬMはエネルギー蓄積要素としては動作しないので、インダクタ体積は従来例に比べて大幅に小さくてすむ。
【００５６】
図６は、本発明の第１の実施例および従来例におけるインダクタのコア内の磁束を模式的に表した図であって、図６（ａ）は従来例における磁束を示し、図６（ｂ）は本発明の第１の実施例における磁束を示す図である。
【００５７】
従来例では、Ｐ側およびＮ側それぞれのインダクタに直流電流とリプル電流成分が含まれるので、図６（ａ）に示すように、コア内に発生する磁束Φにも直流成分が生じる。これに対し、本発明の第１の実施例では、電流ｉLPおよびｉLNによって生じる各磁束が、結合リアクトルのコア内で相殺される方向に生じるため、図６（ｂ）に示すように、コア内に発生する磁束Φには直流成分は生じない。そのため、本発明の第１の実施例は、従来例に比べて磁束の最大値が低減される。このことは、同一の磁束密度および同一巻数でコアを設計するとすればコアの断面積を低減できるということを意味する。つまり、本発明の第１の実施例によれば、インダクタ体積は従来例に比べて大幅に小さくてすむ。
【００５８】
本発明の第１の実施例によれば、上述の種々の理由で、インダクタ体積は従来例に比べて大幅に小さくてすむ。このようにインダクタ体積が小さくてすむということは、低コストで電圧均一回路を実現することができることをも意味する。
【００５９】
次に、本発明の第１の実施例による電圧均一回路おける電圧均一制御についてより詳細に説明する。図７および８は、本発明の第１の実施例による電圧均一回路における、電圧均一制御のための制御系を示すブロック図であって、図７はＰ側の制御系を示し、図８はＮ側の制御系を示す図である。
【００６０】
Ｎ側の制御系におけるＰＷＭ制御のためのキャリア信号ＶtriNは、Ｐ側制御系におけるＰＷＭ制御のためのキャリア信号ＶtriPに対し、位相が１８０度ずれている。これにより、図３および４を参照して説明した、モードＡとモードＢとの切り替えによる、第１のスイッチ群ＳＷ１と第２のスイッチ群ＳＷ２とにおける交互スイッチングを実現することができる。
【００６１】
図７に示すように、Ｐ側の制御系では、第１のコンデンサＣDC1の直流電圧ｖP2-P1と第２のコンデンサＣDC2の直流電圧ｖP1-Mとが一致するようＰＩ制御を用いる。また、リアクトル電流ｉLPの振動を防ぐためにＰ制御を用いる。
【００６２】
また、図８に示すように、Ｎ側の制御系では、第３のコンデンサＣDC3の直流電圧ｖM-N1と第４のコンデンサＣDC4の直流電圧ｖN1-N2とが一致するようＰＩ制御を用いる。また、リアクトル電流ｉLNの振動を防ぐためにＰ制御を用いる。
【００６３】
また、第１のスイッチング素子Ｑ1および第２のスイッチング素子Ｑ2ならびに第３のスイッチング素子Ｑ3および第４のスイッチング素子Ｑ4の同時オン・オフを防ぐために、リアクトル電流が還流する期間（以下、本明細書では「還流期間」と称する。）Ｔ1およびＴ3を設ける。すなわち、Ｐ側の制御系では、第１のスイッチ群ＳＷ１である第１のスイッチング素子Ｑ1および第２のスイッチング素子Ｑ2のオン時には、第２のスイッチング素子Ｑ2のオン時間を第１のスイッチング素子Ｑ1のオン時間よりも長くするよう制御する。一方、Ｎ側の制御系では、第２のスイッチ群ＳＷ２である第３のスイッチング素子Ｑ3および第４のスイッチング素子Ｑ4のオン時には、第３のスイッチング素子Ｑ3のオン時間を第４のスイッチング素子Ｑ4のオン時間よりも長くするよう制御する。ここで、ΔＤPをＰ側のスイッチング１周期に占める還流期間Ｔ1およびＴ3の割合であり、スイッチング周期をＴSとすると式（２）で表される。
【００６４】
【数２】
2010220364.tif 000004
【００６５】
Ｎ側のスイッチング１周期に占める還流期間Ｔ1およびＴ3の割合ΔＤNも同様である。このΔＤPおよびΔＤNは、結合リアクトルの偏磁制御に用いるものであって、その詳細については図９を参照して説明する。
【００６６】
５レベルインバータ１０１の接続点Ｐ１およびＮ１に流入もしくは流出する電流ｉP1およびｉN1の平均値は、理想的には等しい。そのため、結合リアクトルＬMの第１の巻線ＬMPを流れる電流ｉLPと第２の巻線ＬMNを流れる電流ｉLNとは等しくなるため、結合リアクトルＬMのコア内には直流磁束は生じない。しかしながら実際は、素子のバラツキや制御系の誤差などにより、電流ｉP1の平均値と電流ｉN1の平均値との間に差異が生じる可能性がある。このため、電流ｉLPの平均値と電流ｉLNの平均値との間にも差異が生じ、結合リアクトルＬMのコア内の磁束の直流成分が相殺されないため、直流偏磁が生じる。
【００６７】
結合リアクトルＬMの第１の巻線ＬMPを流れる電流ｉLPの平均値と接続点Ｐ１から５レベルインバータ１０１へ流入する電流ｉP1の平均値との間には式（３）で示される関係が成り立つ。
【００６８】
【数３】
2010220364.tif 000005
【００６９】
式（３）に関して、電流ｉP1の平均値は５レベルインバータの状態によって定まる変数のため制御不可能であるが、ΔＤPは還流期間によって変数のため制御可能である。つまり、電流ｉLPの平均値は、ΔＤPを制御することによって、電流ｉP1の平均値とは異なる値に制御可能である。ここで、「ΔＤP＞０」であることから電流ｉLPの平均値は電流ｉP1の平均値よりも大きい。結合リアクトルＬMの第２の巻線ＬMNについても同様のことが言える。したがって、接続点Ｐ１から５レベルインバータ１０１へ流入する電流ｉP1の平均値と、接続点Ｎ１から５レベルインバータ１０１へ流入する電流ｉN1の平均値との間に差異があったとしても、結合リアクトルＬMの第１の巻線ＬMPを流れる電流ｉLPの平均値と結合リアクトルＬMの第２の巻線ＬMNを流れる電流ｉLNの平均値とが等しくなるように制御可能である。
【００７０】
図９は、本発明の第１の実施例における偏磁制御のための制御系を示すブロック図である。
【００７１】
図９（ａ）に示すように、電流検出部によって検出された第１のインダクタＬEPを流れる電流ｉLPの平均値が、電流検出部によって検出された第２のインダクタＬENを流れる電流ｉLNの平均値よりも大きい場合、第１のインダクタＬEPを流れる電流ｉLPから第２のインダクタＬENを流れる電流ｉLNを減算した値を用いてＰ制御することにより、ΔＤNを決定する。ここで、電流ｉLPおよび電流ｉLNのリプル電流成分を除去するためにローパスフィルタＬＰＦを挿入している。決定されたΔＤNは、図８を参照して説明した電圧均一制御の制御系に入力され、これにより、第３のスイッチング素子Ｑ3のオン時間と第４のスイッチング素子Ｑ4のオン時間との比率が決定される。
【００７２】
一方、図９（ｂ）に示すように、電流検出部によって検出された第１のインダクタＬEPを流れる電流ｉLPの平均値が、電流検出部によって検出された第２のインダクタＬENを流れる電流ｉLNの平均値よりも小さい場合、第２のインダクタＬENを流れる電流ｉLNから第１のインダクタＬEPを流れる電流ｉLPを減算した値を用いて比例制御することにより、ΔＤPを決定する。ここで、電流ｉLPおよび電流ｉLNのリプル電流成分を除去するためにローパスフィルタＬＰＦを挿入している。決定されたΔＤPは、図７を参照して説明した電圧均一制御の制御系に入力され、第１のスイッチング素子Ｑ1のオン時間と第２のスイッチング素子Ｑ2のオン時間との比率が決定される。
【００７３】
なお、還流期間を設けるため「ΔＤP≠０」および「ΔＤN≠０」とする必要があるので、ΔＤPおよびΔＤNともに初期値としてΔＤ0をフィードフォワードしている。
【００７４】
上述のようにして決定された第１のスイッチング素子Ｑ1のオン時間と第２のスイッチング素子Ｑ2のオン時間との比率および、第３のスイッチング素子Ｑ3のオン時間と第４のスイッチング素子Ｑ4のオン時間との比率に基づいて、第１のスイッチング素子Ｑ1、第２のスイッチング素子Ｑ2、第３のスイッチング素子Ｑ3および第４のスイッチング素子Ｑ4のスイッチング動作を制御する。
【００７５】
図１０および１１は、本発明の第１の実施例による電圧均一回路を動作させて誘導電動機を駆動した場合の実験波形を示す図であって、図１１は、図１０を時間軸方向に１０倍拡大した図である。実験では、電圧均一回路の素子のキャリア周波数を２．５ｋＨｚ、５レベルインバータのキャリア周波数を３ｋＨｚ、インバータ変調率を１．０、出力周波数５０Ｈｚ、出力電圧３．１ｋＷとした。また、スイッチング素子については、電圧均一回路および５レベルインバータどちらも６００ＶのＩＧＢＴ、６００Ｖのダイオードを使用した。各波形は、相電圧ｖu、線間電圧ｖuv、出力電流ｉo、各コンデンサの直流電圧ｖP2-M、ｖP1-M、ｖN1-MおよびｖN2-M、インダクタ電流ｉLPおよびｉLNである。実験結果より、相電圧で５レベル、線間電圧で９レベルの波形となっており、また、各コンデンサの直流電圧が均一に制御されていることがわかる。
【実施例２】
【００７６】
本発明の第２の実施例による電圧均一回路は、４レベルダイオードクランプ型のインバータの直流リンクのためのコンデンサに接続され、各コンデンサに生じる直流電圧を均一に制御するものである。図１２は、本発明の第２の実施例による電圧均一回路の回路図である。
【００７７】
一般に、４レベルダイオードクランプ型のインバータ１０１の直流側には、直流リンクのための第１コンデンサＣDC1、第２コンデンサＣDC2および第３コンデンサＣDC3が、互いに直列接続されている。第１コンデンサＣDC1、第２コンデンサＣDC2および第３コンデンサＣDC3の各接続点を、図１２に示すようにＰ２、Ｐ１、Ｎ１およびＮ２とする。第１のコンデンサＣDC1の、第２のコンデンサＣDC2が接続される側（すなわち接続点Ｐ１）とは反対側の端子Ｐ２には、直流電源となるダイオード整流器１０２の正極が接続され、第３のコンデンサＣDC3の、第２のコンデンサＣDC2が接続される側（すなわち接続点Ｎ１）とは反対側の端子Ｎ２には、直流電源となるダイオード整流器１０２の負極が接続される。
【００７８】
本発明の第２の実施例による電圧均一回路２は、第１コンデンサＣDC1、第２コンデンサＣDC2、および第３コンデンサＣDC3が直列接続された一群とダイオード整流器１０２との間に接続される。
【００７９】
電圧均一回路１は、第１のスイッチ群ＳＷ１、第２のスイッチ群ＳＷ２、第１のダイオードＤ1、第２のダイオードＤ2、第３のダイオードＤ3、第４のダイオードＤ4、結合リアクトルＬM、第１のインダクタＬEP、第２のインダクタＬEN、制御部（図示せず）、および電流検出部（図示せず）を備える。
【００８０】
第１のスイッチ群ＳＷ１は、第１のコンデンサＣDC1の、第２のコンデンサＣDC2が接続される側（すなわち接続点Ｐ１）とは反対側の端子Ｐ２と、結合リアクトルＬMの第１の巻線ＬMPと第１のダイオードＤ1のカソードとの接続点と、の間に接続される。
【００８１】
第１のダイオードＤ1は、第１のスイッチ群ＳＷ１の、第１のコンデンサＣDC1が接続される側（すなわち端子Ｐ２）とは反対側の端子に接続されるカソードと、第２のコンデンサＣDC2と第３のコンデンサＣDC3との接続点に接続されるアノードと、を有する。
【００８２】
第２のダイオードＤ2は、第１のコンデンサＣDC1と第２のコンデンサＣDC2との接続点Ｐ１に接続されるカソードと、結合リアクトルＬMの第２の巻線ＬMNと第２のスイッチ群ＳＷ２との接続点に接続されるアノードを有する。
【００８３】
第２のスイッチ群ＳＷ２は、第２のダイオードＤ2のアノードに、一方の端子が接続され、第３のコンデンサＣDC3の、第２のコンデンサＣDC2が接続される側（すなわち接続点Ｎ１）とは反対側の端子Ｎ２に、他方の端子が接続される。
【００８４】
結合リアクトルＬMは、第１の巻線ＬMPと第２の巻線ＬMNとを備える。
【００８５】
結合リアクトルＬMの第１の巻線ＬMPは、第１のスイッチ群ＳＷ１と第１のダイオードＤ1のカソードとの接続点と、第１のコンデンサＣDC1と第２のコンデンサＣDC2との接続点Ｐ１と、の間に接続される。なお、結合リアクトルＬMの第１の巻線ＬMPの、第１のスイッチ群ＳＷ１が接続される側とは反対側の端子と、第１のコンデンサＣDC1と第２のコンデンサＣDC2との接続点Ｐ１と、の間には、第１のインダクタＬEPが接続される。第１のインダクタＬEPのインダクタンスは、結合リアクトルＬMの第１の巻線ＬMPのインダクタンスよりも十分に小さいものに設定する。
【００８６】
結合リアクトルＬMの第２の巻線ＬMNは、第２のダイオードＤ2のアノードと第２のスイッチ群ＳＷ２との接続点と、第３のコンデンサＣDC3と第４のコンデンサＣDC4との接続点Ｎ１と、の間に接続される。なお、結合リアクトルＬMの第２の巻線ＬMNの、第２のスイッチ群ＳＷ２が接続される側とは反対側の端子と、第２のコンデンサＣDC2と第３のコンデンサＣDC3との接続点Ｎ１と、の間には、第２のインダクタＬENが接続される。第２のインダクタＬENのインダクタンスは、結合リアクトルＬMの第２の巻線ＬMNのインダクタンスよりも十分に小さいものに設定する。
【００８７】
第１のスイッチ群ＳＷ１は、第１のコンデンサＣDC1の、第２のコンデンサＣDC2が接続される側（すなわち接続点Ｐ１）とは反対側の端子Ｐ２に接続される第１のスイッチング素子Ｑ1と、第１のスイッチング素子Ｑ1に直列接続される第２のスイッチング素子Ｑ2と、を備える。第１のスイッチング素子Ｑ1は、オン時には、第１のコンデンサＣDC1の、第２のコンデンサＣDC2が接続される側（すなわち接続点Ｐ１）とは反対側の端子Ｐ２から、第２のスイッチング素子Ｑ2が接続される側の端子へ向けて電流を通す。第２のスイッチング素子Ｑ2は、オン時には、第１のスイッチング素子Ｑ1が接続される側の端子から、結合リアクトルＬMの第１の巻線ＬMPが接続される側の端子へ向けて電流を通す。
【００８８】
第２のスイッチ群ＳＷ２は、第２のダイオードＤ2のアノードに接続される第３のスイッチング素子Ｑ3と、第３のスイッチング素子Ｑ3に直列接続される第４のスイッチング素子Ｑ4とを備える。第３のスイッチング素子Ｑ3は、オン時には、結合リアクトルＬMの第２の巻線ＬMNが接続される側の端子から、第４のスイッチング素子Ｑ4が接続される側の端子へ向けて電流を通し、第４のスイッチング素子Ｑ4は、オン時には、第３のスイッチング素子Ｑ3が接続される側の端子から、第４のコンデンサＣDC4の、第３のコンデンサＣDC3が接続される側（すなわち接続点Ｎ１）とは反対側の端子Ｎ２へ向けて電流を流す。
【００８９】
第３のダイオードＤ3は、第１のスイッチング素子Ｑ1と第２のスイッチング素子Ｑ2との接続点に接続されるカソードと、第１のコンデンサＣDC1と第２のコンデンサＣDC2との接続点Ｐ１に接続されるアノードと、を有する。
【００９０】
第４のダイオードＤ4は、第３のスイッチング素子Ｑ3と第４のスイッチング素子Ｑ4との接続点に接続されるアノードと、第２のコンデンサＣDC2と第３のコンデンサＣDC3との接続点Ｎ１に接続されるカソードと、を有する。
【００９１】
電流検出部（図示せず）は、第１のインダクタＬEPを流れる電流および第２のインダクタＬENを流れる電流を検出する。
【００９２】
制御部（図示せず）は、第１のスイッチ群ＳＷ１（すなわち第１のスイッチング素子Ｑ1および第２のスイッチング素子Ｑ2）をオン（導通）するときは、第２のスイッチ群ＳＷ２（すなわち第３のスイッチング素子Ｑ3および第４のスイッチング素子Ｑ4）をオフ（開放）し、第１のスイッチ群ＳＷ１をオフ（開放）するときは、第２のスイッチ群ＳＷ２をオン（導通）するよう制御する。
【００９３】
次に、本発明の第２の実施例による電圧均一回路の動作について説明する。４レベルインバータに適用される本発明の第２の実施例による電圧均一回路の動作は、５レベルインバータに適用される本発明の第１の実施例による電圧均一回路の動作を応用したものであり、その原理において類似するものである。ここでは、スイッチングモードの切り替えに係る電圧均一回路の基本動作原理について説明する。なお、本発明の第２の実施例による電圧均一回路２の具体的な電圧均一制御および偏磁制御については、上述した本発明の第１の実施例におけるものと同様である。
【００９４】
図１３および１４は、本発明の第２の実施例による電圧均一回路の基本動作原理を説明する回路図であり、図１３はモードＡでの状態を示し、図１４はモードＢでの状態を示す。
【００９５】
制御部は、第１のスイッチ群ＳＷ１（すなわち第１のスイッチング素子Ｑ1および第２のスイッチング素子Ｑ2）をオン（導通）するときは、第２のスイッチ群ＳＷ２（すなわち第３のスイッチング素子Ｑ3および第４のスイッチング素子Ｑ4）をオフ（開放）するよう制御する。このときのスイッチング状態をモードＡと称し、このときの電流の流れを図１３に示す。また、制御部は、第１のスイッチ群ＳＷ１（すなわち第１のスイッチング素子Ｑ1および第２のスイッチング素子Ｑ2）をオフ（開放）するときは、第２のスイッチ群ＳＷ２（すなわち第３のスイッチング素子Ｑ3および第４のスイッチング素子Ｑ4）をオン（導通）するよう制御する。このときのスイッチング状態をモードＢと称し、このときの電流の流れを図１４に示す。
【００９６】
まず、図１３に示すモードＡでは、第１のスイッチ群ＳＷ１である第１のスイッチング素子Ｑ1および第２のスイッチング素子Ｑ2がオンしているため、第１のコンデンサＣDC1から端子Ｐ２を経由して電流ｉLPが結合リアクトルＬMの第１の巻線ＬMPへ流れ込む。第１のインダクタＬEPが十分小さいとすれば結合リアクトルＬMの第１の巻線ＬMPには第１のコンデンサＣDC1に生じる電圧が印加される。この電圧は、電磁誘導により結合リアクトルＬMの第２の巻線ＬMNにも発生する。このとき、第２のダイオードＤ2は順方向に電圧が印加されることになるので、電流ｉLNが接続点Ｐ１を経由して第３のコンデンサＣDC3へ流れ込む。つまり、モードＡにおいては、第１のコンデンサＣDC1は放電し、そのエネルギーにより、第２のコンデンサＣDC2は充電される。
【００９７】
一方、図１４に示すモードＢでは、第２のスイッチ群ＳＷ２である第３のスイッチング素子Ｑ3および第４のスイッチング素子Ｑ4がオンしているため、第３のコンデンサＣDC3から端子Ｎ１を経由して電流ｉLNが結合リアクトルＬMの第２の巻線ＬMNを流れる。第２のインダクタＬENが十分小さいとすれば結合リアクトルＬMの第２の巻線ＬMPNには第３のコンデンサＣDC3に生じる電圧1が印加される。この電圧は、電磁誘導により結合リアクトルＬMの第１の巻線ＬMPにも発生する。このとき、第１のダイオードＤ1は順方向に電圧が印加されることになるので、電流ｉPが接続点Ｐ１を経由して第２のコンデンサＣDC2へ流れ込む。つまり、モードＢにおいては、第３のコンデンサＣDC3は放電し、そのエネルギーにより、第２のコンデンサＣDC2は充電される。
【００９８】
本発明の第２の実施例による電圧均一回路２を設けない場合は、外側２台のコンデンサすなわち第１のコンデンサＣDC1および第３のコンデンサＣDC3については充電状態となるのでこれらコンデンサに生じる直流電圧は上昇し、内側のコンデンサすなわち第２のコンデンサＣDC2については放電状態となるのでこれらコンデンサに生じる直流電圧は低下する。これに対し、本発明の第２の実施例による電圧均一回路２を適用すれば、上述のモードＡおよびモードＢを交互に切り替えることにより、外側２台のコンデンサすなわち第１のコンデンサＣDC1および第３のコンデンサＣDC3については放電し、内側のコンデンサすなわち第２のコンデンサＣDC2については充電することができ、したがって、第１のコンデンサＣDC1、第２のコンデンサＣDC2および第３のコンデンサＣDC3にそれぞれに生じる各直流電圧を等しく（均一に）することができる。
【産業上の利用可能性】
【００９９】
本発明は、モータドライブ用の５レベルインバータもしくは４レベルインバータに接続される電圧均一回路に適用することができる。特に、産業用の大容量のモータドライブ、例えばファン・ブロワやコンプレッサなどのモータドライブ用の５レベルインバータもしくは４レベルインバータに接続される電圧均一回路に適用することができる。
【符号の説明】
【０１００】
１    電圧均一回路
２    電圧均一回路
１０１    ５レベルインバータ
１０２    ダイオード整流器
１０４    誘導電動機
ＣDC1    第１のコンデンサ
ＣDC2    第２のコンデンサ
ＣDC3    第３のコンデンサ
ＣDC4    第４のコンデンサ
Ｄ1    第１のダイオード
Ｄ2    第２のダイオード
Ｄ3    第３のダイオード
Ｄ4    第４のダイオード
ＬEP    第１のインダクタ
ＬEN    第２のインダクタ
ＬM    結合リアクトル
ＬMP    第１の巻線
ＬMN    第２の巻線
Ｑ1    第１のスイッチング素子
Ｑ2    第２のスイッチング素子
Ｑ3    第３のスイッチング素子
Ｑ4    第４のスイッチング素子
ＳＷ１    第１のスイッチ群
ＳＷ２    第２のスイッチ群
【図１】
2010220364.tif 000006
【図２】
2010220364.tif 000007
【図３】
2010220364.tif 000008
【図４】
2010220364.tif 000009
【図５】
2010220364.tif 000010
【図６】
2010220364.tif 000011
【図７】
2010220364.tif 000012
【図８】
2010220364.tif 000013
【図９】
2010220364.tif 000014
【図１０】
2010220364.tif 000015
【図１１】
2010220364.tif 000016
【図１２】
2010220364.tif 000017
【図１３】
2010220364.tif 000018
【図１４】
2010220364.tif 000019
【図１５】
2010220364.tif 000020
【図１６】
2010220364.tif 000021