(57)【要約】【課題】歩留まりを向上することができ、信頼性の高い炭化珪素半導体装置の製造方法および炭化珪素半導体装置を提供すること。【解決手段】おもて面の面方位を（０００−１）面とする半導体基板１上に、エピタキシャル成長法によってｎ-ドリフト領域２、ｐベース領域３およびｎ+ソース領域４をこの順に積層した炭化珪素半導体を形成する。この炭化珪素半導体でできた基体に、そのおもて面から、第１トレンチ７と離れて、ｎ+ソース領域４を貫通し、ｐベース領域３に達する第２トレンチ５を形成する。第２トレンチ５の側壁の面方位を、（１１−２０）面とするのが良い。第２トレンチ５の側壁および底面に、ｐ+高濃度コンタクト領域６を形成する。第２トレンチ５の側壁に形成されたｐ+高濃度コンタクト領域６に接し、かつｎ+ソース領域４に接するように、ソース電極１１を形成する。【選択図】図１
2010258387.tif 000002
【特許請求の範囲】
【請求項１】
炭化珪素半導体でできた基体のおもて面から形成された第１トレンチ内にゲート絶縁膜を介してゲート電極を有する炭化珪素半導体装置の製造方法において、
おもて面の面方位を（０００−１）面とする第１導電型の半導体基板上に、第１導電型のドリフト領域を形成する工程と、
前記ドリフト領域の表面に、第２導電型のベース領域を形成する工程と、
前記ベース領域の表面に、第１導電型のソース領域を形成する工程と、
前記第１トレンチと離れて、前記ソース領域を貫通し、前記ベース領域に達する第２トレンチを形成する工程と、
前記第２トレンチの側壁および底面に、前記ベース領域と同一の導電型を有し、前記ベース領域よりも高い不純物濃度を有する高濃度領域をエピタキシャル成長法により形成する工程と、
前記ソース領域に接し、前記高濃度領域を介して前記第２トレンチの内部に埋め込むように、ソース電極を形成する工程と、
を含むことを特徴とする炭化珪素半導体装置の製造方法。
【請求項２】
前記第２トレンチの側壁の面方位を、（１１−２０）面とすることを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項３】
［１−１００］方向に延びる直線形状の平面レイアウトで、前記第２トレンチを形成することを特徴とする請求項１または２に記載の炭化珪素半導体装置の製造方法。
【請求項４】
［１−１００］方向に延びる直線形状の複数のトレンチが平行に配列された平面レイアウトで、前記第２トレンチを形成することを特徴とする請求項１〜３のいずれか一つに記載の炭化珪素半導体装置の製造方法。
【請求項５】
｛１１−２０｝面をトレンチ側壁とし、結晶内の等価な面がトレンチ側壁となる六角形状の平面レイアウトで、前記第２トレンチを形成することを特徴とする請求項１または２に記載の炭化珪素半導体装置の製造方法。
【請求項６】
｛１１−２０｝面をトレンチ側壁とし、結晶内の等価な面がトレンチ側壁となる六角形の平面形状を有するトレンチが、［１−１００］方向に間隔を空けて複数配列された平面レイアウトで、前記第２トレンチを形成することを特徴とする請求項１、２または５のいずれか一つに記載の炭化珪素半導体装置の製造方法。
【請求項７】
前記ソース領域をエピタキシャル成長法により形成することを特徴とする請求項１〜６のいずれか一つに記載の炭化珪素半導体装置の製造方法。
【請求項８】
おもて面の面方位を（０００−１）面とする第１導電型の半導体基板上に設けられた第１導電型のドリフト領域と、
前記ドリフト領域上に設けられた第２導電型のベース領域と、
前記ベース領域の表面に設けられた第１導電型のソース領域と、
前記ソース領域おもて面から前記ベース領域を貫通し、前記半導体基板に達する第１トレンチと、
前記第１トレンチ内に絶縁膜を介して設けられたゲート電極と、
前記第１トレンチと離れて設けられ、前記ソース領域を貫通し、前記ベース領域に達する第２トレンチと、
前記第２トレンチの側壁および底面に設けられ、前記ベース領域と同一の導電型を有し、前記ベース領域よりも高い不純物濃度を有する高濃度エピタキシャル領域と、
前記ソース領域に接し、前記高濃度エピタキシャル領域を介して前記第２トレンチの内部に埋め込まれたソース電極と、
を有することを特徴とする炭化珪素半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、炭化珪素半導体装置の製造方法および炭化珪素半導体装置に関する。
【背景技術】
【０００２】
炭化珪素（ＳｉＣ）半導体は、シリコン（Ｓｉ）半導体と比較して、オン抵抗が数百分の１になるという特長や、２００℃以上の高温環境下での使用が可能であるなどの特長を有している。これは、炭化珪素自体の特性に因るものである。炭化珪素は、シリコンと比べて、バンドギャップが３倍程度広く、絶縁破壊に至る電界強度が１桁程度大きい。そのため、炭化珪素を用いた半導体装置（以下、炭化珪素半導体装置とする）は、シリコンを用いた従来の半導体装置の限界を超える次世代半導体装置として期待されている。
【０００３】
現在は、炭化珪素を用いたｐｎ接合ダイオードまたはショットキーバリアダイオードなどの整流デバイスや、トランジスタまたはサイリスタなどのスイッチングデバイスが作製されている。そして、整流デバイスにおいては、ショットキーバリアダイオードがすでに実用化され始めている。一方、スイッチングデバイスにおいては、トレンチゲート構造のＭＯＳＦＥＴ（ＭＯＳＦＥＴ：Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）が、将来有望な半導体装置として研究されている。トレンチゲート構造のＭＯＳＦＥＴは、微細化することによりオン抵抗を低減することができる。
【０００４】
炭化珪素を用いたトレンチゲート構造のＭＯＳＦＥＴとして、次のような装置が提案されている。炭化珪素基板上に積層された炭化珪素からなる第一導電型ベース層と、その第一導電型ベース層の上に積層された炭化珪素からなる第二導電型ベース層と、その第二導電型ベース層の表面層の少なくとも一部に形成された第一導電型ソース領域とを有し、第一導電型ソース領域の表面から第二導電型ベース層を貫通して第一導電型ベース層に達するトレンチが形成され、そのトレンチ内に絶縁膜を介してゲート電極が充填され、上下の表面にそれぞれ電極が形成されている縦型ＭＯＳＦＥＴにおいて、第二導電型ベース層と第一導電型ソース領域とに共通に接触する電極の、第二導電型ベース層との接触面の少なくとも一部が、第一導電型ソース領域の深さより深く掘り下げられている。そして、第二導電型ベース層と第一導電型ソース領域とに共通に接触する電極の、第二導電型ベース層との接触面の少なくとも一部が、第二導電型ベース層の不純物濃度より高濃度な領域にされている（例えば、下記特許文献１参照。）。
【０００５】
また、別の装置として、次のような装置が提案されている。｛１１−２０｝面を主面とするｎ+型炭化珪素基板の表面には、ｎ+バッファ領域が形成されている。ｎ+型バッファ領域の表面には、ｎ-ドリフト領域が形成されている。ｎ-ドリフト領域の表面には、ｎ型電流拡散領域が形成されている。また、ｎ型電流拡散領域の表面には、ｐ型ベース領域が形成されている。ｐ型ベース領域の表面には、ｐ+型コンタクト層が形成されている。また、ｐ型ベース領域の上には、ｎ+型ソース領域が形成されている。また、ｎ+型ソース領域およびｐ+型コンタクト層を覆うようにソースおよびベースオーミックコンタクトが形成されている。また、ｎ+型ソース領域の表面から、ｎ型電流拡散領域に達するトレンチが選択的に形成されている。このトレンチの底面、内側壁、およびｎ+型ソース領域の上の一部を覆うようにゲート酸化膜が形成されている。このトレンチには、ゲート酸化膜を介してポリシリコンよりなるゲート電極が形成されている。さらにゲート電極の上には、層間絶縁膜が形成されており、当該層間絶縁膜およびソースおよびベースオーミックコンタクトの上には、配線電極が形成されている（例えば、下記特許文献２参照。）。
【０００６】
このような炭化珪素半導体装置では、ｐ型ベース領域とｎ+型ソース領域とを電気的に接続するコンタクト電極（オーミックコンタクト）を、各領域に接するように共通の電極として、同一の電極材料を用いて形成している。このようにコンタクト電極を形成することで、半導体装置の微細化を図り、また製造工程数の低減を図ることができる。電極材料として、例えば主にニッケル（Ｎｉ）が用いられている。
【０００７】
また、ｐ型ベース領域とコンタクト電極との界面における接触をオーミック接合とするために、ｐ型ベース領域の表面層に、ｐ型ベース領域よりも高い不純物濃度を有するｐ+型コンタクト層を形成している。ｐ+型コンタクト層は、ｐ型ベース領域の表面層に、例えばアルミニウム（Ａｌ）などのドーパントをイオン注入することにより形成される。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平０７−１６１９８３号公報
【特許文献２】特開２００７−２５８４６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上述した炭化珪素半導体装置では、コンタクト電極との界面における接触をオーミック接合とするには、ｐ型ベース領域の表面層に形成されたｐ+型コンタクト層の不純物濃度を例えば１×１０19ｃｍ-3程度以上にする必要がある。しかしながら、オーミック接合を形成することができる程度の不純物濃度を有するｐ+型コンタクト層を、イオン注入によって形成した場合、ｐ+型コンタクト層に結晶欠陥が生じてしまう。
【００１０】
また、ｐ+型コンタクト層とコンタクト電極との界面における接触抵抗の低減を図るために、イオン注入するドーパント量を増やした場合、ｐ+型コンタクト層に生じる結晶欠陥はさらに増大してしまう。この結晶欠陥は、半導体装置のオフ時、ドレイン−ソース間にリーク電流を発生させる原因となる。
【００１１】
そこで、発明者が、エピタキシャル成長法によってｐ+型コンタクト層を形成した結果、次のことが判明した。エピタキシャル成長法によってｐ+型コンタクト層を形成する場合、コンタクト電極との界面における接触をオーミック接合とするには、ｐ+型コンタクト層の例えばアルミニウムなどの不純物濃度を３×１０19ｃｍ-3程度以上とする必要がある。オーミック接合を形成することができる程度の不純物濃度を有するｐ+型コンタクト層を、エピタキシャル成長法によって形成した場合、ｐ+型コンタクト層の表面に凹凸が生じてしまう。
【００１２】
エピタキシャル成長中に導入するドーパント量を増やし、高い不純物濃度を有するエピタキシャル膜を形成する場合、成長時にエピタキシャル膜の表面の原子ステップが粗密化すること（ステップバンチング）により、エピタキシャル膜の表面に凹凸が生じてしまうためと推測される。また、ステップバンチングが生じているエピタキシャル膜をエッチングにより除去したとしても、エッチング後のエピタキシャル膜の表面またはその下層の表面にも同様に凹凸が生じてしまう。
【００１３】
ｐ+型コンタクト層の表面に凹凸が生じた場合、半導体装置のオン時に、ｐ+型コンタクト層の表面に形成された層間絶縁膜にリーク電流が流れてしまい、この層間絶縁膜を突き抜けて例えばメタル配線用に引き出されたゲート電極とソース電極間にリーク電流を発生させてしまう。
【００１４】
上述したように半導体装置にリーク電流が発生した場合、半導体装置の温度が上昇し、半導体装置が破壊に至る恐れが生じてしまう。
【００１５】
この発明は、上述した従来技術による問題点を解消するため、歩留まりを向上することができる炭化珪素半導体装置の製造方法および炭化珪素半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上述した課題を解決し、目的を達成するため、請求項１の発明にかかる炭化珪素半導体装置の製造方法は、炭化珪素半導体でできた基体のおもて面から形成された第１トレンチ内にゲート絶縁膜を介してゲート電極を有する炭化珪素半導体装置の製造方法において、おもて面の面方位を（０００−１）面とする第１導電型の半導体基板上に、第１導電型のドリフト領域を形成する工程と、前記ドリフト領域の表面に、第２導電型のベース領域を形成する工程と、前記ベース領域の表面に、第１導電型のソース領域を形成する工程と、前記第１トレンチと離れて、前記ソース領域を貫通し、前記ベース領域に達する第２トレンチを形成する工程と、前記第２トレンチの側壁および底面に、前記ベース領域と同一の導電型を有し、前記ベース領域よりも高い不純物濃度を有する高濃度領域をエピタキシャル成長法により形成する工程と、前記ソース領域に接し、前記高濃度領域を介して前記第２トレンチの内部に埋め込むように、ソース電極を形成する工程と、を含むことを特徴とする。なお、本明細書では、ミラー指数の表記において、“−”はその直後の指数につくバーを意味しており、指数の前に“−”を付けることで負の指数を表している。
【００１７】
また、請求項２の発明にかかる炭化珪素半導体装置の製造方法は、請求項１に記載の発明において、前記第２トレンチの側壁の面方位を、（１１−２０）面とすることを特徴とする。
【００１８】
また、請求項３の発明にかかる炭化珪素半導体装置の製造方法は、請求項１または２に記載の発明において、［１−１００］方向に延びる直線形状の平面レイアウトで、前記第２トレンチを形成することを特徴とする。
【００１９】
また、請求項４の発明にかかる炭化珪素半導体装置の製造方法は、請求項１〜３のいずれか一つに記載の発明において、［１−１００］方向に延びる直線形状の複数のトレンチが平行に配列された平面レイアウトで、前記第２トレンチを形成することを特徴とする。
【００２０】
また、請求項５の発明にかかる炭化珪素半導体装置の製造方法は、請求項１または２に記載の発明において、｛１１−２０｝面をトレンチ側壁とし、結晶内の等価な面がトレンチ側壁となる六角形状の平面レイアウトで、前記第２トレンチを形成することを特徴とする。
【００２１】
また、請求項６の発明にかかる炭化珪素半導体装置の製造方法は、請求項１、２、または５のいずれか一つに記載の発明において、｛１１−２０｝面をトレンチ側壁とし、結晶内の等価な面がトレンチ側壁となる六角形の平面形状を有するトレンチが、［１−１００］方向に間隔を空けて複数配列された平面レイアウトで、前記第２トレンチを形成することを特徴とする。
【００２２】
また、請求項７の発明にかかる炭化珪素半導体装置の製造方法は、請求項１〜６のいずれか一つに記載の発明において、前記ソース領域をエピタキシャル成長法により形成することを特徴とする。
【００２３】
また、請求項８の発明にかかる炭化珪素半導体装置は、おもて面の面方位を（０００−１）面とする第１導電型の半導体基板上に設けられた第１導電型のドリフト領域と、前記ドリフト領域上に設けられた第２導電型のベース領域と、前記ベース領域の表面に設けられた第１導電型のソース領域と、前記ソース領域おもて面から前記ベース領域を貫通し、前記半導体基板に達する第１トレンチと、前記第１トレンチ内に絶縁膜を介して設けられたゲート電極と、前記第１トレンチと離れて設けられ、前記ソース領域を貫通し、前記ベース領域に達する第２トレンチと、前記第２トレンチの側壁および底面に設けられ、前記ベース領域と同一の導電型を有し、前記ベース領域よりも高い不純物濃度を有する高濃度エピタキシャル領域と、前記ソース領域に接し、前記高濃度エピタキシャル領域を介して前記第２トレンチの内部に埋め込まれたソース電極と、を有することを特徴とする。
【００２４】
上述した発明によれば、エピタキシャル成長法によって高濃度領域を形成することにより、イオン注入を行わずに高濃度領域を形成することができる。そのため、高濃度領域に結晶欠陥が発生することを低減することができる。これにより、この結晶欠陥が原因で、ドレイン−ソース間に発生するリーク電流を低減することができる。また、基体のおもて面の面方位を（０００−１）面とし、その表面から（１１−２０）面を側壁とする第２トレンチを形成することにより、エピタキシャル成長法によって、第２トレンチの側面に、基体のおもて面よりも高い不純物濃度を有する高濃度エピタキシャル領域を形成することができる。そのため、第２トレンチの側面に、ソース電極（コンタクト電極）との界面における接触をオーミック接合とするために必要な不純物濃度を有する高濃度領域を形成するに際し、エピタキシャル成長時に導入するドーパント濃度を、高濃度領域の表面に凹凸を生じさせない程度に低くすることができる。これにより、基体のおもて面に形成される高濃度領域の表面に凹凸が生じることを低減することができ、この高濃度領域の上に層間絶縁膜を介して形成された例えばメタル配線用に引き出されたゲート電極とソース電極間に流れるリーク電流を低減することができる。このようにリーク電流を低減することができることにより、半導体装置の温度が上昇するのを抑制し、半導体装置の破壊を防ぐことができる。
【発明の効果】
【００２５】
本発明にかかる炭化珪素半導体装置の製造方法および炭化珪素半導体装置によれば、歩留まりを向上することができ、信頼性の高い半導体装置を提供できるという効果を奏する。
【図面の簡単な説明】
【００２６】
【図１】実施の形態１にかかる半導体装置を示す断面図である。
【図２】実施の形態１にかかる半導体装置の製造方法を示す断面図である。
【図３】実施の形態１にかかる半導体装置の製造方法を示す断面図である。
【図４】実施の形態１にかかる半導体装置の製造方法を示す断面図である。
【図５】実施の形態１にかかる半導体装置の製造方法を示す断面図である。
【図６】実施の形態１にかかる半導体装置の製造方法を示す断面図である。
【図７】実施の形態１にかかる半導体装置の製造方法を示す断面図である。
【図８】実施の形態１にかかる半導体装置の製造方法を示す断面図である。
【図９】実施の形態１にかかる半導体装置の製造方法を示す断面図である。
【図１０】実施の形態１にかかる半導体装置の製造方法を示す断面図である。
【図１１】実施の形態１にかかる半導体装置の製造方法を示す断面図である。
【図１２】実施の形態１にかかる半導体装置の平面レイアウトを示す平面図である。
【図１３】実施の形態２にかかる半導体装置の平面レイアウトを示す平面図である。
【発明を実施するための形態】
【００２７】
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置の製造方法および炭化珪素半導体装置の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
【００２８】
（実施の形態１）
図１は、実施の形態１にかかる半導体装置を示す断面図である。図１に示す半導体装置では、おもて面の面方位を（０００−１）面とするｎ+半導体基板１が設けられている。ｎ+半導体基板１は、例えば炭化珪素の四層周期六方晶（４Ｈ−ＳｉＣ）からなる炭化珪素単結晶基板である。ｎ+半導体基板１のおもて面には、炭化珪素からなるｎ-ドリフト領域２が設けられている。ｎ-ドリフト領域２は、ｎ+半導体基板１よりも低い不純物濃度を有する。
【００２９】
ｎ-ドリフト領域２の表面には、炭化珪素からなるｐベース領域３が設けられている。ｐベース領域３の表面には、炭化珪素からなるｎ+ソース領域４が設けられている。ｎ-ドリフト領域２、ｐベース領域３およびｎ+ソース領域４は、例えばエピタキシャル成長法により形成されたエピタキシャル膜としても良い。
【００３０】
このような炭化珪素半導体でできた基体に、そのおもて面から、ｎ+ソース領域４およびｐベース領域３を貫通し、ｎ-ドリフト領域２に達する第１トレンチ７が設けられている。また、第１トレンチ７と離れて、ｎ+ソース領域４を貫通し、ｐベース領域３に達する第２トレンチ５が設けられている。第２トレンチ５の側壁の面方位は、（１１−２０）面とするのが良い。その理由は、後述する。
【００３１】
第２トレンチ５の側壁および底面には、ｐ+高濃度コンタクト領域６が設けられている。ｐ+高濃度コンタクト領域６は、ｐベース領域３と同一の導電型を有する。また、ｐ+高濃度コンタクト領域６は、ｐベース領域３よりも高い不純物濃度を有する。また、ｐ+高濃度コンタクト領域６は、エピタキシャル成長法により形成されたエピタキシャル膜とするのが良い。その理由は、後述する。ｐ+高濃度コンタクト領域６は、高濃度領域に相当する。
【００３２】
ゲート電極９は、ゲート絶縁膜８を介して、第１トレンチ７の内部に埋め込むように設けられている。ソース電極１１は、基体のおもて面において、ｎ+ソース領域４に接する。また、ソース電極１１は、ｐ+高濃度コンタクト領域６を介して第２トレンチ５の内部に埋め込むように設けられている。つまり、ソース電極１１は、ｎ+ソース領域４およびｐ+高濃度コンタクト領域６に接する共通のコンタクト電極として設けられ、ｎ+ソース領域４とｐ+高濃度コンタクト領域６とを短絡する。また、ソース電極１１は、層間絶縁膜１０により、ゲート電極９と絶縁されている。ドレイン電極１２は、ｎ+半導体基板１の裏面に設けられている。
【００３３】
次に、実施の形態１に示す炭化珪素半導体装置の製造方法について説明する。図２〜図１１は、実施の形態１にかかる半導体装置の製造方法を示す断面図である。まず、図２に示すように、おもて面の面方位を（０００−１）面とし、例えば４Ｈ−ＳｉＣからなるｎ+半導体基板１を準備する。次いで、エピタキシャル成長法により、ｎ+半導体基板１の表面に、ｎ-ドリフト領域２、ｐベース領域３およびｎ+ソース領域４をこの順に連続して積層する。これにより、炭化珪素半導体でできた基体が形成される。ｎ-ドリフト領域２の不純物濃度は、例えば１×１０16ｃｍ-3であっても良い。ｐベース領域３の不純物濃度は、例えば２×１０17ｃｍ-3であっても良い。ｎ+ソース領域４の不純物濃度は、例えば２×１０19ｃｍ-3であっても良い。また、ｎ-ドリフト領域２を形成するエピタキシャル成長中に導入するドーパントは、例えば窒素（Ｎ）であっても良い。ｐベース領域３を形成するエピタキシャル成長中に導入するドーパントは、例えばアルミニウム（Ａｌ）であっても良い。ｎ+ソース領域４を形成するエピタキシャル成長中に導入するドーパントは、例えば窒素であっても良い。また、ｎ-ドリフト領域２の膜厚は、例えば１２μｍであっても良い。ｐベース領域３の膜厚は、例えば２．５μｍであっても良い。ｎ+ソース領域４の膜厚は、例えば２μｍであっても良い。
【００３４】
次いで、図３に示すように、ｎ+ソース領域４の表面に、第２トレンチ５の形成領域を開口した第１レジストパターン２１を形成する。第１レジストパターン２１は、例えば酸化膜を堆積することにより形成される（以下、第２〜第４レジストパターンにおいても同様）。次いで、第１レジストパターン２１をマスクとして、例えばドライエッチングを行う。これにより、図４に示すように、ｎ+ソース領域４を貫通し、ｐベース領域３に達する第２トレンチ５を形成する。第２トレンチ５の側壁の面方位は、（１１−２０）面とするのが良い。第２トレンチ５の幅および深さは、それぞれ例えば１．３μｍおよび３．８μｍであっても良い。第２トレンチ５の好適な条件については、後述する。次いで、第１レジストパターン２１を除去する。
【００３５】
次いで、図５に示すように、エピタキシャル成長法により、基体のおもて面に、ｐ+高濃度コンタクト領域６を積層する。これにより、ｎ+ソース領域４の表面、第２トレンチ５の側壁および底面に、ｐ+高濃度コンタクト領域６が形成される。ｐ+高濃度コンタクト領域６の不純物濃度は、例えば２×１０19ｃｍ-3であっても良い。ｐ+高濃度コンタクト領域６を形成するエピタキシャル成長中に導入するドーパントは、例えばアルミニウムであっても良い。ｎ+ソース領域４のおもて面（（０００−１）面）において、ｐ+高濃度コンタクト領域６の膜厚は、例えば１．０μｍであっても良い。このとき、第２トレンチ５の側壁に露出する（１１−２０）面において、ｐ+高濃度コンタクト領域６の膜厚は、例えば０．４μｍ程度となる。その理由は、トレンチ側壁とｎ+ソース領域４のおもて面とで、炭化珪素の成長速度が異なるからである。
【００３６】
次いで、図６に示すように、ｎ+ソース領域４の上の領域が開口した第２レジストパターン２２を形成する。つまり、第２レジストパターン２２は、第２トレンチ５の内部に埋め込むように形成される。次いで、第２レジストパターン２２をマスクとして、例えばドライエッチングを行う。これにより、図７に示すように、ｎ+ソース領域４の表面に形成されたｐ+高濃度コンタクト領域６を除去する。このとき、ｎ+ソース領域４の表面層を、例えば０．５μｍ程度エッチバックしても良い。次いで、第２レジストパターン２２を除去する。
【００３７】
次いで、図８に示すように、第１トレンチ７の形成領域を開口した第３レジストパターン２３を形成する。次いで、第３レジストパターン２３をマスクとして、例えばドライエッチングを行う。これにより、図９に示すように、ｎ+ソース領域４およびｐベース領域３を貫通し、ｎ-ドリフト領域２に達する第１トレンチ７を形成する。次いで、第３レジストパターン２３を除去する。
【００３８】
次いで、図１０に示すように、基体のおもて面に、酸化膜２４を形成する。これにより、ｎ+ソース領域４、ｐ+高濃度コンタクト領域６、第１トレンチ７の側壁および底面に、酸化膜２４が形成される。第１トレンチ７の側壁および底面に形成された酸化膜２４が、ゲート絶縁膜８となる。次いで、第１トレンチ７の内部に埋め込むように、ゲート絶縁膜８を介してゲート電極９を形成する。また、図示省略する耐圧構造を形成する。
【００３９】
次いで、図１１に示すように、基体のおもて面に、層間絶縁膜１０を形成する。これにより、酸化膜２４およびゲート絶縁膜８の表面に、層間絶縁膜１０が形成される。次いで、層間絶縁膜１０の表面に、ｎ+ソース領域４およびｐ+高濃度コンタクト領域６とソース電極１１とを接続するコンタクトの形成領域が開口する図示省略する第４レジストパターンを形成する。次いで、第４レジストパターンをマスクとして、例えばドライエッチングを行い、層間絶縁膜１０およびその下層の酸化膜２４を除去する。これにより、ｎ+ソース領域４の表面が露出する。また、第２トレンチ５の側壁および底面に形成されたｐ+高濃度コンタクト領域６が露出する。
【００４０】
次いで、第２トレンチ５の側壁および底面に形成されたｐ+高濃度コンタクト領域６とｎ+ソース領域４に接するように、ソース電極１１を形成する。次いで、層間絶縁膜１０の表面に、図示省略するゲートパッドなどを形成する。次いで、ｎ+半導体基板１の裏面に、ドレイン電極１２を形成する。その後、例えばアルゴン（Ａｒ）雰囲気中でアニール処理を行う。アニール処理を行うことにより、ｐ+高濃度コンタクト領域６とソース電極１１との接触を、より接触抵抗が少ないオーミック接合とすることができる。これにより、図１に示すように、炭化珪素半導体装置が完成する。
【００４１】
次に、第２トレンチ５の平面レイアウトについて説明する。図１２は、実施の形態１にかかる半導体装置の平面レイアウトを示す平面図である。図１２に示す平面図は、ｐベース領域３、ｎ+ソース領域４および第２トレンチ５の平面レイアウトである。図１２に示すように、第２トレンチ５は、（１１−２０）面を側壁とし、［１−１００］方向に延びる直線形状の平面レイアウトを有している。また、第２トレンチ５は、（１１−２０）面を側壁とし、［１−１００］方向に延びる直線形状の複数のトレンチを平行に配列した平面レイアウトを有するものであっても良い。
【００４２】
第２トレンチ５の断面形状は、ｎ+ソース領域４を貫通し、ｐベース領域３に達する。また、第２トレンチ５は、次の（１）式を満たすように形成するのが良い。なお、第２トレンチ５の側壁の上端から、第２トレンチ５の底面に形成された図示省略するｐ+高濃度コンタクト領域６の表面までの第１深さｄ、（１−１００）面における第２トレンチ５の第１幅ｗ、（１１−２０）面における第２トレンチ５の第２幅Ｌとする。
【００４３】
ｗ／２＜ｄ  ・・・（１）
【００４４】
（１）式を満たすように第２トレンチ５を形成することで、ｐベース領域の表面層にｐ+高濃度コンタクト領域を形成した従来の炭化珪素半導体装置に比べて、ソース電極１１とｐ+高濃度コンタクト領域６とが接する面積を増大することができる。その理由は、次に示すとおりである。例えばｐベース領域の表面に、第２トレンチ５と同様の第１幅ｗおよび第２幅Ｌからなる平面形状を有するｐ+高濃度コンタクト領域を形成した場合、ソース電極とｐ+高濃度コンタクト領域とが接する面積は、ｐベース領域の表面に露出するｐ+高濃度コンタクト領域の表面積（第１幅ｗ×第２幅Ｌ）となる。一方、実施の形態１にかかる炭化珪素半導体装置では、ソース電極１１とｐ+高濃度コンタクト領域６とが接する面積は、第２トレンチ５の２つの側壁に露出するｐ+高濃度コンタクト領域６の表面積の合計（第１深さｄ×第２幅Ｌ×２）となる。そのため、（１）式を満たすように第２トレンチ５を形成することで、ソース電極１１の形成領域に露出するｐ+高濃度コンタクト領域６の面積を増やすことができるからである。
【００４５】
上述したようにｐ+高濃度コンタクト領域６を形成することで、炭化珪素半導体装置のリーク電流を低減し、かつｐベース領域３とソース電極１１との界面における接触をオーミック接合とすることができる。その理由は、次に示すとおりである。炭化珪素半導体は、例えばアルミニウムなどの不純物が取り込まれる結晶位置が、エピタキシャル成長時の結晶面方位によって異なる。そのため、炭化珪素半導体の不純物濃度は、結晶面方位によって異なる。例えば、エピタキシャル成長時にアルミニウムを導入した場合では、炭化珪素半導体の（０００−１）面におけるアルミニウム濃度を１倍とすると、同じ成膜条件で、炭化珪素半導体の（１１−２０）面および（０００１）面におけるアルミニウム濃度は、それぞれ３倍および１９倍となる。これは、炭化珪素半導体の結晶表面において、アルミニウム原子の取り込まれやすさが、（０００−１）面、（１１−２０）面および（０００１）面の順に高くなるからである。従って、実施の形態１にかかる炭化珪素半導体装置では、第２トレンチ５の側壁の面方位を（１１−２０）面とすることで、基体のおもて面である（０００−１）面に形成されたｐ+高濃度コンタクト領域６の不純物濃度よりも、第２トレンチ５の側壁に形成されたｐ+高濃度コンタクト領域６の不純物濃度を高くすることができる。そのため、ｐ+高濃度コンタクト領域６の表面に凹凸を生じさせない程度のドーパント量で、ｐ+高濃度コンタクト領域６をエピタキシャル成長させても、第２トレンチ５の側壁に形成されるｐ+高濃度コンタクト領域６の不純物濃度をオーミック接合が形成できる程度の不純物濃度とすることができる。また、基体のおもて面に形成されたｐ+高濃度コンタクト領域６の表面に凹凸が生じることを低減することができる。そのため、このｐ+高濃度コンタクト領域６の上に層間絶縁膜１０を介して形成された例えばメタル配線用に引き出されたゲート電極９とソース電極１１間に流れるリーク電流を低減することができるからである。
【００４６】
次に、上述した実施の形態１にかかる炭化珪素半導体装置の歩留まりについて検証した。まず、上述した製造方法に従い、炭化珪素半導体装置を作製した（以下、第１実施例とする）。比較として、ｐベース領域の表面層にｐ+高濃度コンタクト領域をイオン注入により形成した従来の炭化珪素半導体装置を作製した（以下、従来例とする）。第１実施例および従来例の耐圧は、１２００Ｖとした。歩留まりを算出する際の良品および不良品の判断基準は、次に示すとおりである。炭化珪素半導体装置のオフ時、ドレイン−ソース間に１２００Ｖの電圧を印加したときに、ドレイン−ソース間に流れるリーク電流（ドレイン−ソース間遮断電流）が１０ｎＡより大きい場合を不良品とした。また、ドレイン−ソース間遮断電流が１０ｎＡ以下の場合を良品とした。その結果、従来例では、歩留まりは４０％となった。一方、第１実施例では、歩留まりは７０％となった。これにより、第１実施例は、従来例に比べて歩留まりを向上することができることがわかった。
【００４７】
以上、説明したように、実施の形態１によれば、エピタキシャル成長法によってｐ+高濃度コンタクト領域６を形成することにより、イオン注入を行わずにｐ+高濃度コンタクト領域６を形成することができる。そのため、ｐ+高濃度コンタクト領域６に結晶欠陥が発生することを低減することができる。また、エピタキシャル成長法によってｎ+ソース領域４を形成することにより、イオン注入を行わずにｎ+ソース領域４を形成することができる。そのため、ドレイン−ソース間にリーク電流が発生する原因となる結晶欠陥が、ｎ+ソース領域４に発生することを低減することができる。これにより、これらの結晶欠陥が原因で、ドレイン−ソース間に発生するリーク電流を低減することができる。また、第２トレンチ５の側面に、ソース電極１１との界面における接触をオーミック接合とするために必要な不純物濃度を有するｐ+高濃度コンタクト領域６を形成するに際し、エピタキシャル成長時に導入するドーパント濃度を、ｐ+高濃度コンタクト領域６の表面に凹凸を生じさせない程度に低くすることができる。そのため、ｐ+高濃度コンタクト領域６の表面に凹凸が生じることを低減することができる。これにより、ｐ+高濃度コンタクト領域６の上に層間絶縁膜１０を介して形成された例えばメタル配線用に引き出されたゲート電極９とソース電極１１間に流れるリーク電流を低減することができる。このようにリーク電流を低減することができることにより、炭化珪素半導体装置の温度が上昇するのを抑制し、炭化珪素半導体装置の破壊を防ぐことができる。従って、炭化珪素半導体装置の歩留まりを向上することができる。
【００４８】
（実施の形態２）
図１３は、実施の形態２にかかる半導体装置の平面レイアウトを示す平面図である。図１３に示す平面図は、ｐベース領域３、ｎ+ソース領域４および第３トレンチ１５の平面レイアウトである。実施の形態１において、第２トレンチ５に代えて、六角形の平面形状を有する第３トレンチ１５を形成しても良い。
【００４９】
図１３に示すように、第３トレンチ１５は、｛１１−２０｝面を側壁とし、結晶内の等価な面がトレンチ側壁となる六角形状の平面レイアウトを有している。また、第３トレンチ１５は、｛１１−２０｝面を側壁とし、結晶内の等価な面がトレンチ側壁となる六角形の平面形状を有するトレンチが、［１−１００］方向に間隔を空けて複数配列された平面レイアウトを有するものであっても良い。また、さらに、上述した六角形状のトレンチが［１１−２０］方向にも間隔を空けて複数配列された平面レイアウトを有するものであっても良い。このとき、［１１−２０］方向に配列される六角形状のトレンチは、十分に狭い間隔で配列されるのが良い。それ以外の構成は、実施の形態１に示す炭化珪素半導体装置と同様である。
【００５０】
第３トレンチ１５は、次の（２）式を満たすように形成するのが良い。なお、第３トレンチ５側壁の上端から第３トレンチ１５の底面に形成された図示省略するｐ+高濃度コンタクト領域６の表面までの第２深さｄ、第３トレンチ１５の（１−１００）面に平行な第３幅ｗ、第３トレンチ１５の［１−１００］方向配列された全トレンチを含む第４幅Ｌとする。
【００５１】
ｗ／３．４＜ｄ  ・・・（２）
【００５２】
（２）式を満たすように第３トレンチ１５を形成することで、実施の形態１の第２トレンチ５と同様の効果を得ることができる。その理由は、実施の形態１の第２トレンチ５と同様である。実施の形態２にかかる炭化珪素半導体装置では、ソース電極１１とｐ+高濃度コンタクト領域６とが接する面積は、第３トレンチ１５の６つの側壁に露出するｐ+高濃度コンタクト領域６の表面積の合計となる。
【００５３】
次に、実施の形態２に示す炭化珪素半導体装置の製造方法について説明する。第３トレンチ１５の形成において、ｎ+ソース領域４の表面に、第３トレンチ１５の形成領域を開口した第１レジストパターンを形成する。次いで、第１レジストパターンをマスクとして、例えばドライエッチングを行う。第３トレンチ１５は、例えば正六角形状の平面形状を有する。第３トレンチ１５の（１−１００）面に平行な幅、つまり（１−１００）面上の六角形の対角線における幅は、例えば０．７μｍであっても良い。それ以外の製造方法は、実施の形態１に示す炭化珪素半導体装置と同様である。
【００５４】
次に、上述した実施の形態２にかかる炭化珪素半導体装置の歩留まりについて検証した。まず、上述した製造方法に従い、炭化珪素半導体装置を作製した（以下、第２実施例とする）。それ以外の条件は、実施の形態１と同様である。第２実施例では、歩留まりは７０％まで向上することが分かった。これにより、第２実施例は、従来例に比べて歩留まりを向上することができることがわかった。
【００５５】
以上、説明したように、実施の形態２によれば、実施の形態１と同様の効果を得ることができる。
【００５６】
以上において本発明では、上述した実施の形態に限らず、ｐ+半導体基板に、ｐドリフト領域、ｎベース領域、ｐ+ソース領域を形成した炭化珪素半導体装置に適用することが可能である。
【産業上の利用可能性】
【００５７】
以上のように、本発明にかかる炭化珪素半導体装置の製造方法および炭化珪素半導体装置は、炭化珪素基板を用いた半導体装置に有用であり、特に、トレンチゲート構造のＭＯＳＦＥＴに適している。
【符号の説明】
【００５８】
１  ｎ+半導体基板
２  ｎ-ドリフト領域
３  ｐベース領域
４  ｎ+ソース領域
５  トレンチ（第２）
６  ｐ+高濃度コンタクト領域
７  トレンチ（第１）
８  ゲート絶縁膜
９  ゲート電極
１０  層間絶縁膜
１１  ソース電極
１２  ドレイン電極
【図１】
2010258387.tif 000003
【図２】
2010258387.tif 000004
【図３】
2010258387.tif 000005
【図４】
2010258387.tif 000006
【図５】
2010258387.tif 000007
【図６】
2010258387.tif 000008
【図７】
2010258387.tif 000009
【図８】
2010258387.tif 000010
【図９】
2010258387.tif 000011
【図１０】
2010258387.tif 000012
【図１１】
2010258387.tif 000013
【図１２】
2010258387.tif 000014
【図１３】
2010258387.tif 000015