(57)【要約】【課題】感度の低下を招いたり、層全体の低背化の妨げになったりすることなく、読出し電圧の低電圧化、ひいては低消費電力化を図るようにする。【解決手段】センサ部（画素）１２が行列状に配列されてなる撮像部１１において、センサ部１２の受光面上に透明電極３１を、画素列ごとに垂直方向に沿ってストライプ状に形成する。そして、撮像部１１の周辺部において、読出し電極に読出し電圧を印加すると同時またはその前後に、縦ストライプ状の透明電極３１に対して読出し電圧ＶＨと逆極性、即ち負電圧のバイアス電圧を印加するようにする。【選択図】図３
2010067656.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に行列状に配列された複数の画素と、
前記行列状の画素配列に対して画素列ごとまたは画素行ごとに前記画素の受光面上に設けられたストライプ状の透明電極と、
前記行列状の画素配列の周辺部において、前記画素から信号電荷を読み出す際に前記透明電極に対してバイアス電圧を印加するバイアス印加部と
を備える固体撮像装置。
【請求項２】
前記画素は、前記半導体基板の表層部に前記半導体基板と逆導電型の不純物拡散層を有し、
前記透明電極は、前記画素の受光面の全面を覆うように画素列の画素配列方向に沿って形成されている
請求項１記載の固体撮像装置。
【請求項３】
前記不純物拡散層は、前記画素の受光面の全面に亘って形成されている
請求項２記載の固体撮像装置。
【請求項４】
前記不純物拡散層は、前記画素の信号読出し側と反対側の半分の領域に形成されている
請求項２記載の固体撮像装置。
【請求項５】
前記画素は、前記半導体基板の表層部に前記半導体基板と逆導電型の不純物拡散層を有し、
前記透明電極は、前記画素の受光面の信号読出し側の半分の領域を覆うように画素列の画素配列方向に沿って形成されている
請求項１記載の固体撮像装置。
【請求項６】
前記不純物拡散層は、前記画素の受光面の全面に亘って形成されている
請求項５記載の固体撮像装置。
【請求項７】
前記不純物拡散層は、前記画素の信号読出し側と反対側の半分の領域に形成されている
請求項５記載の固体撮像装置。
【請求項８】
前記画素は、前記半導体基板の表層部に前記半導体基板と逆導電型の不純物拡散層を有し、
前記透明電極は、前記画素の受光面の全面を覆うように画素行の画素配列方向に沿って形成されている
請求項１記載の固体撮像装置。
【請求項９】
前記不純物拡散層は、前記画素の受光面の全面に亘って形成されている
請求項８記載の固体撮像装置。
【請求項１０】
前記不純物拡散層は、前記画素の信号読出し側と反対側の半分の領域に形成されている
請求項８記載の固体撮像装置。
【請求項１１】
前記複数の画素で光電変換された１画面分の信号電荷を、３フィールド以上の複数フィールドに亘って読み出す多フィールド読み出し方式を採用している
請求項８記載の固体撮像装置。
【請求項１２】
半導体基板上に行列状に配列された複数の画素に対して画素列ごとまたは画素行ごとに前記画素の受光面上に設けられたストライプ状の透明電極に対して、前記画素から信号電荷を読み出す際にバイアス電圧を印加するに当たって、
前記行列状の画素配列の周辺部において前記透明電極に前記バイアス電圧を印加する
固体撮像装置の駆動方法。
【請求項１３】
半導体基板上に行列状に配列された複数の画素と、
前記行列状の画素配列に対して画素列ごとまたは画素行ごとに前記画素の受光面上に設けられたストライプ状の透明電極と、
前記行列状の画素配列の周辺部において、前記画素から信号電荷を読み出す際に前記透明電極に対してバイアス電圧を印加するバイアス印加部と
を備える固体撮像装置を用いた撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置、固体撮像装置の駆動方法および撮像装置に関し、特にＣＣＤ(Charge Coupled Device)固体撮像装置に代表される電荷転送型固体撮像装置、当該固体撮像装置の駆動方法および当該固体撮像装置を用いた撮像装置に関する。
【背景技術】
【０００２】
電荷転送型固体撮像装置、例えばＣＣＤ固体撮像装置は、光電変換を行うセンサ部と、当該センサ部に蓄積された信号電荷を読み出す読出しゲート部と、当該読出しゲート部によって読み出された信号電荷を転送する電荷転送部とを有している。エリアセンサの場合には、電荷転送部は、信号電荷を画素列の画素配列方向（垂直方向）に転送する垂直転送部と、信号電荷を画素行の画素配列方向（水平方向）に転送する水平転送部とからなる。
【０００３】
そして、一般的には、垂直転送部の特定の相の転送電極、例えば４相駆動の場合には１相目と３相目に対応する各転送電極が読出しゲート部のゲート電極を兼ねた構造となっている。このことから、４相の転送パルスのうち、１相目と３相目の転送パルスが低レベルＶＬ、中間レベルＶＭおよび高レベルＶＨの３値をとる。そして、その３値目の高レベルＶＨのパルスが読出しゲート部のゲート電極（１相目、３相目に対応する各転送電極）に印加される読出しパルスとして用いている。
【０００４】
ここで、垂直転送部の転送パルスは、一般的に、中間レベルＶＭを０Ｖとし、低レベルＶＬが負電圧となる負の電圧パルスである。これに対して、読出しパルスの電圧（以下、「読出し電圧」と記述する場合もある）ＶＨとしては、１０Ｖ以上の比較的高い電圧が用いられる。そして、読出し電圧ＶＨによってＣＣＤ固体撮像装置の消費電力が決まる。したがって、ＣＣＤ固体撮像装置の低電圧化、ひいては低消費電力化を図るためには、読出し電圧ＶＨを下げる必要がある。
【０００５】
従来、読出し電圧の低電圧化を図る技術として、画素の開口ごとに透明電極層を設け、読出し電圧を印加すると同時に透明電極層に負電圧をバイアス電圧として印加するようにした技術が知られている（例えば、特許文献１参照）。
【０００６】
【特許文献１】特開２００７−１８９０２３号公報（特に、段落００２６，００３９、図１および図３等参照）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１記載の従来技術では、透明電極層を画素の開口ごと、即ち画素ごとに設ける構成を採っているために、当該透明電極層に対してバイアス電圧を供給するための画素間配線を用意する必要がある。そして、画素間に新たに配線が追加されることで、画素の開口面積を縮小せざるを得なくなるために感度が低下し、また層全体の低背化の妨げになる。
【０００８】
そこで、本発明は、感度の低下を招いたり、層全体の低背化の妨げになったりすることなく、読出し電圧の低電圧化、ひいては低消費電力化を図ることが可能な固体撮像装置、固体撮像装置の駆動方法および撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明は、
半導体基板上に行列状に配列された複数の画素を有する固体撮像装置において、
前記行列状の画素配列に対して画素列ごとまたは画素行ごとに前記画素の受光面上にストライプ状の透明電極を設け、
当該透明電極に対してバイアス電圧を印加するに当たって、前記行列状の画素配列の周辺部において前記透明電極に前記バイアス電圧を印加するようにする。
【００１０】
上記構成の固体撮像装置において、行列状の画素配列に対して画素列ごとまたは画素行ごとに透明電極をストライプ状（帯状）に設けることで、画素配列の周辺部での透明電極へのバイアス電圧の印加が可能になる。そして、画素配列の周辺部で透明電極にバイアス電圧を印加することで、当該バイアス電圧を供給するための配線を画素間に設けなくて済むことになる。その結果、画素間配線に起因して感度の低下を招いたり、層全体の低背化の妨げになったりすることがなくなる。その上で、透明電極へのバイアス電圧の印加によって読出し電圧の低電圧化を図ることができる。
【発明の効果】
【００１１】
本発明によれば、透明電極にバイアス電圧を供給するための配線を画素間に設けなくて済むために、感度の低下を招いたり、層全体の低背化の妨げになったりすることなく、読出し電圧の低電圧化、ひいては低消費電力化を図ることができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態について図面を参照して詳細に説明する。本実施形態では、固体撮像装置として、例えばインターライン転送（ＩＴ）方式のＣＣＤ固体撮像装置に適用した場合を例に挙げて説明するものとする。
【００１３】
図１は、本発明が適用されるＣＣＤ固体撮像装置の一例を示す概略構成図である。図１において、撮像部１１は、行列状に２次元配置された複数のセンサ部（画素）１２と、これらセンサ部１２に隣接して設けられた読出しゲート部１３と、行列状の画素配列に対して画素列ごとに設けられたＣＣＤからなる垂直転送部１４とから構成されている。
【００１４】
この撮像部１１において、１つのセンサ部１２、これに隣接した読出しゲート部１３および１つのセンサ部１２に対応した垂直転送部１４のパケットからなる１単位が単位セル１５となる。ここで、垂直転送部１４のパケットとは、垂直転送部１４において１画素分の信号電荷を扱う単位を言う。そして、このパケットが連続して連なることで垂直転送部１４の転送チャネルが形成される。
【００１５】
センサ部１２は、例えばＰＮ接合のフォトダイオードからなり、入射光をその輝度レベルに応じた電荷量の信号電荷に光電変換して蓄積する。読出しゲート部１３は、読出しパルスφＲＯＰが印加されることにより、センサ部１２に蓄積された信号電荷を垂直転送部１４へ読み出す。
【００１６】
垂直転送部１４は、例えば４相の垂直転送パルスφＶ１〜φＶ４によって転送駆動され、読出しゲート部１３によってセンサ部１２から読み出された信号電荷を、水平ブランキング期間の一部にて１走査線（１ライン）に相当する部分ずつ順に垂直方向に転送する。ここに、垂直方向とは、画素列の画素の配列方向を言う。
【００１７】
ここで、垂直転送部１４において、パケットが連なってなる転送チャネルの上方には、４相の垂直転送パルスφＶ１〜φＶ４に対応した４つの転送電極が転送方向に繰り返して配置されている。そして、例えば１相目と３相目に対応する各転送電極が、読出しゲート部１３のゲート電極を兼ねている。
【００１８】
このことから、４相の垂直転送パルスφＶ１〜φＶ４のうち、１相目と３相目の垂直転送パルスφＶ１，φＶ３が低レベルＶＬ、中間レベルＶＭおよび高レベルＶＨの３値をとり、その３値目の高レベル（読出し電圧）ＶＨのパルスが読出しゲート部１３に印加される読出しパルスφＲＯＰとなる。
【００１９】
すなわち、１相目と３相目の垂直転送パルスφＶ１，φＶ３の３値目の読出しパルスφＲＯＰが１相目と３相目に対応する各転送電極（読出しゲート部１３のゲート電極）に印加される。これにより、センサ部１２に蓄積された信号電荷が垂直転送部１４に読み出される。
【００２０】
２相目と４相目の垂直転送パルスφＶ２，φＶ３は、低レベルＶＬと中間レベルＶＭの２値をとる。そして、４相の垂直転送パルスφＶ１〜φＶ４が低レベルＶＬと中間レベルＶＭとの間で周期的に遷移することで垂直転送部１４の転送駆動が行われ、センサ部１２から読み出された信号電荷が当該垂直転送部１４によって垂直転送される。
【００２１】
垂直転送部１４の一方の端部側には、ＣＣＤからなる水平転送部１６が配されている。この水平転送部１６には、複数本の垂直転送部１４から１ラインに相当する信号電荷が順にシフト（転送）される。水平転送部１６は、例えば２相の水平転送パルスφＨ１，φＨ２によって転送駆動されることで、複数本の垂直転送部１４からシフトされる１ライン分の信号電荷を、水平ブランキング期間後の水平走査期間にて順次水平方向に転送する。ここに、水平方向とは、画素行の画素の配列方向を言う。
【００２２】
水平転送部１６の転送先側の端部には、例えばフローティング・ディフュージョン・アンプ構成の電荷電圧変換部１７が設けられている。この電荷電圧変換部１７は、水平転送部１６によって水平転送される信号電荷を順次信号電圧に変換して出力する。この信号電圧は、被写体を経て撮像部１１に入射し、センサ部１２でその輝度レベルに応じて光電変換されて得られる撮像信号ＯＵＴとして出力される。
【００２３】
上述したセンサ部１２、読出しゲート部１３、垂直転送部１４、水平転送部１６および電荷電圧変換部１７等の構成要素は、半導体基板（以下、「チップ」と記述する場合もある）１８上に形成されている。半導体基板１８は、後述する基板バイアス電圧Ｖｓｕｂによってバイアスされている。以上により、インターライン転送方式のＣＣＤ固体撮像装置１０が構成される。
【００２４】
ＣＣＤ固体撮像装置１０の駆動制御は、チップ外部のタイミング制御回路２１によるタイミング制御によって行われる。タイミング制御回路２１は、垂直同期信号ＶＤ、水平同期信号ＨＤおよびマスタークロックＭＣＫを基に、ＣＣＤ固体撮像装置１０の各種の動作の制御を行うために、ＣＣＤ駆動回路２２およびシャッタ駆動回路２３を制御する。
【００２５】
ここに、各種の動作としては、センサ部１２での信号電荷の蓄積（露光）期間の制御、センサ部１２から垂直転送部１４への信号電荷の読出し、垂直転送部１４での垂直転送、水平転送部１６での水平転送、電荷電圧変換部１７のリセット動作などが挙げられる。
【００２６】
具体的には、タイミング制御回路２１は、フィールド読出しを行うために、２つのフィールドで１コマ（フレーム）の映像が得られるようにＣＣＤ駆動回路２２の駆動制御を行う。このタイミング制御回路２１によるタイミング制御の下に、ＣＣＤ駆動回路２２は、４相の垂直転送パルスφＶ１〜φＶ４および２相の水平転送パルスφＨ１，φＨ２によって垂直転送部１４および水平転送部１６を駆動する。
【００２７】
シャッタ駆動回路２３は、タイミング制御回路２１によるタイミング制御の下に、シャッタパルスφＶｓｕｂを半導体基板１８に所定のタイミングで印加することで、センサ部１２に蓄積された信号電荷を半導体基板１８側に掃き捨てる電子シャッタ動作を行う。この電子シャッタ動作により、センサ部１２に信号電荷を蓄積する蓄積期間、即ち露光期間の制御が行われる。このとき、シャッタパルスφＶｓｕｂは、半導体基板１８をバイアスする基板バイアス電圧Ｖｓｕｂに重畳される形で印加される。
【００２８】
図２に、４相の垂直転送パルスφＶ１〜φＶ４および読出しパルスφＲＯＰのタイミング関係を示す。図２から明らかなように、読出しパルスφＲＯＰは正の電圧パルスであり、垂直転送パルスφＶ１〜φＶ４は負の電圧パルスである。ここでは、垂直転送パルスφＶ１〜φＶ４の低レベルを−７．５Ｖ、高レベル（中間レベル）を０Ｖ、読出しパルスφＲＯＰの電圧値（高レベル）を１３Ｖとした場合を例に挙げている。ただし、これらの数値は一例に過ぎず、当該数値に限定されるものではない。
【００２９】
図２から明らかなように、各フィールドの垂直ブランキング期間（Ｖ−Ｂｌｋ）に読出しパルスφＲＯＰがアクティブ（高レベルＶＨ）になる。この読出し電圧ＶＨの印加により、読出しゲート部１３によるセンサ部１２から垂直転送部１４への信号電荷の読出しが行われる。
【００３０】
また、水平ブランキング期間（Ｈ−Ｂｌｋ）において、４相の垂直転送パルスφＶ１〜φＶ４が、中間レベル（０Ｖ）ＶＭと低レベル（−７．５Ｖ）ＶＬとの間で遷移する動作を周期的に繰り返す。この垂直転送パルスφＶ１〜φＶ４による転送駆動により、垂直転送部１４が信号電荷を垂直方向に転送する。
【００３１】
（読出し電圧ＶＨの低電圧化）
前にも述べたように、上記構成のＣＣＤ固体撮像装置１０において、低消費電力化を図るためには読出し電圧ＶＨの電圧値を下げる必要がある。しかし、近年の多画素化に伴う画素の微細化を図る上では、センサ部１２の蓄積電荷量として所定量を確保するためにはセンサ部１２のポテンシャルをある程度深くせざるを得ない。また、アンチブルーミング性能（ブルーミング現象を防ぐ性能）を維持するためにも、読出し電圧ＶＨの電圧値を簡単に下げることができない。
【００３２】
これに対して、読出し電圧ＶＨの低電圧化を図る技術として次の技術が知られている。その技術とは、センサ部１２の受光面上に透明電極を配し、読出しゲート部１３のゲート電極（１相目、３相目の転送電極）に読出し電圧ＶＨ（読出しパルスφＲＯＰ）を印加する際に当該透明電極にバイアス電圧を印加する技術である。
【００３３】
この読出し電圧ＶＨの低電圧化を図る技術を採用するに当たって、本発明では、透明電極の形成の仕方および当該透明電極へのバイアス電圧の印加の仕方を特徴としている。以下に、その具体的な実施形態について説明する。
【００３４】
［第１実施形態］
図３は、本発明の第１実施形態に係るＣＣＤ固体撮像装置の構成の概略を示す平面透視図であり、図中、図１と同等部分には同一符号を付して示している。
【００３５】
図３に示すように、本実施形態に係るＣＣＤ固体撮像装置１０Ａは、センサ部（画素）１２が行列状に配列されてなる撮像部１１において、センサ部１２の受光面上に配される透明電極３１が、画素列ごとに垂直方向にストライプ状に形成された構成となっている。ここで、垂直方向に延びるストライプ状の透明電極３１を縦ストライプ状の透明電極３１と呼ぶこととする。透明電極３１の材料としては、ポリシリコン（ＰｏｌｙＳｉ）、酸化錫（ＳｎＯ2 ）、酸化チタン（ＴｉＯ2 ）、酸化インジウム（ＩｎＯ2 ）等の材料を用いることができる。
【００３６】
図３において、センサ部１２と垂直転送部１４との間には、垂直転送部１４の長手方向に沿ってチャネルストップ３２が形成されている。このチャネルストップ３２は、例えば接地レベルＧＮＤにバイアスされている。画素列分の縦ストライプ状の透明電極３１は、撮像部（画素アレイ部）１１の周辺部、例えば撮像部１１を挟んで水平転送部１６の反対側において、例えば透明電極３１と同じ材質の連結部３１０によって連結されている。
【００３７】
そして、透明電極３１の各々には、バイアス印加部３３からパッド（端子）３４を介して与えられるバイアス電圧が連結部３１０を通して印加される。バイアス印加部３３は、図１に示すタイミング制御回路２１による制御の下に、センサ部１２から信号電荷を読み出す際に、即ち読出しゲート部１３のゲート電極（以下、「読出し電極」と記述する）に読出し電圧ＶＨを印加する際にバイアス電圧を発生する。バイアス電圧は、直流電圧またはクロックパルスである。
【００３８】
このように、画素列ごとに縦ストライプ状の透明電極３１を設けることで、撮像部１１の周辺部での当該透明電極３１へのバイアス電圧の印加が可能になる。そして、撮像部１１の周辺部で透明電極３１にバイアス電圧を印加することで、当該バイアス電圧を供給するための配線を画素間に設けなくて済むことになる。
【００３９】
これにより、画素間配線を追加する場合のような、画素の開口面積の縮小に伴う感度の低下を招いたり、層全体の低背化の妨げになったりすることがなくなる。その上で、透明電極３１へのバイアス電圧の印加によって読出し電圧の低電圧化、ひいては低消費電力化を図ることができる。このバイアス電圧の作用については後述する。
【００４０】
ここでは、縦ストライプ状の透明電極３１に対して撮像部１１の片側（上側）からのみバイアス電圧を与えるとしたが、撮像部１１の下側、あるいは上下両側からバイアス電圧を与える構成を採ることも可能である。
【００４１】
以下に、画素列ごとに縦ストライプ状の透明電極３１を形成するに当たっての具体的な実施例について説明する。
【００４２】
（実施例１）
図４は、第１実施形態の実施例１に係る撮像部の要部の構成を示す平面図である。また、図５に、図４のＡ−Ａ´線に沿った断面構造を示す。
【００４３】
特に図５に示すように、センサ部１２は、Ｎ型のシリコン基板１８（図１の半導体基板１８に相当）の表面側に下層側から、Ｐ型のウエル領域１２１とＮ型の電荷蓄積領域１２２とをこの順に有している。
【００４４】
そして、センサ部１２は、シリコン基板１８の表層部に受光面のほぼ全面に亘って形成されたＰ+不純物拡散層からなる正孔蓄積層１２３を有する埋込み型フォトダイオード構造（いわゆる、ＨＡＤ(Hole Accumulated Diode)センサ構造）となっている。この埋込み型フォトダイオード構造によれば、正孔蓄積層１２３の作用によって半導体表面をピニング状態にし、正孔を蓄積することにより、センサ部１２の表面から発生する暗電流を低減することができる。
【００４５】
図４および図５において、シリコン基板１８上の垂直転送部１４の転送チャネル１４５の上方には、１相目〜４相目の転送パルスφＶ１〜φＶ４に対応する転送電極１４１〜１４４が絶縁膜１４６を介して例えば単層構造にて繰り返して形成されている。ここでは、単層構造を例に挙げているが、単層構造に限られるものではない。
【００４６】
転送電極１４１〜１４４のうち、１相目、３相目の転送パルスφＶ１，φＶ３に対応する転送電極１４１，１４３は、読出しゲート部１３のゲート電極（読出し電極）を兼ねている。また、先述したチャネルストップ３２は、センサ部１２と垂直転送部１４の転送チャネル１４５との間に、当該転送チャネル１４５の長手方向に沿って形成されている。
【００４７】
上記構成の撮像部１１において、実施例１に係る透明電極３１Ａは、センサ部１２の受光面のほぼ全面を覆うように、垂直方向に延びる縦ストライプ状に形成されている。そして、透明電極３１Ａの上には層間膜３５が形成される。縦ストライプ状の透明電極３１Ａには、先述したように、撮像部１１の周辺部において、バイアス電圧が印加されるパッド３４（図３参照）と電気的に接続される。
【００４８】
ここで、センサ部１２から信号電荷を読み出す際に、縦ストライプ状の透明電極３１Ａに印加するバイアス電圧の作用について説明する。
【００４９】
図６の波形図に示すように、読出し電極に読出し電圧ＶＨを印加すると同時またはその前後に、縦ストライプ状の透明電極３１Ａに対して読出し電圧ＶＨと逆極性、即ち負電圧、例えば転送パルスの負レベルＶＬをバイアス電圧として印加する。このときのバイアス電圧は、一定期間だけ負レベルＶＬとなるクロックパルスである。ただし、バイアス電圧としては、パルス電圧に限られるものではなく、その後の転送期間中も負レベルＶＬとなる直流電圧であってもよい。
【００５０】
ここで、センサ部１２から信号電荷を読み出す際に、読出し電極に読出し電圧ＶＨを印加すると、読出し電極の下および当該読出し電極を兼ねる転送電極１４１／１４３の下のポテンシャルが深くなる。このとき、当該ポテンシャルの深化に伴ってセンサ部１２のポテンシャルも深くなる。すると、読出しゲート部１３とセンサ部１２とのポテンシャル差を十分に確保できなくなる。読出しゲート部１３とセンサ部１２とのポテンシャル差を十分に確保できないと、センサ部１２からの信号電荷の読出しに支障をきたすことになる。
【００５１】
これに対して、センサ部１２から信号電荷を読み出す際に、透明電極３１Ａに負電圧のバイアス電圧ＶＬを印加することで、図７に破線で示すように、読出し電極への読出し電圧ＶＨの印加に伴うセンサ部１２側のポテンシャルの深化を抑えることができる。これにより、読出しゲート部１３とセンサ部１２とのポテンシャル差を確保できる。このときのポテンシャル差が、センサ部１２から信号電荷を確実に読み出すことが可能なポテンシャル差を越える場合、その差分に対応する電圧値だけ読出し電圧ＶＨを低電圧化できる。
【００５２】
＜実施例１の変形例＞
図８は、実施例１の変形例に係る撮像部の要部の構成を示す平面図である。また、図９に、図８のＢ−Ｂ´線に沿った断面構造を示す。図８および図９において、図４および図５と同等部分には同一符号を付している。また、同等部分については重複するので、ここでの説明は省略する。
【００５３】
図８、図９と図４、図５との対比から明らかなように、本変形例では、Ｐ+不純物拡散層からなる正孔蓄積層１２３´がセンサ部１２の信号読出し側と反対側、即ちチャネルストップ３２側のほぼ半分の領域に形成されている点で実施例１と構造上相違している。縦ストライプ状の透明電極３１Ａが、センサ部１２の受光面のほぼ全面を覆うように、画素列ごとに垂直方向に沿って形成されている点については実施例１と同じである。
【００５４】
先述したように、正孔蓄積層１２３´はセンサ部１２の表面をピニング状態にするためのものである。この正孔蓄積層１２３´のサイズが実施例１の場合に比べて半分程度になったとしても、透明電極３１Ａに０Ｖのバイアス電圧を印加することで、センサ部１２の表面のピニング状態を実施例１の場合と同程度に実現できる。
【００５５】
本変形例の場合にも、図６の波形図に示すように、読出し電極に読出し電圧ＶＨを印加すると同時またはその前後に、縦ストライプ状の透明電極３１Ａに対して読出し電圧ＶＨと逆極性、即ち負電圧のバイアス電圧を印加するようにする。
【００５６】
本変形例のように、シリコン基板１８と逆導電型の不純物拡散層（本例では、正孔蓄積層１２３´）をセンサ部１２のチャネルストップ３２側の半分に形成したセンサ構造を採った場合にも、実施例１の場合と同様の原理によって読出し電圧ＶＨを低電圧化できる。これに加えて、次のような作用効果を得ることができる。
【００５７】
すなわち、センサ部１２から信号電荷を読み出す際に、透明電極３１Ａに読出し電圧ＶＨと逆極性のバイアス電圧を印加した際に、図１０に破線で示すように、センサ部１２の読出しゲート部１３側のポテンシャルを、実施例１の場合よりも深くすることができる。これにより、センサ部１２の信号電荷を垂直転送部１４により確実に読み出すことができることになる。
【００５８】
（実施例２）
図１１は、第１実施形態の実施例２に係る撮像部の要部の構成を示す平面図である。また、図１２に、図１１のＣ−Ｃ´線に沿った断面構造を示す。図１１および図１２において、図４および図５と同等部分には同一符号を付している。また、同等部分については重複するので、ここでの説明は省略する。
【００５９】
実施例１では、縦ストライブ状の透明電極３１Ａを、センサ部１２の受光面のほぼ全面を覆うように画素列ごとに垂直方向に沿って形成する構成を採っていた。これに対して、本実施例２では、センサ部１２の受光面の信号読出し側（読出しゲート部１３側）のほぼ半分の領域を覆うように画素列ごとに垂直方向に沿って縦ストライブ状の透明電極３１Ｂを形成する構成を採っている。センサ部１２の構造については、実施例１の場合と同じである。すなわち、Ｐ+不純物拡散層からなる正孔蓄積層１２３がセンサ部１２の受光面のほぼ全面に亘って形成されている。
【００６０】
本実施例２のように、縦ストライブ状の透明電極３１Ｂをセンサ部１２の受光面の読出しゲート部１３側の半分を覆うように形成した場合には、当該透明電極３１Ｂに対して読出し電圧ＶＨと同極性のバイアス電圧を印加するようにする。
【００６１】
具体的には、図１３の波形図に示すように、読出し電極に読出し電圧ＶＨを印加すると同時またはその前後に、縦ストライプ状の透明電極３１Ｂに対して正電圧、例えば転送パルスの正レベルＶＨをバイアス電圧として印加する。このときのバイアス電圧は、一定期間だけ正レベルＶＨとなるクロックパルスである。ただし、バイアス電圧としては、パルス電圧に限られるものではなく、その後の転送期間中も正レベルＶＨとなる直流電圧であってもよい。
【００６２】
このように、センサ部１２から信号電荷を読み出す際に、透明電極３１Ｂに読出し電圧ＶＨと同極性のバイアス電圧を印加することで、読出し電圧ＶＨの低電圧化を図ることができる。具体的には、透明電極３１Ｂに正電圧のバイアス電圧を印加すると、図１４に破線で示すように、センサ部１２の読出しゲート部１３側のポテンシャルを、同極性のバイアス電圧を印加しない場合よりも深くすることができる。
【００６３】
すなわち、センサ部１２内において、読出しゲート部１３側と当該読出しゲート部１３から遠い側との間に、読出しゲート部１３側のポテンシャルが深くなるようにポテンシャル差を持たせことができる。これにより、センサ部１２からの信号電荷の読出しをより確実に行えることになる。
【００６４】
このとき、センサ部１２からの信号電荷の読出し性能を、透明電極３１Ｂを設けない従来構造のときの読出し性能と同程度で良いとした場合に、読出し電圧ＶＨを従来構造の場合よりも低電圧化できる。何故ならば、透明電極３１Ｂに正電圧のバイアス電圧を印加することによってセンサ部１２の読出しゲート部１３側のポテンシャルが深くなる分だけ、読出し電極に読出し電圧ＶＨを印加したときの読出しゲート部１３のポテンシャルを浅くできるからである。
【００６５】
＜実施例２の変形例＞
図１５は、実施例２の変形例に係る撮像部の要部の構成を示す平面図である。また、図１６に、図１５のＤ−Ｄ´線に沿った断面構造を示す。図１５および図１６において、図４および図５と同等部分には同一符号を付している。また、同等部分については重複するので、ここでの説明は省略する。
【００６６】
図１５、図１６と図１１、図１２との対比から明らかなように、本変形例では、Ｐ+不純物拡散層からなる正孔蓄積層１２３´がセンサ部１２のチャネルストップ３２側のほぼ半分の領域に形成されている点で実施例２と構造上相違している。縦ストライプ状の透明電極３１Ｂが、センサ部１２の受光面の読出しゲート部１３側の半分を覆うように、画素列ごとに垂直方向に沿って形成されている点については実施例２と同じである。
【００６７】
ここで、正孔蓄積層１２３´がセンサ部１２のチャネルストップ３２側の半分に形成されていても、透明電極３１Ｂに０Ｖのバイアス電圧を印加することで、センサ部１２の表面のピニング状態を実施例２の場合と同程度に実現できる。
【００６８】
本変形例の場合にも、図１３の波形図に示すように、読出し電極に読出し電圧ＶＨを印加すると同時またはその前後に、縦ストライプ状の透明電極３１Ｂに対して読出し電圧ＶＨと同極性、即ち正電圧のバイアス電圧を印加するようにする。
【００６９】
本変形例のように、シリコン基板１８と逆導電型の不純物拡散層（本例では、正孔蓄積層１２３´）をセンサ部１２のチャネルストップ３２側の半分に形成したセンサ構造を採った場合にも、読出し電圧ＶＨの低電圧化を図ることができる。特に、図１７に破線で示すように、センサ部１２の読出しゲート部１３側のポテンシャルを、正孔蓄積層１２３がセンサ部１２の全面に亘って形成されている実施例２の場合のポテンシャルよりも深くできる。したがって、そのポテンシャル差の分だけ読出し電圧ＶＨを低電圧化できる。
【００７０】
［第２実施形態］
図１８は、本発明の第２実施形態に係るＣＣＤ固体撮像装置の構成の概略を示す平面透視図であり、図中、図３と同等部分には同一符号を付して示している。また、同等部分については、重複するのでここでの説明は省略する。
【００７１】
図１８に示すように、本実施形態に係るＣＣＤ固体撮像装置１０Ｂは、撮像部（画素アレイ部）１１において、センサ部１２の受光面上に配される透明電極３１が、画素行ごとに水平方向にストライプ状に形成された構成となっている。ここで、水平方向に延びるストライプ状の透明電極３１を横ストライプ状の透明電極３１と呼ぶこととする。透明電極３１の材料としては、第１実施形態の場合と同様の材料を用いることができる。
【００７２】
横ストライブ状の透明電極３１の各々には、例えば画素行ごとに設けられたバイアス印加部３３−１〜３３−ｍからパッド３４−１〜３４−ｍを介して与えられるバイアス電圧が印加される。バイアス印加部３３−１〜３３−ｍは、図１に示すタイミング制御回路２１による制御の下に、センサ部１２から信号電荷を読み出す際に、即ち読出し電極に読出し電圧ＶＨを印加する際にバイアス電圧を発生する。バイアス電圧は、直流電圧またはクロックパルスである。
【００７３】
このように、画素行ごとに横ストライプ状の透明電極３１を設けることで、第１実施形態の場合と同様に、撮像部１１の周辺部での当該透明電極３１へのバイアス電圧の印加が可能になる。そして、撮像部１１の周辺部で透明電極３１にバイアス電圧を印加することで、当該バイアス電圧を供給するための配線を画素間に設けなくて済むことになる。
【００７４】
これにより、画素間配線を追加する場合のような、画素の開口面積の縮小に伴う感度の低下を招いたり、層全体の低背化の妨げになったりすることがなくなる。その上で、透明電極３１へのバイアス電圧の印加によって読出し電圧の低電圧化、ひいては低消費電力化を図ることができる。このバイアス電圧の作用については、基本的に、第１実施例の場合と同じである。
【００７５】
ここでは、横ストライプ状の透明電極３１に対して撮像部１１の片側（右側側）からのみバイアス電圧を与えるとしたが、撮像部１１の左側、あるいは左右両側からバイアス電圧を与える構成を採ることも可能である。
【００７６】
（多フィールド読出し方式）
また、静止画モード時に多フィールド読出し方式を採用するＣＣＤ固体撮像装置に適用する場合には、横ストライプ状の透明電極３１に対するバイアス電圧の印加の仕方によって消費電力を低減できる、という作用効果を得ることもできる。このことについて以下に具体的に説明する。
【００７７】
先ず、多フィールド読出し方式について説明する。多フィールド読出し方式は、１画面分の信号電荷を３フィールド以上の複数フィールドに亘って読み出す方式である。従来の２フィールド読出し方式は、図１９（Ａ）に示すように、隣り合う上下２画素（２つのセンサ部１２）を単位として垂直転送部１４を形成し、１画面分の信号電荷を２フィールドに亘って読み出す方式である。具体的には、第１フィールドでは奇数行の画素の信号電荷を読み出し、第２フィールドでは偶数行の画素の信号電荷を読み出するようにしている。
【００７８】
これに対して、多フィールド読出し方式、例えば３フィールド読出し方式は、図１９（Ｂ）に示すように、隣り合う上下３画素を単位として垂直転送部１４を形成し、１画面分の信号電荷を３フィールドに亘って読み出す方式である。ここで、３フィールド読出し方式について、例えばカラーフィルタの色配列がベイヤー方式の場合を例に挙げて具体的に説明する。図２０に示すように、第１フィールドでは２行目、５行目、８行目、…、第２フィールドでは３行目、６行目、９行目、…、第３フィールドでは１行目、４行目、７行目、…という具合に、１画面分の信号電荷を２行おきに３フィールドに亘って読み出す。
【００７９】
図１９から明らかなように、３フィールド読出し方式（Ｂ）では、隣り合う上下３画素を単位として垂直転送部１４を形成するために、従来の２フィールド読出し方式（Ａ）に比べて、垂直転送部１４の転送チャネルの幅を狭くすることができる。これにより、転送チャネルの幅を狭くする分だけセンサ部１２の面積を拡大することができるために、高感度化、広ダイナミックレンジ化を図ることができる。そして、フィールド数が増える程、多画素化、高性能化という市場要求に対して高感度、広ダイナミックレンジな画素を実現できる。
【００８０】
上述したように、多フィールド読出し方式を採用した場合、フィールドごとに信号電荷を読み出す行と読み出さない行とが存在する。この多フィールド読出し方式を採用するＣＣＤ固体撮像装置において、画素行ごとに横ストライプ状の透明電極３１を設けて当該透明電極３１を印加する際に、フィールドごとに読み出し行に対応する画素行の透明電極３１にのみ印加するようにする。これにより、フィールドに関係なく一律に、全画素行の透明電極３１に対してバイアス電圧を印加する場合に比べて消費電力を低減できる。
【００８１】
続いて、画素列ごとに横ストライプ状の透明電極３１を形成するに当たっての具体的な実施例について説明する。
【００８２】
（第２実施形態の実施例）
図２１は、第２実施形態の具体的な実施例に係る撮像部の要部の構成を示す平面図であり、図中、図４と同等部分には同一符号を付して示している。また、同等部分については、重複するのでここでの説明は省略する。
【００８３】
図２１に示すように、センサ部１２は、Ｐ+不純物拡散層からなる正孔蓄積層１２３が受光面のほぼ全面に亘って形成された素子構造となっている。このセンサ部１２が行列状に配列された撮像部１１において、本実施例に係る透明電極３１Ｃは、センサ部１２の受光面のほぼ全面を覆うように、水平方向に延びる横ストライプ状に形成されている。
【００８４】
本実施例の場合には、図６の波形図に示すように、読出し電極に読出し電圧ＶＨを印加すると同時またはその前後に、横ストライプ状の透明電極３１Ｃに対して読出し電圧ＶＨと逆極性、即ち負電圧のバイアス電圧を印加するようにする。
【００８５】
このように、センサ部１２の受光面のほぼ全面を覆うように画素行ごとに横ストライプ状の透明電極３１Ｃを形成し、当該透明電極３１Ｃに負電圧ＶＬのバイアス電圧を印加することで、読出し電圧ＶＨの低電圧化を図ることができる。読出し電圧ＶＨを低電圧化できる原理は、第１実施形態の実施例１の場合と同様である。
【００８６】
＜第２実施形態の変形例＞
図２２は、第２実施形態の変形例に係る撮像部の要部の構成を示す平面図であり、図中、図４と同等部分には同一符号を付して示している。また、同等部分については、重複するのでここでの説明は省略する。
【００８７】
図２２と図２１との対比から明らかなように、本変形例では、Ｐ+不純物拡散層からなる正孔蓄積層１２３´がセンサ部１２のチャネルストップ３２側のほぼ半分の領域に形成されている点で上記実施例の場合と構造上相違している。横ストライプ状の透明電極３１Ｃが、センサ部１２の受光面のほぼ全面を覆うように、画素行ごとに水平方向に沿って形成されている点については上記実施例の場合と同じである。
【００８８】
本変形例の場合にも、図６の波形図に示すように、読出し電極に読出し電圧ＶＨを印加すると同時またはその前後に、横ストライプ状の透明電極３１Ｃに対して読出し電圧ＶＨと逆極性、即ち負電圧のバイアス電圧を印加するようにする。
【００８９】
本変形例のように、シリコン基板１８と逆導電型の不純物拡散層（１２３´）をセンサ部１２のチャネルストップ３２側の半分に形成したセンサ構造を採った場合にも、上記実施例の場合と同様の原理によって読出し電圧ＶＨを低電圧化できる。これに加えて、第１実施形態の実施例１の変形例の場合と同様に、センサ部１２の読出しゲート部１３側のポテンシャルを、上実施例の場合よりも深くすることができる。これにより、センサ部１２の信号電荷を垂直転送部１４により確実に読み出すことができる。
【００９０】
［変形例］
本発明は、ＣＣＤ固体撮像装置への適用に限られるものではなく、センサ部上に透明電極を設け、当該透明電極にバイアス電圧を印加することによって読出し電圧の低電圧化を図る技術を用いる固体撮像装置全般に適用可能である。なお、固体撮像装置はワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
【００９１】
また、本発明は、固体撮像装置への適用に限られるものではなく、当該固体撮像装置を撮像デバイスとして用いる撮像装置にも適用可能である。ここで、撮像装置とは、デジタルスチルカメラやビデオカメラ等のカメラシステムや、携帯電話機などの撮像機能を有する電子機器のことを言う。なお、電子機器に搭載される上記モジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。
【００９２】
［撮像装置］
図２３は、本発明に係る撮像装置の構成の一例を示すブロック図である。図２３に示すように、本発明に係る撮像装置１００は、レンズ群１０１等を含む光学系、撮像素子１０２、カメラ信号処理回路であるＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、操作系１０７および電源系１０８等を有している。そして、ＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、操作系１０７および電源系１０８がバスライン１０９を介して相互に接続された構成となっている。
【００９３】
レンズ群１０１は、被写体からの入射光（像光）を取り込んで撮像素子１０２の撮像面上に結像する。撮像素子１０２は、レンズ群１０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この撮像素子１０２として、先述した第１，第２実施形態に係るＣＣＤ固体撮像装置が用いられる。
【００９４】
表示装置１０５は、液晶表示装置や有機ＥＬ(electro luminescence)表示装置等のパネル型表示装置からなり、撮像素子１０２で撮像された動画または静止画を表示する。記録装置１０６は、撮像素子１０２で撮像された動画または静止画を、ビデオテープやＤＶＤ(Digital Versatile Disk)等の記録媒体に記録する。
【００９５】
操作系１０７は、ユーザによる操作の下に、本撮像装置が持つ様々な機能について操作指令を発する。電源系１０８は、ＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６および操作系１０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
【図面の簡単な説明】
【００９６】
【図１】本発明が適用されるＣＣＤ固体撮像装置の一例を示す概略構成図である。
【図２】４相の垂直転送パルスφＶ１〜φＶ４および読出しパルスφＲＯＰのタイミング関係を示すタイミングチャートである。
【図３】本発明の第１実施形態に係るＣＣＤ固体撮像装置の構成の概略を示す平面透視図である。
【図４】第１実施形態の実施例１に係る撮像部の要部の構成を示す平面図である。
【図５】図４のＡ−Ａ´線に沿った断面構造を示す断面図である。
【図６】バイアス電圧が負電圧の場合の動作説明に供する波形図である。
【図７】第１実施形態の実施例１の動作説明に供するポテンシャル図である。
【図８】第１実施形態の実施例１の変形例に係る撮像部の要部の構成を示す平面図である。
【図９】図８のＢ−Ｂ´線に沿った断面構造を示す断面図である。
【図１０】第１実施形態の実施例１の変形例の動作説明に供するポテンシャル図である。
【図１１】第１実施形態の実施例２に係る撮像部の要部の構成を示す平面図である。
【図１２】図１１のＣ−Ｃ´線に沿った断面構造を示す断面図である。
【図１３】バイアス電圧が正電圧の場合の動作説明に供する波形図である。
【図１４】第１実施形態の実施例２の動作説明に供するポテンシャル図である。
【図１５】第１実施形態の実施例２の変形例に係る撮像部の要部の構成を示す平面図である。
【図１６】図１５のＤ−Ｄ´線に沿った断面構造を示す断面図である。
【図１７】第１実施形態の実施例２の変形例の動作説明に供するポテンシャル図である。
【図１８】本発明の第２実施形態に係るＣＣＤ固体撮像装置の構成の概略を示す平面透視図である。
【図１９】２フィールド読み出し方式（Ａ）、３フィールド読み出し方式（Ｂ）の素子構造を示す概略平面図である。
【図２０】３フィールド読み出し方式の説明図である。
【図２１】第２実施形態の実施例に係る撮像部の要部の構成を示す平面図である。
【図２２】第２実施形態の変形例に係る撮像部の要部の構成を示す平面図である。
【図２３】本発明に係る撮像装置の構成の一例を示すブロック図である。
【符号の説明】
【００９７】
１０，１０Ａ，１０Ｂ…ＣＣＤ固体撮像装置、１１…撮像部、１２…センサ部、１３…読出しゲート部、１４…垂直転送部、１５…単位セル、１６…水平転送部、１７…電荷電圧変換部、１８…半導体基板（シリコン基板）、２１…タイミング制御回路、２２…ＣＣＤ駆動回路、２３…シャッタ駆動回路、３１，３１Ａ〜３１Ｃ…透明電極、３３，３３−１〜３３−ｍ…バイアス電圧印加部
【図１】
2010067656.tif 000003
【図２】
2010067656.tif 000004
【図３】
2010067656.tif 000005
【図４】
2010067656.tif 000006
【図５】
2010067656.tif 000007
【図６】
2010067656.tif 000008
【図７】
2010067656.tif 000009
【図８】
2010067656.tif 000010
【図９】
2010067656.tif 000011
【図１０】
2010067656.tif 000012
【図１１】
2010067656.tif 000013
【図１２】
2010067656.tif 000014
【図１３】
2010067656.tif 000015
【図１４】
2010067656.tif 000016
【図１５】
2010067656.tif 000017
【図１６】
2010067656.tif 000018
【図１７】
2010067656.tif 000019
【図１８】
2010067656.tif 000020
【図１９】
2010067656.tif 000021
【図２０】
2010067656.tif 000022
【図２１】
2010067656.tif 000023
【図２２】
2010067656.tif 000024
【図２３】
2010067656.tif 000025