(57)【要約】【課題】オペアンプ及びＣＣＩＩの双方として機能する単一のアナログ構成要素を実現する。【解決手段】増幅器１００は、差動増幅回路１０２、非反転出力ステージ１０４で構成され、差動増幅回路１０２は、２つの電圧入力を受け取る入力ステージ１０６と、電流出力を提供する出力ステージ１０８とを有する。２つの電流出力IOUT1及びIOUT2が一体に結合されたときに、第１のモードであるオペレーショナル増幅器として機能し、第２の電流出力IOUT2が第２の電圧入力VNに結合されるときに、第２のモードであるタイプ２の電流搬送器（ＣＣＩＩ）として機能する。【選択図】図３
2010148094.tif 000002
【特許請求の範囲】
【請求項１】
マルチ・モードで動作可能な増幅器において、
第１及び第２の電圧入力と、
第１及び第２の電流出力であって、実質的に同じ振幅と実質的に同じ極性を有する第１及び第２の電流出力と
を備えていることを特徴とする増幅器。
【請求項２】
請求項１記載の増幅器において、
第１の電流出力及び第２の電流出力が一体に結合されるときに、オペレーショナル増幅器として動作し、
第１の電流出力及び第２の電流出力の一方が第２の電圧入力と結合されるときに、タイプ２の電流搬送器（ＣＣＩＩ）としてとして動作する
ことを特徴とする増幅器。
【請求項３】
請求項１記載の増幅器において、該増幅器は更に、第３の電流出力を備え、該第３の電流出力は、（ａ）実質的に第１及び第２の電流出力の振幅と同じ振幅を有し、（ｂ）第１及び第２の電流出力の極性と実質的に反対の極性を有する
ことを特徴とする増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マルチ・モード増幅器に関する。
なお、米国政府が、空軍調査研究所との契約番号ＦＡ８６５０−０５−Ｃ−５７０７に遵守する本発明の確実性権利を獲得している。
【背景技術】
【０００２】
集積回路設計での２つの重要アナログ構成要素はオペレーショナル増幅器（“オペアンプ”）とタイプＩＩ電流搬送器（”ＣＣＩＩ”（Ｓｅｃｏｎｄ  Ｇｅｎｅｒａｔｉｏｎ  Ｃｕｒｒｅｎｔ  Ｃｏｎｖｅｙｏｒ:第２世代電流搬送器）である。図１（ａ）に、２つの入力と単一出力を有する高利得増幅器であるオペアンプを示す。図示のように、オペアンプは電圧ＶＰと電流ＩＰを有する正の入力と、電圧ＶＮと電流ＩＮを有する負の入力と、電圧ＶＯＵＴと電流ＩＯＵＴを有する出力とを有する。理想的には、入力電流ＩＰとＩＮがゼロと成るよう入力インピーダンスは極めて高い。更に、オペアンプは理想的には、これら２つの入力間の差分を開放利得ＡＶで増幅する差動増幅器として動作するものであって、該開放利得ＡＶは典型的には非常に大きい（例えば、ＡＶ＞１０，０００）。したがって、オペアンプの動作はＶＯＵＴ＝ＡＶ（ＶＰ−ＶＮ）として表現される。実際には、大部分のアプリケーションでは、必要とされる増幅利得は開放利得ＡＶよりはるかに小さい。このようなことから、オペアンプは、通常、閉成ループ動作を行うように何らかの形態の帰還を備えるよう構成される。この構成においては、オペアンプはＶＰ＝ＶＮが確実となるように、ＶＯＵＴの値を出力する。従って、オペアンプの動作は次の２つの近似式で定義され、すなわち、（１）ＶＰ−ＶＮ＝０及び（２）ＩＰ＝ＩＮ＝０である。オペアンプの実装形態には種々異なる形態がある。
【０００３】
図１（ｂ）は、ＣＣＩＩを示し、このＣＣＩＩもまた２つの入力と単一の出力を有する。図示のように、ＣＣＩＩは、電圧ＶＰと電流ＩＰを有する正の入力Ｙと、電圧ＶＮと電流ＩＮを有する負の入力Ｘと、電圧ＶＯＵＴと電流ＩＯＵＴを有する出力Ｚとを有する。理想的には、負の入力Ｘのインピーダンスは非常に低く、正の端子Ｙのインピーダンスは非常に高い。ＣＣＩＩの動作は３つの近似式で定義される、すなわち（１）ＶＮ＝ＶＰ、（２）ＩＯＵＴ１＝ＩＮ、及び（３）ＩＰ＝０である。ＣＣＩＩの実装形態には種々異なる形態がある。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
集積回路設計者は、同様な機能を実現するにあたり、オペアンプ及び／又はＣＣＩＩを使用可能であるが、オペアンプとＣＣＩＩはそれぞれ個別の作用効果と問題点とを有している。すなわち、オペアンプはあるアプリケーションにはより適切であり、他方ＣＣＩＩはその他のアプリケーションに対してより適切である。集積回路設計者は、通常、これら作用効果と問題点とを校了して、新しいアプリケーションそれぞれについて、どちらの構成要素を使用するかを判断しなければならない。これにより、集積回路設計者のライブラリには双方の構成要素が含まれていなければならない。したがって、オペアンプとＣＣＩＩの双方として機能する単一のアナログ構成要素を実現することが望まれている。
文脈により明示されない限りにおいて、本発明の異なる実施例は一緒に用いることができる。
【課題を解決するための手段】
【０００５】
ここで開示される例示的な増幅器は、マルチ・モードで動作可能である。一つの特徴では、例示的な増幅器は、（ａ）第１及び第２の電圧入力と、（ｂ）実質的に同じ振幅と実質的に同じ極性を有する第１及び第２の電流出力とを含む。この点において、例示的な増幅器は、（ａ）差動増幅回路の形態と（ｂ）第２の出力ステージを有する形態をとり、該差動増幅回路は、第１及び第２の電圧入力を受け付ける入力ステージと第１の電流出力を提供する第１の出力ステージとを有し、該第２の出力ステージは、第２の電流出力を提供するものであって、第２の電流出力は第１の電流出力と実質的に同じ振幅と実質的に同じ極性を有している。
【０００６】
例示的な増幅器は、マルチモードで動作可能である。例えば、例示的な増幅器は、第１の電流出力と第２の電流出力とが一体に結合されるとき、あるいは第１の電流出力と第２の電流出力の一方が浮遊状態である時に第１のモードで動作する。第１のモードである間は、例示的な増幅器はオペレーショナル増幅器として機能する。他の実施例では、例示的な増幅器は、第２の電流出力が第２の電圧入力に結合される場合には、第２のモードで動作する。第２のモードである間は、例示的な増幅器は、タイプ２の電流搬送器（ＣＣＩＩ）として機能する。
【０００７】
一実施例では、第１の電圧入力と第２の電圧入力はそれぞれ、高インピーダンスである。他の実施例では、第１の電圧入力は非反転電圧入力であり、第２の電圧入力は反転電圧入力である。
更なる実施例では、第１の電流出力と第２の電流出力はそれぞれ、高インピーダンスである。更なる実施例では、第１の電流出力と第２の電流出力はそれぞれ、第１の電圧入力と第２の電圧入力間の差分の増幅形態である。
【０００８】
更なる実施例では、例示的な増幅器は、追加的に第３の電流出力（例えば、第３の出力ステージで提供される）を含んでおり、該第３の電流出力は、（ａ）実質的に第１及び第２の電流出力の振幅と同じ振幅を有し、第３の電流出力は（ｂ）第１及び第２の電流出力の極性と実質的に反対の極性を有する。この点において、第１の電流出力と第２の電流出力の一方がフローティング（浮遊）状態である時には、増幅器は４端子フローティング・ヌラー(nullor)として機能する。
【０００９】
また、開示される電圧基準回路は例示的増幅器に基づく回路である。電圧基準回路において、例示的増幅器の第１の電圧入力は、（ａ）第１の抵抗器と並列に接続される第１のダイオードを介してグランドに接地され、また（ｂ）第２の抵抗器を介して電流出力に接続される。例示的増幅器の第２の電圧入力は、（ａ）直列に接続される第４の抵抗器と第２のダイオードと並列に結合される第３の抵抗器を介してグランドに接地され、また（ｂ）第５の抵抗器を介して第１の電流出力に接続される。この構成において、第１及び第２の電流出力は一定のバンドギャップを提供する。第２の電流出力は第６の抵抗器を介してグランドに接地される、また第６の抵抗器の両端の電圧は基準電圧である。
【００１０】
これらの特徴は、その他の特徴及び利点と同じく、通常の当業者は添付の図面を参照して以下の詳細な説明を読むことで明らかになるであろう。更には、本明細書に記載される実施の形態は単なる実施例を示すものであり、本発明の範囲を限定するものではないことは理解されるべきである。 
【図面の簡単な説明】
【００１１】
【図１】オペレーショナル増幅器（オペアンプ）とタイプ２電流搬送器（ＣＣＩＩ）を示す図である。
【図２】第１の例示的増幅器とその可能な構成を示す図である。
【図３】第１の例示的増幅器の実施の形態を示す図である。
【図４】第２の例示的増幅器を示す図である。
【図５】第２の例示的増幅器の実施の形態を示す図である。
【図６】第１の例示的増幅器に基づく電圧基準回路を示す図である。
【発明を実施するための形態】
【００１２】
明示されない限りにおいて、本発明の異なる実施例は共同に用いることができる。
本明細書に開示される例示的な増幅器は多種多様な形態で動作可能な増幅器である。図面を参照すると、図２（ａ）は例示的な増幅器を示すものであって、増幅器は、（ａ）第１及び第２の入力と（ｂ）第１及び第２の出力を含む。（ただし、図２の（ａ）は、第１の例示的な増幅器を示し、オペアンプ（“ｏｐ−ａｍｐ）に共通な三角記号を用いて示しており、第１の例示的な増幅器は、タイプ２の電流搬送器（”ＣＣＩＩ”（Ｓｅｃｏｎｄ  Ｇｅｎｅｒａｔｉｏｎ  Ｃｕｒｒｅｎｔ  Ｃｏｎｖｅｙｏｒ:第２世代電流搬送器）についての記号を用いて示しても良い。図示しないが、第１の例示的な増幅器はまた第１と第２の電力入力を含んでいる。
【００１３】
第１の例示的な増幅器の第１入力は、電圧ＶＰと電流ＩＰを有する正の（非反転）入力であり、例示的な増幅器の第２入力は、電圧ＶＮと電流ＩＮを有する負の（すなわち、反転）入力である。好適には、第１の例示的な増幅器の第１及び第２の入力は、入力電流ＩＰ及びＩＮがほぼゼロであるような高インピーダンスを有する電圧入力である。
【００１４】
第１の例示的な増幅器の第１の出力は、好ましくは、電流ＩＯＵＴ１を有する電流出力であり、また第１の例示的な増幅器の第２の出力は、好ましくは、電流ＩＯＵＴ２を有する電流出力である。更に、第１の例示的な増幅器の第１及び第２の電流出力は、好ましくは、実質的に同じ振幅（例えば、１％以内）と実質的に同じ極性を有する。これをわかりやすくすると、第１の例示的な増幅器の第１と第２の出力は、高インピーダンスを有している。
【００１５】
第１の例示的な増幅器は、好ましくは、２つの電圧入力の差分を大きな利得で増幅するよう動作する。更に、何らかの形態の帰還を備えて構成される場合、第１の例示的な増幅器は、好ましくは、ＶＰ＝ＶＮを確実に実現する電流出力での値を出力するよう動作する。そのようなものとして、第１の例示的な増幅器の電流出力は、ＩＯＵＴ１＝ＩＯＵＴ２＝Ｇ（ＶＰ−ＶＮ）として表示される。加えて、第１及び第２の電流出力はそれぞれ、抵抗ＲＬを有する負荷抵抗器（図示せず）に接続される場合、第１の例示的な増幅器の電圧出力はＶＯＵＴ１＝ＶＯＵＴ２＝ＡＶ（ＶＰ−ＶＮ）として表示される。ここでＡＶ＝Ｇ*ＲＬである。
【００１６】
そして、第１の例示的な増幅器の２つの整合した電流出力がどのように得られるかにより、第１の例示的な増幅器は異なる多種多様なモードで動作する。例えば、図２（ｂ）に示されるように、第１の例示的な増幅器は、第１の電流出力と第２の電流出力が電流ＩＯＵＴを有する単一の電流出力を形成するよう結合されるとき、第１のモードで動作する。第１のモードでは、第１の例示的な増幅器は、好ましくはオペアンプとして機能する。この点、第１モードの例示的増幅器の電流出力は、ＩＯＵＴ１＝ＩＯＵＴ１＋ＩＯＵＴ２＝２*Ｇ（ＶＰ−ＶＮ）と表示される。更に、仮に電流出力が抵抗ＲＬを有する負荷抵抗器（図示せず）に接続される場合、第１の例示的増幅器の電圧出力はＶＯＵＴ＝ＡＶ（ＶＰ−ＶＮ）として表される。ここでＡＶ＝２*Ｇ*ＲＬである。更にまた、何らかの形態の帰還を備えている場合、第１モードの例示的増幅器の動作は、以下の２つの近似式で表される。
（１）ＶＰ−ＶＮ＝０
（２）ＩＰ＝ＩＮ＝０
【００１７】
他の実施例では、図２（ｃ）に示されるように、第１の例示的な増幅器は、電流出力の１つが浮遊状態である時、第１のモードで動作する。上述のように、この第１モードの例示的増幅器は、好ましくは、低い利得を有するオペアンプとして機能する。特に、この構成により、第１モードの例示的増幅器の電流出力は、ＩＯＵＴ＝Ｇ（ＶＰ−ＶＮ）と表示され、電圧出力ＶＯＵＴ＝ＡＶ（ＶＰ−ＶＮ）と表示される。ここでＡＶ＝Ｇ*ＲＬである。この低い利得にも拘らず、何らかの形態の帰還を備えているとき、第１モードの例示的増幅器の動作は、依然として上記近似式、すなわち、ＶＰ−ＶＮ＝０及びＩＰ＝ＩＮ＝０で近似される。
【００１８】
更なる他の実施例では、図２（ｄ）に示されるように、第１の例示的増幅器は、電流出力の１つ（例えば、第２の電流出力）が第２の入力と接続される場合、第２のモードで動作する。この第２のモードでは、第１の例示的増幅器は、好ましくはＣＣＩＩとして機能する。この点、第１モードの例示的増幅器の２つの電圧出力は、実質的の同じであり、第２の入力での電流は実質的に整合した電流出力と同じであり、また第２の入力での電流はゼロである。以上から、第２モードの例示的増幅器の動作は、以下の３つの近似式で定義される。すなわち、
（１）ＶＮ＝ＶＯＵＴ＝ＶＰ
（２）ＩＯＵＴ１＝ＩＯＵＴ２＝ＩＮ
（３）ＩＰ＝０
である。
【００１９】
好適には、此処で記載される第１の例示的増幅器により、柔軟性の増加と効率の増加が集積回路設計者に提供される。特に、第１の例示的増幅器は、オペアンプもしくはＣＣＩＩとして機能する単一のアナログ構成要素である。
【００２０】
したがって、集積回路設計者は、第１の例示的増幅器をオペアンプとＣＣＩＩとの代替としてアナログ構成要素のライブラリに組み入れることができ、かくしてライブラリのインフラ・コストを軽減することができる。加えて、集積回路設計者は、オペアンプとＣＣＩＩのどちらかがより集積回路に適しているかを始めに判断しなくとも、集積回路に第１の例示的増幅器を実装しても良く、かくして設計者は集積回路のその他の設計の側面に集中できることとなる。第１の例示的増幅器は、その他の利益を提供するが、その幾つかを以下に記載する。
【００２１】
オペアンプ及びＣＣＩＩ（Ｓｅｃｏｎｄ  Ｇｅｎｅｒａｔｉｏｎ  Ｃｕｒｒｅｎｔ  Ｃｏｎｖｅｙｏｒ）に関し、第１の例示的増幅器には各種異なる実施形態がある。図３に第１の例示的増幅器１００のこのような実装形態の１つを示す。図示のように、第１の例示的増幅器１００は、（ａ）差動増幅回路１０２、及び（ｂ）非反転出力ステージ１０４の形態である。第１の例示的増幅器１００は、好ましくは正の電圧を供給する第１の電圧源ＶＤＤと好ましくは負の電圧を供給する第２の電圧源ＶＳＳとに接続される。しかし、電圧源は、異極性を持つ電圧を含む、異なる電圧値を供給してもよい。この場合、以下に記載するトランジスタのタイプが変更されても良い（例えば、ＰＭＯＳ（Ｐｏｓｉｔｉｖｅ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタをＮＭＯＳ（Ｎｅｇａｔｉｖｅ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタに、あるいはその逆に変更しても良い）。
【００２２】
一般的に、差動増幅回路１０２は、２つの電圧入力を受け取る入力ステージと、電流出力を提供する出力ステージとを有する差動増幅回路である。図３に示すように、差動増幅回路１０２は、入力ステージ１０６と出力ステージ１０８を有しているが、差動増幅回路１０２はその他のステージと構成要素も同様に含んでもよい。
【００２３】
図示のように、差動増幅器の入力ステージ１０６は、電流源１２０と同じく、４個のトランジスタを含んでいる。すなわち、第１のトランジスタ１１２、第２のトランジスタ１１４、第３のトランジスタ１１６、第４のトランジスタ１１８を含んでいる。好ましくは、ＰＭＯＳトランジスタである第１のトランジスタ１１２は、電流源１２０を介して第１の電圧源ＶＤＤと接続されるソースと、第３のトランジスタ１１６のドレインと接続されるドレインと、差動増幅器１０２の正の電圧入力として動作するゲートを有している。同様に、好ましくはＰＭＯＳトランジスタである第２のトランジスタ１１４は、電流源１２０を介して第１の電圧源ＶＤＤと接続されるソースと、第４のトランジスタ１１８のドレインと接続されるドレインと、差動増幅器１０２の負の電圧入力として動作するゲートを有している。好ましくは、ＮＭＯＳトランジスタである第３のトランジスタ１１６は、第１のトランジスタ１１２のドレインと接続されるドレインと、第２の電圧源ＶＳＳと接続されるソースと、そのドレインに接続されるゲートを有している。同様に、好ましくはＮＭＯＳトランジスタである第４のトランジスタ１１８は、第２のトランジスタ１１４のドレインと接続されるドレインと、第２の電圧源ＶＳＳと接続されるソースと、そのドレインに接続されるゲートを有している。図示のように、第３のトランジスタ１１６のゲート／ドレインは入力ステージ１０６の第１の出力として作用し、第４のトランジスタ１１８のゲート／ドレインは入力ステージ１０６の第２の出力として作用する。
【００２４】
差動増幅器の出力ステージ１０８は、４個のトランジスタ、すなわち、第５のトランジスタ１２２、第６のトランジスタ１２４、第７のトランジスタ１２６、及び第８のトランジスタ１２８を含んでいる。好ましくはＮＭＯＳトランジスタである第５のトランジスタ１２２は、第２の電圧源ＶＳＳと接続されるソースと、第６のトランジスタ１２４のドレインと接続されるドレインと、差動増幅器の入力ステージ１０６の第１の出力と接続するゲートを有している。好ましくはＰＭＯＳトランジスタである第６のトランジスタ１２４は、第１の電圧源ＶＤＤと接続されるソースと、第５のトランジスタ１２２のドレインと接続されるドレインと、そのドレインに接続するゲートを有している。好ましくはＰＭＯＳトランジスタである第７のトランジスタ１２６は、第１の電圧源ＶＤＤと接続されるソースと、第８のトランジスタ１２８のドレインと接続されるドレインと、第６のトランジスタ１２４のゲート／ドレインに接続するゲートを有している。好ましくはＮＭＯＳトランジスタである第８のトランジスタ１２８は、第７のトランジスタ１２６のドレインと接続するドレインと、第２の電圧源ＶＳＳと接続するソースと、差動増幅器の入力ステージ１０６の第２の出力と接続するゲートを有している。図示のように、第７及び第８のトランジスタ１２６、１２８の接続されたドレインは、出力ステージ１０８の電流出力として作用し、電流ＩＯＵＴ１を提供するように、第１の例示的増幅器１００の第１の電流出力として作用する。
【００２５】
非反転出力ステージ１０４は、例えば、差動増幅回路１０２の出力ステージ１０８を反復させることのように、差動増幅回路１０２の電流出力と実質的に同じ振幅と位相を有する第２の電流出力を提供するよう機能する。差動増幅回路１０２の出力ステージ１０８を反復させるために、非反転出力ステージ１０４は２個のトランジスタ、すなわち、第１のトランジスタ１３０と第２のトランジスタ１３２を含むプッシュ・プル型出力ステージである。好ましくは、第１及び第２のトランジスタ１３０、１３２は、実質的に同じ特性を有し、差動増幅器の出力ステージ１０８の第７及び第８トランジスタ１２６、１２８と実質的に同じ構成に配置される。特に、好ましくはＰＭＯＳトランジスタである第１のトランジスタ１３０は、第１の電圧源ＶＤＤと接続されるソースと、第２のトランジスタ１３２のドレインと接続されるドレインと、第６のトランジスタ１２４のゲート／ドレインに接続するゲートを有している。好ましくはＮＭＯＳトランジスタである第２のトランジスタ１３２は、第１のトランジスタ１３０のドレインと接続されるドレインと、第２の電圧源ＶＳＳと接続されるソースと、差動増幅器の入力ステージ１０６の第２の出力と接続されるゲートを有している。図示のように、第１及び第２のトランジスタ１３０、１３２の接続されたドレインは、非反転出力ステージ１０４の電流出力として作用し、電流ＩＯＵＴ２を提供するように、第１の例示的増幅器１００の第２の電流出力として作用する。
【００２６】
図４に第２の例示的増幅器を示しており、該増幅器は第３の出力を有する例示的増幅器の形態を取る。図示のように、第２の例示的増幅器の第３の出力は、好ましくは、電流−ＩＯＵＴ３を有する電流出力である。更に、第２の例示的増幅器の第３の出力は、好ましくは、第１及び第２の電流出力と実質的に同じ振幅（例えば、１％以内）でかつ極性が異なっている。これをわかりやすくすると、第３の電流出力は高インピーダンスを有している。
【００２７】
上記のように、第２の例示的増幅器は、好ましくは２つの電圧入力の差分を大きな利得で増幅するよう動作する。更に、何らかの形態の帰還を備えているとき、例示的増幅器は好ましくは、ＶＰ＝ＶＮを確実にする値の電流出力を出力するよう動作する。そのようなものとして、例示的増幅器の電流出力は、ＩＯＵＴ１＝ＩＯＵＴ２＝−ＩＯＵＴ３＝Ｇ（ＶＰ−ＶＮ）として表される。加えて、第１、第２及び第３の電流出力はそれぞれ、抵抗ＲＬを有する負荷抵抗器（図示せず）に接続される場合、例示的増幅器の電圧出力はＶＯＵＴ１＝ＶＯＵＴ２＝−ＶＯＵＴ３＝ＡＶ（ＶＰ−ＶＮ）として示される。ただしＡＶ＝Ｇ*ＲＬである。
【００２８】
作用効果を奏するものとして、第２の例示的増幅器の第３の電流出力により、更なる柔軟性が集積回路設計者に提供される。特に、第３の電流出力と共に第１及び第２の電流出力の一方を用いて、第２の例示的増幅器は第３のモードで動作するが、この場合、４端子浮遊ヌラー（ＦＴＦＮ）として機能する。このようなことから、集積回路設計者は、第２の例示的増幅器を、オペアンプとＣＣＩＩに加えてＦＴＦＮ（Ｆｏｕｒ  Ｔｅｒｍｉｎａｌ  Ｆｌｏａｔｉｎｇ  Ｎｕｌｌｏｒ）の代替としてアナログ構成要素のライブラリに組み入れても良い。これにより、ライブラリのインフラ・コストが更に軽減される。第２の例示的増幅器は、その他のモードでも動作可能であり、またその他の作用効果も同じく奏することができる。
【００２９】
図５は、第２の例示的増幅器の実装形態の一つを示している。図３に示す第１の例示的増幅器１００と同様に、第２の例示的増幅器２００は、（ａ）差動増幅回路2０２と（ｂ）非反転出力ステージ2０４の形態をとっている。加えて、第２の例示的増幅器２００は、反転出力ステージ２１０を含んでいる。第２の例示的増幅器２００は、好ましくは正の電圧を供給する第１の電圧源ＶＤＤと、好ましくは負の電圧を供給する第２の電圧源ＶＳＳとに接続される。しかし、電圧源は、異極性を持つ電圧を含む異なる電圧値を供給してもよいと理解されるべきであり、この場合、以下に記載するトランジスタのタイプが変更されても良い（例えば、ＰＭＯＳトランジスタをＮＭＯＳトランジスタに、あるいはその逆に変更しても良い）。
【００３０】
差動増幅回路２０２は、２つの入力を受け付ける入力ステージと電流出力を提供する出力ステージを有する差動増幅回路である。図示のように、図５の差動増幅回路２０２は、実質的に図３の差動増幅回路１０２と同じである。差動増幅回路２０２は、入力ステージ２０６と出力ステージ２０８を有している。しかしながら、差動増幅回路２０２は、その他のステージと構成要素も備えることができることは理解されるべきであろう。
【００３１】
図示のように、差動増幅器の入力ステージ２０６は、電流源２２０と４個のトランジスタ、すなわち第１のトランジスタ２１２、第２のトランジスタ２１４、第３のトランジスタ２１６、第４のトランジスタ２１８を含んでいる。好ましくはＰＭＯＳトランジスタである第１のトランジスタ２１２は、電流源２２０を介して第１の電圧源ＶＤＤと接続されるソースと、第３のトランジスタ２１６のドレインと接続されるドレインと、差動増幅器２０２の正の入力として動作するゲートを有している。同様に、好ましくはＰＭＯＳトランジスタである第２のトランジスタ２１４は、電流源２２０を介して第１の電圧源ＶＤＤと接続されるソースと、第４のトランジスタ２１８のドレインと接続されるドレインと、差動増幅器２０２の負の入力として動作するゲートを有している。好ましくはＮＭＯＳトランジスタである第３のトランジスタ２１６は、第１のトランジスタ２１２のドレインと接続されるドレインと、第２の電圧源ＶＳＳと接続されるソースと、自身のドレインに接続されるゲートを有している。同様に、好ましくはＮＭＯＳトランジスタである第４のトランジスタ２１８は、第２のトランジスタ２１４のドレインと接続されるドレインと、第２の電圧源ＶＳＳと接続されるソースと、自身のドレインに接続されるゲートを有している。図示のように、第３のトランジスタ２１６のゲート／ドレインは、入力ステージ２０６の第１の出力として作用し、第４のトランジスタ２１８のゲート／ドレインは、入力ステージ２０６の第２の出力として作用する。
【００３２】
差動増幅器の出力ステージ２０８は、４個のトランジスタ、すなわち第５のトランジスタ２２２、第６のトランジスタ２２４、第７のトランジスタ２２６、及び第８のトランジスタ２２８を含んでいる。好ましくはＮＭＯＳトランジスタである第５のトランジスタ２２２は、第２の電圧源ＶＳＳと接続されるソースと、第６のトランジスタ２２４のドレインと接続されるドレインと、差動増幅器の入力ステージ２０６の第１の出力と接続するゲートを有している。好ましくはＰＭＯＳトランジスタである第６のトランジスタ２２４は、第１の電圧源ＶＤＤと接続されるソースと、第５のトランジスタ２２２のドレインと接続されるドレインと、自身のドレインに接続するゲートを有している。好ましくはＰＭＯＳトランジスタである第７のトランジスタ２２６は、第１の電圧源ＶＤＤと接続されるソースと、第８のトランジスタ２２８のドレインと接続されるドレインと、第６のトランジスタ２２４のゲート／ドレインに接続するゲートを有している。好ましくはＮＭＯＳトランジスタである第８のトランジスタ２２８は、第７のトランジスタ２２６のドレインと接続するドレインと、第２の電圧源ＶＳＳと接続するソースと、差動増幅器の入力ステージ２０６の第２の出力と接続するゲートを有している。図示のように、第７及び第８のトランジスタ２２６、２２８の接続されたドレインは、出力ステージ２０８の電流出力として作用し、かくして電流ＩＯＵＴ１を提供するように、第１の例示的増幅器１００の第１の電流出力として作用する。
【００３３】
非反転出力ステージ２０４は、差動増幅回路２０２の出力ステージ２０８を複製(replicate)することによって、差動増幅回路２０２の電流出力と実質的に同じ振幅及び位相を有する第２の電流出力を提供するよう機能する。差動増幅回路の出力ステージ２０８を複製させるために、非反転出力ステージ２０４は、２個のトランジスタ、すなわち、第１のトランジスタ２３０及び第２のトランジスタ２３２を含むプッシュ・プル型出力ステージである。好ましくは、第１及び第２のトランジスタ２３０、２３２は、実質的に同じ特性を持ち、差動増幅回路２０２の第７と第８トランジスタ２２６、２２８と実質的に同じ構成に配置される。特に、好ましくはＰＭＯＳトランジスタである第１のトランジスタ２３０は、第１の電圧源ＶＤＤと接続されるソースと、第２のトランジスタ２３２のドレインと接続されるドレインと、第６のトランジスタ２２４のゲート／ドレインに接続されるゲートを有している。好ましくはＮＭＯＳトランジスタである第２のトランジスタ２３２は、第１のトランジスタ２３０のドレインと接続されるドレインと、第２の電圧源ＶＳＳと接続されるソースと、差動増幅器の入力ステージ２０６の第２の出力と接続されるゲートを有している。図示のように、第１及び第２のトランジスタ２３０、２３２の接続されたドレインは、非反転出力ステージ２０４の電流出力として作用し、かくして電流ＩＯＵＴ２を提供するように、第２の例示的増幅器２００の第２の電流出力として作用する。
【００３４】
反転出力ステージ２１０は、第３の電流出力に対して第１及び第２の電流出力とは実質的に同じ振幅であるが、これら第１及び第２の電流出力とは実質的に逆の極性を提供するよう機能する。この点、図示するように、反転出力ステージ２１０は、４個のトランジスタすなわち、第１のトランジスタ２４２、第２のトランジスタ２４４、第３のトランジスタ２４６、及び第４のトランジスタ２４８を含んでいる。好ましくはＮＭＯＳトランジスタである第１のトランジスタ２４２は、第２の電圧源ＶＳＳと接続されるソースと、第２のトランジスタ２４４のドレインと接続されるドレインと、差動増幅器の入力ステージ２０６の第２の出力と接続されるゲートを有している。好ましくはＰＭＯＳトランジスタである第２のトランジスタ２４４は、第１の電圧源ＶＤＤと接続されるソースと、第１のトランジスタ２４２のドレインと接続されるドレインと、そのドレインに接続されるゲートを有している。好ましくはＰＭＯＳトランジスタである第３のトランジスタ２４６は、第１の電圧源ＶＤＤと接続されるソースと、第４のトランジスタ２４８のドレインと接続されるドレインと、第２のトランジスタ２４４のゲート／ドレインに接続されるゲートを有している。好ましくは、ＮＭＯＳトランジスタである第４のトランジスタ２４８は、第２の電圧源ＶＳＳと接続するソースと、第３のトランジスタ２４６のドレインと接続されるドレインと、差動増幅器の入力ステージ２０６の第１の出力と接続されるゲートを有している。図示のように、第３及び第４のトランジスタ２４６、２４８の接続されたドレインは、出力ステージ２１０の電流出力として作用し、かくして電流ＩＯＵＴ３を提供するように、第２の例示的増幅器２００の第３の電流出力として作用する。
【００３５】
更なる態様では、本明細書に記述される第１の例示的増幅器等の増幅器は、例えば、例示的増幅器の２個の整合電流出力を活用する電圧基準回路のような回路に実装されても良い。図６に、上述の第１の例示的増幅器に基づく例示的電圧基準回路３００を示す。図示のように、例示的増幅器の第１の入力は、（ａ）第１のダイオード３０４と第１の抵抗器３０６を介してグランドと接続されており、第１のダイオード３０４と第１の抵抗器３０６は並列接続されており、更に第１の入力は、（ｂ）第２の抵抗器３０８を介して例示的増幅器の第１の出力に接続されている。例示的増幅器の第２の入力は、（ａ）直列接続された第４の抵抗器３１２及び第２のダイオード３１４に並列接続される第３の抵抗器を介してグランドと接続され、（ｂ）第５の抵抗器３１６を介して例示的増幅器の第１の出力に接続される。
【００３６】
電圧基準回路３００の抵抗器とダイオードは、各種の形態を取ってよい。好ましくは、電圧入力を第１の電流出力、すなわち、第２の抵抗器３０８及び第５の抵抗器３１６に接続されるそれぞれの抵抗器は、実質的に同様な抵抗値を有し、また電圧入力を直接グランドに、すなわち、第１の抵抗器３０６及び第３の抵抗器３１０に接続される抵抗器は、実質的に同じ抵抗値を有する。更に、電圧入力をグランドに直接接続する抵抗器は、好ましくは、電圧入力を第１の電流出力に接続する抵抗器の概ね２倍の抵抗値を持つ。更にまた、第２のダイオード３１４と直列接続する第４の抵抗器３１２は、好ましくは、電圧基準回路３００の他の抵抗器と相対して小さな抵抗値を持つ。例えば、第４の抵抗器３１２は、電圧入力を第１の電流出力に接続する抵抗器の概ね１／４の抵抗値を持ち、かくして、電圧入力を直接グランドに結合する抵抗器の概ね１／８の抵抗値を持る。更にまた、好ましくは、第２のダイオード３１４は第１のダイオード３０４よりも大きい。例えば、第２のダイオード３１４は第１のダイオード３０４よりも約８倍の大きさである。その他多くの実施例が同様に可能である。
【００３７】
この構成において、電圧基準回路３００は例示的増幅器の第１の電流出力で一定のバンドギャップ電流ＩＢＧを生成する。例示的増幅器の第２の電流出力が第１の電流出力と整合していることから、第２の電流出力もまた一定のバンドギャップ電流ＩＢＧを提供する。図示のように、この第２の電流出力は、第６の抵抗器３１８を介してグランドに接続され、第６の抵抗器３１８を通過する電圧は、電圧基準回路３００の電圧基準出力ＶＲＥＦである。第６の抵抗器３１８の抵抗値Ｒ３１８は、所望の基準電圧が出力されるように選定される。基準電圧出力は、ＶＲＥＦ＝ＩＢＧ*Ｒ３１８として表現される。この基準電圧出力は温度に対して安定であることが好ましい。
【００３８】
例示的増幅器に基づく電圧基準回路は、オペアンプあるいはＣＣＩＩに基づく電圧基準回路以上のコスト効率と電力効率を有することが好ましい。特に、例示的増幅器に基づく電圧基準回路は、必要とされる増幅器は１つのみであり、他方オペアンプあるいはＣＣＩＩに基づく電圧基準回路は、典型的には、多くの増幅器あるいはコンベヤを必要とする。このようなことから、例示的増幅器に基づく電圧基準回路は、集積回路において、必要領域が少なく、またその必要動作電力も少ない。
【００３９】
此処に記述される例示的増幅器は、その他各種集積回路に実装してもよい。例えば、例示的増幅器はオペアンプあるいはＣＣＩＩの代替として用いてよい。もう一つの実施例として、例示的増幅器はＦＴＦＮの代替として用いてよい。更なる実施例として、例示的増幅器は、２つの整合電流出力及び／もしくは反転電流出力を有する分離アナログ構成要素として用いてもよい。その他の実施例もまた同じく可能である。
本発明の例示的な実施の形態を説明した。しかし、当業者は変更と修正が、特許請求の範囲で定義される本発明の範囲と技術的思想から逸脱することなく、上述の実施の形態に対してなされることを理解できるであろう。
【図１】
2010148094.tif 000003
【図２】
2010148094.tif 000004
【図３】
2010148094.tif 000005
【図４】
2010148094.tif 000006
【図５】
2010148094.tif 000007
【図６】
2010148094.tif 000008
【外国語明細書】
2010148094000001.pdf