(57)【要約】【課題】高キャリア濃度、高移動度、低抵抗の電界効果トランジスタ及びその製造方法を提供する。【解決手段】第１窒化物半導体層１１と、Ａｌ含有窒化物半導体層を含む第２窒化物半導体層１２と、ゲートコンタクト層１４と、を備える電界効果トランジスタであって、第２窒化物半導体層１２の上の一部に第３窒化物半導体層１３が設けられ、第３窒化物半導体層１３の上にゲートコンタクト層１４が設けられており、第２窒化物半導体層１２は、第１窒化物半導体層１１側がＡｌａＧａ１−ａＮ（０＜ａ≦１）、第３窒化物半導体層１３側がＡｌｂＧａ１−ｂＮ（0≦ｂ＜1、ｂ＜ａ）又はＩｎＧａＮであり、第３窒化物半導体層１３は第２窒化物半導体層１２の第３窒化物半導体層１３側よりもＡｌ組成比が大きいＡｌ含有窒化物半導体からなる。【選択図】図１
2010258313.tif 000002
【特許請求の範囲】
【請求項１】
第１窒化物半導体層と、
前記第１窒化物半導体層の上に設けられ、前記第１窒化物半導体層よりもバンドギャップエネルギーが大きいＡｌ含有窒化物半導体を含む第２窒化物半導体層と、
前記第２窒化物半導体層の上に設けられたゲートコンタクト層と、を備える電界効果トランジスタであって、
前記第２窒化物半導体層の上の一部に、Ａｌ含有窒化物半導体からなる第３窒化物半導体層が設けられ、前記第３窒化物半導体層の上にゲートコンタクト層が設けられており、
前記ゲートコンタクト層の表面にゲート電極が設けられ、前記ゲートコンタクト層及び前記前記第３窒化物半導体層を挟んでソース電極とドレイン電極が設けられており、
前記第２窒化物半導体層は、前記第１窒化物半導体層側がＡｌａＧａ１−ａＮ（０＜ａ≦１）、前記第３窒化物半導体層側がＡｌｂＧａ１−ｂＮ（0≦ｂ＜1、ｂ＜ａ）又はＩｎＧａＮであり、前記第３窒化物半導体層は前記第２窒化物半導体層の前記第３窒化物半導体層側よりもＡｌ組成比が大きいＡｌ含有窒化物半導体からなる電界効果トランジスタ。
【請求項２】
前記第２窒化物半導体層は、前記第１窒化物半導体層側に設けられたＡｌａＧａ１−ａＮ（０＜ａ≦１）からなる第１層と、前記第３窒化物半導体層側に設けられたＡｌｂＧａ１−ｂＮ（０≦ｂ＜１、ｂ＜ａ）又はＩｎＧａＮからなる第２層と、から構成される請求項１に記載の電界効果トランジスタ。
【請求項３】
前記第２窒化物半導体層は、前記第１窒化物半導体層側から遠ざかるに従ってＡｌ組成比が減少する組成傾斜層からなる請求項１に記載の電界効果トランジスタ。
【請求項４】
前記第２窒化物半導体層は前記第３窒化物半導体層側がＡｌｂＧａ１−ｂＮ（0＜ｂ＜1、ｂ＜ａ）であり、前記第３窒化物半導体層はＡｌｃＧａ１−ｃＮ（０＜ｃ≦１、ｃ＞ｂ）である請求項１〜３のいずれか１項に記載の電界効果トランジスタ。
【請求項５】
前記ソース電極及び前記ドレイン電極は、前記第３窒化物半導体層に設けられており、
前記第３窒化物半導体層は、前記ソース電極及び前記ドレイン電極が設けられた領域の膜厚が、前記ゲート電極の設けられた領域の膜厚よりも小さい請求項１〜４のいずれか1項に記載の電界効果トランジスタ。
【請求項６】
前記ソース電極及び前記ドレイン電極は前記第２半導体層に設けられている請求項１〜４のいずれか1項に記載の電界効果トランジスタ。
【請求項７】
前記第４窒化物半導体層はＡｌｃＧａ１−ｃＮ（０＜ｃ≦１、ｂ＜ｃ＜ａ）からなる請求項１〜６のいずれか１項に記載の電界効果トランジスタ。
【請求項８】
前記ゲートコンタクト層はＩｎＧａＮ又はＧａＮである請求項１〜７のいずれか１項に記載の電界効果トランジスタ。
【請求項９】
第１窒化物半導体層と、前記第１窒化物半導体層よりもバンドギャップエネルギーの大きいＡｌ含有窒化物半導体を含む第２窒化物半導体層と、ゲートコンタクト層と、を順に積層する半導体層積層工程と、
ゲート電極形成領域を残して前記ゲートコンタクト層を除去する半導体層除去工程と、を有し、
前記ゲートコンタクト層にゲート電極が形成され、前記ゲートコンタクト層を挟んでソース電極とドレイン電極が形成された電界効果トランジスタの製造方法であって、
前記半導体層積層工程において、前記第２窒化物半導体層として、前記第１窒化物半導体層側がＡｌａＧａ１−ａＮ（０＜ａ≦１）であり、前記第１窒化物半導体層と対向する側がＡｌｂＧａ１−ｂＮ（0≦ｂ＜1、ｂ＜ａ）又はＩｎＧａＮである窒化物半導体層を形成し、前記第２窒化物半導体層の上に、前記第２窒化物半導体層の前記第１窒化物半導体層と対向する側よりもＡｌ組成比が大きいＡｌ含有窒化物半導体からなる第３窒化物半導体層を形成し、
前記半導体層除去工程において、前記第３窒化物半導体層をエッチングストップ層として第１エッチングにより前記ゲートコンタクト層を除去した後、前記第１エッチングと異なる第２エッチングにより前記第３窒化物半導体層を除去して前記第１エッチングによるダメージ層を除去する電界効果トランジスタの製造方法。
【請求項１０】
前記第２エッチングは前記第１エッチングよりも低出力で行う請求項９に記載の電界効果トランジスタの製造方法。
【請求項１１】
前記第２窒化物半導体層は、前記第１窒化物半導体層側に設けられたＡｌａＧａ１−ａＮ（０＜ａ≦１）からなる第１層と、前記第３窒化物半導体層側に設けられたＡｌｂＧａ１−ｂＮ（０≦ｂ＜１、ｂ＜ａ）又はＩｎＧａＮからなる第２層と、から構成され、
前記第２エッチングにより、前記第２層の少なくとも一部を除去する請求項９又は１０に記載の電界効果トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果トランジスタに関し、特に窒化物半導体を用いたノーマリオフ型の電界効果トランジスタに関する。
【背景技術】
【０００２】
ＧａＮを用いた半導体素子は、ワイドギャップ半導体で飽和電子速度も大きい。このため、従来のＳｉ系やＧａＡｓ系素子と比べて、高温動作、高出力動作、高速動作が可能であり、ミリ波やパワーエレクトロニクス分野での応用が期待されている。特にオン抵抗はＳｉ系デバイスにくらべ２桁以上低減することが可能であるため、インバータやコンバータなどのスイッチング装置の損失を大幅に低減することが可能である。このようなＧａＮ系電界効果トランジスタ（ＦＥＴ：Field effect Transistor）は通常、ゲート電極に電圧を印加しない状態では、ソース電極とドレイン電極の間に電流が流れるノーマリオン型であり、故障時の安全性を確保するためには別途保護回路を設ける必要がある。一方、ノーマリオフ型であればゲート電圧を印加しない状態ではソース電極とドレイン電極の間に電流が流れないので、安全性の観点から望ましく、保護回路を設ける必要もない。
【０００３】
ノーマリオフ型のＦＥＴを得るためには、いくつかの方法が提案されており、例えば、ゲート電極の下にｐ型層やＩｎＧａＮ層を設ける構造が提案されている（特許文献１〜６参照）。例えば、ＡｌＧａＮ／ＧａＮヘテロ構造でゲート電極の下にｐ型ＧａＮ層を設けた構造の場合は、最大で閾値電圧をｐｎ内部電位（およそ３Ｖ）まで引き上げることができる。閾値電圧値は、障壁層であるＡｌＧａＮ層の組成比と膜厚の調整によって調整可能である。
【０００４】
ＡｌＧａＮ層のＡｌ組成比を変化させる構造が提案されており（特許文献７及び８参照）、特にゲート電極下にｐ型層などの介在層を設ける場合には、Ａｌの組成比が大きい層を設けてエッチングストップ層とする構造が提案されている（特許文献９参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１１−２６１０５３
【特許文献２】特開２００３−２０９１２４
【特許文献３】特開２００２−１６０８７
【特許文献４】特開２００５−２４４０７２
【特許文献５】特開２００７−１０９８３０
【特許文献６】特開２００８−９１３９４
【特許文献７】特開２０００−２５２４５８
【特許文献８】特開２００３−１５１９９６
【特許文献９】特開２００７−２０１２７９
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ゲート電極下にｐ型ＧａＮ層などの介在層を設けた従来のＦＥＴにおいて、ＡｌＧａＮ層の内部障壁を小さくする、すなわち組成比または膜厚を減少させると閾値電圧は上昇するが、低抵抗化のためｐ型ＧａＮ層を除去したゲート電極部以外の部分ではキャリア濃度の減少により高抵抗化してしまう。このように閾値電圧と抵抗はトレードオフの関係にあり、閾値電圧をパワー用途で扱いやすい２Ｖ以上に高めようとすると、抵抗は急激に増加していく、といった問題点がある。
【０００７】
また、ゲート電極下以外のｐ型ＧａＮ層を除去するために例えばＡｌ組成比の大きいＡｌＧａＮ層をエッチングストップ層として選択エッチングを行うが、エッチングストップ層にはエッチングダメージが蓄積されると考えられ、選択エッチングの後、エッチングガスを変更してエッチングストップ層として用いたＡｌＧａＮ層の表面を除去することで、キャリア濃度増加及び移動度向上がみられる。
【０００８】
しかし、図７に示すように、ＡｌＧａＮ層の膜厚を薄くすると、それに伴って界面準位濃度が減少してしまい、キャリア濃度も減少してしまう。図７は、ＡｌＧａＮ層の膜厚ｌに対するバンド図とキャリア濃度Nｓの変化を示す図である。ＡｌＧａＮ層が一定のＡｌ組成比の単層である場合、エッチング前後で界面準位分布が変わらないと仮定すれば、深くエッチングすればするほどフェルミ準位より高エネルギーの正に帯電した界面準位が減っていく。これに伴って、補償電荷であるＧａＮ層のキャリア濃度も減少していき、移動度低下や高抵抗化を引き起こす。
【課題を解決するための手段】
【０００９】
本発明の電界効果トランジスタは、第１窒化物半導体層と、前記第１窒化物半導体層の上に設けられ、前記第１窒化物半導体層よりもバンドギャップエネルギーが大きいＡｌ含有窒化物半導体を含む第２窒化物半導体層と、前記第２窒化物半導体層の上に設けられたゲートコンタクト層と、を備える電界効果トランジスタであって、前記第２窒化物半導体層の上の一部に、Ａｌ含有窒化物半導体からなる第３窒化物半導体層が設けられ、前記第３窒化物半導体層の上にゲートコンタクト層が設けられており、前記ゲートコンタクト層の表面にゲート電極が設けられ、前記ゲートコンタクト層及び前記前記第３窒化物半導体層を挟んでソース電極とドレイン電極が設けられており、前記第２窒化物半導体層は、前記第１窒化物半導体層側がＡｌａＧａ１−ａＮ（０＜ａ≦１）、前記第３窒化物半導体層側がＡｌｂＧａ１−ｂＮ（0≦ｂ＜1、ｂ＜ａ）又はＩｎＧａＮであり、前記第３窒化物半導体層は前記第２窒化物半導体層の前記第３窒化物半導体層側よりもＡｌ組成比が大きいＡｌ含有窒化物半導体からなる。
【００１０】
本発明の電界効果トランジスタには以下の構成を組み合わせることができる。
前記第２窒化物半導体層は、前記第１窒化物半導体層側に設けられたＡｌａＧａ１−ａＮ（０＜ａ≦１）からなる第１層と、前記第３窒化物半導体層側に設けられたＡｌｂＧａ１−ｂＮ（０≦ｂ＜１、ｂ＜ａ）又はＩｎＧａＮからなる第２層と、から構成される。
また、前記第２窒化物半導体層は、前記第１窒化物半導体層側から遠ざかるに従ってＡｌ組成比が減少する組成傾斜層からなる。
前記第２窒化物半導体層は前記第３窒化物半導体層側がＡｌｂＧａ１−ｂＮ（0＜ｂ＜1、ｂ＜ａ）であり、前記第３窒化物半導体層はＡｌｃＧａ１−ｃＮ（０＜ｃ≦１、ｃ＞ｂ）である。
また、前記ソース電極及び前記ドレイン電極は、前記第３窒化物半導体層に設けられており、前記第３窒化物半導体層は、前記ソース電極及び前記ドレイン電極が設けられた領域の膜厚が、前記ゲート電極の設けられた領域の膜厚よりも小さくすることができる。
前記ソース電極及び前記ドレイン電極は前記第２半導体層に設けられていてもよい。
さらに、前記第４窒化物半導体層はＡｌｃＧａ１−ｃＮ（０＜ｃ≦１、ｂ＜ｃ＜ａ）からなる。前記ゲートコンタクト層はＩｎＧａＮ又はＧａＮである。
【００１１】
本発明の電界効果トランジスタの製造方法は、第１窒化物半導体層と、前記第１窒化物半導体層よりもバンドギャップエネルギーの大きいＡｌ含有窒化物半導体を含む第２窒化物半導体層と、ゲートコンタクト層と、を順に積層する半導体層積層工程と、ゲート電極形成領域を残して前記ゲートコンタクト層を除去する半導体層除去工程と、を有し、前記ゲートコンタクト層にゲート電極が形成され、前記ゲートコンタクト層を挟んでソース電極とドレイン電極が形成された電界効果トランジスタの製造方法であって、前記半導体層積層工程において、前記第２窒化物半導体層として、前記第１窒化物半導体層側がＡｌａＧａ１−ａＮ（０＜ａ≦１）であり、前記第１窒化物半導体層と対向する側がＡｌｂＧａ１−ｂＮ（0≦ｂ＜1、ｂ＜ａ）又はＩｎＧａＮである窒化物半導体層を形成し、前記第２窒化物半導体層の上に、前記第２窒化物半導体層の前記第１窒化物半導体層と対向する側よりもＡｌ組成比が大きいＡｌ含有窒化物半導体からなる第３窒化物半導体層を形成し、前記半導体層除去工程において、前記第３窒化物半導体層をエッチングストップ層として第１エッチングにより前記ゲートコンタクト層を除去した後、前記第１エッチングと異なる第２エッチングにより前記第３窒化物半導体層を除去して前記第１エッチングによるダメージ層を除去する。
【００１２】
また、前記第２エッチングは前記第１エッチングよりも低出力で行う。前記第２エッチングにより、前記第３窒化物半導体層の少なくとも一部を除去する。
前記第２窒化物半導体層は、前記第１窒化物半導体層側に設けられたＡｌａＧａ１−ａＮ（０＜ａ≦１）からなる第１層と、前記第３窒化物半導体層側に設けられたＡｌｂＧａ１−ｂＮ（０≦ｂ＜１、ｂ＜ａ）又はＩｎＧａＮからなる第２層と、から構成され、前記第２エッチングにより、前記第２層の少なくとも一部を除去してもよい。
【発明の効果】
【００１３】
本発明のＦＥＴによれば、高キャリア濃度、高移動度、低抵抗のトランジスタが実現できる。また、所望のキャリア濃度のＦＥＴを精度よく作製することができる。
【図面の簡単な説明】
【００１４】
【図１】図１は一実施形態のＦＥＴを示す断面模式図である。
【図２】図２は図１に示すＦＥＴの製造方法を説明するための断面模式図である。
【図３】図３は図１に示すＦＥＴにおける第２窒化物半導体層及び第３窒化物半導体層の膜厚に対するバンド図とキャリア濃度の変化を示す図である。
【図４】図４は実施例１のＨＥＭＴを示す断面模式図である。
【図５】図５は参考例１のＨＥＭＴにおけるＲＩＥ処理時間と移動度及びキャリア濃度の関係を示すグラフである。
【図６】図６は実施例２のＨＥＭＴにおけるＲＩＥ処理時間と移動度及びキャリア濃度の関係を示すグラフである。
【図７】図７は従来技術のＡｌＧａＮ層膜厚に対するバンド図とキャリア濃度の変化を示す図である。
【発明を実施するための形態】
【００１５】
図１に、本発明の一実施の形態に係るＦＥＴとして、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）を構成した例を示す。この図に示すＨＥＭＴ１０は、基板１８の上に、第１窒化物半導体層１１と、その上に順に形成された第２窒化物半導体層１２と、第３窒化物半導体層１３と、ゲートコンタクト層１４と、第２窒化物半導体層１２の表面に形成されたソース電極１５、ドレイン電極１６と、ゲートコンタクト層１４の表面に形成されたゲート電極１７を備える。この構造のＨＥＭＴ１０においては、第１窒化物半導体層１１と第２窒化物半導体層１２との界面近傍の第１窒化物半導体層１１においてチャネルが形成され、このチャネルにおいて電子などのキャリアが高移動度で走行できる。第２窒化物半導体層１２は第１層１０１と第２層１０２を含む。
【００１６】
（第１窒化物半導体層１１）
第１窒化物半導体層１１は、アンドープの層とすることが好ましい。なお、本明細書においてアンドープとは、形成時に意図的に不純物を添加しないものをいう。図１の例では、第１窒化物半導体層１１としてアンドープのＧａＮ層、第１層１０１としてアンドープのＡｌａＧａ１−ａＮ層（０＜ａ≦１）を採用している。また、この例のＦＥＴは電子をキャリアとするユニポーラ素子のＨＥＭＴであるが、ホールをキャリアとする場合には、各層の不純物や導電型を逆転させる。
【００１７】
（第２窒化物半導体層１２）
第１窒化物半導体層１１上に結晶成長される第２窒化物半導体層１２は、その第１窒化物半導体層１１側が第１窒化物半導体層１１よりもバンドギャップエネルギーの大きなＡｌ含有窒化物半導体で構成される。この第２窒化物半導体層１２は、アンドープの層とすることが好ましい。また窒化物半導体の窒素抜けを補償できる程度に、ｐ型不純物をドープすることもできる。
【００１８】
第２窒化物半導体層１２は、第１窒化物半導体層１１側がＡｌａＧａ１−ａＮ（０＜ａ≦１）で構成され、第３窒化物半導体層１３側がＡｌｂＧａ１−ｂＮ（０≦ｂ＜１、ｂ＜ａ）又はＩｎＧａＮで構成される。図１の例では第１窒化物半導体層１２は、第１窒化物半導体層１１側から、ＡｌａＧａ１−ａＮ（０＜ａ≦１）からなる第１層１０１と、ＡｌｂＧａ１−ｂＮ（０≦ｂ＜１、ｂ＜ａ）又はＩｎＧａＮからなる第２層１０２とで構成される。
【００１９】
第１層１０１はＡｌａＧａ１−ａＮ（０＜ａ≦１）からなり、厚膜で形成するためにはＡｌａＧａ１−ａＮ（０＜ａ＜１）であることが好ましい。この場合、ＡｌａＧａ１−ａＮ層と第１窒化物半導体層１１であるＧａＮ層との間に、更にバンドギャップエネルギーが大きいＡｌＮ層を設けることで、チャネルにおけるキャリア移動度を向上させることができる。ＡｌＮ層は結晶性良く厚膜で形成することが困難であるため、第２窒化物半導体層１２よりも薄くする。ＡｌＮ層は２ｎｍ以下の膜厚とすると結晶性よく形成でき好ましく、特に０．５〜１ｎｍ程度の膜厚とすることが好ましい。第１層１０１は、好ましくはＡｌａＧａ１−ａＮ（０＜ａ＜０．４）とする。Ａｌ組成比ａが０．４未満の範囲であると、結晶性の良好なＡｌＧａＮ層が形成可能なため、移動度を高いものとできる。Ａｌ組成比ａは特に０．１以上が好ましい。
【００２０】
また第１層１０１の膜厚増加に対して移動度は増加していき、特定の膜厚まで達すると飽和し始める。例えばＡｌ組成比ａが０．３の場合は７ｎｍあたりから飽和し始める。一方、閾値電圧を一定とした場合のキャリア濃度は膜厚増加とともに減少する。したがってシート抵抗は、閾値電圧が一定のもとでは、移動度が飽和し始める膜厚で最小となり、第１層１０１はこのような膜厚とすることが低抵抗化の観点から好ましい。
【００２１】
第２層１０２はＡｌｂＧａ１−ｂＮ（０≦ｂ＜１、ｂ＜ａ）又はＩｎＧａＮで構成される。図１の例では第２層１０２はゲートコンタクト層１４下の膜厚がそれ以外の膜厚よりも厚くなっている。後述のように、界面準位を増加させるためには、ゲート電極１７下以外の領域に第２層１０２を設けないことが理想的であるが、エッチング精度の点から困難であるので、好ましくは図１のように第２層１０２の深さ方向の一部が除去された構造とする。若しくは、ゲート電極１７下以外の第２層１０２が完全に除去され、第１層１０１の深さ方向の一部が除去された構造としてもよい。
【００２２】
第２層１０２は、閾値電圧の低下を抑えるように、できるだけ薄くするか、Ａｌ組成比を下げる必要がある。第２層は第１層をエッチングダメージから守れる程度に厚膜とすることが好ましく、エッチングダメージ侵入長より若干厚めになる程度にし、閾値電圧を下げないようにＡｌ組成比を下げる。このためＡｌ組成比ｂは、第１層１０１のＡｌ組成比ａ及び第３窒化物半導体層１３のＡｌ組成比ｃよりも小さくする。また第２層１０２の上にＡｌ組成比が大の第３窒化物半導体層１３を設けており、第２層１０２をエッチングストップ層として機能させる必要がないため、第２層１０２のＡｌ組成比を小さくできる。キャリア濃度の低下を抑制するために、第２層１０２はＡｌｂＧａ１−ｂＮ（０＜ｂ＜１、ｂ＜ａ）からなることが好ましい。上に積層される第３窒化物半導体層１３がＡｌ含有層であることからも、第２層１０２はＡｌＧａＮであることが好ましい。
【００２３】
一方、第２層１０２をＧａＮ又はＩｎＧａＮで構成することもできる。ＧａＮ又はＩｎＧａＮはＡｌＧａＮよりも分極が弱いため、第１層のＡｌ組成比を増大させたときの閾値電圧低下を抑制することができ、閾値電圧を維持したまま第１層のＡｌ組成比を増大させてキャリア濃度を増大させることができる。ソース電極１５及びドレイン電極１６のコンタクト層としてはＡｌ含有窒化物半導体層が好ましいため、第２層１０２がＡｌを含有しない窒化物半導体であるＧａＮ又はＩｎＧａＮからなる場合は、ソース電極１５及びドレイン電極１６下の第２層１０２の膜厚はゲート電極１７下の第２層１０２の膜厚よりも小さいことが好ましい。さらに好ましくは、ソース電極及びドレイン電極下の第２層を完全に除去して、第１層の表面にソース電極及びドレイン電極を設ける。
【００２４】
図１の例では第２窒化物半導体層１２として第１層１０１と第２層１０２の２層を設けている。第２窒化物半導体層１２は第１窒化物半導体層１１に近付くに従ってＡｌ組成比を大きくした複数の層の積層又は単層とすることもできる。このとき、前述した第１層１０１の構成を第１窒化物半導体層１１側とし、第２層１０２の構成を第３窒化物半導体層１３側として採用できる。図１の例のように２層で構成することで、第２層１０２が一部除去されたときに電荷が増加しやすい。また２層の場合は、後述のように２層の界面においてキャリア濃度が最大となるため、第２窒化物半導体層を除去する量をキャリア最大位置に合わせて容易に設計することができる。
【００２５】
（第３窒化物半導体層１３）
第３窒化物半導体層１３はＡｌｃＧａ１−ｃＮ（０＜ｃ≦１、ｃ＞ｂ）で構成される。第３窒化物半導体層１３は、好ましくは半導体積層構造の厚みを正確に制御するためのエッチングストップ層として機能する材料を選択する。Ａｌを含む窒化物半導体層は、他の組成の窒化物半導体層、若しくはそれよりもＡｌ組成比の小さい窒化物半導体層に比してエッチングレートが小さい、すなわちＡｌ組成比が大きいほどエッチングレートが小さくなる。この性質を利用して、ＡｌＧａＮ、ＡｌＮなどのＡｌを含む窒化物半導体層（Ａｌ高混晶層）を、それよりもＡｌ組成比の小さい窒化物半導体層、若しくはＡｌを含まない窒化物半導体層の下に配置することで、Ａｌを含む窒化物半導体層（Ａｌ高混晶層）をエッチングストップ層として機能させることができる。また、Ａｌを含む窒化物半導体層（Ａｌ高混晶層）を、それよりもＡｌ混晶比の小さい窒化物半導体層、若しくはＡｌ混晶比の小さい別の窒化物半導体層の上に配置することで、エッチング時において、エッチングに悪影響を受けるのを押さえる層として機能させることができる。
【００２６】
Ａｌ組成比が大きい第３窒化物半導体層１３は分極が強く、閾値電圧を減少させる作用があるので薄くする必要があるが、ゲートコンタクト層１４を除去する工程で完全に削りとられずに少し残る程度に、すなわちエッチングストップ層として作用する程度の膜厚は確保することが好ましい。具体的には０．５ｎｍ以上２ｎｍ以下の膜厚とする。第３窒化物半導体層１３側の第２窒化物半導体層はＡｌ組成比が小さい又はＡｌを含まないので、第３窒化物半導体層１３の膜厚が小さくても第２窒化物半導体層１２へのエッチングの影響を抑制できる。
【００２７】
第２窒化物半導体層１２と第３窒化物半導体層１３の膜厚と組成比は、所望の閾値電圧が得られるように設定できる。具体的には、設定閾値電圧が、キャリア走行層である第１窒化物半導体層１１とゲート電極１７との間にある層の、熱平衡状態時の内部電位から、ゲートバイアスを印加してフラットバンドとなった時の内部電位を差し引いた値に相当するように、膜厚と組成比を設計する。例えば、ゲートコンタクト層にｐ型層を含む場合は、ｐｎ接合内部電位から設定閾値電圧を引いた値が、第１窒化物半導体層１１とｐ型層との間にある層のフラットバンド時の内部電位に相当するように設計する。例えば、設定閾値電圧を２Ｖとするのであれば、ｐｎ接合内部電位の３Ｖから設定閾値電圧の２Ｖを引いた１Ｖが、第１窒化物半導体層１１とp型層の間にある層のフラットバンド時の内部電位に相当するようにする。
【００２８】
（ゲートコンタクト層１４）
ゲートコンタクト層１４は、ゲート電極１７と第３窒化物半導体層１３との間に設ける。このゲートコンタクト層１４は、ＩｎｘＧａ１−ｘＮ（０≦ｘ＜１）からなる単層又は複数の層とすることで、ＦＥＴの閾値電圧を上昇させることができる。ゲートコンタクト層１４は、ゲート電極１７が形成された領域以外にも存在すると、キャリア濃度に影響を与えて抵抗を悪化させてしまうため、ゲート電極１７の形成領域のみに設けることが好ましい。また、ゲートコンタクト層１４を第３窒化物半導体層よりもＡｌ組成比が小さい窒化物半導体層、若しくはＡｌを含まない窒化物半導体層とすると、第３窒化物半導体層をエッチングストップ層として選択的エッチングを行う場合に好ましい。
【００２９】
ゲートコンタクト層１４は、ＩｎＧａＮ層を含んでもよい。ＩｎＧａＮ層は、格子緩和を生じさせる機能を有させるため、その膜厚は臨界膜厚以上とすることが好ましく、特に、５ｎｍ〜１０ｎｍの膜厚とすることが好ましい。これにより、閾値電圧を好適に大きくすることができるので、ノーマリオフ型のトランジスタが実現できる。またこの際、オン抵抗の上昇を抑制することもできるので、消費電力や発熱を抑制できる。
【００３０】
ゲートコンタクト層１４はｐ型層であることが好ましく、さらにゲート電極１７と接する側をｐ型層としてその下にＩｎＧａＮ層を有することが好ましい。ゲート電極１７の直下にｐ型層を付加することで、ゲート電極１７にバイアスを印加しない状態でも空乏層が広がるため、フラットバンドにするために必要なバイアスを大きくする効果、言い換えると閾値電圧を一層大きくする効果が得られる。ゲートコンタクト層１４がｐ型層を含む場合、ゲートコンタクト層１４をゲート電極１７の形成領域以外にも積層すると、空乏層が形成され電流を阻害するので、ゲート電極１７の下のみを残す。またｐ型層はｐ型ＧａＮ層とすることが好ましい。
【００３１】
ゲートコンタクト層１４は、ゲート電極１７側から順にｐ型ＧａＮ層、ＩｎＧａＮ層の積層とすることが好ましい。ｐ型ＧａＮ層へのＩｎの拡散を防止するため、ｐ型ＧａＮ層とＩｎＧａＮ層の間に更にＧａＮ層を設けることもできる。このＧａＮ層は典型的にはアンドープとする。なお、ここでｐ型ＧａＮとは、Ｂｅ、Ｚｎ、Ｍｎ、Ｃｒ、Ｍｇ、Ｃａ等のｐ型不純物を含有するＧａＮを指す。好適にはＭｇを含有させる。
【００３２】
（電極１５、１６、１７）
ゲートコンタクト層１４の表面にゲート電極１７が形成され、これを挟んでソース電極１５とドレイン電極１６が形成される。ソース電極１５とドレイン電極１６としては、第２窒化物半導体層１２又は第３窒化物半導体層１３の表面に形成され、電流を供給するためにオーミック電極が用いられる。ゲート電極１７としては、空乏層を制御性よく形成しキャリアを制御できるようにショットキー電極が用いられる。なお、ゲートコンタクト層がｐ層である場合は、ゲートコンタクト層に対するオーミック電極が用いられる。また、これらの電極は、図示しないが複数の層からなる金属層や合金層及びそれらの組合せを適宜用いることができる。
【００３３】
（窒化物半導体層、基板１８）
ＧａＮ系ＦＥＴは、窒化ガリウム系化合物半導体で構成される。窒化ガリウム系化合物半導体層は、基板１８上に必要に応じてバッファ層を形成し、さらに第１窒化物半導体層１１、第２窒化物半導体層１２、第３窒化物半導体層１３、ゲートコンタクト層１４を順にエピタキシャル成長し、さらに電極を積層して形成することができる。なおバッファ層は、ＧａＮ等のエピタキシャル層と格子整合する基板を用いる場合は必ずしも必要でない。結晶成長方法としては、例えば、有機金属気相成長法（ＭＯＣＶＤ：metal-organic chemical vapor deposition）、ハイドライド気相成長法（ＨＶＰＥ）、ハイドライドＣＶＤ法、ＭＢＥ（molecularbeam epitaxy）等の方法が利用できる。窒化ガリウム系化合物半導体には、ｎ型不純物、ｐ型不純物を適宜含有させることもできる。
【００３４】
半導体構造を形成する成長用の基板１８はサファイア基板やＧａＮ基板等が利用できる。成長初期のバッファ層や下地層などは結晶性が悪い傾向にあり、その部分がリークパスとなることがある。このため、Ｍｇ、Ｚｎ、Ｆｅ等の不純物を添加してリークを低減させることが好ましい。また成長用の基板上に成長後、熱伝導が高く放熱性に優れたＳｉＣ基板、ＣｕＷ基板等に転写することもできる。
【００３５】
また、窒化物半導体層の積層構造は、ゲート電極の少なくとも片側、好ましくは両側に第１窒化物半導体層の端部を露出させる側面を備えた段差部を有するメサ構造としてもよい。段差部の側面には、少なくとも第１窒化物半導体層の端部と接続された、ソース電極、ドレイン電極の少なくとも一方、好ましくは両方が設けられ、ソース電極、ドレイン電極の一部は段差部上面、つまり第２窒化物半導体層の表面に設けられる。これにより、ソース電極とドレイン電極が好適に低接触抵抗化でき、抵抗をさらに低減させることができる。
【００３６】
（電界効果トランジスタの製造方法）
図１に示すＦＥＴを製造する方法について、図２（ａ）〜（ｃ）を用いて説明する。図２（ａ）〜（ｃ）は図１に示すＦＥＴの製造方法を説明するための断面模式図である。
【００３７】
まず、図２（ａ）に示すように、第１窒化物半導体層１１、第２窒化物半導体層１２、第３窒化物半導体層１３、ゲートコンタクト層１４を順に積層する。ゲートコンタクト層１４の表面にはゲート電極１７を形成する。
【００３８】
次に、図２（ｂ）に示すように、ゲート電極１７が形成された領域を残してゲートコンタクト層１４を除去する。ゲートコンタクト層１４より深くエッチングしないように、第１エッチングとして第３窒化物半導体層１３がエッチングストップ層となる選択的エッチングを行う。ゲートコンタクト層よりも第３窒化物半導体層のエッチング速度が大きいエッチングとしては、例えばＡｌ組成比によりエッチング速度の異なるハロゲン系のガス、具体的にはヨウ化水素ガス、Ｃｌ２、ＳｉＣｌ４を用いることができる。
【００３９】
図２（ｃ）に示すように、第１エッチングによるダメージ層を除去するために、第２エッチングを行う。第２エッチングでは、第３窒化物半導体層１３に対するエッチング速度を向上させるため、第１エッチングと異なるエッチングガスを用いることが好ましい。例えばＣｌ２とメタンの混合ガスを用いる。また、第１エッチングよりもダメージを残さずにエッチングするためには、第２エッチングを第１エッチングよりも低い出力で行うことや、第１エッチングよりも選択性の小さいエッチングガスで行うことが有効であると考えられる。低出力であればエッチング速度を抑えることができるので、半導体層の削り過ぎを防止する観点からも好ましい。第３窒化物半導体層１３側の第２窒化物半導体層１２は第３窒化物半導体層１３よりもＡｌ組成比が小さい又はＡｌを含まない層であるため、エッチングストップ層として用いることはできない。ダメージ層を十分に除去するためには、第３窒化物半導体層１３は完全に除去する。第１エッチングと第２エッチングは典型的にはドライエッチングを用いる。
【００４０】
そして、第３窒化物半導体層１３を除去した後の半導体層表面にソース電極とドレイン電極を設ける。なお、ゲート電極１７はエッチング後に設けてもよい。
【００４１】
図３に、第１層１０１と第２層１０２からなる第２窒化物半導体層１２の膜厚ｌに対するバンド図とキャリア濃度Ｎｓの変化を示す。図３に示すように、第２層１０２はＡｌ組成比が小さく分極が弱いため、バンドは表面に向かって下がっている。従って、第２層１０２を削っていく過程ではフェルミ準位より高エネルギーとなり正に活性化する界面準位が増加するため、キャリア濃度も増大する。一方、第１層１０１はＡｌ組成比が大きく分極が強いため、バンドは表面に向かって上がっていくから、エッチングが第１層１０１に差し掛かると正に活性化した界面準位が減少し、キャリア濃度は減少に転ずる。
【００４２】
最大のキャリア濃度が得られるのは第２層１０２を完全に除去した状態であり、この前後において同程度のキャリア濃度を得ることができるため、エッチング精度が十分でない場合であっても同程度のキャリア濃度のＦＥＴを安定して得ることができる。また表面からの散乱が少なくなるようなエッチング条件のもとでは、散乱が抑えられるので移動度が向上する。このキャリア濃度の増大と移動度の向上により低抵抗化が期待できる。またエッチング条件をエッチング前よりも界面準位濃度が高くなるように設定すれば、さらにキャリア濃度が上がり、低抵抗化を図れることになる。
【００４３】
上述のように、キャリア濃度を増大させるためには第２層１０２のみを完全に除去することが理想的である。しかし、エッチング精度の点から困難であるので、少なくとも一部を除去し、ゲートコンタクト層１４の下とそれ以外とで第２層１０２の膜厚が異なる程度とすることが好ましい。第２層１０２を完全に除去し、第１層１０１の一部を除去してもよい。第１層１０１を削り過ぎるとキャリア濃度が減少してしまうため、エッチング深さは第２層１０２のみが完全に除去される程度か、第２層１０２の一部が除去される程度を狙って設定することが好ましい。なお、第２窒化物半導体層１２が組成傾斜層である場合は、第２窒化物半導体層１２を削るほど表面のＡｌ組成比が大きくなる一方、削るほど膜厚は小さくなるため、キャリア濃度の変化は図３よりもなだらかな山状となる。
【実施例１】
【００４４】
実施例１のＦＥＴとして、図４に示すＨＥＭＴ２０を作製する。図４に示すＨＥＭＴ２０は、サファイア基板２１の上にバッファ層（図示せず）を介して、第１窒化物半導体層として膜厚３μｍのアンドープｉ型ＧａＮ層２２、膜厚０．９ｎｍのアンドープｉ型ＡｌＮ層２３、第２窒化物半導体層の第１層として膜厚６ｎｍのアンドープｉ型Ａｌ０．３Ｇａ０．７Ｎ層２４、第２層として膜厚１ｎｍのアンドープｉ型Ａｌ０．１Ｇａ０．９Ｎ層２５、第３窒化物半導体層として膜厚１ｎｍのアンドープｉ型Ａｌ０．２Ｇａ０．８Ｎ層２６、ゲートコンタクト層として膜厚２０ｎｍのｐ型ＧａＮ層２７が順に積層され、ｐ型ＧａＮ層２７の表面にゲート電極３３が設けられている。ゲート電極３３下以外の領域では、Ａｌ０．１Ｇａ０．９Ｎ層２５、Ａｌ０．２Ｇａ０．８Ｎ層２６、ｐ型ＧａＮ層２７が除去されてソース電極３１とドレイン電極３２が設けられており、各電極から露出した半導体層の側面及び表面はＳｉＯ２保護膜３４に覆われている。また、チャネルとなるＧａＮ層２２上部の側面が露出する段差部が形成されており、ソース電極３１とドレイン電極３２は段差部の側面に接して設けられている。
【００４５】
Ａｌ０．１Ｇａ０．９Ｎ層２５、Ａｌ０．２Ｇａ０．８Ｎ層２６、ｐ型ＧａＮ層２７の除去は２段階のエッチングにより行う。まず、ｐ型ＧａＮ層２７のエッチング速度がＡｌ０．２Ｇａ０．８Ｎ層２６のエッチング速度よりも大きいヨウ化水素ガスを用いた反応性イオンエッチング（ＲＩＥ：reactive ion etching）を行う。次に、Ｗ数を下げてＣｌ２とメタンの混合ガスを用いたＲＩＥによってＡｌ０．２Ｇａ０．８Ｎ層２６とＡｌ０．１Ｇａ０．９Ｎ層２５を除去する。
【００４６】
Ａｌ０．２Ｇａ０．８Ｎ層２６とＡｌ０．１Ｇａ０．９Ｎ層２５を除去することで、キャリア濃度と移動度が向上したＨＥＭＴ２０が得られる。
【００４７】
（参考例１）
参考例１として、Ａｌ０．１Ｇａ０．９Ｎ層２５とＡｌ０．２Ｇａ０．８Ｎ層２６を省略した点が実施例１と異なるＨＥＭＴを作製する。キャリア走行層としてのＧａＮ層上に、膜厚０．９ｎｍのＡｌＮ層、膜厚７ｎｍのＡｌ０．３Ｇａ０．７Ｎ層、膜厚２０ｎｍのｐ型ＧａＮ層を順に形成し、Ａｌ０．３Ｇａ０．７Ｎ層をエッチングストップ層として、ゲート電極形成領域以外のｐ型ＧａＮ層を実施例１と同様に選択的エッチングにより除去する。その後、選択的エッチングによるダメージ層を除去するために、Ｗ数を下げてＣｌ２とメタンの混合ガスを用いたＲＩＥによってＡｌ０．３Ｇａ０．７Ｎ層の一部を除去する。ダメージ層を除去する際のＲＩＥ処理時間と、ホール測定による移動度及びキャリア濃度の関係を図５に示す。図５に示すように、選択的エッチング後にダメージ除去工程を行うことにより、キャリア濃度及び移動度ともに増加し低抵抗化することができた。ダメージ除去工程により正に帯電した界面準位濃度が増加し補償電荷としてのキャリアが増大したことと、ダメージ層除去による表面状態改善が、移動度増加に結びついているものと考えられる。
【実施例２】
【００４８】
実施例２として、Ａｌ０．３Ｇａ０．７Ｎ層２４とＡｌ０．１Ｇａ０．９Ｎ層２５に代えて、Ａｌ組成比を変化させたＡｌＧａＮ層を膜厚７ｎｍで形成し、Ａｌ０．２Ｇａ０．８Ｎ層２６に代えてＡｌ０．３Ｇａ０．７Ｎ層を膜厚１ｎｍで形成した点が実施例１と異なるＨＥＭＴを作製する。ＡｌＧａＮ層は、ＡｌＮ層側のＡｌ組成比を０．３、Ａｌ０．３Ｇａ０．７Ｎ層側のＡｌ組成比を０．０５として連続的に変化させている。
【００４９】
図６にｐ型ＧａＮ層エッチング後のダメージ層を除去する際のＲＩＥ処理時間と、ホール測定による移動度及びキャリア濃度の関係を示す。ＲＩＥ処理により、キャリア濃度、移動度ともに増加し、ＲＩＥ処理時間が２０秒のときに最も低抵抗化することができ、エッチング前の１０００Ω／ｓｑから６００Ω／ｓｑへと大幅に低減することができた。
【符号の説明】
【００５０】
１０  電界効果トランジスタ
１１  第１窒化物半導体層
１２  第２窒化物半導体層
１０１  第１層、１０２  第２層
１３  第３窒化物半導体層
１４  ゲートコンタクト層
１５  ソース電極、１６  ドレイン電極、１７  ゲート電極
１８  基板
２０  高電子移動度トランジスタ
２１  サファイア基板
２２  ＧａＮ層、２３  ＡｌＮ層、２４  Ａｌ０．３Ｇａ０．７Ｎ層、２５  Ａｌ０．１Ｇａ０．９Ｎ層、２６  Ａｌ０．２Ｇａ０．８Ｎ層、２７  ｐ型ＧａＮ層
３１  ソース電極、３２  ドレイン電極、３３  ゲート電極
３４  保護膜
【図１】
2010258313.tif 000003
【図２】
2010258313.tif 000004
【図３】
2010258313.tif 000005
【図４】
2010258313.tif 000006
【図５】
2010258313.tif 000007
【図６】
2010258313.tif 000008
【図７】
2010258313.tif 000009