(57)【要約】【課題】本発明は絶縁型ＤＣ−ＤＣコンバータの電源装置において、パワー部の回路を複雑化させずに、二次側の同期整流スイッチの動作タイミングを変更して軽負荷時の効率向上を図ることを目的とする。【解決手段】本発明は軽負荷時には、出力端子ＶｏＨ，ＶｏＬに流れる出力電流と共振インダクタＬｒ，共振コンデンサ容量Ｃｒ１、またはＣｒ２とで決まるゼロボルトスイッチングに必要な共振ピーク電圧を、フルブリッジ回路１０が備えるスイッチＭＨ１〜ＭＨ４と整流平滑回路２０の同期整流スイッチＭＬ１，ＭＬ２をオンオフ制御して、出力電流Ｉｏが増加したのと同等に作用するように整流平滑回路２０に蓄えられたエネルギーをフルブリッジ回路１０に戻し、フルブリッジ回路１０に流れる電流の増加を図ることによって確保してゼロボルトスイッチングを行うようする。【選択図】  図１
2010213430.tif 000002
【特許請求の範囲】
【請求項１】
トランスと、該トランスの一次側に設けたフルブリッジ回路と、前記トランスの二次側に設けた２つの同期整流スイッチを有する整流平滑回路と前記整流平滑回路に設けられた出力端子と、前記出力端子からの出力状態が入力されると共に、前記フルブリッジ回路が備えるスイッチと前記整流平滑回路の２つの同期整流スイッチをオンオフ制御する制御手段とを備えた電源装置において、
前記トランスの漏れインダクタと配線の寄生インダクタ成分から成る共振インダクタと、前記フルブリッジ回路のゼロボルトスイッチングに共振動作を必要とする側の上下アームスイッチの寄生容量による共振コンデンサとを有し、
軽負荷時には、前記出力端子に流れる出力電流と前記共振インダクタ，共振コンデンサ容量とで決まるゼロボルトスイッチングに必要な共振ピーク電圧を、前記フルブリッジ回路が備えるスイッチと前記整流平滑回路の２つの同期整流スイッチをオンオフ制御して、前記出力電流が増加したのと同等に作用するように前記整流平滑回路に蓄えられたエネルギーを前記フルブリッジ回路に戻し、前記フルブリッジ回路に流れる電流の増加を図ることによって確保してゼロボルトスイッチングを行うようにしたことを特徴とする電源装置。
【請求項２】
請求項１に記載の電源装置において、前記フルブリッジ回路に流れる電流の増加を図るため、前記フルブリッジ回路のゼロボルトスイッチングに共振動作を必要とする側の上下アームスイッチがオフ期間に、前記２つの同期整流スイッチが両方オフの期間を設けるようにしたことを特徴とする電源装置。
【請求項３】
請求項２に記載の電源装置において、前記２つの同期整流スイッチが両方オフの期間は、前記２つの同期整流スイッチのオン期間を短くしてオフ期間を長くし、かつ前記フルブリッジ回路のゼロボルトスイッチングに共振動作を必要とする側の上下アームスイッチのうちオフからオンに切換る側のスイッチの立上りタイミングと、２つの同期整流スイッチのうちオフからオンに切換る側のスイッチの立上りタイミングとの位置を変えないようにしたことを特徴とする電源装置。
【請求項４】
請求項１に記載の電源装置において、負荷状態によって、電流の増加量を変えるため、軽負荷になる程、前記フルブリッジ回路に流れる電流の増加量を大きくするようにしたことを特徴とする電源装置。
【請求項５】
請求項４に記載の電源装置において、前記フルブリッジ回路に流れる電流の増加量を大きくするため、負荷状態によって、前記２つの同期整流スイッチが両方オフの期間を広くする必要があるので、軽負荷になる程オフの期間を広くするようにしたことを特徴とする電源装置。
【請求項６】
請求項１に記載の電源装置において、前記フルブリッジ回路に流れる電流の増加量を変えるため、負荷状態の情報のほかに、一次側の直流入力電圧変動の情報を加えるようにしたことを特徴とする電源装置。
【請求項７】
請求項２，３，５，６に記載の電源装置において、前記フルブリッジ回路のスイッチや前記２つの同期整流スイッチのタイミング発生をディジタル制御で行うようにしたことを特徴とする電源装置。
【請求項８】
請求項１に記載の電源装置において、前記トランスの二次側に設けた２つの同期整流スイッチを有する整流平滑回路は、カレントダブラ方式の回路構成としたことを特徴とする電源装置。
【請求項９】
請求項１に記載の電源装置において、前記トランスの二次側に設けた２つの同期整流スイッチを有する整流平滑回路は、前記トランスの二次側コイルをセンタータップ付きとして整流平滑回路を構成したことを特徴とする電源装置。
【請求項１０】
請求項１，８，９に記載の何れの電源装置において、前記トランスと前記フルブリッジ回路の間に、新たに共振インダクタを設けたことを特徴とする電源装置。
【請求項１１】
請求項１に記載の電源装置において、軽負荷時に前記フルブリッジ回路に戻されるエネルギーは前記整流平滑回路の同期整流スイッチの寄生容量に蓄積されたエネルギーであることを特徴とする電源装置。
【請求項１２】
磁気記録ディスクと、磁気ヘッドと、磁気ディスク回転駆動装置と、磁気ヘッド駆動装置と、磁気ヘッド位置制御装置と、入出力信号制御装置と、電力を供給する電源装置を備えたハードディスク装置において、
ＡＣ電圧から直流電圧を出力するＡＣ−ＤＣコンバータのうち、ＰＦＣ回路の出力電圧を受けて直流電圧を出力する絶縁型ＤＣ−ＤＣコンバータの電源装置が、トランスと、該トランスの一次側に設けたフルブリッジ回路と、前記トランスの二次側に設けた２つの同期整流スイッチを有する整流平滑回路と前記整流平滑回路に設けられた出力端子と、前記出力端子からの出力状態が入力されると共に、前記フルブリッジ回路が備えるスイッチと前記整流平滑回路の２つの同期整流スイッチをオンオフ制御する制御手段とを備えた電源装置であり、
前記トランスの漏れインダクタと配線の寄生インダクタ成分から成る共振インダクタと、前記フルブリッジ回路のゼロボルトスイッチングに共振動作を必要とする側の上下アームスイッチの寄生容量による共振コンデンサとを有し、
軽負荷時には、前記出力端子に流れる出力電流と前記共振インダクタ，共振コンデンサ容量とで決まるゼロボルトスイッチングに必要な共振ピーク電圧を、前記フルブリッジ回路が備えるスイッチと前記整流平滑回路の２つの同期整流スイッチをオンオフ制御して、前記出力電流が増加したのと同等に作用するように前記整流平滑回路に蓄えられたエネルギーを前記フルブリッジ回路に戻し、前記フルブリッジ回路に流れる電流の増加を図ることによって確保してゼロボルトスイッチングを行うようにした電源装置を備えたことを特徴とするハードディスク装置。
【請求項１３】
トランスと、該トランスの一次側に設けたフルブリッジ回路と、前記トランスの二次側に設けた２つの同期整流スイッチを有する整流平滑回路と前記整流平滑回路に設けられた出力端子と、前記出力端子からの出力状態が入力されると共に、前記フルブリッジ回路が備えるスイッチと前記整流平滑回路の２つの同期整流スイッチをオンオフ制御する制御手段とを備えた電源装置において、
前記トランスの漏れインダクタと配線の寄生インダクタ成分から成る共振インダクタと、前記フルブリッジ回路のゼロボルトスイッチングに共振動作を必要とする側の上下アームスイッチの寄生容量による共振コンデンサとを有し、
軽負荷時には、前記出力端子に流れる出力電流と前記共振インダクタ，共振コンデンサ容量とで決まるゼロボルトスイッチングに必要な共振ピーク電圧を、前記フルブリッジ回路が備えるスイッチと前記整流平滑回路の２つの同期整流スイッチをオンオフ制御して、前記出力電流が増加したのと同等に作用するように前記整流平滑回路に蓄えられたエネルギーを前記フルブリッジ回路に戻し、前記フルブリッジ回路に流れる電流の増加を図ることによって確保してゼロボルトスイッチングを行うことを特徴とする電源装置のスイッチング方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁型ＤＣ−ＤＣコンバータの電源装置に係わり、特に軽負荷時の効率向上に関するものである。
【背景技術】
【０００２】
省エネの観点から絶縁型ＤＣ−ＤＣコンバータの電源装置は、広い負荷範囲で高効率が要求される。このため、一次側にフルブリッジ回路、二次側にカレントダブラ方式の整流平滑回路を有する電源装置を適用して、共振インダクタＬｒとフルブリッジ回路の共振コンデンサＣｒを用いてＺＶＳ（ゼロボルトスイッチング）を実現するソフトスイッチング技術により、高効率を達成している。しかしながら、この種の電源装置は、軽負荷になるとＺＶＳが実現できなくなるので、効率が低下するという欠点を有している。これの解決のため、従来知られている方法として、下記のような例がある。何れも、軽負荷時に共振インダクタの値を大きくする方法でＺＶＳを実現しようというものである。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−２６０９２８号公報
【特許文献２】特開２００２−６６７３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１は、共振インダクタＬｒに直列に第２の共振インダクタとスイッチの並列回路を設け、負荷状態を検出して軽負荷ならスイッチをオフして共振インダクタの値をステップ的に大きくすることによりＺＶＳを実現している。しかしながら、この方法では、パワー部に回路部品が追加されるので、回路が複雑となるという欠点がある。
【０００５】
また、特許文献２は、共振インダクタの値を連続的に大きくするために、可飽和リアクトルを用い、負荷状態により可飽和リアクトルをリニアに制御して連続的に共振インダクタの値を変えるという方法である。この場合、パワー部に回路部品が追加される上、リニア制御のための回路が加わるので、更に回路が複雑となり、軽負荷時もリニア制御による駆動損が発生するという欠点がある。
【０００６】
本発明は前記課題に鑑みてなされたものであり、絶縁型ＤＣ−ＤＣコンバータの電源装置において、パワー部の回路を複雑化させずに、二次側の同期整流スイッチの動作タイミングを変更して軽負荷時の効率向上を図ることを目的とする。
【課題を解決するための手段】
【０００７】
前記目的を達成するために、本発明はトランスと、該トランスの一次側に設けたフルブリッジ回路と、前記トランスの二次側に設けた２つの同期整流スイッチを有する整流平滑回路と前記整流平滑回路に設けられた出力端子と、前記出力端子からの出力状態が入力されると共に、前記フルブリッジ回路が備えるスイッチと前記整流平滑回路の２つの同期整流スイッチをオンオフ制御する制御手段とを備えた電源装置において、前記トランスの漏れインダクタと配線の寄生インダクタ成分から成る共振インダクタと、前記フルブリッジ回路のＺＶＳに共振動作を必要とする側の上下アームスイッチの寄生容量による共振コンデンサとを有し、軽負荷時には、前記出力端子からの出力電流と前記共振インダクタ，共振コンデンサ容量とで決まるＺＶＳに必要な共振ピーク電圧を、前記フルブリッジ回路が備えるスイッチと前記整流平滑回路の２つの同期整流スイッチをオンオフ制御して、前記出力電流が増加したのと同等に作用するように前記整流平滑回路に蓄えられたエネルギーを前記フルブリッジ回路に戻し、前記フルブリッジ回路に流れる電流の増加を図ることによって確保してＺＶＳを行うようにした。
【発明の効果】
【０００８】
本発明の電源装置は、広い負荷範囲に亘ってＺＶＳが実現できるので、軽負荷時の効率向上が図れる利点がある。
【図面の簡単な説明】
【０００９】
【図１】実施例１の電源装置の回路図である。
【図２】図１の電源装置の定格負荷（付近）における各部のタイミングチャートである。
【図３】図１の電源装置の軽負荷におけるＺＶＳが実現できない場合の各部のタイミングチャートである。
【図４】図１の電源装置の軽負荷におけるＺＶＳが実現した場合の各部のタイミングチャートである。
【図５】図２〜図４の期間＃１における実施例１の各スイッチの状態と電流の流れの様子を示す等価回路図である。
【図６】図２〜図４の期間＃２における実施例１の各スイッチの状態と電流の流れの様子を示す等価回路図である。
【図７】図２〜図４の期間＃３における実施例１の各スイッチの状態と電流の流れの様子を示す等価回路図である。
【図８】図２〜図４の期間＃４における実施例１の各スイッチの状態と電流の流れの様子を示す等価回路図である。
【図９】図４の期間＃５における実施例１の各スイッチの状態と電流の流れの様子を示す等価回路図である。
【図１０】図２〜図４の期間＃６における実施例１の各スイッチの状態と電流の流れの様子を示す等価回路図である。
【図１１】実施例２の電源装置の回路図である。
【図１２】実施例３のＨＤＤ装置用電源装置の説明図である。
【発明を実施するための形態】
【００１０】
本発明の実施の形態について、簡単に述べる。
【００１１】
本発明の電源装置は、絶縁型ＤＣ−ＤＣコンバータの電源装置であり、トランスと、トランスの一次側にフルブリッジ回路、トランスの二次側に２つの同期整流スイッチを有する整流平滑回路で構成される。軽負荷時は、フルブリッジ回路のＺＶＳに共振動作を必要とする側の上下アームスイッチのオフ期間に、２つの同期整流スイッチが両方オフの期間を設ける。このため、２つの同期整流スイッチは、２つの同期整流スイッチのオン期間を短くしてオフ期間を長くし、かつフルブリッジ回路のＺＶＳに共振動作を必要とする側の上下アームスイッチのうちオフからオンに切換る側のスイッチの立上りタイミングと、２つの同期整流スイッチのうちオフからオンに切換る側のスイッチの立上りタイミングとの位置を変えないようにする。すると、２つの同期整流スイッチが両方オフの期間では、オンからオフに切換る側の同期整流スイッチおいて、同期整流スイッチの方に流れていた電流が、ボディーダイオードの方に切換って流れるようになり、トランスの二次側コイルの両端が電位的に短絡状態となる。即ち、二次側コイルの両端の何れの電圧もボディーダイオードの順方向降下電圧だけ下がる。これにより、オフ状態にある一方の同期整流スイッチの寄生容量に蓄積されていたエネルギーがトランスの二次側に流れるようになり、とりもなおさず、このエネルギーはトランスの一次側に伝達される。このようにして、トランスの一次側の電流の増加が図れるので、軽負荷時の共振インダクタと共振コンデンサと負荷依存の電流とで決まるＺＶＳに必要な共振ピーク電圧の低下を所定の値まで上げるようにして、ＺＶＳを実現するようにしている。
【００１２】
また、本発明の電源装置は、負荷状態によって、電流の増加量を変えるので、軽負荷になる程電流の増加量を大きくする。このため、２つの同期整流スイッチが両方オフの期間を、軽負荷になる程広くすることにより、広い負荷範囲に亘って効率向上を図るようにしている。
【実施例１】
【００１３】
以下、本発明の好適な実施例を図面に基づいて説明する。
【００１４】
図１は、本発明を適用した絶縁型ＤＣ−ＤＣコンバータの電源装置の第１の実施例を示す。図において、ＴＲはトランス、１０はトランスＴＲの一次側コイルＬｐを交流駆動するフルブリッジ回路、２０はトランスＴＲの二次側コイルＬｓに誘起される交流電圧を同期整流して直流電圧に変換するカレントダブラ方式の整流平滑回路、ＣＯＮＴは上記フルブリッジ回路１０を構成するスイッチＭＯＳＦＥＴ  ＭＨ１〜ＭＨ４および整流平滑回路２０の同期整流スイッチＭＯＳＦＥＴ  ＭＬ１，ＭＬ２の動作タイミングを制御する制御回路である。
【００１５】
上記フルブリッジ回路１０は、直流電圧ＶＤＣが印加される入力端子Ｖｉと一次側基準電位（接地電位）ＧＮＤとの間に直列に接続されたＮチャネルＭＯＳＦＥＴ  ＭＨ１，ＭＨ２およびＭＨ３，ＭＨ４とから構成されている。なお、スイッチＭＯＳＦＥＴ  ＭＨ１〜ＭＨ４に並列に接続されているダイオードＤＨ１〜ＤＨ４，共振コンデンサＣｒ１〜Ｃｒ４は、スイッチＭＯＳＦＥＴ  ＭＨ１〜ＭＨ４のそれぞれに付帯しているボディーダイオードと寄生容量である。
【００１６】
整流平滑回路２０は、同期整流スイッチＭＬ１，ＭＬ２と、チョークコイルＬ１，Ｌ２と、出力コンデンサＣｏとから構成されている。さらに、出力コンデンサＣｏの両端には、負荷（図示せず）が接続される出力端子ＶｏＨとＶｏＬとが接続されている。なお、同期整流スイッチＭＯＳＦＥＴ  ＭＬ１とＭＬ２に並列に接続されているダイオードＤＬ１とＤＬ２，コンデンサＣｓ１とＣｓ２は、同期整流スイッチＭＯＳＦＥＴ  ＭＬ１とＭＬ２のそれぞれに付帯しているボディーダイオードと寄生容量である。
【００１７】
制御回路ＣＯＮＴは、カレントトランスＣＴにより検出されたセンス電流ＣＳと、出力端子ＶｏＨとＶｏＬの間に得られる出力電圧Ｖｏが入力され、スイッチＭＯＳＦＥＴ  ＭＨ１〜ＭＨ４の制御信号を位相シフトＰＷＭ（パルス幅変調）制御方式で制御するタイミングと、同期整流スイッチＭＯＳＦＥＴ  ＭＬ１，ＭＬ２の制御信号をスイッチＭＯＳＦＥＴ  ＭＨ１〜ＭＨ４のＰＷＭからの信号に基づいてオン／オフするタイミングとを発生している。具体的には、図２〜図４で示すＭＨ１〜ＭＨ４，ＭＬ１，ＭＬ２のタイミングである。
【００１８】
次に、本実施例の絶縁型ＤＣ−ＤＣコンバータの電源装置の動作を、図２〜図４のタイミングチャートおよび図５〜図１０の等価回路図を用いて説明する。なお、図５〜図１０は、図２〜図４に示されている各期間＃１〜＃６におけるフルブリッジ回路１０および整流平滑回路２０の状態を示している。
【００１９】
図２〜図４において、図１のスイッチＭＯＳＦＥＴ  ＭＨ１〜ＭＨ４，ＭＬ１，ＭＬ２に与える制御信号は、制御信号ＭＨ１〜ＭＨ４，ＭＬ１，ＭＬ２の制御信号波形で示されており、これらの制御信号波形がＨｉｇｈにあるときＯＮ、ＬｏｗにあるときにＯＦＦとなっている。制御信号ＭＬ１とＭＬ２はデューティ５０％のパルスを使用し、２つのパルスは逆相で動作する。そして、制御信号ＭＬ１の立上りタイミングは、制御信号ＭＨ２の立上りタイミングより、また制御信号ＭＬ２の立上りタイミングは、制御信号ＭＨ１の立上りタイミングより若干早めにオンするようにしている。また、制御信号ＭＨ１とＭＨ２およびＭＨ３とＭＨ４のタイミングには、上下アームスイッチの短絡防止や共振動作時間などを考慮してオフ期間をデッドタイムとして設けている。ここで、スイッチＭＯＳＦＥＴ  ＭＨ１，ＭＨ２はＺＶＳに共振動作を必要とする側の上下アームスイッチである。なお、図２〜図４の動作波形においては、以下の説明の都合上、デッドタイムなどのタイミングや回路シミュレーションの動作波形の一部を誇張して示してある。
【００２０】
図５〜図１０において、符号ＭＨ１〜ＭＨ４，ＭＬ１，ＭＬ２で示されているスイッチは図１におけるＭＯＳＦＥＴ  ＭＨ１〜ＭＨ４，ＭＬ１，ＭＬ２に相当し、符号ＭＨ１〜ＭＨ４，ＭＬ１，ＭＬ２で示されているスイッチの接点が太い横線で閉じている場合は、スイッチがオン状態であることを示している。また、符号Ｃｒ１〜Ｃｒ４，Ｃｓ１，Ｃｓ２は各スイッチＭＯＳＦＥＴに寄生する容量を示している。さらに、ＬｒはトランスＴＲの漏れインダクタや配線の寄生インダクタ成分を、Ｖ１１，Ｖ１２は一次側コイルＬｐの端子電圧を、Ｖ２１，Ｖ２２は二次側コイルＬｓの端子電圧を、Ｉ１〜Ｉ６はＭＯＳＦＥＴ  ＭＨ１〜ＭＨ４，ＭＬ１，ＭＬ２に流れるドレイン電流を、Ｉｏは出力（負荷）電流を表わしている。図内に点線と矢印で示しているのは、電流の流れる経路である。また図２〜図４に記載された符号には上記説明した符号に加え、チョークコイルＬ１，Ｌ２に流れる電流をＩＬ１，ＩＬ２として表している。
【００２１】
まず、定格負荷（付近）状態の動作である。図２のタイミングチャートと図５〜図８，図１０の等価回路図を用いる。
【００２２】
期間＃１では、図５のように、一次側のフルブリッジ回路１０のスイッチＭＨ１とＭＨ４がオン、ＭＨ２とＭＨ３がオフ状態にされる。また、このとき二次側の整流平滑回路２０では同期整流スイッチＭＬ１がオフ、ＭＬ２がオン状態にされる。これにより、トランスＴＲの一次側コイルＬｐに直流電圧ＶＤＣが印加されて一次側コイルＬｐに電流が流され、トランスＴＲの二次側コイルＬｓには巻数比ｎに応じた電圧が誘起されて一次側から二次側へ電力が伝達される。そして、二次側の整流平滑回路２０では、同期整流スイッチＭＬ１がオフ、ＭＬ２がオンであるため、チョークコイルＬ１から出力コンデンサＣｏと並列に接続される負荷（図示せず）、さらに同期整流スイッチＭＬ２へ向って電流が流され、チョークコイルＬ１にエネルギーが蓄積される。
【００２３】
期間＃２では、図６のように、一次側のフルブリッジ回路１０のスイッチＭＨ１がオン、ＭＨ４とＭＨ２とＭＨ３がオフ状態にされる。また、このとき二次側の整流平滑回路２０では、期間＃１と同様に同期整流用スイッチＭＬ１がオフ、ＭＬ２がオン状態のままにされる。これにより、一次側ではＭＨ４がオフされてもトランスＴＲの一次側コイルＬｐには電流が流れ続けようとするため、一次側コイルＬｐの電流がスイッチＭＨ４の寄生容量Ｃｒ４に向って流れこれを充電させ、一次側コイルＬｐの端子電圧Ｖ１２が上昇する。また、二次側の整流平滑回路２０では、チョークコイルＬ１に蓄積されたエネルギーが同期整流スイッチＭＬ１の寄生容量Ｃｓ１に向かって流れこれを充電させ、寄生容量Ｃｓ１の両端電圧がボディーダイオードＤＬ１の順方向降下電圧Ｖｄになる。
【００２４】
このとき、一次側コイルＬｐの端子電圧Ｖ１２が上昇して直流電圧ＶＤＣに達すると、一次側コイルＬｐの端子間電圧（Ｖ１１−Ｖ１２）がＶＤＣから０Ｖに変化するので、期間＃２の後にスイッチＭＨ３をオンさせれば、スイッチＭＨ３はドレイン・ソース間電圧が０Ｖになったタイミングでオンさせることができる。これにより、スイッチＭＨ３のスイッチング損失を最小にすることができる。期間＃２において、一次側コイルＬｐの端子間電圧（Ｖ１１−Ｖ１２）が直流電圧ＶＤＣから０Ｖに変化するまでに要する時間、即ち一次側コイルＬｐの端子電圧Ｖ１２が直流電圧ＶＤＣに上昇するまでに要する時間は、直流電圧ＶＤＣとスイッチＭＨ４の寄生容量Ｃｒ４と負荷依存の電流とが関係するが、直流電圧ＶＤＣの値が大きいため、常に一定の時間となり、負荷依存の電流には影響を受けない。
【００２５】
次に、期間＃３では、図７のように、一次側のフルブリッジ回路１０のスイッチＭＨ１とＭＨ３がオン、ＭＨ４とＭＨ２がオフ状態にされる。また、このとき二次側の整流平滑回路２０では、期間＃２と同様に同期整流用スイッチＭＬ１がオフ、ＭＬ２がオン状態のままにされる。これにより、トランスＴＲの一次側コイルＬｐが短絡状態にされ、電流が流れ続けるアイドル状態になるとともに、二次側の整流平滑回路２０では二次側コイルＬｓ、チョークコイルＬ１，Ｌ２に蓄積されていたエネルギーが吐き出され出力コンデンサＣｏと並列に接続される負荷（図示せず）で消費される。
【００２６】
次の期間＃４では、図８のように、一次側のフルブリッジ回路１０のスイッチＭＨ１とＭＨ２とＭＨ４がオフ、ＭＨ３がオン状態にされる。また、このとき二次側の整流平滑回路２０では、期間＃３と同様に同期整流用スイッチＭＬ１がオフ、ＭＬ２がオン状態のままにされる。すると、一次側のフルブリッジ回路１０では、一次側コイルＬｐのエネルギーは、スイッチＭＨ１の寄生容量Ｃｒ１を直流電圧ＶＤＣまで充電させる経路と、スイッチＭＨ２の寄生容量Ｃｒ２に蓄積されていたエネルギーが放電される経路とに流れるため、一次側コイルＬｐの端子電圧Ｖ１１が急速に低下する。このとき、スイッチＭＨ２の寄生容量Ｃｒ２と一次側コイルＬｐの寄生インダクタＬｒとが直列共振回路を構成するため、一次側コイルＬｐの端子電圧Ｖ１１は正弦波状に下降する。
【００２７】
ここで、一次側コイルＬｐの端子電圧Ｖ１１が正弦波状に下降するために必要なＣｒとＬｒからなる直列共振回路の共振ピーク電圧（絶対値）が、ＶＤＣからピーク値（最小値、例えば０Ｖ）に達するまでの時間ｔｒは、ＣｒをＣｒ２とすると、
ｔｒ＝｛２π×√（Ｌｒ×Ｃｒ）｝／４                …（１）
で表わされる。また、共振ピーク電圧Ｖppは、Ｉｏを出力（負荷）電流、ｎをトランスＴＲの巻線比とすると、
Ｖpp＝（Ｉｏ／２）／ｎ×｛√（Ｌｒ／Ｃｒ）｝        …（２）
で表わされる。式（１）より、期間＃３でスイッチＭＨ１をオフさせた後、ｔｒ時間後にスイッチＭＨ２をオンさせれば、スイッチＭＨ２のドレイン・ソース間電圧が０ＶになったタイミングでスイッチＭＨ２をオンさせることができることがわかる。
【００２８】
本実施例では、スイッチＭＨ１の制御信号をオフさせた後、時間ｔｒが経ってから、スイッチＭＨ２の制御信号を立ち上げることで、式（１）の条件を満たしている。スイッチＭＨ１をオフさせた後、ｔｒ時間後、すなわちスイッチＭＨ２のドレイン・ソース間電圧が直流電圧ＶＤＣから０Ｖになったタイミング以降でスイッチＭＨ２をオンさせるため、スイッチＭＨ２での損失を最小にすることができる。つまり、この期間に共振動作によるＺＶＳが実現できるために損失が最小になっていることがわかる。
【００２９】
次に、期間＃６では、図１０のように、一次側のフルブリッジ回路１０のスイッチＭＨ２とＭＨ３がオン、ＭＨ１とＭＨ４がオフ状態にされる。また、このとき二次側の整流平滑回路２０ではこの期間に入る直前で既に同期整流スイッチＭＬ１がオン、ＭＬ２がオフ状態にされる。これにより、トランスＴＲの一次側コイルＬｐと二次側コイルＬｓに流れる電流の向きがそれぞれ反転するので、トランスＴＲの一次側コイルＬｐの端子間電圧（Ｖ１１−Ｖ１２）に直流電圧−ＶＤＣが印加されて、一次側コイルＬｐに図５と逆向きの電流が流され、一次側から二次側へ電力が伝達される。そして、二次側の整流平滑回路２０では、同期整流スイッチＭＬ１がオン、ＭＬ２がオフ状態であるため、チョークコイルＬ２から出力コンデンサＣｏと並列に接続される負荷（図示せず）、さらに同期整流スイッチＭＬ１へ向って電流が流され、チョークコイルＬ２にエネルギーが蓄積される。
【００３０】
その後、期間♯７〜♯９では図６〜図８，図１０を用いて説明した手順と同様の手順で制御が行われる。すなわち、図示は省略するが、期間＃７では、一次側のフルブリッジ回路１０のスイッチＭＨ２がオン、ＭＨ３とＭＨ１とＭＨ４がオフ状態にされる。また、このとき二次側の整流平滑回路２０では、期間＃６と同様に同期整流用スイッチＭＬ１がオン、ＭＬ２がオフ状態のままにされる。これにより、一次側ではＭＨ３がオフされてもトランスＴＲの一次側コイルＬｐには電流が流れ続けようとするため、一次側コイルＬｐの電流がスイッチＭＨ３の寄生容量Ｃｒ３に向って流れこれを充電させ、一次側コイルＬｐの端子電圧Ｖ１２が低下する。また、二次側の整流平滑回路２０では、チョークコイルＬ２に蓄積されたエネルギーが同期整流スイッチＭＬ２の寄生容量Ｃｓ２に向かって流れこれを充電させ、寄生容量Ｃｓ２の両端電圧がボディーダイオードＤＬ２の順方向降下電圧Ｖｄになる。
【００３１】
このとき、一次側コイルＬｐの端子電圧Ｖ１２が低下して直流電圧−ＶＤＣに達すると、一次側コイルＬｐの端子間電圧（Ｖ１１−Ｖ１２）が−ＶＤＣから０Ｖに変化するので、期間＃７の後にスイッチＭＨ４をオンさせれば、スイッチＭＨ４はドレイン・ソース間電圧が０Ｖになったタイミングでオンさせることができる。これにより、スイッチＭＨ４のスイッチング損失を最小にすることができる。期間＃７において、一次側コイルＬｐの端子間電圧（Ｖ１１−Ｖ１２）が直流電圧−ＶＤＣから０Ｖに変化するまでに要する時間、即ち一次側コイルＬｐの端子電圧Ｖ１２が直流電圧−ＶＤＣに低下するまでに要する時間は、直流電圧ＶＤＣとスイッチＭＨ３の寄生容量Ｃｒ３と負荷依存の電流とが関係するが、直流電圧ＶＤＣの値が大きいため、常に一定の時間となり、やはり負荷依存の電流には影響を受けない。
【００３２】
次に、期間＃８では、一次側のフルブリッジ回路１０のスイッチＭＨ２とＭＨ４がオン、ＭＨ３とＭＨ１がオフ状態にされる。また、このとき二次側の整流平滑回路２０では、期間＃７と同様に同期整流用スイッチＭＬ１がオン、ＭＬ２がオフ状態のままにされる。これにより、トランスＴＲの一次側コイルＬｐが短絡状態にされ、電流が流れ続けるアイドル状態になるとともに、二次側の整流平滑回路２０では二次側コイルＬｓ，チョークコイルＬ１，Ｌ２に蓄積されていたエネルギーが吐き出され出力コンデンサＣｏと並列に接続される負荷（図示せず）で消費される。
【００３３】
次の期間＃９では、一次側のフルブリッジ回路１０のスイッチＭＨ２とＭＨ３とＭＨ１がオフ、ＭＨ４がオン状態にされる。また、このとき二次側の整流平滑回路２０では、期間＃８と同様に同期整流用スイッチＭＬ１がオン、ＭＬ２がオフ状態のままにされる。すると、一次側のフルブリッジ回路１０では、一次側コイルＬｐのエネルギーは、スイッチＭＨ２の寄生容量Ｃｒ２を直流電圧ＶＤＣまで充電させる経路と、スイッチＭＨ１の寄生容量Ｃｒ１に蓄積されていたエネルギーが放電される経路とに流れるため、一次側コイルＬｐの端子電圧Ｖ１１が急速に上昇する。このとき、スイッチＭＨ１の寄生容量Ｃｒ１と一次側コイルＬｐの寄生インダクタＬｒとが直列共振回路を構成するため、一次側コイルＬｐの端子電圧Ｖ１１は正弦波状に上昇する。そして、上記式（１）と同様の条件を満たすようにスイッチＭＨ２をオフさせた後、スイッチＭＨ１のドレイン・ソース間電圧が直流電圧ＶＤＣから０Ｖになったタイミング以降でスイッチＭＨ１をオンさせるため、スイッチＭＨ１での損失を最小にすることができる。つまり、この期間に共振動作によるＺＶＳが実現できるために損失が最小になっている。そして、期間♯１に戻りこの動作を繰り返すのである。
【００３４】
次は、軽負荷状態の動作である。上記の動作では、期間＃４において、共振動作によるＺＶＳが実現でき、スイッチＭＨ２の損失を最小にできることを述べたが、これは定格負荷（付近）であって、式（２）からわかるように共振ピーク電圧Ｖppが直流電圧ＶＤＣに達しているためである。しかしながら、軽負荷になると、負荷電流Ｉｏが減少するので、式（２）のＩｏが小さくなり、結果的に共振ピーク電圧Ｖppは直流電圧ＶＤＣに達しない。このため、一次側コイルＬｐの端子電圧Ｖ１１がピーク値（最小値、例えば０Ｖ）に達しない状態でスイッチＭＨ２がオンされると、ドレイン・ソース間電圧が０Ｖになる前にオンされるためスイッチＭＨ２で損失が発生する。さらに、共振ピーク電圧Ｖppの大きさは、軽負荷になる程出力電流Ｉｏが小さくなるので、共振ピーク電圧Ｖppは直流電圧ＶＤＣにより顕著に達しなくなる。よって、このときスイッチＭＨ２をオンさせたのではＺＶＳが実現できないので、損失は増大する。
【００３５】
このことを図３のタイミングチャートに示す。着目すべきは、期間＃４において一次側コイルの二端子間電圧（Ｖ１１−Ｖ１２）が、共振ピーク電圧Ｖppが直流電圧−ＶＤＣに到達しない場合である。このとき、スイッチＭＨ２をオンさせるタイミングでは、スイッチＭＨ２のドレイン電流Ｉ２にスパイク電流が重畳し、スイッチング損失が発生する。また、二次側コイルの端子間電圧（Ｖ２１−Ｖ２２）には、回路シミュレーションの動作波形であるが、同期整流スイッチＭＬ１をオン、ＭＬ２をオフさせるタイミングで、二次側コイルＬｓの端子電圧Ｖ２２には同期整流スイッチＭＬ２のボディーダイオードＤＬ２の耐圧を超える過大な電圧が誘起されるため、ボディーダイオードＤＬ２がブレークダウンを起こし、損失が発生する。
【００３６】
軽負荷時に、以上のような損失が発生するのは、期間＃４においてＺＶＳが実現できていないためで、ＺＶＳを実現するためには二次側の同期整流スイッチＭＬ１，ＭＬ２のタイミングを図４のように変える。即ち、同期整流スイッチＭＬ１，ＭＬ２のパルスのオン期間を短くしてオフ期間を長くし、かつ図３における期間＃４においては前記フルブリッジ回路のＺＶＳに共振動作を必要とする側の上下アームスイッチＭＨ１とＭＨ２のうちオフからオンに切換る側のスイッチＭＨ２の立上りタイミングと、２つの同期整流スイッチＭＬ１とＭＬ２のうちオフからオンに切換る側のスイッチＭＬ１の立上りタイミングとの位置を変えないようにしたパルスを用いることにある。以下では、図４に示す本実施例で新たに設けた期間＃５によりＺＶＳを実現する動作（様子）を、図９の等価回路図を用いて説明する。
【００３７】
期間＃５は、図３に示した期間＃４を図４に示すように２つの期間に分け、そのうちの後半の期間であり、前半の期間はこれまでと同様に期間＃４とする。このため、図４の期間＃４でのスイッチＭＨ１〜ＭＨ４，ＭＬ１，ＭＬ２のオン／オフ状態は、これまでと同様に動作させる。即ち、一次側のフルブリッジ回路１０のスイッチＭＨ１とＭＨ２とＭＨ４がオフ、ＭＨ３がオン状態にされる。また、このとき二次側の整流平滑回路２０では、同期整流用スイッチＭＬ１がオフ、ＭＬ２がオン状態にされる。
【００３８】
次の期間＃５では、図９のように、期間＃４と同様に一次側のフルブリッジ回路１０のスイッチＭＨ１とＭＨ２とＭＨ４がオフ、ＭＨ３がオン状態にされる。また、このとき二次側の整流平滑回路２０では、同期整流スイッチＭＬ１とＭＬ２が両方オフ状態にされる。これにより、同期整流スイッチＭＬ２に流れていた電流がボディーダイオードＤＬ２に切換るので、二次側コイルＬｓの端子電圧Ｖ２２の電圧が同期整流スイッチＭＬ２のオン電圧（０Ｖ付近）からボディーダイオードＤＬ２の順方向降下電圧Ｖｄだけ下がる。このとき、二次側コイルＬｓの一方の端子電圧Ｖ２１の電圧もボディーダイオードＤＬ１の順方向降下電圧Ｖｄだけ下がっているので、二次側コイルＬｓの端子間電圧（Ｖ２１−Ｖ２２）が０Ｖ（電位的に短絡状態）になる。すると、同期整流スイッチＭＬ１の寄生容量Ｃｓ１に蓄積されたエネルギーがボディーダイオードＤＬ２を介して二次側コイルＬｓに流され、一次側コイルＬｐに伝達される。この一次側コイルＬｐに伝達されたエネルギーは、スイッチＭＨ１の寄生容量Ｃｒ１の充電（または、スイッチＭＨ２の寄生容量Ｃｒ２の放電）を促進して一次側コイルＬｐの端子電圧Ｖ１１を０Ｖに正弦波状に下降させる。即ち、この一次側コイルＬｐに伝達されたエネルギーは、式（２）のＩｏ／ｎに相当する一次側回路の電流を増加させることに働くので、軽負荷時に共振ピーク電圧Ｖppを直流電圧ＶＤＣまで到達させ、ＺＶＳを実現できるようにしている。
【００３９】
また、図３に示す期間♯９を図４に示すように期間♯９と期間♯１０に分け、期間＃１０では、期間＃９と同様に一次側のフルブリッジ回路１０のスイッチＭＨ２とＭＨ３とＭＨ１がオフ、ＭＨ４がオン状態にされる。また、このとき二次側の整流平滑回路２０では、同期整流スイッチＭＬ１とＭＬ２が両方オフ状態にされる。これにより、同期整流スイッチＭＬ１に流れていた電流がボディーダイオードＤＬ１に切換るので、二次側コイルＬｓの端子電圧Ｖ２１の電圧が同期整流スイッチＭＬ１のオン電圧（０Ｖ付近）からボディーダイオードＤＬ１の順方向降下電圧Ｖｄだけ下がる。このとき、二次側コイルＬｓの一方の端子電圧Ｖ２２の電圧もボディーダイオードＤＬ２の順方向降下電圧Ｖｄだけ下がっているので、二次側コイルＬｓの端子間電圧（Ｖ２１−Ｖ２２）が０Ｖ（電位的に短絡状態）になる。すると、同期整流スイッチＭＬ２の寄生容量Ｃｓ２に蓄積されたエネルギーがボディーダイオードＤＬ１を介して二次側コイルＬｓに流され、一次側コイルＬｐに伝達される。この一次側コイルＬｐに伝達されたエネルギーは、スイッチＭＨ２の寄生容量Ｃｒ２の充電（または、スイッチＭＨ１の寄生容量Ｃｒ１の放電）を促進して一次側コイルＬｐの端子電圧Ｖ１１を０Ｖに正弦波状に上昇させ、ＺＶＳを実現できるようにしている。
【００４０】
なお、期間♯４と期間♯５を合わせた時間は１００ｋＨｚのとき、０.５μsec程度である。
【００４１】
この方法は、負荷状態を検出し、軽負荷において、一次側のフルブリッジ回路１０のスイッチＭＨ１とＭＨ２がオフ状態（オフ期間）に、二次側の同期整流スイッチＭＬ１とＭＬ２が両方オフの状態（オフの期間）を設けることにより、一次側回路の電流の増加が図れるので、ＺＶＳが実現できる。
【００４２】
また、一次側のフルブリッジ回路１０のスイッチＭＨ１とＭＨ２がオフ期間に、軽負荷になる程二次側の同期整流スイッチＭＬ１とＭＬ２が両方オフの期間を広げることにより、一次側回路の電流の更なる増加が図れるので、広い負荷範囲に亘ってＺＶＳが実現できる。
【００４３】
ここでは、一次側のフルブリッジ回路１０のＺＶＳに共振動作を必要とする側の上下アームスイッチをスイッチＭＨ１とＭＨ２としているが、このことを位相シフトＰＷＭ制御方式の位相の観点からとらえると、フルブリッジ回路１０の遅れ位相で制御する側の上下アームスイッチということができる。
【００４４】
スイッチＭＨ１〜ＭＨ４，ＭＬ１，ＭＬ２の動作タイミングは、カレントトランスＣＴを用いて負荷電流を検出して、制御回路ＣＯＮＴに供給し、制御回路ＣＯＮＴで定格負荷（付近）なら図２、定格負荷（付近）以外の軽負荷なら図４のようなタイミングを発生している。しかしながら、負荷電流の検出法は、カレントトランスＣＴの代わりにセンス抵抗を用いて負荷電流に比例した電圧として検出しても良い。
【００４５】
また、期間＃５に相当する二次側の同期整流スイッチＭＬ１，ＭＬ２が両方オフの期間を負荷電流の情報のみで設定しているが、直流電圧ＶＤＣの変動によっても一次側回路の電流値は変わるので、直流電圧ＶＤＣの情報も追加して、ＺＶＳを実現するのが良い。このためには、図示していないが直流電圧ＶＤＣを分圧して得た電圧を制御回路ＣＯＮＴに供給するような方策をとっても良い。
【００４６】
更に、制御回路ＣＯＮＴで発生するスイッチＭＨ１〜ＭＨ４，ＭＬ１，ＭＬ２の動作タイミングは、負荷状態によって変わるので、きめ細かな動作タイミングの発生に演算が要求される。このため、アナログ制御による演算は勿論、ディジタル制御によって演算を実現するのが良い。
【００４７】
以上の実施例では、図２〜図４の制御信号ＭＬ１の立上りタイミングは、制御信号ＭＨ２の立上りタイミングより、また制御信号ＭＬ２の立上りタイミングは、制御信号ＭＨ１の立上りタイミングより若干早めのタイミングでオンするようにしているが、制御信号ＭＬ１の立上りタイミングは、制御信号ＭＨ２の立上りタイミングと、また制御信号ＭＬ２の立上りタイミングは、制御信号ＭＨ１の立上りタイミングと同じタイミングでオンするようにしても、同様にＺＶＳが実現できる。
【００４８】
また場合によっては、制御信号ＭＬ１の立上りタイミングは、制御信号ＭＨ２の立上りタイミングより、また制御信号ＭＬ２の立上りタイミングは、制御信号ＭＨ１の立上りタイミングより若干遅れたタイミングでオンするようにしても、同様にＺＶＳが実現できる。
【００４９】
本実施例では、スイッチＭＨ１〜ＭＨ４は、ＭＯＳＦＥＴ（金属−酸化物−半導体電界効果型トランジスタの場合で説明したが、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ），ＢＪＴ（バイポーラ型トランジスタ）、又は、他の適切なトランジスタを用いても良い。
【００５０】
このように本実施例では広い負荷範囲に亘ってＺＶＳが実現できるので、軽負荷時、特に定格負荷のおよそ２０％〜５０％の領域での効率向上が図れる利点がある。また、軽負荷時の効率向上は、二次側の２つの同期整流スイッチの動作タイミングの変更のみでも対応でき、パワー部の回路部品を増加させなくてもよい。更には、パワー部に回路部品を増加させなくてもよいので、軽負荷対策に電源装置のコストが増加しないといった効果がある。
【実施例２】
【００５１】
図１１に第２の実施例を示す。図１１で、図１と同じ構成要素には同じ符号を付している。図１１が、図１と異なる点は、トランスＴＲの二次側コイルをセンタータップ付きコイルＬｓ１，Ｌｓ２に変更した点である。このため、整流平滑回路２０は、二次側コイルの両端から直列に同期整流スイッチＭＬ１とＭＬ２が接続され、二次側コイルのセンタータップからチョークコイルＬを介して出力コンデンサＣｏの一端が接続される。また、出力コンデンサＣｏの他端には、同期整流スイッチＭＬ１とＭＬ２の中点が接続される。本実施例においても、負荷状態や一次側の直流電圧状態を検出して、スイッチＭＨ１〜ＭＨ４，ＭＬ１，ＭＬ２の動作タイミングを、定格負荷（付近）では図２、定格負荷（付近）以外の軽負荷では図４のように制御回路ＣＯＮＴから発生することにより、図１と同様に広い負荷範囲でＺＶＳが実現でき、軽負荷時の効率向上が図れる効果が得られる。
【００５２】
以上のことから、本実施例においても広い負荷範囲に亘ってＺＶＳが実現できるので、軽負荷時、特に定格負荷のおよそ２０％〜５０％の領域での効率向上が図れる利点がある。また、軽負荷時の効率向上は、二次側の２つの同期整流スイッチの動作タイミングの変更のみでも対応でき、パワー部の回路部品を増加させなくてもよい。更には、パワー部に回路部品を増加させなくてもよいので、軽負荷対策に電源装置のコストが増加しないといった効果がある。
【実施例３】
【００５３】
本実施例を図１２に示す。図１２は、ＨＤＤ（Hard disk Drive）装置へ適用した実施例である。ＨＤＤ装置における電源システムは、並列冗長構成の電源システムを構築しており、ＡＣ電圧を受電して、ＰＦＣ（力率改善）回路ＰＦＣ１，ＰＦＣ２と実施例１、または実施例２に記載の電源装置である絶縁型ＤＣ−ＤＣコンバータＩｓｏ  ＤＣ−ＤＣ１，Ｉｓｏ  ＤＣ−ＤＣ２を介して出力電圧Ｖｏを出力している。この出力電圧Ｖｏには、電池を搭載したバックアップ電源ＢＵＰＳを接続して停電対策を行っている。また、この出力電圧Ｖｏは、非絶縁型ＤＣ−ＤＣコンバータＤＣ−ＤＣ１１〜ＤＣ−ＤＣ１ｍを介してＨＤＤ装置ＨＤＤ１〜ＨＤＤｍに電力を供給したり、非絶縁型ＤＣ−ＤＣコンバータＤＣ−ＤＣ１〜ＤＣ−ＤＣｎを介してＨＤＤ装置にデータを記憶するための制御を司るプロセッサＣＰＵや高速大容量メモリＤＲＡＭ，ＳＲＡＭなどで構成されるボードに対象毎に異なる適した電圧の電力を供給している。
【００５４】
本実施例のように前述の実施例１，実施例２で説明したような電源装置を用いた電源システムや装置によれば、広い負荷範囲に亘ってＺＶＳが実現できるので、さまざまな負荷に対応して効率の向上が図ることのできる電源システムや装置を得ることができる。
【産業上の利用可能性】
【００５５】
本発明の制御方式は一次側がフルブリッジ回路、二次側が同期整流スイッチを用いた整流平滑回路の絶縁型ＤＣ−ＤＣコンバータへの応用であるが、この他共振動作を利用した絶縁型ＤＣ−ＤＣコンバータの用途にも適用可能である。
【００５６】
実施例１，実施例２の電源装置はこの他、図示しないが、各種産業応用機器用電源装置や、通信情報機器用電源装置や、汎用の絶縁型ＤＣ−ＤＣコンバータ、などへ応用展開ができることはいうまでもない。
【符号の説明】
【００５７】
１０  フルブリッジ回路
２０  整流平滑回路
ＡＣ−１，ＡＣ−２  ＡＣライン
ＢＵＰＳ  バックアップ電源
ＣＯＮＴ  制御回路
Ｃｏ，Ｃｒ１〜Ｃｒ４，Ｃｓ１，Ｃｓ２  コンデンサ
ＤＣ−ＤＣ１〜ＤＣ−ＤＣｎ，ＤＣ−ＤＣ１１〜ＤＣ−ＤＣ１ｍ  非絶縁型ＤＣ−ＤＣコンバータ
ＤＲＶ，ＤＨ１〜ＤＨ４，ＤＬ１，ＤＬ２  ボディーダイオード
ＧＮＤ  グランド
ＨＤＤ１〜ＨＤＤｍ  ＨＤＤ装置
Ｉｓｏ  ＤＣ−ＤＣ１，Ｉｓｏ  ＤＣ−ＤＣ２  絶縁型ＤＣ−ＤＣコンバータ
Ｉ１〜Ｉ６  電流
Ｉｏ  出力（負荷）電流
Ｌ，Ｌ１，Ｌ２  チョークコイル
Ｌｐ  一次側コイル
Ｌｒ  インダクタ
Ｌｓ  二次側コイル
ＭＨ１〜ＭＨ４，ＭＬ１，ＭＬ２  スイッチ
ＰＦＣ１，ＰＦＣ２  ＰＦＣ回路
ＴＲ  トランス
ＶＤＣ  直流電圧
Ｖｉ  入力端子
ＶｏＨ，ＶｏＬ  出力端子
【図１】
2010213430.tif 000003
【図２】
2010213430.tif 000004
【図３】
2010213430.tif 000005
【図４】
2010213430.tif 000006
【図５】
2010213430.tif 000007
【図６】
2010213430.tif 000008
【図７】
2010213430.tif 000009
【図８】
2010213430.tif 000010
【図９】
2010213430.tif 000011
【図１０】
2010213430.tif 000012
【図１１】
2010213430.tif 000013
【図１２】
2010213430.tif 000014