(57)【要約】      （修正有）【課題】ワイヤボンディングパッド面とボールパッド面が相異なる厚さを持つようにした半導体パッケージ基板の製造方法を提供する。【解決手段】両側に電気的絶縁を提供する絶縁層３０２と、前記絶縁層３０２の一側に積層されており、ボールパッド３０４ａｂを提供する第１回路層と、前記絶縁層３０２の第１回路層の反対側に積層されており、厚さが前記第１回路層より薄く、ワイヤボンディングパッド３０４ａａを提供する第２回路層とを含んでなる、半導体パッケージ基板。【選択図】図３
2010258468.tif 000002
【特許請求の範囲】
【請求項１】
銅張積層板を準備してワイヤボンディングパッド面の銅箔をハーフエッチングする第１工程と、
前記銅張積層板の両側に第１エッチングレジストを積層する第２工程と、
前記第１エッチングレジストに回路パターンを形成し、前記銅張積層板の両側の銅箔に、前記回路パターンによるワイヤボンディングパッドを含んだ回路とボールパッドを含んだ回路をそれぞれ形成した後、前記第１エッチングレジストを除去する第３工程と、
前記回路パターンの形成された銅張積層板に、前記ワイヤボンディングパッドとボールパッドが露出するように半田レジストを積層する第４工程と、
前記ワイヤボンディングパッドに金メッキを施し、前記ボールパッドに表面処理を施す第５工程とを含み、
前記第１工程は、
前記絶縁層の両側に、前記銅箔の積層された前記銅箔積層板を準備する第１−１工程と、
前記銅張積層板の第１側に第２エッチングレジストを積層し、第２側をハーフエッチングする第１−２工程と、
前記銅張積層板の第１側に積層された前記第２エッチングレジストを除去する第１−３工程とを含むことを特徴とする、半導体パッケージ基板の製造方法。
【請求項２】
銅張積層板を準備してワイヤボンディングパッド面の銅箔をハーフエッチングする第１工程と、
前記銅張積層板の両側に第１エッチングレジストを積層する第２工程と、
前記第１エッチングレジストに回路パターンを形成し、前記銅張積層板の両側の銅箔に、前記回路パターンによるワイヤボンディングパッドを含んだ回路とボールパッドを含んだ回路をそれぞれ形成した後、前記第１エッチングレジストを除去する第３工程と、
前記回路パターンの形成された銅張積層板に、前記ワイヤボンディングパッドとボールパッドが露出するように半田レジストを積層する第４工程と、
前記ワイヤボンディングパッドに金メッキを施し、前記ボールパッドに表面処理を施す第５工程とを含み、
前記第１工程の前記銅張積層板を準備した後、
前記銅張積層板の第２側に、ユニット領域に対応する部分が開放された第３エッチングレジストを積層する工程をさらに含み、
前記第１工程の後、
前記銅張積層板の第２側に積層された前記第３エッチングレジストを除去する工程をさらに含むことを特徴とする、半導体パッケージ基板の製造方法。
【請求項３】
銅張積層板を準備してワイヤボンディングパッド面の銅箔をハーフエッチングする第１工程と、
前記銅張積層板の両側に第１エッチングレジストを積層する第２工程と、
前記第１エッチングレジストに回路パターンを形成し、前記銅張積層板の両側の銅箔に、前記回路パターンによるワイヤボンディングパッドを含んだ回路とボールパッドを含んだ回路をそれぞれ形成した後、前記第１エッチングレジストを除去する第３工程と、
前記回路パターンの形成された銅張積層板に、前記ワイヤボンディングパッドとボールパッドが露出するように半田レジストを積層する第４工程と、
前記ワイヤボンディングパッドに金メッキを施し、前記ボールパッドに表面処理を施す第５工程とを含み、
前記第１工程の後、
前記銅張積層板の第２側に、ダミー領域に対応する部分が開放された第１メッキレジストを積層する工程と、
前記銅張積層板の第２側にメッキを施した後、前記第１メッキレジストを除去する工程とをさらに含むことを特徴とする、半導体パッケージ基板の製造方法。
【請求項４】
銅張積層板を準備してワイヤボンディングパッド面の銅箔をハーフエッチングする第１工程と、
前記銅張積層板の両側に第１エッチングレジストを積層する第２工程と、
前記第１エッチングレジストに回路パターンを形成し、前記銅張積層板の両側の銅箔に、前記回路パターンによるワイヤボンディングパッドを含んだ回路とボールパッドを含んだ回路をそれぞれ形成した後、前記第１エッチングレジストを除去する第３工程と、
前記回路パターンの形成された銅張積層板に、前記ワイヤボンディングパッドとボールパッドが露出するように半田レジストを積層する第４工程と、
前記ワイヤボンディングパッドに金メッキを施し、前記ボールパッドに表面処理を施す第５工程とを含み、
前記第１工程の後、
前記銅張積層板の第１側の回路層に形成されるメッキ引込み線と前記第２側の回路層に形成されるメッキ引込み線とを導通させるための導通ホールを形成する工程をさらに含むことを特徴とする、半導体パッケージ基板の製造方法。
【請求項５】
前記導通ホールは、前記半導体パッケージ基板のユニット領域と角部に形成されることを特徴とする、請求項４に記載の半導体パッケージ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージ基板の製造方法に係り、特にワイヤボンディングパッド面とボールパッド面の厚さが異なるようにワイヤボンディングパッド面にハーフエッチング技術を適用し、ワイヤボンディングパッド面のメッキ引込み線の断線の際にこれによる電気的接続不良を防止するために、ワイヤボンディングパッド面のメッキ引込み線とボールパッド面のメッキ引込み線との電気的接続を提供する導通ホールを追加した半導体パッケージ基板の製造方法に関する。
【背景技術】
【０００２】
最近、ＢＧＡパッケージ基板は、電子製品の小型化、高集積化および多機能化に伴って軽薄短小および高密度の微細回路パターンを実現するために急速な技術開発が行われている。
【０００３】
特に、軽薄短小および微細回路パターンは、半導体チップがＢＧＡパッケージ基板上に実装されるＣＳＰ(Chip-Sized Package)製品で大きく要求されている。
【０００４】
図１Ａ〜図１Ｈは従来の半導体パッケージ基板の製造方法を示す。
【０００５】
ベース基板は、絶縁層１０２に銅箔１０１が被覆された銅張積層板（ＣＣＬ；Copper Clad Laminate）１００である。
【０００６】
図１Ａにおいて、銅張積層板１００に回路層間の電気伝達のためのビアホール１０３を加工する。銅張積層板の種類には、その用途によって、ガラス／エポキシ銅張積層板、耐熱樹脂銅張積層板、紙／フェノール銅張積層板、高周波用銅張積層板、フレキシブル銅張積層板（ポリイミドフィルム）および複合銅張積層板などいろいろがあるが、両面ＰＣＢおよび多層ＰＣＢの製作には、主に用いられるガラス／エポキシ銅張積層板を使用することが好ましい。
【０００７】
図１Ｂにおいて、銅張積層板１００の両面およびビアホール１０３の内壁に無電解メッキおよび電解メッキを施す。絶縁層１０２の上では、電気が必要な電解銅メッキを施すことができないため、通常、無電解銅メッキを先ず施し、その後電解銅メッキを施す。
【０００８】
図１Ｃにおいて、ビアホール１０３に充填材１１１を充填した後、エッチングレジストパターン１０５を形成する。電解銅メッキを施した基板に、ドライフィルムＤ／Ｆおよび回路パターンのプリントされたフィルム（アートワークフィルム）を用いてエッチングレジストパターンを形成する。
【０００９】
レジスタパターン１０５を形成する方法にはいろいろの方法があるが、最もよく用いられる方法として、ドライフィルムを用いる方法がある。
【００１０】
ドライフィルムは、通常、Ｄ／Ｆで表記し、カバーフィルム、フォトレジストフィルムおよびマイラー(Mylar)フィルムの３層からなる。実質的にレジストの役割をする層は、フォトレジストフィルム層である。
【００１１】
ドライフィルムを、カバーフィルムを剥がしながらプリント回路基板の原板に被覆し、その上に回路配線のプリントされたアートワークフィルムを密着させた後、紫外線を照射する。この際、アートワークのパターンがプリントされた黒い部分は、紫外線が透過せず、プリントされていない部分は、紫外線が透過して下のドライフィルムを硬化させる。この基板を現像液に浸漬すると、硬化していないドライフィルム部分が現像液によって除去され、硬化したドライフィルムは残ってレジストパターンが形成される。現像液としては炭酸ナトリウム（１％のＮａ２ＣＯ３）または炭酸カリウム（Ｋ２ＣＯ３）を使用する。
【００１２】
図１Ｄにおいて、銅張積層板１００をエッチング液に浸漬すると、エッチングレジストパターン１０５が形成された部分にはエッチングがなされないので、その部分の銅箔のみが残り、他の部分の銅箔層は除去されて回路パターンが形成される。
【００１３】
図１Ｅにおいて、エッチングレジスト１０５を剥離液としてエッチングレジストを除去すると、回路パターンの形成されたプリント回路基板が作られる。エッチングレジストの剥離液としては、一般に、ＮａＯＨまたはＫＯＨを使用する。
【００１４】
図１Ｆにおいて、ワイヤボンディングパッド１０７、半田ボールパッド１０８及びその他の別の基板またはチップと接続される部分を除いた残りの部分に、回路保護のために半田レジスト１０６を塗布する。
【００１５】
図１Ｇにおいて、メッキリード線を介してワイヤボンディングパッド１０７および半田ボールパッド１０８にＮｉ／Ａｕメッキを施すと、前記フォト半田レジスト１０６がメッキレジストとして作用して、別の基板またはチップと接続される部分にのみＮｉ／Ａｕ層１０９、１０９’がメッキされる。まず、Ｎｉをメッキし、その上にＡｕをメッキする。
【００１６】
図１Ｈにおいて、ルータまたはダイシングを用いてメッキリード線の役割をする回路パターン１１０を切断すると、パッケージ製品が完成される。
【００１７】
一方、ＣＳＰ製品は、ボールピッチ(Ball Pitch)が０．８から０．６５、０．５、０．４ｍｍに減り続けている状況であり、ボール側にはＯＳＰ(Organic Solderability Preservative)を処理して、携帯電話の基板に要求されるドロップ(drop)性能強化を要求されている実情である。ところが、このような要求は、基板における相反する技術を求めている。
【００１８】
図２は従来の技術に係る半導体パッケージ基板の斜視図である。図２を参照すると、従来の半導体パッケージ基板２１０は、通常、半導体素子実装部２１１ａおよび外層回路パターン２１１ｂを含むユニット領域２１１と、ユニット領域２１１を取り囲んでいるダミー領域２１２とからなっている。
【００１９】
この種の半導体パッケージ基板は、ワイヤボンディングを行う面は微細パターン(Fine Pattern)を実現するために基板の回路層の高さを低く維持しなければならず、ボール側はＯＳＰ及びディープエッチング(Deep Etching)を適用するために基板の回路層の高さを高く維持しなければならないという、相反した技術を要求されている。
【発明の開示】
【発明が解決しようとする課題】
【００２０】
そこで、本発明はこのような問題点に鑑みてなされたもので、その目的とするところは、ワイヤボンディングパッド面とボールパッド面が相異なる厚さを持つようにした半導体パッケージ基板の製造方法を提供することにある。
【００２１】
また、本発明の他の目的は、ワイヤボンディングパッド面の厚さが薄くなることによるメッキ引込み線の断線を克服することを可能にした半導体パッケージ基板の製造方法を提供することにある。
【課題を解決するための手段】
【００２２】
上記課題を解決するために、本発明のある観点によれば、銅張積層板を準備してワイヤボンディングパッド面の銅箔をハーフエッチングする第１工程と、前記銅張積層板の両側に第１エッチングレジストを積層する第２工程と、前記第１エッチングレジストに回路パターンを形成し、前記銅張積層板の両側の銅箔に、前記回路パターンによるワイヤボンディングパッドを含んだ回路とボールパッドを含んだ回路をそれぞれ形成した後、前記第１エッチングレジストを除去する第３工程と、前記回路パターンの形成された銅張積層板に、前記ワイヤボンディングパッドとボールパッドが露出するように半田レジストを積層する第４工程と、前記ワイヤボンディングパッドに金メッキを施し、前記ボールパッドに表面処理を施す第５工程とを含み、
前記第１工程は、
前記絶縁層の両側に、前記銅箔の積層された前記銅箔積層板を準備する第１−１工程と、
前記銅張積層板の第１側に第２エッチングレジストを積層し、第２側をハーフエッチングする第１−２工程と、
前記銅張積層板の第１側に積層された前記第２エッチングレジストを除去する第１−３工程とを含むことを特徴とする、半導体パッケージ基板の製造方法が提供される。
【００２３】
また、本発明の他の観点によれば、銅張積層板を準備してワイヤボンディングパッド面の銅箔をハーフエッチングする第１工程と、
前記銅張積層板の両側に第１エッチングレジストを積層する第２工程と、
前記第１エッチングレジストに回路パターンを形成し、前記銅張積層板の両側の銅箔に、前記回路パターンによるワイヤボンディングパッドを含んだ回路とボールパッドを含んだ回路をそれぞれ形成した後、前記第１エッチングレジストを除去する第３工程と、
前記回路パターンの形成された銅張積層板に、前記ワイヤボンディングパッドとボールパッドが露出するように半田レジストを積層する第４工程と、
前記ワイヤボンディングパッドに金メッキを施し、前記ボールパッドに表面処理を施す第５工程とを含み、
前記第１工程の前記銅張積層板を準備した後、
前記銅張積層板の第２側に、ユニット領域に対応する部分が開放された第３エッチングレジストを積層する工程をさらに含み、
前記第１工程の後、
前記銅張積層板の第２側に積層された前記第３エッチングレジストを除去する工程をさらに含むことを特徴とする、半導体パッケージ基板の製造方法が提供される。
【００２４】
また、本発明の他の観点によれば、銅張積層板を準備してワイヤボンディングパッド面の銅箔をハーフエッチングする第１工程と、
前記銅張積層板の両側に第１エッチングレジストを積層する第２工程と、
前記第１エッチングレジストに回路パターンを形成し、前記銅張積層板の両側の銅箔に、前記回路パターンによるワイヤボンディングパッドを含んだ回路とボールパッドを含んだ回路をそれぞれ形成した後、前記第１エッチングレジストを除去する第３工程と、
前記回路パターンの形成された銅張積層板に、前記ワイヤボンディングパッドとボールパッドが露出するように半田レジストを積層する第４工程と、
前記ワイヤボンディングパッドに金メッキを施し、前記ボールパッドに表面処理を施す第５工程とを含み、
前記第１工程の後、
前記銅張積層板の第２側に、ダミー領域に対応する部分が開放された第１メッキレジストを積層する工程と、
前記銅張積層板の第２側にメッキを施した後、前記第１メッキレジストを除去する工程とをさらに含むことを特徴とする、半導体パッケージ基板の製造方法が提供される。
【００２５】
また、本発明の他の観点によれば、銅張積層板を準備してワイヤボンディングパッド面の銅箔をハーフエッチングする第１工程と、
前記銅張積層板の両側に第１エッチングレジストを積層する第２工程と、
前記第１エッチングレジストに回路パターンを形成し、前記銅張積層板の両側の銅箔に、前記回路パターンによるワイヤボンディングパッドを含んだ回路とボールパッドを含んだ回路をそれぞれ形成した後、前記第１エッチングレジストを除去する第３工程と、
前記回路パターンの形成された銅張積層板に、前記ワイヤボンディングパッドとボールパッドが露出するように半田レジストを積層する第４工程と、
前記ワイヤボンディングパッドに金メッキを施し、前記ボールパッドに表面処理を施す第５工程とを含み、
前記第１工程の後、
前記銅張積層板の第１側の回路層に形成されるメッキ引込み線と前記第２側の回路層に形成されるメッキ引込み線とを導通させるための導通ホールを形成する工程をさらに含むことを特徴とする、半導体パッケージ基板の製造方法が提供される。
【発明の効果】
【００２６】
上述した本発明によれば、ワイヤボンディングパッド面のユニット領域の厚さを薄く製作することができるため、それによる微細パターンの実現を可能にするという効果がある。
【００２７】
また、本発明によれば、ワイヤボンディングパッド面のダミー領域の厚さを一定の厚さに維持することができるため、たわみを防止することを可能にするという効果がある。  
【発明を実施するための最良の形態】
【００２８】
以下に添付図面を参照しながら、本発明の好適な実施例について詳細に説明する。
【００２９】
図３は本発明の一実施例に係るワイヤボンディングパッド面の回路層とボールパッド面の回路層の厚さが異なる半導体パッケージ基板の断面図である。
【００３０】
図３を参照すると、本発明の一実施例に係るユニット領域にあるワイヤボンディングパッド面の回路層３０４ａの厚さとボールパッド面の回路層３０４ｂの厚さとが異なることが分かり、ワイヤボンディングパッド面の回路層３０４ａの厚さがボールパッド面の回路層３０４ｂの厚さよりさらに薄いことが分かる。
【００３１】
ところが、ダミー領域にあるワイヤボンディングパッド面の回路層３０４ａｂの厚さとボールパッド面の回路層３０４ｂの厚さとが互いに同一であることが分かる。
【００３２】
このように、ユニット領域にあるワイヤボンディングパッド面の回路層３０４ａがダミー領域にあるワイヤボンディングパッド面の回路層３０４ａｂとボールパッド面にある回路層３０４ｂよりさらに薄くなると、微細回路パターンの設計が可能である。なぜなら、微細回路パターンは回路層３０４ａの厚さに多く影響されるためである。
【００３３】
また、ダミー領域にあるワイヤボンディングパッド面の回路層３０４ａｂの厚さがユニット領域にあるワイヤボンディングパッド面の回路層３０４ａの厚さよりさらに厚くなると、たわみを防止することができるという効果がある。
【００３４】
また、ボールパッド面の回路層３０４ｂの厚さがユニット領域のワイヤボンディングパッド面の回路層３０４ａの厚さよりさらに厚くなると、ボールパッド面にＯＳＰおよびディープエッチングを適用することができる。図面符号３０２は絶縁層を示し、３０６ａ、３０６ｂはフォト半田レジストを示す。図面符号３０４ａａは回路３０６ａにおけるワイヤボンディングパッドを示し、３０４ａｃは金メッキを示し、３０４ｂａはボールパッドを示し、３０４ｂｃはＯＳＰ表面処理を示す。
【００３５】
導通ホール３０７は、ワイヤボンディングパッド面にあるメッキ引込み線（一般に良く知られているため、図示を省略する）とボールパッド面にあるメッキ引込み線（一般によく知られているため、図示を省略する）とが電気的に接続されるようにするものであって、ワイヤボンディングパッド面の回路層３０４ａの厚さが薄くなると、その中に含まれているメッキ引込み線（図示せず）も厚さが薄くなって断線することがある。この際、導通ホール３０７は、このような断線時の外部との電気的接続を、ボールパッド面にあるメッキ引込み線（図示せず）を介して可能にする。
【００３６】
勿論、前述とは異なり、ダミー領域にあるワイヤボンディングパッド面の回路層３０４ａｂの厚さを、ユニット領域にあるワイヤボンディングパッド面の回路層３０４ａの厚さと同一にしてボールパッド面の回路層３０４の厚さと異なるようにしてもよい。
【００３７】
図４Ａ〜図４Ｇは、本発明の一実施例に係るワイヤボンディング面の回路層とボールパッド面の回路層が相異なる厚さを持つようにした半導体パッケージ基板の製造方法を示す工程図である。
【００３８】
図４Ａを参照すると、まず、エポキシなどからなる絶縁層４０２の両側に銅箔４０１ａ、４０１ｂが接着剤で接着されてなるベース基板としてのＣＣＬ４００を準備する。
【００３９】
図４Ｂを参照すると、ワイヤボンディングパッド面のユニット領域に位置する銅箔４０１ａの厚さとダミー領域に位置する銅箔４０１ａの厚さとを異にするために、ワイヤボンディングパッド面のユニット領域に位置する銅箔４０１ａをハーフエッチングし得るように、ユニット領域の開放されたドライフィルム４０３ａをワイヤボンディングパッド面の銅箔４０１ａに積層する。
【００４０】
この際、半田ボールパッド面の銅箔４０１ｂは、ハーフエッチングされる必要がないため、銅箔４０１ｂの全面にドライフィルム４０３ｂを積層する。一方、ワイヤボンディングパッド面のユニット領域に位置する銅箔４０１ａの厚さとダミー領域に位置する銅箔４０１ａの厚さとを同一にする場合には、ユニット領域の開放されたドライフィルム４０３ａを積層せずにハーフエッチングを行うことができる。
【００４１】
その後、図４Ｃに示すように、ハーフエッチングを行ってワイヤボンディングパッド面のユニット領域の銅箔４０１ａを一定の厚さ除去して薄くなるようにする。この際、半田ボールパッド面の銅箔４０１ｂは、ドライフィルム４０３ｂによって保護される。
【００４２】
このように、ワイヤボンディングパッド面のユニット領域の銅箔４０１ａをハーフエッチングによって一定の厚さ除去した後、図４Ｄに示すように、ワイヤボンディングパッド面の銅箔４０１ａと半田ボールパッド面の銅箔４０１ｂに積層されたドライフィルム４０３ａ、４０３ｂを除去する。
【００４３】
一方、ワイヤボンディングパッド面にある銅箔４０１ａが薄くなったため、回路パターンの形成の際に回路パターンが断線するおそれがあり、特にメッキ引込み線が断線する場合にはワイヤボンディングパッド４０８ａの形成の際にメッキがなされないおそれがある。
【００４４】
したがって、図４Ｅに示すように、ワイヤボンディングパッド面の銅箔４０１ａと半田ボールパッド面の銅箔４０１ｂとを電気的に接続するために、貫通ホール４０５を開けてメッキを施して導通ホール４０６を形成する。このような導通ホール４０６は、以後、ワイヤボンディングパッド（図４Ｇの４０８ａ）面に金メッキ（図４Ｇの４０８ｂ）を施す場合に下部銅箔４０１ｂと上部銅箔４０１ａとの電気的な接続を提供し、下部銅箔４０１ｂに形成されているメッキ引込み線（図示せず）が上部銅箔４０１ａに形成されているメッキ引込み線（図示せず）と電気的に接続されるようにして、上部銅箔４０１ａのメッキ引込み線（図示せず）に断線が発生しても、下部銅箔４０１ｂに形成されたメッキ引込み線（図示せず）を介してワイヤボンディングパッド４０８ａに金メッキ４０８ｂを施すことができるようにする。
【００４５】
この際、図６に示すように、このような導通ホール４０６は、ユニット領域６１１の四つ角６１３に形成されることが好ましい。なぜなら、一般に、このような四つ角６１３には主メッキ引込み線（図示せず）が通るが、主メッキ引込み線（図示せず）が断線する場合に金メッキ６０８ｂ時の厚さなどに問題が発生するおそれがあり、導通ホール６０６を四つ角６１３に形成すると、主メッキ引込み線（図示せず）が断線しても、下部銅箔６０１ｂに形成された主メッキ引込み線（図示せず）を介して電源の供給を受けることができて、そのような問題点を解決することができるためである。図６において、半導体パッケージ基板６１０は、通常、半導体素子実装部６１１ａおよび外層回路パターン６１１ｂを含むユニット領域６１１と、ユニット領域６１１を取り囲んでいるダミー領域６１２とからなっている。
【００４６】
一方、ワイヤボンディングパッド面の銅箔４０１ａに回路パターンを形成するために、パターン化されたドライフィルム４０４ａを積層し、半田ボールパッド面の銅箔４０１ｂに回路パターンを形成するために、パターン化されたドライフィルム４０４ｂを積層する。
【００４７】
その後、図４Ｆに示すように、回路パターンの形成されたドライフィルム４０４ａ、４０４ｂをエッチングレジストとして、露出した銅箔４０１ａをエッチング液によって除去して回路を形成する(Pattern Etching)。この際、向後の金メッキの際に用いられるメッキ引込み線が同様の方法で同時に形成される。
【００４８】
次に、前述したようなエッチングの後、エッチングレジストとして用いたドライフィルム４０４ａ、４０４ｂを剥離液を用いて除去する。
【００４９】
その後、図４Ｇに示すように、エッチングレジストとして用いたドライフィルム４０４ａ、４０４ｂを除去した後、半田レジスト４０７ａ、４０７ｂを塗布、露光、現像、乾燥させる。
【００５０】
次いで、ワイヤボンディングパッド４０８ａのみを金メッキするために、基板の半田ボールパッド面にドライフィルム（図示せず）をコーティング、露光および現像する。その後、積層されたドライフィルムをメッキレジストとして用いてメッキ引込み線を介してワイヤボンディングパッド４０８ａに金メッキ４０８ｂを施す。具体的に、半導体チップなどの実装されるパッケージ基板を表面処理(Metal Finishing)するために、電解金メッキ(Electrolytic Au Plating)が主に適用されている。その理由は、信頼性(Reliability)の側面で電解金メッキが無電解金メッキ(Electroless Au Plating)に比べて優れるためである。この際、前述したように、上部銅箔４０１ａに形成されているメッキ引込み線が断線することがあるが、形成された導通ホール４０６を介して下部銅箔４０１ｂに形成されているメッキ引込み線を介して電源の供給を受け、金メッキ４０８ｂを所望の厚さに施すことが可能になる。
【００５１】
上述したような金メッキの後、メッキレジストとして用いたドライフィルムを剥離液によって除去し、ルータまたはダイシングを用いてメッキ引込み線を切断する。すなわち、前記電解金メッキ完了の後にルータまたはダイシングによってメッキ引込み線を切断する。
【００５２】
その後、半田ボールパッド４０９ａの表面にＯＳＰ薬品をコートして前記半田ボールパッド４０９ａをＯＳＰ表面処理（４０９ｂ）する。
【００５３】
図５Ａ〜図５Ｈは、本発明の他の実施例に係るワイヤボンディング面の回路層とボールパッド面の回路層が相異なる厚さを持つ半導体パッケージ基板の製造方法を示す工程図である。
【００５４】
図５Ａを参照すると、まず、エポキシなどからなる絶縁層５０２の両側に銅箔５０１ａ、５０１ｂが接着剤で接着されてなるベース基板としてのＣＣＬ５００を準備する。
【００５５】
図５Ｂを参照すると、ワイヤボンディングパッド面のユニット領域に位置する銅箔５０１ａの厚さとダミー領域に位置する銅箔５０１ａの厚さとを異にするために、ワイヤボンディングパッド面の銅箔５０１ａをハーフエッチングし得るように、ドライフィルム５０３をボールパッド面の銅箔５０１ｂに積層する。
【００５６】
その後、図５Ｃに示すように、ワイヤボンディングパッド面にハーフエッチングを行ってワイヤボンディングパッド面の銅箔５０１ａを一定の厚さ除去して薄くなるようにする。この際、半田ボールパッド面の銅箔５０１ｂは、ドライフィルム５０３によって保護される。
【００５７】
このように、ワイヤボンディングパッド面の銅箔５０１ａをハーフエッチングによって一定の厚さ除去した後、半田ボールパッド面の銅箔５０１ｂに積層されたドライフィルム５０３を除去する。
【００５８】
次に、図５Ｄに示すように、ワイヤボンディングパッド面のダミー領域の銅箔５０１ａの厚さをたわみ防止のために補強する必要があるため、ワイヤボンディングパッド面のユニット領域の銅箔５０１ａに、ダミー領域の部分が開放されたドライフィルム５０４ａを積層し、同時にボールパッド面を保護するためにボールパッド面にもドライフィルム５０４ｂを積層する。
【００５９】
その後、図５Ｅに示すように、ワイヤボンディングパッド面に銅メッキ５０５を施すことにより、ワイヤボンディングパッド面のダミー領域にある銅箔５０１ａの厚さを厚くしてたわみを防止する。そして、ワイヤボンディングパッド面に銅メッキ５０５を施した後は、ワイヤボンディングパッド面の銅箔５０１ａに積層されたドライフィルム５０４ａと、ボールパッド面の銅箔５０１ｂに積層されたドライフィルム５０４ｂを除去する。
【００６０】
一方、ワイヤボンディングパッド面にあるユニット領域の銅箔５０１ａが薄くなったため、回路パターンの形成の際に回路パターンが断線するおそれがあり、特にメッキ引込み線が断線する場合にはワイヤボンディングパッド５０９ａの形成の際にメッキがなされないおそれがある。
【００６１】
したがって、図５Ｆに示すように、ワイヤボンディングパッド面の銅箔５０１ａと半田ボールパッド面の銅箔５０１ｂとを電気的に接続するために貫通ホール５０６を開け、メッキを施して導通ホール５０７を形成する。このような導通ホール５０７は、以後、ワイヤボンディングパッド（図５Ｈの５０９ａ）面に金メッキ（図５Ｈの５０９ｂ）を施す場合、下部銅箔５０１ｂと上部銅箔５０１ａとの電気的な接続を提供し、下部銅箔５０１ｂに形成されたメッキ引込み線（図示せず）が上部銅箔５０１ａに形成されているメッキ引込み線（図示せず）と電気的に接続されるようにして、上部銅箔５０１ａのメッキ引込み線（図示せず）に断線が発生しても、下部銅箔５０１ｂに形成されたメッキ引込み線（図示せず）を介してワイヤボンディングパッド５０９ａに金メッキ５０９ｂを施すことを可能にする。
【００６２】
この際、図６に示すように、このような導通ホール５０７は、ユニット領域６１１の四つ角６１３に形成されることが好ましい。なぜなら、一般に、このような四つ角６１３には主メッキ引込み線（図示せず）が通るが、主メッキ引込み線（図示せず）が断線する場合に金メッキ６０９時の厚さなどに問題が生ずるおそれがあり、導通ホール５０７を四つ角６１３が形成すると、主メッキ引込み線（図示せず）が断線しても、下部銅箔５０１ｂに形成された主メッキ引込み線（図示せず）を介して電源の供給を受けることができて、そのような問題点を解決することができるためである。図６において、半導体パッケージ基板６１０は、通常、半導体素子実装部６１１ａおよび外層回路パターン６１１ｂを含むユニット領域６１１と、ユニット領域６１１を取り囲んでいるダミー領域６１２とからなっている。  
【００６３】
一方、ワイヤボンディングパッド面の銅箔５０１ａに回路パターンを形成するために、パターン化されたドライフィルム５０８ａを積層し、半田ボールパッド面の銅箔５０１ｂに回路パターンを形成するために、パターン化されたドライフィルム５０８ｂを積層する。
【００６４】
その後、図５Ｇに示すように、回路パターンの形成されたドライフィルム５０８ａ、５０８ｂをエッチングレジストとして、露出した銅箔５０１ａをエッチング液によって除去して回路を形成する。この際、向後の金メッキが行われるときに使用されるメッキ引込み線が同様の方法で同時に形成される。
【００６５】
次に、前述したようなエッチングの後、エッチングレジストとして用いたドライフィルム５０８ａ、５０８ｂを剥離液によって除去する。
その次、図５Ｈに示すように、エッチングレジストとして用いたドライフィルム５０８ａ、５０８ｂを除去した後、半田レジスト５１１ａ、５１１ｂを塗布、露光、現像、乾燥させる。
【００６６】
次いで、ワイヤボンディングパッド５０９ａだけを金メッキするために、基板の半田ボールパッド面にドライフィルム（図示せず）をコーティング、露光および現像する。その後、メッキ引込み線を介してワイヤボンディングパッド５０９ａに金メッキ５０９ｂを施す。この際、前述したように、上部銅箔５０１ａに形成されているメッキ引込み線が断線するおそれがあるが、形成された導通ホール５０７を介して下部銅箔５０１ｂに形成されているメッキ引込み線を介して電源の供給を受け、金メッキ５０９ｂを所望の厚さにすることが可能になる。
【００６７】
前述した金メッキの後、メッキレジストとして用いたドライフィルムを剥離液によって除去し、ルータまたはダイシングを用いてメッキ引込み線を切断する。すなわち、電解金メッキ完了の後、ルータまたはダイシングによってメッキ引込み線を切断する。
【００６８】
その後、半田ボールパッド５１０ａの表面にＯＳＰ薬品をコートして前記半田ボールパッド５１０ａをＯＳＰ表面処理（５１０ｂ）する。
【図面の簡単な説明】
【００６９】
【図１Ａ】従来の半導体パッケージ基板の製造方法を示す工程図である。
【図１Ｂ】従来の半導体パッケージ基板の製造方法を示す工程図である。
【図１Ｃ】従来の半導体パッケージ基板の製造方法を示す工程図である。
【図１Ｄ】従来の半導体パッケージ基板の製造方法を示す工程図である。
【図１Ｅ】従来の半導体パッケージ基板の製造方法を示す工程図である。
【図１Ｆ】従来の半導体パッケージ基板の製造方法を示す工程図である。
【図１Ｇ】従来の半導体パッケージ基板の製造方法を示す工程図である。
【図１Ｈ】従来の半導体パッケージ基板の製造方法を示す工程図である。
【図２】従来の技術に係る半導体パッケージ基板の斜視図である。
【図３】本発明の一実施例に係るワイヤボンディングパッド面の回路層とボールパッド面の回路層が異なる厚さを持つ半導体パッケージ基板の断面図である。
【図４Ａ】本発明の一実施例に係るワイヤボンディングパッド面の回路層とボールパッド面の回路層が異なる厚さを持つようにした半導体パッケージ基板の製造方法の工程図である。
【図４Ｂ】本発明の一実施例に係るワイヤボンディングパッド面の回路層とボールパッド面の回路層が異なる厚さを持つようにした半導体パッケージ基板の製造方法の工程図である。
【図４Ｃ】本発明の一実施例に係るワイヤボンディングパッド面の回路層とボールパッド面の回路層が異なる厚さを持つようにした半導体パッケージ基板の製造方法の工程図である。
【図４Ｄ】本発明の一実施例に係るワイヤボンディングパッド面の回路層とボールパッド面の回路層が異なる厚さを持つようにした半導体パッケージ基板の製造方法の工程図である。
【図４Ｅ】本発明の一実施例に係るワイヤボンディングパッド面の回路層とボールパッド面の回路層が異なる厚さを持つようにした半導体パッケージ基板の製造方法の工程図である。
【図４Ｆ】本発明の一実施例に係るワイヤボンディングパッド面の回路層とボールパッド面の回路層が異なる厚さを持つようにした半導体パッケージ基板の製造方法の工程図である。
【図４Ｇ】本発明の一実施例に係るワイヤボンディングパッド面の回路層とボールパッド面の回路層が異なる厚さを持つようにした半導体パッケージ基板の製造方法の工程図である。
【図５Ａ】本発明の他の実施例に係るワイヤボンディングパッド面の回路層とボールパッド面の回路層が異なる厚さを持つ半導体パッケージ基板の製造方法を示す工程図である。
【図５Ｂ】本発明の他の実施例に係るワイヤボンディングパッド面の回路層とボールパッド面の回路層が異なる厚さを持つ半導体パッケージ基板の製造方法を示す工程図である。
【図５Ｃ】本発明の他の実施例に係るワイヤボンディングパッド面の回路層とボールパッド面の回路層が異なる厚さを持つ半導体パッケージ基板の製造方法を示す工程図である。
【図５Ｄ】本発明の他の実施例に係るワイヤボンディングパッド面の回路層とボールパッド面の回路層が異なる厚さを持つ半導体パッケージ基板の製造方法を示す工程図である。
【図５Ｅ】本発明の他の実施例に係るワイヤボンディングパッド面の回路層とボールパッド面の回路層が異なる厚さを持つ半導体パッケージ基板の製造方法を示す工程図である。
【図５Ｆ】本発明の他の実施例に係るワイヤボンディングパッド面の回路層とボールパッド面の回路層が異なる厚さを持つ半導体パッケージ基板の製造方法を示す工程図である。
【図５Ｇ】本発明の他の実施例に係るワイヤボンディングパッド面の回路層とボールパッド面の回路層が異なる厚さを持つ半導体パッケージ基板の製造方法を示す工程図である。
【図５Ｈ】本発明の他の実施例に係るワイヤボンディングパッド面の回路層とボールパッド面の回路層が異なる厚さを持つ半導体パッケージ基板の製造方法を示す工程図である。
【図６】本発明に係る半導体パッケージ基板の斜視図である。
【符号の説明】
【００７０】
４００、５００    ＣＣＬ
４０１ａ、４０１ｂ、５０１ａ、５０１ｂ    銅箔
３０２、４０２、５０２    絶縁層
３０４ａ、３０４ｂ    回路層
３０４ａａ、４０８ａ、５０９ａ    ワイヤボンディングパッド
３０４ａｃ、４０８ｂ、５０９ｂ    金メッキ
３０４ｂａ、４０９ａ、５１０ａ    ボールパッド
３０４ｂｃ、４０９ｂ、５１０ｂ    ＯＳＰ表面処理
【図１Ａ】
2010258468.tif 000003
【図１Ｂ】
2010258468.tif 000004
【図１Ｃ】
2010258468.tif 000005
【図１Ｄ】
2010258468.tif 000006
【図１Ｅ】
2010258468.tif 000007
【図１Ｆ】
2010258468.tif 000008
【図１Ｇ】
2010258468.tif 000009
【図１Ｈ】
2010258468.tif 000010
【図２】
2010258468.tif 000011
【図３】
2010258468.tif 000012
【図４Ａ】
2010258468.tif 000013
【図４Ｂ】
2010258468.tif 000014
【図４Ｃ】
2010258468.tif 000015
【図４Ｄ】
2010258468.tif 000016
【図４Ｅ】
2010258468.tif 000017
【図４Ｆ】
2010258468.tif 000018
【図４Ｇ】
2010258468.tif 000019
【図５Ａ】
2010258468.tif 000020
【図５Ｂ】
2010258468.tif 000021
【図５Ｃ】
2010258468.tif 000022
【図５Ｄ】
2010258468.tif 000023
【図５Ｅ】
2010258468.tif 000024
【図５Ｆ】
2010258468.tif 000025
【図５Ｇ】
2010258468.tif 000026
【図５Ｈ】
2010258468.tif 000027
【図６】
2010258468.tif 000028