(57)【要約】【課題】  耐湿性が低下し難いパシベーション膜を有する半導体装置の製造方法であって、より汎用性が高い製造方法を提供する。【解決手段】  半導体装置の製造方法であって、基板上に第１パシベーション膜１６を形成する工程と、第１パシベーション膜１６にクラックを生じさせる工程と、クラックを生じさせた第１パシベーション膜１６上に第２パシベーション膜１８を形成する工程を備えていることを特徴とする半導体装置の製造方法。【選択図】図４
2010067821.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の製造方法であって、
基板上に第１パシベーション膜を形成する工程と、
第１パシベーション膜にクラックを生じさせる工程と、
クラックを生じさせた第１パシベーション膜上に第２パシベーション膜を形成する工程、
を備えていることを特徴とする半導体装置の製造方法。
【請求項２】
半導体装置の製造方法であって、
基板上に第１パシベーション膜を形成する工程と、
第１パシベーション膜の表面に溝を形成する工程と、
溝を形成した第１パシベーション膜上に第２パシベーション膜を形成する工程、
を備えていることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パシベーション膜を有する半導体装置に関する。より詳細には、表面にパシベーション膜が形成されている基板を有する半導体装置に関する。なお、本明細書において、「基板」とは、半導体基板と、その表面に形成された絶縁膜や金属配線等の構造体を意味する。すなわち、半導体基板の表面に構造体が形成されていなければ、半導体基板そのものが「基板」である。半導体基板の表面に絶縁膜や金属配線等の構造体が形成されていれば、半導体基板とその表面に形成されている構造体を含んで「基板」という。
【背景技術】
【０００２】
特許文献１、２には、表面にパシベーション膜が形成されている半導体装置が開示されている。基板の表面にパシベーション膜を形成することで、主に半導体装置の耐湿性を向上させることができる。
【０００３】
【特許文献１】特開２００７−１１５９８８号公報
【特許文献２】特開平５−３６６７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
半導体装置は、急激な温度変化に曝される場合がある。例えば、半導体装置を電子回路基板（例えば、プリント配線基板）に実装する際には、通常は、半田リフローが用いられる。半田リフロー時には、半導体装置は急激に加熱される。また、使用時においても、使用環境によっては、半導体装置が急激な温度変化に曝される。このように、半導体装置が急激な温度変化に曝されると、パシベーション膜が温度変化に伴って膨張または収縮し、パシベーション膜にクラックが生じる場合がある。特に、半導体装置は、通常は樹脂によってパッケージングした状態で使用される。樹脂の熱膨張率とパシベーション膜の熱膨張率の間には差があるため、温度変化時にパシベーション膜に高い応力が加わり易く、パシベーション膜にクラックが生じ易い。パシベーション膜にクラックが生じると、パシベーション膜の耐湿性が低下する。すなわち、クラックから水分が浸入し、浸入した水分によって、パシベーション膜の下部の金属配線や各種の層が腐食するという問題が生じる。
パシベーション膜のクラックの発生を抑制する技術は、従来存在する。例えば、特許文献２には、パシベーション膜上に炭素原子を含有する膜を形成し、パシベーション膜とパッケージ樹脂との密着性を向上させることによって、パシベーション膜のクラックを抑制する技術が記載されている。しかしながら、この技術は、基板の表面に凹凸がある場合等に効果が小さい。また、炭素原子を含有する膜を成長させるという特殊な工程を実施する必要がある。このように、特許文献２の技術は、汎用性が低いという問題があった。
【０００５】
本発明は、上述した実情に鑑みて創作されたものであり、耐湿性が低下し難いパシベーション膜を有する半導体装置の製造方法であって、より汎用性が高い製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の半導体装置の製造方法は、基板上に第１パシベーション膜を形成する工程と、第１パシベーション膜にクラックを生じさせる工程と、クラックを生じさせた第１パシベーション膜上に第２パシベーション膜を形成する工程を備えている。
第１パシベーション膜にクラックを生じさせる工程は、例えば、基板に急激な温度変化を生じさせたり、基板に力を加えること等によって実現できる。第１パシベーション膜にクラックが生じているため、第１パシベーション膜の内部に発生する応力が緩和される。このため、第２パシベーション膜に対して第１パシベーション膜が応力緩衝層として機能し、第２パシベーション膜に発生する応力を緩和する。これによって、第２パシベーション膜にクラックが発生することを抑制することができる。したがって、この製造方法によって製造した半導体装置は、耐湿性が低下し難い。また、この製造方法では、基板の表面形状に関わらず、クラックが生じ難い第２パシベーション膜を形成することができる。また、第１パシベーション膜にクラックを生じさせる工程は、温度変化を生じさせる等の簡単な設備を用いて実現することができる。すなわち、この製造方法は、汎用性が高い。
【０００７】
また、以下の製造方法によっても、パシベーション膜にクラックが生じ難い半導体装置を製造することができる。この製造方法は、基板上に第１パシベーション膜を形成する工程と、第１パシベーション膜の表面に溝を形成する工程と、溝を形成した第１パシベーション膜上に第２パシベーション膜を形成する工程を備えている。
第１パシベーション膜の表面に溝を形成する工程は、例えば、第１パシベーション膜を選択的にエッチングすること等によって実現できる。第１パシベーション膜の表面に溝を形成しているため、第１パシベーション膜に発生する応力が緩和される。これによって、第２パシベーション膜に発生する応力を緩和でき、第２パシベーション膜にクラックが発生することを抑制することができる。すなわち、この製造方法により製造した半導体装置は、耐湿性が低下し難い。また、第１パシベーション膜の溝はエッチング等の一般的な半導体加工技術で形成することが可能である。すなわち、この製造方法は、汎用性が高い。
【発明の効果】
【０００８】
上述した半導体装置の製造方法によれば、耐湿性が低下し難いパシベーション膜を有する半導体装置を製造することができる。また、これらの製造方法は、一般的な半導体加工技術を用いて実施することが可能であり、種々の半導体装置の製造に適用することが可能である。
【発明を実施するための最良の形態】
【０００９】
（第１実施例）
第１実施例に係る半導体装置の製造方法について説明する。まず、主にシリコンからなるウエハ（基板）に対してイオン注入、熱処理等を行うことによって、ウエハ中に拡散層を形成する。また、ＣＶＤ、熱処理等によって、ウエハの表面に必要な層（絶縁層、アルミ配線層等）を形成する。これによって、ウエハに、多数の半導体素子構造を形成する。この状態では、ウエハの表面にアルミ配線等が露出している。
【００１０】
半導体素子構造を形成したら、ＣＶＤ等によって、ウエハの表面に酸化シリコンからなる第１パシベーション膜を形成する。図１は、第１パシベーション膜１６形成後のウエハ１０を示している。なお、図１では、半導体層１２の内部構造（拡散層等）の図示を省略している。また、図１は、アルミ配線１４が形成されている範囲のウエハ１０の断面構造を示している。図示するように、半導体層１２上にアルミ配線１４が形成されており、そのアルミ配線１４を覆うように第１パシベーション膜１６が形成されている。
【００１１】
第１パシベーション膜１６を形成したら、ウエハ１０をダイシングする。これによって、ウエハ１０を多数のチップに分割する。
【００１２】
ウエハ１０をダイシングしたら、図２に示すように、分割したチップ２０の第１パシベーション膜１６側の面を板状の基材３０に貼り付ける。基材３０は、後にパッケージングする際にチップ２０を覆う樹脂と同じ材質の樹脂により構成されている。そして、図２の矢印１０１〜１０３に示すように、基材３０を反らせる方向に力を加えた状態で基材３０を固定する。これによって、チップ２０が、応力が加わっている状態で固定される。次に、チップ２０を基材３０に固定した状態で加熱する。チップ２０と基材３０を加熱すると、チップ２０の熱膨張率と基材３０の熱膨張率の違いにより、チップ２０にさらに応力が加わる。これによって、図３に示すように、第１パシベーション膜１６にクラックを生じさせる。第１パシベーション膜１６にクラックを生じさせることで、第１パシベーション膜１６の内部応力を緩和することができる。
【００１３】
第１パシベーション膜１６にクラックを生じさせたら、ＣＶＤ等によって、図４に示すように、第１パシベーション膜１６上に酸化シリコンからなる第２パシベーション膜１８を形成する。
以上のように、チップ２０の表面に第２パシベーション膜１８を形成することで、半導体装置が完成する。
【００１４】
以上に説明したように、第１実施例の半導体装置の製造方法では、ウエハ１０の表面に第１パシベーション膜１６を形成し、形成した第１パシベーション膜１６にクラックを生じさせる。クラックを生じさせることで、第１パシベーション膜１６の内部応力が緩和される。また、クラックを生じさせた第１パシベーション膜１６上に第２パシベーション膜１８を形成する。これによって、第１パシベーション膜１６のクラックがそれ以上拡大することが抑制される。また、内部応力が緩和された第１パシベーション膜１６上に第２パシベーション膜１８を形成するので、第２パシベーション膜１８の内部応力も緩和される。このため、半導体装置が急激な温度変化に曝された場合にも、第２パシベーション膜１８にはクラックが生じ難い。第２パシベーション膜１８にクラックが生じて、半導体装置の耐湿性が低下することが抑制される。また、第１実施例の半導体装置の製造方法は、特殊な装置を必要とせず、通常の半導体製造技術で用いられる装置を用いて実施することができる。また、第１実施例の半導体装置の製造方法によれば、第１パシベーション膜１６と第２パシベーション膜１８の積層構造により応力緩和するので、素子構造が形成された基板の表面形状によらず高い効果を得ることができる。このように、第１実施例の製造方法は、汎用性が高い。
【００１５】
なお、第１実施例では、ウエハ１０をダイシングによりチップ２０に分割し、チップ２０に対して第１パシベーション膜１６にクラックを生じさせる処理を行ったが、ウエハ１０をダイシングする前に、ウエハ１０に対して同様の処理を行ってもよい。この場合、ウエハ１０をウエハ１０と同程度の大きさの基材に貼り付けて、その基材に力を加えるとともに、ウエハ１０を加熱する。
また、第１実施例では、第１パシベーション膜１６にクラックを生じさせる際に、基材３０に力を加えてチップ２０に応力を生じさせるとともに、チップ２０を加熱することによってもチップ２０に応力を生じさせた。しかしながら、基材３０に力を加えるだけでチップ２０に応力を生じさせてもよい。また、チップ２０の加熱のみによってチップ２０に応力を生じさせてもよい。また、その他の種々の技術を用いて、第１パシベーション膜１６にクラックを生じさせることができる。
また、第１実施例では、チップ２０を単純に加熱したが、チップ２０を局所的に加熱したり、加熱と冷却を繰り返す温度サイクル処理を実施する等、種々の加熱方法を採用することができる。
また、第２パシベーション膜１８に対してエッチング等を行うことによって、図５に示すように、第２パシベーション膜１８の表面に溝１９を形成してもよい。このように溝１９を形成することで、第２パシベーション膜１８の内部応力をさらに緩和することができる。なお、溝１９は、図５に示す以外にも種々の形状に形成することができる。
また、第１実施例では、基材３０に半導体装置のパッケージングに用いる樹脂を用いたが、他の材質の樹脂を用いてもよい。
【００１６】
（第２実施例）
次に、第２実施例に係る半導体装置の製造方法について説明する。まず、第１実施例と同様にして、ウエハ１０に多数の半導体素子構造を形成する。この状態では、ウエハ１０の表面にアルミ配線１４等が露出している。その後、ＣＶＤ等によって、図１に示すように、ウエハ１０の表面に第１パシベーション膜１６を形成する。
【００１７】
第１パシベーション膜１６を形成したら、第１パシベーション膜１６上の所定範囲にレジストを形成し、その後、第１パシベーション膜１６をエッチングする。すなわち、レジストを形成していない範囲の第１パシベーション膜１６を選択的にエッチングする。エッチング後に、レジストは除去する。これによって、図６に示すように、第１パシベーション膜１６の表面に複数の溝４０を形成する。複数の溝４０は、互いに平行に形成する。
【００１８】
溝４０を形成したら、図７に示すように、第１パシベーション膜１６上に第２パシベーション膜１８を形成する。
【００１９】
第２パシベーション膜１８を形成したら、ウエハ１０をダイシングして複数のチップに分割する。これによって、半導体装置が製造される。
【００２０】
以上に説明したように、第２実施例の半導体装置の製造方法では、ウエハ１０の表面に第１パシベーション膜１６を形成し、形成した第１パシベーション膜１６に溝４０を形成する。溝４０を形成することで、第１パシベーション膜１６中の内部応力が緩和される。また、溝４０を形成した第１パシベーション膜１６上に第２パシベーション膜１８を形成する。溝４０を形成した第１パシベーション膜１６上に第２パシベーション膜１８を形成するので、第２パシベーション膜１８の内部応力も緩和される。このため、半導体装置が急激な温度変化に曝された場合にも、第２パシベーション膜１８にクラックが生じ難い。第２パシベーション膜１８にクラックが生じて、半導体装置の耐湿性が低下することが防止される。また、第２実施例の半導体装置の製造方法は、特殊な装置を必要とせず、通常の半導体製造技術で用いられる装置を用いて実施することができる。また、第２実施例の半導体装置の製造方法によれば、素子構造が形成された基板の表面形状によらず、高い効果を得ることができる。第２実施例の製造方法は、汎用性が高い。
【００２１】
なお、第２実施例では、第１パシベーション膜１６の表面に溝４０を平行に形成した。しかしながら、図８に示すように、溝４０を格子状に形成してもよい。また、その他の種々の形状に溝４０を形成することができる。なお、溝４０は、第１パシベーション膜１６中の内部応力が均一に緩和されるように形成することが好ましい。
【００２２】
また、上述した第１実施例及び第２実施例では、第１パシベーション膜１６と第２パシベーション膜１８を共に酸化シリコンにより形成した。しかしながら、第１パシベーション膜１６と第２パシベーション膜１８を異なる材料によって形成してもよい。
【００２３】
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００２４】
【図１】第１実施例におけるウエハ１０の一部の断面構造を示す図。
【図２】第１パシベーション膜１６にクラックを生じさせる工程の説明図。
【図３】第１実施例におけるクラック形成後のチップ２０の一部の断面構造を示す図。
【図４】第１実施例における第２パシベーション膜１８形成後のチップ２０の一部の断面構造を示す図。
【図５】第１実施例の変形例におけるチップ２０の一部の断面構造を示す図。
【図６】第２実施例における溝４０形成後のウエハ１０の一部の断面構造を示す図。
【図７】第２実施例における第２パシベーション膜１８形成後のウエハ１０の一部の断面構造を示す図。
【図８】第２実施例の変形例における溝４０形成後のウエハ１０の一部の断面構造を示す図。
【符号の説明】
【００２５】
１０：ウエハ
１２：半導体層
１４：アルミ配線
１６：第１パシベーション膜
１８：第２パシベーション膜
１９：溝
２０：チップ
３０：基材
４０：溝
【図１】
2010067821.tif 000003
【図２】
2010067821.tif 000004
【図３】
2010067821.tif 000005
【図４】
2010067821.tif 000006
【図５】
2010067821.tif 000007
【図６】
2010067821.tif 000008
【図７】
2010067821.tif 000009
【図８】
2010067821.tif 000010