(57)【要約】【課題】階調電圧のばらつきを低減できる電源回路装置、集積回路装置及び電子機器を提供すること。【解決手段】電源回路装置１０は、電源出力端子ＰＴと、電源出力端子ＰＴに対応するフィードバック端子ＦＴと、フィードバック端子ＦＴを介して外部の集積回路装置４０の階調電圧生成回路５０からのフィードバック電圧ＶＦを受けて階調電圧生成回路５０に供給する電源電圧ＶＰを電源出力端子ＰＴに出力する電圧調整回路３０とを含み、電圧調整回路３０は、フィードバック電圧ＶＦが一定になるように電源電圧ＶＰを調整して電源出力端子ＰＴに出力する。【選択図】図１
2010139795.tif 000002
【特許請求の範囲】
【請求項１】
電源出力端子と、
前記電源出力端子に対応するフィードバック端子と、
前記フィードバック端子を介して、外部の集積回路装置の階調電圧生成回路からのフィードバック電圧を受けて、前記階調電圧生成回路に供給する電源電圧を前記電源出力端子に出力する電圧調整回路とを含み、
前記電圧調整回路は、
前記フィードバック電圧が一定になるように前記電源電圧を調整して前記電源出力端子に出力することを特徴とする電源回路装置。
【請求項２】
請求項１において、
前記電圧調整回路に対して前記フィードバック電圧を設定するための入力電圧を生成して出力する電圧生成回路を含み、
前記電圧調整回路は前記入力電圧と前記フィードバック電圧とが等しくなるように前記電源電圧を調整して出力することを特徴とする電源回路装置。
【請求項３】
請求項２において、
前記電圧生成回路は、
前記入力電圧を生成するためのＤ／Ａ変換器と、
前記入力電圧に対応するデジタルデータを記憶するレジスタとを含むことを特徴とする電源回路装置。
【請求項４】
請求項３において、
前記電圧生成回路は、
前記電圧調整回路が含む電圧調整用のオペアンプのオフセット電圧をキャンセルするための調整データを記憶する調整データ記憶部を含み、
前記Ｄ／Ａ変換器は、
前記調整データと前記デジタルデータとにより得られるデジタルデータをＤ／Ａ変換して前記入力電圧を生成することを特徴とする電源回路装置。
【請求項５】
請求項４において、
前記フィードバック端子と前記電圧調整回路を接続する第１の接続線と第１の電源との間に、前記フィードバック電圧を安定化するための安定化キャパシタが設けられることを特徴とする電源回路装置。
【請求項６】
請求項５において、
前記第１の接続線と前記安定化キャパシタの一端との間に設けられる第１のスイッチ素子と、
前記電源出力端子と前記電圧調整回路を接続する第２の接続線と、前記安定化キャパシタの一端との間に設けられる第２のスイッチ素子とを含み、
電源投入後には前記第１のスイッチ素子がオフ状態で、前記第２のスイッチ素子がオン状態であり、
その後に前記第１のスイッチ素子がオン状態となり、前記第２のスイッチ素子がオフ状態となることを特徴とする電源回路装置。
【請求項７】
電気光学パネルを駆動する集積回路装置であって、
前記電気光学パネルのデータ線を駆動するデータドライバと、
前記データドライバに対して複数の階調電圧を供給する階調電圧生成回路と、
前記階調電圧生成回路の電源電圧を外部の電源回路装置から入力するための電源端子と、
前記電源電圧に対応するフィードバック電圧を前記電源回路装置に出力するためのフィードバック端子とを含むことを特徴とする集積回路装置。
【請求項８】
請求項７において、
前記階調電圧生成回路の階調電圧用電源端子から前記電源端子に配線される第１の配線と、
前記階調電圧用電源端子又は前記階調電圧用電源端子に対応する電圧分割ノードから前記フィードバック端子に配線される第２の配線を含み、
前記第１の配線を介して前記電源電圧が前記階調電圧用電源端子に供給され、
前記第２の配線を介して前記電源電圧に対応するフィードバック電圧が前記フィードバック端子に供給されることを特徴とする集積回路装置。
【請求項９】
請求項８において、
前記第１の配線の配線幅は、
前記第２の配線の配線幅よりも広いことを特徴とする集積回路装置。
【請求項１０】
請求項８又は９において、
前記電源端子と前記フィードバック端子は隣接して配置されることを特徴とする集積回路装置。
【請求項１１】
請求項８乃至１０のいずれかにおいて、
前記階調電圧生成回路の第２の階調電圧用電源端子から第２の電源端子に配線される第３の配線と、
前記第２の階調電圧用電源端子又は前記第２の階調電圧用電源端子に対応する電圧分割ノードから第２のフィードバック端子に配線される第４の配線を含み、
前記第３の配線を介して前記電源電圧よりも低電位又は高電位の第２の電源電圧が前記第２の階調電圧用電源端子に供給され、
前記第４の配線を介して前記第２の電源電圧に対応する第２のフィードバック電圧が前記第２のフィードバック端子に供給されることを特徴とする集積回路装置。
【請求項１２】
請求項１１において、
前記第３の配線の配線幅は、
前記第４の配線の配線幅よりも広いことを特徴とする集積回路装置。
【請求項１３】
請求項１１又は１２において、
前記第２の電源端子と前記第２のフィードバック端子は隣接して配置されることを特徴とする集積回路装置。
【請求項１４】
請求項１１乃至１３のいずれかにおいて、
前記階調電圧生成回路の第３の階調電圧用電源端子から第３の電源端子に配線される第５の配線と、
前記第３の階調電圧用電源端子又は前記第３の階調電圧用電源端子に対応する電圧分割ノードから第３のフィードバック端子に配線される第６の配線を含み、
前記第５の配線を介して前記電源電圧と前記第２の電源電圧の中間の第３の電源電圧が前記第３の階調電圧用電源端子に供給され、
前記第６の配線を介して前記第３の電源電圧に対応する第３のフィードバック電圧が前記第３のフィードバック端子に供給されることを特徴とする集積回路装置。
【請求項１５】
請求項１４において、
前記第５の配線の配線幅は、
前記第６の配線の配線幅よりも広いことを特徴とする集積回路装置。
【請求項１６】
請求項１４又は１５において、
前記第３の電源端子と前記第３のフィードバック端子は隣接して配置されることを特徴とする集積回路装置。
【請求項１７】
請求項１乃至６のいずれかに記載された電源回路装置を含むことを特徴とする電子機器。
【請求項１８】
請求項７乃至１６のいずれかに記載された集積回路装置を含むことを特徴とする電子機器。
【請求項１９】
電源回路装置と、
前記電源回路装置から電源が供給されて電気光学パネルを駆動する集積回路装置とを含み、
前記集積回路装置は、
前記電気光学パネルのデータ線を駆動するデータドライバと、
前記データドライバに対して複数の階調電圧を供給する階調電圧生成回路と、
前記階調電圧生成回路の電源電圧を前記電源回路装置から入力するための電源端子とを含み、
前記電源回路装置は、
電源出力端子と、
前記電源出力端子に対応するフィードバック端子と、
前記フィードバック端子を介して、前記集積回路装置の前記階調電圧生成回路からのフィードバック電圧を受けて、前記階調電圧生成回路に供給する前記電源電圧を前記電源出力端子に出力する電圧調整回路とを含み、
前記電圧調整回路は、
前記フィードバック電圧が一定になるように前記電源電圧を調整して前記電源出力端子に出力することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路装置、集積回路装置及び電子機器等に関する。
【背景技術】
【０００２】
近年ではハイビジョン映像等の高精細な映像技術が普及しており、それに伴って液晶プロジェクタ等の表示機器（電子機器）の多階調化が進んでいる。このような多階調の表示機器では、液晶パネル（電気光学パネル）などのデータ線を駆動するドライバに精度の高い階調電圧を供給することが要求されている。
【０００３】
具体的には、階調数が多いほど１階調当たりの電圧が小さくなるために、隣接する２つのドライバ間で階調電圧にわずかな差が生じるだけで、表示画面上に線として認識されてしまう。このように多階調の表示機器で複数のドライバを用いる場合には、ドライバ間の階調電圧のばらつきを低減するという課題があった。
【０００４】
この課題に対して例えば特許文献１には、ドライバ内にバッファを設けて外部から見た入力インピーダンスを上げることにより直流電流による影響を低減する手法が開示されている。また例えば特許文献２には、液晶パネルを駆動するタイミングを複数のドライバ間でずらすことにより、電圧変動を低減する手法が開示されている。また例えば特許文献３には、ダミー電源線により電圧降下をシミュレートし演算することによりガンマ補正電圧の精度を高める手法が開示されている。
【０００５】
しかしながらこれらの手法では、ドライバ内に特別の回路を設ける必要があったり、表示機器内に多くの配線を設ける必要があるという課題があった。
【特許文献１】特開２００２−９９２６４号公報
【特許文献２】特開２００３−１５６１３号公報
【特許文献３】特開２００４−２５８６４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の幾つかの態様によれば、階調電圧のばらつきを低減できる電源回路装置、集積回路装置及び電子機器を提供できる。
【課題を解決するための手段】
【０００７】
本発明の一態様は、電源出力端子と、前記電源出力端子に対応するフィードバック端子と、前記フィードバック端子を介して、外部の集積回路装置の階調電圧生成回路からのフィードバック電圧を受けて、前記階調電圧生成回路に供給する電源電圧を前記電源出力端子に出力する電圧調整回路とを含み、前記電圧調整回路は、前記フィードバック電圧が一定になるように前記電源電圧を調整して前記電源出力端子に出力することを特徴とする電源回路装置に関係する。
【０００８】
本発明の一態様によれば、電源回路装置と集積回路装置（ドライバ）を接続する接続線の寄生抵抗等の影響を最小限に抑えて、階調電圧生成回路へ電源電圧を供給することができる。これにより、接続線の寄生抵抗等に起因する階調電圧のばらつきを抑えることができる。
【０００９】
また本発明の一態様では、前記電圧調整回路に対して前記フィードバック電圧を設定するための入力電圧を生成して出力する電圧生成回路を含み、前記電圧調整回路は前記入力電圧と前記フィードバック電圧とが等しくなるように前記電源電圧を調整して出力してもよい。
【００１０】
このようにすれば、入力電圧の設定によりフィードバック電圧を所望の電圧に制御することができる。
【００１１】
また本発明の一態様では、前記電圧生成回路は、前記入力電圧を生成するためのＤ／Ａ変換器と、前記入力電圧に対応するデジタルデータを記憶するレジスタとを含んでもよい。
【００１２】
このようにすれば、レジスタに記憶されるデジタルデータを書き換えるだけで所望の入力電圧を設定することができる。
【００１３】
また本発明の一態様では、前記電圧生成回路は、前記電圧調整回路が含む電圧調整用のオペアンプのオフセット電圧をキャンセルするための調整データを記憶する調整データ記憶部を含み、前記Ｄ／Ａ変換器は、前記調整データと前記デジタルデータとにより得られるデジタルデータをＤ／Ａ変換して前記入力電圧を生成してもよい。
【００１４】
このようにすれば、オペアンプのオフセット電圧のばらつきの影響を低減することができる。
【００１５】
また本発明の一態様では、前記フィードバック端子と前記電圧調整回路を接続する第１の接続線と第１の電源との間に、前記フィードバック電圧を安定化するための安定化キャパシタが設けられてもよい。
【００１６】
このようにすれば、接続線が拾うノイズによるフィードバック電圧の変動を低減することができる。
【００１７】
また本発明の一態様では、前記第１の接続線と前記安定化キャパシタの一端との間に設けられる第１のスイッチ素子と、前記電源出力端子と前記電圧調整回路を接続する第２の接続線と前記安定化キャパシタの一端との間に設けられる第２のスイッチ素子とを含み、電源投入後には前記第１のスイッチ素子がオフ状態で、前記第２のスイッチ素子がオン状態であり、その後に前記第１のスイッチ素子がオン状態となり、前記第２のスイッチ素子がオフ状態となってもよい。
【００１８】
このようにすれば、安定化キャパシタの充電時間を短縮し、電源投入後電子機器が立ち上がるまでの時間を短縮することができる。
【００１９】
本発明の他の態様は、電気光学パネルを駆動する集積回路装置であって、前記電気光学パネルのデータ線を駆動するデータドライバと、前記データドライバに対して複数の階調電圧を供給する階調電圧生成回路と、前記階調電圧生成回路の電源電圧を外部の電源回路装置から入力するための電源端子と、前記電源電圧に対応するフィードバック電圧を前記電源回路装置に出力するためのフィードバック端子とを含むことを特徴とする集積回路装置に関係する。
【００２０】
本発明の他の態様によれば、電源回路装置と集積回路装置を接続する接続線の寄生抵抗の影響を最小限に抑えて、階調電圧生成回路へ電源電圧を供給することができる。
【００２１】
また本発明の他の態様では、前記階調電圧生成回路の階調電圧用電源端子から前記電源端子に配線される第１の配線と、前記階調電圧用電源端子又は前記階調電圧用電源端子に対応する電圧分割ノードから前記フィードバック端子に配線される第２の配線を含み、前記第１の配線を介して前記電源電圧が前記階調電圧用電源端子に供給され、前記第２の配線を介して前記電源電圧に対応するフィードバック電圧が前記フィードバック端子に供給されてもよい。
【００２２】
このようにすれば、フィードバック電圧を電源回路装置にフィードバックすることができ、接続線の寄生抵抗による電源電圧のばらつきを抑えることができる。
【００２３】
また本発明の他の態様では、前記第１の配線の配線幅は、前記第２の配線の配線幅よりも広くてもよい。
【００２４】
このようにすれば、配線の寄生抵抗による電圧降下を低減することができる。
【００２５】
また本発明の他の態様では、前記第１の電源端子と前記第１のフィードバック端子は隣接して配置されてもよい。
【００２６】
このようにすれば、配線の長さを短くして寄生抵抗を小さくすることができる。
【００２７】
また本発明の他の態様では、前記階調電圧生成回路の第２の階調電圧用電源端子から第２の電源端子に配線される第３の配線と、前記第２の階調電圧用電源端子又は前記第２の階調電圧用電源端子に対応する電圧分割ノードから第２のフィードバック端子に配線される第４の配線を含み、前記第３の配線を介して第２の電源電圧が前記第２の階調電圧用電源端子に供給され、前記第４の配線を介して前記第２の電源電圧に対応する第２のフィードバック電圧が前記第２のフィードバック端子に供給されてもよい。
【００２８】
このようにすれば、接続線の寄生抵抗による第２の電源電圧のばらつきを抑えることができ、より正確なガンマ補正を実現することができる。
【００２９】
また本発明の他の態様では、前記第３の配線の配線幅は、前記第４の配線の配線幅よりも広くてもよい。
【００３０】
このようにすれば、配線の寄生抵抗による電圧降下を低減することができる。
【００３１】
また本発明の他の態様では、前記第２の電源端子と前記第２のフィードバック端子は隣接して配置されてもよい。
【００３２】
このようにすれば、配線の長さを短くして寄生抵抗を小さくすることができる。
【００３３】
また本発明の他の態様では、前記階調電圧生成回路の第３の階調電圧用電源端子から第３の電源端子に配線される第５の配線と、前記第３の階調電圧用電源端子又は前記第３の階調電圧用電源端子に対応する電圧分割ノードから第３のフィードバック端子に配線される第６の配線を含み、前記第５の配線を介して前記第１の電源電圧と前記第２の電源電圧の中間の第３の電源電圧が前記第３の階調電圧用電源端子に供給され、前記第６の配線を介して前記第３の電源電圧に対応する第３のフィードバック電圧が前記第３のフィードバック端子に供給されてもよい。
【００３４】
このようにすれば、接続線の寄生抵抗による第３の電源電圧のばらつきを抑えることができ、より正確なガンマ補正を実現することができる。
【００３５】
また本発明の他の態様では、前記第５の配線の配線幅は、前記第６の配線の配線幅よりも広くてもよい。
【００３６】
このようにすれば、配線の寄生抵抗による電圧降下を低減することができる。
【００３７】
また本発明の他の態様では、前記第３の電源端子と前記第３のフィードバック端子は隣接して配置されてもよい。
【００３８】
このようにすれば、配線の長さを短くして寄生抵抗を小さくすることができる。
【００３９】
本発明の他の態様は、上記記載の電源回路装置を含む電子機器に関係する。
【００４０】
本発明の他の態様は、上記記載の集積回路装置を含む電子機器に関係する。
【００４１】
本発明の他の態様は、電源回路装置と、前記電源回路装置から電源が供給されて電気光学パネルを駆動する集積回路装置とを含み、前記集積回路装置は、前記電気光学パネルのデータ線を駆動するデータドライバと、前記データドライバに対して複数の階調電圧を供給する階調電圧生成回路と、前記階調電圧生成回路の電源電圧を前記電源回路装置から入力するための電源端子とを含み、前記電源回路装置は、電源出力端子と、前記電源出力端子に対応するフィードバック端子と、前記フィードバック端子を介して、前記集積回路装置の前記階調電圧生成回路からのフィードバック電圧を受けて、前記階調電圧生成回路に供給する前記電源電圧を前記電源出力端子に出力する電圧調整回路とを含み、前記電圧調整回路は、前記フィードバック電圧が一定になるように前記電源電圧を調整して前記電源出力端子に出力することを特徴とする電子機器に関係する。
【００４２】
また本発明の他の態様では、フィードバック電圧を集積回路装置に設けたフィードバック端子から得てもよいし、電源回路装置と集積回路装置とを接続する接続線の途中に設けた分岐ノードから得てもよい。
【００４３】
このようにすれば、集積回路装置にフィードバック用の配線及び端子を設けることなく、接続線の寄生抵抗による階調電圧のばらつきを抑えることができる。
【発明を実施するための最良の形態】
【００４４】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００４５】
１．電源回路装置の基本的な構成例
図１に本実施形態の電源回路装置の基本的な構成例を示す。本構成例における電源回路装置１０は、電源出力端子ＰＴ、フィードバック端子ＦＴ、電圧生成回路２０及び電圧調整回路３０を含む。なお、本実施形態の電源回路装置は図１の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００４６】
電圧調整回路３０は、フィードバック端子ＦＴを介して、外部の集積回路装置４０（例えばドライバ）の階調電圧生成回路５０からのフィードバック電圧ＶＦを受けて、階調電圧生成回路５０に供給する電源電圧ＶＰを電源出力端子ＰＴに出力する。ここで電圧調整回路３０は、フィードバック電圧ＶＦが一定になるように電源電圧ＶＰを調整して電源出力端子ＰＴに出力する。例えば図１の構成例では、電圧調整回路３０はオペアンプＯＰＡを含み、入力電圧ＶＩＮがＯＰＡの非反転入力端子（広義には第１の入力端子）に入力され、フィードバック電圧ＶＦがＯＰＡの反転入力端子（広義には第２の入力端子）に入力される。電圧調整回路３０は入力電圧ＶＩＮとフィードバック電圧ＶＦとが等しくなるように電源電圧ＶＰを調整して出力する。
【００４７】
電圧生成回路２０は、電圧調整回路３０に対してフィードバック電圧ＶＦを設定するための入力電圧ＶＩＮを生成して出力する。
【００４８】
電気光学パネル（例えば液晶パネル等）の多階調化に伴って、１階調に相当する電圧が小さくなり（例えば１ｍＶ程度）、高精度の階調電圧を生成することが必要になっている。また、電気光学パネルの高精細化に伴って、１つの電気光学パネルのデータ線を駆動するために複数のドライバが用いられるようになっている。
【００４９】
実際の電子機器（例えばプロジェクタ等）では、電源回路装置からドライバまでの接続線の長さを全て等しくすることは困難である。各接続線の長さが異なれば各接続線の寄生抵抗が異なるから、その寄生抵抗による電圧降下も異なる。結果として各ドライバの階調電圧生成回路に供給される電源電圧が異なってくる。隣接する２つのドライバ間で上記の電源電圧に１階調相当以上の差があると、目視によって電気光学パネル上で線として認識されるおそれがある。
【００５０】
図２を用いて上記接続線の寄生抵抗の影響を説明する。図２において、２つの階調電圧生成回路５０ａ、５０ｂに対して、それぞれ接続線ＬＡ、ＬＢを介して電源電圧を供給する。階調電圧生成回路５０ａはラダー抵抗回路を含み、そのラダー抵抗回路の複数のノードから所望の階調電圧ＶＡ１、ＶＡ２、ＶＡ３等を出力する。もう１つの階調電圧生成回路５０ｂについても、同様にして階調電圧ＶＢ１、ＶＢ２、ＶＢ３等を出力する。接続線ＬＡの抵抗値をＲＡとし、電源回路装置の出力電圧をＶＡとし、接続線ＬＡを流れる電流値をＩＡとした場合に、階調電圧生成回路５０ａに実際に供給される電圧はＶＡ−ＩＡ×ＲＡとなる。また同様に、接続線ＬＢの抵抗値をＲＢとし、電源回路装置の出力電圧をＶＢとし、接続線ＬＢを流れる電流値をＩＢとした場合に、階調電圧生成回路５０ｂに実際に供給される電圧はＶＢ−ＩＢ×ＲＢとなる。
【００５１】
接続線ＬＡとＬＢの長さが異なるときは、抵抗値ＲＡとＲＢも異なるから、出力電圧ＶＡとＶＢを等しくしたとしても２つの階調電圧生成回路に供給される電圧は異なってしまう。例えばＩＡ及びＩＢが２ｍＡとすると、ＲＡとＲＢの差が１Ω程度であっても２つの階調電圧生成回路に供給される電圧には２ｍＶ程度の差が生じることになる。上述したように、電気光学パネルの多階調化に伴って１階調に相当する電圧が小さくなっているから、２ｍＶ程度の差であっても目視によって電気光学パネル上で線として認識されるおそれがある。
【００５２】
図１の構成例では、電圧調整回路３０のオペアンプＯＰＡは接続線ＬＰを介して階調電圧生成回路５０に電源電圧を供給する。この電源電圧は階調電圧生成回路５０に含まれるラダー抵抗回路の一端の階調電圧用電源端子Ｎ１に印加される。また、Ｎ１から接続線ＬＦを介して、Ｎ１での電圧がオペアンプＯＰＡの反転入力端子（広義には第２の入力端子）にフィードバックされる。
【００５３】
上述したように、接続線ＬＰの寄生抵抗ＲＰによる電圧降下が生じて、Ｎ１に印加される電圧はＯＰＡの出力電圧ＶＰより低くなる。一方、Ｎ１からのフィードバック電圧ＶＦは、接続線ＬＦの寄生抵抗ＲＦによる電圧降下がなく、Ｎ１での電圧に等しい。これはオペアンプＯＰＡの入力インピーダンスが十分に高い（例えば１ＭΩ）ために接続線ＬＦを流れる電流が無視できるからである。
【００５４】
オペアンプＯＰＡは、電圧生成回路２０から出力される入力電圧ＶＩＮとＮ１からのフィードバック電圧ＶＦが等しくなるように電源電圧ＶＰを調整する。この結果、Ｎ１での電圧は、接続線ＬＰの寄生抵抗ＲＰによる電圧降下の影響を受けることなく、入力電圧ＶＩＮに等しい電圧に調整される。このようにして図１の構成例における電源回路装置によれば、接続線の寄生抵抗による電圧降下の影響を最小限に抑えることができ、階調電圧生成回路に供給する電圧のばらつきを低減することができる。
【００５５】
以上説明したように、図１に示した本実施形態の電源回路装置の基本的な構成例によれば、電源回路装置と集積回路装置（ドライバ）を接続する接続線の寄生抵抗の影響を最小限に抑えて、階調電圧生成回路へ電源電圧を供給することができる。これにより接続線の長さの違いによる電源電圧のばらつきを抑えることができる。このようにして、実装形態の違いによる製品間の電源電圧のばらつきや、複数の集積回路装置（ドライバ）を用いる場合のドライバ間での電源電圧のばらつきを低減することができる。また、本構成例によれば、集積回路装置（ドライバ）内に特別の回路を設けたり、表示機器内に多くの配線を設ける必要がなくなるという利点がある。
【００５６】
２．電源回路装置の詳細な構成例
図３に本実施形態における電源回路装置の詳細な構成例を示す。本構成例では、電圧生成回路２０は、入力電圧ＶＩＮを生成するためのＤ／Ａ変換器２１と、入力電圧ＶＩＮに対応するデジタルデータＲＤを記憶するレジスタ２３とを含む。
【００５７】
本構成例によれば、レジスタ２３に記憶されるデジタルデータＲＤを書き換えるだけで所望の入力電圧ＶＩＮを設定することができる。
【００５８】
さらに電圧生成回路２０は調整データ記憶部２４と加算器２２とを含む。調整データ記憶部２４は、電圧調整回路３０が含む電圧調整用のオペアンプＯＰＡのオフセット電圧をキャンセルするための調整データＣＤを記憶する。加算器２２はレジスタ２３に記憶されたデジタルデータＲＤと調整データＣＤとを加算し、加算して得られたデジタルデータＡＤをＤ／Ａ変換器２１に出力する。Ｄ／Ａ変換器２１は、調整データＣＤとデジタルデータＲＤとにより得られるデジタルデータＡＤをＤ／Ａ変換して入力電圧ＶＩＮを生成する。
【００５９】
一般的にオペアンプにはオフセット電圧があり、この電圧は例えば１０ｍＶ程度である。このために入力電圧ＶＩＮとフィードバック電圧ＶＦが正確に等しくならずに、オフセット電圧分の差が生じる。オフセット電圧は個々のオペアンプでばらつきがあるから、結果的にドライバ間で階調電圧のばらつきが生じることになる。上述したように、電気光学パネルの多階調化に伴って１階調に相当する電圧が小さくなると、オフセット電圧のばらつきの影響を無視できなくなる。
【００６０】
図３の構成例の電源回路装置１０では、オペアンプＯＰＡのオフセット電圧をキャンセルするための調整データＣＤを調整データ記憶部２４に記憶する。所望の入力電圧ＶＩＮに対応するデジタルデータＲＤに調整データＣＤを加算することによって、オフセット電圧分を補正したデジタルデータＡＤを生成し、Ｄ／Ａ変換器２１により補正された入力電圧ＶＩＮを出力する。このようにして、個々のオペアンプＯＰＡに対応して調整データＣＤを記憶することができるから、上記のオフセット電圧のばらつきの影響を低減することができる。
【００６１】
さらに図３の構成例の電源回路装置１０では、フィードバック電圧ＶＦを安定化するための安定化キャパシタＣＳを含む。安定化キャパシタＣＳはフィードバック端子ＦＴと電圧調整回路３０を接続する第１の接続線Ｌ１と第１の電源ＶＳＳとの間に設けられる。
【００６２】
第１の接続線Ｌ１を介してフィードバック端子ＦＴとオペアンプＯＰＡの反転入力端子（広義には第２の入力端子）とが接続され、第２の接続線Ｌ２を介して電源出力端子ＰＴとオペアンプＯＰＡの出力端子が接続される。
【００６３】
図１を用いて説明したように、本構成例の電源回路装置が接続線の寄生抵抗による電圧降下の影響を受けることなく電圧を供給するためには、オペアンプＯＰＡの入力インピーダンスが十分に高いことが必要である。しかしその反面、入力インピーダンスが高くなると、接続線ＬＦが拾うノイズによってフィードバック電圧ＶＦが変動し、そのためにオペアンプＯＰＡの動作が不安定になるおそれがある。図３の構成例では、第１の接続線Ｌ１と第１の電源ＶＳＳとの間に安定化キャパシタＣＳ（例えば容量値は１〜１０μＦ）を設けることにより、上記ノイズによるフィードバック電圧ＶＦの変動を低減することができる。
【００６４】
図４に本実施形態における電源回路装置の変形例を示す。本変形例では、図３の構成例における電圧生成回路２０、電圧調整回路３０及び安定化キャパシタＣＳに加えて、第１のスイッチ素子ＳＷ１及び第２のスイッチ素子ＳＷ２を含む。第１のスイッチ素子ＳＷ１はフィードバック端子ＦＴと電圧調整回路３０を接続する第１の接続線Ｌ１と安定化キャパシタＣＳの一端との間に設けられ、第２のスイッチ素子ＳＷ２は電源出力端子ＰＴと電圧調整回路３０を接続する第２の接続線Ｌ２と安定化キャパシタＣＳの一端との間に設けられる。電源投入後には第１のスイッチ素子ＳＷ１がオフ状態で、第２のスイッチ素子ＳＷ２がオン状態であり、その後に第１のスイッチ素子ＳＷ１がオン状態となり、第２のスイッチ素子ＳＷ２がオフ状態となる。
【００６５】
図３の構成例では、電源投入後にフィードバック電圧ＶＦが入力電圧ＶＩＮまで上昇するまでの時間が長くなるという欠点がある。これは安定化キャパシタＣＳを充電するための電流が、オペアンプＯＰＡから２本の接続線ＬＰ及びＬＦ（図１）を経てＣＳに到達するために、２本の接続線の寄生抵抗ＲＰ及びＲＦによって充電時間が長くなるためである。
【００６６】
図４の変形例によれば、電源投入後にはＳＷ１がオフ状態、ＳＷ２がオン状態となるから、オペアンプＯＰＡからＳＷ２を介してＣＳを充電することができる。このときは接続線ＬＰ及びＬＦを通らずに充電電流が流れるから、図３の構成例の場合よりもＣＳの充電時間が短縮できる。ＣＳの充電が完了した後にはＳＷ１がオン状態、ＳＷ２がオフ状態となるから、ＣＳは第１の接続線Ｌ１に接続される。ＳＷ１及びＳＷ２は、例えばＲＣ回路の時定数により設定された所定期間の経過後に切り換えてもよいし、例えばクロック信号をカウントして所定期間の経過後に切り換えるようにしてもよい。
【００６７】
以上説明したように、図３に示した本実施形態における電源回路装置の詳細な構成例によれば、接続線の寄生抵抗による階調電圧のばらつきを抑えると共に、オペアンプのオフセット電圧のばらつきの影響も低減することができる。さらにノイズによるフィードバック電圧の変動を低減し、階調電圧生成回路に供給される電源電圧を安定化することができる。さらに図４の変形例によれば、安定化キャパシタの充電時間を短縮し、電源投入後電子機器が立ち上がるまでの時間を短縮することができる。
【００６８】
３．オペアンプの詳細な構成例
図５に本実施形態の電圧調整回路３０に含まれるオペアンプＯＰＡの詳細な構成例を示す。本構成例におけるオペアンプＯＰＡは、第１及び第２の差動増幅部と出力部とを含む。第１の差動増幅部はＰ型トランジスタＴＰ１、ＴＰ２及びＮ型トランジスタＴＮ１〜ＴＮ３で構成されるカレントミラー型差動増幅器である。また、第２の差動増幅部はＰ型トランジスタＴＰ３〜ＴＰ５及びＮ型トランジスタＴＮ４、ＴＮ５で構成されるカレントミラー型差動増幅器である。出力部はＰ型トランジスタＴＰ６及びＮ型トランジスタＴＮ６で構成される。なお、本実施形態のオペアンプＯＰＡは図５の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００６９】
電圧生成回路２０から出力された入力電圧ＶＩＮは非反転入力端子ＩＮ＋（広義には第１の入力端子）に入力され、フィードバック電圧ＶＦは反転入力端子ＩＮ−（広義には第２の入力端子）に入力される。入力電圧ＶＩＮとフィードバック電圧ＶＦとが等しくなるように電源電圧ＶＰを調整して出力端子ＯＵＴから出力する。
【００７０】
４．調整データ記憶部の詳細な構成例
図６に本実施形態の調整データ記憶部２４の詳細な構成例を示す。本構成例では、調整データ記憶部２４はヒューズ素子ＦＳ１〜ＦＳ４と、インバータＩＮＶ１〜ＩＮＶ４と、ＮＡＮＤ回路ＮＤ１〜ＮＤ４と、抵抗素子ＲＦＳとを含む。ヒューズ素子ＦＳ１〜ＦＳ４は例えばアルミ配線で形成され、必要に応じてレーザー照射により切断することができる。
【００７１】
インバータＩＮＶ１及びＮＡＮＤ回路ＮＤ１は１組のラッチ回路を構成し、ヒューズ素子ＦＳ１が切断状態か、非切断状態かによって、“０”又は“１”のデータ（１ｂｉｔのデータ）を保持する。具体的には以下のようになる。まず、ＳＥＴ信号をＬレベル（低電位電源レベル、広義には第１の電源レベル）に設定すると、ＮＡＮＤ回路ＮＤ１はＨレベル（高電位電源レベル、広義には第２の電源レベル）を出力しようとする。しかし、ヒューズ素子ＦＳ１が非切断状態のときは、ノードＮＦ１が抵抗素子ＲＦＳを介して第１の電源ＶＳＳに接続されているから、ノードＮＦ１の電位はＬレベルに設定される。ここで抵抗素子ＲＦＳの抵抗値は例えば１００Ω程度の低い値に設定されていればよい。一方、ヒューズ素子ＦＳ１が切断状態のときは、ＶＳＳに接続されていないからノードＮＦ１の電位はＨレベルに設定される。
【００７２】
次に、ＳＥＴ信号をＨレベルに設定すると、インバータＩＮＶ１及びＮＡＮＤ回路ＮＤ１がラッチ回路として動作するから、ノードＮＦ１のレベルがそのまま保持される。このようにして、ヒューズ素子ＦＳ１が切断状態のときはＬレベルが、非切断状態のときはＨレベルが出力ノードＮＣ１から出力される。以上ヒューズ素子ＦＳ１について説明したが、他のヒューズ素子ＦＳ２〜ＦＳ４についても同様である。
【００７３】
以上説明したように、本構成例の調整データ記憶部２４は４ｂｉｔの調整データＣＤを記憶する。予めレジスタ２３に記憶された所望の入力電圧ＶＩＮに対応する８ｂｉｔのデジタルデータＲＤと下位４ｂｉｔ分の調整データＣＤを加算器２２によって加算することにより、オペアンプＯＰＡのオフセット電圧分を補正したデジタルデータＡＤを生成し、Ｄ／Ａ変換器２１により補正された入力電圧ＶＩＮを出力することができる。
【００７４】
具体的には、例えば以下のようにして調整データＣＤを記憶させる。動作試験時にオペアンプＯＰＡの出力端子ＯＵＴと反転入力端子ＩＮ−をショート接続させ、いわゆるボルテージフォロワとして動作させる。この状態でレジスタ２３のデジタルデータＲＤを変更しながらオペアンプＯＰＡの出力電圧を測定して、出力電圧が所望の入力電圧ＶＩＮに等しくなるデジタルデータＲＤを決定する。この決定されたＲＤから本来のＲＤ（オフセット電圧が０Ｖの場合に所望のＶＩＮに対応するＲＤ）を減算した値が調整データＣＤの値になる。この調整データＣＤによりヒューズ素子ＦＳ１〜ＦＳ４のうち必要なものをレーザー照射で切断する。
【００７５】
このようにして、図６に示した本実施形態の調整データ記憶部の詳細な構成例によれば、オペアンプＯＰＡのオフセット電圧のばらつきの影響を低減して、階調電圧のばらつきを抑えることができる。
【００７６】
なお、本実施形態の調整データ記憶部の構成は図６に示したものに限定されず、例えばアンチヒューズを用いてもよいし、不揮発性メモリであってもよい。また、ＣＰＵ等からのコマンド（命令）によってセットされるレジスタ（広義には記憶回路）であってもよい。
【００７７】
５．集積回路装置の構成例
図７に本実施形態の集積回路装置の構成例を示す。本構成例の集積回路装置４０は、電気光学パネルを駆動する集積回路装置であって、階調電圧生成回路５０、データドライバ６０、電源端子ＨＴ、ＣＴ、ＬＴ及びフィードバック端子ＨＦＴ、ＣＦＴ、ＬＦＴを含む。なお、本実施形態の集積回路装置４０は図７の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００７８】
階調電圧生成回路５０はデータドライバ６０に対して複数の階調電圧Ｖ１〜Ｖｎを供給する。データドライバ６０は電気光学パネルのデータ線Ｓ１〜Ｓｍを駆動する。電源端子ＨＴ、ＣＴ、ＬＴは階調電圧生成回路５０の電源電圧ＶＨ、ＶＣ、ＶＬを外部の電源回路装置１０から入力するためのものである。フィードバック端子ＨＦＴ、ＣＦＴ、ＬＦＴは電源電圧ＶＨ、ＶＣ、ＶＬに対応するフィードバック電圧ＶＨＦ、ＶＣＦ、ＶＬＦを電源回路装置１０に出力するためのものである。
【００７９】
具体的には、階調電圧生成回路５０は、第１、第２の階調電圧用電源端子Ｎ１、Ｎｎと、Ｎ１とＮｎとの間に直列に順次接続されたｎ−１個の抵抗素子Ｒ１〜Ｒｎ−１と、ｉ（ｉは１＜ｉ＜ｎとなる整数）番目の抵抗素子Ｒｉとｉ＋１番目の抵抗素子Ｒｉ＋１との間に設けられる第３の階調電圧用電源端子Ｎｉとを含む。さらに階調電圧生成回路５０は、Ｒ１とＲ２の間の電圧分割ノードＮ２、Ｒ２とＲ３の間の電圧分割ノードＮ３及びその他の電圧分割ノードＮ４〜Ｎｉ−１、Ｎｉ＋１〜Ｎｎ−１を含む。
【００８０】
第１の電源電圧ＶＨが第１の階調電圧用電源端子Ｎ１に供給され、第２の電源電圧ＶＬが第２の階調電圧用電源端子Ｎｎに供給され、第３の電源電圧ＶＣが第３の階調電圧用電源端子Ｎｉに供給される。第１、第２の電源電圧ＶＨ、ＶＬは例えばＶＨ＝１３Ｖ、ＶＬ＝３Ｖであり、第３の電源電圧ＶＣはＶＨとＶＬの中間の電圧、例えばＶＣ＝８Ｖである。階調電圧用電源端子及び電圧分割ノードＮ１〜Ｎｎから所望の階調電圧Ｖ１〜Ｖｎがデータドライバ６０に供給される。
【００８１】
より具体的には、集積回路装置４０は、階調電圧生成回路５０の第１の階調電圧用電源端子（階調電圧用電源端子）Ｎ１から第１の電源端子（電源端子）ＨＴに配線される第１の配線ＬＨ１と、第１の階調電圧用電源端子Ｎ１から第１のフィードバック端子（フィードバック端子）ＨＦＴに配線される第２の配線ＬＨ２とを含む。第１の配線ＬＨ１を介して第１の電源電圧（電源電圧）ＶＨが第１の階調電圧用電源端子Ｎ１に供給され、第２の配線ＬＨ２を介して第１の電源電圧ＶＨに対応する第１のフィードバック電圧（フィードバック電圧）ＶＨＦが第１のフィードバック端子ＨＦＴに供給される。ここで第１の配線ＬＨ１の配線幅は、第２の配線ＬＨ２の配線幅よりも広く形成される。第１の電源端子ＨＴと第１のフィードバック端子ＨＦＴは隣接して配置される。
【００８２】
さらに集積回路装置４０は、階調電圧生成回路５０の第２の階調電圧用電源端子Ｎｎから第２の電源端子ＬＴに配線される第３の配線ＬＬ１と、第２の階調電圧用電源端子Ｎｎから第２のフィードバック端子ＬＦＴに配線される第４の配線ＬＬ２とを含む。第３の配線ＬＬ１を介して第１の電源電圧ＶＨよりも低電位又は高電位の第２の電源電圧ＶＬが第２の階調電圧用電源端子Ｎｎに供給され、第４の配線ＬＬ２を介して第２の電源電圧ＶＬに対応する第２のフィードバック電圧ＶＬＦが第２のフィードバック端子ＬＦＴに供給される。ここで第３の配線ＬＬ１の配線幅は、第４の配線ＬＬ２の配線幅よりも広く形成される。第２の電源端子ＬＴと第２のフィードバック端子ＬＦＴは隣接して配置される。
【００８３】
さらに集積回路装置４０は、階調電圧生成回路５０の第３の階調電圧用電源端子Ｎｉから第３の電源端子ＣＴに配線される第５の配線ＬＣ１と、第３の階調電圧用電源端子Ｎｉから第３のフィードバック端子ＬＣＴに配線される第６の配線ＬＣ２とを含む。第５の配線ＬＣ１を介して第１の電源電圧ＶＨと第２の電源電圧ＶＬの中間の第３の電源電圧ＶＣが第３の電源端子ＣＴに供給され、第６の配線ＬＣ２を介して第３の電源電圧ＶＣに対応する第３のフィードバック電圧ＶＣＦが第３のフィードバック端子ＣＦＴに供給される。ここで第５の配線ＬＣ１の配線幅は、第６の配線ＬＣ２の配線幅よりも広く形成される。電源端子ＣＴとフィードバック端子ＣＦＴは隣接して配置される。
【００８４】
第１の電源電圧ＶＨは外部の電源回路装置１０から以下のように供給される。第１の電源電圧ＶＨは、電源回路装置１０の電源出力端子ＰＴから出力され、接続線ＬＰを介して第１の電源端子ＨＴに入力され、さらに第１の配線ＬＨ１を介して第１の階調電圧用電源端子Ｎ１に供給される。一方、第１のフィードバック電圧ＶＨＦは第１の階調電圧用電源端子Ｎ１から第２の配線ＬＨ２を介して第１のフィードバック端子ＨＦＴから出力され、接続線ＬＦを介して電源回路装置１０のフィードバック端子ＦＴに入力される。
【００８５】
第１の配線ＬＨ１は電源回路装置１０から階調電圧生成回路５０へ供給される電流が流れる配線であるから、その寄生抵抗はなるべく小さいことが望ましい。一方、第２の配線ＬＨ２は第１のフィードバック電圧ＶＨＦを電源回路装置１０のオペアンプへ供給するための配線であり、オペアンプの入力インピーダンスが高いために流れる電流は十分に小さく、寄生抵抗の影響は無視できる。したがって、第１の配線ＬＨ１の配線幅は第２の配線ＬＨ２の配線幅よりも広く形成することが望ましい。さらに第１の電源端子ＨＴと第１のフィードバック端子ＨＦＴを隣接して配置することにより、配線の長さを短くすることができ、寄生抵抗の影響をさらに低減することができる。
【００８６】
図１で説明したように、電源回路装置１０の電圧調整回路３０は入力電圧ＶＩＮと第１のフィードバック電圧ＶＨＦとが等しくなるように第１の電源電圧ＶＨを調整して出力する。この結果、第１の階調電圧用電源端子Ｎ１での電圧は、接続線ＬＰの寄生抵抗による電圧降下の影響を受けることなく、入力電圧ＶＩＮに等しい電圧に調整される。これにより接続線の寄生抵抗による電圧降下の影響を最小限に抑えることができ、第１の電源電圧ＶＨのばらつきを低減することができる。
【００８７】
以上は第１の電源電圧ＶＨについて説明したものであるが、第２及び第３の電源電圧ＶＬ、ＶＣについても同様である。各接続線の寄生抵抗による電圧降下の影響を最小限に抑えることができ、第２、第３の電源電圧ＶＬ、ＶＣのばらつきを低減することができる。
【００８８】
液晶素子に印加される電圧と液晶の透過率とは比例せず、液晶固有の非線形特性をもっている。そのため適正な階調表現を実現するために階調電圧生成回路でガンマ補正をしている。すなわち上記非線形特性を補正するように各階調に対応する電圧を発生させている。各階調電圧は階調電圧生成回路に供給される２つの電源電圧ＶＨとＶＬの差（ＶＨ−ＶＬ）をラダー抵抗回路で抵抗分割して得ている。したがってＶＨ及びＶＬのばらつきを低減することによって、より正確なガンマ補正を実現することができる。
【００８９】
さらにコモン電圧（ＶＣＯＭ）を固定して反転駆動する液晶駆動方式では、第３の電源電圧ＶＣ（＝（ＶＨ−ＶＬ）／２）を中心として正極側又は負極側に液晶素子が駆動される。すなわち液晶素子が正極側に駆動されるときはＶＨ及びＶＣから階調電圧が生成され、液晶素子が負極側に駆動されるときはＶＣ及びＶＬから階調電圧が生成される。したがって、この駆動方式ではＶＨ及びＶＬだけでなくＶＣのばらつきも低減することによって、より正確なガンマ補正を実現することができる。
【００９０】
以上説明したように図７に示す集積回路装置４０の構成例によれば、階調電圧生成回路５０に供給される第１、第２、第３の電源電圧ＶＨ、ＶＬ、ＶＣについて、電源回路装置１０と集積回路装置４０とを接続する接続線の寄生抵抗による電圧のばらつきを抑えることができる。さらにより正確なガンマ補正を実現することができる。また、集積回路装置４０内に特別の回路や多くの配線を設ける必要がなくなるという利点がある。
【００９１】
図８に本実施形態の階調電圧生成回路の変形例を示す。本変形例の階調電圧生成回路は、例えば第１の階調電圧用電源端子（階調電圧用電源端子）Ｎ１から第１の電源端子（電源端子）ＨＴに配線される第１の配線ＬＨ１及び電圧分割ノードＮ２（広義にはＮ１に対応する電圧分割ノード）から第１のフィードバック端子（フィードバック端子）ＨＦＴに配線される第２の配線ＬＨ２を含む。第１の配線ＬＨ１を介して第１の電源電圧ＶＨが第１の階調電圧用電源端子Ｎ１に供給され、第２の配線ＬＨ２を介して第１の電源電圧ＶＨに対応する第１のフィードバック電圧ＶＨＦが第１のフィードバック端子ＨＦＴに供給される。
【００９２】
図８の変形例では、第１のフィードバック電圧ＶＨＦとしてＮ１での電圧ではなく、電圧分割ノードＮ２での電圧をフィードバックする。この場合には電圧調整回路３０の入力電圧ＶＩＮを電圧分割ノードＮ２での所望の電圧に設定すればよい。こうすれば接続線の寄生抵抗による電圧分割ノードＮ２での電圧のばらつきを抑えることができる。なお、本変形例では電圧分割ノードとしてＮ２を用いたが、Ｎ１の近くにある他の電圧分割ノード（例えばＮ３、Ｎ４等）でもよい。
【００９３】
以上は第１の電源電圧ＶＨについて説明したものであるが、第２、第３の電源電圧ＶＬ、ＶＣについても同様に、対応する電圧分割ノードから第２、第３のフィードバック電圧ＶＬＦ、ＶＣＦを得ることができる。
【００９４】
６．電子機器の構成例
図９に本実施形態の電源回路装置及び集積回路装置を含む電子機器の構成例を示す。本構成例の電子機器（例えばプロジェクタ等）は電源回路装置（電源回路装置用集積回路装置）１０、集積回路装置４０、ゲートドライバ１１０、電気光学パネル１２０、コントローラ１３０を含む。なお、ゲートドライバ１１０は集積回路装置４０に含めることもできる。
【００９５】
本構成例では、２つの集積回路装置４０（例えばドライバ）によって電気光学パネル１２０のデータ線を駆動する。電源回路装置１０から第１、第２、第３の電源電圧ＶＨ、ＶＬ、ＶＣが２つの集積回路装置４０に供給される。ここで電気光学パネル１２０は、液晶パネルであってもよいし、例えば有機ＥＬ（Electro Luminescence）や無機ＥＬなどの発光素子を用いたパネルであってもよい。
【００９６】
上述したように、電源回路装置１０は接続線の寄生抵抗に起因する電圧のばらつき及びオペアンプのオフセット電圧による電圧のばらつきを低減することができる。なお、本構成例では２つの集積回路装置を用いているが、必要に応じて３つ以上の集積回路装置を用いてもよい。
【００９７】
以上説明したように、本構成例の電子機器によれば、電気光学パネルを駆動するデータ線の階調電圧のばらつきを低減することができるから、電子機器の高精細化及び多階調化を実現することができる。
【００９８】
図１０に本実施形態の電子機器の変形例を示す。本変形例の電子機器は、電源回路装置１０と、電源回路装置１０から電源が供給されて電気光学パネル１２０を駆動する集積回路装置４０と、ゲートドライバ１１０及びコントローラ１３０を含む。なお、ゲートドライバ１１０は集積回路装置４０に含めることもできる。図１０では１つの集積回路装置（ドライバ）４０を用いているが、複数の集積回路装置を用いてもよい。
【００９９】
集積回路装置４０は、電気光学パネル１２０のデータ線を駆動するデータドライバ６０と、データドライバ６０に対して複数の階調電圧を供給する階調電圧生成回路５０と、階調電圧生成回路５０の第１の電源電圧（電源電圧）ＶＨを電源回路装置１０から入力するための第１の電源端子（電源端子）ＨＴとを含む。
【０１００】
電源回路装置１０は、電源出力端子ＰＴと、電源出力端子ＰＴに対応するフィードバック端子ＦＴと、フィードバック端子ＦＴを介して集積回路装置４０の階調電圧生成回路５０からの第１のフィードバック電圧（フィードバック電圧）ＶＨＦを受けて、階調電圧生成回路５０に供給する第１の電源電圧ＶＨを電源出力端子ＰＴに出力する電圧調整回路３０とを含む。
【０１０１】
電圧調整回路３０は、第１のフィードバック電圧ＶＨＦが一定になるように第１の電源電圧ＶＨを調整して電源出力端子ＰＴに出力する
本変形例では、フィードバック電圧を集積回路装置４０に設けたフィードバック端子から得てもよいし、電源回路装置１０と集積回路装置４０とを接続する接続線の途中に設けた分岐ノードから得てもよい。
【０１０２】
例えば図１０に示すように、第１のフィードバック電圧ＶＨＦを集積回路装置４０に設けた第１のフィードバック端子ＨＦＴから得る代わりに、第１の接続線ＪＨ１の途中に設けた分岐ノードＮＨから得ることができる。分岐ノードＮＨを第１の電源端子ＨＴの近くに設けることにより、図９に示した電子機器とほぼ同程度に階調電圧のばらつきを低減することができる。同様に第２、第３の電源電圧ＶＬ、ＶＣについても、接続線ＪＬ１、ＪＣ１の途中に設けた分岐ノードＮＬ、ＮＣからフィードバック電圧ＶＬＦ、ＶＣＦを得ることができる。
【０１０３】
以上説明したように、図１０に示す本変形例の電子機器によれば、電気光学パネルを駆動するデータ線の階調電圧のばらつきを低減することができるから、電子機器の高精細化及び多階調化を実現することができる。さらに接続線の途中に設けた分岐ノードからフィードバック電圧を得ることにより、集積回路装置４０にフィードバック用の配線及び端子を設ける必要がなくなるという利点がある。
【０１０４】
なお、以上のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また電源回路装置、集積回路装置及び電子機器の構成、動作も本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【図面の簡単な説明】
【０１０５】
【図１】電源回路装置の基本的な構成例。
【図２】接続線の寄生抵抗の説明図。
【図３】電源回路装置の詳細な構成例。
【図４】電源回路装置の変形例。
【図５】オペアンプの詳細な構成例。
【図６】調整データ記憶部の詳細な構成例。
【図７】集積回路装置の構成例。
【図８】階調電圧生成回路の変形例。
【図９】電子機器の構成例。
【図１０】電子機器の変形例。
【符号の説明】
【０１０６】
ＰＴ  電源出力端子、ＦＴ  フィードバック端子、ＬＰ、ＬＦ  接続線、
ＲＰ、ＲＦ  接続線の寄生抵抗、Ｎ１  階調電圧用電源端子、ＶＩＮ  入力電圧、
ＶＰ  電源電圧、ＶＦ  フィードバック電圧、
１０  電源回路装置、２０  電圧生成回路、２１  Ｄ／Ａ変換器、
２２  加算器、２３  レジスタ、２４  調整データ記憶部、３０  電圧調整回路、
４０  集積回路装置、５０、５０ａ、５０ｂ  階調電圧生成回路、
６０  データドライバ、１１０  ゲートドライバ、１２０  電気光学パネル、
１３０  コントローラ
【図１】
2010139795.tif 000003
【図２】
2010139795.tif 000004
【図３】
2010139795.tif 000005
【図４】
2010139795.tif 000006
【図５】
2010139795.tif 000007
【図６】
2010139795.tif 000008
【図７】
2010139795.tif 000009
【図８】
2010139795.tif 000010
【図９】
2010139795.tif 000011
【図１０】
2010139795.tif 000012