(57)【要約】【課題】基板キャビティの内底面で素子を接続する配線構造を採用することなく電子部品の低背化を進展させ、製造工程の難易度を抑えて良品率や生産性を高める。【解決手段】電子部品１は、基板２と素子３と充填部５と接続配線部６とを備える。基板２は、基板表面に開口する基板キャビティ２Ａを備える。素子３は少なくとも一部が基板キャビティ２Ａの内部に配置される。充填部５は、基板キャビティ２Ａ内の素子周囲の隙間に、素子表面を露出して充填される。接続配線部６は、充填部５の表面を経由して形成され、基板表面に設けた端子電極２Ｃと素子表面に設けた端子電極３Ａとに導通する。【選択図】図２
2010258300.tif 000002
【特許請求の範囲】
【請求項１】
基板表面に開口する基板キャビティを設けられる基板と、
少なくとも一部が前記基板キャビティの内部に配置される素子と、
前記基板キャビティ内の素子周囲の隙間に素子表面を露出して充填され、前記基板と前記素子とを接合する充填部と、
前記充填部の表面を経由して形成され、前記基板表面に設けた端子電極と前記素子表面に設けた端子電極とに導通する接続配線部と、
を備える電子部品の配線構造。
【請求項２】
前記基板表面と前記充填部の表面と前記素子表面とが略面一である、請求項１に記載の電子部品の配線構造。
【請求項３】
前記基板キャビティは前記素子を複数収めることができる容積である、請求項１または２に記載の電子部品の配線構造。
【請求項４】
前記接続配線部は導体粉を含む導電性インクからなる、請求項１〜３のいずれかに記載の電子部品の配線構造。
【請求項５】
前記接続配線部はインクジェット法により形成される、請求項４に記載の電子部品の配線構造。
【請求項６】
前記素子および前記接続配線部を前記基板および前記充填部に対して封止する絶縁性封止層を備える、請求項１〜５のいずれかに記載の電子部品の配線構造。
【請求項７】
少なくとも前記絶縁性封止層の天面に形成される導電性シールド層を備える、請求項６に記載の電子部品の配線構造。
【請求項８】
基板表面に開口する基板キャビティを設けた基板と少なくとも一部が前記基板キャビティの内部に収められた素子とを、前記基板キャビティ内の素子周囲の隙間に、素子表面を露出して充填された充填部を硬化させて、接合する充填部形成工程と、
前記充填部の表面を経由するラインに沿って、前記基板表面に設けた端子電極と前記素子表面に設けた端子電極とに導通する接続配線部を形成する接続配線部形成工程と、を有する電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、基板上の電極に素子を接続する電子部品の配線構造と、その配線構造を有する電子部品の製造方法とに関するものである。
【背景技術】
【０００２】
ある種の電子部品は、基板表面に開口する基板キャビティに半導体ベアチップ等の素子を収め、キャビティ内電極に素子の端子電極を接続する配線構造が採用される（例えば特許文献１，２参照。）。
【０００３】
特許文献１に開示された電子部品は、基板キャビティとキャビティ内電極とが設けられた基板と、素子と、封止層とを備える。基板キャビティは、素子の厚み寸法よりも浅い凹部である。素子は半導体パッケージなどの能動部品、およびチップコンデンサ、チップ抵抗、またはチップインダクタ、フィルタなどの受動部品であり、基板キャビティに収められ、端子電極がキャビティ内電極に接続される。封止層は、基板に積層されて素子を封止する。この構成では、基板キャビティ内に素子の一部を収めることで、素子の実装位置ずれを防いでいる。
【０００４】
特許文献２に開示された電子部品は、基板キャビティとキャビティ内電極とが設けられた基板と、素子と、封止部とを備える。基板キャビティは、素子の厚み寸法よりも深い凹部である。素子は半導体パッケージなどの能動部品、およびチップコンデンサ、チップ抵抗、またはチップインダクタ、フィルタなどの受動部品であり、基板キャビティに収められ、端子電極がキャビティ内電極に接続される。封止部は基板キャビティ内に設けられて素子を埋設する。この構成では、基板キャビティ内に素子全体を収めることで、電子部品を低背化している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−１９７３４２号公報
【特許文献２】特開２００５−３４０７１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
いずれの電子部品の配線構造でも、狭隘な基板キャビティの内底面で電極を接続する必要が有ることから、基板キャビティ内にハンダを供給するような難易度が高い作業を要し、生産性の低下を招来する危険性があった。また、リフロー後の洗浄のような難易度が高い基板キャビティ内での表面処理を要し、良品率の低下を招来する危険性があった。
【０００７】
さらには、いずれの電子部品の配線構造でも、キャビティ内電極を形成するために基板キャビティの深さに制約があり、低背化できる寸法に限度があった。また、素子を基板キャビティ内に埋設する電子部品の配線構造では、積層基板よりも厚い素子を用いることができないという制約があった。
【０００８】
そこで本発明の目的は、基板キャビティの深さに制約が無く、且つ、基板キャビティ内での作業や表面処理を行うような、負担となる工程数を低減して良品率や生産性を高められる電子部品の配線構造、および、電子部品の製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
この発明の電子部品の配線構造は、基板と素子と充填部と接続配線部とを備える。基板は、基板表面に開口する基板キャビティが設けられる。素子は少なくとも一部が基板キャビティの内部に収められる。充填部は、基板キャビティ内の素子周囲の隙間に素子表面を露出して充填され、基板と素子とを接合する。接続配線部は、充填部の表面を経由して形成され、基板表面に設けた端子電極と素子表面に設けた端子電極とに導通する。
【００１０】
この構成では、充填部の表面を台座として接続配線部を形成するので、基板キャビティの内底面で電極を接続する配線構造を採用する必要がなくなる。したがって、基板キャビティの内底面に配線構造を設ける必要がなくなり、基板キャビティの深さに制約を無くして電子部品を低背化できる。
【００１１】
このような構成の電子部品の配線構造は、充填部形成工程と接続配線部形成工程とを経て製造される。充填部形成工程は、充填部を硬化させて基板と素子とを接合する。接続配線部形成工程は、充填部の表面を経由するラインに沿って接続配線部を形成する。
【００１２】
したがって、接続配線部形成工程は、狭隘な基板キャビティの内底面ではなく、基板、充填部、および素子の露出する表面に接続配線部を形成することになる。これにより、狭隘な基板キャビティの内底面で接続配線部を形成する作業や処理を省け、良品率と生産性とを改善できる。
【００１３】
この発明の基板と充填部と素子とは表面が略面一であると、平坦に近い表面に接続配線部を形成でき、接続配線部の形成が容易になり良品率や生産性を改善でき好適である。
【００１４】
この発明の基板キャビティは素子を複数収めることができる容積であると、各素子を個別の基板キャビティに収める場合よりも大きな基板キャビティに対して充填部を充填させることになるので、充填部の形成が容易になり良品率や生産性を改善でき好適である。
【００１５】
この発明の接続配線部は導体粉を含む導電性インクからなると、導電性インクを用いた印刷と加熱とにより接続配線部を形成でき、接続配線部の形成が容易になり良品率や生産性を改善でき好適である。
【００１６】
この発明の接続配線部はインクジェット法により形成されると、凹凸面に対しても非接触で接続配線部を形成でき、接続配線部の形成が容易になり良品率や生産性を改善でき好適である。
【００１７】
この発明の電子部品の配線構造は、素子および接続配線部を基板および充填部に対して封止する絶縁性封止層を備えると、熱やエッチング液などによる接続配線部の劣化や機械的損傷などから保護でき好適である。
【００１８】
この発明の電子部品の配線構造は、少なくとも絶縁性封止層の表面に形成される導電性シールド層を備えると、内部回路を電気的および磁気的にシールドして、外部からのノイズの影響を低減でき好適である。
【発明の効果】
【００１９】
この発明によれば、充填部の表面を経由する接続配線部で、基板表面に設けた端子電極と素子表面に設けた端子電極とを導通させるので、基板キャビティの内底面で電極を接続する配線構造を採用する必要がなくなる。したがって、基板キャビティの深さに制約を無くして電子部品を低背化でき、狭隘な基板キャビティ内での作業や表面処理を行うような、負担となる工程数を低減して良品率や生産性を改善できる。
【図面の簡単な説明】
【００２０】
【図１】本発明の第１の実施形態に係る配線構造を備える電子部品の構成を説明する図である。
【図２】本発明の第１の実施形態に係る配線構造の製造工程での状態を示す概略の断面図である。
【図３】本発明の第２の実施形態に係る配線構造を備える電子部品の概略の断面図である。
【図４】本発明の第３の実施形態に係る配線構造を備える電子部品の概略の断面図である。
【発明を実施するための形態】
【００２１】
《第１の実施形態》
この発明の第１の実施形態に係る配線構造を備える電子部品１について説明する。
図１（Ａ）は、電子部品１の概略の断面図である。電子部品１は、積層基板２、素子３，４、充填部５、接続配線部６、封止層７、およびシールド層８を備える。
【００２２】
積層基板２は、基板シートを積層してなる矩形平板状であり、基板キャビティ２Ａと配線電極２Ｂと端子電極２Ｃと実装電極２Ｄとを備える。基板キャビティ２Ａは、積層基板２の最下層の基板シートを残して最上層および中層の基板シートを除いた凹部である。配線電極２Ｂは、積層基板２の層間に設けた線路、および、基板シートに設けたビアホールからなる。端子電極２Ｃは、積層基板２の天面に設けたランドであり、素子３，４の端子電極が接続される。実装電極２Ｄは、積層基板２の底面に設けたランドであり、電子部品１を実装するセット基板側のランドに接続される。
なお、積層基板２に替えて、単層基板、樹脂基板、セラミック基板などにも本発明は対応可能である。
【００２３】
素子３は例えば半導体パッケージなどの能動部品やフィルタなどの受動部品であり、実装面に端子電極３Ａを備える。端子電極３Ａを設けた実装面が基板キャビティ２Ａの天面側を向く向きで、素子３は基板キャビティ２Ａに収まる。素子３は実装面側の一部が基板キャビティ２Ａから突出する。この素子３は本発明の配線構造により、積層基板２の端子電極２Ｃに接続される。
素子４は、例えばチップコンデンサ、チップ抵抗、またはチップインダクタなどの受動部品であり、表面に端子電極４Ａを備える。端子電極４Ａは、ハンダフィレット４Ｂによる通常の接続方法により積層基板２の端子電極２Ｃに接続する。
ここでは、素子３の厚み寸法は、基板キャビティ２Ａの深さ寸法や素子４の厚み寸法よりも厚く、素子４の厚み寸法と基板キャビティ２Ａの深さ寸法との合計よりも薄くしている。したがって、素子３の天面の位置を、素子４の天面の位置よりも低くし（積層基板２に近づけ）電子部品１の低背化を進展させている。
【００２４】
充填部５は熱硬化性樹脂であり、積層基板２の基板キャビティ２Ａに充填されることで、素子３と積層基板２とを接合する。この充填部５の表面形状は、熱硬化性樹脂の組成や、充填量、加熱条件などの設定により、一定の誤差範囲内で制御することが可能である。
そこで、本実施形態では、許容寸法よりも大きな段差が無い状態で積層基板２の天面と素子３の実装面とを繋げる適切な傾斜を、充填部５の表面に設けている。
【００２５】
接続配線部６は、導体粉を混入した導電性インクを用いた印刷法により、積層基板２と充填部５と素子３との表面に形成され、積層基板２の端子電極２Ｃと素子３の端子電極３Ａとを導通する。導体粉の組成としては、Au、Ag、Cu、Ni、Ti、Pt、Pd、または、これらの合金などを採用することができる。この接続配線部６を用いて本発明の配線構造を構成し、端子電極３Ａと端子電極２Ｃとを接続する。
【００２６】
封止層７は絶縁性の樹脂からなり、素子３，４および接続配線部６を積層基板２および充填部５の天面に封止し、素子３，４や接続配線部６の熱やエッチング液による劣化や、機械的損傷などから保護する。
【００２７】
シールド層８は導電性樹脂、金属箔、メッキ膜、スパッタ膜、または蒸着膜からなり、封止層７を覆い、封止層７の内部に配置される素子３，４を電気的および磁気的にシールドして、シールド層８の外部からのノイズの影響を低減する。
【００２８】
以上の構成の電子部品１は、充填部５を台座として接続配線部６を形成するので、基板キャビティ２Ａに素子３を収めて低背化を進展させても、基板キャビティ２Ａの内底面で電極を接続する従来の配線構造を採用する必要がない。このため、基板キャビティ２Ａの深さに制約が無く、基板キャビティ２Ａの内底面の厚みが極めて薄くても、積層基板２の電極に素子３を確実に接続できる。
本実施形態のように素子３のような高背搭載部品と素子４のような低背搭載部品とを積層基板２に混載しても、それらの厚みの差を無くすように、電子部品１を低背化できる。
【００２９】
図１（Ｂ）は、シールド層８および封止層７を除いた状態での電子部品１の概略の平面図である。
【００３０】
基板キャビティ２Ａは、矩形平板状の積層基板２の表面における所定側面と平行に設けられ、所定側面に直交する積層基板２の２側面および表面に開口する溝状である。この単一の基板キャビティ２Ａの内部には、複数の素子３が配置される。
【００３１】
基板キャビティ２Ａをこのような形状にすることで、製造時に積層基板２に単なる直線上の溝を切るだけで、基板キャビティ２Ａを形成することができる。また、この基板キャビティ２Ａに熱硬化性樹脂を一度流入させるだけで、充填部５を形成することができる。したがって製造工程の工程数を抑えて、生産性を高めることができる。
【００３２】
また、この基板キャビティ２Ａには熱硬化性樹脂をスムーズに流動させることができるので、充填部５でのボイドの発生を抑え、充填部５を高品位化して良品率を高めることができる。
なお、基板キャビティ２Ａの平面視した形状は、ライン状に限らず長方形状や正方形状、多角形状、円形状、楕円形状など、どのような形状であってもよい。
【００３３】
図２は、電子部品１に係る配線構造の製造工程での状態を示す概略の断面図である。
【００３４】
図２（Ａ１）は、基板キャビティ形成工程を説明する図である。この工程では、まず積層基板２を用意する。この積層基板２としては、複数の電子部品１を切り出す前の、予め電極２Ｂ〜２Ｄが形成された広大な母基板を利用すると好適である。そして、積層基板２の表面における所定の領域にダイサーなどで、基板キャビティ２Ａとなる溝を切る。なお、基板キャビティ２Ａに複数の素子３を収めるので、この基板キャビティ２Ａは個別に素子３を収める場合よりも寸法を大きくでき、この工程の実施が容易になる。この工程を終えると素子実装工程に移行する。
【００３５】
図２（Ａ２）は、素子実装工程を説明する図である。この工程では、積層基板２の基板キャビティ２Ａ内に、端子電極３Ａを備える実装面が基板キャビティ２Ａから露出する向きで、素子３を収める。なお、この際に素子３を治具で保持したり、接着材などで接着したりして、素子３の位置ずれを防ぐと好適である。この工程を終えると充填部形成工程に移行する。
【００３６】
図２（Ａ３）は、充填部形成工程を説明する図である。この工程では、基板キャビティ２Ａの内部における素子３との隙間に熱硬化性樹脂を充填する。そして、熱硬化性樹脂が流動および硬化するように、加熱条件を制御し、熱硬化性樹脂の形状を適切に制御して充填部５を形成する。適切な組成および充填量の熱硬化性樹脂を適切に制御した加熱条件で流動および硬化させることにより、充填部５の表面を適切な傾斜に制御することができる。なお、基板キャビティ２Ａに複数の素子３を収めるので、基板キャビティ２Ａは個別に素子３を収める場合よりも寸法を大きくでき、この工程の実施が容易になる。この工程を終えると接続配線部形成工程に移行する。
【００３７】
なお、本実施形態では素子実装工程の後で充填部形成工程を実施する例を示したが、基板キャビティ２Ａに熱硬化性樹脂を注入した後で素子３を熱硬化性樹脂に挿入し、その後、熱硬化性樹脂を硬化させるようにしてもよい。
【００３８】
図２（Ａ４）は、接続配線部形成工程を説明する図である。この工程では、積層基板２、充填部５、および素子３の表面の所定領域に、インクジェット法で導電性インクを吐出し、導電性インクを所定の温度で加熱することにより接続配線部６を形成する。具体的には、積層基板２を動かしながら、接続配線部６を形成する所定領域にインクジェットヘッドのノズルを対向させて、このノズルから例えば金属ナノ粒子を含有する導電性インクを吐出する。インクジェット法を採用することにより、積層基板２、充填部５、および素子３の表面に多少の凹凸があっても非接触で接続配線部６を形成できる。基板キャビティ２Ａの内底面でなく外側で接続配線部６を形成するので、この工程の難易度を抑えて良品率や生産性を高められる。この工程を終えると封止層形成工程に移行する。
導電性インクとしては、金属ナノ粒子を含有するものの他に、素子の耐熱性などを考慮して導電性樹脂ペーストや、金属ナノ粒子に比べて粒径の大きい金属粒子の分散液を採用してもよい。また、インクジェット法に替えて、印刷、転写、レーザー直接描画、めっき、成膜、およびCu箔貼り付けなどの他の手法を採用してもよい。
【００３９】
なお、素子４を積層基板２の表面に実装する工程は、上述の各工程と並行して実施してもよく、上述の各工程に前後して実施してもよい。
【００４０】
図２（Ａ５）は、封止層形成工程を説明する図である。この工程では絶縁性の封止層７を形成する。封止層７は、素子３，４、充填部５、および接続配線部６の全体を埋設する層厚で熱硬化性を有する液状の樹脂ペーストを塗布するか、あるいはシート状樹脂を供給し、加熱硬化により形成する。この工程を終えるとシールド層形成工程に移行する。
【００４１】
図２（Ａ６）は、シールド層形成工程を説明する図である。この工程では導電性のシールド層８を形成する。シールド層８は、封止層７の表面を覆うように熱硬化性を有する液状の導電性樹脂ペーストを塗布し、加熱硬化により形成する。
【００４２】
以上の一連の工程により、本実施形態の電子部品１を製造する。したがって各工程の難易度を抑制でき、電子部品１の製造工程における良品率や生産性を改善できる。
なお、広大な母基板を利用している場合には、シールド層形成工程の後で複数の電子部品１を切り出す工程を実施するとよい。
【００４３】
《第２の実施形態》
この発明の第２の実施形態に係る電子部品１１の製造方法について説明する。以下の説明では、第１の実施形態と同じ構成には同じ符号を付し、説明を省く。
図３は、電子部品１１の概略の断面図である。電子部品１１は、積層基板１２、素子１３，４、充填部１５、接続配線部６、封止層７、およびシールド層８を備える。
【００４４】
積層基板１２は、基板シートを積層してなる矩形平板状であり、基板キャビティ１２Ａと配線電極２Ｂと端子電極２Ｃと実装電極２Ｄとを備える。本実施形態では基板キャビティ１２Ａは、積層基板１２の最下層と最上層と中層との基板シートを除いた孔である。
【００４５】
素子１３は例えば半導体パッケージなどの能動部品やフィルタなどの受動部品であり、実装面に端子電極１３Ａを備える。本実施形態では素子１３の厚み寸法は、第１の実施形態の素子３の厚み寸法よりも厚い。この素子１３は、実装面に対向する底面が積層基板１２の底面と略面一になるように配置され、実装面が積層基板１２の天面から突出する。
【００４６】
充填部１５は熱硬化性樹脂であり、積層基板１２の基板キャビティ１２Ａに充填されることで、素子１３と積層基板１２とを接合する。ここでは、許容寸法よりも大きな段差が無い状態で積層基板１２の天面と素子１３の実装面とを繋げる適切な傾斜を、充填部１５の天面に設けている。また、充填部１５の底面は、素子１３および積層基板１２の底面と略面一にしている。
【００４７】
以上の構成の電子部品１１は、充填部１５を台座として接続配線部６を形成するので、基板キャビティ１２Ａ内で電極を接続する従来の配線構造を採用する必要がなくなる。
【００４８】
ここでは、基板キャビティ１２Ａが孔であるので、基板キャビティ１２Ａの深さ寸法と積層基板１２の厚み寸法とが等しい。したがって、この電子部品１１では、積層基板１２の厚み分の低背化が図れる。
【００４９】
《第３の実施形態》
この発明の第３の実施形態に係る電子部品２１の製造方法について説明する。以下の説明では、第１または第２の実施形態と同じ構成には同じ符号を付し、説明を省く。
図４は、電子部品２１の概略の断面図である。電子部品２１は、積層基板１２、素子２３，４、充填部１５、接続配線部２６、封止層７、シールド層８、および封止部２９を備える。
【００５０】
素子２３は例えば半導体パッケージなどの能動部品やフィルタなどの受動部品であり、実装面に端子電極２３Ａを備える。本実施形態では素子２３の厚み寸法は、第２の実施形態の素子１３の厚み寸法と等しい。この素子２３は、端子電極２３Ａを設けた実装面が基板キャビティ１２Ａの底面側に露出する向きで、且つ、実装面が積層基板１２の底面と略面一になるように、基板キャビティ１２Ａに収まる。素子２３の実装面に対向する天面は、積層基板１２の天面から突出する。
【００５１】
接続配線部２６は、金属粉を混入した導電性インクを用いた印刷法により、積層基板１２と充填部１５と素子２３との底面に形成され、積層基板１２の実装電極２Ｄと素子２３の端子電極２３Ａとを導通する。これにより、本発明の配線構造を構成し、端子電極２３Ａと実装電極２Ｄとを接続する。
【００５２】
封止部２９は絶縁性の樹脂ペーストを硬化させてなり、少なくとも接続配線部２６を覆う位置に設けられる。これにより、接続配線部２６の機械的損傷や劣化を防ぐ。
【００５３】
以上の構成の電子部品２１は、充填部１５を台座として接続配線部２６を形成するので、基板キャビティ１２Ａ内で電極を接続する従来の配線構造を採用する必要がなくなる。
【００５４】
ここでは、基板キャビティ１２Ａが孔であるので、基板キャビティ１２Ａの深さ寸法と積層基板１２の厚み寸法とが等しい。したがって、この電子部品２１では、積層基板１２と同じ厚みの低背化が図れる。
【００５５】
さらには、略面一な積層基板１２と充填部１５と素子２３との底面に接続配線部２６を形成するので、接続配線部２６は高品位に形成され、電子部品２１の良品率を改善することができる。
【符号の説明】
【００５６】
１，１１，２１…電子部品
２，１２，２２…積層基板
２２…積層基板
２Ａ，１２Ａ，２２Ａ…基板キャビティ
２Ｂ…配線電極
２Ｃ…端子電極
２Ｄ…実装電極
３，４，１３，２３…素子
３Ａ，４Ａ，１３Ａ，２３Ａ…端子電極
４Ｂ…ハンダフィレット
５，１５，２５…充填部
６，２６…接続配線部
７…封止層
８…シールド層
２９…封止部
【図１】
2010258300.tif 000003
【図２】
2010258300.tif 000004
【図３】
2010258300.tif 000005
【図４】
2010258300.tif 000006