(57)【要約】【課題】複数の電源スイッチを個別に制御する制御回路を設けることなく、電源遮断領域の電源を復帰させる際、電源電圧の降下を可及的に低減する。【解決手段】電源線ＶＤＤに接続された複数のパワーグループＰＧ１〜ＰＧｎを有する、パワードメインＰＤと、  一端が仮想接地線ＶＶＳＳを介して各パワーグループＰＧ１〜ＰＧｎに接続され、他端が接地線ＶＳＳに接続され、制御端子に入力される共通の制御信号ＥＮＢによりオン／オフ制御される、複数の電源スイッチＳＷ１〜ＳＷｎと、  複数の電源スイッチＳＷ１〜ＳＷｎごとに設けられた、制御信号ＥＮＢを遅延させる複数の遅延素子Ｃ１〜Ｃｎと、  を備える半導体集積回路であって、各遅延素子Ｃ１〜Ｃｎの遅延量を少なくとも２種類にすることで、各パワーグループを流れるラッシュカレントのピークを時間的に分散させる。【選択図】図１
2010258267.tif 000002
【特許請求の範囲】
【請求項１】
高圧側電源線と低圧側電源線との間に並列に接続された複数のユニットと、前記ユニットをオン／オフ制御するための制御信号が流れる制御信号線と、を備える半導体集積回路であって、
前記各ユニットは、
同じ期間に電源を遮断する半導体素子を有する電源遮断領域を構成する、電源遮断グループと、
前記制御信号線と接続された制御端子を有し、前記電源遮断グループと直列に接続された、電源スイッチと、
前記電源スイッチをオン状態にするための前記制御信号が前記制御信号線に入力されてから前記電源スイッチがオン状態になるまでの時間を、所定の遅延時間だけ遅延させるオン時間調整手段であって、前記所定の遅延時間は少なくとも２種類以上として構成されている、オン時間調整手段と、
を備えることを特徴とする半導体集積回路。
【請求項２】
請求項１に記載の半導体集積回路であって、
前記電源スイッチは、前記電源遮断グループと前記低圧側電源線との間に、仮想低圧側電源線を介して設けられ、
前記オン時間調整手段は、前記電源スイッチの前記制御端子と前記低圧側電源線との間、もしくは前記制御端子と前記仮想低圧側電源線との間に設けられたキャパシタ、及び／又は前記制御端子に付加された抵抗である、
ことを特徴とする半導体集積回路。
【請求項３】
請求項１に記載の半導体集積回路であって、
前記電源スイッチは、前記電源遮断グループと前記高圧側電源線との間に、仮想高圧側電源線を介して設けられ、
前記オン時間調整手段は、前記電源スイッチの前記制御端子と前記高圧側電源線との間、もしくは前記制御端子と前記仮想高圧側電源線との間に設けられたキャパシタ、及び／又は前記制御端子に付加された抵抗である、
ことを特徴とする半導体集積回路。
【請求項４】
請求項１乃至３のいずれかに記載の半導体集積回路であって、
前記高圧側電源線と前記低圧側電源線との間に、前記電源スイッチを介さずに接続された前記電源遮断グループをさらに備えることを特徴とする半導体集積回路。
【請求項５】
請求項１乃至４のいずれかに記載の半導体集積回路であって、
前記各オン時間調整手段の前記所定の遅延時間は、複数の前記電源遮断グループ間を伝搬する信号の伝搬順序に基づいて決められていることを特徴とする半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積装置、例えば電源遮断領域を有する半導体集積装置に関する。
【背景技術】
【０００２】
近年、半導体集積回路の低消費電力化の要求が増しており、様々な低消費電力化技術が活発に研究開発されている。
【０００３】
低消費電力化技術の一つとして、半導体集積回路を複数の回路ブロックに分割し、使用していない回路ブロックの電源を、回路ブロック毎に設けられたトランジスタスイッチ（以下、電源スイッチという。）で遮断することで消費電力を低減させるパワーゲーティングと呼ばれる技術がある。
【０００４】
このパワーゲーティングのように電源スイッチで回路ブロックの電源を供給／遮断する場合、次のような問題がある。即ち、ある回路ブロックの電源を復帰させるために電源スイッチを起動（オン）したとき、突入電流（ラッシュカレント）が当該回路ブロックの電源スイッチを一気に流れる。これにより、電源電圧が一時的に大きく降下してしまう。この電圧降下（ＩＲ−ＤＲＯＰ）は、動作中の他の回路ブロックに電源ノイズとして伝播し、誤動作を生じさせるおそれがある。
【０００５】
そこで、電源電圧の降下を低減するために、回路ブロックをさらに小さな回路に分割し、その分割された回路ごとに電源スイッチを設け、これら複数の電源スイッチがオンするタイミングをずらすことで、ラッシュカレントのピークを低下させる手法が開示されている（特許文献１）。
【０００６】
しかし、この手法の場合、複数の電源スイッチを個別にオン／オフ制御するための制御回路を設けなければならない。この制御回路（特許文献１の制御信号発生回路２０）は、それぞれの電源スイッチの制御信号を生成する。
【０００７】
このような制御回路の面積は、電源遮断を行う回路ブロックの数が増えるにつれて増大する。例えば、ゲーテッドクロック（クロックゲーティング）と連動して電源遮断を行うランタイムパワーゲーティング（Run-Time Power Gating：RTPG）技術を用いて、よりきめ細かく電源遮断制御を行う場合、電源遮断領域の数、即ち電源スイッチの数は飛躍的に増加する。その結果、制御回路の面積が大幅に増加し、制御回路を用いて電源スイッチの制御信号を生成する手法は、現実的でなくなるおそれがある。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００７−３６９００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、複数の電源スイッチを個別に制御する制御回路を設けることなく、電源遮断領域の電源を復帰させる際、電源電圧の降下を可及的に低減することができる半導体集積回路を提供する。
【課題を解決するための手段】
【００１０】
本発明の一態様によれば、高圧側電源線と低圧側電源線との間に並列に接続された複数のユニットと、前記ユニットをオン／オフ制御するための制御信号が流れる制御信号線と、を備える半導体集積回路であって、前記各ユニットは、同じ期間に電源を遮断する半導体素子を有する電源遮断領域を構成する、電源遮断グループと、前記制御信号線と接続された制御端子を有し、前記電源遮断グループと直列に接続された、電源スイッチと、前記電源スイッチをオン状態にするための前記制御信号が前記制御信号線に入力されてから前記電源スイッチがオン状態になるまでの時間を、所定の遅延時間だけ遅延させるオン時間調整手段であって、前記所定の遅延時間は少なくとも２種類以上として構成されている、オン時間調整手段と、を備える半導体集積回路が提供される。
【発明の効果】
【００１１】
本発明によれば、複数の電源スイッチを個別に制御する制御回路を設けることなく、電源遮断領域の電源を復帰させる際、電源電圧の降下を可及的に低減することができる。
【図面の簡単な説明】
【００１２】
【図１】第１の実施形態に係る半導体集積回路の一部ブロック図である。
【図２】第１の実施形態に係る半導体集積回路のラッシュカレントを説明するための波形図であり、図２（ａ）は制御信号、図２（ｂ）及び図２（ｃ）はラッシュカレントの波形を示す模式図である。
【図３】第１の実施形態に係る半導体集積回路の平面図である。
【図４】第１の実施形態に係る半導体集積回路の変形例の一部ブロック図である。
【図５】第１の実施形態に係る半導体集積回路の変形例の一部ブロック図である。
【図６】第１の実施形態に係る半導体集積回路の変形例の一部ブロック図である。
【図７】第１の実施形態に係る半導体集積回路の変形例の一部ブロック図である。
【図８】第１の実施形態に係る半導体集積回路の変形例の一部ブロック図である。
【発明を実施するための形態】
【００１３】
本発明の実施形態について説明する前に、本発明者が本発明をなすに至った経緯について説明する。
【００１４】
本発明者は、上記の電源電圧の降下（ＩＲ−ＤＲＯＰ）を低減するために、まず、電源スイッチの制御端子と接地線との間にキャパシタを設ける手法を検討した。この手法によれば、電源スイッチは、キャパシタの容量値に基づく時間をかけてゆっくりとオン状態になる。このため、ラッシュカレントのピークが低下し、ＩＲ−ＤＲＯＰを低減することができる。
【００１５】
しかし、この場合、ラッシュカレントのピークを十分に低下させるには比較的大きな容量のキャパシタを用いなければならない。大容量のキャパシタは容量に応じた大きな面積を必要とすることから、キャパシタの配置（レイアウト）の自由度が低下してしまう。さらに、大容量のキャパシタを用いた場合、ピークは低下するものの、ラッシュカレントの流れる時間は長くなる。このため、電源遮断領域が安定状態に達するまでの時間が長くなってしまう。
【００１６】
本発明は、本発明者の上記の技術的認識に基づいてなされてものであり、上記の諸問題を解決するものである。
【００１７】
以下、本発明に係る実施形態について図面を参照しながら説明する。なお、同等の機能を有する構成要素には同一の符号を付し、詳しい説明は省略する。
【００１８】
（第１の実施形態）
本実施形態に係る半導体集積回路を図１及び図２を用いて説明する。
【００１９】
本実施形態に係る半導体集積装置は、パワードメイン（Power Domain：PD）と呼ばれる電源遮断領域を有する。このパワードメインは、同じ期間に電源を遮断する半導体素子や回路を有する。
【００２０】
図１は、本実施形態に係る半導体集積回路の一部ブロック図である。この図１からわかるように、パワードメインＰＤは、複数のより小さなパワーグループ（電源遮断グループ）ＰＧ１，ＰＧ２，・・・，ＰＧｎにより構成される。各パワーグループは、必要に応じて互いに信号をやり取りするための信号線（図示せず）で接続される。このパワーグループは１つ以上の半導体素子から構成される。
【００２１】
なお、パワードメインＰＤを複数のパワーグループＰＧ１，ＰＧ２，・・・，ＰＧｎに分割する方法については、前述のように同一のパワードメイン内の素子ないし回路はいずれも同じ期間に電源を遮断するものであるから、基本的に任意である。例えば、パワードメインＰＤ内の半導体素子や回路の位置に応じて分割する。
【００２２】
図１からわかるように、各パワーグループＰＧは、一端が電源線ＶＤＤ（高圧側電源線）と接続され、他端が仮想接地線ＶＶＳＳ（仮想低圧側電源線）と接続されており、電源線ＶＤＤと仮想接地線ＶＶＳＳ間の電圧により動作する。この電源線ＶＤＤは所定の電圧を供給する電源（図示せず）に接続されている。仮想接地線ＶＶＳＳは電源スイッチＳＷを介して接地線ＶＳＳ（低圧側電源線）に接続されている。
【００２３】
電源スイッチＳＷ１，ＳＷ２，・・・，ＳＷｎは、それぞれパワーグループＰＧ１，ＰＧ２，・・・，ＰＧｎへの電源供給を制御するスイッチであり、例えばｎ型ＭＯＳＦＥＴからなる。図１からわかるように、これらの電源スイッチＳＷ１，ＳＷ２，・・・，ＳＷｎの制御端子は、制御信号ＥＮＢが入力される制御信号線とそれぞれ接続されている。電源スイッチＳＷ１，ＳＷ２，・・・，ＳＷｎは、１つの制御信号ＥＮＢによりオン／オフ制御される。
【００２４】
さらに、図１からわかるように、電源スイッチＳＷ１，ＳＷ２，・・・，ＳＷｎの制御端子と接地線ＶＳＳとの間に、キャパシタＣ１，Ｃ２，・・・，Ｃｎがそれぞれ設けられている。これらのキャパシタは、制御信号ＥＮＢを遅延させることで、制御信号ＥＮＢが制御信号線に入力されてから電源スイッチがオン状態になるまでの時間（オン時間）を調整する。つまり、これらのキャパシタはオン時間調整手段として機能するものである。これらのキャパシタの容量値は、所望のラッシュカレントの波形（ピーク値、ピークの数、ラッシュカレントの流れる時間など）に基づいて選ばれる。
【００２５】
上記のように構成することで、パワードメインＰＤの電源を復帰させる際、各電源スイッチＳＷがオン状態になるタイミングをずらすことができる。例えば、各キャパシタの容量値をＣ１＜Ｃ２＜・・・＜Ｃｎを満たすように選んだ場合、電源スイッチＳＷ１が最初にオン状態になり、次いで電源スイッチＳＷ２がオン状態になる。以下同様に電源スイッチＳＷ３，ＳＷ４がオン状態になり、最後に電源スイッチＳＷｎがオン状態になる。これにより、各パワーグループＰＧを流れるラッシュカレントのピークは時間的に分散することになる。
【００２６】
このことについて、図２を用いて詳しく説明する。
【００２７】
図２は、本実施形態に係る半導体集積回路のラッシュカレントを説明するための波形図である。図２（ａ）は制御信号線に入力された制御信号ＥＮＢの波形図を示し、図２（ｂ）及び図２（ｃ）はパワードメインＰＤのラッシュカレントの波形図を示している。
【００２８】
図２（ａ）からわかるように、制御信号ＥＮＢは、時刻ｔ０から立ち上がり時刻ｔ１で電源スイッチＳＷの閾値電圧より高い電圧Ｖ１になる。
【００２９】
図２（ｂ）からわかるように、パワードメインＰＤのラッシュカレントは、制御信号ENBに応じて時刻ｔ２から時刻ｔ３まで流れ、複数のピークを有している。これは、各電源スイッチＳＷがオン状態になるタイミングにずれが生じたため、各パワーグループＰＧを流れるラッシュカレントのピークが時間的に分散したことによる。
【００３０】
図２（ｂ）の破線の波形は、パワードメインＰＤ内のパワーグループが１つである場合（つまり、パワードメインが複数のパワーグループに分割されていない場合）における、パワードメインＰＤのラッシュカレントの波形を示している。この場合、ラッシュカレントの波形は単峰となり、ピーク値は非常に高くなる。
【００３１】
なお、パワードメインＰＧｉ、電源スイッチＳＷｉ及びキャパシタＣｉを一つのユニットとしてみれば、図１からわかるように、本実施形態は、複数のユニットが、電源線ＶＤＤと接地線ＶＳＳとの間に並列に接続されたものとして捉えることもできる。本実施形態では、これらのユニットに流れるラッシュカレントのピークを時間的に分散させることで、ラッシュカレントのピークを低下させている。
【００３２】
ところで、ピークの分散を最適化した場合、ラッシュカレントのピーク数はパワーグループＰＧの数（ｎ）と等しくなる。ピークの分散の最適化は、各電源スイッチＳＷに付加するキャパシタの容量値（もしくは後述の抵抗値）として、各パワーグループＰＧの特性などに基づいて決められた所定の値を用いることにより行う。このように最適化を前提とすれば、パワーグループの数が増えるにつれて、ラッシュカレントのピーク値は低下し、その波形は平均的になる。
【００３３】
さらに、本実施形態によれば、パワードメインＰＤの復帰時間を短くすることができる。図２（ｃ）を用いてこのことを説明する。図２（ｃ）は、図２（ｂ）の場合に比べてキャパシタの容量値を全体的により小さくした場合のラッシュカレントの波形を示している。この場合、各ピークの電流値は図２（ｂ）の場合に比べて上昇するものの、各電源スイッチがオン状態になるタイミングが早まるため、パワードメインＰＤにラッシュカレントが流れる時間（ｔ４−ｔ２）は、図２（ｂ）の場合における時間（ｔ３−ｔ２）と比べて短くなる。
【００３４】
このように、本実施形態によれば、許容可能なピーク電流が比較的高い場合、パワードメインを電源遮断状態からより早く復帰させることが可能となる。よって、本実施形態は、例えばランタイムパワーゲーティング技術などのより短い時間間隔でパワーゲーティングを行う用途に好適である。
【００３５】
なお、キャパシタの容量値は、上記に限らず、ラッシュカレントのピークを時間的に分散させるために、少なくとも２種類の容量値を用いればよい。
【００３６】
例えば、２つの容量値を用いる場合、Ｃ１＝Ｃ２＝・・・＝Ｃｉ＝Ｃａ、Ｃｉ＋１＝Ｃｉ＋２＝・・・＝Ｃｎ＝Ｃｂとする（Ｃａ≠Ｃｂ）。
【００３７】
他の例として、電源スイッチＳＷ１〜ＳＷｉにはキャパシタを設けずに、ＳＷｉ＋１〜ＳＷｎにＣｉ＋１＝Ｃｉ＋２＝・・・＝Ｃｎなる容量値のキャパシタを設けてもよい。
【００３８】
他の例として、パワードメイン内の信号が伝播する順序に応じて容量値を決める方法がある。この方法では、所定の信号がパワーグループ間を伝播する順序に沿ってパワーグループの電源が復帰するように、キャパシタの容量値を選択する。図３を用いて具体的に説明する。
【００３９】
図３は本実施形態に係る半導体集積回路の平面図である。この半導体集積回路は４つのパワードメインＰＤ１，ＰＤ２，ＰＤ３及びＰＤ４を有する。図３に示すように、パワードメインＰＤ１内の信号が、ＰＧ１、ＰＧ２、ＰＧ３、ＰＧ４の順に伝搬する場合を考える。この場合、信号の伝搬する順序、即ち、ＰＧ１、ＰＧ２、ＰＧ３、ＰＧ４の順に電源が復帰するようにキャパシタの容量値を選択する。例えば、Ｃ１＜Ｃ２＜Ｃ３＜Ｃ４を満たすように容量値を選択する。これにより、電源復帰時のパワードメインＰＤ１の動作マージンを向上させることができる。
【００４０】
このように、キャパシタの容量値は、所望のラッシュカレントの波形などに応じて、任意に選ぶことが可能である。
【００４１】
以下、第１の実施形態と同様の効果が得られる５つの変形例について説明する。
【００４２】
（変形例１）
変形例１に係る半導体集積回路の一部ブロック図を、図４に示す。本変形例では、図４に示すように、キャパシタＣ１，Ｃ２，・・・，Ｃｎは、電源スイッチＳＷ１，ＳＷ２，・・・，ＳＷｎの制御端子と仮想接地線ＶＶＳＳとの間に設けられる。
【００４３】
（変形例２）
変形例２に係る半導体集積回路の一部ブロック図を、図５に示す。本変形例では、制御信号ＥＮＢが入力されてから電源スイッチがオン状態になるまでの時間を調整する手段（オン時間調整手段）として、キャパシタに加えて抵抗を用いる。図５に示すように、抵抗Ｒ１，Ｒ２，・・・，Ｒｎが、それぞれ電源スイッチＳＷ１，ＳＷ２，・・・，ＳＷｎの制御端子に付加されている。
【００４４】
なお、本変形例の場合、抵抗における電圧降下を考慮して、制御信号の電圧を高めに設定することも可能である。また、寄生容量を利用することでキャパシタＣ１，Ｃ２，・・・，Ｃｎを設けず、抵抗Ｒ１，Ｒ２，・・・，Ｒｎのみを付加してオン時間調整手段を構成することもできる。
【００４５】
（変形例３）
変形例３に係る半導体集積回路の一部ブロック図を、図６に示す。本変形例では、常時動作のパワーグループには電源スイッチを設けない。図６からわかるように、常時動作のパワーグループであるＰＧ２に電源スイッチは接続されていない。このように、パワードメインの中に電源スイッチと接続されていないパワーグループが含まれてもよい。
【００４６】
なお、常時動作のパワーグループＰＧ２の例としては、他のパワードメイン間でやりとりされる信号のバッファ回路がある。
【００４７】
（変形例４）
変形例４に係る半導体集積回路の一部ブロック図を、図７に示す。本変形例では、図７からわかるように、電源スイッチＳＷ１’，ＳＷ２’，・・・，ＳＷｎ’は、電源線ＶＤＤと仮想電源線ＶＶＤＤ（仮想高圧側電源線）との間に設けられている。この電源スイッチとして、例えばｐ型ＭＯＳＦＥＴが用いられる。
【００４８】
図７からわかるように、キャパシタＣ１’，Ｃ２’，・・・，Ｃｎ’は、電源スイッチＳＷ１’，ＳＷ２’，・・・，ＳＷｎ’の制御端子と仮想電源線ＶＶＤＤとの間にそれぞれ設けられている。
【００４９】
なお、キャパシタは、電源スイッチの制御端子と電源線ＶＤＤとの間に設けてもよい。また、キャパシタに代えて、若しくはキャパシタと共に、変形例２で説明した電源スイッチの制御端子に付加された抵抗を用いてもよい。
【００５０】
（変形例５）
変形例５に係る半導体集積回路の一部ブロック図を、図８に示す。本変形例では、図８からわかるように、接地線ＶＳＳ側の電源スイッチＳＷ１，ＳＷ２，・・・，ＳＷｎに加えて、電源線ＶＤＤ側にも電源スイッチＳＷ１’，ＳＷ２’，・・・，ＳＷｎ’が設けられている。例えば、接地線ＶＳＳ側の電源スイッチＳＷ１，ＳＷ２，・・・，ＳＷｎはｎ型ＭＯＳＦＥＴであり、電源線ＶＤＤ側の電源スイッチＳＷ１’，ＳＷ２’，・・・，ＳＷｎ’はｐ型ＭＯＳＦＥＴである。
【００５１】
図８からわかるように、キャパシタＣ１’，Ｃ２’，・・・，Ｃｎ’は電源スイッチＳＷ１’，ＳＷ２’，・・・，ＳＷｎ’の制御端子と仮想電源線ＶＶＤＤとの間にそれぞれ設けられており、キャパシタＣ１，Ｃ２，・・・，Ｃｎは電源スイッチＳＷ１，ＳＷ２，・・・，ＳＷｎの制御端子と接地線ＶＳＳとの間にそれぞれ設けられている。
【００５２】
また、電源線ＶＤＤ側の電源スイッチＳＷ１’，ＳＷ２’，・・・，ＳＷｎ’の制御端子は、制御信号ＥＮＢ１が入力される制御信号線とそれぞれ接続されている。一方、接地線ＶＳＳ側の電源スイッチＳＷ１，ＳＷ２，・・・，ＳＷｎの制御端子は、制御信号ＥＮＢ２が入力される制御信号線とそれぞれ接続されている。制御信号ＥＮＢ２として、例えば制御信号ＥＮＢ１を反転した信号を用いてもよい。
【００５３】
このように電源線側と接地線側の両方に電源スイッチを設けることで、リーク電流をさらに低減することができる。
【００５４】
以上説明したように、本実施形態及びその変形例によれば、パワードメインを複数のパワーグループに分割し、各パワーグループに接続された電源スイッチに、制御信号が入力されてから電源スイッチがオン状態になるまでの時間を調整するオン時間調整手段を設ける。これにより、複数の電源スイッチを個別に制御する制御回路を用いることなく、一つの制御信号を用いて、パワードメインが復帰する際に各パワーグループを流れるラッシュカレントのピークを時間的に分散させ、ラッシュカレントのピークを低下させることができる。その結果、電源電圧の降下を低減し、動作中の他の半導体回路の誤動作を防ぐことができる。
【００５５】
さらに、本実施形態及びその変形例によれば、ラッシュカレントのピークが低下するため、１つのパワードメインに１つの電源スイッチとオン時間調整手段を設けた場合（つまり、パワードメインを複数のパワーグループに分割しない場合）に比べて、パワードメインを電源遮断状態からより早く復帰させることができる。このため、ランタイムパワーゲーティング技術などのより短い時間間隔でパワーゲーティングを行う用途に好適である。
【００５６】
さらに、本実施形態及びその変形例によれば、オン時間調整手段としてキャパシタを用いる場合、各キャパシタの容量値が比較的小さくなるため、空き領域に配置できるなど、キャパシタの配置の自由度が向上する。
【００５７】
上記の記載に基づいて、当業者であれば、本発明の追加の効果や種々の変形を想到できるかもしれないが、本発明の態様は、上述した個々の実施形態に限定されるものではない。異なる実施形態や変形例にわたる構成要素を適宜組み合わせてもよい。特許請求の範囲に規定された内容およびその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。
【符号の説明】
【００５８】
ＶＤＤ  電源線
ＶＶＤＤ  仮想電源線
ＶＳＳ  接地線
ＶＶＳＳ  仮想接地線
ＰＤ  パワードメイン（電源遮断領域）
ＰＧ１〜ＰＧｎ  パワーグループ（電源遮断グループ）
ＳＷ１〜ＳＷｎ  電源スイッチ
ＥＮＢ  制御信号
Ｃ１〜Ｃｎ  キャパシタ
【図１】
2010258267.tif 000003
【図２】
2010258267.tif 000004
【図３】
2010258267.tif 000005
【図４】
2010258267.tif 000006
【図５】
2010258267.tif 000007
【図６】
2010258267.tif 000008
【図７】
2010258267.tif 000009
【図８】
2010258267.tif 000010