(57)【要約】 【課題】  電源電圧が低下したときスイッチング電源の出力電圧の低下を抑えるために設けられる電流バイパス経路のスイッチング素子の破壊を防止することができる電源回路および電子機器を提供する。【解決手段】  制御回路３０は、コンパレータ３１の出力がＬＯＷレベルになると、すなわち電源９の電圧が予め定める基準電圧未満になると、ＭＯＳＦＥＴ１８をオンとし、電源９からの電流の一部をスイッチング電源１４の出力側に供給する。制御回路３０は、制御回路３０は、電源９の電圧が予め定める電圧未満となり、かつコンパレータ３２からの信号がＬＯＷレベル、すなわちスイッチング電源１４の入力電圧が出力電圧未満となると、ＭＯＳＦＥＴ１４１をオフとする。制御回路３０は、ＭＯＳＦＥＴ１４１をオフにすることによって、電流がＭＯＳＦＥＴ１４１を逆流する時間を短くすることができ、ＭＯＳＦＥＴ１８の破壊を防止することができる【選択図】      図３
2010246293.tif 000002
【特許請求の範囲】
【請求項１】
電源に接続されているコイルと、
前記コイルを介して入力される電源の電圧を予め定める第１の電圧に変換して、第１の負荷に出力する第１のスイッチング電源と、
前記コイルを介して入力される電源の電圧を予め定める第１の電圧より低い予め定める第２の電圧に変換して、第２の負荷に出力する第２のスイッチング電源と、
電源の電圧が予め定める基準電圧未満になったことを検出する検出手段と、
検出手段によって電源の電圧が予め定める基準電圧未満になったことが検出されると、電源からの電流の一部を第１の負荷に供給しない状態から供給する状態に切り換える切り換え素子と、
第１のスイッチング電源の出力側から入力側に流れる電流を阻止する阻止手段とを含むことを特徴とする電源回路。
【請求項２】
前記第１のスイッチング電源は、前記コイルを介して入力される電源からの電流を出力する状態および出力しない状態のうちのいずれかの状態に切り換えるスイッチング手段を含み、第１のスイッチング電源が出力する出力電圧に応じてスイッチング手段を切り換え、
前記阻止手段は、
第１のスイッチング電源への入力電圧が第１のスイッチング電源からの出力電圧未満になったことを検出する入力低下検出手段と、
入力低下検出手段によって第１のスイッチング電源への入力電圧が第１のスイッチング電源からの出力電圧未満になったことが検出されると、スイッチング手段によって電源からの電流を出力しない状態とする制御手段とを含むことを特徴とする請求項１に記載の電源回路。
【請求項３】
前記スイッチング手段は、ＭＯＳＦＥＴであり、
前記阻止手段は、
第１のスイッチング電源への入力電圧が第１のスイッチング電源からの出力電圧未満になったことを検出する入力低下検出手段と、
入力低下検出手段によって第１のスイッチング電源への入力電圧が第１のスイッチング電源からの出力電圧未満になったことが検出されると、ＭＯＳＦＥＴのゲート電圧を低下させる制御手段とを含むことを特徴とする請求項１に記載の電源回路。
【請求項４】
前記第１のスイッチング電源は、
前記コイルを介して入力される電源からの電流を出力する状態および出力しない状態のうちのいずれかの状態に切り換えるスイッチング手段を含み、
電源からの電流を出力する状態に切り換えられている第１の期間と、電源からの電流を出力しない状態に切り換えられている第２の期間との合計時間に対する第１の期間の占める割合を、第１のスイッチング電源が出力する出力電圧に応じて、スイッチング手段を切り換えて変化させ、
前記阻止手段は、
第１のスイッチング電源への入力電圧が第１のスイッチング電源からの出力電圧未満になったことを検出する入力低下検出手段と、
入力低下検出手段によって第１のスイッチング電源への入力電圧が第１のスイッチング電源からの出力電圧未満になったことが検出されると、前記割合を低下させる制御手段とを含むことを特徴とする請求項１に記載の電源回路。
【請求項５】
前記阻止手段は、
第１のスイッチング電源への入力電圧が第１のスイッチング電源からの出力電圧未満になったことを検出する入力低下検出手段と、
入力低下検出手段によって第１のスイッチング電源への入力電圧が第１のスイッチング電源からの出力電圧未満になったことが検出されると、前記切り換え素子によって、電源からの電流の一部を第１の負荷に供給しない状態に切り換えさせる制御手段とを含むことを特徴とする請求項１に記載の電源回路。
【請求項６】
前記阻止手段は、アノードが前記コイルと第２のスイッチング電源との接続点に接続され、カソードが第１のスイッチング電源の入力側に接続されているダイオードであることを特徴とする請求項１に記載の電源回路。
【請求項７】
前記阻止手段は、アノードが第１のスイッチング電源の出力側に接続され、カソードが第１の負荷に接続されているダイオードであることを特徴とする請求項１に記載の電源回路。
【請求項８】
請求項１〜７のいずれか１つに記載の電源回路を含む電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源電圧が低下しても所定の電圧を出力することができる電源回路および電子機器に関する。
【背景技術】
【０００２】
図１は、従来の技術による電源回路９１の構成を示す図である。電源回路９１は、電源９の電圧を所定の出力電圧に変換して出力する。スイッチング電源１４の入力は、コイル１２を介して電源９、たとえば車両に搭載されるバッテリに接続されている。コイル１２の両端には、一端がグランドに接続されているコンデンサ１１，１３の他端がそれぞれ接続されている。
【０００３】
スイッチング電源１４の出力は、コイル１５を介して、トランジスタ１７１を含むシリーズ電源１７の入力に接続されている。コイル１５とシリーズ電源１７の入力との接続点は、一端がグランドに接続されているコンデンサ１６の他端に接続されている。スイッチング電源１４は、スイッチング素子としてＭＯＳＦＥＴ（Metal Oxide Semiconductor
Field Effect Transistor）１４１を含んで構成されており、ＭＯＳＦＥＴ１４１の導通状態と遮断状態とを切り換えることによって、電源９の電圧Ｖｉ、たとえば１４Ｖを所定の出力電圧Ｖｏ、たとえば５Ｖに変換して出力する。
【０００４】
ＭＯＳＦＥＴ１８は、電源９の電圧が低下したときに、電源９からの電流の一部をスイッチング電源１４の出力側にバイパスするための電流バイパス経路を形成する。ＭＯＳＦＥＴ１８による電流バイパス経路がない場合、たとえば電源９の電圧Ｖｉが電圧４Ｖまで低下した場合、シリーズ電源１７が消費する電流Ｉを５００ｍＡ、コイル１２のインピーダンスＲＬを０．５Ω、およびＭＯＳＦＥＴ１４１の導通状態でのインピーダンスＲＦ１を０．５Ωとすると、出力電圧Ｖｏ＝Ｖｉ−（ＲＬ＋ＲＦ１）×Ｉ＝４−（０．５＋０．５）×０．５＝３．５Ｖであり、０．５Ｖの電圧ドロップが生じる。
【０００５】
しかしながら、ＭＯＳＦＥＴ１８による電流バイパス経路がある場合、ＭＯＳＦＥＴ１８の導通状態でのインピーダンスＲＦ２を、ＭＯＳＦＥＴ１４１と同じ０．５Ωとすると、出力電圧Ｖｏ≒４−０．３３×０．５＝３．８３Ｖである。この場合、電圧ドロップは、０．１７Ｖであり、シリーズ電源１７への出力電圧を高くすることができる。
【０００６】
このように、バイパス経路を設けて、電源電圧が低下したときに、電源からの電流を、バイパス経路を介して負荷に供給することによって、出力電圧の低下を抑えることができる他の従来技術として、たとえば特許文献１に記載される出力回路がある。この出力回路は、電源９の電圧を主スイッチング素子であるＭＯＳＦＥＴによって所定の電圧に変換して、負荷である励磁コイルに印加する回路であるが、ＭＯＳＦＥＴに対して並列に接続されているトランジスタによって、電源電圧が低下したときに、電源からの電流の一部をバイパスして負荷に供給する電流バイパス経路が設けられている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００１−３０８６８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
図２は、従来の技術による他の電源回路９２の構成を示す図である。電源回路９２は、２つのスイッチング電源１４，１９を含んで構成され、負荷である２つのシリーズ電源１７，２２にそれぞれ異なる出力電圧、たとえばシリーズ電源１７に５Ｖ、およびシリーズ電源２２に１．２Ｖを出力する。スイッチング電源１４は、図１に示したスイッチング電源１４と同じ回路であり、同じ参照符を付している。スイッチング電源１４には、図１に示したＭＯＳＦＥＴ１８による電流バイパス経路と同じ電流バイパス経路が設けられている。
【０００９】
スイッチング電源１９は、入力がコンデンサ１３とスイッチング電源１４の入力との接続点に接続され、出力がコイル２０を介して、トランジスタ２２１を含むシリーズ電源２２の入力に接続されている。コイル２０とシリーズ電源２２の入力との接続点は、一端がグランドに接続されているコンデンサ２１の他端に接続されている。スイッチング電源１９は、スイッチング素子としてＭＯＳＦＥＴ１９１を含んで構成されており、ＭＯＳＦＥＴ１９１の導通状態と遮断状態とを切り換えることによって、電源９の電圧Ｖｉ、たとえば１４Ｖを所定の出力電圧Ｖｏ２、たとえば１．２Ｖに変換して出力する。
【００１０】
電源回路９２は、電源９の電圧が低下すると、ＭＯＳＦＥＴ１８がオンになり、電源９からの電流Ｉ１がシリーズ電源１７に供給され、スイッチング電源１４の出力の低下を抑制する。
【００１１】
しかしながら、電源９からの電流Ｉ１がＭＯＳＦＥＴ１８を経由して、シリーズ電源１７に供給されている状態で、コイル１２での電圧降下が大きくなり、スイッチング電源１４の入力側の電圧が出力側の電圧より低くなった場合、電源９からＭＯＳＦＥＴ１８を経由して流れてくる電流のうちの一部の電流Ｉ２が、スイッチング電源１４を逆流して、スイッチング電源１９に流れることがある。その結果、電流Ｉ１に加えて、意図しない電流Ｉ２が電流バイパス経路のＭＯＳＦＥＴ１８に流れ、ＭＯＳＦＥＴ１８が異常に発熱し、破壊に至る可能性がある。
【００１２】
本発明の目的は、電源電圧が低下したときスイッチング電源の出力電圧の低下を抑えるために設けられる電流バイパス経路のスイッチング素子の破壊を防止することができる電源回路および電子機器を提供することである。
【課題を解決するための手段】
【００１３】
本発明（１）は、電源に接続されているコイルと、
前記コイルを介して入力される電源の電圧を予め定める第１の電圧に変換して、第１の負荷に出力する第１のスイッチング電源と、
前記コイルを介して入力される電源の電圧を予め定める第１の電圧より低い予め定める第２の電圧に変換して、第２の負荷に出力する第２のスイッチング電源と、
電源の電圧が予め定める基準電圧未満になったことを検出する検出手段と、
検出手段によって電源の電圧が予め定める基準電圧未満になったことが検出されると、電源からの電流の一部を第１の負荷に供給しない状態から供給する状態に切り換える切り換え素子と、
第１のスイッチング電源の出力側から入力側に流れる電流を阻止する阻止手段とを含むことを特徴とする電源回路である。
また本発明（８）は、前記電源回路を含む電子機器である。
【発明の効果】
【００１４】
本発明（１）によれば、第１のスイッチング電源によって、電源に接続されているコイルを介して入力される電源の電圧が予め定める第１の電圧に変換されて、第１の負荷に出力され、第２のスイッチング電源によって、前記コイルを介して入力される電源の電圧が予め定める第１の電圧より低い予め定める第２の電圧に変換されて、第２の負荷に出力される。検出手段によって、電源の電圧が予め定める基準電圧未満になったことが検出される。切り換え素子によって、検出手段によって電源の電圧が予め定める基準電圧未満になったことが検出されると、電源からの電流の一部を第１の負荷に供給しない状態から供給する状態に切り換えられる。そして、阻止手段によって、第１のスイッチング電源の出力側から入力側に流れる電流が阻止される。
【００１５】
したがって、第１のスイッチング電源の前段に設けられるコイルでの電圧降下が大きくなった場合でも、電源電圧が低下したとき第１のスイッチング電源の出力電圧の低下を抑えるために設けられる電流バイパス経路の切り換え素子、たとえばＭＯＳＦＥＴの破壊を防止することができる。
【００１６】
また本発明（８）によれば、前記電源回路を含む。したがって、前記切り換え素子、たとえば電流バイパス経路のＭＯＳＦＥＴの破壊を防止することができる電源回路を用いるので、電子機器の信頼性を高くすることができる。
【図面の簡単な説明】
【００１７】
【図１】従来の技術による電源回路９１の構成を示す図である。
【図２】従来の技術による他の電源回路９２の構成を示す図である。
【図３】本発明の実施の一形態である電源回路１の構成の一例を示す図である。
【図４】スイッチング電源１４の詳細な回路構成の一例を示す図である。
【図５】制御回路３０の回路構成のうちＭＯＳＦＥＴ１８を制御する回路の一例を示す図である。
【図６】チャージポンプ回路４０の構成を示す図である。
【図７】スイッチング電源１４ａの詳細な回路構成の一例を示す図である。
【図８】本発明の実施の他の形態である電源回路２の構成の一例を示す図である。
【図９】電源回路２の変形例である電源回路２ａの構成の一例を示す図である。
【発明を実施するための形態】
【００１８】
図３は、本発明の実施の一形態である電源回路１の構成の一例を示す図である。電源回路１は、コンデンサ１１，１３，１６，２１、コイル１２，１５，２０，スイッチング電源１４，１９，ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）１８、制御回路３０、およびコンパレータ３１，３２を含んで構成されている。電源回路１の構成要素のうち図２に示した電源回路９２の構成要素と同じ構成要素については、同じ参照符を付している。
【００１９】
電源９は、たとえば車両に搭載されるバッテリなどの電源である。電源９は、コイル１２を介して、スイッチング電源１４，１９の入力に接続されている。コイル１２は、電源９に接続されている一端に、コンデンサ１１の一端が接続され、他端にコンデンサ１３の一端がそれぞれ接続されている。コンデンサ１１，１３のそれぞれ他端は、グランドに接続されている。さらに、電源９は、コンパレータ３１の非反転入力端子およびＭＯＳＦＥＴ１８に接続されている。
【００２０】
第１のスイッチング電源であるスイッチング電源１４は、スイッチング素子としてＭＯＳＦＥＴ１４１を含んで構成されており、ＭＯＳＦＥＴ１４１の導通状態と遮断状態とを切り換えることによって、電源９の電圧、たとえば１４Ｖを予め定める第１の電圧、たとえば５Ｖに変換して出力する。スイッチング電源１４の出力は、コイル１５を介して、トランジスタ１７１を含むシリーズ電源１７の入力に接続されている。コイル１５とシリーズ電源１７の入力との接続点は、一端がグランドに接続されているコンデンサ１６の他端に接続されている。シリーズ電源１７は、第１の負荷である。
【００２１】
図４は、スイッチング電源１４の詳細な回路構成の一例を示す図である。スイッチング電源１４は、ＭＯＳＦＥＴ１４１、ダイオード１４２、コイル１４３、コンデンサ１４４、抵抗素子１４５，１４６，１５０、比較電圧生成部１４７、コンパレータ１４８、およびトランジスタ１５１〜１５３を含んで構成されている。
【００２２】
スイッチング手段であるＭＯＳＦＥＴ１４１は、ＮチャネルのＭＯＳＦＥＴであり、ソースが電源９に接続され、すなわち電圧ＶＢが印加され、ゲートがトランジスタ１５２のエミッタおよびトランジスタ１５３のエミッタに接続され、ドレインがコイル１４３の一端およびダイオード１４２のカソードに接続されている。ダイオード１４２のアノードは、グランドに接続されている。コイル１４３の他端は、一端がグランドに接続されているコンデンサ１４４、コイル１５の一端、および抵抗素子１４５の一端に接続されている。
【００２３】
コンデンサ１４４の電圧は、直列に接続されている抵抗素子１４５，１４６によって分圧され、分圧された電圧がコンパレータ１４８の反転入力端子に入力されている。コンパレータ１４８は、非反転入力端子が比較電圧生成部１４７に接続され、出力が制御回路３０の入力に接続されている。比較電圧生成部１４７は、スイッチング電源１４が出力すべき電圧、具体的には５Ｖの電圧を抵抗素子１４５と抵抗素子１４６との比で分圧した第１の比較電圧を生成する回路である。コンパレータ１４８は、コンデンサ１４４の電圧を抵抗素子１４５，１４６によって分圧した電圧が、第１の比較電圧以上であるとＬＯＷレベルの信号を出力し、第１の比較電圧未満であるとＨＩＧＨレベルの信号を出力する。
【００２４】
トランジスタ１５１，１５２は、ＮＰＮ型のトランジスタ（以下「ＮＰＮトランジスタ」という）であり、トランジスタ１５３は、ＰＮＰ型のトランジスタ（以下「ＰＮＰトランジスタ」という）である。トランジスタ１５１は、エミッタがグランドに接続され、コレクタが、一端が後述するチャージポンプ回路の出力に接続されている抵抗素子１５０の他端、トランジスタ１５２のベース、およびトランジスタ１５３のベースに接続されている。トランジスタ１５２のコレクタは、チャージポンプ回路の出力に接続され、エミッタがトランジスタ１５３のエミッタおよびＭＯＳＦＥＴ１４１のゲートに接続されている。トランジスタ１５３のコレクタは、グランドに接続されている。チャージポンプ回路の出力に接続されている抵抗素子１５０およびトランジスタ１５２のコレクタには、チャージポンプ回路の出力電圧ＶＣＰが印加されている。
【００２５】
制御回路３０の出力は、トランジスタ１５１のベースに接続されている。制御回路３０は、コンパレータ１４８が出力する信号がＬＯＷレベルであると、トランジスタ１５１を導通状態（以下「オン」という）に切り換えることによって、ＭＯＳＦＥＴ１４１を遮断状態（以下「オフ」という）とする。そして、コンパレータ１４８が出力する信号がＨＩＧＨレベルであると、トランジスタ１５１をオフに切り換えることによって、ＭＯＳＦＥＴ１４１をオンとする。制御回路３０は、電源９の電圧が６Ｖ付近まで低下すると、ＭＯＳＦＥＴ１４１のオンとオフとを交互に繰り返すスイッチング動作を停止し、ＭＯＳＦＥＴ１４１を継続してオンにするフルオン状態にする。
【００２６】
第２のスイッチング電源であるスイッチング電源１９は、スイッチング素子としてＭＯＳＦＥＴ１９１を含んで構成されており、ＭＯＳＦＥＴ１９１のオンとオフとを切り換えることによって、電源９の電圧、たとえば１４Ｖを予め定める第２の電圧、たとえば１．２Ｖに変換して出力する。スイッチング電源１９の構成は、図４に示したスイッチング電源１４の構成と同じ構成であり、重複を避けるために説明は省略する。スイッチング電源１９の出力は、コイル２０を介して、トランジスタ２２１を含むシリーズ電源２２の入力に接続されている。コイル２０とシリーズ電源２２の入力との接続点は、一端がグランドに接続されているコンデンサ２１の他端に接続されている。シリーズ電源２２は、第２の負荷である。
【００２７】
図５は、制御回路３０の回路構成のうちＭＯＳＦＥＴ１８を制御する回路の一例を示す図である。切り換え素子であるＭＯＳＦＥＴ１８は、電源９の電圧が低下したときに、電源９からの電流の一部をスイッチング電源１４の出力側にバイパスするための電流バイパス経路を形成する。ＭＯＳＦＥＴ１８は、電源９の電圧が予め定める基準電圧、たとえば６Ｖ未満になると、オンとされ、電源９からの電流の一部を、スイッチング電源１４をバイパスしてシリーズ電源１７に供給する。
【００２８】
制御手段である制御回路３０は、トランジスタ３０１，３０３、および抵抗素子３０２，３０４を含んで構成されている。トランジスタ３０１は、ＮＰＮトランジスタであり、ベースがコンパレータ３１の出力に接続され、エミッタがグランドに接続され、コレクタが、一端が電源９に接続されている抵抗素子３０２の他端、およびトランジスタ３０３のベースに接続されている。トランジスタ３０３は、ＰＮＰトランジスタであり、コレクタがグランドに接続され、エミッタが、一端が電源９に接続されている抵抗素子３０４の他端、およびＭＯＳＦＥＴ１８のゲートに接続されている。ＭＯＳＦＥＴ１８は、ＮチャネルのＭＯＳＦＥＴであり、ソースが電源９に接続され、ドレインがスイッチング電源１４の出力に接続されている。
【００２９】
検出手段であるコンパレータ３１は、電源９の電圧と予め定める基準電圧Ｖｒｅｆとを比較し、比較結果に応じた信号を制御回路３０に出力する。コンパレータ３１は、電源９の電圧が基準電圧Ｖｒｅｆ以上であると、ＨＩＧＨレベルの信号を出力し、電源９の電圧が基準電圧Ｖｒｅｆ未満であると、ＬＯＷレベルの信号を出力する。
【００３０】
制御回路３０は、コンパレータ３１の出力がＨＩＧＨレベルであると、すなわち電源９の電圧が予め定める基準電圧Ｖｒｅｆ以上であると、トランジスタ３０１およびトランジスタ３０３ともオンとし、ＭＯＳＦＥＴ１８をオフとする。制御回路３０は、コンパレータ３１の出力がＬＯＷレベルになると、すなわち電源９の電圧が予め定める基準電圧Ｖｒｅｆ未満になると、トランジスタ３０１およびトランジスタ３０３ともオフとして、ＭＯＳＦＥＴ１８をオンとするので、電源９からの電流の一部がスイッチング電源１４の出力側に供給され、スイッチング電源１４の出力電圧の低下を抑える。
【００３１】
図３を参照して、入力低下検出手段であるコンパレータ３２は、非反転入力端子がスイッチング電源１４の入力に接続され、反転入力端子がスイッチング電源１４の出力に接続されている。コンパレータ３２は、スイッチング電源１４の入力電圧と出力電圧とを比較し、比較結果に応じた信号を制御回路３０に出力する。コンパレータ３２は、スイッチング電源１４の入力電圧が出力電圧以上であると、ＨＩＧＨレベルの信号を出力し、スイッチング電源１４の入力電圧が出力電圧未満であると、ＬＯＷレベルの信号を出力する。
【００３２】
制御回路３０は、コンパレータ３１からの信号およびコンパレータ３２からの信号に基づいて、スイッチング電源１４およびＭＯＳＦＥＴ１８を制御する。制御回路３０は、コンパレータ３１からの信号がＨＩＧＨレベルのときは、コンパレータ３２からの信号がＨＩＧＨレベルであるかＬＯＷレベルであるかにかかわらず、ＭＯＳＦＥＴ１８をオフとする。制御回路３０は、コンパレータ３１からの信号がＬＯＷレベルであり、かつコンパレータ３２からの信号がＨＩＧＨレベルであるときは、ＭＯＳＦＥＴ１８をオンとし、電源９からの電流の一部をスイッチング電源１４の出力側に供給する。
【００３３】
制御回路３０は、コンパレータ３１からの信号がＬＯＷレベルであり、かつコンパレータ３２からの信号がＬＯＷレベルであるときは、スイッチング電源１４の出力側から入力側への電流の逆流が生じていると判定し、ＭＯＳＦＥＴ１４１をオフとする。制御回路３０は、ＭＯＳＦＥＴ１４１をオフにすることによって、電流がＭＯＳＦＥＴ１４１を逆流する時間を短くすることができる。すなわち、制御回路３０は、電源９の電圧が予め定める電圧未満となり、かつコイル１２での電圧降下が大きいためにスイッチング電源１４の入力電圧が出力電圧未満となったとき、ＭＯＳＦＥＴ１４１をオフにして、電流がＭＯＳＦＥＴ１４１を逆流する時間を短くすることができ、ＭＯＳＦＥＴ１８の破壊を防止することができる。コンパレータ３２および制御回路３０は、前記阻止手段である。
【００３４】
図６は、チャージポンプ回路４０の構成を示す図である。チャージポンプ回路４０は、図４に示したスイッチング電源１４に含まれる回路であり、ダイオード１６０〜１６２、コンデンサ１６３〜１６６、抵抗素子１７２〜１７６、スイッチ回路１７７、第２の比較電圧生成回路１７８、およびコンパレータ１７９を含んで構成されている。ダイオード１６０〜１６２は、直列に接続され、ダイオード１６０のアノードが電源９に接続され、カソードがダイオード１６１のアノードに接続されている。ダイオード１６２は、アノードがダイオード１６１のカソードに接続され、カソードがチャージポンプ回路４０の出力である。
【００３５】
コンデンサ１６３の一端は、ダイオード１６０のアノードに接続され、コンデンサ１６４の一端は、ダイオード１６０のカソードとダイオード１６１のアノードとの接続点に接続され、コンデンサ１６５の一端は、ダイオード１６１のカソードとダイオード１６２のアノードとの接続点に接続され、コンデンサ１６６の一端は、ダイオード１６２のカソードに接続されている。コンデンサ１６３〜１６６のそれぞれの他端はいずれも制御回路３０ａに接続されている。制御回路３０ａは、コンデンサ１６３〜１６６間の接続を切り換えることによって、チャージポンプ回路４０の出力電圧ＶＣＰを制御する。
【００３６】
チャージポンプ回路４０の出力電圧ＶＣＰは、直列に接続されている５つの抵抗素子１７２〜１７６によって分圧されている。抵抗素子１７２〜１７６の各接続点は、それぞれ、スイッチ回路１７７に含まれる異なるスイッチを介してコンパレータ１７９の反転入力端子に接続されている。スイッチ回路１７７に含まれるスイッチは、制御回路３０ａによってそれぞれオンまたはオフに制御される。コンパレータ１７９は、スイッチ回路１７７の出力が、第２の比較電圧生成回路１７８が生成する第２の比較電圧未満であると、ＨＩＧＨレベルを出力し、第２の比較電圧生成回路１７８が生成する第２の比較電圧以上であると、ＬＯＷレベルを出力する。
【００３７】
制御手段である制御回路３０ａは、コンパレータ３１からの信号がＬＯＷレベルであり、かつコンパレータ３２からの信号がＬＯＷレベルであるときは、スイッチング電源１４で逆流が生じていると判定し、ＭＯＳＦＥＴ１４１をオフにする代わりに、スイッチ回路１７７を切り換えることによって、チャージポンプ回路４０の出力電圧ＶＣＰを低下させる。制御回路３０ａは、チャージポンプ回路４０の出力電圧ＶＣＰを低下させることによって、ＭＯＳＦＥＴ１４１のオン抵抗を増加させ、ＭＯＳＦＥＴ１４１を逆流する電流を少なくすることができ、ＭＯＳＦＥＴ１８の破壊を防止することができる。コンパレータ３２および制御回路３０ａは、阻止手段である。
【００３８】
図７は、スイッチング電源１４ａの詳細な回路構成の一例を示す図である。スイッチング電源１４ａは、図４に示したスイッチング電源１４に、発振回路１４９を追加し、制御回路３０ｂは、図４に示した制御回路３０に分周回路３０５を追加した回路である。図７に示した構成要素のうち図４に示した構成要素と同じ構成要素については、重複を避けるために、同じ参照符を付して説明は省略する。
【００３９】
分周回路３０５は、発振回路１４９が生成するクロック信号を分周する。制御回路３０ｂは、トランジスタ１５１をオンまたはオフとするオンデューティを変化させることによって、ＭＯＳＦＥＴ１４１をオンにする時間を変化させ、スイッチング電源１４の出力電圧が所定の出力電圧になるように制御する。オンデューティは、分周回路３０５が分周したクロック信号の一周期に対するトランジスタ１５１への信号のＨＩＧＨレベルの割合である。具体的には、制御回路３０は、コンパレータ１４８が出力する信号がＬＯＷレベルであると、オンデューティを小さくし、コンパレータ１４８が出力する信号がＨＩＧＨレベルであると、オンデューティを大きくする。
【００４０】
制御手段である制御回路３０ｂは、コンパレータ３１からの信号がＬＯＷレベルであり、かつコンパレータ３２からの信号がＬＯＷレベルであるときは、スイッチング電源１４で逆流が生じていると判定し、ＭＯＳＦＥＴ１４１をオフ、あるいはチャージポンプ回路４０の出力電圧ＶＣＰを低下する代わりに、オンデューティを小さくする。制御回路３０ｂは、オンデューティを小さくすることによって、ＭＯＳＦＥＴ１４１のオン抵抗を平均して増加させ、ＭＯＳＦＥＴ１４１を逆流する電流を少なくすることができ、ＭＯＳＦＥＴ１８の破壊を防止することができる。コンパレータ３２および制御回路３０ｂは、阻止手段である。
【００４１】
上述した実施の形態では、スイッチング電源１４で逆流が生じていると判定したとき、ＭＯＳＦＥＴ１４１をオフ、チャージポンプ回路４０の出力電圧ＶＣＰを低下、あるいはオンデューティを小さくしたが、ＭＯＳＦＥＴ１８をオフとしてもよい。制御回路３０は、電源９からＭＯＳＦＥＴ１８を介してスイッチング電源１４の出力側に供給される電流を止めることによって、スイッチング電源１４の出力側から入力側に逆流する電流を止め、電流がＭＯＳＦＥＴ１４１を逆流する時間を短くすることができる。コンパレータ３２および制御回路３０は、阻止手段である。
【００４２】
図８は、本発明の実施の他の形態である電源回路２の構成の一例を示す図である。電源回路２は、コンデンサ１１，１３，１６，２１、コイル１２，１５，２０，スイッチング電源１４，１９，ＭＯＳＦＥＴ１８、制御回路３０ｃ、コンパレータ３１、およびダイオード５１を含んで構成されている。電源回路２の構成要素のうち図３に示した電源回路１の構成要素と同じ構成要素については、同じ参照符を付して、重複を避けるために説明は省略する。
【００４３】
制御回路３０ｃは、図５に示した制御回路３０と同じ回路構成を含み、コンパレータ３１の出力がＨＩＧＨレベルであると、すなわち電源９の電圧が予め定める基準電圧以上であると、トランジスタ３０１およびトランジスタ３０３ともオンとし、ＭＯＳＦＥＴ１８をオフとする。コンパレータ３１の出力がＬＯＷレベルになると、すなわち電源９の電圧が予め定める基準電圧未満になると、トランジスタ３０１およびトランジスタ３０３ともオフになるので、ＭＯＳＦＥＴ１８は、オンとなり、電源９からの電流の一部がスイッチング電源１４の出力側に供給される。
【００４４】
ダイオード５１は、アノードがコイル１２と、コンデンサ１３と、スイッチング電源１９の入力との接続点に接続され、カソードがスイッチング電源１４の入力に接続されている。したがって、電源９からＭＯＳＦＥＴ１８を介して供給される電流の一部が、ＭＯＳＦＥＴ１４１を逆流することを防止するができ、ＭＯＳＦＥＴ１８の破壊を防止することができる。ダイオード５１は、阻止手段である。
【００４５】
図９は、電源回路２の変形例である電源回路２ａの構成の一例を示す図である。電源回路２ａは、コンデンサ１１，１３，１６，２１、コイル１２，１５，２０，スイッチング電源１４，１９，ＭＯＳＦＥＴ１８、制御回路３０ｃ、コンパレータ３１、およびダイオード５２を含んで構成されている。電源回路２ａの構成要素のうち図８に示した電源回路２の構成要素と同じ構成要素については、同じ参照符を付して、重複を避けるために説明は省略する。
【００４６】
ダイオード５２は、アノードがスイッチング電源１４の出力に接続され、カソードがＭＯＳＦＥＴ１８のドレインおよびコイル１５に接続されている。したがって、電源９からＭＯＳＦＥＴ１８を介して供給される電流の一部が、ＭＯＳＦＥＴ１４１を逆流することを防止するができ、ＭＯＳＦＥＴ１８の破壊を防止することができる。ダイオード５２は、阻止手段である。
【００４７】
このように、スイッチング電源１４によって、電源９に接続されているコイル１２を介して入力される電源９の電圧が予め定める第１の電圧に変換されて、シリーズ電源１７に出力され、スイッチング電源１９によって、コイル１２を介して入力される電源９の電圧が予め定める第１の電圧より低い予め定める第２の電圧に変換されて、シリーズ電源２２に出力される。コンパレータ３１によって、電源９の電圧が予め定める基準電圧未満になったことが検出される。切り換え素子、たとえばＭＯＳＦＥＴ１８によって、コンパレータ３１によって電源９の電圧が予め定める基準電圧未満になったことが検出されると、電源９からの電流の一部をシリーズ電源１７に供給しない状態から供給する状態に切り換えられる。そして、阻止手段によって、スイッチング電源１４の出力側から入力側に流れる電流が阻止される。
【００４８】
したがって、スイッチング電源１４の前段に設けられるコイル１２での電圧降下が大きくなった場合でも、電源９の電圧が低下したときスイッチング電源１４の出力電圧の低下を抑えるために設けられる電流バイパス経路の切り換え素子、たとえばＭＯＳＦＥＴ１８の破壊を防止することができる。
【００４９】
さらに、スイッチング電源１４は、ＭＯＳＦＥＴ１４１を含む。ＭＯＳＦＥＴ１４１によって、コイル１２を介して入力される電源９からの電流を出力する状態および出力しない状態のうちのいずれかの状態に切り換えられる。スイッチング電源１４によって、スイッチング電源１４が出力する出力電圧に応じてＭＯＳＦＥＴ１４１が切り換えられる。コンパレータ３２によって、スイッチング電源１４への入力電圧がスイッチング電源１４からの出力電圧未満になったことが検出される。そして、制御回路３０によって、コンパレータ３２によってスイッチング電源１４への入力電圧がスイッチング電源１４からの出力電圧未満になったことが検出されると、ＭＯＳＦＥＴ１４１によって電源９からの電流を出力しない状態とする。
【００５０】
したがって、スイッチング電源１４を停止することによって、逆流する時間を短くすることができ、電流バイパス経路の切り換え素子、たとえばＭＯＳＦＥＴの破壊を防止することができる。
【００５１】
さらに、前記スイッチング手段は、ＭＯＳＦＥＴ１４１である。コンパレータ３２によって、スイッチング電源１４への入力電圧がスイッチング電源１４からの出力電圧未満になったことが検出される。制御回路３０ａによって、コンパレータ３２によってスイッチング電源１４への入力電圧がスイッチング電源１４からの出力電圧未満になったことが検出されると、ＭＯＳＦＥＴ１４１のゲート電圧が低下される。
【００５２】
したがって、ＭＯＳＦＥＴ１４１のオン抵抗を増加することによって、スイッチング電源１４を逆流する電流を少なくすることができ、ＭＯＳＦＥＴ１８の破壊を防止することができる。
【００５３】
さらに、スイッチング電源１４は、ＭＯＳＦＥＴ１４１を含む。ＭＯＳＦＥＴ１４１によって、コイル１２を介して入力される電源９からの電流を出力する状態および出力しない状態のうちのいずれかの状態に切り換えられる。スイッチング電源１４によって、電源９からの電流を出力する状態に切り換えられている第１の期間と、電源９からの電流を出力しない状態に切り換えられている第２の期間との合計時間に対する第１の期間の占める割合、すなわちオンデューティを、スイッチング電源１４が出力する出力電圧に応じて、ＭＯＳＦＥＴ１４１を切り換えて変化させる。
【００５４】
コンパレータ３２によって、スイッチング電源１４への入力電圧がスイッチング電源１４からの出力電圧未満になったことが検出される。そして、制御回路３０ｂによって、コンパレータ３２によってスイッチング電源１４への入力電圧がスイッチング電源１４からの出力電圧未満になったことが検出されると、オンデューティが低下される。
【００５５】
したがって、ＭＯＳＦＥＴ１４１のオン抵抗を平均して増加することによって、スイッチング電源１４を逆流する電流を少なくすることができ、ＭＯＳＦＥＴ１８の破壊を防止することができる。
【００５６】
さらに、コンパレータ３２によって、スイッチング電源１４への入力電圧がスイッチング電源１４からの出力電圧未満になったことが検出される。制御回路３０によって、コンパレータ３２によってスイッチング電源１４への入力電圧がスイッチング電源１４からの出力電圧未満になったことが検出されると、ＭＯＳＦＥＴ１８によって、電源９からの電流の一部をシリーズ電源１７に供給しない状態に切り換えされる。
【００５７】
したがって、電流バイパス経路のＭＯＳＦＥＴ１８を遮断状態にすることによって、逆流する時間を短くすることができ、電流バイパス経路のＭＯＳＦＥＴ１８の破壊を防止することができる。
【００５８】
さらに、前記阻止手段は、アノードがコイル１２とスイッチング電源１９との接続点に接続され、カソードがスイッチング電源１４の入力側に接続されているダイオード５１であるので、電流がスイッチング電源１４を逆流することを防止することができ、電流バイパス経路のＭＯＳＦＥＴ１８の破壊を防止することができる。
【００５９】
さらに、前記阻止手段は、アノードがスイッチング電源１４の出力側に接続され、カソードがシリーズ電源１７に接続されているダイオード５２であるので、電流がスイッチング電源１４を逆流することを防止することができ、電流バイパス経路のＭＯＳＦＥＴ１８の破壊を防止することができる。
【００６０】
電源回路１または電源回路２は、電子機器、たとえば車両に搭載される電子機器に電量を供給する電源回路として用いることができる。
【００６１】
このように、電子機器は、電源回路１，２，２ａのうちのいずれかを含む。したがって、電流バイパス経路のＭＯＳＦＥＴ１８の破壊を防止することができる電源回路を用いるので、電子機器の信頼性を高くすることができる。
【符号の説明】
【００６２】
１，２，２ａ，９１，９２  電源回路
９  電源
１１，１３，１６，２１，１４４  コンデンサ
１２，１５，２０，１４３  コイル
１４，１９  スイッチング電源
１７，２２  シリーズ電源
１８，１４１，１９１  ＭＯＳＦＥＴ
３０，３０ａ，３０ｂ，３０ｃ  制御回路
３１，３２，１４８，１７９  コンパレータ
４０  チャージポンプ回路
５１，５２，１４２，１６０〜１６２  ダイオード
１４４，１６３〜１６６  コンデンサ
１４５，１４６，１５０，１７２〜１７６，３０２，３０４  抵抗素子
１４７，１７８  比較電圧生成回路
１４９  発振回路
１５１〜１５３，３０１，３０３  トランジスタ
１７７  スイッチ回路
３０５  分周回路
【図１】
2010246293.tif 000003
【図２】
2010246293.tif 000004
【図３】
2010246293.tif 000005
【図４】
2010246293.tif 000006
【図５】
2010246293.tif 000007
【図６】
2010246293.tif 000008
【図７】
2010246293.tif 000009
【図８】
2010246293.tif 000010
【図９】
2010246293.tif 000011