(57)【要約】【課題】ドライブトランジスタの閾電圧のエンハンスメントシフトを抑制可能な表示装置を提供する。【解決手段】画素２は少なくともサンプリングトランジスタＴｒ１と、ドライブトランジスタＴｒｄと、発光素子ＥＬとを含む。サンプリングトランジスタＴｒ１は、走査線ＷＳから供給された制御信号に応じて信号線ＳＬから映像信号を取り込む。ドライブトランジスタＴｒｄは、１フィールド期間のうちの発光期間で順バイアス状態となり、取り込まれた映像信号に応じて駆動電流を供給する。発光素子ＥＬは、駆動電流により映像信号に応じた輝度で発光する。駆動部（３，４）は、１フィールド期間のうちの非発光期間で走査線ＷＳ及び信号線ＳＬを介して各画素２のドライブトランジスタＴｒｄを順バイアス状態から逆バイアス状態に切換える。【選択図】図２
2010139897.tif 000002
【特許請求の範囲】
【請求項１】
画素アレイ部と、駆動部とを有し、
前記画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを含み、
前記駆動部は、１フィールド期間にわたって各走査線に順次制御信号を供給するとともに、各信号線に映像信号を供給し、
前記画素は少なくともサンプリングトランジスタと、ドライブトランジスタと、発光素子とを含み、
前記サンプリングトランジスタは、該走査線から供給された制御信号に応じて該信号線から映像信号を取り込み、
前記ドライブトランジスタは、１フィールド期間のうちの発光期間で順バイアス状態となり、取り込まれた映像信号に応じて駆動電流を供給し、
前記発光素子は、該駆動電流により該映像信号に応じた輝度で発光し、
前記駆動部は、１フィールド期間のうちの非発光期間で該走査線及び信号線を介して各画素のドライブトランジスタを順バイアス状態から逆バイアス状態に切換える
表示装置。
【請求項２】
前記駆動部は、１水平周期で制御信号を走査線に出力するとともに、１水平周期内で信号電位と基準電位とが切換わる映像信号を信号線に出力し、
前記サンプリングトランジスタは、第１の制御信号に応じて信号電位を取り込み、以ってドライブトランジスタが発光期間に順バイアス状態になって信号電位に応じた駆動電流を該発光素子に供給し、
前記サンプリングトランジスタは、非発光期間で第２の制御信号に応じて基準電位を取り込み、以ってドライブトランジスタが逆バイアス状態になる請求項１記載の表示装置。
【請求項３】
前記サンプリングトランジスタは、非発光期間で複数の水平周期にわたって繰り返し出力される第２の制御信号に応じて基準電位を繰り返し取り込む請求項２記載の表示装置。
【請求項４】
前記駆動部は、１水平周期内で信号電位と第１の基準電位とこれより信号電位から離れている第２の基準電位とで切換わる映像信号を信号線に供給し、
前記サンプリングトランジスタは、第１の制御信号に先行する制御信号に応じて第１の基準電位を取り込んで該ドライブトランジスタを初期化した後、第１の制御信号に応じて信号電位を取り込み、
前記サンプリングトランジスタは、第２の制御信号に応じて第２の基準電位を取り込む請求項２記載の表示装置。
【請求項５】
前記ドライブトランジスタは、そのゲートが該サンプリングトランジスタに接続し、そのソースが該発光素子に接続し、該ゲートとソースとの間に画素容量が接続し、
前記サンプリングトランジスタは、第１の制御信号に応じてオンし、該信号電位を該ドライブトランジスタのゲートとソースとの間に書き込んで順バイアス状態とし、
前記ドライブトランジスタは、該サンプリングトランジスタがオフした後該信号電位に応じて駆動電流を該発光素子に供給する発光期間で、ゲートとソースとの間の電位差を維持しながらソース電位が上昇し、
前記サンプリングトランジスタは、該第２の制御信号に応じてオンし、該ドラブトランジスタのゲートに基準電位を書き込み、以ってソースとゲートの電位を逆転して逆バイアス状態に切換える請求項２記載の表示装置。
【請求項６】
前記ドライブトランジスタは、逆バイアス状態にある時のゲートとソース間の電位差の絶対値が、順バイアス状態にある時のゲートとソース間の電位差の絶対値より大きい請求項５記載の表示装置。
【請求項７】
１フィールド期間内で該ドライブトランジスタが逆バイアス状態になる非発光期間は、順バイアス状態になる発光期間よりも長い請求項１記載の表示装置。
【請求項８】
本体と、該本体に入力する情報若しくは本体から出力された情報を表示する表示器とからなり、
前記表示器は、画素アレイ部と、駆動部とからなり、
前記画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを含み、
前記駆動部は、１フィールド期間にわたって各走査線に順次制御信号を供給するとともに、各信号線に映像信号を供給し、
前記画素は少なくともサンプリングトランジスタと、ドライブトランジスタと、発光素子とを含み、
前記サンプリングトランジスタは、該走査線から供給された制御信号に応じて該信号線から映像信号を取り込み、
前記ドライブトランジスタは、１フィールド期間のうちの発光期間で順バイアス状態となり、取り込まれた映像信号に応じて駆動電流を供給し、
前記発光素子は、該駆動電流により該映像信号に応じた輝度で発光し、
前記駆動部は、１フィールド期間のうちの非発光期間で該走査線及び信号線を介して各画素のドライブトランジスタを順バイアス状態から逆バイアス状態に切換える
電子機器。
【請求項９】
画素アレイ部と、駆動部とからなり、
前記画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを含み、
前記駆動部は、１フィールド期間にわたって各走査線に順次制御信号を供給するとともに、各信号線に映像信号を供給し、
前記画素は少なくともサンプリングトランジスタと、ドライブトランジスタと、発光素子とを含む表示装置を駆動するため、
前記サンプリングトランジスタが、該走査線から供給された制御信号に応じて該信号線から映像信号を取り込み、
前記ドライブトランジスタが、１フィールド期間のうちの発光期間で順バイアス状態となり、取り込まれた映像信号に応じて駆動電流を供給し、
前記発光素子が、該駆動電流により該映像信号に応じた輝度で発光し、
前記駆動部が、１フィールド期間のうちの非発光期間で該走査線及び信号線を介して各画素のドライブトランジスタを順バイアス状態から逆バイアス状態に切換える
表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子を画素に用いたアクティブマトリクス型の表示装置及びその駆動方法に関する。またこのような表示装置を組み込んだ電子機器に関する。
【背景技術】
【０００２】
表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機ＥＬ素子を画素に用いた有機ＥＬディスプレイなどにおいても同様であるが、液晶画素と異なり有機ＥＬ素子は自発光素子である。その為、有機ＥＬディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。
【０００３】
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ、ＴＦＴ）によって制御するものであり、以下の特許文献に記載がある。
【特許文献１】特開２００３−２５５８５６
【特許文献２】特開２００３−２７１０９５
【特許文献３】特開２００４−１３３２４０
【特許文献４】特開２００４−０２９７９１
【特許文献５】特開２００４−０９３６８２
【特許文献６】特開２００６−２１５２１３
【０００４】
従来の表示装置は、基本的に画素アレイ部と駆動部とを有する。画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを含む。駆動部は、１フィールド期間に亘って各走査線に順次制御信号を供給すると共に、各信号線に映像信号を供給する。画素は、少なくともサンプリングトランジスタと、ドライブトランジスタと、発光素子とを含む。サンプリングトランジスタは、走査線から供給された制御信号に応じて信号線から映像信号を取り込む。ドライブトランジスタは、１フィールド期間のうちの発光期間で順バイアス状態となり、取り込まれた映像信号に応じて駆動電流を供給する。発光素子は、駆動電流により映像信号に応じた輝度で発光する。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来の表示装置は、発光期間中にドライブトランジスタが順バイアス状態になる。即ち、ドライブトランジスタのソース電位に対してゲート電位が閾電圧以上となり、オン状態となって駆動電流を発光素子に供給する。しかしながら、ドライブトランジスタの順バイアス状態が長く続くと、閾電圧特性がエンハンスメント側にシフトする。ドライブトランジスタの閾電圧特性がエンハンスメント側にシフトすると、画素の動作に不具合が生じるため、解決すべき課題となっている。
【課題を解決するための手段】
【０００６】
上述した従来の技術の課題に鑑み、本発明はドライブトランジスタの閾電圧のエンハンスメントシフトを抑制可能な表示装置を提供することを目的とする。係る目的を達成するために以下の手段を講じた。即ち本発明に係る表示装置は、画素アレイ部と、駆動部とを有する。前記画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを含む。前記駆動部は、１フィールド期間にわたって各走査線に順次制御信号を供給するとともに、各信号線に映像信号を供給する。前記画素は少なくともサンプリングトランジスタと、ドライブトランジスタと、発光素子とを含む。前記サンプリングトランジスタは、該走査線から供給された制御信号に応じて該信号線から映像信号を取り込む。前記ドライブトランジスタは、１フィールド期間のうちの発光期間で順バイアス状態となり、取り込まれた映像信号に応じて駆動電流を供給する。前記発光素子は、該駆動電流により該映像信号に応じた輝度で発光する。前記駆動部は、１フィールド期間のうちの非発光期間で該走査線及び信号線を介して各画素のドライブトランジスタを順バイアス状態から逆バイアス状態に切換える。
【０００７】
好ましくは、前記駆動部は１水平周期で制御信号を走査線に出力するとともに、１水平周期内で信号電位と基準電位とが切換わる映像信号を信号線に出力する。前記サンプリングトランジスタは、第１の制御信号に応じて信号電位を取り込み、以ってドライブトランジスタが発光期間に順バイアス状態になって信号電位に応じた駆動電流を該発光素子に供給する。前記サンプリングトランジスタは、非発光期間で第２の制御信号に応じて基準電位を取り込み、以ってドライブトランジスタが逆バイアス状態になる。
又前記サンプリングトランジスタは、非発光期間で複数の水平周期にわたって繰り返し出力される第２の制御信号に応じて基準電位を繰り返し取り込む。
又前記駆動部は、１水平周期内で信号電位と第１の基準電位とこれより信号電位から離れている第２の基準電位とで切換わる映像信号を信号線に供給する。前記サンプリングトランジスタは、第１の制御信号に先行する制御信号に応じて第１の基準電位を取り込んで該ドライブトランジスタを初期化した後、第１の制御信号に応じて信号電位を取り込む。前記サンプリングトランジスタは、第２の制御信号に応じて第２の基準電位を取り込む。
又前記ドライブトランジスタは、そのゲートが該サンプリングトランジスタに接続し、そのソースが該発光素子に接続し、該ゲートとソースとの間に画素容量が接続している。前記サンプリングトランジスタは、第１の制御信号に応じてオンし、該信号電位を該ドライブトランジスタのゲートとソースとの間に書き込んで順バイアス状態とする。前記ドライブトランジスタは、該サンプリングトランジスタがオフした後該信号電位に応じて駆動電流を該発光素子に供給する発光期間で、ゲートとソースとの間の電位差を維持しながらソース電位が上昇する。前記サンプリングトランジスタは、該第２の制御信号に応じてオンし、該ドラブトランジスタのゲートに基準電位を書き込み、以ってソースとゲートの電位を逆転して逆バイアス状態に切換える。
又前記ドライブトランジスタは、逆バイアス状態にある時のゲートとソース間の電位差の絶対値が、順バイアス状態にある時のゲートとソース間の電位差の絶対値より大きい。
又１フィールド期間内で該ドライブトランジスタが逆バイアス状態になる非発光期間は、順バイアス状態になる発光期間よりも長い。
【発明の効果】
【０００８】
本発明によれば、駆動部は、１フィールド期間のうちの非発光期間で走査線及び信号線を介して各画素のドライブトランジスタを順バイアス状態から逆バイアス状態に切り換えている。前述したように、発光期間ではドライブトランジスタが順バイアス状態に置かれるため、その閾電圧特性がエンハンスメント側にシフトする。一方非発光期間になるとドライブトランジスタが逆バイアス状態に切り換えられるため、閾電圧特性は逆にデプレッション側にシフトする。このように、順バイアス状態と逆バイアス状態を交互に切り換えることで、ドライブトランジスタの閾電圧特性のエンハンスメントシフトを抑制することができる。なおドライブトランジスタを逆バイアス状態に置くとドライブトランジスタはオフ状態になるが、画素は非発光期間にあるので、動作上は問題がない。
【発明を実施するための最良の形態】
【０００９】
以下図面を参照して、発明を実施するための最良の形態（実施形態と言う）について説明する。なお説明は以下の順序で行う。
第一実施形態
第二実施形態
第三実施形態
第四実施形態
第五実施形態
応用形態
【００１０】
〈第一実施形態〉
［全体構成］
図１は、本発明に係る表示装置の第一実施形態の全体構成を示す模式的なブロック図である。図示するように、本表示装置は、画素アレイ部１（画面部）とこれを駆動する駆動部とからなる。画素アレイ部１は、行状の走査線ＷＳと、列状の信号線（信号ライン）ＳＬと、両者が交差する部分に配された行列状の画素２と、各画素２の各行に対応して配された給電線（電源ライン）ＶＬとを備えている。なお本例は、各画素２にＲＧＢ三原色のいずれかが割り当てられており、カラー表示が可能である。但し本発明はこれに限られるものではなく、単色表示のデバイスも含む。駆動部は、各走査線ＷＳに順次制御信号を供給して画素２を行単位で線順次走査するライトスキャナ４と、この線順次走査に合わせて各給電線ＶＬに第１電位と第２電位で切換る電源電圧を供給する電源スキャナ６と、この線順次走査に合わせて列状の信号線ＳＬに映像信号となる信号電位と基準電位を供給する水平セレクタ３とを備えている。
【００１１】
［画素の回路構成］
図２は、図１に示した表示装置に含まれる画素２の具体的な構成及び結線関係を示す回路図である。図示するように、この画素２は有機ＥＬデバイスなどで代表される発光素子ＥＬと、サンプリングトランジスタＴｒ１と、ドライブトランジスタＴｒｄと、画素容量Ｃｓとを含む。サンプリングトランジスタＴｒ１は、その制御端（ゲート）が対応する走査線ＷＳに接続し、一対の電流端（ソース及びドレイン）の片方が対応する信号線ＳＬに接続し、他方がドライブトランジスタＴｒｄの制御端（ゲートＧ）に接続する。ドライブトランジスタＴｒｄは、一対の電流端（ソースＳ及びドレイン）の一方が発光素子ＥＬに接続し、他方が対応する給電線ＶＬに接続している。本例では、ドライブトランジスタＴｒｄがＮチャネル型であり、そのドレインが給電線ＶＬに接続する一方、ソースＳが出力ノードとして発光素子ＥＬのアノードに接続している。発光素子ＥＬのカソードは所定のカソード電位Ｖｃａｔｈに接続している。画素容量ＣｓはドライブトランジスタＴｒｄの片方の電流端であるソースＳと制御端であるゲートＧの間に接続している。
【００１２】
かかる構成において、サンプリングトランジスタＴｒ１は走査線ＷＳから供給された制御信号に応じて導通し、信号線ＳＬから供給された信号電位をサンプリングして画素容量Ｃｓに保持する。ドライブトランジスタＴｒｄは、第１電位（高電位Ｖｄｄ）にある給電線ＶＬから電流の供給を受け画素容量Ｃｓに保持された信号電位に応じて駆動電流を発光素子ＥＬに流す。ライトスキャナ４は、信号線ＳＬが信号電位にある時間帯にサンプリングトランジスタＴｒ１を導通状態にするため、所定のパルス幅の制御信号を制御線ＷＳに出力し、以って画素容量Ｃｓに信号電位を保持すると同時にドライブトランジスタＴｒｄの移動度μに対する補正を信号電位に加える。この後ドライブトランジスタＴｒｄは画素容量Ｃｓに書き込まれた信号電位Ｖｓｉｇに応じた駆動電流を発光素子ＥＬに供給し、発光動作に入る。
【００１３】
本画素回路２は、上述した移動度補正機能に加え閾電圧補正機能も備えている。即ち電源スキャナ６は、サンプリングトランジスタＴｒ１が信号電位Ｖｓｉｇをサンプリングする前に、第１タイミングで給電線ＶＬを第１電位（高電位Ｖｄｄ）から第２電位（低電位Ｖｓｓ）に切換える。またライトスキャナ４は同じくサンプリングトランジスタＴｒ１が信号電位Ｖｓｉｇをサンプリングする前に、第２タイミングでサンプリングトランジスタＴｒ１を導通させて信号線ＳＬから基準電位ＶｒｅｆをドライブトランジスタＴｒｄのゲートＧに印加すると共にドライブトランジスタＴｒｄのソースＳを第２電位（Ｖｓｓ）にセットする。電源スキャナ６は第２タイミングの後の第３タイミングで給電線ＶＬを第２電位Ｖｓｓから第１電位Ｖｄｄに切換えて、ドライブトランジスタＴｒｄの閾電圧Ｖｔｈに相当する電圧を画素容量Ｃｓに保持する。かかる閾電圧補正機能により、本表示装置は画素毎にばらつくドライブトランジスタＴｒｄの閾電圧Ｖｔｈの影響をキャンセルすることができる。
【００１４】
本画素回路２は、さらにブートストラップ機能も備えている。即ちライトスキャナ４は画素容量Ｃｓに信号電位Ｖｓｉｇが保持された段階で走査線ＷＳに対する制御信号の印加を解除し、サンプリングトランジスタＴｒ１を非道通状態にしてドライブトランジスタＴｒｄのゲートＧを信号線ＳＬから電気的に切り離し、以ってドライブトランジスタＴｒｄのソースＳの電位変動にゲートＧの電位が連動し、ゲートＧとソースＳ間の電圧Ｖｇｓを一定に維持することができる。
【００１５】
［タイミングチャートの参考例１］
図３は、図２に示した画素回路２の動作説明に供するタイミングチャートである。時間軸を共通にして、走査線ＷＳの電位変化、給電線ＶＬの電位変化及び信号線ＳＬの電位変化を表している。またこれらの電位変化と並行に、ドライブトランジスタのゲートＧ及びソースＳの電位変化も表してある。
【００１６】
走査線ＷＳには、サンプリングトランジスタＴｒ１をオンするための制御信号パルスが印加される。この制御信号パルスは画素アレイ部の線順次走査に合わせて１フィールド（１ｆ）周期で走査線ＷＳに印加される。この制御信号パルスは一水平走査周期（１Ｈ）の間に二発のパルスを含んでいる。最初のパルスを第一パルスＰ１とし、後続のパルスを第二パルスＰ２と呼ぶ場合がある。給電線ＶＬは同じように１フィールド周期（１ｆ）で高電位Ｖｄｄと低電位Ｖｓｓとの間で切換る。信号線ＳＬには一水平走査周期（１Ｈ）内で信号電位Ｖｓｉｇと基準電位Ｖｒｅｆが切換る映像信号を供給している。
【００１７】
図３のタイミングチャートに示すように、画素は前のフィールドの発光期間から当該フィールドの非発光期間に入り、そのあと当該フィールドの発光期間となる。この非発光期間で準備動作、閾電圧補正動作、信号書込動作、移動度補正動作などを行う。
【００１８】
前フィールドの発光期間では、給電線ＶＬが高電位Ｖｄｄにあり、ドライブトランジスタＴｒｄが駆動電流Ｉｄｓを発光素子ＥＬに供給している。駆動電流Ｉｄｓは高電位Ｖｄｄにある給電線ＶＬからドライブトランジスタＴｒｄを介して発光素子ＥＬを通り、カソードラインに流れ込んでいる。
【００１９】
続いて当該フィールドの非発光期間に入るとまずタイミングＴ１で給電線ＶＬを高電位Ｖｄｄから低電位Ｖｓｓに切換える。これにより給電線ＶＬはＶｓｓまで放電され、さらにドライブトランジスタＴｒｄのソースＳの電位はＶｓｓまで下降する。これにより発光素子ＥＬのアノード電位（即ちドライブトランジスタＴｒｄのソース電位）は逆バイアス状態となるため、駆動電流が流れなくなり消灯する。またドライブトランジスタのソースＳの電位降下に連動してゲートＧの電位も降下する。
【００２０】
続いてタイミングＴ２になると、走査線ＷＳを低レベルから高レベルに切換えることで、サンプリングトランジスタＴｒ１が導通状態になる。この時信号線ＳＬは基準電位Ｖｒｅｆにある。よってドライブトランジスタＴｒｄのゲートＧの電位は導通したサンプリングトランジスタＴｒ１を通じて信号線ＳＬの基準電位Ｖｒｅｆとなる。この時ドライブトランジスタＴｒｄのソースＳの電位はＶｒｅｆよりも十分低い電位Ｖｓｓにある。この様にしてドライブトランジスタＴｒｄのゲートＧとソースＳとの間の電圧ＶｇｓがドライブトランジスタＴｒｄの閾電圧Ｖｔｈより大きくなるように、初期化される。タイミングＴ１からタイミングＴ３までの期間Ｔ１‐Ｔ３はドライブトランジスタＴｒｄのゲートＧ／ソースＳ間電圧Ｖｇｓを予めＶｔｈ以上に設定する準備期間である。
【００２１】
この後タイミングＴ３になると、給電線ＶＬが低電位Ｖｓｓから高電位Ｖｄｄに遷移し、ドライブトランジスタＴｒｄのソースＳの電位が上昇を開始する。やがてドリライブトランジスタＴｒｄのゲートＧ／ソースＳ間電圧Ｖｇｓが閾電圧Ｖｔｈとなった所で電流がカットオフする。この様にしてドライブトランジスタＴｒｄの閾電圧Ｖｔｈに相当する電圧が画素容量Ｃｓに書き込まれる。これが閾電圧補正動作である。この時電流がもっぱら画素容量Ｃｓ側に流れ、発光素子ＥＬには流れないようにするため、発光素子ＥＬがカットオフとなるようにカソード電位Ｖｃａｔｈを設定しておく。
【００２２】
タイミングＴ４では走査線ＷＳがハイレベルからローレベルに戻る。換言すると、走査線ＷＳに印加された第一パルスＰ１が解除され、サンプリングトランジスタはオフ状態になる。以上の説明から明らかなように、第一パルスＰ１は閾電圧補正動作を行うために、サンプリングトランジスタＴｒ１のゲートに印加される。
【００２３】
この後信号線ＳＬが基準電位Ｖｒｅｆから信号電位Ｖｓｉｇに切り換る。続いてタイミングＴ５で走査線ＷＳが再びローレベルからハイレベルに立上る。換言すると第二パルスＰ２がサンプリングトランジスタＴｒ１のゲートに印加される。これによりサンプリングトランジスタＴｒ１は再びオンし、信号線ＳＬから信号電位Ｖｓｉｇをサンプリングする。よってドライブトランジスタＴｒｄのゲートＧの電位は信号電位Ｖｓｉｇになる。ここで発光素子ＥＬは始めカットオフ状態（ハイインピーダンス状態）にあるためドライブトランジスタＴｒｄのドレインとソースの間に流れる電流は専ら画素容量Ｃｓと発光素子ＥＬの等価容量に流れ込み充電を開始する。この後サンプリングトランジスタＴｒ１がオフするタイミングＴ６までに、ドライブトランジスタＴｒｄのソースＳの電位はΔＶだけ上昇する。この様にして映像信号の信号電位ＶｓｉｇがＶｔｈに足し込まれる形で画素容量Ｃｓに書き込まれる共に、移動度補正用の電圧ΔＶが画素容量Ｃｓに保持された電圧から差し引かれる。よってタイミングＴ５からタイミングＴ６まで期間Ｔ５‐Ｔ６が信号書込期間＆移動度補正期間となる。換言すると、走査線ＷＳに第二パルスＰ２が印加されると、信号書込動作及び移動度補正動作が行われる。信号書込期間＆移動度補正期間Ｔ５‐Ｔ６は、第二パルスＰ２のパルス幅に等しい。即ち第二パルスＰ２のパルス幅が移動度補正期間を規定している。
【００２４】
この様に信号書込期間Ｔ５‐Ｔ６では信号電にＶｓｉｇの書込みと補正量ΔＶの調整が同時に行われる。Ｖｓｉｇが高いほどドライブトランジスタＴｒｄが供給する電流Ｉｄｓは大きくなり、ΔＶの絶対値も大きくなる。従って発光輝度レベルに応じた移動度補正が行われる。Ｖｓｉｇを一定とした場合、ドライブトランジスタＴｒｄの移動度μが大きいほどΔＶの絶対値が大きくなる。換言すると移動度μが大きいほど画素容量Ｃｓに対する負帰還量ΔＶが大きくなるので、画素毎の移動度μのばらつきを取り除くことができる。
【００２５】
最後にタイミングＴ６になると、前述したように走査線ＷＳが低レベル側に遷移し、サンプリングトランジスタＴｒ１はオフ状態となる。これによりドライブトランジスタＴｒｄのゲートＧは信号線ＳＬから切り離される。このときドレイン電流Ｉｄｓが発光素子ＥＬを流れ始める。これにより発光素子ＥＬのアノード電位は駆動電流Ｉｄｓに応じて上昇する。発光素子ＥＬのアノード電位の上昇は、即ちドライブトランジスタＴｒｄのソースＳの電位上昇に他ならない。ドライブトランジスタＴｒｄのソースＳの電位が上昇すると、画素容量Ｃｓのブートストラップ動作によりドライブトランジスタＴｒｄのゲートＧの電位も連動して上昇する。ゲート電位の上昇量はソース電位の上昇量に等しくなる。ゆえに発光期間中ドライブトランジスタＴｒｄのゲートＧ／ソースＳ間の入力電圧Ｖｇｓは一定に保持される。このゲート電圧Ｖｇｓの値は信号電位Ｖｓｉｇに閾電圧Ｖｔｈ及び移動量μの補正をかけたものとなっている。ドライブトランジスタＴｒｄは飽和領域で動作する。即ちドライブトランジスタＴｒｄは、ゲートＧ／ソースＳ間の入力電圧Ｖｇｓに応じた駆動電流Ｉｄｓを出力する。このゲート電圧Ｖｇｓの値は信号電位Ｖｓｉｇに閾電圧Ｖｔｈ及び移動量μの補正をかけたものとなっている。
【００２６】
［タイミングチャートの参考例２］
図４は、図２に示した画素回路２の動作説明に供する他のタイミングチャートである。基本的には図２に示したタイミングチャートと同様であり、対応する部分には対応する参照番号を付してある。異なる点は、閾電圧補正動作を複数の水平期間に渡って時分割的に繰り返し行っていることである。図４のタイミングチャートの例では、１Ｈ期間毎のＶｔｈ補正動作を２回行っている。画面部が高精細化すると、画素数が増えこれに伴って走査線数も増加する。走査線本数の増加により１Ｈ期間が短くなる。このように線順次走査が高速化すると、１Ｈ期間ではＶｔｈ補正動作が完了しない場合がある。そこで図４のタイミングチャートでは、閾電圧補正動作を時分割的に２回行って、ドライブトランジスタＴｒｄのゲートＧとソースＳとの間の電位Ｖｇｓが確実にＶｔｈまで初期化できるようにしている。なお、Ｖｔｈ補正の繰り返し回数は２回に限られるものではなく、必要に応じ時分割数を増やすことができる。
【００２７】
［実施形態のタイミングチャート］
図５は、本発明に係る表示装置の動作説明に供するタイミングチャートであり、本発明の第一実施形態を表している。図３及び図４に示した参考例のタイミングチャートでは、発光期間と非発光期間のいずれにおいても、ドライブトランジスタは順バイアス状態に置かれている。即ち、ドライブトランジスタのゲート電位はソース電位に対して閾電圧以上に保持されている。この順バイアスによりドライブトランジスタの閾電圧がエンハンスメント方向にシフトするという問題がある。図５に示した第一実施形態は、この問題に対処したもので、ドライブトランジスタの閾電圧のエンハンスメントシフトを抑制している。なお理解を容易にするため、図３及び図４に示したタイミングチャートと同様の表記を採用している。
【００２８】
サンプリングトランジスタは、走査線ＷＳから供給された制御信号Ｐ２に応じて信号線ＳＬから映像信号Ｖｓｉｇを取り込む。ドライブトランジスタは、１フィールド期間の内の発光期間で順バイアス状態となり、取り込まれた映像信号Ｖｓｉｇに応じて駆動電流を供給する。発光素子は、この駆動電流により映像信号Ｖｓｉｇに応じた輝度で発光する。特徴事項として、駆動部は１フィールド期間の内の非発光期間で走査線ＷＳ及び信号線ＳＬを介して各画素のドライブトランジスタを順バイアス状態から逆バイアス状態に切り換える。タイミングチャートに示すように、発光期間ではドライブトランジスタは順バイアス状態にあり、ソース電位（Ｓ）に比べゲート電位（Ｇ）が上にある。これに対し非発光期間ではドライブトランジスタが逆バイアス状態にあり、ゲート電位（Ｇ）よりもソース電位（Ｓ）が上になっている。順バイアス状態ではドライブトランジスタの閾電圧Ｖｔｈのエンハンスメント方向シフトが進行する。逆に非発光期間の逆バイアス状態ではドライブトランジスタの閾電圧のデプレッション方向シフトが進行する。これによりドライブトランジスタの閾電圧のエンハンスメント方向シフトを抑制することができる。
駆動部は、１水平周期（１Ｈ）で制御信号を走査線ＷＳに出力すると共に、１水平周期内で信号電位Ｖｓｉｇと基準電位Ｖｒｅｆとが切り換わる映像信号を信号線ＳＬに出力する。サンプリングトラジスタは、第一の制御信号Ｐ２に応じて信号電位Ｖｓｉｇを取り込み、以ってドライブトランジスタが発光期間に順バイアス状態になって信号電位Ｖｓｉｇに応じた駆動電流を発光素子に供給する。サンプリングトランジスタは、非発光期間で第二の制御信号Ｐ３に応じて基準電位Ｖｒｅｆを取り込み、以ってドライブトランジスタが逆バイアス状態になる。
【００２９】
より具体的には、サンプリングトランジスタは第一の制御信号Ｐ２に応じてオンし、信号電位ＶｓｉｇをドライブトランジスタのゲートＧとソースＳとの間に書き込んで順バイアス状態とする。ドライブトランジスタは、サンプリングトランジスタがオフした後、信号電位Ｖｓｉｇに応じて駆動電流を発光素子に供給する発光期間で、ゲートＧとソースＳの間の電位差Ｖｓｉｇを維持しながらソース電位が上昇する。いわゆるブートストラップ現象が起きる。この後非発光期間になると、サンプリングトランジスタは第二の制御信号Ｐ３に応じてオンし、ドライブトランジスタのゲートＧに基準電位Ｖｒｅｆを書き込み、以ってソースＳとゲートＧの電位を逆転して逆バイアス状態に切り換える。ブートストラップでソースの電位が上昇する一方、ゲートには信号電位Ｖｓｉｇより低いＶｒｅｆを印加することで、ソース電位とゲート電位が逆転し、逆バイアス状態が得られる。
【００３０】
［動作説明］
図６（Ａ）は、逆バイアス時のＶｔｈ変動を示すグラフである。横軸に経過時間をとり、縦軸にＮチャネル型のドライブトランジスタの閾電圧の変化量ΔＶｔｈをとってある。グラフから明らかなように、逆バイアス状態では時間の経過と共にドライブトランジスタの閾電圧Ｖｔｈがマイナス方向（デプレッション方向）にシフトしていくことがわかる。逆に順バイアス状態では閾電圧Ｖｔｈはプラス側（エンハンスメント側）にシフトしていく。本発明では、順バイアスと逆バイアスを交互に切り換えることで、ドライブトランジスタの閾電圧の経時的な変動を抑制している。
【００３１】
図６（Ｂ）は、逆バイアス時におけるドライブトランジスタＴｒｄの動作点を表す模式図である。信号電位Ｖｓｉｇは０Ｖから６Ｖまでのダイナミックレンジを有する。サンプリングトランジスタＴｒ１のゲートに印加されるオフ電圧は−３Ｖである。基準電圧は０Ｖに設定されている。給電線ＶＬの高電位は１５Ｖである。発光期間ではブートストラップによりドライブトランジスタＴｒｄのソース電位（即ち発光素子ＥＬのアノード電位）は上昇しており、例えば５Ｖのレベルにある。非発光期間になるとドライブトランジスタＴｒｄのゲートには基準電位０Ｖが書き込まれる。このようにして、ドライブトランジスタＴｒｄのＶｇｓは０Ｖ−５Ｖ＝−５Ｖとなって逆バイアス（マイナスバイアス）になる。
【００３２】
［発光素子の電流劣化現象］
図７は、発光素子の電流劣化現象を示す模式図である。（Ａ）は発光素子に加わる電圧Ｖｏｌｅｄと発光素子を流れる電流Ｉｏｌｅｄの関係を示すグラフである。実線（１）は初期特性を示し、点線（２）は経時変化後の特性を表している。一般的に発光素子は電流を流すことで発光させている。グラフから明らかなように発光素子は経時劣化する傾向があり、時間経過と共に輝度は低下する。即ち同じ電圧Ｖｏｌｅｄを印加しても電流Ｉｏｌｅｄが時間の経過と共に低下していくため、輝度もその分低下する。
【００３３】
（Ｂ）は、このような発光素子を駆動するための画素回路を示す等価回路図である。この等価回路図はサンプリングトランジスタＴｒ１、ドライブトランジスタＴｒｄ、画素容量Ｃｓ及び発光素子ＥＬに加え、ドライブトランジスタＴｒｄのゲート／ドレイン間寄生容量Ｃｐ、発光素子ＥＬの等価容量Ｃｏｌｅｄ、発光素子ＥＬのカソード電位Ｖｃａｔｈなどを書き込んである。
【００３４】
（Ｃ）は、発光素子の発光動作を示すタイミングチャートである。図３乃至図５に示したタイミングＴ５乃至Ｔ７付近におけるドライブトランジスタのゲート電位及びソース電位の変動を詳細に表してある。図示するように信号電位Ｖｓｉｇ書き込み後の発光動作において、画素容量Ｃｓと寄生容量Ｃｐからなるブートストラップ動作が起きる。これにより発光直前のＶｇｓに対して、発光時のＶｇｓはＣｐ／（Ｃｓ＋Ｃｐ）×ΔＶｓだけ減少してしまう。なおΔＶｓはドライブトランジスタのソース電位の変化分を表している。発光素子の電流／電圧特性が劣化すると、同一電流を流すために必要なＶｏｌｅｄが増加する。その結果発光時のΔＶｓが増加してしまい、ブートストラップ動作によるＶｇｓの減少量が多くなってしまう。これにより発光輝度が経時的に低下する。これが自発光画素の電流劣化の原因である。
【００３５】
発光時のソース電位Ｖｓの電圧変化ΔＶｓは（Ｃ）に示すように、ΔＶｓ＝Ｖｃａｔｈ−Ｖｒｅｆ−ΔＶ＋Ｖｏｌｅｄ＋Ｖｔｈとなる。ここでΔＶは前述したように移動度補正電圧である。ここでＶｃａｔｈ−Ｖｒｅｆ−ΔＶは常に一定値であるが、Ｖｏｌｅｄは前述のように通電発光動作により増加してしまう。これが電流劣化の原因となっていた。本発明では非発光期間におけるＶｔｈ特性のデプレッション方向シフト動作により、Ｖｔｈが減少する。このデプレッションシフトにより発光素子の電流／電圧特性劣化起因のΔＶｓの増加を抑制することができる。結果的にＶｔｈデプレッションシフトにより電流劣化を抑制することが可能である。
【００３６】
カラー表示装置の場合、各画素は赤色発光素子、緑色発光素子、青色発光素子のいずれかを含む。電流劣化の度合いは赤色発光素子と緑色発光素子と青色発光素子で違いがある。好ましくは赤色画素と緑色画素と青色画素とで別々に逆バイアス状態の設定を調整することが望ましい。本発明により、発光素子を画素に用いた表示装置において、非発光期間でドライブトランジスタに逆バイアスを印加してＶｔｈ特性をデプレッション側にシフトさせている。これにより発光動作による発光素子の電流／電圧特性劣化起因の電流劣化を緩和することができる。
【００３７】
〈第二実施形態〉
［タイミングチャート］
図８は、本発明に係る表示装置の第二実施形態を示すタイミングチャートである。理解を容易にするため、図５に示した第一実施形態のタイミングチャートと同様の表記を採用している。第一実施形態と異なる点は、サンプリングトランジスタが、非発光期間で複数の水平期間に亘って繰り返し出力される第二の制御信号Ｐ３に応じて基準電位Ｖｒｅｆを繰り返し取り込んでいることである。本実施形態では、給電線ＶＬがハイレベルの状態で信号線ＳＬが基準電位Ｖｒｅｆにあるとき、サンプリングトランジスタを複数回オンすることで、ドライブトランジスタに逆バイアス（マイナスバイアス）を印加する。初めに給電線が高電位で信号線ＳＬが基準電位Ｖｒｅｆの時にサンプリングトランジスタをオンすることで、ドライブトランジスタはカットオフする。発光素子ＥＬは電流供給源から切り離され自己放電する。ここで発光素子ＥＬの自己放電には時間が掛かる。そのためパネルが高精細化及び高周波数化するとその分１水平周期（１Ｈ）が短くなるため、十分な放電時間を確保できず、十分な逆バイアスを印加できないことになる。そこで本実施形態ではサンプリングトランジスタを複数回オンすることで、発光素子ＥＬがカットオフまで放電する時間を確保することができる。
【００３８】
自己放電後のアノード電位（即ちドライブトランジスタのソース電位）はドライブトランジスタのゲート電位よりも高くなるので、ドライブトランジスタにはマイナスバイアスが印加される。これによりパネルが高精細化及び高周波数化してもドライブトランジスタに対する逆バイアス印加が可能となり、そのＶｔｈ特性をデプレッション側にシフトさせることができる。その結果発光動作におけるドライブトランジスタのエンハンスメント側シフトを抑制でき、同時に発光素子ＥＬの電流／電圧特性劣化起因の電流劣化も抑制できる。
【００３９】
〈第三次実施形態〉
［タイミングチャート］
図９は、本発明に係る表示装置の第三実施形態を示すタイミングチャートである。理解を容易にするため、図８に示した第二実施形態のタイミングチャートと同様の表記を採用している。本実施形態では、駆動部は１水平周期（１Ｈ）内で信号電位Ｖｓｉｇと第一の基準電位Ｖｒｅｆとこれより信号電位Ｖｓｉｇから離れている第二の基準電位Ｖｏｆｓとで切り換えている。サンプリングトランジスタは、第一の制御信号Ｐ２に先行する制御信号Ｐ１に応じて第一の基準電位Ｖｒｅｆを取り込んでドライブトランジスタを初期化している。図示の例では初期化動作を２回繰り返している。これによりドライブトランジスタの閾電圧Ｖｔｈのばらつきをキャンセルするための補正動作が行われる。この後第一の制御信号Ｐ２に応じて信号電位Ｖｓｉｇを取り込んで発光期間になる。更にその後非発光期間になると第二の制御信号Ｐ３に応じて第二の基準電位Ｖｏｆｓを取り込み、ドライブトランジスタをマイナスバイアス状態にしている。ドライブトランジスタの初期化に用いる基準電位Ｖｒｅｆに比べ、逆バイアス印加に用いる基準電位Ｖｏｆｓを低く設定することで、ドライブトランジスタにより深いマイナスバイアスを掛けることが可能となる。これによりドライブトランジスタの閾電圧のエンハンスメント方向シフトをより効果的に抑制することが可能である。
【００４０】
好ましくは、ドライブトランジスタは逆バイアス状態にある時のゲートＧとソースＳ間の電位差の絶対値が、順バイアス状態にある時のゲートＧとソースＳ間の電位差の絶対値よりも大きい。これによりドライブトランジスタの閾電圧のエンハンスメント方向シフトをより効果的に抑制できる。
【００４１】
好ましくは１フィールド期間内でドライブトランジスタが逆バイアス状態となる非発光期間は、順バイアス状態となる発光期間よりも図示のように長く設定されている。これによりドライブトランジスタのＶｔｈのエンハンスメント方向シフトをより効果的に抑制することが可能になる。
【００４２】
〈第四実施形態〉
［表示装置の全体構成］
図１０は本発明に係る表示装置の第四実施形態のパネル構成を示すブロック図である。理解を容易にするため、図１に示した第一実施形態のパネルブロック図と同様の表記を採用している。本表示装置は基本的に画素アレイ部（画面部）１とこれを駆動する駆動部とで構成されている。画素アレイ部１は行状の第１走査線ＷＳと、同じく行状の第２走査線ＤＳと、列状の信号線ＳＬと、各第１走査線ＷＳと各信号線ＳＬとが交差する部分に配された行列状の画素２とを備えている。これに対し駆動部は、ライトスキャナ４、ドライブスキャナ５及び水平セレクタ３を含んでいる。ライトスキャナ４は各第１走査線ＷＳに制御信号を出力して画素２を行単位で線順次走査する。ドライブスキャナ５も各第２走査線ＤＳにそれぞれ制御信号を出力して画素２を行単位で線順次走査する。但しライトスキャナ４とドライブスキャナ５は制御信号を出力するタイミングが異なっている。このドライブスキャナ５は第一実施形態で使われた電源スキャナ６に代えて駆動部に配されている。電源スキャナを廃したことで給電線も画素アレイ部１から除かれている。その代わり、図示しないが画素アレイ部１には一定の電源電位Ｖｄｄを供給する電源ラインが配されている。一方水平セレクタ（信号ドライバ）３は、スキャナ４，５側の線順次走査に合わせて、列状の信号線ＳＬに映像信号の信号電位と基準電位とを供給する。
【００４３】
［画素回路の構成］
図１１は図１０に示した第四実施形態の表示パネルに含まる画素回路の構成を示している。第一実施形態の画素回路が２個のトランジスタで構成されているのに対し、本実施形態の画素は３個のトランジスタで構成されている。図示するように本画素２は、基本的に発光素子ＥＬと、サンプリングトランジスタＴｒ１と、ドライブトランジスタＴｒｄと、スイッチングトランジスタＴｒ３と、画素容量Ｃｓとを含む。サンプリングトランジスタＴｒ１は、その制御端（ゲート）が走査線ＷＳに接続し、一対の電流端（ソース及びドレイン）の一方が信号線ＳＬに接続し、他方がドライブトランジスタＴｒｄの制御端（ゲートＧ）に接続している。ドライブトランジスタＴｒｄは、一対の電流端（ソース及びドレイン）の一方（ドレイン）が電源ラインＶｄｄに接続し、他方（ソースＳ）が発光素子ＥＬのアノードに接続している。発光素子ＥＬのカソードは所定のカソード電位Ｖｃａｔｈに接続している。スイッチングトランジスタＴｒ３は、その制御端（ゲート）が走査線ＤＳに接続し、一対の電流端（ソース及びドレイン）の一方が固定電位Ｖｓｓに接続し、他方がドライブトランジスタＴｒｄのソースＳに接続している。画素容量Ｃｓは、その一端がドライブトランジスタＴｒｄの制御端（ゲートＧ）に接続し、その他端がドライブトランジスタＴｒｄの他方の電流端（ソースＳ）に接続している。このドライブトランジスタＴｒｄの他方の電流端は、発光素子ＥＬ及び画素容量Ｃｓに対する出力電流端となっている。なお本画素回路２は、画素容量Ｃｓを補助する目的で、補助容量ＣｓｕｂがドライブトランジスタＴｒｄのソースＳと電源Ｖｄｄとの間に接続されている。
【００４４】
かかる構成において、駆動部側のライトスキャナ４は第１走査線ＷＳにサンプリングトランジスタＴｒ１を開閉制御するための制御信号を供給する。ドライブスキャナ５は第２走査線ＤＳにスイッチングトランジスタＴｒ３を開閉制御するための制御信号を出力する。水平セレクタ３は信号線ＳＬに信号電位Ｖｓｉｇと基準電位Ｖｒｅｆとの間で切換る映像信号（入力信号）を供給する。この様に走査線ＷＳ，ＤＳ及び信号線ＳＬの電位が線順次走査に合わせて変動するが、電源ラインはＶｄｄに固定されている。またカソード電位Ｖｃａｔｈ及び固定電位Ｖｓｓも一定である。
【００４５】
［画素回路の動作］
図１２は、図１１に示した画素回路の動作説明に供するタイミングチャートである。図示するように本タイミングチャートは、走査線ＷＳ、走査線ＤＳ及び信号線ＳＬの電位変化を時間軸を揃えて示している。サンプリングトランジスタＴｒ１はＮチャネル型であり、走査線ＷＳがハイレベルになったときオンする。スイッチングトランジスタＴｒ３もＮチャネル型であり、走査線ＤＳがハイレベルになったときオンする。一方信号線ＳＬに供給された映像信号は、１水平周期（１Ｈ）で信号電位Ｖｓｉｇと基準電位Ｖｒｅｆとの間で切換る。このタイミングチャートは、第１走査線ＷＳ、第２走査線ＤＳ及び信号線ＳＬの電位変化と時間軸を合わせて、ドライブトランジスタＴｒｄのゲートＧ及びソースＳの電位変化を表している。ゲートＧとソースＳの間の電位差Ｖｇｓに従って、ドライブトランジスタＴｒｄの動作状態を制御している。
【００４６】
まず最初に前フィールドの発光期間から当該フィールドの非発光期間に移ると、タイミングＴ１で走査線ＤＳがハイレベルに切換り、スイッチングトランジスタＴｒ３がオンする。これによりドライブトランジスタＴｒｄのソースＳの電位が固定電位Ｖｓｓにセットされる。この時固定電位Ｖｓｓは発光素子ＥＬの閾電圧Ｖｔｈｅｌとカソード電位Ｖｃａｔｈの和よりも小さく設定されている。即ちＶｓｓ＜Ｖｔｈｅｌ＋Ｖｃａｔｈに設定されており、発光素子ＥＬは逆バイアス状態に置かれるので駆動電流Ｉｄｓは発光素子ＥＬには流れ込まない。しかしながらドライブトランジスタＴｒｄから供給された出力電流ＩｄｓはソースＳを通って固定電位Ｖｓｓに流れる。
【００４７】
続いてタイミングＴ２になると、信号線ＳＬの電位がＶｒｅｆにある状態で、サンプリングトランジスタＴｒｄをオンする。これによりドライブトランジスタＴｒｄのゲートＧを基準電位Ｖｒｅｆに設定する。これによりドライブトランジスタＴｒｄのゲートＧ／ソースＳ間電圧ＶｇｓはＶｒｅｆ−Ｖｓｓという値をとる。ここでＶｇｓ＝Ｖｒｅｆ−Ｖｓｓ＞Ｖｔｈに設定されている。このＶｒｅｆ−ＶｓｓがドライブトランジスタＴｒｄの閾電圧Ｖｔｈよりも大きくないと後続の閾電圧補正動作を正常に行うことが出来ない。但しＶｇｓ＝Ｖｒｅｆ−Ｖｓｓ＞Ｖｔｈであるため、ドライブトランジスタＴｒｄはオン状態であり、ドレイン電流が電源電位Ｖｄｄから固定電位Ｖｓｓに向かって流れる。
【００４８】
この後タイミングＴ３なると閾電圧補正期間に入り、スイッチングトランジスタＴｒ３をオフしてドライブトランジスタＴｒｄのソースＳを固定電位Ｖｓｓから切り離す。ここでソースＳの電位（即ち発光素子のアノード電位）がカソード電位Ｖｃａｔｈに発光素子ＥＬの閾電圧Ｖｔｈｅｌを足した値よりも低い限り、発光素子ＥＬは依然として逆バイアス状態に置かれ、わずかなリーク電流が流れるに過ぎない。よって電源ラインＶｄｄからドライブトランジスタＴｒｄを通って供給された電流は、ほとんど画素容量Ｃｓと補助容量Ｃｓｕｂを充電するために使われる。この様に画素容量Ｃｓが充電されるため、ドライブトランジスタＴｒｄのソース電位は時間の経過と共にＶｓｓから上昇していく。一定期間後ドライブトランジスタＴｒｄのソース電位はＶｒｅｆ−Ｖｔｈのレベルに達し、Ｖｇｓが丁度Ｖｔｈになる。この時点でドライブトランジスタＴｒｄがカットオフし、Ｖｔｈに相当する電圧がドライブトランジスタＴｒｄのソースＳとゲートＧとの間に配されている画素容量Ｃｓに書き込まれる。閾電圧補正動作が完了した時点でも、ソース電圧Ｖｒｅｆ−Ｖｔｈはカソード電位Ｖｃａｔｈに発光素子の閾電圧Ｖｔｈｅｌを足した値よりも低くなっている。
【００４９】
続いてタイミングＴ４で書き込み期間／移動度補正期間に進む。タイミングＴ４では信号線ＳＬを基準電位Ｖｒｅｆから信号電位Ｖｓｉｇに切換える。信号電位Ｖｓｉｇは階調に応じた電圧となっている。この時点でサンプリングトランジスタＴｒ１はオンしているため、ドライブトランジスタＴｒｄのゲートＧの電位はＶｓｉｇとなる。これによりドライブトランジスタＴｒｄがオンし、電源ラインＶｄｄから電流が流れるため、ソースＳの電位が時間と共に上昇していく。この時点で依然としてソースＳの電位が発光素子ＥＬの閾電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔｈの和を超えていないので、発光素子ＥＬにはわずかなリーク電流が流れるだけであり、ドライブトランジスタＴｒｄから供給された電流はそのほとんどが画素容量Ｃｓと補助容量Ｃｓｕｂの充電に使われる。この充電過程で前述したようにソースＳの電位が上昇していく。
【００５０】
この書き込み期間では既にドライブトランジスタＴｒｄの閾電圧補正動作は完了しているため、ドライブトランジスタＴｒｄが供給する電流はその移動度μを反映したものとなる。具体的に言うとドライブトランジスタＴｒｄの移動度μが大きい場合、ドライブトランジスタＴｒｄが供給する電流量が大きくなり、ソースＳの電位上昇も速い。逆に移動度μが小さいときドライブトランジスタＴｒｄの電流供給量は小さく、ソースＳの電位上昇は遅くなる。この様にドライブトランジスタＴｒｄの出力電流を画素容量Ｃｓに負帰還することで、ドライブトランジスタＴｒｄのゲートＧ／ソースＳ間電圧Ｖｇｓは移動度μを反映した値となり、一定時間経過後には完全に移動度μを補正したＶｇｓの値となる。即ちこの書き込み期間ではドライブトランジスタＴｒｄから流れ出た電流を画素容量Ｃｓに負帰還することで、ドライブトランジスタＴｒｄの移動度μの補正も同時に行っている。
【００５１】
最後にタイミングＴ５で当該フィールドの発光期間に入ると、サンプリングトランジスタＴｒ１がオフし、ドライブトランジスタＴｒｄのゲートＧが信号線ＳＬから切り離される。これによりゲートＧの電位の上昇が可能となり、画素容量Ｃｓに保持されたＶｇｓの値を一定に保ちつつ、ゲートＧの電位上昇に連動してソースＳの電位も上昇する。これにより発光素子ＥＬの逆バイアス状態が解消し、ドライブトランジスタＴｒｄはＶｇｓに応じたドレイン電流Ｉｄｓを発光素子ＥＬに流す。ソースＳの電位は発光素子ＥＬに電流が流れるまで上昇し、発光素子ＥＬが発光する。ここで発光素子は発光時間が長くなるとその電流／電圧特性は変化する。このためソースＳの電位も変化する。しかしながらドライブトランジスタＴｒｄのゲート／ソース間電圧Ｖｇｓはブートストラップ動作により一定値に保たれているので、発光素子ＥＬに流れる電流は変化しない。よって発光素子ＥＬの電流／電圧特性が劣化しても、一定電流Ｉｄｓが常に流れ続け、発光素子ＥＬの輝度が変化することはない。更に本発明の焼き付き抑制システムを組み込むことで、発光素子の輝度劣化を補償している。
【００５２】
この第四実施形態においても、ドライブトランジスタは発光期間で順バイアス状態になる。更に信号書き込み動作の後ブートストラップでドライブトランジスタのソース電位及びゲート電位が上昇している。従って本実施形態でも、非発光期間に走査線ＷＳ及び信号線ＳＬを介して画素のドライブトランジスタを順バイアス状態から逆バイアス状態に切り換えることが望ましい。これによりドライブトランジスタの閾電圧のエンハンスメント方向シフトを抑制できる。
【００５３】
〈第五実施形態〉
［全体構成］
図１３は、本発明に係る表示装置の第五実施形態の表示パネルを示すブロック図である。本表示装置は基本的に画素アレイ部１とスキャナ部と信号部とで構成されている。スキャナ部と信号部とで駆動部を構成する。画素アレイ部１は、行状に配された第１走査線ＷＳ、第２走査線ＤＳ、第３走査線ＡＺ１及び第４走査線ＡＺ２と、列状に配された信号線ＳＬと、これらの走査線ＷＳ，ＤＳ，ＡＺ１，ＡＺ２及び信号線ＳＬに接続した行列状の画素回路２と、各画素回路２の動作に必要な第１電位Ｖｓｓ１，第２電位Ｖｓｓ２及び第３電位Ｖｄｄを供給する複数の電源線とからなる。信号部は水平セレクタ３からなり、信号線ＳＬに映像信号を供給する。スキャナ部は、ライトスキャナ４、ドライブスキャナ５、第一補正用スキャナ７１及び第二補正用スキャナ７２からなり、それぞれ第１走査線ＷＳ、第２走査線ＤＳ、第３走査線ＡＺ１及び第４走査線ＡＺ２に制御信号を供給して順次行毎に画素回路２を走査する。
【００５４】
［画素回路の構成］
図１４は、図１３に示した表示装置に組み込まれる画素の構成を示す回路図である。本実施形態の画素は５個のトランジスタで構成されている点に特徴がある。図示する様に画素回路２は、サンプリングトランジスタＴｒ１と、ドライブトランジスタＴｒｄと、第１スイッチングトランジスタＴｒ２と、第２スイッチングトランジスタＴｒ３と、第３スイッチングトランジスタＴｒ４と、画素容量Ｃｓと、発光素子ＥＬとを含む。サンプリングトランジスタＴｒ１は、所定のサンプリング期間に走査線ＷＳから供給される制御信号に応じ導通して信号線ＳＬから供給された映像信号の信号電位を画素容量Ｃｓにサンプリングする。画素容量Ｃｓは、サンプリングされた映像信号の信号電位に応じてドライブトランジスタＴｒｄのゲートＧに入力電圧Ｖｇｓを印加する。ドライブトランジスタＴｒｄは、入力電圧Ｖｇｓに応じた出力電流Ｉｄｓを発光素子ＥＬに供給する。発光素子ＥＬは、所定の発光期間中ドライブトランジスタＴｒｄから供給される出力電流Ｉｄｓにより映像信号の信号電位に応じた輝度で発光する。
【００５５】
第１スイッチングトランジスタＴｒ２は、サンプリング期間（映像信号書込期間）に先立ち走査線ＡＺ１から供給される制御信号に応じ導通してドライブトランジスタＴｒｄの制御端であるゲートＧを第１電位Ｖｓｓ１に設定する。第２スイッチングトランジスタＴｒ３は、サンプリング期間に先立ち走査線ＡＺ２から供給される制御信号に応じ導通してドライブトランジスタＴｒｄの一方の電流端であるソースＳを第２電位Ｖｓｓ２に設定する。第３スイッチングトランジスタＴｒ４は、サンプリング期間に先立ち走査線ＤＳから供給される制御信号に応じ導通してドライブトランジスタＴｒｄの他方の電流端であるドレインを第３電位Ｖｄｄに接続し、以ってドライブトランジスタＴｒｄの閾電圧Ｖｔｈに相当する電圧を画素容量Ｃｓに保持させて閾電圧Ｖｔｈの影響を補正する。さらにこの第３スイッチングトランジスタＴｒ４は、発光期間に再び走査線ＤＳから供給される制御信号に応じ導通してドライブトランジスタＴｒｄを第３電位Ｖｄｄに接続して出力電流Ｉｄｓを発光素子ＥＬに流す。
【００５６】
以上の説明から明らかな様に、本画素回路２は、５個のトランジスタＴｒ１ないしＴｒ４及びＴｒｄと１個の画素容量Ｃｓと１個の発光素子ＥＬとで構成されている。トランジスタＴｒ１〜Ｔｒ３とＴｒｄはＮチャネル型のポリシリコンＴＦＴである。トランジスタＴｒ４のみＰチャネル型のポリシリコンＴＦＴである。但し本発明はこれに限られるものではなく、Ｎチャネル型とＰチャネル型のＴＦＴを適宜混在させることができる。発光素子ＥＬは例えばアノード及びカソードを備えたダイオード型の有機ＥＬデバイスである。但し本発明はこれに限られるものではなく、発光素子は一般的に電流駆動で発光する全てのデバイスを含む。
【００５７】
図１５は、図１４に示した表示パネルから画素回路２の部分のみを取り出した模式図である。理解を容易にするため、サンプリングトランジスタＴｒ１によってサンプリングされる映像信号の信号電位Ｖｓｉｇや、ドライブトランジスタＴｒｄの入力電圧Ｖｇｓ及び出力電流Ｉｄｓ、さらには発光素子ＥＬが有する容量成分Ｃｏｌｅｄなどを書き加えてある。以下図２２に基づいて、本発明にかかる画素回路２の動作を説明する。
【００５８】
［第五実施形態の動作］
図１６は、図１５に示した画素回路のタイミングチャートである。図１６は、時間軸Ｔに沿って各走査線ＷＳ，ＡＺ１，ＡＺ２及びＤＳに印加される制御信号の波形を表してある。表記を簡略化する為、制御信号も対応する走査線の符号と同じ符号で表してある。トランジスタＴｒ１，Ｔｒ２，Ｔｒ３はＮチャネル型なので、走査線ＷＳ，ＡＺ１，ＡＺ２がそれぞれハイレベルの時オンし、ローレベルの時オフする。一方トランジスタＴｒ４はＰチャネル型なので、走査線ＤＳがハイレベルの時オフし、ローレベルの時オンする。なおこのタイミングチャートは、各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形と共に、ドライブトランジスタＴｒｄのゲートＧの電位変化及びソースＳの電位変化も表してある。
【００５９】
図１６のタイミングチャートではタイミングＴ１〜Ｔ８までを１フィールド（１ｆ）としてある。１フィールドの間に画素アレイの各行が一回順次走査される。タイミングチャートは、１行分の画素に印加される各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形を表してある。
【００６０】
当該フィールドが始まる前のタイミングＴ０で、全ての制御線号ＷＳ，ＡＺ１，ＡＺ２，ＤＳがローレベルにある。したがってＮチャネル型のトランジスタＴｒ１，Ｔｒ２，Ｔｒ３はオフ状態にある一方、Ｐチャネル型のトランジスタＴｒ４のみオン状態である。したがってドライブトランジスタＴｒｄはオン状態のトランジスタＴｒ４を介して電源Ｖｄｄに接続しているので、所定の入力電圧Ｖｇｓに応じて出力電流Ｉｄｓを発光素子ＥＬに供給している。したがってタイミングＴ０で発光素子ＥＬは発光している。この時ドライブトランジスタＴｒｄに印加される入力電圧Ｖｇｓは、ゲート電位（Ｇ）とソース電位（Ｓ）の差で表される。
【００６１】
当該フィールドが始まるタイミングＴ１で、制御信号ＤＳがローレベルからハイレベルに切り替わる。これによりスイッチングトランジスタＴｒ４がオフし、ドライブトランジスタＴｒｄは電源Ｖｄｄから切り離されるので、発光が停止し非発光期間に入る。したがってタイミングＴ１に入ると、全てのトランジスタＴｒ１〜Ｔｒ４がオフ状態になる。
【００６２】
続いてタイミングＴ２に進むと、制御信号ＡＺ１及びＡＺ２がハイレベルになるので、スイッチングトランジスタＴｒ２及びＴｒ３がオンする。この結果、ドライブトランジスタＴｒｄのゲートＧが基準電位Ｖｓｓ１に接続し、ソースＳが基準電位Ｖｓｓ２に接続される。ここでＶｓｓ１−Ｖｓｓ２＞Ｖｔｈを満たしており、Ｖｓｓ１−Ｖｓｓ２＝Ｖｇｓ＞Ｖｔｈとする事で、その後タイミングＴ３で行われるＶｔｈ補正の準備を行う。換言すると期間Ｔ２‐Ｔ３は、ドライブトランジスタＴｒｄのリセット期間に相当する。また、発光素子ＥＬの閾電圧をＶｔｈＥＬとすると、ＶｔｈＥＬ＞Ｖｓｓ２に設定されている。これにより、発光素子ＥＬにはマイナスバイアスが印加され、いわゆる逆バイアス状態となる。この逆バイアス状態は、後で行うＶｔｈ補正動作及び移動度補正動作を正常に行うために必要である。
【００６３】
タイミングＴ３では制御信号ＡＺ２をローレベルにし且つ直後制御信号ＤＳもローレベルにしている。これによりトランジスタＴｒ３がオフする一方トランジスタＴｒ４がオンする。この結果ドレイン電流Ｉｄｓが画素容量Ｃｓに流れ込み、Ｖｔｈ補正動作を開始する。この時ドライブトランジスタＴｒｄのゲートＧはＶｓｓ１に保持されており、ドライブトランジスタＴｒｄがカットオフするまで電流Ｉｄｓが流れる。カットオフするとドライブトランジスタＴｒｄのソース電位（Ｓ）はＶｓｓ１−Ｖｔｈとなる。ドレイン電流がカットオフした後のタイミングＴ４で制御信号ＤＳを再びハイレベルに戻し、スイッチングトランジスタＴｒ４をオフする。さらに制御信号ＡＺ１もローレベルに戻し、スイッチングトランジスタＴｒ２もオフする。この結果、画素容量ＣｓにＶｔｈが保持固定される。この様にタイミングＴ３‐Ｔ４はドライブトランジスタＴｒｄの閾電圧Ｖｔｈを検出する期間である。ここでは、この検出期間Ｔ３‐Ｔ４をＶｔｈ補正期間と呼んでいる。
【００６４】
この様にＶｔｈ補正を行った後タイミングＴ５で制御信号ＷＳをハイレベルに切り替え、サンプリングトランジスタＴｒ１をオンして映像信号Ｖｓｉｇを画素容量Ｃｓに書き込む。発光素子ＥＬの等価容量Ｃｏｌｅｄに比べて画素容量Ｃｓは充分に小さい。この結果、映像信号Ｖｓｉｇのほとんど大部分が画素容量Ｃｓに書き込まれる。正確には、Ｖｓｓ１に対するＶｓｉｇの差分Ｖｓｉｇ−Ｖｓｓ１が画素容量Ｃｓに書き込まれる。したがってドライブトランジスタＴｒｄのゲートＧとソースＳ間の電圧Ｖｇｓは、先に検出保持されたＶｔｈと今回サンプリングされたＶｓｉｇ−Ｖｓｓ１を加えたレベル（Ｖｓｉｇ−Ｖｓｓ１＋Ｖｔｈ）となる。以降説明簡易化の為Ｖｓｓ１＝０Ｖとすると、ゲート／ソース間電圧Ｖｇｓは図４のタイミングチャートに示すようにＶｓｉｇ＋Ｖｔｈとなる。かかる映像信号Ｖｓｉｇのサンプリングは制御信号ＷＳがローレベルに戻るタイミングＴ７まで行われる。すなわちタイミングＴ５‐Ｔ７がサンプリング期間（映像信号書込期間）に相当する。
【００６５】
サンプリング期間の終了するタイミングＴ７より前のタイミングＴ６で制御信号ＤＳがローレベルとなりスイッチングトランジスタＴｒ４がオンする。これによりドライブトランジスタＴｒｄが電源Ｖｄｄに接続されるので、画素回路は非発光期間から発光期間に進む。この様にサンプリングトランジスタＴｒ１がまだオン状態で且つスイッチングトランジスタＴｒ４がオン状態に入った期間Ｔ６‐Ｔ７で、ドライブトランジスタＴｒｄの移動度補正を行う。即ち本例では、サンプリング期間の後部分と発光期間の先頭部分とが重なる期間Ｔ６‐Ｔ７で移動度補正を行っている。なお、この移動度補正を行う発光期間の先頭では、発光素子ＥＬは実際には逆バイアス状態にあるので発光する事はない。この移動度補正期間Ｔ６‐Ｔ７では、ドライブトランジスタＴｒｄのゲートＧが映像信号Ｖｓｉｇのレベルに固定された状態で、ドライブトランジスタＴｒｄにドレイン電流Ｉｄｓが流れる。ここでＶｓｓ１−Ｖｔｈ＜ＶｔｈＥＬと設定しておく事で、発光素子ＥＬは逆バイアス状態におかれる為、ダイオード特性ではなく単純な容量特性を示すようになる。よってドライブトランジスタＴｒｄに流れる電流Ｉｄｓは画素容量Ｃｓと発光素子ＥＬの等価容量Ｃｏｌｅｄの両者を結合した容量Ｃ＝Ｃｓ＋Ｃｏｌｅｄに書き込まれていく。これによりドライブトランジスタＴｒｄのソース電位（Ｓ）は上昇していく。図２３のタイミングチャートではこの上昇分をΔＶで表してある。この上昇分ΔＶは結局画素容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓから差し引かれる事になるので、負帰還をかけた事になる。この様にドライブトランジスタＴｒｄの出力電流Ｉｄｓを同じくドライブトランジスタＴｒｄの入力電圧Ｖｇｓに負帰還する事で、移動度μを補正する事が可能である。なお負帰還量ΔＶは移動度補正期間Ｔ６‐Ｔ７の時間幅ｔを調整する事で最適化可能である。
【００６６】
タイミングＴ７では制御信号ＷＳがローレベルとなりサンプリングトランジスタＴｒ１がオフする。この結果ドライブトランジスタＴｒｄのゲートＧは信号線ＳＬから切り離される。映像信号Ｖｓｉｇの印加が解除されるので、ドライブトランジスタＴｒｄのゲート電位（Ｇ）は上昇可能となり、ソース電位（Ｓ）と共に上昇していく。その間画素容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓは（Ｖｓｉｇ−ΔＶ＋Ｖｔｈ）の値を維持する。ソース電位（Ｓ）の上昇に伴い、発光素子ＥＬの逆バイアス状態は解消されるので、出力電流Ｉｄｓの流入により発光素子ＥＬは実際に発光を開始する。この時のドレイン電流Ｉｄｓ対ゲート電圧Ｖｇｓの関係は、先のトランジスタ特性式１のＶｇｓにＶｓｉｇ−ΔＶ＋Ｖｔｈを代入する事で、以下の式のように与えられる。
Ｉｄｓ＝ｋμ（Ｖｇｓ−Ｖｔｈ）２＝ｋμ（Ｖｓｉｇ−ΔＶ）２
上記式において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃｏｘである。この特性式からＶｔｈの項がキャンセルされており、発光素子ＥＬに供給される出力電流ＩｄｓはドライブトランジスタＴｒｄの閾電圧Ｖｔｈに依存しない事が分かる。基本的にドレイン電流Ｉｄｓは映像信号の信号電圧Ｖｓｉｇによって決まる。換言すると、発光素子ＥＬは映像信号Ｖｓｉｇに応じた輝度で発光する事になる。その際Ｖｓｉｇは負帰還量ΔＶで補正されている。この補正量ΔＶは丁度特性式の係数部に位置する移動度μの効果を打ち消すように働く。したがって、ドレイン電流Ｉｄｓは実質的に映像信号Ｖｓｉｇのみに依存する事になる。
【００６７】
最後にタイミングＴ８に至ると制御信号ＤＳがハイレベルとなってスイッチングトランジスタＴｒ４がオフし、発光が終了すると共に当該フィールドが終わる。この後次のフィールドに移って再びＶｔｈ補正動作、移動度補正動作及び発光動作が繰り返される事になる。
【００６８】
上述の第五実施形態でもドライブトランジスタは発光期間で順バイアス状態となる。また信号書き込み動作の後ドライブトランジスタのゲート電位及びソース電位はブートストラップにより上昇している。従って本実施形態においても非発光期間で走査線ＷＳ及び信号線を介して各画素のドライブトランジスタを順バイアス状態から逆バイアス状態に切り換えることが望ましい。
【００６９】
〈応用形態〉
本発明にかかる表示装置は、図１７に示すような薄膜デバイス構成を有する。図１７はＴＦＴ部分がＢｏｔｔｏｍゲート構造（ゲート電極がチャネルＰＳ層に対して下にある）である。この他にＴＦＴ部分に関してはＳａｎｄｗｉｃｈゲート構造（チャネルＰＳ層を上下のゲート電極ではさむ）、Ｔｏｐゲート構造（ゲート電極がチャネルＰＳ層に対して上にある）のようなバリエーションがある。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスタ部（図では１個のＴＦＴを例示）、画素容量などの容量部及び有機ＥＬ素子などの発光部とを含む。基板の上にＴＦＴプロセスでトランジスタ部や容量部が形成され、その上に有機ＥＬ素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。
【００７０】
本発明にかかる表示装置は、図１８に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機ＥＬ素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部（画素マトリックス部）を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてもよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばＦＰＣ（フレキシブルプリントサーキット）を設けてもよい。
【００７１】
以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなどに適用可能である。電子機器に入力された、若しくは、電子機器内で生成した駆動信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。電子機器は基本的に情報を処理する本体と、本体に入力する情報若しくは本体から出力された情報を表示する表示器とを含む。
【００７２】
図１９は本発明が適用されたテレビであり、フロントパネル１２、フィルターガラス１３等から構成される映像表示画面１１を含み、本発明の表示装置をその映像表示画面１１に用いることにより作製される。
【００７３】
図２０は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部１５、表示部１６、コントロールスイッチ、メニュースイッチ、シャッター１９等を含み、本発明の表示装置をその表示部１６に用いることにより作製される。
【００７４】
図２１は本発明が適用されたノート型パーソナルコンピュータであり、本体２０には文字等を入力するとき操作されるキーボード２１を含み、本体カバーには画像を表示する表示部２２を含み、本発明の表示装置をその表示部２２に用いることにより作製される。
【００７５】
図２２は本発明が適用された携帯端末装置である。左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体２３、下側筐体２４、連結部（ここではヒンジ部）２５、ディスプレイ２６、サブディスプレイ２７、ピクチャーライト２８、カメラ２９等を含む。本発明の表示装置をそのディスプレイ２６やサブディスプレイ２７に用いることにより作製される。
【００７６】
図２３は本発明が適用されたビデオカメラであり、本体部３０、前方を向いた側面に被写体撮影用のレンズ３４、撮影時のスタート／ストップスイッチ３５、モニター３６等を含み、本発明の表示装置をそのモニター３６に用いることにより作製される。
【図面の簡単な説明】
【００７７】
【図１】本発明に係る表示装置の第一実施形態の全体構成を示すブロック図である。
【図２】第一実施形態の画素の構成を示す回路図である。
【図３】タイミングチャートの参考例である。
【図４】タイミングチャートの参考例である。
【図５】本発明に係る表示装置の第一実施形態の動作説明に供するタイミングチャートである。
【図６】同じく第一実施形態の動作説明に供する模式図である。
【図７】同じく第一実施形態の動作説明に供する模式図である。
【図８】本発明に係る表示装置の第二実施形態の動作説明に供するタイミングチャートである。
【図９】同じく第三実施形態の動作説明に供するタイミングチャートである。
【図１０】本発明に係る表示装置の第四実施形態のパネル構成を示すブロック図である。
【図１１】画素回路の構成を示す回路図である。
【図１２】動作説明に供するタイミングチャートである。
【図１３】本発明に係る表示装置の第五実施形態の表示パネルを示すブロック図である。
【図１４】第五実施形態の画素回路図である。
【図１５】同じく画素回路図である。
【図１６】第五実施形態の動作説明に供するタイミングチャートである。
【図１７】本発明の応用形態にかかる表示装置のデバイス構成を示す断面図である。
【図１８】本発明の応用形態にかかる表示装置のモジュール構成を示す平面図である。
【図１９】本発明の応用形態にかかる表示装置を備えたテレビジョンセットを示す斜視図である。
【図２０】本発明の応用形態にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。
【図２１】本発明の応用形態にかかる表示装置を備えたノート型パーソナルコンピューターを示す斜視図である。
【図２２】本発明の応用形態にかかる表示装置を備えた携帯端末装置を示す模式図である。
【図２３】本発明の応用形態にかかる表示装置を備えたビデオカメラを示す斜視図である。
【符号の説明】
【００７８】
１：画素アレイ部  ２：画素  ３：水平セレクタ  ４：ライトスキャナ  ６：電源スキャナ  Ｔｒ１：サンプリングトランジスタ  Ｔｒｄ：ドライブトランジスタ  Ｃｓ：画素容量  ＥＬ：発光素子  
【図１】
2010139897.tif 000003
【図２】
2010139897.tif 000004
【図３】
2010139897.tif 000005
【図４】
2010139897.tif 000006
【図５】
2010139897.tif 000007
【図６】
2010139897.tif 000008
【図７】
2010139897.tif 000009
【図８】
2010139897.tif 000010
【図９】
2010139897.tif 000011
【図１０】
2010139897.tif 000012
【図１１】
2010139897.tif 000013
【図１２】
2010139897.tif 000014
【図１３】
2010139897.tif 000015
【図１４】
2010139897.tif 000016
【図１５】
2010139897.tif 000017
【図１６】
2010139897.tif 000018
【図１７】
2010139897.tif 000019
【図１８】
2010139897.tif 000020
【図１９】
2010139897.tif 000021
【図２０】
2010139897.tif 000022
【図２１】
2010139897.tif 000023
【図２２】
2010139897.tif 000024
【図２３】
2010139897.tif 000025