(57)【要約】【課題】  サイドローブを的確且つ効率的に検出することが可能なパターン検査方法を提供する。【解決手段】  データ上で規定された設計パターンのエッジを、設計パターンの外側方向にシフトさせる工程Ｓ１２と、エッジをシフトした領域に基づいてデータ上に検査領域を規定する工程Ｓ１４と、設計パターンに基づく回路パターンを基板上に転写する工程Ｓ１６と、転写された回路パターンを有する基板上の領域であって検査領域に対応した領域について検査を行う工程Ｓ１７とを備える。【選択図】      図１
2010026330.tif 000002
【特許請求の範囲】
【請求項１】
データ上で規定された設計パターンのエッジを、前記設計パターンの外側方向にシフトさせる工程と、
前記エッジをシフトした領域に基づいてデータ上に検査領域を規定する工程と、
前記設計パターンに基づく回路パターンを基板上に転写する工程と、
前記転写された回路パターンを有する基板上の領域であって前記検査領域に対応した領域について検査を行う工程と、
を備えたことを特徴とするパターン検査方法。
【請求項２】
前記検査領域は、前記設計パターンのエッジをシフトした部分に対して論理演算処理を行うことで規定される
ことを特徴とする請求項１に記載のパターン検査方法。
【請求項３】
前記検査領域は、ｎ（ｎは２以上の所望の整数）以上の前記エッジをシフトした部分がオーバーラップする領域を抽出することで得られる
ことを特徴とする請求項２に記載のパターン検査方法。
【請求項４】
前記設計パターンのエッジをシフトする工程は、
前記設計パターンを複数の設計パターン領域に分割する工程と、
分割したそれぞれの前記設計パターン領域のエッジをシフトする工程と、
を含むことを特徴とする請求項１に記載のパターン検査方法。
【請求項５】
半導体装置の回路パターンを検査する際の回路パターンの検査領域を規定するプログラムであって、
前記回路パターン又は前記回路パターンを転写形成するためのマスクパターンの設計パターンデータのエッジを、前記設計パターンデータの外側方向にシフトさせる手段と、
前記エッジをシフトしたデータ領域に基づいて、前記回路パターンを検査するためのデータ上の検査領域を規定する手段と、
をコンピュータに実行させることを特徴とするパターン検査領域規定プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パターン検査方法及びパターン検査領域規定プログラムに関する。
【背景技術】
【０００２】
フォトマスク上に形成されたパターンを半導体基板（半導体ウェハ）上に転写したときに、隣接するパターン間に光学的干渉に基づくパターン（サイドローブ）が形成される場合がある（特許文献１参照）。このサイドローブは、ハーフトーン位相シフトマスクを用いた場合に特に発生しやすい。サイドローブは設計パターン中に存在するパターンではないため、サイドローブを的確且つ迅速に検出し、検出結果を設計パターンやプロセス条件等にフィードバックすることが重要である。
【０００３】
しかしながら、従来は、サイドローブを的確且つ効率的に検出するための方法が提案されていなかった。
【特許文献１】特開２００６−１７９９３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、サイドローブを的確且つ効率的に検出することが可能なパターン検査方法及びパターン検査領域規定プログラムを提供することを目的としている。
【課題を解決するための手段】
【０００５】
本発明の第１の視点に係るパターン検査方法は、データ上で規定された設計パターンのエッジを、前記設計パターンの外側方向にシフトさせる工程と、前記エッジをシフトした領域に基づいてデータ上に検査領域を規定する工程と、前記設計パターンに基づく回路パターンを基板上に転写する工程と、前記転写された回路パターンを有する基板上の領域であって前記検査領域に対応した領域について検査を行う工程と、を備える。
【０００６】
本発明の第２の視点に係るパターン検査領域規定プログラムは、半導体装置の回路パターンを検査する際の回路パターンの検査領域を規定するプログラムであって、前記回路パターン又は前記回路パターンを転写形成するためのマスクパターンの設計パターンデータのエッジを、前記設計パターンデータの外側方向にシフトさせる手段と、前記エッジをシフトしたデータ領域に基づいて、前記回路パターンを検査するためのデータ上の検査領域を規定する手段と、をコンピュータに実行させる。
【発明の効果】
【０００７】
本発明によれば、サイドローブを的確且つ効率的に検出することが可能となる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の実施形態を図面を参照して説明する。
【０００９】
（実施形態１）
図１は、本発明の第１の実施形態に係る検査方法の基本的な流れを示したフローチャートである。
【００１０】
まず、半導体集積回路を形成するための設計パターンを用意する（Ｓ１１）。この設計パターンには、回路パターンやマスクパターン等の設計データが含まれる。本実施形態では、図２に示すように、設計パターンとして、ホール形状の回路パターンの設計パターン（ホールパターン）１１を用いる。
【００１１】
次に、図２に示したパターンのエッジをシフトする処理を行う（Ｓ１２）。具体的には、図３に示すように、図２に示した各ホールパターン１１に対してバイアス処理を行い、エッジシフトされたパターン１２を生成する。本実施例では、設計パターンの全てのエッジをシフトさせる。バイアス処理でのバイアス量（エッジシフト量）は、リソグラフィプロセス条件や露光装置のパラメータに依存する。例えばバイアス量Ｂは、
Ｂ＝ｋ×（λ／ＮＡ）
と表される。ただし、λは露光光の波長、ＮＡは露光装置の光学系の開口数、ｋは定数である。
【００１２】
次に、Ｓ１２のステップで得られたエッジシフト領域に対して論理演算処理を行う（Ｓ１３）。そして、論理演算処理の結果に基づき、データ（設計データ等）上に検査領域を規定する（Ｓ１４）。検査領域は、半導体基板上に実際にパターンを転写したときにサイドローブの有無が検査される領域である。以下、論理演算処理の例を説明する。
【００１３】
論理演算処理の第１の例を、図４を参照して説明する。第１の例では、Ｓ１２のステップで得られたエッジシフト領域に対してＯＲ処理を行う。すなわち、上記エッジシフト領域を全て抽出する処理を行う。このようにして得られた領域（黒塗りで示した領域）が、図４に示す検査領域１３となる。
【００１４】
論理演算処理の第２の例を、図５を参照して説明する。第２の例では、Ｓ１２のステップで得られたエッジシフト領域に対してＡＮＤ処理を行う。ＡＮＤ処理について説明する。Ｓ１２のステップでバイアス処理を行うことで、ホールパターン１１のエッジシフト部分どうしがオーバーラップする領域が生じる。このようなオーバーラップ領域を抽出することでＡＮＤ処理が実行される。本例のＡＮＤ処理では、２以上のエッジシフト部分がオーバーラップする領域を抽出している。このようにして得られた領域（黒塗りで示した領域）が、図５に示す検査領域１３となる。
【００１５】
論理演算処理の第３の例を、図６を参照して説明する。第３の例でも、Ｓ１２のステップで得られたエッジシフト領域に対してＡＮＤ処理を行う。ただし、本例のＡＮＤ処理では、３以上のエッジシフト部分がオーバーラップする領域を抽出している。このようにして得られた領域（黒塗りで示した領域）が、図６に示す検査領域１３となる。
【００１６】
論理演算処理の第４の例を、図７を参照して説明する。第４の例でも、Ｓ１２のステップで得られたエッジシフト領域に対してＡＮＤ処理を行う。ただし、本例のＡＮＤ処理では、４以上のエッジシフト部分がオーバーラップする領域を抽出している。このようにして得られた領域（黒塗りで示した領域）が、図７に示す検査領域１３となる。
【００１７】
一方、Ｓ１２〜Ｓ１４のステップと並行して、或いはＳ１２〜Ｓ１４のステップの前又は後に、Ｓ１５のステップを行う。Ｓ１５のステップでは、Ｓ１１のステップで用意された設計パターンに対応するパターンをフォトマスク上に形成する。このフォトマスクには、ハーフトーン位相シフトマスクが用いられる。そして、フォトマスク上に形成されたパターンを半導体基板（半導体ウエハ）等の基板上に転写する（Ｓ１６）。すなわち、通常のフォトリソグラフィと同様に、フォトマスク上のパターンを半導体基板上のフォトレジストに転写してフォトレジストパターンを形成する。
【００１８】
上記のようにしてＳ１４及びＳ１６のステップが終了した後、ダイトゥデータベース（Die to Database）検査装置を用いて、半導体基板上に転写されたパターン（フォトレジストパターン）の検査を行う（Ｓ１７）。この検査では、Ｓ１４のステップで得られたデータ（設計データ等）上の検査領域に対応した半導体基板上の領域について検査を行う。具体的には、データ上の検査領域と半導体基板上の対応する検査領域とでパターンの比較検査を行い、検査領域内にサイドローブが生じているか否かが判断される。サイドローブは、光学的干渉に基づくものであり、パターン近傍で生じやすい。本実施形態では、設計パターンのエッジをシフトし、エッジがシフトした領域に基づいて検査領域を規定している。そのため、サイドローブが発生しやすいパターン近傍の領域のみを的確且つ効率的に検査することができる。また、サイドローブは、隣接するパターン間で特に発生しやすいため、図５〜図７に示したようなＡＮＤ処理によって規定された領域を検査領域とすることで、より効率的にサイドローブを検出することができる。
【００１９】
サイドローブは設計パターン中に存在するパターンではないため、サイドローブの発生を抑える必要がある。そこで、Ｓ１７のステップでサイドローブが検出された場合には、検出結果をフィードバックする。具体的には、リソグラフィプロセス等のプロセス条件の変更や、設計パターンの変更等を行う。これにより、サイドローブの発生を防止することが可能となる。
【００２０】
以上のように、本実施形態では、設計パターンのエッジをシフトし、エッジをシフトした領域に基づいて検査領域を規定している。そのため、サイドローブが発生しやすいパターン近傍の領域のみを検査することができる。したがって、検査時間を短縮することができ、サイドローブを的確且つ効率的に検出することが可能となる。また、ＡＮＤ処理によって規定された領域を検査領域とすることで、検査領域をより限定することができるため、より効率的にサイドローブを検出することが可能となる。
【００２１】
（実施形態２）
第１の実施形態ではホールパターンを想定したが、本実施形態ではラインパターンを想定している。なお、基本的な事項は第１の実施形態と同様であるため、第１の実施形態で述べた事項については説明を省略する。
【００２２】
本実施形態の方法の基本的な流れは、図１に示したフローチャートで表すことができる。したがって、図１に示したフローチャートを参照して、本実施形態の検査方法を説明する。
【００２３】
まず、第１の実施形態と同様に、半導体集積回路を形成するための設計パターンを用意する（Ｓ１１）。本実施形態では、図８に示すように、設計パターンとして、ライン形状の回路パターンの設計パターン（ラインパターン）２１を用いる。
【００２４】
次に、図８に示したパターンのエッジをシフトする処理を行う（Ｓ１２）。具体的には、以下の通りである。まず、図９に示すように、図８に示したラインパターン２１を複数の矩形パターンに分割する。続いて、図１０に示すように、各矩形パターンそれぞれに対してバイアス処理を行い、エッジシフトされたパターン２２を生成する。バイアス処理でのバイアス量（エッジシフト量）は、第１の実施形態と同様、
Ｂ＝ｋ×（λ／ＮＡ）
と表される。
【００２５】
次に、Ｓ１２のステップで得られたエッジシフト領域に対して論理演算処理を行う（Ｓ１３）。そして、論理演算処理の結果に基づき、データ（設計データ等）上に検査領域を規定する（Ｓ１４）。検査領域は、半導体基板上に実際にパターンを転写したときにサイドローブの有無が検査される領域である。以下、論理演算処理の例を説明する。
【００２６】
論理演算処理の第１の例を、図１１を参照して説明する。第１の例では、Ｓ１２のステップで得られたエッジシフト領域に対してＯＲ処理を行う。すなわち、上記エッジシフト領域を全て抽出する処理を行う。このようにして得られた領域（黒塗りで示した領域）が、図１１に示す検査領域２３となる。
【００２７】
論理演算処理の第２の例を、図１２を参照して説明する。第２の例では、Ｓ１２のステップで得られたエッジシフト領域に対してＡＮＤ処理を行う。ＡＮＤ処理について説明する。Ｓ１２のステップで各矩形パターンに対してバイアス処理を行うことで、矩形パターンのエッジシフト部分どうしがオーバーラップする領域が生じる。このようなオーバーラップ領域を抽出することでＡＮＤ処理が実行される。本例のＡＮＤ処理では、２以上のエッジシフト部分がオーバーラップする領域を抽出している。このようにして得られた領域（黒塗りで示した領域）が、図１２に示す検査領域２３となる。
【００２８】
論理演算処理の第３の例を、図１３を参照して説明する。第３の例でも、Ｓ１２のステップで得られたエッジシフト領域に対してＡＮＤ処理を行う。ただし、本例のＡＮＤ処理では、３以上のエッジシフト部分がオーバーラップする領域を抽出している。このようにして得られた領域（黒塗りで示した領域）が、図１３に示す検査領域２３となる。
【００２９】
Ｓ１５及びＳ１６のステップは第１の実施形態と同様である。すなわち、Ｓ１５のステップでは、Ｓ１１のステップで用意された設計パターンに対応するパターンをフォトマスク上に形成し、Ｓ１６のステップでは、フォトマスク上に形成されたパターンを半導体基板（半導体ウエハ）等の基板上に転写する（Ｓ１６）。
【００３０】
Ｓ１７のステップも第１の実施形態と同様である。すなわち、ダイトゥデータベース（Die to Database）検査装置を用いて、半導体基板上に転写されたパターン（フォトレジストパターン）の検査を行う。この検査では、Ｓ１４のステップで得られたデータ（設計データ等）上の検査領域に対応した半導体基板上の領域について検査を行う。具体的には、データ上の検査領域と半導体基板上の対応する検査領域とでパターンの比較検査を行い、検査領域内にサイドローブが生じているか否かが判断される。本実施形態でも第１の実施形態と同様、エッジシフト領域に基づいて検査領域を規定している。そのため、サイドローブが発生しやすいパターン近傍の領域のみを的確且つ効率的に検査することができる。
【００３１】
その後の工程も第１の実施形態と同様である。すなわち、Ｓ１７のステップでサイドローブが検出された場合には、検出結果をフィードバックし、リソグラフィプロセス等のプロセス条件の変更や、設計パターンの変更等を行う。これにより、サイドローブの発生を防止することが可能となる。
【００３２】
以上のように、本実施形態でも第１の実施形態と同様に、サイドローブが発生しやすいパターン近傍の領域のみを検査することができる。したがって、第１の実施形態と同様、サイドローブを的確且つ効率的に検出することが可能となる。
【００３３】
（実施形態３）
本実施形態も第２の実施形態と同様、ラインパターンを想定している。なお、基本的な事項は第１の実施形態と同様であるため、第１の実施形態で述べた事項については説明を省略する。
【００３４】
本実施形態の方法の基本的な流れは、図１に示したフローチャートで表すことができる。したがって、図１に示したフローチャートを参照して、本実施形態の検査方法を説明する。
【００３５】
まず、第１の実施形態と同様に、半導体集積回路を形成するための設計パターンを用意する（Ｓ１１）。本実施形態では、図１４に示すように、設計パターンとして、ライン形状の回路パターンの設計パターン（ラインパターン）３１を用いる。
【００３６】
次に、図１４に示したパターンのエッジをシフトする処理を行う（Ｓ１２）。すなわち、図１５に示すように、図１４に示したラインパターン３１全体に対してエッジをシフトする処理を行い、エッジシフトされたパターン３２を生成する。具体的には、ラインパターン３１に対してエッジバイアス処理を行い、ラインパターン３１の各エッジをシフトさせる。このエッジバイアス処理でのバイアス量（エッジシフト量）は、第１の実施形態と同様、
Ｂ＝ｋ×（λ／ＮＡ）
と表される。
【００３７】
次に、Ｓ１２のステップで得られたエッジシフト領域に対して論理演算処理を行う（Ｓ１３）。そして、論理演算処理の結果に基づき、データ（設計データ等）上に検査領域を規定する（Ｓ１４）。検査領域は、半導体基板上に実際にパターンを転写したときにサイドローブの有無が検査される領域である。以下、論理演算処理の例を説明する。
【００３８】
論理演算処理の第１の例を、図１６を参照して説明する。第１の例では、Ｓ１２のステップで得られたエッジシフト領域に対してＯＲ処理を行う。すなわち、上記エッジシフト領域を全て抽出する処理を行う。このようにして得られた領域（黒塗りで示した領域）が、図１６に示す検査領域３３となる。
【００３９】
論理演算処理の第２の例を、図１７を参照して説明する。第２の例では、Ｓ１２のステップで得られたエッジシフト領域に対してＡＮＤ処理を行う。ＡＮＤ処理について説明する。Ｓ１２のステップでラインパターン３１に対してエッジバイアス処理を行うことで、ラインパターンのエッジシフト部分どうしがオーバーラップする領域が生じる。このようなオーバーラップ領域を抽出することでＡＮＤ処理が実行される。本例のＡＮＤ処理では、２以上のエッジシフト部分がオーバーラップする領域を抽出している。このようにして得られた領域（黒塗りで示した領域）が、図１６に示す検査領域３３となる。
【００４０】
論理演算処理の第３の例を、図１８を参照して説明する。第３の例でも、Ｓ１２のステップで得られたエッジシフト領域に対してＡＮＤ処理を行う。ただし、本例のＡＮＤ処理では、３以上のエッジシフト部分がオーバーラップする領域を抽出している。このようにして得られた領域（黒塗りで示した領域）が、図１８に示す検査領域３３となる。
【００４１】
Ｓ１５及びＳ１６のステップは第１の実施形態と同様である。すなわち、Ｓ１５のステップでは、Ｓ１１のステップで用意された設計パターンに対応するパターンをフォトマスク上に形成し、Ｓ１６のステップでは、フォトマスク上に形成されたパターンを半導体基板（半導体ウエハ）等の基板上に転写する。
【００４２】
Ｓ１７のステップも第１の実施形態と同様である。すなわち、ダイトゥデータベース（Die to Database）検査装置を用いて、半導体基板上に転写されたパターン（フォトレジストパターン）の検査を行う。この検査では、Ｓ１４のステップで得られたデータ（設計データ等）上の検査領域に対応した半導体基板上の領域について検査を行う。具体的には、データ上の検査領域と半導体基板上の対応する検査領域とでパターンの比較検査を行い、検査領域内にサイドローブが生じているか否かが判断される。本実施形態でも第１の実施形態と同様、エッジシフト領域に基づいて検査領域を規定している。そのため、サイドローブが発生しやすいパターン近傍の領域のみを的確且つ効率的に検査することができる。
【００４３】
その後の工程も第１の実施形態と同様である。すなわち、Ｓ１７のステップでサイドローブが検出された場合には、検出結果をフィードバックし、リソグラフィプロセス等のプロセス条件の変更や、設計パターンの変更等を行う。これにより、サイドローブの発生を防止することが可能となる。
【００４４】
以上のように、本実施形態でも第１の実施形態と同様に、サイドローブが発生しやすいパターン近傍の領域のみを検査することができる。したがって、第１の実施形態と同様、サイドローブを的確且つ効率的に検出することが可能となる。
【００４５】
（実施形態４）
図１９は、本発明の第４の実施形態に係る検査方法の基本的な流れを示したフローチャートである。なお、基本的な事項は第１の実施形態と同様であるため、第１の実施形態で述べた事項については説明を省略する。
【００４６】
まず、半導体集積回路を形成するための設計パターンを用意する（Ｓ２１）。この設計パターンには、回路パターンやマスクパターン等の設計データが含まれる。パターンとしては、第１の実施形態で示したホールパターンや、第２及び第３の実施形態で示したラインパターン等を用いることができる。もちろん、その他のパターンを用いてもよい。ここでは、便宜上、図２に示すようなホールパターン１１を用いる。
【００４７】
次に、図２に示したパターンのエッジをシフトする処理を行う（Ｓ２２）。このエッジシフト処理については、すでに述べた処理と同様である。
【００４８】
次に、Ｓ１２のステップで得られたエッジシフト領域に対して論理演算処理を行う（Ｓ２３）。この論理演算処理についても、すでに述べた処理と同様である。本実施形態では、第１の実施形態の図４〜図７で示した複数通りの論理演算処理を全て行い、図４〜図７で示したような複数通りの検査領域を予め規定しておく（Ｓ２４）。
【００４９】
Ｓ２５及びＳ２６のステップは、第１の実施形態のＳ１５及びＳ１６のステップと基本的に同様である。すなわち、Ｓ２５のステップでは、Ｓ２１のステップで用意された設計パターンに対応するパターンをフォトマスク上に形成し、Ｓ２６のステップでは、フォトマスク上に形成されたパターンを半導体基板（半導体ウエハ）等の基板上に転写する。
【００５０】
上記のようにしてＳ２４及びＳ２６のステップが終了した後、Ｓ２４のステップで規定した複数通りの検査領域の中から所望の検査領域を選択する（Ｓ２７）。具体的には、Ｓ２６のステップでフォトマスク上のパターンを半導体基板上に転写する際の露光量に応じて、複数通りの検査領域の中から所望の検査領域を選択する。以下、この点について説明を加える。
【００５１】
フォトマスク上のパターンを半導体基板上のフォトレジストに転写する場合、露光量が多いほどサイドローブの発生確率は高くなり、露光量が少ないほどサイドローブの発生確率は低くなる。したがって、露光量が多い場合には検査領域を広くする必要があるが、露光量が少ない場合には検査領域を狭くすることが可能である。ここで、図４〜図７に示した検査領域ついて考えると、オーバーラップ数が多い領域ほど光学的干渉作用が大きくなると考えられるため、オーバーラップ数が多い領域ほどサイドローブが発生しやすくなる。したがって、露光量が多い場合には、図４に示したような検査領域が必要となるが、露光量が少ない場合には、図７に示したような検査領域でもサイドローブを確実に検出することが可能である。本実施形態では、このような観点に基づき、フォトマスク上のパターンを半導体基板上に転写する際の露光量に応じて、複数通りの検査領域の中から所望の検査領域を選択するようにしている。
【００５２】
このようにして、所望の検査領域を選択した後、ダイトゥデータベース（Die to Database）検査装置を用いて、半導体基板上に転写されたパターン（フォトレジストパターン）の検査を行う（Ｓ２８）。この検査では、Ｓ２７のステップで選択されたデータ（設計データ等）上の検査領域に対応した半導体基板上の領域について検査を行う。具体的には、データ上の検査領域と半導体基板上の対応する検査領域とでパターンの比較検査を行い、検査領域内にサイドローブが生じているか否かが判断される。上述したように、パターン転写時の露光量に応じて所望の検査領域が選択されているので、効率的且つ確実にサイドローブを検出することができる。
【００５３】
その後の工程は第１の実施形態と同様である。すなわち、Ｓ２８のステップでサイドローブが検出された場合には、検出結果をフィードバックし、リソグラフィプロセス等のプロセス条件の変更や、設計パターンの変更等を行う。これにより、サイドローブの発生を防止することが可能となる。
【００５４】
以上のように、本実施形態は、フォトマスク上のパターンを半導体基板上に転写する際の露光量に応じて、複数通りの検査領域の中から所望の検査領域を選択するため、サイドローブを的確且つ効率的に検出することが可能となる。
【００５５】
なお、本実施形態では、第１の実施形態で示したようなホールパターンを例に説明したが、第２或いは第３の実施形態で示したようなラインパターンについても上述した方法を適用することが可能である。
【００５６】
また、上述した各実施形態で述べた方法は、該方法の手順が記述されたプログラムによって動作が制御されるコンピュータによって、実現することが可能である。上記プログラムは、磁気ディスク等の記録媒体或いはインターネット等の通信回線（有線回線或いは無線回線）によって提供することが可能である。
【００５７】
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。
【図面の簡単な説明】
【００５８】
【図１】本発明の第１〜第３の実施形態に係る検査方法の基本的な流れを示したフローチャートである。
【図２】本発明の第１の実施形態に係る検査方法を説明するための図である。
【図３】本発明の第１の実施形態に係る検査方法を説明するための図である。
【図４】本発明の第１の実施形態に係る検査方法を説明するための図である。
【図５】本発明の第１の実施形態に係る検査方法を説明するための図である。
【図６】本発明の第１の実施形態に係る検査方法を説明するための図である。
【図７】本発明の第１の実施形態に係る検査方法を説明するための図である。
【図８】本発明の第２の実施形態に係る検査方法を説明するための図である。
【図９】本発明の第２の実施形態に係る検査方法を説明するための図である。
【図１０】本発明の第２の実施形態に係る検査方法を説明するための図である。
【図１１】本発明の第２の実施形態に係る検査方法を説明するための図である。
【図１２】本発明の第２の実施形態に係る検査方法を説明するための図である。
【図１３】本発明の第２の実施形態に係る検査方法を説明するための図である。
【図１４】本発明の第３の実施形態に係る検査方法を説明するための図である。
【図１５】本発明の第３の実施形態に係る検査方法を説明するための図である。
【図１６】本発明の第３の実施形態に係る検査方法を説明するための図である。
【図１７】本発明の第３の実施形態に係る検査方法を説明するための図である。
【図１８】本発明の第３の実施形態に係る検査方法を説明するための図である。
【図１９】本発明の第４の実施形態に係る検査方法の基本的な流れを示したフローチャートである。
【符号の説明】
【００５９】
１１…ホールパターン      １２…エッジシフト領域      １３…検査領域
２１…ラインパターン      ２２…エッジシフト領域      ２３…検査領域
３１…ラインパターン      ３２…エッジシフト領域      ３３…検査領域
【図１】
2010026330.tif 000003
【図２】
2010026330.tif 000004
【図３】
2010026330.tif 000005
【図４】
2010026330.tif 000006
【図５】
2010026330.tif 000007
【図６】
2010026330.tif 000008
【図７】
2010026330.tif 000009
【図８】
2010026330.tif 000010
【図９】
2010026330.tif 000011
【図１０】
2010026330.tif 000012
【図１１】
2010026330.tif 000013
【図１２】
2010026330.tif 000014
【図１３】
2010026330.tif 000015
【図１４】
2010026330.tif 000016
【図１５】
2010026330.tif 000017
【図１６】
2010026330.tif 000018
【図１７】
2010026330.tif 000019
【図１８】
2010026330.tif 000020
【図１９】
2010026330.tif 000021