(57)【要約】【課題】ドライブトランジスタの閾電圧のエンハンスメントシフトを抑制可能な表示装置を提供する。【解決手段】サンプリングトランジスタＴｒ１は、第１の制御信号に応じて信号電位Ｖｓｉｇを取り込み、以ってドライブトランジスタＴｒｄが１フィールド期間のうちの発光期間に順バイアス状態になって信号電位Ｖｓｉｇに応じた駆動電流を発光素子ＥＬに供給する。発光素子ＥＬは、駆動電流により信号電位Ｖｓｉｇに応じた輝度で発光する。サンプリングトランジスタＴｒ１は、１フィールド期間のうちの非発光期間で第２の制御信号に応じてオンし第１基準電位Ｖｒｅｆを取り込み、以ってドライブトランジスタＴｒｄが逆バイアス状態になる。更にサンプリングトランジスタＴｒ１がオフする前に、第１基準電位Ｖｒｅｆから切換わった第２基準電位Ｖｏｆｓを取り込み、以ってドライブトランジスタＴｒｄの逆バイアス状態を促進する。【選択図】図２
2010139896.tif 000002
【特許請求の範囲】
【請求項１】
画素アレイ部と、駆動部とを有し、
前記画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを含み、
前記駆動部は、１フィールド期間にわたって各走査線に水平周期で順次制御信号を供給するとともに、１水平周期内で信号電位と第１基準電位と第２基準電位とが切換わる映像信号を信号線に出力し、
前記画素は少なくともサンプリングトランジスタと、ドライブトランジスタと、発光素子とを含み、
前記サンプリングトランジスタは、第１の制御信号に応じて信号電位を取り込み、以って該ドライブトランジスタが１フィールド期間のうちの発光期間に順バイアス状態になって信号電位に応じた駆動電流を該発光素子に供給し、
前記発光素子は、該駆動電流により該信号電位に応じた輝度で発光し、
前記サンプリングトランジスタは、１フィールド期間のうちの非発光期間で第２の制御信号に応じてオンし第１基準電位を取り込み、以って該ドライブトランジスタが逆バイアス状態になり、
前記サンプリングトランジスタがオフする前に、第１基準電位から切換わった第２基準電位を取り込み、以って該ドライブトランジスタの逆バイアス状態を促進する
表示装置。
【請求項２】
前記サンプリングトランジスタは、第１の制御信号に先行する別の制御信号に応じてオンし第１基準電位を取り込み、以って該ドライブトランジスタのゲートを第１基準電位に初期化し、
前記サンプリングトランジスタがオフする前に、第１基準電位から切換わった第２基準電位を取り込み、以って該ドライブトランジスタをオフ状態にする請求項１記載の表示装置。
【請求項３】
前記画素アレイ部は、発光素子が赤色に発光する赤色画素と、発光素子が緑色に発光する緑色画素と、発光素子が青色に発光する青色画素とを含み、
前記駆動部は、各色画素に対応して異なるレベルの第２基準電位を信号線に出力する請求項１記載の表示装置。
【請求項４】
前記駆動部は、第１基準電位を所定のレベルに固定する一方、該画素アレイ部に含まれる画素の平均輝度に応じて第２基準電位のレベルを可変調整する請求項１記載の表示装置。
【請求項５】
前記ドライブトランジスタは、そのゲートが該サンプリングトランジスタに接続し、そのソースが該発光素子に接続し、該ゲートとソースとの間に画素容量が接続し、
前記サンプリングトランジスタは、第１の制御信号に応じてオンし、該信号電位を該ドライブトランジスタのゲートとソースとの間に書き込んで順バイアス状態とし、
前記ドライブトランジスタは、該サンプリングトランジスタがオフした後該信号電位に応じて駆動電流を該発光素子に供給する発光期間で、ゲートとソースとの間の電位差を維持しながらソース電位が上昇し、
前記サンプリングトランジスタは、該第２の制御信号に応じてオンし、該ドラブトランジスタのゲートに第１基準電位を書き込み、以ってソースとゲートの電位を逆転して逆バイアス状態に切換える請求項１記載の表示装置。
【請求項６】
本体と、該本体に入力する情報若しくは本体から出力された情報を表示する表示器とからなり、
前記表示器は、画素アレイ部と、駆動部とからなり、
前記画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを含み、
前記駆動部は、１フィールド期間にわたって各走査線に水平周期で順次制御信号を供給するとともに、１水平周期内で信号電位と第１基準電位と第２基準電位とが切換わる映像信号を信号線に出力し、
前記画素は少なくともサンプリングトランジスタと、ドライブトランジスタと、発光素子とを含み、
前記サンプリングトランジスタは、第１の制御信号に応じて信号電位を取り込み、以って該ドライブトランジスタが１フィールド期間のうちの発光期間に順バイアス状態になって信号電位に応じた駆動電流を該発光素子に供給し、
前記発光素子は、該駆動電流により該信号電位に応じた輝度で発光し、
前記サンプリングトランジスタは、１フィールド期間のうちの非発光期間で第２の制御信号に応じてオンし第１基準電位を取り込み、以って該ドライブトランジスタが逆バイアス状態になり、
前記サンプリングトランジスタがオフする前に、第１基準電位から切換わった第２基準電位を取り込み、以って該ドライブトランジスタの逆バイアス状態を促進する
電子機器。
【請求項７】
画素アレイ部と、駆動部とからなり、
前記画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを含み、
前記駆動部は、１フィールド期間にわたって各走査線に水平周期で順次制御信号を供給するとともに、１水平周期内で信号電位と第１基準電位と第２基準電位とが切換わる映像信号を信号線に出力し、
前記画素は少なくともサンプリングトランジスタと、ドライブトランジスタと、発光素子とを含む
表示装置を駆動するため、
前記サンプリングトランジスタは、第１の制御信号に応じて信号電位を取り込み、以って該ドライブトランジスタが１フィールド期間のうちの発光期間に順バイアス状態になって信号電位に応じた駆動電流を該発光素子に供給し、
前記発光素子は、該駆動電流により該信号電位に応じた輝度で発光し、
前記サンプリングトランジスタは、１フィールド期間のうちの非発光期間で第２の制御信号に応じてオンし第１基準電位を取り込み、以って該ドライブトランジスタが逆バイアス状態になり、
前記サンプリングトランジスタがオフする前に、第１基準電位から切換わった第２基準電位を取り込み、以って該ドライブトランジスタの逆バイアス状態を促進する
表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子を画素に用いたアクティブマトリクス型の表示装置及びその駆動方法に関する。またこのような表示装置を組み込んだ電子機器に関する。
【背景技術】
【０００２】
表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機ＥＬ素子を画素に用いた有機ＥＬディスプレイなどにおいても同様であるが、液晶画素と異なり有機ＥＬ素子は自発光素子である。その為、有機ＥＬディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。
【０００３】
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ、ＴＦＴ）によって制御するものであり、以下の特許文献に記載がある。
【特許文献１】特開２００３−２５５８５６
【特許文献２】特開２００３−２７１０９５
【特許文献３】特開２００４−１３３２４０
【特許文献４】特開２００４−０２９７９１
【特許文献５】特開２００４−０９３６８２
【特許文献６】特開２００６−２１５２１３
【０００４】
従来の表示装置は、基本的に画素アレイ部と駆動部とを有する。画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを含む。駆動部は、１フィールド期間に亘って各走査線に順次制御信号を供給すると共に、各信号線に映像信号を供給する。画素は、少なくともサンプリングトランジスタと、ドライブトランジスタと、発光素子とを含む。サンプリングトランジスタは、走査線から供給された制御信号に応じて信号線から映像信号を取り込む。ドライブトランジスタは、１フィールド期間のうちの発光期間で順バイアス状態となり、取り込まれた映像信号に応じて駆動電流を供給する。発光素子は、駆動電流により映像信号に応じた輝度で発光する。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来の表示装置は、発光期間中にドライブトランジスタが順バイアス状態になる。即ち、ドライブトランジスタのソース電位に対してゲート電位が閾電圧以上となり、オン状態となって駆動電流を発光素子に供給する。しかしながら、ドライブトランジスタの順バイアス状態が長く続くと、閾電圧特性がエンハンスメント側にシフトする。ドライブトランジスタの閾電圧特性がエンハンスメント側にシフトすると、画素の動作に不具合が生じるため、解決すべき課題となっている。
【課題を解決するための手段】
【０００６】
上述した従来の技術の課題に鑑み、本発明はドライブトランジスタの閾電圧のエンハンスメントシフトを抑制可能な表示装置を提供することを目的とする。係る目的を達成するために以下の手段を講じた。即ち本発明に係る表示装置は、画素アレイ部と、駆動部とを有する。前記画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とを含む。前記駆動部は、１フィールド期間にわたって各走査線に水平周期で順次制御信号を供給するとともに、１水平周期内で信号電位と第１基準電位と第２基準電位とが切換わる映像信号を信号線に出力する。前記画素は少なくともサンプリングトランジスタと、ドライブトランジスタと、発光素子とを含む。前記サンプリングトランジスタは、第１の制御信号に応じて信号電位を取り込み、以って該ドライブトランジスタが１フィールド期間のうちの発光期間に順バイアス状態になって信号電位に応じた駆動電流を該発光素子に供給する。前記発光素子は、該駆動電流により該信号電位に応じた輝度で発光する。前記サンプリングトランジスタは、１フィールド期間のうちの非発光期間で第２の制御信号に応じてオンし第１基準電位を取り込み、以って該ドライブトランジスタが逆バイアス状態になる。更に前記サンプリングトランジスタがオフする前に、第１基準電位から切換わった第２基準電位を取り込み、以って該ドライブトランジスタの逆バイアス状態を促進する。
【０００７】
好ましくは前記サンプリングトランジスタは、第１の制御信号に先行する別の制御信号に応じてオンし第１基準電位を取り込み、以って該ドライブトランジスタのゲートを第１基準電位に初期化する。この場合、前記サンプリングトランジスタがオフする前に、第１基準電位から切換わった第２基準電位を取り込み、以って該ドライブトランジスタをオフ状態にする。
又前記画素アレイ部は、発光素子が赤色に発光する赤色画素と、発光素子が緑色に発光する緑色画素と、発光素子が青色に発光する青色画素とを含む。前記駆動部は、各色画素に対応して異なるレベルの第２基準電位を信号線に出力する。
又前記駆動部は、第１基準電位を所定のレベルに固定する一方、該画素アレイ部に含まれる画素の平均輝度に応じて第２基準電位のレベルを可変調整する。
又前記ドライブトランジスタは、そのゲートが該サンプリングトランジスタに接続し、そのソースが該発光素子に接続し、該ゲートとソースとの間に画素容量が接続している。前記サンプリングトランジスタは、第１の制御信号に応じてオンし、該信号電位を該ドライブトランジスタのゲートとソースとの間に書き込んで順バイアス状態とする。前記ドライブトランジスタは、該サンプリングトランジスタがオフした後該信号電位に応じて駆動電流を該発光素子に供給する発光期間で、ゲートとソースとの間の電位差を維持しながらソース電位が上昇する。前記サンプリングトランジスタは、該第２の制御信号に応じてオンし、該ドラブトランジスタのゲートに第１基準電位を書き込み、以ってソースとゲートの電位を逆転して逆バイアス状態に切換える
【発明の効果】
【０００８】
本発明によれば、駆動部は、１フィールド期間のうちの非発光期間で走査線及び信号線を介して各画素のドライブトランジスタを順バイアス状態から逆バイアス状態に切り換えている。前述したように、発光期間ではドライブトランジスタが順バイアス状態に置かれるため、その閾電圧特性がエンハンスメント側にシフトする。一方非発光期間になるとドライブトランジスタが逆バイアス状態に切り換えられるため、閾電圧特性は逆にデプレッション側にシフトする。このように、順バイアス状態と逆バイアス状態を交互に切り換えることで、ドライブトランジスタの閾電圧特性のエンハンスメントシフトを抑制することができる。なおドライブトランジスタを逆バイアス状態に置くとドライブトランジスタはオフになるが、画素は非発光期間にあるので、動作上は問題がない。
特に本発明では、サンプリングトランジスタが１フィールド期間のうちの非発光期間で制御信号に応じてオンし第１基準電位を取り込む。これによりドライブトランジスタが逆バイアス状態になった後、サンプリングトランジスタがオフする前に、第１基準電位から切換わった第２基準電位を取り込む。これにより、ドライブトランジスタの逆バイアス状態を促進している。この結果、発光素子の電流劣化の影響を効果的に抑制若しくは緩和することができる。
【発明を実施するための最良の形態】
【０００９】
以下図面を参照して、発明を実施するための最良の形態（実施形態と言う）について説明する。なお説明は以下の順序で行う。
第一実施形態
第二実施形態
第三実施形態
第四実施形態
第五実施形態
応用形態
【００１０】
〈第一実施形態〉
［全体構成］
図１は、本発明に係る表示装置の第一実施形態の全体構成を示す模式的なブロック図である。図示するように、本表示装置は、画素アレイ部１（画面部）とこれを駆動する駆動部とからなる。画素アレイ部１は、行状の走査線ＷＳと、列状の信号線（信号ライン）ＳＬと、両者が交差する部分に配された行列状の画素２と、各画素２の各行に対応して配された給電線（電源ライン）ＶＬとを備えている。なお本例は、各画素２にＲＧＢ三原色のいずれかが割り当てられており、カラー表示が可能である。但し本発明はこれに限られるものではなく、単色表示のデバイスも含む。駆動部は、各走査線ＷＳに順次制御信号を供給して画素２を行単位で線順次走査するライトスキャナ４と、この線順次走査に合わせて各給電線ＶＬに第１電位と第２電位で切換る電源電圧を供給する電源スキャナ６と、この線順次走査に合わせて列状の信号線ＳＬに映像信号となる信号電位と基準電位を供給する水平セレクタ３とを備えている。
【００１１】
［画素の回路構成］
図２は、図１に示した表示装置に含まれる画素２の具体的な構成及び結線関係を示す回路図である。図示するように、この画素２は有機ＥＬデバイスなどで代表される発光素子ＥＬと、サンプリングトランジスタＴｒ１と、ドライブトランジスタＴｒｄと、画素容量Ｃｓとを含む。サンプリングトランジスタＴｒ１は、その制御端（ゲート）が対応する走査線ＷＳに接続し、一対の電流端（ソース及びドレイン）の片方が対応する信号線ＳＬに接続し、他方がドライブトランジスタＴｒｄの制御端（ゲートＧ）に接続する。ドライブトランジスタＴｒｄは、一対の電流端（ソースＳ及びドレイン）の一方が発光素子ＥＬに接続し、他方が対応する給電線ＶＬに接続している。本例では、ドライブトランジスタＴｒｄがＮチャネル型であり、そのドレインが給電線ＶＬに接続する一方、ソースＳが出力ノードとして発光素子ＥＬのアノードに接続している。発光素子ＥＬのカソードは所定のカソード電位Ｖｃａｔｈに接続している。画素容量ＣｓはドライブトランジスタＴｒｄの片方の電流端であるソースＳと制御端であるゲートＧの間に接続している。
【００１２】
かかる構成において、サンプリングトランジスタＴｒ１は走査線ＷＳから供給された制御信号に応じて導通し、信号線ＳＬから供給された信号電位Ｖｓｉｇをサンプリングして画素容量Ｃｓに保持する。ドライブトランジスタＴｒｄは、第１電位（高電位Ｖｄｄ）にある給電線ＶＬから電流の供給を受け画素容量Ｃｓに保持された信号電位に応じて駆動電流を発光素子ＥＬに流す。ライトスキャナ４は、信号線ＳＬが信号電位にある時間帯にサンプリングトランジスタＴｒ１を導通状態にするため、所定のパルス幅の制御信号を制御線ＷＳに出力し、以って画素容量Ｃｓに信号電位を保持すると同時にドライブトランジスタＴｒｄの移動度μに対する補正を信号電位に加える。この後ドライブトランジスタＴｒｄは画素容量Ｃｓに書き込まれた信号電位Ｖｓｉｇに応じた駆動電流を発光素子ＥＬに供給し、発光動作に入る。
【００１３】
本画素回路２は、上述した移動度補正機能に加え閾電圧補正機能も備えている。即ち電源スキャナ６は、サンプリングトランジスタＴｒ１が信号電位Ｖｓｉｇをサンプリングする前に、第１タイミングで給電線ＶＬを第１電位（高電位Ｖｄｄ）から第２電位（低電位Ｖｓｓ）に切換える。またライトスキャナ４は同じくサンプリングトランジスタＴｒ１が信号電位Ｖｓｉｇをサンプリングする前に、第２タイミングでサンプリングトランジスタＴｒ１を導通させて信号線ＳＬから基準電位ＶｒｅｆをドライブトランジスタＴｒｄのゲートＧに印加すると共にドライブトランジスタＴｒｄのソースＳを第２電位（Ｖｓｓ）にセットする。電源スキャナ６は第２タイミングの後の第３タイミングで給電線ＶＬを第２電位Ｖｓｓから第１電位Ｖｄｄに切換えて、ドライブトランジスタＴｒｄの閾電圧Ｖｔｈに相当する電圧を画素容量Ｃｓに保持する。かかる閾電圧補正機能により、本表示装置は画素毎にばらつくドライブトランジスタＴｒｄの閾電圧Ｖｔｈの影響をキャンセルすることができる。
【００１４】
本画素回路２は、さらにブートストラップ機能も備えている。即ちライトスキャナ４は画素容量Ｃｓに信号電位Ｖｓｉｇが保持された段階で走査線ＷＳに対する制御信号の印加を解除し、サンプリングトランジスタＴｒ１を非道通状態にしてドライブトランジスタＴｒｄのゲートＧを信号線ＳＬから電気的に切り離し、以ってドライブトランジスタＴｒｄのソースＳの電位変動にゲートＧの電位が連動し、ゲートＧとソースＳ間の電圧Ｖｇｓを一定に維持することができる。
【００１５】
［タイミングチャートの参考例１］
図３は、図２に示した画素回路２の動作説明に供するタイミングチャートである。時間軸を共通にして、走査線ＷＳの電位変化、給電線ＶＬの電位変化及び信号線ＳＬの電位変化を表している。またこれらの電位変化と並行に、ドライブトランジスタのゲートＧ及びソースＳの電位変化も表してある。
【００１６】
走査線ＷＳには、サンプリングトランジスタＴｒ１をオンするための制御信号パルスが印加される。この制御信号パルスは画素アレイ部の線順次走査に合わせて１フィールド（１ｆ）周期で走査線ＷＳに印加される。この制御信号パルスは一水平走査周期（１Ｈ）の間に二発のパルスを含んでいる。最初のパルスを第一パルスＰ１とし、後続のパルスを第二パルスＰ２と呼ぶ場合がある。給電線ＶＬは同じように１フィールド周期（１ｆ）で高電位Ｖｄｄと低電位Ｖｓｓとの間で切換る。信号線ＳＬには一水平走査周期（１Ｈ）内で信号電位Ｖｓｉｇと基準電位Ｖｒｅｆが切換る映像信号を供給している。
【００１７】
図３のタイミングチャートに示すように、画素は前のフィールドの発光期間から当該フィールドの非発光期間に入り、そのあと当該フィールドの発光期間となる。この非発光期間で準備動作、閾電圧補正動作、信号書込動作、移動度補正動作などを行う。
【００１８】
前フィールドの発光期間では、給電線ＶＬが高電位Ｖｄｄにあり、ドライブトランジスタＴｒｄが駆動電流Ｉｄｓを発光素子ＥＬに供給している。駆動電流Ｉｄｓは高電位Ｖｄｄにある給電線ＶＬからドライブトランジスタＴｒｄを介して発光素子ＥＬを通り、カソードラインに流れ込んでいる。
【００１９】
続いて当該フィールドの非発光期間に入るとまずタイミングＴ１で給電線ＶＬを高電位Ｖｄｄから低電位Ｖｓｓに切換える。これにより給電線ＶＬはＶｓｓまで放電され、さらにドライブトランジスタＴｒｄのソースＳの電位はＶｓｓまで下降する。これにより発光素子ＥＬのアノード電位（即ちドライブトランジスタＴｒｄのソース電位）は逆バイアス状態となるため、駆動電流が流れなくなり消灯する。またドライブトランジスタのソースＳの電位降下に連動してゲートＧの電位も降下する。
【００２０】
続いてタイミングＴ２になると、走査線ＷＳを低レベルから高レベルに切換えることで、サンプリングトランジスタＴｒ１が導通状態になる。この時信号線ＳＬは基準電位Ｖｒｅｆにある。よってドライブトランジスタＴｒｄのゲートＧの電位は導通したサンプリングトランジスタＴｒ１を通じて信号線ＳＬの基準電位Ｖｒｅｆとなる。この時ドライブトランジスタＴｒｄのソースＳの電位はＶｒｅｆよりも十分低い電位Ｖｓｓにある。この様にしてドライブトランジスタＴｒｄのゲートＧとソースＳとの間の電圧ＶｇｓがドライブトランジスタＴｒｄの閾電圧Ｖｔｈより大きくなるように、初期化される。タイミングＴ１からタイミングＴ３までの期間Ｔ１−Ｔ３はドライブトランジスタＴｒｄのゲートＧ／ソースＳ間電圧Ｖｇｓを予めＶｔｈ以上に設定する準備期間である。
【００２１】
この後タイミングＴ３になると、給電線ＶＬが低電位Ｖｓｓから高電位Ｖｄｄに遷移し、ドライブトランジスタＴｒｄのソースＳの電位が上昇を開始する。やがてドリライブトランジスタＴｒｄのゲートＧ／ソースＳ間電圧Ｖｇｓが閾電圧Ｖｔｈとなった所で電流がカットオフする。この様にしてドライブトランジスタＴｒｄの閾電圧Ｖｔｈに相当する電圧が画素容量Ｃｓに書き込まれる。これが閾電圧補正動作である。この時電流がもっぱら画素容量Ｃｓ側に流れ、発光素子ＥＬには流れないようにするため、発光素子ＥＬがカットオフとなるようにカソード電位Ｖｃａｔｈを設定しておく。
【００２２】
タイミングＴ４では走査線ＷＳがハイレベルからローレベルに戻る。換言すると、走査線ＷＳに印加された第一パルスＰ１が解除され、サンプリングトランジスタはオフ状態になる。以上の説明から明らかなように、第一パルスＰ１は閾電圧補正動作を行うために、サンプリングトランジスタＴｒ１のゲートに印加される。
【００２３】
この後信号線ＳＬが基準電位Ｖｒｅｆから信号電位Ｖｓｉｇに切り換る。続いてタイミングＴ５で走査線ＷＳが再びローレベルからハイレベルに立上る。換言すると第二パルスＰ２がサンプリングトランジスタＴｒ１のゲートに印加される。これによりサンプリングトランジスタＴｒ１は再びオンし、信号線ＳＬから信号電位Ｖｓｉｇをサンプリングする。よってドライブトランジスタＴｒｄのゲートＧの電位は信号電位Ｖｓｉｇになる。ここで発光素子ＥＬは始めカットオフ状態（ハイインピーダンス状態）にあるためドライブトランジスタＴｒｄのドレインとソースの間に流れる電流は専ら画素容量Ｃｓと発光素子ＥＬの等価容量に流れ込み充電を開始する。この後サンプリングトランジスタＴｒ１がオフするタイミングＴ６までに、ドライブトランジスタＴｒｄのソースＳの電位はΔＶだけ上昇する。この様にして映像信号の信号電位ＶｓｉｇがＶｔｈに足し込まれる形で画素容量Ｃｓに書き込まれる共に、移動度補正用の電圧ΔＶが画素容量Ｃｓに保持された電圧から差し引かれる。よってタイミングＴ５からタイミングＴ６まで期間Ｔ５−Ｔ６が信号書込期間＆移動度補正期間となる。換言すると、走査線ＷＳに第二パルスＰ２が印加されると、信号書込動作及び移動度補正動作が行われる。信号書込期間＆移動度補正期間Ｔ５−Ｔ６は、第二パルスＰ２のパルス幅に等しい。即ち第二パルスＰ２のパルス幅が移動度補正期間を規定している。
【００２４】
この様に信号書込期間Ｔ５−Ｔ６では信号電にＶｓｉｇの書込みと補正量ΔＶの調整が同時に行われる。Ｖｓｉｇが高いほどドライブトランジスタＴｒｄが供給する電流Ｉｄｓは大きくなり、ΔＶの絶対値も大きくなる。従って発光輝度レベルに応じた移動度補正が行われる。Ｖｓｉｇを一定とした場合、ドライブトランジスタＴｒｄの移動度μが大きいほどΔＶの絶対値が大きくなる。換言すると移動度μが大きいほど画素容量Ｃｓに対する負帰還量ΔＶが大きくなるので、画素毎の移動度μのばらつきを取り除くことができる。
【００２５】
最後にタイミングＴ６になると、前述したように走査線ＷＳが低レベル側に遷移し、サンプリングトランジスタＴｒ１はオフ状態となる。これによりドライブトランジスタＴｒｄのゲートＧは信号線ＳＬから切り離される。このときドレイン電流Ｉｄｓが発光素子ＥＬを流れ始める。これにより発光素子ＥＬのアノード電位は駆動電流Ｉｄｓに応じて上昇する。発光素子ＥＬのアノード電位の上昇は、即ちドライブトランジスタＴｒｄのソースＳの電位上昇に他ならない。ドライブトランジスタＴｒｄのソースＳの電位が上昇すると、画素容量Ｃｓのブートストラップ動作によりドライブトランジスタＴｒｄのゲートＧの電位も連動して上昇する。ゲート電位の上昇量はソース電位の上昇量に等しくなる。ゆえに発光期間中ドライブトランジスタＴｒｄのゲートＧ／ソースＳ間の入力電圧Ｖｇｓは一定に保持される。このゲート電圧Ｖｇｓの値は信号電位Ｖｓｉｇに閾電圧Ｖｔｈ及び移動量μの補正をかけたものとなっている。ドライブトランジスタＴｒｄは飽和領域で動作する。即ちドライブトランジスタＴｒｄは、ゲートＧ／ソースＳ間の入力電圧Ｖｇｓに応じた駆動電流Ｉｄｓを出力する。このゲート電圧Ｖｇｓの値は信号電位Ｖｓｉｇに閾電圧Ｖｔｈ及び移動量μの補正をかけたものとなっている。
【００２６】
［タイミングチャートの参考例２］
図４は、図２に示した画素回路２の動作説明に供する他のタイミングチャートである。基本的には図３に示したタイミングチャートと同様であり、対応する部分には対応する参照番号を付してある。異なる点は、閾電圧補正動作を複数の水平期間に渡って時分割的に繰り返し行っていることである。図４のタイミングチャートの例では、１Ｈ期間毎のＶｔｈ補正動作を２回行っている。画面部が高精細化すると、画素数が増えこれに伴って走査線数も増加する。走査線本数の増加により１Ｈ期間が短くなる。このように線順次走査が高速化すると、１Ｈ期間ではＶｔｈ補正動作が完了しない場合がある。そこで図４のタイミングチャートでは、閾電圧補正動作を時分割的に２回行って、ドライブトランジスタＴｒｄのゲートＧとソースＳとの間の電位Ｖｇｓが確実にＶｔｈまで初期化できるようにしている。
【００２７】
具体的には、第一制御パルスＰ１に先立って、信号線ＳＬが基準電位Ｖｒｅｆにあるとき、先行パルスＰ０を走査線WSに供給する。これによりサンプリングトランジスタがオンし、信号線ＳＬから基準電位Ｖｒｅｆを取り込み、ドライブトランジスタのゲートに取り込んだ基準電位Ｖｒｅｆを印加する。この状態で給電線ＶＬが低電位Ｖｓｓから高電位Ｖｄｄに切換わる。これにより、ドライブトランジスタに電流が流れてソース電位が上昇し始め、一回目の補正動作が行われる。しかしながら、ドライブトランジスタのゲート／ソース間電圧が閾電圧Ｖｔｈに到達する前に、サンプリングトランジスタがオフする。
この後、信号線ＳＬが基準電位Ｖｒｅｆにある時、制御パルスＰ１が走査線ＷＳに印加され、サンプリングトランジスタが再びオンする。これにより、二回目の補正動作が行われ、ドライブトランジスタのゲート／ソース間電圧が閾電圧Ｖｔｈにまで圧縮される。なお、Ｖｔｈ補正の繰り返し回数は２回に限られるものではなく、必要に応じ時分割数を増やすことができる。
【００２８】
［実施形態のタイミングチャート］
図５は、本発明に係る表示装置の動作説明に供するタイミングチャートであり、本発明の第一実施形態を表している。図３及び図４に示した参考例のタイミングチャートでは、発光期間と非発光期間のいずれにおいても、ドライブトランジスタは順バイアス状態に置かれている。即ち、ドライブトランジスタのゲート電位はソース電位に対して閾電圧以上に保持されている。この順バイアスによりドライブトランジスタの閾電圧がエンハンスメント方向にシフトするという問題がある。図５に示した第一実施形態は、この問題に対処したもので、ドライブトランジスタの閾電圧のエンハンスメントシフトを抑制している。なお理解を容易にするため、図３及び図４に示したタイミングチャートと同様の表記を採用している。
【００２９】
駆動部のライトスキャナ４は、１フィールド期間にわたって各走査線ＷＳに水平周期で順次制御信号を供給する。タイミングチャートに示すようにこの制御信号は、４つの制御パルスＰ０，Ｐ１，Ｐ２，Ｐ３を含んでいる。このパルス列からなる制御信号の波形は、位相が１Ｈづつシフトしながら順次各走査線ＷＳに供給される。一方、駆動部の水平セレクタ３は１水平周期（１Ｈ）内で信号電位Ｖｓｉｇと第１基準電位Ｖｒｅｆと第２基準電位Ｖｏｆｓとが切換わる映像信号を各信号線ＳＬに出力する。
【００３０】
前述したように、各画素２は少なくともサンプリングトランジスタＴｒ１と、ドライブトランジスタＴｒｄと、発光素子ＥＬとを含む。タイミングチャートに示すように、サンプリングトランジスタは、制御信号パルスＰ２に応じて信号電位Ｓｉｇを取り込み、以ってドライブトランジスタが１フィールド期間のうちの発光期間に順バイアス状態になって信号電位Ｖｓｉｇに応じた駆動電流を発光素子に供給する。発光素子は、この駆動電流により信号電位Ｖｓｉｇに応じた輝度で発光する。
【００３１】
サンプリングトランジスタは、１フィールド期間のうちの非発光期間で制御信号パルスＰ３の立ち上がりに応じてオンし第１基準電位Ｖｒｅｆを取り込み、以ってドライブトランジスタが逆バイアス状態になる。サンプリングトランジスタが制御信号パルスＰ３の立ち下がりに応じてオフする前に、第１基準電位Ｖｒｅｆから切換わった第２基準電位Ｖｏｆｓを取り込み、以ってドライブトランジスタの逆バイアス状態を加速する。
【００３２】
具体的にはドライブトランジスタは、そのゲートがサンプリングトランジスタに接続し、そのソースが発光素子に接続し、ゲートとソースとの間に画素容量が接続している。サンプリングトランジスタは、制御信号パルスＰ２に応じてオンし、信号電位Ｖｓｉｇをドライブトランジスタのゲートとソースとの間に書き込んで順バイアス状態にする。ドライブトランジスタは、サンプリングトランジスタがオフした後信号電位Ｖｓｉｇに応じて駆動電流を発光素子に供給する発光期間で、ゲートとソースとの間の電位差Ｖｇｓを維持しながらソース電位が上昇する。サンプリングトランジスタは、制御信号パルスＰ３に応じてオンし、ドラブトランジスタのゲートに第１基準電位Ｖｒｅｆを書き込み、以ってソースとゲートの電位を逆転して逆バイアス状態に切換える。
【００３３】
タイミングチャートに示すように、発光期間ではドライブトランジスタは順バイアス状態にあり、ソース電位（Ｓ）に比べゲート電位（Ｇ）が上にある。これに対し非発光期間ではドライブトランジスタが逆バイアス状態にあり、ゲート電位（Ｇ）よりもソース電位（Ｓ）が上になっている。順バイアス状態ではドライブトランジスタの閾電圧Ｖｔｈのエンハンスメント方向シフトが進行する。逆に非発光期間の逆バイアス状態ではドライブトランジスタの閾電圧のデプレッション方向シフトが進行する。これによりドライブトランジスタの閾電圧のエンハンスメント方向シフトを抑制することができる。
【００３４】
特に本発明では、サンプリングトランジスタがオフする前に、第１基準電位Ｖｒｅｆから切換わった第２基準電位Ｖｏｆｓを取り込む。ここで、Ｖｒｅｆ＞Ｖｏｆｓとなっている。これにより、ドライブトランジスタの逆バイアス状態を促進若しくは加速している。この結果、発光素子の電流劣化の影響を効果的に抑制若しくは緩和することができる。
【００３５】
図４に示した参考例と同様に、図５の第一実施形態でも、閾電圧補正動作を時分割的に二回繰り返している。具体的には、上述した制御パルスＰ２に先立って、信号線ＳＬが基準電位Ｖｒｅｆにあるとき、先行パルスＰ０を走査線WSに供給する。これによりサンプリングトランジスタがオンし、信号線ＳＬから第１基準電位Ｖｒｅｆを取り込み、ドライブトランジスタのゲートに取り込んだ基準電位Ｖｒｅｆを印加する。この状態で給電線ＶＬが低電位Ｖｓｓから高電位Ｖｄｄに切換わる。これにより、ドライブトランジスタに電流が流れてソース電位が上昇し始め、一回目の補正動作が行われる。しかしながら、ドライブトランジスタのゲート／ソース間電圧が閾電圧Ｖｔｈに到達する前に、サンプリングトランジスタがオフする。この後、信号線ＳＬが基準電位Ｖｒｅｆにある時、次の制御信号パルスＰ１が走査線ＷＳに印加され、サンプリングトランジスタが再びオンする。これにより二回目の補正動作が行われ、ドライブトランジスタのゲート／ソース間電圧が閾電圧Ｖｔｈにまで圧縮される。
【００３６】
本実施形態の特徴として、制御信号パルスＰ０の立下りに応じてサンプリングトランジスタがオフする前に、第１基準電位Ｖｒｅｆから切換わった第２基準電位Ｖｏｆｓを取り込み、以ってドライブトランジスタをオフ状態にする。
【００３７】
上述したように本実施形態にかかる表示装置は、各画素が信号電位Ｖｓｉｇの書込動作及び発光素子の発光動作を行う前に、ドライブトランジスタの閾電圧補正動作を行っている。この閾電圧補正動作は準備過程と通電過程を含んでいる。準備過程では、ドライブトランジスタのゲートを第１基準電位Ｖｒｅｆに保持する一方ドライブトランジスタのゲート／ソース間電圧Ｖｇｓを閾電圧Ｖｔｈより大きく設定して、ドライブトランジスタをオン状態にする。続く通電過程では、ゲートを第１基準電位Ｖｒｅｆに維持したままドライブトランジスタに通電し、ドライブトランジスタがカットオフした時そのゲート／ソース間に現れる閾電圧Ｖｔｈ相当の電圧を画素容量に保持する。
【００３８】
本発明の第一実施形態によると、閾電圧補正動作は準備過程及び通電過程の後に圧縮過程を含んでいる。この圧縮過程では、通電過程の後ゲートに印加されている第１基準電位Ｖｒｅｆを第２基準電位Ｖｏｆｓに変えてゲート／ソース間電圧Ｖｇｓを閾電圧Ｖｔｈ相当の電圧よりも圧縮して、ドライブトランジスタを確実にオフ状態にしている。これによりドライブトランジスタにはリーク電流が流れなくなり、閾電圧補正動作の結果が後の書込動作及び発光動作まで安定的に維持できる。換言すると閾電圧補正動作にばらつきが無くなり精度が高くなる。その結果発光輝度のばらつきがなくなり画面品位が高くなる。
【００３９】
本発明の第一実施形態によれば、閾電圧補正動作の通電過程は、ドライブトランジスタがカットオフするまで複数回に分けて時分割的に行っている。これにより通電時間を十分確保することが可能となり、画素容量に閾電圧相当の電圧を確実に確保することが出来る。その際先に行う補正動作と後で行う補正動作とでドライブトランジスタのゲートに印加する基準電圧のレベルを変えている。一回目の補正動作では第２基準電位Ｖｏｆｓとし、二回目の補正動作では第１基準電位Ｖｒｅｆとしている。この様に時分割的に行う通電過程で基準電位のレベルを切換えることでドライブトランジスタの電流リークを抑制でき、結果的に閾電圧補正動作が安定化すると共に精度が高くなる。よって画素毎の発光輝度のばらつきも少なくなり、画面のユニフォーミティが改善する。
【００４０】
時分割補正では、一回目の補正と二回目の補正との間で、ドライブトランジスタのゲートがフローティングになる。この間にドライブトランジスタがオン状態にあるとリーク電流が流れ補正動作に誤差が生じる。そこで本発明では、一回目の補正動作が終わるタイミングで、ドライブトランジスタのゲート電位を第１基準電位Ｖｒｅｆから第２基準電位Ｖｏｆｓに下げ、ドライブトランジスタをオフにする。これによりリーク電流を抑制できる。
【００４１】
［動作説明］
図６（Ａ）は、逆バイアス時のＶｔｈ変動を示すグラフである。横軸に経過時間をとり、縦軸にＮチャネル型のドライブトランジスタの閾電圧の変化量ΔＶｔｈをとってある。グラフから明らかなように、逆バイアス状態では時間の経過と共にドライブトランジスタの閾電圧Ｖｔｈがマイナス方向（デプレッション方向）にシフトしていくことがわかる。逆に順バイアス状態では閾電圧Ｖｔｈはプラス側（エンハンスメント側）にシフトしていく。本発明では、順バイアスと逆バイアスを交互に切り換えることで、ドライブトランジスタの閾電圧の経時的な変動を抑制している。
【００４２】
図６（Ｂ）は、逆バイアス時におけるドライブトランジスタＴｒｄの動作点を表す模式図である。信号電位Ｖｓｉｇは０Ｖから６Ｖまでのダイナミックレンジを有する。サンプリングトランジスタＴｒ１のゲートに印加されるオフ電圧は−３Ｖである。基準電圧は０Ｖに設定されている。給電線ＶＬの高電位は１５Ｖである。発光期間ではブートストラップによりドライブトランジスタＴｒｄのソース電位（即ち発光素子ＥＬのアノード電位）は上昇しており、例えば５Ｖのレベルにある。非発光期間になるとドライブトランジスタＴｒｄのゲートには基準電位０Ｖが書き込まれる。このようにして、ドライブトランジスタＴｒｄのＶｇｓは０Ｖ−５Ｖ＝−５Ｖとなって逆バイアス（マイナスバイアス）になる。
【００４３】
［発光素子の電流劣化現象］
図７は、発光素子の電流劣化現象を示す模式図である。（Ａ）は発光素子に加わる電圧Ｖｏｌｅｄと発光素子を流れる電流Ｉｏｌｅｄの関係を示すグラフである。実線（１）は初期特性を示し、点線（２）は経時変化後の特性を表している。一般的に発光素子は電流を流すことで発光させている。グラフから明らかなように発光素子は経時劣化する傾向があり、時間経過と共に輝度は低下する。即ち同じ電圧Ｖｏｌｅｄを印加しても電流Ｉｏｌｅｄが時間の経過と共に低下していくため、輝度もその分低下する。
【００４４】
（Ｂ）は、このような発光素子を駆動するための画素回路を示す等価回路図である。この等価回路図はサンプリングトランジスタＴｒ１、ドライブトランジスタＴｒｄ、画素容量Ｃｓ及び発光素子ＥＬに加え、ドライブトランジスタＴｒｄのゲート／ドレイン間寄生容量Ｃｐ、発光素子ＥＬの等価容量Ｃｏｌｅｄ、発光素子ＥＬのカソード電位Ｖｃａｔｈなどを書き込んである。
【００４５】
（Ｃ）は、発光素子の発光動作を示すタイミングチャートである。図３に示したタイミングＴ５乃至Ｔ７付近におけるドライブトランジスタのゲート電位及びソース電位の変動を詳細に表してある。図示するように信号電位Ｖｓｉｇ書き込み後の発光動作において、画素容量Ｃｓと寄生容量Ｃｐからなるブートストラップ動作が起きる。これにより発光直前のＶｇｓに対して、発光時のＶｇｓはＣｐ／（Ｃｓ＋Ｃｐ）×ΔＶｓだけ減少してしまう。なおΔＶｓはドライブトランジスタのソース電位の変化分を表している。発光素子の電流／電圧特性が劣化すると、同一電流を流すために必要なＶｏｌｅｄが増加する。その結果発光時のΔＶｓが増加してしまい、ブートストラップ動作によるＶｇｓの減少量が多くなってしまう。これにより発光輝度が経時的に低下する。これが自発光画素の電流劣化の原因である。
【００４６】
発光時のソース電位Ｖｓの電圧変化ΔＶｓは（Ｃ）に示すように、ΔＶｓ＝Ｖｃａｔｈ−Ｖｒｅｆ−ΔＶ＋Ｖｏｌｅｄ＋Ｖｔｈとなる。ここでΔＶは前述したように移動度補正電圧である。ここでＶｃａｔｈ−Ｖｒｅｆ−ΔＶは常に一定値であるが、Ｖｏｌｅｄは前述のように通電発光動作により増加してしまう。これが電流劣化の原因となっていた。本発明では非発光期間におけるＶｔｈ特性のデプレッション方向シフト動作により、Ｖｔｈが減少する。このデプレッションシフトにより発光素子の電流／電圧特性劣化起因のΔＶｓの増加を抑制することができる。結果的にＶｔｈデプレッションシフトにより電流劣化を抑制することが可能である。
【００４７】
図８は、図１に示した表示装置に含まれる水平セレクタ（信号ドライバ）３の構成例を示す模式的な回路図である。この信号ドライバ３は複数のデータ線Ｄａｔａ１，Ｄａｔａ２，Ｄａｔａ３・・・を備えており、線順次で１ライン分のデータを一斉に列状の信号線ＳＬに供給している。図示の例は、１本のデータ線Ｄａｔａに３本の信号線ＳＬが選択スイッチＳＥＬ１，ＳＥＬ２，ＳＥＬ３を介して接続しており、１本のデータ線Ｄａｔａに供給された信号電位を時分割で３本の信号線ＳＬに供給する構成となっている。
【００４８】
列状の信号線ＳＬと交差するように制御線ＧＯＦＳと電位線ＶＯＦＳが行状（ライン状）に配されている。電位線ＶＯＦＳと各信号線ＳＬはスイッチＳＷで接続されている。このスイッチＳＷは制御線ＧＯＦＳに印加される制御信号によってオンオフ制御される。各信号線ＳＬに接続している複数の画素は容量Ｃと抵抗Ｒで模式的に表されている。
【００４９】
図９は、図８に示した信号ドライバ（水平セレクタ）３の動作説明に供するタイミングチャートである。３個１組の選択スイッチＳＥＬ１，ＳＥＬ２，ＳＥＬ３に印加される制御信号を同じ参照符号ＳＥＬ１，ＳＥＬ２，ＳＥＬ３で表してある。同様に制御線ＧＯＦＳに印加される制御信号を同じ参照符号ＧＯＦＳで表してある。また電位線ＶＯＦＳの電位はＶｏｆｓに固定されている。加えて本信号ドライバ３は約２４０本のデータ線を備えており、各データ線に印加されるデータ（信号電位）をＤａｔａ１〜Ｄａｔａ２４０で表してある。さらに、信号ドライバ３の動作には直接関係ないが、ライトスキャナ側の動作を制御するタイミング信号ＷＳＥＮ１及びＷＳＥＮ２も時間軸を揃えてタイミングチャートに表してある。タイミング信号ＷＳＥＮ１は図５に示した基準電位書込み期間を規定している。タイミング信号ＷＳＥＮ２は同じく図５に示した信号書込み期間を規定している。
【００５０】
タイミング信号ＷＳＥＮ１がハイレベルとなって基準電位書込み期間に入る。このとき各データ線Ｄａｔａに印加される電位は信号電位から基準電位Ｖｒｅｆに切換る。同時に選択信号ＳＥＬ１，ＳＥＬ２，ＳＥＬ３が一斉にハイレベルとなる。選択スイッチＳＥＬ１，ＳＥＬ２，ＳＥＬ３が同時にオンし、データ線Ｄａｔａに印加された基準電位Ｖｒｅｆは３本の信号線ＳＬに出力される。よって基準電位書込み期間には、列状の信号線ＳＬに一斉に基準電位Ｖｒｅｆが書き込まれることになる。
【００５１】
その後ＷＳＥＮ１がハイレベルからローレベルに切換る直前、制御信号ＧＯＦＳがハイレベルとなり、スイッチＳＷが一斉にオンする。この時点でセレクタ１，セレクタ２，セレクタ３は既にオフしている。電位線ＶＯＦＳの第２基準電位ＶｏｆｓがスイッチＳＷを介して各信号線ＳＬに書き込まれる。以上により基準電位書込み期間が終了する直前で各信号線ＳＬの電位が第１基準電位Ｖｒｅｆから第２基準電位Ｖｏｆｓに下方切換えされ、前述したＶｇｓの圧縮過程を実現することが出来る。
【００５２】
この後各データ線Ｄａｔａには所定の信号電位が供給される。これに同期して選択信号ＳＥＬ１，ＳＥＬ２，ＳＥＬ３が時分割的にハイレベルとなり、対応する信号電位が対応する信号線ＳＬに書き込まれていく。続いてタイミング信号ＷＳＥＮ２がハイレベルになると、信号電位書込み期間に入り、１ライン分の画素のサンプリングトランジスタが一斉にオンする。これにより各信号線ＳＬに印加されていた信号電位が１ライン分の画素にサンプリングされ、線順次書込動作が行われる。
【００５３】
〈第二実施形態〉
図１０（Ａ）は、本発明にかかる表示装置の第二実施形態を示す模式的なブロック図である。前述したように、表示装置は基本的に画素アレイ部と周辺の駆動部からなる。本実施形態はカラー表示装置で、画素アレ部は図示のように、赤色画素（Ｒ画素）２、緑色画素（Ｇ画素）２及び青色画素（Ｂ画素）２を含んでいる。一方周辺の駆動部は、図示するように水平セレクタ３とレギュレータ９を含んでいる。水平セレクタ３は、基本的に図８に示した構成を有している。ただ図示を容易にするため、スイッチＳＷ、その制御線ＧＯＦＳ及び電位線ＶＯＦＳは水平セレクタ３の本体から分けて表示している。この電位線ＶＯＦＳにレギュレータ９が接続している。
【００５４】
かかる構成において、駆動部に含まれる水平セレクタ３は、第１基準電位Ｖｒｅｆを所定のレベルに固定する一方、同じく駆動部に含まれるレギュレータ９は画素アレイ部に含まれる画素２の平均輝度に応じて第２基準電位Ｖｏｆｓのレベルを可変調整している。具体的には、レギュレータ９が外部から入力される映像信号を１フィールド分加算して、全画素の平均輝度を算出する。更に求めた平均輝度に応じて第２基準電位Ｖｏｆｓのレベルを調整する。例えば画面の平均輝度が高くなるほど第２基準電位Ｖｏｆｓのレベルを下げて逆バイアス状態を促進する。発光輝度が高いほどドライブトランジスタのエンハンスメント化が進む。これを打消すため第２基準電位Ｖｏｆｓのレベルを下げてドライブトランジスタをデプレッション化する。
【００５５】
〈第三実施形態〉
図１０（Ｂ）は、本発明にかかる表示装置の第三実施形態を示す模式的なブロック図である。本実施形態では、電位線ＶＯＦＳを画素の各色ＲＧＢに対応してＲＶＯＦＳ、ＧＶＯＦＳ及びＢＶＯＦＳの三本に分けている。これに対応してスイッチＳＷ及びその制御線ＧＯＦＳも色別に分けている。一方画素アレイ部は、発光素子が赤色に発光するＲ画素２と、発光素子が緑色に発光するＧ画素２と、発光素子が青色に発光するＢ画素２とを含む。駆動部は、電位線ＲＶＯＦＳ、ＧＶＯＦＳ及びＢＶＯＦＳとスイッチＲＳＷ，ＧＳＷ及びＢＳＷを介して各色画素に対応して異なるレベルの第２基準電位Ｖｏｆｓを信号線ＳＬに出力する。
【００５６】
カラー表示装置の場合、各画素は赤色発光素子、緑色発光素子、青色発光素子のいずれかを含む。電流劣化の度合いは赤色発光素子と緑色発光素子と青色発光素子で違いがある。好ましくは赤色画素と緑色画素と青色画素とで別々に逆バイアス状態の設定を調整することが望ましい。本発明により、発光素子を画素に用いた表示装置において、非発光期間でドライブトランジスタに逆バイアスを印加してＶｔｈ特性をデプレッション側にシフトさせている。これにより発光動作による発光素子の電流／電圧特性起因の電流劣化を緩和することができる。
【００５７】
〈第四実施形態〉
［表示装置の全体構成］
図１１は本発明に係る表示装置の第四実施形態のパネル構成を示すブロック図である。理解を容易にするため、図１に示した第一実施形態のパネルブロック図と同様の表記を採用している。本表示装置は基本的に画素アレイ部（画面部）１とこれを駆動する駆動部とで構成されている。画素アレイ部１は行状の第１走査線ＷＳと、同じく行状の第２走査線ＤＳと、列状の信号線ＳＬと、各第１走査線ＷＳと各信号線ＳＬとが交差する部分に配された行列状の画素２とを備えている。これに対し駆動部は、ライトスキャナ４、ドライブスキャナ５及び水平セレクタ３を含んでいる。ライトスキャナ４は各第１走査線ＷＳに制御信号を出力して画素２を行単位で線順次走査する。ドライブスキャナ５も各第２走査線ＤＳにそれぞれ制御信号を出力して画素２を行単位で線順次走査する。但しライトスキャナ４とドライブスキャナ５は制御信号を出力するタイミングが異なっている。このドライブスキャナ５は第一実施形態で使われた電源スキャナ６に代えて駆動部に配されている。電源スキャナを廃したことで給電線も画素アレイ部１から除かれている。その代わり、図示しないが画素アレイ部１には一定の電源電位Ｖｄｄを供給する電源ラインが配されている。一方水平セレクタ（信号ドライバ）３は、スキャナ４，５側の線順次走査に合わせて、列状の信号線ＳＬに映像信号の信号電位と基準電位とを供給する。
【００５８】
［画素回路の構成］
図１２は図１１に示した第四実施形態の表示パネルに含まる画素回路の構成を示している。第一実施形態の画素回路が２個のトランジスタで構成されているのに対し、本実施形態の画素は３個のトランジスタで構成されている。図示するように本画素２は、基本的に発光素子ＥＬと、サンプリングトランジスタＴｒ１と、ドライブトランジスタＴｒｄと、スイッチングトランジスタＴｒ３と、画素容量Ｃｓとを含む。サンプリングトランジスタＴｒ１は、その制御端（ゲート）が走査線ＷＳに接続し、一対の電流端（ソース及びドレイン）の一方が信号線ＳＬに接続し、他方がドライブトランジスタＴｒｄの制御端（ゲートＧ）に接続している。ドライブトランジスタＴｒｄは、一対の電流端（ソース及びドレイン）の一方（ドレイン）が電源ラインＶｄｄに接続し、他方（ソースＳ）が発光素子ＥＬのアノードに接続している。発光素子ＥＬのカソードは所定のカソード電位Ｖｃａｔｈに接続している。スイッチングトランジスタＴｒ３は、その制御端（ゲート）が走査線ＤＳに接続し、一対の電流端（ソース及びドレイン）の一方が固定電位Ｖｓｓに接続し、他方がドライブトランジスタＴｒｄのソースＳに接続している。画素容量Ｃｓは、その一端がドライブトランジスタＴｒｄの制御端（ゲートＧ）に接続し、その他端がドライブトランジスタＴｒｄの他方の電流端（ソースＳ）に接続している。このドライブトランジスタＴｒｄの他方の電流端は、発光素子ＥＬ及び画素容量Ｃｓに対する出力電流端となっている。なお本画素回路２は、画素容量Ｃｓを補助する目的で、補助容量ＣｓｕｂがドライブトランジスタＴｒｄのソースＳと電源Ｖｄｄとの間に接続されている。
【００５９】
かかる構成において、駆動部側のライトスキャナ４は第１走査線ＷＳにサンプリングトランジスタＴｒ１を開閉制御するための制御信号を供給する。ドライブスキャナ５は第２走査線ＤＳにスイッチングトランジスタＴｒ３を開閉制御するための制御信号を出力する。水平セレクタ３は信号線ＳＬに信号電位Ｖｓｉｇと基準電位Ｖｒｅｆとの間で切換る映像信号（入力信号）を供給する。この様に走査線ＷＳ，ＤＳ及び信号線ＳＬの電位が線順次走査に合わせて変動するが、電源ラインはＶｄｄに固定されている。またカソード電位Ｖｃａｔｈ及び固定電位Ｖｓｓも一定である。
【００６０】
この第四実施形態においても、ドライブトランジスタは発光期間で順バイアス状態になる。更に信号書き込み動作の後ブートストラップでドライブトランジスタのソース電位及びゲート電位が上昇する。従って本実施形態でも、非発光期間に走査線ＷＳ及び信号線ＳＬを介して画素のドライブトランジスタを順バイアス状態から逆バイアス状態に切り換えることが望ましい。これによりドライブトランジスタの閾電圧のエンハンスメント方向シフトを抑制できる。
【００６１】
〈第五実施形態〉
［全体構成］
図１３は、本発明に係る表示装置の第五実施形態の表示パネルを示すブロック図である。本表示装置は基本的に画素アレイ部１とスキャナ部と信号部とで構成されている。スキャナ部と信号部とで駆動部を構成する。画素アレイ部１は、行状に配された第１走査線ＷＳ、第２走査線ＤＳ、第３走査線ＡＺ１及び第４走査線ＡＺ２と、列状に配された信号線ＳＬと、これらの走査線ＷＳ，ＤＳ，ＡＺ１，ＡＺ２及び信号線ＳＬに接続した行列状の画素回路２と、各画素回路２の動作に必要な第１電位Ｖｓｓ１，第２電位Ｖｓｓ２及び第３電位Ｖｄｄを供給する複数の電源線とからなる。信号部は水平セレクタ３からなり、信号線ＳＬに映像信号を供給する。スキャナ部は、ライトスキャナ４、ドライブスキャナ５、第一補正用スキャナ７１及び第二補正用スキャナ７２からなり、それぞれ第１走査線ＷＳ、第２走査線ＤＳ、第３走査線ＡＺ１及び第４走査線ＡＺ２に制御信号を供給して順次行毎に画素回路２を走査する。
【００６２】
［画素回路の構成］
図１４は、図１３に示した表示装置に組み込まれる画素の構成を示す回路図である。本実施形態の画素は５個のトランジスタで構成されている点に特徴がある。図示する様に画素回路２は、サンプリングトランジスタＴｒ１と、ドライブトランジスタＴｒｄと、第１スイッチングトランジスタＴｒ２と、第２スイッチングトランジスタＴｒ３と、第３スイッチングトランジスタＴｒ４と、画素容量Ｃｓと、発光素子ＥＬとを含む。サンプリングトランジスタＴｒ１は、所定のサンプリング期間に走査線ＷＳから供給される制御信号に応じ導通して信号線ＳＬから供給された映像信号の信号電位を画素容量Ｃｓにサンプリングする。画素容量Ｃｓは、サンプリングされた映像信号の信号電位に応じてドライブトランジスタＴｒｄのゲートＧに入力電圧Ｖｇｓを印加する。ドライブトランジスタＴｒｄは、入力電圧Ｖｇｓに応じた出力電流Ｉｄｓを発光素子ＥＬに供給する。発光素子ＥＬは、所定の発光期間中ドライブトランジスタＴｒｄから供給される出力電流Ｉｄｓにより映像信号の信号電位に応じた輝度で発光する。
【００６３】
第１スイッチングトランジスタＴｒ２は、サンプリング期間（映像信号書込期間）に先立ち走査線ＡＺ１から供給される制御信号に応じ導通してドライブトランジスタＴｒｄの制御端であるゲートＧを第１電位Ｖｓｓ１に設定する。第２スイッチングトランジスタＴｒ３は、サンプリング期間に先立ち走査線ＡＺ２から供給される制御信号に応じ導通してドライブトランジスタＴｒｄの一方の電流端であるソースＳを第２電位Ｖｓｓ２に設定する。第３スイッチングトランジスタＴｒ４は、サンプリング期間に先立ち走査線ＤＳから供給される制御信号に応じ導通してドライブトランジスタＴｒｄの他方の電流端であるドレインを第３電位Ｖｄｄに接続し、以ってドライブトランジスタＴｒｄの閾電圧Ｖｔｈに相当する電圧を画素容量Ｃｓに保持させて閾電圧Ｖｔｈの影響を補正する。さらにこの第３スイッチングトランジスタＴｒ４は、発光期間に再び走査線ＤＳから供給される制御信号に応じ導通してドライブトランジスタＴｒｄを第３電位Ｖｄｄに接続して出力電流Ｉｄｓを発光素子ＥＬに流す。
【００６４】
以上の説明から明らかな様に、本画素回路２は、５個のトランジスタＴｒ１ないしＴｒ４及びＴｒｄと１個の画素容量Ｃｓと１個の発光素子ＥＬとで構成されている。トランジスタＴｒ１〜Ｔｒ３とＴｒｄはＮチャネル型のポリシリコンＴＦＴである。トランジスタＴｒ４のみＰチャネル型のポリシリコンＴＦＴである。但し本発明はこれに限られるものではなく、Ｎチャネル型とＰチャネル型のＴＦＴを適宜混在させることができる。発光素子ＥＬは例えばアノード及びカソードを備えたダイオード型の有機ＥＬデバイスである。但し本発明はこれに限られるものではなく、発光素子は一般的に電流駆動で発光する全てのデバイスを含む。
【００６５】
上述の第五実施形態でもドライブトランジスタは発光期間で順バイアス状態となる。また信号書き込み動作の後ドライブトランジスタのゲート電位及びソース電位はブートストラップにより上昇する。従って本実施形態においても非発光期間で走査線及び信号線を介して各画素のドライブトランジスタを順バイアス状態から逆バイアス状態に切り換えることが望ましい。
【００６６】
〈応用形態〉
本発明にかかる表示装置は、図１５に示すような薄膜デバイス構成を有する。図１５はＴＦＴ部分がＢｏｔｔｏｍゲート構造（ゲート電極がチャネルＰＳ層に対して下にある）である。この他にＴＦＴ部分に関してはＳａｎｄｗｉｃｈゲート構造（チャネルＰＳ層を上下のゲート電極ではさむ）、Ｔｏｐゲート構造（ゲート電極がチャネルＰＳ層に対して上にある）のようなバリエーションがある。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスタ部（図では１個のＴＦＴを例示）、画素容量などの容量部及び有機ＥＬ素子などの発光部とを含む。基板の上にＴＦＴプロセスでトランジスタ部や容量部が形成され、その上に有機ＥＬ素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。
【００６７】
本発明にかかる表示装置は、図１６に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機ＥＬ素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部（画素マトリックス部）を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてもよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばＦＰＣ（フレキシブルプリントサーキット）を設けてもよい。
【００６８】
以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなどに適用可能である。電子機器に入力された、若しくは、電子機器内で生成した駆動信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。電子機器は基本的に情報を処理する本体と、本体に入力する情報若しくは本体から出力された情報を表示する表示器とを含む。
【００６９】
図１７は本発明が適用されたテレビであり、フロントパネル１２、フィルターガラス１３等から構成される映像表示画面１１を含み、本発明の表示装置をその映像表示画面１１に用いることにより作製される。
【００７０】
図１８は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部１５、表示部１６、コントロールスイッチ、メニュースイッチ、シャッター１９等を含み、本発明の表示装置をその表示部１６に用いることにより作製される。
【００７１】
図１９は本発明が適用されたノート型パーソナルコンピュータであり、本体２０には文字等を入力するとき操作されるキーボード２１を含み、本体カバーには画像を表示する表示部２２を含み、本発明の表示装置をその表示部２２に用いることにより作製される。
【００７２】
図２０は本発明が適用された携帯端末装置である。左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体２３、下側筐体２４、連結部（ここではヒンジ部）２５、ディスプレイ２６、サブディスプレイ２７、ピクチャーライト２８、カメラ２９等を含む。本発明の表示装置をそのディスプレイ２６やサブディスプレイ２７に用いることにより作製される。
【００７３】
図２１は本発明が適用されたビデオカメラであり、本体部３０、前方を向いた側面に被写体撮影用のレンズ３４、撮影時のスタート／ストップスイッチ３５、モニター３６等を含み、本発明の表示装置をそのモニター３６に用いることにより作製される。
【図面の簡単な説明】
【００７４】
【図１】本発明に係る表示装置の第一実施形態の全体構成を示すブロック図である。
【図２】第一実施形態の画素の構成を示す回路図である。
【図３】タイミングチャートの参考例である。
【図４】タイミングチャートの参考例である。
【図５】本発明に係る表示装置の第一実施形態の動作説明に供するタイミングチャートである。
【図６】同じく第一実施形態の動作説明に供する模式図である。
【図７】同じく第一実施形態の動作説明に供する模式図である。
【図８】表示装置に含まれる水平セレクタの構成を示す回路図である。
【図９】同じく水平セレクタの動作説明に供するタイミングチャートである。
【図１０】（Ａ）は本発明に係る表示装置の第二実施形態を示すブロック図、（Ｂ）は本発明に係る表示装置の第三実施形態を示すブロック図である。
【図１１】本発明に係る表示装置の第四実施形態のパネル構成を示すブロック図である。
【図１２】第四実施形態の画素回路の構成を示す回路図である。
【図１３】本発明に係る表示装置の第五実施形態の表示パネルを示すブロック図である。
【図１４】第五実施形態の画素回路図である。
【図１５】本発明の応用形態にかかる表示装置のデバイス構成を示す断面図である。
【図１６】本発明の応用形態にかかる表示装置のモジュール構成を示す平面図である。
【図１７】本発明の応用形態にかかる表示装置を備えたテレビジョンセットを示す斜視図である。
【図１８】本発明の応用形態にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。
【図１９】本発明の応用形態にかかる表示装置を備えたノート型パーソナルコンピューターを示す斜視図である。
【図２０】本発明の応用形態にかかる表示装置を備えた携帯端末装置を示す模式図である。
【図２１】本発明の応用形態にかかる表示装置を備えたビデオカメラを示す斜視図である。
【符号の説明】
【００７５】
１：画素アレイ部  ２：画素  ３：水平セレクタ  ４：ライトスキャナ  ６：電源スキャナ  ９：レギュレータ  Ｔｒ１：サンプリングトランジスタ  Ｔｒｄ：ドライブトランジスタ  Ｃｓ：画素容量  ＥＬ：発光素子
【図１】
2010139896.tif 000003
【図２】
2010139896.tif 000004
【図３】
2010139896.tif 000005
【図４】
2010139896.tif 000006
【図５】
2010139896.tif 000007
【図６】
2010139896.tif 000008
【図７】
2010139896.tif 000009
【図８】
2010139896.tif 000010
【図９】
2010139896.tif 000011
【図１０】
2010139896.tif 000012
【図１１】
2010139896.tif 000013
【図１２】
2010139896.tif 000014
【図１３】
2010139896.tif 000015
【図１４】
2010139896.tif 000016
【図１５】
2010139896.tif 000017
【図１６】
2010139896.tif 000018
【図１７】
2010139896.tif 000019
【図１８】
2010139896.tif 000020
【図１９】
2010139896.tif 000021
【図２０】
2010139896.tif 000022
【図２１】
2010139896.tif 000023