(57)【要約】【課題】向上した出力特性を有する受光回路を提供することを目的とする。【解決手段】本発明にかかる受光回路は、光入力信号を電流信号に変換するフォトダイオード６と電流信号を電圧信号に変換するＩ−Ｖ変換回路８を有する。さらに、受光回路は、Ｉ−Ｖ変換回路８が動作状態から非動作状態に切り替わるとき、Ｉ−Ｖ変換回路８からの過渡電流を処理する過渡電流処理回路２１と、過渡電流処理回路２１の入力端子の電圧を所定値に保つクリップ回路２４とを備えるものである。【選択図】図１
2010258982.tif 000002
【特許請求の範囲】
【請求項１】
光入力信号を電流信号に変換する受光素子と、
前記電流信号を電圧信号に変換する第１の電流電圧変換回路と、
前記第１の電流電圧変換回路が動作状態から非動作状態に切り替わるとき、前記第１の電流電圧変換回路からの過渡電流を処理する第１の過渡電流処理回路と、
前記第１の過渡電流処理回路の入力端子の電圧を所定値に保つ第１のクリップ回路とを備える受光回路。
【請求項２】
前記電流信号を電圧信号に変換する第２の電流電圧変換回路と、
前記第２の電流電圧変換回路が動作状態から非動作状態に切り替わるとき、前記第２の電流電圧変換回路からの過渡電流を処理する第２の過渡電流処理回路と、
前記第２の過渡電流処理回路の入力端子の電圧を所定値に保つ第２のクリップ回路とをさらに備える請求項１に記載の受光回路。
【請求項３】
前記第１の電流電圧変換回路及び前記第２の電流電圧変換回路は、バイアス電圧を供給することにより、いずれか一方が選択的に動作状態にされ、
前記第１の過渡電流処理回路は、前記第２の電流電圧変換回路を動作状態とするバイアス電圧によって動作し、
前記第２の過渡電流処理回路は、前記第１の電流電圧変換回路を動作状態とするバイアス電圧によって動作する請求項２に記載の受光回路。
【請求項４】
前記第１の過渡電流処理回路及び前記第２の過渡電流処理回路のうち少なくともいずれか一方の後段に設けられ、前記所定値をレベルシフトさせた値の電圧を過渡電流の出力端子に与えるレベルシフト回路をさらに有する請求項１乃至３のいずれか１項に記載の受光回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は受光回路に関する。
【背景技術】
【０００２】
近年、ＣＤ／ＤＶＤ等の光ディスク媒体を用いたデータ記録・再生が可能な光ディスクドライブ装置が普及してきている。この光ディスクドライブ装置内のピックアップ部に設けられる受光ＩＣは、ディスクからのレーザー反射光を受光素子により電流変換し、これをＩ−Ｖ変換アンプにより電圧変換する機能を持つ。
【０００３】
ここで、受光ＩＣの入力光強度は、記録／再生動作に応じたレーザー出力強度および各光ディスク媒体の反射率差異のため、動作状況により異なる。これより、多種の光ディスク媒体の記録／再生動作に対応するには、入力光強度に応じたＩ−Ｖ変換ゲインに切り替える必要がある。すなわち、受光ＩＣには、Ｉ−Ｖ変換ゲインの切替機能が必要である。また、ゲイン切替特性として、ディスク記録時のデータ・アドレス確認等のため、短時間かつ安定に切り替わることが要求される。
【０００４】
このように、Ｉ−Ｖ変換ゲインの切替機能を有する受光回路は、例えば特許文献１に開示されている。以降、特許文献１に記載された技術を公知技術１とする。図５は、公知技術１の受光回路の構成を示す回路図である。なお、図５には、本発明と関連する受光回路の部分のみを示す。
【０００５】
図５に示されるように、１つのフォトダイオード６に対して、異なるＩ−Ｖ変換ゲインを持つ２つのＩ−Ｖ変換アンプ８、９が設けられる。Ｉ−Ｖ変換アンプ８、９には電源電圧端子１、２、３が接続される。電源電圧端子１からは電源電圧Ｖｃｃ、電源電圧端子２からは接地電圧ＧＮＤ、電源電圧端子３からは参照電圧Ｖｒｅｆが供給される。また、Ｉ−Ｖ変換アンプ８にはバイアス端子４が接続される。そして、Ｉ−Ｖ変換アンプ９にはバイアス端子５が接続される。そして、所望のＩ−Ｖ変換ゲインを持つＩ−Ｖ変換アンプ８、９のバイアス端子４、５を選択的にＯＮすることで、Ｉ−Ｖ変換アンプ８、９のゲイン切替を実現する。そして、所望のＩ−Ｖ変換ゲインによって変換された電圧が出力端子１０から出力される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−１１００２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、公知技術１の受光回路には以下のような問題が発生する。
Ｉ−Ｖ変換アンプを短時間かつ安定に切り替えるには、ＯＦＦ側のＩ−Ｖ変換アンプを構成するトランジスタが、ＯＮ側のＩ−Ｖ変換アンプに影響を与えず、迅速にＯＦＦとなることが必要となる。公知技術１の受光回路は、トランジスタＱ１＿３、２＿３のような非定電流駆動のトランジスタを含む一般的なカレントミラー構成の出力段回路を有する。従って、ＯＦＦ時の過渡電流が迅速に処理されず、またＯＮ側のＩ−Ｖ変換アンプの出力特性に影響を及ぼし、良好な切替特性が得られない。
【０００８】
具体例として、図５において、バイアス端子４がＯＦＦからＯＮ、バイアス端子５がＯＮからＯＦＦとなる場合について説明する。すなわち、Ｉ−Ｖ変換アンプ８がＯＦＦからＯＮ、Ｉ−Ｖ変換アンプ９がＯＮからＯＦＦとなる瞬間の動作を説明する。
【０００９】
トランジスタＱ２＿２とトランジスタＱ２＿３はカレントミラー構成となっている。従って、バイアス端子５のＯＦＦ時にはトランジスタＱ２＿２がＯＦＦし、これに伴いトランジスタＱ２＿３がＯＦＦする。Ｉ−Ｖ変換アンプ８、９の切替時において、トランジスタＱ２＿３は迅速にＯＦＦすることが必要となる。しかし、トランジスタＱ２＿４が同時にＯＦＦすることにより、トランジスタＱ２＿３のコレクタからの過渡電流は、トランジスタＱ２＿５のベース電流として処理される。このため、トランジスタＱ２＿３は迅速なＯＦＦ動作ができない。また、このトランジスタＱ２＿３の過渡電流により生じるトランジスタＱ２＿５のエミッタ電流は、トランジスタＱ２＿６がＯＦＦであることから、帰還抵抗Ｒ２＿１を介してＩ−Ｖ変換アンプ８に影響を及ぼす。そして、光入力電流７の有無により、下記のような現象が発生する。
【００１０】
（１）光入力電流７がある場合
トランジスタＱ２＿５のエミッタ電流は、Ｉ−Ｖ変換アンプ８への光入力電流７を過渡的に減少させるため、出力端子１０に異常出力が観測される。ここで、Ｉ−Ｖ変換アンプ切替時の出力端子１０からの出力波形を図２に示す。図２の一点鎖線で示されるように、Ｖｏｕｔ波形（出力波形）は、なまり形状となる。
（２）光入力電流７がない場合
トランジスタＱ２＿５のエミッタ電流は、帰還抵抗Ｒ１＿１を介してＩ−Ｖ変換アンプ８の出力段回路のトランジスタＱ１＿６へ流れる。すなわち、トランジスタＱ２＿５のエミッタから帰還抵抗Ｒ１＿１を経由してトランジスタＱ１＿６への電流経路が形成され、出力端子１０には異常出力が観測される。
【００１１】
上記のようなトランジスタＱ１＿３、Ｑ２＿３のＯＦＦ時の過渡電流を処理するためには、例えば図６に示ように定電流回路を追加することが考えられる。以降、このような技術を公知技術２とする。図６は、公知技術２の受光回路の構成を示す回路図である。
【００１２】
図６では、図５に示された受光回路にトランジスタＱ１＿７、Ｑ２＿７を新たに追加している。そして、トランジスタＱ１＿７のコレクタをトランジスタＱ２＿３のコレクタ、トランジスタＱ１＿７のベースをバイアス端子４に接続する。また、トランジスタＱ２＿７のコレクタをトランジスタＱ１＿３のコレクタ、トランジスタＱ２＿７のベースをバイアス端子５に接続する。これにより、上記で問題となったトランジスタＱ１＿３、Ｑ２＿３のＯＦＦ時の過渡電流を処理する。
【００１３】
具体例として、図６において、バイアス端子４がＯＦＦからＯＮ、バイアス端子５がＯＮからＯＦＦとなる場合について説明する。すなわちＩ−Ｖ変換アンプ８がＯＦＦからＯＮ、Ｉ−Ｖ変換アンプ９がＯＮからＯＦＦとなる場合について説明する。上記の説明同様に、トランジスタＱ２＿３のＯＦＦ時の過渡電流が発生する。この過渡電流は、トランジスタＱ１＿７による定電流回路をＯＮ側のバイアスであるバイアス端子４を用いて動作させることで処理することができる。一方で、後述の新たな問題が発生する。
【００１４】
トランジスタＱ１＿７の定電流回路は、トランジスタＱ２＿３の過渡電流を全て処理した後は、コレクタ側からの電流供給が出来ない状態で継続して定電流動作する。従って、ベース側から電流を引くトランジスタの飽和領域動作となる。この結果、トランジスタＱ１＿７のコレクタ電位すなわちトランジスタＱ２＿３のコレクタ電位は、トランジスタＱ１＿７のベース電位以下まで低下する。この状態でＩ−Ｖ変換アンプ９がＯＦＦからＯＮとなったとき、トランジスタＱ２＿３のコレクタ電位は、この低下した電位の状態から動作電位へ復帰する必要があり、異常波形が生じる。ここで、本内容の具体的な出力波形を図２に点線で示す。図２に示すように、公知技術１におけるＩ−Ｖ変換アンプ切替時の波形のなまり形状は改善される一方で、溝形状の波形異常が発生してしまう。
【課題を解決するための手段】
【００１５】
本発明にかかる受光回路は、光入力信号を電流信号に変換する受光素子と、前記電流信号を電圧信号に変換する第１の電流電圧変換回路と、前記第１の電流電圧変換回路が動作状態から非動作状態に切り替わるとき、前記第１の電流電圧変換回路からの過渡電流を処理する第１の過渡電流処理回路と、前記過渡電流処理回路の入力端子の電圧を所定値に保つ第１のクリップ回路とを備えるものである。これにより、向上した出力特性を得ることができる。
【発明の効果】
【００１６】
本発明によれば、向上した出力特性を有する受光回路を提供することができる。
【図面の簡単な説明】
【００１７】
【図１】実施の形態１にかかる受光回路の構成を示す回路図である。
【図２】本発明と公知技術における、Ｉ−Ｖ変換アンプ切替時の出力端子からの出力波形を比較する図である。
【図３】実施の形態２にかかる受光回路の構成を示す回路図である。
【図４】実施の形態３にかかる受光回路の構成を示す回路図である。
【図５】公知技術１の受光回路の構成を示す回路図である。
【図６】公知技術２の受光回路の構成を示す回路図である。
【発明を実施するための形態】
【００１８】
実施の形態１
まず、図１を参照して、本実施の形態にかかる受光回路の構成について説明する。図１は、本実施の形態にかかる受光回路の構成を示す回路図である。
【００１９】
受光回路は、異なるＩ−Ｖ変換ゲインを持つＩ−Ｖ変換アンプ８、９を有する。Ｉ−Ｖ変換アンプ８、９は、電流信号を電圧信号に変換する電流電圧変換回路である。Ｉ−Ｖ変換アンプ８、９の入力側には、共通のフォトダイオード６が接続される。フォトダイオード６は、光入力信号を電流信号に変換する受光素子である。Ｉ−Ｖ変換アンプ８の出力側にはバッファ回路１４、Ｉ−Ｖ変換アンプ９の出力側にはバッファ回路１５が接続される。また、Ｉ−Ｖ変換アンプ８、９には、バッファ回路１４、１５を介して、共通の出力端子１０が接続される。バッファ回路１４、１５を介してこれらを接続することにより、Ｉ−Ｖ変換アンプ８、９の出力が互いに出力端に回り込まないようになる。
【００２０】
Ｉ−Ｖ変換アンプ８、９には、電源電圧端子１、２、３、１１が接続される。電源電圧端子１からは電源電圧Ｖｃｃ、電源電圧端子２からは接地電圧ＧＮＤ、電源電圧端子３からは第１の参照電圧Ｖｒｅｆ、電源電圧端子１１からは第２の参照電圧Ｖｒｅｆ２が供給されている。また、Ｉ−Ｖ変換アンプ８にはバイアス端子４が接続される。そして、Ｉ−Ｖ変換アンプ９にはバイアス端子５が接続される。
【００２１】
バイアス端子４、５を介して供給されるバイアス電圧により、Ｉ−Ｖ変換アンプ８、９のいずれか一方を動作状態（ＯＮ）、他方を非動作状態（ＯＦＦ）にすることができる。すなわち、Ｉ−Ｖ変換アンプ８、９を切り替えることができる。具体的には、バイアス端子４に選択電圧、バイアス端子５に非選択電圧を供給することにより、Ｉ−Ｖ変換アンプ８をＯＮ、Ｉ−Ｖ変換アンプ９をＯＦＦとすることができる。以降、バイアス端子４、５に選択電圧が供給された状態をバイアス端子４、５がＯＮされたと表現する場合がある。また、バイアス端子４、５に非選択電圧が供給された状態をバイアス端子４、５がＯＦＦされたと表現する場合がある。
【００２２】
Ｉ−Ｖ変換アンプ８、９には、フォトダイオード６からの電流信号が入力される。Ｉ−Ｖ変換アンプ８、９は、一方のみがＯＮされている。従って、フォトダイオード６からの電流信号は、Ｉ−Ｖ変換アンプ８又はＩ−Ｖ変換アンプ９によって電圧信号に変換され、バッファ回路１４又はバッファ回路１５を介して出力端子１０から出力される。
【００２３】
ここで、Ｉ−Ｖ変換アンプ８の構成について説明する。Ｉ−Ｖ変換アンプ８の入力段には、差動増幅回路が設けられる。差動増幅回路は、ｐｎｐ型のトランジスタＱ１＿１０、Ｑ１＿１１によって構成されたカレントミラー回路を有する。また、差動増幅回路は、ｎｐｎ型のトランジスタＱ１＿１２、Ｑ１＿１３によって構成された差動対を有する。トランジスタＱ１＿１０、Ｑ１＿１１のエミッタには、電源電圧端子１を介して電源電圧Ｖｃｃが供給される。また、トランジスタＱ１＿１０、Ｑ１＿１１のコレクタには、トランジスタＱ１＿１２、Ｑ１＿１３のコレクタがそれぞれ接続される。
【００２４】
また、トランジスタＱ１＿１０、Ｑ１＿１２のコレクタには、トランジスタＱ１＿４のベースが接続される。すなわち、差動増幅回路からの出力がトランジスタＱ１＿４に入力される。そして、トランジスタＱ１＿１２のベースには、帰還抵抗Ｒ１＿１及びフォトダイオード６が接続される。帰還抵抗Ｒ１＿１は、トランジスタＱ１＿５のエミッタと接続され、トランジスタＱ１＿４、Ｑ１＿５を介してトランジスタＱ１＿１０、Ｑ１＿１２のコレクタに接続される。なお、帰還抵抗Ｒ１＿１を介してフォトダイオード６に一部の光入力電流７が流れる。また、トランジスタＱ１＿１２のベースには、Ｉ−Ｖ変換アンプ９のトランジスタＱ２＿１２のベース及び帰還抵抗Ｒ２＿１も接続される。
【００２５】
また、差動対を構成するトランジスタＱ１＿１２、Ｑ１＿１３のエミッタは互いに接続される。トランジスタＱ１＿１２、Ｑ１＿１３のエミッタには、ｎｐｎ型のトランジスタＱ１＿１４のコレクタが接続される。そして、トランジスタＱ１＿１３のベースには、抵抗を介して電源電圧端子３が接続される。電源電圧端子３からは、参照電圧Ｖｒｅｆが供給される。このような構成により、差動増幅回路は、トランジスタＱ１＿１２、Ｑ１＿１３のベースへの入力の差分を増幅する。すなわち、フォトダイオード６からの電流信号に対応する電圧と参照電圧Ｖｒｅｆとの差分が増幅される。
【００２６】
また、Ｉ−Ｖ変換アンプ８の出力段には、ｐｎｐ型のトランジスタＱ１＿２、Ｑ１＿３によって構成されたカレントミラー回路が設けられる。トランジスタＱ１＿２、Ｑ１＿３のエミッタには、電源電圧端子１を介して電源電圧Ｖｃｃが供給される。トランジスタＱ１＿２のコレクタには、トランジスタＱ１＿１のコレクタが接続される。トランジスタＱ１＿３のコレクタには、ｐｎｐ型のトランジスタＱ１＿４のエミッタ、及びｎｐｎ型のトランジスタＱ１＿５のベースが接続される。さらに、トランジスタＱ１＿３のコレクタには、Ｉ−Ｖ変換アンプ９のトランジスタＱ２＿７のコレクタ及びトランジスタＱ２＿８のエミッタが接続される。
【００２７】
また、トランジスタＱ１＿４のコレクタには、電源電圧端子２を介して接地電圧ＧＮＤが供給される。トランジスタＱ１＿５のコレクタには、電源電圧端子１を介して電源電圧Ｖｃｃが供給される。トランジスタＱ１＿５のエミッタには、帰還抵抗Ｒ１＿１及びｎｐｎ型のトランジスタＱ１＿６のコレクタが接続される。
【００２８】
さらに、Ｉ−Ｖ変換アンプ８は、ｎｐｎ型のトランジスタＱ１＿７によって構成された過渡電流処理回路２０、及びｎｐｎ型のトランジスタＱ１＿８によって構成されたクリップ回路２３を有する。過渡電流処理回路２０は、Ｉ−Ｖ変換アンプ９からの過渡電流を吸い込む。具体的には、過渡電流処理回路２０は、Ｉ−Ｖ変換アンプ９がＯＮからＯＦＦに切り替わるとき、Ｉ−Ｖ変換アンプ９からの過渡電流を処理する。クリップ回路２３は、過渡電流処理回路２０、すなわちトランジスタＱ１＿７の入力端子の電圧を所定値に保つ回路である。これにより、トランジスタＱ１＿７の飽和動作を抑制する。
【００２９】
トランジスタＱ１＿７のコレクタには、トランジスタＱ１＿８のエミッタが接続される。トランジスタＱ１＿７のコレクタ及びトランジスタＱ１＿８のエミッタには、Ｉ−Ｖ変換アンプ９のトランジスタＱ２＿３のコレクタが接続される。これにより、トランジスタＱ１＿７のコレクタには、Ｉ−Ｖ変換アンプ８がＯＮ、Ｉ−Ｖ変換アンプ９がＯＦＦのとき、Ｉ−Ｖ変換アンプ９からの過渡電流が供給される。
【００３０】
トランジスタＱ１＿８のベースには、電源電圧端子１１を介して参照電圧Ｖｒｅｆ２が供給される。トランジスタＱ１＿８のコレクタには、電源電圧端子１を介して電源電圧Ｖｃｃが供給される。このような構成により、トランジスタＱ１＿８は過渡電流の処理時にはＯＦＦし、過渡電流の処理後に自動的にＯＮする。そして、トランジスタＱ１＿８のエミッタからトランジスタＱ１＿７のコレクタへ電流が流れる。これにより、トランジスタＱ１＿７の入力端子の電圧が所定値に保たれる。
【００３１】
そして、第１のＩ−Ｖ変換アンプ８は、トランジスタＱ１＿１、Ｑ１＿６、Ｑ１＿７、Ｑ１＿１４によって構成される定電流回路を有する。トランジスタＱ１＿１、Ｑ１＿６、Ｑ１＿７、Ｑ１＿１４のベースには、バイアス端子４が接続される。すなわち、バイアス端子４に印加されるバイアス電圧により、トランジスタＱ１＿１、Ｑ１＿６、Ｑ１＿７、Ｑ１＿１４のＯＮ／ＯＦＦを切り替えることができる。これにより、第１のＩ−Ｖ変換アンプ８のＯＮ／ＯＦＦを切り替えることができる。トランジスタＱ１＿１、Ｑ１＿６、Ｑ１＿７、Ｑ１＿１４のエミッタにはそれぞれ抵抗を介して電源電圧端子２が接続される。電源電圧端子２からは、接地電圧ＧＮＤが供給される。
【００３２】
次に、Ｉ−Ｖ変換アンプ９の構成について説明する。Ｉ−Ｖ変換アンプ９は、Ｉ−Ｖ変換アンプ８の回路構成と略同様の回路構成を有する。なお、対応するトランジスタには、Ｑ１＿及びＱ２＿以降に同一の符号を付している。また、トランジスタＱ２＿１、Ｑ２＿６、Ｑ２＿７、Ｑ２＿１４のベースには、バイアス端子５が接続される。すなわち、バイアス端子５に印加されるバイアス電圧により、トランジスタＱ２＿１、Ｑ２＿６、Ｑ２＿７、Ｑ２＿１４のＯＮ／ＯＦＦを切り替えることができる。これにより、第２のＩ−Ｖ変換アンプ８のＯＮ／ＯＦＦを切り替えることができる。
【００３３】
また、Ｉ−Ｖ変換アンプ９は、トランジスタＱ２＿７によって構成された過渡電流処理回路２１、及びｎｐｎ型のトランジスタＱ２＿８によって構成されたクリップ回路２４を有する。過渡電流処理回路２１は、Ｉ−Ｖ変換アンプ８がＯＮからＯＦＦに切り替わるとき、Ｉ−Ｖ変換アンプ８からの過渡電流を処理する。クリップ回路２４は、過渡電流処理回路２１、すなわちトランジスタＱ２＿７の入力端子の電圧を所定値に保つ回路である。
【００３４】
トランジスタＱ２＿７のコレクタには、ｎｐｎ型のトランジスタＱ２＿８のエミッタが接続される。トランジスタＱ２＿７のコレクタ及びトランジスタＱ２＿８のエミッタには、Ｉ−Ｖ変換アンプ８のトランジスタＱ１＿３のコレクタが接続される。これにより、トランジスタＱ２＿７のコレクタには、Ｉ−Ｖ変換アンプ８がＯＦＦ、Ｉ−Ｖ変換アンプ９がＯＮのとき、Ｉ−Ｖ変換アンプ８からの過渡電流が供給される。また、この過渡電流が少なくなると、トランジスタＱ２＿８がＯＮされ、トランジスタＱ２＿８のエミッタからトランジスタＱ２＿７のコレクタへ電流が流れる。本実施の形態にかかる受光回路は以上のような構成を有する。
【００３５】
次に、上記の受光回路の動作について説明する。具体例として、図１において、バイアス端子４がＯＦＦからＯＮ、バイアス端子５がＯＮからＯＦＦとなる場合について説明する。すなわち、Ｉ−Ｖ変換アンプ８がＯＦＦからＯＮ、Ｉ−Ｖ変換アンプ９がＯＮからＯＦＦとなる瞬間の動作を説明する。
【００３６】
トランジスタＱ２＿３はトランジスタＱ２＿２とカレントミラー回路を構成し、バイアス端子５のＯＦＦ時にはトランジスタＱ２＿２がＯＦＦし、これに伴いトランジスタＱ２＿３がＯＦＦする。このときのトランジスタＱ２＿３の過渡電流は、トランジスタＱ２＿３のコレクタからトランジスタＱ１＿７のコレクタに流れる。すなわち、トランジスタＱ２＿３のＯＦＦ時にＯＮ側のバイアス電圧を用いて定電流動作が行われる。これにより、トランジスタＱ２＿３の過渡電流を処理し、トランジスタＱ２＿３を迅速にＯＦＦすることができる。
【００３７】
すなわち、トランジスタＱ２＿４がＯＦＦされることにより、トランジスタＱ２＿３の過渡電流がトランジスタＱ２＿５のベース電流として流れなくなる。すなわち、トランジスタＱ２＿５、帰還抵抗Ｒ２＿１を介してＩ−Ｖ変換アンプ８へ過渡電流が流れなくなる。これにより、Ｉ−Ｖ変換アンプ８への影響を抑制することができる。
【００３８】
また、トランジスタＱ１＿８のベースには、電源電圧端子１１を介して適度な電位（例えば参照電圧Ｖｒｅｆ程度）を供給する。これにより、トランジスタＱ１＿８は、トランジスタＱ２＿３の過渡電流処理時にはＯＦＦし、過渡電流処理後には過渡電流処理回路２０への電流供給経路の形成のため自動的にＯＮする。これによりトランジスタＱ１＿７のコレクタ電位の低下を抑制し、トランジスタＱ１＿７が飽和動作するのを抑えることができる。
【００３９】
図２は、本発明と公知技術における、Ｉ−Ｖ変換アンプ８、９切替時の出力端子１０からの出力波形を比較する図である。図２において上から順に、光出力、Ｖｏｕｔ波形（出力波形）、バイアス端子４の電圧、バイアス端子５の電圧を示す。また、一点鎖線で示されたＶｏｕｔ波形は公知技術１、点線で示されたＶｏｕｔ波形は公知技術２、実線で示されたＶｏｕｔ波形は本発明を示す。
【００４０】
図２に示されたように、公知技術１、２では、Ｖｏｕｔ波形がなまり形状や溝形状となり、波形異常が発生する。これに対して、本発明では、Ｉ−Ｖ変換アンプ９からＩ−Ｖ変換アンプ８への切替時に、Ｉ−Ｖ変換アンプ９がオンのときの出力端子レベルからＩ−Ｖ変換アンプ８がオンのときの出力端子レベルに迅速に切り替わる。すなわち、波形異常がほとんど発生せず、出力特性が向上していることが分かる。
【００４１】
以上のように、本実施の形態では、非定電流駆動のＩ−Ｖ変換アンプ９のトランジスタＱ２＿３には、Ｉ−Ｖ変換アンプ８の過渡電流処理回路２０が接続される。すなわち、Ｉ−Ｖ変換アンプ９がＯＦＦするとき、トランジスタＱ２＿３は、Ｉ−Ｖ変換アンプ８をＯＮ状態にするバイアス電圧により動作する定電流回路（過渡電流処理回路２０）に接続された状態になる。これにより、トランジスタＱ２＿３の過渡電流を迅速に処理してＯＦＦさせる。また、過渡電流処理回路２０には、過渡電流処理後の過渡電流処理回路２０への電流経路を形成するクリップ回路２３が接続される。これにより、過渡電流処理回路２０の飽和動作を抑制することができ、出力特性への影響が低減する。また、トランジスタＱ１＿３についても同様に動作し、出力特性への影響が低減する。そして、良好な切替特性が得られる。
【００４２】
なお、本実施の形態では、Ｉ−Ｖ変換アンプ８、９の両方に過渡電流処理回路２０、２１及びクリップ回路２３、２４を設けたがこれに限られない。いずれか一方のＩ−Ｖ変換アンプ８、９のみにこれらの回路を設けてもよい。また、ここでは、２つのＩ−Ｖ変換アンプ８、９を有する受光回路としたが１つのＩ−Ｖ変換アンプを有する受光回路に応用することもできる。この場合でも、ＯＦＦ時のＩ−Ｖ変換アンプの過渡電流を迅速に処理することができ、その後にＩ−Ｖ変換アンプをＯＮしても、Ｖｏｕｔ波形に異常がほとんど発生せず、出力特性が向上する。
【００４３】
実施の形態２．
本実施の形態にかかる受光回路は、レベルシフト回路２６、２７を有する。なお、基本的な構成等については実施の形態１と同様なので説明を省略又は簡略化する。まず、図３を参照して、本実施の形態にかかる受光回路について説明する。図３は、本実施の形態にかかる受光回路の構成を示す回路図である。
【００４４】
Ｉ−Ｖ変換アンプ８は、ｐｎｐ型のトランジスタＱ１＿９によって構成されたレベルシフト回路２６を有する。レベルシフト回路２６は、過渡電流処理回路２０及びクリップ回路２３の後段に設けられる。トランジスタＱ１＿９のゲートには、トランジスタＱ１＿８のエミッタ及びトランジスタＱ１＿７のコレクタが接続される。トランジスタＱ１＿９のエミッタには、トランジスタＱ２＿３のコレクタが接続される。トランジスタＱ１＿９のコレクタには、電源電圧端子２を介して接地電圧ＧＮＤが供給される。実施の形態１では、トランジスタＱ２＿３のコレクタにトランジスタＱ１＿７のコレクタ及びトランジスタＱ１＿８のエミッタが直接接続されていたが、本実施の形態では、トランジスタＱ１＿９を介してこれらが接続される。
【００４５】
Ｉ−Ｖ変換アンプ９は、ｐｎｐ型のトランジスタＱ２＿９によって構成されたレベルシフト回路２７を有する。レベルシフト回路２７は、過渡電流処理回路２１及びクリップ回路２４の後段に設けられる。トランジスタＱ２＿９のゲートには、トランジスタＱ２＿８のエミッタ及びトランジスタＱ２＿７のコレクタが接続される。トランジスタＱ２＿９のエミッタには、トランジスタＱ１＿３のコレクタが接続される。トランジスタＱ２＿９のコレクタには、電源電圧端子２を介して接地電圧ＧＮＤが供給される。実施の形態１では、トランジスタＱ１＿３のコレクタにトランジスタＱ２＿７のコレクタ及びトランジスタＱ３＿８のエミッタが直接接続されていたが、本実施の形態では、トランジスタＱ２＿９を介してこれらが接続される。
【００４６】
実施の形態１の図１で示した構成では、光入力電流７が無い状態では出力端子１０は参照電圧Ｖｒｅｆとなる。一方でトランジスタＱ１＿５がＯＦＦのときは、トランジスタＱ２＿７、Ｑ２＿８により、トランジスタＱ１＿５のベースが参照電圧Ｖｒｅｆ２からベース・エミッタ電圧（ＶＢＥ）１つ分の電位でクリップされる。同様に、トランジスタＱ２＿５がＯＦＦのときは、トランジスタＱ１＿７、Ｑ１＿８により、トランジスタＱ２＿５のベースが参照電圧Ｖｒｅｆ２からベース・エミッタ電圧（ＶＢＥ）１つ分の電位でクリップされる。ここで、参照電圧Ｖｒｅｆと参照電圧Ｖｒｅｆ２が同電位のとき、トランジスタＱ１＿５、Ｑ２＿５のエミッタ−ベース間にトランジスタのＶＢＥ１つ分の逆バイアスがかかることとなる。
【００４７】
これに対して、図２に示されるように、本実施の形態にかかる受光回路は、レベルシフト回路２６、２７を有する。そして、レベルシフト回路２６、２７によって、電位レベルシフトさせる。具体的には、レベルシフト回路２６、２７によって、過渡電流処理回路２０、２１の入力端子の電圧からレベルシフトさせた電圧が過渡電流の出力端子に与えられる。すなわち、所定値からレベルシフトさせた値の電圧を過渡電流の出力端子に与える。これにより、この出力端子に接続されたトランジスタＱ１＿５、Ｑ２＿５のベースのクリップ電位をほぼ参照電圧Ｖｒｅｆ２とすることができる。そして、逆バイアスが印加されるのを抑えることができる。これにより、ゲイン切替を繰り返し行う際のトランジスタの信頼性向上が期待できる。
【００４８】
実施の形態３．
本実施の形態にかかる受光回路は、３つのＩ−Ｖ変換アンプ８、９、１０を有する。なお、基本的な構成等については実施の形態１と同様なので説明を省略又は簡略化する。まず、図４を参照して、本実施の形態にかかる受光回路について説明する。図４は、本実施の形態にかかる受光回路の構成を示す回路図である。
【００４９】
図４に示されるように、受光回路には、回路構成が略同一の３つのＩ−Ｖ変換アンプ８、９、１０が設けられる。Ｉ−Ｖ変換アンプ１０には、バイアス端子１２が接続される。バイアス端子４、５、１２を介して供給されるバイアス電圧により、Ｉ−Ｖ変換アンプ８、９、１０の中から１つのみを選択的にＯＮ、それ以外をＯＦＦにすることができる。すなわち、異なるＩ−Ｖ変換ゲインを有するＩ−Ｖ変換アンプ８、９、１０を切り替えることができる。具体的には、バイアス端子４に選択電圧、バイアス端子５、１２に非選択電圧を供給することにより、Ｉ−Ｖ変換アンプ８のみをＯＮ、Ｉ−Ｖ変換アンプ９、１０をＯＦＦとすることができる。
【００５０】
本実施の形態におけるＩ−Ｖ変換アンプ８は、図１に示されたＩ−Ｖ変換アンプ８に、ｎｐｎ型のトランジスタＱ１＿１５によって構成された過渡電流処理回路２８を追加した構成を有する。過渡電流処理回路２８は、Ｉ−Ｖ変換アンプ９がＯＮからＯＦＦに切り替わるとき、Ｉ−Ｖ変換アンプ９からの過渡電流を処理する回路である。トランジスタＱ１＿１５のエミッタには、抵抗を介して、電流電圧端子２が接続される。電源電圧端子２からは、接地電圧ＧＮＤが供給される。トランジスタＱ１＿１５のコレクタには、トランジスタＱ２＿３のコレクタ、トランジスタＱ３＿７のコレクタ、及びトランジスタＱ３＿８のエミッタが接続される。
【００５１】
トランジスタＱ１＿１５のベースには、バイアス端子４を介してバイアス電圧が供給される。すなわち、バイアス端子４に印加されるバイアス電圧により、トランジスタＱ１＿１５のＯＮ／ＯＦＦを切り替えることができる。これにより、トランジスタＱ１＿１５のコレクタには、Ｉ−Ｖ変換アンプ８がＯＮ、Ｉ−Ｖ変換アンプ９、１０がＯＦＦのとき、Ｉ−Ｖ変換アンプ９のトランジスタＱ２＿３からの過渡電流が供給される。
【００５２】
トランジスタＱ１＿１５のコレクタには、クリップ回路２５を構成するトランジスタＱ３＿８のエミッタから電流が供給される。すなわち、クリップ回路２５によって、過渡電流処理回路２８の入力端子の電圧が所定値に保たれる。これにより、トランジスタＱ１＿１５の飽和動作を抑制することができる。
【００５３】
また、過渡電流処理回路２０は、Ｉ−Ｖ変換アンプ１０がＯＮからＯＦＦに切り替わるとき、Ｉ−Ｖ変換アンプ１０からの過渡電流を処理する。すなわち、トランジスタＱ１＿７のコレクタには、Ｉ−Ｖ変換アンプ８がＯＮ、Ｉ−Ｖ変換アンプ９、１０がＯＦＦのとき、Ｉ−Ｖ変換アンプ１０のトランジスタＱ３＿３からの過渡電流が供給される。このように、バイアス端子４からのバイアス電圧によってＯＮするＩ−Ｖ変換アンプ８には、バイアス端子４からのバイアス電圧よってＯＮする過渡電流処理回路を、Ｉ−Ｖ変換アンプ８以外のＩ−Ｖ変換アンプに対応してそれぞれ設ける。これにより、トランジスタＱ２＿３、Ｑ３＿３の過渡電流を処理し、トランジスタＱ２＿３、Ｑ３＿３を迅速にＯＦＦすることができる。
【００５４】
また、トランジスタＱ１＿７、Ｑ１＿８のように、１組の過渡電流処理回路２０とクリップ回路２３とを同一のＩ−Ｖ変換回路８内に設けてもよいし、トランジスタＱ１＿１５、Ｑ３＿８のように、一組の過渡電流処理回路２８とクリップ回路２５とを異なるＩ−Ｖ変換回路に設けてもよい。
【００５５】
Ｉ−Ｖ変換アンプ９は、上記と同様、２つの過渡電流処理回路２１、２９を有する。過渡電流処理回路２９は、ｎｐｎ型のトランジスタＱ２＿１５によって構成される。過渡電流処理回路２９は、Ｉ−Ｖ変換アンプ１０がＯＮからＯＦＦに切り替わるとき、Ｉ−Ｖ変換アンプ１０からの過渡電流を処理する回路である。トランジスタＱ２＿１５のエミッタには、抵抗を介して、電流電圧端子２が接続される。電源電圧端子２からは、接地電圧ＧＮＤが供給される。トランジスタＱ２＿１５のコレクタには、トランジスタＱ３＿３のコレクタ、トランジスタＱ１＿７のコレクタ、及びトランジスタＱ１＿８のエミッタが接続される。
【００５６】
トランジスタＱ２＿１５のベースには、バイアス端子５を介してバイアス電圧が供給される。すなわち、バイアス端子５に印加されるバイアス電圧により、トランジスタＱ２＿１５のＯＮ／ＯＦＦを切り替えることができる。これにより、トランジスタＱ２＿１５のコレクタには、Ｉ−Ｖ変換アンプ９がＯＮ、Ｉ−Ｖ変換アンプ８、１０がＯＦＦのとき、Ｉ−Ｖ変換アンプ１０のトランジスタＱ３＿３からの過渡電流が供給される。
【００５７】
トランジスタＱ２＿１５のコレクタには、クリップ回路２３を構成するトランジスタＱ１＿８のエミッタから電流が供給される。すなわち、クリップ回路２３によって、過渡電流処理回路２９の入力端子の電圧が所定値に保たれる。これにより、トランジスタＱ２＿１５の飽和動作を抑制することができる。
【００５８】
過渡電流処理回路２１は、Ｉ−Ｖ変換アンプ８がＯＮからＯＦＦに切り替わるとき、Ｉ−Ｖ変換アンプ８からの過渡電流を処理する。すなわち、トランジスタＱ２＿７のコレクタには、Ｉ−Ｖ変換アンプ９がＯＮ、Ｉ−Ｖ変換アンプ８、１０がＯＦＦのとき、Ｉ−Ｖ変換アンプ８のトランジスタＱ１＿３からの過渡電流が供給される。
【００５９】
Ｉ−Ｖ変換アンプ１０は、上記と同様、２つの過渡電流処理回路２２、３０を有する。過渡電流処理回路３０は、ｎｐｎ型のトランジスタＱ３＿１５によって構成される。過渡電流処理回路３０は、Ｉ−Ｖ変換アンプ８がＯＮからＯＦＦに切り替わるとき、Ｉ−Ｖ変換アンプ８からの過渡電流を処理する回路である。トランジスタＱ３＿１５のエミッタには、抵抗を介して、電流電圧端子２が接続される。電源電圧端子２からは、接地電圧ＧＮＤが供給される。トランジスタＱ３＿１５のコレクタには、トランジスタＱ１＿３のコレクタ、トランジスタＱ２＿７のコレクタ、及びトランジスタＱ２＿８のエミッタが接続される。
【００６０】
トランジスタＱ３＿１５のベースには、バイアス端子１２を介してバイアス電圧が供給される。すなわち、バイアス端子１２に印加されるバイアス電圧により、トランジスタＱ３＿１５のＯＮ／ＯＦＦを切り替えることができる。これにより、トランジスタＱ３＿１５のコレクタには、Ｉ−Ｖ変換アンプ１０がＯＮ、Ｉ−Ｖ変換アンプ８、９がＯＦＦのとき、Ｉ−Ｖ変換アンプ８のトランジスタＱ１＿３からの過渡電流が供給される。
【００６１】
トランジスタＱ３＿１５のコレクタには、クリップ回路２４を構成するトランジスタＱ２＿８のエミッタから電流が供給される。すなわち、クリップ回路２４によって、過渡電流処理回路３０の入力端子の電圧が所定値に保たれる。これにより、トランジスタＱ３＿１５の飽和動作を抑制することができる。
【００６２】
過渡電流処理回路２２は、Ｉ−Ｖ変換アンプ９がＯＮからＯＦＦに切り替わるとき、Ｉ−Ｖ変換アンプ９からの過渡電流を処理する。すなわち、トランジスタＱ３＿７のコレクタには、Ｉ−Ｖ変換アンプ１０がＯＮ、Ｉ−Ｖ変換アンプ８、９がＯＦＦのとき、Ｉ−Ｖ変換アンプ９のトランジスタＱ２＿３からの過渡電流が供給される。
【００６３】
本実施の形態のように、３つのＩ−Ｖ変換アンプ８、９、１０を有する場合でも、実施の形態１と同様の効果を奏することができる。もちろん、Ｉ−Ｖ変換アンプの数は３つに限らず、４つ以上としてもよい。また、上記の実施の形態は、適宜組み合わせることも可能である。例えば、図４に示された受光回路にレベルシフト回路を追加してもよい。本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
【符号の説明】
【００６４】
１、２、３、１１、１２  電源電圧端子
４、５  バイアス端子
６  フォトダイオード
７  光入力電流
８、９、１３  Ｉ−Ｖ変換アンプ
１０  出力端子
１４、１５、１６  バッファ回路
２０、２１、２２  過渡電流処理回路
２３、２４、２５  クリップ回路
２６、２７  レベルシフト回路
２８、２９、３０  過渡電流処理回路
【図１】
2010258982.tif 000003
【図２】
2010258982.tif 000004
【図３】
2010258982.tif 000005
【図４】
2010258982.tif 000006
【図５】
2010258982.tif 000007
【図６】
2010258982.tif 000008