(57)【要約】【課題】多ビットの構成であっても、簡単な構成で、バイナリコードをグレイコードに高速に変換し、バイナリコードに対してレイテンシの追加なく出力することができる、コード生成回路およびイメージセンサを提供する。【解決手段】入力された入力バイナリコードに所定の値を加算して出力バイナリコードを生成する加算器と、加算器が生成した出力バイナリコードをクロック信号に同期して保持し、出力するとともに加算器に入力バイナリコードとして入力する第１のレジスタと、加算器が生成した出力バイナリコードを変換して対応するグレイコードを生成するグレイコード変換器と、グレイコード変換器が生成したグレイコードをクロック信号に同期して保持し、出力する第２のレジスタとを有することにより、上記課題を解決する。【選択図】図１
2010220148.tif 000002
【特許請求の範囲】
【請求項１】
入力された入力バイナリコードに所定の値を加算して出力バイナリコードを生成する加算器と、
前記加算器が生成した出力バイナリコードをクロック信号に同期して保持し、出力するとともに前記加算器に入力バイナリコードとして入力する第１のレジスタと、
前記加算器が生成した出力バイナリコードを変換して対応するグレイコードを生成するグレイコード変換器と、
前記グレイコード変換器が生成したグレイコードを前記クロック信号に同期して保持し、出力する第２のレジスタとを有することを特徴とするコード生成回路。
【請求項２】
前記第１のレジスタが出力した入力バイナリコードと前記第２のレジスタが出力したグレイコードとから選択された、一方のコードを出力するセレクタをさらに有することを特徴とする請求項１記載のコード生成回路。
【請求項３】
前記請求項２に記載のコード生成回路と、
それぞれにアドレスが付与された複数のセンサ画素と、
前記セレクタが出力したコードを、前記センサ画素のアドレスを指定するアドレス信号に変換するアドレスデコーダとを有することを特徴とするイメージセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バイナリコードからグレイコードを生成するコード生成回路と、これを用いるイメージセンサに関する。
【背景技術】
【０００２】
イメージセンサ（固体撮像素子）は、複数のセンサ画素により、画像の光信号を光電変換して対応する電気信号を出力するものであり、ディジタルスチルカメラやディジタルビデオカメラ等の撮像素子として用いられている。イメージセンサでは、例えば、カウンタの出力コードを、アドレスデコーダによりデコードしてアドレス信号を生成し、生成したアドレス信号に対応するセンサ画素から電気信号を読み出すことが繰り返し行われる。
【０００３】
従来、出力コードとしてバイナリコードを出力するカウンタが用いられていた。しかし、バイナリコードはビット遷移時に複数のビットが遷移する場合があるため、消費電流が多くなって電気的ノイズが発生し、イメージセンサが誤動作するおそれがあった。そこで、この電気的ノイズの発生を抑制するために、ビット遷移が常に１であるグレイコードを出力するカウンタが用いられるようになった。
【０００４】
ところが、通常動作時には、グレイコードをアドレスデコーダに入力する一方で、試験時にはバイナリコードをデコーダに入力したいという要求がある。この場合、グレイコードもしくはバイナリコードを選択可能な構成とし、選択した一方の出力コードをイメージセンサのアドレスデコーダに入力する必要がある。そして、試験時にも、通常動作時と同一の同期信号（クロック）に同期して動作させるため、グレイコードとバイナリコードとの間でレイテンシを持つことなく、すなわち、同一のタイミングで出力する必要がある。
【０００５】
グレイコードの生成にはバイナリコードからの変換が必要である。しかし、バイナリコードはそれぞれのビットの出力が確定するタイミングのずれによって、正しいグレイコードが生成される前に、一時的に、誤ったグレイコードが生成される、スパイク（もしくは、グリッジ）が発生する。このため、バイナリコードからグレイコードへの変換後の値を、一度フリップフロップに保持してから出力する必要がある。
【０００６】
ところが、クロックに同期してバイナリコードを生成するバイナリコードカウンタの出力を、バイナリコードからグレイコードに変換する回路に入力し、その出力を、フリップフロップに保持してから出力する回路構成とすると、グレイコード出力はバイナリコード出力より１クロックのレイテンシを持つこととなる。この場合、同一の同期信号に同期して動作することができない、もしくは、レイテンシ調整のための回路を付加することが必要になるという問題があった。
【０００７】
そこで、他のイメージセンサの同期信号とレイテンシを合わせるために、バイナリコードもグレイコードと同様にフリップフロップで受けるようにすると、その分の回路が増加する。カウンタを複数持つ場合や、多ビットとなるとその増加分を無視することができなくなる。
【０００８】
また、図２に示すコード生成回路１００のように、フリップフロップ（レジスタ）１０８から出力されたグレイコードを、グレイ−バイナリコード変換器１０２でバイナリコードに変換し、１インクリメントアダー１０４でインクリメントした後、バイナリ−グレイコード変換器１０６でグレイコードGRAY OUTに再変換し、フリップフロップ１０８から出力する方法も考えられる。
【０００９】
このようにして、図示は省略するが、１インクリメントアダー１０４の出力を、バイナリコードとして、フリップフロップで受けてから出力すれば、バイナリコードとグレイコードの間にレイテンシは無くなる。しかし、グレイコードからバイナリコードに変換する回路は、エクスクルーシブＯＲ（以下、ＸＯＲという）がリップル型になるため、多ビットになるほど遅延が増大する。従って、高速で動作させることができない。
【００１０】
ここで、本発明に関連性のある先行技術文献として、特許文献１、２がある。
【００１１】
特許文献１の図１には、グレイ−バイナリコード変換器ＧＢＴ、バイナリインクリメンタＢＩＮ、バイナリ−グレイコード変換器ＢＧＴ、およびレジスタＲＥＧが、ループを形成する構成が開示されている。この構成は、それぞれ、図２に示す従来のコード生成回路１００の、グレイ−バイナリコード変換器、１インクリメントアダー、バイナリ−グレイコード変換器、およびフリップフロップ（レジスタ）に対応するものであり、上記の問題がある。
【００１２】
また、特許文献２の図１には、固体撮像装置のアドレス信号として利用されるグレーコード（グレイコード）を生成するグレーコードカウンタが開示されている。同文献によれば、グレーコードでは連続するコード間のビット遷移数が１個のみとなり、ビット遷移による電流を少なくでき、ノイズの発生を抑制できるとしている。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特表２００３−５１３５８２号公報
【特許文献２】特開２００２−２３２２８９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
本発明の目的は、多ビットの構成であっても、簡単な構成で、バイナリコードをグレイコードに高速に変換し、バイナリコードに対してレイテンシの追加なく出力することができる、コード生成回路およびイメージセンサを提供することにある。
【課題を解決するための手段】
【００１５】
上記課題を解決するために、本発明は、入力された入力バイナリコードに所定の値を加算して出力バイナリコードを生成する加算器と、前記加算器が生成した出力バイナリコードをクロック信号に同期して保持し、出力するとともに前記加算器に入力バイナリコードとして入力する第１のレジスタと、前記加算器が生成した出力バイナリコードを変換して対応するグレイコードを生成するグレイコード変換器と、前記グレイコード変換器が生成したグレイコードを前記クロック信号に同期して保持し、出力する第２のレジスタとを有することを特徴とするコード生成回路を提供する。
【００１６】
また、前記第１のレジスタが出力した入力バイナリコードと前記第２のレジスタが出力したグレイコードとから選択された、一方のコードを出力するセレクタをさらに有するのが好ましい。
【００１７】
また、上記課題を解決するために、本発明は、上記のコード生成回路と、それぞれにアドレスが付与された複数のセンサ画素と、前記セレクタが出力したコードを、前記センサ画素のアドレスを指定するアドレス信号に変換するアドレスデコーダとを有することを特徴とするイメージセンサを提供する。
【発明の効果】
【００１８】
本発明によれば、グレイコードからバイナリコードへの変換機構が必要ないため、グレイコードからバイナリコードへの変換による遅延が発生せず、多ビットの構成であっても高速に動作させることができる。また、簡単な構成で、バイナリコードに対してレイテンシの追加なく、グレイコードを出力することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明に係るイメージセンサを示すブロック図である。
【図２】従来のグレイコード生成回路を示すブロック図である。
【発明を実施するための形態】
【００２０】
本発明に係るコード生成回路およびイメージセンサを、添付の図面に示す好適実施形態に基づいて以下に詳細に説明する。
【００２１】
図１は、本発明のイメージセンサ２の構成を表す一実施形態のブロック図である。図１に示すイメージセンサ２は、複数のセンサ画素により、画像の光信号を光電変換して対応する電気信号を出力するものであり、コード生成回路１０と、マルチプレクサ２０と、センサ回路２６とから構成されている。
【００２２】
コード生成回路１０は、バイナリコードとこれに対応するグレイコードを生成するものであり、１インクリメントアダー１２、バイナリコード用レジスタ１４、バイナリ−グレイコード変換器１６、およびグレイコード用レジスタ１８によって構成されている。ここで、コード生成回路１０の各構成要素は、同一の所定ビット幅を持つものである。
【００２３】
１インクリメントアダー（加算器）１２は、バイナリコード用レジスタ（第１のレジスタ）１４から入力された入力バイナリコードBin OUTに１を加算（以下、インクリメントともいう）して出力バイナリコードを生成する。１インクリメントアダー１２は、組み合わせ論理回路のみから構成され、その動作にクロック信号は不要である。
【００２４】
バイナリコード用レジスタ１４は、１インクリメントアダー１２から入力された出力バイナリコードを、図示しないクロック信号に同期して保持し、入力バイナリコードBin OUTとして出力する。つまり、１インクリメントアダー１２と、バイナリコード用レジスタ１４とが、ループを形成することでバイナリカウンタを構成する。
【００２５】
また、バイナリ−グレイコード変換器（グレイコード変換器）１６は、１インクリメントアダー１２の出力信号から入力された出力バイナリコードを変換して、対応するグレイコードを生成する。バイナリ−グレイコード変換器１６は、１インクリメントアダー１２と同様に、組み合わせ論理回路のみから構成され、その動作にクロック信号は不要である。バイナリ−グレイコード変換器１６は、例えば特許文献１の図１のバイナリ−グレイコード変換器ＢＧＴのように、ＸＯＲゲート１段で構成されるため、論理回路段数は非常に少なく高速に動作することができる。
【００２６】
グレイコード用レジスタ（第２のレジスタ）１８は、バイナリ−グレイコード変換器１６から入力されたグレイコードを、バイナリコード用レジスタ１４と同じクロック信号に同期して保持し、グレイコードGRAY OUTとして出力する。
【００２７】
マルチプレクサ（セレクタ）２０は、２入力１出力型のものであり、Ｂ／Ｇ選択信号（バイナリ／グレイコード選択信号）に応じて、バイナリコード用レジスタ１４から入力された入力バイナリコードBin OUTと、グレイコード用レジスタ１８から入力されたグレイコードGRAY OUTとから選択された、一方のコードをコードCODE OUTとして出力する。
【００２８】
続いて、センサ回路２６は、アドレスデコーダ２２と、複数のセンサ画素２４とによって構成されている。
【００２９】
アドレスデコーダ２２は、マルチプレクサ２０から入力されたコードCODE OUT、すなわち、入力バイナリコードBin OUTまたはグレイコードGRAY OUTをデコードし、センサ回路２６の各センサ画素２４に付与されたアドレスに対応するアドレス信号に変換して出力する。アドレスデコーダ２２に入力された、バイナリコードの値またはグレイコードの値に対応したセンサ画素２４のアドレス線が選択される。
【００３０】
センサ画素２４は、画像の光信号を光電変換して対応する画素の電気信号（画像データ）を出力するものである。アドレスデコーダ２２から入力されたアドレス信号に対応するアドレスのセンサ画素から画像データ（アナログ信号）が読み出される。複数のセンサ画素２４が平面状に配置されることで、イメージセンサ２の受光部が構成されている。
【００３１】
次に、コード生成回路１０の動作を説明する。
【００３２】
まず、１インクリメントアダー１２により、バイナリコード用レジスタ１４から入力された入力バイナリコードBin OUTがインクリメントされ、インクリメントされた出力バイナリコードが出力される。
【００３３】
続いて、バイナリ−グレイコード変換器１６により、１インクリメントアダー１２から入力された出力バイナリコードがこれに対応するグレイコードに変換される。
【００３４】
上述した通り、１インクリメントアダー１２とバイナリ−グレイコード変換器１６は組み合わせ論理回路のみで構成されている。１インクリメントアダー１２での入力バイナリコードのインクリメントと、これに続くバイナリ−グレイコード変換器１６での出力バイナリコードからグレイコードへの変換は、バイナリコード用レジスタ１４およびグレイコード用レジスタ１８に入力されるクロック信号の１クロック周期以内に完了する。
【００３５】
続いて、クロック信号に同期して、それぞれ、１インクリメントアダー１２、およびバイナリ−グレイコード変換器１６から入力される出力バイナリコードおよびグレイコードが、バイナリコード用レジスタ１４とグレイコード用レジスタ１８に保持され、入力バイナリコードBin OUTおよびグレイコードGRAY OUTとして出力される。
【００３６】
つまり、バイナリコード用レジスタ１４から出力される入力バイナリコードと、グレイコード用レジスタ１８から出力されるグレイコードとの間のレイテンシは０であり、イメージセンサ２の動作に利用される同期信号に対するレイテンシは同じである。また、グレイコードはグレイコード用レジスタ１８に、出力バイナリコードはバイナリコード用レジスタ１４に、それぞれ一度取り込まれてから出力されるため、スパイク（グリッジ）が発生することはない。
図１のコード生成回路１０において、バイナリコード用レジスタ１４は、１インクリメントアダー１２とループを形成してバイナリカウンタを構成するために必須の構成要素であり、グレイコードとのレイテンシをそろえるために追加したのではない。すなわち、図１のコード生成回路１０は、必要最小限の個数のレジスタ（フリップフロップ）しか含まない、簡単な構成を有する。
【００３７】
以後、上記の動作が繰り返される。
その結果、バイナリコード用レジスタ１４から出力される入力バイナリコードBin OUTは、クロック信号が入力されるごとにインクリメントされ、グレイコード用レジスタ１８からは、入力バイナリコードBin OUTに対応するグレイコードGRAY OUTが出力される。また、入力バイナリコードが上限に到達すると、入力バイナリコードは初期値に戻り、以後、同じ動作を繰り返す。
【００３８】
このように、コード生成回路１０は、グレイコードからバイナリコードへの変換回路が必要ないため、グレイコードからバイナリコードへの変換による遅延が発生しない。これにより、多ビットの構成であっても簡単な回路で高速に、グレイコードおよびバイナリコードを生成することができる。また、イメージセンサの同期信号に対するレイテンシの差なく、グレイコードおよびバイナリコードを出力することができるため、レイテンシ調整のための回路が不要であり、回路規模の増大を防止することができる。
【００３９】
次に、イメージセンサ２の動作を説明する。
【００４０】
上記の通り、コード生成回路１０からは、クロック信号に同期して入力バイナリコードBin OUTと、グレイコードGRAY OUTが出力される。
マルチプレクサ２０からは、Ｂ／Ｇ選択信号に基づいて、入力バイナリコードBin OUTとグレイコードGRAY OUTのうちの一方のコードが選択され、コードCODE OUTとして出力される。コードCODE OUTとして、例えば通常使用時にはグレイコードGRAY OUTがマルチプレクサ２０から出力され、試験時にはバイナリコードBin OUTがマルチプレクサ２０から出力される。
【００４１】
続いて、アドレスデコーダ２２により、マルチプレクサ２０から入力されたコードCODE OUT、すなわち、入力バイナリコードまたはグレイコードがデコードされ、その値に対応するアドレス信号に変換される。そして、アドレスデコーダ２２から出力されたアドレス信号に対応するセンサ画素２４から、光電変換された信号が出力される。以後、クロック信号が入力される毎に、上記動作が繰り返される。
【００４２】
なお、図１には、バイナリコードとグレイコードを選択可能な構成とし、通常使用時にグレーコード、試験時にバイナリコードを出力する例を示したが、本発明はこれに限定されない。例えば、コード生成回路は、必要に応じてグレイコードのみを出力する構成としてもよい。この場合、バイナリコードとグレイコードを選択的に出力するマルチプレクサ２０は不要である。このような場合でも、図１のコード生成回路１０は、少なくとも、多ビットの構成であっても高速に動作させることができるという効果を有する。
【００４３】
また、図１では、加算器として１インクリメントアダー１２を例示し、１インクリメントアダー１２とバイナリコード用レジスタ１４とによってバイナリカウンタを構成する例を示した。これも限定されず、例えば、加算器により、所定の値を加算してもよいし、逆に減算してもよい。加算する場合、バイナリカウンタはアップカウンタとなり、減算する場合にはダウンカウンタとなる。
【００４４】
また、グレイコード変換器の構成は何ら限定されず、バイナリコードをグレイコードに変換することができる各種構成のものが利用可能である。さらに、イメージセンサも何ら限定されず、例えば、ＣＣＤやＣＭＯＳセンサ等の各種のセンサが利用できる。
【００４５】
以上、本発明のコード生成回路およびイメージセンサについて詳細に説明したが、本発明は、上記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において、各種の改良や変更を行ってもよい。
【符号の説明】
【００４６】
２  イメージセンサ
１０  コード生成回路
１２  １インクリメントアダー（加算器）
１４  バイナリコード用レジスタ
１６  バイナリ−グレイコード変換器
１８  グレイコード用レジスタ
２０  マルチプレクサ（セレクタ）
２２  アドレスデコーダ
２４  センサ画素
２６  センサ回路
１００  コード生成回路
１０２  グレイ−バイナリコード変換器
１０４  １インクリメントアダー
１０６  バイナリ−グレイコード変換器
１０８  フリップフロップ（レジスタ）
【図１】
2010220148.tif 000003
【図２】
2010220148.tif 000004