(57)【要約】【課題】  疲労特性が改善し、大容量の不揮発性メモリとして好適な強誘電体キャパシタ及びその効率的な製造方法、並びに、該強誘電体キャパシタを有する高性能な半導体装置の提供。【解決手段】  一対の電極間に強誘電体を挟持させてなり、該強誘電体が、原子間力顕微鏡で測定した表面粗さ（ＲＭＳ）が１０ｎｍ以上である第１強誘電体層と、該第１強誘電体層上に形成され、原子間力顕微鏡で測定した表面粗さ（ＲＭＳ）が５ｎｍ以下である第２強誘電体層とを有する強誘電体キャパシタである。一対の電極における一つの電極上に、第１強誘電体層が強誘電性を示す結晶化構造をとる結晶化温度以上の温度で該第１強誘電体層を形成した後、該第１強誘電体層の上に、第２強誘電体層が強誘電性を示す結晶化構造をとる結晶化温度未満の温度で該第２強誘電体層を形成する強誘電体キャパシタの製造方法。【選択図】        図１
2010171456.tif 000002
【特許請求の範囲】
【請求項１】
一対の電極間に強誘電体を挟持させてなり、該強誘電体が、原子間力顕微鏡で測定した表面粗さ（ＲＭＳ）が１０ｎｍ以上であり、ペロブスカイト型結晶構造を有するＰｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]である第１強誘電体層と、該第１強誘電体層上に形成され、原子間力顕微鏡で測定した表面粗さ（ＲＭＳ）が５ｎｍ以下であり、ペロブスカイト型結晶構造を有するＰｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]である第２強誘電体層とを有することを特徴とする強誘電体キャパシタ。
【請求項２】
第２強誘電体層が、（Ｐｂ，Ｌａ，Ｃａ，Ｓｒ）（Ｚｒ，Ｔｉ）Ｏ３をターゲットとして用いてスパッタリングにより形成された、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]である請求項１に記載の強誘電体キャパシタ。
【請求項３】
一対の電極間に強誘電体を挟持させてなり、該一対の電極における一方の表面に、第１強誘電体層と、第２強誘電体層と、該一対の電極における他方とをこの順に有してなり、該第１強誘電体層が柱状の結晶粒界を有し、該第２強誘電体層が粒状の結晶粒界を有する請求項１から２のいずれかに記載の強誘電体キャパシタ。
【請求項４】
基板と、該基板上に形成された強誘電体キャパシタとを含んでなり、前記強誘電体キャパシタが、請求項１から３のいずれかに記載の強誘電体キャパシタであることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、疲労特性が改善し、大容量の不揮発性メモリとして好適な強誘電体キャパシタ及びその効率的な製造方法、並びに、該強誘電体キャパシタを有する高性能な半導体装置に関する。
【背景技術】
【０００２】
強誘電体は、優れた強誘電性、圧電性、焦電性等を示すことから、メモリ、各種アクチュエータ、各種センサなどに幅広く応用されている。前記メモリに関しては、前記強誘電体が持つヒステリシスを利用することにより不揮発性メモリに応用することが研究されてきた。このような不揮発性メモリとしては、下部電極／強誘電体／上部電極の構造を有し、基板表面に設けられた強誘電体キャパシタが知られている。
ところで、前記強誘電体の材料としては、優れた強誘電性を示すＰｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]等のＰｂ系のものが好適に用いられている。そして、前記強誘電体の形成方法としては、例えば、ゾルゲル法、スパッタリング法、有機金属化学気相堆積（ＭＯＣＶＤ）法などが知られているが、ステップカバレッジが良好であり、微細化しても高い強誘電性を示し高密度な強誘電体の結晶が得られる点で、前記有機金属化学気相堆積（ＭＯＣＶＤ）法が多用されてきた。従来は、Ｐｔ、Ｉｒ等の貴金属やＩｒＯｘ（但し、０＜ｘ≦２）等の導電性酸化物を用いて形成した下部電極上に、前記ＭＯＣＶＤ法によりＰＺＴの強誘電体膜を形成し、該強誘電体膜上に上部電極を形成していた。
【０００３】
しかしながら、このようにして形成した前記強誘電体を有する前記強誘電体キャパシタを前記不揮発性メモリに応用した場合、該強誘電体に対し反転動作を繰り返すうちに分極量が減少する「疲労特性」と呼ばれる現象が生ずる。従来異においては、この「疲労特性」を改善する目的で、前記強誘電体キャパシタにおいて酸化物電極を使用するなどの改良が提案されている（例えば、特許文献１〜４等参照）。また、前記ＭＯＣＶＤ法により、ＩｒＯ２／ＰＺＴ／Ｉｒの構造を有する強誘電体キャパシタの形成も検討されているが、前記「疲労特性」が改善されるまでには至っていないのが現状である。
【０００４】
【特許文献１】特開平１０−１７３１４１号公報
【特許文献２】特開２００１−１４４２６４号公報
【特許文献３】特開２００１−２６７５１８号公報
【特許文献４】特開２００２−１００７４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、従来における問題を解決し、以下の目的を達成することを課題とする。即ち、本発明は、疲労特性が改善し、大容量の不揮発性メモリとして好適な強誘電体キャパシタ及びその効率的な製造方法、並びに、該強誘電体キャパシタを有する高性能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
前記課題を解決するための手段としては、後述する（付記１）から（付記２０）に記載した通りである。
本発明の強誘電体キャパシタは、一対の電極間に強誘電体を挟持させてなり、該強誘電体が、原子間力顕微鏡で測定した表面粗さ（ＲＭＳ）が１０ｎｍ以上である第１強誘電体層と、該第１強誘電体層上に形成され、原子間力顕微鏡で測定した表面粗さ（ＲＭＳ）が５ｎｍ以下である第２強誘電体層とを有する。
該強誘電体キャパシタにおける前記強誘電体は、前記一対の電極における一方の下部電極上に形成され、表面が粗い前記第１強誘電体層と、該第１強誘電体層上に設けられ、表面が平坦な前記第２強誘電体層とを有してなるので、該第２強誘電体層とその上に設けられる前記一対の電極における他方の上部電極との界面に、欠陥が発生し難く、欠陥に電荷がトラップすることがなく、反転動作を繰り返すうちに分極量が減少してしまう「疲労特性」が大幅に改善される。
【０００７】
本発明の強誘電体キャパシタの製造方法は、一対の電極間に強誘電体を挟持させてなる強誘電体キャパシタの製造方法であって、該一対の電極における一つの電極上に、第１強誘電体層が強誘電性を示す結晶化構造をとる結晶化温度以上の温度で該第１強誘電体層を形成した後、該第１強誘電体層の上に、第２強誘電体層が強誘電性を示す結晶化構造をとる結晶化温度未満の温度で該第２強誘電体層を形成する。このため、前記第１強誘電体層は結晶型構造を有するものの、前記一対の電極における他方の電極（上部電極）を形成する前に前記第２強誘電体層はアモルファス型構造であり結晶型構造を有しないため、該上部電極と該第２強誘電体層との界面における欠陥の発生が効果的に抑制される。
【０００８】
本発明の半導体装置は、基板と、該基板上に形成された強誘電体キャパシタとを含んでなり、前記強誘電体キャパシタが、本発明の強誘電体キャパシタである。該強誘電体キャパシタにおいては、前記第２強誘電体層とその上に設けられる上部電極との界面に欠陥が発生し難く、前記「疲労特性」が大幅に改善される結果、該強誘電体キャパシタを有する半導体装置は、大容量であり、反転動作を繰り返しても分極量に変動がなく、書き換えスピードが速く、書き換え可能回数が多く、消費電力が少なく、例えば、携帯情報端末、ゲーム機用メモリバックアップ、ディスプレイ、パソコン、プリンタ、ＴＶ、デジタルカメラ、その他のＯＡ機器等における大容量の不揮発性記憶装置として好適である。
【発明の効果】
【０００９】
本発明によると、従来における問題を解決し、疲労特性が改善し、大容量の不揮発性メモリとして好適な強誘電体キャパシタ及びその効率的な製造方法、並びに、該強誘電体キャパシタを有する高性能な半導体装置を提供することができる。
【発明を実施するための形態】
【００１０】
（強誘電体キャパシタ）
本発明の強誘電体キャパシタは、一対の電極間に強誘電体を少なくとも挟持させてなり、更に必要に応じて適宜選択したその他の層を狭持させてなる。
前記一対の電極としては、特に制限はなく、目的に応じて選択することができるが、例えば、下部電極と上部電極との組合せなどが挙げられる。
【００１１】
−下部電極−
前記下部電極としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、（１）Ｐｔ、Ｉｒ、Ａｕ等の貴金属、（２）ＮｉにＳｃ、Ｔｉ、Ｖ、Ｃｒ，Ｍｏ、Ｆｅ、Ｃｏ，Ｃｕ、Ｙ、Ｚｒ、Ｎｂ、Ｍｎ、Ｔａ、Ｗ、Ｉｒ及びＰｔの少なくともいずれかの元素が添加されたもの、（３）ＩｒＯ２、ＲｕＯ２、ＳｒＲｕＯ３、Ｌａ２−ｘＳｒｘＣｕＯ４（但し、０＜ｘ≦１である）、ＩｒＯｘ（但し、０＜ｘ≦２）等の導電性酸化物、などが挙げられる。これらの中でも、Ｐｂ，Ｏの拡散を防止する点でＩｒが好ましい。
【００１２】
前記下部電極は、単層構造であってもよいし、積層構造であってもよく、前記Ｉｒを用いる場合には、該Ｉｒによる単層構造であってもよいし、Ｔｉ、Ｓｉ等の基板乃至層上に前記Ｉｒによる層を積層してなる積層構造であってもよく、前記強誘電体（例えば、ＰＺＴ）の配向性向上等の観点からは積層構造であるのが好ましい。
前記積層構造の具体例としては、Ｉｒ／Ｔｉ(Ｉｒ：厚み１５０ｎｍ／Ｔｉ：厚み１０ｎｍ)、などが好適に挙げられる。
前記単層構造の場合における前記Ｉｒによる層の厚み、又は前記積層構造における前記Ｉｒによる層の厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、１０〜１０００ｎｍが好ましく、５０〜５００ｎｍがより好ましい。
前記下部電極の形成方法としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、スパッタリング法などが好適に挙げられる。
【００１３】
−強誘電体−
前記強誘電体は、前記下部電極上に形成される第１強誘電体層と、該第１強誘電体層上に形成される第２強誘電体層とを少なくとも有してなる。
【００１４】
−−第１強誘電体層−−
前記第１強誘電体層は、原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｅ）で測定した表面粗さ（ＲＭＳ）が１０ｎｍ以上である。なお、前記第１強誘電体層を例えばＣＶＤ法等により形成すると、その表面粗さ（ＲＭＳ）は通常、１０ｎｍ以上となる。
【００１５】
前記第１強誘電体層は、ペロブスカイト型結晶構造を有することが好ましい。また、前記第１強誘電体層の結晶粒界としては、高密度で高強度な結晶が得られる点で、柱状構造であるのが好ましい。
前記ペロブスカイト型結晶構造は、式、ＡＢＸ３で表わされる。ここで、Ａサイトの陽イオン（カチオン）と、Ｘサイトの陰イオン（アニオン）とが同程度の大きさを有し、このＡサイトとＸサイトとから構成される立方晶系単位格子の中に、該Ａサイトよりも小さなサイズの陽イオンがＢサイトに位置する。前記ペロブスカイト型結晶構造を有する化合物の大部分は、室温では理想的な立方晶構造から僅かに歪んだ構造をしており、この適度な歪、いわゆる構造の非対称性が、ペロブスカイト型結晶構造が種々の機能を示す原因となっている。
【００１６】
前記第１強誘電体層を形成する強誘電体の材料としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]、ＳｒＢｉ２Ｔａ２Ｏ９（ＳＢＴ）、Ｂｉ４Ｔｉ３Ｏ１２（ＢＩＴ）などが挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。これらの中でも、残留分極が大きい点で、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]が好ましい。
この場合、前記第１強誘電体層が、例えば、前記ペロブスカイト型結晶構造を有するＰｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]で形成され、前記第２強誘電体層が、アモルファス型構造から前記ペロブスカイト型結晶構造に転化されたＰｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]で形成されているのが好ましい。
【００１７】
前記第１強誘電体層は、強誘電性を示す結晶化構造をとる結晶化温度以上の温度で形成される。この強誘電性を示す結晶化構造をとる結晶化温度は、前記強誘電体の材料により異なるが、前記第１強誘電体が前記Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]である場合には、５００℃以上が好ましく、５００〜７００℃がより好ましい。
なお、前記強誘電性を示す結晶化構造とは、例えば、前記ペロブスカイト型結晶構造を意味する。
【００１８】
前記第１強誘電体層の形成方法としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、化学溶液堆積(Ｃｈｅｍｉｃａｌ  Ｓｏｌｕｔｉｏｎ  Ｄｅｐｏｓｉｔｉｏｎ；ＣＳＤ)法、有機金属化学気相堆積(Ｍｅｔａｌｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ；ＭＯＣＶＤ)法、パルス・レーザー・デポジション(Ｐｕｌｓｅ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ；ＰＬＤ)法、ゾルゲル法、スパッタリング法、などから選択した方法により形成することができ、これらの中でも、ステップカバレッジが良好であり、高密度な強誘電体の結晶が得られる点で、ＭＯＣＶＤ法が好ましい。
【００１９】
前記ＭＯＣＶＤ法により前記第１強誘電体層を形成する際の原料ガス、反応条件等については、形成する該第１強誘電体層の種類等により異なり一概に規定することができないが、前記第１強誘電体層が前記Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]である場合、前記原料ガスとしては、Ｐｂ原料ガス、Ｚｒ原料ガス、Ｔｉ原料ガス、などが用いられる。
【００２０】
前記Ｐｂ原料ガスとしては、例えば、Ｐｂ（ＤＰＭ）２などが挙げられる。前記Ｚｒ原料ガスとしては、例えば、Ｚｒ（ｄｍｈｄ）４などが挙げられる。前記Ｔｉ原料ガスとしては、例えば、Ｔｉ（Ｏ−ｉＰｒ）２（ＤＰＭ）２などが挙げられる。
前記Ｐｂ原料ガスの流量としては、０．０１〜１．０ｍｌ／ｍｉｎ程度であり、０．１〜０．５ｍｌ／ｍｉｎが好ましく、前記Ｚｒ原料ガスの流量としては、０．０１〜１．０ｍｌ／ｍｉｎ程度であり、０．１〜０．５ｍｌ／ｍｉｎが好ましく、前記Ｔｉ原料ガスの流量としては、０．０１〜１．０ｍｌ／ｍｉｎ程度であり、０．１〜０．５ｍｌ／ｍｉｎが好ましい。
前記原料ガスにおける酸素分圧としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、１〜１０Ｔｏｒｒ（１３３〜１３３３Ｐａ）程度であり、３〜７Ｔｏｒｒ（３９９〜９３３Ｐａ）が好ましい。
【００２１】
なお、前記原料ガスの調製方法としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、該原料ガスの材料物質をＴＨＦ等の溶剤に溶解させて溶液を調製した後、該溶液を気化する方法などが挙げられる。
前記気化は、公知の気化器を用いて行うことができる。
前記気化された後の前記原料ガスは、例えば、酸素ガスと混合されて所定の酸素ガス分圧に調整されてから、前記下部電極上にシャワーヘッド等を用いて吹き付けられる。これにより、前記下部電極上に前記第１強誘電体層の形成を行うことができる。
【００２２】
前記反応条件としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、温度としては、形成する前記第１強誘電体層の種類に応じて異なり一概に規定することはできないが、前記Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]の場合には通常５８０〜６２０℃程度である。
【００２３】
前記第１強誘電体層の厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、１０〜１０００ｎｍが好ましく、５０〜５００ｎｍがより好ましい。
【００２４】
−−第２強誘電体層−−
前記第２強誘電体層は、前記第１強誘電体層上に形成され、ＡＦＭで測定した表面粗さ（ＲＭＳ）が５ｎｍ以下であり、３ｎｍ以下が好ましく、実質的に平坦であることがより好ましい。
前記第２強誘電体層の表面粗さ（ＲＭＳ）が５ｎｍを超えると、局所的に膜厚の薄い箇所が発生することがある。
前記第２強誘電体層は、前記ＡＦＭで測定した表面粗さ（ＲＭＳ）が１０ｎｍ以上である前記第１強誘電体層の表面に存在する凹部を埋めるようにして形成され、平坦な表面を有していることが好ましい。
前記第２強誘電体層は、アモルファス型構造からペロブスカイト型結晶構造に転化されてなることが好ましい。また、前記第２強誘電体層の結晶粒界としては、表面が粗い前記第１強誘電体層の表面に存在する凹部を埋めることができる点で、粒状構造であるのが好ましい。
【００２５】
前記第２強誘電体層は、強誘電性を示す結晶化構造をとる結晶化温度未満の温度で形成される。強誘電性を示す結晶化構造をとる結晶化温度は、前記強誘電体の材料に応じて異なるが、前記第２強誘電体層が前記Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]で形成される場合には、５００℃未満が好ましい。
【００２６】
前記第２強誘電体層を形成する前記強誘電体の材料としては、形成条件によりアモルファス型構造をとることが可能であれば特に制限はなく、前記第１強誘電体層と同じものを用いることができ、成膜性、強誘電体強度向上の点で、前記第１強誘電体層と同じ組成の強誘電体を用いることが好ましい。
【００２７】
前記第２強誘電体層は、Ｌａ、Ｓｒ、Ｃａ、Ｂａなどをペロブスカイト型結晶構造におけるＡサイトにドーピングしてなるＰｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]で形成されているのが好ましい。
また、前記第２強誘電体層は、Ｎｂ、Ｂｉ、Ｔａ、Ｗなどをペロブスカイト型結晶構造におけるＢサイトにドーピングしてなるＰｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]で形成されているのが好ましい。
【００２８】
本発明の強誘電体キャパシタとしては、例えば、（１）前記第１強誘電体層が、ペロブスカイト型結晶構造のＰｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]で形成され、かつ前記第２強誘電体層が、アモルファス型構造からペロプスカイト型結晶構造に転化されたＰｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]で形成され、該ペロブスカイト型結晶構造におけるＡサイトにＬａ、Ｓｒ及びＣａから選択されるいずれかがドーピングされた態様、（２）前記第１強誘電体層が、ペロブスカイト型結晶構造を有するＰｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]で形成され、かつ前記第２強誘電体層が、アモルファス型構造からペロブスカイト型結晶構造のＰｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]で形成され、該ペロブスカイト型結晶構造のＢサイトにＮｂ及びＢｉの少なくともいずれかがドーピングされた態様、などが好ましい。
このように前記第２強誘電体層にドーパントをドーピングすることによって、前記上部電極と該第２強誘電体層との界面におけるＰｂ欠陥の発生を効果的に抑制することができる。
【００２９】
前記第２強誘電体層は、前記第１強誘電体層上に形成されるが、その形成方法としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、化学溶液堆積(Ｃｈｅｍｉｃａｌ  Ｓｏｌｕｔｉｏｎ  Ｄｅｐｏｓｉｔｉｏｎ；ＣＳＤ)法、有機金属化学気相堆積(Ｍｅｔａｌｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ；ＭＯＣＶＤ)法、パルス・レーザー・デポジション(Ｐｕｌｓｅ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ；ＰＬＤ)法、ゾルゲル法、スパッタリング法、などが挙げられる。
これらは、１種単独で使用してもよいし、２種以上を併用してもよく、これらの中でも、不純物が少ないアモルファス膜が容易に得られる点で、スパッタリング法が好ましい。
【００３０】
前記第２強誘電体層を前記スパッタリング法により前記第１強誘電体層上に形成する場合の条件としては、特に制限はなく、通常のスパッタリング法による強誘電体膜の製造方法と同様の条件を適宜採用することができる。
例えば、前記アモルファス型構造のＰｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]を形成する場合には、常温、スパッタリング時の投入電力を１．５ｋＷ、ターゲットを（Ｐｂ，Ｌａ，Ｃａ，Ｓｒ）（Ｚｒ，Ｔｉ）Ｏ３（ＰＬＣＳＺＴ）の組成で焼結したものとし、スパッタリング中の雰囲気としてＡｒガスを用いた。真空チャンバの圧力としては、１〜１０Ｔｏｒｒが好ましく、１〜３Ｔｏｒｒ（１３３〜３９９Ｐａ）がより好ましい。
【００３１】
前記アモルファス型構造の前記第２強誘電体膜は、後述するように、該第２強誘電体膜上に前記上部電極を形成し、前記強誘電体キャパシタを作製した後、該強誘電体キャパシタ全体を熱処理することによって、ペロブスカイト型結晶構造に転化される。
前記熱処理は、前記第１強誘電体層の形成温度よりも高温の、減圧ＲＴＡ及び常圧ＲＴＡ（Ｒａｐｉｄ  ｔｈｅｒｍａｌ  ａｎｎｅａｌ）のいずれかにより行われるのが好ましい。
【００３２】
前記熱処理の条件としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、減圧ＲＴＡ(Ｒａｐｉｄ  ｔｈｅｒｍａｌ  ａｎｎｅａｌ)、常圧ＲＴＡ(Ｒａｐｉｄ  ｔｈｅｒｍａｌ  ａｎｎｅａｌ)、などが好適に挙げられる。
前記減圧ＲＴＡ(Ｒａｐｉｄ  ｔｈｅｒｍａｌ  ａｎｎｅａｌ)を行う場合、前記第１強誘電体の形成温度よりも、４０〜１００℃高温で行うのが好ましく、５０〜９０℃高温で行うのがより好ましく、６０〜８０℃高温で行うのが特に好ましい。
前記減圧ＲＴＡ（Ｒａｐｉｄ  ｔｈｅｒｍａｌ  ａｎｎｅａｌ）の条件としては、例えば、０．１〜１０Ｔｏｒｒ（１３．３〜１３３３Ｐａ）の条件などが好適に挙げられる。
前記常圧ＲＴＡ（Ｒａｐｉｄ  ｔｈｅｒｍａｌ  ａｎｎｅａｌ）を行う場合には、前記第１強誘電体の成膜温度よりも、７０〜１６０℃高温で行うのが好ましく、８０〜１２０℃高温で行うのがより好ましい。
【００３３】
−上部電極−
前記上部電極としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、スパッタリング法などにより前記第２強誘電体膜上に形成することができる。前記スパッタリング法等による前記上部電極の形成条件としては、特に制限はなく、目的に応じて適宜選択することができる。
前記上部電極の材料としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ＩｒＯ２、ＲｕＯ２、ＳｒＲｕＯ３、Ｌａ２−ｘＳｒｘＣｕＯ４（但し、０＜ｘ≦１である）などの酸化物電極が好適であり、これらの中でも、ＩｒＯ２がＰｂの拡散を抑制する観点からは好ましい。
【００３４】
前記上部電極の厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、１０〜１０００ｎｍ程度であり、５０〜５００ｎｍが好ましい。
【００３５】
本発明の強誘電体キャパシタの構造としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、プレーナー型、スタック型などのいずれであってもよく、前記スタック型の場合には平面型であってもよいし、立体型であってもよい。
【００３６】
本発明の強誘電体キャパシタの製造方法としては、特に制限はなく、目的に応じて適宜選択することができるが、以下の本発明の強誘電体キャパシタの製造方法により好適に製造することができる。
本発明の強誘電体キャパシタは、各種分野において好適に使用することができ、大容量の強誘電体キャパシタを有する半導体装置などに好適に使用することができ、後述する本発明の半導体装置に特に好適に使用することができる。
【００３７】
（強誘電体キャパシタの製造方法）
本発明の強誘電体キャパシタの製造方法においては、前記一対の電極における一つの電極（下部電極）上に、前記第１強誘電体層が強誘電性を示す結晶化構造をとる結晶化温度以上の温度で該第１強誘電体層を形成した後、該第１強誘電体層の上に、前記第２強誘電体層が強誘電性を示す結晶化構造をとる結晶化温度未満の温度で該第２強誘電体層を形成する。
この場合、前記下部電極上に５００℃以上、好ましくは５００〜７００℃で前記第１強誘電体層を形成した後、該第１強誘電体層上に５００℃未満で前記第２強誘電体層を形成するのが好ましい。
【００３８】
また、本発明においては、前記第２強誘電体層上に前記上部電極を形成して強誘電体キャパシタを作製した後、該強誘電体キャパシタ全体に対し熱処理を行って、前記第２強誘電体層をアモルファス型構造からペロブスカイト型結晶構造に転化させるのが好ましい。なお、前記熱処理の条件としては、特に制限はなく、目的に応じて適宜選択することができ、上述した通りである。
これにより、前記上部電極を形成する前においては前記第２強誘電体層が結晶化構造を有しないので、前記上部電極と前記第２強誘電体層との界面における欠陥の発生を効果的に抑制することができる。
【００３９】
前記強誘電体キャパシタ全体に対し熱処理を行う場合には、前記上部電極だけをエッチングした状態で該熱処理を行ってもよく、この場合、該強誘電体キャパシタの面積が小さくなってくると、該強誘電体キャパシタ面積に対する周辺長の効果が顕著になってくる点で熱処理の効率が高くなることが期待できる。
【００４０】
また、本発明の強誘電体キャパシタの製造方法において、前記第１強誘電体層及び前記第２強誘電体層の形成方法としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、化学溶液堆積(Ｃｈｅｍｉｃａｌ  Ｓｏｌｕｔｉｏｎ  Ｄｅｐｏｓｉｔｉｏｎ；ＣＳＤ)法、有機金属化学気相堆積(Ｍｅｔａｌｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ；ＭＯＣＶＤ)法、パルス・レーザー・デポジション(Ｐｕｌｓｅ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ；ＰＬＤ)法、ゾルゲル法、及びスパッタリング法から選択した方法が好ましい。
【００４１】
前記第１強誘電体層及び前記第２強誘電体層の形成方法として、有機金属化学気相堆積(Ｍｅｔａｌｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ；ＭＯＣＶＤ)法を用い、該第１強誘電体層の形成温度が前記第２強誘電体層の形成温度より高くなるように制御することが好ましい。
【００４２】
また、本発明においては、前記下部電極上に有機金属化学気相堆積（ＭＯＣＶＤ）法により前記第１強誘電体層を形成した後、該第１強誘電体層上にスパッタリング法により前記第２強誘電体層を形成するのが好ましい。
【００４３】
次に、本発明の強誘電体キャパシタの製造方法を具体的に実施した態様の一例について説明する。
例えば、図１に示すように、シリコン基板１００上に形成されたＳｉＯ２膜３０上に、スパッタリング法によりＩｒからなる下部電極１を約１５０ｎｍの厚みに積層形成する。次に、下部電極１上に、ＭＯＣＶＤ法によりＰｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]膜２ａを形成（成膜）する。具体的には、該Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]の形成（成膜）温度は６２０℃であり、Ｐｂ原料としてＰｂ（ＤＰＭ）２を０．３７ｍｌ／ｍｉｎ、Ｚｒ原料としてＺｒ（ｄｍｈｄ）４を０．３１ｍｌ／ｍｉｎ、Ｔｉ原料としてＴｉ（Ｏ−ｉＰｒ）２（ＤＰＭ）２を０．２１ｍｌ／ｍｉｎ導入し、酸素分圧を５Ｔｏｒｒ（６６６Ｐａ）とした。これらの原料は、テトラヒドロフラン（ＴＨＦ）にモル比３％の濃度で溶解させて溶液とし、該溶液を気化器まで輸送する。そして、該気化器の温度を２６０℃として前記溶液（ＴＨＦ及び前記原料）を気化させた後、酸素と混合して原料ガスとし、該原料ガスを前記下部電極上にシャワーヘッドを介して吹き付ける。Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]膜の形成（成膜）時間は４８０秒である。
【００４４】
次に、得られたＰｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]膜２ａ上に、スパッタリング法を用いて常温でアモルファス型構造のＰｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]を形成する。具体的には、スパッタ時の投入電力は１．５ｋＷ、ターゲットとして（Ｐｂ，Ｌａ，Ｃａ，Ｓｒ）（Ｚｒ，Ｔｉ）Ｏ３を用い、スパッタリング中の雰囲気にはＡｒガスを用いた。チャンバ内を真空排気した後、Ａｒガスを供給しつつ、チャンバ内の圧力を０．５Ｐａに設定する。
【００４５】
次に、得られたアモルファス型構造のＰｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]膜２ｂの上に、上部電極３としてＩｒＯ２を厚みが約２００ｎｍとなるようにスパッタリング法で形成し、強誘電体キャパシタ５０を作製した。
その後、前記強誘電体キャパシタ全体に対し７２５℃のＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）を行って、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]膜をアモルファス型構造からペロブスカイト型結晶構造に転化させた。以上により、本発明の強誘電体キャパシタが得られる。
【００４６】
本発明の強誘電体キャパシタの製造方法によれば、高性能な強誘電体キャパシタが効率的に量産可能である。
【００４７】
（半導体装置）
本発明の半導体装置について、その製造プロセスと共に説明する。
本発明の半導体装置は、基板と、該基板上に形成された強誘電体キャパシタとを含んでなり、前記強誘電体キャパシタが、本発明の強誘電体キャパシタであること以外は特に制限はなく、目的に応じて適宜選択することができる。
【００４８】
まず、図４に示すように、ＬＯＣＯＳ（ＬＯＣａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）法によりシリコン（Ｓｉ）基板１００の表面に、素子分離絶縁膜を形成し、素子領域を画定する。なお、素子分離絶縁膜は、ＬＯＣＯＳ法により形成してもよいし、シリコン基板に溝を形成してその中に絶縁膜を埋め込む方法によって形成してもよい。また、シリコン基板１００は、ｎ型であってもよいし、ｐ型であってもよい。
【００４９】
次に、素子領域に側面に、サイドウォール絶縁膜がゲート電極１８と、ソース／ドレイン拡散層とを有するトランジスタを形成する。次に、全面にＣＶＤ法により、シリコン酸化膜よりなる層間絶縁膜２２を形成し、その後、化学的機械的研磨（ＣＭＰ）法により層間絶縁膜２２の表面を平坦化する。
次に、フォトリソグラフィ技術により、層間絶縁膜２２に、ソース／ドレイン拡散層に達するコンタクトホールを形成し、全面にスパッタリング法により、Ｔｉ膜とＴｉＮ膜とを順次形成することにより、Ｔｉ膜とＴｉＮ膜とよりなる密着層を形成する。次に、全面に、ＣＶＤ法によりタングステン（Ｗ）層を形成する。これにより、層間絶縁膜２２上及びコンタクトホール内に密着層とタングステン層とが形成される。
次に、化学的機械的研磨（ＣＭＰ）法により、層間絶縁膜２２の表面が露出するまで、密着層とタングステン層とを研磨し、これにより、図４に示したように、コンタクトホール内に埋め込まれた密着層とタングステン層とよりなる導電プラグ２４，２４を形成する。
【００５０】
次に、図５に示すように、スパッタリング法によりＩｒからなる下部電極層１を成膜した後、４００〜７００℃に加熱された該下部電極１上に、ＭＯＣＶＤ法によりＰｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]層２ａを形成し、該Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]層２ａの上にスパッタリング法により、アモルファス型構造を有するＰｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]層２ｂを形成した後、該アモルファス型構造を有するＰｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]層２ｂ上に上部電極３を形成する。その後、強誘電体キャパシタ全体に対し、７２５℃のＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）を行って、前記アモルファス型構造からペロブスカイト型結晶構造に転化させ、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３膜を結晶化する。
【００５１】
その後、図６に示すように、前記強誘電体キャパシタのエッチングを行い、平面構造のスタック型の強誘電体キャパシタを形成する。
次に、図７に示すように、該強誘電体キャパシタの表面に保護膜４（例えばＰｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]膜）を形成する。更に、図８に示すように、保護膜４上に層間絶縁膜５（例えば、ＴＥＯＳ）を形成し、これを化学的機械研磨法（ＣＭＰ）工程にて平坦化する。そして、図９に示すように、層間絶縁膜５にプラグコンタクト部を開口させ、ＴｉＮ／Ｔｉ層６、Ｗ層７の順に積層し、これらの化学的機械研磨法（ＣＭＰ）を行い、プラグを形成する。その後、図１０に示すように、配線層を形成するため、ＴｉＮ／Ｔｉ層８、Ａｌ層９（又はＡｌ−Ｃｕ層）、Ｔｉ／ＴｉＮ層１０の順に成膜を行い、パターニング、エッチングを行う。その後、層間膜形成、化学的機械研磨法（ＣＭＰ）工程、プラグ部開口、プラグ形成、配線形成、配線パターニング、配線エッチングを順次繰り返すことにより、多層構造とする。
以上により、前記本発明の強誘電体キャパシタを有してなる本発明の半導体装置が得られる。
【００５２】
本発明の半導体装置は、反転動作を繰り返しても分極量に変動がなく、大容量であり、書き換えスピードが速く、書き換え可能回数が多く、消費電力が少なく、各種分野において好適に使用することができるが、例えば、携帯情報端末、ゲーム機用メモリバックアップ、ディスプレイ、パソコン、プリンタ、ＴＶ、デジタルカメラ、その他のＯＡ機器における大容量の不揮発性記憶装置として特に好適に使用することができる。
【実施例】
【００５３】
以下、本発明の実施例を説明するが、本発明は、これらの実施例に何ら限定されるものではない。
【００５４】
（実施例１）
以下のようにして、図１に示す強誘電体キャパシタ５０を作製した。
まず、シリコン基板１００上に形成されたＳｉＯ２膜３０上に、スパッタリング法によりＩｒからなる下部電極１を約１５０ｎｍの厚みに積層形成した。
【００５５】
次に、前記下部電極１上に、ＭＯＣＶＤ法によりＰｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]膜２ａを形成（成膜）した。具体的には、該Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]の形成温度は６２０℃であり、Ｐｂ原料としてＰｂ（ＤＰＭ）２を０．３７ｍｌ／ｍｉｎ、Ｚｒ原料としてＺｒ（ｄｍｈｄ）４を０．３１ｍｌ／ｍｉｎ、Ｔｉ原料としてＴｉ（Ｏ−ｉＰｒ）２（ＤＰＭ）２を０．２１ｍｌ／ｍｉｎ導入し、酸素分圧を５Ｔｏｒｒ（６６６Ｐａ）とした。これらの原料は、テトラヒドロフラン（ＴＨＦ）にモル比３％の濃度で溶解させて溶液とし、該溶液を気化器まで輸送した。そして、該気化器の温度を２６０℃として前記溶液（ＴＨＦ及び前記原料）を気化させた後、酸素と混合して原料ガスとし、該原料ガスを前記下部電極上にシャワーヘッドを介して吹き付けた。Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]膜の形成時間は４８０秒とした。
【００５６】
得られたＭＯＣＶＤ−Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]膜２ａについて、原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｅ）により測定した表面の状態は、図２に示した通りであり、その表面粗さ（ＲＭＳ）は１３ｎｍであった。
【００５７】
次に、得られたＭＯＣＶＤ−Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]膜２ａ上に、スパッタリング法を用いて常温でアモルファス型構造を有するＰｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]膜（これは、ペロブスカイト型結晶構造のＡサイトにＬａを３ｍｏｌ％含有する）を形成した。具体的には、スパッタ時の投入電力は１．５ｋＷ、ターゲットとして（Ｐｂ，Ｌａ，Ｃａ，Ｓｒ）（Ｚｒ，Ｔｉ）Ｏ３を用い、スパッタリング中の雰囲気にはＡｒガスを用いた。チャンバ内を真空排気した後、Ａｒガスを供給しつつ、チャンバ内の圧力を０．５Ｐａに設定した。
【００５８】
得られたアモルファス型構造を有するＰｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]膜の原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｅ）により測定した表面粗さ（ＲＭＳ）は３ｎｍであった。
【００５９】
次に、得られたアモルファス型構造を有するＰｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]膜２ｂの上に、上部電極３としてＩｒＯ２を厚みが約２００ｎｍとなるようにスパッタリング法で形成し、強誘電体キャパシタ５０を作製した。その後、前記強誘電体キャパシタ全体に対し７２５℃のＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）を行って、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]膜を、アモルファス型構造からペロブスカイト型結晶構造に転化させ、実施例１の強誘電体キャパシタを作製した。
【００６０】
（比較例１）
実施例１において、ＭＯＣＶＤ−Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]膜上にアモルファス型構造のＰｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]膜を形成していない以外は実施例１と同様にして比較例１の強誘電体キャパシタを作製した。
【００６１】
作製した実施例１及び比較例１の強誘電体キャパシタについて、下記方法により疲労特性を測定した。結果を図３に示す。
＜疲労特性＞
分極反転のパルスを印加する際は、３Ｖの電圧を印可し、反転電荷量Ｑｓｗの測定は１．８Ｖで行った。
図３の結果から、比較例１のＭＯＣＶＤ−Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]膜上に、アモルファス型構造のＰｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]膜を有していない強誘電体キャパシタは、２×１０８回の分極反転後に、初期のＱｓｗの４０％に減少しているのに対し、実施例１のＭＯＣＶＤ−Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]膜上に、アモルファス型構造からペロブスカイト型結晶構造に転化されたＰｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]膜を有する本発明の強誘電体キャパシタは、Ｑｓｗの減少が緩和であり、初期のＱｓｗの８０％を維持しており、比較例１に比べて疲労特性が改善していることが認められた。
【００６２】
（実施例２）
−半導体装置の作製−
本発明の強誘電体キャパシタを有する半導体装置について、その製造プロセスと共に説明する。
まず、ＬＯＣＯＳ（ＬＯＣａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）法によりシリコン（Ｓｉ）基板１００の表面に、素子分離絶縁膜を形成し、素子領域を画定する。なお、素子分離絶縁膜は、ＬＯＣＯＳ法により形成してもよいし、シリコン基板に溝を形成してその中に絶縁膜を埋め込む方法によって形成してもよい。また、シリコン基板１００は、ｎ型であってもよいし、ｐ型であってもよい。
【００６３】
次に、素子領域に側面に、サイドウォール絶縁膜がゲート電極１８と、ソース／ドレイン拡散層とを有するトランジスタを形成した。次に、全面にＣＶＤ法により、シリコン酸化膜よりなる層間絶縁膜２２を形成し、その後、化学的機械的研磨（ＣＭＰ）法により層間絶縁膜２２の表面を平坦化した。
次に、フォトリソグラフィ技術により、層間絶縁膜２２に、ソース／ドレイン拡散層に達するコンタクトホールを形成し、全面にスパッタリング法により、Ｔｉ膜とＴｉＮ膜とを順次形成することにより、Ｔｉ膜とＴｉＮ膜とよりなる密着層を形成する。次に、全面に、ＣＶＤ法によりタングステン（Ｗ）層を形成した。これにより、層間絶縁膜２２上及びコンタクトホール内に密着層とタングステン層とが形成された。
次に、化学的機械的研磨（ＣＭＰ）法により、層間絶縁膜２２の表面が露出するまで、密着層とタングステン層とを研磨し、これにより、図４に示したように、コンタクトホール内に埋め込まれた密着層とタングステン層とよりなる導電プラグ２４を形成した。
【００６４】
次に、図５に示すように、スパッタリング法によりＩｒからなる下部電極層１を成膜した後、４００〜７００℃に加熱された該下部電極１の上に、ＭＯＣＶＤ法によりＰｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]の層２ａを形成し、該Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]層２ａの上にスパッタリング法により、アモルファス型構造のＰｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]層２ｂを形成した後、該アモルファス型構造のＰｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]層２ｂ上に、上部電極３を形成した。その後、強誘電体キャパシタ全体に対し、７２５℃のＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）を行って、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]膜を、前記アモルファス型構造からペロブスカイト型結晶構造に転化させ、結晶化させた。
【００６５】
その後、図６に示すように、前記強誘電体キャパシタのエッチングを行い、平面構造のスタック型の強誘電体キャパシタを形成した。
次に、図７に示すように、該強誘電体キャパシタの表面に保護膜４（例えば、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]膜）を形成した。更に、図８に示すように、保護膜４上に層間絶縁膜５（例えば、ＴＥＯＳ）を形成し、これを化学的機械研磨法（ＣＭＰ）工程にて平坦化した。そして、図９に示すように、層間絶縁膜５にプラグコンタクト部を開口させ、ＴｉＮ／Ｔｉ層６、Ｗ層７の順に積層し、これらの化学的機械研磨法（ＣＭＰ）を行い、プラグを形成した。その後、図１０に示すように、配線層を形成するため、ＴｉＮ／Ｔｉ層８、Ａｌ層９（又はＡｌ−Ｃｕ層）、Ｔｉ／ＴｉＮ層１０の順に成膜を行い、パターニング、エッチングを行った。その後、層間膜形成、化学的機械研磨法（ＣＭＰ）工程、プラグ部開口、プラグ形成、配線形成、配線パターニング、配線エッチングを順次繰り返すことにより、多層構造とした。
以上により、前記強誘電体キャパシタを有してなる本発明の半導体装置が得られた。
【００６６】
ここで、本発明の好ましい態様を付記すると、以下の通りである。
（付記１）  一対の電極間に強誘電体を挟持させてなり、該強誘電体が、原子間力顕微鏡で測定した表面粗さ（ＲＭＳ）が１０ｎｍ以上である第１強誘電体層と、該第１強誘電体層上に形成され、原子間力顕微鏡で測定した表面粗さ（ＲＭＳ）が５ｎｍ以下である第２強誘電体層とを有することを特徴とする強誘電体キャパシタ。
（付記２）  第２強誘電体層が、第１強誘電体層の表面に存在する凹部を埋めるようにして成膜された付記１に記載の強誘電体キャパシタ。
（付記３）  第１強誘電体層が、強誘電性を示す結晶化構造をとる結晶化温度以上の温度で形成され、第２強誘電体層が、強誘電性を示す結晶化構造をとる結晶化温度未満の温度で形成される付記１から２のいずれかに記載の強誘電体キャパシタ。
（付記４）  強誘電性を示す結晶化構造をとる結晶化温度が、５００℃である付記３に記載の強誘電体キャパシタ。
（付記５）  第１強誘電体層が、ペロブスカイト型結晶構造を有し、第２強誘電体層が、アモルファス型構造からペロブスカイト型結晶構造に転化されてなる付記１から４のいずれかに記載の強誘電体キャパシタ。
（付記６）  第２強誘電体層が、熱処理により、アモルファス型構造からペロブスカイト型結晶構造に転化される付記５に記載の強誘電体キャパシタ。
（付記７）  熱処理が、第１強誘電体層の成膜温度よりも高温の、減圧ＲＴＡ（Ｒａｐｉｄ  ｔｈｅｒｍａｌ  ａｎｎｅａｌ）及び常圧ＲＴＡ（Ｒａｐｉｄ  ｔｈｅｒｍａｌ  ａｎｎｅａｌ）のいずれかにより行われる付記６に記載の強誘電体キャパシタ。
（付記８）  強誘電体が、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]、ＳｒＢｉ２Ｔａ２Ｏ９［ＳＢＴ］及びＢｉ４Ｔｉ３Ｏ１２［ＢＩＴ］から選択される付記１から７のいずれかに記載の強誘電体キャパシタ。
（付記９）  第１強誘電体層が、ペロブスカイト型結晶構造を有するＰｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]であり、第２強誘電体層が、アモルファス型構造からペロブスカイト型結晶構造に転化されてなるＰｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]である付記１から８のいずれかに記載の強誘電体キャパシタ。
（付記１０）  強誘電体が、ペロブスカイト型結晶構造におけるＡサイトに、Ｌａ、Ｓｒ、Ｂａ及びＣａから選択される１種がドーピングされてなる付記１から９のいずれかに記載の強誘電体キャパシタ。
（付記１１）  強誘電体が、ペロブスカイト型結晶構造におけるＢサイトに、Ｎｂ、Ｔａ、Ｗ及びＢｉから選択される１種がドーピングされてなる付記１から１０のいずれかに記載の強誘電体キャパシタ。
（付記１２）  一対の電極における少なくとも一つが、ＩｒＯ２、ＲｕＯ２、ＳｒＲｕＯ３及びＬａ２−ｘＳｒｘＣｕＯ４（但し、０＜ｘ≦１である）のいずれかで形成された付記１から１１のいずれか記載の強誘電体キャパシタ。
（付記１３）  一対の電極間に強誘電体を挟持させてなり、該一対の電極における一方の表面に、第１強誘電体層と、第２強誘電体層と、該一対の電極における他方とをこの順に有してなり、該第１強誘電体層が柱状の結晶粒界を有し、該第２強誘電体層が粒状の結晶粒界を有する付記１から１２のいずれかに記載の強誘電体キャパシタ。
（付記１４）  基板と、該基板上に形成された強誘電体キャパシタとを含んでなり、前記強誘電体キャパシタが、付記１から１３のいずれかに記載の強誘電体キャパシタであることを特徴とする半導体装置。
（付記１５）  一対の電極間に強誘電体を挟持させてなる強誘電体キャパシタの製造方法であって、該一対の電極における一つの電極上に、第１強誘電体層が強誘電性を示す結晶化構造をとる結晶化温度以上の温度で該第１強誘電体層を形成した後、該第１強誘電体層の上に、第２強誘電体層が強誘電性を示す結晶化構造をとる結晶化温度未満の温度で該第２強誘電体層を形成することを特徴とする強誘電体キャパシタの製造方法。
（付記１６）  第１強誘電体層が強誘電性を示す結晶化構造をとる結晶化温度及び第２強誘電体層が強誘電性を示す結晶化構造をとる結晶化温度が５００℃である付記１５に記載の強誘電体キャパシタの製造方法。
（付記１７）  第２強誘電体層を形成した後、該第２強誘電体層上に一対の電極における他の電極を形成した後、全体を熱処理して、該第２強誘電体層における結晶粒界をアモルファス型構造から結晶型構造に転化させる付記１５から１６のいずれかに記載の強誘電体キャパシタの製造方法。
（付記１８）  第１強誘電体層及び第２強誘電体層の形成が、化学溶液堆積(Ｃｈｅｍｉｃａｌ  Ｓｏｌｕｔｉｏｎ  Ｄｅｐｏｓｉｔｉｏｎ；ＣＳＤ)法、有機金属化学気相堆積(Ｍｅｔａｌｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ；ＭＯＣＶＤ)法、パルス・レーザー・デポジション(Ｐｕｌｓｅ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ；ＰＬＤ)法、ゾルゲル法、及びスパッタリング法のいずれかにより行われる付記１５から１７のいずれかに記載の強誘電体キャパシタの製造方法。
（付記１９）  第１強誘電体層及び第２強誘電体層の形成が、有機金属化学気相堆積(Ｍｅｔａｌｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ；ＭＯＣＶＤ)法により行われ、該第１強誘電体層の形成が該第２強誘電体層の形成よりも高い温度で行われる付記１５から１７のいずれかに記載の強誘電体キャパシタの製造方法。
（付記２０）  第１強誘電体層の形成が、有機金属化学気相堆積(Ｍｅｔａｌｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ；ＭＯＣＶＤ)法により行われ、第２強誘電体層の形成が、スパッタリング法により行われる付記１５から１７のいずれかに記載の強誘電体キャパシタの製造方法。
【図面の簡単な説明】
【００６７】
【図１】図１は、本発明の強誘電体キャパシタの一例を示す概略断面図である。
【図２】図２は、実施例１で作製したＭＯＣＶＤ−Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３[ＰＺＴ]膜のＡＦＭで測定した表面の微細構造状態を示す概略説明図である。
【図３】図３は、実施例１と比較例１との強誘電体キャパシタにおける分極反転回数と反転電荷量Ｑｓｗとの間の関係を示すグラフである。
【図４】図４は、本発明の強誘電体キャパシタを有する半導体装置の製造プロセスの一例を説明するための工程図であって、本発明の強誘電体キャパシタを形成する前の状態を示す概略説明図である。
【図５】図５は、本発明の強誘電体キャパシタを有する半導体装置の製造プロセスの一例を説明するための工程図であって、本発明の強誘電体キャパシタを形成した後の状態を示す概略説明図である。
【図６】図６は、本発明の強誘電体キャパシタを有する半導体装置の製造プロセスの一例を説明するための工程図であって、本発明の強誘電体キャパシタにエッチング処理を行った後の状態を示す概略説明図である。
【図７】図７は、本発明の強誘電体キャパシタを有する半導体装置の製造プロセスの一例を説明するための工程図であって、本発明の強誘電体キャパシタの表面に保護膜を形成した後の状態を示す概略説明図である。
【図８】図８は、本発明の強誘電体キャパシタを有する半導体装置の製造プロセスの一例を説明するための工程図であって、本発明の強誘電体キャパシタの表面に形成した保護膜上に層間絶縁膜を形成した後の状態を示す概略説明図である。
【図９】図９は、本発明の強誘電体キャパシタを有する半導体装置の製造プロセスの一例を説明するための工程図であって、本発明の強誘電体キャパシタ上に形成した層間絶縁膜にプラグを形成した後の状態を示す概略説明図である。
【図１０】図１０は、本発明の強誘電体キャパシタを有する半導体装置の製造プロセスの一例を説明するための工程図であって、本発明の強誘電体キャパシタ上に形成した層間絶縁膜にプラグを形成した後、更に配線を形成した状態を示す概略説明図である。
【符号の説明】
【００６８】
１・・・下部電極
２・・・強誘電体
２ａ・・第１強誘電体層
２ｂ・・第２強誘電体層
３・・・上部電極
４・・・保護膜
５・・・層間膜
６・・・ＴｉＮ／Ｔｉ層
７・・・Ｗ層
８・・・ＴｉＮ／Ｔｉ層
９・・・Ａｌ層
１０・・・Ｔｉ／ＴｉＮ層
１８・・・ゲート電極
２２・・・層間絶縁膜
２４・・・導体プラグ
３０・・・ＳｉＯ２膜
５０・・・強誘電体キャパシタ
１００・・・シリコン基板
【図１】
2010171456.tif 000003
【図２】
2010171456.tif 000004
【図３】
2010171456.tif 000005
【図４】
2010171456.tif 000006
【図５】
2010171456.tif 000007
【図６】
2010171456.tif 000008
【図７】
2010171456.tif 000009
【図８】
2010171456.tif 000010
【図９】
2010171456.tif 000011
【図１０】
2010171456.tif 000012