(57)【要約】【課題】ポリシリコン配線構造を利用する場合にプログラム後の抵抗値のばらつきがなく高抵抗値化が図れ、良好なプログラム特性や高信頼性を有する半導体装置を提供する。【解決手段】第１の端子部１２ａと、第２の端子部１２ｃと、前記第１および第２の端子部の相互間を接続するヒューズリンク１２ｂとを有する半導体装置であって、前記第１の端子部および前記ヒューズリンクは、不純物イオンがドープされたポリシリコン層とその上に積層された金属元素を含む層とを有し、前記第２の端子部は、前記ヒューズリンクとの接続端側に不純物イオンがドープされていないポリシリコン層とその上に積層された金属元素を含む層とを有する。【選択図】        図１
2010267803.tif 000002
【特許請求の範囲】
【請求項１】
第１の端子部と、第２の端子部と、前記第１および第２の端子部の相互間を接続するヒューズリンクとを有する半導体装置であって、
前記第１の端子部および前記ヒューズリンクは、不純物イオンがドープされたポリシリコン層とその上に積層された金属元素を含む層とを有し、
前記第２の端子部は、前記ヒューズリンクとの接続端側の少なくとも一部に、不純物イオンがドープされていないポリシリコン層とその上に積層された金属元素を含む層とを有する
ことを特徴とする半導体装置。
【請求項２】
第１の端子部と、第２の端子部と、前記第１および第２の端子部の相互間を接続するヒューズリンクとを有する半導体装置であって、
前記第１の端子部および前記ヒューズリンクは、ポリシリコン層とその上に積層された金属元素を含む層とを有し、
前記第２の端子部は、前記ヒューズリンクとの接続端側の少なくとも一部がポリシリコン層のみで形成されている
ことを特徴とする半導体装置。
【請求項３】
前記第１の端子部は正極側に接続され、前記第２の端子部は負極側に接続されることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記ヒューズリンクの通電後において、前記金属元素が前記ヒューズリンク内に偏在していることを特徴とする請求項３に記載の半導体装置。
【請求項５】
請求項１または２に記載の半導体装置において、
前記ヒューズリンクに電流を供給することにより、前記ヒューズリンクの少なくとも一部のポリシリコン層を融解させ、該融解させたポリシリコン層に前記金属元素を偏在させることを特徴とする半導体装置のプログラミング方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関するものである。
【背景技術】
【０００２】
本発明は、一度だけプログラムが可能なＯＴＰ（One-Time Programmable）メモリに使用される記憶素子として、半導体集積回路と共に半導体基板上に形成される半導体装置である電流溶断型ヒューズ素子を対象としている。
【０００３】
ＯＴＰメモリは、近年の半導体集積回路において、ＤＲＡＭやＳＲＡＭなど冗長性を有するメモリのどのセルを冗長セルで置き換えるかというリダンダンシ置き換え情報や、チップ固有のＩＤ情報、あるいはアナログ回路のチューニング情報などを格納する用途として不可欠な要素となっている。
【０００４】
このＯＴＰメモリに使用される記憶素子として、主に電気的にプログラムが可能なヒューズ（Electrical Programmable Fuse：以降「ｅＦｕｓｅ」と略記する）素子が使用されている。ｅＦｕｓｅ素子には、ゲート酸化膜破壊型ヒューズ素子や電流溶断型ヒューズ素子などがあり、種々の提案がなされている。
【０００５】
なお、ゲート酸化膜破壊型ヒューズ素子は、ＭＯＳトランジスタのゲート酸化膜に高電圧を印加し、絶縁破壊を生じさせることで低抵抗化を図るアンチヒューズタイプ方式のヒューズ素子である。一方、電流溶断型ヒューズ素子は、配線そのものに大きな電流を流すことで配線を溶断あるいは配線構造を変化させ、抵抗値を変化させる方式のヒューズ素子である。
【０００６】
以下、本発明の対象である電流溶断型ヒューズ素子について説明する。ｅＦｕｓｅ素子として使用される電流溶断型ヒューズ素子の一種として、ポリシリコン層の表面所定幅の帯状領域をコバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）などの金属と反応させてシリサイド化したポリシリコン配線を使用したヒューズ素子が知られている。なお、シリサイド化したポリシリコンは、ゲート材料として用いられている。
【０００７】
このようなポリシリコンヒューズ素子をプログラムする方法として、シリサイド化されたポリシリコンに大きな電流を流し、エレクトロマイグレーション現象によってシリサイド層の金属元素を電子の流れと同じ方向に移動させ、シリサイド層を断線させることで高抵抗化を図る方法が提案されている（例えば、非特許文献１参照)。
【０００８】
このポリシリコン配線構造を利用したヒューズ素子は、ゲート酸化膜破壊型ヒューズ素子に比べ、プログラム時に高電圧を必要としないため、論理回路を構成するトランジスタに過度のストレスを与えずにプログラムできる利点がある。
【０００９】
しかし、ポリシリコン配線構造を利用したヒューズ素子は、プログラム電圧の変動などにより、エレクトロマイグレーション現象による金属元素の移動が十分に行われないと、プログラム後の抵抗値を大きくすることができない。そのため、プログラム後の抵抗値がばらつく恐れがあり、ヒューズ素子のプログラム前後の電流比を十分に稼ぐことができない可能性がある。
【００１０】
また、ヒューズ素子にシリサイド層が均一に生成されない領域があると、初期抵抗値がばらつく可能性も秘めており、ヒューズ素子の信頼性を損ねる恐れもある。
【先行技術文献】
【非特許文献】
【００１１】
【非特許文献１】”Electrically Programmable Fuse (eFuse) Using Electromigration in Silicides” IEEE Electron Device Letters, Vol.23, No.9, September 2002
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明は、上記に鑑みてなされたものであり、ポリシリコン配線構造を利用する場合にプログラム後の抵抗値のばらつきがなく高抵抗値化が図れ、良好なプログラム特性や高信頼性を有する半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本願発明の一態様によれば、第１の端子部と、第２の端子部と、前記第１および第２の端子部の相互間を接続するヒューズリンクとを有する半導体装置であって、前記第１の端子部および前記ヒューズリンクは、不純物イオンがドープされたポリシリコン層とその上に積層された金属元素を含む層とを有し、前記第２の端子部は、前記ヒューズリンクとの接続端側の少なくとも一部に、不純物イオンがドープされていないポリシリコン層とその上に積層された金属元素を含む層とを有する半導体装置が提供される。
【発明の効果】
【００１４】
本発明によれば、ポリシリコン配線構造を利用する場合にプログラム後の抵抗値のばらつきがなく高抵抗値化が図れ、良好なプログラム特性や高信頼性を有する半導体装置が実現できるという効果を奏する。
【図面の簡単な説明】
【００１５】
【図１】図１は、本発明の第１の実施の形態に係る半導体装置の基本的な構成を説明するレイアウト図である。
【図２】図２は、図１に示すＡ−Ａ’線断面図である。
【図３】図３は、図１に示すヒューズ素子をプログラムする回路の構成例を示す回路図である。
【図４】図４は、図１に示すヒューズ素子のプログラム動作を説明する断面図である。
【図５】図５は、図１に示すヒューズ素子のプログラム動作後の状態を説明する断面図である。
【図６】図６は、本発明の第２の実施の形態に係る半導体装置の基本的な構成を説明するレイアウト図である。
【図７】図７は、図６に示すＡ−Ａ’線断面図である。
【図８】図８は、図６に示すヒューズ素子のプログラム動作後の状態を説明する断面図である。
【図９】図９は、本発明の第３の実施の形態に係る半導体装置の基本的な構成を説明するレイアウト図である。
【図１０】図１０は、図９に示すＡ−Ａ’線断面図である。
【図１１】図１１は、図９に示すヒューズ素子のプログラム動作後の状態を説明する断面図である。
【発明を実施するための形態】
【００１６】
以下に添付図面を参照して、本発明の実施の形態に係る半導体装置を詳細に説明する。なお、これらの実施の形態により本発明が限定されるものではない。
【００１７】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る半導体装置の基本的な構成を説明するレイアウト図である。図１に示すように、本第１の実施の形態に係る半導体装置であるヒューズ素子は、第１の端子部１２ａおよび第２の端子部１２ｃと、両端子部の片端間を接続する幅狭帯状のヒューズリンク１２ｂとで構成される。なお、第１の端子部１２ａと第２の端子部１２ｃには、それぞれ、複数のコンタクト１３が設けられる。
【００１８】
図１において、ポリシリコン層上に、Ｎ＋あるいはＰ＋の不純物イオンをドープする所定面積の領域１１ａ，１１ｂが不純物イオンをドープしない所定幅の領域１１ｃを挟んで画定されている。領域１１ａ上に、第１の端子部１２ａとヒューズリンク１２ｂとの全体の平面形状が形成されるように、金属元素を含む層が積層されている。また、領域１１ｃと領域１１ｂとを合わせた領域上に、第２の端子部１２ｃの平面形状が形成されるように、金属元素を含む層が積層されている。第１および第２の端子部１２ａ，１２ｃのコンタクト１３は、それぞれ、金属元素を含む層上に形成されている。
【００１９】
要するに、第１の端子部１２ａ、ヒューズリンク１２ｂおよび第２の端子部１２ｃは、それぞれ、ポリシリコン層とその上に積層された金属元素を含む層とで構成されている。そして、第１の端子部１２ａおよびヒューズリンク１２ｂでのポリシリコン層には、Ｎ＋あるいはＰ＋の不純物イオンがドープされている。一方、第２の端子部１２ｃでのポリシリコン層では、ヒューズリンク１２ｂとの接続端側の所定幅領域（領域１１ｃ）が不純物イオンをドープしない領域となっていて、コンタクト１３が設けられる外部との接続端側の所定幅領域（領域１１ｂ）がＮ＋あるいはＰ＋の不純物イオンがドープされる領域となっている。なお、領域１１ａと領域１１ｃとの境界においては、ヒューズリンク１２ｂと第２の端子部１２ｃとの接続を確実にするため、ヒューズリンク１２ｂの接続端が領域１１ｃ側に入り込むように、破線で示す範囲にＮ＋あるいはＰ＋の不純物イオンがドープされている。
【００２０】
このような本第１の実施の形態に係るヒューズ素子は、具体的には、図２に示す構造をしている。なお、図２は、図１に示すＡ−Ａ’線断面図である。図２において、半導体基板２０上にシリコン酸化膜２１が形成され、シリコン酸化膜２１上にポリシリコン層２２が形成されている。このポリシリコン層２２上に図１に示す領域１１ａ，１１ｃ，１１ｂを画定し、領域１１ａ，１１ｂにＮ＋あるいはＰ＋の不純物をドープする。そして、ポリシリコン層２２上に画定した領域１１ａ，１１ｃ，１１ｂにおいて図１に示すヒューズ素子の平面形状を形作る領域に、金属元素を含む層としてのシリサイド層２３を自己整合的に形成させる。
【００２１】
図２では、ポリシリコン層２２は、図１に示す第１の端子部１２ａ側のポリシリコン層２２ａと、ヒューズリンク１２ｂ側のポリシリコン層２２ｂと、第２の端子部１２ｃ側のポリシリコン層２２ｃ−１，２２ｃ−２とに区切って示してある。
【００２２】
ポリシリコン層２２ａ，２２ｂは、共に領域１１ａのポリシリコン層であり、ポリシリコン層２２ｃ−２は、領域１１ｂのポリシリコン層であり、これらはＮ＋あるいはＰ＋の不純物イオンがドープされている。一方、ポリシリコン層２２ｃ−１は、領域１１ｃのポリシリコン層であり、不純物イオンはドープされていない。
【００２３】
そして、図１に示す第１の端子部１２ａ側のシリサイド層２３上には、図１に示す複数のコンタクト１３が形成され、これらのコンタクト１３には金属配線２４が接続される。また、図１に示す第２の端子部１２ｃ側のシリサイド層２３上には、図１に示す複数のコンタクト１３が形成され、これらのコンタクト１３には金属配線２５が接続される。
【００２４】
なお、Ｎ＋としてドープする不純物イオンは、ヒ素（Ａｓ）やリン（Ｐ）などのイオンが代表例であり、Ｐ＋としてドープする不純物は、ボロン（Ｂ）などのイオンが代表例である。また、シリサイド層２３を構成する金属元素は、ニッケル（Ｎｉ）などであるが、それに限定されるものではなく、チタン（Ｔｉ）、コバルト（Ｃｏ）、タングステン（Ｗ）などを用いることも可能である。
【００２５】
次に、図３は、図１に示すヒューズ素子をプログラムする回路の構成例を示す回路図である。図３に示すように、ヒューズ素子をプログラムする回路は、電源と回路グラウンドとの間に、ＰＭＯＳトランジスタ３３とＮＭＯＳトランジスタ３４，３２とをこの順に直列に接続した構成である。このような回路構成において、ＮＭＯＳトランジスタ３４，３２の直列接続端にヒューズ素子３１の第２の端子部１２ｃが接続される。ヒューズ素子３１の第１の端子部１２ａは、プログラム電圧Ｖｐｇｍの印加端子となっている。
【００２６】
ＰＭＯＳトランジスタ３３は、バイアス信号Ｖｖｉａｓによって、プログラム時にはオフ状態に制御され、読み出し時はオン状態に制御される。ＮＭＯＳトランジスタ３４は、読み出し信号ＲＥによって、プログラム時にはオフ状態に制御され、読み出し時はオン状態に制御される。ＮＭＯＳトランジスタ３２は、プログラム信号ＷＥによって、プログラム時にはオン状態に制御され、読み出し時はオフ状態に制御される。そして、ヒューズ素子３１の第１の端子部１２ａは、プログラム時には高電圧に設定したプログラム電圧Ｖｐｇｍが供給され、読み出し時には回路グラウンドと同電位に設定したプログラム電圧Ｖｐｇｍが供給される。なお、ＰＭＯＳトランジスタ３３とＮＭＯＳトランジスタ３４の直列接続端は、読み出し時は出力端となり、ストレージノード信号ＳＮが取り出される。
【００２７】
ここでは、図３〜図５を参照して、ヒューズ素子３１にプログラムを行う場合の動作について説明する。なお、図４は、図１に示すヒューズ素子のプログラム動作を説明する断面図である。図５は、図１に示すヒューズ素子のプログラム動作後の状態を説明する断面図である。
【００２８】
ヒューズ素子３１にプログラムを行う場合、バイアス信号Ｖｖｉａｓを高レベルにしてＰＭＯＳトランジスタ３３をオフ状態にし、読み出し信号ＲＥを低レベルにしてＮＭＯＳトランジスタ３３をオフ状態にし、ヒューズ素子３１の第１の端子部１２ａに供給するプログラム電圧Ｖｐｇｍを高電圧（例えばＶｐｇｍ＝３．３Ｖ）に設定する。この状態で、プログラム信号ＷＥを高レベルにしてＮＭＯＳトランジスタ３２をオン状態にすると、ヒューズ素子３１では、プログラム電圧Ｖｐｇｍに応じた電流が正極側である第１の端子部１２ａからヒューズリンク１２ｂを通って負極側である第２の端子部１２ｃへと急激に流れる。このとき、電子は、図４に示すように、負極側である第２の端子部１２ｃからヒューズリンク１２ｂを通って正極側である第１の端子部１２ａへと移動する。
【００２９】
ヒューズ素子３１の形状にもよるが、ＮＭＯＳトランジスタ３２に流れる電流を、例えば５〜１０ｍＡ前後にすると、電子の移動方向の基端側である第２の端子部１２ｃにおけるポリシリコン層２２ｃ−１上のシリサイド層２３においてエレクトロマイグレーション現象が起こり、ポリシリコン層２２ｃ−１上のシリサイド層２３の金属元素が電子の流れに押されてヒューズリンク１２ｂ側に移動する。
【００３０】
同時に、ヒューズリンク１２ｂのシリサイド層２３を急激に流れる電流により発生するジュール熱によって、ヒューズリンク１２ｂのポリシリコン層２２ｂが融解し、図５に示すように、ポリシリコン層２２ｃ−１上のシリサイド層２３のほぼ全ての金属元素がヒューズリンク１２ｂのポリシリコン層２２ｂに染み込む形で、ヒューズリンク１２ｂのポリシリコン層２２ｂに、ポリシリコン層２２ｃ−１上のシリサイド層２３の金属元素が偏在する領域５１が形成される。
【００３１】
その結果、第１の端子部１２ａと第２の端子部１２ｃとの間が、ほぼポリシリコン層２２ｃ−１の抵抗値に設定されるので、ヒューズ素子３１が高抵抗化する。ヒューズ素子３１は、このように初期抵抗値から所定の高抵抗値にプログラムされると、その後、電流を遮断しても、プログラムされた抵抗値を保持する。
【００３２】
ここで、図１において、ヒューズリンク１２ｂの幅と長さは、ヒューズリンク１２ｂにポリシリコン層２２ｂを融解させるジュール熱を発生させるのに必要とされる抵抗値に応じて定められる。そして、第２の端子部１２ｃにおける不純物イオンをドープしないポリシリコン層２２ｃ−１上のシリサイド層のほぼ全ての金属元素をヒューズリンク１２ｂ側に移動させるので、不純物イオンをドープしない領域１１ｃの間隔幅は、ヒューズリンク１２ｂの長さとの関係で定められる。
【００３３】
以上のように、本第１の実施の形態に係るヒューズ素子は、プログラムすると、ヒューズリンク側のポリシリコン層に、第２の端子部における接続端側の不純物イオンをドープしてないポリシリコン層上の金属元素が染み込む形で偏在し、第２の端子部が不純物イオンをドープしてないポリシリコン層のみで形成される。そのため、ヒューズ素子は、全体として高抵抗となり、プログラム電圧のばらつきに影響されず、安定したプログラム特性が得られる。
【００３４】
また、ヒューズリンクを形成するポリシリコン層は、Ｎ＋あるいはＰ＋の不純物イオンをドープするようにしてあるので、その上に積層される金属元素を含む層（シリサイド層）との親和性を良好に保つことができ、ヒューズリンクでは、ポリシリコン層上に積層したシリサイド層が未形成となり、不均一となるのを防ぐことができる。つまり、初期抵抗値のばらつきを防止して、ヒューズ素子の信頼性を確実に保つことができる。
【００３５】
（第２の実施の形態）
図６は、本発明の第２の実施の形態に係る半導体装置の基本的な構成を説明するレイアウト図である。なお、説明の便宜から、第１の実施の形態にて示した構成要素と同一ないしは同等である構成には同一の符号を付してある。ここでは、本第２の実施の形態に関わる部分を中心に説明する。
【００３６】
図６に示す領域１１は、ポリシリコン層上に画定したＮ＋あるいはＰ＋の不純物をドープする所定面積の領域である。本第２の実施の形態に係るヒューズ素子は、この領域１１上に形成される。そして、第２の端子部１２ｃにおいて、ヒューズリンク１２ｂとの接続端側を横断している領域６１は、金属元素を含む層としてのシリサイド層をブロックする領域である。
【００３７】
すなわち、本第２の実施の形態に係るヒューズ素子は、Ｎ＋あるいはＰ＋の不純物イオンをドープしたポリシリコン層上に、第１の端子部１２ａ、ヒューズリンク１２ｂおよび第２の端子部１２ｃの全体の平面形状が形成されるように、金属元素を含む層（シリサイド層）が積層される構成であるが、第２の端子部１２ｃにおいては、ヒューズリンク１２ｂとの接続端側とコンタクト１３が形成される側との間に、ブロックする領域６１の幅分だけシリサイド層が形成されない領域が存在する構成となる。
【００３８】
このような本第２の実施の形態に係るヒューズ素子は、具体的には、図７に示す構造をしている。なお、図７は、図６に示すＡ−Ａ’線断面図である。図７に示すように、第２の端子部１２ｃは、第１の実施の形態とは異なる構造をしている。まず、土台となるポリシリコン層２２ｃは、全域がＮ＋あるいはＰ＋の不純物がドーピングされている。そして、ポリシリコン層２２ｃ上では、第１の実施の形態にて示したシリサイド層２３が、シリサイド層が形成されない領域６１ａによって、ヒューズリンク１２ｂ側のシリサイド層２３ａと、コンタクト１３が形成される側のシリサイド層２３ｂとに分離された形となっている。この構成では、シリサイド層が形成されない領域６１ａの存在によって初期抵抗値が若干高くなるが、第２の端子部１２ｃに限定されるので、プログラムに与える影響は少ない。
【００３９】
図８は、図６に示すヒューズ素子のプログラム動作後の状態を説明する断面図である。本第２の実施の形態においても、プログラム時は、第１の実施の形態と同様に、エレクトロマイグレーション現象によりシリサイド層２３ａの金属元素が正極側である第１の端子部１２a側へ移動する現象と、ポリシリコン層２２ｂの融解とが同時に進行する。したがって、本第２の実施の形態においても、ヒューズリンク１２ｂのポリシリコン層２２ｂにシリサイド層２３ａの金属元素が偏在する領域が第１の実施の形態と同様の態様で形成される。
【００４０】
この場合、本第２の実施の形態では、図７において、第２の端子部１２ｃにおいてヒューズリンク１２ｂとの接続端側に少量存在するシリサイド層２３ａと、ヒューズリンク１２ｂ側のポリシリコン層２２ｂ上のシリサイド層２３ａとにおいて、金属元素の移動が起こり、図８に示すように、シリサイド層２３ａの金属元素が偏在する領域８１は、ヒューズリンク１２ｂのポリシリコン層２２ｂにおいて正極側である第１の端子部１２ａ側に偏った箇所に形成される。その結果、ヒューズリンク１２ｂの一部がポリシリコン層２２ｂのみの領域となり、ヒューズ素子が高抵抗化される。
【００４１】
したがって、本第２の実施の形態においても、第１の実施の形態と同様の効果を得ることができる。
【００４２】
（第３の実施の形態）
図９は、本発明の第３の実施の形態に係る半導体装置の基本的な構成を説明するレイアウト図である。なお、説明の便宜から、第２の実施の形態にて示した構成要素と同一ないしは同等である構成には同一の符号を付してある。ここでは、本第３の実施の形態に関わる部分を中心に説明する。
【００４３】
図９において、第２の端子部１２ｃにおいて、ヒューズリンク１２ｂとの接続端側に示す領域９１ａ，９１ｂは、それぞれ、金属元素を含む層としてのシリサイド層をブロックする領域である。領域９１ａ，９１ｂは、ヒューズリンク１２ｂとの接続端側における第２の端子部１２ｃにおいて、ヒューズリンク１２ｂの幅分のスペースあるいはデザインルールで規定されたスペースを空けた残り全体を覆うように設けてある。
【００４４】
すなわち、本第３の実施の形態に係るヒューズ素子は、Ｎ＋あるいはＰ＋の不純物イオンをドープしたポリシリコン層上に、第１の端子部１２ａ、ヒューズリンク１２ｂおよび第２の端子部１２ｃの全体の平面形状が形成されるように、金属元素を含む層（シリサイド層）が積層される構成であるが、第２の端子部１２ｃにおいては、ヒューズリンク１２ｂのシリサイド層がそのままの幅狭形状で第２の端子部１２ｃ側の接続端を直進しコンタクト１３が形成される幅広シリサイド層と接続される構成となる。
【００４５】
このような本第３の実施の形態に係るヒューズ素子は、具体的には図１０に示す構造をしている。なお、図１０は、図９に示すＡ−Ａ’線断面図である。図１０に示すように、第２の端子部１２ｃは、第２の実施の形態とは異なる構造をしている。第２の端子部１２ｃもポリシリコン層２２ｃ上に、ヒューズリンク１２ｂ側と連続しているシリサイド層１０１が形成されている。この構成では、初期抵抗値を低くすることができる。
【００４６】
次に、プログラムを行う場合の動作について説明する。図１１は、図９に示すヒューズ素子のプログラム動作後の状態を説明する断面図である。本第３の実施の形態では、第２の端子部１２ｃのヒューズリンク１２ｂとの接続端側にもシリサイド層を形成してあるので、第２の端子部１２ｃのヒューズリンク１２ｂとの接続端側は低抵抗である。しかし、形成されるシリサイド層は、第２の端子部１２ｃのヒューズリンク１２ｂとの接続端側全体ではなく、ヒューズリンク１２ｂの幅と同じ幅狭帯状領域である。
【００４７】
したがって、プログラム時は、第１の実施の形態と同様に、エレクトロマイグレーション現象によりシリサイド層１０１の金属元素が正極側である第１の端子部２ａ側へ移動する動作と、ポリシリコン層２２ｂの融解とが同時に進行するので、本第３の実施の形態においても、ヒューズリンク１２ｂのポリシリコン層２２ｂにシリサイド層１０１の金属電子が偏在する領域が形成される。
【００４８】
この場合、本第３の実施の形態では、図１０において、第２の端子部１２ｃにおいてヒューズリンク１２ｂとの接続端側に少量存在シリサイド層１０１と、ヒューズリンク１２ｂ側のポリシリコン層２２ｂ上のシリサイド層１０１とにおいて、シリサイド層１０１の金属元素の移動が起こり、図１１に示すように、シリサイド層の金属元素が偏在する領域１１１は、ヒューズリンク１２ｂのポリシリコン層２２ｂにおいて正極側である第１の端子部１２ａ側に偏った箇所に形成される。その結果、ヒューズリンク１２ｂの一部がポリシリコン層２２ｂのみの領域となり、ヒューズ素子が高抵抗化される。
【００４９】
したがって、本第３の実施の形態においても、第１の実施の形態と同様の効果を得ることができる。
【符号の説明】
【００５０】
１１，１１ａ，１１ｂ  不純物イオンをドープする領域、１１ｃ  不純物イオンをドープしない領域、１２ａ  第１の端子部、１２ｂ  ヒューズリンク、１２ｃ  第２の端子部、１３  コンタクト、２０  半導体基板、２１  シリコン酸化膜、２２  ポリシリコン層、２２ａ，２２ｂ，２２ｃ，２２ｃ−２  不純物イオンをドープしたポリシリコン層、２２ｃ−１  不純物イオンをドープしないポリシリコン層、２３，２３ａ，２３ｂ，１０１  シリサイド層（金属元素を含む層）、２４，２５  金属配線、３１  ヒューズ素子、３２，３４  ＮＭＯＳトランジスタ、３３  ＰＭＯＳトランジスタ、５１，８１，１１１  金属元素が偏在する領域、６１，９１ａ，９１ｂ  シリサイド層をブロックする領域、６１ａ  シリサイド層が存在しない領域。
【図１】
2010267803.tif 000003
【図２】
2010267803.tif 000004
【図３】
2010267803.tif 000005
【図４】
2010267803.tif 000006
【図５】
2010267803.tif 000007
【図６】
2010267803.tif 000008
【図７】
2010267803.tif 000009
【図８】
2010267803.tif 000010
【図９】
2010267803.tif 000011
【図１０】
2010267803.tif 000012
【図１１】
2010267803.tif 000013