(57)【要約】【課題】バイポーラトランジスタの高周波特性を向上させる。【解決手段】ヘテロバイポーラトランジスタ７０は、ベースとエミッタ、ベースとコレクタがヘテロ接合を有し、双条ベース構造を有する。Ｎ型エピタキシャル層３上の内部ベース層（Ｐ型ＳｉＧｅ層）５と接する外部ベース層１０、及び内部ベース層（Ｐ型ＳｉＧｅ層）５上には、絶縁膜７及びＮ型多結晶シリコン膜８が積層形成される。積層形成された絶縁膜７及びＮ型多結晶シリコン膜８の中央部にはエミッタ開口部１９が設けられる。エミッタ開口部１９にはＮ型エピタキシャル層１１が設けられる。Ｎ型エピタキシャル層１１及びＮ型多結晶シリコン膜８上には、エミッタ開口部１９を覆うようにＴ型形状を有するＮ型多結晶シリコン膜１２が設けられる。左右のＮ型多結晶シリコン膜８及びエミッタ開口領域は同時に形成され、左右のＮ型多結晶シリコン膜８の幅は同一に設定される。【選択図】  図１
2010067931.tif 000002
【特許請求の範囲】
【請求項１】
双条ベース構造を有し、エミッタと外部ベースの間隔が左右等しいバイポーラトランジスタの製造方法であって、
第１導電型の第１のシリコンエピタキシャル層上に、第２導電型の内部ベース層を形成する工程と、
前記内部ベース層上に絶縁膜及び第１の多結晶シリコン膜を積層形成する工程と、
レジスト膜をマスクとして、前記第１の多結晶シリコン膜をエッチングしてエミッタ開口領域及び左右の外部ベース領域を形成する工程と、
前記レジストをマスクとして、斜め方向イオン注入法により選択的に前記外部ベース領域の前記内部ベース層に第２導電型の不純物をイオン注入する工程と、
イオン注入された前記第２導電型の不純物を熱処理により活性化して外部ベース層を形成する工程と、
前記エミッタ開口領域の前記絶縁膜をエッチングしてエミッタ開口部を形成する工程と、
選択エピタキシャル成長法により、エミッタ開口部の底部に第１導電型の高不純物濃度の第２のシリコンエピタキシャル層を形成し、前記第２のシリコンエピタキシャル層及び前記第１の多結晶シリコン膜上に前記エミッタ開口部を覆うように第１導電型の高不純物濃度の第２の多結晶シリコン膜を形成する工程と、
前記第２のシリコンエピタキシャル層から第１導電型の不純物を拡散して、前記内部ベース層表面にエミッタ層を形成する工程と、
を具備することを特徴とするバイポーラトランジスタの製造方法。
【請求項２】
前記第１のシリコンエピタキシャル層を分離するようにシャロートレンチアイソレーション層を形成する工程と、
エピタキシャル成長法により、前記第１のシリコンエピタキシャル層上に内部ベース層と前記シャロートレンチアイソレーション層上に第２導電型の多結晶膜を形成する工程と、
を具備することを特徴とする請求項１に記載のバイポーラトランジスタの製造方法。
【請求項３】
前記内部ベース層は、ＳｉＧｅ層或いはＳｉＧｅＣ層であることを特徴とする請求項１又は２に記載のバイポーラトランジスタの製造方法。
【請求項４】
第１導電型の第１のシリコンエピタキシャル層上に設けられた第２導電型の内部ベース層と、
前記内部ベース層上に積層形成された絶縁膜及び第１の多結晶シリコン膜に形成されたエミッタ開口部の底部に設けられた第１導電型の高不純物濃度の第２のシリコンエピタキシャル層と、
前記第２のシリコンエピタキシャル層及び前記第１の多結晶シリコン膜上に前記エミッタ開口部を覆うように設けられた第１導電型の高不純物濃度の第２の多結晶シリコン膜と、
前記第２のシリコンエピタキシャル層の第１導電型の不純物を拡散源とする前記内部ベース層表面に設けられたエミッタ層と、
前記エミッタ層と所定の距離だけ離間形成され、前記第２導電型の内部ベース層に接するように前記エミッタ層の両側に設けられた外部ベース層と、
を具備することを特徴とするバイポーラトランジスタ。
【請求項５】
前記内部ベース層は、ＳｉＧｅ層或いはＳｉＧｅＣ層であることを特徴とする請求項４に記載のバイポーラトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バイポーラトランジスタの製造方法及びバイポーラトランジスタに関する。
【背景技術】
【０００２】
バイポーラトランジスタは、高速動作及び高電流駆動能力を有しているので高速及び高周波分野に多用される。バイポーラトランジスタにはホモ接合トランジスタとヘテロ接合トランジスタがある。近年、シリコンバイポーラトランジスタにＳｉ／ＳｉＧe、Ｓｉ／ＳｉＧｅＣ等のヘテロ接合構造を組み込んだシリコンヘテロ接合トランジスタ（シリコンＨＢＴ（Heterojunction  Bipolar  Transistor））が数多く開発されている（例えば、特許文献１参照。）。
【０００３】
特許文献１などに記載されるシリコンヘテロ接合トランジスタでは、エミッタ開口部を覆うエミッタ多結晶シリコン膜をマスクとして高濃度外部ベース層を形成している。このため、高濃度外部ベース層はエミッタ開口部（即ち、エミッタ層）に対して合わせズレや寸法バラツキが発生するので、高濃度外部ベース層とエミッタ層の距離に合わせズレ成分であるバラツキ余裕を盛り込む必要がある。この結果、ベース抵抗（ｒｂｂ‘）、エミッターベース間容量（ＣＥ−Ｂ）、或いはコレクターベース間容量（ＣＣ−Ｂ）などを低減できず高周波特性を向上させることができないという問題点がある。また、合わせズレの程度により、左右のベース抵抗（ｒｂｂ‘）、エミッターベース間容量（ＣＥ−Ｂ）、及びコレクターベース間容量（ＣＣ−Ｂ）が異なり、安定した高周波特性が得られないという問題点がある。
【特許文献１】米国特許第６７２３６１０号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、高周波特性を向上させることができるバイポーラトランジスタの製造方法及びバイポーラトランジスタを提供する。
【課題を解決するための手段】
【０００５】
本発明の一態様のバイポーラトランジスタの製造方法は、双条ベース構造を有し、エミッタと外部ベースの間隔が左右等しいバイポーラトランジスタの製造方法であって、第１導電型の第１のシリコンエピタキシャル層上に、第２導電型の内部ベース層を形成する工程と、前記内部ベース層上に絶縁膜及び第１の多結晶シリコン膜を積層形成する工程と、レジスト膜をマスクとして、前記第１の多結晶シリコン膜をエッチングしてエミッタ開口領域及び左右の外部ベース領域を形成する工程と、前記レジストをマスクとして、斜め方向イオン注入法により選択的に前記外部ベース領域の前記内部ベース層に第２導電型の不純物をイオン注入する工程と、イオン注入された前記第２導電型の不純物を熱処理により活性化して外部ベース層を形成する工程と、前記エミッタ開口領域の前記絶縁膜をエッチングしてエミッタ開口部を形成する工程と、選択エピタキシャル成長法により、エミッタ開口部の底部に第１導電型の高不純物濃度の第２のシリコンエピタキシャル層を形成し、前記第２のシリコンエピタキシャル層及び前記第１の多結晶シリコン膜上に前記エミッタ開口部を覆うように第１導電型の高不純物濃度の第２の多結晶シリコン膜を形成する工程と、前記第２のシリコンエピタキシャル層から第１導電型の不純物を拡散して、前記内部ベース層表面にエミッタ層を形成する工程とを具備することを特徴とする。
【０００６】
更に、本発明の一態様のバイポーラトランジスタは、第１導電型の第１のシリコンエピタキシャル層上に設けられた第２導電型の内部ベース層と、前記内部ベース層上に積層形成された絶縁膜及び第１の多結晶シリコン膜に形成されたエミッタ開口部の底部に設けられた第１導電型の高不純物濃度の第２のシリコンエピタキシャル層と、前記第２のシリコンエピタキシャル層及び前記第１の多結晶シリコン膜上に前記エミッタ開口部を覆うように設けられた第１導電型の高不純物濃度の第２の多結晶シリコン膜と、前記第２のシリコンエピタキシャル層の第１導電型の不純物を拡散源とする前記内部ベース層表面に設けられたエミッタ層と、
前記エミッタ層と所定の距離だけ離間形成され、前記第２導電型の内部ベース層に接するように前記エミッタ層の両側に設けられた外部ベース層とを具備することを特徴とする。
【発明の効果】
【０００７】
本発明によれば、高周波特性を向上させることができるバイポーラトランジスタの製造方法及びバイポーラトランジスタを提供することができる。
【発明を実施するための最良の形態】
【０００８】
以下本発明の実施例について図面を参照しながら説明する。
【実施例１】
【０００９】
まず、本発明の実施例１に係るバイポーラトランジスタの製造方法及びバイポーラトランジスタについて、図面を参照して説明する。図１はヘテロバイポーラトランジスタを示す断面図、図２は比較例のヘテロバイポーラトランジスタを示す断面図、図３は合わせズレが発生した場合の比較例のヘテロバイポーラトランジスタを示す断面図、図４は寸法と特性の関係を示す図、図４（ａ）は外部ベース層とエミッタ層の間隔に対するアーリ電圧とベース抵抗の関係を示す図、図４（ｂ）はＮ型多結晶シリコン幅に対するエミッターベース間容量とコレクターベース間容量の関係を示す図、図５はヘテロバイポーラトランジスタの特性比較を示す図である。本実施例では、シリコンヘテロバイポーラトランジスタのベースにＳｉＧｅ層を適用している。
【００１０】
図１に示すように、ヘテロバイポーラトランジスタ７０は、ベースがＳｉＧｅ層から形成され、ベースとエミッタ、ベースとコレクタがヘテロ接合を有し、双条ベース構造を有するシリコンヘテロバイポーラトランジスタである。ヘテロバイポーラトランジスタ７０は、高周波及び高速分野などに適用される。
【００１１】
ヘテロバイポーラトランジスタ７０では、Ｐ型シリコン基板１上にＮ＋埋込み層２、Ｎ型エピタキシャル層３が積層形成される。Ｎ＋埋込み層２及びＮ型エピタキシャル層３は、ヘテロバイポーラトランジスタ７０のコレクタとなる。ヘテロバイポーラトランジスタ７０のコレクタの周囲には、Ｎ＋埋込み層２まで達するようにＳＴＩ（シャロートレンチアイソレーション）４が埋設される。
【００１２】
Ｎ型エピタキシャル層３上には内部ベース層（Ｐ型ＳｉＧｅ層）５が設けられる。Ｎ型エピタキシャル層３上のＳＴＩ（シャロートレンチアイソレーション）４と隣接する領域には、内部ベース層（Ｐ型ＳｉＧｅ層）５よりも深く、Ｐ型の高不純物濃度の外部ベース層１０が設けられる。ＳＴＩ（シャロートレンチアイソレーション）４上には、外部ベース層１０と接するようにＰ型多結晶ＳｉＧｅ層６が設けられる。内部ベース層（Ｐ型ＳｉＧｅ層）５中のＧｅ濃度は、要求される特性に応じて１０％〜２５％の範囲に設定し、ここでは１０％に設定される。
【００１３】
内部ベース層（Ｐ型ＳｉＧｅ層）５と接する外部ベース層１０、及び内部ベース層（Ｐ型ＳｉＧｅ層）５上には、絶縁膜７及びＮ型多結晶シリコン膜８が積層形成される。積層形成された絶縁膜７及びＮ型多結晶シリコン膜８の中央部にはエミッタ開口部１９が設けられる。エミッタ開口部１９には上部が角錐形状を有する高不純物濃度のＮ型エピタキシャル層１１が設けられる。Ｎ型エピタキシャル層１１及びＮ型多結晶シリコン膜８上には、エミッタ開口部１９を覆うようにＴ型形状を有するＮ型多結晶シリコン膜１２が設けられる。
【００１４】
Ｎ型エピタキシャル層１１直下の内部ベース層（Ｐ型ＳｉＧｅ層）５表面には、Ｎ型エピタキシャル層１１の不純物を拡散源とする高不純物濃度のＮ型エミッタ層１３が設けられる。Ｎ型多結晶シリコン膜８の外側面と接する絶縁膜７上には、側壁膜９が設けられる。側壁膜９は、エミッタ開口部１９に対して左右に配置形成される。Ｐ型多結晶ＳｉＧｅ層６、Ｐ型多結晶ＳｉＧｅ層６と接する外部ベース層１０、及びＮ型多結晶シリコン膜１２表面にはシリサイド層１４が設けられる。
【００１５】
シリサイド層１４及び側壁膜９上には、層間絶縁膜としての絶縁膜１５が設けられる。Ｐ型多結晶ＳｉＧｅ層６部分のシリサイド層１４、及びＮ型多結晶シリコン膜１２部分のシリサイド層１４上の絶縁膜１５には開口部が設けられ、この開口部にはビア１６が埋設される。ビア１６上には、ビアと接する配線金属１７がビア１６を覆うように設けられる。配線金属１７及び絶縁膜１５上には、絶縁膜１８が設けられる。ここで、図中の中央部部分の配線金属１７がエミッタ電極である。図中の左右部分の配線金属１７がベース電極（双条ベース構造）である。
【００１６】
ここで、エミッタ開口部１９の幅Ｗ１２は、例えば最少デザインルールに設定される。最少デザインルールとは、ヘテロバイポーラトランジスタ７０の設計ルールでの最少寸法のことである。図中左側のＮ型多結晶シリコン膜８の幅Ｗ１１、エミッタ開口部１９の幅Ｗ１２、図中右側のＮ型多結晶シリコン膜８の幅Ｗ１３の関係は、
W12≦W11＝W13・・・・・・・・・・・・・式（１）
に設定される。
【００１７】
図中左側のシリサイド層１４と外部ベース層１０の間隔Ｗ２１、図中右側のシリサイド層１４と外部ベース層１０の間隔Ｗ３１の関係は、
W21＝W31・・・・・・・・・・・・・・・・式（２）
に設定される。
【００１８】
図中左側の外部ベース層１０とエミッタ層１３の間隔Ｗ２２、図中右側の外部ベース層１０とエミッタ層１３の間隔Ｗ３２の関係は、
W22＝W32・・・・・・・・・・・・・・・・式（３）
に設定される。エミッタＷＥは、エミッタ開口部１９の幅よりもサイド拡散分だけ大きい。
【００１９】
図２に示すように、比較例のヘテロバイポーラトランジスタ８０では、積層形成されるＮ型多結晶シリコン膜８及び高不純物濃度のＮ型多結晶シリコン膜１２Ａのパターンは、レジストをマスクとして形成される。このため、高濃度外部ベース層１０とエミッタ層１３の距離に合わせズレ成分であるバラツキ余裕を盛り込む必要があるので、本実施例のヘテロバイポーラトランジスタ７０よりもベース領域の寸法が大きく設定される。バラツキ余裕寸法は、例えば直接合わせの場合、合わせズレの略３σに設定される。
【００２０】
具体的には、合わせズレが発生していない比較例のヘテロバイポーラトランジスタ８０では、図中左側のＮ型多結晶シリコン膜８の幅Ｗ１１Ａ、エミッタ開口部１９の幅Ｗ１２、図中右側のＮ型多結晶シリコン膜８の幅Ｗ１３Ａ、本実施例での左側のＮ型多結晶シリコン膜８の幅Ｗ１１、本実施例での右側のＮ型多結晶シリコン膜８の幅Ｗ１３の関係は、
W12≦W11＝W13＜W11A＝W13A・・・・・・・式（４）
に設定される。
【００２１】
図中左側の外部ベース層１０とエミッタ層１３の間隔Ｗ２２Ａ、図中右側の外部ベース層１０とエミッタ層１３の間隔Ｗ３２Ａ、本実施例の左側の外部ベース層１０とエミッタ層１３の間隔Ｗ２２、本実施例の右側の外部ベース層１０とエミッタ層１３の間隔Ｗ３２の関係は、
W22＝W32＜W22A＝W32A・・・・・・・・・・式（５）
に設定される。
【００２２】
図３に示すように、合わせズレが発生した場合（図中右側方向に合わせズレ発生）の比較例のヘテロバイポーラトランジスタ８０ａでは、左右のＮ型多結晶シリコン膜８の幅と左右の外部ベース層１０とエミッタ層１３の間隔が異なる。
【００２３】
具体的には、図中左側のＮ型多結晶シリコン膜８の幅Ｗ１１Ｂ、エミッタ開口部１９の幅Ｗ１２、図中右側のＮ型多結晶シリコン膜８の幅Ｗ１３Ｂ、合わせズレのないヘテロバイポーラトランジスタ８０の左側のＮ型多結晶シリコン膜８の幅Ｗ１１Ａ、合わせズレのないヘテロバイポーラトランジスタ８０の右側のＮ型多結晶シリコン膜８の幅Ｗ１３Ａ、本実施例での左側のＮ型多結晶シリコン膜８の幅Ｗ１１、本実施例での右側のＮ型多結晶シリコン膜８の幅Ｗ１３の関係は、
W12≦W11＝W13≦W11B＜W11A＝W13A＜W13B・・・・・・式（６）
となる。
【００２４】
図中左側の外部ベース層１０とエミッタ層１３の間隔Ｗ２２Ｂ、図中右側の外部ベース層１０とエミッタ層１３の間隔Ｗ３２Ｂ、合わせズレのないヘテロバイポーラトランジスタ８０の左側の外部ベース層１０とエミッタ層１３の間隔Ｗ２２Ａ、合わせズレのないヘテロバイポーラトランジスタ８０の右側の外部ベース層１０とエミッタ層１３の間隔Ｗ３２Ａ、本実施例の左側の外部ベース層１０とエミッタ層１３の間隔Ｗ２２、本実施例の右側の外部ベース層１０とエミッタ層１３の間隔Ｗ３２の関係は、
W22＝W32≦W22B＜W22A＝W32A＜W32B・・・・・・・・式（７）
となる。
【００２５】
図４（ａ）に示すように、外部ベース層とエミッタ層の間隔（Ｗｐ＋−ｎ＋）が狭いとアーリ電圧ＶＡとベース抵抗（ｒｂｂ‘）の値は小さい。外部ベース層とエミッタ層の間隔（Ｗｐ＋−ｎ＋）が広くなるにつれてアーリ電圧ＶＡとベース抵抗（ｒｂｂ‘）の値は大きくなる。ところで、ヘテロバイポーラトランジスタを高周波及び高速させるには、ベース抵抗（ｒｂｂ‘）の値を出来るだけ小さく、アーリ電圧ＶＡを所定の値以上にする必要がある。合わせズレの発生するヘテロバイポーラトランジスタでは、バラツキ余裕寸法が加味されるのでベース抵抗（ｒｂｂ‘）の値を出来るだけ小さく、アーリ電圧ＶＡを所定の値以上にすることが困難となる。
【００２６】
図４（ｂ）に示すように、Ｎ型多結晶シリコン膜の幅（本実施例では、Ｗ１１＋Ｗ１２＋Ｗ１３、比較例ではＷ１１Ａ＋Ｗ１２＋Ｗ１３Ａ）が狭いとエミッターベース間容量（ＣＥ−Ｂ）とコレクターベース間容量（ＣＣ−Ｂ）の値は小さい。Ｎ型多結晶シリコン膜の幅が広くなるにつれてエミッターベース間容量（ＣＥ−Ｂ）とコレクターベース間容量（ＣＣ−Ｂ）の値は大きくなる。ところで、ヘテロバイポーラトランジスタを高周波及び高速させるには、エミッターベース間容量（ＣＥ−Ｂ）とコレクターベース間容量（ＣＣ−Ｂ）の値を出来るだけ小さくする必要がある。合わせズレの発生するヘテロバイポーラトランジスタでは、バラツキ余裕寸法が加味されるのでエミッターベース間容量（ＣＥ−Ｂ）とコレクターベース間容量（ＣＣ−Ｂ）の値を小さくすることが困難となる。
【００２７】
図５に示すように、本実施例のヘテロバイポーラトランジスタ７０では、高濃度外部ベース層１０とエミッタ層１３の距離に合わせズレ成分であるバラツキ余裕を盛り込んでいないので、比較例のヘテロバイポーラトランジスタよりも特性が向上する。ここでのパラメータは、エミッタ幅ＷＥが０．１５μｍ、幅Ｗ１１乃至Ｗ１３が０．１５μｍ、幅Ｗ１１Ａ及びＷ１３Ａが０．２５μｍ、間隔Ｗ２２及びＷ３２が０．２μｍ、間隔Ｗ２２Ａ及びＷ３２Ａが０．３μｍ、合わせズレのバラツキ余裕寸法は±０．１μｍに設定される。
【００２８】
具体的には、間隔Ｗ２２及びＷ３２が狭く、且つ左右の間隔が常に同一寸法なので、ベース抵抗（Ｒｂｂ‘）を比較例のヘテロバイポーラトランジスタの値の１／２と大幅に低減することができる。
【００２９】
また、幅Ｗ１１乃至Ｗ１３が狭く、且つ左右の幅が常に同一寸法なので、エミッターベース間容量（ＣＥ−Ｂ）とコレクターベース間容量（ＣＣ−Ｂ）を比較例のヘテロバイポーラトランジスタの値の４／５と低減することができる。
【００３０】
この結果、最大動作周波数（ｆｍａｘ）を比較例よりも１．６倍向上することができ、遮断周波数（ｆｔ）を比較例よりも１．２倍向上することができる。
【００３１】
次に、ヘテロバイポーラトランジスタの製造方法について図６乃至１２を参照して説明する。図６乃至１２はヘテロバイポーラトランジスタの製造工程を示す断面図である。
【００３２】
図６に示すように、まず、面方位（１００）を有するＰ型シリコン基板上にＮ＋埋め込み層２を形成し、エピタキシャル成長法によりＮ＋埋め込み層２上にＮ型エピタキシャル層３を形成する。ＳＴＩ（シャロートレンチアイソレーション）４を底部がＮ＋埋め込み層２表面よりも深く、表面がＮ型エピタキシャル層３と略同じ高さになるように埋設する。ＵＨＶ−ＣＶＤ（Ultra  High  Vacuum−Chemical  Vapor  Deposition）法を用いてＳｉＧｅエピタキシャル成長を行い、Ｎ型エピタキシャル層３上に内部ベース層（Ｐ型ＳｉＧｅ層）５を形成し、ＳＴＩ（シャロートレンチアイソレーション）４上にＰ型多結晶ＳｉＧｅ層６を形成する。ここで、ＳｉＧｅエピタキシャル成長は、例えば反応ガス種としてジシラン（Ｓｉ２Ｈ６）、ゲルマン（ＧｅＨ４）を用い、ドーピングガスとしてジボラン（Ｂ２Ｈ６）を用い、キャリアガスとして水素（Ｈ２）を用いている。成長温度は６００〜１０００℃の範囲で、好ましくは略８００℃程度とし、ＳｉＧｅエピタキシャル成長前にＮ型エピタキシャル層３上に自然酸化膜が形成されないように、例えば略１０００℃程度のプリベーク（Ｈ２添加）を行うのが好ましい。なお、ＵＨＶ−ＣＶＤ法の代わりにＬＰ（Low  Pressure）―ＣＶＤ法などを用いてもよい。なお、ＬＰ−ＣＶＤ法はＲＰ（Reduced  Pressure）−ＣＶＤ法とも呼称される。
【００３３】
次に、図７に示すように、内部ベース層（Ｐ型ＳｉＧｅ層）５及びＰ型多結晶ＳｉＧｅ層６上に、絶縁膜７及びＮ型多結晶シリコン膜８を積層形成する。ここでは、Ｎ型多結晶シリコン膜８を用いているがアンドープ多結晶シリコン膜を用いてもよい。絶縁膜７にはシリコン酸化膜を用いているが、代わりにシリコン窒化膜（ＳｉＮ膜）やアルミナ膜（Ａｌ２Ｏ３）などの絶縁膜を用いてもよい。
【００３４】
続いて、図８に示すように、周知のリソグラフィー法を用いて、内部ベース層（Ｐ型ＳｉＧｅ層）５の上部に、例えば幅０．１５μｍ、スペースが０．１５μｍを有する２つのレジストパターン（レジスト膜３１）を形成する。このレジスト膜３１をマスクとして、例えばＲＩＥ（Reactive  Ion  Etching）法によりＮ型多結晶シリコン膜８をエッチングする。ここで、ＲＩＥはエッチングガスとしてシリコンと絶縁膜（例えばシリコン酸化膜）の選択比の大きな塩素ガス（Ｃｌ２）を用いているが、代わりにＨＢｒ等を用いてもよい。なお、ＲＩＥ後でのレジスト膜３１は１μｍよりも厚く残置される。
【００３５】
ＲＩＥ後、例えばチルト角７度の斜めボロンイオン注入（Ｂ１１）を行う。ボロンイオン注入は、例えば加速電圧（Ｖａｃ）は５〜２０ＫｅＶ、ドーズ量（Ｑｄ）は１×１０１５／ｃｍ２〜１×１０１６／ｃｍ２の範囲で行う。ここでは、チルト角７度の条件でボロンイオン注入を行っているので、２つのレジスト膜３１に挟まれた領域（エミッタ開口領域）の内部ベース層（Ｐ型ＳｉＧｅ層）５にはボロンがイオン注入されず、２つのレジスト膜３１の外側の領域（外部ベース領域）の内部ベース層（Ｐ型ＳｉＧｅ層）５及びＰ型多結晶ＳｉＧｅ層６にボロンがイオン注入される。なお、ここではチルト角７度の斜めボロンイオン注入を行っているが、必ずしもこの値（７度）に限定されるものではなく、レジスト膜３１やN型多結晶シリコン膜８の厚さを考慮して適宜変更してよい。
【００３６】
そして、図９に示すように、レジスト膜３１を除去した後、ボロンイオン注入層を高温熱処理により活性化してＰ型高不純物濃度の外部ベース層１０を形成する。外部ベース層１０形成後、Ｎ型多結晶シリコン膜８及び絶縁膜７上に、絶縁膜７と異なる絶縁膜（例えば、シリコン窒化膜（ＳｉＮ膜））を堆積する。絶縁膜を堆積後に全面エッチバック処理を行い、Ｎ型多結晶シリコン膜８の間とＮ型多結晶シリコン膜８の外側面に絶縁膜を形成する。外側面の絶縁膜が側壁膜９となる。
【００３７】
次に、図１０に示すように、周知のリソグラフィー法を用いて形成されたレジスト膜３２をマスクとして、例えばＲＩＥ（Reactive  Ion  Etching）法によりＮ型多結晶シリコン膜８の間の絶縁膜及び絶縁膜７をエッチングしてエミッタ開口部１９を形成する。ここで、ＲＩＥはエッチングガスとして絶縁膜とシリコンの選択比の大きなガス種（例えば、ＣＦ４／Ｏ２やＣＨＦ３／Ｏ２など）を用いる。
【００３８】
続いて、図１１に示すように、ＲＩＥ後処理を行い、内部ベース層（Ｐ型ＳｉＧｅ層）５上の膜やダメージ層を除去する。内部ベース層（Ｐ型ＳｉＧｅ層）５上の自然酸化膜を剥離後、ＵＨＶ−ＣＶＤ法を用いて選択エピタキシャル成長（ＳＥＧ：Selective  Epitaxial  Growth）を行い、エミッタ開口部１９の底部に高不純物濃度のＮ型エピタキシャル層１１を形成し、Ｎ型エピタキシャル層１１及びＮ型多結晶シリコン膜８上にエミッタ開口部１９を覆うように高不純物濃度のＮ型多結晶シリコン膜１２を形成する。なお、ＵＨＶ−ＣＶＤ法の代わりにＬＰ−ＣＶＤ法を用いてもよい。
【００３９】
選択エピタキシャル成長の条件は、ガス種として、例えばジクロロシラン（ＳｉＨ２Ｃｌ２）、塩化水素（ＨＣｌ）、水素（Ｈ２）、アルシン（ＡｓＨ３）を用いている。成長温度は６００〜１０００℃の範囲で、好ましくは略８００℃程度とし、選択エピタキシャル成長前に内部ベース層（Ｐ型ＳｉＧｅ層）５上に自然酸化膜が形成されないように、例えば略１０００℃程度のプリベーク（Ｈ２添加）を行う。ここで、ジクロロシラン（ＳｉＨ２Ｃｌ２）は反応ガス、塩化水素（ＨＣｌ）は選択エピタキシャル成長促進ガス、水素（Ｈ２）はキャリアガス、アルシン（ＡｓＨ３）はドーピングガスである。なお、ドーピングガスとしてアルシン（ＡｓＨ３）の代わりにホスフィン（ＰＨ３）を用いてもよい。
【００４０】
選択エピタキシャル成長では、絶縁膜上にはシリコンが成長されず、シリコン基板上にシリコンエピタキシャル層がエピタキシャル成長され、多結晶シリコン膜上に多結晶シリコン膜が形成される。ここでは、面方位（１００）のＰ型シリコン基板１を用いているので、ファセット（成長面）が（１１１）面と成り、Ｎ型エピタキシャル層１１の上部は角錐形状となる。なお、面方位（１１１）のＰ型シリコン基板では、Ｎ型エピタキシャル層１１の上部は平坦形状となる。
【００４１】
そして、図１２に示すように、高温熱処理によりＮ型エピタキシャル層１１から内部ベース層（Ｐ型ＳｉＧｅ層）５に高濃度のＮ型不純物（ここでは、Ａｓ）を拡散させて、内部ベース層（Ｐ型ＳｉＧｅ層）５表面にエミッタ層１３を形成する。エミッタ層１３形成後、ベース及びエミッタを低抵抗化するために側壁膜９が形成されていない領域のＰ型多結晶ＳｉＧｅ層６、外部ベース層１０、及びＮ型多結晶シリコン膜１２の表面をシリサイド化してシリサイド層１４を形成する。ここでは、シリサイド層１４にはコバルトシリサイド（ＣｏＳｉ２）を適用しているが、ニッケルシリサイドやチタンシリサイドを適用してもよい。
【００４２】
次に、図示していないが、層間絶縁膜１５を形成し、層間絶縁膜１５の開口部にビア１６を埋設し、ビア１６上に配線金属１７を形成する。配線金属１７及び層間絶縁膜１５上に絶縁膜１８を形成する。
【００４３】
上述したように、本実施例のバイポーラトランジスタの製造方法及びバイポーラトランジスタでは、ベースとエミッタ、ベースとコレクタがヘテロ接合を有し、双条ベース構造を有するヘテロバイポーラトランジスタ７０が形成される。Ｎ型エピタキシャル層３上の内部ベース層（Ｐ型ＳｉＧｅ層）５と接する外部ベース層１０、及び内部ベース層（Ｐ型ＳｉＧｅ層）５上には、絶縁膜７及びＮ型多結晶シリコン膜８が積層形成される。積層形成された絶縁膜７及びＮ型多結晶シリコン膜８の中央部にはエミッタ開口部１９が設けられる。エミッタ開口部１９にはＮ型エピタキシャル層１１が設けられる。Ｎ型エピタキシャル層１１及びＮ型多結晶シリコン膜８上には、エミッタ開口部１９を覆うようにＴ型形状を有するＮ型多結晶シリコン膜１２が設けられる。左右のＮ型多結晶シリコン膜８及びエミッタ開口領域は同時に形成され、左右のＮ型多結晶シリコン膜８の幅は同一に設定される。左右のＮ型多結晶シリコン膜８の幅には、バラツキ余裕寸法成分が加味されない。外部ベース層１０とエミッタ層１３の間隔は左右同一に設定される。
【００４４】
このため、高濃度外部ベース層１０はエミッタ開口部１９（即ち、エミッタ層１３）に対して合わせズレや寸法バラツキが発生しない。左右のＮ型多結晶シリコン膜８の幅、左右の外部ベース層１０とエミッタ層１３の間隔を所定の値に設定することができ、ベース抵抗（ｒｂｂ‘）、エミッターベース間容量（ＣＥ−Ｂ）、コレクターベース間容量（ＣＣ−Ｂ）を低減することができる。また、合わせズレがないので左右のベース抵抗（ｒｂｂ‘）、エミッターベース間容量（ＣＥ−Ｂ）、及びコレクターベース間容量（ＣＣ−Ｂ）を同一な値にすることができる。ベース抵抗（ｒｂｂ‘）、エミッターベース間容量（ＣＥ−Ｂ）、コレクターベース間容量（ＣＣ−Ｂ）を低減できるので従来の合わせ余裕を設けたヘテロバイポーラトランジスタよりも遮断周波数（ｆｔ）、最大動作周波数（ｆｍａｘ）を向上させることができる。
【００４５】
なお、本実施例では、シリコンヘテロバイポーラトランジスタに適用したが、シリコンホモ接合トランジスタにも適用することができる。
【実施例２】
【００４６】
次に、本発明の実施例２に係るバイポーラトランジスタの製造方法及びバイポーラトランジスタについて、図面を参照して説明する。図１３はヘテロバイポーラトランジスタを示す断面図である。本実施例では、シリコンヘテロバイポーラトランジスタのベースにＳｉＧｅＣ層を適用している。
【００４７】
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００４８】
図１３に示すように、ヘテロバイポーラトランジスタ７１は、ベースがＳｉＧｅＣ層から形成され、ベースとエミッタ、ベースとコレクタがヘテロ接合を有し、双条ベース構造を有するシリコンヘテロバイポーラトランジスタである。ヘテロバイポーラトランジスタ７１は、高周波及び高速分野などに適用される。
【００４９】
ヘテロバイポーラトランジスタ７１では、Ｎ型エピタキシャル層３上には内部ベース層（Ｐ型ＳｉＧｅＣ層）２１が設けられる。Ｎ型エピタキシャル層３上のＳＴＩ（シャロートレンチアイソレーション）４と隣接する領域には、内部ベース層（Ｐ型ＳｉＧｅＣ層）２１よりも深く、Ｐ型の高不純物濃度の外部ベース層１０が設けられる。ＳＴＩ（シャロートレンチアイソレーション）４上には、外部ベース層１０と接するようにＰ型多結晶ＳｉＧｅＣ層２２が設けられる。ここで、内部ベース層（Ｐ型ＳｉＧｅＣ層）２１中のＧｅ濃度は、例えば３０％に設定される。内部ベース層（Ｐ型ＳｉＧｅＣ層）２１中のＣ濃度は、例えば２％に設定される。
【００５０】
内部ベース層（Ｐ型ＳｉＧｅＣ層）２１と接する外部ベース層１０、及び内部ベース層（Ｐ型ＳｉＧｅＣ層）２１上には、絶縁膜２３及び絶縁膜２４が積層形成される。積層形成された絶縁膜２３及び絶縁膜２４の中央部にはエミッタ開口部１９が設けられる。エミッタ開口部１９及び絶縁膜２４上には、エミッタ開口部１９を覆うように高不純物濃度のＮ型多結晶シリコン膜２５が設けられる。
【００５１】
Ｎ型多結晶シリコン膜２５直下の内部ベース層（Ｐ型ＳｉＧｅＣ層）２１表面には、Ｎ型多結晶シリコン膜２５の不純物を拡散源とする高不純物濃度のＮ型エミッタ層１３が設けられる。Ｎ型多結晶シリコン膜２５の外側面と接する絶縁膜２３上には、側壁膜９が設けられる。側壁膜９は、エミッタ開口部１９に対して左右に配置形成される。Ｐ型多結晶ＳｉＧｅＣ層２２、Ｐ型多結晶ＳｉＧｅＣ層２２と接する外部ベース層１０、及びＮ型多結晶シリコン膜２５表面にはシリサイド層１４が設けられる。
【００５２】
ここで、エミッタ開口部１９と左右の絶縁膜２４の幅は、実施例１と同様な寸法に設定される。左右のシリサイド層１４と外部ベース層１０の間隔、左右の外部ベース層１０とエミッタ層１３の間隔についても実施例１と同様な寸法に設定される。
【００５３】
次に、ヘテロバイポーラトランジスタの製造方法について図１４乃至１６を参照して説明する。図１４乃至１６はヘテロバイポーラトランジスタの製造工程を示す断面図である。
【００５４】
図１４に示すように、ＵＨＶ−ＣＶＤ法を用いてＳｉＧｅＣエピタキシャル成長を行い、Ｎ型エピタキシャル層３上に内部ベース層（Ｐ型ＳｉＧｅＣ層）２１を形成し、ＳＴＩ（シャロートレンチアイソレーション）４上にＰ型多結晶ＳｉＧｅＣ層２２を形成する。ここで、ＳｉＧｅＣエピタキシャル成長は、例えば反応ガス種としてジシラン（Ｓｉ２Ｈ６）、ゲルマン（ＧｅＨ４）、メチルシラン（ＳｉＨ３ＣＨ３）を用い、ドーピングガスとしてジボラン（Ｂ２Ｈ６）を用い、キャリアガスとして水素（Ｈ２）を用いている。成長温度は６００〜１０００℃の範囲で、好ましくは略８００℃程度とし、ＳｉＧｅＣエピタキシャル成長前にＮ型エピタキシャル層３上に自然酸化膜が形成されないように、例えば略１０００℃程度のプリベーク（Ｈ２添加）を行うのが好ましい。なお、ＵＨＶ−ＣＶＤ法の代わりにＬＰ―ＣＶＤ法などを用いてもよい。
【００５５】
内部ベース層（Ｐ型ＳｉＧｅＣ層）２１及びＰ型多結晶ＳｉＧｅＣ層２２上に、絶縁膜２３及び絶縁膜２４を積層形成する。ここでは、絶縁膜２４を絶縁膜２３よりも厚く形成している。絶縁膜２３には、例えばアルミナ膜（Ａｌ２Ｏ３）を用いている。絶縁膜２４には、絶縁膜２３と材質の異なる、例えばシリコン酸化膜を用いている。
【００５６】
周知のリソグラフィー法を用いて、内部ベース層（Ｐ型ＳｉＧｅＣ層）２１の上部に、例えば幅０．１５μｍ、スペースが０．１５μｍを有する２つのレジストパターン（レジスト膜３３）を形成する。このレジスト膜３３をマスクとして、例えばＲＩＥ（Reactive  Ion  Etching）法により絶縁膜２４をエッチングする。ここで、ＲＩＥはエッチングガスとして絶縁膜２４と絶縁膜２３の選択比の大きなガス種を用いている。なお、ＲＩＥ後でのレジスト膜３３は１μｍよりも厚く残置される。
【００５７】
ＲＩＥ後、例えばチルト角７度の斜めボロンイオン注入（Ｂ１１）を行う。ボロンイオン注入は、例えば加速電圧（Ｖａｃ）は５〜２０ＫｅＶ、ドーズ量（Ｑｄ）は１〜２×１０１５／ｃｍ２の範囲で行う。ここでは、チルト角７度の条件でボロンイオン注入を行っているので、２つのレジスト膜３３に挟まれた領域（エミッタ開口領域）の内部ベース層（Ｐ型ＳｉＧｅＣ層）２１にはボロンがイオン注入されず、２つのレジスト膜３３の外側の領域（外部ベース領域）の内部ベース層（Ｐ型ＳｉＧｅＣ層）２１及びＰ型多結晶ＳｉＧｅＣ層２２にボロンがイオン注入される。
【００５８】
そして、図１５に示すように、レジスト膜３３を除去した後、ボロンイオン注入層を高温熱処理により活性化してＰ型高不純物濃度の外部ベース層１０を形成する。外部ベース層１０形成後、絶縁膜２３及び絶縁膜２４上に、絶縁膜２３及び絶縁膜２４と異なる絶縁膜（例えば、シリコン窒化膜（ＳｉＮ膜））を堆積する。絶縁膜を堆積後に全面エッチバック処理を行い、絶縁膜２４の間と絶縁膜２４の外側面に絶縁膜を形成する。外側面の絶縁膜が側壁膜９となる。
【００５９】
次に、図１６に示すように、周知のリソグラフィー法を用いて形成された図示しないレジスト膜をマスクとして、例えばＲＩＥ（Reactive  Ion  Etching）法により絶縁膜２４の間の絶縁膜及び絶縁膜２３をエッチングしてエミッタ開口部１９を形成する。
【００６０】
ＲＩＥ後処理を行い、内部ベース層（Ｐ型ＳｉＧｅＣ層）２１上の膜やダメージ層を除去する。内部ベース層（Ｐ型ＳｉＧｅＣ層）２１上の自然酸化膜を剥離後、ＬＰ―ＣＶＤ法を用いてエミッタ開口部１９、絶縁膜２４、側壁膜９、及び絶縁膜２３上に、エミッタ開口部１９を覆うように高不純物濃度のＮ型多結晶シリコン膜２５を形成する。
【００６１】
Ｎ型多結晶シリコン膜２５形成後、周知のリソグラフィー法を用いて形成された図示しないレジスト膜をマスクとして、側壁膜９及び絶縁膜２３上のＮ型多結晶シリコン膜２５をエッチングする。ここでは、合わせ余裕が生じるので絶縁膜２４の外端部上のＮ型多結晶シリコン膜２５もエッチングされる。
【００６２】
高温熱処理によりＮ型多結晶シリコン膜２５から内部ベース層（Ｐ型ＳｉＧｅＣ層）２１に高濃度のＮ型不純物を拡散させて、内部ベース層（Ｐ型ＳｉＧｅＣ層）２１表面にエミッタ層１３を形成する。これ以降は実施例１と同様なステップなので説明を省略する。
【００６３】
上述したように、本実施例のバイポーラトランジスタの製造方法及びバイポーラトランジスタでは、ベースとエミッタ、ベースとコレクタがヘテロ接合を有し、双条ベース構造を有するヘテロバイポーラトランジスタ７１が形成される。Ｎ型エピタキシャル層３上の内部ベース層（Ｐ型ＳｉＧｅＣ層）２１と接する外部ベース層１０、及び内部ベース層（Ｐ型ＳｉＧｅＣ層）２１上には、絶縁膜２３及び絶縁膜２４が積層形成される。積層形成された絶縁膜２３及び絶縁膜２４の中央部にはエミッタ開口部１９が設けられる。エミッタ開口部１９及び絶縁膜２４上には、エミッタ開口部１９を覆うようにＮ型多結晶シリコン膜２５が設けられる。左右の絶縁膜２４及びエミッタ開口領域は同時に形成され、左右の絶縁膜２４の幅は同一に設定される。左右の絶縁膜２４の幅には、バラツキ余裕寸法成分が加味されない。外部ベース層１０とエミッタ層１３の間隔は左右同一に設定される。
【００６４】
このため、高濃度外部ベース層１０はエミッタ開口部１９（即ち、エミッタ層１３）に対して合わせズレや寸法バラツキが発生しない。左右の絶縁膜２４の幅、左右の外部ベース層１０とエミッタ層１３の間隔を所定の値に設定することができ、ベース抵抗（ｒｂｂ‘）、エミッターベース間容量（ＣＥ−Ｂ）、コレクターベース間容量（ＣＣ−Ｂ）を低減することができる。また、合わせズレがないので左右のベース抵抗（ｒｂｂ‘）、エミッターベース間容量（ＣＥ−Ｂ）、及びコレクターベース間容量（ＣＣ−Ｂ）を同一な値にすることができる。内部ベース層（Ｐ型ＳｉＧｅＣ層）２１とＮ型多結晶シリコン膜２５端部の間は絶縁膜２３及び絶縁膜２４が設けられているので、実施例１よりもエミッターベース間容量（ＣＥ−Ｂ）を低減できる。ベース抵抗（ｒｂｂ‘）、エミッターベース間容量（ＣＥ−Ｂ）、コレクターベース間容量（ＣＣ−Ｂ）を低減できるので従来の合わせ余裕を設けたヘテロバイポーラトランジスタよりも遮断周波数（ｆｔ）、最大動作周波数（ｆｍａｘ）を向上させることができる。
【００６５】
本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。
【００６６】
例えば、実施例２では、エミッタ開口部を覆うようにＮ型多結晶シリコン膜を形成しているが、エピタキシャル成長法を用いてエミッタ開口部の底部にＮ型エピタキシャル層を形成し、Ｎ型エピタキシャル層及び絶縁膜上にエミッタ開口部を覆うようにＮ型多結晶シリコン膜を形成してもよい。
【００６７】
本発明は、以下の付記に記載されているような構成が考えられる。  
（付記１）  双条ベース構造を有し、エミッタと外部ベースの間隔が左右等しいバイポーラトランジスタの製造方法であって、第１導電型の第１のシリコンエピタキシャル層上に、第２導電型の内部ベース層を形成する工程と、前記内部ベース層上に第１及び第２の絶縁膜を積層形成する工程と、第１のレジスト膜をマスクとして、前記第２の絶縁膜をエッチングしてエミッタ開口領域及び左右の外部ベース領域を形成する工程と、前記第１のレジストをマスクとして、斜め方向イオン注入法により選択的に前記外部ベース領域の前記内部ベース層に第２導電型の不純物をイオン注入する工程と、前記第２導電型の不純物を熱処理により活性化して外部ベース層を形成する工程と、前記エミッタ開口領域の前記絶縁膜をエッチングしてエミッタ開口部を形成する工程と、前記エミッタ開口部を覆うように第１導電型の高不純物濃度の多結晶シリコン膜を形成する工程と、第２のレジストをマスクとして、前記開口部及び前記第２の絶縁膜上の前記多結晶シリコン膜を除く前記多結晶シリコン膜をエッチングする工程と、前記多結晶シリコン膜から第１導電型の不純物を拡散して、前記内部ベース層表面にエミッタ層を形成する工程とを具備するバイポーラトランジスタの製造方法。
【００６８】
（付記２）  双条ベース構造を有し、エミッタと外部ベースの間隔が左右等しいバイポーラトランジスタの製造方法であって、第１導電型の第１のシリコンエピタキシャル層上に、第２導電型の内部ベース層を形成する工程と、前記内部ベース層上に第１及び第２の絶縁膜を積層形成する工程と、第１のレジスト膜をマスクとして、前記第２の絶縁膜をエッチングしてエミッタ開口領域及び左右の外部ベース領域を形成する工程と、前記第１のレジストをマスクとして、斜め方向イオン注入法により選択的に前記外部ベース領域の前記内部ベース層に第２導電型の不純物をイオン注入する工程と、前記第２導電型の不純物を熱処理により活性化して外部ベース層を形成する工程と、前記エミッタ開口領域の前記絶縁膜をエッチングしてエミッタ開口部を形成する工程と、エピタキシャル成長法により、前記エミッタ開口部の底部に第１導電型の高不純物濃度の第２のシリコンエピタキシャル層を形成し、前記第２のシリコンエピタキシャル層、前記第１の絶縁膜、及び前記第２の絶縁膜上に前記エミッタ開口部を覆うように第１導電型の高不純物濃度の多結晶シリコン膜を形成する工程と、第２のレジストをマスクとして、前記開口部及び前記第２の絶縁膜上の前記多結晶シリコン膜を除く前記多結晶シリコン膜をエッチングする工程と、前記前記第２のシリコンエピタキシャル層から第１導電型の不純物を拡散して、前記内部ベース層表面にエミッタ層を形成する工程とを具備するバイポーラトランジスタの製造方法。
【００６９】
（付記３）  前記第１のシリコンエピタキシャル層を分離するようにシャロートレンチアイソレーション層を形成する工程と、エピタキシャル成長法により、前記第１のシリコンエピタキシャル層上に内部ベース層と前記シャロートレンチアイソレーション層上に第２導電型の多結晶膜を形成する工程とを具備する付記１又は２に記載のバイポーラトランジスタの製造方法。
【００７０】
（付記４）  前記内部ベース層は、ＳｉＧｅ層或いはＳｉＧｅＣ層である付記１乃至３のいずれかに記載のバイポーラトランジスタの製造方法。
【００７１】
（付記５）  第１導電型の第１のシリコンエピタキシャル層上に設けられた第２導電型の内部ベース層と、前記内部ベース層上に積層形成された第１及び第２の絶縁膜に形成されたエミッタ開口部の底部に設けられた第１導電型の高不純物濃度の第２のシリコンエピタキシャル層と、前記第２のシリコンエピタキシャル層及び前記第２の絶縁膜上に前記エミッタ開口部を覆うように設けられた第１導電型の高不純物濃度の第２の多結晶シリコン膜と、前記第２のシリコンエピタキシャル層の第１導電型の不純物を拡散源とする前記内部ベース層表面に設けられたエミッタ層と、前記エミッタ層と所定の距離だけ離間形成され、前記第２導電型の内部ベース層に接するように前記エミッタ層の両側に設けられた外部ベース層とを具備するバイポーラトランジスタ。
【００７２】
（付記６）  第１導電型の第１のシリコンエピタキシャル層上に設けられた第２導電型の内部ベース層と、前記内部ベース層上に積層形成された第１及び第２の絶縁膜に形成されたエミッタ開口部と前記の第２の絶縁膜上に前記エミッタ開口部を覆うように設けられた第１導電型の高不純物濃度の多結晶シリコン膜と、前記多結晶シリコン膜の第１導電型の不純物を拡散源とする前記内部ベース層表面に設けられたエミッタ層と、前記エミッタ層と所定の距離だけ離間形成され、前記第２導電型の内部ベース層に接するように前記エミッタ層の両側に設けられた外部ベース層とを具備することを特徴とするバイポーラトランジスタ。
【００７３】
（付記７）  前記内部ベース層は、ＳｉＧｅ層或いはＳｉＧｅＣ層である付記５又は６に記載のバイポーラトランジスタ。
【図面の簡単な説明】
【００７４】
【図１】本発明の実施例１に係るヘテロバイポーラトランジスタを示す断面図。
【図２】本発明の実施例１に係る比較例のヘテロバイポーラトランジスタを示す断面図。
【図３】本発明の実施例１に係る合わせズレが発生した場合の比較例のヘテロバイポーラトランジスタを示す断面図。
【図４】本発明の実施例１に係る寸法と特性の関係を示す図、図４（ａ）は外部ベース層とエミッタ層の間隔に対するアーリ電圧とベース抵抗の関係を示す図、図４（ｂ）はＮ型多結晶シリコン幅に対するエミッターベース間容量とコレクターベース間容量の関係を示す図。
【図５】本発明の実施例１に係るヘテロバイポーラトランジスタの特性比較を示す図。
【図６】本発明の実施例１に係るヘテロバイポーラトランジスタの製造工程を示す断面図。
【図７】本発明の実施例１に係るヘテロバイポーラトランジスタの製造工程を示す断面図。
【図８】本発明の実施例１に係るヘテロバイポーラトランジスタの製造工程を示す断面図。
【図９】本発明の実施例１に係るヘテロバイポーラトランジスタの製造工程を示す断面図。
【図１０】本発明の実施例１に係るヘテロバイポーラトランジスタの製造工程を示す断面図。
【図１１】本発明の実施例１に係るヘテロバイポーラトランジスタの製造工程を示す断面図。
【図１２】本発明の実施例１に係るヘテロバイポーラトランジスタの製造工程を示す断面図。
【図１３】本発明の実施例２に係るヘテロバイポーラトランジスタを示す断面図。
【図１４】本発明の実施例２に係るヘテロバイポーラトランジスタの製造工程を示す断面図。
【図１５】本発明の実施例２に係るヘテロバイポーラトランジスタの製造工程を示す断面図。
【図１６】本発明の実施例２に係るヘテロバイポーラトランジスタの製造工程を示す断面図。
【符号の説明】
【００７５】
１  Ｐ型シリコン基板
２  Ｎ＋埋込み層
３、１１  Ｎ型エピタキシャル層
４  ＳＴＩ（シャロートレンチアイソレーション）
５  内部ベース層（Ｐ型ＳｉＧe層）
６  Ｐ型多結晶ＳｉＧｅ層
７、１５、１８、２３、２４  絶縁膜
８、１２、１２Ａ、２５  Ｎ型多結晶シリコン膜
９  側壁膜
１０  外部ベース層
１３  エミッタ層
１４  シリサイド層
１６  ビア
１７  配線金属
１９  エミッタ開口部
２１  内部ベース層（Ｐ型ＳｉＧｅＣ層）
２２  Ｐ型多結晶ＳｉＧｅＣ層
３１〜３３  レジスト膜
７０、７１、８０、８０ａ  ヘテロバイポーラトランジスタ
Ｗ１１〜１３、Ｗ１１Ａ、Ｗ１１Ｂ、Ｗ１３Ａ、Ｗ１３Ｂ  幅
Ｗ２１、Ｗ２２、Ｗ２２Ａ、Ｗ２２Ｂ、Ｗ３１、Ｗ３２、Ｗ３２Ａ、Ｗ３２Ｂ  間隔
ＷＥ  エミッタ幅
【図１】
2010067931.tif 000003
【図２】
2010067931.tif 000004
【図３】
2010067931.tif 000005
【図４】
2010067931.tif 000006
【図５】
2010067931.tif 000007
【図６】
2010067931.tif 000008
【図７】
2010067931.tif 000009
【図８】
2010067931.tif 000010
【図９】
2010067931.tif 000011
【図１０】
2010067931.tif 000012
【図１１】
2010067931.tif 000013
【図１２】
2010067931.tif 000014
【図１３】
2010067931.tif 000015
【図１４】
2010067931.tif 000016
【図１５】
2010067931.tif 000017
【図１６】
2010067931.tif 000018