(57)【要約】【課題】分岐したＨＣＣＤで転送容量を損なわずに転送効率を向上させるとともに、安定して製造することができる固体撮像装置を提供する。【解決手段】イメージセンサは、信号電荷を水平方向に転送するＨＣＣＤ１４を備える。ＨＣＣＤ１４は、シリアルＨＣＣＤ１６、分岐部１７、パラレルＨＣＣＤ１８ａ，１８ｂを備える。シリアルＨＣＣＤ１６は、複数列のＶＣＣＤに接続されており、画素１２毎に蓄積される信号電荷を水平方向に転送する。分岐部１７は、シリアルＨＣＣＤ１６の末端に連接して設けられ、信号電荷を２方向に分岐して転送する。パラレルＨＣＣＤ１８ａ，１８ｂは、分岐部１７に連接して設けられ、一定方向に順に信号電荷を転送する電荷保持領域を、ポテンシャル障壁を介して複数有し、これらの電荷保持領域のうち、分岐部１７に隣接する初端の電荷保持領域のポテンシャル分布が、信号電荷の転送方向に沿って低くなっている。【選択図】図１
2010171334.tif 000002
【特許請求の範囲】
【請求項１】
画素毎に蓄積される信号電荷を所定方向に転送する第１電荷転送路と、
前記第１電荷転送路の末端に連接して設けられ、前記画素の単位で前記信号電荷を複数の方向に分岐して転送する分岐手段と、
前記分岐手段によって分岐される数に応じて前記分岐手段に連接して複数設けられ、前記信号電荷を保持しながら一定方向に順に受け渡すことで前記信号電荷を転送する電荷保持領域を、ポテンシャル障壁を介して複数有し、複数の前記電荷保持領域のうち、少なくとも前記分岐手段に隣接する初端の前記電荷保持領域のポテンシャル分布が、前記信号電荷にとって前記信号電荷の転送方向に沿って低くなっている第２電荷転送路と、
を備えることを特徴とする固体撮像装置。
【請求項２】
前記ポテンシャル分布は、前記電荷保持領域を前記信号電荷の転送方向に沿って前記電荷保持領域を上流側と下流側に２分して、前記信号電荷にとって前記信号電荷の転送方向に沿って階段状に低くなるポテンシャル分布であることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記階段状のポテンシャル分布の境界が、前記信号電荷の転送方向に沿った断面を見たときに、前記電荷保持領域の中央にあることを特徴とする請求項２に記載の固体撮像装置。
【請求項４】
前記階段状のポテンシャル分布は、前記転送方向の下流側のポテンシャルが、前記信号電荷を転送するときに低下された前記ポテンシャル障壁よりも大きいことを特徴とする請求項２または３に記載の固体撮像装置。
【請求項５】
前記階段状のポテンシャル分布は、前記転送方向の下流側のポテンシャルが、前記信号電荷を転送するときに低下された前記ポテンシャル障壁を基準とした前記転送方向の上流側のポテンシャルの１／２であることを特徴とする請求項４に記載の固体撮像装置。
【請求項６】
前記ポテンシャル分布は、前記信号電荷のチャネルへ埋め込まれた不純物によって生じることを特徴とする請求項１ないし５のいずれかに記載の固体撮像装置。
【請求項７】
前記不純物は、前記分岐手段に隣接する初端の前記電荷保持領域内の一部分に埋め込まれていることを特徴とする請求項６に記載の固体撮像装置。
【請求項８】
前記不純物は、前記第２電荷転送路の初端の前記電荷保持領域内を境界として、前記第２電荷転送路の下流側に一様に設けられていることを特徴とする請求項６に記載の固体撮像装置。
【請求項９】
前記不純物は、前記第２電荷転送路の初端の前記電荷保持領域内を境界として、前記第２電荷転送路の上流側と前記分岐部と前記第１電荷転送路とに、一様に設けられていることを特徴とする請求項６に記載の固体撮像装置。
【請求項１０】
前記ポテンシャル分布は、前記第２電荷転送路の複数の前記電荷保持領域に設けられていることを特徴とする請求項６に記載の固体撮像装置。
【請求項１１】
前記分岐手段は、２方向に交互に前記信号電荷を振り分けることを特徴とする請求項１ないし１０いずれかに記載の固体撮像装置。
【請求項１２】
前記第２電荷転送路は、前記分岐手段に隣接する初端の前記電荷保持領域が、前記信号電荷の転送方向に末広がりの形状になっていることを特徴とする請求項１ないし１１いずれかに記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素毎に蓄積された信号電荷をＣＣＤ型の電荷転送路で転送して、撮像信号を得るＣＣＤ型の固体撮像装置に関し、さらに詳しくは、水平方向に信号電荷を転送するＨＣＣＤが途中で分岐され、２方向に信号電荷を転送するＣＣＤ型の固体撮像装置に関する。
【背景技術】
【０００２】
画素毎に蓄積した信号電荷を、電荷結合素子（以下、ＣＣＤという）により転送し、撮像信号を得るＣＣＤ型のイメージセンサ（固体撮像装置）が普及している。ＣＣＤ型のイメージセンサでは、光電変換により各画素に蓄積した信号電荷を、画素の列毎に設けられたＣＣＤ（以下、ＶＣＣＤという）により垂直方向に転送するとともに、ＶＣＣＤに接続して水平方向に設けられたＣＣＤ（以下、ＨＣＤＤという）によって水平方向に転送する。ＨＣＣＤによって転送された信号電荷は、アンプを通して電圧信号に変換され、撮像信号として出力される。
【０００３】
近年では、イメージセンサの高画素化にともなって、ＨＣＣＤの転送段数が増大している。このため、高画素のイメージセンサから高速に撮像信号を取得するためには、画素数に応じて高い周波数でＨＣＣＤを駆動する必要がある。しかし、高画素化により信号電荷の量が小さくなることもあり、ＨＣＣＤを高周波数で駆動すると、アンプから出力される撮像信号の波形が乱れ、正しい撮像信号が得られないことがある。
【０００４】
これを解決するために、ＨＣＣＤの出力端を２つに並列に分岐させ、ＶＣＣＤに接続された大本のＨＣＣＤ（以下、シリアルＨＣＣＤという）は画素数に応じた高周波数で駆動しながらも、分岐後の２つのＨＣＣＤ（以下、パラレルＨＣＣＤという）をシリアルＨＣＣＤの１／２の周波数で駆動させることにより、正しい撮像信号を取得する技術が知られている。
【０００５】
このように、ＨＣＣＤの出力端を分岐させるときには、分岐前のシリアルＨＣＣＤよりも分岐後のパラレルＨＣＣＤの幅が小さくなってしまう。これにともなって、分岐するＨＣＣＤで転送容量を損なわずに信号電荷を転送するためには、シリアルＨＣＣＤとパラレルＨＣＣＤとで、信号電荷を蓄積する部分（以下、電荷保持領域という）の転送方向に沿った長さが相違する。具体的には、シリアルＨＣＣＤの電荷保持領域の面積とパラレルＨＣＣＤの電荷保持領域の面積とが等しくなるように、シリアルＨＣＣＤの電荷保持領域の長さよりもパラレルＨＣＣＤの電荷保持領域の長さを長くしなければならない。
【０００６】
このため、分岐したＨＣＣＤでは、シリアルＨＣＣＤ末端の分岐部分からパラレルＨＣＣＤ初端への信号電荷の移動量が他の電荷保持領域間の移動量よりも大きいので、分岐したＨＣＣＤによる信号電荷の転送効率は、分岐部分における転送効率がボトルネックとなる。こうしたことから、分岐したＨＣＣＤでは、分岐部分における信号電荷の転送効率を向上することが求められている。
【０００７】
分岐したＨＣＣＤの転送効率を改善する技術としては、例えば、パラレルＨＣＣＤ初端の電荷保持領域の形状を転送方向に面積の広がる末広がり型として、分岐部分からの信号電荷の移動距離を短縮するとともに、分岐部分の電極形状を工夫することで分岐部分内にポテンシャル勾配が形成されるようにし、信号電荷を振り分け易くする技術が知られている（特許文献１）。また、分岐部分に直流電圧を印加することで、分岐部分に恒常的なポテンシャル勾配を生じさせる技術が知られている（特許文献２）。
【０００８】
また、分岐したＨＣＣＤに限らず、シリアルなＨＣＣＤでは、ＨＣＣＤのチャネル内に不純物を埋め込み、各電荷保持領域内に階段状のポテンシャル勾配を設けることで、信号電荷の転送効率を改善する技術が知られている（特許文献３）。
【特許文献１】特開２００８−１２４３８６号公報
【特許文献２】特開２００７−２０１１６０号公報
【特許文献３】特開昭６０−２２０９６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
パラレルＨＣＣＤ初端の電荷保持領域の形状を末広がり型にすることで、パラレルＨＣＣＤ初端の電荷保持領域の長さを低減することができるが、この場合にも、シリアルＨＣＣＤの電荷保持領域の長さと比較すれば、パラレルＨＣＣＤ初端の電荷保持領域は長くなってしまう。このため、パラレルＨＣＣＤ初端の電荷保持領域の形状を末広がり型にすることによる転送効率の改善効果には限度がある。
【００１０】
また、分岐部分の電極形状を工夫して、分岐部分内にポテンシャル勾配が形成されるようにしたり、分岐部分に直流電圧を印加して恒常的なポテンシャル勾配を生じさせると、分岐したＨＣＣＤによる信号電荷の転送効率は改善される。しかしながら、これらの場合には、高画素化にともなって微細化されたＨＣＣＤを、さらに微細に加工する必要があるので、安定した製造が難しくなる。
【００１１】
また、分岐部分に直流電圧を印加するためには、シリアルＨＣＣＤやパラレルＨＣＣＤを駆動する電極のほかに、直流電圧を印加するための専用の電極を設ける必要があり、配線等のＨＣＣＤの構造がさらに複雑化し、安定生産は難しい。
【００１２】
さらに、チャネル内に複数段の階段状にポテンシャル勾配ができるように不純物を埋め込むためには、複数回の不純物の埋め込みを行わなければならない。しかし、チャネルへの不純物の埋め込みは、イメージセンサの製造技術の中でも、安定した製造を妨げ易い要因の一つである。このため、チャネル内へ複数回にわたって不純物の埋め込みを行うと、歩留まりが悪くなり、安定した製造が難しくなる。
【００１３】
本発明は上述の問題点に鑑みてなされたものであり、分岐したＨＣＣＤで転送容量を損なわずに転送効率を向上させるとともに、安定して製造することができる固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明の固体撮像装置は、画素毎に蓄積される信号電荷を所定方向に転送する第１電荷転送路と、前記第１電荷転送路の末端に連接して設けられ、前記画素の単位で前記信号電荷を複数の方向に分岐して転送する分岐手段と、前記分岐手段によって分岐される数に応じて前記分岐手段に連接して複数設けられ、前記信号電荷を保持しながら一定方向に順に受け渡すことで前記信号電荷を転送する電荷保持領域を、ポテンシャル障壁を介して複数有し、複数の前記電荷保持領域のうち、少なくとも前記分岐手段に隣接する初端の前記電荷保持領域のポテンシャル分布が、前記信号電荷にとって前記信号電荷の転送方向に沿って低くなっている第２電荷転送路と、
を備えることを特徴とする。
【００１５】
また、前記ポテンシャル分布は、前記電荷保持領域を前記信号電荷の転送方向に沿って前記電荷保持領域を上流側と下流側に２分して、前記信号電荷にとって前記信号電荷の転送方向に沿って階段状に低くなるポテンシャル分布であることを特徴とする。
【００１６】
また、前記階段状のポテンシャル分布の境界が、前記信号電荷の転送方向に沿った断面を見たときに、前記電荷保持領域の中央にあることを特徴とする請求項２に記載の固体撮像装置。
【００１７】
また、前記階段状のポテンシャル分布は、前記転送方向の下流側のポテンシャルが、前記信号電荷を転送するときに低下された前記ポテンシャル障壁よりも大きいことを特徴とする。
【００１８】
また、前記階段状のポテンシャル分布は、前記転送方向の下流側のポテンシャルが、前記信号電荷を転送するときに低下された前記ポテンシャル障壁を基準とした前記転送方向の上流側のポテンシャルの１／２であることを特徴とする。
【００１９】
また、前記ポテンシャル分布は、前記信号電荷のチャネルへ埋め込まれた不純物によって生じることを特徴とする。
【００２０】
また、前記不純物は、前記分岐手段に隣接する初端の前記電荷保持領域内の一部分に埋め込まれていることを特徴とする。
【００２１】
また、前記不純物は、前記第２電荷転送路の初端の前記電荷保持領域内を境界として、前記第２電荷転送路の下流側に一様に設けられていることを特徴とする。
【００２２】
また、前記不純物は、前記第２電荷転送路の初端の前記電荷保持領域内を境界として、前記第２電荷転送路の上流側と前記分岐部と前記第１電荷転送路とに、一様に設けられていることを特徴とする。
【００２３】
また、前記ポテンシャル分布は、前記第２電荷転送路の複数の前記電荷保持領域に設けられていることを特徴とする。
【００２４】
また、前記分岐手段は、２方向に交互に前記信号電荷を振り分けることを特徴とする。
【００２５】
また、前記第２電荷転送路は、前記分岐手段に隣接する初端の前記電荷保持領域が、前記信号電荷の転送方向に末広がりの形状になっていることを特徴とする。
【発明の効果】
【００２６】
本発明によれば、分岐したＨＣＣＤで転送容量を損なわずに転送効率を向上させるとともに、安定して製造することができる固体撮像装置を提供することができる。
【図面の簡単な説明】
【００２７】
【図１】イメージセンサの構成を概略的に示す説明図である。
【図２】第１実施形態のＨＣＣＤの構成を概略的に示す説明図である。
【図３】ＨＣＣＤのＸ−Ｙ方向の断面図と、これに対応するポテンシャル分布を示すグラフである。
【図４】変形例のＨＣＣＤの構成を概略的に示す説明図である。
【図５】変形例のＨＣＣＤのＸ−Ｙ方向の断面とポテンシャル分布を示す説明図である。
【図６】第２実施形態のＨＣＣＤの構成を概略的に示す説明図である。
【図７】第２実施形態のＨＣＣＤについて、Ｘ−Ｙ方向の断面とポテンシャル分布を示す説明図である。
【図８】変形例のＨＣＣＤの構成を概略的に示す説明図である。
【図９】変形例のＨＣＣＤのＸ−Ｙ方向の断面とポテンシャル分布を示す説明図である。
【図１０】第３実施形態のＨＣＣＤの構成を概略的に示す説明図である。
【図１１】第３実施形態のＨＣＣＤについて、Ｘ−Ｙ方向の断面とポテンシャル分布を示す説明図である。
【図１２】第４実施形態のＨＣＣＤの構成を概略的に示す説明図である。
【図１３】第４実施形態のＨＣＣＤについて、Ｘ−Ｙ方向の断面とポテンシャル分布を示す説明図である。
【発明を実施するための形態】
【００２８】
［第１実施形態］
図１に示すように、イメージセンサ１１は、表層にｐウェル層が設けられたｎ型半導体基板から形成され、画素１２、垂直転送路１３（以下、ＶＣＣＤという）、水平転送路１４（以下、ＨＣＣＤという）等から構成される。
【００２９】
画素１２は、イメージセンサ１１の受光面に正方格子状に配列され、フォトダイオードが正方形状の開口から露呈されたものであり、被写体からの光を光電変換し、受光量に応じた信号電荷（電子）を蓄積する。
【００３０】
ＶＣＣＤ１３は、画素１２の列に対応して１列ずつ垂直（図１の上下方向）に設けられており、読み出しゲートを介して、対応する列の各画素１２と接続されている。ＶＣＣＤ１３に各画素１２で蓄積された信号電荷が読み出されると、ＶＣＣＤ１３は信号電荷を画素１２の単位で垂直方向（図１の下方向）に順に転送する。また、ＶＣＣＤ１３及び読み出しゲートには直接的に光が入射しないように遮光膜で覆われている。
【００３１】
ＨＣＣＤ１４は、イメージセンサ１１の受光面の下方に、水平（図１の左右方向）に設けられ、ＨＣＣＤ１４には光が入射しないように表面には遮光膜が設けられている。また、ＨＣＣＤ１４は、各ＶＣＣＤ１３に接続されており、各ＶＣＣＤ１３によって転送されてきた信号電荷が順に受け渡される。そして、ＨＣＣＤ１４は、各ＶＣＣＤ１３から受けた信号電荷を、水平方向（図１の左方向）に順に転送する。
【００３２】
また、ＨＣＣＤ１４は、途中で２つに分岐した構成となっており、シリアルＨＣＣＤ１６（第１電荷転送路）、分岐部１７（分岐手段）、パラレルＨＣＣＤ１８ａ，１８ｂ（第２電荷転送路）から構成される。
【００３３】
シリアルＨＣＣＤ１６は、各ＶＣＣＤ１３から信号電荷を受け、これを水平方向に順に転送するＨＣＣＤであり、末端には分岐部１７が設けられている。シリアルＨＣＣＤ１６は、２相の電極により、所定周波数のパルス電圧信号によって駆動される。
【００３４】
分岐部１７は、シリアルＨＣＣＤ１６によって順に転送された信号電荷を、パラレルＨＣＣＤ１８ａ，１８ｂに交互に振り分け、転送させる。例えば、シリアルＨＣＣＤ１６から受けた信号電荷を、パラレルＨＣＣＤ１８ａに振り分けると、次の信号電荷はパラレルＨＣＣＤ１８ｂに振り分け、さらに次の撮像信号は、再びＨＣＣＤ１８ａに振り分け、以下同様にパラレルＨＣＣＤ１８ａ，１８ｂへの信号電荷の振り分けを繰り返す。
【００３５】
パラレルＨＣＣＤ１８ａ，１８ｂは、各々分岐部１７に接続して並列に設けられ、分岐部１７から交互に振り分けられる信号電荷を、水平方向に転送する。また、パラレルＨＣＣＤ１８ａ，１８ｂの各末端部分には、フローティングディフュージョンアンプ（ＦＤＡ）１９ａ，１９ｂがそれぞれ設けられており、パラレルＨＣＣＤ１８ａ，１８ｂによって転送されてきた信号電荷はＦＤＡ１９ａ，１９ｂによってそれぞれに電圧の信号に変換され、撮像信号としてイメージセンサ１１から出力される。また、パラレルＨＣＣＤ１８ａ，１８ｂは２相の電極により所定周波数のパルス電圧によって駆動されるが、ＨＣＣＤ１８ａ，１８ｂの駆動周波数はシリアルＨＣＣＤ１６の駆動周波数の１／２となっている。
【００３６】
図２に示すように、シリアルＨＣＣＤ１６の表面には、長方形状の障壁電極２１と幅Ｗ１，長さＬ１の長方形状のストレージ電極２２が、信号電荷の転送方向に交互に設けられている。これらの電極２１，２２には、位相Φ１又は位相Φ２の周期的なパルス電圧が印加され、各電極２１，２２の直下に位置するシリアルＨＣＣＤ１６のチャネルのポテンシャルが調節される。
【００３７】
後述するように、電極２１，２２に電圧が印加されていない状態で、障壁電極２１下のチャネルのポテンシャルは、ストレージ電極２２のチャネルのポテンシャルよりも高く、ポテンシャル障壁となっている。このため、ストレージ電極２２下のチャネルのポテンシャルは、信号電荷にとってポテンシャルの谷となっており、シリアルＨＣＣＤ１６が信号電荷を転送するときには、障壁電極２１下のポテンシャル障壁に囲まれたストレージ電極２２下の電荷保持領域に信号電荷が一時的に蓄積される。また、各電極２１，２２は、隣接する１個ずつの障壁電極２１とストレージ電極２２を１対として、対になった電極２１，２２には同位相のパルス電圧が印加される。また、各対の電極に印加されるパルス電圧の位相は、信号電荷の転送方向に沿って、位相Φ１と位相Φ２とで交互になるように配線されている。これにより、電極２１，２２下のチャネルのポテンシャルは、各対間で交互に上下され、信号電荷は下流方向（分岐部１７のある方向）に向けて転送される。
【００３８】
分岐部１７はシリアルＨＣＣＤ１６の末端に設けられており、表面には障壁電極２３と分岐電極２４とから構成される。障壁電極２３は、シリアルＨＣＣＤ１６の障壁電極２１と同様にポテンシャル障壁の上に設けられ、位相Φ３の周期的なパルス電圧が印加される。これにより、障壁電極２３は直下のポテンシャル障壁の高さを降下させて、シリアルＨＣＣＤ１６から信号電荷を分岐電極２４下に信号電荷を転送させ、一時的に蓄積させる。こうして分岐電極２４下に一時的に蓄積された信号電荷は、パラレルＨＣＣＤ１８ａ，１８ｂに交互に振り分けられて転送される。
【００３９】
また、分岐電極２４は、三角形の頂点を切り落とした扁平三角形状となっており、障壁電極２３と同様に位相Φ３の周期的なパルス電圧が印加される。また、分岐電極２４の面積は、ストレージ電極２２の面積（Ｗ１×Ｌ１）と等しくなっている。
【００４０】
パラレルＨＣＣＤ１８ａは、分岐電極２４の上側の斜辺部分に連設されており、表面には、分岐部１７側から順に、１対の障壁電極２６ａ及びストレージ電極２７ａと、複数対の障壁電極２８ａ及びストレージ電極２９ａが設けられている。また、パラレルＨＣＣＤ１８ａの形状は、分岐部１７側から、信号電荷の転送方向に沿って末広がりに面積が拡大され、末端では一定の幅Ｗ２となるように形成されている。以下では、パラレルＨＣＣＤ１８ａの幅Ｗ２は、シリアルＨＣＣＤ１６の幅Ｗ１よりも小さいものとする。
【００４１】
障壁電極２６ａは、分岐電極２４の上側の斜辺に隣接して長方形状に設けられているとともに、分岐電極２４下の電荷保持領域とパラレルＨＣＣＤ１８ａを区切るポテンシャル障壁の上に設けられている。障壁電極２６ａには、位相Φ４の周期的なパルス電圧が印加され、直下のポテンシャル障壁の高さを調節することにより、分岐部１７から信号電荷を受け、ストレージ電極２７ａ下の電荷保持領域に一時的に信号電荷を蓄積させる。また、障壁電極２６ａの幅Ｗ３は、シリアルＨＣＣＤ１６の幅Ｗ１やパラレルＨＣＣＤ１８ａの末端における幅Ｗ２よりも小さい。
【００４２】
ストレージ電極２７ａは台形状であり、信号電荷の転送方向に向けて末広がりの形状となっている。障壁電極２６ａと隣接する端におけるストレージ電極２７ａの幅は、障壁電極２６ａの幅Ｗ３と等しくなっており、これに対向する端におけるストレージ電極２７ａの幅は、シリアルＨＣＣＤ１６の末端における幅Ｗ２と等しくなっている。また、ストレージ電極２７ａは、シリアルＨＣＣＤ１６のストレージ電極２２と同じ面積になるように形成されている。このため、ストレージ電極２７ａの長さＬ３は、シリアルＨＣＣＤ１６のストレージ電極の長さＬ１よりも長い。さらに、ストレージ電極２７ａの長さＬ３は、パラレルＨＣＣＤ１８ａのストレージ電極２９ａの長さＬ２よりは短い。
【００４３】
また、ストレージ電極２７ａ下のチャネルには、信号電荷の転送方向に対して下流側半分（長さＬ３／２）の領域に、不純物が埋め込まれた不純物エリア３１ａが設けられている。ここで不純物エリア３１ａに埋め込まれた不純物は、信号電荷にとってチャネルのポテンシャルを下げる不純物である。このため、ストレージ電極２７ａ下のチャネルのポテンシャルは平坦ではなく、信号電荷の転送方向に沿って、中央部分を境界とし、下流側の不純物エリア３１ａのポテンシャルが階段状に低くなっている。
【００４４】
障壁電極２８ａは、ストレージ電極２６ａやストレージ電極２９ａの間を区切るポテンシャル障壁の上に設けられており、ストレージ電極２６ａは、信号電荷を一時的に蓄積する電荷保持領域の上に設けられている。また、障壁電極２８ａとストレージ電極２９ａは、信号電荷の転送方向に沿ってストレージ電極２７ａの下流側に交互に設けられている。これらの電極２８ａ，２９は、隣接する１個ずつの障壁電極２８ａとストレージ電極２９ａを１対として、対になった障壁電極２８ａとストレージ電極２９ａには同位相（Φ４又はΦ５）のパルス電圧が印加される。これらの各対の電極に印加されるパルス電圧の位相は、信号電荷の転送方向に沿って、位相Φ４と位相Φ５で交互になるように配線されている。これにより、電極２８ａ，２９ａ下のチャネルのポテンシャルは、各対間で交互に上下され、信号電荷は下流方向（ＦＤＡ１９ａの方向）に転送される。
【００４５】
障壁電極１８ａやストレージ電極２９ａの幅は、パラレルＨＣＣＤ１８ａの末端における幅Ｗ２と等しい。また、信号電荷の転送方向に沿ったストレージ電極２９ａの長さＬ２は、ストレージ電極２９ａの面積が、シリアルＨＣＣＤ１６のストレージ電極２２と同じ面積となるように定められる。このため、ストレージ電極２９ａの長さＬ２は、シリアルＨＣＣＤ１６の長さＬ１よりも長く、また、ストレージ電極２７ａの長さＬ３よりも長い。
【００４６】
パラレルＨＣＣＤ１８ｂは、パラレルＨＣＣＤ１８ａと対になるように、分岐電極２４の下側の斜辺部分に連接されており、表面には、分岐部１７から順に、１対の障壁電極２６ｂ及びストレージ電極２７ｂと、複数対の障壁電極２８ｂ及びストレージ電極２９ｂが設けられている。これらの各電極２６ｂ，２７ｂ，２８ｂ，２９ｂは、前述のパラレルＨＣＣＤ１８ａのものと同様に構成されるが、電極２６ｂ，２７ｂ，２８ｂ，２９ｂの各対には、パラレルＨＣＣＤ１８ａとは逆の位相のパルス電圧が印加される。
【００４７】
このため、障壁電極２６ｂ及びストレージ電極２７ｂには、位相Φ５のパルス電圧が印加される。また、障壁電極２８ｂ及びストレージ電極２９ｂの各対には、パラレルＨＣＣＤ１８ａと同様に位相Φ４又は位相Φ５の周期的なパルス電圧が交互に印加されるようになっているが、最も上流側の障壁電極２６及びストレージ電極２７ｂに隣接する障壁電極２８ｂ及びストレージ電極２９ｂの対には、パラレルＨＣＣＤ１８ａのものとは逆に位相Φ４のパルス電圧が印加される。これにより、分岐部１７に一時的に蓄積された信号電荷は、パラレルＨＣＣＤ１８ａとパラレルＨＣＣＤ１８ｂに交互に振り分けられて転送される。
【００４８】
また、パラレルＨＣＣＤ１８ａのストレージ電極２７ａ下のチャネルと同様に、ストレージ電極２７ｂ下のチャネルには、信号電荷の転送方向に対して下流側半分（長さＬ３／２）の領域に不純物が埋め込まれた不純物エリア３１ｂが設けられている。不純物エリア３１ｂに埋め込まれた不純物は、前述と同様にチャネルのポテンシャルを下げる不純物である。このため、ストレージ電極２７ｂ下のチャネルのポテンシャルは平坦ではなく、信号電荷の転送方向に沿って、中央部分を境界とし、下流側の不純物エリア３１ｂのポテンシャルが階段状に低くなっている。
【００４９】
図３（Ａ）に示すように、パラレルＨＣＣＤ１８ａのＸ‐Ｙ方向の断面は、ｐウェル層（図示しない）の表層に、信号電荷４１（図３Ｃ参照）が移動可能なｎ型のチャネル４２が設けられている。
【００５０】
パラレルＨＣＣＤ１８ａの初端に位置する障壁電極２６ａ下の領域４３には、チャネル４２内に、チャネル４２と逆型のｐ−層４４が、障壁電極２６ａの長さ方向の全体に一様に設けられている。また、障壁電極２６ａと対になるストレージ電極２７ａ下の電荷保持領域は、上流側（障壁電極２６ａ側）の領域４６と下流側（障壁電極２８ａ側）の領域４７とで２分されている。上流側の領域４６には、チャネル４２のポテンシャルを調節する不純物等は埋め込まれていない。一方、下流側の領域４７は不純物エリア３１ａに一致し、チャネル４２と同型のｎ−型不純物が埋め込まれたｎ−層４８が設けられている。これらのストレージ電極２７ａ下の領域４６，４７は、信号電荷の転送方向に沿って全体として長さＬ３となっており、ｎ−層４８が設けられた領域４６の長さは全体の半分（Ｌ３／２）の長さに設けられている。
【００５１】
また、障壁電極２８ａ下の領域５１には、障壁電極２６ａと同様のｐ−層４４が、障壁電極２６ａの長さ方向の全体に一様に設けられている。一方、この障壁電極２８ａと対になるストレージ電極２９ａ下の領域５２（電荷保持領域）には、前述のストレージ電極２７ａ下とは異なり、不純物等は埋め込まれていない。さらに、信号電荷の転送方向下流側に複数設けられた障壁電極２８ａ下及びストレージ電極２９ａ下の構造も同様になっている。
【００５２】
図３（Ｂ）に示すように、各電極２４，２６ａ，２７ａ，２８ａ，２９ａの何れにも電圧を印加しない状態でのＸ‐Ｙ方向のポテンシャル分布は、信号電荷４１（電子）に対して、ｐ−層４４が設けられた領域４３，５１のポテンシャルは、チャネル４２のポテンシャルよりも高くなっている。一方、領域４７のポテンシャルは、ｎ−層４８が設けられているために、チャネル４２のポテンシャルよりも低くなっている。また、領域５２のポテンシャルは、ｐ−層４４やｎ−層４８が設けられていないため、チャネル４２のポテンシャルそのもののとなっている。
【００５３】
したがって、ｐ−層４４が設けられた領域４３及び領域５１は、信号電荷４１にとってポテンシャル障壁となっており、これらの領域４３，５１に挟まれる領域４６，４７及び領域５２はポテンシャルの谷となっている。また、ストレージ電極２７ａ下の領域４６，４７のポテンシャルは、何れも信号電荷４１にとって、両端に隣接する障壁電極２６ａ，２８ａ下の領域４３，５１のポテンシャルよりも低くなっているが、領域４６と領域４７のポテンシャルを比較すれば、領域４６のポテンシャルよりも領域４７のポテンシャルの方がより低く、信号電荷４１の転送方向に沿って階段状に低下するポテンシャル分布となっている。このため、パラレルＨＣＣＤ１８ａが信号電荷４１を転送するときには、領域４６，４７及び領域５２が信号電荷を保持する電荷保持領域となり、領域４６，４７及び領域５２に、シリアルＨＣＣＤ１６及び分岐部１７から転送されてきた信号電荷４１が画素の単位で分離して一時的に保持される。
【００５４】
図３（Ｃ）に示すように、分岐部１７に保持された信号電荷４１がパラレルＨＣＣＤ１８ａに転送されるときには、まず、位相Φ４の電極２６ａ，２７ａに、信号電荷４１にとってポテンシャルを相対的に降下させる電圧がパルス的に印加される。これにより、障壁電極２６ａ下のチャネル４２のポテンシャルは、分岐電極２４下のチャネル４２のポテンシャルよりも低くなり、分岐電極２４下に保持されていた信号電荷４１は、ストレージ電極２７ａ下の領域４６，４７に転送される。このとき、分岐電極２４下の領域、障壁電極２６ａ下の領域４３、ストレージ電極２７ａ下の領域４６，４７の順に、信号電荷４１の転送方向に沿って階段状に低くなるポテンシャル分布となる。特に、ストレージ電極２７ａ下についても、ポテンシャルは平坦では無く、上流側から順に信号電荷４１の転送方向に沿って階段状に低くなるポテンシャル分布となっている。
【００５５】
このため、分岐部１７からパラレルＨＣＣＤ１８ａへ信号電荷４１を転送するときに、信号電荷４１の移動距離が最も長いが、チャネル４２内でポテンシャルが平坦になってしまう部分は低減されている。さらに、信号電荷４１は、分岐電極２４下の領域からストレージ電極２７ａ下の領域４６，４７へ、順に加速されながら転送される。これらによって、分岐部１７に信号電荷４１の一部が取り残されること無く、速やかにパラレルＨＣＣＤ１８ａへと転送される。
【００５６】
そして、分岐部１７からパラレルＨＣＣＤ１８ａに転送された信号電荷４１は、位相Φ５の電極２８ａ，２９ａと位相Φ４の電極２８ａ，２９ａに交互に相対的にチャネル４２のポテンシャルを降下させる電圧が印加されることによってパラレルＨＣＣＤ１８ａ内を転送される。図３（Ｄ）に示すように、隣接する位相Φ５の電極２８ａ，２９ａ下の領域５１，５２に、相対的にポテンシャルを降下させる電圧が印加されると、ストレージ電極２７ａ下の領域４６，４７に保持された信号電荷４１は、隣接する位相Φ５の電極２８ａ，２９ａ下の領域５１，５２に転送される。
【００５７】
このとき、ストレージ電極２７ａ下の領域４６，４７から、これに隣接する位相Φ５の電極２８ａ，２９ａ下の領域５１，５２にかけて、信号電荷４１の転送方向に沿って階段状に低くなるポテンシャル分布となる。特に、前述の通り、ストレージ電極２７ａ下の領域４６，４７についても、ポテンシャルは平坦ではなく、上流側から順に信号電荷４１の転送方向に沿って階段状に低くなるポテンシャル分布となっている。
【００５８】
また、こうしてストレージ電極２７ａ下の領域４６，４７から下流側のストレージ電極２９ａ下の領域５２へ信号電荷４１を転送するときに、障壁電極２８ａ下の領域５１のポテンシャルを基準としたストレージ電極２７ａ下の領域４６，４７のポテンシャルを各々Ｖ１，Ｖ２とすると、領域４７と領域５１とのポテンシャルの差Ｖ２は、０よりも大きくなっている（Ｖ２＞０）。さらに、領域４６と領域４７とのポテンシャルの差Ｖ１の１／２となっている（Ｖ２＝Ｖ１／２）。イメージセンサ１１では、シリアルＨＣＣＤ１８ａを駆動するパルス電圧の周波数を所定値に定めたときに、こうした条件が満たされるように、ｎ−層４８に埋め込む不純物の濃度が調節されている。
【００５９】
ストレージ電極２７ａが末広がり状となっているために、後続のストレージ電極２９ａよりも転送方向に沿った長さが長く、ここでの信号電荷４１の移動距離は、分岐部１７（分岐電極２４）からパラレルＨＣＣＤ１８ａ（ストレージ電極２７ａ）への移動距離に次いで長い。しかしながら、前述の通り、ストレージ電極２７ａ下の領域４６，４７は平坦な等しいポテンシャルではなく、信号電荷４１の転送方向に沿って階段状に低くなっているので、ストレージ電極２７ａ下でチャネル４２が平坦になってしまう部分が低減されている。さらに、ストレージ電極２７ａ下の領域４６，４７から、次のストレージ電極２９ａに信号電荷４１を転送するときに、領域４６に保持されていた信号電荷４１は、ストレージ電極２７ａ下の領域４６，４７においても、これらの領域４６，４７間の信号電荷４１は加速される。これらによって、ストレージ電極２７ａ下の領域４６，４７に信号電荷４１が取り残されること無く、速やかに次のストレージ電極２９ａ下の領域５２へと転送される。
【００６０】
こうしたことは、パラレルＨＣＣＤ１８ａだけでなく、パラレルＨＣＣＤ１８ａと対になるように設けられたパラレルＨＣＣＤ１８ｂについても同様である。
【００６１】
上述のように、イメージセンサ１１は、シリアルＨＣＣＤ１６から分岐部１７を経て、パラレルＨＣＣＤ１８ａ，１８ｂの２方向に分岐させて信号電荷４１を転送するが、信号電荷４１にとって、転送方向に沿って階段状にポテンシャルが低下するように、分岐部１７から信号電荷４１が転送されるパラレルＨＣＣＤ１８ａ，１８ｂの初端のストレージ電極２７ａ，２７ｂ下に不純物を埋め込んだことで、信号電荷４１の転送効率が改善される。
【００６２】
また、転送方向に沿って階段状に低下するポテンシャルの段差が、ストレージ電極２７ａ下の中央を境に設けられているので、ストレージ電極２７ａ下の領域４６，４７でポテンシャルが平坦になってしまう部分が最小化され、信号電荷４１の転送効率がより改善される。
【００６３】
また、転送方向に沿って階段状に低下するポテンシャルの段差は１段階であり、ストレージ電極２７ａ下にだけ設けられているので、埋め込む不純物は、ｎ−層４８の１箇所だけで良い。このため、ストレージ電極２７ａ下のチャネル４２に複数段階のポテンシャルの段差を設けるために、不純物の埋め込みを複数回繰り返したり、不純物の埋め込みを複数個所に行ったりする必要が無いので、前述のように信号電荷１１の転送効率を改善しながらも、イメージセンサ１１を安定して製造することができる。
【００６４】
また、イメージセンサ１１では、ストレージ電極２７ａ下の領域４６，４７からストレージ電極２９ａ下の領域５２に信号電荷４１を転送するときに、ストレージ電極２７ａ下の領域４６，４７では、上流側の領域４６から下流側の領域４７にかけて階段状にポテンシャルが低下しているとともに、障壁電極２８ａ下の領域５１のポテンシャルよりも、ｎ−層４８が設けられたストレージ電極２７ａ下の領域４７のポテンシャルが大きくなるように、ｎ−層４８に埋め込む不純物濃度が調節されている。このため、ストレージ電極２７ａ下からストレージ電極２９ａ下へ信号電荷４１を転送するときに、領域４６，４７，５１，５２のポテンシャルが等しくなってしまったり、ポテンシャルの高低が逆転したりすること無く、信号電荷４１の転送方向に沿って順に階段状に低下するポテンシャル分布となっている。これにより、信号電荷４１の転送効率が十分に改善される。
【００６５】
なお、上述の実施形態では、パラレルＨＣＣＤ１８ａ，１８ｂの初端のストレージ電極２７ａ，２７ｂ下のポテンシャルを、信号電荷４１の転送方向に沿って階段状に低下するポテンシャルとするために、ストレージ電極２７ａ，２７ｂの下流側半分にｎ−層４８を設ける例を説明したが、これに限らず、チャネル４２と逆型の不純物を埋め込むことによって、同様のポテンシャルの段差を設けるようにしても良い。
【００６６】
こうして、チャネル４２と逆型の不純物（ｐ−−）を埋め込むことによって、ストレージ電極２７ａ，２７ｂ下に信号電荷４１の転送方向に沿って階段状に低下するポテンシャルの段差を設ける場合には、図４に示すように、ストレージ電極２７ａ，２７ｂの上流側の半分（Ｌ３／２）に、不純物を埋め込み、不純物エリア６１ａ，６１ｂを設ける。
【００６７】
このとき、パラレルＨＣＣＤ１８ａのＸ‐Ｙ方向の断面では、図５（Ａ）に示すように、ストレージ電極２７ａ下の上流側の領域４６が不純物エリア６１ａと一致するように、領域４６にチャネル４２と逆型のｐ−−型不純物を埋め込んだｐ−−層６２を設ける。一方、ストレージ電極２７ａ下の下流側の領域４７には、不純物は埋め込まない。
【００６８】
こうして、ストレージ電極２７ａ下の上流側の領域４６にｐ−−層６２を設けると、図５（Ｂ）に示すように、各電極２４，２７ａ，２８ａ，２９ａに電圧を印加しない状態で、ｐ−−層６２により領域４６のチャネル４２のポテンシャルが引き上げられ、ストレージ電極２７ａ下の領域４６，４７のポテンシャルは、信号電荷４１の転送方向に沿って階段状に低下するポテンシャル分布となる。
【００６９】
このため、図５（Ｃ）に示すように、分岐電極２４下の領域からストレージ電極２７ａ下の領域４６，４７へ信号電荷４１を転送するときに、障壁電極２６ａ及びストレージ電極２７ａにチャネル４２のポテンシャルを低下させる電圧が印加される。このとき、ストレージ電極２７ａ下のポテンシャルは、前述の階段状のポテンシャル分布が維持される。このため、ｎ−層４８を設ける場合と同様に、ポテンシャルが平坦になる部分が低減され、信号電荷４１の転送効率が改善される。
【００７０】
さらに、図５（Ｄ）に示すように、ストレージ電極２７ａ下の領域４６，４７から、下流側のストレージ電極２９ａへ信号電荷４１を転送するときには、位相Φ５の障壁電極２８ａ及びストレージ電極２９ａに、チャネル４２のポテンシャルを低下させる電圧が印加される。この場合にも、ストレージ電極２７ａ下のチャネル４２に、信号電荷４１の転送方向に沿って階段状のポテンシャル分布が設けられているので、前述と同様に信号電荷４１の転送効率が改善される。
【００７１】
また、上述の通り、信号電荷４１の転送効率改善効果は、ストレージ電極２７ａ下のポテンシャル分布が、信号電荷４１の転送方向に沿って階段状に低下するポテンシャル分布となっていることによるものである。このため、領域４７下のポテンシャルを基準とした領域４６のポテンシャルの差をＶ３、領域４３のポテンシャルの差をＶ４とするときに、ポテンシャルの差Ｖ３は０より大きく、ポテンシャルの差Ｖ４よりも小さく（Ｖ４＞Ｖ３＞０）なるようにｐ−−層６２の不純物の濃度を定める必要がある。また、ポテンシャルの差Ｖ３の大きさは、ポテンシャルの差Ｖ４の半分（Ｖ３＝Ｖ４／２）としておくことが好ましい。
【００７２】
［第２実施形態］
上述の第１実施形態では、ストレージ電極２７ａ下のチャネル４２に、信号電荷４１の転送方向に沿って階段状にポテンシャルが低下するように、ストレージ電極２７ａの下に不純物エリア３１ａ，３１ｂ，６１ａ，６１ｂを設ける例を説明したが、不純物を埋め込む領域は第１実施形態の例に限らない。以下、ストレージ電極２７ａ下の領域以外にも不純物を埋め込む例を第２実施形態として説明する。なお、第１実施形態と同様の部材等の説明は省略する。
【００７３】
例えば、図６に示すように、ストレージ電極２７ａの中央に、不純物が埋め込まれたエリアと不純物の埋め込まれていないエリアの境界ができるように、パラレルＨＣＣＤ１８ａ，１８ｂの下流側全体にチャネル４２と同型のｎ−型不純物を埋め込んだ不純物エリア７１ａ，７１ｂを設ける。
【００７４】
この場合、図７（Ａ）に示すように、パラレルＨＣＣＤ１８ａのＸ‐Ｙ方向の断面では、ストレージ電極２７ａ下の上流側半分の領域４６と下流側半分の領域４７を境界として、領域４７からパラレルＨＣＣＤ１８ａの下流側全体に一様にｎ−層７２を設ける。すると、図７（Ｂ）に示すように、各電極２４，２６ａ，２７ａ，２８ａ，２９ａに電圧を印加しない状態で、ストレージ電極２７ａの下流側半分の領域４７以降では、ｎ−層７２によって、一律にチャネル４２のポテンシャルが低下する。このため、ストレージ電極２７ａ下のチャネル４２では、信号電荷４１の転送方向に沿って階段状に低下するポテンシャル分布となる。
【００７５】
こうして設けたストレージ電極２７ａ下の階段状のポテンシャル分布は、図７（Ｃ）に示すように、分岐電極２４下の領域からストレージ電極２７ａ下の領域４６，４７へ信号電荷４１を転送するときには、上述の階段状のポテンシャル分布が維持されたまま、ストレージ電極２７ａ下の領域４６，４７の全体のポテンシャルが低下する。このため、前述の第１実施形態と同様に、分岐部１７からパラレルＨＣＣＤ１８ａへの信号電荷４１の転送効率が改善される。
【００７６】
また、図７（Ｄ）に示すように、ストレージ電極２７ａ下の領域４６，４７から、下流側に隣接するストレージ電極２９ａ下の領域５２へ信号電荷４１を転送するときにも、ストレージ電極２７ａ下の階段状のポテンシャル分布は維持される。これにより、ストレージ電極２７ａ下の領域４６，４７からストレージ電極２９ａ下の領域５２への信号電荷４１の転送効率が改善される。
【００７７】
さらに、上述のように、ストレージ電極２７ａの中央を境界として、パラレルＨＣＣＤ１８ａの下流側全体にｎ−層７２を設けると、ストレージ電極２７ａよりも下流側に位置する障壁電極２８ａ下の領域５１のポテンシャルも、ｎ−層７２によって一様に低下する。このため、ストレージ電極２７ａ下の領域４６，４７からストレージ電極２９ａ下の領域５２へ信号電荷４１を転送するときに、障壁電極２８ａ下の領域５１を基準としたストレージ電極２７ａ下の下流側の領域４６のポテンシャルの差Ｖ２を０より大きくし（Ｖ２＞０）、領域４６と領域５１の間にも階段状のポテンシャル分布を設けるという条件が満たし易く、より容易にｎ−層７２を設けることができる。これにより、信号電荷４１の転送効率を改善しながらも、より容易に、歩留まり良くイメージセンサ１１を製造することができるようになる。
【００７８】
なお、上述の例では、ｎ−型不純物をパラレルＨＣＣＤ１８ａの下流側全体に埋め込む例を説明したが、チャネル４２と逆型のｐ−−型不純物を埋め込むことによって、ストレージ電極２７ａ下に階段状のポテンシャル分布を設けても良い。この場合、図８に示すように、パラレルＨＣＣＤ１８ａ，１８ｂの初端のストレージ電極２７ａ，２７ｂの中央部分を境界として、パラレルＨＣＣＤ１８ａ，１８ｂの上流側半分の領域からシリアルＨＣＣＤ１６の全体にｐ−−型不純物を埋め込んだ不純物エリア７６を設ける。
【００７９】
この場合、図９（Ａ）に示すように、パラレルＨＣＣＤ１８ａのＸ‐Ｙ方向の断面では、ストレージ電極２７ａ下の上流側半分の領域４６と下流側半分の領域４７を境界として、領域４６から、分岐部１７の全体とシリアルＨＣＣＤ１６の全体に一様にｐ−−層７７を設ける。すると、図９（Ｂ）に示すように、各電極２４，２６ａ，２７ａ，２８ａ，２９ａに電圧を印加しない状態で、ストレージ電極２７ａ下の領域４６よりも上流側全体が、ｐ−−層７７によって、一律にチャネル４２のポテンシャルが引き上げられる。このため、ストレージ電極２７ａ下のチャネル４２では、信号電荷４１の転送方向に沿って階段状に低下するポテンシャル分布となる。
【００８０】
こうして設けたストレージ電極２７ａ下の階段状のポテンシャル分布は、図９（Ｃ）に示すように、分岐電極２４下の領域からストレージ電極２７ａ下の領域４６，４７へ信号電荷４１を転送するときにきは、上述の階段状のポテンシャル分布が維持されたまま、ストレージ電極２７ａ下の領域４６，４７の全体のポテンシャルが低下する。このため、前述の第１実施形態と同様に、分岐部１７からパラレルＨＣＤＤ１８ａへの信号電荷４１の転送効率が改善される。
【００８１】
また、図９（Ｄ）に示すように、ストレージ電極２７ａ下の領域４６，４７から、下流側に隣接するストレージ電極２９ａ下の領域５２へ信号電荷４１を転送するときにも、ストレージ電極２７ａ下の階段状のポテンシャル分布は維持される。これにより、ストレージ電極２７ａ下の領域４６，４７からストレージ電極２９ａ下の領域５２への信号電荷４１の転送効率が改善される。
【００８２】
さらに、上述のように、ストレージ電極２７ａの中央を境界として、分岐部１７及びシリアルＨＣＣＤ１６の全体にｐ−−層７７を設けると、パラレルＨＣＣＤ１８ａの初端の障壁電極２６ａ下のポテンシャルも同様に引き上げられる。このため、容易に、ストレージ電極２７ａ下の下流側領域４７のポテンシャルを基準とした領域４７のポテンシャルの差Ｖ３を領域４３のポテンシャルの差Ｖ４よりも小さく（Ｖ４＞Ｖ３＞０）することができる。これにより、信号電荷４１の転送効率を改善しながらも、より容易に、歩留まり良くイメージセンサ１１を製造することができる。
【００８３】
［第３実施形態］
上述の第１実施形態及び第２実施形態では、パラレルＨＣＣＤ１８ａ，１８ｂの初端のストレージ電極２７ａ下に、信号電荷４１の転送方向に沿って階段状に低下するポテンシャル分布を設ける例を説明したが、これに限らず、他のストレージ電極下にも階段状のポテンシャル分布を設けても良い。この例を、以下、第３実施形態として説明する。なお、第１実施形態，第２実施形態と同様の部材等の説明は省略する。
【００８４】
例えば、図１０に示すように、第１実施形態と同様にしてストレージ電極２７ａ，２７ｂ下の下流側半分に不純物エリア３１ａ，３１ｂを設けるとともに、パラレルＨＣＣＤ１８ａ，１８ｂのさらに下流側のストレージ電極２９ａ，２９ｂ下に、不純物エリア８１ａ，８１ｂを設ける。ここで設ける不純物エリア８１ａ，８１ｂは、不純物エリア３１ａ，３１ｂと同様に、チャネル４２と同型のｎ−型不純物を埋め込んだものであり、各ストレージ電極２９ａ，２９ｂ下の下流側半分の領域に設ける。
【００８５】
この場合、図１１（Ａ）に示すように、パラレルＨＣＣＤ１８ａのＸ‐Ｙ方向の断面では、不純物エリア８１ａと一致するように、ストレージ電極２９ａの下流側半分（Ｌ２／２）にｎ−層８４を設ける。すると、図１１（Ｂ）に示すように、パラレルＨＣＣＤ１８ａの２つ目以降のストレージ電極２９ａ下のポテンシャルは、上流側の領域８２と下流側の領域８３とで２分され、領域８２から領域８３にかけて階段状に低下したポテンシャル分布となる。
【００８６】
このため、図１１（Ｃ）に示すように、パラレルＨＣＣＤ１８ａの初端のストレージ電極２７ａ下の領域４６，４７から、これに隣接する下流側のストレージ電極２９ａ下の領域８２，８３へ信号電荷４１を転送するときには、領域８２，８３の階段状のポテンシャル分布が維持されたまま、ストレージ電極２９ａ下全体のポテンシャルが低下される。こうしてストレージ電極２９ａ下の領域にも階段状のポテンシャル分布が設けられることで、ストレージ電極２７ａ下の領域４６，４７からストレージ電極２９ａ下の領域８２，８３への信号電荷の転送効率がさらに改善される。さらに同様にして、後続のストレージ電極２９ａ間における信号電荷４１の転送効率も改善されるので、パラレルＨＣＣＤ１８ａ全体としても信号電荷４１の転送効率がより改善される。
【００８７】
なお、ここでは、パラレルＨＣＣＤ１８ａの２つ目以降のストレージ電極２９ａに、ｎ−型の不純物を埋め込む例を説明したが、埋め込む不純物はｐ−−型であっても良い。この場合、第１実施形態でストレージ電極２７ａの上流側半分にｐ−−型不純物を埋め込んだように（図４）、各ストレージ電極２９ａの上流側半分の領域にｐ−−型不純物を埋め込めば、上述と同様に、信号電荷４１の転送効率を改善することができる。
【００８８】
また、上述の第３実施形態では、パラレルＨＣＣＤ１８ａの２つ目以降の全てのストレージ電極２９ａ下の領域にｎ−型不純物を埋め込む例を説明したが、これに限らず、複数あるストレージ電極２９ａの一部に、上述のように不純物を埋め込むようにしても良い。
【００８９】
［第４実施形態］
上述の第１〜第３実施形態では、パラレルＨＣＣＤ１８ａ，１８ｂのストレージ電極下に、信号電荷４１の転送方向に沿って階段状に順にポテンシャルが低下するポテンシャル分布を設ける例を説明したが、他の部分に同様にして階段状のポテンシャル分布を設けても良い。この例を、以下に第４実施形態として説明する。なお、第１〜第３実施形態の同様の部材等の説明は省略する。
【００９０】
図１２に示すように、第１実施形態と同様にして、ストレージ電極２７ａ，２７ｂ下の下流側半分の領域に不純物エリア３１ａ，３１ｂを設けるとともに、分岐部１７の分岐電極２４の下流側半分の領域に、不純物エリア３１ａ，３１ｂと同様の不純物を埋め込んだ不純物エリア９１を設ける。
【００９１】
この場合、図１３（Ａ）に示すように、分岐部１７からパラレルＨＣＣＤ１８ａにかけてのＰ‐Ｑ方向の断面では、分岐電極２４下は、上流側（シリアルＨＣＣＤ１６側）の領域９２と下流側（パラレルＨＣＣＤ１８ａ側）の領域９３に２分され、下流側の領域９３にチャネル４２と同型のｎ−型不純物を埋め込んだｎ−層９４が設けられる。このとき、ｎ−層９４は、Ｐ‐Ｑ方向の断面に沿った分岐電極２４の長さをＬ４とするときに、丁度半分の長さ（Ｌ４／２）となるように設ける。
【００９２】
こうして分岐電極２４の下流側半分の領域９３にｎ−層４８を設けると、図１３（Ｂ）に示すように、各電極２３，２４，２６ａ，２７ａ，２８ａ，２９ａに電圧を印加しない状態で、領域９３のポテンシャルはｎ−層４８によって低下される。このため、分岐電極２４下のポテンシャル分布は、領域９２，９３の間で信号電荷４１の転送方向に沿って階段状に低下するポテンシャル分布となる。
【００９３】
こうして分岐電極２４下に、パラレルＨＣＣＤ１８ａのストレージ電極２７ａ下と同様の階段状のポテンシャル分布を設けると、図１３（Ｃ）に示すように、分岐電極２４下の領域９２，９３から、パラレルＨＣＣＤ１８ａの初端のストレージ電極２７ａ下の領域４６，４７へと信号電荷４１を転送するときに、前述の第１実施形態の場合よりも階段状のポテンシャルの段差数が増し、ポテンシャルが平坦になる部分はさらに低減される。これにより、分岐部１７からパラレルＨＣＣＤ１８ａへの信号電荷４１の転送効率がより一層改善される。
【００９４】
なお、上述の第４実施形態では、チャネル４２と同型のｎ−型不純物を分岐電極２４下に埋め込む例を説明したが、これに限らず、チャネル４２と逆型のｐ−−型不純物を埋め込むことで、分岐電極２４下に上述と同様の階段状のポテンシャル分布を設けても良い。この場合、分岐電極２４下の上流側の領域９２にｐ−−型不純物を埋め込む。
【００９５】
また、上述の第４実施形態では、パラレルＨＣＣＤ１８ａのストレージ電極２９ａ下にｎ−型不純物を埋め込むのと同様にして、チャネル４２と同型のｎ−型不純物を分岐電極２４下に埋め込む例を説明したが、パラレルＨＣＣＤ１８ａのストレージ電極２７ａ下とは異なる型の不純物を埋め込み、上述のように、分岐電極２４下に階段状のポテンシャル分布を設けても良い。
【００９６】
さらに、上述の第４実施形態では、第１実施形態と同様にパラレルＨＣＣＤ１８ａには、ストレージ電極２７ａ下の領域４７にｎ−型不純物を埋め込み、かつ、分岐電極２４下にも階段状のポテンシャル分布を設ける例を説明したが、第２実施形態のように、ストレージ電極２７ａの中央を境に、パラレルＨＣＣＤ１８ａの下流側全体（分岐部１７及びシリアルＨＣＣＤ１６の全体）に不純物を埋め込む場合にも、上述と同様に分岐電極２４下のチャネル４２が階段状のポテンシャル分布となるようにｎ−型不純物またはｐ−−型不純物を埋め込むことで、分岐部１７からパラレルＨＣＣＤ１８ａへの信号電荷４１の転送効率がより改善される。
【００９７】
なお、上述の第１〜第４実施形態では、パラレルＨＣＣＤ１８ａ，１８ｂの初端のストレージ電極２７ａ，２７ｂ及びその直下の電荷保持領域全体の形状が信号電荷４１の転送方向に沿って末広がりに広がる形状となっている例を説明したが、初端のストレージ電極２７ａ，２７ｂ及び直下の電荷保持領域全体の形状は、任意の形状として良い。例えば、パラレルＨＣＣＤ１８ａ，１８ｂの初端のストレージ電極２７ａ，２７ｂ及びその直下の電荷保持領域全体の形状を、一定の幅の長方形や菱形としても良い。
【００９８】
また、上述の第１〜第４実施形態では、分岐部１７からＹ字状に直線的にパラレルＨＣＣＤ１８ａ，１８ｂが分岐する例を説明したが、これに限らず、パラレルＨＣＣＤ１８ａ，１８ｂの形状は任意の形状として良い。例えば、上述の第１〜第４実施形態のように、Ｙ字状に分岐した後、互いに平行になるように形状としても良い。また、分岐部１７からのＨＣＣＤの分岐の様態も、上述の第１〜第４実施形態のＹ字状に分岐する例に限らず、任意の様態として良い。例えば、シリアルＨＣＣＤ１６と一方のパラレルＨＣＣＤを直線的に構成し、他方のパラレルＨＣＣＤが分岐部１７から分岐して設けられるようにしても良い。この場合、少なくとも分岐部１７から分岐された他方のパラレルＨＣＣＤの初端に、上述の第１〜第４実施形態のように階段状のポテンシャル分布を設けることが好ましい。
【００９９】
また、上述の第１〜第４実施形態では、分岐部１７は信号電荷４１の転送方向を２方向に分岐させるが、これに限らず、３以上の方向に信号電荷４１を分岐させるようにしても良い。
【０１００】
なお、上述の第１〜第４実施形態では、階段状のポテンシャル分布を設けるときに、下流側のポテンシャルが、上流側のポテンシャルと、信号電荷の転送のために低下されたポテンシャル障壁のポテンシャルの丁度半分（Ｖ２＝Ｖ１／２またはＶ３＝Ｖ４／２）となっているが、階段状のポテンシャル分布を設けるときの各段の具体的なポテンシャルは、これに限らない。例えば、下流側のポテンシャルが、低下されたポテンシャル障壁と一致して、かえってポテンシャルが平坦な部分が増加してしまわなければ、階段状のポテンシャル分布を設けるときに、各段のポテンシャルを任意に定めて良い。但し、埋め込む不純物の濃度のばらつき等を考慮すれば、歩留まり良くイメージセンサを製造し、かつ、信号電荷の転送効率の改善効果を容易に得ることができるので、上述の第１〜第４実施形態のように各段のポテンシャルを定めることが好ましい。
【０１０１】
また、上述の第１〜第４実施形態では、階段状のポテンシャル分布を設けるときに、ストレージ電極下の領域を上流側と下流側で２等分した例を説明したが、ポテンシャル分布の格段の長さ配分はこれに限らない。例えば、ポテンシャルが低い下流側の領域が、ポテンシャルが高い上流側の領域よりも長くても良く、逆に、下流側の領域が上流側の領域よりも短くても良い。しかしながら、ポテンシャルが平坦になる部分を低減して、信号電荷４１の転送効率をより改善するためには、上述の第１〜第４実施形態のように、信号電荷４１の転送方向に沿って、ストレージ電極の中央部分でポテンシャルを階段状に変化させることが好ましい。
【符号の説明】
【０１０２】
１１  イメージセンサ
１２  画素
１３  ＶＣＣＤ
１４  ＨＣＣＤ
１６  シリアルＨＣＣＤ
１７  分岐部
１８ａ，１８ｂ  パラレルＨＣＣＤ
２１，２３，２６ａ，２６ｂ，２８ａ，２８ｂ  障壁電極
２２，２４，２７ａ，２７ｂ，２９ａ，２９ｂ  ストレージ電極
３１ａ，３１ｂ，６１ａ，６１ｂ，７１ａ，７１ｂ，７６，８１ａ，８１ｂ，９１  不純物エリア
４１  信号電荷
４２  チャネル
４４  ｐ−層
４８，７２，８４，９４  ｎ−層
６２，７７  ｐ−−層
【図１】
2010171334.tif 000003
【図２】
2010171334.tif 000004
【図３】
2010171334.tif 000005
【図４】
2010171334.tif 000006
【図５】
2010171334.tif 000007
【図６】
2010171334.tif 000008
【図７】
2010171334.tif 000009
【図８】
2010171334.tif 000010
【図９】
2010171334.tif 000011
【図１０】
2010171334.tif 000012
【図１１】
2010171334.tif 000013
【図１２】
2010171334.tif 000014
【図１３】
2010171334.tif 000015