(57)【要約】【課題】過電流を短時間に限流するとともに、トランジスタのターンオフ時に発生する過電圧を従来よりも良好に抑制することができるトランジスタ駆動回路を提供する。【解決手段】ＳＩＴ（静電誘導型トランジスタ）の駆動回路であって、ＳＩＴのゲート電圧Ｖｇｓを、ＳＩＴがオン状態となる第１の電圧Ｖ１から、第１の電圧より低くオフ状態となる第２の電圧Ｖ２まで変化させる間に、ゲート電圧Ｖｇｓを、第１の電圧より低く第２の電圧より高い第３の電圧Ｖ３から徐々に低下させる第１の期間Ｔ１を所定時間設けることを特徴とするトランジスタ駆動回路である。【選択図】図２
2010220325.tif 000002
【特許請求の範囲】
【請求項１】
静電誘導型トランジスタの駆動回路であって、
前記静電誘導型トランジスタのゲート電圧を、前記静電誘導型トランジスタがオン状態となる第１の電圧から、前記第１の電圧より低くオフ状態となる第２の電圧まで変化させる間に、
前記ゲート電圧を、前記第１の電圧より低く前記第２の電圧より高い第３の電圧から徐々に低下させる第１の期間を所定時間設ける
ことを特徴とするトランジスタ駆動回路。
【請求項２】
前記第１の期間中に、前記静電誘導型トランジスタのゲート電圧が、前記第２の電圧より高く前記第３の電圧より低い所定の第４の電圧となった場合に、前記ゲート電圧を前記第２の電圧に即座に変化させる
ことを特徴とする請求項１に記載のトランジスタ駆動回路。
【請求項３】
前記第１の期間中に、前記静電誘導型トランジスタのドレイン電流が所定の閾値以下となった後、前記静電誘導型トランジスタのゲート電圧を前記第２の電圧に変化させる
ことを特徴とする請求項１又は２に記載のトランジスタ駆動回路。
【請求項４】
前記静電誘導型トランジスタのゲート電圧を、前記第１の電圧から前記第２の電圧まで変化させる間において、前記第１の期間より前に、
前記ゲート電圧を、前記第３の電圧より低く前記第２の電圧より高い第５の電圧に低下させた後、前記第３の電圧に上昇させる
ことを特徴とする請求項１から３のいずれか１項に記載のトランジスタ駆動回路。
【請求項５】
前記ゲート電圧を、前記第５の電圧に低下させてから前記第３の電圧に上昇させるまでの第２の期間が、前記第１の期間に比べ少なくともその２分の１以下の短時間である
ことを特徴とする請求項４に記載のトランジスタ駆動回路。
【請求項６】
前記静電誘導型トランジスタが珪素又は炭化珪素を半導体材料として形成されたものである
ことを特徴とする請求項１から５のいずれか１項に記載のトランジスタ駆動回路。
【請求項７】
請求項１から６のいずれか１項に記載のトランジスタ駆動回路と、
前記トランジスタ駆動回路によって駆動される静電誘導型トランジスタとを備え、
前記静電誘導型トランジスタのドレイン電流が所定の検出値以上となった場合に、前記静電誘導型トランジスタのゲート電圧を、前記第１の電圧から前記第２の電圧まで変化させる制御を行う
ことを特徴とする半導体遮断器。
【請求項８】
静電誘導型トランジスタの駆動方法であって、
前記静電誘導型トランジスタのゲート電圧を、前記静電誘導型トランジスタがオン状態となる第１の電圧から、前記第１の電圧より低くオフ状態となる第２の電圧まで変化させる間に、
前記ゲート電圧を、前記第１の電圧より低く前記第２の電圧より高い第３の電圧から徐々に低下させる第１の期間を所定時間設ける
ことを特徴とするトランジスタ駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路を過電流から保護する際などにおいて、トランジスタをオフする時に発生する過渡電圧変動を抑制するトランジスタ駆動回路、半導体遮断器及びトランジスタ駆動方法に関する。
【背景技術】
【０００２】
データセンターや通信局舎では、高信頼・高品質なシステムが求められている。このようなシステムで用いられている直流給電システムは、上位の電源装置から供給される電力を、電流分配装置にて分岐し、多数の負荷へ電力を供給している。この電流分配装置には、短絡時の保護装置が具備されている。保護装置の種類は、ヒューズ、ＭＣＣＢ（Molded-Case Circuit Breaker；配線用遮断器）、半導体を用いた保護装置（以下、半導体遮断器という。）等がある。
【０００３】
半導体遮断器は、過電流を検出すると、半導体のゲート電圧を制御し、半導体をターンオフすることで過電流を限流する動作を行う（例えば特許文献１参照）。その際、過電流を急激に限流すると、その半導体遮断器配下のインダクタンス成分によって、半導体遮断器の入出力間に過電圧が発生し、半導体の耐圧を超え、破壊する恐れがある。
【０００４】
特許文献１に記載されている半導体遮断器では、電流制限用の半導体としてＦＥＴ(Field‐Effect Transistor；電界効果トランジスタ）が用いられている。一般に、ＦＥＴのドレイン−ソース間に掛かる過電圧の発生を抑える手段の一つとしてスナバ回路が知られている。スナバ回路は抵抗、コンデンサやダイオードなどから構成されている。このスナバ回路をＦＥＴのドレイン−ソース間に並列に接続することでターンオフ時に発生する過電圧を吸収することができる。しかしながら、吸収するエネルギーが大きい場合には抵抗、コンデンサなどが大型化してスナバ回路の規模が大きくなってしまうという課題がある。また、ＦＥＴはノーマリーオフ（ゲート電圧を印加するとターンオンとなる）特性を有しているため、ＦＥＴを用いた半導体遮断器はゲート電圧を印加するための電力が常時必要となり、その分、損失が大きくなってしまうという課題がある。
【０００５】
また、ＦＥＴ以外の半導体としては、例えばＳＩＴ（Static Induction Transistor；静電誘導型トランジスタ）がある。ＳＩＴは、ＦＥＴと異なり不飽和型の電流−電圧特性を有している。また、ＳＩＴはノーマリーオン（ゲート電圧を印加するとターンオフとなる）特性を有している。また、ＳＩＴでは、ターンオフ時のゲート電圧をステップ状に下降させることで、ＳＩＴのインピーダンスの変化を緩やかにして、過渡的に発生する過電圧を抑制することが可能である（例えば特許文献２の図１３参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第３９６４８３３号公報
【特許文献２】特開平１０−３２７０５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献２は、ターンオフ時のゲート電圧をステップ状に変化させることまでは言及している。本願出願人において確認したところでは、ゲート電圧をステップ状に変化させることで過電圧の抑制効果を確認することはできた。しかしながら、ゲート電圧の変化のさせ方によっては、ドレイン−ゲート間に発生する過電圧が振動状態となって過電圧の抑制効果が不十分となってしまったり、電流の遮断あるいは減少に要する時間が増加してしまったりすることがあることも判明した。
【０００８】
本発明は、上記のような事情を考慮してなされたものであって、過電流を短時間に限流するとともに、トランジスタのターンオフ時に発生する過電圧を従来よりも良好に抑制することができるトランジスタ駆動回路、半導体遮断器及びトランジスタ駆動方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、請求項１記載の発明は、静電誘導型トランジスタの駆動回路であって、前記静電誘導型トランジスタのゲート電圧を、前記静電誘導型トランジスタがオン状態となる第１の電圧から、前記第１の電圧より低くオフ状態となる第２の電圧まで変化させる間に、前記ゲート電圧を、前記第１の電圧より低く前記第２の電圧より高い第３の電圧から徐々に低下させる第１の期間を所定時間設けることを特徴とする。
【００１０】
請求項２記載の発明は、前記第１の期間中に、前記静電誘導型トランジスタのゲート電圧が、前記第２の電圧より高く前記第３の電圧より低い所定の第４の電圧となった場合に、前記ゲート電圧を前記第２の電圧に即座に変化させることを特徴とする。
【００１１】
請求項３記載の発明は、前記第１の期間中に、前記静電誘導型トランジスタのドレイン電流が所定の閾値以下となった後、前記静電誘導型トランジスタのゲート電圧を前記第２の電圧に変化させることを特徴とする。
【００１２】
請求項４記載の発明は、前記静電誘導型トランジスタのゲート電圧を、前記第１の電圧から前記第２の電圧まで変化させる間において、前記第１の期間より前に、前記ゲート電圧を、前記第３の電圧より低く前記第２の電圧より高い第５の電圧に低下させた後、前記第３の電圧に上昇させることを特徴とする。
【００１３】
請求項５記載の発明は、前記ゲート電圧を、前記第５の電圧に低下させてから前記第３の電圧に上昇させるまでの第２の期間が、前記第１の期間に比べ少なくともその２分の１以下の短時間であることを特徴とする。
【００１４】
請求項６記載の発明は、前記静電誘導型トランジスタが珪素又は炭化珪素を半導体材料として形成されたものであることを特徴とする。
【００１５】
請求項７記載の発明は、請求項１から６のいずれか１項に記載のトランジスタ駆動回路と、前記トランジスタ駆動回路によって駆動される静電誘導型トランジスタとを備え、前記静電誘導型トランジスタのドレイン電流が所定の検出値以上となった場合に、前記静電誘導型トランジスタのゲート電圧を、前記第１の電圧から前記第２の電圧まで変化させる制御を行うことを特徴とする半導体遮断器である。
【００１６】
請求項８記載の発明は、静電誘導型トランジスタの駆動方法であって、前記静電誘導型トランジスタのゲート電圧を、前記静電誘導型トランジスタがオン状態となる第１の電圧から、前記第１の電圧より低くオフ状態となる第２の電圧まで変化させる間に、前記ゲート電圧を、前記第１の電圧より低く前記第２の電圧より高い第３の電圧から徐々に低下させる第１の期間を所定時間設けることを特徴とするトランジスタ駆動方法である。
【発明の効果】
【００１７】
本発明によれば、ゲート電圧を、静電誘導型トランジスタがオン状態となる第１の電圧より低く、第１の電圧より低くオフ状態となる第２の電圧より高い、第３の電圧から徐々に低下させる第１の期間を所定時間設けることで、過電圧の振動を抑えることができ、トランジスタのターンオフ時に発生する過電圧を従来よりも良好に抑制することができる。
【００１８】
また、ゲート電圧が所定の電圧（第４の電圧）となった場合に、オフ状態となる第２の電圧に即座に変化させることで、振動を発生させることなく、できるだけ短時間でトランジスタをターンオフさせることができる。
【００１９】
また、ゲート電圧を、上記第３の電圧より低く第２の電圧より高い第５の電圧に低下させた後、第３の電圧に上昇させるようにすることで、ゲート電圧を低下させてから電流が減少に転じるまでの時間を短縮することができる。
【００２０】
また、ゲート電圧を、第５の電圧に低下させてから第３の電圧に上昇させるまでの第２の期間が、第３の電圧から徐々に低下させる第１の期間に比べ少なくともその２分の１以下の短時間であるようにすることで、過電圧の発生を良好に抑制するとともに、電流の減少に要する時間も良好に短縮することができる。
【００２１】
また、静電誘導型トランジスタの半導体材料を炭化珪素（ＳｉＣ）とすることで、半導体材料を珪素（Ｓｉ）とする場合に比べ耐熱性や耐電圧性を容易に高めることができる。他方、静電誘導型トランジスタの半導体材料を珪素とすることでトランジスタの価格を比較的安価にすることができる。
【００２２】
また、ＦＥＴはノーマリーオン特性であるため、半導体遮断器として使用する際、常時、ゲート電圧を印加状態としなければならず、損失が比較的大きいが、ノーマリーオフ特性である静電誘導型トランジスタ（ＳＩＴ）を用いることで、半導体遮断器として使用する際、常時、ゲート電圧を印加しなくてよいため、損失が低減できる。また、静電誘導型トランジスタ（ＳＩＴ）は、パンチスルーが発生する電圧をゲート電圧にて容易に制御できる特徴を有するため、ＦＥＴよりも比較的簡単に過電圧の発生を抑制することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施の形態としての半導体遮断器及びトランジスタ駆動回路の構成を示すブロック図である。
【図２】図１の半導体部１１の構成例を示す回路図である。
【図３】図１の半導体遮断器１の動作波形の一例を示す模式図である。
【図４】本発明の効果を確認するために用いた実験回路の回路図である。
【図５】従来例の動作を確認するための実験で用いたゲート電圧Ｖｇｓの波形を示す模式図である。
【図６】図４の実験回路にて図５のゲート電圧Ｖｇｓ波形による動作を確認した結果を示す波形図である。
【図７】従来例の動作を確認するための実験で用いたゲート電圧Ｖｇｓの波形を示す模式図である。
【図８】図４の実験回路にて図７のゲート電圧Ｖｇｓ波形による動作を確認した結果を示す波形図である。
【図９】図４の実験回路にて図７のゲート電圧Ｖｇｓ波形による動作を確認した他の結果を示す波形図である。
【図１０】図４の実験回路にて図７のゲート電圧Ｖｇｓ波形による動作を確認した他の結果を示す波形図である。
【図１１】従来例の動作を確認するための実験で用いたゲート電圧Ｖｇｓの波形を示す模式図である。
【図１２】図４の実験回路にて図１１のゲート電圧Ｖｇｓ波形による動作を確認した結果を示す波形図である。
【図１３】本発明で採用したゲート電圧Ｖｇｓを徐々に低下させる際の動作を確認するための実験で用いたゲート電圧Ｖｇｓの波形を示す模式図である。
【図１４】図４の実験回路にて図１３のゲート電圧Ｖｇｓ波形による動作を確認した結果を示す波形図である。
【図１５】図４の実験回路にてゲート電圧Ｖｇｓとドレイン電流Ｉｄとの変化の関係を確認した結果を示す波形図である。
【図１６】図４の実験回路にてゲート電圧Ｖｇｓとドレイン電流Ｉｄとの変化の関係を確認した他の結果を示す波形図である。
【図１７】本発明で採用したゲート電圧Ｖｇｓを一旦低下させた後、上昇させてから徐々に低下させる際の動作を確認するための実験で用いたゲート電圧Ｖｇｓの波形を示す模式図である。
【図１８】図４の実験回路にて図１７のゲート電圧Ｖｇｓ波形による動作を確認した結果を示す波形図である。
【図１９】図１８の時間軸を拡大して示した波形図である。
【図２０】本発明で採用したゲート電圧Ｖｇｓを一旦低下させた後、上昇させてから徐々に低下させる際の動作を確認するための実験で用いたゲート電圧Ｖｇｓの波形を示す模式図である。
【図２１】図４の実験回路にて図２０のゲート電圧Ｖｇｓ波形による動作を確認した結果を示す波形図である。
【図２２】図２１の時間軸を拡大して示した波形図である。
【発明を実施するための形態】
【００２４】
以下、図面を参照して本発明の実施の形態について説明する。図１は、本発明の実施の形態としての半導体遮断器１と、その周辺回路の構成を示すブロック図である。この場合、半導体遮断器１は、直流電源である電源装置２の直流出力線４１、４２と、負荷装置３の直流入力線４３、４４との間に設けられている。この場合、直流出力線４１と直流入力線４３が正極、直流出力線４２と直流入力線４４が負極である。
【００２５】
半導体遮断器１は、半導体部１１、電流センサ１２、電流計測部１３、トランジスタ駆動回路１４及び入力インターフェース１５から構成されている。ここで、トランジスタ駆動回路１４は、半導体部１１内に設けられているＳＩＴ（静電誘導型トランジスタ）のゲート信号を制御する回路であり、ドライブ部１４１、制御部１４２、設定記憶部１４３及び記憶部１４４から構成されている。
【００２６】
半導体部１１は、直流出力線４１と直流入力線４３との間に直列に設けられていて、電源装置２から負荷装置３に対する過大な電流を遮断する。図２は、半導体部１１の構成例を示す回路図である。図２に示す半導体部１１は、ＳＩＴ１１１と、スナバ回路１１２とから構成されている。このＳＩＴ１１１のドレインＤは電源装置２に接続され、ソースＳは負荷装置３に接続され、ゲートＧはドライブ部１４１に接続されている。スナバ回路１１２は、互いに直列接続されている抵抗１１２１とコンデンサ１１２２とから構成されていて、ＳＩＴ１１１のドレインＤとソースＳ間に並列に接続されている。
【００２７】
一方、図１の電流センサ１２は、直流出力線４２と直流入力線４４との間に直列に設けられていて、電源装置２から負荷装置３に流れる電流を検知して電流計測部１３へ出力する。電流計測部１３は、電流センサ１２から出力されるアナログの検知結果をＡ／Ｄ変換（アナログ／デジタル変換）して記憶部１４４に順次書き込む。入力インターフェース１５は、外部に接続される図示していない機器から、各種設定値の入力を受け付けて設定記憶部１４３に書き込む。
【００２８】
また、トランジスタ駆動回路１４内のドライブ部１４１は、制御部１４２からの指示に従って、半導体部１１が備えるＳＩＴ１１１（図２）のゲート電圧を制御する。
【００２９】
設定記憶部１４３は、各種設定値を記憶するメモリである。この設定記憶部１４３には、例えば、以下のデータが記憶される。すなわち、過電流であることを検出する閾値（過電流検出値）、ＳＩＴ１１１のゲート電圧Ｖｇｓをどのように変化させるかを示すデータ、つまり目標となるゲート電圧Ｖｇｓの値を、電流遮断開始から遮断動作終了までの経過時間に従い時系列に示すデータ等を記憶する。より具体的には、例えば、時系列のデータとして、遮断を開始してから途中で電圧の変化を止めるまでの時間、一旦下げた電圧を少し上げきるまでの時間、途中で変化を止めた電圧からターンオフにするまでの時間など、が含まれている。
【００３０】
記憶部１４４は、電流センサ１２及び電流計測部１３で計測した負荷電流値を記憶する。
【００３１】
制御部１４２は、記憶部１４４に書き込まれた電流の値と、設定記憶部１４３に書き込まれた過電流であるか否かを判定する基準値としての過電流検出値とを比較し、電流の値が過電流検出値を超えた場合に、電流遮断の動作を行う。電流遮断をする場合は、設定記憶部１４３に記憶されたゲート電圧Ｖｇｓの時系列のデータに基づいて、半導体部１１のＳＩＴ１１１におけるゲート・ソース間の電圧（以下、ゲート電圧）Ｖｇｓの目標電圧をドライブ部１４１に指示する。すなわち、制御部１４２は、記憶部１４４に記憶されている電流値と設定記憶部１４３に記憶されている過電流検出値とを比較して、記憶部１４４の値が小さいと判定した場合、ドライブ部１４１に対してＳＩＴ１１１をオン状態とするゲート電圧を出力するよう指示する。他方、制御部１４２は、記憶部１４４の値が大きいと判定した場合、すなわち電流センサ１２で検知された負荷電流が過電流検出値以上である（あるいはそれを超える）と判定した場合には、ドライブ部１４１に対して次に図３を参照して説明する指示を出力する。
【００３２】
図３は、図２のＳＩＴ１１１のドレイン−ソース電圧Ｖｄｓ、ドレイン電流Ｉｄ及びゲート−ソース電圧（以下、ゲート電圧）Ｖｇｓの時間変化を模式的に示した図である。図３に示す例では、一例として、ＳＩＴ１１１が、ゲート電圧Ｖｇｓが電圧Ｖ１＝０Ｖでオン状態（ターンオン）、電圧Ｖ１より低い電圧Ｖ２＝−２０Ｖでオフ状態（ターンオフ）となる特性を有していることとしている。また、ドレイン電流Ｉｄと、電流センサ１２が検知する電流値は対応しているもの（等しいもの）とする。
【００３３】
時刻ｔ１で負荷装置３で何らかの過電流状態が発生したとすると、ドレイン電流Ｉｄはそこから増加し始める。時刻ｔ２で、ドレイン電流Ｉｄと過電流検出値とが一致した（あるいは過電流検出値を超えた）とする。ここで、制御部１４２は、設定記憶部１４３に記憶されているゲート電圧Ｖｇｓの制御パターンを参照しながら、ゲート電圧Ｖｇｓの指示値を制御パターンに従って変化させながら、ＳＩＴ１１１がオン状態となる電圧Ｖ１（第１の電圧）から電圧Ｖ１より低くオフ状態となる電圧Ｖ２（第２の電圧）まで変化させる制御を開始する。
【００３４】
この例では、まず時刻ｔ２で過電流状態を検知した後、制御部１４２は、ゲート電圧Ｖｇｓを電圧Ｖ５（第５の電圧）まで低下させる指示を出力する。この電圧Ｖ５は、次の指示値である電圧Ｖ３（第３の電圧）より低く電圧Ｖ２より高い値を有している。この例では、電圧Ｖ５の値は例えば−１２Ｖであるとする。図３の例では、時刻ｔ３でゲート電圧Ｖｇｓが電圧Ｖ５まで低下している。この時刻ｔ２から時刻ｔ３までの時間Ｔ３は、０から任意の値に設定することができる。
【００３５】
次に、制御部１４２は、例えば数μｓ程度の時間Ｔ２をかけてランプ状にゲート電圧Ｖｇｓを電圧Ｖ３（第３の電圧）まで変化させる指示を出力する。電圧Ｖ３は、電圧Ｖ１より低く電圧Ｖ２より高い電圧であり、この後、制御部１４２は、時間Ｔ１を掛けてゲート電圧Ｖｇｓをランプ状に徐々に電圧Ｖ４（第４の電圧）まで低下させる指示を出力する。これらゲート電圧Ｖｇｓの関係は、電圧Ｖ１＞電圧Ｖ３＞電圧Ｖ４＞電圧Ｖ２となる。このゲート電圧Ｖｇｓをランプ状に徐々に電圧Ｖ４まで低下させる時間Ｔ１を設けることで、過電圧の振動を抑える効果が得られることを確認している。
【００３６】
この例では、電圧Ｖ３は−９Ｖであり、電圧Ｖ４は−１０Ｖであり、そして時間Ｔ３は数μｓから数１０μｓ程度であるとする。図３では、時刻ｔ４でゲート電圧Ｖｇｓが電圧Ｖ３まで上昇し、時刻ｔ６まで掛けてゲート電圧Ｖｇｓが徐々に電圧Ｖ４まで下降している。
【００３７】
制御部１４２は、時間Ｔ１を掛けてゲート電圧Ｖｇｓを電圧Ｖ４まで低下させた後、即座にＳＩＴ１１がオフ状態となる電圧Ｖ２にゲート電圧Ｖｇｓを変化させる。図３では、時刻ｔ６でゲート電圧Ｖｇｓが電圧Ｖ４に到達した後、電圧Ｖ２に短時間で変化している。
【００３８】
このようなゲート電圧Ｖｇｓの制御によるドレイン−ソース電圧Ｖｄｓとドレイン電流Ｉｄの変化は、実験的に確認したところによれば、図３に示すようにドレイン−ソース電圧Ｖｄｓがゲート電圧Ｖｇｓの低下後（時刻ｔ２あるいはｔ３以降）一旦上昇に転じるものの、時刻ｔ５付近では電源電圧（電源装置２の出力で電圧）近くまで低下している。他方、ドレイン電流Ｉｄは、時刻ｔ１以降に上昇した後、時刻ｔ３付近でピークを迎えた後、時刻ｔ５付近でほぼゼロまで低下している。
【００３９】
なお、制御部１４２によるゲート電圧Ｖｇｓの制御では、以下のような条件を追加することも可能である。例えば、電圧Ｖ４までゲート電圧Ｖｇｓを低下させた後、即座に電圧Ｖ２まで低下させる際に、ドレイン電流Ｉｄが所定の値（図３では「電流閾値」）まで低下していることを条件として追加することができる。図３の例では、時刻ｔ５でドレイン電流Ｉｄが電流閾値以下となっており、電圧Ｖ４から電圧Ｖ２への指令は、時刻ｔ５以降に行われることになる。これと異なり、例えば、ドレイン電流Ｉｄが電流閾値以下となる前にゲート電圧指令値が電圧Ｖ４まで低下していた場合には、電圧Ｖ４のままゲート電圧Ｖｇｓの指令値を維持し、ドレイン電流Ｉｄが電流閾値以下となった後、即座に指令値を電圧Ｖ２に変化させる制御が行われることになる。
【００４０】
なお、ゲート電圧Ｖｇｓを、電圧Ｖ５に低下させてから電圧Ｖ３に上昇させるまでの時間Ｔ２（第２の期間）は、ゲート電圧Ｖｇｓを電圧Ｖ３から徐々に低下させる時間Ｔ１（第１の期間）に比べ少なくともその２分の１以下の短時間であるようにすることで、過電圧の発生を良好に抑制するとともに、電流の減少に要する時間も良好に短縮することができると考えられる。
【００４１】
本実施の形態の半導体遮断器１及びトランジスタ駆動回路１４によれば、ゲート電圧Ｖｇｓを、ＳＩＴ１１１がオン状態となる電圧Ｖ１（第１の電圧）より低く、電圧Ｖ１より低くオフ状態となる電圧Ｖ２（第２の電圧）より高い、電圧Ｖ３（第３の電圧）から徐々に低下させる時間Ｔ１（第１の期間）を所定時間設けることで、過電圧の振動を抑えることができる。よって、トランジスタのターンオフ時に発生する過電圧を従来よりも良好に抑制することができる。
【００４２】
また、本実施形態によれば、ゲート電圧Ｖｇｓが所定の電圧Ｖ４（第４の電圧）となった場合に、オフ状態となる電圧Ｖ２に即座に変化させることで、振動を発生させることなく、できるだけ短時間でＳＩＴ１１１をターンオフさせることができることを確認している。
【００４３】
また、ゲート電圧Ｖｇｓを、電圧Ｖ３より低く電圧Ｖ２より高い電圧Ｖ５（第５の電圧）に低下させた後（時刻ｔ３）、電圧Ｖ３に上昇させるようにすることで（時刻ｔ４）、ゲート電圧Ｖｇｓを低下させてから電流が減少に転じるまでの時間を短縮することができる。これらゲート電圧Ｖｇｓの関係は、電圧Ｖ１＞電圧Ｖ３＞電圧Ｖ４＞電圧Ｖ５＞電圧Ｖ２となる。
【００４４】
なお、本発明の実施の形態は、上記の形態に限定されず、例えば、図１では正極側に設けた半導体部１１を負極側に設けたり、負極側に設けた電流センサ１２を正極側に設けたり、両者を同極に設けたりすることが可能である。また、半導体部１１に設ける半導体素子としては、ＳＩＴに限らず、降伏電圧をゲート電圧の制御によって制限できる素子であれば、他のものを適用するようにしてもよい。
【００４５】
また、ゲート電圧Ｖｇｓのランプ状の変化は、段階的に変化させるものであったり、連続して直線状に変化させるものであったり、あるいは一次遅れ系の特性のように指数関数的に変化させるものであったりしてもよい。また、スナバ回路１１２は、省略することも可能である。また、設定記憶部１４３に記憶するゲート電圧Ｖｇｓの制御パターンは時系列のデータに限らず、所定の関数を用いて計算によって算出するものとしてもよい。
【００４６】
次に、図４〜図２２を参照して、本発明によるターンオフ時の過渡特性と、本発明を採用しない場合の過渡特性の比較実験結果について説明する。
【００４７】
図４は、この比較実験で用いた簡易的な実験回路の構成を示す回路図である。直流電源２ａに負荷となるソレノイド３ａとＳＩＴ１１１ａのドレイン−ソースを直列に接続している。また、ＳＩＴ１１１ａのゲートには、プログラマブルな発振器１４ａを接続している。過電流状態は、ＳＩＴ１１１ａをオンすることで模擬している。すなわち、初期状態では、ＳＩＴ１１１ａをオフ状態（ゲート電圧Ｖｇｓ＝−２０Ｖ）としている。そして、このオフ状態でゲート電圧Ｖｇｓとして所定の波形を持つ電圧を印加することで、ＳＩＴ１１１ａを短時間オン状態にする。ここで過電流状態を発生させている。その後、所定時間後にオフ状態として、ターンオフ時の過渡波形を測定した。本実験回路では、電流検知に関する構成は省略しているため、電流検知の遅れなどによる影響は確認できないが、ターンオフ時の過電圧の発生や、電流の遮断特性を確認するには十分である。
【００４８】
実験で用いたＳＩＴ１１１ａは、炭化珪素（ＳｉＣ）を用いたＳＩＴ（ＳｉＣ−ＳＩＴ）である。ＳｉＣ−ＳＩＴは、シリコン（Ｓｉ）と比較してバンドギャップ幅が約３倍と広く、絶縁破壊電界強度が約１０倍と大きいため、耐熱性や耐電圧性に優れている。ただし、ＳＩＴ１１１ａには、シリコンを半導体材料として用いるＳＩＴ（Ｓｉ−ＳＩＴ）を用いてもよい。この場合には価格的な効果が期待できる。
【００４９】
図５及び図６は、比較のため、本発明によるゲート電圧制御を行わずに、ゲート電圧をパルス状に変化させた場合の実験結果を示す図であり、図５がゲート電圧Ｖｇｓ波形を示し、図６がＳＩＴ１１１ａのドレイン−ソース電圧Ｖｄｓ、ドレイン電流Ｉｄ及びゲート電圧Ｖｇｓの時間変化を示している。この場合、図５に示すように、ゲート電圧Ｖｇｓを−２０Ｖ（オフ状態）から＋２Ｖ（あるいは０Ｖ）（オン状態）に２．５μｓだけ変化させ、再び−２０Ｖ（オフ状態）に戻している。
【００５０】
図６に示すように、パルス状の波形（矩形波）でオン状態から即座にＳＩＴ１１１ａをターンオフすると、この場合、約１０００Ｖの電圧がＳＩＴ１１１ａのドレイン−ソース間に発生している。その後、半導体の寄生容量（Ｃ）と配線インダクタンス（Ｌ）にて共振、電圧が振動しながら減衰する現象が発生している。
【００５１】
次に、図７〜図１０を参照して、図７に示すようにゲート電圧Ｖｇｓをステップ状に変化させた時の各波形を比較する。これらの図に示す実験では、いずれも本発明によるゲート電圧制御を行っていない。
【００５２】
この場合、図７に示すように、ゲート電圧Ｖｇｓを−２０Ｖ（オフ状態）から０Ｖ（オン状態）に２．５μｓだけ変化させ、３０μｓの間所定の一定電圧とした後、再び−２０Ｖ（オフ状態）に戻している。図８ではこの３０μｓの間ゲート電圧Ｖｇｓ＝−１０．４Ｖとしている。図９では３０μｓの間ゲート電圧Ｖｇｓ＝−９．８Ｖとしている。そして、図９では３０μｓの間ゲート電圧Ｖｇｓ＝−９．０Ｖとしている。
【００５３】
図８では過電圧のピークが７５０Ｖ、図９では過電圧のピークが６５０Ｖ、図１０では過電圧のピーク（最初の山）が５５０Ｖとなっていて、ゲート電圧Ｖｇｓが低いほど過電圧ピーク値が低くなっていることが分かる。ただし、図８では、ドレイン−ソース電圧Ｖｄｓにピーク電圧を超える値を有するものではないが、振動が発生している。図１０では、ドレイン−ソース電圧Ｖｄｓにピーク電圧（最初の山）５５０Ｖを超える値を有する振動が発生している。
【００５４】
これらの実験結果から、図７に示すようなステップ状に変化するゲート電圧ＶｇｓによってＳＩＴ１１１ａをターンオフさせた場合、一応のドレイン電流Ｉｄの限流と、過電圧の抑制ができることは分かった。しかしながら、図１０に示すように、ドレイン電流Ｉｄが下がり切らないうちにゲート電圧Ｖｇｓをオフ状態の電圧−２０Ｖにしてしまうと、ドレイン−ソース電圧Ｖｄｓに振動が発生することが確認された。
【００５５】
次に、図１１〜図１４を参照して、図３の時間Ｔ１の制御、すなわちゲート電圧Ｖｇｓを徐々に低下させる制御の効果について説明する。図１１及び図１２は、比較のため、ゲート電圧Ｖｇｓを徐々に低下させることはせず、一定の電圧を維持した後、即座にオフ状態に移行させる場合を確認した結果を示している。この場合、図１１に示すように、ゲート電圧Ｖｇｓを−２０Ｖ（オフ状態）から０Ｖ（オン状態）に３．０μｓだけ変化させ、２０μｓの間所定の一定電圧（Ｖｇｓ＝−９Ｖ）とした後、再び−２０Ｖ（オフ状態）に戻している。図１２に示すように、ドレイン−ソース電圧Ｖｄｓにピーク電圧（最初の山）を超える値を有する振動が発生している。
【００５６】
他方、図１３及び図１４は、ゲート電圧Ｖｇｓを徐々に低下させる制御を行った後、即座にオフ状態に移行させる場合を確認した結果を示している。この場合、図１３に示すように、ゲート電圧Ｖｇｓを−２０Ｖ（オフ状態）から０Ｖ（オン状態）に３．０μｓだけ変化させ、その後１０．０μｓの間所定の一定電圧（Ｖｇｓ＝−９Ｖ）とした後、続く１０．０μｓの間徐々に−１０Ｖまで電圧を低下させ、その後再び−２０Ｖ（オフ状態）に戻している。図１４に示すように、ドレイン−ソース電圧Ｖｄｓに振動は発生していない。
【００５７】
このように、ゲート電圧Ｖｇｓを徐々に低下させることで、ドレイン電流Ｉｄが減少する時間を短縮することができ、ドレイン−ソース電圧Ｖｄｓに振動を発生しないようにする効果が得られている。
【００５８】
次に、図１５及び図１６を参照して、ゲート電圧Ｖｇｓをステップ状に変化させた場合の電圧値と、ゲート電圧Ｖｇｓを変化させてからドレイン電流Ｉｄが減少に転じるまでの時間を比較した結果を説明する。図１５は、２．５μｓだけオン状態とした後、Ｖｇｓ＝−９．６Ｖまでゲート電圧Ｖｇｓを変化させた場合、図１６は、２．５μｓだけオン状態とした後、Ｖｇｓ＝−９．０Ｖまでゲート電圧Ｖｇｓを変化させた場合を示している。図１５に示すＶｇｓ＝−９．６Ｖの場合はゲート電圧Ｖｇｓを変化させてから電流が減少に転じるまでの時間が０．８μｓである。一方、図１６に示すＶｇｓ＝−９．０Ｖの場合はゲート電圧Ｖｇｓを変化させてから電流が減少に転じるまでの時間が１．２μｓである。
【００５９】
このように、電流が減少に転じるまでの時間を短縮するには、ドレイン−ソース電圧Ｖｄｓの立ち上がり（オフ状態になる時間）を速くすること、すなわちゲート電圧Ｖｇｓをできるだけ低い値とすることが望ましいことが分かる。ただし、ゲート電圧Ｖｇｓを低くすると、ドレイン−ソース電圧Ｖｄｓのピーク電圧は上昇してしまう。
【００６０】
次に、図１７〜図１９を参照して、本発明によるゲート電圧制御を行った場合の実験結果について説明する。なお、図１９の波形は図１８の波形の時間軸を拡大したものである。この場合、ゲート電圧Ｖｇｓの波形は図１７に示すように、ゲート電圧Ｖｇｓを−２０Ｖ（オフ状態）から０Ｖ（オン状態）に３．０μｓだけ変化させ、その後一旦ゲート電圧Ｖｇｓを−１２Ｖにした後、２．５μｓ後にＶｇｓ＝−９Ｖまで上昇させ、７．５μｓの間Ｖｇｓ＝−９Ｖで一定としている。そして、続く１０．０μｓの間でＶｇｓ＝−１０Ｖまで徐々に電圧を低下させ、その後再び−２０Ｖ（オフ状態）に戻している。
【００６１】
図１８に示すようにドレイン−ソース電圧Ｖｄｓの過電圧のピーク値は７６０Ｖである。また、図１９に示すようにゲート電圧Ｖｇｓを変化させてからドレイン電流Ｉｄが減少に転じるまでの時間は０．５２μｓである。なお、ドレイン−ソース電圧Ｖｄｓに振動は発生していない。
【００６２】
次に、図２０〜図２２を参照して、本発明によるゲート電圧制御を行った場合の他の実験結果について説明する。なお、図２２の波形は図２１の波形の時間軸を拡大したものである。この場合、ゲート電圧Ｖｇｓの波形は図２０に示すように、ゲート電圧Ｖｇｓを−２０Ｖ（オフ状態）から０Ｖ（オン状態）に３．０μｓだけ変化させ、その後一旦ゲート電圧Ｖｇｓを−１２Ｖにした後、１μｓ後にＶｇｓ＝−９Ｖまで上昇させ、そして、続く１９．０μｓの間でＶｇｓ＝−１０Ｖまで徐々に電圧を低下させ、その後再び−２０Ｖ（オフ状態）に戻している。
【００６３】
図２１に示すようにドレイン−ソース電圧Ｖｄｓの過電圧のピーク値は５５０Ｖである。また、図２２に示すようにゲート電圧Ｖｇｓを変化させてからドレイン電流Ｉｄが減少に転じるまでの時間は０．６０μｓである。なお、ドレイン−ソース電圧Ｖｄｓに振動は発生していない。
【００６４】
図１７〜図２２を参照して説明した実験結果からは、図３の時間Ｔ２を変化させることで、ドレイン−ソース電圧Ｖｄｓの過電圧のピーク値とドレイン電流Ｉｄの減少に転じるまでの時間を調整できることが確認された。
【００６５】
以上のように、本発明の半導体遮断器（あるいはトランジスタ駆動回路）によれば、電流の限流制御や、過電圧の抑制の制御性を向上させることができるので、従来の半導体遮断器に比べ、保護動作時の過渡電圧変動を抑制でき、半導体の破壊を防止できる。また、過渡電圧変動を抑制できるため、スナバ回路の小型化もしくは省略化が可能となる。また、この分の部材が不要となるため、コストダウンが図れる。
【符号の説明】
【００６６】
１  半導体遮断器
２  電源装置
３  負荷装置
１４  トランジスタ駆動回路
１１１  ＳＩＴ（静電誘導型トランジスタ）
１４１  ドライブ部
１４２  制御部
１４３  設定記憶部
１４４  記憶部
【図１】
2010220325.tif 000003
【図２】
2010220325.tif 000004
【図３】
2010220325.tif 000005
【図４】
2010220325.tif 000006
【図５】
2010220325.tif 000007
【図６】
2010220325.tif 000008
【図７】
2010220325.tif 000009
【図８】
2010220325.tif 000010
【図９】
2010220325.tif 000011
【図１０】
2010220325.tif 000012
【図１１】
2010220325.tif 000013
【図１２】
2010220325.tif 000014
【図１３】
2010220325.tif 000015
【図１４】
2010220325.tif 000016
【図１５】
2010220325.tif 000017
【図１６】
2010220325.tif 000018
【図１７】
2010220325.tif 000019
【図１８】
2010220325.tif 000020
【図１９】
2010220325.tif 000021
【図２０】
2010220325.tif 000022
【図２１】
2010220325.tif 000023
【図２２】
2010220325.tif 000024