(57)【要約】      （修正有）【課題】モーターの高速回転時にも好適なモーター制御を行うことが可能なモーター制御回路を提供すること。【解決手段】モーター２０１の転流制御を行うモーター制御回路１０１は、モーターの転流タイミングを判断するための基準カウンタとなるフリーランニングタイマ１１１と、モーターの転流タイミングにおいてフリーランニングタイマが示すカウント値に相当する基準カウント値を格納するためのタイマレジスタであって、基準カウント値を演算する演算回路３０１から基準カウント値が入力されるタイマレジスタ１２１と、タイマレジスタから入力され、フリーランニングタイマのカウント値との比較用に使用される基準カウント値を格納するための比較バッファ１２２と、フリーランニングタイマのカウント値と、カウント値と基準カウント値との比較結果を示す信号を出力するコンパレータ１３１とを備える。【選択図】図１
2010220420.tif 000002
【特許請求の範囲】
【請求項１】
モーターの転流制御を行うモーター制御回路であって、
前記モーターの転流タイミングを判断するための基準カウンタとなるフリーランニングタイマと、
前記モーターの転流タイミングにおいて前記フリーランニングタイマが示すカウント値に相当する基準カウント値を格納するためのタイマレジスタであって、前記基準カウント値を演算する演算回路から前記基準カウント値が入力されるタイマレジスタと、
前記タイマレジスタから入力され、前記フリーランニングタイマの前記カウント値との比較用に使用される前記基準カウント値を格納するための比較バッファと、
前記フリーランニングタイマの前記カウント値と、前記比較バッファに格納された前記基準カウント値とを比較して、前記カウント値と前記基準カウント値との比較結果を示す信号を出力するコンパレータと、
を備えることを特徴とするモーター制御回路。
【請求項２】
前記モーターの転流制御の制御相が、第１の制御相、第２の制御相、第３の制御相の順に変化する場合において、
前記モーター制御回路では、
前記第１の制御相の開始時点において、
前記タイマレジスタに、前記第２の制御相用の基準カウント値が格納されており、
前記比較バッファに、前記第１の制御相用の基準カウント値が格納されており、
前記第１の制御相において、
前記比較バッファ内の前記第１の制御相用の基準カウント値は、前記カウント値が前記第１の制御相用の基準カウント値に到達した後に、前記タイマレジスタからの前記第２の制御相用の基準カウント値に更新され、
前記タイマレジスタ内の前記第２の制御相用の基準カウント値は、前記比較バッファ内の前記第１の制御相用の基準カウント値が前記第２の制御相用の基準カウント値に更新された後に、前記演算回路からの前記第３の制御相用の基準カウント値に更新される、
ことを特徴とする請求項１に記載のモーター制御回路。
【請求項３】
更に、前記フリーランニングタイマの前記カウント値をリセットするリセット回路を備えることを特徴とする請求項１又は２に記載のモーター制御回路。
【請求項４】
モーターの転流制御を行うモーター制御回路であって、
前記モーターの転流制御を行う第１及び第２の制御回路と、
前記モーターの転流制御を前記第１の制御回路が行うか前記第２の制御回路が行うかを切り替えるセレクタ回路とを備え、
前記第１及び第２の制御回路の各々は、
前記モーターの転流タイミングを判断するための基準カウンタとなるフリーランニングタイマと、
前記モーターの転流タイミングにおいて前記フリーランニングタイマが示すカウント値に相当する基準カウント値を格納するためのタイマレジスタであって、前記基準カウント値を演算する演算回路から前記基準カウント値が入力されるタイマレジスタと、
前記タイマレジスタから入力され、前記フリーランニングタイマの前記カウント値との比較用に使用される前記基準カウント値を格納するための比較バッファと、
前記フリーランニングタイマの前記カウント値と、前記比較バッファに格納された前記基準カウント値とを比較して、前記カウント値と前記基準カウント値との比較結果を示す信号を出力するコンパレータと、
を備えることを特徴とするモーター制御回路。
【請求項５】
前記モーターは、位置検出信号を出力するホールセンサを備え、
前記セレクタ回路は、前記位置検出信号に応じて、前記第１の制御回路と前記第２の制御回路とを切り替えることを特徴とする請求項４に記載のモーター制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モーター制御回路に関し、例えば、ＰＭＤ（プログラマブル・モーター・ドライバ）を内蔵したマイクロコンピュータによる三相ブラシレスモーターの制御用に使用されるものである。
【背景技術】
【０００２】
三相ブラシレスモーターは、ホールセンサ（ホール素子又はホールＩＣ）からの位置検出信号を受け付けてから各相の転流制御を行うことで、モーターの回転制御を行うことができる。
【０００３】
しかしながら、ブラシレスモーターの特性上、モーター内のステータコイルの転流動作から電磁場が最高値になるまでにはタイムラグがある。特に、モーターの駆動効率を向上させる場合、即ち、モーターを高速に回転させる場合には、ステータの電磁場が最高値になる前に、ローターが次の転流角度まで進んでしまう可能性がある。
【０００４】
ＰＭＤによる転流制御では、現制御相の転流タイミングは、各相間の位置検出割り込みを基点に設定される。ＰＭＤによる転流制御は、ホールセンサからの信号による位置検出割り込みから、ステータの電磁場が最大値に到達するまでの、短い時間内で行われる。そのため、転流を行いたいタイマ値をタイマレジスタに設定し、ＰＭＤモードタイマとタイマレジスタ値が一致することで転流制御を行う。
【０００５】
しかしながら、このような転流制御では、モーターの特性や負荷によっては、モーターの高速回転時には最適な制御ができない可能性がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平８−２１４５８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、モーターの高速回転時にも好適なモーター制御を行うことが可能なモーター制御回路を提供することを課題とする。
【課題を解決するための手段】
【０００８】
本発明の一の態様は、例えば、モーターの転流制御を行うモーター制御回路であって、前記モーターの転流タイミングを判断するための基準カウンタとなるフリーランニングタイマと、前記モーターの転流タイミングにおいて前記フリーランニングタイマが示すカウント値に相当する基準カウント値を格納するためのタイマレジスタであって、前記基準カウント値を演算する演算回路から前記基準カウント値が入力されるタイマレジスタと、前記タイマレジスタから入力され、前記フリーランニングタイマの前記カウント値との比較用に使用される前記基準カウント値を格納するための比較バッファと、前記フリーランニングタイマの前記カウント値と、前記比較バッファに格納された前記基準カウント値とを比較して、前記カウント値と前記基準カウント値との比較結果を示す信号を出力するコンパレータと、を備えることを特徴とするモーター制御回路である。
【０００９】
本発明の別の態様は、例えば、モーターの転流制御を行うモーター制御回路であって、前記モーターの転流制御を行う第１及び第２の制御回路と、前記モーターの転流制御を前記第１の制御回路が行うか前記第２の制御回路が行うかを切り替えるセレクタ回路とを備え、前記第１及び第２の制御回路の各々は、前記モーターの転流タイミングを判断するための基準カウンタとなるフリーランニングタイマと、前記モーターの転流タイミングにおいて前記フリーランニングタイマが示すカウント値に相当する基準カウント値を格納するためのタイマレジスタであって、前記基準カウント値を演算する演算回路から前記基準カウント値が入力されるタイマレジスタと、前記タイマレジスタから入力され、前記フリーランニングタイマの前記カウント値との比較用に使用される前記基準カウント値を格納するための比較バッファと、前記フリーランニングタイマの前記カウント値と、前記比較バッファに格納された前記基準カウント値とを比較して、前記カウント値と前記基準カウント値との比較結果を示す信号を出力するコンパレータと、を備えることを特徴とするモーター制御回路である。
【発明の効果】
【００１０】
本発明によれば、モーターの高速回転時にも好適なモーター制御を行うことが可能なモーター制御回路を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】第１実施形態のモーター制御回路の構成を示す回路図である。
【図２】第１実施形態におけるモーターの転流制御について説明するための図である。
【図３】第１実施形態におけるモーターの転流制御について説明するためのタイミングチャートである。
【図４】比較例におけるモーターの転流制御を説明するための図である。
【図５】比較例におけるモーターの転流制御について説明するためのタイミングチャートである。
【図６】第２実施形態のモーター制御回路の構成を示す回路図である。
【図７】第２実施形態におけるモーターの転流制御について説明するための図である。
【発明を実施するための形態】
【００１２】
本発明の実施形態を、図面に基づいて説明する。
【００１３】
（第１実施形態）
図１は、第１実施形態のモーター制御回路１０１の構成を示す回路図である。
【００１４】
図１のモーター制御回路１０１は、モーター２０１の転流制御用の構成要素として、フリーランニングタイマ１１１と、リセット回路１１２と、タイマレジスタ１２１と、比較バッファ１２２と、コンパレータ１３１とを備える。図１には更に、本発明の演算回路の例であるＣＰＵ（Central Processing Unit）３０１が示されている。
【００１５】
モーター２０１はここでは、三相ブラシレスモーターとする。モーター２０１は、ホールセンサを備えるセンサ付きモーターでも、ホールセンサを備えないセンサレスモーターでもよいが、ここではセンサ付きモーターとする。ホールセンサにより出力された位置検出信号ＩＮＴＰＤＣは、モーター制御回路１０１及びＣＰＵ３０１に入力される。
【００１６】
フリーランニングタイマ１１１は、モーター２０１の転流タイミングを判断するための基準カウンタとして機能する。図１では、フリーランニングタイマ１１１から出力されたカウント値が、Ｎで示されている。フリーランニングタイマ１１１はここでは、２４０度進角制御用のタイマであり、カウント値Ｎは、０度に相当する０ｘ００００から、２４０度に相当する０ｘＦＦＦＦまでの値をとる。
【００１７】
リセット回路１１２は、フリーランニングタイマ１１１のカウント値Ｎをリセットする回路である。
【００１８】
ＣＰＵ３０１は、ＰＭＤ（プログラマブル・モーター・ドライバ）を内蔵したマイクロコンピュータに相当し、基準カウント値Ｎrefを演算する。基準カウント値Ｎrefは、モーター２０１の転流タイミングにおいてフリーランニングタイマ１１１が示すカウント値Ｎに相当する。
【００１９】
ＣＰＵ３０１により演算された基準カウント値Ｎrefは、ＣＰＵバスを介して、タイマレジスタ１２１に入力され格納される。更に、タイマレジスタ１２１に格納された基準カウント値Ｎrefは、カウント値Ｎと基準カウント値Ｎrefとの比較用に使用すべく、比較バッファ１２２に入力され格納される。
【００２０】
コンパレータ１３１は、フリーランニングタイマ１１１のカウント値Ｎと比較バッファ１２２に格納された基準カウント値Ｎrefとを比較して、カウント値Ｎと基準カウント値Ｎrefとの比較結果を示す信号ＩＮＴＴＭＲを出力する。信号ＩＮＴＴＭＲは、モーター２０１の転流タイミングを規定すべく、モーター２０１及びＣＰＵ３０１に入力される。
【００２１】
以上のように、本実施形態のモーター制御回路１０１は、タイマレジスタ１２１と比較バッファ１２２という２つのタイマレジスタを備えるダブルバッファ構成を有している。これにより、本実施形態では、現制御相用の基準カウント値Ｎrefを、現制御相の前の制御相にて、予め比較バッファ１２２に設定することが可能となっている。これにより、本実施形態では、位置検出信号ＩＮＴＰＤＣによる位置検出割り込みから、ステータの電磁場が最大値に達するまでの時間が短い場合にも、好適な転流制御を行うことができる。本実施形態における転流制御の詳細については、後述する。
【００２２】
図２は、第１実施形態におけるモーター２０１の転流制御について説明するための図である。
【００２３】
図２には、図１に示すモーター２０１の断面が示されている。モーター２０１は、図２に示すように、ローター２１１と、第１から第３のホールセンサ２１２Ａ〜Ｃと、第１から第３のステータコイル２１３Ａ〜Ｃとを備える。
【００２４】
図２には更に、モーター２０１の転流制御の３つの制御相である制御相１、制御相２、制御相３が示されている。これらの制御相は、相１、相２、相３、相１、相２、相３、、、の順に変化する。
【００２５】
図２に示すＰ１〜Ｐ３はそれぞれ、ホールセンサ２１２Ａ〜Ｃによる位置検出割り込みが発生する角度を示す。また、図２に示すＴ１〜Ｔ３はそれぞれ、制御相１〜３においてカウント値Ｎが基準カウント値Ｎrefに到達するタイミング、即ち、制御相１〜３におけるモーター２０１の転流タイミングを示す。制御相１〜３では、Ｔ１〜Ｔ３において転流制御が開始される。制御相１〜３では、ステータコイル２１３Ａ〜Ｃの電磁場が最大値になるタイミングで転流が行われる。
【００２６】
図２に示す矢印Ｘは、制御相３が開始され、制御相３において、制御相１用の基準カウント値Ｎrefが比較バッファ１２２にセットされ、制御相１において、転流が行われる様子を示している。このように、本実施形態では、現制御相用の基準カウント値Ｎrefが、現制御相の前の制御相において、予め比較バッファ１２２に設定される。よって、本実施形態では、各制御相における位置検出割り込みから最大電磁場到達までの時間が短い場合にも、好適な転流制御を行うことができる。
【００２７】
図３は、第１実施形態におけるモーター２０１の転流制御について説明するためのタイミングチャートである。
【００２８】
図３(Ａ)は、フリーランニングタイマ１１１のカウント値Ｎの時間変化を示す。図３(Ａ)には更に、制御相１〜３の時間範囲が示されている。
【００２９】
図３(Ｂ)は、位置検出信号ＩＮＴＰＤＣの時間変化を示す。図３(Ｂ)に示すＢ１〜Ｂ３はそれぞれ、ホールセンサ２１２Ａ〜Ｃによる位置検出に伴い、位置検出信号ＩＮＴＰＤＣがオン（high）になる様子を示す。これにより、モーター制御回路１０１では、図３(Ｃ)に示すように、割り込み処理が開始される。図３(Ｃ)では、制御相１〜３における割り込み処理がそれぞれ、Ｃ１〜Ｃ３で示されている。
【００３０】
図３(Ｄ)は、タイマレジスタ１２１内の基準カウント値Ｎrefの時間変化を示し、図３(Ｅ)は、比較バッファ１２２内の基準カウント値Ｎrefの時間変化を示す。図３(Ｄ)及び(Ｅ)では、制御相１，２，３用の基準カウント値Ｎrefがそれぞれ、Ｎref(1)，Ｎref(2)，Ｎref(3)で示されている。また、図３(Ｆ)は、コンパレータ１３１の出力信号の時間変化を示す。
【００３１】
図３(Ｄ)及び(Ｅ)に示すように、制御相１の開始時点においては、タイマレジスタ１２１に、制御相２用の基準カウント値Ｎref(2)が既に格納されており、比較バッファ１２２に、制御相１用の基準カウント値Ｎref(1)が既に格納されている。これらの基準カウント値はいずれも、制御相３において格納されたものである。
【００３２】
このように、制御相１の開始時点には、比較バッファ１２２に、制御相１用の基準カウント値Ｎref(1)が既に格納されている。よって、モーター制御回路１０１は、制御相１の開始後には、コンパレータ１３１による比較処理をいつでも開始することができる。図３(Ａ)及び(Ｆ)には、制御相１において、カウント値Ｎが基準カウント値Ｎref(1)に到達し、転流制御が開始される様子が示されている（Ａ１及びＦ１参照）。
【００３３】
また、制御相１において、モーター制御回路１０１は、カウント値Ｎが基準カウント値Ｎref(1)に到達し、転流制御が開始されると、比較バッファ１２２内の基準カウント値の更新を行う。これにより、比較バッファ１２２内の制御相１用の基準カウント値Ｎref(1)は、タイマレジスタ１２１からの制御相２用の基準カウント値Ｎref(2)に更新される（Ｅ１参照）。
【００３４】
一方、ＣＰＵ３０１は、制御相１が開始されると、制御相３用の基準カウント値Ｎref(3)を演算する。そして、制御相１において、モーター制御回路１０１は、比較バッファ１２２内の基準カウント値の更新後に、タイマカウンタ１２１内の基準カウント値の更新を行う。これにより、タイマレジスタ１２１内の制御相２用の基準カウント値Ｎref(2)は、ＣＰＵ３０１からの制御相３用の基準カウント値Ｎref(3)に更新される（Ｄ１参照）。
【００３５】
その結果、図３(Ｄ)及び(Ｅ)に示すように、制御相２の開始時点においては、タイマレジスタ１２１に、制御相３用の基準カウント値Ｎref(3)が既に格納されており、比較バッファ１２２に、制御相２用の基準カウント値Ｎref(2)が既に格納されている。よって、モーター制御回路１０１は、制御相１の場合と同様、制御相２の開始後には、コンパレータ１３１による比較処理をいつでも開始することができる。これは、制御相３においても同様である。
【００３６】
このように、図３に示すタイムチャートによれば、現制御相用の基準カウント値Ｎrefが、現制御相の前の制御相において、予め比較バッファ１２２に設定される。よって、各制御相における位置検出割り込みから最大電磁場到達までの時間が短い場合にも、好適な転流制御を行うことが可能になる。
【００３７】
ここで、比較例におけるモータ２０１の転流制御について説明する。図４は、比較例における転流制御について説明するための図である。図５は、比較例における転流制御について説明するためのタイミングチャートである。本実施形態では、２つのタイマレジスタを備えるダブルバッファ構成が採用されているのに対し、比較例では、１つのタイマレジスタを備えるシングルバッファ構成が採用されている。
【００３８】
上述のように、本実施形態では、現制御相用の基準カウント値が、現制御相の前の制御相において、予め比較バッファ１２２に設定される。これに対し、比較例では、図５に示すように、現制御相用の基準カウント値が、現制御相において、タイマレジスタに設定される。そのため、比較例では、図４に示すように、位置検出割り込みから最大電磁場到達までの約６０度の間に、基準カウント値の演算、基準カウント値の格納、カウント値と基準カウント値との比較等を全て行う必要がある。
【００３９】
そのため、比較例には、各制御相における位置検出割り込みから最大電磁場到達までの時間が短い場合には、好適な転流制御を行うことが難しいという問題がある。一方、本実施形態によれば、上述のように、このような問題を解消することができる。
【００４０】
以下、本実施形態の利点について説明する。
【００４１】
ＰＭＤによる従来の転流制御では、上記比較例のように、最大でも約６０度の間に進角制御の処理を行う必要があった。これに対し、本実施形態によれば、進角制御に必要な時間を、角度換算で更に１２０度分確保することができる。
【００４２】
また、ＰＭＤによる従来の転流制御では、ソフトウェアに依存する部分が多く、高性能のマイクロコンピュータ（ＣＰＵ）が必要となる。但し、既存のＰＭＤを内蔵したマイクロコンピュータであっても、ＣＰＵにあまり負荷をかけずにモーターの回転制御を行うことは可能である。しかしながら、本実施形態の転流制御によれば、モーター負荷やモーター固有の特性の影響を少なくし、より好適な高速回転制御を実現することが可能になる。更には、本実施形態の転流制御によれば、ＣＰＵパフォーマンスの低い安価なマイクロでも、より好適な進角制御が行うことが可能となる。
【００４３】
以上のように、本実施形態のモータ制御回路１０１は、フリーランニングタイマ１１１及びダブルバッファ構成を採用している。これにより、本実施形態では、モーター２０１の高速回転時にも好適なモーター制御を行うことが可能となる。
【００４４】
以下、本発明の第２実施形態について説明する。第２実施形態は、第１実施形態の変形例であり、第２実施形態については、第１実施形態との相違点を中心に説明する。
【００４５】
（第２実施形態）
図６は、第２実施形態のモーター制御回路４０１の構成を示す回路図である。
【００４６】
図６のモーター制御回路４０１は、モーター２０１の転流制御用の構成要素として、第１及び第２の制御回路４１１Ａ，Ｂと、セレクタ回路４２１とを備える。図６には更に、本発明の演算回路の例であるＣＰＵ３０１が示されている。
【００４７】
第１及び第２の制御回路４１１Ａ，Ｂはそれぞれ、第１及び第２のカウント値ＮA，ＮBを出力するフリーランニングタイマ１１１Ａ，Ｂと、リセット回路１１２Ａ，Ｂと、第１及び第２の基準カウント値ＮrefA，ＮrefBを格納するためのタイマレジスタ１２１Ａ，Ｂと、比較バッファ１２２Ａ，Ｂと、第１及び第２の比較結果信号ＩＮＴＴＭＲA，ＩＮＴＴＭＲBを出力するコンパレータ１３１Ａ，Ｂとを備える。このように、第１及び第２の制御回路４１１Ａ，Ｂは共に、図１のモーター制御回路１０１と同じ構成を有している。
【００４８】
セレクタ回路４２１は、モーター２０１の転流制御を第１の制御回路４１１Ａが行うか第２の制御回路４１１Ｂが行うかを切り替える回路である。セレクタ回路４２１は、位置検出信号ＩＮＴＰＤＣに応じて、第１の制御回路４１１Ａと第２の制御回路４１１Ｂとの切り替えを行う。セレクタ回路４２１は、位置検出信号ＩＮＴＰＤＣがオンになる毎に、第１の制御回路４１１Ａと第２の制御回路４１１Ｂとを切り替える。
【００４９】
このように、図６のモーター制御回路４０１は、図１のモーター制御回路１０１と同じ構成を有する第１及び第２の制御回路４１１Ｂと、セレクタ回路４２１とを備えている。これにより、本実施形態では、第１の制御回路４１１Ａと第２の制御回路４１１Ｂとを交互に連動させることによる三相制御が可能となっている。
【００５０】
図７は、第２実施形態におけるモーター２０１の転流制御について説明するための図である。
【００５１】
図７に示す矢印Ｘ１は、制御相１が開始され、制御相１において、続く制御相２用の基準カウント値Ｎref(2)が比較バッファ１２２Ａにセットされ、制御相２において、転流が行われる様子を示している。この転流制御は、第１の制御回路４１１Ａにより行われる。
【００５２】
また、図７に示す矢印Ｘ２は、制御相２が開始され、制御相２において、続く制御相３用の基準カウント値Ｎref(3)が比較バッファ１２２Ｂにセットされ、制御相３において、転流が行われる様子を示している。この転流制御は、第２の制御回路４１１Ｂにより行われる。
【００５３】
また、図７に示す矢印Ｘ３は、制御相３が開始され、制御相３において、続く制御相１用の基準カウント値Ｎref(1)が比較バッファ１２２Ａにセットされ、制御相１において、転流が行われる様子を示している。この転流制御は、第１の制御回路４１１Ａにより行われる。
【００５４】
この制御相３の後には、再び制御相１が開始され、続く制御相２において、転流が行われる。この転流制御は、第２の制御回路４１１Ｂにより行われる。
【００５５】
このように、本実施形態では、第１の制御回路４１１Ａによる転流制御と、第２の制御回路４１１Ｂによる転流制御が、交互に行われる。そして、本実施形態では、現制御相用の基準カウント値が、現制御相の前の制御相において、予め第１又は第２の比較バッファ１２２Ａ又はＢに交互に設定される。よって、本実施形態では、各制御相における位置検出割り込みから最大電磁場到達までの時間が短い場合にも、好適な転流制御を行うことができる。
【００５６】
以上のように、本実施形態のモーター制御回路４０１は、第１実施形態のモーター制御回路１０１と同じ構成を有する第１及び第２の制御回路４１１Ｂと、セレクタ回路４２１とを備えている。これにより、本実施形態では、モーター２０１の高速回転時にも好適なモーター制御を行うことが可能となると共に、第１の制御回路４１１Ａと第２の制御回路４１１Ｂとを交互に連動させることによる三相制御が可能となる。
【００５７】
以上、本発明の具体的な態様の例を、第１及び第２実施形態により説明したが、本発明は、これらの実施形態に限定されるものではない。
【符号の説明】
【００５８】
１０１、４０１  モーター制御回路
１１１  フリーランニングタイマ
１１２  リセット回路
１２１  タイマレジスタ
１２２  比較バッファ
１３１  コンパレータ
２０１  モーター
２１１  ローター
２１２  ホールセンサ
２１３  ステータコイル
３０１  ＣＰＵ
４１１  制御回路
４２１  セレクタ回路
【図１】
2010220420.tif 000003
【図２】
2010220420.tif 000004
【図３】
2010220420.tif 000005
【図４】
2010220420.tif 000006
【図５】
2010220420.tif 000007
【図６】
2010220420.tif 000008
【図７】
2010220420.tif 000009