(57)【要約】【課題】パワースイッチング素子Ｓｗに過度の電流が流れた場合に、これに対処するまでにタイムラグが生じること。【解決手段】パワースイッチング素子Ｓｗのゲート及びエミッタ間には、パワースイッチング素子Ｓｗのゲート電圧をクランプするクランプ回路として、ツェナーダイオード７８及びスイッチング素子７６の直列接続体が接続されている。パワースイッチング素子Ｓｗのオフ状態からオン状態への切替開始時点から規定期間に渡って、スイッチング素子７６をオン操作する。これにより、パワースイッチング素子Ｓｗの上記オン状態への切替開始時点から規定期間に渡ってツェナーダイオード７８によってパワースイッチング素子Ｓｗのゲート電圧が制限される。この規定期間は、ミラー期間の終了時以前に終了するように設定される。【選択図】      図３
2010246251.tif 000002
【特許請求の範囲】
【請求項１】
電力変換回路の備える電圧制御形のスイッチング素子の入力端子及び出力端子間を流れる電流の検出値を入力とし、該電流が規定値以上となることで前記スイッチング素子をオン状態に維持しつつも前記スイッチング素子の導通制御端子に印加される電圧を基準電圧に制限する制限手段を備える電力変換回路の駆動回路において、
前記制限手段は、前記スイッチング素子のオフ状態からオン状態への切替の開始時点からの長さが定められた規定期間に渡って、前記導通制御端子に印加される電圧を基準電圧に制限する機能を備えることを特徴とする電力変換回路の駆動回路。
【請求項２】
前記規定期間を、前記オン状態への切替の開始時点からミラー期間の完了時以前の時点までの期間とすることを特徴とする請求項１記載の電力変換回路の駆動回路。
【請求項３】
前記規定期間は、前記電流の検出値に応答して前記制限手段が前記基準電圧への制限を開始するまでに要する時間以上の長さを有することを特徴とする請求項１又は２記載の電力変換回路の駆動回路。
【請求項４】
前記制限手段は、前記導通制御端子及び前記出力端子間に備えられるツェナーダイオードと、前記導通制御端子及び前記出力端子間を接続する経路であって且つ前記ツェナーダイオードを備える電気経路を開閉する手段と、前記スイッチング素子のオン操作指令を入力とし、前記電気経路を開閉する手段を前記規定期間に渡って閉状態とする手段とを備えることを特徴とする請求項１〜３のいずれか１項に記載の電力変換回路の駆動回路。
【請求項５】
前記制限手段は、前記スイッチング素子を流れる電流の検出値を入力とし、該検出値と閾値との比較に基づき前記電流が前記規定値以上となるか否かを判断する判断手段と、前記スイッチング素子の導通制御端子の電圧の検出値を入力とし、前記電流の検出値が前記導通制御端子の電圧に依存することで前記判断手段による前記比較に及ぼされる影響を除去する除去手段とを備えることを特徴とする請求項１〜４のいずれか１項に記載の電力変換回路の駆動回路。
【請求項６】
前記電力変換回路は、高電位側スイッチング素子及び低電位側スイッチング素子の直列接続体を備え、
前記導通制御端子に前記制限手段が接続されるスイッチング素子は、前記高電位側スイッチング素子及び前記低電位側スイッチング素子の少なくとも一方であることを特徴とする請求項１〜５のいずれか１項に記載の電力変換回路の駆動回路。
【請求項７】
前記高電位側スイッチング素子及び前記低電位側スイッチング素子の入力端子及び出力端子間には、それぞれフリーホイールダイオードが接続されており、
前記高電位側スイッチング素子及び前記低電位側スイッチング素子は、交互にオン操作が指令される相補信号によってオン・オフが指令されるものであり、
前記制限手段が接続されたスイッチング素子に対応するフリーホイールダイオードに電流が流れると判断される場合、前記制限手段による制限を無効化する無効化手段を更に備えることを特徴とする請求項６記載の電力変換回路の駆動回路。
【請求項８】
前記スイッチング素子と前記フリーホイールダイオードとは、同一半導体基板に併設されるものであり、
前記フリーホイールダイオードに電流が流れると判断される場合、前記スイッチング素子の導通制御端子への電圧印加を停止する停止手段を更に備え、
前記無効化手段は、前記停止手段によって構成されることを特徴とする請求項７記載の電力変換回路の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換回路の備える電圧制御形のスイッチング素子をオン・オフ駆動する電力変換回路の駆動回路に関する。
【背景技術】
【０００２】
この種の駆動回路としては、例えば下記特許文献１に見られるように、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）のエミッタ及びゲート間に、ゲートの電圧を所定電圧にクランプするためのツェナーダイオードとトランジスタとを接続し、ＩＧＢＴのコレクタ電流が規定値以上となる場合にトランジスタをオン状態とするものも提案されている。これにより、ＩＧＢＴのコレクタ電流が、その信頼性の低下を招きかねない値となる場合に、ゲートの電圧を低下させることができ、ひいてはコレクタ電流を制限することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第３５５８３２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、ＩＧＢＴのコレクタ電流が規定値以上となってから、実際にトランジスタをオンすることでツェナーダイオードによるゲート電圧のクランプ処理がなされるまでにはタイムラグが生じる。ここで、クランプ処理がなされるまでの時間を短縮する場合には、ノイズによって実際には規定値以上の電流が流れていないにもかかわらず規定値以上の電流が流れたとしてトランジスタがオン操作される誤動作が生じ易くなる。一方、ＩＧＢＴとして、クランプ処理がなされるまでの期間に過度の電流が流れてもその信頼性が低下しない素子を選択する場合には、ＩＧＢＴの素子サイズが大きくなる等の問題がある。
【０００５】
本発明は、上記課題を解決するためになされたものであり、その目的は、電力変換回路の備える電圧制御形のスイッチング素子に過度の電流が流れる事態の発生をより適切に抑制することのできる電力変換回路の駆動回路を提供することにある。
【課題を解決するための手段】
【０００６】
以下、上記課題を解決するための手段、及びその作用効果について記載する。
【０００７】
請求項１記載の発明は、電力変換回路の備える電圧制御形のスイッチング素子の入力端子及び出力端子間を流れる電流の検出値を入力とし、該電流が規定値以上となることで前記スイッチング素子をオン状態に維持しつつも前記スイッチング素子の導通制御端子に印加される電圧を基準電圧に制限する制限手段を備える電力変換回路の駆動回路において、前記制限手段は、前記スイッチング素子のオフ状態からオン状態への切替の開始時点からの長さが定められた規定期間に渡って、前記導通制御端子に印加される電圧を基準電圧に制限する機能を備えることを特徴とする。
【０００８】
上記発明では、規定期間に渡って導通制御端子に印加される電圧が基準電圧に制限されるために、スイッチング素子がオン状態に切り替えられることでスイッチング素子に流れる電流が過大となることを好適に抑制することができる。そして、スイッチング素子に実際に規定値以上の電流が流れる場合には、上記規定期間が経過した後であっても、電流の検出値の入力に基づき、導通制御端子の電圧を基準電圧に制限することができる。
【０００９】
請求項２記載の発明は、請求項１記載の発明において、前記規定期間を、前記オン状態への切替の開始時点からミラー期間の完了時以前の時点までの期間とすることを特徴とする。
【００１０】
スイッチング素子をオフ状態からオン状態へと切り替える際、通常、導通制御端子の電圧は、一旦上昇した後、一定値でほとんど変化しないミラー期間を経て、再度上昇する。そして、ミラー期間における導通制御端子の電圧は、スイッチング素子に過度の電流が流れないなら、さほど高い値とはならない。このため、ミラー期間の終了までに規定期間が終了するようにすることで、スイッチング素子に過度の電流が流れない状況下、導通制御端子の電圧が基準電圧を超える事態を好適に回避することができる。
【００１１】
請求項３記載の発明は、請求項１又は２記載の発明において、前記規定期間は、前記電流の検出値に応答して前記制限手段が前記基準電圧への制限を開始するまでに要する時間以上の長さを有することを特徴とする。
【００１２】
上記発明では、スイッチング素子を流れる電流が規定値以上となる場合には、規定期間内に、スイッチング素子を流れる電流の検出値の入力に基づく導通制御端子の電圧制限が開始される。このため、スイッチング素子のオン状態への切替の開始時点から上記規定期間の終了時点を越える時点まで継続して導通制御端子の電圧を制限することができる。このため、スイッチング素子を流れる電流を、基準電圧によって定まる最大電流に制限することができる。
【００１３】
請求項４記載の発明は、請求項１〜３のいずれか１項に記載の発明において、前記制限手段は、前記導通制御端子及び前記出力端子間に備えられるツェナーダイオードと、前記導通制御端子及び前記出力端子間を接続する経路であって且つ前記ツェナーダイオードを備える電気経路を開閉する手段と、前記スイッチング素子のオン操作指令を入力とし、前記電気経路を開閉する手段を前記規定期間に渡って閉状態とする手段とを備えることを特徴とする。
【００１４】
請求項５記載の発明は、請求項１〜４のいずれか１項に記載の発明において、前記制限手段は、前記スイッチング素子を流れる電流の検出値を入力とし、該検出値と閾値との比較に基づき前記電流が前記規定値以上となるか否かを判断する判断手段と、前記スイッチング素子の導通制御端子の電圧の検出値を入力とし、前記電流の検出値が前記導通制御端子の電圧に依存することで前記判断手段による前記比較に及ぼされる影響を除去する除去手段とを備えることを特徴とする。
【００１５】
スイッチング素子を流れる電流を検出する手段を、スイッチング素子を実際に流れる電流やその一部を直接検出対象とする代わりに、これと相関を有する量を検出する手段によって構成する場合、電流の検出値が導通制御端子の電圧に依存する傾向がある。そして、この場合、電流の検出値と閾値との比較結果は、スイッチング素子の導通制御端子に印加される電圧に依存して変動しえる。この点、上記発明では、検出値が導通制御端子に印加される電圧に依存して変動することによる上記比較結果の変動を除去することで、スイッチング素子を流れる電流が規定値以上となったか否かを高精度に判断することができる。
【００１６】
請求項６記載の発明は、請求項１〜５のいずれか１項に記載の発明において、前記電力変換回路は、高電位側スイッチング素子及び低電位側スイッチング素子の直列接続体を備え、前記導通制御端子に前記制限手段が接続されるスイッチング素子は、前記高電位側スイッチング素子及び前記低電位側スイッチング素子の少なくとも一方であることを特徴とする。
【００１７】
上記発明では、高電位側スイッチング素子及び低電位側スイッチング素子が直列接続されるために、これらを貫通する電流が流れる異常時には、スイッチング素子の入力端子及び出力端子間を流れる電流を制限することが望まれる。このため、規制手段を備えることのメリットが特に大きい。
【００１８】
請求項７記載の発明は、請求項６記載の発明において、前記高電位側スイッチング素子及び前記低電位側スイッチング素子の入力端子及び出力端子間には、それぞれフリーホイールダイオードが接続されており、前記高電位側スイッチング素子及び前記低電位側スイッチング素子は、交互にオン操作が指令される相補信号によってオン・オフが指令されるものであり、前記制限手段が接続されたスイッチング素子に対応するフリーホイールダイオードに電流が流れると判断される場合、前記制限手段による制限を無効化する無効化手段を更に備えることを特徴とする。
【００１９】
上記のように相補信号によってオン・オフが指令される場合、フリーホイールダイオードに電流が流れる際に制限手段による基準電圧への制限処理がなされることで無駄な電力消費が特に大きくなりやすい。これは、フリーホイールダイオードに電流が流れる場合には、導通制御端子の電圧が迅速に基準電圧を上回ると考えられるからである。上記発明では、この点に鑑み、無効化手段を備えることで、制限手段による電力の浪費を好適に抑制することができる。
【００２０】
請求項８記載の発明は、請求項７記載の発明において、前記スイッチング素子と前記フリーホイールダイオードとは、同一半導体基板に併設されるものであり、前記フリーホイールダイオードに電流が流れると判断される場合、前記スイッチング素子の導通制御端子への電圧印加を停止する停止手段を更に備え、前記無効化手段は、前記停止手段によって構成されることを特徴とする。
【００２１】
スイッチング素子とフリーホイールダイオードとが同一半導体基板に併設される場合、フリーホイールダイオードに電流が流れているときにこれに逆並列に接続されるパワースイッチング素子をオン状態とする場合には、フリーホイールダイオードの電力損失が増大する。上記発明では、この点に鑑み、停止手段を備えることで導通損失を低減することができる。
【００２２】
更に、上記無効化手段を停止手段によって構成することで、部品点数の増加を抑制することもできる。
【図面の簡単な説明】
【００２３】
【図１】第１の実施形態にかかるシステム構成図。
【図２】同実施形態にかかるＩＧＢＴ及びフリーホイールダイオードの構成を示す断面図及び側面図。
【図３】同実施形態にかかるドライブユニットの回路構成を示す回路図。
【図４】同実施形態にかかる過電流からの保護態様を例示するタイムチャート。
【図５】センス端子の出力電流によるシャント抵抗の電圧降下量とコレクタ電流との関係を示す図。
【図６】第２の実施形態にかかるドライブユニットの回路構成を示す回路図。
【発明を実施するための形態】
【００２４】
（第１の実施形態）
以下、本発明にかかる電力変換回路の駆動回路をハイブリッド車に適用した第１の実施形態について、図面を参照しつつ説明する。
【００２５】
図１に、本実施形態のシステム構成を示す。図示されるように、車載主機としてのモータジェネレータ１０は、インバータＩＶ及びコンバータＣＶを介して高圧バッテリ１２に接続されている。インバータＩＶは、高電位側のパワースイッチング素子Ｓｗｐ及び低電位側のパワースイッチング素子Ｓｗｎの直列接続体が３つ並列接続されて構成されている。そして、これら各パワースイッチング素子Ｓｗｐ，Ｓｗｎの接続点が、モータジェネレータ１０の各相にそれぞれ接続されている。また、コンバータＣＶは、コンデンサＣと、高電位側のパワースイッチング素子Ｓｗｐ及び低電位側のパワースイッチング素子Ｓｗｎの直列接続体と、これらパワースイッチング素子Ｓｗｐ，Ｓｗｎの接続点と高圧バッテリ１２とを接続するリアクトルＬとを備えている。
【００２６】
上記高電位側のパワースイッチング素子Ｓｗｐ及び低電位側のパワースイッチング素子Ｓｗｎのそれぞれの入出力端子間（コレクタ及びエミッタ間）には、高電位側のフリーホイールダイオードＦＤｐ及び低電位側のフリーホイールダイオードＦＤｎのカソード及びアノードが接続されている。
【００２７】
上記インバータＩＶを構成するパワースイッチング素子Ｓｗｐ，Ｓｗｎの導通制御端子（ゲート）には、いずれもドライブユニットＤＵが接続されている。これにより、パワースイッチング素子Ｓｗｐ，Ｓｗｎは、ドライブユニットＤＵを介して、低圧バッテリ１４を電源とする制御装置１６によって駆動される。制御装置１６は、図示しない各種センサの検出値等に基づき、インバータＩＶのＵ相、Ｖ相、及びＷ相のそれぞれについてのパワースイッチング素子Ｓｗｐを操作する操作信号ｇｕｐ，ｇｖｐ，ｇｗｐと、パワースイッチング素子Ｓｗｎを操作する操作信号ｇｕｎ，ｇｖｎ，ｇｗｎとを生成し出力する。また、コンバータＣＶのパワースイッチング素子Ｓｗｐ、Ｓｗｎを操作する操作信号ｇｃｐ，ｇｃｎを生成し出力する。これにより、パワースイッチング素子Ｓｗｐ，Ｓｗｎは、ドライブユニットＤＵを介して制御装置１６により操作される。これら高電位側の操作信号ｇｕｐ，ｇｖｐ，ｇｗｐ、ｇｃｐのそれぞれと、低電位側の操作信号ｇｕｎ，ｇｖｎ，ｇｗｎ、ｇｃｎのそれぞれとは、高電位側のスイッチング素子Ｓｗｐと低電位側のスイッチング素子Ｓｗｎとを互いに相補的に駆動するものである。すなわち、いずれか一方の操作信号がオン状態とするための信号である期間、他方の操作信号がオフ状態とするための信号となる。
【００２８】
なお、インバータＩＶやコンバータＣＶを備える高圧システムと、制御装置１６を備える低圧システムとは、図示しないフォトカプラ等の絶縁手段によって絶縁されており、上記操作信号は、絶縁手段を介して高圧システムに出力される。
【００２９】
上記パワースイッチング素子Ｓｗｐ，Ｓｗｎは、いずれも、入力端子及び出力端子が一義に定義されており、出力端子から入力端子への電流の流通を阻止するスイッチング素子である。詳しくは、これらは、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）にて構成されている。また、パワースイッチング素子Ｓｗｐ，Ｓｗｎは、その入力端子及び出力端子間に流れる電流やフリーホイールダイオードＦＤｐ、ＦＤｎに流れる電流と相関を有する微少電流を出力するセンス端子ＳＴを備えている。センス端子ＳＴのこの機能は、ＩＧＢＴとして、ダイオード内蔵型のものを用いるために実現されるものである。すなわち、本実施形態では、高電位側のパワースイッチング素子Ｓｗｐ及び高電位側のフリーホイールダイオードＦＤｐは互いに同一の半導体基板に隣接して形成されており、低電位側のパワースイッチング素子Ｓｗｎ及び低電位側のフリーホイールダイオードＦＤｎは互いに同一の半導体基板に隣接して形成されている。
【００３０】
図２（ａ）に、本実施形態にかかるパワースイッチング素子Ｓｗｐ（Ｓｗｎ）及びフリーホイールダイオードＦＤｐ（ＦＤｎ）の断面構成を示す。なお、以下では、パワースイッチング素子Ｓｗｐ、Ｓｗｎを総括する場合、パワースイッチング素子Ｓｗと記載し、フリーホイールダイオードＦＤｐ，ＦＤｎを総括する場合、フリーホイールダイオードＦＤと記載する。
【００３１】
図示されるように、半導体基板２０には、ＩＧＢＴ領域とダイオード領域とが併設されて形成されている。半導体基板２０の主面側から裏面側へと伸びる領域は、導電型がＮ型であるＮ型領域２２となっている。また、半導体基板２０の主面側の表層部には、導電型がＰ型のＰ型領域２４が形成されており、Ｐ型領域２４内に、上記Ｎ型領域２２よりも濃い濃度のＮ型の導電型を有するＮ型領域２６が形成されている。そして、これらＰ型領域２４及びＮ型領域２６には、ＩＧＢＴのエミッタ端子Ｅ及びダイオードのアノード端子が接続されている。また、上記Ｐ型領域２４及びＮ型領域２６上には、ゲート酸化膜２８を介してゲート電極３０が形成されている。
【００３２】
一方、半導体基板２０の裏面側の表層部には、上記Ｎ型領域２２よりも濃度の濃いＮ型領域３６とＰ型領域３４とが併設されている。ここで、Ｐ型領域３４は、ＩＧＢＴのコレクタ領域を構成し、Ｎ型領域３６は、ダイオードのカソード領域を構成する。なお、これらＰ型領域３４及びＮ型領域３６と上記Ｎ型領域２２との間には、Ｎ型領域２２よりも濃度の薄いＮ型領域３２が形成されている。
【００３３】
図２（ｂ）は、上記半導体基板２０の主面側を模式的に示した平面図である。図示されるように、主面側の大部分は、エミッタ領域であり、これよりも小さい領域として、ゲート領域やセンス電極３８が形成されている。ここで、実際のセンス電極３８の面積は、エミッタ領域の面積の数千分の１程度とされており、これにより、ＩＧＢＴやフリーホイールダイオードに流れる電流と相関を有しつつも極微小な電流を出力することが可能となっている。
【００３４】
図３に、上記ドライブユニットＤＵの回路構成を示す。
【００３５】
図示されるように、電源４０は、ＰチャネルＭＯＳトランジスタ（充電用スイッチング素子４２）と、ゲートの充電速度を調節するための充電用抵抗体４４とを介して、パワースイッチング素子Ｓｗのゲートに接続されている。パワースイッチング素子Ｓｗのゲートは、ゲートの放電速度を調節するための放電用抵抗体４６及び、ＮチャネルＭＯＳトランジスタ（放電用スイッチング素子４８）を介して、パワースイッチング素子ＳｗのエミッタＥに接続されている。
【００３６】
駆動制御回路５０は、図示しないフォトカプラ等の絶縁手段を介して、ドライブユニットＤＵに入力される上記操作信号ｇ（操作信号ｇｕｐ，ｇｕｎ，ｇｖｐ，ｇｖｎ，ｇｗｐ，ｇｗｎ，ｇｃｐ，ｇｃｎの総括表記）に基づき、充電用スイッチング素子４２及び放電用スイッチング素子４８を相補的にオン・オフすることでパワースイッチング素子Ｓｗを駆動する。すなわち、操作信号ｇが論理「Ｈ」となることで、パワースイッチング素子Ｓｗをオン状態とする旨が指示される場合、充電用スイッチング素子４２をオンして且つ放電用スイッチング素子４８をオフすることで、パワースイッチング素子Ｓｗのゲートに正の電荷を充電する。また、操作信号ｇが論理「Ｌ」となることで、パワースイッチング素子Ｓｗをオフ状態とする旨が指示される場合、充電用スイッチング素子４２をオフして且つ放電用スイッチング素子４８をオンすることで、パワースイッチング素子Ｓｗのゲートから正の電荷を放電させる。
【００３７】
パワースイッチング素子ＳｗのエミッタＥ及びセンス端子ＳＴ間には、シャント抵抗５２が接続されている。センス端子ＳＴから出力された微少電流によるシャント抵抗５２の電圧降下量は、反転増幅回路５４にて電圧変換された後、コンパレータ５６の反転入力端子に印加される。ここで、反転増幅回路５４は、パワースイッチング素子Ｓｗに電流が流れるか、フリーホイールダイオードＦＤに電流が流れるかにかかわらず、コンパレータ５６の反転入力端子に印加される電圧の極性を固定するためのものである。ここでは、反転増幅回路５４として、オペアンプの非反転入力端子に、パワースイッチング素子Ｓｗのエミッタ電位基準で正の電圧が印加されたものを例示している。反転増幅回路５４の出力電圧は、入力される電圧が小さいほど（負で絶対値が大きいほど）大きい値となる。
【００３８】
コンパレータ５６の非反転入力端子には、基準電源５８の電圧ＶｔｈＬが印加されている。ここで、基準電源５８は、パワースイッチング素子Ｓｗのエミッタの電位よりも高電位の電圧を上記非反転入力端子に印加するためのものである。これにより、フリーホイールダイオードＦＤに流れる電流が規定値以上となることで、コンパレータ５６から駆動制御回路５０に、パワースイッチング素子Ｓｗのゲートへの電圧印加を強制的に停止するための停止信号ＳＤが出力される。そして、駆動制御回路５０では、停止信号ＳＤが入力される場合、操作信号ｇの値にかかわらず、パワースイッチング素子Ｓｗをオフ状態とする。これは、フリーホイールダイオードＦＤに電流が流れる際にパワースイッチング素子Ｓｗのゲートに電圧が印加されることでフリーホイールダイオードＦＤの電力損失が増大することに鑑みたものである。すなわち、フリーホイールダイオードＦＤに電流が流れる際にパワースイッチング素子Ｓｗを強制的にオフとすることで、フリーホイールダイオードＦＤの電力損失を低減することができる。
【００３９】
また、上記反転増幅回路５４の出力信号は、コンパレータ６０の反転入力端子の入力信号ともなる。コンパレータ６０の非反転入力端子には、基準電源６２の基準電圧ＶｔｈＨが印加されている。これにより、パワースイッチング素子Ｓｗに流れる電流が閾値以上となることで、コンパレータ６０の出力が論理「Ｌ」から論理「Ｈ」に反転する。コンパレータ６０からの論理「Ｈ」の信号は、ディレイ６４に取り込まれる。ディレイ６４は、入力信号が所定時間に渡って論理「Ｈ」となることで、パワースイッチング素子Ｓｗを強制的にオフ状態とすべく、論理「Ｈ」の信号をソフト遮断用スイッチング素子６６のゲートに出力するとともに、停止信号ＡＥを駆動制御回路５０に出力するものである。ここで、停止信号ＡＥは、駆動制御回路５０による充電用スイッチング素子４２及び放電用スイッチング素子４８の駆動を停止させるための信号である。
【００４０】
上記ソフト遮断用スイッチング素子６６は、その一方の端子がパワースイッチング素子ＳｗのエミッタＥに接続されており、他方の端子が、ソフト遮断用抵抗体６８、放電用抵抗体４６を介して、パワースイッチング素子Ｓｗのゲートに接続される。これにより、パワースイッチング素子Ｓｗに流れる電流が閾値以上となる状態が所定時間以上継続することで、ソフト遮断用スイッチング素子６６がオンとされ、ソフト遮断用抵抗体６８及び放電用抵抗体４６を介して、パワースイッチング素子Ｓｗのゲートの電荷が放電される。ここで、ソフト遮断用抵抗体６８は、放電経路の抵抗値を高抵抗とするためのものである。これは、コレクタ電流が過大である状況下にあっては、パワースイッチング素子Ｓｗをオン状態からオフ状態へと切り替える速度、換言すればコレクタ及びエミッタ間の遮断速度を大きくすると、サージが過大となるおそれがあることに鑑みたものである。このため、コレクタ電流が閾値以上となると判断される状況下にあっては、放電用抵抗体４６及び放電用スイッチング素子４８を備える放電経路よりも抵抗値の大きい経路によってパワースイッチング素子Ｓｗのゲートを放電させる。
【００４１】
こうしたパワースイッチング素子Ｓｗの駆動制限手段として、本実施形態では、上記ソフト遮断処理を行う手段に加えて、パワースイッチング素子Ｓｗのゲート電圧をゼロよりも大きい基準電圧に制限する手段を備える。これは、ＮチャネルＭＯＳトランジスタ（スイッチング素子７６）とツェナーダイオード７８との直列接続体を、パワースイッチング素子Ｓｗのコレクタ及びエミッタ間に備えて構成されている。これにより、スイッチング素子７６がオン操作されることで、パワースイッチング素子Ｓｗのゲート電圧を、ツェナーダイオード７８のブレークダウン電圧（クランプ電圧）に制限することができる。
【００４２】
上記スイッチング素子７６は、基本的には、コンパレータ６０の出力に基づき、パワースイッチング素子Ｓｗを流れる電流が閾値以上となる場合にオン操作されるものである。ただし、本実施形態では、パワースイッチング素子Ｓｗのオフ状態からオン状態への切替の開始時点からの長さが定められた規定期間に渡って、上記スイッチング素子７６をオン操作することで、ゲート電圧を制限する処理のためにも用いる。これは、以下の回路構成によって実現される。
【００４３】
上記駆動制御回路５０の出力するスイッチング素子４２の駆動信号は、フィルタ７０に入力される。フィルタ７０は、上記規定期間によって規定される時間に応じた遅延時間を有するものである。なお、この時間は、上記ディレイ６４によって定まる時間と比較して短いものとなっている。特に本実施形態では、この規定期間によって定まる時間を、パワースイッチング素子Ｓｗのオフ状態からオン状態への切替の開始時点からミラー期間が終了するまでの時間以内の時間とする。このフィルタ７０は、例えば１次遅れフィルタ等によって構成される。
【００４４】
上記フィルタ７０の出力とコンパレータ６０の出力との論理和信号がＯＲ回路７２によって生成される。また、インバータ６９による上記駆動信号の論理反転信号とＯＲ回路７２の出力信号との論理積信号がＡＮＤ回路７４によって生成される。そして、このＡＮＤ回路７４の出力信号がスイッチング素子７６の導通制御端子（ゲート）に印加される。
【００４５】
図４に、上記回路によるゲート電圧の制限処理の態様を示す。詳しくは、図４（ａ）に、操作信号ｇの推移を示し、図４（ｂ）に、ゲート電圧Ｖｇｅの推移を示し、図４（ｃ）に、パワースイッチング素子Ｓｗを流れる電流（コレクタ電流Ｉｃ）の推移を示し、図４（ｄ）に、上記ツェナーダイオード７８を備えるクランプ回路の動作態様の推移を示す。
【００４６】
ここで、ケースＡは、パワースイッチング素子Ｓｗに過度の電流が流れない正常時を示している。この場合、パワースイッチング素子Ｓｗをオン操作する指令が出されることで、ゲート電圧が上昇し、ミラー期間の完了（時刻ｔ１）以前にクランプ回路がオフ状態に切り替えられる。ここで、ミラー期間におけるゲート電圧は、クランプ回路によるクランプ電圧Ｖｃｒ（ツェナーダイオード７８のブレークダウン電圧）以下となるため、クランプ回路の動作の有無は、パワースイッチング素子Ｓｗのゲート電圧の上昇に影響を及ぼさない。また、ツェナーダイオード７８に電流が流れず、これによる電力消費もない。
【００４７】
これに対し、ケースＢは、例えば一対のパワースイッチング素子Ｓｗｐ，Ｓｗｎに貫通電流が流れる等、パワースイッチング素子Ｓｗに過度の電流が流れる異常時を示す。この場合、パワースイッチング素子Ｓｗを流れる電流が大きいほどゲート電圧が高くなるため、ミラー期間における電圧もクランプ電圧Ｖｃｒにてクランプされる。これにより、パワースイッチング素子Ｓｗを流れる電流は、クランプ電圧Ｖｃｒによって制限されることとなる。そして、パワースイッチング素子Ｓｗを流れる電流が上記基準電圧ＶｔｈＨによって定まる閾値Ｉｔｈ以上であるために、上記フィルタ７０によって定まる期間の経過後も、ゲート電圧はクランプ電圧Ｖｃｒに制限される。
【００４８】
一方、ケースＣは、クランプ回路を、コンパレータ６０の出力信号のみによって駆動する従来例を示す。この場合、パワースイッチング素子Ｓｗに過度の電流が流れることで、パワースイッチング素子Ｓｗのゲート電圧も一旦クランプ電圧Ｖｃｒを上回って上昇する。その後、パワースイッチング素子Ｓｗを流れる電流が閾値Ｉｔｈ以上となることがコンパレータ６０によって検知され、これに基づきクランプ回路が駆動されることで、ゲート電圧がクランプ電圧Ｖｃｒに制限され、パワースイッチング素子Ｓｗを流れる電流も制限されることとなる。
【００４９】
このように本実施形態では、パワースイッチング素子Ｓｗのオフ状態からオン状態への切り替え開始時点から規定期間に渡ってクランプ回路を駆動することで、オン状態への切替に伴ってパワースイッチング素子Ｓｗに過度の電流が流れることを好適に回避することができる。これに対し、こうした構成を有しないケースＣの場合には、パワースイッチング素子Ｓｗに過度の電流が流れるため、これに耐え得る定格のものを用いる必要が生じ、ひいてはパワースイッチング素子Ｓｗの大型化を招く。特に、パワースイッチング素子Ｓｗのオン状態時の電力損失を低減する観点からゲート電圧を高くする要求が生じる一方、この要求に従うと、クランプ回路が過電流に応じて動作するまでの期間におけるパワースイッチング素子Ｓｗを流れる電流が非常に大きくなり易い。このため、パワースイッチング素子Ｓｗの電力損失を低減する要求に従うほど、パワースイッチング素子Ｓｗが大型化しやすくなる。
【００５０】
なお、クランプ回路が過電流に応じて動作するまでの所要時間を短くすることも考えられるが、この場合、回路を非常に高速なものとする必要が生じる。
【００５１】
以上詳述した本実施形態によれば、以下の効果が得られるようになる。
【００５２】
（１）パワースイッチング素子Ｓｗのオフ状態からオン状態への切替の開始時点からの長さが定められた規定期間に渡って、ゲートに印加される電圧をクランプ電圧Ｖｃｒに制限した。これにより、パワースイッチング素子Ｓｗがオン状態に切り替えられることでパワースイッチング素子Ｓｗに流れる電流が過大となることを好適に抑制することができる。
【００５３】
（２）規定期間を、オン状態への切替の開始時点からミラー期間の完了以前の時点までの期間とした。これにより、パワースイッチング素子Ｓｗに過度の電流が流れない状況下、ゲート電圧がクランプ電圧Ｖｃｒを超える事態を好適に回避することができる。
【００５４】
（３）規定期間の長さを、パワースイッチング素子Ｓｗを流れる電流の検出値に応答してクランプ電圧Ｖｃｒへの制限を開始するまでに要する時間（コンパレータ６０の出力信号に基づきスイッチング素子７６が操作可能となるまでの時間）以上の長さとした。これにより、パワースイッチング素子Ｓｗのオン状態への切替の開始時点から上記規定期間の終了時点を越える時点まで継続してゲート電圧を制限することができる。
【００５５】
（４）パワースイッチング素子Ｓｗｐ及びパワースイッチング素子Ｓｗｎが直列に接続される構成とした。この場合、これらを貫通する電流が流れる異常時には、パワースイッチング素子Ｓｗを流れる電流が特に大きくなり易いため、パワースイッチング素子のオン操作に際してクランプ回路を起動するメリットが特に大きい。
【００５６】
（５）フリーホイールダイオードＦＤに電流が流れると判断される場合、パワースイッチング素子Ｓｗのゲートへの電圧印加を停止した。これにより、フリーホイールダイオードＦＤの電力損失を低減することができる。また、フリーホイールダイオードＦＤに電流が流れる場合には、パワースイッチング素子Ｓｗのゲート電圧が迅速にクランプ電圧Ｖｃｒを上回る。このため、パワースイッチング素子Ｓｗのゲートへの電圧印加を停止しない場合には、クランプ回路によって電力が浪費されると考えられる。この点、本実施形態では、フリーホイールダイオードＦＤに電流が流れると判断される場合に、パワースイッチング素子Ｓｗのゲートへの電圧印加を停止することで、こうした事態を回避することもできる。
【００５７】
（第２の実施形態）
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００５８】
本実施形態では、パワースイッチング素子Ｓｗを閾値以上の電流が流れるか否かの判断を行うべくシャント抵抗５２による電圧降下量と比較する基準電圧ＶｔｈＨを、パワースイッチング素子Ｓｗのゲート電圧に応じて可変設定する。これは、図５に示すように、センス端子ＳＴから出力される微少電流には、パワースイッチング素子Ｓｗのゲート電圧Ｖｇｅ依存性があることによる。すなわち、微少電流のゲート電圧依存性により、電圧降下量と固定値との比較に基づきパワースイッチング素子Ｓｗを閾値以上の電流が流れるか否かを判断する場合には、判断誤差が生じ得る。こうした事態を回避すべく、電圧降下量との比較対象となる基準電圧ＶｔｈＨを可変設定することで、上記判断に際し微少電流のゲート電圧依存性を補償する。
【００５９】
図６に、本実施形態にかかるドライブユニットＤＵの回路構成を示す。なお、図６において、先の図３に示した部材に対応する部材については、便宜上同一の符号を付している。
【００６０】
図示されるように、基準電源６２は、パワースイッチング素子Ｓｗのゲート電圧を入力として、基準電圧ＶｒｅｆＨを可変設定する。詳しくは、ゲート電圧が高いほど基準電圧ＶｒｅｆＨを大きくする。
【００６１】
以上説明した本実施形態によれば、先の第１の実施形態の上記各効果に加えて、更に以下の効果が得られるようになる。
【００６２】
（６）センス端子ＳＴの出力する微少電流に応じた電圧降下量との比較対象である基準電圧ＶｔｈＨを、ゲート電圧に応じて可変設定した。これにより、微少電流がゲート電圧に依存して変動することに起因してパワースイッチング素子Ｓｗを流れる電流と閾値との比較結果が変動することを回避することができる。
【００６３】
（その他の実施形態）
なお、上記各実施形態は、以下のように変更して実施してもよい。
【００６４】
・パワースイッチング素子Ｓｗを流れる電流の検出値と閾値との比較に基づきパワースイッチング素子Ｓｗを流れる電流が規定値以上であるか否かを判断するに際し、上記検出値のゲート電圧依存性を除去する手法としては、上記第２の実施形態で例示したように、ゲート電圧に応じて閾値を可変設定するものに限らない。例えば、シャント抵抗（シャント抵抗５２）の抵抗値をゲート電圧に応じて可変設定する等、検出値を補正するものであってもよい。
【００６５】
・上記各実施形態では、ツェナーダイオード７８のアノード側にスイッチング素子７６を接続したが、カソード側に接続してもよい。
【００６６】
・パワースイッチング素子Ｓｗをオン状態に維持しつつもパワースイッチング素子Ｓｗの導通制御端子に印加される電圧を基準電圧に制限する制限手段としては、ツェナーダイオード７８及びスイッチング素子７６を備えて構成されるものに限らない。例えば、ツェナーダイオード７８に代えて、パワースイッチング素子Ｓｗのゲート側をアノードとする複数のダイオードの直列接続体を用いてもよい。
【００６７】
・上記各実施形態では、パワースイッチング素子Ｓｗのゲートと電源４０との電気経路を開閉するためのスイッチング素子４２の駆動信号を、フィルタ７０に入力したがこれに限らない。例えば、駆動制御回路５０に入力される操作信号ｇであってもよい。
【００６８】
・上記各実施形態では、高電位側のパワースイッチング素子Ｓｗｐ及び低電位側のパワースイッチング素子Ｓｗｎを相補的に駆動することとしたが、これに限らない。フリーホイールダイオードＦＤに電流が流れる際には、これに逆並列に接続されるパワースイッチング素子Ｓｗの操作信号をオフ指令に対応したものとするなら、ツェナーダイオード７８による電力消費のみならず、パワースイッチング素子Ｓｗのゲートの充電による電力消費をも回避することができる。
【００６９】
・上記各実施形態では、反転増幅回路５４の出力をコンパレータ６０の反転入力端子に印加したが、これに限らない。例えば、シャント抵抗５２とセンス端子ＳＴとの接続点の電圧を、コンパレータ６０の非反転入力端子に印加し、反転入力端子に基準電圧を印加するようにしてもよい。
【００７０】
・フリーホイールダイオードＦＤに電流が流れる場合に、ツェナーダイオード７８によるパワースイッチング素子Ｓｗのゲート電圧のクランプ処理を無効化する無効化手段としては、上記各実施形態で例示したものに限らない。例えば、パワースイッチング素子ＳｗとフリーホイールダイオードＦＤとが別チップにて構成されて且つ、フリーホイールダイオードＦＤに電流が流れると判断される場合にパワースイッチング素子Ｓｗのゲートへの電圧印加を停止する停止手段を備えない場合であっても、無効化手段を備えることは、ツェナーダイオード７８による無駄な電力消費を回避する上で有効である。もっとも、この場合であっても、無効化手段を、パワースイッチング素子Ｓｗのゲートへの電圧印加を停止する停止手段として構成することは、パワースイッチング素子Ｓｗのゲートの充電による無駄な電力消費を回避するうえで有効である。
【００７１】
・パワースイッチング素子Ｓｗを流れる電流を検出する手段としては、センス端子ＳＴの出力する微少電流によるシャント抵抗での電圧降下量を検出するものに限らない。例えばパワースイッチング素子Ｓｗの入力端子及び出力端子間の電圧を検出するものであってもよい。この場合、検出される電圧がパワースイッチング素子Ｓｗの入力端子及び出力端子間を流れる電流と相関を有するパラメータとなる。ただし、この場合であっても、検出される電圧は、パワースイッチング素子Ｓｗのゲートに印加される電圧に依存して変化するものとなるため、上記第２の実施形態のように、パワースイッチング素子Ｓｗを規定値以上の電流が流れているか否かの判断に際して、この電圧依存性を除去する処理を行うことは有効である。
【００７２】
・ドライブユニットＤＵの構成としては、上記各実施形態で例示したものに限らない。例えば、充電用抵抗体４４と放電用抵抗体４６とを同一としてもよい。また、ソフト遮断処理のための電気経路を、放電用抵抗体４６を迂回する経路としてもよい。
【００７３】
・電力変換回路としては、上記インバータＩＶや、ブーストコンバータとしてのコンバータＣＶに限らない。例えば、高圧バッテリ１２の電圧を降圧して低圧バッテリ１４に印加する降圧コンバータであってもよい。
【００７４】
・電力変換回路としては、ハイブリッド車に搭載されるものに限らず、例えば電気自動車に搭載されるものであってもよい。
【符号の説明】
【００７５】
６０…コンパレータ（制限手段の一実施形態の構成要素）、７６…スイッチング素子（制限手段の一実施形態の構成要素）、７８…ツェナーダイオード（制限手段の一実施形態の構成要素）、Ｓｗ…パワースイッチング素子。
【図１】
2010246251.tif 000003
【図２】
2010246251.tif 000004
【図３】
2010246251.tif 000005
【図４】
2010246251.tif 000006
【図５】
2010246251.tif 000007
【図６】
2010246251.tif 000008