(57)【要約】【課題】窒化物半導体発光素子において、活性層を構成する量子井戸層とバリア層の界面での転位・欠陥の発生を抑制し、高信頼性かつ高光出力の窒化物半導体発光素子を実現する。【解決手段】基板上に、単一または多重量子井戸構造の活性層をｐ型及びｎ型の一対のクラッド層で挟んだ窒化物系半導体発光素子において、前記活性層はバリア層と量子井戸層が交互に積層される構造を有し、前記バリア層はｎ型不純物がドープされ、ｎ型不純物ドーピング濃度がｎ１である第１ドープ層と、ｎ型不純物ドーピング濃度がｎ２である第２ドープ層と、ｎ型不純物ドーピング濃度がｎ１である第３ドープ層からなる積層構造を有し、０＜ｎ１／ｎ２≦０．８の関係を満たし、前記バリア層の膜厚はｂｎｍとした場合、第１ドープ層の膜厚は０．２５  ｎｍ以上ｂ／２  ｎｍ未満であることを特徴とする。【選択図】図２
2010067927.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、単一または多重量子井戸構造の活性層をｐ型及びｎ型の一対のクラッド層で挟んだ窒化物系半導体発光素子において、
前記活性層は量子井戸層と、この量子井戸層よりもバンドギャップエネルギーが大きいバリア層とが交互に積層される構造を有し、
前記バリア層はｎ型不純物がドープされ、ｎ型不純物ドーピング濃度がｎ１である第１ドープ層と、ｎ型不純物ドーピング濃度がｎ２である第２ドープ層と、ｎ型不純物ドーピング濃度がｎ１である第３ドープ層からなる積層構造を有し、０＜ｎ１／ｎ２≦０．８の関係を満たし、
前記バリア層の膜厚はｂｎｍとした場合、第１ドープ層の膜厚は０．２５  ｎｍ以上ｂ／２  ｎｍ未満であることを特徴とする窒化物半導体発光素子。
【請求項２】
前記バリア層において、前記第１ドープ層と前記第２ドープ層が交互に設けられ、量子井戸層に接するバリア層のドーピング濃度はｎ１である、請求項１に記載の窒化物半導体発光素子。
【請求項３】
前記ｎ型不純物はＳｉ、Ｇｅ、Ｓｎのすくなくとも１種であることを特徴とする請求項１または請求項２に記載の窒化物半導体発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光ダイオードやレーザダイオードなどの発光素子に関するものであり、特に窒化物半導体発光素子に関するものである。
【背景技術】
【０００２】
窒化ガリウム（ＧａＮ）などの窒化物系ＩＩＩ−Ｖ族化合物半導体はワイドバンドギャップを有する半導体である。その特徴を活かし、高輝度の紫外〜青色・緑色発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）や青紫色〜青色レーザダイオード（ＬＤ：Ｌａｓｅｒ  Ｄｉｏｄｅ）などが研究・開発されている。
【０００３】
青色ＬＥＤまたは青紫色ＬＤの高光出力化を実現するために、結晶の品質向上、活性層での電子―正孔再結合の促進などが重要な課題である。ｎ型層から電子の供給を促進するために、ｎ側の活性層の一部にｎ型不純物をドーピングする手法が提案されている（特許文献１参照）。
【０００４】
しかしながら、この手法を用いても高光出力化の要求を満たすことができず、更なる高光出力化が求められる。
【特許文献１】特許第３７１９０４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
量子井戸層とバリア層からなる単一もしくは多重量子井戸活性層を有する半導体発光素子において、バリア層にｎ型不純物をドーピングすることにより発光素子の高光出力化が促進する場合、ドーピング量によって量子井戸層とバリア層の界面での転位・欠陥が発生し、その結果光出力が低下する課題がある。本発明は、その量子井戸層とバリア層の界面での転位・欠陥の発生を抑制し、高信頼性かつ高光出力の窒化物半導体発光素子を実現するものである。
【課題を解決するための手段】
【０００６】
上記課題を解決するために本発明の一形態は、基板上に、単一または多重量子井戸構造の活性層をｐ型及びｎ型の一対のクラッド層で挟んだ窒化物系半導体発光素子において、前記活性層はバリア層とこの量子井戸層が交互に積層される構造を有し、前記バリア層はｎ型不純物がドープされ、ｎ型不純物ドーピング濃度がｎ１である第１ドープ層と、ｎ型不純物ドーピング濃度がｎ２である第２ドープ層と、ｎ型不純物ドーピング濃度がｎ１である第３ドープ層からなる積層構造を有し、０＜ｎ１／ｎ２≦０．８の関係を満たし、前記バリア層の膜厚はｂｎｍとした場合、第１ドープ層の膜厚は０．２５  ｎｍ以上ｂ／２  ｎｍ未満であることを特徴とする。
【発明の効果】
【０００７】
本発明の一例によれば、量子井戸層とバリア層の界面での転位・欠陥の発生を抑制することができ、また、活性層にかかる内部電界を低減することができ、高信頼性かつ高光出力の窒化物半導体発光素子を提供することが可能となる。
【発明を実施するための最良の形態】
【０００８】
本願発明者は種々の実験の結果、バリア層にｎ型不純物をドーピングすることにより発光素子の高光出力化が促進されるが、バリア層へのドーピング量が増えすぎると、特に量子井戸層とバリア層の界面から転位・欠陥が発生してしまい、半導体素子が劣化してしまうことを見出した。本発明は、バリア層へのｎ型不純物ドーピング量を増やしつつも、量子井戸層とバリア層の界面での劣化を抑制し、高信頼性かつ高光出力の窒化物半導体発光素子を提供するものである。
【０００９】
以下、本発明の実施形態について説明する。
【００１０】
（第１の実施形態）
図１は本発明の第１の実施形態に係る窒化物半導体発光素子の断面図であり、より具体的には発光ダイオードの断面構造を示している。図１の発光ダイオードは、サファイア基板１、ｎ型ＧａＮ層２と、ｎ型ＧａＮガイド層３、活性層４、ｐ型ＧａＮ第１ガイド層５、ｐ型ＧａＡｌＮ層（電子オーバーフロー防止層６）、ｐ型ＧａＮ第２ガイド層７、ｐ型ＧａＮコンタクト層８が順に積層された構造を有する。さらに、ｎ型ＧａＮ層２上にｎ電極１２、ｐ型ＧａＮコンタクト層８上にｐ電極１１がそれぞれ形成される。
【００１１】
まず、サファイア基板１上に、バッファ層１ａを形成した後、ｎ型不純物がドープされたｎ型ＧａＮ層２を結晶成長する。結晶成長には、例えば有機金属気相成長法（ＭＯＣＶＤ：Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）が用いられる。この他、分子線エピタキシー法（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）により結晶成長を行っても良い。ｎ型不純物には、ＳｉやＧｅ、Ｓｎなど種々の元素を用いることが可能であるが、ここではＳｉを用いるものとする。Ｓｉのドーピング量としては２×１０１８ｃｍ−３程度にすれば良い。基板１には、サファイアを用いたが、これに限定されることなく、ＧａＮ、ＳｉＣ、Ｓｉ、ＧａＡｓ、など様々なものを用いることができる。
【００１２】
次に、ｎ型ＧａＮ層２の上に、ｎ型不純物が１×１０１８ｃｍ−３程度ドープされた、膜厚０．１μｍ程度のＧａＮからなるｎ型ガイド層３を結晶成長させる。ｎ型ＧａＮ層２、ｎ型ガイド層３を成長させる際の成長温度はいずれも１０００〜１１００℃である。また、ｎ型ガイド層として、ＧａＮ層ではなく、膜厚０．１μｍ程度のＩｎ０．０１Ｇａ０．９９Ｎを用いても良い。Ｉｎ０．０１Ｇａ０．９９Ｎを用いる場合の成長温度は７００〜８００℃である。
【００１３】
次に、ｎ型ガイド層３の上に、膜厚３．５ｎｍ程度のアンドープのＩｎ０．２Ｇａ０．８Ｎからなる量子井戸層４ａと、この量子井戸をはさんでその両側に膜厚７ｎｍ程度のＩｎ０．０１Ｇａ０．９９Ｎからなるバリア層４ｂを交互に積層した多重量子井戸（ＭＱＷ：Ｍｕｌｔｉｐｌｅ  Ｑｕａｎｔｕｍ  Ｗｅｌｌ）構造の活性層４を形成する。この場合の成長温度は７００〜８００℃である。室温におけるフォトルミネッセンスの波長をここでは４３０ｎｍに設計した。バリア層４ｂは、たとえば、図２に示すように、膜厚１ｎｍ、量子井戸層に接しており、ｎ型不純物ドーピング濃度がｎ１である第１ドープ層（Ｉｎ０．０１Ｇａ０．９９Ｎ層４ｂ１）と、膜厚５ｎｍ、量子井戸層に接しておらず、ｎ型不純物ドーピング濃度がｎ２である第２ドープ層（Ｉｎ０．０１Ｇａ０．９９Ｎ層４ｂ２）と、膜厚１ｎｍ、量子井戸層に接しておりｎ型不純物ドーピング濃度がｎ１である第３ドープ層（Ｉｎ０．０１Ｇａ０．９９Ｎ層４ｂ３）のような積層構造とすればよい。ｎ１とｎ２は、０＜ｎ１／ｎ２≦０．８の関係を満たす。その理由は図３を参照して説明する。０＜ｎ１／ｎ２≦０．８の場合は、量子井戸層とバリア層との界面に転位や欠陥が発生することなく、ｎ型不純物が適切な量であり、電子−正孔の再結合を促進し、内部量子効率を高く維持することができる。一方、ｎ１／ｎ２＞０．８の場合は、量子井戸層に接するバリア層にｎ型不純物が過剰であるため、転位や欠陥が発生してしまい、電子―正孔の再結合を妨げ、内部量子効率が低下する。４ｂ１、４ｂ３の膜厚は、バリア層４ｂの膜厚をｂ  ｎｍとしたとき、０．２５ｎｍ以上ｂ／２ｎｍ未満、好ましくは０．５０ｎｍ以上ｂ／４ｎｍ以下、にすれば良い。ｎ型不純物濃度が低い領域、即ちｎ型不純物ドーピング濃度がｎ１であるＩｎ０．０１Ｇａ０．９９Ｎ層の膜厚が厚くなると、量子井戸層への電子の注入効率が悪くなり、光出力向上を妨げるためである。図４は二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）により、Ｉｎの二次イオン強度、Ｓｉ濃度、をプロットした模式図である。作製したウェハのＩｎの２次イオン強度、Ｓｉ濃度を測定すると、量子井戸層に接するバリア層のＳｉ濃度は低くなっていた。
【００１４】
また、図７に示すように、バリア層は、膜厚１ｎｍ、ｎ型不純物濃度がｎ１である第１ドープ層、膜厚２ｎｍ、ｎ型不純物濃度がｎ２である第２ドープ層、膜厚１ｎｍ、ｎ型不純物濃度がｎ１である第１ドープ層、膜厚２ｎｍ、ｎ型不純物濃度がｎ２である第２ドープ層、膜厚１ｎｍ、ｎ型不純物濃度がｎ１である第１ドープ層、のように、ｎ型不純物濃度が異なる層が交互に形成されても良い。図３の説明と同様に、０＜ｎ１／ｎ２≦０．８の場合は、量子井戸層とバリア層との界面に転位や欠陥が発生することなく、ｎ型不純物が適切な量であり、電子−正孔の再結合を促進し、内部量子効率を高く維持することができる。一方、ｎ１／ｎ２＞０．８の場合は、量子井戸層に接するバリア層にｎ型不純物が過剰であるため、転位や欠陥が発生してしまい、電子―正孔の再結合を妨げ、内部量子効率が低下する。適切なｎ型不純物濃度を設定することにより、内部量子効率が向上する。
【００１５】
次に、活性層４の上に、ＧａＮからなるｐ型第１ガイド層５を成長させる。膜厚は３０ｎｍ程度であれば良い。ＧａＮを成長する温度は１０００〜１１００℃である。ｐ型不純物としては、ＭｇやＺｎなど種々の元素を用いることが可能であるが、ここではＭｇを用いるものとする。Ｍｇのドーピング量としては４×１０１８ｃｍ−３程度であれば良い。また、ｐ型第１ガイド層として、膜厚３０ｎｍ程度のＩｎ０．０１Ｇａ０．９９Ｎを用いても良い。Ｉｎ０．０１Ｇａ０．９９Ｎを用いる場合の成長温度は７００〜８００℃である。
【００１６】
次にｐ型第１ガイド層５の上に、ｐ型不純物がドープされた膜厚１０ｎｍ程度のＧａ０．８Ａｌ０．２Ｎを電子オーバーフロー防止層６として成長させる。Ｍｇのドーピング量としては４×１０１８ｃｍ−３程度であれば良い。Ｇａ０．８Ａｌ０．２Ｎの成長温度は１０００〜１１００℃である。
【００１７】
次に、電子オーバーフロー防止層６の上に、Ｍｇが１×１０１９ｃｍ−３程度ドープされたｐ型ＧａＮ第２ガイド層７を成長する。膜厚は５０ｎｍ程度あれば良い。ＧａＮを成長する温度は１０００〜１１００℃である。
【００１８】
最後に、Ｍｇが１×１０２０ｃｍ−３程度ドープされた、膜厚６０ｎｍ程度のｐ型ＧａＮコンタクト層８を成長する。
【００１９】
結晶成長を行ったウェハに対して、以下のデバイスプロセスを行うことにより、最終的に発光ダイオードが作製される。
【００２０】
ｐ型ＧａＮコンタクト層８の上には、例えばパラジウム−白金−金（Ｐｄ／Ｐｔ／Ａｕ）の複合膜からなるｐ型電極１１が形成される。例えば、Ｐｄは膜厚０．０５μｍ、Ｐｔは膜厚０．０５μｍ、Ａｕは膜厚０．０５μｍである。
【００２１】
ｐ型電極１１の形成後、一部にドライエッチングを施し、ｎ型ＧａＮ層２を露出させ、ｎ型電極１２を形成する。ｎ型電極１２としては、例えば、チタン−白金−金（Ｔｉ／Ｐｔ／Ａｕ）の複合膜からなる。膜厚としては、例えば、膜厚０．０５μｍ程度のＴｉ膜、膜厚０．０５μｍ程度のＰｔ膜、および膜厚１．０μｍ程度のＡｕ膜である。
【００２２】
本実施形態で作製した青色ＬＥＤと、通常のＬＥＤ（バリア層４ｂにＳｉを一様にドープしたもの）の特性を比較した。通常のＬＥＤでは、動作電流２０ｍＡにおける動作電圧が３．２Ｖ、光出力が１５ｍＷであった。本実施例のＬＥＤの同条件における動作電圧は３．２Ｖ、光出力は２０ｍＷまでに達した。光出力が向上したのは、バリア層にＳｉを本実施例のように選択的にドーピングすることにより活性層の結晶品質が向上したこと、欠陥・転位が減少したこと、などによるものと考えられる。
【００２３】
（第２の実施形態）
図５は本発明の第２の実施形態に係る窒化物半導体発光素子の断面図であり、より具体的にはレーザダイオードの断面構造を示している。図５のレーザダイオードは、ｎ型ＧａＮ基板１０１、ｎ型ＧａＮ層１０２、ｎ型ＧａＡｌＮクラッド層１０３、ｎ型ＧａＮガイド層１０４、活性層１０５、ｐ型ＧａＮ第１ガイド層１０６、ｐ型ＧａＡｌＮ層（電子オーバーフロー防止層１０７）、ｐ型ＧａＮ第２ガイド層１０８、ｐ型ＧａＡｌＮクラッド層１０９、ｐ型ＧａＮコンタクト層１１０が順に積層された構造を有する。ｐ型ＧａＡｌＮクラッド層１０９の上部はリッジ部１３０とされ、ｐ型ＧａＮコンタクト層１１０もリッジ部１３０とほぼ同様の幅とされる。リッジ部１３０及びｐ型ＧａＮコンタクト層１１０の側面、非リッジ部となるｐ型ＧａＡｌＮクラッドの表面には電流ブロック層１３１が形成される。ｐ型ＧａＮコンタクト層１１０の上方にはｐ側電極１２１が、ｎ型ＧａＮ基板１０１の裏面にはｎ側電極１２２が形成される。
【００２４】
まず、ｎ型ＧａＮ基板１０１上に、ｎ型不純物がドープされたｎ型ＧａＮ層１０２を結晶成長する。ｎ型不純物には、ここではＳｉを用いた。Ｓｉのドーピング量としては２×１０１８ｃｍ−３程度にすれば良い。基板には、ｎ型ＧａＮ以外にも、サファイア、ＳｉＣ、Ｓｉ、ＧａＡｓ、など種々の選択が可能である。
【００２５】
次に、ｎ型ＧａＮ層１０２の上に、ｎ型不純物が１×１０１８ｃｍ−３程度ドープされた、膜厚１．５μｍ程度のＧａ０．９５Ａｌ０．０５Ｎからなるｎ型クラッド層１０３を結晶成長させる。
【００２６】
次に、ｎ型Ｇａ０．９５Ａｌ０．０５Ｎクラッド層１０３の上に、ｎ型不純物が１×１０１８ｃｍ−３程度ドープされた、膜厚０．１μｍ程度のＧａＮからなるｎ型ガイド層１０４を結晶成長させる。ｎ型ＧａＮ層１０２、ｎ型Ｇａ０．９５Ａｌ０．０５Ｎクラッド層１０３、ｎ型ガイド層１０４を成長させる際の成長温度はいずれも１０００〜１１００℃である。また、ｎ型ガイド層として、ＧａＮ層ではなく、膜厚０．１μｍ程度のＩｎ０．０１Ｇａ０．９９Ｎを用いても良い。Ｉｎ０．０１Ｇａ０．９９Ｎを用いる場合の成長温度は７００〜８００℃である。
【００２７】
次に、ｎ型ガイド層１０４の上に、膜厚３．５ｎｍ程度のアンドープのＩｎ０．１Ｇａ０．９Ｎからなる量子井戸層１０５ａと、この量子井戸をはさんでその両側に膜厚７ｎｍ程度のＩｎ０．０１Ｇａ０．９９Ｎからなるバリア層１０５ｂを交互に積層したＭＱＷ構造の活性層１０５を形成する。この場合の成長温度は７００〜８００℃である。室温におけるフォトルミネッセンスの波長をここでは４０５ｎｍに設計した。バリア層１０５ｂは、たとえば、図６に示すように膜厚１ｎｍ、量子井戸層に接しておりｎ型不純物ドーピング濃度がｎ１である第１ドープ層（Ｉｎ０．０１Ｇａ０．９９Ｎ層１０５ｂ１）と、膜厚５ｎｍ、量子井戸層に接しておらず、ｎ型不純物ドーピング濃度がｎ２である第２ドープ層（Ｉｎ０．０１Ｇａ０．９９Ｎ層１０５ｂ２）と、膜厚１ｎｍ、量子井戸層に接しておりｎ型不純物ドーピング濃度がｎ１である第３ドープ層（Ｉｎ０．０１Ｇａ０．９９Ｎ層１０５ｂ３）のような積層構造とすればよい。ｎ１とｎ２は、０＜ｎ１／ｎ２≦０．８の関係を満たす。１０５ｂ１、１０５ｂ３の膜厚は、バリア層１０５ｂの膜厚をｂ  ｎｍとしたとき、０．２５ｎｍ以上ｂ／２ｎｍ未満、好ましくは０．５０ｎｍ以上ｂ／４ｎｍ以下、にすれば良い。ｎ型不純物濃度が低い領域、即ちｎ型不純物ドーピング濃度がｎ１であるＩｎ０．０１Ｇａ０．９９Ｎ層の膜厚が厚くなると、量子井戸層への電子の注入効率が悪くなり、光出力向上を妨げるためである。
【００２８】
次に、活性層１０５の上に、ＧａＮからなるｐ型第１ガイド層１０６を成長させる。膜厚は９０ｎｍ程度であれば良い。ＧａＮを成長する温度は１０００〜１１００℃である。ｐ型不純物としては、ここではＭｇを用いた。Ｍｇのドーピング量としては４×１０１８ｃｍ−３程度であれば良い。また、ｐ型第１ガイド層として、膜厚０．１μｍ程度のＩｎ０．０１Ｇａ０．９９Ｎを用いても良い。Ｉｎ０．０１Ｇａ０．９９Ｎを用いる場合の成長温度は７００〜８００℃である。
【００２９】
次にｐ型第１ガイド層１０６の上に、ｐ型不純物がドープされた膜厚１０ｎｍ程度のＧａ０．８Ａｌ０．２Ｎを電子オーバーフロー防止層１０７として成長させる。Ｍｇのドーピング量としては４×１０１８ｃｍ−３程度であれば良い。Ｇａ０．８Ａｌ０．２Ｎの成長温度は１０００〜１１００℃であるが、７００〜８００℃に設定しても良い。
【００３０】
次に、電子オーバーフロー防止層１０７の上に、Ｍｇが１×１０１９ｃｍ−３程度ドープされたｐ型ＧａＮ第２ガイド層１０８を成長する。膜厚は５０ｎｍ程度あれば良い。ＧａＮを成長する温度は１０００〜１１００℃である。
【００３１】
次に、ｐ型第２ガイド層１０８の上に、ｐ型不純物が１×１０１９ｃｍ−３程度ドープされた、膜厚０．６μｍ程度のＧａ０．９５Ａｌ０．０５Ｎからなるｐ型クラッド層１０９を結晶成長させる。
【００３２】
最後に、Ｍｇが１×１０２０ｃｍ−３程度ドープされた、膜厚６０ｎｍ程度のｐ型ＧａＮコンタクト層１１０を成長する。
【００３３】
結晶成長を行ったウェハに対して、以下のデバイスプロセスを行うことにより、最終的にレーザダイオードが作製される。
【００３４】
図５に示すように、ｐ型クラッド層１０９と、ｐ型コンタクト層１１０との積層構造は中央にｐ型クラッド層１０９と、ｐ型コンタクト層１１０とからなるリッジ部１３０を有する。ｐ型クラッド層１０９とｐ型コンタクト層１１０とがなす積層構造は、紙面に垂直方向に延伸しており、共振器を構成する。なお、リッジ部構造は、図１に示すように、断面が垂直側壁を有する矩形に限定されず、メサ型の斜面を有して台形なしても構わない。ｐ型コンタクト層１１０の幅、即ちリッジ部１３０の幅は約２μｍである。ここで、共振器方向（紙面に垂直方向）を、窒化物系ＩＩＩ−Ｖ族化合物半導体の＜１−１００＞方向に合わせる。
【００３５】
リッジ部１３０及びｐ型ＧａＮコンタクト層１１０の側面、非リッジ部となるｐ型ＧａＡｌＮクラッドの表面には、絶縁膜からなる電流ブロック層が形成され、電流ブロック層により横モードが制御される。電流ブロック層の膜厚は設計により任意に選択できるが、０．３μｍ〜０．６μｍ程度の値、例えば、０．５μｍ程度に設定すれば良い。ここで、電流ブロック層１３１には、ＡｌＮ膜、Ｇａ０．８Ａｌ０．２Ｎ膜等の高比抵抗半導体膜を用いても良く、プロトン照射した半導体膜、シリコン酸化膜（ＳｉＯ２膜）、等が使用可能である。更に、例えば、ＳｉＯ２膜とＺｒＯ２膜とによる混合された膜でも構わない。即ち、電流ブロック層としては、活性層１０５に用いている窒化物系ＩＩＩ−Ｖ族化合物半導体よりも屈折率が低いものであれば種々の材料が採用可能である。すなわち、活性層１０５におけるＩｎ０．１Ｇａ０．９Ｎからなる量子井戸層の、波長４０５ｎｍにおける屈折率は２．６０であるから、これよりも低屈折率の材料を用いればよい。波長４０５ｎｍにおけるＳｉＯ２膜の屈折率は１．４９、ＡｌＮ膜の屈折率は２．１６、Ｇａ０．８Ａｌ０．２Ｎ膜の屈折率は２．４４であるから、条件を満たしている。本実施形態のリッジ導波路型レーザ構造だけでなく、絶縁膜の代わりに、ｎ型ＧａＮやｎ型ＧａＡｌＮなどｎ型の半導体層を用いて、ｐｎ接合分離して電流ブロック層として機能させた、埋め込み型レーザ構造でも良い。ここでは、低屈折率電流ブロック層１３１としてＳｉＯ２を用いた。
【００３６】
ｐ型ＧａＮコンタクト層１１０上には、例えば、パラジウム／白金／金（Ｐｄ／Ｐｔ／Ａｕ）の複合膜（積層膜）からなるｐ側電極１２１が配置されている。例えば、Ｐｄ膜は膜厚０．０５μｍ、Ｐｔ膜は膜厚０．０５μｍ、Ａｕ膜は膜厚１．０μｍである。
【００３７】
研磨により、ＧａＮ基板１０１の裏側から膜厚１５０μｍ程度まで薄くする。ｎ型ＧａＮ基板１０１の裏面には、チタン／白金／金（Ｔｉ／Ｐｔ／Ａｕ）の複合膜（積層膜）等からなるｎ側電極１２２が設けられている。ｎ側電極１２２は、例えば、膜厚０．０５μｍのＴｉ膜、膜厚０．０５μｍのＰｔ膜及び膜厚１．０μｍのＡｕ膜から構成可能である。
【００３８】
共振器はへき開を用いて形成する。すなわち、へき開端面を共振器終端の両側とし、レーザの反射鏡として機能させる。ここでへき開面は窒化物系ＩＩＩ−Ｖ族化合物半導体の｛１−１００｝面である。共振器長としては例えば６００μｍにすれば良い。
【００３９】
また、端面には誘電体からなる保護膜を形成し、光の出射端面の反射率を１０％、後方の端面の反射率を９５％とした。
【００４０】
端面コートが終わったバーをチップ化するときは、２００〜６００μｍにすれば良く、ここでは４００μｍとした。さらに、ＬＤチップは５．６ｍｍφの缶パッケージにマウントした。
【００４１】
本実施形態で作成したＬＤと、通常のリッジ型ＬＤの特性を比較した。電流―光出力特性を２５℃において行い、５０ｎｓのパルス電流で評価を行った。通常のリッジ型ＬＤでは、しきい値電流は３０ｍＡであった。一方、本実施形態で作成したリッジ型ＬＤでは、しきい値電流が２０ｍＡと低くなった。これは、バリア層１０５ｂにＳｉを選択的にドーピングすることにより活性層の結晶品質が向上して、利得揺らぎが減少し、しきい値電流が減少したと考えられる。
【００４２】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。また、上記実施形態の中で説明した組成や膜厚なども一例であり、種々の選択が可能である。
【図面の簡単な説明】
【００４３】
【図１】本発明の第１の実施形態に係る半導体発光素子の断面図。
【図２】本発明の第１の実施形態に係る半導体発光素子における活性層の模式図。
【図３】本発明の活性層における、第１ドープ層のｎ型不純物濃度ｎ１と第２ドープ層のｎ型不純物濃度ｎ２に対する、発光素子の内部量子効率の関係をプロットした図。
【図４】本発明の活性層におけるＩｎの二次イオン強度、Ｓｉ濃度をプロットした模式図。
【図５】本発明の第２の実施形態に係る半導体発光素子の断面図。
【図６】本発明の第２の実施形態に係る半導体発光素子における活性層の模式図。
【図７】本発明の第１の実施形態の変形例に係る半導体発光素子における活性層の模式図。
【符号の説明】
【００４４】
１  サファイア基板
１ａ  バッファ層
２  ｎ型ＧａＮ層
３  ｎ型ＧａＮガイド層
４  活性層
５  ｐ型ＧａＮ第１ガイド層
６  ｐ型ＧａＡｌＮ電子オーバーフロー防止層
７  ｐ型ＧａＮ第２ガイド層
８  ｐ型ＧａＮコンタクト層
１１  ｐ型電極
１２  ｎ型電極
４ａ  量子井戸層
４ｂ  バリア層
４ｂ１  第１ドープ層
４ｂ２  第２ドープ層
４ｂ３  第３ドープ層
１０１  ｎ型ＧａＮ基板
１０２  ｎ型ＧａＮ層
１０３  ｎ型ＧａＡｌＮクラッド層
１０４  ｎ型ＧａＮガイド層
１０５  活性層
１０６  ｐ型ＧａＮ第１ガイド層
１０７  ｐ型ＧａＡｌＮ電子オーバーフロー防止層
１０８  ｐ型ＧａＮ第２ガイド層
１０９  ｐ型ＧａＡｌＮクラッド層
１１０  ｐ型ＧａＮコンタクト層
１２１  ｐ型電極
１２２  ｎ型電極
１３０  リッジ部
１３１  電流ブロック層
１０５ａ  量子井戸層
１０５ｂ  バリア層
１０５ｂ１第１ドープ層
１０５ｂ２第２ドープ層
１０５ｂ３第３ドープ層
【図１】
2010067927.tif 000003
【図２】
2010067927.tif 000004
【図３】
2010067927.tif 000005
【図４】
2010067927.tif 000006
【図５】
2010067927.tif 000007
【図６】
2010067927.tif 000008
【図７】
2010067927.tif 000009