(57)【要約】【課題】相異なる膜質領域を有する層間絶縁膜において、膜界面における膜剥れや隣接配線間リークの発生を抑制する。【解決手段】単層構造の層間絶縁膜である第３の絶縁膜１０７は複数の空孔１２０を有している。第３の絶縁膜１０７における単位体積当たりの空孔占有率は膜厚方向に変化している。【選択図】図２
2010171072.tif 000002
【特許請求の範囲】
【請求項１】
複数の空孔を有する単層構造の層間絶縁膜を備えた半導体装置であって、
前記層間絶縁膜における単位体積当たりの空孔占有率が膜厚方向に変化していることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記層間絶縁膜は、前記空孔占有率が相対的に高い第１の領域と、前記空孔占有率が相対的に低い第２の領域と、前記第１の領域と前記第２の領域との間に介在し且つ前記空孔占有率が連続的に変化する第３の領域とを有することを特徴とする半導体装置。
【請求項３】
請求項１に記載の半導体装置において、
前記層間絶縁膜の少なくとも上部に形成された配線と、
前記層間絶縁膜の少なくとも下部に形成され且つ前記配線と接続するビアとをさらに備え、
前記配線の上面から前記配線の下面までの高さ範囲に位置する前記層間絶縁膜の前記空孔占有率は、前記ビアにおける前記配線との接続面から前記ビアの下面までの高さ範囲に位置する前記層間絶縁膜の前記空孔占有率よりも高いことを特徴とする半導体装置。
【請求項４】
複数の空孔を有する単層構造の層間絶縁膜を備えた半導体装置の製造方法であって、
前記層間絶縁膜における単位体積当たりの空孔占有率が膜厚方向に変化するように前記層間絶縁膜を形成する工程を備えていることを特徴とする半導体装置の製造方法。
【請求項５】
請求項４に記載の半導体装置の製造方法において、
前記層間絶縁膜を形成する工程で、前記空孔占有率が相対的に高い第１の領域と、前記空孔占有率が相対的に低い第２の領域と、前記第１の領域と前記第２の領域との間に介在し且つ前記空孔占有率が連続的に変化する第３の領域とを有するように前記層間絶縁膜を形成することを特徴とする半導体装置の製造方法。
【請求項６】
請求項４又は５に記載の半導体装置の製造方法において、
前記層間絶縁膜を形成する工程で、化学的気相成長法により前記層間絶縁膜を形成することを特徴とする半導体装置の製造方法。
【請求項７】
請求項４〜６のいずれか１項に記載の半導体装置の製造方法において、
前記層間絶縁膜を形成する工程は、
前記層間絶縁膜の少なくとも膜骨格を形成するプリカーサ、及び空孔形成剤を、前記プリカーサ及び前記空孔形成剤の少なくとも一方の流量を時間的に変化させながら用いることにより、前記空孔形成剤を含有する膜を形成する第１の工程と、
前記空孔形成剤を含有する膜に対して熱処理を行うか又は電子線若しくは紫外線を照射することにより、当該膜中から前記空孔形成剤を除去して前記層間絶縁膜を形成する第２の工程とを含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、空孔を有する層間絶縁膜を備えた半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
半導体装置の微細化及び高集積化に伴い、配線抵抗及び配線間容量の増大に起因する電気信号の伝搬速度の遅れが深刻な問題となっている。
【０００３】
特に、高集積半導体装置では、配線間容量の増大が半導体装置の動作速度の低下を招くので、比誘電率の低い材料を層間絶縁膜に用いて、つまり低誘電率層間絶縁膜を用いて配線間容量の増大を抑制している。また、近年では、ＳｉＯＣ等を多孔質化して比誘電率をさらに低減させた材料の開発や実用化も検討されている。
【０００４】
以下、従来の低誘電率層間絶縁膜を用いた半導体装置（特許文献１参照）について、図６を参照しながら説明する。この従来の半導体装置においては、例えば配線が形成される部分の絶縁膜（配線層絶縁膜）と、ビアが形成される部分の絶縁膜（ビア層絶縁膜）とにそれぞれ物性の異なる膜が用いられている。
【０００５】
具体的には、図６に示すように、基板１１の上に、空孔を有する第１の絶縁膜１２を形成した後、第１の絶縁膜１２上に、空孔を有する第２の絶縁膜１３を形成する。ここで、第２の絶縁膜１３の炭素含有率が第１の絶縁膜１２の炭素含有率よりも高くなるように、第２の絶縁膜１３の材料及び成膜条件が選択されている。次に、異なる炭素含有率を有する第１及び第２の絶縁膜１２及び１３が積層された層間絶縁膜に対して、リソグラフィー、ドライエッチング、アッシング及び洗浄などの加工プロセスを用いることにより、図６に示すように、第１の絶縁膜１２中にはビアホール１４を形成すると共に第２の絶縁膜１３中には配線溝１５を形成する。次に、図示は省略しているが、配線溝１５及びビアホール１４にＣｕなどの金属を埋め込むことにより、配線及びビアからなる配線構造を形成する。
【０００６】
以上に説明した特許文献１に示す従来の層間絶縁膜構成は、炭素含有率の異なる２種類の絶縁膜を積層したハイブリッド構造を有し、配線層絶縁膜（第２の絶縁膜１３）中の炭素含有率をビア層絶縁膜（第１の絶縁膜１２）中の炭素含有率と比べて高くすることを特徴としている。一般に、絶縁膜中の炭素含有率が高くなるほど、エッチングレートが高くなる傾向がある。従って、特許文献１に示す方法によれば、配線層絶縁膜をエッチングする際、つまりエッチング加工により配線溝を形成する際、ビア層絶縁膜に対するエッチング選択性を高めることができる。これにより、配線溝の深さを均一に制御することが可能となり、配線抵抗ばらつきの少ない配線構造を持つ半導体装置を形成することができる。
【特許文献１】特開２００７−２５０７０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に示した従来の半導体装置においては、１つの配線構造が形成される層間絶縁膜が複数の膜から構成されているため、異種膜同士の界面が配線又はビアに垂直に交差することになる。このため、異種膜同士の界面において膜剥れが発生しやすくなると共に当該界面が隣接配線間のリークパスになりやすくなり、その結果、半導体装置の信頼性が低下するという問題が生じる。
【０００８】
前記に鑑み、本発明は、相異なる膜質領域を有する層間絶縁膜中に形成された配線構造を有する半導体装置において、膜界面における膜剥れや隣接配線間リークの発生を抑制して半導体装置の信頼性の低下を防止することを目的とする。
【課題を解決するための手段】
【０００９】
前記の目的を達成するために、本発明に係る半導体装置は、複数の空孔を有する単層構造の層間絶縁膜を備えた半導体装置であって、前記層間絶縁膜における単位体積当たりの空孔占有率が膜厚方向に変化している。
【００１０】
本発明に係る半導体装置によると、単層構造の層間絶縁膜において単位体積当たりの空孔占有率を膜厚方向に変化させているため、相異なる膜質領域を有し且つ膜中に界面が存在しない層間絶縁膜に配線構造を形成できる。従って、層間絶縁膜中に膜界面が存在しないので、膜剥れの発生がない。また、隣接する異電位配線間においてリークパスとなる膜中界面が存在しないため、半導体装置の信頼性を高めることができる。さらに、例えば、ビア形成領域の層間絶縁膜（層間絶縁膜下部）の空孔占有率と比べて、配線形成領域の層間絶縁膜（層間絶縁膜上部）の空孔占有率が高くなるように、層間絶縁膜における膜厚方向の空孔占有率分布を設定することにより、エッチングにより配線溝を形成する際のエッチング選択比を高くすることができる。すなわち、ビア形成領域の層間絶縁膜がエッチングストッパーとなるため、加工制御性が向上して配線抵抗バラツキを低減することができる。
【００１１】
尚、このような膜厚方向に空孔占有率が変化する層間絶縁膜は、少なくとも骨格形成材であるプリカーサーと空孔形成材であるポロジェンとを用いることにより形成することができる。
【００１２】
また、本発明に係る半導体装置において、前記層間絶縁膜は、前記空孔占有率が相対的に高い第１の領域と、前記空孔占有率が相対的に低い第２の領域と、前記第１の領域と前記第２の領域との間に介在し且つ前記空孔占有率が連続的に変化する第３の領域とを有していてもよい。
【００１３】
また、本発明に係る半導体装置において、前述のように、前記層間絶縁膜の少なくとも上部に形成された配線と、前記層間絶縁膜の少なくとも下部に形成され且つ前記配線と接続するビアとをさらに備え、前記配線の上面から前記配線の下面までの高さ範囲に位置する前記層間絶縁膜の前記空孔占有率は、前記ビアにおける前記配線との接続面から前記ビアの下面までの高さ範囲に位置する前記層間絶縁膜の前記空孔占有率よりも高いことが好ましい。
【００１４】
本発明に係る半導体装置の製造方法は、複数の空孔を有する単層構造の層間絶縁膜を備えた半導体装置の製造方法であって、前記層間絶縁膜における単位体積当たりの空孔占有率が膜厚方向に変化するように前記層間絶縁膜を形成する工程を備えている。
【００１５】
本発明に係る半導体装置の製造方法によると、前述の本発明に係る半導体装置を得ることができる。
【００１６】
また、本発明に係る半導体装置の製造方法において、前記層間絶縁膜を形成する工程で、前記空孔占有率が相対的に高い第１の領域と、前記空孔占有率が相対的に低い第２の領域と、前記第１の領域と前記第２の領域との間に介在し且つ前記空孔占有率が連続的に変化する第３の領域とを有するように前記層間絶縁膜を形成してもよい。
【００１７】
また、本発明に係る半導体装置の製造方法において、前記層間絶縁膜を形成する工程で、化学的気相成長法により前記層間絶縁膜を形成することが好ましい。このようにすると、膜厚方向に空孔占有率が変化する層間絶縁膜を形成することができる。
【００１８】
また、本発明に係る半導体装置の製造方法において、前記層間絶縁膜を形成する工程は、前記層間絶縁膜の少なくとも膜骨格を形成するプリカーサ、及び空孔形成剤を、前記プリカーサ及び前記空孔形成剤の少なくとも一方の流量を時間的に変化させながら用いることにより、前記空孔形成剤を含有する膜を形成する第１の工程と、前記空孔形成剤を含有する膜に対して熱処理を行うか又は電子線若しくは紫外線を照射することにより、当該膜中から前記空孔形成剤を除去して前記層間絶縁膜を形成する第２の工程とを含むことが好ましい。このようにすると、膜厚方向に空孔占有率が変化する層間絶縁膜を確実に形成することができる。
【発明の効果】
【００１９】
本発明によると、相異なる膜質領域を有する層間絶縁膜中に形成された配線構造を有する半導体装置において、当該層間絶縁膜中には界面が存在しないので、膜界面における膜剥れや隣接配線間リークの発生を抑制して半導体装置の信頼性の低下を防止することができる。
【発明を実施するための最良の形態】
【００２０】
（実施形態）
以下、本発明の一実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。
【００２１】
図１は本実施形態に係る半導体装置の断面構造を示している。図１に示すように、例えばＳｉからなる基板１０１の上に形成された例えば酸化シリコン（ＳｉＯ2 ）からなる第１の絶縁膜１０２中に第１の配線１０５が形成されている。具体的には、第１の絶縁膜１０２に形成された配線溝中に、例えば窒化タンタル（ＴａＮ）からなるバリアメタル膜１０３を介して、例えば銅（Ｃｕ）からなる配線用導電膜１０４が埋め込まれている。第１の絶縁膜１０２の上には、第１の配線１０５を覆うように、例えば炭化シリコン（ＳｉＣ）からなる第２の絶縁膜１０６が金属拡散防止膜として形成されている。
【００２２】
第２の絶縁膜１０６上には、例えば比誘電率が３．０以下の炭素含有シリコン酸化膜（ＳｉＯＣ膜）からなる第３の絶縁膜１０７が形成されている。第３の絶縁膜１０７の少なくとも上部には配線溝が設けられており、当該配線溝には、例えばＴａＮからなるバリアメタル膜１０８を介して例えばＣｕからなる配線用導電膜１０９が埋め込まれており、それにより、第２の配線１１０が形成されている。また、第１の配線１０５と第２の配線１１０とを電気的に接続するために、第３の絶縁膜１０７の少なくとも下部と第２の絶縁膜１０６とを貫通するようにビア１１１が形成されている。
【００２３】
図２は本実施形態に係る半導体装置の特徴的構成要素である第３の絶縁膜１０７及びその近傍の断面構造を示している。
【００２４】
図２に示すように、第３の絶縁膜１０７は単層構造を有する層間絶縁膜である。すなわち、第３の絶縁膜１０７中には界面は存在しない。また、第３の絶縁膜１０７は複数の空孔１２０を有しており、第３の絶縁膜１０７における単位体積当たりの空孔占有率（物体中に存在する空孔の体積の当該物体の体積に対する割合）は膜厚方向（基板１０１の主面に対して垂直な方向）に変化している。
【００２５】
具体的には、図２に示すように、第２の配線１１０の上面から第２の配線１１０の下面までの高さ範囲に位置する第３の絶縁膜１０７（第１の領域ＲA ）の空孔占有率は、ビア１１１における第２の配線１１０との接続面からビア１１１の下面までの高さ範囲に位置する第３の絶縁膜１０７（第２の領域ＲB ）の空孔占有率よりも高い。すなわち、第３の絶縁膜１０７は相異なる膜質領域を有している。
【００２６】
尚、本実施形態では、図２に示すように、第３の絶縁膜１０７は、第１の領域ＲA と第２の領域ＲB との間に介在し且つ空孔占有率が連続的に変化する第３の領域ＲC を有している。第３の領域ＲC においては、第１の領域ＲA 側から第２の領域ＲB 側に向けて空孔占有率が連続的に下がっていく。
【００２７】
以上に説明した第１の実施形態によると、単層構造の層間絶縁膜として（つまり１つの連続体として）形成された第３の絶縁膜１０７において単位体積当たりの空孔占有率を膜厚方向に変化させているため、相異なる膜質領域を有し且つ膜中に界面が存在しない層間絶縁膜に配線構造を形成できる。すなわち、層間絶縁膜中に膜界面が存在しないので、膜剥れの発生がない。また、隣接する異電位配線間においてリークパスとなる膜中界面が存在しないため、半導体装置の信頼性を高めることができる。
【００２８】
ところで、一般的に、低誘電率層間絶縁膜の比誘電率が低下するに従って、低誘電率層間絶縁膜のエッチングレートが高くなるという傾向がある。従って、低誘電率層間絶縁膜に対する配線溝形成工程においては、加工プロセス及び加工条件によっては配線溝の深さを均一に制御することが困難となり、配線溝の深さがばらつくという問題が生じる。その結果、完成した多層配線構造において配線抵抗がばらつき、半導体装置の特性が変動してしまう場合がある。
【００２９】
それに対して、第１の実施形態によると、ビア形成領域の層間絶縁膜（第３の絶縁膜１０７の下部）の空孔占有率と比べて、配線形成領域の層間絶縁膜（第３の絶縁膜１０７の上部）の空孔占有率が高くなるように、第３の絶縁膜１０７における膜厚方向の空孔占有率分布を設定している。このため、エッチングにより第３の絶縁膜１０７に配線溝を形成する際のエッチング選択比を高くすることができる。すなわち、ビア形成領域の層間絶縁膜（第３の絶縁膜１０７の下部）がエッチングストッパーとなるため、加工制御性が向上して配線抵抗バラツキを低減することができる。
【００３０】
また、第１の実施形態によると、配線形成領域の層間絶縁膜（第３の絶縁膜１０７の上部）において空孔占有率を高くしているため、配線間容量を低減することができる。一方、低誘電率化により配線間容量を低減する必要性の小さいビア形成領域の層間絶縁膜（第３の絶縁膜１０７の下部）においては空孔占有率を低くしているため、膜強度を維持することができる。
【００３１】
以下、本実施形態に係る半導体装置の製造方法について説明する。図３（ａ）〜（ｄ）は、本実施形態の半導体装置の製造方法の各工程における配線構造の断面状態を工程順に示している。
【００３２】
まず、図３（ａ）に示すように、基板１０１の上に、例えばＳｉＯ2 からなる第１の絶縁膜１０２を形成した後、第１の絶縁膜１０２の上にレジストを塗布し、リソグラフィー法を用いて配線溝パターン（図示省略）を形成する。次に、この配線溝パターンをマスクとして、第１の絶縁膜１０２に対してドライエッチングを行って配線溝を形成した後、アッシングによりレジストを除去する。続いて、配線溝の壁面及び底面を覆うように例えばＴａＮからなるバリアメタル膜１０３をスパッタリングにより形成した後、バリアメタル膜１０３上に配線溝が埋まるように例えばＣｕからなる配線用導電膜１０４を電気メッキ法により形成する。その後、配線溝からはみ出した余分なバリアメタル膜１０３及び配線用導電膜１０４を例えば化学的機械的研磨（ＣＭＰ）法により除去し、バリアメタル膜１０３と配線用導電膜１０４とからなる第１の配線１０５を形成する。
【００３３】
次に、図３（ｂ）に示すように、第１の絶縁膜１０２上に第１の配線１０５を覆うように、例えば化学的気相成長（ＣＶＤ）法を用いてＳｉＣからなる第２の絶縁膜１０６を形成し、次いで、第２の絶縁膜１０６の上に、膜骨格が例えばＳｉＯＣからなり且つポロジェン（空孔形成剤と同義）を含有する膜を例えばＣＶＤ法により形成した後、基板１０１を加熱しながら当該膜に対して例えば紫外線を照射することにより、当該膜中のポロジェンを分解除去して、複数の空孔を有する第３の絶縁膜１０７を形成する。
【００３４】
次に、図３（ｃ）に示すように、第３の絶縁膜１０７の少なくとも下部にビアホール１１２を形成すると共に第３の絶縁膜１０７の少なくとも上部に配線溝１１３をビアホール１１２と接続するように形成する。
【００３５】
具体的には、まず、第３の絶縁膜１０７上にレジストを塗布し、リソグラフィー法を用いてビアパターン（図示省略）を形成した後、このビアパターンをマスクとして、第３の絶縁膜１０７に対してドライエッチングを行ってビアホール１１２を形成する。その後、残存したレジストパターン（ビアパターン）をアッシング及び洗浄により除去した後、第２の絶縁膜１０７上に再度レジストを塗布し、リソグラフィー法を用いて配線パターン（図示省略）を形成した後、この配線パターンをマスクとして、第３の絶縁膜１０７に対して再度ドライエッチングを行って、配線溝１１３をビアホール１１２と接続するように形成する。最後に、ビアホール１１２の底部に露出する第２の絶縁膜１０６（第１の配線１０５上の第２の絶縁膜１０６）をドライエッチングにより除去して、ビアホール１１２を第１の配線１０５に到達させる。
【００３６】
続いて、図３（ｄ）に示すように、ビアホール１１２及び配線溝１１３の壁面及び底面を覆うように例えばＴａＮからなるバリアメタル膜１０８をスパッタリングにより形成した後、バリアメタル膜１０８上にビアホール１１２及び配線溝１１３が埋まるように例えばＣｕからなる配線用導電膜１０９を電気メッキ法により形成する。その後、配線溝１１３からはみ出した余分なバリアメタル膜１０８及び配線用導電膜１０９を例えば化学的機械的研磨（ＣＭＰ）法により除去し、バリアメタル１０８と導電膜１０９とからなる第２の配線１１０及びビア１１１を形成する。
【００３７】
ここで、本実施形態の特徴である第３の絶縁膜１０７の形成方法について詳細に説明する。まず、第２の絶縁膜１０６まで形成された基板１０１を、真空に保持したＣＶＤチャンバー内の高温ステージ上に配置し、絶縁膜の基本骨格を形成する材料（例えばジエトキシメチルシラン（ＤＥＭＳ）などの炭素含有プリカーサー）と、酸素と、空孔形成材料（例えばαテルピネンなどのポロジェン）とを少なくとも含む混合ガスを、ヘリウムなどのキャリアガスとともにＣＶＤチャンバー内に供給し、高周波電力を印加する。このときの混合ガス中の各材料の流量及び高周波電力のパワーのタイミングチャートの一例を図４に示す。図４に示すように、まず、ＤＥＭＳ（ｐｒｅｃｕｒｓｏｒ）を０．３ｇ／ｍｉｎ、αテルピネン（ｐｏｒｏｇｅｎ）を０．２５ｇ／ｍｉｎ、酸素（ｏｘｉｄｉｚｅｒ）を１５ｃｃ／ｍｉｎ（標準状態）の各流量で流しながら、高周波電力を１５００Ｗ印加し（ｔ１）、この状態を一定時間（ｔ１からｔ２まで）維持する。次いで、ＤＥＭＳを０．２ｇ／ｍｉｎ、αテルピネンを０．３５ｇ／ｍｉｎ、酸素を１２ｃｃ／ｍｉｎ（標準状態）の各流量に、高周波電力を４００Ｗに一定時間（ｔ２からｔ３まで）かけて変更し、この状態を一定時間（ｔ３からｔ４まで）維持する。
【００３８】
以上のように、本実施形態においては、混合ガス中の各材料の流量及び高周波電力のパワーを時間的に変化させることにより、第２の絶縁膜１０６上に、ポロジェンを含有する膜（ポロジェン含有膜）を形成する。
【００３９】
次いで、第２の絶縁膜１０６上にポロジェン含有膜が形成された基板１０１を、真空に保持したチャンバー内の高温ステージ上に配置し、ポロジェン含有膜に対して波長領域２００〜４００ｎｍの紫外線を照射する。これにより、ポロジェン含有膜中のポロジェンが分解除去されて、配線形成領域（高空孔占有率領域）では例えば約１５％以上で且つ約３５％以下の空孔占有率を有し、且つビア形成領域（低空孔占有率領域）では約５％以上で且つ２５％以下の空孔占有率を有する第３の絶縁膜１０７が形成される。尚、言うまでもなく、同じ第３の絶縁膜１０７において、高空孔占有率領域の空孔占有率が低空孔占有率領域の空孔占有率よりも低くなることはない。図５は、第３の絶縁膜１０７における膜厚方向の空孔占有率分布の概要を示している。本実施形態では、ポロジェン含有膜の形成において、膜形成の前半と比べて後半においてプリカーサーに対するポロジェンの比率が高い条件に設定しているため、膜厚方向の上面側で空孔占有率が相対的に高くなる膜質を持つ第３の絶縁膜１０７が形成されている。
【００４０】
尚、本実施形態において、第３の絶縁膜１０７を形成する材料であるプリカーサー及びポロジェンは、前述のＤＥＭＳやαテルピネンに限定されるものではなく、また、高空孔占有率領域と低空孔占有率領域とで絶縁膜形成に用いる材料系が全く異なっていても、膜厚方向に空孔占有率を変化させられる膜を形成可能であれば特に問題は無い。
【００４１】
また、本実施形態において、第３の絶縁膜１０７の形成条件は、前述の条件に限定されるものではない。例えば高空孔占有率領域は配線形成領域に好適であるから、この領域の第３の絶縁膜１０７を形成する際のポロジェン比率をさらに高めることによって、配線形成領域の第３の絶縁膜１０７の空孔占有率をさらに高くすることができるので、より配線間容量の低い配線構造を有する半導体装置を実現することができる。
【００４２】
また、本実施形態において、第３の絶縁膜１０７を形成する際に、プリカーサー、酸素及びポロジェンの各流量、並びに高周波電力のパワーを時間的に変化させたが、これに限らず、プリカーサー及びポロジェンの少なくとも一方の流量を時間的に変化させれば、膜厚方向に空孔占有率が変化する第３の絶縁膜１０７を形成可能である。
【００４３】
また、本実施形態において、第３の絶縁膜１０７をＣＶＤ法により形成する際のタイミングチャート（図４）におけるｔ１、ｔ２、ｔ３、ｔ４は所望の膜厚（全体膜厚、配線形成領域の膜厚、ビア形成領域の膜厚）に応じて任意に設定してもよい。さらに、ｔ２からｔ３までの時間間隔については、高空孔占有率領域の絶縁膜の成膜に用いるガス流量や圧力などが安定するのに十分な時間を確保できれば、エッチング選択比の観点から空孔占有率の遷移領域（図２の第３の領域ＲC ）の膜厚を薄くするために、可能な限り短く設定した方がよい。
【００４４】
また、本実施形態において、ポロジェンを分解除去する方法は、前述の紫外線照射に限定されるものではなく、膜中のポロジェンを分解除去できる他の方法、例えば電子線照射や熱処理等を用いてもよい。
【００４５】
また、本実施形態において、低誘電率層間絶縁膜である第３の絶縁膜１０７の材料は、前述の炭素含有シリコン酸化膜（ＳｉＯＣ膜）に限定されるものではなく、例えばフッ素含有シリコン酸化膜（ＦＳＧ膜）等の他の低誘電率絶縁膜を用いてもよい。
【００４６】
また、本実施形態において、バリアメタル膜１０３及び１０８並びに配線用導電膜１０４及び１０９の材料は、前述の窒化タンタル及びＣｕに限定されるものではない。例えば、バリアメタル膜１０３及び１０８の材料としては、Ｔａ、Ｔｉ、ＴｉＮ、Ｒｕ又はＲｕＮなどを用いてもよい。
【００４７】
ここで、本実施形態のように、多層配線構造に用いられる導電膜材料として、従来のアルミニウム（Ａｌ）系合金材料に代えて、より抵抗率の低い銅（Ｃｕ）を用いた場合、ドライエッチングによるパターンニングは困難となる。このため、Ｃｕを用いた多層配線の形成方法としては、絶縁膜に配線溝を形成し、配線溝にＣｕ膜を埋め込み、化学的機械的研磨（ＣＭＰ）法により余分なＣｕ膜を除去して配線を形成するダマシン法が一般に適用されている。特に、本実施形態のように、ビアホール及び配線溝を形成した上で、Ｃｕ埋め込みをビアホールと配線溝とに同時に行って配線及びビアを形成するデュアルダマシン法を用いた場合、工程数の削減に有効である。
【産業上の利用可能性】
【００４８】
以上に説明したように、空孔を有する層間絶縁膜を備えた半導体装置及びその製造方法に関し、相異なる膜質、特に空孔占有率の異なる領域を有し且つ膜中に界面が存在しない層間絶縁膜に配線構造を形成できるので、膜界面における膜剥れや隣接配線間リークの発生を抑制して半導体装置の信頼性の低下を防止できるという効果が得られ、非常に有用である。
【図面の簡単な説明】
【００４９】
【図１】図１は、本発明の一実施形態に係る半導体装置の断面構造を示す図である。
【図２】図２は、本発明の一実施形態に係る半導体装置の層間絶縁膜及びその近傍の断面構造を示す図である。
【図３】図３（ａ）〜（ｄ）は、本発明の一実施形態に係る半導体装置の製造方法の各工程における配線構造の断面状態を工程順に示す図である。
【図４】図４は、本発明の一実施形態に係る半導体装置の製造方法において層間絶縁膜をＣＶＤ法により形成する際の混合ガス中の各材料の流量及び高周波電力のパワーのタイミングチャートの一例を示す図である。
【図５】図５は、本発明の一実施形態に係る半導体装置の層間絶縁膜における膜厚方向の空孔占有率分布の概要を示す図である。
【図６】図６は、従来の低誘電率層間絶縁膜を用いた半導体装置の断面構造を示す図である。
【符号の説明】
【００５０】
１０１    基板
１０２    第１の絶縁膜
１０３    バリアメタル膜
１０４    配線用導電膜
１０５    第１の配線
１０６    第２の絶縁膜
１０７    第３の絶縁膜
１０８    バリアメタル膜
１０９    配線用導電膜
１１０    第２の配線
１１１    ビア
１１２    ビアホール
１１３    配線溝
１２０    空孔
【図１】
2010171072.tif 000003
【図２】
2010171072.tif 000004
【図３】
2010171072.tif 000005
【図４】
2010171072.tif 000006
【図５】
2010171072.tif 000007
【図６】
2010171072.tif 000008