(57)【要約】【課題】本発明はプローブカードに関する。【解決手段】プローブカードが開示される。本発明によるプローブカードは、信号ラインを有するセラミック基板と、セラミック基板上に形成され夫々一端が信号ラインと連結されたプローブ胴体と、プローブ胴体の他端に形成されたプローブチップを有する複数のプローブピンを含み、各プローブ胴体は信号ラインに隣接した第１領域とプローブチップに隣接した第２領域に分かれ、プローブ胴体の第１領域は絶縁支持体により結束され一体化され、プローブ胴体の第２領域は複数のプローブピンのプローブチップが異なる計測領域に位置するように分離して配置されることができる。【選択図】図２
2010044045.tif 000002
【特許請求の範囲】
【請求項１】
信号ラインを有するセラミック基板と、
前記セラミック基板上に形成され、夫々一端が前記信号ラインと連結されたプローブ胴体と、前記プローブ胴体の他端に形成されたプローブチップを有する複数のプローブピンを含み、
前記各プローブ胴体は、前記信号ラインに隣接した第１領域と前記プローブチップに隣接した第２領域に分かれ、前記プローブ胴体の第１領域は絶縁支持体により結束され一体化され、前記プローブ胴体の第２領域は前記複数のプローブピンのプローブチップが異なる計測領域に位置するように分離して配置されたことを特徴とするプローブカード。
【請求項２】
前記絶縁支持体は、前記各プローブ胴体の第２領域まで延長され形成されたことを特徴とする請求項１に記載のプローブカード。
【請求項３】
前記絶縁支持体は、パリレン（ｐａｒｙｌｅｎｅ）物質を含むことを特徴とする請求項１または２に記載のプローブカード。
【請求項４】
前記各プローブ胴体の第２領域は、前記第１領域との境界時点において異なる方向に折れ曲がったことを特徴とする請求項１から３のいずれか一項に記載のプローブカード。
【請求項５】
前記各プローブ胴体の第２領域は、異なる長さを有することを特徴とする請求項１から４のいずれか一項に記載のプローブカード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プローブカードに関するもので、より詳細には、カンチレバー型プローブピンを複数含むプローブカードに関するものである。
【背景技術】
【０００２】
一般的な半導体テスト装置はテスター（Ｔｅｓｔｅｒ）、パフォーマンスボード（Ｐｅｒｆｏｒｍａｎｃｅ  Ｂｏａｒｄ）、プローブカード（Ｐｒｏｂｅ  Ｃａｒｄ）、チャック（Ｃｈｕｃｋ）及びプロバー（Ｐｒｏｂｅｒ）を備えてウェーハに製造されたチップの電気的特性をテストする。そして、半導体テスト装置のプローブカードは、テスターにおいて発生した信号をパフォーマンスボードを通して伝達を受け、これをウェーハ内チップのパッドに伝達する役割及びチップのパッドから出力される信号をパフォーマンスボードを通してテスターに伝達する役割をする。
【０００３】
一般的にプローブカードには、チップに備えられた電極パッドと接触するためのプローブピンが含まれる。最近、ウェーハ上に製造されるチップのサイズが小型化するに伴って、プローブピンのサイズが減少しプローブピン同士の間隔も減る傾向である。この場合、プローブピンはチップに備えられた電極パッドに対応する数で製造される。プローブピンの数が多い場合、与えられた領域内に複数のプローブピンを形成することに限界があった。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は上述の問題点を解決するためのもので、本発明の目的は、複数のプローブピンにおいて、セラミック基板と連結されるプローブ胴体の第１領域を一体化させ、プローブチップと連結されるプローブ胴体の第２領域を互いに分離して配置させることにより、プローブピンの配置空間を減少させることができるプローブカードを提供するためのものである。
【課題を解決するための手段】
【０００５】
以上のような目的を達成するための本発明の一実施例によるプローブカードは、信号ラインを有するセラミック基板と、上記セラミック基板上に形成され、夫々一端が上記信号ラインと連結されたプローブ胴体と、上記プローブ胴体の他端に形成されたプローブチップを有する複数のプローブピンを含み、上記各プローブ胴体は上記信号ラインに隣接した第１領域と上記プローブチップに隣接した第２領域に分かれ、上記プローブ胴体の第１領域は絶縁支持体により結束され一体化され、上記プローブ胴体の第２領域は上記複数のプローブピンのプローブチップが異なる計測領域に位置するように分離して配置されることができる。この場合、上記絶縁支持体は上記各プローブ胴体の第２領域まで延長され形成されることができる。また、上記絶縁支持体はパリレン（ｐａｒｙｌｅｎｅ）物質を含むことができる。
【０００６】
一方、上記各プローブ胴体の第２領域は、上記第１領域との境界時点において異なる方向に折れ曲がり、上記各プローブ胴体の第２領域は異なる長さを有することができる。
【発明の効果】
【０００７】
本発明によると、複数のプローブピンにおいて、セラミック基板と連結されるプローブ胴体の第１領域を一体化させ、プローブチップと連結されるプローブ胴体の第２領域を互いに分離して配置させる。これにより、複数のプローブピンの配置空間を減少させることができるようになり、与えられた領域内により多いプローブピンを形成することができるようになる。
【０００８】
また、プローブチップと連結される部分のプローブ胴体を異なる長さで形成し、異なる方向に折り曲げることにより、複数のプローブピンを利用した計測領域を拡大させることができるようになる。
【図面の簡単な説明】
【０００９】
【図１】本発明の一実施例によるプローブカードを示した図面である。
【図２】本発明の一実施例によるプローブピンを示した図面である。
【図３ａ】本発明の一実施例によるプローブカードの製造方法である。
【図３ｂ】本発明の一実施例によるプローブカードの製造方法である。
【図３ｃ】本発明の一実施例によるプローブカードの製造方法である。
【図３ｄ】本発明の一実施例によるプローブカードの製造方法である。
【図３ｅ】本発明の一実施例によるプローブカードの製造方法である。
【図３ｆ】本発明の一実施例によるプローブカードの製造方法である。
【図３ｇ】本発明の一実施例によるプローブカードの製造方法である。
【図３ｈ】本発明の一実施例によるプローブカードの製造方法である。
【図３ｉ】本発明の一実施例によるプローブカードの製造方法である。
【図４】プローブカードの断面を示した図面である。
【発明を実施するための形態】
【００１０】
以下では、添付の図面を参照して本発明をより詳細に説明する。
【００１１】
図１は本発明の一実施例によるプローブカードを示した図面で、図２は図１に図示されたプローブカードに適用されるプローブピンを示した図面である。
【００１２】
図１に図示されたプローブカードは、セラミック基板１００及びセラミック基板１００に接合されたプローブピン２３０を含む。この場合、図１には１つのプローブピン２３０のみが図示されているが、これは図２に図示された複数のプローブピン２１０、２２０、２３０、２４０、２５０をＣ−Ｃ'ラインに沿って垂直切断したことによるもので、実質的にはセラミック基板１００上に図２に図示された複数のプローブピン２１０、２２０、２３０、２４０、２５０が形成されている。
【００１３】
図２は図１に図示されたプローブカードの平面図で、本願発明において提供する複数のプローブピンがより明確に図示されている。図２を参照すると、複数のプローブピン２１０、２２０、２３０、２４０、２５０は夫々一端がセラミック基板１００の信号ライン（不図示）と連結されたプローブ胴体２１０ａ、２２０ａ、２３０ａ、２４０ａ、２５０ａと、プローブ胴体２１０ａ、２２０ａ、２３０ａ、２４０ａ、２５０ａの他端に形成されたプローブチップ２１０ｂ、２２０ｂ、２３０ｂ、２４０ｂ、２５０ｂを含む。この場合、複数のプローブピン２１０、２２０、２３０、２４０、２５０はニッケル、タングステン、銅及び銀のうち少なくとも１つ以上の金属物質で形成される。また、各プローブチップ２１０ｂ、２２０ｂ、２３０ｂ、２４０ｂ、２５０ｂは計測信号を伝達する部分であり、露出されており外側面には金またはニッケル等によりメッキされたメッキ層（不図示）が形成されていることができる。
【００１４】
一方、各プローブ胴体２１０ａ、２２０ａ、２３０ａ、２４０ａ、２５０ａはセラミック基板１００の信号ライン（不図示）に隣接した第１領域Ａと、各プローブチップ２１０ｂ、２２０ｂ、２３０ｂ、２４０ｂ、２５０ｂに隣接した第２領域Ｂ１、Ｂ２、Ｂ３、Ｂ４、Ｂ５に分かれる。この場合、各プローブ胴体２１０ａ、２２０ａ、２３０ａ、２４０ａ、２５０ａの第１領域Ａは絶縁支持体４００により結束され一体化される。即ち、絶縁支持体４００は各プローブ胴体２１０ａ、２２０ａ、２３０ａ、２４０ａ、２５０ａの第１領域Ａの間に形成され電気的に絶縁させると共に、各プローブ胴体２１０ａ、２２０ａ、２３０ａ、２４０ａ、２５０ａの第１領域Ａを固定させ１つの板形態に形成することができるようになる。この場合、絶縁支持体４００はパリレン（ｐａｒｙｌｅｎｅ）物質を含むことができる。また、絶縁支持体４００は各プローブ胴体２１０ａ、２２０ａ、２３０ａ、２４０ａ、２５０ａの第２領域Ｂ１、Ｂ２、Ｂ３、Ｂ４、Ｂ５まで延長され形成されることができる。
【００１５】
また、各プローブ胴体２１０ａ、２２０ａ、２３０ａ、２４０ａ、２５０ａの第２領域Ｂ１、Ｂ２、Ｂ３、Ｂ４、Ｂ５は夫々のプローブチップ２１０ｂ、２２０ｂ、２３０ｂ、２４０ｂ、２５０ｂが異なる計測領域に位置するように分離して配置されている。具体的に、各プローブ胴体２１０ａ、２２０ａ、２３０ａ、２４０ａ、２５０ａの第２領域Ｂ１、Ｂ２、Ｂ３、Ｂ４、Ｂ５は第１領域Ａとの境界時点を基準に異なる長さを有し、第１領域Ａとの境界時点において異なる方向に折れ曲がっている。これにより、各プローブ胴体２１０ａ、２２０ａ、２３０ａ、２４０ａ、２５０ａの第２領域Ｂ１、Ｂ２、Ｂ３、Ｂ４、Ｂ５は各プローブ胴体２１０ａ、２２０ａ、２３０ａ、２４０ａ、２５０ａの第１領域Ａを除いた周辺部分まで延長されることができる。このような特徴により、各プローブ胴体２１０ａ、２２０ａ、２３０ａ、２４０ａ、２５０ａの第２領域Ｂ１、Ｂ２、Ｂ３、Ｂ４、Ｂ５を通して遠く位置した計測領域及び近く位置した計測領域を接触させることができるようになる。これにより、複数のプローブピン２１０、２２０、２３０、２４０、２５０を通して計測できる領域を拡大させることができるようになる。
【００１６】
一方、図２に図示された複数のプローブピン２１０、２２０、２３０、２４０、２５０においてプローブ胴体２１０ａ、２２０ａ、２３０ａ、２４０ａ、２５０ａの第１領域Ａは絶縁支持体４００により一体化されて１つの板形態に形成されるが、図２に図示された複数のプローブピン２１０、２２０、２３０、２４０、２５０より多い数のプローブピンを束形態または多層形態に形成することもできる。このように、複数のプローブピンを束形態または多層形態に形成する場合には各プローブ胴体の第２領域Ｂ１、Ｂ２、Ｂ３、Ｂ４、Ｂ５に連結された各プローブチップの長さを異なるように具現することが好ましい。
【００１７】
上述のように、複数のプローブピン２１０、２２０、２３０、２４０、２５０を構成するプローブ胴体２１０ａ、２２０ａ、２３０ａ、２４０ａ、２５０ａの第１領域Ａを一体化させ、プローブ胴体２１０ａ、２２０ａ、２３０ａ、２４０ａ、２５０ａの第２領域Ｂ１、Ｂ２、Ｂ３、Ｂ４、Ｂ５を互いに分離して配置させることにより、プローブピン２１０、２２０、２３０、２４０、２５０の配置空間を減少させ、複数のプローブピン２１０、２２０、２３０、２４０、２５０を通して計測できる領域を拡大させることができるようになる。
【００１８】
図３ａ乃至図３ｉは本発明の一実施例によるプローブカードの製造方法である。図３ａ乃至図３ｄはセラミック基板上にプローブ胴体を形成する方法を説明するための図面である。具体的に、図３ａに図示されたように、セラミック基板１００上にフォトレジスト１０を塗布してから露光させ第１パターンＰ1を形成する。この場合、第１パターンＰ1を通してセラミック基板１００が露出することができ、より正確には、セラミック基板１００のうち信号ライン（不図示）が位置する部分が露出することができる。
【００１９】
以後、図３ｂのように、フォトレジスト１０及び第１パターンＰ1を通して露出したセラミック基板１００上にメッキシード層２０を形成する。そして、図３ｃに図示されたように、メッキシード層２０上にフォトレジスト３０を塗布してから露光させ第２パターンＰ2を形成する。この場合、フォトレジスト３０を塗布する前に、第１パターンＰ1領域に形成されたメッキシード層２０上にＳｉＯ２等の物質を利用して犠牲層（不図示）を形成することができる。そして、フォトレジスト３０の露光により第２パターンＰ2が形成されると犠牲層を除去する。
【００２０】
図３ａ及び図３ｂを通して形成された第１パターンＰ1及び第２パターンＰ2はプローブ胴体を形成するための領域になることができる。図３ａ及び図３ｂでは説明の便宜のためにプローブ胴体を形成するためのパターンが１つのみ図示されているが、実質的には第１パターンＰ1及び第２パターンＰ2の周辺にプローブ胴体を形成するための複数のパターンが形成されている。
【００２１】
一方、複数のパターンは第１パターンＰ1及び第２パターンＰ2とは異なる長さを有することができ、複数のパターンは異なる角度の折れ曲がったパターンを含むこともできる。
【００２２】
次に、図３ｄのように、第１パターンＰ1及び第２パターンＰ2上にニッケル、タングステン、銅及び銀のうち少なくとも１つ以上の金属物質を充填させプローブ胴体２３０ａを形成する。この場合、図３ａ乃至図３ｄには図示されていないが、プローブ胴体２３０ａの他にも複数のプローブ胴体が形成されることができる。
【００２３】
一方、図３ｅのように、プローブ胴体２３０ａ及びフォトレジスト３０上に再びフォトレジスト５０を塗布してから露光してプローブチップを形成するための第３パターンＰ３を形成する。そして、第３パターンＰ３上に金属物質を充填させプローブチップ２３０ｂを形成し、図３ｆに図示されたようなプローブピン２３０が形成された構造物を形成することができるようになる。
【００２４】
以後、図３ｇのように、フォトレジスト１０、３０、５０を除去しセラミック基板１００上に完成したプローブピン２３０を形成することができるようになる。この場合、図面には図示されていないが、プローブピン２３０の両側面には他の複数のプローブピンが形成されている。
【００２５】
次に、図３ｈに図示されたように、セラミック基板１００上に形成されたプローブピン２３０に絶縁支持体４００を形成する。この場合、絶縁支持体４００はパリレン（ｐａｒｙｌｅｎｅ）物質からなることができる。具体的に、蒸着チャンバを利用してパウダー形態のパリレン二重体をプローブピン２３０上に蒸着させる方法を利用して絶縁支持体４００を形成することができる。この場合、絶縁支持体４００は数マイクロメートル単位の薄い層で蒸着されることができ、弾性及び絶縁性を有する。これにより、絶縁支持体４００は複数のプローブピン２１０、２２０、２３０、２４０、２５０の間に位置し複数のプローブピン２１０、２２０、２３０、２４０、２５０の間の電気的絶縁を具現することができるようになる。
【００２６】
一方、図３ｉに図示されたように、絶縁支持体４００を反応性イオンエッチング（ＲＩＥ）方法を利用してエッチングする。この場合、絶縁支持体４００をなすパリレン物質はエッチング方向によりエッチング率が異なる特性を有するもので、一般的に、垂直方向のエッチング率が側方向のエッチング率より大きい。これにより、プローブピン２３０の上部面に位置するパリレン物質がエッチングされプローブピン２３０の上部面が露出されても、プローブピン２３０の側面及び下部面の一部に位置するパリレン物質は残存するようになる。この場合、複数のプローブピンは夫々の間に位置する絶縁支持体４００により一体化され、電気的に絶縁されることができるようになる。
【００２７】
また、パリレン物質のエッチング過程において、プローブチップ２３０ｂは外部に露出され計測領域と電気的接触が可能になる。
【００２８】
図４はプローブカードの断面を示した図面である。具体的に、図４は図３ｉに図示されたプローブカードのＤ−Ｄ'ラインの断面図である。この場合、Ｄ−Ｄ'ラインに該当する部分は、セラミック基板１００において第１乃至第５信号ライン１１０、１２０、１３０、１４０、１５０が位置する部分である。
【００２９】
図４を参照すると、図面上において左側から順番に並んだ複数のプローブ胴体２１０ａ、２２０ａ、２３０ａ、２４０ａ、２５０ａの夫々に第１乃至第５信号ライン１１０、１２０、１３０、１４０、１５０が連結される。これにより、複数のプローブ胴体２１０ａ、２２０ａ、２３０ａ、２４０ａ、２５０ａは第１乃至第５信号ライン１１０、１２０、１３０、１４０、１５０から計測信号の伝達を受けることができるようになる。この場合、複数のプローブ胴体２１０ａ、２２０ａ、２３０ａ、２４０ａ、２５０ａは夫々の間に形成された絶縁支持体４００により電気的に絶縁されており、絶縁支持体４００により一体化され板状の構造を有するようになる。また、絶縁支持体４００は弾性を有するもので外部の衝撃から複数のプローブピンを保護することができる。
【００３０】
以上では本発明の好ましい実施例に対して図示し説明したが、本発明は上述の特定の実施例に限らず、請求の範囲において請求する本発明の要旨から外れない当該発明が属する技術分野において通常の知識を有する者により多様に変形実施が可能で、このような変形実施は本発明の技術的思想や展望から個別に理解されてはいけない。
【符号の説明】
【００３１】
１００：セラミック基板
２１０、２２０、２３０、２４０、２５０：プローブピン
２１０ａ、２２０ａ、２３０ａ、２４０ａ、２５０ａ：プローブ胴体
２１０ｂ、２２０ｂ、２３０ｂ、２４０ｂ、２５０ｂ：プローブチップ
【図１】
2010044045.tif 000003
【図２】
2010044045.tif 000004
【図３ａ】
2010044045.tif 000005
【図３ｂ】
2010044045.tif 000006
【図３ｃ】
2010044045.tif 000007
【図３ｄ】
2010044045.tif 000008
【図３ｅ】
2010044045.tif 000009
【図３ｆ】
2010044045.tif 000010
【図３ｇ】
2010044045.tif 000011
【図３ｈ】
2010044045.tif 000012
【図３ｉ】
2010044045.tif 000013
【図４】
2010044045.tif 000014