(57)【要約】【課題】複数の電源の起動順序を保つ。【解決手段】参照電圧Ｖｒｅｆを生成する参照電圧生成回路ＶＲ０と、電源電圧ＶＢＢから電圧Ｖ１〜Ｖ３を生成する電圧生成回路１２１〜１２３と、イネーブル信号ＥＮ１〜ＥＮ３を出力するイネーブル出力回路ＢＰ１〜ＢＰ３と、導通状態のとき放電端子１０５〜１０７の電位を接地電位ＧＮＤまで放電する放電回路ＴＲ１〜ＴＲ３と、電源電圧ＶＢＢが上昇中か下降中かを判定する判定信号ＳＣを出力する電源電圧判定回路ＪＣと、上昇中の場合、電圧Ｖ１が参照電圧Ｖｒｅｆに達する時点ｔ２でイネーブル信号ＥＮ１をオン状態にし、時間ｄ１が経過後の時点ｔ３にイネーブル信号ＥＮ２をオン状態にし、時間ｄ２が経過後の時点ｔ４にイネーブル信号ＥＮ３をオン状態にし、下降中の場合、電圧Ｖ１〜Ｖ３が参照電圧Ｖｒｅｆに達した時点で放電回路ＴＲ３〜ＴＲ１を導通状態にする制御回路１１０と、を含むタイミング制御回路１００。【選択図】図１
2010220423.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧から参照電圧を生成する参照電圧生成回路と、
前記電源電圧から第１の抵抗比で第１の電圧を生成する第１の電圧生成回路と、
前記電源電圧から第ｐの抵抗比（ｐは２〜ｎのすべての整数、ｎは２以上の任意の整数）で第（ｐ−１）の電圧よりも低い第ｐの電圧を生成する第ｐの電圧生成回路と、
第ｍのイネーブル信号（ｍは１〜ｎのすべての整数）を第ｍのイネーブル信号出力端子から出力する第ｍのイネーブル信号出力回路と、
導通状態のとき第ｍの放電端子の電位を接地電位まで放電する第ｍの放電回路と、
前記電源電圧が上昇中か下降中かを判定する判定信号を出力する電源電圧判定回路と、
前記判定信号が上昇中の場合、前記第１の電圧が前記参照電圧に達する第１の時点で前記第１のイネーブル信号をオン状態にし、第（ｐ−１）の時点から第（ｐ−１）の時間が経過後の第ｐの時点に第ｐのイネーブル信号をオン状態にし、前記判定信号が下降中の場合、第ｓの電圧（ｓは１〜ｎのすべての整数）が前記参照電圧に達した時点で前記第（ｎ−ｓ＋１）の放電回路を前記導通状態にする制御回路と、
を含む、
ことを特徴とするタイミング制御回路。
【請求項２】
請求項１に記載のタイミング制御回路と、前記第ｍのイネーブル信号出力端子とイネーブル端子とが接続され、第ｍの電源を出力する出力端子が前記第ｍの放電端子と接続された第ｍのレギュレーター回路と、を含むことを特徴とする電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、タイミング制御回路及びタイミング制御回路を備えた電源回路に関する。
【背景技術】
【０００２】
プリンターなどの電子機器で用いられる、各ＤＣ／ＤＣコンバーターによる生成電圧には、プリンターのシステムあるいはＳＯＣ（System On Chip）の要求事項として、起動順序に制約がある。この起動順序を満足するために、タイミング制御回路が必要である。例えば、図３に出力電圧Ｖ１，Ｖ２，Ｖ３の起動順序に制約がある場合の従来例を示す。図３に示す電源回路４は、出力電圧Ｖ１→Ｖ２→Ｖ３の順序で起動する構成になっている。
【０００３】
先ず、レギュレーターＲＧ１により電源電圧４２Ｖから出力電圧Ｖ１を生成する。次に、レギュレーターＲＧ２により出力電圧Ｖ１から出力電圧Ｖ２を生成する。レギュレーターＲＧ３は、レギュレーターＲＧ１と同様に電源電圧４２Ｖが入力されるが、このレギュレーターＲＧ３はイネーブル端子ＥＮを持っているため、出力電圧Ｖ２出力の立ち上がりによりバイポーラトランジスターＢＰ０がオン状態になり、イネーブル端子ＥＮにＬレベルの信号が入力されるので、レギュレーターＲＧ３がオン状態となり、出力電圧Ｖ３が出力される。
【０００４】
このようにして、電源回路４は、出力電圧Ｖ１→Ｖ２→Ｖ３の順に起動させることを実現している。しかしながら、レギュレーターＲＧ２はレギュレーターＲＧ１の後段に配置しているため、出力電圧Ｖ２の出力を得るためには、レギュレーターＲＧ１の損失とレギュレーターＲＧ２の損失との掛け算の損失が発生しており非効率的であった。また、レギュレーターＲＧ３の場合、イネーブル端子ＥＮを持つ高耐圧タイプのレギュレーターであるため１段で済むが、レギュレーターＲＧ３の周辺にイネーブル回路４００が必要であり、出力数を増やすには多数の部品と実装面積、部品コストを必要とするという課題がある。
【０００５】
この問題を解決するために、例えば非特許文献１に示すようなシーケンスＩＣがある。このシーケンスＩＣは、各レギュレーターのイネーブル端子に要求通りの異なったタイミングでイネーブル信号をオン／オフするものであり、起動及び遮断のシーケンスを制御するものである。このシーケンスＩＣを用いると、図４（Ａ）に示すように出力電圧Ｖ１は出力電圧Ｖ２よりも速く起動完了し、遅く遮断し始めるというシーケンスが可能となる。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】http://www.analog.com/static/imported-files/jp/overviews/Voltage_Monitoring_summer2008_J.pdf Page6 ADM1186
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、プリンターの様な製品は、各出力電圧間の消費電流がタイミング毎に異なり、また、各出力の平均電流とピーク電流が大きく異なる特徴がある。そのため、所定のタイミングでイネーブル信号をオフしても、遮断開始タイミングは決められるが、各出力の残留電圧が異なる。図４（Ｂ）にその現象を示す。通常は出力電圧Ｖ２が先に遮断し、遅れて出力電圧Ｖ１が遮断する順序であるが、出力電圧Ｖ２の負荷電流が極端に少ないタイミングにコンセントが抜かれたような場合、出力電圧Ｖ２の放電カーブは点線５００のようになだらかになり、時点ｔ０において、残留電圧が十分残っている。一方、出力電圧Ｖ１は、完全にオフしており０Ｖである。この時点ｔ０に電源の再投入をすると、出力電圧Ｖ２は時点ｔ１に起動が完了しているが、出力電圧Ｖ１はそれから遅れて時点ｔ２で漸く起動完了する。このように、再投入時に図４（Ａ）で示す様な起動順序が満足できないという課題がある。
【課題を解決するための手段】
【０００８】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００９】
［適用例１］
電源電圧から参照電圧を生成する参照電圧生成回路と、前記電源電圧から第１の抵抗比で第１の電圧を生成する第１の電圧生成回路と、前記電源電圧から第ｐの抵抗比（ｐは２〜ｎのすべての整数、ｎは２以上の任意の整数）で第（ｐ−１）の電圧よりも低い第ｐの電圧を生成する第ｐの電圧生成回路と、第ｍのイネーブル信号（ｍは１〜ｎのすべての整数）を第ｍのイネーブル信号出力端子から出力する第ｍのイネーブル信号出力回路と、導通状態のとき第ｍの放電端子の電位を接地電位まで放電する第ｍの放電回路と、前記電源電圧が上昇中か下降中かを判定する判定信号を出力する電源電圧判定回路と、前記判定信号が上昇中の場合、前記第１の電圧が前記参照電圧に達する第１の時点で前記第１のイネーブル信号をオン状態にし、第（ｐ−１）の時点から第（ｐ−１）の時間が経過後の第ｐの時点に第ｐのイネーブル信号をオン状態にし、前記判定信号が下降中の場合、第ｓの電圧（ｓは１〜ｎのすべての整数）が前記参照電圧に達した時点で前記第（ｎ−ｓ＋１）の放電回路を前記導通状態にする制御回路と、を含む、ことを特徴とするタイミング制御回路。
【００１０】
この構成によれば、電源電圧が０Ｖから上昇する時は第１の電圧が参照電圧に達した時点から所定の時間間隔で複数のイネーブル信号を順番にオン状態にでき、電源電圧が０Ｖまで下降する時はイネーブル信号をオン状態にした順番と反対の順番で放電を行うことができるので、所望のタイミングで制御することができる。
【００１１】
［適用例２］
上記に記載のタイミング制御回路と、前記第ｍのイネーブル信号出力端子とイネーブル端子とが接続され、第ｍの電源を出力する出力端子が前記第ｍの放電端子と接続された第ｍのレギュレーター回路と、を含むことを特徴とする電源回路。
【００１２】
この構成によれば、電源電圧が０Ｖから上昇する時は第１の電圧が参照電圧に達した時点から所定の時間間隔で複数のイネーブル信号を順番にオン状態にできるので出力する複数の電源を順番に立ち上げることができ、電源電圧が０Ｖまで下降する時はイネーブル信号をオン状態にした順番と反対の順番で出力する複数の電源の放電を行うことができるので、所望のタイミングで複数の電源を制御することができる。
【図面の簡単な説明】
【００１３】
【図１】第１実施形態に係る電源回路の構成を示す回路図。
【図２】第１実施形態に係る電源回路の動作を示すタイミング図。
【図３】従来の電源回路の構成を示す回路図。
【図４】従来の電源回路の動作を示すタイミング図。
【発明を実施するための形態】
【００１４】
以下、タイミング制御回路を備えた電源回路の実施形態について図面に従って説明する。
【００１５】
（第１実施形態）
＜電源回路の構成＞
先ず、第１実施形態に係る電源回路の構成について、図１を参照して説明する。図１は、第１実施形態に係る電源回路の構成を示す回路図である。
【００１６】
図１に示すように、電源回路１は、タイミング制御回路１００と、第１〜３（ｎ＝３）のレギュレーター回路であるレギュレーター回路ＲＧ１，ＲＧ２，ＲＧ３と、から構成されている。タイミング制御回路１００は、電源電圧ＶＢＢを入力する電源電圧入力端子１０１と、第１〜３のイネーブル信号出力端子であるイネーブル信号出力端子１０２，１０３，１０４と、第１〜３の放電端子である放電端子１０５，１０６，１０７と、を備えている。
【００１７】
レギュレーター回路ＲＧ１，ＲＧ２，ＲＧ３は、各々、電源電圧ＶＢＢ（または図示されていない他の電源電圧）を入力する端子ｄと、第１〜３のイネーブル信号であるイネーブル信号ＥＮ１，ＥＮ２，ＥＮ３を入力する端子ｅと、第１〜３の電源である電源ＶＯ１，ＶＯ２，ＶＯ３を出力する端子ｏと、を備えている。レギュレーター回路ＲＧ１は、端子ｄに電源電圧ＶＢＢが入力され、端子ｅがイネーブル信号出力端子１０２と接続されイネーブル信号ＥＮ１が入力され、端子ｏが放電端子１０５と接続され電源ＶＯ１を出力する。レギュレーター回路ＲＧ２は、端子ｄに電源電圧ＶＢＢが入力され、端子ｅがイネーブル信号出力端子１０３と接続されイネーブル信号ＥＮ２が入力され、端子ｏが放電端子１０６と接続され電源ＶＯ２を出力する。レギュレーター回路ＲＧ３は、端子ｄに電源電圧ＶＢＢが入力され、端子ｅがイネーブル信号出力端子１０４と接続されイネーブル信号ＥＮ３が入力され、端子ｏが放電端子１０７と接続され電源ＶＯ３を出力する。レギュレーター回路ＲＧ１，ＲＧ２，ＲＧ３は、各々、イネーブル信号ＥＮ１，ＥＮ２，ＥＮ３がオン状態であるＬレベルになったタイミングに電源電圧ＶＢＢから電源ＶＯ１，ＶＯ２，ＶＯ３を生成し出力する。
【００１８】
タイミング制御回路１００は、参照電圧生成回路ＶＲ０と、第１〜３の電圧生成回路である電圧生成回路１２１，１２２，１２３と、電源電圧判定回路ＪＣと、制御回路１１０と、第１〜３のイネーブル信号出力回路であるＮＰＮトランジスターＢＰ１，ＢＰ２，ＢＰ３と、第１〜３の放電回路であるＮｃｈトランジスターＴＲ１，ＴＲ２，ＴＲ３と、から構成されている。
【００１９】
参照電圧生成回路ＶＲ０は、シャント・レギュレーターやボルテージ・レギュレーターなどで構成され、電源電圧ＶＢＢから参照電圧Ｖｒｅｆを生成する。電圧生成回路１２１は、抵抗Ｒ１，Ｒ２で構成され、電源電圧ＶＢＢから第１の抵抗比であるＲ２／（Ｒ１＋Ｒ２）の抵抗比で第１の電圧である電圧Ｖ１を生成する。電圧生成回路１２２は、抵抗Ｒ３，Ｒ４で構成され、電源電圧ＶＢＢから第２の抵抗比であるＲ４／（Ｒ３＋Ｒ４）の抵抗比で第２の電圧である電圧Ｖ２を生成する。電圧生成回路１２３は、抵抗Ｒ５，Ｒ６で構成され、電源電圧ＶＢＢから第３の抵抗比であるＲ６／（Ｒ５＋Ｒ６）の抵抗比で第３の電圧である電圧Ｖ３を生成する。電源電圧判定回路ＪＣは、電源電圧ＶＢＢが上昇中の期間はＨレベルの判定信号ＳＣを出力し、電源電圧ＶＢＢが一定の期間は現在の判定信号ＳＣのレベルを保持し、電源電圧ＶＢＢが下降中の期間はＬレベルの判定信号ＳＣを出力する。
【００２０】
制御回路１１０は、比較器ＣＭ１，ＣＭ２，ＣＭ３と、バッファーＢＦ１，ＢＦ２と、スイッチ回路ＳＷ１，ＳＷ２，ＳＷ３と、インバーターＩＮ１，ＩＮ２，ＩＮ３と、から構成されている。比較器ＣＭ１は、＋端子に電圧Ｖ１が入力され、−端子に参照電圧Ｖｒｅｆが入力され、比較結果信号ｎ１を出力する。比較器ＣＭ２は、＋端子に電圧Ｖ２が入力され、−端子に参照電圧Ｖｒｅｆが入力され、比較結果信号ｎ２を出力する。比較器ＣＭ３は、＋端子に電圧Ｖ３が入力され、−端子に参照電圧Ｖｒｅｆが入力され、比較結果信号ｎ３を出力する。
【００２１】
バッファーＢＦ１は、比較結果信号ｎ１を入力し、第１の時間である遅延時間ｄ１が経過後に信号ｎ４を出力する。バッファーＢＦ２は、信号ｎ４を入力し、第２の時間である遅延時間ｄ２が経過後に信号ｎ５を出力する。スイッチ回路ＳＷ１，ＳＷ２，ＳＷ３は、判定信号ＳＣがＨレベルの時に端子ａと端子ｃとが導通状態となり、判定信号ＳＣがＬレベルの時に端子ｂと端子ｃとが導通状態となる。スイッチ回路ＳＷ１は、端子ａに比較結果信号ｎ１が入力され、端子ｂに比較結果信号ｎ３が入力され、端子ｃから信号ｎ６を出力する。スイッチ回路ＳＷ２は、端子ａに信号ｎ４が入力され、端子ｂに比較結果信号ｎ２が入力され、端子ｃから信号ｎ７を出力する。スイッチ回路ＳＷ３は、端子ａに信号ｎ５が入力され、端子ｂに比較結果信号ｎ１が入力され、端子ｃから信号ｎ８を出力する。
【００２２】
インバーターＩＮ１は、信号ｎ６を入力し、反転した信号ｎ９を出力する。インバーターＩＮ２は、信号ｎ７を入力し、反転した信号ｎ１０を出力する。インバーターＩＮ３は、信号ｎ８を入力し、反転した信号ｎ１１を出力する。
【００２３】
ＮＰＮトランジスターＢＰ１は、コレクタ端子がイネーブル信号出力端子１０２と接続され、ベース端子に信号ｎ６が入力され、エミッタ端子が接地電位ＧＮＤに接続されている。ＮＰＮトランジスターＢＰ２は、コレクタ端子がイネーブル信号出力端子１０３と接続され、ベース端子に信号ｎ７が入力され、エミッタ端子が接地電位ＧＮＤに接続されている。ＮＰＮトランジスターＢＰ３は、コレクタ端子がイネーブル信号出力端子１０４と接続され、ベース端子に信号ｎ８が入力され、エミッタ端子が接地電位ＧＮＤに接続されている。
【００２４】
ＮｃｈトランジスターＴＲ１は、ソース端子が接地電位ＧＮＤに接続され、ドレイン端子が放電端子１０５と接続され、ゲート端子に信号ｎ９が入力される。ＮｃｈトランジスターＴＲ２は、ソース端子が接地電位ＧＮＤに接続され、ドレイン端子が放電端子１０６と接続され、ゲート端子に信号ｎ１０が入力される。ＮｃｈトランジスターＴＲ３は、ソース端子が接地電位ＧＮＤに接続され、ドレイン端子が放電端子１０７と接続され、ゲート端子に信号ｎ１１が入力される。
【００２５】
＜電源回路の動作＞
次に、第１実施形態に係る電源回路の動作について、図２を参照して説明する。図２は、第１実施形態に係る電源回路の動作を示すタイミング図である。
【００２６】
図２では、電源電圧ＶＢＢ＝４２Ｖ、参照電圧Ｖｒｅｆ＝１Ｖの場合を示しており、タイミング制御回路１００は、電源電圧ＶＢＢが０Ｖから上昇し１０Ｖに達した時点ｔ２でイネーブル信号ＥＮ１をＬレベル（オン状態）にし、時点ｔ２から遅延時間ｄ１が経過した時点ｔ３にイネーブル信号ＥＮ２をＬレベルにし、時点ｔ３から遅延時間ｄ２が経過した時点ｔ４にイネーブル信号ＥＮ３をＬレベルにするように動作する。また、タイミング制御回路１００は、電源電圧ＶＢＢが４２Ｖから下降し１０Ｖに達した時点ｔ７でイネーブル信号ＥＮ３をＨｉｇｈＺすると共にＮｃｈトランジスターＴＲ３を導通状態にし、電源電圧ＶＢＢがさらに下降し９Ｖに達した時点ｔ８でイネーブル信号ＥＮ２をＨｉｇｈＺすると共にＮｃｈトランジスターＴＲ２を導通状態にし、電源電圧ＶＢＢがさらに下降し８Ｖに達した時点ｔ９でイネーブル信号ＥＮ１をＨｉｇｈＺすると共にＮｃｈトランジスターＴＲ１を導通状態にするように動作する。
【００２７】
参照電圧生成回路ＶＲ０は、電源電圧ＶＢＢが０Ｖから上昇し１Ｖに達した時点ｔ１に参照電圧Ｖｒｅｆが１Ｖとなり、電源電圧ＶＢＢが４２Ｖから下降し１Ｖに達する時点ｔ１０までの期間、１Ｖを保つように動作する。
【００２８】
電圧生成回路１２１は、時点ｔ２に電圧Ｖ１が参照電圧Ｖｒｅｆ＝１Ｖに達するように抵抗比Ｒ２／（Ｒ１＋Ｒ２）を設定する。つまり、時点ｔ２で電源電圧ＶＢＢ＝１０Ｖに達するので、抵抗比が１／１０になるように抵抗Ｒ１，Ｒ２の抵抗値を設定すればよい。比較器ＣＭ１は、時点ｔ２において−端子の参照電圧Ｖｒｅｆよりも電圧Ｖ１が大きくなるので、比較結果信号ｎ１は、ＬレベルからＨレベルに遷移する。信号ｎ４は、比較結果信号ｎ１がＨレベルに遷移した時点ｔ２からバッファーＢＦ１により遅延時間ｄ１を経過した時点ｔ３にＬレベルからＨレベルに遷移する。信号ｎ５は、信号ｎ４がＨレベルに遷移した時点ｔ３からバッファーＢＦ２により遅延時間ｄ２を経過した時点ｔ４にＬレベルからＨレベルに遷移する。
【００２９】
電源電圧判定回路ＪＣは、電源電圧ＶＢＢが０Ｖの時点ｔ０から４２Ｖまで時点ｔ５で上昇し４２Ｖを保っている時点ｔ６まで判定信号ＳＣをＨレベルで出力する。スイッチ回路ＳＷ１，ＳＷ２，ＳＷ３は、この時点ｔ０〜ｔ６の期間、端子ａと端子ｃとが導通状態となる。このため、スイッチ回路ＳＷ１は比較結果信号ｎ１を信号ｎ６として出力し、スイッチ回路ＳＷ２は信号ｎ４を信号ｎ７として出力し、スイッチ回路ＳＷ３は信号ｎ５を信号ｎ８として出力する。
【００３０】
時点ｔ２で信号ｎ６（＝比較結果信号ｎ１）がＨレベルに遷移したので、ＮＰＮトランジスターＢＰ１は導通状態となり、イネーブル信号ＥＮ１はＨｉｇｈＺからＬレベル（接地電位ＧＮＤ）となる。また、時点ｔ３で信号ｎ７（＝信号ｎ４）がＨレベルに遷移したので、ＮＰＮトランジスターＢＰ２は導通状態となり、イネーブル信号ＥＮ２はＨｉｇｈＺからＬレベルとなる。さらに、時点ｔ４で信号ｎ８（＝信号ｎ５）がＨレベルに遷移したので、ＮＰＮトランジスターＢＰ３は導通状態となり、イネーブル信号ＥＮ３はＨｉｇｈＺからＬレベルとなる。
【００３１】
レギュレーター回路ＲＧ１は、イネーブル信号ＥＮ１がＬレベルとなった時点ｔ２から電源ＶＯ１を出力する。レギュレーター回路ＲＧ２は、イネーブル信号ＥＮ２がＬレベルとなった時点ｔ３から電源ＶＯ２を出力する。レギュレーター回路ＲＧ３は、イネーブル信号ＥＮ３がＬレベルとなった時点ｔ４から電源ＶＯ３を出力する。
【００３２】
電圧生成回路１２２は、時点ｔ８に電圧Ｖ２が参照電圧Ｖｒｅｆ＝１Ｖに達するように抵抗比Ｒ４／（Ｒ３＋Ｒ４）を設定する。つまり、時点ｔ８で電源電圧ＶＢＢ＝９Ｖに達するので、抵抗比が１／９になるように抵抗Ｒ３，Ｒ４の抵抗値を設定すればよい。
【００３３】
電圧生成回路１２３は、時点ｔ９に電圧Ｖ３が参照電圧Ｖｒｅｆ＝１Ｖに達するように抵抗比Ｒ６／（Ｒ５＋Ｒ６）を設定する。つまり、時点ｔ９で電源電圧ＶＢＢ＝８Ｖに達するので、抵抗比が１／８になるように抵抗Ｒ５，Ｒ６の抵抗値を設定すればよい。
【００３４】
比較器ＣＭ１は、時点ｔ７において−端子の参照電圧Ｖｒｅｆよりも電圧Ｖ１が小さくなるので、比較結果信号ｎ１は、ＨレベルからＬレベルに遷移する。比較器ＣＭ２は、時点ｔ８において−端子の参照電圧Ｖｒｅｆよりも電圧Ｖ２が小さくなるので、比較結果信号ｎ２は、ＨレベルからＬレベルに遷移する。比較器ＣＭ３は、時点ｔ９において−端子の参照電圧Ｖｒｅｆよりも電圧Ｖ３が小さくなるので、比較結果信号ｎ３は、ＨレベルからＬレベルに遷移する。
【００３５】
電源電圧判定回路ＪＣは、電源電圧ＶＢＢが４２Ｖの時点ｔ６から０Ｖまで下降する時点ｔ１１まで判定信号ＳＣをＬレベルで出力する。スイッチ回路ＳＷ１，ＳＷ２，ＳＷ３は、この時点ｔ６〜ｔ１１の期間、端子ｂと端子ｃとが導通状態となる。このため、スイッチ回路ＳＷ１は比較結果信号ｎ３を信号ｎ６として出力し、スイッチ回路ＳＷ２は比較結果信号ｎ２を信号ｎ７として出力し、スイッチ回路ＳＷ３は比較結果信号ｎ１を信号ｎ８として出力する。
【００３６】
時点ｔ７において、信号ｎ８（＝判定結果信号ｎ１）がＨレベルからＬレベルに遷移するので、ＮＰＮトランジスターＢＰ３は非導通状態となり、イネーブル信号ＥＮ３はＬレベルからＨｉｇｈＺとなり、インバーターＩＮ３により反転した信号ｎ１１がＬレベルからＨレベルに遷移するので、ＮｃｈトランジスターＴＲ３は導通状態となり、電源ＶＯ３が急速に０Ｖに降下する。
【００３７】
時点ｔ８において、信号ｎ７（＝判定結果信号ｎ２）がＨレベルからＬレベルに遷移するので、ＮＰＮトランジスターＢＰ２は非導通状態となり、イネーブル信号ＥＮ２はＬレベルからＨｉｇｈＺとなり、インバーターＩＮ２により反転した信号ｎ１０がＬレベルからＨレベルに遷移するので、ＮｃｈトランジスターＴＲ２は導通状態となり、電源ＶＯ２が急速に０Ｖに降下する。
【００３８】
時点ｔ９において、信号ｎ６（＝判定結果信号ｎ３）がＨレベルからＬレベルに遷移するので、ＮＰＮトランジスターＢＰ１は非導通状態となり、イネーブル信号ＥＮ１はＬレベルからＨｉｇｈＺとなり、インバーターＩＮ１により反転した信号ｎ９がＬレベルからＨレベルに遷移するので、ＮｃｈトランジスターＴＲ１は導通状態となり、電源ＶＯ１が急速に０Ｖに降下する。
【００３９】
以上に述べた本実施形態によれば、以下の効果が得られる。
【００４０】
本実施形態では、電源電圧ＶＢＢが０Ｖから上昇する時は電圧Ｖ１が参照電圧Ｖｒｅｆに達した時点ｔ２から遅延時間ｄ１，ｄ２の間隔で複数のイネーブル信号ＥＮ１，ＥＮ２，ＥＮ３を順番にオン状態にできるので電源ＶＯ１，ＶＯ２，ＶＯ３を順番に立ち上げることができ、電源電圧ＶＢＢが０Ｖまで下降する時はイネーブル信号ＥＮ１，ＥＮ２，ＥＮ３をオン状態にした順番と反対の順番で電源ＶＯ３，ＶＯ２，ＶＯ１の放電を行うことができるので、所望のタイミングで複数の電源ＶＯ１，ＶＯ２，ＶＯ３を制御することができる。
【００４１】
以上、タイミング制御回路の実施形態を説明したが、こうした実施の形態に何ら限定されるものではなく、趣旨を逸脱しない範囲内において様々な形態で実施し得ることができる。以下、変形例を挙げて説明する。
【００４２】
（変形例１）タイミング制御回路を備えた電源回路の変形例１について説明する。前記第１実施形態では、バッファーＢＦ１，ＢＦ２は固定した遅延時間ｄ１，ｄ２に設定している場合を説明したが、外部からバッファーＢＦ１，ＢＦ２の遅延時間ｄ１，ｄ２を設定できるように構成してもよい。
【００４３】
（変形例２）タイミング制御回路を備えた電源回路の変形例２について説明する。前記第１実施形態では、ｎ＝３の場合を説明したが、ｎ＝２で構成してもよいし、ｎ≧４で構成してもよい。
【符号の説明】
【００４４】
１…電源回路、１００…タイミング制御回路、１０１…電源電圧入力端子、１０２，１０３，１０４…イネーブル信号出力端子、１０５，１０６，１０７…放電端子、１１０…制御回路、１２１，１２２，１２３…電圧生成回路。
【図１】
2010220423.tif 000003
【図２】
2010220423.tif 000004
【図３】
2010220423.tif 000005
【図４】
2010220423.tif 000006