(57)【要約】【課題】パッド間隔の小さくなったＩＣに適合する狹プローブピンピッチを備える、低コストのプローブカードを提供する。【解決手段】複数のプローブがＩＣのパッドと接触可能な薄膜構造導電体をプローブカードとして用い、その薄膜構造導電体を製造する方法には、表面を有する絶縁フィルムを準備するステップと、絶縁フィルムの表面に、互いに平行に延伸する複数のトレンチを形成するステップと、絶縁フィルムをめっき液に浸漬し、トレンチ内に導電層をめっきして複数の微細配線を形成するステップと、複数の導電性を備える薄膜を積載するか、又は、導電性を備える薄膜を微細配線が延伸する方向に平行な軸に沿って巻き取ったり畳み込んだりして導電性ブロックを形成し、導電性ブロックは、そのまま、又は分割して薄膜構造導電体とするステップを備える方法を採用する。【選択図】図４
2010156675.tif 000002
【特許請求の範囲】
【請求項１】
薄膜構造導電体を製造する方法であって、
絶縁フィルムを準備するステップと、
前記絶縁フィルムの表面に、互いに平行に延伸する複数のトレンチを形成するステップと、
前記絶縁フィルムをめっき液に浸漬し、前記トレンチ内に導電層をめっきして複数の微細配線を形成して導電性を備える薄膜を得るステップと、
複数の前記導電性を備える薄膜を積載するか、又は、前記導電性を備える薄膜を前記微細配線が延伸する方向に平行な軸に沿って巻き取ったり畳み込んだりして導電性ブロックを形成するステップとを備えることを特徴とする薄膜構造導電体を製造する方法。
【請求項２】
前記トレンチを形成するステップでは、エネルギービームを用いて前記絶縁フィルムの表面の一部を除去する請求項１に記載の薄膜構造導電体を製造する方法。
【請求項３】
前記導電性を備える薄膜を得るステップでは、前記めっき液には無電解めっき液を用いる請求項１又は請求項２に記載の薄膜構造導電体を製造する方法。
【請求項４】
前記導電性を備える薄膜を得るステップでは、前記めっき液には、硫酸銅、酒石酸、ロッシェル塩，  ホルムアルデヒド、水酸化ナトリウム、及び、炭酸ナトリウム、又は、これらの混合物を含むめっき液を用いる請求項１〜請求項３のいずれかに記載の薄膜構造導電体を製造する方法。
【請求項５】
前記導電性を備える薄膜を得るステップでは、前記微細配線の表面と前記絶縁フィルムの表面とを同一の平面上に位置させる請求項１〜請求項４のいずれかに記載の薄膜構造導電体を製造する方法。
【請求項６】
前記導電性を備える薄膜を得るステップでは、前記微細配線部分を前記絶縁フィルムの表面から突出させる請求項１〜請求項４のいずれかに記載の薄膜構造導電体を製造する方法。
【請求項７】
前記絶縁フィルムを前記めっき液に浸漬する前には、当該絶縁フィルムを活性化処理液に浸漬して、前記トレンチの側壁を被覆するように活性金属粒子を形成する請求項１〜請求項６のいずれかに記載の薄膜構造導電体を製造する方法。
【請求項８】
前記活性金属粒子には、パラジウム、プラチナ、錫、金、銀、鉛又はこれらの合金を用いる請求項７に記載の薄膜構造導電体を製造する方法。
【請求項９】
前記導電性ブロックを形成するステップでは、直接巻き取り工法で前記導電性を備える薄膜を巻き取る請求項１〜請求項８のいずれかに記載の薄膜構造導電体を製造する方法。
【請求項１０】
前記導電性ブロックを形成するステップでは、巻き芯を用いた巻き取り工法で前記導電性を備える薄膜を巻き取る請求項１〜請求項８のいずれかに記載の薄膜構造導電体を製造する方法。
【請求項１１】
前記導電性ブロックを形成するステップでは、前記導電性を備える薄膜の巻き取りには、連続巻き取り工法を用いる請求項９又は請求項１０に記載の薄膜構造導電体を製造する方法。
【請求項１２】
前記導電性ブロックを形成するステップでは、前記導電性を備える薄膜同士の界面に接着剤層を設けて当該導電性を備える薄膜を積載する請求項１〜請求項８のいずれかに記載の薄膜構造導電体を製造する方法。
【請求項１３】
前記導電性ブロックを切断し、少なくとも１つの小さい薄膜構造導電体とする請求項１〜請求項１２のいずれかに記載の薄膜構造導電体を製造する方法。
【請求項１４】
請求項１〜請求項１３に記載の薄膜構造導電体を製造する方法を用いて得られた薄膜構造導電体であって、
第１端面とこれに対向する第２端面とを有する絶縁バルクと、
前記絶縁バルクの内部に配置した、前記第１端面側から前記第２端面側に延伸する少なくとも１つの接合界面と、
前記絶縁バルクの内部に配置した微細配線とを備え、
前記微細配線は、前記第１端面又は前記第２端面に垂直な方向に対して略平行に延伸して接合界面に沿って配置したものであり、当該微細配線の表面と前記接合界面とが同一の平面上に位置することを特徴とする薄膜構造導電体。
【請求項１５】
前記微細配線は、銅、ニッケル、コバルト、金、錫、銀、鉛、又は、これらの合金である請求項１４に記載の薄膜構造導電体。
【請求項１６】
前記微細配線の断面は、正方形、長方形、半円、半楕円形、台形、又は、多角形である請求項１４〜請求項１７のいずれかに記載の薄膜構造導電体。
【請求項１７】
前記接合界面は、互いに平行な複数の平面である請求項１４〜請求項１６のいずれかに記載の薄膜構造導電体。
【請求項１８】
前記接合界面が形成する形状は、螺旋形状又は畳み込み形状である請求項１４又は請求項１５に記載の薄膜構造導電体。
【請求項１９】
請求項１４〜請求項１７のいずれかに記載の薄膜構造導電体を用いた集積回路テスト用のプローブデバイスであって、
複数の第１接点と複数の第２接点とを有する回路板を備え、
前記複数の第１接点は、テスト装置と電気的に接続するものであり、
前記複数の第２接点のそれぞれは、前記薄膜構造導電体の少なくとも１つの微細配線に電気的に接続するものであることを特徴とする集積回路テスト用のプローブデバイス。
【請求項２０】
前記回路板が備える前記第２接点は、被検集積回路が備える接点のそれぞれに対応するように同一の配置としたものである請求項１９に記載の集積回路テスト用のプローブデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本件発明は、薄膜構造導電体を製造する方法及びその薄膜構造導電体を製造する方法を用いて得られた薄膜構造導電体ならびにその薄膜構造導電体を用いた集積回路テスト用のプローブデバイスに関し、特には、プローブカードとしての使用に適した薄膜構造導電体に関する。
【背景技術】
【０００２】
プローブカード（Ｐｒｏｂｅ  ｃａｒｄｓ）は、シリコンウェハなどに形成した集積回路（以下、「ＩＣ」と称する。）を切断してパッケージする前に、ウェハ上で電気テストを行う際に用いられている。そして、後工程に送る前に、この電気テストの結果で欠陥のあるＩＣを判別している。ところが、ナノエレクトロニクス技術の開発に伴い、ＩＣが備える配線幅がナノスケールレベルに狭くなり、パッド間隔も同様に小さくなっている。よって、ＩＣパッドの不断な縮小化に対応するため、このようなＩＣに適合するような、小さなプローブピンピッチを備えるプローブカードに対する要求がある。
【０００３】
非特許文献１に示す半導体に関する国際技術ロードマップ（Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｔｅｃｈｎｏｌｏｇｙ  Ｒｏａｄｍａｐ  ｆｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＩＴＲＳ）によれば、ＩＣが備える配線の最小ライン幅は現在６８ナノメートルであり、テスト用のパッド間隔は３０μｍである。そしてＩＴＲＳでは、２０１２年までにＩＣのライン幅は３６ナノメートルまで狭くなり、テストパッド間隔は２０μｍまで縮小すると予測している。しかしながら、従来タイプのプローブカードがすでに抱える技術課題は深刻であり、ウェハ上に形成されたパッド間隔３０μｍ以下のＩＣの電気テストに対応するのは困難である。
【０００４】
現在は、従来タイプのプローブカードとして、エポキシリングプローブカード等のカンチレバー型、コブラ型プローブカード等の垂直型、進化型ＭＥＭＳプローブカード等が市販されており、ＤＲＡＭ等のテストに一般的に用いられている。
【０００５】
カンチレバー型プローブカードのプローブピン間隔は４０μｍほどではあるが、被検ウェハの周辺に配置したテストパッドにしか適用できない。従って、ウェハ内部のパッドをテストすることはできず、配置できるプローブピンの数にも限度がある。一方、特許文献１が開示する電気接触器の接点（Ｃｏｎｔａｃｔ  ｆｏｒ  ａｎ  ｅｌｅｃｔｒｉｃａｌ  ｃｏｎｔａｃｔｏｒ  ａｓｓｅｍｂｌｙ）等の垂直型プローブカードは、ウェハ内部のパッドをテストでき、プローブピンの数にも制約はないが、プローブピン間隔を１００μｍ以下にできないという技術的な制約がある。更に、垂直型プローブカードはフリップチップパッケージに納められたＩＣのテストしかできない。
【０００６】
また、カンチレバー型及び垂直型プローブカードのプローブピンは、共に手作業でプリント回路板に設置しなければならない。よって、プローブカードの製造コストはプローブピンの数に大きく依存することになり、プローブピン数が多くなると、製造コストが増大する。
【０００７】
そして、犠牲素子を用いた電気接点の製造方法（Ｍｅｔｈｏｄ  ｏｆ  ｍａｎｕｆａｃｔｕｒｉｎｇ  ｅｌｅｃｔｒｉｃａｌ  ｃｏｎｔａｃｔｓ、  ｕｓｉｎｇ  ａ  ｓａｃｒｉｆｉｃｉａｌ  ｍｅｍｂｅｒ）を開示する特許文献２や、リソグラフィック接点スプリングの作成方法及びその使用方法（Ｍｅｔｈｏｄ  ｏｆ  ｍａｋｉｎｇ  ａｎｄ  ｕｓｉｎｇ  ｌｉｔｈｏｇｒａｐｈｉｃ  ｃｏｎｔａｃｔ  ｓｐｒｉｎｇｓ）を開示する特許文献３等に記載があるように、ＤＲＡＭのテストに一般的に用いられるＭＥＭＳプローブカードの製造プロセスは非常に複雑である。特に、プローブピンピッチが７０μｍ以下になると、組み立て方式が更に複雑になる。更に、テスト用パッドの配置にも制約があるなど、ＭＥＭＳプローブカードのコストは比較的高いものとなる。
【０００８】
そして、従来タイプのプローブカードは、「１つのパッドに１つのプローブが対応する」型式に限定されている。即ち、テストパッドの位置を変更しようとすると、プローブピンを作り直す必要がある。更に、このプローブカードの組み立てでは、微細プローブピンの製作プロセスの制約からも影響も受ける。鋳造、引き抜き、或いは、圧延等の技術を用いて製造する従来タイプのプローブピンの製造コストは、プローブピンの構造や寸法が多くの要素によって変動することもあり、好ましいレベルとはいえない。また、特許文献４が開示する「プローブピンの配置製造方式」や特許文献５が開示する「プローブピン、プローブカード、及び、その製造方法」等に開示されている、フォトリソグラフィ／エッチング法でプローブピンを製造したとしても、「１つのパッドに１つのプローブが対応する」型式である。よって、ナノエレクトロニクスデバイスをテストする要求に対応するためには、パッド間隔の小さくなったＩＣに適合する狭ピッチのプローブピンピッチを備える、低コストのプローブカードが必要とされていた。
【０００９】
そこで、本件発明者らは、上述の技術を代替する新規な薄膜構造導電体とその製造方法、及び、その薄膜構造導電体を用いたプローブカードを、特許文献６に開示している。この方法では、まず最初に単一層の導電性を備える薄膜を、基板を覆った状態で形成する。この単一層の導電性を備える薄膜は、絶縁フィルムと絶縁フィルム上に形成した微細配線を備えるものである。その後、この単一層の導電性を備える薄膜を基板から剥離し、同様の方法で得られた別の単一層の導電性を備える薄膜と重ね合わせて、薄膜構造導電体を形成する。薄膜構造導電体中の微細配線はプローブカードのプローブピンとして用いることもできる。
【００１０】
このように、フォトリソグラフィとエッチングプロセスとを用いれば、プローブピンの径とピッチとを容易に制御でき、従来技術のプローブピンでは製造技術上の制約であった、ピン数の少なさ、人手による個々のピンの組み立て、ピン配置の制約、ピン径の縮小化に伴う困難等の問題を克服できる。更に、この発明が提供する導電膜型のプローブカードは「１つのパッドに１つのプローブが対応する」型式のプローブカードではないため、従来技術では技術的な制約を受けるプローブピン間隔やプローブピン数の問題も克服しており、応用性には潜在的に優れている。しかしながら、上述の方法では、複数の単一層の導電性を備える薄膜を繰り返し形成して都度基板から剥離する必要があり、更に、単一層の導電性を備える薄膜を一枚ずつ接着しなければならないので、時間と労力とを要する製造方法である。
【００１１】
そこで本件発明者等は、導電膜型のプローブカードにおける作業時間と製造困難度とを減少させるため、特許文献７に新規の薄膜構造導電体、その製造方法、及び、薄膜構造導電体を有するプローブカードを開示している。この方法では、薄膜構造導電体は、単一層の導電性を備える薄膜を巻き取ったり畳み込んだりして形成しているため、作業時間とコストを削減できている。しかし、単一層の導電性を備える薄膜に接着剤を塗布する工程では、単一層の導電性を備える薄膜の微細配線が脱落したり損傷したりすることがあるため、欠陥のある製品が発生する。
【００１２】
よって、上述の問題が生じない新規な薄膜構造導電体を製造する方法及びその薄膜構造導電体を製造する方法を用いて得られた薄膜構造導電体ならびにその薄膜構造導電体を用いたプローブカードが必要とされていた。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】米国特許第４０２７９３５号
【特許文献２】米国特許第５４７６２１１号
【特許文献３】米国特許第６２６８０１５号
【特許文献４】台湾特許申請番号第９０１０７４４１号
【特許文献５】台湾特許申請番号第９３１０７０２６号
【特許文献６】台湾特許申請番号第９６１３７３８５号
【特許文献７】台湾特許第９７１１７５４２号
【非特許文献】
【００１４】
【非特許文献１】電子・情報技術分野（半導体技術分野）技術ロードマップ  ２００８解説（平成２０年４月、独立行政法人新エネルギー・産業技術総合開発機構  電子・情報技術開発部）
【発明の概要】
【発明が解決しようとする課題】
【００１５】
本件発明は、薄膜構造導電体を製造する方法及びその薄膜構造導電体を製造する方法を用いて得られた薄膜構造導電体ならびにその薄膜構造導電体を用いたＩＣテスト用のプローブデバイスを提供し、上述の問題を改善することを目的とする。
【課題を解決するための手段】
【００１６】
本件発明に係る薄膜構造導電体を製造する方法：  本件発明に係る薄膜構造導電体を製造する方法は、絶縁フィルムを準備するステップと、絶縁フィルムの表面に、互いに平行に延伸する複数のトレンチを形成するステップと、絶縁フィルムをめっき液に浸漬し、トレンチ内に導電層をめっきして複数の微細配線を形成して導電性を備える薄膜を得るステップと、複数の導電性を備える薄膜を積載するか、又は、導電性を備える薄膜を微細配線が延伸する方向に平行な軸に沿って巻き取ったり畳み込んだりして導電性ブロックを形成するステップとを備えることを特徴としている。
【００１７】
本件発明に係る薄膜構造導電体を製造する方法においては、トレンチを形成するステップでは、エネルギービームを用いて絶縁フィルムの表面の一部を除去することも好ましい。
【００１８】
本件発明に係る薄膜構造導電体を製造する方法においては、導電性を備える薄膜を得るステップでは、めっき液には無電解めっき液を用いることも好ましい。
【００１９】
本件発明に係る薄膜構造導電体を製造する方法においては、導電性を備える薄膜を得るステップでは、めっき液には、硫酸銅、酒石酸、ロッシェル塩，  ホルムアルデヒド、水酸化ナトリウム、及び、炭酸ナトリウム、又は、これらの混合物を含むめっき液を用いることも好ましい。
【００２０】
本件発明に係る薄膜構造導電体を製造する方法においては、導電性を備える薄膜を得るステップでは、微細配線の表面と絶縁フィルムの表面とを同一の平面上に位置させることも好ましい。
【００２１】
本件発明に係る薄膜構造導電体を製造する方法においては、微細配線部分を絶縁フィルムの表面から突出させることも好ましい。
【００２２】
本件発明に係る薄膜構造導電体を製造する方法においては、絶縁フィルムをめっき液に浸漬する前には、絶縁フィルムを活性化処理液に浸漬して、トレンチの側壁を被覆するように活性金属粒子を形成することも好ましい。
【００２３】
本件発明に係る薄膜構造導電体を製造する方法においては、活性金属粒子には、パラジウム、プラチナ、錫、金、銀、鉛又はこれらの合金を用いることも好ましい。
【００２４】
本件発明に係る薄膜構造導電体を製造する方法においては、導電性ブロックを形成するステップでは、直接巻き取り工法で導電性を備える薄膜を巻き取ることも好ましい。
【００２５】
本件発明に係る薄膜構造導電体を製造する方法においては、導電性ブロックを形成するステップでは、巻き芯を用いた巻き取り工法で導電性を備える薄膜を巻き取ることも好ましい。
【００２６】
本件発明に係る薄膜構造導電体を製造する方法においては、導電性ブロックを形成するステップでは、導電性を備える薄膜の巻き取りには、連続巻き取り工法を用いることも好ましい。
【００２７】
本件発明に係る薄膜構造導電体を製造する方法においては、導電性ブロックを形成するステップでは、導電性を備える薄膜同士の界面に接着剤層を設けて導電性を備える薄膜を積載することも好ましい。
【００２８】
本件発明に係る薄膜構造導電体を製造する方法においては、導電性ブロックを切断し、少なくとも１つの小さい薄膜構造導電体とすることも好ましい。
【００２９】
本件発明に係る薄膜構造導電体：  本件発明に係る薄膜構造導電体は、前記薄膜構造導電体を製造する方法を用いて得られた薄膜構造導電体であって、第１端面とこれに対向する第２端面とを有する絶縁バルクと、絶縁バルクの内部に配置した第１端面側から第２端面側に延伸する少なくとも１つの接合界面と微細配線とを備え、微細配線は、第１端面又は第２端面に垂直な方向に対して略平行に延伸して接合界面に沿って配置したものであり、微細配線の表面と接合界面とが同一の平面上に位置することを特徴としている。
【００３０】
本件発明に係る薄膜構造導電体においては、微細配線は、銅、ニッケル、コバルト、金、錫、銀、鉛、又は、これらの合金であることも好ましい。
【００３１】
本件発明に係る薄膜構造導電体においては、接合界面が形成する形状は、螺旋形状又は畳み込み形状であることも好ましい。
【００３２】
本件発明に係る薄膜構造導電体においては、接合界面は、互いに平行な複数の平面であることも好ましい。
【００３３】
本件発明に係る薄膜構造導電体においては、微細配線の断面は、正方形、長方形、半円、半楕円形、台形、又は、多角形であることも好ましい。
【００３４】
本件発明に係るＩＣテスト用のプローブデバイスの形態：  本件発明に係るＩＣテスト用のプローブデバイスは、前記薄膜構造導電体を用いたＩＣテスト用のプローブデバイスであって、複数の第１接点と複数の第２接点とを有する回路板を備え、複数の第１接点は、テスト装置と電気的に接続するものであり、複数の第２接点のそれぞれは、薄膜構造導電体の少なくとも１つの微細配線に電気的に接続するものであることを特徴としている。
【００３５】
本件発明に係るＩＣテスト用のプローブデバイスにおいては、回路板が備える第２接点は、被検集積回路が備える接点のそれぞれに対応するように同一の配置としたものであることも好ましい。
【発明の効果】
【００３６】
本件発明によれば、薄膜構造導電体を構成する微細配線の少なくとも一部を絶縁フィルムに形成したトレンチ内に埋設するため、微細配線の脱落や破損などの欠陥がある製品の発生を防止でき、プローブカードの歩留まりが向上する。
【図面の簡単な説明】
【００３７】
【図１】表面を加工した絶縁フィルムを示す断面模式図である。
【図２】導電性を備える薄膜を示す断面模式図である。
【図３】導電性を備える薄膜の捻転方向を示す断面模式図である。
【図４】導電性ブロックを示す斜視図である。
【図５】導電性ブロックの切断例を示す斜視図である。
【図６】図１の絶縁フィルムの斜視図である。
【図７】表面を加工した絶縁フィルムの平面模式図である。
【図８】トレンチの形状を示す斜視図である。
【図９】トレンチの形状を示す平面模式図である。
【図１０】薄膜構造導電体を用いたＩＣテスト用のプローブデバイスの断面模式図である。
【図１１】巻き取りコアに巻き取って形成した導電性ブロックを示す斜視図である。
【図１２】畳み込み工法で形成した導電性ブロックを示す斜視図である。
【図１３】連続巻き取り工法を示す模式図である。
【図１４】積載工法で形成した導電性ブロックの断面模式図である。
【発明を実施するための形態】
【００３８】
以下、本件発明に係る製造方法と用途の形態を詳細に説明する。以下の記載では各種具体例を示して説明しているが、これらの文章は本件発明に係る概念の理解を助けるための記載であり、本件発明がこれらの記載に制約されるものではないことを断っておく。
【００３９】
以下、薄膜構造導電体を製造する方法及びその薄膜構造導電体を製造する方法を用いて得られた薄膜構造導電体ならびにその薄膜構造導電体を用いた集積回路テスト用のプローブデバイスについて説明する。
【００４０】
本件発明に係る薄膜構造導電体の製造形態：  本件発明に係る薄膜構造導電体の製造形態では、準備した絶縁フィルムの表面に、互いに平行に延伸する複数のトレンチを形成する。その後、このトレンチに導電性物質を充填して、単一層の導電性を備える薄膜を形成する。そして、この単一層の導電性を備える薄膜を積載するか、又は、微細配線が延伸する方向に平行な軸に沿って巻き取ったり畳み込んだりして導電性ブロックを形成する。この導電性ブロックは、そのまま、又は分割して薄膜構造導電体とすることができるものである。そして、最終的に得られる薄膜構造導電体は、プローブデバイスやプローブカード等のＩＣ検査装置の素子として用いることもできる。
【００４１】
本件発明の形態を、添付図面を参照しつつ説明する。図面と明細書の記述では、同様の、又は、同じ部分は同じ符号で示す。また、図面における各素子や材料層の寸法は、実際の寸法比例で作図したものではないことを断っておく。更に、各素子や層等が備える形状は、図示した特定の形状に限定されるものではない。また、それぞれの実施形態は、本件発明の特徴を説明するために開示したものであり、本件発明を限定するものではない。本件発明の実施形態では、主に、ＩＣのプローブデバイスへ適用した場合について説明しているが、本件発明に係る薄膜構造導電体の用途は、プローブデバイスに限定されるものではない。
【００４２】
図１〜図５に、本件発明に係る薄膜構造導電体を製造するステップを示す。まず、図１に示すように、絶縁フィルム１００を準備する。絶縁フィルム１００には、各種絶縁材料を用いることができる。具体的には、絶縁フィルム１００には、ポリジメチルシロキサン（ｐｏｌｙｄｉｍｅｔｈｙｌｓｉｌｏｘａｎｅ  、ＰＤＭＳ）、  ポリイミド（ｐｏｌｙｉｍｉｄｅ  、ＰＩ）、  ポリエチレンテレフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅ  ｔｅｒｅｐｈａｌａｔｅ  、ＰＥＴ）、ポリウレタン（ｐｏｌｙｕｒｅｔｈａｎｅ  、ＰＵ）、  ポリカーボネート（ｐｏｌｙｃａｒｂｏｎａｔｅ  、ＰＣ）等のポリマー、その派生物、類似物、或いは、これらを組み合わせて用いることができる。絶縁フィルム１００は、良好な弾性を有する絶縁材料であることが好ましい。弾性の良好な材料を用いて薄膜構造導電体を形成すると、ＩＣ等のテストパッドと接触するとき、微細配線に伝わる衝撃力を薄膜構造導電体が吸収するため、薄膜構造導電体の信頼性と耐衝撃性が良好になる。ここで用いる絶縁フィルム１００の厚さは、５〜２０μｍが好ましく、より好ましくは７〜１５μｍである。しかし、絶縁フィルム１００の厚さは、その用途が要求する特性に応じて設定すべきものである。
【００４３】
そして、図１に示すように、複数のトレンチ１０４を絶縁フィルム１００の表面１０２に形成する。トレンチ１０４は互いに平行に延伸している。即ち、トレンチ１０４の長軸は互いに平行である。図６に、図１の絶縁フィルム１００の斜視図を示す。図６に示すように、トレンチ１０４の長軸方向、又は、延伸方向は互いに平行である。図６では、トレンチ間の間隔は全て同じであり、間隔は５μｍ程度かもっと小さく、１〜３μｍとする。また、トレンチ１０４の断面は、約５μｍ幅の方形としているが、トレンチ１０４の断面は方形に限定されるものではない。トレンチ１０４の断面形状は、正方形、長方形、半円形、半楕円形、台形、又は、多角形など、用途に応じた適切な形状とすることができる。これら断面形状の特性幅は、約１〜１０μｍとするのが好ましい。ここでいっている特性幅とは、正方形、長方形、又は、台形の幅、半円、又は、半楕円形の直径、或いは、多角形の最大幅である。また、図６では、複数のトレンチ１０４間の間隔は全て同じとしているが、トレンチ１０４間の間隔は、異なるものとしてもよく、一部分を同じにしてもよい。
【００４４】
図６に示すトレンチ１０４は、長軸方向（又は、延伸方向）が互いに平行な複数の直線であるが、本件発明に係るトレンチ１０４は、このタイプに限定されるものではない。図７に、異なる形態のトレンチ１０４を複数形成した絶縁フィルム１００の平面図を示す。トレンチ１０４は直線ではなく、曲がりくねっているが、各トレンチ１０４の長軸方向、又は、延伸方向は互いに平行である。上述のように、図６と図７には、本件発明に係る絶縁フィルム１００が取り得る様々な形態を示している。両端を結ぶ配線が互いに平行になるように複数のトレンチ１０４が形成された絶縁フィルムであれば、どのようなものであっても本件発明の範囲に含まれる。後の記述からもわかるように、各トレンチ１０４には、図２に示すように導電層が充填されて、複数の微細配線１０６が形成された導電性を備える薄膜１０１となる。各微細配線１０６の両端部は、一方の端部を被検ＩＣのパッドと接続し、他方の端部はテスト装置の回路板と電気的に接続する等、他の導電層を備える構成部品との電気的接触点とすることができる。このとき形成すべき微細配線１０６のタイプ（断面積、間隔、分布、延伸方向等）に応じて、それぞれの微細配線１０６に対応するトレンチ１０４を形成する。
【００４５】
トレンチ１０４は、絶縁フィルム１００の表面１０２の一部を、エネルギービームを用いて除去すれば形成できる。絶縁フィルム１００にエネルギービームにより除去した部分のパターンが形成されると、絶縁フィルム１００表面１０２の除去部分が本件発明に係るトレンチ１０４となる。このように、所望のトレンチ形状になるように絶縁フィルム１００の特定部分を除去する。ここで用いることのできるエネルギービームとしては、レーザー光線、イオン光線、電子光線、プラズマ等があり、これらを組み合わせて用いることもできる。照射するエネルギービームのエネルギー強度と時間とは、形成するトレンチの要求仕様に合わせて調整する。
【００４６】
また、側壁を粗面としたトレンチ１０４を形成することも好ましい。側壁が粗面のトレンチ１０４は、導電層１０６を形成する目的に適している。特許文献７が開示する、エネルギービームを用いて導電層にパターンを形成する方法と比較すると、本件発明に係る方法は、エネルギービームで絶縁フィルム１００にパターンを形成するため、照射エネルギーと時間が節約できる。絶縁フィルム材料がポリマーであると、金属材質の導電層にパターンを形成する場合に比べ、エネルギービームは非常に容易に、効率よくパターンを形成することができるのである。
【００４７】
その後、トレンチ１０４を有する絶縁フィルム１００はめっき液に浸漬され、図２に示すように導電層１０６が形成される。導電層１０６がトレンチ１０４の中にめっきされ、複数の微細配線１０６を形成する。導電層１０６を形成する材料としては、銅、ニッケル、コバルト、金、錫、銀、鉛、又は、これらの合金を用いることができる。特に好ましい合金としては、ニッケル‐コバルト合金、ニッケル‐錫合金、錫―コバルト合金、ニッケルリン、錫―銀合金、又は、錫―鉛合金等をあげることができる。図８に示すように、複数の微細配線１０６の長軸方向、又は、延伸方向は、互いに平行である。
【００４８】
ところで、絶縁フィルム１００をめっき液に浸漬する前の処理として、絶縁フィルム１００を活性化処理液に浸漬して、トレンチ１０４の側壁を活性金属粒子で被覆する。更に、絶縁フィルム１００を活性化処理液に浸漬して活性金属粒子を形成する前には、トレンチ１０４を形成した絶縁フィルム１００は、酸洗浄、水洗、及び、乾燥等のプロセスで処理しておくのが好ましい。これらの処理を施してから絶縁フィルム１００を活性化処理液中に浸漬するのである。活性金属粒子を形成する１つの理由は、後のプロセスで絶縁フィルム１００をめっき液に浸漬したときに、トレンチ１０４側壁に付着した活性金属粒子に密着するように導電層１０６をめっきするためである。
【００４９】
具体的には、パルスエキシマレーザーを用いて、ポリイミド絶縁フィルムの表面にトレンチ１０４を形成することができる。レーザー光線を照射してトレンチを形成すれば、トレンチ１０４の側壁表面は粗面となる。パルスエキシマレーザーは、波長約２４８ｎｍ、エネルギー密度約０．５４Ｊ／ｃｍ２、パルス時間間隔約５０ナノセカンド、繰り返し周波数約４０Ｈｚ、パルス数約３０〜１８０と設定できる。そして、絶縁フィルム１００を活性化処理液に浸漬すると、活性金属粒子は、トレンチ１０４の粗化表面上だけに析出し、絶縁フィルム１００の表面１０２上には析出しない。
【００５０】
活性化処理液としては、パラジウムイオン、プラチナイオン、錫イオン、銀イオン、ニッケルイオン等の金属イオンか、又は、パラジウムイオン、及び、ニッケルイオンやこれらの複数を含む溶液を用いることができる。例えば、０．１〜０．３ｇ／ＬのＰｄＣｌ２、０．１〜０．３ｇ／ＬのＰｔＣｌ２、２０〜４０ｇ／ＬのＳｎＣｌ２、０．５〜１ｇ／ＬのＡｕＣｌ３、又は０．５〜５ｇ／ＬのＡｇＮＯ３を含む活性化処理液等である。これらの活性化処理液を用いれば、トレンチ１０４の表面上に付着した活性金属粒子は、パラジウム、プラチナ、錫、金、銀、ニッケル等の純金属、又は、ニッケル‐パラジウム合金等の合金となる。
【００５１】
そして具体的には、複数のトレンチ１０４を形成した絶縁フィルム１００を、２０ｇ／Ｌの塩化錫２水和物と０．０９ｍｏｌｅ／Ｌの塩酸を含む第１活性化処理液に約５〜１０分間浸漬する。更に絶縁フィルム１００を、０．３ｇ／Ｌの塩化パラジウムと０．０２７ｍｏｌｅ／Ｌの塩酸を含む第２活性化処理液に約５〜１０分間浸漬する。このように活性化処理した、トレンチ１０４の側壁と底部の表面に活性金属粒子が付着した絶縁フィルム１００を、無電解めっき液に浸漬する。このとき用いるめっき液としては、無電解銅めっき液、無電解ニッケルめっき液、無電解金めっき液等の無電解めっき液を単独で、又は、これらを組み合わせて用いることができる。
【００５２】
無電解めっき液を用いれば、導電層１０６は、選択的に活性金属粒子を有するトレンチの表面だけに形成され、絶縁フィルム１００の表面１０２上には形成されない。表面１０２が滑らかであることによって活性金属粒子が付着していないためである。このように、絶縁フィルム１００を無電解めっき液に浸漬して導電層１０６を形成すると、導電層１０６は、トレンチ１０４内だけに形成され、表面１０２上に導電層１０６は形成されない。従って、複数のトレンチ内に形成される導電層１０６間は、自動的に電気的に絶縁される。従って、微細配線１０６を形成するプロセスで無電解めっき液を用いれば、互いに平行に延伸する複数の微細配線１０６を個別に形成する必要がない。
【００５３】
ここで用いる無電解めっき液としては、１４  ｇ／Ｌの硫酸銅、４  ｇ／Ｌの酒石酸、１５．５ｇ／Ｌのロッシェル塩、０．１８２７ｍｏｌｅ／Ｌのホルムアルデヒド、１０ｇ／Ｌの水酸化ナトリウム、及び４．２ｇ／Ｌの炭酸ナトリウムを含むめっき液を用いることができる。具体的には、無電解めっき液のｐＨを約１２として、反応時間は約１０分とする。このようにして無電解めっきを施せば、複数の微細配線１０６が絶縁フィルム１００の表面１０２に、互いに平行に延伸した状態で形成される。
【００５４】
そして、微細配線１０６の高さは、成分、濃度、及び／又は、めっき液の温度、そして、絶縁フィルム１００をめっき液に浸漬する時間で決定される。無電解めっきプロセスでは、薄い導電層１０６がトレンチ１０４の側壁表面と底部に形成される。その後、電気めっきを施すと、トレンチ１０４だけに導電層１０６が形成され、その結果、絶縁フィルム１００の表面１０２には、互いに平行に延伸する複数の微細配線１０６が形成される。
【００５５】
微細配線１０６の高さを制御すると、図２に示すように、微細配線１０６の表面１０８は絶縁フィルム１００の表面１０２と同一の平面上に位置する。一方、絶縁フィルム１００に長時間めっきを施すと、微細配線１０６の表面１０８は、一部が絶縁フィルム１００の表面１０２より高くなる場合がある。この場合、図９の断面模式図に示すように、微細配線１０６の表面１０８の少なくとも一部が絶縁フィルムの表面１０２よりも高くなる。しかし、図２と図９に示す導電性を備える薄膜１０１のように、微細配線１０６の全部、又は、少なくとも一部が絶縁フィルム１００の表面１０２の下方のフィルムの中に埋設してあれば、埋設部分の微細配線１０６は絶縁フィルム１００で保護されることになり、特許文献７が開示する発明のように、微細配線１０６が、後のプロセスで脱落したり損傷するという問題を回避できる。
【００５６】
複数の微細配線１０６を形成した後には、導電性を備える薄膜１０１の複数を積載するか、微細配線１０６の延伸方向に平行な軸に沿って巻き取ったり畳み込んだりして、導電性ブロック１１０を形成する。この導電性ブロック１１０は、そのまま、又は、切断してから薄膜構造導電体としてＩＣテスト用のプローブデバイスの構成素子として用いることができるものであり、従来技術で作成したプローブカードを代替できる。
【００５７】
ここで、図３を参照し、本件発明に係る導電性を備える薄膜１０１の巻き取りかたについて説明する。図３に示すように、導電性ブロック１１０を形成するためには、導電性を備える薄膜１０１を微細配線１０６の延伸方向（又は、軸方向）に平行な軸を中心として巻き取る。導電性を備える薄膜１０１は、方向ｄ１か方向ｄ２に向かって直接巻き取ることができる。即ち、導電性を備える薄膜１０１を方向ｄ１に直接巻く場合がある。このように、導電性を備える薄膜１０１を巻き取るのであれば、絶縁フィルム１００の材料は、可撓性ポリマーであることが好ましい。
【００５８】
更に、絶縁フィルム１００及び／又は微細配線１０６上に接着剤（図示せず）を塗布すれば、導電性を備える薄膜１０１を巻き取るプロセスで、導電性ブロック１１０の形状にできるため好ましい。一方、絶縁フィルム１００が接着性を備えるポリマーであれば、導電性を備える薄膜１０１を巻き取るプロセスで、直接、導電性ブロック１１０の形状にできる。一方、導電性を備える薄膜１０１を方向ｄ２に直接巻くのであれば、接着剤を絶縁フィルム１００の底面に塗布し、導電性ブロック１１０の形状にするのが好ましい。方向ｄ２に巻く場合にも方向ｄ１に直接巻く場合と同様に、絶縁フィルム１００に接着性を備えるポリマーを用いることができる。
【００５９】
図４に、導電性を備える薄膜１０１を用い、直接巻き取り工法で作成した円筒形の導電性ブロック１１０を示す。図４に示す導電性ブロック１１０は、図３に示す導電性を備える薄膜１０１を方向ｄ２に巻いて形成している。よって、巻き取られた導電性ブロック１１０の最外部表面には、微細配線１０６（図示せず）が露出する。一方、導電性を備える薄膜１０１を方向ｄ１で巻いた場合には、導電性ブロック１１０の最外側表面には、微細配線１０６が露出しない。この場合の巻き取られた導電性ブロック１１０の最外側表面は絶縁フィルムの表面１０２の反対側の面であり、微細配線は露出しない。
【００６０】
図４に示すように、導電性ブロック１１０は、巻き取った絶縁フィルム１００が一体化した円筒形の絶縁バルクを備え、絶縁バルクの一方の側面には第１端面１１２ａを備え、他方の側面には第２端面１１２ｂを備えている。この導電性ブロック１１０は、その中に、第１端面１１２ａから第２端面１１２ｂに延伸する接合界面１１４を備えている。図４に示すように、この導電性ブロック１１０における接合界面１１４は螺旋状に形成されている。また、この導電性ブロック１１０は、複数の微細配線１０６を備えており、微細配線１０６の延伸方向（又は、長軸方向）は、第１端面１１２ａか第２端面１１２ｂに垂直な方向に平行であり、微細配線１０６は、接合界面１１４に沿って配置され、微細配線１０６の表面１０８は、接着層１１４と同一の平面上に位置している。
【００６１】
更に、図９に示す導電性を備える薄膜１０１も巻き取り工法で巻き取れば、同様の導電性ブロック１１０を形成できる。この場合、まず、絶縁フィルム１００と微細配線１０６を覆う別の絶縁層を形成する。その後、本件発明に係る導電性ブロック１１０を、上述したと同様の巻き取り工法により形成する。図４に示す導電層ブロック１１０と図９に示す導電性を備える薄膜１０１を用いた導電層ブロックとの構造の違いは、主に微細配線１０６の表面１０８と接合界面１１４との間の関係である。図４に示す導電層ブロック１１０では、図２に示すように、微細配線１０６の表面１０８は絶縁フィルム１００の表面１０２と同一の平面上に位置するので、巻き取りにより形成された導電性ブロック１１０の微細配線１０６の表面１０８は接合界面１１４と同一の平面上に位置する。しかし、図９に示す導電性を備える薄膜１０１を巻くと、微細配線１０６の表面１０８は、絶縁層の反対側の表面と同一の平面上には位置しないので、巻き取りにより形成された導電性ブロック１１０の接合界面は、微細配線１０６の表面１０８と同一の平面上には位置しない。
【００６２】
そして、導電性ブロック１１０を形成した後、銅、金、銀、又は、これらの合金等の導電材料を、例えば電解めっきにより微細配線１０６の両端面に沈着させ、微細配線１０６の両端を、導電性ブロック１１０の第１端面１１２ａ、及び／又は第２端面１１２ｂから露出、又は、突出させる。また、導電性ブロック１１０を形成してから、絶縁フィルム１００の一部をレーザー光線や他の適当な方法により除去し、微細配線１０６の少なくとも一端を導電性ブロック１１０から突出させることもできる。すると、露出、又は、突出した微細配線１０６が接点となって、被検ウェハのパッド等その他のデバイスと接触し、導電性ブロック１１０と電気的な導通を取ることができる。
【００６３】
本件発明に係る薄膜構造導電体は、図４に示す導電性ブロック１１０だけではなく、図５に示すように、導電性ブロック１１０を切断して、小さい薄膜構造導電体としてもよい。図５に示すように、導電性ブロック１１０を点線Ｌに沿って切断すれば、小さい薄膜構造導電体を得ることができる。ここで、切断領域は図５に示す点線Ｌに限定されないことを断っておく。
【００６４】
本件発明に係る薄膜構造導電体は、図４に示す導電性ブロック１１０をそのまま用いる薄膜構造導電体や、図５に示す導電性ブロック１１０を切断して得られる、小さい薄膜構造導電体を含んでいる。これらの薄膜構造導電体は、ＩＣのテストに用いられる導電膜型のプローブデバイスの１つの部品として用いることもできる。
【００６５】
図１０は本件発明に係る薄膜構造導電体３０４を用いたＩＣテスト用のプローブデバイス３００の断面模式図である。薄膜構造導電体３０４を用いたＩＣテスト用のプローブデバイス３００は、回路板３０２と薄膜構造導電体３０４とを備えている。回路板３０２は、一方の面に形成された複数の第１接点３０６と、他方の面に形成された複数の第２接点３０８とを備えている。第１接点３０６はテスト装置（図示せず）と電気的に接続し、第２接点３０８は薄膜構造導電体３０４の微細配線と電気的に接続する。この構成では、薄膜構造導電体３０４を回路板３０２に接着、或いは、物理的に固定し、複数の第２接点３０８中の各接点を薄膜構造導電体３０４が備える少なくとも１つの微細配線１０６に電気的に接続している。
【００６６】
図１０では、それぞれの第２接点３０８を複数の異なる微細配線１０６に電気的に接続している。しかし、本件発明は、それぞれの第２接点３０８を複数の異なる微細配線１０６に電気的に接続する方式に限定されるものではなく、第２接点３０８のそれぞれは、異なる１つの微細配線だけに電気的に接続してもかまわない。更に、一部の第２接点３０８を１つの微細配線１０６に電気的に接続し、これと異なる第２接点３０８を複数の異なる微細配線１０６に電気的に接続してもよい。
【００６７】
図１０に示す被検ウェハ３２０にはＩＣが形成済みであり、複数のパッド３２２を備えている。そして、第２接点３０８の配列は、被検ウェハ３２０に形成した被検ＩＣのパッド３２２の配列に対応するように同じにしている。このテスト装置では、薄膜構造導電体を用いたＩＣテスト用のプローブデバイス３００を移動して、複数の微細配線をパッド３２２に電気的に接続させる。被検ＩＣの電気特性は、パッド３２２と微細配線１０６との電気的接続により伝送され、テスト装置に読み取られる。
【００６８】
本件発明に係る薄膜構造導電体を用いたＩＣテスト用のプローブデバイス３００は、従来タイプのプローブカードの「１パッドに１プローブ」型と異なり、１つのパッド３２２は複数のプローブ（微細配線１０６）と接触する。更に、プローブ間の間隔やプローブの断面は、それぞれのテスト状況に適合するように調整できる。
【００６９】
図５に示す導電性ブロック１１０は、薄膜構造導電体を用いたＩＣテスト用のプローブデバイス３００が備える薄膜構造導電体３０４として直接用いることもできる。係る場合には、導電性ブロック１１０の第１端面１１２ａ、或いは、第２端面１１２ｂを、被検ウェハ３２０の面積と形状にぴったりと適合させる。すると、ウェハ３２０に形成されている各デバイスの電気特性を、１回で検査できる。係る場合、最初に被検ウェハ３２０のパッド３２２の配置情報をテスト装置に入力し、対応する素子と接触する各プローブ（微細配線）とパッドとをアドレスするか識別する。即ち、各プローブに対して、それぞれのプローブが電気的に接続するパッドを特定する。このようにすれば、ウェハ３２０が備える全デバイスの電気情報を、１回でテストすることができる。
【００７０】
本件発明に係る導電性ブロック１１０は、図１〜図５に示すように、図２や図９に示す導電性を備える薄膜１０１を巻いて形成する外にも、多くの形成方法を採用できる。図１１に示すように、導電性を備える薄膜１０１を巻き芯４００に巻き付けることもできる。また、図１２に示すように、巻き取ることをせず、畳み込む方式で導電性ブロック１１０を形成してもよい。以下に、薄膜構造導電体の各種採用可能な形成方法を説明する。
【００７１】
図１１に示す導電性ブロック１１０は、巻き芯４００の周囲に、図３に示す導電性を備える薄膜１０１を巻いて形成している。巻き芯４００は柱状構造物である。この柱状構造物の断面はどのようなな形状であってもよく、正方形、長方形、円形、楕円形、台形、或いは、３角形などの柱状構造物を用いることができる。具体的には、巻き芯４００を回転させれば図３に示す導電性を備える薄膜１０１の巻き取りが始まり、導電性ブロック１１０が形成される。異なる断面形状の柱状構造物を巻き芯として用いると、接合界面１１４が形成する形状は異なる。そして、これらの導電性ブロック１１０に、図５に示したと同様な切断プロセスを施せば、導電性ブロック１１０が分割され、小さな薄膜構造導電体を得ることができる。このようにして作成された薄膜構造導電体は、図１０に示すようなＩＣテスト用のプローブデバイスに使用できる。図１０に示す薄膜構造導電体３０４では、微細配線１０６の表面１０８は接合界面１１４と同一の平面上に位置している。しかし、微細配線１０６の表面１０８が、接合界面１１４と完全に、又は、部分的に同一の平面上にはない構造であってもかまわない。
【００７２】
そして、薄膜構造導電体は、導電性を備える薄膜１０１を直接巻いたり、或いは、巻き芯に巻き付ける巻き取り工法で形成したものに限定されることはなく、畳み込み工法で形成してもよい。図１２に、畳み込み工法で形成した導電性ブロック１１０を示す。図１２に示す導電性ブロック１１０は、例えば図３に示す導電性を備える薄膜１０１を畳み込めば形成できる。畳み込み工法で形成した導電性ブロック１１０は、図４や図１１の構造と類似してはいるが、畳み込んだ導電膜の界面は螺旋形状とはならず、畳み込んだ形状の接合界面１１４となる。そして、図５に示したと同様に切断すれば、小さな薄膜構造導電体が得られ、このようにして作成された薄膜構造導電体は、図１０に示すようなＩＣテスト用のプローブデバイスに使用できる。ここで、畳み込み工法を採用して薄膜構造導電体（又は、導電性ブロック）を形成する場合には、微細配線１０６間の間隔を調整しておき、畳み込み操作中に、微細配線間でショートが発生するのを防止することに注意が肝要である。微細配線１０６間の間隔は、絶縁フィルム１００にパターン化したトレンチ１０４を形成するときに調整すればよい。図１０に示す薄膜構造導電体３０４では、微細配線１０６の表面１０８は接合界面１１４と同一の平面上に位置している。しかし、微細配線１０６の表面１０８が、接合界面１１４と完全に、又は、部分的に同一の平面上にはない構造であってもかまわない。
【００７３】
本件発明に係る薄膜構造導電体を製造する方法として連続巻き取り工法（又は、ロールトゥロールプロセス）を採用すれば、大量の導電性ブロックを短時間で形成することができる。図１３に、本件発明に係る連続巻き取り工法を用いた導電性ブロックの形成方法の概略を示す。まず、図２に示す導電性を備える薄膜１０１を第一のロール６００の周囲に巻き取っておき、この導電性を備える薄膜１０１の最外周端を第２のロール６０４の表面に固定する。そして、第１のロール６００と第２のロール６０４とを回転軸６０２と６０６を中心に方向ｄ３に回転させる。このとき同時に、接着剤供給装置６０８が、導電性を備える薄膜１０１上に接着剤を塗布する。このようにして第２のロール６０４に導電性を備える薄膜１０１を巻き取れば導電性ブロック１１０が形成される。このようにして得られた導電性ブロック１１０は、そのまま図１０に示すＩＣテスト用のプローブデバイスとして用いることもできる。また、導電性ブロック１１０を切断すれば、導電性ブロック１１０が分割され、小さな薄膜構造導電体となり、それぞれに適したアプリケーションに用いることができる。
【００７４】
薄膜構造導電体は、巻き取り工法や畳み込み工法の他、複数の単一導電性を備える薄膜１０１を積載することによって形成してもよい。図１４に、本件発明に係る積載工法により形成した薄膜構造導電体を示す。図１４に示す導電性ブロック１１０は、図２に示す導電性を備える薄膜１０１の複数を積載すれば形成できる。接着剤を各導電性を備える薄膜１０１の界面に供給して接着し、導電性ブロック１１０を形成する。また、絶縁フィルム１００が接着性を備えるポリマーであれば、接着剤を省略できる。
【００７５】
図１４に示す導電性ブロック１１０は、積載した絶縁フィルム１００が形成する絶縁バルク、複数の接合界面１１４、及び、複数の微細配線１０６を備えている。接合界面１１４は、互いに平行な複数の平面である。即ち、図１４に示す導電性ブロック１１０は、互いに平行な複数の導電性を備える薄膜１０１で構成されている。微細配線１０６の長軸方向、又は、延伸方向は互いに平行で、接合界面１１４に沿って配置されている。そして、この導電性ブロック１１０に、図５に示したと同様な切断プロセスを施せば、導電性ブロック１１０が分割され、小さな薄膜構造導電体が得られ、図１０に示すＩＣテスト用のプローブデバイスに用いることができる。図１０に示す薄膜構造導電体３０４では、微細配線１０６の表面１０８は接合界面１１４と同一の平面上に位置している。しかし、微細配線１０６の表面１０８が、接合界面１１４と完全に、又は、部分的に同一の平面上にはない構造であってもかまわない。
【００７６】
本件発明に係る薄膜構造導電体には、多くの長所がある。特許文献７が開示する発明の長所に加え、更に、製造プロセスで受ける摩擦や引っかけにより微細配線が損傷したり脱離する問題を改善している。本件発明によれば、プローブ間の間隔（微細配線、又は、プローブピンピッチ間の間隔）、プローブの断面（微細配線の形状、又は、断面）、プローブの配置は、それぞれのテスト条件に応じて調整が可能である。本件発明に係る薄膜構造導電体や薄膜構造導電体を用いたＩＣテスト用のプローブデバイスの製造プロセスは簡潔で、生産性も良好で、低コストであり、従来技術を用いて作成したプローブカードを代替することができる。
【００７７】
上記に本件発明の好ましい形態を説明したが、これらは決して本件発明に限定するものではなく、当該技術を熟知する者なら誰でも、本件発明の精神と領域を脱しない範囲内で各種の変更や修正を加えることができるものである。従って、本件発明の範囲は、特許請求の範囲で指定した内容を基準とする。
【産業上の利用可能性】
【００７８】
本件発明に係る薄膜構造導電体は、上述のＩＣのプローブデバイスへのアプリケーションに限定されず、多くのその他のアプリケーション、マイクロ導電素子の形成などへの応用が可能である。
【符号の説明】
【００７９】
１００  絶縁フィルム
１０１  導電性を備える薄膜
１０２  絶縁フィルムの表面
１０４  トレンチ
１０６  微細配線（導電層）
１０８  微細配線の表面
ｄ１、ｄ２、ｄ３  方向
１１０  導電性ブロック
１１２ａ  第１端面
１１２ｂ  第２端面
１１４  接合界面
３００  薄膜構造導電体を用いたＩＣテスト用のプローブデバイス
３０２  回路板
３０４  薄膜構造導電体
３０６  第１接点
３０８  第２接点
３２０  被検ウェハ
３２２  パッド
４００  巻き芯
６００  第１のロール
６０２  第１のロールの回転軸
６０４  第２のロール
６０６  第２のロールの回転軸
６０８  接着剤供給装置
【図１】
2010156675.tif 000003
【図２】
2010156675.tif 000004
【図３】
2010156675.tif 000005
【図４】
2010156675.tif 000006
【図５】
2010156675.tif 000007
【図６】
2010156675.tif 000008
【図７】
2010156675.tif 000009
【図８】
2010156675.tif 000010
【図９】
2010156675.tif 000011
【図１０】
2010156675.tif 000012
【図１１】
2010156675.tif 000013
【図１２】
2010156675.tif 000014
【図１３】
2010156675.tif 000015
【図１４】
2010156675.tif 000016