(57)【要約】【課題】半導体装置の信頼性を向上させる。【解決手段】半導体装置ＳＭ１のパッケージＰＡ内には、パワーＭＯＳ・ＦＥＴが形成された半導体チップ４ＰＨ，４ＰＬと、その動作を制御する制御回路が形成された半導体チップ４Ｄとが内包されており、半導体チップ４ＰＨ，４ＰＬ，４Ｄは、それぞれダイパッド７Ｄ１，７Ｄ２，７Ｄ３上に搭載されている。ハイサイド側の半導体チップ４ＰＨのソース電極用のボンディングパッド１２Ｓ１，１２Ｓ２は、金属板８Ａを通じてダイパッド７Ｄ２に電気的に接続されている。ダイパッド７Ｄ２の上面には、半導体チップ４ＰＬを搭載する領域に形成されたメッキ層９ｂと、金属板８Ａが接合される領域に形成されたメッキ層９ｃとが設けられており、メッキ層９ｂとメッキ層９ｃとは、メッキ層が形成されていない領域を間に介して離間されている。【選択図】図６
2010067755.tif 000002
【特許請求の範囲】
【請求項１】
ＤＣ−ＤＣコンバータを含む半導体装置であって、
（ａ）前記ＤＣ−ＤＣコンバータのハイサイドＭＯＳＦＥＴが形成され、前記ハイサイドＭＯＳＦＥＴのゲート電極用パッド、ソース電極用パッドおよびドレイン電極を有するハイサイド用半導体チップと、
（ｂ）前記ＤＣ−ＤＣコンバータのロウサイドＭＯＳＦＥＴが形成され、前記ロウサイドＭＯＳＦＥＴのゲート電極用パッド、ソース電極用パッドおよびドレイン電極を有するロウサイド用半導体チップと、
（ｃ）前記ハイサイドＭＯＳＦＥＴおよび前記ロウサイドＭＯＳＦＥＴのドライバ回路が形成されたドライバ用半導体チップと、
（ｄ）前記ハイサイド用半導体チップを搭載するハイサイド用チップ搭載部と、
（ｅ）前記ロウサイド用半導体チップを搭載するロウサイド用チップ搭載部と、
（ｆ）前記ドライバ用半導体チップを搭載するドライバ用チップ搭載部と、
（ｇ）前記ハイサイド用半導体チップに設けられた前記ハイサイドＭＯＳＦＥＴのソース電極用パッドと前記ロウサイド用チップ搭載部とを電気的に接続するハイサイド用金属板と、
（ｈ）前記ハイサイド用チップ搭載部の一部、前記ロウサイド用チップ搭載部の一部、前記ドライバ用チップ搭載部の一部、前記ハイサイド用半導体チップ、前記ロウサイド用半導体チップ、前記ドライバ用半導体チップおよび前記ハイサイド用金属板を覆う封止体と、
を具備し、
前記ロウサイド用チップ搭載部の上面には、前記ロウサイド用半導体チップを搭載する領域に形成されたロウサイドチップ接続用メッキ層と、前記ハイサイド用金属板が接合される領域に形成された金属板接続用メッキ層とが設けられており、
前記ロウサイドチップ接続用メッキ層と前記金属板接続用メッキ層とは離間されていることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記ロウサイド用半導体チップは、前記ロウサイド用チップ搭載部の前記ロウサイドチップ接続用メッキ層上に、前記ハイサイド用金属板は、前記ロウサイド用チップ搭載部の前記金属板接続用メッキ層上に、それぞれ半田接続されていることを特徴とする半導体装置。
【請求項３】
請求項２記載の半導体装置において、
前記ロウサイドＭＯＳＦＥＴのゲート電極用パッドおよびソース電極用パッドは、前記ロウサイド用半導体チップの表面に形成され、
前記ロウサイドＭＯＳＦＥＴのドレイン電極は、前記ロウサイド用半導体チップの裏面に形成され、前記ロウサイド用チップ搭載部に半田接続されていることを特徴とする半導体装置。
【請求項４】
請求項３記載の半導体装置において、
前記ハイサイド用チップ搭載部および前記ロウサイド用チップ搭載部は、銅または銅合金からなることを特徴とする半導体装置。
【請求項５】
請求項４記載の半導体装置において、
前記ロウサイドチップ接続用メッキ層および前記金属板接続用メッキ層は、それぞれ銀メッキ層からなることを特徴とする半導体装置。
【請求項６】
請求項５記載の半導体装置において、
前記ハイサイド用金属板は、銅または銅合金からなることを特徴とする半導体装置。
【請求項７】
請求項６記載の半導体装置において、
前記ハイサイド用金属板は、前記ハイサイド用半導体チップに設けられた前記ハイサイドＭＯＳＦＥＴのソース電極用パッドに、半田接続されていることを特徴とする半導体装置。
【請求項８】
請求項７記載の半導体装置において、
前記ハイサイド用チップ搭載部の上面には、前記ハイサイド用半導体チップを搭載する領域にハイサイドチップ接続用メッキ層が設けられており、
前記ハイサイド用半導体チップは、前記ハイサイド用チップ搭載部の前記ハイサイドチップ接続用メッキ層上に半田接続されていることを特徴とする半導体装置。
【請求項９】
請求項８記載の半導体装置において、
前記ハイサイドＭＯＳＦＥＴのゲート電極用パッドおよびソース電極用パッドは、前記ハイサイド用半導体チップの表面に形成され、
前記ハイサイドＭＯＳＦＥＴのドレイン電極は、前記ハイサイド用半導体チップの裏面に形成され、前記ハイサイド用チップ搭載部に半田接続されていることを特徴とする半導体装置。
【請求項１０】
請求項９記載の半導体装置において、
前記ハイサイド用半導体チップに設けられた前記ハイサイドＭＯＳＦＥＴのゲート電極用パッドおよびソース電極用パッドと前記ロウサイド用半導体チップに設けられた前記ロウサイドＭＯＳＦＥＴのゲート電極用パッドおよびソース電極用パッドとを、前記ドライバ用半導体チップの複数のパッドにそれぞれ電気的に接続する複数のボンディングワイヤを更に有し、
前記複数のボンディングワイヤは前記封止体で覆われていることを特徴とする半導体装置。
【請求項１１】
請求項１０記載の半導体装置において、
前記ハイサイド用金属板の幅は、前記複数のボンディングワイヤのそれぞれの直径よりも大きいことを特徴とする半導体装置。
【請求項１２】
請求項１１記載の半導体装置において、
前記ハイサイドＭＯＳＦＥＴのソース電極用パッドは、前記ハイサイド用金属板が接続されるパッドと、前記ボンディングワイヤが接続されるパッドとを有していることを特徴とする半導体装置。
【請求項１３】
請求項１２記載の半導体装置において、
前記ハイサイド用半導体チップおよび前記ロウサイド用半導体チップは、それぞれ、一組の長辺と、これに交差する一組の短辺とを有し、
前記ハイサイド用半導体チップと前記ロウサイド用半導体チップとは、互いの長辺同士が対向しており、
前記ハイサイド用金属板は、前記ロウサイド用半導体チップに対向する前記ハイサイド用半導体チップの長辺に交差するように配置されていることを特徴とする半導体装置。
【請求項１４】
請求項１３記載の半導体装置において、
前記ハイサイド用金属板は、前記ハイサイド用半導体チップに設けられた前記ハイサイドＭＯＳＦＥＴのソース電極用パッドに半田接続されたハイサイドチップコンタクト部と、前記ロウサイド用チップ搭載部の前記金属板接続用メッキ層に半田接続された搭載部コンタクト部と、前記ハイサイドチップコンタクト部と前記搭載部コンタクト部とをつなぐ中間部とを有していることを特徴とする半導体装置。
【請求項１５】
請求項１４記載の半導体装置において、
前記ハイサイド用金属板の前記中間部には、１つまたは複数の第１開口部が形成され、前記第１開口部は、さらに前記ハイサイド用金属板の前記ハイサイドチップコンタクト部の一部に延長されて形成されており、
前記第１開口部は、前記ハイサイド用半導体チップに設けられた前記ハイサイドＭＯＳＦＥＴのソース電極用パッドの一部と平面的に重なっていることを特徴とする半導体装置。
【請求項１６】
請求項１４記載の半導体装置において、
前記ハイサイド用金属板の前記搭載部コンタクト部および前記中間部には、１本または複数本の第１スリットが形成され、前記第１スリットは、さらに前記ハイサイド用金属板の前記ハイサイドチップコンタクト部の一部に延長されて形成されており、
前記第１スリットは、前記ハイサイド用半導体チップに設けられた前記ハイサイドＭＯＳＦＥＴのソース電極用パッドの一部と平面的に重なっていることを特徴とする半導体装置。
【請求項１７】
請求項１２記載の半導体装置において、
グランド電位供給用のグランド端子部と、
前記ロウサイド用半導体チップに設けられた前記ロウサイドＭＯＳＦＥＴのソース電極用パッドと前記グランド端子部とを電気的に接続するロウサイド用金属板と、
を更に有し、
前記グランド端子部の一部および前記ロウサイド用金属板は前記封止体で覆われていることを特徴とする半導体装置。
【請求項１８】
請求項１７記載の半導体装置において、
前記ロウサイドＭＯＳＦＥＴのソース電極用パッドは、前記ロウサイド用金属板が接続されるパッドと、前記ボンディングワイヤが接続されるパッドとを有していることを特徴とする半導体装置。
【請求項１９】
請求項１８記載の半導体装置において、
前記グランド端子部の上面には、互いに離間された第１メッキ層と第２メッキ層とが形成されており、
前記ロウサイド用金属板は、前記ロウサイド用半導体チップに設けられた前記ロウサイドＭＯＳＦＥＴのソース電極用パッドに半田接続されたロウサイドチップコンタクト部と、前記グランド端子部の前記第１メッキ層に半田接続された第１コンタクト部と、前記グランド端子部の前記第２メッキ層に半田接続された第２コンタクト部と、前記ロウサイドチップコンタクト部と前記第１コンタクト部とをつなぐ第１中間部と、前記ロウサイドチップコンタクト部と前記第２コンタクト部とをつなぐ第２中間部とを有しており、
前記第１中間部および前記第１コンタクト部と、前記第２中間部および前記第２コンタクト部とは、それぞれ前記ロウサイド用半導体チップの交差する２辺を跨ぐように配置されていることを特徴とする半導体装置。
【請求項２０】
請求項１９記載の半導体装置において、
前記ロウサイド用金属板の前記第１中間部および前記第２中間部には、それぞれ１つまたは複数の第２開口部が形成され、前記第２開口部は、さらに前記ロウサイド用金属板の前記ロウサイドチップコンタクト部の一部に延長されて形成されており、
前記第２開口部は、前記ロウサイド用半導体チップに設けられた前記ロウサイドＭＯＳＦＥＴのソース電極用パッドの一部と平面的に重なっていることを特徴とする半導体装置。
【請求項２１】
請求項１９記載の半導体装置において、
前記ロウサイド用金属板の前記第１コンタクト部および前記第１中間部と前記第２コンタクト部および前記第２中間部とには、それぞれ１本または複数本の第２スリットが形成され、前記第２スリットは、さらに前記ロウサイド用金属板の前記ロウサイドチップコンタクト部の一部に延長されて形成されており、
前記第２スリットは、前記ロウサイド用半導体チップに設けられた前記ロウサイドＭＯＳＦＥＴのソース電極用パッドの一部と平面的に重なっていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、ＤＣ−ＤＣコンバータを含む半導体装置に適用して有効な技術に関する。
【背景技術】
【０００２】
近年、電源回路等の小型化および高速応答対応を達成するため、電源回路に使用されるパワーＭＯＳ・ＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）の高周波数化が進んでいる。
【０００３】
特に、デスクトップ型やノート型のパーソナルコンピュータ、サーバまたはゲーム機等のＣＰＵやＤＳＰなどは大電流化および高周波数化する傾向にある。このため、そのＣＰＵ（Central Processing Unit）やＤＳＰ（Digital Signal Processor）の電源を制御する非絶縁型ＤＣ−ＤＣコンバータを構成するパワーＭＯＳ・ＦＥＴも大電流および高周波数に対応可能なように技術開発が進められている。
【０００４】
電源回路の一例として広く使用されているＤＣ−ＤＣコンバータは、ハイサイドスイッチ用のパワーＭＯＳ・ＦＥＴとロウサイドスイッチ用のパワーＭＯＳ・ＦＥＴとが直列に接続された構成を有している。ハイサイドスイッチ用のパワーＭＯＳ・ＦＥＴは、ＤＣ−ＤＣコンバータのコントロール用のスイッチ機能を有し、ロウサイドスイッチ用のパワーＭＯＳ・ＦＥＴは同期整流用のスイッチ機能を有しており、これら２つのパワーＭＯＳ・ＦＥＴが同期を取りながら交互にオン／オフすることにより電源電圧の変換を行っている。
【０００５】
特開２００７−２６６２１８号公報（特許文献１）には、ハイサイドスイッチ用のパワーＭＯＳ・ＦＥＴが形成された半導体チップと、ロウサイドスイッチ用のパワーＭＯＳ・ＦＥＴが形成された半導体チップと、その動作を制御する制御回路が形成された半導体チップとが１つのパッケージに内包された半導体装置に関する技術が記載されている。
【特許文献１】特開２００７−２６６２１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明者の検討によれば、次のことが分かった。
【０００７】
本発明者は、ＤＣ−ＤＣコンバータを構成するハイサイドスイッチ用のパワーＭＯＳ・ＦＥＴが形成された半導体チップと、ロウサイドスイッチ用のパワーＭＯＳ・ＦＥＴが形成された半導体チップと、これらのパワーＭＯＳ・ＦＥＴの動作を制御する制御回路が形成された半導体チップとを同一のパッケージに封止した半導体装置について検討した。
【０００８】
この半導体装置では、各半導体チップは、それぞれダイパッド上に搭載されている。ＤＣ−ＤＣコンバータの回路構成上、ハイサイドスイッチ用のパワーＭＯＳ・ＦＥＴが形成された半導体チップのソース電極を、ロウサイドスイッチ用のパワーＭＯＳ・ＦＥＴが形成された半導体チップのドレイン電極に電気的に接続する必要がある。この際、ロウサイドスイッチ用のパワーＭＯＳ・ＦＥＴが形成された半導体チップでは、半導体チップの裏面にドレイン裏面電極が形成されるため、半導体チップをダイパッド上に半田接続し、そのダイパッドと、ハイサイドスイッチ用のパワーＭＯＳ・ＦＥＴが形成された半導体チップのソース電極用のボンディングパッドとを、金属板を介して電気的に接続することが好ましい。金属板を用いることにより、ボンディングワイヤを用いた場合に比べて、導通損失を低減し、半導体装置の電気的特性を向上させることができる。
【０００９】
ダイパッドへの半導体チップの接合や金属板の接合には、電気伝導性の向上、熱伝導性の向上、および接合強度の向上などのために、半田を用いることが好ましい。ダイパッドに半導体チップや金属板を半田接続する場合、ダイパッドには予めメッキ層を形成しておくことが望ましい。特に、ダイパッドは、加工しやすい、熱伝導性が高い、および比較的安価であるという点で、銅（Ｃｕ）または銅（Ｃｕ）合金で形成されていることが好ましいが、銅（Ｃｕ）または銅（Ｃｕ）合金は、半田濡れ性がよくないので、銅（Ｃｕ）または銅（Ｃｕ）合金に直接半田接続を行なうと接合領域が安定しない可能性があるため、半田の濡れ性を向上させるために予めメッキ層を形成しておくことが望ましい。
【００１０】
このため、ロウサイドスイッチ用のパワーＭＯＳ・ＦＥＴが形成された半導体チップを搭載しかつ金属板を接合するダイパッドの上面には、半田の濡れ性を向上させるために予めメッキ層を形成しておき、そのメッキ層上に、ロウサイドスイッチ用のパワーＭＯＳ・ＦＥＴが形成された半導体チップを半田接続しかつ金属板を半田接続することが、接合領域を安定させ、接合強度を高めるためには好ましい。
【００１１】
しかしながら、ダイパッドの上面に形成したメッキ層上に、ロウサイドスイッチ用のパワーＭＯＳ・ＦＥＴが形成された半導体チップを半田接続しかつ金属板を半田接続した場合、その半導体チップをダイパッドに接合する半田と、金属板をダイパッドに接合する半田とが、半田リフロー工程においてメッキ層上を濡れ拡がってつながり、相互に行き来する可能性がある。これにより、ロウサイドスイッチ用のパワーＭＯＳ・ＦＥＴが形成された半導体チップをダイパッドに接合する半田の厚みが薄くなったり、逆に金属板をダイパッドに接合する半田の厚みが薄くなったり、あるいは金属板をダイパッドに接合するための半田の移動に伴い金属板も移動してしまう可能性がある。
【００１２】
ロウサイドスイッチ用のパワーＭＯＳ・ＦＥＴが形成された半導体チップをダイパッドに接合する半田の厚みが薄くなると、この半導体チップの接合強度が低下したり、半導体チップが傾いてしまう可能性がある。また、金属板をダイパッドに接合する半田の厚みが薄くなると、金属板の接合強度が低下する可能性が有る。また、半田の厚みが薄いと、熱ストレスの歪に対して弱くなる。また、金属板が移動してしまうと、半導体チップにおいて、不必要な部分に金属板が接触してしまい、ショート不良などを生じさせてしまう可能性がある。これらは、半導体装置の信頼性を低下させる。
【００１３】
半田の行き来を抑制するために、ダイパッドにおけるロウサイドスイッチ用のパワーＭＯＳ・ＦＥＴが形成された半導体チップの搭載位置と、金属板の接合位置との間の距離を離すことも考えられるが、これは、半導体装置の大型化（平面寸法の増大）を招いてしまう。
【００１４】
本発明の目的は、半導体装置の信頼性を向上させることができる技術を提供することにある。
【００１５】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１６】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１７】
代表的な実施の形態による半導体装置は、ＤＣ−ＤＣコンバータのハイサイドＭＯＳＦＥＴが形成されたハイサイド用半導体チップと、前記ＤＣ−ＤＣコンバータのロウサイドＭＯＳＦＥＴが形成されたロウサイド用半導体チップと、前記ハイサイドＭＯＳＦＥＴおよび前記ロウサイドＭＯＳＦＥＴのドライバ回路が形成されたドライバ用半導体チップとを含んでいる。前記ハイサイド用半導体チップ、前記ロウサイド用半導体チップおよび前記ドライバ用半導体チップは、それぞれハイサイド用チップ搭載部、ロウサイド用チップ搭載部およびドライバ用チップ搭載部上に搭載され、前記ハイサイド用半導体チップのソース電極用パッドと前記ロウサイド用チップ搭載部とが金属板によって電気的に接続され、これらは封止体で封止されている。前記ロウサイド用チップ搭載部の上面には、前記ロウサイド用半導体チップを搭載する領域に形成されたロウサイドチップ接続用メッキ層と、前記金属板が接合される領域に形成された金属板接続用メッキ層とが設けられており、前記ロウサイドチップ接続用メッキ層と前記金属板接続用メッキ層とは、メッキ層が形成されていない領域を間に介して離間されている。
【発明の効果】
【００１８】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１９】
代表的な実施の形態によれば、半導体装置の信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００２０】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２１】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００２２】
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
【００２３】
また、本願においては、電界効果トランジスタをＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）または単にＭＯＳと記載するが、ゲート絶縁膜として非酸化膜を除外するものではない。
【００２４】
（実施の形態１）
図１は本発明の一実施の形態の半導体装置（半導体パッケージ）ＳＭ１を有するＤＣ−ＤＣコンバータ、ここでは非絶縁型ＤＣ−ＤＣコンバータ（ＤＣ−ＤＣコンバータ）１の一例を示す回路図、図２は図１の非絶縁型ＤＣ−ＤＣコンバータ１の基本動作波形図をそれぞれ示している。
【００２５】
この非絶縁型ＤＣ−ＤＣコンバータ１は、例えばデスクトップ型のパーソナルコンピュータ、ノート型のパーソナルコンピュータ、サーバまたはゲーム機等のような電子機器の電源回路に用いられており、半導体装置ＳＭ１と、制御回路３と、入力コンデンサＣｉｎと、出力コンデンサＣｏｕｔと、コイルＬとを有している。なお、符号のＶＩＮは入力電源、ＧＮＤは基準電位（例えばグランド電位で０Ｖ）、Ｉｏｕｔは出力電流、Ｖｏｕｔは出力電圧を示している。
【００２６】
半導体装置ＳＭ１は、駆動回路である２つのドライバ回路（駆動回路）ＤＲ１，ＤＲ２と、２つのパワーＭＯＳ・ＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor：以下、単にパワーＭＯＳと略す）ＱＨ１，ＱＬ１とを有している。このドライバ回路ＤＲ１，ＤＲ２およびパワーＭＯＳ・ＦＥＴＱＨ１，ＱＬ１は、１つの同一のパッケージＰＡ（半導体装置ＳＭ１を構成するパッケージＰＡ）内に封止（収容）されている。
【００２７】
ドライバ回路（駆動回路）ＤＲ１，ＤＲ２は、上記制御回路３から供給されたパルス幅変調（Pulse Width Modulation：ＰＷＭ）信号に応じて、それぞれパワーＭＯＳＱＨ１，ＱＬ１のゲート端子の電位を制御し、パワーＭＯＳＱＨ１，ＱＬ１の動作を制御する回路である。一方のドライバ回路ＤＲ１の出力は、パワーＭＯＳＱＨ１のゲート端子に電気的に接続されている。他方のドライバ回路ＤＲ２の出力は、パワーＭＯＳＱＬ１のゲート端子に電気的に接続されている。この２つのドライバ回路ＤＲ１，ＤＲ２は、同一の半導体チップ（ドライバ用半導体チップ）４Ｄに形成されている。なお、ＶＤＩＮはドライバ回路ＤＲ１，ＤＲ２の入力電源を示している。
【００２８】
上記パワーＭＯＳＱＨ１，ＱＬ１は、入力電源ＶＩＮの高電位（第１の電源電位）供給用の端子（第１電源端子）ＥＴ１と、基準電位（第２の電源電位）ＧＮＤ供給用の端子（第２電源端子）ＥＴ２との間に直列に接続されている。すなわち、パワーＭＯＳＱＨ１は、そのソース・ドレイン経路が、入力電源ＶＩＮの高電位供給用の端子ＥＴ１と出力ノード（出力端子）Ｎとの間に直列に接続され、パワーＭＯＳＱＬ１は、そのソース・ドレイン経路が出力ノードＮと基準電位ＧＮＤ供給用の端子ＥＴ２との間に直列に接続されている。なお、符号のＤｐ１はパワーＭＯＳＱＨ１の寄生ダイオード（内部ダイオード）、Ｄｐ２はパワーＭＯＳＱＬ１の寄生ダイオード（内部ダイオード）を示している。また、符合のＤはパワーＭＯＳＱＨ１，ＱＬ１のドレイン、ＳはパワーＭＯＳＱＨ１，ＱＬ１のソースを示している。
【００２９】
パワーＭＯＳ（電界効果トランジスタ、パワートランジスタ）ＱＨ１は、ハイサイドスイッチ（高電位側：第１動作電圧；以下、単にハイサイドという）用の電界効果トランジスタであり、上記コイルＬにエネルギーを蓄えるためのスイッチ機能を有している。コイルＬは、非絶縁型ＤＣ−ＤＣコンバータ１の出力（負荷ＬＤの入力）に電力を供給する素子である。
【００３０】
このハイサイド用のパワーＭＯＳＱＨ１は、上記半導体チップ４Ｄとは別の半導体チップ（ハイサイド用半導体チップ）４ＰＨに形成されている。また、このパワーＭＯＳ・ＦＥＴＱＨ１は、例えばｎチャネル型の電界効果トランジスタにより形成されている。ここでは、この電界効果トランジスタのチャネルが半導体チップ４ＰＨの厚さ方向に形成される。この場合、半導体チップ４ＰＨの主面（半導体チップ４ＰＨの厚さ方向に直交する面）に沿ってチャネルが形成される電界効果トランジスタに比べて単位面積あたりのチャネル幅を増加でき、オン抵抗を低減することができるので、素子の小型化を実現することができ、パッケージングを小型化することができる。
【００３１】
一方、パワーＭＯＳ（電界効果トランジスタ、パワートランジスタ）ＱＬ１は、ロウサイドスイッチ（低電位側：第２動作電圧；以下、単にロウサイドという）用の電界効果トランジスタであり、制御回路３からの周波数に同期してトランジスタの抵抗を低くして整流を行う機能を有している。すなわち、パワーＭＯＳＱＬ１は、非絶縁型ＤＣ−ＤＣコンバータ１の整流用のトランジスタである。
【００３２】
このロウサイド用のパワーＭＯＳＱＬ１は、上記半導体チップ４Ｄ，４ＰＨとは別の半導体チップ（ロウサイド用半導体チップ）４ＰＬに形成されている。このパワーＭＯＳＱＬ１は、例えばｎチャネル型のパワーＭＯＳにより形成されており、上記パワーＭＯＳＱＨ１と同様にチャネルが半導体チップ４ＰＬの厚さ方向に形成される。チャネルが半導体チップ４ＰＬの厚さ方向に形成されるパワーＭＯＳを使用している理由は、図２の非絶縁型ＤＣ−ＤＣコンバータ１の基本動作波形に示すように、ロウサイド用のパワーＭＯＳＱＬ１は、そのオン時間（電圧を印加している間の時間）が、ハイサイド用のパワーＭＯＳＱＨ１のオン時間よりも長く、スイッチング損失よりもオン抵抗による損失が大きく見える。このため、チャネルが半導体チップ４ＰＬの厚さ方向に形成される電界効果トランジスタを使用する方が、チャネルが半導体チップ４ＰＬの主面に沿うように形成される電界効果トランジスタを使用する場合に比べて単位面積当たりのチャネル幅を増加できるからである。すなわち、ロウサイド用のパワーＭＯＳＱＬ１を、チャネルが半導体チップ４ＰＬの厚さ方向に形成される電界効果トランジスタで形成することにより、オン抵抗を小さくできるので、非絶縁型ＤＣ−ＤＣコンバータ１に流れる電流が増大しても電圧変換効率を向上させることができるからである。なお、図２において、Ｔｏｎはハイサイド用のパワーＭＯＳＱＨ１のオン時のパルス幅、Ｔはパルス周期を示している。
【００３３】
なお、上記ハイサイド用のパワーＭＯＳＱＨ１は、ＤＣ−ＤＣコンバータ（ここでは非絶縁型ＤＣ−ＤＣコンバータ１）のハイサイドＭＯＳＦＥＴ（ハイサイド用のＭＯＳＦＥＴ）とみなすことができ、上記ロウサイド用のパワーＭＯＳＱＬ１は、ＤＣ−ＤＣコンバータ（ここでは非絶縁型ＤＣ−ＤＣコンバータ１）のロウサイドＭＯＳＦＥＴ（ロウサイド用のＭＯＳＦＥＴ）とみなすことができる。また、上記ドライバ回路ＤＲ１，ＤＲ２は、パワーＭＯＳＱＨ１，ＱＬ１のドライバ回路（駆動回路）とみなすことができる。
【００３４】
上記制御回路３は、パワーＭＯＳＱＨ１，ＱＬ１の動作を制御する回路であり、例えばＰＷＭ（Pulse Width Modulation）回路によって構成されている。このＰＷＭ回路は、指令信号と三角波の振幅とを比較してＰＷＭ信号（制御信号）を出力する。このＰＷＭ信号により、パワーＭＯＳＱＨ１，ＱＬ１（すなわち、非絶縁型ＤＣ−ＤＣコンバータ１）の出力電圧（すなわち、パワーＭＯＳＱＨ１，ＱＬ１の電圧スイッチオンの幅（オン時間））が制御されるようになっている。
【００３５】
この制御回路３の出力は、ドライバ回路ＤＲ１，ＤＲ２の入力に電気的に接続されている。ドライバ回路ＤＲ１，ＤＲ２のそれぞれの出力は、それぞれパワーＭＯＳＱＨ１のゲート端子およびパワーＭＯＳＱＬ１のゲート端子に電気的に接続されている。
【００３６】
上記入力コンデンサＣｉｎは、入力電源ＶＩＮから供給されたエネルギー（電荷）を一時的に蓄えて、その蓄えたエネルギーを非絶縁型ＤＣ−ＤＣコンバータ１の主回路に供給する電源であり、入力電源ＶＩＮに並列に電気的に接続されている。上記出力コンデンサＣｏｕｔは、上記コイルＬと負荷ＬＤとを結ぶ出力配線と基準電位ＧＮＤ供給用の端子との間に電気的に接続されている。
【００３７】
非絶縁型ＤＣ−ＤＣコンバータ１のパワーＭＯＳＱＨ１のソースと、パワーＭＯＳＱＬ１のドレインとを結ぶ配線には、出力用電源電位を外部に供給する上記出力ノードＮが設けられている。この出力ノードＮは、出力配線を介してコイルＬと電気的に接続され、さらに出力配線を介して負荷ＬＤと電気的に接続されている。この負荷ＬＤには、例えばハードディスクドライブＨＤＤ、ＡＳＩＣ（Application Specific Integrated Circuit）、ＦＰＧＡ（Field Programmable Gate Array）、拡張カード（ＰＣＩ ＣＡＲＤ）、メモリ（ＤＤＲメモリ、ＤＲＡＭ（Dynamic RAM）、フラッシュメモリ等）、ＣＰＵ（Central Processing Unit）等がある。
【００３８】
このような非絶縁型ＤＣ−ＤＣコンバータ１では、パワーＭＯＳＱＨ１，ＱＬ１で同期を取りながら交互にオン／オフすることにより電源電圧の変換を行っている。すなわち、ハイサイド用のパワーＭＯＳＱＨ１がオンの時、端子ＥＴ１からパワーＭＯＳＱＨ１を通じて出力ノードＮに電流（第１電流）Ｉ１が流れる。一方、ハイサイド用のパワーＭＯＳＱＨ１がオフの時、コイルＬの逆起電圧により電流Ｉ２が流れる。この電流Ｉ２が流れている時にロウサイド用のパワーＭＯＳＱＬ１をオンすることで、電圧降下を少なくすることができる。
【００３９】
次に、図３は図１の半導体装置ＳＭ１の外観を形成するパッケージＰＡの主面側の全体平面図、図４は図３のパッケージＰＡの裏面側の全体平面図、図５は図３および図４のパッケージＰＡの側面図をそれぞれ示している。なお、符号Ｘは第１方向、符号Ｙは第１方向Ｘに直交する第２方向を示している。
【００４０】
本実施の形態では、上述のように、ドライバ回路（駆動回路）ＤＲ１，ＤＲ２が形成された半導体チップ４Ｄと、ハイサイドスイッチ用の電界効果トランジスタであるパワーＭＯＳＱＨ１が形成された半導体チップ４ＰＨと、ロウサイドスイッチ用の電界効果トランジスタであるパワーＭＯＳＱＬ１が形成された半導体チップ４ＰＬとを、１つの半導体パッケージに集約（パッケージング）して、１つの半導体装置ＳＭ１としている。こうすることで、非絶縁型ＤＣ−ＤＣコンバータ１の小型化、薄型化が実現できることに加えて、配線寄生インダクタンスが小さくできることから高周波化、高効率化も実現することができる。
【００４１】
このように、本実施の形態の半導体装置ＳＭ１は、ＤＣ−ＤＣコンバータ（ここでは非絶縁型ＤＣ−ＤＣコンバータ１）を含む半導体装置である。換言すれば、半導体装置ＳＭ１は、ＤＣ−ＤＣコンバータ（ここでは非絶縁型ＤＣ−ＤＣコンバータ１）の少なくとも一部を構成する半導体装置であり、ＤＣ−ＤＣコンバータ（ここでは非絶縁型ＤＣ−ＤＣコンバータ１）の少なくとも一部を含んでいる。
【００４２】
本実施の形態の半導体装置ＳＭ１は、例えばＱＦＮ（Quad Flat Non-leaded package）型の面実装型のパッケージ（封止体、封止樹脂体、封止樹脂）ＰＡを有している。すなわち、半導体装置ＳＭ１を構成するパッケージＰＡは、その外観が、互いに厚さ方向に沿って反対側に位置する主面（第１主面）および裏面（第２主面）と、これに交差する側面とで囲まれた薄板状とされている。パッケージＰＡの主面および裏面の平面形状は、例えば八角形状に形成されている。
【００４３】
パッケージＰＡの材料（封止樹脂部の材料）は、例えばエポキシ系の樹脂からなるが、低応力化を図る等の理由から、例えばフェノール系硬化剤、シリコーンゴムおよびフィラー等が添加されたビフェニール系の熱硬化性樹脂を用いても良い。
【００４４】
このパッケージＰＡの側面および裏面外周には、パッケージＰＡの外周に沿って複数のリード（外部端子）７Ｌが露出されている。ここでは、リード７ＬがパッケージＰＡの外方に大きく突出することなく形成されている。
【００４５】
また、パッケージＰＡの裏面には、例えば平面略矩形状の３つのダイパッド（第１、第２、第３チップ搭載部）７Ｄ１，７Ｄ２，７Ｄ３の裏面が露出されている。このうち、ダイパッド７Ｄ２の露出面積が最も大きく、次にダイパッド７Ｄ１の露出面積が大きい。最も小さいダイパッド７Ｄ３の１つの角に当たる部分には、位置決め用のテーパＩＭ（インデックスマーク）が形成されている。
【００４６】
ただし、パッケージＰＡの構成はＱＦＮ構成に限定されるものではなく種々変更可能であり、例えばＱＦＰ（Quad Flat Package）構成やＳＯＰ（Small Out-line Package）構成等のような別のフラットパッケージ構成としても良い。ＱＦＰ構成の場合は、複数のリード７Ｌが、パッケージＰＡの四辺（側面および裏面外周）から外方に大きく突出した状態で露出される。ＳＯＰ構成の場合は、複数のリード７Ｌが、パッケージＰＡの二辺（側面および裏面外周）から外方に大きく突出した状態で露出される。
【００４７】
次に、図６は、図１の半導体装置ＳＭ１の平面透視図であり、パッケージＰＡの内部を透視して見せた全体平面図が示されている。図７〜図９は、半導体装置ＳＭ１の断面図（側面断面図）であり、図７は、図６のＹ１−Ｙ１線の断面図に対応し、図８は、図６のＸ１−Ｘ１線の断面図に対応し、図９は、図６のＸ２−Ｘ２線の断面図に対応する。図１０は、図６において、更に金属板８Ａ，８Ｂを外した（透視した）状態の半導体装置ＳＭ１の平面透視図である。図１１は、図１０において、更に半導体チップ４Ｄ，４ＰＨ，４ＰＬを外した（透視した）状態の半導体装置ＳＭ１の平面透視図である。図１２は、図１１において、メッキ層９を透視した状態の半導体装置ＳＭ１の平面透視図である。なお、図１１および図１２は平面図であるが、図面を見易くするために、図１１においてはメッキ層９にハッチングを付し、図１２においてはダイパッド７Ｄ１，７Ｄ２，７Ｄ３、リード配線７ＬＢおよびリード７Ｌにハッチングを付してある。また、図１３は、図６において、半導体チップ４ＰＨ，４ＰＬ，４Ｄ、金属板８Ａ，８Ｂ、ボンディングワイヤＷＡおよびメッキ層９のみを示した平面透視図である。また、図１４は、金属板８Ａの平面図（上面図）であり、図１５は、金属板８Ｂの平面図（上面図）である。なお、図１３〜図１５では、金属板８Ａ，８Ｂの上面での段差を示す線を記載しているが、図６では、図面を見やすくするために、この金属板８Ａ，８Ｂの上面での段差を示す線は記載していない。
【００４８】
パッケージＰＡの内部には、３つのダイパッド（タブ、チップ搭載部）７Ｄ１，７Ｄ２，７Ｄ３の一部と、そのダイパッド７Ｄ１〜７Ｄ３の各々の主面（上面）上に搭載された上記半導体チップ４ＰＨ，４ＰＬ，４Ｄと、２つの金属板（導体板）８Ａ，８Ｂと、ボンディングワイヤ（以下、単にワイヤという）ＷＡと、上記複数のリード７Ｌの一部と、リード配線（配線部）７ＬＢとが封止されている。すなわち、ダイパッド７Ｄ１の一部、ダイパッド７Ｄ２の一部、ダイパッド７Ｄ３の一部、半導体チップ４ＰＨ，４ＰＬ，４Ｄ、金属板８Ａ，８Ｂ、複数のワイヤＷＡ、リード配線７ＬＢ、および複数のリード７Ｌの一部が、封止体ＰＡで覆われて封止されている。
【００４９】
ダイパッド７Ｄ１〜７Ｄ３、上記リード７Ｌおよび上記リード配線７ＬＢは、銅（Ｃｕ）または銅（Ｃｕ）合金のような金属（金属材料）を主材料として形成されている。
【００５０】
ダイパッド７Ｄ１〜７Ｄ３は、互いに所定の間隔を持って分離された状態で隣接して配置されている。ダイパッド７Ｄ１〜７Ｄ３は、その各々の中心が、パッケージＰＡの中心からずれて配置されている。このうち、ダイパッド７Ｄ２の全体面積が最も大きく、次にダイパッド７Ｄ１の全体面積が大きく、ダイパッド７Ｄ３の全体面積が最も小さい。ダイパッド７Ｄ１，７Ｄ２は、各々の長辺が互いに沿うように配置されている。ダイパッド７Ｄ３は、その一つの辺が、ダイパッド７Ｄ１の短辺に沿い、かつ、ダイパッド７Ｄ３の上記一つの辺に交差する他の一つの辺が、ダイパッド７Ｄ２の長辺に沿うように配置されている。ダイパッド７Ｄ１は、半導体チップ４ＰＨを搭載するチップ搭載部（ハイサイド用チップ搭載部）であり、ダイパッド７Ｄ２は、半導体チップ４ＰＬを搭載するチップ搭載部（ロウサイド用チップ搭載部）であり、ダイパッド７Ｄ３は、半導体チップ４Ｄを搭載するチップ搭載部（ドライバ用チップ搭載部）である。
【００５１】
このようなダイパッド７Ｄ１〜７Ｄ３の裏面（下面）の一部は、上記のようにパッケージＰＡの裏面から露出されており、半導体チップ４ＰＨ，４ＰＬ，４Ｄの動作時に発生した熱は、主に半導体チップ４ＰＨ，４ＰＬ，４Ｄの裏面（下面）からダイパッド７Ｄ１〜７Ｄ３を通じて外部に放熱される。このため、各ダイパッド７Ｄ１〜７Ｄ３は、そこに搭載される各半導体チップ４ＰＨ，４ＰＬ，４Ｄの面積よりも大きく形成されている。これにより、放熱性を向上させることができる。
【００５２】
このようなダイパッド７Ｄ１〜７Ｄ３、リード７Ｌおよびリード配線７ＬＢの主面（上面）において、半導体チップ４Ｄ，４ＰＨ，４ＰＬが接触される領域、ワイヤＷＡが接触される領域、金属板８Ａ，８Ｂが接触される領域には、銀（Ａｇ）などからなるメッキ層（めっき層）９が形成されている。なお、図１１において、メッキ層９が形成された領域を、ハッチングを付して示してある。
【００５３】
メッキ層９は、ダイパッド７Ｄ１の主面（上面）において半導体チップ４ＰＨが搭載される領域に形成されたメッキ層（ハイサイドチップ接続用メッキ層）９ａを有している。メッキ層９は、更に、ダイパッド７Ｄ２の主面（上面）において半導体チップ４ＰＬが搭載される領域に形成されたメッキ層（ロウサイドチップ接続用メッキ層）９ｂと、ダイパッド７Ｄ２の主面（上面）において金属板８Ａが接合される領域に形成されたメッキ層（金属板接続用メッキ層）９ｃも有している。メッキ層９は、更に、ダイパッド７Ｄ３の主面（上面）において半導体チップ４Ｄが搭載される領域に形成されたメッキ層（ドライバチップ接続用メッキ層）９ｄも有している。メッキ層９は、更に、リード配線７ＬＢの主面（上面）において金属板８Ｂの第２部分８Ｂ２が接合される領域に形成されたメッキ層（第２メッキ層）９ｅ１と、リード配線７ＬＢの主面（上面）において金属板８Ｂの第３部分８Ｂ３が接合される領域に形成されたメッキ層（第２メッキ層）９ｅ２も有している。メッキ層９は、更に、リード７Ｌの主面（上面）においてワイヤＷＡが接続される領域に形成されたメッキ層９ｆも有している。すなわち、メッキ層９には、メッキ層９ａ，９ｂ，９ｃ，９ｄ，９ｅ１，９ｅ２，９ｆがある。
【００５４】
詳細は後述するが、ダイパッド７Ｄ２の主面（上面）において、メッキ層（ロウサイドチップ接続用メッキ層）９ｂとメッキ層（金属板接続用メッキ層）９ｃとは、メッキ層９が形成されていない領域を間に介して、互いに離間している。また、リード配線７ＬＢの主面（上面）において、メッキ層（第１メッキ層）９ｅ１とメッキ層（第２メッキ層）９ｅ２とは、メッキ層９が形成されていない領域を間に介して、互いに離間している。
【００５５】
ダイパッド７Ｄ１〜７Ｄ３、リード７Ｌおよびリード配線７ＬＢは、金属材料により形成されているが、加工しやすい、熱伝導性が高い、および比較的安価であるという点で、銅（Ｃｕ）または銅（Ｃｕ）合金で形成されていることが好ましい。また、ダイパッド７Ｄ１〜７Ｄ３、リード７Ｌおよびリード配線７ＬＢが同じ金属材料（好ましくは銅または銅合金）で形成されていれば、同じリードフレーム（後述のリードフレーム５１に対応）を用いて半導体装置ＳＭ１を製造できるので、より好ましい。しかしながら、銅（Ｃｕ）または銅（Ｃｕ）合金は、半田濡れ性がよくないため、半田接合部にはメッキ層９を半田接続の前に形成しておくことが望ましい。ダイパッド７Ｄ１〜７Ｄ３およびリード配線７ＬＢに形成されたメッキ層９は、ダイパッド７Ｄ１〜７Ｄ３におけるメッキ層９が形成されていない領域よりも、半田濡れ性が良好である。
【００５６】
ここで、半田を介して接続（接合）することを半田接続と称する。本実施の形態では、後述する接着層１１ａ，１１ｂ，１１ｃは半田により形成されているので、半導体チップ４ＰＨ，４ＰＬ，４Ｄはダイパッド７Ｄ１，７Ｄ２，７Ｄ３（メッキ層９ａ，９ｂ，９ｄ）にそれぞれ半田接続されている。また、後述するように、金属板８Ａは半導体チップ４ＰＨのパッド１２Ｓ１，１２Ｓ２とダイパッド７Ｄ２（メッキ層９ｃ）とに半田接続され、金属板８Ｂは半導体チップ４ＰＬのパッド１５Ｓ１〜１５Ｓ３とリード配線７ＬＢ（メッキ層９ｅ１，９ｅ２）とに半田接続されている。
【００５７】
メッキ層９としては、銀（Ａｇ）めっき層、ニッケル−パラジウム（Ｎｉ−Ｐｄ）めっき層、金（Ａｕ）めっき層、またはニッケル（Ｎｉ）めっき層などを用いることができるが、半田濡れ性向上の観点からは、銀（Ａｇ）めっき層または金（Ａｕ）めっき層が好ましく、低コスト化も考慮すると、銀（Ａｇ）めっき層が最も好ましい。メッキ層９の厚みは、例えば２〜３μｍ程度である。
【００５８】
ダイパッド７Ｄ１〜７Ｄ３およびリード配線７ＬＢの主面においてメッキ層９（９ａ，９ｂ，９ｃ，９ｄ，９ｅ１，９ｅ２）を設けたことにより、ダイパッド７Ｄ１〜７Ｄ３およびリード配線７ＬＢでは、半導体チップ４Ｄ，４ＰＨ，４ＰＬおよび金属板８Ａ，８Ｂとダイパッド７Ｄ１〜７Ｄ３およびリード配線７ＬＢとを接続する半田の濡れ拡がりを抑制することができる。これにより、半導体チップ４Ｄ，４ＰＨ，４ＰＬおよび金属板８Ａ，８Ｂとダイパッド７Ｄ１〜７Ｄ３およびリード配線７ＬＢとの接着性を向上させることができる。
【００５９】
また、リード７Ｌの主面においてワイヤＷＡが接触される領域にメッキ層９（９ｆ）を設けたことにより、ワイヤＷＡとリード７Ｌとの圧着の安定性を向上させることができる。
【００６０】
また、このダイパッド７Ｄ１〜７Ｄ３、リード配線７ＬＢおよびリード７Ｌの裏面側の一部は、その総厚が（他の部分に比べて）相対的に薄くなっている。このため、パッケージＰＡの封止材料（封止樹脂材料）がダイパッド７Ｄ１〜７Ｄ３、リード配線７ＬＢおよびリード７Ｌの裏面側の薄い部分に入り込むようになっている。これにより、ダイパッド７Ｄ１〜７Ｄ３、リード配線７ＬＢおよびリード７ＬとパッケージＰＡの封止材料（封止樹脂材料）との密着性を向上させることができるので、ダイパッド７Ｄ１〜７Ｄ３、リード配線７ＬＢおよびリード７Ｌの剥離や変形不良を低減または防止することができる。特に最も面積が大きいダイパッド７Ｄ２の外周において、リード配線７ＬＢとの対向部および２つのダイパッド７Ｄ１，７Ｄ３の対向部には凹凸状のパターンが形成されている。これにより、ダイパッド７Ｄ２とパッケージＰＡの封止材料との密着性を向上させることができるので、最も面積が大きいダイパッド７Ｄ２の剥離や変形不良を低減または防止することができる。
【００６１】
また、パッケージＰＡの裏面（下面）で、リード７Ｌの下面およびダイパッド７Ｄ１，７Ｄ２，７Ｄ３の下面が露出しているが、パッケージＰＡの裏面で露出するリード７Ｌの下面およびダイパッド７Ｄ１，７Ｄ２，７Ｄ３の下面上には、メッキ層１０が形成されている。このメッキ層１０は、パッケージＰＡ形成後に形成されたメッキ層であり、好ましくは半田めっき層である。メッキ層１０は、半導体装置ＳＭ１を後述の配線基板４１などに実装する際に、パッケージＰＡの裏面で露出するリード７Ｌの下面およびダイパッド７Ｄ１，７Ｄ２，７Ｄ３の下面を、後述の配線基板４１の配線４２ａ〜４２ｄに半田接続しやすいように設けられている。一方、上記メッキ層９は、パッケージＰＡ形成前（半導体チップ４Ｄ，４ＰＨ，４ＰＬのダイボンディング前）に形成されたメッキ層であり、ダイパッド７Ｄ１，７Ｄ２，７Ｄ３、リード配線７ＬＢおよびリード７Ｌの上面に形成されており、パッケージＰＡで覆われている（すなわちパッケージＰＡ内に封止されている）。メッキ層９については、後でより詳細に説明する。
【００６２】
ダイパッド（ハイサイド用チップ搭載部）７Ｄ１は、第１方向Ｘの長さが、第２方向Ｙの長さよりも長い平面矩形状に形成されている。ダイパッド７Ｄ１の互いに交差する二辺（パッケージＰＡの外周に沿った二辺）には、その二辺に沿って、上記複数のリード７Ｌのうちの複数のリード７Ｌ１が一体的に接続されている。すなわち、ダイパッド７Ｄ１と複数のリード７Ｌ１とは、一体的に形成されている。この複数のリード７Ｌ１には、上記端子ＥＴ１が電気的に接続され、上記高電位の入力電源ＶＩＮが供給されるようになっている。
【００６３】
このダイパッド７Ｄ１の主面（上面）上には、上記パワートランジスタ用の半導体チップ（半導体チップ）４ＰＨが、その主面（表面、上面）を上に向け、かつ、その裏面（下面）をダイパッド７Ｄ１に向けた状態で搭載されている。
【００６４】
半導体チップ４ＰＨは、上記半導体チップ４Ｄよりも細長い平面長方形状に形成されており、半導体チップ４ＰＨの長辺がダイパッド７Ｄ１の長手方向に沿うように配置されている。半導体チップ４ＰＨの平面積は、半導体チップ４Ｄの平面積よりも大きい。また、半導体チップ４ＰＨの長辺および短辺の総和は、上記半導体チップ４Ｄの長辺および短辺の総和よりも大きい。
【００６５】
この半導体チップ４ＰＨの裏面の電極は、導電性の接着層（半田）１１ａを介してダイパッド７Ｄ１に接合され電気的に接続されている。この半導体チップ４ＰＨの裏面の電極は、半導体チップ４ＰＨ内に形成された上記ハイサイド用のパワーＭＯＳＱＨ１のドレインＤに電気的に接続されている。すなわち、半導体チップ４ＰＨの裏面の電極は、上記ハイサイド用のパワーＭＯＳＱＨ１のドレイン電極に対応し、後述の裏面電極ＢＥがこれに対応する。上記接着層１１ａおよび後述の接着層１１ｂ，１１ｃは、半田により形成されており、例えば鉛（Ｐｂ）−錫（Ｓｎ）系の半田を用いることができる。
【００６６】
また、この半導体チップ４ＰＨの主面（表面、上面）上には、ゲート電極用のボンディングパッド（以下、単にパッドという）１２Ｇと、ソース電極用のパッド１２Ｓ１，１２Ｓ２，１２Ｓ３，１２Ｓ４とが配置されている。このうち、ゲート電極用のパッド１２Ｇとソース電極用のパッド１２Ｓ３，１２Ｓ４とは、ワイヤＷＡ接続用の電極（パッド電極、電極パッド）であり、ソース電極用のパッド１２Ｓ１，１２Ｓ２は、金属板８Ａ接続用の電極（パッド電極、電極パッド）である。
【００６７】
半導体チップ４ＰＨのゲート電極用のパッド１２Ｇは、半導体チップ４ＰＨ内に形成された上記ハイサイド用のパワーＭＯＳＱＨ１のゲート電極に電気的に接続されている。すなわち、半導体チップ４ＰＨのゲート電極用のパッド１２Ｇは、上記ハイサイド用のパワーＭＯＳＱＨ１のゲート電極用パッド（ボンディングパッド）に対応する。このゲート電極用のパッド１２Ｇは、半導体チップ４ＰＨの長手方向の一端側（半導体チップ４Ｄに対向する側の端部）に配置されている。半導体チップ４ＰＨは、上記ゲート電極用のパッド１２Ｇが上記半導体チップ４Ｄ側を向いた状態で配置されている。ゲート電極用のパッド１２Ｇは、ワイヤＷＡ（単数または複数）を通じて、半導体チップ４Ｄの主面のパッド１３Ａと電気的に接続されている。ワイヤＷＡは、例えば金（Ａｕ）などの金属の細線によって形成されている。
【００６８】
半導体チップ４ＰＨのソース電極用のパッド１２Ｓ１，１２Ｓ２，１２Ｓ３，１２Ｓ４は、半導体チップ４ＰＨ内に形成された上記ハイサイド用のパワーＭＯＳＱＨ１のソースＳに電気的に接続されている。すなわち、半導体チップ４ＰＨのソース電極用のパッド１２Ｓ１，１２Ｓ２，１２Ｓ３，１２Ｓ４は、上記ハイサイド用のパワーＭＯＳＱＨ１のソース電極用パッド（ボンディングパッド）に対応する。ソース電極用のパッド１２Ｓ１，１２Ｓ２は、上記ゲート電極用のパッド１２Ｇやソース電極用のパッド１２Ｓ３，１２Ｓ４よりも大きく、半導体チップ４ＰＨの長手方向（第１方向Ｘ）に沿って延在する長方形状に形成されている。一方、ソース電極用のパッド１２Ｓ３，１２Ｓ４は、上記ゲート電極用のパッド１２Ｇが配置された半導体チップ４ＰＨの長手方向の一端側（半導体チップ４Ｄに対向する側の端部）に配置されている。ソース電極用のパッド１２Ｓ１，１２Ｓ２，１２Ｓ３，１２Ｓ４同士は、半導体チップ４ＰＨの最上層の保護膜（絶縁膜、後述の保護膜３２に対応）によって分離されているが、後述のように、保護膜（半導体チップ４ＰＨの最上層の保護膜）の下層では一体的に形成され電気的に接続されている。
【００６９】
半導体チップ４ＰＨのソース電極用のパッド１２Ｓ１，１２Ｓ２（すなわち、上記ハイサイド用のパワーＭＯＳＱＨ１のソースＳ）は、金属板（ハイサイド用金属板）８Ａを通じて、ダイパッド７Ｄ２と電気的に接続されている。これにより、半導体チップ４ＰＨのソース電極用のパッド１２Ｓ１，１２Ｓ２とダイパッド７Ｄ２とをワイヤによって接続する場合に比べて、ハイサイド用のパワーＭＯＳＱＨ１のオン抵抗を低減できる。このため、パッケージ抵抗を低減でき、導通損失を低減できる。
【００７０】
なお、金属板８Ａは、半導体チップ４ＰＨのソース電極用のパッド１２Ｓ１，１２Ｓ２，１２Ｓ３，１２Ｓ４のうち、パッド１２Ｓ１，１２Ｓ２に導電性の接着層（半田）１１ｂを介して接合されており、パッド１２Ｓ３，１２Ｓ４には接合（接着層１１ｂで接合）されていない。しかしながら、上述のように、パッド１２Ｓ１，１２Ｓ２，１２Ｓ３，１２Ｓ４は、保護膜（半導体チップ４ＰＨの最上層の保護膜）の下層では一体的に形成されて電気的に接続されているため、パッド１２Ｓ３，１２Ｓ４もパッド１２Ｓ１，１２Ｓ２を介して金属板８Ａに電気的に接続され、更に金属板８Ａを通じてダイパッド７Ｄ２と電気的に接続された状態となっている。
【００７１】
この金属板８Ａは、例えば銅（Ｃｕ）、銅（Ｃｕ）合金、アルミニウム（Ａｌ）またはアルミニウム（Ａｌ）合金のような導電性および熱伝導性の高い金属（金属材料）によって形成されている。加工しやすい、熱伝導性が高い、および比較的安価であるという点で、金属板８Ａが銅（Ｃｕ）または銅（Ｃｕ）合金で形成されていれば、より好ましい。このように、金（Ａｕ）で形成されるワイヤに代えて、金よりも安価な金属材料で形成される金属板８Ａを用いることにより、半導体装置ＳＭ１のコストを低減できる。金属板８Ａの第１方向Ｘおよび第２方向Ｙの寸法（幅）は、それぞれワイヤＷＡの直径よりも大きい。金属板８Ａは、以下のような第１部分８Ａ１と第２部分８Ａ２と第３部分８Ａ３とを一体的に有している。
【００７２】
第１部分（チップコンタクト部、ハイサイドチップコンタクト部）８Ａ１は、導電性の接着層１１ｂを介してソース電極用のパッド１２Ｓ１，１２Ｓ２と接合され電気的に接続された部分であり、例えば矩形状である。第１部分８Ａ１は、図７および図９に示されるように、断面で見ると、半導体チップ４ＰＨの主面に沿うように平坦に形成されている。
【００７３】
第２部分（搭載部コンタクト部、チップ搭載部コンタクト部）８Ａ２は、導電性の接着層（半田）１１ｃを介してダイパッド７Ｄ２（より具体的にはダイパッド７Ｄ２の上面に設けられたメッキ層９ｃ）と接合され電気的に接続された部分である。第２部分８Ａ２は、ダイパッド７Ｄ２の一部（メッキ層９ｃが形成されている領域）に平面的に重なっている。第２部分８Ａ２は、図７に示されるように、断面で見ると、ダイパッド７Ｄ２の主面に沿うように平坦に形成されている。
【００７４】
第３部分（中間部）８Ａ３は、第１部分８Ａ１と第２部分８Ａ２とをつなぐ（連結する）部分である。第３部分８Ａ３は、第１部分８Ａ１の長辺からその長辺に交差する第２方向Ｙに沿って延び、半導体チップ４ＰＨの長辺を跨いで、ダイパッド７Ｄ２上の第２部分８Ａ２まで延びている（延在している）。すなわち、第３部分８Ａ３および第２部分８Ａ２は、第１部分８Ａ１とダイパッド７Ｄ２（メッキ層９ｃ）とを接続するように、第１部分８Ａ１の長辺側から第２方向Ｙに沿って延びるように設けられている。
【００７５】
また、第３部分８Ａ３は、図７に示されるように、断面で見ると、半導体チップ４ＰＨとダイパッド７Ｄ２との間で、半導体チップ４ＰＨの主面から遠ざかるように第１部分８Ａ１および第２部分８Ａ２の高さよりも高くなっている。これにより、接着層１１ｂの材料が半導体チップ４ＰＨの側面側に漏れ難くすることができるので、接着層１１ｂの材料による半導体チップ４ＰＨの主面（ソースＳ）と裏面（ドレインＤ）との導通不良を低減できる。
【００７６】
なお、ここで言う高さは、ダイパッド７Ｄ１〜７Ｄ３の裏面を基準としてそこからパッケージＰＡの厚さ方向（半導体チップ４ＰＨの主面に対して垂直に交差する方向）に向かって離れた位置までの距離を言う。また、上記接着層１１ｂ，１１ｃは、上記接着層１１ａと同一材料（すなわち半田）で形成されている。
【００７７】
半導体チップ４ＰＨおよび半導体チップ４ＰＬは、平面矩形状であり、それぞれ、一組の長辺と、これに交差する一組の短辺とを有しているが、半導体チップ４ＰＨと半導体チップ４ＰＬとは、互いの長辺同士が対向しており、金属板８Ａは、半導体チップ４ＰＬに対向する半導体チップ４ＰＨの長辺に交差するように配置されている。
【００７８】
この金属板８Ａは、発熱源となる半導体チップ４ＰＨの主面の一部を覆うように配置されている。これにより、半導体チップ４ＰＨは、金属板８Ａおよびダイパッド７Ｄ１によって挟み込まれている。すなわち、半導体チップ４ＰＨで生じた熱は、半導体チップ４ＰＨの裏面からダイパッド７Ｄ１を通じて放散される他に、半導体チップ４ＰＨの主面から金属板８Ａを通じて放散されるようになっている。この結果、半導体チップ４ＰＨで発生した熱の放散性を向上させることができる。
【００７９】
ただし、金属板８Ａの第１部分８Ａ１の面積は、半導体チップ４ＰＨの主面の面積またはソース電極用のパッド１２Ｓ１，１２Ｓ２の配置領域の総面積よりも小さい。そして、金属板８Ａは、その第１部分８Ａ１が半導体チップ４ＰＨの主面内に収まり、半導体チップ４ＰＨの外側に、はみ出さないように配置されている。金属板８Ａの上記第１部分８Ａ１の面積を、半導体チップ４ＰＨの主面の面積またはソース電極用のパッド１２Ｓ１，１２Ｓ２の配置領域の面積よりも小さくすることにより、接着層１１ｂの材料が半導体チップ４ＰＨの側面側に漏れないようにすることができるので、接着層１１ｂの材料による半導体チップ４ＰＨの主面（ソースＳ）と裏面（ドレインＤ）との導通不良を低減できる。
【００８０】
また、半導体チップ４ＰＨの四隅が金属板８Ａによって覆われないようになっている。すなわち、半導体チップ４ＰＨの四隅の真上には金属板８Ａが配置されておらず、半導体チップ４ＰＨの四隅は金属板８Ａから露出されている。これにより、金属板８Ａの接合後の外観検査において、金属板８Ａと半導体チップ４ＰＨとを接続する接着層１１ｂの様子を半導体チップ４ＰＨの４隅で観測することができる。この結果、半導体装置ＳＭ１の信頼性および歩留まりを向上させることができる。
【００８１】
また、半導体チップ４ＰＨのソース電極用のパッド１２Ｓ３（すなわち、上記ハイサイド用のパワーＭＯＳＱＨ１のソースＳ）は、ワイヤＷＡ（単数または複数）を通じて、半導体チップ４Ｄの主面のパッド１３Ｂと電気的に接続されている。すなわち、ワイヤＷＡの一端は、半導体チップ４ＰＨのソース電極用のパッド１２Ｓ３に接合され、ワイヤＷＡの他端は半導体チップ４Ｄのパッド１３Ｂに接合されている。また、半導体チップ４ＰＨのソース電極用のパッド１２Ｓ４は、ワイヤＷＡ（単数または複数）を通じて、複数のリード７Ｌのうちの、ダイパッド７Ｄ１，７Ｄ２，７Ｄ３に連結されていないリード７Ｌ５の１つと電気的に接続されている。
【００８２】
なお、半導体チップ４ＰＨのソース電極用のパッド１２Ｓ１，１２Ｓ２には、金属板８Ａが接合されており、ワイヤＷＡは接続されていない。しかしながら、上述のように、ソース電極用のパッド１２Ｓ１，１２Ｓ２，１２Ｓ３，１２Ｓ４は、保護膜（半導体チップ４ＰＨの最上層の保護膜）の下層では一体的に形成されて電気的に接続されているため、パッド１２Ｓ１，１２Ｓ２もパッド１２Ｓ３を介して、パッド１２Ｓ３に接続されているワイヤＷＡに電気的に接続され、更にこのワイヤＷＡを通じて半導体チップ４Ｄのパッド１３Ｂと電気的に接続された状態となっている。
【００８３】
ダイパッド（ロウサイド用チップ搭載部）７Ｄ２は、第１方向Ｘの長さが、第２方向Ｙの長さよりも長い平面矩形状に形成されている。ダイパッド７Ｄ２には、上記複数のリード７Ｌのうちの複数のリード７Ｌ２が一体的に接続されている。すなわち、ダイパッド７Ｄ２と複数のリード７Ｌ２とは、一体的に形成されている。この複数のリード７Ｌ２には、上記出力ノードＮが電気的に接続される。
【００８４】
このダイパッド７Ｄ２の主面（上面）上には、上記パワートランジスタ用の半導体チップ４ＰＬが、その主面（表面、上面）を上に向け、かつ、その裏面（下面）をダイパッド７Ｄ２に向けた状態で搭載されている。
【００８５】
半導体チップ４ＰＬは、平面長方形状に形成されており、半導体チップ４ＰＬの長辺がダイパッド７Ｄ２の長手方向に沿うように配置されている。半導体チップ４ＰＬの平面積は、上記半導体チップ４ＰＨおよび半導体チップ４Ｄの各々の平面積よりも大きい。また、半導体チップ４ＰＬの長辺および短辺の各々は、上記半導体チップ４ＰＨの長辺および短辺の各々よりも大きい。
【００８６】
この半導体チップ４ＰＬの裏面の電極は、導電性の接着層１１ａを介してダイパッド７Ｄ２に接合され電気的に接続されている。この半導体チップ４ＰＬの裏面の電極は、半導体チップ４ＰＬ内に形成された上記ロウサイド用のパワーＭＯＳＱＬ１のドレインＤに電気的に接続されている。すなわち、半導体チップ４ＰＬの裏面の電極は、上記ロウサイド用のパワーＭＯＳＱＬ１のドレイン電極に対応し、後述の裏面電極ＢＥがこれに対応する。
【００８７】
また、この半導体チップ４ＰＬの主面（表面、上面）上には、ゲート電極用のボンディングパッド（以下、単にパッドという）１５Ｇと、ソース電極用のパッド１５Ｓ１，１５Ｓ２，１５Ｓ３，１５Ｓ４とが配置されている。このうち、ゲート電極用のパッド１５Ｇとソース電極用のパッド１５Ｓ４とは、ワイヤＷＡ接続用の電極（パッド電極、電極パッド）であり、ソース電極用のパッド１５Ｓ１，１５Ｓ２，１５Ｓ３は、金属板８Ｂ接続用の電極（パッド電極、電極パッド）である。
【００８８】
半導体チップ４ＰＬのゲート電極用のパッド１５Ｇは、半導体チップ４ＰＬ内に形成された上記ロウサイド用のパワーＭＯＳＱＬ１のゲート電極に電気的に接続されている。すなわち、半導体チップ４ＰＬのゲート電極用のパッド１５Ｇは、上記ロウサイド用のパワーＭＯＳＱＬ１のゲート電極用パッド（ボンディングパッド）に対応する。このゲート電極用のパッド１５Ｇは、半導体チップ４ＰＬの長手方向の一端側の角部近傍に配置されている。半導体チップ４ＰＬは、上記ゲート電極用のパッド１５Ｇが上記半導体チップ４Ｄ側を向いた状態で配置されている。ゲート電極用のパッド１５Ｇは、ワイヤＷＡ（単数または複数）を通じて、上記半導体チップ４Ｄの主面のパッド１３Ｃと電気的に接続されている。
【００８９】
半導体チップ４ＰＬのソース電極用のパッド１５Ｓ１，１５Ｓ２，１５Ｓ３，１５Ｓ４は、半導体チップ４ＰＬ内に形成された上記ロウサイド用のパワーＭＯＳＱＬ１のソースＳに電気的に接続されている。すなわち、半導体チップ４ＰＬのソース電極用のパッド１５Ｓ１，１５Ｓ２，１５Ｓ３，１５Ｓ４は、上記ロウサイド用のパワーＭＯＳＱＬ１のソース電極用パッド（ボンディングパッド）に対応する。ソース電極用のパッド１５Ｓ１，１５Ｓ２，１５Ｓ３，は、上記ゲート電極用のパッド１５Ｇやソース電極用のパッド１５Ｓ４よりも大きく、半導体チップ４ＰＬの長手方向（第１方向Ｘ）に沿って延在する長方形状に形成されている。一方、ソース電極用のパッド１５Ｓ４は、上記ゲート電極用のパッド１５Ｇが配置された半導体チップ４ＰＬの長手方向の一端側の角部近傍に配置されている。ソース電極用のパッド１５Ｓ１，１５Ｓ２，１５Ｓ３，１５Ｓ４同士は、半導体チップ４ＰＬの最上層の保護膜（絶縁膜、後述の保護膜３２に対応）によって分離されているが、後述のように、保護膜（半導体チップ４ＰＬの最上層の保護膜）の下層では一体的に形成され電気的に接続されている。
【００９０】
ソース電極用のパッド１５Ｓ１，１５Ｓ２，１５Ｓ３（すなわち、上記ロウサイド用のパワーＭＯＳＱＬ１のソースＳ）は、金属板（ロウサイド用金属板）８Ｂを通じて、リード配線７ＬＢと電気的に接続されている。これにより、ソース電極用のパッド１５Ｓ１，１５Ｓ２，１５Ｓ３とリード配線７ＬＢとをワイヤによって接続する場合に比べて、ロウサイド用のパワーＭＯＳＱＬ１のオン抵抗を低減できる。このため、パッケージ抵抗を低減でき、導通損失を低減できる。
【００９１】
なお、金属板８Ｂは、半導体チップ４ＰＬのソース電極用のパッド１５Ｓ１，１５Ｓ２，１５Ｓ３，１５Ｓ４のうち、パッド１５Ｓ１，１５Ｓ２，１５Ｓ３に導電性の接着層１１ｂを介して接合されており、パッド１５Ｓ４には接合（接着層１１ｂで接合）されていない。しかしながら、上述のように、パッド１５Ｓ１，１５Ｓ２，１５Ｓ３，１５Ｓ４は、保護膜（半導体チップ４ＰＬの最上層の保護膜）の下層では一体的に形成されて電気的に接続されているため、パッド１５Ｓ４もパッド１５Ｓ１，１５Ｓ２，１５Ｓ３を介して金属板８Ｂに電気的に接続され、更に金属板８Ｂを通じてリード配線７ＬＢと電気的に接続された状態となっている。
【００９２】
この金属板８Ｂは、好ましくは上記金属板８Ａと同じ材料（金属材料）で形成されており、例えば銅（Ｃｕ）、銅（Ｃｕ）合金、アルミニウム（Ａｌ）またはアルミニウム（Ａｌ）合金等のような導電性および熱伝導性の高い金属によって形成されている。上記金属板８Ａと同様に金属板８Ｂも、加工しやすい、熱伝導性が高い、および比較的安価であるという点で、銅（Ｃｕ）または銅（Ｃｕ）合金で形成されていれば、より好ましい。このように、金（Ａｕ）で形成されるワイヤに代えて、金よりも安価な金属材料で形成される金属板８Ｂを用いることにより、半導体装置ＳＭ１のコストを低減できる。金属板８Ｂの第１方向Ｘおよび第２方向Ｙの寸法（幅）は、それぞれワイヤＷＡの直径よりも大きい。また、金属板８Ｂの平面積は、金属板８Ａの平面積よりも大きい。金属板８Ｂは、以下のような第１部分８Ｂ１と、第２部分８Ｂ２と、第３部分８Ｂ３と、第４部分８Ｂ４と、第５部分８Ｂ５とを一体的に有している。
【００９３】
第１部分（チップコンタクト部、ロウサイドチップコンタクト部）８Ｂ１は、導電性の接着層１１ｂを介してソース電極用のパッド１５Ｓ１，１５Ｓ２，１５Ｓ３と接合され電気的に接続された部分であり、例えば矩形状である。第１部分８Ｂ１は、図７および図８に示されるように、断面で見ると、半導体チップ４ＰＬの主面に沿うように平坦に形成されている。
【００９４】
第２部分（第１コンタクト部）８Ｂ２および第３部分（第２コンタクト部）８Ｂ３は、それぞれ、導電性の接着層１１ｃを介してリード配線７ＬＢ（より具体的にはダイパッド７Ｄ２の上面に設けられたメッキ層９ｅ１，９ｅ２）と接合され電気的に接続された部分である。第２部分８Ｂ２および第３部分８Ｂ３は、それぞれ、リード配線７ＬＢの一部（メッキ層９ｅ１，９ｅ２が形成されている領域）に平面的に重なっている。第２部分８Ｂ２および第３部分８Ｂ３は、図７および図８に示されるように、断面で見ると、リード配線７ＬＢの主面に沿うように平坦に形成されている。
【００９５】
第４部分（第１中間部）８Ｂ４は、第１部分（ロウサイドチップコンタクト部）８Ｂ１と第２部分（第１コンタクト部）８Ｂ２とをつなぐ（連結する）部分であり、第５部分（第２中間部）８Ｂ５は、第１部分（ロウサイドチップコンタクト部）８Ｂ１と第３部分（第２コンタクト部）８Ｂ３とをつなぐ（連結する）部分である。第４部分８Ｂ４は、第１部分８Ｂ１の短辺からその短辺に交差する第１方向Ｘに沿って延び、半導体チップ４ＰＬの短辺を跨いで、リード配線７ＬＢ上の第２部分８Ｂ２まで延びている（延在している）。第５部分８Ｂ５は、第１部分８Ｂ１の長辺からその長辺に交差する第２方向Ｙに沿って延び、半導体チップ４ＰＬの長辺を跨いで、リード配線７ＬＢ上の第３部分８Ｂ３まで延びている（延在している）。
【００９６】
すなわち、第４部分８Ｂ４および第２部分８Ｂ２は、第１部分８Ｂ１とリード配線７ＬＢ（メッキ層９ｅ１）とを接続するように、第１部分８Ｂ１の短辺側から第１方向Ｘに沿って延びるように設けられている。また、第５部分８Ｂ５および第３部分８Ｂ３は、第１部分８Ｂ１とリード配線７ＬＢ（メッキ層９ｅ２）とを接続するように、第１部分８Ｂ１の長辺側から第２方向Ｙに沿って延びるように設けられている。
【００９７】
また、第４部分８Ｂ４および第５部分８Ｂ５は、図７および図８に示されるように、断面で見ると、半導体チップ４ＰＬとリード配線７ＬＢとの間で、半導体チップ４ＰＬの主面から遠ざかるように第１部分８Ｂ１の高さよりも高くなっている。これにより、接着層１１ｂの材料が半導体チップ４ＰＬの側面側に漏れ難くすることができるので、接着層１１ｂの材料による半導体チップ４ＰＬの主面（ソースＳ）と裏面（ドレインＤ）との導通不良を低減できる。
【００９８】
この金属板８Ｂは、発熱源となる半導体チップ４ＰＬの主面の一部を覆うように配置されている。これにより、半導体チップ４ＰＬは、金属板８Ｂおよびダイパッド７Ｄ２によって挟み込まれている。すなわち、半導体チップ４ＰＬで生じた熱は、半導体チップ４ＰＬの裏面からダイパッド７Ｄ２を通じて放散される他に、半導体チップ４ＰＬの主面から金属板８Ｂを通じて放散されるようになっている。この結果、半導体チップ４ＰＬで発生した熱の放散性を向上させることができる。
【００９９】
ただし、金属板８Ｂの第１部分８Ｂ１の面積は、半導体チップ４ＰＬの主面の面積またはソース電極用のパッド１５Ｓ１，１５Ｓ２，１５Ｓ３の配置領域の総面積よりも小さい。そして、金属板８Ｂは、その第１部分８Ｂ１が半導体チップ４ＰＬの主面内に収まり、半導体チップ４ＰＬの外側に、はみ出さないように配置されている。これにより、接着層１１ｂの材料が半導体チップ４ＰＬの側面側に漏れないようにすることができるので、接着層１１ｂの材料による半導体チップ４ＰＬの主面（ソースＳ）と裏面（ドレインＤ）との導通不良を低減できる。
【０１００】
また、半導体チップ４ＰＬの四隅が金属板８Ｂによって覆われないようになっている。すなわち、半導体チップ４ＰＬの四隅の真上には金属板８Ｂが配置されておらず、半導体チップ４ＰＬの四隅は金属板８Ｂから露出されている。これにより、金属板８Ｂの接合後の外観検査において、金属板８Ｂと半導体チップ４ＰＬとを接続する接着層１１ｂの様子を半導体チップ４ＰＬの４隅で観測することができる。この結果、半導体装置ＳＭ１の信頼性および歩留まりを向上させることができる。
【０１０１】
また、半導体チップ４ＰＬのソース電極用のパッド１５Ｓ４（すなわち、上記ロウサイド用のパワーＭＯＳＱＬ１のソースＳ）は、ワイヤＷＡ（単数または複数）を通じて、上記半導体チップ４Ｄの主面のパッド１３Ｄと電気的に接続されている。すなわち、ワイヤＷＡの一端は、半導体チップ４ＰＬのソース電極用のパッド１５Ｓ４に接合され、ワイヤＷＡの他端は半導体チップ４Ｄのパッド１３Ｄに接合されている。
【０１０２】
なお、半導体チップ４ＰＬのソース電極用のパッド１５Ｓ１，１５Ｓ２，１５Ｓ３，１５Ｓ４のうち、パッド１５Ｓ４にはワイヤＷＡが接続されているが、パッド１５Ｓ１，１５Ｓ２，１５Ｓ３には金属板８Ｂが接続されており、ワイヤＷＡは接続されていない。しかしながら、上述のように、ソース電極用のパッド１５Ｓ１，１５Ｓ２，１５Ｓ３，１５Ｓ４は、保護膜（半導体チップ４ＰＬの最上層の保護膜）の下層では一体的に形成されて電気的に接続されているため、パッド１５Ｓ１，１５Ｓ２，１５Ｓ３もパッド１５Ｓ４を介して、パッド１５Ｓ４に接続されたワイヤＷＡに電気的に接続され、更にこのワイヤＷＡを通じて半導体チップ４Ｄのパッド１３Ｄと電気的に接続された状態となっている。
【０１０３】
上記リード配線７ＬＢは、ダイパッド７Ｄ２の１つの角部の近傍に、ダイパッド７Ｄ２から離れた状態で隣接して配置されている。リード配線７ＬＢの平面形状は、ダイパッド７Ｄ２の１つの角部を挟んで交差する短辺と長辺に沿って延びる平面Ｌ字状のパターンとされている。これにより、主回路の電流経路を短縮できるので、インダクタンスを低減できる。したがって、半導体装置ＳＭ１の電気的特性を向上させることができる。
【０１０４】
また、リード配線７ＬＢには、上記複数のリード７Ｌのうちの複数のリード７Ｌ３が一体的に接続されている。すなわち、リード配線７ＬＢと複数のリード７Ｌ３とは、一体的に形成されている。この複数のリード７Ｌ３には、上記端子ＥＴ２が電気的に接続され、上記基準電位ＧＮＤが供給されるようになっている。従って、リード配線７ＬＢおよびそれに一体的に接続された複数のリード７Ｌ３は、グランド電位供給用のグランド端子部とみなすことができる。
【０１０５】
このように複数のリード７Ｌ３をリード配線７ＬＢにまとめて接続したことにより、複数のリード７Ｌ３が分割されている場合よりも体積を増加させることができるので、配線抵抗を低減でき、基準電位ＧＮＤを強化することができる。このような構成は、ロウサイド用のパワーＭＯＳＱＬ１のソース側のオン抵抗の増大がスイッチング損失の増大に大きく影響を及ぼすことを考慮した構成である。すなわち、上記のような構成にすることにより、パワーＭＯＳＱＬ１のソース側のオン抵抗を低減できるので、パワーＭＯＳＱＬ１の導通損失を低減できる。したがって、非絶縁型ＤＣ−ＤＣコンバータ１の電圧変換効率を向上させることができる。また、基準電位ＧＮＤを強化できるので、非絶縁型ＤＣ−ＤＣコンバータ１の動作安定性を向上させることができる。
【０１０６】
さらに、上記ダイパッド（ドライバ用チップ搭載部）７Ｄ３は、平面略矩形状に形成されている。このダイパッド７Ｄ３には、上記複数のリード７Ｌのうちの複数のリード７Ｌ４が一体的に接続されている。すなわち、ダイパッド７Ｄ３と複数のリード７Ｌ４とは、一体的に形成されている。このダイパッド７Ｄ３の主面（上面）上には、上記ドライバ回路ＤＲ１，ＤＲ２が形成された半導体チップ４Ｄが、その主面（表面、上面）を上に向け、かつ、その裏面（下面）をダイパッド７Ｄ３に向けた状態で搭載されている。
【０１０７】
この半導体チップ４Ｄも平面矩形状に形成されている。３つの半導体チップ４ＰＨ，４ＰＬ，４Ｄは、その各々の中心が、パッケージＰＡの中心からずれて配置されている。半導体チップ４Ｄの主面に形成されたパッドのうち、半導体チップ４ＰＨ（パワーＭＯＳＱＨ１）とワイヤＷＡで接続されるパッド１３Ａ，１３Ｂは、半導体チップ４Ｄの主面において、半導体チップ４ＰＨと隣接する側の辺に沿って配置され、半導体チップ４ＰＬ（パワーＭＯＳＱＬ１）とワイヤＷＡで接続されるパッド１３Ｃ，１３Ｄは、半導体チップ４Ｄの主面において、半導体チップ４ＰＬと隣接する側の辺に沿って配置されている。これにより、ワイヤＷＡの長さをさらに短くすることができるので、配線経路に生じる寄生のインダクタンスをさらに低減することができる。
【０１０８】
また、半導体チップ４Ｄは、半導体チップ４Ｄと半導体チップ４ＰＨとの距離が、半導体チップ４Ｄと半導体チップ４ＰＬとの距離よりも短くなるように配置されている。そして、半導体チップ４Ｄと半導体チップ４ＰＨ（パワーＭＯＳＱＨ１のソース、ゲート）とを電気的に接続するワイヤＷＡの長さは、半導体チップ４Ｄと半導体チップ４ＰＬ（パワーＭＯＳＱＬ１のソース、ゲート）とを電気的に接続するワイヤＷＡよりも短く形成されている。これにより、半導体チップ４ＰＨのスイッチング損失を低減することができる。
【０１０９】
また、半導体チップ４Ｄの主面には、上記パッド１３Ａ〜１３Ｄの他に、ドライバ回路ＤＲ１，ＤＲ２の各々の信号入力、または信号出力電極用のパッド１３Ｅおよび基準電位ＧＮＤ電極用のパッド１３Ｆが配置されている。このパッド１３Ｅは、複数本のワイヤＷＡを通じて、複数のリード７Ｌのうちの、ダイパッド７Ｄ１，７Ｄ２，７Ｄ３とは接続されていないリード７Ｌ５と電気的に接続されている。また、パッド１３Ｆは、複数本のワイヤＷＡを通じて、上記リード７Ｌ４（７Ｌ）と電気的に接続されている。
【０１１０】
上記のような半導体チップ４Ｄ，４ＰＨ，４ＰＬの平面積の違いは、以下の理由からである。すなわち、ドライバ回路ＤＲ１，ＤＲ２を有する半導体チップ４Ｄは、パワーＭＯＳＱＨ１，ＱＬ１のゲートを制御する制御回路であるため、パッケージ全体のサイズを考慮して、できるだけ外形サイズを小さくしたい。これに対し、パワーＭＯＳＱＨ１，ＱＬ１では、トランジスタ内に生じるオン抵抗をできるだけ低減したい。オン抵抗を低減するためには、単位トランジスタセル面積あたりのチャネル幅を広げることで実現できる。このため、半導体チップ４ＰＨ，４ＰＬの外形サイズは、半導体チップ４Ｄの外形サイズよりも大きく形成されている。さらに、図２に示したように、ロウサイド用のパワーＭＯＳＱＬ１は、ハイサイド用のパワーＭＯＳＱＨ１よりもオン時間が長いため、パワーＭＯＳＱＬ１のオン抵抗は、パワーＭＯＳＱＨ１のオン抵抗よりもさらに低減する必要がある。このため、半導体チップ４ＰＬの外形サイズは、半導体チップ４ＰＨの外形サイズよりも大きく形成されている。
【０１１１】
次に、上記パワーＭＯＳＱＨ１が形成された半導体チップ４ＰＨおよび上記パワーＭＯＳＱＬ１が形成された半導体チップ４ＰＬの構成について説明する。
【０１１２】
図１６は、半導体チップ４ＰＨまたは半導体チップ４ＰＬの要部断面図である。図１７は、半導体チップ４ＰＨまたは半導体チップ４ＰＬの他の要部断面図であり、絶縁膜２８よりも上層の構造が示されている。図１８は、図１７に金属板８Ａ（半導体チップ４ＰＬの場合は金属板８Ｂ）およびワイヤＷＡを付加して示した断面図である。なお、以下では、半導体チップ４ＰＨの構成について図１６〜図１８を参照して説明するが、半導体チップ４ＰＬの構成についても基本的には同じ説明を適用することができ、その場合、半導体チップ４ＰＨ、パワーＭＯＳＱＨ１、パッド１２Ｇおよびパッド１２Ｓ１〜１２Ｓ４を、半導体チップ４ＰＬ、パワーＭＯＳＱＬ１、パッド１５Ｇおよびパッド１５Ｓ１〜１５Ｓ４にそれぞれ読み替えればよい。
【０１１３】
上記パワーＭＯＳＱＨ１は、半導体チップ４ＰＨを構成する半導体基板（以下、単に基板という）２１の主面に形成されている。図１６に示されるように、基板２１は、例えばヒ素（Ａｓ）が導入されたｎ＋型の単結晶シリコンなどからなる基板本体（半導体基板、半導体ウエハ）２１ａと、基板本体２１ａの主面上に形成された、例えばｎ−型のシリコン単結晶からなるエピタキシャル層（半導体層）２１ｂとを有している。このため、基板２１は、いわゆるエピタキシャルウエハである。このエピタキシャル層２１ｂの主面には、例えば酸化シリコンなどからなるフィールド絶縁膜（素子分離領域）２２が形成されている。このフィールド絶縁膜２２とその下層のｐ型ウエルＰＷＬ１とに囲まれた活性領域に、パワーＭＯＳＱＨ１を構成する複数の単位トランジスタセルが形成されており、パワーＭＯＳＱＨ１は、これら複数の単位トランジスタセルが並列に接続されることで形成されている。各単位トランジスタセルは、例えばトレンチゲート構造のｎチャネル型のパワーＭＯＳで形成されている。
【０１１４】
上記基板本体２１ａおよびエピタキシャル層２１ｂは、上記単位トランジスタセルのドレイン領域としての機能を有している。基板２１（半導体チップ４ＰＨ）の裏面には、ドレイン電極用の裏面電極（裏面ドレイン電極、ドレイン電極）ＢＥが形成されている。この裏面電極ＢＥは、例えば基板２１の裏面から順にチタン（Ｔｉ）層、ニッケル（Ｎｉ）層および金（Ａｕ）層を積み重ねて形成されている。上記半導体装置ＳＭ１においては、半導体チップ４ＰＨのこの裏面電極ＢＥは、上記接着層１１ａを介して上記ダイパッド７Ｄ１（メッキ層９ａ）に接合されて電気的に接続される。一方、半導体チップ４ＰＬの場合は、半導体チップ４ＰＬの裏面電極ＢＥは、上記接着層１１ａを介して上記ダイパッド７Ｄ２（メッキ層９ｂ）に接合されて電気的に接続される。
【０１１５】
また、エピタキシャル層２１ｂ中に形成されたｐ型の半導体領域２３は、上記単位トランジスタセルのチャネル形成領域としての機能を有している。さらに、そのｐ型の半導体領域２３の上部に形成されたｎ＋型の半導体領域２４は、上記単位トランジスタセルのソース領域としての機能を有している。従って、半導体領域２４はソース用の半導体領域である。
【０１１６】
また、基板２１には、その主面から基板２１の厚さ方向に延びる溝２５が形成されている。溝２５は、ｎ＋型の半導体領域２４の上面からｎ＋型の半導体領域２４およびｐ型の半導体領域２３を貫通し、その下層のエピタキシャル層２１ｂ中で終端するように形成されている。この溝２５の底面および側面には、例えば酸化シリコンからなるゲート絶縁膜２６が形成されている。また、溝２５内には、上記ゲート絶縁膜２６を介してゲート電極２７が埋め込まれている。ゲート電極２７は、例えばｎ型不純物（例えばリン）が添加された多結晶シリコン膜からなる。ゲート電極２７は、上記単位トランジスタセルのゲート電極としての機能を有している。フィールド絶縁膜２２上の一部にも、ゲート電極２７と同一層の導電性膜からなるゲート引き出し用の配線部２７ａが形成されており、ゲート電極２７とゲート引き出し用の配線部２７ａとは、一体的に形成されて互いに電気的に接続されている。なお、図１６の断面図には示されない領域において、ゲート電極２７とゲート引き出し用の配線部２７ａとは一体的に接続されている。ゲート引き出し用の配線部２７ａは、それを覆う絶縁膜２８に形成されたコンタクトホール２９ａを通じてゲート配線３０Ｇと電気的に接続されている。
【０１１７】
一方、ソース配線３０Ｓは、絶縁膜２８に形成されたコンタクトホール２９ｂを通じてソース用のｎ＋型の半導体領域２４と電気的に接続されている。また、上記ソース配線３０Ｓは、ｐ型の半導体領域２３の上部であってｎ＋型の半導体領域２４の隣接間に形成されたｐ＋型の半導体領域３１に電気的に接続され、これを通じてチャネル形成用のｐ型の半導体領域２３と電気的に接続されている。ゲート配線３０Ｇおよびソース配線３０Ｓは、コンタクトホール２９ａ，２９ｂが形成された絶縁膜２８上にコンタクトホール２９ａ，２９ｂを埋めるように金属膜、例えばアルミニウム膜（またはアルミニウム合金膜）を形成し、この金属膜（アルミニウム膜またはアルミニウム合金膜）をパターニングすることにより形成することができる。このため、ゲート配線３０Ｇおよびソース配線３０Ｓは、アルミニウム膜またはアルミニウム合金膜などからなる。
【０１１８】
ゲート配線３０Ｇおよびソース配線３０Ｓはポリイミド樹脂などからなる保護膜（絶縁膜）３２により覆われている。この保護膜３２は、半導体チップ４ＰＨの最上層の膜（絶縁膜）である。
【０１１９】
保護膜３２の一部には、その下層のゲート配線３０Ｇやソース配線３０Ｓの一部が露出されるような開口部３３が形成されており、この開口部３３から露出するゲート配線３０Ｇ部分がゲート電極用の上記パッド１２Ｇであり、開口部３３から露出するソース配線３０Ｓ部分がソース電極用の上記パッド１２Ｓ１，１２Ｓ２，１２Ｓ３，１２Ｓ４である。上記のようにソース電極用のパッド１２Ｓ１，１２Ｓ２，１２Ｓ３，１２Ｓ４は、最上層では保護膜３２によって分離されているが、ソース配線３０Ｓを通じて互いに電気的に接続されている。
【０１２０】
パッド１２Ｇ，１２Ｓ１，１２Ｓ２，１２Ｓ３，１２Ｓ４の表面には（すなわち開口部３３の底部で露出するゲート配線３０Ｇ部分およびソース配線３０Ｓ部分上には）、メッキ法などで金属層３４が形成されている。金属層３４は、ゲート配線３０Ｇやソース配線３０Ｓ上に形成された金属層３４ａと、その上に形成された金属層３４ｂとの積層膜によって形成されている。下層の金属層３４ａは、例えばニッケル（Ｎｉ）からなり、主として下地のゲート配線３０Ｇやソース配線３０Ｓのアルミニウムの酸化を抑制または防止する機能を有している。また、その上層の金属層３４ｂは、例えば金（Ａｕ）からなり、主として下地の金属層３４ａのニッケルの酸化を抑制または防止する機能を有している。
【０１２１】
半導体装置ＳＭ１においては、図１８に示されるように、半導体チップ４ＰＨのパッド１２Ｓ１，１２Ｓ２に金属板８Ａが接着層１１ｂを介して接合され、半導体チップ４ＰＨのパッド１２Ｇ，１２Ｓ４にワイヤＷＡが接続される。一方、半導体チップ４ＰＬの場合は、半導体チップ４ＰＬのパッド１５Ｓ１，１５Ｓ２，１５Ｓ３に金属板８Ｂが接着層１１ｂを介して接合され、半導体チップ４ＰＬのパッド１５ＧにワイヤＷＡが接続される。
【０１２２】
パッド１２Ｇ，１２Ｓ１，１２Ｓ２，１２Ｓ３，１２Ｓ４の表面に金属層３４を形成したことにより、ゲート配線３０Ｇやソース配線３０Ｓのアルミニウムの表面の酸化を抑制または防止することができる。このため、パッド１２Ｓ１，１２Ｓ２に対する接着層１１ｂの接着性を向上させることができるので、金属板８Ａとパッド１２Ｓ１，１２Ｓ２との接着力を向上させることができる。また、金属板８Ａとパッド１２Ｓ１，１２Ｓ２との接続部分での抵抗値の増大を回避することができる。
【０１２３】
このようなハイサイド用のパワーＭＯＳＱＨ１の単位トランジスタの動作電流は、ドレイン用のエピタキシャル層２１ｂとソース用のｎ＋型の半導体領域２４との間をゲート電極２７の側面（すなわち、溝２５の側面）に沿って基板２１の厚さ方向に流れるようになっている。すなわち、チャネルが半導体チップ４ＰＨの厚さ方向に沿って形成される。
【０１２４】
このように、半導体チップ４ＰＨ，４ＰＬは、トレンチ型ゲート構造を有する縦型のＭＯＳＦＥＴ（パワーＭＯＳＦＥＴ）が形成された半導体チップである。ここで、縦型のＭＯＳＦＥＴとは、ソース・ドレイン間の電流が、半導体基板（基板２１）の厚さ方向（半導体基板の主面に略垂直な方向）に流れるＭＯＳＦＥＴに対応する。
【０１２５】
次に、図１９は上記非絶縁型ＤＣ−ＤＣコンバータ１を構成する電子部品の実装例の要部平面図、図２０は図１９の非絶縁型ＤＣ−ＤＣコンバータ１を矢印４０で示す方向から見た側面図である。
【０１２６】
配線基板４１は、例えばプリント配線基板からなり、その主面には、パッケージＰＡ，ＰＦ，ＰＧおよびチップ部品ＣＡ，ＣＢ，ＣＣが搭載されている。なお、図１９では配線基板４１の配線４２ａ〜４２ｄの様子が分かるようにパッケージＰＡを透かして示している。また、図１９は、平面図であるが、図面を見易くするため、配線基板４１の配線４２ａ，４２ｂ，４２ｃ，４２ｄ，４２ｅにハッチングを付してある。
【０１２７】
パッケージＰＦには、上記制御回路３が形成され、パッケージＰＧには、上記負荷ＬＤが形成されている。チップ部品ＣＡには、上記コイルＬが形成され、チップ部品ＣＢには、上記入力コンデンサＣｉｎが形成され、チップ部品ＣＣには、上記出力コンデンサＣｏｕｔが形成されている。
【０１２８】
入力電源ＶＩＮの供給用の端子ＥＴ１は、配線基板４１の配線４２ａを通じてパッケージＰＡ（半導体装置ＳＭ１）のリード７Ｌ１およびダイパッド７Ｄ１に電気的に接続されている。基準電位ＧＮＤの供給用の端子ＥＴ２は、配線基板４１の配線４２ｂを通じてパッケージＰＡ（半導体装置ＳＭ１）のリード７Ｌ３に電気的に接続されている。配線４２ａ，４２ｂ間には、チップ部品ＣＢ（入力コンデンサＣｉｎ）が電気的に接続されている。
【０１２９】
パッケージＰＡ（半導体装置ＳＭ１）のリード７Ｌ５には、配線基板４１の配線４２ｃを通じてパッケージＰＦ（制御回路３）のリード（端子）４３が電気的に接続されている。パッケージＰＡ（半導体装置ＳＭ１）の出力用の端子であるリード７Ｌ２およびダイパッド７Ｄ２は、配線基板４１の配線４２ｄを通じてチップ部品ＣＡ（コイルＬ）の一端に電気的に接続されている。チップ部品ＣＡ（コイルＬ）の他端は、配線基板４１の配線４２ｅに電気的に接続されている。
【０１３０】
この配線４２ｅには、パッケージＰＧ（負荷ＬＤ）の入力用のリード（端子）が電気的に接続されている。パッケージＰＧ（負荷ＬＤ）の基準電位用のリード（端子）は、上記配線４２ｂに電気的に接続されている。また、配線４２ｂ，４２ｅ間には、上記チップ部品ＣＣ（出力コンデンサＣｏｕｔ）が電気的に接続されている。
【０１３１】
また、半導体装置ＳＭ１は配線基板４１に半田実装される、すなわち、半導体装置ＳＭ１の裏面（下面）で露出するリード７Ｌおよびダイパッド７Ｄ１，７Ｄ２は、配線基板４１の配線４２ａ〜４２ｄに半田を介して接合されて電気的に接続される。半導体装置ＳＭ１を配線基板４１に半田実装する際の半田リフロー時に、半導体装置ＳＭ１内の接着層１１ａ，１１ｂ，１１ｃを構成する半田が溶融しないように、半導体装置ＳＭ１内の接着層１１ａ，１１ｂ，１１ｃを構成する半田の融点を、半導体装置ＳＭ１を配線基板４１に半田実装する際の半田リフロー温度よりも高くしておくことが好ましい。例えば、上記接着層１１ａ，１１ｂ，１１ｃを高融点半田（例えば融点３２０℃程度）により構成し、半導体装置ＳＭ１を配線基板４１に半田実装する際の半田リフロー温度を２６０℃程度とすればよい。これにより、配線基板４１に実装した後の半導体装置ＳＭ１の信頼性を、より向上させることができる。
【０１３２】
次に、本実施の形態の半導体装置ＳＭ１の製造方法の一例について説明する。
【０１３３】
図２１は、本実施の形態の半導体装置ＳＭ１の製造工程の一例を示す製造プロセスフロー図（工程フロー図）である。図２２および図２３は、本実施の形態の半導体装置の製造に用いられるリードフレーム５１の平面図（上面図）である。図２４は、図２３のＹ２−Ｙ２線の断面図であり、図２３のＹ２−Ｙ２線の位置は、上記図６のＹ１−Ｙ１線の位置に対応するものである。また、図２２および図２３は、リードフレーム５１の同じ領域が示されているが、図２２はメッキ層９形成前の段階のリードフレーム５１が示され、図２３はメッキ層９形成後の段階のリードフレーム５１が示されている。なお、図２３は平面図であるが、図面を見易くするために、図２３においてはメッキ層９にハッチングを付してある。また、図２２および図２３には、リードフレーム５１のうち、一つのパッケージＰＡ（半導体装置ＳＭ１）に対応する領域（そこから１つの半導体装置ＳＭ１が製造される領域）が示されている。実際には、リードフレーム５１は、図２２および図２３に示される構造を単位構造として、この単位構造が複数連結された（繰り返された）多連のリードフレームである。
【０１３４】
半導体装置ＳＭ１（パッケージＰＡ）を製造するには、まず、リードフレーム５１および半導体チップ４ＰＨ，４ＰＬ，４Ｄを準備する（図２１のステップＳ１）。
【０１３５】
リードフレーム５１は、金属材料により形成されているが、加工しやすい、熱伝導性が高い、および比較的安価であるという点で、銅または銅合金で形成することが好ましい。リードフレーム５１は、例えば次のようにして準備することができる。
【０１３６】
すなわち、まず、銅または銅合金からなる金属板をフォトリソグラフィ技術およびエッチング技術などを用いて加工することにより、図２２に示されるように、半導体装置ＳＭ１を構成するのに必要なダイパッド７Ｄ１〜７Ｄ３、リード７Ｌおよびリード配線７ＬＢを一体的に有するリードフレーム５１を作製する。ダイパッド７Ｄ１〜７Ｄ３、リード７Ｌおよびリード配線７ＬＢは、リードフレーム５１のフレーム枠（図示せず）などに連結されて保持されている。それから、図２３および図２４に示されるように、リードフレーム５１のダイパッド７Ｄ１〜７Ｄ３、リード７Ｌおよびリード配線７ＬＢの上面に、上記メッキ層９を形成する。この際、リードフレーム５１において、メッキ層９を形成しない領域をレジスト膜で覆ってからめっき処理（好ましくは電解めっき処理）を施すことで、リードフレーム５１のダイパッド７Ｄ１〜７Ｄ３、リード７Ｌおよびリード配線７ＬＢの上面に上記メッキ層９、すなわち上記メッキ層９ａ，９ｂ，９ｃ，９ｄ，９ｅ１，９ｅ２，９ｆを形成する。また、レジスト膜の代わりにゴムマスクなどを用いてメッキ層９を形成することもできる。なお、メッキ層９形成の際にレジスト膜を用いれば、メッキ層９のパターン精度を、より高めることができる。ダイパッド７Ｄ１〜７Ｄ３、リード７Ｌおよびリード配線７ＬＢの上面において、上記メッキ層９ａ，９ｂ，９ｃ，９ｄ，９ｅ１，９ｅ２，９ｆがどの領域に形成されるかは、上述の通りであるので、ここではその説明は省略する。このようにして、メッキ層９（９ａ，９ｂ，９ｃ，９ｄ，９ｅ１，９ｅ２，９ｆ）が形成されたリードフレーム５１が準備される。
【０１３７】
また、半導体チップ４ＰＨ，４ＰＬ，４Ｄは、それぞれ、半導体ウエハ（半導体基板）に必要な半導体素子などを形成してから、ダイシングなどにより半導体ウエハを各半導体チップに分離することなどにより、準備することができる。なお、半導体チップ４Ｄ，４ＰＨ，４ＰＬは、それぞれ別々の半導体ウエハを用いて形成される。
【０１３８】
ステップＳ１において、先にリードフレーム５１を準備してから半導体チップ４ＰＨ，４ＰＬ，４Ｄを準備しても、先に半導体チップ４ＰＨ，４ＰＬ，４Ｄを準備してからリードフレーム５１を準備しても、あるいは、リードフレーム５１と半導体チップ４ＰＨ，４ＰＬ，４Ｄとを同時に準備してもよい。
【０１３９】
ステップＳ１でリードフレーム５１および半導体チップ４ＰＨ，４ＰＬ，４Ｄを準備した後、リードフレーム５１のダイパッド７Ｄ１，７Ｄ２，７Ｄ３上に、半導体チップ４ＰＨ，４ＰＬ，４Ｄをダイボンディングする（図２１のステップＳ２）。図２５および図２６は、それぞれステップＳ２のダイボンディング工程を行なった段階の平面図（図２５）および断面図（図２６）であり、上記図２３および図２４に対応する平面図および断面図が示されている。
【０１４０】
ステップＳ２のダイボンディング工程では、ダイパッド７Ｄ１の上面のメッキ層９ａ上、ダイパッド７Ｄ２の上面のメッキ層９ｂ上、およびダイパッド７Ｄ３の上面のメッキ層９ｄ上に、それぞれ半田ペースト１１を配置（塗布、供給）してから、ダイパッド７Ｄ１，７Ｄ２，７Ｄ３の上面のメッキ層９ａ，９ｂ，９ｄ上に、半田ペースト１１を介して半導体チップ４ＰＨ，４ＰＬ，４Ｄを搭載（配置）する。すなわち、ダイパッド７Ｄ１の上面のメッキ層９ａ上、ダイパッド７Ｄ２の上面のメッキ層９ｂ上、およびダイパッド７Ｄ３の上面のメッキ層９ｄ上に、それぞれ半田ペースト１１を介して半導体チップ４ＰＨ，４ＰＬ，４Ｄを搭載する。なお、半導体チップ４ＰＨ，４ＰＬ，４Ｄは、その主面（ボンディングパッド形成側の主面）を上に向け、かつ、その裏面をダイパッド７Ｄ１，７Ｄ２，７Ｄ３に対向させた状態で、半田ペースト１１を介してダイパッド７Ｄ１，７Ｄ２，７Ｄ３の上面のメッキ層９ａ，９ｂ，９ｄ上に搭載される。半田ペースト１１の粘着性により、半導体チップ４ＰＨ，４ＰＬ，４Ｄは、ダイパッド７Ｄ１，７Ｄ２，７Ｄ３（メッキ層９ａ，９ｂ，９ｄ）に仮接着（仮固定）される。半田ペースト１１は、例えば鉛（Ｐｂ）−錫（Ｓｎ）系の半田（例えば鉛−錫−銀−銅合金などからなる半田）を主材料として形成されている。
【０１４１】
ステップＳ２のダイボンディング工程の後、半田ペースト１１を介して半導体チップ４ＰＨ，４ＰＬ上に金属板８Ａ，８Ｂを搭載（配置）する（図２１のステップＳ３）。図２７および図２８は、それぞれステップＳ３の金属板８Ａ，８Ｂ搭載工程を行なった段階の平面図（図２７）および断面図（図２８）であり、上記図２３および図２４に対応する平面図および断面図が示されている。
【０１４２】
ステップＳ３の金属板８Ａ，８Ｂ搭載工程では、まず、半導体チップ４ＰＨのソース電極用のパッド１２Ｓ１，１２Ｓ２上、半導体チップ４ＰＬのソース電極用のパッド１５Ｓ１，１５Ｓ２，１５Ｓ３上、ダイパッド７Ｄ２の上面のメッキ層９ｃ上、およびリード配線７ＬＢの上面のメッキ層９ｅ１，９ｅ２上に、それぞれ半田ペースト１１を配置（塗布、供給）する。それから、金属板８Ａ，８Ｂと半導体チップ４ＰＨ，４ＰＬとの平面位置を合わせ、半導体チップ４ＰＨ，４ＰＬ上に、半田ペースト１１を介して金属板８Ａ，８Ｂを搭載（配置）する。半田ペースト１１の粘着性により、金属板８Ａは、半導体チップ４ＰＨおよびダイパッド７Ｄ２（メッキ層９ｃ）に仮接着（仮固定）され、金属板８Ｂは、半導体チップ４ＰＬおよびリード配線７ＬＢ（メッキ層９ｅ１，９ｅ２）に仮接着（仮固定）される。
【０１４３】
ステップＳ３の金属板８Ａ，８Ｂ搭載工程の後、半田リフロー処理（熱処理）を行う（図２１のステップＳ４）。図２９は、ステップＳ４の半田リフロー処理を行なった段階の断面図であり、上記図２４に対応する断面図が示されている。
【０１４４】
ステップＳ４の半田リフロー処理により、半田ペースト１１が溶融、固化（再固化）され、上記接着層１１ａ，１１ｂ，１１ｃとなる。すなわち、ステップＳ２のダイボンディング工程において半導体チップ４ＰＨ，４ＰＬ，４Ｄの裏面とダイパッド７Ｄ１，７Ｄ２，７Ｄ３の上面のメッキ層９ａ，９ｂ，９ｄとの間に介在させた半田ペースト１１が、ステップＳ４の半田リフロー処理で溶融、固化（再固化）して、上記接着層１１ａとなる。また、ステップＳ３の金属板８Ａ，８Ｂ搭載工程において、金属板８Ａと半導体チップ４ＰＨのソース電極用のパッド１２Ｓ１，１２Ｓ２との間、および金属板８Ｂと半導体チップ４ＰＬのソース電極用のパッド１５Ｓ１，１５Ｓ２，１５Ｓ３との間に介在させた半田ペースト１１が、ステップＳ４の半田リフロー処理で溶融、固化（再固化）して、上記接着層１１ｂとなる。また、ステップＳ３の金属板８Ａ，８Ｂ搭載工程において、金属板８Ａとダイパッド７Ｄ２の上面のメッキ層９ｃとの間、および金属板８Ｂとリード配線７ＬＢの上面のメッキ層９ｅ１，９ｅ２との間に介在させた半田ペースト１１が、ステップＳ４の半田リフロー処理で溶融、固化（再固化）して、上記接着層１１ｃとなる。ステップＳ４の半田リフローの温度は、例えば３４０〜３５０℃程度とすることができる。また、半田ペースト１１を構成する半田の融点は、例えば３２０℃程度とすることができる。
【０１４５】
ステップＳ４の半田リフロー処理により、半導体チップ４ＰＨ，４ＰＬ，４Ｄがダイパッド７Ｄ１〜７Ｄ３に固着（接合）されるとともに、金属板８Ａ，８Ｂが、半導体チップ４ＰＨ，４ＰＬ、ダイパッド７Ｄ２およびリード配線７ＬＢに固着（接合）される。ここで、金属板８Ａの第１部分８Ａ１の裏面（下面）が、接着層１１ｂを介して半導体チップ４ＰＨの主面のソース電極用のパッド１２Ｓ１，１２Ｓ２に接合（接着）され、金属板８Ａの第２部分８Ａ２の裏面（下面）が、接着層１１ｃを介してダイパッド７Ｄ２（メッキ層９ｃ）に接合（接着）される。また、金属板８Ｂの第１部分８Ｂ１の裏面（下面）が、接着層１１ｂを介して半導体チップ４ＰＬの主面のソース電極用のパッド１５Ｓ１，１５Ｓ２，１５Ｓ３に接合（接着）され、金属板８Ｂの第２部分８Ｂ２および第３部分８Ｂ３の裏面（下面）が、接着層１１ｃを介してリード配線７ＬＢ（メッキ層９ｅ１，９ｅ２）に接合（接着）される。
【０１４６】
ステップＳ４の半田リフロー処理の後、洗浄処理を施す（図２１のステップＳ５）。ステップＳ５の洗浄処理では、例えば、ステップＳ４の半田リフロー処理で生じたフラックスをアルコール溶液等に浸漬することで除去した後、プラズマ洗浄処理を施すことで半導体チップ４Ｄのボンディングパッドやリードフレーム５１のリード７Ｌにおけるメッキ層９ｆの金属面を表出させる。
【０１４７】
ステップＳ５の洗浄工程の後、ワイヤボンディング工程を行なう（図２１のステップＳ６）。図３０は、ステップＳ６のワイヤボンディング工程を行なった段階の平面図であり、上記図２３に対応する平面図が示されている。
【０１４８】
ステップＳ６のワイヤボンディング工程では、半導体チップ４ＰＨ，４ＰＬ，４Ｄのパッド間や、半導体チップ４ＰＨ，４Ｄのパッドとリード７Ｌ上のメッキ層９ｆとの間を、ワイヤＷＡで電気的に接続する。この際、上述のように、半導体チップ４ＰＨのパッド１２Ｇと半導体チップ４Ｄのパッド１３Ａとの間がワイヤＷＡで接続され、半導体チップ４ＰＨのパッド１２Ｓ３と半導体チップ４Ｄのパッド１３Ｂとの間がワイヤＷＡで接続される。また、半導体チップ４ＰＬのパッド１５Ｇと半導体チップ４Ｄのパッド１３Ｃとの間がワイヤＷＡで接続され、半導体チップ４ＰＬのパッド１５Ｓ４と半導体チップ４Ｄのパッド１３Ｄとの間がワイヤＷＡで接続される。また、半導体チップ４Ｄの上記パッド１３Ｅ，１３Ｆとリード７Ｌ上のメッキ層９ｆとの間がワイヤＷＡで接続され、半導体チップ４ＰＨのパッド１２Ｓ４とリード７Ｌ上のメッキ層９ｆとの間がワイヤＷＡで接続される。
【０１４９】
ステップＳ６のワイヤボンディング工程の後、モールド工程（樹脂封止工程、例えばトランスファモールド工程）を行って、半導体チップ４Ｄ，４ＰＨ，４ＰＬおよび金属板８Ａ，８Ｂを、パッケージＰＡを構成する樹脂で封止する（図２１のステップＳ７）。図３１は、ステップＳ７のモールド工程を行なった段階の断面図であり、上記図２４に対応する断面図が示されている。
【０１５０】
ステップＳ７のモールド工程の後、パッケージＰＡから露出するリードフレーム５１（リード７Ｌおよびダイパッド７Ｄ１〜７Ｄ３）の表面に、メッキ層（半田めっき層）１０を形成する（図２１のステップＳ８）。
【０１５１】
ステップＳ８のめっき処理の後、パッケージＰＡから突出するリードフレーム５１（リード７Ｌ）を切断、除去する（図２１のステップＳ９）。図３２は、ステップＳ９の切断工程を行なった段階の断面図であり、上記図２４に対応する断面図が示されている。この図３２は、上記図７に相当する。
【０１５２】
このようにして、半導体装置ＳＭ１が製造される。
【０１５３】
次に、本実施の形態の半導体装置ＳＭ１において、ダイパッド７Ｄ１〜７Ｄ３、リード７Ｌおよびリード配線７ＬＢの主面（上面）に形成したメッキ層９について、より詳細に説明する。
【０１５４】
本実施の形態の半導体装置ＳＭ１においては、上記図１１などに示されるように、ダイパッド７Ｄ１〜７Ｄ３、リード７Ｌおよびリード配線７ＬＢの主面（上面）には、部分的にメッキ層９が形成されている。
【０１５５】
このうち、リード７Ｌの上面に形成されたメッキ層９（すなわちメッキ層９ｆ）は、ワイヤＷＡとリード７Ｌとの接続（圧着）の安定性を向上させるために設けられたものである。このため、半導体装置ＳＭ１が有する複数のリード７Ｌのうち、ワイヤＷＡが接続されるリード７Ｌの上面（ワイヤＷＡが接続される領域）にメッキ層９ｆが形成され、ワイヤＷＡが接続されないリード７Ｌの上面にはメッキ層９は形成されていない。
【０１５６】
ダイパッド７Ｄ１の上面に形成されたメッキ層９（すなわちメッキ層９ａ）は、その上に搭載する半導体チップ４ＰＨとダイパッド７Ｄ１との接着層（半田）１１ａによる接合の安定性を向上させたり、半導体チップ４ＰＨとダイパッド７Ｄ１とを接合する接着層（半田）１１ａの濡れ拡がりをメッキ層９ａ内に抑制するために設けられたものである。このため、ダイパッド７Ｄ１の上面のうち、半導体チップ４ＰＨが搭載される領域にメッキ層９ａが形成され、半導体チップ４ＰＨの平面寸法よりもダイパッド７Ｄ１の上面のメッキ層９ａの平面寸法が若干大きく、ダイパッド７Ｄ１の上面のメッキ層９ａは、その上に搭載された半導体チップ４ＰＨを平面的に内包している。例えば、ダイパッド７Ｄ１の上面において、半導体チップ４ＰＨの裏面の四辺からそれぞれ１００μｍ程度外側に広げた領域までメッキ層９ａが形成されている。これにより、ダイパッド７Ｄ１上への半導体チップ４ＰＨの接合信頼性をより向上させることができる。
【０１５７】
リード配線７ＬＢの上面に形成されたメッキ層９（すなわちメッキ層９ｅ１，９ｅ２）は、金属板８Ｂ（の第２部分８Ｂ２および第３部分８Ｂ３）とリード配線７ＬＢとの接着層（半田）１１ｃによる接合の安定性を向上させたり、金属板８Ｂ（の第２部分８Ｂ２および第３部分８Ｂ３）とリード配線７ＬＢとを接合する接着層（半田）１１ｃの濡れ拡がりをメッキ層９ｅ１，９ｅ２内に抑制するために設けられたものである。このため、リード配線７ＬＢの上面のうち、金属板８Ｂの第２部分８Ｂ２が接着層（半田）１１ｃを介して接合される領域と、金属板８Ｂの第３部分８Ｂ３が接着層（半田）１１ｃを介して接合される領域とに、それぞれメッキ層９ｅ１，９ｅ２が形成され、リード配線７ＬＢの上面の他の領域にはメッキ層９は形成されていない。
【０１５８】
ここで、リード配線７ＬＢの上面に形成されたメッキ層９には、金属板８Ｂの第２部分８Ｂ２が接着層（半田）１１ｃを介して接合される領域に形成されたメッキ層９ｅ１と、金属板８Ｂの第３部分８Ｂ３が接着層（半田）１１ｃを介して接合される領域に形成されたメッキ層９ｅ２とがある。金属板８Ｂの第２部分８Ｂ２が接合されるリード配線７ＬＢの上面のメッキ層９ｅ１と、金属板８Ｂの第３部分８Ｂ３が接合されるリード配線７ＬＢの上面のメッキ層９ｅ２とは、リード配線７ＬＢの上面においてメッキ層９が形成されていない領域を間に介して、互いに離間している。金属板８Ｂの第２部分８Ｂ２の平面寸法よりもリード配線７ＬＢの上面のメッキ層９ｅ１の平面寸法が若干大きく、リード配線７ＬＢの上面のメッキ層９ｅ１は、そこに接合された金属板８Ｂの第２部分８Ｂ２を平面的に内包している。また、金属板８Ｂの第３部分８Ｂ３の平面寸法よりもリード配線７ＬＢの上面のメッキ層９ｅ２の平面寸法が若干大きく、リード配線７ＬＢの上面のメッキ層９ｅ２は、そこに接合された金属板８Ｂの第３部分８Ｂ３を平面的に内包している。
【０１５９】
また、ダイパッド７Ｄ２の上面において、半導体チップ４ＰＬが搭載される領域と、金属板８Ａの第２部分８Ａ２が接着層（半田）１１ｃを介して接合される領域とに、それぞれメッキ層９（すなわちメッキ層９ｂ，９ｃ）が形成されており、ダイパッド７Ｄ２の上面の他の領域にはメッキ層９は形成されていない。ここで、ダイパッド７Ｄ２の上面に形成されたメッキ層９には、半導体チップ４ＰＬが接着層（半田）１１ａを介して接合（搭載）される領域に形成されたメッキ層９ｂと、金属板８Ａの第２部分８Ａ２が接着層（半田）１１ｃを介して接合される領域に形成されたメッキ層９ｃとがある。金属板８Ａの第２部分８Ａ２が接合されるダイパッド７Ｄ２の上面のメッキ層９ｃと、半導体チップ４ＰＬが搭載（接合）されるダイパッド７Ｄ２の上面のメッキ層９ｂとは、ダイパッド７Ｄ２の上面においてメッキ層９が形成されていない領域を間に介して、互いに離間している。
【０１６０】
ダイパッド７Ｄ２の上面に形成されたメッキ層９ｂは、その上に搭載する半導体チップ４ＰＬとダイパッド７Ｄ２との接着層（半田）１１ａによる接合の安定性を向上させたり、半導体チップ４ＰＬとダイパッド７Ｄ２とを接合する接着層（半田）１１ａの濡れ拡がりをメッキ層９ｂ内に抑制するために設けられたものである。このため、ダイパッド７Ｄ２の上面のうち、半導体チップ４ＰＬが搭載される領域にメッキ層９ｂが形成され、半導体チップ４ＰＬの平面寸法よりもダイパッド７Ｄ２の上面のメッキ層９ｂの平面寸法が若干大きく、ダイパッド７Ｄ２の上面のメッキ層９ｂは、その上に搭載された半導体チップ４ＰＬを平面的に内包している。例えば、ダイパッド７Ｄ２の上面において、半導体チップ４ＰＬの裏面の四辺からそれぞれ１００μｍ程度外側に広げた領域までメッキ層９ｂが形成されている。これにより、ダイパッド７Ｄ２上への半導体チップ４ＰＬの接合信頼性をより向上させることができる。
【０１６１】
また、ダイパッド７Ｄ２の上面に形成されたメッキ層９ｃは、金属板８Ａ（の第２部分８Ａ２）とダイパッド７Ｄ２との接着層（半田）１１ｃによる接合の安定性を向上させたり、金属板８Ａ（の第２部分８Ａ２）とダイパッド７Ｄ２とを接合する接着層（半田）１１ｃの濡れ拡がりをメッキ層９ｃ内に抑制するために設けられたものである。金属板８Ａの第２部分８Ａ２の平面寸法よりもダイパッド７Ｄ２の上面のメッキ層９ｃの平面寸法が若干大きく、ダイパッド７Ｄ２の上面のメッキ層９ｃは、そこに接合された金属板８Ａの第２部分８Ａ２を平面的に内包している。
【０１６２】
本実施の形態では、ダイパッド７Ｄ２の上面（主面）において、半導体チップ４ＰＬを搭載するメッキ層９ｂと、金属板８Ａ（の第２部分８Ａ２）を接合するメッキ層９ｃとを、それぞれ独立に設けて、互いに分離している。
【０１６３】
ダイパッド７Ｄ３の上面に形成されたメッキ層９（すなわちメッキ層９ｄ）は、その上に搭載する半導体チップ４Ｄとダイパッド７Ｄ３との接着層（半田）１１ａによる接合の安定性を向上させたり、半導体チップ４Ｄとダイパッド７Ｄ３とを接合する接着層（半田）１１ａの濡れ拡がりをメッキ層９ｄ内に抑制するために設けられたものである。このため、ダイパッド７Ｄ３の上面のうち、半導体チップ４Ｄが搭載される領域にメッキ層９ｄが形成され、半導体チップ４Ｄの平面寸法よりもダイパッド７Ｄ３の上面のメッキ層９ｄの平面寸法が若干大きく、ダイパッド７Ｄ３の上面のメッキ層９ｄは、その上に搭載された半導体チップ４Ｄを平面的に内包している。例えば、ダイパッド７Ｄ３の上面において、半導体チップ４Ｄの裏面の四辺からそれぞれ１００μｍ程度外側に広げた領域までメッキ層９ｄが形成されている。これにより、ダイパッド７Ｄ３上への半導体チップ４Ｄの接合信頼性をより向上させることができる。
【０１６４】
図３３および図３４は、本発明者が検討した比較例の半導体装置の断面図（図３３）および平面透視図（図３４）であり、それぞれ本実施の形態の上記図７および図１１に対応するものである。なお、図３４は平面図であるが、図面を見易くするために、上記図１１と同様に図３４においても、メッキ層１０９にハッチングを付してある。
【０１６５】
図３３および図３４の比較例の半導体装置では、本実施の形態のメッキ層９に相当するメッキ層１０９を形成しているが、本実施の形態とは異なり、ダイパッド７Ｄ２の上面において、半導体チップ４ＰＬを搭載する領域のメッキ層１０９と金属板８Ａを接合する領域のメッキ層１０９とをつなげて、１つの大面積パターンのメッキ層１０９を形成している。また、本実施の形態とは異なり、リード配線７ＬＢの上面において、金属板８Ｂの第２部分８Ｂ２を接合する領域のメッキ層１０９と金属板８Ｂの第３部分８Ｂ３を接合する領域のメッキ層１０９とをつなげて１つのパターンのメッキ層１０９を形成している。この場合、図３３および図３４に示されるように、ダイパッド７Ｄ２の上面の同じメッキ層１０９において、半導体チップ４ＰＬを半田１１１で接合し、かつ金属板８Ａを半田１１１で接合することになる。この比較例の場合、次のような問題があることが、本発明者の検討により分かった。
【０１６６】
すなわち、ダイパッド７Ｄ２の上面の同じメッキ層１０９に、半導体チップ４ＰＬと金属板８Ａとをそれぞれ半田１１１で接合する場合、半田リフロー工程（上記ステップＳ４に対応する工程）において、半導体チップ４ＰＬをダイパッド７Ｄ２に接合する半田１１１と、金属板８Ａをダイパッド７Ｄ２に接合する半田１１１とが、ダイパッド７Ｄ２上の同じメッキ層１０９上を濡れ拡がってつながり、相互に行き来する可能性がある。このため、半導体チップ４ＰＬをダイパッド７Ｄ２に接合する半田１１１の厚みが薄くなったり、逆に金属板８Ａをダイパッド７Ｄ２に接合する半田１１１の厚みが薄くなったり、あるいは金属板８Ａをダイパッド７Ｄ２に接合する半田１１１の移動に伴い金属板８Ａが移動してしまう可能性がある。
【０１６７】
半導体チップ４ＰＬをダイパッド７Ｄ２に接合する半田１１１の厚みが薄くなると、半導体チップ４ＰＬの接合強度が低下したり、半導体チップ４ＰＬが傾いてしまう可能性がある。また、金属板８Ａをダイパッド７Ｄ２に接合する半田１１１の厚みが薄くなると、金属板８Ａの接合強度が低下する可能性が有る。また、半田１１１の厚みが薄いと、熱ストレスの歪に対して弱くなる。また、金属板８Ａが移動してしまうと、半導体チップ４ＰＨにおいて、不必要な部分に金属板８Ａが接触してしまい、ショート不良などを生じさせてしまう可能性がある。これらは、半導体装置の信頼性を低下させる。
【０１６８】
特に、ダイパッド７Ｄ２における金属板８Ａ接合部と、半導体チップ４ＰＬ搭載部とはかなり近接しているため、図３３および図３４の比較例のように、共通のメッキ層１０９に金属板８Ａと半導体チップ４ＰＬとを半田接続した場合、半田リフロー工程（上記ステップＳ４の半田リフローに対応する工程）において、半導体チップ４ＰＬを接合する半田１１１と、金属板８Ａを接合する半田１１１とがつながって相互に行き来しやすい。半田１１１の行き来を抑制するために、ダイパッド７Ｄ２上の共通のメッキ層１０９に金属板８Ａと半導体チップ４ＰＬとを半田接続する点は変えずに、ダイパッド７Ｄ２の上面における金属板８Ａ接合部と半導体チップ４ＰＬ搭載部との間の距離を離そうとすると、半導体装置の大型化（平面寸法の増大）を招いてしまう。
【０１６９】
それに対して、本実施の形態では、ダイパッド７Ｄ２の上面において、メッキ層９ｂとメッキ層９ｃとをつなげることなく、それぞれ独立して設けている。すなわち、ダイパッド７Ｄ２の上面において、金属板８Ａ（の第２部分８Ａ２）が接合されるメッキ層９ｃと、半導体チップ４ＰＬが搭載（接合）されるメッキ層９ｂとは、ダイパッド７Ｄ２の上面においてメッキ層９が形成されていない領域を間に介して、分離（離間）されている。
【０１７０】
このため、半導体チップ４ＰＬをダイパッド７Ｄ２に接合する接着層（半田）１１ａは、メッキ層９ｂ上を濡れ拡がることはできるが、濡れ拡がりはメッキ層９ｂの領域内に制限され、メッキ層９ｂ上の領域の外部にまで濡れ拡がることはできない。従って、半導体チップ４ＰＬをダイパッド７Ｄ２に接合する接着層（半田）１１ａは、金属板８Ａ（の第２部分８Ａ２）が接合されるメッキ層９ｃ上には、移動できない。同様に、金属板８Ａ（の第２部分８Ａ２）をダイパッド７Ｄ２に接合する接着層（半田）１１ｃは、メッキ層９ｃ上を濡れ拡がることはできるが、濡れ拡がりはメッキ層９ｃの領域内に制限され、メッキ層９ｃ上の領域の外部にまで濡れ拡がることはできない。従って、金属板８Ａ（の第２部分８Ａ２）をダイパッド７Ｄ２に接合する接着層（半田）１１ｃは、半導体チップ４ＰＬが接合されるメッキ層９ｂ上には、移動できない。
【０１７１】
このため、半導体チップ４ＰＬをダイパッド７Ｄ２（メッキ層９ｂ）に接合する接着層（半田）１１ａの厚みは、半導体チップ４ＰＬのダイボンディング前にダイパッド７Ｄ２のメッキ層９ｂ上に付与する半田量（メッキ層９ｂ上への上記半田ペースト１１の供給量）によって規定され、半導体チップ４ＰＬをダイパッド７Ｄ２（メッキ層９ｂ）に接合する接着層（半田）１１ａの厚みが変動するのを抑制または防止することができる。従って、半導体チップ４ＰＬをダイパッド７Ｄ２（メッキ層９ｂ）に接合する接着層（半田）１１ａの厚みが薄くなるのを防止できる。同様に、金属板８Ａ（の第２部分８Ａ２）をダイパッド７Ｄ２（メッキ層９ｃ）に接合する接着層（半田）１１ｃの厚みは、金属板８Ａの接合前にダイパッド７Ｄ２のメッキ層９ｃ上に付与する半田量（メッキ層９ｃ上への上記半田ペースト１１の供給量）によって規定され、金属板８Ａ（の第２部分８Ａ２）をダイパッド７Ｄ２（メッキ層９ｃ）に接合する接着層（半田）１１ｃの厚みが変動するのを抑制または防止することができる。従って、金属板８Ａ（の第２部分８Ａ２）をダイパッド７Ｄ２（メッキ層９ｃ）に接合する接着層（半田）１１ｃの厚みが薄くなるのを防止できる。これにより、半導体チップ４ＰＬの接合強度を向上させることができ、半導体チップ４ＰＬが傾くのを防止でき、金属板８Ａ（の第２部分８Ａ２）の接合強度を向上させることができる。また、接着層１１ａ，１１ｃの厚みが薄くなるのを防止できるので、熱ストレスの歪に対する耐久性を向上させることができる。また、金属板８Ａが移動してしまうのを抑制または防止することができ、ショート不良を防止できる。従って、半導体装置ＳＭ１およびそれを用いたＤＣ−ＤＣコンバータ（ここでは非絶縁型ＤＣ−ＤＣコンバータ１）の信頼性を向上させることができる。
【０１７２】
なお、上述のように、メッキ層９ｂとメッキ層９ｃによって半田の濡れ広がりが制限されるため、半導体装置ＳＭ１においては、ダイパッド７Ｄ２の上面において、メッキ層９ｂとメッキ層９ｃとの間のメッキ層９が形成されていない領域上には、接着層（半田）１１ｃは配置されていない状態となっている。
【０１７３】
また、図１１に示されるメッキ層９ｂとメッキ層９ｃとの間の間隔（距離）Ｗ１は、１００μｍ以上（すなわちＷ１≧１００μｍ）が好ましい。これにより、上記ステップＳ４の半田リフロー工程において、半導体チップ４ＰＬをダイパッド７Ｄ２（メッキ層９ｂ）に接合する接着層（半田）１１ａと、金属板８Ａをダイパッド７Ｄ２（メッキ層９ｃ）に接合する接着層（半田）１１ｃとがつながって相互に行き来するのを、的確に防止することができるようになる。
【０１７４】
また、図１１に示されるメッキ層９ｂとメッキ層９ｃとの間の間隔（距離）Ｗ１は、１ｍｍ以下（すなわちＷ１≦１ｍｍ）が好ましい。これにより、半導体装置ＳＭ１の大型化（大面積化）を抑制できるとともに、抵抗増大を抑制できる。
【０１７５】
また、本実施の形態では、リード配線７ＬＢの上面において、メッキ層９ｅ１とメッキ層９ｅ２とをつなげることなく、それぞれ独立して設けている。すなわち、リード配線７ＬＢの上面において、金属板８Ｂの第２部分８Ｂ２が接合されるメッキ層９ｅ１と、金属板８Ｂの第３部分８Ｂ３が接合されるメッキ層９ｅ２とは、リード配線７ＬＢの上面においてメッキ層９が形成されていない領域を間に介して、分離（離間）されている。
【０１７６】
このため、金属板８Ｂの第２部分８Ｂ２をリード配線７ＬＢに接合する接着層（半田）１１ｃは、メッキ層９ｅ１上を濡れ拡がることはできるが、濡れ拡がりはメッキ層９ｅ１の領域内に制限され、メッキ層９ｅ１上の領域の外部にまで濡れ拡がることはできない。従って、金属板８Ｂの第２部分８Ｂ２をリード配線７ＬＢに接合する接着層（半田）１１ｃは、金属板８Ｂの第３部分８Ｂ３が接合されるメッキ層９ｅ２上には、移動できない。同様に、金属板８Ｂの第３部分８Ｂ３をリード配線７ＬＢに接合する接着層（半田）１１ｃは、メッキ層９ｅ２上を濡れ拡がることはできるが、濡れ拡がりはメッキ層９ｅ２の領域内に制限され、メッキ層９ｅ２上の領域の外部にまで濡れ拡がることはできない。従って、金属板８Ｂの第３部分８Ｂ３をリード配線７ＬＢに接合する接着層（半田）１１ｃは、金属板８Ｂの第２部分８Ｂ２が接合されるメッキ層９ｅ１上には、移動できない。
【０１７７】
このため、金属板８Ｂの第２部分８Ｂ２をリード配線７ＬＢ（メッキ層９ｅ１）に接合する接着層（半田）１１ｃの厚みは、金属板８Ｂの接合前にリード配線７ＬＢのメッキ層９ｅ１上に付与する半田量（メッキ層９ｅ１上への上記半田ペースト１１の供給量）によって規定され、金属板８Ｂの第２部分８Ｂ２をリード配線７ＬＢ（メッキ層９ｅ１）に接合する接着層（半田）１１ｃの厚みが変動するのを抑制または防止することができる。従って、金属板８Ｂの第２部分８Ｂ２をリード配線７ＬＢ（メッキ層９ｅ１）に接合する接着層（半田）１１ｃの厚みが薄くなるのを防止できる。同様に、金属板８Ｂの第３部分８Ｂ３をリード配線７ＬＢ（メッキ層９ｅ２）に接合する接着層（半田）１１ｃの厚みは、金属板８Ｂの接合前にリード配線７ＬＢのメッキ層９ｅ２上に付与する半田量（メッキ層９ｅ２上への上記半田ペースト１１の供給量）によって規定され、金属板８Ｂの第３部分８Ｂ３をリード配線７ＬＢ（メッキ層９ｅ２）に接合する接着層（半田）１１ｃの厚みが変動するのを抑制または防止することができる。従って、金属板８Ｂの第３部分８Ｂ３をリード配線７ＬＢ（メッキ層９ｅ２）に接合する接着層（半田）１１ｃの厚みが薄くなるのを防止できる。これにより、金属板８Ｂ（の第２部分８Ｂ２および第３部分８Ｂ３）の接合強度を向上させることができ、また、接着層１１ｃの厚みが薄くなるのを防止できるので、熱ストレスの歪に対する耐久性を向上させることができる。また、金属板８Ｂが移動してしまうのを抑制または防止することができ、ショート不良を防止できる。従って、半導体装置ＳＭ１およびそれを用いたＤＣ−ＤＣコンバータ（ここでは非絶縁型ＤＣ−ＤＣコンバータ１）の信頼性を向上させることができる。
【０１７８】
次に、本実施の形態で用いた金属板８Ａ，８Ｂの形状について、更に詳細に説明する。
【０１７９】
図３５は、半導体装置ＳＭ１において、半導体チップ４ＰＨに金属板８Ａが接合された状態を示す平面図（上面図）である。上記図６において、半導体チップ４ＰＨおよび金属板８Ａのみを抜き出して拡大して示し、他の部材の図示を省略したものが、図３５に相当する。また、図３６は、半導体装置ＳＭ１において、半導体チップ４ＰＬに金属板８Ｂが接合された状態を示す平面図（上面図）である。上記図６において、半導体チップ４ＰＬおよび金属板８Ｂのみを抜き出して拡大して示し、他の部材の図示を省略したものが、図３６に相当する。
【０１８０】
金属板８Ａは、上述のように、半導体チップ４ＰＨの表面（上面）に設けられたソース電極用のパッド１２Ｓ１，１２Ｓ２に接続（半田接続）された第１部分（ハイサイドチップコンタクト部）８Ａ１と、ダイパッド７Ｄ２上に設けられたメッキ層９ｃに接続（半田接続）された第２部分（搭載部コンタクト部）８Ａ２と、両者を繋ぐ第３部分（中間部）８Ａ３とから構成されている。第３部分（中間部）８Ａ３は、半導体チップ４ＰＨの周縁部と接触しないように半導体チップ４ＰＨから遠ざかるように離間された形状を有している。
【０１８１】
金属板８Ａの第１部分８Ａ１の下面（半導体チップ４ＰＨのソース電極用のパッド１２Ｓ１，１２Ｓ２の接合される領域）と、金属板８Ａの第２部分８Ａ２の下面（ダイパッド７Ｄ２上のメッキ層９ｃに接合される領域）には、メッキ層（図示せず）が形成されていればより好ましく、このメッキ層として好ましい材料（金属材料）は、メッキ層９に関して好ましい材料（金属材料）として例示したものと同様である。金属板８Ａの第１部分８Ａ１の下面と第２部分８Ａ２の下面とにメッキ層（好ましくは銀メッキ層）を設けることにより、金属板８Ａと半導体チップ４ＰＨのパッド１２Ｓ１，１２Ｓ２およびダイパッド７Ｄ２（メッキ層９ｃ）との接合強度を高めることができる。
【０１８２】
金属板８Ａの第３部分（中間部）８Ａ３には、開口部（第１開口部）６１が形成されている。金属板８Ａの第３部分（中間部）８Ａ３において、開口部６１は、第１部分８Ａ１側から第２部分８Ａ２側に（すなわち第２方向Ｙに沿って）延在するように形成されており、好ましくは、第１方向Ｘの寸法よりも第２方向Ｙの寸法の方が大きい長方形状の平面形状を有している。金属板８Ａにおいて、開口部６１は、少なくとも１つ形成されるが、複数（ここでは２つ）形成されていればより好ましい。
【０１８３】
開口部６１を設けたことにより、金属板８Ａが熱応力によって変形し易くなるので、金属板８Ａと半導体チップ４ＰＨとの接合部（接着層１１ｂ）や金属板８Ａとダイパッド７Ｄ２との接合部（接着層１１ｃ）への負担を低減させることができる。すなわち、応力・歪みを低下させることができるので、半導体装置ＳＭ１の信頼性を、より向上させることができる。
【０１８４】
本実施の形態においては、図３５に示されるように、半導体チップ４ＰＨに金属板８Ａが接合された状態（上記ステップＳ４の半田リフロー工程以降）で、金属板８Ａに設けた開口部６１が、半導体チップ４ＰＨの表面（上面）に設けられたソース電極用のパッド１２Ｓ１，１２Ｓ２の一部と平面的に重なっている。すなわち、半導体チップ４ＰＨの上方から見て、金属板８Ａの開口部６１から、半導体チップ４ＰＨのソース電極用のパッド１２Ｓ１，１２Ｓ２の一部が露出された状態となっている。図３５の場合は、金属板８Ａの開口部６１は、半導体チップ４ＰＨのソース電極用のパッド１２Ｓ１の一部と平面的に重なっており、半導体チップ４ＰＨの上方から見て、金属板８Ａの開口部６１から半導体チップ４ＰＨのソース電極用のパッド１２Ｓ１の一部が露出された状態となっている。換言すれば、平面的に見て、金属板８Ａの開口部６１は、半導体チップ４ＰＨの長辺（半導体チップ４ＰＬに対向する側の長辺）を横切って、半導体チップ４ＰＨのソース電極用のパッド（ここではパッド１２Ｓ１）に達するまで延在している。
【０１８５】
このようにするためには、金属板８Ａの第３部分（中間部）８Ａ３に形成した開口部６１が、金属板８Ａの第１部分８Ａ１の一部にも入っている（延長されている）ようにすればよい。すなわち、金属板８Ａの第１部分８Ａ１の一部にも開口部６１が延長されている（形成されている）ように、金属板８Ａの第３部分８Ａ３から第１部分８Ａ１の一部にかけて開口部６１を形成し、第１部分８Ａ１に開口部６１の一方の端部が位置するようにすればよい。これにより、金属板８Ａの第１部分８Ａ１が半導体チップ４ＰＨのソース電極用のパッド１２Ｓ１，１２Ｓ２に接合されるとともに、金属板８Ａの開口部６１から半導体チップ４ＰＨのソース電極用のパッド１２Ｓ１，１２Ｓ２の一部（ここではパッド１２Ｓ１の一部）を露出させることができる。
【０１８６】
本実施の形態では、半導体チップ４ＰＨに金属板８Ａが接合された状態で、半導体チップ４ＰＨの上方から見て、金属板８Ａの開口部６１から、半導体チップ４ＰＨのソース電極用のパッド１２Ｓ１，１２Ｓ２の一部が露出された状態となっている。このため、上記ステップＳ７のモールド（樹脂封止）工程を行なう前（好ましくは上記ステップＳ４の半田リフロー工程後で上記ステップＳ６のワイヤボンディング工程前）に、金属板８Ａの第１部分８Ａ１と半導体チップ４ＰＨのソース電極用のパッド１２Ｓ１，１２Ｓ２とを接合する接着層１１ｂの状態や量を、金属板８Ａの開口部６１から外観検査により観察することができる。すなわち、接着層１１ｂが過剰となっていないか（接着層１１ｂがパッド１２Ｓ１，１２Ｓ２上の領域よりも外部に溢れていないか）を、金属板８Ａの開口部６１から観察（確認）することができる。金属板８Ａの開口部６１からの観察により、接着層１１ｂが過剰となっていると判断された場合には、半導体チップ４ＰＨの上面のソース電極用パッド１２Ｓ１，１２Ｓ２と半導体チップ４ＰＨの側面（この側面はドレイン電位となっている）とが導電性の接着層１１ｂを介してショートする可能性があるため、選別、除去すればよく、以降の工程には、接着層１１ｂの状態や量が良好と判断されたものだけを送ることができる。これにより、半導体装置ＳＭ１の信頼性をより向上させることができ、また、組み立ての最終工程まで半導体装置ＳＭ１を製造しなくとも短絡等の不良の発生を見つけることができるため、半導体装置ＳＭ１の製造コストを低減でき、半導体装置ＳＭ１の製造歩留まりを向上させることができる。
【０１８７】
金属板８Ａの開口部６１と半導体チップ４ＰＨのソース電極用のパッド１２Ｓ１，１２Ｓ２（ここではパッド１２Ｓ１）との重なり領域の第２方向Ｙの長さＬ１（すなわち、半導体チップ４ＰＨの上方から見て、金属板８Ａの開口部６１から露出されるソース電極用のパッド１２Ｓ１，１２Ｓ２の第２方向Ｙの長さＬ１）は、好ましくは１００〜２００μｍ程度である（図３５参照）。これにより、接着層１１ｂが過剰となっていないかを、金属板８Ａの開口部６１から容易に観察（確認）できるようになる。
【０１８８】
また、金属板８Ｂは、上述のように、半導体チップ４ＰＬの上面に設けられたソース電極用のパッド１５Ｓ１，１５Ｓ２，１５Ｓ３に接続（半田接続）された第１部分（ロウサイドチップコンタクト部）８Ｂ１と、リード配線（グランド端子部）７ＬＢ上に設けられたメッキ層（第１メッキ層）９ｅ１に接続（半田接続）された第２部分（第１コンタクト部）８Ｂ２と、両者を繋ぐ第４部分（第１中間部）８Ｂ４とを有している。第４部分（第１中間部）８Ｂ４は、半導体チップ４ＰＬの周縁部と接触しないように半導体チップ４ＰＬから遠ざかるように離間された形状を有している。金属板８Ｂは、更に、リード配線（グランド端子部）７ＬＢ上に設けられたメッキ層（第２メッキ層）９ｅ２に接続（半田接続）された第３部分（第２コンタクト部）８Ｂ３と、第１部分８Ｂ１および第３部分８Ｂ３間を繋ぐ第５部分（第２中間部）８Ｂ５とを有している。第５部分（第２中間部）８Ｂ５は、半導体チップ４ＰＬの周縁部と接触しないように半導体チップ４ＰＬから遠ざかるように離間された形状を有している。これら第１〜第５部分８Ｂ１〜８Ｂ５により金属板８Ｂが構成されている。
【０１８９】
金属板８Ａの場合と同様に、金属板８Ｂの第１部分８Ｂ１の下面（半導体チップ４ＰＬのソース電極用のパッド１５Ｓ１〜１５Ｓ３に接合される領域）と、第２部分８Ｂ２および第３部分８Ｂ３の下面（リード配線７ＬＢ上のメッキ層９ｅ１，９ｅ２に接合される領域）とには、メッキ層（図示せず）が形成されていればより好ましい。このメッキ層として好ましい材料（金属材料）は、メッキ層９に関して好ましい材料（金属材料）として例示したものと同様である。これにより、金属板８Ｂと半導体チップ４ＰＬのパッド１５Ｓ１〜１５Ｓ３およびリード配線７ＬＢ（メッキ層９ｅ１，９ｅ２）との接合強度を高めることができる。
【０１９０】
金属板８Ｂの第４部分（中間部）８Ｂ４には、開口部（第２開口部）６１ａが形成され、金属板８Ｂの第５部分（中間部）８Ｂ５には、開口部（第２開口部）６１ｂが形成されている。金属板８Ｂの第４部分（中間部）８Ｂ４において、開口部６１ａは、第１部分８Ｂ１側から第２部分８Ｂ２側に（すなわち第１方向Ｘに沿って）延在するように形成されており、好ましくは、第２方向Ｙの寸法よりも第１方向Ｘの寸法の方が大きい長方形状の平面形状を有している。また、金属板８Ｂの第５部分（中間部）８Ｂ５において、開口部６１ｂは、第１部分８Ｂ１側から第３部分８Ｂ３側に（すなわち第２方向Ｙに沿って）延在するように形成されており、好ましくは、第１方向Ｘの寸法よりも第２方向Ｙの寸法の方が大きい長方形状の平面形状を有している。金属板８Ｂにおいて、開口部６１ａ，６１ｂは、少なくとも１つ形成されるが、複数（ここでは開口部６１ａが１つと開口部６１ｂが３つ）形成されていればより好ましい。
【０１９１】
上記金属板８Ａの場合と同様、開口部６１ａ，６１ｂを設けたことにより、金属板８Ｂが熱応力によって変形し易くなるので、金属板８Ｂと半導体チップ４ＰＬとの接合部（接着層１１ｂ）や金属板８Ｂとリード配線７ＬＢとの接合部（接着層１１ｃ）への負担を低減させることができる。すなわち、応力・歪みを低下させることができるので、半導体装置ＳＭ１の信頼性を、より向上させることができる。
【０１９２】
本実施の形態においては、図３６に示されるように、半導体チップ４ＰＬに金属板８Ｂが接合された状態（上記ステップＳ４の半田リフロー工程以降）で、金属板８Ｂに設けた開口部６１ａ，６１ｂが、半導体チップ４ＰＬの上面に設けられたソース電極用のパッド１５Ｓ１，１５Ｓ２，１５Ｓ３の一部と平面的に重なっている。すなわち、半導体チップ４ＰＬの上方から見て、金属板８Ｂの開口部６１ａ，６１ｂから、半導体チップ４ＰＬのソース電極用のパッド１５Ｓ１，１５Ｓ２，１５Ｓ３の一部が露出された状態となっている。図３６の場合は、金属板８Ｂの開口部６１ａは、半導体チップ４ＰＬのソース電極用のパッド１５Ｓ２の一部と平面的に重なっており、半導体チップ４ＰＬの上方から見て、金属板８Ｂの開口部６１ａから半導体チップ４ＰＬのソース電極用のパッド１５Ｓ２の一部が露出された状態となっている。また、図３６の場合は、金属板８Ｂの開口部６１ｂは、半導体チップ４ＰＬのソース電極用のパッド１５Ｓ３の一部と平面的に重なっており、半導体チップ４ＰＬの上方から見て、金属板８Ｂの開口部６１ｂから半導体チップ４ＰＬのソース電極用のパッド１５Ｓ３の一部が露出された状態となっている。換言すれば、平面的に見て、金属板８Ｂの開口部６１ａは、半導体チップ４ＰＬの短辺（リード配線７ＬＢに対向する側の短辺）を横切って、半導体チップ４ＰＬのソース電極用のパッド（ここではパッド１５Ｓ２）に達するまで延在している。また、金属板８Ｂの開口部６１ｂは、半導体チップ４ＰＬの長辺（リード配線７ＬＢに対向する側の長辺）を横切って、半導体チップ４ＰＬのソース電極用のパッド（ここではパッド１５Ｓ３）に達するまで延在している。
【０１９３】
このようにするためには、金属板８Ｂの第４部分（第１中間部）８Ｂ４に形成した開口部６１ａが、金属板８Ｂの第１部分８Ｂ１の一部にも入っている（延長されている）ようにすればよい。すなわち、金属板８Ｂの第１部分８Ｂ１の一部にも開口部６１ａが延長されている（形成されている）ように、金属板８Ｂの第４部分８Ｂ４から第１部分８Ｂ１の一部にかけて開口部６１ａを形成し、第１部分８Ｂ１に開口部６１ａの一方の端部が位置するようにすればよい。同様に、金属板８Ｂの第５部分（第２中間部）８Ｂ５に形成した開口部６１ｂが、金属板８Ｂの第１部分８Ｂ１の一部にも入っている（延長されている）ようにすればよい。すなわち、金属板８Ｂの第１部分８Ｂ１の一部にも開口部６１ｂが延長されている（形成されている）ように、金属板８Ｂの第５部分８Ｂ５から第１部分８Ｂ１の一部にかけて開口部６１ｂを形成し、第１部分８Ｂ１に開口部６１ｂの一方の端部が位置するようにすればよい。これにより、金属板８Ｂの第１部分８Ｂ１が半導体チップ４ＰＬのソース電極用のパッド１５Ｓ１，１５Ｓ２，１５Ｓ３に接合されるとともに、金属板８Ｂの開口部６１ａ，６１ｂから半導体チップ４ＰＬのソース電極用のパッド１５Ｓ１，１５Ｓ２，１５Ｓ３の一部（ここではパッド１５Ｓ２の一部とパッド１５Ｓ３の一部）を露出させることができる。
【０１９４】
本実施の形態では、半導体チップ４ＰＬに金属板８Ｂが接合された状態で、半導体チップ４ＰＬの上方から見て、金属板８Ｂの開口部６１ａ，６１ｂから、半導体チップ４ＰＬのソース電極用のパッド１５Ｓ１，１５Ｓ２，１５Ｓ３の一部が露出された状態となっている。このため、上記ステップＳ７のモールド（樹脂封止）工程を行なう前（好ましくは上記ステップＳ４の半田リフロー工程後で上記ステップＳ６のワイヤボンディング工程前）に、金属板８Ｂの第１部分８Ｂ１と半導体チップ４ＰＬのソース電極用のパッド１５Ｓ１，１５Ｓ２，１５Ｓ３とを接合する接着層１１ｂの状態や量を、金属板８Ｂの開口部６１ａ，６１ｂから外観検査により観察することができる。すなわち、接着層１１ｂが過剰となっていないか（接着層１１ｂがパッド１５Ｓ１，１５Ｓ２，１５Ｓ３上の領域よりも外部に溢れていないか）を、金属板８Ｂの開口部６１ａ，６１ｂから観察（確認）することができる。この外観検査は、上記金属板８Ａの開口部６１から接着層１１ｂを観察する外観検査と同時に行なうことができる。金属板８Ｂの開口部６１ａ，６１ｂからの観察により、接着層１１ｂが過剰となっていると判断された場合には、半導体チップ４ＰＬの上面のソース電極用のパッド１５Ｓ１〜１５Ｓ３と半導体チップ４ＰＬの側面（この側面はドレイン電位となっている）とが導電性の接着層１１ｂを介してショートする可能性があるため、選別、除去すればよく、以降の工程には、接着層１１ｂの状態や量が良好と判断されたものだけを送ることができる。これにより、半導体装置ＳＭ１の信頼性をより向上させることができ、また、組み立ての最終工程まで半導体装置ＳＭ１を製造しなくとも短絡等の不良の発生を見つけることができるため、半導体装置ＳＭ１の製造コストを低減でき、半導体装置ＳＭ１の製造歩留まりを向上させることができる。
【０１９５】
金属板８Ｂの開口部６１ａと半導体チップ４ＰＬのソース電極用のパッド１５Ｓ１〜１５Ｓ３との重なり領域の第１方向Ｘの長さＬ２と、金属板８Ｂの開口部６１ｂと半導体チップ４ＰＬのソース電極用のパッド１５Ｓ１〜１５Ｓ３との重なり領域の第２方向Ｙの長さＬ３とは、好ましくはそれぞれ１００〜２００μｍ程度である（図３６参照）。これにより、接着層１１ｂが過剰となっていないかを、金属板８Ｂの開口部６１ａ，６１ｂから容易に観察（確認）できるようになる。
【０１９６】
図３７は、金属板８Ａの変形例の平面図であり、図３８は、金属板８Ｂの変形例の平面図であり、それぞれ上記図１４および図１５に対応するものである。図３９は、図３７および図３８の変形例の金属板８Ａ，８Ｂを用いた場合の半導体装置ＳＭ１の平面透視図であり、上記図６に対応するものである。図４０は、半導体装置ＳＭ１において、半導体チップ４ＰＨに図３７の金属板８Ａが接合された状態を示す平面図（上面図）であり、上記図３５に対応するものである。図４１は、半導体装置ＳＭ１において、半導体チップ４ＰＬに図３８の金属板８Ｂが接合された状態を示す平面図（上面図）であり、上記図３６に対応するものである。
【０１９７】
図３７に示される変形例の金属板８Ａでは、上記開口部６１の代わりに、第２部分８Ａ２および第３部分８Ａ３にスリット（切り込み、分割溝）７１を設けている。すなわち、金属板８Ａにおいて、上記開口部６１を金属板８Ａの第２部分８Ａ２を完全に横切るまで伸ばすことで、開口部６１の代わりにスリット７１を形成している。これにより、金属板８Ａの第２部分８Ａ２および第３部分８Ａ３をスリット７１によって複数の部分に分割して、平面櫛の歯状としている。
【０１９８】
同様に、図３８に示される変形例の金属板８Ｂでは、上記開口部６１ａの代わりに、第２部分８Ｂ２および第４部分８Ｂ４にスリット（切り込み、分割溝）７１ａを設け、上記開口部６１ｂの代わりに、第３部分８Ｂ３および第５部分８Ｂ３にスリット（切り込み、分割溝）７１ｂを設けている。すなわち、金属板８Ｂにおいて、上記開口部６１ａを金属板８Ｂの第２部分８Ｂ２を完全に横切るまで伸ばすことで、開口部６１ａの代わりにスリット７１ａを形成し、上記開口部６１ｂを金属板８Ｂの第３部分８Ｂ３を完全に横切るまで伸ばすことで、開口部６１ｂの代わりにスリット７１ｂを形成している。これにより、金属板８Ｂの第２部分８Ｂ２および第４部分８Ｂ４をスリット７１ａによって複数の部分に分割して平面櫛の歯状とし、金属板８Ｂの第３部分８Ｂ３および第５部分８Ｂ５をスリット７１ｂによって複数の部分に分割して平面櫛の歯状としている。
【０１９９】
ここで、開口部６１，６１ａ，６１ｂは、図１４および図１５に示されるように、周囲を金属板８Ａ，８Ｂを構成する金属板で囲まれているが、スリット７１，７１ａ，７１ｂは、図３７および図３８に示されるように、一方の端部が金属板８Ａ，８Ｂを構成する金属板で囲まれずに開放されたものである。
【０２００】
金属板８Ａ，８Ｂにスリット７１，７１ａ，７１ｂを設けたことにより、金属板８Ａ，８Ｂが熱応力によって変形し易くなるので、金属板８Ａ，８Ｂと半導体チップ４ＰＨ，４ＰＬとの接合部（接着層１１ｂ）や金属板８Ａ，８Ｂとダイパッド７Ｄ２またはリード配線７ＬＢとの接合部（接着層１１ｃ）への負担を低減させることができる。すなわち、応力・歪みを低下させることができるので、半導体装置ＳＭ１の信頼性を、より向上させることができる。
【０２０１】
また、図４０に示されるように、半導体チップ４ＰＨに金属板８Ａが接合された状態で、金属板８Ａに設けたスリット７１が、半導体チップ４ＰＨの表面（上面）に設けられたソース電極用のパッド１２Ｓ１，１２Ｓ２の一部と平面的に重なっている。すなわち、半導体チップ４ＰＨの上方から見て、金属板８Ａのスリット７１から、半導体チップ４ＰＨのソース電極用のパッド１２Ｓ１，１２Ｓ２の一部（ここではパッド１２Ｓ１の一部）が露出された状態となっている。換言すれば、平面的に見て、金属板８Ａのスリット７１は、半導体チップ４ＰＨの長辺（半導体チップ４ＰＬに対向する側の長辺）を横切って、半導体チップ４ＰＨのソース電極用のパッド（ここではパッド１２Ｓ１）に達するまで延在している。
【０２０２】
このようにするためには、金属板８Ａに形成したスリット７１が、金属板８Ａの第１部分８Ａ１の一部にも入っている（延長されている）ようにすればよい。すなわち、金属板８Ａの第１部分８Ａ１の一部にもスリット７１が延長されている（形成されている）ように、金属板８Ａの第２部分８Ａ２および第３部分８Ａ３から第１部分８Ａ１の一部にかけてスリット７１を形成し、第１部分８Ａ１にスリット７１の端部が位置するようにすればよい。
【０２０３】
金属板８Ｂについても同様であり、図４１に示されるように、半導体チップ４ＰＬに金属板８Ｂが接合された状態で、金属板８Ｂに設けたスリット７１ａ，７１ｂが、半導体チップ４ＰＬの表面（上面）に設けられたソース電極用のパッド１５Ｓ１〜１５Ｓ３の一部と平面的に重なっている。すなわち、半導体チップ４ＰＬの上方から見て、金属板８Ｂのスリット７１ａ，７１ｂから、半導体チップ４ＰＬのソース電極用のパッド１５Ｓ１〜１５Ｓ３の一部が露出された状態となっている。換言すれば、平面的に見て、金属板８Ｂのスリット７１ａは、半導体チップ４ＰＬの短辺（リード配線７ＬＢに対向する側の短辺）を横切って、半導体チップ４ＰＬのソース電極用のパッド（ここではパッド１５Ｓ２）に達するまで延在している。また、金属板８Ｂのスリット７１ｂは、半導体チップ４ＰＬの長辺（リード配線７ＬＢに対向する側の長辺）を横切って、半導体チップ４ＰＬのソース電極用のパッド（ここではパッド１５Ｓ３）に達するまで延在している。
【０２０４】
このようにするためには、金属板８Ｂに形成したスリット７１ａ，７１ｂが、金属板８Ｂの第１部分８Ｂ１の一部にも入っている（延長されている）ようにすればよい。すなわち、金属板８Ｂの第１部分８Ｂ１の一部にもスリット７１ａが延長されている（形成されている）ように、金属板８Ｂの第２部分８Ｂ２および第４部分８Ｂ４から第１部分８Ｂ１の一部にかけてスリット７１ａを形成し、第１部分８Ｂ１にスリット７１ａの端部が位置するようにすればよい。また、金属板８Ｂの第１部分８Ｂ１の一部にもスリット７１ｂが延長されている（形成されている）ように、金属板８Ｂの第３部分８Ｂ３および第５部分８Ｂ５から第１部分８Ｂ１の一部にかけてスリット７１ｂを形成し、第１部分８Ｂ１にスリット７１ｂの端部が位置するようにすればよい。
【０２０５】
これにより、上記開口部６１，６１ａ，６１ｂの場合に説明したように、スリットの場合でも、上記ステップＳ７のモールド工程を行なう前に、金属板８Ａ，８Ｂの第１部分８Ａ１，８Ｂ１と半導体チップ４ＰＨ，４ＰＬのソース電極用のパッド１２Ｓ１，１２Ｓ２，１５Ｓ１〜１５Ｓ３とを接合する接着層１１ｂの状態や量を、金属板８Ａ，８Ｂのスリット７１，７１ａ，７１ｂから外観検査により観察することができる。この外観検査は、好ましくは、上記ステップＳ４の半田リフロー工程後で上記ステップＳ６のワイヤボンディング工程前に行なわれる。この外観検査により、接着層１１ｂが過剰となっていると判断された場合には、上述のようにショート不良の可能性があるため、選別、除去し、以降の工程には、接着層１１ｂの状態や量が良好と判断されたものだけを送るようにすることができる。これにより、半導体装置ＳＭ１の信頼性をより向上させることができ、また、組み立ての最終工程まで半導体装置ＳＭ１を製造しなくとも短絡等の不良の発生を見つけることができるため、半導体装置ＳＭ１の製造コストを低減でき、半導体装置ＳＭ１の製造歩留まりを向上させることができる。
【０２０６】
更に、本発明者の検討によれば、半導体チップ４ＰＨ，４ＰＬのソース電極用パッドとダイパッド７Ｄ２及びリード配線７ＬＢとを金属板８Ａ，８Ｂを介して接続した場合、ステップＳ４の半田リフローにおいて、ダイパッド７Ｄ２及びリード配線７ＬＢと金属板８Ａ，８Ｂを接合する半田（接着層１１ｃを構成する半田）が金属板８Ａ，８Ｂの下面（裏面）を伝って半導体チップ４ＰＨ，４ＰＬまで移動する可能性があることが分かった。半田（接着層１１ｃを構成する半田）が金属板８Ａ，８Ｂの下面を伝って半導体チップ４ＰＨ，４ＰＬまで移動し、半導体チップ４ＰＨ，４ＰＬの側面（この側面はドレイン電位となっている）に付着してしまうと、半導体チップ４ＰＨ，４ＰＬに形成されたパワーＭＯＳＱＨ１，ＱＬ１のソース−ドレイン間のショートを招く可能性がある。このような現象は、ダイパッド７Ｄ２と金属板８Ａとを接合する半田やリード配線７ＬＢと金属板８Ｂとを接合する半田（すなわち接着層１１ｃを構成する半田）の量が過剰な場合に生じ得る。
【０２０７】
本実施の形態では、上述のようにメッキ層９ｂとメッキ層９ｃとを離間させたことやメッキ層９ｅ１とメッキ層９ｅ２とを離間させたことにより、メッキ層９ｂとメッキ層９ｃとの間やメッキ層９ｅ１とメッキ層９ｅ２との間での半田の行き来を防止できるので、ダイパッド７Ｄ２と金属板８Ａとを接合する半田やリード配線７ＬＢと金属板８Ｂとを接合する半田（すなわち接着層１１ｃを構成する半田）の量が過剰になるのを防止できる。このため、接着層１１ｃを構成する半田が金属板８Ａの下面を伝って半導体チップ４ＰＨに移動するのを抑制または防止することができる。従って、接着層１１ｃを構成する半田が金属板８Ａ，８Ｂの下面を伝って半導体チップ４ＰＨ，４ＰＬまで移動するのを抑制することができる。
【０２０８】
しかしながら、半導体装置ＳＭ１の更なる信頼性の向上のためには、接着層１１ｃを構成する半田が金属板８Ａ，８Ｂの下面を伝って半導体チップ４ＰＨ，４ＰＬまで移動していないかを、外観検査により確認できるようにすることが望ましい。このため、金属板８Ａ，８Ｂに開口部６１，６１ａ，６１ｂまたはスリット７１，７１ａ，７１ｂを設けることで、接着層１１ｃを構成する半田が金属板８Ａ，８Ｂの下面を伝って半導体チップ４ＰＨ，４ＰＬまで移動していないかを、上記外観検査の際に、金属板８Ａ，８Ｂの開口部６１，６１ａ，６１ｂまたはスリット７１，７１ａ，７１ｂから確認（観察）することができる。これにより、半導体装置ＳＭ１の信頼性を更に向上させることができ、また、組み立ての最終工程まで半導体装置ＳＭ１を製造しなくとも短絡等の不良の発生を更に的確に見つけることができるため、半導体装置ＳＭ１の製造コストを更に低減でき、半導体装置ＳＭ１の製造歩留まりを更に向上させることができる。
【０２０９】
また、上記では、金属板８Ａ，８Ｂに開口部６１，６１ａ，６１ｂを設ける場合と、スリット７１，７１ａ，７１ｂを設ける場合について説明したが、金属板８Ａ，８Ｂにスリット７１，７１ａ，７１ｂを設けた場合に比べて、金属板８Ａ，８Ｂに開口部６１，６１ａ，６１ｂを設けた場合の方が、次のような利点を得られる。
【０２１０】
すなわち、図３７〜図４１のように金属板８Ａにスリット７１を設けた場合には、ダイパッド７Ｄ２（メッキ層９ｃ）に接合される金属板８Ａの第２部分８Ａ２がスリット７１によって複数の部分に分割される。このため、ダイパッド７Ｄ２のメッキ層９ｃ上への半田ペースト１１の塗布状態によっては、金属板８Ａの第２部分８Ａ２の複数に分割された部分同士で、半田（接着層１１ｃ）の量が少ないものと多いものとが生じる可能性があり、これは、金属板８Ａとダイパッド７Ｄ２との接合強度向上には不利に働く。金属板８Ａの第２部分８Ａ２の複数に分割された部分同士で、半田（接着層１１ｃ）の量が少ないものと多いものとが混在すると、熱ストレスによる歪が集中しやすく、半導体装置の信頼性が低下する可能性がある。金属板８Ｂにスリット７１ａ，７１ｂを設けた場合も同様である。
【０２１１】
それに対して、図６、図１３、図１４および図３５のように金属板８Ａにスリット７１ではなく開口部６１を設けた場合には、ダイパッド７Ｄ２（メッキ層９ｃ）に接合される金属板８Ａの第２部分８Ａ２は、複数の部分に分割されず、一体的な部分で構成される。このため、ダイパッド７Ｄ２のメッキ層９ｃ上への半田ペースト１１の塗布状態にムラがあったとしても、ステップＳ４の半田リフロー処理で金属板８Ａの第２部分８Ａ２の下面全体が半田で濡れ、金属板８Ａの第２部分８Ａ２の下面全体がダイパッド７Ｄ２（メッキ層９ｃ）に接着層１１ｃ（半田）を介して安定して接合される。これにより、金属板８Ａとダイパッド７Ｄ２との接合強度を向上させることができ、また、熱ストレスによる歪に対する耐性を向上させることができる。従って、半導体装置ＳＭ１の信頼性を、より向上させることができる。金属板８Ｂの場合も同様である。すなわち、図６、図１３、図１５および図３６のように金属板８Ｂにスリット７１ａではなく開口部６１ａを設けた場合には、リード配線７ＬＢ（メッキ層９ｅ１）に接合される金属板８Ｂの第２部分８Ｂ２は、複数の部分に分割されず、一体的な部分で構成される。同様に、金属板８Ｂにスリット７１ｂではなく開口部６１ｂを設けた場合には、リード配線７ＬＢ（メッキ層９ｅ２）に接合される金属板８Ｂの第３部分８Ｂ３は、複数の部分に分割されず、一体的な部分で構成される。このため、リード配線７ＬＢのメッキ層９ｅ１，９ｅ２上への半田ペースト１１の塗布状態にムラがあったとしても、ステップＳ４の半田リフロー処理で金属板８Ｂの第２部分８Ｂ２の下面全体と第３部分８Ｂ３の下面全体とが半田で濡れ、リード配線７ＬＢ（メッキ層９ｅ１，９ｅ２）に接着層１１ｃ（半田）を介して安定して接合される。これにより、金属板８Ｂとリード配線７ＬＢとの接合強度を向上させることができ、熱ストレスによる歪に対する耐性を向上させることができるので、半導体装置ＳＭ１の信頼性を、より向上させることができる。
【０２１２】
図４２は、金属板８Ａの他の変形例の平面図であり、図４３は、金属板８Ｂの他の変形例の平面図であり、それぞれ上記図１４および図１５に対応するものである。図４４は、図４２および図４３の変形例の金属板８Ａ，８Ｂを用いた場合の半導体装置ＳＭ１の断面図であり、上記図７に対応するものである。なお、図４４には、金属板８Ａ，８Ｂの突起８１を通る断面が示されている。
【０２１３】
図４２および図４３の変形例の金属板８Ａ，８Ｂでは、金属板８Ａの第１部分８Ａ１の下面（半導体チップ４ＰＨに対向する面）と金属板８Ｂの第１部分８Ｂ１の下面（半導体チップ４ＰＬに対向する面）とに、それぞれ突起（突起部、突出部、凸部）８１が形成されている。金属板８Ａの第１部分８Ａ１の下面と金属板８Ｂの第１部分８Ｂ１の下面に突起８１を設けることにより、接着層１１ｂの厚さを強制的に確保することができる。これにより、金属板８Ａ，８Ｂ（第１部分８Ａ１，８Ｂ１）と半導体チップ４ＰＨ，４ＰＬとの対向面間の接着層１１ｂを厚くすることができ、接着層１１ｂの厚さを、金属板８Ａ，８Ｂ（第１部分８Ａ１，８Ｂ１）と半導体チップ４ＰＨ，４ＰＬとの対向面内において均一にすることができる。このため、金属板８Ａ，８Ｂが半導体チップ４ＰＨ，４ＰＬの主面に対して傾くのを抑制または防止でき、また、金属板８Ａ，８Ｂと半導体チップ４ＰＨ，４ＰＬとの接合力をより向上させることができる。
【０２１４】
突起８１は、金属板８Ａの第１部分８Ａ１の下面と金属板８Ｂの第１部分８Ｂ１の下面とに、それぞれ２個以上配置することが好ましく、また、金属板８Ａ，８Ｂのそれぞれにおいて、突起８１の高さは同じであることが好ましく、これにより、金属板８Ａ，８Ｂが半導体チップ４ＰＨ，４ＰＬの主面に対して傾かないようにすることができる。
【０２１５】
また、上記図３７〜図４１における金属板８Ａ，８Ｂにおいて、突起８１を設けることもでき、また、後述の実施の形態２における金属板８Ａ，８Ｂにおいて、突起８１を設けることもできる。
【０２１６】
（実施の形態２）
図４５は、本実施の形態の半導体装置ＳＭ１の平面透視図であり、上記実施の形態１の図６に対応するものである。図４６は、図４５の半導体装置ＳＭ１に用いられている金属板８Ａの平面図（上面図）であり、図４７は、図４５の半導体装置ＳＭ１に用いられている金属板８Ｂの平面図（上面図）であり、それぞれ上記実施の形態１の図１４および図１５に対応するものである。図４８は、図４５の半導体装置ＳＭ１において、半導体チップ４ＰＨに図４６の金属板８Ａが接合された状態を示す平面図（上面図）であり、上記図３５に対応するものである。図４９は、図４５の半導体装置ＳＭ１において、半導体チップ４ＰＬに図４７の金属板８Ｂが接合された状態を示す平面図（上面図）であり、上記図３６に対応するものである。
【０２１７】
図４５〜図４９と図６、図１４、図１５、図３５および図３６とを比べると分かるように、図４５に示される本実施の形態の半導体装置ＳＭ１は、金属板８Ａ，８Ｂの形状が、上記実施の形態１の半導体装置ＳＭ１と以下の点で異なっている。それ以外は、本実施の形態は、上記実施の形態１とほぼ同様であるので、相違点についてのみ説明する。
【０２１８】
本実施の形態では、図４５、図４６および図４８に示されるように、金属板８Ａにおける開口部６１の長さ（Ｙ方向の寸法）が、上記実施の形態１（図１４）の金属板８Ａの場合に比べて、短くなっている。すなわち、上記実施の形態１では、図１４などに示されるように、金属板８Ａの開口部６１の一方の端部（第２部分８Ａ２に近い側の端部）が、金属板８Ａの第２部分８Ａ２に到達していたのに対して、本実施の形態では、図４５などに示されるように、金属板８Ａの開口部６１の一方の端部（第２部分８Ａ２に近い側の端部）が、金属板８Ａの第２部分８Ａ２に到達せずに、金属板８Ａの第３部分８Ａ３の途中に位置している。本実施の形態では、金属板８Ａの開口部６１の長さ（Ｙ方向の寸法）を短くしたことで、金属板８Ａの強度を高めることができる。
【０２１９】
但し、本実施の形態では、図４８に示されるように、平面的に見て、金属板８Ａの開口部６１は、半導体チップ４ＰＨの長辺（半導体チップ４ＰＬに対向する側の長辺）を横切って、金属板８Ａの第３部分８Ａ３の途中まで延在している。このため、上記実施の形態１と同様、本実施の形態においても、平面的に見て、半導体チップ４ＰＨの長辺（半導体チップ４ＰＬに対向する側の長辺）が、金属板８Ａの開口部６１を横切っている。そして、金属板８Ａにおける開口部６１の他方の端部（第１部分８Ａ１に近い側の端部）の位置は、上記実施の形態１（図１４参照）と本実施の形態２（図４６参照）とで同じである。
【０２２０】
このため、上記実施の形態１と同様、本実施の形態においても、図４８に示されるように、半導体チップ４ＰＨに金属板８Ａが接合された状態（上記ステップＳ４の半田リフロー工程以降）で、金属板８Ａに設けた開口部６１が、半導体チップ４ＰＨの表面（上面）に設けられたソース電極用のパッド１２Ｓ１，１２Ｓ２の一部と平面的に重なっている。すなわち、半導体チップ４ＰＨの上方から見て、金属板８Ａの開口部６１から、半導体チップ４ＰＨのソース電極用のパッド１２Ｓ１，１２Ｓ２の一部が露出された状態となっている。
【０２２１】
従って、上記実施の形態１と同様、本実施の形態の場合も、上記ステップＳ７のモールド工程を行なう前（好ましくは上記ステップＳ４の半田リフロー工程後で上記ステップＳ６のワイヤボンディング工程前）に、金属板８Ａの第１部分８Ａ１と半導体チップ４ＰＨのソース電極用のパッド１２Ｓ１，１２Ｓ２とを接合する接着層１１ｂの状態や量を、金属板８Ａの開口部６１から外観検査により観察することができる。これにより、半導体装置ＳＭ１の信頼性をより向上させることができ、また、組み立ての最終工程まで半導体装置ＳＭ１を製造しなくとも短絡等の不良の発生を見つけることができるため、半導体装置ＳＭ１の製造コストを低減でき、半導体装置ＳＭ１の製造歩留まりを向上させることができる。
【０２２２】
金属板８Ｂの開口部６１ａ，６１ｂについてもほぼ同様である。すなわち、本実施の形態では、図４５、図４７および図４９に示されるように、金属板８Ｂにおける開口部６１ａの長さ（Ｘ方向の寸法）および開口部６１ｂの長さ（Ｙ方向の寸法）が、上記実施の形態１（図１５）の金属板８Ｂの場合に比べて、短くなっている。
【０２２３】
すなわち、上記実施の形態１では、図１５などに示されるように、金属板８Ｂの開口部６１ａの一方の端部（第２部分８Ｂ２に近い側の端部）が、金属板８Ｂの第２部分８Ｂ２に到達し、金属板８Ｂの開口部６１ｂの一方の端部（第３部分８Ｂ３に近い側の端部）が、金属板８Ｂの第３部分８Ｂ３に到達していた。それに対して、本実施の形態では、図４７などに示されるように、金属板８Ｂの開口部６１ａの一方の端部（第２部分８Ｂ２に近い側の端部）が、金属板８Ｂの第２部分８Ｂ２に到達せずに、金属板８Ｂの第４部分８Ｂ４の途中に位置しており、また、金属板８Ｂの開口部６１ｂの一方の端部（第３部分８Ｂ３に近い側の端部）が、金属板８Ｂの第３部分８Ｂ３に到達せずに、金属板８Ｂの第５部分８Ｂ５の途中に位置している。本実施の形態では、金属板８Ｂの開口部６１ａ，６１ｂの長さを短くしたことで、金属板８Ｂの強度を高めることができる。
【０２２４】
但し、本実施の形態では、図４９に示されるように、平面的に見て、金属板８Ｂの開口部６１ａは、半導体チップ４ＰＬの短辺（リード配線７ＬＢに対向する側の短辺）を横切って、金属板８Ｂの第４部分８Ｂ４の途中まで延在しており、また、金属板８Ｂの開口部６１ｂは、半導体チップ４ＰＬの長辺（リード配線７ＬＢに対向する側の長辺）を横切って、金属板８Ｂの第５部分８Ｂ５の途中まで延在している。このため、上記実施の形態１と同様、本実施の形態においても、平面的に見て、半導体チップ４ＰＬの短辺（リード配線７ＬＢに対向する側の短辺）が金属板８Ｂの開口部６１ａを横切り、半導体チップ４ＰＬの長辺（リード配線７ＬＢに対向する側の長辺）が金属板８Ｂの開口部６１ｂを横切っている。そして、金属板８Ｂにおける開口部６１ａ，６１ｂの他方の端部（第１部分８Ｂ１に近い側の端部）の位置は、上記実施の形態１（図１５参照）と本実施の形態２（図４７参照）とで同じである。
【０２２５】
このため、上記実施の形態１と同様、本実施の形態においても、図４９に示されるように、半導体チップ４ＰＬに金属板８Ｂが接合された状態（上記ステップＳ４の半田リフロー工程以降）で、金属板８Ｂに設けた開口部６１ａ，６１ｂが、半導体チップ４ＰＬの上面に設けられたソース電極用のパッド１５Ｓ１，１５Ｓ２，１５Ｓ３の一部と平面的に重なっている。すなわち、半導体チップ４ＰＬの上方から見て、金属板８Ｂの開口部６１ａ，６１ｂから、半導体チップ４ＰＬのソース電極用のパッド１５Ｓ１，１５Ｓ２，１５Ｓ３の一部が露出された状態となっている。
【０２２６】
従って、上記実施の形態１と同様、本実施の形態の場合も、上記ステップＳ７のモールド工程を行なう前（好ましくは上記ステップＳ４の半田リフロー工程後で上記ステップＳ６のワイヤボンディング工程前）に、金属板８Ｂの第１部分８Ｂ１と半導体チップ４ＰＬのソース電極用のパッド１５Ｓ１〜１５Ｓ３とを接合する接着層１１ｂの状態や量を、金属板８Ｂの開口部６１ａ，６１ｂから外観検査により観察することができる。これにより、半導体装置ＳＭ１の信頼性をより向上させることができ、また、組み立ての最終工程まで半導体装置ＳＭ１を製造しなくとも短絡等の不良の発生を見つけることができるため、半導体装置ＳＭ１の製造コストを低減でき、半導体装置ＳＭ１の製造歩留まりを向上させることができる。
【０２２７】
また、本実施の形態では、図４５、図４６および図４８に示されるように、金属板８Ａの第２部分８Ａ２の幅（Ｘ方向の寸法）を、金属板８Ａの第１部分８Ａ１および第３部分８Ａ３の幅（Ｘ方向の寸法）よりも小さくしている。また、本実施の形態では、図４５、図４７および図４９に示されるように、金属板８Ｂにおいて、第２部分８Ｂ２の幅（Ｙ方向の寸法）を第４部分８Ｂ４の幅（Ｙ方向の寸法）よりも小さくし、第３部分８Ｂ３の幅（Ｘ方向の寸法）を第５部分８Ｂ５の幅（Ｘ方向の寸法）よりも小さくしている。これにより、ダイパッド７Ｄ２のメッキ層９ｃ上、リード配線７ＬＢのメッキ層９ｅ１上、およびリード配線７ＬＢのメッキ層９ｅ２上に塗布する上記半田ペースト１１の塗布面積を縮小することができる。
【０２２８】
また、本実施の形態では、図４５、図４７および図４９に示されるように、金属板８Ｂにおいて、第３部分８Ｂ３に隣接する領域の第５部分８Ｂ５に開口部９１を設けている。金属板８Ｂの開口部６１ａ，６１ｂの長さを短くした代わりに、金属板８Ｂに開口部９１を設けることで、金属板８Ｂの強度向上と、熱応力による金属板８Ｂの変形のし易さとのバランスをとることができる。開口部９１は、不要であれば、その形成を省略することもできる。
【０２２９】
また、上記図４２〜図４４の変形例と同様に、図４５〜図４９に示される本実施の形態でも、金属板８Ａの第１部分８Ａ１の下面（半導体チップ４ＰＨに対向する面）と金属板８Ｂの第１部分８Ｂ１の下面（半導体チップ４ＰＬに対向する面）とに、上記図４２および図４３の変形例の金属板８Ａ，８Ｂにおける突起８１と同様の突起８１が、例えば２つずつ形成されている。突起８１の高さ（金属板８Ａの第１部分８Ａ１の下面または金属板８Ｂの第１部分８Ｂ１の下面からの高さ）は、例えば０．０５ｍｍ程度とすることができる。金属板８Ａ，８Ｂの突起８１を通る断面図については、上記図４４と同様であるので、ここではその図示は省略する。本実施の形態においても、金属板８Ａ，８Ｂに突起８１を設けた効果は、上記図４２〜図４４の変形例の金属板８Ａ，８Ｂの場合と同様であり、金属板８Ａ，８Ｂに突起８１を設けることで、接着層１１ｂの厚さの確保と、接着層１１ｂの厚さの均一化を、より的確に実現できる。
【０２３０】
また、上記実施の形態１の上記図６などでは、半導体チップ４ＰＨのパッド１２Ｓ３，１２Ｓ４，１２Ｇおよび半導体チップ４ＰＬのパッド１５Ｓ４，１５Ｇのそれぞれに、ワイヤＷＡが複数本（ここでは２本）接続された場合を示しているが、それらの各パッドに接続するワイヤＷＡの数を、それぞれ１本とすることもできる。図４５の半導体装置ＳＭ１には、半導体チップ４ＰＨのパッド１２Ｓ３，１２Ｓ４，１２Ｇおよび半導体チップ４ＰＬのパッド１５Ｓ４，１５Ｇのそれぞれに接続するワイヤＷＡの数を１本とした場合が示されている。このようにすることで、ワイヤＷＡの総数を減らして、半導体装置のコストを低減できる。
【０２３１】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【産業上の利用可能性】
【０２３２】
本発明は、半導体装置に適用して有効である。
【図面の簡単な説明】
【０２３３】
【図１】本発明の一実施の形態である半導体装置を有するＤＣ−ＤＣコンバータの一例を示す回路図である。
【図２】図１のＤＣ−ＤＣコンバータの基本動作波形図である。
【図３】本発明の一実施の形態である半導体装置の上面図である。
【図４】本発明の一実施の形態である半導体装置の下面図（裏面図）である。
【図５】本発明の一実施の形態である半導体装置の側面図である。
【図６】本発明の一実施の形態である半導体装置の平面透視図である。
【図７】本発明の一実施の形態である半導体装置の断面図である。
【図８】本発明の一実施の形態である半導体装置の断面図である。
【図９】本発明の一実施の形態である半導体装置の断面図である。
【図１０】本発明の一実施の形態である半導体装置の平面透視図である。
【図１１】本発明の一実施の形態である半導体装置の平面透視図である。
【図１２】本発明の一実施の形態である半導体装置の平面透視図である。
【図１３】本発明の一実施の形態である半導体装置の平面透視図である。
【図１４】本発明の一実施の形態である半導体装置に用いられている金属板の平面図である。
【図１５】本発明の一実施の形態である半導体装置に用いられている金属板の平面図である。
【図１６】本発明の一実施の形態である半導体装置に用いられている半導体チップの要部断面図である。
【図１７】本発明の一実施の形態である半導体装置に用いられている半導体チップの要部断面図である。
【図１８】本発明の一実施の形態である半導体装置に用いられている半導体チップの要部断面図である。
【図１９】図１のＤＣ−ＤＣコンバータを構成する電子部品の実装例の要部平面図である。
【図２０】図１９の実装例の側面図である。
【図２１】本発明の一実施の形態である半導体装置の製造工程の一例を示す製造プロセスフロー図である。
【図２２】本発明の一実施の形態である半導体装置の製造に用いられるリードフレームの平面図である。
【図２３】本発明の一実施の形態である半導体装置の製造に用いられるリードフレームの平面図である。
【図２４】図２３のリードフレームの断面図である。
【図２５】本発明の一実施の形態である半導体装置の製造工程中の平面図である。
【図２６】図２５と同じ半導体装置の製造工程中の断面図である。
【図２７】図２５に続く半導体装置の製造工程中の平面図である。
【図２８】図２７と同じ半導体装置の製造工程中の断面図である。
【図２９】図２８に続く半導体装置の製造工程中の断面図である。
【図３０】図２９に続く半導体装置の製造工程中の平面図である。
【図３１】図３０に続く半導体装置の製造工程中の断面図である。
【図３２】図３１に続く半導体装置の製造工程中の断面図である。
【図３３】本発明者が検討した比較例の半導体装置の断面図である。
【図３４】本発明者が検討した比較例の半導体装置の平面透視図である。
【図３５】本発明の一実施の形態である半導体装置において、半導体チップに金属板が接合された状態を示す平面図である。
【図３６】本発明の一実施の形態である半導体装置において、半導体チップに金属板が接合された状態を示す平面図である。
【図３７】本発明の一実施の形態である半導体装置に用いられる金属板の変形例を示す平面図である。
【図３８】本発明の一実施の形態である半導体装置に用いられる金属板の変形例を示す平面図である。
【図３９】図３７および図３８の金属板を用いた場合の半導体装置の平面透視図である。
【図４０】本発明の一実施の形態である半導体装置において、半導体チップに図３７の金属板が接合された状態を示す平面図である。
【図４１】本発明の一実施の形態である半導体装置において、半導体チップに図３８の金属板が接合された状態を示す平面図である。
【図４２】本発明の一実施の形態である半導体装置に用いられる金属板の他の変形例を示す平面図である。
【図４３】本発明の一実施の形態である半導体装置に用いられる金属板の他の変形例を示す平面図である。
【図４４】図４２および図４３の金属板を用いた場合の半導体装置の断面図である。
【図４５】本発明の他の実施の形態である半導体装置の平面透視図である。
【図４６】図４５の半導体装置に用いられている金属板の平面図である。
【図４７】図４５の半導体装置に用いられている金属板の平面図である。
【図４８】図４５の半導体装置において、半導体チップに図４６の金属板が接合された状態を示す平面図である。
【図４９】図４５の半導体装置において、半導体チップに図４７の金属板が接合された状態を示す平面図である。
【符号の説明】
【０２３４】
１  非絶縁型ＤＣ−ＤＣコンバータ（ＤＣ−ＤＣコンバータ）
３  制御回路
４Ｄ  半導体チップ
４ＰＨ  半導体チップ
４ＰＬ  半導体チップ
７Ｄ１，７Ｄ２，７Ｄ３  ダイパッド
７Ｌ，７Ｌ１，７Ｌ２，７Ｌ３，７Ｌ４，７Ｌ５  リード
７ＬＢ  リード配線
８Ａ  金属板
８Ａ１  第１部分
８Ａ２  第２部分
８Ａ３  第３部分
８Ｂ  金属板
８Ｂ１  第１部分
８Ｂ２  第２部分
８Ｂ３  第３部分
８Ｂ４  第４部分
８Ｂ５  第５部分
９，９ａ，９ｂ，９ｃ，９ｄ，９ｅ１，９ｅ２，９ｆ  メッキ層
１０  メッキ層
１１  半田ペースト
１１ａ，１１ｂ，１１ｃ  接着層（半田）
１２Ｇ  ボンディングパッド（ゲート用）
１２Ｓ１，１２Ｓ２，１２Ｓ３，１２Ｓ４  ボンディングパッド（ソース用）
１３Ａ，１３Ｂ，１３Ｃ，１３Ｄ，１３Ｅ，１３Ｆ  ボンディングパッド
１５Ｇ  ボンディングパッド（ゲート用）
１５Ｓ１，１５Ｓ２，１５Ｓ３，１５Ｓ４  ボンディングパッド（ソース用）
２１  半導体基板
２１ａ  基板本体
２１ｂ  エピタキシャル層
２２  フィールド絶縁膜
２３  半導体領域
２４  半導体領域
２５  溝
２６  ゲート絶縁膜
２７  ゲート電極
２７ａ  ゲート引き出し用の配線部
２８  絶縁膜
２９ａ，２９ｂ  コンタクトホール
３０Ｇ  ゲート配線
３０Ｓ  ソース配線
３１  半導体領域
３２  保護膜
３３  開口部
３４，３４ａ，３４ｂ  金属層
４１  配線基板
４２ａ〜４２ｅ  配線
４３  リード
５１  リードフレーム
６１，６１ａ，６１ｂ  開口部
７１，７１ａ，７１ｂ  スリット
８１  突起
９１  開口部
１０９  メッキ層
１１１  半田
ＢＥ  裏面電極
ＣＡ，ＣＢ，ＣＣ  チップ部品
Ｃｉｎ  入力コンデンサ
Ｃｏｕｔ  出力コンデンサ
Ｄ  ドレイン
ＤＲ１，ＤＲ２  ドライバ回路
ＥＴ１  端子
ＥＴ２  端子
Ｄｐ１，Ｄｐ２  寄生ダイオード
ＩＭ  位置決め用のテーパ
Ｌ  コイル
ＬＤ  負荷
Ｎ  出力ノード
ＰＡ  パッケージ（封止体）
ＰＢ，ＰＣ，ＰＤ，ＰＥ，ＰＦ，ＰＧ  パッケージ
ＰＷＬ１  ｐ型ウエル
ＱＨ１，ＱＬ１  パワーＭＯＳ・ＦＥＴ（パワートランジスタ）
Ｓ  ソース
ＳＭ１  半導体装置
Ｔ  パルス周期
Ｔｏｎ  パルス幅
ＶＩＮ  入力電源
ＷＡ  ボンディングワイヤ
【図１】
2010067755.tif 000003
【図２】
2010067755.tif 000004
【図３】
2010067755.tif 000005
【図４】
2010067755.tif 000006
【図５】
2010067755.tif 000007
【図６】
2010067755.tif 000008
【図７】
2010067755.tif 000009
【図８】
2010067755.tif 000010
【図９】
2010067755.tif 000011
【図１０】
2010067755.tif 000012
【図１１】
2010067755.tif 000013
【図１２】
2010067755.tif 000014
【図１３】
2010067755.tif 000015
【図１４】
2010067755.tif 000016
【図１５】
2010067755.tif 000017
【図１６】
2010067755.tif 000018
【図１７】
2010067755.tif 000019
【図１８】
2010067755.tif 000020
【図１９】
2010067755.tif 000021
【図２０】
2010067755.tif 000022
【図２１】
2010067755.tif 000023
【図２２】
2010067755.tif 000024
【図２３】
2010067755.tif 000025
【図２４】
2010067755.tif 000026
【図２５】
2010067755.tif 000027
【図２６】
2010067755.tif 000028
【図２７】
2010067755.tif 000029
【図２８】
2010067755.tif 000030
【図２９】
2010067755.tif 000031
【図３０】
2010067755.tif 000032
【図３１】
2010067755.tif 000033
【図３２】
2010067755.tif 000034
【図３３】
2010067755.tif 000035
【図３４】
2010067755.tif 000036
【図３５】
2010067755.tif 000037
【図３６】
2010067755.tif 000038
【図３７】
2010067755.tif 000039
【図３８】
2010067755.tif 000040
【図３９】
2010067755.tif 000041
【図４０】
2010067755.tif 000042
【図４１】
2010067755.tif 000043
【図４２】
2010067755.tif 000044
【図４３】
2010067755.tif 000045
【図４４】
2010067755.tif 000046
【図４５】
2010067755.tif 000047
【図４６】
2010067755.tif 000048
【図４７】
2010067755.tif 000049
【図４８】
2010067755.tif 000050
【図４９】
2010067755.tif 000051