(57)【要約】【課題】回折格子が存在しない領域をレーザ間に設ける場合であっても歪み緩和による欠陥の発生を抑制することができる半導体装置及びその製造方法を提供する。【解決手段】電子ビーム（ＥＢ）露光法により、回折格子部２内においてのみ、キャップ層１６に開口部１９を形成しながら回折格子層１５の表面に複数の溝状の凹部１７を形成する。この結果、凹部１７の間に凸部１８が形成される。その後、キャップ層１６を残したまま、例えば５５０℃のＰＨ3雰囲気下で熱処理を行うことにより、マストランスポートにより、凹部１７の周囲に位置するキャップ層１６の上部の角部から徐々に熱変形し、凹部１７内に流れ込み始める。このようなマストランスポートは、凹部１７の近傍で生じ、平坦部４の回折格子部２から離間した領域では生じない。そして、この熱処理を継続すると、熱変形が進み、凹部１７がキャップ層１６により埋め込まれる。【選択図】図５Ｃ
2010067639.tif 000002
【特許請求の範囲】
【請求項１】
第１の半導体層上に、前記第１の半導体層と格子整合する第２の半導体層を形成する工程と、
前記第２の半導体層に開口部を形成しながら、前記第１の半導体層の表面に回折格子の複数の凹部を形成する工程と、
熱処理により、前記凹部を、前記第２の半導体層の少なくとも一部で埋め込む工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記熱処理後、前記第２の半導体層上に、前記第１の半導体層と格子整合する第３の半導体層を形成する工程を有することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１の半導体層はＧａＡｓ層であり、
前記第２の半導体層はＩｎＧａＰ層であることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記第１の半導体層はＧａＡｓ層であり、
前記第２の半導体層はＩｎＧａＰ層であり、
前記第３の半導体層はＧａＡｓ層又はＩｎＧａＰ層であることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項５】
前記第２の半導体層の厚さをｈ、前記凹部の深さをｄｇ、前記凹部のピッチをλ1、前記凹部の幅をλ2としたとき、「ｈ≧ｄｇ×λ2／（λ1−λ2）」の関係が成り立つことを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
第１の半導体層と、
前記第１の半導体層上に形成された第２の半導体層と、
を有し、
前記第１の半導体層には、回折格子が形成された２以上の回折格子部と、これらの間に設けられた表面が平坦な平坦部とが設けられており、
前記第２の半導体層の組成は、前記回折格子部と前記平坦部との間で同一になっていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光通信システム等に用いられる半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
光ファイバ通信に用いられる半導体レーザの発振波長として、光ファイバの波長分散が小さい１．３μｍ帯及び伝播損失が小さい１．５５μｍ帯が用いられている。特に、１．３μｍ帯の光を生じる半導体レーザは、ＩｎＰ基板よりも安価なＧａＡｓ基板を用いて形成することができる。
【０００３】
また、単一縦モードで発振させるために、分布帰還型（ＤＦＢ：distributed feedback）レーザ及び分布ブラッグ反射型（ＤＢＲ：distributed Bragg reflection）レーザ等の内部に回折格子を有する半導体レーザが開発されている。例えば、ＧａＡｓ基板を用いたＤＦＢレーザが提案されている。従来、単体のＤＦＢレーザの製造に当たっては、干渉露光法により基板の全面にわたって周期が均一な回折格子が形成されている。これは、基板の広い範囲の露光を短時間で行うことが可能だからである。
【０００４】
その一方で、波長分割多重（ＷＤＭ：wavelength division multiplexing）システムには、集積波長が１０波〜２０波程度のレーザ集積素子が用いられる。このようなレーザ集積素子の製造に干渉露光法を採用すると、工程数が著しく増加してしまう。このため、レーザ集積素子の製造の製造では、電子ビーム（ＥＢ：electron beam）露光法が採用されている。これは、複数の異なる周期の回折格子のパターンを所望の領域のみに容易に形成することが可能だからである。また、レーザ集積素子では、回折格子の周期が異なるレーザ同士を分離するために、回折格子が存在しない領域がレーザの間に設けられている。
【０００５】
従来、回折格子の形成に際し、化合物半導体層に凹部を形成した後に、この凹部を埋め込むように他の化合物半導体層を結晶成長させている。しかしながら、上記のようなレーザ集積素子を製造する場合に、凹部を形成した後に単に化合物半導体層の結晶成長を行ったのでは、歪み緩和により欠陥が発生することがある。
【０００６】
【特許文献１】特開平５−２９１７０２号公報
【特許文献２】特開２０００−２２３７７２号公報
【特許文献３】特開２００１−２３０４８８号公報
【特許文献４】特開平６−２１５７０号公報
【特許文献５】特開２００６−７８７９５号公報
【特許文献６】特開２００７−２１４５１６号公報
【特許文献７】特開２００７−２９９７９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、回折格子が存在しない領域をレーザ間に設ける場合であっても歪み緩和による欠陥の発生を抑制することができる半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
本願発明者は、上記課題を解決すべく、鋭意検討を重ねた結果、以下に示す発明の諸態様に想到した。
【０００９】
半導体装置の製造方法の一態様では、第１の半導体層上に、前記第１の半導体層と格子整合する第２の半導体層を形成し、その後、前記第２の半導体層に開口部を形成しながら、前記第１の半導体層の表面に回折格子の複数の凹部を形成する。そして、熱処理により、前記凹部を、前記第２の半導体層の少なくとも一部で埋め込む。
【００１０】
半導体装置の一態様には、第１の半導体層と、前記第１の半導体層上に形成された第２の半導体層とが設けられている。前記第１の半導体層には、回折格子が形成された２以上の回折格子部と、これらの間に設けられた表面が平坦な平坦部とが設けられている。前記第２の半導体層の組成は、前記回折格子部と前記平坦部との間で同一になっている。
【発明の効果】
【００１１】
上記の半導体装置の製造方法等によれば、第２の半導体層の組成の変動を抑制して、歪み緩和による欠陥の発生を抑制することができる。
【発明を実施するための最良の形態】
【００１２】
（歪み緩和による欠陥発生の原因）
先ず、歪み緩和による欠陥発生の原因について説明する。ここでは、ＧａＡｓ層に溝状の凹部を形成し、その上にＩｎＧａＰ（Ｉｎ0.48Ｇａ0.52Ｐ）層を形成する際のＩｎＧａＰ層の挙動について、回折格子の配置が相違する２つの例を挙げて説明する。第１の例は、ウェハの全面にわたって回折格子が配置される例であり、第２の例は、ウェハの一部のみに回折格子が配置される例である。
【００１３】
第１の例では、先ず、図１（ａ）に示すように、ＧａＡｓ層１０１の表面に複数の溝状の凹部１０２を形成する。この結果、凹部１０２の間に凸部１０３が形成される。次いで、ＧａＡｓ層１０１に向けてＩｎ0.48Ｇａ0.52Ｐの原料を供給する。この結果、図１（ｂ）に示すように、組成がＩｎ0.48Ｇａ0.52ＰのＩｎＧａＰ層１０４が凹部１０２内に形成される。なお、Ｉｎ0.48Ｇａ0.52ＰはＧａＡｓと格子整合する組成である。更にＩｎ0.48Ｇａ0.52Ｐの原料の供給を継続すると、ＩｎＧａＰ層１０４が凸部１０３の上方にも成長して、図１（ｃ）に示すように、組成がＩｎ0.48Ｇａ0.52ＰのＩｎＧａＰ層１０５が形成される。つまり、第１の例では、ウェハの全面にわたって組成が適切なＩｎＧａＰ層１０５を形成することができる。
【００１４】
第２の例では、先ず、図２（ａ）に示すように、ＧａＡｓ層１０１を、回折格子を形成する予定の領域である回折格子部１２１と、その周囲の回折格子を形成せずに平坦なままとする平坦部１２２とに区画する。その上で、回折格子部１２１内においてのみ、第１の例と同様に、凹部１０２及び凸部１０３を形成する。次いで、ＧａＡｓ層１０１に向けてＩｎ0.48Ｇａ0.52Ｐの原料を供給すると、図２（ｂ）に示すように、ＩｎＧａＰ層１０４ａが凹部１０２内に形成され、ＩｎＧａＰ層１０４ｂが平坦部１２２内においてＧａＡｓ層１０１上に形成される。このとき、平坦部１２２から回折格子部１２１にIII族原料（Ｉｎ、Ｇａ）が気相拡散するが、この気相拡散の程度がＩｎとＧａとの間で相違する。このため、ＩｎＧａＰ層１０４ａとＩｎＧａＰ層１０４ｂとの間で組成が相違してしまう。この結果、更にＩｎ0.48Ｇａ0.52Ｐの原料の供給を継続しても、ＩｎＧａＰ層１０４ａ及び１０４ｂ上に、組成がＩｎ0.48Ｇａ0.52ＰのＩｎＧａＰ層１０５が形成されるだけで、ＩｎＧａＰ層１０４ａ及び１０４ｂが残存してしまう。そして、ＩｎＧａＰ層１０４ａ及び１０４ｂの少なくとも一方の組成は、ＧａＡｓと格子整合するものではないため、歪み緩和による欠陥が発生してしまう。このような現象は、本願発明者により見出された。なお、組成の変動に影響を及ぼす平坦部１２２の範囲が回折格子部１２１からの距離が１００μｍ程度の範囲であることも本願発明者により見出された。
【００１５】
本願発明者は、このような欠陥の発生を防止すべく鋭意検討を行った結果、次のような機構により凹部の周囲に成長させた化合物半導体層の組成の変動を抑制することができることを見出した。図３は、化合物半導体層の挙動を工程順に示す断面図である。
【００１６】
先ず、図３（ａ）に示すように、表面が平坦なＧａＡｓ層１１１に回折格子部１２１及び平坦部１２２を設定し、ＧａＡｓ層１１１上に、組成がＩｎ0.48Ｇａ0.52ＰのＩｎＧａＰ層１１４を形成する。
【００１７】
次いで、電子ビーム（ＥＢ）露光法により、図３（ｂ）に示すように、回折格子部１２１内においてのみ、ＩｎＧａＰ層１１４に開口部１１４ａを形成しながらＧａＡｓ層１１１の表面に複数の凹部１１２を形成する。この結果、凹部１１２の間に凸部１１３が形成される。
【００１８】
その後、ＩｎＧａＰ層１１４を残したまま、Ｐを含有する雰囲気中で高温熱処理を行うと、ＩｎＧａＰ層１１４が蒸気圧の高いＰを含有しているため、Ｐが蒸気となって脱離し、図３（ｃ）に示すように、凹部１１２の周囲に位置するＩｎＧａＰ層１１４の上部の角部から徐々に熱変形し、凹部１１２内に流れ込み始める。このようなマストランスポートは、凹部１１２の近傍で生じ、平坦部１２２の回折格子部１２１から離間した領域では生じない。
【００１９】
そして、高温熱処理を継続すると、図３（ｄ）及び図３（ｅ）に示すように、熱変形が進み、凹部１１２がＩｎＧａＰ層１１４により埋め込まれる。
【００２０】
このような処理では、凹部１１２の埋め込みには、凹部１１２の形成前に形成したＩｎＧａＰ層１１４のマストランスポートを利用しているため、図２に示すようなIII族原料の気相拡散による組成の変動は生じない。従って、このような機構を利用すれば、回折格子が存在しない領域（平坦部１２２等）がレーザの間に設けられるレーザ集積素子等の半導体装置の製造の際に、歪み緩和による欠陥の発生を抑制することができる。
【００２１】
（実施形態）
次に、実施形態について、添付の図面を参照して具体的に説明する。図４は、実施形態において形成する光半導体素子（半導体装置）のレイアウトを示す図である。ここでは、光半導体素子として、例えばＤＦＢレーザを形成する。また、図５Ａ〜図５Ｈは、実施形態に係る光半導体素子の製造方法を工程順に示す断面図である。なお、図５Ａ〜図５Ｅは、図４中のＩ−Ｉ線に沿った断面（［−１１０］方向に垂直な断面））を示し、図５Ｆ〜図５Ｈは、図４中のＩＩ−ＩＩ線に沿った断面（［１１０］方向に垂直な断面））を示す。
【００２２】
本実施形態で製造する光半導体素子１には、図４に示すように、複数の回折格子部２が設けられ、これらの間に平坦部４が位置する。また、回折格子部２内にリッジ部２５が設けられている。また、各回折格子部２には、複数の凹部５及び凸部６が形成され、例えば、回折格子部２の凹部５が並ぶ方向（［１１０］方向）における寸法は６００μｍ程度であり、これに直交する方向（［−１１０］方向）における寸法は３０μｍ程度である。また、平坦部の幅は、例えば２００μｍ〜３００μｍ程度である。
【００２３】
そして、このような光半導体素子１を製造するに当たり、本実施形態では、先ず、図５Ａに示すように、基板１１上に、バッファ層１２、下部クラッド層１３、活性層１４、回折格子層１５、及びキャップ層１６をこの順で結晶成長により形成する。基板１１としては、例えば表面のミラー指数が（００１）のｐ型ＧａＡｓ基板を用いる。バッファ層１２としては、例えば厚さが３００ｎｍのｐ型ＧａＡｓ層を形成する。下部クラッド層１３としては、例えば厚さが５００ｎｍのｐ型Ａｌ0.3Ｇａ0.7Ａｓを形成する。活性層１４としては、例えば１．３μｍ帯で発光する１０層の量子ドット層を備えた量子ドット活性層を形成する。このような量子ドット活性層の形成では、先ず、ｉ−ＧａＡｓ層を形成し、その上にｉ−ＩｎＡｓ層を数ＭＬ（モノレイヤ）成長することにより量子ドット構造及びウェッティング層を形成し、更に量子ドット構造を埋め込むようにｉ−ＩｎＧａＡｓ歪緩和層を成長させる。そして、このような処理を１０層分繰り返す。また、回折格子層１５としては、例えば厚さが５０ｎｍのｎ型ＧａＡｓ層を形成する。キャップ層１６としては、例えば厚さが５０ｎｍのｎ型ＩｎＧａＰ層を形成する。また、キャップ層１６の組成は、回折格子層１５と格子整合する組成とする。即ち、回折格子層１５がｎ型ＧａＡｓ層の場合、キャップ層１６はｎ型Ｉｎ0.48Ｇａ0.52Ｐ層とする。
【００２４】
キャップ層１６の形成後には、図５Ｂに示すように、電子ビーム（ＥＢ）露光法により、回折格子部２内においてのみ、キャップ層１６に開口部１９を形成しながら回折格子層１５の表面に複数の溝状の凹部１７を形成する。この結果、凹部１７の間に凸部１８が形成される。例えば、凹部１７の深さは３０ｎｍとし、ピッチは２００ｎｍとする。
【００２５】
その後、キャップ層１６を残したまま、例えば５５０℃のＰＨ3雰囲気下で熱処理を行うことにより、図５Ｃに示すように、マストランスポートにより、凹部１７の周囲に位置するキャップ層１６の上部の角部から徐々に熱変形し、凹部１７内に流れ込み始める。このようなマストランスポートは、凹部１７の近傍で生じ、平坦部４の回折格子部２から離間した領域では生じない。なお、熱処理の温度は、例えば５００℃〜７００℃程度とする。
【００２６】
そして、この熱処理を継続すると、図５Ｄに示すように、熱変形が進み、凹部１７がキャップ層１６により埋め込まれる。
【００２７】
続いて、図５Ｅに示すように、キャップ層１６上に、キャップ層１６と同じ組成の上部クラッド層２１を結晶成長により形成する。即ち、キャップ層１６がｎ型Ｉｎ0.48Ｇａ0.52Ｐ層の場合、上部クラッド層２１もｎ型Ｉｎ0.48Ｇａ0.52Ｐ層とする。上部クラッド層２１として、回折格子層１５と同じ組成のもの、即ちｎ型ＧａＡｓ層を形成してもよい。つまり、上部クラッド層２１は回折格子層１５と格子整合する層であればよい。上部クラッド層２１の厚さは、例えば１μｍ程度とする。キャップ層１６は上部クラッド層２１に取り込まれ、上部クラッド層２１の一部となる。更に、上部クラッド層２１上にコンタクト層２２を結晶成長により形成する。コンタクト層２２としては、例えば厚さが３００ｎｍのｎ型ＧａＡｓ層を形成する。
【００２８】
このようにしてＤＦＢレーザを構成する化合物半導体素子の積層構造が形成される。その後、以下のように各回折格子部２の構造をリッジ構造とする。
【００２９】
先ず、図５Ｆのように、溝３を形成する予定の領域に開口部が位置するハードマスク２３をコンタクト層２２上に形成する。ハードマスク２３としては、例えばＳｉＯ2膜を形成する。
【００３０】
次いで、ハードマスク２３をマスクとしてコンタクト層２２及び上部クラッド層２１をエッチングすることにより、図５Ｇに示すように、回折格子層１５まで達する溝３を形成する。この結果、溝３に囲まれたリッジ部２５が回折格子部２に形成される。なお、溝３の形成では、コンタクト層２２及び上部クラッド層２１の途中までのドライエッチングを行い、その後に、残りの上部クラッド層２１を塩酸及び酢酸の混合溶液を用いて選択的にウェットエッチングする。
【００３１】
続いて、図５Ｈに示すように、ハードマスク２３を除去し、リッジ部２５の表面の少なくとも一部を露出する絶縁膜２６を基板１１の表面側に形成する。絶縁膜２６としては、例えばＳｉＯ2膜を形成する。次いで、コンタクト層２２に接する上部電極（ｎ側電極）２７を絶縁膜２６上に形成し、基板１１の裏面に下部電極（ｐ側電極）２８を形成する。
【００３２】
このような実施形態では、キャップ層１６を平坦な回折格子層１５上に形成しているので、その組成は変動しにくい。そして、凹部１７を形成した後に、キャップ層１６を凹部１７内にマストランスポートにより埋め込み、更に、上部クラッド層２１をその上に形成している。従って、キャップ層１６を含む上部クラッド層２１の組成も所望のものとなり、歪み緩和による欠陥の発生を抑制することができる。
【００３３】
なお、キャップ層１６の厚さは特に限定されないが、凹部１７を埋め込むために十分な厚さ以上であることが好ましい。例えば、キャップ層１６の厚さをｈ、凹部１７の深さをｄｇ、凹部１７のピッチをλ1、凹部１７の幅をλ2としたとき、次の式１の関係が成り立つことが好ましい。
ｈ≧ｄｇ×λ2／（λ1−λ2）・・・式１
【００３４】
また、凹部１７の深さ、ピッチ及び幅は、回折格子部２間で相違していてもよい。この場合、最も厚いキャップ層１６が要求される回折格子部２に合わせてキャップ層１６の厚さを設定することが好ましい。
【図面の簡単な説明】
【００３５】
【図１】ウェハの全面にわたって回折格子が配置される例におけるＩｎＧａＰ層の挙動を示す断面図である。
【図２】ウェハの一部のみに回折格子が配置される例におけるＩｎＧａＰ層の挙動を示す断面図である。
【図３】化合物半導体層の挙動を工程順に示す断面図である。
【図４】実施形態において形成する光半導体素子（半導体装置）のレイアウトを示す図である。
【図５Ａ】実施形態に係る光半導体素子を製造する方法を示す断面図である。
【図５Ｂ】図５Ａに引き続き、光半導体素子を製造する方法を示す断面図である。
【図５Ｃ】図５Ｂに引き続き、光半導体素子を製造する方法を示す断面図である。
【図５Ｄ】図５Ｃに引き続き、光半導体素子を製造する方法を示す断面図である。
【図５Ｅ】図５Ｄに引き続き、光半導体素子を製造する方法を示す断面図である。
【図５Ｆ】図５Ｅに引き続き、光半導体素子を製造する方法を示す断面図である。
【図５Ｇ】図５Ｆに引き続き、光半導体素子を製造する方法を示す断面図である。
【図５Ｈ】図５Ｇに引き続き、光半導体素子を製造する方法を示す断面図である。
【符号の説明】
【００３６】
１：光半導体素子
２：回折格子部
３：溝
４：平坦部
５：凹部
６：凸部
１１：基板
１２：バッファ層
１３：下部クラッド層
１４：活性層
１５：回折格子層
１６：キャップ層
１７：凹部
１８：凸部
１９：開口部
２１：上部クラッド層
２２：コンタクト層
２３：ハードマスク
２５：リッジ部
２６：絶縁膜
２７：上部電極（ｎ側電極）
２８：下部電極（ｐ側電極）
【図１】
2010067639.tif 000003
【図２】
2010067639.tif 000004
【図３】
2010067639.tif 000005
【図４】
2010067639.tif 000006
【図５Ａ】
2010067639.tif 000007
【図５Ｂ】
2010067639.tif 000008
【図５Ｃ】
2010067639.tif 000009
【図５Ｄ】
2010067639.tif 000010
【図５Ｅ】
2010067639.tif 000011
【図５Ｆ】
2010067639.tif 000012
【図５Ｇ】
2010067639.tif 000013
【図５Ｈ】
2010067639.tif 000014