(57)【要約】【課題】半導体素子の動作の再現性を高めることができる半導体素子の試験方法および試験装置を提供する。【解決手段】複数の半導体素子ＩＧＢＴ１，ＩＧＢＴ２が並列に接続された半導体装置を駆動する駆動ステップと、前記駆動ステップの前後において前記複数の半導体素子の温度を測定する温度測定ステップとを有し、前記駆動ステップは、前記複数の半導体素子の両端子間に活性領域の一定電圧Ｖceが印加されて当該両端子間に一定電流Ｉcが流れるように、前記複数の半導体素子のゲート電圧Ｖgeを調節するステップＡと、前記半導体素子の飽和領域において、前記複数の半導体素子に一定のゲート電圧Ｖgeを印加して前記複数の半導体素子の両端子間に一定電流Ｉcが流れるようにするステップＢと、を含む。【選択図】  図３
2010139273.tif 000002
【特許請求の範囲】
【請求項１】
複数の半導体素子が並列に接続された半導体装置を駆動する駆動ステップと、前記駆動ステップの前後において前記複数の半導体素子の温度を測定する温度測定ステップと、を有する半導体素子の試験方法において、
前記駆動ステップは、前記複数の半導体素子の両端子間に活性領域の一定電圧が印加されて当該両端子間に一定電流が流れるように、前記複数の半導体素子のゲート電圧を調節するステップＡと、
前記半導体素子の飽和領域において、前記複数の半導体素子に一定のゲート電圧を印加して前記複数の半導体素子の両端子間に一定電流が流れるようにするステップＢと、を含むことを特徴とする半導体素子の試験方法。
【請求項２】
請求項１に記載の半導体素子の試験方法において、
前記駆動ステップは、前記ステップＡおよび前記ステップＢの順序、又は前記ステップＢおよび前記ステップＡの順序で、これらのステップを複数回繰り返すことを特徴とする半導体素子の試験方法。
【請求項３】
請求項１記載の半導体素子の試験方法において、
任意の試験時間内において、前記ステップＡの総和時間と前記ステップＢの総和時間との比が所定値に設定されることを特徴とする半導体素子の試験方法。
【請求項４】
請求項３に記載の半導体素子の試験方法において、
前記ステップＡの総和時間と前記ステップＢの総和時間との比は、前記半導体装置の使用時のＰＷＭ駆動信号のキャリア周波数に応じて設定されることを特徴とする半導体素子の試験方法。
【請求項５】
請求項１〜４のいずれか一項に記載の半導体素子の試験方法において、
前記ステップＡにおいて、前記ゲート電圧を所定の一定値に調節することを特徴とする半導体素子の試験方法。
【請求項６】
請求項１〜４のいずれか一項に記載の半導体素子の試験方法において、
前記ステップＡにおいて、前記ゲート電圧を段階的に変化させて調節することを特徴とする半導体素子の試験方法。
【請求項７】
請求項１〜４のいずれか一項に記載の半導体素子の試験方法において、
前記ステップＡにおいて、前記ゲート電圧を連続的に変化させて調節することを特徴とする半導体素子の試験方法。
【請求項８】
複数の半導体素子が並列に接続された半導体装置を駆動する駆動手段と、前記駆動手段による前記半導体装置の駆動前後において前記複数の半導体素子の温度を測定する温度測定手段と、を有する半導体素子の試験装置において、
前記駆動手段は、前記複数の半導体素子の両端子間に活性領域の一定電圧が印加されて当該両端子間に一定電流が流れるように前記複数の半導体素子のゲート電圧を調節する第１駆動制御部と、
前記半導体素子の飽和領域において、前記複数の半導体素子に一定のゲート電圧を印加して前記複数の半導体素子の両端子間に一定電流が流れるようにする第２駆動制御部と、を含むことを特徴とする半導体素子の試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の試験方法および試験装置に関するものである。
【背景技術】
【０００２】
電気自動車などの電力変換装置には、複数の半導体素子（ＩＧＢＴなどのスイッチング半導体素子）が並列接続された半導体装置が用いられている。それぞれの半導体素子の電気的特性には製造上の個体差（バラツキ）があるが、各半導体素子に流れる電流が不均一であると、ジャンクション温度も不均一になることから、過温度保護のための余裕代を大きく設定する必要が生じる。
【０００３】
このため、半導体装置を組み立てる前に半導体素子の電気的特性を予め検査し、電気的特性の揃ったものを組み合わせることが行われている（たとえば特許文献１参照）。
【０００４】
この特許文献１の試験方法では、並列接続された半導体素子に大電流かつ低電圧を印加したときの半導体素子の温度差が、同半導体素子に小電流かつ高電圧を印加したときの温度差と等しい場合は両半導体素子に流れる電流には偏りがないと判定し、前者が後者より大きい場合は両半導体素子に流れる電流に偏りがあると判定する。
【０００５】
【特許文献１】特開２００１−１４１７８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、パルス幅変調（ＰＷＭ）方式により半導体素子をスイッチング制御する場合は、半導体素子がＯＮ状態のときの電流の偏り、すなわち飽和電圧Ｖce(sat)の特性差によって生じる電流の偏りだけでなく、半導体素子のゲート閾値Ｖthの特性差（過渡変化時のスイッチング損失差）による電流の偏りも問題となる。
【０００７】
しかしながら、上記従来の試験方法は、半導体素子の飽和電圧の特性差によって生じる電流の偏りのみを試験するものであり、ゲート閾値の特性差は考慮されていない。したがって、半導体素子の動作の再現性が低く、その結果、温度の検出精度が高くないという問題があった。
【０００８】
発明が解決しようとする課題は、半導体素子の動作の再現性を高めることができる半導体素子の試験方法および試験装置を提供することである。
【課題を解決するための手段】
【０００９】
本発明は、半導体素子のゲート閾値の個体差による損失差が再現できる試験条件と、飽和電圧の個体差による損失差が再現できる試験条件とを設定することによって上記課題を解決する。
【発明の効果】
【００１０】
本発明によれば、半導体素子の飽和電圧の個体差による損失差だけでなく、ゲート閾値の個体差による損失差をも再現するので、ＰＷＭ制御などのスイッチング制御を行う実際の半導体素子の動作の再現性を高めることができる。
【発明を実施するための最良の形態】
【００１１】
以下、発明の実施形態を図面に基づいて説明する。
【００１２】
《第１実施形態》
図１は、電子ユニット１を用いたモータ駆動システムを示す電気回路図であり、発明の実施形態に係る試験方法および試験装置の被試験体である絶縁ゲートバイポーラトランジスタ（半導体素子）の一使用例である。
【００１３】
同図に示すモータ駆動システムは、たとえば電気自動車などの各種車両に適用され、組電池などから構成される直流電源３と、直流電源３から供給される直流電流を交流電流に変換する電力変換回路（インバータ）１１を含む電子ユニット１と、三相交流モータ３とを備える。
【００１４】
同図に示す電子ユニット１は、直流電源３からの直流電流を交流電流に変換し、これを三相交流モータ２に供給するもので、絶縁ゲートバイポーラトランジスタ（以下、ＩＧＢＴと略す。）１１１及び整流素子であるダイオード１１２の対（本例では６対）で構成される電力変換回路１１と、平滑用コンデンサ１２と、放電抵抗１３と、モータ駆動制御回路１６とを備える。
【００１５】
平滑用コンデンサ１２は、電力変換回路１１に並列に接続されて、直流電源３の変動やリップル成分を抑え、安定な直流電源を電力変換回路１１に供給する。
【００１６】
放電抵抗１３は、直列に接続された抵抗素子１３１と回路入切スイッチ１３２とを備え、これらが電力変換回路１１に並列に接続されている。この放電抵抗１３は、平滑用コンデンサ１２とで構成される放電経路を用いて、平滑用コンデンサ１２に蓄積された電荷を放電する。
【００１７】
モータ駆動制御回路１６は、電力変換回路１１のＩＧＢＴ１１１のゲートに駆動信号を出力するとともに放電抵抗１３の回路入力スイッチ１３２を開閉する駆動信号を出力する。
【００１８】
電子ユニット１は、直流電源３のコネクタ３１に接続される入力コネクタ１４と、三相交流モータ２のコネクタ２１に接続される出力コネクタ１５とを備える。直流電源３のコネクタ３１は直流電源の出力端子３１１を有し、電子ユニット１の入力コネクタ１４は入力端子１４１を有する。そして、コネクタ３１と入力コネクタ１４とを接続すると、直流電源３の出力端子３１１と電子ユニット１の入力端子１４１とが電気的に接続されることになる。
【００１９】
また、三相交流モータ２のコネクタ２１はモータの入力端子２１１を有し、電子ユニット１の出力コネクタ１５は出力端子１５１を有する。そして、コネクタ２１と出力コネクタ１５とを接続すると、モータ２の入力端子２１１と電子ユニット１の出力端子１５１とが電気的に接続されることになる。
【００２０】
なお、本例の被試験体は同図に示す電子ユニット１の電力変換回路１１に用いられるＩＧＢＴ１１１に限定する趣旨ではなく、並列に接続された複数の半導体素子であって発熱をともなう素子であれば適用することができる。
【００２１】
図１の電力変換回路１１は直流電源３に対してＩＧＢＴ１１１が並列接続されているが、これら並列接続された各ＩＧＢＴ１１１の電気的特性が大きく異なるとジャンクション温度差も大きくなるので過温度保護のための余裕代を大きく設定する必要が生じる。しかしながら、過温度保護の余裕代を大きく設定するには半導体素子を大きくする必要がありコストアップに繋がる。このため、電気的特性が揃ったものを組み合わせることが好ましいが、半導体装置に組み付けてから電気的特性を検査したのでは遅いので、組み付け前にＩＧＢＴ１１１の電気的特性を試験する。
【００２２】
図２は本実施形態に係る試験装置を示す電気回路図であり、被試験体として２つの半導体素子ＩＧＢＴ１，ＩＧＢＴ２を並列接続したものを例に挙げて説明する。ただし、本発明の被試験体は３つ以上の半導体素子を並列接続したものであってもよく、またＩＧＢＴ以外の半導体素子にも適用することができる。
【００２３】
並列接続された半導体素子ＩＧＢＴ１，ＩＧＢＴ２は被試験体の設置部５１にセットされ、その両端子（コレクタ、エミッタ）間に直流電源５２が印加される。５３はコンデンサ、５４は被試験体に対して直列に接続されたコイル（負荷）、５５は整流ダイオードである。直流電源５２が図１の直流電源３、コンデンサ５３が図１の平滑用コンデンサ１２、コイル５４が図１の交流モータ２に対応する。
【００２４】
また、２つの半導体素子ＩＧＢＴ１，ＩＧＢＴ２の各ゲートには、ゲート駆動信号生成回路５６からのパルス信号が印加される。
【００２５】
各半導体素子ＩＧＢＴ１，ＩＧＢＴ２には、自身の温度を検出するためのダイオードからなる温度検出素子５７が内蔵されており、温度検出素子５７の出力信号は温度測定回路５８に送出され、この温度測定回路５８により温度又は温度差が演算される。
【００２６】
図２に示すように、設置部５１にセットされた２つの半導体素子ＩＧＢＴ１，ＩＧＢＴ２の両端子間の電圧をＶce、同じく両端子間を流れる電流をＩｃ、半導体素子ＩＧＢＴ１を流れる電流をＩc1、半導体素子ＩＧＢＴ２を流れる電流をＩc2、2つの半導体素子のそれぞれのゲートに印加されるゲート駆動信号の電圧をＶgeとする。
【００２７】
図３は、本例に係る試験装置のタイミングチャートであり、時間Ｔ１とＴ２とで試験条件を変更する。すなわち、時間Ｔ１においては、半導体素子ＩＧＢＴ１，ＩＧＢＴ２の両端子間電圧Ｖceが、その活性領域の、ある一定の電圧になるようにゲート電圧Ｖgeを調節する。これにより両端子間電流Ｉcも一定の電流となる。
【００２８】
これに対して、時間Ｔ２においては、半導体素子ＩＧＢＴ１，ＩＧＢＴ２の飽和領域にて一定のゲート電圧Ｖge（図３に示す例では１５Ｖ）を印加し両端子間電流Ｉcを一定値にする。
【００２９】
時間Ｔ１における試験条件と時間Ｔ２における試験条件は、この順序又は反対の順序で少なくとも１回以上行う。そして、最初のステップ前に温度検出素子５７からの温度測定信号を温度測定回路５８に取り込んでおき、最後のステップ後にも同様に温度検出素子５７からの温度測定信号を温度測定回路５８に取り込む。そして、この測定温度又は温度差に基づいて２つの半導体素子ＩＧＢＴ１，ＩＧＢＴ２の電気的特性が等しいか否かを判定する。
【００３０】
なお、時間Ｔ１とＴ２の割合は、被試験体である半導体素子ＩＧＢＴ１，ＩＧＢＴ２が使用される場合のＰＷＭ駆動信号のキャリア周波数による損失と等価になるよう設定することが望ましい。また、半導体素子ＩＧＢＴ１，ＩＧＢＴ２が使用される場合のキャリア周波数が動作条件に応じて複数の周波数が選択されるときは、時間Ｔ１とＴ２との割合をこれに応じて変更することが望ましい。
【００３１】
次に、並列接続された２つのＩＧＢＴ間に生じる電流不均衡のメカニズムを説明する。
【００３２】
まずゲート閾値Ｖthの特性の個体差は、ＰＷＭ制御動作における損失であってスイッチング損失に影響する電流不均一性である。本例では、図３に示す時間Ｔ１においてこのスイッチング損失を再現する。
【００３３】
ここで図６は、ＰＷＭ制御のスイッチング時におけるターンＯＮ波形（図４に示すゲート電圧Ｖge、コレクタ−エミッタ間電圧Ｖce、コレクタ−エミッタ間電流Ｉc）の変化を示す波形図である。
【００３４】
まず図６に示すように、ゲート駆動信号がＯＮして立ち上がる際に、同図のａの間はゲート電圧Ｖgeが半導体素子ＩＧＢＴ１，ＩＧＢＴ２のゲート閾値Ｖthを超えない範囲を示し、この間ａは電圧Ｖceと電流Ｉcは変化しない（この間はゲート容量がチャージされる）。続くｂの間においてゲート電圧Ｖgeがゲート閾値を超えると（この間も、ゲート容量がチャージされる）、ここから電圧Ｖceが降下し始めるとともに電流Ｉcが上昇し始める。
【００３５】
さらにｃにおいては帰還容量がチャージされるのでゲート電圧Ｖgeは一定となり、電圧Ｖceはさらに降下するとともに電流Ｉcはさらに上昇する。そして、ｄにおいてゲート電圧Ｖgeは所定の電圧に向かって再び上昇し、電圧Ｖceはゲート電圧Ｖgeに応じた所定電圧に漸近するとともに、電流Ｉcもゲート電圧Ｖgeに応じた所定電流に漸近する。なお、図６の電流Ｉcの波形においては、２つの半導体素子ＩＧＢＴ１，ＩＧＢＴ２のゲート閾値Ｖthに個体差があるものとしてそれぞれの電流波形を示す。
【００３６】
ゲート駆動信号のターンオン時の電圧Ｖceと電流Ｉcの特性変化は、電圧Ｖce−電流Ｉcの静特性上の変移として捉えることができ、ゲート閾値Ｖthに個体差があると、図７に示すように電流差ΔＩcが生じる。
【００３７】
図７は、並列接続された２つの半導体素子のＶce−Ｉc特性を示すグラフであり、図６に示すゲート駆動信号のターンオン時のｂ〜ｄの特性変化を静特性の変移として表わしたグラフである。すなわち、図６のｂの間においては、ゲート電圧Ｖgeがゲート閾値Ｖthを超えて上昇し続け、これにより各半導体素子ＩＧＢＴ１，ＩＧＢＴ２を流れる電流Ｉc1，Ｉc2も上昇するが、各半導体素子ＩＧＢＴ１，ＩＧＢＴ２のゲート閾値Ｖthに個体差があるとこれらの電流差ΔＩc（＝Ｉc1−Ｉc2）は徐々に大きくなる（図７のΔＩｃ＜ΔＩc´）。そして、図６のｃ〜ｄの間においては、半導体素子を流れる電流が目的とするゲート電圧に応じた電流に漸近し始め、これらの電流差ΔＩcも徐々に小さくなってやがてゼロになる（図７のΔＩc”及びＩc参照）。
【００３８】
図７に示すΔＩcは以下の計算式で求められ、その電流不均一性によってスイッチング時の損失差となる。図８は、一般的なＩＧＢＴ半導体素子のＶge−Ｉc特性図であり、電圧Ｖgeと電流Ｉcの関係は、図８に示す直線に近似することができる。
【００３９】
［式１］
Ｉc＝ｇm1（Ｖge−Ｖth）
図２に示すように並列接続された半導体素子ＩＧＢＴ１のゲート閾値Ｖth1、相互コンダクタンスｇm1、電流Ｉc1、半導体素子ＩＧＢＴ２のゲート閾値Ｖth2、相互コンダクタンスｇm2、電流Ｉc2とすると、ゲート電圧Ｖgeは共通であるため、電流差ΔＩcは、上記式１を用いて下記式２のように表わすことができる。
【００４０】
［式２］
ΔＩc=Ｉc1−Ｉc2＝ｇm1(Ｖge−Ｖth1)−ｇm2(Ｖge−Ｖth2)
＝(ｇm1-ｇm2)・Ｖge−(ｇm1・Ｖth1-ｇm2・Ｖth2)
上記式２においてｇm1＝ｇm2とすると、
［式３］
ΔＩc=−ｇm1（Ｖth1−Ｖth2）＝−ｇm1・ΔＶth
すなわち、並列に接続した半導体素子ＩＧＢＴ１，ＩＧＢＴ２のゲート閾値差ΔＶthは電流差ΔＩｃに相関することが理解される。
【００４１】
したがって、図３に示す時間Ｔ１において、２つの半導体素子ＩＧＢＴ１，ＩＧＢＴ２のゲート閾値差ΔＶthに起因するスイッチング損失の差異を試験することができる。図１０に時間Ｔ１における動作回路（ａ）とＶce−Ｉc特性図（ｂ）を示す。
【００４２】
次に、飽和電圧Ｖce(sat)の特性の個体差は、ＰＷＭ制御動作における定常損失に影響する電流不均一性である。本例では、図３に示す時間Ｔ２においてこの定常損失を再現する。
【００４３】
図９（ａ）は、半導体素子のＶce−Ｉc特性を示すグラフであり、２つの半導体素子ＩＧＢＴ１，ＩＧＢＴ２の特性が異なると、各半導体素子に流れる電流Ｉc1，Ｉc2が異なる（ΔＩc）ことを示している。ここで、図９（ｂ）に示すように半導体素子ＩＧＢＴ１，ＩＧＢＴ２のＶce−Ｉc特性が負の温度特性を有する場合には、図９（ａ）に示す電流差ΔＩcはさらに大きくなる。
【００４４】
したがって、図３に示す時間Ｔ２において、２つの半導体素子ＩＧＢＴ１，ＩＧＢＴ２の飽和電圧差ΔＶce(sat)に起因する定常損失の差異を試験することができる。図１１に時間Ｔ２における動作回路（ａ）とＶce(sat)−Ｉc特性図（ｂ）を示す。
【００４５】
そして、ＰＷＭ制御動作時の半導体素子ＩＧＢＴ１，ＩＧＢＴ２の損失は、上述したスイッチング損失の平均Ｐ(sw)AVと定常損失の平均Ｐ(sat)AVの和Ｐ(total)AVとなる。
【００４６】
［式４］
Ｐ(total)AV＝Ｐ(sat)AV＋Ｐ(sw)AV
また、並列接続したときに各半導体素子間で生じる損失差Ｐ(total)AVは、スイッチング時の電流差による損失差の平均ΔＰ(sw)AVと、定常時の電流差による損失差の平均ΔＰ(sat)AVの和である。
【００４７】
［式５］
ΔＰ(total)AV＝ΔＰ(sat)AV＋ΔＰ(sw)AV
さて、図３に示す時間Ｔ１において、上述したスイッチング損失により生じる電流差を定常的に発生させるためには、同図の上図に示すＶce電圧を活性領域(飽和しない領域)となる定電圧に設定し、一定の電流Ｉcを流して定電力となるように、共通したゲート電圧Ｖgeを制御する。こうすることで２つの半導体素子間の電流不均一性を再現することができ、このときの損失差が上述したスイッチング時の電流差による損失差ΔＰ(sw)となる。
【００４８】
これに対して、図３に示す時間Ｔ２において、上述した定常損失の電流差を定常的に発生させるためには、同図の中図に示すように、Ｖce−Ｉc特性において半導体素子が飽和領域で動作する一定のＶge、たとえば１５Ｖで電流Ｉcを定電流制御する。こうすることで２つの半導体素子の電流負均一性を再現することができ、このときの損失差が上述した定常時の電流差による損失差ΔＰ(sat)となる。
【００４９】
これらを同じ時間Ｔ１＝Ｔ２で交互に動作させたときの平均損失は次のとおりである。
【００５０】
［式６］
2010139273.tif 000003
そして、これらの損失設定をΔＰ(total)AV＝ΔＰ(total)となるように試験条件を設定すれば、実際のＰＷＭ制御動作時の損失差と等価になり、再現性の高い状態で２つの半導体素子ＩＧＢＴ１，ＩＧＢＴ２の温度差を検査することができる。
【００５１】
以上のとおり、本実施形態の試験方法および試験装置によれば、半導体素子ＩＧＢＴ１，ＩＧＢＴ２の飽和電圧Ｖce(sat)の個体差による損失差だけでなく、ゲート閾値Ｖgeの個体差による損失差をも再現するので、ＰＷＭ制御などのスイッチング制御を行う実際の半導体素子の動作の再現性を高めることができる。その結果、温度の検出精度が高くなり、より近似した半導体素子を組み合わせることができる。
【００５２】
また、ＰＷＭ制御により動作させて平均損失を消費させる際に、動作周波数を低周波数に設定できるので電流Ｉcや電圧Ｖceが安定し、検出精度がより高くなる。  また、時間Ｔ１とＴ２の割合を、半導体素子ＩＧＢＴ１，ＩＧＢＴ２が使用される場合（図１に示す電力変換装置１１など）のＰＷＭ駆動信号のキャリア周波数（図１のモータ駆動制御回路１６から出力される駆動信号）による損失と等価になるよう設定することで、実際の使用状態により近づけることができ、検出精度がより高くなる。
【００５３】
また、半導体素子ＩＧＢＴ１，ＩＧＢＴ２が使用される場合のキャリア周波数が動作条件に応じて複数の周波数が選択されるときは、時間Ｔ１とＴ２との割合をこれに応じて変更することで、実際の使用状態により近づけることができ、検出精度がより高くなる。
【００５４】
《第２実施形態》
図４は発明の他の実施形態に係る試験装置の動作を示すタイミングチャートである。上述した第１実施形態に比べ、本例では、時間Ｔ１におけるゲート電圧Ｖgeの調節を段階的に増加させる点が相違し、その他の構成は第１実施形態と同じであるためここに援用する。
【００５５】
図４の中図に示すように時間Ｔ１におけるゲート電圧Ｖgeを段階的に増加させることで、実際のスイッチング動作（電力変換器１１として）を行う際のゲート電圧の立ち上りにより近づけることができる。したがって、動作の再現性が高まり温度の検出精度が高くなる。
【００５６】
《第３実施形態》
図５は発明のさらに他の実施形態に係る試験装置の動作を示すタイミングチャートである。上述した第１実施形態及び第２実施形態に比べ、本例では、時間Ｔ１におけるゲート電圧Ｖgeの調節を連続的に増加させる点が相違し、その他の構成は第１実施形態と同じであるためここに援用する。
【００５７】
図５の中図に示すように時間Ｔ１におけるゲート電圧Ｖgeを連続的に増加させることで、実際のスイッチング動作（電力変換器１１として）を行う際のゲート電圧の立ち上りに、第２実施形態に比べてもより近づけることができる。したがって、動作の再現性が高まり温度の検出精度が高くなる。
【図面の簡単な説明】
【００５８】
【図１】発明の実施形態に係る試験方法の被試験体が使用される一例を示す図であって、電子ユニットを用いたモータ駆動システムを示す電気回路図である。
【図２】発明の実施形態に係る試験装置を示す電気回路図である。
【図３】図２の試験装置の動作を示すタイミングチャートである。
【図４】発明の他の実施形態に係る試験装置の動作を示すタイミングチャートである。
【図５】発明のさらに他の実施形態に係る試験装置の動作を示すタイミングチャートである。
【図６】ＰＷＭ制御のスイッチング時におけるターンＯＮ波形（図４に示すゲート電圧Ｖge、コレクタ−エミッタ間電圧Ｖce、コレクタ−エミッタ間電流Ｉc）の変化を示す波形図である。
【図７】並列接続された２つの半導体素子のＶce−Ｉc特性を示すグラフである。
【図８】一般的なＩＧＢＴ半導体素子のＶge−Ｉc特性図である。
【図９】一般的なＩＧＢＴ半導体素子のＶce−Ｉc特性を示すグラフである。
【図１０】図３に示す時間Ｔ１の動作原理を説明するための電気回路図およびＶce−Ｉc特性図である。
【図１１】図３に示す時間Ｔ２の動作原理を説明するための電気回路図およびＶce(sat)−Ｉc特性図である。
【符号の説明】
【００５９】
ＩＧＢＴ１，ＩＧＢＴ２，１１１…半導体素子
５１…設置台
５２…直流電源
５３…コンデンサ
５４…コイル
５５…ダイオード
５６…ゲート駆動信号生成回路（駆動手段、第１・第２駆動制御部）
５７…温度検出素子
５８…温度測定回路（温度測定手段）
【図１】
2010139273.tif 000004
【図２】
2010139273.tif 000005
【図３】
2010139273.tif 000006
【図４】
2010139273.tif 000007
【図５】
2010139273.tif 000008
【図６】
2010139273.tif 000009
【図７】
2010139273.tif 000010
【図８】
2010139273.tif 000011
【図９】
2010139273.tif 000012
【図１０】
2010139273.tif 000013
【図１１】
2010139273.tif 000014