(57)【要約】【課題】高出力を得やすい半導体装置及びその製造方法を提供することを目的とする。【解決手段】半導体装置は、基板１００と、基板１００上に形成された化合物半導体層１１０と、化合物半導体層１１０を用いて作製されたトランジスタ１２０と、基板１００の裏面から化合物半導体層１１０の厚さ方向の途中まで除去された除去領域１３０と、除去領域１３０に埋め込まれ、前記基板より高い熱伝導度を有する高熱伝導性絶縁体１３１とを備えるものである。【選択図】図１
2010067662.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された化合物半導体層と、
前記化合物半導体層を用いて作製されたトランジスタと、
前記基板の裏面から前記化合物半導体層の厚さ方向の途中まで除去された除去領域と、
前記除去領域に埋め込まれ、前記基板より高い熱伝導度を有する高熱伝導性絶縁体とを備える半導体装置。
【請求項２】
前記化合物半導体層は、前記基板との成長初期層を有し、
前記除去領域では、前記基板の裏面から少なくとも前記成長初期層の厚さ方向の途中まで除去されたことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記成長初期層には、ｐ型またはｎ型の導電性を示す領域が含まれていることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記基板がＳｉ基板であり、
前記高熱伝導性絶縁体が前記Ｓｉ基板より高い熱伝導度を有する材料であることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
前記高熱伝導性絶縁体と前記基板との間に、前記高熱伝導性絶縁体より低い熱伝導度を有する低熱伝導性絶縁体が形成されていることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
【請求項６】
複数の前記トランジスタを平面に配置し、各前記高熱伝導性絶縁体の間の少なくとも一部に前記基板が残っていることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
【請求項７】
前記基板及び前記高熱伝導性絶縁体のうち、少なくともいずれか一方が金属で覆われていることを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。
【請求項８】
前記高熱伝導性絶縁体以外の領域にある前記基板と前記化合物半導体層に貫通電極が設けられていることを特徴とする請求項１乃至７のいずれか１項に記載の半導体装置。
【請求項９】
前記化合物半導体層が窒化物半導体層であることを特徴とする請求項１乃至８のいずれか１項に記載の半導体装置。
【請求項１０】
基板上に化合物半導体層を形成する工程と、
前記化合物半導体層を有するトランジスタを作製する工程と、
前記基板の裏面から前記化合物半導体層の厚さ方向の途中まで除去された除去領域を形成する工程と、
前記除去領域に、前記基板より高い熱伝導度を有する高熱伝導性絶縁体を埋め込む工程とを備える半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
窒化ガリウム（ＧａＮ）や窒化アルミニウムガリウム（ＡｌＧａＮ）等の窒化物半導体を用いて電界効果型トランジスタ（ＦＥＴ）のような電子デバイスを作製すると高出力化に有効な、高電圧動作が可能となる。これは、窒化物半導体が砒化物半導体（例えば砒化ガリウム（ＧａＡｓ））や燐化物半導体（例えば燐化インジウム（ＩｎＰ））に比べエネルギーバンドギャップが広く絶縁破壊電圧が高いためである。このような理由で近年窒化物半導体を用いたＦＥＴの開発が盛んである。
【０００３】
ＧａＮ−ＦＥＴ等の窒化物半導体ＦＥＴ（Field effect transistor）は、これまで主にサファイア基板やＳｉＣ基板上に成長されたものが多く作製されてきた。これら基板上のＧａＮ−ＦＥＴの構造や特性に関して非特許文献１など多くの報告がされている。実際にはトランジスタを横方向に並べた、マルチフィンガー構造にすることで、大きな出力を得ている。このような、マルチフィンガー構造のレイアウトに関しては例えば非特許文献２に記載されている。その結果、ＳｉＣを用いたＧａＮ−ＦＥＴでは、２ＧＨｚ帯において数百Ｗを超える大きな出力を有するＧａＮ−ＦＥＴが報告されるまでになった。ＳｉＣ基板は熱伝導度が高く、絶縁性に優れているという利点がある。しかし、実用化という点で、ＳｉＣ基板は一般に高価であり、さらに品質の良い大口径ＳｉＣ基板の入手が困難である。このため、ＳｉＣ基板を用いた場合、製造コストを如何に低くすることができるかが課題である。
【０００４】
そのような中、Ｓｉ基板上の窒化物半導体デバイスが注目されている。その理由として、Ｓｉ基板は安価であり、さらに大口径化が容易であるが故の製造コストの低減が見込まれることが挙げられる。さらに、Ｓｉ上に作製したデバイス（例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor））と化合物半導体で作製したデバイス（例えばレーザーダイオードや電界効果型トランジスタ）の一体化による高機能化が可能となることが挙げられる。
【０００５】
これまでにも、Ｓｉ基板上に形成した窒化物以外の化合物半導体を用いたデバイスを作製する研究開発が多く行われてきた。しかしながら、格子定数差から生じる結晶成長の制御の困難さや結晶欠陥による特性劣化、熱膨張係数差からもたらされる基板の反りの問題等で、実用化には至っていなかった。その点、窒化物半導体は、ＧａＡｓに比べ比較的容易に結晶性の良好な窒化物半導体層を形成することが可能であることがわかり、近年Ｓｉ基板上の窒化物半導体を用いたデバイスに関する報告が増えてきている。このようなＳｉ基板上のＧａＮ−ＦＥＴに関する構造や特性は、非特許文献３や非特許文献４に示されている。
【０００６】
ここで、非特許文献３に記載された、Ｓｉ基板上に形成されたＧａＮ−ＦＥＴを説明する。図７は、Ｓｉ基板上に形成されたＧａＮ−ＦＥＴの構成を示す断面模式図である。導電性Ｓｉ基板１０上には、ＡｌＮ層、ＡｌＧａＮ層、及びＧａＮ／ＡｌＮ超格子構造がこの順序で成長されたバッファ層１１が形成される。そして、その上には、ＧａＮ層１２とＡｌＧａＮ層１３がこの順序で成長されている。ＡｌＧａＮ層１３表面には、ＳｉＮ膜２３によって覆われる。ＳｉＮ膜２３には、部分的に開口を有する。
【０００７】
ＳｉＮ膜２３上には、ソース電極２０、ドレイン電極２２、及びゲート電極２１が形成される。これらの電極は、ＳｉＮ膜２３の開口に埋設され、ＡｌＧａＮ層１３に接する。オーミック電極であるソース電極２０及びドレイン電極２２は、Ｔｉ／Ａｕ系金属材料を用いて形成される。ショットキー電極であるゲート電極２１は、ソース電極２０及びドレイン電極２２間に、Ｐｄ／Ｓｉを用いて形成される。ＳｉＮ膜２３とゲート電極２１は、ＳｉＮ膜２４で覆われている。ソース電極２０は、ソース配線２５を通して導電性Ｓｉ基板１０と接続されている。ドレイン電極２２は、ドレイン配線２６と接続される。また、導電性Ｓｉ基板１０の裏面には、裏面金属３０が形成される。詳細なデバイス作製方法は非特許文献３に記載されているので省略する。このような構造によって、Ｓｉ基板上のＧａＮ−ＦＥＴにおいても１００Ｗを超える出力を有するという報告がされている。
【特許文献１】特開２００７−２７３６４９号公報
【特許文献２】特開平５−１４４７６４号公報
【特許文献３】特開平９−２６６２１５号公報
【特許文献４】特表２００４−５３２５１３号公報
【特許文献５】特開２００６−４０９３２号公報
【非特許文献１】Y. Ando, Y. Okamoto, H. Miyamoto, T. Nakayama, T. Inoue, and M. Kuzuhara, "10-W/mm AlGaN-GaN HFET With a Field Modulating Plate", IEEE Electron Device Letters, vol. 24, No. 5, May 2003, pp. 289-291.
【非特許文献２】Takashi Inoue, Yuji Ando, Hironobu Miyamoto, Tatsuo Nakayama, Yasuhiro Okamoto, Kohji Hataya, and Masaaki Kuzuhara, "30-GHz-Band Over 5-W Power Performance of Short-Channel AlGaN/GaN Heterojunction FETs", IEEE Transaction on Microwave Theory And Techniques, vol. 53, No. 1, January 2005, pp. 74-80.
【非特許文献３】Masahiro Hikita, Manabu Yanagihara, Kazushi Nakazawa, Hiroaki Ueno, Yutaka Hirose, Tetsuzo Ueda, Yasuhiro Uemoto, Tsuyoshi Tanaka, Daisuke Ueda, and Takashi Egawa, "AlGaN/GaN Power HFETs on Silicon substrate With Source-Via Grounding(SVG) Structure", IEEE Transaction On Electron Devices, Vol. 52, No. 9, September 2005, pp.1963-1968.
【非特許文献４】R. Therrien, S. Singhal, A. Chaudhari, W. Nagy, J. Marquart, J. W. Johnson, A. W. Hanson, J. Riddle, P. Rajagopal, B. Preskenis, O. Zhitova, J. Willamson, I. C. Kizilyalli, K. J. Linthicum, "AlGaNGaN HFETs on Si Substrates for WiMAX Applications", 2006 IEEE MTT-S International Microwave Symposium Digest, June 2006, pp. 710-713.
【発明の開示】
【発明が解決しようとする課題】
【０００８】
このように、Ｓｉ基板上に作製されたＧａＮ−ＦＥＴで高い出力が実現されてきたが、まだ課題が残っている。以下にその課題について説明する。
Ｓｉ基板と窒化物半導体の界面付近に導電層が形成されるという問題がある。特許文献１では、Ｓｉ基板上に成長した窒化物半導体において、Ｓｉ基板と窒化物半導体界面においてＧａやＡｌが拡散することによってｐ型の拡散層が形成されるとしている。このような導電層が存在する窒化物半導体層構造上にＦＥＴやマイクロストリップ線路等の配線を形成すると、ＦＥＴの耐圧特性が劣化し高電圧動作が阻害される。また、線路の通過損失や利得等の高周波特性が劣化する要因になる。
【０００９】
特許文献１では、ｐ型拡散層を補償するように、Ｓｉ基板にイオン注入をすることで導電層を介した電流を抑え、結果高耐圧特性を得るとしている。しかしながら、この方法では、拡散層を補償するためのＳｉへのイオン注入のドーズ量に細心の注意を払う必要があり、ＧａやＡｌの拡散の制御等に課題が残される。
【００１０】
また、特許文献２には、ＩＩＩ−Ｖ族化合物半導体であるＧａＡｓをＳｉ基板上に成長させた半導体装置について記載されている。このような半導体装置では、Ｓｉ基板上への成長初期に結晶欠陥が導入されるとともに、Ｓｉ基板中のＳｉがＧａＡｓ層へ拡散する。これにより、Ｓｉ基板と化合物半導体界面の抵抗率が低下することが特許文献２において指摘されている。窒化物半導体もＩＶ族のＳｉ基板やＳｉＣ基板に成長している。このため、基板上への窒化物半導体によるバッファ層の成長初期に生じる結晶欠陥や、Ｓｉ基板から窒化物半導体層へのＳｉの拡散等がある。これにより、窒化物半導体の場合も、基板と半導体界面にやはり意図しない導電層が生じることは容易に推測できる。
【００１１】
このような結晶欠陥やＳｉの拡散は、バッファ層の成長条件によって変わる。従って、成長には細心の注意を払う必要がある。また、一般に良好な絶縁性を持つＳｉ基板の入手は困難であり、Ｓｉ基板自体の導電性も高周波特性の劣化を起こし得る。高周波特性の劣化は、トランジスタ部のみに限られたことではなく、モノリシックマイクロ波集積回路（Monolithic Microwave Integrated Circuit：ＭＭＩＣ）を作製した際の配線等の損失としても現れ、所望の特性が得られないことがある。
【００１２】
また、Ｓｉ基板は従来用いられてきたＳｉＣ基板に比べ熱伝導度が低く、放熱性に劣るという問題がある。そのため、高い出力密度を持つＧａＮ−ＦＥＴをＳｉ基板上に形成すると、温度による高周波利得や出力特性等のデバイス特性の劣化が生じやすい。前にも述べたように、実際のデバイスでは、マルチフィンガー構造にしている。このため、各ゲートフィンガー部での発熱に加え、隣接するフィンガー同士による熱干渉の影響が現れる。従って、マルチフィンガー構造では、単独のフィンガー構造と比べ、さらに特性が劣化する。このため、いかにＦＥＴ部で生じた熱を効率的に逃がし、かつ隣のデバイスとの熱干渉を防ぐかが重要である。
【００１３】
放熱性を向上するという目的で、特許文献３では発熱部（トランジスタが形成されている部分）の直下の基板を半導体層に達するまで除去する。そして、その部分に金属による熱伝導体を設けている。この構造によると、放熱性は向上する。しかし、化合物半導体層と金属熱伝導層が接触しているため、高電圧を印加した場合、発熱部直下の基板があるときに比べ耐圧特性が劣化して、高電圧動作が困難になる。
【００１４】
また、一般にＦＥＴに用いる化合物半導体層の厚さは数ミクロン程度で非常に脆い。従って、このような薄いところに金属熱伝導層を設ける特許文献３のような構造では、作成中に割れる等により歩留まりが低下することが考えられる。このため、その作製には、細心の注意を払う必要がある。さらに、発熱部下の基板を取り除いて金属による熱伝導体を設けているため、発熱部の電極間に生じる寄生容量の増大を招く。そして、高周波特性の劣化を引き起こす。また、この構造の場合、基板のみを除去しているため、前述したＳｉ基板と窒化物半導体層界面付近の導電層はそのまま残っている。このため、耐圧特性と高周波特性が劣化する恐れがある。
【００１５】
また、放熱性を改善するとして、特許文献４では熱発散層を導入し、広い面積に熱を分散するという手法をとっている。しかしながら、複数のゲートフィンガーを有するマルチフィンガー構造では、選択する材料により、熱が隣接する他のフィンガー部へも伝播し、その結果熱干渉による特性の劣化が引き起こされる。さらに、この構造の場合、前述したＳｉ基板と窒化物半導体層界面付近の導電層はそのまま残っており、耐圧特性と高周波特性が劣化する恐れがある。
【００１６】
また、放熱性を改善するとして、特許文献５では、Ｓｉ基板に高熱伝導性絶縁体層を設けている。しかしながら、この構造の場合、前述したＳｉ基板と窒化物半導体層界面付近の導電層はそのまま残っており、耐圧特性と高周波特性が劣化する恐れがある。また、Ｓｉ基板全面に絶縁体を設けているため、複数のトランジスタを配置した際の熱干渉は避けられない。さらに、マイクロストリップ線路を用いたＭＭＩＣを作製する際に必要な裏面金属と表面のトランジスタ等の接地性を確保するための貫通電極の作製が困難となってしまう。
【００１７】
本発明は、上記の問題を鑑みるためになされたものであり、高出力を得やすい半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１８】
本実施の形態にかかる半導体装置は、基板と、前記基板上に形成された化合物半導体層と、前記化合物半導体層を用いて作製されたトランジスタと、前記基板の裏面から前記化合物半導体層の厚さ方向の途中まで除去された除去領域と、前記除去領域に埋め込まれ、前記基板より高い熱伝導度を有する高熱伝導性絶縁体とを備えるものである。
【００１９】
本実施の形態にかかる半導体装置の製造方法は、基板上に化合物半導体層を形成する工程と、前記化合物半導体層を有するトランジスタを作製する工程と、前記基板の裏面から前記化合物半導体層の厚さ方向の途中まで除去された除去領域を形成する工程と、前記除去領域に、前記基板より高い熱伝導度を有する高熱伝導性絶縁体を埋め込む工程とを備える方法である。
【発明の効果】
【００２０】
本発明によれば、高出力を得やすい半導体装置及びその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００２１】
実施の形態１．
まず、図１を参照して、本実施の形態にかかる半導体装置について説明する。図１は、半導体装置の要部の構成を示す断面模式図である。半導体装置は、トランジスタを有する。ここでは、トランジスタとして電界効果型トランジスタ（ＦＥＴ）を用いて説明する。
【００２２】
半導体装置は、基板１００上に化合物半導体層１１０が形成された構成を有する。基板１００としては、例えばＳｉ基板を用いることができる。化合物半導体層１１０としては、窒化物半導体層を用いることができる。化合物半導体層１１０は、基板１００側から、バッファ層１１１、チャネル層１１２、電子供給層１１３が順次形成された構成を有する。バッファ層１１１は、化合物半導体層１１０の成長初期層であり、格子不整合を緩和するために形成される。また、バッファ層１１１には、ｐ型またはｎ型の導電性を示す領域が含まれる。チャネル層１１２は、電子供給層１１３との界面付近に２次元電子ガスが誘起され、電子が当該界面付近を走行する。ここでは、チャネル層１１２として、窒化ガリウム（ＧａＮ）を用いる。電子供給層１１３は、チャネル層１１２より電子親和力が小さく、チャネル層１１２に電子を供給する。ここでは、電子供給層１１３として、窒化アルミニウムガリウム（ＡｌＧａＮ）を用いる。
【００２３】
トランジスタ１２０は、化合物半導体層１１０を用いて作製される。すなわち、化合物半導体層１１０を一部に有するトランジスタ１２０が基板１００上に形成される。また、トランジスタ１２０は、化合物半導体層１１０に加えて、ソース電極１２１、ゲート電極１２２、ドレイン電極１２３、第１表面保護膜１２４、及び第２表面保護膜１２５を有する。また、図には示していないが、ゲート電極１２２を挟んで、ソース電極１２１からドレイン電極１２３までの領域以外の領域に、アイソレーション化がなされていてもよい。例えば、電子供給層１１３、及びチャネル層１１２の電子供給層１１３との界面付近に酸化処理等を行う。これにより、チャネル層１１２の電子供給層１１３との界面付近に２次元電子ガスが発生せず、アイソレーション化がなされる。
【００２４】
ソース電極１２１及びドレイン電極１２３は、化合物半導体層１１０の電子供給層１１３上に形成される。ソース電極１２１及びドレイン電極１２３は、電子供給層１１３とオーム性接触（オーミック接触）がとられる。また、ソース電極１２１及びドレイン電極１２３が形成された領域以外の電子供給層１１３表面は、第１表面保護膜１２４によって覆われる。ここでは、第１表面保護膜１２４として、絶縁膜である窒化シリコン（ＳｉＮ）膜を用いる。
【００２５】
第１表面保護膜１２４上には、ゲート電極１２２が形成される。ゲート電極１２２に印加される電圧によって、チャネル層１１２内の電子供給層１１３界面付近を走行するキャリアを制御することができる。また、第１表面保護膜１２４には開口が形成されており、ゲート電極１２２は、この開口に埋設される。これにより、ゲート電極１２２と電子供給層１１３とがショットキー性接触する。ゲート電極１２２は、ソース電極１２１及びドレイン電極１２３によって挟まれる。ここでは、ゲート電極１２２のドレイン端における電界集中による耐圧特性の劣化を防ぐため、ゲート電極１２２をフィールドプレート構造にしている。具体的には、第１表面保護膜１２４上のゲート電極１２２をドレイン電極１２３側に伸ばしている。すなわち、ゲート電極１２２は、ソース電極１２１側よりドレイン電極１２３側に突出した形状を有する。
【００２６】
そして、ゲート電極１２２を覆うように、第１表面保護膜１２４上には、第２表面保護膜１２５が形成される。ここでは、第２表面保護膜１２５として、絶縁膜である窒化シリコン（ＳｉＮ）膜を用いる。また、ソース電極１２１及びドレイン電極１２３は、第１表面保護膜１２４及び第２表面保護膜１２５によって覆われず、露出している。
【００２７】
トランジスタ１２０の下において、基板１００の裏面から化合物半導体層１１０の厚さ方向の途中までが除去されている。そして、少なくとも、トランジスタ１２０の直下の基板１００とバッファ層１１１の界面を含んだ領域が除去されている。これにより、基板１００と化合物半導体層１１０界面付近の導電層が除去される。そして、トランジスタ１２０の耐圧特性が向上し、高電圧動作が可能となる。図１においては、トランジスタ１２０の下において、チャネル層１１２に達するまで基板１００及び化合物半導体層１１０が除去されている。具体的には、バッファ層１１１の少し上層まで化合物半導体層１１０が除去されている。除去する範囲としては、少なくともバッファ層１１１まで除去することが好ましい。また、二次元電子ガスが減少しない程度に除去することが好ましい。
【００２８】
この基板１００及び化合物半導体層１１０が除去された領域を除去領域１３０とする。除去領域１３０は、トランジスタ１２０の直下全域に亘って形成しなくてもよい。すなわち、トランジスタ１２０の直下全域において、基板１００とバッファ層１１１の界面を含んだ領域が除去されていなくてもよい。例えば、ゲート電極１２２を挟む、ソース電極１２１及びドレイン電極１２３より内側において、ゲート電極１２２を中心としたある程度の範囲内で、この界面を含んだ領域を除去してもよい。図１においては、ソース電極１２１のゲート電極１２２側近傍から、ドレイン電極１２３のゲート電極１２２側近傍までにおいて、上記界面を含んだ領域が除去される。また、図１において、除去領域１３０は、等脚台形状に形成される。すなわち、除去領域１３０は、基板１００の裏面側に向けて末広がりの形状を有する。これにより、基板１００裏面から放熱しやすくなる。本実施の形態では除去領域１３０を等脚台形状に形成したが、この形状に限るものでもなく、基板１００の裏面から化合物半導体層１１０の厚さ方向の途中まで除去されていれば、放熱効果が得られる。
【００２９】
除去領域１３０には、高熱伝導性絶縁体１３１が埋め込まれている。高熱伝導性絶縁体１３１としては、基板１００よりも高い熱伝導度を有し、かつ良好な絶縁性を示す材料が用いられる。これにより、トランジスタ１２０で発生した熱は、基板１００より熱伝導度の高い高熱伝導性絶縁体１３１を通って放熱される。例えば、基板１００としてＳｉを用いた場合、高熱伝導性絶縁体１３１としては、窒化アルミニウム、窒化ホウ素、ダイアモンド、ＳｉＣ等を用いることができる。ここでは、高熱伝導性絶縁体１３１として、窒化アルミニウム（ＡｌＮ）を用いる。また、高熱伝導性絶縁体１３１は、除去領域１３０の内側において、基板１００の全表面に接するように形成することが好ましい。これにより、放熱効率を高めることができる。本実施の形態にかかる半導体装置は、以上のような構成を有する。
【００３０】
このように、基板１００と共に化合物半導体層１１０を除去している。このため、トランジスタ１２０の下の基板１００中にある拡散層や、半導体層にある意図せず形成された導電層がなくなり、耐圧特性が向上する。そして、高電圧動作が可能となり、これまで以上に高出力の半導体装置が実現される。
【００３１】
また、除去領域１３０に、金属のような導電性材料ではなく、高熱伝導性絶縁体１３１が埋め込まれている。このため、寄生容量が減少し、高周波特性の劣化がなく、より高い周波数で動作する半導体が実現される。また、基板１００と一部の化合物半導体層１１０を除去し、その領域に高熱伝導性絶縁体１３１を埋め込んでいる。すなわち、トランジスタ１２０の近くに高熱伝導性絶縁体１３１を埋め込んでいることにより、トランジスタ１２０で発生した熱を効率よく逃がすことが可能となる。このため、温度による高周波利得や出力特性等のデバイス特性の劣化が生じにくくなる。また、トランジスタ１２０で発生した熱は高熱伝導性絶縁体１３１を通って放熱されるため、半導体装置が複数の素子を有する場合でも、他の素子との熱干渉の影響を抑制することができる。
【００３２】
なお、図１においては、バッファ層１１１の少し上まで化合物半導体層１１０を除去したがこれに限らない。トランジスタ１２０として用いる二次元電子ガスが減少しない程度まで化合物半導体層１１０を除去してもよい。また、少なくとも、成長初期層であるバッファ層１１１の中で抵抗率の低い領域が取り除かれていることが好ましい。すなわち、基板１００裏面から少なくともバッファ層１１１の厚さ方向の途中まで除去されていることが好ましい。
【００３３】
次に、図２、３を参照して、本実施の形態にかかる半導体装置の製造方法を説明する。図２、３は、半導体装置の製造方法を示す断面模式図である。
【００３４】
まず、基板１００上に、有機金属気相エピタキシ（Metal Organic Vapor Phase Epitaxy：ＭＯＶＰＥ）成長法によって、窒化物半導体材料を用い、化合物半導体層１１０を成長させる。具体的には、基板１００上に、バッファ層１１１、チャネル層１１２、電子供給層１１３を順次成長させる。ここでは、基板１００としてＳｉ基板、チャネル層１１２としてＧａＮ層、電子供給層１１３としてＡｌＧａＮ層を用いる。以上の工程により、図２（ａ）に示す構成となる。
【００３５】
次に、電子供給層１１３上に、ソース電極１２１及びドレイン電極１２３を形成する。ソース電極１２１及びドレイン電極１２３としては、Ｔｉ／Ａｌ等の金属を用いる。そして、プラズマＣＶＤ（Chemical Vapor Deposition）法により、ソース電極１２１からドレイン電極１２３までの間において、電子供給層１１３上に第１表面保護膜１２４を堆積させる。すなわち、ソース電極１２１及びドレイン電極１２３は、第１表面保護膜１２４によって覆われず、露出している。ここでは、第１表面保護膜１２４としてＳｉＮ膜を用いる。そして、ＳｉＮ膜を１００ｎｍ程度堆積させる。以上の工程により、図２（ｂ）に示す構成となる。
【００３６】
そして、フッ素系ガスを用いドライエッチングにより、ソース電極１２１とドレイン電極１２３との間の一部の第１表面保護膜１２４を除去する。すなわち、後にゲート電極１２２が形成される領域に相当する一部の第１表面保護膜１２４を開口する。これにより、電子供給層１１３の一部が露出する。そして、電子線蒸着法により、第１表面保護膜１２４上にゲート電極１２２を形成する。また、ゲート電極１２２は、第１表面保護膜１２４の開口に埋設される。これにより、ゲート電極１２２と電子供給層１１３とが接する。ゲート電極１２２としては、Ｎｉ／Ａｕ等の金属を用いることができる。
【００３７】
次に、プラズマＣＶＤ法により、ソース電極１２１からドレイン電極１２３までの間において、第１表面保護膜１２４上に第２表面保護膜１２５を成膜する。すなわち、ソース電極１２１及びドレイン電極１２３は、第２表面保護膜１２５によって覆われず、露出している。また、ソース電極１２１とゲート電極１２２の間、及びゲート電極１２２とドレイン電極１２３の間では、第１表面保護膜１２４は、第２表面保護膜１２５によって覆われる。そして、ゲート電極１２２は、第２表面保護膜１２５によって覆われる。ここでは、第２表面保護膜１２５としてＳｉＮ膜を用いる。そして、ＳｉＮ膜を１００ｎｍ程度成膜させる。これにより、トランジスタ１２０が形成され、図２（ｃ）に示す構成となる。
【００３８】
そして、基板１００の裏面側を研削や研磨によって、１００μｍ程度まで薄層化する。その後、基板１００の裏面において、トランジスタ１２０の直下にあたる領域以外をフォトレジストによって覆う。すなわち、トランジスタ１２０の直下にあたる領域のみ、基板１００の裏面が露出している。そして、塩素系ガスを用いたドライエッチングにより、基板１００裏面から化合物半導体層１１０のチャネル層１１２に達するまで、基板１００及び化合物半導体層１１０を除去する。これにより、化合物半導体層１１０において、バッファ層１１１が除去される。また、化合物半導体層１１０のチャネル層１１２の厚さ方向の一部も除去される。以上の工程により、除去領域１３０が形成され、図３（ｄ）に示す構成となる。
【００３９】
その後、スパッタ法により、除去領域１３０に高熱伝導性絶縁体１３１を堆積させる。また、基板１００裏面側が平面状になるように、除去領域１３０には、高熱伝導性絶縁体１３１が埋設される。ここでは、高熱伝導性絶縁体１３１としてＡｌＮを用いる。以上の工程により、図３（ｅ）に示す構成となり、半導体装置が作製される。
【００４０】
このように、トランジスタ１２０と対応する領域において、基板１００及びバッファ層１１１を除去する。これにより、拡散層や意図せず形成された導電層が取り除かれる。従って、高耐圧化を実現でき、より高周波での動作が可能となる。そして、除去領域１３０に高熱伝導性絶縁体１３１を埋め込む。これにより、高熱伝導性絶縁体１３１を通して、トランジスタ１２０で生じた熱を効果的に放熱することができる。このように、本実施の形態にかかる半導体装置によれば、放熱性が向上し、さらに高耐圧特性と高周波特性に優れ高出力を得やすい半導体装置が実現できる。
【００４１】
実施の形態２．
本実施の形態にかかる半導体装置は、実施の形態１にかかる半導体装置に低熱伝導性絶縁体を付加した構成を有する。ここで、図４を参照して、本実施の形態にかかる半導体装置について説明する。図４は、半導体装置の要部の構成を示す断面模式図である。なお、基本的な構成、製造方法等は、実施の形態１と同様なので、適宜、説明を簡略又は省略する。
【００４２】
半導体装置の除去領域１３０には、高熱伝導性絶縁体１３１及び低熱伝導性絶縁体１３２が埋め込まれている。低熱伝導性絶縁体１３２としては、高熱伝導性絶縁体１３１よりも低い熱伝導度を有し、かつ良好な絶縁性を示す材料が用いられる。また、低熱伝導性絶縁体１３２として、基板１００よりも低い熱伝導度を有する材料を用いることが好ましい。これにより、基板１００への熱の伝導をさらに抑制することができる。低熱伝導性絶縁体１３２としては、酸化ケイ素、窒化ケイ素、樹脂材料等を用いることができる。ここでは、高熱伝導性絶縁体１３１としてＡｌＮ、低熱伝導性絶縁体１３２としてＳｉＯ２を用いる。
【００４３】
低熱伝導性絶縁体１３２は、除去領域１３０において、基板１００と接する面に形成される。すなわち、除去領域１３０の側面に低熱伝導性絶縁体１３２が形成される。また、低熱伝導性絶縁体１３２は、基板１００への熱の伝導を抑制することができれば、薄く形成することが好ましい。これにより、除去領域１３０を大きくすることなく、放熱を十分に行うことができる。そして、低熱伝導性絶縁体１３２の内側に、高熱伝導性絶縁体１３１が形成される。すなわち、高熱伝導性絶縁体１３１の側面は、低熱伝導性絶縁体１３２によって完全に取り囲まれる。換言すると、高熱伝導性絶縁体１３１と基板１００の間に、低熱伝導性絶縁体１３２が設けられる。高熱伝導性絶縁体１３１は、チャネル層１１２と低熱伝導性絶縁体１３２に接する。また、高熱伝導性絶縁体１３１は、基板１００とは接しない。
【００４４】
トランジスタ１２０からの熱は、高熱伝導性絶縁体１３１を通って放熱される。本実施の形態では、低熱伝導性絶縁体１３２が基板１００と高熱伝導性絶縁体１３１の間に設けられる。このため、高熱伝導性絶縁体１３１に伝導した熱が、高熱伝導性絶縁体１３１から基板１００に伝導することを抑制することができる。すなわち、半導体装置が複数の素子を有する場合でも、他の素子との熱干渉の影響を抑制することができる。また、低熱伝導性絶縁体１３２は、トランジスタ１２０から高熱伝導性絶縁体１３１への放熱を妨げることがないように形成される。これにより、放熱効率を十分に保つことができる。
【００４５】
次に、本実施の形態にかかる半導体装置の製造方法について説明する。まず、除去領域１３０の形成まで実施の形態１と同様に行う。すなわち、図２（ａ）〜図３（ｄ）に示される工程を順次行う。その後、基板１００の裏面側からプラズマＣＶＤ法により、低熱伝導性絶縁体１３２を成膜する。低熱伝導性絶縁体１３２としては、酸化膜を用いることができる。ここでは、低熱伝導性絶縁体１３２としてＳｉＯ２を用いる。そして、パターニングされたレジストを用いて、チャネル層１１２と接する低熱伝導性絶縁体１３２、及び除去領域１３０以外の基板１００と接する低熱伝導性絶縁体１３２を除去する。これにより、除去領域１３０の側面上に、低熱伝導性絶縁体１３２が残る。最後に、スパッタ法により、除去領域１３０に高熱伝導性絶縁体１３１を堆積させる。これにより、本実施の形態にかかる半導体装置が作製される。
【００４６】
このように、高熱伝導性絶縁体１３１あるいは基板１００より熱伝導度の低い低熱伝導性絶縁体１３２を高熱伝導性絶縁体１３１と基板１００との間に配置する。ここでは、基板１００として用いたＳｉより熱伝導度の低い酸化ケイ素を、Ｓｉと高熱伝導絶縁体１３１との間に配置する。これにより、熱干渉の影響が少なく、また、効果的に発熱を逃がすことのできる半導体装置が実現される。
【００４７】
実施の形態３．
本実施の形態では、複数のトランジスタ１２０を横方向に並べた、マルチフィンガー構造にしている。これにより、大きな出力を得ることができる。すなわち、実施の形態１の半導体装置のユニットを複数隣接して並べた構成としている。ここで、図５を参照して、本実施の形態にかかる半導体装置について説明する。図５は、半導体装置の要部の構成を示す断面模式図である。ここでは、２つのユニットを並べた半導体装置について説明するが、３つ以上のユニットが並べられてもよい。なお、各ユニットの構成等は、実施の形態１と同様なので、適宜、説明を簡略又は省略する。
【００４８】
半導体装置には、ソース電極１２１、ゲート電極１２２、ドレイン電極１２３、ゲート電極１２２、ソース電極１２１が順番に並んで形成される。すなわち、２つのゲート電極１２２は、それぞれ、ソース電極１２１及びドレイン電極１２３によって挟まれる。また、ドレイン電極１２３は、２つのゲート電極１２２によって挟まれる。また、第２表面保護膜１２５は、ソース電極１２１、ゲート電極１２２、及びドレイン電極１２３を覆うように形成される。そして、ソース電極１２１及びドレイン電極１２３上の第２表面保護膜１２５には、開口が形成される。
【００４９】
それぞれのトランジスタ１２０に対応して、除去領域１３０が形成される。すなわち、１つのゲート電極１２２を挟む、ソース電極１２１とドレイン電極１２３との間に相当する領域に除去領域１３０がそれぞれ形成される。そして、それぞれの除去領域１３０に高熱伝導性絶縁体１３１が埋め込まれている。これにより、それぞれのトランジスタ１２０で発生した熱は、対応する高熱伝導性絶縁体１３１を通って放熱される。
【００５０】
隣接するトランジスタ１２０に対応する高熱伝導性絶縁体１３１の間には、少なくとも一部に基板１００が残っていることが好ましい。換言すると、隣接するトランジスタ１２０に対応する高熱伝導性絶縁体１３１は、一部で接していてもよい。また、隣接するトランジスタ１２０に対応する高熱伝導性絶縁体１３１は、それぞれ基板１００によって完全に囲まれることがより好ましい。すなわち、隣接するトランジスタ１２０に対応する高熱伝導性絶縁体１３１は、互いに離間して設けられることがより好ましい。このように、各高熱伝導性絶縁体１３１の間に基板１００が残っていることにより、隣接するトランジスタ１２０間の熱干渉をさらに効果的に防ぐことができる。
【００５１】
このように、マルチフィンガー構造の半導体装置を構成して高い出力を得る場合に、横方向への熱干渉が防がれて、より放熱性に優れる。このため、複数のトランジスタ１２０を平面的に配置してマルチフィンガー構造として、高出力を得ることが可能となる。
【００５２】
上記では、図５を参照して、半導体装置の要部のみについて説明した。次に、図５に示された要部を含む、半導体装置の全体の構成について図６を参照して説明する。図６は、半導体装置の全体の構成を示す断面模式図である。
【００５３】
基板１００及び高熱伝導性絶縁体１３１のうち、少なくともいずれか一方の裏面は、裏面金属１４０によって覆われる。ここでは、基板１００及び高熱伝導性絶縁体１３１の裏面に、裏面金属１４０が形成される。裏面金属１４０は、接地されている。トランジスタ１２０の外側において、裏面金属１４０まで通じる貫通部が形成される。すなわち、貫通部では、第２表面保護膜１２５、第１表面保護膜１２４、化合物半導体層１１０、及び基板１００が除去される。また、上記のように、高熱伝導性絶縁体１３１はトランジスタ１２０ごとに形成されるため、高熱伝導性絶縁体１３１と接触しないように、貫通部を形成することが容易になる。貫通部は、ゲート電極１２２とは反対側のソース電極１２１の近傍に形成される。貫通部において、化合物半導体層１１０及び基板１００を貫通する部分には、貫通電極１４１が埋設される。貫通電極１４１は、高熱伝導性絶縁体１３１以外の領域にある基板１００及び化合物半導体層１１０を貫通するように形成される。すなわち、貫通電極１４１と裏面金属１４０とは、互いに接する。
【００５４】
第２表面保護膜１２５上には、ソース配線１２６が形成される。ソース配線１２６は、ソース電極１２１上の第２表面保護膜１２５の開口に埋設される。また、貫通部によって、ソース配線１２６と貫通電極１４１とが接続される。これにより、ソース電極１２１は、裏面金属１４０と電気的に接続されて接地される。また、化合物半導体層１１０には、アイソレーション領域１４２が設けられ、実施の形態１で説明したように、アイソレーション化がなされている。アイソレーション領域１４２は、トランジスタ１２０とは反対側の貫通電極１４１近傍に、それぞれ設けられる。アイソレーション領域１４２は、電子供給層１１３、及びチャネル層１１２の電子供給層１１３との界面付近に設けられる。
【００５５】
このような構造にすることによって、半導体装置を小片化してパッケージ等に搭載する際に良好な接続性を得ることが可能となる。すなわち、裏面を接地面とするパッケージへの実装が可能となり、組立の自由度が向上する。また、裏面金属１４０を介して放熱することが可能となり、放熱効率がさらに向上する。そして、半導体装置の出力特性等が向上する。また、貫通電極１４１を設けることにより、接地を基板１００側から得られる。このため、マイクロストリップ線路を用いたモノリシックマイクロ波集積回路（ＭＭＩＣ）の作製が可能となり、小型の半導体装置が実現される。
【００５６】
また、裏面金属１４０を介して、基板１００に冷却装置を接続してもよい。これにより、放熱効率がさらに向上し、出力特性等も向上する。なお、本実施の形態では、除去領域１３０に高熱伝導性絶縁体１３１のみを形成したが、実施の形態２と同様、低熱伝導性絶縁体１３２をさらに形成してもよい。これにより、トランジスタ１２０間の熱干渉をさらに効果的に防ぐことができ、より多くのトランジスタ１２０を用いて高出力を得ることができる。
【００５７】
以上、発明の好ましい実施形態について記述したが、本発明は係る特性の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形、変更が可能である。
【図面の簡単な説明】
【００５８】
【図１】実施の形態１にかかる半導体装置の要部の構成を示す断面模式図である。
【図２】実施の形態１にかかる半導体装置の製造方法を示す断面模式図である。
【図３】実施の形態１にかかる半導体装置の製造方法を示す断面模式図である。
【図４】実施の形態２にかかる半導体装置の要部の構成を示す断面模式図である。
【図５】実施の形態３にかかる半導体装置の要部の構成を示す断面模式図である。
【図６】実施の形態３にかかる半導体装置の全体の構成を示す断面模式図である。
【図７】Ｓｉ基板上に形成されたＧａＮ−ＦＥＴの構成を示す断面模式図である。
【符号の説明】
【００５９】
１０  導電性Ｓｉ基板、１１  バッファ層、１２  ＧａＮ層、１３  ＡｌＧａＮ層、
２０  ソース電極、２１  ゲート電極、２２  ドレイン電極、２３  ＳｉＮ膜、
２４  ＳｉＮ膜、２５  ソース配線、２６  ドレイン配線、３０  裏面金属、
１００  基板、１１０  化合物半導体層、１１１  バッファ層、１１２  チャネル層、
１１３  電子供給層、１２０  トランジスタ、１２１  ソース電極、
１２２  ゲート電極、１２３  ドレイン電極、１２４  第１表面保護膜、
１２５  第２表面保護膜、１２６  ソース配線、１３０  除去領域、
１３１  高熱伝導性絶縁体、１３２  低熱伝導性絶縁体、１４０  裏面金属、
１４１  貫通電極、１４２  アイソレーション領域
【図１】
2010067662.tif 000003
【図２】
2010067662.tif 000004
【図３】
2010067662.tif 000005
【図４】
2010067662.tif 000006
【図５】
2010067662.tif 000007
【図６】
2010067662.tif 000008
【図７】
2010067662.tif 000009