(57)【要約】【課題】  テレシネ映像の一部に画面端からテロップが流れてくるような映像信号である場合に、検出遅れを解消する。【解決手段】  現在のフィールド画像（Ｆ（ｔ））と２フィールド前のフィールド画像（Ｆ（ｔ−２））との間における差分関係を、フィールドを複数に分割して得られたブロックＢＬ毎に判定する。さらに、各フィールドの外周の少なくとも１辺に所定幅のフィールド縁取り部ＥＧを定義し、フィールド縁取り部ＥＧに相当する部位についての映像信号の判定結果を、前記ブロックＢＬ毎の判定にかかわらず、非テレシネ映像信号となるように設定する。したがって、テレシネ変換されていないコンテンツが画面端に出現してフィールド縁取り部ＥＧを通過している間も、非テレシネ映像信号であるとの判定がなされる。【選択図】  図６
2010213181.tif 000002
【特許請求の範囲】
【請求項１】
入力映像信号がプルダウン処理により生成されたテレシネ映像信号であることを検出するテレシネ映像信号検出装置であって、
前記入力映像信号に含まれる第１フィールド画像と、前記第１フィールド画像の２フィールド前のフィールドである第２フィールド画像とを取り込むフィールド画像取込部と、
前記各フィールド画像を複数に区分けしうるブロックを定義し、前記第１フィールド画像と前記第２フィールド画像との間で、同一位置のブロック同士の差分の有無をブロック毎に判定するフィールド間差分判定部と、
前記フィールド間差分判定部により得られたブロック毎の差分の有無の判定結果に基づいて、前記入力映像信号がテレシネ映像信号であるか否かを前記ブロック毎に判定する映像信号判定部と、
前記各フィールド画像の外周の少なくとも１辺に所定幅の縁取り部を定義し、前記縁取り部に相当する部位についての前記入力映像信号を、前記映像信号判定部による前記ブロック毎の判定結果にかかわらず非テレシネ映像信号であると定める非テレシネ判定設定部と
を備えるテレシネ映像信号検出装置。
【請求項２】
請求項１に記載のテレシネ映像信号検出装置であって、
前記非テレシネ判定設定部は、
前記縁取り部を、前記各フィールド画像の上下左右の各辺に定義する構成である、テレシネ映像信号検出装置。
【請求項３】
請求項１または２に記載のテレシネ映像信号検出装置であって、
前記非テレシネ判定設定部は、
前記縁取り部を、前記辺に接するブロックと一致するように定める構成である、テレシネ映像信号検出装置。
【請求項４】
請求項１ないし３のいずれかに記載のテレシネ映像信号検出装置であって、
前記フィールド間差分判定部は、
前記第１フィールド画像と前記第２フィールド画像との間で同一画素位置の階調値を減算して画素差分を求める画素差分演算部と、
前記画素差分演算部により検出された１フィールド分の画素差分群を複数の前記ブロックに区分けし、各ブロックに含まれる画素差分をブロック毎に順に抽出するブロック内画素差分抽出部と、
前記抽出されたブロック毎の画素差分に基づいて、前記ブロック毎の差分の有無の判定を行うブロック毎差分判定部と
を備えるテレシネ映像信号検出装置。
【請求項５】
テレシネ映像を含む映像を処理する映像処理装置であって、
請求項１ないし４のいずれかに記載のテレシネ映像信号検出装置と、
前記テレシネ映像信号検出装置により前記テレシネ映像信号であると判定された信号部分に対して、前記プルダウン処理に対応したＩＰ変換を施すＩＰ変換部と
を備える映像処理装置。
【請求項６】
入力映像信号がプルダウン処理により生成されたテレシネ映像信号であることを検出するテレシネ映像信号検出方法であって、
前記入力映像信号に含まれる第１フィールド画像と、前記第１フィールド画像の２フィールド前のフィールドである第２フィールド画像とを取り込み、
前記各フィールド画像を複数に区分けしうるブロックを定義し、前記第１フィールド画像と前記第２フィールド画像との間で、同一位置のブロック同士の差分の有無をブロック毎に判定し、
前記ブロック毎の差分の有無の判定結果に基づいて、前記入力映像信号がテレシネ映像信号であるか否かを前記ブロック毎に判定し、
前記各フィールド画像の外周の少なくとも１辺に所定幅の縁取り部を定義し、前記縁取り部に相当する部位についての前記入力映像信号を、前記ブロック毎の判定結果にかかわらず非テレシネ映像信号であると定めるテレシネ映像信号検出方法。
【請求項７】
入力映像信号がプルダウン処理により生成されたテレシネ映像信号であることを検出するためのコンピュータープログラムであって、
前記入力映像信号に含まれる第１フィールド画像と、前記第１フィールド画像の２フィールド前のフィールドである第２フィールド画像とを取り込む第１の機能と、
前記各フィールド画像を複数に区分けしうるブロックを定義し、前記第１フィールド画像と前記第２フィールド画像との間で、同一位置のブロック同士の差分の有無をブロック毎に判定する第２の機能と、
前記第２の機能により得られたブロック毎の差分の有無の判定結果に基づいて、前記入力映像信号がテレシネ映像信号であるか否かを前記ブロック毎に判定する第３の機能と、
前記各フィールド画像の外周の少なくとも１辺に所定幅の縁取り部を定義し、前記縁取り部に相当する部位についての前記入力映像信号を、前記第３の機能による前記ブロック毎の判定結果にかかわらず非テレシネ映像信号であると定める第４の機能と
をコンピューターに実現させるためのコンピュータープログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力映像信号がプルダウン処理により生成されたテレシネ映像信号であることを検出する技術に関する。
【背景技術】
【０００２】
一般に、２４フレームのプログレッシブ（順次）方式による映像信号を６０フィールドのインターレース（飛び越し）方式による映像信号に変換する場合に、例えば３２プルダウン方式と呼ばれるテレシネ変換が行われる。このテレシネ変換によれば、毎秒２４コマの映画フィルムを、毎秒６０フィールドの速度のインターレース映像信号（テレシネ映像信号）に変換することができる。
【０００３】
図９は、３２プルダウン方式を説明するための説明図である。図示するように、３２プルダウン方式によれば、映画フィルムの２コマから５フィールドのインターレース映像信号が形成される。すなわち、映画フィルムの第１番目のコマである「Ａ」からはテレビ信号の「Ａｏ」フィールドと「Ａｅ」フィールドと「Ａｏ」フィールドとが生成され、映画フィルムの第２番目のコマである「Ｂ」からはテレビ信号の「Ｂｅ」フィールドと「Ｂｏ」フィールドとが生成されている。
【０００４】
「Ａ」コマにおいて、「Ａｏ」フィールドが繰り返し挿入されているのは速度調整のためのものである。上記「ｏ」の添字は、映画フィルムのコマの偶数番目の走査線を間引いた（奇数番目の走査線を残した）フィールドであることを示し、上記「ｅ」の添字は、映画フィルムのコマの奇数番目の走査線を間引いた（偶数番目の走査線を残した）フィールドであることを示している。このようにして変換されたフィールドＡｏ、Ａｅ、Ａｏ、Ｂｅ、Ｂｏを順次記録したものがテレシネ映像信号である。以降、この変換が繰り返されるため、３２プルダウン方式で変換されたテレシネ映像信号は５フィールドの周期性を有している。
【０００５】
上述したように、テレシネ映像信号は、５フィールドに１回の割合で同一フィールドが現れる。従来、この周期性を利用して、一つ飛んだフィールドとの間の差分の絶対値をフィールド毎に累積計算することにより、テレシネ映像信号を検出するテレシネ映像信号装置が提案されている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１０−６５９６４号公報
【０００７】
映画などの映像入力には字幕が含まれる場合がある。画面全体は３２プルダウン方式によるテレシネ変換が施されており、複数のフレームにわたり、字幕などの文字テロップが画面端から流れるように挿入される。こうした場合に、前記従来の技術では、フィールド全体でテレシネ映像信号であるか否かを判定することから、前記文字テロップの部分だけを非テレシネ映像信号であると判定することができなかった。
【０００８】
仮にフィールドを複数の領域に区分けして、領域毎にテレシネ映像信号であるか非テレシネ映像信号であるかを判定する構成とした場合、文字テロップの部分を非テレシネ映像信号であると判定することは可能であるが、先に説明したように５フィールドの周期性を利用して判定する必要があることから、文字テロップが画面端に出現してから実際に非テレシネ映像信号であると判定するまでに少なくとも上記５フィールド分の時間を要し、検出が遅れるという問題があった。
【０００９】
なお、このような問題は、３２プルダウン処理に限らず、全ての方式のプルダウン処理に共通する問題であった。
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は、上述した従来の問題点を解決するためになされたものであり、テレシネ映像の一部に画面端からテロップが流れてくるような映像信号である場合に、検出遅れを解消することを課題とする。
【課題を解決するための手段】
【００１１】
上記課題の少なくとも一部を解決するために、本発明は、以下の形態または適用例として実現することが可能である。
【００１２】
［適用例１］  入力映像信号がプルダウン処理により生成されたテレシネ映像信号であることを検出するテレシネ映像信号検出装置であって、前記入力映像信号に含まれる第１フィールド画像と、前記第１フィールド画像の２フィールド前のフィールドである第２フィールド画像とを取り込むフィールド画像取込部と、前記各フィールド画像を複数に区分けしうるブロックを定義し、前記第１フィールド画像と前記第２フィールド画像との間で、同一位置のブロック同士の差分の有無をブロック毎に判定するフィールド間差分判定部と、前記フィールド間差分判定部により得られたブロック毎の差分の有無の判定結果に基づいて、前記入力映像信号がテレシネ映像信号であるか否かを前記ブロック毎に判定する映像信号判定部と、前記各フィールド画像の外周の少なくとも１辺に所定幅の縁取り部を定義し、前記縁取り部に相当する部位についての前記入力映像信号を、前記映像信号判定部による前記ブロック毎の判定結果にかかわらず非テレシネ映像信号であると定める非テレシネ判定設定部とを備えるテレシネ映像信号検出装置。
【００１３】
適用例１に記載のテレシネ映像信号検出装置によれば、第１フィールド画像と、２フィールド前の第２フィールド画像との間の差分が、フィールド画像を複数に区分けしうるブロック毎に検出され、その検出されたブロック毎の差分に基づいて、ブロック毎に個別にテレシネ映像信号であるか否かが判定される。このために、１フィールド画像内にテロップ等のテレシネ変換されていないコンテンツが挿入された映像信号である場合に、そのコンテンツが重畳されたブロックだけを非テレシネ映像信号であると判定することができる。
【００１４】
さらに、各フィールド画像の縁取り部に相当する部位についての入力映像信号は非テレシネ映像信号であると定めるように構成されていることから、テレシネ変換されていないコンテンツが画面端に出現して前記縁取り部を通過している間も、非テレシネ映像信号であるとの判定がなされる。したがって、適用例１に記載のテレシネ映像信号検出装置によれば、前記テレシネ変換されていないコンテンツの検出が遅れることを防ぐことができ、検出精度を高めることができる。
【００１５】
［適用例２］  適用例１に記載のテレシネ映像信号検出装置であって、前記非テレシネ判定設定部は、前記縁取り部を、前記各フィールド画像の上下左右の各辺に定義する構成である、テレシネ映像信号検出装置。
【００１６】
適用例２に記載のテレシネ映像信号検出装置によれば、各フィールド画像の上下左右の全周にわたって縁取り部を定義することができる。したがって、テレシネ変換されていないコンテンツが上下左右のいずれの方向から入ってくるかが不明である入力映像に対しても、検出遅れを防止することができる。
【００１７】
［適用例３］  適用例１または２に記載のテレシネ映像信号検出装置であって、前記非テレシネ判定設定部は、前記縁取り部を、前記辺に接するブロックと一致するように定める構成である、テレシネ映像信号検出装置。
【００１８】
適用例３に記載のテレシネ映像信号検出装置によれば、フィールド画像間の差分をブロック毎に判定する際のフィールド画像の全周に位置するブロックを全て非テレシネ映像信号であると判定することができる。したがって、適用例３に記載のテレシネ映像信号検出装置と同様に、テレシネ変換されていないコンテンツの検出遅れを防止することができるとともに、制御構成を簡単に済ますことができる。
【００１９】
［適用例４］  適用例１ないし３のいずれかに記載のテレシネ映像信号検出装置であって、前記フィールド間差分判定部は、前記第１フィールド画像と前記第２フィールド画像との間で同一画素位置の階調値を減算して画素差分を求める画素差分演算部と、前記画素差分演算部により検出された１フィールド分の画素差分群を複数の前記ブロックに区分けし、各ブロックに含まれる画素差分をブロック毎に順に抽出するブロック内画素差分抽出部と、前記抽出されたブロック毎の画素差分に基づいて、前記ブロック毎の差分の有無の判定を行うブロック毎差分判定部とを備えるテレシネ映像信号検出装置。
【００２０】
適用例４に記載のテレシネ映像信号検出装置によれば、第１フィールド画像と第２フィールド画像との間の画素差分を求めた上で、各ブロックに含まれる画素差分をブロック毎に順に抽出する。したがって、ブロック毎のフィールド間の差分を容易に検出することができる。
【００２１】
［適用例５］  テレシネ映像を含む映像を処理する映像処理装置であって、適用例１ないし４のいずれかに記載のテレシネ映像信号検出装置と、前記テレシネ映像信号検出装置により前記テレシネ映像信号であると判定された信号部分に対して、前記プルダウン処理に対応したＩＰ変換を施すＩＰ変換部とを備える映像処理装置。
【００２２】
従来の映像処理装置では、テレシネ映像の一部に画面端からテレシネ変換されていないコンテンツが流れてくるような映像信号であるときに、ＩＰ変換を施した場合、そのテレシネ変換されていないコンテンツの部分にコーミングが発生する。これに対して、適用例５に記載のテレシネ映像処理装置では、テレシネ変換されていないコンテンツの検出遅れを防止することができることから、そのコンテンツの部分にコーミングが発生することを防止することができる。したがって、高品質な映像を提供することができる。
【００２３】
［適用例６］  入力映像信号がプルダウン処理により生成されたテレシネ映像信号であることを検出するテレシネ映像信号検出方法であって、前記入力映像信号に含まれる第１フィールド画像と、前記第１フィールド画像の２フィールド前のフィールドである第２フィールド画像とを取り込み、前記各フィールド画像を複数に区分けしうるブロックを定義し、前記第１フィールド画像と前記第２フィールド画像との間で、同一位置のブロック同士の差分の有無をブロック毎に判定し、前記ブロック毎の差分の有無の判定結果に基づいて、前記入力映像信号がテレシネ映像信号であるか否かを前記ブロック毎に判定し、前記各フィールド画像の外周の少なくとも１辺に所定幅の縁取り部を定義し、前記縁取り部に相当する部位についての前記入力映像信号を、前記ブロック毎の判定結果にかかわらず非テレシネ映像信号であると定めるテレシネ映像信号検出方法。
【００２４】
［適用例７］  入力映像信号がプルダウン処理により生成されたテレシネ映像信号であることを検出するためのコンピュータープログラムであって、前記入力映像信号に含まれる第１フィールド画像と、前記第１フィールド画像の２フィールド前のフィールドである第２フィールド画像とを取り込む第１の機能と、前記各フィールド画像を複数に区分けしうるブロックを定義し、前記第１フィールド画像と前記第２フィールド画像との間で、同一位置のブロック同士の差分の有無をブロック毎に判定する第２の機能と、前記第２の機能により得られたブロック毎の差分の有無の判定結果に基づいて、前記入力映像信号がテレシネ映像信号であるか否かを前記ブロック毎に判定する第３の機能と、前記各フィールド画像の外周の少なくとも１辺に所定幅の縁取り部を定義し、前記縁取り部に相当する部位についての前記入力映像信号を、前記第３の機能による前記ブロック毎の判定結果にかかわらず非テレシネ映像信号であると定める第４の機能とをコンピューターに実現させるためのコンピュータープログラム。
【００２５】
適用例６に記載のテレシネ映像信号検出方法および適用例７に記載のコンピュータープログラムによれば、適用例１に記載のテレシネ映像信号検出装置と同様に、テレシネ映像の一部に画面端からテレシネ変換されていないコンテンツが流れてくるような映像信号である場合に、検出遅れを解消することができるという効果を奏する。
【００２６】
なお、本発明は、種々の態様で実現することが可能であり、例えば、前記テレシネ映像信号検出装置または前記画像表示装置の各部を実現するための方法、前記各部を実現するためのコンピュータープログラム、そのコンピュータープログラムを記録した記録媒体、そのコンピュータープログラムを含み搬送波内に具現化されたデータ信号、等の形態で実現することができる。
【図面の簡単な説明】
【００２７】
【図１】本発明が適用される第１実施例としてのテレシネ映像信号検出装置１００を備える映像処理装置１０００を示すブロック図である。
【図２】１フィールド分の画素差分Ｄを複数のブロックへ分割する一例を示す説明図である。
【図３】差分用バッファ６０の一例を示す説明図である。
【図４】３２プルダウン処理に対応したＩＰ変換を説明するための説明図である。
【図５】テレシネ映像信号検出装置１００により実行されるテレシネ映像検出処理を示すフローチャートである。
【図６】フィールド縁取り部ＥＧを示す説明図である。
【図７】本発明が適用される第２実施例としてのテレシネ映像信号検出装置により実行されるテレシネ映像検出処理を示すフローチャートである。
【図８】第２実施例におけるフィールド縁取り部ＥＧＸを示す説明図である。
【図９】３２プルダウン方式を説明するための説明図である。
【発明を実施するための形態】
【００２８】
以下、本発明の実施の形態を、図面を参照しつつ実施例に基づいて説明する。
【００２９】
１．第１実施例：
１−Ａ．構成：
図１は、本発明が適用される一実施例としてのテレシネ映像信号検出装置１００を備える映像処理装置１０００を示すブロック図である。図示するように、映像処理装置１０００は、テレシネ映像信号検出装置１００とＩＰ変換回路２００とを備える。
【００３０】
テレシネ映像信号検出装置１００は、３つのフィールドメモリー１１〜１３と、画素差分演算回路２０と、ブロック内画素差分抽出回路３０と、ヒストグラム回路４１と、平均値演算回路４２と、最大値演算回路４３と、差分判定回路５０と、差分用バッファ６０と、３２プルダウン判定回路７０と、非テレシネ判定設定回路８０とを備える。
【００３１】
３つのフィールドメモリー１１〜１３は、時間的に連続する３フィールド分の入力映像（Ｆ（ｔ）、Ｆ（ｔ−１）、Ｆ（ｔ−２）：ｔは時間）を各々記憶する。なお、外部から入力される映像信号（入力映像信号）Ｖ１は、３２プルダウン処理により生成された６０フィールドのインターレース映像（テレシネ映像）を示す信号である。
【００３２】
画素差分演算回路２０は、現在のフィールド画像（Ｆ（ｔ））と２フィールド前のフィールド画像（Ｆ（ｔ−２））とをフィールドメモリー１１、１３から読み出し、同一画素位置の階調値を減算して画素毎の差分（以下、「画素差分」と呼ぶ）Ｄを求める。画素差分演算回路２０は、詳細には、フィールド画像内の全ての画素にわたって次式（１）の演算を行う。
【００３３】
【数１】
2010213181.tif 000003
【００３４】
ここで、Ｒxyは横ｘ、横ｙの位置にある画素についての赤色成分の階調値であり、Ｇxyは横ｘ、縦ｙの位置にある画素についての緑色成分の階調値であり、Ｂxyは横ｘ、縦ｙの位置にある画素についての青色成分の階調値である。Ｆtは現在のフィールド画像（Ｆ（ｔ））についてのものであることを示し、Ｆt-2（Ｒxy）は２フィールド前のフィールド画像（Ｆ（ｔ−２））についてのものであることを示す。Ａｂｓは絶対値を示すものである。
【００３５】
すなわち、式（１）によれば、下記の（イ）〜（ニ）の演算を行うことで、画素差分Ｄ（Ｒxy，Ｇxy，Ｂxy）を求める。
【００３６】
（イ）現在のフィールド画像（Ｆ（ｔ））上の位置（ｘ、ｙ）にある画素の赤色成分階調値Ｆt-2（Ｒxy）から、２フィールド前のフィールド画像（Ｆ（ｔ−２））上の位置（ｘ、ｙ）にある画素の赤色成分階調値Ｆt-2（Ｒxy）を引いて、その答えの絶対値を求める。
（ロ）現在のフィールド画像（Ｆ（ｔ））上の位置（ｘ、ｙ）にある画素の緑色成分階調値Ｆt-2（Ｇxy）から、２フィールド前のフィールド画像（Ｆ（ｔ−２））上の位置（ｘ、ｙ）にある画素の緑色成分階調値Ｆt-2（Ｇxy）を引いて、その答えの絶対値を求める。
（ハ）現在のフィールド画像（Ｆ（ｔ））上の位置（ｘ、ｙ）にある画素の青色成分階調値Ｆt-2（Ｂxy）から、２フィールド前のフィールド画像（Ｆ（ｔ−２））上の位置（ｘ、ｙ）にある画素の青色成分階調値Ｆt-2（Ｂxy）を引いて、その答えの絶対値を求める。
（二）上記（イ）〜（ハ）により求めた色成分毎の絶対値の平均値を、画素差分Ｄ（Ｒxy，Ｇxy，Ｂxy）とする。
【００３７】
ブロック内画素差分抽出回路３０は、画素差分演算回路２０により検出された１フィールド分の画素差分Ｄ（Ｒxy，Ｇxy，Ｂxy）を複数のブロックに分割し、各ブロックに含まれる各画素差分Ｄ（Ｒxy，Ｇxy，Ｂxy）をブロック毎に順に抽出する。以下、画素差分Ｄ（Ｒxy，Ｇxy，Ｂxy）を、必要に応じて単に「画素差分Ｄ」と呼ぶ。
【００３８】
図２は、１フィールド分の画素差分Ｄを複数のブロックへ分割する一例を示す説明図である。図中、ＳＦは、１フィールド分の画素差分Ｄの集合（画素差分群）である。この集合を「差分フィールドデータ」と呼ぶとすると、この差分フィールドデータＳＦを、等しい面積かつ等しい形状で複数のブロックＢＬに分割する。詳しくは、入力映像信号Ｖ１が、例えば６４０×２４０ピクセルのフィールド画像の大きさを備える場合、ブロックＢＬの大きさを、横方向が４０ピクセル、縦方向が１５ピクセルとなるように予め定めることで、差分フィールドデータＳＦを横方向に１６個、縦方向に１６個で合計２５６個に分割する。なお、ここで言う「分割する」とは、物理的にデータを分離することではなく、複数のブロックに区分けすることを意味する。
【００３９】
なお、上記ブロックＢＬは、差分フィールドデータＳＦを複数に区分けするものであるが、差分フィールドデータＳＦの生成の元になる各フィールドを複数に区分けしうるものということもできる。ブロックＢＬの大きさは、４０×１５ピクセルに限る必要はなく、３２０×１２０、１６０×６０、８０×３０、８×３等の他の大きさとしてもよい。そうして、ブロック内画素差分抽出回路３０は、各ブロックＢＬに含まれる画素差分Ｄ（Ｒxy，Ｇxy，Ｂxy）をブロックＢＬ毎に順に抽出する。
【００４０】
ヒストグラム回路４１、平均値演算回路４２、および最大値演算回路４３は、ブロック内画素差分抽出回路３０で抽出された１ブロック分の画素差分Ｄを用いて、下記の通りの処理を行う。
【００４１】
ヒストグラム回路４１は、各ブロックにおける画素差分Ｄの度数分布を求める。詳細には、画素差分演算回路２０で求められたＤ（Ｒxy，Ｇxy，Ｂxy）が、第１ないし第５の差分範囲Ｔｈ０、Ｔｈ１、Ｔｈ２、Ｔｈ３、Ｔｈ４のいずれに該当するかを判定する。そうして、１ブロック内において各差分範囲Ｔｈ０〜Ｔｈ４に該当する数をかぞえてブロック内における画素差分Ｄの大きさ分布を求める。
【００４２】
画素の階調値は、８ビットである場合には０〜２５５の値をとり、この場合には、画素差分Ｄも０〜２５５の値をとる。この場合に、第１ないし第５の差分範囲Ｔｈ０〜Ｔｈ４は、例えば下記の値をとる。
【００４３】
０≦Ｔｈ０＜４
４≦Ｔｈ１＜８
８≦Ｔｈ２＜１２
１２≦Ｔｈ３＜１６
１６≦Ｔｈ４
【００４４】
すなわち、ヒストグラム回路４１では、第１ないし第５の分布範囲Ｔｈ０〜Ｔｈ４のそれぞれに該当する画素差分Ｄの数を度数分布Ｈｉｓとして出力する。
【００４５】
平均値演算回路４２は、各ブロックに含まれる全画素についての画素差分Ｄの総和をブロック内の画素数で割った平均値Ａｖｅを求める。最大値演算回路４３は、各ブロックに含まれる各画素の画素差分Ｄのうちの最大値Ｍａｘを求める。
【００４６】
差分判定回路５０は、ヒストグラム回路４１により検出されたブロック内の度数分布Ｈｉｓ、平均値演算回路４２により検出されたブロック内の平均値Ａｖｅ、および最大値演算回路により検出されたブロック内の最大値Ｍａｘに基づいて、現在のフィールド画像（Ｆ（ｔ））と２フィールド前のフィールド画像（Ｆ（ｔ−２））とについての同一位置のブロックが、所定程度より大きい差分でもって変化する「差分あり」か、あるいは、所定程度より小さい差分である「差分なし」かを判定する。
【００４７】
上記判定は、画素の階調値が８ビットである場合に、平均値Ａｖｅが値１０以上であること、最大値Ｍａｘが値８０以上であること、度数分布ＨｉｓにおけるＴｈ３が値５以上であること、Ｔｈ４が値２以上であること、のうちのいずれか１つでも満たしたときに、「差分あり」と判定し、上記以外を「差分なし」と判定する構成である。すなわち、平均値Ａｖｅが所定値以上大きい場合、最大値Ｍａｘが所定値以上大きい場合、あるいは度数分布Ｈｉｓにおける階調値が大きい側の差分範囲で所定値以上の数が見つかるときに、「差分あり」であるとした。なお、上記判定条件は、あくまでも一例であり、数値や、数式そのものを別の条件に変えることができる。
【００４８】
差分判定回路５０は、「差分なし」と判定された場合にＳ（Same）モードである旨の差分判定結果を、「差分あり」と判定された場合にＤ（Different）モードである旨の差分判定結果を差分用バッファ６０に出力する処理を行う。
【００４９】
図３は、差分用バッファ６０の一例を示す説明図である。差分用バッファ６０には、現在を含めて時間軸で遡ること６世代にわたって差分判定結果が蓄積される。図示するように最新の差分判定結果が記録される毎に古いものから順に削除される。上記の結果、差分用バッファ６０には、ブロック毎の差分判定結果が６世代に亘ってそれぞれ保存される。なお、図示の例は１つのブロック分であり、実際はブロックの数だけ６世代分の配列が記憶されている。
【００５０】
３２プルダウン判定回路７０は、差分用バッファ６０に保存された内容に基づいて、入力映像信号は３２プルダウン処理により生成されたテレシネ映像信号であるか否かをブロック毎に判定する。[背景技術]の欄で説明したように、テレシネ映像信号は５フィールドに１回の割合で同一フィールドが出現していることから、上記判定では、差分用バッファ６０に保存された最新の差分判定結果と最も古い差分判定結果とがともにＳモードであり、かつそれら以外の差分判定結果がＤモードであるときに、テレシネ映像信号であると判定する。それ以外のときには、テレシネ映像信号でない、すなわち非テレシネ映像信号であると判定する。判定結果は、テレシネ映像信号／非テレシネ映像信号を識別しうる映像信号識別データＶＤとしてブロック毎に、テレシネ映像信号検出装置１００の外部に出力される。
【００５１】
なお、上記テレシネ映像信号であるか否かの判定の条件は、前述したものに限る必要もなく、他の条件に換えることもできる。例えば、６世代の全てがＳモードであるときは、静止画であるときであり、この場合にもテレシネ映像信号であると判定してもよい。
【００５２】
非テレシネ判定設定回路８０は、３２プルダウン判定回路５０の判定結果の一部に対して強制的に変更を加えるものである。非テレシネ判定設定回路８０は、前述した差分フィールドデータＳＦの外周に所定幅の縁取り部（以下、「フィールド縁取り部」と呼ぶ）を定義し、３２プルダウン判定回路５０に対して、フィールド縁取り部についての判定結果の出力を、非テレシネ映像信号である旨に強制的に変更させる。
【００５３】
上述したフィールドメモリー１１、１３が、本発明に備えられる「フィールド画像取込部」に対応している。画素差分演算回路２０、ブロック内画素差分抽出回路３０、ヒストグラム回路４１、平均値演算回路４２、最大値演算回路４３、および差分判定回路５０が、本発明に備えられる「フィールド間差分判定部」に対応している。３２プルダウン判定回路７０が、本発明に備えられる「映像信号判定部」に対応している。非テレシネ判定設定回路８０が、本発明に備えられる「非テレシネ判定設定部」に対応している。上述したテレシネ映像信号検出装置１００の構成により、入力映像信号Ｖ１が３２プルダウン処理により生成されたテレシネ映像信号であることを検出することが可能となる。
【００５４】
ＩＰ変換回路２００は、テレシネ映像信号検出装置１００から出力した映像信号識別データＶＤを受信し、映像信号識別データＶＤに基づいて変換する処理を適宜選択し、インターレース映像信号である入力映像信号Ｖ１を６０フィールドのプログレッシブ映像に変換する（ＩＰ変換）。
【００５５】
図４は、３２プルダウン処理に対応したＩＰ変換を説明するための説明図である。図示するＩＰ変換は、図９に示した３２プルダウン処理に対応したものである。すなわち、図９で示した３２プルダウン処理を用いて、例えばシネマ映像をＮＴＳＣ方式のＴＶ信号として放送局から送出した場合に、図４に示すＩＰ変換では、放送局から送出されたテレシネ映像信号を６０フレームのプログレッシブ方式の表示装置に表示可能なようにＩＰ変換を行っている。
【００５６】
詳細には、３２プルダウン処理における図９に示した編集の態様に鑑みて、テレシネ映像信号における奇数番目の走査線を残したフィールドと偶数番目の走査線を残したフィールドとを組み合わせて、６０フレームのプログレッシブ方式の映像信号を生成する。この結果、元画像の各フレームの１フレームおきに、２フレーム繰り返し、３フレーム繰り返しを行ったプログレッシブ映像が得られる。
【００５７】
図１に戻って、本実施例のＩＰ変換回路２００では、上述したように１フィールド全体を単位としてＩＰ変換を行うのではなく、１フィールドに設定したブロック毎に個別にＩＰ変換を行う。すなわち、ＩＰ変換回路２００は、入力映像信号Ｖ１を入力し、ブロック内画素差分抽出回路３０におけるブロック分割と等しい面積かつ等しい形状で上記入力映像信号の１フィールドを分割し、その分割した各ブロックがテレシネ映像信号であるか否かをテレシネ映像信号検出装置１００から入力される映像信号識別データＶＤから判定し、テレシネ映像信号であると判定されたブロック内の映像信号に対しては上述した態様のＩＰ変換を行う。一方、テレシネ映像信号でないと判定されたブロック内の映像信号に対しては、上述した３２プルダウン処理に対応したＩＰ変換は行なわず、例えばデインターレース（Deinterlace)処理を施す。
【００５８】
上記の結果、ＩＰ変換回路２００により、入力映像信号Ｖ１は６０フレームのプログレッシブ方式の映像信号Ｖ２に変換され、図示しない表示装置に出力される。
【００５９】
テレシネ映像信号検出装置１００の全体の処理を次に説明する。図５は、テレシネ映像信号検出装置１００により実行されるテレシネ映像検出処理を示すフローチャートである。このテレシネ映像検出処理は、入力映像信号Ｖ１の１フィールドの伝送間隔である１／６０秒毎に繰り返し実行される。
【００６０】
図５に示すように、処理が開始されると、テレシネ映像信号検出装置１００は、まず、画素差分演算回路２０を駆動することにより、１フィールド分の入力映像信号Ｖ１を読み出して、その読み出したフィールド画像と、このテレシネ映像検出処理を２回前に実行した際に読み出した２フィールド前のフィールド画像との間の画素差分Ｄを算出する（ステップＳ１１０）。
【００６１】
次いで、テレシネ映像信号検出装置１００は、ブロック内画素差分抽出回路３０を駆動することにより、ステップＳ１１０で求められた１フィールド分の画素差分Ｄを複数のブロックＢＬに分割し（ステップＳ１２０）、複数のブロックＢＬの中から１ブロックを選択する処理を行う（ステップＳ１２５）。上記ブロックＢＬの大きさは、予め定められもので、例えば、上述したように横方向が４０ピクセル、縦方向が１５ピクセルである。なお、ステップＳ１２５で選択される１ブロックは、このステップＳ１２５の処理が繰り返し実行される毎に順次移行していく。その後、テレシネ映像信号検出装置１００は、同じくブロック内画素差分抽出回路３０を駆動することにより、その選択されたブロックに含まれる各画素差分Ｄを抽出する（ステップＳ１３０）。
【００６２】
次いで、テレシネ映像信号検出装置１００は、ヒストグラム回路４１、平均値演算回路４２、および最大値演算回路４３を駆動することにより、ステップＳ１３０で抽出の対象となったブロックＢＬにおける画素差分Ｄの度数分布Ｈｉｓ、平均値Ａｖｅ、および最大値Ｍａｘを算出する（ステップＳ１４０）。
【００６３】
次いで、テレシネ映像信号検出装置１００は、差分判定回路５０を駆動することにより、ステップＳ１４０で算出した度数分布Ｈｉｓ、平均値Ａｖｅ、および最大値Ｍａｘに基づいて、差分判定を行う（ステップＳ１５０）。この差分判定は、前述したとおりのもので、ＳモードもしくはＤモードであるという差分判定結果が得られる。
【００６４】
ステップＳ１５０の実行後、テレシネ映像信号検出装置１００は、ステップＳ１５０で得られた、ＳモードであるかＤモードであるかを示す差分判定結果を、差分用バッファ６０に書き込む（ステップＳ１６０）。この書込みは、図３を用いて前述したように最新の差分判定結果を記録する毎に、既に記録済のものは１世代だけより古いものに繰り下げられ、最も古いものは削除される。
【００６５】
ステップＳ１６０の実行後、テレシネ映像信号検出装置１００は、３２プルダウン判定回路７０を駆動することにより、差分用バッファ６０の内容に基づいて、ステップＳ１２５で選択されたブロックについての入力映像信号がテレシネ映像信号であるか否かを判定する（ステップＳ１７０）。この判定により、選択ブロック全体がテレシネ映像信号、非テレシネ映像信号のいずれかに判定されることになる。
【００６６】
続くステップＳ１７２およびＳ１７４により、各フィールド画像の外周に所定幅の縁取り部（以下、「フィールド縁取り部」と呼ぶ）を定義し、そのフィールド縁取り部に相当する部位についての入力映像信号を、上記選択ブロック全体の判定結果にかかわらず、非テレシネ映像信号であると定める処理を行う。
【００６７】
図６は、フィールド縁取り部ＥＧを示す説明図である。図中、ＳＦは、１フィールド分の画素差分Ｄの集合である差分フィールドデータである。この差分フィールドデータＳＦの外周を構成する上下左右の各辺に対して所定幅ｔでもって定められる領域がフィールド縁取り部（図中、ハッチング部分）ＥＧである。図中破線の矩形はブロックＢＬである。
【００６８】
上記所定幅ｔは、文字等のテロップが画面端に出現してから実際に非テレシネ映像信号であると判定するに要する時間内に上記テロップが移動する距離を勘案して予め定めたものである。詳しくは、入力映像の１フィールドの総画素数、フレーム周波数、表示装置の応答速度、人間の目で見ることができる（追随できる）限界の周波数等、種々のパラメータのうちのいくつかから上記テロップが移動する距離を予め計算し、その計算結果を上記所定幅ｔと定める。ここでは、所定幅ｔは、例えば１０ピクセルであるとした。
【００６９】
図５に戻って、詳細には、ステップＳ１７２では、ステップＳ１２５で選択した選択ブロックが、差分フィールドデータＳＦの外周に位置するか否か、すなわち、差分フィールドデータＳＦの上下左右の各辺の少なくとも１つに接するか否かを判定する。ここで、選択ブロックが差分フィールドデータＳＦの外周に位置すると判定されたときに、処理をステップＳ１７４に移行して、選択ブロックのうちのフィールド縁取り部ＥＧに該当する部位についての入力映像信号を、ステップＳ１７０による選択ブロック全体の判定結果にかかわらず、非テレシネ映像信号であると定める。
【００７０】
なお、選択ブロックのうちのフィールド縁取り部ＥＧに該当しない部位についての入力映像信号は、該当するブロックに対するステップＳ１７０の判定結果がそのまま定められる。すなわち、該当するブロックに対するステップＳ１７０の判定結果がテレシネ映像信号であるなら、選択ブロックのうちのフィールド縁取り部ＥＧに該当しない部位についての入力映像信号はテレシネ映像信号であると定められる。また、差分フィールドデータＳＦの外周に位置しないブロックについても、ステップＳ１７０の判定結果がそのまま定められる。
【００７１】
ステップＳ１７４の実行後、ステップＳ１７４までで得られた判定結果を映像信号識別データＶＤとして出力する（ステップＳ１８０）。この出力は、ブロックを構成する単位画素毎に判定結果が送られる。判定結果がテレシネ映像信号であるときには、映像信号識別データＶＤは例えば「ハイレベル」となって出力され、判定結果が非テレシネ映像信号であるときには、映像信号識別データＶＤは例えば「ロウレベル」となって出力される。
【００７２】
ステップＳ１８０の実行後、テレシネ映像信号であることの判定がなされたブロックが、ステップＳ１１０で読み出した１フィールド分に含まれる複数のブロックの中の最後のブロックであるか否かを判定し（ステップＳ１９０）、最後のブロックでないと判定された場合には、処理をステップＳ１２５に戻し、判定の対象を次のブロックに移行する。一方、ステップＳ１９０で最後のブロックであると判定された場合には、「リターン」に抜けて、このテレシネ映像信号検出処理を一旦終了する。
【００７３】
１−Ｂ．効果：
以上のように構成された第１実施例のテレシネ映像信号検出装置１００によれば、現在のフィールド画像（Ｆ（ｔ））と２フィールド前のフィールド画像（Ｆ（ｔ−２））との間で「差分あり」か「差分なし」であるかが、フィールド画像を複数に分割して得られたブロックＢＬ毎に判定される。このために、例えばテロップ（文字や図形等のテロップ）のような１フィールド画像内に３２プルダウンされていないコンテンツが挿入された映像信号である場合に、そのコンテンツが重畳されたブロックだけを非テレシネ映像信号であると判定することができる。
【００７４】
さらに、フィールド縁取り部ＥＧに相当する部位についての映像信号の判定結果が必ず非テレシネ映像信号となるように構成（いわば、フィールド縁取り部ＥＧについてはテレシネ映像信号／非テレシネ映像信号の判定をぼかすように構成）されていることから、テレシネ変換されていないコンテンツが画面端に出現してフィールド縁取り部ＥＧを通過している間も、非テレシネ映像信号であるとの判定がなされる。したがって、テレシネ映像信号検出装置１００によれば、前記テレシネ変換されていないコンテンツの検出が遅れることを防ぐことができ、検出精度を高めることができる。
【００７５】
上記効果に伴い、上記テレシネ映像信号検出装置１００を備える映像処理装置１０００によれば、テレシネ映像の一部に画面端からテレシネ変換されていないコンテンツが流れてくるような映像信号であるときに、そのコンテンツの部分に３２プルダウン補正を行うＩＰ変換が施されることを防ぐことができる。したがって、上記コンテンツの部分にコーミングが発生することを防止することができる。したがって、高品質な映像を提供することができる。
【００７６】
なお、従来の技術でも、非テレシネ映像信号であることを検出するまで、未来に移す映像をある程度メモリにバッファリングして検出後に表示することも考えられるが、この場合には余分なメモリが必要であること、音声とのリップシンクをとること等の新たな問題が生じ、実用的ではない。これに対して、上記テレシネ映像信号検出装置１００によれば、メモリ資源の増大等の問題を解消しつつ、検出遅れを防止することができる。
【００７７】
２．第２実施例：
図７は、本発明が適用される第２実施例としてのテレシネ映像信号検出装置により実行されるテレシネ映像検出処理を示すフローチャートである。このテレシネ映像検出処理は、第１実施例におけるテレシネ映像検出処理と比較して、ステップＳ２２６およびＳ２２７を備える点が相違し、その他のステップについては同一である。ハードウェア構成については、第１実施例で用いた図１に示す構成とほぼ同一であり、非テレシネ判定設定回路８０の処理内容が第１実施例におけるものと相違するだけである。以下、第１実施例と同一の構成については同一の符号を用いて説明する。
【００７８】
図７に示すように、本実施例のテレシネ映像信号検出装置は、第１実施例と同様に、ステップＳ１１０ないしＳ１２５の処理を行い、その後、ステップＳ１２５で選択した選択ブロックは、差分フィールドデータＳＦの外周に位置するか否か、すなわち、差分フィールドデータＳＦの上下左右の各辺の少なくとも１つに接するか否かを判定する（ステップＳ２２６）。ここで、外周に位置しないと判定されたときには、第１実施例と同様に、ステップＳ１３０ないしＳ１７０の処理を実行し、選択ブロックがテレシネ映像信号であるか非テレシネ映像信号であるかの判定を行う。
【００７９】
一方、ステップＳ２２６で選択ブロックは差分フィールドデータＳＦの外周に位置すると判定された場合には、選択ブロックについての入力映像信号を非テレシネ映像信号であると設定する（ステップＳ２２７）。ステップＳ２２７の実行後、もしくはステップＳ１７０の実行後、第１実施例と同様にステップＳ１８０およびＳ１９０の処理を実行する。第１実施例と同様に、ステップＳ１９０で否定判定されたときには、ステップＳ１２５に処理を戻し、ステップＳ１９０で肯定判定されたときには、「リターン」に抜けて、このテレシネ映像信号検出処理を一旦終了する。
【００８０】
図８は、ステップＳ２２７により非テレシネ映像信号であると設定されるブロックを示す説明図である。図中、ＳＦは、１フィールド分の画素差分Ｄの集合である差分フィールドデータである。この差分フィールドデータＳＦの外周の上下左右の各辺に接するブロック（図中、ハッチングされたブロック）が全てフィールド縁取り部ＥＧＸとして、非テレシネ映像信号であると設定されることになる。すなわち、フィールド縁取り部ＥＧＸは、上下左右の各辺に接するブロックと一致するように定められる。
【００８１】
以上のように構成された第２実施例のテレシネ映像信号検出装置２００によれば、第１実施例と同様に、テレシネ映像の一部に画面端からテレシネ変換されていないコンテンツが流れてくるような映像信号であるときに、検出遅れを防止することができる。さらに、差分フィールドデータＳＦの外周の各辺に接するブロックをフィールド縁取り部ＥＧＸとしていることから、制御の構成を簡単に済ますことができる。
【００８２】
３．他の実施形態：
なお、この発明は上記の第１および第２実施例やその変形例に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
【００８３】
（１）上記各実施例では、差分フィールドデータの外周を構成する上下左右の各辺にフィールド縁取り部を定義する構成としたが、これに換えて、上下左右の各辺のいずれか一つにフィールド縁取り部を定義する構成としてもよい。また、上下左右の各辺のうちの２辺、もしくは３辺にフィールド縁取り部を定義する構成としてもよい。
【００８４】
（２）上記第１実施例におけるフィールド縁取り部は、上下左右の各辺に位置するいずれも、同じ所定幅ｔを備える構成としたが、これに換えて、左右方向に位置するフィールド縁取り部の幅を、上下方向に位置するフィールド縁取り部の幅よりも大きくなる構成としてもよい。また、各方向に位置するフィールド縁取り部をそれぞれ異なる構成としてもよい。
【００８５】
（３）上記第１実施例では、フィールド縁取り部ＥＧは、差分フィールドデータＳＦの外周に位置するブロックよりも狭い領域であり、上記第２実施例では、フィールド縁取り部ＥＧＸは、差分フィールドデータＳＦの外周に位置するブロックと一致する構成であったが、これに換えて、フィールド縁取り部は、差分フィールドデータＳＦの外周に位置するブロックよりも広い領域とすることもできる。例えば、差分フィールドデータＳＦの外周に位置するブロックと、この外周のブロックの内側に接するブロックとの両方を、フィールド縁取り部とすることができる。
【００８６】
（４）上記各実施例では、非テレシネ判定設定部としての非テレシネ判定設定回路８０は、３２プルダウン判定回路７０に接続され、３２プルダウン判定回路７０によるテレシネ映像信号であるか否かの判定結果に対して変更を加える構成であったが、これに換えて、非テレシネ判定設定部は、差分判定回路５０に接続され、差分判定回路５０による差分ありなしの判定結果に対して変更を加えることにより、結果として、フィールド縁取り部に相当する部位についての３２プルダウン判定回路７０からの映像信号判定部の判定結果を“非テレシネ映像信号”であると定める構成としてもよい。この構成によっても、上記各実施例と同様の効果を奏することができる。
【００８７】
（５）上記各実施例では、現在のフィールド画像と、２フィールド前のフィールド画像との間で画素差分を先に求めて、１フィールド分の画素差分の集合である差分フィールドデータをブロックに区分けする構成としていたが、これに換えて、現在のフィールド画像と、２フィールド前のフィールド画像とを複数のブロックにそれぞれ区分けし、現在のフィールド画像側のブロックと、２フィールド前のフィールド画像側のブロックの間で画素差分を求める構成としてもよい。この構成によっても各実施例と同一の効果を奏することができる。
【００８８】
（６）上記各実施例では、入力映像信号の画素の階調値を８ビット（２５６階調）として説明したが、それ以外のビット数（階調値）を有する入力映像信号であっても実施可能であり、同様の作用効果を奏する。
【００８９】
（７）上記第１および第２実施例の映像処理装置は、パーソナルコンピューターなどの情報機器や、液晶テレビなどの表示装置など、プログレッシブ方式の映像を表示できる機器に適用することができる。
【００９０】
（８）上記第１および第２実施例では、３２プルダウン処理により生成されたテレシネ映像信号であることを検出する構成としたが、３２プルダウン処理により生成されたテレシネ映像信号に限る必要はなく、２３プルダウン処理、２２プルダウン処理等、他の方式のプルダウン処理により生成されたテレシネ映像信号を検出する構成としてもよい。
【００９１】
（９）また、上記第１および第２実施例において、ハードウェアによって実現されていた構成の一部をソフトウェアに置き換えるようにしてもよく、逆に、ソフトウェアによって実現されていた構成の一部をハードウェアに置き換えるようにしてもよい。すなわち、上記第１および第２実施例における各回路２０〜５０、７０、８０、２００の機能をコンピューターに実現させるためのコンピュータープログラムを用いた実施例としてもよい。
【符号の説明】
【００９２】
１１…フィールドメモリー
２０…画素差分演算回路
３０…ブロック内画素差分抽出回路
４１…ヒストグラム回路
４２…平均値演算回路
４３…最大値演算回路
５０…差分判定回路
６０…差分用バッファ
７０…３２プルダウン判定回路
８０…非テレシネ判定設定回路
１００…テレシネ映像信号検出装置
２００…ＩＰ変換回路
Ｄ…画素差分
Ｖ１…入力映像信号
Ｖ２…映像信号
ＶＤ…映像信号識別データ
ＳＦ…差分フィールドデータ
ＢＬ…ブロック
ＥＧ、ＥＧＸ…フィールド縁取り部
Ｔｈ０〜Ｔｈ４…第１ないし第５の分布範囲
Ｍａｘ…最大値
Ａｖｅ…平均値
Ｈｉｓ…度数分布
【図１】
2010213181.tif 000004
【図２】
2010213181.tif 000005
【図３】
2010213181.tif 000006
【図４】
2010213181.tif 000007
【図５】
2010213181.tif 000008
【図６】
2010213181.tif 000009
【図７】
2010213181.tif 000010
【図８】
2010213181.tif 000011
【図９】
2010213181.tif 000012