(57)【要約】【課題】記憶バスインターフェイスに使用できる相変化メモリ（ＰＣＭ）のためのメモリコントローラを提供する。【解決手段】メモリコントローラは、外部装置と読み取り及び書き込みインストラクションを通信するために外部バスに結合された外部バスインターフェイスと、メモリアレイにおいて読み取り及び書き込みを遂行するためにメモリアレイに結合されたメモリアレイインターフェイスと、メモリアレイの希望のアドレスに希望の値を書き込むためのオーバーライトモジュールとを備えている。【選択図】図２
2010267271.tif 000002
【特許請求の範囲】
【請求項１】
不揮発性メモリアレイのためのメモリコントローラにおいて、
外部装置と読み取り及び書き込みインストラクションを通信するために外部バスに結合された外部バスインターフェイスと、
メモリアレイにおいて読み取り及び書き込みを遂行するためにメモリアレイに結合されたメモリアレイインターフェイスと、
前記メモリアレイの希望のアドレスに希望の値を書き込むためのオーバーライトモジュールと、
を備えたメモリコントローラ。
【請求項２】
前記外部バスインターフェイスは、フラッシュメモリインターフェイスである、請求項１に記載のコントローラ。
【請求項３】
前記メモリアレイインターフェイスは、相変化メモリインターフェイスである、請求項２に記載のコントローラ。
【請求項４】
前記オーバーライトモジュールは、オーバーライトされるべきメモリセルのアドレスの第１パラメータと、セルをオーバーライトする値の第２パラメータとを使用する、請求項１に記載のコントローラ。
【請求項５】
前記オーバーライトモジュールは、オーバーライトされるべきセルの現在値に関わらず動作する、請求項４に記載のコントローラ。
【請求項６】
アドレス範囲内のメモリアレイの全てのセルを単一指定値へと書き込むための書き込み範囲モジュールを更に備えた、請求項１に記載のコントローラ。
【請求項７】
前記書き込み範囲モジュールのアドレス範囲は、不揮発性メモリ範囲内の利用可能なアドレスの範囲内の任意の範囲へセットできる、請求項６に記載のコントローラ。
【請求項８】
前記書き込み範囲モジュールは、書き込まれるべきセルのアドレス範囲の第１パラメータと、単一指定値の第２パラメータとを使用する、請求項６に記載のコントローラ。
【請求項９】
前記メモリアレイインターフェイスに結合された不揮発性メモリアレイを更に備えた、請求項１に記載のコントローラ。
【請求項１０】
前記メモリアレイ、メモリアレイインターフェイス及びオーバーライトモジュールは、単一のダイに形成される、請求項１に記載のコントローラ。
【請求項１１】
フラッシュメモリアレイにおいて読み取り及び書き込みを遂行するためにフラッシュメモリアレイに結合されたフラッシュメモリアレイインターフェイスを更に備え、前記コントローラは、更に、前記フラッシュメモリアレイのメモリブロックを消去するためのブロック消去モジュールを含む、請求項１に記載のコントローラ。
【請求項１２】
相変化メモリ（ＰＣＭ）アレイと、
前記ＰＣＭアレイに結合されたＰＣＭアレイインターフェイスと、
外部フラッシュメモリバスに結合された外部フラッシュメモリバスインターフェイスと、
前記外部フラッシュメモリバスインターフェイスからのコマンドに応答して前記ＰＣＭアレイインターフェイスを通して前記ＰＣＭアレイへの読み取り及び書き込みを制御するために前記ＰＣＭアレイインターフェイス及び外部フラッシュメモリバスインターフェイスに結合されたメモリコントローラと、
を備えたメモリ装置。
【請求項１３】
フラッシュメモリアレイと、
前記メモリコントローラに結合されたフラッシュメモリアレイインターフェイスと、
を更に備え、前記メモリコントローラは、更に、前記外部フラッシュメモリバスインターフェイスからのコマンドに応答して前記フラッシュメモリアレイインターフェイスを通して前記フラッシュメモリアレイへの読み取り及び書き込みを制御する、請求項１２に記載のメモリ装置。
【請求項１４】
前記メモリコントローラは、更に、前記ＰＣＭアレイの希望のアドレスに希望の値を書き込むためのオーバーライトモジュールと、前記フラッシュメモリアレイのセルのブロックを消去するためのブロック消去モジュールとを備えた、請求項１３に記載のメモリ装置。
【請求項１５】
前記メモリコントローラは、更に、アドレス範囲内のメモリアレイの全てのセルを単一指定値へと書き込むための書き込み範囲モジュールを備えた、請求項１４に記載のメモリ装置。
【請求項１６】
フラッシュメモリバスコントローラインターフェイスを通して、論理的アドレス及びビット値を含む書き込みコマンドをメモリコントローラで受け取り、
相変化メモリ（ＰＣＭ）アレイにＰＣＭアレイインターフェイスを通して書き込みを行い、論理的アドレスを物理的アドレスへ再マッピングし、そしてその物理的アドレスにおいてＰＣＭセルにビット値を書き込む、
ことを含む方法。
【請求項１７】
前記ビット値は、“１”であり、前記ビット値を書き込むことは、消去せずに“１”のビット値を書き込むことを含む、請求項１６に記載の方法。
【請求項１８】
受け取った書き込みコマンドを、ＰＣＭアレイに適用するために変換することを更に含む、請求項１６に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記憶バスインターフェイスのためのＰＣＭメモリに係る。
【背景技術】
【０００２】
カメラ、電話、ゲーム機、ナビゲーションシステム、ウェブ装置、パーソナルデータアシスタント、デジタル画像フレーム、音楽及びビデオプレーヤ、等を含む広範囲なポータブル電子装置は、標準インターフェイスを通してプロセッサに結合された不揮発性メモリを使用する。又、この解決策は、ホームエンターテイメント装置、機器、ホーム及びオフィスオートメーション及び測量システム、並びにモータ、ファクトリプロセス等のコントローラのような幾つかの大型の埋め込み型システムに対しても採用されている。一般に、メモリは、内部ＮＡＮＤ（ＮｏｔＡＮＤ）フラッシュメモリであるが、他のケースでは、取り外し可能なメモリカードであり、又、あるケースでは、その両方が使用される。
【０００３】
広範囲な開発努力でフラッシュメモリのコスト、信頼性、速度及び密度が著しく改良されたが、フラッシュへの書き込みは、ほとんどの形式のランダムアクセスメモリ（ＲＡＭ）に比して、依然低速で且つ複雑である。典型的な用途において、フラッシュメモリは、フラッシュメモリへ書き込むに必要な複雑な一連のオペレーションを遂行する間にＲＡＭを使用して値を一時的に記憶するコントローラ回路を備えている。このコントローラは、「エグズキュート・イン・プレース(Execution in Place)」ではなく、「ストア・アンド・ダウンロード(Store and Download)」又は「ページデマンディング(Page Demanding)」システムと時々称される。
【０００４】
相変化メモリ（ＰＣＭ）は、最近、多数の異なる形式のＲＡＭに対して適切な後継者として売り込まれている。これは、真のランダムアクセス、適度な書き込み速度、非常に高い読み取り速度、低い消費電力を与え、又、不揮発性である。メモリコントローラにＲＡＭではなくＰＣＭを使用すると、フラッシュメモリシステムに幾つかの効果が与えられるが、書き込み速度及びフラッシュ管理の複雑さは改善されない。
【０００５】
現在、埋め込み型フラッシュメモリ及び外部フラッシュメモリの両方に対する最も一般的なインターフェイスは、マルチメディアカード（ＭＭＣ）及びそれに対応する埋め込み型ＭＭＣ（ｅＭＭＣ）である。これらは、コンパクトフラッシュ、セキュアなデジタル（ＳＤ）、ミニ及びマクロＳＤ、ＭＭＣカード、等に使用される。ｅＭＭＣ規格は、単一のインターフェイスを、埋め込み型又は内部フラッシュメモリ、取り外し可能なカード及びハードディスクドライブに使用できるようにする。又、内部及び外部フラッシュメモリが単一のバスを共有できるようにするためにユニバーサルフラッシュ記憶（ＵＦＳ）のような新たな規格も開発されている。
【０００６】
ＭＭＣ／ｅＭＭＣインターフェイスを簡単化するため、メモリコントローラは、ＭＭＣバスインターフェイスへのＮＡＮＤインターフェイスを採用し、又、不良ブロック管理、エラー補正及び検出、ウェアレベリング(Wear Leveling)アルゴリズム、安全管理、及び論理的−物理的ブロック再マッピングのようなＮＡＮＤ技術特有のタスクを管理する。これは、システムの残り部分の複雑さを低減するが、これらの付加的なメモリコントローラタスクは、書き込み及び読み取りオペレーションを更に低速化する。
【０００７】
本発明の要旨は、本明細書の結論部分に特に指摘され、又、個別に請求される。しかしながら、本発明は、その編制及び動作方法、並びにその目的、特徴及び効果に関して、添付図面を参照して以下の詳細な説明を読んだときに、最も良く理解することができよう。
【図面の簡単な説明】
【０００８】
【図１Ａ】一実施形態により単一パッケージ内にメモリアレイ及びコントローラをもつ管理型ＰＣＭ製品のブロック図である。
【図１Ｂ】一実施形態により単一パッケージ内に複数のブロックメモリアレイ及びコントローラをもつ管理型ＰＣＭ製品のブロック図である。
【図２】一実施形態により図１Ｂの管理型ＰＣＭ製品をより詳細に示すブロック図である。
【図３】一実施形態によりメモリアレイ及びコントローラが単一のダイ上にある管理型ＰＣＭ製品のブロック図である。
【図４】一実施形態により単一パッケージ内にフラッシュメモリアレイ及びフラッシュコントローラとＰＣＭメモリ及びＰＣＭコントローラとをもち且つ単一の外部バスに結合された管理型ＰＣＭ製品のブロック図である。
【図５】一実施形態によりメモリセルアレイにおける一連のＰＣＭメモリセルを示す図である。
【図６】一実施形態により図１ないし４の製品を組み込むことのできる移動装置のブロック図である。
【発明を実施するための形態】
【０００９】
例示を簡略化及び明瞭化するため、図示された要素は、必ずしも正しい縮尺で描かれていないことが明らかである。例えば、幾つかの要素の寸法は、明瞭化のため、他の要素に比して誇張されている。更に、適当と思われるところでは、対応する要素又は同様の要素を指示するために図面にわたって参照番号が繰り返される。
【００１０】
ＰＣＭは、埋め込み型及び外部フラッシュカードシステムにおいてフラッシュメモリに置き換わるように適応させることができるが、メモリアレイのためのコントローラ回路を変更しないと、書き込み速度が著しく高くならない。しかしながら、コントローラ回路を変更し、記憶バスインターフェイスと相互作用させても、動作上の顕著な改善は得られない。
【００１１】
相変化メモリ技術は、ＮＡＮＤ及びＮＯＲ（ＮｏｔＯｒ）フラッシュ技術に勝る多数の効果を発揮する。又、これは、ＮＡＮＤより信頼性が高く、耐久性が高く、且つ読み取り及び書き込みが本質的に速い。更に、ＰＣＭは、メモリの信頼性を高め又はその寿命を延長するのに複雑なデータ管理アルゴリズムを必要としない。このため、ＰＣＭセルの寿命は、フラッシュセルより著しく長くなる。ＰＣＭの独特の効果のためにコントローラ回路のタスクを変更することにより、ＰＣＭシステムの全アクセス時間を、フラッシュメモリシステムに比して、著しく完全することができる。
【００１２】
ＰＣＭの別の顕著な効果は、ビット変更性（bit alterability）である。ＰＣＭでは、“１”の上に“０”を書き込み、又、“０”の上に“１”を書き込むことができる。更に、アレイ内の１つのセルに対していつでもこれを行うことができる。しかしながら、各セルの個々のアクセス性は、アレイをどのように構成するかに依存する。フラッシュでは、セルのグループ、典型的に、ブロックは、最初に消去されて、全てのセルを同じ値、典型的に、“１”にセットしなければならない。次いで、逆の値、典型的に“０”をプログラムし又は書き込むか、或いはセルを不変のままにすることしかできない。セルはページベースで書き込まれる。多数のページが１つのブロックを作り上げる。
【００１３】
ビット変更性は、フラッシュメモリのセルアレイでは遂行できない独特のオペレーションを許す。これらのオペレーションは、ＰＣＭメモリセルのアレイに対するコントローラ回路の設計に組み込むことができる。１つのこのような独特のオペレーションは、オーバーライトである。
【００１４】
「オーバーライト」は、セルのオリジナル状態に関わらず、“１”又は“０”のいずれかをセルに書き込む。オーバーライトは、インプレース更新(in-place update)を許し、そして不要データ収集及び論理的−物理的ブロック再マッピングタスクの必要性を簡単化する。フラッシュメモリでは、ブロック内の全てのセルが消去された後に、それらは、全て、同じ値を有し、典型的に“１”として指定される。次いで、セルは、ゼロにプログラムされるか、又はマルチレベルセルの場合には、任意の２ビット値にプログラムすることができる。あるセルはプログラミングするが、他のセルはプログラミングしないことにより、値のアレイをセットすることができる。セルを一度プログラムした後、別の消去サイクルの後まで、それを変更することができない。それ故、オーバーライト動作は、決して可能ではなく、プログラミングだけである。
【００１５】
オーバーライトコマンドのためのパラメータは、単に書き込まれるべきセルのアドレス及び書き込まれるべき値に過ぎない。パラメータのセットを合成して、８、１６、２０、６４又は他のサイズの完全なワードをアレイ内のセルの特定のグループへ書き込むことができる。メモリアレイインターフェイスに基づいて、全ワード又は多数のワードを単一のクロックサイクルで書き込むことができる。アレイ内の任意のセルを選択し、そして例えば、論理的−物理的メモリマップ又は再マップテーブルを使用してそれを追跡することができる。
【００１６】
別の独特のオペレーションは、希望の範囲のセルを同じ値に書き込むことである。「範囲を全て１に書き込む」は、アドレス範囲内の全てのセルを“１”に書き込むオペレーションであり、或いは「範囲を全て０に書き込む」は、全てのセルを“０”に書き込むことができる。アドレス範囲のサイズは、希望の基準に対して選択することができる。それ故、それは、メモリセルの任意の領域に適用できる消去オペレーションとして使用することができる。サイズ及び割り当ては、フラッシュメモリ内のブロックとして予め定義される必要はない。アドレス範囲は、大きくても小さくてもよく、且つ望ましいときに開始及び終了することができる。範囲を全て１又は０に書き込むコマンドのためのパラメータは、単に、コマンドと、書き込みオペレーションを適用すべきアドレス範囲とである。
【００１７】
このオペレーションでは、論理的−物理的ブロック再マッピングタスクを依然使用することができる。しかしながら、ＰＣＭ装置における再マップテーブルは、ＮＡＮＤフラッシュ装置の場合より速く読み取ることができるので、論理的−物理的再マッピングは、ＰＣＭメモリセルのランダムアクセス性能にほとんど影響しない。
【００１８】
簡易型メモリコントローラは、これらの機能と、論理的−物理的アドレステーブルと、一方はメモリにそして他方は外部バスに対する２つのインターフェイスとを含むだけであるＰＣＭメモリアレイに使用することができる。メモリコントローラは、簡単で、実施すべき僅かな機能しかもたず、そして同じ理由で、高速でもある。又、コントローラは、これら２つの機能が、フラッシュメモリアレイに典型的に設けられる機能より簡単且つ高速であることからも、高速である。
【００１９】
図１Ａは、管理型ＰＣＭ製品１０の一例を示す。外部ハウジングは、取り外し可能なカード、集積回路チップ、又はプロセッサのような大きなダイの一部分の形態である。メモリシステム１０は、ＰＣＭメモリセルアレイ１２を有し、これは、データ及びアドレスバス１４を通して簡易型メモリコントローラ１６に結合される。メモリコントローラは、システムの残り部分又は外部コンポーネントと通信するための記憶バスインターフェイス１８を有する。上述したように、これは、埋め込み型装置のための内部インターフェイスであるか、又は取り外し可能な外部装置のための外部インターフェイスである。インターフェイスは、ＭＭＣ、ｅＭＭＣ、ＵＦＳ、又は種々の他のインターフェイスでよいが、本発明にとって特定のインターフェイスは重要でない。
【００２０】
図１Ｂは、多数のＰＣＭ装置又はダイ３２が単一パッケージ又はハウジング３０に収容された別の形態を示す。ＰＣＭ装置は、全て、データ、アドレス、及び制御バス３４を通して単一のコントローラ３６に接続され、これは、外部インターフェイス３８をなす。この例では、ＰＣＭ装置及びコントローラは、個別のダイとして実施されるが、全部が１つのパッケージ又はハウジング内に収容される。
【００２１】
図２は、図１Ａ又は図１Ｂの管理型ＰＣＭ製品１０を詳細に示す。図１Ａを参照して述べたように、ここに示すコンポーネントは、単一ダイの一部分でもよいし、多数のダイで構成されてもよい。これらのコンポーネントは、単一のパッケージ、ハウジング又は取り外し可能なカードに収容されてもよいし、或いは多数の個別のパッケージに収容されてもよい。ＰＣＭメモリアレイ１２は、図示された例では、４つのアレイブロック１２−１、１２−２、１２−３、１２−４を有するが、より多くの又はより少ないアレイブロックを使用してもよい。各アレイブロックは、エラー補正コーデック（ＥＣＣ）１３−１を含む（１つしか示されていない）。このコーデックは、メモリに書き込まれたデータにエラー補正コードを適用し、そしてメモリからデータが読み取られるときにこれらコードを使用してエラーを補正する。
【００２２】
ＰＣＭアレイは、それが接続された制御バス１４−２及びデータバス１４−３を使用してＰＣＭインターフェイス１４−１を通して通信する。このインターフェイスは、ＰＣＭアレイ１２のセルとの物理的レイヤ通信を与える。又、これは、簡易型ＰＣＭコントローラ１６にも接続されて、そこへのインターフェイスをなす。更に、このインターフェイスは、直接メモリアクセス（ＤＭＡ）ブロック１７に接続される。このＤＭＡブロックは、外部インターフェイス１８に接続され、そこに直接インターフェイスする。ここに示す例では、外部インターフェイスは、ＭＭＣ、ｅＭＭＣ、ＵＦＳ、又は他のＮＡＮＤベースのメモリインターフェイスを経て通信するために管理型ＮＡＮＤインターフェイス１８−１を有する。しかしながら、異なる外部プロトコルを使用して通信するように適応される異なるインターフェイスが使用されてもよい。又、外部インターフェイスは、外部バスに接続するためのデータバッファ１８−２及び物理的バッファ１８−３も含む。データバッファは、暫定的な値を記憶しそして内部及び外部バスの待ち時間を受け容れるためにインターフェイスと共に常駐する。これは、小さな高速ＲＡＭバッファ、ＰＣＭバッファ、又は他の形式のバッファでよい。
【００２３】
ＰＣＭコントローラは、片側では外部インターフェイス１８に結合され、そして他側ではＰＣＭインターフェイス１４に結合される。ここに示す例では、ＰＣＭコントローラは、４つのブロックを含む。これらのブロックは、ハードウェアモジュールとして、ファームウェアとして、又は一般化されたコントローラにおけるソフトウェアとして実施することができる。第１のブロックは、コントローラの中央処理及びメンテナンス部分であるマイクロコントローラコア１６−１である。第２のブロックは、安全マネージャー１６−２であり、第３のブロックは、オーバーライトモジュール１６−３であり、そして第４のブロックは、範囲全部１(Range All 1)モジュール１６−４である。
【００２４】
図３は、図１Ａ及び１Ｂとは別の構成で、メモリコントローラがメモリアレイと同じダイにある構成を示す。図１Ａ及び１Ｂと同様に、外部パッケージ又は容器２０がある。ＰＣＭメモリセルアレイ２２は、単一のダイとしてパッケージ内にある。埋め込み型コントローラ２６は、メモリアレイをもつ同じダイ２２に構成される。又、埋め込み型コントローラは、外部インターフェイス２８も支持する。この構成では埋め込み型コントローラの主たるタスクは、外部インターフェイス２８において外部バスプロトコルをサポートすることである。これは、図２のコントローラの全ての機能を含むことができる。コントローラが簡易型であるために、コントローラを、例えば、フラッシュメモリとではなく、メモリと同じダイに一体化することが非常に容易である。
【００２５】
図４は、フラッシュダイ４３及びＰＣＭダイ４２の両方を単一のパッケージ又はハウジング４０内に使用する更に別の構成を示す。各ダイは、それ自身のコントローラを有する。ＰＣＭダイは、バス４４を経てＰＣＭメモリコントローラ４６に結合され、一方、フラッシュダイ４３は、異なるメモリバス４５を経てフラッシュメモリコントローラ４７に結合される。しかしながら、２つのメモリコントローラは、両方とも、単一の外部記憶バスインターフェイス４８に結合することができる。他の図面と同様に、メモリコントローラは、それらの各々のメモリセルアレイと同じダイ又は異なるダイにあってもよい。
【００２６】
或いは又、２つのメモリコントローラは、２つの形式のメモリのための異なる機能をもつ単一のコントローラへと結合することができる。コントローラの単一モジュールを使用して両アレイに共有機能を与えることができる。共有されない機能は、一方のアレイ又は他方のアレイ専用とすることができる。従って、例えば、ブロック消去モジュールをフラッシュアレイ専用とすることができ、一方、オーバーライト機能をＰＣＭアレイ専用とすることができる。安全管理及びＥＣＣアルゴリズムは、両アレイによって共有することができる。全装置は、図示されたように４つのダイとして構成することもできるし、或いは３つ又は２つのダイとして構成することもできる。
【００２７】
ＰＣＭ簡易型コントローラ４６は、図２のコントローラ１６と同様である。他方、ＮＡＮＤコントローラ４７は、典型的なＮＡＮＤコントローラとして示されており、そして図示されたように、ブロック消去、ページプログラム、ＥＣＣ（エラー補正コーデック）、ＷＬ（ウェアレベリング）、ＢＢＭ（不良ブロック管理）、ＳＭ（安全管理）、ＧＣ（不要データ収集）、及びメモリアドレス再マッピングのためのハードウェア、ファームウェア又はソフトウェアモジュールを含む。これらのモジュールは、典型的に、多数のＮＡＮＤコントローラの一部分であり、ここでは詳細に説明しない。
【００２８】
メモリアレイは、通常、ソフトウェアにより２つ以上の領域に区分化される。簡単な例では、ソフトウェアは、メモリアレイをコード又はインストラクションとデータとの間で区分化する。これら２つの形式の情報は、異なる仕方で使用され、従って、各形式の情報に対する最良のメモリが異なる要件を取り扱う。図４は、これらの異なる要件を満足する１つの仕方の一例を示す。
【００２９】
１つの解決策では、データ記憶のために片側にＭＬＣ（マルチレベルセル）ＮＡＮＤが使用され、そしてコードのために他側にＲＡＭのようなＸｉＰ(Execute in Place)メモリ装置が使用される。これは、２つのメモリインターフェイス及び２つの外部バスを必要とする。
【００３０】
別の解決策では、片側にＭＬＣ（マルチレベルセル）を及び他側にＳＬＣ（単一レベルセル）を伴う単一のＮＡＮＤアレイが使用される。この場合も、ＭＬＣは、データ記憶のために使用され、そしてＳＬＣ部分は、コードのために使用される。又、ページ及びブロックのサイズは、ＳＬＣ側では小さい。ＭＬＣ／ＲＡＭの例と同様に、２つの異なるメモリコントローラ又はコントローラ方法が使用されるが、単一の外部インターフェイスで両フラッシュ部分にサービスすることもできる。
【００３１】
ＰＣＭは、図４に示す別の構成を許す。ＮＡＮＤ及びＰＣＭ装置は、同じパッケージ内で、両形式のメモリを管理するコントローラと一緒に、又はＮＡＮＤについて１つ及びＰＣＭについて１つ、の２つのコントローラと一緒に、スタックされる。或いは又、ＮＡＮＤ部分に対して１つのコントローラがあり、ＰＣＭコントローラをＰＣＭダイに埋め込むこともできる。全てのメモリ装置が、同じ物理的レイヤ及び同じリンクレイヤを許す同じ記憶バスインターフェイスを共有する。
【００３２】
セル当たりのコストが低く、ランダム書き込み速度が低速で且つ寿命書き込みサイクル数が小さなＮＡＮＤフラッシュは、データのために使用することができ、一方、高速で、長く持続するが、より高価なＰＣＭは、コード又はインストラクションに使用することができる。この解決策は、ＮＡＮＤ／ＲＡＭ構成の速度効果を、簡単で小さな単一記憶装置インターフェイスで発揮する。
【００３３】
フラッシュメモリをサポートするために、メモリコントローラ回路において典型的に要求される多数のオペレーションがある。これらの多くは、図４のフラッシュコントローラ４７に示されている。しかしながら、これらのオペレーションの多くは、有用でないか、又はＰＣＭアレイでは不可能である。これらのうちの最も簡単なものは、消去及びプログラミング機能である。しかしながら、フラッシュの寿命中の消去の合計数が少ないこと、及び一度に１つではなく大きなグループでフラッシュセルを消去する必要性から、より多くの機能が生じる。従って、これらの機能は、ＰＣＭメモリコントローラに含まれる必要はない。これらの機能を除去すると、メモリコントローラのコスト及び消費電力が減少する。これらの複雑な機能の幾つかを以下に詳細に述べる。
【００３４】
「不良ブロック管理」は、フラッシュアレイ内のどのブロックが信頼できないかを追跡する。フラッシュメモリは、各メモリセルにおいて限定された数の消去サイクルしか持ちこたえられない。その結果、セルは不良となり、そして不良セルをもつブロックの数が時間と共にゆっくり増加する。これらのブロックが追跡され、それらはもはや使用されず、アレイの記憶容量がゆっくり減少する。ＰＣＭは、消去サイクルの数に対する同様の限界で悩まされず、その結果、「不良ブロック管理」アルゴリズムは不要となる。
【００３５】
「ウェアレベリング」は、セルのブロックの使用をアレイに対して均一に広げることによりフラッシュメモリアレイの寿命又は耐久性を高める。ウェアレベリングは、セルの同じブロックをそのたびに使用するのを許すのではなく、フラッシュアレイにおける全てのセルを均一に消耗させるよう試みる。ＰＣＭ循環能力は、ＮＡＮＤの場合より数桁も大きい。セルが非常にゆっくり消耗するので、ウェアレベリング管理は実際上不要である。
【００３６】
「高次ＥＣＣ（エラー補正コード）」は、フラッシュに使用される。というのは、メモリが大きなブロックで処理されるからである。更に、フラッシュにおけるメモリコンテンツは、読み取り妨害、プログラム妨害、及び各メモリセルにおける消去サイクル数の制限のために、破壊されることがある。ＰＣＭは、信頼性が高いだけでなく、非常に小さなブロックで書き込み及び読み取りすることもでき、従って、エラー補正コードが使用されるときでも、非常に簡単になる。新たな技術はＰＣＭセルのサイズを減少するので、ＥＣＣの要件が厳しくなる。しかしながら、ＰＣＭでは、「ビット変更性」は、ＥＣＣパリティをしかるべき場所で更新できるようにする。
【００３７】
「不要データ収集」は、ＰＣＭアレイに対して非常に簡単にすることができる。フラッシュアレイでは、セルが“０”に書き込まれ又はプログラムされるが、“１”ではない。セルを“１”に戻さねばならないときには、ブロック全体を消去し、次いで、ページベースで適当なセルを再書き込みしなければならない。これを行うのではなく、新たな値がメモリの別の部分に書き込まれ、以前の部分が不要データとして登録される。充分な不要データが収集されると、その不要データが集められ、不要データセルが全て消去される。
【００３８】
ＰＣＭファイルシステムでは、データがメモリに直接書き込まれ、そして新たなデータが単に古いデータに直接オーバーライトされる。明確な消去オペレーションは、要求されない。ファイルは、予約されたファイル又はクラスターエントリーを非予約として書き込むことによりファイル割り当てテーブルから削除されるだけである。ファイルシステムが空の物理的ブロックから動作される場合、換言すれば、各単一の物理的ブロックが有効なデータ及び旧式データしか含まない場合には、新たなデータをどこかに書き込むために、１つ以上の物理的なブロックを空にして、それらを消去し再使用できるようにしなければならない。不要データ収集のこのプロセスは、フラッシュの場合より遥かに簡単である。
【００３９】
「安全管理」は、データの完全性を保証するためにメモリセルが書き込まれている間に停電が生じた場合にデータを回復する。フラッシュメモリの場合、１つのセルが書き込まれている間に電源が遮断したとすれば、全ブロックを消去し、ブロック内のページの始めから書き込みを再開しなければならない。ＰＣＭのビット変更性は、安全管理を簡単にする。
【００４０】
上述した簡単化及び減少は、より高い性能又は速度、コスト低下、及び記憶バスインターフェイスとの完全な互換性を許す。コントローラ回路及びＰＣＭメモリセルアレイは、単一のダイに製造して、管理型ＰＣＭ製品としてパッケージすることができる。この製品は、次いで、取り外し可能なメモリカード形態の機能の中に含ませるか、又は大きな装置に埋め込むことができる。
【００４１】
図５は、システムメモリ、プロセッサコアの不揮発性メモリ、又は他のアプリケーションにおけるＰＣＭセル１１０のアレイを示す。このアレイは、読み取り及び書き込みオペレーションのためにアレイ内の各セルにアクセスできるようにする列回路１１２及び行回路１１４に結合される。セルを読み取り及びセルに書き込むときに値を感知するために、センス回路１１６が列及び行回路に結合される。アレイのメモリオペレーションを管理するためにアレイコントローラ１１８が他の回路に結合される。
【００４２】
アレイの各メモリセルは、周期律表のＶＩ族の元素の合金、カルコゲニド又はカルコゲニック材料と称されるＴｅ又はＳｅのような元素を含む。これらは、ＩＶ／Ｖ族の元素（Ｇｅ、Ｓｎ、Ａｓ、Ｓｂ）と合成することができる。カルコゲニドは、不揮発性メモリから電力が除去された後もデータ保持を与え且つ安定なままにするために相変化メモリセルにおいて効果的に使用することができる。相変化材料を、例えば、Ｇｅ2Ｓｂ2Ｔｅ5として考えると、メモリ記憶に有用な個別の電気的特性を有する２つ以上の相が示される。
【００４３】
アレイ１１０は、セレクタ装置及びメモリ素子を各々有するメモリセルを備えている。異なるアレイアーキテクチャーが考えられるが、１つのセレクタ装置が多数のセル間に共有される。バイポーラセレクタ装置をもつアレイが示されているが、別の実施形態では、例えば、熱、光、電位、又は電流のようなエネルギーの印加によってカルコゲニド材料の電気的特性（例えば、抵抗、キャパシタンス、等）を識別し選択的に変更するためにＣＭＯＳセレクタ装置又はダイオードが使用されることに注意されたい。カルコゲニック材料は、アモルファス状態と結晶状態との中間の異なる状態間で電気的にスイッチされ、従って、マルチレベルの記憶能力を与えることができる。
【００４４】
メモリ材料の状態又は相を変更し、即ちプログラミング領域ＳＥＴ及びＲＥＳＥＴに到達するために、バイアスがスイッチングスレッシュホールド電圧より高く上昇され、充分な電流がセルに流れて、活性領域を加熱し、そしてＧＳＴ相変化を生じさせる。電流がメモリ材料に流れて熱を発生し、電気的特性を変化させると共に、メモリ材料のメモリ状態又は相を変更させる。例えば、相変化材料を書き込み動作において９００℃より高い温度に加熱すると、相変化材料がその溶融温度（Ｔｍ）より高くなる。次いで、急速に冷却して、相変化材料をアモルファス状態にし、これは、記憶されたデータが“０”の値をもつリセット状態と称される。一例としてＧｅ2Ｓｂ2Ｔｅ5を取り上げると、溶融温度Ｔｍに到達するときと、局所的加熱の後に冷却してアモルファス状態に達するときとの間の時間は、５０ｎｓ未満である。
【００４５】
一方、メモリセルをリセットからセットへプログラムするため、局部温度が、（Ｇｅ2Ｓｂ2Ｔｅ5の場合に）５０ｎｓより長い時間、結晶化温度（Ｔｘ）より高く上昇されて、結晶化を完了できるようにする。結晶形態の相変化材料は、セット状態と称され、記憶されたデータは、“１”の値を有する。従って、セルは、セルに通流できる電流の振幅及びパルス巾をセットすることによりプログラムすることができる。要約すれば、大きさが大きいと、高速のパルスがセルをアモルファス化し、一方、大きさが中程度であると、長いパルスがセルを結晶化できるようにする。
【００４６】
読み取り動作では、ビットライン（ＢＬ）及びワードライン（ＷＬ）が選択され、そして外部電流がその選択されたメモリセルに与えられる。カルコゲニドメモリ装置を読み取るためには、異なる装置抵抗から生じる電流差が感知される。次いで、選択されたメモリセルの相変化材料の抵抗により生じる電圧変化に基づいて、選択されたメモリセルに記憶されるデータが“１”であるか“０”であるか決定される。リセット及びセットをアモルファス状態及び結晶状態に各々関連付けることは、慣習であり、又、少なくとも逆の慣習が採用されてもよいことが明らかであろう。
【００４７】
図６は、本発明の実施形態が適用される例示的システム６１１を示す。ここに示す例では、システムは、移動、ハンドヘルド、セルラー電話であるが、若干変更するだけで、システムは、広範囲の異なる装置を表す。このシステムは、チップセットを含んでも含まなくてもよい中央処理ユニット（ＣＰＵ）６１３により駆動される。このＣＰＵは、オペレーティングシステムを使用してプログラムを実行するアプリケーションセクション６１５と、電話機能を取り扱うベースバンドセクション６１７とを有する。両セクションは、メモリインターフェイス６１９に結合され、これは、バスを通してシステムのメモリと通信する。
【００４８】
ここに示す例では、システムメモリは、高速アクセスのためのランダムアクセスメモリ（ＲＡＭ）又はＰＣＭとして実施される揮発性セクション６２１と、停電を生き抜かねばならないデータのためにフラッシュ又はＰＣＭとして実施される不揮発性セクション６２３とを有している。典型的に、ＲＡＭは、迅速にアクセスされねばならないデータ及びインストラクションのための短時間記憶装置として使用され、一方、フラッシュは、オペレーティングシステム、システムパラメータ、及びアプリケーションを記憶するのに使用される。或いは又、メモリは、単一メモリとして完全にフラッシュで実施されてもよく、そしてフラッシュセクションは、他の形式の不揮発性メモリ、例えば、ＰＣＭ（相変化メモリ）、ＭＲＭ、又はＦＲＭ、或いはメモリ形式のある組み合わせで実施されてもよい。図１ないし４に示す種々のメモリ構成は、いずれも、特定の状況に応じて使用できる。
【００４９】
ＣＰＵのベースバンドセクションは、ユーザインターフェイスに結合される。ここに示す例では、ユーザインターフェイスは、キーパッド６２５と、スピーカ及びマイクロホンをもつヘッドセット６２７とを有する。タッチスクリーン、ブルーツース装置、加速度計、接近センサ及び他のインターフェイスのような種々の他のインターフェイスを、特定の用途に基づいて使用することができる。又、ベースバンドセクションは、ＲＦ（高周波）回路６２９にも結合され、システムが無線接続を使用して外部装置と通信できるようにする。無線接続は、必要に応じて、セルラー電話、データ、ワイヤレスネットワーク、又は他のインターフェイスでよい。
【００５０】
又、ＣＰＵは、システム６１１の付加的な機能をサポートするために、カメラ、ロケーションシステム、ディスプレイ、プリンタ、ブルーツース装置、及び他の周辺機器のような種々の周辺機器６３１のいずれかに結合されてもよい。図６は、種々のコンポーネントの電力消費を調整するためにバッテリのような電源を含む電力管理システム６３３も示している。この装置は、ソフトウェア駆動であり、ＣＰＵ、又は自律的、或いはその両方の組合せにより制御される。一例では、電力管理は、停電が生じたときにＣＰＵにアクセスできるレジスタにおいてフラグをセットする。
【００５１】
「コンピュータ読み取り可能なメディア」という語は、プログラムインストラクションをプロセッサ、メモリコントローラ又は他の適当な装置へ実行のために与えるのに関与する適当なメディアを指す。このようなメディアは、これに限定されないが、不揮発性メディア及び揮発性メディアを含む多数の形態をとることができる。不揮発性メディアは、例えば、光学的又は磁気的ディスク、ソリッドステート記憶装置、及び他のメモリ、ＲＯＭ、等を含む。揮発性メディアは、ダイナミックメモリ、例えば、システムメモリ、ＤＲＡＭ、ＳＲＡＭ、及び他の形式の揮発性記憶装置を含む。コンピュータ読み取り可能なメディアの一般的形態は、例えば、磁気的メディア（例えば、フロッピーディスク、フレキシブルディスク、ハードディスク、磁気テープ、及び他の磁気的メディア）、光学的メディア（例えば、コンパクトディスクリードオンリメモリ（ＣＤ−ＲＯＭ）及び他の光学的メディア）、パターンをもつ物理的メディア（例えば、パンチカード、ペーパーテープ、他の物理的メディア）、メモリチップ又はカートリッジ（例えば、ＲＡＭ、プログラマブルリードオンリメモリ（ＰＲＯＭ）、消去可能なプログラマブルリードオンリメモリ（ＥＰＲＯＭ）、フラッシュメモリ、及び他のメモリチップ又はカートリッジ）、並びにコンピュータが読み取りできるところの他のメディアを含む。
【００５２】
以下の詳細な説明において、本発明を完全に理解するために多数の特定の細部について述べる。しかしながら、当業者であれば、本発明は、これらの特定の細部を伴わずに実施できることが理解されよう。他の点では、良く知られた方法、手順、コンポーネント及び回路は、本発明を不明瞭にしないために、詳細には説明しない。
【００５３】
アルゴリズムとは、ここでは、一般的に、希望の結果を導くアクション又はオペレーションの自己一貫性シーケンスであると考えられる。これらは、物理量の物理的操作を含む。通常、必ずしもそうでないが、これらの量は、記憶、転送、合成、比較、その他、操作することのできる電気的又は磁気的信号の形態をとる。時々は、主として、共通使用の理由で、これらの信号をビット、値、エレメント、記号、キャラクタ、用語、数字、等と称するのが便利であると分かっている。しかしながら、これら及び同様の用語は、全て適当な物理量に関連付けられ、これらの量に便利なラベルが適用されることを理解されたい。
【００５４】
特に指示のない限り、以下の説明から明らかなように、本明細書全体を通して、「処理」、「コンピューティング」、「計算」、「決定」、等の用語を使用する説明は、コンピューティングシステムのレジスタ及び／又はメモリ内の電子量のような物理量として表されたデータを、コンピューティングシステムのメモリ、レジスタ又は他のそのような情報記憶、送信又は表示装置内の物理量として同様に表された他のデータへ操作し及び／又は変換するコンピュータ又はコンピューティングシステム或いは同様の電子コンピューティング装置のアクション及び／又はプロセスを指すことが明らかである。
【００５５】
本発明の実施形態は、ここに述べたオペレーションを遂行するための装置を含む。装置は、望ましい目的のために特に構成されるか、又は装置に記憶されたプログラムによって選択的にアクチベート又は再構成される汎用のコンピューティング装置を含む。このようなプログラムは、これに限定されないが、フロッピーディスク、光学的ディスク、コンパクトディスクリードオンリメモリ（ＣＤ−ＲＯＭ）、磁気−光学的ディスクを含む任意の形式のディスク、リードオンリメモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、電気的にプログラム可能なリードオンリメモリ（ＥＰＲＯＭ）、電気的に消去可能で且つプログラム可能なリードオンリメモリ（ＥＥＰＲＯＭ）、磁気又は光学的カード、或いは電子的インストラクションを記憶するのに適し且つコンピューティング装置のシステムバスに結合できる他の形式のメディア、のような記憶メディアに記憶することができる。
【００５６】
ここに述べるプロセス及び表示は、特定のコンピューティング装置又は他の装置に固有に関連していない。種々の汎用システムを、ここに述べる教示に基づきプログラムと共に使用することもできるし、又は望ましい方法を実行するためのより特殊な装置を構成するのに便利であることも分かっている。更に、ここに述べるオペレーション、能力及び特徴は、ハードウェア（個別回路又は集積回路）及びソフトウェアの組合せで実施できることを理解されたい。
【００５７】
以上、本発明の特定の実施形態を説明したが、本発明は、このような実施形態の細部に限定されず、特許請求の範囲及びその等効物のみによって限定されるものとする。
【符号の説明】
【００５８】
１０：管理型ＰＣＭ製品
１２：ＰＣＭメモリセルアレイ
１２−１、１２−２、１２−３、１２−４：アレイブロック
１３−１：エラー補正コーデック
１４：データ及びアドレスバス
１４−１：ＰＣＭインターフェイス
１４−２：制御バス
１４−３：データバス
１６：メモリコントローラ
１６−１：μコア
１６−２：安全マネージャー
１６−３：オーバーライトモジュール
１６−４：範囲全部１モジュール
１７：直接メモリアクセス（ＤＭＡ）アクセス
１８：記憶バスインターフェイス
１８−１：管理型ＮＡＮＤインターフェイス
１８−２：データバッファ
１８−３：物理的バス
２０：外部パッケージ又は容器
２２：ＰＣＭメモリセルアレイ
２６：埋め込み型コントローラ
３０：パッケージ又はハウジング
３２：ＰＣＭ装置又はダイ
３４：データ、アドレス及び制御バス
３６：コントローラ
３８：外部インターフェイス
４０：パッケージ又はハウジング
４３：フラッシュダイ
４６：ＰＣＭメモリコントローラ
４７：フラッシュメモリコントローラ
４８：外部記憶バスインターフェイス
【図１Ａ】
2010267271.tif 000003
【図１Ｂ】
2010267271.tif 000004
【図２】
2010267271.tif 000005
【図３】
2010267271.tif 000006
【図４】
2010267271.tif 000007
【図５】
2010267271.tif 000008
【図６】
2010267271.tif 000009
【外国語明細書】
2010267271.tif 000010
2010267271.tif 000011
2010267271.tif 000012
2010267271.tif 000013
2010267271.tif 000014
2010267271.tif 000015
2010267271.tif 000016
2010267271.tif 000017
2010267271.tif 000018
2010267271.tif 000019
2010267271.tif 000020
2010267271.tif 000021
2010267271.tif 000022
2010267271.tif 000023
2010267271.tif 000024
2010267271.tif 000025
2010267271.tif 000026
2010267271.tif 000027
2010267271.tif 000028
2010267271.tif 000029
2010267271.tif 000030
2010267271.tif 000031
2010267271.tif 000032
2010267271.tif 000033
2010267271.tif 000034
2010267271.tif 000035
2010267271.tif 000036