(57)【要約】【課題】薄型でありながら、漏れ磁束による渦電流損失を低減し、電源の電力効率を向上させるトランスおよびスイッチング電源を提供する。【解決手段】一次巻線と二次巻線とを、上下位置に重畳して相対向した状態で螺旋状に積層し、所望の漏れインダクタンスを得るように、主磁路の磁性体の透磁率よりも小さい透磁率を有する磁性体からなる磁脚を設ける。【選択図】図１
2010171225.tif 000002
【特許請求の範囲】
【請求項１】
一次巻線と二次巻線とを、上下位置に重畳して相対向した状態で螺旋状に積層し、所望の漏れインダクタンスを得るように、主磁路の磁性体の透磁率よりも小さい透磁率を有する磁性体からなる磁脚を設けたことを特徴とするトランス。
【請求項２】
前記磁脚に空隙がないことを特徴とする請求項１に記載のトランス。
【請求項３】
前記請求項１または２に記載のトランスをＬＬＣ共振回路に備えたことを特徴とするスイッチング電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報通信機器や家電用機器等の電源に用いられるトランスおよびスイッチング電源に関する。
【背景技術】
【０００２】
従来より、情報通信機器や家電用機器の電源に図８に示すような１次巻線（図中、Ｎ１）と２次巻線（図中、Ｎ２−１、Ｎ２−２）の巻き位置を上下に分離し、その周囲に磁性体Ｍ１及びＭ２を設けた分割巻きのトランスが使われている（例えば、特許文献１参照。）。
【０００３】
このように巻線を分割巻きにすることによって、小型高効率に有利な回路方式として、図４に示すようなＬＬＣ共振回路で必要とされるトランスの漏れインダクタンスを十分に大きくすることができる。その一方で、１次巻線（図８のＮ１）と２次巻線（図８のＮ２−１、Ｎ２−２）の巻き位置の距離が離れているため、トランスのサイズが大きくなるとともに、１次巻線と２次巻線とのカップリングが悪くなり、漏れ磁束が大きくなる。
【０００４】
一方、情報通信機器や家電用機器の電源として用いられるＬＬＣ共振回路は、機器の高効率化、小型化等の要請により、小型で高効率、薄型のものが求められており、こうした要請に応えるためには、その主要な部品のひとつであるトランスの低背化が必要であった。
【０００５】
しかし、トランスを低背化すると、図９に示すように、１次巻線（図中、Ｎ１）と２次巻線（図中、Ｎ２−１、Ｎ２−２）の巻き位置を上下に分離し、その周囲に磁性体Ｍ１及びＭ２を設けた分割巻きにしても、それらの相互の位置が近くなるため、巻線間の磁気結合が大きくなり、図８の構成の場合とは反対に、十分な大きさの漏れインダクタンスが得られないという問題があった。
【０００６】
そのため、図１０に示すように、１次巻線（図中、Ｎ１）と２次巻線（図中、Ｎ２−１、Ｎ２−２）の間に漏れインダクタンスを得るための磁脚（図中、Ｍ３、Ｍ４）を設け、それらの周囲に磁性体Ｍ１及びＭ２を設けて、必要な大きさの漏れインダクタンスを得ることが行われている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−１０９１４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、漏れインダクタンス用の磁脚を作る場合、この漏れインダクタンス用の磁脚が漏れ磁路を形成するため、漏れインダクタンスの値が、必要以上に大きくなることになり、この磁脚に、図１１に示すような大きな空隙（ギャップ）を入れる必要があった。
【０００９】
ところが、この磁脚に大きな空隙（ギャップ）を入れた場合、その空隙（ギャップ）近辺から巻線を通過する漏れ磁束が増えて、巻線に渦電流を誘導し、巻線での電力損失を増加させ、ＬＬＣ共振回路の電力効率を低下させるという問題があった。
【００１０】
そこで、本発明は、上述の課題に鑑みてなされたものであり、薄型でありながら、漏れ磁束による渦電流損失を低減し、電源の電力効率を向上させるトランスおよびスイッチング電源を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明は、上記の課題を解決するために、以下の事項を提案している。
【００１２】
（１）本発明は、一次巻線と二次巻線とを、上下位置に重畳して相対向した状態で螺旋状に積層し、所望の漏れインダクタンスを得るように、主磁路の磁性体の透磁率よりも小さい透磁率を有する磁性体からなる磁脚を設けたことを特徴とするトランスを提案している。  
【００１３】
この発明によれば、一次巻線と二次巻線とを、上下位置に重畳して相対向した状態で螺旋状に積層し、所望の漏れインダクタンスを得るように、主磁路の磁性体の透磁率よりも小さい透磁率を有する磁性体からなる磁脚を設けたことから、薄型でありながら、漏れ磁束による渦電流損失を低減し、電源の電力効率を向上させることができる。
【００１４】
（２）本発明は、前記磁脚に空隙がないことを特徴とするトランスを提案している。
【００１５】
この発明によれば、磁脚に空隙がないことから、外部への漏れ磁束が少なく、また、簡単な構成でトランスを製作することができる。
【００１６】
（３）本発明は、（１）または（２）のトランスをＬＬＣ共振回路に備えたことを特徴とするスイッチング電源を提案している。
【００１７】
この発明によれば、一次巻線と二次巻線とを、上下位置に重畳して相対向した状態で螺旋状に積層したトランスにおいて、漏れ磁束による電力効率の低下を低減するように、主磁路の磁性体の透磁率よりも小さい透磁率を有する磁性体により空隙のない磁脚を設けたトランスをＬＬＣ共振回路に備えたスイッチング電源を構成できるため、小型、高効率で薄型の電源が求められる情報通信機器や家電用機器に最適な電源を供給することができる。
【発明の効果】
【００１８】
本発明によれば、薄型でありながら、漏れ磁束による渦電流損失を低減し、電源の電力効率を向上させることができるトランスを提供できるという効果がある。
【図面の簡単な説明】
【００１９】
【図１】本実施形態に係るトランスの断面図である。
【図２】本実施形態に係るトランスの俯瞰図である。
【図３】本実施形態に係るトランスの主磁路に発生する主磁束を示す図である。
【図４】本実施形態に係るトランスをＬＬＣ共振回路に備えたスイッチング電源の構成を示す図である。
【図５】本実施形態に係るトランスをＬＬＣ共振回路に備えたスイッチング電源の各部動作を示す図である。
【図６】十分な漏れインダクタンスが得られない場合の電流波形を示す図である。
【図７】漏れインダクタンスが大きすぎる場合の電流波形を示す図である。
【図８】従来例に係るトランスの断面図である。
【図９】従来例に係るトランスの断面図である。
【図１０】従来例に係るトランスの断面図である。
【図１１】従来例に係るトランスの断面図である。
【発明を実施するための形態】
【００２０】
以下、本発明の実施形態について、図面を用いて、詳細に説明する。
なお、本実施形態における構成要素は適宜、既存の構成要素等との置き換えが可能であり、また、他の既存の構成要素との組合せを含む様々なバリエーションが可能である。したがって、本実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。
【００２１】
本実施形態に係るトランスについて、図１から図７を用いて説明する。
【００２２】
＜トランスの構成＞
図１は、本実施形態に係るトランスの断面図を示している。図１によれば、一次巻線Ｎ１と二次巻線Ｎ２とが、上下位置に重畳して相対向した状態に配置され、螺旋状に積層されている。
【００２３】
また、一次巻線Ｎ１と二次巻線Ｎ２の間には、ギャップのない磁脚Ｍ５が形成され、一次巻線Ｎ１は、このギャップのない磁脚Ｍ５（Ｉコア）と磁性体Ｍ１（Ｅコア）との間に配置され、二次巻線Ｎ２は、このギャップのない磁脚Ｍ３（Ｉコア）と磁性体Ｍ２（Ｅコア）との間に配置されている。
【００２４】
さらに、ギャップのない磁脚Ｍ５（Ｉコア）の透磁率は、必要とする漏れインダクタンスとなるように、図３に示す主磁束を発生させる主磁路を形成する磁性体（Ｍ１とＭ２）の透磁率よりも小さく設定されている。これにより、薄型でありながら、漏れ磁束による渦電流損失を低減し、このトランスを用いた電源の電力効率を向上させることができる。
【００２５】
また、例えば、図２に示すように、一次巻線Ｎ１は、３８ターン（（３ターン×１２層）＋（２ターン×１層）で構成され、二次巻線Ｎ２は、２巻線あり、それぞれが４ターン（２巻線ともに２パラで、２ターン×８層）で構成されている。
【００２６】
＜ＬＬＣ共振回路を備えた電源の構成＞
本実施形態に係るＬＬＣ共振回路を備えた電源の構成について、図４を用いて説明する。
【００２７】
本実施形態に係るＬＬＣ共振回路を備えた電源は、図４に示すように、直流電源Ｖｉと、この直流電源と並列に配置されたスイッチング素子Ｑ１、Ｑ２の直列回路と、スイッチング素子Ｑ１とＱ２との接続点と一次巻線Ｎ１との間に設けられた漏れインダクタンスＬ１と、一次巻線Ｎ１に並列に設けられた励磁インダクタンスＬ２と、一次巻線Ｎ１と直流電源Ｖｉの一方の端子との間に設けられたコンデンサＣ１と、直列に接続された２つの巻線Ｎ２−１、Ｎ２−２から構成される２次巻線にそれぞれカソードが接続されるとともに、アノードがコモンになっているダイオードＤ１、Ｄ２と、ダイオードＤ１のアノードと前記２つの巻線Ｎ２−１とＮ２−２の接続点との間に設けられた平滑化出力コンデンサＣｏと、負荷Ｒｏとから構成されている。
【００２８】
なお、漏れインダクタンスＬ１と、一次巻線Ｎ１と、２つの巻線Ｎ２−１、Ｎ２−２から構成される２次巻線と、励磁インダクタンスＬ２とによって、本実施形態のトランスＴ１が形成されている。
【００２９】
ここで、一般には、漏れインダクタンスＬ１の値は、励磁インダクタンスＬ２の値に対して、微小な値をとるが、本実施形態では、漏れインダクタンスＬ１とコンデンサＣ１との共振を回路の動作に用いるために、通常よりも、大きな値となっているのが特徴である。
【００３０】
なお、本実施形態では、漏れインダクタンスＬ１と励磁インダクタンスＬ２とを足し合わせた、いわゆる、（Ｌ１＋Ｌ２）とコンデンサＣ１との共振を用いて、特有の特性を示すように構成されている。つまり、この種の回路では、図８で示すように、一次巻線Ｎ１と二次巻線Ｎ２−１、Ｎ２−２との距離を大きくして、相互のカップリングを悪くすることによって、漏れインダクタンスＬ１の値を大きくする構造になっている。
【００３１】
しかしながら、電源の薄型化の要求を満足するためには、トランスＴ１自体も薄くする必要があるが、単に、トランスＴ１を薄くしたのでは、一次巻線Ｎ１と二次巻線Ｎ２−１、Ｎ２−２との距離が小さくなるため、漏れインダクタンスＬ１の値を大きくすることができない。
【００３２】
そのため、一次巻線Ｎ１と二次巻線Ｎ２−１、Ｎ２−２との間に、漏れ磁路（漏れ磁脚）を設ける方法が公知であるが、この漏れ磁路（漏れ磁脚）を長くすると、漏れインダクタンスが大きくなりすぎるという問題がある。この対策として、漏れ磁路（漏れ磁脚）に空隙（ギャップ）を設けて、漏れインダクタンスを調整する方法もあるが、空隙（ギャップ）を設けると、ここから外部に漏れ磁束が生じ、これが巻線のコイルを横切ると、うず電流損を発生させ、電源の効率を悪化させるという問題がある。
【００３３】
そこで、本実施形態に係るトランスＴ１は、一次巻線Ｎ１と二次巻線Ｎ２の間に、空隙（ギャップ）のない磁脚Ｍ５を形成するとともに、磁脚Ｍ５（Ｉコア）の透磁率が、必要とする漏れインダクタンスになるように、図３に示す主磁束を発生させる主磁路を形成する磁性体の透磁率よりも小さく設定されている。なお、ある電源における実験においては、漏れ磁路の透磁率は、主磁路の透磁率の約１／２００程度が好ましいとの結果が出ている。
【００３４】
これにより、トランスＴ１を低背化しつつ、電源の効率を悪化させることなく、特有の特性を維持した電源を実現している。
【００３５】
＜ＬＬＣ共振回路を備えた電源の動作＞
図５を用いて、本実施形態に係るＬＬＣ共振回路を備えた電源の動作について説明する。
【００３６】
本実施形態に係るスイッチング電源は、図４に示すスイッチング素子Ｑ１、Ｑ２が所定の休止時間をもって、交互にオン／オフする。このときの様子を図５の（１）Ｖｇｓ（Ｑ１）、（２）Ｖｇｓ（Ｑ２）に示す。また、このとき、スイッチング素子Ｑ１、Ｑ２の接続点の電圧は、（３）Ｖｄｓ（Ｑ２）のように変化する。
【００３７】
スイッチング素子Ｑ１がオンで、スイッチング素子Ｑ２がオフのときは、スイッチング素子Ｑ１に、（４）Ｉｄ（Ｑ１）に示すようなドレイン電流が流れ、スイッチング素子Ｑ１がオフで、スイッチング素子Ｑ２がオンのときは、スイッチング素子Ｑ２に、（５）Ｉｄ（Ｑ２）に示すようなドレイン電流が流れる。そして、漏れインダクタンスＬ１には、（４）Ｉｄ（Ｑ１）に示すような電流と（５）Ｉｄ（Ｑ２）に示すような電流を反転させて合成したような電流が流れる（図中、（６）Ｉ（Ｌ１））。
【００３８】
漏れインダクタンスＬ１を流れる電流のうち、励磁インダクタンスＬ２を流れる電流は、励磁インダクタンスＬ２の値が大きいために、略正弦波状の電流波形となる（図中、（７）Ｉ（Ｌ２））。なお、励磁インダクタンスＬ２を流れる電流が、漏れインダクタンスＬ１と励磁インダクタンスＬ２とを足し合わせたインダクタンスとコンデンサＣ１との共振電流となる。
【００３９】
一方、負荷側に流れる電流は、図の（８）Ｉ（Ｌ１）−Ｉ（Ｌ２）に示すような波形となる。これは、漏れインダクタンスＬ１とコンデンサＣ１との共振電流となる。そして、この電流がダイオードＤ１、Ｄ２によって半波整流された後（図中、（９）Ｉ（Ｄ２）および（１０）Ｉ（Ｄ１））、コンデンサＣｏで平滑化されて所望の直流出力を得る。
【００４０】
一方で、トランスＴ１の構成により、十分な漏れインダクタンスが得られない場合には、図６（１）Ｉ（Ｌ１）−Ｉ（Ｌ２）に示すように、所定のスイッチング周波数に対し、共振電流の半波の周波数が高くなるために、十分な直流出力を得ることができなくなる。また、トランスＴ１の構成により、漏れインダクタンスが大きすぎる場合も同様に、図７（１）Ｉ（Ｌ１）−Ｉ（Ｌ２）に示すように、半波の周波数が低くなるために、十分な直流出力を得ることができなくなる。
【００４１】
したがって、本実施形態によれば、スイッチング電源の一部を構成するトランスの一次巻線と二次巻線とを、上下位置に重畳して相対向した状態で螺旋状に積層し、所望の漏れインダクタンスを得るように、主磁路の磁性体の透磁率よりも小さい透磁率を有する磁性体からなる磁脚を設けたことから、薄型でありながら、漏れ磁束による渦電流損失を低減し、電源の電力効率を向上させることができる。
【００４２】
以上、この発明の実施形態につき、図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
【符号の説明】
【００４３】
Ｖｉ・・・直流電源
Ｑ１・・・スイッチング素子
Ｑ２・・・スイッチング素子
Ｎ１・・・一次巻線
Ｌ１・・・漏れインダクタンス
Ｌ２・・・励磁インダクタンス
Ｃ１・・・コンデンサ
Ｎ２・・・二次巻線
Ｎ２−１・・・二次巻線
Ｎ２−２・・・二次巻線
Ｄ１・・・ダイオード
Ｄ２・・・ダイオード
Ｃｏ・・・平滑化出力コンデンサ
Ｒｏ・・・負荷
Ｍ１・・・磁性体
Ｍ２・・・磁性体
Ｍ３・・・磁脚
Ｍ４・・・磁脚
Ｍ５・・・磁脚
ｇ１・・・空隙（キャップ）
ｇ２・・・空隙（ギャップ）
【図１】
2010171225.tif 000003
【図２】
2010171225.tif 000004
【図３】
2010171225.tif 000005
【図４】
2010171225.tif 000006
【図５】
2010171225.tif 000007
【図６】
2010171225.tif 000008
【図７】
2010171225.tif 000009
【図８】
2010171225.tif 000010
【図９】
2010171225.tif 000011
【図１０】
2010171225.tif 000012
【図１１】
2010171225.tif 000013