(57)【要約】      （修正有）【課題】動作試験を容易にする差動入力ＡＤコンバータを提供する。【解決手段】差動アナログ入力のＡＤコンバータにおいて，第１の差動アナログ入力信号を第１のデジタル出力信号に変換する第１のＡＤコンバータと，第２の差動アナログ入力信号を第２のデジタル出力信号に変換する第２のＡＤコンバータとを有する。第１，第２のＡＤコンバータは，それぞれ，第１，第２の差動アナログ入力信号をサンプルリングするサンプル動作と当該サンプリングした第１，第２の差動アナログ入力信号を出力するホールド動作とを行う第１，第２のサンプルホールド回路を有し，少なくとも第２のサンプルホールド回路は，制御信号により，第２の差動アナログ入力信号の逆相信号を出力する。さらに，制御信号により第２のサンプルホールド回路の正または負極側の出力端子と第１のサンプルホールド回路の負または正極側の入力端子とを接続するテスト用スイッチ手段を有する。【選択図】図２
2010171871.tif 000002
【特許請求の範囲】
【請求項１】
差動アナログ入力信号をデジタル出力信号に変換するＡＤコンバータにおいて，
第１の差動アナログ入力信号を第１のデジタル出力信号に変換する第１のＡＤコンバータと，
第２の差動アナログ入力信号を第２のデジタル出力信号に変換する第２のＡＤコンバータとを有し，
前記第１，第２のＡＤコンバータは，それぞれ，前記第１，第２の差動アナログ入力信号をサンプルリングするサンプル動作と当該サンプリングした第１，第２の差動アナログ入力信号を出力するホールド動作とを行う第１，第２のサンプルホールド回路を有し，
少なくとも前記第２のサンプルホールド回路は，第２のシングル差動変換制御信号に応答して，前記第２の差動アナログ入力信号の逆相信号を出力し，
さらに，第１のテスト制御信号に応答して前記第２のサンプルホールド回路の正極側または負極側の出力端子と前記第１のサンプルホールド回路の負極側または正極側の入力端子とを接続する第１のテスト用スイッチ手段を有することを特徴とするＡＤコンバータ。
【請求項２】
請求項１において，
前記第２のサンプルホールド回路は，
正極側及び負極側にそれぞれ設けられた第１，第２のキャパシタと，
差動入力を増幅して差動出力を生成する増幅器と，
前記第２の差動アナログ入力信号の入力端子と共通電圧端子と前記増幅器の出力端子のいずれかを前記第１，第２のキャパシタの一方の端子に接続する第１の接続スイッチと，前記第１，第２のキャパシタの他方の端子を基準電圧端子と前記増幅器の入力端子のいずれかに接続する第２の接続スイッチとを有し，
第１のフェーズでは，前記第１の接続スイッチは前記共通電圧端子を前記第１，第２のキャパシタの一方の端子に接続し，前記第２の接続スイッチは前記第１，第２のキャパシタの他方の端子を前記基準電圧端子に接続し，
前記第１のフェーズの後の第２のフェーズであって前記第１のサンプルホールド回路がサンプリング動作時では，前記第１の接続スイッチは前記第１のキャパシタの一方の端子を前記出力端子に接続し前記第２のキャパシタの一方の端子を前記第２の差動アナログ入力信号の入力端子に接続し，前記第２の接続スイッチは前記第１，第２のキャパシタの他方の端子を前記増幅器の入力端子に接続することを特徴とするＡＤコンバータ。
【請求項３】
請求項１において，
前記第２のサンプルホールド回路は，
正極側及び負極側にそれぞれ設けられたキャパシタと
前記正極側及び負極側にそれぞれ設けられた第１，第２の抵抗素子と，
差動入力を増幅して差動出力を生成する増幅器と，
前記第２の差動アナログ入力信号の入力端子を前記第２の抵抗素子の一方の端子に接続し前記第１の抵抗素子の一方の端子を前記増幅器の出力端子に接続する第１の接続スイッチと，前記第１，第２の抵抗素子の他方の端子を前記増幅器の入力端子に接続する第２の接続スイッチとを有することを特徴とするＡＤコンバータ。
【請求項４】
請求項２において，
前記第１のサンプルホールド回路は，第１のシングル差動変換制御信号に応答して，前記第２の差動アナログ入力信号の逆相信号を出力し，
さらに，第２のテスト制御信号に応答して前記第１のサンプルホールド回路の正極側または負極側の出力端子と前記第２のサンプルホールド回路の負極側または正極側の入力端子とを接続する第２のテスト用スイッチ手段を有することを特徴とするＡＤコンバータ。
【請求項５】
請求項１乃至３のいずれかに記載のＡＤコンバータの動作試験方法において，
前記第１，第２のサンプルホールド回路の正極側または負極側の入力端子に，シングル入力信号を共に入力し，
前記第１のテスト制御信号と前記第２のシングル差動変換制御信号を前記ＡＤコンバータに供給し，
前記第１のＡＤコンバータのデジタル出力信号が前記シングル入力信号に対応する正常なデジタル出力か否かをチェックするＡＤコンバータの動作試験方法。
【請求項６】
請求項４に記載のＡＤコンバータの動作試験方法において，
前記第１，第２のサンプルホールド回路の正極側または負極側の入力端子に，シングル入力信号を共に入力し，
前記第２のテスト制御信号と前記第１のシングル差動変換制御信号を前記ＡＤコンバータに供給し，
前記第２のＡＤコンバータのデジタル出力信号が前記シングル入力信号に対応する正常なデジタル出力か否かをチェックするＡＤコンバータの動作試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，ＡＤコンバータ、及びＡＤコンバータの動作試験方法に関する。
【背景技術】
【０００２】
差動入力ＡＤコンバータは，基準電圧に対して差動電圧を有する差動入力のアナログ入力をデジタル出力に変換する。アナログ回路が生成する差動のアナログ入力をデジタル出力に変換する差動入力ＡＤコンバータは，例えば，受信回路などに搭載され，受信された差動のアナログ信号をデジタル信号に変換し，その変換したデジタル信号がデジタル・シグナル・プロセッサに入力され，そこで復調や復号処理が行われる。このような差動入力ＡＤコンバータは，アナログ回路が生成する差動のアナログ信号を入力して各種の信号処理を行う集積回路に搭載される。
【０００３】
無線通信に用いられる受信回路は，アンテナからの高周波の受信信号を局周波数でダウンコンバートしてＩ信号とＱ信号とを取り出し，Ｉ信号とＱ信号をそれぞれのＡＤコンバータでデジタル信号に変換する。このダウンコンバート回路はアナログ回路であり，このＩ信号とＱ信号はそれぞれ差動アナログ入力信号である。
【０００４】
このような差動入力ＡＤコンバータの動作試験では，試験装置が差動アナログ入力信号をＡＤコンバータに入力し，それに対応するデジタル出力信号を試験装置が監視する。そのためには，試験装置は，差動入力信号を生成してＡＤコンバータに供給するか，シングル入力信号しか生成できない場合は，そのシングル入力信号（不平衡形式の信号）を差動入力信号（平衡形式の信号）に変換するシングル差動変換回路を介して，ＡＤコンバータに差動アナログ入力信号を供給する必要がある。シングル差動変換回路については，以下の特許文献１，２，３に記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−５１０４号公報
【特許文献２】特許第２９５４２９９号公報
【特許文献３】特公平８−３１７７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら，動作試験において，試験装置とＡＤコンバータとの間にシングル差動変換回路を設けることはコストアップにつながるとともに，動作試験の設備が大型化する。また，差動出力のアナログオプション付きの試験装置も提案されているが，かかる試験装置は高価なものであり，出荷試験のコストアップになり好ましくない。
【０００７】
そこで，本発明の目的は，シングル入力信号で動作試験を可能にする差動入力ＡＤコンバータを提供することにある。
【課題を解決するための手段】
【０００８】
差動入力ＡＤコンバータの第１の側面は，差動アナログ入力信号をデジタル出力信号に変換するＡＤコンバータにおいて，第１の差動アナログ入力信号を第１のデジタル出力信号に変換する第１のＡＤコンバータと，第２の差動アナログ入力信号を第２のデジタル出力信号に変換する第２のＡＤコンバータとを有し，前記第１，第２のＡＤコンバータは，それぞれ，前記第１，第２の差動アナログ入力信号をサンプリングするサンプル動作と当該サンプリングした第１，第２の差動アナログ入力信号を出力するホールド動作とを行う第１，第２のサンプルホールド回路を有し，少なくとも前記第２のサンプルホールド回路は，第２のシングル差動変換制御信号に応答して，前記第２の差動アナログ入力信号の逆相信号を出力し，さらに，第１のテスト制御信号に応答して前記第２のサンプルホールド回路の正極側または負極側の出力端子と前記第１のサンプルホールド回路の負極側または正極側の入力端子とを接続する第１のテスト用スイッチ手段を有する。
【０００９】
上記第１の側面における好ましい態様では，前記第２のサンプルホールド回路は，正極側及び負極側にそれぞれ設けられた第１，第２のキャパシタと，差動入力を増幅して差動出力を生成する増幅器と，前記第２の差動アナログ入力信号の入力端子と共通電圧端子と前記増幅器の出力端子のいずれかを前記第１，第２のキャパシタの一方の端子に接続する第１の接続スイッチと，前記第１，第２のキャパシタの他方の端子を基準電圧端子と前記増幅器の入力端子のいずれかに接続する第２の接続スイッチとを有する。
【００１０】
第１のフェーズでは，前記第１の接続スイッチは前記共通電圧端子を前記第１，第２のキャパシタの一方の端子に接続し，前記第２の接続スイッチは前記第１，第２のキャパシタの他方の端子を前記基準電圧端子に接続し，
前記第１のフェーズの後の第２のフェーズであって前記第１のサンプルホールド回路がサンプリング動作時では，前記第１の接続スイッチは前記第１のキャパシタの一方の端子を前記出力端子に接続し，前記第２のキャパシタの一方の端子を前記第２の差動アナログ入力信号の入力端子に接続し，前記第２の接続スイッチは前記第１，第２のキャパシタの他方の端子を前記増幅器の入力端子に接続する。
【発明の効果】
【００１１】
第１の側面によれば，シングル入力信号を入力するだけで差動入力ＡＤコンバータの動作試験を行うことができる。
【図面の簡単な説明】
【００１２】
【図１】無線通信の受信装置の一部を示す図である。
【図２】第１の実施の形態における差動入力ＡＤコンバータの概念図である。
【図３】第１の実施の形態におけるサンプルホールド回路の構成とサンプル動作及びホールド動作を示す図である。
【図４】第１の実施の形態におけるサンプルホールド回路の逆相信号を生成する動作を示す図である。
【図５】第１の実施の形態におけるＡＤコンバータの動作試験方法におけるタイミングチャート図である。
【図６】第１のフェーズφＡにおけるＡチャネルとＢチャネルのＡＤコンバータのサンプルホールド回路の状態を示す図である。
【図７】第２のフェーズφＢにおけるＡチャネルとＢチャネルのＡＤコンバータのサンプルホールド回路の状態を示す図である。
【図８】第２の実施の形態におけるＡ，Ｂチャネルのサンプルホールド回路の動作状態を示す図である。
【図９】第２の実施の形態におけるＡ，Ｂチャネルのサンプルホールド回路の動作状態を示す図である。
【発明を実施するための形態】
【００１３】
図１は，無線通信の受信装置の一部を示す図である。受信装置は，アンテナ１と，アンテナで受信した受信信号を直交検波して増幅するアナログ回路１０と，アナログ信号をデジタル信号ＤＡ，ＤＢに変換するＡＤコンバータ１２とを有する。アナログ回路１０は，受信信号を増幅するローノイズアンプＬＮＡと，受信信号に局周波数ｆの信号を乗算して直交検波と共にダウンコンバートする乗算回路３，４と，ローパスフィルタＬＰＦと，その出力を自動利得制御増幅する増幅器ＶＧＡとを有する。２つの乗算器とローパスフィルタとによりＩ信号とＱ信号が生成され，それぞれの増幅器ＶＧＡがそれぞれの差動アナログ入力信号ＶＩＰＡ，ＶＩＭＡとＶＩＰＢ，ＶＩＭＢを出力する。図１では，ＡチャネルがＩ信号を処理する回路で，ＢチャネルがＱ信号を処理する回路である。
【００１４】
ＡチャネルのＡＤコンバータ（ＡＤＣ）１４と，ＢチャネルのＡＤＣ１６は，共に，増幅器ＶＧＡが生成する差動アナログ入力信号ＶＩＰＡ，ＶＩＭＡとＶＩＰＢ，ＶＩＭＢをデジタル出力信号ＤＡ，ＤＢに変換する。各ＡＤＣ１４，１６は，差動アナログ入力信号をサンプルホールドするサンプルホールド回路ＳＨと，サンプルホールドした出力信号ＶＯＰＡ，ＶＯＭＡとＶＯＰＢ，ＶＯＭＢをデジタル出力信号ＤＡ，ＤＢに変換するＡＤコンバータＡＤＣとを有する。
【００１５】
図２は，本実施の形態における差動入力ＡＤコンバータの概念図である。ＡＤコンバータ１２は，ＡチャネルのＡＤＣ１４とＢチャネルのＡＤＣ１６とを有する。そして，ＡＤＣ１４，１６は，差動アナログ入力信号ＶＩＰＡ，ＶＩＭＡとＶＩＰＢ，ＶＩＭＢをそれぞれ入力し，それに対応するデジタル出力信号ＤＡ，ＤＢをそれぞれ出力する。
【００１６】
試験装置２０は，例えば，ＡチャネルのＡＤＣ１４の差動アナログ入力信号線ＶＩＰＡ，ＶＩＭＡの正極側の入力信号線ＶＩＰＡにシングル入力信号ＴＩＮを入力するとともに，同じシングル入力信号ＴＩＮを一点鎖線の短絡経路ＳＨＯＲＴを介してＢチャネルのＡＤＣ１６の正極側の入力信号線ＶＩＰＢにも入力する。そして，試験装置２０は，第１のテスト制御信号φｂａをＡＤコンバータ１２に供給して，ＢチャネルのＡＤＣ１６のサンプルホールド回路ＳＨの正極側の出力信号線ＶＯＰＢと，ＡチャネルのＡＤＣ１４の負極側の入力信号線ＶＩＭＡとを接続するテスト用スイッチＳＷｂａを導通状態にする。
【００１７】
さらに，試験装置２０は，第２のシングル差動変換制御信号φＳＤ２をＢチャネルのＡＤＣ１６のサンプルホールド回路ＳＨに供給し，ＡＤＣ１６のサンプルホールド回路ＳＨは，それに応答して，差動アナログ入力信号ＶＩＰＢの逆相信号を出力する。第２のシングル差動変換制御信号φＳＤ２によりＡＤＣ１６のサンプルホールド回路ＳＨが正極側の出力信号線ＶＯＰＢに逆相信号を生成する構成については，後述する。
【００１８】
したがって，ＡＤＣ１６のサンプルホールド回路ＳＨは，正極側の出力信号線ＶＯＰＢにシングル入力信号ＴＩＮの逆相信号を出力し，その逆相信号は，テスト用スイッチＳＷｂａを介してＡＤＣ１４の負極側の入力信号線ＶＩＭＡに入力される。その結果，ＡＤＣ１４には差動のアナログ入力信号が入力されることになる。この差動アナログ入力信号は，シングル入力信号ＴＩＮと共通電圧に対してそれとは逆相の電圧レベルを有する逆相信号とからなる。そして，試験装置２０は，デジタル出力信号ＤＡを監視し，入力信号線ＶＩＰＡに入力したシングル入力信号ＴＩＮに対応する適正なデジタル出力か否かをチェックし，テスト結果Ｔｏｕｔを出力する。
【００１９】
図２には示していないが，ＢチャネルのＡＤＣ１６の動作試験を行う場合，試験装置２０は，シングル入力信号ＴＩＮを，ＡＤＣ１６の正極側の入力信号線ＶＩＰＢとＡＤＣ１４の正極側の入力信号線ＶＩＰＡとに入力し，第２のテスト制御信号φａｂにより，ＡＤＣ１４のサンプルホールド回路ＳＨの正極側の出力信号線ＶＯＰＡと，ＡＤＣ１６の負極側の入力信号線ＶＩＭＢとを接続する第２のテスト用スイッチ手段（図示せず）を導通状態にする。さらに，試験装置２０は，第１のシングル差動変換制御信号φＳＤ１をＡチャネルのＡＤＣ１４のサンプルホールド回路ＳＨに供給し，ＡＤＣ１４のサンプルホールド回路ＳＨは，それに応答して，差動アナログ入力信号ＶＩＰＡの逆相信号を正極側の出力信号線ＶＯＰＡに出力する。その結果，ＡＤＣ１６には差動のアナログ入力信号が入力される。そして，試験装置２０は，デジタル出力信号ＤＢを入力し適正なデジタル出力か否かをチェックし，テスト結果Ｔｏｕｔを出力する。
【００２０】
図３は，第１の実施の形態におけるサンプルホールド回路の構成とサンプル動作及びホールド動作を示す図である。図３には，サンプルホールド回路ＳＨの構成と，サンプル動作時φＳとホールド動作時φＨのスイッチ群の状態とが示されている。
【００２１】
サンプルホールド回路ＳＨは，差動のアナログ入力信号線ＶＩＰ，ＶＩＭと，差動のアナログ出力信号線ＶＯＰ，ＶＯＭと，キャパシタ群ＣＰ１，ＣＰ２，ＣＭ１，ＣＭ２（これらの容量は等しい）と，差動の入力信号を増幅して差動の出力信号を出力する増幅器ＡＭＰと，基準電圧線ＶＣ１と，共通電圧線ＶＣ２とを有する。基準電圧ＶＣ１は例えばグランド電位であり，共通電圧ＶＣ２は例えば差動のアナログ入力信号の中間電位である。
【００２２】
正極側と負極側の構成は同じであり，正極側と負極側にそれぞれ第１のキャパシタＣＰ１，ＣＭ１と第２のキャパシタＣＰ２，ＣＭ２とを有する。正極側に注目すると，第１，第２のキャパシタＣＰ１，ＣＰ２の左側の端子を，アナログ入力信号線ＶＩＰと増幅器ＡＭＰの出力信号線ＶＯＰと共通電圧線ＶＣ２のいずれかに接続する第１の接続スイッチＳＷＰ１，ＳＷＰ２と，第１，第２のキャパシタＣＰ１，ＣＰ２の右側の端子ＸＰを，増幅器ＡＭＰの入力端子と基準電圧線ＶＣ１のいずれかに接続する第２の接続スイッチＳＷＸＰ，ＳＷＸとを有する。同様に，負極側にも，第１，第２のキャパシタＣＭ１，ＣＭ２の左側の端子を，アナログ入力信号線ＶＩＭと増幅器ＡＭＰの出力信号線ＶＯＭと共通電圧線ＶＣ２のいずれかに接続する第１の接続スイッチＳＷＭ１，ＳＷＭ２と，第１，第２のキャパシタＣＭ１，ＣＭ２の右側の端子ＸＭを，増幅器ＡＭＰの入力端子と基準電圧線ＶＣ１のいずれかに接続する第２の接続スイッチＳＷＸＭ，ＳＷＸとを有する。
【００２３】
上記の第１，第２の接続スイッチ群は，サンプルホールド制御信号φＳＨに応答して，サンプル動作時は図中φＳの状態に，ホールド動作時は図中φＨの状態にそれぞれ制御される。以下，サンプル動作時とホールド動作時について説明する。
【００２４】
第１の実施の形態におけるサンプルホールド回路は，正極側と負極側にそれぞれ第１，第２のキャパシタを有するが，サンプルホールド動作ではこれらの第１，第２のキャパシタは並列に接続されたままである。ただし，後述する逆相信号を生成する場合は，第１，第２のキャパシタは別々に接続される。つまり，逆相信号を生成するために第１，第２のキャパシタが正極側と負極側にそれぞれ設けられる。
【００２５】
まずサンプル動作時φＳでは，サンプルホールド制御信号φＳＨに応答して，第１，第２の接続スイッチ群は図示されるとおり制御される。すなわち，第１の接続スイッチＳＷＰ１，ＳＷＰ２，ＳＷＭ１，ＳＷＭ２は，第１，第２のキャパシタＣＰ１，ＣＰ２，ＣＭ１，ＣＭ２の左側端子をアナログ入力信号線ＶＩＰ，ＶＩＭに接続し，第２の接続スイッチＳＷＸは第１，第２のキャパシタの右側端子ＸＰ，ＸＭを基準電圧線ＶＣ１に接続する。これにより，並列接続状態の第１，第２のキャパシタには，基準電圧ＶＣ１を基準にして差動アナログ入力電圧に対する電荷が蓄積される。
【００２６】
次に，ホールド動作時φＨでは，サンプルホールド制御信号φＳＨに応答して，第１の接続スイッチＳＷＰ１，ＳＷＰ２，ＳＷＭ１，ＳＷＭ２は，第１，第２のキャパシタＣＰ１，ＣＰ２，ＣＭ１，ＣＭ２の左側端子を増幅器ＡＭＰの出力信号線ＶＯＰ，ＶＯＭに接続し，第２の接続スイッチＳＷＸＰ，ＳＷＸＭは第１，第２のキャパシタの右側端子ＸＰ，ＸＭを増幅器の入力端子に接続する。差動増幅器ＡＭＰの差動増幅動作により，増幅器の差動入力が等しい電圧になるように出力信号ＶＯＰ，ＶＯＭの電圧が生成されるので，出力信号線ＶＯＰ，ＶＯＭには，差動アナログ入力信号ＶＩＰ，ＶＩＭの電圧がそのまま出力される。
【００２７】
すなわち，正極側について説明すると，電荷保存の法則から次の式が成り立つ。
ＣＰ１（ＶＩＰ−ＶＣ１）＋ＣＰ２（ＶＩＰ−ＶＣ１）
＝ＣＰ１（ＶＯＰ−ＶＣ１）＋ＣＰ２（ＶＯＰ−ＶＣ１）
この式から次の式が導かれる。
ＶＯＰ＝ＶＩＰ
同様に，負極側も次の式が導かれる。
ＶＯＭ＝ＶＩＭ
上記の動作説明から理解できるとおり，サンプルホールド回路ＳＨは，サンプルホールド動作では共通電圧ＶＣ２を使用することはない。さらに，第１，第２のキャパシタＣＰ１，ＣＰ２のいずれか一方のみを使用し，他方のキャパシタの左側端子を共通電圧線ＶＣ２への接続に固定しても，同様のサンプルホールド動作を行うことができる。
【００２８】
図４は，第１の実施の形態におけるサンプルホールド回路の逆相信号を生成する動作を示す図である。第１の実施の形態では，図２で説明したとおり，２つのＡＤコンバータのうち，一方のＡＤコンバータの動作試験を行う場合，他方のＡＤコンバータ内のサンプルホールド回路がシングル入力信号の逆相信号を生成する。図４は，その他方のＡＤコンバータによるシングル入力信号の逆相信号を生成する動作を示す。
【００２９】
第１のフェーズφＡでは，シングル差動変換制御信号φＳＤに応答して，第１，第２の接続スイッチ群が図示されるように制御される。すなわち，第１の接続スイッチＳＷＰ１，ＳＷＰ２，ＳＷＭ１，ＳＷＭ２は，第１，第２のキャパシタＣＰ１，ＣＰ２，ＣＭ１，ＣＭ２の左側端子を共通電圧線ＶＣ２に接続し，第２の接続スイッチＳＷＸは第１，第２のキャパシタの右側端子ＸＰ，ＸＭを基準電圧線ＶＣ１に接続する。これにより，並列接続状態の第１，第２のキャパシタには，基準電圧ＶＣ１を基準にして共通電圧ＶＣ２に対する電荷が蓄積される。
【００３０】
次に，第１のフェーズφＡに続く第２のフェーズφＢでは，シングル差動変換制御信号φＳＤに応答して，第１の接続スイッチＳＷＰ１，ＳＷＰ２，ＳＷＭ１，ＳＷＭ２は，第１のキャパシタＣＰ１，ＣＭ１の左側端子を増幅器ＡＭＰの出力信号線ＶＯＰ，ＶＯＭに接続し，第２のキャパシタＣＰ２，ＣＭ２の左側端子をアナログ入力信号線ＶＩＰ，ＶＩＭに接続し，さらに，第２の接続スイッチＳＷＸＰ，ＳＷＸＭは，第１，第２のキャパシタの右側端子ＸＰ，ＸＭを増幅器の入力端子に接続する。その結果，差動増幅器ＡＭＰの差動増幅動作により，増幅器の差動入力が等しい電圧になるように出力信号ＶＯＰ，ＶＯＭの電圧を生成するので，出力信号線ＶＯＰ，ＶＯＭには，アナログ入力信号ＶＩＰ，ＶＩＭの電圧とは逆相の電圧，つまり，基準電圧ＶＣ２を中間電位とする入力電圧とは逆相の電圧が生成される。
【００３１】
すなわち，正極側について説明すると，端子ＸＰ，ＸＭを基準とした電荷保存の法則から次の式が成り立つ。
ＣＰ１（ＶＣ２−ＶＣ１）＋ＣＰ２（ＶＣ２−ＶＣ１）
＝ＣＰ１（ＶＯＰ−ＶＣ１）＋ＣＰ２（ＶＩＰ−ＶＣ１）
この式から次の式が導かれる。
（ＣＰ１＋ＣＰ２）ＶＣ２−（ＣＰ１＋ＣＰ２）ＶＣ１
＝ＣＰ１＊ＶＯＰ＋ＣＰ２＊ＶＩＰ−（ＣＰ１＋ＣＰ２）ＶＣ１
ここでＣＰ１＝ＣＰ２とすると，次の式が導かれる。
ＶＯＰ＝−ＶＩＰ＋２＊ＶＣ２
同様に，負極側もＣＭ１＝ＣＭ２とすると，次の式が導かれる。
ＶＯＭ＝−ＶＩＭ＋２＊ＶＣ２
すなわち，これらの出力信号ＶＯＰ，ＶＯＭは，差動アナログ入力信号の中間電圧である共通電圧ＶＣ２に対して，アナログ入力信号ＶＩＰ，ＶＩＭとは逆相の電圧になっている。
【００３２】
したがって，図４のサンプルホールド回路において，正極側のアナログ入力信号線ＶＩＰにシングル入力信号を入力すると，正極側の出力信号線ＶＯＰには，シングル入力信号の共通電圧ＶＣ２に対する逆相信号が生成される。この逆相信号を図２のテスト用スイッチＳＷｂａを介して被試験回路であるＡＤコンバータの負極側の入力信号線ＶＩＭに供給することで，被試験ＡＤコンバータの差動アナログ入力端子にシングル入力信号とその逆相信号とを入力して，動作試験を行うことができる。そして，動作試験ではシングル入力信号しか必要なく，被試験ＡＤコンバータの正極側の入力信号線ＶＩＰにシングル入力信号を入力する場合は，図４の逆相信号を生成するＡＤコンバータの正極側の入力信号線ＶＩＰにも同じシングル入力信号を入力し，負極側の入力信号線ＶＩＭには共通電圧ＶＣ２を入力すれば良い。その結果，正極側の出力信号線ＶＯＰにはシングル入力信号の逆相信号が生成され，負極側の出力信号線ＶＯＭには共通電圧ＶＣ２が生成される。
【００３３】
図５は，第１の実施の形態におけるＡＤコンバータの動作試験方法におけるタイミングチャート図である。この例は，図２に示したとおり，ＡチャネルのＡＤコンバータの動作試験を行う場合であってＡチャネルとＢチャネルのＡＤコンバータの正極側の入力信号線ＶＩＰＡ，ＶＩＰＢにシングル入力信号を入力する場合の例である。
【００３４】
図５に示されるとおり，ＢチャネルのＡＤコンバータのサンプルホールド回路は，シングル差動変換制御信号φＳＤ２により時間Ｔ１では第１のフェーズφＡに制御され，時間Ｔ２では第２のフェーズφＢに制御される。動作試験対象であるＡチャネルのＡＤコンバータのサンプルホールド回路は，サンプルホールド制御信号φＳＨ１により時間Ｔ２ではサンプル動作状態φＳに制御され，時間Ｔ３ではホールド動作状態φＨに制御される。そして，時間Ｔ２で，ＢチャネルのＡＤコンバータのサンプルホールド回路がシングル入力信号ＴＩＮ１の逆相信号／ＴＩＮ１を出力し，ＡチャネルのＡＤコンバータのサンプルホールド回路は差動アナログ入力信号ＴＩＮ１，／ＴＩＮ１をサンプリングする。そして，時間Ｔ３で，ＡチャネルのＡＤコンバータのサンプルホールド回路は，差動アナログ入力信号ＴＩＮ１，／ＴＩＮ１をホールドして，それらを差動アナログ出力信号線ＶＯＰＡ，ＶＯＭＡに出力する。これが後段のＡＤコンバータによりＡＤ変換されデジタル出力端子にデジタル出力信号ＤＡ１が出力される。
【００３５】
時間Ｔ３，Ｔ４，Ｔ５におけるシングル入力信号ＴＩＮ２に対するＡチャネルとＢチャネルのＡＤコンバータのサンプルホールド回路の動作も，上記と同様である。
【００３６】
図６は，第１のフェーズφＡにおけるＡチャネルとＢチャネルのＡＤコンバータのサンプルホールド回路の状態を示す図である。この例は，図２に示すようにＡチャネルのＡＤコンバータの動作試験を行う例である。したがって，第１のテスト用スイッチＳＷｂａが導通状態，第２のテスト用スイッチＳＷａｂが非導通状態にある。そして，シングル入力信号ＴＩＮが正極側のアナログ入力信号線ＶＩＰＡ，ＶＩＰＢに入力される。なお，図６の例では，被試験回路であるＡチャネルのＡＤコンバータでは，サンプルホールド回路内の第１のキャパシタＣＰＡ１，ＣＭＡ１は共通電圧線ＶＣ２に接続されたままで使用されず，第２のキャパシタＣＰＡ２，ＣＭＡ２がスイッチトキャパシタ回路として使用される。
【００３７】
第１のフェーズφＡでは，被試験回路のＡチャネルのＡＤコンバータのサンプルホールド回路はスイッチ群がホールド動作状態になっている。また，ＢチャネルのＡＤコンバータのサンプルホールド回路は，スイッチ群が図４で示した第１フェーズφＡの動作状態になっている。
【００３８】
図７は，第２のフェーズφＢにおけるＡチャネルとＢチャネルのＡＤコンバータのサンプルホールド回路の状態を示す図である。第２のフェーズφＢでは，被試験回路のＡチャネルのＡＤコンバータのサンプルホールド回路はスイッチ群がサンプル動作状態になっている。つまり，第１の接続スイッチのＳＷＰＡ２，ＳＷＭＡ２が第２のキャパシタＣＰＡ２，ＣＭＡ２の左側端子を入力信号線ＶＩＰＡ，ＶＩＭＡに接続し，第２の接続スイッチＳＷＸが第２のキャパシタＣＰＡ２，ＣＭＡ２の右側端子を基準電圧線ＶＣ１に接続する。また，ＢチャネルのＡＤコンバータのサンプルホールド回路は，スイッチ群が図４で示した第２フェーズφＢの動作状態になっている。つまり，正極側の出力信号線ＶＯＰＢには，入力信号線ＶＩＰＢに入力されるシングル入力信号ＴＩＮの逆相信号／ＴＩＮが出力される。
【００３９】
その結果，被試験回路のＡチャネルのＡＤコンバータのサンプルホールド回路の出力信号線ＶＯＰＡ，ＶＯＭＡには，シングル入力信号ＴＩＮとその逆相信号／ＴＩＮが出力される。これらの差動信号が，図示しない後段のＡＤコンバータでデジタル出力信号ＤＡに変換される。
【００４０】
図６，７の例では，被試験回路であるＡチャネルのＡＤコンバータでは，サンプルホールド回路内の第１のキャパシタＣＰＡ１，ＣＭＡ１は共通電圧線ＶＣ２に接続されたままで使用されていない。しかし，第１のキャパシタＣＰＡ１，ＣＭＡ１も使用する場合は，図３で説明したとおり，第２のキャパシタＣＰＡ２，ＣＭＡ２と同様にスイッチ群が接続すれば良い。
【００４１】
以上のように，Ａ，ＢチャネルのＡＤコンバータを有する場合，第１のＡＤコンバータの正極または負極の入力端子にシングル入力信号を入力し，第２のＡＤコンバータの正極または負極の入力端子にも同じシングル入力信号を入力し，第２のＡＤコンバータにその逆相信号を生成させ第１のＡＤコンバータの負極または正極の入力端子に入力することで，第１のＡＤコンバータに差動のアナログ入力信号を入力することができ，試験装置がシングル入力信号しか生成できなくても，第１の差動入力ＡＤコンバータの動作試験を行うことができる。
【００４２】
第１の実施の形態では，Ａ，Ｂチャネルのサンプルホールド回路の正極側と負極側のキャパシタを，第１，第２のキャパシタで構成する。そして，サンプルホールド回路は，サンプルホールド動作では第１，第２のキャパシタを並列にして両方を使用し，またはいずれか一方のみを使用し，逆相信号を生成する動作では第１，第２のキャパシタを利用して反転アンプとして構成する。そして，制御信号により，一方のＡＤコンバータのサンプルホールド回路を本来のサンプルホールド動作状態にし，他方のＡＤコンバータのサンプルホールド回路を反転アンプの構成にする。
【００４３】
図８，図９は，第２の実施の形態におけるＡ，Ｂチャネルのサンプルホールド回路の動作状態を示す図である。図８は，Ａチャネルのサンプルホールド回路がサンプル動作状態φＳを示し，図９はホールド動作状態φＨを示す。Ｂチャネルのサンプルホールド回路はサンプル，ホールド動作状態φＳ，φＨのいずれでも反転アンプの構成にされる。
【００４４】
第２の実施の形態では，ＢチャネルのＡＤコンバータのサンプルホールド回路に示されるとおり，Ａチャネルのサンプルホールド回路と同様にキャパシタＣＰＢ１，ＣＭＢ１と増幅器ＡＭＰｂに加えて，正極側と負極側には第１の抵抗素子ＲＰＢ１，ＲＭＢ１と第２の抵抗素子ＲＰＢ２，ＲＭＢ２がそれぞれ設けられる。そして，第１の抵抗素子ＲＰＢ１，ＲＭＢ１の左側端子は増幅器ＡＭＰｂの出力信号線ＶＯＰＢ，ＶＯＭＢに接続され，第２の抵抗素子ＲＰＢ２，ＲＭＢ２の左側端子は入力信号線ＶＩＰＢ，ＶＩＭＢに接続され，それら第１，第２の抵抗素子の右側端子は増幅器ＡＭＰｂの入力端子にそれぞれ接続される。これにより，増幅器ＡＭＰｂは反転アンプの構成になる。そして，第１の抵抗素子と第２の抵抗素子を等しくすると（ＲＰＢ１＝ＲＰＢ２，ＲＭＢ１＝ＲＭＢ２），差動増幅器は，入力端子の電圧が等しくなるように出力信号ＶＯＰＢ，ＶＯＭＢを制御する。  したがって，次の式が成り立つ。
ＶＩＰＢ−ＶＣ２＝ＶＣ２−ＶＯＰＢ
よって，次が成立する。
ＶＯＰＢ＝−ＶＩＰＢ＋２＊ＶＣ２
同様に負極側も次の式が成立する。
ＶＯＭＢ＝−ＶＩＭＢ＋２＊ＶＣ２
上記のように，第１，第２の抵抗素子を使用して反転アンプ構成にすれば，出力信号線ＶＯＰＢ，ＶＯＭＢに入力信号ＶＩＰＢ，ＶＩＭＢの逆相信号を生成することができる。
【００４５】
第２の実施の形態では，Ａチャネル側のサンプルホールド回路で説明すると，第１，第２の抵抗素子を使用して反転アンプ構成にしているので，キャパシタは正極側と負極側にそれぞれ１対設ける必要はなく，それぞれＣＰＡ１，ＣＭＡ１と１つずつ設ければよい。そして，そのキャパシタに加えて，正極側と負極側に第１，第２の抵抗素子ＲＰＡ１，ＲＰＡ２及びＲＭＡ１，ＲＭＡ２を設ける。さらに，図８，図９に示したとおり，サンプルホールド回路として動作する場合は，第１，第２の抵抗素子は使用されず，正極側と負極側でそれぞれ１つのキャパシタによりサンプル動作とホールド動作を行う。また，図８，図９のＢチャネル側に示したとおり，反転アンプとして動作する場合は，キャパシタは使用されず，正極側と負極側でそれぞれ第１，第２の抵抗素子により反転アンプ構成にされる。
【００４６】
ＡチャネルのＡＤＣのサンプルホールド回路は，正極側と負極側でそれぞれ１対のキャパシタを設けて，それらを並列に接続してサンプル動作φＳとホールド動作φＨを行ってもよい。
【００４７】
以上説明したとおり，第１，第２の実施の形態によれば，差動アナログ入力信号をデジタル出力信号に変換する１対のＡＤコンバータが，本来のサンプルホールド動作に加えて，反転アンプの動作も出来るように構成することで，試験装置がシングル入力信号しか生成できない場合でも，被試験回路のＡＤコンバータに差動アナログ入力信号を入力して適正に動作試験を行うことができる。
【００４８】
以上の実施の形態をまとめると，次の付記のとおりである。
【００４９】
（付記１）
差動アナログ入力信号をデジタル出力信号に変換するＡＤコンバータにおいて，
第１の差動アナログ入力信号を第１のデジタル出力信号に変換する第１のＡＤコンバータと，
第２の差動アナログ入力信号を第２のデジタル出力信号に変換する第２のＡＤコンバータとを有し，
前記第１，第２のＡＤコンバータは，それぞれ，前記第１，第２の差動アナログ入力信号をサンプルリングするサンプル動作と当該サンプリングした第１，第２の差動アナログ入力信号を出力するホールド動作とを行う第１，第２のサンプルホールド回路を有し，
少なくとも前記第２のサンプルホールド回路は，第２のシングル差動変換制御信号に応答して，前記第２の差動アナログ入力信号の逆相信号を出力し，
さらに，第１のテスト制御信号に応答して前記第２のサンプルホールド回路の正極側または負極側の出力端子と前記第１のサンプルホールド回路の負極側または正極側の入力端子とを接続する第１のテスト用スイッチ手段を有することを特徴とするＡＤコンバータ。
【００５０】
（付記２）
付記１において，
前記第２のサンプルホールド回路は，
正極側及び負極側にそれぞれ設けられた第１，第２のキャパシタと，
差動入力を増幅して差動出力を生成する増幅器と，
前記第２の差動アナログ入力信号の入力端子と共通電圧端子と前記増幅器の出力端子のいずれかを前記第１，第２のキャパシタの一方の端子に接続する第１の接続スイッチと，前記第１，第２のキャパシタの他方の端子を基準電圧端子と前記増幅器の入力端子のいずれかに接続する第２の接続スイッチとを有し，
第１のフェーズでは，前記第１の接続スイッチは前記共通電圧端子を前記第１，第２のキャパシタの一方の端子に接続し，前記第２の接続スイッチは前記第１，第２のキャパシタの他方の端子を前記基準電圧端子に接続し，
前記第１のフェーズの後の第２のフェーズであって前記第１のサンプルホールド回路がサンプリング動作時では，前記第１の接続スイッチは前記第１のキャパシタの一方の端子を前記出力端子に接続し前記第２のキャパシタの一方の端子を前記第２の差動アナログ入力信号の入力端子に接続し，前記第２の接続スイッチは前記第１，第２のキャパシタの他方の端子を前記増幅器の入力端子に接続することを特徴とするＡＤコンバータ。
【００５１】
（付記３）
付記１において，
前記第２のサンプルホールド回路は，
正極側及び負極側にそれぞれ設けられたキャパシタと
前記正極側及び負極側にそれぞれ設けられた第１，第２の抵抗素子と，
差動入力を増幅して差動出力を生成する増幅器と，
前記第２の差動アナログ入力信号の入力端子を前記第２の抵抗素子の一方の端子に接続し前記第１の抵抗素子の一方の端子を前記増幅器の出力端子に接続する第１の接続スイッチと，前記第１，第２の抵抗素子の他方の端子を前記増幅器の入力端子に接続する第２の接続スイッチとを有することを特徴とするＡＤコンバータ。
【００５２】
（付記４）
付記２において，
前記第１のサンプルホールド回路は，第１のシングル差動変換制御信号に応答して，前記第２の差動アナログ入力信号の逆相信号を出力し，
さらに，第２のテスト制御信号に応答して前記第１のサンプルホールド回路の正極側または負極側の出力端子と前記第２のサンプルホールド回路の負極側または正極側の入力端子とを接続する第２のテスト用スイッチ手段を有することを特徴とするＡＤコンバータ。
【００５３】
（付記５）
付記４において，
前記第１のサンプルホールド回路は，
正極側及び負極側にそれぞれ設けられた第１，第２のキャパシタと，
差動入力を増幅して差動出力を生成する増幅器と，
前記第１の差動アナログ入力信号の入力端子と共通電圧端子と前記増幅器の出力端子のいずれかを前記第１，第２のキャパシタの一方の端子に接続する第１の接続スイッチと，前記第１，第２のキャパシタの他方の端子を基準電圧端子と前記増幅器の入力端子のいずれかに接続する第２の接続スイッチとを有し，
第１のフェーズでは，前記第１の接続スイッチは前記共通電圧端子を前記第１，第２のキャパシタの一方の端子に接続し，前記第２の接続スイッチは前記第１，第２のキャパシタの他方の端子を前記基準電圧端子に接続し，
前記第１のフェーズの後の第２のフェーズであって前記第２のサンプルホールド回路がサンプリング動作時では，前記第１の接続スイッチは前記第１のキャパシタの一方の端子を前記出力端子に接続し前記第２のキャパシタの一方の端子を前記第１の差動アナログ入力信号の入力端子に接続し，前記第２の接続スイッチは前記第１，第２のキャパシタの他方の端子を前記増幅器の入力端子に接続することを特徴とするＡＤコンバータ。
【００５４】
（付記６）
付記２において，
前記第１のフェーズでは，前記第１のサンプルホールド回路がホールド動作を行い，前記第２のフェーズでは前記第１のサンプルホールド回路がサンプリング動作を行うことを特徴とするＡＤコンバータ。
【００５５】
（付記７）
付記１乃至３のいずれかに記載のＡＤコンバータの動作試験方法において，
前記第１，第２のサンプルホールド回路の正極側または負極側の入力端子に，シングル入力信号を共に入力し，
前記第１のテスト制御信号と前記第２のシングル差動変換制御信号を前記ＡＤコンバータに供給し，
前記第１のＡＤコンバータのデジタル出力信号が前記シングル入力信号に対応する正常なデジタル出力か否かをチェックするＡＤコンバータの動作試験方法。
【００５６】
（付記８）
付記４に記載のＡＤコンバータの動作試験方法において，
前記第１，第２のサンプルホールド回路の正極側または負極側の入力端子に，シングル入力信号を共に入力し，
前記第２のテスト制御信号と前記第１のシングル差動変換制御信号を前記ＡＤコンバータに供給し，
前記第２のＡＤコンバータのデジタル出力信号が前記シングル入力信号に対応する正常なデジタル出力か否かをチェックするＡＤコンバータの動作試験方法。
【図１】
2010171871.tif 000003
【図２】
2010171871.tif 000004
【図３】
2010171871.tif 000005
【図４】
2010171871.tif 000006
【図５】
2010171871.tif 000007
【図６】
2010171871.tif 000008
【図７】
2010171871.tif 000009
【図８】
2010171871.tif 000010
【図９】
2010171871.tif 000011