(57)【要約】【課題】  出力スイッチングトランジスタのリーク電流などによる出力電圧の上昇を効果的に抑制するDC-DCコンバータを提供する。【解決手段】  入力電圧が供給される入力端子とグランドとの間に直列に接続される第１及び第２のスイッチと，第１及び第２のスイッチの接続ノードと出力端子との間に設けられるインダクタと，出力端子に接続される平滑コンデンサとを有するDC-DCコンバータにおいて，出力電圧が基準電圧まで低下した時に第１のスイッチをオンした後第２のスイッチをオンにするバースト制御を行うスイッチング制御回路と，バースト制御を監視し，所定の期間にわたりバースト制御が行われないときに出力端子から擬似負荷電流を流す擬似負荷電流生成回路とを有する。【選択図】図２
2010246190.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧が供給される入力端子と，出力電圧が出力され負荷回路に接続される出力端子とを有するDC-DCコンバータにおいて，
前記入力端子とグランドとの間に直列に接続される第１及び第２のスイッチと，
前記第１及び第２のスイッチの接続ノードと前記出力端子との間に設けられるインダクタと，
前記出力端子に接続される平滑コンデンサと，
前記出力電圧が基準電圧まで低下した時に前記第１のスイッチをオンした後前記第２のスイッチをオンにするバースト制御を行うスイッチング制御回路と，
前記バースト制御を監視し，所定の期間にわたり前記バースト制御が行われないときに前記出力端子から擬似負荷電流を流す擬似負荷電流生成回路とを有するDC-DCコンバータ。
【請求項２】
請求項１において，
前記擬似負荷電流生成回路は，前記バースト制御を所定の周期の監視タイミングで監視し，当該監視タイミングの間に前記バースト制御が発生しないときに前記出力端子から擬似負荷電流を流すDC-DCコンバータ。
【請求項３】
請求項２において，
前記擬似負荷電流生成回路は，前記監視タイミングの間に前記バースト制御が発生しないことを検出するたびに，前記擬似負荷電流を増加させ，前記監視タイミングの間に前記バースト制御が発生したことを検出するたびに，前記擬似負荷電流を減少させるDC-DCコンバータ。
【請求項４】
請求項１において，
前記スイッチング制御回路は，前記負荷回路の負荷が第１の負荷状態の場合に，前記第１，第２のスイッチのオン・オフ制御をパルス幅変調により行い，前記負荷回路の負荷が前記第１の負荷状態より軽い第２の負荷状態の場合に，前記第１，第２のスイッチのオン・オフ制御をパルス周波数変調により行い，
前記擬似負荷電流生成回路は，前記パルス周波数変調で制御されている間，前記擬似負荷電流を流すことを特徴とするDC-DCコンバータ。
【請求項５】
請求項２において，
前記所定の周期が，最大可聴周波数に対応する周期以下であることを特徴とするDC-DCコンバータ。
【請求項６】
入力電圧が供給される入力端子と，出力電圧が出力され負荷回路に接続される出力端子と，前記入力端子とグランドとの間に直列に接続される第１及び第２のスイッチと，前記第１及び第２のスイッチの接続ノードと前記出力端子との間に設けられるインダクタと，前記出力端子に接続される平滑コンデンサとを有するDC-DCコンバータのコントロールユニットにおいて，
前記出力電圧が基準電圧まで低下した時に前記第１のスイッチをオンした後前記第２のスイッチをオンにするバースト制御を行うスイッチング制御回路と，
前記バースト制御を監視し，所定の期間にわたり前記バースト制御が行われないときに前記出力端子から擬似負荷電流を流す擬似負荷電流生成回路とを有するDC-DCコンバータのコントロールユニット。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，入力直流電圧から異なる電圧の出力直流電圧を生成するDC-DCコンバータ及びそのコントロールユニットに関する。
【背景技術】
【０００２】
定電圧回路は，直流電源を入力し必要とする電圧値に変換して出力する電源生成回路である。近年の省電力化の要請から定電圧回路の中でも電力効率の良いDC-DCコンバータの需要が増加している。
【０００３】
また電子デバイスの動作温度範囲拡大の要請も高まってきており、広い温度範囲で安定した出力電圧であることが求められている。
【０００４】
定電圧回路には，入力直流電圧に接続されたトランジスタを出力電圧レベルに応じて間欠的にスイッチングし，インダクタとコンデンサからなる平滑フィルタを介して出力電圧を負荷回路に供給するスイッチングレギュレータや，入力直流電圧に接続されたトランジスタの電流を出力電圧のレベルに応じてアナログ的に制御し，出力電圧を生成するリニアレギュレータなどがある。また，整流回路を設けて交流電源から所定の電圧の出力直流電源を生成するAC-DCコンバータも提案されている。
【０００５】
上記の回路は，例えば，特許文献１（スイッチングレギュレータ），特許文献２（リニアレギュレータ），特許文献３（AC-DCコンバータ）などに記載されている。
【０００６】
図１は，従来のリニアレギュレータの回路図である。このリニアレギュレータは，入力電圧Vinが供給される入力端子と出力電圧Voが出力される出力端子OUTとの間に設けられたPMOSトランジスタM1と，出力端子OUTとグランドVssとの間に設けられたフィードバック抵抗R1,R2と，フィードバック抵抗R1,R2の接続ノードn10と基準電圧Vrefとを比較してそれらの差分に対応する電圧を出力ノードn12に生成する誤差増幅器A14とを有する。誤差増幅器A14は，カレントミラー回路を構成する一対のPMOSトランジスタM5,M6と，差動回路を構成する一対のNMOSトランジスタM3,M4と，電流源NMOSトランジスタM2からなる。そして，出力端子OUTは負荷回路１０に接続され，出力電圧Voが負荷回路１０に供給される。
【０００７】
動作を簡単に説明すると，負荷回路１０による負荷電流Ioが増加すると出力電圧Voが低下する。これにより接続ノードn10の電位が低下しトランジスタM3がよりオンになり出力ノードn12の電位がより低下する。その結果，PMOSトランジスタM1のゲート電圧が低下してそれを流れる電流Ixが増加し，出力電圧Voを上昇させる。負荷電流Ioの低下により出力電圧Voが上昇した場合は，上記と逆の動作により出力電圧Voを低下させる。このように，出力パワートランジスタM1の電流Ixをリニアに制御することで出力電圧Voを一定（Vo＝（（R1+R2）/R2）*Vref）に保つ。
【０００８】
負荷回路１０が軽負荷状態になると負荷電流Ioが低下し，電流Ixが負荷電流Io以上になると供給過剰になり,出力電圧Voが上昇しようとするが,それに伴って，トランジスタM1のゲート電位が上昇し,トランジスタM1はほぼ非導通状態に制御され,出力電圧が一定に保たれる。しかし，トランジスタM1はオフ状態であっても一定のリーク電流が発生する。特に，温度が上昇するとこのリーク電流も上昇する。
【０００９】
トランジスタM1がオフ状態において,このリーク電流が軽負荷状態の負荷電流Ioとフィードバック抵抗への電流Iaの合計値を越えると供給過剰になり，出力電圧を一定に保つことができなくなって出力電圧Voが上昇して負荷回路１０を破壊するなどの障害が発生する。これに対処するために，図１の回路では，出力端子OUTとグランドVssとの間に，NMOSトランジスタM7と定電流源A12とを設け，さらに，入力電圧Vinと誤差増幅器A14の出力n12を比較してNMOSトランジスタM7のゲートを制御するコンパレータA10を設けている。
【００１０】
かかる回路によれば，出力トランジスタM1のリーク電流がIo+Iaより大きくなり出力電圧Voが上昇すると，ノードn12の電位が入力電圧Vin程度まで上昇し，コンパレータA10の出力がHレベルになり，トランジスタM7をオンにする。その結果，出力端子OUTから電流源A12の電流が流れ，出力トランジスタM1のリーク電流を吸収する。これにより，出力電圧Voの過剰な上昇を抑制することができる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００８−６７４５４号公報
【特許文献２】特開２００７−３３４５７３号公報
【特許文献３】特開平１０−８０１３５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
図１のリニアレギュレータでは，出力トランジスタM1のリーク電流を，電流源A12の一定電流を出力端子OUTから流すことで吸収し，出力電圧Voの過剰な上昇を防止している。一定電流であるが為に，出力トランジスタM1の特性ばらつきを考慮して，電流源A12の電流量をマージンを含めて大きめに設計する必要があり，消費電力の浪費を招く場合がある。また，高温時にリーク電流が増大し出力電圧Voが上昇してトランジスタM7がオンになった瞬間に，比較的大きな定電流が出力端子OUTから流れるので，出力電圧Voの急激な変動が生じる。さらに，出力電圧Voの仕様変更が入り,これに対応するためにフィードバック抵抗R1,R2の抵抗値を変更すると，電流Iaも変わってしまい，電流源A12の電流量も変更する必要があり,設計変更が入る。また出力電流能力の仕様変更時においても出力トランジスタM1のサイズ変更が入り，リーク電流が変わる為,これに伴って電流源A12の電流量を変更する必要が生じる。
【００１３】
さらに，図１の回路は，リニアレギュレータに適用されるものであり，スイッチングレギュレータにおいても出力スイッチングトランジスタのリーク電流による出力電圧の上昇を防止することが求められる。
【００１４】
そこで，本発明の目的は，出力スイッチングトランジスタのリーク電流などによる出力電圧の上昇を効果的に抑制するDC-DCコンバータを提供することにある。
【課題を解決するための手段】
【００１５】
本実施の形態の第１の側面は，入力電圧が供給される入力端子と，出力電圧が出力され負荷回路に接続される出力端子とを有するDC-DCコンバータにおいて，
前記入力端子とグランドとの間に直列に接続される第１及び第２のスイッチと，
前記第１及び第２のスイッチの接続ノードと前記出力端子との間に設けられるインダクタと，
前記出力端子に接続される平滑コンデンサと，
前記出力電圧が基準電圧まで低下した時に前記第１のスイッチをオンした後前記第２のスイッチをオンにするバースト制御を行うスイッチング制御回路と，
前記バースト制御を監視し，所定の期間にわたり前記バースト制御が行われないときに前記出力端子から擬似負荷電流を流す擬似負荷電流生成回路とを有する。
【発明の効果】
【００１６】
第１の側面によれば，何らかの原因で出力電圧が上昇したときに擬似負荷電流が流れるので，その上昇を抑制することができる。
【図面の簡単な説明】
【００１７】
【図１】従来のリーク補償回路を備えたリニアレギュレータの回路図である。
【図２】本実施の形態におけるDC-DCコンバータの構成図である。
【図３】電流制御回路２４の構成図である。
【図４】DC-DCコンバータのPWM制御における動作波形図である。
【図５】本実施の形態におけるDC-DCコンバータのPFM制御と擬似負荷電流生成回路の動作を示す図である。
【発明を実施するための形態】
【００１８】
図２は，本実施の形態におけるDC-DCコンバータの構成図である。このDC-DCコンバータは，入力電圧Vinが印加される入力電圧端子INと，グランドVssとの間に，直列に接続される第１のスイッチM11及び第２のスイッチM12と，第１及び第２のスイッチの接続点LXと出力電圧Voutが出力される出力端子OUTとの間に設けられるインダクタLoutと，出力端子OUTとグランドVssとの間に設けられる平滑化キャパシタCoとを有する。出力端子OUTには出力電圧Voが供給される負荷回路１０が接続され，出力端子OUTから負荷回路１０にその負荷の大きさに応じた負荷電流Ioが供給される。入力電圧VINは所定電圧の直流電圧であり，出力電圧Ｖｏｕｔは入力電圧VINより低い直流電圧である。
【００１９】
さらに，DC-DCコンバータは，出力端子OUTに接続されたフィードバック抵抗R11,R12と，それらの接続点のフィードバック電圧Vfbと第１の基準電圧Vref1との差電圧を検出する誤差増幅器A1と，誤差増幅器A1の出力Verと第２の基準電圧Vref2とを比較するコンパレータA2と，誤差増幅器A1の出力VerとコンパレータA2の出力VBとに基づいて，第１，第２のスイッチM11,M12のオン・オフを制御するスイッチング制御回路２０とを有する。
【００２０】
第１のスイッチM11は，ＰチャネルＭＯＳトランジスタで構成されるハイサイドの出力トランジスタであり，スイッチング制御回路２０が生成するゲートドライブ信号Vghにより導通と非導通の制御がされる。第２のスイッチM12は，ＮチャネルＭＯＳトランジスタで構成されるロウサイドの出力トランジスタであり，スイッチング制御回路２０が生成するゲートドライブ信号Vglにより導通と非導通の制御がされる。
【００２１】
誤差増幅器A1の出力Verは基準電圧Vref1との差電圧に対応する。そして，スイッチング制御回路２０は，負荷回路１０が通常の負荷状態の時は，一定の周期で第１，第２のスイッチM11,M12を交互にオン，オフ制御するとともに，負荷電流Ioの大きさ（出力電圧Vo，Vfbまたは誤差電圧Verの電位）に応じて，第１のスイッチM11をオンにするデューティ比を可変制御するパルス幅変調制御（PWM制御）を行う。
【００２２】
さらに，スイッチング制御回路２０は，負荷回路１０が軽負荷状態の時は，負荷電流Ioの大きさ（または出力電圧Vo，Vfbまたは誤差電圧Verの電位）に応じた周波数で，第１，第２のスイッチM11,M12をオン・オフ，オフ・オンとバースト制御するパルス周波数変調制御（PFM制御）を行う。具体的には，コンパレータA2の出力VBに基づいて，第１，第２のスイッチM11,M12をバースト制御する。なお，図２において，負荷状態の検出回路については省略している。
【００２３】
さらに，本DC-DCコンバータは，軽負荷時において，温度上昇などで第１のスイッチM11のリーク電流ILEAKが増加してILEAK>Ia+Ioになった時に，出力電圧Voが過度に高い電圧に上昇することを抑制するために，擬似負荷電流生成回路２２を有する。この擬似負荷電流生成回路２２は，バーストパルス検出回路２３と，電流制御回路２４とを有し，リーク電流の増加により,出力電圧Voが上昇したときに出力端子OUTから適切な量の擬似負荷電流Ibを流す。
【００２４】
図３は，電流制御回路２４の一例である。電流制御回路２４は，NMOSトランジスタからなる複数の電流源M20,M21と，その電流源トランジスタを制御する制御部２６とを有する。電流源M20,M21は２個に限られず，それより多い個数だけ設けられることが好ましい。なお、実施の形態は、電流制御回路と２４に限定されず、後述する擬似電流生成回路の動作を実現する構成を電流制御回路として適用可能である。
【００２５】
次に，DC-DCコンバータによるPWM制御について説明する。
【００２６】
図４は，DC-DCコンバータのPWM制御における動作波形図である。図４中，周期T1の前半期間tonで，ゲートドライブ信号VghがLレベルになり第１のスイッチM11が導通し，ハイサイド出力電流IoutHが流れる。その時，ゲートドライブ信号VglはLレベルであり第２のスイッチM12は非導通になる。前半期間tonでは，第１のスイッチM1が導通すると接続点LXの電圧VLXは入力電圧Vin近くまで上昇し，ハイサイド出力電流IoutHがインダクタLoutの抵抗に打ち勝って徐々に増加し，それに伴って接続点電圧VLXは徐々に低下する。ハイサイド出力電流IoutHは，インダクタ電流ILXと同じであり，前半期間tonの間上昇し，インダクタLoutは電磁エネルギーを蓄積する。また，それに応答して，出力電圧Voとフィードバック電圧Vfbも上昇する。
【００２７】
次に，周期T1の後半期間toffで，ゲートドライブ信号VghがHレベルになり第１のスイッチM11が非導通になり，ゲートドライブ信号VglがHレベルになり第２のスイッチM12が導通する。第２のスイッチM12が導通すると，インダクタLoutは蓄積した電磁エネルギーによる回生動作によりインダクタ電流ILXを流し続けるため，第２のスイッチM12には，グランドVssから接続点LXに向かってロウサイド出力電流IoutLが流れる。そのため，接続点電圧VLXは，図示されるとおり，一旦負電位になる。そして，インダクタLoutが回生動作で電磁エネルギーを放出し，インダクタ電流ILXは徐々に低下し，それに伴って接続点電圧VLXは負電圧から０V＝Vssに向かって上昇する。また，インダクタ電流ILXの低下に伴い，出力電圧Voとフィードバック電圧Vfbも下降する。
【００２８】
上記の通り，周期T1の前半期間tonで第１のスイッチM11が導通して入力電圧Vinから出力端子OUTに電荷を供給し，出力電圧Voが上昇しフィードバック電圧Vfbも上昇する。一方，後半期間toffで第２のスイッチM12が導通してインダクタLOUTの回生動作で出力端子OUTに電荷を供給し，出力電圧Voは下降しフィードバック電圧Vfbも下降する。
【００２９】
スイッチング制御回路２０は，誤差増幅器A1の出力である誤差電圧Verを入力とし，間接的に出力電圧Voに対応するフィードバック電圧Vfbの電位に基づき，周期T1の前半期間tonのデューティ比を可変制御するPWM制御を行う。このPWM制御において，スイッチング制御回路２０は，負荷回路１０の負荷電流Ioが増加した場合，フィードバック電圧Vfbは相対的に低下するので，第１のスイッチM11がオンする期間tonを長くし，インダクタLoutに供給する電荷量（エネルギー）を増加させる。また，逆に負荷電流Ioが低下した場合，フィードバック電圧Vfbは相対的に増加するので，第１のスイッチM11がオンする期間tonを短くして，インダクタLoutに供給する電荷量（エネルギー）を減らす。このPWM制御により，出力電圧Voは仕様通りの電位に保たれる。また，インダクタLoutを流れる電流ILXは，常時接続点から出力端子OUTに向かう正の電流になる。
【００３０】
次に，DC-DCコンバータによるPFM制御について説明する。
【００３１】
図４に破線で示したとおり，負荷回路１０がスリープ状態などの軽負荷状態になると，出力電圧Voまたはフィードバック電圧Vfbは第１のスイッチM11のオンによりより高い電位に上昇する。そのため，周期T1で第１，第２のスイッチM11,M12がオン，オフするPWM制御ではなく，負荷の大きさに応じた周波数でオン，オフするPFM制御が行われる。
【００３２】
図５は，本実施の形態におけるDC-DCコンバータのPFM制御と擬似負荷電流生成回路の動作を示す図である。図５の水平方向は時間軸ｔであり，接続点LXの電圧VLXと，出力電圧Vo（フィードバック電圧Vfbに対応）と，パルス検出信号Vpと，リセット信号Vrstと，擬似負荷電流Ibとが示されている。また，時間ｔ５より前は第１のスイッチM11のリーク電流ILEAKが小さい（ILEAK<Ia+Io）状態であり，時間ｔ５より後は第１のスイッチM11のリーク電流ILEAKが大きい（ILEAK>Ia+Io）状態である。
【００３３】
PFM制御における基本動作は以下の通りである。スイッチング制御回路２０は，第１のスイッチM11のハイサイド電流IoutHの大きさなどを監視することで軽負荷状態を検出して，PFM制御モードに入る。図２において，出力電圧Voはフィードバック抵抗R11,R12により抵抗分割されフィードバック電圧Vfbとして誤差増幅器A1に入力される。出力電圧Voが低下すると誤差増幅器A1の出力Verは上昇し，出力Verが第２の基準電圧Vref2以上になると，コンパレータA2の出力VBがHレベルになる。この出力VB=Hに応答して，スイッチング制御回路２０は，出力トランジスタM11,M12を交互にオンさせるゲートドライブ信号Vgh,Vglを出力し，出力トランジスタM11をオンM12をオフさせた後，出力トランジスタM11をオフM12をオンさせるバースト制御を行う。これにより，時間ｔ１では出力トランジスタM11がオンしたことにより出力電圧Voが上昇する。また，時間ｔ１の前後で，接続点電圧VLXは，出力トランジスタM11のオンにより正のパルスになり，出力トランジスタM12のオンにより負のパルスになっている。この接続点電圧VLXの正のパルスと負のパルスがバーストパルスである。
【００３４】
バースト制御により出力電圧Voが上昇した結果，誤差増幅器A1の出力Verは低下し，出力Verが第２の基準電圧Vref2より低くなると，コンパレータA2は出力VBをLレベルにする。これに応答して，スイッチング制御回路２０はバースト制御を停止し，出力トランジスタM11,M12が共にオフになる休止状態になる。休止状態では，平滑コンデンサCoに蓄えられた電荷が負荷電流Ioとフィードバック電流Iaとにより消費され，出力電圧Voが低下する。出力電圧Voがある閾値電圧Vth以下になると，コンパレータA2の出力VBがHレベルになり，スイッチング制御回路２０は，再びバースト制御を実行する。
【００３５】
以上の通り，軽負荷時のPFM制御ではスイッチング制御回路２０は，上記のバースト制御と休止状態とを繰り返す。そして，負荷電流Io+Iaが大きいほど休止状態での出力電圧Voの低下速度が速くなるので，バースト制御は，その負荷電流Io+Iaに応じた周波数で繰り返される。つまり，負荷電流が大きいほどバースト制御の周波数は高く，負荷電流が小さいほどバースト制御の周波数は低くなる。
【００３６】
次に，高温などの原因で第１のスイッチである出力電圧M11のオフリーク電流ILEAKが上昇した場合の動作について説明する。擬似負荷電流生成回路２２のバーストパルス検出回路２３は，スイッチング制御回路２０からのモード信号MODEがPFM制御モードであることを示すときは，第１，第２のスイッチM11,M12の接続点LXのバーストパルスを監視する。バーストパルス検出回路２３は，図５の時間ｔ１，ｔ３でバーストパルスを検出し，パルス検出信号VpをHレベルにする。また，バーストパルス検出回路２３には，一定周期T10でリセット信号Vrstを入力し，パルス検出信号VpがHレベルの場合はLレベルにリセットする（時間ｔ２，ｔ４）。このリセット動作は，リセット信号Vrstの立ち上がりから所定の遅延時間を要する。
【００３７】
ここで，時間ｔ５以降のように出力トランジスタM11のオフリーク電流ILEAKが上昇し，ILEAK>Io+Iaになると，休止状態に入っていても供給過剰状態となり,出力電圧Voが上昇する（図中A）。そして，時間ｔ６において，リセット信号Vrstと同じタイミングを有する第２のリセット信号Vrst1に応答して，電流制御回路２４内の制御部２６がパルス検出信号VpがHレベルになっていないことを検出し，ゲート制御信号G20をHレベルにして電流源トランジスタM20をオンにし，擬似負荷電流IbをI1にする。つまり，時間ｔ４でパルス検出信号VpはLレベルにリセットされているが，周期T10後の時間ｔ６ではパルス検出信号VpがLレベルのままであるので，周期T10の間にバースト制御は発生していないことが検出される。そして，時間ｔ６で擬似負荷電流Ibは電流源M20の電流I1になる。
【００３８】
さらに，次の周期T10後の時間ｔ７までに出力電圧Voが十分に低下できず，電流制御回路２４内の制御部２６が，リセット信号Vrst2に応答してバースト制御が発生してないことをパルス検出信号VpのLレベルで検出すると（図中B），さらに，ゲート制御信号G21をHレベルにして電流源トランジスタM21をオンにし，擬似負荷電流Ibを更にI1だけ増加する。その結果，Ib=2*I1となる。この擬似負荷電流Ibの増加により，出力電圧Voは閾値レベルVthまで低下し，これによりコンパレータA2の出力VB=Hとなり,これに応答して，スイッチング制御回路２０がバースト制御を行う。このバーストパルスがバーストパルス検出回路２３により検出され，パルス検出信号VpがHレベルになる。
【００３９】
バーストの瞬間出力は上昇するが,負荷Ib=2*I1を出力から流している為，休止状態に入ると出力電圧は徐々に低下する。次の周期T10後の時間ｔ９で電流制御回路２４内の制御部２６がパルス検出信号VpのHレベルを検出し，ゲート制御信号G21をLレベルにして電流源トランジスタM21をオフにする。その結果，擬似負荷電流Ibは電流I1だけ減少し,出力電圧Voは再び上昇する。ILEAK>Ia+Ioの状態においてはt6〜t9までの制御が自動で繰り返され,出力電圧Voはほぼ一定に保たれる。
【００４０】
以上のように，本実施の形態の擬似負荷電流生成回路２２は，PFM制御モードの間，出力電圧Voの上昇の程度に応じて擬似負荷電流Ibの電流量を可変制御し，最適な電流値に自動設定する。したがって，出力トランジスタM11のオフリーク特性にカスタマイズされた擬似負荷電流Ibが生成されて，消費電流の浪費を回避することができる。
【００４１】
バーストパルスを監視するリセット信号Vrstの周期T10と，擬似負荷電流Ibやその最小単位電流I1は，出力トランジスタM11のオフリーク電流の大きさや，出力電圧Voの上昇を何ｍV以内に抑えたいかという規格から決められる。
【００４２】
［変形例］
変形例では，バーストパルスの発生を監視する周期T10が，最大可聴周波数(20ｋHz)に対応する周期以下に設定される。上記の軽負荷状態でのPFM制御によれば，出力電圧Voの低下速度に応じた周波数でバーストパルスが発生する。したがって，負荷が非常に少なくなると出力電圧Voの低下速度が低くなりバーストパルス発生周波数も低くなる。このバースト周波数が人間の可聴周波数の最大値である約２０ｋHz以下になると，バースト時のリップルが音声ノイズとなり，システムのノイズとして問題になる可能性がある。
【００４３】
そこで，変形例では，バーストパルスを監視する周期T10を，1/20kHz=50μsec以下に設定する。これにより，可聴周波数の最大値である２０ｋHzより高い周波数で擬似負荷電流Ibが発生して出力電圧Voを低下させるので，強制的にバースト制御が行われ，バースト周波数を２０ｋHz以上にすることができる。その結果，バースト時の音声ノイズの周波数が高くなり，人間の耳に聞こえなくすることができる。
【００４４】
さらに，本実施の形態の擬似負荷電流生成回路２２をPFM制御モード時に限らず動作させることもできる。例えば，負荷回路１０が重負荷状態から軽負荷状態に切り替わった時に，フィードバック回路を介してPWM制御からPFM制御へ移行し出力トランジスタを休止状態に入れ，出力電圧Voの上昇を抑えようとする。この休止状態の間,擬似負荷電流生成回路２３がバーストパルスを検出することができずに擬似負荷電流Ibを生成するので，出力電圧Voを一次的に低下させることができ，出力電圧Voの上昇を軽減することができる。
【００４５】
以上の実施の形態をまとめると，次の付記のとおりである。
【００４６】
（付記１）
入力電圧が供給される入力端子と，出力電圧が出力され負荷回路に接続される出力端子とを有するDC-DCコンバータにおいて，
前記入力端子と基準電源との間に直列に接続される第１及び第２のスイッチと，
前記第１及び第２のスイッチの接続ノードと前記出力端子との間に設けられるインダクタと，
前記出力端子に接続される平滑コンデンサと，
前記出力電圧が基準電圧まで低下した時に前記第１のスイッチをオンした後前記第２のスイッチをオンにするバースト制御を行うスイッチング制御回路と，
前記バースト制御を監視し，所定の期間にわたり前記バースト制御が行われないときに前記出力端子から擬似負荷電流を流す擬似負荷電流生成回路とを有するDC-DCコンバータ。
【００４７】
（付記２）
付記１において，
前記擬似負荷電流生成回路は，前記バースト制御を所定の周期の監視タイミングで監視し，当該監視タイミングの間に前記バースト制御が発生しないときに前記出力端子から擬似負荷電流を流すDC-DCコンバータ。
【００４８】
（付記３）
付記２において，
前記擬似負荷電流生成回路は，前記監視タイミングの間に前記バースト制御が発生しないことを検出するたびに，前記擬似負荷電流を増加させ，前記監視タイミングの間に前記バースト制御が発生したことを検出するたびに，前記擬似負荷電流を減少させるDC-DCコンバータ。
【００４９】
（付記４）
付記１乃至３のいずれかにおいて，
前記擬似負荷電流生成回路は，前記第１及び第２のスイッチの接続ノードの前記バースト制御によるバーストパルスを監視して，前記バースト制御の発生を検出するDC-DCコンバータ。
【００５０】
（付記５）
付記１において，
前記スイッチング制御回路は，前記負荷回路の負荷が第１の負荷状態の場合に，前記第１，第２のスイッチのオン・オフ制御をパルス幅変調により行い，前記負荷回路の負荷が前記第１の負荷状態より軽い第２の負荷状態の場合に，前記第１，第２のスイッチのオン・オフ制御をパルス周波数変調により行い，
前記擬似負荷電流生成回路は，前記パルス周波数変調で制御されている間，前記擬似負荷電流を流すことを特徴とするDC-DCコンバータ。
【００５１】
（付記６）
付記２において，
前記所定の周期が，最大可聴周波数に対応する周期以下であることを特徴とするDC-DCコンバータ。
【００５２】
（付記７）
入力電圧が供給される入力端子と，出力電圧が出力され負荷回路に接続される出力端子と，前記入力端子とグランドとの間に直列に接続される第１及び第２のスイッチと，前記第１及び第２のスイッチの接続ノードと前記出力端子との間に設けられるインダクタと，前記出力端子に接続される平滑コンデンサとを有するDC-DCコンバータのコントロールユニットにおいて，
前記出力電圧が基準電圧まで低下した時に前記第１のスイッチをオンした後前記第２のスイッチをオンにするバースト制御を行うスイッチング制御回路と，
前記バースト制御を監視し，所定の期間にわたり前記バースト制御が行われないときに前記出力端子から擬似負荷電流を流す擬似負荷電流生成回路とを有するDC-DCコンバータのコントロールユニット。
【００５３】
（付記８）
付記７において，
前記擬似負荷電流生成回路は，前記バースト制御を所定の周期の監視タイミングで監視し，当該監視タイミングの間に前記バースト制御が発生しないときに前記出力端子から擬似負荷電流を流すDC-DCコンバータのコントロールユニット。
【００５４】
（付記９）
付記８において，
前記擬似負荷電流生成回路は，前記監視タイミングの間に前記バースト制御が発生しないことを検出するたびに，前記擬似負荷電流を増加させ，前記監視タイミングの間に前記バースト制御が発生したことを検出するたびに，前記擬似負荷電流を減少させるDC-DCコンバータのコントロールユニット。
【符号の説明】
【００５５】
Vin:入力電圧                            IN:入力端子
Vo:出力電圧                            OUT:出力端子
M11,M12:第１，第２のスイッチ            LX:接続端子
Lout:インダクタ                        Co:平滑化コンデンサ
１０：負荷回路                          Io:負荷電流
２０：スイッチング制御回路              ２２：擬似負荷電流生成回路
Ib:擬似負荷電流                        Vss:グランド，基準電源
【図１】
2010246190.tif 000003
【図２】
2010246190.tif 000004
【図３】
2010246190.tif 000005
【図４】
2010246190.tif 000006
【図５】
2010246190.tif 000007