(57)【要約】【課題】半導体圧力センサのオフセット電圧の調整コストを低減する。【解決手段】ピエゾ抵抗素子Ｒ１〜Ｒ４の一部の結晶性をレーザで改質して当該ピエゾ抵抗素子Ｒ１〜Ｒ４の抵抗値を増加させることによりホイートストンブリッジ回路の各辺の抵抗値を所定の抵抗値に揃える。【選択図】図１
2010139374.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板のダイヤフラム部の表面に低濃度の一導電型不純物を注入することにより形成されたピエゾ抵抗素子と前記半導体基板の表面に高濃度の一導電型不純物を拡散させることにより形成された拡散配線とで構成されたホイートストンブリッジ回路を有する半導体圧力センサのオフセット電圧調整方法において、前記ピエゾ抵抗素子又は前記拡散配線の一部の結晶性をレーザで改質して当該ピエゾ抵抗素子又は当該拡散配線の抵抗値を増加させることにより前記ホイートストンブリッジ回路の各辺の抵抗値を所定の抵抗値に揃えることを特徴とする半導体圧力センサのオフセット電圧調整方法。
【請求項２】
前記ピエゾ抵抗素子又は前記拡散配線の一部分が当該ピエゾ抵抗素子又は当該拡散配線から離間するように前記ピエゾ抵抗素子又は前記拡散配線の一部の結晶性をレーザで改質することを特徴とする請求項1に記載の半導体圧力センサのオフセット電圧調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ピエゾ抵抗素子により構成されたホイートストンブリッジ回路（以降、単にブリッジ回路という。）を有する半導体圧力センサのオフセット電圧調整方法に関する。
【背景技術】
【０００２】
従来、ピエゾ抵抗型の半導体圧力センサでは、エッチングにより形成されたダイヤフラム部に複数のピエゾ抵抗素子及び拡散配線が形成されており、各ピエゾ抵抗素子及び各拡散配線はブリッジ回路を構成している。そして、ダイヤフラム部の一方から圧力が加わると、ダイヤフラム部の撓みによりピエゾ抵抗素子の抵抗値が圧力に比例して変化し、この抵抗値の変化がブリッジ回路の入力電圧に対する出力電圧の変化として検出される。
【特許文献１】特開平６−９４５６０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、上記のような従来の半導体圧力センサでは、ダイヤフラム部にピエゾ抵抗素子及び拡散配線を形成する際のイオン注入時又は拡散時の不純物濃度の差によりピエゾ抵抗素子及び拡散配線の抵抗値にばらつきが生じ、この抵抗値のばらつきにより、ブリッジ回路にバイアス電圧を印加した際にオフセット電圧が出力されてしまう。このため、従来の半導体圧力センサでは、半導体圧力センサと組み合わせて使用される信号処理回路において当該半導体圧力センサのオフセット電圧を調整する必要があり、半導体圧力センサのオフセット電圧の調整コストが問題となっていた。
【０００４】
本発明は、上記の課題を解決するためになされたもので、半導体圧力センサのオフセット電圧の調整コストを低減することができる半導体圧力センサのオフセット電圧調整方法を提供することを目的としている。
【課題を解決するための手段】
【０００５】
本発明の半導体圧力センサのオフセット電圧調整方法は、上記の課題を解決するために、半導体基板のダイヤフラム部の表面に低濃度の一導電型不純物を注入することにより形成されたピエゾ抵抗素子と半導体基板の表面に高濃度の一導電型不純物を拡散させることにより形成された拡散配線とで構成されたホイートストンブリッジ回路を有する半導体圧力センサのオフセット電圧調整方法において、ピエゾ抵抗素子又は拡散配線の一部の結晶性をレーザで改質して当該ピエゾ抵抗素子又は当該拡散配線の抵抗値を増加させることによりブリッジ回路の各辺の抵抗値を所定の抵抗値に揃えることを特徴としている。
【０００６】
また、本発明の半導体圧力センサのオフセット電圧調整方法は、上記に加えて、ピエゾ抵抗素子又は拡散配線の一部分が当該ピエゾ抵抗素子又は当該拡散配線から離間するようにピエゾ抵抗素子又は拡散配線の一部の結晶性をレーザで改質することを特徴としている。
【発明の効果】
【０００７】
本発明の半導体圧力センサのオフセット電圧調整方法によれば、半導体圧力センサと組み合わせて使用される信号処理回路において当該半導体圧力センサのオフセット電圧を調整する必要が無くなり、半導体圧力センサのオフセット電圧の調整コストを低減することができる。
【発明を実施するための最良の形態】
【０００８】
以下、図面を参照して、本発明の半導体圧力センサのオフセット電圧調整方法について実施例に基づき説明する。
【０００９】
［実施例１］
まず、図１〜３を参照して、実施例１について説明する。
【００１０】
実施例１に係る半導体圧力センサ１は、図１（ａ），（ｂ）に示すように、半導体層２ａ，２ｂ（たとえば、シリコン層）により絶縁体層２ｃ（たとえば、酸化シリコン層）を挟持するＳＯＩ（Silicon On Insulator）基板２と、このＳＯＩ基板２の半導体層２ｂをエッチングすることにより形成されたダイヤフラム部３と、このダイヤフラム部３の表面に低濃度の一導電型不純物（たとえば、ｐ型不純物）を注入することにより形成されたピエゾ抵抗素子Ｒ１〜Ｒ４とを備えている。
【００１１】
ピエゾ抵抗素子Ｒ１〜Ｒ４は、ＳＯＩ基板２の表面に高濃度の一導電型不純物（たとえば、ｐ型不純物）を拡散させることにより形成された拡散配線Ｌ１〜Ｌ４により接続され、図１（ｃ）に示すようなブリッジ回路を構成している。
【００１２】
ピエゾ抵抗素子Ｒ１の一方端は、拡散配線Ｌ１を介して出力端子Ｖｏｕｔ＋に接続され、他方端は、拡散配線Ｌ４を介して接地端子ＧＮＤに接続されている。ピエゾ抵抗素子Ｒ２の一方端は、拡散配線Ｌ２を介してバイアス端子Ｖｄｄに接続され、他方端は、拡散配線Ｌ１を介して出力端子Ｖｏｕｔ＋に接続されている。
【００１３】
ピエゾ抵抗素子Ｒ３の一方端は、拡散配線Ｌ３を介して出力端子Ｖｏｕｔ−に接続され、他方端は、拡散配線Ｌ２を介してバイアス端子Ｖｄｄに接続されている。ピエゾ抵抗素子Ｒ４の一方端は、拡散配線Ｌ４を介して接地端子ＧＮＤに接続され、他方端は、拡散配線Ｌ３を介して出力端子Ｖｏｕｔ−に接続されている。
【００１４】
このように構成された半導体圧力センサ１では、ダイヤフラム部３の一方から圧力が加わると、ダイヤフラム部３の表面と裏面との間に差圧が生じることによりダイヤフラム部３が撓み、このダイヤフラム部３の撓みによりピエゾ抵抗素子Ｒ１〜Ｒ４を構成する結晶が歪んで抵抗値が変化し、この抵抗値の変化がブリッジ回路の入力電圧Ｅに対する出力電圧ｅとして検出される。
【００１５】
実施例１では、上記の半導体圧力センサ１において、インラインプロセスで用いられるオートプローバによるデバイスチェックの際にオフセット電圧が出力された場合、図２に示すように、ピエゾ抵抗素子Ｒ１〜Ｒ４の一部（図中、改質部）の結晶性をレーザで改質して当該ピエゾ抵抗素子Ｒ１〜Ｒ４の抵抗値を増加させることによりブリッジ回路の各辺の抵抗値を所定の抵抗値に揃える。
【００１６】
なお、本実施例では、ピエゾ抵抗素子Ｒ１〜Ｒ４の一部の結晶性をレーザで改質することで当該ピエゾ抵抗素子Ｒ１〜Ｒ４の抵抗値を増加させているが、他の実施例では、図３に示すように、ピエゾ抵抗素子Ｒ１〜Ｒ４の一部分（図中、切断部分）が当該ピエゾ抵抗素子Ｒ１〜Ｒ４から離間するようにピエゾ抵抗素子Ｒ１〜Ｒ４の一部（図中、改質部）の結晶性をレーザで改質することで当該ピエゾ抵抗素子Ｒ１〜Ｒ４の抵抗値を増加させてもよい。
【００１７】
［実施例２］
つぎに、図４〜６を参照して、実施例２について説明する。
【００１８】
実施例２に係る半導体圧力センサ１は、実施例１に係る半導体圧力センサ１と異なり、図４（ａ），（ｂ）に示すように、ピエゾ抵抗素子Ｒ１〜Ｒ４は、ＳＯＩ基板２の表面に高濃度の一導電型不純物（たとえば、ｐ型不純物）を拡散させることにより形成された拡散配線Ｌ１〜Ｌ５により接続され、図４（ｃ）に示すようなブリッジ回路を構成している。すなわち、ピエゾ抵抗素子Ｒ４の一方端は、拡散配線Ｌ５を介して接地端子ＧＮＤに接続されている。なお、その他の事項については、実施例１に係る半導体圧力センサ１と同様であるので説明を省略する。
【００１９】
実施例２では、上記の半導体圧力センサ１において、インラインプロセスで用いられるオートプローバによるデバイスチェックの際にオフセット電圧が出力された場合、図５に示すように、拡散配線Ｌ１〜Ｌ５の一部（図中、改質部）の結晶性をレーザで改質して当該拡散配線Ｌ１〜Ｌ５の抵抗値を増加させることによりブリッジ回路の各辺の抵抗値を所定の抵抗値に揃える。
【００２０】
なお、本実施例では、拡散配線Ｌ１〜Ｌ５の一部の結晶性をレーザで改質することで当該拡散配線Ｌ１〜Ｌ５の抵抗値を増加させているが、他の実施例では、図６に示すように、拡散配線Ｌ１〜Ｌ５の一部分（図中、切断部分）が当該拡散配線Ｌ１〜Ｌ５から離間するように拡散配線Ｌ１〜Ｌ５の一部（図中、改質部）の結晶性をレーザで改質することで当該拡散配線Ｌ１〜Ｌ５の抵抗値を増加させてもよい。
【００２１】
以上の半導体圧力センサのオフセット電圧調整方法によれば、たとえば、ＡＳＩＣ（Application Specific Integrated Circuit）などの半導体圧力センサ１と組み合わせて使用される信号処理回路において当該半導体圧力センサ１のオフセット電圧を調整する必要が無くなり、半導体圧力センサ１のオフセット電圧の調整コストを低減することができる。
【００２２】
また、この半導体圧力センサのオフセット電圧調整方法によれば、インラインにおける検査と同時にオフセット電圧を調整することができ、半導体圧力センサ１の製造コストを低減することができる。
【００２３】
以上、本発明者によってなされた発明を適用した実施形態について説明したが、この実施形態による本発明の開示の一部をなす記述及び図面により本発明が限定されることはない。すなわち、上記の実施形態に基づいて当業者によってなされる他の実施形態、実施例及び運用技術などはすべて本発明の範囲に含まれることを付け加えておく。
【図面の簡単な説明】
【００２４】
【図１】実施例１に係る半導体圧力センサの構成を示す（ａ）表面図、（ｂ）断面図、（ｃ）回路図である。
【図２】本発明の半導体圧力センサのオフセット電圧調整方法（実施例１）を説明するための例示図である。
【図３】本発明の半導体圧力センサのオフセット電圧調整方法（実施例１の変形例）を説明するための例示図である。
【図４】実施例２に係る半導体圧力センサの構成を示す（ａ）表面図、（ｂ）断面図、（ｃ）回路図である。
【図５】本発明の半導体圧力センサのオフセット電圧調整方法（実施例２）を説明するための例示図である。
【図６】本発明の半導体圧力センサのオフセット電圧調整方法（実施例２の変形例）を説明するための例示図である。
【符号の説明】
【００２５】
１：半導体圧力センサ
２：ＳＯＩ基板
２ａ：半導体層
２ｂ：半導体層
２ｃ：絶縁体層
３：ダイヤフラム部
Ｖｄｄ：バイアス端子
ＧＮＤ：接地端子
Ｖｏｕｔ＋，Ｖｏｕｔ−：出力端子
Ｒ１，Ｒ２，Ｒ３，Ｒ４：ピエゾ抵抗素子
Ｌ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５：拡散配線
Ｅ：入力電圧
ｅ：出力電圧
【図１】
2010139374.tif 000003
【図２】
2010139374.tif 000004
【図３】
2010139374.tif 000005
【図４】
2010139374.tif 000006
【図５】
2010139374.tif 000007
【図６】
2010139374.tif 000008