(57)【要約】【課題】スピーカにスイッチを直列接続し、ＰＷＭ回路のパルス出力によってスイッチに流す電流を制御するスピーカ駆動システムを提供する。【解決手段】スピーカのボイスコイルの一方の駆動端子にスイッチ素子の一方の電流端子を接続し、スイッチ素子の制御端子にマイクロコンピュータを接続し、ボイスコイルの他方の駆動端子とスイッチ素子の他方の電流端子との内の一方を回路のグランド端子に、他方を電源端子に接続する。マイクロコンピュータは、ＰＷＭ回路によってパルス信号のデューティ比を制御し、ＰＷＭ回路から出力されるパルス信号のデューティ比に応じてスイッチ素子に電流を流すスイッチ制御信号を出力回路から前記制御端子に出力するデータ処理ユニットを有する。データ処理ユニットは無音時のパルス信号のデューティ比を第１値とし、発生させる音に応じて、第１値を中心にパルス信号のデューティ比を変化させるようにＰＷＭ回路を制御する。【選択図】図１
2010220154.tif 000002
【特許請求の範囲】
【請求項１】
スピーカと、前記スピーカのボイスコイルの一方の駆動端子に一方の電流端子が接続されたスイッチ素子と、前記スイッチ素子の制御端子に接続されたマイクロコンピュータと、を有し、
前記ボイスコイルの他方の駆動端子と前記スイッチ素子の他方の電流端子との内の一方が回路のグランド端子に、他方が電源端子に接続され、
前記マイクロコンピュータは、パルス信号のデューティ比を制御するＰＷＭ回路と、前記ＰＷＭ回路から出力されるパルス信号のデューティ比に応じて前記スイッチ素子に電流を流すスイッチ制御信号を前記制御端子に出力する出力回路と、プログラムを実行して前記ＰＷＭ回路及び出力回路を制御するデータ処理ユニットとを有し、
前記データ処理ユニットは、無音時のパルス信号のデューティ比を第１値とし、発生させる音に応じて、前記第１値を中心に前記パルス信号のデューティ比を変化させるように前記ＰＷＭ回路を制御する、スピーカ駆動システム。
【請求項２】
前記第１値は大凡５０％である、請求項２記載のスピーカ駆動システム。
【請求項３】
前記データ処理ユニットは前記スピーカを駆動しないとき前記スイッチ素子をオフ状にするカットオフ処理を行う、請求項１記載のスピーカ駆動システム。
【請求項４】
前記データ処理ユニットは前記カットオフ処理として前記スイッチ素子をオフ状にする信号を前記出力回路に出力させる、請求項３記載のスピーカ駆動システム。
【請求項５】
前記データ処理ユニットは前記カットオフ処理として前記出力回路を高出力インピーダンス状態に制御し、
前記出力回路の出力制御端子は、前記高出力インピーダンス状態において前記スイッチ素子をオフ状にする信号レベルに前記制御端子を強制するためのプルアップ回路又はプルダウン回路を備える、請求項３記載のスピーカ駆動システム。
【請求項６】
前記データ処理ユニットは前記カットオフ処理による前記スイッチ素子のオフ状態を解除するとき、前記スイッチ素子のオン期間が漸次長くなる方向で前記スイッチ制御信号のデューティ比を前記第１値に近づけるようにパルス信号のデューティ比を制御する、請求項１記載のスピーカ駆動システム。
【請求項７】
前記スイッチ素子がグランド端子とスピーカとの間に接続されたｎチャネル型ＭＯＳトランジスタである場合に、前記データ処理ユニットは前記カットオフ処理による前記スイッチ素子のオフ状態を解除するとき、スイッチ制御信号のデューティ比が漸次大きくなる方向で前記１値に近づくように前記パルス信号のデューティ比を制御する、請求項６記載のスピーカ駆動システム。
【請求項８】
前記スイッチ素子が電源端子とスピーカとの間に接続されたｐチャネル型ＭＯＳトランジスタである場合に、前記データ処理ユニットは前記カットオフ処理による前記スイッチ素子のオフ状態を解除するとき、前記スイッチ制御信号のデューティ比が漸次小さくなる方向で前記第１値に近づくように前記パルス信号のデューティ比を制御する、請求項６記載のスピーカ駆動システム。
【請求項９】
前記データ処理ユニットは前記カットオフ処理により前記スイッチ素子をオフ状態にする前に、前記スイッチ素子のオン期間が漸次短くなる方向で前記スイッチ制御信号のデューティ比を前記第１値から離すようにパルス信号のデューティ比を制御する、請求項１記載のスピーカ駆動システム。
【請求項１０】
前記スイッチ素子がグランド端子とスピーカとの間に接続されたｎチャネル型ＭＯＳトランジスタである場合に、前記データ処理ユニットは前記カットオフ処理により前記スイッチ素子をオフ状態にする前に、スイッチ制御信号のデューティ比が漸次小さくなる方向で前記１値から離れるように前記パルス信号のデューティ比を制御する、請求項９記載のスピーカ駆動システム。
【請求項１１】
前記スイッチ素子が電源端子とスピーカとの間に接続されたｐチャネル型ＭＯＳトランジスタである場合に、前記データ処理ユニットは前記カットオフ処理により前記スイッチ素子をオフ状態にする前に、前記スイッチ制御信号のデューティ比が漸次大きくなる方向で前記第１値から離れるように前記パルス信号のデューティ比を制御する、請求項９記載のスピーカ駆動システム。
【請求項１２】
前記データ処理ユニットは、ＰＣＭデータの大きさに対するパルス信号のデューティ比の変換ゲインを可変にすることによって前記スピーカで発する音のボリューム調整を行う、請求項１記載のスピーカ駆動システム。
【請求項１３】
前記ＰＣＭデータを格納する不揮発性メモリを有する、請求項１２記載のスピーカ駆動システム。
【請求項１４】
前記スピーカで発する音のボリューム調整を行うために前記電源端子に印加する電源電圧を可変にする回路を有する、請求項１記載のスピーカ駆動システム。
【請求項１５】
前記スピーカの一対の駆動端子間に並列接続された逆方向接続状態のダイオードを有する、請求項１記載のスピーカ駆動システム。
【請求項１６】
スピーカと、前記スピーカのボイスコイルの一端に一方の電流端子が接続されたスイッチ素子と、前記スイッチ素子の制御端子に接続された制御回路と、を有するスピーカ駆動システムであって、
前記ボイスコイルの他端と前記スイッチ素子の他方の電流端子との内の一方が回路のグランド端子に、他方が電源端子に接続され、
前記制御回路は、パルス信号のデューティ比を制御するＰＷＭ回路と、前記ＰＷＭ回路から出力されるパルス信号のデューティ比に応じて前記スイッチ素子に電流を流すスイッチ制御信号を前記制御端子に出力する出力回路と、前記ＰＷＭ回路及び出力回路を制御するデータ処理ユニットとを有し、
前記データ処理ユニットは無音時のパルス信号のデューティ比を第１値とし、前記スピーカを駆動しないとき前記スイッチ素子をオフ状にするカットオフ処理を行ない、
前記データ処理ユニットは前記カットオフ処理による前記スイッチ素子のオフ状態を解除するとき、前記スイッチ素子のオン期間が漸次長くなる方向で前記スイッチ制御信号のデューティ比を前記第１値に近づけるように前記パルス信号のデューティ比を制御する、スピーカ駆動システム。
【請求項１７】
前記スイッチ素子がグランド端子とスピーカとの間に接続されたｎチャネル型ＭＯＳトランジスタである場合に、前記データ処理ユニットは前記カットオフ処理による前記スイッチ素子のオフ状態を解除するとき、スイッチ制御信号のデューティ比が漸次大きくなる方向で前記第１値に近づくように前記パルス信号のデューティ比を制御する、請求項１６記載のスピーカ駆動システム。
【請求項１８】
前記スイッチ素子が電源端子とスピーカとの間に接続されたｐチャネル型ＭＯＳトランジスタである場合に、前記データ処理ユニットは前記カットオフ処理による前記スイッチ素子のオフ状態を解除するとき、前記スイッチ制御信号のデューティ比が漸次小さくなる方向で前記第１値に近づくように前記パルス信号のデューティ比を制御する、請求項１６記載のスピーカ駆動システム。
【請求項１９】
前記データ処理ユニットは前記カットオフ処理により前記スイッチ素子をオフ状態にする前に、前記スイッチ素子のオン期間が漸次短くなる方向で前記スイッチ制御信号のデューティ比を前記第１値から離すようにパルス信号のデューティ比を制御する、請求項１６記載のスピーカ駆動システム。
【請求項２０】
前記スイッチ素子がグランド端子とスピーカとの間に接続されたｎチャネル型ＭＯＳトランジスタである場合に、前記データ処理ユニットは前記カットオフ処理により前記スイッチ素子をオフ状態にする前に、スイッチ制御信号のデューティ比が漸次小さくなる方向で前記１値から離れるように前記パルス信号のデューティ比を制御する、請求項１９記載のスピーカ駆動システム。
【請求項２１】
前記スイッチ素子が電源端子とスピーカとの間に接続されたｐチャネル型ＭＯＳトランジスタである場合に、前記データ処理ユニットは前記カットオフ処理により前記スイッチ素子をオフ状態にする前に、前記スイッチ制御信号のデューティ比が漸次大きくなる方向で前記第１値から離れるように前記パルス信号のデューティ比を制御する、請求項１９記載のスピーカ駆動システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スピーカのボイスコイルに流す直流電流を制御することによってスピーカを簡易に駆動するスピーカ駆動システムに関する。
【背景技術】
【０００２】
特許文献１にはＰＷＭ（Pulse Width Modulation）発生回路から出力されるディジタルパルス信号をＣＭＯＳ（complementary metal-oxide semiconductor）インバータで増幅してスピーカを駆動する、簡易な回路が提案されている。これによれば、オペアンプのようなアンプに変えてＣＭＯＳインバータを用いてスピーカを駆動できるから低電力化に資することができる、とある。ここではＰＷＭ発生回路は２ビットのノイズシェーピングを施したディジタルデータを入力してデコードし、４種類の波形からそのデコード結果に応ずる一つのパルス波形をサンプリング時間（サンプリングクロックの８周期）毎に１MHｚから１０MHｚの周期で出力するものであり、４種類の波形は順次ハイレベル期間が長くなる波形とされている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平９−４６７８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明者はＰＷＭ回路を備えたマイクロコンピュータを用いてスピーカを駆動するために必要な外付け回路を極力減らすことについて検討した。特に本発明者はスピーカに１個のスイッチを直列接続し、ＰＷＭ回路のパルス出力によって前記スイッチに流す直流電流を制御することによってスピーカを駆動することについて着眼した。またノイズシェーピングやオーバーサンプリングも必須ではない。上記特許文献１は本発明完成後の調査によって見出されたものであり、ＰＷＭによるパルス出力をＣＭＯＳインバータで増幅してスピーカを駆動する技術は、スピーカに直流電流を流して駆動するものであるが、無音時におけるＰＷＭのパルス出力波形や、電源投入直後のＰＷＭのパルス出力波形など、その駆動制御形態について具体的な検討が行なわれていない。ディジタル値に応じて単にハイレベル期間が異なるパルス波形を例示しているに過ぎない。特に、電源投入直後のＰＷＭのパルス出力波形を無音時のパルス出力波形に遷移させる制御を行わないと、所謂ポップ音のような電源投入直後のノイズ音の発生を抑制することができない。マイクロコンピュータにオンチップされたＰＷＭ回路などを用いてスピーカの駆動を制御する場合にも上記検討がなされなければ実用に供し得ないと考えられる。
【０００５】
本発明の目的は、スピーカに１個のスイッチを直列接続し、ＰＷＭ回路のパルス出力によって前記スイッチに流す直流電流を制御することによってスピーカを駆動することができるスピーカ駆動システムを提供することある。
【０００６】
本発明の別の目的は、マイクロコンピュータを用いてスピーカを駆動するために必要な外付け回路を極力減らすことができるスピーカ駆動システムを提供することにある。
【０００７】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【０００９】
すなわち、本発明に係るスピーカ駆動システムは、前記スピーカのボイスコイルの一方の駆動端子にスイッチ素子の一方の電流端子を接続し、スイッチ素子の制御端子にマイクロコンピュータを接続し、前記ボイスコイルの他方の駆動端子と前記スイッチ素子の他方の電流端子との内の一方を回路のグランド端子に、他方を電源端子に接続して構成される。マイクロコンピュータは、ＰＷＭ回路によってパルス信号のデューティ比を制御し、ＰＷＭ回路から出力されるパルス信号のデューティ比に応じて前記スイッチ素子に電流を流すスイッチ制御信号を出力回路から前記制御端子に出力し、前記ＰＷＭ回路及び出力回路を制御するデータ処理ユニットを有する。データ処理ユニットは、第１１の制御として、無音時のパルス信号のデューティ比を第１値とし、発生させる音に応じて、前記第１値を中心に前記パルス信号のデューティ比を変化させるように前記ＰＷＭ回路を制御し、第２の制御として、前記スピーカを駆動しないとき前記スイッチ素子をオフ状にするカットオフ処理を行い、第３の制御として、前記カットオフ処理による前記スイッチ素子のオフ状態を解除するとき、前記スイッチ素子のオン期間が漸次長くなる方向で前記スイッチ制御信号のデューティ比を前記第１値に近づけるようにパルス信号のデューティ比を制御し、第４の制御として、前記カットオフ処理により前記スイッチ素子をオフ状態にするとき、前記スイッチ素子のオン期間が漸次短くなる方向で前記スイッチ制御信号のデューティ比を前記第１値から離すようにパルス信号のデューティ比を制御する。
【００１０】
前記データ処理ユニットの第１の制御機能により、発生する音声に応じて、前記パルス信号のデューティ比をｎビットのディジタルデータで制御でき、その中間のデューティ比を第１１値とすれば、第１値で決まるスピーカの振動板の位置を中立位置（無音時の位置）として規定し、これを中心にして大凡２ｎ通りのデューティ比のパルス信号波形に基づいてスピーカを駆動することが可能になる。要するに、第１値を中心とするパルス信号のデューティ比でスピーカに流れる実効電流を制御することによって簡易にスピーカの駆動を制御することができる。前記パルス信号の周期はＰＷＭ回路を動作させるクロック信号周波数によって規定される。
【００１１】
前記データ処理ユニットの第２の制御機能により、スピーカを駆動しないときはスイッチ素子をカットオフするから、第１値に対応されるデューティ比をもつパルス信号によってスピーカを無音状態に制御することが不要になり、第１値のデューティ比をもつパルス信号によってスイッチ素子に無駄な電流を流すことを抑制することができる。
【００１２】
前記データ処理ユニットの第３の制御機能により、スイッチ素子のカットオフ状態を解除するとき、前記パルス信号のディーティ比が無音時の第１値に急激に初期化されることはないから、所謂ポップ音が発生するのを防止することができる。同様に、第４の制御機能により、スイッチ素子をカットオフ状態にするとき、前記パルス信号のディーティ比が無音時の第１値から急激に初期化されることはないから、このときもポップ音の発生を防止することができる。
【発明の効果】
【００１３】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１４】
すなわち、ＰＷＭ回路のパルス出力によって前記スイッチに流す直流電流を制御することによってスピーカを駆動することができるスピーカ駆動システムを実現することができる。
【００１５】
また、マイクロコンピュータを用いてスピーカを駆動するために必要な外付け回路を極力減らすことができる。
【図面の簡単な説明】
【００１６】
【図１】図１は本発明に係るスピーカ駆動システムの一例を示すブロック図である。
【図２】図２はＰＷＭ回路から出力されるパルス信号（出力バッファから出力されるスイッチ制御信号）の波形を例示する波形図である。
【図３】図３は電源端子側に可変抵抗器を設けてスピーカの印加電圧を可変にすることによってスピーカ２で発する音のボリューム調整を行うようにした構成を模式的に示す説明図である。
【図４Ａ】図４Ａはスピーカに直列されるスイッチ素子にｎチャネル型ＭＯＳトランジスタを用いた例を模式的に示す説明図である。
【図４Ｂ】図４Ｂはスピーカに直列されるスイッチ素子にｐチャネル型ＭＯＳトランジスタを用いた例を模式的に示す説明図である。
【図４Ｃ】図４Ｃはスピーカに直列されるスイッチ素子にバイポーラトランジスタを用いた例を模式的に示す説明図である。
【図５】図５はスピーカのボイスコイルに並列に逆接続状態でダイオードを設けた例を模式的に示す説明図である。
【図６Ａ】図６Ａは出力バッファをローレベル出力状態にすることによってスイッチ素子をカットオフするための構成を模式的に示す説明図である。
【図６Ｂ】図６Ｂはトライステート型出力バッファを高出力インピーダンス状態にすることによってスイッチ素子をカットオフするための構成を模式的に示す説明図である。
【図７Ａ】図７Ａはスイッチ素子にｎチャネル型ＭＯＳトランジスタが採用されている場合におけるポップ音対策のためのＰＷＭ回路の出力を例示する波形図である。
【図７Ｂ】図７Ｂはスイッチ素子にｐチャネル型ＭＯＳトランジスタが採用されている場合におけるポップ音対策のためのＰＷＭ回路の出力を例示する波形図である。
【図８】図８はＭＣＵによるスピーカの駆動制御シーケンスを全体的に示すフローチャートである。
【発明を実施するための形態】
【００１７】
１．実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００１８】
〔１〕本発明の代表的な実施の形態に係るスピーカ駆動システムは、スピーカ（２）と、前記スピーカのボイスコイル（３）の一方の駆動端子に一方の電流端子（Ｖｄｄ）が接続されたスイッチ素子（４，４Ａ，４Ｂ）と、前記スイッチ素子の制御端子に接続されたマイクロコンピュータ（１）と、を有する。前記ボイスコイルの他方の駆動端子と前記スイッチ素子の他方の電流端子との内の一方が回路のグランド端子(Ｖｓｓ)に、他方が電源端子に接続される。前記マイクロコンピュータは、パルス信号(３０)のデューティ比を制御するＰＷＭ回路(１１)と、前記ＰＷＭ回路から出力されるパルス信号(３０)のデューティ比に応じて前記スイッチ素子に電流を流すスイッチ制御信号(３１)を前記制御端子に出力する出力回路(１０)と、プログラムを実行して前記ＰＷＭ回路及び出力回路を制御するデータ処理ユニット（１６，１７）とを有する。前記データ処理ユニットは、無音時のパルス信号のデューティ比を第１値とし、発生させる音に応じて、前記第１値を中心に前記パルス信号のデューティ比を変化させるように前記ＰＷＭ回路を制御する。
【００１９】
上記より、発生する音声に応じて、前記パルス信号のデューティ比をｎビットのディジタルデータで制御でき、その中間のデューティ比を第１値とすれば、第１値で決まるスピーカの振動板の位置を中立位置（無音時の位置）として規定し、これを中心にして大凡２ｎ通りのデューティ比のパルス信号波形に基づいてスピーカを駆動することが可能になる。要するに、スピーカに流れる実効電流を、第１値を中心とするパルス信号のデューティ比で制御することによって、簡易にスピーカの駆動を制御することができる。前記パルス信号の周期はＰＷＭ回路を動作させるクロック信号周波数によって規定される。
【００２０】
〔２〕項１のスピーカ駆動システムにおいて、前記第１値は大凡５０％である。
【００２１】
〔３〕項１のスピーカ駆動システムにおいて、前記データ処理ユニットは前記スピーカを駆動しないとき前記スイッチ素子をオフ状にするカットオフ処理を行う。
【００２２】
上記によりにより、スピーカを駆動しないときはスイッチ素子をカットオフするから、第１値に対応されるデューティ比をもつパルス信号によってスピーカを無音状態に制御することが不要になり、第１値のデューティ比をもつパルス信号によってスイッチ素子に無駄な電流を流すことを抑制することができる。
【００２３】
〔４〕項３のスピーカ駆動システムにおいて、前記データ処理ユニットは前記カットオフ処理として前記スイッチ素子をオフ状にする信号を前記出力回路に出力させる。
【００２４】
〔５〕項３のスピーカ駆動システムにおいて、前記データ処理ユニットは前記カットオフ処理として前記出力回路を高出力インピーダンス状態に制御する。前記出力回路の出力制御端子は、前記高出力インピーダンス状態において前記スイッチ素子をオフ状にする信号レベルに前記制御端子を強制するためのプルアップ回路又はプルダウン回路を備える。
【００２５】
〔６〕項１のスピーカ駆動システムにおいて、前記データ処理ユニットは前記カットオフ処理による前記スイッチ素子のオフ状態を解除するとき、前記スイッチ素子のオン期間が漸次長くなる方向で前記スイッチ制御信号のデューティ比を前記第１値に近づけるようにパルス信号のデューティ比を制御する。
【００２６】
上記により、スイッチ素子のカットオフ状態を解除するとき、前記パルス信号のディーティ比が無音時の第１値に急激に初期化されることはないから、所謂ポップ音が発生するのを防止することができる。
【００２７】
〔７〕項６のスピーカ駆動システムにおいて、前記スイッチ素子がグランド端子とスピーカとの間に接続されたｎチャネル型ＭＯＳトランジスタ（４）である場合に、前記データ処理ユニットは前記カットオフ処理による前記スイッチ素子のオフ状態を解除するとき、スイッチ制御信号のデューティ比が漸次大きくなる方向で前記１値に近づくように前記パルス信号のデューティ比を制御する。
【００２８】
〔８〕項６のスピーカ駆動システムにおいて、前記スイッチ素子が電源端子とスピーカとの間に接続されたｐチャネル型ＭＯＳトランジスタ(４Ａ)である場合に、前記データ処理ユニットは前記カットオフ処理による前記スイッチ素子のオフ状態を解除するとき、前記スイッチ制御信号のデューティ比が漸次小さくなる方向で前記第１値に近づくように前記パルス信号のデューティ比を制御する。
【００２９】
〔９〕項１のスピーカ駆動システムにおいて、前記データ処理ユニットは前記カットオフ処理により前記スイッチ素子をオフ状態にする前に、前記スイッチ素子のオン期間が漸次短くなる方向で前記スイッチ制御信号のデューティ比を前記第１値から離すようにパルス信号のデューティ比を制御する。
【００３０】
上記より、スイッチ素子をカットオフ状態にするとき、前記パルス信号のディーティ比が無音時の第１値から急激に初期化されることはないから、このときもポップ音の発生を防止することができる。
【００３１】
〔１０〕項９のスピーカ駆動システムにおいて、前記スイッチ素子がグランド端子とスピーカとの間に接続されたｎチャネル型ＭＯＳトランジスタ（４）である場合に、前記データ処理ユニットは前記カットオフ処理により前記スイッチ素子をオフ状態にする前に、スイッチ制御信号のデューティ比が漸次小さくなる方向で前記１値から離れるように前記パルス信号のデューティ比を制御する。
【００３２】
〔１１〕項９のスピーカ駆動システムにおいて、前記スイッチ素子が電源端子とスピーカとの間に接続されたｐチャネル型ＭＯＳトランジスタ(４Ａ)である場合に、前記データ処理ユニットは前記カットオフ処理により前記スイッチ素子をオフ状態にする前に、前記スイッチ制御信号のデューティ比が漸次大きくなる方向で前記第１値から離れるように前記パルス信号のデューティ比を制御する。
【００３３】
〔１２〕項１のスピーカ駆動システムにおいて、前記データ処理ユニットは、ＰＣＭデータの大きさに対するパルス信号のデューティ比の変換ゲインを可変にすることによって前記スピーカで発する音のボリューム調整を行う。
【００３４】
〔１３〕項１２のスピーカ駆動システムにおいて、前記ＰＣＭデータを格納する不揮発性メモリ（１５）を有する。
【００３５】
〔１４〕項１のスピーカ駆動システムにおいて、前記スピーカで発する音のボリューム調整を行うために前記電源端子に印加する電源電圧を可変にする回路（４０）を有する。
【００３６】
〔１５〕項１のスピーカ駆動システムにおいて、前記スピーカの一対の駆動端子間に並列接続された逆方向接続状態のダイオード（５０）を有する。ボイスコイルのインダクタンス成分に起因して電圧が不要にオーバーシュートするのをクランプする効果がある。
【００３７】
〔１６〕本発明の別の観点によるスピーカ駆動システムは、スピーカと、前記スピーカのボイスコイルの一端に一方の電流端子が接続されたスイッチ素子と、前記スイッチ素子の制御端子に接続された制御回路と、を有し、前記ボイスコイルの他端と前記スイッチ素子の他方の電流端子との内の一方が回路のグランド端子に、他方が電源端子に接続され、前記制御回路は、パルス信号のデューティ比を制御するＰＷＭ回路と、前記ＰＷＭ回路から出力されるパルス信号のデューティ比に応じて前記スイッチ素子に電流を流すスイッチ制御信号を前記制御端子に出力する出力回路と、前記ＰＷＭ回路及び出力回路を制御するデータ処理ユニットとを有する。前記データ処理ユニットは無音時のパルス信号のデューティ比を第１値とし、前記スピーカを駆動しないとき前記スイッチ素子をオフ状にするカットオフ処理を行なう。前記データ処理ユニットは前記カットオフ処理による前記スイッチ素子のオフ状態を解除するとき、前記スイッチ素子のオン期間が漸次長くなる方向で前記スイッチ制御信号のデューティ比を前記第１値に近づけるように前記パルス信号のデューティ比を制御する。
【００３８】
〔１７〕項１６のスピーカ駆動システムにおいて、前記スイッチ素子がグランド端子とスピーカとの間に接続されたｎチャネル型ＭＯＳトランジスタである場合に、前記データ処理ユニットは前記カットオフ処理による前記スイッチ素子のオフ状態を解除するとき、スイッチ制御信号のデューティ比が漸次大きくなる方向で前記第１値に近づくように前記パルス信号のデューティ比を制御する。
【００３９】
〔１８〕項１６のスピーカ駆動システムにおいて、前記スイッチ素子が電源端子とスピーカとの間に接続されたｐチャネル型ＭＯＳトランジスタである場合に、前記データ処理ユニットは前記カットオフ処理による前記スイッチ素子のオフ状態を解除するとき、前記スイッチ制御信号のデューティ比が漸次小さくなる方向で前記第１値に近づくように前記パルス信号のデューティ比を制御する。
【００４０】
〔１９〕項１６のスピーカ駆動システムにおいて、前記データ処理ユニットは前記カットオフ処理により前記スイッチ素子をオフ状態にする前に、前記スイッチ素子のオン期間が漸次短くなる方向で前記スイッチ制御信号のデューティ比を前記第１値から離すようにパルス信号のデューティ比を制御する。
【００４１】
〔２０〕項１９のスピーカ駆動システムにおいて、前記スイッチ素子がグランド端子とスピーカとの間に接続されたｎチャネル型ＭＯＳトランジスタである場合に、前記データ処理ユニットは前記カットオフ処理により前記スイッチ素子をオフ状態にする前に、スイッチ制御信号のデューティ比が漸次小さくなる方向で前記１値から離れるように前記パルス信号のデューティ比を制御する。
【００４２】
〔２１〕項１９のスピーカ駆動システムにおいて、前記スイッチ素子が電源端子とスピーカとの間に接続されたｐチャネル型ＭＯＳトランジスタである場合に、前記データ処理ユニットは前記カットオフ処理により前記スイッチ素子をオフ状態にする前に、前記スイッチ制御信号のデューティ比が漸次大きくなる方向で前記第１値から離れるように前記パルス信号のデューティ比を制御する。
【００４３】
２．実施の形態の詳細
実施の形態について更に詳述する。
【００４４】
図１には本発明に係るスピーカ駆動システムの一例が示される。スピーカ駆動システムは、マイクロコンピュータ（ＭＣＵ）１に、スピーカ２、スイッチ素子としてのｎチャンネル型ＭＯＳトランジスタ（ｎＭＯＳトランジスタ）４、及び抵抗５が外付けされて構成される。
【００４５】
スピーカ２はボイスコイル３を有し、その一方の駆動端子が電源端子Ｖｄｄに接続され、他方の駆動端子がｎＭＯＳトランジスタ４のドレインに接続され、ｎＭＯＳトランジスタ４のソースが回路のグランド端子Ｖｓｓに接続される。ｎＭＯＳトランジスタ４のゲートは抵抗５に接続される。抵抗５はｎＭＯＳトランジスタ４の入力保護抵抗であり必須ではない。
【００４６】
マイクロコンピュータ１は、特に制限されないが、プログラムをフェッチして実行する中央処理装置（ＣＰＵ）１６、音声データなどに対するディジタル信号処理を行なうディジタル信号処理プロセッサ（ＤＳＰ）１７、ＣＰＵ１６のワーク領域として利用されるＲＡＭ１３、ＣＰＵ１６が実行するプログラムや特定の音声データなど格納する不揮発性メモリ（ＲＯＭ）１５、外部からアナログ信号を受けてディジタル信号に変換するアナログ・ディジタル変換回路（ＡＤＣ）１４、ＰＷＭ回路１１、コントロールレジスタ（ＣＲＥＧ）１２、及びＩＯポート（ＩＯＰＲＴ）１９等を有し、それらはバス１８に共通接続される。ＩＯＰＲＴ１９には出力バッファ（ＯＴＢＵＦ）１０が代表的に示される。
【００４７】
出力バッファ１０はＰＷＭ回路１１のパルス信号３０を受けてスイッチ素子４にスイッチ制御信号３１を出力する。出力バッファ１０は電源端子Ｖｄｄとグランド端子Ｖｓｓとの間にｐＭＯＳトランジスタ２１，２２とｎＭＯＳトランジスタ２２，２３の直列回路によって構成されたクロックドインバータを有し、ｎＭＯＳトランジスタ２２とｐＭＯＳトランジスタ２１はパルス信号３０をインバータ２４で反転した信号によってスイッチ制御され、パルス信号３０の論理値に応じたスイッチ制御信号３１が出力バッファ１０から出力される。ｎＭＯＳトランジスタ２３とｐＭＯＳトランジスタ２１は制御レジスタ１２に設定された出力イネーブル信号３２によってスイッチ制御され、出力イネーブル信号３２がハイレベルにされることによって出力バッファ１０は出力イネーブル状態に制御され、パルス信号３０の論理値に応じてスイッチ制御信号３１を出力可能にされる。出力イネーブル信号３２がローレベル（Ｌ）にされることによって出力バッファ１０は高出力インピーダンス状態にされる。
【００４８】
ＰＷＭ回路１１は例えば２５６通りのデューティ比を規定する８ビットのデューティデータを入力し、これによってパルス信号３０のデューティ比を制御すると共に、パルス信号３０の周期をクロック信号ＣＫ１の周期の２５６倍に制御する。例えばパルス信号３０の周波数を１６ｋＨｚとすると、クロック信号ＣＫ１の周波数は４．０９６ＭＨｚとされる。クロック信号ＣＫ１は図示を省略するクロックパルスジェネレータによって生成される。
【００４９】
ＣＰＵ１６はＲＯＭ１５が保有するプログラムにしたがってＰＷＭ回路１１と出力バッファ１を制御してスピーカ２の駆動制御を行う。その制御は第１乃至第４の制御を含む。
【００５０】
《ＰＷＭによる実効電流の制御》
第１の制御はデューティデータにしたがってスイッチ制御信号３１としての音声データを出力する処理である。例えば必要な音声に応ずるＰＣＭデータがＲＯＭ１５に格納されている場合には、ＣＰＵ１６がＤＳＰ１７を用いてＰＣＭデータをデューティデータに変換してＰＷＭ１１に供給する。ＰＷＭ１１は、順次供給されるデューティデータで規定されるデューティ比のパルス信号３０を、ＣＰＵ１６によって予め設定された前記パルス信号周期で発生する。無音時のパルス信号のデューティ比（第１値）を例えば５０％とすると、発生させる音に応じて、デューティ比５０％を中心に前記パルス信号３０のデューティ比が変化される。例えば図２に例示されるようにＣＹＣをパルス信号３０の周期とすると。周期ＣＹＣ毎に、無音時のパルス信号３０Ａに対してデューティ比２０％のパルス信号３０Ｂからデューティ比８０％のパルス信号３０Ｃまでのパルス信号が生成される。パルス信号３０のデューティ比が大きいほどスピーカ２のボイスコイル３に流れる実効電流が大きくなり、パルス信号３０のデューティ比が大きいほどスピーカ２のボイスコイル３に流れる実効電流が小さくなり、それによってスピーカ２から所要の音声が出力される。
【００５１】
前記第１の制御により、発生する音声に応じて、前記パルス信号３０のデューティ比を例えば８ビットのディジタルデータ（デューティデータ）で制御でき、その中間のデューティ比５０％で決まるスピーカ２の振動板の位置を中立位置（無音時の位置）として規定し、これを中心にして大凡２５６通りのデューティ比のパルス信号波形に基づいてスピーカ２を駆動することが可能になる。スピーカ２に流れる実効電流をデューティ比５０％を中心とするパルス信号３０のデューティ比で制御することによって簡易にスピーカ２の駆動を制御することができる。
【００５２】
ＰＣＭデータの変換範囲を増減することによって発生する音声のボリューム調整が可能になる。例えばデューティ比５０％を中心として２０％乃至８０％の範囲をＰＣＭデータに対するデューティデータへの標準変換ゲインとすると、音声を小さくする場合には変換ゲインを小さくしてデューティ比５０％を中心として３０％乃至７０％を変換範囲とし、逆に音声を大きくする場合には変換ゲインを大きくしてデューティ比５０％を中心として１０％乃至９０％を変換範囲とすればよい。図３のように、電源電圧ＶＤＤ（＞Ｖｄｄ）と電源端子Ｖｄｄとの間に可変抵抗器４０を設け、スピーカ２に印加する電源電圧Ｖｄｄを可変にすることによって前記スピーカ２で発する音のボリューム調整を行うようにしてもよい。
【００５３】
特定の音声に応ずるデューティデータを直接ＲＯＭで提供し、ＣＰＵやＤＳＰによりＰＣＭデータからデューティデータに変換する演算を省略することも可能である。
【００５４】
スピーカ２に直列接続するスイッチ素子は図１及びその概略を示す図４ＡのようにｎＭＯＳトランジスタ４に限定されず、図４Ｂの如くｐＭＯＳトランジスタ４Ａ、図４Ｃの如くバイポーラトランジスタ４Ｂであってもよい。スイッチ素子の種別を変更する場合には、それに応じてパルス信号３に対するスイッチ制御信号３１の論理を図１の場合に対し必要に応じて反転させて考えればよい。図２Ｂの場合には出力回路１０のインバータ２４を省いても良い。
【００５５】
また、図５に例示されるように、前記スピーカ２の一対の駆動端子間に逆方向接続状態のダイオード５０を並列接続してもよい。ボイスコイル３のインダクタンス成分に起因して電圧が不要にオーバーシュートするのをクランプする効果がある。
【００５６】
《スピーカ駆動停止》
ＣＰＵ１６による第２の処理は、前記スピーカ２を駆動しないとき前記スイッチ素子４をオフ状にするカットオフ処理を行うことである。図１において、ＣＰＵ１６はスピーカ２の駆動を停止するとき、パルス信号３０をローレベルに固定してスイッチ制御信号３１をローレベルとし、ｎＭＯＳトランジスタ４をオフ状態に保つ。このときの動作は図６Ａに模式的に示される。或いは、図６Ｂに模式的に示されるように、イネーブル信号３２をローレベルにするようにＣＰＵ１６がコントロールレジスタ１２に制御ビットをセットする。これによって出力回路１０の出力が高出力インピーダンス状態にされ、このとき、ｎＭＯＳトランジスタ４のゲートに接続されたプルダウン抵抗６０によって当該ゲートがローレベルに強制され、ｎＭＯＳトランジスタ４がオフ状態にされる。図４Ｂのようにスイッチ素子としてｐＭＯＳトランジスタ４Ａを用いている場合には、図６Ｂのプルダウン抵抗６０をプルアップ抵抗に代えればよい。
【００５７】
スピーカ２を駆動しないときにｎＭＯＳトランジスタ４に代表されるスイッチ素４をカットオフするから、５０％のデューティ比をもつパルス信号３０によってスピーカ２を無音状態に制御することが不要になり、５０％のデューティ比をもつパルス信号３０によってｎＭＯＳトランジスタ４に代表されるスイッチ素子に無駄な電流を流すことを抑制することができる。
【００５８】
《ポップ音の抑制》
ＣＰＵ１６による第３処理は、前記カットオフ処理によるｎＭＯＳトランジスタ４に代表される前記スイッチ素子のオフ状態を解除するとき、前記スイッチ素子のオン期間が漸次長くなる方向で前記スイッチ制御信号３１のデューティ比を５０％に近づけるようにパルス信号３０のデューティ比を制御する処理である。図１、図４Ａのようにスイッチ素子がｎＭＯＳトランジスタ４の場合には、ＣＰＵ１６は、前記カットオフ処理によるｎＭＯＳトランジスタ４のオフ状態を解除するとき、スイッチ制御信号３１のデューティ比が漸次大きくなる方向で５０％に近づくように前記パルス信号３０のデューティ比を逐次制御していく。具体的には、そのようなパルス信号を発生させるための８ビットのデューティデータをカットオフ処理解除用のポップ音対策データとしてＲＯＭ１５から順次ＰＷＭ回路１１に供給して所要のパルス信号３０を順次生成する。例えば図７Ａに例示されるように１００ｍｓｅｃ毎にスイッチ制御信号３１のデューティ比を所定の刻みで５０％まで順次３１＿１，３１＿２，３１＿３，３１＿４のように大きくしていく。図４Ｂのようにスイッチ素子としてｐＭＯＳトランジスタ４Ａを用いている場合には、ＣＰＵ６は、前記カットオフ処理によるｐＭＯＳトランジスタのオフ状態を解除するとき、前記スイッチ制御信号３１のデューティ比が漸次小さくなる方向で５０％に近づくように前記パルス信号３０のデューティ比を逐次制御していく。例えば図７Ｂに例示されるように１００ｍｓｅｃ毎にスイッチ制御信号３１のデューティ比を所定の刻みで５０％まで順次３１＿１，３１＿２，３１＿３，３１＿４のように小さくしていく。
【００５９】
このようにｎＭＯＳトランジスタ４に代表されるスイッチ素子のカットオフ状態を解除するとき、パルス信号３０のディーティ比が無音時の５０％に急激に初期化されることはないから、所謂ポップ音が発生するのを防止することができる。
【００６０】
前記ポップ音の抑制は前記カットオフ処理を行なうときにも同様に適用するのが望ましい。即ち、ＣＰＵ１６による第４処理は、前記カットオフ処理によりｎＭＯＳトランジスタ４に代表される前記スイッチ素子をオフ状態にする前に、前記スイッチ素子のオン期間が漸次短くなる方向で前記スイッチ制御信号３１のデューティ比を５０％から離すようにパルス信号３０のデューティ比を制御する処理である。図１、図４Ａのようにスイッチ素子がｎＭＯＳトランジスタ４の場合には、ＣＰＵ１６は、前記カットオフ処理によりｎＭＯＳトランジスタ４をオフ状態にするとき、スイッチ制御信号３１のデューティ比が漸次小さくなる方向で５０％から離れるように前記パルス信号３０のデューティ比を逐次制御していく。具体的には、そのようなパルス信号を発生させるための８ビットのデューティデータを課とオフ処理のためのポップ音対策データとしてＲＯＭ１５から順次ＰＷＭ回路１１に供給して所要のパルス信号３０を順次生成する。例えば図７Ａにおいて１００ｍｓｅｃ毎にスイッチ制御信号３１のデューティ比を所定の刻みで順次３１＿４，３１＿３，３１＿２，３１＿１のように小さくしていく。図４Ｂのようにスイッチ素子としてｐＭＯＳトランジスタ４Ａを用いている場合には、ＣＰＵ６は、前記カットオフ処理によりｐＭＯＳトランジスタをオフ状態にする前に、前記スイッチ制御信号３１のデューティ比が漸次大きくなる方向で５０％から離れるように前記パルス信号３０のデューティ比を逐次制御していく。例えば図７Ｂに例示されるように１００ｍｓｅｃ毎にスイッチ制御信号３１のデューティ比を所定の刻みで順次３１＿４，３１＿３，３１＿２，３１＿１のように大きくしていく。
【００６１】
このようにｎＭＯＳトランジスタ４に代表されるスイッチ素子をカットオフ状態にするときも、パルス信号３０のディーティ比が無音時の５０％から急激に初期化されることはないから、ポップ音の発生を防止することができる。上記の方法では不要なポップ音は相当小さくでき、改善されるが、より効果を大きくするには４段階ではなくもっと細かく制御をすればなおよくなる。例えば２５６段階の１段階づつ、0.5秒から2秒くらいかけて徐々に変化させればほとんど音は聞こえなくなる。
【００６２】
図８にはマイクロコンピュータ１によるスピーカ２の駆動制御シーケンスが全体的に示される。マイクロコンピュータ１に動作電源が投入されると(Ｓ１)、パワーオンリセット処理の一環として、或いはその直後に、前記カットオフ処理を行なってｎＭＯＳトランジスタ４に代表されるスイッチ素子をオフ状態にするための処理を行ない（Ｓ２）、音声出力動作の指示を待つ（Ｓ３）。音声出力動作が指示されると、前記カットオフ処理を解除し、前記ポップ音を抑制するための前記ポップ音抑制データをＲＯＭ１５からＰＷＭ回路１１に供給し、これを受けるＰＷＭ回路１１はデューティ比を５０％まで漸増するパルス信号３０を順次生成する（Ｓ５）。これにより、ポップ音を生ずることなくスピーカ２が振動板をオリジナル位置に保つ。この後、ＣＰＵ１６は所要のＰＣＭデータをＲＯＭ１５から読み出し、所要の変換ゲインでデューティデータに変換し、変換されたデューティデータを受取ったＰＷＭ回路１１がそれに応じたパルス信号３０を生成し、生成されたパルス信号３０に応ずるスイッチ制御信号３１によってスピーカ２に流れる実効電流が制御されて音が発せられる（Ｓ６）。一つのＰＣＭデータによる音声出力が終ると、今度はカットオフ処理前のポップ音対策データがＲＯＭ１５からＰＷＭ回路１１に供給され、これを受けるＰＷＭ回路１１はデューティ比を５０％から漸減するパルス信号３０を順次生成し（Ｓ９）、最後に、パルス信号３０をローレベルに保つカットオフ処理を行なってｎＭＯＳトランジスタ４をオフ状態とし、それ以降スピーカ２に無駄な電流が流れないようにする（Ｓ８）。再度音声出力の指示があるまでその状態を維持する。
【００６３】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。例えばデータ処理ユニットはＣＰＵとＤＳＰに限定されず、ＣＰＵだけ、或いはＣＰＵとその他のアクセラレータを備えたユニット等であってもよい。デューティ比の第１値は５０％近傍に限定されず適宜変更可能である。スイッチ制御信号を出力する出力回路は汎用ポートであっても専用ポートであってもよい。
【符号の説明】
【００６４】
１  マイクロコンピュータ（ＭＣＵ）
２  スピーカ
４  スイッチ素子（ｎＭＯＳトランジスタ）
４Ａ  スイッチ素子（ｐＭＯＳトランジスタ）
４Ｂ  スイッチ素子（バイポーラトランジスタ）
３  ボイスコイル
１０  出力バッファ（ＯＴＢＵＦ）
１１  ＰＷＭ回路１１
１２  コントロールレジスタ（ＣＲＥＧ）
１３  ＲＡＭ
１４  アナログ・ディジタル変換回路（ＡＤＣ）
１５  不揮発性メモリ（ＲＯＭ）
１６  中央処理装置（ＣＰＵ）
１７  ディジタル信号処理プロセッサ（ＤＳＰ）
１９  ＩＯポート（ＩＯＰＲＴ）
２１，２２  ｐＭＯＳトランジスタ２１，２２
２２，２３  ｎＭＯＳトランジスタ
３０  パルス信号
３１  スイッチ制御信号
３２  出力イネーブル信号
４０  可変抵抗器
５０  ダイオード
６０  プルダウン抵抗
【図１】
2010220154.tif 000003
【図２】
2010220154.tif 000004
【図３】
2010220154.tif 000005
【図４Ａ】
2010220154.tif 000006
【図４Ｂ】
2010220154.tif 000007
【図４Ｃ】
2010220154.tif 000008
【図５】
2010220154.tif 000009
【図６Ａ】
2010220154.tif 000010
【図６Ｂ】
2010220154.tif 000011
【図７Ａ】
2010220154.tif 000012
【図７Ｂ】
2010220154.tif 000013
【図８】
2010220154.tif 000014