(57)【要約】【課題】低背化を図りつつ、高速デジタル信号ラインからノイズを抑制することができ、通常の製造工程で容易に実現することが可能な配線基板を提供する。【解決手段】電子回路モジュール１００は、基板１１と、基板１１上に実装された半導体ＩＣチップ１２、チップキャパシタ、チップインダクタ、チップ抵抗等のチップ部品１３を備えている。基板１１は、高速デジタル信号ライン１４等の配線パターン、ランドパターン、ビアホール導体等を含んでおり、半導体ＩＣチップ１２は高速デジタル信号ライン１４に接続されている。シールド層１５はフェライト等の磁性体からなり、高速デジタル信号ライン１４に接して設けられている。シールド層１５は高速デジタル信号ライン１４の一方の主面のみを部分的に覆っている。【選択図】図１
2010171290.tif 000002
【特許請求の範囲】
【請求項１】
基板と、前記基板の上面又は内部に形成された半導体素子と、前記半導体素子から配線された信号ラインと、前記信号ラインの一方の主面のみを直接覆うシールド層とを備え、
前記シールド層は、電波吸収性を有する絶縁性材料からなることを特徴とする電子回路モジュール。
【請求項２】
前記絶縁性材料はフェライトを含むことを特徴とする請求項１に記載の電子回路モジュール。
【請求項３】
前記信号ラインの他方の主面は絶縁層を介して形成されたシールドパターンで覆われていることを特徴とする請求項１又は２に記載の電子回路モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路モジュールに関し、特に、高速デジタル信号ラインのシールド構造に関するものである。
【背景技術】
【０００２】
近年、携帯電話、ノートパソコン等のデジタル家電の急激な小型化、高機能化が進んでおり、これら小型化、高機能化の技術上の裏付けの一つとしてＲＦ回路部のモジュール化がある。ＲＦ回路モジュールは小型化、高周波化が著しく、ＩＣから配線されたデジタル信号ラインは細線化され、基板上にはＩＣから延びる多数の配線が引き回されている。デジタル信号ラインにはクロックライン、データバスライン等があり、これらは電源ラインに比べて出力は低いものの、周波数が高いため、信号ライン同士の電磁干渉が問題となる。特に、無線通信機器においては、高速動作する信号ラインから輻射されたノイズにより、ＥＭＩ（Electro-Magnetic Interference）の増加や受信回路の大幅な感度劣化が発生するため、信号ラインから輻射される電磁ノイズを抑制することは極めて重要である。
【０００３】
従来、このようなノイズを抑制するため、金属板や成型メッキ品によるシールドカバー６２を用いてノイズ源となる信号ライン６１を覆う方法（図６（ａ））、ノイズ源となる信号ライン６１の上下をシールド層（グランド層）６３，６４で覆う方法（図６（ｂ））、信号ライン６１上に電波吸収体６５を貼り付ける方法（図６（ｃ））等が提案されている（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−７４６８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、金属キャップ等のシールドカバー６２を用いる場合には、シールドカバー６２を取り付けることによる厚みの増加が問題となる。また、シールド層６３，６４を設ける場合には、シールドカバー６２のように厚みが極端に増加することはないが、多層基板の層数が増加することによる厚みの増加が問題となる。また電波吸収体６５を用いる場合には、電波吸収体の貼り付け精度や部品実装状態等に起因する構造的な制約が問題となる。
【０００６】
したがって、本発明の目的は、低背化を図りつつ高速デジタル信号ラインからのノイズを抑制することができる薄型で高性能な電子回路モジュールを提供することにある。また、本発明の目的は、通常の製造工程で容易に製造することが可能な電子回路モジュールを提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、本発明による電子回路モジュールは、基板と、基板の上面又は内部に形成された半導体素子と、半導体素子から配線された信号ラインと、信号ラインの一方の主面のみを直接覆うシールド層とを備え、シールド層は、電波吸収性を有する絶縁性材料からなることを特徴としている。
【０００８】
本発明によれば、信号ラインの一方の主面に電波吸収材からなるシールド層を設けているので、信号ラインからの不要輻射ノイズを抑制することができる。特に、信号ラインは電源ラインと比べて伝送信号のエネルギーが非常に低いため、信号ライン状を電波吸収材で覆うだけで信号ラインからのノイズを十分に吸収することができる。このため、信号ラインでは、従来のノイズ除去方法である、シールド電極層を多層基板の内部に形成したり、ノイズ吸収シートを貼り付けたりすることが不要となり、モジュールを小型化することができる。
【０００９】
本発明において、前記絶縁性材料はフェライトを含むことが好ましく、置換Ｍ型六方昌フェライト、Ｍｎ−Ｚｎ、Ｎｉ−Ｍｎ−Ｃｕ、Ｎｉ−Ｍｎ、Ｍｇ−Ｃｕ−Ｚｎフェライトから選択された少なくとも一種のフェライトを含むことが特に好ましい。フェライトを含む電波吸収材を用いた場合には、十分な絶縁性と高い電波吸収率の両方を実現することができる。
【００１０】
本発明において、前記基板は、内層にシールドパターンを有する多層基板であり、信号ラインの他方の主面は絶縁層を介して形成されたシールドパターンで覆われていることが好ましい。信号ラインの一方の主面のみがシールド層で覆われている場合には、他方の主面側から電磁ノイズが輻射されるため、多層基板の内層にＬＣ配線パターン等が設けられている場合には、それらに対して悪影響を与えるおそれがある。しかし、信号ラインとＬＣ配線パターンとの間にシールドパターンが設けられている場合には、上記問題を解決することができる。
【発明の効果】
【００１１】
このように、本発明によれば、低背化を図りつつ高速デジタル信号ラインからのノイズを抑制することができる薄型で高性能な電子回路モジュールを提供することができる。また、本発明によれば、通常の製造工程で容易に製造することが可能な電子回路モジュールを提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の好ましい実施形態による電子回路モジュール１００の構造を示す略斜視図である。
【図２】電子回路モジュール１００の具体例であるＬＣＤ（Liquid Crystal Display）の構成を概略的に示す回路図である。
【図３】図１のＸ部分における高速デジタル信号ライン１４の拡大図であって、（ａ）は略平面図、（ｂ）は略断面図である。
【図４】電子回路モジュール１００の製造方法を説明するための模式図である。
【図５】本発明の他の好ましい実施形態による電子回路モジュールの構造を示す略断面図である。
【図６】従来の電子回路モジュールの構成を概略的に示す断面図である。
【発明を実施するための形態】
【００１３】
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
【００１４】
図１は、本発明の好ましい実施形態による電子回路モジュールの構造を示す略斜視図である。
【００１５】
図１に示すように、電子回路モジュール１００は、基板１１と、基板１１上に実装された半導体ＩＣチップ１２と、半導体ＩＣチップ１２と共に基板１１上に実装されたチップキャパシタ、チップインダクタ、チップ抵抗等のチップ部品１３を備えている。基板１１は、高速デジタル信号ライン１４等の配線パターン、ランドパターン、ビアホール導体等を含んでおり、半導体ＩＣチップ１２は高速デジタル信号ライン１４に接続されている。
【００１６】
基板１１には集積度の観点から多層基板を用いることが好ましいが、単層基板であってもよい。多層基板の場合には内層にも種々の配線パターンが形成され、さらに配線層間を接続するビアホールが形成される。基板１１は主にガラス繊維で補強されたＦＲ４（Flame Retardant 4）等の樹脂基板であってもよく、ＬＴＣＣ（Low temperature Co-fired Ceramics：低温焼成セラミックス）基板であってもよい。
【００１７】
特に限定されるものではないが、半導体ＩＣチップ１２としては、ＣＰＵ、ＤＳＰ、ＬＣＤコントローラ等を挙げることができる。半導体ＩＣチップ１２の端子に接続された高速デジタル信号ライン１４は、多数本の信号ラインが所定ピッチで並列に配線されたバスラインを構成している。高速デジタル信号ライン１４における「高速」とは、信号伝送によってノイズが輻射される程度にデジタル信号が高周波である、という意味である。周波数が高くなるほどノイズの輻射量も大きくなるが、具体的な周波数範囲はノイズを発生させる限りにおいて特に限定されない。ＩＣの高機能化により信号ラインは並列配線パターンであることが多いが、信号ラインの本数は特に限定されない。ただし、本発明によるノイズ抑制効果を得るためには２本以上であることが好ましい。このような高速デジタル信号ラインとしては、クロックライン、データバスライン等を挙げることができる。
【００１８】
シールド層１５は絶縁性を有する電波吸収材からなり、その厚みは数十μｍ程度である。シールド層１５は、高速デジタル信号ライン１４を部分的に覆っている。シールド層１５は、高速デジタル信号ライン１４のうちノイズが発生しやすい部分を覆っていればよく、そのような部分は、高速デジタル信号ライン１４のうち信号ラインが密に集合している部分であり、特に半導体ＩＣチップ１２に近い部分である。よって、信号ラインの分岐部分はシールド層１５で覆われていなくてもよい。また、基板１１上に各種チップ部品が実装されることを考慮すると、高速デジタル信号ライン１４の形成領域を含む基板１１の全面或いは広範囲を覆うことは好ましくない。
【００１９】
電波吸収材は信号ライン上に直接塗布することにより形成することが好ましく、そのため電波吸収材には高い絶縁性が必要である。このため、電波吸収材の主な材料としては、フェライトの焼結体が好ましく、有機バインダに分散させて信号ラインに塗布したり、無機バインダに分散させ電源ライン上に焼付けたり、電極、基板シートと同時焼成することにより形成することができる。
【００２０】
一般に、物体に電磁波が入射すると、その一部はその表面で反射され、一部は内部で吸収されて熱に変わり、残りが通過する。これらの割合は、その物体の材質や形状、電磁波の波長などに依存するが、吸収される電磁波の割合が高くなるように作られたものが「電波吸収材」と呼ばれる。 
【００２１】
電波吸収材の主な材料としては、フェライトの焼結体や、フェライトやカーボンを樹脂に分散させたものを用いることができる。広い周波数範囲で高い吸収率が必要である場合には、複数の材料を組み合わせてもよい。反射率を低く抑えることが必要な場合には、自由空間から吸収材に入射する点での反射を低減するために、楔型やピラミッド型のものや、徐々に吸収率を高くする多層構造のものを用いてもよい。
【００２２】
電波吸収材としては、磁性材料（酸化鉄フェライトや炭素）と誘電材料の複合化によって、GHｚ帯で広帯域に有効な単層型電波吸収材料が好適である。つまり、スピネル系フェライトとＳｉＣとの複合材料、六方晶系フェライトとＳｉＣとの複合材料、炭素系複合材料等を用いることが好ましい。この場合において、結晶構造の異なる２種類の酸化鉄フェライト（スピネル系と六方晶系）を用いることが特に好ましい。一般に、スピネル系のフェライト材料は最高でも１ＧＨｚ付近で自然共鳴を生じるために、ＧＨｚ帯の高周波領域において単体の形では吸収体として利用することはできない（スネークスの限界）。また、六方晶フェライトには多彩な酸化物（Ｍ型、Ｙ型、Ｚ型など）があり、ＧＨｚ帯域で各々異なる電磁波吸収特性を示す。したがって、これらの材料の特長を活かして所望の周波数において電波吸収率の高い電波吸収材を実現することができる。
【００２３】
図２は、電子回路モジュール１００の具体例であるＬＣＤ（Liquid Crystal Display）の構成を概略的に示す回路図である。
【００２４】
図２に示すように、ＬＣＤ２０は、半導体ＩＣチップ１２に対応するＬＣＤドライバ２１と、ＬＣＤディスプレイ２２とを備え、ＬＣＤドライバ２１とＬＣＤディスプレイ２２とは高速デジタル信号ライン１４に相当するＬＣＤバスライン２３を介して接続されている。図示のＬＣＤバスライン２３は８ビットであり、所定ピッチで配列された８本の信号ラインからなる。このような信号ラインからは電磁ノイズが発生し、ＬＣＤ２０を携帯電話機に組み込むような場合には受信感度に大きな影響を与えることから、ノイズ対策は極めて重要になる。
【００２５】
図３は、図１のＸ部分における高速デジタル信号ライン１４の拡大図であって、（ａ）は略平面図、（ｂ）は略断面図である。
【００２６】
図３（ａ）及び（ｂ）に示すように、シールド層１５は基板１１の上面１１ａに形成され、高速デジタル信号ライン１４の一方の主面を覆っている。ここで、高速デジタル信号ライン１４の主面とは基板１１と平行な面をいう。高速デジタル信号ライン１４の上下両面をシールド層１５で覆う場合、基板１１に予め磁性層を形成し、その上に信号ラインとなる導体パターンを形成する必要がある。基板１１として例えばＬＴＣＣ基板を用いる場合には、平坦な基板面への磁性体の塗布によってその部分が突出するため、段差部において配線の印刷に不具合を生じさせる可能性が高い。また、基板１１として樹脂基板を用いる場合には、通常は銅箔付き樹脂基板を用いて銅箔のフォトリソグラフィー等により導体パターンの形成を行うが、この形成方法を採用する場合には、既に銅箔と樹脂基板が接していることから、導体の上下を磁性層で覆うことは不可能である。
【００２７】
しかし、本実施形態によれば、シールド層１５が高速デジタル信号ライン１４の一方の主面のみを覆う構成であるため、ＬＴＣＣ基板や樹脂基板を普通に使用することができ、加工面での問題が生じることはない。
【００２８】
図４は、電子回路モジュール１００の製造方法を説明するための模式図である。
【００２９】
電子回路モジュール１００の製造では、まず図４（ａ）に示すように、高速デジタル信号ライン１４やその他の配線パターンが形成された基板１１を用意する。このとき、基板１１の上面に形成された高速デジタル信号ライン１４は露出している。
【００３０】
次に図４（ｂ）に示すように、基板１１の略全面にフォトレジスト１７を形成し、これを露光・現像することにより、高速デジタル信号ライン１４の上方にあるフォトレジスト１７を除去して開口部１８を形成する。その後、開口部１８に電波吸収材のペースト材をスクリーン印刷により塗布した後、これを硬化させる。こうして図４（ｃ）に示すように、バスライン上にシールド層１５を形成する。なお、シールド層１５はペースト材のスクリーン印刷のほか、ペースト材による全面コーティング後に不要領域をエッチングすることで形成することも可能であり、さらにはスパッタリングにより形成することも可能である。
【００３１】
次に、図４（ｄ）に示すように、フォトレジスト１７を除去し、基板１１上の必要な領域にソルダレジスト（不図示）を形成した後、基板１１の上面に半導体ＩＣチップ１２を実装すると共に、チップキャパシタ、チップインダクタ等の受動素子のチップ部品１３を実装する。以上により、本実施形態による電子回路モジュール１００が完成する。
【００３２】
以上説明したように、本実施形態によれば、電波吸収材からなるシールド層１５を高速デジタル信号ライン１４上に形成するので、電磁ノイズが十分に抑制された電子回路モジュールを実現することができる。また、本実施形態によれば、シールド層１５を高速デジタル信号ライン１４上に直接形成するので、基板１１の全体に金属キャップを被せたり、シールド層を形成したりする場合に比べて、配線基板を含むモジュール全体を薄型化・低背化することができる。また、基板１１上の配線パターンと同様、通常の加工工程によって部分的なシールド層１５が形成されるので、電波吸収シールを貼り付けるような人手による作業を不要にでき、製造工程の簡素化、加工精度の向上を図ることもできる。
【００３３】
図５は、本発明の他の好ましい実施形態による電子回路モジュールの構造を示す略断面図である。
【００３４】
図５に示すように、この電子回路モジュールは、基板１１が多層基板であり、多層基板の内層にはキャパシタンスパターン（Ｃパターン）５１やインダクタンスパターン（Ｌパターン）５２が設けられている。そして、本実施形態においては、信号ライン１４の一方の主面にはシールド層１５が形成されると共に、他方の主面側には絶縁層を介してシールド電極パターン５３が形成されており、信号ライン１４の他方の主面はシールド電極パターン５３によって覆われている。そのため、信号ラインからの輻射ノイズがＬＣパターンに与える影響を防止することができ、多層基板を用いた薄型で高性能な電子回路モジュールを実現できる。
【００３５】
以上、本発明をその好ましい実施形態に基づいて説明したが、本発明は上記実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲内で種々の変更を加えることが可能であり、それらも本発明の範囲に包含されるものであることは言うまでもない。
【００３６】
例えば、上記実施形態においては、高速デジタル信号ライン１４が基板１１の上面（表層）に形成されているが、基板１１が多層基板である場合には、その内層に形成することも可能である。
【符号の説明】
【００３７】
１０    配線基板
１１    基板
１１ａ    基板の上面
１２    半導体ＩＣチップ
１３    受動素子のチップ部品
１４    高速デジタル信号ライン
１５    シールド層
１７    フォトレジスト
１８    フォトレジストの開口部
２１    ＬＣＤドライバ
２２    ＬＣＤディスプレイ
２３    ＬＣＤバスライン
５１    キャパシタンスパターン（Ｃパターン）
５２    インダクタンスパターン（Ｌパターン）
５３    シールド電極パターン
６１    信号ライン
６２    シールドカバー
６３，６４    シールド層
６５    電波吸収体
１００    電子回路モジュール
【図１】
2010171290.tif 000003
【図２】
2010171290.tif 000004
【図３】
2010171290.tif 000005
【図４】
2010171290.tif 000006
【図５】
2010171290.tif 000007
【図６】
2010171290.tif 000008