(57)【要約】【課題】  多くの外部接続端子を備えた小型パッケージ基板、及びそのパッケージ基板を備えた半導体装置を提供する。【解決手段】  パッケージ基板は、スロットと、外部接続端子と、ボンディングフィンガーと、を備え、ボンディングフィンガーは外部接続端子に接続され、ボンディングフィンガーの端部領域における第１の配列はスロットの辺から近い距離に配置された第１行目の配列であり、ボンディングフィンガーの中心部領域における第２の配列は、少なくとも前記第１行目の配列と比較してスロットの辺から遠く離れた位置に配置された第２行目の配列を備える。【選択図】図１０
2010267837.tif 000002
【特許請求の範囲】
【請求項１】
中央部の一部分が切り抜かれて形成されたスロットと、基板底面側に外部接続端子と前記外部接続端子に接続されたボンディングフィンガーとを有するパッケージ基板と、前記パッケージ基板の上面側に実装されたチップと、を備え、
前記ボンディングフィンガーは、前記スロットの辺に沿って配置され、前記ボンディングフィンガーの端部領域における第１の配列は前記スロットの辺から近い距離に配置された第１行目の配列であり、前記ボンディングフィンガーの中心部領域における第２の配列は、少なくとも前記第１行目の配列と比較して前記スロットの辺から遠く離れた位置に配置された第２行目の配列を有することを特徴とする半導体装置。
【請求項２】
前記第２の配列は、前記第１行目の配列と、前記第２行目の配列とが交互に千鳥配置されたことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１行目の配列と前記第２行目の配列との境界におけるボンディングフィンガー間隔は、前記第１行目及び前記第２行目の配列におけるそれぞれのボンディングフィンガー間隔よりも狭いことを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記スロットを介して前記チップのダイパッドと前記ボンディングフィンガーとがボンディングワイヤを用いて接続されたことを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
【請求項５】
前記外部接続端子は半田ボールであることを特徴とする請求項１乃至４のいずれかに記載の半導体装置。
【請求項６】
中央部の一部分が切り抜かれて形成されたスロットと、基板底面側に外部接続端子と前記スロットの１辺に沿った基板上にボンディングフィンガーと、を備え、
前記ボンディングフィンガーは前記外部接続端子に接続され、前記ボンディングフィンガーの端部領域における第１の配列は前記スロットの辺から近い距離に配置された第１行目の配列であり、前記ボンディングフィンガーの中心部領域における第２の配列は、少なくとも前記第１行目の配列と比較して前記スロットの辺から遠く離れた位置に配置された第２行目の配列を有することを特徴とするパッケージ基板。
【請求項７】
前記パッケージ基板の上面側にチップを搭載するためのチップ搭載面を有することを特徴とする請求項６に記載のパッケージ基板。
【請求項８】
前記第２の配列は、前記第１行目の配列と、前記第２行目の配列とが交互に千鳥配置されたことを特徴とする請求項６または7に記載のパッケージ基板。
【請求項９】
前記第１行目の配列と前記第２行目の配列との境界におけるボンディングフィンガー間隔は、前記第１行目及び前記第２行目の配列におけるそれぞれのボンディングフィンガー間隔よりも狭いことを特徴とする請求項６乃至８のいずれかに記載のパッケージ基板。
【請求項１０】
前記外部接続端子は半田ボールであることを特徴とする請求項６乃至９のいずれかに記載のパッケージ基板。
【請求項１１】
半導体チップと、
中央部の一部分が切り抜かれて形成されたスロットと、前記半導体チップのダイパッドと接続されるボンディングフィンガーとを有し、前記半導体チップを搭載するパッケージ基板と、を備え、
前記ボンディングフィンガーは、中央部領域である第１の領域と、前記第１の領域の両端である第２の領域と、第３の領域とに分割配置され、前記第１の領域の前記ボンディングフィンガーは前記スロットの辺から遠い位置に直線状に配列され、前記第２と第３の領域のボンディングフィンガーは前記スロットの辺から近い位置に直線状に配列されていることを特徴とする半導体装置。
【請求項１２】
前記第１の領域には、前記第２と第３の領域のボンディンフフィンガーと同じく、前記スロットの辺から近い位置に直線状に配列されたボンディングフィンガーをさらに備えていることを特徴とする請求項１１に記載の半導体装置。
【請求項１３】
前記第１の領域のボンディングフィンガーは、前記スロットの辺から近い位置に配列されたボンディングフィンガーと、前記スロットの辺から遠い位置に配列されたボンディングフィンガーとが千鳥配置されていることを特徴とする請求項１２に記載の半導体装置。
【請求項１４】
前記パッケージ基板は、前記ボンディングフィンガーに接続された外部接続端子を有し、前記外部接続端子と前記ボンディングフィンガーは前記パッケージ基板の同一面に設けられていることを特徴とする請求項１１に記載の半導体装置。
【請求項１５】
前記外部接続端子と前記ボンディングフィンガーが設けられている前記パッケージ基板の反対面に前記半導体チップが搭載されていることを特徴とする請求項１４に記載の半導体装置。
【請求項１６】
前記ダイパッドと前記ボンディングフィンガーとは、前記スロットを介してボンディングワイヤにより接続されていることを特徴とする請求項１１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に係り、多くの外部接続端子を備えた小型パッケージ構造の半導体装置に関する。
【背景技術】
【０００２】
半導体装置は、高機能化にともない、回路規模や外部との接続端子数が大幅に増加している。このように外部との接続端子数が大幅に増加する一方で、半導体装置は小型化という命題があり、この命題を達成するために多くの外部接続端子を備えた小型パッケージが開発されている。安価な小型パッケージとしては、例えばｗＢＧＡ（Window Ball Grid Array ）パッケージがある。
【０００３】
図１に、ｗＢＧＡパッケージ構造の半導体装置の断面構造（Ａ）とパッケージ基板の配線レイアウト平面図（Ｂ）を示す。半導体装置１０は、チップ１１が接着剤１２を介してパッケージ基板１３に接着されている。チップ１１は、チップ中央にボンディング用のダイパッド１４を備えている。パッケージ基板１３は外部接続端子としての半田ボール１５を備え、基板の中央部においてチップのダイパッド１４が露出するように、基板の一部分が切り抜かれたスロット１６が形成されている。スロット１６は、パッケージ基板が切り抜かれた空間部分であり、切り抜かれた基板の壁面をスロットの辺として、表すことにする。
【０００４】
パッケージ基板１３のスロット１６の辺に沿って、その辺に近接した領域にボンディング用のボンディングフィンガー１７が設けられている。チップ１１のダイパッド１４とパッケージ基板１３のボンディングフィンガー１７との間は、ボンディングワイヤ１８で接続される。さらにパッケージ基板１３は、外部接続端子としての複数の半田ボール１５を備えている。半田ボール１５とボンディングフィンガー１７は、配線パターン１９により接続される。この配線パターン１９のうち、高電源（ＶＤＤ）や接地電源（ＶＳＳ）等の電源関係はインピダンス低減や、ノイズ対策のために幅広配線が採用されている。そのため図において、電源関係の配線パターンは半田ボールを含めて、斜線や縦線の幅広の配線パターン１９としてまとめて図示している。さらに半導体装置１０は、チップ１１の裏面側及びスロット部分は、それぞれモールド２０により保護されている。
【０００５】
チップ１１は接着剤１２を用いてパッケージ基板１３の半田ボールが設けられた面の反対面（上面）に貼り付けられる。このときチップ１１のダイパッド１４が、パッケージ基板１３のスロット１６の中央に配置されるようにする。パッケージ基板の中央部分に基板が切り抜かれたスロットを有し、このスロットの長辺方向に沿ってチップのダイパッド１４、及び基板上にボンディングフィンガー１７がそれぞれ対応するように配置される。ダイパッド１４とボンディングフィンガー１７とをボンディングワイヤ１８を用いてボンディング接続する。
【０００６】
このようにｗＢＧＡパッケージでは、外部接続端子（半田ボール端子）とボンディングフィンガーがパッケージ基板の同一面に配置され、基板配線パターンにより外部接続端子とボンディングフィンガーが接続されている。そのパッケージ基板の反対面には、チップが搭載されるチップ搭載面を備え、チップの中央部に設けられたダイパッドがスロットの中央部になるように搭載される。このスロットを介して、チップのダイパッドとボンディングフィンガーがワイヤボンディングにより接続される。ｗＢＧＡは低コストパッケージであり、図２に挙げる設計基準の一例を基に設計される。
【０００７】
例えば、ボンディングワイヤ１８の角度θはワイヤと隣接するダイパッドとの干渉を防ぐために規定されている。角度θは、図に示すようにダイパッドの中央におけるダイパッド列の線との直交線（図の点線）と、ボンディングワイヤ１８との角度である。設計基準の一例として、ボンディングワイヤの角度θは４５°以内である。また、ピッチＡは、ボンディングフィンガーの間隔ピッチを規定するものであり、キャピラリー(ボンディング時のツール)サイズに起因し、ワイヤとキャピラリーの接触を防ぐ為に規定されている。間隔ピッチＡは、設計基準の一例として、最小間隔ピッチＡは１５０μｍである。
【０００８】
しかし近年、チップの縮小化や、多ビット化に伴い、多くの外部接続端子を備えた小型パッケージにおいては、設計基準の制約条件によって、パッケージ配線パターンのレイアウトが非常に困難になってきている。その為、配線領域の確保を優先してボンディングフィンガーを配置するとピッチＡ(図２)の最小値を用いた場合でも、ワイヤの角度θの規格を超えてしまい、設計基準違反となる問題が発生するようになった。図３にチップサイズ縮小化、図４に多ビット化におけるこれらの問題点を説明する。
【０００９】
ｗＢＧＡパッケージは、スロットを中心として、上下側にほぼ対称に半田ボールが配置されている。例えば、図３には、Ａ〜Ｓの１６列、４行の半田ボールが示されている。しかし図示していないが、スロットの反対側にも同様に４行の半田ボールを備えている。また、図４Ａに示すパッケージは、スロットの上側にＡ〜Ｒの１５列、３行の半田ボールを備えている。スロットの上側においては、１行目のＫ、Ｍ、Ｐ列の半田ボールが部分的に欠けている。図示していないスロットの上側においては、６行目のＬ、Ｎ、Ｒ列の半田ボールが部分的に欠けている。しかしスロットの上下側は、このように、ほぼ対称であることから、以下半分の上側についてのみ図示、説明することにする。
【００１０】
図３（Ａ）はチップサイズ縮小前、図３（Ｂ）はチップサイズ縮小後におけるダイパッドとボンディングフィンガーとを接続するボンディングワイヤにおける角度の説明図である。図３（Ａ）のチップサイズ縮小前では、チップサイズの横方向はＣ列とＰ列間である。この場合、ダイパッド１４とそのダイパッドと対応するボンディングフィンガー１７との距離は近く、ボンディングワイヤ１８の長さも短く、ボンディングワイヤの角度θは設計基準値を満足している。しかし、図３（Ｂ）はチップサイズ縮小後であり、チップサイズはＤ列とＮ列間に縮小されている。チップサイズ縮小にともない、ダイパッド１４が中央部に集中し、○で示す両遠端部領域のボンディングフィンガー１７に対するボンディングワイヤ１８の角度θは設計基準値を満足しなくなる。
【００１１】
図４（Ａ）は例えば、ＤＤＲ２（double data rate 2; Dynamic Random access Memoryの1方式）の１６ビット構成品、図４（Ｂ）はＤＤＲ２の３２ビット構成品におけるワイヤ角度の説明図である。図４（Ａ）の１６ビット構成品の場合にはボンディングフィンガー数が４０個であり、ダイパッド１４に対するボンディングフィンガー１７の位置関係は余裕があり、ボンディングワイヤ１８の角度θは設計基準値を満足している。しかし、図４（Ｂ）の３２ビット構成品ではボンディングフィンガー１７は５５個と多くなり、チップ１１の外側領域にも、多くのボンディングフィンガー１７を配置する必要がある。そのため両端部領域のボンディングフィンガーに対するボンディングワイヤの角度θは設計基準値を満足しなくなる。
【００１２】
このようにチップを縮小化することで、パッケージ基板のサイズがチップに比べて相対的に大きくなる。また、多ビット構成品の場合には、より多くのボンディングフィンガーを設ける必要がある。この場合、チップ１１のエッジからさらに端部方向に配置されるボンディングフィンガーが多くなり、最端部のボンディングフィンガーとチップのダイパッドの間隔が遠くなる。そのため最端部のボンディングフィンガーとチップのダイパッドを接続するボンディングワイヤの角度θが大きくなり、その規格を満たすことが困難になるという第１の問題がある。
【００１３】
この第１の問題の解決策として、特許文献１（特開２００１-２９８０３９号公報）のようなボンディングフィンガーの千鳥配置が挙げられる。しかしボンディングフィンガーの千鳥配置ではボンディングワイヤの角度θは解決されるが、配線パターンが設けられないという第２の問題が、本願発明者により見出された。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００１−２９８０３９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
第２の問題について図５、６を参照して説明する。図５には配線領域とボンディングフィンガー領域との関係を示すためのパッケージ基板の配線パターン図（Ａ）と、その説明図（Ｂ）、図６にはボンディングフィンガーを千鳥配置した場合の説明図を示す。
【００１６】
図５（Ａ）では、チップ１１のエッジは半田ボール列Ｄ、Ｅの中間で、半田ボール列Ｄ側の近傍にある。従ってボンディングフィンガー１７と４行目、Ｄ列目の半田ボールとの間には、Ａ、Ｂ、Ｃ列の半田ボールに接続するための配線パターン１９を計９本配線する必要がある。そのため図５（Ｂ）に示すように、ボンディングフィンガー領域２１と外部接続端子領域２２との間に配線領域２３が必要となる。この配線領域２３の配線幅Ｂは、必要な配線パターン数に依存する。必要な配線パターン数が少ない場合には、配線幅Ｂは狭くてよく、ボンディングフィンガーを外部接続端子領域２２の近くに配置できる。一方必要な配線パターン数が多い場合には、配線幅Ｂを広くする必要があり、ボンディングフィンガーをスロット１６のエッジ近傍に配置する必要がある。
【００１７】
図６に、特許文献１のボンディングフィンガーの千鳥配置をｗＢＧＡパッケージに採用した場合の問題点の説明図を示す。ボンディングフィンガー１７は、１行目と２行目の２行構成として交互に千鳥配置されている。このようにボンディングフィンガー１７を千鳥配置することで、ダイパッド１４とボンディングフィンガー１７とを接続するボンディングワイヤ１８の角度θは小さくなり、規格を満足する。しかし、ボンディングフィンガー１７を２行配置することで、ボンディングフィンガー領域が大きくなり、配線領域が犠牲となり、配線領域の配線幅Ｂが狭くなる。そのため、ボンディングフィンガー端部及びパッケージ基板の端部領域の破線で示すような領域において、必要な配線パターンが配置できないという第２の問題が発生する。
【００１８】
このように、特許文献１のボンディングフィンガーの千鳥配置をｗＢＧＡパッケージに採用した場合には、ボンディングワイヤの角度θは規格を満足する。しかしながらボンディングフィンガーの端部領域において配線領域が確保されないという問題がある。つまり、本願発明者は、特許文献１のボンディングフィンガーの千鳥配置を、多くの外部接続端子を備えた小型なｗＢＧＡパッケージにはそのまま採用できないことを見出し、本願発明に到ったものである。
【００１９】
本発明の目的は、設計基準の規格を満足し、多くの外部接続端子を備えた小型なパッケージ基板、およびそのパッケージ基板を備えた半導体装置を提供することにある。
【課題を解決するための手段】
【００２０】
本発明の１つの視点によれば、中央部の一部分が切り抜かれて形成されたスロットと、基板底面側に外部接続端子と前記外部接続端子に接続されたボンディングフィンガーとを有するパッケージ基板と、前記パッケージ基板の上面側に実装されたチップと、を備え、前記ボンディングフィンガーは、前記スロットの辺に沿って配置され、前記ボンディングフィンガーの端部領域における第１の配列は前記スロットの辺から近い距離に配置された第１行目の配列であり、前記ボンディングフィンガーの中心部領域における第２の配列は、少なくとも前記第１行目の配列と比較して前記スロットの辺から遠く離れた位置に配置された第２行目の配列を有することを特徴とする半導体装置が得られる。
【００２１】
また本発明の他の視点によれば、半導体チップと、中央部の一部分が切り抜かれて形成されたスロットと、前記半導体チップのダイパッドと接続されるボンディングフィンガーとを有し、前記半導体チップを搭載するパッケージ基板と、を備え、前記ボンディングフィンガーは、中央部領域である第１の領域と、前記第１の領域の両端である第２の領域と、第３の領域とに分割配置され、前記第１の領域の前記ボンディングフィンガーは前記スロットの辺から遠い位置に直線状に配列され、前記第２と第３の領域のボンディングフィンガーは前記スロットの辺から近い位置に直線状に配列されていることを特徴とする半導体装置が得られる。
【００２２】
さらに本発明の他の視点によれば、中央部の一部分が切り抜かれて形成されたスロットと、基板底面側に外部接続端子と前記スロットの１辺に沿った基板上にボンディングフィンガーと、を備え、前記ボンディングフィンガーは前記外部接続端子に接続され、前記ボンディングフィンガーの端部領域における第１の配列は前記スロットの辺から近い距離に配置された第１行目の配列であり、前記ボンディングフィンガーの中心部領域における第２の配列は、少なくとも前記第１行目の配列と比較して前記スロットの辺から遠く離れた位置に配置された第２行目の配列を有することを特徴とするパッケージ基板が得られる。
【発明の効果】
【００２３】
本発明によれば、基板上のボンディングフィンガーは、スロットの辺に沿って配列された異なる行の配列を有している。ボンディングフィンガーの端部領域におけるボンディングフィンガーの配列はスロットの辺から近い距離に配置された第１行目の配列である。ボンディングフィンガーの中心部領域における配列は、少なくとも第１行目の配列と比較してスロットの辺から遠く離れた位置に配置された第２行目の配列を備えている。このようにボンディングフィンガーの配列が、１行目と２行目の異なる配列を有することで、ボンディングフィンガーの１行目と２行目の配列の境界においてボンディングフィンガーの配列間隔を短くできる。そのためボンディングフィンガーの配列距離を短くでき、ボンディングワイヤの角度規格を満足させることができる。さらに端部領域におけるボンディングフィンガーの配列をスロットの辺から近い距離とすることから配線領域の幅を広く確保でき、端部領域には多くの配線パターンが配線可能となる。
【図面の簡単な説明】
【００２４】
【図１】ｗＢＧＡパッケージ構造の半導体装置の断面構造図（Ａ）と、パッケージ基板の配線レイアウト平面図（Ｂ）である。
【図２】ｗＢＧＡパッケージの設計基準の１例を示す説明図である。
【図３】チップサイズ縮小前（Ａ）、縮小後（Ｂ）におけるダイパッドとボンディングフィンガーとを接続するボンディングワイヤの角度の説明図である。
【図４】ビット構成１６ビット構成品（Ａ）、３２ビット構成品（Ｂ）におけるダイパッドとボンディングフィンガーとを接続するボンディングワイヤの角度の説明図である。
【図５】配線領域とボンディングフィンガー領域との関係を示すためのパッケージ基板の配線パターン図（Ａ）、説明図（Ｂ）である。
【図６】ボンディングフィンガーを千鳥配置した場合の問題点の説明図である。
【図７】第１実施例におけるボンディングフィンガーの配列概念を説明するための拡大図（Ａ）、配列概念図（Ｂ）である。
【図８】図７の配列をｗＢＧＡに適用した場合の平面図（Ａ）、配線パターンを含む平面図（Ｂ）である。
【図９】第２実施例におけるボンディングフィンガーの配列概念を説明するための拡大図（Ａ）、配列概念図（Ｂ）である。
【図１０】図９の配列をｗＢＧＡに適用した場合の平面図（Ａ）、配線パターンを含む平面図（Ｂ）である。
【発明を実施するための形態】
【００２５】
以下、詳細に説明する。
【実施例１】
【００２６】
本発明の第１の実施例について、図面を参照して詳細に説明する。図７に第１実施例におけるボンディングフィンガーの配列概念を説明するための拡大図（図７Ａ）、配列概念図（図７Ｂ）を示す。図８に、この配列をｗＢＧＡに適用した場合の平面図（図８Ａ）、配線パターンを含む平面図（図８Ｂ）を示す。
【００２７】
図７（Ａ）には、パッケージ基板の中央部の基板の一部分が切り抜かれたスロット１６の辺に沿った基板上に、ボンディングフィンガー１７が配置されている。図に示すようにスロット１６の辺からの距離Ｌ１、Ｌ２にそれぞれのボンディングフィンガー１７−１１、１７―１２と、１７−２１、１７−２２が配置されている。中央部領域のボンディングフィンガー１７−２１、１７−２２は、スロットの辺（エッジ）からの距離Ｌ２の位置に配置されている。端部領域のボンディングフィンガー１７−１１、１７−１２は、スロットの辺（エッジ）からの距離Ｌ１の位置に配置されている。この距離Ｌ１は、距離Ｌ２よりも小さく、端部領域のボンディングフィンガー１７−１１、１７−１２はスロットの辺（エッジ）に近い領域に配置される。
【００２８】
以下、本発明の説明においては、端部領域のボンディングフィンガーの配列を第１のボンディングフィンガー配列（以下、第１の配列と略する）、中央部領域のボンディングフィンガーの配列を第２のボンディングフィンガー配列（以下、第２の配列と略する）と呼ぶ。またスロットの辺（エッジ）の近い領域に配置されたボンディングフィンガー１７−１１、１７−１２を１行目のボンディングフィンガー配列（以下、１行目の配列と略する）、スロットの辺（エッジ）から遠い領域に配置されたボンディングフィンガー１７−２１、１７−２２を２行目のボンディングフィンガー配列（以下、２行目の配列と略する）と呼ぶことにする。
【００２９】
図７（Ａ）の中央部領域と端部領域のボンディングフィンガーは、１、２行目の配列であり、スロットの辺からの距離が異なって配置されている。端部領域のボンディングフィンガー１７−１１、１７−１２の第１の配列は、その配列ピッチはＡであり、スロットの辺からの距離がＬ１で、１行目の配列である。一方の中央部領域のボンディングフィンガー１７−２１、１７−２２の第２の配列は、その配列ピッチはＡであり、スロットの辺からの距離がＬ２で、２行目の配列である。スロットからの距離が異なり、配置に段差が生じる第１と第２の配列との境界におけるボンディングフィンガーの間隔はＡ１である。
【００３０】
ここで例えば、第１と第２の配列ピッチＡは１５０μｍ、第１と第２の配列との境界における配列ピッチ（間隔）Ａ１は１００μｍ、スロットの辺から第１の配列のボンディングフィンガーまでの距離Ｌ１は７５μｍ、スロットの辺から第２の配列のボンディングフィンガーまでの距離Ｌ２は２７５μｍとすることができる。つまり第１と第２の配列として、ボンディングフィンガーがオーバーラップしないようにスロットの辺からの距離を異ならせ、段差を設けることで、第１と第２の配列との段差（境界）部分の距離Ａ１を、それぞれの行における配列ピッチＡよりも小さくできる。
【００３１】
図７（Ｂ）にボンディングフィンガーの配列概念図を示す。上段は比較用として、スロットの辺から一定距離の位置に１行のボンディングフィンガーを配置した場合である。下段は本実施例におけるスロットの辺からの距離を異ならせた２行のボンディングフィンガーを配置した場合である。上段の１行構成のボンディングフィンガーにおける配列中央点から端部のボンディングフィンガーまでの配列距離（配列長さ）をＸ１とし、下段の２行構成のボンディングフィンガーにおける配列中央点から端部のボンディングフィンガーまでの配列距離をＸ２とする。この場合には、段差を設けた２行構成のボンディングフィンガーの場合には、第１と第２の配列との境界において、その配列間隔Ａ１が短くなることで、Ｘ２＜Ｘ１となる。従って段差を設けた２行のボンディングフィンガーの場合には、中央点から右側にも同様な段差を有することから、ボンディングフィンガーの配列距離が１行構成に比較して２（Ｘ１−Ｘ２）だけ短くできる。
【００３２】
ボンディングフィンガーの間隔ピッチは、ボンディング装置の能力により定められている（間隔が近いとボンディング時にワイヤとキャピラリーが接触してしまう）。しかし、ボンディングフィンガーの配列として第１の配列は１行目、第２の配列を２行目とし、スロットの辺からの距離を異ならせ、段差を設ける。このように行を異ならせ段差を設けることで、同列のボンディングフィンガー同士の距離Ａを維持したまま、境界の段差部におけるボンディングフィンガーの配置間隔Ａ１を短くすることができる。このように、ボンディングフィンガーの第１の配列と第２の配列とに段差を持たせることで、全体の配列距離を短くできる。配列距離が短くなることでワイヤ角度θも小さくなり、規格を満たすことができる。
【００３３】
段差を設けたボンディングフィンガーの配列をｗＢＧＡに適用した半導体装置を図８に示す。図８（Ａ）に半導体装置の平面図、図８（Ｂ）に配線パターン１９を含む半導体装置の平面図を示す。外部接続端子（半田ボール１５）とボンディングフィンガー１７がパッケージ基板１３の同一面に配置され、配線パターン１９により半田ボール１５とボンディングフィンガー１７が接続されている。また、チップ１１のダイパッド１４とボンディングフィンガー１７がパッケージ基板１３に設けられたスロット１６を介してボンディングワイヤ１８により接続されている。
【００３４】
ボンディングフィンガー１７の配置は、端部領域の第１の配列を第１行目とし、中心部領域の第２の配列を第２行目とする。このようにボンディングフィンガー１７に段差を持たせることで、ボンディングフィンガー１７全体の配列距離を短くできる。さらに端部領域のボンディングフィンガーは、スロットからの距離が近い第１行目の配列とすることで、フィンガー領域と外部接続端子との間の配線領域の幅を広くすることができる。そのため端部領域においては、多くの配線パターンを設けることができる。
【００３５】
図８（Ｂ）を参照して説明する。中央部領域のボンディングフィンガーは、スロットからの距離が遠い２行目の配列である。ここでのボンディングワイヤの角度は、０度か、あるいは中央部側に少しだけ傾いているかであり、ボンディングフィンガーからの配線パターンは、おおよそ垂直に半田ボールに接続されている。このように中央部領域の配線パターンはおおよそ垂直に配線されることから、ボンディングフィンガーが２行目の配列で、その配線領域は狭くても配線することが可能である。
【００３６】
一方端部領域のボンディングフィンガーは、スロットからの距離が近い１行目の配列である。ここでのボンディングワイヤの角度は、端部側に傾いており、その配線パターンは一度水平方向に取り出され、その後垂直方向に半田ボールに接続されている。つまり一旦水平方向に取り出す必要があるため、この水平方向の配線が困難になる。しかし端部領域のボンディングフィンガーをスロットからの距離が近い１行目の配列とすることで、ここでの配線領域の幅を広くでき、多くの配線パターンを設けることが可能となる。
【００３７】
このようにｗＢＧＡパッケージでは、パッケージ基板の中央部分の基板の一部が切り抜かれて形成されたスロットを有し、このスロットの長辺方向に沿って（図においては横方向）チップのダイパッド、及び基板のボンディングフィンガーが配置されている。本発明においては、スロットの長辺方向に沿って配置されたボンディングフィンガーの配列のうち、その中央部領域に配置されたボンディングフィンガーを中央部（中央部領域）のボンディングフィンガーと表す。その中央部の両側の端部領域に配置されたボンディングフィンガーを端部（端部領域）のボンディングフィンガーと表す。
【００３８】
しかし、これらの中央部領域、または端部領域は、厳密に限定されるものではない。例えば、図６においてボンディングフィンガーを千鳥配置にした場合、配線スペースが確保しやすい領域を中央領域、その両側領域で配線スペースが確保できにくい端部領域と、表すことができる。つまり、図の横方向のボンディングフィンガーの配置位置がチップのダイパッドの配置位置に比較して、パッケージ基板の中心側、または同じ位置にある場合を中央部領域、パッケージ基板の端側にある場合を端部領域と表すことができる。そのため、中央部領域と端部領域の範囲は、パッケージの端子数や、チップサイズによって異なることになる。また、ボンディングフィンガーが配置される領域として中央部領域を第１の領域、その中央部領域（第１の領域）の両側の端部領域をそれぞれ、第２、第３の領域と称することがある。
【００３９】
本実施例では、端部領域と中央部領域のボンディングフィンガーの配列を、第１及び第２の配列として段差（１、２行の行差）を設ける。このように、中央部領域と端部領域におけるボンディングフィンガーの配置位置に段差を設けることで、ボンディングフィンガーの全体配列距離を短くできる。そのためボンディングワイヤの角度規格をみたすことができる。さらに端部領域のボンディングフィンガーの配列をスロットの辺からの距離が短い第１行目の配列とすることで、半田ボールとボンディングフィンガー間の配線領域を広くできる。半田ボールとボンディングフィンガーとを配線する多くの配線を通す必要がある端部領域において、配線領域の幅を広くできることで、多くの配線パターンを配線することができるようになる。そのため最遠端部におけるボンディングフィンガーとチップのダイパッドとを接続するボンディングワイヤの角度θが小さくでき、容易に設計基準規格を満足させることができる。本実施例によれば、低コスト、多ピン、小型化可能な半導体装置が得られる。
【実施例２】
【００４０】
本発明の第２の実施例について、図面を参照して詳細に説明する。図９に第２実施例におけるボンディングフィンガーの配列概念を説明するための拡大図（図９Ａ）、配列概念図（図９Ｂ）を示す。図１０にこれらの配列をｗＢＧＡに適用した場合の平面図（図１０Ａ）、配線パターンを含む平面図（図１０Ｂ）を示す。本実施例は、第１の配列としてボンディングフィンガーの１行配列、第２の配列としてボンディングフィンガーを千鳥状の配列とした実施例である。
【００４１】
図９（Ａ）に示すようにスロット１６の辺からの距離Ｌ３、Ｌ４にそれぞれのボンディングフィンガー１７の列が配置されている。中央部領域のボンディングフィンガー１７は、スロットの辺（エッジ）からの距離Ｌ３とＬ４の位置に千鳥配置されている。ボンディングフィンガー１７−１３はスロットの辺（エッジ）からの距離Ｌ３の位置であり、ボンディングフィンガー１７−２１、１７−２２は、スロットの辺（エッジ）からの距離Ｌ４の位置である。端部領域のボンディングフィンガー１７−１１、１７−１２は、スロットの辺（エッジ）からの距離Ｌ３の位置に１行目のみの配列である。この距離Ｌ３は、距離Ｌ４よりも小さく、この距離Ｌ３のボンディングフィンガーの配列が１行目の配列、距離Ｌ４のボンディングフィンガーの配列が２行目の配列である。
【００４２】
端部領域のボンディングフィンガーの第１の配列は、その配列ピッチはＡ２であり、スロットの辺からの距離がＬ３である。一方の中央部領域のボンディングフィンガーの第２の配列は、スロットの辺（エッジ）からの距離Ｌ４及びＬ３の位置に２行目と１行目が千鳥状に交互に配置されている。スロットの辺（エッジ）からの距離Ｌ３又はＬ４のボンディングフィンガーの第１、第２行のそれぞれの配列ピッチはＡ２である。千鳥状に配列されたスロットの辺（エッジ）からの距離Ｌ３とＬ４とのボンディングフィンガーの配列ピッチはＡ２／２である。すなわち中央部領域において千鳥状に配置された第２の配列におけるボンディングフィンガーの配列ピッチは、第１の配列におけるボンディングフィンガーの配列ピッチの２倍である。
【００４３】
図９（Ｂ）にボンディングフィンガーの配列概念図を示す。上段は比較用として、スロットの辺から一定距離の位置に１行のボンディングフィンガーを配置した場合である。下段は本実施例における端部領域には１行目のボンディングフィンガーを１行配置し、中央部領域には２行のボンディングフィンガーを千鳥配置した１、２行目のボンディングフィンガーを混在させた場合である。上段の１行配列のボンディングフィンガーの中央点から端部のボンディングフィンガーまでの配列距離（長さ）をＸ３とし、下段の１、２行目のボンディングフィンガーを混在配列のボンディングフィンガーの中央点から端部のボンディングフィンガーまでの配列距離（長さ）をＸ４とする。
【００４４】
この場合には、下段の１、２行のボンディングフィンガーの混在の場合には、中央部の千鳥配列の領域において、その配置ピッチが半分のＡ２／２と短くなることで、Ｘ４＜Ｘ３となる。従って下段の１、２行の混在したボンディングフィンガーの場合には、ボンディングフィンガーの配列距離（長さ）が１行配列に比較して２（Ｘ３−Ｘ４）だけ短くできる。このように、ボンディングフィンガーの配列を１行配列の第１の配列と千鳥配列の第２の配列とすることで、全体の配列距離を短くできる。配列距離が短くなることでワイヤ角度θも小さくなり、規格を満たすことができる。
【００４５】
これらの１、２行の混在させたボンディングフィンガーの配列をｗＢＧＡに適用した半導体装置を図１０に示す。図１０（Ａ）に半導体装置の平面図、図１０（Ｂ）に配線パターン１９を含む半導体装置の平面図を示す。
【００４６】
図１０（Ａ）において破線で示す中央部領域では、ダイパッド１４に対して複数列（図においては２列）のボンディングフィンガー１７が千鳥配置されている。千鳥配置することで隣り合うボンディングフィンガー同士が段差を有し、ボンディングフィンガーの配列間隔（距離）を短くできる。そのため両端に配置されたボンディングフィンガーＣ及びＤの配置位置は、１行配列に比較してパッケージの中心側に配置することができる。すなわちフィンガーＣ及びフィンガーＤは、ボンディング接続されるダイパッドとの距離が近くなり、ボンディングワイヤの角度θを規格以内に収めることができる。
【００４７】
さらに配線パターンを含む図１０（Ｂ）を参照する。中央部領域では、ボンディングフィンガー１７が千鳥配置され、ダイパッド１４からボンディングフィンガー１７へのボンディングワイヤ１８の角度は、０度か、あるいは中央部側に少しだけ傾いている。また、ボンディングフィンガーからの配線パターンは、垂直あるいは斜め配線により半田ボールに接続されている。このように配線パターンが垂直あるいは斜め配線であることから、配線領域の幅が狭くても、十分配線することが可能である。
【００４８】
一方端部領域のボンディングフィンガーは、スロットからの距離が近い位置に１行配列されている。ここでのダイパッド１４からボンディングフィンガー１７へのボンディングワイヤの角度は、端部側に傾いている。ボンディングフィンガーと該当する半田ボールとを接続する配線パターンは、その間にある半田ボール領域を通り抜けるために一度水平方向に取り出され、その後垂直方向に該当する半田ボールに接続されている。つまり一旦水平方向に取り出す必要があるため、この水平方向の配線により配線が密集し、配線することが難しくなる。しかし端部領域のボンディングフィンガーをスロットからの距離が近い位置の１行目配列とすることで、ここでの配線領域の幅を広く確保でき、多くの配線パターンを設けることが可能となる。
【００４９】
本実施例では、中央部領域のボンディングフィンガーは、スロットの辺（エッジ）からの距離Ｌ３及びＬ４の位置に千鳥状に交互に配置されている。端部領域のボンディングフィンガーは、スロットの辺（エッジ）からの距離Ｌ３の位置に１行配置されている。中央部領域のボンディングフィンガーを千鳥配置することで、ボンディングフィンガーの全体配列距離を短くできる。さらに端部領域のボンディングフィンガーの配列をスロットの辺からの距離が小さな第１行目の配列とすることで、半田ボールとボンディングフィンガー間の配線領域を広くできる。半田ボールとボンディングフィンガーとを配線する多くの配線を通す必要がある端部領域において、配線領域の幅を広くできることで、多くの配線パターンを配線することができるようになる。そのため最遠端部におけるボンディングフィンガーとチップのダイパッドとを接続するボンディングワイヤの角度θが小さくでき、容易に設計基準規格を満足させることができる。
【００５０】
本発明におけるパッケージ基板のボンディングフィンガーは、スロットの辺に沿って配列された異なる行の配列を有している。ボンディングフィンガーの端部領域におけるボンディングフィンガーの配列はスロットの辺から近い距離に配置された第１行目の配列である。ボンディングフィンガーの中心部領域における配列は、少なくとも第１行目の配列と比較してスロットの辺から遠く離れた位置に配置された第２行目の配列を備えている。このようにボンディングフィンガーの配列が、１行目と２行目の異なる配列を有することで、ボンディングフィンガーの１行目と２行目の配列の境界においてボンディングフィンガーの配列間隔を短くできる。そのためボンディングフィンガーの配列長さを短くでき、ボンディングワイヤの角度規格を満足させることができる。さらに端部領域におけるボンディングフィンガーの配列をスロットの辺から近い距離の１行目の配列とすることで配線領域の幅を広く確保でき、端部領域には多くの配線パターンが配線可能となる。本発明によれば、低コスト、多ピン、小型化可能なパッケージ基板と、その基板を備えた半導体装置が得られる。
【００５１】
以上、実施形態例を参照して本願発明を説明したが、本願発明は上記の実施形態例に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で様々な変更をすることができる。
【符号の説明】
【００５２】
１０    半導体装置
１１    チップ
１２    接着剤
１３    パッケージ基板
１４    ダイパッド
１５    半田ボール
１６    スロット
１７、１７−１１、１７−１２、１７−１３、１７−２１、１７−２２    ボンディングフィンガー
１８    ボンディングワイヤ
１９    配線パターン
２０    モールド
２１    ボンディングフィンガー領域
２２    外部接続端子領域
２３    配線領域
【図１】
2010267837.tif 000003
【図２】
2010267837.tif 000004
【図３】
2010267837.tif 000005
【図４】
2010267837.tif 000006
【図５】
2010267837.tif 000007
【図６】
2010267837.tif 000008
【図７】
2010267837.tif 000009
【図８】
2010267837.tif 000010
【図９】
2010267837.tif 000011
【図１０】
2010267837.tif 000012