(57)【要約】【課題】出力する画像信号を劣化させることなく、高速で読み出し可能な撮像装置を提供する。【解決手段】２次元状に配置された複数の画素から読み出された画像信号を保持するところの、複数の画素の各列ごとに設けられた複数の蓄積部を有する第１の蓄積部と、第１の蓄積部から転送される画像信号を保持するところの、複数の画素の各列ごとに設けられた複数の蓄積部を有する第２の蓄積部と、第２の蓄積部に保持された画像信号を出力する出力部と、第２の蓄積部を複数のブロックに分割し、第１の蓄積部から第２の蓄積部への画像信号の転送を、複数のブロックごとに異なるタイミングで行うように、第１の蓄積部と第２の蓄積部とを制御する制御部とを備える。【選択図】図２
2010171812.tif 000002
【特許請求の範囲】
【請求項１】
２次元状に配置された複数の画素から読み出された画像信号を保持するところの、前記複数の画素の各列ごとに設けられた複数の蓄積部を有する第１の蓄積手段と、
前記第１の蓄積手段から転送される画像信号を保持するところの、前記複数の画素の各列ごとに設けられた複数の蓄積部を有する第２の蓄積手段と、
前記第２の蓄積手段に保持された画像信号を出力する出力手段と、
前記第２の蓄積手段を複数のブロックに分割し、前記第１の蓄積手段から前記第２の蓄積手段への画像信号の転送を、前記複数のブロックごとに異なるタイミングで行うように、前記第１の蓄積手段と前記第２の蓄積手段とを制御する制御手段と、
を備えることを特徴とする撮像装置。
【請求項２】
前記制御手段は、前記２次元状に配置された複数の画素の読み出す列数に応じて、前記第２の蓄積手段の複数のブロックの組み合わせを変えることを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記制御手段は、前記複数の画素から前記第１の蓄積手段への画像信号の転送にかかる時間に、前記第１の蓄積手段から前記第２の蓄積手段への転送にかかる時間と前記第２の蓄積手段の分割されたブロック数の積を加えた時間が、前記出力手段による前記第２の蓄積手段の信号の出力にかかる時間よりも短くなるように制御することを特徴とする請求項１に記載の撮像装置。
【請求項４】
前記第１の蓄積手段と、前記第２の蓄積手段と、前記出力手段とを備える信号出力経路を複数備えることを特徴とする請求項１に記載の撮像装置。
【請求項５】
２次元状に配置された複数の画素から読み出された画像信号を保持するところの、前記複数の画素の各列ごとに設けられた複数の蓄積部を有する第１の蓄積手段と、前記第１の蓄積手段から転送される画像信号を保持するところの、前記複数の画素の各列ごとに設けられた複数の蓄積部を有する第２の蓄積手段と、前記第２の蓄積手段に保持された画像信号を出力する出力手段と、を備える撮像装置を制御する方法であって、
前記第２の蓄積手段を複数のブロックに分割し、前記第１の蓄積手段から前記第２の蓄積手段への画像信号の転送を、前記複数のブロックごとに異なるタイミングで行うように、前記第１の蓄積手段と前記第２の蓄積手段とを制御する制御工程を備えることを特徴とする撮像装置の制御方法。
【請求項６】
請求項５に記載の制御方法をコンピュータに実行させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置の構成要素である撮像素子における出力信号の読み出し技術に関するものである。
【背景技術】
【０００２】
従来、固体メモリ素子を有するメモリカードを記録媒体として、ＣＣＤ、ＣＭＯＳセンサ等の固体撮像素子で撮像した静止画像や動画像を記録及び再生する電子カメラ等の撮像装置は多く存在する。
【０００３】
これらの撮像装置では、近年撮像素子の多画素化が進み、静止画の読み出し画素数が増加するとともに、動画記録等においては、ＨＤ動画等の、多画素の信号を高速のフレームレートで読み出すモードの搭載が求められている。このことから、撮像素子からの信号の読み出しのスピードアップが要求されている。
【０００４】
高速読み出しの方法としては、これまでは、信号出力線を増やす方法や、読み出し周波数を上げる方法で対応してきた。しかし、信号出力線を増やすには、撮像素子の出力端子や出力信号の信号処理回路なども、その分増加させなければならず、撮像装置の規模や製造コストが増加してしまうという問題がある。一方読み出し周波数を上げると、信号読み出しの精度低下や、後段の信号処理回路の処理能力等により制限がある。かつ、信号出力線の増加や読み出し周波数の増加で時間短縮できるのは、信号読み出しの期間であり、静止画の撮影駒速や動画のフレームレートを向上させるには、水平ブランキング期間も短縮させる必要がある。よって、信号読み出し期間の短縮に伴い、水平ブランキング期間の短縮が重要になってきている。
【０００５】
この点に対する対策として、例えば特許文献１においては、一本の信号転送線に接続された複数の画素信号を読み出す固体撮像装置において、画素信号蓄積部を複数有し、ある画素から画素信号蓄積部への転送と、既に別の画素信号蓄積部に蓄積されている信号の出力を同時に行うことが提案されている。
【０００６】
上記のような構成の撮像装置においては、ある行の画素から電荷蓄積部に読み出した信号を水平転送部で読み出すのと同時に、次の行の画素から電荷蓄積部への信号電荷転送を行うことが可能となる。そのため、各行毎に水平ブランキング期間と水平転送期間を順次行う従来の信号読み出し方法と比べて、読み出し時間を短縮することが可能となる。
【特許文献１】特開２００１−４５３７８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、このような従来の電子カメラ等の固体撮像装置における、水平ブランキング期間を吸収する読み出し方法おいては、以下のような問題があった、
即ち、上記従来の技術のように複数の蓄積部を並列に配置し、各行読み出し毎に交互に蓄積部を切り換える構成においては、使用する蓄積部によって出力が異ならないように、複数の蓄積部を全て同じ構成となるように設計しなくてはならない。よってチップレイアウト設計に制約がかかり、チップサイズの増大などの問題が発生していた。
【０００８】
上記のような問題を回避する方法としては、上記の複数の蓄積部を直列に配置し、段階的に信号転送を行う構成が考えられる。しかしながら、このような構成にすると、信号の転送回数が増えるため、読み出し時間が増加してしまうという別の問題があった。かつ、全ての列の信号転送を同時に行うと、信号転送に伴う電源変動等によるノイズなどが増大してしまい、出力画像を劣化させてしまうという問題があった。
【０００９】
本発明は上述した課題に鑑みてなされたものであり、その目的は、出力する画像信号を劣化させることなく、高速で読み出し可能な撮像装置を提供することである。
【課題を解決するための手段】
【００１０】
上述した課題を解決し、目的を達成するために、本発明に係わる撮像装置は、２次元状に配置された複数の画素から読み出された画像信号を保持するところの、前記複数の画素の各列ごとに設けられた複数の蓄積部を有する第１の蓄積手段と、前記第１の蓄積手段から転送される画像信号を保持するところの、前記複数の画素の各列ごとに設けられた複数の蓄積部を有する第２の蓄積手段と、前記第２の蓄積手段に保持された画像信号を出力する出力手段と、前記第２の蓄積手段を複数のブロックに分割し、前記第１の蓄積手段から前記第２の蓄積手段への画像信号の転送を、前記複数のブロックごとに異なるタイミングで行うように、前記第１の蓄積手段と前記第２の蓄積手段とを制御する制御手段と、を備えることを特徴とする。
【００１１】
また、本発明に係わる撮像装置の制御方法は、２次元状に配置された複数の画素から読み出された画像信号を保持するところの、前記複数の画素の各列ごとに設けられた複数の蓄積部を有する第１の蓄積手段と、前記第１の蓄積手段から転送される画像信号を保持するところの、前記複数の画素の各列ごとに設けられた複数の蓄積部を有する第２の蓄積手段と、前記第２の蓄積手段に保持された画像信号を出力する出力手段と、を備える撮像装置を制御する方法であって、前記第２の蓄積手段を複数のブロックに分割し、前記第１の蓄積手段から前記第２の蓄積手段への画像信号の転送を、前記複数のブロックごとに異なるタイミングで行うように、前記第１の蓄積手段と前記第２の蓄積手段とを制御する制御工程を備えることを特徴とする。
【発明の効果】
【００１２】
本発明によれば、出力する画像信号を劣化させることなく、高速で読み出し可能な撮像装置を提供することが可能となる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の好適な実施形態について、図面を参照して詳細に説明する。
【００１４】
（第１の実施形態）
図１は、本発明の第１の実施形態に係わる撮像装置の構成を示すブロック図である。
【００１５】
図１において、１０１はレンズおよび絞りからなる光学系、１０２はメカニカルシャッタ（メカシャッタと図示する）、１０３は入射光を電気信号に変換する画素が２次元状に配置されている撮像素子である。１０４は撮像素子１０３から出力される画像信号に対してアナログ信号処理を行うアナログ信号処理回路である。１０５はアナログ信号処理回路１０４の内部において相関二重サンプリングを行うＣＤＳ回路、１０６はアナログ信号処理回路１０４の内部においてアナログ信号を増幅させる信号増幅器である。１０７はアナログ信号処理回路１０４の内部において水平ＯＢクランプを行うクランプ回路、１０８はアナログ信号処理回路１０４の内部においてアナログ信号をデジタル信号に変換するＡ／Ｄ変換器である。１１０は撮像素子１０３およびアナログ信号処理回路１０４を動作させる信号を発生するタイミング信号発生回路、１１１は光学系１０１、メカニカルシャッタ１０２の駆動回路である。１１２は撮影した画像データに必要なデジタル信号処理を行うデジタル信号処理回路、１１３は信号処理された画像データを記憶する画像メモリである。１１４は撮像装置から取り外し可能な画像記録媒体（記録媒体と図示する）、１１５は信号処理された画像データを画像記録媒体１１４に記録する記録回路である。１１６は信号処理された画像データを表示する画像表示装置、１１７は画像表示装置１１６に画像を表示する表示回路である。１１８は撮像装置全体を制御するシステム制御部である。１１９はシステム制御部１１８で実行される制御方法を記載したプログラム、プログラムを実行する際に使用されるパラメータやテーブル等の制御データ、および、キズアドレス等の補正データを記憶しておく不揮発性メモリ（ＲＯＭ）である。１２０は不揮発性メモリ１１９に記憶されたプログラム、制御データおよび補正データを転送して記憶しておき、システム制御部１１８が撮像装置を制御する際に使用する揮発性メモリ（ＲＡＭ）である。
【００１６】
また、１２１は撮像素子１０３あるいはその周辺回路の温度を検出する温度検出回路、１２２は撮像素子１０３の蓄積時間を設定する蓄積時間設定部である。１２３はＩＳＯ感度設定などの撮影条件設定や、静止画撮影と動画撮影の切り替えなどを行う、撮影モード設定部である。
【００１７】
以下、上述のように構成された撮像装置を用いた撮影動作について説明する。
【００１８】
撮影動作に先立ち、撮像装置の電源投入時等のシステム制御部１１８の動作開始時において、不揮発性メモリ１１９から必要なプログラム、制御データおよび補正データを揮発性メモリ１２０に転送して記憶しておくものとする。また、これらのプログラムやデータは、システム制御部１１８が撮像装置を制御する際に使用するとともに、必要に応じて、追加のプログラムやデータを不揮発性メモリ１１９から揮発性メモリ１２０に転送したりするものとする。また、システム制御部１１８が直接不揮発性メモリ１１９内のデータを読み出して使用したりするものとする。
【００１９】
まず、光学系１０１は、システム制御部１１８からの制御信号により、絞りとレンズを駆動して、適切な明るさに設定された被写体像を撮像素子１０３上に結像させる。次に、メカニカルシャッタ１０２は、静止画像撮影時においては、システム制御部１１８からの制御信号により、必要な露光時間となるように撮像素子１０３の動作に合わせて撮像素子１０３を遮光するように駆動される。この時、撮像素子１０３が電子シャッタ機能を有する場合は、メカニカルシャッタ１０２と併用して、必要な露光時間を確保してもよい。またメカニカルシャッタ１０２は、動画像撮影時においては、システム制御部１１８からの制御信号により、撮影中は常に撮像素子１０３が露光されているように、開放状態で維持される。撮像素子１０３は、システム制御部１１８により制御されるタイミング信号発生回路１１０が発生する動作パルスをもとにした駆動パルスで駆動され、被写体像を光電変換により電気信号に変換してアナログ画像信号として出力する。撮像素子１０３から出力されたアナログの画像信号は、システム制御部１１８により制御されるタイミング信号発生回路１１０が発生する動作パルスにより、ＣＤＳ回路１０５でクロック同期性ノイズを除去される。また、信号増幅器１０６で入射光量に応じて設定された増幅率のゲインをかけ、クランプ回路１０７で水平ＯＢ領域の信号出力を基準電圧としてクランプし、Ａ／Ｄ変換器１０８でデジタル画像信号に変換される。
【００２０】
次に、システム制御部１１８により制御されるデジタル信号処理回路１１２において、デジタル画像信号中の各種キズ検出処理及びキズ補正処理を行う。また、デジタル画像信号に対して、色変換、ホワイトバランス、ガンマ補正等の画像処理、解像度変換処理、画像圧縮処理等も行う。画像メモリ１１３は、信号処理中のデジタル画像信号を一時的に記憶したり、信号処理されたデジタル画像信号である画像データを記憶したりするために用いられる。デジタル信号処理回路１１２で信号処理された画像データや画像メモリ１１３に記憶されている画像データは、記録回路１１５において画像記録媒体１１４に適したデータ（例えば階層構造を持つファイルシステムデータ）に変換されて画像記録媒体１１４に記録される。また、デジタル信号処理回路１１２で解像度変換処理を実施された後、表示回路１１７において画像表示装置１１８に適した信号（例えばＮＴＳＣ方式のアナログ信号等）に変換されて画像表示装置１１８に表示されたりする。
【００２１】
ここで、デジタル信号処理回路１１２においては、システム制御部１１８からの制御信号により信号処理をせずにデジタル画像信号をそのまま画像データとして、画像メモリ１１３や記録回路１１５に出力してもよい。また、デジタル信号処理回路１１２は、システム制御部１１８から要求があった場合に、信号処理の過程で生じたデジタル画像信号や画像データの情報をシステム制御部１１８に出力する。画像データの情報とは、例えば、画像の空間周波数、指定領域の平均値、圧縮画像のデータ量等の情報、あるいは、それらから抽出された情報等である。さらに、記録回路１１５は、システム制御部１１８から要求があった場合に、画像記録媒体１１４の種類や空き容量等の情報をシステム制御部１１８に出力する。
【００２２】
次に、画像記録媒体１１４に画像データが記録されている場合の再生動作について説明する。
【００２３】
システム制御部１１８からの制御信号により記録回路１１５は、画像記録媒体１１４から画像データを読み出す。また、システム制御部１１８からの制御信号によりデジタル信号処理回路１１２は、画像データが圧縮画像であった場合には、画像伸長処理を行い、画像メモリ１１３に記憶する。画像メモリ１１３に記憶されている画像データは、デジタル信号処理回路１１２で解像度変換処理を実施された後、表示回路１１７において画像表示装置１１６に適した信号に変換されて画像表示装置１１６に表示される。
【００２４】
次に図２〜図５を用いて、本発明の第１の実施形態に係わる撮像装置の信号読み出し方法について詳細に説明する。
【００２５】
図２は本発明の第１の実施形態に係わるＣＭＯＳ撮像素子の読み出し部を説明する概念図である。
【００２６】
図２において、第１の実施形態に係わるＣＭＯＳ撮像素子の読み出し部は、入射光に応じて発生した電荷を蓄積して信号を出力する複数の画素３０１（Ａ１１〜Ｂ２８）と、画素信号を読み出すための画素制御手段である垂直走査回路ＶＳＲを備える。また、画素信号を読み出す垂直出力線と、垂直出力線に接続され画素信号を蓄積する第１の蓄積部３２３と、水平方向に複数ブロックに分割され、第１の蓄積部３２３から転送される信号を蓄積する第２の蓄積部３２８を備える。さらに、第２の蓄積部３２８に蓄積された信号を出力部へと転送する水平転送部３３９と、第２の蓄積部３２８から水平転送部３３９へ信号を読み出すための水平走査回路ＨＳＲも備える。
【００２７】
図３は本発明の第１の実施形態に係わるＣＭＯＳ撮像素子の構成を説明する回路図である。
【００２８】
図３において、各単位画素３０１は、光電変換素子であるフォトダイオード３０２と、フォトダイオード３０２の光電変換によって生成された電荷を転送パルスＰＴＸによって転送する転送スイッチ３０３を備える。また、転送スイッチ３０３によって転送された電荷を蓄積する浮遊拡散層（フローティングディフュージョン）ＦＤ３０７と、画素アンプ３０６のゲートと接続された浮遊拡散層ＦＤ３０７をリセットパルスＰＲＥＳによって電位ＳＶＤＤのレベルにリセットするリセットスイッチ３０４を備える。さらに、浮遊拡散層ＦＤ３０７に蓄積された電荷をソースフォロワとして増幅する画素アンプ３０６と、垂直走査回路ＶＳＲにより選択される行画素を選択パルスＰＳＥＬにより選択する行選択スイッチ３０５も備える。
【００２９】
行選択スイッチ３０５によって選択された行画素の電荷は、負荷電流源３２１に接続されたソースフォロワにより垂直出力線３２２に出力され、第１の蓄積部３２３に転送される。
【００３０】
第１の蓄積部３２３は、浮遊拡散層ＦＤ３０７に蓄積されたノイズ成分の電荷を転送パルスＰＴＮ１によって転送する転送スイッチ３２４と、転送スイッチ３２４によって転送されたノイズ成分の電荷を蓄積する転送容量ＣＴＮ１（３２６）を備える。また、浮遊拡散層ＦＤ３０７に蓄積された信号＋ノイズ成分の電荷を転送パルスＰＴＳ１によって転送する転送スイッチ３２５と、転送スイッチ３２５によって転送された信号＋ノイズ成分の電荷を蓄積する転送容量ＣＴＳ１（３２７）を備える。
【００３１】
また、第１の蓄積部３２３と接続される第２の蓄積部３２８は、バッファアンプを構成するＭＯＳトランジスタ３２９，３３０及び負荷電流源３３１，３３２を備える。また、転送容量ＣＴＮ１（３２６）に蓄積されたノイズ成分の電荷を転送パルスＰＴＮ２によって転送する転送スイッチ３３３と、転送スイッチ３３３によって転送されたノイズ成分の電荷を蓄積する転送容量ＣＴＮ２（３３５）を備える。また、転送容量ＣＴＮ２（３３５）をリセットパルスＰＣＴＲによってＧＮＤレベルにリセットするリセットスイッチ３３７を備える。また、転送容量ＣＴＳ１（３２７）に蓄積された信号＋ノイズ成分の電荷を転送パルスＰＴＳ２によって転送する転送スイッチ３３４と、転送スイッチ３３４によって転送された信号＋ノイズ成分の電荷を蓄積する転送容量ＣＴＳ２（３３６）を備える。さらに、転送容量ＣＴＳ２（３３６）をリセットパルスＰＣＴＲによってＧＮＤレベルにリセットするリセットスイッチ３３８も備える。
【００３２】
なお、第２の蓄積部３２８は水平方向に複数のブロックに分割されていることは上述したが、本実施形態においては、これらの各ブロックはそれぞれ異なる転送パルスＰＴＮ２ｘ，ＰＴＳ２ｘによって制御される。即ち、転送容量ＣＴＮ２（３３５）及びＣＴＳ２（３３６）への信号電荷の転送は、各々のブロックで異なるタイミングで行うことが可能な構成としている。
【００３３】
また、第２の蓄積部３２８と接続される水平転送部３３９は、転送容量ＣＴＮ２（３３５）に蓄積されたノイズ成分の電荷を不図示の水平走査回路ＨＳＲからの制御パルスＰＨＮによって転送する転送スイッチ３４０を備える。また、転送スイッチ３４０によって転送されたノイズ成分の電荷を蓄積する転送容量ＣＨＮ３４２を備える。また、転送容量ＣＴＳ２（３３６）に蓄積された信号＋ノイズ成分の電荷を不図示の水平走査回路ＨＳＲからの制御パルスＰＨＳによって転送する転送スイッチ３４１を備える。また、転送スイッチ３４１によって転送された信号＋ノイズ成分の電荷を蓄積する転送容量ＣＨＳ３４３を備える。
【００３４】
また、転送容量ＣＨＮ３４２，ＣＨＳ３４３は、両者の差分を画像信号として出力する差動増幅器３４４と接続されている。差動増幅器３４４は、容量ＣＨＮ３４２，ＣＨＳ３４３に蓄積されたノイズ成分と光信号＋ノイズ成分を入力することによって、（光信号＋ノイズ成分）−ノイズ成分、すなわち光信号を出力する。
【００３５】
図４は本実施形態に係わる撮像装置における読み出し時の駆動タイミングを示すタイミングチャートである。
【００３６】
まず、１水平走査期間の開始を示す信号ＨＤの立下りに伴い、画素Ａ１１〜Ａ１８の画素における信号電荷の転送を開始する。まず、不図示の回路により垂直出力線３２２は定電位にリセットされる。その後、ＰＲＥＳ信号でＭＯＳトランジスタ３０４がＯＮされることにより、ＭＯＳトランジスタ３０６のゲートに設けられたフローティングの容量３０７に蓄積された電荷が定電位ＳＶＤＤになるようにリセットされる。続いてＰＲＥＳ信号をハイレベルとしＭＯＳトランジスタ３０４をＯＦＦとした後、ＰＳＥＬ信号をハイレベルにすることで、ＭＯＳトランジスタ３０５と負荷電流源３２１で構成されたソースフォロワ回路が動作状態になる。そして、垂直出力線３２２上にＭＯＳトランジスタ３０６のフローティングゲートリセット電位に応じたノイズ出力がなされる。このＰＳＥＬがハイレベルの期間にＰＴＮ１信号をハイレベルにすることで、ノイズ成分を蓄積する蓄積容量ＣＴＮ１（３２６）が垂直出力線３２２と接続され、この蓄積容量ＣＴＮ１（３２６）はノイズ成分の信号を保持するようになる。
【００３７】
続いて行われるのは、光電変換素子３０２で発生した光電荷とノイズ成分の混合信号の蓄積である。まず垂直出力線３２２は、不図示の回路により、定電位にリセットされる。そののちＰＴＸ信号がハイレベルにされ、光電変換素子３０２に蓄積された光電荷が転送ＭＯＳトランジスタ３０３のＯＮにより、ＭＯＳトランジスタ３０６のフローティングゲートに転送される。その際、ＰＳＥＬ信号はハイレベルのままであるために、ソースフォロワ回路が動作状態となり、垂直出力線３２２上にＭＯＳトランジスタ３０６のフローティングゲートの電位に応じた「光信号＋ノイズ信号」の出力がなされる。このＰＴＸ信号がハイレベルの期間に、今回はＰＴＳ１信号をハイレベルにすることで、「光電荷成分＋ノイズ成分」を蓄積する蓄積容量ＣＴＳ１（３２７）が垂直出力線３２２と接続される。そして、この蓄積容量ＣＴＳ１（３２７）は光電荷成分＋ノイズ成分の信号を保持するようになる。
【００３８】
上述のように、１行分のノイズ成分と、フォトダイオードで発生した光信号＋ノイズ成分が、それぞれ蓄積容量ＣＴＮ１（３２６）、ＣＴＳ１（３２７）に蓄積される。以上の単位画素３０１で発生する信号電荷を第１の蓄積部３２３へと転送する期間を転送期間ＨＢＬＫ１と呼ぶこととする。
【００３９】
次に、蓄積容量ＣＴＮ１（３２６），ＣＴＳ１（３２７）に蓄積された信号電荷を第２の蓄積部３２８へと転送する。この転送期間を転送期間ＨＢＬＫ２と呼ぶこととする。ここで、転送期間ＨＢＬＫ２は、水平方向に分割された４つのブロック毎にそれぞれ異なるタイミングで転送を行う。
【００４０】
まず、画素Ａ１１及びＡ１２からの信号電荷を、転送期間ＨＢＬＫ２＿（１）に、第２の蓄積部（１）へ転送する。はじめに、信号ＰＣＴＲ＿１でＭＯＳトランジスタ３３７，３３８がＯＮされることにより、転送容量ＣＴＮ２（３３５）及びＣＴＳ２（３３６）がリセットされる。その後ＰＴＮ２＿１信号とＰＴＳ２＿１信号によってＭＯＳトランジスタ３３３，３３４がＯＮされることにより、蓄積容量ＣＴＮ１（３２６），ＣＴＳ１（３２７）に蓄積された信号電荷は、ＭＯＳトランジスタ３２９，３３０及び負荷電流源３３１，３３２で構成されるバッファアンプを介して、それぞれ蓄積容量ＣＴＮ２（３３５），ＣＴＳ２（３３６）に転送される。
【００４１】
同様にして、画素Ａ１３及びＡ１４からの信号電荷が、転送期間ＨＢＬＫ２＿（２）に第２の蓄積部（２）に転送され、画素Ａ１５及びＡ１６からの信号電荷が、転送期間ＨＢＬＫ２＿（３）に第２の蓄積部（３）に転送される。また、画素Ａ１７及びＡ１８からの信号電荷が、転送期間ＨＢＬＫ２＿（４）に第２の蓄積部（４）に転送される。
【００４２】
一方、蓄積容量ＣＴＮ２（３３５），ＣＴＳ２（３３６）に蓄積された信号電荷は、水平シフトレジスタＨＳＲにより制御される制御パルスＰＨから生成される転送パルスＰＨＮ，ＰＨＳによってＭＯＳトランジスタ３４０，３４１がＯＮされることによって、それぞれ容量ＣＨＮ３４２，ＣＨＳ３４３に転送される。
【００４３】
以上の、第２の蓄積部に蓄積された信号電荷を水平転送部へと転送し出力する期間を転送期間ＨＳＲと呼ぶこととする。
【００４４】
ここで、第２の蓄積部（１）から水平転送部への信号電荷転送は、転送期間ＨＢＬＫ２＿（１）が終了した時点で開始することが可能となるので、転送期間ＨＳＲの開始時刻は、転送期間ＨＢＬＫ２＿（２）の開始時刻と同時にすることが可能である。
【００４５】
上記の、画素Ａ１１〜Ａ１８からなる行の転送期間ＨＢＬＫ２＿（４）の終了と同時に、画素Ｂ１１〜Ｂ１８で構成される、次の行の読み出しが開始される。この場合も、読み出しタイミングの構成は、上で説明した画素Ａ１１〜Ａ１８からなる行の読み出しタイミングと同様である。この際、画素Ｂ１１〜Ｂ１８の転送期間ＨＢＬＫ１と画素Ａ１１〜Ａ１８の転送期間ＨＳＲが同時に行われることになる。しかし、転送期間ＨＢＬＫ１は、画素３０１から第１の蓄積部３２３への転送期間であり、転送期間ＨＳＲは、第２の蓄積部３２８から水平転送部３３９への転送期間であるため、両者が同時に行われても問題はない。
【００４６】
同様にして、画素Ａ２１〜Ａ２８からなる行と画素Ｂ２１〜Ｂ２８からなる行の信号の読み出しが順に行われ、１フレームの読み出しを完了する。
【００４７】
図５は本発明の第１の実施形態に係る撮像装置における読み出しタイミングを簡略化して示すタイミングブロック図である。
【００４８】
図４を用いて説明した第１の実施形態の撮像装置における駆動タイミングのうち、各ブロックの読み出し順等について、図５のタイミングブロック図を用いて簡潔に説明する。
【００４９】
図５において、時刻Ｔ５１に画素Ａ１１〜Ａ１８からなる１行目の画素３０１から第１の蓄積部３２３への転送期間（ＨＢＬＫ１）が開始される。時刻Ｔ５２に転送期間ＨＢＬＫ１が終了すると同時に、画素Ａ１１とＡ１２からの信号の第１の蓄積部３２３から第２の蓄積部３２８のブロック（１）への転送期間（ＨＢＬＫ２＿（１））が開始される。転送期間ＨＢＬＫ２＿（１）が完了する時刻Ｔ５３には、続けて画素Ａ１３とＡ１４からの信号の第２の蓄積部３２８のブロック（２）への転送期間（ＨＢＬＫ２＿（２））が開始される。それと同時に、第２の蓄積部３２８のブロック（１）の信号の水平転送部３３９への転送期間（ＨＳＲ＿（１））も開始される。この後、時刻Ｔ５４に転送期間ＨＢＬＫ２＿（２）が終了し、時刻Ｔ５５に転送期間ＨＳＲ＿（１）が終了する。ここで、本実施形態においては、各ブロックにおける第１の蓄積部３２３から第２の蓄積部３２８への転送期間（ＨＢＬＫ２＿（Ｘ））よりも、第２の蓄積部３２８から水平転送部への転送期間（ＨＳＲ）の方が長い時間がかかるように、第２の蓄積部３２８の分割数を設定することとし、時刻Ｔ５５が時刻Ｔ５４よりも先にくることはないものとする。これによって、この後順に行われる、画素Ａ１５、Ａ１６及びＡ１７、Ａ１８からの信号の第１の蓄積部３２３から第２の蓄積部３２８のブロック（３）、（４）への転送期間（ＨＢＬＫ２＿（３）、ＨＢＬＫ２＿（４））は、図５に示すように、各ブロックの水平転送部への転送期間（ＨＳＲ（３）、ＨＳＲ（４））とは時間が重ならないように連続して行うことが可能となる。
【００５０】
転送期間ＨＢＬＫ２＿（４）が終了する時刻Ｔ５６には、第１の蓄積部の信号は全て転送し終えているため、時刻Ｔ５６には、画素Ｂ１１〜Ｂ１８からなる２行目の画素３０１からの、第１の蓄積部３２３への転送期間（ＨＢＬＫ１）を開始できる。
【００５１】
図５においては、時刻Ｔ５６に２行目の転送期間ＨＢＬＫ１を開始し、時刻Ｔ５７に２行目の転送期間ＨＢＬＫ１が終了し、かつ、２行目の転送期間ＨＢＬＫ２＿（１）を開始するようなタイミングとした。しかし、第２の蓄積部３２８のブロック（４）から水平転送部３３９への転送期間（ＨＳＲ＿（４））が終了する時刻Ｔ５８に、同時に２行目の転送期間ＨＢＬＫ２＿（１）も終了するようなタイミングとすれば、各行の水平転送を、間を空けずに連続して行うことが可能となるため、信号読み出しにかかる総時間を、水平転送にかかる総時間にまで短縮することが可能となる。よって転送期間ＨＢＬＫ１及び転送期間ＨＳＲの長さの関係によっては、２行目の転送期間ＨＢＬＫ１の開始時刻は、時刻Ｔ５６よりも遅くすることも可能である。
【００５２】
以上と同様に、３行目、４行目を読み出すことにより、上述のように、信号読み出しにかかる総時間は、水平転送にかかる総時間にまで短縮することが可能となる。
【００５３】
なお、信号読み出しにかかる総時間を水平転送にかかる総時間にまで短縮するために必要な、ブロック分割数設定の条件としては、上述の転送期間ＨＢＬＫ２＿（Ｘ）よりも転送期間ＨＳＲが長くなるようにすることの他に、次のことが必要である。すなわち、転送期間ＨＢＬＫ１と転送期間ＨＢＬＫ２の全ブロック分の長さの和、即ち時刻Ｔ５１からＴ５６までの長さが、全ブロックの転送期間ＨＳＲの長さ、即ち時刻Ｔ５３からＴ５８までの長さより短くなるようにする。
【００５４】
ちなみに、もし第２の蓄積部がブロック分割されておらず、全列の信号を同時に第２の蓄積部に転送するような構成であるとすると、転送期間ＨＢＬＫ２と転送期間ＨＳＲを重ねることはできなくなる。そのため、２つの行の転送期間ＨＳＲの間に、転送期間ＨＢＬＫ２を挟まなければならなくなる。これでは、転送期間ＨＢＬＫ２の分だけ、１行の読み出しにかかる時間が長くなってしまう。
【００５５】
（第２の実施形態）
本発明の第２の実施形態は、第１の実施形態において説明した、第２の蓄積部３２８のブロック数を、撮影するモードに応じて切り換える構成としたものである。なお、撮像装置の構成としては図１のブロック図を用いて説明したものと同じ構成とする。
【００５６】
図６は本発明の第２の実施形態に係るＣＭＯＳ撮像素子の読み出し部を説明する概念図である。
【００５７】
図６におけるＣＭＯＳ撮像素子の画素３０１は、画素Ａ１〜Ａ１６、Ｂ１〜Ｂ１６、Ｃ１〜Ｃ１６、Ｄ１〜Ｄ１６の４行１６列の画素群で構成され、第２の蓄積部３２８は、それぞれ２列分ごとに対応した、８つのブロックに分割されている。なお、その他の各構成要素は図２の概念図で説明したものと同一とする。また、各構成部位の詳細も、図３の回路図で説明したものと同一とする。
【００５８】
次に図７及び図８のタイミング図を用いて、第２の実施形態に係わる撮像装置の信号読み出しタイミングについて詳細に説明する。
【００５９】
図７は本発明の第２の実施形態に係わる撮像装置における全画素を読み出す場合の読み出しタイミングを簡略化して示すタイミング図である。
【００６０】
図７において、時刻Ｔ７１に画素Ａ１〜Ａ１６からなる１行目の、画素３０１から第１の蓄積部３２３への転送期間（ＨＢＬＫ１）が開始される。時刻Ｔ７２に転送期間ＨＢＬＫ１が終了すると同時に、画素Ａ１とＡ２からの信号の第１の蓄積部３２３から第２の蓄積部３２８のブロック（１）への転送期間（ＨＢＬＫ２＿（１））が開始される。転送期間ＨＢＬＫ２＿（１）が完了する時刻Ｔ７３には、続けて画素Ａ３とＡ４からの信号の第２の蓄積部３２８のブロック（２）への転送期間（ＨＢＬＫ２＿（２））が開始される。それと同時に、第２の蓄積部３２８のブロック（１）の信号の水平転送部３３９への転送期間（ＨＳＲ＿（１））も開始される。
【００６１】
その後、図５を用いて説明した第１の実施形態と同様にして、時刻Ｔ７４に、画素Ａ１５とＡ１６からの信号の第１の蓄積部３２３から第２の蓄積部３２８のブロック（８）への転送期間（ＨＢＬＫ２＿（８））が終了する。
【００６２】
時刻Ｔ７４以降に、２行目の転送期間ＨＢＬＫ１を開始する。その際、１行目の第２の蓄積部３２８のブロック（８）から水平転送部３３９への転送期間（ＨＳＲ＿（８））が終了する時刻Ｔ７５に、同時に２行目の転送期間ＨＢＬＫ２＿（１）も終了するようなタイミングとなるような開始時刻とする。
【００６３】
以上と同様に、３行目、４行目の読み出しを行うことにより、信号読み出しにかかる総時間は、水平転送にかかる総時間にまで短縮することが可能となる。
【００６４】
図８は第２の実施形態に係わる撮像装置における一部の列を抜き出して読み出す場合の読み出しタイミングを簡略化して示すタイミング図である。
【００６５】
図８を用いて説明する、第２の実施形態の撮像装置における部分読み出しモードは、ここでは全体の半分の列を読み出すモードであるとする。そして、図８においては、画面中央付近の画素Ａ５〜Ａ１２、Ｂ５〜Ｂ１２、Ｃ５〜Ｃ１２、Ｄ５〜Ｄ１２の４行８列の画素群を読み出すこととする。
【００６６】
図８において、時刻Ｔ８１に画素Ａ５〜Ａ１２からなる１行目の、画素３０１から第１の蓄積部３２３への転送期間（ＨＢＬＫ１）が開始される。なお、転送期間ＨＢＬＫ１及び各ブロックの転送期間ＨＢＬＫ２、転送期間ＨＳＲの長さは、図７を用いて説明した第２の実施形態の撮像装置における、全画素読み出しモード時の各転送期間の長さと同じであるとする。
【００６７】
時刻Ｔ８２に転送期間ＨＢＬＫ１が終了すると同時に、画素Ａ５とＡ６からの信号の第１の蓄積部３２３から第２の蓄積部３２８のブロック（３）への転送と画素Ａ７とＡ８からの信号の第１の蓄積部３２３から第２の蓄積部３２８のブロック（４）への転送とが同時に開始される（ＨＢＬＫ２＿（３）、（４））。転送期間ＨＢＬＫ２＿（３）、（４）が完了する時刻Ｔ８３には、続けて画素Ａ９とＡ１０からの信号の第１の蓄積部３２３から第２の蓄積部３２８のブロック（５）への転送と、画素Ａ１１とＡ１２からの信号の第１の蓄積部３２３から第２の蓄積部３２８のブロック（６）への転送とが同時に開始される（ＨＢＬＫ２＿（５）、（６））。それと同時に、時刻Ｔ８３には、第２の蓄積部３２８のブロック（３）及びブロック（４）の信号の水平転送部３３９への転送期間（ＨＳＲ＿（３）、（４））も開始される。
【００６８】
その後、転送期間ＨＢＬＫ２＿（５）、（６）が終了する時刻Ｔ８４以降に、２行目の転送期間ＨＢＬＫ１を開始する。その際、１行目の第２の蓄積部３２８のブロック（５）及びブロック（６）から水平転送部３３９への転送期間（ＨＳＲ＿（５）、（６））が終了する時刻Ｔ８５に、同時に２行目の転送期間ＨＢＬＫ２＿（３）、（４）も終了するようなタイミングとなるような開始時刻とする。
【００６９】
以上と同様に、３行目、４行目の読み出しを行うことにより、信号読み出しにかかる総時間は、水平転送にかかる総時間にまで短縮することが可能となる。
【００７０】
図７及び図８を用いて説明したように、信号読み出しにかかる総時間を水平転送にかかる総時間にまで短縮するために最適な、第２の蓄積部３２８の分割ブロックの構成列数は、読み出し列数の異なる読み出しモードにおいては、それぞれ異なることがわかる。
【００７１】
なお、図７、図８を用いて説明した第２の実施形態の撮像装置の駆動タイミングにおいて、各種駆動パルスの詳細な設定については、図４を用いて説明した第１の実施形態の撮像装置における駆動タイミングと同様であるため、説明は割愛する。
【００７２】
（第３の実施形態）
この第３の実施形態では、第１の実施形態において説明した、第１の蓄積部３２３、第２の蓄積部３２８、水平転送部３３９をそれぞれ２つづつ有し、画素３０１の偶数列の画素からの信号と奇数列の画素からの信号を、それぞれ異なる転送経路で読み出す。すなわち、２チャンネル読み出し（信号出力経路を複数備える）構成のものである。なお、撮像装置の構成としては図１のブロック図を用いて説明したものと同じ構成とする。
【００７３】
図９は第３の実施形態に係わるＣＭＯＳ撮像素子の読み出し部を説明する概念図である。
【００７４】
図９におけるＣＭＯＳ撮像素子の画素３０１は、画素Ａ１〜Ａ１６、Ｂ１〜Ｂ１６、Ｃ１〜Ｃ１６、Ｄ１〜Ｄ１６の４行１６列の画素群で構成される。第１の蓄積部３２３、第２の蓄積部３２８、水平転送部３３９はそれぞれ２つづつ配置される。なお、図９で用いた各構成要素は、図２の概念図で説明したものと同一とする。また、各構成部位の詳細も、図３の回路図で説明したものと同一とする。
【００７５】
図９を用いて１行目の画素Ａ１〜Ａ１６の転送経路について説明する。
【００７６】
画素Ａ１，Ａ３，Ａ５，Ａ７，Ａ９，Ａ１１，Ａ１３，Ａ１５の奇数列の信号は、第１の蓄積部Ａに転送される。その後、画素Ａ１，Ａ３の信号は第２の蓄積部Ａ（１）を介して、水平転送部Ａへと転送される。同様に画素Ａ５，Ａ７の信号は第２の蓄積部Ａ（２）を介し、画素Ａ９，Ａ１１の信号は第２の蓄積部Ａ（３）を介し、画素Ａ１３，Ａ１５の信号は第２の蓄積部Ａ（４）を介して、水平転送部Ａへと転送される。水平転送部Ａへと転送された信号は出力部Ａへと出力される。画素Ａ２，Ａ４，Ａ６，Ａ８，Ａ１０，Ａ１２，Ａ１４，Ａ１６の偶数列の信号は、第１の蓄積部Ｂに転送される。その後は奇数列と同様に、画素Ａ２，Ａ４の信号は第２の蓄積部Ｂ（１）を介し、画素Ａ６，Ａ８の信号は第２の蓄積部Ｂ（２）を介し、画素Ａ１０，Ａ１２の信号は第２の蓄積部Ｂ（３）を介し、画素Ａ１４，Ａ１６の信号は第２の蓄積部Ｂ（４）を介して、水平転送部Ｂへと転送される。水平転送部Ｂへと転送された信号は出力部Ｂへと出力される。なお、２行目以降の信号についても、１行目と同様の転送経路にて出力される。
【００７７】
図９において２つの出力チャンネルの信号読み出しは、それぞれ独立のタイミングで行うことが可能である。よって、第２の蓄積部Ａ（１）を介する、画素Ａ１，Ａ３の信号読み出しと、第２の蓄積部Ｂ（１）を介する、画素Ａ２，Ａ４の信号読み出しは、同時に行うことが可能である。同様に、第２の蓄積部Ａ（２）と第２の蓄積部Ｂ（２）、第２の蓄積部Ａ（３）と第２の蓄積部Ｂ（３）、第２の蓄積部Ａ（４）と第２の蓄積部Ｂ（４）のそれぞれを介する信号読み出しは、それぞれ同時に行うことが可能である。このことから、本撮像装置の信号読み出し部の構成としては、第２の蓄積部Ａ（１）と第２の蓄積部Ｂ（１）、第２の蓄積部Ａ（２）と第２の蓄積部Ｂ（２）、第２の蓄積部Ａ（３）と第２の蓄積部Ｂ（３）、第２の蓄積部Ａ（４）と第２の蓄積部Ｂ（４）は、それぞれ同じブロックとしてまとめて考えてよい。このようにまとめた場合、第２の蓄積部の各ブロックには、それぞれ各チャンネル２画素づつの合計４つの画素からの信号が転送されてくると考えられる。
【００７８】
なお、上記のように２つの出力チャンネルをまとめて考えることによって、全体の信号読み出し部の構成としては、第２の蓄積部を４つに分割した、第１の実施形態に係わる撮像装置の読み出し部の構成と等価であると考えられる。、即ち、全体の信号読み出しタイミングは、図４及び図５を用いて説明した、第１の実施形態の撮像装置の駆動タイミングと同様となる。
【００７９】
以上、図１〜図９を用いて本発明の実施形態に係わる撮像装置について説明してきたが、本発明はこれに限定されることはなく、様々な形態をとることが可能である。
【００８０】
例えば、図６〜図８を用いて説明してきた第２の実施形態においては、読み出しモードとして、全画素を読み出すモードと、一部分を読み出すモードを有し、２つのモードで第２の蓄積部のブロック分割を切り換えるような構成とした。しかし、本発明はこれに限定されることなく、例えば、全画素を読み出すモードと、水平方向に加算を行うことで読み出し列数を少なくするようなモードとで、第２の蓄積部のブロック分割を切り換えるような構成にしてもよい。その他、読み出し列数の異なる様々なモードを切り換えて使用する際に第２の蓄積部のブロック分割を切り換えるような構成にすることが可能である。
【００８１】
また、図９を用いて説明してきた第３の実施形態においては、信号読み出し部の転送経路が２つである、２チャンネル読み出し構成とした。しかし、本発明はこれに限定されることなく、必要な読み出し速度と、許容される撮像装置の大きさやコストに応じて、転送経路の数を複数配置する構成としてもかまわない。この場合、複数の転送経路の構成が同じであるならば、第２の蓄積部の各ブロックに転送される画素信号の列数は、出力チャンネルの倍数となる。
【００８２】
また、第１から第３の実施形態において、第２の蓄積部を分割するブロックの構成を、各出力チャンネル毎に、水平方向に連続的に隣接する列を束ねる構成とした。しかし、本発明はこれに限定されることなく、それぞれ離れた位置にある列をまとめて１つのブロックにする構成にしてもかまわないし、全く規則性のないランダムな組み合わせでブロックを形成する構成にしてもかまわない。
【００８３】
（他の実施形態）
また、各実施形態の目的は、次のような方法によっても達成される。すなわち、前述した実施形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体（または記録媒体）を、システムあるいは装置に供給する。そして、そのシステムあるいは装置のコンピュータ（またはＣＰＵやＭＰＵ）が記憶媒体に格納されたプログラムコードを読み出し実行する。この場合、記憶媒体から読み出されたプログラムコード自体が前述した実施形態の機能を実現することになり、そのプログラムコードを記憶した記憶媒体は本発明を構成することになる。また、コンピュータが読み出したプログラムコードを実行することにより、前述した実施形態の機能が実現されるだけでなく、本発明には次のような場合も含まれる。すなわち、プログラムコードの指示に基づき、コンピュータ上で稼働しているオペレーティングシステム（ＯＳ）などが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される。
【００８４】
さらに、次のような場合も本発明に含まれる。すなわち、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張カードやコンピュータに接続された機能拡張ユニットに備わるメモリに書込まれる。その後、そのプログラムコードの指示に基づき、その機能拡張カードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される。
【００８５】
本発明を上記記憶媒体に適用する場合、その記憶媒体には、先に説明した手順に対応するプログラムコードが格納されることになる。
【図面の簡単な説明】
【００８６】
【図１】本発明の第１の実施形態に係わる撮像装置の構成を示すブロック図である。
【図２】第１の実施形態に係わる撮像素子の読み出し部を説明する概念図である。
【図３】第１の実施形態に係わる撮像素子の構成を説明する回路図である。
【図４】第１の実施形態に係わる撮像装置における読み出し時の駆動タイミングを示すタイミングチャートである。
【図５】第１の実施形態に係わる撮像装置における読み出しタイミングを簡略化して示すタイミング図である。
【図６】第２の実施形態に係わる撮像素子の読み出し部を説明する概念図である。
【図７】第２の実施形態に係わる撮像装置における全画素読出時の読み出しタイミングを簡略化して示すタイミング図である。
【図８】第２の実施形態に係わる撮像装置における部分読出時の読み出しタイミングを簡略化して示すタイミング図である。
【図９】第３の実施形態に係るＣＭＯＳ撮像素子の読み出し部を説明する概念図である。
【符号の説明】
【００８７】
１０１  光学系
１０２  メカニカルシャッタ
１０３  撮像素子
１０４  アナログ信号処理回路
１０５  ＣＤＳ回路
１０６  信号増幅器
１０７  クランプ回路
１０８  Ａ／Ｄ変換器
１１０  タイミング信号発生回路
１１１  駆動回路
１１２  デジタル信号処理回路
１１３  画像メモリ
１１４  画像記録媒体
１１５  記録回路
１１６  画像表示装置
１１７  表示回路
１１８  システム制御部
１１９  不揮発性メモリ（ＲＯＭ）
１２０  揮発性メモリ（ＲＡＭ）
１２１  温度検出回路
１２２  蓄積時間設定手段
１２３  撮影モード設定手段
３０１  単位画素
３０２  フォトダイオード
３０３  転送スイッチ
３０４  リセットスイッチ
３０５  行選択スイッチ
３０６  増幅アンプ
３０７  浮遊拡散層（フローティングディフュージョン）
３２１  負荷電流源
３２２  垂直出力線
３２３  第１の蓄積部
３２８  第２の蓄積部
３２４，３２５，３３３，３３４，３４０，３４１  転送スイッチ
３２６，３２７，３３５，３３６，３４２，３４３  容量
３３７，３３８  リセットスイッチ
３３９  水平転送部
３４４  差動アンプ
【図１】
2010171812.tif 000003
【図２】
2010171812.tif 000004
【図３】
2010171812.tif 000005
【図４】
2010171812.tif 000006
【図５】
2010171812.tif 000007
【図６】
2010171812.tif 000008
【図７】
2010171812.tif 000009
【図８】
2010171812.tif 000010
【図９】
2010171812.tif 000011