(57)【要約】【課題】同一周期で互いに位相が異なる複数の三角波を高周波かつ高精度で発生する。【解決手段】同一周期で互いに位相が異なる複数のパルス信号を発生するパルス発生回路と、前記複数のパルス信号がそれぞれ供給される複数の充放電回路と、を備え、前記複数の充放電回路は、コンデンサに、所定の電流値で充電させるための第１の電流または所定の電流値で放電させるための第２の電流を供給する電流供給回路と、前記パルス信号が供給された場合および前記コンデンサの両端電圧が所定の基準電圧に達した場合に、前記電流供給回路から前記コンデンサに供給される前記第１の電流と前記第２の電流とを切り替える充放電制御回路と、をそれぞれ有する。【選択図】図１
2010171726.tif 000002
【特許請求の範囲】
【請求項１】
同一周期で互いに位相が異なる複数のパルス信号を発生するパルス発生回路と、
前記複数のパルス信号がそれぞれ供給される複数の充放電回路と、
を備え、
前記複数の充放電回路は、
コンデンサに、所定の電流値で充電させるための第１の電流または所定の電流値で放電させるための第２の電流を供給する電流供給回路と、
前記パルス信号が供給された場合および前記コンデンサの両端電圧が所定の基準電圧に達した場合に、前記電流供給回路から前記コンデンサに供給される前記第１の電流と前記第２の電流とを切り替える充放電制御回路と、
をそれぞれ有することを特徴とする三角波発生回路。
【請求項２】
前記充放電制御回路は、
前記第１および第２の電流を前記コンデンサにそれぞれ供給するための一対のスイッチ回路と、
前記一対のスイッチ回路を相補的にオンまたはオフするスイッチ制御回路と、
を含み、
前記スイッチ制御回路は、前記パルス信号が供給された場合には前記一対のスイッチ回路の何れか一方をオンし、前記コンデンサの両端電圧が前記基準電圧に達した場合には前記一対のスイッチ回路の他方をオンすることを特徴とする請求項１に記載の三角波発生回路。
【請求項３】
前記パルス発生回路は、
クロック信号の立ち上がりエッジのタイミングをパルスとして示す第１のエッジ検出信号を出力する第１のエッジ検出回路と、
前記クロック信号の立ち下がりエッジのタイミングをパルスとして示す第２のエッジ検出信号を出力する第２のエッジ検出回路と、
を有し、
前記第１および第２のエッジ検出信号は、前記複数の充放電回路に前記複数のパルス信号としてそれぞれ供給されることを特徴とする請求項１または請求項２に記載の三角波発生回路。
【請求項４】
前記パルス発生回路は、
第１のクロック信号の立ち上がりエッジまたは立ち下がりエッジの何れか一方のタイミングをパルスとして示すエッジ検出信号を出力するエッジ検出回路と、
前記第１のクロック信号の周期ごとに前記複数の充放電回路のうちの何れか１つを順次選択する出力選択回路と、
を有し、
前記エッジ検出信号は、前記出力選択回路によって選択されている充放電回路に前記パルス信号として供給されることを特徴とする請求項１または請求項２に記載の三角波発生回路。
【請求項５】
前記出力選択回路は、前記第１のクロック信号でカウントするカウンタを含み、前記カウンタのカウント値に応じて前記複数の充放電回路のうちの何れか１つを順次選択することを特徴とする請求項４に記載の三角波発生回路。
【請求項６】
前記パルス発生回路は、第２のクロック信号を分周して、前記第１のクロック信号として出力する分周回路をさらに有し、
前記カウンタの進数は、選択信号に応じて、前記充放電回路の個数以下の値に設定され、
前記分周回路の分周比は、前記選択信号に応じて、前記進数として設定され得る値の最小公倍数を前記進数で除算した値に設定されることを特徴とする請求項５に記載の三角波発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、三角波発生回路に関する。
【背景技術】
【０００２】
パーソナルコンピュータなどの電子機器で使用される直流電圧を生成する電源として、ＰＷＭ（Pulse Width Modulation：パルス幅変調）制御によって所望の直流電圧を生成するスイッチング電源が一般に知られている。例えば、特許文献１において、平滑化された出力電圧と三角波やのこぎり波（鋸歯状波）とをＰＷＭコンパレータによって比較し、当該ＰＷＭコンパレータの出力に応じてスイッチング素子のオン・オフを制御するＤＣ−ＤＣコンバータが開示されている。  
このようにして、三角波やのこぎり波を出力電圧との電圧比較用信号として用いることによって、ＰＷＭ信号を生成し、所望の直流電圧を生成することができる。
【特許文献１】特開２００７−１７４８５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
多くの電子回路が組み込まれている電子機器では、互いに異なる位相でＰＷＭ制御される複数のスイッチング電源を搭載し、それぞれのスイッチング電源に接続される負荷を分散することが、電子機器全体の最大消費電力を小さくする観点からも望ましい。例えば図１３または図１４に示すように、一般的な三角波発生回路８ａまたは８ｂから三角波ＴＷ１を出力し、反転増幅回路９から三角波ＴＷ１を反転した三角波ＴＷ２を出力することによって、互いに位相が１８０°ずれたＰＷＭ制御を行うことができる。  
しかしながら、例えば図１５（Ｂ２）および（Ｃ２）に示すように、反転増幅回路９に入力される三角波ＴＷ１が対称三角波でない場合には、反転増幅回路９から出力される三角波ＴＷ２は、三角波ＴＷ１に対して位相が１８０°ずれた三角波とはならず、互いに位相が１８０°ずれたＰＷＭ制御を行うことができない。また、例えば図１６（Ｂ）および（Ｃ）に示すように、三角波ＴＷ１の周波数が高い（周期が短い）場合には、オペアンプ（演算増幅器）９０のスルーレートなどによって、三角波ＴＷ２の波形は丸みを帯び、ＰＷＭ制御の精度が低下してしまう。  
そのため、互いに異なる位相でＰＷＭ制御される複数のスイッチング電源を用いる場合、のこぎり波を含む対称でない三角波を電圧比較用信号として用いることはできず、また、スイッチング電源のスイッチング周波数を高くすることもできない。
【課題を解決するための手段】
【０００４】
前述した課題を解決する主たる本発明は、同一周期で互いに位相が異なる複数のパルス信号を発生するパルス発生回路と、前記複数のパルス信号がそれぞれ供給される複数の充放電回路と、を備え、前記複数の充放電回路は、コンデンサに、所定の電流値で充電させるための第１の電流または所定の電流値で放電させるための第２の電流を供給する電流供給回路と、前記パルス信号が供給された場合および前記コンデンサの両端電圧が所定の基準電圧に達した場合に、前記電流供給回路から前記コンデンサに供給される前記第１の電流と前記第２の電流とを切り替える充放電制御回路と、をそれぞれ有することを特徴とする三角波発生回路である。  
本発明の他の特徴については、添付図面及び本明細書の記載により明らかとなる。
【発明の効果】
【０００５】
本発明によれば、同一周期で互いに位相が異なる複数の三角波を高周波かつ高精度で発生することができる。
【発明を実施するための最良の形態】
【０００６】
本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。
【０００７】
＜第１実施形態＞
ここでは、本発明の第１の実施形態として、同一周期で互いに位相が１８０°ずれた２つの三角波を出力する三角波発生回路について説明する。以下、図１を参照して、本実施形態における三角波発生回路の構成について説明する。
【０００８】
図１に示されている三角波発生回路は、パルス発生回路５、および充放電回路１ａ、２ａを含んで構成されている。  
パルス発生回路５は、本実施形態では、例えば（第１の）エッジ検出回路５１、インバータ（反転回路）５０、および（第２の）エッジ検出回路５２で構成されている。
【０００９】
エッジ検出回路５１は、例えば遅延回路５１０、インバータ５１１、およびＡＮＤ回路（論理積回路）５１２を含んで構成されている。遅延回路５１０には、クロック信号ＣＫ１が入力され、遅延回路５１０の出力信号は、インバータ５１１に入力されている。また、ＡＮＤ回路５１２の一方の入力ＩＮａにはクロック信号ＣＫ１が、他方の入力ＩＮｂにはインバータ５１１の出力信号が、それぞれ入力され、ＡＮＤ回路５１２の出力信号は、パルス信号ＰＷ１として充放電回路１ａに入力されている。
【００１０】
インバータ５０には、クロック信号ＣＫ１が入力され、インバータ５０の出力信号は、反転クロック信号ＣＫ１Ｂとしてエッジ検出回路５２に入力されている。
【００１１】
エッジ検出回路５２は、例えば遅延回路５２０、インバータ５２１、およびＡＮＤ回路５２２を含んで構成されている。遅延回路５２０には、反転クロック信号ＣＫ１Ｂが入力され、遅延回路５２０の出力信号は、インバータ５２１に入力されている。また、ＡＮＤ回路５２２の一方の入力ＩＮｃには反転クロック信号ＣＫ１Ｂが、他方の入力ＩＮｄにはインバータ５２１の出力信号が、それぞれ入力され、ＡＮＤ回路５２２の出力信号は、パルス信号ＰＷ２として充放電回路２ａに入力されている。
【００１２】
充放電回路１ａは、本実施形態では、例えばＲＳＦＦ（ＲＳ型フリップフロップ）１０、電流源１１、１３、スイッチ回路１２、１４、コンデンサ１５、およびコンパレータ（比較器）１６で構成されている。ＲＳＦＦ１０は、Ｓ入力（セット入力）にコンパレータ１６の出力信号が、Ｒ入力（リセット入力）にパルス信号ＰＷ１が、それぞれ入力され、非反転出力信号および反転出力信号が、それぞれスイッチ回路１２および１４の制御信号となっている。また、電源電位ＶＤＤに接続された電流源１１、スイッチ回路１２、スイッチ回路１４、およびグランド電位に接続された電流源１３は、当該順序で直列に接続されている。さらに、コンパレータ１６は、反転入力がスイッチ回路１２および１４の接続点に接続され、非反転入力に基準電圧Ｖｒｅｆ１が印加され、前述したように、出力信号がＲＳＦＦ１０のＳ入力に入力されている。そして、コンデンサ１５は、一端がスイッチ回路１２および１４の接続点に、他端がグランド電位に、それぞれ接続され、両端電圧が、三角波ＴＷ１として充放電回路１ａから出力されている。
【００１３】
充放電回路２ａは、本実施形態では、例えばＲＳＦＦ２０、電流源２１、２３、スイッチ回路２２、２４、コンデンサ２５、およびコンパレータ２６で構成されている。充放電回路２ａは、充放電回路１ａと同様に接続されており、ＲＳＦＦ２０のＲ入力には、パルス信号ＰＷ２が入力され、コンデンサ２５の両端電圧は、三角波ＴＷ２として充放電回路２ａから出力されている。
【００１４】
次に、図１および図２を参照して、本実施形態における三角波発生回路の動作について説明する。なお、本明細書において、スイッチ回路は、制御信号がハイ・レベルの場合にオンとなり、制御信号がロー・レベルの場合にオフとなるものとする。  
パルス発生回路５には、例えば図２（Ａ）に示すようなクロック信号ＣＫ１が入力される。
【００１５】
エッジ検出回路５１のＡＮＤ回路５１２の入力ＩＮａには、クロック信号ＣＫ１が入力され、入力ＩＮｂには、例えば図２（Ｂ）に示すように、クロック信号ＣＫ１が遅延回路５１０によって遅延され、さらに、インバータ５１１によって反転された信号が入力される。また、ＡＮＤ回路５１２は、入力信号の論理積を出力するため、例えば図２（Ｃ）に示すように、入力ＩＮａおよびＩＮｂへの入力信号がいずれもハイ・レベルの間のみハイ・レベルとなる信号を出力する。そして、当該ＡＮＤ回路５１２の出力信号は、クロック信号ＣＫ１の立ち上がりエッジのタイミングをパルスとして示す第１のエッジ検出信号となっており、さらに、前述したように、パルス信号ＰＷ１として充放電回路１ａに入力される。
【００１６】
エッジ検出回路５２のＡＮＤ回路５２２の入力ＩＮｃには、例えば図２（Ｆ）に示すように、クロック信号ＣＫ１がインバータ５０によって反転された反転クロック信号ＣＫ１Ｂが入力され、入力ＩＮｄには、例えば図２（Ｇ）に示すように、反転クロック信号ＣＫ１Ｂが遅延回路５２０によって遅延され、さらに、インバータ５２１によって反転された信号が入力される。また、ＡＮＤ回路５２２は、入力信号の論理積を出力するため、例えば図２（Ｈ）に示すように、入力ＩＮｃおよびＩＮｄへの入力信号がいずれもハイ・レベルの間のみハイ・レベルとなる信号を出力する。そして、当該ＡＮＤ回路５２２の出力信号は、反転クロック信号ＣＫ１Ｂの立ち上がりエッジのタイミング、すなわち、クロック信号ＣＫ１の立ち下がりエッジのタイミングをパルスとして示す第２のエッジ検出信号となっており、さらに、前述したように、パルス信号ＰＷ２として充放電回路２ａに入力される。
【００１７】
このようにして、パルス発生回路５は、エッジ検出回路５１から、クロック信号ＣＫ１の立ち上がりエッジのタイミングをパルスとして示す第１のエッジ検出信号を、充放電回路１ａにパルス信号ＰＷ１として供給し、エッジ検出回路５２から、クロック信号ＣＫ１の立ち下がりエッジのタイミングをパルスとして示す第２のエッジ検出信号を、充放電回路２ａにパルス信号ＰＷ２として供給する。
【００１８】
充放電回路１ａのＲＳＦＦ１０のＲ入力にハイ・レベルのパルス信号ＰＷ１が入力されると、例えば図２（Ｄ１）の（１）の期間のように、ＲＳＦＦ１０の非反転出力信号ＳＷ１がロー・レベルとなるため、スイッチ回路１２がオフ、スイッチ回路１４がオンとなり、コンデンサ１５は、電流源１３に流入する（第２の）電流Ｉｄによって放電される。ここで、コンデンサ１５の容量をＣとし、コンデンサ１５の両端電圧Ｖｃを時間ｔで微分すると、
ｄＶｃ／ｄｔ＝−Ｉｄ／Ｃ
となるため、電流Ｉｄが一定である場合、例えば図２（Ｅ１）の（１）の期間のように、電圧Ｖｃは一定の傾きで下降する。
【００１９】
次に、電圧Ｖｃが基準電圧Ｖｒｅｆ１まで下降し、ＲＳＦＦ１０のＳ入力に入力されているコンパレータ１６の出力信号がハイ・レベルとなると、例えば図２（Ｄ１）の（２）の期間のように、ＲＳＦＦ１０の非反転出力信号ＳＷ１がハイ・レベルとなるため、スイッチ回路１２がオン、スイッチ回路１４がオフとなり、コンデンサ１５は、電流源１１から流出する（第１の）電流Ｉｃによって充電される。ここで、コンデンサ１５の両端電圧Ｖｃを時間ｔで微分すると、
ｄＶｃ／ｄｔ＝Ｉｃ／Ｃ
となるため、電流Ｉｃが一定である場合、例えば図２（Ｅ１）の（２）の期間のように、電圧Ｖｃは一定の傾きで上昇する。
【００２０】
このようにして、充放電回路１ａは、パルス信号ＰＷ１が供給された場合には、スイッチ回路１２をオフ、スイッチ回路１４をオンし、電流源１３から電流Ｉｄを供給することによって、コンデンサ１５を一定の電流値で放電し、コンデンサ１５の両端電圧Ｖｃが基準電圧Ｖｒｅｆ１まで下降した場合には、スイッチ回路１２をオン、スイッチ回路１４をオフし、電流源１１から電流Ｉｃを供給することによって、コンデンサ１５を一定の電流値で充電する。当該動作を繰り返すことによって、充放電回路１ａの出力電圧は、例えば図２（Ｅ１）に示すように、クロック信号ＣＫ１の立ち上がりエッジで下降を開始し、基準電圧Ｖｒｅｆ１まで下降すると上昇へと切り替わる三角波ＴＷ１となる。なお、図２（Ｄ１）および（Ｅ１）は、電流ＩｃおよびＩｄの電流値が等しい場合を示しており、三角波ＴＷ１は、上昇および下降の傾きの絶対値が等しい対称三角波となっている。一方、電流Ｉｄの電流値が電流Ｉｃに対して非常に大きい場合には、三角波ＴＷ１は、例えば図２（Ｅ２）に示すように、のこぎり波となる。
【００２１】
前述したように、充放電回路２ａのＲＳＦＦ２０のＲ入力にはパルス信号ＰＷ２が入力されているため、充放電回路２ａの出力電圧は、例えば図２（Ｊ１）または（Ｊ２）に示すように、クロック信号ＣＫ１の立ち下がりエッジで下降を開始し、基準電圧Ｖｒｅｆ１まで下降すると上昇へと切り替わる三角波ＴＷ２となる。
【００２２】
このようにして、充放電回路１ａおよび２ａは、クロック信号ＣＫ１と同じ周期を有し、互いに位相がクロック信号ＣＫ１の半周期、すなわち、１８０°ずれた三角波ＴＷ１およびＴＷ２をそれぞれ出力する。
【００２３】
＜第２実施形態＞
ここでは、本発明の第２の実施形態として、同一周期で互いに位相が１８０°ずれた２つの三角波を出力する、第１実施形態と異なる構成の三角波発生回路について説明する。以下、図３を参照して、本実施形態における三角波発生回路の構成について説明する。
【００２４】
図３に示されている三角波発生回路は、パルス発生回路５、および充放電回路１ｂ、２ｂを含んで構成されている。なお、本実施形態におけるパルス発生回路５は、第１実施形態のパルス発生回路５と同様の構成となっている。
【００２５】
充放電回路１ｂは、本実施形態では、例えばＲＳＦＦ１０、電流源１１、１３、スイッチ回路１２、１４、コンデンサ１５、およびコンパレータ１６で構成されている。ＲＳＦＦ１０は、Ｓ入力にコンパレータ１６の出力信号が、Ｒ入力にパルス信号ＰＷ１が、それぞれ入力され、非反転出力信号および反転出力信号が、それぞれスイッチ回路１４および１２の制御信号となっている。また、電源電位ＶＤＤに接続された電流源１１、スイッチ回路１２、スイッチ回路１４、およびグランド電位に接続された電流源１３は、当該順序で直列に接続されている。さらに、コンパレータ１６は、非反転入力がスイッチ回路１２および１４の接続点に接続され、反転入力に基準電圧Ｖｒｅｆ２が印加され、前述したように、出力信号がＲＳＦＦ１０のＳ入力に入力されている。そして、コンデンサ１５は、一端がスイッチ回路１２および１４の接続点に、他端がグランド電位に、それぞれ接続され、両端電圧が、三角波ＴＷ１として充放電回路１ｂから出力されている。
【００２６】
充放電回路２ｂは、本実施形態では、例えばＲＳＦＦ２０、電流源２１、２３、スイッチ回路２２、２４、コンデンサ２５、およびコンパレータ２６で構成されている。充放電回路２ｂは、充放電回路１ｂと同様に接続されており、ＲＳＦＦ２０のＲ入力には、パルス信号ＰＷ２が入力され、コンデンサ２５の両端電圧は、三角波ＴＷ２として充放電回路２ｂから出力されている。
【００２７】
次に、図３および図４を参照して、本実施形態における三角波発生回路の動作について説明する。
【００２８】
第１実施形態の場合と同様に、パルス発生回路５は、例えば図４（Ａ）に示すようなクロック信号ＣＫ１が入力され、（第１の）エッジ検出回路５１から、例えば図４（Ｃ）に示すようなパルス信号ＰＷ１を充放電回路１ｂに供給し、（第２の）エッジ検出回路５２から、例えば図４（Ｈ）に示すようなパルス信号ＰＷ２を充放電回路２ｂに供給する。
【００２９】
充放電回路１ｂのＲＳＦＦ１０のＲ入力にハイ・レベルのパルス信号ＰＷ１が入力されると、例えば図４（Ｄ１）の（１）の期間のように、ＲＳＦＦ１０の反転出力信号ＳＷ１がハイ・レベルとなるため、スイッチ回路１２がオン、スイッチ回路１４がオフとなり、コンデンサ１５は、電流源１１から流出する（第１の）電流Ｉｃによって充電される。ここで、コンデンサ１５の容量をＣとし、コンデンサ１５の両端電圧Ｖｃを時間ｔで微分すると、
ｄＶｃ／ｄｔ＝Ｉｃ／Ｃ
となるため、電流Ｉｃが一定である場合、例えば図４（Ｅ１）の（１）の期間のように、電圧Ｖｃは一定の傾きで上昇する。
【００３０】
次に、電圧Ｖｃが基準電圧Ｖｒｅｆ２まで上昇し、ＲＳＦＦ１０のＳ入力に入力されているコンパレータ１６の出力信号がハイ・レベルとなると、例えば図４（Ｄ１）の（２）の期間のように、ＲＳＦＦ１０の反転出力信号ＳＷ１がロー・レベルとなるため、スイッチ回路１２がオフ、スイッチ回路１４がオンとなり、コンデンサ１５は、電流源１３に流入する（第２の）電流Ｉｄによって放電される。ここで、コンデンサ１５の両端電圧Ｖｃを時間ｔで微分すると、
ｄＶｃ／ｄｔ＝−Ｉｄ／Ｃ
となるため、電流Ｉｄが一定である場合、例えば図４（Ｅ１）の（２）の期間のように、電圧Ｖｃは一定の傾きで下降する。
【００３１】
このようにして、充放電回路１ｂは、パルス信号ＰＷ１が供給された場合には、スイッチ回路１２をオン、スイッチ回路１４をオフし、電流源１１から電流Ｉｃを供給することによって、コンデンサ１５を一定の電流値で充電し、コンデンサ１５の両端電圧Ｖｃが基準電圧Ｖｒｅｆ２まで上昇した場合には、スイッチ回路１２をオフ、スイッチ回路１４をオンし、電流源１３から電流Ｉｄを供給することによって、コンデンサ１５を一定の電流値で放電する。当該動作を繰り返すことによって、充放電回路１ｂの出力電圧は、例えば図４（Ｅ１）に示すように、クロック信号ＣＫ１の立ち上がりエッジで上昇を開始し、基準電圧Ｖｒｅｆ２まで上昇すると下降へと切り替わる三角波ＴＷ１となる。なお、図４（Ｄ１）および（Ｅ１）は、電流ＩｃおよびＩｄの電流値が等しい場合を示しており、三角波ＴＷ１は、上昇および下降の傾きの絶対値が等しい対称三角波となっている。一方、電流Ｉｃの電流値が電流Ｉｄに対して非常に大きい場合には、三角波ＴＷ１は、例えば図４（Ｅ２）に示すように、図２（Ｅ２）に示したのこぎり波を反転した、のこぎり波（逆のこぎり波）となる。
【００３２】
前述したように、充放電回路２ｂのＲＳＦＦ２０のＲ入力にはパルス信号ＰＷ２が入力されているため、充放電回路２ｂの出力電圧は、例えば図４（Ｊ１）または（Ｊ２）に示すように、クロック信号ＣＫ１の立ち下がりエッジで上昇を開始し、基準電圧Ｖｒｅｆ２まで上昇すると下降へと切り替わる三角波ＴＷ２となる。
【００３３】
このようにして、充放電回路１ｂおよび２ｂは、クロック信号ＣＫ１と同じ周期を有し、互いに位相がクロック信号ＣＫ１の半周期、すなわち、１８０°ずれた三角波ＴＷ１およびＴＷ２をそれぞれ出力する。
【００３４】
＜第３実施形態＞
ここでは、本発明の第３の実施形態として、同一周期で互いに位相が１２０°ずつずれた３つの三角波を出力する三角波発生回路について説明する。以下、図５を参照して、本実施形態における三角波発生回路の構成について説明する。
【００３５】
図５に示されている三角波発生回路は、パルス発生回路６ａ、充放電回路１ａ、２ａ、３ａ、および分周回路７ａを含んで構成されている。なお、本実施形態における充放電回路１ａ、２ａ、および３ａは、第１実施形態の充放電回路１ａおよび２ａと同様の構成となっており、それぞれ、パルス信号ＰＷ１、ＰＷ２、およびＰＷ３が入力され、三角波ＴＷ１、ＴＷ２、およびＴＷ３を出力している。
【００３６】
パルス発生回路６ａは、本実施形態では、例えば、パルス発生回路５のエッジ検出回路５１と同様の構成となっているエッジ検出回路６１、３進カウンタであるカウンタ６２ａ、および３つの出力を有するＤＥＭＵＸ（デマルチプレクサ）６３ａで構成されている。エッジ検出回路６１には、（第１の）クロック信号ＣＫ１が入力され、エッジ検出回路６１の出力信号は、エッジ検出信号ＰＷ０としてＤＥＭＵＸ６３ａのデータ入力に入力されている。また、クロック信号ＣＫ１は、カウンタ６２ａにも入力され、カウンタ６２ａのカウント値ＣＮ３は、ＤＥＭＵＸ６３ａの選択制御入力に入力されている。そして、ＤＥＭＵＸ６３ａの選択制御入力の値に対応する３つの出力信号は、パルス信号ＰＷ１として充放電回路１ａに、パルス信号ＰＷ２として充放電回路２ａに、パルス信号ＰＷ３として充放電回路３ａに、それぞれ入力されている。
【００３７】
３分周回路である分周回路７ａは、クロック信号ＣＫ１が入力され、クロック信号ＣＫ３を出力している。
【００３８】
次に、図５および図６を参照して、本実施形態における三角波発生回路の動作について説明する。
【００３９】
パルス発生回路６ａのエッジ検出回路６１およびカウンタ６２ａには、例えば図６（Ｂ）に示すような、周期Ｔのクロック信号ＣＫ１が入力される。また、エッジ検出回路６１は、例えば図６（Ｃ）に示すように、クロック信号ＣＫ１の立ち上がりエッジのタイミングをパルスとして示すエッジ検出信号ＰＷ０を出力する。さらに、カウンタ６２ａは、クロック信号ＣＫ１の立ち下がりエッジでカウントアップし、例えば図６（Ｄ）に示すように、カウント値ＣＮ３が０から２までの変化を繰り返す。そして、ＤＥＭＵＸ６３ａは、選択制御入力に入力されるカウント値ＣＮ３に応じて充放電回路１ａないし３ａのうちの何れか１つを順次選択し、当該選択されている充放電回路にエッジ検出信号ＰＷ０をそれぞれパルス信号ＰＷ１ないしＰＷ３として出力する。
【００４０】
より具体的には、パルス発生回路６ａは、ＤＥＭＵＸ６３ａの各出力が例えば抵抗（不図示）によってプルダウンされており、充放電回路１ａには、エッジ検出信号ＰＷ０のパルスのうちカウント値ＣＮ３が０の場合のパルスのみが含まれるパルス信号ＰＷ１を、充放電回路２ａには、カウント値ＣＮ３が１の場合のパルスのみが含まれるパルス信号ＰＷ２を、充放電回路３ａには、カウント値ＣＮ３が２の場合のパルスのみが含まれるパルス信号ＰＷ３を、それぞれ出力する。したがって、パルス信号ＰＷ１ないしＰＷ３にそれぞれ含まれるパルスのタイミングは、例えば図６（Ｅ）ないし（Ｇ）に示すように、互いにクロック信号ＣＫ１の周期Ｔだけずれている。
【００４１】
充放電回路１ａないし３ａは、例えば図６（Ｉ）ないし（Ｋ）に示すように、それぞれ、パルス信号ＰＷ１ないしＰＷ３のパルスのタイミングで下降を開始し、基準電圧Ｖｒｅｆ１まで下降すると上昇へと切り替わる三角波ＴＷ１ないしＴＷ３を出力する。したがって、三角波ＴＷ１ないしＴＷ３は、クロック信号ＣＫ１の３倍の周期３Ｔを有し、互いにクロック信号ＣＫ１の周期Ｔだけずれた波形となる。
【００４２】
分周回路７ａは、クロック信号ＣＫ１を３分周し、例えば図６（Ｍ）に示すような、周期３Ｔのクロック信号ＣＫ３を出力する。
【００４３】
このようにして、充放電回路１ａないし３ａは、クロック信号ＣＫ３と同じ周期３Ｔを有し、互いに位相がクロック信号ＣＫ３の１／３周期Ｔ、すなわち、１２０°ずれた三角波ＴＷ１ないしＴＷ３をそれぞれ出力する。
【００４４】
＜第４実施形態＞
ここでは、本発明の第４の実施形態として、同一周期で互いに位相が９０°ずつずれた４つの三角波を出力する三角波発生回路について説明する。以下、図７を参照して、本実施形態における三角波発生回路の構成について説明する。
【００４５】
図７に示されている三角波発生回路は、パルス発生回路６ｂ、充放電回路１ａ、２ａ、３ａ、４ａ、および分周回路７ｂを含んで構成されている。なお、本実施形態における充放電回路１ａ、２ａ、３ａ、および４ａは、第１実施形態の充放電回路１ａおよび２ａと同様の構成となっており、それぞれ、パルス信号ＰＷ１、ＰＷ２、ＰＷ３、およびＰＷ４が入力され、三角波ＴＷ１、ＴＷ２、ＴＷ３、およびＴＷ４を出力している。
【００４６】
パルス発生回路６ｂは、本実施形態では、例えば、パルス発生回路５のエッジ検出回路５１と同様の構成となっているエッジ検出回路６１、４進カウンタであるカウンタ６２ｂ、および４つの出力を有するＤＥＭＵＸ６３ｂで構成されている。エッジ検出回路６１には、（第１の）クロック信号ＣＫ１が入力され、エッジ検出回路６１の出力信号は、エッジ検出信号ＰＷ０としてＤＥＭＵＸ６３ｂのデータ入力に入力されている。また、クロック信号ＣＫ１は、カウンタ６２ｂにも入力され、カウンタ６２ｂのカウント値ＣＮ４は、ＤＥＭＵＸ６３ｂの選択制御入力に入力されている。そして、ＤＥＭＵＸ６３ｂの選択制御入力の値に対応する４つの出力信号は、パルス信号ＰＷ１として充放電回路１ａに、パルス信号ＰＷ２として充放電回路２ａに、パルス信号ＰＷ３として充放電回路３ａに、パルス信号ＰＷ４として充放電回路４ａに、それぞれ入力されている。
【００４７】
４分周回路である分周回路７ｂは、クロック信号ＣＫ１が入力され、クロック信号ＣＫ４を出力している。
【００４８】
次に、図７および図８を参照して、本実施形態における三角波発生回路の動作について説明する。
【００４９】
パルス発生回路６ｂのエッジ検出回路６１およびカウンタ６２ｂには、例えば図８（Ｂ）に示すような、周期Ｔのクロック信号ＣＫ１が入力される。また、エッジ検出回路６１は、例えば図８（Ｃ）に示すように、クロック信号ＣＫ１の立ち上がりエッジのタイミングをパルスとして示すエッジ検出信号ＰＷ０を出力する。さらに、カウンタ６２ｂは、クロック信号ＣＫ１の立ち下がりエッジでカウントアップし、例えば図８（Ｄ）に示すように、カウント値ＣＮ４が０から３までの変化を繰り返す。そして、ＤＥＭＵＸ６３ｂは、選択制御入力に入力されるカウント値ＣＮ４に応じて充放電回路１ａないし４ａのうちの何れか１つを順次選択し、当該選択されている充放電回路にエッジ検出信号ＰＷ０をそれぞれパルス信号ＰＷ１ないしＰＷ４として出力する。
【００５０】
より具体的には、パルス発生回路６ｂは、ＤＥＭＵＸ６３ｂの各出力が例えば抵抗（不図示）によってプルダウンされており、充放電回路１ａには、エッジ検出信号ＰＷ０のパルスのうちカウント値ＣＮ４が０の場合のパルスのみが含まれるパルス信号ＰＷ１を、充放電回路２ａには、カウント値ＣＮ４が１の場合のパルスのみが含まれるパルス信号ＰＷ２を、充放電回路３ａには、カウント値ＣＮ４が２の場合のパルスのみが含まれるパルス信号ＰＷ３を、充放電回路４ａには、カウント値ＣＮ４が３の場合のパルスのみが含まれるパルス信号ＰＷ４を、それぞれ出力する。したがって、パルス信号ＰＷ１ないしＰＷ４にそれぞれ含まれるパルスのタイミングは、例えば図８（Ｅ）ないし（Ｈ）に示すように、互いにクロック信号ＣＫ１の周期Ｔだけずれている。
【００５１】
充放電回路１ａないし４ａは、例えば図８（Ｉ）ないし（Ｌ）に示すように、それぞれ、パルス信号ＰＷ１ないしＰＷ４のパルスのタイミングで下降を開始し、基準電圧Ｖｒｅｆ１まで下降すると上昇へと切り替わる三角波ＴＷ１ないしＴＷ４を出力する。したがって、三角波ＴＷ１ないしＴＷ４は、クロック信号ＣＫ１の４倍の周期４Ｔを有し、互いにクロック信号ＣＫ１の周期Ｔだけずれた波形となる。
【００５２】
分周回路７ｂは、クロック信号ＣＫ１を４分周し、例えば図８（Ｍ）に示すような、周期４Ｔのクロック信号ＣＫ４を出力する。
【００５３】
このようにして、充放電回路１ａないし４ａは、クロック信号ＣＫ４と同じ周期４Ｔを有し、互いに位相がクロック信号ＣＫ４の１／４周期Ｔ、すなわち、９０°ずれた三角波ＴＷ１ないしＴＷ４をそれぞれ出力する。
【００５４】
＜第５実施形態＞
ここでは、本発明の第５の実施形態として、同一周期で互いに位相が１８０°ずれた２つの三角波を出力する２出力動作、同一周期で互いに位相が１２０°ずつずれた３つの三角波を出力する３出力動作、および同一周期で互いに位相が９０°ずつずれた４つの三角波を出力する４出力動作を選択可能な三角波発生回路について説明する。以下、図９を参照して、本実施形態における三角波発生回路の構成について説明する。
【００５５】
図９に示されている三角波発生回路は、パルス発生回路６ｃ、充放電回路１ａ、２ａ、３ａ、４ａ、および分周回路７ｃを含んで構成されている。なお、本実施形態における充放電回路１ａ、２ａ、３ａ、および４ａは、第１実施形態の充放電回路１ａおよび２ａと同様の構成となっており、それぞれ、パルス信号ＰＷ１、ＰＷ２、ＰＷ３、およびＰＷ４が入力され、三角波ＴＷ１、ＴＷ２、ＴＷ３、およびＴＷ４を出力している。
【００５６】
パルス発生回路６ｃは、本実施形態では、例えば、分周比を設定可能な分周回路６０、パルス発生回路５のエッジ検出回路５１と同様の構成となっているエッジ検出回路６１、進数を設定可能なカウンタ６２ｃ、および４つの出力を有するＤＥＭＵＸ６３ｃで構成されている。分周回路６０は、（第２の）クロック信号ＣＫ１が入力され、（第１の）クロック信号ＣＫＭを出力している。また、エッジ検出回路６１には、クロック信号ＣＫＭが入力され、エッジ検出回路６１の出力信号は、エッジ検出信号ＰＷ０としてＤＥＭＵＸ６３ｃのデータ入力に入力されている。さらに、クロック信号ＣＫＭは、カウンタ６２ｃにも入力され、カウンタ６２ｃのカウント値ＣＮＮは、ＤＥＭＵＸ６３ｃの選択制御入力に入力されている。そして、ＤＥＭＵＸ６３ｃの選択制御入力の値に対応する４つの出力信号は、パルス信号ＰＷ１として充放電回路１ａに、パルス信号ＰＷ２として充放電回路２ａに、パルス信号ＰＷ３として充放電回路３ａに、パルス信号ＰＷ４として充放電回路４ａに、それぞれ入力されている。なお、分周回路６０の分周比Ｍおよびカウンタ６２ｃの進数Ｎは、選択信号ＳＥＬに応じて設定される。
【００５７】
１２分周回路である分周回路７ｃは、クロック信号ＣＫ１が入力され、クロック信号ＣＫ１２を出力している。
【００５８】
次に、図９ないし図１２を参照して、本実施形態における三角波発生回路の動作について説明する。なお、本実施形態において、カウンタ６２ｃの進数Ｎは、一例として、選択信号ＳＥＬに応じて、２、３、または４の何れかの値に設定されるものとする。また、この場合、分周回路６０の分周比Ｍは、選択信号ＳＥＬに応じて、進数Ｎとして設定され得る値の最小公倍数１２を進数Ｎで除算した値、すなわち、Ｎ＝２に対してＭ＝６に、Ｎ＝３に対してＭ＝４に、Ｎ＝４に対してＭ＝３に、それぞれ設定される。さらに、分周回路７ｃの分周比は、進数Ｎとして設定され得る値の最小公倍数１２であり、分周回路７ｃは、クロック信号ＣＫ１を１２分周し、例えば図１０（Ｍ）に示すような、周期１２Ｔのクロック信号ＣＫ１２を出力する。
【００５９】
まず、図９および図１０を参照して、Ｎ＝２かつＭ＝６の場合の動作について説明する。
【００６０】
パルス発生回路６ｃの分周回路６０は、例えば図１０（Ａ）に示すような、周期Ｔのクロック信号ＣＫ１を６分周し、例えば図１０（Ｂ）に示すような、周期６Ｔのクロック信号ＣＫＭをエッジ検出回路６１およびカウンタ６２ｃに出力する。また、エッジ検出回路６１は、例えば図１０（Ｃ）に示すように、クロック信号ＣＫＭの立ち上がりエッジのタイミングをパルスとして示すエッジ検出信号ＰＷ０を出力する。さらに、カウンタ６２ｃは、クロック信号ＣＫＭの立ち下がりエッジでカウントアップし、例えば図１０（Ｄ）に示すように、カウント値ＣＮＮが０から１までの変化を繰り返す。そして、ＤＥＭＵＸ６３ｃは、選択制御入力に入力されるカウント値ＣＮＮに応じて充放電回路１ａまたは２ａを交互に選択し、当該選択されている充放電回路にエッジ検出信号ＰＷ０をそれぞれパルス信号ＰＷ１およびＰＷ２として出力する。
【００６１】
より具体的には、パルス発生回路６ｃは、ＤＥＭＵＸ６３ｃの各出力が例えば抵抗（不図示）によってプルダウンされており、充放電回路１ａには、エッジ検出信号ＰＷ０のパルスのうちカウント値ＣＮＮが０の場合のパルスのみが含まれるパルス信号ＰＷ１を、充放電回路２ａには、カウント値ＣＮＮが１の場合のパルスのみが含まれるパルス信号ＰＷ２を、それぞれ出力する。したがって、パルス信号ＰＷ１およびＰＷ２にそれぞれ含まれるパルスのタイミングは、例えば図１０（Ｅ）および（Ｆ）に示すように、互いにクロック信号ＣＫＭの周期６Ｔだけずれている。なお、パルス信号ＰＷ３およびＰＷ４は、例えば図１０（Ｇ）および（Ｈ）に示すように、いずれもロー・レベルに固定される。
【００６２】
充放電回路１ａおよび２ａは、例えば図１０（Ｉ）および（Ｊ）に示すように、それぞれ、パルス信号ＰＷ１およびＰＷ２のパルスのタイミングで下降を開始し、基準電圧Ｖｒｅｆ１まで下降すると上昇へと切り替わる三角波ＴＷ１およびＴＷ２を出力する。したがって、三角波ＴＷ１およびＴＷ２は、クロック信号ＣＫＭの２倍の周期１２Ｔを有し、互いにクロック信号ＣＫＭの周期６Ｔだけずれた波形となる。なお、パルス信号ＰＷ３およびＰＷ４には、充放電回路にコンデンサの放電を開始させるためのパルスが含まれていないため、充放電回路３ａおよび４ａの出力電圧は、例えば図１０（Ｋ）および（Ｌ）に示すように、いずれも電源電圧ＶＤＤまで充電されて定常状態となる。
【００６３】
このようにして、Ｎ＝２かつＭ＝６の場合、充放電回路１ａおよび２ａは、クロック信号ＣＫ１２と同じ周期１２Ｔを有し、互いに位相がクロック信号ＣＫ１２の１／２周期６Ｔ、すなわち、１８０°ずれた三角波ＴＷ１およびＴＷ２をそれぞれ出力する。
【００６４】
次に、図９および図１１を参照して、Ｎ＝３かつＭ＝４の場合の動作について説明する。
【００６５】
パルス発生回路６ｃの分周回路６０は、例えば図１１（Ａ）に示すような、周期Ｔのクロック信号ＣＫ１を４分周し、例えば図１１（Ｂ）に示すような、周期４Ｔのクロック信号ＣＫＭをエッジ検出回路６１およびカウンタ６２ｃに出力する。この場合、エッジ検出回路６１、カウンタ６２ｃ、およびＤＥＭＵＸ６３ｃの動作は、第３実施形態のパルス発生回路６ａにおいて、クロック信号ＣＫ１の代わりにクロック信号ＣＫＭが入力される場合の動作と同様であり、パルス発生回路６ｃから出力されるパルス信号ＰＷ１ないしＰＷ３にそれぞれ含まれるパルスのタイミングは、例えば図１１（Ｅ）ないし（Ｇ）に示すように、互いにクロック信号ＣＫＭの周期４Ｔだけずれている。なお、パルス信号ＰＷ４は、例えば図１１（Ｈ）に示すように、ロー・レベルに固定される。
【００６６】
充放電回路１ａないし３ａは、例えば図１１（Ｉ）ないし（Ｋ）に示すように、それぞれ、パルス信号ＰＷ１ないしＰＷ３のパルスのタイミングで下降を開始し、基準電圧Ｖｒｅｆ１まで下降すると上昇へと切り替わる三角波ＴＷ１ないしＴＷ３を出力する。したがって、三角波ＴＷ１ないしＴＷ３は、クロック信号ＣＫＭの３倍の周期１２Ｔを有し、互いにクロック信号ＣＫＭの周期４Ｔだけずれた波形となる。なお、パルス信号ＰＷ４には、充放電回路にコンデンサの放電を開始させるためのパルスが含まれていないため、充放電回路４ａの出力電圧は、例えば図１１（Ｌ）に示すように、電源電圧ＶＤＤまで充電されて定常状態となる。
【００６７】
このようにして、Ｎ＝３かつＭ＝４の場合、充放電回路１ａないし３ａは、クロック信号ＣＫ１２と同じ周期１２Ｔを有し、互いに位相がクロック信号ＣＫ１２の１／３周期４Ｔ、すなわち、１２０°ずれた三角波ＴＷ１ないしＴＷ３をそれぞれ出力する。
【００６８】
次に、図９および図１２を参照して、Ｎ＝４かつＭ＝３の場合の動作について説明する。
【００６９】
パルス発生回路６ｃの分周回路６０は、例えば図１２（Ａ）に示すような、周期Ｔのクロック信号ＣＫ１を３分周し、例えば図１２（Ｂ）に示すような、周期３Ｔのクロック信号ＣＫＭをエッジ検出回路６１およびカウンタ６２ｃに出力する。この場合、エッジ検出回路６１、カウンタ６２ｃ、およびＤＥＭＵＸ６３ｃの動作は、第４実施形態のパルス発生回路６ｂにおいて、クロック信号ＣＫ１の代わりにクロック信号ＣＫＭが入力される場合の動作と同様であり、パルス発生回路６ｃから出力されるパルス信号ＰＷ１ないしＰＷ４にそれぞれ含まれるパルスのタイミングは、例えば図１２（Ｅ）ないし（Ｈ）に示すように、互いにクロック信号ＣＫＭの周期３Ｔだけずれている。
【００７０】
充放電回路１ａないし４ａは、例えば図１２（Ｉ）ないし（Ｌ）に示すように、それぞれ、パルス信号ＰＷ１ないしＰＷ４のパルスのタイミングで下降を開始し、基準電圧Ｖｒｅｆ１まで下降すると上昇へと切り替わる三角波ＴＷ１ないしＴＷ４を出力する。したがって、三角波ＴＷ１ないしＴＷ４は、クロック信号ＣＫＭの４倍の周期１２Ｔを有し、互いにクロック信号ＣＫＭの周期３Ｔだけずれた波形となる。
【００７１】
このようにして、Ｎ＝４かつＭ＝３の場合、充放電回路１ａないし４ａは、クロック信号ＣＫ１２と同じ周期１２Ｔを有し、互いに位相がクロック信号ＣＫ１２の１／４周期３Ｔ、すなわち、９０°ずれた三角波ＴＷ１ないしＴＷ４をそれぞれ出力する。
【００７２】
前述したように、図１、図３、図５、図７、および図９に示した三角波発生回路において、複数の充放電回路（１ａ、１ｂなど）は、パルス発生回路（５、６ａなど）から同一周期で互いに位相が異なる複数のパルス信号（ＰＷ１、ＰＷ２など）がそれぞれ供給され、電流Ｉｃを供給してコンデンサ（１５、２５）を一定の電流値で充電する動作と、電流Ｉｄを供給してコンデンサを一定の電流値で放電する動作とを、パルス信号が供給された場合およびコンデンサの両端電圧Ｖｃが基準電圧（Ｖｒｅｆ１、Ｖｒｅｆ２）に達した場合に、切り替えることによって、同一周期で互いに位相が異なる複数の三角波（ＴＷ１、ＴＷ２など）を高周波かつ高精度で発生することができる。
【００７３】
また、充放電制御回路は、パルス信号が供給された場合には、電流ＩｃおよびＩｄをコンデンサにそれぞれ供給するための一対のスイッチ回路（１２および１４、２２および２４）の何れか一方をオンし、コンデンサの両端電圧Ｖｃが基準電圧に達した場合には、一対のスイッチ回路の他方をオンするように、相補的に制御することによって、パルス信号を上昇または下降のタイミングとする三角波を出力することができる。
【００７４】
また、図１および図３に示したように、パルス発生回路５は、エッジ検出回路５１から、クロック信号ＣＫ１の立ち上がりエッジのタイミングをパルスとして示す第１のエッジ検出信号を出力し、エッジ検出回路５２から、クロック信号ＣＫ１の立ち下がりエッジのタイミングをパルスとして示す第２のエッジ検出信号を出力することによって、クロック信号ＣＫ１と同じ周期を有し、互いに位相が１８０°ずれたパルス信号ＰＷ１およびＰＷ２を充放電回路に供給することができる。
【００７５】
また、図５および図７に示したように、パルス発生回路（６ａ、６ｂ）は、クロック信号ＣＫ１の周期Ｔごとに複数の充放電回路のうちの何れか１つを順次選択し、当該選択されている充放電回路に、クロック信号ＣＫ１の立ち上がりエッジのタイミングをパルスとして示すエッジ検出信号ＰＷ０を出力することによって、クロック信号ＣＫ１を３分周または４分周したクロック信号と同じ周期を有し、互いに位相が１２０°または９０°ずれたパルス信号を充放電回路に供給することができる。
【００７６】
また、パルス発生回路（６ａ、６ｂ）は、クロック信号ＣＫ１でカウントするカウンタ（６２ａ、６２ｂ）のカウント値（ＣＮ３、ＣＮ４）に応じて複数の充放電回路のうちの何れか１つを順次選択することによって、互いにクロック信号ＣＫ１の周期Ｔだけタイミングがずれたパルスを含むパルス信号を充放電回路に供給することができる。
【００７７】
また、図９に示したように、パルス発生回路６ｃは、カウンタ６２ｃの進数Ｎを、選択信号ＳＥＬに応じて、充放電回路の個数（４）以下の値に設定し、クロック信号ＣＫ１を分周してクロック信号ＣＫＭを出力する分周回路６０の分周比Ｍを、選択信号ＳＥＬに応じて、進数Ｎとして設定され得る値（２、３、４）の最小公倍数（１２）を進数Ｎで除算した値（６、４、３）に設定することによって、同一周期で互いに位相が異なる複数の三角波の出力数を選択することができる。
【００７８】
なお、上記実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得るとともに、本発明にはその等価物も含まれる。
【００７９】
上記実施形態では、各エッジ検出回路は、一例として図１および図３のエッジ検出回路５１および５２に示したような、一次のデジタル微分（高域通過）フィルタとして構成されているが、これに限定されるものではない。各エッジ検出回路は、入力されるクロック信号の立ち上がりエッジまたは立ち下がりエッジの何れか一方のタイミングをパルスとして示すエッジ検出信号を出力する回路であり、例えば、アナログフィルタを用いてエッジを検出する構成や、複数回のサンプリング結果を用いてノイズによる誤動作を防止する構成としてもよい。
【００８０】
上記第３ないし第５実施形態では、各充放電回路は、第１実施形態の充放電回路１ａおよび２ａと同様の構成となっているが、これに限定されるものではない。第３ないし第５実施形態において、各充放電回路を、いずれも第２実施形態の充放電回路１ｂおよび２ｂと同様の構成としてもよい。
【図面の簡単な説明】
【００８１】
【図１】本発明の第１実施形態における三角波発生回路の構成を示す回路ブロック図である。
【図２】本発明の第１実施形態における三角波発生回路の（２出力）動作を説明する図である。
【図３】本発明の第２実施形態における三角波発生回路の構成を示す回路ブロック図である。
【図４】本発明の第２実施形態における三角波発生回路の（２出力）動作を説明する図である。
【図５】本発明の第３実施形態における三角波発生回路の構成を示すブロック図である。
【図６】本発明の第３実施形態における三角波発生回路の（３出力）動作を説明する図である。
【図７】本発明の第４実施形態における三角波発生回路の構成を示すブロック図である。
【図８】本発明の第４実施形態における三角波発生回路の（４出力）動作を説明する図である。
【図９】本発明の第５実施形態における三角波発生回路の構成を示すブロック図である。
【図１０】本発明の第５実施形態における三角波発生回路の２出力動作を説明する図である。
【図１１】本発明の第５実施形態における三角波発生回路の３出力動作を説明する図である。
【図１２】本発明の第５実施形態における三角波発生回路の４出力動作を説明する図である。
【図１３】互いに位相が異なる２つの三角波を出力する一般的な回路の一構成例を示す回路ブロック図である。
【図１４】互いに位相が異なる２つの三角波を出力する一般的な回路の他の構成例を示す回路ブロック図である。
【図１５】互いに位相が異なる２つの三角波を出力する一般的な回路の一動作を説明する図である。
【図１６】互いに位相が異なる２つの三角波を出力する一般的な回路の他の動作を説明する図である。
【符号の説明】
【００８２】
１ａ、１ｂ、２ａ、２ｂ、３ａ、４ａ  充放電回路
５、６ａ、６ｂ、６ｃ  パルス発生回路
７ａ、７ｂ、７ｃ  分周回路
８ａ、８ｂ  三角波発生回路
９          反転増幅回路
１０、２０  ＲＳＦＦ（ＲＳ型フリップフロップ）
１１、２１  電流源
１２、２２  スイッチ回路
１３、２３  電流源
１４、２４  スイッチ回路
１５、２５  コンデンサ
１６、２６  コンパレータ（比較器）
５０        インバータ（反転回路）
５１、５２  エッジ検出回路
６０        分周回路
６１        エッジ検出回路
６２ａ、６２ｂ、６２ｃ  カウンタ
６３ａ、６３ｂ、６３ｃ  ＤＥＭＵＸ（デマルチプレクサ）
８０        ＲＳＦＦ（ＲＳ型フリップフロップ）
８１、８３  電流源
８２、８４  スイッチ回路
８５        コンデンサ
８６、８７、８８  コンパレータ（比較器）
８９        インバータ（反転回路）
９０        オペアンプ（演算増幅器）
９１、９２  抵抗
５１０、５２０  遅延回路
５１１、５２１  インバータ（反転回路）
５１２、５２２  ＡＮＤ回路（論理積回路）
【図１】
2010171726.tif 000003
【図２】
2010171726.tif 000004
【図３】
2010171726.tif 000005
【図４】
2010171726.tif 000006
【図５】
2010171726.tif 000007
【図６】
2010171726.tif 000008
【図７】
2010171726.tif 000009
【図８】
2010171726.tif 000010
【図９】
2010171726.tif 000011
【図１０】
2010171726.tif 000012
【図１１】
2010171726.tif 000013
【図１２】
2010171726.tif 000014
【図１３】
2010171726.tif 000015
【図１４】
2010171726.tif 000016
【図１５】
2010171726.tif 000017
【図１６】
2010171726.tif 000018