(57)【要約】【課題】低誘電率絶縁膜に形成される酸化層を薄膜化する技術を提供する。【解決手段】半導体装置の製造方法は、基板上方に層間絶縁膜を形成する工程と、第１のエッチング工程及び第２のエッチング工程により層間絶縁膜にビアホールを形成する工程と、を備え、第２のエッチング工程は、層間絶縁膜のビアホールが形成される部分の側壁を平滑化するエッチング条件で実行される。【選択図】図５
2010067865.tif 000002
【特許請求の範囲】
【請求項１】
基板上方に層間絶縁膜を形成する工程と、
第１のエッチング工程及び第２のエッチング工程により前記層間絶縁膜にビアホールを形成する工程と、を備え、
前記第２のエッチング工程は、前記層間絶縁膜の前記ビアホールが形成される部分の側壁を平滑化するエッチング条件で実行される半導体装置の製造方法。
【請求項２】
前記層間絶縁膜の前記ビアホールが形成された部分と一部重複する部分に配線溝を形成する工程と、を更に備え、
前記第１のエッチング工程は、前記層間絶縁膜の前記ビアホールが形成される部分と前記層間絶縁膜の前記配線溝が形成される部分との重複部分をエッチングし、前記第２のエッチング工程は、前記層間絶縁膜の前記ビアホールが形成される部分の残余部分をエッチングする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第２のエッチング工程は、前記第１のエッチング工程で実行される圧力条件よりも高い圧力条件で実行される請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記第２のエッチング工程は、１０Ｐａ以上の圧力下で励起されるプラズマを用いて実行される請求項１から３の何れか一項に記載の半導体装置の製造方法。
【請求項５】
前記第２のエッチング工程は、一分子中の炭素数が２以上のフルオロカーボンを含むガスを用いて実行される請求項１から４の何れか一項に記載の半導体装置の製造方法。
【請求項６】
基板上方に層間絶縁膜を形成する工程と、
前記層間絶縁膜に配線溝を形成する工程と、を備え、
前記層間絶縁膜に配線溝を形成する工程は、前記層間絶縁膜の前記配線溝が形成される部分の少なくとも側壁を平滑化するエッチング条件で前記層間絶縁膜をエッチングする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の微細化と高集積化に伴い、半導体装置の配線間隔を狭小化する必要がある。配線間隔が短くなると寄生容量が増加し、電気信号の伝播遅延が発生する。配線間の最小ピッチが２００ｎｍ以下の半導体装置では、信号伝播遅延を抑制するために、比誘電率kが２．０から３．０の低い誘電率を有する層間絶縁膜が用いられている。特に、比誘電
率ｋが２．５以下の層間絶縁膜として、空孔を有する低密度の多孔質膜が用いられている。
【特許文献１】特開２００５−２１７１４３号公報
【特許文献２】特開２００７−１４２０９９号公報
【特許文献３】特開２００８−１１７９０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
多孔質の低誘電率絶縁膜の物理的、化学的特性は、半導体装置の製造工程において変化を受けやすい。例えば、空孔を有しない絶縁膜と比較して、多孔質の低誘電率絶縁膜の機械的強度は小さい。そのため、多孔質の低誘電率絶縁膜のChemical Mechanical Polishing（ＣＭＰ、化学機械研磨）工程において、スクラッチや膜の剥がれが発生する場合があ
る。
【０００４】
また、多孔質の低誘電率絶縁膜は、半導体装置の製造工程で使用されるプロセスガス、薬液及び水の膜内浸透を許容するため、半導体装置の性能劣化や信頼性低下を引き起こす場合がある。
【０００５】
エッチングを行うことにより低誘電率絶縁膜に所望の形状を形成した場合、エッチングのマスクとして使用したレジストを除去する。レジストを除去する工程では、酸素を含んだガスのプラズマを用いてアッシングが行われる。このとき、低誘電率絶縁膜もプラズマに曝される。酸素プラズマで励起された酸素ラジカルが低誘電率絶縁膜内に浸透することにより、誘電率の上昇等の重大な膜特性の劣化が引き起こされる。水素やアンモニアを含んだガスのプラズマを用いてアッシングを行う場合でも、同様の膜特性の劣化が引き起こされることがある。
【０００６】
酸素ラジカルが低誘電率絶縁膜内に浸透した場合、酸素ラジカルは低誘電率絶縁膜内に拡散して、低誘電率絶縁膜内の化学種と酸化反応を起こす。酸化された低誘電率絶縁膜の特性は、疎水性から親水性へと変化する。例えば、低誘電率絶縁膜としてメチル基を含むシリコン酸化膜を用いた場合、酸素ラジカルとの化学反応によって、低誘電率絶縁膜からメチル基が引き抜かれ、シラノール基へと置換される。低誘電率絶縁膜からメチル基が消失し、シラノール基が生成されると低誘電率絶縁膜の特性は疎水性から親水性へと変化する。
【０００７】
親水性となった低誘電率絶縁膜は水分を吸収する。吸湿が起こると、低誘電率絶縁膜の比誘電率ｋは大きく上昇し、配線の信号伝播特性の劣化が起こる。したがって、低誘電率絶縁膜の酸化層は可能な限り薄く形成することが好ましい。
【０００８】
本開示は、低誘電率絶縁膜に形成される酸化層を薄膜化する技術を提供することを目的
とする。
【課題を解決するための手段】
【０００９】
前記課題を解決するために、以下の手段を採用した。すなわち、本開示の半導体装置の製造方法は、基板上方に層間絶縁膜を形成する工程と、第１のエッチング工程及び第２のエッチング工程により層間絶縁膜にビアホールを形成する工程と、を備え、第２のエッチング工程は、層間絶縁膜のビアホールが形成される部分の側壁を平滑化するエッチング条件で実行される。層間絶縁膜のビアホールと一部重複するように層間絶縁膜に配線溝を形成する場合、層間絶縁膜のビアホールにはレジストが埋め込まれる。層間絶縁膜のビアホールが形成される部分の側壁を平滑化することにより、層間絶縁膜のビアホールに埋め込まれたレジストをアッシング工程で除去する際に形成される層間絶縁膜の酸化層を薄くすることが可能となる。
【発明の効果】
【００１０】
開示の方法によれば、低誘電率絶縁膜に形成される酸化層を薄膜化することができる。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照して本発明を実施するための最良の形態（以下、実施形態という）に係る半導体装置及びその製造方法について説明する。以下の実施形態の構成は例示であり、開示の半導体装置及びその製造方法は実施形態の構成に限定されない。
【００１２】
〈第１実施形態〉
図１から図１７を参照して、第１実施形態に係る半導体装置１及びその製造方法について説明する。第１実施形態に係る半導体装置１の製造方法においては、まず、図１に示すように、トランジスタ２や配線３が形成されたシリコン基板４の上方にシリコン炭化膜１０を形成する。シリコン炭化膜１０の下には、シリコン炭化膜１１、メタル膜２０及び配線３が形成されている。すなわち、シリコン炭化膜１１、メタル膜２０及び配線３を覆うようにシリコン炭化膜１０を形成する。
【００１３】
トランジスタ２は、シリコン基板４に形成された素子分離領域３０と素子分離領域３０との間に形成されている。トランジスタ２は、ゲート３１、サイドウォール３２、ソース領域３３及びドレイン領域３４等を備えている。シリコン基板４の上には、シリコン酸化膜４０が形成されている。シリコン酸化膜４０にはコンタクト３５が形成されている。シリコン酸化膜４０は、例えば、ＳｉＯ2である。
【００１４】
シリコン酸化膜４０の上には、シリコン炭化膜１２が形成されている。シリコン炭化膜１２の上には、低誘電率絶縁膜５０が形成されている。低誘電率絶縁膜５０の上には、シリコン炭化膜１１が形成されている。シリコン酸化膜４０及びコンタクト３５の上には、配線３を囲むようにメタル膜２０が形成されている。
【００１５】
シリコン炭化膜１０は、ＣＶＤ法又はスピンオングラス法により、約３０ｎｍの膜厚で形成される。シリコン炭化膜１０の膜厚の数値は、例示であって、他の値であってもよい。シリコン炭化膜１０は、例えば、ＳｉＣ、ＳｉＯＣ、ＳｉＯＣＨ又はＳｉＯであるが、これに限定されず、Ｓｉと、Ｃ及びＯの少なくとも１種以上とを含む化合物であってもよい。また、他の材料をシリコン炭化膜１０として使用してもよい。シリコン炭化膜１０は、シリコン炭化膜１０の下に形成されている配線３の拡散保護膜として機能する。すなわち、配線３が銅配線の場合、配線３に含まれる銅が上方に拡散することを抑制する保護膜として、シリコン炭化膜１０は機能する。
【００１６】
次に、図２に示すように、シリコン炭化膜１０の上に、ＣＶＤ法又はスピンオングラス
法により、約３００ｎｍの膜厚の低誘電率絶縁膜６０を形成する。低誘電率絶縁膜６０の膜厚の数値は、例示であって、他の値であってもよい。低誘電率絶縁膜６０として、比誘電率ｋが約２．２５である多孔質のＮＣＳ（Nano clustering silica）膜を用いてもよい。ただし、これに限定されず、低誘電率絶縁膜６０として、比誘電率ｋが他の値である絶縁膜を用いてもよいし、空孔を有する他の絶縁膜を用いてもよい。
【００１７】
そして、図２に示すように、低誘電率絶縁膜６０の上に、ＣＶＤ法又はスピンオングラス法により、約３０ｎｍの膜厚のシリコン炭化膜１３を形成する。シリコン炭化膜１３の膜厚の数値は、例示であって、他の値であってもよい。シリコン炭化膜１３は、例えば、ＳｉＣ、ＳｉＯＣ、ＳｉＯＣＨ又はＳｉＯであるが、これに限定されず、Ｓｉと、Ｃ及びＯの少なくとも１種以上とを含む化合物であってもよい。また、他の化合物をシリコン炭化膜１３として使用してもよい。
【００１８】
次に、図２に示すように、シリコン炭化膜１３の上に、ＣＶＤ法又はスピンオングラス法により、約１５０ｎｍの膜厚のシリコン酸化膜７０を形成する。シリコン酸化膜７０の膜厚の数値は、例示であって、他の値であってもよい。シリコン酸化膜７０は、例えば、ＳｉＯ2である。
【００１９】
ＣＶＤ法によりシリコン酸化膜７０を形成する場合、酸素を含むガスが用いられる。そのため、低誘電率絶縁膜６０の上にシリコン酸化膜７０を形成した場合、低誘電率絶縁膜６０の上面及びその周辺部分が酸化する可能性がある。第１実施形態では、低誘電率絶縁膜６０の上にシリコン炭化膜１３を形成し、シリコン炭化膜１３の上にシリコン酸化膜７０を形成することにより、低誘電率絶縁膜６０の上面及びその周辺部分が酸化することを抑制している。このように、シリコン炭化膜１３は、低誘電率絶縁膜６０の上面及びその周辺部分が酸化されることを抑制する酸化保護膜として機能する。なお、第１実施形態では、低誘電率絶縁膜６０の上にシリコン炭化膜１３を形成する例を示したが、これに限定されず、低誘電率絶縁膜６０の上面及びその周辺部分が酸化されることを抑制する他の保護膜を形成してもよい。
【００２０】
そして、図３に示すように、シリコン酸化膜７０の上に、ＣＶＤ法又はスピンオングラス法により、約８０ｎｍの膜厚の反射防止膜（ＢＡＲＣ）８０を形成する。反射防止膜８０の膜厚の数値は、例示であって、他の値であってもよい。
【００２１】
次に、図３に示すように、約１５０ｎｍの膜厚のレジストパターン８１を反射防止膜８０の上に形成する。レジストパターン８１の膜厚の数値は、例示であって、他の値であってもよい。レジストパターン８１の形成は、フォトレジストを反射防止膜８０に塗布した後、フォトリソグラフィでフォトレジストを加工することにより行う。フォトリソグラフィによる加工により、レジストパターン８１には、直径約８０ｎｍのビア（配線接続孔、ビアホール）がパターニングされる。フォトレジストとして、例えば、ＡｒＦレジストを用いてもよい。
【００２２】
そして、図４に示すように、レジストパターン８１をマスクとして、異方性ドライエッチングにより反射防止膜８０及びシリコン酸化膜７０をパターニングする。すなわち、レジストパターン８１をマスクとして、異方性ドライエッチングにより反射防止膜８０及びシリコン酸化膜７０にビアパターンを形成する。次に、酸素ガスのプラズマを用いたアッシングを行うことにより、レジストパターン８１とビアパターンが形成された反射防止膜８０とを除去する。
【００２３】
そして、図５に示すように、ビアパターンが形成されたシリコン酸化膜７０をマスクとして、異方性ドライエッチングによりシリコン炭化膜１３及び低誘電率絶縁膜６０を部分
的に除去する。したがって、シリコン酸化膜７０は、シリコン炭化膜１３及び低誘電率絶縁膜６０を部分的に除去するためのハードマスク膜（ハードマスク層）として機能する。低誘電率絶縁膜６０が部分的に除去されることで、低誘電率絶縁膜６０にビア８２が形成（開口）される。
【００２４】
ここで、低誘電率絶縁膜６０にビア８２を形成するためのエッチング工程（以下、ビアエッチング工程という）について説明する。ビアエッチング工程は、容量結合型の反応性イオンエッチング装置のチャンバー内で、シリコン基板４の温度を約２５℃に保持した状態で、二段階に分けて実行される。
【００２５】
まず、ビアエッチング工程の第一の段階（第１のエッチング工程に相当）について説明する。ビアエッチング工程の第一の段階では、一般的なエッチング条件で、低誘電率絶縁膜６０に対してエッチングが行われる。一般的なエッチング条件として、チャンバー内の圧力を比較的低くするとともに、電力を比較的高くすることにより、プラズマ中のイオンの異方性を高めることがある。
【００２６】
ビアエッチング工程の第一の段階では、後の工程におけるエッチングによって形成されるトレンチ（配線用の溝）の高さに一致する深さまで、低誘電率絶縁膜６０に対してエッチングが実行される。すなわち、ビアエッチング工程の第一段階では、低誘電率絶縁膜６０に対して実行されるエッチングの停止位置と、トレンチの底面の位置とが一致するように、低誘電率絶縁膜６０に対するエッチングを制御する。例えば、シリコン炭化膜１３の膜厚を３０ｎｍとし、シリコン炭化膜１３及び低誘電率絶縁膜６０に形成するトレンチの高さを１９０ｎｍとする場合、低誘電率絶縁膜６０に対するエッチング量が１６０ｎｍとなるように、エッチングを制御する。
【００２７】
例えば、流量８０ｓｃｃｍのＣＦ4ガス、流量１００ｓｃｃｍのＣＨＦ3ガス及び流量１００ｓｃｃｍのＡｒガスを、チャンバー内に供給しながら、４Ｐａのチャンバー内圧力下で、５００Ｗの高周波電力によりプラズマを励起して、エッチングを約２５秒実行してもよい。このような条件により、低誘電率絶縁膜６０に対してエッチングを行えば、低誘電率絶縁膜６０に対するエッチング量を１６０ｎｍに制御することが可能であり、アスペクト比が所望の値となるビア８２を低誘電率絶縁膜６０に開口することが可能となる。
【００２８】
ビアエッチング工程の第二の段階（第２のエッチング工程に相当）について説明する。ビアエッチング工程の第一の段階では、低誘電率絶縁膜６０の途中までエッチングを行い、ビアエッチング工程の第二の段階では、低誘電率絶縁膜６０の残りの部分に対してエッチングを行う。例えば、低誘電率絶縁膜６０の膜厚が３００ｎｍであり、ビアエッチング工程の第一の段階における低誘電率絶縁膜６０のエッチング量が１６０ｎｍである場合、ビアエッチング工程の第二の段階における低誘電率絶縁膜６０のエッチング量は１４０ｎｍとなる。
【００２９】
ビアエッチング工程の第二の段階では、ビアエッチング工程の第一の段階よりも高い圧力条件で、低誘電率絶縁膜６０に対してエッチングを行ってもよい。ビアエッチング工程の第一の段階において、チャンバー内の圧力を比較的低くして、低誘電率絶縁膜６０に対してエッチングを行うと、プラズマ中のイオンの異方性が強くなる。そのため、低誘電率絶縁膜６０の表面ラフネスが大きくなると考えられる。
【００３０】
ビアエッチング工程の第二の段階では、例えば、流量２００ｓｃｃｍのＣＦ4ガスを、
チャンバー内に供給しながら、約２５Ｐａのチャンバー内圧力下で、約１５０Ｗの高周波電力によりプラズマを励起して、低誘電率絶縁膜６０に対してエッチングを行ってもよい。
【００３１】
エッチング中のフルオロカーボンのポリマー堆積反応と、シリコン基板４に向かって加速されるイオンのエネルギーとの関係により、エッチング後の低誘電率絶縁膜６０の表面ラフネスは変動する。
【００３２】
チャンバー内の圧力が比較的低い条件で、低誘電率絶縁膜６０に対してエッチングが行われる場合、エッチング中のフルオロカーボンのポリマー堆積速度は低く、イオンのエネルギーは大きくなる。このようなチャンバー内の圧力が比較的低い条件では、低誘電率絶縁膜６０の表面に無数の凹凸が形成される。大きなエネルギーを持つイオンの衝撃によって、ポリマー堆積量が相対的に少ない表面局所部が過剰にエッチングされることにより、低誘電率絶縁膜６０の表面に凹凸が形成されると考えられる。
【００３３】
一方、チャンバー内の圧力が比較的高い条件で、低誘電率絶縁膜６０に対してエッチングが行われる場合、エッチング中のフルオロカーボンのポリマーの堆積速度は高くなり、イオンのエネルギーは小さくなる。このため、チャンバー内の圧力が比較的高い条件では、低誘電率絶縁膜６０の表面ラフネスが小さくなり、低誘電率絶縁膜６０には平滑化された表面が形成される。
【００３４】
流量２００ｓｃｃｍのＣＦ4ガスを、チャンバー内に供給しながら、６．５Ｐａのチャ
ンバー内圧力下で、約１５０Ｗの高周波電力によりプラズマを励起して、低誘電率絶縁膜６０に対してエッチングを行ったとする。この場合、低誘電率絶縁膜６０の表面の自乗平均粗さＲｑ（ｎｍ）が２．０６ｎｍであるという実験値が得られる。また、流量２００ｓｃｃｍのＣＦ4ガスを、チャンバー内に供給しながら、２７Ｐａのチャンバー内圧力下で
、約１５０Ｗの高周波電力によりプラズマを励起して、低誘電率絶縁膜６０に対してエッチングを行ったとする。この場合、低誘電率絶縁膜６０の表面の自乗平均粗さＲｑ（ｎｍ）が０．６２４ｎｍであるという実験値が得られる。このように、チャンバー内の圧力が比較的高い条件における低誘電率絶縁膜６０の表面の自乗平均粗さＲｑ（ｎｍ）の値の方が、チャンバー内の圧力が比較的低い条件における低誘電率絶縁膜６０の表面の自乗平均粗さＲｑ（ｎｍ）の値よりも、良好な値を示している。
【００３５】
ビアエッチング工程の第二の段階では、一分子中の炭素数が２以上のフルオロカーボンを含むガスを用いて、低誘電率絶縁膜６０に対してエッチングを行ってもよい。例えば、流量２８０ｓｃｃｍのＣＦ4ガス及び流量１０ｓｃｃｍのＣ4Ｆ6ガスを、チャンバー内に
供給しながら、約４Ｐａのチャンバー内圧力下で、約１５０Ｗの高周波電力によりプラズマを励起して、低誘電率絶縁膜６０に対してエッチングを行ってもよい。Ｃ4Ｆ6ガスは堆積性の強いガスである。ＣＦ4ガスにＣ4Ｆ6ガスを添加することにより、エッチング中の
フルオロカーボンのポリマー堆積速度が高まり、低誘電率絶縁膜６０の表面を平滑化させることが可能である。また、Ｃ4Ｆ6ガスに替えて、堆積性の強いガスであるＣ4Ｆ8ガスを用いてもよい。
【００３６】
なお、ビアエッチング工程の第二の段階では、低誘電率絶縁膜６０が貫通するまでエッチングを行う。低誘電率絶縁膜６０とシリコン炭化膜１０のエッチングレートではシリコン炭化膜１０のエッチングレートの方が低いため、低誘電率絶縁膜６０が貫通した時点でエッチングをストップさせることが可能である。
【００３７】
次に、図６に示すように、スピンオングラス法により、ビア８２にレジスト膜９０を埋め込むとともに、シリコン酸化膜７０の上に約２５０ｎｍの膜厚のレジスト膜９０を形成する。そして、ＣＶＤ法又はスピンオングラス法により、レジスト膜９０の上に約３０ｎｍの膜厚のシリコン酸化膜９１を形成する。次に、ＣＶＤ法又はスピンオングラス法により、シリコン酸化膜９１の上に、反射防止膜（ＢＡＲＣ）９２を形成する。
【００３８】
そして、図６に示すように、約１５０ｎｍの膜厚のレジストパターン９３を反射防止膜９２の上に形成する。レジストパターン９３の形成は、フォトレジストを反射防止膜９２に塗布した後、フォトリソグラフィでフォトレジストを加工することにより行う。フォトリソグラフィによる加工により、レジストパターン９３には、トレンチパターンがパターニングされる。フォトレジストとして、例えば、ＡｒＦレジストを用いてもよい。
【００３９】
そして、図７に示すように、レジストパターン９３をマスクとして、異方性ドライエッチングにより反射防止膜９２及びシリコン酸化膜９１をパターニングする。すなわち、レジストパターン９３をマスクとして、異方性ドライエッチングにより反射防止膜９２及びシリコン酸化膜９１にトレンチパターンを形成する。次に、酸素ガスのプラズマを用いたアッシングを行うことにより、レジストパターン９３とトレンチパターンが形成された反射防止膜９２とを除去する。
【００４０】
次に、図８に示すように、トレンチパターンが形成されたシリコン酸化膜９１をマスクとして、酸素ガスのプラズマを用いたアッシングにより、レジスト膜９０を部分的に除去する。この場合、ビア８２に埋め込まれたレジスト膜９０の上面と、シリコン炭化膜１３の上面とが同程度の高さになるようにレジスト膜９０を部分的に除去する。レジスト膜９０が部分的に除去されることにより、シリコン酸化膜７０の上のレジスト膜９０にはトレンチパターンが形成される。
【００４１】
そして、シリコン酸化膜９１とシリコン酸化膜７０の上のレジスト膜９０をマスクとして、異方性ドライエッチングにより、シリコン酸化膜７０を部分的に除去する。この異方性ドライエッチングの途中で、シリコン酸化膜９１の全部が除去されるため、シリコン酸化膜９１が除去された後は、レジスト膜９０をマスクとしてシリコン酸化膜７０のエッチングが行われる。シリコン酸化膜７０が部分的に除去されることにより、シリコン酸化膜７０にはトレンチパターンが形成される。
【００４２】
そして、図９に示すように、酸素ガスのプラズマを用いたアッシングにより、ビア８２に埋め込まれたレジスト膜９０を除去する。例えば、アッシングは、酸素ガスを流量２００ｓｃｃｍでチャンバー内に供給しながら、４Ｐａの圧力下で３００Ｗの高周波電力によりプラズマを励起して実行される。
【００４３】
酸素ガスのプラズマを用いたアッシングにより、ビア８２に埋め込まれたレジスト膜９０を除去する場合、低誘電率絶縁膜６０は酸素ガスのプラズマに曝露され、低誘電率絶縁膜６０の側壁には高密度酸化層が形成される。低誘電率絶縁膜６０の側壁の表面が平滑化されている場合、平滑化されている表面に関しては、酸素ラジカルの拡散速度が低下する。そのため、同じアッシング処理時間であっても、低誘電率絶縁膜６０の側壁の高密度酸化層が薄膜化され、低誘電率絶縁膜６０への酸化ダメージが抑制される。
【００４４】
ビアエッチング工程の第一の段階の条件でエッチングが行われた低誘電率絶縁膜６０の表面には無数の凹凸が形成されるため、低誘電率絶縁膜６０の側壁から酸化ダメージが入り易いといえる。したがって、ビアエッチング工程の第一の段階の条件でエッチングされた低誘電率絶縁膜６０の側壁の酸化ダメージは大きい。一方、ビアエッチング工程の第二の段階の条件でエッチングが行われた低誘電率絶縁膜６０の表面は平滑化されているため、低誘電率絶縁膜６０の側壁から酸化ダメージが入りにくい。したがって、ビアエッチング工程の第二の段階の条件でエッチングされた低誘電率絶縁膜６０の側壁の酸化ダメージは小さい。
【００４５】
図１０は、エッチング工程におけるチャンバー内の圧力（Ｐａ）と、ビア８２に埋め込
まれたレジスト膜９０をアッシングにより除去した場合の低誘電率絶縁膜６０の比誘電率ｋの増加量（Delta k）との関係を示したグラフである。図１０の縦軸は、低誘電率絶縁
膜６０のアッシング処理による比誘電率ｋの増加量（Delta k）を示している。図１０の
横軸は、エッチング工程におけるチャンバー内の圧力（Ｐａ）を示している。エッチング工程におけるチャンバー内の圧力以外の条件は、流量２００ｓｃｃｍのＣＦ４ガスをチャンバー内に供給しながら、約１５０Ｗの高周波電力によりプラズマを励起して行っている。ビア８２に埋め込まれたレジスト膜９０のアッシングの条件は、酸素ガスを流量２００ｓｃｃｍでチャンバー内に供給しながら、４Ｐａの圧力下で２００Ｗの高周波電力によりプラズマを励起して行っている。
【００４６】
図１０に示すように、エッチング工程におけるチャンバー内の圧力が比較的低い場合、低誘電率絶縁膜６０の比誘電率ｋの増加量は大きい。一方、図１０に示すように、エッチング工程におけるチャンバー内の圧力が比較的高い場合、低誘電率絶縁膜６０の比誘電率ｋの増加量は小さい。そして、エッチング工程におけるチャンバー内の圧力が１０Ｐａ以上の場合、低誘電率絶縁膜６０の比誘電率ｋの増加量が小さい値を示していることが、図１０から読み取れる。すなわち、ビアエッチング工程におけるチャンバー内の圧力を１０Ｐａ以上に制御することにより、ビア８２に埋め込まれたレジスト膜９０をアッシングにより除去した場合における低誘電率絶縁膜６０が受ける酸化ダメージが小さくなることを示している。
【００４７】
図１１は、表面ラフネスの大きい低誘電率絶縁膜６０に、酸素ラジカルが進入するときの酸化モデルを示す図である。図１２は、表面ラフネスの小さい低誘電率絶縁膜６０に、酸素ラジカルが進入するときの酸化モデルを示す図である。
【００４８】
図１１に示すように、低誘電率絶縁膜６０の表面ラフネスが大きい場合、酸素ラジカルは、低誘電率絶縁膜６０の表面の凹部から低誘電率絶縁膜６０の奥深くまで進入する。その結果、低誘電率絶縁膜６０の酸化反応は、低誘電率絶縁膜６０の奥深くまで及ぶことになり、低誘電率絶縁膜６０の奥深くまで酸化層が形成される。
【００４９】
図１２に示すように、低誘電率絶縁膜６０の表面ラフネスが小さい場合、すなわち、低誘電率絶縁膜６０の表面が平滑化されている場合、低誘電率絶縁膜６０の表面には凹部が少ない。そのため、酸素ラジカルが低誘電率絶縁膜６０の表面の凹部から低誘電率絶縁膜６０の内部深くまで進入できる経路が少ない。その結果、低誘電率絶縁膜６０の酸化反応は、低誘電率絶縁膜６０の奥深くまで進まず、低誘電率絶縁膜６０の表面付近に酸化層が形成される。したがって、低誘電率絶縁膜６０の表面が平滑化されている場合、低誘電率絶縁膜６０の表面が平滑化されていない場合と比較して、低誘電率絶縁膜６０に形成される酸化層が薄くなる。
【００５０】
このように、低誘電率絶縁膜６０の表面ラフネスの大小により、低誘電率絶縁膜６０の酸化反応は異なる。すなわち、低誘電率絶縁膜６０に同じ酸素プラズマ処理を実行した場合であっても、低誘電率絶縁膜６０の表面ラフネスの大小により、低誘電率絶縁膜６０が受ける酸素量が異なる。したがって、低誘電率絶縁膜６０の表面が平滑化されるように低誘電率絶縁膜６０をエッチングすることにより、ビア８２に埋め込まれたレジスト膜９０をアッシングにより除去した場合に形成される低誘電率絶縁膜６０の酸化層を薄くすることができる。
【００５１】
第１実施形態に係る半導体装置１の製造方法の説明に戻る。図１３に示すように、トレンチパターンが形成されたシリコン酸化膜７０をマスクとして、ＣＦ4ガスを用いた異方
性ドライエッチングにより、シリコン炭化膜１３を部分的に除去するとともに、シリコン炭化膜１０を部分的に除去する。なお、ＣＦ4ガスを用いた異方性ドライエッチングによ
り、トレンチが形成される箇所に存在する一部のシリコン酸化膜７０が除去される。シリコン炭化膜１３が部分的に除去されることにより、シリコン炭化膜１３には、トレンチパターンが形成される。また、シリコン炭化膜１０が部分的に除去されることにより、配線３の上面が部分的に露出する。
【００５２】
上述のビアエッチング工程の第二の段階の条件で低誘電率絶縁膜６０をエッチングした場合、低誘電率絶縁膜６０に形成されるビア８２の形状がテーパーになることがある。また、ビアエッチング工程の第二の段階におけるエッチング終了時に、ビア底が低誘電率絶縁膜６０を抜けていない、いわゆるアンダーエッチングになることがある。しかし、シリコン炭化膜１０のエッチング工程において、低誘電率絶縁膜６０を再度エッチングする機会があるため、ビア８２のテーパー形状やアンダーエッチングの問題は解消される。
【００５３】
そして、図１４に示すように、トレンチパターンが形成されたシリコン酸化膜７０をマスクとして、異方性ドライエッチングにより、低誘電率絶縁膜６０を部分的に除去する。低誘電率絶縁膜６０が部分的に除去されることにより、低誘電率絶縁膜６０に配線溝１０１が形成される。
【００５４】
ビアエッチング工程の第一段階の低誘電率絶縁膜６０に対して実行されたエッチングの停止位置まで、低誘電率絶縁膜６０に配線溝１０１を形成するためのエッチングは実行される。すなわち、ビアエッチング工程の第一段階の低誘電率絶縁膜６０に対して実行されたエッチングの停止位置と、配線溝１０１の底面の位置とが一致するように、低誘電率絶縁膜６０に対するエッチングを制御する。
【００５５】
図１３及び図１４に示すように、低誘電率絶縁膜６０に形成されたビア８２と、低誘電率絶縁膜６０に形成された配線溝１０１とは一部が重複する。すなわち、低誘電率絶縁膜６０のビア８２が形成された部分と一部重複する部分に配線溝１０１が形成される。したがって、ビアエッチング工程の第一の段階では、低誘電率絶縁膜６０のビア８２が形成される部分と低誘電率絶縁膜６０の配線溝１０１が形成される部分との重複部分をエッチングすることになる。また、ビアエッチング工程の第二の段階では、低誘電率絶縁膜６０のビア８２が形成される部分の残余部分をエッチングすることになる。
【００５６】
配線溝１０１を形成するための低誘電率絶縁膜６０の除去は、ビアエッチング工程の第１の段階における条件で行ってもよい。また、配線溝１０１を形成するための低誘電率絶縁膜６０の除去をビアエッチング工程の第２の段階における条件で行ってもよい。
【００５７】
次に、図１５に示すように、スパッタリング法により、配線３、シリコン炭化膜１０、低誘電率絶縁膜６０、シリコン炭化膜１３及びシリコン酸化膜７０を覆うように、タンタル（Ｔａ）及び窒化タンタル（ＴａＮ）を１０ｎｍの膜厚で堆積する。そして、タンタル及び窒化タンタルを堆積することにより形成されたメタル膜１０２の上に、スパッタリング法により銅（Ｃｕ）のシード層を５ｎｍの膜厚で形成する。次に、電解めっき法により、ビア８２及び配線溝１０１に銅（Ｃｕ）１０３を埋め込む。メタル膜１０２は、ビア８２及び配線溝１０１に埋め込まれた銅１０３が、低誘電率絶縁膜６０の内部に拡散することを抑制するバリアメタルとして機能する。
【００５８】
そして、図１６に示すように、ＣＭＰにより、シリコン酸化膜７０、メタル膜１０２及び銅１０３を研磨する。ＣＭＰにより、シリコン酸化膜７０の全部が除去される。次に、図１７に示すように、メタル膜１０２及び銅１０３を覆うように、シリコン炭化膜１４を形成する。シリコン炭化膜１４は、上方に形成される配線に銅１０３が拡散することを抑制する保護膜として機能する。
【００５９】
第１実施形態に係る半導体装置１の製造方法によれば、低誘電率絶縁膜６０の酸化層を薄くすることができるため、低誘電率絶縁膜６０の比誘電率ｋの上昇を抑制することができる。第１実施形態に係る半導体装置１の製造方法は、デュアルダマシン法を用いた半導体装置１の製造方法に適用することが可能である。
【００６０】
〈第２実施形態〉
図１８から図２７を参照して、第２実施形態に係る半導体装置１及びその製造方法について説明する。なお、同一の構成要素については、第１実施形態と同一の符号を付し、その説明を省略する。また、必要に応じて図１から図１７の図面を参照する。
【００６１】
低誘電率絶縁膜６０にエッチングを行う場合、レジストマスクではなくシリコン酸化膜等のハードマスクを用いて行われることが多い。レジストマスクを用いて低誘電率絶縁膜６０のエッチングを行う場合、レジストマスクを除去する酸素ガス等のプラズマを用いる。そのため、低誘電率絶縁膜６０に酸化ダメージが入ってしまう。
【００６２】
シリコン酸化膜等のハードマスクは、ＣＭＰで除去できる。そのため、低誘電率絶縁膜６０をエッチングした後の工程で、低誘電率絶縁膜６０が酸素プラズマに曝されることはなく、低誘電率絶縁膜６０に酸化ダメージが入らない。第１実施形態では、低誘電率絶縁膜６０のエッチング工程において、レジストパターン８１をマスクとして、シリコン酸化膜７０をエッチングすることによりパターン転写を行う。そして、酸素ガスのプラズマを用いてレジストパターン８１をアッシングした後、シリコン酸化膜７０をマスクとして低誘電率絶縁膜６０をエッチングする。
【００６３】
低誘電率絶縁膜６０の酸化ダメージを許容範囲内に抑えることが出来るのであれば、低誘電率絶縁膜６０のエッチングはレジストマスクで行われることが好ましい。ハードマスクを使用しない場合、材料コストの減らすことができる。また、ハードマスクをエッチングする工程が不要であるため、工数を削減できる。そこで、第２実施形態では、レジストマスクを用いて低誘電率絶縁膜６０をエッチングすることにより、低誘電率絶縁膜６０にトレンチを形成する場合の半導体装置１の製造方法を説明する。
【００６４】
第２実施形態に係る半導体装置１の製造方法においては、まず、図１８に示すように、トランジスタ２や配線３が形成されたシリコン基板４の上方に、ＣＶＤ法又はスピンオングラス法により、約３０ｎｍの膜厚のシリコン炭化膜１０を形成する。シリコン炭化膜１０の膜厚の数値は、例示であって、他の値であってもよい。シリコン炭化膜１０は、第１実施形態と同様に拡散保護膜として機能する。
【００６５】
次に、図１８に示すように、シリコン炭化膜１０の上に、ＣＶＤ法又はスピンオングラス法により、約３００ｎｍの膜厚の低誘電率絶縁膜６０を形成する。低誘電率絶縁膜６０の膜厚の数値は、例示であって、他の値であってもよい。
【００６６】
そして、図１８に示すように、低誘電率絶縁膜６０の上に、ＣＶＤ法又はスピンオングラス法により、約３０ｎｍの膜厚のシリコン炭化膜１３を形成する。シリコン炭化膜１３の膜厚の数値は、例示であって、他の値であってもよい。シリコン炭化膜１３は、第１実施形態と同様に酸化保護膜として機能する。
【００６７】
次に、図１８に示すように、シリコン炭化膜１３の上に、スピンオングラス法により、約２５０ｎｍの膜厚のレジスト膜１１０を形成する。レジスト膜１１０の膜厚の数値は、例示であって、他の値であってもよい。
【００６８】
そして、図１８に示すように、レジスト膜１１０の上に、ＣＶＤ法又はスピンオングラ
ス法により、約３０ｎｍの膜厚のシリコン酸化膜１１１を形成する。シリコン酸化膜１１１の膜厚の数値は、例示であって、他の値であってもよい。シリコン酸化膜１１１は、例えば、ＳｉＯ2である。
【００６９】
次に、図１８に示すように、シリコン酸化膜１１１の上に、スピンオングラス法により、約８０ｎｍの膜厚の反射防止膜（ＢＡＲＣ）１１２を形成する。反射防止膜１１２の膜厚の数値は、例示であって、他の値であってもよい。
【００７０】
そして、図１８に示すように、約１５０ｎｍの膜厚のレジストパターン１１３を反射防止膜１１２の上に形成する。レジストパターン１１３の膜厚の数値は、例示であって、他の値であってもよい。レジストパターン１１３の形成は、フォトレジストを反射防止膜１１２に塗布した後、フォトリソグラフィでフォトレジストを加工することにより行う。フォトリソグラフィによる加工により、レジストパターン１１３には、トレンチ（配線溝）がパターニングされる。フォトレジストとして、例えば、ＡｒＦレジストを用いてもよい。
【００７１】
次に、図１９に示すように、レジストパターン１１３をマスクとして、異方性ドライエッチングにより反射防止膜１１２及びシリコン酸化膜１１１をパターニングする。すなわち、レジストパターン１１３をマスクとして、異方性ドライエッチングにより反射防止膜１１２及びシリコン酸化膜１１１にトレンチパターンを形成する。
【００７２】
そして、図２０に示すように、酸素ガスのプラズマを用いたアッシングを行うことにより、レジストパターン１１３とトレンチパターンが形成された反射防止膜１１２とを除去するとともに、レジスト膜１１０をエッチングする。このとき、シリコン酸化膜１１１をマスクとして、レジスト膜１１０がエッチングされることにより、レジスト膜１１０にトレンチパターンが形成される。
【００７３】
次に、トレンチパターンが形成されたレジスト膜１１０及びシリコン酸化膜１１１をマスクとして、異方性ドライエッチングによりシリコン炭化膜１３及び低誘電率絶縁膜６０を部分的に除去する。この場合、図２１に示すように、シリコン酸化膜１１１の全部が異方性ドライエッチングにより除去される。異方性ドライエッチングの途中で、シリコン酸化膜１１１の全部が除去されるため、シリコン酸化膜１１１が除去された後は、レジスト膜１１０をマスクとして、シリコン炭化膜１３及び低誘電率絶縁膜６０のエッチングが行われる。したがって、レジスト膜１１０は、シリコン炭化膜１３及び低誘電率絶縁膜６０を部分的に除去するためのレジストマスク（エッチングマスク）として機能する。
【００７４】
図２１に示すように、トレンチパターンが形成されたレジスト膜１１０及びシリコン酸化膜１１１をマスクとして、低誘電率絶縁膜６０が部分的に除去されることにより、低誘電率絶縁膜６０に配線溝１１４が形成される。すなわち、低誘電率絶縁膜６０の途中でエッチングを終了することにより、低誘電率絶縁膜６０に配線溝１１４が形成される。
【００７５】
低誘電率絶縁膜６０に対するエッチングは、第１実施形態のビアエッチング工程の第二の段階におけるエッチング条件で行ってもよい。第１実施形態のビアエッチング工程の第二の段階におけるエッチング条件で、低誘電率絶縁膜６０がエッチングされることにより、低誘電率絶縁膜６０には平滑化された表面が形成される。すなわち、配線溝１１４が形成された低誘電率絶縁膜６０の側壁及び底面が平滑化される。
【００７６】
そして、図２２に示すように、酸素ガスのプラズマを用いたアッシングにより、レジスト膜１１０を除去する。例えば、アッシングは、酸素ガスを流量２００ｓｃｃｍでチャンバー内に供給しながら、４Ｐａの圧力下で３００Ｗの高周波電力によりプラズマを励起し
て実行される。
【００７７】
酸素ガスのプラズマを用いたアッシングにより、レジスト膜１１０を除去する場合、低誘電率絶縁膜６０は酸素ガスのプラズマに曝露され、配線溝１１４が形成された低誘電率絶縁膜６０の側壁及び底面には高密度酸化層が形成される。しかし、配線溝１１４が形成された低誘電率絶縁膜６０の側壁及び底面は平滑化されているため、低誘電率絶縁膜６０への酸化ダメージが低減される。
【００７８】
次に、図２３に示すように、シリコン炭化膜１３及び低誘電率絶縁膜６０の上に、レジスト膜１１０を形成する。次に、図２３に示すように、レジスト膜１１０の上にシリコン酸化膜１１１、反射防止膜１１２及びレジストパターン１１５を順次形成する。レジストパターン１１５の形成は、フォトレジストを反射防止膜１１２に塗布した後、フォトリソグラフィでフォトレジストを加工することにより行う。フォトリソグラフィによる加工により、レジストパターン１１５には、ビア（接続配線孔、ビアホール）がパターニングされる。フォトレジストとして、例えば、ＡｒＦレジストを用いてもよい。
【００７９】
そして、図２４に示すように、低誘電率絶縁膜６０にビア１１６を形成（開口）する。低誘電率絶縁膜６０にビア１１６を形成するための低誘電率絶縁膜６０のエッチングは、レジスト膜１１０をマスクとして、第１実施形態のビアエッチング工程の第二の段階におけるエッチング条件で行ってもよい。次に、異方性ドライエッチングにより、シリコン炭化膜１０を貫通させることにより、配線３の上面が部分的に露出する。これにより、配線３の上方にビア１１６が形成される。ビア１１６を形成するためのシリコン炭化膜１０のエッチングは、第１実施形態のビアエッチング工程の第二の段階におけるエッチング条件で行ってもよい。そして、酸素ガスのプラズマを用いたアッシングにより、レジスト膜１１０を除去する。
【００８０】
次に、図２５に示すように、スパッタリング法により、配線３、シリコン炭化膜１０、低誘電率絶縁膜６０及びシリコン炭化膜１３を覆うように、タンタル（Ｔａ）及び窒化タンタル（ＴａＮ）を１０ｎｍの膜厚で堆積する。そして、タンタル及び窒化タンタルを堆積することにより形成されたメタル膜１０２の上に、スパッタリング法により銅（Ｃｕ）のシード層を５ｎｍの膜厚で形成する。次に、電解めっき法により、配線溝１１４及びビア１１６に銅１０３を埋め込む。メタル膜１０２は、配線溝１１４及びビア１１６に埋め込まれた銅１０３が、低誘電率絶縁膜６０の内部に拡散することを抑制するバリアメタルとして機能する。
【００８１】
そして、図２６に示すように、ＣＭＰにより、メタル膜１０２及び銅１０３を研磨する。次に、図２７に示すように、メタル膜１０２及び銅１０３を覆うように、シリコン炭化膜１４を形成する。シリコン炭化膜１４は、上方に形成される配線に銅１０３が拡散することを抑制する保護膜として機能する。
【００８２】
第２実施形態に係る半導体装置１の製造方法によれば、低誘電率絶縁膜６０の酸化層を薄くすることができるため、低誘電率絶縁膜６０の比誘電率ｋの上昇を抑制することができる。第２実施形態に係る半導体装置１の製造方法は、デュアルダマシン法を用いた半導体装置１の製造方法に適用することが可能である。
【００８３】
第２実施形態では、デュアルダマシン法を用いた半導体装置１の製造方法として配線溝１１４のエッチング方法を説明しているが、シングルダマシン法を用いた半導体装置の製造方法として第２実施形態の配線溝のエッチング方法を使うことも可能である。
【００８４】
〈第３実施形態〉
図２８から図３２を参照して、第３実施形態に係る半導体装置１及びその製造方法について説明する。第２実施形態では、低誘電率絶縁膜６０に配線溝１１４を形成し、その後に低誘電率絶縁膜６０にビア１１６を形成する場合について説明した。第３実施形態では、低誘電率絶縁膜６０にビアを形成し、その後に低誘電率絶縁膜６０に配線溝を形成する場合について説明する。なお、同一の構成要素については、第１実施形態及び第２実施形態と同一の符号を付し、その説明を省略する。また、必要に応じて図１から図２７の図面を参照する。
【００８５】
第３実施形態に係る半導体装置１の製造方法では、図２８に示すように、約１５０ｎｍの膜厚のレジストパターン１２０を反射防止膜１１２の上に形成する。レジストパターン１２０の膜厚の数値は、例示であって、他の値であってもよい。レジストパターン１２０の形成は、フォトレジストを反射防止膜１１２に塗布した後、フォトリソグラフィでフォトレジストを加工することにより行う。フォトリソグラフィによる加工により、レジストパターン１２０には、ビア（配線接続孔、ビアホール）がパターニングされる。フォトレジストとして、例えば、ＡｒＦレジストを用いてもよい。レジストパターン１２０以外については、第２実施形態と同様であり、その説明を省略する。
【００８６】
そして、図２９に示すように、低誘電率絶縁膜６０にビア１２１を形成（開口）する。低誘電率絶縁膜６０に対するビア１２１の形成は、第１実施形態で説明したビアエッチング工程と同様の工程で行う。
【００８７】
そして、図３０に示すように、酸素ガスのプラズマを用いたアッシングにより、レジスト膜１１０を除去する。例えば、アッシングは、酸素ガスを流量２００ｓｃｃｍでチャンバー内に供給しながら、４Ｐａの圧力下で３００Ｗの高周波電力によりプラズマを励起して実行される。
【００８８】
酸素ガスのプラズマを用いたアッシングにより、レジスト膜１１０を除去する場合、低誘電率絶縁膜６０は酸素ガスのプラズマに曝露され、ビア１２１が形成された低誘電率絶縁膜６０の側壁には高密度酸化層が形成される。しかし、ビア１２１が形成された低誘電率絶縁膜６０の側壁のうち、第１実施形態で説明したビアエッチング工程の第２の段階の条件でエッチングされた箇所は平滑化されているため、低誘電率絶縁膜６０への酸化ダメージが低減される。
【００８９】
次に、図３１に示すように、ビア１２１内にレジスト膜１１０を形成するとともに、シリコン炭化膜１３の上にレジスト膜１１０を形成する。次に、図３１に示すように、レジスト膜１１０の上にシリコン酸化膜１１１、反射防止膜１１２及びレジストパターン１２２を順次形成する。レジストパターン１２２の形成は、フォトレジストを反射防止膜１１２に塗布した後、フォトリソグラフィでフォトレジストを加工することにより行う。フォトリソグラフィによる加工により、レジストパターン１２２には、トレンチ（配線溝）がパターニングされる。フォトレジストとして、例えば、ＡｒＦレジストを用いてもよい。
【００９０】
そして、図３２に示すように、低誘電率絶縁膜６０に配線溝１２３を形成する。低誘電率絶縁膜６０に対する配線溝１２３の形成は、第２実施形態で説明した低誘電率絶縁膜６０に対する配線溝１１４の形成と同様の工程で行う。シリコン炭化膜１４、メタル膜１０２及び銅１０３の形成については、第２実施形態と同様であり、その説明を省略する。
【００９１】
第３実施形態に係る半導体装置１の製造方法によれば、低誘電率絶縁膜６０の酸化層を薄くすることができるため、低誘電率絶縁膜６０の比誘電率ｋの上昇を抑制することができる。第３実施形態に係る半導体装置１の製造方法は、デュアルダマシン法を用いた半導体装置１の製造方法に適用することが可能である。
【００９２】
第３実施形態では、デュアルダマシン法を用いた半導体装置１の製造方法として配線溝１２３のエッチング方法を説明しているが、シングルダマシン法を用いた半導体装置の製造方法として第３実施形態の配線溝のエッチング方法を使うことも可能である。
【００９３】
第１実施形態から第３実施形態では、トランジスタ２を備える半導体装置１及びその製造方法について説明したが、これに限らず、半導体装置１は、コンデンサやダイオード等の素子を備えていてもよい。すなわち、第１実施形態から第３実施形態に係る半導体装置１及びその製造方法は、コンデンサやダイオード等の素子を備える半導体装置１及びその製造方法に適用してもよい。また、第１実施形態から第３実施形態に係る半導体装置１及びその製造方法は、多層配線の半導体装置１及びその製造方法を含むものである。
【図面の簡単な説明】
【００９４】
【図１】第１実施形態に係る半導体装置の製造工程図である。
【図２】第１実施形態に係る半導体装置の製造工程図である。
【図３】第１実施形態に係る半導体装置の製造工程図である。
【図４】第１実施形態に係る半導体装置の製造工程図である。
【図５】第１実施形態に係る半導体装置の製造工程図である。
【図６】第１実施形態に係る半導体装置の製造工程図である。
【図７】第１実施形態に係る半導体装置の製造工程図である。
【図８】第１実施形態に係る半導体装置の製造工程図である。
【図９】第１実施形態に係る半導体装置の製造工程図である。
【図１０】エッチング工程における圧力と、低誘電率絶縁膜の比誘電率ｋの増加量との関係を示したグラフである。
【図１１】表面ラフネスの大きい低誘電率絶縁膜に、酸素ラジカルが進入するときの酸化モデルを示す図である。
【図１２】表面ラフネスの小さい低誘電率絶縁膜に、酸素ラジカルが進入するときの酸化モデルを示す図である。
【図１３】第１実施形態に係る半導体装置の製造工程図である。
【図１４】第１実施形態に係る半導体装置の製造工程図である。
【図１５】第１実施形態に係る半導体装置の製造工程図である。
【図１６】第１実施形態に係る半導体装置の製造工程図である。
【図１７】第１実施形態に係る半導体装置の製造工程図である。
【図１８】第２実施形態に係る半導体装置の製造工程図である。
【図１９】第２実施形態に係る半導体装置の製造工程図である。
【図２０】第２実施形態に係る半導体装置の製造工程図である。
【図２１】第２実施形態に係る半導体装置の製造工程図である。
【図２２】第２実施形態に係る半導体装置の製造工程図である。
【図２３】第２実施形態に係る半導体装置の製造工程図である。
【図２４】第２実施形態に係る半導体装置の製造工程図である。
【図２５】第２実施形態に係る半導体装置の製造工程図である。
【図２６】第２実施形態に係る半導体装置の製造工程図である。
【図２７】第２実施形態に係る半導体装置の製造工程図である。
【図２８】第３実施形態に係る半導体装置の製造工程図である。
【図２９】第３実施形態に係る半導体装置の製造工程図である。
【図３０】第３実施形態に係る半導体装置の製造工程図である。
【図３１】第３実施形態に係る半導体装置の製造工程図である。
【図３２】第３実施形態に係る半導体装置の製造工程図である。
【符号の説明】
【００９５】
１    半導体装置
４  シリコン基板
１０、１１、１２、１３、１４  シリコン炭化膜
２０、１０２  メタル膜
４０、７０、９１、１１１  シリコン酸化膜
５０、６０  低誘電率絶縁膜
８０、９２、１１２  反射防止膜
８１、９３、１１３、１１５、１２０、１２２  レジストパターン
８２、１１６、１２１  ビア
９０、１１０  レジスト膜
１０１、１１４、１２３  配線溝
１０３  銅
【図１】
2010067865.tif 000003
【図２】
2010067865.tif 000004
【図３】
2010067865.tif 000005
【図４】
2010067865.tif 000006
【図５】
2010067865.tif 000007
【図６】
2010067865.tif 000008
【図７】
2010067865.tif 000009
【図８】
2010067865.tif 000010
【図９】
2010067865.tif 000011
【図１０】
2010067865.tif 000012
【図１１】
2010067865.tif 000013
【図１２】
2010067865.tif 000014
【図１３】
2010067865.tif 000015
【図１４】
2010067865.tif 000016
【図１５】
2010067865.tif 000017
【図１６】
2010067865.tif 000018
【図１７】
2010067865.tif 000019
【図１８】
2010067865.tif 000020
【図１９】
2010067865.tif 000021
【図２０】
2010067865.tif 000022
【図２１】
2010067865.tif 000023
【図２２】
2010067865.tif 000024
【図２３】
2010067865.tif 000025
【図２４】
2010067865.tif 000026
【図２５】
2010067865.tif 000027
【図２６】
2010067865.tif 000028
【図２７】
2010067865.tif 000029
【図２８】
2010067865.tif 000030
【図２９】
2010067865.tif 000031
【図３０】
2010067865.tif 000032
【図３１】
2010067865.tif 000033
【図３２】
2010067865.tif 000034