(57)【要約】【課題】保護素子の半壊等によって外部電源端子からチップ内部へリーク電流が流れるようになった場合に、これを検出して外部へ報知することが可能な半導体集積回路を提供する。【解決手段】外部電源端子に接続された保護素子（１１）と、該保護素子に流れるリーク電流を検出する電流検出回路（１２）とを備え、前記保護素子に所定以上の電流が流れた場合に検出信号を出力するように構成した。さらに、周期的な入力によって内部が周期的にリセットされ、周期的な入力がなくなるとアラーム信号を出力するウォッチドッグタイマ回路（１４）を設け、ウォッチドッグタイマ回路から出力されるアラーム信号と前記検出信号との論理積もしくは論理和をとった信号を外部へ出力するように構成した。【選択図】図１
2010067882.tif 000002
【特許請求の範囲】
【請求項１】
外部電源端子に接続された保護素子と、該保護素子に流れるリーク電流を検出する電流検出回路とを備え、前記保護素子に所定以上の電流が流れた場合に検出信号を出力するように構成されていることを特徴とする半導体集積回路。
【請求項２】
前記電流検出回路は、前記保護素子と接地点との間に接続された配線の寄生抵抗による電圧降下量からリーク電流を検出するように構成されていることを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
前記電流検出回路の後段にノイズ除去回路が設けられていることを特徴とする請求項１または２に記載の半導体集積回路。
【請求項４】
周期的な入力によって内部が周期的にリセットされ、周期的な入力がなくなるとアラーム信号を出力するウォッチドッグタイマ回路をさらに備え、前記ウォッチドッグタイマ回路から出力されるアラーム信号と前記検出信号との論理積もしくは論理和をとった信号を外部へ出力するように構成されていることを特徴とする請求項１〜３のいずれかに記載の半導体集積回路。
【請求項５】
外部電源端子より電源配線を通して所定以上の電流が流れたことを、前記電源配線の寄生抵抗による電圧降下量から検出する電流検出回路を備え、所定以上の電流が流れた場合に検出信号を外部へ出力するように構成されていることを特徴とする半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップ内部の不具合によりリーク電流が流れていることを検出し外部へ報知可能な半導体集積回路（ＩＣ）に関し、例えばウォッチドッグタイマＩＣのようなシステムのフェールセーフ機能を担うＩＣに適用して有効な技術に関する。
【背景技術】
【０００２】
半導体集積回路には、外部端子（パッド）に印加された静電気やサージ電流から内部素子を保護するため、保護素子や保護回路が設けられており、保護素子に静電気やサージ電流が流れると素子が破壊するように構成されている。この保護素子が破壊されるとリーク電流が流れる場合がある。従来、保護素子の破壊によるリーク電流を遮断するため、保護素子と接地点との間に不揮発性メモリ素子を設けるようにした発明が提案されている（特許文献１参照）。
【特許文献１】特開２００３−３３８５５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
信号の入出力用の外部端子に設けられている保護素子が破壊されてリーク電流が流れている場合には、回路の誤動作等から容易に検知することが可能である。しかし、保護素子が半壊しているような場合にはリーク電流が小さいため検出が困難であるとともに、回路の動作的には問題のないことが多い。しかしながら、半壊した保護素子が電源端子に設けられているものであったような場合には、検出が困難である一方、数１０ｍＡのような比較的大きな電流が流れるため、消費電力が増加したり、リーク電流によるチップ温度の上昇等により回路が誤動作したりするおそれがある。
【０００４】
また、半導体集積回路においては、ボンディングの際の加圧などによりチップ内部に小さなひびが入ってショートし、電源ラインからリーク電流が流れ、消費電力が増加したり、回路が誤動作したりするおそれもある。
【０００５】
ところで、半導体集積回路の一つに、マイクロコンピュータを利用した電子制御システムにおいて、マイクロコンピュータの動作を監視し異常発生時にフェールセーフ機能を働かせるためのウォッチドッグタイマＩＣがある。かかるフェールセーフ機能を担うようなＩＣが誤動作することは、システムにとって非常に重要な問題である。
【０００６】
この発明は上記のような課題に着目してなされたもので、その目的とするところは、保護素子の半壊等によって外部電源端子からチップ内部へリーク電流が流れるようになった場合に、これを検出して外部へ報知することが可能な半導体集積回路を提供することにある。
【課題を解決するための手段】
【０００７】
本発明は、上記目的を達成するため、外部電源端子に接続された保護素子と、該保護素子に流れるリーク電流を検出する電流検出回路とを備え、前記保護素子に所定以上の電流が流れた場合に検出信号を出力するように構成したものである。
【０００８】
上記のような構成によれば、外部電源端子に接続された保護素子に静電気やサージ電流が流れることで保護素子が半壊状態になってリーク電流が流れるようになった場合に、それを検出して信号を出力して報知することができる。
【０００９】
また、望ましくは、前記電流検出回路は、前記保護素子と接地点との間に接続された配線の寄生抵抗による電圧降下量からリーク電流を検出するように構成する。これにより、電流検出用の抵抗を設ける必要がなく、チップサイズの増大を抑制することができる。
【００１０】
さらに、望ましくは、前記電流検出回路の後段にノイズ除去回路を設ける。これにより、ノイズによる誤った検出信号の出力を防止することができる。
【００１１】
さらに、望ましくは、周期的な入力によって内部が周期的にリセットされ、周期的な入力がなくなるとアラーム信号を出力するウォッチドッグタイマ回路をさらに設け、前記ウォッチドッグタイマ回路から出力されるアラーム信号と前記検出信号との論理積もしくは論理和をとった信号を外部へ出力するように構成する。これにより、フェールセーフ機能を有する半導体集積回路それ自身の故障によりシステムの信頼性が低下するのを回避することができる。
【００１２】
また、外部電源端子より電源配線を通して所定以上の電流が流れたことを、前記電源配線の寄生抵抗による電圧降下量から検出する電流検出回路を設け、所定以上の電流が流れた場合に検出信号を外部へ出力するように構成してもよい。これにより、外圧によりチップ内部にひびが入ってショートし、電源ラインからチップ内部へリーク電流が流れるようになった場合にも、これを検出して外部へ報知させることができる。
【発明の効果】
【００１３】
本発明に従うと、保護素子の半壊等によって外部電源端子からリーク電流が流れるようになった場合に、これを検出して外部へ報知することが可能な半導体集積回路を実現することができるという効果がある。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の好適な実施の形態を図面に基づいて説明する。
【００１５】
図１は、本発明を一例としてウォッチドッグタイマＩＣに適用した場合の一実施形態の概略構成を示す。なお、ウォッチドッグタイマＩＣは一例であって、本発明を適用可能なＩＣはこれに限定されるものではない。
【００１６】
本実施形態のウォッチドッグタイマＩＣ１０は、外部電源端子（いわゆる電源パッド）ＰＤ１に対応して設けられている保護素子１１と、該保護素子１１と接地点とを接続するアルミニウム等の金属配線（以下、アルミ配線と略す）の寄生抵抗Ｒｓにおける電圧降下を監視してリーク電流を検出するリーク電流検出回路１２と、リーク電流検出回路１２の出力信号からノイズを除去するノイズ除去回路１３を備える。
【００１７】
また、ウォッチドッグタイマＩＣ１０は、外部のマイクロコンピュータなどから供給される周期的なクロック信号ＣＬＫを監視するウォッチドッグタイマ回路１４と、上記ノイズフィルタ１３を介して出力されるリーク電流検出回路１２の出力信号とウォッチドッグタイマ回路１４から出力される信号との論理積もしくは論理和をとってアラーム信号ＡＬＭを出力する論理ゲート回路１５を備える。
【００１８】
本実施形態では、異常な状態をロウレベルで示すアラーム信号ＡＬＭを出力するように構成したため、論理ゲート回路１５としてＡＮＤゲートが示されているが、異常な状態をハイレベルで示すアラーム信号ＡＬＭを出力する場合には、ＯＲゲートを使用すれば良い。ウォッチドッグタイマ回路１４は、例えば外部から周期的なクロック信号が入力されている間は内部のフリップフロップが周期的にリセットされ、周期的な入力がなくなるとフリップフロップがリセットされないことによりアラーム信号を出力するように構成される。
【００１９】
また、本実施形態のウォッチドッグタイマＩＣを例えばガスコンロの電子制御装置に使用したシステムでは、ＩＣから出力されたアラーム信号ＡＬＭはマイクロコンピュータに供給されてこれをリセットしたり、ガス制御弁を開閉するためのアクチュエータをオフして、バネの復帰力等によって弁が閉じられてフェールセーフが働くように構成される。
【００２０】
図２および図３には、上記実施形態のリーク電流検出部の具体的な回路構成例が示されている。このうち、図２は保護素子１１がバイポーラ・トランジスタである場合、図３は保護素子１１がダイオードである場合の構成である。
【００２１】
図２に示されているように、保護素子１１がバイポーラ・トランジスタである場合には、保護用トランジスタＱｐのコレクタ端子が電源端子ＶＣＣに接続され、ベース端子は保護抵抗Ｒｐを介して接地点ＧＮＤに接続され、エミッタ端子はアルミ配線によって接地点ＧＮＤに接続される。本実施例では、このアルミ配線が例えば１Ω程度の抵抗Ｒｓを有するように形成される。
【００２２】
また、電源端子ＰＤ１と接地点ＧＮＤとの間に直列に接続されたブリーダ抵抗Ｒ１，Ｒ２と、該抵抗Ｒ１，Ｒ２により分圧された電圧Ｖ２と上記アルミ配線抵抗Ｒｓにリーク電流が流れることで生じる電圧Ｖ１とを比較するコンパレータ（電圧比較回路）ＣＭＰとが設けられている。そして、１Ωのアルミ配線抵抗Ｒｓに１０ｍＡ以上のリーク電流が流れて電圧Ｖ１が０．０１Ｖ以上になったときに、コンパレータＣＭＰの出力が変化するように、ブリーダ抵抗Ｒ１，Ｒ２の抵抗比が設定される。上記ブリーダ抵抗Ｒ１，Ｒ２とコンパレータＣＭＰとによって、図１のリーク電流検出回路１２が構成される。上記コンパレータＣＭＰには、ヒステリシス特性を有するものを使用するのが良い。
【００２３】
さらに、この実施例では、コンパレータＣＭＰの出力端子と接地点ＧＮＤとの間にノイズ除去回路１３としてのコンデンサＣ０が接続されているとともに、コンパレータＣＭＰの出力はオープンコレクタのバイポーラ・トランジスタＱ０のベース端子に入力され、アルミ配線抵抗Ｒｓに１０ｍＡ以上のリーク電流が流れると、コンパレータＣＭＰの出力がハイレベルに変化してトランジスタＱ０がオンされ、リーク検出状態としてロウレベルを出力するように構成されている。
【００２４】
図３に示されているように、保護素子１１がダイオードである場合には、保護ダイオードＤｐのカソード端子が電源端子ＰＤ１に接続され、アノード端子はアルミ配線によって接地点ＧＮＤに接続される。本実施例でも、このアルミ配線は例えば１Ω程度の抵抗Ｒｓを有するように形成される。
【００２５】
さらに、この実施例では、ブリーダ抵抗Ｒ１，Ｒ２の代わりに基準電圧Ｖｒｅｆを発生する定電圧回路が設けられ、コンパレータＣＭＰは、アルミ配線抵抗Ｒｓにリーク電流が流れてノードＮ１に生じた電圧Ｖ１と基準電圧Ｖｒｅｆとを比較してＶ１が基準電圧Ｖｒｅｆ以上になったときに、出力が変化するように構成されている。定電圧回路は、基準電圧Ｖｒｅｆを発生する基準電圧源と、発生された電圧を分圧して所望の参照電圧を生成する抵抗分圧回路とから構成するようにしても良い。
【００２６】
図４は、本発明の第２の実施形態を示す。
【００２７】
この実施形態は、電源端子ＰＤ１から内部回路に電源電圧を供給する電源ラインＰＬ１のアルミ配線抵抗を利用して異常に大きな電流が流れたときにコンパレータＣＭＰがそれを検出してアラーム信号ＡＬＭを出力するように構成したものである。
【００２８】
半導体集積回路においては、ボンディングの際の加圧などによりチップ内部に小さなひびが入ってショートし、電源ラインからチップ内部へ大きなリーク電流が流れるおそれがある。本実施形態を適用すると、ＩＣの正常時の最大動作電流よりも若干大きな電流が電源ラインＰＬ１に流れたときに、コンパレータＣＭＰがそれを検出できるように、ブリーダ抵抗Ｒ１，Ｒ２の抵抗比（もしくは基準電圧Ｖｒｅｆ）が設定される。
【００２９】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではない。例えば、前記実施形態では、ノイズ除去回路１３としてコンデンサを使用したものを示したが、ロウパスフィルタで構成することも可能である。また、前記実施形態では、アルミの配線抵抗を利用してリーク電流を検出するとしたが、金属薄膜など配線とは異なる材料あるいは異なる構造の抵抗を設けて、その電圧降下からリーク電流を検出するように構成しても良い。
【００３０】
さらに、前記実施形態では、リーク電流検出回路としてのコンパレータの出力を、オープンコレクタのトランジスタＱ０によって出力しているが、このトランジスタＱ０のコレクタ端子と電源電圧端子との間に定電流源もしくは抵抗を接続して、電圧として出力するように構成しても良い。
【産業上の利用可能性】
【００３１】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるガスコンロの電子制御装置などに設けられるウォッチドッグタイマＩＣに適用した場合を説明したが、この発明はそれに限定されるものでなく、ウォッチドッグタイマＩＣ以外の半導体集積回路にも広く利用することができる。本発明は、フェールセーフ機能を担うＩＣとして電子機器の制御システムに実装されるＩＣに利用すると特に有効である。
【図面の簡単な説明】
【００３２】
【図１】本発明を一例としてウォッチドッグタイマＩＣに適用した場合の一実施形態の概略構成を示すブロック図である。
【図２】実施形態のリーク電流検出回路の具体的な回路構成例を示す回路図である。
【図３】実施形態のリーク電流検出回路の他の回路構成例を示す回路図である。
【図４】本発明を適用したウォッチドッグタイマＩＣの他の実施形態を示す回路構成図である。
【符号の説明】
【００３３】
１１  保護素子
１２  リーク電流検出回路
１３  ノイズ除去回路
１４  ウォッチドッグタイマ回路
１５  論理ゲート回路（ＡＮＤゲート）
Ｑｐ  保護用トランジスタ
Ｄｐ  保護用ダイオード
ＣＭＰ  コンパレータ（リーク電流検出回路）
【図１】
2010067882.tif 000003
【図２】
2010067882.tif 000004
【図３】
2010067882.tif 000005
【図４】
2010067882.tif 000006