(57)【要約】【課題】入力電圧が印加される端子とブートストラップ電圧が印加される端子とが短絡した場合の保護機能を有する。【解決手段】スイッチング制御回路は、入力電極に入力電圧が印加され、出力電極が、一端が第１キャパシタと接続されるインダクタの他端と、整流素子の一端とに接続されるＮチャネルＭＯＳＦＥＴと、一端がＮチャネルＭＯＳＦＥＴの出力電極と接続される第２キャパシタに、ＮチャネルＭＯＳＦＥＴをオンする際に必要となるブートストラップ電圧を発生させるブートストラップ回路と、ブートストラップ電圧に応じた駆動電圧が印加され、第１キャパシタに目的レベルの出力電圧を発生させるべくＮチャネルＭＯＳＦＥＴをオンオフさせる駆動回路と、駆動電圧を所定レベル以下にクランプするクランプ回路と、を備える。【選択図】図１
2010148240.tif 000002
【特許請求の範囲】
【請求項１】
入力電極に入力電圧が印加され、出力電極が、一端が第１キャパシタと接続されるインダクタの他端と、整流素子の一端とに接続されるＮチャネルＭＯＳＦＥＴと、
一端が前記ＮチャネルＭＯＳＦＥＴの前記出力電極と接続される第２キャパシタに、前記ＮチャネルＭＯＳＦＥＴをオンする際に必要となるブートストラップ電圧を発生させるブートストラップ回路と、
前記ブートストラップ電圧に応じた駆動電圧が印加され、前記第１キャパシタに目的レベルの出力電圧を発生させるべく前記ＮチャネルＭＯＳＦＥＴをオンオフさせる駆動回路と、
前記駆動電圧を所定レベル以下にクランプするクランプ回路と、
を備えることを特徴とするスイッチング制御回路。
【請求項２】
請求項１に記載のスイッチング制御回路であって、
前記第２キャパシタの他端から前記クランプ回路に流れる電流の電流量を制限する電流制限回路を更に備えること、
を特徴とするスイッチング制御回路。
【請求項３】
請求項１に記載のスイッチング制御回路であって、
前記クランプ回路は、アノードが前記ＮチャネルＭＯＳＦＥＴの出力電極と接続され、カソードが前記駆動回路の電源側と接続されるツェナーダイオードを含んで構成されること、
を特徴とするスイッチング制御回路。
【請求項４】
請求項２に記載のスイッチング制御回路であって、
前記クランプ回路は、アノードが前記ＮチャネルＭＯＳＦＥＴの出力電極と接続され、カソードが前記駆動回路の電源側と接続されるツェナーダイオードを含んで構成され、
前記電流制限回路は、一端が前記第２キャパシタの他端と接続され、他端が前記ツェナーダイオードのカソードと接続される抵抗を含んで構成されること、
を特徴とするスイッチング制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング制御回路に関する。
【背景技術】
【０００２】
様々な電子機器において、入力電圧から目的レベルの出力電圧を生成するためのＤＣ−ＤＣコンバータが用いられている。図２は、降圧型のＤＣ−ＤＣコンバータの一般的な構成を示す図である。ＤＣ−ＤＣコンバータ１００は、ＮチャネルＭＯＳＦＥＴ１１０、ショットキバリアダイオード１１１，１１２、インダクタ１１３、キャパシタ１１４，１１５、抵抗１１６，１１７、制御回路１１８、レベルシフト回路１１９、及びインバータ１２０を含んで構成されている。
【０００３】
ＮチャネルＭＯＳＦＥＴ１１０のドレインには、端子ＩＮを介して入力電圧ＶINが印加されており、ＮチャネルＭＯＳＦＥＴ１１０がオンとなることにより、インダクタ１１３に入力電圧ＶINが印加され、キャパシタ１１４が充電されて出力電圧ＶOUTが上昇する。その後、ＮチャネルＭＯＳＦＥＴ１１０がオフとなると、インダクタ１１３に蓄積されたエネルギーによって、ショットキバリアダイオード１１１、インダクタ１１３、キャパシタ１１４により構成されるループを電流が流れ、キャパシタ１１４が放電されて出力電圧ＶOUTが下降する。そして、ＤＣ−ＤＣコンバータ１００では、出力電圧ＶOUTを抵抗１１６，１１７で分圧して得られる帰還電圧ＶFBが所定レベルとなるよう制御回路１１８がＮチャネルＭＯＳＦＥＴ１１０をオンオフすることにより、出力電圧ＶOUTが目的レベルとなるように制御される。
【０００４】
また、ＤＣ−ＤＣコンバータ１００では、インダクタ１１３に入力電圧ＶINを印加するためのトランジスタとして、ＰチャネルＭＯＳＦＥＴよりオン抵抗が小さく、ロスが少ないＮチャネルＭＯＳＦＥＴ１１０が用いられている。このようにＮチャネルＭＯＳＦＥＴ１１０を用いる場合、ＮチャネルＭＯＳＦＥＴ１１０がオンになると、ＮチャネルＭＯＳＦＥＴ１１０のソースの電圧が入力電圧ＶINに近づくこととなる。そのため、ＮチャネルＭＯＳＦＥＴ１１０をオンさせ続けるためには、ＮチャネルＭＯＳＦＥＴ１１０のゲートに入力電圧ＶINよりＮチャネルＭＯＳＦＥＴ１１０の閾値電圧ＶTHだけ高い電圧を印加する必要がある。さらに、ＮチャネルＭＯＳＦＥＴ１１０をオン抵抗が十分に小さい状態とするためには、ＮチャネルＭＯＳＦＥＴ１１０のゲートに入力電圧ＶINより例えば５Ｖ程度高い電圧を印加する必要がある。
【０００５】
そこで、ＮチャネルＭＯＳＦＥＴ１１０をオンさせるために、ブートストラップ電圧を用いる手法が一般的に採用されている（例えば、特許文献１）。ＤＣ−ＤＣコンバータ１００では、端子ＲＥＧに印加される電圧ＶREGが、ショットキバリアダイオード１１２及び端子ＢＣを介してキャパシタ１１５に印加されることにより、ブートストラップ電圧ＶBTが生成される。ここで、電圧ＶREGを５Ｖ、ショットキバリアダイオード１１１，１１２の順方向電圧を０．３Ｖとし、ＮチャネルＭＯＳＦＥＴ１１０がオフであり、ショットキバリアダイオード１１１、インダクタ１１３、キャパシタ１１４により構成されるループを電流が流れている状況を想定する。この場合、端子ＳＷの電圧ＶSWは−０．３Ｖ、端子ＢＣの電圧ＶBCは４．７Ｖとなり、キャパシタ１１５の両端のブートストラップ電圧ＶBTは５Ｖとなる。したがって、ＮチャネルＭＯＳＦＥＴ１１０がオンとなり、電圧ＶSWがＶINとなった場合、電圧ＶBC＝ＶIN＋ＶBTとなる。そして、レベルシフト回路１１９が電圧ＶBCを基準として制御回路１１８から出力される制御信号のレベルシフトを行い、インバータ１２０がブートストラップ電圧ＶBTを駆動電圧とすることにより、ＮチャネルＭＯＳＦＥＴ１１０をオンさせ続けることができる。
【特許文献１】特開２００８−１４１８３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
このようなＤＣ−ＤＣコンバータ１００において、埃の付着等によって、端子ＩＮと端子ＢＣが短絡してしまうことがある。ここで、ブートストラップ電圧ＶBTが５Ｖの状態で端子ＩＮと端子ＢＣが短絡した場合を想定する。ＮチャネルＭＯＳＦＥＴ１１０がオンになると、端子ＩＮからＮチャネルＭＯＳＦＥＴ１１０を介して端子ＳＷに電流が流れる。例えば、入力電圧ＶINを１５Ｖ、ＮチャネルＭＯＳＦＥＴ１１０を流れる電流を１Ａ、ＮチャネルＭＯＳＦＥＴ１１０のオン抵抗を０．２Ωとすると、端子ＳＷの電圧ＶSWは１４．８Ｖとなる。このとき、端子ＩＮと端子ＢＣが短絡しているため、キャパシタ１１５からＮチャネルＭＯＳＦＥＴ１１０への電流経路が形成され、キャパシタ１１５が放電されていく。
【０００７】
そして、キャパシタ１１５が放電されるとブートストラップ電圧ＶBTが低下し、ＮチャネルＭＯＳＦＥＴ１１０がオフになる。ＮチャネルＭＯＳＦＥＴ１１０がオフになってもインダクタ１１３が電流を流し続けようとするため、端子ＳＷの電圧ＶSWは−０．３Ｖとなる。一方、端子ＩＮと端子ＢＣが短絡しているため、端子ＢＣの電圧ＶBCは１５Ｖとなっている。したがって、端子ＢＣと端子ＳＷとの間の電圧は１５．３Ｖとなる。そのため、インバータ１２０にも１５．３Ｖの電圧が印加され、例えばインバータ１２０の耐圧を７Ｖとすると、インバータ１２０の耐圧を超えた状態となってしまう。また、仮に、インバータ１２０からＮチャネルＭＯＳＦＥＴ１１０のゲートに印加される電圧が１５Ｖ程度になってしまうと、ＮチャネルＭＯＳＦＥＴ１１０のゲート・ソース間の耐圧を超えてしまうこともある。
【０００８】
本発明は上記課題を鑑みてなされたものであり、入力電圧が印加される端子とブートストラップ電圧が印加される端子とが短絡した場合の保護機能を有するスイッチング制御回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本発明の一つの側面に係るスイッチング制御回路は、入力電極に入力電圧が印加され、出力電極が、一端が第１キャパシタと接続されるインダクタの他端と、整流素子の一端とに接続されるＮチャネルＭＯＳＦＥＴと、一端が前記ＮチャネルＭＯＳＦＥＴの前記出力電極と接続される第２キャパシタに、前記ＮチャネルＭＯＳＦＥＴをオンする際に必要となるブートストラップ電圧を発生させるブートストラップ回路と、前記ブートストラップ電圧に応じた駆動電圧が印加され、前記第１キャパシタに目的レベルの出力電圧を発生させるべく前記ＮチャネルＭＯＳＦＥＴをオンオフさせる駆動回路と、前記駆動電圧を所定レベル以下にクランプするクランプ回路と、を備える。
【発明の効果】
【００１０】
入力電圧が印加される端子とブートストラップ電圧が印加される端子とが短絡した場合の保護機能を有するスイッチング制御回路を提供することができる。
【発明を実施するための最良の形態】
【００１１】
図１は、本発明の一実施形態であるスイッチング制御回路を含む降圧型のＤＣ−ＤＣコンバータの構成例を示す図である。ＤＣ−ＤＣコンバータ１０は、スイッチング制御回路２０、ショットキバリアダイオード２２、インダクタ２４、キャパシタ２６，２８、抵抗３０，３２を含んで構成されている。そして、スイッチング制御回路２０は、ＮチャネルＭＯＳＦＥＴ４０、ショットキバリアダイオード４２、制御回路４４、レベルシフト回路４６、インバータ４８、抵抗５０、及びツェナーダイオード５２を含んで構成されている。
【００１２】
スイッチング制御回路２０は、端子ＲＥＧ、端子ＩＮ、端子ＢＣ、端子ＳＷ、端子ＦＢを備える集積回路である。そして、スイッチング制御回路２０では、端子ＦＢに印加される電圧ＶFBが所定レベルとなるようにＮチャネルＭＯＳＦＥＴ４０のオンオフが制御されることにより、目的レベルの出力電圧ＶOUTが生成される。
【００１３】
ＮチャネルＭＯＳＦＥＴ４０は、ドレイン（入力電極）に端子ＩＮを介して入力電圧ＶINが印加され、ソース（出力電極）が端子ＳＷと接続され、ゲートにインバータ４０の出力信号が入力されている。したがって、インバータ４０の出力信号の電圧レベルと端子ＳＷの電圧ＶSWとの電位差がＮチャネルＭＯＳＦＥＴ４０の閾値電圧ＶTHより大きくなれば、ＮチャネルＭＯＳＦＥＴ４０がオンとなり、端子ＩＮからＮチャネルＭＯＳＦＥＴ４０を介して端子ＳＷに電流が流れる。
【００１４】
ショットキバリアダイオード（整流素子）２２は、アノードが接地され、カソードが端子ＳＷに接続されている。インダクタ２４は、一端が端子ＳＷに接続され、他端がキャパシタ（第１キャパシタ）２６の一端と接続されている。また、キャパシタ２６の他端は接地されており、キャパシタ２６に充電された電圧が出力電圧ＶOUTとなっている。したがって、ＮチャネルＭＯＳＦＥＴ４０がオンになると、端子ＳＷを介して入力電圧ＶINがインダクタ２４の一端に印加され、キャパシタ２６が充電されて出力電圧ＶOUTが上昇する。その後、ＮチャネルＭＯＳＦＥＴ４０がオフになると、インダクタ２４に蓄積されたエネルギーによって、ショットキバリアダイオード２２、インダクタ２４、キャパシタ２６により構成されるループを電流が流れ、キャパシタ２６が放電されて出力電圧ＶOUTが下降する。
【００１５】
キャパシタ（第２キャパシタ）２８は、一端が端子ＳＷと接続され、他端が端子ＢＣと接続されている。そして、キャパシタ２８は、電圧ＶREGが端子ＢＣを介して印加されることにより充電され、ブートストラップ電圧ＶBTを生成する。このブートストラップ電圧ＶBTは、ＮチャネルＭＯＳＦＥＴ４０をオンさせるために用いられる電圧である。例えば、初期状態として端子ＳＷの電圧ＶSWが０Ｖであるとする。この場合、ＮチャネルＭＯＳＦＥＴ４０のゲートに閾値電圧ＶTH（例えば２Ｖ）より高い電圧を印加すれば、ＮチャネルＭＯＳＦＥＴ４０がオンすることとなる。しかし、ＮチャネルＭＯＳＦＥＴ４０がオンになると、端子ＳＷの電圧ＶSWが入力電圧ＶIN（例えば１５Ｖ）に近づくため、ＮチャネルＭＯＳＦＥＴ４０をオンさせ続けるためには、入力電圧ＶINより高い電圧をＮチャネルＭＯＳＦＥＴ４０のゲートに印加する必要がある。そこで、電圧ＶREGを用いて例えば５Ｖ程度のブートストラップ電圧ＶBTを生成することにより、端子ＳＷの電圧ＶSWが入力電圧ＶINに近づいた後もＮチャネルＭＯＳＦＥＴ４０をオンさせることが可能となる。
【００１６】
抵抗３０は、一端に出力電圧ＶOUTが印加され、他端が抵抗３２の一端と接続されている。そして、抵抗３２の他端は接地されており、抵抗３０，３２の接続点の電圧が、出力電圧ＶOUTを抵抗３０，３２の抵抗比で分圧した帰還電圧ＶFBとなっている。
【００１７】
ショットキバリアダイオード４２（ブートストラップ回路）は、アノードに端子ＲＥＧを介して電圧ＶREGが印加され、カソードが抵抗５０を介して端子ＢＣと接続されている。ここで、電圧ＶREGが５Ｖ、ショットキバリアダイオード２２，４２の順方向電圧を０．３Ｖとして、キャパシタ２８に充電されるブートストラップ電圧ＶBTを考える。ＮチャネルＭＯＳＦＥＴ４０がオフであり、ショットキバリアダイオード２２、インダクタ２４、キャパシタ２６により構成されるループを電流が流れている場合、端子ＳＷの電圧ＶSWは−０．３Ｖとなっている。また、抵抗５０での電圧降下を無視すると、端子ＢＣの電圧ＶBCは、電圧ＶREGからショットキバリアダイオード４２の順方向電圧である０．３Ｖだけ低い４．７Ｖとなる。したがって、ブートストラップ電圧ＶBTは、４．７−（−０．３）＝５Ｖとなる。その後、ＮチャネルＭＯＳＦＥＴ４０がオンとなり、ＮチャネルＭＯＳＦＥＴ４０のオン抵抗による電圧降下を０．２Ｖとすると、端子ＳＷの電圧ＶSWは１４．８Ｖになる。これにより、端子ＢＣの電圧ＶBCは、１４．８Ｖにブートストラップ電圧ＶBT＝５Ｖを加えた１９．８Ｖとなる。なお、端子ＢＣの電圧ＶBCが電圧ＶREGより高くなっても、ショットキバリアダイオード４２が設けられているため、端子ＢＣから端子ＲＥＧに向かって電流が逆流することはない。
【００１８】
制御回路４４は、端子ＦＢに印加される帰還電圧ＶFBが出力電圧ＶOUTの目的レベルに応じた基準レベルとなるように、ＮチャネルＭＯＳＦＥＴ４０をオンオフするための制御信号を出力する。例えば、制御回路４４は、帰還電圧ＶFBが基準レベルより低い場合は、ＮチャネルＭＯＳＦＥＴ４０がオンとなる割合を高くし、帰還電圧ＶFBが基準レベルより高い場合は、ＮチャネルＭＯＳＦＥＴ４０がオンとなる割合を低くする。
【００１９】
レベルシフト回路４６には、電源側の電圧として端子ＢＣの電圧ＶBCが抵抗５０を介して印加され、接地側の電圧として接地電圧が印加されており、制御回路４４から出力される電圧ＶREGを基準とする制御信号を、電圧ＶBCを基準とする制御信号に変換する。
【００２０】
インバータ４８（駆動回路）には、電源側の電圧として端子ＢＣの電圧ＶBCが抵抗５０を介して印加され、接地側の電圧として端子ＳＷの電圧ＶSWが印加されている。すなわち、インバータ４８には、ブートストラップ電圧ＶBTに応じた駆動電圧が印加されている。そして、インバータ４８は、レベルシフト回路４６から出力される制御信号に基づいて、ＮチャネルＭＯＳＦＥＴ４０のゲートに入力する信号の電圧レベルを変化させることにより、ＮチャネルＭＯＳＦＥＴ４０のオンオフを制御する。具体的には、レベルシフト回路４６から出力される信号がＬレベルであれば、インバータ４８が電圧ＶBCに応じたＨレベルの信号をＮチャネルＭＯＳＦＥＴ４０のゲートに出力することにより、ＮチャネルＭＯＳＦＥＴ４０がオンとなる。一方、レベルシフト回路４６から出力される信号がＨレベルであれば、インバータ４８が電圧ＶSWに応じたＬレベルの信号をＮチャネルＭＯＳＦＥＴ４０のゲートに出力することにより、ＮチャネルＭＯＳＦＥＴ４０がオフとなる。
【００２１】
抵抗５０（電流制限回路）は、一端が端子ＢＣと接続され、他端がツェナーダイオード５２のカソードと接続されている。そして、ツェナーダイオード５２（クランプ回路）は、アノードが端子ＳＷと接続されている。ツェナーダイオード５２は、例えば端子ＩＮと端子ＢＣが短絡してブートストラップ電圧ＶBTが非常に高くなってしまった場合であっても、インバータ４８の駆動電圧を例えば６Ｖ程度の所定レベル以下にクランプする。また、抵抗５０は、ツェナーダイオード５２の電流電圧特性に基づいて、ツェナーダイオード５２によるクランプ電圧が所定レベル以下となるよう、ツェナーダイオード５２に流れる電流を制限するために用いられる。なお、ツェナーダイオード５２の電流電圧特性によっては、抵抗５０を用いない構成としてもよい。
【００２２】
次に、ＤＣ−ＤＣコンバータ１０の動作について説明する。なお、入力電圧ＶINが１５Ｖ、出力電圧ＶOUTの目的レベルが５Ｖ、電圧ＶREGが５Ｖ、ショットキバリアダイオード２２の順方向電圧が０．３Ｖ、ＮチャネルＭＯＳＦＥＴ４０の閾値電圧ＶTHが２Ｖ、ツェナーダイオード５２の降伏電圧が６Ｖであることとして説明する。
【００２３】
まず、出力電圧ＶOUT及びブートストラップ電圧ＶBTが０Ｖの状態でＤＣ−ＤＣコンバータ１０の動作が開始されたとする。このとき、ブートストラップ電圧ＶBTが２Ｖより低いため、ＮチャネルＭＯＳＦＥＴ４０はオンし続けることができない状態となっている。そして、キャパシタ２８には、端子ＲＥＧ、ショットキバリアダイオード４２、抵抗５０、端子ＢＣを介して電圧ＶREGが印加され、ブートストラップ電圧ＶBTが上昇する。
【００２４】
ブートストラップ電圧ＶBTがＮチャネルＭＯＳＦＥＴ４０の閾値電圧ＶTHである２Ｖを超えると、インバータ４８は、制御回路４４からの制御信号がＬレベルの場合にＮチャネルＭＯＳＦＥＴ４０をオンさせることができる。そして、制御回路４４は、帰還電圧ＶFBが出力電圧ＶOUTの目的レベルに応じた基準レベルとなるように制御信号を変化させる。
【００２５】
そして、電圧ＶREGによってキャパシタ２８が充電されてブートストラップ電圧ＶBTが５Ｖとなり、ＮチャネルＭＯＳＦＥＴ４０がオンオフされている状態において、端子ＩＮと端子ＢＣが短絡したとする。
【００２６】
ＮチャネルＭＯＳＦＥＴ４０がオンからオフになると、インダクタ２４は電流を流し続けようとするため、ショットキバリアダイオード２２、インダクタ２４、キャパシタ２６のループを電流が流れ、端子ＳＷの電圧ＶSWは−０．３Ｖとなる。そして、端子ＩＮと端子ＢＣが短絡しているため、端子ＢＣの電圧ＶBCは１５Ｖとなる。したがって、キャパシタ２８の両端間のブートストラップ電圧ＶBTは１５．３Ｖとなる。
【００２７】
一方、インバータ４８の電源側と接地側との間の電圧、すなわちインバータ４８の駆動電圧は、ツェナーダイオード５２の降伏電圧によって６Ｖ程度にクランプされる。また、このとき、抵抗５０は、端子ＢＣからツェナーダイオード５２に流れ込む電流を制限することにより、インバータ４８の駆動電圧が６Ｖ程度に抑えられるように機能している。
【００２８】
したがって、スイッチング制御回路２０では、端子ＩＮと端子ＢＣが短絡した場合であっても、ツェナーダイオード５２による保護機能により、インバータ４８の駆動電圧がインバータ４８の耐圧を超えることが抑制される。また、インバータ４８からＮチャネルＭＯＳＦＥＴ４０のゲートに出力される信号の電圧も同様にクランプされるため、ＮチャネルＭＯＳＦＥＴ４０のゲート・ソース間の電圧が耐圧を超えることも抑制される。
【００２９】
また、スイッチング制御回路２０では、抵抗５０によってツェナーダイオード５２に流れる電流の電流量が制限されるため、ツェナーダイオード５２のクランプ電圧が過大となることを抑制することができる。
【００３０】
なお、上記実施形態は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物も含まれる。
【００３１】
例えば、本実施形態ではＮチャネルＭＯＳＦＥＴ４０がオフの際の整流素子としてショットキバリアダイオード２２を用いたが、整流素子はこれに限られるものではない。例えば、ＮチャネルＭＯＳＦＥＴ４０と相補的にオンオフするＮチャネルＭＯＳＦＥＴを整流素子として用いてもよい。
【図面の簡単な説明】
【００３２】
【図１】本発明の一実施形態であるスイッチング制御回路を含む降圧型のＤＣ−ＤＣコンバータの構成例を示す図である。
【図２】降圧型のＤＣ−ＤＣコンバータの一般的な構成を示す図である。
【符号の説明】
【００３３】
１０  ＤＣ−ＤＣコンバータ
２０  スイッチング制御回路
２２，４２  ショットキバリアダイオード
２４  インダクタ
２６，２８  キャパシタ
３０，３２，５０  抵抗
４０  ＮチャネルＭＯＳＦＥＴ
４４  制御回路
４６  レベルシフト回路
４８  インバータ
５２  ツェナーダイオード
【図１】
2010148240.tif 000003
【図２】
2010148240.tif 000004