(57)【要約】【課題】個々の半導体装置にそれぞれ適切な試験電圧を供給できるようにした半導体装置の試験方法及び半導体装置の試験システム、半導体装置を提供する。【解決手段】内部レギュレータ１０と、内部レギュレータ１０から内部電圧の供給を受ける内部回路２０と、を備えたＩＣチップ１００の試験方法であって、内部レギュレータ１０から出力される内部電圧Ｖｒｅｇを測定する工程と、内部電圧Ｖｒｅｇの測定値と同じ大きさの試験電圧を内部回路２０に供給する工程と、を含む。このような方法によれば、個々のＩＣチップ１００について、その内部回路２０の機能や消費電流等をより実態に近い形で評価することができる。【選択図】図１
2010139243.tif 000002
【特許請求の範囲】
【請求項１】
定電圧を発生する定電圧発生回路と、
前記定電圧発生回路から前記定電圧の供給を受ける内部回路と、を備えた半導体装置の試験方法であって、
前記定電圧を測定する工程と、
前記定電圧の測定値に基づいて値が調整された試験電圧を前記内部回路に供給する工程と、を含むことを特徴とする半導体装置の試験方法。
【請求項２】
前記試験電圧を供給する工程では、
前記定電圧発生回路から前記内部回路への前記定電圧の供給を止めた状態で、前記試験電圧を前記内部回路に供給することを特徴とする請求項１に記載の半導体装置の試験方法。
【請求項３】
前記定電圧発生回路から第１のパッド端子に至る第１の配線経路を前記半導体装置の内部に設けておき、
前記定電圧を測定する工程では、
前記第１のパッド端子及び前記第１の配線経路を介して前記定電圧を前記半導体装置の外部で測定することを特徴とする請求項１又は請求項２に記載の半導体装置の試験方法。
【請求項４】
前記内部回路から第２のパッド端子に至る第２の配線経路を前記半導体装置の内部に設けておき、
前記試験電圧を供給する工程では、前記半導体装置の外部から前記第２のパッド端子及び前記第２の配線経路を介して前記内部回路に前記試験電圧を供給することを特徴とする請求項１から請求項３の何れか一項に記載の半導体装置の試験方法。
【請求項５】
前記第１のパッド端子と前記第２のパッド端子とを一つのパッド端子で兼用すると共に、前記第１の配線経路に第１のスイッチ素子を設け、前記第２の配線経路に第２のスイッチ素子を設けておき、
前記定電圧を測定する工程では、
前記第１のスイッチをオンにして前記パッド端子と前記定電圧発生回路との間を電気的に接続すると共に、前記第２のスイッチをオフにして前記パッド端子と前記内部回路との間を電気的に離し、
前記試験電圧を供給する工程では、
前記第２のスイッチをオンにして前記パッド端子と前記内部回路との間を電気的に接続すると共に、前記第１のスイッチをオフにして前記パッド端子と前記定電圧発生回路との間を電気的に離すことを特徴とする請求項４に記載の半導体装置の試験方法。
【請求項６】
前記試験電圧の電圧値が前記定電圧の測定値と同じ大きさとなるように前記試験電圧を調整することを特徴とする請求項１から請求項５の何れか一項に記載の半導体装置の試験方法。
【請求項７】
定電圧を発生する定電圧発生回路と、
前記定電圧発生回路から前記定電圧の供給を受ける内部回路と、を備えた半導体装置を試験するシステムであって、
前記定電圧を測定する測定回路と、
前記定電圧の測定値に基づいて値が調整された試験電圧を前記内部回路に供給する供給回路と、を含むことを特徴とする半導体装置の試験システム。
【請求項８】
定電圧を発生する定電圧発生回路と、
前記定電圧発生回路から前記定電圧の供給を受ける内部回路と、
前記定電圧の測定値に基づいて値が調整された試験電圧を前記内部回路に供給する供給回路と、を備えたことを特徴とする半導体装置。
【請求項９】
前記供給回路から前記内部回路に供給される前記試験電圧は、前記定電圧の測定値と同じ大きさの電圧であることを特徴とする請求項８に記載の半導体装置。
【請求項１０】
前記供給回路から前記内部回路に供給される電流は、前記定電圧供給回路から前記内部回路に供給される電流よりも大電流であることを特徴とする請求項８又は請求項９に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の試験方法及び半導体装置の試験システム、半導体装置に関する。
【背景技術】
【０００２】
この種の従来技術としては、例えば特許文献１に開示されたものがある。かかる文献には、外部から供給される電源電圧と異なる定電圧を発生して内部回路に供給する定電圧回路と、外部からの発振入力に基づいてクロックを発生する発振手段と、定電圧回路からの電圧（以下、内部電圧ともいう。）及び発振回路からのクロックによって動作する負荷回路とを備えた半導体装置が開示されている。そして、この半導体装置の定電圧回路には、定電圧出力を停止する動作停止モードが備えられ、この動作停止モードにおいて、外部から任意の電圧（以下、試験電圧ともいう。）を負荷回路に供給することが開示されている。
【特許文献１】特開平９−１９７０２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、特許文献１に開示された技術によれば、半導体装置の外部から負荷回路に試験電圧を与えて、半導体装置の機能テストや消費電流テストを行う。
しかしながら、上記のテストでは、半導体装置が実際に動作しているとき（即ち、定電圧回路から負荷回路に内部電圧が供給されているとき）の、内部電圧の値をモニターしていない。また、上記のテストでは、試験電圧を任意の値（例えば、内部電圧の設計値）に設定することが可能であるが、個々の半導体装置の内部電圧は、製造の各工程で生じる加工ばらつきの影響を受けるため、その値は不規則に分布していることが普通である。
このため、実際の内部電圧と試験電圧との間に意図しないズレが生じている可能性があり、個々の半導体装置の機能や消費電流等を評価する上で、試験電圧の値が必ずしも適切ではない可能性があった。
そこで、本発明のいくつかの態様は、このような課題に着目してなされたものであって、個々の半導体装置にそれぞれ適切な試験電圧を供給できるようにした半導体装置の試験方法及び半導体装置の試験システム、半導体装置の提供を目的とする。
【課題を解決するための手段】
【０００４】
上記目的を達成するために、本発明の一態様に係る半導体装置の試験方法は、定電圧を発生する定電圧発生回路と、前記定電圧発生回路から前記定電圧の供給を受ける内部回路と、を備えた半導体装置の試験方法であって、前記定電圧を測定する工程と、前記定電圧の測定値に基づいて値が調整された試験電圧を前記内部回路に供給する工程と、を含むことを特徴とするものである。
また、上記の試験方法において、前記試験電圧を供給する工程では、前記定電圧発生回路から前記内部回路への前記定電圧の供給を止めた状態で、前記試験電圧を前記内部回路に供給することを特徴としても良い。
また、上記の試験方法において、  前記定電圧発生回路から第１のパッド端子に至る第１の配線経路を前記半導体装置の内部に設けておき、前記定電圧を測定する工程では、前記第１のパッド端子及び前記第１の配線経路を介して前記定電圧を前記半導体装置の外部で測定することを特徴としても良い。
【０００５】
また、上記の試験方法において、前記内部回路から第２のパッド端子に至る第２の配線経路を前記半導体装置の内部に設けておき、前記試験電圧を供給する工程では、前記半導体装置の外部から前記第２のパッド端子及び前記第２の配線経路を介して前記内部回路に前記試験電圧を供給することを特徴としても良い。
また、上記の試験方法において、前記第１のパッド端子と前記第２のパッド端子とを一つのパッド端子で兼用すると共に、前記第１の配線経路に第１のスイッチ素子を設け、前記第２の配線経路に第２のスイッチ素子を設けておき、前記定電圧を測定する工程では、前記第１のスイッチをオンにして前記パッド端子と前記定電圧発生回路との間を電気的に接続すると共に、前記第２のスイッチをオフにして前記パッド端子と前記内部回路との間を電気的に離し、前記試験電圧を供給する工程では、前記第２のスイッチをオンにして前記パッド端子と前記内部回路との間を電気的に接続すると共に、前記第１のスイッチをオフにして前記パッド端子と前記定電圧発生回路との間を電気的に離すことを特徴としても良い。
【０００６】
また、上記の試験方法において、前記試験電圧の電圧値が前記定電圧の測定値と同じ大きさとなるように前記試験電圧を調整することを特徴としても良い。
本発明の別の態様に係る半導体装置の試験システムは、定電圧を発生する定電圧発生回路と、前記定電圧発生回路から前記定電圧の供給を受ける内部回路と、を備えた半導体装置を試験するシステムであって、前記定電圧を測定する測定回路と、前記定電圧の測定値に基づいて値が調整された試験電圧を前記内部回路に供給する供給回路と、を含むことを特徴とするものである。
【０００７】
本発明のさらに別の態様に係る半導体装置は、定電圧を発生する定電圧発生回路と、前記定電圧発生回路から前記定電圧の供給を受ける内部回路と、前記定電圧の測定値に基づいて値が調整された試験電圧を前記内部回路に供給する供給回路と、を備えたことを特徴とするものである。
また、上記の半導体装置において、前記供給回路から前記内部回路に供給される前記試験電圧は、前記定電圧の測定値と同じ大きさの電圧であることを特徴としても良い。
また、上記の半導体装置において、前記供給回路から前記内部回路に供給される電流は、前記定電圧供給回路から前記内部回路に供給される電流よりも大電流であることを特徴としても良い。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の実施の形態について図面を参照しながら説明する。なお、以下に説明する各図において、同一の構成を有する部分には同一の符号を付し、その重複する説明は省略する。
（１）第１実施形態
図１は、本発明の第１実施形態に係るＩＣチップ１００の構成例を示す概念図である。
図１に示すように、このＩＣチップ１００は、その内部（即ち、ＩＣチップが形成された基板内）に、内部レギュレータ１０と、内部回路２０と、パッド端子３１と、スイッチ４１、４２と、配線５１ａ〜５１ｃと、を有する。
内部レギュレータ１０は、ＩＣチップ１００の外部から電圧（例えば、基準電圧）の供給を受けて定電圧Ｖｒｅｇを発生する回路である。内部レギュレータ１０は、例えば正相増幅器（即ち、非反転増幅器）で構成されており、正（＋）入力端子に基準電圧が入力され、その出力が負（−）入力端子にフィードバックされ、これにより、基準電圧が正相増幅して定電圧Ｖｒｅｇを出力するようになっている。内部レギュレータ１０の出力（即ち、レギュレータ出力）のオン、オフは、レギュレータ制御信号Ｓによって制御される。
【０００９】
内部回路２０は、内部レギュレータ１０から定電圧（即ち、内部電圧）Ｖｒｅｇの供給を受けて動作する回路である。例えば、内部回路２０は、内部レギュレータ１０から内部電圧Ｖｒｅｇの供給を受けて、所定の演算処理を行う演算回路である。或いは、内部回路２０は、水晶振動子等を備えてパルス信号を発信するような発振回路や、レジスタ又はフラッシュメモリ等を備えた記憶回路であっても良い。内部レギュレータ１０から見て、内部回路２０は、負荷となる処理を実行する回路（即ち、負荷回路）である。
パッド端子３１は、内部レギュレータ１０から出力される内部電圧の大きさを測定したり、内部回路に試験電圧を印加したりするための端子である。パッド端子３１の表面に図示しないプローブ針が接触させることにより、電圧の測定や電圧の印加を行うことができる。
【００１０】
配線５１ａは、その一端が内部レギュレータ１０に接続され、その他端が内部回路２０に接続されている。配線５１ｂは、その一端が配線５１ａに接続され、その他端がパッド端子３１に接続されている。配線５１ｃは、その一端が内部回路２０に接続され、その他端が配線５１ｂに接続されている。パッド端子３１及び配線５１ａ〜５１ｃは、例えばアルミニウム（Ａｌ）、又はＡｌ合金を材料に構成されている。
スイッチ４１は、配線５１ｂに設けられている。このスイッチ４１をオン（ＯＮ）にすることにより、配線５１ｂを介して、内部レギュレータ１０とパッド端子３１との間を電気的に接続する（即ち、導通状態にする）ことができる。また、スイッチ４１をオフ（ＯＦＦ）にすることにより、内部レギュレータ１０とパッド端子３１との間を電気的に離す（即ち、非導通状態にする）ことができる。
【００１１】
スイッチ４２は、配線５１ｃに設けられている。このスイッチ４２をオンにすることにより、配線５１ｃを介して、内部回路２０とパッド端子３１との間を電気的に接続することができる。また、スイッチ４２をオフにすることにより、内部回路２０とパッド端子３１との間を電気的に離すことができる。
このようなスイッチ４１、４２は、例えばアナログスイッチで構成される。アナログスイッチは、オン抵抗（即ち、導通時の抵抗）が少ないため、後述するように内部電圧を測定したり、試験電圧を印加したりする際に、スイッチでの電圧降下を抑制することができる。
【００１２】
次に、図１に示したＩＣチップ１００を試験（即ち、検査）する際に使用されるテスタの構成例について説明する。
図２（ａ）及び（ｂ）はテスタ９０の構成例を示す概念図である。図２（ａ）に示すように、このテスタ９０は、配線９９及び図示しないプローブ針を介してＩＣチップ１００のパッド端子３１に接続し、この状態でＩＣチップ１００を試験する装置であり、ドライバ９１と、コンパレータ９２と、ＤＣ測定ユニット９３と、を有する。このテスタ９０では、スイッチ９４、９５を操作することにより、一つのチャンネルからデジタル入出力と、ＤＣ測定ユニット９３の割り込みとを行うことが可能となっている。また、図２（ｂ）に示すように、ＤＣ測定ユニット９３は、定電流印加電圧測定（ＩＳＶＭ）回路９６と、定電圧印加電流測定（ＶＳＩＭ）回路９７と、を有する。そして、例えばスイッチ９８を操作することにより、ＩＳＶＭ回路９６とパッド端子３１との接続、及び、ＶＳＩＭ回路９７とパッド端子３１との接続を切り替えることが可能となっている。
【００１３】
次に、図２（ａ）及び（ｂ）に示したテスタ９０を用いて、図１に示したＩＣチップ１００を試験する方法について説明する。
まず始めに、内部レギュレータ１０から出力される内部電圧Ｖｒｅｇを測定する。ここでは、図１において、スイッチ４２をオフにすると共に、スイッチ４１をオンにする。これにより、内部レギュレータ１０とパッド端子３１との間を電気的に接続すると共に、内部回路２０とパッド端子３１との間を電気的に離し、内部レギュレータ１０で発生する定電圧（即ち、内部電圧）Ｖｒｅｇがパッド端子３１に伝わるようにする。また、このような操作と前後して、或いは同時に、図２（ａ）に示すテスタ９０内のスイッチ９５をオンにし、図２（ｂ）に示すスイッチ９８をＩＳＶＭ回路９６側に切り替える。そして、ＩＳＶＭ回路９６で適当な電流を流し、ＩＳＶＭ回路９６で内部電圧Ｖｒｅｇを測定する。
【００１４】
次に、ＤＣ測定ユニット９３から内部回路２０に試験電圧を供給する。ここでは、図１において、スイッチ４１をオフにすると共に、スイッチ４２をオンにする。これにより、内部レギュレータ１０とパッド端子３１との間を電気的に離すと共に、内部回路２０とパッド端子３１との間を電気的に接続し、パッド端子３１を介して内部回路２０へ試験電圧が伝わるようにする。
また、レギュレータ制御信号Ｓにより、内部レギュレータ１０からの出力をオフにする。さらに、上記の操作と前後して、或いは同時に、図２（ａ）に示すテスタ９０内のスイッチ９５をオンにしたまま、図２（ｂ）に示すスイッチ９８をＶＳＩＭ回路９７側に切り替える。そして、ＶＳＩＭ回路９７の測定電流レンジを、ＩＳＶＭ回路９６で電圧測定したときの電流レンジよりも大きく設定して、ＩＳＶＭ回路９６で測定された電圧値と同じ大きさの電圧を試験電圧としてパッド端子３１に印加する。このようにして、内部回路２０に試験電圧を供給する。
【００１５】
内部回路２０は、この試験電圧の供給を受けて、試験のための演算処理や、パルス信号の発振、記憶処理等を行うことができる。そして、テスタ９０は、内部回路２０における上記の処理や、出力の状況に応じて、内部回路２０の機能や消費電流等を評価し、ＩＣチップ１００の良否を判定する。
また、図１に示したＩＣチップ１００において、通常時（即ち、試験以外の動作時）は、スイッチ４２をオンにし、スイッチ４１をオフにすることにより、内部回路２０からパッド端子３１に信号を出力させるようにすることが可能となる。
このように、本発明の第１実施形態によれば、内部レギュレータ１０から内部回路２０に実際に供給される定電圧（即ち、内部電圧）Ｖｒｅｇと同じ大きさの電圧を試験電圧とすることができ、個々のＩＣチップ１００において、内部電圧Ｖｒｅｇと試験電圧との間の電圧値のズレを小さくすることができる。これにより、個々のＩＣチップ１００が有する内部回路２０について、その機能や消費電流等をより実態に近い形で評価することができるので、試験精度の向上に寄与することができる。
【００１６】
即ち、内部レギュレータ１０から発生した内部電圧Ｖｒｅｇをパッド端子３１を介して測定することができる配線経路を有することで、内部電圧Ｖｒｅｇの値を確実に取り込むことが可能である。また、このパッド端子３１から、内部電圧Ｖｒｅｇと同じ大きさの電圧を試験電圧としてＩＣチップ１００内に供給することができる。これにより、試験精度の向上に寄与することができる。
従来の技術では、パッド端子を介して内部電圧を測定することができなかったため、内部電圧と同じ大きさの電圧をＩＣチップに印加しようとすると、内部電圧を求めるための別試験（例えば、アンプの反転電圧をバイナリサーチでチェックして計算する処理）が必要となり、試験時間が長くなってしまうなどの問題があった。これに対して、本発明では、内部電圧Ｖｒｅｇと同じ大きさの電圧を試験電圧としてＩＣチップ１００に供給することが、電圧測定したときの電流レンジよりも大きく設定することにより、内部レギュレータ１０の駆動能力を高めることが可能な状態で、容易に行えるため、試験時間の短縮（即ち、試験の高速化）が可能となる。
【００１７】
この第１実施形態では、内部レギュレータ１０が本発明の「定電圧発生回路」に対応し、パッド端子３１が本発明の「第１のパッド端子」及び「第２のパッド端子」に対応している。また、配線５１ａ、５１ｂが本発明の「第１の配線経路」に対応し、配線５１ｂ、５１ｃが本発明の「第２の配線経路」に対応している。さらに、スイッチ４１が本発明の「第１のスイッチ」に対応し、スイッチ４２が本発明の「第２のスイッチ」に対応している。また、ＤＣ測定ユニット９３が本発明の「測定回路」及び「供給回路」に対応し、ＩＣチップ１００が本発明の「半導体装置」に対応している。
【００１８】
なお、上記の第１実施形態では、ＩＳＶＭ回路９６で測定された電圧値と同じ大きさの電圧を試験電圧としてパッド端子３１に印加する場合について説明した。しかしながら、本発明はこれに限られることはない。本発明では、測定された電圧値の大小に応じた電圧を試験電圧としてパッド端子３１に印加しても良い。例えば、ＩＳＶＭ回路９６で測定された電圧値に任意の数値を乗算（即ち、掛け算）した大きさの電圧を試験電圧とし、これをパッド端子３１に印加しても良い。一例を挙げると、測定された電圧値が３Ｖで、任意の数値が１．５の場合、４．５Ｖの電圧を試験電圧としてパッド端子３１に印加しても良い。このような方法であっても、個々のＩＣチップ１００において、内部回路に供給される電圧を、定電圧回路からの供給電圧よりも高く設定することで、内部回路を高速動作させることが可能となる為、試験時間の短縮に寄与することができる。
また、上記の第１実施形態では、図１に示したように、内部電圧Ｖｒｅｇを測定するための端子と、試験電圧を印加するための端子とが共通のパッド端子３１からなる場合について説明した。しかしながら、本発明はこれに限られることはない。
【００１９】
例えば、図３に示すように、内部電圧Ｖｒｅｇを測定するためのパッド端子３１ａと、試験電圧を印加するためのパッド端子３１ｂとが別々に設けられていても良い。また、図３ではスイッチ４１、４２を記載しているが、これらは省いても良い。つまり、内部レギュレータ１０とパッド端子３１ａとの間を常時接続としても良いし、内部回路２０とパッド端子３１ｂとの間を常時接続としても良い。このような構成であっても、図１の場合と同様、内部回路２０の機能や消費電流等をより実態に近い形で評価することができるので、試験精度の向上に寄与することができる（但し、パッド端子の数が増えるため、ＩＣチップ１００の面積が大きくなる可能性はある）。
図３の場合は、パッド端子３１ａが本発明の「第１のパッド端子」に対応し、パッド端子３１ｂが本発明の「第２のパッド端子」に対応している。また、配線５１ａ、５１ｂが本発明の「第１の配線経路」に対応し、配線５１ｃが本発明の「第２の配線経路」に対応している。さらに、ＩＣチップ１００が本発明の「半導体装置」に対応している。
【００２０】
（２）第２実施形態
上記の第１実施形態では、テスタ９０の内部にＶＳＩＭ回路９７を備え、このＶＳＩＭ回路９７から内部回路２０に試験電圧を供給する場合について説明した。しかしながら、本発明では、このような試験電圧の供給機能を備えた回路（即ち、供給回路）をＩＣチップの内部に設けても良い。
図４（ａ）及び（ｂ）は、本発明の第２実施形態に係るＩＣチップ２００の構成例を示す概念図である。図４（ａ）に示すように、このＩＣチップ２００は、その内部（即ち、ＩＣチップが形成された基板内）に、内部レギュレータ１０と、内部回路２０と、電流供給回路６０と、パッド端子３２、３３、３４と、スイッチ４３と、配線５２ａ〜５２ｇと、を有する。
【００２１】
これらの中で、電流供給回路６０は、任意の大きさの電流を定電圧で供給する回路である。この電流供給回路６０の入力側は、配線５２ｂを介してパッド端子３３に接続されると共に、配線５２ｄを介して内部レギュレータ１０に接続されている。
ここで、パッド端子３２は、内部レギュレータ１０からの出力電圧（即ち、内部電圧）Ｖｒｅｇを測定するための端子である。パッド端子３３は、（電流供給回路６０に対する）入力電圧調整用の端子である。パッド端子３４は、電流供給回路６０からの出力電圧Ｖｏｕｔを測定するための端子である。第１実施形態で説明したパッド端子３１、３１ａ、３１ｂと同様、これらのパッド端子３２〜３４は例えばアルミニウム（Ａｌ）、又はＡｌ合金を材料に構成されており、その表面に図示しないプローブ針が接触させることにより、テスタ９０との間で電圧測定や電圧印加などを行うことができる。
【００２２】
また、配線５２ａは、その一端がパッド端子３２に接続され、その他端が内部レギュレータ１０に接続されている。配線５２ｂは、その一端がパッド端子３３に接続され、その他端が電流供給回路６０に接続されている。配線５２ｃは、その一端がパッド端子３４に接続され、その他端がスイッチ４３に接続されている。配線５２ｄは、その一端が配線５２ａに接続され、その他端が電流供給回路６０に接続されている。配線５２ｅは、その一端が電流供給回路６０に接続され、その他端が配線５２ｃに接続されている。配線５２ｆは、その一端が内部レギュレータ１０に接続され、その他端がスイッチ４３に接続されている。配線５２ｇは、その一端がスイッチ４３に接続され、その他端が内部回路２０に接続されている。第１実施形態と同様、これらの配線５２ａ〜５２ｇは、例えばアルミニウム（Ａｌ）、又はＡｌ合金を材料に構成されている。
【００２３】
図４（ｂ）に示すように、電流供給回路６０は、例えば正相増幅器（即ち、非反転増幅器）６１で構成されており、正（＋）入力端子に内部レギュレータ１０からの出力電圧Ｖｒｅｇが入力され、その出力が抵抗Ｒ２を介してオペアンプの負（−）入力端子にフィードバックされるようになっている。また、正相増幅器６１の負（−）入力端子は、抵抗Ｒ１を介してパッド端子３３に接続されている。
図４（ａ）に示すように、スイッチ４３は、配線５２ｇを配線５２ｃ、５２ｆのどちらか一方に接続するものである。スイッチ４３を配線５２ｆ側に切り替えると、内部レギュレータ１０と内部回路２０とが電気的に接続される。また、スイッチ４３を配線５２ｃ側に切り替えると、電流供給回路６０と内部回路２０とが電気的に接続される。
【００２４】
次に、この図４（ａ）及び（ｂ）に示したＩＣチップ２００を試験する方法について説明する。
まず始めに、内部レギュレータ１０から出力される出力電圧Ｖｒｅｇを、パッド端子３２を介して測定する。次に、スイッチ４３を配線５２ｃ側に接続して、電流供給回路６０と内部回路２０とを電気的に接続する。そして、電流供給回路６０から出力される出力電圧Ｖｏｕｔを、パッド端子３４を介して測定する。
ここで、正相増幅器６１には、オフセット電圧が生じる場合がある。オフセット電圧とは、正相増幅器６１に対する入力電圧が仮に０Ｖの場合でも、僅かに出力される電圧のことである。例えば図４（ｂ）に示すように、正相増幅器６１にオフセット電圧Ｖｉｏが生じていると、パッド端子３２を介して測定される内部レギュレータ１０からの出力電圧Ｖｒｅｇの値と、パッド端子３４を介して測定される電流供給回路６０からの出力電圧Ｖｏｕｔの値とが一致しない。
【００２５】
その場合は、パッド端子３３を介して、正相増幅器６１の負（−）入力端子に調整用電圧Ｖｉｎを印加する。これにより、出力電圧Ｖｏｕｔからオフセット電圧Ｖｉｏの影響を取り除いて、調整後の出力電圧Ｖｏｕｔ´とすることができ、Ｖｒｅｇ＝Ｖｏｕｔ´とすることができる。以降は、調整後の出力電圧Ｖｏｕｔ´を試験電圧として、内部回路２０の試験を行うことができる。
なお、オフセット電圧Ｖｉｏ（以下、Ｖｏｆｆともいう。）と、調整用電圧Ｖｉｎはそれぞれ下記の手順により算出することができる。
【００２６】
まず、オフセットが無い理想的な場合、パッド端子３３を０Ｖ、正入力端子の電位をＶｒｅｇ、Ｒ１とＲ２の接続点電位をＶａ、正相増幅器の出力をＶｏｕｔとすると、
Ｖａ＝Ｒ１＊Ｖｏｕｔ／（Ｒ１＋Ｒ２）…（１）
となる。イマジナルショートの関係からＶａ＝Ｖｒｅｇとなるので、（１）式は、
Ｖｏｕｔ＝（１＋Ｒ２／Ｒ１）＊Ｖｒｅｇ…（２）
と表される。オフセットがある場合は、パッド端子３３を０Ｖ、正入力端子の電位をＶｒｅｇ、Ｒ１とＲ２の接続点電位をＶａ、正相増幅器の出力をＶｏｕｔ’とすると、
Ｖａ＝Ｒ１＊Ｖｏｕｔ’／（Ｒ１＋Ｒ２）…（３）
となる。イマジナルショートの関係からＶａ−Ｖｏｆｆ＝Ｖｒｅｇとなるので、（３）式は、
Ｖｏｕｔ’＝  （１＋Ｒ２／Ｒ１）＊（Ｖｒｅｇ＋Ｖｏｆｆ）…（４）
となる。よって、正相増幅器の出力Ｖｏｕｔ’とＶｒｅｇが判れば、オフセット電圧Ｖｏｆｆは次の（５）式で計算できる。
Ｖｏｆｆ＝Ｒ１／（Ｒ１＋Ｒ２）＊Ｖｏｕｔ’−Ｖｒｅｇ…（５）
【００２７】
次に、パッド端子３３の電位をＶｉｎ、正入力端子の電位をＶｒｅｇ、Ｒ１とＲ２の接続点電位をＶａとして、正相増幅器の出力がＶｏｕｔ”となるような、補正電圧Ｖｉｎを求めると、
Ｖａ＝Ｒ１＊（Ｖｏｕｔ”−Ｖｉｎ）／（Ｒ１＋Ｒ２）＋Ｖｉｎ…（６）
となる。イマジナルショートの関係からＶａ−Ｖｏｆｆ＝Ｖｒｅｇとなるので、（６）式は、
Ｒ１＊Ｖｏｕｔ”／（Ｒ１＋Ｒ２）−Ｒ１＊Ｖｉｎ／（Ｒ１＋Ｒ２）＋Ｖｉｎ＝Ｖｒｅｇ＋Ｖｏｆｆ…（７）
Ｖｏｕｔ”＝（１＋Ｒ２／Ｒ１）（Ｖｒｅｇ＋Ｖｏｆｆ−Ｖｉｎ＊Ｒ２／（Ｒ１＋Ｒ２））…（７）’
となる。ここで、Ｖｏｕｔ”＝Ｖｏｕｔとなるためには、Ｖｏｆｆ−Ｖｉｎ＊Ｒ２／（Ｒ１＋Ｒ２）＝０であればよい。従って、調整用電圧Ｖｉｎは次の（８）式で計算できる。
Ｖｉｎ＝Ｖｏｆｆ＊（Ｒ１＋Ｒ２）／Ｒ１…（８）
【００２８】
このように、本発明の第２実施形態によれば、第１実施形態と同様、内部レギュレータ１０からの出力電圧（即ち、内部電圧）Ｖｒｅｇと同じ大きさの電圧Ｖｏｕｔ（又は、Ｖｏｕｔ´）を試験電圧とすることができ、個々のＩＣチップ２００において、内部レギュレータ１０からの出力電圧Ｖｒｅｇと試験電圧との電圧値のズレを小さくすることができる。これにより、個々のＩＣチップ２００について、その内部回路２０の機能や消費電流等をより実態に近い形で評価することができるので、試験精度の向上に寄与することができる。
この第２実施形態では、電流供給回路６０が本発明の「供給回路」に対応し、ＩＣチップ２００が本発明の「半導体装置」に対応している。
【００２９】
なお、上記のＩＣチップ２００では、電流供給回路６０から出力される出力電圧Ｖｏｕｔ（又は、Ｖｏｕｔ´）を内部電圧Ｖｒｅｇと同じ大きさの電圧としたまま、出力電流のみを大きくしても良い。即ち、試験の際に電流供給回路６０から内部回路２０に供給される電力を、（内部レギュレータ１０からの出力と比較して）同電圧大電流としても良い。
このような構成であれば、内部回路２０のクロック周波数（例えば、内部回路２０が有する発振回路が１秒間に発振する回数）を試験のときだけ高めることができ、このクロック周波数に同期する（内部回路２０内の）ロジック回路を通常よりも高速に動作させることが可能となる。これにより、個々のＩＣチップ２００において、試験時間の短縮を図ることが可能となる。
【図面の簡単な説明】
【００３０】
【図１】第１実施形態に係るＩＣチップ１００の構成例を示す図。
【図２】テスタ９０の構成例を示す図。
【図３】第１実施形態に係るＩＣチップ１００´の構成例を示す図。
【図４】第２実施形態に係るＩＣチップ２００の構成例を示す図。
【符号の説明】
【００３１】
１０  内部レギュレータ、２０  内部回路、３１〜３４、３１ａ、３１ｂ  パッド端子、４１〜４３  スイッチ、５１ａ〜５１ｃ、５２ａ〜５２ｇ、９９  配線、６０  電流供給回路、６１  正相増幅器、１００、２００  ＩＣチップ、Ｒ１、Ｒ２  抵抗
【図１】
2010139243.tif 000003
【図２】
2010139243.tif 000004
【図３】
2010139243.tif 000005
【図４】
2010139243.tif 000006