(57)【要約】【課題】加速度等の検出に用いる半導体装置において、半導体センサチップからの電気信号を出力するための信号用ワイヤのＳ／Ｎ比向上を図れるようにする。【解決手段】可撓性を有する可撓部Ｆにより支持部Ｓと錘部Ｍとを一体に連結して構成された半導体センサチップ５と、その上面５ａ上に固定されると共に複数のボンディングワイヤ３によって半導体センサチップ５に電気接続された制御チップ７とを備え、前記ボンディングワイヤ３のうち、可撓部Ｆの変形を電気信号として制御チップ７に出力する複数の信号用ワイヤ３Ａ、及び、半導体センサチップ５を接地させる複数のグランド接続用ワイヤ３Ｂが互いに平行して交互に配列され、信号用ワイヤ３Ａとその両側に配されるグランド接続用ワイヤ３Ｂとの間隔が互いに等しい半導体装置１を提供する。【選択図】図１
2010139430.tif 000002
【特許請求の範囲】
【請求項１】
可撓性を有する可撓部により支持部と錘部とを一体に連結して構成され、前記可撓部の変形又は変位を検出する検出手段、及び、複数の電極パッドが形成された電極形成面を有する半導体センサチップと、複数のボンディングワイヤによって前記複数の電極パッドと個々に電気接続される複数の端子パッドが形成された端子形成面を有する制御チップとを備え、
当該制御チップは、前記複数の電極パッドが外方に露出するように前記電極形成面上に固定され、
前記複数のボンディングワイヤの少なくとも一部が、前記検出手段からの電気信号を前記制御チップに出力する信号用ワイヤ、及び、前記半導体センサチップを接地させる複数のグランド接続用ワイヤをなし、
前記複数の信号用ワイヤ及び前記複数のグランド接続用ワイヤが互いに平行して交互に配列されると共に、前記信号用ワイヤとその両側に配される前記グランド接続用ワイヤとの間隔が互いに等しいことを特徴とする半導体装置。
【請求項２】
配列された前記複数の信号用ワイヤ及び前記複数のグランド接続用ワイヤが同一長さに設定されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記複数の端子パッドの少なくとも一部が、前記信号用ワイヤに接続される信号用端子パッド、及び、前記グランド接続用ワイヤに接続されるグランド接続用端子パッドをなすと共に、複数の前記信号用端子パッド及び前記グランド接続用端子パッドが交互に配列され、
前記端子形成面に、複数の前記信号用端子パッド及び前記グランド接続用端子パッドの配列方向に延びて前記複数のグランド接続用端子パッドを一体に連結する連結パッドが形成されていることを特徴とする請求項１又は請求項２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、加速度、傾斜、角速度等の物理量を検出する半導体センサチップを備える半導体装置に関する。
【背景技術】
【０００２】
従来、加速度、傾斜、角速度等の物理量を検出する半導体装置としては、ＭＥＭＳ（Micro Electro Mechanical Systems）技術を用いて製造され、錘部の移動に伴う可撓部の変位や変形を電気信号で出力する半導体センサチップと、半導体センサチップからの電気信号を増幅等して出力する制御チップとを備えて構成されたものがある。
これら半導体センサチップ及び制御チップは、同一パッケージの搭載面に隣り合わせて配されると共に、複数のボンディングワイヤによって互いに電気接続されていることが多い。このような構成では、一部のボンディングワイヤが前述した電気信号を出力するための信号用ワイヤとして機能する。
【０００３】
ところで、ボンディングワイヤを通る電気信号は、電磁気的なノイズの影響を受けやすいため、従来では、このようなノイズを低減する種々の対策が考えられている。
例えば特許文献１には、半導体チップの複数の電極パッドとパッケージの複数の内部端子とを個々に接続する複数のボンディングワイヤの配列について、電源用ワイヤ及びグランド接続用ワイヤの間に信号用ワイヤを配すると共に、これら３本のボンディングワイヤをほぼ平行で同一長さに設定することで、ノイズの低減を図ることが記載されている。
【特許文献１】特開平９−０２２９７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、半導体センサチップにおける可撓部の変位や変形は微小であるため、信号用ワイヤを通る電気信号の電流の大きさは、特許文献１に記載されている通常の半導体チップに接続された信号用ワイヤを通る電流と比較して微弱であり、微小なノイズでも信号用ワイヤのＳ／Ｎ比が悪化する虞がある。
なお、特許文献１に記載されているノイズ対策は、半導体チップに接続された信号用ワイヤに対しては有効であるものの、微小なノイズまでは十分に除去できないため、信号用ワイヤのＳ／Ｎ比の向上を図ることは困難である。
【０００５】
本発明は、上述した事情に鑑みてなされたものであって、微小な電流が流れる信号用ワイヤのＳ／Ｎ比向上を図ることが可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、この発明は以下の手段を提案している。
本発明の半導体装置は、可撓性を有する可撓部により支持部と錘部とを一体に連結して構成され、前記可撓部の変形又は変位を検出する検出手段、及び、複数の電極パッドが形成された電極形成面を有する半導体センサチップと、複数のボンディングワイヤによって前記複数の電極パッドと個々に電気接続される複数の端子パッドが形成された端子形成面を有する制御チップとを備え、当該制御チップは、前記複数の電極パッドが外方に露出するように前記電極形成面上に固定され、前記複数のボンディングワイヤの少なくとも一部が、前記検出手段からの電気信号を前記制御チップに出力する信号用ワイヤ、及び、前記半導体センサチップを接地させる複数のグランド接続用ワイヤをなし、前記複数の信号用ワイヤ及び前記複数のグランド接続用ワイヤが互いに平行して交互に配列されると共に、前記信号用ワイヤとその両側に配される前記グランド接続用ワイヤとの間隔が互いに等しいことを特徴とする。
【０００７】
この半導体装置によれば、複数の信号用ワイヤ及びグランド接続用ワイヤが平行に配列されると共に、信号用ワイヤがグランド接続用ワイヤの間に配されているため、微小なノイズでも信号用ワイヤの両側に配されたグランド接続用ワイヤによって確実に除去することができる。
さらに、半導体センサチップの電極形成面上に制御チップを固定することで、従来のように半導体センサチップ及び制御チップを互いに隣り合わせて配置する場合と比較して、電極パッドと端子パッドとの距離を小さく設定できるため、これらの間に配されるボンディングワイヤの長さを短く設定することができる。これにより、ボンディングワイヤのふらつきを抑えて、相互に隣り合うボンディングワイヤ間の浮遊容量の変化に基づくノイズの発生も低減できる。
以上のことから、信号用ワイヤを通る電気信号の電流が微弱であっても、信号用ワイヤのＳ／Ｎ比の向上を確実に図ることができる。
【０００８】
また、上記半導体装置によれば、複数の信号用ワイヤ及びグランド接続用ワイヤが交互に配列されているため、半導体装置の構成に要するグランド接続用ワイヤの本数を最小限に抑えて、半導体装置の小型化、製造効率向上及び製造コスト削減を図ることができる。
【０００９】
そして、前記半導体装置においては、配列された前記複数の信号用ワイヤ及び前記複数のグランド接続用ワイヤが同一長さに設定されていることが好ましい。
【００１０】
また、前記半導体装置においては、前記複数の端子パッドの少なくとも一部が、前記信号用ワイヤに接続される信号用端子パッド、及び、前記グランド接続用ワイヤに接続されるグランド接続用端子パッドをなすと共に、複数の前記信号用端子パッド及び前記グランド接続用端子パッドが交互に配列され、前記端子形成面に、複数の前記信号用端子パッド及び前記グランド接続用端子パッドの配列方向に延びて前記複数のグランド接続用端子パッドを一体に連結する連結パッドが形成されていてもよい。
【００１１】
さらに、前記半導体装置においては、前記制御チップが前記錘部の上方に間隔をあけて配置されていてもよい。
このように制御チップが錘部との間に間隔をあけて配されることで、制御チップに近付く方向に錘部を移動させることができる。また、支持部に対する錘部の移動量を規制して可撓部の保護を図ることもできる。
すなわち、錘部に慣性力が作用することで錘部が支持部に対して移動する際には可撓部が変形する。ここで、錘部が制御チップに向けて移動する際には、その移動量が制御チップと錘部との間隔に制限されるため、結果として、可撓部の変形量も制限されることになる。したがって、錘部が過度に移動することを防いで、可撓部の保護を図ることができる。
【発明の効果】
【００１２】
本発明によれば、半導体センサチップの検出手段からの電気信号を制御チップに出力する際に、信号用ワイヤを通る電気信号の電流が微弱であっても、信号用ワイヤのＳ／Ｎ比の向上を確実に図ることができる。
【発明を実施するための最良の形態】
【００１３】
以下、図１〜４を参照して本発明の一実施形態に係る半導体装置について説明する。図１，２に示すように、この実施形態に係る半導体装置１は、複数のボンディングワイヤ３によって相互に電気接続された半導体センサチップ５及びＬＳＩチップ（制御チップ）７を備えて構成されている。
【００１４】
半導体センサチップ５は、図２，３に示すように、平面視矩形の環状に形成された支持部Ｓと、支持部Ｓの内側に間隔をあけて配された平面視略矩形の錘部Ｍと、可撓性を有して支持部Ｓと錘部Ｍとを一体に連結する複数の可撓部Ｆと、検出手段としてのピエゾ抵抗部９とを備えている。すなわち、この半導体センサチップ５は、慣性力に応じた可撓部Ｆの変形又は変位をピエゾ抵抗部９によって電気信号に変換することで加速度を検出する加速度センサとして構成されており、また、ＭＥＭＳ技術を用いてＳＯＩ（Silicon on Insulator）ウエハ１０により製造されている。
【００１５】
支持部Ｓ及び錘部Ｍは、単結晶シリコン層１１にデバイス層１２を積層したＳＯＩウエハ１０によって構成されている。なお、デバイス層１２は、単結晶シリコン層１１側から二酸化シリコン（ＳｉＯ２）からなる酸化層と、単結晶シリコン（Ｓｉ）からなる半導体層（ＳＯＩ層）とを順次積層して構成されている。また、酸化層は単結晶シリコン層１１の表層が熱酸化されることで形成されるものである。したがって、ＳＯＩウエハ１０の厚さ方向に沿う支持部Ｓ及び錘部Ｍの厚さ寸法は、互いに等しくなるように設定されている。
そして、錘部Ｍには、平面視矩形の各辺から内側に窪む４つの凹部Ｍ１が形成されている。
【００１６】
一方、可撓部Ｆは、ＳＯＩウエハ１０のデバイス層１２によって構成されている。すなわち、支持部Ｓ、錘部Ｍ及び可撓部Ｆは、同一のデバイス層１２によって一体に形成されている。そして、各可撓部Ｆは、支持部Ｓの内側の各辺から錘部Ｍに向けて延びており、その先端部が錘部Ｍの各凹部Ｍ１の底部に結合されている。これにより、錘部Ｍの大きさを十分に確保しつつ、可撓部Ｆも十分な可撓性を有するように形成することができる。
【００１７】
ピエゾ抵抗部９はデバイス層１２の半導体層に複数形成されている。なお、図示例において、ピエゾ抵抗部９は可撓部Ｆと支持部Ｓあるいは錘部Ｍとにわたって形成されているが、例えば可撓部Ｆのみに形成されていてもよい。
【００１８】
さらに、支持部Ｓをなす半導体センサチップ５の上面（電極形成面）５ａには、複数の電極パッド１３が形成されている。複数の電極パッド１３は、平面視矩形状に形成された半導体センサチップ５の上面５ａのうち、互いに平行に延びる一対の辺に沿ってそれぞれ等間隔に配列されている。
ここで、複数の電極パッド１３の一部は、ピエゾ抵抗部９からの電気信号を出力するための複数の信号用電極パッド１３Ａをなしている。複数の信号用電極パッド１３Ａは、デバイス層１２に備える図示しない配線を介して複数のピエゾ抵抗部９にそれぞれ電気接続されている。
【００１９】
また、複数の電極パッド１３の残部は、半導体センサチップ５を接地させるための複数のグランド接続用電極パッド１３Ｂをなしている。具体的に、複数のグランド接続用電極パッド１３Ｂは、デバイス層１２に備える図示しない配線を介してデバイス層１２の半導体層に電気接続されており、この半導体層を接地させる役割を果たす。
そして、半導体センサチップ５の上面５ａの各辺に沿って配列された複数の電極パッド１３は、これら複数の信号用電極パッド１３Ａ及びグランド接続用電極パッド１３Ｂを交互に配列したものである。
【００２０】
ＬＳＩチップ７は、半導体センサチップ５を駆動制御する役割を果たすものであり、例えば半導体センサチップ５からの電気信号を増幅するための増幅回路や、前記電気信号をデジタル信号として処理するためのＡ／Ｄ変換器、ＤＳＰ（Digital Signal Processor）等の電気回路を含んで構成されている。
図２，４に示すように、ＬＳＩチップ７は、平面視矩形の板状に形成されている。ＬＳＩチップ７の上面（端子形成面）７ａには、複数のボンディングワイヤ３によって複数の電極パッド１３と個々に電気接続される複数の端子パッド１５、及び、ＬＳＩチップ７の電気回路を外部に接続する複数の外部端子パッド１７が形成されている。
【００２１】
複数の端子パッド１５は、平面視矩形状に形成されたＬＳＩチップ７の上面７ａのうち、互いに平行に延びる一対の辺に沿ってそれぞれ等間隔に配列されている。一列に配列された複数の端子パッド１５同士の間隔は、半導体センサチップ５において一列に配列された複数の電極パッド１３同士の間隔と等しくなるように設定されている。
複数の端子パッド１５の一部は、信号用電極パッド１３Ａに電気接続される複数の信号用端子パッド１５Ａをなしている。また、複数の端子パッド１５の残部は、グランド接続用電極パッド１３Ｂに電気接続される複数のグランド接続用端子パッド１５Ｂをなしている。そして、ＬＳＩチップ７の上面７ａの各辺に沿って配列された複数の端子パッド１５は、これら複数の信号用端子パッド１５Ａ及びグランド接続用端子パッド１５Ｂを交互に配列したものである。
【００２２】
なお、複数の信号用端子パッド１５Ａは、ＬＳＩチップ７の電気回路を介して複数の外部端子パッド１７に接続されている。すなわち、複数の外部端子パッド１７は、半導体センサチップ５のピエゾ抵抗部９から出力された電気信号を増幅処理等した上で外部に出力する役割を果たしている。
そして、複数の外部端子パッド１７は、複数の端子パッド１５が配列されたＬＳＩチップ７の上面７ａの一対の辺に直交する他の一対の辺に沿って２つずつ配列され、また、複数の端子パッド１５の配列方向の端部に配されたグランド接続用端子パッド１５Ｂと共に他の一対の辺に沿って一列に配されている。
【００２３】
また、ＬＳＩチップ７の上面７ａには、複数の端子パッド１５の配列方向に延びて一列に配列された複数のグランド接続用端子パッド１５Ｂを一体に連結する連結パッド１６が形成されている。連結パッド１６は、一列に配列された複数の端子パッド１５よりも上面７ａの内側に配されており、複数のグランド接続用端子パッド１５Ｂを外部に電気接続する外部端子パッドとしての役割も果たしている。
そして、一体に形成された複数のグランド接続用端子パッド１５Ｂ及び連結パッド１６の全体形状は、くし歯状に形成されており、各信号用端子パッド１５Ａは、２つのグランド接続用端子パッド１５Ｂと連結パッド１６とによって囲まれている。
なお、図示例では、ＬＳＩチップ７の上面７ａの一対の辺に沿ってそれぞれ形成された２つの連結パッド１６が、互いに電気的に独立しているが、例えば互いに電気接続されていてもよい。
【００２４】
以上のように構成されるＬＳＩチップ７は、その下面７ｂを半導体センサチップ５の上面５ａに対向させた状態で、半導体センサチップ５の上面５ａ上に間隔をあけて固定されている。なお、図示例において、ＬＳＩチップ７は、フィラー入り樹脂Ｇ１を介して支持部Ｓをなす半導体センサチップ５の上面５ａ上に接着固定されているが、少なくとも半導体センサチップ５との間で電気的に絶縁された状態で半導体センサチップ５との隙間寸法を設定できるように支持部Ｓの上面５ａ上に固定されていればよい。したがって、ＬＳＩチップ７は、例えば別途スペーサを介して支持部Ｓの上面５ａに固定されていてもよい。
【００２５】
このように固定されたＬＳＩチップ７は、錘部Ｍ及び可撓部Ｆの上方を覆うように間隔をあけて配置されている。また、ＬＳＩチップ７は、平面視矩形の支持部Ｓのうち複数の電極パッド１３が配された一対の辺に直交する他の一対の辺の部分を覆っており、複数の電極パッド１３が配された一対の辺の部分は覆っていない。すなわち、ＬＳＩチップ７が固定された状態においても複数の電極パッド１３は外方に露出している。
【００２６】
また、ＬＳＩチップ７が固定された状態においては、半導体センサチップ５の上面５ａの各辺に沿って配列された複数の電極パッド１３の配列方向と、ＬＳＩチップ７の上面７ａの各辺に沿って配列された複数の端子パッド１５の配列方向とが互いに平行している。
さらに、ボンディングワイヤ３によって相互に電気接続される電極パッド１３と端子パッド１５とが、平面視で複数の電極パッド１３や端子パッド１５の配列方向に直交する方向に対向するように配置されている。すなわち、信号用電極パッド１３Ａと信号用端子パッド１５Ａとが前記配列方向の直交方向に対向し、また、グランド接続用電極パッド１３Ｂとグランド接続用端子パッド１５Ｂとが前記配列方向の直交方向に対向している。
【００２７】
これにより、一列に配列された複数の電極パッド１３と端子パッド１５との間に配される複数のボンディングワイヤ３は、これら電極パッド１３や端子パッド１５の配列方向に並べて配列されることになる。
また、一列に配列された電極パッド１３及び端子パッド１５が同一の間隔で配列されると共に、一列に配列された電極パッド１３及び端子パッド１５の配列方向が互いに平行しているため、一列に配列された複数のボンディングワイヤ３も互いに平行し、また、等間隔で配列されることになる。さらに、一列に配列された複数のボンディングワイヤ３が全て同一長さに設定されることになる。
【００２８】
なお、一列に配列された複数のボンディングワイヤ３の一部は、信号用電極パッド１３Ａと信号用端子パッド１５Ａとを接続してピエゾ抵抗部９からの電気信号をＬＳＩチップ７に出力する信号用ワイヤ３Ａをなしている。また、一列に配列された複数のボンディングワイヤ３の残部が、グランド接続用電極パッド１３Ｂとグランド接続用端子パッド１５Ｂとを接続して半導体センサチップ５を接地させるグランド接続用ワイヤ３Ｂをなしている。
したがって、一列に配列された複数のボンディングワイヤ３は、複数の信号用ワイヤ３Ａ及びグランド接続用ワイヤ３Ｂを交互に配列したものとなっている。
【００２９】
以上のように構成される半導体装置１は、例えば、これを収容する中空のケース等をなすパッケージＰの搭載面Ｐ１上に間隔をあけて固定されると共に、複数のボンディングワイヤ２１によってパッケージＰに電気接続される。
さらに詳述すれば、半導体装置１は、フィラー入り樹脂Ｇ２を介して支持部Ｓをなす半導体センサチップ５の下面５ｂをパッケージＰの搭載面Ｐ１に接着固定することで、錘部Ｍが搭載面Ｐ１に接触することを防止している。また、半導体装置１をパッケージＰに電気接続する複数のボンディングワイヤ２１は、ＬＳＩチップ７の外部端子パッド１７及び連結パッド１６にそれぞれ接合されており、平面視で電極パッド１３と端子パッド１５とを接続するボンディングワイヤ３と平行しないように、また、ボンディングワイヤ３から離間して配されている。
【００３０】
なお、パッケージＰに搭載される半導体装置１を製造する場合には、例えば、半導体センサチップ５をパッケージＰの搭載面Ｐ１上に固定し、さらにＬＳＩチップ７を半導体センサチップ５の上面５ａ上に固定した後に、複数の電極パッド１３と端子パッド１５との間にそれぞれボンディングワイヤ３を配すると共に、外部端子パッド及び連結パッド１６とパッケージＰとの間にそれぞれボンディングワイヤ２１を配すればよい。
【００３１】
また、この半導体装置１において錘部Ｍに慣性力が作用した際には、錘部Ｍが支持部Ｓに対して移動すると共に可撓部Ｆが変形する。ここで、ＬＳＩチップ７は錘部Ｍの上方に隙間をあけて固定されているため、錘部Ｍは、この隙間寸法の分だけＬＳＩチップ７に近付く方向に移動することができる。すなわち、錘部ＭがＬＳＩチップ７に向けて移動できる移動量は、錘部ＭとＬＳＩチップ７との隙間寸法分に制限され、その結果として、可撓部Ｆの変形量も制限されることになる。したがって、錘部Ｍが過度に移動することを防いで、可撓部Ｆの保護を図ることができる。
なお、パッケージＰに固定された半導体装置１でも、錘部ＭがパッケージＰに向けて移動できる移動量が錘部ＭとパッケージＰとの隙間寸法分に制限されるため、前述と同様に可撓部Ｆの保護を図ることができる。
【００３２】
上記半導体装置１によれば、複数の信号用ワイヤ３Ａ及びグランド接続用ワイヤ３Ｂが互いに平行に配列されると共に、全ての信号用ワイヤ３Ａがグランド接続用ワイヤ３Ｂの間に配されている。また、信号用ワイヤ３Ａとその両側に配されるグランド接続用ワイヤ３Ｂとの間隔が互いに等しくされ、さらに、同一列に配列された複数の信号用ワイヤ３Ａ及びグランド接続用ワイヤ３Ｂが同一長さに設定されている。以上のように複数の信号用ワイヤ３Ａ及びグランド接続用ワイヤ３Ｂが配列されることで、微小なノイズでも各信号用ワイヤ３Ａの両側に配されたグランド接続用ワイヤ３Ｂによって確実に除去することができる。
【００３３】
また、半導体センサチップ５の上面５ａ上にＬＳＩチップ７を固定することで、従来のように半導体センサチップ５及びＬＳＩチップ７を互いに隣り合わせて配置する場合と比較して、電極パッド１３と端子パッド１５との距離を小さく設定できるため、これらの間に配されるボンディングワイヤ３の長さを短く設定することができる。さらに、一列に配列された各ボンディングワイヤ３の長手方向を複数の電極パッド１３や端子パッド１５の配列方向に直交させることで、ボンディングワイヤ３の長さをさらに短く設定することができる。これにより、各ボンディングワイヤ３のふらつきを抑えて、相互に隣り合うボンディングワイヤ３間の浮遊容量の変化に基づくノイズの発生も低減できる。
以上のことから、信号用ワイヤ３Ａを通る電気信号の電流が微弱であっても、信号用ワイヤ３ＡのＳ／Ｎ比の向上を確実に図ることができる。
【００３４】
また、複数の信号用ワイヤ３Ａ及びグランド接続用ワイヤ３Ｂが交互に配列されていることで、半導体装置１の構成に要するグランド接続用ワイヤ３Ｂの本数を抑えて、半導体装置１の小型化、製造効率向上及び製造コスト削減を図ることができる。
【００３５】
さらに、半導体センサチップ５を接地させるための複数のグランド接続用電極パッド１３Ｂが、半導体センサチップ５の上面５ａに分散して配置されているため、上面５ａに沿う面方向にわたって半導体センサチップ５のグランド電位の均一化を図ることができる。また、半導体センサチップ５のグランド電位の変動を抑えて、グランド電位の変動に基づくノイズがピエゾ抵抗部９から出力される電気信号に与える影響も低減することができる。
【００３６】
なお、上記実施形態においては、複数の信号用ワイヤ３Ａ及びグランド接続用ワイヤ３Ｂが交互に配列されるとしたが、少なくとも信号用ワイヤ３Ａがグランド接続用ワイヤ３Ｂの間に配されるように、複数の信号用ワイヤ３Ａ及びグランド接続用ワイヤ３Ｂが互いに平行に配列されていればよい。
したがって、２つの信号用ワイヤ３Ａの間には、例えば複数のグランド接続用ワイヤ３Ｂが配されていても構わない。この場合、２つの信号用ワイヤ３Ａの間に配される複数のグランド接続用ワイヤ３Ｂ同士の間隔は、信号用ワイヤ３Ａとグランド接続用ワイヤ３Ｂとの間隔と等しくなるように設定してもよいが、当該間隔と異なるように設定されてもよい。
【００３７】
また、一列に配列された複数のボンディングワイヤ３が、例えば相互に異なる長さに設定されていてもよい。この場合には、例えば複数の電極パッド１３や端子パッド１５の配列方向に沿って複数の電極パッド１３や端子パッド１５を千鳥状に配置すればよい。
さらに、一列に配列された各ボンディングワイヤ３の長手方向は、複数の電極パッド１３や端子パッド１５の配列方向に直交していなくてもよく、例えば前記配列方向に傾斜していてもよい。この場合には、例えばボンディングワイヤ３によって相互に電気接続される電極パッド１３と端子パッド１５とを前記配列方向にずらして配すればよい。
以上のように複数の信号用ワイヤ３Ａ及びグランド接続用ワイヤ３Ｂが配列されていても、上記実施形態と同様に、微小なノイズでもグランド接続用ワイヤ３Ｂによって確実に除去することができ、信号用ワイヤ３ＡのＳ／Ｎ比向上を確実に図ることができる。
【００３８】
また、複数の電極パッド１３は、少なくともＬＳＩチップ７を半導体センサチップ５の上面５ａ上に固定した状態で外方に露出する位置に形成されていればよく、支持部Ｓをなす半導体センサチップ５の上面５ａの周縁の任意の位置に配してもよい。したがって、複数の電極パッド１３は、例えば平面視矩形状に形成された半導体センサチップ５の上面５ａの一辺のみに沿って配列されていてもよいし、相互に隣り合って直交する２つの辺に沿って配列されていてもよい。
【００３９】
また、支持部Ｓ、錘部Ｍ及び可撓部Ｆの形状は、上記実施形態のものに限らず、少なくとも錘部Ｍに慣性力が作用した際に、錘部Ｍが支持部Ｓに対して移動すると共に可撓部Ｆが変形するように形成されていればよい。
例えば、支持部Ｓは平面視矩形の環状に形成されることに限らず、平面視円環状に形成されてもよい。また、複数の可撓部Ｆは、全体として平面視十字状をなすように配されることに限らず、それぞれ任意の位置に配されていてもよい。すなわち、可撓部Ｆは、例えば枠体部Ｓの相対する２つの辺を結ぶように直線状に形成されてもよい。また、可撓部Ｆは、支持部Ｓと錘部Ｍとの間に１つだけ形成される片持ち梁状に形成されてもよいし、支持部Ｓの内縁全体に連結されるダイヤフラム状に形成されてもよい。
さらに、本発明は、加速度センサとして機能するものに限らず、角速度センサ、圧力センサ、振動センサ、マイクロフォン等として機能する半導体装置にも広く適用することができる。
【００４０】
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
【図面の簡単な説明】
【００４１】
【図１】この発明の一実施形態に係る半導体装置を上方から見た状態を示す概略平面図である。
【図２】図１のＡ−Ａ矢視断面図である。
【図３】図１の半導体装置を構成する半導体センサチップを上面側から見た状態を示す概略平面図である。
【図４】図１の半導体装置を構成するＬＳＩチップをその上面側から見た状態を示す概略平面図である。
【符号の説明】
【００４２】
１…半導体装置、３…ボンディングワイヤ、３Ａ…信号用ワイヤ、３Ｂ…グランド接続用ワイヤ、５…半導体センサチップ、５ａ…上面（電極形成面）、７…ＬＳＩチップ（制御チップ）、７ａ…上面（端子形成面）、９…ピエゾ抵抗部（検出手段）、１０…ＳＯＩウエハ、１１…単結晶シリコン層、１２…デバイス層、１３…電極パッド、１３Ａ…信号用電極パッド、１３Ｂ…グランド接続用電極パッド、１５…端子パッド、１５Ａ…信号用端子パッド、１５Ｂ…グランド接続用端子パッド、１６…連結パッド、１７…外部端子パッド、Ｆ…可撓部、Ｍ…錘部、Ｓ…支持部
【図１】
2010139430.tif 000003
【図２】
2010139430.tif 000004
【図３】
2010139430.tif 000005
【図４】
2010139430.tif 000006