(57)【要約】【課題】負荷が小さくなったときのスイッチング電源装置の主スイッチング素子の損失を減少させ、消費電力を低減できるようにすること。【解決手段】トランジスタＱ３がオンとなることによりＦＥＴ  Ｑ１が帰還巻線ＮＢに発生する電圧によってターンオンとなることを阻止されているときに、コンデンサＣ２に流入する電流量を制御するフォトカプラＰＣ２１を備えることを特徴とする。【選択図】図１
2010220293.tif 000002
【特許請求の範囲】
【請求項１】
直流電源と、一次巻線、二次巻線及び帰還巻線を有するトランスと、抵抗素子と容量素子を有する起動回路と、制御端子を有し前記一次巻線に直列に接続され、前記起動回路又は前記帰還巻線に発生する電圧により前記制御端子の電圧が閾値電圧に達するとターンオンするＦＥＴからなる主スイッチング素子と、前記二次巻線からの出力電圧を降下させる電圧降下手段と、を備え、前記電圧降下手段により前記出力電圧を降下させ、前記主スイッチング素子がオフの状態である間に前記帰還巻線に発生する電圧を低下させて、前記帰還巻線に発生する電圧によって前記主スイッチング素子がターンオンとなることを阻止し、前記起動回路によって前記主スイッチング素子がターンオンとなるようにするスイッチング電源装置であって、
前記電圧降下手段により前記主スイッチング素子が前記帰還巻線に発生する電圧によってターンオンとなることを阻止されているときに、前記容量素子に流入する電流量を制御する制御手段を備えることを特徴とするスイッチング電源装置。
【請求項２】
請求項１に記載のスイッチング電源装置において、
前記制御手段は、フォトカプラを有することを特徴とするスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源装置に関するものであり、特に自励型リンギングチョークコンバータ方式のスイッチング電源装置に関するものである。
【背景技術】
【０００２】
機器の電源として、現在スイッチング電源装置が採用されていることが多い。スイッチング電源装置のなかでも、自励型リンギングチョークコンバータ（以下、ＲＣＣと略す）は構成が簡単であり安価な電源装置として広く用いられている。ＲＣＣの代表的な構成を図５に示す。なお、図６はＦＥＴ  Ｑ１のゲート電圧の波形であり、ＶｔｈはＦＥＴ  Ｑ１のゲート電圧の閾値電圧である。
【０００３】
図５おいてＡＣは商用電源、ＤＡ１はブリッジダイオード、Ｃ１は平滑コンデンサであり、商用電源ＡＣを整流平滑し直流電圧に変換する。この直流電圧の高電圧側をＶＨ、低電圧側をＶＬとする。Ｔ１はトランスであり、一次巻線Ｎ１、二次巻線Ｎ２、帰還巻線ＮＢを備える。Ｑ１は主スイッチング素子であるＭＯＳＦＥＴ（以下、単にＦＥＴとする）である。Ｄ２はダイオード、Ｃ４はコンデンサである。ＦＥＴ  Ｑ１は断続的にオンオフする。ＦＥＴ  Ｑ１がオンの期間、トランスＴ１の一次巻線Ｎ１に電流が流れ、トランスＴ１にエネルギーが蓄えられる。ＦＥＴ  Ｑ１がオフの期間、トランスＴ１に蓄えられたエネルギーがトランスＴ１の二次巻線Ｎ２から放出され、ダイオードＤ２、コンデンサＣ４により二次側出力直流電圧として得られる。
【０００４】
二次巻線Ｎ２よりトランスＴ１に蓄えられたエネルギーが放出されると、帰還巻線ＮＢは二次巻線Ｎ２の出力に対して巻線比に応じた振幅でリンギングを発生する。このリンギングにより発生する電圧をフライバック電圧と呼ぶ。このリンギングにより、図６のｔ６０１に示すように、ＦＥＴ  Ｑ１のゲート電圧が上昇し、ゲート電圧が閾値電圧Ｖｔｈに達することによりＦＥＴ  Ｑ１がターンオンする。ＦＥＴ  Ｑ１がオンすると、帰還巻線ＮＢは正出力となる。このとき、コンデンサＣ３は、抵抗Ｒ５に流れる電流と、フォトカプラＰＣ１のフォトトランジスタ電流により充電される。そして、図６のｔ６０２に示すように、コンデンサＣ３の両端電圧がトランジスタＱ２の閾値電圧を超えるとトランジスタＱ２はオンし、ＦＥＴ  Ｑ１がターンオフする。したがって、ＦＥＴ  Ｑ１のオン時間は、コンデンサＣ３の充電電流すなわち抵抗Ｒ５に流れる電流と、フォトカプラＰＣ１のフォトトランジスタ電流に依存し、フォトカプラＰＣ１のフォトトランジスタ電流はシャントレギュレータＩＣ１のカソード電流に依存する。シャントレギュレータＩＣ１のカソード電流は制御端子の電圧が所望の値になるよう制御されるため、出力電圧はＦＥＴ  Ｑ１のオン時間を変化させることにより一定に保たれる。二次側出力直流電圧の電圧制御は、ＦＥＴ  Ｑ１のオン時間を制御することにより行われる。
【０００５】
したがって、機器が待機状態となったときなどに消費電力が低くなると、ＦＥＴ  Ｑ１のオン時間は短くなる。このことは、単位時間あたりのＦＥＴ  Ｑ１のスイッチング回数が増加することとなり、ＦＥＴ  Ｑ１のスイッチング損失が増加し、スイッチング電源装置の効率低下となる。
【０００６】
この効率低下の問題について、例えば特許文献１では、機器が待機状態となったとき、スイッチング電源装置の出力電圧の低下が許される系において改善方法を提言している。
【０００７】
特許文献１において提言されている方法を施した構成を図７に示す。図７において、図５と異なる点は、トランジスタＱ３、抵抗Ｒ１１、Ｒ１２よりなる出力電圧降下手段を備えている点である。この出力電圧降下手段は端子ＳＳへの入力信号により制御される。
【０００８】
特許文献１では、トランスＴ１の二次巻線Ｎ２と帰還巻線ＮＢの巻線比は、次のように設定されている。すなわち、二次巻線Ｎ２よりトランスＴ１に蓄えられたエネルギーが放出されたときに二次巻線Ｎ２に発生するリンギングの振幅が、出力電圧降下手段が機能しているか否かに応じて設定される。詳しくは、出力電圧降下手段が機能していないときはＦＥＴ  Ｑ１のゲート電圧が閾値電圧を超えるように設定され、出力電圧降下手段が機能しているときはＦＥＴ  Ｑ１のゲート電圧が閾値電圧を超えないように設定されている。したがって、出力電圧降下手段が機能しているときのＦＥＴ  Ｑ１のゲート電圧波形は図８のようになる。なお、図８のＶｔｈはＦＥＴ  Ｑ１のゲート電圧の閾値電圧である。図８のｔ８０１に示すように、ＦＥＴ  Ｑ１がターンオンするのは、起動抵抗Ｒ１から流入する電流がコンデンサＣ２に充電され、ＦＥＴ  Ｑ１のゲート電圧が閾値電圧Ｖｔｈを超えることにより行われる。したがって、ＦＥＴ  Ｑ１のスイッチング回数が減少し効率の低下を防ぐことができる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特許第３３８６０１６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
主スイッチング素子であるＦＥＴ  Ｑ１の損失は、オフ時にドレイン−ソース間の容量成分に蓄えられた電荷がターンオン時にＦＥＴ  Ｑ１により消費される損失と、ターンオフ時のスイッチング損失からなる。
【００１１】
ターンオン時の損失は、ターンオン１回あたりの損失に発振周波数を乗じたものである。
【００１２】
ターンオフ時の損失は、一次巻線Ｎ１に流れることによりトランスＴ１に蓄積されるエネルギーが全て負荷に供給されると仮定すると、
・ターンオフ１回あたりの損失はＦＥＴ  Ｑ１のドレインピーク電流Ｉｄに比例する
・ターンオフ１回の損失と周波数を乗じたものがターンオフ損失である
・スイッチング１周期あたりにトランスＴ１に蓄積されるエネルギーはＦＥＴ  Ｑ１のドレインピーク電流Ｉｄの２乗に比例する
・負荷に供給される電力はスイッチング１周期あたりにトランスＴ１に蓄積されるエネルギーに周波数を乗じたものである
となる。
【００１３】
特許文献１で提言された方法の場合、出力電圧値の制御はＦＥＴ  Ｑ１のオン時間を制御することで行われる。この制御はシャントレギュレータＩＣ１のカソード電流がフォトカプラＰＣ１により一次側に伝達され、コンデンサＣ３への流入電流を制御することにより行われる。
【００１４】
したがって、出力電圧降下時に負荷がさらに低くなった場合、ＦＥＴ  Ｑ１のオン時間は短くなるが、オフ時間は一定である。よって、負荷が変動しても、単位時間あたりのＦＥＴ  Ｑ１のスイッチング回数はほぼ一定である（厳密には周波数は速くなるが、オフ時間に比べてオン時間は短いため大きな影響は無い）。
【００１５】
したがって、負荷が軽くなっても、ターンオン時の損失は変わらず、またドレインピーク電流は負荷の平方根に比例してしか下がらない。そのため、ターンオフ時間が一定であることにより損失が大きくなり、効率が低下するという課題がある。
【００１６】
本発明はこのような状況のもとでなされたもので、スイッチング電源において、負荷が小さくなったときの主スイッチング素子の損失を減少させ、消費電力を低減することを目的とする。
【課題を解決するための手段】
【００１７】
前記課題を解決するために、本発明は以下の構成を備える。
【００１８】
（１）直流電源と、一次巻線、二次巻線及び帰還巻線を有するトランスと、抵抗素子と容量素子を有する起動回路と、制御端子を有し前記一次巻線に直列に接続され、前記起動回路又は前記帰還巻線に発生する電圧により前記制御端子の電圧が閾値電圧に達するとターンオンするＦＥＴからなる主スイッチング素子と、前記二次巻線からの出力電圧を降下させる電圧降下手段と、を備え、前記電圧降下手段により前記出力電圧を降下させ、前記主スイッチング素子がオフの状態である間に前記帰還巻線に発生する電圧を低下させて、前記帰還巻線に発生する電圧によって前記主スイッチング素子がターンオンとなることを阻止し、前記起動回路によって前記主スイッチング素子がターンオンとなるようにするスイッチング電源装置であって、前記電圧降下手段により前記主スイッチング素子が前記帰還巻線に発生する電圧によってターンオンとなることを阻止されているときに、前記容量素子に流入する電流量を制御する制御手段を備えることを特徴とするスイッチング電源装置。
【発明の効果】
【００１９】
本発明によれば、負荷が小さくなったときのスイッチング電源装置の主スイッチング素子の損失を減少させ、消費電力を低減できる。
【図面の簡単な説明】
【００２０】
【図１】実施例１に係るスイッチング電源装置の回路図
【図２】実施例１に係るスイッチング電源装置の動作波形を示す図で、（Ａ）ＦＥＴ  Ｑ１のゲート電圧を示す図、（Ｂ）出力電圧を示す図、（Ｃ）フォトカプラＰＣ２１のＬＥＤ電流を示す図、（Ｄ）フォトカプラＰＣ２１のフォトトランジスタ電流を示す図、（Ｅ）コンデンサＣ２の充電電流を示す図
【図３】実施例１に係るスイッチング電源装置の動作波形を示す図で、（Ａ）ＦＥＴ  Ｑ１のゲート電圧を示す図、（Ｂ）出力電圧を示す図、（Ｃ）フォトカプラＰＣ２１のＬＥＤ電流を示す図、（Ｄ）フォトカプラＰＣ２１のフォトトランジスタ電流を示す図、（Ｅ）コンデンサＣ２の充電電流を示す図
【図４】実施例２に係るスイッチング電源装置の回路図
【図５】従来例に係るスイッチング電源装置の回路図
【図６】従来例に係る図５のスイッチング電源装置のＦＥＴ  Ｑ１のゲート電圧を示す図
【図７】従来例に係る図５とは別のスイッチング電源装置の回路図
【図８】従来例に係る図７のスイッチング電源装置のＦＥＴ  Ｑ１のゲート電圧を示す図
【発明を実施するための形態】
【００２１】
以下、図面を参照して、本発明の好適な実施の形態を例示的に詳しく説明する。
【実施例１】
【００２２】
［本実施例に係るスイッチング電源装置の構成］
図１に本実施例に係るスイッチング電源装置の構成を示す。図１において、ＡＣは商用電源、ＤＡ１はブリッジダイオード、Ｃ１は平滑コンデンサであり、商用電源ＡＣを整流平滑し直流電圧に変換する直流電源を構成する。また、直流電圧の高電圧側をＶＨ、低電圧側をＶＬとする。Ｔ１はトランスであり、一次巻線Ｎ１、二次巻線Ｎ２、帰還巻線ＮＢを備える。Ｑ１は主スイッチング素子であるＭＯＳＦＥＴ（以下、単にＦＥＴとする）であり、トランスＴの一次巻線Ｎ１に直列に接続される。ＦＥＴ  Ｑ１は、ＦＥＴ  Ｑ１の制御端子であるゲートのゲート電圧が閾値電圧に達した場合にターンオンする。抵抗素子である起動抵抗Ｒ１と容量素子であるコンデンサＣ２は起動回路を構成し、ＦＥＴ  Ｑ１をターンオンする。Ｄ２はダイオード、Ｃ４はコンデンサである。Ｃ３は、抵抗Ｒ５に流れる電流と、フォトカプラＰＣ１のフォトトランジスタ電流により充電されるコンデンサである。ＩＣ１はシャントレギュレータであり、フォトカプラＰＣ１のフォトトランジスタ電流はシャントレギュレータＩＣ１のカソード電流に依存する。また、トランジスタＱ３、抵抗Ｒ１１、Ｒ１２は、電圧降下手段に相当し、出力電圧低下用制御端子（以下、単に端子とする）ＳＳへの入力信号により制御され、トランスＴの二次巻線Ｎ２から得られる出力電圧（出力端子ＯＵＴの電圧）を降下させる。その他、本実施例のスイッチング電源装置は、抵抗Ｒ２、Ｒ３、Ｒ４、Ｒ７、Ｒ１０、コンデンサＣ５、ダイオードＤ１を備える。
【００２３】
図７と異なるところは以下のとおりである。
【００２４】
本実施例では、一次側においてＦＥＴ  Ｑ１のゲートとソース間に並列にフォトカプラＰＣ２１のフォトトランジスタと抵抗Ｒ２１を追加している。また、二次側のＳＳ端子に抵抗Ｒ２３を経由してトランジスタＱ２１を追加している。トランジスタＱ２１は、ＳＳ端子が出力電圧降下状態のとき、フォトカプラＰＣ１のＬＥＤのカソード−アノード間を短絡する。また、ＳＳ端子に抵抗Ｒ２２経由でトランジスタＱ２２を追加している。トランジスタＱ２２のエミッタは出力電圧（出力端子ＯＵＴ）に、トランジスタＱ２２のコレクタは追加されたフォトカプラＰＣ２１のＬＥＤと抵抗Ｒ２４を介してシャントレギュレータＩＣ１のカソードに接続されている。
【００２５】
また、図２は図１のスイッチング電源装置の動作波形であり、詳細は後記する。
【００２６】
［機器が動作状態のとき］
機器が動作状態で負荷が大きいとき、ＳＳ端子は出力端子ＯＵＴの出力電圧と同電位に設定する。したがって、トランジスタＱ３、Ｑ２１、Ｑ２２はオフである。トランジスタＱ２１がオフであるためフォトカプラＰＣ１は動作し、トランジスタＱ２２がオフであるためフォトカプラＰＣ２１は動作しない。シャントレギュレータＩＣ１は内部基準電圧Ｖｒｅｆと制御端子電圧が同電位になるようカソード電流を制御する。トランジスタＱ３がオフであるためシャントレギュレータＩＣ１の制御端子電圧は出力電圧を抵抗Ｒ８、Ｒ９で分圧した電圧となる。したがって、シャントレギュレータＩＣ１は出力電圧がＶｒｅｆ／Ｒ９×（Ｒ８＋Ｒ９）となるようカソード電流を制御する。これは図５の動作とまったく同じであるため、説明は割愛する。
【００２７】
［機器が待機状態のとき］
機器が待機状態で負荷が小さいとき、ＳＳ端子はＧＮＤとする。したがって、トランジスタＱ３、Ｑ２１、Ｑ２２はオンである。トランジスタＱ２１がオンでフォトカプラＰＣ１のＬＥＤはカソード−アノード間が短絡されるため、フォトカプラＰＣ１は動作を停止する。一方フォトカプラＰＣ２１はトランジスタＱ２２がオンすることにより動作状態となる。また、トランジスタＱ３がオン状態のため、シャントレギュレータＩＣ１の制御端子電圧はほぼ出力電圧を抵抗Ｒ８とＲ１１の並列抵抗と、抵抗Ｒ９で分圧した電圧となる。したがって、シャントレギュレータＩＣ１は出力電圧がＶｒｅｆ／Ｒ９×｛（Ｒ８×Ｒ１１）／（Ｒ８＋Ｒ１１）＋Ｒ９｝となるようカソード電流を制御する。これにより、トランジスタＱ３がオフ状態（機器が動作状態）であるときの出力電圧に比べて、トランジスタＱ３がオン状態（機器が待機状態）であるときの出力電圧の方が下がる。この電圧は図７の回路と同じであり、トランスＴ１の設定も同じである。したがって、待機状態では電圧降下手段であるトランジスタＱ３、抵抗Ｒ１１、Ｒ１２が機能しており、このとき二次巻線Ｎ２に発生するリンギングではＦＥＴ  Ｑ１のゲート電圧が閾値電圧Ｖｔｈを超えることはない。これは、帰還巻線ＮＢに発生するフライバック電圧が出力電圧に依存し、出力電圧の降下に比例してフライバック電圧の絶対値が小さくなり、ＦＥＴ  Ｑ１のターンオンが阻止されることによる。
【００２８】
シャントレギュレータＩＣ１のカソード電流は、トランジスタＱ２１のコレクタ電流とフォトカプラＰＣ２１のＬＥＤ電流となり、カソード電流の変化はフォトカプラＰＣ２１を介して一次側のフォトカプラＰＣ２１のフォトトランジスタ電流に反映される。したがって、コンデンサＣ２への充電電流は起動抵抗Ｒ１から流入する電流からフォトカプラＰＣ２１のフォトトランジスタ電流を差し引いたものとなる。このことは、フォトカプラＰＣ２１のフォトトランジスタ電流によって、コンデンサＣ２の充電速度が制御されることであり、これはＦＥＴ  Ｑ１のゲート電圧が閾値電圧を超えるまでの時間を制御することとなる。なお、ＦＥＴ  Ｑ１のオン時間はフォトカプラＰＣ１が動作していないため、抵抗Ｒ５に流れる電流で決定され、入力電圧が同じであれば不変であり、本スイッチング電源装置のＦＥＴ  Ｑ１の最大オン時間となる。
【００２９】
［本実施例に係るスイッチング電源装置の動作］
〜シャントレギュレータＩＣ１のカソード電流がオン／オフ制御である場合〜
以下、図２を用いて動作詳細を説明する。
【００３０】
図２において、図２（Ａ）はＦＥＴ  Ｑ１のゲート電圧の波形であり、ＶｔｈはＦＥＴ  Ｑ１のゲート電圧の閾値電圧である。図２（Ｂ）は出力電圧の波形であり、Ｖｏは、Ｖｒｅｆ／Ｒ９×｛（Ｒ８×Ｒ１１）／（Ｒ８＋Ｒ１１）＋Ｒ９｝で設定された出力電圧の制御値である。図２（Ｃ）はフォトカプラＰＣ２１のＬＥＤ電流、図２（Ｄ）はフォトカプラＰＣ２１のフォトトランジスタ電流の波形、図２（Ｅ）はコンデンサＣ２の充電電流の波形である。
【００３１】
ＦＥＴ  Ｑ１は時間ｔ２０５−ｔ２０１の間オンしている。このオン時間は上記で説明したように抵抗Ｒ５で設定され、本スイッチング電源装置のＦＥＴ  Ｑ１の最大オン時間である。図２の時間ｔ２０１においてＦＥＴ  Ｑ１がターンオフするとトランスＴ１の二次巻線Ｎ２に電流が流れ、ダイオードＤ２、平滑コンデンサＣ４で整流平滑され出力電圧は図２（Ｂ）のように上昇する。図２（Ｂ）において出力電圧の制御値Ｖｏに比して出力電圧の大小によりシャントレギュレータＩＣ１のカソード電流は変化する。すなわち、制御値Ｖｏよりも出力電圧が高い期間ではシャントレギュレータＩＣ１のカソード電流は流れ、制御値Ｖｏよりも出力電圧が低い期間ではシャントレギュレータＩＣ１のカソード電流は流れない。そのため、フォトカプラＰＣ２１のＬＥＤ電流は図２（Ｃ）のようになる。
【００３２】
一方、時間ｔ２０１でのＦＥＴ  Ｑ１のゲート電圧はＦＥＴ  Ｑ１のターンオフによりトランスＴ１の帰還巻線ＮＢが逆バイアスとなり急激に低下する。その後、起動抵抗Ｒ１からの電流によりコンデンサＣ２が充電されＦＥＴ  Ｑ１のゲート電圧は徐々に上昇する。帰還巻線Ｎ２によるトランスＴ１に蓄えられたエネルギーの放出が終了すると、帰還巻線ＮＢにリンギングが発生する（時間ｔ２０３）が、ＦＥＴ  Ｑ１のゲート電圧は閾値電圧Ｖｔｈを超えない。
【００３３】
フォトカプラＰＣ２１のＬＥＤ電流は一次側のフォトトランジスタ電流に反映される。すなわち、フォトカプラＰＣ２１のＬＥＤ電流が流れている間（時間ｔ２０２〜時間ｔ２０４）、ＦＥＴ  Ｑ１のゲート電圧が０Ｖ以上の場合（ｔ２０３〜ｔ２０４）は起動抵抗Ｒ１からの起動電流はフォトカプラＰＣ２１のフォトトランジスタに流れ込む。このため、コンデンサＣ２の充電電流とならずＦＥＴ  Ｑ１のゲート電圧が上昇しない。図２の時間ｔ２０４に示すように、制御値Ｖｏよりも出力電圧が低くなると、フォトカプラＰＣ２１のＬＥＤ電流は流れなくなる。これにより、フォトカプラＰＣ２１のフォトトランジスタ電流もなくなるためコンデンサＣ２への充電電流が流れ、ＦＥＴ  Ｑ１のゲート電圧が上昇する。そして時間ｔ２０５に示すように、ＦＥＴ  Ｑ１のゲート電圧が閾値電圧Ｖｔｈを超えるとＦＥＴ  Ｑ１がターンオンする。すなわち、起動回路のコンデンサＣ２によってＦＥＴ  Ｑ１がターンオンとなる。
【００３４】
なお、実際には帰還巻線ＮＢに発生するリンギングや、ＦＥＴ  Ｑ１のゲート電圧が０Ｖ以下の場合フォトカプラＰＣ２１のフォトトランジスタに電流が流れ得ない。このため、フォトカプラＰＣ２１のフォトトランジスタの電流波形、コンデンサＣ２充電電流波形は図２（Ｄ）、図２（Ｅ）のようになる。なお、図２（Ｅ）において時間ｔ２０１でコンデンサＣ２の電流が大きく流出しているのは、トランジスタＱ２がオンすることによる。また、時間ｔ２０５でコンデンサＣ２の電流が大きく流出しているのは、ＦＥＴ  Ｑ１がターンオンすることによりＦＥＴ  Ｑ１のゲート容量にコンデンサＣ２から電流が流入するためである。
【００３５】
したがって、本実施例に係るスイッチング電源装置の場合、負荷が小さくなると出力電圧の減少速度の傾きが小さくなり、時間ｔ２０３から時間ｔ２０４の時間が延び、ＦＥＴ  Ｑ１のオフ時間が長くなることによって出力電圧の安定化が行われる。ＦＥＴ  Ｑ１のオン時間は一定となるため、スイッチング回数が減少し、主スイッチング素子であるＦＥＴの損失を減少させることができる。
【００３６】
なお、通常スイッチング電源の出力安定化においてシャントレギュレータを使用する場合、カソード電流は電流量により負帰還をかけるが、本実施例の場合オン／オフ制御で記載している。スイッチング電源の設定によっては、ＳＳ端子がＧＮＤである場合（機器待機時）でも通常の負帰還制御となる場合もある。この場合は、図２（Ｄ）の電流の波高値が変化することによりコンデンサＣ２への充電電流を変化させＦＥＴ  Ｑ１のオフ時間を変化させる動作になる。また、これらの中間（負帰還量が１スイッチング周期内で変化する状態）の場合もありえる。
【００３７】
〜シャントレギュレータＩＣ１のカソード電流が負帰還制御である場合〜
図３は上記中間の状態での動作波形である。図３において、図３（Ａ）はＦＥＴ  Ｑ１のゲート電圧の波形であり、ＶｔｈはＦＥＴ  Ｑ１のゲート電圧の閾値電圧である。図３（Ｂ）は出力電圧の波形であり、Ｖｏは、Ｖｒｅｆ／Ｒ９×｛（Ｒ８×Ｒ１１）／（Ｒ８＋Ｒ１１）＋Ｒ９｝で設定された出力電圧の制御値である。図３（Ｃ）はフォトカプラＰＣ２１のＬＥＤ電流、図３（Ｄ）はフォトカプラＰＣ２１のフォトトランジスタ電流の波形、図３（Ｅ）はコンデンサＣ２の充電電流の波形である。
【００３８】
図３（Ｃ）で示すようにフォトカプラＰＣ２１のＬＥＤ電流はオン／オフではなく、スイッチング周期内で変動する。これに応じてフォトカプラＰＣ２１のフォトトランジスタ電流の波形は図３（Ｄ）のように変化する。図２の場合と同じように、ＦＥＴ  Ｑ１のゲート電圧が０Ｖ以下のときは電流は流れない。コンデンサＣ２の充電電流の波形は起動抵抗Ｒ１からの電流からフォトカプラＰＣ２１のフォトトランジスタ電流を減じた波形となるため、図３（Ｅ）のようになる。したがって、コンデンサＣ２が充電されてＦＥＴ  Ｑ１のゲート電圧を超えるまでの時間をシャントレギュレータＩＣ１のカソード電流で制御できる。このことより、図２の場合と同様ＦＥＴ  Ｑ１のオフ時間を制御することにより出力電圧の安定化を行うことができる。
【００３９】
このように、出力電圧値の制御はＦＥＴ  Ｑ１のオフ時間を制御することによって行われる。負荷が低下してもＦＥＴ  Ｑ１のドレインピーク電流Ｉｄはほぼ一定となり、発振周波数はほぼ負荷に比例して低下する。したがって、負荷の低下に伴い、ターンオン時、ターンオフ時の損失も比例して低下する。したがって、機器が待機時において負荷が軽くなりかつスイッチング電源装置の出力電圧を低下させることができる場合、従来例で提示された手法よりも更なる効率の向上が図れ、消費電力を低減できる。
【００４０】
以上、本実施例によれば、負荷が小さくなったときのスイッチング電源装置の主スイッチング素子の損失を減少させ、消費電力を低減できる。
【実施例２】
【００４１】
［本実施例に係るスイッチング電源装置の構成］
図４に本実施例に係るスイッチング電源装置の回路図を示す。
【００４２】
図４は図７に比して一次側のフォトカプラＰＣ１のフォトトランジスタと抵抗Ｒ６の接続が異なっている。すなわち、本実施例におけるフォトカプラＰＣ１は、実施例１で説明したフォトカプラＰＣ２１の役割を果たす。その他の構成については同様であるため説明は省略し、同じ符号を用いて説明する。このような構成とすることにより、フォトカプラＰＣ１のフォトトランジスタ電流で、ＦＥＴ  Ｑ１のオフ時間を制御できるようになる。
【００４３】
図４の回路の動作は、ＳＳ端子がＧＮＤである場合（機器待機時）にシャントレギュレータＩＣ１のカソード電流がオン／オフ制御であるか、負帰還制御であるかにより異なる。
【００４４】
〜シャントレギュレータＩＣ１のカソード電流がオン／オフ制御である場合〜
シャントレギュレータＩＣ１のカソード電流がオン／オフ制御の場合、動作波形は実施例１で説明した図２と同様となる。時間ｔ２０２〜時間ｔ２０４の期間、図４のフォトカプラＰＣ１は図１のフォトカプラＰＣ２１とほぼ同じ動きをする。図１の場合、フォトカプラＰＣ２１のフォトトランジスタ電流はエミッタから直接直流電圧の低電圧側ＶＬに流出する。このとき、図４のフォトカプラＰＣ１のフォトトランジスタ電流は、トランジスタＱ２のベース−エミッタを経由して、もしくは抵抗Ｒ５、帰還巻線ＮＢを経由して直流電圧の低電圧側ＶＬに流出する。他の期間の動作はまったく同じである。
【００４５】
本動作の場合、実施例１とほぼ同じ動作が可能であり、かつ実施例１に対して部品点数が削減できる利点がある。
【００４６】
〜シャントレギュレータＩＣ１のカソード電流が負帰還制御である場合〜
一方、シャントレギュレータＩＣ１のカソード電流が負帰還制御である場合は、動作波形は図３に近いものとなるが、ＦＥＴ  Ｑ１のオン時間が抵抗Ｒ５で設定した最大オン時間まで達しないことが異なる。期間ｔ３０５−ｔ３０１の間もフォトカプラＰＣ１のフォトトランジスタ電流が流れるため、コンデンサＣ３への充電電流は抵抗Ｒ５を流れる電流とフォトカプラＰＣ１のフォトトランジスタ電流の和となる。ただし、図３の動作と同様、ＦＥＴ  Ｑ１のオフ時間も制御されるため、本動作の場合はＦＥＴ  Ｑ１のオン時間、オフ時間をともに変化させて出力電圧の安定化を行っている。
【００４７】
したがって、本動作の場合実施例１に比べて部品点数が削除できる利点はあるが、スイッチング回数は多くなる。しかしながら、オフ時間が延びるため従来の手法に比べればスイッチング回数は少ないため、効率の上昇は図れる。
【００４８】
以上、本実施例によれば、回路の部品点数を削減しつつ、負荷が小さくなったときのスイッチング電源装置の主スイッチング素子の損失を減少させ、消費電力を低減できる。
【符号の説明】
【００４９】
ＡＣ      商用交流電源
Ｃ２      コンデンサ（容量素子）
ＩＣ１    シャントレギュレータ
Ｎ１      一次巻線
Ｎ２      二次巻線
ＮＢ      帰還巻線
ＰＣ１    フォトカプラ
ＰＣ２１  フォトカプラ（制御手段）
Ｑ１      ＭＯＳＦＥＴ（主スイッチング素子）
Ｑ３      トランジスタ（電圧降下手段）
Ｒ１      起動抵抗（抵抗素子）
Ｒ１１    抵抗（電圧降下手段）
ＳＳ      出力電圧低下用制御端子
Ｔ１      トランス
【図１】
2010220293.tif 000003
【図２】
2010220293.tif 000004
【図３】
2010220293.tif 000005
【図４】
2010220293.tif 000006
【図５】
2010220293.tif 000007
【図６】
2010220293.tif 000008
【図７】
2010220293.tif 000009
【図８】
2010220293.tif 000010