(57)【要約】      （修正有）【課題】側壁転写プロセスによりラインアンドスペースパターンを形成するときに、スペースの幅寸法を等しく形成することができる半導体装置の製造方法を提供する。【解決手段】半導体装置の製造方法は、下地層２０上に第１の絶縁膜１０、第２の絶縁膜１２、第３の絶縁膜１３を積層形成する工程と、ラインアンドスペースパターンのレジストをマスクとして絶縁膜１２および１３を異方性エッチングし、レジストを除去する工程と、絶縁膜１２および１３をスリミングし、ラインの断面形状をＴ字型の形状とするように加工する工程と、加工された絶縁膜１２および１３上に、これら絶縁膜１２および１３と異なる膜１７を形成する工程と、異なる膜１７を第２の絶縁膜１３の上面および第１の絶縁膜１０の上面が露出するまで異方性エッチングする工程と、絶縁膜１２および１３を除去後、第１の絶縁膜１０をエッチングする工程とを備えたものである。【選択図】図８
2010067766.tif 000002
【特許請求の範囲】
【請求項１】
下地層上にそれぞれ種類の異なる第１、第２および第３の絶縁膜を順次積層形成する工程と、
前記第３の絶縁膜上にライン幅とスペース幅の比率が１：１の第１のラインアンドスペースパターンにパターニングされたレジストを形成する工程と、
前記レジストをマスクとして前記第３の絶縁膜および前記第２の絶縁膜を異方性エッチングし、エッチングされた前記第３の絶縁膜の上端部分の幅寸法がエッチングされた前記第２の絶縁膜の下端部分の幅寸法より小さいライン部を有する第２のラインアンドスペースパターンを形成する工程と、
前記第２のラインアンドスペースパターンにおける前記第３の絶縁膜および前記第２の絶縁膜を等方性エッチングし、エッチングされた前記第３の絶縁膜の上端部分の幅寸法が前記第２のラインアンドスペースパターンにおける前記第３の絶縁膜の上端部分の幅寸法の１／２で、前記第２の絶縁膜の上端部の幅寸法が前記第３の絶縁膜の下端部の幅寸法よりも狭い第３のラインアンドスペースパターンを形成する工程と、
前記第３のラインアンドスペースパターン上に、前記第１の絶縁膜および前記第２の絶縁膜とは異なる膜を前記第２の絶縁膜および前記第３の絶縁膜に沿って形成する工程と、
前記異なる膜を前記第３の絶縁膜の上面および前記第１の絶縁膜の上面が露出するまで異方性エッチングした後に、前記第２の絶縁膜および前記第３の絶縁膜を除去し、前記異なる膜が除去された部分における前記異なる膜の上端部分間の距離が前記第１の絶縁膜の上面が露出した部分における前記異なる膜の下端部間の距離と等しく、前記第２のラインアンドスペースパターンにおける前記第３の絶縁膜の上端部分の幅寸法の１／２である第４のラインアンドスペースパターンを形成する工程と、
前記第４のラインアンドスペースパターンで前記第１の絶縁膜を異方性エッチングする工程と
を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
前記第３のラインアンドスペースパターンを形成する工程において、前記第１の絶縁膜のエッチングレートを前記第２の絶縁膜のエッチングレートよりも早くするように設定し、前記第１の絶縁膜および前記第２の絶縁膜を同時にエッチングすることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記第３のラインアンドスペースパターンを形成する工程において、前記第１の絶縁膜および前記第２の絶縁膜を別々にエッチングすることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記第１の絶縁膜はシリコン窒化膜、前記第２の絶縁膜はＢＰＳＧ膜、前記第３の絶縁膜はＴＥＯＳ膜、前記異なる膜はアモルファスシリコン膜であることを特徴とする請求項１乃至３記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板上に微細なピッチを有するラインアンドスペースパターンを形成することが可能な半導体装置の製造方法に関する。
【背景技術】
【０００２】
メモリの微細化に伴い、現状のリソグラフィ技術の解像度の限界よりも微細なピッチを有するラインアンドスペースパターンを形成する方法が考えられている。このような形成方法の一例として、側壁転写プロセスという方法が知られている。この方法においては、まず、絶縁膜（例えばシリコン酸化膜）の上にレジストを形成し、リソグラフィ技術によりレジストをパターニングすることにより、ラインアンドスペースパターンを形成する。ここで、形成するラインアンドスペースパターンのラインの幅寸法とスペースの幅寸法は同一寸法であり、最終的に形成するラインアンドスペースパターンのライン（スペース）の幅寸法の２倍の寸法である。
【０００３】
次に、レジストをマスクとして絶縁膜を例えばＣＦ系のガスからなるプラズマにさらすことにより異方性エッチングを行なう。続いて、レジストを除去した後、絶縁膜（ラインアンドスペースパターン）をウエット処理(例えば弗酸)によって等方的にエッチングして、ラインの幅寸法を細らせる。この場合、ライン幅寸法がスペース幅寸法の１／３になるよう調整する。
【０００４】
次いで、マスク材となる膜として、上記絶縁膜とは異なる膜、例えばアモルファスシリコン膜を成膜する。この場合、アモルファスシリコン膜の膜厚を、ラインアンドスペースパターン（絶縁膜）のライン（芯材）幅寸法と同じ寸法に設定する。そして、アモルファスシリコン膜を絶縁膜が露出するまで異方性エッチング（エッチバック）する。
【０００５】
この後、芯材である絶縁膜を除去することにより、アモルファスシリコン膜のラインアンドスペースパターンが形成される。このラインアンドスペースパターンのラインの幅寸法とスペースの幅寸法は同一であると共に、リソグラフィ技術で形成したラインアンドスペースパターン（レジスト）のライン（スペース）の幅寸法の１／２となる。尚、上記した側壁転写プロセスが記載された公知文献として、特許文献１が知られている。
【０００６】
さて、上記した側壁転写プロセスにより形成したラインアンドスペースパターンのラインの形状が、テーパー形状になるため、隣接する２個のラインの上端部の距離（スペースの開口幅寸法）が狭いものと、広いものとが交互に存在するようになる。そして、上端部の開口幅寸法が広いスペースの幅寸法（下端部の幅寸法）と、上端部の開口幅寸法が狭いスペースの上端部の開口幅寸法とを比較すると、両者は著しく相違する。
【０００７】
このような形状のラインアンドスペースパターンをマスクとして、下地の膜、例えばシリコン窒化膜をＲＩＥ（reactive ion etching）法により異方性エッチングすると、マスクの開口寸法が異なるため、ＲＩＥのマイクロローディング効果により、エッチングの深さに差ができてしまうという問題点が発生する。即ち、側壁転写プロセスにより形成したラインアンドスペースパターンのラインの形状がテーパー形状になると、その後の加工プロセスに悪影響を与えてしまう。尚、側壁転写プロセスにより形成したラインアンドスペースパターンのラインの形状がテーパー形状になる理由は、レジストをマスクとして芯材としての絶縁膜を異方性エッチングしたときに、絶縁膜のラインアンドスペースパターンのライン（芯材）の形状がテーパー形状になるためである。
【特許文献１】特開２００７−４３１５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、側壁転写プロセスによりラインアンドスペースパターンを形成するときに、スペースの幅寸法を等しく形成することができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の半導体装置の製造方法は、下地層上にそれぞれ種類の異なる第１、第２および第３の絶縁膜を順次積層形成する工程と、前記第３の絶縁膜上にライン幅とスペース幅の比率が１：１の第１のラインアンドスペースパターンにパターニングされたレジストを形成する工程と、前記レジストをマスクとして前記第３の絶縁膜および前記第２の絶縁膜を異方性エッチングし、エッチングされた前記第３の絶縁膜の上端部分の幅寸法がエッチングされた前記第２の絶縁膜の下端部分の幅寸法より小さいライン部を有する第２のラインアンドスペースパターンを形成する工程と、前記第２のラインアンドスペースパターンにおける前記第３の絶縁膜および前記第２の絶縁膜を等方性エッチングし、エッチングされた前記第３の絶縁膜の上端部分の幅寸法が前記第２のラインアンドスペースパターンにおける前記第３の絶縁膜の上端部分の幅寸法の１／２で、前記第２の絶縁膜の上端部の幅寸法が前記第３の絶縁膜の下端部の幅寸法よりも狭い第３のラインアンドスペースパターンを形成する工程と、前記第３のラインアンドスペースパターン上に、前記第１の絶縁膜および前記第２の絶縁膜とは異なる膜を前記第２の絶縁膜および前記第３の絶縁膜に沿って形成する工程と、前記異なる膜を前記第３の絶縁膜の上面および前記第１の絶縁膜の上面が露出するまで異方性エッチングした後に、前記第２の絶縁膜および前記第３の絶縁膜を除去し、前記異なる膜が除去された部分における前記異なる膜の上端部分間の距離が前記第１の絶縁膜の上面が露出した部分における前記異なる膜の下端部間の距離と等しく、前記第２のラインアンドスペースパターンにおける前記第３の絶縁膜の上端部分の幅寸法の１／２である第４のラインアンドスペースパターンを形成する工程と、前記第４のラインアンドスペースパターンで前記第１の絶縁膜を異方性エッチングする工程とを備えたところに特徴を有する。
【発明の効果】
【００１０】
本発明によれば、側壁転写プロセスによりラインアンドスペースパターンを形成するときに、スペースの幅寸法を等しく形成することができる。
【発明を実施するための最良の形態】
【００１１】
（第１実施形態）
以下、本発明をＮＡＮＤ型フラッシュメモリ装置の加工工程に適用した場合の第１実施形態について図１ないし図１０を参照しながら説明する。なお、以下の図面の記載において、同一または類似の部分には同一または類似の符号で表している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なる模式的なものである。また、「等しい」という語句および各種寸法は、特性上の影響が無い範囲で製造誤差、製造ばらつきを含んだ概念として用いられている。
【００１２】
ＮＡＮＤ型フラッシュメモリ装置は、メモリセルトランジスタが多数マトリクス状に配置されるメモリセル領域と、メモリセルトランジスタを駆動するための周辺回路トランジスタを備えた周辺回路領域とから構成されている。
【００１３】
図１（ａ）はメモリセル領域の一部のレイアウトパターンを示し、図１（ｂ）は周辺回路部のトランジスタを示す平面図である。図１（ａ）において、半導体基板としてのシリコン基板１に、素子分離用絶縁膜としてのＳＴＩ（shallow trench isolation）２が図１（ａ）中Ｙ方向に沿って所定間隔で複数本形成され、これによって活性領域３が図１（ａ）中Ｘ方向に分離形成されている。活性領域３と直交する図１（ａ）中Ｘ方向に沿って所定間隔でメモリセルトランジスタのワード線ＷＬが形成されている。
【００１４】
また、図１（ａ）中Ｘ方向に沿って一対の選択ゲートトランジスタの選択ゲート線ＳＧＬ１が形成されている。一対の選択ゲート線ＳＧＬ１間の活性領域３にはビット線コンタクトＣＢがそれぞれ形成されている。ワード線ＷＬと交差する活性領域３上にはメモリセルトランジスタのゲート電極ＭＧが、選択ゲート線ＳＧＬ１と交差する活性領域３上には選択ゲートトランジスタのゲート電極（選択ゲート電極）ＳＧが形成されている。
【００１５】
図１（ｂ）において、周辺回路部に形成されるトランジスタＴｒＰは、シリコン基板１にＳＴＩ２を矩形状に活性領域３ａを残すように形成した部分に設けられている。活性領域３ａには、これを横切るように孤立ゲート電極ＰＧが形成され、その両側に不純物を拡散して形成したソース／ドレイン領域が設けられている。
【００１６】
次に、本実施形態において適用対象となる加工工程について説明する。まず、第１の対象として示す図２（ａ）、（ｂ）は、ＮＡＮＤ型フラッシュメモリ装置のワード線ＷＬとなるゲート電極の一括加工を行う場合の加工前と加工後の模式的断面を示しており、図１（ａ）中、切断線Ａ−Ａで示す部分に相当している。
【００１７】
加工前の状態を示す図２（ａ）において、シリコン基板１の上面にはゲート絶縁膜４が形成され、その上面にゲート電極ＭＧを構成する膜が積層形成されている。ゲート電極ＭＧを構成する膜は、下から多結晶シリコン膜５、ゲート間絶縁膜６、多結晶シリコン膜７およびシリコン窒化膜８である。シリコン窒化膜８の上面には、アモルファスシリコン膜からなるラインアンドスペースパターン９が形成された状態を示している。
【００１８】
上記構成のラインアンドスペースパターン９を用いて、下地材であるシリコン窒化膜８をエッチング加工してパターニングし、その後、ラインアンドスペースパターン９を除去し、パターニングされたシリコン窒化膜８の加工パターンをマスク膜として、被加工物であるゲート電極ＭＧを構成する多結晶シリコン膜７、ゲート間絶縁膜６、多結晶シリコン膜５を順次加工することにより、図２（ｂ）に示す構成を得る。
【００１９】
上記のゲート電極ＭＧの加工工程に先立って、ラインアンドスペースパターン９を形成する工程が行われるが、このラインアンドスペースパターン９は、現状のリソグラフィ技術の解像度の限界よりも微細なピッチを有するラインアンドスペースパターンであり、後述する側壁転写プロセスで形成される。
【００２０】
次に、第２の対象として示す図３（ａ）、（ｂ）は、ＮＡＮＤ型フラッシュメモリ装置の素子分離用の溝（トレンチ）を形成する加工工程の加工前と加工後の模式的断面を示しており、図１（ａ）中切断線Ｂ−Ｂで示す部分に相当している。ただし、図１（ａ）では、ワード線ＷＬを形成した状態での平面図を示しているが、この場合における構成では、ワード線ＷＬを形成する前の加工工程が対象である。
【００２１】
図３（ａ）に示す加工前の状態では、シリコン基板１上にゲート絶縁膜４が形成され、その上面にゲート電極ＭＧの下層となる多結晶シリコン膜５が形成され、さらに、その上面にシリコン窒化膜１０が積層形成されている。これら被加工物としてのシリコン基板１、ゲート絶縁膜４、多結晶シリコン膜５およびシリコン窒化膜１０に対して、マスク膜としてのアモルファスシリコン膜１１が所定のパターンに形成されている。このアモルファスシリコン膜１１は、これに先立つ製造工程においてラインアンドスペースパターンが上面に形成され、そのラインアンドスペースパターンを用いてエッチング加工されたものである。マスク膜としてのアモルファスシリコン膜１１（ラインアンドスペースパターン）のピッチは、現状のリソグラフィ技術の解像度の限界よりも微細なピッチを有するラインアンドスペースパターンであり、後述する側壁転写プロセスにより形成される。
【００２２】
上記したアモルファスシリコン膜１１をマスクとして、図３（ｂ）に示すように、下地のシリコン窒化膜１０がＲＩＥ法などによりエッチング加工される。続いて、加工されたシリコン窒化膜１０をマスクとして、多結晶シリコン膜５、ゲート絶縁膜４およびシリコン基板１がＲＩＥ法などによりエッチング加工され、シリコン基板１に所定深さの溝１ａが形成される。溝１ａ内には後工程において素子分離用絶縁膜としてシリコン酸化膜などが埋め込み形成され、前述したメモリセル領域のＳＴＩ２とされる。
【００２３】
次に、上記した図３（ａ）のラインアンドスペースパターン１１の形成工程について、図４ないし図１０を参照して説明する。なお、図４ないし図１０においては、図３で示した部分のうち、シリコン窒化膜１０の部分から上を示しており、多結晶シリコン膜５、ゲート絶縁膜４およびシリコン基板１は下地層２０として図示を省略している。
【００２４】
まず、図４に示すように、下地層２０上のシリコン窒化膜１０の上に芯材となる第１の絶縁膜として例えばＢＰＳＧ（boron-doped phosphor-silicate glass）膜１２を成膜し、更に、ＢＰＳＧ膜１２の上に芯材となる第２の絶縁膜として例えばＴＥＯＳ（tetraethoxysilane）膜１３を成膜する。続いて、ＴＥＯＳ膜１３の上にレジスト１４を形成し、リソグラフィ技術によりレジスト１４をパターニングすることにより、第１のラインアンドスペースパターン１５ａを形成する。ここで、ラインアンドスペースパターン１５ａはリソグラフィ技術の解像度の限界以内で形成され、ラインアンドスペースパターン１５ａのラインの幅寸法ａとスペースの幅寸法ａは同一寸法であり、最終的に形成するラインアンドスペースパターンのライン（スペース）の幅寸法（図９参照）の２倍の寸法である。
【００２５】
次に、図５に示すように、第１のラインアンドスペースパターン１５ａが形成されたレジスト１４をマスクとしてＢＰＳＧ膜１２及びＴＥＯＳ膜１３を例えばＣＦ系のガスからなるプラズマにさらし、ＲＩＥ法により異方性エッチングする。これにより、ＢＰＳＧ膜１２及びＴＥＯＳ膜１３に第２のラインアンドスペースパターン１５ｂが形成される。この場合、ラインアンドスペースパターン１５ｂのライン１６ａの形状は、ＲＩＥ法の特性により、ＴＥＯＳ膜１３の上端の幅寸法ａよりもＢＰＳＧ膜１２の下端の幅寸法が大なるテーパー形状となる。この後、アッシング処理によりレジスト膜１４を除去する。
【００２６】
続いて、図６に示すように、スリミング技術を用いて、図５のＢＰＳＧ膜１２及びＴＥＯＳ膜１３の幅寸法、即ち、ライン１６ａの幅寸法が１／２の第３のラインアンドスペースパターン１５ｃを形成する。
【００２７】
この場合、ウエット処理(例えば弗酸（ＨＦ）)によってＢＰＳＧ膜１２及びＴＥＯＳ膜１３を等方的にエッチングし、幅寸法を細らせる。このとき、ＴＥＯＳ膜１３よりもＢＰＳＧ膜１２の方がエッチングレートが早いため、ラインアンドスペースパターン１５ｃのライン１６ｂの断面形状が、ほぼＴ字型の形状となる。即ち、ＢＰＳＧ膜１２のラインの上端部の幅寸法が、ＴＥＯＳ膜１３のラインの下端部の幅寸法よりも狭くなるように加工される。
【００２８】
次いで、図７に示すように、第３のラインアンドスペースパターン１５ｃ上に、ＢＰＳＧ膜１２及びＴＥＯＳ膜１３とは異なる膜として例えばアモルファスシリコン膜１７を形成する。このアモルファスシリコン膜１７の膜厚は、ＢＰＳＧ膜１２及びＴＥＯＳ膜１３のラインアンドスペースパターン１５ｃのライン１６ｂの幅寸法ａ／２と等しい膜厚としている。これにより、アモルファスシリコン膜１７がラインアンドスペースパターン１５ｃのライン１６ｂの形状に沿って形成される。
【００２９】
この後、図８に示すように、アモルファスシリコン膜１７をＴＥＯＳ膜１３の上面および芯材間のシリコン窒化膜１０の表面が露出するまで異方性エッチング（エッチバック）する。続いて、図９に示すように、ウエット処理（例えば弗酸（ＨＦ））により、芯材であるＢＰＳＧ膜１２及びＴＥＯＳ膜１３をエッチング除去する。これにより、アモルファスシリコン膜１７の第４のラインアンドスペースパターン１５ｄが形成される。
【００３０】
この第４のラインアンドスペースパターン１５ｄのライン１８の幅寸法とスペースの幅寸法は、同一寸法で、それぞれａ／２であり、レジスト１４の第１のラインアンドスペースパターン１５ａのライン（スペース）の幅寸法ａの１／２である。そして、第４のラインアンドスペースパターン１５ｄのライン１８は、芯材が除去されたスペースに対向するもの同士で、上端部側に向かうにしたがって近づくテーパー形状となっている。すなわち、第４のラインアンドスペースパターン１５ｄは、隣接する２個のライン１８の上端部の距離（スペースの開口幅寸法）が狭いものと、広いものとが交互に存在している。
【００３１】
さらに、第４のラインアンドスペースパターン１５ｄは、ライン１８の上端部の開口幅寸法が広いスペースの下端部の幅寸法ｃと、上端部の開口幅寸法が狭いスペースの上端部の開口幅寸法ｂが等しい構成となっている。このように、開口部の幅寸法ｂと幅寸法ｃとに著しい差が生じない理由は、第３のラインアンドスペースパターン１５ｃの芯材としてのＢＰＳＧ膜１２及びＴＥＯＳ膜１３の断面形状がＴ字型の形状であり、ＢＰＳＧ膜１２のライン１８の上端部の幅寸法よりもＴＥＯＳ膜１３のライン１８の下端部の幅寸法の方が大きいためである。
【００３２】
次に、このような形状のラインアンドスペースパターン１５ｄのライン１８をマスクとして、下地のシリコン窒化膜１０をＲＩＥ法により異方性エッチングする。さらに、エッチングされたシリコン窒化膜１０をマスクに、下地層２０をＲＩＥ法により異方性エッチングする。この場合、図１０に示すように、第４のラインアンドスペースパターン１５ｄのライン１８からなるマスクの開口寸法ｂとｃが等しいため、エッチングされたシリコン窒化膜１０からなる第５のラインアンドスペースパターン１５ｅのスペースの幅寸法が等しくなり、下地層２０のエッチングの深さが等しくなる。従って、この後の加工プロセスに悪影響を与えることがない。
【００３３】
ここで、比較例として、芯材を１層の絶縁膜で構成して、側壁転写プロセスにより形成したラインアンドスペースパターン１９を、図１１に示す。この図１１に示すように、ラインアンドスペースパターン１９は、隣接する２個のライン１９ａの上端部の距離（スペースの開口幅寸法）が狭いものと、広いものとが交互に存在するようになる。そして、上端部の開口幅寸法が広いスペース１９ｂの幅寸法（下端部の幅寸法）ｃ１と、上端部の開口幅寸法が狭いスペース１９ｂの上端部の開口幅寸法ｂ１とを比較すると、両者は著しく相違する。
【００３４】
このような形状のラインアンドスペースパターン１９をマスクとして、下地の膜、例えばシリコン窒化膜８をＲＩＥ（reactive ion etching）法により異方性エッチングすると、図１２に示すように、マスクの開口寸法が異なるため、ＲＩＥのマイクロローディング効果により、エッチングの深さに差ができてしまい、この後の加工プロセスに悪影響を与えるという問題点がある。これに対して、上記した本実施形態によれば、このような問題点を解消できる。
【００３５】
尚、上述した工程は、図３に示した工程を対象として本発明を適用した場合の工程であるが、図２に示した工程を対象として適用することができる。また、層間金属配線の形成工程や、ビット線の形成工程等を対象として適用することも可能である。
【００３６】
（他の実施形態）
本発明は、上記実施形態にのみ限定されるものではなく、次のように変形または拡張できる。
【００３７】
上記実施形態では、第１の絶縁膜（下層の絶縁膜）をＢＰＳＧ膜１２とすると共に、第２の絶縁膜（上層の絶縁膜）をＴＥＯＳ膜１３としているが、第１および第２の絶縁膜をエッチレートに差がある複数の材料膜で構成することにより、同様の作用効果を得ることが可能である。例えば、第２の絶縁膜（上層の絶縁膜）をＴＥＯＳ膜１３とした場合、第１の絶縁膜（下層の絶縁膜）をＢＳＧ、ＰＳＧ、ＦＳＧ等のシリコン酸化膜系膜としても良い。また、第２の絶縁膜（上層の絶縁膜）をプラズマシラン酸化膜とした場合、第１の絶縁膜（下層の絶縁膜）をＢＰＳＧ、ＢＳＧ（boron-silicate glass）、ＰＳＧ（phosphor-silicate glass）、ＦＳＧ（fluorosilicate glass）等のシリコン酸化膜系膜としても良い。
【００３８】
更に、第２の絶縁膜（上層の絶縁膜）をシリコン窒化膜とした場合、第１の絶縁膜（下層の絶縁膜）をＴＥＯＳ、ＢＰＳＧ、ＢＳＧ、ＰＳＧ、ＦＳＧ等のシリコン酸化膜系膜としても良い。このように構成した場合、第１の絶縁膜および第２の絶縁膜をスリミングする場合、別々の工程で２つの絶縁膜をスリミングする必要がある。また、第２の絶縁膜（上層の絶縁膜）をＴＥＯＳ、ＢＰＳＧ、ＢＳＧ、ＰＳＧ、ＦＳＧ等のシリコン酸化膜系膜とし、第１の絶縁膜（下層の絶縁膜）をシリコン窒化膜とするように構成しても良い。このように構成した場合も、第１の絶縁膜および第２の絶縁膜をスリミングする場合、別々の工程で２つの絶縁膜をスリミングする必要がある。
【００３９】
また、上記実施形態では、芯材を第１の絶縁膜および第２の絶縁膜、即ち、２層の絶縁膜で構成したが、多層（３層以上）の絶縁膜で構成しても良く、同様の作用効果を得ることができる。
【図面の簡単な説明】
【００４０】
【図１】本発明の第１実施形態を示すもので、ＮＡＮＤ型フラッシュメモリ装置のメモリセル領域の一部および周辺回路領域のトランジスタのレイアウトパターンを示す模式的な平面図
【図２】図１（ａ）中切断線Ａ−Ａで示す部分のゲート電極の加工工程を概略的に示す模式的断面図
【図３】図１（ａ）中切断線Ｂ−Ｂで示す部分のＳＴＩ形成用の溝加工工程を概略的に示す模式的断面図
【図４】マスクパターン形成工程を示す断面図（その１）
【図５】マスクパターン形成工程を示す断面図（その２）
【図６】マスクパターン形成工程を示す断面図（その３）
【図７】マスクパターン形成工程を示す断面図（その４）
【図８】マスクパターン形成工程を示す断面図（その５）
【図９】マスクパターン形成工程を示す断面図（その６）
【図１０】マスクパターン形成工程を示す断面図（その７）
【図１１】比較例を示す図９相当図
【図１２】図１０相当図
【符号の説明】
【００４１】
図面中、１はシリコン基板、２はＳＴＩ、３は活性領域、４はゲート絶縁膜、５は多結晶シリコン膜、６はゲート間絶縁膜、７は多結晶シリコン膜、８はシリコン窒化膜、９はラインアンドスペースパターン、１０はシリコン窒化膜、１１はシリコン酸化膜、１２はＢＰＳＧ膜（第１の絶縁膜）、１３はＴＥＯＳ膜（第２の絶縁膜）、１４はレジスト、１５ａは第１のラインアンドスペースパターン、１５ｂは第２のラインアンドスペースパターン、１５ｃは第３のラインアンドスペースパターン、１５ｄは第４のラインアンドスペースパターン、１７はアモルファスシリコン膜である。
【図１】
2010067766.tif 000003
【図２】
2010067766.tif 000004
【図３】
2010067766.tif 000005
【図４】
2010067766.tif 000006
【図５】
2010067766.tif 000007
【図６】
2010067766.tif 000008
【図７】
2010067766.tif 000009
【図８】
2010067766.tif 000010
【図９】
2010067766.tif 000011
【図１０】
2010067766.tif 000012
【図１１】
2010067766.tif 000013
【図１２】
2010067766.tif 000014