(57)【要約】【課題】入力電圧と基準電圧との大小関係が一方に偏っている場合においても、回路面積の増大を抑制しつつ、入力換算オフセットを低減させる。【解決手段】比較回路１１の前段にスイッチＳＷ１、ＳＷ２を設け、スイッチ切り替え部１３は、比較回路１１に入力される入力信号Ｖｉｎ１、Ｖｉｎ２を互いに入れ替えるようにスイッチＳＷ１、ＳＷ２に指示し、比較回路１１から論理値‘０’が出力される期間と、比較回路１１から論理値‘１’が出力される期間とを均等化させる。【選択図】      図１
2010220049.tif 000002
【特許請求の範囲】
【請求項１】
第１の入力信号と第２の入力信号を比較する比較回路と、
前記第１の入力信号と前記第２の入力信号とを互いに入れ替えて前記比較回路に入力する入力入れ替え部と、
前記入力入れ替え部による入力信号の入れ替え結果に基づいて、前記比較回路からの出力を互いに入れ替える出力入れ替え部とを備えることを特徴とする比較器。
【請求項２】
互いにクロスカップル接続された第１および第２のＰチャンネル電界効果トランジスタと、
互いにクロスカップル接続された第１および第２のＮチャンネル電界効果トランジスタと、
前記第１のＰチャンネル電界効果トランジスタと第１のＮチャンネル電界効果トランジスタとが直列接続され、かつ前記第２のＰチャンネル電界効果トランジスタと第２のＮチャンネル電界効果トランジスタとが直列接続された状態と、前記第１のＰチャンネル電界効果トランジスタと第２のＮチャンネル電界効果トランジスタとが直列接続され、かつ前記第２のＰチャンネル電界効果トランジスタと第１のＮチャンネル電界効果トランジスタとが直列接続された状態とを切り替える切り替え部とを備えることを特徴とする比較器。
【請求項３】
前記入力入れ替え部は、
第１の参照信号と第２の参照信号を比較する変動量評価用比較回路と、
前記変動量評価用比較回路からの出力に基づいて、前記第１の入力信号と前記第２の入力信号との入れ替えを指示する劣化量検出回路とを備えることを特徴とする請求項１または２に記載の比較器。
【請求項４】
アナログ入力信号を互いに異なる基準信号と並列に比較する複数の比較器と、
前記比較器に入力される基準信号を入れ替える入力入れ替え部と、
前記入力入れ替え部による基準信号の入れ替え結果に基づいて、前記比較器からの出力を入れ替えるエンコーダとを備えることを特徴とするＡＤ変換器。
【請求項５】
高電位と低電位の差電圧を分圧することにより、互いに異なる基準信号を生成する分圧回路と、
アナログ入力信号を前記分圧回路にて生成された互いに異なる基準信号と並列に比較する複数の比較器と、
前記分圧回路に入力される前記高電位と前記低電位を入れ替える入力入れ替え部と、
前記入力入れ替え部による前記高電位と前記低電位の入れ替え結果に基づいて、前記比較器からの出力を入れ替えるエンコーダとを備えることを特徴とするＡＤ変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は比較器およびＡＤ変換器に関し、特に、比較器またはＡＤ変換器に用いられるＰチャンネル電界効果トランジスタのＮＢＴＩ（Ｎｅｇａｔｉｖｅ  Ｂｉａｓ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｉｎｓｔａｂｉｌｉｔｙ：負バイアス温度不安定性）を低減させる方法に適用して好適なものである。
【背景技術】
【０００２】
入力電圧と基準電圧との大小関係を比較するために比較器が用いられている。この比較器では、入力電圧と基準電圧との大小関係を論理値‘０’または論理値‘１’として保持するためにラッチ回路が設けられている。そして、このようなラッチ回路として、互いにクロスカップル接続された一対のＣＭＯＳトランジスタが用いられることがある。この場合、一方のＣＭＯＳトランジスタのゲートにはグランド電位が印加され、他方のＣＭＯＳトランジスタのゲートには電源電位が印加される。ここで、入力電圧と基準電圧との大小関係が一方に偏っているために、一方のＣＭＯＳトランジスタのゲートに電源電位が印加される状態が長く続くと、特にＰチャンネル電界効果トランジスタではＮＢＴＩによってしきい値電圧が上昇し、入力換算オフセットが発生するようになる。
【０００３】
ここで、特許文献１には、入力換算オフセットをキャンセルさせるために、初段の差動増幅回路と次段の差動増幅回路との間に一対のカップリング・コンデンサとこれらのコンデンサを充電するための一対のスイッチとからなるオフセット充電回路を設けるとともに、初段の差動増幅回路の入力切替回路には、入力信号と基準電圧のサンプリング用スイッチとは別個に同一電圧を入力するためのスイッチを付加する方法が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−８５５６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に開示された方法では、入力換算オフセットをキャンセルさせるために、カップリング・コンデンサが用いられている。このため、回路面積が大幅に増大し、コストアップを招くとともに、カップリング・コンデンサを充電させるための電荷量も大きいことから、消費電力を増加させるという問題があった。
【０００６】
本発明の目的は、入力電圧と基準電圧との大小関係が一方に偏っている場合においても、回路面積の増大を抑制しつつ、入力換算オフセットを低減させることが可能な比較器およびＡＤ変換器を提供することである。
【課題を解決するための手段】
【０００７】
本発明の一態様によれば、第１の入力信号と第２の入力信号を比較する比較回路と、前記第１の入力信号と前記第２の入力信号とを互いに入れ替えて前記比較回路に入力する入力入れ替え部と、前記入力入れ替え部による入力信号の入れ替え結果に基づいて、前記比較回路からの出力を互いに入れ替える出力入れ替え部とを備えることを特徴とする比較器を提供する。
【０００８】
本発明の一態様によれば、互いにクロスカップル接続された第１および第２のＰチャンネル電界効果トランジスタと、互いにクロスカップル接続された第１および第２のＮチャンネル電界効果トランジスタと、前記第１のＰチャンネル電界効果トランジスタと第１のＮチャンネル電界効果トランジスタとが直列接続され、かつ前記第２のＰチャンネル電界効果トランジスタと第２のＮチャンネル電界効果トランジスタとが直列接続された状態と、前記第１のＰチャンネル電界効果トランジスタと第２のＮチャンネル電界効果トランジスタとが直列接続され、かつ前記第２のＰチャンネル電界効果トランジスタと第１のＮチャンネル電界効果トランジスタとが直列接続された状態とを切り替える切り替え部とを備えることを特徴とする比較器を提供する。
【０００９】
本発明の一態様によれば、アナログ入力信号を互いに異なる基準信号と並列に比較する複数の比較器と、前記比較器に入力される基準信号を入れ替える入力入れ替え部と、前記入力入れ替え部による基準信号の入れ替え結果に基づいて、前記比較器からの出力を入れ替えるエンコーダとを備えることを特徴とするＡＤ変換器を提供する。
【００１０】
本発明の一態様によれば、高電位と低電位の差電圧を分圧することにより、互いに異なる基準信号を生成する分圧回路と、アナログ入力信号を前記分圧回路にて生成された互いに異なる基準信号と並列に比較する複数の比較器と、前記分圧回路に入力される前記高電位と前記低電位を入れ替える入力入れ替え部と、前記入力入れ替え部による前記高電位と前記低電位の入れ替え結果に基づいて、前記比較器からの出力を入れ替えるエンコーダとを備えることを特徴とするＡＤ変換器を提供する。
【発明の効果】
【００１１】
本発明によれば、入力電圧と基準電圧との大小関係が一方に偏っている場合においても、回路面積の増大を抑制しつつ、入力換算オフセットを低減させることが可能となる。
【図面の簡単な説明】
【００１２】
【図１】図１は、本発明の第１実施形態に係る比較器の概略構成を示すブロック図。
【図２】図２は、Ｐチャンネル電界効果トランジスタのしきい値電圧の経時変化前後の入力信号と出力信号の波形を示す図。
【図３】図３は、経時変化によるＰチャンネル電界効果トランジスタのしきい値電圧の変動を示す図。
【図４】図４は、本発明の第２実施形態に係る比較器に用いられるスイッチ切り替え部の構成例を示すブロック図。
【図５】図５は、本発明の第３実施形態に係る比較器に用いられるスイッチ切り替え部の概略構成を示すブロック図。
【図６】図６は、本発明の第４実施形態に係る比較器に用いられるスイッチ切り替え部の構成例を示すブロック図。
【図７】図７は、本発明の第５実施形態に係る比較器の概略構成を示すブロック図。
【図８】図８は、本発明の第６実施形態に係るＡＤ変換器の概略構成を示すブロック図。
【図９】図９は、本発明の第７実施形態に係るＡＤ変換器の概略構成を示すブロック図。
【発明を実施するための形態】
【００１３】
以下、本発明の実施形態に係る比較器およびＡＤ変換器について図面を参照しながら説明する。
【００１４】
（第１実施形態）
図１は、本発明の第１実施形態に係る比較器の概略構成を示すブロック図である。
図１において、比較器には、比較回路１１、スイッチＳＷ１、ＳＷ２、スイッチ切り替え部１３および論理反転回路１２が設けられている。ここで、比較回路１１は、入力信号Ｖｉｎ１と入力信号Ｖｉｎ２を比較し、その比較結果として、入力信号Ｖｉｎ１が入力信号Ｖｉｎ２よりも小さいならば論理値‘０’を出力し、入力信号Ｖｉｎ１が入力信号Ｖｉｎ２よりも大きいならば論理値‘１’を出力することができる。なお、論理値‘０’はグランド電位、論理値‘１’は電源電位に対応させることができる。
【００１５】
スイッチＳＷ１は、入力信号Ｖｉｎ１と入力信号Ｖｉｎ２とを切り替えて、比較回路１１の正側入力端子に入力することができる。スイッチＳＷ２は、入力信号Ｖｉｎ１と入力信号Ｖｉｎ２とを切り替えて、比較回路１１の負側入力端子に入力することができる。スイッチ切り替え部１３は、比較回路１１に入力される入力信号Ｖｉｎ１、Ｖｉｎ２を互いに入れ替えるようにスイッチＳＷ１、ＳＷ２に指示することができる。なお、スイッチ切り替え部１３は、比較回路１１から論理値‘０’が出力される期間と、比較回路１１から論理値‘１’が出力される期間とが均等化されるように、比較回路１１に入力される入力信号Ｖｉｎ１、Ｖｉｎ２を互いに入れ替えることが好ましい。
【００１６】
論理反転回路１２は、スイッチＳＷ１、ＳＷ２による入力信号Ｖｉｎ１、Ｖｉｎ２の入れ替え結果に基づいて、比較回路１１からの出力を論理値‘０’および論理値‘１’との間で互いに入れ替えることができる。例えば、スイッチ切り替え部１３にてスイッチＳＷ１が入力信号Ｖｉｎ１側に切り替えられるとともに、スイッチＳＷ２が入力信号Ｖｉｎ２側に切り替えられた場合、論理反転回路１２は、比較回路１１からの出力をそのまま出力することができる。一方、スイッチ切り替え部１３にてスイッチＳＷ１が入力信号Ｖｉｎ２側に切り替えられるとともに、スイッチＳＷ２が入力信号Ｖｉｎ１側に切り替えられた場合、論理反転回路１２は、比較回路１１からの出力を反転して出力することができる。
【００１７】
ここで、比較回路１１には、プリアンプＰＡ１、スイッチＳＷ３、ＳＷ４およびラッチ回路ＬＨ１が設けられている。ここで、プリアンプＰＡ１は、入力電圧Ｖｉｎと基準電圧Ｖｒｅｆとの差分を増幅することができる。なお、プリアンプＰＡ１としては、例えば、反転増幅器を用いることができる。ラッチ回路ＬＨ１は、入力電圧Ｖｉｎと基準電圧Ｖｒｅｆとの大小関係に応じて論理値‘０’または論理値‘１’を保持し、出力信号ＶｏｕｔＮまたは出力信号ＶｏｕｔＰとして出力することができる。なお、比較回路１１からの出力としては、例えば、出力信号ＶｏｕｔＮおよび出力信号ＶｏｕｔＰのうちのいずれか一方を用いることができる。
【００１８】
スイッチＳＷ３、ＳＷ４は、ラッチ回路ＬＨ１にて論理値‘０’または論理値‘１’が保持された時に、プリアンプＰＡ１とラッチ回路ＬＨ１とを遮断し、電源電位がプリアンプＰＡ１の出力側にかからないようにしてプリアンプＰＡ１を保護することができる。
【００１９】
ここで、ラッチ回路ＬＨ１には、Ｐチャンネル電界効果トランジスタＭ１、Ｍ２およびＮチャンネル電界効果トランジスタＭ３、Ｍ４が設けられている。そして、Ｐチャンネル電界効果トランジスタＭ１、Ｍ２は、その一方の入力が他方の出力に互いに接続されることで、クロスカップル接続されている。また、Ｎチャンネル電界効果トランジスタＭ３、Ｍ４は、その一方の入力が他方の出力に互いに接続されることで、クロスカップル接続されている。そして、Ｐチャンネル電界効果トランジスタＭ１とＮチャンネル電界効果トランジスタＭ３とは、ゲートが共通に接続されるとともに、ドレインが共通に接続されることでインバータを構成している。また、Ｐチャンネル電界効果トランジスタＭ２とＮチャンネル電界効果トランジスタＭ４とは、ゲートが共通に接続されるとともに、ドレインが共通に接続されることでインバータを構成している。
【００２０】
そして、Ｐチャンネル電界効果トランジスタＭ２のゲートと、Ｎチャンネル電界効果トランジスタＭ４のゲートと、Ｐチャンネル電界効果トランジスタＭ１のドレインと、Ｎチャンネル電界効果トランジスタＭ３のドレインは、スイッチＳＷ３を介してプリアンプＰＡ１の反転出力端子に接続されている。また、Ｐチャンネル電界効果トランジスタＭ１のゲートと、Ｎチャンネル電界効果トランジスタＭ３のゲートと、Ｐチャンネル電界効果トランジスタＭ２のドレインと、Ｎチャンネル電界効果トランジスタＭ４のドレインは、スイッチＳＷ４を介してプリアンプＰＡ１の非反転出力端子に接続されている。また、Ｐチャンネル電界効果トランジスタＭ１、Ｍ２のソースは電源電位に接続され、Ｎチャンネル電界効果トランジスタＭ３、Ｍ４のソースはグランド電位に接続されている。
【００２１】
そして、スイッチ切り替え部１３にてスイッチＳＷ１が入力信号Ｖｉｎ１側に切り替えられるとともに、スイッチＳＷ２が入力信号Ｖｉｎ２側に切り替えられたものとする。この場合、入力信号Ｖｉｎ１は、スイッチＳＷ１を介して比較回路１１の正側入力端子に入力されるとともに、入力信号Ｖｉｎ２は、スイッチＳＷ２を介して比較回路１１の負側入力端子に入力される。
【００２２】
そして、入力信号Ｖｉｎ１、Ｖｉｎ２が比較回路１１に入力されると、入力信号Ｖｉｎ１、Ｖｉｎ２の差分がプリアンプＰＡ１にて増幅される。そして、スイッチＳＷ３、ＳＷ４がオンすると、プリアンプＰＡ１からの出力がラッチ回路ＬＨ１に入力され、入力信号Ｖｉｎ１、Ｖｉｎ２の大小に応じて、出力信号ＶｏｕｔＰがグランド電位になったり、電源電位になったりする。
【００２３】
例えば、入力信号Ｖｉｎ１より入力信号Ｖｉｎ２の方が大きい場合、Ｐチャンネル電界効果トランジスタＭ１およびＮチャンネル電界効果トランジスタＭ４がオンするとともに、Ｐチャンネル電界効果トランジスタＭ２およびＮチャンネル電界効果トランジスタＭ３がオフする。このため、Ｐチャンネル電界効果トランジスタＭ２のドレインおよびＮチャンネル電界効果トランジスタＭ４のドレインはグランド電位になり、出力信号ＶｏｕｔＰがグランド電位になるとともに、Ｐチャンネル電界効果トランジスタＭ１のゲートおよびＮチャンネル電界効果トランジスタＭ３のゲートはグランド電位になる。また、Ｐチャンネル電界効果トランジスタＭ１のドレインおよびＮチャンネル電界効果トランジスタＭ３のドレインは電源電位になり、出力信号ＶｏｕｔＮが電源電位になるとともに、Ｐチャンネル電界効果トランジスタＭ２のゲートおよびＮチャンネル電界効果トランジスタＭ４のゲートは電源電位になる。
【００２４】
ここで、Ｐチャンネル電界効果トランジスタＭ１、Ｍ２のゲートに電圧が印加されると、ＮＢＴＩによってＰチャンネル電界効果トランジスタＭ１、Ｍ２のしきい値電圧が変動する。そして、Ｐチャンネル電界効果トランジスタＭ１に印加される電圧の方がＰチャンネル電界効果トランジスタＭ２に印加される電圧よりも小さいと、Ｐチャンネル電界効果トランジスタＭ１の方がしきい値電圧の上昇分が大きくなる。
【００２５】
一方、入力信号Ｖｉｎ１より入力信号Ｖｉｎ２の方が小さい場合、Ｐチャンネル電界効果トランジスタＭ１およびＮチャンネル電界効果トランジスタＭ４がオフするとともに、Ｐチャンネル電界効果トランジスタＭ２およびＮチャンネル電界効果トランジスタＭ３がオンする。このため、Ｐチャンネル電界効果トランジスタＭ２のドレインおよびＮチャンネル電界効果トランジスタＭ４のドレインは電源電位になり、出力信号ＶｏｕｔＰが電源電位になるとともに、Ｐチャンネル電界効果トランジスタＭ１のゲートおよびＮチャンネル電界効果トランジスタＭ３のゲートは電源電位になる。また、Ｐチャンネル電界効果トランジスタＭ１のドレインおよびＮチャンネル電界効果トランジスタＭ３のドレインはグランド電位になり、出力信号ＶｏｕｔＮがグランド電位になるとともに、Ｐチャンネル電界効果トランジスタＭ２のゲートおよびＮチャンネル電界効果トランジスタＭ４のゲートはグランド電位になる。
【００２６】
そして、Ｐチャンネル電界効果トランジスタＭ１に印加される電圧の方がＰチャンネル電界効果トランジスタＭ２に印加される電圧よりも大きいと、Ｐチャンネル電界効果トランジスタＭ１の方がしきい値電圧の上昇分が小さくなる。
【００２７】
図２は、Ｐチャンネル電界効果トランジスタのしきい値電圧の経時変化前後の入力信号と出力信号の波形を示す図である。
図２（ａ）において、期間ｔ１では、入力信号Ｖｉｎ１より入力信号Ｖｉｎ２の方が大きいものとすると、Ｐチャンネル電界効果トランジスタＭ１に印加される電圧の方がＰチャンネル電界効果トランジスタＭ２に印加される電圧よりも小さくなり、Ｐチャンネル電界効果トランジスタＭ１の方がしきい値電圧の上昇分が大きくなる。
【００２８】
一方、期間ｔ２では、入力信号Ｖｉｎ１より入力信号Ｖｉｎ２の方が小さいものとすると、Ｐチャンネル電界効果トランジスタＭ１に印加される電圧の方がＰチャンネル電界効果トランジスタＭ２に印加される電圧よりも大きくなり、Ｐチャンネル電界効果トランジスタＭ１の方がしきい値電圧の上昇分が小さくなる。
【００２９】
図３は、経時変化によるＰチャンネル電界効果トランジスタのしきい値電圧の変動を示す図である。
図３において、Ｐチャンネル電界効果トランジスタＭ１、Ｍ２は、初期状態では、しきい値電圧は互いに等しい値Ｖｔ０に設定されていたものとする。そして、Ｐチャンネル電界効果トランジスタＭ１のゲートにグランド電位が印加される期間ｔ１の方が、Ｐチャンネル電界効果トランジスタＭ２のゲートにグランド電位が印加される期間ｔ２よりも長いものとすると、Ｐチャンネル電界効果トランジスタＭ１の方がＰチャンネル電界効果トランジスタＭ２よりも、しきい値電圧の上昇分が大きくなる。このため、Ｐチャンネル電界効果トランジスタＭ１のしきい値電圧Ｖｔ＿Ｍ１の方がＰチャンネル電界効果トランジスタＭ２のしきい値電圧Ｖｔ＿Ｍ２よりも大きくなる。
【００３０】
そして、Ｐチャンネル電界効果トランジスタＭ１のしきい値電圧Ｖｔ＿Ｍ１と、Ｐチャンネル電界効果トランジスタＭ２のしきい値電圧Ｖｔ＿Ｍ２との差分は、図１の比較回路１１において入力換算オフセットとして発生するようになる。そして、入力換算オフセットが比較回路１１に発生すると、図２（ｂ）に示すように、図１のプリアンプＰＡ１の基準電圧がＶｒｅｆからＶｒｅｆ´に変化する。この結果、期間ｔ３〜ｔ６では、入力信号Ｖｉｎ１より入力信号Ｖｉｎ２の方が大きいにもかかわらず、出力信号ＶｏｕｔＰが電源電位になり、入力信号Ｖｉｎ１、Ｖｉｎ２の大小関係の判定に誤りが発生する。
【００３１】
一方、図２（ａ）の期間ｔ１よりも期間ｔ２の方が長い場合において、スイッチ切り替え部１３にてスイッチＳＷ１が入力信号Ｖｉｎ２側に切り替えられるとともに、スイッチＳＷ２が入力信号Ｖｉｎ１側に切り替えられたものとする。この場合、Ｐチャンネル電界効果トランジスタＭ１のゲートにグランド電位が印加される期間の方が、Ｐチャンネル電界効果トランジスタＭ２のゲートにグランド電位が印加される期間よりも短くなる。
【００３２】
このため、Ｐチャンネル電界効果トランジスタＭ２の方がＰチャンネル電界効果トランジスタＭ１よりも、しきい値電圧の上昇分が大きくなり、Ｐチャンネル電界効果トランジスタＭ１のしきい値電圧の上昇分と、Ｐチャンネル電界効果トランジスタＭ２のしきい値電圧の上昇分とが均一化される。
【００３３】
従って、図２（ａ）の期間ｔ１よりも期間ｔ２の方が長い場合においても、カップリング・コンデンサを用いることなく、比較回路１１に発生する入力換算オフセットを低減することが可能となり、回路面積の増大を抑制しつつ、入力信号Ｖｉｎ１、Ｖｉｎ２の大小関係の判定に誤りが発生するのを防止することができる。
【００３４】
なお、スイッチ切り替え部１３にて入力信号Ｖｉｎ１、Ｖｉｎ２を入れ替えるタイミングは、所定の周期で規則的に入力信号Ｖｉｎ１、Ｖｉｎ２を入れ替えるようにしてもよい。あるいは、Ｐチャンネル電界効果トランジスタＭ１、Ｍ２間のしきい値電圧の差分を検出し、その差分が許容値を超えた場合に入力信号Ｖｉｎ１、Ｖｉｎ２を入れ替えるようにしてもよい。あるいは、比較回路１１からの出力が論理値‘０’である時間と、比較回路１１からの出力が論理値‘１’である時間とを計測し、比較回路１１からの出力が論理値‘０’である時間と、比較回路１１からの出力が論理値‘１’である時間とが等しくなるように、入力信号Ｖｉｎ１、Ｖｉｎ２を入れ替えるようにしてもよい。
【００３５】
（第２実施形態）
図４は、本発明の第２実施形態に係る比較器に用いられるスイッチ切り替え部の構成例を示すブロック図である。
図４において、フリップフロップ１４の反転出力端子Ｑ´は、フリップフロップ１４の入力端子Ｄに接続され、分周器が構成されている。そして、フリップフロップ１４のクロック端子ＣＰにクロック信号ＣＬＫが入力されると、クロック信号ＣＬＫの２倍の周期の切り替え信号ＳＷ_ＣＬＫが出力される。
【００３６】
そして、このフリップフロップ１４を図１のスイッチ切り替え部１３として用い、切り替え信号ＳＷ_ＣＬＫを図１のスイッチＳＷ１、ＳＷ２に入力することにより、クロック信号ＣＬＫの２倍の周期で入力信号Ｖｉｎ１、Ｖｉｎ２を入れ替えることができる。
【００３７】
なお、図４のフリップフロップ１４をＭ（Ｍは２以上の整数）段接続し、クロック信号ＣＬＫの２Ｍ倍の周期の切り替え信号ＳＷ_ＣＬＫを用いるようにしてもよい。
【００３８】
また、図４の例では、フリップフロップ１４のクロック端子ＣＰにクロック信号ＣＬＫを入力する方法について説明したが、フリップフロップ１４のクロック端子ＣＰにスタンバイ信号ＳＴＢを入力するようにしてもよい。そして、電源が入っている状態で、フリップフロップ１４のクロック端子ＣＰにスタンバイ信号ＳＴＢが入力されるごとに、比較回路１１に入力される入力信号Ｖｉｎ１、Ｖｉｎ２を入れ替えるようにしてもよい。
【００３９】
（第３実施形態）
図５は、本発明の第３実施形態に係る比較器に用いられるスイッチ切り替え部の概略構成を示すブロック図である。
図５において、スイッチ切り替え部１３には、例えば、変動量評価用比較器１５および劣化量検出回路１６を設けることができる。ここで、変動量評価用比較器１５には、変動量評価用比較回路１１´およびスイッチＳＷ１´、ＳＷ２´が設けられている。なお、変動量評価用比較回路１１´およびスイッチＳＷ１´、ＳＷ２´は、比較回路１１およびスイッチＳＷ１、ＳＷ２と同様の構成をとることができる。
【００４０】
そして、変動量評価用比較回路１１´は、参照信号Ｖｒｅｆ１と参照信号Ｖｒｅｆ２を比較し、その比較結果として、参照信号Ｖｒｅｆ１が参照信号Ｖｒｅｆ２よりも小さいならば論理値‘０’を出力し、参照信号Ｖｒｅｆ１が参照信号Ｖｒｅｆ２よりも大きいならば論理値‘１’を出力することができる。なお、参照信号Ｖｒｅｆ１、Ｖｒｅｆ２は、参照信号Ｖｒｅｆ１、Ｖｒｅｆ２間に所定の電位差が得られるように設定することができる。この参照信号Ｖｒｅｆ１、Ｖｒｅｆ２間の電位差は、比較回路１１のＰチャンネル電界効果トランジスタＭ１、Ｍ２のしきい値電圧の変動量の許容値よりも小さな変動量で変動量評価用比較回路１１´の出力が反転するように設定することができる。
【００４１】
スイッチＳＷ１´は、参照信号Ｖｒｅｆ１と参照信号Ｖｒｅｆ２とを切り替えて、比較回路１１´の正側入力端子に入力することができる。スイッチＳＷ２´は、参照信号Ｖｒｅｆ１と参照信号Ｖｒｅｆ２とを切り替えて、比較回路１１´の負側入力端子に入力することができる。
【００４２】
劣化量検出回路１６は、変動量評価用比較回路１１´からの出力に基づいて、比較回路１１に入力される入力信号Ｖｉｎ１、Ｖｉｎ２を互いに入れ替えるようにスイッチＳＷ１、ＳＷ２に指示するとともに、比較回路１１´に入力される参照信号Ｖｒｅｆ１、Ｖｒｅｆ２を互いに入れ替えるようにスイッチＳＷ１´、ＳＷ２´に指示することができる。なお、劣化量検出回路１６は、変動量評価用比較回路１１´からの出力が反転した時に、入力信号Ｖｉｎ１、Ｖｉｎ２を互いに入れ替えるようにスイッチＳＷ１、ＳＷ２に指示するとともに、参照信号Ｖｒｅｆ１、Ｖｒｅｆ２を互いに入れ替えるようにスイッチＳＷ１´、ＳＷ２´に指示することができる。
【００４３】
そして、劣化量検出回路１６にてスイッチＳＷ１が入力信号Ｖｉｎ１側に切り替えられるとともに、スイッチＳＷ２が入力信号Ｖｉｎ２側に切り替えられた場合、スイッチＳＷ１´が参照信号Ｖｒｅｆ１側に切り替えられるとともに、スイッチＳＷ２´が参照信号Ｖｒｅｆ２側に切り替えられる。
【００４４】
そして、参照信号Ｖｒｅｆ１より参照信号Ｖｒｅｆ２の方が大きいものとすると、変動量評価用比較回路１１´の出力は論理値‘０’になる。このため、変動量評価用比較回路１１´に設けられた１対のＰチャンネル電界効果トランジスタ間において、図３に示すように、しきい値電圧の変動量に差分が発生する。そして、１対のＰチャンネル電界効果トランジスタ間のしきい値電圧の変動量の差分が、参照信号Ｖｒｅｆ１、Ｖｒｅｆ２間の電位差を越えると、変動量評価用比較回路１１´の出力は論理値‘０’から論理値‘１’に反転する。
【００４５】
そして、変動量評価用比較回路１１´の出力が反転すると、比較回路１１に入力される入力信号Ｖｉｎ１、Ｖｉｎ２を互いに入れ替えるように、劣化量検出回路１６からスイッチＳＷ１、ＳＷ２に指示されるとともに、変動量評価用比較回路１１´に入力される参照信号Ｖｒｅｆ１、Ｖｒｅｆ２を互いに入れ替えるように、劣化量検出回路１６からスイッチＳＷ１´、ＳＷ２´に指示される。
【００４６】
以下同様に、変動量評価用比較回路１１´の出力が反転するごとに、比較回路１１に入力される入力信号Ｖｉｎ１、Ｖｉｎ２を互いに入れ替えるように劣化量検出回路１６からスイッチＳＷ１、ＳＷ２に指示される。
これにより、ＮＢＴＩによる比較回路１１の劣化量をスイッチ切り替え部１３にて評価させながら、比較回路１１に入力される入力信号Ｖｉｎ１、Ｖｉｎ２を互いに入れ替えることが可能となり、入力信号Ｖｉｎ１、Ｖｉｎ２の大小関係の判定に誤りが発生するのを防止することができる。
【００４７】
（第４実施形態）
図６は、本発明の第４実施形態に係る比較器に用いられるスイッチ切り替え部の構成例を示すブロック図である。
図６において、Ｐチャンネル電界効果トランジスタＭ１１、Ｍ１２は、その一方の入力が他方の出力に互いに接続されることで、クロスカップル接続されている。また、Ｎチャンネル電界効果トランジスタＭ１３、Ｍ１４は、その一方の入力が他方の出力に互いに接続されることで、クロスカップル接続されている。そして、Ｐチャンネル電界効果トランジスタＭ１１とＮチャンネル電界効果トランジスタＭ１３とは、ゲートが共通に接続されるとともに、ドレインが共通に接続されることでインバータを構成している。また、Ｐチャンネル電界効果トランジスタＭ１２とＮチャンネル電界効果トランジスタＭ１４とは、ゲートが共通に接続されるとともに、ドレインが共通に接続されることでインバータを構成している。
【００４８】
そして、Ｐチャンネル電界効果トランジスタＭ１２のゲートと、Ｎチャンネル電界効果トランジスタＭ１４のゲートと、Ｐチャンネル電界効果トランジスタＭ１１のドレインと、Ｎチャンネル電界効果トランジスタＭ１３のドレインは、インバータＩＶ１を介して出力信号ＶｏｕｔＰ´の出力端子に接続されている。また、Ｐチャンネル電界効果トランジスタＭ１１のゲートと、Ｎチャンネル電界効果トランジスタＭ１３のゲートと、Ｐチャンネル電界効果トランジスタＭ１２のドレインと、Ｎチャンネル電界効果トランジスタＭ１４のドレインは、インバータＩＶ２を介して出力信号ＶｏｕｔＮ´の出力端子に接続されている。また、Ｐチャンネル電界効果トランジスタＭ１１、Ｍ１２のソースは電源電位に接続され、Ｎチャンネル電界効果トランジスタＭ１３、Ｍ１４のソースはグランド電位に接続されている。
【００４９】
そして、例えば、Ｐチャンネル電界効果トランジスタＭ１１の方が、Ｐチャンネル電界効果トランジスタＭ１２よりもしきい値電圧が低いものとすると、電源投入時に、Ｐチャンネル電界効果トランジスタＭ１２およびＮチャンネル電界効果トランジスタＭ１３がオフするとともに、Ｐチャンネル電界効果トランジスタＭ１１およびＮチャンネル電界効果トランジスタＭ１４がオンする。このため、出力信号ＶｏｕｔＰ´は、論理値‘０’になるとともに、出力信号ＶｏｕｔＮ´は、論理値‘１’になる。
【００５０】
また、Ｐチャンネル電界効果トランジスタＭ１１のゲートには、グランド電位が印加されるとともに、Ｐチャンネル電界効果トランジスタＭ１２のゲートには、電源電位が印加され、Ｐチャンネル電界効果トランジスタＭ１１の方がＰチャンネル電界効果トランジスタＭ１２よりも、ＮＢＴＩによる劣化が速く進む。
【００５１】
そして、Ｐチャンネル電界効果トランジスタＭ１１の方が、Ｐチャンネル電界効果トランジスタＭ１２よりもしきい値電圧が高くなったものとすると、次の電源投入時においては、Ｐチャンネル電界効果トランジスタＭ１２およびＮチャンネル電界効果トランジスタＭ１３がオンするとともに、Ｐチャンネル電界効果トランジスタＭ１１およびＮチャンネル電界効果トランジスタＭ１４がオフする。このため、出力信号ＶｏｕｔＰ´は、論理値‘０’から論理値‘１’に反転するとともに、出力信号ＶｏｕｔＮ´は、論理値‘１’から論理値‘０’に反転する。
【００５２】
このように、比較動作の停止状態から動作状態に復帰するごとに、Ｐチャンネル電界効果トランジスタＭ１１、Ｍ１２のうちのＮＢＴＩによる劣化量の少ない方が次に劣化するように、出力信号ＶｏｕｔＰ´、ＶｏｕｔＮ´が反転する。
そして、この図６の構成を図１のスイッチ切り替え部１３として用いることにより、比較動作の停止状態から動作状態に復帰するごとに、Ｐチャンネル電界効果トランジスタＭ１１、Ｍ１２のうちのＮＢＴＩによる劣化量の少ない方が次に劣化するように、入力信号Ｖｉｎ１、Ｖｉｎ２を入れ替えることができる。
【００５３】
（第５実施形態）
図７は、本発明の第５実施形態に係る比較器の概略構成を示すブロック図である。
図７において、比較器には、プリアンプＰＡ２、スイッチＳＷ２３、ＳＷ２４、ラッチ回路ＬＨ２およびスイッチ切り替え部２３が設けられている。ここで、プリアンプＰＡ２は、入力信号Ｖｉｎ１と入力信号Ｖｉｎ２との差分を増幅することができる。ラッチ回路ＬＨ２は、入力信号Ｖｉｎ１と入力信号Ｖｉｎ２との大小関係に応じて論理値‘０’または論理値‘１’を保持し、出力信号ＶｏｕｔＮまたは出力信号ＶｏｕｔＰとして出力することができる。
【００５４】
スイッチＳＷ２３、ＳＷ２４は、ラッチ回路ＬＨ２にて論理値‘０’または論理値‘１’が保持された時に、プリアンプＰＡ２とラッチ回路ＬＨ２とを遮断し、電源電位がプリアンプＰＡ２の出力側にかからないようにしてプリアンプＰＡ２を保護することができる。
【００５５】
ここで、ラッチ回路ＬＨ２には、Ｐチャンネル電界効果トランジスタＭ２１、Ｍ２２、Ｎチャンネル電界効果トランジスタＭ２３、Ｍ２４およびスイッチＳＷ２１、ＳＷ２２が設けられている。
【００５６】
そして、Ｐチャンネル電界効果トランジスタＭ２１、Ｍ２２は、その一方の入力が他方の出力に互いに接続されることで、クロスカップル接続されている。また、Ｎチャンネル電界効果トランジスタＭ２３、Ｍ２４は、その一方の入力が他方の出力に互いに接続されることで、クロスカップル接続されている。また、Ｐチャンネル電界効果トランジスタＭ２１、Ｍ２２のソースは電源電位に接続され、Ｎチャンネル電界効果トランジスタＭ２３、Ｍ２４のソースはグランド電位に接続されている。
【００５７】
また、スイッチＳＷ２１は、Ｐチャンネル電界効果トランジスタＭ２１のドレインと、Ｐチャンネル電界効果トランジスタＭ２２のドレインとを切り替えて、Ｎチャンネル電界効果トランジスタＭ２３のドレインに接続することができる。スイッチＳＷ２２は、Ｐチャンネル電界効果トランジスタＭ２１のドレインと、Ｐチャンネル電界効果トランジスタＭ２２のドレインとを切り替えて、Ｎチャンネル電界効果トランジスタＭ２４のドレインに接続することができる。スイッチ切り替え部２３は、Ｐチャンネル電界効果トランジスタＭ２１、Ｍ２２のドレインが切り替えられて、Ｎチャンネル電界効果トランジスタＭ２３、Ｍ２４のドレインに接続されるようにスイッチＳＷ２１、ＳＷ２２に指示することができる。なお、スイッチ切り替え部２３は、Ｐチャンネル電界効果トランジスタＭ２１、Ｍ２２のゲートにグランド電位が印加される期間と、Ｐチャンネル電界効果トランジスタＭ２１、Ｍ２２のゲートに電源電位が印加される期間とが均等化されるように、Ｐチャンネル電界効果トランジスタＭ２１、Ｍ２２のドレインとの接続を互いに切り替えることが好ましい。
【００５８】
そして、スイッチ切り替え部２３にてスイッチＳＷ２１がＰチャンネル電界効果トランジスタＭ２１のドレイン側に切り替えられるとともに、スイッチＳＷ２２がＰチャンネル電界効果トランジスタＭ２２のドレイン側に切り替えられたものとする。
【００５９】
そして、入力信号Ｖｉｎ１、Ｖｉｎ２がプリアンプＰＡ２に入力されると、入力信号Ｖｉｎ１、Ｖｉｎ２の差分がプリアンプＰＡ２にて増幅される。そして、スイッチＳＷ２３、ＳＷ２４がオンすると、プリアンプＰＡ２からの出力がラッチ回路ＬＨ２に入力され、入力信号Ｖｉｎ１、Ｖｉｎ２の大小に応じて、出力信号ＶｏｕｔＰがグランド電位になったり、電源電位になったりする。
【００６０】
例えば、入力信号Ｖｉｎ１より入力信号Ｖｉｎ２の方が大きい場合、Ｐチャンネル電界効果トランジスタＭ２２およびＮチャンネル電界効果トランジスタＭ２３がオンするとともに、Ｐチャンネル電界効果トランジスタＭ２１およびＮチャンネル電界効果トランジスタＭ２４がオフする。このため、Ｐチャンネル電界効果トランジスタＭ２１のドレインおよびＮチャンネル電界効果トランジスタＭ２３のドレインはグランド電位になり、出力信号ＶｏｕｔＮがグランド電位になるとともに、Ｐチャンネル電界効果トランジスタＭ２２のゲートおよびＮチャンネル電界効果トランジスタＭ２４のゲートはグランド電位になる。また、Ｐチャンネル電界効果トランジスタＭ２２のドレインおよびＮチャンネル電界効果トランジスタＭ２４のドレインは電源電位になり、出力信号ＶｏｕｔＰが電源電位になるとともに、Ｐチャンネル電界効果トランジスタＭ２１のゲートおよびＮチャンネル電界効果トランジスタＭ２３のゲートは電源電位になる。
【００６１】
ここで、Ｐチャンネル電界効果トランジスタＭ２１、Ｍ２２のゲートに電圧が印加されると、ＮＢＴＩによってＰチャンネル電界効果トランジスタＭ２１、Ｍ２２のしきい値電圧が変動する。そして、Ｐチャンネル電界効果トランジスタＭ２２に印加される電圧の方がＰチャンネル電界効果トランジスタＭ２１に印加される電圧よりも小さいと、Ｐチャンネル電界効果トランジスタＭ２２の方がしきい値電圧の上昇分が大きくなる。
【００６２】
そして、所定期間の経過後、スイッチ切り替え部２３にてスイッチＳＷ２１がＰチャンネル電界効果トランジスタＭ２２のドレイン側に切り替えられるとともに、スイッチＳＷ２２がＰチャンネル電界効果トランジスタＭ２１のドレイン側に切り替えられたものとする。そして、入力信号Ｖｉｎ１より入力信号Ｖｉｎ２の方が大きい場合、Ｐチャンネル電界効果トランジスタＭ２１およびＮチャンネル電界効果トランジスタＭ２３がオンするとともに、Ｐチャンネル電界効果トランジスタＭ２２およびＮチャンネル電界効果トランジスタＭ２４がオフする。
【００６３】
このため、Ｐチャンネル電界効果トランジスタＭ２１のドレインおよびＮチャンネル電界効果トランジスタＭ２４のドレインは電源電位になり、出力信号ＶｏｕｔＰが電源電位になるとともに、Ｐチャンネル電界効果トランジスタＭ２２のゲートおよびＮチャンネル電界効果トランジスタＭ２３のゲートは電源電位になる。また、Ｐチャンネル電界効果トランジスタＭ２２のドレインおよびＮチャンネル電界効果トランジスタＭ２３のドレインはグランド電位になり、出力信号ＶｏｕｔＮがグランド電位になるとともに、Ｐチャンネル電界効果トランジスタＭ２１のゲートおよびＮチャンネル電界効果トランジスタＭ２４のゲートはグランド電位になる。
【００６４】
このため、Ｐチャンネル電界効果トランジスタＭ２２に印加される電圧の方がＰチャンネル電界効果トランジスタＭ２１に印加される電圧よりも大きくなり、Ｐチャンネル電界効果トランジスタＭ２２の方がしきい値電圧の上昇分が小さくなる。この結果、入力信号Ｖｉｎ１より入力信号Ｖｉｎ２の方が大きい場合においても、Ｐチャンネル電界効果トランジスタＭ２１のしきい値電圧の上昇分と、Ｐチャンネル電界効果トランジスタＭ２２のしきい値電圧の上昇分とが均一化される。
【００６５】
従って、図２（ａ）の期間ｔ１よりも期間ｔ２の方が長い場合においても、カップリング・コンデンサを用いることなく、比較器に発生する入力換算オフセットを低減することが可能となり、回路面積の増大を抑制しつつ、入力信号Ｖｉｎ１、Ｖｉｎ２の大小関係の判定に誤りが発生するのを防止することができる。
【００６６】
（第６実施形態）
図８は、本発明の第６実施形態に係るＡＤ変換器の概略構成を示すブロック図である。
図８において、ＡＤ変換器には、Ｎ（Ｎは２以上の整数）個の比較回路Ｈ１〜ＨＮ、Ｎ＋２個の抵抗Ｒ０〜ＲＮ＋１、Ｎ個のスイッチＳ１〜ＳＮ、スイッチ切り替え部３３およびエンコーダ３２が設けられている。なお、抵抗Ｒ０〜ＲＮ＋１の抵抗値は、互いに等しくなるように設定することができる。
【００６７】
ここで、抵抗Ｒ０〜ＲＮ＋１は順次直列接続され、高電位ＶＲＥＦＨと低電位ＶＲＥＦＬとの差電圧を分圧したＮ個の基準信号Ｖｆ１〜ＶｆＮを生成することができる。比較回路Ｈ１〜ＨＮは、アナログ入力信号Ａｉｎと、抵抗Ｒ０〜ＲＮ＋１にて生成されたＮ個の基準信号Ｖｆ１〜ＶｆＮとをそれぞれ並列に比較し、アナログ入力信号Ａｉｎが基準信号Ｖｆ１〜ＶｆＮよりも小さいならば論理値‘０’を出力信号Ｄ１〜ＤＮとしてそれぞれ出力し、アナログ入力信号Ａｉｎが基準信号Ｖｆ１〜ＶｆＮよりも大きいならば論理値‘１’を出力信号Ｄ１〜ＤＮとしてそれぞれ出力することができる。
【００６８】
スイッチＳ１〜ＳＮは、抵抗Ｒ０〜ＲＮ＋１にて生成されたＮ個の基準信号Ｖｆ１〜ＶｆＮを入れ替えて、比較回路Ｈ１〜ＨＮにそれぞれ入力することができる。なお、比較回路Ｈ１〜ＨＮにそれぞれ入力される基準信号Ｖｆ１〜ＶｆＮを入れ替える場合、電圧値のより大きな基準信号Ｖｆ１〜ＶｆＮと、電圧値のより小さな基準信号Ｖｆ１〜ＶｆＮとを組にして入れ替えることが好ましい。例えば、スイッチＳ１〜ＳＮは、比較回路Ｈ１〜ＨＮの入力を、抵抗Ｒ１〜ＲＮ側にそれぞれ切り替えたり、抵抗ＲＮ〜Ｒ１側にそれぞれ切り替えたりすることができる。
【００６９】
スイッチ切り替え部３３は、比較回路Ｈ１〜ＨＮにそれぞれ入力される基準信号Ｖｆ１〜ＶｆＮを互いに入れ替えるようにスイッチＳ１〜ＳＮに指示することができる。エンコーダ３２は、スイッチＳ１〜ＳＮによる基準信号Ｖｆ１〜ＶｆＮの入れ替えが行われた場合においても、基準信号Ｖｆ１〜ＶｆＮの入れ替えが行われない時と同一のデジタル出力信号Ｄｏｕｔが得られるように、比較回路Ｈ１〜ＨＮからの出力信号Ｄ１〜ＤＮの論理値を変更することができる。
【００７０】
そして、スイッチ切り替え部３３にてスイッチＳ１〜ＳＮが抵抗Ｒ１〜ＲＮ側にそれぞれ切り替えられたものとする。そして、アナログ入力信号Ａｉｎが比較回路Ｈ１〜ＨＮに入力されると、抵抗Ｒ０〜ＲＮ＋１にて生成されたＮ個の基準信号Ｖｆ１〜ＶｆＮと並列に比較され、アナログ入力信号ＡｉｎとＮ個の基準信号Ｖｆ１〜ＶｆＮとの大小に応じた出力信号Ｄ１〜ＤＮが比較回路Ｈ１〜ＨＮからそれぞれ出力される。
【００７１】
ここで、スイッチＳ１〜ＳＮが抵抗Ｒ１〜ＲＮ側にそれぞれ切り替えられた場合、比較回路Ｈ１〜ＨＮには基準信号Ｖｆ１〜ＶｆＮがそれぞれ入力され、基準信号Ｖｆ１〜ＶｆＮの電圧値は、比較回路Ｈ１から比較回路ＨＮに向かって順次大きくなる。このため、出力信号Ｄ１〜ＤＮが論理値‘０’になっている時間は、出力信号Ｄ１から出力信号ＤＮに向かって順次長くなり、出力信号Ｄ１〜ＤＮが論理値‘１’になっている時間は、出力信号ＤＮから出力信号Ｄ１に向かって順次長くなる。従って、比較回路Ｈ１〜ＨＮにおいて、クロスカップル接続された１対のＰチャンネル電界効果トランジスタの一方のＮＢＴＩによる劣化量が、比較回路Ｈ１〜ＨＮの順で増大する。
【００７２】
そして、所定期間の経過後、スイッチ切り替え部３３にてスイッチＳ１〜ＳＮが抵抗ＲＮ〜Ｒ１側にそれぞれ切り替えられたものとする。そして、アナログ入力信号Ａｉｎが比較回路Ｈ１〜ＨＮに入力されると、抵抗Ｒ０〜ＲＮ＋１にて生成されたＮ個の基準信号Ｖｆ１〜ＶｆＮと並列に比較され、アナログ入力信号ＡｉｎとＮ個の基準信号Ｖｆ１〜ＶｆＮとの大小に応じた出力信号Ｄ１〜ＤＮが比較回路Ｈ１〜ＨＮからそれぞれ出力される。
【００７３】
ここで、スイッチＳ１〜ＳＮが抵抗ＲＮ〜Ｒ１側にそれぞれ切り替えられた場合、比較回路Ｈ１〜ＨＮには基準信号ＶｆＮ〜Ｖｆ１がそれぞれ入力され、基準信号ＶｆＮ〜Ｖｆ１の電圧値は、比較回路Ｈ１から比較回路ＨＮに向かって順次小さくなる。このため、出力信号Ｄ１〜ＤＮが論理値‘０’になっている時間は、出力信号ＤＮから出力信号Ｄ１に向かって順次長くなり、出力信号Ｄ１〜ＤＮが論理値‘１’になっている時間は、出力信号Ｄ１から出力信号ＤＮに向かって順次長くなる。
【００７４】
従って、比較回路Ｈ１〜ＨＮにおいて、クロスカップル接続された１対のＰチャンネル電界効果トランジスタの他方のＮＢＴＩによる劣化量が、比較回路Ｈｎ〜Ｈ１の順で増大する。この結果、クロスカップル接続された１対のＰチャンネル電界効果トランジスタが比較回路Ｈ１〜ＨＮにそれぞれ設けられている場合においても、これら１対のＰチャンネル電界効果トランジスタのＮＢＴＩによる劣化量を均一化することができ、ＡＤ変換器の誤動作を防止することができる。
【００７５】
（第７実施形態）
図９は、本発明の第７実施形態に係るＡＤ変換器の概略構成を示すブロック図である。
図９において、ＡＤ変換器には、Ｎ（Ｎは２以上の整数）個の比較回路Ｈ２１〜Ｈ２Ｎ、Ｎ＋２個の抵抗Ｒ２０〜Ｒ２Ｎ＋１、スイッチＳＷＨ、ＳＷＬ、スイッチ切り替え部４３およびエンコーダ４２が設けられている。なお、抵抗Ｒ２０〜Ｒ２Ｎ＋１の抵抗値は、互いに等しくなるように設定することができる。
【００７６】
ここで、抵抗Ｒ２０〜Ｒ２Ｎ＋１は順次直列接続され、高電位ＶＲＥＦＨと低電位ＶＲＥＦＬとの差電圧を分圧したＮ個の基準信号Ｖｆ１〜ＶｆＮを生成することができる。比較回路Ｈ２１〜Ｈ２Ｎは、アナログ入力信号Ａｉｎと、抵抗Ｒ２０〜Ｒ２Ｎ＋１にて生成されたＮ個の基準信号Ｖｆ１〜ＶｆＮとをそれぞれ並列に比較し、アナログ入力信号Ａｉｎが基準信号Ｖｆ１〜ＶｆＮよりも小さいならば論理値‘０’を出力信号Ｄ１〜ＤＮとしてそれぞれ出力し、アナログ入力信号Ａｉｎが基準信号Ｖｆ１〜ＶｆＮよりも大きいならば論理値‘１’を出力信号Ｄ１〜ＤＮとしてそれぞれ出力することができる。
【００７７】
スイッチＳＷＨ、ＳＷＬは、抵抗Ｒ０〜ＲＮ＋１の直列回路の両端に入力される高電位ＶＲＥＦＨと低電位ＶＲＥＦＬとを入れ替えることができる。スイッチ切り替え部４３は、抵抗Ｒ０〜ＲＮ＋１の直列回路の両端に入力される高電位ＶＲＥＦＨと低電位ＶＲＥＦＬとを入れ替えるようにスイッチＳＷＨ、ＳＷＬに指示することができる。エンコーダ４２は、スイッチＳＷＨ、ＳＷＬによる高電位ＶＲＥＦＨと低電位ＶＲＥＦＬとの入れ替えが行われた場合においても、高電位ＶＲＥＦＨと低電位ＶＲＥＦＬとの入れ替えが行われない時と同一のデジタル出力信号Ｄｏｕｔが得られるように、比較回路Ｈ１〜ＨＮからの出力信号Ｄ１〜ＤＮの論理値を変更することができる。
【００７８】
そして、スイッチ切り替え部４３にてスイッチＳＷＬが抵抗Ｒ２０側に切り替えられるとともに、スイッチＳＷＨが抵抗Ｒ２Ｎ＋１側に切り替えられたものとする。そして、アナログ入力信号Ａｉｎが比較回路Ｈ１〜ＨＮに入力されると、抵抗Ｒ０〜ＲＮ＋１にて生成されたＮ個の基準信号Ｖｆ１〜ＶｆＮと並列に比較され、アナログ入力信号ＡｉｎとＮ個の基準信号Ｖｆ１〜ＶｆＮとの大小に応じた出力信号Ｄ１〜ＤＮが比較回路Ｈ２１〜Ｈ２Ｎからそれぞれ出力される。
【００７９】
ここで、スイッチＳＷＬが抵抗Ｒ２０側に切り替えられるとともに、スイッチＳＷＨが抵抗Ｒ２Ｎ＋１側に切り替えられた場合、抵抗Ｒ２０側には低電位ＶＲＥＦＬが印加されるとともに、抵抗Ｒ２Ｎ＋１側には高電位ＶＲＥＦＨが印加される。この場合、比較回路Ｈ２１〜Ｈ２Ｎにそれぞれ入力される基準信号Ｖｆ１〜ＶｆＮの電圧値は、比較回路Ｈ２１から比較回路Ｈ２Ｎに向かって順次大きくなる。このため、出力信号Ｄ１〜ＤＮが論理値‘０’になっている時間は、出力信号Ｄ１から出力信号ＤＮに向かって順次長くなり、出力信号Ｄ１〜ＤＮが論理値‘１’になっている時間は、出力信号ＤＮから出力信号Ｄ１に向かって順次長くなる。従って、比較回路Ｈ２１〜Ｈ２Ｎにおいて、クロスカップル接続された１対のＰチャンネル電界効果トランジスタの一方のＮＢＴＩによる劣化量が、比較回路Ｈ２１〜Ｈ２Ｎの順に増大する。
【００８０】
そして、所定期間の経過後、スイッチ切り替え部４３にてスイッチＳＷＬが抵抗Ｒ２Ｎ＋１側に切り替えられるとともに、スイッチＳＷＨが抵抗Ｒ２０側に切り替えられたものとする。そして、アナログ入力信号Ａｉｎが比較回路Ｈ２１〜Ｈ２Ｎに入力されると、抵抗Ｒ２０〜Ｒ２Ｎ＋１にて生成されたＮ個の基準信号Ｖｆ１〜ＶｆＮと並列に比較され、アナログ入力信号ＡｉｎとＮ個の基準信号Ｖｆ１〜ＶｆＮとの大小に応じた出力信号Ｄ１〜ＤＮが比較回路Ｈ２１〜Ｈ２Ｎからそれぞれ出力される。
【００８１】
ここで、スイッチＳＷＬが抵抗Ｒ２Ｎ＋１側に切り替えられるとともに、スイッチＳＷＨが抵抗Ｒ２０側に切り替えられた場合、比較回路Ｈ２１〜Ｈ２Ｎにそれぞれ入力される基準信号Ｖｆ１〜ＶｆＮの電圧値は、比較回路Ｈ２１から比較回路Ｈ２Ｎに向かって順次小さくなる。このため、出力信号Ｄ１〜ＤＮが論理値‘０’になっている時間は、出力信号ＤＮから出力信号Ｄ１に向かって順次長くなり、出力信号Ｄ１〜ＤＮが論理値‘１’になっている時間は、出力信号Ｄ１から出力信号ＤＮに向かって順次長くなる。
【００８２】
従って、比較回路Ｈ２１〜Ｈ２Ｎにおいて、クロスカップル接続された１対のＰチャンネル電界効果トランジスタの他方のＮＢＴＩによる劣化量が、比較回路Ｈ２Ｎ〜Ｈ２１の順で増大する。この結果、クロスカップル接続された１対のＰチャンネル電界効果トランジスタが比較回路Ｈ２１〜Ｈ２Ｎにそれぞれ設けられている場合においても、スイッチＳＷＨ、ＳＷＬの個数の増大を抑制しつつ、これら１対のＰチャンネル電界効果トランジスタのＮＢＴＩによる劣化量を均一化することができ、図８の構成よりも回路面積を低減しつつ、ＡＤ変換器の誤動作を防止することができる。
【符号の説明】
【００８３】
１１、Ｈ１〜ＨＮ、Ｈ２１〜Ｈ２Ｎ  比較回路、１１´  変動量評価用比較回路、１２  論理反転回路、１３、２３、３３、４３  スイッチ切り替え部、ＳＷ１〜ＳＷ４、ＳＷ１´、ＳＷ２´、ＳＷ２１〜ＳＷ２４、Ｓ１〜ＳＮ、ＳＷＨ、ＳＷＬ  スイッチ、ＰＡ１、ＰＡ２  プリアンプ、ＬＨ１、ＬＨ２  ラッチ回路、Ｍ１、Ｍ２、Ｍ１１、Ｍ１２、Ｍ２１、Ｍ２２  Ｐチャンネル電界効果トランジスタ、Ｍ３、Ｍ４、Ｍ１３、Ｍ１４、Ｍ２３、Ｍ２４  Ｎチャンネル電界効果トランジスタ、１４  フリップフロップ、１５  変動量評価用比較器、１６  劣化量検出回路、ＩＶ１、ＩＶ２  インバータ、３２、４２  エンコーダ、Ｒ０〜ＲＮ＋１、Ｒ２０〜Ｒ２Ｎ＋１  抵抗
【図１】
2010220049.tif 000003
【図２】
2010220049.tif 000004
【図３】
2010220049.tif 000005
【図４】
2010220049.tif 000006
【図５】
2010220049.tif 000007
【図６】
2010220049.tif 000008
【図７】
2010220049.tif 000009
【図８】
2010220049.tif 000010
【図９】
2010220049.tif 000011