(57)【要約】【課題】低消費電力化を図ることができ、信頼性に優れたレベルシフト回路を提供する。【解決手段】レベルシフト回路は、第１入力端子ＩＮ及び第２入力端子ＩＮＢに入力される信号ＶＩＮ、ＶＩＮＢの電圧のレベルを高電位電源電圧又は低電位電源電圧にシフトして出力端子ＯＵＴから出力する。レベルシフト回路は、第１乃至第６トランジスタＴｒ１−６と、容量部とを備えている。第１乃至第６トランジスタＴｒ１−６は、全てＮチャネル型又はＰチャネル型である。【選択図】図１
2010258521.tif 000002
【特許請求の範囲】
【請求項１】
第１入力端子及び第２入力端子に入力される信号の電圧のレベルを高電位電源電圧又は低電位電源電圧にシフトして出力端子から出力するレベルシフト回路において、
高電位電源に接続されたソース電極、前記出力端子に接続されたドレイン電極及びゲート電極を含んだ第１トランジスタと、
低電位電源に接続されたソース電極、前記出力端子に接続されたドレイン電極及びゲート電極を含んだ第２トランジスタと、
前記第１入力端子に接続されたソース電極、前記第１トランジスタのゲート電極に接続されたドレイン電極及びゲート電極を含み、前記ソース電極及びゲート電極が接続されダイオード接続された第３トランジスタと、
前記第２入力端子に接続されたソース電極、前記第２トランジスタのゲート電極に接続されたドレイン電極及びゲート電極を含み、前記ソース電極及びゲート電極が接続されダイオード接続された第４トランジスタと、
前記低電位電源に接続されたソース電極、前記第４トランジスタのドレイン電極に接続されたドレイン電極及び前記第３トランジスタのドレイン電極に接続されたゲート電極を含んだ第５トランジスタと、
前記低電位電源に接続されたソース電極、前記第３トランジスタのドレイン電極に接続されたドレイン電極及び前記第４トランジスタのドレイン電極に接続されたゲート電極を含んだ第６トランジスタと、
前記第１トランジスタのドレイン電極及びゲート電極間に接続された容量部と、を備え、
前記第１乃至第６トランジスタは、全てＮチャネル型又はＰチャネル型であるレベルシフト回路。
【請求項２】
前記第１乃至第６トランジスタは、それぞれＮチャネル型であり、
前記第１入力端子にロウレベルの信号を入力し、前記第２入力端子にハイレベルの信号を入力した場合、前記出力端子から前記低電位電源電圧を出力し、
前記第１入力端子にハイレベルの信号を入力し、前記第２入力端子にロウレベルの信号を入力した場合、前記出力端子から前記高電位電源電圧を出力する請求項１に記載のレベルシフト回路。
【請求項３】
前記第１乃至第６トランジスタは、それぞれＰチャネル型であり、
前記第１入力端子にロウレベルの信号を入力し、前記第２入力端子にハイレベルの信号を入力した場合、前記出力端子から前記高電位電源電圧を出力し、
前記第１入力端子にハイレベルの信号を入力し、前記第２入力端子にロウレベルの信号を入力した場合、前記出力端子から前記低電位電源電圧を出力する請求項１に記載のレベルシフト回路。
【請求項４】
前記第１トランジスタのゲート電極に接続されたソース電極、前記第３トランジスタのドレイン電極、前記第５トランジスタのゲート電極及び前記第６トランジスタのドレイン電極に接続されたドレイン電極、並びに前記高電位電源に接続されたゲート電極を含んだＮチャネル型の第７トランジスタをさらに備えている請求項１乃至３の何れか１項に記載のレベルシフト回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、レベルシフト回路に関する。
【背景技術】
【０００２】
一般に、レベルシフト回路を備えた電子機器が知られている。電子機器が液晶表示装置の場合、液晶表示装置は、複数の画素、複数の画素に接続された複数の走査線及び複数の信号線、信号線に接続された信号線駆動回路等を備えている。信号線駆動回路は、ＩＣ（integrated circuit）チップで形成されている。信号線駆動回路を作動させるための制御信号は低電圧である。このため、信号線駆動回路から出力される駆動電圧では、信号線に与える駆動電圧のレベルを得られない恐れがある。
【０００３】
そこで、信号線駆動回路及び信号線間にレベルシフト回路を接続している（例えば、特許文献１参照）。これにより、信号線に印加する駆動電圧を低電圧から高電圧にシフトすることができ、信号線に与える駆動電圧のレベルを得ることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１１２７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、上記レベルシフト回路を動作させる場合、１つのレベルシフト回路につき、２つの入力信号と、ブートストラップ用の制御信号とを用いる必要があり、消費電力が高い問題がある。  
また、１つのレベルシフト回路は、７個のトランジスタと、４個のコンデンサとで構成されている。素子数が多いため、特にコンデンサが多数必要であるため、絶縁膜破壊に起因したショートが生じる恐れがあり、製品歩留まりが低下する恐れがある。これにより、信頼性に優れたレベルシフト回路を安定して得られない問題がある。  
この発明は以上の点に鑑みなされたもので、その目的は、低消費電力化を図ることができ、信頼性に優れたレベルシフト回路を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明の態様に係るレベルシフト回路は、
第１入力端子及び第２入力端子に入力される信号の電圧のレベルを高電位電源電圧又は低電位電源電圧にシフトして出力端子から出力するレベルシフト回路において、
高電位電源に接続されたソース電極、前記出力端子に接続されたドレイン電極及びゲート電極を含んだ第１トランジスタと、
低電位電源に接続されたソース電極、前記出力端子に接続されたドレイン電極及びゲート電極を含んだ第２トランジスタと、
前記第１入力端子に接続されたソース電極、前記第１トランジスタのゲート電極に接続されたドレイン電極及びゲート電極を含み、前記ソース電極及びゲート電極が接続されダイオード接続された第３トランジスタと、
前記第２入力端子に接続されたソース電極、前記第２トランジスタのゲート電極に接続されたドレイン電極及びゲート電極を含み、前記ソース電極及びゲート電極が接続されダイオード接続された第４トランジスタと、
前記低電位電源に接続されたソース電極、前記第４トランジスタのドレイン電極に接続されたドレイン電極及び前記第３トランジスタのドレイン電極に接続されたゲート電極を含んだ第５トランジスタと、
前記低電位電源に接続されたソース電極、前記第３トランジスタのドレイン電極に接続されたドレイン電極及び前記第４トランジスタのドレイン電極に接続されたゲート電極を含んだ第６トランジスタと、
前記第１トランジスタのドレイン電極及びゲート電極間に接続された容量部と、を備え、
前記第１乃至第６トランジスタは、全てＮチャネル型又はＰチャネル型である。
【発明の効果】
【０００７】
この発明によれば、低消費電力化を図ることができ、信頼性に優れたレベルシフト回路を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施の形態に係るレベルシフト回路を示す構成図である。
【図２】上記レベルシフト回路の駆動方法において、信号ＶＩＮの電圧が０Ｖのときに低電位電源電圧（−５Ｖ）にシフトした信号ＶＯＵＴを出力する際の、信号ＶＩＮ、ＶＩＮＢ、ＶＯＵＴのパルス幅及び振幅を示す図である。
【図３】図２と同様、レベルシフト回路の駆動方法において、上記信号ＶＩＮ、ＶＩＮＢを入力している状態を示す図である。
【図４】図３に続き、ノードｎ１が−５Ｖに向かって引き下げられている状態を示す図である。
【図５】図４に続き、出力端子ＶＯＵＴの電圧が−５Ｖに引き下げられ、−５Ｖの信号ＶＯＵＴを出力している状態を示す図である。
【図６】上記レベルシフト回路の駆動方法において、信号ＶＩＮの電圧が＋５Ｖのときに高電位電源電圧（＋１０Ｖ）にシフトした信号ＶＯＵＴを出力する際の、信号ＶＩＮ、ＶＩＮＢ、ＶＯＵＴのパルス幅及び振幅を示す図である。
【図７】図６と同様、レベルシフト回路の駆動方法において、図６に示した信号ＶＩＮ、ＶＩＮＢを入力している状態を示す図である。
【図８】図７に続き、ノードｎ２が−５Ｖに向かって引き下げられている状態を示す図である。
【図９】図８に続き、出力端子ＶＯＵＴの電圧が＋１０Ｖに上昇し、＋１０Ｖの信号ＶＯＵＴを出力している状態を示す図である。
【図１０】上記レベルシフト回路の変形例を示す図であり、特に、第７トランジスタをさらに備えたレベルシフト回路を示す構成図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照しながらこの発明の実施の形態に係るレベルシフト回路及びレベルシフト回路の駆動方法について詳細に説明する。まず、レベルシフト回路の構成について説明する。  
図１に示すように、レベルシフト回路は、第１乃至第６トランジスタＴｒ１−６、容量部としてのコンデンサＣ、第１入力端子ＩＮ、第２入力端子ＩＮＢ、及び出力端子ＯＵＴを備えている。
【００１０】
レベルシフト回路は、第１入力端子ＩＮ及び第２入力端子ＩＮＢに入力される信号ＶＩＮ、ＶＩＮＢの電圧のレベルを高電位電源電圧又は低電位電源電圧にシフトして出力端子ＯＵＴから出力するものである。ここでは、高電位電源電圧が＋１０Ｖ、低電位電源電圧が−５Ｖである。
【００１１】
第１トランジスタＴｒ１は、高電位電源ＶＤＤに接続されたソース電極、出力端子ＯＵＴに接続されたドレイン電極及びゲート電極を含んでいる。  
第２トランジスタＴｒ２は、低電位電源ＶＳＳに接続されたソース電極、出力端子ＯＵＴに接続されたドレイン電極及びゲート電極を含んでいる。
【００１２】
第３トランジスタＴｒ３は、第１入力端子ＩＮに接続されたソース電極、第１トランジスタＴｒ１のゲート電極に接続されたドレイン電極及びゲート電極を含んでいる。第３トランジスタＴｒ３は、ソース電極及びゲート電極が接続されダイオード接続されている。
【００１３】
第４トランジスタＴｒ４は、第２入力端子ＩＮＢに接続されたソース電極、第２トランジスタＴｒ２のゲート電極に接続されたドレイン電極及びゲート電極を含んでいる。第４トランジスタＴｒ４は、ソース電極及びゲート電極が接続されダイオード接続されている。  
なお、第３トランジスタＴｒ３及び第４トランジスタＴｒ４は、負荷抵抗としての役目をしている。
【００１４】
第５トランジスタＴｒ５は、低電位電源ＶＳＳに接続されたソース電極、第４トランジスタＴｒ４のドレイン電極に接続されたドレイン電極及び第３トランジスタＴｒ３のドレイン電極に接続されたゲート電極を含んでいる。
【００１５】
第６トランジスタＴｒ６は、低電位電源ＶＳＳに接続されたソース電極、第３トランジスタＴｒ３のドレイン電極に接続されたドレイン電極及び第４トランジスタＴｒ４のドレイン電極に接続されたゲート電極を含んでいる。  
この実施の形態において、第１乃至第６トランジスタＴｒ１−６は、それぞれＮチャネル型である。また、第１乃至第６トランジスタＴｒ１−６の閾値電圧Ｖｔｈは、１〜３Ｖ程度である。
【００１６】
第３トランジスタＴｒ３及び第４トランジスタＴｒ４は、十分に高抵抗となるように設計されている。このため、第３トランジスタＴｒ３及び第４トランジスタＴｒ４は、少なくとも次の（１）〜（３）の何れか１つを採っている。
【００１７】
（１）ゲート幅を小さくする。
【００１８】
（２）ゲート長を大きくする。
【００１９】
（３）ダブルゲート構成とする。
【００２０】
コンデンサＣは、第１トランジスタＴｒ１のドレイン電極及びゲート電極間に接続されている。コンデンサＣは、第１トランジスタＴｒ１のドレイン電極に接続された第１電極Ｃ１と、第１トランジスタＴｒ１のゲート電極に接続された第２電極Ｃ２とを有している。  
上記のようにレベルシフト回路が構成されている。
【００２１】
ここで、第１トランジスタＴｒ１のゲート電極、第２電極Ｃ２、第３トランジスタＴｒ３のドレイン電極、第５トランジスタＴｒ５のゲート電極及び第６トランジスタＴｒ６のドレイン電極は、同電位であり、以下、これらの電位をノードｎ１の電位として説明する。
【００２２】
また、第２トランジスタＴｒ２のゲート電極、第４トランジスタＴｒ４のドレイン電極、第５トランジスタＴｒ５のドレイン電極及び第６トランジスタＴｒ６のゲート電極は、同電位であり、以下、これらの電位をノードｎ２の電位として説明する。
【００２３】
次に、第１入力端子ＩＮ及び第２入力端子ＩＮＢに入力される信号ＶＩＮ、ＶＩＮＢの電圧（０〜＋５Ｖ振幅）のレベルを高電位電源電圧及び低電位電源電圧（−５〜＋１０Ｖ振幅）にシフトして出力端子ＯＵＴから信号ＶＯＵＴを出力するレベルシフト回路の駆動方法について説明する。
【００２４】
まず、第１入力端子ＩＮに入力される信号ＶＩＮの電圧が０Ｖのときに低電位電源電圧（−５Ｖ）にシフトした信号ＶＯＵＴを出力端子ＯＵＴから出力するレベルシフト回路の動作について説明する。
【００２５】
図２及び図３に示すように、第１入力端子ＩＮに入力される信号ＶＩＮは、パルス信号であり、０Ｖの電圧が第１入力端子ＩＮに入力される。第２入力端子ＩＮＢに入力される信号ＶＩＮＢは、信号ＶＩＮの反転信号（反転パルス）であり、＋５Ｖの電圧が第２入力端子ＩＮＢに入力される。ここでは、信号ＶＩＮは、ロウレベル“Ｌ”であり、信号ＶＩＮＢは、ハイレベル“Ｈ”である。
【００２６】
これにより、第４トランジスタＴｒ４はオン状態となり、第２入力端子ＩＮＢから第４トランジスタＴｒ４を介してノードｎ２に電流が供給される。ノードｎ２の電圧は第４トランジスタＴｒ４の閾値電圧Ｖｔｈの分、低下する。このため、ノードｎ２には５Ｖ−Ｖｔｈの電圧が充電される。
【００２７】
続いて、第２トランジスタＴｒ２及び第６トランジスタＴｒ６に着目すると、それぞれのゲート電極−ソース電極間の電圧Ｖｇｓを次の式で示すことができる。  
Ｖｇｓ＝（５Ｖ−Ｖｔｈ）−（−５Ｖ）＞＞Ｖｔｈ
このため、第２トランジスタＴｒ２及び第６トランジスタＴｒ６は強いオン状態となる。
【００２８】
図４に示すように、次いで、第３トランジスタＴｒ３及び第６トランジスタＴｒ６に着目すると、第３トランジスタＴｒ３及び第６トランジスタＴｒ６は、第３トランジスタＴｒ３を負荷抵抗とするインバータ回路を構成している。このため、ノードｎ１の電位は、低電位電源（−５Ｖ）の電位に向かって引き下げられる。これにより、第１トランジスタＴｒ１及び第５トランジスタＴｒ５はオフ状態となる。
【００２９】
なお、上述したように、第１入力端子ＩＮから低電位電源ＶＳＳに向かって流れる貫通電流を低く抑えるため、第３トランジスタＴｒ３は十分に高抵抗となるように設計されている。
【００３０】
図５に示すように、次に、第２トランジスタＴｒ２に着目すると、第２トランジスタＴｒ２は、出力端子ＯＵＴを低電位電源電圧（−５Ｖ）に引き下げる。また、上記のようにノードｎ１の電圧が低電位電源電圧に向かうため、第１トランジスタＴｒ１及び第５トランジスタＴｒ５はオフ状態となる。図２及び図５に示すように、これにより、出力端子ＯＵＴから低電位電源電圧（−５Ｖ）の信号ＶＯＵＴが出力される。
【００３１】
次に、第１入力端子ＩＮに入力される信号ＶＩＮの電圧が＋５Ｖのときに高電位電源電圧（＋１０Ｖ）にシフトした信号ＶＯＵＴを出力端子ＯＵＴから出力するレベルシフト回路の動作について説明する。
【００３２】
図６及び図７に示すように、第１入力端子ＩＮに入力される信号ＶＩＮは、パルス信号であり、＋５Ｖの電圧が第１入力端子ＩＮに入力される。第２入力端子ＩＮＢに入力される信号ＶＩＮＢは、信号ＶＩＮの反転信号（反転パルス）であり、０Ｖの電圧が第２入力端子ＩＮＢに入力される。ここでは、信号ＶＩＮは、ハイレベル“Ｈ”であり、信号ＶＩＮＢは、ロウレベル“Ｌ”である。
【００３３】
これにより、第３トランジスタＴｒ３はオン状態となり、第１入力端子ＩＮから第３トランジスタＴｒ３を介してノードｎ１に電流が供給される。ノードｎ１の電圧は第３トランジスタＴｒ３の閾値電圧Ｖｔｈの分、低下する。このため、ノードｎ１には５Ｖ−Ｖｔｈの電圧が充電される。
【００３４】
続いて、第５トランジスタＴｒ５に着目すると、ゲート電極−ソース電極間の電圧Ｖｇｓを次の式で示すことができる。  
Ｖｇｓ＝（５Ｖ−Ｖｔｈ）−（−５Ｖ）＞＞Ｖｔｈ
このため、第５トランジスタＴｒ５は強いオン状態となる。
【００３５】
図８に示すように、次いで、第４トランジスタＴｒ４及び第５トランジスタＴｒ５に着目すると、第４トランジスタＴｒ４及び第５トランジスタＴｒ５は、第４トランジスタＴｒ４を負荷抵抗とするインバータ回路を構成している。このため、ノードｎ２の電位は、低電位電源（−５Ｖ）の電位に向かって引き下げられる。これにより、第２トランジスタＴｒ２及び第６トランジスタＴｒ６はオフ状態となる。
【００３６】
なお、上述したように、第２入力端子ＩＮＢから低電位電源ＶＳＳに向かって流れる貫通電流を低く抑えるため、第４トランジスタＴｒ４は十分に高抵抗となるように設計されている。
【００３７】
図９に示すように、次に、第１トランジスタＴｒ１に着目すると、第１トランジスタＴｒ１は、出力端子ＯＵＴを高電位電源電圧（＋１０Ｖ）に向かって上昇させる。出力端子ＯＵＴの電位上昇分（＋１０Ｖ−（−５Ｖ）＝＋１５Ｖ）は、コンデンサＣのカップリングでブートストラップ効果により、ノードｎ１の電位を押し上げる。
【００３８】
すると、第３トランジスタＴｒ３はカットオフするため、ノードｎ１はフローティング状態となり、電位上昇を続けることになる。ノードｎ１の電位は、最終的に（５Ｖ−Ｖｔｈ）＋１５Ｖまで上昇し、第１トランジスタＴｒ１を強いオン状態にする。図６及び図９に示すように、これにより、出力端子ＯＵＴから高電位電源電圧（＋１０Ｖ）の信号ＶＯＵＴが出力される。
【００３９】
以上のように構成されたレベルシフト回路及びレベルシフト回路の駆動方法によれば、レベルシフト回路は、６個のトランジスタと、１個のコンデンサとで形成されている。従来に比べて少ない素子数でレベルシフト回路を形成できるため、特にコンデンサが１個と少ないため、絶縁膜破壊に起因したショートの発生を抑制することができ、製品歩留まりの高いレベルシフト回路を得ることができるこれにより、信頼性に優れたレベルシフト回路を安定して得ることができる。  
また、素子数が少ないため、コンデンサＣのサイズを大きくしなくとも、配線間等に生じる寄生容量を無視できるくらい十分に大きい容量を得ることができる。
【００４０】
レベルシフト回路への入力は、信号ＶＩＮ、ＶＩＮＢの２つのみで良く、ブートストラップ用の制御信号等や、中間電位の電源を用いる必要は無いため、消費電力を低く抑えることができる。
【００４１】
第１乃至第６トランジスタＴｒ１−６は、全てＮチャネル型である。Ｐチャネル型のトランジスタ無しにレベルシフト回路を形成できる。このため、Ｎチャネル型及びＰチャネル型のトランジスタでレベルシフト回路を形成した場合に比べ、レベルシフト回路の製造工程を大幅に簡略化することができ、製造コストを削減することができる。
【００４２】
レベルシフト回路を、基板上に作り込むことができるため、従来外付けであったレベルシフト機能のＩＣチップの分、部品コストを削減することができ、また、従来の実装コストも削減することができる。例えば、液晶表示パネルにレベルシフト回路を作り込む場合、ガラス基板に形成される画素用の薄膜トランジスタ等と同じ製造工程にてレベルシフト回路を作り込むことができる。
【００４３】
さらに、ガラス基板とＰＣＢ間のインターフェース信号振幅を下げることができるので、不要輻射ノイズを低減することができる。
【００４４】
なお、レベルシフト回路の動作マージンは広いため、低温ポリシリコンプロセスのみならず、ＩＧＺＯプロセス、ａ−Ｓｉプロセスについても適用することができる。  
上記のことから、低消費電力化を図ることができ、信頼性に優れたレベルシフト回路及びレベルシフト回路の駆動方法を得ることができる。
【００４５】
なお、この発明は上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化可能である。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。
【００４６】
例えば、図１０に示すように、レベルシフト回路は、第７トランジスタＴｒ７をさらに備えていても良い。第７トランジスタＴｒ７は、第１トランジスタＴｒ１のゲート電極に接続されたソース電極、第３トランジスタＴｒ３のドレイン電極、第５トランジスタＴｒ５のゲート電極及び第６トランジスタＴｒ６のドレイン電極に接続されたドレイン電極、並びに高電位電源ＶＤＤに接続されたゲート電極を含んでいる。第７トランジスタＴｒ７は、Ｎチャネル型である。上記のようにレベルシフト回路が構成されている。
【００４７】
ここで、第１トランジスタＴｒ１のゲート電極、第２電極Ｃ２、第７トランジスタＴｒ７のソース電極は、同電位であり、以下、これらの電位をノードｎ３の電位として説明する。
【００４８】
また、第３トランジスタＴｒ３のドレイン電極、第５トランジスタＴｒ５のゲート電極、第６トランジスタＴｒ６のドレイン電極及び第７トランジスタＴｒ７のドレイン電極は、同電位であり、以下、これらの電位をノードｎ４の電位として説明する。
【００４９】
上述したように、出力端子ＯＵＴから高電位電源電圧（＋１０Ｖ）の信号ＶＯＵＴを出力する場合、ノードｎ３の電位は、最終的に（５Ｖ−Ｖｔｈ）＋１５Ｖまで上昇する。ここで、第７トランジスタＴｒ７を新たに設けたことにより、ノードｎ４の電位を＋１０Ｖ以下に制御することができる。
【００５０】
第５トランジスタＴｒ５のゲート電極及び第６トランジスタＴｒ６のドレイン電極に、最大でも＋１０Ｖを超える電圧は印加されない。このため、電圧耐久性において、第５トランジスタＴｒ５及び第６トランジスタＴｒ６の信頼性を改善することができる。
【００５１】
信号ＶＩＮ、ＶＩＮＢのレベル（振幅）は、種々変形可能であり、例えば、信号の振幅が０〜＋３Ｖ振幅であっても良い。この場合、第１乃至第６トランジスタＴｒ１−６の閾値電圧Ｖｔｈを調整すれば良い。
【００５２】
高電位電源電圧及び低電位電源電圧はそれぞれ＋１０Ｖ、−５Ｖに限らず、出力端子ＯＵＴから出力したい電圧に設定すれば良い。  
第１乃至第６トランジスタＴｒ１−６は、Ｎチャネル型に限らず、全てＰチャネル型であっても良い。この場合、信号ＶＩＮ、ＶＩＮＢの極性を反転させることにより、Ｎチャネル型を採ったレベルシフト回路と同様の信号ＶＯＵＴを得ることができる。
【符号の説明】
【００５３】
Ｔｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４，Ｔｒ５，Ｔｒ６，Ｔｒ７…トランジスタ、Ｃ…コンデンサ、ＩＮ，ＩＮＢ…入力端子、ＯＵＴ…出力端子、ＶＤＤ…高電位電源、ＶＳＳ…低電位電源、ｎ１，ｎ２，ｎ３，ｎ４…ノード、ＶＩＮ，ＶＩＮＢ…信号。
【図１】
2010258521.tif 000003
【図２】
2010258521.tif 000004
【図３】
2010258521.tif 000005
【図４】
2010258521.tif 000006
【図５】
2010258521.tif 000007
【図６】
2010258521.tif 000008
【図７】
2010258521.tif 000009
【図８】
2010258521.tif 000010
【図９】
2010258521.tif 000011
【図１０】
2010258521.tif 000012