(57)【要約】【課題】積層コンデンサユニットなどの回路要素を構成する複数の有効部が１つのセラミック素体内に設けられている積層型セラミック電子部品において、有効部と有効部間のギャップとの間のセラミック素体の段差を軽減することができる、積層型セラミック電子部品を提供する。【解決手段】セラミック素体２内に、第１の回路要素を含む第１の有効部７と、第１の有効部に対してギャップＧを隔てて配置されており、第２の回路要素を含む第２の有効部とが形成されており、第１の主面２ａと第１，第２の有効部７，８との間の第１の外層部２Ａ、第１，第２の有効部７，８と第２の主面２ｂとの間の第２の外層部２Ｂの少なくとも一方において、フロート内部導体１５，１６がギャップＧ内に位置するように設けられている、積層型セラミック電子部品１。【選択図】図１
2010258070.tif 000002
【特許請求の範囲】
【請求項１】
積層された複数のセラミック層を有し、対向し合う第１の主面及び第２の主面と、第１の主面及び第２の主面を結ぶ第１〜第４の側面とを有し、第１の側面と第２の側面とが対向しており、第３の側面と第４の側面とが対向しているセラミック素体と、
前記セラミック素体内部に配置されており、第１の回路要素を含む第１の有効部と、
前記セラミック素体内において、前記第１，第２の主面と平行な方向において前記第１の有効部に対してギャップを隔てて配置されており、かつ第２の回路要素を含む第２の有効部と、
前記セラミック素体の前記第１〜第４の側面の内のいずれかの側面に形成されており、前記第１の回路要素と電気的に接続された第１の外部端子電極及び第２の外部端子電極と、
前記セラミック素体の前記第１〜第４の側面の内のいずれかの側面に形成されており、前記第２の回路要素と電気的に接続された第３の外部端子電極及び第４の外部端子電極と、
前記第１の有効部及び第２の有効部と前記第１の主面との間に位置している第１の外層部、並びに前記第１の有効部及び第２の有効部と前記第２の主面との間に位置する第２の外層部の少なくとも一方の外層部において、前記第１〜第４の外部端子電極に電気的に接続されないように設けられたフロート内部導体とを備え、
前記第１の主面側から前記セラミック素体を見た場合に、前記フロート内部導体が前記ギャップ内に位置するように前記フロート内部導体が設けられている、積層型セラミック電子部品。
【請求項２】
複数の前記フロート内部導体を有し、該複数のフロート内部導体が前記セラミック層を介して重なり合うように配置されている、請求項１に記載の積層型セラミック電子部品。
【請求項３】
前記第１の有効部が、前記第１の外部端子電極に接続される第１の内部導体と、前記第２の外部端子電極に電気的に接続される第２の内部導体とを備え、前記第１，第２の内部導体がセラミック層を介して積層されており、前記第２の有効部が、前記第３の外部端子電極に電気的に接続された第３の内部導体と、前記第４の外部端子電極に電気的に接続された第４の内部導体とを備え、第３，第４の内部導体が前記セラミック層を介して積層されている、請求項１または２に記載の積層型セラミック電子部品。
【請求項４】
前記第１，第３の外部端子電極が前記第１の側面に、前記第２，第４の外部電極が前記第２の側面に形成されており、第１，第２の外部端子電極がセラミック素体を介して対向されており、第３，第４の外部電極がセラミック素体を介して対向されている、請求項３に記載の積層型セラミック電子部品。
【請求項５】
前記第１〜第４の外部端子電極が、前記セラミック素体の第１の主面及び第２の主面上に至っている外部端子電極延長部をそれぞれ有し、前記第１及び第２の主面のそれぞれにおいて、第１〜第４の端子電極の端子電極延長部の中心間の距離がほぼ等しくされている、請求項４に記載の積層型セラミック電子部品。
【請求項６】
前記第１〜第４の内部導体が、内部導体本体と、内部導体本体に連ねられており、かつ前記第１〜第４の外部端子電極に電気的に接続されるように前記セラミック焼結体の第１〜第４の側面の内のいずれかの側面に引き出されている引き出し部を有しており、第１，第２の内部導体の引き出し部が、第１，第２の内部導体本体同士が重なり合っている部分の中心よりも第３の側面側にずらされており、第３，第４の内部導体の引き出し部が、第３，第４の内部導体本体同士が重なり合っている部分の中心よりも第４の側面側にずらされている、請求項３〜５のいずれか１項に記載の積層型セラミック電子部品。
【請求項７】
前記第１及び第２の外層部の内の少なくとも一方の外層部において前記第１〜第４の外部端子電極の内のいずれかの外部端子電極と電気的に接続されたダミー内部導体をさらに備える、請求項１〜６のいずれか１項に記載の積層型セラミック電子部品。
【請求項８】
前記ダミー内部導体が前記フロート内部導体と同一平面上に設けられている、請求項７に記載の積層型セラミック電子部品。
【請求項９】
第１〜第４の外部端子電極にそれぞれ電気的に接続されている第１〜第４のダミー内部導体を有し、第１，第２のダミー内部導体の長さ寸法の合計及び第３及び第４のダミー内部導体の長さ寸法の合計が、前記フロート内部導体の長さ寸法と等しくされている、請求項７または８に記載の積層型セラミック電子部品。
【請求項１０】
前記第１，第２の内部導体が前記セラミック素体の同じ側面に引き出されており、該同じ側面に設けられた第１，第２の外部端子電極にそれぞれ電気的に接続されており、前記第３，第４の内部導体が、前記セラミック素体の同じ側面に引き出されており、該同じ側面上に設けられた前記第３，第４の外部端子電極に電気的に接続されている、請求項３に記載の積層型セラミック電子部品。
【請求項１１】
前記フロート内部導体が、セラミック素体内のある高さ位置の１つの平面上に複数配置されている、請求項１〜１０のいずれか１項に記載の積層型セラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックコンデンサ、積層セラミック多層基板、積層型セラミックサーミスタなどの積層型セラミック電子部品に関し、より詳細には、コンデンサユニットなどの回路要素として機能する複数の有効部がセラミック素体内に設けられている積層型セラミック電子部品に関する。
【背景技術】
【０００２】
近年、電子機器の小型化に伴って、電子機器内の基板に実装されるセラミック電子部品においても小型化が進んでいる。そのため、複数の電子部品の機能を１つのチップ型部品に内蔵させたアレイタイプのセラミック電子部品が種々提案されている。
【０００３】
例えば、下記の特許文献１には、図９に示す積層コンデンサアレイ１０１が示されている。積層コンデンサアレイ１０１では、セラミック焼結体１０２内に第１，第２の積層コンデンサユニット１０３，１０４が形成されている。第１の積層コンデンサユニット１０３は、図１０（ａ），（ｂ）に示す第１の内部電極１０５と第２の内部電極１０６とを交互にセラミック層を介して積層した構造を有する。第２の積層コンデンサユニット１０４は、第３の内部電極１０７と第４の内部電極１０８とをセラミック層を介して交互に積層した構造を有する。
【０００４】
積層コンデンサアレイ１０１では、１つのセラミック焼結体１０２内に、それぞれ第１，第２の積層コンデンサユニット１０３，１０４からなる第１，第２の有効部が構成されている。従って、小型化を図ることができる。
【０００５】
なお、第１の積層コンデンサユニット１０３と、第２の積層コンデンサユニット１０４とは、ギャップＧを隔てて配置されている。これは、２つのコンデンサユニット１０３，１０４間のクロストークを抑制するためである。
【０００６】
しかしながら、上記ギャップＧでは、内部電極が存在しないのに対し、積層コンデンサユニット１０３では複数の内部電極１０５，１０６が、積層コンデンサユニット１０４では複数の内部電極１０７，１０８が存在する。従って、第１，第２の積層コンデンサユニット１０３，１０４が設けられている部分と、ギャップＧが設けられている部分との間で、内部電極の厚みの差に基づく段差がセラミック焼結体１０２の上面や下面において生じがちであった。
【０００７】
上記段差が生じると、セラミック焼結体１０２の上面及び下面の平滑性が損なわれる。そのため、積層コンデンサアレイ１０１を実装する際に、積層コンデンサアレイ１０１をマウンターによって確実に吸着することができないことがあった。
【０００８】
このような問題を解決するものとして、下記の特許文献２には、セラミックグリーンシート上に導電ペーストを印刷して内部電極を形成した後に、該内部電極の周囲に内部電極の厚みと同等の厚みとなるようにセラミックペーストを印刷する方法が開示されている。それによって、内部電極が設けられている部分とその周囲の部分との間の段差が解消されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０００−３３１８７９号公報
【特許文献２】特開２００４−１５３０２７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、導電ペーストからなる内部電極の周囲にセラミックペーストを印刷する場合、内部電極に確実に接するようにセラミックペーストを印刷しなければならない。さもなければ、内部電極とセラミックペーストの間に隙間が生じることとなる。従って、セラミックペーストの印刷に、非常に高い精度が要求される。その結果、製造工程が煩雑になり、製造コストが高くついていた。
【００１１】
また、内部電極形成用導電ペースト中の有機バインダーが、セラミックペースト中の溶剤により溶解し、内部電極の印刷図形が崩れるおそれがあった。内部電極の印刷図形が崩れると、所望とする電気的特性が得られなかったり、構造欠陥を生じたりするおそれがある。
【００１２】
本発明の目的は、コンデンサユニットのような回路要素を構成する複数の有効部が１つのセラミック素体内に設けられている積層型セラミック電子部品であって、セラミック素体における上記段差を軽減することができ、しかも高精度な印刷技術を必要とすることなく比較的簡単な工程で安価に提供することが可能である、積層型セラミック電子部品を提供することにある。
【課題を解決するための手段】
【００１３】
本発明によれば、積層された複数のセラミック層を有し、対向し合う第１の主面及び第２の主面と、第１の主面及び第２の主面を結ぶ第１〜第４の側面とを有し、第１の側面と第２の側面とが対向しており、第３の側面と第４の側面とが対向しているセラミック素体と、前記セラミック素体内部に配置されており、第１の回路要素を含む第１の有効部と、前記セラミック素体内において、前記第１，第２の主面と平行な方向において前記第１の有効部に対してギャップを隔てて配置されており、かつ第２の回路要素を含む第２の有効部と、前記セラミック素体の前記第１〜第４の側面の内のいずれかの側面に形成されており、前記第１の回路要素と電気的に接続された第１の外部端子電極及び第２の外部端子電極と、前記セラミック素体の前記第１〜第４の側面の内のいずれかの側面に形成されており、前記第２の回路要素と電気的に接続された第３の外部端子電極及び第４の外部端子電極と、前記第１の有効部及び第２の有効部と前記第１の主面との間に位置している第１の外層部、並びに前記第１の有効部及び第２の有効部と前記第２の主面との間に位置する第２の外層部の少なくとも一方の外層部において、前記第１〜第４の外部端子電極に電気的に接続されないように設けられたフロート内部導体とを備え、前記第１の主面側から前記セラミック素体を見た場合に、前記フロート内部導体が前記ギャップ内に位置するように前記フロート内部導体が設けられている、積層型セラミック電子部品が提供される。
【００１４】
本発明に係る積層型セラミック電子部品のある特定の局面では、複数のフロート内部導体が設けられており、該複数のフロート内部導体が前記セラミック層を介して重なり合うように配置されている。この場合には、複数のフロート内部導体の厚みにより、上記段差をより効果的に軽減することができる。
【００１５】
本発明に係る積層型セラミック電子部品の他の特定の局面では、前記第１の有効部が、前記第１の外部端子電極に接続される第１の内部導体と、前記第２の外部端子電極に電気的に接続される第２の内部導体とを備え、前記第１，第２の内部導体がセラミック層を介して積層されており、前記第２の有効部が、前記第３の外部端子電極に電気的に接続された第３の内部導体と、前記第４の外部端子電極に電気的に接続された第４の内部導体とを備え、第３，第４の内部導体が前記セラミック層を介して積層されている。この場合には、各有効部において、積層型コンデンサユニット、積層型サーミスタユニット、積層型インダクタユニットまたは積層型圧電共振ユニットなどの様々な積層型の回路要素を構成することができ、電子部品の小型化を進めることができる。
【００１６】
本発明に係る積層型セラミック電子部品の他の特定の局面では、前記第１，第３の外部端子電極が前記第１の側面に、前記第２，第４の外部電極が前記第２の側面に形成されており、第１，第２の外部端子電極がセラミック素体を介して対向されており、第３，第４の外部電極がセラミック素体を介して対向されている。この場合には、第１，第３の外部端子電極と、第１，第３の外部端子電極とは異なる電位に接続される第２，第４の外部端子電極とが対向し合う第１，第２の側面に分けて形成されているため、積層型セラミック電子部品の外部との電気的接続作業を容易に行うことができる。
【００１７】
本発明の積層型セラミック電子部品のさらに別の特定の局面では、前記第１〜第４の外部端子電極が、前記セラミック素体の第１の主面及び第２の主面上に至っている端子電極延長部をそれぞれ有し、前記第１及び第２の主面のそれぞれにおいて、第１〜第４の端子電極の外部端子電極延長部の中心間の距離がほぼ等しくされている。この場合には、フロート内部導体を積層型セラミック電子部品の方向選別を行うためのマーカーとして用いることにより積層型セラミック電子部品の方向選別を容易に行うことができる。
【００１８】
本発明に係る積層型セラミック電子部品のさらに他の特定の局面では、前記第１〜第４の内部導体が、内部導体本体と、内部導体本体に連ねられており、かつ前記第１〜第４の外部端子電極に電気的に接続されるように前記セラミック焼結体の第１〜第４の側面の内のいずれかの側面に引き出されている引き出し部を有しており、第１，第２の内部導体の引き出し部が、第１，第２の内部導体本体同士が重なり合っている部分の中心よりも第３の側面側にずらされており、第３，第４の内部導体の引き出し部が、第３，第４の内部導体本体同士が重なり合っている部分の中心よりも第４の側面側にずらされている。この場合には、第１，第２の有効部が設けられている部分と、各有効部の相手方有効部とは反対側に位置する外側部分との間の段差を軽減することができる。
【００１９】
本発明に係る積層型セラミック電子部品のさらに他の特定の局面では、前記第１及び第２の外層部の内の少なくとも一方の外層部において前記第１〜第４の外部端子電極の内のいずれかの外部端子電極と電気的に接続されたダミー内部導体がさらに備えられている。この場合には、第１，第２の内部導体がセラミック素体表面に露出して外部端子電極と電気的に接続されることになるため、外部端子電極の接合強度を高めることができる。また、外部端子電極をメッキ法で形成する場合には、メッキに際しての起点を増やすことができるので、外部端子電極をメッキ法により確実にかつ容易に形成することができる。
【００２０】
本発明に係る積層型セラミック電子部品のさらに他の特定の局面では、前記ダミー内部導体が前記フロート内部導体と同一平面上に設けられている。この場合には、ダミー内部導体とフロート内部導体とをセラミックグリーンシート上に１回の印刷工程で同時に形成することができる。
【００２１】
本発明に係る積層型セラミック電子部品のさらに他の特定の局面では、ダミー内部導体が第１〜第４の外部端子電極にそれぞれ電気的に接続されている第１〜第４のダミー内部導体を有し、第１，第２のダミー内部導体の長さ寸法の合計及び第３及び第４のダミー内部導体の長さ寸法の合計が、前記フロート内部導体の長さ寸法と等しくされている。この場合には、フロート内部導体の幅と第１〜第４の内部導体の幅を等しくしておけば、マザーのセラミックグリーンシート上にフロート内部導体と同じ大きさの内部導体を千鳥状に印刷するだけで、ダミー内部導体及びフロート内部導体を形成することができる。
【００２２】
本発明に係る積層型セラミック電子部品のさらに別の特定の局面では、前記第１，第２の内部導体が前記セラミック素体の同じ側面に引き出されており、該同じ側面に設けられた第１，第２の外部端子電極にそれぞれ電気的に接続されており、前記第３，第４の内部導体が、前記セラミック素体の同じ側面に引き出されており、該同じ側面上に設けられた前記第３，第４の外部端子電極に電気的に接続されている。この場合には、第１の有効部及び第２の有効部のそれぞれにおいて、外部との電気的接続をセラミック素体の１つの側面において行うことができる。
【００２３】
本発明に係る積層型セラミック電子部品のさらに他の特定の局面では、前記フロート内部導体が、セラミック素体内のある高さ位置の１つの平面上に複数配置されている。この場合には、複数のフロート内部導体を１度の印刷工程で形成することができるとともに、複数のフロート内部導体により、上記段差をより一層軽減することができる。
【発明の効果】
【００２４】
本発明に係る積層型セラミック電子部品では、フロート内部導体が第１及び第２の外層部の少なくとも一方の外層部において、前記ギャップ内に位置するように設けられているため、ギャップが形成されている部分と第１，第２の有効部が形成されている部分との間のセラミック素体表面上の上記段差を軽減することができる。従って、セラミック素体の第１及び／または第２の主面を平坦化することができ、例えばマウンターによる実装に際しての吸着不良等が生じ難い。
【００２５】
また、上記フロート内部導体は、積層型セラミック電子部品の製造に際し、外層部を構成するセラミックグリーンシート上に導電ペーストを印刷したり、メッキまたは蒸着等の薄膜形成法により導電膜を形成することにより、容易に形成することができる。しかも、高精度な印刷方法を用いる必要がない。従って、積層型セラミック電子部品の製造工程が煩雑になることもなく、また積層型セラミック電子部品のコストがさほど高くなることもない。
【図面の簡単な説明】
【００２６】
【図１】本発明の第１の実施形態に係る積層型セラミック電子部品の斜視図である。
【図２】図１のＡ−Ａ線に沿う部分を示す断面図である。
【図３】第１の実施形態に係る積層型セラミック電子部品の各高さ位置における電極構造を説明するための模式的平面断面図である。
【図４】本発明の第２の実施形態に係る積層型セラミック電子部品の各高さ位置における電極構造を説明するための模式的平面断面図である。
【図５】第２の実施形態に係る積層型セラミック電子部品における第１の有効部の電極構造を説明するための模式的側面断面図である。
【図６】（ａ），（ｂ）は、本発明の第３の実施形態に係る積層型セラミック電子部品の内部導体の形状を説明するための各模式的平面断面図である。
【図７】本発明の第４の実施形態に係る積層型セラミック電子部品の複数の高さ位置における電極構造を説明するための模式的平面断面図である。
【図８】本発明の実施形態の積層コンデンサ例において、第１〜第４の外部端子電極の端子電極延長部の中心Ｃ１〜Ｃ４間の関係を説明するための模式的拡大平面図である。
【図９】従来の積層コンデンサアレイを示す模式的斜視図である。
【図１０】（ａ），（ｂ）は、従来の積層コンデンサアレイの内部電極の形状を説明するための各模式的平面断面図である。
【発明を実施するための形態】
【００２７】
以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。
【００２８】
図１は、本発明の一実施形態に係る積層型セラミック電子部品を示す斜視図である。本実施形態の積層型セラミック電子部品１は、コンデンサアレイである。
【００２９】
積層型セラミック電子部品１は、複数のセラミック層が積層され、一体焼成されている、セラミック素体２を有する。セラミック素体２は、直方体状であり、かつ第１の主面２ａ、第１の主面２ａと対向している第２の主面２ｂ及び第１，第２の主面２ａ，２ｂを接続している第１〜第４の側面２ｃ〜２ｆを有する。第１の側面２ｃと第２の側面２ｄとが互いに対向しており、第３の側面２ｅと第４の側面２ｆとが対向し合っている。
【００３０】
以下、第１，第２の側面２ｃ，２ｄを結ぶ方向をＹ方向、第３，第４の側面２ｅ，２ｆを結ぶ方向をＸ方向とする。
【００３１】
図２は、上記積層型セラミック電子部品１の図１中のＡ−Ａ線に沿う部分の断面図であり、図３は該積層型セラミック電子部品１の内部に形成されている各高さ位置における電極構造を説明するための模式的平面断面図である。
【００３２】
図２に示すように、セラミック素体２内においては、複数の第１の内部導体３と、複数の第２の内部導体４とがセラミック層を介して重なり合うように交互に積層されている。複数の第１の内部導体３は、第１の側面２ｃに引き出されており、複数の第２の内部導体４は第２の側面２ｄに引き出されている。図３に示すように、第１，第２の内部導体３，４は、セラミック層を介して重なり合っている、矩形の内部導体本体３ａ，４ａを有する。内部導体本体３ａと内部導体本体４ａとがセラミック層を介して重なり合っている部分により静電容量が取り出される。
【００３３】
第１，第２の内部導体本体３ａ，４ａに連なるように、それぞれ、引き出し部３ｂ，４ｂが形成されている。引き出し部３ｂは、一端が内部導体本体３ａに連なっており、他端がセラミック素体２の第１の側面２ｃに露出している。ここで、内部導体３の内部導体本体３ａから第１の側面２ｃに向かう方向の寸法を引き出し部３ｂの長さとし、該長さと直交する方向を引き出し部３ｂの幅方向とする。以下の引き出し部においても、同様に、引き出し方向寸法を長さ、長さと直交する方向を幅方向の寸法を幅とする。
【００３４】
第２の内部導体本体４ａに引き出し部４ｂの一端が連ねられており、引き出し部４ｂの他端は第２の側面２ｄに引き出されている。
【００３５】
第１，第２の側面２ｃ，２ｄに、引き出し部３ｂ，４ｂに接続されるように、第１，第２の外部端子電極１１，１２がそれぞれ形成されている。
【００３６】
従って、セラミック素体２内において、複数の第１の内部導体３と、複数の第２の内部導体４と、第１，第２の外部端子電極１１，１２とを有する１つの積層コンデンサユニットが第１の回路要素として構成されている。この第１の回路要素が設けられている部分を第１の有効部７とする。
【００３７】
なお、本実施形態では、上記引き出し部３ｂ，４ｂの幅は、上記幅方向に沿う内部導体本体３ａ，４ａの寸法よりも小さくされている。それによって、静電容量を取り出す部分ではない引き出し部３ｂ，４ｂの幅が狭くされているため、導電材料を節約することができる。
【００３８】
また、上記引き出し部３ｂ，４ｂの幅方向中心は、内部導体本体３ａ，４ａが重なり合っている部分の中心よりも第３の側面２ｅ側にずらされている。すなわち、図３のＢで示す距離だけ、引き出し部３ｂ，４ｂが第３の側面２ｅ側に寄せられている。それによって、有効部７におけるセラミック素体２の厚みと、セラミック素体２の第３の側面２ｅ近傍におけるセラミック素体２の厚みとの差に基づく段差が軽減される。
【００３９】
もっとも、上記引き出し部３ｂ，４ｂの幅方向中心は、内部導体本体３ａ，４ａの中心と上記幅方向において一致されていてもよい。
【００４０】
本実施形態では、セラミック素体２内において、上記第１の有効部７の側方に第２の有効部８が設けられている。第２の有効部８は、複数の第３の内部導体５と、複数の第４の内部導体６とをセラミック層を介して重なり合うように交互に積層することにより形成されている。第２の有効部８は、第１の有効部７とほぼ同様に形成されている。
【００４１】
すなわち、第３の内部導体５は、内部導体本体５ａ及び引き出し部５ｂを有し、第４の内部導体６は、内部導体本体６ａ及び引き出し部６ｂを有する。この引き出し部５ｂ，６ｂは、それぞれ、第１の側面２ｃ及び第２の側面２ｄに引き出されている。また、内部導体本体５ａ，６ａは矩形の形状有し、セラミック層を介して重なり合っている。
【００４２】
第２の有効部８においても、引き出し部５ｂ，６ｂの上記幅方向中心は、内部導体本体５ａ，６ａの中心に対し、上記幅方向において外側にずらされている。すなわち、引き出し部５ｂ，６ｂは第４の側面２ｆ側にずらされている。従って、第２の有効部におけるセラミック素体２の厚みと、第２の有効部よりも第４の側面２ｆ側におけるセラミック素体２の厚みとの段差を小さくすることが可能とされている。
【００４３】
引き出し部５ｂ，６ｂの幅方向中心は、必ずしも外側にずらされている必要はない。該幅方向中心は、内部導体本体５ａ，６ａの中心と上記幅方向において一致されていてもよい。
【００４４】
第３の内部導体５の引き出し部５ｂは第１の側面２ｃに引き出されており、第４の内部導体６の引き出し部６ｂは第２の側面２ｄに引き出されている。そして、第１の側面２ｃに第３の外部端子電極１３が形成されており、上記引き出し部５ｂに電気的に接続されている。また、第２の側面２ｄには第４の外部端子電極１４が形成されており、第４の外部端子電極１４は、上記引き出し部６ｂに電気的に接続されている。
【００４５】
なお、図３に示すように、必ずしも限定されないが、第４の内部導体６は、第１の内部導体３と同じ高さ位置に形成されており、第３の内部導体５は、第２の内部導体４と同じ高さ位置に形成されている。
【００４６】
セラミック素体２においては、図２に示すように、第１の有効部７が設けられている部分の上方及び下方のセラミック素体部分を第１の外層部２Ａ及び第２の外層部２Ｂとする。第１，第２の外層部２Ａ及び２Ｂは、第２の有効部８が設けられている側にも至っている。
【００４７】
そして、セラミック素体２内においては、上記第１，第２の有効部７，８が設けられている部分よりも上方の第１の外層部２Ａ内において、図３に示すフロート内部導体１５が複数設けられている。また、第２の外層部２Ｂにおいても、複数のフロート内部導体１６が設けられている。フロート内部導体１５，１６は、第１〜第４の外部端子電極１１〜１４に電気的に接続されておらず、浮き導体としてセラミック素体２内に形成されている。
【００４８】
本実施形態では、フロート内部導体１５，１６は、細長いストリップ状の形状を有するが、その平面形状は特に限定されるものではない。
【００４９】
上記フロート内部導体１５，１６は、セラミック素体２を第１の主面２ａ側から見た場合、第１の有効部７と第２の有効部８との間のギャップＧに設けられている。図３では、第１，第２の内部導体３，４が設けられている高さ位置では、下方のフロート内部導体１６が設けられている部分を破線で示すこととする。この破線で示すフロート内部導体１６から明らかなように、フロート内部導体１６は、第１，第２の内部導体３，４と、第３，第４の内部導体５，６との間のギャップＧに位置していることがわかる。
【００５０】
上記積層型セラミック電子部品１では、第１，第２の有効部７，８間のクロストークを軽減するために、ギャップＧが設けられている。すなわち、第１の有効部７は、第２の有効部８に対して第３，第４の側面２ｅ，２ｆを結ぶ方向において上記ギャップＧを隔てて配置されている。
【００５１】
ギャップＧの存在により、前述したように、従来の積層型セラミック電子部品では、セラミック素体の上面及び下面に段差が生じがちであった。
【００５２】
これに対して、本実施形態では、上記ギャップＧにおいては、単に複数のセラミック層が積層されているだけでなく、上記フロート内部導体１５，１６の存在によりセラミック素体２の厚みが大きくなっているため、ギャップＧと第１，第２の有効部７，８が設けられている部分との間のセラミック素体２の第１及び第２の主面２ａ，２ｂにおける段差を軽減することができる。
【００５３】
加えて、本実施形態では、上記のように、引き出し部３ｂ，４ｂ，５ｂ，６ｂが、第３，第４の側面２ｅ，２ｆを結ぶ方向において外側にずらされているため、第１，第２の有効部７，８が設けられている領域と上記外側の領域との間の段差も軽減される。
【００５４】
よって、例えばマウンターによりセラミック素体２を吸着して実装する場合、吸着不良が生じ難い。
【００５５】
積層型セラミック電子部品１の製造は、周知の積層セラミックス一体焼成技術を用いて行われ得る。例えば、まず、チタン酸バリウム系セラミックスなどの誘電体セラミック粉末を主体とする複数枚のマザーのセラミックグリーンシートを用意する。第１のマザーのセラミックグリーンシート上に、第１の内部導体３及び第４の内部導体６を例えば導電ペーストのスクリーン印刷により形成する。同様にして、第２のマザーのセラミックグリーンシート上に、第２の内部導体４及び第３の内部導体５を導電ペーストのスクリーン印刷により形成する。他方、第３のマザーのセラミックグリーンシート上に、フロート内部導体１５またはフロート内部導体１６を形成するために、導電ペーストをスクリーン印刷する。
【００５６】
第４のマザーのグリーンシートとして無地のマザーのグリーンシートを用意する。
【００５７】
上記第１〜第４のマザーのセラミックグリーンシートを、上記セラミック素体２を得るように適宜の枚数積層し、マザーの積層体を得る。このマザーの積層体を厚み方向に圧着する。しかる後、個々の積層型セラミック電子部品１単位に厚み方向に切断し、積層体生チップを得る。この積層体生チップを焼成し、セラミック素体２を得る。
【００５８】
セラミック素体２の第１，第２の側面２ｃ，２ｄに、それぞれ、第１，第３の外部端子電極１１，１３及び第２，第４の外部端子電極１２，１４を形成する。
【００５９】
上記第１〜第４の内部導体３〜６及びフロート内部導体１５，１６を形成するための導電ペーストとしては、Ａｇ、Ａｕ、Ｐｄ、Ｎｉ、ＣｕまたはＡｇ−Ｐｄ合金などの適宜の金属粉末を主体とする導電ペーストを用いることができる。なお、これらの内部導体３〜６等の形成は、導電ペーストのスクリーン印刷以外の方法で行われてもよい。すなわち、例えば蒸着やスパッタリング等の薄膜形成法によりセラミックグリーンシート上に内部導体３〜６やフロート内部導体１５，１６を形成してもよい。
【００６０】
他方、上記第１〜第４の外部端子電極１１〜１４は、上記焼結後のセラミック素体２に導電ペーストを塗布し、焼付けることにより形成することができる。この場合、外部端子電極１１〜１６は、下地電極層と、下地電極層上に形成されたメッキ層とを積層した構造を有することが好ましい。上記下地電極層は、焼成後のセラミック素体２に導電ペーストを塗布し、焼付けることにより形成してもよく、あるいは焼成前に導電ペーストを塗布し、焼成時に同時に導電ペーストを焼付けることにより形成してもよい。
【００６１】
また、上記下地電極層は、焼結金属層に限らず、メッキ法により直接形成されてもよく、あるいは熱硬化性樹脂を含む導電性樹脂を塗布し、硬化させることにより形成されていてもよい。
【００６２】
また、上記メッキ層としては、適宜の金属からなるメッキ膜を挙げることができる。これらの金属としては、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金またはＡｕなどを挙げることができる。
【００６３】
上記メッキ層が複数層形成されていてもよい。好ましくは、外表面に半田付性に優れたＳｎメッキ層を設けることが望ましい。
【００６４】
また、下地電極層が半田喰われを生じやすいＡｇなどからなる場合、下地電極層と最外層のＳｎメッキ層との間にＮｉメッキ層を設けることが望ましい。
【００６５】
また、上記下地電極層とメッキ層との間に、応力を緩和するための導電性樹脂層を積層してもよい。
【００６６】
なお、本実施形態の積層型セラミック電子部品１では、好ましくは、上記外層部２Ａ，２Ｂに設けられたフロート内部導体１５，１６は、第１の主面２ａまたは第２の主面２ｂから観察した場合、その位置が見えるように外層部２Ａ，２Ｂが形成されていることが望ましい。従って、外層部２Ａ，２Ｂは透光性を有することが望ましく、その場合には、フロート内部導体１５，１６を積層型セラミック電子部品１の方向選別に対しての方向認識マークとして用いることができる。
【００６７】
ところで、図１及び図２に示すように、第１，第２の外部端子電極１１，１２は、セラミック素体２の第１，第２の側面２ｃ，２ｄ上に位置しているだけでなく、第１の主面２ａ及び第２の主面２ｂ上に至っている端子電極延長部１１ａ，１１ｂ，１２ａ，１２ｂを有する。同様に、第３，第４の外部電極１３，１４も第１，第２の主面２ａ，２ｂに至っている端子電極延長部１３ａ，１４ａを有する。なお、第２の主面２ｂ上に至っている端子電極延長部は図示されず。
【００６８】
上記のように、フロート内部導体１５，１６を方向認識マークとして用いる場合、好ましくは、図８に拡大平面図で示すように、第１の主面２ａ上に位置している端子電極延長部１１ａ，１２ａ，１３ａ，１４ａの中心Ｃ１〜Ｃ４の内、Ｘ方向及びＹ方向に隣り合う端子電極延長部の中心同士を結ぶ各距離がほぼ同一となるように端子電極延長部１１ａ〜１４ａが設けられていることが望ましい。同様に、第２の主面２ｂ側においても、第１〜第４の外部端子電極１１〜１４の上記のように隣り合う端子電極延長部の中心同士を結ぶ各距離がほぼ等しくなることが好ましい。ここで、中心とは、各端子電極延長部を平面視、すなわち、第１の主面２ａ側から見た場合に、Ｘを結ぶ方向及びＹ方向の各中心に位置する点をいうものとする。
【００６９】
上記のように、方向認識マークとしてフロート内部導体１５，１６を用いた場合、カメラなどの撮像手段により方向性を判別する。この場合、第１〜第４の外部端子電極１１〜１４が図１に示すように配置されている場合、第１の主面２ａ側から見た場合に正常な向きと、正常な向きに対して９０°回転した場合との、どちらの位置にあるかが判別困難となる。これは、画像処理では、撮像手段により撮影された図形を近似して得られた図形に基づいて二値化信号を得ているためである。
【００７０】
従って、端子電極延長部１１ａ〜１４ａの向きが正常な向きと、正常な向きに対して９０°回転した向きとを判別できないことがある。
【００７１】
フロート内部導体１５はストリップ状の形状を有するため、例えば図３に示す位置と、図３から９０°回転した位置とで明らかに異なる図形として容易に認識され得る。従って、外部端子電極１１〜１４の端子電極延長部１１ａ〜１４ａの中心Ｃ１〜Ｃ４がほぼ同じである場合、上記のような誤った選別が行われる可能性があるのに対し、上記方向選別にフロート内部導体１５を用いることにより方向選別を確実に行うことができる。
【００７２】
従って、方向選別を効果的に行うには、フロート内部導体１５，１６は、長さ方向と幅方向とが異なるストリップ状の形状等を有することが望ましい。もっとも、ストリップ状の形状に限らず、長楕円形状等であってもよい。すなわち、アスペクト比が２以上、２０以下の平面図形となるように、フロート内部導体１５，１６を形成することが好ましい。
【００７３】
アスペクト比が２未満では、方向選別が困難となることがあり、２０を越えると、長さが長くなりすぎ、限られた領域にフロート内部導体を設けた場合幅が細くなり過ぎ、段差軽減効果が損なわれるおそれがある。
【００７４】
また、上記フロート内部導体の幅は、ギャップＧの幅の５〜１００％の範囲であることが好ましい。５％未満では、段差軽減効果が十分でなく１００％を越えると、ギャップを越えてしまうことになる。
【００７５】
ここで、幅とは、上記第１，第２の有効部７，８を結ぶ方向の寸法をいうものとする。
【００７６】
なお、上記フロート内部導体１５，１６は、第１，第２の外層部２Ａ，２Ｂに設けられていたが、一方の外層部のみに設けられていてもよい。もっとも、段差を軽減する効果を高めるには、上記実施形態のように、第１の外層部２Ａ及び２Ｂの双方にフロート内部導体が設けられていることが望ましい。
【００７７】
また、フロート内部導体は、ギャップＧに設けられていることが必要である。フロート内部導体は有効部に至らないことが望ましい。所望でない浮遊容量が生じるおそれがあることによる。
【００７８】
また、フロート内部導体は、第１，第２の有効部７，８が設けられている高さ位置には設けられない。すなわち、フロート内部導体を内部導体３〜６と同一平面上に配置しないことが必要である。フロート内部導体が例えば第１の内部導体３や第４の内部導体６が形成されている高さ位置に設けられると、ギャップＧにおいて、狭い間隔を隔てて、第１の内部導体３、フロート内部導体及び第４の内部導体６が配置されることになる。そのため、印刷形状が不安定となったり、第１の内部導体３と第４の内部導体６とが導通するおそれがある。
【００７９】
なお、図３では、フロート内部導体１５及びフロート内部導体１６は、それぞれ１枚のみ図示されているが、本実施形態では、前述のように、複数枚のフロート内部導体１５及び複数枚のフロート内部導体１６が積層されている。このように、複数枚のフロート内部導体１５及び複数枚のフロート内部導体１６を積層することにより、上記段差軽減効果を高めることができる。もっとも、一層のフロート内部導体１５及び一層のフロート内部導体１６のみが配置されてもよい。
【００８０】
フロート内部導体１５，１６を方向認識マークとして利用する場合、対角位置にある外部端子電極の中心間を結んだ対角線の交点と重なるようにフロート内部導体１５，１６が設けられることが好ましい。上記対角線の交点にフロート内部導体内に位置させることにより、カメラなどの撮像手段の視野をセラミック素体２の中央に容易に位置させ、Ｘ方向及びＹ方向のいずれかにフロート内部導体が延びているかにより、方向を確認することができる。
【００８１】
図４及び図５は、本発明の第２の実施形態の積層型セラミック電子部品を説明するための模式的平面図及び側面断面図である。図４に示すように、第２の実施形態においても、第１の実施形態と同様に、セラミック素体２内に、第１〜第４の内部導体３〜６が設けられている。また、第１〜第４の外部端子電極１１〜１４が、第１の実施形態の場合と同様に形成されている。第２の実施形態が第１の実施形態と異なるところは、第１に、引き出し部３ｂ，４ｂ，５ｂ，６ｂの幅方向中心が、内部導体本体３ａ〜６ａの中心と一致されていることにある。前述したように、引き出し部３ｂ〜６ｂの幅方向中心は、Ｘ方向において外側にずらされている必要は必ずしもない。
【００８２】
第２に、本実施形態では、フロート内部導体１５及び１６が形成されている各高さ位置において、第１〜第４のダミー内部導体２１〜２４が配置されている。
【００８３】
図５は、第１の有効部７が設けられている部分の側面断面図である。図５から明らかなように、第１の外層部２Ａにおいて、複数の第１のダミー内部導体２１と、複数の第２のダミー内部導体２２とが設けられている。第２の外層部２Ｂにおいても、同様に、複数の第１のダミー内部導体２１及び第２のダミー内部導体２２が配置されている。
【００８４】
第１のダミー内部導体２１は、ストリップ状の形状を有し、Ｙ方向に延ばされている。第１のダミー内部導体２１と第２のダミー内部導体２２とは、Ｙ方向において、ギャップを隔てて各先端が対向している。第１のダミー内部導体２１の他端は第１の側面２ｃに引き出されており、第１の外部端子電極１１に電気的に接続されている。同様に、第２のダミー内部導体２２の多端は第２の側面２ｄに引き出されて、第２の外部端子電極１２に電気的に接続されている。
【００８５】
第３，第４のダミー内部導体２３，２４は、第２の有効部８側において設けられている。第３，第４のダミー内部導体２３，２４は、第１の有効部７において設けられている第１，第２のダミー内部導体２１，２２と同様に形成されている。
【００８６】
本実施形態のように、第１，第２の有効部７，８の外側の第１，第２の外層部２Ａ，２Ｂにおいて、上記第１，第２のダミー内部導体２１，２２や第３，第４のダミー内部導体２３，２４を設けてもよい。このダミー内部導体２１〜２４は、それぞれ、第１〜第４の外部端子電極１１〜１４に電気的に接続されている。従って、第１〜第４の外部端子電極１１〜１４が結合される部分が増加するため、第１〜第４の外部端子電極１１〜１４のセラミック素体２への接合強度を高めることができる。
【００８７】
また、第１〜第４のダミー内部導体２１〜２４が内蔵されること自体によって、セラミック素体２の強度を高めることもできる。
【００８８】
また、前述した外部端子電極１１〜１４の形成方法において、外部端子電極１１〜１４の下地電極層をメッキ法により形成する場合、内部導体３〜６だけでなく、ダミー内部導体２１〜２４が露出している部分もメッキの起点となる。従って、メッキ法により、より確実かつ容易に下地電極層を形成することができる。
【００８９】
なお、メッキの成長は等方性を有するため、引き出し部３ｂ〜６ｂは、本実施形態では、外部端子電極１１〜１４が形成される領域の中央においてセラミック素体２の側面２ｃ，２ｄに引き出されている。従って、引き出し部３ｂ〜６ｂは前述したようにＸ方向において外側にずらされていない。
【００９０】
なお、第１，第２のダミー内部導体２１，２２及び第３，第４のダミー内部導体２３，２４は、第１の外層部２Ａのみに設けられてもよく、第２の外層部２Ｂのみに設けられてもよい。また、好ましくは、本実施形態のように、セラミック層を介して複数枚の第１のダミー内部導体２１が積層されていること及び複数枚の第２のダミー内部導体２２が積層されていることが好ましいが、各ダミー内部導体は、１つの外層部において、１枚のみ形成されていてもよい。
【００９１】
また、好ましくは、第１〜第４のダミー内部導体２１〜２４において、第１，第２のダミー内部導体２１，２２の長さ寸法Ｌ１，Ｌ２の合計または第３及び第４のダミー内部導体２３，２４の長さ寸法Ｌ３，Ｌ４の合計が、それぞれ、フロート内部導体１５，１６の長さ寸法と等しくされる。ここで、上記長さ寸法Ｌ１〜Ｌ４及びフロート内部導体１５，１６の長さ寸法は、いずれも上記Ｙ方向に沿う寸法である。
【００９２】
Ｌ１＋Ｌ２またはＬ３＋Ｌ４がフロート内部導体１５，１６の長さ寸法と等しくされている場合、これらの幅をも等しくしておけば、マザーのセラミックグリーンシート上に千鳥状にフロート内部導体の長さ及び幅を有するストリップ状導体を印刷し、個々の積層型セラミック電子部品単位の積層体チップに切断する際に、切断により第１，第２のダミー内部導体２１，２２及び第３，第４のダミー内部導体とフロート内部導体１５またはフロート内部導体１６とを隣接することができる。従って、製造工程の簡略化を図ることができる。
【００９３】
図６（ａ），（ｂ）は、第１の実施形態の積層型セラミック電子部品１の変形例を説明するための各模式的平面断面図である。第１の実施形態では、Ｘ方向において第１，第２の有効部７，８がギャップＧを介して隔てられていたが、本変形例の積層型セラミック電子部品３０では、Ｙ方向において第１，第２の有効部７Ａ，８ＡがギャップＧを隔てて配置されている。ここでは、第１，第２の内部導体３３，３４が積層されて第１の有効部７Ａが形成されている。内部導体３３，３４の内部導体本体３３ａ，３４ａに連なるように、引き出し部３３ｂ，３４ｂが形成されている。この引き出し部３３ｂ，３４ｂは、第１の側面２ｃに引き出されている。
【００９４】
他方、第３，第４の内部導体３５，３６の内部導体本体３５ａ，３６ａは、矩形の形状を有し、互いのセラミック層を介して重なり合っている。引き出し部３５ｂ，３６ｂは、いずれも第２の側面２ｄに引き出されている。
【００９５】
従って、第１の側面２ｃに、第１，第２の外部端子電極４１，４２が形成されており、第２の側面２ｄに第３，第４の外部端子電極４３，４４が形成されている。よって、側面２ｃに第１，第２の内部導体３３，３４が引き出され、同じ側面２ｃ上に第１，第２の外部端子電極４１，４２が位置している。
【００９６】
また、第３，第４の内部導体３５，３６も同じ側面２ｄに引き出されており、かつ該側面２ｄにおいて、第３，第４の外部端子電極４３，４４に接続されている。
【００９７】
このように、第１，第２の有効部７Ａ，８Ａは、Ｙ方向においてギャップＧを隔てられてもよい。ここでも、ギャップＧにおいて、フロート内部導体１６Ａが設けられている。図６では図示されていないが、ギャップＧにおいて、第１の外層部側にもフロート内部導体が設けられている。
【００９８】
図７は、第１の実施形態の他の変形例の積層型セラミック電子部品を説明するための模式的平面断面図である。第１の実施形態では、Ｘ方向において、第１，第２の有効部７，８が配置されていたが、図７に示す変形例では、第１，第２の有効部のＸ方向外側にさらに第３，第４の有効部５１，５２が設けられていた。第３，第４の有効部５１，５２は、第１，第２の有効部７，８と同様に構成されている。また、第２の有効部８と第３の有効部５１との間のギャップＧに、上記フロート内部導体１５，１６が設けられている。
【００９９】
このように、本発明においては、第１，第２の有効部に加え、さらに１以上の有効部をＸ方向に配置してもよい。
【０１００】
なお、上述してきた第１，第２の実施形態及び各変形例では、第１，第２の有効部７，８，７Ａ，８Ａにおいて、複数の内部導体がセラミック層を介して積層され、積層コンデンサユニットが構成されていた。しかしながら、本発明は、使用するセラミックスを選択することにより、あるいは内部導体の形状を工夫することにより、様々な積層型セラミック電子部品に適用することができる。例えば、内部導体間に挟まれるセラミック層を正または負の抵抗温度特性を有するセラミックスにより構成することにより、回路要素として積層型セラミックサーミスタユニットを構成することができる。また、上記セラミック層として磁性体セラミックスを用いることにより、回路要素として積層型インダクタユニットを形成することができる。あるいは、上記内部導体間のセラミック層を誘電セラミック層とすることにより、共振子やフィルタとして用いられる圧電セラミック部品とすることも可能である。
【０１０１】
さらに、内部導体の平面形状を例えばミアンダ状、渦巻状等の形状とすることにより、積層型インダクタを形成してもよい。
【符号の説明】
【０１０２】
１…積層型セラミック電子部品
２…セラミック素体
２Ａ…第１の外層部
２Ｂ…第２の外層部
２ａ…第１の主面
２ｂ…第２の主面
２ｃ…第１の側面
２ｄ…第２の側面
２ｅ…第３の側面
２ｆ…第４の側面
３…第１の内部導体
３ａ…内部導体本体
３ｂ〜６ｂ…引き出し部
４…第２の内部導体
４ａ…内部導体本体
５…第３の内部導体
５ａ…内部導体本体
６…第４の内部導体
６ａ…内部導体本体
７…第１の有効部
８…第２の有効部
７Ａ…第１の有効部
８Ａ…第２の有効部
１１…第１の外部端子電極
１２…第２の外部端子電極
１１ａ〜１４ａ…端子電極延長部
１１ｂ，１２ｂ…端子電極延長部
１３…第３の外部端子電極
１４…第４の外部端子電極
１５…フロート内部導体
１６…フロート内部導体
１６Ａ…フロート内部導体
２１…第１のダミー内部導体
２２…第２のダミー内部導体
２３…第３のダミー内部導体
２４…第４のダミー内部導体
３０…積層型セラミック電子部品
３３，３４…第１，第２の内部導体
３３ａ，３４ａ…内部導体本体
３３ｂ，３４ｂ…引き出し部
３５，３６…第３，第４の内部導体
３５ａ，３６ａ…内部導体本体
３５ｂ，３６ｂ…引き出し部
４１，４２…第１，第２の外部端子電極
４３，４４…第３，第４の外部端子電極
５１，５２…第３，第４の有効部
Ｃ１〜Ｃ４…中心
【図１】
2010258070.tif 000003
【図２】
2010258070.tif 000004
【図３】
2010258070.tif 000005
【図４】
2010258070.tif 000006
【図５】
2010258070.tif 000007
【図６】
2010258070.tif 000008
【図７】
2010258070.tif 000009
【図８】
2010258070.tif 000010
【図９】
2010258070.tif 000011
【図１０】
2010258070.tif 000012