(57)【要約】【課題】集積回路の設計においてコンピュータによる設計の自動化ツールとともに使用される再使用可能な回路設計図、および、このような回路設計図に基づいて行われるレチクルの検査方法および製造方法を提供する。【解決手段】回路設計図（２５０，３００）は、コンピュータ可読媒体上に格納され、集積回路上の回路設計図のうち少なくとも一層のレイアウトパターン（２６０，２５８，３０２）の電子表象を含む。そのレイアウトパターンは、特殊な検査処理や製造処理を実行すべきレチクル上または集積回路上のクリティカル領域（２５６，３０４）に対応するフラグ付きクリティカル領域を含む。【選択図】図７
2010044414.tif 000002
【特許請求の範囲】
【請求項１】
集積回路の設計においてコンピュータによる設計の自動化（ＥＤＡ）ツールとともに使用される回路設計図であって、
前記回路設計図は、コンピュータ可読媒体上に格納されており、前記回路設計図は、集積回路上の前記回路設計図の少なくとも一層に関するレイアウトパターンの電子表示を含み、前記レイアウトパターンは、関連の特定のフラグを有した第１のレイアウト領域と、関連の特定のフラグを有さない第２のレイアウト領域とを備え、前記第１のレイアウト領域は、レチクルまたは集積回路上の第１の手続き領域に対応し、前記第２のレイアウト領域は、前記レチクルまたは前記集積回路上の第２の手続き領域に対応し、前記第１のレイアウト領域の前記特定のフラグは、前記レチクルまたは前記集積回路における前記対応する第１の手続き領域が、前記レチクルまたは前記集積回路上の前記第２の手続き領域上で実行される第２の検査手続きまたは製造手続きと異なる第１の検査手続きまたは製造手続きを経ることを示し、前記第１のレイアウト領域の前記特定のフラグは、検査システムまたは製造システムによって可読である回路設計図。
【請求項２】
請求項１に記載の回路設計図であって、前記回路設計図は再使用可能である回路設計図。
【請求項３】
請求項１または２に記載の回路設計図であって、
前記第１および第２の検査手続きおよび製造手続きは、レチクルの検査手続きと、レチクルの製造手続きと、集積回路の製造手続きと、製造された集積回路の検査手続きのうちいずれかの工程である回路設計図。
【請求項４】
請求項１ないし３のいずれかに記載の回路設計図であって、
前記回路設計図は、（ｉ）前記レイアウトパターン全体を含み、前記フラグ付き第１のレイアウト領域を表示しないベース表象と、（ii）前記第１のレイアウト領域をフラグ付けし、前記レイアウトパターン全体を表示しないシャドウ表象と、を含む回路設計図。
【請求項５】
請求項４に記載の回路設計図であって、
前記ベース表象および前記シャドウ表象は、合わせて単一のレチクルを製造または検査するための命令を提供するように構成されている回路設計図。
【請求項６】
請求項４または５に記載の回路設計図であって、
前記ベース表象は単一のレチクルに変換されるように構成され、前記シャドウ表象は前記単一のレチクルの検査に使用される検査システムに命令を提供するように構成されている回路設計図。
【請求項７】
請求項１ないし６のいずれかに記載の回路設計図であって、
前記第１の検査手続きは、厳しい基準の閾値を使用して、前記レチクル中または前記集積回路中の前記第１の手続き領域を前記第１のレイアウト領域と比較するとともに、通常の基準の閾値を使用して、前記レチクル中または前記集積回路中における前記第１の手続き領域以外の前記第２の手続き領域を、前記第１のレイアウト領域以外の前記第２のレイアウト領域と比較することを含む回路設計図。
【請求項８】
請求項１ないし６のいずれかに記載の回路設計図であって、
前記第１の検査手続きは、厳しい基準の閾値を使用して、前記レチクル中または前記集積回路中の前記第１の手続き領域を前記第１のレイアウト領域と比較することを含み、前記レチクル中または前記集積回路中における前記第１の手続き領域以外の前記第２の手続き領域は、前記第１のレイアウト以外の前記第２のレイアウト領域と比較されない回路設計図。
【請求項９】
請求項８に記載の回路設計図であって、
前記厳しい基準の閾値は、前記レチクルの第１の手続き領域の線幅を、前記第１のレイアウト領域の線幅と比較するために使用される回路設計図。
【請求項１０】
請求項８に記載の回路設計図であって、
前記厳しい基準の閾値は、前記レチクルの第１の手続き領域の面積を、前記第１のレイアウト領域の面積と比較するために使用される回路設計図。
【請求項１１】
請求項１ないし１０のいずれかに記載の回路設計図であって、
前記第１の検査は、前記第１の手続き領域中に欠陥があるか否かを決定するために実行される回路設計図。
【請求項１２】
請求項１ないし１１のいずれかに記載の回路設計図であって、
前記第１の検査手続きまたは製造手続きは、前記第２のレイアウト領域に関連付けられた前記第２の検査または製造とは質的に異なる回路設計図。
【請求項１３】
請求項１ないし１２のいずれかに記載の回路設計図であって、
前記レイアウトパターンは、レチクルまたは集積回路上の第３の手続き領域に対応し、前記第１の検査手続きまたは製造手続きとは量的に異なる第３の検査手続きまたは製造手続きを示す第２のフラグを有した第３のレイアウト領域を含む回路設計図。
【請求項１４】
請求項１ないし１２のいずれかに記載の回路設計図であって、
前記レイアウトパターンは、レチクルまたは集積回路上の第３の手続き領域に対応し、前記第１の検査手続きまたは製造手続きとは質的に異なる第３の検査手続きまたは製造手続きを示す第２のフラグを有した第３のレイアウト領域を含む回路設計図。
【請求項１５】
集積回路デバイスのためのレチクルを製造する方法であって、
前記レチクルのためのレイアウトパターンの電子表象をレチクル製造システムに提供する工程であって、前記電子表象は、前記レチクル中の関連のクリティカル領域が特殊な製造技術を必要とすることを前記レチクル製造システムに示すフラグ付きクリティカル領域を有する工程と、
前記電子表象に基づいてレチクルを製造する工程であって、前記電子表象の前記フラグ付きクリティカル領域に関連付けられた前記レチクルの前記クリティカル領域は、通常の製造技術とは異なる特殊な製造技術によって製造され、前記レチクルの他の領域は通常の製造技術によって製造される工程と
を備える方法。
【請求項１６】
請求項１５に記載の方法であって、
前記表象の前記フラグ付きクリティカル領域は、前記レチクル製造システムによって可読なフラグを含む方法。
【請求項１７】
請求項１５または１６に記載の方法であって、
前記フラグ付きクリティカル領域はシャドウ表象において識別され、前記シャドウ表象はベース表象とともに前記全体のレイアウト表象を規定する方法。
【請求項１８】
請求項１５ないし１７のいずれかに記載の方法であって、
前記レチクルの前記クリティカル領域は、前記レチクルの他の部分とは異なるパターン形成の設定によって製造される方法。
【請求項１９】
請求項１８に記載の方法であって、
前記パターン形成の設定は電子ビームのサイズを選択する方法。
【請求項２０】
請求項１５ないし１９のいずれかに記載の方法であって、さらに、
前記レチクルの前記クリティカル領域を前記レチクルの他の部分と異なる方法で検査する工程を含む方法。
【請求項２１】
集積回路デバイスのためのレチクルを製造するためのプログラム命令を含んだコンピュータ可読媒体であって、
電子表象をレチクル製造システムに提供するためのコンピュータ可読コードであって、前記電子表象は、前記レチクル中の関連のクリティカル領域が特殊な製造技術を必要とすることを前記レチクル製造システムに示すフラグ付きクリティカル領域を有する、コンピュータ可読コードと、
前記電子表象に基づいてレチクルを製造するためのコンピュータ可読コードであって、前記電子表象の前記フラグ付きクリティカル領域に関連付けられた前記レチクルの前記クリティカル領域は前記特殊な製造技術によって製造され、前記レチクルの他の領域は通常の製造技術によって製造され、前記特殊な製造技術は前記通常の製造技術と異なる、コンピュータ可読コードと、
前記コンピュータ可読コードを格納するためのコンピュータ可読媒体と
を備えるコンピュータ可読媒体。
【請求項２２】
回路層パターンを規定するためのレチクルを検査する方法であって、前記レチクルは、クリティカル領域に関連付けられた特殊な分析の領域と、通常領域に関連付けられた通常の分析の領域とを有し、前記方法は、
前記パターンの通常領域と前記パターンのフラグ付きクリティカル領域とを有した前記回路層パターンの電子表象を提供する工程と、
前記レチクルのテストレチクル像を提供する工程と、
前記テストレチクル像の予想パターンを含んだベースライン表象を提供する工程と、
（ｉ）前記レチクルの前記通常分析の領域に対応する前記テストレチクル像の領域および前記ベースライン表象の領域が通常の分析によって比較され、（ii）前記レチクルの前記特殊分析の領域に対応する前記テストレチクル像の領域および前記ベースライン表象の領域が特殊な分析によって比較されるように、前記テストレチクル像を前記ベースライン表象と比較する工程と
を備え、
前記特殊な分析は前記通常の分析と異なる方法。
【請求項２３】
請求項２２に記載の方法であって、
前記テストレチクル像は電子光学像である方法。
【請求項２４】
請求項２２または２３に記載の方法であって、
前記特殊な分析は前記通常の分析より厳しい基準の閾値によって実行される方法。
【請求項２５】
請求項２２ないし２４のいずれかに記載の方法であって、
前記通常の分析は、第１の閾値を使用して、前記テストレチクル像中および前記ベースライン表象中の対応する形状のエッジ位置を比較し、前記特殊な分析は、第２の閾値を使用して、前記テストレチクル像中および前記ベースライン表象中の対応する形状のエッジ位置を比較する方法。
【請求項２６】
請求項２２ないし２４のいずれかに記載の方法であって、
前記特殊な分析は、前記テストレチクル像中および前記ベースライン表象中の対応する形状の線幅を比較する方法。
【請求項２７】
請求項２６に記載の方法であって、
前記対応する形状はゲート電極である方法。
【請求項２８】
請求項２２ないし２４のいずれかに記載の方法であって、
前記特殊な分析は、前記テストレチクル像中および前記ベースライン表象中の対応する形状の面積を比較する方法。
【請求項２９】
請求項２８に記載の方法であって、
前記対応する形状はバイアスホールまたはコンタクトホールである方法。
【請求項３０】
請求項２２ないし２９のいずれかに記載の方法であって、
前記比較は、
前記特殊分析の領域における特殊なパラメータが前記ベースラインの特殊分析の領域における関連のパラメータの第１の閾値の範囲内であるか否かを決定する工程を備える方法。
【請求項３１】
請求項３０に記載の方法であって、
前記比較は、さらに、
前記特殊分析の領域における通常のパラメータが前記ベースラインの通常分析の領域における関連のパラメータの第２の閾値の範囲内であるか否かを決定する工程を備える方法。
【請求項３２】
請求項３１に記載の方法であって、
前記第２の閾値は前記第１の閾値より大きい値を有する方法。
【請求項３３】
請求項３１または３２に記載の方法であって、
前記特殊なパラメータは前記特殊分析の領域の平均幅または線幅である方法。
【請求項３４】
請求項３３に記載の方法であって、
前記通常のパラメータは前記テストの通常分析の領域のエッジ位置である方法。
【請求項３５】
請求項３１または３２に記載の方法であって、
前記特殊なパラメータは前記特殊分析の領域中の形状の面積である方法。
【請求項３６】
請求項２２ないし３５のいずれかに記載の方法であって、
前記特殊な分析は、前記通常の分析と質的に異なるアルゴリズムを実行する方法。
【請求項３７】
請求項２２ないし３６のいずれかに記載の方法であって、
前記ベースライン像は、テスト効果を含む前記回路層パターンの表象を描いたものである方法。
【請求項３８】
回路層パターンを規定するためのレチクルを検査するためのプログラム命令を含んだコンピュータ可読媒体であって、前記レチクルは、クリティカル領域に関連付けられた特殊な分析の領域と、通常領域に関連付けられた通常の分析の領域とを有し、前記コンピュータ可読媒体は、
前記パターンの通常領域と前記パターンのフラグ付きクリティカル領域とを有した前記回路層パターンの電子表象を提供するためのコンピュータ可読コードと、
前記レチクルのテストレチクル像を提供するためのコンピュータ可読コードと、
前記テストレチクル像の予想パターンを含んだベースライン表象を提供するためのコンピュータ可読コードと、
（ｉ）前記レチクルの前記通常分析の領域に対応する前記テストレチクル像の領域および前記ベースライン表象の領域が通常の分析によって比較され、（ii）前記レチクルの特殊分析の領域に対応する前記テストレチクル像の領域および前記ベースライン表象の領域が特殊な分析によって比較されるように、前記テストレチクル像を前記ベースライン表象と比較するためのコンピュータ可読コードであって、前記特殊な分析は前記通常の分析と異なる、コンピュータ可読コードと、
前記コンピュータ可読コードを格納するためのコンピュータ可読媒体と
を備えるコンピュータ可読媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、集積回路の設計およびその製造システムに関する。本発明は、特に、レチクルを製造および検査するためのメカニズムに関する。
【背景技術】
【０００２】
半導体の製造では、レチクルを製造し、続いてそれらを光学的に検査することが、標準的な工程になっている。先ず、特定の集積回路（ＩＣ）設計を示す回路パターンデータが、回路の設計者によって、レチクル製造システムまたはレチクルライタに提供される。回路パターンデータは、通例として、製造後のＩＣデバイスの物理層のレイアウト表現の形で表わされる。このレイアウトには、ＩＣデバイスの各物理層（例えばゲート酸化物、ポリシリコン、金属被覆等々）を表す層が含まれるのが通常であり、これらの各層は、その特定のＩＣデバイスの各層のパターニングを規定した複数の多角形からなる。
【０００３】
レチクルライタは、回路パターンデータを使用することによって、特定のＩＣ設計の製造において後ほど使用される複数のレチクルを描画する（例えば、通常は、電子ビームライタまたはレーザスキャナを使用してレチクルのパターンを露光させる）。次いで、レチクル検査システムが、レチクルの製造中に欠陥が生じたかどうかを検査する。
【０００４】
レチクルまたはフォトマスクは、透明、不透明、半透明、そして移相シフトの複数の領域を含んだ光学要素であり、これらの光学要素によって、電子デバイスにおける集積回路等の共平面性のパターンが規定される。レチクルは、フォトリソグラフィの工程で使用されることによって、エッチングの工程、イオン注入の工程、または他の製造工程に備えて半導体ウエハ中の特定の領域を規定する。現代の集積回路設計において、光学レチクルの形状は、ウエハ上の対応する形状の約１〜５倍に拡大されている場合が多い。同様な範囲の縮小率が、他の露光システム（例えば、Ｘ線、電子ビーム、超紫外線等）にも適用される。
【０００５】
光学レチクルは、ホウ珪酸ガラスや水晶板等の透明体で形成されるのが通常であり、この透明体上に、クロムまたは他の適切な材料からなる不透明および／または半透明な層が堆積される。しかしながら、電子ビームによる直接露光（例えばステンシル型マスク）やＸ線による露光（例えば吸収型マスク）等が行われる場合には、他のマスク技術が利用される。レチクルのパターン形成は、例えばレーザまたは電子ビームによる直接描画によって行うことができ、これらの技術は、いずれも当該分野において広く使用されている。
【０００６】
各レチクルまたは各グループのレチクルが製造されたら、調整済みの照明器から発せられる光を照射して、各レチクルの検査を行う。レチクルの光学像は、照射された光のうち、反射された部分、透過された部分、そして光センサに向かって方向付けられた部分に基づいて構成される。 このような検査の技術および装置は、当該分野において周知であり、種々の市販製品に取り入れられている。これらの市販製品の多くは、米国カリフォルニア州サンノゼ市所在のケーエルエー・テンコール社（KLA-Tencor Corporation）から入手可能である。
【０００７】
従来の検査工程では、レチクルの光学像をベースライン像と比較するのが通常であった。ベースライン像は、回路パターンデータから生成されるか、またはレチクル自体の上に隣接して配置されたダイから生成される。いずれの場合も、光学像の形状が分析され、ベースライン像上の対応する形状との比較が行われる。次いで、各形状の差が単一の閾値と比較される。光学像の形状とベースラインの形状との差が所定の閾値を上回る場合に欠陥が規定される。
【０００８】
従来のレチクル検査による検出精度が適切な適用分野もあるが、（欠陥を識別するために）高感度または低閾値が必要とされる適用分野や、もっと緩い基準の高閾値が必要とされる適用分野もある。従来の検査では、所定タイプのレチクルの形状を、全て同一の閾値および分析アルゴリズムによって分析していたが、この方法だと、各形状によって基準が厳しすぎたり緩すぎたりする。
【０００９】
例えば、集積回路のクリティカルな形状の１つとして、半導体トランジスタデバイスのゲート幅が挙げられる。つまり、製造されたＩＣデバイスを正しく機能させるためには、レチクル上のゲート幅をもとに、比較的小差の誤差で、回路パターン上に対応するゲート幅を作成する必要がある。閾値の設定が高すぎると、これらのクリティカルなゲート領域が充分にチェックされない。反対に、例えばゲート領域間の相互接続の幅等の他の形状は、ゲート領域の幅ほど集積回路の機能に影響を及ぼさないので、ゲート幅等の他の形状に対するような厳しい検査は不要である。閾値の設定が低すぎると、多くのノンクリティカルな形状も欠陥と見なされるので、検査結果を読み取るのが困難になったり、計算用のリソースがオーバーロードしたりする。
【００１０】
要するに、従来の検査システムでは、レチクルの各領域を検査する基準が厳しすぎ、貴重なリソースを無駄にする一方で、厳しい基準を必要とする領域では、充分に厳しい検査を行うことができない。つまり、上述した検査システムでは、クリティカル領域の欠陥を充分に検出することができず、しかも、大きい欠陥があっても問題を生じないノンクリティカル領域の検査を効率的に行うことができない。従来の検査システムおよび検査技術では、レチクルのクリティカル領域とノンクリティカル領域とを区別することができない。つまり、従来の設計ドキュメンテーション（例えばレチクルまたは集積回路に関する電子情報等）では、回路の耐性やＩＣデバイスの寸法に関するＩＣ設計者の意図を、レチクルライタシステムやレチクル検査システムひいてはウエハ検査システムへと適切に伝えることができない。
【００１１】
したがって、レチクルを効率的かつ確実に描画および検査し、そのレチクルがノンクリティカル領域内およびクリティカル領域内に欠陥を有するか否かを決定するための、改良されたＩＣドキュメンテーションおよび装置が必要とされている。
【発明の概要】
【発明が解決しようとする課題】
【００１２】
したがって、本発明は、パターン生成器、レチクル検査システム、ひいてはウエハ検査システムへと設計者の意図を伝えるため、そして効率的且つ確実にレチクルを検査するための装置および方法を提供することによって、上述した問題点を解決する。本発明は、ＩＣ回路パターンデータベースのクリティカル領域またはノンクリティカル領域をフラグ付けするためのメカニズムを提供する。レチクルの製造、検査、およびＩＣデバイスの製造等、他のフロー手続きは、ＩＣ回路パターンデータベースにおけるフラグ付けされたクリティカル領域またはノンクリティカル領域に基づいて行われる。
【課題を解決するための手段】
【００１３】
１つの実施形態において、集積回路の設計においてコンピュータによる設計の自動化（ＥＤＡ）ツールとともに使用される回路設計図を開示する。この回路設計図は、コンピュータ可読媒体に格納されており、集積回路の回路設計図のうち少なくとも一層のレイアウトパターンを電子表象したものを含む。レイアウトパターンは、フラグ付きクリティカル領域を含み、このフラグ付きクリティカル領域は、特殊な検査手続きまたは製造手続きを経るべきレチクル上または集積回路上のクリティカル領域に対応している。フラグ付きクリティカル領域には、検査システムまたは製造システムによって可読なフラグが含まれる。好ましい実施形態において、回路設計図は再使用可能である。
【００１４】
回路設計図の１つの態様では、レチクルの検査、レチクルの製造、集積回路の製造、および製造された集積回路の検査のうちいずれかの技術の最中に、特殊な分析が実行される。本発明の別の態様では、回路設計図に、（ｉ）全体のレイアウトパターンを含み、フラグ付きクリティカル領域を表示しないベース表象と、（ii）クリティカル領域をフラグ付けし、全体のレイアウトパターンを表示しないシャドウ表象と、が含まれる。１つの実施形態では、ベース表象およびシャドウ表象が、これら２つの表象を合わせることによって、シングルレチクルを製造または検査するための命令を提供するように構成されている。
【００１５】
本発明の別の態様では、集積回路デバイスのためのレチクルを製造する方法を開示する。先ず、レチクル製造システムに電子表象が行われる。電子表象には、フラグ付きクリティカル領域が含まれており、これによって、レチクル上の関連のクリティカル領域に特殊な製造技術が必要であることが、レチクル製造システムに示される。次に、電子表象に基づいたレチクルの製造が行われる。このとき、電子表象のフラグ付きクリティカル領域に関連付けられたレチクルのクリティカル領域は特殊な製造技術によって製造され、レチクルの他の領域は通常の製造技術によって製造される。また、上述したレチクルの製造方法を実現するコンピュータ可読コードが格納されたコンピュータ可読媒体も開示する。
【００１６】
本発明による方法の別の態様では、レチクルを検査して回路層パターンを規定する方法を開示する。レチクルは、クリティカル領域に関連付けられた特殊分析の領域と、通常領域に関連付けられた通常分析の領域とを有する。先ず、回路層パターンの電子表象が提供される。この表象は、パターンの通常領域と、同パターンのフラグ付きクリティカル領域とを有する。次に、レチクルのテスト像が提供される。また、テストレチクル像の予想パターンを含んだベースライン表象も提供される。テストレチクル像とベースライン表象との比較は、（ｉ）レチクルの通常分析領域に対応するテストレチクル像の領域およびベースライン表象の領域が通常分析を介して比較され、そして（ｉｉ）レチクルの特殊分析領域に対応するテストレチクル像の領域およびベースライン表象の領域が特殊分析を介して比較されるように、行われる。
【００１７】
好ましい実施形態では、この比較の工程に、さらに、特殊分析領域における特殊なパラメータがベースラインの特殊分析領域における関連パラメータの第１の閾値の範囲内であるか否かを決定することが含まれる。この比較の工程には、さらに、特殊分析領域における通常のパラメータが、ベースラインの通常分析領域における関連パラメータの第２の閾値の範囲内であるか否かを決定することが含まれる。また、上述したレチクルの検査方法を実現するコンピュータ可読コードを格納したコンピュータ可読媒体も開示される。
【００１８】
方法の別の態様では、集積回路の設計においてコンピュータによる設計の自動化（ＥＤＡ）ツールとともに使用される回路設計図を開示する。回路設計図は、コンピュータ可読媒体上に格納されており、集積回路の回路設計図のうち少なくとも一層のレイアウトパターンを電子表象したものを含む。レイアウトパターンは、フラグ付きノンクリティカル領域を含み、このフラグ付きノンクリティカル領域は、特殊な検査手続きまたは製造手続きを経るべきレチクル上または集積回路上のノンクリティカル領域に対応している。フラグ付きノンクリティカル領域には、検査システムまたは製造システムによって可読なフラグが含まれる。
【００１９】
代替となる別の実施形態において、特殊な検査手続きは、緩い基準の閾値を使用して、レチクルまたは集積回路のノンクリティカル領域をレイアウトパターンのフラグ付きノンクリティカル領域と比較し、通常の基準の閾値を使用して、レチクルまたは集積回路におけるフラグ付きノンクリティカル領域以外の通常領域をレイアウトパターンにおけるフラグ付きノンクリティカル領域以外の通常領域と比較することを含む。
【００２０】
本発明は、多くの利点を有する。例えば、本発明では、強化型のすなわち特殊な検査と通常の検査との２タイプ以上の検査を行うことが可能である。この形状によって、様々な用途に対応して柔軟に検査技術を提供することができ、したがって検査の工程が大幅に改善される。また、本発明は、レチクルやウエハ上の一定のクリティカル領域に対する検査技術の向上を促進することによって、デバイスの歩留まりの大幅な向上に寄与することができる。つまり、ＩＣデバイスの高速化にともなって、構造が満たさなければならない公差要求が厳しくなるが、本発明は、経済的な方法でこれらの厳しい公差要求を満足させるメカニズム、すなわち、必ずしも全ての形状を厳しい公差要求でパターン形成および検査する必要はないメカニズムを提供する。
【００２１】
本発明の原理を例示した添付図面との関連で行う以下の詳細な説明から、本発明の上述したおよびその他の形状および利点が更に詳しく示される。
【００２２】
本発明は、添付図面を用いた以下の詳細な説明によって、容易に理解される。なお、この添付図面においては、同様の構成要素には同様の番号体型が与えられている。
【図面の簡単な説明】
【００２３】
【図１】集積回路の設計工程を本発明の１つの実施形態にしたがって示したフローチャートである。
【図２】本発明の１つの実施形態にしたがって、トランジスタを製造するために使用されるレイアウトパターンの電子表象を２つ示した図である。
【図３】ベース層表象とシャドウ表象とを有する回路パターンデータベースの一部分を本発明の１つの実施形態にしたがって示した図である。
【図４】回路パターンのレイアウトを本発明の１つの実施形態にしたがって示した線図である。
【図５Ａ】図４の回路パターンのレイアウトを表す対応するデータベース構造を、本発明の３つの実施形態にしたがってそれぞれ示した図である。
【図５Ｂ】図４の回路パターンのレイアウトを表す対応するデータベース構造を、本発明の３つの実施形態にしたがってそれぞれ示した図である。
【図５Ｃ】図４の回路パターンのレイアウトを表す対応するデータベース構造を、本発明の３つの実施形態にしたがってそれぞれ示した図である。
【図６】製造されたレチクルを検査および評価する図１の動作を、本発明の１つの実施形態にしたがって示したフローチャートである。
【図７】テスト像とベースライン像を比較する図６の動作を、本発明の１つの実施形態にしたがって示したフローチャートである。
【図８Ａ】強化型分析および通常分析の第１の例を、本発明の１つの実施形態にしたがって示した図である。
【図８Ｂ】強化型分析および通常分析の第２の例を、本発明の１つの実施形態にしたがって示した図である。
【図８Ｃ】強化型分析および通常分析の第３の例を、本発明の１つの実施形態にしたがって示した図である。
【図９】本発明の好ましい実施形態においてレチクルを検査する図６の工程が実行されるレチクル検査ステーション−レチクルストッカステーションを示した図である。
【発明を実施するための形態】
【００２４】
次に、本発明の特定の実施形態について詳しく言及する。添付図面には、この実施形態が例示されている。以下では、本発明をこの特定の実施形態と関連付けて説明するが、これは、本発明を１つの実施形態に限定することを意図するものではない。逆に、添付の特許請求の範囲によって定義される本発明の精神および趣旨の範囲内に含まれ得る、代替物、変更態様、および均等物をもカバーするものである。以下の説明では、本発明の徹底的な理解を促すために、多くの項目を特定している。しかしながら、本発明は、これらの項目の一部または全てを特定しなくても実施できる。そのほか、本発明が不必要に不明瞭となるのを避けるため、周知の工程動作の説明は省略した。
【００２５】
図１は、本発明の１つの実施形態にしたがって、集積回路の設計工程１００を示したフローチャートである。先ず、動作１０２において、任意の適切な設計技術による集積回路（ＩＣ）デバイスの設計が行われる。例として、例えばコンピュータによる設計の自動化（ＥＤＡ）ツール等の既存の回路図ライブラリブロックを使用して、ＩＣデバイスを形成しても良い。また、従来のＣＡＤツール等の任意の適切な設計システムの支援によって、スクラッチをもとに、ＩＣデバイスまたはその一部分を作成して良い場合もある。例として、回路図ＣＡＤツールを使用し、特定のＩＣデバイスのロジック図を設計しても良い。さらには、ＶＨＤＬ等のハードウェア設計言語の支援によって、ＩＣデバイスまたはその一部分の仕様を記述しても良い。
【００２６】
次に、動作１０４において、ＩＣ設計をもとに回路パターンデータベース（一般に「レイアウト」と称される）を作成する。回路パターンデータベースは、ＩＣ層のレイアウトパターンを表した複数の電子表象からなり、これらの電子表象は、ＩＣデバイスの複数の物理層の製造に使用される複数のレチクルに後ほど変換される。製造後のＩＣデバイスの各物理層は、レチクルの１つと、回路パターンデータベースに関連した電子表象の１つとに対応する。例えば、ある電子表象がシリコン基板上の拡散パターンに対応し、別の電子表象がゲート酸化物のパターンに、さらに別の電子表象がゲートポリシリコンのパターンに、さらに別の電子表象が層間絶縁膜上のコンタクトのパターンに、さらに別の電子表象が配線層上の配線パターンにそれぞれ対応するものとすることができる。各電子表象は、複数の多角形または他の形状（以下では「図形」と称する）からなり、これらによってレチクルのパターンが規定される。
【００２７】
回路パターンデータベースの生成には、任意の適切な技術を使用することができ、例えばＥＤＡツールまたはＣＡＤツールを使用しても良い。例えば、ＩＣデバイスの回路パターンを手動でレイアウト設計する際には、既存のライブラリセルを使用しても良いし、使用しなくても良い。あるいは、合成ツールを使用することによって、スクラッチをもとに、ＩＣデバイスの回路パターンを自動的に作成しても良いし、同じく合成ツールを使用することによって、既存のライブラリセルを繋ぎ合わせ、ＩＣデバイスの回路パターンを自動的に作成しても良い。
【００２８】
本発明において、回路パターンデータベースには、特定の電子表象のフラグ付き部分が含まれており、これらの部分は、レチクルや製造されたＩＣデバイス中の対応する部分を特殊な検査工程にしたがって検査するように検査システムに通知するために使用される。フラグ付き部分は、また、レチクルやＩＣデバイス中の対応する部分を特殊な製造工程にしたがって製造するように製造システムに通知するために使用するものとしてもよい。データベースの部分部分をフラグ付けするためのメカニズムと、このようなフラグ付き部分を使用してレチクルまたはＩＣデバイスを検査または製造するためのメカニズムとを、以下でさらに説明する。
【００２９】
回路パターンデータベースが生成されると、この回路パターンデータベースは、動作１０６において、複数のレチクルを製造するために使用される。レチクルの製造は、カリフォルニア州ヘイワード市所在のＥＴＥＣから市販されているＭＥＢＥＳ ４５００等の任意の適切なパターン生成器またはレチクルライタ装置によって行われて良い。
【００３０】
各レチクルは、回路パターンデータベースをもとにした１つまたはそれ以上の電子表象に対応する。次に、動作１０８においてレチクルが検査され、動作１１０においてレチクルが検査をパスしたか否かが決定される。レチクルが検査をパスした場合は、動作１１２において、レチクルを使用してＩＣデバイスの物理層が製造される。しかしながら、レチクルが検査をパスしなかった場合は、動作１１４においてレチクルの修復またはリメイドが行われ、動作１０８において新しいレチクルが検査される。回路パターンデータベースの各電子表象ごとに、動作１０６〜１１２が実行される。
【００３１】
本発明は、任意の適切な検査ツール上で実行することができる。例えば、カリフォルニア州サンノゼ市所在のケーエルエー・テンコール社から市販されているＫＬＡ３０１またはＫＬＡ３０５のレチクル検査ツールを利用しても良い。 以下では、図９を参照にしながら検査システムの１つの実施形態を説明する。
【００３２】
回路パターンデータベースの少なくとも１つの電子表象は、１つまたはそれ以上のフラグ付きクリティカル領域と、フラグ付きでないその他の通常領域とを含む。フラグ付き領域は、レチクルまたは製造されたＩＣデバイス中の対応するクリティカル領域が特殊な検査手続きまたは製造手続きを必要とすることを示すものであり、後の工程において使用される。
【００３３】
フラグ付き領域のフラグ付けは、フラグ付き領域を層内の他の領域と区別する任意の適切な技術によって行うことができる。例えば、ある所定の層の電子表象において、その表象を構成する特定の「図形」上に特定のフラグまたはタグを含ませても良い。別の実施形態としては、特定の層指定を使用してクリティカル領域を識別するまたはフラグ付けしても良い。つまり、２つの層タイプを合わせて使用することによって、同じ回路層を表象するのである（フラグ付き領域を含む層タイプを「シャドウ表象」と称し、もう一方の層タイプを「ベース表象」と称する場合もある。）。
【００３４】
シャドウ表象およびベース表象は、ともに、同じレチクルを形成するため、そして製造されたレチクルを検査するために使用することができる。あるいは、１つの電子表象に複数の異なるシャドウ表象を含ませることによって、１つのレチクル上において複数タイプのクリティカル領域をフラグ付けしても良い。例えば、あるシャドウ表象によって、厳しい閾値レベルまたは感度レベルで検査される領域をフラグ付けし、別のシャドウ表象によって、特殊なアルゴリズムで検査される領域をフラグ付けしても良い。あるいは、ノンクリティカル領域をフラグ付けすることによって、対応するフラグ付き領域が通常領域より緩い閾値レベルで検査されることを示しても良い。
【００３５】
図２は、トランジスタの製造に使用されるレイアウトパターンの電子表象を２つ示した図である。本発明の１つの実施形態にしたがうと、これらの電子表象を２つ合わせることによって、トランジスタの表象２５０が提供される。図に示すように、トランジスタ表象２５０は、（ｉ）トランジスタのポリシリコン層を表すポリ層電子表象２５４と、（ii）半導体基板上の拡散のレイアウトを表す拡散層電子表象２５２とを含む。ポリ層電子表象２５４によって、トランジスタ２５０のゲート領域を含んだポリシリコン層のパターンが提供される。
【００３６】
拡散のレイアウトパターンは、電子表象２５２において点線の境界で示されている。点線の境界内は、アクティブ領域２５８である。この例にはクリティカル領域が含まれないので、フラグ付き領域も存在しない。ポリシリコンのレイアウトパターンは、電子表象２５４において実線の境界で示されている。実線の境界内は、ポリシリコンの条片２６０である。この条片のゲート電極には、フラグ付きクリティカル領域２５６が含まれる。ポリレベル電子表象２５４において、クリティカル領域は、（拡散電子表象の）アクティブ領域２５８とポリシリコン条片２６０の交差部分によって規定されている。したがって、ポリ電子表象２５４は、クリティカル領域２５６と、領域２６０全体またはクリティカル領域２５６を除く２６０の少なくとも一部分を含む通常領域とを、ともに含んでいる。
【００３７】
フラグ付き領域を使用することによって、レチクルや製造されたＩＣデバイスに対して強化型の検査手続きや製造手続きを実行しても良い。例えば、フラグ付きクリティカル領域およびフラグ付きでない領域の両方を使用することによって、ポリシリコンのレチクルを製造しても良いが、フラグ付きクリティカル領域を使用することによって、レチクル中の対応するクリティカル領域に強化型の検査が実行されることを示しても良い。別の例として、フラグ付きクリティカル領域を使用することによって、レチクル中の対応するクリティカル領域に、例えば細い電子ビームを使用してレチクルのクリティカル領域を描画する等の強化型の製造手続きが実行されることを示しても良い。
【００３８】
通常領域とクリティカル領域との区別は、任意の適切な技術を使用して行うことができる。選択の幅を示すために、幾つかの実施例を次に挙げる。クリティカル領域にフラグ付けする方法の１つとして、１つまたはそれ以上のシャドウ表象を使用することが挙げられる。各シャドウ表象は、対象となるレベルの集積回路設計図に応じて、レイアウトパターンのクリティカル領域を１つまたはそれ以上フラグ付けすることができる。
【００３９】
回路設計図の各層の電子表象には、シャドウ表象に加えて、対象となる層の全体のパターンを含む（またはシャドウ層のフラグ付き領域を除いた部分を少なくとも含む）ベース表象が含まれても良い。ベース表象に全体のパターンが含まれる場合は、それ自体を使用してレチクルを製造することができる。一方のシャドウ表象は、強化型の検査または製造が必要なレチクル中のクリティカル領域を示すためのみに使用される。したがって、ベース表象が、それに基づいてレチクルを製造するために、パターン生成器またはレチクルライタに提供される一方で、シャドウ表象は、レチクルまたは製造されたＩＣデバイスをそれに基づいて検査するために、検査装置または製造装置に引き渡される。あるいは、シャドウ表象を使用することによって、レチクル中（またはＩＣデバイス中でも可能）の関連のクリティカル領域を製造しても良い。
【００４０】
２タイプ以上のシャドウ表象を使用することによって、異なるタイプの検査手続きまたは製造手続きを指定しても良い。例として、１組のシャドウ領域を使用することによって、必要とされる検査の閾値が異なる領域を、レチクル中で別々にフラグ付けしても良い。別の例として、質的に異なる検査手続き、例えば領域のエッジの位置をチェックするだけでなく領域の面積または平均幅もチェックする等の手続きを必要とする領域を、シャドウ領域を使用することによって、レチクル中でフラグ付けしても良い。
【００４１】
図２の実施例に続いて、図３は、ベース表象３０６とシャドウ表象３０８とを有した回路パターンデータベース３００の一部分を示した図である。表象３０６，３０８を２つ合わせることによって、トランジスタのポリシリコン層が示される。１つの実施形態では、ベース表象を使用してレチクルを製造するので、シャドウ表象がレチクルの製造に使用されることはない。レチクルもしくは製造されたＩＣデバイスを検査するため、またはＩＣデバイスを製造するためにのみ、シャドウ表象を使用しても良い。レチクルを製造するために、ベース表象とシャドウ表象の両方を使用しても良い。この場合は、シャドウ表象のクリティカル領域が特殊な製造手続き（例えば細い電子ビームを使用して解像度を引き上げる等）を指定し、ベース表象が通常解像度の製造手続きを指定する。
【００４２】
検査では、シャドウ表象を単独で使用しても良いし、ベース表象と関連させて使用しても良い。シャドウ表象とベース表象の両方が使用される場合は、ベース表象を検査システムに提供することによって、レチクルまたはウエハ中で通常の検査手続きを経る領域が特定される。反対に、シャドウ表象は、レチクルまたはウエハ中のどの領域が特殊な検査を必要とするかを検査システムに通知する。シャドウ表象を単独で使用する場合は、シャドウ表象（少なくともクリティカル領域を含む）に提供された領域のみが検査システムで検査される。あるいは、シャドウ領域を使用することによって、低感度の検査が必要な領域または検査が全く不要な領域を示しても良い。
【００４３】
図示された実施例において、ベース表象３０６は、ポリシリコン条片３０２のパターンを規定しており、ポリシリコン条片３０２は、その下のシャドウ表象３０８において領域３１０としてフラグ付けされたクリティカルな部分３０４を含む。つまり、クリティカルな部分が、隣接したシャドウ表象によってフラグ付けされている。上述したように、レチクルや製造されたＩＣデバイスに対して特殊な検査手続きや製造手続きを実行するために、シャドウ表象を使用することができる。ここで、シャドウ表象を使用する場合には、ベース表象におけるクリティカル領域のフラグ付けが不要であることに注意が必要である。
【００４４】
ベース表象とシャドウ表象は、検査システムまたは製造システム（またはこれらのシステムを制御するコンピュータ）によって可読な任意の形態をとることができる。なかでも、図形（形状または多角形）のリストと、レチクルまたはダイのレイアウト内におけるその関連の位置と、を含んだファイルまたは他の適切な機械可読データの形をとることが好ましい。このような幾何学的なレイアウトに関しては、様々な標準フォーマットが入手可能であり、広く使用されている。
【００４５】
特定の層に対し、その回路パターンレイアウトの電子表象のクリティカル領域をフラグ付けする別の技術として、その層に関する改良されたベース表象または標準表象を提供することが挙げられる。この実施形態は、シャドウ表象に依存しない。この実施形態では、対象となる回路層のファイルまたはデータベース表に、パターンレイアウトを規定する図形のリストと、少なくともクリティカル領域を含む図形に関連したフラグとが含まれる。
【００４６】
本発明の回路パターンデータベースとして、任意の適切なデータベース構造を使用することができる。図４は、回路パターンレイアウト４００を示した線図であり、図５Ａ〜５Ｃは、本発明の３つの実施形態にしたがって図４の回路パターンレイアウト４００を表した対応する各データベース構造である。回路パターンレイアウト（図４に示されるような）は、ＥＤＡツールで使用するための再使用可能なライブラリセルか、特定の集積回路のために特注されたオリジナルな設計か、または集積回路設計図内の層を描写するために使用された他の任意の電子表象か、のいずれかとして提供することができる。図５Ａ〜５Ｃのデータベースには一層のみが示されているが、データベースには、特定のＩＣデバイスの全物理層に対応する１組の層全部を含ませることができる。
【００４７】
図に示すように、回路パターン４００は複数のセルＡ ４１０を含む。各セルＡ ４１０は、複数の図形を含む。上述したように、図形は多角形または他の形状で良く、これらを組み合わせることによって、ＩＣ層のパターン表象が形成される。例えば、セル４１０ａは、図形４０２ａ、４０４ａ、４０６ａ、４０８ａを含む。各層および各セルは、それぞれ１つまたはそれ以上の図形を有するものとすることができる。これらの図形の組み合わせによって、集積回路上の特定の位置におけるポリシリコン層のパターニングを規定することができる。あるいは、これらの図形によって、基板や配線層等における拡散のパターニングを規定することができる。また、回路パターン４００には、それぞれが２つのセルＡ ４１０からなる複数のセルＢ ４１２が含まれる。図５Ａ〜５Ｃに示されるように、各図形をフラグ付し、それぞれを特定のタグまたはフラグに関連付けしても良い。
【００４８】
データベース構造は、任意の適切な図形で組織することができる。例えば、データベース構造は、図形およびセルの階層リストという形態をとっても良い。図５Ａに示すように、回路設計図の１つの層（「層＃１」）のデータベース５００は、セルＡの規定５０２と、セルＢの規定５０４と、セルのリスト５０６とを含む。セルＡの規定５０２は、４つの図形（図形１〜４）を含む。各図形は、セルＡ内におけるその図形のサイズおよび位置を表した１組の座標を有する。セルＢの規定５０４は、２つのセルＡと、それぞれの相対位置とを含む。セル５０６のリストは、図４のセルを表している。したがって、リスト５０６には、セルＡ ４１０ａに対応するセルＡと、セルＢ ４１２ａ〜４１２ｃに対応する３つのセルＢとが含まれる。
【００４９】
各図形は、検査手続きまたは製造手続きのタイプを示した特定のタグに関連付けられている。ここでは、手続きのタイプを区別する任意の適切なタグを使用することができる。例えば、各タグによって、レチクル中の対応する部分を検査する際に使用される複数の閾値の１つを示しても良い。つまり、タグは、関連の図形がどの程度の厳しさで検査されるかに関するものである。
【００５０】
図５Ａに示すように、タグによって、複数の閾値の１つ、例えば閾値の最高値を示す「１」、閾値の中間値を示す「２」、または閾値の最低値を示す「３」等を示しても良い。あるいは、図５Ｂに示すように、タグによって、特定の図形に強化型の検査を実行するか否かのみを示しても良い。例として、タグは「１」または「０」の値をとることができる。
【００５１】
最後の例として、図５Ｃに示すように、タグによって、レチクル中の関連のクリティカル領域に特定の検査アルゴリズムが実行されることを示しても良い。タグ「ゲート」は、トランジスタゲート用の強化型検査が図形１に実行されることを示している。ゲート用の強化型検査は、例えば、図形１の平均幅または平均長さのチェックを含んでも良い。タグ「コンタクト」は、コンタクト用の強化型検査の手続きが図形３に実行されることを示している。強化型の検査手続きは、コンタクトをチェックする際に特に適している。コンタクト用の特殊な検査手続きは、例えば、コンタクト（図形３）の領域をチェックすることを含んでも良い。
【００５２】
上述したタグによって、レチクルおよび製造されたＩＣデバイスの検査を促進することができる。例として、フラグを使用することによって、レチクルやＩＣデバイス中の特定の領域に対して特定の検査アルゴリズムを選択したり、検査の厳しさの度合い（例えば閾値のレベル）を選択したりしても良い。また、タグによって、このようなレチクルやＩＣデバイスの製造を促進することもできる。例えば、フラグ付き領域を使用することによって、レチクルやＩＣデバイス中の対応するクリティカル領域を製造する際に同領域に対して特別な注意が払われることを示しても良い。
【００５３】
図６は、製造されたレチクルを検査および評価する図１の動作１０８を、本発明の１つの実施形態にしたがって示したフローチャートである。先ず、動作６０１において、与えられた回路パターンデータベースから、レチクルのベースライン像を生成または「レンダ」する。ベースライン像は、単に回路パターンデータベースの内容を像に直接変換する等の任意の適切な方法で生成することができる。あるいは、回路パターンデータベースに完全に一致するレチクルを製造して得られる結果をシミュレートすることによって、回路パターンデータベースをレンダしても良い。例えば、レチクルの製造時に一般的に生じる角の丸みを表すために、ベースライン像の回路パターンの角を丸めても良い。ベースライン像は、シミュレートされたレチクルの光学像を引き出すことによって得られるシミュレートされた光学効果を含んでも良い。このような光学効果は、光学検査の技術を使用してレチクルを評価する際に、必然的に遭遇するものである。また、例えば製造設備等のレチクルのエンドユーザに、レチクルのベースライン像をベンダから提供し、ベースラインの生成段階６０１における上述した工程を実施しても良い。
【００５４】
あるいは、ダイトゥダイ（die-to-die）の検査方法において、レチクルに隣接したダイからベースライン像を生成しても良い。この方法では、レチクル上の同一パターンだと見なされる像が、１つはベースライン像用に、もう１つは以下で述べるテスト像用に、２つ生成される。ここで、多くのレチクルに、複数の同一（および隣接）ダイのレイアウトパターンが含まれることに注意が必要である。
【００５５】
動作６０１においてベースライン像が提供されると、動作６０４の分析においてレチクルの検査が行われ、レチクルまたはレチクルの一部分のテスト像が獲得される。テスト像の獲得は、任意の適切なメカニズムによって行うことができる。例えば、光学像または電子ビーム像を獲得しても良い。動作６０６では、テスト像とベースライン像の比較が行われる。この比較は、与えられた回路パターンデータベースのフラグ付きクリティカル領域に一部基づいて行われる。つまり、フラグ付き領域によって、レチクル中の対応する領域に対して実行される検査のタイプが示されている。
【００５６】
図７は、テスト像とベースライン像を比較する図６の動作６０６を、本発明の１つの実施形態にしたがって示したフローチャートである。動作７０２において、レチクルの現領域が分析用に選択される。次に、動作７０４において、現領域がクリティカル領域としてフラグ付けされているか否かが決定される。  
【００５７】
現領域がクリティカル領域としてフラグ付けされている場合は、動作７０６において、レチクル上の対応するクリティカル領域またはそれを表したテスト像に対して強化型の分析が実行される。現領域がフラグ付けされていない場合は、動作７１４において通常の分析が実行される。 
【００５８】
強化型の分析は、結果として得られるレチクルが設計仕様を満たすか否かを検証するための、任意の適切なタイプの検査手続きを含むことができる。１つの実施形態における強化型の分析では、フラグ付きでない通常領域に対して行われる基準の緩い検査と異なる厳しい検査方法を提供することによって、対応するクリティカル領域が設計仕様を満たすか否かが決定される。例として、テスト像上のクリティカル領域のエッジをベースライン像のエッジと比較し、これらエッジの位置の差が強化型の分析における閾値を上回るか否かを決定しても良い。別の例として、強化型の分析に、通常の分析とは質的に異なる分析を含ませても良い。つまり、強化型の分析において、通常の分析とは異なる検査アルゴリズムを使用するのである。
【００５９】
通常の分析は、レチクル上の大部分の領域（例えばレチクル上のノンクリティカルな領域）で実行するのに適した任意の検査手続きの形をとることができる。例えば、通常の分析では、従来の閾値を使用して、レチクル中の通常の（またはフラグ付きでない）領域を検査しても良い。このような閾値は、クリティカル領域で利用される閾値よりも、基準が緩いのが通常である。つまり、ベースラインからの差異のなかには、強化型の分析のもとでは欠陥を構成するが、通常の分析のもとでは欠陥を構成しないものが含まれる。レチクルのタイプによっては、「通常の分析」では実際には何の検査も必要としない場合がある。つまり、フラグ付きでない領域におけるレチクルの形状が重要でなく、いくら欠陥を含んでも許されるような場合である。このようなタイプの形状の１つとして、ＣＭＰのマーキングが挙げられる。
【００６０】
図８Ａは、強化型分析と通常分析の第１の例を、本発明の１つの実施形態にしたがって示した図である。図に示すように、テスト形状８０６（すなわち分析中の形状）とベースライン形状８０８との比較が行われる。ベースライン形状は予期される結果に対応し、テスト形状はレチクルの実際の製造結果に対応する。
【００６１】
通常の分析では、テスト形状のエッジ位置とベースライン形状のエッジ位置とが比較されるのみである。図に示すように、両者のエッジに関して正の差８０２ａおよび負の差８０２ｂが算出される。そして、このテスト形状およびベースライン形状に関して差の合計が算出される。この分析では、正の差と負の差とが互いに打ち消し合うので、２つの形状間の差の合計はほぼゼロに等しくなる。設計仕様によって、テスト形状とベースライン形状の差が通常の閾値を上回ってはならないことが規定されている場合は、この通常の分析では欠陥が検出されない。あるいは、エッジ位置の偏差の大きさを加算する場合も多く見られる。このような場合は、例えば図８Ａの例では、通常分析によっても普通に欠陥が検出される。
【００６２】
しかしながら、テスト形状の他のパラメータのなかで、ベースライン形状のエッジに対するテスト形状のエッジの位置よりも重要だと見なされるパラメータが存在する場合は、そのテスト形状をフラグ付けし、質的に異なる検査の必要を示すことができる。例えば、その形状をゲート（図５Ｃを参照）または配線としてフラグ付けすることによって、分析中の形状の平均幅８０４ａをベースライン形状８０４ｂの平均幅と比較することを示しても良い。あるいは、そのテスト形状をフラグ付けすることによって、形状の平均幅が所定の範囲内でなければならないことを示しても良い。これらの比較および分析は、線幅またはゲート幅が、それら配線またはゲートの位置全体のズレよりもずっと重要である場合に有用である。線幅と全体の位置とがともに重要である場合は、その領域に対し、通常の分析（エッジの位置）と強化型の分析（配線の幅）との両方を行うことができる。図８Ａの例では、線幅の分析によって、ベースライン像と分析中の像との間に重大な偏差は存在しないことが示される（一方、通常のエッジ位置の分析では欠陥が示される）。
【００６３】
図８Ｂおよび図８Ｃは、強化型分析と通常分析の第２および第３の例を、本発明の１つの実施形態にしたがってそれぞれ示した図である。図８Ｂに示すように、テスト形状８５６がベースライン形状８５２と比較される。通常の検査では、上述したように、テスト形状とベースライン形状との間におけるエッジの差（例えば８５４）が算出される。この実施例では、テスト形状の全体のサイズがベースライン形状の全体のサイズとかなり異なるが、エッジの差は比較的小さいかまたは互いに打ち消し合うことができる。これに対して図８Ｃでは、テスト形状８６０がベースライン形状８５８とほぼ同面積を有するが、通常の分析のもとでは、これらのエッジの差は比較的大きく、互いに打ち消し合うことができない。したがって、これらエッジの差の合計が意味を持つようになる。要するに、図８Ｂでは大きな面積差が検出されず、図８Ｃでは面積が同じでも欠陥が検出される。
【００６４】
適用分野によっては、通常の分析が、ＩＣデバイスの特定のクリティカル形状、例えばコンタクト等の検査に適さない場合もある。つまり、コンタクトが、例えば特定のエネルギのスループットに適合するために一定の最小面積を必要とする場合等である。また、面積の大きさが適切である限りコンタクトの形状は重要でない場合等である。したがって、本発明では、ベースラインの形状をフラグ付けすることによって、領域のサイズチェックを含む強化型の検査を示すことが可能になる。例えば、フラグによって、分析中の形状の領域をベースライン形状の領域と比較することを示しても良い。したがって、本発明では、あるレチクル形状の領域が重要な設計要求である場合に、それに対応するベースライン像をフラグ付けすることによって、領域の比較を利用した強化型分析の必要を示すことができる。
【００６５】
再び図７を参照する。現領域に対する分析が完了したら、動作７０８において、欠陥が存在するか否かが決定される（例えば、ベースライン像と分析した像との間におけるエッジの位置、面積、または線幅の差が既定の閾値より大きい等）。欠陥が存在する場合は、動作７１０においてエラーレポートが生成される。次に、動作７１２において、他に検査するべき領域があるか否かが決定される。他に検査するべき領域がある場合は、動作７０２において新しい現領域が獲得され、その領域が分析される。他に検査する領域がない場合は、工程６０６は終了する。
【００６６】
本発明は、任意の適切な検査システムまたは製造システムとともに使用することができる。図９は、本発明の好ましい実施形態において図６の構成１０８が実行されるレチクル検査ステーション−レチクルストッカステーション９００を示した図である。レチクルを自動的に搬送するための自動ローダ２０８は、レチクル検査ステーション２５０の検査ポート２０２に向かって延びるアーム２１０を有したロボット２１２を含む。アーム２１０は、回転して外部ポート２０４に向かって延びることができ、このときの状態が符号２１０’で示されている。同様に、符号２１０”で示されている状態において、ロボットアームは、レチクルストッカステーション２１６のストレージポート２０６に向かって延びることができる。このレチクルストッカステーション２１６は、一般に、レチクルを保管するための多数のスロットまたはトラックを含む。ロボットアームは、さらに延びてレチクルストッカステーション２１６からレチクル２１４を引き出すように設計されている。
【００６７】
本発明の１つの実施形態にしたがうと、代表的な検査工程は、レチクル２１４を外部ポート２０４に置いた後にスタートする。これは、例えば続く検査の用途において使用するまでレチクルをレチクルストッカステーション２１６に保管することを意図して行われる。位置２１０’にあるロボットアームは、図９に示すように延びることによって、レチクルを外部ポート２０４から搬送し、レチクルストッカステーション２１６のローディングポートに保管する。例えば製造用にレチクルが必要とされる場合は、ロボットアーム２１０”は、レチクル２１４をローディングポートから引き出して、検査システム２５０の検査ポート２０２に置く。
【００６８】
検査システム２５０は、コンピュータシステム２５２に結合されている。コンピュータシステム２５２では、図６で詳述した検査工程１０８が実行され、レチクルが検査をパスしたか否かが決定される。コンピュータシステム２５２は、検査システム２５０と一体化していても良いし、検査システム２５０から分離されていても良い。検査システム２５０は、例えば特殊な検査を必要とする領域にフラグ付けする等の、設計者の意図に関するデータ２５４を、データ構造の形で受信する。また、コンピュータシステム２５２は、検査システム２５０から像データを受信する。像データは、ユーザの設計意図に関するデータ２５４に少なくとも部分的に基づいて分析される。レチクルの検査が完了したら、レチクル２１４は、使用に備えて製造設備に搬送できるように、外部ポート２０４上に置かれる。これは、もちろん検査にパスしたことを想定した場合である。あるいは、レチクル２１４を修復またはリメイドしても良い。
【００６９】
本発明の方法（例えば、種々の走査装置コンポーネントの設定を制御する、通常分析および強化型分析を行なう領域を特定したデータベースレコードを検索する、レチクルのベースライン像を格納する、レチクルの新しい像を格納する、新しい像をベースライン像と比較する、欠陥の位置を格納する等々）を実行および制御するために適したコンピュータシステムは、種々のベンダから得ることができる。好ましい１つの実施形態では、Ｓｉｌｉｃｏｎ  Ｇｒａｐｈｉｃｓ  ０−２００コンピュータ（カリフォルニア州マウンテンビュー市）またはＳｕｎ  ＳＰＡＲＣ（カリフォルニア州サニーヴェイル市所在のサン・マイクロシステムズ）を利用して良い。いずれの場合も、コンピュータシステムは、入出力ポートに結合された１つまたはそれ以上のプロセッサと、適切なバスまたは他の通信メカニズムを介した１つまたはそれ以上のメモリを有することが好ましい。
【００７０】
ここで使用される「電子表象」という用語は、あらゆる機械可読な表象をカバーする。このような表象は、一般に、磁気式、電気式、または光学式に可読な媒体に格納される。このような表象の内容は、電気信号、磁気信号、電磁信号、光信号等々として伝送することができる。
【００７１】
光ビーム、電子ビーム、または他の検査システムは、本発明による方法工程の多くを実行するコンピュータシステムに一体化されていることが好ましい。このような複合システムは、（ａ）メモリに格納された（好ましくは圧縮された）ベースライン像と、（ｂ）レチクルの光ビーム像または電子ビーム像を生成するように構成された結像システムと、（ｃ）ベースライン像と現テスト像とを比較して欠陥を識別するように構成された処理装置と、を少なくとも含むことが好ましい。結像システムは、最低限でも、（ｉ）レチクルの特定の場所に直接放射するように方向付けられた照射源と、（ｉｉ）レチクルによって散乱された照射源をもとにしてレチクルの像を検出するように方向付けられた１つまたはそれ以上の検出器と、を含むのが一般的である。結像システムは、さらに走査手段を含んでも良い。
【００７２】
以上では、理解を明確にする目的で本発明を詳しく説明したが、添付した特許請求の範囲を逸脱しない範囲内ならば、特定の変更および修正を加えられることは明らかである。ここで、本発明の工程および装置を実現する代替の方法が数多く存在することに注意が必要である。例として、対応する回路図ネットリストまたはデータベース内にタグを提供することによって、回路パターンのクリティカル領域をフラグ付けし、次いで、レチクルの検査にその回路図データベースを使用しても良い。別の例として、検査の基準が緩いこと、または検査が行われないことを示すように、領域のフラグ付けを行っても良い（例えばノンクリティカルなＣＭＰ層の場合等）。また、フラグ付けされない領域とフラグ付けされた領域との両方に実行される通常の分析に加えて追加の検査分析が行われることを示すように、領域のフラグ付けを行っても良い。したがって、以上で取り上げた実施形態は、例示を目的としたものであって、本発明の内容を限定するものではない。このため本発明は、本明細書で特定した詳細に限定されることなく、添付した特許請求の範囲の範囲および同等物の範囲内で、種々の変更を加えることが可能である。
【符号の説明】
【００７３】
２０２…検査ポート
２０４…外部ポート
２０６…ストレージポート
２０８…自動ローダ
２１０…アーム
２１０’…アームの別の状態
２１０”…アームのさらに別の状態
２１２…ロボット
２１４…レチクル
２１６…レチクルストッカステーション
２５０…レチクル検査ステーション
２５０…トランジスタの表象
２５２…コンピュータシステム
２５２…拡散層の電子表象
２５４…設計者の意図に関する情報
２５４…ポリ層の電子表象
２５６…フラグ付きクリティカル領域
２５８…アクティブ領域
２６０…ポリシリコンの条片
３００…回路パターンデータベース
３０２…ポリシリコンの条片
３０４…クリティカルな部分
３０６…ベース表象
３０８…シャドウ表象
３１０…フラグ付き領域
４００…回路パターンレイアウト
４０２，４０４，４０６，４０８…図形
４１０…セルＡ
４１２…セルＢ
５００…第１の例のデータベース
５０２…セルＡの規定
５０４…セルＢの規定
５０６…セルのリスト
５２０…第２の例のデータベース
５３０…第３の例のデータベース
８０２ａ…エッジの正の差
８０２ｂ…エッジの負の差
８０４ａ…テスト形状の平均幅
８０４ｂ…ベースライン形状の平均幅
８０６…テスト形状
８０８…ベースライン形状
８５２…ベースライン形状
８５４…エッジの差
８５６…テスト形状
８５８…ベースライン形状
８６０…テスト形状
９００…レチクル検査ステーション−レチクルストッカステーション
【図１】
2010044414.tif 000003
【図２】
2010044414.tif 000004
【図３】
2010044414.tif 000005
【図４】
2010044414.tif 000006
【図５Ａ】
2010044414.tif 000007
【図５Ｂ】
2010044414.tif 000008
【図５Ｃ】
2010044414.tif 000009
【図６】
2010044414.tif 000010
【図７】
2010044414.tif 000011
【図８Ａ】
2010044414.tif 000012
【図８Ｂ】
2010044414.tif 000013
【図８Ｃ】
2010044414.tif 000014
【図９】
2010044414.tif 000015
【手続補正書】
【提出日】平成21年12月11日(2009.12.11)
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００６６
【補正方法】変更
【補正の内容】
【００６６】
本発明は、任意の適切な検査システムまたは製造システムとともに使用することができる。図９は、本発明の好ましい実施形態において図６の構成１０８が実行されるレチクル検査ステーション−レチクルストッカステーション９００を示した図である。レチクルを自動的に搬送するための自動ローダ２０８は、レチクル検査ステーション６５０の検査ポート２０２に向かって延びるアーム２１０を有したロボット２１２を含む。アーム２１０は、回転して外部ポート２０４に向かって延びることができ、このときの状態が符号２１０’で示されている。同様に、符号２１０”で示されている状態において、ロボットアームは、レチクルストッカステーション２１６のストレージポート２０６に向かって延びることができる。このレチクルストッカステーション２１６は、一般に、レチクルを保管するための多数のスロットまたはトラックを含む。ロボットアームは、さらに延びてレチクルストッカステーション２１６からレチクル２１４を引き出すように設計されている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００６７
【補正方法】変更
【補正の内容】
【００６７】
本発明の１つの実施形態にしたがうと、代表的な検査工程は、レチクル２１４を外部ポート２０４に置いた後にスタートする。これは、例えば続く検査の用途において使用するまでレチクルをレチクルストッカステーション２１６に保管することを意図して行われる。位置２１０’にあるロボットアームは、図９に示すように延びることによって、レチクルを外部ポート２０４から搬送し、レチクルストッカステーション２１６のローディングポートに保管する。例えば製造用にレチクルが必要とされる場合は、ロボットアーム２１０”は、レチクル２１４をローディングポートから引き出して、検査システム６５０の検査ポート２０２に置く。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００６８
【補正方法】変更
【補正の内容】
【００６８】
検査システム６５０は、コンピュータシステム６５２に結合されている。コンピュータシステム６５２では、図６で詳述した検査工程１０８が実行され、レチクルが検査をパスしたか否かが決定される。コンピュータシステム６５２は、検査システム６５０と一体化していても良いし、検査システム６５０から分離されていても良い。検査システム６５０は、例えば特殊な検査を必要とする領域にフラグ付けする等の、設計者の意図に関するデータ６５４を、データ構造の形で受信する。また、コンピュータシステム６５２は、検査システム６５０から像データを受信する。像データは、ユーザの設計意図に関するデータ６５４に少なくとも部分的に基づいて分析される。レチクルの検査が完了したら、レチクル２１４は、使用に備えて製造設備に搬送できるように、外部ポート２０４上に置かれる。これは、もちろん検査にパスしたことを想定した場合である。あるいは、レチクル２１４を修復またはリメイドしても良い。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００７３
【補正方法】変更
【補正の内容】
【００７３】
２０２…検査ポート
２０４…外部ポート
２０６…ストレージポート
２０８…自動ローダ
２１０…アーム
２１０’…アームの別の状態
２１０”…アームのさらに別の状態
２１２…ロボット
２１４…レチクル
２１６…レチクルストッカステーション
２５０…トランジスタの表象
２５２…拡散層の電子表象
２５４…ポリ層の電子表象
２５６…フラグ付きクリティカル領域
２５８…アクティブ領域
２６０…ポリシリコンの条片
３００…回路パターンデータベース
３０２…ポリシリコンの条片
３０４…クリティカルな部分
３０６…ベース表象
３０８…シャドウ表象
３１０…フラグ付き領域
４００…回路パターンレイアウト
４０２，４０４，４０６，４０８…図形
４１０…セルＡ
４１２…セルＢ
５００…第１の例のデータベース
５０２…セルＡの規定
５０４…セルＢの規定
５０６…セルのリスト
５２０…第２の例のデータベース
５３０…第３の例のデータベース
６５０…レチクル検査ステーション
６５２…コンピュータシステム
６５４…設計者の意図に関するデータ
８０２ａ…エッジの正の差
８０２ｂ…エッジの負の差
８０４ａ…テスト形状の平均幅
８０４ｂ…ベースライン形状の平均幅
８０６…テスト形状
８０８…ベースライン形状
８５２…ベースライン形状
８５４…エッジの差
８５６…テスト形状
８５８…ベースライン形状
８６０…テスト形状
９００…レチクル検査ステーション−レチクルストッカステーション
【手続補正６】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
集積回路の設計においてコンピュータによる設計の自動化（ＥＤＡ）ツールとともに使用される回路設計図であって、
前記回路設計図は、コンピュータ可読媒体上に格納され、集積回路上の前記回路設計図の少なくとも一層に関するレイアウトパターンの電子表象を含み、
前記レイアウトパターンは、
特定のフラグに関連付けられた第１のレイアウト領域と、
前記特定のフラグに関連付けられていない第２のレイアウト領域と
を備え、
前記第１のレイアウト領域は、レチクルまたは集積回路上の第１の処理領域に対応し、
前記第２のレイアウト領域は、前記レチクルまたは前記集積回路上の第２の処理領域に対応し、
前記第１のレイアウト領域の前記特定のフラグは、前記レチクルまたは前記集積回路における前記対応する第１の処理領域が、前記レチクルまたは前記集積回路上の前記第２の処理領域上で実行される第２の検査処理または製造処理と異なる第１の検査処理または製造処理を経ることを示し、
前記第１のレイアウト領域の前記特定のフラグは、検査システムまたは製造システムによって可読である、回路設計図。
【請求項２】
請求項１に記載の回路設計図であって、前記回路設計図は再使用可能である回路設計図。
【請求項３】
請求項１または請求項２に記載の回路設計図であって、
前記第１および第２の検査処理または製造処理は、レチクルの検査処理、レチクルの製造処理、集積回路の製造処理、製造された集積回路の検査処理のうちいずれかの工程である回路設計図。
【請求項４】
請求項１ないし請求項３のいずれか一項に記載の回路設計図であって、
前記回路設計図は、
（ｉ）前記第１のレイアウト領域を示すことなく前記レイアウトパターン全体を含むベース表象と、
（ii）前記レイアウトパターン全体を示すことなく前記第１のレイアウト領域をフラグ付けするシャドウ表象と
を含む、回路設計図。
【請求項５】
請求項４に記載の回路設計図であって、
前記ベース表象および前記シャドウ表象は、合わせて単一のレチクルを製造または検査するための命令を提供するように構成されている回路設計図。
【請求項６】
請求項４または請求項５に記載の回路設計図であって、
前記ベース表象は、単一のレチクルに変換されるように構成され、
前記シャドウ表象は、前記単一のレチクルの検査に使用される検査システムに命令を提供するように構成されている、回路設計図。
【請求項７】
請求項１ないし請求項６のいずれか一項に記載の回路設計図であって、
前記第１の検査処理は、
厳しい基準の閾値を使用して、前記レチクルまたは前記集積回路における前記第１の処理領域を前記第１のレイアウト領域と比較する工程と、
通常の基準の閾値を使用して、前記レチクルまたは前記集積回路における前記第１の処理領域の外側にある前記第２の処理領域を、前記第１のレイアウト領域の外側にある前記第２のレイアウト領域と比較する工程と
を含む回路設計図。
【請求項８】
請求項１ないし請求項６のいずれか一項に記載の回路設計図であって、
前記第１の検査処理は、厳しい基準の閾値を使用して、前記レチクルまたは前記集積回路における前記第１の処理領域を前記第１のレイアウト領域と比較する工程を含み、
前記レチクルまたは前記集積回路における前記第１の処理領域の外側にある前記第２の処理領域は、前記第１のレイアウト領域の外側にある前記第２のレイアウト領域と比較されない、回路設計図。
【請求項９】
請求項８に記載の回路設計図であって、
前記厳しい基準の閾値は、前記レチクルの第１の処理領域の線幅を、前記第１のレイアウト領域の線幅と比較するために使用される、回路設計図。
【請求項１０】
請求項８に記載の回路設計図であって、
前記厳しい基準の閾値は、前記レチクルの第１の処理領域の面積を、前記第１のレイアウト領域の面積と比較するために使用される、回路設計図。
【請求項１１】
請求項１ないし請求項１０のいずれか一項に記載の回路設計図であって、
前記第１の検査処理は、前記第１の処理領域中に欠陥があるか否かを判断するために実行される、回路設計図。
【請求項１２】
請求項１ないし請求項１１のいずれか一項に記載の回路設計図であって、
前記第１の検査処理または製造処理は、前記第２のレイアウト領域に関連付けられた前記第２の検査処理または製造処理とは質的に異なる、回路設計図。
【請求項１３】
請求項１ないし請求項１２のいずれか一項に記載の回路設計図であって、
前記レイアウトパターンは、レチクルまたは集積回路上の第３の処理領域に対応する第３のレイアウト領域を含み、
前記第３のレイアウト領域は、前記第１の検査処理または製造処理とは量的に異なる第３の検査処理または製造処理を示す第２のフラグに関連付けられている、回路設計図。
【請求項１４】
請求項１ないし請求項１２のいずれか一項に記載の回路設計図であって、
前記レイアウトパターンは、レチクルまたは集積回路上の第３の処理領域に対応する第３のレイアウト領域を含み、
前記第３のレイアウト領域は、前記第１の検査処理または製造処理とは質的に異なる第３の検査処理または製造処理を示す第２のフラグに関連付けられている、回路設計図。
【請求項１５】
パターンが形成された処理対象を検査する方法であって、
前記パターンの表象を用意する工程であって、前記表象は、フラグ付けされた複数のフラグ領域と、フラグ付けされていない非フラグ領域とを有し、前記フラグ領域および前記非フラグ領域の各々は、前記パターンにおける個々の領域に対応する、工程と、
前記処理対象上に前記パターンの少なくとも一部を形成する処理を前記処理対象上で実施する工程と、
前記処理対象上において前記パターンが形成された領域のうち、前記表象の前記非フラグ領域に対応する領域のみを検査し、前記表象の前記フラグ領域を検査しないことによって、前記処理対象上に形成されたパターンの欠陥を検査する工程と
を備える方法。
【請求項１６】
前記処理対象は集積回路である請求項１５に記載の方法。
【請求項１７】
前記処理対象はレクチルである請求項１５または請求項１６に記載の方法。
【請求項１８】
前記表象は前記パターンの電子表象である請求項１５ないし請求項１７のいずれか一項に記載の方法。
【請求項１９】
処理対象を処理する方法であって、
前記処理対象のためのレイアウトパターンの電子表象を処理システムに用意する工程であって、前記電子表象は、前記処理対象の関連クリティカル領域に特殊な製造技術が必要であることを前記処理システムに示すフラグ付きクリティカル領域を有する、工程と、
前記電子表象の前記フラグ付きクリティカル領域に関連付けられた前記処理対象の前記関連クリティカル領域を前記特殊な製造技術で製造し、前記処理対象の他の領域を前記特殊な製造技術とは異なる標準的な製造技術で製造することによって、前記電子表象に基づいて前記処理対象を製造する工程と
を備える方法。
【請求項２０】
請求項１９に記載の方法であって
前記電子表象の前記フラグ付きクリティカル領域は、前記処理システムによって可読なフラグを含む方法。
【請求項２１】
請求項１９または請求項２０に記載の方法であって、
前記電子表象の前記フラグ付きクリティカル領域は、前記レイアウトパターンの全体をベース表象と共に規定するシャドウ表象に規定されている方法。
【請求項２２】
請求項１９ないし請求項２１のいずれか一項に記載の方法であって、さらに、
前記処理対象の前記関連クリティカル領域を、前記処理対象の他の部分とは異なる態様で検査する工程を含む方法。
【請求項２３】
クリティカル領域に関連付けられた特殊分析領域と、通常領域に関連付けられた通常分析領域とを有する処理対象を検査する方法であって、
前記処理対象の電子表象を用意する工程であって、前記電子表象は、前記通常分析領域に関連付けられた通常領域と、前記特殊分析領域に関連付けられたフラグ付きクリティカル領域とを有する、工程と、
前記処理対象のテスト像を用意する工程と、
前記テスト像の予想パターンを含むベースライン表象を用意する工程と、
（ｉ）前記処理対象の前記通常分析領域に対応する前記テスト像の領域および前記ベースライン表象の領域を、通常の分析によって比較し、（ii）前記処理対象の前記特殊分析領域に対応する前記テスト像の領域および前記ベースライン表象の領域を、前記通常の分析とは異なる特殊な分析によって比較することによって、前記テスト像を前記ベースライン表象と比較する工程と
を備える方法。
【請求項２４】
請求項２３に記載の方法であって、
前記テスト像は電子光学像である方法。
【請求項２５】
請求項２３または請求項２４に記載の方法であって、
前記特殊な分析は、前記通常の分析より厳しい基準の閾値によって実行される方法。
【請求項２６】
請求項２３ないし請求項２５のいずれか一項に記載の方法であって、
前記通常の分析は、第１の閾値を使用して、前記テスト像および前記ベースライン表象における対応する形状のエッジ位置を比較し、
前記特殊な分析は、第２の閾値を使用して、前記テスト像および前記ベースライン表象における対応する形状のエッジ位置を比較する、方法。
【請求項２７】
請求項２３ないし請求項２６のいずれか一項に記載の方法であって、
前記特殊な分析は、前記テスト像および前記ベースライン表象における対応する形状の線幅を比較する方法。
【請求項２８】
請求項２７に記載の方法であって、
前記対応する形状はゲート電極である方法。
【請求項２９】
請求項２３ないし請求項２５のいずれか一項に記載の方法であって、
前記特殊な分析は、前記テスト像および前記ベースライン表象における対応する形状の面積を比較する方法。
【請求項３０】
請求項２９に記載の方法であって、
前記対応する形状はバイアスホールまたはコンタクトホールである方法。
【請求項３１】
請求項２３ないし請求項３０のいずれか一項に記載の方法であって、
前記比較する工程は、前記特殊分析領域における特殊なパラメータが、前記ベースライン表象の特殊分析領域に関連付けられたパラメータに含まれる第１の閾値の範囲内であるか否かを判断する工程を備える方法。
【請求項３２】
請求項３１に記載の方法であって、
前記比較する工程は、さらに、前記特殊分析領域における通常のパラメータが、前記ベースライン表象の通常分析領域に関連付けられたパラメータに含まれる第２の閾値の範囲内であるか否かを判断する工程を備える方法。
【請求項３３】
請求項３２に記載の方法であって、
前記第２の閾値は前記第１の閾値より大きい値を有する方法。
【請求項３４】
請求項３２または請求項３３に記載の方法であって、
前記特殊なパラメータは前記特殊分析領域の平均幅または線幅である方法。
【請求項３５】
請求項３４に記載の方法であって、
前記通常のパラメータは前記テスト像の通常分析領域におけるエッジ位置である方法。
【請求項３６】
請求項３２または請求項３３に記載の方法であって、
前記特殊なパラメータは前記特殊分析領域における形状の面積である方法。
【請求項３７】
請求項２３ないし請求項３６のいずれか一項に記載の方法であって、
前記特殊な分析は、前記通常の分析と質的に異なるアルゴリズムを実行する方法。
【請求項３８】
前記処理対象は集積回路である請求項２３ないし請求項３７のいずれか一項に記載の方法。
【請求項３９】
パターンが形成された処理対象を検査する方法であって、
前記パターンの表象を用意する工程であって、前記表象は、フラグ付けされた複数のフラグ領域と、フラグ付けされていない非フラグ領域とを有し、前記フラグ領域および前記非フラグ領域の各々は、前記パターンにおける個々の領域に対応する、工程と、
前記処理対象上に前記パターンの少なくとも一部を形成する処理を前記処理対象上で実施する工程と、
前記処理対象上において前記パターンが形成された領域のうち、前記表象の前記フラグ領域に対応する領域のみを検査し、前記表象の前記非フラグ領域を、欠陥を許容可能な領域として検査しないことによって、前記処理対象上に形成されたパターンの欠陥を検査する工程と
を備える方法。
【請求項４０】
前記処理対象は集積回路である請求項３９に記載の方法。
【手続補正７】
【補正対象書類名】図面
【補正対象項目名】図９
【補正方法】変更
【補正の内容】
【図９】
2010044414.tif 000016