(57)【要約】【課題】無駄な消費電力を削減し、回路規模の増大及びコストの増大を回避する電力増幅器を提供する。【解決手段】分岐点１０２で分岐された一方の入力信号の位相をλ／４遅らせるλ／４移相回路１０３と、位相をλ／４遅らせた入力信号を増幅する高周波増幅器１０６との間にサーキュレータ１０４を設け、サーキュレータ１０４は高周波増幅器１０６からの反射信号を合成部１１０に出力する。合成部１１０は、分岐点１０２で分岐された他方の入力信号と、サーキュレータ１０４から出力された信号とを合成し、高周波増幅器１１２に出力する。【選択図】図４
2010258971.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を分配する分配手段と、
分配された前記入力信号の一方の位相をλ／４遅らせる移相手段と、
位相をλ／４遅らせた前記入力信号の一方を増幅する第１増幅手段と、
分配された前記入力信号の他方を増幅する第２増幅手段と、
前記移相手段と前記第１増幅手段との間に設けられ、前記第１増幅手段からの反射信号を前記第２増幅手段に供給する供給手段と、
前記第２増幅手段によって増幅された信号のインピーダンスを変換する変換手段と、
インピーダンスが変換された前記信号と、前記第１増幅手段によって増幅された信号とを合成する第１合成手段と、
を具備する電力増幅器。
【請求項２】
分配された前記入力信号の他方と、供給された前記反射信号とを合成する第２合成手段を具備する請求項１に記載の電力増幅器。
【請求項３】
前記第１合成手段及び前記第２合成手段のそれぞれにおける合成対象の信号の位相を揃える遅延手段を具備する請求項１に記載の電力増幅器。
【請求項４】
前記反射電力供給手段は、サーキュレータである請求項１に記載の電力増幅器。
【請求項５】
前記反射電力供給手段は、３ｄＢカプラである請求項１に記載の電力増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力増幅器に関する。
【背景技術】
【０００２】
近年、高効率な増幅器としてドハティ増幅器が検討されている。図１は、一般的なドハティ増幅器の構成図を示す（非特許文献１参照）。図１において、入力端子１１から入力された信号は、入力分配器１２で分配される。分配された一方の信号は、Ａ級またはＡＢ級でバイアスされたメインアンプ１３において増幅され、インピーダンス変換回路１４においてインピーダンス変換される。
【０００３】
分配された他方の信号は、λ／４線路１５を介してピークアンプ１６に入力され、Ｂ級またはＣ級でバイアスされたピークアンプ１６において増幅される。
【０００４】
インピーダンス変換回路１４及びピークアンプ１６から出力された信号は合成されて、出力端子１７から出力される。
【０００５】
また、入力分配器１２の代表的な構成であるウィルキンソン型電力分配回路を図２に示す。図２に示すウィルキンソン型分配回路は、インピーダンス変換回路２１と、インピーダンス変換回路２２と、ダミー抵抗２３とから構成される。
【０００６】
ここで、ドハティ増幅器の出力電力に対する効率の理想曲線を図３に示す。図３では、ドハティ増幅器の出力電力領域に対応して動作するピークアンプを示している。なお、メインアンプは出力電力領域にかかわらず動作し続ける。図３から分かるように、ドハティ増幅器では、出力電力を上げていくと、飽和出力からの出力バックオフが６ｄＢで第一の効率の最大値ηｍａｘを得る。さらに出力電力を上げていくと、飽和出力電力で第二の効率の最大値ηｍａｘを得る。
【０００７】
図３に示すように、第一の効率の最大値を得る出力電力より低い出力電力の領域では、ピークアンプは動作していないが、このときにも入力分配器１２で分配された電力の一方はピークアンプ１６へ供給され続ける。このため、ピークアンプ１６へ入力された電力はピークアンプ１６の入力部で反射され、入力分配器１２のダミー抵抗２３で熱となって消費されるという問題がある。また、この結果、ピークアンプが動作しない領域では入力電力が無駄に消費されるので、ドハティ増幅器としての動作利得が下がる。
【０００８】
これらの問題を解決するべく、例えば、特許文献１に開示の電力増幅器が知られている。特許文献１には、ピークアンプとメインアンプの両経路のアンプ構成を多段アンプとして利得を高めることにより、ピークアンプに入力される絶対電力が下がり、無駄な消費電力の絶対値を抑える方法が提案されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００６−１９７５５６号公報
【非特許文献】
【００１０】
【非特許文献１】“A New High Efficiency Power Amplifier for Modulated Waves”, Proceedings of the Institute of Radio Engineers, Vol.24, No.9, pp.1163-1182, September 1936
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、上述した特許文献１に開示の技術では、反射電力がダミー抵抗で熱として消費されることを低減することができるものの、少なからず無駄な消費電力が発生してしまう。さらに高出力電力を必要とするドハティ増幅器では、消費電力の増加を招き、より高い反射電力に耐え得るダミー抵抗が必要となるので、回路規模の増大及びコストの増大を招くといった問題がある。
【００１２】
本発明はかかる点に鑑みてなされたものであり、無駄な消費電力を削減し、回路規模の増大及びコストの増大を回避する電力増幅器を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の電力増幅器は、入力信号を分配する分配手段と、分配された前記入力信号の一方の位相をλ／４遅らせる移相手段と、位相をλ／４遅らせた前記入力信号の一方を増幅する第１増幅手段と、分配された前記入力信号の他方を増幅する第２増幅手段と、前記移相手段と前記第１増幅手段との間に設けられ、前記第１増幅手段からの反射信号を前記第２増幅手段に供給する供給手段と、前記第２増幅手段によって増幅された信号のインピーダンスを変換する変換手段と、インピーダンスが変換された前記信号と、前記第１増幅手段によって増幅された信号とを合成する第１合成手段と、を具備する構成を採る。
【発明の効果】
【００１４】
本発明によれば、無駄な消費電力を削減し、回路規模の増大及びコストの増大を回避することができる。
【図面の簡単な説明】
【００１５】
【図１】一般的なドハティ増幅器の構成図
【図２】入力分配器の代表的な構成であるウィルキンソン型電力分配回路の構成図
【図３】ドハティ増幅器の出力電力に対する効率の理想曲線を示す図
【図４】本発明の実施の形態１に係るドハティ増幅器の構成を示す図
【図５】本発明の実施の形態２に係るドハティ増幅器の構成を示す図
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。ただし、実施の形態において、同一機能を有する構成には同一符号を付し、重複する説明は省略する。
【００１７】
（実施の形態１）
図４は、本発明の実施の形態１に係るドハティ増幅器１００の構成を示す図である。図４において、入力端子１０１から入力された信号は、分岐点１０２において分岐され、分岐された信号の一方がλ／４移相回路１０３に出力され、分岐された信号の他方が遅延回路１０８に出力される。
【００１８】
λ／４移相回路１０３は、分岐された入力信号の位相を９０度（λ／４）遅らせ、サーキュレータ１０４に出力し、サーキュレータ１０４は、λ／４移相回路１０３から出力された信号を遅延回路１０５に出力すると共に、後述する高周波増幅部１０６で反射された信号をアイソレータ１０７に出力する。なお、サーキュレータ１０４は供給手段として機能する。
【００１９】
遅延回路１０５は、サーキュレータ１０４から出力された信号を遅延時間ａだけ遅らせ、高周波増幅部１０６に出力し、高周波増幅部１０６は、遅延回路１０５から出力された信号を増幅し、遅延回路１１４に出力する。
【００２０】
アイソレータ１０７は、１つの入力ポートから入力された信号を１つの出力ポートへ一方向にのみ出力する。ここでは、アイソレータ１０７は、サーキュレータ１０４から出力された信号を合成部１１０に出力し、合成部１１０から出力された信号がサーキュレータ１０４へ流れることを防止する。
【００２１】
遅延回路１０８は、分岐された入力信号を遅延時間２ａ＋ｃだけ遅らせ、アイソレータ１０９に出力し、アイソレータ１０９は、遅延回路１０８から出力された信号を合成部１１０に出力し、合成部１１０から出力された信号が遅延回路１０８へ流れることを防止する。
【００２２】
合成部１１０は、アイソレータ１０７から出力された信号、すなわち、高周波増幅部１０６で反射された信号と、アイソレータ１０９から出力された信号とを合成し、遅延回路１１１に出力する。
【００２３】
遅延回路１１１は、合成部１１０から出力された信号を遅延時間ａだけ遅らせ、高周波増幅部１１２に出力し、高周波増幅部１１２は、遅延回路１１１から出力された信号を増幅し、インピーダンス変換回路１１３に出力する。
【００２４】
インピーダンス変換回路１１３は、高周波増幅部１１２から出力された信号のインピーダンスを変換し、合成部１１５に出力する。
【００２５】
遅延回路１１４は、高周波増幅部１０６から出力された信号を遅延時間３ａ＋ｂ＋ｃだけ遅らせ、合成部１１５に出力し、合成部１１５は、インピーダンス変換回路１１３から出力された信号と遅延回路１１４から出力された信号とを合成し、出力端子１１６を介して出力する。
【００２６】
次に、図４に示したドハティ増幅器１００の動作原理について説明する。ここで、高周波増幅部１０６はドハティ増幅器１００におけるピークアンプとし、高周波増幅部１１２はドハティ増幅器１００におけるメインアンプとする。
【００２７】
まず、ドハティ増幅器１００は、サーキュレータ１０４とアイソレータ１０９を備えたことにより、高周波増幅部１０６からの反射電力が分岐点１０２へ入力されなくなり、分岐点１０２は、ダミー抵抗が不要となるので、出力信号ラインを２経路有する単純な２分配回路で構成されればよい。
【００２８】
入力信号は、分岐点１０２において、ピークアンプに入力される経路（ピークアンプ経路）とメインアンプに入力される経路（メインアンプ経路）の２経路に分岐される。ピークアンプ経路では、λ／４移相回路１０３とサーキュレータ１０４とを介してピークアンプに入力信号が供給される。
【００２９】
理想的なピークアンプは、最大飽和出力電力から６ｄＢのバックオフの出力電力領域から動作が始まる。そのため、バックオフが６ｄＢよりも大きな出力でドハティ増幅器１００が動作している場合には、ピークアンプがＯＦＦであり、ピークアンプへの入力信号はピークアンプの入力部で反射される。反射された電力はサーキュレータ１０４のアイソレーションポートから出力される。
【００３０】
そして、サーキュレータ１０４のアイソレーションポートから出力された信号は、アイソレータ１０７を介してメインアンプ経路へ供給される。そのため、メインアンプには、分岐点１０２でメインアンプ経路へ分岐された入力信号の電力と、ピークアンプで反射された電力との和が供給される。
【００３１】
このように、ピークアンプからの反射電力はメインアンプへ再供給されるため、分岐点１０２におけるダミー抵抗が不要となり、反射電力がダミー抵抗で熱として消費されることがなくなる。これにより、ドハティ増幅器１００の効率を改善することができ、また動作利得の向上を図ることができる。
【００３２】
また、合成部１１０及び合成部１１５では、それぞれ位相を揃えた信号同士を合成する必要があるため、ドハティ増幅器１００は遅延回路を設けている。図４に示すように、サーキュレータ１０４と高周波増幅部１０６との間に設けた遅延回路１０５の遅延時間をａとし、アイソレータ１０７の遅延時間をｂ、サーキュレータ１０４の遅延時間をｃとすると、サーキュレータ１０４から合成部１１０までの反射電力の遅延時間は“２ａ＋ｂ＋ｃ”となる。すなわち、メインアンプ経路の合成部１１０の入力部までに“２ａ＋ｂ＋ｃ”の遅延を設ければ、合成部１１０において両経路の位相を揃えることができる。ここでは、メインアンプ経路に遅延時間“２ａ＋ｃ”が設定された遅延回路１０８と、アイソレータ１０７の遅延時間ｂと同じ遅延時間ｂが設定されたアイソレータ１０９を挿入している。
【００３３】
また、遅延回路１０５は、高周波増幅部１０６の入力整合回路を含めた遅延時間であり、メインアンプ経路の入力部でも同じ遅延時間が設定された遅延回路１１１を挿入する。よって、遅延時間“３ａ＋ｂ＋ｃ”が設定された遅延回路１１４を高周波増幅部１０６と合成部１１５との間に挿入することにより、ピークアンプ経路とメインアンプ経路の位相を合成部１１５において揃えることができ、出力の合成損失を低減することができる。
【００３４】
このように実施の形態１によれば、ドハティ増幅器のピークアンプ前段にサーキュレータ１０４を設け、ピークアンプの反射電力をメインアンプ経路へ供給し、メインアンプへの入力信号と合成することにより、分岐点１０２におけるダミー抵抗が不要となり、反射電力がダミー抵抗で消費されなくなるので、ドハティ増幅器１００の効率を改善することができ、また動作利得の向上を図ることができる。さらに、回路規模の増大及びコストの増大を回避することができる。
【００３５】
（実施の形態２）
図５は、本発明の実施の形態２に係るドハティ増幅器２００の構成を示す図である。図５が図４と異なる点は、サーキュレータ１０４を３ｄＢカプラ２０１に変更した点である。図５において、３ｄＢカプラ２０１は、１つの入力ポートに対して、２つの出力ポートと、１つのアイソレーションポートの４ポートから構成される（なお、３ｄＢカプラ２０１の遅延時間をｄとする）。ここで、例えば、各ポートのインピーダンスが５０Ωに設定されているとすると、この２つの出力ポートを合成した場合には、出力インピーダンスは５０Ωの並列となり、２５Ωに変換されることになる。
【００３６】
高周波増幅部１０６と高周波増幅部１１２に用いられる大電力高周波デバイスは、単位チップを多数並列にして構成され、そのインピーダンスは数Ω以下となることが一般に知られている。当業者の間では既知のように、デバイスのインピーダンスを伝送線路のインピーダンスに合わせて整合を取るとき、その両者のインピーダンスの差が小さいほど整合回路が簡単になり、高周波増幅器を広帯域に良好な特性で動作させることができる。
【００３７】
このように実施の形態２によれば、出力の２ポートを合成した３ｄＢカプラ２０１を用いて、ピークアンプの反射電力をメインアンプの経路へ供給することにより、実施の形態１の効果に加えて、広帯域で良好な特性を有するドハティ増幅器を実現することができる。
【００３８】
なお、本実施の形態では、３ｄＢカプラとしてＣｏｕｐｌｅｄ−Ｌｉｎｅによる方向性結合器の例を示したが、本発明はこれに限らず、クワッドハイブリッド型分配器、ラットレースリング型分配器といった２ポート出力でアイソレーションポートを備えたカプラであれば、いずれの構成を用いてもよい。
【００３９】
また、３ｄＢカプラの入力インピーダンスを５０Ωとし、出力インピーダンスを２５Ωとして説明したが、本発明はこれに限らず、その他のインピーダンスでも同様の効果を得ることができる。
【産業上の利用可能性】
【００４０】
本発明にかかる電力増幅器は、例えば、無線通信装置、デジタルテレビ送信機などに適用できる。
【符号の説明】
【００４１】
１０１  入力端子
１０２  分岐点
１０３  λ／４移相回路
１０４  サーキュレータ
１０５、１０８、１１１、１１４  遅延回路
１０６、１１２  高周波増幅部
１０７、１０９  アイソレータ
１１０、１１５  合成部
１１３  インピーダンス変換回路
１１６  出力端子
２０１  ３ｄＢカプラ
【図１】
2010258971.tif 000003
【図２】
2010258971.tif 000004
【図３】
2010258971.tif 000005
【図４】
2010258971.tif 000006
【図５】
2010258971.tif 000007