(57)【要約】      （修正有）【課題】半導体パッケージに熱が加えられた場合に、半導体装置と配線基板とを接合する接合部に生じる応力を緩和し、クラックの発生を防止できる半導体パッケージを提供する。【解決手段】配線基板２１上に半導体装置２０が実装されている半導体パッケージ１０であって、半導体装置は、半導体基板と、半導体基板を貫通する貫通電極２５と、半導体基板と貫通電極とを隔離する空洞部２６と、貫通電極と平面視において重複しない位置に設けられた、配線基板３０と半導体装置とを電気的に接続する接続端子４０と、を有することを要件とする。【選択図】図２
2010267830.tif 000002
【特許請求の範囲】
【請求項１】
配線基板上に半導体装置が実装されている半導体パッケージであって、
前記半導体装置は、半導体基板と、
前記半導体基板を貫通する貫通電極と、
前記半導体基板と前記貫通電極とを隔離する空洞部と、
前記貫通電極と平面視において重複しない位置に設けられた、前記配線基板と前記半導体装置とを電気的に接続する接続端子と、を有する半導体パッケージ。
【請求項２】
配線基板上にインターポーザを介して半導体装置が実装されている半導体パッケージであって、
前記インターポーザは、基板と、
前記基板を貫通する貫通電極と、
前記基板と前記貫通電極とを隔離する空洞部と、
前記貫通電極と平面視において重複しない位置に設けられた、前記配線基板と前記半導体装置とを電気的に接続する接続端子と、を有する半導体パッケージ。
【請求項３】
前記空洞部により露出されている前記貫通電極の側面には絶縁膜が形成されている請求項１又は２記載の半導体パッケージ。
【請求項４】
前記空洞部には樹脂が充填されている請求項１乃至３の何れか一項記載の半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置と配線基板とを含んで構成された半導体パッケージに関する。
【背景技術】
【０００２】
従来から、配線基板上に半導体装置を実装した半導体パッケージが知られている。図１は、従来の半導体パッケージを部分的に例示する断面図である。図１を参照するに半導体パッケージ３００は、半導体装置４００と、配線基板５００とを有する。半導体装置４００は、半導体基板４１０と、電極パッド４２０と、接続端子４３０とを有する。
【０００３】
半導体基板４１０には、半導体集積回路（図示せず）等が形成されている。半導体基板４１０の材料としては、例えばシリコン等を用いることができる。電極パッド４２０上には電極となる接続端子４３０が形成されている。接続端子４３０としては、例えばはんだバンプ等を用いることができる。
【０００４】
配線基板５００は、絶縁層５３０と、配線層５４０と、ソルダーレジスト層５５０とを有する。配線基板５００において、絶縁層５３０上には配線層５４０が形成され、更に開口部５５０ｘを有するソルダーレジスト層５５０が形成されている。配線層５４０としては、例えばＣｕ等を用いることができる。絶縁層５３０としては、例えばエポキシ系樹脂や、エポキシ系樹脂にガラス繊維製の布（クロス）を含ませたもの（ガラスエポキシ）等を用いることができる。
【０００５】
半導体装置４００の接続端子４３０は、配線基板５００の配線層５４０の開口部５５０ｘから露出する部分と電気的に接続されている（例えば、特許文献１、２参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−１５３３４０号公報
【特許文献２】特開２００９−０１６６７７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、絶縁層５３０として例えばガラスエポキシを用いた場合、その熱膨脹係数は１８ｐｐｍ／℃程度である。一方、半導体基板４１０として例えばシリコンを用いた場合、その熱膨脹係数は３ｐｐｍ／℃程度である。このような熱膨脹係数の差から、半導体パッケージ３００に熱が加えられた場合に、半導体基板４１０に比べて配線基板５００が大きく反るため、半導体基板４１０と配線基板５００との接合部（接続端子４３０近傍）に応力が生じ、接続端子４３０と配線層５４０との界面や接続端子４３０近傍の半導体基板４１０にクラックが発生するという問題があった。
【０００８】
上記の点に鑑みて、半導体パッケージに熱が加えられた場合に、半導体装置と配線基板とを接合する接合部に生じる応力を緩和し、クラックの発生を防止できる半導体パッケージを提供することを課題とする。
【課題を解決するための手段】
【０００９】
本半導体パッケージは、配線基板上に半導体装置が実装されている半導体パッケージであって、前記半導体装置は、半導体基板と、前記半導体基板を貫通する貫通電極と、前記半導体基板と前記貫通電極とを隔離する空洞部と、前記貫通電極と平面視において重複しない位置に設けられた、前記配線基板と前記半導体装置とを電気的に接続する接続端子と、を有することを要件とする。
【発明の効果】
【００１０】
開示の技術によれば、半導体パッケージに熱が加えられた場合に、半導体装置と配線基板とを接合する接合部に生じる応力を緩和し、クラックの発生を防止できる半導体パッケージを提供することができる。
【図面の簡単な説明】
【００１１】
【図１】従来の半導体パッケージを部分的に例示する断面図である。
【図２】第１の実施の形態に係る半導体パッケージを例示する断面図である。
【図３】図２のＡ部を矢印方向から平面視した図である。
【図４】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その１）である。
【図５】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その２）である。
【図６】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その３）である。
【図７】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その４）である。
【図８】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その５）である。
【図９】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その６）である。
【図１０】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その７）である。
【図１１】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その８）である。
【図１２】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その９）である。
【図１３】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その１０）である。
【図１４】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その１１）である。
【図１５】第１の実施の形態に係る半導体パッケージの製造工程を例示する図（その１２）である。
【図１６】シミュレーションに用いたサンプルを示す断面図である。
【図１７】Ｓパラメータシミュレーション結果を例示する図である。
【図１８】半導体パッケージの等価回路を例示する図である。
【図１９】静電容量シミュレーション結果を例示する図である。
【図２０】第１の実施の形態の変形例１に係る半導体パッケージを例示する断面図である。
【図２１】第２の実施の形態に係る半導体パッケージを例示する断面図である。
【発明を実施するための形態】
【００１２】
以下、図面を参照して、実施の形態の説明を行う。
【００１３】
〈第１の実施の形態〉
［第１の実施の形態に係る半導体パッケージの構造］
始めに、第１の実施の形態に係る半導体パッケージの構造について説明する。図２は、第１の実施の形態に係る半導体パッケージを例示する断面図である。図３は、図２のＡ部を矢印方向から平面視した図である。ただし、図３において、後述する第１絶縁層２４は省略されている。図２において、Ｘ方向は後述する半導体基板２１の一方の面２１ａと平行な方向、Ｙ方向はＸ方向に垂直な方向（紙面奥行き方向）、Ｚ方向はＸ方向及びＹ方向に垂直な方向をそれぞれ示している。
【００１４】
図２及び図３を参照するに、第１の実施の形態に係る半導体パッケージ１０は、半導体装置２０と、配線基板３０とを有する。半導体装置２０は、半導体基板２１と、絶縁膜２２と、第１配線層２３と、第１絶縁層２４と、貫通電極２５と、空洞部２６と、第２配線層２７と、第２絶縁層２８と、金属層２９と、接続端子４０とを有する。
【００１５】
半導体基板２１は、半導体集積回路（図示せず）を有し、半導体集積回路（図示せず）は、拡散層（図示せず）やビア（図示せず）等を含んで構成されている。半導体基板２１の材料としては、例えばシリコン等を用いることができる。半導体基板２１の厚さは、例えば２００μｍとすることができる。半導体基板２１の大きさ（平面視）は、例えば２０ｍｍ角とすることができる。なお、平面視とはＺ方向から視た場合を指す（以下、同じ）。
【００１６】
絶縁膜２２は、半導体基板２１の表面（空洞部２６の外壁面を除く）を覆うように設けられている。絶縁膜２２は、半導体基板２１と第１配線層２３等との間を絶縁するための膜である。絶縁膜２２としては、例えば酸化膜（例えば、熱酸化膜）を用いることができる。絶縁膜２２として、熱酸化膜を用いた場合、絶縁膜２２の厚さは、例えば１．５μｍとすることができる。
【００１７】
第１配線層２３は、第１金属層２３ａ及び第２金属層２３ｂを含んで構成されており、絶縁膜２２を介して半導体基板２１の一方の面２１ａに形成されている。第１金属層２３ａの材料としては、例えばＣｕ等を用いることができる。第１金属層２３ａの厚さは、例えば５μｍとすることができる。第２金属層２３ｂの材料としては、例えばＴｉ等を用いることができる。第２金属層２３ｂの厚さは、例えば１００ｎｍとすることができる。
【００１８】
第１絶縁層２４は、第１配線層２３を覆うように、絶縁膜２２を介して半導体基板２１の一方の面２１ａに形成されている。第１絶縁層２４は、空洞部２６の一部を露出する開口部２４ｘを有する。第１絶縁層２４の材料としては、例えばポリイミド系樹脂等を用いることができる。第１絶縁層２４の厚さは、例えば１０μｍとすることができる。
【００１９】
貫通電極２５は、半導体基板２１の一方の面２１ａから他方の面２１ｂに貫通する電極である。貫通電極２５の一端は、第１配線層２３と電気的に接続されている。貫通電極２５の他端は、第２配線層２７と電気的に接続されている。貫通電極２５の配設ピッチは、適宜選択することが可能であるが、例えば２００μｍとすることができる。
【００２０】
貫通電極２５は、例えば平面視において（半導体基板２１の一方の面２１ａ側から見て）円形であり、その直径は、例えば１００μｍとすることができる。貫通電極２５の材料としては、例えばＣｕ等を用いることができる。
【００２１】
空洞部２６は、貫通電極２５の側面に形成された絶縁膜２２を露出するように、貫通電極２５の周囲に設けられている。空洞部２６は、例えば平面視において（半導体基板２１の一方の面２１ａ側から見て）円環状に形成されており、その外径は例えば１６０μｍ、内径は例えば１００μｍとすることができる。この場合、空洞部２６の幅Ｌ１は３０μｍとなる。なお、幅Ｌ１は３０μｍには限定されず１０〜１００μｍ程度としても構わない。
【００２２】
第２配線層２７は、第１金属層２７ａ及び第２金属層２７ｂを含んで構成されており、絶縁膜２２を介して半導体基板２１の他方の面２１ｂに形成されている。第１金属層２７ａの材料としては、例えばＣｕ等を用いることができる。第１金属層２７ａの厚さは、例えば５μｍとすることができる。第２金属層２７ｂの材料としては、例えばＴｉ等を用いることができる。第２金属層２７ｂの厚さは、例えば１００ｎｍとすることができる。
【００２３】
第２絶縁層２８は、第２配線層２７を覆うように、絶縁膜２２を介して半導体基板２１の他方の面２１ｂに形成されている。第２絶縁層２８は、空洞部２６の一部を露出する開口部２８ｘと、第２配線層２７の一部を露出する開口部２８ｙとを有する。第２絶縁層２８の材料としては、例えばポリイミド系樹脂等を用いることができる。第２絶縁層２８の厚さは、例えば１０μｍとすることができる。
【００２４】
金属層２９は、開口部２８ｙ内に露出する第２配線層２７上に形成されている。金属層２９の材料としては、例えばＡｕ等を用いることができる。金属層２９の材料として、第２配線層２７上にＮｉ及びＡｕをこの順番で積層したＮｉ／Ａｕ層や、第２配線層２７上にＮｉ、Ｐｄ、及びＡｕをこの順番で積層したＮｉ／Ｐｄ／Ａｕ層等を用いても構わない。又、金属層２９は、形成されていなくても構わない。金属層２９としてＮｉ／Ｐｄ／Ａｕ層を用いた場合には、例えばＮｉ層の厚さは１μｍ、Ｐｄ層の厚さは１μm、Ａｕ層の厚さは０．０５μｍとすることができる。
【００２５】
接続端子４０は、開口部２８ｙ内に露出する金属層２９上に形成されている。接続端子４０は、貫通電極２５を介して第１配線層２３と電気的に接続されている。接続端子４０は、半導体装置２０と配線基板３０とを電気的に接続するために設けられた端子であり、配線基板３０の金属層３６と電気的に接続されている。接続端子４０としては、はんだボール、Ａｕバンプ、導電性ペースト等を用いることができる。接続端子４０として、はんだボールを用いた場合には、接続端子４０の材料として、例えば、Ｐｂを含む合金、ＳｎとＢｉの合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
【００２６】
配線基板３０は、第１絶縁層３３ａと、第２絶縁層３３ｂと、第３絶縁層３３ｃと、第１配線層３４ａと、第２配線層３４ｂと、第３配線層３４ｃと、第４配線層３４ｄと、ソルダーレジスト層３５と、金属層３６とを有するビルドアップ配線層を備えた配線基板である。配線基板３０の大きさ（平面視）は、例えば４０ｍｍ角とすることができる。
【００２７】
配線基板３０において、最下層には、第１配線層３４ａが形成されている。第１配線層３４ａを覆うように第１絶縁層３３ａが形成され、第１絶縁層３３ａ上には第２配線層３４ｂが形成されている。更に、第２配線層３４ｂを覆うように第２絶縁層３３ｂが形成され、第２絶縁層３３ｂ上には第３配線層３４ｃが形成されている。更に、第３配線層３４ｃを覆うように第３絶縁層３３ｃが形成され、第３絶縁層３３ｃ上には第４配線層３４ｄが形成されている。第１配線層３４ａは第１絶縁層３３ａから露出しており、マザーボード等と接続される電極パッドとして機能する。
【００２８】
第１配線層３４ａと第２配線層３４ｂとは、第１絶縁層３３ａに形成された第１ビアホール３３ｘを介して電気的に接続されている。又、第２配線層３４ｂと第３配線層３４ｃとは、第２絶縁層３３ｂに形成された第２ビアホール３３ｙを介して電気的に接続されている。又、第３配線層３４ｃと第４配線層３４ｄとは、第３絶縁層３３ｃに形成された第３ビアホール３３ｚを介して電気的に接続されている。
【００２９】
第４配線層３４ｄを覆うように、開口部３５ｘを有するソルダーレジスト層３５が形成されている。ソルダーレジスト層３５の開口部３５ｘ内の第４配線層３４ｄ上には、金属層３６が形成されている。金属層３６は、例えば、ソルダーレジスト層３５の開口部３５ｘ内の第４配線層３４ｄ上にＮｉめっき層とＡｕめっき層をこの順に積層したＮｉ／Ａｕめっき層等とすることができる。金属層３６と半導体装置２０の接続端子４０とは、電気的に接続されている。
【００３０】
このように、半導体装置２０は、接続端子４０を介して配線基板３０と電気的及び機械的に接続されている。ところで、貫通電極２５の周囲には空洞部２６が設けられているため、接続端子４０はＸ方向及びＹ方向にわずかに移動可能である。
【００３１】
ここで、半導体パッケージ１０に熱が加えられた場合を考えると、前述のように半導体装置２０と配線基板３０とは一般に熱膨張係数に差があるため、接合部（接続端子４０近傍）に応力が生じるとも考えられる。しかしながら、接続端子４０はＸ方向及びＹ方向にわずかに移動可能であるため、接合部（接続端子４０近傍）に生じる応力を大幅に緩和することができる。従って、接合部（接続端子４０近傍）にクラックが発生することを防止できる。以上が、第１の実施の形態に係る半導体パッケージの構造である。
【００３２】
［第１の実施の形態に係る半導体パッケージの製造方法］
続いて、第１の実施の形態に係る半導体パッケージの製造方法について説明する。図４〜図１５は、第１の実施の形態に係る半導体パッケージの製造工程を例示する図である。図４〜図１５において、図２及び図３に示す半導体パッケージ１０と同一構成部分には同一符号を付し、その説明を省略する場合がある。
【００３３】
始めに、図４に示す工程では、半導体装置２０を構成する半導体基板２１に、半導体基板２１の一方の面２１ａから他方の面２１ｂに貫通する複数の貫通孔２１ｘを形成する。半導体基板２１は、例えばシリコンから構成されている。半導体基板２１の厚さは、例えば２００μｍとすることができる。
【００３４】
半導体基板２１がシリコンから構成されている場合、貫通孔２１ｘは、例えば、反応性イオンエッチング（DRIE：Deep Reactive Ion Etch）等の異方性エッチング法により形成することができる。貫通孔２１ｘは、例えば平面視円形であり、その直径は、例えば１００μｍとすることができる。又、貫通孔２１ｘのピッチは、例えば２００μｍとすることができる。なお、本実施の形態では、半導体基板２１がシリコンから構成されている場合を例に挙げて以下の説明を行う。
【００３５】
次いで、図５に示す工程では、半導体基板２１の表面（貫通孔２１ｘの壁面に対応する部分の半導体基板２１の面も含む）を覆う絶縁膜２２を形成する。絶縁膜２２としては、例えば、酸化膜（例えば、熱酸化膜）ＳｉＯ２を用いることができる。絶縁膜２２として熱酸化膜を用いた場合、例えば、シリコンからなる半導体基板２１を熱酸化することで、半導体基板２１の表面を覆う熱酸化膜を形成する。絶縁膜２２として熱酸化膜を用いる場合、絶縁膜２２の厚さは、例えば１．５μｍとすることができる。
【００３６】
次いで、図６に示す工程では、図５に示す構造体の下面に、金属板４１を貼り付ける。金属板４１は、電解めっき法により、貫通電極２５を形成する際の給電層となる部材である。金属板４１としては、例えばＣｕ板等を用いることができる。
【００３７】
次いで、図７に示す工程では、金属板４１を給電層とする電解めっき法により、貫通孔２１ｘを充填するようにめっき膜を析出成長させることで、貫通電極２５を形成する。貫通電極２５を構成するめっき膜としては、例えばＣｕめっき膜を用いることができる。
【００３８】
次いで、図８に示す工程では、図７に示す構造体に設けられた金属板４１を除去した後、第１金属層２３ａ及び第２金属層２３ｂを含んで構成される第１配線層２３、及び第１金属層２７ａ及び第２金属層２７ｂを含んで構成される第２配線層２７を形成する。第１配線層２３は貫通電極２５の一方の端部と接続され、第２配線層２７は、貫通電極２５の他方の端部と接続される。すなわち、第１配線層２３と第２配線層２７とは、貫通電極２５を介して電気的に接続される。なお、図８（ａ）は断面図、図８（ｂ）は図８（ａ）のＡ部を矢印方向から平面視した図、図８（ｃ）は図８（ａ）のＢ部を矢印方向から平面視した図である。
【００３９】
第１配線層２３及び第２配線層２７は、例えばセミアディティブ法により形成される。第１配線層２３を、セミアディティブ法により形成する例を、より詳しく説明する（第２配線層２７も同様にして形成することができる）。先ず、無電解めっき法又はスパッタ法により、半導体基板２１の一方の面２１ａ全体に第２金属層２３ｂとなるシード層（図示せず）を形成する。シード層の材料としては、例えばＴｉ等を用いることができる。シード層の厚さは、例えば１００ｎｍとすることができる。続いて、シード層上に第１配線層２３に対応する開口部を備えたレジスト層（図示せず）を形成する。そして、シード層をめっき給電層に利用した電解めっき法により、レジスト層の開口部に第１金属層２３ａを形成する。第１金属層２３ａの材料としては、例えばＣｕ等を用いることができる。第１金属層２３ａの厚さは、例えば５μｍとすることができる。
【００４０】
続いて、レジスト層を除去した後に、第１金属層２３ａをマスクにしてシード層をエッチングし除去することにより、第１配線層２３を得る。なお、第１配線層２３及び第２配線層２７の形成方法としては、上述したセミアディティブ法の他にサブトラクティブ法などの各種の配線形成方法を用いることができる。
【００４１】
図８（ｂ）及び図８（ｃ）に示すように、第１配線層２３は、平面視において貫通電極２５と第２配線層２７とが隣接する部分近傍と、平面視において重複しないような形状とされている。これは、後述する図１２に示す工程において、半導体基板２１の一方の面２１ａ側から異方性エッチング法等により空洞部２６ｙを形成するためである。第１配線層２３を、このような形状にしておかないと、図１２に示す工程において、平面視において第２配線層２７と重複する部分の半導体基板２１を除去することができない。すなわち、貫通電極２５の側面に形成された絶縁膜２２を完全に露出するように、空洞部２６を形成することができない。第１配線層２３の、平面視において貫通電極２５と第２配線層２７とが隣接する部分近傍と、平面視において重複しない部分の大きさは、平面視において後述する空洞部２６ｙを含む大きさとすれば足りる。
【００４２】
次いで、図９に示す工程では、絶縁膜２２を介して半導体基板２１の一方の面２１ａに、第１配線層２３を覆うように、開口部２４ｘを有する第１絶縁層２４を形成する。又、絶縁膜２２を介して半導体基板２１の他方の面２１ｂに、第２配線層２７を覆うように、開口部２８ｘ及び２８ｙを有する第２絶縁層２８を形成する。開口部２４ｘ及び開口部２８ｘは、少なくとも後述する空洞部２６ｘ及び２６ｙに対応する位置にある絶縁膜２２を露出するように形成する。又、開口部２８ｙは、第２配線層２７の一部を露出するように形成する。
【００４３】
第１絶縁層２４及び第２絶縁層２８の材料としては、例えばポリイミド系樹脂等を用いることができる。第１絶縁層２４及び第２絶縁層２８の厚さは、例えば１０μｍとすることができる。第１絶縁層２４及び第２絶縁層２８は、例えば第１配線層２３及び第２配線層２７を覆うように、樹脂フィルムをラミネートした後に、樹脂フィルムをプレス（押圧）し、その後、１９０℃程度の温度で熱処理して硬化させることにより形成することができる。
【００４４】
次いで、図１０に示す工程では、開口部２８ｙ内に露出する第２配線層２７上に、金属層２９を形成する。金属層２９は、例えば無電解めっき法により形成することができる。金属層２９の材料としては、例えばＡｕ等を用いることができる。金属層２９の材料として、第２配線層２７上にＮｉ及びＡｕをこの順番で積層したＮｉ／Ａｕ層や、第２配線層２７上にＮｉ、Ｐｄ、及びＡｕをこの順番で積層したＮｉ／Ｐｄ／Ａｕ層等を用いても構わない。又、金属層２９は、形成されていなくても構わない。金属層２９としてＮｉ／Ｐｄ／Ａｕ層を用いた場合には、例えばＮｉ層の厚さは１μｍ、Ｐｄ層の厚さは１μm、Ａｕ層の厚さは０．０５μｍとすることができる。
【００４５】
次いで、図１１に示す工程では、貫通電極２５の側面に形成された絶縁膜２２を露出するように、空洞部２６ｘを形成する。この際、貫通電極２５の側面に形成された絶縁膜２２も除去し、空洞部２６ｘにより貫通電極２５の側面が露出するようにしても構わない。なお、図１１（ａ）は断面図、図１１（ｂ）は図１１（ａ）のＢ部を矢印方向から平面視した図である。ただし、図１１（ｂ）において、第２絶縁層２８は省略されている。
【００４６】
空洞部２６ｘは、半導体基板２１の他方の面２１ｂ側から、例えば反応性イオンエッチング（DRIE：Deep Reactive Ion Etch）等の異方性エッチング法により形成することができる。絶縁膜２２を構成するＳｉＯ２を除去するにはＣＦ４を用いることができ、半導体基板２１を構成するシリコンを除去するにはＳＦ６を用いることができる。なお、絶縁膜２２を構成するＳｉＯ２は、ＳＦ６ではほとんど除去されない。
【００４７】
なお、第２配線層２７の存在により、半導体基板２１の他方の面２１ｂ側からは、平面視において第２配線層２７と重複する部分の半導体基板２１及び絶縁膜２２を除去することができないため、図１１に示す工程においては、貫通電極２５の側面に形成された絶縁膜２２（又は、貫通電極２５の側面）の全体を露出させることはできない。
【００４８】
次いで、図１２に示す工程では、貫通電極２５の側面に形成された絶縁膜２２を完全に露出するように、空洞部２６ｙを形成する。この際、貫通電極２５の側面に形成された絶縁膜２２も除去し、空洞部２６ｙにより貫通電極２５の側面が完全に露出するようにしても構わない。なお、図１２（ａ）は断面図、図１２（ｂ）は図１２（ａ）のＡ部を矢印方向から平面視した図である。ただし、図１２（ｂ）において、第１絶縁層２４は省略されている。
【００４９】
空洞部２６ｙは、半導体基板２１の一方の面２１ａ側から、例えば反応性イオンエッチング（DRIE：Deep Reactive Ion Etch）等の異方性エッチング法により形成することができる。絶縁膜２２を構成するＳｉＯ２を除去するにはＣＦ４を用いることができ、半導体基板２１を構成するシリコンを除去するにはＳＦ６を用いることができる。なお、絶縁膜２２を構成するＳｉＯ２は、ＳＦ６ではほとんど除去されない。
【００５０】
空洞部２６ｘ及び２６ｙにより空洞部２６が完成し、空洞部２６により貫通電極２５の側面に形成された絶縁膜２２（又は、貫通電極２５の側面）の全体が完全に露出される。空洞部２６は、貫通電極２５の周囲に例えば平面視において（半導体基板２１の一方の面２１ａ側から見て）円環状に形成し、その外径は例えば１６０μｍ、内径は例えば１００μｍとすることができる。この場合、空洞部２６の幅Ｌ１（空洞部２６が形成されている部分の半導体基板２１と貫通電極２５の側面に形成された絶縁膜２２との隙間）は、３０μｍとなる。
【００５１】
次いで、図１３に示す工程では、開口部２８ｙ内に露出する金属層２９上に接続端子４０を形成する。接続端子４０は、貫通電極２５の一方の端部に直接形成するのではなく、第１配線層２３を介して金属層２９上に形成するため、貫通電極２５の位置に依存せずに自由に配置することができる（再配線）。接続端子４０としては、はんだボール、Ａｕバンプ、導電性ペースト等を用いることができる。接続端子４０として、はんだボールを用いた場合には、接続端子４０の材料として、例えば、Ｐｂを含む合金、ＳｎとＢｉの合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。接続端子４０は、半導体装置２０と配線基板３０とを電気的に接続する機能を有する。
【００５２】
次いで、図１４に示す工程では、配線基板３０を用意する。配線基板３０の金属層３６上にはプレソルダ３７が形成されている。プレソルダ３７は、例えば金属層３６に、はんだペーストを塗布しリフロー処理することにより得られる。なお、配線基板３０の製造方法は周知であるため、ここではその説明を省略する。  次いで、図１５に示す工程では、半導体装置２０の接続端子４０と配線基板３０のプレソルダ３７とを電気的に接続する。接続端子４０とプレソルダ３７との接続は、例えば、２３０℃に加熱し、はんだを融解させることにより行う。なお、半導体装置２０の接続端子４０が、はんだから構成されている場合には、接続端子４０及びプレソルダ３７は溶融し合金となり、一つのバンプが形成される。これにより、図２に示す半導体パッケージ１０が製造される。以上が、第１の実施の形態に係る半導体パッケージの製造方法である。
【００５３】
［Ｓパラメータシミュレーション結果］
続いて、第１の実施の形態に係る半導体パッケージ及び比較例１について、Ｓパラメータシミュレーションを実施した結果について説明する。図１６は、シミュレーションに用いたサンプルを示す断面図である。図１６において、半導体基板２１はＳｉ、絶縁膜２２はＳｉＯ２、第１配線層２３及び貫通電極２５はＣｕ、第１絶縁層２４はポリイミドである。又、Ｌ１＝可変、Ｌ２＝２００μｍ、Ｌ３＝１．５μｍ、φ１＝１００μｍとした。なお、図１６においてＬ１＝３０μｍとしたサンプルをサンプルＡ（第１の実施の形態に係る半導体パッケージ）、図１６においてＬ１＝０μｍとしたサンプル（空洞部２６が形成されていないサンプル）をサンプルＢ（比較例１に係る半導体パッケージ）とする。
【００５４】
図１７は、Ｓパラメータシミュレーション結果を例示する図である。図１７（ａ）は半導体基板２１の抵抗率が０．１Ω・ｃｍの場合のＳパラメータシミュレーション結果であり、図１７（ｂ）は半導体基板２１の抵抗率が１０Ω・ｃｍの場合のＳパラメータシミュレーション結果である。図１７（ａ）及び図１７（ｂ）において、ＡはサンプルＡ（Ｌ１＝３０μｍ）のＳパラメータシミュレーション結果を、ＢはサンプルＢ（Ｌ１＝０μｍ）のＳパラメータシミュレーション結果を示している。
【００５５】
なお、Ｓパラメータとは、周知のように所定の４端子回路網の入力端子及び出力端子に特性インピーダンス（例えば５０Ω）の線路を接続した高周波信号を入力したときの４端子回路網における伝送特性を示したものである。ここでは、入力端に電圧が入射したとき、出力端にどれだけの電圧が伝わるかを表す電圧透過係数Ｓ２１を用いた。電圧透過係数Ｓ２１は、０ｄＢに近いほど（減衰量が小さいほど）、高周波特性に優れていることを示す。図１７に示すように、半導体基板２１の抵抗率に関わらず、サンプルＡの方が、サンプルＢよりも高周波特性に優れているという結果が得られた。
【００５６】
図１８は、半導体パッケージの等価回路を例示する図である。図１８において、図２と同一構成部分には同一符号を付し、その説明を省略する場合がある。図１８に示すように、半導体基板２１、絶縁膜２２、及び貫通電極２５を有する半導体パッケージの等価回路は、半導体基板２１の静電容量Ｃ２１及び抵抗Ｒ２１、絶縁膜２２の静電容量Ｃ２２、貫通電極２５のインダクタンスＬ２５及び抵抗Ｒ２５により表すことができる。
【００５７】
貫通電極２５と半導体基板２１とは、絶縁膜２２の静電容量Ｃ２２を介して電気的に接続されており、その結果、高周波特性が損なわれる。高周波特性を改善するためには、絶縁膜２２を厚くして静電容量Ｃ２２を小さくすればよいが、絶縁膜２２を厚くすることには限界があり現実的には困難をともなう。
【００５８】
絶縁膜２２を厚くすることに代えて、貫通電極２５と半導体基板２１との間に空洞部２６を設けることにより、絶縁膜２２を厚くするのと同様に静電容量Ｃ２２を小さくすることができる。その結果、図１７に示すように、空洞部２６を有する第１の実施の形態に係る半導体パッケージ（サンプルＡ）は、空洞部２６を有さない半導体パッケージ（サンプルＢ）よりも高周波特性に優れている。以上が、Ｓパラメータシミュレーション結果である。
【００５９】
［静電容量シミュレーション結果］
続いて、第１の実施の形態に係る半導体パッケージにおいて、図１６に示すＬ１を変化させたときの絶縁膜２２の静電容量Ｃ２２（図１８参照）のシミュレーションを実施した結果について説明する。図１９は、静電容量シミュレーション結果を例示する図である。図１９（ａ）は半導体基板２１の抵抗率が１００Ω・ｃｍの場合の静電容量シミュレーション結果であり、図１９（ｂ）は半導体基板２１の抵抗率が０．１Ω・ｃｍの場合の静電容量シミュレーション結果である。図１９（ａ）及び図１９（ｂ）において、図１６に示すＬ１を０μｍ、１０μｍ、３０μｍ、６０μｍと変化させている。なお、Ｌ１＝０μｍは、空洞部２６が形成されていない状態である。
【００６０】
図１９に示すように、半導体基板２１の抵抗率に関わらず、Ｌ１が０μｍの場合に比べて、Ｌ１が１０μｍ、３０μｍ、又は６０μｍの場合の方が絶縁膜２２の静電容量Ｃ２２は小さくなり、高周波特性に優れているという結果が得られた。又、Ｌ１が１０μｍ、３０μｍ、６０μｍと大きくなるに従って絶縁膜２２の静電容量Ｃ２２は小さくなり、Ｌ１が広い方が高周波特性により優れているという結果が得られた。以上が、静電容量シミュレーション結果である。
【００６１】
このように、第１の実施の形態に係る半導体パッケージ１０によれば、貫通電極２５の周囲に空洞部２６が設けられているため、半導体装置２０と配線基板３０とを接続する接続端子４０はＸ方向及びＹ方向にわずかに移動可能である。その結果、半導体パッケージ１０に熱が加えられた場合にも、半導体装置２０と配線基板３０との熱膨張係数の差に起因して接合部（接続端子４０近傍）に生じる応力を大幅に緩和することが可能となり、接合部（接続端子４０近傍）にクラックが発生することを防止できる。
【００６２】
又、接続端子４０は、貫通電極２５の一方の端部に直接形成するのではなく、第１配線層２３を介して金属層２９上に形成するため、貫通電極２５の位置に依存せずに自由に配置することができる。
【００６３】
又、貫通電極２５の周囲に空洞部２６を設けることにより、絶縁膜２２の静電容量Ｃ２２を小さくすることが可能となり、高周波特性を向上することができる。
【００６４】
〈第１の実施の形態の変形例１〉
図２０は、第１の実施の形態の変形例１に係る半導体パッケージを例示する断面図である。図２０において、図２と同一構成部分には同一符号を付し、その説明を省略する場合がある。図２０を参照するに、第１の実施の形態の変形例１に係る半導体パッケージ５０は、第１の実施の形態に係る半導体パッケージ１０における空洞部２６が樹脂層５１で充填されている点を除いて、半導体パッケージ１０と同様に構成されている。樹脂層５１としては、エポキシ系樹脂やポリイミド系樹脂等を用いることができる。
【００６５】
半導体パッケージ５０において、半導体装置２０は、接続端子４０を介して配線基板３０と電気的及び機械的に接続されている。貫通電極２５の周囲には空洞部２６が設けられ、空洞部２６には樹脂層５１が充填されているが、樹脂層５１は柔軟性を有するため、接続端子４０はＸ方向及びＹ方向にわずかに移動可能である。又、空洞部２６に樹脂層５１を充填することにより、貫通電極２５を補強することができる。
【００６６】
ここで、半導体パッケージ５０に熱が加えられた場合を考えると、前述のように半導体装置２０と配線基板３０とは一般に熱膨張係数に差があるため、接合部（接続端子４０近傍）に応力が生じるとも考えられる。しかしながら、接続端子４０はＸ方向及びＹ方向にわずかに移動可能であるため、接合部（接続端子４０近傍）に生じる応力を大幅に緩和することができる。従って、接合部（接続端子４０近傍）にクラックが発生することを防止できる。
【００６７】
なお、第１の実施の形態の変形例１に係る半導体パッケージ５０は、図４〜図１５に示す工程と同様の工程により製造することができるが、図１２に示す工程の後に空洞部２６にエポキシ系樹脂等である樹脂層５１を充填する工程が必要である。
【００６８】
このように、第１の実施の形態の変形例１に係る半導体パッケージ５０によれば、第１の実施の形態に係る半導体パッケージ１０と同様の効果を奏するが、更に、以下の効果を奏する。すなわち、空洞部２６に樹脂層５１を充填することにより、貫通電極２５を補強することができる。
【００６９】
〈第２の実施の形態〉
始めに第２の実施の形態に係る半導体パッケージの構造について説明する。図２１は、第２の実施の形態に係る半導体パッケージを例示する断面図である。図２１において、図２と同一構成部分には同一符号を付し、その説明を省略する場合がある。
【００７０】
図２１を参照するに、第２の実施の形態に係る半導体パッケージ７０は、インターポーザ８０と、半導体装置９０と、配線基板３０とを有する。インターポーザ８０は、基板８１と、絶縁膜８２と、第１電極パッド８３と、第１絶縁層８４と、貫通電極２５と、空洞部２６と、第２電極パッド８７と、第２絶縁層８８と、金属層８９と、接続端子４０とを有する。基板８１の材料としては、シリコン、樹脂（例えば、絶縁樹脂）、金属（例えば、Ｃｕ）等を用いることができる。基板８１の厚さは、例えば２００μｍとすることができる。基板８１の大きさ（平面視）は、例えば２０ｍｍ角とすることができる。
【００７１】
絶縁膜８２は、基板８１の表面（空洞部２６の外壁面を除く）を覆うように設けられている。絶縁膜８２は、基板８１と第１電極パッド８３等との間を絶縁するための膜である。絶縁膜８２としては、例えば酸化膜（例えば、熱酸化膜）を用いることができる。絶縁膜８２として、熱酸化膜を用いた場合、絶縁膜８２の厚さは、例えば１．５μｍとすることができる。なお、基板８１の材料として絶縁樹脂を用いた場合には、絶縁膜８２は不要となる。
【００７２】
第１電極パッド８３は、第１金属層８３ａ及び第２金属層８３ｂを含んで構成されており、絶縁膜８２を介して基板８１の一方の面８１ａに形成されている。第１金属層８３ａの材料としては、例えばＣｕ等を用いることができる。第１金属層８３ａの厚さは、例えば５μｍとすることができる。第２金属層８３ｂの材料としては、例えばＴｉ等を用いることができる。第２金属層８３ｂの厚さは、例えば１００ｎｍとすることができる。
【００７３】
第１絶縁層８４は、第１電極パッド８３を覆うように、絶縁膜８２を介して基板８１の一方の面８１ａに形成されている。第１絶縁層８４は、空洞部２６の一部を露出する開口部８４ｘと、第１電極パッド８３の一部を露出する開口部８４ｙとを有する。第１絶縁層８４の材料としては、例えばポリイミド系樹脂等を用いることができる。第１絶縁層８４の厚さは、例えば１０μｍとすることができる。
【００７４】
基板８１には、基板８１の一方の面８１ａから他方の面８１ｂに貫通する電極である貫通電極２５が設けられている。貫通電極２５の詳細については、前述の通りである。又、基板８１には、貫通電極２５の側面に形成された絶縁膜８２を露出するように空洞部２６が設けられている。空洞部２６の詳細については、前述の通りである。
【００７５】
第２電極パッド８７は、第１金属層８７ａ及び第２金属層８７ｂを含んで構成されており、絶縁膜８２を介して基板８１の他方の面８１ｂに形成されている。第１金属層８７ａの材料としては、例えばＣｕ等を用いることができる。第１金属層８７ａの厚さは、例えば５μｍとすることができる。第２金属層８７ｂの材料としては、例えばＴｉ等を用いることができる。第２金属層８７ｂの厚さは、例えば１００ｎｍとすることができる。
【００７６】
第２絶縁層８８は、第２電極パッド８７を覆うように、絶縁膜８２を介して基板８１の他方の面８１ｂに形成されている。第２絶縁層８８は、空洞部２６の一部を露出する開口部８８ｘと、第２電極パッド８７の一部を露出する開口部８８ｙとを有する。第２絶縁層８８の材料としては、例えばポリイミド系樹脂等を用いることができる。第２絶縁層８８の厚さは、例えば１０μｍとすることができる。
【００７７】
金属層８９は、開口部８８ｙ内に露出する第２電極パッド８７上に形成されている。金属層８９の材料としては、例えばＡｕ等を用いることができる。金属層８９の材料として、第２電極パッド８７上にＮｉ及びＡｕをこの順番で積層したＮｉ／Ａｕ層や、第２電極パッド８７上にＮｉ、Ｐｄ、及びＡｕをこの順番で積層したＮｉ／Ｐｄ／Ａｕ層等を用いても構わない。又、金属層８９は、形成されていなくても構わない。金属層８９としてＮｉ／Ｐｄ／Ａｕ層を用いた場合には、例えばＮｉ層の厚さは１μｍ、Ｐｄ層の厚さは１μm、Ａｕ層の厚さは０．０５μｍとすることができる。
【００７８】
接続端子４０は、開口部８８ｙ内に露出する金属層８９上に形成されている。接続端子４０の詳細については、前述の通りである。
【００７９】
半導体装置９０は、半導体基板９１と、電極パッド９２と、接続端子９３とを有する。半導体基板９１には、半導体集積回路（図示せず）等が形成されている。半導体基板９１の材料としては、例えばシリコン等を用いることができる。電極パッド９２上には電極となる接続端子９３が形成されている。接続端子９３は、インターポーザ８０の開口部８４ｙから露出する第１電極パッド８３と電気的に接続されている。接続端子９３としては、はんだボール、Ａｕバンプ、導電性ペースト等を用いることができる。接続端子９３として、はんだボールを用いた場合には、接続端子９３の材料として、例えば、Ｐｂを含む合金、ＳｎとＢｉの合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
【００８０】
このように、半導体装置９０の接続端子９３は、インターポーザ８０の第１電極パッド８３、貫通電極２５、第２電極パッド８７、及び接続端子４０を介して配線基板３０の金属層３６と電気的及び機械的に接続されている。ところで、貫通電極２５の周囲には空洞部２６が設けられているため、接続端子４０はＸ方向及びＹ方向にわずかに移動可能である。
【００８１】
ここで、半導体パッケージ７０に熱が加えられた場合を考えると、前述のように半導体装置９０と配線基板３０とは一般に熱膨張係数に差があるため、接合部（接続端子９３、第１電極パッド８３、貫通電極２５、第２電極パッド８７、及び接続端子４０）に応力が生じるとも考えられる。しかしながら、接続端子４０はＸ方向及びＹ方向にわずかに移動可能であるため、接合部（接続端子９３、第１電極パッド８３、貫通電極２５、第２電極パッド８７、及び接続端子４０）に生じる応力を大幅に緩和することができる。従って、接合部（接続端子９３、第１電極パッド８３、貫通電極２５、第２電極パッド８７、及び接続端子４０）にクラックが発生することを防止できる。以上が、第２の実施の形態に係る半導体パッケージの構造である。
【００８２】
なお、第２の実施の形態に係る半導体パッケージ７０を構成するインターポーザ８０は、第１の実施の形態に示した半導体装置２０の製造方法と同様な方法で製造することができる。
【００８３】
このように、第２の実施の形態に係る半導体パッケージ７０によれば、インターポーザ８０に、貫通電極２５及び接続端子４０を設け、半導体装置９０と配線基板３０とをインターポーザ８０の貫通電極２５及び接続端子４０を介して接続する。ここで、貫通電極２５の周囲には空洞部２６が設けられているため、接続端子４０はＸ方向及びＹ方向にわずかに移動可能である。その結果、半導体パッケージ７０に熱が加えられた場合にも、半導体装置９０と配線基板３０との熱膨張係数の差に起因して接合部（接続端子９３、第１電極パッド８３、貫通電極２５、第２電極パッド８７、及び接続端子４０）に生じる応力を大幅に緩和することが可能となり、接合部（接続端子９３、第１電極パッド８３、貫通電極２５、第２電極パッド８７、及び接続端子４０）にクラックが発生することを防止できる。
【００８４】
特に、半導体装置９０に直接貫通電極２５を形成することが困難な場合に有効である。
【００８５】
以上、好ましい実施の形態及びその変形例について詳説したが、上述した実施の形態及びその変形例に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態及びその変形例に種々の変形及び置換を加えることができる。
【００８６】
例えば、第１の実施の形態等において、貫通電極２５に突起部を設け、突起部に接続端子４０を形成しても構わない。
【００８７】
又、本発明に係る半導体パッケージを構成する配線基板は、第１の実施の形態等で例示したコア部を有さないビルドアップ配線層を備えた配線基板に限定されることはない。基板の片面のみに配線層が形成された片面（一層）配線基板、基板の両面に配線層が形成された両面（二層）配線基板、スルービアで各配線層を接続する貫通多層配線基板、コア部を有するビルドアップ配線層を備えた配線基板、ＩＶＨ（Interstitial Via Hole）で特定の配線層を接続するＩＶＨ多層配線基板等の様々な配線基板を用いることができる。
【００８８】
又、第２の実施の形態において、第１の実施形態の変形例１と同様の変形を加えても構わない。
【符号の説明】
【００８９】
１０、５０、７０  半導体パッケージ
２０、９０  半導体装置
２１、９１  半導体基板
２１ａ  半導体基板の一方の面
２１ｂ  半導体基板の他方の面
２１ｘ  貫通孔
２２、８２  絶縁膜
２３  第１配線層
２３ａ、８３ａ  第１金属層
２３ｂ、８３ｂ  第２金属層
２４、８４  第１絶縁層
２５  貫通電極
２６、２６ｘ、２６ｙ  空洞部
２７  第２配線層
２８、８８  第２絶縁層
３０  配線基板
３３ａ  第１絶縁層
３３ｂ  第２絶縁層
３３ｃ  第３絶縁層
３３ｘ  第１ビアホール
３３ｙ  第２ビアホール
３３ｚ  第３ビアホール
３４ａ  第１配線層
３４ｂ  第２配線層
３４ｃ  第３配線層
３４ｄ  第４配線層
３５  ソルダーレジスト層
３５ｘ  開口部
３６  金属層
３７  プレソルダ
４０、９３  接続端子
４１  金属板
５１  樹脂層
８０  インターポーザ
８１  基板
８１ａ  基板の一方の面
８１ｂ  基板の他方の面
８３  第１電極パッド
８７  第２電極パッド
Ｃ２１、Ｃ２２  静電容量
Ｌ２５  インダクタンス
Ｒ２１、Ｒ２５  抵抗
Ｌ１  幅
【図１】
2010267830.tif 000003
【図２】
2010267830.tif 000004
【図３】
2010267830.tif 000005
【図４】
2010267830.tif 000006
【図５】
2010267830.tif 000007
【図６】
2010267830.tif 000008
【図７】
2010267830.tif 000009
【図８】
2010267830.tif 000010
【図９】
2010267830.tif 000011
【図１０】
2010267830.tif 000012
【図１１】
2010267830.tif 000013
【図１２】
2010267830.tif 000014
【図１３】
2010267830.tif 000015
【図１４】
2010267830.tif 000016
【図１５】
2010267830.tif 000017
【図１６】
2010267830.tif 000018
【図１７】
2010267830.tif 000019
【図１８】
2010267830.tif 000020
【図１９】
2010267830.tif 000021
【図２０】
2010267830.tif 000022
【図２１】
2010267830.tif 000023