(57)【要約】【課題】  空−空−メモリ（ＳＳＭ）Ｃｌｏｓネットワークパケットスイッチを提供する。【解決手段】  Ｃｌｏｓネットワークパケットスイッチングシステムが、仮想出力キューに結合された入力モジュールと、入力モジュールに結合された中央モジュールと、中央モジュールに結合された出力モジュールと、を含むことが可能であり、各出力モジュールは、パケットを格納する複数のクロスポイントバッファと、パケットを出力する１つまたは複数の出力ポートとを有する。【選択図】図１
2010246093.tif 000002
【特許請求の範囲】
【請求項１】
Ｃｌｏｓネットワークパケットスイッチングシステムであって、
複数の仮想出力キューと、
複数の入力モジュールであって、前記複数の入力モジュールのそれぞれは複数の入力ポートを有し、前記複数の入力ポートのそれぞれは、前記複数の仮想出力キューのうちの対応する仮想出力キューと結合されている、前記複数の入力モジュールと、
複数の中央モジュールであって、前記複数の中央モジュールのそれぞれは、前記複数の入力モジュールのそれぞれと結合されている、前記複数の中央モジュールと、
複数の出力モジュールであって、前記複数の出力モジュールのそれぞれは、前記複数の中央モジュールのそれぞれと結合され、前記複数の出力モジュールのそれぞれは、パケットを記憶する複数のクロスポイントバッファと、前記パケットを出力する複数の出力ポートとを有する、前記複数の出力モジュールと、
前記複数の中央モジュールのうちの選択された中央モジュールを介して、前記複数の入力モジュールのうちの１つと、前記複数の出力モジュールのうちの１つとのマッチングを行うスイッチスケジューラと、
を備えるシステム。
【請求項２】
複数の入力アービタであって、前記複数の入力アービタのそれぞれは、前記複数の入力モジュールのうちの対応する入力モジュールと結合され、前記複数の仮想出力キューのうちの前記対応する仮想出力キューと通信して、前記複数の入力モジュールのうちの１つから、前記パケットの少なくとも一部分を、前記複数の中央モジュールのうちの前記選択された中央モジュールを経由して、マッチング済み出力モジュールの前記対応するクロスポイントバッファへ送信するように適合されている、前記複数の入力アービタと、
複数の出力アービタであって、前記複数の出力アービタのそれぞれは、前記複数の出力モジュールのうちの対応する出力モジュールと結合され、前記複数のクロスポイントバッファのうちの前記対応するクロスポイントバッファと通信して、前記パケットの少なくとも一部分を、前記マッチング済み出力モジュールの前記複数のクロスポイントバッファのうちの前記対応するクロスポイントバッファから、前記対応する出力ポートへ出力するように適合されている、前記複数の出力アービタと、
をさらに備える、請求項１に記載のシステム。
【請求項３】
複数の入力アービタであって、前記複数の入力アービタのそれぞれは、前記複数の入力モジュールのうちの対応する入力モジュールと結合され、前記複数の仮想出力キューのうちの前記対応する仮想出力キューと通信して、前記複数の仮想出力キューのうちの１つから、前記複数の出力モジュールのうちの対応する出力モジュールの前記クロスポイントバッファへのパケット送信を容易にするように適合されている、前記複数の入力アービタと、
複数の出力アービタであって、前記複数の出力アービタのそれぞれは、前記複数の出力モジュールのうちの前記対応する出力モジュールと結合され、前記複数のクロスポイントバッファのうちの前記対応するクロスポイントバッファと通信して、前記マッチング済み出力モジュールの前記複数のクロスポイントバッファのうちの前記対応するクロスポイントバッファから、前記対応する出力ポートへのパケット送信を容易にするように適合されている、前記複数の出力アービタと、
をさらに備える、請求項１に記載のシステム。
【請求項４】
前記複数の入力アービタは、前記パケットが前記複数の仮想出力キューのうちの前記対応する仮想出力キューに配置されている時間長に少なくとも部分的に基づいて、前記パケットの少なくとも一部分を、前記複数の入力モジュールのうちの１つから、前記複数の中央モジュールのうちの前記選択された中央モジュールを経由して、前記マッチング済み出力モジュールの前記対応するクロスポイントバッファへ送信する、請求項２に記載のシステム。
【請求項５】
前記複数の出力アービタは、前記パケットが前記複数のクロスポイントバッファのうちの前記対応するクロスポイントバッファに配置されている時間長に少なくとも部分的に基づいて、前記パケットの少なくとも一部分を、前記マッチング済み出力モジュールの前記複数のクロスポイントバッファのうちの前記対応するクロスポイントバッファから、前記対応する出力ポートへ出力する、請求項２に記載のシステム。
【請求項６】
前記パケットは、前記複数の入力ポートのうちの選択された入力ポートから、前記複数の出力ポートのうちの選択された出力ポートへの送信のために、複数のパケットセルに分割され、
前記パケットセルのそれぞれは、前記複数の入力ポートのうちの前記選択された入力ポートから、前記複数の中央モジュールのうちの同じ中央モジュールを経由して、前記複数の出力ポートのうちの前記選択された出力ポートへ送信される、請求項２に記載のシステム。
【請求項７】
Ｃｌｏｓネットワークパケットスイッチングシステムであって、
パケットを送信に備えてキューに入れるように適合されている、複数の仮想出力キューと、
複数の入力モジュールであって、前記複数の入力モジュールのそれぞれは、複数の入力ポートと複数のＩＭ出力リンクとを有し、前記複数の入力ポートのそれぞれは、前記複数の仮想出力キューのうちの１つとリンクされている、前記複数の入力モジュールと、
前記ＩＭ出力リンクのうちの１つを経由して前記複数の入力モジュールのそれぞれとリンクされている、複数の中央モジュールであって、前記複数の中央モジュールのそれぞれは、複数のＣＭ出力リンクを有する、前記複数の中央モジュールと、
前記複数のＣＭ出力リンクのうちの１つを介して、前記複数の中央モジュールのそれぞれとリンクされている、複数の出力モジュールであって、前記複数の出力モジュールのそれぞれは、前記パケットの少なくとも一部分を記憶するように適合されている、複数のクロスポイントバッファと、前記パケットの前記少なくとも一部分を出力する、複数の出力ポートとを有する、前記複数の出力モジュールと、
前記複数の入力モジュールのうちの１つと、前記複数の出力モジュールのうちの１つとのマッチングを行うスケジューラであって、前記スケジューラは、複数のモジュール入力アービタおよび複数のモジュール出力アービタを制御し、前記複数のモジュール入力アービタのそれぞれは、前記複数の中央モジュールのうちの１つとリンクされ、前記パケットのうちの１つの前記少なくとも一部分の、前記複数の入力モジュールのうちの１つから、マッチング済み出力モジュールの前記複数のクロスポイントバッファまでの送信パスを決定するように適合されている、前記スケジューラと、
複数の入力アービタであって、前記複数の入力アービタのそれぞれは、前記複数の仮想出力キューのうちの１つとリンクされ、さらに、前記複数の入力モジュールのうちの１つとリンクされ、前記複数の入力アービタのそれぞれは、前記パケットの少なくとも一部分の、前記複数の入力モジュールのうちの１つから、少なくとも１つの出力モジュールの少なくとも１つのクロスポイントバッファまでの送信を調整するように適合されている、前記複数の入力アービタと、
複数の出力アービタであって、前記複数の出力アービタのそれぞれは、前記複数の出力モジュールのうちの１つと結合され、前記マッチング済み出力モジュールの前記クロスポイントバッファと通信して、前記パケットの少なくとも一部分を、前記マッチング済み出力モジュールの前記クロスポイントバッファから、前記複数の出力ポートのうちの１つへ出力するように適合されている、前記複数の出力アービタと、
を備えるシステム。
【請求項８】
ネットワークスイッチアーキテクチャを用いてパケット送信を容易にする方法であって、前記ネットワークスイッチアーキテクチャは、複数の仮想出力キューと、複数の入力アービタを有する、複数の入力モジュールと、複数のモジュール入力アービタおよび複数のモジュール出力アービタを有する、複数の中央モジュールと、複数のクロスポイントバッファおよび複数の出力アービタを有する、複数の出力モジュールと、スイッチスケジューラと、を含み、
前記ネットワークスイッチアーキテクチャの前記複数の入力ポートのうちの選択された入力ポートにおいて、固定サイズセルに分割されたパケットを受信する工程と、
前記複数の入力ポートのうちの前記選択された入力ポートに関連付けられた前記仮想出力キューのうちの選択された仮想出力キューに、前記固定サイズセルを格納する工程と、
前記入力アービタにより、前記仮想出力キューのうちの前記選択された仮想出力キューに前記固定サイズセルが到着したことを検出し、前記スイッチスケジューラに通知する工程と、
前記スイッチスケジューラを用いて、前記複数の入力モジュールのうちの１つと、前記複数の出力モジュールのうちの１つとのマッチングを行い、マッチング済み入力モジュールおよびマッチング済み出力モジュールを提供する工程であって、前記マッチング済み入力モジュールは、複数の入力ポートのうちの前記選択された入力ポートに関連付けられている工程と、
第１の選択条件に少なくとも部分的に基づいて、前記マッチング済み入力モジュールに関連付けられた入力アービタを用いて、前記複数の仮想出力キューのうちの前記選択された仮想出力キューから前記固定サイズセルを選択する工程と、
前記選択された固定サイズセルを、前記複数の仮想出力キューのうちの前記選択された仮想出力キューから、前記マッチング済み入力モジュールを経由して、前記マッチング済み出力モジュールの前記複数のクロスポイントバッファのうちの選択されたクロスポイントバッファまで転送する工程と、
第２の選択条件に少なくとも部分的に基づいて、前記マッチング済み出力モジュールに関連付けられた出力アービタを用いて、前記マッチング済み出力モジュールの前記複数のクロスポイントバッファのうちの前記選択されたクロスポイントバッファから前記固定サイズセルを選択する工程と、
前記選択された固定サイズセルを、前記マッチング済み出力モジュールの前記複数のクロスポイントバッファのうちの選択されたクロスポイントバッファから、前記ネットワークスイッチアーキテクチャの出力ポートへ転送する工程と、
を含む方法。
【請求項９】
前記第１の選択条件は、前記複数の仮想出力キューのうちの前記選択された仮想出力キューにある固定サイズセルの量に少なくとも部分的に基づく、請求項８に記載の方法。
【請求項１０】
前記第１の選択条件は、前記複数の仮想出力キューのうちの前記選択された仮想出力キューに前記固定サイズセルが格納されている時間長に少なくとも部分的に基づく、請求項８に記載の方法。
【請求項１１】
前記第２の選択条件は、前記複数のクロスポイントバッファのうちの前記選択されたクロスポイントバッファにある固定サイズセルの量に少なくとも部分的に基づく、請求項８に記載の方法。
【請求項１２】
前記第２の選択条件は、前記複数のクロスポイントバッファのうちの前記選択されたクロスポイントバッファに前記固定サイズセルが格納されている時間長に少なくとも部分的に基づく、請求項８に記載の方法。
【請求項１３】
パケット送信を容易にするスイッチングシステムであって、
Ｃｌｏｓネットワーク構成として構成された３段スイッチを備え、前記３段スイッチは、
複数の入力モジュールを有する第１段であって、複数の第１段バッファレススイッチを含む第１段と、
複数の中央モジュールを有する第２段であって、複数の第２段バッファレススイッチを含む第２段と、
複数の出力モジュールを有する第３段であって、複数のクロスポイントにおいてバッファを有する複数の第３段スイッチを含む第３段と、を含み、
前記複数の中央モジュールのうちの選択された中央モジュールを介して、前記複数の入力モジュールのうちの１つと、前記複数の出力モジュールのうちの１つとのマッチングを行うスイッチスケジューラを備えるシステム。
【請求項１４】
前記複数の第１段バッファレススイッチおよび前記複数の第２段バッファレススイッチは、実質的に同じタイプのバッファレススイッチである、請求項１３に記載のシステム。
【請求項１５】
複数の仮想出力キューと、
複数の入力アービタであって、前記複数の入力アービタのそれぞれは、前記複数の入力モジュールのうちの対応する入力モジュールと結合され、前記複数の仮想出力キューのうちの前記対応する仮想出力キューと通信して、前記複数の仮想出力キューのうちの１つから、前記複数の出力モジュールのうちの対応する出力モジュールのクロスポイントバッファへのパケット送信を容易にするように適合されている、前記複数の入力アービタと、
複数の出力アービタであって、前記複数の出力アービタのそれぞれは、前記複数の出力モジュールのうちの前記対応する出力モジュールと結合され、前記複数のクロスポイントバッファのうちの対応するクロスポイントバッファと通信して、前記マッチング済み出力モジュールの前記複数のクロスポイントバッファのうちの前記対応するクロスポイントバッファから、前記対応する出力ポートへのパケット送信を容易にするように適合されている、前記複数の出力アービタと、
をさらに備える、請求項１３に記載のシステム。
【請求項１６】
Ｃｌｏｓネットワーク構成として構成された前記３段スイッチは、パケットを複数の固定サイズセルに分割する、請求項１４に記載のシステム。
【請求項１７】
Ｃｌｏｓネットワーク構成として構成された３段スイッチを用いてパケット送信を容易にする方法であって、Ｃｌｏｓネットワーク構成として構成された前記３段スイッチは、複数のバッファレス入力モジュールを有する第１段と、複数のバッファレス中央モジュールを有する第２段と、複数のクロスポイントバッファを有する複数の出力モジュールを有する第３段とを含み、
前記複数の入力モジュールのうちの１つと、前記複数の出力モジュールのうちの１つとのマッチングを行い、マッチング済み入力モジュールおよびマッチング済み出力モジュールを提供する工程と、
第１の選択条件に少なくとも部分的に基づいて、送信するパケットを選択する工程と、
前記選択されたパケットを、前記マッチング済み入力モジュールから、前記マッチング済み出力モジュールの前記複数のクロスポイントバッファのうちの選択されたクロスポイントバッファへ送信する工程と、
第２の選択条件に少なくとも部分的に基づいて前記パケットを出力する工程と、
を含む方法。
【請求項１８】
前記第１の選択条件は、前記複数の仮想出力キューのうちの前記選択された仮想出力キューに前記固定サイズセルが格納されている時間長に少なくとも部分的に基づく、請求項１７に記載の方法。
【請求項１９】
前記第２の選択条件は、前記複数のクロスポイントバッファのうちの前記選択されたクロスポイントバッファに前記パケットが格納されている時間長に少なくとも部分的に基づく、請求項１７に記載の方法。
【請求項２０】
前記パケットは、前記マッチング済み入力モジュールから、選択された中央モジュールを経由して、前記マッチング済み出力モジュールへ送信される、請求項１７に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、National Science Foundationの認証番号０４３５２５０により一部支持されている。
【背景技術】
【０００２】
インターネットが拡大を続けており、これに伴って、バックボーンネットワークに大容量のスイッチおよびルータが必要とされている。高速パケットスイッチングシステムについては、いくつかのアプローチが示されている。ほとんどの高速パケットスイッチングシステムは、スイッチファブリックでは固定サイズのセルを使用している。可変長パケットは、到着時に数個の固定サイズのセルに分割され、スイッチファブリックを通ってスイッチングされ、出発前にパケットに再構築される。
【０００３】
高速スイッチングシステムに実装するためには、主に２つのアプローチがある。１つのアプローチは、単段スイッチアーキテクチャである。単段アーキテクチャの一例が、同一のスイッチング素子を行列平面に配列したクロスバースイッチである。しかしながら、クロスバーチップのＩ／Ｏピン数が、スイッチサイズの制限になる可能性がある。このため、チップ数が多くなると、大規模スイッチを高コスト効率で実装することが困難になる。別のアプローチは、Ｃｌｏｓネットワークスイッチのような多段スイッチアーキテクチャを使用することである。Ｃｌｏｓネットワークスイッチアーキテクチャは、３段スイッチであり、スケーラブルである。３段Ｃｌｏｓネットワークスイッチは、各段において複数の小型スイッチをモジュールとして用いて、多数のポートを有し、同サイズの単段スイッチよりハードウェアが少ないスイッチを構築する。
【発明の概要】
【課題を解決するための手段】
【０００４】
以下の説明および添付の請求項を添付図面と併せて参照することにより、本開示の前述および他の特徴がより完全に明らかになるであろう。これらの図面は、本開示によるいくつかの実施形態を示しているに過ぎず、したがって、本開示の範囲を限定するものではないということを前提として、以下、添付図面を参照しながら、本開示を、より具体的かつ詳細に説明する。
【図面の簡単な説明】
【０００５】
【図１】例示的なＳＳＭ  Ｃｌｏｓネットワークスイッチの概略図である。
【図２】図１に示した例示的なＳＳＭ  Ｃｌｏｓネットワークスイッチの別の概略図である。
【図３】図１に示した例示的なＳＳＭ  Ｃｌｏｓネットワークスイッチの別の概略図である。
【図４】別の例示的なＳＳＭ  Ｃｌｏｓネットワークスイッチの動作を示すフローチャートである。
【図５】さらに別の例示的なＳＳＭ  Ｃｌｏｓネットワークスイッチの動作を示すフローチャートである。
【図６】本開示の少なくともいくつかの実施形態に従ってすべてが構成された、Ｃｌｏｓネットワークスイッチの実装のために構成された例示的なコンピューティング装置を示すブロック図である。
【発明を実施するための形態】
【０００６】
以下の詳細な説明では、詳細な説明の一部をなす添付図面を参照している。特に断らない限り、図面中の類似の記号は、通常、類似の構成要素を識別する。詳細な説明、図面、および請求項に記載の例示的な各実施形態は、限定を意図するものではない。本明細書に記載の対象の趣旨または範囲を逸脱することなく、他の実施形態を利用することが可能であり、他の変更を行うことが可能である。本明細書に大まかに記載され、図面に示されている、本開示の各態様は、多岐にわたる様々な構成として、整理、置換、結合、および設計することが可能であり、これらのすべてが明示的に想定され、本開示の一部をなすことが容易に理解されるであろう。
【０００７】
本開示は、特に、高密度ネットワークスイッチを効率的に実装するＣｌｏｓネットワークスイッチシステムおよび方法に関連する方法およびシステムに関する。例示的な一実施形態は、主として、複数の小型スイッチを実装して大規模スイッチを構築するＣｌｏｓネットワークアーキテクチャに基づいたスイッチを構成するスイッチアーキテクチャおよび方法に関する。
【０００８】
現時点では、大まかに３種類のＣｌｏｓネットワークスイッチがある。それらは、空−空−空（Space-Space-Space）（ＳＳＳまたはバッファレス)アーキテクチャ、メモリ−空−メモリ（Memory-Space-Memory）（ＭＳＭ）アーキテクチャ、およびメモリ−メモリ−メモリ（Memory-Memory-Memory）（ＭＭＭ）アーキテクチャである。ＳＳＳ  Ｃｌｏｓネットワークスイッチは、３つの段階のいずれでもメモリを持たない。ＳＳＳ  Ｃｌｏｓネットワークスイッチは、スイッチモジュールの設計はどちらかと言えばシンプルだが、複雑なマッチング処理および長い解決時間を必要とする場合がある。ＳＳＳ  Ｃｌｏｓネットワークスイッチ用として、様々なマッチング方式が提案されている。ＭＳＭ  Ｃｌｏｓネットワークスイッチは、第１段モジュールおよび第３段モジュールでバッファを用いることにより、Ｃｌｏｓネットワークスイッチの構成の複雑さを簡略化している。このようにすれば、パケットのスケジューリングは、ディスパッチングの問題になる。しかしながら、第１段モジュールおよび第３段モジュールのバッファは、動作を高速化すること（または、１つまたは複数の並列アルゴリズムの実装）が必要である。このため、実装は不可能である。ＭＭＭ  Ｃｌｏｓネットワークスイッチは、３つの段階のすべてでバッファを持つ。このことは、異なる複数の第１段モジュールによる競合を解決することに役立つであろう。しかしながら、スイッチの第２段モジュールにバッファがあると、順序が乱れたパケットの処理が必要になる場合があり、これは好ましくない。パケットの順序を元に戻す処理は、スイッチをより複雑にし、コストを押し上げるからである。これらのスイッチおよび方式は、穏やかな、許容されるトラフィックに対しては非常に効率的であるが、アービタ間で長い通信遅延が必要であり、したがって、高速化が必要である。ポート速度およびスイッチ実装は、それらの遅延および高速化によって制限される。スイッチおよびルータのメーカは、高密度スイッチの効率的な実装方法を提供していない。さらに、現行のスイッチは、ポート容量が限られている。
【０００９】
図１は、本開示の少なくともいくつかの実施形態に従って構成された例示的な空−空−メモリ（Space-Space-Memory）［ＳＳＭ］Ｃｌｏｓネットワークスイッチ１０の概略図である。例示的なＳＳＭ  Ｃｌｏｓネットワークスイッチ１０は、３段スイッチアーキテクチャを含んでおり、第３段モジュールにクロスポイントバッファを有し、入力ポートに仮想出力キュー（ＶＯＱ）１２を有している。ＶＯＱは、各入力ポートが各出力ポートごとに独立したキューを維持する入力キューイング機構である。第１段１４は、ＩＭ（０）  ２０などの入力モジュール（ＩＭ）を含んでよく、第２段１６は、ＣＭ（０）  ２２などの中央モジュール（ＣＭ）を含んでよく、第３段１８は、ＯＭ（０）  ２４などの出力モジュール（ＯＭ）を含んでよい。
【００１０】
例示的な３段ＳＳＭ  Ｃｌｏｓネットワークスイッチ１０は、第３段モジュールにおいてクロスバー内のバッファを利用する。第３段モジュールのバッファ付きクロスバーに実装されたメモリは、高速化が不要であり、スイッチ構成プロセスを簡略化することが可能である。この構成方法によれば、モジュールレベルでシンプルかつ効率的なマッチングを行い、ポートのマッチングを避けることにより、ＳＳＭ  Ｃｌｏｓネットワークスイッチの入出力ポート間の接続性を与えることが可能である。どの出力ポートが入力ポートに接続されているかの判定は、出力ポートが、マッチングが不要になるように、第３段モジュールのクロスポイントバッファからパケットを選択することを可能にすることにより、達成可能である。大規模スイッチの何千ものポートのマッチングが可能なスケジューラの実装は、非常に複雑なものになりうる。このスケジューラの複雑さを減らすために、このモジュールツーモジュール方法は、マッチング処理を階層化し、比較的小さいサイズのアービタを使用することにより、大規模スイッチの実装を可能にする。
【００１１】
図２は、本開示の少なくともいくつかの実施形態に従って構成された、図１の例示的なＳＳＭ  Ｃｌｏｓネットワークスイッチの別の概略図である。図２では、ＩＭ  ２０およびＯＭ  ２４の数をｋで示し、ＣＭ  ２２の数をｍで示している。各ＩＭ  ２０およびＯＭ  ２４の入力ポート（ＩＰ）２８および出力ポート（ＯＰ）３０の数を、ｎで示している。ｉは、ＩＭ  ２０の番号を示し、０≦ｉ≦ｋ−１である。ｊは、ＯＭ  ２４の番号を示し、０≦ｊ≦ｋ−１である。ｒは、ＣＭ  ２２の番号を示し、０≦ｒ≦ｍ−１である。ｈは、各ＩＭ  ２０のＩＰ  ２８の番号、ならびに各ＯＭ  ２４のＯＰ  ３０の番号を示し、０≦ｈ≦ｎ−１である。ＩＭ（ｉ）モジュール３２は、（ｉ＋１）番目の入力モジュールを示し、０≦ｉ≦ｋ−１である。ＣＭ（ｒ）モジュール３４は、（ｒ＋１）番目の中央モジュールを示し、０≦ｒ≦ｍ−１である。ＯＭ（ｊ）モジュール３６は、（ｊ＋１）番目の出力モジュールを示し、０≦ｊ≦ｋ−１である。ＩＰ（ｉ，ｇ）入力ポート２８は、ＩＭ（ｉ）３２における（ｇ＋１）番目の入力ポートを示し、０≦ｇ≦ｎ−１である。ＯＰ（ｊ，ｈ）出力ポート３０は、ＯＭ（ｊ）３６における（ｈ＋１）番目の出力ポートを示し、０≦ｈ≦ｎ−１である。ＶＯＱ（ｉ，ｇ，ｊ，ｈ）２６は、ＩＰ（ｉ，ｇ）２８にあって、ＯＰ（ｊ，ｈ）を宛先とする仮想出力キューを示す。ＯＭ（ｊ）３６にあって、ＣＭ（ｒ）３４からＯＰ（ｊ，ｈ）へ向かうセルを記憶するクロスポイントバッファを、ＣＸＢ（ｒ，ｊ，ｈ）３８で示している。
【００１２】
図示した例では、各ＩＰ（ｉ，ｇ）２８は、行頭（ＨＯＬ）ブロッキングを回避するために、Ｎ＝ｎ×ｋ個のＶＯＱ  ２６を有する。ＨＯＬブロッキングは、スイッチ１０のスループットを制限してスイッチ性能を深刻に劣化させることがある現象である。Ｎは、Ｃｌｏｓネットワークスイッチのポートの総数を示す。各ＯＭ（ｊ）３４は、ＶＯＱ（ｉ，ｇ，ｊ，ｈ）２６からＯＰ（ｊ，ｈ）へ向かうセルを記憶するために、Ｎ＝ｎ×ｋ個のクロスポイントバッファ３８を有する。さらに、ＬＩ（ｉ；ｒ）は、ＩＭ（ｉ）３２にあって、ＣＭ（ｒ）３４と結合可能な出力リンクを示す。ＬＣ（ｒ；ｊ）は、ＣＭ（ｒ）３４にあって、ＯＭ（ｊ）３６と結合される出力リンクを示す。
【００１３】
図３は、本開示の少なくともいくつかの実施形態に従って構成された、図１の例示的なＳＳＭ  Ｃｌｏｓネットワークスイッチの別の概略図である。図３に示すように、ＳＳＭ  Ｃｌｏｓネットワークスイッチ１０は、スケジューラ８２（ＳＭ）を含むことが可能であり、スケジューラ８２は、ＩＭ（ｉ）３２とＯＭ（ｊ）３６のペアをマッチングするモジュールマッチングを行うように構成されている。さらに、入力に入力アービタ８０があってよく、ＯＭ（ｊ）３６に出力アービタ７２があってよく、これらは、ＶＯＱ  ２６およびクロスポイントバッファ３８でディスパッチのためにパケットを調整するように構成されている。
【００１４】
いくつかの実施形態では、セルは、図１〜３を参照して以下に示すように、ＳＳＭ  Ｃｌｏｓネットワークスイッチ１０をトラバースする。まず、セルが入力のＶＯＱ  ２６に到着し、モジュールスケジューラ８２が通知を受ける。このスケジューラ８２は、ＩＭ  ２０とＯＭ  ２４とのマッチングを行うことが可能である。マッチングされたＩＭの入力アービタ８０は、占有期間が最も長いＶＯＱ  ２６にあるパケット（典型的には、最も長い時間、キュー内にあるパケット）を選択して、セルを宛先ＯＭ  ２４に転送することが可能である。選択されたセルは、それぞれ対応する、ＯＭ  ２４のクロスポイントバッファ３８に送信され、そこで記憶されることが可能である。次に、出力アービタ７２が、占有期間が最も長いクロスポイントバッファ３８にあるパケット（やはり、典型的には、最も長い時間、キュー内にあるパケット）を選択してＯＰ  ３０に転送することが可能である。出力アービタ７２によって選択されたパケットは、その後、ＯＰ  ３０に転送されることが可能である。
【００１５】
ＳＳＭ  Ｃｌｏｓネットワークスイッチ１０でバッファ３８を使用することにより、ポートのマッチングを不要にすることが可能であり、それによって、構成時間（configuration time）を短縮することが可能である。ＳＳＭ  Ｃｌｏｓネットワークスイッチ１０のいくつかの実施形態では、第３段モジュール１８でクロスポイントバッファ３８を使用する場合があるが、第３段モジュール１８の動作には、メモリの高速化は不要である。
【００１６】
ＳＳＭ  Ｃｌｏｓネットワークスイッチ１０の構成に用いるマッチング方式では、２つのフェーズ（まずポートマッチング、その後にルーティング割り当て）を採用することが可能である。しかしながら、これら２つのフェーズを実行することは複雑になる可能性がある。それは、セルの送信を行う前に、時間スロットごとに出力の競合ならびにパスのルーティングを解決しなければならない場合があるからである。ＳＳＭ  Ｃｌｏｓネットワークスイッチ１０の、本明細書に記載のいくつかの実施形態における構成プロセスでは、ポートマッチングが必要でない場合があり、その場合は、ルーティング割り当てのみが含まれる。ポートマッチングが必要でない場合があるのは、所与の時間スロットの間にいくつかの入力ポートがセルを単一出力へ送信することが可能であり、出力ポートのバッファはそれらすべてのセルを、１つのセルをポートからディスパッチする間、記憶することが可能だからである。
【００１７】
別の実施形態は、ＳＳＭ  Ｃｌｏｓネットワークスイッチ１０用の構成マッチング方式を含むことが可能である。このマッチング方式は、ＳＳＭ  Ｃｌｏｓネットワークスイッチ１０用の「重み付きモジュール優先かつポートなし」（weighted module-first and none-port）（ＷＭＦ−ＮＰ）マッチング方式を含むことが可能である。いくつかの実施形態のＷＭＦ−ＮＰマッチング方式では、モジュールツーモジュールマッチングを最初に行い、次に、入力モジュール２０の入力と出力リンク７４とのマッチングを行うことが可能である（これは、出力ポート調整の実行と同時の実行が可能である）。入力ポート２８と出力ポート３０とのマッチングの代わりに入力の調整と出力の調整とを別々に行うことが可能である。第３段モジュール１８の出力ポート３０にある出力アービタ７２は、クロスポイントバッファ３８からパケットを自由に選択することが可能である。これは、既に提案されている、ＳＳＳ  Ｃｌｏｓネットワークスイッチ用重みベースのモジュール優先（weight-based module-first）マッチング方式に対する改善と言えよう。ＷＦＭ−ＮＰ方式は、ＳＳＭ  Ｃｌｏｓネットワークスイッチ１０のスケジューラ８２のサイズ、アービタのサイズ、および応答時間を減らすことが可能である。さらに、第３段モジュール１８のバッファ付きクロスバー３８に実装されたメモリは、高速化されなくても、高いスイッチング性能を実現することが可能である。
【００１８】
本開示では、ＷＭＦ−ＮＰ方式は、たとえば、選択ポリシーまたは重みとして、キュー占有期間が使用可能であるとしている。いくつかの実施形態では、ＷＭＦ−ＮＰマッチング方式、ＶＯＱ  ２６およびＩＭ出力リンクアービタ７４、ならびに入力８０および出力アービタ７２はすべて、選択ポリシーとして最長キュー占有期間優先（longest queue-occupancy first）を使用することが可能である。たとえば、ＷＭＦ−ＮＰマッチング方式では、モジュールマッチングのために、ＩＭ  ２０のすべての入力ポート２８の占有を考慮することが可能である。さらに、ＶＯＱ  ２６および出力リンクアービタ７４は、セルがどのＣＭ  ２２を使用するかを、ＣＭ  ２２の占有期間に基づいて決定することが可能である。さらにまた、入力アービタ８０は、まず、空でないＶＯＱ  ２６の中の、占有期間が最も長いキューからセルを選択して、そのセルをクロスポイントバッファ３８に転送することが可能であり、第３段モジュール１８の出力アービタ７２は、占有期間が最も長いクロスポイントバッファ３８を選択して、セルをＯＰ  ３０に転送することが可能である。図２のように、流れ制御機構を用いて、どのＣＸＢ（ｒ，ｊ，ｈ）３８が利用可能かをＶＯＱ（ｉ，ｇ，ｊ，ｈ）２６に示して、ＶＯＱ（ｉ，ｇ，ｊ，ｈ）２６がセルを転送できるようにすることが可能である。
【００１９】
いくつかの実施形態では、ＩＭ（ｉ）３２とＯＭ（ｊ）３６とのマッチングのための重みを決定するために、スイッチ１０は、ＩＭ（ｉ）３２内にあってＯＭ（ｊ）３６を宛先とするセルの数をカウントするＶＯＱモジュールカウンタ（ＶＭＣ（ｉ，ｊ））を実装することが可能である。スイッチ１０は、ＶＯＱ  ２６とＩＭ出力リンクアービタ７４とのマッチングをｉ回反復し、モジュールマッチングをＩＭ回反復することが可能である。各ＬＩ（ｉ，ｒ）は、空き／マッチング済みフラグ（available/matched flag）ＦＬＩ（ｉ，ｒ）を有することが可能であり、各ＬＣ（ｒ，ｊ）は、空き／マッチング済みフラグＦＬＣ（ｒ，ｊ）を有することが可能である。これらのフラグは、リンク（したがって、ＣＭ（ｒ）の構成）３４が選択されているかどうかを示すことが可能である。モジュールマッチングフェーズで、これらのフラグを用いて、ＯＭ  ２４の適格性を定義することが可能である。これら２つのモジュールを接続できる少なくとも１つのパス（ＬＩ（ｉ，ｒ１）およびＬＣ（ｒ２，ｊ）、ただし、ｒ１＝ｒ２）があれば、ＯＭ（ｊ）３６を、ＩＭ（ｉ）３２とのマッチングを行うのに適格であると見なすことが可能である。
【００２０】
いくつかの例示的な実施形態では、ＷＭＦ−ＮＰマッチング方式を、以下のように実装することが可能である。ＷＦＭ−ＮＰマッチング方式の最初の反復では、モジュールマッチングを行うことが可能である。モジュールマッチング処理は、要求−選択−受入アプローチに従い、以下の操作を含む。
操作１（要求）：
ＳＭにおいて、カウントが１以上である各ＶＭＣが、宛先であり、適格であるＯＭアービタ７２に要求を送信することが可能である。送信される要求は、ＯＭ  ２４に向かうセルの数を含むことが可能である。
操作２（選択）：
ＳＭにおいて、未マッチングＯＭアービタが要求を受信した場合、この未マッチングＯＭアービタは、占有期間が最も長いＶＯＱ  ２６から要求を選択することが可能である。
操作３（受入）：
ＳＭにおいて、未マッチングＩＭアービタが１つまたは複数の選択を受信した場合、このＩＭアービタは、占有期間が最も長いＶＯＱ  ２６からの要求を受け入れることが可能である。マッチング済みリンクのＦＬＩフラグおよびＦＬＣフラグは、マッチング済みとしてセットされることが可能である。
【００２１】
本開示では、ＷＦＭ−ＮＰマッチング方式の最初の反復において（ただし、モジュールマッチング処理の後）、ＶＯＱ  ２６選択処理およびマッチング処理をＩＭ  ２０内で行うものとしている。いくつかの実施形態では、これらの処理を同時に行うことが可能である。他のいくつかの実施形態では、ＶＯＱ  ２６選択処理の後にＩＭ  ２０マッチング処理を行わなければならない。
【００２２】
ＶＯＱ  ２６選択処理では、各入力アービタ（ＩＡ）８０が、「最長キュー優先（longest queue first）」（ＬＱＦ）選択ポリシーを用いて、マッチング済みＯＭ（ｊ）３６に対して１つの非空き（non-empty）ＶＯＱ  ２６を選択することが可能である。他の選択ポリシーを実装することも可能である。たとえば、「最大キュー優先」選択ポリシーを実装することが可能である。
【００２３】
ＩＭ  ２０マッチング処理では、各Ｌｉと入力とのマッチングを行うことが可能であり、この処理は、以下の操作を含む。
操作１（要求）：
ＯＭ（ｊ）３６へのセルを有する各入力は、ｋ個のＬｉ（ｉ，ｒ）アービタのすべてに要求を送信する。
操作２（選択）：
次に、各Ｌｉアービタは、重みが最大である入力の要求を選択し、その入力に対して許可を送信する。
操作３（受入）：
各入力は、１つの許可を受け入れる。
【００２４】
それらの未マッチングのＬｉおよび入力の中で、ＩＭ  ２０マッチングをｍ回反復することが可能である。ＷＦＭ−ＮＰマッチング方式のＩＭ回目の反復では、モジュールマッチングを再度行うことが可能である。なお、ＩＭは、最大でｋ＝Ｎ／ｎ回の反復の値を有してよい。これらの反復のそれぞれにおいて、以下の条件を満たすモジュールがマッチングされる。
条件１：１つまたは複数の未選択の非空き入力ポート２８を有するモジュール。
条件２：ＩＭ出力リンクＬｉ（ｉ，ｒ１）のｒ１が、ＣＭ出力リンクＬＣ（ｒ２，ｊ）のｒ２と等しい。ただし、ｒ１およびｒ２は、ＣＭ（ｒ）３４の添え字。
【００２５】
これらの同じモジュールを、モジュールマッチングの各反復の後のＶＯＱ  ２６選択の対象にすることも可能である。
【００２６】
すべての反復についてモジュールマッチング処理および選択処理が実行された後、ＯＭ  ２４の各出力ポートにある出力アービタ７２が、ＬＱＦポリシーを用いて、非空きクロスポイントバッファ３８の中からバッファリング済みセルを選択し、そのセルを出力ポート３０に転送することが可能である。
【００２７】
いくつかの実施形態では、スケジューラ８２は、モジュール入力アービタ７６およびモジュール出力アービタ７８を含むことが可能である。モジュール入力アービタ７６およびモジュール出力アービタ７８は、効率的な送信が行われるように入力アービタ８０と出力アービタ７２とのマッチングを支援することが可能である。スケジューラ８２は、入力アービタ８０および出力アービタ７２と通信することにより、スイッチングされる既存パケットをそれらに通知する工程と、どのパケットがスイッチングの許可を得ているかをキューに通知する工程とを、特に行うことが可能である。図３の例では、スケジューラ８２（ならびに、対応するモジュール入力アービタ７６およびモジュール出力アービタ７８）をＣＭ  ２２の全体に分散させることが可能である。別の例では、スケジューラ（ならびに、対応するモジュール入力アービタ７６およびモジュール出力アービタ７８）は、各モジュール（ＩＭ  ２０、ＣＭ  ２２、およびＯＭ  ２４）から独立した構成要素であって、各モジュールと通信可能な構成要素である。
【００２８】
図４は、本開示の少なくともいくつかの実施形態に従って構成された、別の例示的なＳＳＭ  Ｃｌｏｓネットワークスイッチの動作を示すフローチャートである。本例示的な実施形態は、１つまたは複数の処理動作３８、４０、４２、４４、４６、４８、５０、および５２を含むことが可能である。
【００２９】
処理は、動作３８から始まる。動作３８では、本ネットワークスイッチアーキテクチャの複数の入力ポートのうちの選択された１つの入力ポートにおいて、複数の固定サイズセルに分割されたパケットを受信する。
【００３０】
処理は、動作３８から動作４０へ進む。動作４０では、複数の入力ポートのうちの選択された入力ポートに関連付けられた仮想出力キューのうちの選択された仮想出力キューに、それらの固定サイズセルを格納する。
【００３１】
動作４０から動作４２に進む。動作４２では、選択された仮想出力キューに固定サイズセルが到着したことを、入力アービタを用いて検出し、スイッチスケジューラに通知する。
【００３２】
動作４４に進む。動作４４では、スイッチスケジューラを用いて、複数の入力モジュールのうちの１つと、複数の出力モジュールのうちの１つとのマッチングを行い、マッチング済み入力モジュールおよびマッチング済み出力モジュールを提供する（マッチング済み入力モジュールは、複数の入力ポートのうちの選択された入力ポートに関連付けられている）。
【００３３】
動作４４から動作４６に進む。動作４６では、第１の選択条件に少なくとも部分的に基づいて、マッチング済み入力モジュールに関連付けられた入力アービタを用いて、複数の仮想出力キューのうちの選択された仮想出力キューから固定サイズセルを選択する。
【００３４】
動作４８に進む。動作４８では、選択された固定サイズセルを、複数の仮想出力キューのうちの選択された仮想出力キューから、マッチング済み入力モジュールを経由して、マッチング済み出力モジュールの複数のクロスポイントバッファのうちの選択されたクロスポイントバッファまで転送する。
【００３５】
動作４８から動作５０に進む。動作５０では、第２の選択条件に少なくとも部分的に基づいて、マッチング済み出力モジュールに関連付けられた出力アービタを用いて、マッチング済み出力モジュールの複数のクロスポイントバッファのうちの選択されたクロスポイントバッファから固定サイズセルを選択する。
【００３６】
動作５２に進む。動作５２では、選択された固定サイズセルを、マッチング済み出力モジュールの複数のクロスポイントバッファのうちの選択されたクロスポイントバッファから、ネットワークスイッチアーキテクチャの出力ポートへ転送する。
【００３７】
図５は、本開示の少なくともいくつかの実施形態に従って構成された、さらに別の例示的なＳＳＭ  Ｃｌｏｓネットワークスイッチの動作を示すフローチャートである。例示的な実施形態は、１つまたは複数の処理動作５４、５６、５８、および６０を含むことが可能である。
【００３８】
処理は、動作５４から始まる。動作５４では、複数の入力モジュールのうちの１つと、複数の出力モジュールのうちの１つとのマッチングを行い、マッチング済み入力モジュールおよびマッチング済み出力モジュールを提供する。
【００３９】
動作５４から動作５６に進む。動作５６では、第１の選択条件に少なくとも部分的に基づいて、送信するパケットを選択する。
【００４０】
処理は動作５８に進む。動作５８では、選択されたパケットを、マッチング済み入力モジュールから、マッチング済み出力モジュールの複数のクロスポイントバッファのうちの選択されたクロスポイントバッファへ送信する。
【００４１】
動作６０に進む。動作６０では、第２の選択条件に少なくとも部分的に基づいて、パケットを出力する。
【００４２】
例示的な一実施形態では、図５の方法を実装するようにＣｌｏｓネットワークアーキテクチャ１０を構成することが可能である。
【００４３】
図６に示したブロック図は、本開示の少なくともいくつかの実施形態に従って構成されたＣｌｏｓネットワークスイッチの実装のために構成された例示的なコンピューティング装置６００を示している。非常に基本的な構成６０１において、コンピューティング装置６００は、典型的には、１つまたは複数のプロセッサ６１０と、システムメモリ６２０とを含んでいる。プロセッサ６１０とシステムメモリ６２０との間は、メモリバス６３０により通信が可能である。
【００４４】
プロセッサ６１０は、所望の構成に応じて、マイクロプロセッサ（μＰ）、マイクロコントローラ（μＣ）、デジタル信号プロセッサ（ＤＳＰ）、またはこれらの任意の組み合わせをはじめとする（これらに限定されない）任意のタイプであってよい。プロセッサ６１０は、１レベル以上のキャッシュ（たとえば、レベル１キャッシュ６１１およびレベル２キャッシュ６１２）、プロセッサコア６１３、およびレジスタ６１４を含むことが可能である。プロセッサコア６１３は、算術論理演算ユニット（ＡＬＵ）、浮動小数点ユニット（ＦＰＵ）、デジタル信号処理コア（ＤＳＰコア）、またはこれらの任意の組み合わせを含むことが可能である。プロセッサ６１０とともにメモリコントローラ６１５を用いることも可能であり、あるいは、いくつかの実装では、メモリコントローラ６１５は、プロセッサ６１０に内蔵されてもよい。
【００４５】
システムメモリ６２０は、所望の構成に応じて、揮発性メモリ（ＲＡＭなど）、不揮発性メモリ（ＲＯＭ、フラッシュメモリなど）、またはこれらの任意の組み合わせをはじめとする（これらに限定されない）任意のタイプであってよい。システムメモリ６２０は、オペレーティングシステム６２１、１つまたは複数のアプリケーション６２２、およびプログラムデータ６２４を含むことが可能である。アプリケーション６２２は、ネットワークリソースを効率的に管理するために実装されるＣｌｏｓネットワークスイッチシステムアルゴリズム６２３を含むことが可能である。プログラムデータ６２４は、Ｃｌｏｓネットワークスイッチシステムデータ６２５を含むことが可能である。いくつかの実施形態では、ネットワークリソースの効率的な管理を実現するために、アプリケーション６２２を、オペレーティングシステム６２１上でプログラムデータ６２４とともに動作するように構成することが可能である。以上の説明の基本構成は、図６では、破線６０１で囲んだ構成要素群として示してある。
【００４６】
コンピューティング装置６００は、さらなる特徴または機能性と、基本構成６０１と任意の必要な装置およびインタフェースとの通信を容易にするさらなるインタフェースと、を有することが可能である。たとえば、バス／インタフェースコントローラ６４０を用いて、基本構成６０１と１つまたは複数のデータ記憶装置６５０との、記憶装置インタフェースバス６４１経由の通信を容易にすることが可能である。データ記憶装置６５０は、リムーバブル記憶装置６５１、非リムーバブル記憶装置６５２、またはこれらの組み合わせであってよい。リムーバブル記憶装置および非リムーバブル記憶装置の例をいくつか挙げると、フレキシブルディスクドライブやハードディスクドライブ（ＨＤＤ）などの磁気ディスク装置、コンパクトディスク（ＣＤ）ドライブやデジタル多用途ディスク（ＤＶＤ）ドライブなどの光ディスクドライブ、ソリッドステートドライブ（ＳＳＤ）、テープドライブなどがある。例示的なコンピュータ記憶媒体には、情報（たとえば、コンピュータ可読命令、データ構造体、プログラムモジュール、または他のデータ）を記憶する任意の方法または技術で実装される、揮発性または不揮発性のリムーバブル媒体および非リムーバブル媒体が含まれてよい。
【００４７】
システムメモリ６２０、リムーバブル記憶装置６５１、および非リムーバブル記憶装置６５２はすべて、コンピュータ記憶媒体の例である。コンピュータ記憶媒体としては、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリなどのメモリテクノロジ、ＣＤ−ＲＯＭ、デジタル多用途ディスク（ＤＶＤ）などの光記憶装置、磁気カセット、磁気テープ、磁気ディスク記憶装置などの磁気記憶装置、または他の任意の、所望の情報の記憶が可能であって、コンピュータ装置６００からのアクセスが可能な媒体があり、これらに限定されない。そのような任意のコンピュータ記憶媒体を装置６００に含めることが可能である。
【００４８】
コンピューティング装置６００はさらに、各種インタフェース装置（たとえば、出力インタフェース、周辺インタフェース、および通信インタフェース）から基本構成６０１へのバス／インタフェースコントローラ６４０経由の通信を容易にするインタフェースバス６４２を含むことが可能である。出力装置６６０の例として、グラフィックス処理ユニット６６１およびオーディオ処理ユニット６６２があり、これらは、各種外部装置（ディスプレイやスピーカなど）と、１つまたは複数のＡ／Ｖポート６６３経由で通信するように構成可能である。周辺インタフェース６７０の例として、シリアルインタフェースコントローラ６７１またはパラレルインタフェースコントローラ６７２があり、これらは、入力装置（たとえば、キーボード、マウス、ペン、音声入力装置、タッチ入力装置など）や他の周辺装置（たとえば、プリンタ、スキャナなど）のような外部装置と、１つまたは複数のＩ／Ｏポート６７３経由で通信するように構成可能である。例示的な通信装置６８０に含まれるネットワークコントローラ６８１は、１つまたは複数の通信ポート６８２を経由するネットワーク通信により、１つまたは複数の他のコンピューティング装置６９０との通信を容易にするように構成可能である。この通信接続は、通信媒体の一例である。通信媒体は、典型的には、変調データ信号（搬送波または他の搬送機構）の形態のコンピュータ可読命令、データ構造体、プログラムモジュール、または他のデータとして実施可能であり、任意の情報配信媒体が含まれる。「変調データ信号」は、情報を信号内で符号化するように１つまたは複数の信号特性を設定または変化させる信号であってよい。限定ではなく例として、通信媒体は、有線ネットワークやダイレクトワイヤード接続などの有線媒体、および音響、無線周波数（ＲＦ）、赤外線（ＩＲ）などの無線媒体であってよい。本明細書で用いている「コンピュータ可読媒体」という用語は、記憶媒体と通信媒体の両方を包含している。
【００４９】
コンピューティング装置６００は、小型フォームファクタポータブル（またはモバイル）電子装置の一部分として実装可能であり、そのような電子装置としては、携帯電話、携帯情報端末（ＰＤＡ）、パーソナルメディア再生装置、無線Ｗｅｂ閲覧装置、パーソナルヘッドセット装置、特定用途装置、またはこれらの機能を任意に含むハイブリッド装置がある。コンピューティング装置６００は、ラップトップコンピュータおよび非ラップトップコンピュータの両構成を含むパーソナルコンピュータとしても実装可能である。
【００５０】
一実施形態によれば、コンピューティング装置６００は、ネットワーキング環境において、プロセッサ６１０、アプリケーション６２２、および／またはプログラムデータ６２４が、本明細書に記載の実施形態によるＣｌｏｓネットワークスイッチシステムとともに（またはＣｌｏｓネットワークスイッチシステムとして）機能するように接続される。
【００５１】
本明細書に記載の対象の例として、様々な構成要素が、他の様々な構成要素に含まれるか、他の様々な構成要素と接続されている場合がある。そのように描かれたアーキテクチャは例示にすぎないこと、ならびに、実際には、同じ機能を実現する他の多くのアーキテクチャが実装可能であることを理解されたい。概念的な意味では、同じ機能性を実現する、構成要素の構成があれば、それらの構成要素は、所望の機能性を実現するように、効果的に「関連付けられる」。したがって、特定の機能性を実現するために結合された、本明細書に記載の２つの構成要素があれば、これらの構成要素は、アーキテクチャまたは中間構成要素のいかんによらず、所望の機能性を実現するように、互いに「関連付けられている」と見なしてよい。同様に、そのように関連付けられた２つの構成要素があれば、それらは、所望の機能性を実現するために、互いに「作動可能に接続（operably connected）」（または「作動可能に結合（operably coupled）」）されていると見なすことも可能であり、そのように関連付けられることが可能な２つの構成要素があれば、それらは、所望の機能性を実現するために、互いに「作動可能に結合可能（operably couplable）」であると見なすことも可能である。作動可能に結合可能なものの具体例として、物理的にはめ合い可能な、かつ／または物理的に相互作用している構成要素同士、および／または、無線により相互作用可能な、かつ／または無線により相互作用している構成要素同士、および／または、論理的に相互作用している、かつ／または論理的に相互作用可能な構成要素同士があり、これらに限定されない。
【００５２】
本明細書におけるほとんど任意の複数形および／または単数形の用語の使用に関しては、当業者であれば、コンテキストおよび／または用途に応じて適宜、複数形から単数形への変換、および／または単数形から複数形への変換を行うであろう。明確さのために、本明細書では、単数形／複数形の様々な組み合わせを明示的に説明することが可能である。
【００５３】
当業者であれば理解されるように、一般に、本明細書で使用している用語、および特に、添付の請求項（たとえば、添付の請求項の本文）で使用している用語は、一般に、「開いている（ｏｐｅｎ）」用語として意図されている（たとえば、「〜を含んでいる（ｉｎｃｌｕｄｉｎｇ）」という用語は「〜を含んでおり、それらに限定されない（ｉｎｃｌｕｄｉｎｇ  ｂｕｔ  ｎｏｔ  ｌｉｍｉｔｅｄ  ｔｏ）」と解釈すべきであり、「〜を有している（ｈａｖｉｎｇ）」という用語は「少なくとも〜を有している（ｈａｖｉｎｇ  ａｔ  ｌｅａｓｔ）」と解釈すべきであり、「〜を含む（ｉｎｃｌｕｄｅｓ）」という用語は「〜を含み、それらに限定されない」と解釈すべきである、など）。さらに、当業者であれば理解されるように、特定の数の導入請求項記載が意図された場合、そのような意図は、請求項において明示的に記載され、そのような記載がない場合には、そのような意図は存在しない。たとえば、後述の添付請求項は、理解の支援のために、導入句「少なくとも１つの（ａｔ  ｌｅａｓｔ  ｏｎｅ）」および「１つまたは複数の（ｏｎｅ  ｏｒ  ｍｏｒｅ）」を用いて請求項記載を導入している場合がある。しかしながら、そのような句の使用は、不定冠詞「ａ」または「ａｎ」による請求項記載の導入によって、そのような導入請求項記載を含むいかなる特定の請求項も、そのような記載を１つだけ含む発明に限定されることを暗示していると解釈すべきではない。これは、たとえ、同じ請求項が、導入句「１つまたは複数の（ｏｎｅ  ｏｒ  ｍｏｒｅ）」または「少なくとも１つの（ａｔ  ｌｅａｓｔ  ｏｎｅ）」と、［ａ」または「ａｎ」のような不定冠詞とを含んでいる場合でも同じである（たとえば、「ａ］および／または「ａｎ」は、典型的には、「少なくとも１つの（ａｔ  ｌｅａｓｔ  ｏｎｅ）」または「１つまたは複数の（ｏｎｅ  ｏｒ  ｍｏｒｅ）」を意味するものとして解釈しなければならない）。同じことは、請求項記載の導入に使用される定冠詞の使用についても当てはまる。さらに、特定の数の導入請求項記載が明示的に記載された場合でも、当業者であれば理解されるように、そのような記載は、通常は、「少なくとも」記載された数を意味すると解釈すべきである（たとえば、単に「２つの記載」と記載され、他に修飾子がない場合、通常は、「少なくとも」２つの記載、または、「２つ以上」の記載を意味する）。さらに、「Ａ、Ｂ、およびＣなどのうちの少なくとも１つ（ａｔ  ｌｅａｓｔ  ｏｎｅ  ｏｆ  Ａ，  Ｂ，  ａｎｄ  Ｃ，  ｅｔｃ．）」と類似の規則を用いる場合、一般には、当業者がその規則を理解する感覚でそのような構造が意図される（たとえば、「Ａ、Ｂ、およびＣのうちの少なくとも１つを有するシステム（ａ  ｓｙｓｔｅｍ  ｈａｖｉｎｇ  ａｔ  ｌｅａｓｔ  ｏｎｅ  ｏｆ  Ａ，  Ｂ，  ａｎｄ  Ｃ）」は、「Ａのみを有するシステム」、「Ｂのみを有するシステム」、「Ｃのみを有するシステム」、「ＡおよびＢを一緒に有するシステム」、「ＡおよびＣを一緒に有するシステム」、「ＢおよびＣを一緒に有するシステム」、および／または「Ａ、Ｂ、およびＣを一緒に有するシステム」を意味し、これらに限定されない）。「Ａ、Ｂ、またはＣなどのうちの少なくとも１つ（ａｔ  ｌｅａｓｔ  ｏｎｅ  ｏｆ  Ａ，  Ｂ，  ｏｒ  Ｃ，  ｅｔｃ．）」と類似の規則を用いる場合、一般には、当業者がその規則を理解する感覚でそのような構造が意図される（たとえば、「Ａ、Ｂ、またはＣのうちの少なくとも１つを有するシステム（ａ  ｓｙｓｔｅｍ  ｈａｖｉｎｇ  ａｔ  ｌｅａｓｔ  ｏｎｅ  ｏｆ  Ａ，  Ｂ，  ｏｒ  Ｃ）」は、「Ａのみを有するシステム」、「Ｂのみを有するシステム」、「Ｃのみを有するシステム」、「ＡおよびＢを一緒に有するシステム」、「ＡおよびＣを一緒に有するシステム」、「ＢおよびＣを一緒に有するシステム」、および／または「Ａ、Ｂ、およびＣを一緒に有するシステム」を意味し、これらに限定されない）。さらに、当業者であれば理解されるように、２つ以上の代替用語を与える実質的にあらゆる離接語および／または離接句が、明細書、請求項、または図面のいずれにあっても、それらの用語のうちの１つ、それらの用語のいずれか、またはそれらの用語の両方を含む可能性があることを理解しなければならない。たとえば、句「ＡまたはＢ（Ａ  ｏｒ  Ｂ）」は、「Ａ」または「Ｂ」または「ＡおよびＢ」の可能性を含むものとして理解される。
【００５４】
本明細書において各種の態様および実施形態を開示してきたが、他の態様および実施形態も、当業者であれば自明であろう。本明細書において開示した各種の態様および実施形態は、例示を目的としたものであって、限定を意図したものではなく、真の範囲および趣旨は、後述の請求項によって示される。
【符号の説明】
【００５５】
１０  空−空−メモリ［ＳＳＭ］Ｃｌｏｓネットワークスイッチ
１２、２６  仮想出力キュー（ＶＯＱ）
１４  第１段
１６  第２段
１８  第３段
２０、３２  入力モジュール（ＩＭ）
２２、３４  中央モジュール（ＣＭ）
２４、３６  出力モジュール（ＯＭ）
２８  入力ポート（ＩＰ）
３０  出力ポート（ＯＰ）
３８  クロスポイントバッファ
７２  出力アービタ
７４  ＩＭ出力リンクアービタ
７６  モジュール入力アービタ
７８  モジュール出力アービタ
８０  入力アービタ
８２  スケジューラ
６００  コンピューティング装置
６０１  基本構成
６１０  プロセッサ
６１１  レベル１キャッシュ
６１２  レベル２キャッシュ
６１３  プロセッサコア
６１４  レジスタ
６１５  メモリコントローラ
６２０  システムメモリ
６２１  オペレーティングシステム
６２２  アプリケーション
６２３  Ｃｌｏｓネットワークスイッチシステムアルゴリズム
６２４  プログラムデータ
６２５  Ｃｌｏｓネットワークスイッチシステムデータ
６３０  メモリバス
６４０  バス／インタフェースコントローラ
６４１  記憶装置インタフェースバス
６４２  インタフェースバス
６５０  データ記憶装置
６５１  リムーバブル記憶装置
６５２  非リムーバブル記憶装置
６６０  出力装置
６６１  グラフィックス処理ユニット
６６２  オーディオ処理ユニット
６６３  Ａ／Ｖポート
６７０  周辺インタフェース
６７１  シリアルインタフェースコントローラ
６７２  パラレルインタフェースコントローラ
６７３  Ｉ／Ｏポート
６８０  通信装置
６８１  ネットワークコントローラ
６８２  通信ポート
６９０  他のコンピューティング装置
【図１】
2010246093.tif 000003
【図２】
2010246093.tif 000004
【図３】
2010246093.tif 000005
【図４】
2010246093.tif 000006
【図５】
2010246093.tif 000007
【図６】
2010246093.tif 000008
【外国語明細書】
2010246093000001.pdf