(57)【要約】【課題】入力信号の大きさの広い範囲にあっても良好な線形性を有する高域通過フィルタ及びノッチフィルタを提供する。【解決手段】  ＰＭＯＳトランジスタ（Ｔｒ）１、Ｔｒ１とドレイン同士が接続されるＴｒ２、ドレインがＴｒ１のソースに接続されるＴｒ３、Ｔｒ３がＴｒ２のソースに接続されるＴｒ４を有し、Ｔｒ３のゲートがＴｒ４のドレインに接続し、Ｔｒ４のゲートがＴｒ３のドレインに接続し、Ｔｒ３、Ｔｒ４のソースに接続される電流源５、６、Ｔｒ１、Ｔｒ２のソース間に接続されるコンデンサ８、Ｔｒ３、Ｔｒ４のソース間に接続されるコンデンサ７を含む回路２９、Ｔｒ１、Ｔｒ２のゲートからＴｒ３、Ｔｒ４のソースまでの経路において分岐された信号を出力信号に重畳し、回路２９によって減衰される周波数帯域と異なる周波数帯域が減衰される信号を生成する回路１００とによってフィルタ回路を構成する。【選択図】  図１
2010220176.tif 000002
【特許請求の範囲】
【請求項１】
入力信号が入力される第１端子、前記入力信号によって電気的な導通状態が制御される第２端子及び第３端子を備えたトランジスタを含むフィルタ回路であって、
第１入力信号が入力される第１トランジスタ、第２入力信号が入力される第２トランジスタを有する第１トランジスタ対と、
前記第３端子が前記第１トランジスタの第２端子に接続される第３トランジスタ、前記第３端子が前記第２トランジスタの第２端子に接続される第４トランジスタを有し、前記第３トランジスタの前記第１端子が前記第４トランジスタの前記第３端子に接続し、前記第４トランジスタの前記第１端子が前記第３トランジスタの前記第３端子に接続される第２トランジスタ対と、
前記第３トランジスタの前記第２端子に接続される第１電流源、前記第４トランジスタの前記第２端子に接続される第２電流源を有する電流源対と、
前記第１トランジスタ、前記第２トランジスタの第２端子にそれぞれ接続される第１コンデンサと、
前記第３トランジスタ、前記第４トランジスタの第２端子にそれぞれ接続される第２コンデンサと、
を含むフィルタ回路本体と、
前記第１トランジスタの前記第１端子、前記第２トランジスタの前記第１端子から、前記第３トランジスタの前記第２端子、前記第４トランジスタの前記第２端子に至る経路において分岐された分岐信号を、前記第３トランジスタ及び前記第４トランジスタの前記第２端子から出力される出力信号に重畳し、当該出力信号において減衰される周波数帯域と異なる周波数帯域が減衰された重畳信号を生成する重畳信号生成回路と、
を含むことを特徴とするフィルタ回路。
【請求項２】
前記重畳信号生成回路は、
前記第１トランジスタの前記第２端子から入力された信号と前記第３トランジスタの前記第２端子から入力された信号とを加算して第１加算信号を出力する第１加算器と、
前記第２トランジスタの前記第２端子から入力された信号と前記第４トランジスタの前記第２端子から入力された信号とを加算して第２加算信号を出力する第２加算器と、
前記第３トランジスタの第２端子から入力された信号と前記第４トランジスタの第２端子から入力された信号との差信号成分を増幅する第１増幅器と、
前記第１入力信号と前記第２入力信号の差信号成分を増幅する第２増幅器と、
前記第１加算信号と前記第２加算信号とが入力され、前記第１加算信号、前記第２加算信号差信号成分を増幅する第３増幅器と、
前記第１増幅器によって増幅された信号と、前記第２増幅器によって増幅された信号と、前記第３増幅器によって増幅された信号と、を加算する第３加算器と、
を含むことを特徴とする請求項１に記載のフィルタ回路。
【請求項３】
前記第１増幅器は、増幅率が変更可能な利得可変増幅回路であることを特徴とする請求項２に記載のフィルタ回路。
【請求項４】
前記重畳信号生成回路は、
前記第１トランジスタの前記第２端子から入力された信号と前記第３トランジスタの前記第２端子から入力された信号とを加算して第１加算信号を出力する第１加算器と、
前記第２トランジスタの前記第２端子から入力された信号と前記第４トランジスタの前記第２端子から入力された信号とを加算して第２加算信号を出力する第２加算器と、
前記第１入力信号と前記第２入力信号の差信号成分を増幅する第２増幅器と、
前記第１加算信号と前記第２加算信号とが入力され、前記第１加算信号、前記第２加算信号差信号成分を増幅する第３増幅器と、
前記第２増幅器によって増幅された信号と、前記第３増幅器によって増幅された信号とを加算する第３加算器と、
を含むことを特徴とする請求項１に記載のフィルタ回路。
【請求項５】
前記第２増幅器は増幅率ｂで差信号成分を増幅し、前記第３増幅器は増幅率Ｋで差信号成分を増幅し、
前記第１トランジスタ対の相互コンダクタンスをｇｍ1、前記第２トランジスタ対の相互コンダクタンスをｇｍ3、前記第１コンデンサの容量をＣ1、前記第第２コンデンサの容量をＣ2とした場合、
前記Ｋの値は、以下の式を満たすことを特徴とする請求項２または３または４に記載のフィルタ回路。
Ｋ＝−ｂ・[ｇｍ3・Ｃ1＋（ｇｍ1−ｇｍ3）Ｃ2]／ｇｍ1・Ｃ2
【請求項６】
前記第１トランジスタ、前記第２トランジスタ、前記第３トランジスタ、前記第４トランジスタがＭＯＳトランジスタであって、
前記第１端子がゲート端子、前記第２端子がソース端子、前記第３端子がドレイン端子であることを特徴とする請求項１から５のいずれか１項に記載のフィルタ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フィルタ回路にかかり、特に、トランジスタの出力端子にかかる電圧が入力端子にかかる電圧に追従するトランジスタによって構成される回路を基礎とするフィルタ回路に関する。
【背景技術】
【０００２】
フィルタ回路には、時間連続フィルタと、ＳＣＦ(Switched Capacity Filter)等の時間離散系のフィルタとがある。時間連続フィルタは、時間離散系のフィルタよりも高速動作に適しているが、線形性能の点で劣るという欠点がある。この欠点を解消する従来技術としては、例えば、非特許文献１、特許文献１がある。非特許文献１、特許文献１は、いずれもソースフォロワ回路をベースにした時間連続フィルタを提案するものである。
【０００３】
なお、ソースフォロワ回路とは、ＭＯＳトランジスタをはじめとする電界効果型トランジスタ（ＦＥＴ）のゲートに信号を印加してソースから出力信号を取り出す回路を言う。ソースフォロワ回路では、ソースの電圧がゲートの電圧に追従（follow）する。同様に、バイポーラトランジスタのベースに信号を印加してエミッタから出力信号を取り出す回路は、エミッタフォロワ回路と呼ばれている。
【０００４】
図７は、ソースフォロワ回路をベースにした低域通過特性を有する時間連続フィルタ（低域通過フィルタ）の回路を例示するための図である。図示した低域通過フィルタは、ＰＭＯＳトランジスタ１０１、１０２、１０３、１０４と、電流源１０５、１０６と、コンデンサ１０７、１０８と、差動入力端子１１１、１１２と、を備えている。図中、回路の端子に１１３〜１１８の符号を付して示す。アースに接続される負の電源端子に１１７を付し、正の電源を供給するための正の電源端子に１１８を付して示す。
【０００５】
一般的に、フィルタ回路の特性は、入力端子から出力端子までの伝達関数を求めることによって得ることができる。図７の低域通過フィルタの入力端子である端子１１１、１１２から出力端子である端子１１５、１１６までの伝達関数Ｈ0（ｓ）は、非特許文献１に記載されているように以下の式（１）によって求めることができる。
Ｈ0（ｓ）＝−ｇｍ1・ｇｍ3／[Ｃ1・Ｃ2・ｓ2＋｛ｇｍ3・Ｃ1＋（ｇｍ1−ｇｍ3）Ｃ2｝・ｓ＋ｇｍ1・ｇｍ3]                  …式（１）
式（１）において、Ｃ1はコンデンサ１０８の２倍の容量値、Ｃ２はコンデンサ１０７の２倍の容量値である。（言い換えると、コンデンサ１０８、１０７の容量はそれぞれＣ１／２、Ｃ２／２である。）ｓはｔ関数をラプラス変換して得られるｓ関数である。ｇｍ1はＰＭＯＳトランジスタ１０１、１０２のトランスコンダクタンス値、ｇｍ3はＰＭＯＳトランジスタ１０３、１０４のトランスコンダクタンス値であって、ＰＭＯＳトランジスタを流れる電流とＰＭＯＳトランジスタのサイズによって決定する。
【０００６】
式（１）を使って伝達関数の周波数特性を求めるには、式（１）において、ｓ＝ｉ２πｆ（ｉは複素数）とし、周波数ｆに関する特性を計算する。式（１）の分子においてｓ及びｓ2の項がゼロである場合、低域通過フィルタ特性を有することが知られている。つまり、式（１）にｓ＝ｉ２πｆを代入すると、ｆが大きくなるに従い分母が大きくなり、伝達関数の絶対値は小さくなることがわかる。
【０００７】
反対に、低い周波数、すなわちｆが十分小さいとき、伝達関数の絶対値は１に等しくなる。従って、特性が式（１）によって表されるフィルタは、周波数が高いと信号が小さく、周波数が低いと入力信号と同じ大きさの信号を出力する特性を示すことがわかる。このような低域通過フィルタは、ソースフォロワ回路をベースにしているので線形性能に優れ、高速でかつ低消費電流特性を容易に実現できる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】ＵＳ２００８ １５７８６４号公報
【非特許文献】
【０００９】
【非特許文献１】Stefano D'Amico、Matteo Conta、Andrea Baschirotto著 IEEE Journal of Solid State Circuits、 41巻、12号、2713〜2719ページ、２００６年。論文タイトル「A 4.1-mW 10-MHz Fourth-Order Source Follower-Based Continuous-Time Filter With 79-dB DR」
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、上記した従来技術は、低域通過フィルタを提供することはできるものの、高域通過フィルタまたはノッチフィルタを提供することはできなかった。このため、開発の現場では、ソースフォロワ回路をベースにした高域通過フィルタまたはノッチフィルタ(Notch Filter)を実現することが要求されていた。
特に通信分野では、基地局から受信位置までの距離に信号の大きさが大きく依存する。このため、通信システムに用いられるフィルタには、音の大きさの広い範囲で良好なダイナミックレンジ特性（信号の再現能力を表す数値）が要求される。
本発明は、以上の点に鑑みてなされたものであり、ソースフォロワ回路を用い、高速動作に適し、かつ低消費電流であり、入力信号の大きさの広い範囲にあっても良好な線形性を有する高域通過フィルタ及びノッチフィルタを提供することを目的とする。
【課題を解決するための手段】
【００１１】
以上の課題を解決するため、請求項１に記載のフィルタ回路は、入力信号が入力される第１端子、前記入力信号によって電気的な導通状態が制御される第２端子（例えば図１に示した端子１７、１８）及び第３端子を備えたトランジスタを含むフィルタ回路であって、
第１入力信号が入力される第１トランジスタ（例えば図１に示したＰＭＯＳトランジスタ１）、当該第１トランジスタと前記第３端子同士が接続され、第２入力信号が入力される第２トランジスタ（例えば図１に示したＰＭＯＳトランジスタ２）を有する第１トランジスタ対と、前記第３端子が前記第１トランジスタの第２端子に接続される第３トランジスタ（例えば図１に示したＰＭＯＳトランジスタ３）、前記第３端子が前記第２トランジスタの第２端子に接続される第４トランジスタ（例えば図１に示したＰＭＯＳトランジスタ４）、を有し、前記第３トランジスタの前記第１端子が前記第４トランジスタの前記第３端子に接続し、前記第４トランジスタの前記第１端子が前記第３トランジスタの前記第３端子に接続される第２トランジスタ対と、前記第３トランジスタの前記第２端子に接続される第１電流源（例えば図１に示した電流源５）、前記第４トランジスタの前記第２端子に接続される第２電流源（例えば図１に示した電流源６）を有する電流源対と、前記第１トランジスタ、前記第２トランジスタの第２端子にそれぞれ接続される第１コンデンサ（例えば図１に示したコンデンサ８）、前記第３トランジスタ、前記第４トランジスタの第２端子にそれぞれ接続される第２コンデンサ（例えば図１に示したコンデンサ７）を含むフィルタ回路本体（例えば図１に示した回路２９）と、前記第１トランジスタの前記第１端子、前記第２トランジスタの前記第１端子から、前記第３トランジスタの前記第２端子、前記第４トランジスタの前記第２端子に至る経路において分岐された信号を、前記第３トランジスタ及び前記第４トランジスタの前記第２端子から出力される出力信号に重畳し、当該出力信号において減衰される周波数帯域と異なる周波数帯域が減衰された信号を生成する重畳信号生成回路（回路１００）と、を含むことを特徴とする。
【００１２】
請求項２に記載のフィルタ回路は、請求項１に記載の発明において、前記重畳信号生成回路が、前記第１トランジスタの前記第２端子から入力された信号と前記第３トランジスタの前記第２端子から入力された信号とを加算して第１加算信号を出力する第１加算器（例えば図１に示した加算器９）と、前記第２トランジスタの前記第２端子から入力された信号と前記第４トランジスタの前記第２端子から入力された信号とを加算して第２加算信号を出力する第２加算器（例えば図１に示した加算器１０）と、前記第３トランジスタの第２端子から入力された信号と前記第４トランジスタの第２端子から入力された信号との差信号成分を増幅する第１増幅器（例えば図１に示した増幅器１１）と、前記第１入力信号と前記第２入力信号の差信号成分を増幅する第２増幅器（例えば図１に示した増幅器１３）と、前記第１加算信号と前記第２加算信号とが入力され、前記第１加算信号、前記第２加算信号差信号成分を増幅する第３増幅器（例えば図１に示した増幅器１２）と、前記第１増幅器によって増幅された信号と、前記第２増幅器によって増幅された信号と、前記第３増幅器によって増幅された信号と、を加算する第３加算器（例えば図１に示した増幅器１４）と、を含むことを特徴とする。
【００１３】
請求項３に記載のフィルタ回路は、請求項２に記載の発明において、前記第１増幅器は、増幅率が変更可能な利得可変増幅回路であることを特徴とする。
請求項４に記載のフィルタ回路は、請求項１に記載の発明において、前記重畳信号生成回路が、前記第１トランジスタの前記第２端子から入力された信号と前記第３トランジスタの前記第２端子から入力された信号とを加算して第１加算信号を出力する第１加算器（例えば図４に示した加算器９）と、前記第２トランジスタの前記第２端子から入力された信号と前記第４トランジスタの前記第２端子から入力された信号とを加算して第２加算信号を出力する第２加算器例えば図４に示した加算器１０）と、前記第１入力信号と前記第２入力信号の差信号成分を増幅する第２増幅器（例えば図４に示した増幅器１３）と、前記第１加算信号と前記第２加算信号とが入力され、前記第１加算信号、前記第２加算信号差信号成分を増幅する第３増幅器（例えば図４に示した増幅器１２）と、前記第２増幅器によって増幅された信号と、前記第３増幅器によって増幅された信号とを加算する第３加算器（例えば図４に示した加算器１４）と、を含むことを特徴とする。
【００１４】
請求項５に記載のフィルタ回路は、請求項２または３に記載の発明において、前記第２増幅器は増幅率ｂで差信号成分を増幅し、前記第３増幅器は増幅率Ｋで差信号成分を増幅し、前記第１トランジスタ対の相互コンダクタンスをｇｍ1、前記第２トランジスタ対の相互コンダクタンスをｇｍ3、前記第１コンデンサの容量をＣ1、前記第第２コンデンサの容量をＣ2とした場合、前記Ｋの値は、以下の式を満たすことを特徴とする。
Ｋ＝−ｂ・[ｇｍ3・Ｃ1＋（ｇｍ1−ｇｍ3）Ｃ2]／ｇｍ1・Ｃ2
請求項６に記載のフィルタ回路は、請求項１から５のいずれか１項に記載の発明において、前記第１トランジスタ、前記第２トランジスタ、前記第３トランジスタ、前記第４トランジスタがＭＯＳトランジスタであって、前記第１端子がゲート端子、前記第２端子がソース端子、前記第３端子がドレイン端子であることを特徴とする。
【発明の効果】
【００１５】
請求項１に記載の発明によれば、フィルタ回路本体によって出力される信号に、フィルタ回路から出力される信号より上流の信号を分岐して重畳することにより、フィルタ回路から出力される信号において減衰される周波数帯域と異なる周波数帯域が減衰された重畳信号を生成することができる。このため、フィルタ回路本体をソースフォロワ型等のトランジスタで構成すれば、ソースフォロワ型トランジスタをベースにしながら、低域通過特性を有するフィルタばかりでなく、高域通過特性を持つフィルタやノッチフィルタを構成することができる。
【００１６】
請求項２に記載の発明によれば、フィルタ回路本体を構成するトランジスタから信号を入力し、加算、増幅することにより高域通過特性を持つフィルタやノッチフィルタを構成することができる。
請求項３に記載の発明によれば、フィルタ回路のゼロ点周波数を任意に変更することができるから、任意の特性のノッチフィルタを提供することができる。
【００１７】
請求項４に記載の発明によれば、フィルタ回路本体を構成するトランジスタから信号を入力し、加算、増幅することにより任意の周波数を減衰させることが可能な典型的なノッチフィルタ回路を提供することができる。
請求項５に記載の発明によれば、フィルタ回路本体と、重畳信号生成回路に含まれる増幅器やトランジスタの特性を適正な条件に設定することで高域通過特性を持つフィルタやノッチフィルタを構成することができる。
請求項６に記載の発明によれば、汎用的なトランジスタであるＭＯＳトランジスタを用いて本発明のフィルタ回路を構成することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施形態１のソースフォロワ回路をベースにしたフィルタ回路を説明するための回路図である。
【図２】図１に示した加算回路の具体例を示した図である。
【図３】図１に示した回路の半回路の小信号等価回路を示した図である。
【図４】本発明の実施形態２のソースフォロワ回路をベースにしたフィルタ回路を説明するための回路図である。
【図５】本発明の実施形態３のソースフォロワ回路をベースにしたフィルタ回路を説明するための回路図である。
【図６】本発明の実施形態１のフィルタ回路の特性を説明するための図である。
【図７】ソースフォロワ回路をベースにした従来の低域通過フィルタの回路を例示するための図である。
【発明を実施するための形態】
【００１９】
以下、図を参照して本発明に係るフィルタ回路の実施形態１、実施形態２、実施形態３を説明する。
（実施形態１）
・回路構成
図１は、本発明の実施形態１のソースフォロワ回路をベースにしたフィルタ回路を説明するための回路図である。実施形態１のフィルタ回路は、高域通過フィルタ（High-pass filter）またはノッチフィルタ(Notch Filter)の回路として機能する。本明細書では、高域通過フィルタとは遮断周波数より周波数が高い高周波を良く通し、遮断周波数より低い周波数の帯域を通さない（減衰させる）フィルタを言う。また、ノッチフィルタとは、信号の特定の周波数帯域を通さない（減衰させる）フィルタ回路を言うものとする。
【００２０】
実施形態１のフィルタ回路は、フィルタ回路本体となる回路２９と、重畳信号生成回路１００とを備えている。重畳信号生成回路１００は、加算回路９、１０、１４と、増幅器１１、１２、１３とを備えている。増幅器１１、１２、１３は、図中に示すように、それぞれ増幅率ａ、Ｋ、ｂを有するものとする。
回路２９は、トランジスタ素子として、ＰＭＯＳトランジスタ１、ＰＭＯＳトランジスタ２、ＰＭＯＳトランジスタ３、ＰＭＯＳトランジスタ４を備えている。実施形態１のＰＭＯＳトランジスタ１〜４は、各々がゲート、ソース、ドレインの３つの端子を備えている。また、回路２９は、ＰＭＯＳトランジスタ１〜４の他、電流源５、６、コンデンサ７、８を備えている。図１中に示した２１〜２６の数字は、このような素子同士を接続する端子を示す符号である。
【００２１】
ＰＭＯＳトランジスタ１では、ゲートが入力端子１５に、ソースがトランジスタ３のドレイン、ＭＯＳトランジスタ４のゲート、コンデンサ８の一端に接続されている。ＰＭＯＳトランジスタ１のドレインは、負の電源端子２８に接続される。ＰＭＯＳトランジスタ２では、ゲートが入力端子１６に、ソースがトランジスタ４のドレイン、ＰＭＯＳトランジスタ３のゲート、コンデンサ８の他方の一端に接続されている。
【００２２】
ＰＭＯＳトランジスタ２のドレインは、負の電源端子２８に接続される。ＰＭＯＳトランジスタ３では、ソースが電流源５の一端とコンデンサ７の一端とを接続する端子１９に接続されている。ＰＭＯＳトランジスタ４については、ソースが電流源６の一端とコンデンサ７の他方の一端とを接続する端子２０に接続されている。電流源５、６の他方の端子は正の電源端子２７に接続されている。入力端子１５、１６は、いずれも差動入力端子である。
【００２３】
以上述べた回路２９は、図７で説明した従来のフィルタ回路と同様の構成を有するものである。すなわち、実施形態１は、以下に説明する増幅器１１〜１３、加算回路９、１０、１４を備える点で従来のフィルタ回路と相違する。実施形態１では、回路２９をフィルタ回路本体とし、増幅器１１〜１３、加算回路９、１０、１４を重畳信号生成回路１００が含むものとする。
【００２４】
増幅器１１〜１３は、いずれも２つ入力の差信号を増幅する差動増幅器である。増幅器１１は、ＰＭＯＳトランジスタ３のソースと接続される端子１９と、ＰＭＯＳトランジスタ４のソースと接続される端子２０と接続され、両者の差信号を入力している。また、増幅器１３は、ＰＭＯＳトランジスタ１、２のゲートと接続され、入力端子１５、１６から入力されてくる入力信号の差信号を入力している。増幅器１２には、加算回路９、加算回路１０の出力が入力される。なお、増幅器１１〜１３の入力の極性は明示されていないが、極性を変えることによって増幅器の利得の正または負の極性を変えることができる。
【００２５】
加算回路９、１０は、いずれも２つの入力端子と１つの入力端子を備えている。加算回路９の入力端子の一方には増幅器１１の一方の入力を分岐した信号が入力されている。他方の入力端子はＰＭＯＳトランジスタ１のソースに接続されている。加算回路１０の入力端子の一方には端子２０の出力が分岐されて入力される。他方の入力端子には、ＰＭＯＳトランジスタ２のソースに接続する端子１８が接続されている。
【００２６】
加算回路９、１０の端子２１、２２は増幅器１２に信号を入力する。増幅器１２は、端子から信号を入力し、出力端子２４から加算回路１４に信号を出力する。また、増幅器１１の出力端子２３、増幅器１３の出力端子２５も加算回路１４に接続されている。加算回路１４は、増幅器１１〜１３の出力を入力し、加算して出力端子２６から出力する。
フィルタ回路全体の入力端子１５、１６に入力される信号は、互いに位相が１８０度ずれる差動信号である。出力端子２６からは、高域通過フィルタまたはノッチフィルタの出力が得られる。
【００２７】
図２は、図１に示した加算回路９、１０の具体例を示した図である。なお、加算回路９、１０は、同様の構成を有している。このため、図２に加算回路９の構成を示し、加算回路１０の図示及び説明に代えるものとする。
加算回路９は、電圧・電流変換器８３、８４、抵抗素子８５を備えている。電圧・電流変換器８３は電圧Ｖ1が供給される入力端子８１、電圧・電流変換器８４には電圧Ｖ2が供給される入力端子８２がある。電圧・電流変換器８３、３４の出力は出力端子８６から出力される。符号８７は負の電源端子を示し、出力端子８６と電源端子８７との間には、抵抗値Ｒを有する抵抗８５が接続されている。
【００２８】
このような加算回路９では、入力端子８１に電圧Ｖ1が与えられると、電圧・電流変換器８３からは電流Ｉ1が出力される。また、入力端子８２に入力電圧Ｖ2が与えられると、電圧・電流変換器８４からは電流Ｉ2が出力される。電流Ｉ1、電流Ｉ2は、それぞれ以下の式（２）、（３）によって表わされる。なお、式（２）、（３）中のｇは、電圧を電流に変換する変換係数となる定数である。
Ｉ1＝ｇ・Ｖ1            …式（２）
Ｉ2＝ｇ・Ｖ2            …式（３）
【００２９】
電圧・電流変換器８３から出力された電流Ｉ1、電圧・電流変換器８４から出力された電流Ｉ2は、抵抗値Ｒの抵抗素子８５を介して負の電源端子８７に流れ込む。以上の動作により、出力端子８６には式（４）に示す出力電圧Ｖ3が発生する。
Ｖ3＝（Ｉ1＋Ｉ2）・Ｒ＝ｇ・Ｒ（Ｖ1＋Ｖ2）      …式（４）
式（４）から、出力電圧Ｖ3は、２つの入力電圧Ｖ1とＶ2の和に比例し、図２に示した回路が加算回路として動作していることがわかる。
また、３つの入力端子を有している加算回路１４は、図２に示した加算回路おいて、入力端子を３つ、電圧変換器を３つ備えるようにすることによって実現することができる。
【００３０】
・特性
次に、以上説明したフィルタ回路の特性について説明する。
実施形態１のフィルタ回路の特性は、図１に示した入力端子１５、１６から出力端子２６までの伝達関数Ｈ1（ｓ）によって表わされる。伝達関数Ｈ1（ｓ）は、入力端子１５、１６から出力端子２３までの伝達関数Ｈ11（ｓ）と、入力端子１５、１６から出力端子２４までの伝達関数Ｈ12（ｓ）と、入力端子１５、１６から出力端子２５までの伝達関数Ｈ13（ｓ）とを加算したものになる。伝達関数Ｈ1を、式（５）として以下に示す。
Ｈ1（ｓ）＝Ｈ11（ｓ）＋Ｈ12（ｓ）＋Ｈ13（ｓ）      …式（５）
【００３１】
以下、伝達関数Ｈ11（ｓ）、Ｈ12（ｓ）、Ｈ13（ｓ）の各々の算出の手順について説明する。
伝達関数Ｈ11（ｓ）は、図７に示した回路の端子１１５、１１６に増幅率ａの増幅器１１が追加された回路の伝達関数と同様であるから、式（１）で与えられる伝達関数Ｈ0（ｓ）に定数ａを乗じたものになる。すなわち、伝達関数Ｈ11（ｓ）は、以下の式（６）によって与えられる。
Ｈ11（ｓ）＝−ａ・ｇｍ1・ｇｍ3
×１／[Ｃ1・Ｃ2・ｓ2＋｛ｇｍ3・Ｃ1＋（ｇｍ1−ｇｍ3）Ｃ2｝・ｓ＋ｇｍ1・ｇｍ3]
…式（６）
【００３２】
次に、伝達関数Ｈ12（ｓ）を算出する手順について説明する。
図３は、図１に示した回路２９の左半分の回路（いわゆる半回路）の信号解析用の小信号等価回路を示した図である。図３に示した小信号等価回路は、コンデンサ３０１、３０２、電流源３０３、３０４を備えた回路として表される。コンデンサ３０１の容量はＣ1、コンデンサ３０２の容量はＣ2である。図１に示したＰＭＯＳトランジスタ１のトランスコンダクタンス値をｇｍ1、ＰＭＯＳトランジスタ３のトランスコンダクタンス値をｇｍ3とする。ＰＭＯＳトランジスタ１、２の出力抵抗はトランスコンダクタンスに比べて十分小さいために省略されている。
【００３３】
図３に示した小信号等価回路に、図１に示した入力端子１５から電圧Ｖ1を入力すると、端子１７に電圧Ｖ2が印加され、端子１９に電圧Ｖ3が印加されたことになる。このような状態で、端子１７、端子１９に関してキルヒホッフの式を適用すると、式（７）、式（８）式が得られる。
ｇｍ1（Ｖ1−Ｖ2）−ｓ・Ｃ1・Ｖ2−ｇｍ3（−Ｖ2−Ｖ3）＝０    …式（７）
ｇｍ3（−Ｖ2−Ｖ3）−ｓ・Ｃ2・Ｖ3＝０                       …式（８）
【００３４】
式（７）、（８）を整理してＶ3を消去し、Ｖ2／Ｖ1をとると、入力端子１５、１６から端子１７、１８までの伝達関数Ｈ15（ｓ）を得ることができる
Ｈ15（ｓ）＝Ｖ2／Ｖ1
＝ｇｍ1（ｇｍ3＋Ｃ2・ｓ）
×１／[Ｃ1・Ｃ2・ｓ2＋｛ｇｍ3・Ｃ1＋（ｇｍ1−ｇｍ3）Ｃ2｝・ｓ＋ｇｍ1・ｇｍ3]
…式（９）
【００３５】
また、入力端子１５、１６から端子２１、２２までの伝達関数Ｈ16（ｓ）は、式（１）で表される端子１９、２０までの伝達関数Ｈ0（ｓ）と、式（９）で表される伝達関数Ｈ15（ｓ）を加算した式（１０）によって表される。
Ｈ16（ｓ）＝ｇｍ1・Ｃ2・
×ｓ／[Ｃ1・Ｃ2・ｓ2＋｛ｇｍ3・Ｃ1＋（ｇｍ1−ｇｍ3）Ｃ2｝・ｓ＋ｇｍ1・ｇｍ3]
…式（１０）
【００３６】
入力端子１５、１６から出力端子２４までの伝達関数Ｈ12（ｓ）は、端子２１、２２までの伝達関数Ｈ16（ｓ）に増幅率Ｋを乗ずることによって得られる。したがって、伝達関数Ｈ12（ｓ）は、以下の式（１１）によって表される。
Ｈ12（ｓ）＝Ｋ・ｇｍ1・Ｃ2
×ｓ／[Ｃ1・Ｃ2・ｓ2＋｛ｇｍ3・Ｃ1＋（ｇｍ1−ｇｍ3）Ｃ2｝・ｓ＋ｇｍ1・ｇｍ3]
…式（１１）
【００３７】
伝達関数Ｈ13（ｓ）は、入力信号に増幅率ｂを乗じることによって得られるので、以下の式（１２）によって表される。
Ｈ13（ｓ）＝ｂ                            …式（１２）
ここで、増幅器１２の増幅率Ｋを式（１３）で表すものとする。
Ｋ＝−ｂ・[ｇｍ3・Ｃ１＋（ｇｍ1−ｇｍ3）Ｃ2]／ｇｍ1・Ｃ2  …式（１３）
【００３８】
以上のようにして得られた式（６）、式（１１）、式（１２）を式（５）に代入することにより、入力端子１５、１６から出力端子２６までの伝達関数Ｈ1（ｓ）が得られる。伝達関数Ｈ1（ｓ）を、式（１４）に示す。
Ｈ1（ｓ）＝ｂ[Ｃ1・Ｃ2・ｓ2＋ｇｍ1・ｇｍ3（１−ａ／ｂ）]
×１／[Ｃ1・Ｃ2・ｓ2＋｛ｇｍ3・Ｃ１＋（ｇｍ1−ｇｍ3）Ｃ2｝・ｓ＋ｇｍ1・ｇｍ3]
…式（１４）
【００３９】
ａ≠ｂの場合、この伝達関数は分子においてｓの２次項と０次項が残っていて、分母はｓの２次項、１次項、０次項が残っている。このような伝達関数は、ゼロ点ｚ１が式（１５）で表されるようなノッチフィルタ特性を示すことになる。
ｚ１＝｛ｇｍ1・ｇｍ3（１−ａ／ｂ）／Ｃ1・Ｃ2｝1/2  …式（１５）
【００４０】
式（１４）で示した伝達関数から、このノッチフィルタの低周波数域における利得Ｈ（０）は、式（１４）においてｓ＝０とすることにより、式（１６）のように表される。
Ｈ（０）＝ｂ（１−ａ／ｂ）  …式（１６）
また、高周波数域における利得Ｈ（∞）は、式（１４）において、ｓ＝∞として計算することにより、式（１７）のように表される。
Ｈ（∞）＝ｂ  …式（１７）
【００４１】
ここでａ＝０の場合、Ｈ（０）＝Ｈ（∞）となる。すなわち式（１５）で表されるゼロ点を除いて全ての周波数において利得が一定な特性を有する典型的なノッチフィルタとなる。
一方、ａ／ｂ＜０である場合、式（１６）によって得られる値が式（１７）によって得られる値よりも大きくなる。また０＜ａ／ｂ＜１である場合、式（１７）によって得られる値が式（１６）によって得られる値よりも大きくなることが分かる。すなわち、実施形態１のフィルタ回路は、ａ／ｂ＜０である場合に高周波域よりも低周波域の利得の方が高くなり、０＜ａ／ｂ＜１である場合、低周波域よりも高周波域の利得の方が高くなる。
【００４２】
図６は、このような実施形態１のフィルタ回路の特性を説明するための図である。図６（ａ）は、ａ／ｂ＜０である場合の特性である。図６（ｂ）は、０＜ａ／ｂ＜１である場合の特性である。図６によれば、実施形態１のフィルタ回路は、ａ／ｂの値を調整することにより、ゼロ点を境にして高周波、低周波域での利得を夫々任意の値に設定できるノッチフィルタとすることができる。このようなノッチフィルタは有極フィルタ、例えば楕円フィルタとか逆チェビシェフフィルタを実現するのに必要な要素である。
【００４３】
なお、図１に示した増幅器１１を、増幅率ａを変化させることが可能な利得可変増幅回路にした場合、式（１５）からわかるように、ゼロ点周波数の位置を選択することができる。このため、減衰させたい信号の周波数を選択することが可能になる。
さらに、式（１４）において、ａ＝ｂの場合、式（１４）は式（１８）のようになる。
Ｈ1（ｓ）＝ｂ・Ｃ1・Ｃ2・ｓ2
×１／[Ｃ1・Ｃ2・ｓ2＋｛ｇｍ3・Ｃ1＋（ｇｍ1−ｇｍ3）Ｃ２｝・ｓ＋ｇｍ１・ｇｍ3]
…式（１８）
【００４４】
式（１８）で表される伝達関数は、分子においてｓの２次項のみが残っていて、分母にはｓの２次項、１次項、０次項が残っている。このような伝達関数は、カットオフ周波数ｆｃが式（１９）で表される２次高域通過フィルタ特性を示す。
ｆｃ＝（ｇｍ1・ｇｍ3／Ｃ1・Ｃ2）1/2                  …式（１９）
【００４５】
すなわち実施形態１にフィルタ回路は、Ｋの値が式（１３）で表される場合、ａ≠ｂの場合にはノッチフィルタ特性を示し、ａ＝ｂの場合には高域通過フィルタ特性を示す。
以上説明したように、実施形態１では、図７に示した従来の低域通過フィルタに３つの加算回路９、１０、１４と、３つの増幅器１１、１２、１３を設けた。そして、このことにより、特定範囲の周波数の減衰率だけを高めることが可能なノッチフィルタ、及び高周波数域の信号のみ通過できる高域通過フィルタを実現することが可能になる。
【００４６】
なお、実施形態１のフィルタ回路は、以上説明した構成に限定されるものではない。すなわち、実施形態１のフィルタ回路は、ＭＯＳトランジスタによって構成されるものに限定されるものではない。実施形態１のフィルタ回路に適用されるトランジスタとしては、第１端子、第１端子に入力される信号によって互いの電気的な導通状態が制御される第２端子、第３端子を備える素子であればどのような素子であってもよい。例えば、実施形態１のようにＭＯＳトランジスタを用いるものでなく、バイポーラトランジスタ等、他のトランジスタを使用しても実現することができる。
【００４７】
ＭＯＳトランジスタでは、第１端子がゲート、第２端子がソース、第３端子がドレインに相当する。また、バイポーラトランジスタでは、第１端子がベース、第２端子がエミッタ、第３端子がコレクタに相当する。
また、ＭＯＳトランジスタを使用する場合であっても、図１に示したようにＰＭＯＳトランジスタを使用することに限定されるものでなく、ＮＭＯＳトランジスタに置き換えても同様に動作することはもちろんである。
【００４８】
さらに、実施形態１では、図１に示すように、容量値がＣ１／２であるコンデンサ８を端子１７と端子１８の間に設けている。しかし、実施形態１は、容量値がＣ１であるコンデンサを、端子１７または端子１８とアナロググランド（例えば電源端子２７または電源端子２８）との間に設けても同様の特性を得ることができる。このような構成の変更は、コンデンサ８と同様に、コンデンサ７についても適用することが可能である。このように各端子に容量を配置すると、必要とする容量の数が２倍になり、さらに容量値もまた２倍になるため通常は行わないが、ＭＯＳのソース・基板間のダイオード接合容量を活用する場合はこのような方法を用いることになる。
【００４９】
（実施形態２）
次に、本発明の実施形態２について説明する。
・回路構成
図４は、実施形態２のソースフォロワ回路をベースにしたフィルタ回路を説明するための回路図である。実施形態２のフィルタ回路は、ソースフォロワ回路をベースにしたノッチフィルタを構成する。図４において、実施形態１で説明した図１と同様構成については同様の符号を付し、説明を一部略すものとする。
つまり、実施形態２のフィルタ回路は、フィルタ回路本体となる回路２９と、重畳信号生成回路４００と、を備えている。そして、重畳信号生成回路４００が、増幅器１２、１３、加算回路９、１０、１４を備えていて、図１に示した増幅器１１を備えていない点で実施形態１の重畳信号生成回路１００と相違する。
【００５０】
・特性
次に、実施形態２のフィルタ回路の特性について説明する。
図４に示したノッチフィルタの特性は、図示した入力端子１５、１６から出力端子２６までの伝達関数Ｈ2（ｓ）によって表わされる。伝達関数Ｈ2（ｓ）は、式（２０）に示すように、入力端子１５、１６から出力端子２４までの伝達関数Ｈ22（ｓ）と、入力端子１５、１６から出力端子２５までの伝達関数Ｈ23（ｓ）とを加算したものになる。
Ｈ2（ｓ）＝Ｈ22（ｓ）＋Ｈ23（ｓ）        …式（２０）
【００５１】
出力端子２４までの伝達関数Ｈ22（ｓ）は、実施形態１で導かれた式（１１）で与えられる伝達関数Ｈ12（ｓ）と同じである。伝達関数Ｈ23（ｓ）は、実施形態１で導いた式（１２）で与えられる伝達関数Ｈ13（ｓ）と同じである。増幅器１２の増幅率Ｋは、実施形態１と同様に（１３）式で表されるものとする。
式（１１）、式（１２）を式（２０）に代入すると式（２１）で示すように、入力端子１５、１６から出力端子２６までの伝達関数Ｈ2（ｓ）が得られる。
Ｈ2（ｓ）＝ｂ（Ｃ1・Ｃ2・ｓ2＋ｇｍ1・ｇｍ3）
×１／[Ｃ1・Ｃ2・ｓ2＋｛ｇｍ3・Ｃ1＋（ｇｍ1−ｇｍ3）Ｃ2｝・ｓ＋ｇｍ１・ｇｍ3]
…式（２１）
【００５２】
伝達関数Ｈ2（ｓ）は、分子にはｓの２次項と０次項が残っていて、分母にはｓの２次項、１次項、０次項が残っている。このような伝達関数は、ゼロ点ｚ2が式（２２）で表されるノッチフィルタ特性を示している。
ｚ2＝（ｇｍ1・ｇｍ3／Ｃ1・Ｃ2）1/2            …式（２２）
【００５３】
式（２１）の伝達関数から、このノッチフィルタの低周波数域における利得Ｈ（０）は、式（２１）にｓ＝０を代入することによって得られる。また、高周波数域における利得Ｈ（∞）は、式（２１）にｓ＝∞を代入することによって得られる。利得Ｈ（０）、利得Ｈ（∞）は、それぞれ式（２３）、式（２４）のように表される。
Ｈ（０）＝ｂ                      …式（２３）
Ｈ（∞）＝ｂ                      …式（２４）
【００５４】
式（２３）、（２４）によれば、実施形態２のフィルタ回路は低周波数域の利得と高周波数域の利得が等しくなる。このような特性は、一般的なノッチフィルタに見られるものである。したがって、実施形態２は、図７に示した従来の低域通過フィルタに３つの加算回路９、１０、１４と２つの増幅器１２、１３を設けたことにより、特定の範囲の周波数の減衰率だけを高めることが可能なノッチフィルタを提供することができる。
【００５５】
なお、以上述べた実施形態２のフィルタ回路は、実施形態１で説明した図１の回路において、端子１９、２０から加算回路１４までの経路のいずれかに経路をオン、オフするためのスイッチを設けることによっても実現することができる。このスイッチをオフにした場合、図１のフィルタ回路において、図４のフィルタ回路と同様の特性を得ることができる。また、スイッチをオンにした場合には、実施形態１で説明した特性が得られる。
さらに、実施形態１の図１に説明したようにフィルタ回路の増幅器１１の増幅率ａがゼロである場合にも、図１のフィルタ回路は図４に示したフィルタ回路と同じ特性を実現することができる。
【００５６】
（実施形態３）
次に、本発明の実施形態３のフィルタ回路を説明する。
先に説明した実施形態１、実施形態２は、いずれもＰＭＯＳトランジスタが直列に接続されるものであったが、実施形態３は、ＭＯＳトランジスタの一部を並列に接続している。このように構成することにより、実施形態３は、実施形態１、２よりもＭＯＳトランジスタ１個分のゲート・ソース間電圧Ｖｇｓだけ低い電源電圧でフィルタ回路を動作させることができる。
【００５７】
・回路構成
図５は、本発明の実施形態３のソースフォロワ回路をベースにしたフィルタ回路を説明するための回路図である。実施形態３のフィルタ回路は、ソースフォロワ回路をベースにした高域通過フィルタまたはノッチフィルタとして機能する。なお、図５において、図１、図４に示した構成と同様の構成については説明を一部略すものとする。
図示したフィルタ回路は、フィルタ回路本体となる回路７１と、重畳信号生成回路５００を構成する加算回路５１、５２、５６と、増幅器５３、５４、５５とを備えている。図中に記したように、増幅器５３の増幅率はａ、増幅器５４の増幅率はＫ、増幅器５５の増幅率はｂである。
【００５８】
回路７１は、正の電源端子６９、負の電源端子７０に接続されている。また、ＮＭＯＳトランジスタ４１、４２、ＰＭＯＳトランジスタ４３、４４、電流源４５、４６、４７、４８、コンデンサ４９、５０を備えている。
ＰＭＯＳトランジスタ４３は、ゲートがＰＭＯＳトランジスタ４４のドレインに接続され、ドレインがＰＭＯＳトランジスタ４４のゲート及び電流源４７に接続されている。また、ソースには電流源４５が接続されている。ＰＭＯＳトランジスタ４４のソースには電流源４６が接続されている。ドレインは、ＰＭＯＳトランジスタ４３のゲート共に、電流源４８が接続されている。
【００５９】
また、ＰＭＯＳトランジスタ４３、４４の間にはコンデンサ４９、５０が接続されている。コンデンサ４９は、ＰＭＯＳトランジスタ４３、４４のソースと接続され、コンデンサ５０は、ＰＭＯＳトランジスタ４３、４４のドレインと接続されている。ＮＭＯＳトランジスタ４１は、ＰＭＯＳトランジスタ４３と並列に接続され、ＮＭＯＳトランジスタ４２はＰＭＯＳトランジスタ４４と並列に接続されている。
【００６０】
ＮＭＯＳトランジスタ４１のゲートは入力端子５７に接続され、ＮＭＯＳトランジスタ４２のゲートは入力端子５８に接続される。電流源４５とＰＭＯＳトランジスタ４３とを接続する端子を端子６１、電流源４６とＰＭＯＳトランジスタ４４とを接続する端子を端子６２、ＰＭＯＳトランジスタ４４のゲートとＰＭＯＳトランジスタ４３のドレインとを接続する端子を端子５９、ＰＭＯＳトランジスタ４３のゲートとＰＭＯＳトランジスタ４４のドレインとを接続する端子を端子６０とする。
重畳信号生成回路５００の増幅器５３〜５５は、２つ入力の差信号を増幅する、いわゆる差動増幅器である。図５では増幅器５３〜５５の入力の極性を明示していないが、極性を変更することにより、増幅器の利得の正または負の極性を変えることができる。
【００６１】
加算回路５１、５２、５６は、それぞれ２つまたは３つの入力端子と１つの出力端子を備えている。加算回路５１の出力端子を６３、加算回路５２の出力端子を６４、加算回路５６の出力端子を６８とする。加算回路５１の入力端子には、端子６１と端子５９とが接続されている。加算回路５２の入力端子には、端子６２と端子６０が接続されている。加算回路５６の入力端子には、出力端子６５、出力端子６６と出力端子６７が接続されている。
入力端子５７、５８には、互いに位相が１８０度ずれる差動信号が入力されていて、加算回路５６の出力端子６８には、高域通過フィルタまたはノッチフィルタの出力が供給される。加算回路５１、５２、５６には、実施形態１で説明した図２の回路を用いることができるので説明は省略する。
【００６２】
・特性
次に、以上説明した実施形態３のフィルタ回路の特性について説明する。
実施形態３のフィルタ回路の特性は、図５に示した入力端子５７、５８から出力端子６８までの伝達関数Ｈ3（ｓ）によって表わされる。伝達関数Ｈ3（ｓ）は、式（２５）に示すように入力端子５７、５８から出力端子６５までの伝達関数Ｈ31（ｓ）と、入力端子５７、５８から出力端子６６までの伝達関数Ｈ32（ｓ）と、入力端子５７、５８から出力端子６７までの伝達関数Ｈ33（ｓ）とを加算したものになる。
Ｈ3（ｓ）＝Ｈ31（ｓ）＋Ｈ32（ｓ）＋Ｈ33（ｓ）  …式（２５）
【００６３】
伝達関数Ｈ31（ｓ）とＨ32（ｓ）を求めるためには、回路７１の小信号等価回路を用いて計算する必要があるが、回路７１の小信号等価回路は、先に説明した図３と同じである。このため、伝達関数31（ｓ）、Ｈ32（ｓ）も式（６）および式（１１）で表される伝達関数Ｈ11（ｓ）、Ｈ12（ｓ）に等しい。また伝達関数Ｈ33（ｓ）もまた伝達関数Ｈ13（ｓ）に等しいので、式（２５）で導かれる伝達関数Ｈ3（ｓ）は式（１４）の伝達関数Ｈ1（ｓ）に等しくなる。
【００６４】
すなわち、実施形態３のフィルタ回路は、式（１３）によって増幅器５４の増幅率Ｋが表される場合、ａ＝ｂなら高域通過フィルタ特性を、ａ≠ｂであるならノッチフィルタ特性を示す。このような実施形態３は、フィルタ回路本体に３つの加算回路５１、５２、５６、３つの増幅器５３、５４、５５で構成される重畳信号生成回路５００を設けている。そして、このために、特定範囲の周波数の減衰率だけを高めることが可能なノッチフィルタまたは高周波数域の信号のみ通過できる高域通過フィルタを実現することが可能になる。
【００６５】
なお、実施形態３は、以上述べた構成に限定されるものではない。例えば、実施形態３にあっても、フィルタ回路本体はＭＯＳトランジスタを用いる回路に限定されるものでなく、バイポーラトランジスタ等の他の素子を用いるものであってもよい。
また、図５では、容量値がＣ／２であるコンデンサ５０を端子５９と端子６０の間に設けていた。しかし、このようなコンデンサ５０に代えて、容量値がＣ１であるコンデンサを、端子５９または６０とアナロググランド（例えば電源６９または電源７０）との間に設けても同じ特性を実現できる。このような構成の変更は、コンデンサ５０と同様に、コンデンサ４９についても適用することが可能である。
さらに、実施形態１において、回路２９に代えて回路７１を用いた場合にも、実施形態１で得られる効果と同様の効果を得ることができる。
【産業上の利用可能性】
【００６６】
本発明は、線形性能に優れ、高速、低消費電流で、しかも信号の任意の周波数帯域を減衰させることができるフィルタ回路を提供することができるので、映像の再生機器に好適なフィルタ回路を実現することができる。また、本発明は、音の大きさの広い範囲で信号を高い精度で再現することができるで、通信機器にも適したフィルタ回路を提供することができる。
【符号の説明】
【００６７】
１、２、３、４、４１、４２、４３、４４  トランジスタ
５、６、４５、４６、４７、４８  電流源
７、８、４９、５０  コンデンサ
９、１０、１４、５１、５２、５６  加算回路
１１、１２、１３、５３、５４、５５  増幅器
１５、１６、５７、５８  入力端子
１７、１８、１９、２０、２１、５９、６０、６１、６５、６６、６７  端子
２３、２４、２５、２６、６５、６６、６８  出力端子
２７、２８、６９、７０  電源端子
２９、７１  回路
１００、４００、５００  重畳信号生成回路
【図１】
2010220176.tif 000003
【図２】
2010220176.tif 000004
【図３】
2010220176.tif 000005
【図４】
2010220176.tif 000006
【図５】
2010220176.tif 000007
【図６】
2010220176.tif 000008
【図７】
2010220176.tif 000009