(57)【要約】【課題】高速モード撮影時に、不要信号の影響を排除した映像信号をより多く生成し、連続して長く撮影する。【解決手段】複数のフォトダイオードと画素周辺記録型撮像素子を有する撮像装置において、出力Ｄ／Ａの諧調ビット数(例えば１０ビット)よりも多い諧調ビット数(例えば１２ビット)のＡ／Ｄを用い、露光開始途中時と露光終了途中時の信号電荷から生成される映像信号の縦筋と横筋とペデスタル落ち込みとを補正して、露光開始途中時と露光終了途中時を含めた撮影映像を編集する。【選択図】図１０
2010220040.tif 000002
【特許請求の範囲】
【請求項１】
画素周辺記録型撮像素子に露光制御を適用して高速度撮像を行なう方式の個体撮像装置を備えた撮像システムにおいて、
露光開始応答期間と露光終了応答期間に高速転送される信号電荷から生成される映像信号に対して縦筋減算による縦筋歪補正を施す手段と、
横筋減算による横筋歪補正を施す手段と、
ペデスタル落ち込み減算によるペデスタル落ち込み補正を施す手段と、
画素単位の白飽和点置換による面ザラ補正を施す手段の中の少なくとも１つの補正手段が設けられていることを特徴とする撮像システム。
【請求項２】
請求項１に記載の撮像システムにおいて、
画像編集時の諧調ビット数よりも多いビット数のアナログ−デジタル変換手段と、前記アナログ−デジタル変換手段の諧調ビット数より少ないビット数のデジタル−アナログ変換手段とを有し、
前記個体撮像装置には、少なくとも高速モード撮影時の少なくとも露光開始過渡期に前記アナログデジタル変換手段の映像ペデスタル基準電圧を低くすることにより画面全体のペデスタルを持ち上げるようにし、少なくとも高速モード撮影時の少なくとも露光開始過渡期の画面一部のペデスタルの落ち込みを補正し、画面全体のペデスタルを押し下げる手段が設けられていることを特徴とする撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像デバイスを用いた撮像システムに係り、特に、固体撮像デバイスに画素周辺記録型撮像素子を用いて超高速度の撮像に対応するようにした超高速度カメラによる撮像システムに関する。
【背景技術】
【０００２】
例えば、爆発、燃焼、破壊、弾丸の発射状況や飛翔状況など、状態が短時間の間に大きく変化する現象、いわゆる高速現象を伴う被写体は、そのまま肉眼で観察しても像として捉えることは殆どできず、従って、現象の分析のためには、例えば１秒間に１００万コマ、つまり１フレームの撮像時間が１μ秒以下という高速度で被写体を撮像する必要がある。
【０００３】
このとき、近年、ＣＣＤ(Chareg Coupled Device：電荷結合素子)を用い、光電変換画素を構成する複数のフォトダイオードの各々の周辺に、対応するフォトダイオードの信号電荷蓄積用のＣＣＤを備えた個体撮像素子(以下、画素周辺記録型撮像素子)が実用化され、これによれば、個体撮像素子により高速撮像が容易に得られるようになった(例えば、特許文献１などを参照。)。
更に、この画素周辺記録型撮像素子のＣＣＤを斜行直線状にし、並列読み出しする撮像素子を用いることにより、１００万枚／秒の超高速で連続撮像が行なえるようになっている(例えば、特許文献２などを参照。)。
【０００４】
ところで、この画素周辺記録型撮像素子を用いた超高速撮像の場合、露光を開始してから周辺蓄積ＣＣＤが高速転送され、フォトダイオードの信号電荷が周辺蓄積ＣＣＤに蓄積される。
しかし、この場合、信号電荷を蓄積しながら画像情報として読み出すのは困難であり、このため、従来技術では、露光を開始して周辺蓄積ＣＣＤが高速転送され、フォトダイオードの信号電荷が周辺蓄積ＣＣＤに蓄積された後、高速転送を停止させ露光が終了してから、読み出しを行なうようにしている。
このときの露光手段としては、通常、機械式シャッタやマイクロミラーが用いられ、照明による場合はキセノン放電管や高輝度ＬＥＤが用いられる。
【０００５】
このとき、機械式シャッタの開閉やマイクロミラーの回転やキセノン放電管ストロボ発光開始発光終了やＬＥＤ発光開始発光終了により露光開始又は露光終了が行われて、露光開始から露光終了までのフォトダイオード入射光量に応じた信号電荷が発生し、露光開始から露光終了までの高速転送により画素周辺蓄積ＣＣＤにフォトダイオードの信号電荷が蓄積されてゆく。
そして、高速転送により画素周辺蓄積ＣＣＤに蓄積された信号電荷が読み出される際は、高速転送が停止されると共に機械式シャッタの開閉途中やマイクロミラーの回転途中やキセノン放電管ストロボ発光開始発光終了やＬＥＤ発光開始発光終了により露光開始または露光終了されてから、画素周辺蓄積ＣＣＤから垂直読み出しＣＣＤと水平読み出しＣＣＤに転送され、ＦＤＡ(Floating Diffusion Amplifier)により信号電圧として撮像素子から読み出す。
【０００６】
高速転送の停止以前に画素周辺蓄積ＣＣＤに蓄積された信号電荷が読み出される。そして、露光開始途中時または露光終了途中時に高速転送された信号電荷から生成された映像信号の不要信号は補正され、露光時に高速転送された信号電荷から生成された映像信号と共にパソコン等の映像画像編集装置によって高速撮影映像が編集される。
このとき、高速撮影画像に用いられる露光開始途中時または露光終了途中時に高速転送された信号電荷から生成された映像信号と露光時に高速転送された信号電荷から生成された映像信号は連続する高速転送された信号電荷から生成された映像信号であるので、編集された高速撮影映像信号では途中で画面が飛んでしまう不都合は全く生じない。
【０００７】
具体的に説明すると、この画素周辺記録型撮像素子の場合、図１２(a)に示すように、各画素のフォトダイオードに、所定の転送パルスにより動作する多段ＣＣＤメモリ、例えば１４４段のＣＣＤメモリからなる斜行直線状転送路(斜め転送路ともいう)と垂直転送路が直結してあり、各フォトダイオードにより光電変換された各画素の信号電荷は、所定の読出パルスにより、所定の読出間隔、例えば１μ秒の読出間隔で斜め転送路に順次、転送され、１４４段の斜行直線状転送路と垂直転送路に格納されて行くようになっている。
【０００８】
そして、この画素周辺記録型撮像素子においては、図１２(b)に示すように、複数の横画素単位でチャネルを構成し、全部で例えば１６チャネルの並列出力を得るようにしている。
そこで、従来技術に係る撮像システムにおいては、高速転送を停止し露光を終了させた後、この高速転送の停止以前に斜行直線状転送路と垂直転送路に蓄積されていた電荷を斜行直線状転送路と垂直転送路から読み出し、水平転送路を転送させ、ＦＤＡにより信号電圧として撮像素子から読み出す。
【０００９】
そして、この読み出した信号電圧をＣＤＳ(Correlated Double Sampling)とＡＧＣ(Automatic Gain Control)で処理し、ＡＤＣ(Analog Digital Converter)によりデジタル映像信号Ｖi に変換して各チャネル同一位相で高速転送されたデータをパソコンなどの映像編集装置により処理し、１枚の画像に合成して超高速撮像された画像に編集するのである。
【００１０】
このとき映像処理として、一般には、暗部の２次元シェーディング補正(例えば、特許文献３などを参照。)、周辺画素補間(同、特許文献４)、画面部分ごとの白飽和補正(同、特許文献５)、縦筋と称される数画素周期のペデスタル周期的補正、横筋と称される数走査線周期のペデスタル周期的補正、画面部分ごとのガンマ補正(同、特許文献６)などが提案されている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開平９−５５８８９号公報
【特許文献２】特開２０００−１６７５０号公報
【特許文献３】特開２００３−１１６０４８号公報
【特許文献４】特開平１０−４２２２１号公報
【特許文献５】特開２００３−１８９３１８号公報
【特許文献６】特願２００９−０５５５９６号の出願に係る明細書
【発明の概要】
【発明が解決しようとする課題】
【００１２】
上記従来技術では、フォトダイオードからの電荷の高速転送を開始すると共に露光を開始し、高速転送を停止させると共に露光を終了させるという露光制御を適用しているが、この場合、その露光制御の応答時間が問題になる。
この露光制御の応答時間とは、露光開始時での遮光状態から全露光になるまでの時間(以下、露光開始応答時間という)と、露光終了時での全露光から遮光状態になるまでの時間(以下、露光終了応答時間という)のことであり、この露光制御の応答時間が０、つまり応答速度が無限大なら何も問題はない。
【００１３】
しかしながら、このときの露光制御には、上記したように、機械式シャッタやマイクロミラーによる光の通過制御、或いはキセノン放電管や高輝度ＬＥＤの点滅による照明制御が必要であり、この場合、当然のこととして、上記した時間、つまり露光開始応答時間と露光終了応答時間は０にならない。
いうまでもないが、機械式シャッタやマイクロミラーの場合、可動部分が存在し、そうである以上、無限大の応答速度は望むべくもない。
一方、キセノン放電管や高輝度ＬＥＤの場合は、可動部分がない分、高い応答性が望めるが、しかし、それとても限度があり、従って、程度に違いがあるにせよ、無限大の応答速度が望めない点では同じである。
【００１４】
ここで、露光制御のために、機械式シャッタやマイクロミラーによる光の通過制御或いはキセノン放電管や高輝度ＬＥＤの点滅による照明制御を用いた従来技術の場合、超高速度撮像に際して、フォトダイオードからの電荷の高速転送を開始すると共に露光を開始し、高速転送を停止させると共に露光を終了させたとすると、露光開始応答時間の間と露光終了応答時間の間、つまり露光開始応答期間と露光終了応答期間において、撮像素子の画素周辺蓄積ＣＣＤの蓄積前と蓄積済みの電荷に不要成分がスプリアスとして入り込んでしまう。
【００１５】
この結果、従来技術では、画像に「画面一部沈み込み」、「縦白線」、「画像ペデスタル周期的変動」、「面ザラ」などと呼称されている歪現象が現れ、この結果、有効な映像信号が減少してしまうという問題があった。
本発明の目的は、映像信号の中で超高速度撮像に伴い歪現象を受けてしまった部分を補正し有効な映像信号として生成できるようにした撮像システムを提供することにある。
【課題を解決するための手段】
【００１６】
上記目的は、画素周辺記録型撮像素子に露光制御を適用して高速度撮像を行なう方式の個体撮像装置を備えた撮像システムにおいて、露光開始応答期間と露光終了応答期間に高速転送される信号電荷から生成される映像信号に対して縦筋減算による縦筋歪補正を施す手段と、横筋減算による横筋歪補正を施す手段と、ペデスタル落ち込み減算によるペデスタル落ち込み補正を施す手段と、画素単位の白飽和点置換による面ザラ補正を施す手段の中の少なくとも１つの補正手段が設けられていることを特徴とする。
【００１７】
このとき、画像編集時の諧調ビット数よりも多いビット数のアナログ−デジタル変換手段と、上記個体撮像装置は少なくとも高速モード撮影時の少なくとも露光開始過渡期には、前記アナログデジタル変換手段の映像ペデスタル基準電圧を低くすることにより画面全体のペデスタルを持ち上げるようにし、少なくとも高速モード撮影時の少なくとも露光開始過渡期の画面一部のペデスタルの落ち込みを補正し、画面全体のペデスタルを押し下げる手段が設けられるようにしてもよい。
【発明の効果】
【００１８】
本発明によれば、高速撮影時に、露光開始途中時又は露光終了途中時の不要信号の影響を補正することができるので、映像信号が多く生成され、連続して長く撮影することが可能になる。
【図面の簡単な説明】
【００１９】
【図１】本発明に係る撮像システムの一実施の形態を示すブロック図である。
【図２】本発明の一実施の形態における縦筋補正のための画像処理部の一例を示すブロック図である。
【図３】本発明の一実施の形態における横筋補正のための画像処理部の一例を示すブロック図である。
【図４】本発明の一実施の形態における飽和置換補正のための画像処理部の一例を示すブロック図である。
【図５】本発明の一実施形態による縦筋補正を説明するための波形図である。
【図６】本発明の一実施形態による横筋補正を説明するための波形図である。
【図７】本発明の一実施形態によるペデスタル沈み込み補正を説明するための波形図である。
【図８】本発明の一実施形態による面ザラ補正を説明するための波形図である。
【図９】ペデスタル沈み込みを説明するための波形図である。
【図１０】本発明の他の一実施形態によるペデスタル沈み込み補正を説明するための波形図である。
【図１１】本発明の一実施形態による映像画面のダイナミックレンジ低下補正を説明するための特性図である。
【図１２】画素周辺記録型撮像素子の説明図である。
【発明を実施するための形態】
【００２０】
以下、本発明による撮像システムについて、図示の実施形態により詳細に説明する。
まず、図１は、本発明の一実施形態による撮像システムの撮像部３を示したもので、これには画素周辺記録型撮像素子１とレンズ２が備えられている。
そして、レンズ２により画素周辺記録型撮像素子１に被写体が結像されると、当該被写体の映像信号が画素周辺記録型撮像素子１から出力され、撮像部３内に１６チャネル分備えられているＦＥＰ(Front End Processor：フロントエンドプロセッサ)１４〜２９に入力される。
これらＦＥＰ１４〜２９は、それぞれ図示にように、雑音を除去するＣＤＳ(Correlated Double Sampling)とＡＧＣ(Automatic Gain Control：利得可変増幅回路)それにＡＤＣ(Analog Digital Converter：アナログ−デジタル変換器)が内蔵されている。
【００２１】
そこで、ＦＥＰ１４〜２９に入力された映像信号は、雑音の除去と振幅変動の抑制などの処理が施され、デジタル映像信号に変換した上でＭＰＸ(Multiplexer：多重化回路)６に供給され、これから補正前映像信号Ｖi として取り出されてレベル判定部７と係数マトリクス１０、それにガンマ補正部１１によりガンマ補正され、更に画像処理部１３により補正された上で出力映像信号Ｖo として映像モニタ５に供給される。
【００２２】
このときパソコン４は、ＬＡＮとのＩ／Ｆ(Interface：インターフェース)１２を介して補正前映像信号とＣＰＵ９にアクセスし、ＣＰＵ９と通信して係数設定を行い、これを係数マトリクス１０に設定して上記したガンマ補正が得られるように制御する。
また、このときＴＧ(Timing Generator：タイミング発生部)は、クロックＣＬＫと水平同期信号ＨＤ、垂直同期信号ＶＤから選択信号ＳＥＬを生成し、ＭＰＸ６とレベル判定部７に供給する。
【００２３】
ここで画像処理部１３は、数画素周期の映像ペデスタル周期的変動補正による縦筋補正手段、数走査線周期の映像ペデスタル周期的変動補正による横筋補正手段、白飽和点置換補正による面ザラ補正手段、ペデスタル沈み込み補正による映像補正手段、画素単位のガンマ補正によるダイナミックレンジ補正手段の何れかの手段を備え、上記した「画面一部沈み込み」、「縦白線」、「画像ペデスタル周期的変動」、「面ザラ」などの歪現象を抑圧する働きをするもので、以下、その詳細について説明する。
【００２４】
まず、図２は、補正部３１と誤差検出部３２を備え、縦筋補正手段として動作するようにした場合の画像処理部１３の一例で、このとき補正部３１は減算器３３で構成され、誤差検出部３２は、減算器３４と基準画像用のラインメモリ部３５及び縦筋誤差用のラインメモリ部３６により構成されている。
そして、まず、誤差検出部３２では、ラインメモリ部３５に記憶させてある基準画像と補正前映像信号Ｖi との差分を減算器３４で演算し、演算結果を数画素周期のペデスタル周期的誤差、つまり縦筋誤差としてラインメモリ部３６に記憶し、次に、補正部３１では、ラインメモリ部３６から縦筋誤差を読み出し、減算器３３により補正前映像信号Ｖi から減算し、縦筋補正された映像信号を出力映像信号Ｖo として出力するのである。
【００２５】
次に、図３は、補正部４１と誤差検出部４２を備え、横筋補正手段とペデスタル落ち込み補正手段として動作するようにした場合の画像処理部１３の一例で、このとき補正部４１は、減算器４３と減算器４４とで構成され、誤差検出部４２は、まず、横筋補正用として、減算器４５と基準画像用のフレームメモリ部４５及び横筋誤差用のフレームメモリ部４６を備え、次に、ペデスタル落ち込み補正用として、減算器４７と基準画像用のフレームメモリ部４８及びペデスタル落ち込み用のフレームメモリ部４９を備えている。
【００２６】
ここで、まず、誤差検出部４２では、減算器４５により、フレームメモリ部４６に記憶させてある基準画像と補正前映像信号Ｖi との差分を演算し、演算結果を数走査線周期のペデスタル周期的誤差、つまり横筋誤差としてフレームメモリ部４７に記憶し、次に、減算器４８により、フレームメモリ４９に記憶している基準画像と補正前映像信号Ｖi との差分を演算し、画面一部のペデスタル落ち込み誤差としてフレームメモリ部５０に記憶する。
【００２７】
一方、補正部４１では、まず、減算器４３により、フレームメモリ部４７から読み出した横筋誤差を補正前映像信号Ｖi から減算し、次に、減算器４４により、フレームメモリ部５０から読み出したペデスタル落ち込み誤差を、減算器４３の出力から減算して出力映像信号Ｖo とする。
この結果、出力映像信号Ｖo として横筋補正とペデスタル落ち込み補正が施された映像信号が得られることになる。
【００２８】
また、図４は、補正部５１と誤差検出部５２を備え、面ザラ補正手段として動作するようにした場合の画像処理部１３の一例で、このとき補正部５１は、遅延部５７と切替器５３とで構成され、誤差検出部５２は、ビットシフト５４と飽和検出部５６、遅延部５８、５９により構成されている。
そして、まず、補正部５１では、遅延部５７で補正前映像信号Ｖi を１画素分遅延させ、切替器５３の一方の入力に供給する。
次に、誤差検出部５２では、まず、飽和検出部５６により飽和した画素を検出し、飽和した画素が検出されたら、検出切替器５３に置換切換信号を供給する。
【００２９】
また、遅延部５８と遅延部５９では、補正前映像信号Ｖi を２画素分遅延させ、加算器５５で補正前映像信号Ｖi に加算した上で、ビットシフト５４により半減させることにより前後の画素を加算平均し、切替器５３の他方の入力に供給する。
これにより、飽和検出部５６で飽和が検出された画素については、切替器５３により、前後の画素の加算平均に置き換えられ、この結果、面ザラ補正された映像信号が出力映像信号Ｖo として出力に得られることになる。
【００３０】
ここで、まず、図５(a)は、縦筋歪を受けてしまつた場合の映像信号をグレースケールにより示したものであるが、このとき、画像処理部１３として、図２の縦筋補正手段として動作するようにした画像処理部を適用した場合、図５(b)に示すように、縦筋歪が補正された映像信号を得ることができる。
【００３１】
次に、図６(a)は、横筋歪を受けてしまつた場合の映像信号を同じくグレースケールにより示したものであるが、このとき、画像処理部１３として、図３の横筋補正手段とペデスタル落ち込み補正手段として動作するようにした画像処理部を適用した場合、図６(b)に示すように、横筋歪が補正された映像信号を得ることができる。
【００３２】
また、図７(a)は、ペデスタルが正常な映像信号をグレースケールにより示したものであるが、このとき、ペデスタル落ち込み歪を受けてしまったとすると、図７(b)に示すように、ペデスタルが沈み込んだ波形になってしまう。
そこで、このとき、画像処理部１３として、図３の横筋補正手段とペデスタル落ち込み補正手段として動作するようにした画像処理部を適用した場合、図７(c)に示すように、ペデスタル落ち込みが補正された映像信号を得ることができる。
【００３３】
一方、図８(a)は、面ザラ歪を受けてしまつた場合の映像信号を同じくグレースケールにより示したものであるが、このとき、図４の面ザラ補正手段として動作するようにした画像処理部を適用した場合、図８(b)に示すように、横筋歪が補正された映像信号を得ることができる。
【００３４】
次に、Ａ／Ｄ(アナログ−デジタル変換)とＤ／Ａ(デジタル−アナログ変換：Digital Analog Converter)を利用し、ペデスタル沈み込みによる映像信号の欠落を抑える補正手段として動作するようにした場合の画像処理部１３の一例について説明する。
まず、このペデスタル沈み込みによる映像信号の欠落について説明する。
いま、或る映像信号について、例えば１０ビットのＡ／Ｄを用いてデジタル化した後、同じく１０ビットのＤ／Ａによりアナログ化した場合、ペデスタルが正常な画像信号なら、図９(a)に示すように、特に問題はなく、映像信号が欠落することはない。
【００３５】
しかしながら、このとき、図９(b)に示すように、映像信号にペデスタル沈み込みが生じてしまったとすると、この場合、映像信号の暗部の一部がＡ／Ｄ範囲から外れて、デジタル化されなくなってしまう。
そして、この結果、Ｄ／Ａ変換してアナログ信号に戻したとき、映像信号の暗部の一部が欠落してしまうことになる。
【００３６】
このとき、図１０(a)に示すように、Ａ／Ｄのビット数を、Ｄ／Ａのビット数よりも多くし、ペデスタル沈み込みを持っている映像信号の場合でも、その沈み込み部分までＡ／Ｄ範囲に含まれるようにしておけば、図１０(b)に示すように、欠落が抑えられた映像信号に補正することができる。
そこで、映像信号が入力されるＡ／Ｄと、このＡ／Ｄの出力を入力とするＤ／Ａを備え、Ａ／Ｄのビット数をＤ／Ａのビット数よりも多くして補正手段とし、この補正手段を画像処理部１３として適用するのである。
【００３７】
次に、画素単位でのガンマ補正により映像のダイナミックレンジの低下を抑える補正手段として動作するようにした場合の画像処理部１３の一例について説明する。
高速度撮像においては、図１１(a)に示すように、画素単位でダイナミックレンジの低下が発生する。
そこで、画素単位で異なったガンマ補正を施してやれば、図１１(b)に示すように、ダイナミックレンジの低下を抑えることができる。
この場合、図２の補正手段において、ガンマ補正に必要な基準画像をラインメモリ部３５に記憶しておけばよい。
【００３８】
従って、以上の実施形態によれば、高速撮影時に、露光開始途中時又は露光終了途中時に現れる様々な態様の不要信号による影響が補正でき、且つ、映像信号の欠落が抑えることもできるようになり、この結果、高速撮影においても連続的に長い時間の撮影を行なうことができる。
【００３９】
このとき、上記実施形態による撮像システムの場合、撮像部３に映像モニタ５が接続されているが、ここで撮像部３には映像編集装置が設けられる場合もあり、このとき、撮像部３と映像編集装置の間に中継装置が介在する場合もある。
従って、本発明による撮像システムには、撮像処理部１３が上記した映像編集装置に設けられた形で実施される場合も含み、撮像処理部１３が上記した中継装置に設けられた形で実施される場合も含むことはいうまでもない。
【００４０】
ところで、上記したペデスタル部分沈み込みの補正については、暗部２次元シューディング補正と同等なので、例えば特許文献３を参照することも可能である。
また、画像処理部１３により周辺画素補間を行なうようにしてもよく、この場合、補正手段としては、例えば特許文献４を参照すればよく、画面部分ごとの白飽和補正については特許文献５に記載があるので参照すればよい。
更に、ＩＳＩＳ−ＣＣＤの画面部分ごとのガンマ補正については、特許文献６の記載が参考になる。
【符号の説明】
【００４１】
１：画素周辺記録型撮像素子
２：レンズ
３：撮像部
４：パソコン
５：映像モニタ
６：ＭＰＸ(Multiplexer：多重化回路)
７：レベル判定部
８：ＴＧ(Timing Generator：タイミング発生器)
９：ＣＰＵ、
１０：係数マトリクス
１１：ガンマ補正部
１２：ＩＦ(Interface：インターフェース)
１３：画像処理部
１４〜２９：ＦＥＰ(Front End Processor：フロントエンドプロセッサ)
３１、４１、５１：補正部
３２、４２、５２：誤差検出部
３３、３４、４３、４４、４５、４８：減算器
３５、３６：ラインメモリ部
４６、４７、４９、５０：フレームメモリ部
５３：切替器
５４：ビットシフト
５５：加算器
５６：飽和検出部
５７、５８、５９：遅延部、
ＣＤＳ：Correlated Double Sampling
ＡＧＣ：Automatic Gain Control(利得可変増幅回路)、
ＡＤＣ：Analog Digital Converter(アナログ−デジタル変換器）
【図１】
2010220040.tif 000003
【図２】
2010220040.tif 000004
【図３】
2010220040.tif 000005
【図４】
2010220040.tif 000006
【図５】
2010220040.tif 000007
【図６】
2010220040.tif 000008
【図７】
2010220040.tif 000009
【図８】
2010220040.tif 000010
【図９】
2010220040.tif 000011
【図１０】
2010220040.tif 000012
【図１１】
2010220040.tif 000013
【図１２】
2010220040.tif 000014
【手続補正書】
【提出日】平成21年3月23日(2009.3.23)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
【特許文献１】特開平９−５５８８９号公報
【特許文献２】特開２０００−１６７５０号公報
【特許文献３】特開２００３−１１６０４８号公報
【特許文献４】特開平１０−４２２２１号公報
【特許文献５】特開２００３−１８９３１８号公報
【特許文献６】特開２００９−５５５９６号公報