(57)【要約】【課題】電源線に付加される容量を軽減する。【解決手段】ｋ−１行目およびｋ行目の画素回路６００は、赤色（Ｒｅｄ）を発光する副画素（Ｒ）６０１、緑色（Ｇｒｅｅｎ）を発光する副画素（Ｇ）６０２および青色（Ｂｌｕｅ）を発光する副画素（Ｂ）６０３を備える。ｋ行目の副画素（Ｒ）６０１に対応する補助容量（Ｒ）６７１は、ｋ−１行目の電源線（Ｒ）４２１およびｋ行目の補助容量線６６１により形成される。また、ｋ行目の副画素（Ｇ）６０２に対応する補助容量（Ｇ）６７２は、ｋ−１行目の電源線（Ｇ）４２２およびｋ行目の補助容量線６６２により形成される。また、ｋ行目の副画素（Ｂ）６０３に対応する補助容量（Ｂ）６７３は、ｋ−１行目の電源線（Ｂ）４２３およびｋ行目の補助容量線６６３により形成される。【選択図】図１３
2010139926.tif 000002
【特許請求の範囲】
【請求項１】
２次元マトリックス状に配列された複数の画素回路と、
前記複数の画素回路の各行に対してそれぞれ複数配線された電源線と、
前記電源線に加える電源電位を第１の電位または第２の電位のいずれか一方に切り替える電源切替回路と、
映像信号または閾値補正を行うための基準信号のいずれか一方にデータ信号を切り替える信号切替回路とを備え、
前記複数の画素回路の各々は、
前記データ信号に相当する電圧を保持する保持容量と、
前記保持容量に対して前記閾値補正によって前記基準信号に基づいて閾値電圧を保持させた後に前記映像信号に相当する電圧を前記データ信号として書き込む書込みトランジスタと、
前記電源線に前記第１の電位が加えられる場合には前記保持容量の一端を初期化し、前記電源線に前記第２の電源電位が加えられる場合には前記保持容量に書き込まれた映像信号に応じた電流を出力する駆動トランジスタと、
前記駆動トランジスタから出力される電流に応じて発光する発光素子と、
前記電源線に付加される付加容量と
を含む表示装置。
【請求項２】
前記付加容量は、当該画素回路以外の行に対して配線された前記電源線のいずれか１つに一端が接続され、前記発光素子の入力端子に他端が接続される請求項１記載の表示装置。
【請求項３】
前記電源切替回路は、前記各行の電源線ごとに前記電源電位を前記第１の電位から前記第２の電位に順次切り替え、
前記付加容量は、当該画素回路の行に対して配線された前記電源線に比べて前記電源電位が前記第２の電位に切り替えられるタイミングが先となる前記電源線のいずれか１つに一端が接続される
請求項２記載の表示装置。
【請求項４】
前記画素回路は、複数の副画素回路を含み、
前記電源線は、前記複数の副画素回路の数に応じて配線される
請求項１記載の表示装置。
【請求項５】
前記発光素子は、有機ＥＬ素子である請求項１記載の表示装置。
【請求項６】
２次元マトリックス状に配列された複数の画素回路と、
前記複数の画素回路の各行に対してそれぞれ複数配線された電源線とを備え、
前記複数の画素回路の各々は、
映像信号に相当する電圧を保持するための保持容量と、
前記映像信号に相当する電圧を前記保持容量に書き込む書込みトランジスタと、
前記電源線から電源電位が加えられることによって前記保持容量に書き込まれた映像信号に応じた電流を出力する駆動トランジスタと、
前記駆動トランジスタから出力される電流に応じて発光する発光素子と、
前記電源線に付加される付加容量と
を含む表示装置。
【請求項７】
２次元マトリックス状に配列された複数の画素回路と、
前記複数の画素回路の各行に対してそれぞれ複数配線された電源線と、
前記電源線に加える電源電位を第１の電位または第２の電位のいずれか一方に切り替える電源切替回路と、
映像信号または閾値補正を行うための基準信号のいずれか一方にデータ信号を切り替える信号切替回路とを備え、
前記複数の画素回路の各々は、
前記データ信号に相当する電圧を保持する保持容量と、
前記前記保持容量に対して前記閾値補正によって前記基準信号に基づいて閾値電圧を保持させた後に前記映像信号に相当する電圧を前記データ信号として書き込む書込みトランジスタと、
前記電源線に前記第１の電源電位が加えられる場合には前記保持容量の一端を初期化し、前記電源線に前記第２の電源電位が加えられる場合には前記保持容量に書き込まれた映像信号に応じた電流を出力する駆動トランジスタと、
前記駆動トランジスタから出力される電流に応じて発光する発光素子と、
前記電源線に付加される付加容量と
を含む電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器に関し、特に発光素子を画素に用いた表示装置、および、その表示装置を備える電子機器に関する。
【背景技術】
【０００２】
発光素子として有機ＥＬ（Electroluminescence）素子を用いた平面自発光型の表示装置の開発が近年盛んに行われている。有機ＥＬ素子は、有機薄膜に電界をかけると発光するものであり、低電圧駆動で視認性もよいことから、表示装置の軽量薄膜化や低消費電力化などに寄与するものと期待されている。
【０００３】
この有機ＥＬ素子を用いた表示装置においては、画素回路を構成する駆動トランジスタによって有機薄膜に印加する電界の制御を行うが、この駆動トランジスタが有する閾値電圧および移動度には個体ごとにばらつきがある。そのため、これらの個体差を補正するための閾値補正処理および移動度補正処理が必要となる。従来、このような補正処理を備えた画素回路は、構成素子数が多くなるため、表示装置の高精細化に不向きであった。これに対し、画素回路に供給する電源電圧およびデータ信号をスイッチングさせることによって、画素回路の構成の簡素化が図られている。
【０００４】
このような表示装置においては、高精細化により、画素回路における保持容量の容量値が低下して、移動度補正処理による所定の補正量までの到達時間が速くなり過ぎてしまい、移動度補正処理における時間制御が難しくなる。そのため、保持容量の容量値を補うために補助容量を設けることによって、その時間制御を容易にする手法が考えられている。例えば、補助容量の一端を保持容量の一端に接続し、他端を画素回路の電源線とは別の電源線に接続した表示装置が提案されている（例えば、特許文献１参照。）。
【特許文献１】特開２００８−０３３１９４号公報（図７）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述の従来技術では、画素回路において保持容量の容量値を補うための補助容量を設けることにより、移動度補正処理における時間制御を容易にすることができる。しかしながら、表示装置の大型化に伴い、電源線に接続される画素回路の数が増えるとともに、補助容量の接続数も増加することになる。そのため、電源線に付加される容量が大きくなり、電源線のトランジェント特性が悪くなってしまう。このトランジェント特性の劣化は、閾値補正処理の破綻を招くこととなり、画質を劣化させる要因となる。
【０００６】
本発明はこのような状況に鑑みてなされたものであり、電源線に付加される容量を軽減することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、上記課題を解決するためになされたものであり、その第１の側面は、２次元マトリックス状に配列された複数の画素回路と、上記複数の画素回路の各行に対してそれぞれ複数配線された電源線と、上記電源線に加える電源電位を第１の電位または第２の電位のいずれか一方に切り替える電源切替回路と、映像信号または閾値補正を行うための基準信号のいずれか一方にデータ信号を切り替える信号切替回路とを備え、上記複数の画素回路の各々は、上記データ信号に相当する電圧を保持する保持容量と、上記保持容量に対して上記閾値補正によって上記基準信号に基づいて閾値電圧を保持させた後に上記映像信号に相当する電圧を上記データ信号として書き込む書込みトランジスタと、上記電源線に上記第１の電位が加えられる場合には上記保持容量の一端を初期化し、上記電源線に上記第２の電源電位が加えられる場合には上記保持容量に書き込まれた映像信号に応じた電流を出力する駆動トランジスタと、上記駆動トランジスタから出力される電流に応じて発光する発光素子と、上記電源線に付加される付加容量とを含む表示装置および電子機器である。これにより、複数の画素回路の各行に対してそれぞれ複数配線された電源線に付加される付加容量を分散させるという作用をもたらす。
【０００８】
また、この第１の側面において、上記付加容量は、当該画素回路以外の行に対して配線された上記電源線のいずれか１つに一端が接続され、上記発光素子の入力端子に他端が接続されるようにしてもよい。これにより、当該画素回路以外の行に対してそれぞれ複数配線された電源線のうちいずれか１つに付加容量の一端を接続させ、他端を発光素子の入力端子に接続させるという作用をもたらす。この場合において、上記電源切替回路は、上記各行の電源線ごとに上記電源電位を上記第１の電位から上記第２の電位に順次切り替え、上記付加容量は、当該画素回路の行に対して配線された上記電源線に比べて上記電源電位が上記第２の電位に切り替えられるタイミングが先となる上記電源線のいずれか１つに一端が接続されるようにしてもよい。これにより、画素回路の行に対して配線された電源線に比べて第２の電位に切り替えられるタイミングが先となる上記電源線のいずれか１つに一端を接続させるという作用をもたらす。
【０００９】
また、この第１の側面において、上記画素回路は、複数の副画素回路を含み、上記電源線は、上記複数の副画素回路の数に応じて配線されるようにしてもよい。これにより、画素回路の各行に対して、複数の副画素回路の数に応じてそれぞれ電源線を配線させるという作用をもたらす。
【００１０】
また、この第１の側面において、上記発光素子として、有機ＥＬ素子を用いてもよい。これにより、駆動トランジスタから出力される電流に応じて有機ＥＬ素子を発光させるという作用をもたらす。
【００１１】
また、本発明の第２の側面は、２次元マトリックス状に配列された複数の画素回路と、上記複数の画素回路の各行に対してそれぞれ複数配線された電源線とを備え、上記複数の画素回路の各々は、映像信号に相当する電圧を保持するための保持容量と、上記映像信号に相当する電圧を上記保持容量に書き込む書込みトランジスタと、上記電源線から電源電位が加えられることによって上記保持容量に書き込まれた映像信号に応じた電流を出力する駆動トランジスタと、上記駆動トランジスタから出力される電流に応じて発光する発光素子と、上記電源線に付加される付加容量とを含む表示装置である。これにより、複数の画素回路の各行に対してそれぞれ複数配線された電源線に付加される付加容量を分散させるという作用をもたらす。
【発明の効果】
【００１２】
本発明によれば、電源線に付加される容量を軽減することができるという優れた効果を奏し得る。
【発明を実施するための最良の形態】
【００１３】
次に本発明の実施の形態について図面を参照して詳細に説明する。
【００１４】
図１は、本発明の実施の形態における表示装置の基本構成例を示す概念図である。
【００１５】
表示装置１００は、ライトスキャナ（ＷＳＣＮ：Write SCaNner）２００と、水平セレクタ（ＨＳＥＬ：Horizontal SELector）３００と、電源スキャナ（ＤＳＣＮ：Drive SCaNner）４００とを備える。さらに、表示装置１００は、画素アレイ部５００と、走査線（ＷＳＬ：Write Scan Line）２１０と、データ線（ＤＴＬ：DaTa Line）３１０と、電源線（ＤＳＬ：Drive Scan Line）４１０とを備える。また、画素アレイ部５００は、ｎ×ｍの二次元マトリックス状に配列された画素回路（ＰＩＸＣＥＬ）６００を備える。
【００１６】
走査線（ＷＳＬ）２１０および電源線（ＤＳＬ）４１０は、画素回路６００の各行に対してそれぞれ配線され、ライトスキャナ（ＷＳＣＮ）２００および電源スキャナ（ＤＳＣＮ）４００にそれぞれ接続される。また、データ線（ＤＴＬ）３１０は、画素回路６００の各列に配線され、水平セレクタ（ＨＳＥＬ）３００に接続される。この走査線（ＷＳＬ）２１０、データ線（ＤＴＬ）３１０および電源線（ＤＳＬ）４１０は、各画素回路６００にそれぞれ接続される。
【００１７】
ライトスキャナ（ＷＳＣＮ）２００は、画素回路６００を線順次走査するものである。このライトスキャナ（ＷＳＣＮ）２００は、データ線（ＤＴＬ）３１０から供給されるデータ信号を行単位で画素回路６００に書き込むタイミングを順次制御するための制御信号を走査線（ＷＳＬ）３１０に供給する。
【００１８】
水平セレクタ（ＨＳＥＬ）３００は、画素回路６００を構成する駆動トランジスタの閾値電圧の補正（閾値補正）を行うための基準信号または映像信号のいずれか一方にデータ信号を切り替えるものである。また、水平セレクタ（ＨＳＥＬ）３００は、ライトスキャナ（ＷＳＣＮ）２００による線順次走査に合わせてデータ信号を切り替える。この水平セレクタ（ＨＳＥＬ）３００は、そのデータ信号をデータ線（ＤＴＬ）３１０に供給する。なお、水平セレクタ（ＨＳＥＬ）３００は、特許請求の範囲に記載の信号切替回路の一例である。
【００１９】
電源スキャナ（ＤＳＣＮ）４００は、ライトスキャナ（ＷＳＣＮ）２００による線順次走査に合わせて、電源電位をＨ（Ｈｉｇｈ）レベルの電位（Ｖｃｃ）またはＬ（Ｌｏｗ）レベルの電位（Ｖｉｎｉ）のいずれか一方に切り替えるものである。この電源スキャナ（ＤＳＣＮ）４００は、その電源電位を電源線（ＤＳＬ）４１０に供給する。なお、電源スキャナ（ＤＳＣＮ）４００は、特許請求の範囲に記載の電源切替回路の一例である。また、Ｈレベルの電位（Ｖｃｃ）およびＬレベルの電位（Ｖｉｎｉ）は、特許請求の範囲に記載の第１電位または第２電位の一例である。
【００２０】
画素回路６００は、走査線（ＷＳＬ）２１０からの制御信号に基づいて、データ線（ＤＴＬ）３１０からの映像信号に相当する電圧に応じて所定の期間、発光するものである。
【００２１】
図２は、本発明の実施の形態の表示装置１００における画素回路６００の一構成例を模式的に示す回路図である。画素回路６００は、書込みトランジスタ６１０と、駆動トランジスタ６２０と、保持容量６３０と、発光素子６４０とを備える。ここでは、書込みトランジスタ６１０および駆動トランジスタ６２０がそれぞれｎチャンネル型トランジスタである場合を想定する。
【００２２】
書込みトランジスタ６１０のゲート端子およびドレイン端子には、それぞれ走査線（ＷＳＬ）２１０およびデータ線（ＤＴＬ）３１０が接続される。また、書込みトランジスタ６１０のソース端子には、保持容量６３０の一方の電極および駆動トランジスタ６２０のゲート端子（ｇ）が接続される。ここでは、この接続部位を第１ノード（ＮＤ１）６５０とする。駆動トランジスタ６２０のドレイン端子（ｄ）には、電源線（ＤＳＬ）４１０が接続され、駆動トランジスタ６２０のソース端子（ｓ）には、保持容量６３０の他方の電極および発光素子６４０のアノード電極が接続される。ここでは、この接続部位を第２ノード（ＮＤ２）６６０とする。
【００２３】
書込みトランジスタ６１０は、走査線（ＷＳＬ）２１０からの制御信号に従って、データ線（ＤＴＬ）３１０からのデータ信号として閾値補正の基準信号の電位（Ｖｏｆｓ）または映像信号の電位（Ｖｓｉｇ）を保持容量６３０に書き込むものである。この書込みトランジスタ６１０は、保持容量６３０に対して閾値補正によって閾値電圧を保持させた後に映像信号に相当する電圧をデータ信号として書き込む。なお、書込みトランジスタ６１０は、特許請求の範囲に記載の書込みトランジスタの一例である。
【００２４】
駆動トランジスタ６２０は、電源線（ＤＳＬ）４１０からＨレベルの電位（Ｖｃｃ）が加えられることによって、保持容量６３０に書き込まれた映像信号の電位（Ｖｓｉｇ）に応じた駆動電流を発光素子６４０に出力するものである。なお、駆動トランジスタ６２０は、特許請求の範囲に記載の駆動トランジスタの一例である。
【００２５】
保持容量６３０は、書込みトランジスタ６１０によって書き込まれたデータ信号に相当する電圧を保持するためのものである。なお、保持容量６３０は、特許請求の範囲に記載の保持容量の一例である。
【００２６】
発光素子６４０は、駆動トランジスタ６２０から出力された駆動電流の大きさに応じて発光するものである。この発光素子６４０は、例えば、有機ＥＬ素子により実現することができる。なお、発光素子６４０は、特許請求の範囲に記載の発光素子の一例である。
【００２７】
なお、この例では、書込みトランジスタ６１０および駆動トランジスタ６２０がそれぞれｎチャンネル型トランジスタである場合について説明したが、この組み合わせに限られるものではない。また、これらのトランジスタは、エンハンスメント型のものでもよく、デプレッション型やデュアルゲート型のものでもよい。
【００２８】
図３は、本発明の実施の形態における画素回路６００の基本動作に関するタイミングチャートである。ここでは、横軸を共通の時間軸として、走査線（ＷＳＬ）２１０、データ線（ＤＴＬ）３１０、電源線（ＤＳＬ）４１０、第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０の電位変化が示されている。なお、各期間を示す横軸の長さは模式的なものであり、各期間の時間長の割合を示すものではない。
【００２９】
このタイミングチャートは、画素回路６００の動作の遷移をＴＰ１からＴＰ１２の期間に便宜的に区切っている。発光期間ＴＰ１２では、発光素子６４０は発光状態にある。発行期間ＴＰ１２の終了直前において、走査線（ＷＳＬ）２１０の制御信号はＬレベルに、データ線（ＤＴＬ）３１０は基準信号の電位（Ｖｏｆｓ）に設定されている。また、電源線（ＤＳＬ）４１０の電源電位はＨレベル（Ｖｃｃ）に設定されている。この後、線順次走査の新しいフィールドに入り、閾値補正準備期間ＴＰ１では、電源線（ＤＳＬ）４１０の電源電位がＬレベル（Ｖｉｎｉ）に設定される。これにより、第２ノード（ＮＤ２）６６０の電位がＬレベルの電位（Ｖｉｎｉ）に初期化される。
【００３０】
続いて、閾値補正準備期間ＴＰ２では、走査線（ＷＳＬ）２１０の電位がＨレベルに上げられ、第１ノード（ＮＤ１）６５０が基準信号の電位（Ｖｏｆｓ）に初期化される。次に、閾値補正準備期間ＴＰ３では、データ線（ＤＴＬ）３１０が映像信号の電位（Ｖｓｉｇ）に遷移している間、走査線（ＷＳＬ）２１０の電位がＬレベルに設定される。そして、閾値補正準備期間ＴＰ４では、走査線（ＷＳＬ）２１０の電位がＨレベルに上げられ、第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０が初期化されて、閾値補正動作の準備が完了する。
【００３１】
次に、閾値補正期間ＴＰ５では、１回目の閾値補正動作が行われる。電源線（ＤＳＬ）４１０の電源電位がＨレベル（Ｖｃｃ）に設定され、第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間の電位差は「Ｖｘ」となる。この第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間の電位差（Ｖｘ）は、閾値電圧（Ｖｔｈ）に相当する電位差より大きい。次に、ＴＰ６では、データ線（ＤＴＬ）３１０が映像信号の電位（Ｖｓｉｇ）に遷移している間、走査線（ＷＳＬ）２１０の電位がＬレベルに設定される。
【００３２】
次に、閾値補正期間ＴＰ７では、２回目の閾値補正動作が行われる。走査線（ＷＳＬ）２１０の電位がＨレベルに設定され、第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間に駆動トランジスタ６２０の閾値電圧（Ｖｔｈ）に相当する電圧が加えられる。その後、ＴＰ８では、一旦、走査線（ＷＳＬ）２１０の制御信号がＬレベルの電位に落とされ、ＴＰ９では、データ線（ＤＴＬ）３１０のデータ信号が基準信号の電位（Ｖｏｆｓ）から映像信号の電位（Ｖｓｉｇ）に切り替えられる。
【００３３】
次に、書込み期間／移動度補正期間ＴＰ１０では、走査線（ＷＳＬ）２１０の制御信号の電位がＨレベルに上げられ、第１ノード（ＮＤ１）６５０の電位が映像信号の電位（Ｖｓｉｇ）まで上昇する。これに対して、第２ノード（ＮＤ２）６６０の電位は移動度補正による補正量（ΔＶ）だけ上昇する。すなわち、走査線（ＷＳＬ）２１０の電位がＨレベルになるため、保持容量６３０の一方の電極には映像信号の電位（Ｖｓｉｇ）が書き込まれる。一方、保持容量６３０の他方の電極には、ＴＰ７において加えられた電位（Ｖｏｆｓ−Ｖｔｈ）から移動度補正による補正量（ΔＶ）だけ上昇した電位（（Ｖｏｆｓ−Ｖｔｈ）＋ΔＶ）が加えられる。これにより、保持容量６３０には、「Ｖｓｉｇ−（（Ｖｏｆｓ−Ｖｔｈ）＋ΔＶ）」の電圧が加えられる。
【００３４】
この後、発光期間ＴＰ１１およびＴＰ１２では、走査線（ＷＳＬ）２１０の制御信号の電位はＬレベルに設定され、その後、データ線（ＤＴＬ）４１０が基準信号の電位（Ｖｏｆｓ）に設定される。これにより、保持容量６３０に加えられた電圧（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶ）に応じた輝度により発光素子６４０が発光する。この場合、保持容量６３０に加えられた電圧（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶ）は、閾値電圧（Ｖｔｈ）および移動度補正による補正量（ΔＶ）によって調整されている。このため、発光素子６４０の輝度は、各駆動トランジスタ６２０における閾値電圧（Ｖｔｈ）および移動度のばらつきの影響を受けない。なお、発光期間におけるＴＰ１１からＴＰ１２の途中までの期間では、第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０の電位は上昇する。このとき、第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との電位差（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶ）は維持される。
【００３５】
なお、ここでは、閾値補正動作を２回に分けて行う例について説明したが、閾値補正動作の回数はこれに限定されるものではなく、１回または３回以上としてもよい。
【００３６】
次に、上述の画素回路６００の動作の遷移について図面を参照して詳細に説明する。ここでは、図３で示したタイミングチャートのＴＰ１乃至ＴＰ１２の期間に対応する画素回路６００の動作状態を示す。なお、便宜上、発光素子６４０の寄生容量６８０を図示する。また、書込みトランジスタ６１０をスイッチとして図示し、走査線（ＷＳＬ）２１０については省略する。
【００３７】
図４（ａ）乃至（ｃ）は、ＴＰ１２、ＴＰ１、ＴＰ２およびＴＰ４の期間にそれぞれ対応する画素回路６００の動作状態を模式的に示す回路図である。発光期間ＴＰ１２では、図４（ａ）に示すように、電源線（ＤＳＬ）４１０の電源電位がＨレベルの電位（Ｖｃｃ）の状態にあり、駆動トランジスタ６２０が発光素子６４０に駆動電流（Ｉｄｓ）を供給している。
【００３８】
次に、閾値補正準備期間ＴＰ１では、図４（ｂ）に示すように、電源線（ＤＳＬ）４１０の電位がＨレベル（Ｖｃｃ）からＬレベル（Ｖｉｎｉ）に遷移する。これにより、第２ノード（ＮＤ２）６６０の電位が低下して、発光素子６４０が非発光状態となる。また、第２ノード（ＮＤ２）６６０の電位低下に倣うように、浮遊状態である第１ノード（ＮＤ１）６５０の電位も低下する。
【００３９】
続いて、閾値補正準備期間ＴＰ２およびＴＰ４では、図４（ｃ）に示すように、走査線（ＷＳＬ）２１０の電位がＨレベルに遷移することにより、書込みトランジスタ６１０がオン（導通）状態となる。これにより、第１ノード（ＮＤ１）６５０の電位は、データ線（ＤＴＬ）３１０の基準信号の電位（Ｖｏｆｓ）に初期化される。ここでは、第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間の電位差（Ｖｏｆｓ−Ｖｉｎｉ）が駆動トランジスタ６２０の閾値電圧（Ｖｔｈ）より大きくなるように、電源線（ＤＳＬ）４１０のＬレベルの電位（Ｖｉｎｉ）を設定する。
【００４０】
図５（ａ）乃至（ｃ）は、ＴＰ３、ＴＰ５およびＴＰ６の期間にそれぞれ対応する画素回路６００の動作状態を模式的に示す回路図である。
【００４１】
ＴＰ２に続いて、閾値補正準備期間ＴＰ３では、図５（ａ）に示すように、走査線（ＷＳＬ）２１０の電位がＬレベルに設定される。ここでは、データ線（ＤＴＬ）３１０の電位が映像信号の電位（Ｖｓｉｇ）に遷移している間、書込みトランジスタ６１０をオフ（非導通）状態にする。次に、ＴＰ２の動作状態を経て、閾値補正期間ＴＰ５では、図５（ｂ）に示すように、電源線（ＤＳＬ）４１０の電源電位がＨレベル（Ｖｃｃ）に切り替えられる。これにより、駆動トランジスタ６２０に電流が流れることにより、第２ノード（ＮＤ２）６６０の電位が上昇する。このとき、第２ノード（ＮＤ２）６６０の電位は「Ｖｏｆｓ−Ｖｔｈ」に到達しないため、第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間の電位差（Ｖｘ）は、閾値電圧（Ｖｔｈ）より大きくなる。
【００４２】
続いて、ＴＰ６では、図５（ｃ）に示すように、走査線（ＷＳＬ）２１０の電位がＬレベルに設定されることにより、第１ノード（ＮＤ１）６５０が浮遊状態となる。このとき、第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間の電位差（Ｖｘ）がＶｔｈより大きいため、駆動トランジスタ６２０に電流が流れ、第２ノード（ＮＤ２）６６０の電位が「Ｖａ」だけ上昇する。このとき、第１ノード（ＮＤ１）６５０の電位も、保持容量６３０などにより第２ノード（ＮＤ２）６６０の電位上昇に倣うように上昇する。この場合における第１ノード（ＮＤ１）６５０の電位上昇量（Ｖａ'）は次式により表わされる。
Ｖａ'＝  Ｖａ×（（Ｃｓ＋Ｃｇｓ）／（Ｃｓ＋Ｃｇｓ＋Ｃｇｄ＋Ｃｗｓ））
ここで、Ｃｓは、保持容量６３０の容量値である。Ｃｇｓは、駆動トランジスタ６２０のゲート−ソース間の容量値である。Ｃｇｄは、駆動トランジスタ６２０のゲート−ドレイン間の容量値である。Ｃｗｓは、書込みトランジスタ６１０の寄生容量値である。
【００４３】
なお、ＴＰ６の期間において、データ線（ＤＴＬ）３１０は、一旦、映像信号の電位（Ｖｓｉｇ）に遷移した後、再び、基準信号の電位（Ｖｏｆｓ）に戻る。
【００４４】
図６（ａ）乃至（ｃ）は、ＴＰ７乃至ＴＰ９の期間にそれぞれ対応する画素回路６００の動作状態を模式的に示す回路図である。
【００４５】
ＴＰ６に続いて、閾値補正期間ＴＰ７では、図６（ａ）に示すように、走査線（ＷＳＬ）２１０の電位がＨレベルに遷移する。これにより、第１ノード（ＮＤ１）６５０の電位は、基準信号の電位（Ｖｏｆｓ）に設定される。また、駆動トランジスタ６２０に電流が流れるため、第２ノード（ＮＤ２）６６０の電位が上昇する。そして、第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間の電位差が駆動トランジスタ６２０の閾値電圧（Ｖｔｈ）となったところで電流が止まる（カットオフ状態となる）。このように、基準信号の電位（Ｖｏｆｓ）を基準として駆動トランジスタ６２０の閾値電圧（Ｖｔｈ）に相当する電圧が保持容量６３０に加えられ、閾値補正動作が完了する。なお、このとき、駆動トランジスタ６２０からの電流が発光素子６４０に流れないようにカソード電極の電位（Ｖｃａｔ）を設定する。これにより、駆動トランジスタ６２０からの電流が保持容量６３０に流れるようになる。
【００４６】
次に、ＴＰ８では、図６（ｂ）に示すように、走査線（ＷＳＬ）２１０における制御信号の電位がＬレベルに遷移して、書込みトランジスタ６１０がオフ（非導通）状態となる。続いて、ＴＰ９では、図６（ｃ）に示すように、データ線（ＤＴＬ）３１０のデータ信号の電位が基準信号の電位（Ｖｏｆｓ）から映像信号の電位（Ｖｓｉｇ）に遷移する。この場合、データ線（ＤＴＬ）３１０においては、データ線（ＤＴＬ）３１０に接続された複数の画素回路６００内の書込みトランジスタ６１０が拡散容量となって、映像信号の電位（Ｖｓｉｇ）の立ち上がりが緩やかになる。そのため、ここでは、データ線（ＤＴＬ）３１０のトランジェント特性を考慮し、データ信号が映像信号の電位（Ｖｓｉｇ）に達するまでの間、書込みトランジスタ６１０をオフ状態にしている。
【００４７】
図７（ａ）および（ｂ）は、ＴＰ１０およびＴＰ１１の期間にそれぞれ対応する画素回路６００の動作状態を模式的に示す回路図である。
【００４８】
ＴＰ９に続いて書込み期間／移動度補正期間ＴＰ１０では、図７（ａ）に示すように、走査線（ＷＳＬ）２１０における制御信号の電位がＨレベルに遷移して、書込みトランジスタ６１０がオン状態となる。これにより、第１ノード（ＮＤ１）６５０の電位が映像信号の電位（Ｖｓｉｇ）に設定される。それとともに、駆動トランジスタ６２０から発光素子６４０の寄生容量６８０に駆動電流（Iｄｓ）が流れるため、寄生容量６８０の充電が開始され、第２ノード（ＮＤ２）６６０の電位が「ΔＶ」だけ上昇する。そして、第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間の電位差が「Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶ」となる。このように、映像信号の電位（Ｖｓｉｇ）の書込み、および、移動度補正による補正量（ΔＶ）の調整が行われる。
【００４９】
この動作において、映像信号の電位（Ｖｓｉｇ）が大きいほど駆動電流（Ｉｄｓ）が大きくなるため、移動度補正による補正量（ΔＶ）も大きくなる。したがって、輝度レベル（映像信号の電位）に応じた移動度補正を行うことができるようになる。また、画素回路ごとの映像信号の電位（Ｖｓｉｇ）を一定にした場合には、駆動トランジスタの移動度が大きい画素回路ほど移動度補正による補正量（ΔＶ）も大きくなる。例えば、駆動トランジスタの移動度が大きい画素回路では、移動度が小さい画素回路に比べて保持容量６３０の他端に電流が流れるため、その分だけ駆動トランジスタのゲート−ソース間電圧が低くなる。したがって、駆動トランジスタの移動度が大きい画素回路では、発光素子６４０に供給される駆動電流が移動度の小さい画素回路と同程度の大きさに調整されるようになる。このようにして、画素回路ごとの駆動トランジスタの移動度のばらつきが取り除かれる。
【００５０】
次に、発光期間ＴＰ１１では、図７（ｂ）に示すように、書込みトランジスタ６１０がオフ状態となり、発光期間ＴＰ１２では、データ線（ＤＴＬ）３１０のデータ信号が基準信号の電位（Ｖｏｆｓ）に切り替えられる。これにより、発光素子６４０の入力端子である第２ノード（ＮＤ２）６６０の電位が駆動トランジスタ６２０からの駆動電流（Ｉｄｓ）に応じて上昇するとともに、第１ノード（ＮＤ１）６５０の電位も連動して上昇する。このとき、ブートストラップ動作によって、第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間の電位差（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶ）は維持される。なお、ＴＰ１１の期間は、書込みトランジスタ６１０がオフ状態になる前に、データ線（ＤＴＬ）３１０のデータ信号が基準信号に切り替わらないように設けられた期間である。
【００５１】
このように、閾値補正動作により保持容量６３０に閾値電圧（Ｖｔｈ）に相当する電圧を保持させた上で、移動度補正動作により保持容量６３０の他方の電極に移動度による補正量（ΔＶ）を加える。これにより、駆動トランジスタ６２０ごとの閾値電圧および移動度のばらつきがキャンセルされるため、画像に現われるムラなどを防ぐことができる。
【００５２】
このような表示装置１００においては、表示画面の高精細化によって、画素回路６００の面積が小さくなり、保持容量６３０および寄生容量６８０の容量値が小さくなる。これに伴い、書込み期間／移動度補正期間ＴＰ１０において第２ノード（ＮＤ２）６６０の電位上昇が急峻となり、ＴＰ１０における移動度補正動作の時間設定が難しくなる。そのため、画素回路６００には、以下のように、保持容量６３０および寄生容量６８０の容量値の低下を補うための補助容量が設けられている。
【００５３】
図８は、表示装置１００において補助容量が設けられた画素回路６００の一構成例を模式的に示す回路図である。ここでは、上から順にｋ−１行目およびｋ行目の画素回路６００がそれぞれ示されている。このｋ−１行目およびｋ行目の画素回路６００は、図２に示した構成に加えて補助容量６７０を備える。また、ここでは、走査線（ＷＳＬ）２１０に代えて、ｋ−１行目に対応する走査線（ＷＳＬｋ−１）２２０およびｋ行目に対応する走査線（ＷＳＬｋ）２３０が示されている。また、電源線（ＤＳＬ）４１０に代えて、ｋ−１行目に対応する電源線（ＤＳＬｋ−１）４２０およびｋ行目に対応する電源線（ＤＳＬｋ）４３０が示されている。電源線（ＤＳＬｋ−１）４２０および電源線（ＤＳＬｋ）４３０には、小さい行から線順次走査に合わせて、電源電位が供給される。なお、これら以外の構成は、図２に示したものと同様であるため、ここでの説明を省略する。
【００５４】
ｋ−１行目の画素回路６００には、ｋ−１行目の走査線（ＷＳＬｋ−１）２２０、データ線（ＤＴＬ）３１０およびｋ−１行目の電源線（ＤＳＬｋ−１）４２０が接続される。また、ｋ行目の画素回路６００には、ｋ行目の走査線（ＷＳＬｋ）２３０、データ線（ＤＴＬ）３１０およびｋ行目の電源線（ＤＳＬｋ）４３０が接続される。
【００５５】
ｋ行目の画素回路６００における補助容量６７０は、ｋ−１行目の画素回路６００に対応する電源線（ＤＳＬｋ−１）４２０にその一端が接続され、ｋ行目の画素回路６００における第２ノード（ＮＤ２）６６０にその他端が接続される。なお、ここでは図示していないが、ｋ−１行目の画素回路６００における補助容量６７０は、ｋ−２行目の画素回路６００に対応する電源線にその一端が接続される。
【００５６】
このように、ｋ行目の画素回路６００に対応する補助容量６７０には、その補助容量６７０の一端がｋ行目の画素回路６００より１行上のｋ−１行目の電源線に接続され、他端がｋ行目の画素回路６００における第２ノード（ＮＤ２）６６０に接続される。これにより、画素回路６００における保持容量６３０および寄生容量６８０の容量値の低下による書込み期間／移動度補正期間Ｔ９における第２ノード（ＮＤ２）６６０の電位上昇度合いを抑制することができる。
【００５７】
なお、補助容量６７０の一端を電源線に接続することによって、その電源線においてＬレベルの電位（Ｖｉｎｉ）からＨレベルの電位（Ｖｃｃ）に電源電位が切り替わる際に、画素回路６００は、その補助容量６７０を介してカップリングの影響を受ける場合がある。ここでは、当該画素回路６００より１行上の電源線に接続することにより、その電源線の電源電位の切り替えのタイミングが当該画素回路６００の閾値補正準備期間中に行われることになるため、そのカップリングの影響を受けずに済む。したがって、そのカップリングの影響を防止するためには、ｋ行目の画素回路６００に対応する電源線に比べてＨレベルの電位（Ｖｃｃ）に切り替わるタイミングが先となる電源線に、ｋ行目の画素回路６００に対応する補助容量の一端を接続する必要がある。
【００５８】
ここで、表示装置１００における補助容量を備えた画素回路６００の平面レイアウトについて次図を参照して簡単に説明する。
【００５９】
図９は、ｋ−１行目およびｋ行目の画素回路６００における平面レイアウトの一例を示す模式図である。ここでは、赤色（Ｒｅｄ）を発光する副画素（Ｒ）６０１、緑色（Ｇｒｅｅｎ）を発光する副画素（Ｇ）６０２および青色（Ｂｌｕｅ）を発光する副画素（Ｂ）６０３の３つの副画素から構成される画素回路６００が示されている。また、補助容量線８６１乃至８６３と、補助容量８７１乃至８７３と、走査線２２０および２３０と、データ線３１１乃至３１３と、電源線４２０および４３０とが示されている。なお、ｋ−１行目に示されている補助容量８７１乃至８７３は、図８に示したｋ行目の画素回路６００における補助容量６７０に対応する。
【００６０】
ｋ行目の画素回路６００においては、電源線４３０が形成される領域に副画素６０１乃至６０３の補助容量８７１乃至８７３がそれぞれ生成される。具体的には、補助容量８７１乃至８７３の一方の電極が電源線４３０により形成され、その電源線４３０の下層に補助容量８７１乃至８７３の他方の電極が補助容量線８６１乃至８６３により形成される。
【００６１】
このように、ｋ行目の画素回路６００に含まれる補助容量８７１乃至８７３は、ｋ行目の画素回路６００の行より１行上のｋ−１行目の電源線との間に形成される。ここで、表示装置１００の表示画面の大型化を想定した場合には、電源線に付加される補助容量の数が多くなって、電源線の有する容量値が大きくなり、電源線のトランジェント特性が劣化することになる。このトランジェント特性の劣化は、以下のように、閾値補正動作を破綻させることになる。
【００６２】
図１０は、電源線４１０のトランジェント特性が劣化した場合における画素回路６００の動作に関するタイミングチャートである。ここでは、図３に示したタイミングチャートと同様に、横軸を共通の時間軸として、走査線（ＷＳＬ）２１０、データ線（ＤＴＬ）３１０、電源線（ＤＳＬ）４１０、第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０の電位変化が示されている。なお、電源線（ＤＳＬ）４１０、第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０以外の他の電位変化は図３に示したものと同様である。また、電源線（ＤＳＬ）４１０、第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０において点線により示された電位変化は、図３に示したものと同様である。
【００６３】
ここでは、電源線（ＤＳＬ）４１０のトランジェント特性の影響が現われるＴＰ５乃至ＴＰ１２について説明する。まず、ＴＰ２では、第１ノード（ＮＤ１）６５０が基準信号の電位（Ｖｏｆｓ）に初期化され、第２ノード（ＮＤ２）６６０がＬレベルの電源電位（Ｖｉｎｉ）に初期化されている。
【００６４】
次に、閾値補正期間ＴＰ５では、電源線（ＤＳＬ）４１０におけるトランジェント特性の劣化によって、電源線（ＤＳＬ）４１０の電位上昇が緩やかになり、この期間において電源電位が「Ｖｃｃ」に達しない。そのため、第２ノード（ＮＤ２）６６０における電位の上昇量が図３のときに比べて低下する。すなわち、第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間の電位差が大きくなってしまう。
【００６５】
そして、ＴＰ６では、第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間の電位差が大きくなったことにより、駆動トランジスタ６２０に流れる電流が大きくなり、第２ノード（ＮＤ２）６６０の電位の上昇量が大きくなり過ぎてしまう。また、第１ノード（ＮＤ１）６５０は、浮遊状態であるため、第２ノード（ＮＤ２）６６０の電位上昇に倣うように電位が上昇する。
【００６６】
次に、閾値補正期間ＴＰ７では、走査線（ＷＳＬ）２１０の電位がＨレベルとなるため、第１ノード（ＮＤ１）６５０の電位が基準信号の電位（Ｖｏｆｓ）に設定される。このとき、第２ノード（ＮＤ２）６６０の電位は、保持容量６３０によるカップリングの影響を受けて低下するが、「Ｖｏｆｓ−Ｖｔｈ」より低くならない。このため、保持容量６３０に閾値電圧（Ｖｔｈ）に相当する電圧が保持されずに、書込み期間／移動度補正期間ＴＰ１０の動作を行うことになるため、駆動トランジスタにおける閾値電圧（Ｖｔｈ）のばらつきを補正（キャンセル）することができなくなる。すなわち、閾値補正動作が破綻してしまう。これにより、画素間の均一性を維持することができなくなる。
【００６７】
そして、書込み期間／移動度補正期間ＴＰ１０では、ＴＰ７における第２ノード（ＮＤ２）６６０の電位が高いため、第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間の電位差が図３における電位変化に比べて小さくなる。そのため、発光期間ＴＰ１１およびＴＰ１２では、図３における閾値補正動作が適切に行われる場合に比べて、発光素子６４０は低い輝度により発光することになる。
【００６８】
このように、電源線４１０のトランジェント特性が劣化することにより、閾値補正期間において第２ノード（ＮＤ２）６６０の電位が所定のレベル（Ｖｏｆｓ−Ｖｔｈ）より高くなり、閾値補正動作が破綻してしまう。なお、ここでは、閾値補正動作を２回行う例について説明したが、閾値補正動作を１回または３回以上行う場合にも閾値補正動作は破綻する。ただし、閾値補正動作を１回のみ行う場合は、ＴＰ５における動作のように、第２ノード（ＮＤ２）６６０の電位が所定のレベルに到達せずに閾値補正動作が終了してしまう。そのため、この場合においても、閾値電圧のばらつきを補正することができなくなる。そこで、本発明の実施の形態では、閾値補正動作を適切に行うために、以下のように、電源線４１０のトランジェント特性を改善する。
【００６９】
図１１は、本発明の実施の形態における副画素（Ｒ）６０１の平面レイアウトの一例を示す模式図である。ここでは、書込みトランジスタ６１０、駆動トランジスタ６２０、保持容量６３０および補助容量（Ｒ）６７１が示されている。
【００７０】
書込みトランジスタ６１０は、そのドレイン層６１２がデータ線３１１に接続され、そのゲート層６１１がコンタクト２２１により走査線２３０に接続され、そのソース層６１３がコンタクト６１４により駆動トランジスタ６２０のゲート層６２１に接続される。
【００７１】
なお、書込みトランジスタ６１０のドレイン層６１２およびソース層６１３は、例えば、アルミニウム（Ａｌ）により形成され、ゲート層６１１は、タンタル（Ｔａ）またはモリブデン（Ｍｏ）により形成される。また、データ線３１１において、走査線２３０および電源線４３１乃至４３３と交差する部分は、走査線２３０および電源線４３１乃至４３３より下層に形成される。この交差する部分は、例えば、タンタル（Ｔａ）またはモリブデン（Ｍｏ）により形成される。交差する部分以外は、例えば、アルミニウム（Ａｌ）により形成される。交差する部分とそれ以外の部分との間はコンタクト３２１および３２２により接続される。
【００７２】
駆動トランジスタ６２０は、そのドレイン層６２２が電源線（Ｒ）４３１に接続され、上述のとおり、そのゲート層６２１がコンタクト６１４により書込みトランジスタ６１０のソース層６１３に接続される。駆動トランジスタ６２０のソース層６２３は、保持容量６３０の他方の電極と一体となっている。
【００７３】
なお、ドレイン層６２２において、電源線４３１乃至４３３と交差する部分は、電源線４３１乃至４３３より下層に形成される。この交差する部分は、例えば、タンタル（Ｔａ）またはモリブデン（Ｍｏ）により形成される。交差する部分とそれ以外のドレイン層６２２との間はコンタクト４４２により接続される。また、駆動トランジスタ６２０のドレイン層６２２およびソース層６２３は、例えば、アルミニウム（Ａｌ）により形成され、ゲート層６２１は、例えば、タンタル（Ｔａ）またはモリブデン（Ｍｏ）により形成される。
【００７４】
保持容量６３０は、保持容量６３０を構成する一方の電極が駆動トランジスタ６２０のゲート層６２１と一体となっている。さらに、保持容量６３０を構成する他方の電極も駆動トランジスタ６２０のソース層６２３と一体となっている。また、保持容量６３０の他方の電極であるソース層６２３は、コンタクト６４４により補助容量線（Ｒ）６６１に接続される。さらに、保持容量６３０の他方の電極であるソース層６２３は、アノードコンタクト６４１により発光素子６４０のアノード電極に接続される。
【００７５】
補助容量（Ｒ）６７１は、補助容量（Ｒ）６７１を構成する一方の電極が電源線（Ｒ）４３１により形成され、他方の電極が当該副画素（Ｒ）より１行下の補助容量線（Ｒ）６６１により形成される。なお、補助容量（Ｒ）は、タンタル（Ｔａ）またはモリブデン（Ｍｏ）により形成される。
【００７６】
図１２は、本発明の実施の形態における副画素（Ｒ）６０１の発光素子の平面レイアウトの一例を示す模式図である。ここでは、開口部６９０と、アノード電極６４２と、アノードコンタクト６４１と、カソード補助配線６４３とが示されている。
【００７７】
開口部６９０は、発光素子における有機層が形成されている領域である。この開口部６９０の領域から光が発生する。開口部６９０における積層構造としては、有機層の上部に全ての画素に共通のカソード電極が形成され、その有機層の下部に画素ごとに区切られたアノード電極６４２が形成される。
【００７８】
アノード電極６４２は、発光素子６４０のアノード電極である。このアノード電極６４２が形成される領域は、開口部６９０の領域も含んでいる。アノードコンタクト６４１は、図１１に示した駆動トランジスタ６２０のソース層６２３とアノード電極６４２との間を接続するためのコンタクトである。カソード補助配線６４３は、発光素子６４０のカソード電極の電圧降下を低減するためのものである。カソード電極は、光透過性を確保するために薄膜化されるため、カソード電極自身の抵抗が上昇してしまう。これに伴い、電圧降下が生じて表示品質の低下を引き起こすおそれがあるため、カソード補助配線６４３を設けて、カソード電極の抵抗を低減させる。
【００７９】
図１３は、本発明の実施の形態における画素回路６００の平面レイアウトの一例を示す模式図である。ここでは、図９に示した電源線４２０および４３０に代えて電源線４２１乃至４２３および４３１乃至４３３が示されている。また、図９に示した補助容量線８６１乃至８６３および補助容量８７１乃至８７３に代えて補助容量線６６１乃至６６３および補助容量６７１乃至６７３が示されている。これら以外の他の構成は図９に示したものと同様である。
【００８０】
ｋ行目の画素回路６００において、ｋ行目の副画素（Ｒ）６０１に対応する補助容量（Ｒ）６７１は、ｋ−１行目の電源線（Ｒ）４２１およびｋ行目の補助容量線６６１により形成される。また、ｋ行目の副画素（Ｇ）６０２に対応する補助容量（Ｇ）６７２は、ｋ−１行目の電源線（Ｇ）４２２およびｋ行目の補助容量線６６２により形成される。また、ｋ行目の副画素（Ｂ）６０３に対応する補助容量（Ｂ）６７３は、ｋ−１行目の電源線（Ｂ）４２３およびｋ行目の補助容量線６６３により形成される。
【００８１】
なお、画素回路６００は、特許請求の範囲に記載の画素回路の一例である。また、副画素６０１乃至６０３は、特許請求の範囲に記載の副画素回路の一例である。また、電源線４２１乃至４２３および４３１乃至４３３は、特許請求の範囲に記載の各行に対してそれぞれ複数配線された電源線の一例である。また、補助容量６７１乃至６７３は、特許請求の範囲に記載の付加容量の一例である。
【００８２】
このように、画素回路６００の各行に対して副画素の数に応じて電源線（Ｒ）４３１、電源線（Ｇ）４３２および電源線（Ｂ）４３３を設けることによって、各電源線に付加される補助容量の数が分散される。これにより、電源線のトランジェント特性を改善することができるため、閾値補正動作を適切に行うことができる。なお、ここでは、補助容量の一端を１行上の電源線に接続する例について説明したが、補助容量の一端を１行よりさらに上の行の電源線に接続するようにしてもよい。この場合においても、図８で述べたとおり、閾値補正準備期間において接続先の電源線の電源電位がＨレベルの電位（Ｖｃｃ）に切り替わるため、補助容量からのカップリングの影響を防止することができるからである。
【００８３】
また、発光素子６４０には個体差があることから、所定の輝度を発光するのに大きな駆動電流が必要となる発光素子６４０を基準にＨレベルの電源電位（Ｖｃｃ）が設定される。そのため、画素回路６００の各行に対して３つの電源線をそれぞれ配線することにより、電源線ごとに最適なＨレベルの電源電位（Ｖｃｃ）を設定することができるため、消費電力を低減することができる。
【００８４】
なお、ここでは、画素回路６００に含まれる副画素６０１乃至６０３の個数と画素回路６００の各行にそれぞれ配線する電源線の本数とを同一にする例について説明したが、これに限られるものではない。画素回路６００の各行に対してそれぞれ配線される電源線の本数を２本以上にすることによって、１本の電源線に付加される補助容量の数を減らすことができるからである。
【００８５】
このように、本発明の実施の形態によれば、画素回路６００の各行に対してそれぞれ複数の電源線を設けることによって、電源線ごとに付加された容量を軽減することができる。
【００８６】
なお、本発明の実施の形態における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話、ビデオカメラなどのディスプレイに適用することが可能である。また、電子機器に入力された映像信号や電子機器内で生成した映像信号を画像または映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。このような表示装置が適用された電子機器の例を以下に示す。
【００８７】
図１４は、本発明の実施の形態が適用されたテレビの例である。このテレビは、フロントパネル１２、フィルターガラス１３等から構成される映像表示画面１１を含み、本発明の実施の形態における表示装置をその映像表示画面１１に用いることにより作製される。
【００８８】
図１５は、本発明の実施の形態が適用されたデジタルカメラの例である。ここでは、上にデジタルカメラの正面図を示し、下にデジタルカメラの背面図を示す。このデジタルカメラは、撮像レンズ１５、表示部１６、コントロールスイッチ、メニュースイッチ、シャッター１９等を含み、本発明の実施の形態における表示装置をその表示部１６に用いることにより作製される。
【００８９】
図１６は、本発明の実施の形態が適用されたノート型パーソナルコンピュータの例である。このノート型パーソナルコンピュータは、本体２０には文字等を入力するとき操作されるキーボード２１を含み、本体カバーには画像を表示する表示部２２を含み、本発明の実施の形態における表示装置をその表示部２２に用いることにより作製される。
【００９０】
図１７は、本発明の実施の形態が適用された携帯端末装置の例である。ここでは、左側に携帯端末装置の開いた状態を示し、右側に携帯端末装置の閉じた状態を示している。この携帯端末装置は、上側筐体２３、下側筐体２４、連結部（ここではヒンジ部）２５、ディスプレイ２６、サブディスプレイ２７、ピクチャーライト２８、カメラ２９等を含む。また、この携帯端末装置は、本発明の実施の形態における表示装置をそのディスプレイ２６やサブディスプレイ２７に用いることにより作製される。
【００９１】
図１８は、本発明の実施の形態が適用されたビデオカメラの例である。このビデオカメラは、本体部３０、前方を向いた側面に被写体撮影用のレンズ３４、撮影時のスタート／ストップスイッチ３５、モニター３６等を含み、本発明の実施の形態における表示装置をそのモニター３６に用いることにより作製される。
【００９２】
なお、本発明の実施の形態は本発明を具現化するための一例を示したものであり、上述のように特許請求の範囲における発明特定事項とそれぞれ対応関係を有する。ただし、本発明は実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変形を施すことができる。
【図面の簡単な説明】
【００９３】
【図１】本発明の実施の形態における表示装置の基本構成例を示す概念図である。
【図２】本発明の実施の形態の表示装置１００における画素回路６００の一構成例を模式的に示す回路図である。
【図３】本発明の実施の形態における画素回路６００の基本動作に関するタイミングチャートである。
【図４】ＴＰ１２、ＴＰ１、ＴＰ２およびＴＰ４の期間における画素回路６００の動作状態を模式的に示す回路図である。
【図５】ＴＰ３、ＴＰ５およびＴＰ６の期間における画素回路６００の動作状態を模式的に示す回路図である。
【図６】ＴＰ７乃至ＴＰ９の期間における画素回路６００の動作状態を模式的に示す回路図である。
【図７】ＴＰ１０およびＴＰ１１の期間における画素回路６００の動作状態を模式的に示す回路図である。
【図８】表示装置１００において補助容量が設けられた画素回路６００の一構成例を模式的に示す回路図である。
【図９】ｋ−１行目およびｋ行目の画素回路６００における平面レイアウトの一例を示す模式図である。
【図１０】電源線４１０のトランジェント特性が劣化した場合における画素回路６００の動作に関するタイミングチャートである。
【図１１】本発明の実施の形態における副画素（Ｒ）６０１の平面レイアウトの一例を示す模式図である。
【図１２】本発明の実施の形態における副画素（Ｒ）６０１の発光素子の平面レイアウトの一例を示す模式図である。
【図１３】本発明の実施の形態における画素回路６００の平面レイアウトの一例を示す模式図である。
【図１４】本発明の実施の形態における表示装置を備えたテレビジョンセットを示す斜視図である。
【図１５】本発明の実施の形態における表示装置を備えたデジタルスチルカメラを示す斜視図である。
【図１６】本発明の実施の形態における表示装置を備えたノート型パーソナルコンピュータを示す斜視図である。
【図１７】本発明の実施の形態における表示装置を備えた携帯端末装置を示す模式図である。
【図１８】本発明の実施の形態における表示装置を備えたビデオカメラを示す斜視図である。
【符号の説明】
【００９４】
１００  表示装置
２００  ライトスキャナ
２１０、２２０、２３０  走査線
３００  水平セレクタ
３１０、３１１、３１２、３１３  データ線
４００  電源スキャナ
４１０、４２０、４３０  電源線
５００  画素アレイ部
６００  画素回路
６１０  書込みトランジスタ
６１１  ゲート層
６１２  ドレイン層
６１３  ソース層
６２０  駆動トランジスタ
６２１  ゲート層
６２２  ドレイン層
６２３  ソース層
６３０  保持容量
６４０  発光素子
６４１  アノードコンタクト
６５０  第１ノード
６６０  第２ノード
６６１、６６２、６６３  補助容量線
６７０  補助容量
６８０  寄生容量
【図１】
2010139926.tif 000003
【図２】
2010139926.tif 000004
【図３】
2010139926.tif 000005
【図４】
2010139926.tif 000006
【図５】
2010139926.tif 000007
【図６】
2010139926.tif 000008
【図７】
2010139926.tif 000009
【図８】
2010139926.tif 000010
【図１０】
2010139926.tif 000011
【図１４】
2010139926.tif 000012
【図１５】
2010139926.tif 000013
【図１６】
2010139926.tif 000014
【図１７】
2010139926.tif 000015
【図１８】
2010139926.tif 000016
【図９】
2010139926.tif 000017
【図１１】
2010139926.tif 000018
【図１２】
2010139926.tif 000019
【図１３】
2010139926.tif 000020