(57)【要約】      （修正有）【課題】微細なピッチで形成された接続パッドを有する配線基板上に、フリップチップ法により半導体素子を実装する際に、溶融はんだのはみ出しによる短絡を回避する。【解決手段】表面に可溶性金属層１０６が被覆された導電パターン１０３を具備する配線基板１０１上に、凸状の外部接続端子２０３を具備する半導体素子２０１を実装する半導体装置の製造方法に於いて、前記配線基板を、前記可溶性金属層の融点以下の第１の温度をもって加熱する段階、次いで、前記半導体素子に於ける凸状の外部接続端子を前記導電パターン表面の可溶性金属層に接触させ、当該可溶性金属層をその融点以下であって且つ前記第１の温度よりも高い温度をもって加熱する段階、しかる後、前記半導体素子に於ける凸状の外部接続端子を前記導電パターン表面の可溶性金属層に接触させた状態に於いて、当該可溶性金属層をその融点以上の温度に加熱する段階を具備する。【選択図】図１７
2010267741.tif 000002
【特許請求の範囲】
【請求項１】
表面に可溶性金属層が被覆された導電パターンを具備する配線基板上に、凸状の外部接続端子を具備する半導体素子を実装する半導体装置の製造方法に於いて、
前記配線基板を、前記可溶性金属層の融点未満の第１の温度をもって加熱する段階と、
次いで、前記半導体素子に於ける凸状の外部接続端子を前記導電パターン表面の可溶性金属層に接触させ、当該可溶性金属層をその融点未満であって且つ前記第１の温度よりも高い温度をもって加熱する段階と、
次いで、前記半導体素子に於ける凸状の外部接続端子を前記導電パターン表面の可溶性金属層に接触させた状態に於いて、当該可溶性金属層をその融点以上の温度に加熱する段階と、
を具備することを特徴とする半導体装置の製造方法。
【請求項２】
前記可溶性金属層をその融点以上の温度に加熱する段階の後、前記外部接続端子と前記導電パターンとの対向を維持しつつ、前記可溶性金属層の融点未満の温度に降温させる段階を有することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記可溶性金属が、はんだ材であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記可溶性金属が、無鉛はんだ材であることを特徴とする請求項１又は２記載の半導体装置の製造方法。
【請求項５】
前記導電パターンは、長尺状を有することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項６】
前記凸状の外部接続端子は、台座部と、当該台座部の上面にほぼ垂直な方向に配設された柱状部とを具備してなることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項７】
前記凸状の外部接続端子に於ける柱状部は、台座部よりも小さな外形寸法を有することを特徴とする請求項１、請求項５記載の半導体装置の製造方法。
【請求項８】
前記凸状の外部接続端子に於ける柱状部の先端は、予め平坦化処理が施されることを特徴とする請求項１又は５記載の半導体装置の製造方法。
【請求項９】
前記凸状の外部接続端子に於ける柱状部の先端は、前記導電パターンの幅よりも大なる寸法の直径を有することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項１０】
前記可溶性金属層に対する加熱は、前記半導体素子を保持するボンディングツールによりなされることを特徴とする請求項１記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を配線基板上にフリップチップ実装する半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置は、高集積化ならびに機能の増大に伴って、外部接続端子の数が増大する傾向にある。
【０００３】
しかも当該半導体装置が適用される電子機器の小型化に対応するために、小形化も要求され、前記外部接続端子もより微小化され、且つその配列間隔（ピッチ）もより狭くされる傾向にある。
【０００４】
一方、当該半導体素子の配線基板（支持基板、或いはインターポーザーなどと称する場合もある）への実装手段の一つとして、フリップチップ実装技術が適用されている。
【０００５】
当該フリップチップ実装技術にあっては、半導体素子の主面（電子回路形成面）上に外部接続用電極端子を当該主面から突出したバンプ形状をもって形成し、一方、配線基板上には当該バンプに対応させて接続パッドを配設する。
【０００６】
そして、配線基板上に、半導体素子上のバンプが当該配線基板の接続パッドに接触するように載置し、かかる状態に於いて、半導体素子に於けるバンプ電極と配線基板上の接続パッドとを、はんだなどの可溶性金属層の溶融、固化により接続する。
【０００７】
この様なフリップチップ実装技術を用いた半導体装置は，ワイヤボンディング技術を用いた半導体装置に比べ、半導体素子と配線基板との間が短距離をもって接続されるため、接続部における寄生インダクタンスおよび寄生容量の発生が抑制されて、優れた電気特性を示す。
【０００８】
また当該フリップチップ実装技術によれば、ワイヤボンディング法に於けるワイヤループの配置空間を必要としないため、半導体装置をより薄型化・小形化することが可能となる。
【０００９】
従来のフリップチップ実装技術を用いた半導体装置の実装方法の一例を、図１に示す。
【００１０】
配線基板１１の一方の主面（上面）には、配線パターン１１が選択的に配設され、当該配線パターン１１を選択的に被覆して、ソルダーレジストからなる絶縁性樹脂１２が形成されている。（図１（ａ）参照）
【００１１】
当該絶縁性樹脂１２には、前記配線パターン１１に於ける、接続パッド領域１１を選択的に露出する開口部１２Ｓが形成されている。
【００１２】
そして、当該機開口部に於いて露出した接続パッド１１上には、はんだ層１３が被着・配設されている。
【００１３】
当該はんだ層１３は、例えばはんだペーストを印刷等により接続パッド上に塗布し溶融する方法、或いは接続パッド上に配設した粘着材に付着させたはんだ粉を溶融する方法等により形成される。
【００１４】
そして、当該配線基板１１の上方には、ボンディングヘッド（図示せず）に保持された半導体素子２１が、その一方の主面（電子回路形成面）に配置されたバンプ電極２２を前記配線基板１１に対向させて、且つ予め加熱された状態をもって配置される。（図１（ｂ）参照）
【００１５】
かかる状態に於いて、バンプ電極２２が、それぞれ対応する接続パッド１１に整合するように、半導体素子２１と配線基板１１との位置合わせがなされる。
【００１６】
しかる後、ボンディングヘッドをもって半導体素子２１が配線基板１１に対して押し付けられ、前記バンプ電極２２が、対向する接続パッド領域１１に押圧される。
【００１７】
この状態で、溶融したはんだ層１３がバンプ電極２２の表面に沿ってはい上がり、フィレット部１３Ｆを形成する。（図１（ｃ）参照）
【００１８】
この結果、バンプ電極２２は、接続パッド領域１１に、必要な固着強度をもって接続・固着される。
【００１９】
この様なフリップチップ実装技術を用いる半導体装置の製造方法に於いて、バンプ電極と接続パッド領域との接続をより強固に行なう為に、幾つかの提案がなされている。
【００２０】
特許文献１にあっては、配線パターン１９に連続する接続パッド２０上に、はんだ粉を溶融してはんだ層を形成する際に、半導体チップ７のバンプ電極８との接合部位に於いて局部的にはんだ溜りが形成される様に、配線パターン１９に比して接続パッド２０の幅を増大させることを提案している。
【００２１】
特許文献２にあっては、銅電極１１の表面に配設されるはんだ層６として、メッキ処理により形成した薄い錫（Ｓｎ）層あるいは錫（Ｓｎ）合金はんだ層を適用することが提案されている。
【００２２】
また、特許文献３にあっては、電子部品１の突起電極２を、配線板３上の電極パッド４に突き合わせた状態で、当該電極パッド４の拡張した領域に予め供給してあるはんだ８を溶融して、突起電極２と電極パッド４とを接続することが記載されている。
【先行技術文献】
【特許文献】
【００２３】
【特許文献１】特開２０００−０７７４７１号公報
【特許文献２】特開２００２−３６８０３８号公報
【特許文献３】特開平１０−０５０７６４号公報
【発明の概要】
【発明が解決しようとする課題】
【００２４】
前述の如く、半導体素子に於ける外部接続用端子はより微小化され、且つその配列間隔（ピッチ）もより狭くされる傾向にあることから、フリップチップ実装技術を用いて形成される半導体装置に於いても、半導体素子の外部接続用端子であるバンプと接続される接続パッドを、配線基板上に於いてより高密度に形成する必要性が高まっている。
【００２５】
例えば、半導体素子に於けるバンプ電極の配列間隔（ピッチ）は、現在量産されている半導体装置においては、５０μｍのピッチで配列して形成されているものがあるが、将来は、当該ピッチが３５μｍ以下、やがては２５μｍ以下に微細化するものと予測されている。
【００２６】
この様な半導体素子に於けるバンプ電極の配列ピッチの微細化に伴い、配線基板上に形成される接続パッドの配列ピッチも当然微細化される必要がある。
【００２７】
しかしながら、この様な微細化は、配線基板上に形成される接続パッドに於いて、隣接する接続パッド間の距離が小さくなることから、当該接続パッドの表面にはんだ層を形成する際に、隣り合う接続パッド間に於いて所謂はんだブリッジが生じ、当該接続パッド間での電気的短絡が生じ易くなる。
【００２８】
更には、当該接続パッドにバンプ電極を押圧する際に押し出された溶融はんだが、あるいはバンプ電極の外周を覆う溶融はんだが、互いに接触して、短絡を生じてしまう確率が高まる。
【００２９】
前記特許文献１に示される手段にあっては、バンプ電極のピッチが微細化すると、隣接する接続パッド間の距離がより小さくなり、また接続パッドにおけるバンプ電極との接合部には予めはんだが多量に配設されているため、接続パッド間に於いて短絡を生ずる確率がより高い。
【００３０】
また、特許文献２に示される手段に於いては、薄い錫（Ｓｎ）層あるいは錫（Ｓｎ）合金はんだ層を用いることからフィレット部が非常に薄くなり、バンプ電極と接続パッドとの接続の機械強度は低い。
【００３１】
従って、製造工程における加熱工程、或いは組立が完了した半導体装置が電気的に動作して半導体素子が発熱した場合に、バンプ電極と接続パッドの接合部に熱応力が加わり、両者の接続部が容易に破壊されてしまう。
【００３２】
更に、特許文献３に示される手段にあっては、突起電極と電極パッドとの界面に於いて、はんだの濡れ広がりが十分になされず、接続強度が低下して、高い接続信頼性を得ることができない。
【課題を解決するための手段】
【００３３】
本発明によれば、表面に可溶性金属層が被覆された導電パターンを具備する配線基板上に、凸状の外部接続端子を具備する半導体素子を実装する半導体装置の製造方法に於いて、前記配線基板を、前記可溶性金属層の融点未満の第１の温度をもって加熱する段階と、次いで、前記半導体素子に於ける凸状の外部接続端子を前記導電パターン表面の可溶性金属層に接触させ、当該可溶性金属層をその融点未満であって且つ前記第１の温度よりも高い温度をもって加熱する段階と、次いで、前記半導体素子に於ける凸状の外部接続端子を前記導電パターン表面の可溶性金属層に接触させた状態に於いて、当該可溶性金属層をその融点以上の温度に加熱する段階と、を具備する半導体装置の製造方法が提供される。
【発明の効果】
【００３４】
本発明によれば、半導体素子の外部接続端子が配線パターンに確実に接続される。
【図面の簡単な説明】
【００３５】
【図１】フリップチップ実装技術を用いた従来の半導体装置の製造方法を示す断面図である。
【図２】本発明の実施形態に於いて用いられる配線基板を示す平面図である。
【図３】図２に示す配線基板の一部を拡大して示す平面図である。
【図４】図３に示す配線基板の一部を拡大して示す平面図である。
【図５】図３に示す配線基板に於ける導電パターン表面へのはんだ層の被着工程を示す断面図である。
【図６】図３に示す配線基板の一部を示す断面図である。
【図７】半導体素子に配設されたバンプ電極の構成を示す断面図である。
【図８】本発明の実施形態に於ける半導体装置の製造工程を示す断面図（その１）である。
【図９】本発明の実施形態に於ける半導体装置の製造工程を示す断面図（その２）である。
【図１０】本発明の実施形態に於ける半導体装置の製造工程を示す断面図（その３）である。
【図１１】本発明の実施形態に於ける半導体装置の製造工程を示す断面図（その４）である。
【図１２】本発明の実施形態に於ける半導体装置の製造工程を示す断面図（その５）である。
【図１３】本発明の実施形態に於ける半導体装置の製造工程を示す断面図（その６）である。
【図１４】本発明の実施形態に於ける半導体装置の製造工程を示す断面図（その７）である。
【図１５】本発明の実施形態に於ける半導体装置の製造工程を示す断面図（その８）である。
【図１６】本発明の実施形態に於ける半導体装置の製造工程を示す断面図（その９）である。
【図１７】導電パターンの幅とバンプ電極に於ける柱状部の先端部の直径との相違による、はんだフィレットの形成状態を示す図（その１）である。
【図１８】導電パターンの幅とバンプ電極に於ける柱状部の先端部の直径との相違による、はんだフィレットの形成状態を示す図（その２）である。
【図１９】導電パターン上に於けるはんだ層の溶融、流動状態を示す断面図である。
【発明を実施するための形態】
【００３６】
以下、実施形態にかかる半導体装置の製造方法を詳細に説明する。
［第１の実施形態］
本実施形態による半導体装置の製造方法、即ちフリップチップ実装技術により半導体素子が実装される配線基板を、図２に示す。
【００３７】
図２に示される配線基板１０１にあっては、１２個の半導体素子搭載領域１０２が設定されている。尚、当該搭載領域の数は、必要に応じて選択される。
【００３８】
そして、当該半導体素子搭載領域１０２の一つ（図２に於いて破線Ｌ１により囲繞された領域）を拡大して図３に示す。
【００３９】
また、当該半導体素子搭載領域１０２に於ける導電パターン１０３の一部（図３に於いて破線Ｌ２により囲繞された領域）を拡大して図４に示す。
【００４０】
ここで、配線基板１０１は、例えばガラス−エポキシ、ガラス−ＢＴ（ビスマレイミドトリアジン）、ポリイミドなどから形成された樹脂基板であって、その主面には、銅（Ｃｕ）などからなる導電パターン１０３が、所望のパターン形状をもって選択的に配設されている。
【００４１】
当該配線基板１０１は必要に応じて多層配線構造とされており、前記導電パターン１０３は、その最外層に位置している。
【００４２】
勿論、所謂両面プリント板に於いて、配線基板の両主面に配設される導電パターンも当該導電パターン１０３に相当する。
【００４３】
当該導電パターン１０３は、半導体素子などの機能素子が接続される部位、即ち接続パッド部を除いて、ソルダーレジストからなる絶縁性樹脂１０４により被覆されている。
【００４４】
即ち、図３に示されるところの配線基板１０１にあっては、一つの半導体素子搭載領域１０２に於いて、矩形状半導体素子の四辺（当該半導体素子の外形を破線Ｌ３により示す）のそれぞれに対応して、開口１０５（１０５Ａ〜１０５Ｄ）が設けられている。
【００４５】
当該開口１０５は、半導体素子の外形に沿う方向の長さＬと、これにほぼ直交する方向の幅Ｗを有しており、当該開口１０５内には、１９本の導電パターン１０３が、互いに離間して、且つ半導体素子の外形に沿う方向とはほぼ直交する方向に延在して配置されている。
【００４６】
勿論、当該開口１０５に表出される導電パターンの数は、搭載される半導体素子の電極端子数に対応して選択される。
【００４７】
本実施の形態にあっては、その特徴的構成として、一つの開口１０５に於ける開口幅Ｗが、表出される導電パターン１０３の幅に対して、大きな値とされている。
【００４８】
即ち、図４に示される様に、当該導電パターン１０３の幅ＷＰが２５μｍ以下、例えば８μｍ乃至１８μｍであるのに対し、開口１０５の開口幅Ｗは、４０μｍ乃至３００μｍとされる。
【００４９】
即ち、導電パターン１０３は、当該開口１０５内に於いて、半導体素子の外形に沿う方向とはほぼ直交する方向に延びる長尺状をもって表出されている。
【００５０】
この時、隣り合う導電パターン１０３の相互の配列間隔（ピッチ）は、５０μｍ以下、例えば２５μｍ、或いは３０μｍとされる。
【００５１】
この様な長尺状の導電パターン１０３を適用し、当該導電パターン１０３に半導体素子のバンプ電極を接続する。
【００５２】
当該図４に於いて、長尺状の導電パターン１０３に付された円ＢＤは、当該半導体素子のバンプ電極が接続される部位である。
【００５３】
後述する如く、当該半導体素子のバンプ電極に於ける当該導電パターン１０３への被接触部は、当該導電パターン１０３の幅ＷＰよりも大、或いは同等以下の寸法を有する。
【００５４】
当該半導体素子のバンプ電極の接続部位（円ＢＤ）は、長尺状の導電パターン１０３の長さ方向の中点ではなく、半導体素子本体側に位置している。（図４にあっては右寄り）
従って、当該導電パターン１０３に於ける、半導体素子のバンプ電極の接続部位（円ＢＤ）よりも左側（半導体素子本体から離れる方向）には、比較的大きな平坦面が存在する。
【００５５】
ここで、本実施の形態に於ける、導電パターン１０３表面への、はんだからなる可溶性金属層の被着法を、図５を用いて説明する。
【００５６】
当該図５は、前記図４に於ける線Ｓ１−Ｓ１に沿った断面を示している。
【００５７】
当該図４に於ける線Ｓ１−Ｓ１に沿った断面に於いては、配線基板１０１の上面に配設された導電パターン１０３を選択的に被覆して、ソルダーレジストからなる絶縁性樹脂層１０４が被覆されている。（図５（ａ）参照）
当該絶縁性樹脂層１０４に設けられた開口１０５は、前述の如く、４０μｍ乃至３００μｍの開口幅Ｗを有している。
【００５８】
本実施の形態にあっては、次いで、前記導電パターン１０３の露出表面１０３Ａに、可溶性金属として錫（Ｓｎ）あるいは錫（Ｓｎ）合金からなるはんだ（半田）層１０６を、０．５μm乃至３μmの厚さに被着する。（図５（ｂ）参照）
【００５９】
当該はんだ（半田）層１０６を構成する錫（Ｓｎ）合金としては、錫（Ｓｎ）−銀（Ａｇ）−銅（Ｃｕ）系合金、錫（Ｓｎ）−銅（Ｃｕ）系合金、錫（Ｓｎ）−銀（Ａｇ）系の合金、錫（Ｓｎ）−亜鉛（Ｚｎ）−ビスマス（Ｂｉ）系合金、錫（Ｓｎ）−銀（Ａｇ）−インジウム（Ｉｎ）−ビスマス（Ｂｉ）系合金、或いは錫（Ｓｎ）−亜鉛（Ｚｎ）−アルミニウム（Ａｌ）系合金を適用することができる。
【００６０】
また、当該錫（Ｓｎ）あるいは錫（Ｓｎ）合金からなるはんだ層の形成方法としては、無電解めっき法、電解めっき法、或いは無電解めっき法と電解めっき法との組み合わせを適用することができる。
【００６１】
無電解めっき法と電解めっき法とを組み合わせることにより、形成されるはんだ層の膜厚を容易に制御することができると共に、当該はんだ層の膜厚を他の形成方法に比べ薄く且つ均一なものとすることができる。
【００６２】
また、無電解めっき法或いは電解めっき法を用いた場合には、導電パターン１０３上に錫（Ｓｎ）または錫（Ｓｎ）合金からなるめっき皮膜を形成した後に、当該めっき皮膜を溶融することにより、はんだ層を形成してもよい。
【００６３】
尚、当該はんだ層の他の形成手段として、導電パターン１０３の基材との置換反応によって当該導電パターン１０３上に析出した錫（Ｓｎ）または錫（Ｓｎ）合金上に、錫（Ｓｎ）または錫（Ｓｎ）合金の電解めっき或いは無電解めっきする方法、導電パターン１０３上に粘着材を介して付着させたはんだ粉を溶融して形成する方法、或いは錫（Ｓｎ）粉末または錫（Ｓｎ）合金粉末と有機酸金属塩とを加熱して反応させ、導電パターン１０３上に錫（Ｓｎ）合金を析出させて形成する方法等を採用することもできる。
【００６４】
当該はんだ層１０６は、導電パターン１０３の上面に限られず、露出している側面にも被着される。かかる状態を、図６に示す。
【００６５】
当該図６に於ける配線基板１０１は、前記図３に於ける線Ｓ２−Ｓ２に沿った断面を示している。
【００６６】
当該導電パターン１０３の側面に被着されたはんだ層１０６も、０．５μm乃至３μmの厚さを有している。
【００６７】
前記図３に示される導電パターン１０３の幅ＷＰは、当該導電パターン１０３の側面に被着されたはんだ層１０６の厚さも含めている。
【００６８】
一方、当該配線基板１０１上にフリップチップ実装技術をもって搭載されるところの半導体素子に於ける外部接続用端子であるバンプ電極の構成を、図７に示す。
【００６９】
当該バンプ電極は、半導体素子２０１の主面（電子回路形成面）に形成された電極パッド２０２に対し、先端にボールが形成された金（Ａｕ）線が超音波圧着法によりボンディングされることにより、当該ボール部をもって形成された台座部２０３ａと、当該台座部２０３ａから延長された金（Ａｕ）線部をもって形成された柱状部２０３ｂから形成されている。
【００７０】
即ち、当該バンプ電極２０３は、所望の厚さ（高さ）を有する台座部２０３ａと、当該台座部２０３ａの上面にほぼ垂直な方向に配設された柱状部２０３ｂから構成されている。
【００７１】
そして、当該柱状部２０３ｂの先端に対しては、平坦化処理（レベリング加工）が施され、当該先端部には前記半導体素子２０１の主面と平行な平坦面が形成されている。
【００７２】
かかるバンプ電極２０３に於いて、台座部２０３ａの直径ｄ１は、略テーパー状とされた柱状部２０３ｂの先端部の直径ｄ２よりも大きい。従って、当該柱状部２０３ｂの周囲には、リング状の空間Ｓが生じている。
【００７３】
そして、当該バンプ電極２０３に於ける柱状部２０３ｂの先端部の直径ｄ２は、前記導電パターン１０３の配列間隔（ピッチ）に応じて、当該導電パターン１０３の幅ＷＰよりも大、或いは幅ＷＰと同等以下の寸法を有する。
【００７４】
即ち、導電パターン１０３の配列間隔（ピッチ）が３０μｍの場合には、当該導電パターン１０３の幅ＷＰが１０μｍ乃至１８μｍとされ、バンプ電極２０３に於ける台座部２０３ａの直径ｄ１は２２μｍ乃至２７μｍとされ、また、当該バンプ電極２０３に於ける柱状部２０３ｂの先端部の直径ｄ２は８μｍ乃至２０μｍとされる。
【００７５】
一方、導電パターン１０３の配列間隔（ピッチ）が２５μｍの場合には、導電パターン１０３の幅ＷＰが８μｍ乃至１５μｍとされ、バンプ電極２０３に於ける台座部２０３ａの直径ｄ１は１７μｍ乃至２２μｍとされ、また、当該バンプ電極２０３に於ける柱状部２０３ｂの先端部の直径ｄ２は６μｍ乃至１５μｍとされる。
【００７６】
尚、半導体素子２０１を構成するシリコン（Ｓｉ）半導体基板の一方の主面（電子回路形成面）には、Ｐチャネル型ＭＯＳトランジスタ、Ｎチャネル型ＭＯＳトランジスタなどの能動素子、容量素子あるいは抵抗素子などの受動素子、ならびにこれらの能動素子、受動素子間を相互に接続するアルミニウム（Ａｌ）或いは銅（Ｃｕ）からなる配線層、及び当該配線層間を絶縁する層間絶縁層などが形成されているが、図７にあっては、図示することを省略している。
【００７７】
以下の、図８乃至図１９に於いても同様である。
【００７８】
また、当該半導体素子２０１は、ガリウム砒素（ＧａＡｓ）などの化合物半導体を基板材料として形成される場合もある。
【００７９】
この様に、配線議版１０１の主面に於いて絶縁性樹脂層１０４に設けられた開口１０５内に於いて表出され、その表面にはんだ層１０６が配設された導電パターン１０３に対し、半導体素子２０１のバンプ電極２０３を接続する。
【００８０】
即ち、当該半導体素子２０１を、その主面（電子回路形成面）を配線基板１０１に対向させて、当該配線基板１０１上に実装する。
【００８１】
かかるフリップチップ実装工程を、図８乃至図１６に示す。
【００８２】
当該図８乃至図１６は、前記図３に於ける線Ｓ０−Ｓ０に沿った配線基板１０１部分を示している。
【００８３】
先ず、フリップチップボンディング装置のボンディングステージ（図示せず）上に搭載・固定された前記配線基板１０１の上面に対し、当該フリップチップボンディング装置のボンディングヘッド３０１に吸着保持された半導体素子２０１の主面（電子回路形成面、バンプ電極２０３の配設面）を対向せしめる。（図８参照）
【００８４】
この時、当該配線基板１０１は、ボンディングステージに内蔵されたヒータ（図示せず）により加熱され、前記はんだ層１０６の融点未満の温度である４０℃〜１７０℃（第１の温度ｔ１）に加熱（予備加熱）されている。
【００８５】
はんだ材が錫（Ｓｎ）を主体とする無鉛はんだ（融点が例えば２２１℃）である場合、当該第１の温度ｔ１は、１５０℃が選択される。
【００８６】
一方、半導体素子２０１は、その裏面（電子回路非形成面）が、ボンディングヘッド３０１に対し、真空吸引孔３０２を介して吸着保持されている。
【００８７】
そして、当該ボンディングヘッド３０１に内蔵されたヒータ（図示せず）により加熱され、前記第１の温度ｔ１よりも高く、且つはんだ層１０６の融点よりも低い温度（第２の温度ｔ２）に加熱されている。
【００８８】
はんだ材が錫（Ｓｎ）を主体とする無鉛はんだである場合、当該第２の温度ｔ２は、２００℃が選択される。
【００８９】
そして、半導体素子２０１のバンプ電極２０３は、配線基板１０１の上の対応する導電パターン１０３に位置合わせされる。
【００９０】
しかる後、ボンディングヘッド３０１を駆動して半導体素子２０１を降下させ、当該半導体素子２０１のバンプ電極２０３を、配線基板１０１に於ける導電パターン１０３に当接させる。（図９参照）
【００９１】
そして、当該ボンディングヘッド３０１により、一つのバンプ電極あたり０．５乃至５ｇの荷重を印可する。
【００９２】
この様にバンプ電極２０３が圧接されたことにより、導電パターン１０３の表面に被着されているはんだ層１０６は、前記第２の温度ｔ２にまで加熱される。
【００９３】
当該第２の温度ｔ２にまで昇温には、例えば０．５秒乃至５秒間が要される。
【００９４】
尚、当該バンプ電極２０３の圧接部から遠い位置に在るはんだ層が当該第２の温度ｔ２に至る迄、当該バンプ電極２０３の圧接状態は、所定の時間、例えば０．２秒乃至１秒間維持されることとなる。
【００９５】
但し、以下にも説明する各工程に於ける処理時間は、半導体素子の寸法、配線基板の寸法・材質、バンプ電極の寸法・材質、個数、並びに導電パターンの寸法・材質、個数、更には加熱機構の能力、冷却機構の能力などにより、適宜設定される。
【００９６】
しかる後、前記ボンディングヘッド３０１に於ける加熱温度を上昇せしめ、半導体素子２０１及びバンプ電極２０３を介して、前記はんだ層１０６を、その融点以上の温度（第３の温度ｔ３、はんだ層の融点よりも１０℃乃至４０℃高）に加熱する。
【００９７】
はんだ材が錫（Ｓｎ）を主体とする無鉛はんだである場合、当該第３の温度ｔ３は、２６０℃が選択される。
【００９８】
当該第３の温度ｔ３にまで昇温に要する時間は、例えば０．２秒乃至１秒間、要される。
【００９９】
そして、当該第３の温度ｔ３は、例えば２秒乃至１０秒間維持される。
【０１００】
この様に融点以上の温度に加熱されたはんだ層１０６は、溶融して流動が可能となり、その濡れ性によりバンプ電極２０３の外周面に沿ってはい上がる（濡れ上がる）。
【０１０１】
これにより、バンプ電極２０３の外周面には、はんだフィレット１０６Ｆが形成される。（図１０参照）
【０１０２】
そして、所定の時間、当該融点以上の温度（第３の温度ｔ３）を維持することにより、導電パターン１０３の表面に被着されていたはんだ層１０６はバンプ電極２０３方向に流動し、且つ当該バンプ電極２０３の外周面に沿ってはい上がり、前記はんだフィレット１０６Ｆは成長する。（図１１参照）
【０１０３】
尚、図に於いてはんだ層１０６の表面に沿う矢印は、はんだが流動する方向を示している。
【０１０４】
前記第３の温度ｔ３に於ける０．５秒乃至１０秒間の加熱処理の後、前記ボンディングヘッド３０１による押圧を停止する。
【０１０５】
但し、当該ボンディングヘッド３０１の半導体素子２０１への吸着状態、ならびにバンプ電極２０３とはんだ層１０６との接触位置関係は維持する。即ち、半導体素子２０１、バンプ電極２０３、はんだ層１０６、ならびに導電パターン１０３の位置関係は維持される。
【０１０６】
かかるボンディングヘッド３０１による押圧の停止とほぼ同時に、当該ボンディングヘッド３０１に於ける加熱も停止する。
【０１０７】
これにより、前記はんだフィレット１０６Ｆに於ける温度は、漸次その融点未満の温度に低下し、当該はんだフィレット１０６Ｆは硬化する。
【０１０８】
はんだフィレット１０６Ｆの硬化により、半導体素子２０１は、バンブ電極２０３を介して、配線基板１０１上の導電パターン１０３に接続・固着される。（図１２参照）
【０１０９】
この時、バンプ電極２０３と導電パターン１０３との接触位置関係が維持されていることによって、降温に伴う半導体素子２０１の熱変形（反り）によってはんだ中にクラックを生じてしまうことが防止される。
【０１１０】
前記はんだフィレット１０６Ｆがその融点未満の温度に降下した時点に於いて、前記ボンディングヘッド３０１による吸着を開放し、当該ボンディングヘッド３０１を上昇させて、半導体素子２０１から分離する。（図１３参照）
【０１１１】
当該ボンディングヘッド３０１に於ける加熱の終了後、例えば２秒乃至１５秒後に当該ボンディングヘッド３０１を上昇させることとなる。
【０１１２】
一方、半導体素子２０１、バンプ電極２０３、ならびに導電パターン１０３の降温は維持される。
【０１１３】
尚、かかる降温処理に於いては、半導体素子２０１の近傍への冷却用気体（窒素ガス）の吹きつけ、或いは、ボンディングヘッド内への水などの冷却用媒体の流通などにより、必要に応じて、冷却に要する時間を短縮する。
【０１１４】
しかる後、配線基板１０１と当該配線基板１０１上に搭載された半導体素子２０１との間に、ノズル４０１を介して合成樹脂からなる接着材５０１を注入する。（図１４参照）
【０１１５】
当該接着材５０１は、半導体素子２０１と配線基板１０１との間に於ける毛細管現象により、更には大気を用いた加圧などにより、半導体素子２０１と配線基板１０１との間に充填される。（図１５参照）
【０１１６】
しかる後、当該接着材５０１を、例えば１５０℃、３０分程加熱し、固化せしめる。
【０１１７】
当該接着材５０１は、アンダーフィル材と称され、半導体素子２０１と配線基板１０１との間への水分などの侵入を阻止すると共に、両者の機械的結合を補強する。
【０１１８】
次いで、前記配線基板１０１の他方の主面（裏面）の各半導体素子領域１０２に於ける電極パッド１０７に、外部接続用端子１０８としてはんだバンプを配設する。
【０１１９】
当該はんだバンプ１０８を構成するはんだ材は、前記はんだ層１０６を構成するはんだ材よりも低い融点を有する。
【０１２０】
尚、当該配線基板１０１の他方の主面（裏面）も、電極パッド１０７、外部接続用端子１０８の配設部を除いて、ソルダーレジストからなる絶縁性樹脂層１０９により被覆される。
【０１２１】
しかる後、当該配線基板１０１を、半導体素子搭載領域１０２毎に切断分離することにより、個別の（個片化された）半導体装置７００が形成される。（図１６参照）
この様にして実施される半導体装置の製造方法にあっては、幾つかの特徴的構成と、当該構成に基づく作用・効果を有する。
【０１２２】
即ち、配線基板１０１上に配設された導電パターン１０３は、その平面形状が長尺状を呈していることから、その表面に被着されるはんだ層１０６の厚さが薄くとも、被着されたはんだ量は実質的に多い。
【０１２３】
一方、当該はんだ層１０６はその厚さが薄いことから、導電パターン１０３の側面に被着したはんだ層が、隣り合う導電パターンの側面に被着されたはんだ層と連続することを生じない。
【０１２４】
即ち、当該側面部に於いて、はんだ層相互の機械的接続（橋絡接続）、ならびにこれによる電気的短絡が生じることを招来しない。
【０１２５】
また、半導体素子２０１に配設されるバンプ電極２０３は、その端部、即ち配線基板１０１上の導電パターン１０３に当接する部位が半導体素子２０１の主面と平行する平坦面を有することから、当該半導体素子２０１が配線基板１０１に押圧される際、当該バンブ電極２０３は大きな面積をもって当該導電パターン１０３に当接する。
【０１２６】
これにより、当該押圧に要する圧力を低下させることができ、半導体素子２０１に於けるストレスを低減することができる。
【０１２７】
また、大きな面積をもって当接することから、ボンディングツールから与えられる熱は、半導体素子２０１ならびに当該バンブ電極２０３を介して、はんだ層１０６に対し有効に伝導される。従って、当該はんだ層１０６は速やかに溶融し、流動が可能となる。
【０１２８】
この時、バンブ電極２０３の先端部の直径ｄ２が、導電パターン１０３の幅に対応して選択されており、且つバンブ電極２０３の周囲に到達し、当該バンプ電極２０３の外周面を濡らしてはい上がったはんだ材は、前記図７に於けるリング状の空間Ｓに受容される。
【０１２９】
この為、当該はんだ材がバンプ電極２０３の台座径ｄ１を越えて突出する恐れは無い。
【０１３０】
従って、当該バンプ電極２０３の近傍にあっても、隣り合う導電パターン１０３に被着されているはんだ層と連続することは生じない。
【０１３１】
一つに、バンプ電極２０３に於ける柱状部２０３ｂの先端部の直径ｄ２を、導電パターン１０３の幅よりも大とした場合、はんだフィレット１０６Ｆは、図１７に示される形態をもって形成される。
【０１３２】
図１７（ａ）は、前記図３に示される半導体素子搭載領域１０２の拡大図に対応している。
【０１３３】
また、図１７（ｂ）は、図１７（ａ）に於ける線Ｓ１−Ｓ１に於ける断面を示し、図１７（ｃ）は、図１７（ａ）に於ける線Ｓ３−Ｓ３に於ける断面を示している。
【０１３４】
バンプ電極２０３に於ける柱状部２０３ｂの先端部の直径ｄ２を、前記導電パターン１０３の幅ＷＰｃ（その両側面に被着されたはんだ層の厚さを含まない、銅（Ｃｕ）パターン自体の幅）よりも大きくすると、図１７（ｃ）に示される様に、導電パターン１０３の幅方向にあっては、柱状部２０３ｂの先端部は、導電パターン１０３の側方に突出して、所謂オーバーハングを形成して配置される。
【０１３５】
例えば、導電パターン１０３の配列間隔（ピッチ）が３０μｍの場合には、導電パターン１０３の幅ＷＰｃが８μｍ乃至１４μｍとされ、バンプ電極２０３に於ける台座部２０３ａの直径ｄ１は２２μｍ乃至２７μｍに、また、当該バンプ電極２０３に於ける柱状部２０３ｂの先端部の直径ｄ２は１４μｍ乃至２０μｍとされる。
【０１３６】
そして、溶融し、流動するはんだ材は、その濡れ性により、導電パターン１０３の側面から、当該オーバーハング部を埋めつつ、バンプ電極２０３に於ける柱状部２０３ｂの先端部を越えるフィレット１０６Ｆ１を形成し、更に当該柱状部２０３ｂの先端部からその側面をはい上がって台座部２０３ａの上面を覆うフィレット１０６Ｆ２を形成する。
【０１３７】
一方、導電パターン１０３の長手方向にあっては、図１７（ｂ）に示される様に、前記フィレット１０６Ｆ２が、当該導電パターン１０３の長手方向に従って末広がり状に延びて形成される。
【０１３８】
この様なフィレットの形成形態にあっては、フィレット１０６Ｆ１とフィレット１０６Ｆ２とがほぼ直交する方向に配置される為、バンプ電極２０３と導電パターン１０３は強固に接続・保持される。
【０１３９】
また、導電パターン１０３の幅ＷＰｃ＜バンプ電極２０３に於ける柱状部２０３ｂの先端部の直径ｄ２＜バンプ電極２０３に於ける柱状部２０３ｂの台座部の直径ｄ１であることから、当該導電パターン１０３の幅方向にあっては、フィレット１０６Ｆ１とフィレット１０６Ｆ２が連続して形成されており、当該導電パターン１０３とバンプ電極２０３に於ける柱状部２０３ｂの先端部との対向部近傍に於いて、フィレットを形成するはんだ材の細り（痩せ）を生じない。
【０１４０】
従って、かかる対向部近傍に於いて応力の集中を生ずることがなく、これによりはんだ材に亀裂などを招来しない。
【０１４１】
一方、バンプ電極２０３に於ける柱状部２０３ｂの先端部の直径ｄ２を、導電パターン１０３の幅と同等以下の寸法とした場合には、はんだフィレットは、図１８に示される形態をもって形成される。
【０１４２】
図１８（ａ）は、前記図３に示される半導体素子搭載領域１０２の拡大図に対応している。
【０１４３】
また、図１８（ｂ）は、図１８（ａ）に於ける線Ｓ１−Ｓ１に於ける断面を示し、図１８（ｃ）は、図１８（ａ）に於ける線Ｓ３−Ｓ３に於ける断面を示している。
【０１４４】
即ち、バンプ電極２０３に於ける柱状部２０３ｂの先端部の直径ｄ２を、前記導電パターン１０３の幅ＷＰｃ（その両側面に被着されたはんだ層の厚さを含まない、銅（Ｃｕ）パターン自体の幅）と同等以下にすると、図１８（ｃ）に示される様に、導電パターン１０３の幅方向にあっては、柱状部２０３ｂの先端部は、導電パターン１０３の側方に突出しない。
【０１４５】
例えば、導電パターン１０３の配列間隔（ピッチ）が２５μｍの場合には、導電パターン１０３の幅ＷＰｃが１１μｍ乃至１４μｍとされ、バンプ電極２０３に於ける台座部２０３ａの直径ｄ１は１７μｍ乃至２２μｍに、また、当該バンプ電極２０３に於ける柱状部２０３ｂの先端部の直径ｄ２は６μｍ乃至１１μｍとされる。
【０１４６】
そして、溶融し、流動するはんだ材は、その濡れ性により、導電パターン１０３の側面から、バンプ電極２０３に於ける柱状部２０３ｂの先端部を越え、更に当該柱状部２０３ｂの先端部からその側面をはい上がって台座部２０３ａの上面を覆うフィレット１０６Ｆを形成する。
【０１４７】
一方、導電パターン１０３の長手方向にあっては、図１７（ｂ）に示される様に、前記フィレット１０６Ｆが、当該導電パターン１０３の長手方向に従って末広がり状に延びて形成される。
【０１４８】
この様なフィレットの形成状態にあっては、フィレット１０６Ｆが導電パターン１０３の側面を厚く覆うことから、バンプ電極２０３と導電パターン１０３は強固に接続・保持される。
【０１４９】
尚、導電パターン１０３の幅方向にあっては、バンプ電極２０３に於ける柱状部２０３ｂの先端部が、導電パターン１０３の側方に突出しないように配置されるため、溶融したはんだ材がバンプ電極２０３の柱状部２０３ｂを濡れ上がる際には、はんだ材が当該導電パターン１０３の幅を超えて突出する恐れは無い。
【０１５０】
従って、隣り合う導電パターン１０３のそれぞれに被着されたはんだ材が連続してしまうことは、確実に防止される。
【０１５１】
尚、かかる接続形態にあっては、導電パターン１０３とバンプ電極２０３に於ける柱状部２０３ｂの先端部との対向部近傍Ｒに於いて、フィレット１０６Ｆを形成するはんだ材の細り（痩せ）が生じ易い。
【０１５２】
従って、導電パターン１０３とバンプ電極２０３に於ける柱状部２０３ｂの先端部との寸法関係、ならびに導電パターン１０３の配列ピッチとの関係について、慎重に選択する。
【０１５３】
一方、本実施形態の半導体装置の製造方法にあっては、配線基板１０１上に配設された導電パターン１０３の表面に被着されたはんだ層１０６に対する加熱を、３段階に分割して順次実行している。
【０１５４】
即ち、はんだ層１０６の融点未満の温度である４０℃〜１７０℃（第１の温度ｔ１）に予備加熱する第１の加熱段階、次いで半導体素子２０１のバンプ電極２０２が接した状態に於いて、第１の温度よりも高く、且つはんだ層１０６の融点よりも低い温度（第２の温度ｔ２）に加熱する第２の加熱段階、しかる後、融点以上の温度（第３の温度ｔ３、はんだ層の融点よりも１０℃乃至４０℃高）に加熱する第３の加熱段階を具備している。
【０１５５】
この様に、配線基板１０１を、はんだ層１０６の融点未満の温度である４０℃〜１７０℃（第１の温度ｔ１）に予備加熱しておき、そして、半導体素子２０１もバンプ電極２０３が導電パターン１０３の表面に被着されたはんだ層１０６に当接した状態に於いて、はんだ層１０６の融点よりも低い温度（第２の温度ｔ２）に加熱（第２の予備加熱）されることにより、当該はんだ層１０６の融点以上の温度（第３の温度ｔ３）に加熱する昇温工程に費やす時間が、大幅に短縮される。
【０１５６】
そして、当該加熱温度を、はんだ層の融点以上の温度（第３の温度ｔ３、はんだ層の融点よりも１０℃乃至４０℃高）とすることにより、溶融したはんだ層１０６の流動性が高められ、当該溶融はんだは、バンプ電極２０２に対して速やかに且つ均一に流動し、更に当該バンプ電極２０３の外側面をはい上がる。
【０１５７】
これにより、当該バンプ電極２０２の側面周囲にはんだフィレット１０６Ｆが形成される。
【０１５８】
かかる状態を、図１９（ａ）に示す。
【０１５９】
前述の如く、配線基板１０１上に配設された導電パターン１０３は、その平面形状が長尺状を呈するが、上記の如き３段階に分割されて順次実行される加熱により、当該導電パターン１０３の表面に被着されたはんだ層１０６は速やかに溶融し、且つ一様にバンプ電極２０３に対して流動して、当該バンプ電極２０３の外周部には、はんだフィレット１０６Ｆが有効に形成される。
【０１６０】
尚、図に於いてはんだ層１０６の表面に沿う矢印は、はんだが流動する方向を示している。
【０１６１】
これに対し、前記第１の温度ｔ１よりも高く、且つはんだ層１０６の融点よりも低い温度（第２の温度ｔ２）に加熱する段階（第２段階）を設けることなく、当該はんだ層１０６の融点以上の温度に加熱すると、長尺状を呈する導電パターン１０３上に於いてはんだ層１０６の溶融状態が不均一となり、当該はんだ層１０６の流動も不均一となって、バンプ電極２０２まで到達するはんだ量が不十分となってしまう。
【０１６２】
かかる状態を、図１９（ｂ）に示す。
【０１６３】
即ち、溶融はんだは、導電パターン１０３上に於いてバンプ電極２０３と導電パターン１０３とが接触している部位にまで流動せず、導電パターン１０３上に厚く止まってしまう。この為、バンプ電極２０２は導電パターン１０３に対し、十分なはんだ量をもって接続されない。
【０１６４】
以上、本発明を好ましい実施形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【符号の説明】
【０１６５】
１１，１０１            配線基板
２２，２０３            バンプ電極
１１，１０３            配線パターン
１２，１０４，１０９    ソルダーレジスト
１２Ｓ，１０５          ソルダーレジスト開口部
１３，１０６            はんだ層
１３Ｆ，１０６Ｆ        はんだフィレット
２１，２０１            半導体素子
【図１】
2010267741.tif 000003
【図３】
2010267741.tif 000004
【図４】
2010267741.tif 000005
【図５】
2010267741.tif 000006
【図６】
2010267741.tif 000007
【図７】
2010267741.tif 000008
【図８】
2010267741.tif 000009
【図９】
2010267741.tif 000010
【図１０】
2010267741.tif 000011
【図１１】
2010267741.tif 000012
【図１２】
2010267741.tif 000013
【図１３】
2010267741.tif 000014
【図１４】
2010267741.tif 000015
【図１５】
2010267741.tif 000016
【図１６】
2010267741.tif 000017
【図１７】
2010267741.tif 000018
【図１８】
2010267741.tif 000019
【図１９】
2010267741.tif 000020
【図２】
2010267741.tif 000021