(57)【要約】【課題】電源回路の電源遮断時あるいは動作停止時、出力端子の残留電荷の放電が必要な場合に、残留電荷の放電終了後には電流経路を遮断できるようにした残留電荷放電回路などの提供。【解決手段】この発明は、電源回路１の出力端子４の残留電荷の放電を行う残留電荷放電回路２であり、放電回路２０と、放電制御回路２２とからなる。放電回路２０は、電源回路１の出力端子４の残留電荷を放電させる。放電制御回路２２は、放電回路２０の放電動作を制御する。すなわち、放電制御回路２２は、電源回路１の動作停止に基づいて放電回路２０の放電を開始させ、かつ、電源回路１の出力電圧を検出して当該出力電圧が所定値まで低下したときに、放電回路２０の放電を終了させる。【選択図】図１
2010148234.tif 000002
【特許請求の範囲】
【請求項１】
電源回路の電源遮断時あるいは動作停止時において、出力端子の残留電荷の放電を行う残留電荷放電回路であって、
前記電源回路の出力端子の残留電荷を放電させる放電回路と、
前記放電回路の放電動作を制御する放電制御回路と、を備え、
前記放電制御回路は、前記電源回路の動作停止に基づいて前記放電回路の放電を開始させ、かつ、前記電源回路の出力電圧を検出して当該出力電圧が所定の検出電圧値まで低下したときに、前記放電回路の放電を終了させることを特徴とする残留電荷放電回路。
【請求項２】
前記放電制御回路は、
前記電源回路の出力電圧に基づいてオンオフ制御される第１のトランジスタと、
前記第１のトランジスタと直列接続され、パワーオフ信号に基づいてオンオフ制御される第２のトランジスタと、
直列接続された前記第１のトランジスタおよび前記第２のトランジスタのうちの一方であって、正電位に近い側に存在する前記第１のトランジスタあるいは前記第２のトランジスタのドレイン電圧に基づいてオンオフ制御される第３のトランジスタと、を含み、
前記第３のトランジスタのドレイン電圧に基づいて前記放電回路の放電用トランジスタはオンオフ制御されることを特徴とする請求項１に記載の残留電荷放電回路。
【請求項３】
前記放電制御回路は、
前記第１のトランジスタおよび第２のトランジスタに定電流を供給する第４のトランジスタと、
前記第３のトランジスタに定電流を供給する第５のトランジスタと、
をさらに含むことを特徴とする請求項２に記載の残留電荷放電回路。
【請求項４】
電源回路の電源遮断時あるいは動作停止時において、出力端子の残留電荷の放電を行う残留電荷放電回路であって、
前記電源回路の入力電圧を検出し、当該入力電圧が所定の検出電圧値以下のときに放電信号を出力する入力電圧検出回路と、
前記電源回路の出力端子の残留電荷を放電させる放電回路と、を備え、
前記放電回路は、前記入力電圧検出回路から放電信号が出力されたときに放電を開始させ、かつ、前記電源回路の出力電圧が所定の検出電圧値まで低下したときに、放電を終了させることを特徴とする残留電荷放電回路。
【請求項５】
前記放電回路は、
前記入力電圧検出回路から出力される放電信号に基づいてオンオフ制御される第１のトランジスタと、
前記電源回路の出力電圧に基づいてオンオフ制御される第２のトランジスタと、を含み、
前記第１および第２のトランジスタは、前記電源回路の出力端子とグランドとの間に直列に接続されていることを特徴とする請求項４に記載の残留電荷放電回路。
【請求項６】
電源回路と、残留電荷放電回路と、を含む電源装置であって、
前記残留電荷放電回路は、請求項１乃至請求項５のうちの何れかに記載の残留電荷放電回路からなることを特徴とする電源用半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路の電源遮断時あるいは動作停止時において、出力端子に蓄積された残留電荷の放電を行う残留電荷放電回路、およびこれを適用した電源用半導体装置に関する。
【背景技術】
【０００２】
従来、電源回路の動作停止時において、出力端子の残留電荷の放電を行う発明としては、例えば特許文献１に記載のものが知られている。
特許文献１に記載の発明は、昇圧回路などの電源回路の出力端子に放電回路を設けたものである。放電回路は、ＭＯＳトランジスタと抵抗が直列回路を構成し、この直列回路が電源回路の出力端子とグランドとの間に接続されている。
このような構成の放電回路では、電源回路の動作が停止（オフ）になると、パワーオフ信号に基づいて放電回路のＭＯＳトランジスタがオンとなる。このため、放電回路は、電源回路の出力端子の残留電荷を放電させる。
【０００３】
しかし、電源遮断時においては、放電回路の放電用ＭＯＳトランジスタのオン状態を維持することができないので、放電回路の放電用ＭＯＳトランジスタによる残留電荷の放電を十分にできないことになる。また、放電回路の放電用ＭＯＳトランジスタは、電源回路の出力端子に蓄積された残留電荷の放電終了後であっても、電源が供給された状態での動作停止時は、オン状態を継続する。この場合、電源回路の出力端子はＭＯＳトランジスタおよび抵抗を介してグランドに接続した状態になり、放電用の電流経路を維持することになる。
このため、電源回路の出力端子に接続されている負荷の電源をハイインピーダンス状態にできないことにより、例えばバックアップ用電源等の別電源から電源電圧を供給できないという不具合が生じる場合がある。
【０００４】
その一方、入力電圧に基づいて所定の出力電圧を生成するＤＣ−ＤＣコンバータなどの電源回路において、電源遮断時や動作停止時に電源回路の出力端子に蓄積された残留電荷の放電が必要な場合が考えられる。
具体的には、残留電荷が残っていると電源再投入時にイニシャライズ（リセット）動作ができない。あるいは、電源回路起動時のソフトスタート動作ができない。更には、ＬＣＤパネル負荷を駆動する場合には、ＬＣＤパネルにＤＣ電圧が印加された状態になり、ＬＣＤパネルの劣化を招くという不具合を生じる場合がある。そして、この場合において、上記と同様に残留電荷の放電終了後には放電用の電流経路が遮断されることが望まれる。
【特許文献１】特開２００４−４６３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
そこで、本発明の幾つかの態様の目的は、例えば電源回路の電源遮断時、あるいは動作停止時において、出力端子に蓄積された残留電荷の放電が必要な場合において、残留電荷の放電終了後には放電用の電流経路を遮断できるようにした残留電荷放電回路などを提供することにある。
【課題を解決するための手段】
【０００６】
上記の課題を解決し本発明の目的を達成するために、本発明の各態様は、以下のように構成される。
本発明の第１の態様は、電源回路の電源遮断時あるいは動作停止時において、出力端子の残留電荷の放電を行う残留電荷放電回路であって、前記電源回路の出力端子の残留電荷を放電させる放電回路と、前記放電回路の放電動作を制御する放電制御回路と、を備え、前記放電制御回路は、前記電源回路の動作停止に基づいて前記放電回路の放電を開始させ、かつ、前記電源回路の出力電圧を検出して当該出力電圧が所定の検出電圧値まで低下したときに、前記放電回路の放電を終了させる。
【０００７】
本発明の第２の態様は、第１の態様において、前記放電制御回路は、前記電源回路の出力電圧に基づいてオンオフ制御される第１のトランジスタと、前記第１のトランジスタと直列接続され、パワーオフ信号に基づいてオンオフ制御される第２のトランジスタと、直列接続された前記第１のトランジスタおよび前記第２のトランジスタのうちの一方であって、正電位に近い側に存在する前記第１のトランジスタあるいは前記第２のトランジスタのドレイン電圧に基づいてオンオフ制御される第３のトランジスタと、を含み、前記第３のトランジスタのドレイン電圧に基づいて前記放電回路の放電用トランジスタはオンオフ制御される。
【０００８】
本発明の第３の態様は、第２の態様において、前記放電制御回路は、前記第１のトランジスタおよび第２のトランジスタに定電流を供給する第４のトランジスタと、前記第３のトランジスタに定電流を供給する第５のトランジスタと、をさらに含む。
本発明の第４の態様は、電源回路の電源遮断時あるいは動作停止時において、出力端子の残留電荷の放電を行う残留電荷放電回路であって、前記電源回路の入力電圧を検出し、当該入力電圧が所定の検出電圧値以下のときに放電信号を出力する入力電圧検出回路と、前記電源回路の出力端子の残留電荷を放電させる放電回路と、を備え、前記放電回路は、前記入力電圧検出回路から放電信号が出力されたときに放電を開始させ、かつ、前記電源回路の出力電圧が所定の検出電圧値まで低下したときに、放電を終了させることを特徴とする。
【０００９】
本発明の第５の態様は、第４の態様において、前記放電回路は、前記入力電圧検出回路から出力される放電信号に基づいてオンオフ制御される第１のトランジスタと、前記電源回路の出力電圧に基づいてオンオフ制御される第２のトランジスタと、を含み、前記第１および第２のトランジスタは、前記電源回路の出力端子とグランドとの間に直列に接続されている。
本発明の第６の態様は、電源回路と、残留電荷放電回路と、を含む電源用半導体装置であって、前記残留電荷放電回路は、第１の態様乃至第５の態様のうちの何れかの残留電荷放電回路からなる。
このような構成の本発明の態様によれば、例えば電源回路の電源遮断時、あるいは動作停止時において、出力端子に蓄積された残留電荷の放電が必要な場合において、残留電荷の放電終了後には放電用の電流経路を遮断することができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施形態について、図面を参照して説明する。
（第１実施形態）
図１は、本発明の電源用半導体装置の第１実施形態の構成を示す図である。
第１実施形態に係る電源用半導体装置は、図１に示すように、ＤＣ−ＤＣコンバータまたはスイッチングレギュレータなどの電源回路１と、電源回路１の電源遮断時あるいは動作停止時において、出力端子４に蓄積された残留電荷の放電を行う残留電荷放電回路２と、を備えている。
電源回路１は、直流電源６から入力端子３に供給される入力電圧ＶＩＮに基づき、所望の出力電圧ＶＯＵＴを生成して出力する。電源回路１は、制御端子５に入力されるパワーオフ信号によってオンオフ動作が制御されるようになっている。
【００１１】
電源回路１がＤＣ−ＤＣコンバータの場合には、入力電圧ＶＩＮを所望の電圧に変換し、この変換電圧を出力電圧ＶＯＵＴとして出力する。電源回路１の出力端子４とグランドとの間には、出力コンデンサＣ１が接続されている。
残留電荷放電回路２は、図１に示すように、放電回路２０と、放電制御回路２２と、を備えている。
放電回路２０は、電源回路１の電源遮断時あるいは動作停止時において、出力端子４に蓄積された残留電荷の放電を行う。ここで、残留電荷の放電とは、出力端子４に接続される出力コンデンサＣ１の蓄積電荷の放電のみならず、出力端子４とグランドとの間に接続されている負荷の負荷容量（図示せず）の蓄積電荷の放電を含むものとする。
このため、放電回路２０は、抵抗Ｒ１と、スイッチング素子であるＭＯＳトランジスタＭ１とが直列に接続され、この直列回路が出力端子４とグランドとの間に接続されている。ＭＯＳトランジスタＭ１は、放電制御回路２２からの制御信号Ｓ１によってオンオフ制御される。
【００１２】
放電制御回路２２は、放電回路２０の放電動作を制御するための回路であり、このために制御信号Ｓ１を生成し、この制御信号Ｓ１を放電回路２０に出力する。すなわち、放電制御回路２２は、パワーオフ信号が入力されて電源回路１の動作停止の開始時に、放電回路２０の放電を開始させ、かつ、電源回路１の出力電圧ＶＯＵＴを検出し、この出力電圧ＶＯＵＴが所定の検出電圧値以下になったときに放電回路２０の放電を終了させる、制御信号Ｓ１を生成して出力する。
また、放電制御回路２２は、図１に示すように、入力端子３に入力される入力電圧ＶＩＮが自己の電源電圧として供給され、その供給される電源電圧によって動作するようになっている。電源電圧遮断時の放電制御をする場合、入力端子３に入力される入力電圧ＶＩＮの替わりに出力電圧ＶＯＵＴを自己の電源電圧とすることも可能である。
【００１３】
次に、このような構成の第１実施形態の動作例について、図１を参照して説明する。
いま、制御端子５に入力されるパワーオフ信号が例えばＬレベルからＨレベルになると、電源回路１は入力電圧ＶＩＮに基づいて出力電圧ＶＯＵＴを生成して出力する通常動作を停止する。
また、そのパワーオフ信号がＬレベルからＨレベルになると、放電制御回路２２から出力される制御信号Ｓ１はＬレベルからＨレベルに立ち上がる。これにより、ＭＯＳトランジスタＭ１がオフ状態からオン状態になるので、電源回路１の出力端子４の残留電荷は放電回路２０によって放電を開始する。この放電によって、電源回路１の出力電圧ＶＯＵＴは徐々に低下していく。
放電制御回路２２は、電源回路１の出力電圧ＶＯＵＴを検出し、この出力電圧ＶＯＵＴが所定の検出電圧値以下になると、制御信号Ｓ１がＨレベルからＬレベルに立ち下がる。これにより、ＭＯＳトランジスタＭ１がオンからオフ状態になるので、放電用の電流経路が遮断されて、放電回路２０は放電動作を終了する。
【００１４】
以上のように、第１実施形態では、電源回路１が停止動作になると、その停止動作の開始時に放電回路２０が電源回路１の出力端子４に蓄積された残留電荷の放電を開始するようにした。その後、電源回路１の出力電圧ＶＯＵＴが所定の検出電圧値以下になると、放電回路２０が放電動作を終了し、この放電動作の終了時に電源回路１の出力端子４とグランドとの間が開放状態になり、放電回路２０での電流経路がなくなるようにした。
このため、第１実施形態では、電源回路１の出力端子４に負荷が接続されている場合には、出力端子４の残留電荷の放電終了後に、負荷の電源をハイインピーダンス状態にすることができる。従って、電源回路１の再起動時に、残留電荷を放電した後、放電回路２０の放電用電流経路を遮断できるようにしたので、放電回路をオフさせてから起動させる電源制御シーケンスが不要となり、速やかな電源オンオフ動作を繰り返し実行できる。
【００１５】
次に、第１実施形態の残留電荷放電回路２の具体的な構成について、図２を参照して説明する。
放電制御回路２２は、図２に示すように、ＭＯＳトランジスタＭ１１〜Ｍ１５によって構成される。
ＭＯＳトランジスタＭ１１は、Ｎ型のＭＯＳトランジスタからなり、電源回路１の出力電圧ＶＯＵＴによってオンオフ制御される。ＭＯＳトランジスタＭ１２は、Ｎ型のＭＯＳトランジスタからなり、パワーオフ信号によってオンオフ制御される。ＭＯＳトランジスタＭ１４は、Ｎ型のＭＯＳトランジスタからなり、ＭＯＳトランジスタＭ１２のドレイン電圧によってオンオフ制御される。
【００１６】
また、ＭＯＳトランジスタＭ１３は、デプレション型のＰＭＯＳトランジスタからなり、ゲートとソースが接続されており、ＭＯＳトランジスタＭ１１、Ｍ１２に定電流を供給する数μＡ程度の低バイアス定電流を供給する高インピーダンスの定電流源として機能する。同様に、ＭＯＳトランジスタＭ１５は、デプレション型のＰＭＯＳトランジスタからなり、ゲートとソースが接続されており、ＭＯＳトランジスタＭ１４に定電流を供給する数μＡ程度の低バイアス定電流を供給する高インピーダンスの定電流源として機能する。このため、ＭＯＳトランジスタＭ１３、Ｍ１５は、高抵抗素子に置き換えることができる。
【００１７】
さらに具体的に説明すると、ＭＯＳトランジスタＭ１３、Ｍ１２、Ｍ１１は、入力端子３とグランドとの間に直列接続される。ＭＯＳトランジスタＭ１３のゲートとソースは共通接続され、共通接続部は入力端子３に接続されて入力電圧ＶＩＮが電源電圧として印加される。なお、共通接続部は、入力端子３に接続されて入力電圧ＶＩＮの替わりに、出力電圧ＶＯＵＴを電源電圧として印加してもよい。ＭＯＳトランジスタＭ１３のドレインとＭＯＳトランジスタＭ１２のドレインは共通接続され、共通接続部はＭＯＳトランジスタＭ１４のゲートに接続される。
ＭＯＳトランジスタＭ１２のゲートには、パワーオフ信号が入力される。ＭＯＳトランジスタＭ１２のソースは、ＭＯＳトランジスタＭ１１のドレインと接続される。ＭＯＳトランジスタＭ１１のゲートには、電源回路１の出力電圧ＶＯＵＴが入力される。ＭＯＳトランジスタＭ１１のソースは、グランドに接続される。
【００１８】
ＭＯＳトランジスタＭ１４のゲートには、ＭＯＳトランジスタＭ１２のドレイン電圧が入力される。ＭＯＳトランジスタＭ１４のソースは、グランドに接続される。ＭＯＳトランジスタＭ１４のドレインとＭＯＳトランジスタＭ１５のドレインは共通接続され、共通接続部は放電回路２０のＭＯＳトランジスタＭ１のゲートに接続される。ＭＯＳトランジスタＭ１５のゲートとソースは共通接続され、共通接続部は入力端子３に接続されて入力電圧ＶＩＮが電源電圧として印加される。なお、共通接続部は、入力端子３に接続されて入力電圧ＶＩＮの替わりに、出力電圧ＶＯＵＴを電源電圧として印加してもよい。
ここで、図２の残留電荷放電回路２では、ＭＯＳトランジスタＭ１１のゲートに電源回路１の出力電圧ＶＯＵＴを入力し、ＭＯＳトランジスタＭ１２のゲートにパワーオフ信号を入力するようにした。これに代えて、ＭＯＳトランジスタＭ１１のゲートにパワーオフ信号を入力し、ＭＯＳトランジスタＭ１２のゲートに電源回路１の出力電圧ＶＯＵＴを入力するようにしても良い。
【００１９】
次に、このように構成する残留電荷放電回路２の動作例について、図２を参照して説明する。
いま、制御端子５に入力されるパワーオフ信号が例えばＬレベルであると、電源回路１は通常動作を行う。この通常動作時には、電源回路１は、入力電圧ＶＩＮに基づき、所望の出力電圧ＶＯＵＴを生成して出力する。
また、このときには、残留電荷放電回路２の各部は以下のように動作する。
すなわち、ＭＯＳトランジスタ１３は、デプレション型のＰＭＯＳトランジスタで、ゲートとソースが共通接続されているので定電流源として動作しており、オン状態である。また、ＭＯＳトランジスタＭ１２は、ゲートにパワーオフ信号が入力されるが、パワーオフ信号はＬレベルであるので、ＭＯＳトランジスタＭ１２はオフ状態となる。ＭＯＳトランジスタＭ１１は、ゲートに電源回路１の出力電圧ＶＯＵＴが印加され、この出力電圧ＶＯＵＴがＭＯＳトランジスタＭ１１のしきい値電圧以上であれば、ＭＯＳトランジスタＭ１１はオン状態となるが、ＭＯＳトランジスタＭ１２がオフ状態のため、ＭＯＳトランジスタＭ１２のドレイン電圧には影響を与えない。
【００２０】
このように、ＭＯＳトランジスタＭ１３はオン状態、ＭＯＳトランジスタＭ１１はオン状態、Ｍ１２はオフ状態である。また、このときには、ＭＯＳトランジスタＭ１５は、デプレション型のＰＭＯＳトランジスタで、ゲートとソースが共通接続されているので定電流源として動作しておりオン状態にあるが、高インピーダンスの定電流源である。ＭＯＳトランジスタＭ１４のゲートには、ＭＯＳトランジスタＭ１３を介して入力電圧ＶＩＮが印加されるので、ＭＯＳトランジスタＭ１４はオン状態になる。
ＭＯＳトランジスタＭ１４のオンにより、ＭＯＳトランジスタＭ１５もオン状態であるが高インピーダンスの定電流源であるため、放電回路２０のＭＯＳトランジスタＭ１のゲートはグランド電位となるので、ＭＯＳトランジスタＭ１はオフ状態となる。このため、放電回路２０は、放電動作を行うことはない。
一方、制御端子５に入力されるパワーオフ信号が例えばＬレベルからＨレベルになると、電源回路１は動作の停止を開始し、パワーオフ信号がＨレベルの期間は電源回路１の動作停止が維持される。
【００２１】
また、このようにパワーオフ信号がＬレベルからＨレベルに変化すると、残留電荷放電回路２の各部は以下のようになる。
すなわち、ＭＯＳトランジスタ１３は、オン状態のままであるが、高インピーダンスの定電流源である。また、ＭＯＳトランジスタＭ１２のゲートに入力されるパワーオフ信号はＬレベルからＨレベルになる。また、ＭＯＳトランジスタＭ１１のゲートに入力される電源回路１の出力電圧ＶＯＵＴは、このときにはＭＯＳトランジスタＭ１１のしきい値電圧以上である。このため、ＭＯＳトランジスタＭ１１、Ｍ１２は、オン状態になる。
このように、ＭＯＳトランジスタＭ１１、Ｍ１２のオンにより、ＭＯＳトランジスタＭ１もオン状態であるが高インピーダンスの定電流源であるため、ＭＯＳトランジスタＭ１４のゲートはグランド電位となる。このため、ＭＯＳトランジスタＭ１４は、オン状態からオフ状態になる。このとき、ＭＯＳトランジスタ１５は、オン状態の高インピーダンスの定電流源である。
【００２２】
ＭＯＳトランジスタＭ１４のオフにより、放電回路２０のＭＯＳトランジスタＭ１のゲートにはＭＯＳトランジスタＭ１５を介して入力電圧ＶＩＮが印加されるので、ＭＯＳトランジスタＭ１はオフ状態からオン状態になる。このため、放電回路２０は、放電動作を開始するので、電源回路１の出力端子４の残留電荷は徐々に放電されていく。
放電回路２０による放電動作に伴って、電源回路１の出力電圧ＶＯＵＴは徐々に低下していく。その出力電圧ＶＯＵＴは、ＭＯＳトランジスタＭ１１のゲートに入力されているので、ＭＯＳトランジスタＭ１１のゲート電圧は徐々に低下していく。そして、そのゲート電圧がＭＯＳトランジスタＭ１１のしきい値電圧以下になると、ＭＯＳトランジスタＭ１１はオン状態からオフ状態になる。
ＭＯＳトランジスタＭ１１のオフにより、ＭＯＳトランジスタＭ１４のゲート電圧はグランド電位から入力電圧ＶＩＮに変化するので、ＭＯＳトランジスタＭ１４はオフ状態からオン状態になる。
【００２３】
ＭＯＳトランジスタＭ１４のオンにより、放電回路２０のＭＯＳトランジスタＭ１のゲートはグランド電位となるので、ＭＯＳトランジスタＭ１はオフ状態となる。このため、放電回路２０は、残留電荷の放電動作を終了する。
以上のように、図２の残留電荷放電回路２では、電源回路１が動作停止になると、その動作停止の開始時に放電回路２０が電源回路１の出力端子４に蓄積された残留電荷の放電を開始するようにした。その後、電源回路１の出力電圧ＶＯＵＴがＭＯＳトランジスタＭ１１のしきい値電圧以下になると、放電回路２０が放電動作を終了し、この放電動作の終了時に電源回路１の出力端子４とグランドとの間が開放状態になり、電流経路がなくなるようにした。
【００２４】
このため、電源回路１の出力端子４に負荷が接続されている場合には、放電終了後に、負荷の電源をハイインピーダンス状態にすることができる。従って、電源回路１の再起動時に、残留電荷を放電した後、放電回路２０の放電用電流経路を遮断できるようにしたので、放電回路をオフさせてから起動させる電源制御シーケンスが不要となり、速やかな電源オンオフ動作を繰り返し実行できる。
なお、入力電圧ＶＩＮからの電源供給が遮断される場合は、入力電圧ＶＩＮの替わりに出力電圧ＶＯＵＴを放電制御回路２２の電源電圧にしても同様の放電動作を実現できる。
【００２５】
（第２実施形態）
図３は、本発明の電源用半導体装置の第２実施形態の構成を示す図である。
第２実施形態に係る電源用半導体装置は、図３に示すように、ＤＣ−ＤＣコンバータまたはスイッチングレギュレータなどの電源回路１Ａと、電源回路１Ａの電源遮断時あるいは動作停止時において、出力端子４に蓄積された残留電荷の放電を行う残留電荷放電回路２Ａと、を備えている。
電源回路１Ａは、直流電源６から入力端子３に供給される入力電圧ＶＩＮに基づき、所望の出力電圧ＶＯＵＴを生成して出力する。電源回路１ＡがＤＣ−ＤＣコンバータの場合には、入力電圧ＶＩＮを所望の電圧に変換し、この変換電圧を出力電圧ＶＯＵＴとして出力する。
電源回路１Ａは、入力端子３とグランドとの間に入力容量Ｃｉが接続されており、入力端子３とグランドとの間に形成される寄生容量も含むものとする。また、電源回路１Ａは、出力端子４とグランドとの間には、出力コンデンサＣ１が接続されている。
【００２６】
残留電荷放電回路２Ａは、図３に示すように、入力電圧検出回路２４と、放電回路２６と、を備えている。
入力電圧検出回路２４は、電源回路１Ａの入力電圧ＶＩＮを検出し、この入力電圧ＶＩＮを所定の検出電圧値と比較し、入力電圧ＶＩＮが所定の検出電圧値以下のときに放電信号Ｓ２を出力する。また、入力電圧検出回路２４は、電源回路１Ａの入力電圧ＶＩＮを自己の電源電圧として動作するようになっている。なお、入力電圧ＶＩＮの替わりに出力電圧ＶＯＵＴを自己の電源電圧として動作させることも可能である。
放電回路２６は、入力電圧検出回路２４から放電信号Ｓ２が出力されたときに放電を開始し、かつ、電源回路１Ａの出力電圧ＶＯＵＴが所定の検出電圧値以下になったときに、放電が終了する。
【００２７】
放電回路２６は、具体的には図３に示すように、放電用の抵抗Ｒ２、スイッチング素子である放電開始用のＭＯＳトランジスタＭ２、およびスイッチング素子である放電停止用（放電終了用）のＭＯＳトランジスタＭ３とを含み、これらが出力端子４とグランドとの間に直列に接続されている。
ＭＯＳトランジスタＭ２のゲートには、入力電圧検出回路２４から出力される放電信号Ｓ２が入力され、その放電信号Ｓ２の論理値によってＭＯＳトランジスタＭ２はオンオフ制御される。ＭＯＳトランジスタＭ３のゲートには、電源回路１Ａの出力電圧ＶＯＵＴが入力され、その出力電圧ＶＯＵＴの大きさ（出力値）によってＭＯＳトランジスタＭ３はオンオフ制御される。
【００２８】
次に、このような構成の第２実施形態の動作例について、図３を参照して説明する。
電源回路１Ａは、通常動作時には、入力電圧ＶＩＮに基づいて出力電圧ＶＯＵＴを生成して出力する。
入力電圧検出回路２４は、電源回路１Ａの入力電圧ＶＩＮを検出し、この入力電圧ＶＩＮを所定の検出電圧値と比較し、入力電圧ＶＩＮが所定の検出電圧値以下のときに放電信号Ｓ２を出力する。
このため、例えば直流電源６の使用に伴って入力電圧が所定の検出電圧値以下に低下した場合、または直流電源６が入力端子３と切り離された場合には、入力電圧検出回路２４から出力される放電信号Ｓ２は、例えばＬレベルからＨレベルに立ち上がる。
【００２９】
ここで、直流電源６が入力端子３と切り離された場合には、入力電圧検出回路２４は、直流電源６からの入力電圧ＶＩＮを自己の電源電圧として使用できないが、入力容量Ｃｉの蓄積電荷に応じた電圧が電源電圧として一時的に使用される。また、入力電圧ＶＩＮの替わりに出力電圧ＶＯＵＴを自己の電源電圧として動作させることも可能である。
放電信号Ｓ２がＬレベルからＨレベルに立ち上がると、ＭＯＳトランジスタＭ２のゲート電圧の論理レベルは、ＬレベルからＨレベルになる。このとき、ＭＯＳトランジスタＭ３のゲートには、電源回路１Ａの出力電圧ＶＯＵＴが入力されており、出力電圧ＶＯＵＴはＭＯＳトランジスタＭ３のしきい値電圧よりも大きい。したがって、ＭＯＳトランジスタＭ２、Ｍ３は、いずれもオン状態になる。
【００３０】
ＭＯＳトランジスタＭ２、Ｍ３のオンにより、放電回路２６は、電源回路１Ａの出力端子４に蓄積された残留電荷の放電を開始する。この放電に伴って、電源回路１Ａの出力電圧ＶＯＵＴは徐々に低下していく。
電源回路１Ａの出力電圧ＶＯＵＴは、ＭＯＳトランジスタＭ３のゲートに入力されているので、ＭＯＳトランジスタＭ３のゲート電圧は徐々に低下していく。そして、そのゲート電圧がＭＯＳトランジスタＭ３のしきい値電圧以下になると、ＭＯＳトランジスタＭ３はオン状態からオフ状態になる。ＭＯＳトランジスタＭ３のオフにより、放電回路２６は、放電動作を終了する。
【００３１】
以上のように、第２実施形態では、電源回路１Ａの入力電圧ＶＩＮが電源電圧の遮断等何らかの原因で所定の検出電圧値以下に低下すると、放電回路２６が電源回路１Ａの出力端子４の蓄積電荷の放電を開始するようにした。その後、電源回路１Ａの出力電圧ＶＯＵＴがＭＯＳトランジスタＭ３のしきい値電圧以下になると、放電回路２６が放電動作を終了し、この放電動作の終了時に電源回路１Ａの出力端子４とグランドとの間が開放状態になり、電流経路がなくなるようにした。
このため、第２実施形態では、電源回路１Ａの出力端子４に負荷が接続されている場合には、放電終了後に、負荷の電源をハイインピーダンス状態にすることができる。
【図面の簡単な説明】
【００３２】
【図１】本発明の第１実施形態の構成を示す図である。
【図２】第１実施形態の残留電荷放電回路の具体的な構成を示す回路図である。
【図３】本発明の第２実施形態の構成を示す図である。
【符号の説明】
【００３３】
１、１Ａ・・・電源回路、２、２Ａ・・・残留電荷放電回路、３・・・入力端子、４・・・出力端子、２０、２６・・・放電回路、２２・・・放電制御回路、２４・・・入力電圧検出回路
【図１】
2010148234.tif 000003
【図２】
2010148234.tif 000004
【図３】
2010148234.tif 000005