(57)【要約】【課題】製造ばらつきによる最小抵抗値の制約を抑制し、温度変化、電源電圧変化に良好に追従する高精度なデジタル可変抵抗器を提供する。【解決手段】オン抵抗値が抵抗素子として利用されるＭＯＳトランジスタＱ１，Ｑ２，Ｑ３が複数個並列接続され、接続端子の一方が電源端子ＶＤＤに、他方が出力端子にそれぞれ接続され、オン状態とするトランジスタ数の調整により抵抗値が可変される抵抗値可変部１と、抵抗値可変部１における複数のＭＯＳトランジスタそれぞれのゲートに印加する制御信号Ｓ１，Ｓ２，Ｓ３のデューティ比を可変制御するデューティ比制御部２とを備える。デューティ比制御部２は、複数のＭＯＳトランジスタＱ１，Ｑ２，Ｑ３のゲートに対して個別的にデューティ比の制御信号Ｓ１，Ｓ２，Ｓ３を出力する複数のタイミング制御回路１１，１２，１３と、これらのタイミング制御回路１１，１２，１３に対して個別的にデューティ比の設定を行うデューティ比設定回路１０とを備える。【選択図】図１
2010171113.tif 000002
【特許請求の範囲】
【請求項１】
オン抵抗値が抵抗素子として利用されるトランジスタが複数個並列接続され、接続端子の一方が電源端子に、他方が出力端子にそれぞれ接続され、オン状態とするトランジスタ数の調整により抵抗値が可変される抵抗値可変部と、
前記抵抗値可変部における複数のトランジスタそれぞれのゲートに印加する制御信号のデューティ比を可変制御するデューティ比制御部とを備えたデジタル可変抵抗器。
【請求項２】
前記デューティ比制御部は、前記抵抗値可変部における前記複数のトランジスタのゲートに対して個別的に前記デューティ比の制御信号を出力する複数のタイミング制御回路と、前記複数のタイミング制御回路に対して個別的に前記デューティ比の設定を行うデューティ比設定回路とを備えている請求項１に記載のデジタル可変抵抗器。
【請求項３】
さらに、前記抵抗値可変部の出力端子が接続された外部出力端子の電圧をデジタル値に変換するＡ／Ｄ変換回路と、前記デューティ比設定回路に保持した前記デューティ比を規定するデジタル値と前記Ａ／Ｄ変換回路によるデジタル値との差分を演算し、この差分がゼロに近づくように前記デューティ比設定回路のデジタル値を調整する演算回路とを備えている請求項２に記載のデジタル可変抵抗器。
【請求項４】
さらに、温度変化を検出し、所定の閾値を超える温度変化を検出したタイミングで前記Ａ／Ｄ変換回路および前記演算回路を動作開始させるスタート信号を出力するスタート回路を備えている請求項３に記載のデジタル可変抵抗器。
【請求項５】
さらに、電源電圧変化を検出し、所定の閾値を超える電源電圧変化を検出したタイミングで前記Ａ／Ｄ変換回路および前記演算回路を動作開始させるスタート信号を出力するスタート回路を備えている請求項３または請求項４に記載のデジタル可変抵抗器。
【請求項６】
前記抵抗値可変部における前記トランジスタはＭＯＳトランジスタである請求項１から請求項５までのいずれかに記載のデジタル可変抵抗器。
【請求項７】
請求項１から請求項６までのいずれかに記載のデジタル可変抵抗器を外付け入力スイッチおよび他デバイスとの信号線に付加するプルアップ／プルダウン抵抗として用い外付抵抗を削除したデジタルビデオカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オン抵抗値が抵抗素子として利用されるトランジスタを用いたデジタル可変抵抗器に関する。また、デジタルビデオカメラに関する。
【背景技術】
【０００２】
プルアップ抵抗、プルダウン抵抗などを構成するアナログ方式の可変抵抗器では、製造に起因する抵抗素子の抵抗値ばらつきや電源電圧変動のために、出力電圧の精度が劣化することが多い。
【０００３】
これに対して、抵抗素子に直列にスイッチを接続し、このスイッチに対する制御信号のデューティ比を可変制御するデューティ比制御部を設け、スイッチに対するオン／オフ時間比を可変制御して単位時間当たりの電流量を変化させるものがある（例えば特許文献１参照）。この場合、スイッチに対するオン／オフ時間比を調整することにより、製造に起因する抵抗素子の抵抗値ばらつきや電源電圧変動による影響を緩和することができる。
【特許文献１】特許第１５０４０６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、上記の抵抗素子に直列にスイッチを接続してなる可変抵抗器においては、その最小抵抗値が抵抗素子の抵抗値に制限されてしまい、広範囲にわたる高精度な出力電圧制御が行えない（可変抵抗器全体の抵抗値は抵抗素子抵抗値〜無限大の範囲）。
【０００５】
また、製造に起因する抵抗素子の抵抗値ばらつきや電源電圧変動による影響を緩和するためには、デューティ比制御部が生成出力するデューティ比可変制御のための制御信号について、周期の短い信号としなければならない。つまり、デューティ比制御部を高い周波数で動作させなければならない。そして、スイッチの高速動作によって、電流変化が激しくなるので、出力電圧を安定化するための平滑コンデンサが必要になる。結果として、高速動作のデューティ比制御にかかるコストが高いものについてしまう。あるいは、低速動作のデューティ比制御部を用いることを前提とすると、実現不可能となってしまう。
【０００６】
本発明は、このような事情に鑑みて創作したものであり、抵抗値可変部の抵抗値ひいては出力電圧のきめの細かい制御を可能にするとともに、低速動作のデューティ比制御部の採用を可能にすることを目的としている。
【課題を解決するための手段】
【０００７】
（１）本発明によるデジタル可変抵抗器は、抵抗値可変部とデューティ比制御部とからなる。そして、前記抵抗値可変部は、オン抵抗値が抵抗素子として利用されるトランジスタが複数個並列接続され、接続端子の一方が電源端子に、他方が出力端子にそれぞれ接続され、オン状態とするトランジスタ数の調整により抵抗値が可変されるものとして構成されている。さらに、前記デューティ比制御部は、前記抵抗値可変部における複数のトランジスタそれぞれのゲートに印加する制御信号のデューティ比を可変制御するものとして構成されている。この構成による作用は次のとおりである。
【０００８】
並列接続されたトランジスタの個数をｎ（ｎは２以上の整数）とする。ここで、ｎ個のトランジスタのオン抵抗値が互いに等しく、それぞれをＲ0 とする。オン状態となっているトランジスタが１つだけで、他の（ｎ−１）個のトランジスタがオフ状態であるとすると、抵抗値可変部の全体の抵抗値ＲT は、ＲT ＝Ｒ0 となる。また、オン状態となっているトランジスタが２つで、他の（ｎ−２）個のトランジスタがオフ状態であるとすると、抵抗値可変部の抵抗値ＲT は、ＲT ＝Ｒ0 ／２となる。また、オン状態となっているトランジスタがｎ個で、すべてのトランジスタがオン状態であるとすると、抵抗値可変部の抵抗値ＲT は、ＲT ＝Ｒ0 ／ｎとなる。すなわち、抵抗値可変部の抵抗値ＲT がｎ個のレベルに細かく分かれることになる。
【０００９】
抵抗素子に直列にスイッチを接続した従来技術の可変抵抗器の場合、そのただ１つの抵抗素子の抵抗値を上記と同じＲ0 とすると、可変抵抗器全体としての抵抗値ＲT において、その最小抵抗値は、Ｒ0 になる。Ｒ0 よりも小さい抵抗値を得ることはできない。スイッチに対するオン／オフ時間比の制御により単位時間当たりの電流量を変化させることで抵抗値を可変するのであるが、その抵抗値範囲は、Ｒ0 以上、無限大となる。すると、抵抗値可変で得られる可変抵抗器による出力電圧の上限値にも自ずと限界が生じる。すなわち、最小抵抗値Ｒ0 が比較的大きいために、電源電圧からの電圧降下も比較的大きく、出力電圧の上限が低いものとなる。
【００１０】
これに対して、本発明の上記構成によれば、最小抵抗値がＲ0 ／ｎであり、これを起点として、Ｒ0 ／（ｎ−１），…Ｒ0 ／２，Ｒ0 のように増加していく。したがって、抵抗値可変部の出力電圧も、抵抗値複数レベルのＲ0 ／ｎ，…Ｒ0 ／２，Ｒ0 の順次的増大に応じて段階的に低下していく。すなわち、出力電圧のきめの細かい制御が可能となっている。
【００１１】
また、抵抗素子が１つだけの従来技術の場合は、スイッチオン時の抵抗値Ｒ0 とスイッチオフ時の抵抗値無限大との落差がきわめて大きいことから、出力電圧が所望電圧から変位した場合に、所望電圧に速やかに移行させるには、スイッチを高速でオン／オフ制御しなければならない。
【００１２】
これに対して、本発明の上記構成によれば、オン状態のトランジスタ数の制御をもって抵抗値可変部の抵抗値を制御でき、オン状態のトランジスタ数が１つ増・減するときの抵抗値変化量が比較的に小さいため、トランジスタのオン／オフ制御はそれほど高速に行う必要がない。その結果、デューティ比制御部については、低速動作のものでよく、また、平滑コンデンサの接続は不要となるので、コストアップを抑制することが可能となる。
【００１３】
以上を要するに本発明によるデジタル可変抵抗器は、オン抵抗値が抵抗素子として利用されるトランジスタが複数個並列接続され、接続端子の一方が電源端子に、他方が出力端子にそれぞれ接続され、オン状態とするトランジスタ数の調整により抵抗値が可変される抵抗値可変部と、前記抵抗値可変部における複数のトランジスタそれぞれのゲートに印加する制御信号のデューティ比を可変制御するデューティ比制御部とを備えたものであり、この構成によれば、抵抗値可変部の抵抗値のきめの細かい制御ひいては出力電圧のきめの細かい制御が可能になるとともに、低速動作のデューティ比制御部の採用と平滑コンデンサの不使用とによりコストアップを抑制することが可能となる。
【００１４】
（２）上記構成のデジタル可変抵抗器において、前記デューティ比制御部は、前記抵抗値可変部における前記複数のトランジスタのゲートに対して個別的に前記デューティ比の制御信号を出力する複数のタイミング制御回路と、前記複数のタイミング制御回路に対して個別的に前記デューティ比の設定を行うデューティ比設定回路とを備えているという態様がある。デューティ比設定回路は、各タイミング制御回路に対して個別にデューティ比の設定を行う。各タイミング制御回路は設定されたデューティ比をもつ制御信号を、抵抗値可変部において対応するトランジスタに供給する。各トランジスタは、制御信号の“Ｌ”レベル期間において導通し、抵抗素子としての機能を発揮する。
【００１５】
（３）また上記の構成のデジタル可変抵抗器において、さらに、前記抵抗値可変部の出力端子が接続された外部出力端子の電圧をデジタル値に変換するＡ／Ｄ変換回路と、前記デューティ比設定回路に保持した前記デューティ比を規定するデジタル値と前記Ａ／Ｄ変換回路によるデジタル値との差分を演算し、この差分がゼロに近づくように前記デューティ比設定回路のデジタル値を調整する演算回路とを備えているという態様がある。外部出力端子に現れる電圧の変動を監視するのがＡ／Ｄ変換回路である。出力電圧はアナログであるので、Ａ／Ｄ変換回路によってデジタルに変換し、演算回路に与える。演算回路は、デューティ比設定回路に保持しているデューティ比を規定するためのデジタル値（設定値）とＡ／Ｄ変換回路によるデジタル値（測定値）との差分を演算し、その差分がゼロに近づくようにデューティ比設定回路のデジタル値を調整する。このフィードバック制御により、トランジスタのオン抵抗値を高精度に制御することが可能となる。
【００１６】
（４）また上記の構成のデジタル可変抵抗器において、さらに、温度変化を検出し、所定の閾値を超える温度変化を検出したタイミングで前記Ａ／Ｄ変換回路および前記演算回路を動作開始させるスタート信号を出力するスタート回路を備えているという態様がある。Ａ／Ｄ変換回路と演算回路とは、スタート回路が所定の閾値を超える温度変化を検出しないうちは、動作を停止している。これで、抵抗値可変部の出力電圧は一定に保たれている。周辺温度が変動し、所定の閾値を超えるに至ったときは、これをスタート回路が検出し、スタート信号をＡ／Ｄ変換回路と演算回路に供給し、これらの回路を動作開始させる。これにより、上記（３）の動作が開始され、Ａ／Ｄ変換回路によって抵抗値可変部の出力電圧がデジタルに変換され、演算回路は、デューティ比設定回路に保持している設定値とＡ／Ｄ変換回路による測定値との差分を演算し、その差分がゼロに近づくようにデューティ比設定回路のデジタル値を調整する。この結果、温度変化に起因するトランジスタのオン抵抗値の変動が補正され、出力電圧は所望の電圧に落ち着くことになる。
【００１７】
（５）また上記の構成のデジタル可変抵抗器において、さらに、電源電圧変化を検出し、所定の閾値を超える電源電圧変化を検出したタイミングで前記Ａ／Ｄ変換回路および前記演算回路を動作開始させるスタート信号を出力するスタート回路を備えているという態様がある。Ａ／Ｄ変換回路と演算回路とは、スタート回路が所定の閾値を超える電源電圧変化を検出しないうちは、動作を停止している。これで、抵抗値可変部の出力電圧は一定に保たれている。電源電圧が変動し、所定の閾値を超えるに至ったときは、これをスタート回路が検出し、スタート信号をＡ／Ｄ変換回路と演算回路に供給し、これらの回路を動作開始させる。これにより、上記（３）の動作が開始され、演算回路は、デューティ比設定回路に保持している設定値とＡ／Ｄ変換回路による測定値との差分を演算し、その差分がゼロに近づくようにデューティ比設定回路のデジタル値を調整する。この結果、電源電圧変化に起因するトランジスタのオン抵抗値の変動が補正され、出力電圧は所望の電圧に落ち着くことになる。
【００１８】
（６）また上記の構成のデジタル可変抵抗器において、前記抵抗値可変部における前記トランジスタはＭＯＳ（Metal Oxide Semiconductor）トランジスタで構成するのが好ましい。
【００１９】
（７）また、本発明によるデジタルビデオカメラは、上記のいずれかのデジタル可変抵抗器を外付け入力スイッチおよび他デバイスとの信号線に付加するプルアップ／プルダウン抵抗として用い外付抵抗を削除したものである。
【発明の効果】
【００２０】
本発明によれば、抵抗値可変部の抵抗値ひいては出力電圧をきめ細かく制御することができるとともに、低速動作のデューティ比制御部の採用と平滑コンデンサの不使用とによりコストアップを抑制することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明にかかわるデジタル可変抵抗器の実施の形態を図面を用いて詳細に説明する。
【００２２】
（実施の形態１）
図１は本発明の実施の形態１におけるデジタル可変抵抗器の構成を示すブロック図である。図１において、１は抵抗値可変部、２はデューティ比制御部、３は外部出力端子である。抵抗値可変部１は、オン抵抗値が抵抗素子として利用される３つのＰチャンネル型のＭＯＳトランジスタＱ１，Ｑ２，Ｑ３で構成されている。これら３つのＭＯＳトランジスタＱ１，Ｑ２，Ｑ３は、高電位側電源ＶＤＤと外部出力端子３との間で互いに並列に接続されている。すなわち、ＭＯＳトランジスタＱ１，Ｑ２，Ｑ３のソース端子どうしが互いに接続された上で高電位側電源ＶＤＤに接続され、ドレイン端子どうしも互いに接続されて出力端子を構成し、さらに外部出力端子３に接続されている。この抵抗値可変部１は、３つのＭＯＳトランジスタＱ１，Ｑ２，Ｑ３においてオン状態とするトランジスタ数を調整することにより抵抗値が可変されるものとして構成され、さらにプルアップ抵抗として構成されている。デューティ比制御部２は、３つのＭＯＳトランジスタＱ１，Ｑ２，Ｑ３に個別に対応した３つのタイミング制御回路１１，１２，１３と、それらのデューティ比設定を行うデューティ比設定回路１０とを備えている。タイミング制御回路１１，１２，１３のそれぞれは、デューティ比設定回路１０で設定されている値に基づいて図２に示すようなデューティ比の異なる制御信号Ｓ１，Ｓ２，Ｓ３を生成し、それぞれ対応するＭＯＳトランジスタＱ１，Ｑ２，Ｑ３のゲート端子に出力するように構成されている。ＭＯＳトランジスタＱ１，Ｑ２，Ｑ３のそれぞれは、制御信号Ｓ１，Ｓ２，Ｓ３が“Ｌ”レベルの区間だけ導通し、電流が流れる。デューティ比設定回路１０に保持するデューティ比を規定するデジタル値（設定値）を変更することで、タイミング制御回路１１，１２，１３のデューティ比を変更するようになっている。
【００２３】
次に、上記のように構成された本実施の形態のデジタル可変抵抗器の動作を図２のタイミングチャートを用いて説明する。
【００２４】
タイミングｔ１〜ｔ２の期間においては、デューティ比制御部２におけるタイミング制御回路１１，１２，１３のそれぞれから出力される制御信号Ｓ１，Ｓ２，Ｓ３のいずれもが“Ｌ”レベルであり、これらがゲート端子に印加された抵抗値可変部１のＭＯＳトランジスタＱ１，Ｑ２，Ｑ３は、そのいずれもがオン状態となる。その結果、ＭＯＳトランジスタＱ１，Ｑ２，Ｑ３は抵抗素子として機能することになる。３つのＭＯＳトランジスタＱ１，Ｑ２，Ｑ３のオン抵抗値が互いに等しく、それぞれをＲ0 とする。３個のトランジスタすべてがオン状態であるので、抵抗値可変部１全体の抵抗値ＲT は、ＲT ＝Ｒ0 ／３となる。
【００２５】
次いでタイミングｔ２において、制御信号Ｓ１が“Ｈ”レベルに反転する。制御信号Ｓ２，Ｓ３は“Ｌ”レベルを維持する。タイミングｔ２〜ｔ３の期間においては、制御信号Ｓ１が“Ｈ”レベルで、制御信号Ｓ２，Ｓ３は“Ｌ”レベルであり、ＭＯＳトランジスタＱ１はオフ状態になり、ＭＯＳトランジスタＱ２，Ｑ３はオン状態を維持する。オン状態のトランジスタ数が２つであるので、抵抗値可変部１全体の抵抗値ＲT は、ＲT ＝Ｒ0 ／２となる。
【００２６】
次いでタイミングｔ３において、制御信号Ｓ２が“Ｈ”レベルに反転する。制御信号Ｓ３は“Ｌ”レベルを維持し、制御信号Ｓ１は“Ｈ”レベルを維持する。タイミングｔ３〜ｔ４の期間においては、制御信号Ｓ１，Ｓ２が“Ｈ”レベルで、制御信号Ｓ３は“Ｌ”レベルであり、ＭＯＳトランジスタＱ１，Ｑ２はオフ状態になり、ＭＯＳトランジスタＱ３はオン状態を維持する。オン状態のトランジスタ数が１つであるので、抵抗値可変部１全体の抵抗値ＲT は、ＲT ＝Ｒ0 となる。
【００２７】
以上のようにして、抵抗値可変部１の抵抗値ＲT が３個のレベルに細かく分かれることになる。最小抵抗値がＲ0 ／３であり、これを起点として、Ｒ0 ／２，Ｒ0 のように増加していく。したがって、抵抗値可変部１の出力電圧も、抵抗値複数レベルのＲ0 ／３，Ｒ0 ／２，Ｒ0 の順次的増大に応じて段階的に低下していく。すなわち、出力電圧のきめの細かい制御が可能となっている（従来技術の場合には、Ｒ0 ／３，Ｒ0 ／２のレベルがなく、レベルはＲ0 のみであり、いきなりＲ0 のレベルとなる）。
【００２８】
また、出力電圧が所望電圧から変位した場合に、所望電圧に速やかに移行させるのに、オン状態のトランジスタ数の制御をもって抵抗値可変部１の抵抗値を制御でき、オン状態のトランジスタ数が１つ増・減するときの抵抗値変化量が比較的に小さいため、トランジスタのオン／オフ制御はそれほど高速に行う必要がない。その結果、デューティ比制御部２は低速動作のものでよく、また、平滑コンデンサの接続は不要となる。結果として、トータルでコストアップを抑制することができる。
【００２９】
以上のように本実施の形態によれば、抵抗値可変部１の抵抗値のきめの細かい制御ひいては出力電圧のきめの細かい制御が可能になるとともに、低速動作のデューティ比制御部２の採用と平滑コンデンサの不使用とによりコストアップを抑制することが可能となる。また、ＭＯＳトランジスタの抵抗値の製造ばらつきに対しては、デューティ比設定回路１０において設定するデューティ比を調整することにより、ＭＯＳトランジスタの抵抗値を補正し、抵抗値の精度を向上することができる。
【００３０】
なお、抵抗値可変部１を構成するＭＯＳトランジスタの数については、３に限定するものではなく、任意の複数個でよいものとする。
【００３１】
（実施の形態２）
図３は本発明の実施の形態２におけるデジタル可変抵抗器の構成を示すブロック図である。図３において、実施の形態１の図１におけるのと同じ符号は同一構成要素を指している。本実施の形態に特有の構成は、次のとおりである。
【００３２】
デューティ比制御部２における新たな構成要素として、１４は抵抗値可変部１の出力端子が接続された外部出力端子３の電圧をデジタル値に変換するＡ／Ｄ変換回路、１５はデューティ比設定回路１０に保持したデューティ比を規定するデジタル値（設定値）とＡ／Ｄ変換回路１４によるデジタル値（測定値）との差分を演算し、この差分がゼロに近づくようにデューティ比設定回路１０のデジタル値を調整する演算回路である。その他の構成については、実施の形態１と同様であるので、説明を省略する。
【００３３】
Ａ／Ｄ変換回路１４は、外部出力端子３に現れる出力電圧の変動を監視する。このアナログの出力電圧をデジタルデータに変換し、演算回路１５に与える。演算回路１５は、デューティ比設定回路１０に保持されているデューティ比を規定するためのデジタル値（設定値）とＡ／Ｄ変換回路１４によるデジタル値（測定値）との差分を演算し、さらにその差分がゼロに近づくようにデューティ比設定回路１０のデジタル値を調整する。調整後のデジタル値は、タイミング制御回路１１，１２，１３に送られる。これにより、制御信号Ｓ１，Ｓ２，Ｓ３のデューティ比が自動的に調整される。
【００３４】
すなわち、外部出力端子３に現れる出力電圧が所望の電圧に比べて低下したとする。この場合、オン状態にあるトランジスタ数を増加させればよい。これは、オン期間を増やすとことにつながり、“Ｌ”レベル期間を増加させるようにデューティ比設定回路１０のデジタル値を調整する。出力電圧の低下の度合いが大きいほど、“Ｌ”レベル期間の増加を大きくすればよい。
【００３５】
逆に、外部出力端子３に現れる出力電圧が所望の電圧に比べて増大したとする。この場合、オン状態にあるトランジスタ数を減らせばよい。これは、オン期間を減らすとことにつながり、“Ｌ”レベル期間を減少させるようにデューティ比設定回路１０のデジタル値を調整する。出力電圧の増大の度合いが大きいほど、“Ｌ”レベル期間の減少を大きくすればよい。
【００３６】
以上のようなフィードバック制御により、トランジスタのオン抵抗値を高精度に制御することが可能となり、抵抗値可変部１の出力電圧を所望の電圧に高精度に保持することができる。
【００３７】
（実施の形態３）
図４は本発明の実施の形態３におけるデジタル可変抵抗器の構成を示すブロック図である。図４において、実施の形態２の図３におけるのと同じ符号は同一構成要素を指している。本実施の形態に特有の構成は、次のとおりである。
【００３８】
デューティ比制御部２における新たな構成要素として、１６はサーミスタなどにより温度変化を検出したり、電源電圧検知回路により電源電圧変化を検出して、所定の閾値を超える温度変化や電源電圧変化を検出したタイミングでＡ／Ｄ変換回路１４および演算回路１５を動作開始させるスタート信号Ｓ４を出力するスタート回路である。その他の構成については、実施の形態２と同様であるので、説明を省略する。
【００３９】
Ａ／Ｄ変換回路１４と演算回路１５は、スタート回路１６が所定の閾値を超える温度変化や電源電圧変化を検出しないうちは、動作を停止している。これで、抵抗値可変部１の出力電圧は一定に保たれている。周辺温度が変動し、あるいは電源電圧が変動し、所定の閾値を超えるに至ったときは、これをスタート回路１６が検出し、スタート信号Ｓ４をＡ／Ｄ変換回路１４と演算回路１５に供給し、これらの回路を動作開始させる。これにより、上記実施の形態２で説明した動作が開始される。すなわち、Ａ／Ｄ変換回路１４によって抵抗値可変部１の出力電圧がデジタルに変換され、演算回路１５は、デューティ比設定回路１０に保持している設定値とＡ／Ｄ変換回路１４による測定値との差分を演算し、その差分がゼロに近づくようにデューティ比設定回路１０のデジタル値を調整する。この結果、温度変化や電源電圧変化に起因するトランジスタのオン抵抗値の変動が補正され、出力電圧は所望の電圧に落ち着くことになる。
【００４０】
なお、スタート回路１６の構成については、上記の温度変化と電源電圧変化のいずれか一方のみでもよい。
【００４１】
（実施の形態４）
図５は半導体集積回路を組み込んだセット回路を搭載したデジタルビデオカメラの概略構成を示すブロック図である。図５において、２０は半導体集積回路、２１は撮影レンズ、２２はＣＣＤ撮像素子（ＣＣＤ(Charge Coupled Device)）、２３はハードディスク装置、２４は液晶ディスプレイ、２５は外部入力スイッチである。半導体集積回路２０におけるＩＯ領域２０ａに抵抗値可変部１が構成され、内部回路２０ｂにデューティ比制御部２が構成されている。
【００４２】
撮像素子２２によって取得された画像データが半導体集積回路２０を介してハードディスク装置２３に記録され、液晶ディスプレイ２４に表示される。各部の設定が外部入力スイッチ２５で行われる。その設定は、ＩＯ領域２０ａにおける抵抗値可変部１での抵抗値設定を通じて行われる。
【産業上の利用可能性】
【００４３】
本発明のデジタル可変抵抗器は、抵抗値制御がきめ細かく行えるとともにデューティ比制御部として低速動作のものの採用が前提となるシステムに有用である。特に、デジタル可変抵抗器をプルアップ抵抗やプルダウン抵抗として利用するシステムにおいて、デジタル可変抵抗器を半導体集積回路に内蔵することにより、外付けの抵抗を削除しシステムコストを合理化する際に有用である。
【図面の簡単な説明】
【００４４】
【図１】本発明の実施の形態１におけるデジタル可変抵抗器の構成を示すブロック図
【図２】本発明の実施の形態１のデジタル可変抵抗器の動作を示すタイミングチャート
【図３】本発明の実施の形態２におけるデジタル可変抵抗器の構成を示すブロック図
【図４】本発明の実施の形態３におけるデジタル可変抵抗器の構成を示すブロック図
【図５】本発明の実施の形態５における半導体集積回路を組み込んだセット回路を搭載したデジタルビデオカメラの概略構成を示すブロック図
【符号の説明】
【００４５】
１  抵抗値可変部
２  デューティ比制御部
３  外部出力端子
１０  デューティ比設定回路
１１，１２，１３  タイミング制御回路
１４  Ａ／Ｄ変換回路
１５  演算回路
１６  スタート回路
２０  半導体集積回路
２１  撮影レンズ
２２  ＣＣＤ撮像素子
２３  ハードディスク装置
２４  液晶ディスプレイ
２５  外部入力スイッチ
Ｑ１，Ｑ２，Ｑ３  ＭＯＳトランジスタ
Ｓ１〜Ｓ２  制御信号
Ｓ４  スタート信号
【図１】
2010171113.tif 000003
【図２】
2010171113.tif 000004
【図３】
2010171113.tif 000005
【図４】
2010171113.tif 000006
【図５】
2010171113.tif 000007