(57)【要約】【課題】アナログ入力回路を構成するアナログフィルタ及びＡ／Ｄ変換器に大規模かつ高精度の回路を用いることなく、アナログ入力回路の実装スペースの削減や回路の集積化を図ることである。【解決手段】電力系統からの電気量を導入する入力変成器１４からの出力をアナログ／ディジタル変換手段２２でディジタル量に変換し、演算手段１２により電力系統の状態に関する演算を行い、出力手段１３から演算結果を出力し電力系統に制御出力を行う。その際のアナログ／ディジタル変換手段２２は、入力変成器１４からの出力信号をフィルタ処理するアナログフィルタ１５と、アナログフィルタ１５からの出力信号をΔΣ変調するΔΣ変調器２０と、ΔΣ変調器２０からの変調出力をディジタルフィルタ処理かつ間引き処理を行うデシメーションフィルタ２１とを備える。【選択図】図１
2010074901.tif 000002
【特許請求の範囲】
【請求項１】
電力系統からの電気量を導入する入力変成器と、
前記入力変成器からの出力をディジタル量に変換するアナログ／ディジタル変換手段と、
前記アナログ／ディジタル変換手段で変換されたディジタル量を用いて電力系統の状態に関する演算を行う演算手段と、
前記演算手段の演算結果に応じて電力系統に制御出力を行う出力手段とを備えた電力系統保護制御装置において、
前記アナログ／ディジタル変換手段は、
前記入力変成器からの出力信号をフィルタ処理するアナログフィルタと、
前記アナログフィルタからの出力信号をΔΣ変調するΔΣ変調器と、
前記ΔΣ変調器からの変調出力をディジタルフィルタ処理かつ間引き処理を行うデシメーションフィルタとを備えたことを特徴とする電力系統保護制御装置。
【請求項２】
前記アナログフィルタは抵抗及びコンデンサによる受動素子のみで構成されることを特徴とする請求項１記載の電力系統保護制御装置
【請求項３】
前記アナログ／ディジタル変換手段は、複数個の入力変成器からの入力を処理するものであり、前記アナログフィルタと前記ΔΣ変調器と前記デシメーションフィルタとを直列接続した直列回路を複数個並列に設け、複数個の各々の入力変成器にそれぞれ前記直列回路を接続したことを特徴とする請求項１または２記載の電力系統保護制御装置。
【請求項４】
前記アナログ／ディジタル変換手段を構成する前記アナログフィルタと前記ΔΣ変調器と前記デシメーションフィルタとのうち何れか、またはすべてを集積回路に集積したことを特徴とする請求項１乃至３のいずれか一記載の電力系統保護制御装置。
【請求項５】
前記デシメーションフィルタは、移動平均を行う複数個の移動平均回路と、最終サンプリング周波数で間引きを行う間引き回路とを直列接続して構成されたことを特徴とする請求項１乃至４のいずれか一記載の電力系統保護制御装置。
【請求項６】
前記デシメーションフィルタは、移動平均を行う複数個の移動平均回路と、中間の周波数で間引きを行う間引き回路と、ＦＩＲフィルタまたはＩＩＲフィルタと、最終サンプリング周波数での間引きを行う間引き回路とを直列接続して構成されたことを特徴とする請求項１乃至４のいずれか一記載の電力系統保護制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力系統の電気量を用いて所定の保護制御演算を行い電力系統を保護制御する電力系統保護制御装置に関する。
【背景技術】
【０００２】
一般に、電力系統保護制御装置はマイクロコンピュータを用いたディジタル型で構成される。電力系統の電気量はアナログ入力回路に取り込まれ、アナログ入力回路は取り込んだアナログ量の電気量をディジタル量に変換して保護制御演算を行う演算手段に入力する。そして、演算手段での保護制御演算の結果は出力手段を介して出力される。
【０００３】
図２２は、従来の電力系統保護制御装置の一例を示す構成図である。アナログ入力回路１１は、電力系統の電気量である電流や電圧を取り込みディジタル量に変換するものであり、アナログ入力回路１１で得られたデジタル量は、電力系統保護制御演算を行う演算手段１２に入力される。演算手段１２は、アナログ入力回路１１で得られたデジタル量に基づいて電力系統保護制御演算を行い、演算手段１２で演算処理された電力系統保護制御の演算結果は出力手段１３から出力される。
【０００４】
アナログ入力回路１１は、電力系統の電気量である電流や電圧を取り込む複数個の入力変成器１４と、入力変成器１４からの信号を入力し予め決められた周波数以上を除去する複数個のアナログフィルタ１５と、アナログフィルタ１５からの信号を所定のタイミングの電力系統の電気量をホールドする複数個のサンプルホールド回路１６と、複数個のサンプルホールド回路１６からの入力電気量を逐次切り替えるマルチプレクサ１７と、マルチプレクサ１７の出力をディジタル量に変換するＡ／Ｄ変換器１８とから構成される。
【０００５】
アナログ入力回路１１の入力変成器１４は電力系統の複数箇所に設置され、設置された箇所の電気量を装置に取り込むのに適した大きさの電気量に変換して入力する。アナログフィルタ１５はサンプリング時の折り返し誤差防止のために予め決められた周波数以上を除去するものであり、多数のＯＰアンプや抵抗、コンデンサなどのアナログ素子から構成されている。このアナログフィルタ１５は、電力系統保護制御装置を正確に動作させるために、カットオフ周波数や過渡特性など精密な特性が要求される。Ａ／Ｄ変換器１８は、電力系統保護制御装置を高速かつ正確に動作させるために、高速かつ高精度のＡ／Ｄ変換機能が要求される。
【０００６】
そこで、従来より、Ａ／Ｄ変換器１８は、高速かつ高精度のＡ／Ｄ変換機能を保つべく逐次比較型のＡ／Ｄ変換器が用いられてきた。また高精度の逐次比較型のＡ／Ｄ変換器１８は比較的高価であるため、１個のＡ／Ｄ変換器１８に対し、複数チャンネルの電気量をマルチプレクサ１７で選択入力してＡ／Ｄ変換している。
【０００７】
また、アナログフィルタ１５の監視用に高調波発生装置１９が設けられ、高調波発生装置１９から高調波がアナログフィルタ１５に入力され、この高調波はアナログフィルタ１５にて入力変成器１４の出力と加算される。
【０００８】
ここで、保護継電装置のアナログ入力回路におけるアナログフィルタ回路の劣化を監視するものとして、監視用信号をアナログフィルタへ入力して、アナログ・ディジタル変換されたデータからディジタルフィルタにて監視用信号成分のみを抽出し、得られたデータを用いてアナログ入力回路の自動監視を行うものがある（例えば、特許文献１参照）。
【０００９】
保護継電装置のアナログ入力回路として複数のアナログ入力回路を設け、あるアナログ入力回路と別のアナログ入力回路の入力フルスケールを異なるようにしておき、入力フルスケールが小さいほうのアナログ入力回路から得られたディジタルデータの瞬時値が所定値を越えた場合に、入力フルスケールの大きいほうのアナログ入力回路から得られる保護継電演算出力を選択し、入力の小さい領域でも精度の高い保護継電演算を行うようにしたものがある（例えば、特許文献２参照）。
【特許文献１】特開２００３−３３３７４２号公報
【特許文献２】特開平５−１６１２４５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかし、特許文献１のものでは、アナログフィルタ１５を監視するための監視用信号発生回路である高調波発生装置１９が必要となるため、アナログ回路規模がさらに増加し、実装スペースの削減や回路の集積化に不利となる。また、特許文献２のものでは、入力の小さい領域でも精度の高いＡ／Ｄ変換が可能となるが、アナログフィルタの回路規模が２倍となるため、実装スペースの削減や回路の集積化には不利となる。
【００１１】
一般に、電力系統保護制御装置では、１個のＡ／Ｄ変換器で１０〜２０チャンネル程度のＡ／Ｄ変換を行っており、チャンネル切り替えのセトリング時間の関係もあり各チャンネルのサンプリング周波数は数百〜数キロＨｚ程度が限界となっている。
【００１２】
一方、電力系統保護制御装置の保護制御演算にはアナログ電気量のうち数百Ｈｚの帯域成分が必要であるので、Ａ／Ｄ変換時の折り返し誤差を防止し、かつ必要な帯域を通過させる必要がある。そのためには、アナログフィルタに急峻な遮断特性が必要であり、２〜４次のアクティブフィルタが必要であり、フィルタ回路の規模が大きくなっている。またフィルタ特性の精密な管理が必要であり、高精度の抵抗、コンデンサの使用が必要である。これらにより、実装スペースの削減や回路の集積化が困難となっている。
【００１３】
また、逐次比較型Ａ／Ｄ変換器の場合、高分解能を確保するには、内部キャパシタアレイに非常に高い精度が求められ、集積化の制約条件となる。また最適なトリミングやキャリブレーションを行っても、分解能は１６ビット程度が限界であり、実際には変換時のノイズにより、さらに数ビット有効分解能が悪化する。限られた分解能で必要な保護制御演算の演算精度を確保するには、各種の配慮が必要となる。
【００１４】
本発明の目的は、アナログ入力回路を構成するアナログフィルタ及びＡ／Ｄ変換器に大規模かつ高精度の回路を用いることなく、アナログ入力回路の実装スペースの削減や回路の集積化を図ることができる電力系統保護制御装置を提供することである。
【課題を解決するための手段】
【００１５】
本発明に係わる電力系統保護制御装置は、電力系統からの電気量を導入する入力変成器と、前記入力変成器からの出力をディジタル量に変換するアナログ／ディジタル変換手段と、前記アナログ／ディジタル変換手段で変換されたディジタル量を用いて電力系統の状態に関する演算を行う演算手段と、前記演算手段の演算結果に応じて電力系統に制御出力を行う出力手段とを備えた電力系統保護制御装置において、前記アナログ／ディジタル変換手段は、前記入力変成器からの出力信号をフィルタ処理するアナログフィルタと、前記アナログフィルタからの出力信号をΔΣ変調するΔΣ変調器と、前記ΔΣ変調器からの変調出力をディジタルフィルタ処理かつ間引き処理を行うデシメーションフィルタとを備えたことを特徴とする。
【発明の効果】
【００１６】
本発明によれば、アナログ入力回路を構成するアナログフィルタ及びＡ／Ｄ変換器に大規模かつ高精度の回路を用いることなく、アナログ入力回路の実装スペースの削減や回路の集積化を図ることができる。
【発明を実施するための最良の形態】
【００１７】
図１は本発明の実施の形態に係わる電力系統保護制御装置の実施例１を示す構成図である。本発明は、Ａ／Ｄ変換機能の方式としてΔΣ方式を適用したものである。すなわち、図２２に示した従来例に対し、サンプルホールド回路１６、マルチプレクサ１７、Ａ／Ｄ変換器１８に代えて、ΔΣ変換器２０、デシメーションフィルタ２１を設け、アナログフィルタ１５、ΔΣ変換器２０及びデシメーションフィルタ２１でアナログ／ディジタル変換手段２２を形成し、このアナログ／ディジタル変換手段２２にて、入力変成器１４からの出力をディジタル量に変換するようにしたものである。
【００１８】
図１において、電力系統２３からの系統電気量は、アナログ入力回路１１の入力変成器１４に導入され、電子回路で扱えるレベルに変換される。電子回路で扱えるレベルに変換された系統電気量は、アナログ／ディジタル変換手段２２のアナログフィルタ１５に入力され、不要な高周波成分の除去が行われる。アナログフィルタ１５からの出力は、ΔΣ変調器２０に入力され、所定の動作周波数（変調周波数と呼ぶ）でアナログ量からディジタル量へのΔΣ変調が行われる。そして、ΔΣ変調器２０から出力される変調器出力は、デシメーションフィルタ２１により高周波成分の除去を行うとともに所定の周波数にデータを間引いて、所定の保護演算に必要なサンプリング周波数（最終サンプリング周波数と呼ぶ）のＡ／Ｄ変換データとして出力される。ΔΣ変調器２０の変調周波数は、最終サンプリング周波数よりも高い周波数とする。演算手段１２では、アナログ／ディジタル変換手段２２のデシメーションフィルタ２１により得られたＡ／Ｄ変換データを元に、電力系統の事故発生状態の判定を行う。出力手段１３では演算手段１２の演算結果に応じて電力系統を保護するための出力を行う。
【００１９】
ここで、アナログ／ディジタル変換手段２２のΔΣ変調器２０では、最終サンプリング周波数より高い周波数でアナログ量をサンプリングし、デシメーションフィルタ２１でフィルタ処理を行うことにより、回路上で発生するノイズ及び外来ノイズを低減できる。また、ΔΣ変調器２０でのΔΣ変調により、変調時の量子化ノイズが高周波域にノイズシェーピングされ、デシメーションフィルタ２１にて除去されるため、量子化ノイズの低減が可能であり、高精度のＡ／Ｄ変換が可能となる。
【００２０】
図２はアナログフィルタ１５の特性の説明図である。いま、サンプリング周波数をｆｓとした場合、ｆｓ／２の周波数を境に折り返し誤差が発生するため、演算手段１５での保護制御演算に必要な帯域ｆｂへの影響を抑えるためには（ｆｓ−ｆｂ）より高い周波数の信号は減衰させる必要がある。なお、ｆｂ〜（ｆｓ−ｆｂ）の間にある信号は後段のデシメーションフィルタ２１またはさらに後段の演算手段１２や出力手段１３内にあるディジタルフィルタでカットする。
【００２１】
従来例の逐次比較型のＡ／Ｄ変換器１８とマルチプレクサ１７とを用いた構成での一例として、必要な帯域ｆｂを１ｋＨｚ以内程度、サンプリング周波数ｆｓを５ｋＨｚ前後とした場合、ｆｓ−ｆｂにおける減衰量を仮に４０ｄＢとした場合は、２次のローパスフィルタ（４０ｄＢ／ｄｅｃ）、減衰量を６０ｄＢとした場合は３次のローパスフィルタ（６０ｄＢ／ｄｅｃ）が必要となる。このような周波数領域で高次のフィルタを組む場合には、通常、能動素子を用いたアクティブフィルタが必要となる。図３は２次のアクティブローパスフィルタの一例の回路図であり、３次以上の高次の場合は、さらに複雑な回路を構成する必要がある。
【００２２】
一方、ΔΣ変調を用いた場合は、サンプリング周波数を一般に数１００ｋＨｚ〜１ＭＨｚ以上と高くすることが可能である。図４はΔΣ変調を用いた場合のアナログフィルタ１５の特性の説明図である。ΔΣ変調を用いた場合は、図４のように、サンプリング周波数での必要減衰量Ａが同じでも、フィルタの減衰特性を緩くすることができ、１次のローパスフィルタ（２０ｄＢ／ｄｅｃ）でも必要な減衰量を得ることができる。フィルタが１次で良くカットオフ周波数も高くできるため、抵抗とコンデンサという受動素子のみで構成することが可能となる。
【００２３】
図５は、本発明の実施の形態で使用可能なアナログフィルタ１５の一例の回路図である。図５に示すように、本発明の実施の形態では、抵抗とコンデンサという受動素子のみで構成したアナログフィルタ１５を使用することが可能となる。従って、少ない受動素子のみで構成可能であるため、実装スペースの削減が可能となる。またアナログフィルタ１５を構成するコンデンサや抵抗に対する精度の要求が緩くなるため、回路の集積化に有利となる。
【００２４】
図６は本発明の実施の形態に係わる電力系統保護制御装置の実施例２を示す構成図である。この実施例２は、複数個（Ｎ個）の入力変成器１４からの入力を処理できるようにしたものであり、アナログ／ディジタル変換手段２２の構成として、アナログフィルタ１５と、ΔΣ変調器２０と、デシメーションフィルタ２１とをＮ個複数並列に設けたものである。
【００２５】
ΔΣ変調器２０の場合は、回路構成が簡単のため、このように複数並列に設けることが可能となり、各チャンネル毎の電気量のサンプリング周波数（ΔΣ変調器の変調周波数）を高くすることが可能となる。このことから、実施例１で述べたようにアナログフィルタ１５の特性を緩和でき、アナログフィルタ１５を受動素子のみで構成することが可能となる。これにより、実装スペースの削減が可能となり、またアナログフィルタ１５を構成するコンデンサや抵抗に対する精度の要求が緩くなるため、回路の集積化に有利となる効果が得られる。
【００２６】
図７は本発明の実施の形態に係わる電力系統保護制御装置の実施例３を示す構成図である。この実施例３は、図６に示した実施例２に対し、複数個（Ｎ個）の入力変成器１４からの入力を処理できるようにしたアナログ／ディジタル変換手段２２において、アナログフィルタ１５と、ΔΣ変調器２０と、デシメーションフィルタ２１とのうち、アナログフィルタ１５とΔΣ変調器２０とをモノリシックＩＣの集積回路２４に集積したものである。
【００２７】
前述したように、アナログフィルタ１５は抵抗とコンデンサとで構成することが可能であり、アナログフィルタ１５を構成するコンデンサと抵抗に対する精度の要求が緩くなるため、このようにΔΣ変調器２０は複数チャンネルのアナログフィルタ１５を含めて集積化することが可能となる。この回路の集積化により実装スペースの削減が可能であり回路を経済的に構成できる効果が得られる。
【００２８】
図８は本発明の実施の形態に係わる電力系統保護制御装置の実施例４を示す構成図である。この実施例４は、図７に示した実施例３に対し、さらにデシメーションフィルタ２１も含めて集積回路２４に集積したものである。すなわち、複数個（Ｎ個）の入力変成器１４からの入力を処理できるようにしたアナログ／ディジタル変換手段２２において、アナログ／ディジタル変換手段２２のアナログフィルタ１５と、ΔΣ変調器２０と、デシメーションフィルタ２１とのすべてを集積回路２４に集積したものである。この構成でも回路の集積化により実装スペースの削減が可能であり回路を経済的に構成できる効果が得られる。
【００２９】
図９は本発明の実施の形態に係わる電力系統保護制御装置の実施例５を示す構成図である。この実施例５は、図６に示した実施例２に対し、複数個（Ｎ個）の入力変成器１４からの入力を処理できるようにしたアナログ／ディジタル変換手段２２において、アナログ／ディジタル変換手段２２のアナログフィルタ１５と、ΔΣ変調器２０と、デシメーションフィルタ２１とのうち、ΔΣ変調器２０のみを集積回路２４に集積したものである。
【００３０】
図１０は本発明の実施の形態に係わる電力系統保護制御装置の実施例６を示す構成図である。この実施例６は、アナログ／ディジタル変換手段２２のアナログフィルタ１５と、ΔΣ変調器２０と、デシメーションフィルタ２１とのうち、ΔΣ変調器２０と、デシメーションフィルタ２１とを集積回路２４に集積したものである。
【００３１】
図１１は本発明の実施の形態に係わる電力系統保護制御装置の実施例７を示す構成図である。この実施例７は、図１に示した実施例１に対し、１個の入力変成器１４からの入力を処理できるようにしたアナログ／ディジタル変換手段２２において、アナログ／ディジタル変換手段２２のアナログフィルタ１５と、ΔΣ変調器２０と、デシメーションフィルタ２１とのうち、アナログフィルタ１５とΔΣ変調器２０を集積回路２４に集積したものである。
【００３２】
図１２は本発明の実施の形態に係わる電力系統保護制御装置の実施例８を示す構成図である。この実施例８は、図１に示した実施例１に対し、１個の入力変成器１４からの入力を処理できるようにしたアナログ／ディジタル変換手段２２において、アナログ／ディジタル変換手段２２のアナログフィルタ１５と、ΔΣ変調器２０と、デシメーションフィルタ２１とのすべてを集積回路２４に集積したものである。
【００３３】
これら図７乃至図１２の構成のいずれの回路であっても集積化により実装スペースの削減が可能であり回路を経済的に構成できる効果が得られる。
【００３４】
図１３は本発明の実施の形態に係わる電力系統保護制御装置の実施例９を示す構成図である。図１３ではアナログ入力回路１１のアナログ／ディジタル変換手段２２の構成を示している。この実施例９は、アナログ／ディジタル変換手段２２のデシメーションフィルタ２１は、移動平均を行う複数個の移動平均回路２５ａ〜２５ｎと、最終サンプリング周波数で間引きを行う間引き回路２６とを直列接続して構成したものである。
【００３５】
図１３において、アナログフィルタ１５を通過しΔΣ変調器２０でΔΣ変調されたディジタルの変調出力を、移動平均回路２５ａ〜２５ｎで順次処理を行う。移動平均回路２５ａ〜２５ｎは、ある時点から過去に遡り複数サンプルのディジタル値の和を出力するものである。ｎ段目の移動平均回路２５ｎからの出力は間引き回路２６に入力され、最終サンプリング周波数毎にデータを間引いて出力を行う。これにより、ΔΣ変調器２０を用いた場合に必要な性能（変換精度、遅延特性）を得ることができる。
【００３６】
図１４は、図１３に示した実施例９のΔΣ変調による回路仕様の一例の説明図である。最終サンプリング周波数をｆｓとし、アナログフィルタ１５には１次のローパスフィルタを用いており、カットオフ周波数は最終サンプリング周波数ｆｓの０．０８４倍としている。
【００３７】
Ａ／Ｄ変換精度については目標となるＳＮＲ（＝Ｓ／Ｎ比）１００ｄＢ以上を確保するため、ΔΣ変調器２０の次数を２次とし、ΔΣ変調器２０の動作周波数（オーバサンプリング周波数）をｆｓ×６４とし、デシメーションフィルタ２１には６４タップの移動平均×４段としている。
【００３８】
ΔΣ変調器２０の動作周波数（オーバサンプリング周波数）をｆｓの６４倍と高くすることにより、折り返し誤差の問題なく受動素子のみによる１次ローパスフィルタを使用することを可能としている。変換遅延特性についても、アナログフィルタ１５、ΔΣ変調器２０、デシメーションフィルタ２１の各仕様とすることにより、必要な性能を満たすことができる。
【００３９】
図１５は本発明の実施の形態におけるΔΣ方式（仕様Ａ）で構成した場合とＡ／Ｄ変換機能を逐次比較方式（仕様Ｂ）で構成した場合との性能比較の説明図であり、図１６は図１５で用いた逐次比較型のＡ／Ｄ変換器の構成図、図１７は図１５で用いた逐次比較型のＡ／Ｄ変換器の仕様の説明図である。図１６に示すように、図１５で用いた逐次比較型のＡ／Ｄ変換器は、アクティブローパス２７と１６ビット逐次比較型Ａ／Ｄ変換器２８とから構成されている。また、図１７に示すように、その仕様は、アナログフィルタ１５は３次のローパスフィルタで、カットオフ周波数は最終サンプリング周波数ｆｓの０．０８４倍の０．０８４×ｆｓとしており、Ａ／Ｄ変換器は１６ビット逐次比較型Ａ／Ｄ変換器である。
【００４０】
この場合、図１５から分かるように、ΔΣ方式（仕様Ａ）は逐次比較方式（仕様Ｂ）と比較して、精度（ＳＮＲ）と遅延時間とで同等の性能が得られている。
【００４１】
図１８は本発明の実施の形態に係わる電力系統保護制御装置の実施例１０を示す構成図である。図１８ではアナログ入力回路１１のアナログ／ディジタル変換手段２２の構成を示している。この実施例１０は、アナログ／ディジタル変換手段２２のデシメーションフィルタ２１は、移動平均を行う複数個の移動平均回路２５ａ〜２５ｎと、中間の周波数で間引きを行う間引き回路２６ａと、ＦＩＲフィルタ２９と、最終サンプリング周波数での間引きを行う間引き回路２６ｂとを直列接続して構成したものである。
【００４２】
図１９はＦＩＲ型フィルタ２９の一例の回路図である。ＦＩＲ型フィルタ２９は、図１９に示すように、下記の（１）式により過去Ｎ点分のデータについて、所定の係数を乗じその和を求めるものである。
【数１】
2010074901.tif 000003
【００４３】
ΔΣ方式において、オーバサンプリングされたデータを一度にフィルタリングしようとすると、デシメーションフィルタ２１のタップ数が多くなり、フィルタ係数の精度も求められるので信号の遅れ時間が大きくなる。そこで、図１９のように、簡単な係数のディジタルフィルタ（複数個の移動平均回路２５ａ〜２５ｎ）を通して一度データを間引いてから、後段でさらに精度の高いディジタルフィルタ処理を行うことにより、上記の問題を避けることができる。なお、ＦＩＲフィルタ２９の場合、通過域でのゲイン平坦性を高めることができるとともに、安定性の面で有利である。
【００４４】
図２０は本発明の実施の形態に係わる電力系統保護制御装置の実施例１１を示す構成図である。図２０ではアナログ入力回路１１のアナログ／ディジタル変換手段２２の構成を示している。この実施例１１は図１８に示した実施例１０に対し、ＦＩＲフィルタ２９に代えてＩＩＲ型フィルタ３０としたものである。
【００４５】
図２１はＩＩＲ型フィルタ３０の一例の回路図である。ＩＩＲ型フィルタ３０は、図２１に示すように、過去の入力データとともに、過去の出力データも用いて下記の（２）式により出力を行う。
【数２】
2010074901.tif 000004
【００４６】
ＩＩＲフィルタ３０ではＦＩＲフィルタ２９と比べ、低次のフィルタでも急峻な特性が可能であり、ハードウエアの簡素化ができる効果がある。
【００４７】
以上述べたように、本発明の実施の形態によれば、Ａ／Ｄ変換機能の方式としてΔΣ方式を適用したので、Ａ／Ｄ変換機能の回路を大幅に簡素化できる。その結果、各入力チャンネル毎にＡ／Ｄ変換機能を設けることができ、マルチプレクサによる切り替えを必要としなくなる。また、サンプリング速度を高速化することにより、折り返し誤差を軽減することができることから、アナログフィルタ１５を簡素な１次回路とすることができる。従って、入力回路全体を簡素化し、集積化可能なものとするとともに、Ａ／Ｄ変換精度・遅延特性など必要な性能を確保できる。
【図面の簡単な説明】
【００４８】
【図１】本発明の実施の形態に係わる電力系統保護制御装置の実施例１を示す構成図。
【図２】アナログフィルタの特性の一例の説明図。
【図３】２次のアクティブローパスフィルタの一例の回路図。
【図４】ΔΣ変調を用いた場合のアナログフィルタの特性の一例の説明図。
【図５】本発明の実施の形態で使用可能なアナログフィルタの一例の回路図。
【図６】本発明の実施の形態に係わる電力系統保護制御装置の実施例２を示す構成図。
【図７】本発明の実施の形態に係わる電力系統保護制御装置の実施例３を示す構成図。
【図８】本発明の実施の形態に係わる電力系統保護制御装置の実施例４を示す構成図。
【図９】本発明の実施の形態に係わる電力系統保護制御装置の実施例５を示す構成図。
【図１０】本発明の実施の形態に係わる電力系統保護制御装置の実施例６を示す構成図。
【図１１】本発明の実施の形態に係わる電力系統保護制御装置の実施例７を示す構成図。
【図１２】本発明の実施の形態に係わる電力系統保護制御装置の実施例８を示す構成図。
【図１３】本発明の実施の形態に係わる電力系統保護制御装置の実施例９を示す構成図。
【図１４】図１３に示した実施例９のΔΣ変調による回路仕様の一例の説明図。
【図１５】本発明の実施の形態におけるΔΣ方式（仕様Ａ）で構成した場合とＡ／Ｄ変換機能を逐次比較方式（仕様Ｂ）で構成した場合との性能比較の説明図。
【図１６】図１５で用いた逐次比較型のＡ／Ｄ変換器の構成図。
【図１７】図１５で用いた逐次比較型のＡ／Ｄ変換器の仕様の説明図。
【図１８】本発明の実施の形態に係わる電力系統保護制御装置の実施例１０を示す構成図。
【図１９】本発明の実施例１０におけるＦＩＲフィルタの一例の回路図。
【図２０】本発明の実施の形態に係わる電力系統保護制御装置の実施例１１を示す構成図。
【図２１】本発明の実施例１１におけるＩＩＲフィルタの一例の構成図。
【図２２】従来の電力系統保護制御装置の一例を示す構成図。
【符号の説明】
【００４９】
１１…アナログ入力回路、１２…演算手段、１３…出力手段、１４…入力変成器、１５…アナログフィルタ、１６…サンプルホールド回路、１７…マルチプレクサ、１８…Ａ／Ｄ変換器、１９…高調波発生装置、２０…ΔΣ変換器、２１…デシメーションフィルタ、２２…アナログ／ディジタル変換手段、２３…電力系統、２４…集積回路、２５…移動平均回路、２６…間引き回路、２７…アクティブローパス、２８…１６ビット逐次比較型Ａ／Ｄ変換器、２９…ＦＩＲフィルタ、３０…ＩＩＲフィルタ
【図１】
2010074901.tif 000005
【図２】
2010074901.tif 000006
【図３】
2010074901.tif 000007
【図４】
2010074901.tif 000008
【図５】
2010074901.tif 000009
【図６】
2010074901.tif 000010
【図７】
2010074901.tif 000011
【図８】
2010074901.tif 000012
【図９】
2010074901.tif 000013
【図１０】
2010074901.tif 000014
【図１１】
2010074901.tif 000015
【図１２】
2010074901.tif 000016
【図１３】
2010074901.tif 000017
【図１４】
2010074901.tif 000018
【図１５】
2010074901.tif 000019
【図１６】
2010074901.tif 000020
【図１７】
2010074901.tif 000021
【図１８】
2010074901.tif 000022
【図１９】
2010074901.tif 000023
【図２０】
2010074901.tif 000024
【図２１】
2010074901.tif 000025
【図２２】
2010074901.tif 000026