(57)【要約】【課題】新たなベリファイ読み出し技術により書き込み動作を高速化する。【解決手段】本発明の例に係る不揮発性半導体メモリは、第一及び第二セレクトゲートトランジスタと、第一及び第二セレクトゲートトランジスタの間に直列接続される複数のメモリセルと、複数のメモリセルのうち読み出し対象となる選択メモリセルに接続される選択ワード線と、複数のメモリセルのうち選択メモリセル以外の非選択メモリセルに接続される非選択ワード線と、ベリファイ読み出し時に、選択ワード線に選択読み出し電位を印加し、非選択ワード線に選択読み出し電位よりも高い非選択読み出し電位を印加する電位発生回路と、選択読み出し電位が第一値Ｖ１であるとき、選択メモリセルに流れるセル電流が二つの値Ｘ，Ｙにより区分される三つの領域のいずれに属するかを判定し、選択メモリセルの閾値を三つのグループのうちの一つに分類する制御回路とを備える。【選択図】図１３
2010134984.tif 000002
【特許請求の範囲】
【請求項１】
第一及び第二セレクトゲートトランジスタと、前記第一及び第二セレクトゲートトランジスタの間に直列接続される複数のメモリセルと、前記第一セレクトゲートトランジスタに接続されるソース線と、前記第二セレクトゲートトランジスタに接続されるビット線と、前記複数のメモリセルのうち読み出し対象となる選択メモリセルに接続される選択ワード線と、前記複数のメモリセルのうち前記選択メモリセル以外の非選択メモリセルに接続される非選択ワード線と、ベリファイ読み出し時に、前記選択ワード線に選択読み出し電位を印加し、前記非選択ワード線に前記選択読み出し電位よりも高い非選択読み出し電位を印加する電位発生回路と、前記選択読み出し電位が第一値であるとき、前記選択メモリセルに流れるセル電流が二つの値により区分される三つの領域のいずれに属するかを判定することにより、前記選択メモリセルの閾値を三つのグループのうちの一つに分類する制御回路とを具備することを特徴とする不揮発性半導体メモリ。
【請求項２】
前記三つのグループは、前記選択メモリセルの閾値が第一閾値範囲内にある書き込み不足の第一グループと、前記選択メモリセルの閾値が前記第一閾値範囲よりも高い第二閾値範囲内にある書き込み不足の第二グループと、前記選択メモリセルの閾値が前記第二閾値範囲よりも高い第三閾値範囲内にある書き込み完了の第三グループとから構成され、
前記制御回路は、前記ベリファイ読み出し後の書き込み時に、前記選択メモリセルの閾値が前記第一グループに分類されたとき、前記ビット線を第一電位に設定し、前記選択メモリセルの閾値が前記第二グループに分類されたとき、前記ビット線を前記第一電位よりも高い第二電位に設定し、前記選択メモリセルの閾値が前記第三グループに分類されたとき、前記ビット線を第二電位よりも高い第三電位に設定する
ことを特徴とする請求項１に記載の不揮発性半導体メモリ。
【請求項３】
前記ビット線に接続されるセンスノードと、前記セル電流により前記センスノードの電荷を放電し始める放電開始時から第一期間が経過した第一時点での前記センスノードの電位をラッチする第一ラッチ回路と、前記放電開始時から前記第一期間よりも長い第二期間が経過した第二時点での前記センスノードの電位をラッチする第二ラッチ回路とをさらに具備し、
前記制御回路は、前記第一及び第二ラッチ回路にラッチされた電位に基づいて、前記三つの領域のいずれに属するかを判定することを特徴とする請求項１又は２に記載の不揮発性半導体メモリ。
【請求項４】
前記ビット線に接続され、プリチャージ電位が互いに異なる第一及び第二センスノードと、前記セル電流により前記第一センスノードの電荷を放電し始める放電開始時から第一期間が経過した第一時点での前記第一センスノードの電位をラッチする第一ラッチ回路と、前記セル電流により前記第二センスノードの電荷を放電し始める放電開始時から第二期間が経過した第二時点での前記第二センスノードの電位をラッチする第二ラッチ回路とをさらに具備し、
前記制御回路は、前記第一及び第二ラッチ回路にラッチされた電位に基づいて、前記三つの領域のいずれに属するかを判定することを特徴とする請求項１又は２に記載の不揮発性半導体メモリ。
【請求項５】
前記複数のメモリセルの各々は、三値以上の多値を記憶する多値記憶セルであり、
前記選択読み出し電位としての前記第一値は、前記多値を実現するために予め設定される異なる二つ以上の値のうちから選択される一つの値である
ことを特徴とする請求項１乃至４のいずれか１項に記載の不揮発性半導体メモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性半導体メモリのベリファイ読み出し動作に関する。
【背景技術】
【０００２】
複数のメモリセルにより一つのセルユニットが構成される不揮発性半導体メモリ、例えば、ＮＡＮＤフラッシュメモリ（例えば、特許文献１を参照）では、動作電圧の低電圧化や、一つのメモリセルに三値以上を記憶させる多値化などにより、書き込み状態のメモリセルの閾値分布の幅を狭くすることが要求されている。
【０００３】
この要求を満たすために、ＱＰＷ(Quick Pass Write)という書き込み手法が提案されている。ＱＰＷは、書き込み後のメモリセルの閾値を、第一閾値範囲内にある書き込み不足の第一グループ、第一閾値範囲よりも高い第二閾値範囲内にある書き込み不足の第二グループ、及び、第二閾値範囲よりも高い第三閾値範囲内にある書き込み完了の第三グループのうちの一つに分類し、再書き込み時に、これら三つの分類に応じて書き込み条件を変える技術である。
【０００４】
例えば、再書き込み時に、第一グループに分類されたメモリセルに対しては、ビット線を第一電位に設定して通常の書き込みを行い、第二グループに分類されたメモリセルに対しては、ビット線を第一電位よりも高い第二電位に設定して、通常書き込みよりも弱い（閾値変動幅が少ない）書き込みを行い、第三グループに分類されたメモリセルに対しては、ビット線を第二電位よりも高い第三電位に設定して書き込みを禁止する。
【０００５】
しかし、ＱＰＷでは、書き込み後のメモリセルの閾値を三つのグループに分類するために、二回のベリファイ読み出し動作が必要になる。
【０００６】
例えば、一回目のベリファイ読み出し時に、選択ワード線に第一ベリファイ読み出し電位を印加して、書き込み後のメモリセルの閾値を読み出し、第一グループに属するか否かを判定する。また、二回目のベリファイ読み出し時に、選択ワード線に第二ベリファイ読み出し電位を印加して、書き込み後のメモリセルの閾値を読み出し、第二及び第三グループのいずれに属するかを判定する。
【０００７】
このように、ＱＰＷでは、二回のベリファイ読み出しが必要になるため、書き込み時間の増加という問題が発生する。特に、多値化された不揮発性半導体メモリでは、さらに、書き込み前にメモリセルのデータロードなどの動作が加わるため、書き込み時間の増加が深刻な問題となっている。
【特許文献１】米国特許出願公開第２００４／０１０９３５７明細書
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、書き込み動作を高速化するための新たなベリファイ読み出し技術について提案する。
【課題を解決するための手段】
【０００９】
本発明の例に係る不揮発性半導体メモリは、第一及び第二セレクトゲートトランジスタと、前記第一及び第二セレクトゲートトランジスタの間に直列接続される複数のメモリセルと、前記第一セレクトゲートトランジスタに接続されるソース線と、前記第二セレクトゲートトランジスタに接続されるビット線と、前記複数のメモリセルのうち読み出し対象となる選択メモリセルに接続される選択ワード線と、前記複数のメモリセルのうち前記選択メモリセル以外の非選択メモリセルに接続される非選択ワード線と、ベリファイ読み出し時に、前記選択ワード線に選択読み出し電位を印加し、前記非選択ワード線に前記選択読み出し電位よりも高い非選択読み出し電位を印加する電位発生回路と、前記選択読み出し電位が第一値であるとき、前記選択メモリセルに流れるセル電流が二つの値により区分される三つの領域のいずれに属するかを判定することにより、前記選択メモリセルの閾値を三つのグループのうちの一つに分類する制御回路とを備える。
【発明の効果】
【００１０】
本発明によれば、新たなベリファイ読み出し技術により書き込み動作を高速化できる。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照しながら、本発明の例を実施するための最良の形態について詳細に説明する。
【００１２】
１．  概要  
本発明の例では、ＱＰＷを実行するに当たり、一回のベリファイ読み出しにより、書き込み対象である選択メモリセルの三つの閾値状態を識別する。
【００１３】
具体的には、選択ワード線に印加する選択読み出し電位を一定値とし、この時、選択メモリセルに流れるセル電流が二つの値により区分される三つの領域のいずれに属するかを判定することにより、選択メモリセルの閾値を三つのグループのうちの一つに分類する。
【００１４】
選択メモリセルに流れるセル電流の大きさの判定は、例えば、そのセル電流によりセンスノードの電荷を放電し始める放電開始時から第一期間が経過した第一時点でのセンスノードの電位と、放電開始時から第一期間よりも長い第二期間が経過した第二時点でのセンスノードの電位とに基づいて行うことができる。
【００１５】
本発明の例によれば、一回のベリファイ読み出しにより選択メモリセルの閾値を三つのグループに分類できるため、二回のベリファイ読み出しにより選択メモリセルの閾値を分類する場合に比べて、ベリファイ読み出し時間の短縮による書き込み動作の高速化を実現できる。
【００１６】
２．  不揮発性半導体メモリ  
まず、本発明の対象となる不揮発性半導体メモリについて、ＮＡＮＤフラッシュメモリを例に説明する。
【００１７】
図１は、ＮＡＮＤフラッシュメモリを示している。
【００１８】
メモリセルアレイ１１は、複数のＮＡＮＤブロックＢＫ１，ＢＫ２，・・・ＢＫｎを有する。複数のＮＡＮＤブロックＢＫ１，ＢＫ２，・・・ＢＫｎの各々は、ＮＡＮＤセルユニットを有する。
【００１９】
データ回路１２は、読み出し／書き込み時にページデータを一時的にラッチする複数のセンスアンプ（ページバッファ）を有する。Ｉ／Ｏ(input/output)バッファ１３は、データのインターフェイス回路として、アドレスバッファ１４は、アドレス信号のインターフェイス回路として機能する。
【００２０】
アドレス信号には、ブロックアドレス信号、ロウアドレス信号及びカラムアドレス信号が含まれる。
【００２１】
ロウデコーダ１５は、ブロックアドレス信号に基づいて、複数のブロックＢＫ１，ＢＫ２，・・・ＢＫｎのうちの１つを選択し、ロウアドレス信号に基づいて、選択されたブロック内の複数のワード線のうちの１つを選択する。
【００２２】
ワード線ドライバ１６は、選択されたブロック内の複数のワード線を駆動する。
【００２３】
カラムデコーダ１７は、カラムアドレス信号に基づいて、複数のセンスアンプのうちから所定数を選択し、選択された所定数のセンスアンプをＩ／Ｏバッファ１３に接続する。
【００２４】
ベリファイ回路１８は、書き込み時に、正確にデータが書き込めたか否かを検証する。ベリファイ回路１８は、ベリファイ読み出し時に選択メモリセルから読み出されたデータを書き込みデータと比較し、書き込み完了／未完了を判断する。
【００２５】
電位発生回路１９は、読み出し時に、選択ワード線に選択読み出し電位を印加し、非選択ワード線に選択読み出し電位よりも高い非選択読み出し電位を印加する。
【００２６】
制御回路２０は、データ回路１２、Ｉ／Ｏバッファ１３、アドレスバッファ１４、ロウデコーダ１５、ワード線ドライバ１６、カラムデコーダ１７、ベリファイ回路１８及び電位発生回路１９の動作を制御する。
【００２７】
図２は、メモリセルアレイ内の一つのＮＡＮＤブロックを示している。
【００２８】
ＮＡＮＤセルユニット２１は、ソース線側セレクトゲートトランジスタＳ０１と、ビット線側セレクトゲートトランジスタＳ０２と、これらの間に直列接続されるｉ（ｉは、２以上の自然数）個のメモリセルＭＣ００，ＭＣ０１，ＭＣ０２，…ＭＣ０（ｉ−３），ＭＣ０（ｉ−２），ＭＣ０（ｉ−１）とから構成される。
【００２９】
二本のセレクトゲート線ＳＧＳ，ＳＧＤ及びｉ本のワード線ＷＬ０，ＷＬ１，ＷＬ２，…ＷＬ（ｉ−３），ＷＬ（ｉ−２），ＷＬ（ｉ−１）は、第一方向に延びる。ｊ（ｊは、二以上の自然数）本のビット線ＢＬ０，ＢＬ１，…ＢＬ（ｊ−１）は、第一方向に直交する第二方向に延びる。
【００３０】
ソース線側セレクトゲートトランジスタＳ０１は、ソース線ＣＥＬＳＲＣに接続され、ビット線側セレクトゲートトランジスタＳ０２は、ビット線ＢＬ０に接続される。
【００３１】
これらメモリセルアレイは、ウェル領域ＣＰＷＥＬＬ内に配置される。
【００３２】
図３乃至図５は、それぞれ、メモリセルアレイ、ワード線ドライバ及びデータ回路の位置関係を示している。
【００３３】
図３の例では、メモリセルアレイ１１の第一方向の一端にワード線ドライバ１６が配置され、メモリセルアレイ１１の第二方向の両端にそれぞれデータ回路（センスアンプ）１２Ａ，１２Ｂが配置される。
【００３４】
図４の例では、メモリセルアレイ１１の第一方向の両端にそれぞれワード線ドライバ１６Ａ，１６Ｂが配置され、メモリセルアレイ１１の第二方向の一端にデータ回路（センスアンプ）１２が配置される。
【００３５】
図５の例では、メモリセルアレイ１１の第一方向の両端にそれぞれワード線ドライバ１６Ａ，１６Ｂが配置され、メモリセルアレイ１１の第二方向の両端にそれぞれデータ回路（センスアンプ）１２Ａ，１２Ｂが配置される。
【００３６】
これらのレイアウトは、例えば、メモリセルアレイ１１内の全てのビット線を同時に駆動してページデータを読み出すＡＢＬ(All Bit Line)センス方式に適用される。
【００３７】
ここで注意しなければならない点は、本発明の例は、選択ワード線に印加する選択読み出し電位を一定値とし、選択メモリセルに流れるセル電流の大きさに基づいて、選択メモリセルの閾値を分類する、ということに特徴を有する点である。
【００３８】
即ち、データ回路内のセンスアンプは、電流検知タイプであることが必要である。
【００３９】
ＡＢＬセンス方式は、メモリセルアレイ内の複数のビット線を選択ビット線とシールドビット線とに分けるコンベンショナルなセンス方式（電圧検知タイプ）とは異なり、電流検知タイプであるため、この要求に合致する。
【００４０】
３．  本発明の原理
本発明の例は、ＱＰＷを前提とする。
【００４１】
ＱＰＷは、書き込み状態のメモリセルの閾値分布の幅を狭くするために、書き込み後のメモリセル（選択メモリセル）の閾値を三つのグループに分類し、この分類に応じて、再書き込み時の書き込み条件を変える技術である。
【００４２】
三つのグループは、例えば、図６（二値の場合）及び図７（四値の場合）に示すように、選択メモリセルの閾値が第一閾値範囲Ａ内にある第一グループと、選択メモリセルの閾値が第一閾値範囲Ａよりも高い第二閾値範囲Ｂ内にある第二グループと、選択メモリセルの閾値が第二閾値範囲Ｂよりも高い第三閾値範囲Ｃ内にある第三グループとから構成される。
【００４３】
第一グループ内のメモリセルは、その閾値が書き込みの目的である第三閾値範囲から遠い位置にある書き込み不足セルである。また、第二グループ内のメモリセルは、その閾値が書き込みの目的である第三閾値範囲に近い位置にある書き込み不足セル（これを「ＱＰＷセル」と称する）である。さらに、第三グループ内のメモリセルは、その閾値が書き込みの目的である第三閾値範囲内にある書き込み完了セルである。
【００４４】
このため、再書き込み時に、第一グループに分類された書き込み不足セルに対しては、ビット線を第一電位に設定して通常の書き込みを行い、第二グループに分類されたＱＰＷセルに対しては、ビット線を第一電位よりも高い第二電位に設定して、通常書き込みよりも弱い（閾値変動幅が少ない）書き込みを行う。
【００４５】
また、第三グループに分類された書き込み完了セルに対しては、ビット線を第二電位よりも高い第三電位に設定して書き込みを禁止する。
【００４６】
ここで、コンベンショナルなＱＰＷでは、図６及び図７に示すように、ベリファイ読み出し時に選択ワード線に印加する選択読み出し電位として、二つの値（Ｖ１／ＶＬ１，Ｖ２／ＶＬ２，Ｖ３／ＶＬ３）を用いて、二回のベリファイ読み出しを行う。
【００４７】
また、非選択ワード線には、選択読み出し電位よりも高い非選択読み出し電位Ｖｒｅａｄを印加する。
【００４８】
図８は、ＡＢＬセンス方式に適用されるコンベンショナルなセンスアンプの第一例を示している。
【００４９】
このセンスアンプＳＡは、クランプ回路３２、プリチャージ回路３３、判別回路(discriminator)３４及びラッチ回路３５から構成される。
【００５０】
クランプ回路３２は、ＮチャネルＭＯＳトランジスタ３６，３７から構成される。プリチャージ回路３３は、ＰチャネルＭＯＳトランジスタ３８から構成される。判別回路３４は、ＰチャネルＭＯＳトランジスタ４０，４１、ＮチャネルＭＯＳトランジスタ４２及びキャパシタ３９から構成される。
【００５１】
ラッチ回路３５は、フリップフロップ接続された二つのインバータ、即ち、ＰチャネルＭＯＳトランジスタ４３，４４及びＮチャネルＭＯＳトランジスタ４５，４６を有する。ＰチャネルＭＯＳトランジスタ４７及びＮチャネルＭＯＳトランジスタ４８は、ラッチ回路３５の活性化／非活性化を制御するために使用される。
【００５２】
センスアンプＳＡとビット線ＢＬとの間には、クランプ回路としてのＮチャネルＭＯＳトランジスタ３１が接続される。ＮＡＮＤセルユニット２１は、ビット線ＢＬに接続される。ＮチャネルＭＯＳトランジスタ４９は、ビット線ＢＬの電荷を放電するために使用される。
【００５３】
図９は、図８のセンスアンプの動作波形を示している。
【００５４】
時刻ｔ１〜ｔ５において、一回目のベリファイ読み出しが行われ、時刻ｔ６〜ｔ１０において、二回目のベリファイ読み出しが行われる。
【００５５】
一回目のベリファイ読み出しでは、選択ワード線に、選択読み出し電位としてＸＶＬ（例えば、ＶＬ１）を印加し、非選択ワード線に、選択読み出し電位よりも高い非選択読み出し電位Ｖｒｅａｄ（例えば、５〜７Ｖ）を印加して、書き込み不足セル（第一グループ）の選別を行う。
【００５６】
センスノードＳＥＮは、予め、プリチャージ電位Ｖｐｒｅに設定される。ビット線ＢＬを一定電位（例えば、０．５Ｖ）に固定した状態で、制御信号ＦＬＴを“Ｈ”にすると、センスノードＳＥＮの電位は、選択メモリセルの閾値に応じて以下のようになる。
【００５７】
即ち、選択メモリセルの閾値が選択読み出し電位よりも低いときは、選択メモリセルにセル電流が流れ、センスノードＳＥＮの電位は、低下する。また、選択メモリセルの閾値が選択読み出し電位よりも高いときは、選択メモリセルにセル電流が流れず、センスノードＳＥＮの電位は、変化しない。
【００５８】
従って、制御信号ＦＬＴを“Ｈ”にしてから一定期間が経過した後、制御信号ＳＴＢを“Ｌ”にすると、センスノードＳＥＮの電位がラッチ回路にラッチされる。
【００５９】
例えば、選択メモリセルが書き込み不足セル（第一グループ）であるときは、その閾値が選択読み出し電位よりも低いため、選択メモリセルにセル電流が流れ、センスノードＳＥＮの電位は、低下する。このため、ラッチ回路の入力ノードＩＮＶは、“Ｈ”になり、ラッチ回路の出力ノードＬＡＴは、“Ｌ”になる。
【００６０】
この後、ＮチャネルＭＯＳトランジスタ３６がオフになり、センスノードＳＥＮがビット線ＢＬから切断される（ロックアウト動作）。また、ＮチャネルＭＯＳトランジスタ４９がオンになり、ビット線ＢＬが放電される。
【００６１】
また、選択メモリセルがＱＰＷセル（第二グループ）及び書き込み完了セル（第三グループ）であるときは、その閾値が選択読み出し電位よりも高いため、選択メモリセルにセル電流が流れず、センスノードＳＥＮの電位は、変化しない。このため、ラッチ回路の入力ノードＩＮＶは、“Ｌ”のままであり、ラッチ回路の出力ノードＬＡＴは、“Ｈ”になる。
【００６２】
このようにして、一回目のベリファイ読み出しにより、書き込み不足セル（第一グループ）の選別を行う。
【００６３】
二回目のベリファイ読み出しでは、選択ワード線に、選択読み出し電位としてＸＶ（例えば、Ｖ１）を印加し、非選択ワード線に、選択読み出し電位よりも高い非選択読み出し電位Ｖｒｅａｄを印加して、ＱＰＷセル（第二グループ）及び書き込み完了セル（第三グループ）の選別を行う。
【００６４】
ビット線ＢＬを一定電位（例えば、０．５Ｖ）に固定した状態で、制御信号ＦＬＴを“Ｈ”にすると、センスノードＳＥＮの電位は、選択メモリセルの閾値に応じて以下のようになる。
【００６５】
即ち、選択メモリセルの閾値が選択読み出し電位よりも低いときは、選択メモリセルにセル電流が流れ、センスノードＳＥＮの電位は、低下する。また、選択メモリセルの閾値が選択読み出し電位よりも高いときは、選択メモリセルにセル電流が流れず、センスノードＳＥＮの電位は、変化しない。
【００６６】
従って、制御信号ＦＬＴを“Ｈ”にしてから一定期間が経過した後、制御信号ＳＴＢを“Ｌ”にすると、センスノードＳＥＮの電位がラッチ回路にラッチされる。
【００６７】
例えば、選択メモリセルが書き込み不足セル（第一グループ）及びＱＰＷセル（第二グループ）であるときは、その閾値が選択読み出し電位よりも低いため、選択メモリセルにセル電流が流れ、センスノードＳＥＮの電位は、低下する。このため、ラッチ回路の入力ノードＩＮＶは、“Ｈ”になり、ラッチ回路の出力ノードＬＡＴは、“Ｌ”になる。
【００６８】
この後、ＮチャネルＭＯＳトランジスタ３６がオフになり、センスノードＳＥＮがビット線ＢＬから切断される（ロックアウト動作）。また、ＮチャネルＭＯＳトランジスタ４９がオンになり、ビット線ＢＬが放電される。
【００６９】
また、選択メモリセルが書き込み完了セル（第三グループ）であるときは、その閾値が選択読み出し電位よりも高いため、選択メモリセルにセル電流が流れず、センスノードＳＥＮの電位は、変化しない。このため、ラッチ回路の入力ノードＩＮＶは、“Ｌ”のままであり、ラッチ回路の出力ノードＬＡＴは、“Ｈ”になる。
【００７０】
このようにして、二回目のベリファイ読み出しにより、ＱＰＷセル（第二グループ）及び書き込み完了セル（第三グループ）の選別を行う。
【００７１】
図１０は、ＡＢＬセンス方式に適用されるコンベンショナルなセンスアンプの第二例を示している。
【００７２】
このセンスアンプＳＡは、クランプ回路３２、プリチャージ回路３３、判別回路(discriminator)３４及びラッチ回路３５から構成される。
【００７３】
クランプ回路３２は、ＮチャネルＭＯＳトランジスタ３６，３７，５０から構成される。プリチャージ回路３３は、ＰチャネルＭＯＳトランジスタ３８，５１から構成される。判別回路３４は、ＰチャネルＭＯＳトランジスタ４０，４１、ＮチャネルＭＯＳトランジスタ４２及びキャパシタ３９から構成される。
【００７４】
ラッチ回路３５は、フリップフロップ接続された二つのインバータ、即ち、ＰチャネルＭＯＳトランジスタ４３，４４及びＮチャネルＭＯＳトランジスタ４５，４６を有する。ＰチャネルＭＯＳトランジスタ４７及びＮチャネルＭＯＳトランジスタ４８は、ラッチ回路３５の活性化／非活性化を制御するために使用される。
【００７５】
センスアンプＳＡとビット線ＢＬとの間には、クランプ回路としてのＮチャネルＭＯＳトランジスタ３１が接続される。ＮＡＮＤセルユニット２１は、ビット線ＢＬに接続される。ＮチャネルＭＯＳトランジスタ４９は、ビット線ＢＬの電荷を放電するために使用される。
【００７６】
図１１は、図１０のセンスアンプの動作波形を示している。
【００７７】
時刻ｔ１〜ｔ５において、一回目のベリファイ読み出しが行われ、時刻ｔ６〜ｔ１０において、二回目のベリファイ読み出しが行われる。
【００７８】
一回目のベリファイ読み出しでは、選択ワード線に、選択読み出し電位としてＸＶＬ（例えば、ＶＬ１）を印加し、非選択ワード線に、選択読み出し電位よりも高い非選択読み出し電位Ｖｒｅａｄ（例えば、５〜７Ｖ）を印加して、書き込み不足セル（第一グループ）の選別を行う。
【００７９】
センスノードＳＥＮは、予め、プリチャージ電位Ｖｐｒｅに設定される。ビット線ＢＬを一定電位（例えば、０．５Ｖ）に固定した状態で、制御信号ＨＨ０を“Ｌ”にし、かつ、制御信号ＶＢを“Ｈ”にすると、センスノードＳＥＮの電位は、容量カップリングにより上昇する。
【００８０】
この後、センスノードＳＥＮの電位は、選択メモリセルの閾値に応じて以下のようになる。
【００８１】
即ち、選択メモリセルの閾値が選択読み出し電位よりも低いときは、選択メモリセルにセル電流が流れ、センスノードＳＥＮの電位は、低下する。また、選択メモリセルの閾値が選択読み出し電位よりも高いときは、選択メモリセルにセル電流が流れず、センスノードＳＥＮの電位は、変化しない。
【００８２】
従って、制御信号ＨＨ０を“Ｌ”にしてから一定期間が経過した後、制御信号ＸＸ０を“Ｌ”にし、かつ、制御信号ＳＴＢを“Ｌ”にすると、センスノードＳＥＮの電位がラッチ回路にラッチされる。
【００８３】
例えば、選択メモリセルが書き込み不足セル（第一グループ）であるときは、その閾値が選択読み出し電位よりも低いため、選択メモリセルにセル電流が流れ、センスノードＳＥＮの電位は、低下する。このため、ラッチ回路の入力ノードＩＮＶは、“Ｈ”になり、ラッチ回路の出力ノードＬＡＴは、“Ｌ”になる。
【００８４】
また、選択メモリセルがＱＰＷセル（第二グループ）及び書き込み完了セル（第三グループ）であるときは、その閾値が選択読み出し電位よりも高いため、選択メモリセルにセル電流が流れず、センスノードＳＥＮの電位は、変化しない。このため、ラッチ回路の入力ノードＩＮＶは、“Ｌ”のままであり、ラッチ回路の出力ノードＬＡＴは、“Ｈ”になる。
【００８５】
このようにして、一回目のベリファイ読み出しにより、書き込み不足セル（第一グループ）の選別を行う。
【００８６】
二回目のベリファイ読み出しでは、選択ワード線に、選択読み出し電位としてＸＶ（例えば、Ｖ１）を印加し、非選択ワード線に、選択読み出し電位よりも高い非選択読み出し電位Ｖｒｅａｄを印加して、ＱＰＷセル（第二グループ）及び書き込み完了セル（第三グループ）の選別を行う。
【００８７】
ビット線ＢＬを一定電位（例えば、０．５Ｖ）に固定した状態で、制御信号ＨＨ０を“Ｌ”にし、かつ、制御信号ＶＢを“Ｈ”にすると、センスノードＳＥＮの電位は、容量カップリングにより上昇する。
【００８８】
この後、センスノードＳＥＮの電位は、選択メモリセルの閾値に応じて以下のようになる。
【００８９】
即ち、選択メモリセルの閾値が選択読み出し電位よりも低いときは、選択メモリセルにセル電流が流れ、センスノードＳＥＮの電位は、低下する。また、選択メモリセルの閾値が選択読み出し電位よりも高いときは、選択メモリセルにセル電流が流れず、センスノードＳＥＮの電位は、変化しない。
【００９０】
従って、制御信号ＨＨ０を“Ｌ”にしてから一定期間が経過した後、制御信号ＸＸ０を“Ｌ”にし、かつ、制御信号ＳＴＢを“Ｌ”にすると、センスノードＳＥＮの電位がラッチ回路にラッチされる。
【００９１】
例えば、選択メモリセルが書き込み不足セル（第一グループ）及びＱＰＷセル（第二グループ）であるときは、その閾値が選択読み出し電位よりも低いため、選択メモリセルにセル電流が流れ、センスノードＳＥＮの電位は、低下する。このため、ラッチ回路の入力ノードＩＮＶは、“Ｈ”になり、ラッチ回路の出力ノードＬＡＴは、“Ｌ”になる。
【００９２】
また、選択メモリセルが書き込み完了セル（第三グループ）であるときは、その閾値が選択読み出し電位よりも高いため、選択メモリセルにセル電流が流れず、センスノードＳＥＮの電位は、変化しない。このため、ラッチ回路の入力ノードＩＮＶは、“Ｌ”のままであり、ラッチ回路の出力ノードＬＡＴは、“Ｈ”になる。
【００９３】
このようにして、二回目のベリファイ読み出しにより、ＱＰＷセル（第二グループ）及び書き込み完了セル（第三グループ）の選別を行う。
【００９４】
図１２は、ベリファイ読み出し後の書き込み時の電位関係を示している。
【００９５】
ベリファイ読み出し後の書き込み時に、選択メモリセルの閾値が第一グループ（書き込み不足セル）に分類されたとき、ビット線ＢＬを第一電位（例えば、接地電位Ｖｓｓ）に設定した後、選択ワード線に書き込み電位Ｖｐｇｍを印加する。
【００９６】
この場合、まず、この第一電位は、ビット線ＢＬから選択メモリセルのチャネルに転送される。また、選択ワード線に書き込み電位Ｖｐｇｍを印加した状態においても、ビット線側セレクトゲートトランジスタは、オンであり、チャネルは、第一電位に固定される。
【００９７】
従って、選択メモリセルに対しては、選択ワード線とチャネル（半導体基板）との間に高電圧が印加され、通常の書き込みが行われる。
【００９８】
また、選択メモリセルの閾値が第二グループ（ＱＰＷセル）に分類されたとき、ビット線ＢＬを第一電位よりも高い第二電位（例えば、Ｖｂｌ）に設定した後、選択ワード線に書き込み電位Ｖｐｇｍを印加する。
【００９９】
この場合、まず、この第二電位は、ビット線ＢＬから選択メモリセルのチャネルに転送される。また、選択ワード線に書き込み電位Ｖｐｇｍを印加した状態においても、ビット線側セレクトゲートトランジスタは、オンであり、チャネルは、第二電位に固定される。
【０１００】
従って、選択メモリセルに対しては、選択ワード線とチャネル（半導体基板）との間に通常書き込み時よりも低い電圧が印加され、通常の書き込みよりも弱い（閾値変動幅が少ない）書き込みが行われる。
【０１０１】
さらに、選択メモリセルの閾値が第三グループ（書き込み完了セル）に分類されたとき、ビット線ＢＬを第二電位よりも高い第三電位（例えば、Ｖｉｎｈｉｂｉｔ）に設定した後、選択ワード線に書き込み電位Ｖｐｇｍを印加する。
【０１０２】
この場合、まず、この第三電位は、ビット線ＢＬから選択メモリセルのチャネルに転送される。また、選択ワード線の電位を上昇し始めると、容量カップリングによりチャネルが第三電位よりも少し上昇し、ビット線側セレクトゲートトランジスタは、カットオフする。このため、選択ワード線が書き込み電位Ｖｐｇｍに到達した時点では、チャネルは、Ｖｉｎｈｉｂｉｔ＋α（αは、容量カップリングによる電位の変化量）となる。
【０１０３】
従って、選択メモリセルに対しては、選択ワード線とチャネル（半導体基板）との間に書き込みに必要な高電圧が印加されず、書き込みが禁止される。
【０１０４】
図１３及び図１４は、本発明の例に係わるベリファイ読み出しの原理を示している。図１３は、図６に対応し、図１４は、図７に対応する。
【０１０５】
本発明の例では、ＱＰＷを実行するに当たり、一回のベリファイ読み出しにより、書き込み対象である選択メモリセルの三つの閾値状態を識別する。
【０１０６】
具体的には、選択ワード線に印加する選択読み出し電位を一定値（例えば、Ｖ１）とし、この時、選択メモリセルに流れるセル電流Ｉｃｅｌｌが二つの値Ｘ，Ｙにより区分される三つの領域（領域１／領域２／領域３）のいずれに属するかを判定することにより、選択メモリセルの閾値を、図６及び図７における第一乃至第三グループのうちの一つに分類する。
【０１０７】
例えば、選択読み出し電位がＶ１のとき、第一グループ内のメモリセル（書き込み不足セル）に流れるセル電流は、Ｉｃｅｌｌ１となり、第二グループ内のメモリセル（ＱＰＷセル）に流れるセル電流は、Ｉｃｅｌｌ２となり、第三グループ内のメモリセル（書き込み完了セル）に流れるセル電流は、Ｉｃｅｌｌ３となる。
【０１０８】
但し、Ｉｃｅｌｌ１＞Ｉｃｅｌｌ２＞Ｉｃｅｌｌ３である。
【０１０９】
コンベンショナルなＱＰＷでは、選択読み出し電位として二つの値を使用し、それぞれの値について、選択メモリセルに流れるセル電流の有無を検出する。これは、コンベンショナルなＱＰＷでは、セル電流の有無を検出していたため、二回のベリファイ読み出しが必要であった、と言い換えることができる。
【０１１０】
そこで、本発明の例では、セル電流の有無ではなく、セル電流の大きさを判定することにより、一回のベリファイ読み出しで、選択メモリセルの閾値を三つのグループに分類する方法を提案する。
【０１１１】
選択メモリセルに流れるセル電流の大きさ判定は、例えば、予めセンスノードを充電しておき、この後、選択メモリセルに流れるセル電流によりセンスノードの電荷を放電し始める放電開始時から第一期間が経過した第一時点でのセンスノードの電位と、放電開始時から第一期間よりも長い第二期間が経過した第二時点でのセンスノードの電位とに基づいて行うことができる。
【０１１２】
本発明の例によれば、一回のベリファイ読み出しにより選択メモリセルの閾値を分類できるため、二回のベリファイ読み出しにより選択メモリセルの閾値を分類する場合に比べて、選択ワード線の電位を変えるためのセットアップ期間や、ロックアウト動作後のビット線のリカバリー期間などが不要となる。
【０１１３】
従って、ベリファイ読み出し時間の短縮による書き込み動作の高速化を実現できる。
【０１１４】
４．  実施例  
(1)   第一実施例  
図１５は、第一実施例に係わるセンスアンプを示している。
【０１１５】
このセンスアンプＳＡは、ＡＢＬセンス方式に適用され、図８のコンベンショナルなセンスアンプの改良例である。
【０１１６】
センスアンプＳＡは、クランプ回路３２、プリチャージ回路３３、判別回路(discriminator)３４及びラッチ回路３５Ａ，３５Ｂから構成される。
【０１１７】
クランプ回路３２は、ＮチャネルＭＯＳトランジスタ３６，３７から構成される。プリチャージ回路３３は、ＰチャネルＭＯＳトランジスタ３８から構成される。判別回路３４は、ＰチャネルＭＯＳトランジスタ４０，４１、ＮチャネルＭＯＳトランジスタ４２，５２，５３及びキャパシタ３９から構成される。
【０１１８】
ラッチ回路３５Ａは、フリップフロップ接続された二つのインバータ、即ち、ＰチャネルＭＯＳトランジスタ４３Ａ，４４Ａ及びＮチャネルＭＯＳトランジスタ４５Ａ，４６Ａを有する。ＰチャネルＭＯＳトランジスタ４７Ａ及びＮチャネルＭＯＳトランジスタ４８Ａは、ラッチ回路３５Ａの活性化／非活性化を制御するために使用される。
【０１１９】
センスノードＳＥＮの電位は、ＮチャネルＭＯＳトランジスタ５２を介してラッチ回路３５Ａにラッチされる。ラッチ回路３５Ａにラッチされたデータは、センスノードＳＥＮをビット線から強制的に切断するロックアウト動作に使用しない。
【０１２０】
ラッチ回路３５Ｂは、フリップフロップ接続された二つのインバータ、即ち、ＰチャネルＭＯＳトランジスタ４３Ｂ，４４Ｂ及びＮチャネルＭＯＳトランジスタ４５Ｂ，４６Ｂを有する。ＰチャネルＭＯＳトランジスタ４７Ｂ及びＮチャネルＭＯＳトランジスタ４８Ｂは、ラッチ回路３５Ｂの活性化／非活性化を制御するために使用される。
【０１２１】
センスノードＳＥＮの電位は、ＮチャネルＭＯＳトランジスタ５３を介してラッチ回路３５Ｂにラッチされる。ラッチ回路３５Ｂにラッチされたデータは、センスノードＳＥＮをビット線から強制的に切断するロックアウト動作に使用する。
【０１２２】
センスアンプＳＡとビット線ＢＬとの間には、クランプ回路としてのＮチャネルＭＯＳトランジスタ３１が接続される。ＮＡＮＤセルユニット２１は、ビット線ＢＬに接続される。ＮチャネルＭＯＳトランジスタ４９は、ビット線ＢＬの電荷を放電するために使用される。ＮチャネルＭＯＳトランジスタ４９のオン／オフは、ラッチ回路３５Ｂにラッチされたデータに基づいて決定される。
【０１２３】
図１６は、図１５のセンスアンプの動作波形を示している。
【０１２４】
まず、選択ワード線に、選択読み出し電位としてＸＶ（例えば、Ｖ１）を印加し、非選択ワード線に、選択読み出し電位よりも高い非選択読み出し電位Ｖｒｅａｄ（例えば、５〜７Ｖ）を印加する。
【０１２５】
センスノードＳＥＮをプリチャージ電位Ｖｐｒｅに充電し、かつ、ビット線ＢＬを一定電位（例えば、０．５Ｖ）に固定した状態で、制御信号ＦＬＴを“Ｈ”にすると、センスノードＳＥＮの電位は、選択メモリセルの閾値に応じて以下のようになる。
【０１２６】
即ち、選択メモリセルの閾値が選択読み出し電位よりも低いときは、選択メモリセルに大きなセル電流が流れ、センスノードＳＥＮの電位が低下する速度は、速くなる。また、選択メモリセルの閾値が選択読み出し電位よりも高いときは、選択メモリセルに流れるセル電流は、小さいか、又は、選択メモリセルにセル電流が流れず、センスノードＳＥＮの電位が低下する速度は、遅くなる。
【０１２７】
そこで、まず、制御信号ＬＳＡを“Ｈ”にし、図１５のＮチャネルＭＯＳトランジスタ５２をオンにする。また、センスノードＳＥＮの電荷を放電し始める放電開始時ｔ３から第一期間が経過した第一時点ｔ４、即ち、制御信号ＦＬＴを“Ｈ”にしてから第一期間が経過した時点で、制御信号ＳＴＢを“Ｌ”にすると、センスノードＳＥＮの電位が図１５のラッチ回路３５Ａにラッチされる。
【０１２８】
例えば、選択メモリセルが書き込み不足セル（第一グループ）であるときは、その閾値が選択読み出し電位よりも低く、かつ、両者の差が大きいため、選択メモリセルに大きなセル電流が流れる。このため、センスノードＳＥＮの電位は、急速に低下し、電位降下量は、時刻ｔ４に達する前にｄＶに達し、時刻ｔ４において、センスノードＳＥＮが“Ｌ”になる。
【０１２９】
従って、ラッチ回路３５Ａの入力ノードＩＮＶＡは、“Ｈ”になり、ラッチ回路３５Ａの出力ノードＬＡＴＡは、“Ｌ”になる。但し、この時点で、センスノードＳＥＮをビット線ＢＬから強制的に切断し、ビット線ＢＬを放電するロックアウト動作は行わない。
【０１３０】
また、選択メモリセルがＱＰＷセル（第二グループ）であるときは、その閾値が選択読み出し電位よりも低く、かつ、両者の差が小さいため、選択メモリセルに小さなセル電流が流れる。このため、センスノードＳＥＮの電位は、緩やかに低下し、電位降下量は、時刻ｔ４に達する前にｄＶに達せず、時刻ｔ４において、センスノードＳＥＮは、“Ｈ”のままとなる。
【０１３１】
従って、ラッチ回路３５Ａの入力ノードＩＮＶＡは、“Ｌ”になり、ラッチ回路３５Ａの出力ノードＬＡＴＡは、“Ｈ”になる。
【０１３２】
さらに、選択メモリセルが書き込み完了セル（第三グループ）であるときは、その閾値が選択読み出し電位よりも高いため、選択メモリセルに流れるセル電流は、非常に小さいか、又は、選択メモリセルにセル電流が流れない。このため、センスノードＳＥＮの電位は、非常に緩やかに低下し、電位降下量は、時刻ｔ４に達する前にｄＶに達せず、時刻ｔ４において、センスノードＳＥＮは、“Ｈ”のままとなる。
【０１３３】
従って、ラッチ回路３５Ａの入力ノードＩＮＶＡは、“Ｌ”になり、ラッチ回路３５Ａの出力ノードＬＡＴＡは、“Ｈ”になる。
【０１３４】
このようにして、まず、書き込み不足セル（第一グループ）の選別を行う。
【０１３５】
この後、制御信号ＬＳＡを“Ｌ”にし、図１５のＮチャネルＭＯＳトランジスタ５２をオフにする。
【０１３６】
次に、制御信号ＬＳＢを“Ｈ”にし、図１５のＮチャネルＭＯＳトランジスタ５３をオンにする。また、センスノードＳＥＮの電荷を放電し始める放電開始時ｔ３から第一期間よりも長い第二期間が経過した第二時点ｔ７、即ち、制御信号ＦＬＴを“Ｈ”にしてから第二期間が経過した時点で、制御信号ＳＴＢを“Ｌ”にすると、センスノードＳＥＮの電位が図１５のラッチ回路３５Ｂにラッチされる。
【０１３７】
例えば、選択メモリセルが書き込み不足セル（第一グループ）であるときは、センスノードＳＥＮの電位は、急速に低下し、既に、電位降下量は、時刻ｔ４に達する前にｄＶに達しているため、時刻ｔ７においても、センスノードＳＥＮは“Ｌ”である。
【０１３８】
従って、ラッチ回路３５Ｂの入力ノードＩＮＶＢは、“Ｈ”になり、ラッチ回路３５Ｂの出力ノードＬＡＴＢは、“Ｌ”になる。
【０１３９】
この後、ＮチャネルＭＯＳトランジスタ３６がオフになり、センスノードＳＥＮがビット線ＢＬから切断される（ロックアウト動作）。また、ＮチャネルＭＯＳトランジスタ４９がオンになり、ビット線ＢＬが放電される。
【０１４０】
また、選択メモリセルがＱＰＷセル（第二グループ）であるときは、その閾値が選択読み出し電位よりも低く、かつ、両者の差が小さいため、選択メモリセルに小さなセル電流が流れる。このため、センスノードＳＥＮの電位は、緩やかに低下し、電位降下量は、時刻ｔ７に達する前にｄＶに達し、時刻ｔ７において、センスノードＳＥＮは、“Ｌ”になる。
【０１４１】
従って、ラッチ回路３５Ｂの入力ノードＩＮＶＢは、“Ｈ”になり、ラッチ回路３５Ｂの出力ノードＬＡＴＢは、“Ｌ”になる。
【０１４２】
この後、ＮチャネルＭＯＳトランジスタ３６がオフになり、センスノードＳＥＮがビット線ＢＬから切断される（ロックアウト動作）。また、ＮチャネルＭＯＳトランジスタ４９がオンになり、ビット線ＢＬが放電される。
【０１４３】
さらに、選択メモリセルが書き込み完了セル（第三グループ）であるときは、その閾値が選択読み出し電位よりも高いため、選択メモリセルに流れるセル電流は、非常に小さいか、又は、選択メモリセルにセル電流が流れない。このため、センスノードＳＥＮの電位は、非常に緩やかに低下し、電位降下量は、時刻ｔ７に達する前にｄＶに達せず、時刻ｔ７においても、センスノードＳＥＮは、“Ｈ”のままとなる。
【０１４４】
従って、ラッチ回路３５Ｂの入力ノードＩＮＶＢは、“Ｌ”になり、ラッチ回路３５Ｂの出力ノードＬＡＴＢは、“Ｈ”になる。
【０１４５】
このようにして、ＱＰＷセル（第二グループ）及び書き込み完了セル（第三グループ）の選別を行う。
【０１４６】
表１は、二つのラッチ回路にラッチされるデータＩＮＶＡ，ＩＮＶＢと三つのグループとの関係を示している。
【表１】
2010134984.tif 000003
【０１４７】
ＩＮＶＡ及びＩＮＶＢが共に“Ｈ”のときは、選択メモリセルは、第一グループ（図１３及び図１４の領域１）に属すると判定され、書き込み不足セルと認識される。
【０１４８】
ＩＮＶＡが“Ｌ”、ＩＮＶＢが“Ｈ”のときは、選択メモリセルは、第二グループ（図１３及び図１４の領域２）に属すると判定され、ＱＰＷセルと認識される。
【０１４９】
ＩＮＶＡ及びＩＮＶＢが共に“Ｌ”のときは、選択メモリセルは、第三グループ（図１３及び図１４の領域３）に属すると判定され、書き込み不足セルと認識される。
【０１５０】
以上、説明したように、第一実施例によれば、選択メモリセルに流れるセンス電流の大きさの違いを利用することにより、一回のベリファイ読み出しにより選択メモリセルの閾値を三つのグループに分類できる。
【０１５１】
従って、図１６の波形図から明らかなように、選択ワード線の電位を変えるためのセットアップ期間や、ロックアウト動作後のビット線のリカバリー期間などが不要であり、ベリファイ読み出し時間の短縮による書き込み動作の高速化を実現できる。
【０１５２】
(2)   第二実施例  
図１７は、第二実施例に係わるセンスアンプを示している。
【０１５３】
このセンスアンプＳＡは、ＡＢＬセンス方式に適用され、図１０のコンベンショナルなセンスアンプの改良例である。
【０１５４】
センスアンプＳＡは、クランプ回路３２、プリチャージ回路３３、判別回路(discriminator)３４及びラッチ回路３５Ａ，３５Ｂから構成される。
【０１５５】
クランプ回路３２は、ＮチャネルＭＯＳトランジスタ３６，３７，５０から構成される。プリチャージ回路３３は、ＰチャネルＭＯＳトランジスタ３８，５１から構成される。判別回路３４は、ＰチャネルＭＯＳトランジスタ４０，４１、ＮチャネルＭＯＳトランジスタ４２，５２，５３及びキャパシタ３９から構成される。
【０１５６】
ラッチ回路３５Ａは、フリップフロップ接続された二つのインバータ、即ち、ＰチャネルＭＯＳトランジスタ４３Ａ，４４Ａ及びＮチャネルＭＯＳトランジスタ４５Ａ，４６Ａを有する。ＰチャネルＭＯＳトランジスタ４７Ａ及びＮチャネルＭＯＳトランジスタ４８Ａは、ラッチ回路３５Ａの活性化／非活性化を制御するために使用される。
【０１５７】
センスノードＳＥＮの電位は、ＮチャネルＭＯＳトランジスタ５２を介してラッチ回路３５Ａにラッチされる。
【０１５８】
ラッチ回路３５Ｂは、フリップフロップ接続された二つのインバータ、即ち、ＰチャネルＭＯＳトランジスタ４３Ｂ，４４Ｂ及びＮチャネルＭＯＳトランジスタ４５Ｂ，４６Ｂを有する。ＰチャネルＭＯＳトランジスタ４７Ｂ及びＮチャネルＭＯＳトランジスタ４８Ｂは、ラッチ回路３５Ｂの活性化／非活性化を制御するために使用される。
【０１５９】
センスノードＳＥＮの電位は、ＮチャネルＭＯＳトランジスタ５３を介してラッチ回路３５Ｂにラッチされる。
【０１６０】
センスアンプＳＡとビット線ＢＬとの間には、クランプ回路としてのＮチャネルＭＯＳトランジスタ３１が接続される。ＮＡＮＤセルユニット２１は、ビット線ＢＬに接続される。ＮチャネルＭＯＳトランジスタ４９は、ビット線ＢＬの電荷を放電するために使用される。ＮチャネルＭＯＳトランジスタ４９のオン／オフは、ラッチ回路３５Ｂにラッチされたデータに基づいて決定される。
【０１６１】
図１８は、図１７のセンスアンプの動作波形を示している。
【０１６２】
まず、選択ワード線に、選択読み出し電位としてＸＶ（例えば、Ｖ１）を印加し、非選択ワード線に、選択読み出し電位よりも高い非選択読み出し電位Ｖｒｅａｄ（例えば、５〜７Ｖ）を印加する。
【０１６３】
センスノードＳＥＮをプリチャージ電位Ｖｐｒｅに充電し、かつ、ビット線ＢＬを一定電位（例えば、０．５Ｖ）に固定した状態で、制御信号ＨＨ０を“Ｌ”にし、かつ、制御信号ＶＢを“Ｈ”にすると、センスノードＳＥＮの電位は、容量カップリングにより上昇する。
【０１６４】
この後、センスノードＳＥＮの電位は、選択メモリセルの閾値に応じて以下のようになる。
【０１６５】
即ち、選択メモリセルの閾値が選択読み出し電位よりも低いときは、選択メモリセルに大きなセル電流が流れ、センスノードＳＥＮの電位が低下する速度は、速くなる。また、選択メモリセルの閾値が選択読み出し電位よりも高いときは、選択メモリセルに流れるセル電流は、小さいか、又は、選択メモリセルにセル電流が流れず、センスノードＳＥＮの電位が低下する速度は、遅くなる。
【０１６６】
そこで、まず、制御信号ＬＳＡを“Ｈ”にし、図１５のＮチャネルＭＯＳトランジスタ５２をオンにする。また、センスノードＳＥＮの電荷を放電し始める放電開始時ｔ３から第一期間が経過した第一時点ｔ４で、制御信号ＳＴＢを“Ｌ”にすると、センスノードＳＥＮの電位が図１５のラッチ回路３５Ａにラッチされる。
【０１６７】
例えば、選択メモリセルが書き込み不足セル（第一グループ）であるときは、その閾値が選択読み出し電位よりも低く、かつ、両者の差が大きいため、選択メモリセルに大きなセル電流が流れる。このため、センスノードＳＥＮの電位は、急速に低下し、電位降下量は、時刻ｔ４に達する前にｄＶに達する。
【０１６８】
ここで、制御信号ＳＴＢを“Ｌ”にする前に、ＰチャネルＭＯＳトランジスタ４１がセンスノードＳＥＮの電位変化を検出できるように、時刻ｔ４’において、制御信号ＶＢを“Ｌ”にし、容量カップリングにより、センスノードＳＥＮの電位を引き下げる。
【０１６９】
これにより、時刻ｔ４において、センスノードＳＥＮのレベルが“Ｌ”になる。
【０１７０】
従って、ＰチャネルＭＯＳトランジスタ４１がオンとなり、ラッチ回路３５Ａの入力ノードＩＮＶＡは、“Ｈ”、ラッチ回路３５Ａの出力ノードＬＡＴＡは、“Ｌ”になる。
【０１７１】
また、選択メモリセルがＱＰＷセル（第二グループ）であるときは、その閾値が選択読み出し電位よりも低く、かつ、両者の差が小さいため、選択メモリセルに小さなセル電流が流れる。このため、センスノードＳＥＮの電位は、緩やかに低下し、電位降下量は、時刻ｔ４に達する前にｄＶに達しない。
【０１７２】
即ち、時刻ｔ４’において、制御信号ＶＢを“Ｌ”にし、容量カップリングにより、センスノードＳＥＮの電位を引き下げても、時刻ｔ４において、センスノードＳＥＮのレベルは、“Ｈ”のままである。
【０１７３】
従って、ＰチャネルＭＯＳトランジスタ４１がオフとなり、ラッチ回路３５Ａの入力ノードＩＮＶＡは、“Ｌ”、ラッチ回路３５Ａの出力ノードＬＡＴＡは、“Ｈ”になる。
【０１７４】
さらに、選択メモリセルが書き込み完了セル（第三グループ）であるときは、その閾値が選択読み出し電位よりも高いため、選択メモリセルに流れるセル電流は、非常に小さいか、又は、選択メモリセルにセル電流が流れない。このため、センスノードＳＥＮの電位は、非常に緩やかに低下し、電位降下量は、時刻ｔ４に達する前にｄＶに達しない。
【０１７５】
即ち、時刻ｔ４’において、制御信号ＶＢを“Ｌ”にし、容量カップリングにより、センスノードＳＥＮの電位を引き下げても、時刻ｔ４において、センスノードＳＥＮのレベルは、“Ｈ”のままである。
【０１７６】
従って、ＰチャネルＭＯＳトランジスタ４１がオフとなり、ラッチ回路３５Ａの入力ノードＩＮＶＡは、“Ｌ”、ラッチ回路３５Ａの出力ノードＬＡＴＡは、“Ｈ”になる。
【０１７７】
このようにして、まず、書き込み不足セル（第一グループ）の選別を行う。
【０１７８】
この後、制御信号ＬＳＡを“Ｌ”にし、図１５のＮチャネルＭＯＳトランジスタ５２をオフにする。
【０１７９】
次に、制御信号ＬＳＢを“Ｈ”にし、図１５のＮチャネルＭＯＳトランジスタ５３をオンにする。また、センスノードＳＥＮの電荷を放電し始める放電開始時ｔ３から第一期間よりも長い第二期間が経過した第二時点ｔ７で、制御信号ＳＴＢを“Ｌ”にすると、センスノードＳＥＮの電位が図１５のラッチ回路３５Ｂにラッチされる。
【０１８０】
例えば、選択メモリセルが書き込み不足セル（第一グループ）であるときは、センスノードＳＥＮの電位は、急速に低下し、既に、電位降下量は、時刻ｔ４に達する前にｄＶに達しているため、時刻ｔ６において、制御信号ＶＢを“Ｈ”にし、時刻ｔ７’において、制御信号ＶＢを“Ｌ”にした後、時刻ｔ７においても、センスノードＳＥＮは、“Ｌ”である。
【０１８１】
従って、ＰチャネルＭＯＳトランジスタ４１がオンとなり、ラッチ回路３５Ｂの入力ノードＩＮＶＢは、“Ｈ”、ラッチ回路３５Ｂの出力ノードＬＡＴＢは、“Ｌ”になる。この後、ＮチャネルＭＯＳトランジスタ４９がオンになり、ビット線ＢＬが放電される。
【０１８２】
また、選択メモリセルがＱＰＷセル（第二グループ）であるときは、その閾値が選択読み出し電位よりも低く、かつ、両者の差が小さいため、選択メモリセルに小さなセル電流が流れる。このため、センスノードＳＥＮの電位は、緩やかに低下し、電位降下量は、時刻ｔ７に達する前にｄＶに達する。
【０１８３】
このため、時刻ｔ６において、制御信号ＶＢを“Ｈ”にし、時刻ｔ７’において、制御信号ＶＢを“Ｌ”にした後、時刻ｔ７においては、センスノードＳＥＮは、“Ｌ”になる。
【０１８４】
従って、ＰチャネルＭＯＳトランジスタ４１がオンとなり、ラッチ回路３５Ｂの入力ノードＩＮＶＢは、“Ｈ”、ラッチ回路３５Ｂの出力ノードＬＡＴＢは、“Ｌ”になる。この後、ＮチャネルＭＯＳトランジスタ４９がオンになり、ビット線ＢＬが放電される。
【０１８５】
さらに、選択メモリセルが書き込み完了セル（第三グループ）であるときは、その閾値が選択読み出し電位よりも高いため、選択メモリセルに流れるセル電流は、非常に小さいか、又は、選択メモリセルにセル電流が流れない。このため、センスノードＳＥＮの電位は、非常に緩やかに低下し、電位降下量は、時刻ｔ７に達する前にｄＶに達しない。
【０１８６】
即ち、時刻ｔ６において、制御信号ＶＢを“Ｈ”にし、時刻ｔ７’において、制御信号ＶＢを“Ｌ”にした後、時刻ｔ７においても、センスノードＳＥＮのレベルは、“Ｈ”のままである。
【０１８７】
従って、ＰチャネルＭＯＳトランジスタ４１がオフとなり、ラッチ回路３５Ｂの入力ノードＩＮＶＢは、“Ｌ”、ラッチ回路３５Ｂの出力ノードＬＡＴＢは、“Ｈ”になる。
【０１８８】
このようにして、ＱＰＷセル（第二グループ）及び書き込み完了セル（第三グループ）の選別を行う。
【０１８９】
尚、二つのラッチ回路にラッチされるデータＩＮＶＡ，ＩＮＶＢと三つのグループとの関係は、第一実施例と同様に、表１に示すようになる。
【０１９０】
以上、説明したように、第二実施例によれば、選択メモリセルに流れるセンス電流の大きさの違いを利用することにより、一回のベリファイ読み出しにより選択メモリセルの閾値を三つのグループに分類できる。
【０１９１】
従って、図１８の波形図から明らかなように、選択ワード線の電位を変えるためのセットアップ期間や、ロックアウト動作後のビット線のリカバリー期間などが不要であり、ベリファイ読み出し時間の短縮による書き込み動作の高速化を実現できる。
【０１９２】
(3)   その他  
ベリファイ読み出し後の書き込み動作については、コンベンショナルなＱＰＷと同様に、図１２に示すようになる。
【０１９３】
選択メモリセルの閾値が第一グループ（書き込み不足セル）に分類されたとき、ビット線ＢＬを第一電位（例えば、接地電位Ｖｓｓ）に設定した後、選択ワード線に書き込み電位Ｖｐｇｍを印加する。選択メモリセルに対しては、通常の書き込みが行われる。
【０１９４】
また、選択メモリセルの閾値が第二グループ（ＱＰＷセル）に分類されたとき、ビット線ＢＬを第一電位よりも高い第二電位（例えば、Ｖｂｌ）に設定した後、選択ワード線に書き込み電位Ｖｐｇｍを印加する。選択メモリセルに対しては、通常の書き込みよりも弱い（閾値変動幅が少ない）書き込みが行われる。
【０１９５】
さらに、選択メモリセルの閾値が第三グループ（書き込み完了セル）に分類されたとき、ビット線ＢＬを第二電位よりも高い第三電位（例えば、Ｖｉｎｈｉｂｉｔ）に設定した後、選択ワード線に書き込み電位Ｖｐｇｍを印加する。選択メモリセルに対しては、書き込みが禁止される。
【０１９６】
５．  変形例  
第一及び第二実施例では、一つのセンスノードの電位をセル電流の大きさに応じて変化させ、そのセンスノードの電位の検出時期を異ならせることにより、選択読み出し電位を一定値にした状態で、選択メモリセルを三つのグループに分類する。
【０１９７】
これに対し、変形例では、プリチャージ電位が異なる二つのセンスノードを設け、二つのセンスノードの電位をセル電流の大きさに応じて別々に変化させることにより、選択メモリセルの閾値を三つのグループに分類する技術について説明する。
【０１９８】
(1)   第一変形例  
図１９は、第一変形例に係わるセンスアンプを示している。
【０１９９】
第一変形例は、第一実施例の変形例である。
【０２００】
第一変形例が第一実施例と異なる点は、判別回路３４の構成のみである。その他の点については、第一実施例と同じであるため、ここでは、判別回路について説明する。
【０２０１】
判別回路３４は、ＰチャネルＭＯＳトランジスタ４０Ａ，４０Ｂ，４１Ａ，４１Ｂ、ＮチャネルＭＯＳトランジスタ４２Ａ，４２Ｂ，５４Ａ，５４Ｂ及びキャパシタ３９Ａ，３９Ｂから構成される。
【０２０２】
即ち、判別回路３４は、二つのセンスノードＳＥＮＡ，ＳＥＮＢを有する。
【０２０３】
センスノードＳＥＮＡは、ＮチャネルＭＯＳトランジスタ５４Ａを介してビット線ＢＬに接続され、センスノードＳＥＮＢは、ＮチャネルＭＯＳトランジスタ５４Ｂを介してビット線ＢＬに接続される。
【０２０４】
センスノードが二つあるため、図１５におけるＮチャネルＭＯＳトランジスタ５２，５３が不要である反面、ＮチャネルＭＯＳトランジスタ５４Ａ、５４Ｂが必要になる。
【０２０５】
また、二つのセンスノードＳＥＮＡ，ＳＥＮＢのプリチャージ電位を異ならせるため、キャパシタ３９Ａ，３９Ｂの容量を互いに異ならせる。
【０２０６】
図２０は、図１９のセンスアンプの動作波形を示している。
【０２０７】
まず、選択ワード線に、選択読み出し電位としてＸＶ（例えば、Ｖ１）を印加し、非選択ワード線に、選択読み出し電位よりも高い非選択読み出し電位Ｖｒｅａｄ（例えば、５〜７Ｖ）を印加する。
【０２０８】
また、センスノードＳＥＮＡをプリチャージ電位Ｖｐｒｅ１に充電し、センスノードＳＥＮＢをプリチャージ電位Ｖｐｒｅ２に充電する。但し、Ｖｐｒｅ１＞Ｖｐｒｅ２である。
【０２０９】
そして、ビット線ＢＬを一定電位（例えば、０．５Ｖ）に固定した状態で、制御信号ＦＬＴを“Ｈ”にし、選択信号ＳＳＡを“Ｈ”にすると、センスノードＳＥＮＡの電位は、選択メモリセルの閾値に応じて以下のようになる。
【０２１０】
即ち、選択メモリセルの閾値が選択読み出し電位よりも低いときは、選択メモリセルに大きなセル電流が流れ、センスノードＳＥＮＡの電位が低下する速度は、速くなる。また、選択メモリセルの閾値が選択読み出し電位よりも高いときは、選択メモリセルに流れるセル電流は、小さいか、又は、選択メモリセルにセル電流が流れず、センスノードＳＥＮＡの電位が低下する速度は、遅くなる。
【０２１１】
具体的には、選択信号ＳＳＡが“Ｈ”になると、図１９のＮチャネルＭＯＳトランジスタ５４Ａがオンになる。また、センスノードＳＥＮＡの電荷を放電し始める放電開始時ｔ３から第一期間が経過した第一時点ｔ４で、制御信号ＳＴＢを“Ｌ”にすると、センスノードＳＥＮＡの電位が図１９のラッチ回路３５Ａにラッチされる。
【０２１２】
即ち、選択メモリセルが書き込み不足セル（第一グループ）であるときは、第一時点ｔ４において、電位降下量は、図１９のＰチャネルＭＯＳトランジスタ４１Ａの閾値を下回るｄＶ１に達し、センスノードＳＥＮＡは、“Ｌ”になる。その結果、ＰチャネルＭＯＳトランジスタ４１Ａがオンになり、ＩＮＶＡは、“Ｈ”、ＬＡＴＡは、“Ｌ”になる。
【０２１３】
また、選択メモリセルがＱＰＷセル（第二グループ）及び書き込み完了セル（第三グループ）であるときは、第一時点ｔ４において、電位降下量は、ｄＶ１に達せず、センスノードＳＥＮＡは、“Ｈ”になる。その結果、ＰチャネルＭＯＳトランジスタ４１Ａがオフになり、ＩＮＶＡは、“Ｌ”、ＬＡＴＡは、“Ｈ”になる。
【０２１４】
このようにして、まず、書き込み不足セル（第一グループ）の選別を行う。
【０２１５】
この後、選択信号ＳＳＡを“Ｌ”にし、図１９のＮチャネルＭＯＳトランジスタ５４Ａをオフにする。
【０２１６】
次に、選択信号ＳＳＢを“Ｈ”にすると、センスノードＳＥＮＢの電位は、選択メモリセルの閾値に応じて以下のようになる。
【０２１７】
即ち、選択メモリセルの閾値が選択読み出し電位よりも低いときは、選択メモリセルに大きなセル電流が流れ、センスノードＳＥＮＢの電位が低下する速度は、速くなる。また、選択メモリセルの閾値が選択読み出し電位よりも高いときは、選択メモリセルに流れるセル電流は、小さいか、又は、選択メモリセルにセル電流が流れず、センスノードＳＥＮＢの電位が低下する速度は、遅くなる。
【０２１８】
具体的には、選択信号ＳＳＢが“Ｈ”になると、図１９のＮチャネルＭＯＳトランジスタ５４Ｂがオンになる。また、センスノードＳＥＮＢの電荷を放電し始める放電開始時ｔ６から第二期間が経過した第二時点ｔ７で、制御信号ＳＴＢを“Ｌ”にすると、センスノードＳＥＮＢの電位が図１９のラッチ回路３５Ｂにラッチされる。
【０２１９】
ここで、センスノードＳＥＮＢのプリチャージ電位Ｖｐｒｅ２は、センスノードＳＥＮＡのプリチャージ電位Ｖｐｒｅ１よりも低い。
【０２２０】
このため、例えば、選択メモリセルが書き込み不足セル（第一グループ）及びＱＰＷセル（第二グループ）であるときは、第二時点ｔ７において、電位降下量は、図１９のＰチャネルＭＯＳトランジスタ４１Ｂの閾値を下回るｄＶ２に達し、センスノードＳＥＮＢは、“Ｌ”になる。その結果、ＰチャネルＭＯＳトランジスタ４１Ｂがオンになり、ＩＮＶＡは、“Ｈ”、ＬＡＴＡは、“Ｌ”になる。
【０２２１】
また、選択メモリセルが書き込み完了セル（第三グループ）であるときは、第二時点ｔ７において、電位降下量は、ｄＶ２に達せず、センスノードＳＥＮＢは、“Ｈ”になる。その結果、ＰチャネルＭＯＳトランジスタ４１Ｂがオフになり、ＩＮＶＡは、“Ｌ”、ＬＡＴＡは、“Ｈ”になる。
【０２２２】
このようにして、ＱＰＷセル（第二グループ）及び書き込み完了セル（第三グループ）の選別を行う。
【０２２３】
尚、上述の第一期間と第二期間とは同じであることが好ましい。
【０２２４】
以上の第一変形例においては、プリチャージ電位が異なる二つのセンスノードを設け、二つのセンスノードの電位をセル電流の大きさに応じて別々に変化させることにより、選択メモリセルの閾値を三つのグループに分類する。
【０２２５】
従って、第一変形例においても、第一実施例と同様に、選択ワード線の電位を変えるためのセットアップ期間や、ロックアウト動作後のビット線のリカバリー期間などが不要となり、ベリファイ読み出し時間の短縮による書き込み動作の高速化を実現できる。
【０２２６】
(2)   第二変形例  
図２１は、第二変形例に係わるセンスアンプを示している。
【０２２７】
第二変形例は、第二実施例の変形例である。
【０２２８】
第二変形例が第二実施例と異なる点は、判別回路３４の構成のみである。その他の点については、第二実施例と同じであるため、ここでは、判別回路について説明する。
【０２２９】
判別回路３４は、ＰチャネルＭＯＳトランジスタ４０Ａ，４０Ｂ，４１Ａ，４１Ｂ、ＮチャネルＭＯＳトランジスタ４２Ａ，４２Ｂ，５４Ａ，５４Ｂ及びキャパシタ３９Ａ，３９Ｂから構成される。
【０２３０】
即ち、判別回路３４は、二つのセンスノードＳＥＮＡ，ＳＥＮＢを有する。
【０２３１】
センスノードＳＥＮＡは、ＮチャネルＭＯＳトランジスタ５４Ａを介してビット線ＢＬに接続され、センスノードＳＥＮＢは、ＮチャネルＭＯＳトランジスタ５４Ｂを介してビット線ＢＬに接続される。
【０２３２】
センスノードが二つあるため、図１７におけるＮチャネルＭＯＳトランジスタ５２，５３が不要である反面、ＮチャネルＭＯＳトランジスタ５４Ａ、５４Ｂが必要になる。
【０２３３】
また、二つのセンスノードＳＥＮＡ，ＳＥＮＢのプリチャージ電位を異ならせるため、キャパシタ３９Ａ，３９Ｂの容量を互いに異ならせる。
【０２３４】
さらに、キャパシタ３９Ａの一端には、制御信号ＶＢＡを与え、キャパシタ３９Ｂの一端には、制御信号ＶＢＢを与える。
【０２３５】
図２２は、図２１のセンスアンプの動作波形を示している。
【０２３６】
まず、選択ワード線に、選択読み出し電位としてＸＶ（例えば、Ｖ１）を印加し、非選択ワード線に、選択読み出し電位よりも高い非選択読み出し電位Ｖｒｅａｄ（例えば、５〜７Ｖ）を印加する。
【０２３７】
また、センスノードＳＥＮＡをプリチャージ電位Ｖｐｒｅ１に充電し、センスノードＳＥＮＢをプリチャージ電位Ｖｐｒｅ２に充電する。但し、Ｖｐｒｅ１＞Ｖｐｒｅ２である。
【０２３８】
ビット線ＢＬを一定電位（例えば、０．５Ｖ）に固定した状態で、制御信号ＨＨＬを“Ｌ”にし、かつ、制御信号ＶＢを“Ｈ”にすると、二つのセンスノードＳＥＮＡ，ＳＥＮＢの電位は、容量カップリングにより上昇する。
【０２３９】
そして、選択信号ＳＳＡを“Ｈ”にすると、センスノードＳＥＮＡの電位は、選択メモリセルの閾値に応じて以下のようになる。
【０２４０】
即ち、選択メモリセルの閾値が選択読み出し電位よりも低いときは、選択メモリセルに大きなセル電流が流れ、センスノードＳＥＮＡの電位が低下する速度は、速くなる。また、選択メモリセルの閾値が選択読み出し電位よりも高いときは、選択メモリセルに流れるセル電流は、小さいか、又は、選択メモリセルにセル電流が流れず、センスノードＳＥＮＡの電位が低下する速度は、遅くなる。
【０２４１】
具体的には、選択信号ＳＳＡが“Ｈ”になると、図２１のＮチャネルＭＯＳトランジスタ５４Ａがオンになる。また、センスノードＳＥＮＡの電荷を放電し始める放電開始時ｔ３から第一期間が経過した第一時点ｔ４で、制御信号ＳＴＢを“Ｌ”にすると、センスノードＳＥＮＡの電位が図２１のラッチ回路３５Ａにラッチされる。
【０２４２】
即ち、選択メモリセルが書き込み不足セル（第一グループ）であるときは、時刻ｔ３において、制御信号ＶＢＡを“Ｈ”にし、時刻ｔ４’において、制御信号ＶＢＡを“Ｌ”にした後、第一時点ｔ４において、電位降下量は、図２１のＰチャネルＭＯＳトランジスタ４１Ａの閾値を下回るｄＶ１に達する。
【０２４３】
従って、センスノードＳＥＮＡは、“Ｌ”になる。その結果、ＰチャネルＭＯＳトランジスタ４１Ａがオンになり、ＩＮＶＡは、“Ｈ”、ＬＡＴＡは、“Ｌ”になる。
【０２４４】
また、選択メモリセルがＱＰＷセル（第二グループ）及び書き込み完了セル（第三グループ）であるときは、時刻ｔ３において、制御信号ＶＢＡを“Ｈ”にし、時刻ｔ４’において、制御信号ＶＢＡを“Ｌ”にした後、第一時点ｔ４において、電位降下量は、ｄＶ１に達しない。
【０２４５】
従って、センスノードＳＥＮＡは、“Ｈ”になる。その結果、ＰチャネルＭＯＳトランジスタ４１Ａがオフになり、ＩＮＶＡは、“Ｌ”、ＬＡＴＡは、“Ｈ”になる。
【０２４６】
このようにして、まず、書き込み不足セル（第一グループ）の選別を行う。
【０２４７】
この後、選択信号ＳＳＡを“Ｌ”にし、図２１のＮチャネルＭＯＳトランジスタ５４Ａをオフにする。
【０２４８】
次に、選択信号ＳＳＢを“Ｈ”にすると、センスノードＳＥＮＢの電位は、選択メモリセルの閾値に応じて以下のようになる。
【０２４９】
即ち、選択メモリセルの閾値が選択読み出し電位よりも低いときは、選択メモリセルに大きなセル電流が流れ、センスノードＳＥＮＢの電位が低下する速度は、速くなる。また、選択メモリセルの閾値が選択読み出し電位よりも高いときは、選択メモリセルに流れるセル電流は、小さいか、又は、選択メモリセルにセル電流が流れず、センスノードＳＥＮＢの電位が低下する速度は、遅くなる。
【０２５０】
具体的には、選択信号ＳＳＢが“Ｈ”になると、図２１のＮチャネルＭＯＳトランジスタ５４Ｂがオンになる。また、センスノードＳＥＮＢの電荷を放電し始める放電開始時ｔ６から第二期間が経過した第二時点ｔ７で、制御信号ＳＴＢを“Ｌ”にすると、センスノードＳＥＮＢの電位が図２１のラッチ回路３５Ｂにラッチされる。
【０２５１】
ここで、センスノードＳＥＮＢのプリチャージ電位Ｖｐｒｅ２は、センスノードＳＥＮＡのプリチャージ電位Ｖｐｒｅ１よりも低い。
【０２５２】
このため、例えば、選択メモリセルが書き込み不足セル（第一グループ）及びＱＰＷセル（第二グループ）であるときは、時刻ｔ６において、制御信号ＶＢＢを“Ｈ”にし、時刻ｔ７’において、制御信号ＶＢＢを“Ｌ”にした後、第二時点ｔ７において、電位降下量は、図２１のＰチャネルＭＯＳトランジスタ４１Ｂの閾値を下回るｄＶ２に達する。
【０２５３】
従って、センスノードＳＥＮＢは、“Ｌ”になる。その結果、ＰチャネルＭＯＳトランジスタ４１Ｂがオンになり、ＩＮＶＡは、“Ｈ”、ＬＡＴＡは、“Ｌ”になる。
【０２５４】
また、選択メモリセルが書き込み完了セル（第三グループ）であるときは、時刻ｔ６において、制御信号ＶＢＢを“Ｈ”にし、時刻ｔ７’において、制御信号ＶＢＢを“Ｌ”にした後、第二時点ｔ７において、電位降下量は、ｄＶ２に達しない。
【０２５５】
従って、センスノードＳＥＮＢは、“Ｈ”になる。その結果、ＰチャネルＭＯＳトランジスタ４１Ｂがオフになり、ＩＮＶＡは、“Ｌ”、ＬＡＴＡは、“Ｈ”になる。
【０２５６】
このようにして、ＱＰＷセル（第二グループ）及び書き込み完了セル（第三グループ）の選別を行う。
【０２５７】
尚、上述の第一期間と第二期間とは同じであることが好ましい。
【０２５８】
以上の第二変形例においては、プリチャージ電位が異なる二つのセンスノードを設け、二つのセンスノードの電位をセル電流の大きさに応じて別々に変化させることにより、選択メモリセルの閾値を三つのグループに分類する。
【０２５９】
従って、第二変形例においても、第二実施例と同様に、選択ワード線の電位を変えるためのセットアップ期間や、ロックアウト動作後のビット線のリカバリー期間などが不要となり、ベリファイ読み出し時間の短縮による書き込み動作の高速化を実現できる。
【０２６０】
６．  適用例  
本発明の例は、多値ＮＡＮＤフラッシュメモリに有効である。
【０２６１】
図７及び図１４は、四値の例について示している。
【０２６２】
メモリセルの閾値が最も低い状態が消去状態（“０”−状態）であり、書き込み状態は、三つ（“１”−状態、“２”−状態、“３”−状態）存在する。
【０２６３】
メモリセルの閾値が最も高い状態が“３”−状態であり、“２”−状態のメモリセルの閾値は、“３”−状態のメモリセルの閾値よりも低く、“１”−状態のメモリセルの閾値は、“２”−状態のメモリセルの閾値よりも低い。
【０２６４】
メモリセルの初期状態は、消去状態である。
【０２６５】
“１”−書き込み時において、ベリファイ読み出しに使用する選択読み出し電位は、Ｖ１であり、“２”−書き込み時において、ベリファイ読み出しに使用する選択読み出し電位は、Ｖ２であり、“３”−書き込み時において、ベリファイ読み出しに使用する選択読み出し電位は、Ｖ３である。
【０２６６】
但し、Ｖ１＜Ｖ２＜Ｖ３である。
【０２６７】
これら選択読み出し電位は、例えば、０〜４Ｖの範囲内の値から選択できる。
【０２６８】
本発明の例は、多値ＮＡＮＤフラッシュメモリ以外の不揮発性半導体メモリ全般に適用可能である。
【０２６９】
７．  むすび  
本発明によれば、新たなベリファイ読み出し技術により書き込み動作を高速化できる。
【０２７０】
本発明の例は、上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施形態の構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【０２７１】
【図１】ＮＡＮＤフラッシュメモリを示す図。
【図２】一つのＮＡＮＤブロックを示す図。
【図３】メモリセルアレイ、ワード線ドライバ及びデータ回路の位置関係を示す図。
【図４】メモリセルアレイ、ワード線ドライバ及びデータ回路の位置関係を示す図。
【図５】メモリセルアレイ、ワード線ドライバ及びデータ回路の位置関係を示す図。
【図６】メモリセルの閾値分布を示す図。
【図７】メモリセルの閾値分布を示す図。
【図８】コンベンショナルなセンスアンプを示す図。
【図９】図８のセンスアンプの動作波形を示す図。
【図１０】コンベンショナルなセンスアンプを示す図。
【図１１】図１０のセンスアンプの動作波形を示す図。
【図１２】書き込み時の電位関係を示す図。
【図１３】本発明の原理を示す図。
【図１４】本発明の原理を示す図。
【図１５】第一実施例に係わるセンスアンプを示す図。
【図１６】図１５のセンスアンプの動作波形を示す図。
【図１７】第二実施例に係わるセンスアンプを示す図。
【図１８】図１７のセンスアンプの動作波形を示す図。
【図１９】第一変形例に係わるセンスアンプを示す図。
【図２０】図１９のセンスアンプの動作波形を示す図。
【図２１】第二変形例に係わるセンスアンプを示す図。
【図２２】図２１のセンスアンプの動作波形を示す図。
【符号の説明】
【０２７２】
１１：  メモリセルアレイ、  １２：  データ回路、  １３：  Ｉ／Ｏバッファ、  １４：  アドレスバッファ、  １５：  ロウデコーダ、  １６：  ワード線ドライバ、  １７：  カラムデコーダ、  １８：  ベリファイ回路、  １９：  電位発生回路、  ２０：  制御回路、  ２１：  ＮＡＮＤセルユニット。
【図１】
2010134984.tif 000004
【図２】
2010134984.tif 000005
【図３】
2010134984.tif 000006
【図４】
2010134984.tif 000007
【図５】
2010134984.tif 000008
【図６】
2010134984.tif 000009
【図７】
2010134984.tif 000010
【図８】
2010134984.tif 000011
【図９】
2010134984.tif 000012
【図１０】
2010134984.tif 000013
【図１１】
2010134984.tif 000014
【図１２】
2010134984.tif 000015
【図１３】
2010134984.tif 000016
【図１４】
2010134984.tif 000017
【図１５】
2010134984.tif 000018
【図１６】
2010134984.tif 000019
【図１７】
2010134984.tif 000020
【図１８】
2010134984.tif 000021
【図１９】
2010134984.tif 000022
【図２０】
2010134984.tif 000023
【図２１】
2010134984.tif 000024
【図２２】
2010134984.tif 000025