(57)【要約】【課題】基準電流に対して所定の比の負荷電流を高い精度で得るドライバ回路を提供する。【解決手段】ＭＯＳトランジスタＭ３のドレイン端子には二つの抵抗Ｒ１及びＲ２が接続されており、その他端には夫々電流発生装置ＩＲＥＦ、負荷ＬＯＡＤが接続されている。両抵抗値は同値であるとする。またトランジスタＭ３のドレイン端子と両抵抗との接続部を接続点Ａとする。この電子回路装置は抵抗Ｒ１と電流発生装置ＩＲＥＦとの接続部を接続点Ｂ、抵抗Ｒ２と負荷ＬＯＡＤとの接続部を接続点Ｃとして、夫々差動増幅器Ａ１の入力端子へ接続したものである。該差動増幅器において、トランジスタＭ３のゲート端子に出力端子、つまり制御入力端子が接続されることを特徴とする。その接続部を接続点Ｇとする。該差動増幅器は接続点ＢおよびＣの電位差を帰還する回路として機能する。【選択図】図１
2010074379.tif 000002
【特許請求の範囲】
【請求項１】
基準電流に対して所定比の負荷電流を負荷に供給するドライバ回路であって、
前記基準電流を生成する基準電流発生手段と、
前記負荷および前記基準電流発生手段に夫々電流を供給する電流駆動手段と、を備え、
前記電流駆動手段は、前記基準電流発生手段に接続される基準電流の経路上に設けられた第１抵抗と、
前記負荷に接続される負荷電流の経路上に設けられた第２抵抗と、
前記第１抵抗の前記基準電流発生手段側の端子に現れる電圧が第１の入力端子に印加され、前記第２抵抗の前記負荷側の端子に現れる電圧が第２の入力端子に印加された差動増幅器と、
前記第１抵抗及び前記第２抵抗の他端を共通に接続してドレイン端子に接続された第１トランジスタと、を含み、
前記差動増幅器の出力端子が前記第１トランジスタのゲート端子に接続されることにより、前記第１の入力端子と前記第２の入力端子との電位差を帰還するようにしたことを特徴とするドライバ回路。
【請求項２】
基準電流に対して所定の比の負荷電流を負荷に供給するドライバ回路であって、
前記基準電流を生成する基準電流発生手段と、
負荷および前記基準電流発生手段に夫々電流を供給する電流駆動手段と、を備え、
前記電流駆動手段は、前記基準電流発生手段にドレイン端子が接続された第１トランジスタと、
前記第１トランジスタのソース端子に接続される基準電流の経路上に設けられた第１抵抗と、
前記負荷に接続される負荷電流の経路上に設けられた第２抵抗と、
前記第１抵抗と前記第１トランジスタのソース端子との接続点に現れる電圧が第１の入力端子に印加され、前記第２抵抗の前記負荷側の端子に現れる電圧が第２の入力端子に印加された差動増幅器と、
前記第１抵抗及び前記第２抵抗の他端を共通に接続してドレイン端子に接続され、ゲート端子には固定電位が印加された第２トランジスタとを含み、
前記差動増幅器の出力端子が前記第１トランジスタのゲート端子に接続することにより、前記第１の入力端子と前記第２の入力端子との電位差を帰還するようにしたことを特徴とするドライバ回路。
【請求項３】
基準電流に対して所定の比の負荷電流を負荷に供給するドライバ回路であって、
前記基準電流を生成する基準電流発生手段と、
前記負荷および前記基準電流発生手段に夫々電流を供給する電流駆動手段と、を備え、
前記電流駆動手段は、
前記基準電流発生手段にドレイン端子が接続された第１トランジスタと、
前記第１トランジスタのソース端子に接続される基準電流の経路上に設けられた第１抵抗と、
前記負荷に接続される負荷電流の経路上に設けられた第２抵抗と、
前記第１抵抗と前記第１トランジスタのソース端子との接続点に現れる電圧が第１の入力端子に印加され、前記第２抵抗の前記負荷側の端子に現れる電圧が第２の入力端子に印加された差動増幅器と、
前記第１抵抗及び前記第２抵抗の他端を共通に接続してドレイン端子に接続され、ゲート端子が前記第１トランジスタのドレイン端子に接続された第２トランジスタとを含み、
前記差動増幅器の出力端子が前記第１トランジスタのゲート端子に接続されることにより、前記第１の入力端子と前記第２の入力端子との電位差を帰還するようにしたことを特徴とするドライバ回路。
【請求項４】
前記第１抵抗と前記第２抵抗の比を変えることによって、前記基準電流と前記負荷電流を所定の比に調節することを特徴とする請求項１乃至３の何れか一項に記載のドライバ回路。
【請求項５】
前記第１抵抗または前記第２抵抗は、任意の値を有する抵抗と、該抵抗と直列接続されたスイッチとを有する回路が複数並列接続された抵抗回路手段により構成され、
前記スイッチが夫々独立して断接可能としたことを特徴とする請求項１乃至４の何れか一項に記載のドライバ回路。
【請求項６】
前記スイッチがＮＭＯＳトランジスタで構成されることを特徴とする請求項５に記載のドライバ回路。
【請求項７】
前記スイッチがＰＭＯＳトランジスタで構成されることを特徴とする請求項５に記載のドライバ回路。
【請求項８】
前記スイッチがＮＭＯＳトランジスタ、及びＰＭＯＳトランジスタを用いた相補型スイッチであることを特徴とする請求項５に記載のドライバ回路。
【請求項９】
前記負荷として発光ダイオードを含み、前記発光ダイオードのアノードが前記第２抵抗と接続していることを特徴とする請求項１乃至８の何れか一項に記載のドライバ回路。
【請求項１０】
基準電流に対して所定の比の負荷電流を負荷に供給するドライバ回路であって、
前記負荷および基準電流を生成する第１電流源に電流を供給する電流駆動手段と、
基準抵抗を有するダミー回路と、を備え、
前記電流駆動手段は、
電圧値によって抵抗値が変化する第１及び第２可変抵抗と、
一方がグラウンドに接続されている前記第１電流源及び前記負荷とを有し、
前記第１電流源の他端に接続される前記第１可変抵抗は前記基準電流の経路上に設けられ、
前記負荷の他端に接続される前記第２可変抵抗は前記負荷電流の経路上に設けられ、
前記第１可変抵抗と前記第１電流源との接続点に現れる電位が第１入力端子に印加され、前記第２可変抵抗と前記負荷との接続点に現れる電位が第２入力端子に印加される第１差動増幅器と、
一端が電源に接続され、他端が前記第１可変抵抗及び前記第２可変抵抗の他端を共通に接続した端子と接続された第１電圧制御電流源と、で構成され、
前記ダミー回路は、一端が基準抵抗に接続され、他端がグラウンドに接続されている第２電流源と、
前記第１可変抵抗と前記第１電流源との接続点に現れる電位が第１入力端子に印加され、前記基準抵抗と前記第２電流源との接続点に現れる電位が第２入力端子に印加される第２差動増幅器と、
一端が電源に接続され、他端が前記基準抵抗の他端に接続されている第２電圧制御電流源と、で構成され、
前記第１差動増幅器の出力端子が前記第１電圧制御電流源及び前記第２電圧制御電流源の制御端子に接続されることにより、前記第１差動増幅器の前記第１の入力端子と前記第２の入力端子との電位差が帰還され、
前記第２差動増幅器の出力端子が前記第１可変抵抗及び前記第２可変抵抗の制御端子に接続されることにより、前記第２差動増幅器の前記第１の入力端子と前記第２の入力端子との電位差が帰還されることを特徴とするドライバ回路。
【請求項１１】
基準電流に対して所定の比の負荷電流を負荷に供給するドライバ回路であって、
前記負荷および基準電流を生成する第１電流源に電流を供給する電流駆動手段と、
基準抵抗を有するダミー回路と、を備え、
前記電流駆動手段は、
電圧値によって抵抗値が変化する第１及び第２可変抵抗と、
第１ＭＯＳトランジスタと、
一方がグラウンドに接続されている前記第１電流源及び前記負荷とを有し、
前記第１電流源の他端にドレイン端子が接続される前記第１ＭＯＳトランジスタは前記基準電流の経路上に設けられ、
前記第１ＭＯＳトランジスタのソース端子には前記第１可変抵抗が接続され、前記負荷に接続される前記第２可変抵抗は前記負荷電流の経路上に設けられ、
前記第１可変抵抗と前記第１ＭＯＳトランジスタとの接続点に現れる電位が第１入力端子に印加され、前記第２可変抵抗と前記負荷との接続点に現れる電位が第２入力端子に印加される第１差動増幅器と、
一端が電源に接続され、他端が前記第１可変抵抗及び第２可変抵抗の他端を共通に接続した端子と接続された第１電圧制御電流源とで構成され、
前記ダミー回路は、
両端子が夫々第２ＭＯＳトランジスタのドレイン端子及びグラウンドに接続されている第２電流源と、
前記第２ＭＯＳトランジスタのソース端子に接続されている前記基準抵抗と、
前記第１ＭＯＳトランジスタと前記第１電流源との接続点に現れる電位が第１入力端子に印加され、前記第２ＭＯＳトランジスタと前記第２電流源との接続点に現れる電位が第２入力端子に印加される第２差動増幅器と、
一端が電源に接続され他端が前記基準抵抗の他端に接続されている第２電圧制御電流源と、で構成され、
前記第１及び第２電圧制御電流源が持つ共通の制御端子には任意の固定電位が印加され、
前記第１差動増幅器の出力端子が前記第１及び第２ＭＯＳトランジスタのゲート端子に接続されることにより、前記第１差動増幅器の前記第１の入力端子と前記第２の入力端子との電位差が帰還され、
前記第２差動増幅器の出力端子が前記第１及び第２可変抵抗の制御端子に接続されることにより、前記第２差動増幅器の前記第１の入力端子と前記第２の入力端子との電位差が帰還されることを特徴とするドライバ回路。
【請求項１２】
前記第１及び第２電圧制御電流源が持つ共通の制御端子の電位が、前記第２差動増幅器の第１入力端子と同電位であることを特徴とする請求項１１に記載のドライバ回路。
【請求項１３】
共通する制御端子を持つ可変抵抗と、
該可変抵抗と夫々直列接続されたスイッチとを有する回路が１つ若しくは複数並列接続された抵抗回路手段が、前記第１可変抵抗または前記第２可変抵抗の何れか、若しくは夫々に置き換わって設置され、
共通する制御端子を持つ電圧制御電流源と、
該電圧制御電流源と夫々直列接続されたスイッチとを有する回路が１つ若しくは複数並列接続された電流源手段が、前記第１電圧制御電流源に置き換わって設置され、
前記スイッチが夫々独立してＯＮ・ＯＦＦ可能としたことを特徴とする請求項１０乃至１２の何れか一項に記載のドライバ回路。
【請求項１４】
共通する制御端子を持つ可変抵抗が１つ若しくは複数並列接続された抵抗回路手段が、前記第１または第２可変抵抗の何れか若しくは夫々に置き換わって設置され、
共通する制御端子を持つ電圧制御電流源が１つ若しくは複数並列接続された電流源手段が、前記第１電圧制御電流源に置き換わって設置され、
前記可変抵抗及び電圧制御電流源が夫々電流を導通しない状態を、各制御端子に入力される信号によって実現することを特徴とする請求項１０乃至１２の何れか一項に記載のドライバ回路。
【請求項１５】
前記可変抵抗及び電圧制御電流源の制御端子に夫々スイッチが直列接続され、該スイッチがＯＦＦのときには、該制御端子が電源またはグラウンドの電位を持つことを特徴とする請求項１４に記載のドライバ回路。
【請求項１６】
前記可変抵抗及び電圧制御電流源の各制御端子に入力される信号を出力しているインバータまたはバッファのダイナミックレンジが、該インバータまたはバッファが前記可変抵抗の制御端子に接続される場合には、前記可変抵抗の両端の電圧によって決められ、
前記インバータまたはバッファが前記電圧制御電流源の制御端子に接続される場合には、前記電圧制御電流源の両端の電圧によって決められることを特徴とする請求項１４に記載のドライバ回路。
【請求項１７】
前記可変抵抗または電圧制御電流源がＭＯＳトランジスタで構成されることを特徴とする請求項１０乃至１６の何れか一項に記載のドライバ回路。
【請求項１８】
前記スイッチがＭＯＳトランジスタで構成されることを特徴とする請求項１０乃至１７の何れか一項に記載のドライバ回路。
【請求項１９】
前記負荷としての発光ダイオードを含み、該発光ダイオードのアノードが前記第２可変抵抗と接続していることを特徴とする請求項１０乃至１８の何れか一項に記載のドライバ回路。
【請求項２０】
請求項１乃至９の何れか一項に記載のドライバ回路を複数並べた電子回路装置において、
前記電流源が一つのＭＯＳトランジスタで構成され、前記ＭＯＳトランジスタのサイズ・特性が等しく、かつ共通のゲート端子で接続されることを特徴とするドライバ回路。
【請求項２１】
請求項１０乃至１９の何れか一項に記載のドライバ回路を複数並べた電子回路装置において、
前記第１電流源が夫々カレントミラー回路で構成され、該カレントミラー回路が有するＭＯＳトランジスタのサイズ・特性が等しいことを特徴とするドライバ回路。
【請求項２２】
各半導体レーザに供給する電流を全て均一にすることによって、前記各半導体レーザの輝度を均一に制御する電流駆動装置であって、請求項２０又は２１に記載のドライバ回路を有することを特徴とする電子回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ドライバ回路、及び電子回路装置に関し、さらに詳しくは、基準電流を基にして、必要とする電流値を高精度で負荷に流すドライバ回路に関するものである。
【背景技術】
【０００２】
従来技術として特許文献１には、カレントミラー回路のふたつの電流経路に存在するトランジスタのドレイン−ソース間電圧が異なると、所望のミラー比が得られないといった課題を解決するために、カレントミラー回路を構成する第１経路には第１トランジスタ、第２経路には第２トランジスタがあり、両トランジスタのソースは接地されている。これらのトランジスタのドレイン−ソース間電圧を揃えるために、両トランジスタのドレイン電圧を入力する演算増幅器と、演算増幅器の出力がゲートに接続された第３トランジスタを設け、この第３トランジスタを第１経路の中に入れる。この結果、第１トランジスタと第２トランジスタのドレイン−ソース間電圧が一致するよう第３トランジスタに流れる電流が制御される。
また、特許文献２には、複数の電流発生素子に供給する電流を均一にして、各電流発生素子の輝度を全て均一にしたいといった課題を解決するために、電流発生素子に電流を流す電流駆動回路を並列に複数有し、各電流駆動回路は、定電流発生回路に流れる電流ＩＲＥＦからミラーされた基準電流を流す一方のトランジスタ素子のドレイン−ソース間電圧と基準電流を任意の比で電流を流す他方のトランジスタ素子のドレイン−ソース間電圧とを同一にするための差動増幅回路を有することにより、複数のＭＯＳトランジスタに均一な電流をミラー出来、各電流駆動回路の電流発生素子の輝度を全て均一にしている。
【０００３】
また、特許文献３には、複数のＬＥＤを並列に接続した場合、各ＬＥＤごとに定電流回路を接続する必要がある。ここで、各ＬＥＤの発光輝度を均一にするために各ＬＥＤに供給すべき定電流は、１％から数％程度の非常に高い精度が要求される。しかしながら、複数の定電流回路から、そのような高精度の定電流を生成することは、半導体製造プロセスから困難であったといった課題を解決するために、基準電流を抵抗により電圧に変換し、負荷電流側にも抵抗を付加して電圧に変換し、各抵抗の端子間電圧を参照して差動増幅回路により負荷回路側へフィードバックしている。
また、特許文献４には、カスコード型カレントミラー回路において、負荷に接続されるトランジスタのドレイン端子を、入力電流側に帰還させることで、チャネル長変調効果が抑制され、出力電流の定電流特性を従来の基本カレントミラー回路よりも大幅に改善することができると共に、入力電流の変化に対する出力電流の立ち上がり時間特性もカスコード型カレントミラー回路及び低電圧カスコード型カレントミラー回路よりも優れた特性にすることができる。しかし、入力電流と出力電流は完全には等しくならないといった問題がある。
【特許文献１】特開２００５−１７３７４１公報
【特許文献２】特開２００６−２３７３８２公報
【特許文献３】特開２００６−３１８３３７公報
【特許文献４】特開２００４−１８０００７公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
負荷としてＬＥＤのような電流駆動素子に、基準電流に対して所定の比で高精度に電流駆動させようと考えたとき、良く知られた方法として図２７のようなカレントミラー回路が挙げられる。しかし、カレントミラー回路は基準電流側のトランジスタＴＲ１と負荷電流側のトランジスタＴＲ２が十分飽和領域で動作していても、ドレイン−ソース間電圧が少しでも異なる場合、チャネル長変調効果の影響で基準電流と負荷電流は必ずしも等しくはならない。
さらには、電流駆動素子の端子間電圧によって、カレントミラー回路を構成するトランジスタＴＲ２を線形動作させてしまうような領域で扱う場合には、そのドレイン−ソース間電圧と負荷電流が比例関係となり、飽和動作時に比べ負荷電流へのドレイン−ソース間電圧変動の影響は非常に顕著になる。そのため、飽和動作に十分なドレイン−ソース間電圧を確保するために電源電圧を高く設定する必要が生じ、消費電力が増大してしまう虞がある。
そのため、上記のような電流駆動素子を用いる場合、電源及びグラウンド電圧・電流駆動素子端子間電圧変動に対しても基準電流と負荷電流の比が変化しないようにトランジスタの抵抗値をコントロール出来れば、基準電流に対して所定の比で高精度の負荷電流が生成できる。つまり、このような構成にすることで、カレントミラー回路を構成するトランジスタＴＲ２のドレイン−ソース間電圧が低い場合（線形領域で動作する場合）でも負荷電流を所定の比でミラーできる。これは電源電圧を低く抑えられることをも意味しているので、消費電力の低減に繋がる。
【０００５】
そこで、特許文献３では基準電流及び負荷電流が流れる２つの抵抗の一端を共通に接続し、各抵抗の他端電位を一致させるようフィードバック制御している。具体的には負荷電流経路上にあるトランジスタのゲート端子にフィードバックすることで、基準電流を高い精度でミラーしている。
しかし、この構成では基準電流側に対しては信号の帰還が無い、つまりある固定された基準電流に対して負荷電流を所定の比で精度良く追従するよう制御が働いてしまうので、このままでは電流駆動素子側の電流−電圧特性が全く考慮されず、基準電流側の電流−電圧特性のみが参照されてしまう。そのため、電流駆動素子の動作範囲が限定されて所望の負荷電流が得られない可能性が生じる。
この問題を改善しているのが、特許文献２である。この従来技術ではカレントミラー回路を構成するトランジスタの共通するゲート端子に対して帰還が行われているので、制御入力（ゲート端子に入る入力）によってカレントミラー回路を構成する両トランジスタのゲート及びドレイン端子の電位が変動する。
特にこの構成ではコントローラ部を取り除いた場合において、カレントミラー回路を構成するトランジスタのゲート端子の電位をグラウンドから電源電圧まで掃引すると、両ドレイン端子の電位が単調減少する。一方、電流源及び電流駆動素子に流れる電流は単調増加する。カレントミラー回路を構成するトランジスタの両ドレイン端子の電位が同値になるようなゲート端子の電位が存在する場合、その点で両トランジスタの各バイアスが落ち着く（両電流値の比が各トランジスタサイズの比と等しくなる）ことになる。また、カレントミラー回路を構成するトランジスタのドレイン−ソース間電圧が低い場合（線形領域で動作する場合）でも電流を所定の比でミラーできる。これは電源電圧を低く抑えられることを意味しているので、消費電力の低減に繋がる。
【０００６】
しかし、この構成ではトランジスタのサイズ・電流源・電流駆動素子がいかなる種類・値であっても、ゲート端子の電位を電源電圧にした場合には、カレントミラー回路を構成する両トランジスタのドレイン端子の電位は必ずゼロの値を採ってしまう。さらに場合によっては、ゼロ以外の点でもドレイン端子の電位が同値をとる点が２つ存在する可能性もある。つまり、この構成では収束点が複数存在する可能性を持つことになってしまう。
その点に関して、特許文献１では信号を帰還させる箇所を電流源に直列接続されたトランジスタのゲート端子にしている。該トランジスタと電流源との接続点は、カレントミラー回路を構成するトランジスタのゲート端子と接続されている。特許文献２の場合と同様にコントローラ部を取り除いた場合において、電流源に直列接続されたトランジスタのゲート端子、つまり制御入力の電位をグラウンドから電源電圧まで掃引するとカレントミラー回路を構成するトランジスタのドレイン端子の電位は単調減少する。しかし、特許文献２の場合とは異なり、電流源の電流は単調増加、負荷の電流は単調減少というように、その変化方向を互い違いにすることが可能となる。そのため、カレントミラー回路を構成する両トランジスタのドレイン端子の電位が同値を採るゲート端子の電位が存在する場合、その点は唯一つのみにできる。
だが、たとえトランジスタの全バイアス電位が合致していたとしても、各トランジスタによるＶth（閾値電圧）バラツキ等の個体バラツキ、電源及びグラウンドバラツキが生じると、基準電流と負荷電流の比は異なる値で収束することになってしまう。
例えばＶth（閾値電圧）バラツキが生じると、図２８に示すように見かけ上ゲート−ソース間電圧がばらつく。基準（バラツキなし）の時のドレイン電流値をＩ０、ばらつく範囲をΔＩとすると、その変動率はΔＩ／Ｉ０と表せるので、低いドレイン電流値を扱う場合にはその影響は顕著になる。つまり、同じバイアスがかけられているトランジスタ同士でも、ドレイン電流が異なる値をとることになる。
【０００７】
また、電源及びグラウンド配線が持つ抵抗による電圧降下が原因で、必ずしも各トランジスタに与えられる電源及びグラウンド電位は等しいとは言えない（電源及びグラウンドバラツキ）。そのため同じバイアスがかけられているトランジスタ同士でも、ドレイン電流が異なる値をとることになってしまう。
本発明は、かかる課題に鑑みてなされたものであり、ＬＥＤのような電流駆動素子を駆動させるドライバ回路において、トランジスタの個体バラツキや電源及びグラウンドバラツキの影響をなくし、かつ常にコントローラが適切な動作範囲で機能できるようにすることで、基準電流に対して所定の比の負荷電流を高い精度で得るドライバ回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明はかかる課題を解決するために、請求項１は、基準電流に対して所定比の負荷電流を負荷に供給するドライバ回路であって、前記基準電流を生成する基準電流発生手段と、前記負荷および前記基準電流発生手段に夫々電流を供給する電流駆動手段と、を備え、前記電流駆動手段は、前記基準電流発生手段に接続される基準電流の経路上に設けられた第１抵抗と、前記負荷に接続される負荷電流の経路上に設けられた第２抵抗と、前記第１抵抗の前記基準電流発生手段側の端子に現れる電圧が第１の入力端子に印加され、前記第２抵抗の前記負荷側の端子に現れる電圧が第２の入力端子に印加された差動増幅器と、前記第１抵抗及び前記第２抵抗の他端を共通に接続してドレイン端子に接続された第１トランジスタとを含み、前記差動増幅器の出力端子が前記第１トランジスタのゲート端子に接続されることにより、前記第１の入力端子と前記第２の入力端子との電位差を帰還するようにしたことを特徴とする。
【０００９】
請求項２は、基準電流に対して所定の比の負荷電流を負荷に供給するドライバ回路であって、前記基準電流を生成する基準電流発生手段と、負荷および前記基準電流発生手段に夫々電流を供給する電流駆動手段と、を備え、前記電流駆動手段は、前記基準電流発生手段にドレイン端子が接続された第１トランジスタと、前記第１トランジスタのソース端子に接続される基準電流の経路上に設けられた第１抵抗と、前記負荷に接続される負荷電流の経路上に設けられた第２抵抗と、前記第１抵抗と前記第１トランジスタのソース端子との接続点に現れる電圧が第１の入力端子に印加され、前記第２抵抗の前記負荷側の端子に現れる電圧が第２の入力端子に印加された差動増幅器と、前記第１抵抗及び前記第２抵抗の他端を共通に接続してドレイン端子に接続され、ゲート端子には固定電位が印加された第２トランジスタとを含み、前記差動増幅器の出力端子が前記第１トランジスタのゲート端子に接続することにより、前記第１の入力端子と前記第２の入力端子との電位差を帰還するようにしたことを特徴とする。
【００１０】
請求項３は、基準電流に対して所定の比の負荷電流を負荷に供給するドライバ回路であって、前記基準電流を生成する基準電流発生手段と、前記負荷および前記基準電流発生手段に夫々電流を供給する電流駆動手段と、を備え、前記電流駆動手段は、前記基準電流発生手段にドレイン端子が接続された第１トランジスタと、前記第１トランジスタのソース端子に接続される基準電流の経路上に設けられた第１抵抗と、前記負荷に接続される負荷電流の経路上に設けられた第２抵抗と、前記第１抵抗と前記第１トランジスタのソース端子との接続点に現れる電圧が第１の入力端子に印加され、前記第２抵抗の前記負荷側の端子に現れる電圧が第２の入力端子に印加された差動増幅器と、前記第１抵抗及び前記第２抵抗の他端を共通に接続してドレイン端子に接続され、ゲート端子が前記第１トランジスタのドレイン端子に接続された第２トランジスタとを含み、前記差動増幅器の出力端子が前記第１トランジスタのゲート端子に接続されることにより、前記第１の入力端子と前記第２の入力端子との電位差を帰還するようにしたことを特徴とする。
【００１１】
請求項４は、前記第１抵抗と前記第２抵抗の比を変えることによって、前記基準電流と前記負荷電流を所定の比に調節することを特徴とする。
請求項５は、前記第１抵抗または前記第２抵抗は、任意の値を有する抵抗と、該抵抗と直列接続されたスイッチとを有する回路が複数並列接続された抵抗回路手段により構成され、前記スイッチが夫々独立して断接可能としたことを特徴とする。
請求項６は、前記スイッチがＮＭＯＳトランジスタで構成されることを特徴とする。
請求項７は、前記スイッチがＰＭＯＳトランジスタで構成されることを特徴とする。
請求項８は、前記スイッチがＮＭＯＳトランジスタ、及びＰＭＯＳトランジスタを用いた相補型スイッチであることを特徴とする。
請求項９は、前記負荷として発光ダイオードを含み、前記発光ダイオードのアノードが前記第２抵抗と接続していることを特徴とする。
【００１２】
請求項１０は、基準電流に対して所定の比の負荷電流を負荷に供給するドライバ回路であって、前記負荷および基準電流を生成する第１電流源に電流を供給する電流駆動手段と、基準抵抗を有するダミー回路と、を備え、前記電流駆動手段は、電圧値によって抵抗値が変化する第１及び第２可変抵抗と、一方がグラウンドに接続されている前記第１電流源及び前記負荷とを有し、前記第１電流源の他端に接続される前記第１可変抵抗は前記基準電流の経路上に設けられ、前記負荷の他端に接続される前記第２可変抵抗は前記負荷電流の経路上に設けられ、前記第１可変抵抗と前記第１電流源との接続点に現れる電位が第１入力端子に印加され、前記第２可変抵抗と前記負荷との接続点に現れる電位が第２入力端子に印加される第１差動増幅器と、一端が電源に接続され、他端が前記第１可変抵抗及び前記第２可変抵抗の他端を共通に接続した端子と接続された第１電圧制御電流源と、で構成され、前記ダミー回路は、一端が基準抵抗に接続され、他端がグラウンドに接続されている第２電流源と、前記第１可変抵抗と前記第１電流源との接続点に現れる電位が第１入力端子に印加され、前記基準抵抗と前記第２電流源との接続点に現れる電位が第２入力端子に印加される第２差動増幅器と、一端が電源に接続され、他端が前記基準抵抗の他端に接続されている第２電圧制御電流源と、で構成され、前記第１差動増幅器の出力端子が前記第１電圧制御電流源及び前記第２電圧制御電流源の制御端子に接続されることにより、前記第１差動増幅器の前記第１の入力端子と前記第２の入力端子との電位差が帰還され、前記第２差動増幅器の出力端子が前記第１可変抵抗及び前記第２可変抵抗の制御端子に接続されることにより、前記第２差動増幅器の前記第１の入力端子と前記第２の入力端子との電位差が帰還されることを特徴とする。
【００１３】
請求項１１は、基準電流に対して所定の比の負荷電流を負荷に供給するドライバ回路であって、前記負荷および基準電流を生成する第１電流源に電流を供給する電流駆動手段と、基準抵抗を有するダミー回路と、を備え、前記電流駆動手段は、電圧値によって抵抗値が変化する第１及び第２可変抵抗と、第１ＭＯＳトランジスタと、一方がグラウンドに接続されている前記第１電流源及び前記負荷とを有し、前記第１電流源の他端にドレイン端子が接続される前記第１ＭＯＳトランジスタは前記基準電流の経路上に設けられ、前記第１ＭＯＳトランジスタのソース端子には前記第１可変抵抗が接続され、前記負荷に接続される前記第２可変抵抗は前記負荷電流の経路上に設けられ、前記第１可変抵抗と前記第１ＭＯＳトランジスタとの接続点に現れる電位が第１入力端子に印加され、前記第２可変抵抗と前記負荷との接続点に現れる電位が第２入力端子に印加される第１差動増幅器と、一端が電源に接続され、他端が前記第１可変抵抗及び第２可変抵抗の他端を共通に接続した端子と接続された第１電圧制御電流源とで構成され、前記ダミー回路は、両端子が夫々第２ＭＯＳトランジスタのドレイン端子及びグラウンドに接続されている第２電流源と、前記第２ＭＯＳトランジスタのソース端子に接続されている前記基準抵抗と、前記第１ＭＯＳトランジスタと前記第１電流源との接続点に現れる電位が第１入力端子に印加され、前記第２ＭＯＳトランジスタと前記第２電流源との接続点に現れる電位が第２入力端子に印加される第２差動増幅器と、一端が電源に接続され他端が前記基準抵抗の他端に接続されている第２電圧制御電流源と、で構成され、前記第１及び第２電圧制御電流源が持つ共通の制御端子には任意の固定電位が印加され、前記第１差動増幅器の出力端子が前記第１及び第２ＭＯＳトランジスタのゲート端子に接続されることにより、前記第１差動増幅器の前記第１の入力端子と前記第２の入力端子との電位差が帰還され、前記第２差動増幅器の出力端子が前記第１及び第２可変抵抗の制御端子に接続されることにより、前記第２差動増幅器の前記第１の入力端子と前記第２の入力端子との電位差が帰還されることを特徴とする。
【００１４】
請求項１２は、前記第１及び第２電圧制御電流源が持つ共通の制御端子の電位が、前記第２差動増幅器の第１入力端子と同電位であることを特徴とする。
請求項１３は、共通する制御端子を持つ可変抵抗と、該可変抵抗と夫々直列接続されたスイッチとを有する回路が１つ若しくは複数並列接続された抵抗回路手段が、前記第１可変抵抗または前記第２可変抵抗の何れか、若しくは夫々に置き換わって設置され、共通する制御端子を持つ電圧制御電流源と、該電圧制御電流源と夫々直列接続されたスイッチとを有する回路が１つ若しくは複数並列接続された電流源手段が、前記第１電圧制御電流源に置き換わって設置され、前記スイッチが夫々独立してＯＮ・ＯＦＦ可能としたことを特徴とする。
請求項１４は、共通する制御端子を持つ可変抵抗が１つ若しくは複数並列接続された抵抗回路手段が、前記第１または第２可変抵抗の何れか若しくは夫々に置き換わって設置され、共通する制御端子を持つ電圧制御電流源が１つ若しくは複数並列接続された電流源手段が、前記第１電圧制御電流源に置き換わって設置され、前記可変抵抗及び電圧制御電流源が夫々電流を導通しない状態を、各制御端子に入力される信号によって実現することを特徴とする。
【００１５】
請求項１５は、前記可変抵抗及び電圧制御電流源の制御端子に夫々スイッチが直列接続され、該スイッチがＯＦＦのときには、該制御端子が電源またはグラウンドの電位を持つことを特徴とする。
請求項１６は、前記可変抵抗及び電圧制御電流源の各制御端子に入力される信号を出力しているインバータまたはバッファのダイナミックレンジが、該インバータまたはバッファが前記可変抵抗の制御端子に接続される場合には、前記可変抵抗の両端の電圧によって決められ、前記インバータまたはバッファが前記電圧制御電流源の制御端子に接続される場合には、前記電圧制御電流源の両端の電圧によって決められることを特徴とする。
請求項１７は、前記可変抵抗または電圧制御電流源がＭＯＳトランジスタで構成されることを特徴とする。
請求項１８は、前記スイッチがＭＯＳトランジスタで構成されることを特徴とする。
【００１６】
請求項１９は、前記負荷としての発光ダイオードを含み、該発光ダイオードのアノードが前記第２可変抵抗と接続していることを特徴とする。
請求項２０は、請求項１乃至９の何れか一項に記載のドライバ回路を複数並べた電子回路装置において、前記電流源が一つのＭＯＳトランジスタで構成され、前記ＭＯＳトランジスタのサイズ・特性が等しく、かつ共通のゲート端子で接続されることを特徴とする。
請求項２１は、請求項１０乃至１９の何れか一項に記載のドライバ回路を複数並べた電子回路装置において、前記第１電流源が夫々カレントミラー回路で構成され、該カレントミラー回路が有するＭＯＳトランジスタのサイズ・特性が等しいことを特徴とするドライバ回路。
請求項２２は、各半導体レーザに供給する電流を全て均一にすることによって、前記各半導体レーザの輝度を均一に制御する電流駆動装置であって、請求項２０又は２１に記載のドライバ回路を有することを特徴とする。
【発明の効果】
【００１７】
本発明によれば、同じ抵抗値を持つ２つの抵抗の両端の電位を等しくするような制御がなされ、トランジスタのバイアスを制御するのではなく、抵抗を用いて直接電流を制御している形となっているため、電流駆動用のトランジスタの個体バラツキ、電源及びグランドバラツキの影響も受けることなく、基準電流と負荷電流の値を同値にすることができる。また、電流駆動用のトランジスタのドレイン−ソース間電圧が低い場合（線形領域で動作する場合）でも電流を高精度でミラーできるため、電源電圧を低く抑えられることをも意味しているので、消費電力の低減に効果的である。
また、制御入力が入力されたときの基準電流及び負荷電流の変化方向（増加するか減少するか）が相反するため、収束点（抵抗Ｒ１及びＲ２の両端の電位が等しくなる点）が存在すれば、それは唯一つに限定できる。
また、２つの抵抗の比を変えることによって、基準電流と負荷電流の比を抵抗値の逆数の比に調節できる。このことは同じ負荷電流を負荷に流す場合、一方の抵抗の抵抗値を高く設定することによって基準電流を低くすることが可能となり、消費電力の面での効率化を図ることができる。
【００１８】
また、任意の抵抗値を持つ抵抗と該抵抗と直列接続されたスイッチとを有する回路が複数並列接続された抵抗回路が、２つの抵抗に置き換わって接続され、各スイッチが夫々独立して入切できることで、見かけ上２つの抵抗値を可変できる。抵抗と該抵抗と直列接続されたスイッチとを有する回路を多く並列接続すればするほど、より細かい電流比が実現できる。
また、負荷としての発光ダイオードを有する場合、所望の輝度によってはその端子間電圧が高くなるので電流駆動用のトランジスタが線形領域で動作することもあるが、２つの抵抗の端子間電圧を同値にすることで基準電流と駆動電流を制御しているので、電源及びグランド電圧・発光ダイオード端子間電圧変動による影響を受けずに、基準電流に対して所定の比の負荷電流を流すことができる。
また、２つの可変抵抗の両端の電位を等しくするよう制御がなされ、可変抵抗を用いて直接電流を制御している形となっているため、個体バラツキ、電源及びグラウンドバラツキの影響も受けることなく、基準電流と負荷電流の値を所定の比にすることができる。また、２つの電圧制御電流源がＭＯＳトランジスタであるとき、そのドレイン−ソース間電圧が低い場合（線形領域で動作する場合）でも電流を高精度でミラーできる。これは電源電圧を低く抑えられることをも意味しているので、消費電力の低減に効果的である。また、２つの可変抵抗としてＭＯＳトランジスタを採用した場合、その個体バラツキ等が影響してくる可能性が出てくるが、一方の電圧制御電流源に接続された抵抗の抵抗値を参照することでその問題を解決することができる。
【００１９】
また、制御入力が入力されたときの基準電流及び負荷電流の変化方向（増加するか減少するか）が相反するため、収束点（可変抵抗ＶＲ１及びＶＲ２の両端の電位が等しくなる点）が存在すれば、それは唯一つに限定できる。
また、２つの可変抵抗の比を変えることによって、基準電流と負荷電流の比を抵抗値の逆数の比に調節できる。このことは、例えば同じ負荷電流を負荷に流す場合、一方の可変抵抗の抵抗値を高く設定することによって基準電流を低くすることが可能となり、消費電力の面での効率化を図ることができる。共通の制御端子を持つ可変抵抗と該可変抵抗と直列接続されたスイッチとを有する回路が複数並列接続された抵抗回路が、２つの可変抵抗に置き換わって接続され、各スイッチが夫々独立して入切できることで、見かけ上２つの可変抵抗の抵抗値を可変できる。可変抵抗と該可変抵抗と直列接続されたスイッチとを有する回路を多く並列接続すればするほど、より細かい電流比が実現できる。また、一方の電圧制御電流源と共通の制御端子を持つ電圧制御電流源を並列に複数接続し、直列にスイッチを設けることで、基準電流の変動を抑えて負荷電流を変更したり、電圧制御電流源を複数設けることで、該電圧制御電流源に過多な電流が流れて回路が機能しなくなる状態を回避する効果もある。
【００２０】
また、直列に接続されたスイッチを取り除き、可変抵抗及び電圧制御電流源の制御端子にスイッチを設けることにより、電流経路上に直列に接続した場合と比べ、回路上の各電位のダイナミックレンジが広くなり、負荷電流及び基準電流の電流値のダイナミックレンジも広く取ることができる。また、スイッチがＯＦＦになる際、制御端子が電源またはグラウンド電位を取ることで、制御端子をフローティングにすることなく電圧制御電流源及び可変抵抗の電流の導通を切ることができる。
また、制御端子に接続されるスイッチがＯＮまたはＯＦＦの際の制御端子の電位を、インバータに供給されるＨまたはＬの電位として与えることで、トランジスタの数を抑え、チップ面積コストの削減が可能となる。本発明のドライバ回路においては、電圧制御電流源及び可変抵抗のＯＮ・ＯＦＦだけでなく、インバータに供給されるＨまたはＬの電位を電圧制御電流源または可変抵抗の両端に印加される電位とすることで、インバータの出力範囲が電源−グラウンド間を動く場合に比べて低く抑えられ、インバータでの消費電力、ひいてはチップ全体の消費電力を削減することができる。
【００２１】
また、負荷としての発光ダイオードを有する場合、所望の輝度によってはその端子間電圧が高くなるので電流源や可変抵抗に含まれるＭＯＳトランジスタが線形領域で動作することもあるが、２つの可変抵抗の端子間電圧を同値にすることで基準電流と負荷電流を制御しているので、電源及びグラウンド電圧・発光ダイオード端子間電圧変動による影響を受けずに、基準電流に対して所定の比の負荷電流を流すことができる。
また、ドライバ回路を複数並列に並べ、各電流発生装置を一般的なカレントミラー回路にすることで、各ドライバ回路における基準電流と負荷電流を全て等しくできる。このような構成により発光ダイオードのような電流発光素子では発光輝度のバラツキが抑えられ、ムラの無い発光を実現できる。
また、ドライバ回路を複数並列に並べ、電流発生装置をカレントミラー回路にすることで、各ドライバ回路における基準電流と負荷電流を全て等しくできる。これは発光ダイオードのような電流発光素子では発光輝度のバラツキが抑えられ、ムラの無い発光を実現できる。
また、プリンタや複写機等において、本発明のドライバ回路を用いて各半導体レーザーに供給する電流を全て均一にすることによって、各半導体レーザーの輝度を均一に出来、像の濃さにムラが出ない等の効果が得られる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
図１は本発明の第１の実施形態に係るドライバ回路を示す図である。
ＭＯＳトランジスタＭ３のドレイン端子には二つの抵抗Ｒ１及びＲ２が接続されており、その他端には夫々電流発生装置ＩＲＥＦ、負荷ＬＯＡＤが接続されている。両抵抗値は同値であるとする。またトランジスタＭ３のドレイン端子と両抵抗との接続部を接続点Ａとする。
この電子回路装置は抵抗Ｒ１と電流発生装置ＩＲＥＦとの接続部を接続点Ｂ、抵抗Ｒ２と負荷ＬＯＡＤとの接続部を接続点Ｃとして、夫々差動増幅器Ａ１の入力端子へ接続したものである。該差動増幅器において、トランジスタＭ３のゲート端子に出力端子、つまり制御入力端子が接続されることを特徴とする。その接続部を接続点Ｇとする。該差動増幅器は接続点ＢおよびＣの電位差を帰還する回路として機能する。
【００２３】
ここで本実施形態において、帰還回路を取り除いた場合を考える。この構成のまま接続点Ｇの電位をグランドから電源電圧まで掃引する。このときの接続点Ｂ及びＣの電位に関するグラフを図２、電流発生装置ＩＲＥＦ及び負荷ＬＯＡＤに流れる電流（Ｉｒ１、Ｉｒ２）に関するグラフを図３に示す。
図２から接続点Ｂ及びＣの電位、図３からは電流発生装置ＩＲＥＦ及び負荷ＬＯＡＤに流れる電流が全て単調減少していることが分かる。また、各グラフには交点Ｐ１が存在している。その交点Ｐ１における接続点Ｇの値は等しくＶｇ０である。これは接続点ＧがＶｇ０をとるときには接続点Ｂ及びＣの電位が等しくなるので、抵抗Ｒ１及びＲ２の一方の端子が接続点Ａで共通に接続されていることから両抵抗の端子間電圧が等しくなり、電流発生装置ＩＲＥＦが供給する電流Ｉｒ１と負荷に流れる電流Ｉｒ２が同値となるからである。
また、図２を見てみると、接続点Ｂを非反転入力端子、接続点Ｃを反転入力端子に接続すれば収束できる（接続点Ｂ及びＣの電位が等しくなる）ことが分かる。ここで、差動増幅器Ａ１は説明で用いた各端子の動作範囲内で十分機能することとする。
【００２４】
以上説明したように、本発明によるドライバ回路の第１の実施形態では、電流発生装置側と負荷側に接続された抵抗Ｒ１及びＲ２の一方の端子を共通にし、他方の端子を差動増幅器Ａ１を含む帰還回路によって同値を取るよう制御を施すことによって、両抵抗に流れる電流を等しくしている。この構成にすることによってトランジスタＭ３による個体バラツキの影響もなく、電源に接続されているトランジスタがそもそも一つであるので電源バラツキの発生もなくすことができる。つまり、トランジスタのバイアスを制御するのではなく、直接電流を制御している形となるため、高精度で両電流値を等しくすることができる。
また、トランジスタＭ３のドレイン−ソース間電圧が低い場合（線形領域で動作する場合）でも電流を所定の比でミラーできる。これは電源電圧を低く抑えられることをも意味しているので、消費電力の低減に効果的である。
しかし、図２及び図３から分かるように、本実施形態では接続点Ｇの電位が電源電圧を取るとき、交点Ｐ２が必ず存在してしまう（収束点が複数存在してしまう）。また、図２の電圧、図３の電流は共に単調減少しているので、交点Ｐ１及びＰ２以外でも交点を持つ虞れもある。実施形態２以降ではこの問題を解決している。
【００２５】
図４は本発明の第２の実施形態に係るドライバ回路を示す図である。
ＭＯＳトランジスタＭ３のドレイン端子には二つの抵抗Ｒ１及びＲ２が接続されており、抵抗Ｒ２の他端には負荷ＬＯＡＤが接続されている。両抵抗値は同値であるとする。またトランジスタＭ３のドレイン端子と両抵抗との接続部を接続点Ａとする。
さらに、抵抗Ｒ１と電流発生装置ＩＲＥＦとの間にトランジスタＭ４を挿入する。該トランジスタＭ４のソース端子が抵抗Ｒ１、ドレイン端子が電流発生装置ＩＲＥＦに接続される。
この電子回路装置では抵抗Ｒ１とトランジスタＭ４のソース端子との接続部を接続点Ｂ、抵抗Ｒ２と負荷ＬＯＡＤとの接続部を接続点Ｃ、トランジスタＭ４のドレイン端子と電流発生装置ＩＲＥＦとの接続部を接続点Ｄとして、接続点Ｂ及びＣを差動増幅器Ａ１の入力端子へ接続したものである。トランジスタＭ３のゲート端子はカレントミラー回路等によって所定の電位に固定されているものとする。差動増幅器Ａ１において、トランジスタＭ４のゲート端子に出力端子、つまり制御入力端子が接続されることを特徴とする。その接続部を接続点Ｇとする。該差動増幅器は接続点ＢおよびＣの電位差を帰還する回路として機能する。
【００２６】
ここで本実施形態において、帰還回路を取り除いた場合を考える。この構成のまま接続点Ｇの電位をグランドから電源電圧まで掃引する。このときの接続点Ｂ及びＣの電位に関するグラフを図５、電流発生装置ＩＲＥＦ及び負荷ＬＯＡＤに流れる電流（Ｉｒ１、Ｉｒ２）に関するグラフを図６に示す。
図５を見てみると接続点Ｂ及びＣの電位は単調増加、一方図６を見てみると電流発生装置ＩＲＥＦが供給する電流Ｉｒ１は単調減少、負荷ＬＯＡＤに流れる電流Ｉｒ２は単調増加していることが分かる。
また、各グラフには交点Ｐ３が存在している。その交点Ｐ３における接続点Ｇの値は等しくＶｇ０である。これは接続点ＧがＶｇ０をとるときには接続点Ｂ及びＣの電位が等しくなるので、抵抗Ｒ１及びＲ２の一方の端子が接続点Ａで共通に接続されていることから両抵抗の端子間電圧が等しくなり、電流発生装置ＩＲＥＦが供給する電流Ｉｒ１と負荷に流れる電流Ｉｒ２が同値となるからである。
また、図５を見てみると、接続点Ｂを反転入力端子、接続点Ｃを非反転入力端子に接続すれば収束できる（接続点Ｂ及びＣの電位が等しくなる）ことが分かる。ここで、差動増幅器Ａ１は説明で用いた各端子の動作範囲内で十分機能することとする。
【００２７】
以上説明したように、本発明によるドライバ回路の第２の実施形態では、電流発生装置側と負荷側に接続された抵抗Ｒ１及びＲ２の一方の端子を共通にし、他方の端子を差動増幅器Ａ１を含む帰還回路によって同値を取るよう制御を施すことによって、両抵抗に流れる電流を等しくしている。この構成にすることによってトランジスタＭ３による個体バラツキの影響もなく、電源に接続されているトランジスタがそもそも一つであるので電源バラツキの発生もなくすことができる。つまり、トランジスタのバイアスを制御するのではなく直接電流を制御している形となるため、高精度で両電流値を等しくすることが可能となる。
さらには制御入力端子Ｇの値を変化させたとき、実施形態１では交点Ｐ１の他に交点Ｐ２が必ず発生してしまうが、本実施形態では電流発生装置ＩＲＥＦが供給する電流値Ｉｒ１と負荷に流れる電流Ｉｒ２の変化方向（増加するか減少するか）が相反するので、接続点Ｂ及びＣの電位が同値を取るＶｇ０が存在すれば、それは唯一つのみ（交点Ｐ３のみ）に限定される。
また、トランジスタＭ３のドレイン−ソース間電圧が低い場合（線形領域で動作する場合）でも電流を所定の比でミラーできる。これは電源電圧を低く抑えられることをも意味しているので、消費電力の低減に効果的である。
【００２８】
図７は本発明の第３の実施形態に係るドライバ回路を示す図である。
ＭＯＳトランジスタＭ３のドレイン端子には二つの抵抗Ｒ１及びＲ２が接続されており、抵抗Ｒ２の他端には負荷ＬＯＡＤが接続されている。両抵抗値は同値であるとする。またトランジスタＭ３のドレイン端子と両抵抗との接続部を接続点Ａとする。
さらに、抵抗Ｒ１と電流発生装置ＩＲＥＦとの間にトランジスタＭ４を挿入する。該トランジスタＭ４のソース端子が抵抗Ｒ１、ドレイン端子が電流発生装置ＩＲＥＦに接続される。
この電子回路装置では抵抗Ｒ１とトランジスタＭ４のソース端子との接続部を接続点Ｂ、抵抗Ｒ２と負荷ＬＯＡＤとの接続部を接続点Ｃ、トランジスタＭ４のドレイン端子と電流発生装置ＩＲＥＦとの接続部を接続点Ｄとし、接続点ＤをトランジスタＭ３のゲート端子に、接続点Ｂ及びＣを差動増幅器Ａ１の入力端子へ接続したものである。差動増幅器Ａ１において、トランジスタＭ４のゲート端子に出力端子、つまり制御入力端子が接続されることを特徴とする。その接続部を接続点Ｇとする。該差動増幅器は接続点ＢおよびＣの電位差を帰還する回路として機能する。
【００２９】
ここで本実施形態において、帰還回路を取り除いた場合を考える。この構成のまま接続点Ｇの電位をグランドから電源電圧まで掃引する。このときの接続点Ｂ及びＣの電位に関するグラフは図５と、また電流発生装置ＩＲＥＦ及び負荷ＬＯＡＤに流れる電流（Ｉｒ１、Ｉｒ２）に関するグラフは図６と同様の波形を示すので省略する。
図５を見てみると接続点Ｂ及びＣの電位は単調増加、一方図６を見てみると電流発生装置ＩＲＥＦが供給する電流Ｉｒ１は単調減少、負荷ＬＯＡＤに流れる電流Ｉｒ２は単調増加していることが分かる。
また、各グラフには交点Ｐ３が存在している。その交点Ｐ３における接続点Ｇの値は等しくＶｇ０である。これは接続点ＧがＶｇ０をとるときには接続点Ｂ及びＣの電位が等しくなるので、抵抗Ｒ１及びＲ２の一方の端子が接続点Ａで共通に接続されていることから両抵抗の端子間電圧が等しくなり、電流発生装置ＩＲＥＦが供給する電流Ｉｒ１と負荷に流れる電流Ｉｒ２が同値となるからである。
また、図５を見てみると、接続点Ｂを反転入力端子、接続点Ｃを非反転入力端子に接続すれば収束できる（接続点Ｂ及びＣの電位が等しくなる）ことが分かる。ここで、差動増幅器Ａ１は説明で用いた各端子の動作範囲内で十分機能することとする。
【００３０】
以上説明したように、本発明によるドライバ回路の第３の実施形態では、電流発生装置側と負荷側に接続された抵抗Ｒ１及びＲ２の一方の端子を共通にし、他方の端子を差動増幅器Ａ１を含む帰還回路によって同値を取るよう制御を施すことによって、両抵抗に流れる電流を等しくしている。この構成にすることによってトランジスタＭ３による個体バラツキの影響もなく、電源に接続されているトランジスタがそもそも一つであるので電源バラツキの発生もなくすことができる。つまり、トランジスタのバイアスを制御するのではなく直接電流を制御している形となるため、高精度で両電流値を等しくすることが可能となる。
さらには制御入力端子Ｇの値を変化させたとき、実施形態１では交点Ｐ１の他に交点Ｐ２が必ず発生してしまうが、本実施形態では電流発生装置ＩＲＥＦが供給する電流値Ｉｒ１と負荷に流れる電流Ｉｒ２の変化方向（増加するか減少するか）が相反するので、接続点Ｂ及びＣの電位が同値を取るＶｇ０が存在すればそれは唯一つのみ（交点Ｐ３のみ）に限定される。
また、トランジスタＭ３のドレイン−ソース間電圧が低い場合（線形領域で動作する場合）でも電流を所定の比でミラーできる。これは電源電圧を低く抑えられることをも意味しているので、消費電力の低減に繋がる。
【００３１】
次に、本発明の第４の実施形態として、実施形態１乃至３のドライバ回路において抵抗Ｒ１及びＲ２の抵抗値の比を変えることによって、基準電流と負荷電流を所定の比にするドライバ回路を示す。
実施形態１乃至３のドライバ回路は全て接続点ＢとＣの電位が等しくなるよう制御する装置である。ここで両抵抗の抵抗値が異なる場合に、その端子間電圧が同値をとると、オームの法則によりその抵抗値の逆数の比で基準電流及び負荷電流が流れることが分かる。
以上説明したように、本発明によるドライバ回路の第４の実施形態によれば、電流発生装置側と負荷側に接続された両抵抗Ｒ１及びＲ２の抵抗値を所定の比にすることによって、基準電流と負荷電流の値を抵抗値の逆数の比にすることができる。このことは同じ負荷電流を負荷に流す場合、抵抗Ｒ１の抵抗値を高くすることによって基準電流を低くすることが可能となり、消費電流の面での効率化を図ることができる。
【００３２】
次に、本発明の第５の実施形態として、実施形態１乃至４のドライバ回路において、抵抗Ｒ１またはＲ２に置き換わって、任意の抵抗値を持つ抵抗と該抵抗と直列接続されたスイッチとを有する回路が複数並列接続されたドライバ回路を示す。
図８は本発明の第５の実施形態に係る実施形態１乃至４の抵抗Ｒ１またはＲ２を表す回路を示す図である。このドライバ回路は抵抗Ｒｐ１〜Ｒｐｎ（ｎは正の整数）に直列接続されたスイッチＳ１〜Ｓｎ（ｎは正の整数）によって、実施形態１乃至４の抵抗Ｒ１またはＲ２に相当する抵抗値を可変しようとするものである。この実施形態では図８のように、抵抗Ｒ１またはＲ２に置き換わって、抵抗と該抵抗に直列接続されたスイッチとの回路が並列に接続されている。このことからＯＮされているスイッチが多ければ多いほど、抵抗Ｒ１またはＲ２に相当する抵抗値は低くなることが分かる。またこのスイッチはＰＭＯＳ及びＮＭＯＳトランジスタ、またはそれらを用いた相補型トランジスタ等で実現することも可能である。
以上説明したように、本発明によるドライバ回路の第５の実施形態によれば、抵抗Ｒ１またはＲ２を抵抗と該抵抗に直列接続されたスイッチとの回路が並列に接続されている回路に置き換えることで、スイッチのＯＮ・ＯＦＦにより抵抗Ｒ１またはＲ２に相当する抵抗値を容易に可変できる。
【００３３】
次に、本発明の第６の実施形態として、実施形態１乃至５のドライバ回路において、負荷としての発光ダイオードを含み、該発光ダイオードのアノードが抵抗Ｒ２に接続されていることを特徴とするドライバ回路を示す。
発光ダイオードの電流−電圧特性および電流−輝度特性は各ダイオード素子によって異なるが、その輝度は電流値によって決まるので所望の輝度を得るためには所定の電圧が必要となる。そのため、通常のカレントミラー回路（図２７）を用いた構成では発光ダイオードに接続されるトランジスタが飽和動作出来ない（線形領域で動作する）場合が発生する。線形動作させたとき、電源及びグランド電圧・発光ダイオード端子間電圧変動に対しても基準電流と負荷電流の比が変化しないことが重要となる。
実施形態１乃至５ではトランジスタＭ３及びＭ４の動作領域に指定はない。そのため、電源電圧以上の端子間電圧を必要とする負荷でなければ、抵抗Ｒ１及びＲ２を所定の比にすることで基準電流と負荷電流が抵抗値の逆数の比で実現できる。
以上説明したように、本発明によるドライバ回路の第６の実施形態によれば、発光ダイオードのような電流発光素子において所望の輝度を必要とするとき、その端子間電圧によってはトランジスタＭ３またはＭ４が線形領域で動作することもあるが、抵抗Ｒ１及びＲ２の端子間電圧を同値にすることで基準電流と負荷電流を制御しているので、電源及びグランド電圧・発光ダイオード端子間電圧変動による影響が無視できる。また、このようにトランジスタＭ３またはＭ４の動作領域が線形領域でも良く、そのため電源電圧が低く設定できるので、通常のカレントミラー回路に比べ、消費電力の低減化が実現できる。
【００３４】
図９は本発明の第７の実施形態に係るドライバ回路を示す図である。
図９では、実施形態１に記載のドライバ回路を二つ並べてある。これら二つの回路を構成する各素子は夫々同じ種類・特性のものであるとし、一方には記号に´（ダッシュ）が付けてある。また、実施形態１に記載のドライバ回路における電流発生装置ＩＲＥＦをトランジスタＭ５及びＭ５´で置き換えている。
図９を見てみると、電流源ＩとトランジスタＭ６によって、トランジスタＭ５及びＭ５´のゲート電位が生成されている。トランジスタＭ５及びＭ５´のゲート端子は共通であるので、同じ電圧が印加されている。前述の通り、図９の二つのドライバ回路を構成する各素子は夫々同じ種類・特性のもので構成されているので、各負荷ＬＯＡＤとＬＯＡＤ´に流れる電流は等しい値を取ることができる。また、その基準電流（Ｉｒ１、Ｉｒ１´）と負荷電流（Ｉｒ２、Ｉｒ２´）の比は抵抗Ｒ１（またはＲ１´）及びＲ２（またはＲ２´）の抵抗値の逆数の比となる。
ちなみに図９には、実施形態１に記載のドライバ回路を二つ並べてあるが、電流発生装置ＩＲＥＦを一つのＭＯＳトランジスタで置き換えているだけなので、実施形態１乃至６のいずれかに記載のドライバ回路をいくつ並べても同様の議論ができる。
以上説明したように、本発明によるドライバ回路の第７の実施形態によれば、実施形態１乃至６のいずれかに記載のドライバ回路を複数並列に並べることによって負荷電流を全て等しくできるので、発光ダイオードのような電流発光素子では発光輝度のバラツキが抑えられ、ムラの無い発光を実現できる。
【００３５】
次に、本発明の第８の実施形態として、半導体レーザーに供給する電流を駆動させる実施形態７のドライバ回路を有するプリンタや複写機がある。
レーザープリンタやレーザー複写機は感光帯に照射するレーザーの照射輝度によって像の濃さが決められる。そのような特性を持つレーザープリンタやレーザー複写機において、実施形態７のドライバ回路により駆動する半導体レーザーを複数有する場合、抵抗Ｒ１及びＲ２に相当する抵抗の抵抗値が夫々全て等しいとき、それらの各半導体レーザーは全て同じ輝度で発光させることができる。そのとき、基準電流と負荷電流との比は抵抗Ｒ１及びＲ２の比によって定められる。
【００３６】
図１０は本発明の第９の実施形態に係るドライバ回路の基本的な構成を示す図である。
本ドライバ回路は、電流源ＩＲＥＦに流れる電流Ｉ１を基に負荷に流れる電流Ｉ２を所望の値に制御することが目的である。可変抵抗ＶＲ１及びＶＲ２は共通の接続点Ａを有することから、電流Ｉ１及びＩ２の電流値は、可変抵抗ＶＲ１及びＶＲ２の抵抗値と接続点Ｂ及びＣの電位によって決まる。さらに、この接続点Ｂ及びＣの電位が同値であるならば、電流Ｉ１及びＩ２の電流値は可変抵抗ＶＲ１及びＶＲ２の抵抗値によってのみ決めることができる。そして、これら可変抵抗の抵抗値は、抵抗Ｒの抵抗値を基準に決められる構成となっている。
コントローラＡ１は、接続点Ｂ及びＣの電位差を基に制御入力Ｇ１を与えている。この制御入力Ｇ１を電圧制御電流源ＩＶＣＣＳ１の制御端子に接続し、電圧制御電流源ＩＶＣＣＳ１に流れる電流を調整することで、接続点Ｂ及びＣの電位を同値にするよう制御している。
コントローラＡ２は、接続点Ｂ及びＤの電位差を基に制御入力Ｇ２を与えている。この制御入力Ｇ２を可変抵抗ＶＲ１及びＶＲ２の制御端子に接続し、可変抵抗ＶＲ１及びＶＲ２に流れる電流を調整することで、接続点Ｂ及びＤの電位を同値にするよう制御している。抵抗Ｒと可変抵抗ＶＲ１及びＶＲ２の抵抗値の関係は、図１０の構成においては、電流源ＩＲＥＦとＩＭＩＲ、電圧制御電流源ＩＶＣＣＳ１とＩＶＣＣＳ２、抵抗Ｒと可変抵抗ＶＲ１及びＶＲ２のサイズ等により決定される。
【００３７】
図１１は本発明の第９の実施形態に係る具体例１を示す図である。
本具体例では、図１０における、電流源及び可変抵抗をＭＯＳトランジスタで置き換えている。電流源ＩＲＥＦ及びＩＭＩＲと可変抵抗はＮＭＯＳトランジスタ、また電圧制御電流源はＰＭＯＳトランジスタとなっている。トランジスタＭ１及びＭ２のゲート端子は共通に接続されており、トランジスタＭ１とＭ２、Ｍ３とＭ４、Ｍ５とＭ６は夫々サイズが等しいものとする。
この電子回路装置は、トランジスタＭ６のドレイン端子とトランジスタＭ３及びＭ４のドレイン端子との接続部を接続点Ａ、トランジスタＭ３のソース端子とトランジスタＭ１のドレイン端子との接続部を接続点Ｂ、トランジスタＭ４のソース端子と負荷ＬＯＡＤとの接続部を接続点Ｃ、抵抗ＲとトランジスタＭ２のドレイン端子との接続部を接続点Ｄ、トランジスタＭ５のドレイン端子と抵抗Ｒとの接続部を接続点Ｅとしている。そして、接続点Ｂ及びＣを夫々差動増幅器Ａ１の入力端子へ接続し、接続点Ｂ及びＤを夫々差動増幅器Ａ２の入力端子へ接続したものである。差動増幅器Ａ１においては、トランジスタＭ５及びＭ６のゲート端子に出力端子、つまり制御入力端子が接続され、差動増幅器Ａ２においては、トランジスタＭ３及びＭ４のゲート端子に出力端子、つまり制御入力端子が接続されることを特徴とする。それら制御入力端子を夫々接続点Ｇ１及びＧ２とする。各差動増幅器は接続点ＢとＣまたは接続点ＢとＤの電位差を帰還する回路として機能する。
【００３８】
ここで、本実施例において、帰還回路を取り除いた場合を考える。この構成のまま接続点Ｇ１またはＧ２の電位をグラウンドから電源電圧まで掃引する。接続点Ｇ１またはＧ２の電位を掃引する際は、掃引されない方の接続点の電位は任意の電位に固定されているものとする。このときの接続点Ｂ及びＣの電位に関するグラフ（接続点Ｇ１を掃引する場合）を図１２、トランジスタＭ１及び負荷ＬＯＡＤに流れる電流Ｉ１とＩ２に関するグラフ（接続点Ｇ１を掃引する場合）を図１３、接続点Ｂ及びＤの電位に関するグラフ（接続点Ｇ２を掃引する場合）を図１４、トランジスタＭ１及びＭ２に流れる電流Ｉ１とＩ３に関するグラフ（接続点Ｇ２を掃引する場合）を図１５に示す。
図１２から接続点Ｂ及びＣの電位、図１３からはトランジスタＭ１及び負荷ＬＯＡＤに流れる電流が全て単調減少していることが分かる。
また、図１２及び図１３には交点Ｐ１が存在している。その交点Ｐ１における接続点Ｇ１の値は等しくＶｇ１である。これは接続点Ｇ１がＶｇ１をとるときには接続点Ｂ及びＣの電位が等しくなるので、トランジスタＭ３及びＭ４のドレイン端子が接続点Ａで共通に接続され、ゲート端子が接続点Ｇ２で共通に接続されていることから両トランジスタのバイアス電圧が等しくなり、トランジスタＭ１が供給する電流Ｉ１と負荷ＬＯＡＤに流れる電流Ｉ２が同値となるからである。
また、図１２を見てみると、接続点Ｂを非反転入力端子、接続点Ｃを反転入力端子に接続すれば収束できる（接続点Ｂ及びＣの電位が等しくなる）ことが分かる。ここで、差動増幅器Ａ１は説明で用いた各端子の動作範囲内で十分機能することとする。
【００３９】
一方、図１４からは接続点Ｂの電位が単調増加しているのに対し、接続点Ｄの電位は常に一定値を保っていることが分かる。これは、接続点Ｄの電位を変化させる働きを持つトランジスタＭ２及びＭ５のゲート端子の電位が、一定に保たれている状態での掃引であったからである。
図１５を見てみると、図１４と同様の波形を示しているが、これはトランジスタＭ１及びＭ２のゲート及びソース端子が共通に接続されているので、各トランジスタに流れる電流がドレイン端子の電位に依存するためである。
トランジスタＭ１及びＭ２に流れる電流が等しくなる原理の説明は、トランジスタＭ１及び負荷ＬＯＡＤに流れる電流が等しくなる原理と同様なので省略する。
図１４からは、接続点Ｂを反転入力端子、接続点Ｄを非反転入力端子に接続すれば収束できる（接続点Ｂ及びＤの電位が等しくなる）ことが分かる。ここで、差動増幅器Ａ２は説明で用いた各端子の動作範囲内で十分機能することとする。
【００４０】
以上説明したように、本発明によるドライバ回路の第１の実施形態に係る具体例１では、トランジスタＭ１側及び負荷ＬＯＡＤ側に接続されたトランジスタＭ３及びＭ４のドレイン端子を共通にし、ソース端子を差動増幅器Ａ１を含む帰還回路によって同値を取るよう制御を施すことによって、両トランジスタに流れる電流を等しくしている。トランジスタＭ１及びＭ２に流れる電流を等しくする原理も同様である。
この構成では、電源に接続されているトランジスタＭ６がそもそも一つであるので電源バラツキの発生もなくすことができる。つまり、トランジスタのバイアスを制御するのではなく直接電流を制御している形となるため、高精度で両電流値を等しくすることができる。また、トランジスタＭ６のドレイン−ソース間電圧が低い場合（線形領域で動作する場合）でも電流を所定の比でミラーできる。これは電源電圧を低く抑えられることをも意味しているので、消費電力の低減に効果的である。
【００４１】
一方、可変抵抗としてトランジスタＭ３及びＭ４を扱っているため、その個体バラツキの影響が現れそうだが、例えば、この構成のままトランジスタＭ２のサイズのみをトランジスタＭ１の２倍にする（トランジスタＭ２に流れる電流をＭ１に流れる電流の２倍にする）ことで、抵抗Ｒ、トランジスタＭ２、Ｍ５、Ｍ６に流れる電流を合致させることができる。また、接続点Ａ及びＥの電位、接続点Ｂ及びＤの電位が等しいことから、抵抗ＲとトランジスタＭ３及びＭ４が持つ抵抗値を合致させることができる。つまり、抵抗Ｒの抵抗値を参照して、トランジスタＭ３及びＭ４が持つ抵抗値を決められるので、個体バラツキの影響をキャンセルできる。
また、可変抵抗を用いることで、電流値が大きい場合にも可変抵抗に加わる電圧を調整でき（実際には抵抗Ｒを調整）、差動増幅器などが十分に機能する範囲での電圧変動に抑えることも可能である。
しかし、図１２及び１３から分かるように、本具体例では接続点Ｇ１の電位が電源電圧を取るとき、交点Ｐ２が必ず存在してしまう（収束点が複数存在してしまう）。また、図１２の電圧、図１３の電流は共に単調減少しているので、交点Ｐ１及びＰ２以外でも交点を持つ恐れもある。実施形態１０以降ではこの問題を解決している。
【００４２】
次に、本発明の第９の実施形態の具体例２として、可変抵抗ＶＲ２に置き換わって、共通のバイアスを持つ電圧制御電流源及び該電圧制御電流源に接続された共通の制御端子を持つ可変抵抗と、該電圧制御電流源及び該可変抵抗に夫々直列接続されたスイッチとを有する回路が複数並列接続されたドライバ回路を示す。
図１６は本発明の第９の実施形態に係る具体例２の可変抵抗ＶＲ２部を表す回路を示す図である。
このドライバ回路は可変抵抗ＶＲｐ１〜ＶＲｐｎ（ｎは正の整数）及び電圧制御電流源ＩＶＣＣＳｐ１〜ＩＶＣＣＳｐｎに直列接続されたスイッチＳ１〜Ｓｎ（ｎは正の整数、同じ名称のスイッチは同じ動作をする）によって、負荷に流れる電流を可変しようとするものである。
本具体例では図１６のように、可変抵抗ＶＲ２に置き換わって、電圧制御電流源ＩＶＣＣＳ１と可変抵抗ＶＲ１に相当する回路が直列接続されている。そして、差動増幅器Ａ１により接続点Ｂ及びＣの電位が同値となっている状態の場合、並列に接続される回路に含まれる全ての電圧制御電流源及び可変抵抗には電圧制御電流源ＩＶＣＣＳ１及び可変抵抗ＶＲ１と同じバイアス電圧が加わるようになっている。
この構成により、スイッチのＯＮ・ＯＦＦで負荷電流と基準電流の比を容易に可変できる。また、電圧制御電流源ＩＶＣＣＳｐ１〜ＩＶＣＣＳｐｎが加わることで、図８にあるように可変抵抗ＶＲ２に相当する抵抗を並列に並べ、夫々スイッチを持たせる構成とは異なり、スイッチのＯＮ・ＯＦＦによる可変抵抗ＶＲ２の変動が少ないので、回路全体のバイアス点の変化を少なく抑えることができる。さらに、電圧制御電流源ＩＶＣＣＳ１に相当する電流源が一つであるとき、その基準電流及び負荷電流の大きさによっては実現が不可能となる場合が生じるため、負荷電流に流せられる電流値の自由度を高めるためにも本具体例の構成は有用である。このスイッチはＰＭＯＳ及びＮＭＯＳトランジスタ、またはそれらを用いた相補型トランジスタ等で実現することも可能である。
【００４３】
次に、本発明の第９の実施形態の具体例３として、第９の実施形態に係る具体例２のドライバ回路において、電圧制御電流源及び可変抵抗に直接接続されたスイッチがなく、電圧制御電流源及び可変抵抗の制御端子にスイッチを設けることで、具体例２と同等の機能を持たせようとするドライバ回路を示す。また、該スイッチにより制御端子がフローティングしないようスイッチがＯＦＦの際は、各素子に電流が流れないよう制御端子に所定のバイアスが加わる構成となっている。
図１７は本発明の第９の実施形態に係る具体例３の可変抵抗ＶＲ２部を表す回路を示す図である。
このドライバ回路は具体例２において、電圧制御電流源としてトランジスタＭ７、可変抵抗としてトランジスタＭ８を使用したものである。電圧制御電流源及び可変抵抗に直列に接続された２つのスイッチは取り除かれ、各素子の制御端子（トランジスタＭ７及びＭ８のゲート端子）に相補型スイッチを設けている（そのため、ＥＮ１及びＥＮ２信号は相補信号となっている）。図１７に示す回路が並列に接続されたものが、本具体例の形態である。ただし、各ＥＮ１及びＥＮ２信号は独立しているものとする。
【００４４】
図１７に示すトランジスタＭ７及びＭ８に電流を流す際には、ＥＮ１をＨ（Ｖdd）、ＥＮ２をＬ（Ｖss）にすることで、トランジスタＭ７及びＭ８のゲート端子が差動増幅器Ａ１及びＡ２の制御入力（接続点Ｇ１及びＧ２）と導通することになる。一方、ＥＮ１をＬ、ＥＮ２をＨにすることで、トランジスタＭ９及びＭ１０のドレイン−ソース間が導通し、トランジスタＭ７のゲート端子にはＨが、トランジスタＭ８のゲート端子にはＬが加わることで、トランジスタＭ７及びＭ８に流れている電流をＯＦＦにすることが可能となる。同時に、差動増幅器Ａ１及びＡ２の制御入力はＯＦＦとなる。このようにすることで、トランジスタＭ７及びＭ８のゲート端子をフローティングにせずにＯＦＦにすることができる。
また、図１６のように負荷電流の経路上にスイッチを設置する場合に比べ、接続点Ａ及びＣの電位のダイナミックレンジが広くなり、負荷電流及び基準電流の電流値のダイナミックレンジも広く取ることができる。
【００４５】
次に、本発明の第９の実施形態の具体例４として、第９の実施形態に係る具体例３のドライバ回路において、トランジスタＭ７及びＭ８に流れる電流をＯＦＦにする際、該トランジスタのゲート端子をＨ（電源、Ｖdd）またはＬ（グラウンド、Ｖss）にしていたものを、Ｖdd−接続点Ｇ１間または接続点Ｇ２−接続点Ｃ間にしたドライバ回路を示す。
図１８は本発明の第９の実施形態に係る具体例４の可変抵抗ＶＲ２部を表す回路を示す図である。
本具体例は、具体例３の構成にあった、トランジスタＭ９とスイッチＳＷ１（またはトランジスタＭ１０とスイッチＳＷ２）がバッファＢ１（またはバッファＢ２）に置き換わったものである。
バッファの特徴として、その出力がバッファに接続されているＨまたはＬの電位になることが挙げられるが、本具体例ではその特徴を利用し、バッファの出力として、トランジスタＭ７及びＭ８のゲート端子に与えられる制御入力、または電流がＯＦＦになるような電位を扱っている。さらに、トランジスタＭ７及びＭ８に流れる電流をＯＦＦにさせるには該トランジスタのゲート−ソース間電圧がゼロになれば良い事から、図１８のような構成でも十分に電流をＯＦＦさせることができる。
ＥＮ１及びＥＮ２、ＥＮ１´及びＥＮ２´の信号はバッファにより信号が強められる。ＥＮ１及びＥＮ２信号は電源（Ｖdd）とグラウンド（Ｖss）間の電圧変動があるが、ＥＮ１´及びＥＮ２´信号は電源（Ｖdd）と接続点Ｇ１間または接続点Ｇ２と接続点Ｃ間での電圧変動で済むので、ＥＮ１及びＥＮ２信号を扱う際に比べ、バッファで生じる電力消費をより少なく抑えることが可能となる。
【００４６】
図１９は本発明の第１０の実施形態に係るドライバ回路の基本的な構成を示す図である。
本ドライバ回路は、電流源ＩＲＥＦに流れる電流Ｉ１を基に電流Ｉ２を所望の値に制御することが目的である。可変抵抗ＶＲ１及びＶＲ２は共通の接続点Ａを有することから、電流Ｉ１及びＩ２の電流値は、可変抵抗ＶＲ１及びＶＲ２の抵抗値と接続点Ｂ及びＣの電位によって決まる。さらに、この接続点Ｂ及びＣの電位が同値であるならば、電流Ｉ１及びＩ２の電流値は可変抵抗ＶＲ１及びＶＲ２の抵抗値によってのみ決めることができる。そして、これら可変抵抗の抵抗値は、抵抗Ｒの抵抗値を基準に決められる構成となっている。
コントローラＡ１は、接続点Ｂ及びＣの電位差を基に制御入力Ｇ１を与えている。この制御入力Ｇ１をＭＯＳトランジスタＭＲ１及びＭＲ２のゲート端子に接続し、ＭＯＳトランジスタＭＲ１に流れる電流を調整することで、接続点Ｂ及びＣの電位を同値にするよう制御している。
コントローラＡ２は、接続点Ｄ及びＥの電位差を基に制御入力Ｇ２を与えている。この制御入力Ｇ２を可変抵抗ＶＲ１及びＶＲ２の制御端子に接続し、可変抵抗ＶＲ１及びＶＲ２に流れる電流を調整することで、接続点Ｄ及びＥの電位を同値にするよう制御している。抵抗Ｒと可変抵抗ＶＲ１及びＶＲ２の抵抗値の関係は、図１９の構成においては、電流源ＩＲＥＦとＩＭＩＲ、電圧制御電流源ＩＶＣＣＳ１とＩＶＣＣＳ２、抵抗Ｒと可変抵抗ＶＲ１及びＶＲ２、ＭＯＳトランジスタＭＲ１及びＭＲ２のサイズ等により決定される。
また、電圧制御電流源ＩＶＣＣＳ１及びＩＶＣＣＳ２の制御端子には任意の固定電位が与えられている。
【００４７】
図２０は本発明の第１０の実施形態に係る具体例１を示す。
本具体例では、図１９における、電流源及び可変抵抗をＭＯＳトランジスタで置き換えている。電流源ＩＲＥＦ及びＩＭＩＲと可変抵抗ＶＲ１及びＶＲ２はＮＭＯＳトランジスタ、また電圧制御電流源はＰＭＯＳトランジスタとなっている。トランジスタＭ１及びＭ２のゲート端子は共通に接続されており、トランジスタＭ１とＭ２、Ｍ３とＭ４、Ｍ５とＭ６は夫々サイズが等しいものとする。
この電子回路装置は、トランジスタＭ８のドレイン端子とトランジスタＭ３及びＭ４のドレイン端子との接続部を接続点Ａ、トランジスタＭ３のソース端子とトランジスタＭ５のソース端子との接続部を接続点Ｂ、トランジスタＭ４のソース端子と負荷ＬＯＡＤとの接続部を接続点Ｃ、トランジスタＭ５のドレイン端子とトランジスタＭ１のドレイン端子との接続部を接続点Ｄ、トランジスタＭ６のドレイン端子とトランジスタＭ２のドレイン端子との接続部を接続点Ｅ、抵抗ＲとトランジスタＭ６のソース端子との接続部を接続点Ｆ、トランジスタＭ７のドレイン端子と抵抗Ｒとの接続部を接続点Ｇとしている。そして、接続点Ｂ及びＣを夫々差動増幅器Ａ１の入力端子へ接続し、接続点Ｄ及びＥを夫々差動増幅器Ａ２の入力端子へ接続したものである。トランジスタＭ７及びＭ８のゲート端子はカレントミラー回路等によって所定の電位に固定されているものとする。差動増幅器Ａ１において、トランジスタＭ５及びＭ６のゲート端子に出力端子、つまり制御入力端子が接続され、差動増幅器Ａ２においては、トランジスタＭ３及びＭ４のゲート端子に出力端子、つまり制御入力端子が接続されることを特徴とする。それら接続点を夫々接続点Ｇ１及びＧ２とする。各差動増幅器は接続点ＢとＣまたは接続点ＤとＥの電位差を帰還する回路として機能する。
【００４８】
ここで、本実施例において、帰還回路を取り除いた場合を考える。この構成のまま接続点Ｇ１またはＧ２の電位をグラウンドから電源電圧まで掃引する。接続点Ｇ１またはＧ２の電位を掃引する際は、掃引されない方の接続点の電位は任意の電位に固定されているものとする。このときの接続点Ｂ及びＣの電位に関するグラフ（接続点Ｇ１を掃引する場合）を図２１、トランジスタＭ１及び負荷ＬＯＡＤに流れる電流Ｉ１とＩ２に関するグラフ（接続点Ｇ１を掃引する場合）を図２２、接続点Ｄ及びＥの電位に関するグラフ（接続点Ｇ２を掃引する場合）を図２３、トランジスタＭ１及びＭ２に流れる電流Ｉ１とＩ３に関するグラフ（接続点Ｇ２を掃引する場合）を図２４に示す。
図２１を見てみると接続点Ｂ及びＣの電位は単調増加、一方図２２を見てみるとトランジスタＭ１に流れる電流Ｉ１は単調減少、負荷ＬＯＡＤに流れる電流Ｉ２は単調増加していることが分かる。
【００４９】
また、図２１及び図２２には交点Ｐ４が存在している。その交点Ｐ４における接続点Ｇ１の値は等しくＶｇ４である。これは接続点Ｇ１がＶｇ４をとるときには接続点Ｂ及びＣの電位が等しくなるので、トランジスタＭ３及びＭ４のドレイン端子が接続点Ａで共通に接続され、ゲート端子が接続点Ｇ２で共通に接続されていることから両トランジスタのバイアス電圧が等しくなり、トランジスタＭ１が供給する電流Ｉ１と負荷ＬＯＡＤに流れる電流Ｉ２が同値となるからである。
また、図２１を見てみると、接続点Ｂを反転入力端子、接続点Ｃを非反転入力端子に接続すれば収束できる（接続点Ｂ及びＣの電位が等しくなる）ことが分かる。ここで、差動増幅器Ａ１は説明で用いた各端子の動作範囲内で十分機能することとする。
【００５０】
一方、図２３からは接続点Ｄの電位が単調増加しているのに対し、接続点Ｅの電位は常に一定値を保っていることが分かる。これは、接続点Ｅの電位を変化させる働きを持つトランジスタＭ２、Ｍ６、Ｍ７のゲート端子の電位が、一定に保たれている状態での掃引であったからである。
図２４を見てみると、図２３と同様の波形を示しているが、これはトランジスタＭ１及びＭ２のゲート及びソース端子が共通に接続されているので、各トランジスタに流れる電流がドレイン端子の電位に依存するためである。
トランジスタＭ１及びＭ２に流れる電流が等しくなる原理の説明は、トランジスタＭ１及び負荷ＬＯＡＤに流れる電流が等しくなる原理と同様なので省略する。
図２３からは、接続点Ｄを反転入力端子、接続点Ｅを非反転入力端子に接続すれば収束できる（接続点Ｄ及びＥの電位が等しくなる）ことが分かる。ここで、差動増幅器Ａ２は説明で用いた各端子の動作範囲内で十分機能することとする。
【００５１】
以上説明したように、本発明によるドライバ回路の第１０の実施形態に係る具体例１では、トランジスタＭ１側及び負荷ＬＯＡＤ側に接続されたトランジスタＭ３及びＭ４のドレイン端子を共通にし、ソース端子を差動増幅器Ａ１を含む帰還回路によって同値を取るよう制御を施すことによって、両トランジスタに流れる電流を等しくしている。トランジスタＭ１及びＭ２に流れる電流を等しくする原理も同様である。
この構成では、電源に接続されているトランジスタＭ８がそもそも一つであるので電源バラツキの発生もなくすことができる。つまり、トランジスタのバイアスを制御するのではなく直接電流を制御している形となるため、高精度で両電流値を等しくすることができる。また、トランジスタＭ８のドレイン−ソース間電圧が低い場合（線形領域で動作する場合）でも電流を所定の比でミラーできる。これは電源電圧を低く抑えられることをも意味しているので、消費電力の低減に効果的である。
【００５２】
一方、可変抵抗としてトランジスタＭ３及びＭ４を扱っているため、その個体バラツキの影響が現れそうだが、例えば、この構成のままトランジスタＭ２のサイズのみをトランジスタＭ１の２倍にする（トランジスタＭ２に流れる電流をＭ１に流れる電流の２倍にする）ことで、抵抗Ｒ、トランジスタＭ２、Ｍ６、Ｍ７、Ｍ８に流れる電流を合致させることができる。また、接続点Ａ及びＧの電位、接続点Ｂ及びＦの電位が等しいことから、抵抗ＲとトランジスタＭ３の抵抗値を合致させることができる。つまり、抵抗Ｒの抵抗値を参照して、トランジスタＭ３及びＭ４が持つ抵抗値を決められるので、個体バラツキの影響をキャンセルできる。
また、可変抵抗を用いることで、電流値が大きい場合にも可変抵抗に加わる電圧を調整でき（実際には抵抗Ｒを調整）、差動増幅器などが十分に機能する範囲での電圧変動に抑えることも可能である。
さらには制御入力端子Ｇ１の値を変化させたとき、第９の実施形態では交点Ｐ１の他に交点Ｐ２が必ず発生してしまうが、本実施形態ではトランジスタＭ１が供給する電流値Ｉ１と負荷に流れる電流値Ｉ２の変化方向（増加するか減少するか）が相反するので、接続点Ｂ及びＣの電位が同値を取るＶｇ４が存在すればそれは唯一つのみ（交点Ｐ４のみ）に限定できる。
本実施形態においても第９の実施形態の具体例２乃至４と同様の構成が可能であるが、効果とその原理については同等のものが得られるので省略する。
【００５３】
図２５は本発明の第１１の実施形態に係るドライバ回路の基本的な構成を示す図である。本ドライバ回路は、電流源ＩＲＥＦに流れる電流Ｉ１を基に電流Ｉ２を所望の値に制御することが目的である。
可変抵抗ＶＲ１及びＶＲ２は共通の接続点Ａを有することから、電流Ｉ１及びＩ２の電流値は、可変抵抗ＶＲ１及びＶＲ２の抵抗値と接続点Ｂ及びＣの電位によって決まる。さらに、この接続点Ｂ及びＣの電位が同値であるならば、電流Ｉ１及びＩ２の電流値は可変抵抗ＶＲ１及びＶＲ２の抵抗値によってのみ決めることができる。そして、これら可変抵抗の抵抗値は、抵抗Ｒの抵抗値を基準に決められる構成となっている。
コントローラＡ１は、接続点Ｂ及びＣの電位差を基に制御入力Ｇ１を与えている。この制御入力Ｇ１をＭＯＳトランジスタＭＲ１及びＭＲ２のゲート端子に接続し、ＭＯＳトランジスタＭＲ１に流れる電流を調整することで、接続点Ｂ及びＣの電位を同値にするよう制御している。
コントローラＡ２は、接続点Ｄ及びＥの電位差を基に制御入力Ｇ２を与えている。この制御入力Ｇ２を可変抵抗ＶＲ１及びＶＲ２の制御端子に接続し、可変抵抗ＶＲ１及びＶＲ２に流れる電流を調整することで、接続点Ｄ及びＥの電位を同値にするよう制御している。抵抗Ｒと可変抵抗ＶＲ１及びＶＲ２の抵抗値の関係は、図２５の構成においては、電流源ＩＲＥＦとＩＭＩＲ、電圧制御電流源ＩＶＣＣＳ１とＩＶＣＣＳ２、抵抗Ｒと可変抵抗ＶＲ１及びＶＲ２、ＭＯＳトランジスタＭＲ１及びＭＲ２のサイズ等により決定される。
また、電圧制御電流源ＩＶＣＣＳ１及びＩＶＣＣＳ２の制御端子はＭＯＳトランジスタＭＲ１と電流源ＩＲＥＦとの接続点に接続されている。
【００５４】
図２６は本発明の第１１の実施形態に係る具体例１を示す図である。
本実施形態においても第１０の実施形態の具体例１乃至４と同様の構成が可能であるが、効果とその原理については同等のものが得られるので省略する。
次に、本発明の第１２の実施形態として、実施形態９乃至１１のドライバ回路において、負荷としての発光ダイオードを含み、該発光ダイオードのアノードが可変抵抗ＶＲ２に接続されていることを特徴とするドライバ回路を示す。
発光ダイオードの電流−電圧特性および電流−輝度特性は各ダイオード素子によって異なるが、その輝度は電流値によって決まるので所望の輝度を得るためには所定の電圧が必要となる。そのため、通常のカレントミラー回路（図２７）を用いた構成では発光ダイオードに接続されるトランジスタが飽和動作出来ない（線形領域で動作する）場合が発生する。線形動作させたとき、電源及びグラウンド電圧・発光ダイオード端子間電圧変動に対しても基準電流と負荷電流の比が変化しないことが重要となる。
【００５５】
実施形態９乃至１１の具体例では全トランジスタの動作領域に指定はない。そのため、電源電圧以上の端子間電圧を必要とする負荷でなければ、可変抵抗ＶＲ１及びＶＲ２を所定の比にすることで、基準電流及び負荷電流の電流値を抵抗値の逆数の比で実現できる。
以上説明したように、本発明によるドライバ回路の第４の実施形態によれば、発光ダイオードのような電流発光素子において所望の輝度を必要とするとき、その端子間電圧によってはトランジスタが線形領域で動作することもあるが、可変抵抗ＶＲ１及びＶＲ２の端子間電圧を同値にすることで基準電流と負荷電流を制御しているので、発光ダイオード端子間電圧変動による影響が無視できる。また、電源及びグラウンド電圧変動の可変抵抗ＶＲ１及びＶＲ２に対する影響も、抵抗Ｒを参照して可変抵抗の抵抗値を決めることでキャンセルしている。
このようにトランジスタの動作領域が線形領域でも良く、そのため電源電圧が低く設定できるので、通常のカレントミラー回路に比べ、消費電力の低減化が実現できる。
【００５６】
次に、本発明の第１３の実施形態に係るドライバ回路を示す。
実施形態１２に記載のドライバ回路が複数並べてあるとし、これらの回路を構成する各素子は夫々同じ種類・特性のものであるものとる。また、図２７にあるようなカレントミラー回路（ＮＭＯＳトランジスタで構成されている場合）によってトランジスタＴＲ１のゲート電位が生成され、該ゲート端子が各回路のＶｉｎに接続されているものとする。
前述の通り、各ドライバ回路を構成する各素子は夫々同じ種類・特性のもので構成されているので、各負荷ＬＯＡＤに流れる電流は等しい値を取ることができる。また、その基準電流Ｉ１と負荷電流Ｉ２の比は可変抵抗ＶＲ１及びＶＲ２の抵抗値の逆数の比となる。
以上説明したように、本発明によるドライバ回路の第１３の実施形態によれば、実施形態１２に記載のドライバ回路を複数並列に並べることによって負荷電流を全て等しくできるので、発光ダイオードのような電流発光素子では発光輝度のバラツキが抑えられ、ムラの無い発光を実現できる。
【００５７】
次に、本発明の第１４の実施形態として、半導体レーザーに供給する電流を駆動させる実施形態１３のドライバ回路を有するプリンタや複写機がある。
レーザープリンタやレーザー複写機は感光帯に照射するレーザーの照射輝度によって像の濃さが決められる。そのような特性を持つレーザープリンタやレーザー複写機において、実施形態１３のドライバ回路により駆動する半導体レーザーを複数有する場合、可変抵抗ＶＲ１及びＶＲ２の抵抗値が夫々全て等しいとき、それらの各半導体レーザーは全て同じ輝度で発光させることができる。そのとき、基準電流と負荷電流との比は可変抵抗ＶＲ１及びＶＲ２の比によって定めることができる。
【図面の簡単な説明】
【００５８】
【図１】本発明の第１の実施形態に係るドライバ回路を示す図である。
【図２】接続点Ｂ及びＣの電位に関するグラフを示す図である。
【図３】電流発生装置ＩＲＥＦ及び負荷ＬＯＡＤに流れる電流（Ｉｒ１、Ｉｒ２）に関するグラフを示す図である。
【図４】本発明の第２の実施形態に係るドライバ回路を示す図である。
【図５】接続点Ｂ及びＣの電位に関するグラフを示す図である。
【図６】電流発生装置ＩＲＥＦ及び負荷ＬＯＡＤに流れる電流（Ｉｒ１、Ｉｒ２）に関するグラフを示す図である。
【図７】本発明の第３の実施形態に係るドライバ回路を示す図である。
【図８】本発明の第５の実施形態に係る実施形態１乃至４の抵抗Ｒ１またはＲ２を表す回路を示す図である。
【図９】本発明の第７の実施形態に係るドライバ回路を示す図である。
【図１０】本発明の第９の実施形態に係るドライバ回路の基本的な構成を示す図である。
【図１１】本発明の第９の実施形態に係る具体例１を示す図である。
【図１２】接続点Ｂ及びＣの電位に関するグラフを示す図である。
【図１３】トランジスタＭ１及び負荷ＬＯＡＤに流れる電流Ｉ１とＩ２に関するグラフを示す図である。
【図１４】接続点Ｂ及びＤの電位に関するグラフを示す図である。
【図１５】トランジスタＭ１及びＭ２に流れる電流Ｉ１とＩ３に関するグラフを示す図である。
【図１６】本発明の第９の実施形態に係る具体例２の可変抵抗ＶＲ２部を表す回路を示す図である。
【図１７】本発明の第９の実施形態に係る具体例３の可変抵抗ＶＲ２部を表す回路を示す図である。
【図１８】本発明の第９の実施形態に係る具体例４の可変抵抗ＶＲ２部を表す回路を示す図である。
【図１９】本発明の第１０の実施形態に係るドライバ回路の基本的な構成を示す図である。
【図２０】本発明の第１０の実施形態に係る具体例１を示す図である。
【図２１】接続点Ｂ及びＣの電位に関するグラフを示す図である。
【図２２】トランジスタＭ１及び負荷ＬＯＡＤに流れる電流Ｉ１とＩ２に関するグラフを示す図である。
【図２３】接続点Ｄ及びＥの電位に関するグラフを示す図である。
【図２４】トランジスタＭ１及びＭ２に流れる電流Ｉ１とＩ３に関するグラフを示す図である。
【図２５】本発明の第１１の実施形態に係るドライバ回路の基本的な構成を示す図である。
【図２６】本発明の第１１の実施形態に係る具体例１を示す図である。
【図２７】一般的なカレントミラー回路の図である。
【図２８】ドレイン電流とゲート−ソース間電圧の関係を表す図である。
【符号の説明】
【００５９】
Ｒ１、Ｒ２  抵抗、ＩＲＥＦ  電流発生装置、ＬＯＡＤ  負荷、Ｍ３  トランジスタ、Ａ  接続点、Ａ１  差動増幅器
【図１】
2010074379.tif 000003
【図２】
2010074379.tif 000004
【図３】
2010074379.tif 000005
【図４】
2010074379.tif 000006
【図５】
2010074379.tif 000007
【図６】
2010074379.tif 000008
【図７】
2010074379.tif 000009
【図８】
2010074379.tif 000010
【図９】
2010074379.tif 000011
【図１０】
2010074379.tif 000012
【図１１】
2010074379.tif 000013
【図１２】
2010074379.tif 000014
【図１３】
2010074379.tif 000015
【図１４】
2010074379.tif 000016
【図１５】
2010074379.tif 000017
【図１６】
2010074379.tif 000018
【図１７】
2010074379.tif 000019
【図１８】
2010074379.tif 000020
【図１９】
2010074379.tif 000021
【図２０】
2010074379.tif 000022
【図２１】
2010074379.tif 000023
【図２２】
2010074379.tif 000024
【図２３】
2010074379.tif 000025
【図２４】
2010074379.tif 000026
【図２５】
2010074379.tif 000027
【図２６】
2010074379.tif 000028
【図２７】
2010074379.tif 000029
【図２８】
2010074379.tif 000030