(57)【要約】      （修正有）【課題】ハーフトーン位相シフトマスクの製造方法及び半導体装置の製造方法に関し、ハードマスクと遮光帯遮光膜を兼用する場合に、パターニング精度と遮光性を両立する。【解決手段】透明基板１上にハーフトーン膜２及びハードマスク兼遮光膜３を順次成膜する工程と、前記ハードマスク兼遮光膜３上に膜減補償用遮光膜４を成膜する工程、主回路領域６上の前記膜減補償用遮光膜４を選択的に除去する工程と、前記主回路領域６に露出する前記ハードマスク兼遮光膜３にパターンを形成してハードマスク７とする工程と、前記ハードマスク７をマスクとして前記ハーフトーン膜２をエッチングしてハーフトーン膜パターン８を形成する工程と、前記ハードマスク７を除去する際に前記主回路領域６の周囲の遮光帯領域に前記膜減補償用遮光膜９を残存させる工程とを設ける。【選択図】図１
2010048860.tif 000002
【特許請求の範囲】
【請求項１】
透明基板上にハーフトーン膜及びハードマスク兼遮光膜を順次成膜する工程と、前記ハードマスク兼遮光膜上に膜減補償用遮光膜を成膜する工程、主回路領域上の前記膜減補償用遮光膜を選択的に除去する工程と、前記主回路領域に露出する前記ハードマスク兼遮光膜にパターンを形成してハードマスクとする工程と、前記ハードマスクをマスクとして前記ハーフトーン膜をエッチングしてハーフトーン膜パターンを形成する工程と、前記ハードマスクを除去する際に前記主回路領域の周囲の遮光帯領域に前記膜減補償用遮光膜を残存させる工程とを有するハーフトーン位相シフトマスクの製造方法。
【請求項２】
前記膜減補償用遮光膜が、前記ハードマスク兼遮光膜とが同じ素材からなる請求項１記載のハーフトーン位相シフトマスクの製造方法。
【請求項３】
前記膜減補償用遮光膜が、前記ハードマスクの除去の際のエッチャントに対してハードマスク兼遮光膜よりエッチレートの小さな素材からなる請求項１記載のハーフトーン位相シフトマスクの製造方法。
【請求項４】
前記膜減補償用遮光膜が、多結晶シリコン、ＳｉＯＮ、或いは、ＭｏＳｉのいずれかからなる請求項３記載のハーフトーン位相シフトマスクの製造方法。
【請求項５】
請求項１乃至請求項４のいずれか１項に記載のハーフトーン位相シフトマスクの製造方法によって製造したハーフトーン位相シフトマスクを用いた露光工程を有している半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はハーフトーン位相シフトマスクの製造方法及び半導体装置の製造方法に関するものであり、例えば、ステップアンドリピート方式で大規模半導体集積回路をウェーハ上にパターニングしていく際に、減膜により遮光性の低下したＣｒ等の金属薄膜を透過した光による多重露光に起因する主回路領域内の寸法変動を防止するための構成に関する。
【背景技術】
【０００２】
半導体装置の微細化に対する要求は絶え間なく進歩しており、近年では半導体装置の製造プロセスで用いる露光光源の波長よりも微細なピッチパターンが要求されるようになっている。これに伴い、微細なパターンの形成においては、ハーフトーン位相シフトマスクが多用されている。
【０００３】
ウェーハ上に精密で制御されたレジストパターン寸法を形成するには、それと同程度の精度をレチクル上でも施さなければならないのは常であり、レチクル上でその精度を実現するには様々な施行がなされている。このような微細化された時代に必要なレチクル製造に関する製造スペックはＩＴＲＳ  Ｒｏａｄｍａｐのｌｉｔｈｏｇｒａｐｈｙの項目で定義されている。
【０００４】
近年の半導体装置の製造プロセスでは、微細ピッチパターンを実現するために種々の超解像マスクが提案されている。代表的なものとしてハーフトーン位相シフトマスクやレベンソン型位相シフトマスクがあり、露光光源がｉ線であった頃より実際の半導体装置の製造現場で使用されている（例えば、特許文献１及び特許文献２参照）。
【０００５】
近年のハーフトーン位相シフトマスクは、半導体装置を製造する際に要求される高度な線幅均一性の要求に伴いハーフトーン位相シフトマスク自体にも高度な線幅均一性や２次元形状の忠実性が求められている。これをレチクル上で実現するために、ハーフトーン膜上の遮光帯Ｃｒ層をハードマスクとして流用している（例えば、上述の特許文献１参照）。
【０００６】
ハードマスクとしての機能を有する遮光帯Ｃｒ膜は可能な限り薄くすることが望まれており現在では４０〜５０ｎｍ程度の膜厚のＣｒ膜が積層されており遮光帯兼ハードマスクとして機能している。ここで、図８及び図９を参照して従来のハーフトーン位相シフトマスクの製造工程を説明する。
【０００７】
まず、図８（ａ）に示すように、石英基板３１上に位相シフト効果のあるＭｏＳｉ等のハーフトーン膜３２及び遮光性の機能を持たせたＣｒ膜３３を順次スパッタリング法により成膜してブランクス基板（乾板）を形成する。次いで、図８（ｂ）に示すようにＣｒ膜３３上にネガ型の電子線レジスト３４を塗布する。
【０００８】
次いで、図８（ｃ）に示すように、レチクルの主回路領域３６を電子ビーム式描画機で露光したのち、現像することによって主回路領域３６に所定の回路パターンを形成するとともに、遮光帯領域３７には電子線レジスト３４を残存させたレジストパターン３５を形成する。
【０００９】
次いで、レジストパターン３５をマスクとしてＣｌを含むプラズマガスによりエッチングを施すことによってＣｒ膜３３をパターニングしてハードマスク３８とする。この時、遮光帯領域３７に残存するＣｒ膜３２は遮光帯遮光膜３９となる。次いで、図８（ｄ）に示すように、Ｏ２を用いたアッシングによりレジストパターン３５を除去する。この時、Ｃｒからなるハードマスク３８の表面が若干エッチングされて膜減りする。
【００１０】
次いで、図９（ｅ）に示すように、ハードマスク３８をマスクとして、ハロゲン化硫黄系ガス、例えば、ＳＦ６等をエチャントガスとして用いてハーフトーン膜３２をエッチングすることによってハーフトーン膜パターン４０を形成する。次いで、図９（ｆ）に示すように、全面にポジ型の電子線レジスト４１を塗布する。
【００１１】
次いで、図９（ｇ）に示すように、電子線レジスト４１を電子ビーム式描画機で露光したのち、現像することによって、主回路領域３６を露出させる開口部を有するレジストパターン４２とする。次いで、このレジストパターン４２をマスクとして主回路領域３６に露出するＣｒからなるハードマスク３８を選択的に除去する。
【００１２】
次いで、図９（ｈ）に示すように、Ｏ２を用いたアッシングによりレジストパターン４２を除去する。この時、Ｃｒからなる遮光帯遮光膜３９の表面がエッチングされて膜減りする。
このように、ハーフトーン位相シフトマスクの製造工程においては、Ｃｒ膜からなる遮光帯領域に設ける遮光帯遮光膜をハーフトーン膜をエッチングするためのハードマスクとして流用している。
【特許文献１】特開２００７−１９３０３６号公報
【特許文献２】特開平０９−０５０１１２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかし、ステップアンドリピート方式の露光装置を用いて大規模半導体集積回路を製造する場合に、Ｃｒからなる遮光帯遮光膜が減膜したことにより、４隅の領域に存在する主回路領域のパターンが、中央部と比べて寸法均一性が著しく劣化するという問題があるので、この事情を図１０及び図１１を参照して参照して説明する。
【００１４】
図１０は、隣接する露光ショットの露光関係の説明図であり、各露光ショット領域５１の各辺が２つの露光ショット５２により多重露光される二重露光領域となり、４隅の領域が４つの露光ショット５２により多重露光される四重露光領域５４となる。
【００１５】
図１１は、遮光帯遮光膜の膜減によるレジストパターンの問題点の説明図であり、図１１（ａ）は遮光帯遮光膜が十分厚い場合を示し、図１１（ｂ）は遮光帯遮光膜が膜減により薄くなった場合を示している。なお、各図において左図はハーフトーン位相シフトマスクを表し、右図はウェーハ上のレジストパターンを表している。
【００１６】
図１１（ａ）に示すように、遮光帯遮光膜が十分厚く遮光膜として十分に機能していれば、ウェーハ上にはハーフトーン位相シフトマスクの形成されたパターンに忠実なレジストパターンが形成される。
【００１７】
しかし、図１１（ｂ）に示すように、遮光帯遮光膜が膜減により薄くなった場合には光が遮光帯遮光膜を透過するために、多重露光領域、取り分け露光ショット四隅の四重露光領域では寸法変動が著しい結果となる。このようなショット四隅の状況では、線幅変動に起因して半導体装置の特性が変動してしまう。
【００１８】
このような問題を解決するためには、減膜分を補完すべく全体を厚膜化することも考えられるが、全体を厚膜化した場合、当然主回路領域も厚膜化されてしまい、ハーフトーン層のエッチング精度に影響をもたらすという問題が発生する。
【００１９】
なお、レベンソン型位相シフトレチクルにおいては、パターン精度と遮光性を両立するため、遮光帯Ｃｒパターンに膜厚分布を持たせることが提案されている（例えば、上述の特許文献２参照）。しかし、この提案においては、主回路領域におけるパターニングをＣｒ膜が厚い状態で行ったのち、主回路領域におけるＣｒ膜パターンを薄膜化するものである。
【００２０】
その結果、Ｃｒ膜をパターニングする段階においてはＣｒ膜は厚膜であるので、パターニング精度が低下することになり、当該技術をハーフトーン位相シフトマスクの製造工程に転用しても、ハーフトーン膜のエッチング精度が低下する問題を解決することができない。
【００２１】
したがって、本発明は、ハードマスクと遮光帯遮光膜を兼用する場合に、パターニング精度と遮光性を両立することを目的とする。
【課題を解決するための手段】
【００２２】
本発明の一観点からは、透明基板上にハーフトーン膜及びハードマスク兼遮光膜を順次成膜する工程と、前記ハードマスク兼遮光膜上に膜減補償用遮光膜を成膜する工程、主回路領域上の前記膜減補償用遮光膜を選択的に除去する工程と、前記主回路領域に露出する前記ハードマスク兼遮光膜にパターンを形成してハードマスクとする工程と、前記ハードマスクをマスクとして前記ハーフトーン膜をエッチングしてハーフトーン膜パターンを形成する工程と、前記ハードマスクを除去する際に前記主回路領域の周囲の遮光帯領域に前記膜減補償用遮光膜を残存させる工程とを有するハーフトーン位相シフトマスクの製造方法が提供される。
【００２３】
また、本発明の別の観点からは、上述のハーフトーン位相シフトマスクの製造方法によって製造したハーフトーン位相シフトマスクを用いた露光工程を有している半導体装置の製造方法が提供される。
【発明の効果】
【００２４】
開示のハーフトーン位相シフトマスクの製造方法によれば、遮光性薄膜Ｃｒの遮光性を維持したまま精度の高いハーフトーン膜パターンを有するレチクルスを製造することが可能になる。それによって、ステップアンドリピート型の露光方式の際に生じる露光ショット内の寸法均一性を大きく改善することが可能になり、微細化に伴い益々減少していくプロセスマージンの損失を防止することも可能になる。
【発明を実施するための最良の形態】
【００２５】
ここで、図１を参照して、本発明の実施の形態を説明する。図１は、本発明の実施の形態のハーフトーン位相シフトマスクの製造工程の説明図である。まず、図１（ａ）に示すように、位相シフト効果のあるハーフトーン膜２、パターニング精度を十分に保てる薄さのＣｒ等のハードマスク兼遮光膜３、及び、膜減補償遮光膜４を順次成膜してブランクス基板（乾板）を形成する。
【００２６】
この場合のハーフトーン膜２としては、例えば、ＭｏＳｉ、ＴａＳｉ等を用いる。また、膜減補償遮光膜４は、ハードマスク兼遮光膜３と同じＣｒでも良いし、ハーフトーン膜２と同じＭｏＳｉ等でも良いし、或いは、ハードマスクの除去工程においてエッチング耐性の大きな多結晶シリコンやＳｉＯＮを用いても良い。なお、膜減補償遮光膜４としてハードマスク兼遮光膜３と同じＣｒを用いる場合には、ハードマスク兼遮光膜３と連続して成膜すれば良い。
【００２７】
次いで、図１（ｂ）に示すように、主回路領域６における膜減補償遮光膜４を除去してハードマスク兼遮光膜３を露出させるとともに、遮光帯領域に残存させた膜減補償遮光膜４を遮光帯膜減補償遮光膜５とする。次いで、電子線レジストを塗布し、電子ビーム式描画機で露光、現像したのち、図１（ｃ）に示すように、主回路領域６に露出したハードマスク兼遮光膜３をＣｌを含むエッチングガスによってエッチングすることによってハードマスク７を形成する。
【００２８】
次いで、図１（ｄ）に示すように、ハードマスク７をマスクとしてハーフトーン膜２をエッチングすることによってハーフトーン膜パターン８を形成する。次いで、ハードマスク７の露出部をエッチングより除去することによって、ハーフトーン位相シフトマスクの基本構成が完成する。この時、遮光帯のおけるハードマスク７の残存部が遮光帯遮光膜９となる。
【００２９】
このように、本発明の実施の形態においては、遮光帯領域には、ハードマスク７を兼用する遮光帯遮光膜９以外に遮光帯膜減補償遮光膜５を設けているので、遮光機能を十分に発揮することができ、ステップアンドリピート露光方式の多重露光領域で形成される露光ショット端の寸法均一性低下を防止することができる。
【００３０】
また、ハードマスクの形成の際には、ハードマスク兼遮光膜３は、パターニング精度を十分に保てる薄さの膜厚であるので、ハーフトーン膜パターンを精度良く形成することができる。
【００３１】
なお、膜減補償遮光膜４としてハードマスク兼遮光膜３と同じＣｒを用いる場合には、図１（ｂ），（ｃ），（ｅ）の工程において、電子線レジストの除去工程に伴って遮光帯領域における膜減補償遮光膜４の膜減を生ずるが、その分を見込んだ膜厚に予め設定しておけば遮光機能を十分に発揮することができる。
【実施例１】
【００３２】
以上を前提として、次に、図２乃至図４を参照して、本発明の実施例１のハーフトーン位相シフトマスクの製造工程を説明する。まず、図２（ａ）に示すように、石英基板１１上に厚さが５０〜７０ｎｍ、例えば、６０ｎｍのＭｏＳｉからなるハーフトーン膜１２、及び、厚さが７０〜８０ｎｍ、例えば、８０ｎｍのＣｒ膜１３を順次スパッタリング法により成膜してブランクス基板（乾板）を形成する。次いで、図２（ｂ）に示すようにＣｒ膜１３上にポジ型の電子線レジスト１４を塗布する。
【００３３】
次いで、図２（ｃ）に示すように、レチクルの主回路領域１６を電子ビーム式描画機で露光したのち、現像することによって主回路領域１６を露出させる開口部を設けたレジストパターン１５を形成する。次いで、レジストパターン１５をマスクとしてＣｌを含むプラズマガス、例えば、Ｃｌ２＋Ｏ２混合ガスからなるプラズマガスによりエッチングを施すことによって主回路領域１６におけるＣｒ膜１３の膜厚を４０〜５０ｎｍ、例えば、５０ｎｍとする。
【００３４】
次いで、図２（ｄ）に示すように、Ｏ２を用いたアッシングによりレジストパターン１５を除去する。この時、Ｃｒ膜１３の表面がエッチングされて膜減りする。次いで、図３（ｅ）に示すように、全面にネガ型の電子線レジスト１８を塗布する。
【００３５】
次いで、図３（ｆ）に示すように、レチクルの主回路領域１６を電子ビーム式描画機で露光したのち、現像することによって主回路領域１６に所定の回路パターンを有するレジストパターン１９を形成する。次いで、レジストパターン１９をマスクとしてＣｌを含むプラズマガス、例えば、Ｃｌ２＋Ｏ２混合ガスからなるプラズマガスによりエッチングを施すことによって主回路領域１６におけるＣｒ膜１３をパターニングしてハードマスク２０とする。この時、遮光帯領域におけるＣｒ膜１３は遮光帯遮光膜２１となる。
【００３６】
次いで、図３（ｇ）に示すように、Ｏ２を用いたアッシングによりレジストパターン１９を除去する。この時、Ｃｒ膜からなるハードマスク２０及び遮光帯遮光膜２１の表面がエッチングされて膜減りする。
【００３７】
次いで、図３（ｈ）に示すように、ハードマスク２０をマスクとして、ハロゲン化硫黄系ガス、例えば、ＳＦ６をエチャントガスとして用いてハーフトーン膜１２をエッチングすることによってハーフトーン膜パターン２２を形成する。
【００３８】
次いで、図４（ｉ）に示すように、全面にポジ型の電子線レジスト２３を塗布する。次いで、図４（ｊ）に示すように、電子線レジスト２３を電子ビーム式描画機で露光したのち、現像することによって、主回路領域１６を露出させる開口部を有するレジストパターン２４とする。次いで、このレジストパターン２４をマスクとして主回路領域１６に露出するＣｒからなるハードマスク２０を選択的に除去する。
【００３９】
最後に、図４（ｋ）に示すように、Ｏ２を用いたアッシングによりレジストパターン２４を除去することによって、本発明の実施例１のハーフトーン位相シフトマスクの基本構成が完成する。なお、この時、Ｃｒからなる遮光帯遮光膜２１の表面がエッチングされて膜減りする。
【００４０】
このように、本発明の実施例１においては、図２（ｄ）、図３（ｇ）、及び、図４（ｋ）の工程において、遮光帯領域におけるＣｒ膜の表面がエッチングして膜減りするが、予め、Ｃｒ膜１３の膜厚を膜減分を見込んで７０〜８０ｎｍ程度に厚くしているので遮光帯遮光膜の最終的な膜厚を十分厚くすることができる。
【００４１】
また、ハードマスクを形成する段階におけるＣｒ膜の膜厚は４０〜５０ｎｍと従来と同様の膜厚になっているので、パターニング精度を十分に保つことができ、それによって、ハーフトーン膜のパターニング精度に悪影響を与えることがない。
【実施例２】
【００４２】
次に、図５乃至図７を参照して、本発明の実施例２のハーフトーン位相シフトマスクの製造工程を説明する。まず、図５（ａ）に示すように、石英基板１１上に厚さが５０〜７０ｎｍ、例えば、６０ｎｍのＭｏＳｉからなるハーフトーン膜１２、厚さが４０〜５０ｎｍ、例えば、５０ｎｍのＣｒ膜２５、及び、膜減補償膜として厚さが５０〜７０ｎｍ、例えば、６０ｎｍのＭｏＳｉ膜２６を順次スパッタリング法により成膜してブランクス基板（乾板）を形成する。次いで、図５（ｂ）に示すようにＭｏＳｉ膜１３上にポジ型の電子線レジスト１４を塗布する。
【００４３】
次いで、図５（ｃ）に示すように、レチクルの主回路領域１６を電子ビーム式描画機で露光したのち、現像することによって主回路領域１６を露出させる開口部を設けたレジストパターン１５を形成する。次いで、レジストパターン１５をマスクとしてハロゲン化硫黄系ガス、例えば、ＳＦ６をエチャントガスを用いたエッチングを施すことによって主回路領域１６におけるＭｏＳｉ膜２６を除去してＣｒ膜２５を露出させる。
【００４４】
次いで、図５（ｄ）に示すように、Ｏ２を用いたアッシングによりレジストパターン１５を除去する。この時、Ｃｒ膜２５の表面がエッチングされて膜減りする。次いで、図６（ｅ）に示すように、全面にネガ型の電子線レジスト１８を塗布する。
【００４５】
次いで、図６（ｆ）に示すように、レチクルの主回路領域１６を電子ビーム式描画機で露光したのち、現像することによって主回路領域１６に所定の回路パターンを有するレジストパターン１９を形成する。次いで、レジストパターン１９をマスクとしてＣｌを含むプラズマガス、例えば、Ｃｌ２＋Ｏ２混合ガスからなるプラズマガスによりエッチングを施すことによって主回路領域１６におけるＣｒ膜２５をパターニングしてハードマスク２０とする。この時、遮光帯領域におけるＣｒ膜２５は遮光帯遮光膜２７となる。
【００４６】
次いで、図６（ｇ）に示すように、Ｏ２を用いたアッシングによりレジストパターン１９を除去する。この時、Ｃｒ膜からなるハードマスク２０の表面がエッチングされて膜減りする。次いで、図６（ｈ）に示すように、ハードマスク２０をマスクとして、ハロゲン化硫黄系ガス、例えば、ＳＦ６をエチャントガスとして用いてハーフトーン膜１２をエッチングすることによってハーフトーン膜パターン２２を形成する。
【００４７】
次いで、図７（ｉ）に示すように、全面にポジ型の電子線レジスト２３を塗布する。次いで、図７（ｊ）に示すように、電子線レジスト２３を電子ビーム式描画機で露光したのち、現像することによって、主回路領域１６を露出させる開口部を有するレジストパターン２４とする。次いで、このレジストパターン２４をマスクとして主回路領域１６に露出するＣｒからなるハードマスク２０を選択的に除去する。
【００４８】
最後に、図７（ｋ）に示すように、Ｏ２を用いたアッシングによりレジストパターン２４を除去することによって、本発明の実施例２のハーフトーン位相シフトマスクの基本構成が完成する。
【００４９】
このように、本発明の実施例２においては、遮光帯領域に膜減補償遮光膜を設けているので、遮光帯遮光膜が膜減りすることがなく、遮光機能を十分に発揮することができる。また、ハードマスクを形成するＣｒ膜の膜厚は最初から４０〜５０ｎｍであり、膜厚は図５（ｃ）のエッチング工程の影響を受けないので、再現性良くパターニング精度を十分に保つことができ、それによって、ハーフトーン膜のパターニング精度に悪影響を与えることがない。
【００５０】
以上、本発明の各実施例を説明してきたが、本発明は、各実施例に示した条件に限られるものではない。例えば、上記の実施例１及び実施例２においてはハードマスクの除去工程において、ポジ型の電子線レジストパターンを利用しているが、電子線レジストパターンを用いることなくハードマスクを除去しても良い。なお、実施例１の場合にはハードマスクの除去工程に伴う遮光帯遮光膜の膜減分を見込んで、実施例１より３０ｎｍ程度の厚く成膜する必要がある。
【００５１】
また、上記の実施例２においては、膜減補償膜をハーフトーン膜と同じＭｏＳｉで構成しているが、多結晶シリコンやＳｉＯＮ等で構成しても良い。その場合には、図５（ｃ）の工程において、エッチャントとしてフッ素系ガス、例えば、ＳＦ６を用いれば良い。
【００５２】
ここで、実施例１及び実施例２を含む本発明の実施の形態に関して、以下の付記を開示する。
（付記１）  透明基板上にハーフトーン膜及びパターン形成用遮光膜を順次成膜する工程と、前記パターン形成用遮光膜上に膜減補償用遮光膜を成膜する工程、主回路領域上の前記膜減補償用遮光膜を選択的に除去する工程と、前記主回路領域に露出する前記パターン形成用遮光膜にパターンを形成してマスクパターンとする工程と、前記マスクパターンをマスクとして前記ハーフトーン膜をエッチングしてハーフトーン膜パターンを形成する工程と、前記マスクパターンを除去する際に前記主回路領域の周囲の遮光帯領域に前記膜減補償用遮光膜を残存させる工程とを有するハーフトーン位相シフトマスクの製造方法。
（付記２）  前記膜減補償用遮光膜が、前記パターン形成用遮光膜とが同じ素材からなる付記１記載のハーフトーン位相シフトマスクの製造方法。
（付記３）  前記膜減補償用遮光膜が、前記マスクパターンの除去の際のエッチャントに対してパターン形成用遮光膜よりエッチレートの小さな素材からなる付記１記載のハーフトーン位相シフトマスクの製造方法。
（付記４）  前記膜減補償用遮光膜が、多結晶シリコン、ＳｉＯＮ、或いは、ＭｏＳｉのいずれかからなる付記３記載のハーフトーン位相シフトマスクの製造方法。
（付記５）  前記膜減補償用遮光膜が、前記ハーフトーン膜と同じ素材からなる付記３記載のハーフトーン位相シフトマスクの製造方法。
（付記６）  付記１乃至付記５のいずれか１に記載のハーフトーン位相シフトマスクの製造方法によって製造したハーフトーン位相シフトマスクを用いた露光工程を有している半導体装置の製造方法。
【図面の簡単な説明】
【００５３】
【図１】本発明の実施の形態のハーフトーン位相シフトマスクの製造工程の説明図である。
【図２】本発明の実施例１のハーフトーン位相シフトマスクの途中までの製造工程の説明図である。
【図３】本発明の実施例１のハーフトーン位相シフトマスクの図２以降の途中までの製造工程の説明図である。
【図４】本発明の実施例１のハーフトーン位相シフトマスクの図３以降の製造工程の説明図である。
【図５】本発明の実施例２のハーフトーン位相シフトマスクの途中までの製造工程の説明図である。
【図６】本発明の実施例２のハーフトーン位相シフトマスクの図５以降の途中までの製造工程の説明図である。
【図７】本発明の実施例１のハーフトーン位相シフトマスクの図６以降の製造工程の説明図である。
【図８】従来のハーフトーン位相シフトマスクの途中までの製造工程の説明図である。
【図９】従来のハーフトーン位相シフトマスクの図８以降の製造工程の説明図である。
【図１０】隣接する露光ショットの露光関係の説明図である。
【図１１】遮光帯遮光膜の膜減によるレジストパターンの問題点の説明図である。
【符号の説明】
【００５４】
１  光透過性基板
２  ハーフトーン膜
３  ハードマスク兼遮光膜
４  膜減補償遮光膜
５  遮光帯膜減補償遮光膜
６  主回路領域
７  ハードマスク
８  ハーフトーン膜パターン
９  遮光帯遮光膜
１１，３１  石英基板
１２，３２  ハーフトーン膜
１３，２５，３３  Ｃｒ膜
１４  電子線レジスト
１５  レジストパターン
１６，３６  主回路領域
１７，３７  遮光帯領域
１８，３４  電子線レジスト
１９，３５  レジストパターン
２０，３８  ハードマスク
２１，２７，３９  遮光帯遮光膜
２２，４０  ハーフトーン膜パターン
２３，４１  電子線レジスト
２４，４２  レジストパターン
２６  ＭｏＳｉ膜
５１  露光ショット領域
５２  露光ショット
５３  二重露光領域
５４  四重露光領域
【図１】
2010048860.tif 000003
【図２】
2010048860.tif 000004
【図３】
2010048860.tif 000005
【図４】
2010048860.tif 000006
【図５】
2010048860.tif 000007
【図６】
2010048860.tif 000008
【図７】
2010048860.tif 000009
【図８】
2010048860.tif 000010
【図９】
2010048860.tif 000011
【図１０】
2010048860.tif 000012
【図１１】
2010048860.tif 000013