(57)【要約】【課題】通信プロセッサにおいて、送受信バッファに関連した不具合を解決する通信プロセッサ内部バス調停方式を提供することである。【解決手段】本発明による通信プロセッサ内部バス調停方式は、送信部の送信バッファの空き容量を監視し、ＤＭＡ要求受付を制御することで送信バッファのオーバーラン問題を回避し、送信バッファからの送信開始タイミングを、送信バッファに格納済みのデータをパケット単位で制御することで、送信バッファのアンダーラン問題を回避することを特徴とするものである。さらに受信部の受信バッファの空き容量を監視し、ＤＭＡ要求の優先度を変更することで、受信バッファのオーバーラン問題を回避し、ＤＭＡ要求開始タイミングを、受信バッファに格納済みのデータをパケット単位で制御することで、受信バッファのアンダーラン問題を回避することを特徴とするものである。【選択図】図１
2010205158.tif 000002
【特許請求の範囲】
【請求項１】
送受信部のバッファの空き容量に応じて、該バッファへの格納要求を停止するよう制御する制御部を有することを特徴とする通信プロセッサ。
【請求項２】
前記制御部が、前記バッファの空き容量が所定値未満の場合に、該バッファへの格納要求を停止するよう制御することを特徴とする請求項１に記載の通信プロセッサ。
【請求項３】
送受信部のバッファに格納済みのデータが転送単位に達した後に転送を開始するよう制御する制御部を有することを特徴とする通信プロセッサ。
【請求項４】
送受信部のバッファの空き容量が所定値未満の場合に、該バッファへの格納要求を停止するよう制御するとともに、前記バッファに格納済みのデータが転送単位に達した後に転送を開始するよう制御する制御部を有することを特徴とする通信プロセッサ。
【請求項５】
送受信部のバッファの空き容量に応じて、該バッファへの格納要求を停止するよう制御することを特徴とする通信プロセッサ内部バス調停方式。
【請求項６】
前記バッファの空き容量が所定値未満の場合に、該バッファへの格納要求を停止するよう制御することを特徴とする請求項５に記載の通信プロセッサ内部バス調停方式。
【請求項７】
送受信部のバッファに格納済みのデータが転送単位に達した後に転送を開始するよう制御することを特徴とする通信プロセッサ内部バス調停方式。
【請求項８】
送受信部のバッファの空き容量が所定値未満の場合に、該バッファへの格納要求を停止するよう制御するとともに、前記バッファに格納済みのデータが転送単位に達した後に転送を開始するよう制御することを特徴とする通信プロセッサ内部バス調停方式。
【請求項９】
送信バッファの空き容量を監視し、空き容量不足を検出した時点で転送元からのＤＭＡ要求を停止することを特徴とする通信プロセッサ。
【請求項１０】
送信バッファのデータ格納状態を監視し、１パケット分のデータ格納後に送信することを特徴とする通信プロセッサ。
【請求項１１】
受信バッファの空き容量を監視し、空き容量不足を検出した時点でＤＭＡ要求の優先度を変更することを特徴とする通信プロセッサ。
【請求項１２】
受信バッファのデータ格納状態を監視し、１パケット分のデータ格納後にＤＭＡ要求を開始することを特徴とする通信プロセッサ。
【請求項１３】
送受信部のバッファの空き容量に応じて、該バッファへの格納要求を停止するよう制御する制御部を有することを特徴とする通信装置。
【請求項１４】
前記制御部が、前記バッファの空き容量が所定値未満の場合に、該バッファへの格納要求を停止するよう制御することを特徴とする請求項１３に記載の通信装置。
【請求項１５】
送受信部のバッファに格納済みのデータが転送単位に達した後に転送を開始するよう制御する制御部を有することを特徴とする通信装置。
【請求項１６】
送受信部のバッファの空き容量が所定値未満の場合に、該バッファへの格納要求を停止するよう制御するとともに、前記バッファに格納済みのデータが転送単位に達した後に転送を開始するよう制御する制御部を有することを特徴とする通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は通信プロセッサおよび通信プロセッサ内部バス調停方式に関する。
【背景技術】
【０００２】
各種の通信装置に用いられ通信を司る通信プロセッサなどのデータ送受信を行うシステムにおいては、一時的にシステムバスが高負荷な状態となり、データ転送が滞ることにより送受信バッファのオーバーランならびにアンダーランが発生し、転送データが抜けてしまう問題がある。
【０００３】
特許文献１や特許文献２には、ネットワーク送受信装置の基本構成が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−２５９３７４号公報
【特許文献２】特開２００８−１７２５１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来、通信プロセッサの送信部は、送信バッファの空き容量にかかわらず転送元からのデータが送信バッファに転送されるため、送信バッファのオーバーランが発生する問題があった。
【０００６】
また、通常送信バッファはＦＩＦＯで構成されており、データが送信バッファに入力されると即出力されるため、システムバス上にＤＭＡ転送の競合による遅延が発生した場合、送信バッファのアンダーランが発生する問題があった。
【０００７】
一方、通信プロセッサの受信部は、受信バッファの空き容量に依存せずＤＭＡ要求を行うため、受信バッファのオーバーランの発生する問題があった。
【０００８】
また、通常受信バッファはＦＩＦＯで構成されており、データが受信バッファに入力されると即ＤＭＡ要求されるため、受信バッファのアンダーランの発生する問題があった。
【０００９】
特許文献１や特許文献２では、上述のような問題の解決にならないものであった。
【００１０】
本発明は上記の点にかんがみてなされたもので、通信プロセッサにおいて、送受信バッファに関連した不具合を解決する通信プロセッサ内部バス調停方式を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するにあたり、本発明による通信プロセッサ内部バス調停方式は、送信部の送信バッファの空き容量を監視し、ＤＭＡ要求受付を制御することで送信バッファのオーバーラン問題を回避し、送信バッファからの送信開始タイミングを、送信バッファに格納済みのデータをパケット単位で制御することで、送信バッファのアンダーラン問題を回避することを特徴とするものである。
【００１２】
さらに受信部の受信バッファの空き容量を監視し、ＤＭＡ要求の優先度を変更することで、受信バッファのオーバーラン問題を回避し、ＤＭＡ要求開始タイミングを、受信バッファに格納済みのデータをパケット単位で制御することで、受信バッファのアンダーラン問題を回避することを特徴とするものである。
【発明の効果】
【００１３】
本発明によれば、以下のような効果を奏する。
【００１４】
本発明の第一の効果は、送信バッファのオーバーラン問題を回避できる点である。その理由は、送信バッファの空き容量を監視し、ＤＭＡ要求受付を制御することで送信バッファの空き容量が不足する前にデータの入力を停止できるためである。
【００１５】
第二の効果は、送信バッファのアンダーラン問題を回避できる点である。その理由は、送信バッファのデータ受信状態を監視し、パケット単位での受信判定後に送信を開始するためである。
【００１６】
第三の効果は、受信バッファのオーバーラン問題を回避できる点である。その理由は、受信バッファの空き容量を監視し、ＤＭＡ要求の優先度を変更することで受信バッファの空き容量が不足する前にＤＭＡ要求することでデータの送信を開始できるためである。
【００１７】
第四の効果は、受信バッファのアンダーラン問題を回避できる点である。その理由は、受信バッファのデータ受信状態を監視し、パケット単位での受信判定後にＤＭＡ要求することでデータの送信を開始するためである。
【図面の簡単な説明】
【００１８】
【図１】本発明による通信プロセッサの一実施形態の構成を示すブロック図である。
【図２】図１に示した送信制御部１２１の処理流れを示す状態遷移図である。
【図３】図１に示した受信制御部１３１の処理流れを示す状態遷移図である。
【図４】図１に示した送信制御部１２１の動作に係る各構成間の処理流れを示すタイミング図である。
【図５】図１に示した受信制御部１３１の動作に係る各構成間の処理流れを示すタイミング図である。
【発明を実施するための形態】
【００１９】
以下、本発明の実施形態について図面を参照して詳細に説明する。
【００２０】
図１は、本発明による通信プロセッサの一実施形態の構成を示すブロック図である。
【００２１】
本実施形態では、上記送信バッファのオーバーラン問題を解決する手段として、図１において送信制御部１２１に送信バッファ監視機能を具備することで送信バッファの空き容量を監視し、送信バッファの空き容量不足を検出した時点で転送元からのＤＭＡ要求を停止することができる構成とした。
【００２２】
また、送信バッファのアンダーラン問題を解決する手段とし、１パケット分のデータが送信バッファ１２２に格納されたかを監視し、１パケット分のデータを格納後に送信開始することができる構成とした。
【００２３】
また、上記受信バッファのアンダーラン問題を解決する手段として、図１において受信制御部１３１に受信バッファ監視機能を具備することで受信バッファの空き容量を監視し、受信バッファの空き容量不足を検出した時点でＤＭＡ要求の優先度を変更できる構成とした。
【００２４】
さらに、受信バッファのオーバーラン問題を解決する手段として、１パケット分のデータが受信バッファ１３２に格納されたかを監視し、１パケット分のデータを格納後にＤＭＡ要求を開始することができる構成とした。
【００２５】
図１を参照すると、本実施形態の通信プロセッサ１００の構成が示されている。
【００２６】
通信プロセッサ１００は、全体の動作制御を行うＣＰＵ１１０と、データの送信処理を行う送信部１２０と、データの受信を行う受信部１３０と、ＤＭＡ（ダイレクトメモリアクセス）に係る制御を行うＤＭＡ機能部１４０と、各構成間を接続するシステムバス１５０とを有して構成される。
【００２７】
システムバス１５０は、通信プロセッサ１００の外部で、外部に設けられた記憶手段であるメモリ１６０にも接続される。
【００２８】
ＣＰＵ１１０は、受信データ処理、送信データの生成等の制御を行う。ＣＰＵ１１０はＤＭＡ機能部１４０に対してＤＭＡ要求制御信号１１４を介して生成した送信データの送信要求を通知する。
【００２９】
送信部１２０は、送信制御部１２１と送信バッファ１２２とから構成される。送信バッファ１２２は、送信データを一時的に格納するメモリであり、取り扱う最大パケット長以上の容量を具備する。送信制御部１２１は、送信バッファ監視制御信号１２３によりバッファの状態監視を行い、送信制御を行う。また、送信制御部１２１は、送信バッファ１２２の状態に応じてＤＭＡ機能部１４０に対してＤＭＡ要求受付制御信号１２４を通知する。
【００３０】
ここで、送信制御部１２１に関して図２を参照してさらに詳細に説明する。
【００３１】
図２は、図１に示した送信制御部１２１の処理流れを示す状態遷移図である。
【００３２】
送信制御部１２１は、送信処理開始ステータス１２１−１において、送信バッファ１２２の初期化を行う。
【００３３】
送信バッファ１２２の初期化が完了すると、送信制御部１２１の状態はパケット受信完了ステータス１２１−２に状態遷移する。
【００３４】
パケット受信完了ステータス１２１−２において、送信バッファ１２２に対してデータの受信が開始されると、送信制御部１２１は送信バッファ監視制御信号１２３を介して１パケット分のデータが送信バッファ１２２に格納されたかを監視する。
【００３５】
送信制御部１２１は１パケット分のデータが送信バッファ１２２に格納された時点で、送信バッファ監視制御信号１２３を介して送信バッファ１２２の空き容量を確認する。
【００３６】
送信バッファ１２２の空き容量が予め任意に設定可能な閾値以上である場合、送信制御部１２１の状態はパケット送信開始ステータス１２１−２に状態遷移する。
【００３７】
送信バッファ１２２の空き容量が予め任意に設定可能な閾値未満である場合、送信制御部１２１の状態はＤＭＡ要求受付停止ステータス１２１−４に状態遷移する。
【００３８】
ＤＭＡ要求受付停止ステータス１２１−４において、送信制御部１２１はＤＭＡ機能部１４０に対してＤＭＡ要求受付制御信号１２４を介してＤＭＡ要求受付の停止制御を通知し、送信制御部１２１の状態はパケット送信開始ステータス１２１−２に状態遷移する。
【００３９】
パケット送信開始ステータス１２１−２において、送信制御部１２１は送信バッファ１２２に格納された１パケット分のデータの送信を行う。
【００４０】
また送信制御部１２１は、送信バッファ監視制御信号１２３を介して送信バッファ１２２の空き容量を確認し、予め任意に設定可能な閾値以上であり、かつ、ＤＭＡ要求受付の停止制御を通知済みである場合、送信制御部１２１の状態はＤＭＡ要求受付開始ステータス１２１−５へ状態遷移する。それ以外の場合、送信制御部１２１の状態はパケット受信完了ステータス１２１−２に状態遷移する。
【００４１】
ＤＭＡ要求受付開始ステータス１２１−５において、送信制御部１２１はＤＭＡ機能部１４０に対してＤＭＡ要求受付制御信号１２４を介してＤＭＡ要求受付の開始制御を通知し、送信制御部１２１の状態はパケット受信完了ステータス１２１−２に状態遷移する。
【００４２】
図１の説明に戻り、受信部１３０は、受信制御部１３１と受信バッファ１３２とから構成される。
【００４３】
受信バッファ１３２は、受信データを一時的に格納するメモリであり、取り扱う最大パケット長以上の容量を具備する。受信制御部１３１は、受信バッファ監視制御信号１３３によりバッファの状態監視を行い、受信制御を行う。受信制御部１３１は、送信バッファ１３２の状態に応じてＤＭＡ機能部１４０に対してＤＭＡ要求制御信号１３４を通知する。
【００４４】
ここで、受信制御部１３１に関して図３を参照してさらに詳細に説明する。
【００４５】
図３は、図１に示した受信制御部１３１の処理流れを示す状態遷移図である。
【００４６】
受信制御部１３１は、受信処理開始ステータス１３１において、受信バッファ１３２の初期化を行う。
【００４７】
受信バッファ１３２の初期化が完了すると、受信制御部１３１の状態はパケット受信完了ステータス１３１−２に状態遷移する。
【００４８】
パケット受信完了ステータス１３１−２において、受信バッファ１３２に対してデータの受信が開始されると、受信制御部１３１は受信バッファ監視制御信号１３３を介して１パケット分のデータが受信バッファ１３２に格納されたかを監視する。
【００４９】
受信制御部１３１は、１パケット分のデータが受信バッファ１３２に格納された時点で、受信バッファ監視制御信号１３３を介して受信バッファ１３２の空き容量を確認する。
【００５０】
受信バッファ１３２の空き容量が予め任意に設定可能な閾値以上である場合、受信制御部１３１の状態はパケット送信開始ステータス１３１−３に状態遷移する。
【００５１】
受信バッファ１３２の空き容量が予め任意に設定可能な閾値未満である場合、受信制御部１３１の状態は高優先度ＤＭＡ要求開始ステータス１３１−３に状態遷移する。
【００５２】
高優先度ＤＭＡ要求開始ステータス１３１−３において、受信制御部１３１はＤＭＡ機能部１４０に対してＤＭＡ要求制御信号１３４を介して通知するＤＭＡ要求の優先度を高優先度とし、受信制御部１３１の状態はパケット送信開始ステータス１３１−３に状態遷移する。
【００５３】
パケット送信開始ステータス１３１−３において、受信制御部１３１はＤＭＡ機能部１４０に対してＤＭＡ要求制御信号１３４を介して、１パケット分のデータのＤＭＡ要求を通知する。
【００５４】
また受信制御部１３１は、受信バッファ監視制御信号１３３を介して受信バッファ１３２の空き容量を確認し、予め任意に設定可能な閾値以上であり、かつ、高優先度ＤＭＡ要求を通知済みである場合、受信制御部１３１の状態は高優先度ＤＭＡ要求停止ステータス１３１−５へ状態遷移する。それ以外の場合、受信制御部１３１の状態はパケット受信完了ステータス１３１−２に状態遷移する。
【００５５】
高優先度ＤＭＡ要求停止ステータス１３１−５において、受信制御部１３１はＤＭＡ機能部１４０に対してＤＭＡ要求制御信号１３４を介して通知するＤＭＡ要求の優先度を通常優先度とし、受信制御部１３１の状態はパケット送信開始ステータス１３１−３に状態遷移する。
【００５６】
図１の説明に戻り、ＤＭＡ機能部１４０は、ＤＭＡ調停部１４１とＤＭＡ制御部１４２とから構成される。
【００５７】
ＤＭＡ調停部１４１は、送信部１２０より通知されるＤＭＡ要求受付制御信号１２４により転送先が送信部１２０に対するＤＭＡ要求をマスクすることでＤＭＡ要求受付を停止する。
【００５８】
また、ＤＭＡ調停部１４１は、ＣＰＵ１１０より通知されるＤＭＡ要求制御信号１４４、受信部１３０より通知されるＤＭＡ要求制御信号１４４によりＤＭＡ優先度の調停を行い、ＤＡＭ制御部１２２に対してＤＭＡ制御信号１２３を介して転送元から転送先にＤＭＡでデータの転送を行う。
【００５９】
メモリ１５０はＣＰＵ１１０のプログラムや送信データ、受信データを格納する。
【００６０】
次に、図１に示した実施形態の動作について図面を参照して詳細に説明する。
【００６１】
本実施形態では、わかりやすさを考慮し、送信バッファ１２２の容量を３パケット、図２のＤＭＡ要求受付停止ステータス１２１−４へ状態遷移するＤＭＡ要求受付の停止制御閾値を１パケット、図２のＤＭＡ要求受付開始ステータス１２１−５へ状態遷移するＤＭＡ要求受付の開始制御閾値を２パケットとする。また、受信バッファ１３２の容量を３パケット、図２の高優先度ＤＭＡ要求開始ステータス１３１−４へ状態遷移する高優先度ＤＭＡ要求の開始制御閾値を１パケット、図２の高優先度ＤＭＡ要求停止ステータス１３１−５へ状態遷移する高優先度ＤＭＡ要求の停止制御閾値を２パケットとする。
【００６２】
送信部１２０の動作に関して図４を参照して説明する。
【００６３】
図４は、図１に示した送信制御部１２１の動作に係る各構成間の処理流れを示すタイミング図である。
【００６４】
送信制御部１２１は、パケット受信完了１の時点までパケット受信完了ステータス１２１−２の状態であるため、データの送信を開始しない。
【００６５】
送信制御部１２１は、パケット受信完了１の時点で１パケット分のデータを受信したことを検出し、パケット送信開始ステータス１２１−３に遷移し、この状態でデータ送信を開始する。このため送信バッファのアンダーランを回避することができる。
【００６６】
またパケット受信完了２の時点で、送信バッファ１２２の空き容量はＤＭＡ要求受付の停止制御閾値と同じ１パケットであるため、ＤＭＡ調停部１４１に対してＤＭＡ要求の受付停止を通知する。これによりＣＰＵ１１０より発生するＤＭＡ要求４に対してＤＭＡ許可４を通知しないことで送信バッファのオーバーランを回避することができる。
【００６７】
パケット送信完了２の時点で、送信バッファ１２２の空き容量はＤＭＡ要求受付の開始制御閾値と同じ２パケットであるため、ＤＭＡ調停部１４１に対してＤＭＡ要求の受付開始を通知する。これによりＣＰＵ１１０より発生していたＤＭＡ要求４に対してＤＭＡ許可４を通知することでデータ転送を再開する。
【００６８】
次に、受信部１３０の動作に関して図５を参照して説明する。
【００６９】
図５は、図１に示した受信制御部１３１の動作に係る各構成間の処理流れを示すタイミング図である。
【００７０】
受信制御部１３１は、パケット受信完了１の時点までパケット受信完了ステータス１３１−２の状態であるため、ＤＭＡ要求を開始しない。
【００７１】
受信制御部１３１は、パケット受信完了１の時点で１パケット分のデータを受信したことを検出し、パケット送信開始ステータス１３１−３に遷移し、この状態でデータ送信を開始する。このため受信バッファのアンダーランを回避することができる。
【００７２】
またパケット受信完了２の時点で、受信バッファ１３２の空き容量は高優先度ＤＭＡ要求の開始制御閾値と同じ１パケットであるため、ＤＭＡ調停部１４１に対して高優先度のＤＭＡ要求を通知する。これによりＣＰＵ１１０からのＤＭＡ要求４よりも高優先度で調停が行われ、ＤＭＡ許可２が通知されることで受信バッファのオーバーランを回避することができる。
【００７３】
パケット送信開始２の時点で受信バッファ１３２の空き容量はＤＭＡ要求受付の開始制御閾値と同じ２パケットであるため、ＤＭＡ調停部１４１に対するＤＭＡ要求の優先度を通常優先度に変更する。
【００７４】
以上説明した本発明によれば、送信バッファの空き容量を監視し、ＤＭＡ要求受付を制御することで送信バッファの空き容量が不足する前にデータの入力を停止できるため、送信バッファのオーバーラン問題を回避することができる。
【００７５】
また本発明によれば、送信バッファのデータ受信状態を監視し、パケット単位での受信判定後に送信を開始するため、送信バッファのアンダーラン問題を回避することができる。
【００７６】
また本発明によれば、受信バッファの空き容量を監視し、ＤＭＡ要求の優先度を変更することで受信バッファの空き容量が不足する前にＤＭＡ要求することでデータの送信を開始できるため、受信バッファのオーバーラン問題を回避することができる。
【００７７】
また本発明によれば、受信バッファのデータ受信状態を監視し、パケット単位での受信判定後にＤＭＡ要求することでデータの送信を開始するため、受信バッファのアンダーラン問題を回避することができる。
【００７８】
なお、本発明は上記実施形態の構成に限定されるものではなく、例えば無線基地局装置や携帯端末装置等のデータの送受信を行うことを目的とした各種通信装置にも適用することができる。
【産業上の利用可能性】
【００７９】
本発明は、通信プロセッサ、無線基地局装置、携帯端末装置、データ送受信を行うことを主とする装置に適用可能である。
【符号の説明】
【００８０】
１００  通信プロセッサ
１１０  ＣＰＵ
１２０  送信部
１２１  送信制御部
１２２  送信バッファ
１３０  受信部
１３１  受信制御部
１３２  受信バッファ
１４０  ＤＭＡ機能部
１４１  ＤＭＡ調停部
１４２  ＤＭＡ制御部
１５０  システムバス
１６０  メモリ
【図１】
2010205158.tif 000003
【図２】
2010205158.tif 000004
【図３】
2010205158.tif 000005
【図４】
2010205158.tif 000006
【図５】
2010205158.tif 000007