(57)【要約】【課題】比例制御型の電流制御を用いることにより、初期値設定誤差による誤差電流出力を最小にし、昇降圧コンバータにおける軽負荷時の効率を向上させる。【解決手段】昇降圧ＤＣ−ＤＣコンバータの間欠モードにおいて、目標指令値を、基準電圧Ｖｒｅｆ０から電圧ΔＶｒｅｆだけ高い値に設定してステップ応答させる。そして、出力電圧Ｖｏの上昇過程において、出力電圧Ｖｏが任意のしきい値電圧まで到達したら、制御ロジック部３０は、トランジスタ３８〜４１をすべてＯＦＦして出力をハイインピーダンスにする。ハイインピーダンス中、負荷電流によって出力電圧Ｖｏが低下し、基準電圧Ｖｒｅｆ０に到達したら再度、トランジスタ３８〜４１の駆動制御を行う。これを繰り返し、出力電圧Ｖｏを一定値に制御する。【選択図】図２
2010130774.tif 000002
【特許請求の範囲】
【請求項１】
直流の電源電圧を任意の直流電圧に変換する少なくとも１つのＤＣ−ＤＣコンバータを備えた電源システムであって、
前記ＤＣ−ＤＣコンバータは、
ＰＷＭ信号に基づいて、スイッチングを行うドライバ部と、
出力電圧の制御を行う電圧制御部と、
前記電圧制御部から出力される電流制御指示信号に基づいて、前記ドライバ部に駆動信号としてＰＷＭ信号を出力する電流制御部とを備え、
前記電圧制御部は、
ＰＷＭ制御を連続して行う連続モードとＰＷＭ制御を間欠して行う間欠モードを備え、連続モードの場合、検出された出力電圧と第１の基準電圧との電位差を誤差積分し、間欠モードの場合、検出された出力電圧と第１の基準電圧よりも高い電圧レベルの第２の基準電圧との電位差を誤差積分し、前記誤差積分の結果とインダクタ電流の平均値との誤差信号を出力し、第１の基準電圧と第２の基準電圧との中間電位に間欠動作を制御するしきい値を設けることを特徴とする電源システム。
【請求項２】
請求項１記載の電源システムにおいて、
前記電圧制御部は、
前記ＤＣ−ＤＣコンバータから出力される出力電圧を検出するフィードバック回路と、
インダクタ電流の平均値を検出する平均電流検出部と、
前記平均電流検出部から出力される電流検出結果に基づいて、連続モード、または間欠モードの状態を判定する状態判定信号を出力する状態判定部と、
前記状態判定部の状態判定信号が連続モードを示す場合に、前記第１の基準電圧を供給し、前記状態判定部の状態判定信号が間欠モードを示す場合に、前記第２の基準電圧を供給する基準電圧切り替え制御部と、
前記基準電圧切り替え制御部から供給された第１の基準電圧、または第２の基準電圧のいずれかの基準電圧と前記フィードバック回路が検出した出力電圧の電位差を誤差積分し、駆動電流指示信号として出力する駆動電流指示部と、
前記平均電流検出部から出力された平均値と前記駆動電流指示部から出力された駆動電流指示信号との誤差信号を出力する比例制御型の電流制御アンプと、
前記電流制御アンプから出力される誤差信号と三角波とを比較し、その比較結果を電流制御デュティ信号として前記電流制御部に出力する比較部とを備えたことを特徴とする電源システム。
【請求項３】
請求項２記載の電源システムにおいて、
前記状態判定部は、
間欠モードにおけるＰＦＭ制御のＯＦＦ期間を計測し、ＯＦＦ期間が任意の計測時間以下となった際に連続モード動作に復帰する状態判定信号を前記電流制御部に出力し、
前記電流制御部は、前記状態判定部の状態判定信号を受けて前記ドライバ部を連続モードのＰＷＭ信号に復帰させることを特徴とする電源システム。
【請求項４】
請求項２または３記載の電源システムにおいて、
前記状態判定部は、
間欠モードにおけるＰＦＭ制御のＯＦＦ期間を計測し、ＯＦＦ期間が任意の計測時間以上の場合に、ＯＦＦ期間を強制終了させると共に、強制終了時の出力電圧を監視し、出力電圧が前記間欠動作を制御するしきい値以上であった際に、次のＯＮ期間をスキップさせることを特徴とする電源システム。
【請求項５】
請求項１〜４のいずれか１項に記載の電源システムにおいて、
前記ＤＣ−ＤＣコンバータは、昇降圧型ＤＣ−ＤＣコンバータであることを特徴とする電源システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源システムの電圧安定化技術に関し、特に、間欠モードと連続モードとの切り換え時におけるＤＣ−ＤＣコンバータの出力電圧変動の低減と低コスト化に有効な技術に関する。
【背景技術】
【０００２】
デジタルカメラなどの電子機器には、安定化直流電源などとして、複数のＤＣ−ＤＣコンバータなどからなる電源システムが広く用いられている。この種の電源システムには、高効率が求められており、待機時などにおける軽負荷時の高効率化が必須となっている。
【０００３】
この電源システムに用いられるＤＣ−ＤＣコンバータの１つである昇降圧型コンバータでは、通常時は、ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）制御を行い、軽負荷時には、一定期間のＰＷＭ制御と可変期間のハイインピーダンス状態とを交互に繰り返すＰＦＭ（Ｐｕｌｓｅ  Ｆｒｅｑｕｅｎｃｙ  Ｍｏｄｕｌａｔｉｏｎ）制御を行うことにより軽負荷時の効率を改善する技術が知られている。
【０００４】
また、この種のＰＦＭ制御を行うＤＣ−ＤＣコンバータとしては、たとえば、ＰＦＭ−ＤＵＴＹ比に電源電圧依存性をつけ、高い電源電圧の時にはＰＦＭ−ＤＵＴＹ比を小さくすることにより、スイッチングレギュレータの高い電源電圧の時におけるリップル電圧を抑える技術（特許文献１参照）や、入力電圧と目標電圧とから適切なエラーアンプの初期値を演算し与えることで、ＰＦＭ制御とＰＷＭ制御との切り換え時の出力変動を抑制する技術（特許文献２参照）などが知られている。
【特許文献１】特開平１１−２３５０２３号公報
【特許文献２】特開２００８−６１４３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところが、上記のような電源システムでは、次のような問題点があることが本発明者により見い出された。
【０００６】
すなわち、特許文献１の技術は、降圧コンバータにおいては対応可能であるが、昇圧コンバータでは基準電圧に対する電源電圧依存性が降圧の場合逆になる。従って、これらを組み合わせて使用する昇降圧コンバータなどでは、基準電圧の演算回路が複雑化するという問題がある。また、出力電圧がプログラミング可能なコンバータでは、演算回路内の係数演算が必要となり、さらに複雑化してしまうことになる。
【０００７】
また、特許文献２の技術では、連続制御モードと間欠モードでの切り替えを適切に行うために、入力電圧、または出力電圧の目標値からエラーアンプ出力に与える初期値の演算回路を設けているが、この演算式は、昇圧モードと降圧モード、および昇降圧モードで異なるため、昇降圧コンバータに適用した場合、前記した特許文献１と同様に演算回路が複雑化してしまうことになる。
【０００８】
そのため、昇降圧コンバータにおいて、特許文献１、または特許文献２の技術を適用しようとすると演算回路が多数必要となり、電源システムのコストが高くなってしまうという問題がある。
【０００９】
さらに、自動で間欠モードと連続モードを切り替える場合、間欠モード時の駆動能力を超えて負荷が重くなり、出力が低下したことを検知して連続モードに切り替える技術が考えられるが、この場合、必然的にモード切り替え変動が大きくなるという問題がある。
【００１０】
本発明の目的は、比例制御型の電流制御を用いることにより、初期値設定誤差による誤差電流出力を最小にし、ＤＣ−ＤＣコンバータにおける軽負荷時の効率を向上させることのできる技術を提供することにある。
【００１１】
本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１２】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１３】
本発明は、直流の電源電圧を任意の直流電圧に変換する少なくとも１つのＤＣ−ＤＣコンバータを備えた電源システムであって、該ＤＣ−ＤＣコンバータは、ＰＷＭ信号に基づいて、スイッチングを行うドライバ部と、出力電圧の制御を行う電圧制御部と、該電圧制御部から出力される電流制御指示値に基づいて、ＰＷＭ信号を生成する電流制御部と、該ＰＷＭ信号を受けてドライバ部に駆動信号としてＰＷＭ信号を出力する電流制御部とを備え、該電流制御部は、ＰＷＭ制御を連続して行う連続モードとＰＷＭ制御を間欠して行う間欠モードとの判定を行い、連続モードの場合、該電圧制御部は検出された出力電圧と第１の基準電圧との電位差を誤差積分し、間欠モードの場合、検出された出力電圧と第１の基準電圧よりも高い電圧レベルの第２の基準電圧との電位差を誤差積分し、その誤差積分の結果とインダクタ電流の平均値との誤差信号を出力し、その誤差信号と任意の三角波とを比較し、その比較結果をＰＷＭ信号として電流制御部に出力してＤＣ−ＤＣコンバータ出力を第１の基準電圧に基づく出力電圧から第２の基準電圧に基づく出力電圧に遷移させ、電流制御部は、その中間点に設けられたしきい値にＤＣ−ＤＣコンバータ出力が達するとドライバ部をハイインピーダンスにし、ＤＣ−ＤＣコンバータ出力を第１の基準電圧に基づく出力電圧まで低下させ、その後再びＤＣ−ＤＣコンバータ出力を第１の基準電圧に基づく出力電圧から第２の基準電圧に基づく出力電圧に遷移させることを繰り返すことによって、ＤＣ−ＤＣコンバータ出力を一定に保つ方式である。
【００１４】
また、本願のその他の発明の概要を簡単に示す。
【００１５】
本発明は、前記電圧制御部が、ＤＣ−ＤＣコンバータから出力される出力電圧を検出するフィードバック回路を有し、前記電流検出部は、インダクタ電流の平均値を検出する平均電流検出部を有し、前記電流制御部は、該平均電流検出部から出力される電流検出結果に基づいて、連続モード、または間欠モードの状態を判定し、状態判定信号を出力する状態判定部を有し、前記電圧制御部は、該状態判定部の状態判定信号が連続モードを示す場合に、第１の基準電圧を供給し、状態判定部の状態判定信号が間欠モードを示す場合に、第２の基準電圧を供給する基準電圧切り替え制御部と、該基準電圧切り替え制御部から供給された第１の基準電圧、または第２の基準電圧のいずれかの基準電圧とフィードバック回路が検出した出力電圧の電位差を誤差積分し、駆動電流指示信号として出力する駆動電流指示部を有し、前記電流制御部は、平均電流検出部から出力された平均値と駆動電流指示部から出力された駆動電流指示信号との誤差信号を出力する電流制御アンプと、該電流制御アンプから出力される誤差信号と三角波とを比較し、その比較結果をＰＷＭ信号として電流制御部に出力する比較部とを備えたものである。
【００１６】
また、本発明は、前記状態判定部が、間欠モードにおけるＰＦＭ制御のＯＦＦ期間を計測し、ＯＦＦ期間が任意の計測時間以下となった際に連続モード動作に復帰する状態判定信号を電流制御部に出力し、該電流制御部は、状態判定部の状態判定信号を受けてドライバ部を連続モードのＰＷＭ信号で制御するものである。
【００１７】
さらに、本発明は、前記状態判定部が、間欠モードにおけるＰＦＭ制御のＯＦＦ期間を計測し、ＯＦＦ期間が任意の計測時間以上の場合に、ＰＦＭ制御のＯＮ期間をスキップさせるようにＰＦＭ制御信号を構成するものである。
【００１８】
また、本発明は、前記ＤＣ−ＤＣコンバータが、昇降圧型ＤＣ−ＤＣコンバータよりなるものである。
【発明の効果】
【００１９】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２０】
（１）ＤＣ−ＤＣコンバータの連続モードと間欠モードとの切り換え時における出力電圧の変動を大幅に低減することができる。
【００２１】
（２）また、電流制御アンプに与える電流制御の初期値の演算処理が不要となるので、そのための演算回路を不要とすることができる。
【００２２】
（３）上記（１）、（２）により、ＤＣ−ＤＣコンバータそれ自体、あるいはＤＣ−ＤＣコンバータを有した電源システムの信頼性を向上させ、回路規模を小さくすることができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２４】
図１は、本発明の一実施の形態による電源システムの構成例を示すブロック図、図２は、図１の電源システムに設けられた昇降圧ＤＣ−ＤＣコンバータの一例を示す回路図、図３は、図２の昇降圧ＤＣ−ＤＣコンバータにおける間欠モード時の間欠動作の原理を表した説明図、図４は、負荷電流に対する間欠モード周波数を表した説明図、図５は、図２の昇降圧ＤＣ−ＤＣコンバータに設けられたＰＦＭ制御部の構成例を示す回路図、図６は、図２の昇降圧ＤＣ−ＤＣコンバータにおける間欠モードの動作波形を表した説明図である。
【００２５】
本実施の形態において、電源システム１は、たとえば、デジタルカメラなどの電子機器に用いられる。電源システム１は、図１に示すように、昇圧ＤＣ−ＤＣコンバータ２〜４、昇降圧ＤＣ−ＤＣコンバータ５、降圧ＤＣ−ＤＣコンバータ６，７、および反転型ＤＣ−ＤＣコンバータ８から構成されている。
【００２６】
これら昇圧ＤＣ−ＤＣコンバータ２〜４、昇降圧ＤＣ−ＤＣコンバータ５、降圧ＤＣ−ＤＣコンバータ６，７、ならびに反転型ＤＣ−ＤＣコンバータ８の入力部には、入力電源部１１が接続されている。
【００２７】
この入力電源部１１は、電子機器のバッテリなどであり、たとえば、Ｌｉ−ＩＯＮ（リチウムイオン）電池や乾電池などである。昇圧ＤＣ−ＤＣコンバータ２は、入力電源部１１から供給された電源電圧を昇圧し、たとえば、デジタルカメラのレンズを駆動するモータなどの電源として供給する。
【００２８】
昇圧ＤＣ−ＤＣコンバータ３は、入力電源部１１から供給された電源電圧を昇圧し、デジタルカメラの撮像素子となるＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）などの電源として供給する。
【００２９】
昇圧ＤＣ−ＤＣコンバータ４は、入力電源部１１から供給された電源電圧を昇圧し、デジタルカメラに設けられたＬＣＤ（Ｌｉｑｉｕｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）のバックライトなどの電源として供給する。
【００３０】
昇降圧ＤＣ−ＤＣコンバータ５は、入力電源部１１から供給された電源電圧を昇圧／降圧して供給する。この出力電圧は、メモリカードなどの電源として供給する。
【００３１】
降圧ＤＣ−ＤＣコンバータ６は、入力電源部１１から供給された電源電圧を降圧し、デジタルカメラに設けられたＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）などのメモリの電源として供給する。
【００３２】
降圧ＤＣ−ＤＣコンバータ７は、入力電源部１１から供給された電源電圧を降圧し、デジタルカメラに設けられた画像処理系の半導体集積回路装置の電源として供給する。反転型ＤＣ−ＤＣコンバータ８は、入力電源部１１から供給された負電源電圧を生成し、前述した撮像素子であるＣＣＤのバイアス電圧として供給する。
【００３３】
図２は、昇降圧ＤＣ−ＤＣコンバータ５の構成例を示す説明図である。
【００３４】
昇降圧ＤＣ−ＤＣコンバータ５は、３モード切り替え型の昇降圧コンバータからなる。３モードとは、降圧、昇圧および昇降圧の３つのモードである。一般に、入力レンジが広い昇降圧コンバータでは、効率の最適化を行うため、３モードを有するコンバータが多い。
【００３５】
昇降圧ＤＣ−ＤＣコンバータ５は、図示するように、アンプ１２、入力電圧制御部１３、コンパレータ１４，１５、モード選択部１６、スイッチ部１７、加算器１８、電圧制御エラーアンプ１９、スイッチ部２０、コンデンサ２１，２２、抵抗２３、電流制御アンプ２４、抵抗２５、コンパレータ２６，２７、三角波発生器２８、ＰＦＭ制御部２９、制御ロジック部３０、ドライバ部３１、平均電流検出部３２、フィードバック回路３３、および基準電圧発生部３３ａから構成されている。
【００３６】
アンプ１２の正（＋）側入力端子には、入力電源部１１から供給される入力電圧Ｖｉが供給される入力電圧端子Ｖｉｎが接続されており、該アンプ１２の負（−）側入力端子には、昇降圧ＤＣ−ＤＣコンバータ５から出力される出力電圧Ｖｏが入力されるように接続されている。
【００３７】
アンプ１２の出力部には、コンパレータ１４の正（＋）側入力端子、コンパレータ１５の正（＋）側入力端子、ならびに入力電圧制御部１３における３つの入力端子のうちの任意の１つの入力端子がそれぞれ接続されている。コンパレータ１４の負（−）側入力端子、および入力電圧制御部１３の他の入力端子には、基準電圧発生部３３ａが生成する上限しきい値Ｖｔｈｈがそれぞれ入力されるように接続されている。
【００３８】
また、入力電圧制御部１３の残りの１つの入力端子、およびコンパレータ１５の負（−）側入力端子には、基準電圧発生部３３ａが生成する下限しきい値Ｖｔｈｌがそれぞれ入力されるように接続されている。これらコンパレータ１４，１５の出力部には、モード選択部１６の２つの入力部がそれぞれ接続されている。
【００３９】
入力電圧制御部１３の出力部には、コンパレータ２７の正（＋）側入力端子が接続されている。コンパレータ２６の負（−）側入力端子、およびコンパレータ２７の負（−）側入力端子は、三角波発生器２８が発生する三角波が入力されるように接続されている。
【００４０】
比較部となるコンパレータ２６の正（＋）側入力端子には、抵抗２５の一方の接続部、ならびに電流制御アンプ２４の出力部がそれぞれ接続されている。抵抗２５の他方の接続部には、基準電圧発生部３３ａが生成する基準電圧Ｖｒｅｆ１が供給されるように接続されている。
【００４１】
電流制御アンプ２４の正（＋）側入力端子には、電圧制御エラーアンプ１９の出力部、スイッチ部２０の一方の接続部、コンデンサ２１の一方の接続部、および抵抗２３の一方の接続部がそれぞれ接続されている。
【００４２】
抵抗２３の他方の接続部には、コンデンサ２２の一方の接続部が接続されている。コンデンサ２２の他方の接続部、コンデンサ２１の他方の接続部、およびスイッチ部２０の他方の接続部には、基準電位ＡＧＮＤが接続されている。
【００４３】
また、電圧制御エラーアンプ１９、スイッチ部２０、コンデンサ２１，２２、および抵抗２３によって駆動電流指示部が構成されている。
【００４４】
電圧制御エラーアンプ１９の正（＋）側入力端子には、加算器１８の出力部が接続されており、電圧制御エラーアンプ１９の負（−）側入力端子には、フィードバック回路３３から出力される検出電圧ＶＦＢが入力されるように接続されている。
【００４５】
加算器１８の一方の入力部には、基準電圧発生部３３ａが生成する基準電圧Ｖｒｅｆ０が入力されるように接続されており、該加算器１８の他方の入力部には、スイッチ部１７の一方の接続部が接続されている。
【００４６】
スイッチ部１７の他方の接続部には、基準電圧発生部３３ａが生成する電圧ΔＶｒｅｆが入力されるように接続されており、該スイッチ部１７の制御端子には、状態判定部となるＰＦＭ制御部２９から出力される状態判定信号ＰＦＭＯＮが入力されるように接続されている。スイッチ部１７は、状態判定信号ＰＦＭＯＮに基づいてＯＮ／ＯＦＦ動作を行う。また、スイッチ部１７、ならびに加算器１８によって、基準電圧切り替え制御部が構成されている。
【００４７】
なお、本基準電圧は、予め基準電圧Ｖｒｅｆ０と基準電圧Ｖｒｅｆ０＋ΔＶｒｅｆの２つの基準電圧を用意しておき、切り替えスイッチによって状態判定信号ＰＦＭＯＮに応じて切り替える構成としてもよい。
【００４８】
電流制御アンプ２４の負（−）側入力端子には、平均電流検出部３２から出力される電流検出結果Ｖｓｅｎｓ１が入力されるように接続されている。モード選択部１６の出力部には、電流制御部となる制御ロジック部３０の入力部が接続されており、該モード選択部１６から出力されるモード信号ＭＯＤＥが入力される。
【００４９】
また、制御ロジック部３０には、コンパレータ２６から出力される電流制御デュティ信号Ｄｃｔｌ、コンパレータ２７から出力されるデュティ信号Ｄｉｎ、ならびにＰＦＭ制御部２９から出力されるＰＦＭ制御信号ＨＩＺがそれぞれ入力されるように接続されている。
【００５０】
このＰＦＭ制御部２９には、検出電圧ＶＦＢ、第１の基準電圧となる基準電圧Ｖｒｅｆ０、平均電流検出部３２から出力される電流検出結果Ｖｓｅｎｓ２、三角波発生器２８から出力されるクロック信号ｆｃｌｋがそれぞれ入力されるように接続されている。
【００５１】
ロジック制御部３０の２つの出力部には、ドライバ部３１の入力部がそれぞれ接続されている。ドライバ部３１は、ドライバ３４〜３７、およびトランジスタ３８〜４１から構成されている。ドライバ３５，３６は、インバータからなり、トランジスタ３８〜４１は、たとえば、ＮチャネルＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）−ＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）からなる。
【００５２】
制御ロジック部３０の一方の出力部には、ドライバ３４，３５の入力部がそれぞれ接続されており、該制御ロジック部３０の他方の出力部には、ドライバ３６，３７の入力部がそれぞれ接続されている。
【００５３】
ドライバ３４〜３７の出力部には、トランジスタ３８〜４１のゲートがそれぞれ接続されている。トランジスタ３８の一方の接続部には、入力電圧端子Ｖｉｎが接続されている。
【００５４】
トランジスタ３８の他方の接続部には、トランジスタ３９の一方の接続部、ならびに端子ＬＸ１がそれぞれ接続されている。トランジスタ３９の他方の接続部には、トランジスタ４１の他方の接続部、および基準電位端子ＰＧＮＤがそれぞれ接続されている。
【００５５】
トランジスタ３６の一方の接続部には、出力端子Ｖｏｕｔが接続されている。この出力端子Ｖｏｕｔが昇降圧ＤＣ−ＤＣコンバータ５の出力部となる。
【００５６】
トランジスタ３６の他方の接続部には、端子ＬＸ２、ならびにトランジスタ４１の一方の接続部がそれぞれ接続されている。また、端子ＬＸ１と端子ＬＸ２との間には、コイル４２が外部接続されており、出力端子Ｖｏｕｔと基準電位端子ＰＧＮＤとの間には、平滑用のコンデンサ４３が接続されている。
【００５７】
平均電流検出部３２は、スイッチ部４４、抵抗４５、コンデンサ４６、スイッチ部４７、ならびに電流センスアンプ４８から構成されている。スイッチ部４７の制御端子には、ＰＦＭ制御部２９から出力されるＰＦＭ制御信号ＨＩＺが入力されるように接続されている。スイッチ部４７は、ＰＦＭ制御部２９のＰＦＭ制御信号ＨＩＺに基づいてＯＮ／ＯＦＦ動作を行う。
【００５８】
サンプル／ホールド回路となるスイッチ部４４の一方の接続部には、端子ＬＸ１が接続されており、該スイッチ部４４の他方の接続部には、抵抗４５の一方の接続部が接続されている。
【００５９】
スイッチ部４４の制御端子には、制御ロジック部３０から出力される制御信号が入力されるように接続されており、該スイッチ部４４は、この制御信号に基づいて、ＯＮ／ＯＦＦ動作を行う。なお、スイッチ部４４は、トランジスタ３８に同期してＯＮするように、この制御信号は構成される。
【００６０】
抵抗４５の他方の接続部には、ローパスフィルタとなるコンデンサ４６の一方の接続部、スイッチ部４７の一方の接続部、および電流センスアンプ４８の一方の入力部がそれぞれ接続されている。また、抵抗４５の他方の接続部が、電流検出結果Ｖｓｅｎｓ２の出力部となる。
【００６１】
入力電圧端子Ｖｉｎには、コンデンサ４６の他方の接続部、スイッチ部４７の他方の接続部、および電流センスアンプ４８の他方の入力部がそれぞれ接続されている。そして、電流センスアンプ４８から出力される信号が、電流検出結果Ｖｓｅｎｓ２となる。
【００６２】
フィードバック回路３３は、抵抗４９，５０、ならびにコンデンサ５１から構成されている。抵抗４９の一方の接続部には、出力端子Ｖｏｕｔが接続されており、抵抗５０の一方の接続部には、基準電位端子ＰＧＮＤが接続されている。抵抗４９の他方の接続部には、抵抗５０の他方の接続部、およびコンデンサ５１の一方の接続部がそれぞれ接続されており、この接続部から出力される信号が検出電圧ＶＦＢとなる。
【００６３】
また、コンデンサ５１の他方の接続部には、基準電位ＶＳＳが接続されている。このコンデンサ５１は、平滑用のコンデンサ４３の抵抗成分によって発生するスイッチングノイズを除去用として設けられている。
【００６４】
昇降圧ＤＣ−ＤＣコンバータ５は、入力電圧端子Ｖｉｎから入力される入力電圧Ｖｉと、該昇降圧ＤＣ−ＤＣコンバータ５の出力端子Ｖｏｕｔから出力される出力電圧Ｖｏとの差をアンプ１２によって抽出し、入力電圧Ｖｉが出力電圧Ｖｏよりも確実に高いときは降圧モード、確実に低いときは昇降圧モードが選択される。また、入力電圧Ｖｉと出力電圧Ｖｏとが近い電圧の際は、昇降圧モードがコンパレータ１４，１５、ならびにモード選択部１６によって、選択される。
【００６５】
ドライバ部３１は、コイル４２、および相補動作するトランジスタ３８，３９とトランジスタ４０，４１とを有し、かつ、コイル４２の一方の端部がトランジスタ３８，３９を介して入力電圧端子Ｖｉｎに接続されており、コイル４２の他方の端部がトランジスタ４０，４１を介して出力端子Ｖｏｕｔに接続される昇降圧動作可能なコンバータとなっている。
【００６６】
また、降圧モードでは、トランジスタ４１は常にＯＦＦとなり、トランジスタ４０は常にＯＮしており、トランジスタ３８とトランジスタ３９とが上記した電流制御によってコイル４２に流れる電流を調整して出力電圧Ｖｏを可変する。
【００６７】
昇圧モードでは、トランジスタ３８は常にＯＮとなり、トランジスタ３９は常にＯＦＦしており、トランジスタ４０とトランジスタ４１とが上記電流制御によってコイル４２に流れる電流を調整して出力電圧Ｖｏを可変する。
【００６８】
昇降圧モードでは、上述した降圧モードと昇圧モードを組み合わせた動作となり、トランジスタ３８，３９、ならびにトランジスタ４０，４１のいずれもが動作する。
【００６９】
昇降圧ＤＣ−ＤＣコンバータ５は、ＰＷＭによる連続モード制御とＰＷＭ制御を断続する間欠モードを備える。
【００７０】
まず、動作の基本となる連続モードでの出力制御について説明する。
【００７１】
出力電圧Ｖｏをフィードバック回路３３の抵抗４９，５０で抵抗分割した検出電圧ＶＦＢと基準電圧Ｖｒｅｆ０との電位差を電圧制御エラーアンプ１９によって増幅する。そして、位相補償器となるコンデンサ２１，２２、および抵抗２３にて誤差積分を行い、これにより、駆動電流指示信号Ｖｃｔｌを得る。
【００７２】
電流制御アンプ２４は、駆動電流指示信号Ｖｃｔｌと平均電流検出部３２による電流検出結果Ｖｓｅｎｓ１との誤差を出力し、その結果と三角波発生器２８が発生する三角波とをコンパレータ２６が比較し、その比較結果が電流制御デュティ信号Ｄｃｔｌとなる。
【００７３】
また、昇降圧モード時には、アンプ１２によって検出される結果（入力電圧Ｖｉ−出力電圧Ｖｏ）に基づいた電流制御デュティ信号Ｄｉｎがコンパレータ２７によって生成される。
【００７４】
降圧モードでは、コンパレータ２６から出力される電流制御デュティ信号Ｄｃｔｌに応じて、制御ロジック部３０がトランジスタ３８，３９をそれぞれスイッチング駆動し、トランジスタ４１がＯＮし、トランジスタ４０がＯＦＦとなる。
【００７５】
昇圧モードでは、制御ロジック部３０が、コンパレータ２６の電流制御デュティ信号Ｄｃｔｌに応じてトランジスタ４０，４１をスイッチング動作させ、トランジスタ３８をＯＮ、トランジスタ３９をＯＦＦさせる。
【００７６】
さらに、昇降圧モードでは、コンパレータ２６の電流制御デュティ信号Ｄｃｔｌに応じて、制御ロジック部３０がトランジスタ４０，４１をスイッチング制御し、コンパレータ２７から出力される電流制御デュティ信号Ｄｉｎに応じて、トランジスタ３８，３９をスイッチング制御する。以上が連続モードの出力制御動作となる。
【００７７】
次に、間欠モードの動作について詳細に説明する。
【００７８】
図３は、昇降圧ＤＣ−ＤＣコンバータ５における間欠モード時の間欠動作の原理を表した説明図である。
【００７９】
この場合、目標指令値を、基準電圧Ｖｒｅｆ０から電圧ΔＶｒｅｆだけ高い、第２の基準電圧となる基準電圧値に設定してＤＣ−ＤＣコンバータ５の出力電圧をステップ応答させる（図中、基準電圧Ｖｒｅｆ０＋電圧ΔＶｒｅｆ）。
【００８０】
それにより、出力電圧Ｖｏは、図中の点線に示すように、制御帯域の時定数τで上昇する。その上昇過程において、出力電圧Ｖｏがしきい値電圧ＰＦＭＨＶｔｈまで到達したら、制御ロジック部３０は、トランジスタ３８〜４１をすべてＯＦＦして出力をハイインピーダンスにする。
【００８１】
ハイインピーダンス中、負荷電流によって出力電圧Ｖｏが低下し、基準電圧Ｖｒｅｆ０に到達したら再度、トランジスタ３８〜４１の駆動制御を行う。
【００８２】
これを繰り返し、出力電圧Ｖｏを一定値に制御する。本願の方式では、ＰＦＭ制御のＯＦＦ期間中に図２のスイッチ部２０を閉じて間欠動作の駆動電流指示信号Ｖｃｔｌの初期値をゼロから開始すれば高速な電流帰還ループの働きにより、図３の点線に示すような動作が行われるので、電流駆動能力設定（図４）のための演算回路を不要にすることができる。
【００８３】
なお、ＰＦＭ制御のＯＦＦ期間には、図２のスイッチ部４７も閉じて、平均電流検出の初期値設定を行い、ＰＦＭ制御のＯＮ期間突入直後の平均電流検出部３２の誤差を最小にしている。
【００８４】
図４は、負荷電流に対する間欠モード周波数を表した説明図である。
【００８５】
一般的な一定電流の駆動能力の場合、図４の点線に示しように、負荷電流を想定して負荷電流を上回るように駆動電流設定しなければならないが、本実施の形態の場合は、図４の実線で示すように、負荷電流に応じて駆動電流指示信号Ｖｃｔｌが電圧負帰還ループ（フィードバック回路３３、および電圧制御エラーアンプ１９）の働きにより自動調整されるため、負荷電流を気にすることなく設計可能である。
【００８６】
さらに、一定電流駆動では、負荷電流がゼロに近いときと駆動電流に近いときに周波数が低下し、可聴周波数に入りやすくなるため、音響騒音が気になる際には使用可能な負荷電流範囲が狭くなるが、本実施の形態における昇降圧ＤＣ−ＤＣコンバータ５では、ＯＮ時間が制御時定数τで一定になるので、負荷電流に応じて周波数が高くなるシステムであり、音響騒音に関しては、負荷電流の小さい領域に絞って設計できるというメリットもある。
【００８７】
図５は、昇降圧ＤＣ−ＤＣコンバータ５に設けられたＰＦＭ制御部２９の構成例を示す回路図である。
【００８８】
ＰＦＭ制御部２９は、図示するように、状態判定回路５２、コンパレータ５３，５４、しきい値発生回路５５、レジスタ５６、オフタイマカウンタ５７、否定論理和回路５８、トランジスタ５９、抵抗６０、コンパレータ６１、インバータ６２、および電流源６３から構成されている。
【００８９】
コンパレータ６１の正（＋）側入力端子には、フィードバック回路３３から出力される検出電圧ＶＦＢが入力されるように接続されている。抵抗６０の一方の接続部には、基準電圧Ｖｒｅｆ０が入力されるように接続されており、該抵抗６０の他方の接続部には、コンパレータ６１の負（−）側入力端子、および電流源６３の出力部がそれぞれ接続されている。
【００９０】
コンパレータ６１の出力部には、インバータ６２の入力部が接続されている。このインバータ６２の出力部には、否定論理和回路５８の他方の接続部、およびオフタイマカウンタ５７のリセット端子がそれぞれ接続されている。また、インバータ６２の出力部から出力される信号が、ＰＦＭ制御信号のＯＦＦ期間を表すＨＩＺとなる。
【００９１】
オフタイマカウンタ５７の一方の出力部には、否定論理和回路５８の一方の接続部が接続されており、該否定論理和回路５８の出力部には、トランジスタ５９のゲートが接続されている。
【００９２】
トランジスタ５９の一方の接続部には、電源電圧Ｖｄｄが供給されるように接続されており、該トランジスタ５９の他方の接続部には、電流源６３の入力部が接続されている。オフタイマカウンタ５７の他方の出力部には、レジスタ５６のデータ端子Ｄが接続されている。
【００９３】
また、レジスタ５６の出力端子Ｑには、状態判定回路５２の入力部が接続されている。コンパレータ５３の負（−）側入力端子、ならびにコンパレータ５４の負（−）側入力端子には、しきい値発生回路５５が生成したしきい値電圧Ｖｔｈｐｆｍ１，Ｖｔｈｐｆｍ２がそれぞれ入力されるように接続されている。
【００９４】
そして、状態判定回路５２の出力部から出力される信号が、間欠モード動作を示す状態判定信号ＰＦＭＯＮとなる。また、状態判定回路５２から出力される状態判定信号ＰＦＭＯＮは、レジスタ５６のリセット端子に入力されるように接続されている。
【００９５】
ＰＦＭ制御部２９においては、否定論理和回路５８、トランジスタ５９、電流源６３、および抵抗６０によってヒステリシスを持たせている。このヒステリシスは、図３に示す動作波形で、ヒステリシス幅Ｖｈｙｓ１に相当し、図６に示す動作波形で、しきい値電圧ＰＦＭＨＶｔｈ−しきい値電圧ＰＦＭＬＶｔｈに相当する。また、しきい値電圧ＰＦＭＶｔｈは基準電圧Ｖｒｅｆ０（図２）のレベルである。
【００９６】
基本的には、このヒステリシス付きコンパレータ６１でのＯＮ／ＯＦＦ制御であるが、図４に示す軽負荷時の間欠モードのＯＮ／ＯＦＦ周波数の低下を防ぐために、ＯＦＦ時間をカウントするオフタイマカウンタ５７を設け、このオフタイマカウンタ５７によって任意のカウント値に到達すると強制的にＯＦＦ制御を終了し、ＯＮとなる。
【００９７】
また、ＯＦＦ時間を示すオフカウントＯＦＦＣＮＴは、レジスタ５６にラッチされ自動間欠動作機能の間欠モードから連続モードへの切り替え判断にも用いられる。
【００９８】
次に、ＰＦＭ制御部２９における自動間欠モードにおける動作について説明する。
【００９９】
連続モードにおいて、出力端子Ｖｏｕｔ（図２）から供給される負荷電流が減少し、コイル４２に流れる電流が追従して減少すると、平均電流検出部３２から出力される電流検出結果Ｖｓｅｎｓ２の値が小さくなる。
【０１００】
そして、しきい値電圧Ｖｔｈｐｆｍ１より小さくなったところで、状態判定回路５２は、Ｈｉ信号の状態判定信号ＰＦＭＯＮを出力し、これにより、間欠モードの動作となる。
【０１０１】
次に、負荷電流が増加すると、間欠モード中の各ＯＦＦ期間（ＰＦＭ制御信号ＨＩＺ＝Ｈｉ信号期間）の長さをカウントするレジスタ５６から出力されるカウント信号ＱＯＦＦＣＮＴが減少する。
【０１０２】
任意の値までカウント信号ＱＯＦＦＣＮＴが減ると、状態判定回路５２は、Ｌｏ信号の状態判定信号ＰＦＭＯＮを出力し、連続モード動作に復帰する。さらに、間欠モード動作中に、急激に負荷電流が増加し、出力端子Ｖｏｕｔの電圧が任意の値（しきい値電圧Ｖｔｈｐｆｍ２）より低くなった場合も連続モードに復帰する。
【０１０３】
ここで、しきい値電圧Ｖｔｈｐｆｍ２は、間欠モード動作の下限側のしきい値電圧Ｖｒｅｆよりも一般的に低く設定される。
【０１０４】
図６は、昇降圧ＤＣ−ＤＣコンバータ５における間欠モードの動作波形を表した説明図である。
【０１０５】
負荷電流Ｉｏが比較的大きな場合は、図６（ａ）に示すように、トランジスタ３８〜４１のＯＦＦ期間（ＰＦＭ制御信号ＨＩＺ＝Ｈｉ信号）の電圧低下が比較的大きいので、出力端子Ｖｏｕｔの出力電圧Ｖｏはしきい値電圧ＰＦＭＨＶｔｈとしきい値電圧ＰＦＭＬＶｔｈとを行き来する電圧波形となる。
【０１０６】
また、負荷電流Ｉｏが小さくなると、図６（ｂ）に示すように、トランジスタ３８〜４１のＯＦＦ期間（ハイインピーダンス時）の電圧低下が小さくなるので、トランジスタ３８〜４１のＯＦＦ時のカウント数が任意の値（ＭＡＸＣＮＴ）になりＯＦＦ時間一定の制御となる。
【０１０７】
なお、図６（ａ）に示すように、オフタイマカウンタ５７によるＯＦＦ期間のカウント値はレジスタ５６にラッチされ、カウント信号ＱＯＦＦＣＮＴとして出力される。カウント信号ＱＯＦＦＣＮＴは、前述したように、自動間欠機能のモード判定に使用される。
【０１０８】
さらに、負荷電流Ｉｏが減少すると、図６（ｃ）に示すように、ＯＮ期間の最小時間が有限であるため、出力端子Ｖｏｕｔの出力電圧Ｖｏに上ずりを生じる。もし仮に、一定時間経過後に定期的に強制ＯＮすると、出力電圧Ｖｏは上昇を続けてしまい制御できないことになる。
【０１０９】
よって、ＰＦＭ制御部２９では、オフタイマカウンタ５７がＯＦＦ時間の最高カウント値ＭＡＸＣＮＴに達するとオーバカウント信号ＯＶＲＣＮＴを発生し、強制的にヒステリシスを設けることで、仮にオーバカウントの状態で出力ＶｏがＰＦＭＨＶｔｈよりも高い場合は、オーバカウント終了時点でヒステリシスは解除される。即ち、強制ＯＮをスキップさせることができる。この動作により出力電圧Ｖｏの上ずりを防いでいる。
【０１１０】
以上により、本実施の形態によれば、連続モードと間欠モードとの切り換え時における出力電圧の変動を大幅に低減することができる。
【０１１１】
また、電流制御アンプに与える初期値の演算処理が不要となるので、そのための演算回路が不要となり、電源システム１を低コスト化しながら、回路規模を小さくすることができる。
【０１１２】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１１３】
たとえば、前記実施の形態では、昇降圧型のＤＣ−ＤＣコンバータについて記載したが、本発明は、降圧型、または昇圧型などの昇降圧型以外のＤＣ−ＤＣコンバータにも適用可能である。
【産業上の利用可能性】
【０１１４】
本発明は、ＤＣ−ＤＣコンバータにおける軽負荷時の効率を向上させる技術に適している。
【図面の簡単な説明】
【０１１５】
【図１】本発明の一実施の形態による電源システムの構成例を示すブロック図である。
【図２】図１の電源システムに設けられた昇降圧ＤＣ−ＤＣコンバータの一例を示す回路図である。
【図３】図２の昇降圧ＤＣ−ＤＣコンバータにおける間欠モード時の間欠動作の原理を表した説明図である。
【図４】負荷電流に対する間欠モード周波数を表した説明図である。
【図５】図２の昇降圧ＤＣ−ＤＣコンバータに設けられたＰＦＭ制御部の構成例を示す回路図である。
【図６】図２の昇降圧ＤＣ−ＤＣコンバータにおける間欠モードの動作波形を表した説明図である。
【符号の説明】
【０１１６】
１  電源システム
２〜４  昇圧ＤＣ−ＤＣコンバータ
５  昇降圧ＤＣ−ＤＣコンバータ
６，７  降圧ＤＣ−ＤＣコンバータ
８  反転型ＤＣ−ＤＣコンバータ
９，１０  電圧降下レギュレータ
１１  入力電源部
１２  アンプ
１３  入力電圧制御部
１４，１５  コンパレータ
１６  モード選択部
１７  スイッチ部
１８  加算器
１９  電圧制御エラーアンプ
２０  スイッチ部
２１，２２  コンデンサ
２３  抵抗
２４  電流制御アンプ
２５  抵抗
２６，２７  コンパレータ
２８  三角波発生器
２９  ＰＦＭ制御部
３０  制御ロジック部
３１  ドライバ部
３２  平均電流検出部
３３  フィードバック回路
３３ａ  基準電圧発生部
３４〜３７  ドライバ
３８〜４１  トランジスタ
４２  コイル
４３  コンデンサ
４４  スイッチ部
４５  抵抗
４６  コンデンサ
４７  スイッチ部
４８  電流センスアンプ
４９  抵抗
５０  抵抗
５１  コンデンサ
５２  状態判定回路
５３，５４  コンパレータ
５５  しきい値発生回路
５６  レジスタ
５７  オフタイマカウンタ
５８  否定論理和回路
５９  トランジスタ
６０  抵抗
６１  コンパレータ
６２  インバータ
６３  電流源
Ｖｉｎ  入力電圧端子
Ｖｏｕｔ  出力端子
ＬＸ１，ＬＸ２  端子
【図１】
2010130774.tif 000003
【図２】
2010130774.tif 000004
【図３】
2010130774.tif 000005
【図４】
2010130774.tif 000006
【図５】
2010130774.tif 000007
【図６】
2010130774.tif 000008