(57)【要約】【課題】発光素子のドライバ回路においてノイズ発生を抑制する。【解決手段】発光素子２０２と、発光素子２０２と直接に接続された電流制限用インダクタ２４との直列接続部と、直列接続部に並列に接続され、電流制限用インダクタ２４に蓄えられたエネルギーを回生する回生用ダイオード２７と、発光素子２０２及び電流制限用インダクタ２４に流れる電流を制御するトランジスタ２６と、トランジスタ２６の動作を制御する制御部２２と、電流制限用インダクタ２４と電磁気的に結合し、制御部２２に制御信号を出力するタイミング用インダクタ２８とを備え、制御信号に応じて制御部２２からトランジスタ２６を制御する。【選択図】図１
2010130365.tif 000002
【特許請求の範囲】
【請求項１】
発光素子と、前記発光素子と直接に接続された電流制限用インダクタと、の直列接続部と、
前記直列接続部に並列に接続され、前記電流制限用インダクタに蓄えられたエネルギーを回生する回生部と、
前記発光素子及び前記電流制限用インダクタに流れる電流を制御するスイッチ素子と、
前記スイッチ素子の動作を制御する制御部と、
前記電流制限用インダクタと電磁気的に結合し、前記制御部に制御信号を出力するタイミング用インダクタと、を備え、
前記制御信号に応じて前記制御部から前記スイッチング素子のスイッチングのタイミングを制御することを特徴とする発光素子のドライバ回路。
【請求項２】
請求項１に記載のドライバ回路であって、
前記制御信号に応じて、前記スイッチング素子の端子間電圧が極小となるタイミングで前記スイッチング素子をオフ状態からオン状態へ切り替えることを特徴とする発光素子のドライバ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子のドライバ回路に関する。
【背景技術】
【０００２】
発光ダイオード等の発光素子の開発に伴って、複数の発光素子を直列に接続して発光させる光源を駆動するドライバ回路が考案されている。
【０００３】
従来の発光素子のドライバ回路１００は、図４に示すように、整流ブリッジ１０、制御部１２、電流制限用インダクタ１４、トランジスタ１６及び回生用ダイオード１８を含んで構成される。
【０００４】
電流制限用インダクタ１４は、駆動対象となる複数の発光素子の直列接続体１０２に直列に接続される。発光素子が発光ダイオード（ＬＥＤ）である場合、それぞれの発光ダイオードは互いに順方向を揃えるように直列接続される。回生用ダイオード１８は、電流制限用インダクタ１４と発光素子の直列接続体１０２とに並列に接続される。また、トランジスタ１６は、ＬＥＤ接続部１０２に含まれる発光素子及びインダクタに流れる電流を制御するように、電流制限用インダクタ１４と発光素子の直列接続体１０２とに直列接続される。
【０００５】
発光素子の直列接続体１０２と電流制限用インダクタ１４には整流ブリッジ１０から電源電圧が印加される。制御部１２がトランジスタ１６のゲート電圧をハイレベルとするとトランジスタ１６がオン状態となる。このとき、図５に示すように、トランジスタ１６のドレイン−ソース間の電圧Ｖｄｓは低下し、電流制限用インダクタ１４の電流制限作用により発光素子の直列接続体１０２と電流制限用インダクタ１４を流れる電流ＩＤは徐々に増加する。制御部１２は電流ＩＤが各発光素子の定格値を超える前にトランジスタ１６のゲート電圧をローレベルに切り替える。これによりトランジスタ１６がオフ状態となり、トランジスタ１６のドレイン−ソース間の電圧Ｖｄｓは電源電圧Ｖｄｃとなり、電流ＩＤは低下する。また、オフ状態の際に電流制限用インダクタ１４に蓄積されたエネルギーは、回生電流Ｉｏｆｆにより回生用ダイオード１８を介して電源に回生される。このように、トランジスタ１６のスイッチングを制御部１２により制御することによって、電流制限用インダクタ１４の働きによって各発光素子の定格値以下に維持しつつ発光させることができる。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、従来のドライバ回路１００では、制御部１２がトランジスタ１６をオフ状態からオン状態とする際に発光素子の直列接続体１０２、電流制限用インダクタ１４及びトランジスタ１６に印加される電圧が急激に変化することになる。そのため、図６に示すように、電流ＩＤの立ち上がり部分においてスパイク状のノイズが発生する場合がある。
【０００７】
本発明は、上記課題を鑑み、ノイズ発生を抑制した発光素子のドライバ回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の１つの態様は、発光素子と、前記発光素子と直接に接続された電流制限用インダクタと、の直列接続部と、前記直列接続部に並列に接続され、前記電流制限用インダクタに蓄えられたエネルギーを回生する回生部と、前記発光素子及び前記電流制限用インダクタに流れる電流を制御するスイッチ素子と、前記スイッチ素子の動作を制御する制御部と、前記電流制限用インダクタと電磁気的に結合し、前記制御部に制御信号を出力するタイミング用インダクタと、を備え、前記制御信号に応じて前記制御部から前記スイッチング素子のスイッチングのタイミングを制御する発光素子のドライバ回路である。
【０００９】
ここで、前記制御信号に応じて、前記スイッチング素子の端子間電圧が極小となるタイミングで前記スイッチング素子をオフ状態からオン状態へ切り替えることが好適である。
【発明の効果】
【００１０】
本発明によれば、発光素子のドライバ回路においてノイズ発生を抑制することができる。
【発明を実施するための最良の形態】
【００１１】
第１の実施の形態におけるドライバ回路２００は、図１に示すように、整流ブリッジ２０、制御部２２、電流制限用インダクタ２４、トランジスタ２６、回生用ダイオード２７、タイミング用インダクタ２８及びタイミング検出回路２９を含んで構成される。
【００１２】
整流ブリッジ２０は、整流用ダイオードをブリッジ状に接続した回路であり、入力される交流電源電圧Ｖａｃを全波整流して直流電源電圧Ｖｄｃとして出力する。整流ブリッジ２０には、全波整流された電源電圧を平滑化するための平滑化回路を設けてもよい。
【００１３】
ドライバ回路２００の駆動対象となる発光素子は発光ダイオード（ＬＥＤ）、レーザダイオード（ＬＤ）等とすることができる。複数の発光素子を直列に接続した直列接続体２０２を駆動対象としてもよい。発光ダイオード（ＬＥＤ）である場合、発光素子の直列接続体２０２を構成する際にはそれぞれの発光ダイオードが互いに順方向を揃えるように直列接続する。さらに、直列接続体２０２を並列に接続してもよい。
【００１４】
電流制限用インダクタ２４は、駆動対象となる複数の発光素子の直列接続体２０２に直列に接続される。回生用ダイオード２７は、電流制限用インダクタ２４と発光素子の直列接続体２０２とに並列に接続される。
【００１５】
トランジスタ２６は、制御部２２によりオン状態及びオフ状態が制御されるスイッチング素子である。トランジスタ２６は電流制限用インダクタ２４と発光素子の直列接続体２０２とに直列接続される。発光素子の直列接続体２０２と電流制限用インダクタ２４にはトランジスタ２６のドレイン−ソース間を介して整流ブリッジ２０から電源電圧Ｖｄｃが印加される。トランジスタ２６のゲートには制御部２２が接続される。制御部２２は、所定のタイミングでトランジスタ２６をオン／オフ制御することによって発光素子に断続的に電力を供給して発光させる。
【００１６】
トランジスタ２６がオン状態に制御された場合、ドレイン−ソース間を介して電流制限用インダクタ２４と直列接続体２０２に電流が流れる。このとき、電流制限用インダクタ２４の作用によって、発光素子に流れる電流が徐々に増加するように制限される。また、トランジスタ２６がオフ状態に制御された場合に、ドレイン−ソース間は遮断状態となり、電流制限用インダクタ２４に蓄積された電磁的なエネルギーが回生用ダイオード２７を介して電源に回生される。
【００１７】
このとき、制御部２２では、電流制限用インダクタ２４の働きによって各発光素子の動作が定格値以下に制限されるようにトランジスタ２６のスイッチングの周期を制御する。これによって、発光素子を適切に発光させることができる。
【００１８】
本実施の形態のドライバ回路２００では、タイミング用インダクタ２８は電流制限用インダクタ２４と電磁気的に結合する。タイミング用インダクタ２８の一端はタイミング検出回路２９を介して制御部２２に接続され、他端は接地される。
【００１９】
タイミング検出回路２９は、タイミング用インダクタ２８からの信号を検出する回路である。今回の回路例ではタイミング検出回路２９で、立下り電圧を伝える役目をしている。具体例としては、トランジスタＱ０、抵抗Ｒ、ダイオードＤを含んで構成される。タイミング検出回路２９によりタイミング用インダクタ２８から出力される振動電圧の極小点が検出される。タイミング検出回路２９の出力信号をトリガとして制御部２２はトランジスタ２６をオフ状態からオン状態へ切り替える制御信号（ゲート電圧）を出力する。
【００２０】
制御部２２は、例えば、図２に示すように、クロックジェネレータ３０、比較器３２、フリップフロップ３４、ＮＯＴ素子３６及びトランジスタＱ１，Ｑ２を含んで構成できる。
【００２１】
クロックジェネレータ３０は、タイミング検出回路２９からトリガが入力されるとパルス信号を出力する。クロックジェネレータ３０から出力されるパルス信号はフリップフロップ３４のセット端子に入力される。フリップフロップ３４はパルス信号が入力されるとセットされ、その反転出力がローレベルとなる。これによりトランジスタＱ１がオン状態及びトランジスタＱ２がオフ状態となり、制御部２２の出力端子ＯＵＴからトランジスタ２６のゲートに出力されるゲート電圧がハイレベルとなる。これによりトランジスタ２６がオン状態となる。
【００２２】
このとき、図３に示すように、トランジスタ２６のドレイン−ソース間の電圧Ｖｄｓは低下し、電流制限用インダクタ２４の電流制限作用により発光素子の直列接続体２０２と電流制限用インダクタ２４を流れる電流ＩＤは徐々に増加する。これにより発光素子が発光する。
【００２３】
また、トランジスタ２６がオン状態になると、電流ＩＤの増加に伴って電流検出抵抗Rswの端子電圧Ｖｓｗも徐々に増加する。端子電圧Ｖｓｗは比較器３２において基準電圧Ｖｒｅｆと比較され、端子電圧Ｖｓｗが基準電圧Ｖｒｅｆ以上になるとフリップフロップ３４のリセット端子がハイレベルになる。これによって、フリップフロップ３４はリセットされ、その反転出力はハイレベルとなる。これによりトランジスタＱ１がオフ状態及びトランジスタＱ２がオン状態となり、制御部２２の出力端子ＯＵＴからトランジスタ２６のゲートに出力されるゲート電圧がローレベルとされ、トランジスタ２６がオフ状態となる。
【００２４】
このようにして、制御部２２は電流ＩＤが各発光素子の定格値を超える前にトランジスタ２６のゲート電圧をローレベルに切り替える。このように、トランジスタ２６のスイッチングを制御部２２により制御することによって、電流制限用インダクタ２４の働きによって各発光素子の定格値以下に維持しつつ発光させることができる。
【００２５】
また、図３に示すように、タイミング用インダクタ２８及びタイミング検出回路２９を用いることによって、トランジスタ２６がオン状態からオフ状態となったときの電源電圧Ｖｄｓのリンギングの極小値を検出し、それをトリガとしてトランジスタ２６を再度オン状態とすることができる。リンギングが極小値となるタイミングでトランジスタ２６をオン状態にすることによって、電流ＩＤの立ち上がり時にスパイク状のノイズが重畳することを抑制することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施の形態における発光素子のドライバ回路の構成を示す図である。
【図２】本発明の実施の形態における制御部の構成の例を示す図である。
【図３】本発明の実施の形態における発光素子のドライバ回路の動作を示す図である。
【図４】従来の発光素子のドライバ回路の構成を示す図である。
【図５】従来の発光素子のドライバ回路の動作を示す図である。
【図６】従来の発光素子のドライバ回路の動作を示す図である。
【符号の説明】
【００２７】
１０  整流ブリッジ、１２  制御部、１４  電流制限用インダクタ、１６  トランジスタ、１８  回生用ダイオード、２０  整流ブリッジ、２２  制御部、２４  電流制限用インダクタ、２６  トランジスタ、２７  回生用ダイオード、２８  タイミング用インダクタ、２９  タイミング検出回路、３０  クロックジェネレータ、３２  比較器、３４  フリップフロップ、３６  ＮＯＴ素子、１００，２００  ドライバ回路、１０２，２０２  直列接続体。
【図１】
2010130365.tif 000003
【図２】
2010130365.tif 000004
【図３】
2010130365.tif 000005
【図４】
2010130365.tif 000006
【図５】
2010130365.tif 000007
【図６】
2010130365.tif 000008