(57)【要約】【課題】汎用性のある電極接続方法及び電子回路装置を提供する。【解決手段】接合対象物１１に形成された第１の電極端子１１ａ上に第１の導電体層１２ａを形成し、この第１の導電体層１２ａ上に当該第１の導電体層とは材料が異なる第２の導電体層１２ｂをペーストにより形成して、第１及び第２の導電体層１２ａ，１２ｂによりバンプ１２を形成する。このバンプ１２が形成された接合対象物１１を、第１の電極端子１１ａと対応する位置に第２の電極端子１９ａを有する被接合対象物１９に対向配置し、所定温度でリフローして第２の導電体層１２ｂを溶解させることなく軟化させ、第１及び第２の導電体層１２ａ、１２ｂからなるバンプ１２を第２の電極端子１９ａに押圧して接合対象物１１を被接合対象物１９に電気的に接続する。【選択図】図１
2010205996.tif 000002
【特許請求の範囲】
【請求項１】
接合対象物に形成された第１の電極端子上に第１の導電体層を形成するステップと、
前記第１の導電体層上に当該第１の導電体層とは材料が異なる第２の導電体層をペーストにより形成して、前記第１及び第２の導電体層によりバンプを形成するステップと、
前記バンプが形成された前記接合対象物を、前記第１の電極端子と対応する位置に第２の電極端子を有する被接合対象物に対向配置するステップと、
前記対向配置した状態で、前記第２の導電体層を所定温度でリフローして前記第２の導電体層を溶解させることなく軟化させ、前記第１及び第２の導電体層からなるバンプを前記第２の電極端子に押圧して前記接合対象物を前記被接合対象物に電気的に接続する第４のステップと、
を有する電極接続方法。
【請求項２】
前記第１の導電体層の融点は前記第２の導電体層の融点よりも高い請求項１に記載の電極接続方法。
【請求項３】
前記第１の導電体層と前記第２の導電体層の融点差は１００℃以上である請求項２に記載の電極接続方法。
【請求項４】
前記第１の導電体層の厚さに対する前記第２の導電体層の厚さの比を０．７以下とした請求項１〜３のいずれか１項に記載の電極接続方法。
【請求項５】
前記第１の導電体層は前記第２の導電体層に対して硬度が高い請求項１〜４のいずれか１項に記載の電極接続方法。
【請求項６】
第１の電極端子上に第１の導電体層が形成され、当該第１の導電体層上に第２の導電体層がペーストにより形成された接合対象物と、
前記第１の電極端子と対応する位置に第２の電極端子を有する被接合対象物と、を備え、
前記第１及び第２の導電体層からなるバンプを前記第２の電極端子に接合して前記接合対象物と前記被接合対象物とを電気的に接続した電子回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電極接続方法及び電子回路装置に関する。詳しくは、バンプによる電極接続方法及び電子回路装置に関する。
【背景技術】
【０００２】
従来より、半導体チップと電子回路基板、或いは電子回路基板同士を電気的に接続する場合、フラックスを用いたフリップチップ（以下、「ＦＣ」という。）実装技術が広く用いられている。このＦＣ実装技術において、例えば、電子回路基板同士を電気的に接続する場合、まず一方の電子回路基板上に形成された電極端子の表面にフラックスを塗布する。次に、フラックスを塗布した電極端子上に導電体バンプ（以下、単に「バンプ」とも呼ぶ。）を形成し、リフローにより他方の電子回路基板の電極端子と一方の電子回路基板の電極端子とを導電体バンプにより接続し、その後、フラックス残渣を除去している。
【０００３】
ところで、半導体チップや電子回路基板の微細化に伴い、接続する半導体チップと電子回路基板とのギャップや電子回路基板同士のギャップが狭くなる傾向にあり、このギャップが狭くなることで、フラックス残渣の除去が困難となる。そのためフラックスレス接合技術が必要となっている。
【０００４】
フラックスレス接合技術としては、例えば、超音波接合、ＣＯＣ（Chip On Chip）接合及び金スタッドバンプ接合等の技術が開発されている。
【０００５】
しかし、上述のフラックスレス接合技術では、それぞれ以下の問題が生じる。すなわち、超音波接合技術では、半導体パッケージ（以下、「ＰＫＧ」という。）に超音波ホーンを押し当てて接合するため、半導体ＰＫＧの大きさ毎に超音波ホーンが必要となり、また超音波ホーンは高価であるため自由度が低い。また、ＣＯＣ接合技術では、バンプを形成するための工程数が増加し、かつ、バンプを接続する際には高精度のフリップチップボンダーが必要となるため、タクトが長く、生産効率が悪い。さらに、金スタッドバンプ接合技術では、ワイヤーボンダーを用いるため、基板周辺に電極端子が配置された硬直な電子回路基板にしか適用できず、多面取りの電子回路や電子回路基板に適用することができないため、汎用性に乏しい。
【０００６】
そこで、上記の問題を解決するために、例えば、特許文献１には、半導体基板上の電極上にメッキ処理により一括して導電体バンプを形成し、導電体バンプを塑性流動させて行うフラックスレス接合技術が提案されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−２７８９７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１の技術では、メッキ法によりバンプを形成しているために導通となる下地金属材料が必要となり、且つメッキ回路を形成する必要がある。さらに、メッキ液等に浸漬されるため、接合対象が有機基板等である場合には、メッキ液による汚染や信頼性上の問題が生じる。
【０００９】
本発明はかかる問題点に鑑みてなされたもので、汎用性のある電極接続方法及び電子回路装置を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、請求項１に係る発明は、接合対象物に形成された第１の電極端子上に第１の導電体層を形成するステップと、前記第１の導電体層上に当該第１の導電体層とは材料が異なる第２の導電体層をペーストにより形成して、前記第１及び第２の導電体層によりバンプを形成するステップと、前記バンプが形成された前記接合対象物を、前記第１の電極端子と対応する位置に第２の電極端子を有する被接合対象物に対向配置するステップと、前記対向配置した状態で、前記第２の導電体層を所定温度でリフローして前記第２の導電体層を溶解させることなく軟化させ、前記第１及び第２の導電体層からなるバンプを前記第２の電極端子に押圧して前記接合対象物を前記被接合対象物に電気的に接続する第４のステップとを有する電極接続方法とした。
【００１１】
また、請求項２に係る発明は、請求項１に記載の半導体装置の製造方法において、前記第１の導電体層の融点は前記第２の導電体層の融点よりも高くした。
【００１２】
また、請求項３に係る発明は、請求項１又は請求項２に記載の電極接続方法において、前記第１の導電体層と前記第２の導電体層の融点差を１００℃以上とした。
【００１３】
また、請求項４に係る発明は、請求項１〜３のいずれか1項に記載の電極接続方法において、前記第１の導電体層の厚さに対する前記第２の導電体層の厚さの比を０．７以下とした。
【００１４】
また、請求項５に係る発明は、請求項１〜４のいずれか１項に記載の電極接続方法において、前記第１の導電体層は前記第２の導電体層に対して硬度を高くした。
【００１５】
また、請求項６に係る発明は、第１の電極端子上に第１の導電体層が形成され、当該第１の導電体層上に第２の導電体層がペーストにより形成された接合対象物と、前記第１の電極端子と対応する位置に第２の電極端子を有する被接合対象物と、を備え、前記第１及び第２の導電体層からなるバンプを前記第２の電極端子に接合して前記接合対象物と前記被接合対象物とを電気的に接続した電子回路装置とした。
【発明の効果】
【００１６】
本発明によれば、接合対象物に形成された第１の電極端子上に第１の導電体層が形成され、当該第１の導電体層上に第２の導電体層がペーストにより形成されるため、導通材料による回路形成が不要となり、また、接合対象が有機基板であっても適用できる。従って、汎用性のある電極接続方法及び電子回路装置を提供することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１の実施形態に係る半導体装置の断面構造を示す図である。
【図２】本発明の第１の実施形態に係る半導体装置の製造工程を示す図である。
【図３】図２に続く工程を示す図である。
【図４】図３に続く工程を示す図である。
【図５】図４に続く工程を示す図である。
【図６】図５に続く工程を示す図である。
【図７】本発明の第２の実施形態に係る半導体装置の断面構造を示す図である。
【図８】本発明の第２の実施形態に係る半導体装置の製造工程を示す図である。
【図９】図８に続く工程を示す図である。
【図１０】図９に続く工程を示す図である。
【図１１】図１０に続く工程を示す図である。
【図１２】図１１に続く工程を示す図である。
【発明を実施するための形態】
【００１８】
以下、発明を実施するための形態（以下、「実施形態」とする）について説明する。なお、説明は以下の順序で行う。
１．第１の実施形態（半導体チップと電子回路基板との電極接続）
２．第２の実施形態（電子回路基板同士の電極接続）
【００１９】
［第１の実施形態］
以下、図面を参照して、半導体チップと電子回路基板との電極を接続して形成した電子回路装置について説明する。図１は、本実施形態に係る半導体チップと電子回路基板との電極の接続状態を示す図である。
【００２０】
図１に示すように、本実施形態に係る電子回路装置１は、半導体チップ１１と電子回路基板１９とを有して構成される。半導体チップ１１は、その内部に、例えばマイクロプロセッサやメモリ等のような所望の集積回路を構成するための集積回路素子が形成されたものである。
【００２１】
半導体チップ１１には、例えば、アルミニウム（Ａｌ）等の金属により電極端子１１ａ（第１の電極端子の一例）が形成されており、この電極端子１１ａ上にバンプ１２が形成されている。このバンプ１２を電子回路基板１９の電極端子１９ａ（第２の電極端子の一例）に接合して電子回路装置１が形成される。
【００２２】
かかるバンプ１２は、電極端子１１ａの表面に形成された第１の導電体層１２ａと、この第１の導電体層１２ａとは異なる材料で第１の導電体層１２ａを覆うように形成された第２の導電体層１２ｂにより構成されている。
【００２３】
第１の導電体層１２ａは、半導体チップ１１と後述する電子回路基板１９とを電気的に接続するための接続端子として機能するものであり、球面状に形成されている。この第１の導電体層１２ａは、例えば、スズ（Ｓｎ）、鉛（Ｐｂ）、ビスマス（Ｂｉ）、インジウム（Ｉｎ）、銅（Ｃｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、アンチモン（Ｓｂ）、ニッケル（Ｎｉ）、金（Ａｕ）のうち少なくとも1種類の金属を含み構成されている。
【００２４】
また、この第１の導電体層１２ａの膜厚は、例えば、７０μｍであり、この第１の導電体層１２ａの膜厚により、半導体チップ１１と電子回路基板１９との間のギャップ幅が決定される。
【００２５】
第２の導電体層１２ｂは、第１の導電体層１２ａとともに接続端子として機能するものであり、第１の導電体層１２ａの表面に形成される。この第２の導電体層１２ｂは、接続工程の際には軟化して塑性流動し、第１の導電体層１２ａ又は電子回路基板１９の電極端子１９ａの表面に形成された酸化被膜を除去機能も有している。この第２の導電体層１２ｂは、例えば、スズ（Ｓｎ）、鉛（Ｐｂ）、ビスマス（Ｂｉ）、インジウム（Ｉｎ）、銅（Ｃｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、アンチモン（Ｓｂ）、ニッケル（Ｎｉ）、金（Ａｕ）のうち少なくとも1種類の金属を含み構成されている。
【００２６】
上述のとおり、第２の導電体層１２ｂは、半導体チップ１１と電子回路基板１９とを接続する際に軟化させて塑性流動させるものである。そのため、第２の導電体層１２ｂは、第１の導電体層１２ａよりも融点が低い材料を用いており、第２の導電体層１２ｂと第１の導電体層１２ａとの融点差は、１００℃以上が望ましい。
【００２７】
また、上述と同様の理由により、第２の導電体層１２ｂは、第１の導電体層１２ａよりも柔らかい材料を用いることが好ましく、例えば、第１の導電体層１２ａを硬度が高い銅（Ｃｕ）により形成するとともに、第２の導電体層１２ｂを硬度が低いＳｎＡｇ等の半田材料により形成するとよい。
【００２８】
また、第１の導電体層１２ａと第２の導電体層１２ｂとの膜厚の比率を所定、例えば、０．７以下とするとよい。第２の導体層１２bが塑性流動するためである。
【００２９】
次に、図２〜図６を参照して上記電子回路装置１の製造方法について説明する。
【００３０】
まず、表面に電極端子１１ａが形成された半導体チップ１１を接合対象物として準備し（図２（ａ）参照）、続いて、図２（ｂ）に示すように、電極端子１１ａと対応する位置に開口部１３ａを有する第１のスクリーンマスク版１３を準備する。
【００３１】
次に、図２（ｃ）に示すように、第１のスクリーンマスク版１３を半導体チップ１１上に配置する。このとき、第１のスクリーンマスク版１３の開口部１３ａの位置と、電極端子１１ａの位置とが合致するように配置し、第１のスクリーンマスク版１３の開口部１３ａと半導体チップ１１の電極端子１１ａにより凹部１３ｂが形成されるようにする。
【００３２】
次に、第１のスクリーンマスク版１３上に第１の導電体層１２ａの材料となる第１の金属材料１４を塗布し、続いて、図３（ａ）に示すように、塗布した第１の金属材料１４を、スキージ１５を用いて凹部１３ｂに充填する。
【００３３】
次に、図３（ｂ）に示すように、第１のスクリーンマスク版１３を半導体チップ１１から取り外した後、熱処理（リフロー）することで、図３（ｃ）に示すように、半導体チップ１１の電極端子１１ａ上に第１の導電体層１２ａが形成される。このとき、半導体チップ１１の電極端子１１ａの周囲には、フラックス残渣１６ａが付着した状態となるため、図４（ａ）に示すように、図示しないフラックス洗浄機を用いて半導体チップ１１の電極端子１１ａの周囲に付着したフラックス残渣１６ａを洗浄する。
【００３４】
次に、図４（ｂ）に示すように、上述した第１のスクリーンマスク版１３と同様に、電極端子１１ａと対応する位置に開口部１７ａを有する第２のスクリーンマスク版１７を半導体チップ１１上に配置する。このとき、第２のスクリーンマスク版１７の開口部１７ａと電極端子１１ａとにより凹部１７ｂが形成され、第１の導電体層１２ａが凹部１７ｂに収容された状態となっている。
【００３５】
次に、図４（ｃ）に示すように、第２のスクリーンマスク版１７上に第２の導電体層１２ｂの材料となる第２の金属材料１８を塗布した後、この第２の金属材料１８をスキージ１５を用いて、凹部１７ｂに充填する（図５（ａ）参照）。
【００３６】
次に、図５（ｂ）に示すように、第２のスクリーンマスク版１７を取り外した後、図５（ｃ）に示すように、熱処理（リフロー）することで、第２の導電体層１２ｂを形成する。このとき、第２の導電体層１２ｂには、フラックス残渣１６ｂが付着するため、図６（ａ）に示すように、例えば、図示しないフラックス洗浄機を用いて第２の導電体層１２ｂに付着するフラックス残渣１６ｂを洗浄する。
【００３７】
このように本実施形態では、ペースト印刷法、すなわち、第２の金属材料１８を塗布して凹部１７ｂに充填し、この充填した第２の金属材料１８を熱処理（リフロー）して第２の導電体層１２ｂを形成する方法を用いるようにしている。そのため、メッキ法によりバンプを形成するための導通となる下地金属材料が不要となり、且つメッキ回路の形成が不要となるため低コストにすることができ、しかも、電子回路基板１９が有機基板であるときであっても第２の導電体層１２ｂを形成する位置が制限されず、汎用性が高めることができる。
【００３８】
また、第１の導電体層１２ａを球面状に形成しているため、その表面に形成した第２の導電体層１２ｂの塑性流動が起こりやすくなる。
【００３９】
以上のような工程により、半導体チップ１１の電極端子１１ａにバンプ１２が形成される。
【００４０】
次に、上述のようにしてバンプ１２が形成された半導体チップ１１は、被接合対象物としてマザーボード等の電子回路基板１９に搭載される。
【００４１】
まず、図６（ｂ）に示すように、半導体チップ１１を上下反転させて、電極端子１９ａが形成された電子回路基板１９の上に対向配置する。このとき、半導体チップ１１上に形成されたバンプ１２と、電子回路基板１９上に形成された電極端子１９ａが対応するように半導体チップ１１が電子回路基板１９に対向配置される。
【００４２】
次に、図６（ｃ）に示すように、バンプ１２を第２の導電体層１２ｂの融点手前の温度でリフロー（熱処理）により第２の導電体層１２ｂを溶解させることなく軟化させる。そして、この状態で、第１及び第２の導電体層１２ａ，１２ｂからなるバンプ１２を電極端子１９ａに押圧して、半導体チップ１１と、電子回路基板１９とを電気的に接続する。
【００４３】
このとき、第２の導電体層１２ｂは塑性流動を起こすため、第１の導電体層１２ａ表面や半導体チップ１１の電極端子１１ａ表面に形成された酸化被膜が除去される。そのため、第１の導電体層１２ａ表面や半導体チップ１１の電極端子１１ａ表面では活性な金属面が露出するため電気的な接続を良好に行うことができる。
【００４４】
また、半導体チップ１１と電子回路基板１９とを電気的に接続する工程において、半導体チップ１１又は電子回路基板１９を加圧しているため、第２の導電体層１２ｂの塑性流動が促進される。そのため、半導体チップ１１と電子回路基板１９との電気的な接続をさらに良好にすることができる。
【００４５】
以上説明したように、本実施の形態の電子回路装置の製造方法では、ペースト印刷法により第１の導電体層１２ａ上に第２の導電体層１２ｂを形成している。これにより、容易に、かつ、配置場所を選ぶことなくバンプ１２を形成することができる。また、第２の金属材料１８に第１の金属材料１４よりも融点の低い材料を用い、かつ、第２の金属材料１８の融点手前の温度で熱処理（リフロー）して半導体チップ１１と電子回路基板１９との接続処理を行うようにしている。これにより、第２の導電体層１２ｂのみが軟化した状態で接続処理を行うことができ、第２の導電体層１２ｂの塑性流動により電気的な接続を良好にすることができる。
【００４６】
特に、第１の導電体層１２ａと第２の導電体層１２ｂとの融点差を、例えば、１００℃以上とすることにより、半導体チップ１１と電子回路基板１９とを接続する熱処理工程において、第２の導電体層１２ｂが軟化しても第１の導電体層１２ａの硬度を確保できる。これにより、電子回路基板１９の電極端子１９ａの表面におけるクラックの発生を抑制することができる。
【００４７】
また、半導体チップ１１と電子回路基板１９とを接続する際に、半導体チップ１１側から加圧しているため、第２の導電体層１２ｂの塑性流動を促進させることができる。これにより、半導体チップ１１の電極端子１１ａや第１の導電体層１２ａの表面に形成された酸化被膜をより確実に除去することができ、電気的な接続の信頼性をより向上させることができる。
【００４８】
また、第１の導電体層１２ａと第２の導電体層１２ｂとの厚さの比率を所定値以下、例えば、０．７以下とする場合には、第２の導体層１２bを塑性流動することによって酸化皮膜を確実に除去することができる。
【００４９】
また、第１の導電体層１２ａを硬度の高い金属材料により形成し、第２の導電体層１２ｂを硬度が低い金属材料により形成した場合には、温度に依存することなく、第１の導電体層１２ａを硬度が第２の導電体層１２ｂの硬度よりも高い状態を確保することができる。これにより、電子回路基板１９の電極端子１９ａの表面におけるクラックの発生を抑制することができる。
【００５０】
なお、上記電極接続方法は、部品内蔵基板やＰｏＰ（Package on Package）等の３次元実装等にも応用することができる。
【００５１】
［第２の実施形態］
次に、電子回路基板同士の電極を接続して形成した電子回路装置について説明する。図７は、本実施形態に係る電子回路基板同士の接続状態を示す図である。
【００５２】
図７に示すように、本実施形態に係る電子回路装置１’は、電子回路基板１９と電子回路基板２１とを有して構成される。電子回路基板１９は第２実施形態と同様の構成である。
【００５３】
電子回路基板２１は、例えば、プリント基板やモジュール基板等の電子回路を構成する配線を形成した基板であり、例えば、その表面或は裏面には、半導体チップが搭載される。
【００５４】
電子回路基板２１には、例えば、アルミニウム（Ａｌ）等の金属により電極端子２１ａ（第１の電極端子の一例）が形成されており、この電極端子２１ａ上にバンプ１２が形成されている。このバンプ１２を電子回路基板１９の電極端子１９ａ（第２の電極端子の一例）に接合して電子回路装置１が形成される。
【００５５】
かかるバンプ１２は、第１実施形態と同様に、電極端子２１ａの表面に形成された第１の導電体層１２ａと、この第１の導電体層１２ａを覆うように形成された第２の導電体層１２ｂにより構成されている。
【００５６】
次に、図８〜１２を参照して上記電子回路装置１’の製造方法について説明する。
【００５７】
まず、表面に電極端子２１ａが形成され、この電極端子２１ａ以外の領域を、例えば、ソルダーレジスト２１ｂにより保護された電子回路基板２１を接合対象物として準備する（図８（ａ）参照）。続いて、図８（ｂ）に示すように、電子回路基板２１の電極端子２１ａと対応する位置に開口部２２ａを有する第１のスクリーンマスク版２２を準備する。
【００５８】
次に、図８（ｃ）に示すように、第１のスクリーンマスク版２２を電子回路基板２１上に配置する。このとき、第１のスクリーンマスク版２２の開口部２２ａの位置と、電極端子２１ａの位置とは合致するように配置され、電極端子２１ａと第１のスクリーンマスク版２２の開口部２２ａにより凹部２２ｂが形成される。
【００５９】
次に、図９（ａ）に示すように、第１のスクリーンマスク版２２上に第１の導電体層１２ａの材料となる第１の金属材料１４を塗布した後、スキージ１５を用いて第１の金属材料１４を凹部２２ｂに充填する。
【００６０】
次に、図９（ｂ）に示すように、第１のスクリーンマスク版２２を取り外した後、熱処理（リフロー）することで、図９（ｃ）に示すように、電子回路基板２１の電極端子２１ａ上に第１の導電体層１２ａが形成される。このとき、第１の導電体層１２ａには、フラックス残渣１６ａが付着した状態となるため、図１０（ａ）に示すように、例えば、図示しないフラックス洗浄機を用いて第１の導電体層１２ａに付着するフラックス残渣１６ａを洗浄する
【００６１】
次に、図１０（ｂ）に示すように、第１のスクリーンマスク版２２を電子回路基板２１上に配置する。上述した第１のスクリーンマスク版２２と同様に、電極端子２１ａと対応する位置に開口部２３ａを有する第２のスクリーンマスク版２３を電子回路基板２１上に配置する。このとき、第２のスクリーンマスク版２３の開口部２３ａと電極端子２１ａとにより凹部２３ｂが形成され、第１の導電体層１２ａが凹部２３ｂに収容された状態となっている。
【００６２】
次に、図１０（ｃ）に示すように、第２のスクリーンマスク版２３上に第２の導電体層１２ｂの材料となる第２の金属材料１８を塗布した後、この第２の金属材料１８をスキージ１５を用いて、凹部２３ｂに充填する（図１１（ａ）参照）
【００６３】
次に、図１１（ｂ）に示すように、第２のスクリーンマスク版１７を取り外した後、熱処理（リフロー）することで、図１１（ｃ）に示すように、第２の導電体層１２ｂを形成する。このとき、第２の導電体層１２ｂには、フラックス残渣１６ｂが付着した状態であるため、図１２（ａ）に示すように、例えば、図示しないフラックス洗浄機を用いて第２の導電体層１２ｂに付着するフラックス残渣１６ｂを洗浄する。以上のような工程により、電子回路基板２１の電極端子２１ａ上にバンプ１２が形成される。
【００６４】
次に、上述のように形成された電子回路基板２１は、例えば、被接合対象物であるマザーボード等の電子回路基板１９に搭載される。まず、図１２（ｂ）に示すように、電子回路基板２１を上下反転させて、電極端子１９ａが形成された電子回路基板１９の上に対向配置する。このとき、電子回路基板２１上に形成されたバンプ１２と、電子回路基板１９上に形成された電極端子１９ａが対応するように電子回路基板２１が電子回路基板１９に対向配置される。
【００６５】
次に、図１２（ｃ）に示すように、バンプ１２を第２の導電体層１２ｂの融点手前の温度でリフロー（熱処理）を行って、電子回路基板２１と、電子回路基板１９とを電気的に接続する。このとき、第２の導電体層１２ｂは塑性流動を起こすため、第１の導電体層１２ａ表面や電子回路基板２１の電極端子２１ａ表面に形成された酸化被膜を除去する。そのため、第１の導電体層１２ａ表面や電子回路基板２１の電極端子２１ａ表面では活性な金属面が露出するため電気的な接続を良好に行うことができる。
【００６６】
また、電子回路基板２１と、電子回路基板１９とを電気的に接続する工程において、電子回路基板２１又は電子回路基板１９を加圧しているため、第２の導電体層１２ｂの塑性流動が促進される。そのため、電子回路基板２１と電子回路基板１９との電気的な接続をさらに良好にすることができる。
【００６７】
以上説明したように、本実施の形態の電子回路装置の製造方法では、ペースト印刷法により第１の導電体層１２ａ上に第２の導電体層１２ｂを形成している。これにより、容易に、かつ、配置場所を選ぶことなくバンプ１２を形成することができる。また、第２の金属材料１８に第１の金属材料１４よりも融点の低い材料を用い、かつ、第２の金属の融点手前の温度で熱処理（リフロー）して電子回路基板１９，２１同士の接続処理を行うようにしている。これにより、第２の導電体層１２ｂのみが軟化した状態で接続処理を行うことができ、第２の導電体層１２ｂの塑性流動により電気的な接続を良好にすることができる。
【符号の説明】
【００６８】
１，２  半導体装置
１１  半導体チップ
１１ａ，１９ａ  電極端子
１２  バンプ
１２ａ  第１の導電体層
１２ｂ  第２の導電体層
１３，２２  第１のスクリーンマスク版
１３ａ，１７ａ  開口部
１３ｂ、１７ｂ  凹部
１４  第１の金属材料
１５  スキージ
１６  フラックス残渣
１７，２３  第２のスクリーンマスク版
１８  第２の金属材料
１９  電子回路基板
１９ａ  電子回路基板の電極端子
２１  電子回路基板
２１ａ  電極端子
【図１】
2010205996.tif 000003
【図２】
2010205996.tif 000004
【図３】
2010205996.tif 000005
【図４】
2010205996.tif 000006
【図５】
2010205996.tif 000007
【図６】
2010205996.tif 000008
【図７】
2010205996.tif 000009
【図８】
2010205996.tif 000010
【図９】
2010205996.tif 000011
【図１０】
2010205996.tif 000012
【図１１】
2010205996.tif 000013
【図１２】
2010205996.tif 000014