(57)【要約】【課題】デバイス後工程におけるシリコンウェーハの重金属汚染を防止する。【解決手段】シリコン基板の裏面を研削することにより厚みを１００μｍ以下とする裏面研削工程Ｓ３１と、研削されたシリコン基板の裏面を研磨する裏面研磨工程Ｓ３２と、シリコン基板を加熱することによってシリコン基板中の重金属を裏面に凝集させる凝集工程Ｓ３３と、シリコン基板の裏面に凝集した重金属を除去する除去工程Ｓ３４とを備える。本発明によれば、裏面研削工程などで導入される重金属が凝集され、その後除去されることから、デバイス後工程におけるシリコンウェーハの重金属汚染が防止される。【選択図】図５
2010283293.tif 000002
【特許請求の範囲】
【請求項１】
表面に半導体素子が形成されたシリコン基板の一部を裏面側から除去することにより、前記シリコン基板の厚みを１００μｍ以下とする薄型化工程と、
薄型化された前記シリコン基板の裏面を研磨する裏面研磨工程と、
裏面が研磨された前記シリコン基板を加熱することによって、前記シリコン基板中の重金属を前記シリコン基板の裏面に凝集させる凝集工程と、を備えることを特徴とする半導体デバイスの製造方法。
【請求項２】
前記凝集工程においては、前記シリコン基板を前記表面側から加熱することを特徴とする請求項１に記載の半導体デバイスの製造方法。
【請求項３】
前記シリコン基板の裏面に凝集した前記重金属を除去する除去工程をさらに備えることを特徴とする請求項１又は２に記載の半導体デバイスの製造方法。
【請求項４】
前記除去工程においては、前記シリコン基板の裏面を洗浄、エッチング又は研磨することにより、前記シリコン基板の裏面に凝集した前記重金属を除去することを特徴とする請求項３に記載の半導体デバイスの製造方法。
【請求項５】
前記重金属が陽イオンであり、
前記薄型化工程、前記裏面研磨工程及び前記凝集工程は、前記シリコン基板の表面にバックグラインド保護テープを貼り付けた状態で行うことを特徴とする請求項１乃至４のいずれか一項に記載の半導体デバイスの製造方法。
【請求項６】
前記凝集工程においては、前記バックグラインド保護テープの温度が耐熱温度以下となる条件で加熱を行うことを特徴とする請求項５に記載の半導体デバイスの製造方法。
【請求項７】
前記凝集工程においては、１００℃以上２００℃以下の温度に加熱することを特徴とする請求項６に記載の半導体デバイスの製造方法。
【請求項８】
シリコンウェーハの表面にバックグラインド保護テープを貼り付けた状態で、前記シリコンウェーハの裏面を研削又は研磨するグラインダー部と、
前記グラインダー部によって裏面が研削又は研磨された前記シリコンウェーハを、前記バックグラインド保護テープ側から加熱する加熱部と、を備えることを特徴とするシリコンウェーハの処理装置。
【請求項９】
前記グラインダー部による研削又は研磨及び前記加熱部による加熱が行われた前記シリコンウェーハの裏面を洗浄、エッチング又は研磨する重金属除去部をさらに備えることを特徴とする請求項８に記載のシリコンウェーハの処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体デバイスの製造方法に関し、特に、マルチチップパッケージ（ＭＣＰ）への搭載が好適な半導体デバイスの製造方法に関する。また、本発明はシリコンウェーハの処理装置に関し、特に、シリコンウェーハの裏面を研削又は研磨するグラインダー部を含むシリコンウェーハの処理装置に関する。
【背景技術】
【０００２】
半導体プロセスにおける問題点の一つとして、シリコンウェーハ中への不純物である重金属の混入が挙げられる。シリコンウェーハの表面側に形成されるデバイス領域へ重金属が拡散した場合、ポーズタイム不良、リテンション不良、接合リーク不良、及び酸化膜の絶縁破壊といったデバイス特性に著しい悪影響をもたらす。このため、シリコンウェーハに混入した重金属がデバイス領域に拡散するのを抑制するため、ゲッタリング法を採用するのが一般的である。ゲッタリングは、シリコン基板の表面にデバイス形成を行うデバイス前工程での重金属汚染防止を目的としている。
【０００３】
一方、デバイス前工程の後に行われるシリコン基板の薄厚化、ワイヤーボンディングあるいは樹脂封入などのデバイス後工程での重金属汚染は、これまで特に重視されていなかった。これは、デバイス後工程の初期においてシリコンウェーハの裏面を研削除去する工程があり、この裏面研削時に導入されるスクラッチやダメージ等が強力なエクストリンシック・ゲッタリング（ＥＧ）によるゲッタリング源として作用するからである。
【０００４】
しかしながら、最終的なチップ厚みは年々薄型化しており、特に、ＭＣＰ搭載されるチップは１００μｍ以下に薄型化されることが多く、製品によっては現在２５μｍ以下まで薄型化され、将来的には１０μｍ以下とも予測されている。チップの厚みが１００μｍ以下まで薄型化されると、裏面研削時のダメージによってシリコンウェーハが割れやすくなるという問題が生じる。このような問題を解決するためには、裏面研削後にダメージ除去する工程、すなわちＣＭＰ法による裏面研磨工程やウェットエッチング工程を新たに追加する必要が生じる。
【０００５】
ところが、裏面研磨によってシリコンウェーハ裏面のダメージを除去すると、裏面のゲッタリング源も消失することから、ＥＧ効果が失われてしまう。しかも、薄型化されたシリコンウェーハはイントリンシック・ゲッタリング（ＩＧ）層の厚みも薄いことから、酸素析出物による通常のＩＧ層では十分なＩＧ効果も期待できない。より詳細には、ＩＧ法を用いたエピタキシャルウェーハやシリコンウェーハであっても、熱処理によってエピタキシャル膜の厚みを含め、酸素析出核が存在しないＤＺ層がウェーハ表面から１０μｍ以上形成される。チップの最終膜厚が薄くなってくるとＩＧ層は殆ど存在しない状態になり、デバイス後工程で発生した不純物金属を全くゲッタリングできなくなる。
【０００６】
このように、シリコンウェーハ裏面が研磨される薄型の半導体デバイスにおいては、デバイス後工程における重金属汚染の問題が顕在化し始めている。
【０００７】
これに関し、特許文献１には、薄厚化されたウェーハ裏面に種々の方法によりゲッタリング能力を付与する技術が開示されている。例えば、薄厚化されたシリコンウェーハの裏面に多結晶シリコン膜や窒化膜を堆積させる方法、シリカ粒子を用いて裏面にダメージを与える方法、イオン注入により裏面にダメージ層を形成する方法などが挙げられている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００６−４１２５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、多結晶シリコン膜や窒化膜の堆積にはＣＶＤ装置などの成膜装置が必要であることから、デバイス後工程でこれらを形成することは量産品においては現実的ではない。また、シリカ粒子を用いて裏面にダメージを与える方法は、チップ厚みがある程度厚ければ効果があるものと考えられるが、既に説明したとおり、最終的なチップ厚みが１００μｍ以下、将来的には１０μｍ程度まで薄型化されると、シリカ粒子などによる物理的ダメージ導入によって抗折強度が低下し、チップ割れの問題が生じてしまうため、歩留まりが大幅に低下することが予想される。
【００１０】
本発明はこのような背景からなされたものであり、デバイス後工程における重金属汚染を排除することが可能な半導体デバイスの製造方法、並びに、重金属汚染を排除することが可能なシリコンウェーハの処理装置を提供するものである。
【課題を解決するための手段】
【００１１】
本発明による半導体デバイスの製造方法は、表面に半導体素子が形成されたシリコン基板の一部を裏面側から除去することにより、前記シリコン基板の厚みを１００μｍ以下とする薄型化工程と、薄型化された前記シリコン基板の裏面を研磨する裏面研磨工程と、裏面が研磨された前記シリコン基板を加熱することによって、前記シリコン基板中の重金属を前記シリコン基板の裏面に凝集させる凝集工程と、を備えることを特徴とする。
【００１２】
本発明によれば、加熱によってシリコン基板中の重金属を裏面に凝集させていることから、デバイス後工程、特に、薄型化工程や裏面研磨工程にてシリコン基板の裏面に導入される重金属がデバイス領域に影響を与えることが無くなる。裏面に凝集した重金属はその後除去することが望ましいが、当該重金属が例えばＣｕなどである場合、シリコン基板の裏面に到達すると酸化物を形成して不動態化するため、これを除去することは必ずしも必須でない。
【００１３】
前記凝集工程においては、前記シリコン基板を前記表面側から加熱することが好ましい。これによれば、重金属をシリコン基板の表面に拡散させることなく、シリコン基板の裏面に選択的に拡散させることが可能となる。
【００１４】
本発明による半導体デバイスの製造方法は、前記シリコン基板の裏面に凝集した前記重金属を除去する除去工程をさらに備えることが好ましい。これによれば、汚染物質自体が除去されることから、重金属の拡散によるデバイス領域の汚染をより確実に防止することが可能となる。除去工程は、前記シリコン基板の裏面を洗浄、エッチング又は研磨することにより行うことができる。
【００１５】
本発明において、前記重金属が陽イオンである場合には、前記薄型化工程、前記裏面研磨工程及び凝集工程は、前記シリコン基板の表面にバックグラインド保護テープを貼り付けた状態で行うことが好ましい。しかも、バックグラインド保護テープを貼り付けた状態で、薄型化工程、裏面研磨工程及び凝集工程を連続実行できることから、高い生産性を確保することができる。また、例えば加熱ステージなどを付加するのみで済むことから、装置および設備の変更も最小限となる。
【００１６】
この場合、前記凝集工程においては、前記バックグラインド保護テープの温度が耐熱温度以下となる条件で加熱を行うことが好ましい。バックグラインド保護テープの耐熱温度とは、バックグラインド保護テープが劣化する温度である。薄型化されたシリコンウェーハはバックグラインド保護テープを貼り付けた状態でなければハンドリングが困難であるため、バックグラインド保護テープを用いる場合にはこれが劣化しない温度以下で凝集工程を行う必要があるからである。
【００１７】
特に、前記凝集工程における加熱を１００℃以上２００℃以下の温度で行うことがより好ましい。これによれば、凝集工程を容易にデバイス後工程に組み込ことが可能となる。
【００１８】
また、本発明によるシリコンウェーハの処理装置は、シリコンウェーハの表面にバックグラインド保護テープを貼り付けた状態で、前記シリコンウェーハの裏面を研削又は研磨するグラインダー部と、前記グラインダー部によって裏面が研削又は研磨された前記シリコンウェーハを、前記バックグラインド保護テープ側から加熱する加熱部と、を備えることを特徴とする。
【００１９】
本発明によれば、グラインダー部による研削又は研磨と連続して、加熱部による加熱によってシリコンウェーハ中の重金属を前記シリコン基板の裏面に凝集させることが可能となる。これにより、生産性の低下を抑えつつ、デバイス後工程にて導入される重金属をデバイス領域から隔離することが可能となる。
【００２０】
本発明によるシリコンウェーハの処理装置は、前記グラインダー部による研削又は研磨及び前記加熱部による加熱が行われた前記シリコンウェーハの裏面を洗浄、エッチング又は研磨する重金属除去部をさらに備えることが好ましい。これによれば、グラインダー部による研削又は研磨及び加熱部による加熱と連続して、シリコンウェーハの裏面に凝集した重金属が除去されることから、重金属の拡散によるデバイス領域の汚染をより確実に防止することが可能となる。
【発明の効果】
【００２１】
このように、本発明によれば、デバイス後工程において成膜装置やイオン注入機を用いたり、チップ裏面に物理的ダメージを与えたりすることなく、デバイス後工程、特に、薄型化工程や裏面研磨工程にてシリコン基板の裏面に導入される重金属イオンを除去又は不動態化することができる。これにより、デバイス後工程における製造コストの大幅な増大や、チップの抗折強度の低下を防止しつつ、１００μｍ以下に薄型化される半導体デバイスの歩留まりを高めることが可能となる。
【図面の簡単な説明】
【００２２】
【図１】本発明の好ましい実施形態による半導体デバイス１０構造を示す略断面図である。
【図２】変形例による半導体デバイス１０構造を示す略断面図である。
【図３】半導体デバイス１０を用いたＭＣＰ２０の構造を示す略断面図である。
【図４】半導体デバイス１０の製造方法を大まかに説明するためのフローチャートである。
【図５】デバイス後工程（ステップＳ３０）を説明するためのフローチャートである。
【図６】凝集工程（ステップＳ３３）を説明するためのシリコンウェーハの模式的な断面図である。
【図７】本発明の好ましい実施形態によるシリコンウェーハの処理装置５０の構成を示すブロック図である。
【発明を実施するための形態】
【００２３】
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
【００２４】
図１は、本発明の好ましい実施形態による半導体デバイス１０構造を示す略断面図である。
【００２５】
図１に示すように、本実施形態による半導体デバイス１０は、シリコン基板１１と、シリコン基板１１の表面１１ａ側に設けられたデバイス領域１２によって構成されている。シリコン基板１１の厚みは１００μｍ以下に薄型化されており、これによりＭＣＰへの搭載が好適である。また、シリコン基板１１の裏面１１ｂは鏡面研磨されている。これにより、合計厚みが１００μｍ以下に薄型化されているにもかかわらず、抗折強度が確保されることから、チップの割れが防止される。
【００２６】
シリコン基板１１は、特に限定されるものではないが、ボロンがドーピングされたいわゆるＰ−基板であり、ボロン濃度に基づくシリコン基板１１の比抵抗は１Ω・ｃｍ以上、１００Ω・ｃｍ以下に調整される。また、特に限定されるものではないが、シリコン基板１１の初期酸素濃度は、７×１０１７ａｔｏｍｓ／ｃｍ３以上であることが好ましい。これによれば、熱処理によって形成される酸素析出物がＣｕやＮｉなどの重金属のゲッタリング源として機能するからである。シリコン基板１１に酸素析出物を形成するための酸素析出熱処理は、デバイス前工程を行う前に行っても構わないし、デバイス前工程中における熱プロセスによって代用しても構わない。
【００２７】
デバイス領域１２は、ＭＯＳトランジスタなどの半導体素子や、セルキャパシタなどの受動素子、さらには金属配線などが形成された領域である。このうち、少なくとも半導体素子については、シリコン基板１１の表面１１ａを含む表層部分に形成される。また、金属配線などはシリコン基板１１の表面１１ａよりも上方に形成される。シリコン基板１１のうち、デバイス領域１２とそれ以外の領域との境界は必ずしも明確ではないが、デバイス領域１２の厚みは空乏層の最大深さとして定義することができる。空乏層の最大深さは、デバイス設計によるが、例えば１０μｍ程度である。
【００２８】
デバイス領域１２に形成されるデバイス構成については、半導体デバイス１０の種類によって異なる。例えば、半導体デバイス１０の種類としては、ＭＰＵやＤＳＰなどロジック系のデバイス、ＤＲＡＭやフラッシュメモリなどメモリ系のデバイスが挙げられる。
【００２９】
本実施形態においては、シリコン基板１１内にＣｕ、Ｎｉなどの重金属がほとんど含まれていない。これは、後述する重金属除去工程によって、シリコン基板１１の裏面１１ｂ側から重金属が抽出・除去されているからである。
【００３０】
以上が半導体デバイス１０の構成である。尚、半導体デバイス１０の構成が図１に示す構成に限定されるものではなく、例えば、図２に示すように、シリコン基板１１の表面１１ａにエピタキシャル膜１３が設けられていても構わない。この場合、エピタキシャル膜１３の表層にデバイス領域１２が形成される。このようなエピタキシャル膜１３を用いた場合、シリコン基板１１へのドーパント種やドーパント濃度は特に限定されないが、高濃度のボロンがドーピングされたいわゆるＰ＋基板を用いることが好ましい。これによれば、抽出されなかった重金属が、シリコン基板１１に含まれるボロンによるゲッタリングされる。この場合、ボロンのドーズ量は、１．２×１０１７ａｔｏｍｓ／ｃｍ３以上５．５×１０１９ａｔｏｍｓ／ｃｍ３以下（２ｍΩ・ｃｍ以上２００ｍΩ・ｃｍ以下）とすることが好ましく、４×１０１７ａｔｏｍｓ／ｃｍ３以上１×１０１８ａｔｏｍｓ／ｃｍ３未満（２０ｍΩ・ｃｍ以上１００ｍΩ・ｃｍ以下）とすることがより好ましい。
【００３１】
図３は、薄型化された半導体デバイス１０を用いたＭＣＰ２０の構造を示す略断面図である。図３に示すＭＣＰ２０は、パッケージ基板２１上に４つの半導体デバイス１０が積層された構成を有している。上下に隣接する半導体デバイス１０及びパッケージ基板２１は、接着剤２２によって固定されている。また、半導体デバイス１０とパッケージ基板２１はボンディングワイヤ２３によって接続されており、これにより、各半導体デバイス１０は、パッケージ基板２１に設けられた内部配線（図示せず）を介して外部電極２４に電気的に接続される。また、パッケージ基板２１上には、半導体デバイス１０及びボンディングワイヤ２３を保護するための封止樹脂２５が設けられている。
【００３２】
このような構成を有するＭＣＰ２０においては、１つの半導体デバイス１０の厚みが例えば１００μｍ程度まで薄型化されていることから、ＭＣＰ全体の厚みを例えば１ｍｍ程度まで薄くすること可能となる。このため、モバイル機器など低背化が要求される用途への適用が好適である。
【００３３】
次に、半導体デバイス１０の製造方法についてフローチャートを参照しながら説明する。
【００３４】
図４は、半導体デバイス１０の製造方法を大まかに説明するためのフローチャートである。図４に示すように、半導体デバイス１０の製造工程は、大きく分けてシリコンウェーハの製造工程（ステップＳ１０）、デバイス前工程（ステップＳ２０）、デバイス後工程（ステップＳ３０）の３つに分類される。以下、それぞれの工程について詳細に説明する。
【００３５】
シリコンウェーハの製造工程（ステップＳ１０）は、チョクラルスキー（ＣＺ）法によって引き上げられたシリコンインゴットからシリコンウェーハを切り出すことにより行う。シリコンウェーハの比抵抗については、シリコン融液に添加するボロン量によって調整することができ、初期酸素濃度については、シリコン融液の対流制御などによって調整することができる。また、必要に応じて熱処理を行うことにより、酸素析出物を形成する。また、必要に応じてエピタキシャル膜を形成する。
【００３６】
デバイス前工程（ステップＳ２０）は、シリコン基板１１（又はエピタキシャル膜１３）に半導体素子などを形成する工程であるが、製造される半導体デバイスの種類によって異なることから、その詳細については省略する。半導体デバイスの種類としては、ＭＰＵやＤＳＰなどロジック系の半導体デバイス、ＤＲＡＭやフラッシュメモリなどメモリ系の半導体デバイスが挙げられる。
【００３７】
図５は、デバイス後工程（ステップＳ３０）を説明するためのフローチャートである。
【００３８】
図５に示すように、デバイス後工程においては、まずシリコンウェーハの裏面研削が行われる（ステップＳ３１）。裏面研削は、シリコン基板１１の一部を裏面側から粗研削することにより行い、これにより、シリコン基板１１の厚みを１００μｍ以下に薄型化する。尚、本工程（薄型化工程）は、研削に限らず、エッチングなどによって行うことも可能である。
【００３９】
次に、研削されたシリコン基板１１の裏面を鏡面研磨する（ステップＳ３２）これにより、裏面研削（ステップＳ３１）によって導入されたダメージが除去され、機械的強度が高められる。尚、上述した裏面研削（ステップＳ３１）及び裏面研磨（ステップＳ３２）は、デバイス領域１２を保護すべく、シリコンウェーハ（シリコン基板１１）の表面側にバックグラインド保護テープを貼り付けた状態で行うことが好ましい。
【００４０】
以上の裏面研削工程（ステップＳ３１）及び裏面研磨工程（ステップＳ３２）においては、特にＣｕなどの重金属がシリコン基板１１の裏面１１ｂから侵入することがある。デバイス後工程で導入されるこのような重金属は、次の凝集工程（ステップＳ３３）にてシリコン基板１１の裏面１１ｂに集められる。
【００４１】
図６は、凝集工程（ステップＳ３３）を説明するためのシリコンウェーハの模式的な断面図である。
【００４２】
図６に示すシリコンウェーハ３０は、ウェーハ本体部３１と、その表面３１ａに形成されたデバイス領域３２を有している。ウェーハ本体部３１の厚みは、上述した裏面研削工程によって１００μｍ以下に薄型化されており、さらに、裏面研磨工程（ステップＳ３２）によって裏面３１ｂが鏡面研磨されている。これら裏面研削工程（ステップＳ３１）及び裏面研磨工程（ステップＳ３２）においては、重金属４０がシリコンウェーハ３０内に導入されることがある。このような重金属４０は、凝集工程（ステップＳ３３）によって、図６に示すように裏面３１ｂに集められる。
【００４３】
凝集工程（ステップＳ３３）は、シリコンウェーハ３０を加熱することにより行う。シリコンウェーハ３０を加熱すると、重金属４０はシリコンウェーハ３０の裏面３１ｂ側へ速やかに拡散する。理由は明確でないが、基板表面側に数ｎｍ以上の厚みを有する酸化膜が存在すると基板内部に存在するＣｕイオンは外方拡散できない事が知られている。そして、シリコンウェーハ３０のデバイス領域３２にはシリコン酸化膜などの絶縁物が形成されているためにＣｕイオンは裏面３１ｂ側に優先的に拡散していくものと推察している。
【００４４】
具体的な加熱の方法としては、抵抗加熱、ランプ加熱、誘導加熱、レーザー加熱などが挙げられる。これらによれば、凝集工程（ステップＳ３３）を、裏面研削工程（ステップＳ３１）や裏面研磨工程（ステップＳ３２）を行うラインに容易に組み込むことが可能となる。加熱温度は、１００℃以上２００℃以下であることが好ましい。上限温度はデバイスに影響を与える温度以下であり、バックグラインド保護テープを貼り付けた状態で行う場合には、これが劣化しない温度以下に設定する必要がある。
【００４５】
尚、重金属の凝集に必要な時間は、１分から５分程度で十分である。これは、凝集工程（ステップＳ３３）を行うシリコンウェーハ３０が既に１００μｍ以下に薄型化されているためである。
【００４６】
また、シリコンウェーハ３０を加熱プレートに載置して加熱する場合には、シリコンウェーハ３０の表面３１ａに貼り付けられたバッグラインド保護テープ側から加熱することが好ましい。これも理由が明確でないが、本発明者による実験事実から得られた知見である。すなわち、ホットプレート上にＣｕ汚染された基板を搭載して加熱すると必ず非加熱面側にＣｕが凝集する。これは、ホットプレート面側には十分な酸素が供給できずに拡散してきたＣｕが酸化銅を形成できないためと考えている。また、熱処理炉での酸素雰囲気下の加熱実験では、シリコン基板両面に十分な酸素が供給できるため両面にＣｕが凝集する。これにより、重金属４０の裏面凝集量が多くなる。具体的には、凝集工程（ステップＳ３３）を行う際、シリコンウェーハ３０をバックグラインド保護テープが劣化しない温度以下に加熱することが好ましく、１００℃以上２００℃以下に加熱することが好ましい。これは、現状のテープの耐熱温度は約２００℃であり、これを超える加熱を行うとテープ劣化を引き起こすためである。将来的にテープ耐熱温度が向上しても加熱上限は４００℃以下とする。これは、４００℃を超えるとデバイス領域３２がダメージを受けるおそれがあるからである。これに対し、４００℃以下の加熱であれば、デバイス領域３２がダメージを受けるおそれはほとんどなくなる。また、シリコンウェーハ３０の内部に捕獲されたＣｕイオンは、室温で放置しても徐々に酸素析出物から放出され表面に拡散する性質があることから、加熱温度が１００℃以上であれば、さらに拡散促進効果が得られる。
【００４７】
次に、シリコンウェーハ３０の裏面３１ｂに凝集させた重金属イオンを除去する（ステップＳ３４）。重金属イオンの除去は、裏面３１ｂを洗浄するか、エッチング又は研磨によって汚染層自体を除去することより行うことができる。これによれば、汚染物質自体が除去されることから、重金属の拡散によるデバイス領域の汚染をより確実に防止することが可能となる。特に凝集工程（ステップＳ３３）で裏面３１ｂに拡散してきたＣｕは、希ＨＦ水溶液で洗浄すれば簡単に除去可能である。
【００４８】
尚、本発明において、重金属の除去工程（ステップＳ３４）を行うことは必須でない。これは、凝集させた重金属が例えばＣｕである場合、シリコンウェーハ３０の裏面３１ｂに到達すると酸化物を形成して不動態化するからである。但し、デバイス領域３２の汚染をより確実に防止するためには、重金属の除去工程（ステップＳ３４）を行うことが非常に好ましい。
【００４９】
次に、シリコンウェーハをダイシングすることにより、チップごとに個片化する（ステップＳ３５）。これにより、個片化されたチップ（半導体デバイス１０）が完成する。
【００５０】
その後は、個片化された半導体デバイス１０をパッケージ基板などに搭載し、ワイヤーボンディングや樹脂封止などを行えば、ＭＣＰが完成する（ステップＳ３６）。
【００５１】
このように、本実施形態においては、裏面研削工程（ステップＳ３１）及び裏面研磨工程（ステップＳ３２）において導入された重金属イオンが裏面１１ｂ側に凝集された後、これが不動態化又は除去されることから、重金属イオンのデバイス領域１２への拡散が防止される。
【００５２】
図７は、本発明の好ましい実施形態によるシリコンウェーハの処理装置５０の構成を示すブロック図である。この処理装置５０は、裏面研削工程（ステップＳ３１）又は裏面研磨工程（ステップＳ３２）から重金属の除去工程（ステップＳ３４）までを連続実行する装置である。
【００５３】
図７に示す処理装置５０は、グラインダー部５１、加熱部５２及び重金属除去部５３を含んでおり、処理対象となるシリコンウェーハはグラインダー部５１にロードされ、重金属除去部５３からアンロードされる。
【００５４】
グラインダー部５１は、シリコンウェーハ３０の表面３１ａにバックグラインド保護テープを貼り付けた状態で、シリコンウェーハ３０の裏面３１ｂを研削又は研磨する装置部分である。すなわち、グラインダー部５１は、裏面研削工程（ステップＳ３１）及び裏面研磨工程（ステップＳ３２）の一方又は両方を行う装置部分である。
【００５５】
加熱部５２は、グラインダー部５１によって裏面が研削又は研磨されたシリコンウェーハ３０を、バックグラインド保護テープ側から加熱する装置部分である。すなわち、加熱部５２は、凝集工程（ステップＳ３３）を行う装置部分である。加熱部５２の具体的な構成については特に限定されず、ホットプレート、加熱ボックスなどを用いることができる。熱源についても特に限定されず、抵抗体、ランプ、誘導コイル、レーザーなどを用いることができる。加熱中におけるシリコンウェーハ３０の保持方法としては、ホットプレートを用いる場合はそのまま載置すれば良く、レーザーなどを用いる場合には、裏面３１ｂ側をピンなどで支持すればよい。また、図に示していないが、研削又は研磨面を水洗する装置を備え、その後凝集工程を行うことが好ましい。
【００５６】
重金属除去部５３は、加熱部５２による加熱が行われたシリコンウェーハ３０の裏面３１ｂを洗浄、エッチング又は研磨する装置部分である。すなわち、重金属除去部５３は、重金属の除去工程（ステップＳ３４）を行う装置部分である。重金属除去部５３の具体的な構成については特に限定されず、フッ酸を用いた洗浄装置、エッチング装置、研磨装置などを用いることができる。
【００５７】
このようなシリコンウェーハの処理装置５０を用いれば、シリコンウェーハ３０の表面３１ａにバックグラインド保護テープを貼り付けた状態で、裏面研削工程（ステップＳ３１）又は裏面研磨工程（ステップＳ３２）から重金属の除去工程（ステップＳ３４）までの工程を連続実行することができることから、高い生産性を確保することができる。
【００５８】
以上説明したように、本実施形態によれば、重金属イオンを凝集した後これを除去又は不動態化していることから、裏面が鏡面研磨された半導体デバイス１０の機械的強度を確保しつつ、デバイス領域の汚染を防止することが可能となる。
【００５９】
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【実施例】
【００６０】
［比較例１］
直径１５０ｍｍ、厚み５７５μｍ、初期酸素濃度が１．３×１０１８ａｔｏｍｓ／ｃｍ３、比抵抗が２０Ω・ｃｍに調整されたボロンドープのＣＺウェーハを複数用意した。これらウェーハの表面にバックグラインド保護テープを貼り付けた状態で、ウェーハの裏面を研削し、厚みを２００μｍに薄型化した。次に、２０ｐｐｂのＣｕを含むスラリーを用い、ＣＭＰ装置にてウェーハの裏面を３μｍ研磨した。そして、洗浄を施し研削屑など除去することにより、比較例１のサンプルを作製した。
【００６１】
［実施例１］
比較例１のサンプルの一つを１００℃に加熱したホットプレート上にウェーハの研磨面側が非加熱面になるように設置し、２分間保持した。これにより、実施例１のサンプルを得た。
【００６２】
［実施例２］
実施例１と同様に加熱を行い、更に枚葉用洗浄機にて０．５％フッ酸水溶液にて１分間洗浄した。これにより、実施例２のサンプルを得た。
【００６３】
［評価１］
全てのサンプルについて、フッ酸水溶液からなる試薬を上記裏面側に滴下させ表面自然酸化膜を溶解した後に、液を回収した。その回収液のＣｕ濃度を評価した。
その結果、比較例ではＣｕ濃度が２×１０９ａｔｏｍｓ／ｃｍ２、実施例１ではＣｕ濃度が１．２×１０１１ａｔｏｍｓ／ｃｍ２、実施例２ではＣｕ濃度が２×１０９ａｔｏｍｓ／ｃｍ２であった。
【００６４】
［評価２］
評価１を行った後、各サンプルを３０日間放置して、再度評価１と同様の評価を実施した。
結果、比較例ではＣｕ濃度が９×１０１０ａｔｏｍｓ／ｃｍ２、実施例１，２ではＣｕ濃度が１×１０９ａｔｏｍｓ／ｃｍ２以下であった。
【００６５】
［考察］
このように、比較例１のサンプルは評価１ではＣｕ濃度が低かったが、３０日間放置した評価２では高濃度のＣｕが検出されている。これにより、シリコン基板内にＣｕが存在していた事がわかる。
一方、実施例１のサンプルにおいては、シリコン基板内部に存在したＣｕが全て裏面側に凝集したことが評価１から分かる。また、この凝集したＣｕは酸化銅である事がわかっており不動態化する。
実施例２のサンプルでは０．５％フッ酸水溶液による洗浄で完全にＣｕが除去されたため、評価１と２で殆どＣｕが検出されなかったものと考えられる。
【符号の説明】
【００６６】
１０      半導体デバイス
１１      シリコン基板
１１ａ    シリコン基板の表面
１１ｂ    シリコン基板の裏面
１２      デバイス領域
１３      エピタキシャル膜
２０      ＭＣＰ
２１      パッケージ基板
２２      接着剤
２３      ボンディングワイヤ
２４      外部電極
２５      封止樹脂
３０      シリコンウェーハ
３１      ウェーハ本体部
３１ａ    シリコンウェーハの表面
３１ｂ    シリコンウェーハの裏面
３２      デバイス領域
４０      重金属
５０      シリコンウェーハの処理装置
５１      グラインダー部
５２      加熱部
５３      重金属除去部
【図１】
2010283293.tif 000003
【図２】
2010283293.tif 000004
【図３】
2010283293.tif 000005
【図４】
2010283293.tif 000006
【図５】
2010283293.tif 000007
【図６】
2010283293.tif 000008
【図７】
2010283293.tif 000009