(57)【要約】【課題】駆動用トランジスタの閾電圧補正動作を時分割的に行った場合にも、破綻の生じることがない表示装置を提供する。【解決手段】サンプリング用トランジスタＴ１は、信号線ＳＬが基準電位Ｖｏｆｓで給電線ＤＳ（Ｎ）が低電位Ｖｓｓのとき、駆動用トランジスタＴ２のゲート・ソース間電圧Ｖｇｓを閾電圧Ｖｔｈを超える電圧にセットする準備動作を行い、続いて給電線ＤＳ（Ｎ）が高電位Ｖｃｃになった時、駆動用トランジスタＴ２のＶｇｓがＶｔｈとなるように保持容量Ｃ１を放電する補正動作を行い、その後信号電位Ｖｓｉｇを保持容量Ｃ１に保持する書込動作を行う。ドライブスキャナ５は、当行の画素２で補正動作から書込動作が行われる間に、前行の給電線ＤＳ（Ｎ−１）を高電位Ｖｃｃと第３の電位Ｖｐとの間で切換えて、駆動用トランジスタＴ２のソースＳにカップリング電圧を入れる。【選択図】図１４
2010091640.tif 000002
【特許請求の範囲】
【請求項１】
画素アレイ部と駆動部とを有し、
前記画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に行列状に配された画素と、該走査線と平行に配された給電線とを備え、
前記駆動部は、列状の信号線に基準電位と信号電位とで交互に切り替わる駆動信号を供給する信号セレクタと、行状の走査線に順次制御信号を供給するライトスキャナと、各給電線に第１の電位である高電位と第２の電位である低電位で切り換わる電源電圧を供給するドライブスキャナとを有し、
前記画素は、一方の電流端が信号線に接続し制御端が走査線に接続したサンプリング用トランジスタと、ドレイン側となる電流端が給電線に接続しゲートとなる制御端が該サンプリング用トランジスタの他方の電流端に接続した駆動用トランジスタと、該駆動用トランジスタのソース側となる電流端に接続した発光素子と、該駆動用トランジスタのソースとゲートとの間に接続した保持容量と、該駆動用トランジスタのソースと前の行の給電線との間に接続した補助容量とを有し、
前記サンプリング用トランジスタは、信号線が基準電位で給電線が低電位のとき、制御信号に応じてオンし該駆動用トランジスタのゲート・ソース間電圧を駆動用トランジスタの閾電圧を超える電圧にセットする準備動作を行い、
続いて信号線が基準電位で給電線が高電位のとき、制御信号に応じてオンし該駆動用トランジスタのゲート・ソース間電圧がその閾電圧となるように該保持容量を放電する補正動作を行い、
その後、信号線が信号電位で給電線が高電位のとき、制御信号に応じてオンし該信号電位を該保持容量に保持する書込動作を行い、
前記ドライブスキャナは、当行の画素で補正動作から書込動作が行われる間に、前行の給電線を高電位と第３の電位との間で切換えて、駆動用トランジスタのソースにカップリング電圧を入れる表示装置。
【請求項２】
前記サンプリング用トランジスタは、該補正動作を時分割的に複数回繰り返し、
前記ドライブスキャナは、少なくとも一回の補正動作の後、前行の給電線を高電位と第３の電位との間で切換えて、駆動用トランジスタのソースにカップリング電圧を印加する請求項１記載の表示装置。
【請求項３】
前記ドライブスキャナは、駆動用トランジスタのソースにカップリング電圧を印加して、駆動用トランジスタのゲートとソース間の電圧を閾電圧以下にする請求項２記載の表示装置。
【請求項４】
前記ドライブスキャナは、補正動作の後前行の給電線を高電位と第３の電位との間で切換えて、駆動用トランジスタのソースに正のカップリング電圧を印加した後、次の補正動作の開始時においてサンプリング用トランジスタをオンした状態で前行の給電線を第３の電位と高電位との間で切換えて、駆動用トランジスタのソースに負のカップリング電圧を入れる請求項２記載の表示装置。
【請求項５】
前記ドライブスキャナは、高電位よりも高い第３の電位を用い、前行の給電線を高電位から第３の電位に切換えて、駆動用トランジスタのソースに正のカップリング電圧を印加した後、前行の給電線を第３の電位から高電位に切換えて駆動用トランジスタのソースに負のカップリング電圧を入れる請求項４記載の表示装置。
【請求項６】
画素アレイ部と駆動部とを有し、前記画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に行列状に配された画素と、該走査線と平行に配された給電線とを備え、前記駆動部は、列状の信号線に基準電位と信号電位とで交互に切り替わる駆動信号を供給する信号セレクタと、行状の走査線に順次制御信号を供給するライトスキャナと、各給電線に第１の電位である高電位と第２の電位である低電位で切り換わる電源電圧を供給するドライブスキャナとを有し、前記画素は、一方の電流端が信号線に接続し制御端が走査線に接続したサンプリング用トランジスタと、ドレイン側となる電流端が給電線に接続しゲートとなる制御端が該サンプリング用トランジスタの他方の電流端に接続した駆動用トランジスタと、該駆動用トランジスタのソース側となる電流端に接続した発光素子と、該駆動用トランジスタのソースとゲートとの間に接続した保持容量と、該駆動用トランジスタのソースと前の行の給電線との間に接続した補助容量とを有する表示装置を駆動するため、
前記サンプリング用トランジスタは、信号線が基準電位で給電線が低電位のとき、制御信号に応じてオンし該駆動用トランジスタのゲート・ソース間電圧を駆動用トランジスタの閾電圧を超える電圧にセットする準備動作を行い、
続いて信号線が基準電位で給電線が高電位のとき、制御信号に応じてオンし該駆動用トランジスタのゲート・ソース間電圧がその閾電圧となるように該保持容量を放電する補正動作を行い、
その後、信号線が信号電位で給電線が高電位のとき、制御信号に応じてオンし該信号電位を該保持容量に保持する書込動作を行い、
前記ドライブスキャナは、当行の画素で補正動作から書込動作が行われる間に、前行の給電線を高電位と第３の電位との間で切換えて、駆動用トランジスタのソースにカップリング電圧を入れる表示装置の駆動方法。
【請求項７】
本体部と、該本体部から出力された情報を表示する表示部とを有し、
前記表示部は、画素アレイ部と駆動部とを有し、
前記画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に行列状に配された画素と、該走査線と平行に配された給電線とを備え、
前記駆動部は、列状の信号線に基準電位と信号電位とで交互に切り替わる駆動信号を供給する信号セレクタと、行状の走査線に順次制御信号を供給するライトスキャナと、各給電線に第１の電位である高電位と第２の電位である低電位で切り換わる電源電圧を供給するドライブスキャナとを有し、
前記画素は、一方の電流端が信号線に接続し制御端が走査線に接続したサンプリング用トランジスタと、ドレイン側となる電流端が給電線に接続しゲートとなる制御端が該サンプリング用トランジスタの他方の電流端に接続した駆動用トランジスタと、該駆動用トランジスタのソース側となる電流端に接続した発光素子と、該駆動用トランジスタのソースとゲートとの間に接続した保持容量と、該駆動用トランジスタのソースと前の行の給電線との間に接続した補助容量とを有し、
前記サンプリング用トランジスタは、信号線が基準電位で給電線が低電位のとき、制御信号に応じてオンし該駆動用トランジスタのゲート・ソース間電圧を駆動用トランジスタの閾電圧を超える電圧にセットする準備動作を行い、
続いて信号線が基準電位で給電線が高電位のとき、制御信号に応じてオンし該駆動用トランジスタのゲート・ソース間電圧がその閾電圧となるように該保持容量を放電する補正動作を行い、
その後、信号線が信号電位で給電線が高電位のとき、制御信号に応じてオンし該信号電位を該保持容量に保持する書込動作を行い、
前記ドライブスキャナは、当行の画素で補正動作から書込動作が行われる間に、前行の給電線を高電位と第３の電位との間で切換えて、駆動用トランジスタのソースにカップリング電圧を入れる電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置及びその駆動方法に関する。またこのような表示装置を備えた電子機器に関する。
【背景技術】
【０００２】
発光素子として有機ＥＬデバイスを用いた平面自発光型の表示装置の開発が近年盛んになっている。有機ＥＬデバイスは有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ＥＬデバイスは印加電圧が１０Ｖ以下で駆動するため低消費電力である。また有機ＥＬデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。さらに有機ＥＬデバイスの応答速度は数μｓ程度と非常に高速であるので、動画表示時の残像が発生しない。
【０００３】
有機ＥＬデバイスを画素に用いた平面自発光型の表示装置の中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型の表示装置の開発が盛んである。アクティブマトリクス型平面自発光表示装置は、例えば以下の特許文献１ないし３に記載されている。
【特許文献１】特開２００４−２９５１３１
【特許文献２】特開２００６−２５１６３１
【特許文献３】特開２００７−３１０３１１
【０００４】
図２５は従来のアクティブマトリクス型表示装置の一例を示す模式的な回路図である。表示装置は画素アレイ部１と周辺の駆動部とで構成されている。駆動部は水平セレクタ３とライトスキャナ４を備えている。画素アレイ部１は列状の信号線ＳＬと行状の走査線ＷＳを備えている。各信号線ＳＬと走査線ＷＳの交差する部分に画素２が配されている。図では理解を容易にするため、１個の画素２のみを表してある。ライトスキャナ４はシフトレジスタを備えており、外部から供給されるクロック信号ｃｋに応じて動作し同じく外部から供給されるスタートパルスｓｐを順次転送することで、走査線ＷＳに順次制御信号を出力する。水平セレクタ３はライトスキャナ４側の線順次走査に合わせて映像信号を信号線ＳＬに供給する。
【０００５】
画素２はサンプリング用トランジスタＴ１と駆動用トランジスタＴ２と保持容量Ｃ１と発光素子ＥＬとで構成されている。駆動用トランジスタＴ２はＰチャネル型であり、その一方の電流端であるソースは電源ラインに接続し、他方の電流端であるドレインは発光素子ＥＬに接続している。駆動用トランジスタＴ２の制御端であるゲートはサンプリング用トランジスタＴ１を介して信号線ＳＬに接続している。サンプリング用トランジスタＴ１はライトスキャナ４から供給される制御信号に応じて導通し、信号線ＳＬから供給される映像信号をサンプリングして保持容量Ｃ１に書き込む。駆動用トランジスタＴ２は保持容量Ｃ１に書き込まれた映像信号をゲート電圧Ｖｇｓとしてそのゲートに受け、ドレイン電流Ｉｄｓを発光素子ＥＬに流す。これにより発光素子ＥＬは映像信号に応じた輝度で発光する。ゲート電圧Ｖｇｓは、ソースを基準にしたゲートの電位を表している。
【０００６】
駆動用トランジスタＴ２は飽和領域で動作し、ゲート電圧Ｖｇｓとドレイン電流Ｉｄｓの関係は以下の特性式で表される。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）２
ここでμは駆動用トランジスタの移動度、Ｗは駆動用トランジスタのチャネル幅、Ｌは同じくチャネル長、Ｃｏｘは同じく単位面積あたりのゲート絶縁膜容量、Ｖｔｈは同じく閾電圧である。この特性式から明らかなように駆動用トランジスタＴ２は飽和領域で動作するとき、ゲート電圧Ｖｇｓに応じてドレイン電流Ｉｄｓを供給する定電流源として機能する。
【０００７】
図２６は、発光素子ＥＬの電圧／電流特性を示すグラフである。横軸にアノード電圧Ｖを示し、縦軸に駆動電流Ｉｄｓをとってある。なお発光素子ＥＬのアノード電圧は駆動用トランジスタＴ２のドレイン電圧となっている。発光素子ＥＬは電流／電圧特性が経時変化し、特性カーブが時間の経過と共に寝ていく傾向にある。このため駆動電流Ｉｄｓが一定であってもアノード電圧（ドレイン電圧）Ｖが変化してくる。その点、図２５に示した画素回路２は駆動用トランジスタＴ２が飽和領域で動作し、ドレイン電圧の変動に関わらずゲートで電圧Ｖｇｓに応じた駆動電流Ｉｄｓを流すことができるので、発光素子ＥＬの特性経時変化に関わらず発光輝度を一定に保つことが可能である。
【０００８】
図２７は、従来の画素回路の他の例を示す回路図である。先に示した図２５の画素回路と異なる点は、駆動用トランジスタＴ２がＰチャネル型からＮチャネル型に変わっていることである。回路の製造プロセス上は、画素を構成する全てのトランジスタをＮチャネル型にすることが有利である場合が多い。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
図２５や図２７に示した従来の画素回路は、駆動用トランジスタＴ２を飽和領域で動作させて、発光素子ＥＬに供給する駆動電流を制御している。しかしながら、駆動用トランジスタとして用いられる薄膜トランジスタは、その閾電圧Ｖｔｈにばらつきがある。上述のトランジスタ特性式から明らかなように、閾電圧Ｖｔｈにばらつきがあると、出力電流Ｉｄｓがばらつくため、画面のユニフォーミティを損なう。このため、従来から各画素内に、駆動用トランジスタの閾電圧補正機能を組み込んだ構成が提案されている。
【００１０】
図２５や図２７に示した画素回路は、基本的に２個のトランジスタと１個の容量と１個の発光素子とで構成されている。この様に比較的単純な回路構成で、閾電圧補正機能を画素に組み込む場合、信号線の電位や電源電位を切換えながらサンプリング用トランジスタをオンオフ制御する必要があり、動作シーケンスが複雑になる。また画素数が増えて表示動作が高速になると、１回の補正動作では閾電圧補正が完了せず、複数の水平期間に分けて閾電圧補正動作を時分割的に行う必要があり、動作シーケンスが益々複雑化する。
【００１１】
閾電圧補正動作のためのシーケンスが複雑化するにつれ、動作中に破綻が生じる恐れがあり、閾電圧補正が画素によってはうまくかからないことがある。このため画面のユニフォーミティを損なうという課題がある。
【課題を解決するための手段】
【００１２】
上述した従来の技術の課題に鑑み、本発明は閾電圧補正動作を時分割的に行った場合にも、破綻の生じることがない表示装置を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明にかかる表示装置は、画素アレイ部と駆動部とを有する。前記画素アレイ部は、行状に配された走査線と、列状に配された信号線と、各走査線と各信号線とが交差する部分に行列状に配された画素と、該走査線と平行に配された給電線とを備える。前記駆動部は、列状の信号線に基準電位と信号電位とで交互に切り替わる駆動信号を供給する信号セレクタと、行状の走査線に順次制御信号を供給するライトスキャナと、各給電線に第１の電位である高電位と第２の電位である低電位で切り換わる電源電圧を供給するドライブスキャナとを有する。前記画素は、一方の電流端が信号線に接続し制御端が走査線に接続したサンプリング用トランジスタと、ドレイン側となる電流端が給電線に接続しゲートとなる制御端が該サンプリング用トランジスタの他方の電流端に接続した駆動用トランジスタと、該駆動用トランジスタのソース側となる電流端に接続した発光素子と、該駆動用トランジスタのソースとゲートとの間に接続した保持容量と、該駆動用トランジスタのソースと前の行の給電線との間に接続した補助容量とを有する。前記サンプリング用トランジスタは、信号線が基準電位で給電線が低電位のとき、制御信号に応じてオンし該駆動用トランジスタのゲート・ソース間電圧を駆動用トランジスタの閾電圧を超える電圧にセットする準備動作を行い、続いて信号線が基準電位で給電線が高電位のとき、制御信号に応じてオンし該駆動用トランジスタのゲート・ソース間電圧がその閾電圧となるように該保持容量を放電する補正動作を行い、その後、信号線が信号電位で給電線が高電位のとき、制御信号に応じてオンし該信号電位を該保持容量に保持する書込動作を行い、前記ドライブスキャナは、当行の画素で補正動作から書込動作が行われる間に、前行の給電線を高電位と第３の電位との間で切換えて、駆動用トランジスタのソースにカップリング電圧を入れる。
【００１３】
好ましくは、前記サンプリング用トランジスタは、該補正動作を時分割的に複数回繰り返し、前記ドライブスキャナは、少なくとも一回の補正動作の後、前行の給電線を高電位と第３の電位との間で切換えて、駆動用トランジスタのソースにカップリング電圧を印加する。前記ドライブスキャナは、駆動用トランジスタのソースにカップリング電圧を印加して、駆動用トランジスタのゲートとソース間の電圧を閾電圧以下にする。前記ドライブスキャナは、補正動作の後前行の給電線を高電位と第３の電位との間で切換えて、駆動用トランジスタのソースに正のカップリング電圧を印加した後、次の補正動作の開始時においてサンプリング用トランジスタをオンした状態で前行の給電線を第３の電位と高電位との間で切換えて、駆動用トランジスタのソースに負のカップリング電圧を入れる。前記ドライブスキャナは、高電位よりも高い第３の電位を用い、前行の給電線を高電位から第３の電位に切換えて、駆動用トランジスタのソースに正のカップリング電圧を印加した後、前行の給電線を第３の電位から高電位に切換えて駆動用トランジスタのソースに負のカップリング電圧を入れる。
【発明の効果】
【００１４】
本発明よれば、前行（前段）の給電線（電源ライン）と駆動用トランジスタのソース（即ち発光素子のアノード）との間に補助容量を挿入している。この補助容量を利用することで、時分割的に行う閾電圧補正動作に破綻が生じないようにしている。即ち自段で１回の分割補正動作が終了する前に、前段の電源ラインを正側に変化させることで、駆動用トランジスタのソースに正側のカップリングを入力する。これにより次の分割閾電圧補正動作に入る前に、一旦駆動用トランジスタのゲートソース間電圧を閾電圧より小さくすることができる。前後して２回行われる時分割補正駆動の間に、この様なゲートソース間電圧の圧縮動作を入れることで破綻がなくなり、一連の時分割閾電圧補正動作を正常に行うことが可能になる。この結果各画素において駆動用トランジスタの閾電圧の補正が正常に行えるので、ムラやスジのない均一な画質を得ることが可能である。
【発明を実施するための最良の形態】
【００１５】
以下図面を参照して本発明の実施の形態を詳細に説明する。図１は表示装置の全体構成を示すブロック図である。但しこの表示装置は参考例であって、本発明の基礎になった先行開発にかかるものである。本発明の背景を明らかにし且理解を容易にするため、まずこの参考例を本発明の説明の一部として以下に説明する。図示するように、本表示装置は画素アレイ部１とこれを駆動する駆動部（３，４，５）とからなる。画素アレイ部１は、行状の走査線ＷＳと、列状の信号線ＳＬと、両者が交差する部分に配された行列状の画素２と、各画素２の各行に対応して配された電源ラインである給電線ＤＳとを備えている。駆動部（３，４，５）は、各走査線ＷＳに順次制御信号を供給して画素２を行単位で線順次走査する制御用スキャナ（ライトスキャナ）４と、この線順次走査に合わせて各給電線ＤＳに第１電位と第２電位で切換る電源電圧を供給する電源スキャナ（ドライブスキャナ）５と、この線順次走査に合わせて列状の信号線ＳＬに映像信号となる信号電位と基準電位を供給する信号セレクタ（水平セレクタ）３とを備えている。なおライトスキャナ４は外部から供給されるクロック信号ＷＳｃｋに応じて動作し同じく外部から供給されるスタートパルスＷＳｓｐを順次転送することで、各走査線ＷＳに制御信号を出力している。ドライブスキャナ５は外部から供給されるクロック信号ＤＳｃｋに応じて動作し、同じく外部から供給されるスタートパルスＤＳｓｐを順次転送することで、給電線ＤＳの電位を線順次で切換えている。
【００１６】
図２は、図１に示した表示装置に含まれる画素２の具体的な構成を示す回路図である。図示するように本画素回路２は、有機ＥＬデバイスなどで代表される２端子型（ダイオード型）の発光素子ＥＬと、Ｎチャネル型のサンプリング用トランジスタＴ１と、同じくＮチャネル型の駆動用トランジスタＴ２と、薄膜タイプの保持容量Ｃ１とで構成されている。サンプリング用トランジスタＴ１はその制御端であるゲートが走査線ＷＳに接続し、その一対の電流端であるソース及びドレインの一方が信号線ＳＬに接続し、他方が駆動用トランジスタＴ２のゲートＧに接続している。駆動用トランジスタＴ２は、そのソース及びドレインの一方が発光素子ＥＬに接続し、他方が給電線ＤＳに接続している。本形態は駆動用トランジスタＴ２がＮチャネル型であり、その片方の電流端であるドレイン側が給電線ＤＳに接続し、もう片方の電流端であるソースＳ側が発光素子ＥＬのアノード側に接続している。発光素子ＥＬのカソードは所定のカソード電位Ｖｃａｔに固定されている。保持容量Ｃ１は駆動用トランジスタＴ２の電流端であるソースＳと制御端であるゲートＧとの間に接続している。かかる構成を有する画素２に対して、制御用スキャナ（ライトスキャナ）４は、走査線ＷＳを低電位と高電位の間で切り換えることで順次制御信号を出力し、画素２を行単位で線順次走査する。電源スキャナ（ドライブスキャナ）５は、線順次走査に合わせて各給電線ＤＳに第１電位Ｖｃｃと第２電位Ｖｓｓで切換る電源電圧を供給している。Ｖｃｃは高電位で、Ｖｓｓは低電位である。信号セレクタ（水平セレクタ３）は、線順次走査に合わせて列状の信号線ＳＬに映像信号となる信号電位Ｖｓｉｇと基準電位Ｖｏｆｓを供給している。
【００１７】
かかる構成において、サンプリング用トランジスタＴ１は、映像信号が基準電位Ｖｏｆｓから信号電位Ｖｓｉｇに立上る第１タイミングの後、制御信号が立上る第２タイミングから制御信号が立下ってオフする第３タイミングまでのサンプリング期間（第２タイミングから第３タイミングまでの間）に、信号電位Ｖｓｉｇをサンプリングして保持容量Ｃ１に書き込む。この時同時に駆動用トランジスタＴ２に流れる電流を保持容量Ｃ１に負帰還して駆動用トランジスタＴ２の移動度μに対する補正を保持容量Ｃ１に書き込まれた信号電位にかける。即ち第２タイミングから第３タイミングまでのサンプリング期間が、駆動用トランジスタＴ２に流れる電流を保持容量Ｃ１に負帰還する移動度補正期間にもなっている。
【００１８】
図２に示した画素回路は、上述した移動度補正機能に加え閾電圧補正機能も備えている。即ち電源スキャナ（ドライブスキャナ）５はサンプリング用トランジスタＴ１が信号電位Ｖｓｉｇをサンプリングする前に、第１タイミングで給電線ＤＳを第１電位Ｖｃｃから第２電位Ｖｓｓに切り換える。制御用スキャナ（ライトスキャナ）４は、同じくサンプリング用トランジスタＴ１が信号電位Ｖｓｉｇをサンプリングする前に、第２タイミングでサンプリング用トランジスタＴ１を導通させて信号線ＳＬから基準電位Ｖｏｆｓを駆動用トランジスタＴ２のゲートＧに印加すると共に、駆動用トランジスタＴ２のソースＳを第２電位Ｖｓｓにセットする。電源スキャナ（ドライブスキャナ）５は、第２タイミングの後の第３タイミングで、給電線ＤＳを第２電位Ｖｓｓから第１電位Ｖｃｃに切り換えて、駆動用トランジスタＴ２の閾電圧Ｖｔｈに相当する電圧を保持容量Ｃ１に保持しておく。かかる閾電圧補正機能より、本表示装置は画素毎にばらつく駆動用トランジスタＴ２の閾電圧Ｖｔｈの影響をキャンセルすることができる。なお、第１タイミングと第２タイミングの前後は問わない。
【００１９】
図２に示した画素回路２はさらにブートストラップ機能も備えている。即ちライトスキャナ４は、保持容量Ｃ１に信号電位Ｖｓｉｇが保持された時点で、サンプリング用トランジスタＴ１を非導通状態にして駆動用トランジスタＴ２のゲートＧを信号線ＳＬから電気的に切り離し、以って駆動用トランジスタＴ２のソース電位の変動にゲート電位が連動しゲートＧとソースＳ間の電圧Ｖｇｓを一定に維持する。発光素子ＥＬの電流／電圧特性が経時変動しても、ゲート電圧Ｖｇｓを一定に維持することができ、輝度の変化が生じない。
【００２０】
図３は、図２に示した画素の動作説明に供するタイミングチャートである。このタイミングチャートは時間軸を共通にして、走査線ＷＳの電位変化、給電線（電源ライン）ＤＳの電位変化、信号線ＳＬの電位変化を表してある。走査線ＷＳの電位変化は制御信号を表し、サンプリング用トランジスタＴ１の開閉制御を行っている。給電線ＤＳの電位変化は、電源電圧Ｖｃｃ，Ｖｓｓの切換えを表している。また信号線ＳＬの電位変化は入力信号の信号電位Ｖｓｉｇと基準電位Ｖｏｆｓの切換えを表している。またこれらの電位変化と並行に、駆動用トランジスタＴ２のゲートＧ及びソースＳの電位変化も表している。前述したようにゲートＧとソースＳの電位差がＶｇｓである。
【００２１】
このタイミングチャートは画素の動作の遷移に合わせて期間を（１）〜（７）のように便宜的に区切ってある。当該フィールドに入る直前の期間（１）では発光素子ＥＬが発光状態にある。その後線順次走査の新しいフィールドに入ってまず最初の期間（２）で給電線ＤＳを第１電位Ｖｃｃから第２電位Ｖｓｓに切り換える。次の期間（３）に進み入力信号をＶｓｉｇからＶｏｆｓに切り換える。さらに次の期間（４）でサンプリング用トランジスタＴ１をオンする。この期間（２）〜（４）で駆動用トランジスタＴ２のゲート電圧及びソース電圧を初期化する。その期間（２）〜（４）は閾電圧補正のための準備期間であり、駆動用トランジスタＴ２のゲートＧがＶｏｆｓに初期化される一方、ソースＳがＶｓｓに初期化される。続いて閾値補正期間（５）で実際に閾電圧補正動作が行われ、駆動用トランジスタＴ２のゲートＧとソースＳとの間に閾電圧Ｖｔｈに相当する電圧が保持される。実際にはＶｔｈに相当する電圧が、駆動用トランジスタＴ２のゲートＧとソースＳとの間に接続された保持容量Ｃ１に書き込まれることになる。
【００２２】
図３に示した参考例では、閾値補正期間（５）は３回に分けており、時分割的に閾電圧補正動作を行っている。各閾電圧補正期間（５）の間には待機期間（５ａ）が挿入されている。この様に閾電圧補正期間（５）を分割して閾電圧補正動作を複数回繰り返すことにより、Ｖｔｈに相当する電圧を保持容量Ｃ１に書き込むようにしている。
【００２３】
この後、書込動作期間／移動度補正期間（６）に進む。ここで映像信号の信号電位ＶｓｉｇがＶｔｈに足し込まれる形で保持容量Ｃ１に書き込まれると共に、移動度補正用の電圧ΔＶが保持容量Ｃ１に保持された電圧から差し引かれる。この書込み期間／移動度補正期間（６）では、信号線ＳＬが信号電位Ｖｓｉｇにある時間帯にサンプリング用トランジスタＴ１を導通状態にする必要がある。この後発光期間（７）に進み、信号電位Ｖｓｉｇに応じた輝度で発光素子が発光する。その際信号電位Ｖｓｉｇは閾電圧Ｖｔｈに相当する電圧と移動度補正用の電圧ΔＶとによって調整されているため、発光素子ＥＬの発光輝度は駆動用トランジスタＴ２の閾電圧Ｖｔｈや移動度μのばらつきの影響を受けることはない。なお発光期間（７）の最初でブートストラップ動作が行われ、駆動用トランジスタＴ２のゲートＧ／ソースＳ間電圧Ｖｇｓを一定に維持したまま、駆動用トランジスタＴ２のゲート電位及びソース電位が上昇する。
【００２４】
引き続き図４〜図１２を参照して、図２に示した画素回路の動作を詳細に説明する。まず図４に示したように発光期間（１）では、電源電位がＶｃｃにセットされ、サンプリング用トランジスタＴ１はオフしている。このとき駆動用トランジスタＴ２は飽和領域で動作するようにセットされているため、発光素子ＥＬに流れる駆動電流Ｉｄｓは駆動用トランジスタＴ２のゲートＧ／ソースＳ間に印加される電圧Ｖｇｓに応じて、前述したトランジスタ特性式で示される値を取る。
【００２５】
続いて図５に示すように準備期間（２），（３）に入ると給電線（電源ライン）の電位をＶｓｓにする。このときＶｓｓは発光素子ＥＬの閾電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和よりも小さくなるように設定している。即ちＶｓｓ＜Ｖｔｈｅｌ＋Ｖｃａｔであるので、発光素子ＥＬは消灯し、電源ライン側が駆動用トランジスタＴ２のソースとなる。このとき発光素子ＥＬのアノードはＶｓｓに充電される。
【００２６】
さらに図６に示すように次の準備期間（４）に入ると、信号線ＳＬの電位がＶｏｆｓになる一方サンプリング用トランジスタＴ１がオンして、駆動用トランジスタＴ２のゲート電位をＶｏｆｓとする。この様にして発光時における駆動用トランジスタＴ２のソースＳ及びゲートＧが初期化され、このときのゲートソース間電圧ＶｇｓはＶｏｆｓ−Ｖｓｓの値となる。Ｖｇｓ＝Ｖｏｆｓ−Ｖｓｓは駆動用トランジスタＴ２の閾電圧Ｖｔｈよりも大きな値となるように設定されている。この様にＶｇｓ＞Ｖｔｈになるように駆動用トランジスタＴ２を初期化することで、次に来る閾電圧補正動作の準備が完了する。
【００２７】
続いて図７に示すように閾電圧補正期間（５）に進むと、給電線ＤＳ（電源ライン）の電位がＶｃｃに戻る。電源電圧をＶｃｃとすることで発光素子ＥＬのアノードが駆動用トランジスタＴ２のソースＳとなり、図示のように電流が流れる。このとき発光素子ＥＬの等価回路は図示のようにダイオードＴｅｌと容量Ｃｅｌの並列接続で表される。アノード電位（即ちソース電位Ｖｓｓ）がＶｃａｔ＋Ｖｔｈｅｌよりも低いので、ダイオードＴｅｌはオフ状態にあり、そこに流れるリーク電流は駆動用トランジスタＴ２に流れる電流よりもかなり小さい。よって駆動用トランジスタＴ２に流れる電流はほとんどが保持容量Ｃ１と等価容量Ｃｅｌを充電するために使われる。
【００２８】
図８は図７に示した閾電圧補正期間（５）における駆動用トランジスタＴ２のソース電圧の時間変化を表している。図示するように、駆動用トランジスタＴ２のソース電圧（即ち発光素子ＥＬのアノード電圧）は時間と共にＶｓｓから上昇する。閾電圧補正期間（５）が経過すると駆動用トランジスタＴ２はカットオフし、そのソースＳとゲートＧとの間の電圧ＶｇｓはＶｔｈとなる。このときソース電位はＶｏｆｓ−Ｖｔｈで与えられる。この値Ｖｏｆｓ−Ｖｔｈは依然としてＶｃａｔ＋Ｖｔｈｅｌよりも低くなっていれば、発光素子ＥＬは遮断状態にある。
【００２９】
図８のグラフに示したように、駆動用トランジスタＴ２のソース電圧は時間と共に上昇していく。しかしながら本例では駆動用トランジスタＴ２のソース電圧がＶｏｆｓ−Ｖｔｈに達する前に、１回目の閾電圧補正期間（５）が終わるため、サンプリング用トランジスタＴ１がオフし、待機期間（５ａ）に入る。図９はこの待機期間（５ａ）における画素回路の状態を表している。この１回目の待機期間（５ａ）では駆動用トランジスタＴ２のゲートＧ／ソースＳ間電圧Ｖｇｓは依然としてＶｔｈよりも大きいため、図示のように電源Ｖｃｃから駆動用トランジスタＴ２を通って保持容量Ｃ１に電流が流れる。これにより駆動用トランジスタＴ２のソース電圧が上昇するが、サンプリング用トランジスタＴ１がオフでゲートＧがハイインピーダンスにあるため、ゲートＧの電位もソースＳの電位上昇に合わせて上昇していく。即ちこの１回目の待機期間（５ａ）ではブートストラップ動作で駆動用トランジスタＴ２のソース電位及びゲート電位が共に上昇していく。このとき発光素子ＥＬには引き続き逆バイアスがかかっているため、発光素子ＥＬが発光することはない。
【００３０】
この後１Ｈ経過して再び信号線ＳＬの電位がＶｏｆｓとなったときサンプリング用トランジスタＴ１をオンして２回目の閾電圧補正動作を開始する。この後２回目の閾電圧補正期間（５）が経過したら２回目の待機期間（５ａ）に移る。この様に閾電圧補正期間（５）と待機期間（５ａ）を繰り返すことで、最終的に駆動用トランジスタＴ２のゲートＧ／ソースＳ間電圧はＶｔｈに相当する電圧に達する。このとき駆動用トランジスタＴ２のソース電位はＶｏｆｓ−Ｖｔｈで、Ｖｃａｔ＋Ｖｔｈｅｌよりも小さくなっている。
【００３１】
次に図１０に示すように信号書込み期間／移動度補正期間（６）に入ると、信号線ＳＬの電位をＶｏｆｓからＶｓｉｇに切り換えた後、サンプリング用トランジスタＴ１をオンする。このとき信号電位Ｖｓｉｇは階調に応じた電圧となっている。駆動用トランジスタＴ２のゲート電位はサンプリング用トランジスタＴ１をオンしているためＶｓｉｇとなる。一方ソース電位は電源Ｖｃｃから電流が流れるため時間と共に上昇していく。この時点でも駆動用トランジスタＴ２のソース電位が発光素子ＥＬの閾電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和を超えていなければ、駆動用トランジスタＴ２から流れる電流はもっぱら等価容量Ｃｅｌと保持容量Ｃ１の充電に使われる。このとき既に駆動用トランジスタＴ２の閾電圧補正動作は完了しているため、駆動用トランジスタＴ２が流す電流は移動度μを反映したものとなる。具体的に言うと移動度μが大きい駆動用トランジスタＴ２はこのときの電流量が大きく、ソースの電位上昇分ΔＶも大きい。逆に移動度μが小さい場合駆動用トランジスタＴ２の電流量が小さく、ソースの上昇分ΔＶは小さくなる。かかる動作により駆動用トランジスタＴ２のゲート電圧Ｖｇｓは移動度μを反映してΔＶだけ圧縮され、移動度補正期間（６）が完了した時点で完全に移動度μを補正したＶｇｓが得られる。
【００３２】
図１１は、上述した移動度補正期間（６）における駆動用トランジスタＴ２のソース電圧の時間的な変化を示すグラフである。図示するように駆動用トランジスタＴ２の移動度が大きいとソース電圧は速く上昇し、それだけＶｇｓが圧縮される。即ち移動度μが大きいとその影響を打ち消すようにＶｇｓが圧縮され、駆動電流が抑制できる。一方移動度μが小さい場合駆動用トランジスタＴ２のソース電圧はそれほど速く上昇しないので、Ｖｇｓも強く圧縮を受けることはない。したがって移動度μが小さい場合、駆動用トランジスタのＶｇｓは小さい駆動能力を補うように大きな圧縮がかからない。
【００３３】
図１２は発光期間（７）の動作状態を表している。この発光期間（７）ではサンプリング用トランジスタＴ１をオフして発光素子ＥＬを発光させる。駆動用トランジスタＴ２のゲート電圧Ｖｇｓは一定に保たれており、駆動用トランジスタＴ２は前述した特性式に従って一定の電流Ｉｄｓ´を発光素子ＥＬに流す。発光素子ＥＬのアノード電圧（即ち駆動用トランジスタＴ２のソース電圧）は発光素子ＥＬにＩｄｓ´という電流が流れるため、Ｖｘまで上昇しこれがＶｃａｔ＋Ｖｔｈｅｌを超えた時点で発光素子ＥＬが発光する。発光素子ＥＬは発光時間が長くなるとその電流／電圧特性は変化してしまう。そのため図１１に示したソースＳの電位が変化する。しかしながら駆動用トランジスタＴ２のゲート電圧Ｖｇｓはブートストラップ動作により一定値に保たれているので、発光素子ＥＬに流れる電流Ｉｄｓ´は変化しない。よって発光素子ＥＬの電流／電圧特性が劣化しても、一定の駆動電流Ｉｄｓ´が常に流れていて、発光素子ＥＬの輝度が変化する
【００３４】
図１３は上述した参考例にかかる画素回路の動作シーケンスを示すタイミングチャートである。このタイミングチャートは特に時分割閾電圧補正動作で破綻が生じた場合を表している。理解を容易にするため、図３に示した正常時のタイミングチャートと同様の表記を採用している。前述したように、参考例にかかる画素回路は分割閾電圧補正動作を複数回行うことで駆動用トランジスタＴ２の閾電圧補正を完全に行うことができる。参考例では、一例として分割閾値補正動作を３回行っている。分割閾値補正動作の間の待機期間は、前述の通りサンプリング用トランジスタＴ１をオフしており、且つ駆動用トランジスタの閾値補正が未だ完全に行われていないので、そのゲートソース間電圧ＶｇｓはＶｔｈよりも大きい。ここで閾値補正時間が短かったり閾値補正間の待機時間が長かったりすると、一回目の補正動作と二回目の補正動作の間の待機期間（５ａ）に駆動用トランジスタＴ２のソースの上昇が大きくなる。その結果、二回目の分割閾値補正動作を行う時に駆動用トランジスタＴ２のゲートソース間電圧がその閾値電圧Ｖｔｈ未満となってしまい、それ以降閾値補正動作が正常に行われず画にはムラやスジとなって現れるという問題がある。特に高速駆動を行う場合においては１水平期間（１Ｈ）の時間が短くなり閾値補正にかける時間も少なくなるためにこの問題は顕著に現れる。
【００３５】
この問題を対策するために閾値補正動作終了時に信号線をＶｏｆｓからＶｏｆｓよりも低い電圧であるＶｉｎｉとして駆動用トランジスタのゲートソース間電圧をＶｔｈ以下とした後、再び閾値補正動作において駆動用トランジスタのゲートにＶｏｆｓを入力して閾値補正動作を行う方式がある。この方式をとることで待機期間（５ａ）において駆動用トランジスタのソース電圧が上昇するのを防ぐことができ、次の閾値補正動作開始時における駆動用トランジスタのゲートソース間電圧をＶｔｈ以上とすることが可能である。しかしながらこの方式では信号線電位のピークが白表示電圧と上記Ｖｉｎｉで決定されてしまい、信号セレクタ（信号ドライバ）の耐圧が高くなってしまうという問題がある。一般的にドライバの耐圧が上がるとコストも上がってしまうため、上述した方式では低コストという点で難しい。
【００３６】
図１４は、上述した参考例の問題点に対処した本発明の表示装置を表している。理解を容易にするため、図２に示した参考例と対応する部分には対応する参照番号を付してある。図示するように、本表示装置は画素アレイ部１と駆動部とを有する。画素アレイ部１は、行状に配された走査線ＷＳと、列状に配された信号線ＳＬと、各走査線ＷＳと各信号線ＳＬとが交差する部分に行列状に配された画素２と、走査線ＷＳと平行に配された給電線ＤＳとを備えている。
【００３７】
これに対し駆動部は、列状の信号線ＳＬに基準電位Ｖｏｆｓと信号電位Ｖｓｉｇとで交互に切換る駆動信号（映像信号）を入力する信号セレクタ３と、行状の走査線ＷＳに順次制御信号を供給するライトスキャナ４と、各給電線ＤＳに第１電位となる高電位Ｖｃｃと第２電位となる低電位Ｖｓｓとで切換る電源電圧を供給するドライブスキャナ５とを有する。
【００３８】
画素２は、一方の電流端が信号線ＳＬに接続し制御端（ゲート）が走査線ＷＳに接続したサンプリング用トランジスタＴ１と、ドレイン側となる電流端が給電線ＤＳ（Ｎ）に接続しゲートＧとなる制御端がサンプリング用トランジスタＴ１の他方の電流端に接続した駆動用トランジスタＴ２と、駆動用トランジスタＴ２のソースＳ側となる電流端に接続した発光素子ＥＬと、駆動用トランジスタＴ２のソースＳとゲートＧとの間に接続した保持容量Ｃ１とを備えている。さらに本発明の特徴事項として、画素２は駆動用トランジスタＴ２のソースＳと前の行の給電線ＤＳ（Ｎ−１）との間に接続した補助容量Ｃｓｕｂを有する。なお図では、当該段（自段）の段番号をＮで表し、これより前の行（前段）の段番号をＮ−１で表してある。
【００３９】
サンプリング用トランジスタＴ１は、信号線ＳＬが基準電位Ｖｓｉｇで給電線ＤＳ（Ｎ）が低電位Ｖｓｓのとき、制御信号に応じてオンし駆動用トランジスタＴ２のゲートＧ・ソースＳ間の電圧Ｖｇｓを駆動用トランジスタＴ２の閾電圧Ｖｔｈを超える電圧にセットする準備動作を行う。このサンプリング用トランジスタＴ１は続いて信号線ＳＬが基準電位Ｖｏｆｓで給電線ＤＳ（Ｎ）が高電位Ｖｃｃのとき、制御信号に応じて再びオンし駆動用トランジスタＴ２のゲート電圧Ｖｇｓがその閾電圧Ｖｔｈとなるように保持容量Ｃ１を放電する補正動作を行う。このサンプリング用トランジスタＴ１はその後、信号線ＳＬが信号電位Ｖｓｉｇで給電線ＤＳ（Ｎ）が高電位Ｖｃｃのとき、制御信号に応じて再度オンし、信号電位Ｖｓｉｇを保持容量Ｃ１に保持する書込動作を行う。
【００４０】
本発明の特徴事項として、ドライブスキャナ５は、当行（Ｎ段）の画素２で補正動作から書込動作が行われる間に、前行（Ｎ−１段）の給電線ＤＳ（Ｎ−１）を高電位Ｖｃｃと第３の電位Ｖｐとの間で切換えて、駆動用トランジスタＴ２のソースＳにカップリング電圧を入れる。具体的には、サンプリング用トランジスタＴ１は上述した閾電圧補正動作を時分割的に複数回繰り返す。これに応じてドライブスキャナ５は、少なくとも１回の補正動作の後、前行の給電線ＤＳ（Ｎ−１）を高電位Ｖｓｓと第３の電位Ｖｐとの間で切換えて、駆動用トランジスタＴ２のソースにカップリング電圧を印加する。その際、ドライブスキャナ５は、駆動用トランジスタＴ２のソースＳに正のカップリング電圧を印加して、駆動用トランジスタＴ２のゲートＧとソースＳ間の電圧Ｖｇｓを閾電圧Ｖｔｈ以下にする。かかる構成により、前後して時分割的に行われる閾電圧補正動作の間の待機期間で、Ｖｇｓを一旦Ｖｔｈより小さくすることができ、参考例で問題となったような破綻が生じない。
【００４１】
好ましくはドライブスキャナ５は、先の補正動作（１回目の補正動作）の後前行の給電線ＤＳ（Ｎ−１）を高電位Ｖｃｃと第３の電位Ｖｐとの間で切換えて、駆動用トランジスタＴ２のソースＳに正のカップリング電圧を印加したあと、次の補正動作（２回目の補正動作）の開始時においてサンプリング用トランジスタＴ１をオンした状態で前行の給電線ＤＳ（Ｎ−１）を第３の電位Ｖｐと高電位Ｖｃｃとの間で切換えて、駆動用トランジスタＴ２のソースＳに負のカップリング電圧を入れる。具体的には、ドライブスキャナ５は、高電位Ｖｃｃよりも高い第３の電位Ｖｐを用い、前行の給電線ＤＳ（Ｎ−１）を高電位Ｖｃｃから第３の電位Ｖｐに切換えて、駆動用トランジスタＴ２のソースＳに正のカップリング電圧を印加したあと、前行の給電線ＤＳ（Ｎ−１）を第３の電位Ｖｐから高電位Ｖｃｃに切換えて駆動用トランジスタＴ２のソースＳに負のカップリング電圧を入れる。はじめに正のカップリングを入れることで、１回目の補正動作の後の待機期間でＶｇｓをＶｔｈよりも小さく圧縮できる。その後２回目の閾電圧補正動作に入る前に負のカップリング電圧を入れて、Ｖｇｓを元に戻してＶｔｈより大きくする。これにより２回目の補正動作を正常に行うことができる。１回目と２回目の補正動作の間の待機期間でソース電位が上昇する恐れがなくなり、破綻が生じない。
【００４２】
図１５は、図１４に示した本発明にかかる画素回路の動作説明に供するタイミングチャートである。このタイミングチャートは時間軸を共通にして、走査線ＷＳの電位変化（即ち当段Ｎのサンプリング用トランジスタＴ１のオンオフ変化）、当段と前段の給電線ＤＳ（電源ライン（Ｎ）及び電源ライン（Ｎ１−））の電位変化、信号線ＳＬの電位変化（入力信号のレベル変化）を表してある。またこれらの電位変化と平行に、駆動用トランジスタＴ２のゲートＧ及びソースＳの電位変化も表している。ゲートＧとソースＳの電位差がＶｇｓである。
【００４３】
このタイミングチャートは画素の動作のシーケンスに合わせて期間を（１）〜（１２）のように便宜的に区切ってある。これらの期間は発光期間（１），（２）と、閾電圧補正準備期間（３）、（４）、（５）、（６）と、時分割的に行われる閾電圧補正期間（７），（８）と、信号書き込み及び移動度補正期間（１０）と、次のフィールドの発光期間（１２）とを含んでいる。
【００４４】
引き続き図１６−１〜図１６−１２を参照して、本発明にかかる画素回路の動作を詳細に説明する。まず期間（１）では、発光素子ＥＬの発光状態は図１６−１のように電源がＶｃｃであり、サンプリング用トランジスタＴ１がオフした状態である。この時駆動用トランジスタＴ２は飽和領域で動作するように設定されているため、発光素子ＥＬに流れる電流Ｉｄｓは駆動用トランジスタＴ２のゲートソース間電圧Ｖｇｓに応じて前述したトランジスタ特性式に示される値をとる。
【００４５】
さらに期間（２）で前段が発光状態から非発光状態へ切り替わる時、つまり前段の電源電位がＶｃｃからＶｓｓへ変化した時、前段の電源電位の変化量がＣｓｕｂを介して発光素子ＥＬのアノード電極へ入力される（図１６−２）。しかしながら駆動用トランジスタＴ２は飽和領域で動作しており、尚且つサンプリング用トランジスタＴ１はオフしているため、駆動用トランジスタＴ２のゲートソース間電圧Ｖｇｓはほとんど変化せず、駆動用トランジスタＴ２に流れる電流は一定となる。よって一定時間経過後、発光素子ＥＬのアノードは前段の電源電位が変化する前の電位に戻る。
【００４６】
次に非発光期間（３）において自段の電源電位をＶｃｃからＶｓｓへと変化させる（図１６−３）。この時、Ｖｓｓが発光素子ＥＬの閾値Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和よりも小さい時、つまりＶｓｓ ＜ Ｖｔｈｅｌ＋Ｖｃａｔであれば発光素子ＥＬは消光し、電源ラインが駆動用トランジスタＴ２のソースとなる。この時発光素子ＥＬのアノードはＶｓｓに充電される。
【００４７】
さらに期間（４）で信号線の電位がＶｏｆｓとなった時にサンプリング用トランジスタＴ１をオンして駆動用トランジスタＴ２のゲート電位をＶｏｆｓとする（図１６−４）。この時駆動用トランジスタＴ２のゲートソース間電圧はＶｏｆｓ−Ｖｓｓという値をとる。この駆動用トランジスタＴ２のゲートソース間電圧が駆動用トランジスタＴ２の閾値電圧Ｖｔｈよりも大きくないと閾値補正動作を行うことができないために、Ｖｏｆｓ−Ｖｓｓ＞Ｖｔｈとする必要がある。
【００４８】
駆動用トランジスタＴ２のゲートにＶｏｆｓを充電した後、サンプリング用トランジスタＴ１をオフする。期間（５）でさらに前段の閾値補正動作開始時において前段の電源ラインをＶｓｓからＶｃｃへと変化させる。この時前段の電源ラインの電位変化が容量Ｃｓｕｂを介して発光素子ＥＬのアノードに入力される（図１６−５）。この時駆動用トランジスタＴ２は線形領域で動作しているので、アノードに入力される電位ΔＶ、駆動用トランジスタＴ２のゲートに入力される電位ΔＶ’はＣｓｕｂ、発光素子ＥＬの寄生容量Ｃｅｌ、駆動用トランジスタＴ２のゲートと発光素子ＥＬのアノード間容量Ｃｇｓ、保持容量Ｃ１、駆動用トランジスタＴ２のゲートと電源ライン間の容量Ｃｇｄで決定される。前段の電源ラインからのカップリングによってアノード電位が変動するが、駆動用トランジスタＴ２のゲート電位がＶｏｆｓよりも上昇するため、駆動用トランジスタＴ２のゲートソース間電圧ＶｇｓはＶｏｆｓ−Ｖｓｓよりも大きくなる。この効果によって駆動用トランジスタＴ２のオン抵抗が下がるため一定期間経過後、アノード電圧は再びＶｓｓとなっている。
【００４９】
そして再びサンプリング用トランジスタＴ１をオンした後、期間（６）では閾値補正動作において自段の電源ラインをＶｓｓからＶｃｃへと変化させる。電源電圧をＶｃｃとすることで発光素子ＥＬのアノードが駆動用トランジスタＴ２のソースとなり図１６−６のように電流が流れる。発光素子ＥＬの等価回路は図１６−６に示されるようにダイオードと容量で表されるため、Ｖｅｌ≦Ｖｃａｔ＋Ｖｔｈｅｌ（発光素子ＥＬのリーク電流が駆動用トランジスタＴ２に流れる電流よりもかなり小さい）である限り、駆動用トランジスタＴ２の電流はＣ１とＣｅｌを充電するために使われる。この時Ｖｅｌは時間と共に図１６−９のように上昇を始める。
【００５０】
さらに期間（７）で閾値補正動作終了前、サンプリング用トランジスタＴ１がオンしている状態で前段の電源ラインをＶｃｃからＶｐへと変化させる。この時図１６−７のようにＣｓｕｂを介して発光素子ＥＬのアノードにカップリングが入る。この時のカップリング量をδＶとし、前段の電源をＶｐとする直前のアノード電位をＶｘとすると、前段の電源をＶｐとした時のアノード電位はＶｘ＋δＶとなり、駆動用トランジスタＴ２のゲートソース間電圧ＶｇｓはＶｏｆｓ−Ｖｘ−δＶとなる。ここでδＶはＣ１、Ｃｇｓ、Ｃｅｌ、Ｃｓｕｂで決定される値となる。
以上の動作を行うことで駆動用トランジスタＴ２のゲートソース間電圧Ｖｇｓを小さくすることができる。この動作において、前段の電源からのカップリングによって駆動用トランジスタのＶｇｓがＶｔｈよりも小さくなることが好ましいが、これに限定するものではない。本例ではカップリングによってＶｇｓがＶｔｈ以下になったと仮定して話を進める。前段の電源をＶｐとした後サンプリング用トランジスタＴ１をオフする。駆動用トランジスタＴ２のＶｇｓはＶｔｈ以下であるので電源から電流はほとんど流れず、駆動用トランジスタＴ２のソース電圧、ゲート電圧はほとんど変化しないままである。
【００５１】
一定時間経過後、期間（８）で信号線電位がＶｏｆｓとなった時サンプリング用トランジスタＴ１を再びオンし、前段の電源電位をＶｐからＶｃｃへ戻す（図１６−８）。この時のカップリング量はーδＶとなり、ＥＬのアノード電圧はＶｘとなる。駆動用トランジスタＴ２のゲートソース間電圧はＶｏｆｓ−Ｖｘとなり、再び閾値補正動作が開始する。以上の動作を行うことで閾値補正時間を擬似的に長くすることができる。その後、分割閾値補正動作を継続して行うことで駆動用トランジスタＴ２のゲートソース間電圧ＶｇｓはＶｔｈを反映したものとなる。
【００５２】
閾値キャンセル動作終了後、サンプリング用トランジスタＴ１をオフする。期間（１０）で信号線電位がＶｓｉｇとなった時、サンプリング用トランジスタＴ１を再度オンする（図１６−１０）。Ｖｓｉｇは階調に応じた電圧である。駆動用トランジスタＴ２のゲート電位はサンプリング用トランジスタＴ１をオンしているためにＶｓｉｇとなるが、電源から電流が流れるためソース電位は時間とともに上昇してゆく。この時駆動用トランジスタＴ２のソース電圧が発光素子ＥＬの閾値電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和を越えなければ（発光素子ＥＬのリーク電流が駆動用トランジスタＴ２に流れる電流よりもかなり小さければ）駆動用トランジスタＴ２の電流はＣ１とＣｅｌを充電するのに使用される。この時駆動用トランジスタＴ２の閾値補正動作は完了しているため、駆動用トランジスタＴ２が流す電流は移動度μを反映したものとなる。具体的にいうと移動度が大きいものはこの時の電流量が大きく、ソースの上昇も早い。逆に移動度が小さいものは電流量が小さく、ソースの上昇は遅くなる（図１６−１１）。これによって駆動用トランジスタＴ２のゲートソース間電圧は移動度を反映して小さくなり一定時間経過後に完全に移動度を補正するＶｇｓとなる。
【００５３】
最後に期間（１２）でサンプリング用トランジスタＴ１をオフして書き込みが終了し発光素子ＥＬを発光させる。駆動用トランジスタＴ２のゲートソース間電圧は一定であるので駆動用トランジスタＴ２は一定電流Ｉｄｓ’を発光素子ＥＬに流し、Ｖｅｌは発光素子ＥＬにＩｄｓ’という電流が流れる電圧まで上昇し、発光素子ＥＬは発光する（図１６−１２）。
【００５４】
上記タイミングを採ることで信号線にＶｏｆｓよりも低い電圧を入力することなしに、換言すれば信号ドライバの耐圧を増やすことなしに正常に閾値補正動作を行うことができ、ムラやシェーディングといった画質劣化は発生しない。さらに前段の電源ラインと駆動用トランジスタＴ２のソースとの間に容量を形成することができるため、信号書込み時における駆動用トランジスタＴ２のソース電圧の上昇を小さくすることができ信号電圧の低振幅化、高輝度化が実現できる。
【００５５】
図１７は、本発明にかかる表示装置の動作シーケンスの別の例を示すタイミングチャートである。理解を容易にするため、図１５に示したタイミングチャートと同様の表記を採用している。本例では閾値補正動作開始時の電源電位をＶｐとしており、少なくとも１回の分割閾値補正動作時終了前に電源電位をＶｐからＶｃｃへと変化させている。ここでＶｐはＶｃｃよりも小さい値である。また本例では信号書込み時における電源電位ＶｃｃはＶｐよりも大きくする必要がある。そうしないと信号書込み終了後サンプリング用トランジスタＴ１をオフした時に駆動用トランジスタが線形領域に入る恐れがあるからである。
【００５６】
また電源電位ＶｐはＶｃｃよりも小さく、閾値補正動作完了時の駆動用トランジスタＴ２のソース電圧よりも大きくなければならない。つまり、Ｖｐ≧Ｖｏｆｓ−Ｖｔｈｍｉｎとなる。ここでＶｔｈｍｉｎはパネル全体における駆動用トランジスタＴ２の閾値電圧の最小値である。換言すれば閾値補正動作から信号書込動作までにおいて駆動用トランジスタＴ２は飽和領域で動作するということである。
【００５７】
本例によって信号線のピーク電圧だけでなく、電源ラインのピーク電圧も下げることができるため、電源ライン制御用スキャナ（ゲートドライバ）の耐圧を下げることができ、更なる低コスト化が実現できる。本例によって、分割閾値補正動作を短くしても閾値補正動作間で駆動用トランジスタに流れる電流を小さくすることができ、正常に閾値補正動作を行うことが可能となる。これによりムラやスジのない均一な画質を得ることが可能となる。
【００５８】
本発明によって、分割閾値補正動作における電源電圧と閾値補正動作間（待機期間）における電源電圧の設定によって分割閾値補正動作を短くしても正常に閾値補正動作を行うことが可能となる。本発明によって、正常に閾値補正動作を行うことができるためムラやスジのない均一な画質を得ることが可能となる。本発明によって、閾値補正動作を短く設定することができるので高速駆動化が可能となる。本発明によって、閾値補正動作を短くしても信号ドライバやゲートドライバの耐圧を上げずに正常に閾値補正動作を行うことができるため、低コスト化が実現できる
【００５９】
本発明にかかる表示装置は、図１８に示すような薄膜デバイス構成を有する。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスター部（図では１個のＴＦＴを例示）、保持容量などの容量部及び有機ＥＬ素子などの発光部とを含む。基板の上にＴＦＴプロセスでトランジスター部や容量部が形成され、その上に有機ＥＬ素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。
【００６０】
本発明にかかる表示装置は、図１９に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機ＥＬ素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部（画素マトリックス部）を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてももよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばＦＰＣ（フレキシブルプリントサーキット）を設けてもよい。
【００６１】
以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなど、電子機器の本体部に入力された、若しくは、電子機器の本体部内で生成した映像信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイ（表示部）に適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。
【００６２】
図２０は本発明が適用されたテレビであり、フロントパネル１２、フィルターガラス１３等から構成される映像表示画面１１を含み、本発明の表示装置をその映像表示画面１１に用いることにより作製される。
【００６３】
図２１は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部１５、表示部１６、コントロールスイッチ、メニュースイッチ、シャッター１９等を含み、本発明の表示装置をその表示部１６に用いることにより作製される。
【００６４】
図２２は本発明が適用されたノート型パーソナルコンピュータであり、本体２０には文字等を入力するとき操作されるキーボード２１を含み、本体カバーには画像を表示する表示部２２を含み、本発明の表示装置をその表示部２２に用いることにより作製される。
【００６５】
図２３は本発明が適用された携帯端末装置であり、左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体２３、下側筐体２４、連結部（ここではヒンジ部）２５、ディスプレイ２６、サブディスプレイ２７、ピクチャーライト２８、カメラ２９等を含み、本発明の表示装置をそのディスプレイ２６やサブディスプレイ２７に用いることにより作製される。
【００６６】
図２４は本発明が適用されたビデオカメラであり、本体部３０、前方を向いた側面に被写体撮影用のレンズ３４、撮影時のスタート／ストップスイッチ３５、モニター３６等を含み、本発明の表示装置をそのモニター３６に用いることにより作製される。
【図面の簡単な説明】
【００６７】
【図１】参考例にかかる表示装置の全体構成を示すブロック図である。
【図２】図１に示した表示装置に形成される画素の一例を示す回路図である。
【図３】図２に示した画素の動作を示すタイミングチャートである。
【図４】図２に示した画素の動作説明に供する模式図である。
【図５】同じく動作説明に供する模式図である。
【図６】同じく動作説明に供する模式図である。
【図７】同じく動作説明に供する模式図である。
【図８】同じく動作説明に供するグラフである。
【図９】同じく動作説明に供する模式図である。
【図１０】同じく動作説明に供する模式図である。
【図１１】同じく動作説明に供するグラフである。
【図１２】同じく動作説明に供する模式図である。
【図１３】図２に示した画素の動作の参考例を示すタイミングチャートである。
【図１４】本発明にかかる表示装置を示す回路図である。
【図１５】図１４に示した本発明にかかる表示装置の動作説明に供するタイミングチャートである。
【図１６−１】本発明にかかる表示装置の動作説明に供する模式図である。
【図１６−２】同じく動作説明に供する模式図である。
【図１６−３】同じく動作説明に供する模式図である。
【図１６−４】同じく動作説明に供する模式図である。
【図１６−５】同じく動作説明に供する模式図である。
【図１６−６】同じく動作説明に供する模式図である。
【図１６−７】同じく動作説明に供する模式図である。
【図１６−８】同じく動作説明に供する模式図である。
【図１６−９】同じく動作説明に供するグラフである。
【図１６−１０】同じく動作説明に供する模式図である。
【図１６−１１】同じく動作説明に供するグラフである。
【図１６−１２】同じく動作説明に供する模式図である。
【図１７】本発明にかかる表示装置の動作シーケンスの別の例を示すタイミングチャートである。
【図１８】本発明にかかる表示装置のデバイス構成を示す断面図である。
【図１９】本発明にかかる表示装置のモジュール構成を示す平面図である。
【図２０】本発明にかかる表示装置を備えたテレビジョンセットを示す斜視図である。
【図２１】本発明にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。
【図２２】本発明にかかる表示装置を備えたノート型パーソナルコンピューターを示す斜視図である。
【図２３】本発明にかかる表示装置を備えた携帯端末装置を示す模式図である。
【図２４】本発明にかかる表示装置を備えたビデオカメラを示す斜視図である。
【図２５】従来の表示装置の一例を示す回路図である。
【図２６】従来の表示装置の問題点を表すグラフである。
【図２７】従来の表示装置の別の例を示す回路図である。
【符号の説明】
【００６８】
１・・・画素アレイ部、２・・・画素、３・・・水平セレクタ（信号セレクタ）、４・・・ライトスキャナ、５・・・ドライブスキャナ、Ｔ１・・・サンプリング用トランジスタ、Ｔ２・・・駆動用トランジスタ、Ｃ１・・・保持容量、Ｃｓｕｂ・・・補助容量、ＥＬ・・・発光素子、ＷＳ・・・走査線、ＤＳ・・・給電線、ＳＬ・・・信号線
【図１】
2010091640.tif 000003
【図２】
2010091640.tif 000004
【図３】
2010091640.tif 000005
【図４】
2010091640.tif 000006
【図５】
2010091640.tif 000007
【図６】
2010091640.tif 000008
【図７】
2010091640.tif 000009
【図８】
2010091640.tif 000010
【図９】
2010091640.tif 000011
【図１０】
2010091640.tif 000012
【図１１】
2010091640.tif 000013
【図１２】
2010091640.tif 000014
【図１３】
2010091640.tif 000015
【図１４】
2010091640.tif 000016
【図１５】
2010091640.tif 000017
【図１６−１】
2010091640.tif 000018
【図１６−２】
2010091640.tif 000019
【図１６−３】
2010091640.tif 000020
【図１６−４】
2010091640.tif 000021
【図１６−５】
2010091640.tif 000022
【図１６−６】
2010091640.tif 000023
【図１６−７】
2010091640.tif 000024
【図１６−８】
2010091640.tif 000025
【図１６−９】
2010091640.tif 000026
【図１６−１０】
2010091640.tif 000027
【図１６−１１】
2010091640.tif 000028
【図１６−１２】
2010091640.tif 000029
【図１７】
2010091640.tif 000030
【図１８】
2010091640.tif 000031
【図１９】
2010091640.tif 000032
【図２０】
2010091640.tif 000033
【図２１】
2010091640.tif 000034
【図２２】
2010091640.tif 000035
【図２３】
2010091640.tif 000036
【図２４】
2010091640.tif 000037
【図２５】
2010091640.tif 000038
【図２６】
2010091640.tif 000039
【図２７】
2010091640.tif 000040