(57)【要約】【課題】上下の熱膨張係数の差を低減して反りを防止することができるパッケージ基板を提供する。【解決手段】本発明によるパッケージ基板は、一面に半導体チップが実装され、他面がメイン基板に実装されるパッケージ基板であって、基板部と、半導体チップと電気的に接続するように基板部の一面に形成される第１パッドと、第１パッドが露出するように基板部の一面に形成され、前記第１パッドが露出するパッド領域及びダミー領域に区画される第１ソルダーレジスト層とを含み、ダミー領域が前記パッド領域より薄いことを特徴とする。【選択図】図４
2010141284.tif 000002
【特許請求の範囲】
【請求項１】
一面に半導体チップが実装され、他面がメイン基板に実装されるパッケージ基板であって、
基板部と、
前記半導体チップと電気的に接続するように、前記基板部の一面に形成される第１パッドと、
前記第１パッドが形成される領域に対応するパッド領域及びダミー領域に区画され、前記第１パッドを覆わないように前記基板部の一面に形成される第１ソルダーレジスト層と、を含み、
前記ダミー領域は前記パッド領域よりも薄いことを特徴とするパッケージ基板。
【請求項２】
前記メイン基板と電気的に接続するように、前記基板部の他面に形成される第２パッドと、
前記第２パッドが露出するように、前記基板部の他面に形成される第２ソルダーレジスト層と、をさらに含むことを特徴とする請求項１に記載のパッケージ基板。
【請求項３】
前記第１ソルダーレジスト層の前記パッド領域と前記第２ソルダーレジスト層とは、同じ厚さを有することを特徴とする請求項２に記載のパッケージ基板。
【請求項４】
前記ダミー領域が、前記パッド領域の周縁に沿って形成されることを特徴とする請求項１から３の何れかに記載のパッケージ基板。
【請求項５】
前記第１パッドの面積の和が、前記第２パッドの面積の和より小さいことを特徴とする請求項２または３に記載のパッケージ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はパッケージ基板に関する。
【背景技術】
【０００２】
近来、電子機器の高性能化、小型化に伴って半導体チップの端子数は著しく増加しており、これにより、信号伝達速度を向上させる目的でパッケージ基板として用いられているＦＣ−ＢＧＡ（flip Chip - Ball Grid Array）基板のコア（core）の厚さが薄くなりつつある。コアの厚さが薄くなることにより、ループインダクタンス（Loop inductance）値が小さくなって、信号伝達速度が大きく向上するという長所がある。
【０００３】
しかし、コアのないコアレス（coreless）製品の場合、反り（warpage）に抵抗する役割をするコア層がないため、反りやすくなる。反りは、様々な外力に対して基板が反応する現象であって、最も代表的な外力として熱的変化が挙げられる。
【０００４】
熱的変化に曝された基板は、中立面（neutral plane）を基準として、上下の熱的特性（熱膨張係数、ＣＴＥ）の差により反りが発生することがある。基板には、各層の銅占有率（Cu portion）、メッキの体積 、絶縁材の体積 、ソルダーレジストの体積などの要素があり、これら要素の幾何学的な上下の非対称構造は、基板上下の熱膨張係数に差を生じることがある。これは基板の反りに直結する問題である。
【０００５】
図１は、従来技術によるパッケージ基板を示す平面図であり、図２は、従来技術によるパッケージ基板を示す底面図であり、図３は、従来技術によるパッケージ基板を示す断面図である。図１から図３に示されたパッケージ基板はコアのないコアレスタイプである。
【０００６】
図３を参照すると、このようなパッケージ基板１０の上面には半導体チップ６が実装されるが、図１に示すように、半導体チップ６との電気的接続のために、ハンダボール１が装着されるハンダボールパッド２が中央部に集中して形成されており、図２に示すように、パッケージ基板１０の下面には、メイン基板との電気的接続のためのハンダボールパッド４が下面全体に亘って形成されている。
【０００７】
通常、パッケージ基板の上面に形成されるハンダボールは下面に形成されるハンダボールよりその直径が小さい。そのため、パッケージ基板の下面に形成されるハンダボールパッドがパッケージ基板の上面に形成されるハンダボールパッドよりも大きく形成される。例えば、このようなハンダボールパッドの面積の和の差が９倍になる場合もある。
【０００８】
図３に示すように、パッケージ基板１０の上下に形成されるハンダボールパッド２，４の面積の差は、最外層のソルダーレジスト層３，５の開放量の差だけだなく、パッケージ基板１０内部の回路パターンの体積比の差にもつながり得る。
【０００９】
さらに、パッケージ基板１０上層の回路パターンの形成密度は下層に比べて低いため、下層の銅占有率が高くなる。このように、パッケージ基板１０における構成要素の上下密度の差も反りを引き起こす要因となる。
【発明の概要】
【発明が解決しようとする課題】
【００１０】
こうした従来技術の問題点を解決するために、本発明は、反りを低減することができるパッケージ基板を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の一実施形態によれば、一面に半導体チップが実装され、他面がメイン基板に実装されるパッケージ基板であって、基板部と、 半導体チップと電気的に接続するように基板部の一面に形成される第１パッドと、第１パッドが露出するように基板部の一面に形成され、前記第１パッドが露出するパッド領域及びダミー領域に区画される第１ソルダーレジスト層と、を含み、ダミー領域が前記パッド領域より薄いパッケージ基板が提供される。
【００１２】
ここで、パッケージ基板は、メイン基板と電気的に接続するように基板部の他面に形成される第２パッドと、第２パッドが露出するように基板部の他面に形成される第２ソルダーレジスト層をさらに含むことができ、第１ソルダーレジスト層のパッド領域と第２ソルダーレジスト層の厚さは同じであることができる。
【００１３】
ダミー領域はパッド領域の周縁に沿って形成されてもよく、第１パッドの面積の和は第２パッドの面積の和より小さくてもよい。
【発明の効果】
【００１４】
本発明の実施形態によれば、パッケージ基板における上下の熱膨張係数の差を低減して反りを防止することができる。
【００１５】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【００１６】
【図１】従来技術によるパッケージ基板を示す平面図である。
【図２】従来技術によるパッケージ基板を示す底面図である。
【図３】従来技術によるパッケージ基板を示す断面図である。
【図４】本発明の一実施例によるパッケージ基板を示す断面図である。
【図５】本発明の一実施例によるパッケージ基板の一部を示す斜視図である。
【図６】図５のＡ−Ａ'線に沿って切断した部分を示す断面図である。
【図７】図５のＢ−Ｂ'線に沿って切断した部分を示す断面図である。
【発明を実施するための形態】
【００１７】
以下、本発明の特徴及び利点が以下の図面と発明の実施例により明確になるが、以下の実施例は特許請求の範囲にかかる発明を限定するものではない。また、実施例の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１８】
また、本発明によるパッケージ基板の実施例を添付図面を参照して詳細に説明し、添付図面を参照して説明するに当たって、同一または対応の構成要素には同一の図面符号を付し、これに対する重複説明は省略する。
【００１９】
図４は、本発明の一実施例によるパッケージ基板を示す断面図である。図４に示すように、本発明の一実施例によるパッケージ基板１０００は、一面に半導体チップ５０が実装され、他面がメイン基板に実装されるパッケージ基板であって、基板部１００と、半導体チップと電気的に接続するように基板部の一面に形成される第１パッドと、第１パッドが露出するように基板部の一面に形成され、前記第１パッドが露出するパッド領域及びダミー領域に区画される第１ソルダーレジスト層とを含み、ダミー領域が前記パッド領域より薄いことを特徴とし、上下の熱膨張係数の差を低減して反りを防止することができる。
【００２０】
パッケージ基板１０００の一面には半導体チップ５０が実装され、パッケージ基板１０００そのものはメイン基板に実装されて、半導体チップ５０とメイン基板との電気的接続を容易にすることができる。ここで、メイン基板とは半導体チップ５０がパッケージ基板１０００を介して実装される基板であって、例えば、コンピュータなどに用いられるマザーボード（mother board）のようなメイン基板である。
【００２１】
基板部１００は、絶縁層１０２と、絶縁層１０２の内部に第１パッド１５２及び第２パッド１５４を電気的に接続させる回路パターン１０４とを含むことができる。
【００２２】
基板部１００は、信号伝達経路の短縮及び薄型化のために、強化ガラスが含まれるコア基板が省略された形態の、すなわちコアレスタイプで実現可能であり、回路パターン１０４が形成される複数の絶縁層１０２を積層して形成されることができる。
【００２３】
基板部１００の他面には、メイン基板と電気的に接続するように第２パッド１５４が形成されることができる。基板部１００とメイン基板はハンダボールを介して物理的及び電気的に接続され、第２パッド１５４はハンダボールを載置するためのハンダボールパッドの構造を取ることができる。第２パッド１５４は基板部１００の他面全体に亘って均一に分布するように形成されることができる。
【００２４】
基板部１００の他面には第２ソルダーレジスト層２２０が形成されることができる。第２ソルダーレジスト層２２０は基板部１００の他面に形成される回路パターン１０４をカバーして保護し、その一部は第２パッド１５４が露出するように開放され形成されることができる。
【００２５】
基板部１００の一面には半導体チップ５０との電気的接続のために第１パッド１５２が形成されることができる。パッケージ基板１０００と半導体チップ５０はハンダボール５２を介して物理的及び電気的に接続されることができ、第１パッド１５２はハンダボール５２を載置するためのハンダボールパッドの構造を取ることができる。
【００２６】
基板部１００の一面には第１ソルダーレジスト層２１０が形成されることができる。第１ソルダーレジスト層２１０は基板部１００の一面の一部をカバーして、第１パッド１５２は露出させ、基板部１００の一面に形成される回路パターン１０４は保護することができる。
【００２７】
図５は、本発明の一実施例によるパッケージ基板１０００の一部を示す斜視図である。図５に示すように、第１ソルダーレジスト層２１０はパッド領域２１２とダミー領域２１４に区画される。パッド領域２１２は第１パッド１５２が露出するように開放された領域をいい、ダミー領域２１４はパッド領域２１２の周縁に沿って形成され、基板部１００の一面の回路パターン１０４をカバーする領域をいう。
【００２８】
図６は、図５のＡ−Ａ'線に沿って切断した部分の断面図である。図６に示すように、パッド領域２１２の第１ソルダーレジスト層２１０は、第１パッド１５２上にハンダボール５２が載置される場合、ハンダボール５２の側面を支持するために一定の厚さｔ１を有することができる。
【００２９】
一方、ダミー領域２１４の第１ソルダーレジスト層２１０の厚さｔ２は、基板部１００の一面に形成される回路パターン１０４をカバーして保護する機能を行い、パッド領域２１２の第１ソルダーレジスト層２１０の厚さｔ１に比べて薄く形成されてもよい。
【００３０】
図７は、図５のＢ−Ｂ'線に沿って切断した部分の断面図である。図７に示すように、ダミー領域２１４の第１ソルダーレジスト層２１０は、基板部１００の一面の回路パターン１０４が露出しないように基板部１００の一面をカバーする機能を行うことができる。
【００３１】
したがって、上述したパッケージ基板１０００の全体的な構造を見ると、第１パッド１５２は半導体チップ５０のサイズを考慮して 基板部１００の中央に集中して形成されることができる。半導体チップ５０と結合するハンダボール５２はメイン基板と結合するハンダボールより小さくてもよく、これにより、一つの第１パッド１５２の面積も一つの第２パッド１５４の面積より小さくてもよい。
【００３２】
また、第１パッド１５２は基板部１００の一面の中央に集中して形成されるが、第２パッド１５４は基板部１００の他面全体に亘って形成されるため、第１パッド１５２の面積全体の和は第２パッド１５４の面積全体の和より小さくてもよい。
【００３３】
一方、回路パターン１０４と第１パッド１５２及び第２パッド１５４は銅を含むことができ、絶縁層１０２、第１ソルダーレジスト層２１０、及び第２ソルダーレジスト層２２０はポリマーを含むことができる。つまり、基板部１００一面におけるポリマー中の銅占有率は、基板部１００他面におけるポリマー中の銅占有率より小さくなってもよい。
【００３４】
パッケージ基板１０００の全体構成を単数化すると、銅とポリマーの組み合わせで形成されると見ることができ、このような構造体は上下の熱膨張係数が異なることから、反りが発生し得る。
【００３５】
ここで、ダミー領域２１４の厚さをパッド領域２１２の厚さより薄く形成して、パッケージ基板１０００の一面におけるポリマー量を低減することにより、パッケージ基板１０００における上下のポリマー中の銅占有率の差を小さくすることができる。したがって、パッケージ基板１０００における上下の熱膨張係数の差を低減することにより、パッケージ基板１０００の反りを防止することができる。
【００３６】
一方、第１ソルダーレジスト層２１０と第２ソルダーレジスト層２２０は、基板部１００の両面に同時に積層可能であり、その後、第１ソルダーレジスト層２１０のダミー領域２１４はレーザー加工や、グラインディング（grinding）などの追加工程により、第１ソルダーレジスト層２１０のパッド領域２１２を除いた部分、すなわちダミー領域２１４の第１ソルダーレジスト層２１０の一部を除去して形成することができる。
【００３７】
一方、別途の追加工程を施さなくてもよい第１ソルダーレジスト層２１０のパッド領域２１２の厚さは、第２ソルダーレジスト層２２０の厚さと同じであることができる。
【００３８】
上述したように、本発明の一実施例によるパッケージ基板１０００は、基板部１００の回路パターン１０４や、第１パッド１５２または第２パッド１５４の構造を変更することなく、ダミー領域２１４の第１ソルダーレジスト層２１０の一部を除去することにより、パッケージ基板１０００における上下の熱膨張係数の差を低減して反りを防止することができる。
【００３９】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【符号の説明】
【００４０】
５０  半導体チップ
１００  基板部
２１０  第１ソルダーレジスト層
２１２  パッド領域
２１４  ダミー領域
２２０  第２ソルダーレジスト層
【図１】
2010141284.tif 000003
【図２】
2010141284.tif 000004
【図３】
2010141284.tif 000005
【図４】
2010141284.tif 000006
【図５】
2010141284.tif 000007
【図６】
2010141284.tif 000008
【図７】
2010141284.tif 000009