(57)【要約】【課題】光電変換素子と光電変換素子に光結合されるべき他部品との光軸合わせを確実に行うことができる光電変換素子搭載用配線基板を提供すること。【解決手段】本発明の光電変換素子搭載用配線基板４０は基板本体４１を備える。基板本体４１は、セラミック層５１を積層配置してなる多層セラミック配線基板を主体として構成される。基板本体４１には充填穴９１が形成される。充填穴９１内には充填材９３が充填され、充填材９３には精密加工穴９２が形成される。充填穴９１及び精密加工穴９２は、第１主面４２にて開口する一方で第２主面４３にて開口しない非貫通穴である。そして、基板本体４１には、充填穴９１の内端部に連通する抜き穴８１が形成される。【選択図】図４
2010141289.tif 000002
【特許請求の範囲】
【請求項１】
複数のセラミック層及び複数の導体層を積層配置してなる多層セラミック配線基板を主体として構成され、前記多層セラミック配線基板における所定の側に第１主面を有し、前記第１主面の反対側に第２主面を有し、前記多層セラミック配線基板の前記第１主面に、受光部を有するとともに光信号を電気信号に変換する面受光タイプの光電変換素子、または、発光部を有するとともに電気信号を光信号に変換する面発光タイプの光電変換素子を実装するための第１部品実装領域が設定され、前記多層セラミック配線基板の前記第１主面または前記第２主面に、前記光電変換素子駆動用の半導体集積回路素子、信号増幅用の半導体集積回路素子及びノイズ対策用部品のうちから選択される少なくとも１種の部品を実装するための第２部品実装領域が設定された基板本体と、
前記基板本体における前記第１主面以外の面の上に設けられ、母基板の被搭載面側に設置された複数の端子に対して接続可能であって、前記複数の導体層を介して前記光電変換素子及び前記部品に対しても接続可能な複数のバンプ用パッドと
を備え、
前記第１主面にて開口する充填穴が形成され、前記充填穴内には前記多層セラミック配線基板よりも硬度が低い充填材が充填され、前記充填材には前記第１主面にて開口する精密加工穴が形成された
光電変換素子搭載用配線基板であって、
前記充填穴及び前記精密加工穴は、ともに前記第１主面にて開口する一方で前記第２主面にて開口しない非貫通穴であり、
前記基板本体に、前記充填穴の内端部に連通する抜き穴を形成した
ことを特徴とする光電変換素子搭載用配線基板。
【請求項２】
複数のセラミック層及び複数の導体層を積層配置してなる多層セラミック配線基板を主体として構成され、前記多層セラミック配線基板における積層方向の一端側に第１主面を有し、前記多層セラミック配線基板における積層方向の他端側に第２主面を有し、前記第１主面及び前記第２主面と垂直な位置関係にあり、母基板の被搭載面と対向配置される第３主面を有し、前記多層セラミック配線基板の前記第１主面に、受光部を有するとともに光信号を電気信号に変換する面受光タイプの光電変換素子、または、発光部を有するとともに電気信号を光信号に変換する面発光タイプの光電変換素子を実装するための第１部品実装領域が設定され、前記多層セラミック配線基板の前記第２主面に、前記光電変換素子駆動用の半導体集積回路素子、信号増幅用の半導体集積回路素子及びノイズ対策用部品のうちから選択される少なくとも１種の部品を実装するための第２部品実装領域が設定された基板本体と、
前記基板本体の前記第３主面上に設けられ、前記母基板の被搭載面側に設置された複数の端子に対して接続可能であって、前記複数の導体層を介して前記光電変換素子及び前記部品に対しても接続可能な複数のバンプ用パッドと
を備え、
前記第１主面にて開口する充填穴が形成され、前記充填穴内には前記多層セラミック配線基板よりも硬度が低い充填材が充填され、前記充填材には前記第１主面にて開口する精密加工穴が形成された
光電変換素子搭載用配線基板であって、
前記充填穴及び前記精密加工穴は、ともに前記第１主面にて開口する一方で前記第２主面にて開口しない非貫通穴であり、
前記基板本体に、前記充填穴の内端部に連通する抜き穴を形成した
ことを特徴とする光電変換素子搭載用配線基板。
【請求項３】
複数のセラミック層及び複数の導体層を積層配置してなる多層セラミック配線基板を主体として構成され、前記多層セラミック配線基板における積層方向の一端側に第１主面を有し、前記多層セラミック配線基板における積層方向の他端側に第２主面を有し、前記多層セラミック配線基板の前記第１主面に、受光部を有するとともに光信号を電気信号に変換する面受光タイプの光電変換素子、または、発光部を有するとともに電気信号を光信号に変換する面発光タイプの光電変換素子を実装するための第１部品実装領域が設定され、前記多層セラミック配線基板の前記第２主面に、前記光電変換素子駆動用の半導体集積回路素子、信号増幅用の半導体集積回路素子及びノイズ対策用部品のうちから選択される少なくとも１種の部品を実装するための第２部品実装領域が設定された基板本体と、
前記基板本体の前記第２主面上に設けられ、母基板の被搭載面側に設置された複数の端子に対して接続可能であって、前記複数の導体層を介して前記光電変換素子及び前記部品に対しても接続可能な複数のバンプ用パッドと
を備え、
前記第１主面にて開口する充填穴が形成され、前記充填穴内には前記多層セラミック配線基板よりも硬度が低い充填材が充填され、前記充填材には前記第１主面にて開口する精密加工穴が形成された
光電変換素子搭載用配線基板であって、
前記充填穴及び前記精密加工穴は、ともに前記第１主面にて開口する一方で前記第２主面にて開口しない非貫通穴であり、
前記基板本体に、前記充填穴の内端部に連通する抜き穴を形成した
ことを特徴とする光電変換素子搭載用配線基板。
【請求項４】
前記充填材に、前記抜き穴と前記精密加工穴の内端部とを連通する連通穴を形成したことを特徴とする請求項１乃至３のいずれか１項に記載の光電変換素子搭載用配線基板。
【請求項５】
前記抜き穴は、前記基板本体の前記第１主面、前記第２主面及び前記第３主面とは異なる面にて開口していることを特徴とする請求項２に記載の光電変換素子搭載用配線基板。
【請求項６】
前記基板本体の前記第１主面に第１キャビティが設けられ、前記第１キャビティの深さが、前記第１キャビティ内に配置される前記光電変換素子の厚さよりも大きい寸法となるように設定されることを特徴とする請求項１乃至５のいずれか１項に記載の光電変換素子搭載用配線基板。
【請求項７】
前記充填穴は、前記第１キャビティの底面にて開口していることを特徴とする請求項６に記載の光電変換素子搭載用配線基板。
【請求項８】
前記充填材の一部が、前記抜き穴内に進入していることを特徴とする請求項１乃至７のいずれか１項に記載の光電変換素子搭載用配線基板。
【請求項９】
開口のある側から見たときに前記抜き穴は矩形状でありかつ前記連通穴は円形状であり、前記連通穴の直径の寸法は前記抜き穴の最小辺の寸法よりも小さいことを特徴とする請求項４に記載の光電変換素子搭載用配線基板。
【請求項１０】
前記連通穴は、前記抜き穴の中心を基準として前記第２主面の方向に偏心していることを特徴とする請求項４または９に記載の光電変換素子搭載用配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換機能を有する光電変換素子搭載用配線基板に関するものである。
【背景技術】
【０００２】
近年、インターネットに代表される情報通信技術の発達や、情報処理装置の処理速度の飛躍的向上などに伴って、画像等の大容量データを送受信するニーズが高まりつつある。かかる大容量データを情報通信設備を通じて自由にやり取りするためには１０Ｇｂｐｓ以上の情報伝達速度が望ましく、そのような高速通信環境を実現しうる技術として光通信技術に大きな期待が寄せられている。一方、機器内のカード間（スイッチカードとラインカードとの間）での信号伝達や、カード内のＬＳＩチップ間での信号伝達など、比較的短い距離における信号伝達に関しても近年高速化が望まれている。このため、従来一般的であった金属ケーブルや金属配線から、光ファイバや光導波路等の光伝送体を用いた光伝送への移行が理想的であると考えられている。
【０００３】
信号伝達経路として光ファイバ等を用いた光伝送では、通常、光信号を電気信号に変換する光電変換素子や、電気信号を光信号に変換する光電変換素子が使用される。そして、このような光電変換素子と光ファイバとを接続する構造としては、例えばガイドピンを利用した手法が従来提案されている（例えば特許文献１〜３参照）。特許文献１〜３に記載の従来技術は、光素子（光電変換素子）が設けられたモジュール本体と、光ファイバの先端に設けられた光ファイバコネクタとを備えている。また、モジュール本体には位置合わせ用の精密加工穴が形成され、光ファイバコネクタには位置合わせ用のガイドピン穴が形成されている。なお、精密加工穴は、モジュール本体の正面にて開口する充填穴に充填樹脂を充填し、充填した充填樹脂に対して精密穴加工を行うことにより形成される。そして、精密加工穴にガイドピンの一端を挿入するとともに、ガイドピン穴にガイドピンの他端を挿入することにより、光ファイバコネクタに対してモジュール本体が結合される。その結果、モジュール本体に設けられた光素子と光ファイバコネクタに設けられた光ファイバとが光軸合わせされるようになる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−３４５５６０号公報（図２〜図４等）
【特許文献２】特開２００６−６６７０５号公報（図２〜図４等）
【特許文献３】特開２００６−１１０９２号公報（図２〜図６等）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところが、特許文献１〜３の従来技術では、充填穴及び精密加工穴を非貫通孔としている。この場合、充填穴の一方から充填樹脂を充填するため、充填穴内の空気が外部に放出されずに充填樹脂に混入する可能性が高い。その結果、充填樹脂にボイドが発生して強度的に弱くなるため、精密加工穴にガイドピンを挿入したとしても、充填樹脂にクラックが生じてガイドピンを固定できなくなる可能性がある。しかも、精密加工穴にガイドピンを挿入する際には、精密加工穴の一方からガイドピンを挿入するため、精密加工穴内の空気が外部に放出されない可能性が高い。その結果、精密加工穴にガイドピンを挿入しようとしても、ガイドピンに押されて圧縮された精密加工穴内の空気がガイドピンを押し返してしまう。このため、ガイドピンを完全に挿入できないという不具合が生じてしまう。また、精密加工穴にガイドピンを無理やり挿入すると、充填樹脂にクラックがよりいっそう生じやすくなる。ゆえに、モジュール本体に設けられた光素子と光ファイバコネクタに設けられた光ファイバとの光軸合わせが困難になる。
【０００６】
本発明は上記の課題に鑑みてなされたものであり、その目的は、光電変換素子と光電変換素子に光結合されるべき他部品との光軸合わせを確実に行うことができる光電変換素子搭載用配線基板を提供することにある。
【課題を解決するための手段】
【０００７】
上記の課題を解決するための手段（手段１）としては、複数のセラミック層及び複数の導体層を積層配置してなる多層セラミック配線基板を主体として構成され、前記多層セラミック配線基板における所定の側に第１主面を有し、前記第１主面の反対側に第２主面を有し、前記多層セラミック配線基板の前記第１主面に、受光部を有するとともに光信号を電気信号に変換する面受光タイプの光電変換素子、または、発光部を有するとともに電気信号を光信号に変換する面発光タイプの光電変換素子を実装するための第１部品実装領域が設定され、前記多層セラミック配線基板の前記第１主面または前記第２主面に、前記光電変換素子駆動用の半導体集積回路素子、信号増幅用の半導体集積回路素子及びノイズ対策用部品のうちから選択される少なくとも１種の部品を実装するための第２部品実装領域が設定された基板本体と、前記基板本体における前記第１主面以外の面の上に設けられ、母基板の被搭載面側に設置された複数の端子に対して接続可能であって、前記複数の導体層を介して前記光電変換素子及び前記部品に対しても接続可能な複数のバンプ用パッドとを備え、前記第１主面にて開口する充填穴が形成され、前記充填穴内には前記多層セラミック配線基板よりも硬度が低い充填材が充填され、前記充填材には前記第１主面にて開口する精密加工穴が形成された光電変換素子搭載用配線基板であって、前記充填穴及び前記精密加工穴は、ともに前記第１主面にて開口する一方で前記第２主面にて開口しない非貫通穴であり、前記基板本体に、前記充填穴の内端部に連通する抜き穴を形成したことを特徴とする光電変換素子搭載用配線基板がある。
【０００８】
上記の課題を解決するための別の手段（手段２）としては、複数のセラミック層及び複数の導体層を積層配置してなる多層セラミック配線基板を主体として構成され、前記多層セラミック配線基板における積層方向の一端側に第１主面を有し、前記多層セラミック配線基板における積層方向の他端側に第２主面を有し、前記第１主面及び前記第２主面と垂直な位置関係にあり、母基板の被搭載面と対向配置される第３主面を有し、前記多層セラミック配線基板の前記第１主面に、受光部を有するとともに光信号を電気信号に変換する面受光タイプの光電変換素子、または、発光部を有するとともに電気信号を光信号に変換する面発光タイプの光電変換素子を実装するための第１部品実装領域が設定され、前記多層セラミック配線基板の前記第２主面に、前記光電変換素子駆動用の半導体集積回路素子、信号増幅用の半導体集積回路素子及びノイズ対策用部品のうちから選択される少なくとも１種の部品を実装するための第２部品実装領域が設定された基板本体と、前記基板本体の前記第３主面上に設けられ、前記母基板の被搭載面側に設置された複数の端子に対して接続可能であって、前記複数の導体層を介して前記光電変換素子及び前記部品に対しても接続可能な複数のバンプ用パッドとを備え、前記第１主面にて開口する充填穴が形成され、前記充填穴内には前記多層セラミック配線基板よりも硬度が低い充填材が充填され、前記充填材には前記第１主面にて開口する精密加工穴が形成された光電変換素子搭載用配線基板であって、前記充填穴及び前記精密加工穴は、ともに前記第１主面にて開口する一方で前記第２主面にて開口しない非貫通穴であり、前記基板本体に、前記充填穴の内端部に連通する抜き穴を形成したことを特徴とする光電変換素子搭載用配線基板がある。
【０００９】
上記の課題を解決するためのさらに別の手段（手段３）としては、複数のセラミック層及び複数の導体層を積層配置してなる多層セラミック配線基板を主体として構成され、前記多層セラミック配線基板における積層方向の一端側に第１主面を有し、前記多層セラミック配線基板における積層方向の他端側に第２主面を有し、前記多層セラミック配線基板の前記第１主面に、受光部を有するとともに光信号を電気信号に変換する面受光タイプの光電変換素子、または、発光部を有するとともに電気信号を光信号に変換する面発光タイプの光電変換素子を実装するための第１部品実装領域が設定され、前記多層セラミック配線基板の前記第２主面に、前記光電変換素子駆動用の半導体集積回路素子、信号増幅用の半導体集積回路素子及びノイズ対策用部品のうちから選択される少なくとも１種の部品を実装するための第２部品実装領域が設定された基板本体と、前記基板本体の前記第２主面上に設けられ、母基板の被搭載面側に設置された複数の端子に対して接続可能であって、前記複数の導体層を介して前記光電変換素子及び前記部品に対しても接続可能な複数のバンプ用パッドとを備え、前記第１主面にて開口する充填穴が形成され、前記充填穴内には前記多層セラミック配線基板よりも硬度が低い充填材が充填され、前記充填材には前記第１主面にて開口する精密加工穴が形成された光電変換素子搭載用配線基板であって、前記充填穴及び前記精密加工穴は、ともに前記第１主面にて開口する一方で前記第２主面にて開口しない非貫通穴であり、前記基板本体に、前記充填穴の内端部に連通する抜き穴を形成したことを特徴とする光電変換素子搭載用配線基板がある。
【００１０】
従って、上記手段１〜３によると、充填穴に充填材を充填する際に、充填穴内の空気は抜き穴を介して基板本体の外部に放出される。ゆえに、空気の混入に起因したボイドの発生を抑えることで充填材の強度低下が防止されるため、精密加工穴にガイドピンなどの光結合部材を挿入した際に、充填材によってガイドピンを確実に固定することができる。しかも、前記基板本体に、前記充填穴の内端部及び前記精密加工穴の内端部に連通する前記抜き穴を形成した場合、精密加工穴にガイドピンを挿入する際に、精密加工穴内の空気は抜き穴を介して基板本体の外部に放出される。その結果、精密加工穴にガイドピンを挿入する際に、精密加工穴内に残っている空気の影響を受けないため、精密加工穴にガイドピンを確実かつ容易に挿入することができる。ゆえに、基板本体に実装された光電変換素子と光電変換素子に光結合されるべき他部品との光軸合わせを確実に行うことができる。
【００１１】
また、基板本体の第１主面に第１部品実装領域が設定されるとともに、基板本体の第１主面または第２主面に第２部品実装領域が設定されている。このため、基板本体の１つの面のみに部品実装領域が設定される場合よりも部品の実装面積が増加する。しかも、充填穴及び精密加工穴は、ともに第１主面にて開口する一方で第２主面にて開口しない非貫通穴であるため、第２主面での部品の実装面積が増加する。従って、基板本体に対して多くの部品を実装することができ、ひいては光電変換素子搭載用配線基板の高性能化を実現しやすくなる。
【００１２】
さらに、上記手段２によると、基板本体の第３主面が母基板の被搭載面と対向配置されているため、第３主面は基板本体の下面となる。ゆえに、第３主面と垂直な位置関係にある第１主面及び第２主面は、基板本体の側面となる。その結果、光電変換素子は、基板本体の側面（具体的には、第１主面に設定された第１部品実装領域）に実装されるようになる。同様に、光電変換素子駆動用の半導体集積回路素子、信号増幅用の半導体集積回路素子及びノイズ対策用部品のうちから選択される少なくとも１種の部品も、基板本体の側面（具体的には、第２主面に設定された第２部品実装領域）に実装されるようになる。その結果、光の入出力の方向を母基板の被搭載面と平行にすることができ、部品の実装によって光電変換素子搭載用配線基板の厚さ方向の寸法が大きくならなくて済むため、光電変換素子搭載用配線基板の低背化、小型化が達成しやすくなる。また、光電変換素子や上記部品を、空気の対流が起こりにくく熱が逃げにくい基板本体の下面を避けて配置しているため、光電変換素子や部品から発生した熱を、基板本体の外部に確実に逃がすことができる。しかも、複数のバンプ用パッドを、第１主面上や第２主面上ではなく第３主面上に設けているため、第１主面及び第２主面の広い部分を部品実装領域として用いることができる。従って、基板本体に対してより多くの部品を実装することができ、ひいては光電変換素子搭載用配線基板の高性能化をよりいっそう実現しやすくなる。
【００１３】
また上記手段１〜３によると、基板本体の第１主面に光電変換素子が実装されるとともに、基板本体の第２主面に光電変換素子駆動用または信号増幅用の半導体集積回路素子が実装されうる。よって、光電変換素子と半導体集積回路素子とをつなぐ配線を短くすることができるため、特性インピーダンスの整合を行ったビアで配線を形成すれば、正確な信号伝送が可能になる。しかも、配線のインダクタンス成分の増加が防止されるため、光電変換素子と半導体集積回路素子との間で侵入するノイズを極めて小さく抑えることができるため、誤動作等の不具合を生じることもなく高い信頼性を得ることができる。
【００１４】
ここで、光電変換素子に光結合されるべき「他部品」とは、光伝送機能、集光機能及び光反射機能のうちの少なくとも１つを有する部品のことを指す。具体例を挙げると、光伝送機能を有する他部品としては、例えば光導波路や光ファイバなどがある。光ファイバは例えば光ファイバコネクタに保持されるものであってもよい。集光機能を有する他部品としては、例えばマイクロレンズアレイ等に代表されるレンズ部品などがある。光反射機能を有する他部品としては、例えば光路変換部品などがある。
【００１５】
上記光電変換素子搭載用配線基板は、光電変換素子の支持体である基板本体を備えている。かかる基板本体は、複数のセラミック層及び複数の導体層を積層配置してなる多層セラミック配線基板を主体として構成されている。基板本体は、前記多層セラミック配線基板における所定の側に第１主面を有し、前記第１主面の反対側に第２主面を有する、全体として直方体状の部材である。
【００１６】
なお上記したように、基板本体が、複数のセラミック層及び複数の導体層を積層配置してなる多層セラミック配線基板を主体として構成されているため、下記の利点がある。即ち、多層セラミック配線基板は、剛性が高くて寸法的に安定していることに加え、放熱性が高くて熱を外部に効率よく放散することができる。よって、光電変換素子が熱等による影響を受けて光結合の精度が低下する等の不都合が生じにくく、効率の良い光伝送を実現しやすくなる。つまり、多層セラミック配線基板からなる基板本体は、光電変換素子の支持体として極めて好適な性質を有している。多層セラミック配線基板の好適例としては、多層アルミナ配線基板、多層ＬＴＣＣ配線基板、多層ベリリア配線基板、多層ムライト配線基板、多層窒化アルミニウム配線基板、多層窒化珪素配線基板、多層窒化ほう素配線基板、多層炭化珪素配線基板などがある。ここに列挙したものは特に放熱性に優れている。
【００１７】
基板本体の第１主面に設定された第１部品実装領域に実装される光電変換素子としては、発光部を有する光電変換素子や受光部を有する光電変換素子がある。発光部を有する光電変換素子の具体例としては、発光ダイオード（Light Emitting Diode；ＬＥＤ）、半導体レーザダイオード（Laser Diode ；ＬＤ）、面発光レーザ（Vertical-Cavity-Surface Emitting Laser；ＶＣＳＥＬ）等がある。発光部を有する光電変換素子は、入力した電気信号を光信号に変換した後、その光信号を所定部位に向けて発光部から出射する機能を備えている。一方、受光部を有する光電変換素子の具体例としては、ｐｉｎフォトダイオード（pin Photo Diode ；pin ＰＤ）、アバランシェフォトダイオード（Avalance Photo Diode；ＡＰＤ）等がある。受光部を有する光電変換素子は、光信号を受光部にて入射し、その入射した光信号を電気信号に変換して出力する機能を有している。前記光電変換素子に使用する好適な材料としては、例えば、Ｓｉ、Ｇｅ、ＧａＡｓ、ＩｎＧａＡｓ、ＧａＡｓＰ、ＧａＡｌＡｓ、ＩｎＰなどを挙げることができる。
【００１８】
一方、基板本体の第１主面または第２主面に設定された第２部品実装領域には、光電変換素子駆動用の半導体集積回路素子、信号増幅用の半導体集積回路素子及びノイズ対策用部品のうちから選択される少なくとも１種の部品が実装されている。なお、半導体集積回路素子が実装される場合、半導体集積回路素子を基板本体外に有する場合に比べて、半導体集積回路素子と光電変換素子との導通距離が短くなり、正確な信号伝送が可能になる。ここで、光電変換素子駆動用の半導体集積回路素子の具体例としては、光信号を発生させるために、発光部を有する光電変換素子に電気信号を供給するドライバＩＣなどを挙げることができる。また、信号増幅用の半導体集積回路素子の具体例としては、受光部を有する光電変換素子によって光信号から変換された電気信号を増幅するレシーバＩＣなどを挙げることができる。さらに、前記ノイズ対策用部品の具体例としては、チップコンデンサ、薄膜コンデンサ、チップコイル、ノイズフィルタ、バリスタなどを挙げることができる。
【００１９】
なお、前記基板本体の前記第１主面に第１キャビティが設けられ、前記第１キャビティの深さが、前記第１キャビティ内に配置される前記光電変換素子の厚さよりも大きい寸法となるように設定されることが好ましい。このようにすれば、光電変換素子が基板本体の第１主面から突出しないようになる。換言すると、光電変換素子は基板本体内に埋設されるようになる。ゆえに、光電変換素子が基板本体の第１主面から突出する構成に比べて、光電変換素子を確実に保護でき、信頼性向上にも寄与することができる。また、第１キャビティの深さを調整することにより、レンズなどを介さずに光電変換素子と他部品とを光軸合わせできるため、コスト高の要因となる部品点数の増加を回避することができる。さらに、光電変換素子とレンズとの光軸合わせや、他部品とレンズとの光軸合わせが不要となるため、光電変換素子搭載用配線基板の歩留まりや製造効率が向上する。また、第１キャビティ内に透明樹脂を充填することにより、光電変換素子の封止や保護を行うことができる。
【００２０】
さらに、基板本体には、前記第１主面にて開口する充填穴が形成され、前記充填穴内には前記多層セラミック配線基板よりも硬度が低い充填材が充填され、前記充填材には前記第１主面にて開口する精密加工穴が形成される。この場合、前記精密加工穴内にガイドピンなどの光結合部材を挿入固定し、ガイドピンを、光電変換素子と上記の他部品との光軸合わせの際の位置基準として用いてもよい。このようにすれば、光電変換素子と他部品との光軸合わせをより正確に行うことが可能となり、両者を高い精度で光結合することができる。また、セラミックは、放熱性や寸法安定性に優れるという利点を有する反面、硬質であって加工性に劣るという欠点を有する。このため、多層セラミック配線基板を直接加工して精密加工穴を設けることは困難であり、コスト高にもつながる。それに対して、易加工性材料からなる充填材に精密穴加工を施して形成された精密加工穴は、比較的容易にかつ低コストで得ることができる。なお、精密加工穴を形成する具体的手法としては、ドリル加工、パンチ加工、レーザ加工、放電加工などがあるが、コスト性などを考慮すると精密ドリルを使用したドリル加工が最も好ましい。
【００２１】
また、前記充填材としては、多層セラミック配線基板よりも硬度が低くて加工性の良い樹脂材料、金属材料、ガラス材料などを選択することがよく、特に樹脂材料を選択することが好ましい。樹脂材料はセラミック材料に比べて一般的に硬度が低いため、加工に要する労力やコストが少なくて済むからである。また、樹脂材料はセラミック材料に比べて一般的に安価であるため、低コスト化にも向くからである。
【００２２】
なお上記したように、前記基板本体の前記第１主面に第１キャビティが設けられる場合、前記充填穴は、前記第１キャビティの底面にて開口していることが好ましい。このようにすれば、光電変換素子に光結合されるべき他部品が第１主面に接触した際に、他部品が充填穴に充填した充填材に接触しなくなる。従って、充填材の端面（第１キャビティの底面に露出した面）に凹凸が生じたとしても、凹凸の影響を受けて他部品−光電変換素子間の距離が変化することはない。ゆえに、光電変換素子搭載用配線基板の歩留まりや製造効率が向上する。
【００２３】
さらに、前記抜き穴は、前記基板本体に形成され、前記充填穴に連通する。前記抜き穴は、前記基板本体のどの面にて開口していてもよいが、特には、前記基板本体の前記第１主面、前記第２主面及び前記第３主面とは異なる面にて開口していることが好ましい。このようにすれば、抜き穴が第１主面や第２主面では開口しないため、第１主面に設定された第１部品実装領域や、第２主面に設定された第２部品実装領域の面積を大きくすることができる。ゆえに、第１部品実装領域に光電変換素子を確実に実装できるとともに、第２部品実装領域に部品を確実に実装することができる。また、抜き穴が第３主面でも開口しないため、第３主面上に複数のバンプ用パッドを確実に設けることができる。なお、抜き穴の数は特に限定されないが、特には１つであることが好ましい。仮に、基板本体に多数の抜き穴が形成されている場合、基板本体の加工コストが高くなるという問題がある。
【００２４】
なお、前記充填材の一部を、前記抜き穴内に進入させるようにしてもよい。このようにすれば、基板本体と充填材との接触面積が大きくなるとともに、充填材の一部が抜き穴に嵌合するため、充填材の密着性が向上する。また、充填材が充填穴のラジアル方向及びスラスト方向に移動できなくなるため、精密加工穴を形成する際や、精密加工穴にガイドピンなどの光結合部材を挿入した際において、充填穴から充填材が抜けにくくなる。ゆえに、精密加工穴にガイドピンを挿入した際に、基板本体に実装された光電変換素子と光電変換素子に光結合されるべき他部品とが光結合した状態を確実に維持するため、信頼性に優れた光電変換素子搭載用配線基板を得ることができる。
【００２５】
また、前記充填材には、前記抜き穴と前記精密加工穴の内端部とを連通する連通穴が形成されていてもよい。このようにした場合、連通穴を形成する穴加工が、多層セラミック配線基板よりも硬度が低い易加工性材料である充填材に対する加工であるため、加工に要する労力やコストを低減することができ、ひいては光電変換素子搭載用配線基板の低コスト化を図ることができる。
【００２６】
さらに、開口のある側から見たときに前記抜き穴が矩形状でありかつ前記連通穴が円形状である場合、前記連通穴の直径の寸法を前記抜き穴の最小辺の寸法よりも小さくなるように設定してもよい。このようにした場合、基板本体が複数のセラミック層を積層配置してなる多層セラミック配線基板を主体として構成されているため、セラミック層となるグリーンシートに側端面にて開口する切欠部を形成しておけば、矩形状の抜き穴を容易に形成することができる。また、連通穴と抜き穴との間に上記の寸法関係を設定しておけば、連通穴を設けたとしても、抜き穴内に進入する充填材の体積をある程度確保することができる。さらに、ドリルを用いた穴加工によって連通穴を形成する際に、ドリルが抜き穴の内側面に接触しにくくなる。その結果、ドリルを回転させる際の抵抗が小さくなるため、連通穴を形成することが容易になる。しかも、加工時にドリルとセラミック層とが直接接触しにくくなることで、いずれか一方の欠けを防止できる。また、充填材に形成される連通穴が角のない円形状であるため、充填材における連通穴の周囲に応力が集中しにくくなり、ひいては充填材にクラックが生じにくくなる。
【００２７】
また、前記連通穴は、前記抜き穴の中心を基準として前記第２主面の方向に偏心していてもよい。このようにすれば、連通穴と精密加工穴との連通部分が精密加工穴の内端に近付くため、精密加工穴にガイドピンなどの光結合部材を挿入する際に、精密加工穴内の空気の全てが抜き穴を介して基板本体の外部に放出されやすくなる。その結果、精密加工穴にガイドピンを挿入する際に、精密加工穴内に残っている空気の影響をよりいっそう受けなくなるため、精密加工穴にガイドピンをより確実かつ容易に挿入することができる。ゆえに、基板本体に実装された光電変換素子と光電変換素子に光結合されるべき他部品との光軸合わせをより確実に行うことができる。
【図面の簡単な説明】
【００２８】
【図１】第１実施形態の光電変換素子搭載用配線基板（配線基板）をマザーボードの被搭載面上に搭載して、光ファイバを保持するＭＴコネクタを接続した状態を示す概略正面図。
【図２】第１実施形態の配線基板を示す概略斜視図。
【図３】図２のＡ−Ａ線断面図。
【図４】図２のＢ−Ｂ線断面図。
【図５】第１実施形態の配線基板の製造方法において、基板本体を示す概略断面図。
【図６】上記製造方法において、基板本体を示す概略断面図。
【図７】上記製造方法において、基板本体を示す概略断面図。
【図８】上記製造方法において、ＶＣＳＥＬが搭載された基板本体を示す概略断面図。
【図９】上記製造方法において、ＶＣＳＥＬ、ドライバＩＣ及びチップコンデンサが搭載された基板本体を示す概略断面図。
【図１０】第２実施形態の配線基板を示す概略断面図。
【図１１】第２実施形態の配線基板を示す概略側面図。
【図１２】第２実施形態の配線基板の製造方法において、基板本体を示す要部断面図。
【図１３】上記製造方法において、基板本体を示す要部断面図。
【図１４】上記製造方法において、基板本体を示す要部断面図。
【図１５】上記製造方法において、基板本体を示す要部断面図。
【図１６】他の実施形態の基板本体を示す概略断面図。
【図１７】他の実施形態の基板本体を示す概略断面図。
【図１８】他の実施形態の配線基板を示す概略側面図。
【図１９】他の実施形態の配線基板の製造方法において、基板本体を示す要部断面図。
【図２０】他の実施形態の配線基板を示す概略断面図。
【発明を実施するための最良の形態】
【００２９】
［第１実施形態］
以下、本発明を具体化した第１実施形態を図１〜図９に基づいて詳細に説明する。
【００３０】
図１は、本実施形態の光電変換素子搭載用配線基板４０（以下「配線基板４０」という）をマザーボード１１（母基板）の被搭載面１２上に搭載して、光ファイバ２０を保持するＭＴコネクタ２１（光ファイバコネクタ）を接続した状態を示す概略正面図である。図２は、配線基板４０を示す概略斜視図である。図３は図２のＡ−Ａ線断面図、図４は図２のＢ−Ｂ線断面図である。
【００３１】
図１に示されるように、マザーボード１１は、複数の絶縁層１５及び複数の導体層（図示略）を有するいわゆる多層板であって、被搭載面１２及び裏面１３を有している。マザーボード１１の被搭載面１２には図示しない複数のパッドが形成されており、それらのパッド上には２個の配線基板４０がバンプ接続されている。本実施形態では、図１において左側に位置する配線基板４０が、電気信号を光信号に変換する発光側配線基板であり、図１において右側に位置する配線基板４０が、光信号を電気信号に変換する受光側配線基板である。なお、マザーボード１１の被搭載面１２には、配線基板４０のほかにＩＣチップ１６等が同じくバンプ接続されている。
【００３２】
図１〜図４に示されるように、本実施形態の配線基板４０は、基板本体４１や複数のバンプ用パッド６７等を備えている。基板本体４１は、全体として略直方体状の部材であって、特に大きさの制限はないが、各部分の寸法が前記ＭＴコネクタ２１と略同じになるように設計されていると、既存のＭＴコネクタの接続方法と同じ方法でＭＴコネクタ２１を接続することができる。具体的に言うと、基板本体４１においてガイドピン３１の挿入方向（図２のＸ軸方向）に沿った寸法は８．０ｍｍに設定されている。また、基板本体４１において前記光ファイバ２０の整列方向（図２のＹ軸方向）に沿った寸法は６．４ｍｍに設定され、基板本体４１においてＸ軸方向及びＹ軸方向に直交する方向（図２のＺ軸方向）に沿った寸法は３．０ｍｍに設定されている。
【００３３】
図２〜図４に示されるように、基板本体４１は、７層のセラミック層５１及び４層の導体層５２を積層配置してなる多層アルミナ配線基板（多層セラミック配線基板）を主体として構成されている。各セラミック層５１は、ＭＴコネクタ２１に使用される樹脂材料よりも高放熱性のセラミック材料（本実施形態ではアルミナ）からなり、各導体層５２はタングステンからなっている。各セラミック層５１及び各導体層５２は、基板本体４１の平面方向（図２の水平方向）に積層されている。また、多層アルミナ配線基板（基板本体４１）における積層方向の一端側にある面が第１主面４２であり、多層アルミナ配線基板（基板本体４１）における積層方向の他端側（第１主面４２の反対側）にある面が第２主面４３である。さらに、基板本体４１は、第１主面４２及び第２主面４３と垂直な位置関係にあり、前記マザーボード１１の被搭載面１２と対向配置される第３主面４４を有している。また、基板本体４１は、第１主面４２、第２主面４３及び第３主面４４とは異なる面であって、第３主面４４の反対側に位置する面である第４主面４５を有している。さらに、基板本体４１は、内部にビア導体５３，５４を有している。ビア導体５３は導体層５２同士を異層間で導通させるために機能し、ビア導体５４は内部の熱を外部に逃がすためのいわゆるサーマルビアとして機能している。また、基板本体４１の内部には、導体層５２の一部を構成するグラウンド層５５がベタ状に形成されている。一部のグラウンド層５５には抜け穴が形成され、その抜け穴内をビア導体５３が貫通している。
【００３４】
図２〜図４に示されるように、前記複数のバンプ用パッド６７は、基板本体４１の第３主面４４上に設けられ、各バンプ用パッド６７上にははんだバンプ６８が形成されている。各バンプ用パッド６７及び各はんだバンプ６８は、マザーボード１１の被搭載面１２側に設置された複数の端子（図示略）に対して電気的に接続されている。
【００３５】
また、基板本体４１の第１主面４２には第１キャビティ４６が形成されている。第１キャビティ４６は、基板本体４１を構成する７層のセラミック層５１のうち最も第１主面４２側にあるセラミック層５１を貫通している。第１キャビティ４６の底面４７には導体からなる第１部品実装部６１（第１部品実装領域）が設定され、その第１部品実装部６１の上には光電変換素子が素子主面を横向きにした状態で実装されている。本実施形態の場合、前記発光側配線基板では、素子主面に発光部を有し、電気信号を光信号に変換する光電変換素子である面発光タイプのＶＣＳＥＬ６２（図２，図３参照）が搭載されている。一方、前記受光側配線基板では、素子主面に受光部を有し、光信号を電気信号に変換する光電変換素子である面受光タイプのフォトダイオード（図示略）が搭載されている。なお、ＶＣＳＥＬ６２（またはフォトダイオード）は、第１キャビティ４６内に配置されている。また、第１部品実装部６１の近傍には、複数のボンディングパッド６３が配置されている。そして、各ボンディングパッド６３とＶＣＳＥＬ６２側（またはフォトダイオード側）の各端子とが、それぞれボンディングワイヤ６４を介して電気的に接続されている。なお、第１キャビティ４６の深さは、ＶＣＳＥＬ６２（またはフォトダイオード）の厚さよりも大きい寸法となるように設定されている。さらに、第１キャビティ４６の深さは、ボンディングワイヤ６４が第１主面４２から突出しない程度に設定されている。
【００３６】
図３に示されるように、第１部品実装部６１に実装されたＶＣＳＥＬ６２（またはフォトダイオード）は、前記バンプ用パッド６７に対して、サーマルビアとして機能する複数の前記ビア導体５４と、グラウンド層５５とを介して接続されている。その結果、ＶＣＳＥＬ６２（またはフォトダイオード）から発生した熱が、第１部品実装部６１、ビア導体５４、グラウンド層５５、バンプ用パッド６７及び前記はんだバンプ６８からなる放熱経路を介して、前記マザーボード１１側に逃がされるようになっている。つまり、グラウンド層５５は放熱構造としての役割も果たしている。
【００３７】
図３，図４に示されるように、前記基板本体４１の前記第２主面４３には第２キャビティ４８が形成されている。第２キャビティ４８は、基板本体４１を構成する前記７層のセラミック層５１のうち最も第２主面４３側にあるセラミック層５１を貫通している。第２キャビティ４８の底面４９には導体からなる第２部品実装部７１（第２部品実装領域）が複数箇所に設定され、それらの第２部品実装部７１の上には、半導体集積回路素子や、チップコンデンサ７５などのノイズ対策用部品が実装されている。即ち、半導体集積回路素子及びノイズ対策用部品は、互いに接近して配置されている。本実施形態の場合、前記発光側配線基板では、光電変換素子駆動用の半導体集積回路素子であるドライバＩＣ７２（図３参照）と、チップコンデンサ７５とが搭載されている。一方、受光側配線基板では、信号増幅用の半導体集積回路素子であるレシーバＩＣ（図示略）と、チップコンデンサ７５とが搭載されている。また、第２部品実装部７１の近傍には、複数のボンディングパッド７３が配置されている。そして、各ボンディングパッド７３とドライバＩＣ７２側（またはレシーバＩＣ側）の各端子とが、それぞれボンディングワイヤ７４を介して電気的に接続されている。さらに、チップコンデンサ７５は、第２部品実装部７１、前記ビア導体５３、前記導体層５２、ボンディングパッド７３及びボンディングワイヤ７４などからなる配線を介して、ドライバＩＣ７２（またはレシーバＩＣ）に電気的に接続されている。なお、ドライバＩＣ７２（またはレシーバＩＣ）及びチップコンデンサ７５は、第２キャビティ４８内に配置されている。なお、第２キャビティ４８の深さは、ドライバＩＣ７２（またはレシーバＩＣ）及びチップコンデンサ７５の厚さよりも大きい寸法となるように設定されている。さらに、第２キャビティ４８の深さは、ボンディングワイヤ７４が第２主面４３から突出しない程度に設定されている。
【００３８】
図３に示されるように、第２部品実装部７１に実装されたドライバＩＣ７２（またはレシーバＩＣ）は、前記バンプ用パッド６７に対して、サーマルビアとして機能する複数の前記ビア導体５４と、前記グラウンド層５５とを介して接続されている。その結果、ドライバＩＣ７２（またはレシーバＩＣ）から発生した熱が、第２部品実装部７１、ビア導体５４、グラウンド層５５、バンプ用パッド６７及びはんだバンプ６８からなる放熱経路を介して、前記マザーボード１１側に逃がされるようになっている。
【００３９】
図２，図４に示されるように、前記基板本体４１の第１主面４２において前記第１部品実装部６１を挟む位置には、断面円形状の充填穴９１が２つ形成されている。充填穴９１は２つであって、前記第１キャビティ４６の底面４７にて開口する一方で第２主面４３にて開口しない非貫通穴である。本実施形態の充填穴９１は、基板本体４１を構成する前記７層の前記セラミック層５１のうち、第１主面４２側から１層目〜４層目のセラミック層５１を貫通している。そして、各充填穴９１内には、基板本体４１を構成するセラミックよりも硬度が低く加工性の良い樹脂材料からなる充填材９３が充填されている。この充填材９３には断面円形状の精密加工穴９２が形成されている。精密加工穴９２は２つであって、第１キャビティ４６の底面４７にて開口する一方で第２主面４３にて開口しない非貫通穴である。本実施形態の精密加工穴９２は、基板本体４１を構成する７層のセラミック層５１のうち、第１主面４２側から１層目〜３層目のセラミック層５１を貫通し、第１主面４２側から４層目のセラミック層５１の途中まで延びている。また、精密加工穴９２は前記ＭＴコネクタ２１における２つのガイドピン穴（図示略）の位置に対応して配置され、それらの中心軸間距離は４．６ｍｍ±０．００３ｍｍに設定されている。これら精密加工穴９２の内径は、ＭＴコネクタ２１側のガイドピン穴の内径よりも小さい０．６９７ｍｍに設定されており、ガイドピンをかしめて固定する機能を有している。
【００４０】
図２，図４に示されるように、基板本体４１には、多層アルミナ配線基板の積層方向に直交する方向に延びる抜き穴８１が形成されている。本実施形態の抜き穴８１は、前記第４主面４５にて開口するとともに、充填穴９１の内端部及び精密加工穴９２の内端部に連通している。詳述すると、抜き穴８１は、断面矩形状をなし、セラミック層５１に設けられた切欠部８２によって構成されている。抜き穴８１は、基板本体４１を構成する７層のセラミック層５１のうち、第１主面４２側から４層目のセラミック層５１に設けられている。即ち、抜き穴８１の幅は、１枚当りのセラミック層５１の厚さと等しくなっている。また、充填材９３には、抜き穴８１と精密加工穴９２の内端部とを連通する断面円形状の連通穴８３が形成されている。連通穴８３の内径は、抜き穴８１の幅と等しくなるように設定されている。
【００４１】
そして、これら２つの精密加工穴９２には、金属製のガイドピン３１の一端が挿入固定されている。その結果、ガイドピン３１がＶＣＳＥＬ６２（またはフォトダイオード）を挟んでその両側に配置されるとともに、ガイドピン３１の他端が第１主面４２から突出する。ガイドピン３１は、前記ＶＣＳＥＬ６２（または前記フォトダイオード）と前記光ファイバ２０との光軸合わせの際の位置基準として用いられる光結合部材である。ガイドピン３１は配線基板４０の平面方向に沿って突出しているため、全体の厚さ方向の寸法が大きくなることもなく、低背化を達成することができる。また、各ガイドピン３１の一端部は、ガイドピン３１の一端に行くに従って外径を徐々に小さくするテーパ３２（図４参照）を有している。その結果、ガイドピン３１がテーパ３２に案内されてスムーズに精密加工穴９２内に挿入される。
【００４２】
そして、配線基板４０は、前記ＭＴコネクタ２１に対してガイドピン３１を用いて結合されるようになっている。詳述すると、基板本体４１の第１主面４２（前記第１キャビティ４６の開口端面）と、ＭＴコネクタ２１の先端面（光ファイバ２０の先端が露出している面）とが、平行でありかつ互いに当接している。このため、ＶＣＳＥＬ６２（またはフォトダイオード）の素子主面から光ファイバ２０の先端までの距離が決定される。そしてこの状態で、ガイドピン３１の他端をＭＴコネクタ２１側のガイドピン穴に挿入固定する。その結果、ＭＴコネクタ２１が、配線基板４０に対して機械的に結合される。そして、このような結合時には、ＭＴコネクタ２１が保持する光ファイバ２０と、配線基板４０のＶＣＳＥＬ６２（またはフォトダイオード）とが光軸合わせされる。なお、本実施形態において具体的には、ＪＩＳ  Ｃ  ５９８１に規定するガイドピン「ＣＮＦ１２ＳＡＭ−２１」（直径０．６９９ｍｍ）が使用されている。
【００４３】
このように構成された装置の一般的な動作について簡単に述べておく。
【００４４】
ＶＣＳＥＬ６２を有する配線基板４０（発光側配線基板）に対してマザーボード１１側から電力が供給されると、この電力供給によりＶＣＳＥＬ６２及びドライバＩＣ７２が動作可能な状態となる。マザーボード１１側から入力された電気信号は、まずドライバＩＣ７２に入力される。すると、ドライバＩＣ７２は、ビア導体５３、ボンディングパッド６３，７３及びボンディングワイヤ６４，７４からなる配線を介してＶＣＳＥＬ６２に所定の電気信号を出力する。ＶＣＳＥＬ６２は入力した電気信号を光信号（レーザ光）に変換した後、その光信号を光ファイバ２０の先端面に向けて出射する。出射された光信号は、ＭＴコネクタ２１が保持する光ファイバ２０の各コア内に入射し、フォトダイオードを有する配線基板４０（受光側配線基板）に向かって進むようになる。
【００４５】
次に、配線基板４０の製造方法を図５〜図９を参照しながら説明する。
（１）基板本体４１の作製
【００４６】
まず、キャビティ４６，４８、充填穴９１及び抜き穴８１を有するセラミック未焼結体を準備する。詳述すると、アルミナ粉末、有機バインダ、溶剤、可塑剤などを均一に混合・混練してなる原料スラリーを作製し、この原料スラリーを用いてドクターブレード装置によるシート成形を行って、所定厚みのグリーンシートを複数枚形成する。次に、グリーンシートにおける所定部分に、例えば打ち抜き加工を施すことにより、ビア用孔を形成する。次に、ビア用孔内にビア導体用の金属ペースト（例えばタングステンペースト）を充填する。このとき同時に、２枚のグリーンシートに矩形状の貫通孔を形成しておく。これらの貫通孔は後にキャビティ４６，４８を構成するものである。また、１枚のグリーンシートに、側端面にて開口する切欠部８２を形成しておく（切欠部形成工程）。この切欠部８２は後に抜き穴８１を構成するものである。そして、金属ペーストをグリーンシートの表面及び裏面に印刷することにより、後に導体層５２、ボンディングパッド６３，７３、第１部品実装部６１、第２部品実装部７１となる印刷層を形成する。さらに、これら複数枚のグリーンシートを積層し、所定圧力でプレスして各グリーンシートを一体化し、未焼結のグリーンシート積層体（セラミック未焼結体）とする。次に、このグリーンシート積層体に対して前記金属ペーストを印刷し、後にバンプ用パッド６７となる印刷層を形成する。また、このグリーンシート積層体をドリル加工し、充填穴９１を形成する（充填穴形成工程）。この段階ではまだグリーンシート積層体は未焼結であるため、充填穴９１のドリル加工により比較的容易に充填穴９１を形成することができる。
【００４７】
続く焼成工程では、従来周知の手法に従って乾燥工程や脱脂工程などを行った後、さらにアルミナが焼結しうる加熱温度（例えば１６５０℃〜１９５０℃）にて焼成を行う。そして、アルミナ及びタングステンを焼結させ、グリーンシート積層体をセラミック焼結体である基板本体４１とする。
【００４８】
続く充填工程では、基板本体４１における充填穴９１内に充填材９３を充填する（図５参照）。詳述すると、エポキシ樹脂、硬化剤、シリカフィラー等の混合物を３本ロールにて混練し、充填穴９１を埋めるための充填材９３とする。即ち、本実施形態の充填材９３は、熱硬化性樹脂中に無機フィラーを含んだものである。そして、この充填材９３を従来公知の手法（例えば印刷法）により充填穴９１内に充填する。これに伴い、充填穴９１内の空気は、切欠部８２によって構成される抜き穴８１を介して基板本体４１の外部に放出される。さらに、１２０℃，１時間の条件で加熱することにより、充填材９３を半硬化させる。ここで、充填材９３を完全に硬化させないのは、次工程での穴加工をよりいっそう容易に行うためである。
【００４９】
続く精密加工穴形成工程では、第１キャビティ４６の底面４７側から充填材９３に対して精密ドリルを用いた精密穴加工を行い、半硬化状態の充填材９３に精密加工穴９２を形成する（図６参照）。このような穴加工法によれば、光軸合わせの際の正確な基準となる精密加工穴９２を容易にかつ確実に得ることができる。また、精密穴加工は、樹脂材料に対する加工であるため、加工に要する労力やコストを低減することができ、ひいては配線基板４０の低コスト化を図ることができる。続く連通穴形成工程では、抜き穴８１内にドリルを挿入し、挿入したドリルを用いて充填材９３に対する穴加工を行い、半硬化状態の充填材９３に連通穴８３を形成する（図７参照）。このような穴加工は、樹脂材料に対する加工であるため、加工に要する労力やコストを低減することができ、ひいては配線基板４０の低コスト化を図ることができる。なお本実施形態では、連通穴形成工程を、精密加工穴形成工程の後で行っているが、精密加工穴形成工程の前に行ってもよい。
【００５０】
次に、上記基板本体４１を１５０℃，５時間の条件で加熱する本硬化処理を行って、充填材９３を完全に硬化させる。さらに、従来周知の手法により仕上げ加工を行って、精密加工穴９２の穴径を０．６９７ｍｍとなるように微調整する。このときの加工に要求される精度は、具体的には±０．００３ｍｍである。
（２）光電変換素子（ＶＣＳＥＬ６２またはフォトダイオード）の搭載
【００５１】
第１部品実装部６１を有する第１主面４２を上向きにして基板本体４１をチップマウンタにセットし、第１部品実装部６１上にＶＣＳＥＬ６２（またはフォトダイオード）を接着剤で接着して搭載する。次に、第１主面４２を上向きにして基板本体４１をボンディング装置にセットし、ワイヤボンディングを実施する。その結果、基板本体４１に搭載されたＶＣＳＥＬ６２（またはフォトダイオード）が基板本体４１側の導体と電気的に接続される。本工程においては、基板本体４１の第１主面４２を上向きにできるので、接着やワイヤボンディングを比較的簡単に行うことができる（図８参照）。
（３）半導体集積回路素子（ドライバＩＣ７２またはレシーバＩＣ）及びノイズ対策用部品（チップコンデンサ７５）の搭載
【００５２】
第２部品実装部７１を有する第２主面４３を上向きにして基板本体４１をチップマウンタにセットし、第２部品実装部７１上にドライバＩＣ７２（またはレシーバＩＣ）とチップコンデンサ７５とを接着剤で接着して搭載する。次に、第２主面４３を上向きにして基板本体４１をボンディング装置にセットし、ワイヤボンディングを実施する。その結果、基板本体４１に搭載されたドライバＩＣ７２（またはレシーバＩＣ）が基板本体４１側の導体と電気的に接続される。本工程においては、基板本体４１の第２主面４３を上向きにできるので、接着やワイヤボンディングを比較的簡単に行うことができる（図９参照）。
（４）ガイドピン３１の接合、マザーボード１１上への実装など
【００５３】
まず、基板本体４１の精密加工穴９２内に、ガイドピン３１の一端を挿入固定させる。これに伴い、精密加工穴９２内の空気は、抜き穴８１を介して基板本体４１の外部に放出される。その後、バンプ用パッド６７上にはんだバンプ６８を設け、さらに所定温度及び所定時間のリフローを行って、配線基板４０をマザーボード１１上に実装する。なお、かかる実装工程の後でガイドピン３１の接合を行ってもよい。さらに、配線基板４０の各ガイドピン３１をＭＴコネクタ２１側の各ガイドピン穴に嵌合させれば、ガイドピン３１が位置基準となり、ＭＴコネクタ２１が保持する光ファイバ２０とＶＣＳＥＬ６２（またはフォトダイオード）との光軸が合った状態となる。
【００５４】
従って、本実施形態によれば以下の効果を得ることができる。
【００５５】
（１）本実施形態の配線基板４０によると、充填穴９１に充填材９３を充填する際に、充填穴９１内の空気は抜き穴８１を介して基板本体４１の外部に放出される。ゆえに、空気の混入に起因したボイドの発生を抑えることで充填材９３の強度低下が防止されるため、精密加工穴９２にガイドピン３１を挿入した際に、充填材９３によってガイドピン３１を確実に固定することができる。また、充填穴９１内の空気を抜き穴８１を介して容易に放出できるため、充填穴９１を小径化したとしても、充填穴９１に充填材９３を確実に充填することができる。ゆえに、充填穴９１を小径化した分だけ基板本体４１内のスペースに余裕が生じるため、基板本体４１の小型化が可能となる。
【００５６】
しかも、精密加工穴９２にガイドピン３１を挿入する際に、精密加工穴９２内の空気は抜き穴８１を介して基板本体４１の外部に放出される。その結果、精密加工穴９２にガイドピン３１を挿入する際に、精密加工穴９２内に残っている空気の影響を受けないため、精密加工穴９２にガイドピン３１を確実かつ容易に挿入することができる。ゆえに、ガイドピン３１を位置基準として用いることにより、基板本体４１に実装されたＶＣＳＥＬ６２（またはフォトダイオード）とＶＣＳＥＬ６２（またはフォトダイオード）に光結合されるべき光ファイバ２０との光軸合わせを確実にかつ簡単に行うことが可能となる。よって、両者を高い精度で光結合できるようになり、効率の良い光伝送を実現しやすくなる。また、本実施形態の抜き穴８１（及び連通穴８３）は、基板本体４１の第４主面４５にて開口するとともに、充填穴９１の内端部及び精密加工穴９２の内端部に連通している。このため、抜き穴８１内（及び連通穴８３内）を見れば、ガイドピン３１が精密加工穴９２の内端部まで挿入されているか否かを確認することができる。即ち、抜き穴８１（及び連通穴８３）は、内部確認穴としての機能を有している。
【００５７】
（２）本実施形態では、基板本体４１の第１主面４２に第１部品実装部６１が設定されるとともに、基板本体４１の第２主面４３に第２部品実装部７１が設定されている。このため、基板本体４１の１つの面のみに部品実装部が設定される場合よりも部品の実装面積が増加する。しかも、充填穴９１及び精密加工穴９２は、ともに第１主面４２にて開口する一方で第２主面４３にて開口しない非貫通穴であるため、第２主面４３での部品の実装面積が増加する。従って、基板本体４１に対して多くの部品を実装することができ、ひいては配線基板４０の小型化や高性能化を実現しやすくなる。
【００５８】
（３）本実施形態では、第３主面４４が基板本体４１の下面であり、第１主面４２及び第２主面４３が基板本体４１の側面である。このため、ＶＣＳＥＬ６２（またはフォトダイオード）は、基板本体４１の側面に実装されるようになる。同様に、ドライバＩＣ７２（またはレシーバＩＣ）及びチップコンデンサ７５も、基板本体４１の側面に実装されるようになる。その結果、部品の実装によって配線基板４０の厚さ方向の寸法が大きくならなくて済むため、配線基板４０の低背化、小型化が達成しやすくなる。また、ＶＣＳＥＬ６２（またはフォトダイオード）が基板本体４１の側面に実装され、発光部（または受光部）が水平方向（Ｘ軸方向）を向くため、特に光路変換部品がなくても、光ファイバ２０との光結合を図ることが可能となる。よって、部品点数の低減、ひいては低コスト化を達成することができる。
【００５９】
（４）本実施形態では、基板本体４１の第１主面４２に光電変換素子（ＶＣＳＥＬ６２またはフォトダイオード）が実装されるとともに、基板本体４１の第２主面４３に半導体集積回路素子（ドライバＩＣ７２またはレシーバＩＣ）が実装されている。しかも、基板本体４１は、単なるセラミック基板ではなく、複数のセラミック層５１及び複数の導体層５２を積層配置してなる多層セラミック配線基板を主体として構成されている。つまり、光電変換素子と半導体集積回路素子とをつなぐ配線は、基板本体４１の外表面に形成された導体からなるのではなく、基板本体４１の内部に形成された導体（導体層５２及びビア導体５３）からなっている。このため、光電変換素子と半導体集積回路素子とを最短距離で確実に接続できるため、正確な信号伝送が可能になる。しかも、配線のインダクタンス成分の増加が防止されるため、光電変換素子と半導体集積回路素子との間で侵入するノイズを極めて小さく抑えることができるため、誤動作等の不具合を生じることもなく高い信頼性を得ることができる。また本実施形態では、ドライバＩＣ７２（またはレシーバＩＣ）及びチップコンデンサ７５が互いに近傍に配置されているため、ドライバＩＣ７２（またはレシーバＩＣ）のスイッチングノイズの低減や電源電圧の安定化を確実に図ることができる。
【００６０】
（５）本実施形態では、第１キャビティ４６の深さが、光電変換素子（ＶＣＳＥＬ６２またはフォトダイオード）の厚さよりも大きい寸法となるように設定されているため、光電変換素子は、基板本体４１の第１主面４２から突出しないようになる。換言すると、光電変換素子は基板本体４１内に埋設されるようになる。また、第２キャビティ４８の深さが、半導体集積回路素子（ドライバＩＣ７２またはレシーバＩＣ）及びノイズ対策用部品（チップコンデンサ７５）の厚さよりも大きい寸法となるように設定されている。このため、半導体集積回路素子及びノイズ対策用部品は、基板本体４１の第２主面４３から露出しないようになる。換言すると、半導体集積回路素子及びノイズ対策用部品は基板本体４１内に埋設されるようになる。ゆえに、光電変換素子が第１主面４２から突出する構成や、半導体集積回路素子及びノイズ対策用部品が第２主面４３から突出する構成に比べて、光電変換素子、半導体集積回路素子及びノイズ対策用部品を確実に保護でき、信頼性向上にも寄与することができる。
【００６１】
（６）本実施形態では、ガイドピン３１が、ＶＣＳＥＬ６２（またはフォトダイオード）を挟んでその両側に配置されている。この場合、ガイドピン３１を位置基準として用いることにより、ＶＣＳＥＬ６２（またはフォトダイオード）と光ファイバ２０との光軸合わせをより確実に行うことが可能となる。よって、両者をより高い精度で光結合できるようになり、より効率の良い光伝送を実現しやすくなる。
【００６２】
（７）一般的に、光電変換素子は、端面の面積よりも上面（素子主面）の面積のほうが大きいので、端面が発光部（または受光部）となる端面発光タイプ（または端面受光タイプ）よりも面発光タイプ（または面受光タイプ）のほうが、多くの発光部（または受光部）を設けることができる。そこで本実施形態では、第１部品実装部６１に実装される光電変換素子を、面発光タイプのＶＣＳＥＬ６２（または面受光タイプのフォトダイオード）としているため、ＶＣＳＥＬ６２（フォトダイオード）に多くの発光部（または受光部）を設けることができる。
【００６３】
（８）特開２００４−２５９９７３号公報に記載の従来技術には、誘電体基板の側面に光電変換素子を実装してなるパッケージが開示されている。しかし、光電変換素子の実装領域を確保するためには、多数の誘電体層（セラミック層）を積層して誘電体基板を形成しなければならず、誘電体基板の製造コストが上昇してしまう。また、各誘電体層が誘電体基板の高さ方向に積層されているため、誘電体基板の厚さ方向の寸法が大きくなってしまう。そこで本実施形態では、各セラミック層５１を平面方向（図２の水平方向）に積層することにより基板本体４１を形成している。その結果、セラミック層５１の層数を増やさなくても光電変換素子（ＶＣＳＥＬ６２またはフォトダイオード）の実装領域（第１部品実装部６１）を確保できるため、基板本体４１の製造コストを抑えることができる。また、例えば高機能化を図るためにセラミック層５１の層数を増やしたとしても、配線基板４０の厚さ方向の寸法が大きくならなくて済むため、配線基板４０の低背化を達成しやすくなる。
【００６４】
（９）特開２０００−２４９８８３号公報に記載の従来技術には、光電変換素子と光ファイバとの位置合わせを可能とするとともに、複数の部品の実装を可能としたパッケージングシステムが開示されている。しかし、パッケージングシステムは多数の部材から構成されているため、製作コストが上昇するという問題がある。そこで本実施形態では、主として１つの部材（基板本体４１）から構成された配線基板４０によって、光電変換素子（ＶＣＳＥＬ６２またはフォトダイオード）と光ファイバ２０との位置合わせを可能とするとともに、複数の部品の実装を可能としている。このため、従来技術のように複雑な三次元的形状に加工するプロセス（特開２０００−２４９８８３号公報の段落［００７０］等参照）が不要となる。よって、製造が比較的簡単になり、低コスト化も達成しやすくなる。
【００６５】
（１０）本実施形態では、ＭＴコネクタ２１と基板本体４１とを機械的に結合するにあたり、ＭＴコネクタ２１における光ファイバ２０の先端が露出する面と基板本体４１の第１主面４２とを突き合わせる配置態様を採用している。このため、両者の結合時におけるＸ軸方向の寸法を確実に抑えることができ、装置全体の小型化が達成しやすくなる。
【００６６】
［第２実施形態］
以下、本発明を具体化した第２実施形態を図１０〜図１５に基づき説明する。ここでは第１実施形態と相違する部分を中心に説明し、共通する部分については同じ部材番号を付す代わりに説明を省略する。本実施形態では、抜き穴の位置や形成方法などが上記第１実施形態とは異なっている。
【００６７】
詳述すると、図１０，図１１に示されるように、本実施形態の配線基板１４０では、抜き穴１８１が、基板本体１４１においてマザーボード１１の被搭載面１２（図１参照）に対して垂直に配置された第４主面１４５にて開口している。そして、基板本体１４１を構成する各セラミック層１５１は、基板本体１４１の厚さ方向（図１０の垂直方向）に積層されている。また本実施形態では、複数のバンプ用パッド１６７が、基板本体１４１において被搭載面１２と対向配置された第２主面１４３上に設けられている。なお本実施形態の基板本体１４１は、第２主面１４３に上記第１実施形態の第２キャビティ４８を備えていない。
【００６８】
また、充填穴１９１内には充填材１９３が充填され、充填材１９３の一部は抜き穴１８１内に進入している。そして、充填材１９３には、抜き穴１８１と精密加工穴１９２の内端部とを連通する連通穴１８３が形成されている。なお図１１に示されるように、基板本体１４１を開口のある側（第４主面１４５側）から見たとき、抜き穴１８１が矩形状でありかつ連通穴１８３が円形状となっている。抜き穴１８１の最大辺（長辺）の寸法は、連通穴１８３の直径の寸法Ｌ２以上であって、かつ、充填穴１９１の内径の寸法以下に設定されている。また、抜き穴１８１の最小辺（短辺）の寸法Ｌ１は、セラミック層１５１の厚さと等しく設定されている。そして、連通穴１８３の直径の寸法Ｌ２は、抜き穴１８１の最小辺の寸法Ｌ１よりも小さくなるように設定されている。また、連通穴１８３は、抜き穴１８１の中心を基準として第２主面１４３の方向に偏心しているため、連通穴１８３の内側面の一部が抜き穴１８１の内側面１８２（具体的には、第２主面１４３側から３層目のセラミック層１５１の上面）に接触する。
【００６９】
なお、本実施形態の配線基板１４０の製造方法では、基板本体１４１の作製方法（具体的には、充填工程、連通穴形成工程及び精密加工穴形成工程）のみが上記第１実施形態とは異なっている。そこで本実施形態では、充填工程、連通穴形成工程及び精密加工穴形成工程を図１２〜図１４に基づいて説明する。
【００７０】
充填工程では、基板本体１４１における充填穴１９１内に、上記第１実施形態の充填材９３と同じ充填材１９３を充填する。詳述すると、まず、抜き穴１８１の内側面１８２上に連通穴形成型２００を載置する（図１２参照）。なお、連通穴形成型２００は、柄部２０１と、同柄部２０１の中央部から垂直方向に突出する棒状部２０２とによって構成され、全体として側面視Ｔ字状をなしている。柄部２０１は、基板本体１４１の外側に配置されている。一方、棒状部２０２は、基端部が内側面１８２上に載置されるとともに、先端部が充填穴１９１内に配置されている。
【００７１】
次に、充填材１９３を従来公知の手法（例えば印刷法）により充填穴１９１内に充填する。このとき、充填材１９３の一部は抜き穴１８１に進入する。そして、１２０℃，１時間の条件で加熱して充填材１９３を半硬化させる（図１３参照）。続く連通穴形成工程では、連通穴形成型２００を基板本体１４１から引き抜くことにより、半硬化状態の充填材１９３に連通穴１８３を形成する（図１４参照）。
【００７２】
続く精密加工穴形成工程では、第１キャビティ１４６の底面１４７側から充填材１９３に対して精密ドリルを用いた精密穴加工を行い、半硬化状態の充填材１９３に精密加工穴１９２を形成する（図１５参照）。その結果、精密加工穴１９２と抜き穴１８１とが連通穴１８３を介して連通する。
【００７３】
従って本実施形態によれば、連通穴１８３が、抜き穴１８１の中心を基準として第２主面１４３の方向に偏心している。その結果、連通穴１８３と精密加工穴１９２との連通部分が精密加工穴１９２の内端に近付くため、精密加工穴１９２にガイドピン３１を挿入する際に、精密加工穴１９２内の空気をより確実に基板本体１４１の外部に放出させることができる。その結果、精密加工穴１９２にガイドピン３１を挿入する際に、精密加工穴１９２内に残っている空気の影響をよりいっそう受けなくなるため、精密加工穴１９２にガイドピン３１をより確実かつ容易に挿入することができる。
【００７４】
しかも、連通穴１８３が抜き穴１８１の中心を基準として第２主面１４３の方向に偏心することにより、連通穴１８３の内側面の一部が抜き穴１８１の内側面１８２に接触している。このため、充填工程時に、連通穴形成型２００の棒状部２０２を単純に抜き穴１８１の内側面１８２上に載置しておけば、連通穴１８３を形成することができる。即ち、棒状部２０２を抜き穴１８１内に浮かせて配置したりしなくても済むため、連通穴１８３を容易に形成することができる。また、連通穴１８３が第２主面１４３の方向に偏心するため、抜き穴１８１内における上半分の領域と下半分の領域において充填材１９３の強度を比較した場合に、上半分の領域にある充填材１９３の強度が相対的に高くなる。このため、上記した上半分の領域にある充填材１９３により、充填穴９１からの充填材９３の抜けを確実に防止することができる。
【００７５】
本発明は、上記実施形態に限定されるものではなく、発明の範囲を逸脱しない限度において、適宜変更して適用できることは言うまでもない。
【００７６】
・上記第１実施形態では、精密加工穴９２を形成するにあたり、充填材９３の充填→充填材９３の半硬化（１２０℃）→精密穴加工→充填材９３の本硬化（１５０℃）というプロセスを採用したが、これとは別のプロセスを採用しても勿論よい。例えば、充填材９３の充填→充填材９３の半硬化（１２０℃）→充填材９３の本硬化（１５０℃）→精密穴加工というプロセスであってもよい。
【００７７】
・上記第１実施形態では、グリーンシートの状態で抜き穴８１の切欠部８２を形成していたが、別のタイミングで切欠部８２を形成するようにしてもよい。例えば、複数枚のグリーンシートを積層してグリーンシート積層体を形成した後、グリーンシート積層体をドリル加工する際に、充填穴９１を形成すると同時に切欠部８２を形成してもよい。
【００７８】
・上記第１実施形態では、抜き穴８１及び連通穴８３を別々のタイミングで形成していたが、抜き穴８１及び連通穴８３を同じタイミングで形成するようにしてもよい。具体的には、連通穴形成工程での穴加工において、抜き穴８１及び連通穴８３を同時に形成するようにしてもよい。しかし、この段階では、セラミック焼結体である硬い基板本体４１に対して抜き穴８１を形成しなければならないため、抜き穴８１の形成が困難である。よって、抜き穴８１及び連通穴８３は、別々のタイミングで形成されることが好ましい。
【００７９】
・上記第１実施形態の充填工程では、充填穴９１内のみに充填材９３を充填していたが（図５参照）、充填材９３の一部を抜き穴８１内に進入させるようにしてもよい（図１６参照）。このようにすれば、基板本体４１と充填材９３との接触面積が大きくなり、充填材９３の密着性が向上する。また、後の精密加工穴形成工程において、充填穴９１から充填材９３が抜けにくくなる。ゆえに、信頼性に優れた配線基板４０を得ることができる。
【００８０】
・上記第１実施形態の抜き穴８１は、基板本体４１の第４主面４５にて開口していた。しかし、抜き穴８１は、第４主面４５とは異なる面にて開口していてもよい。例えば、抜き穴８１は、第１〜第４主面４２〜４４と垂直な位置関係にある第５主面５０（図２参照）や、基板本体４１において第５主面５０の反対側に位置する第６主面にて開口していてもよい。また、抜き穴８１は、第１主面４２、第２主面４３及び第３主面４４にて開口していてもよい。
【００８１】
・上記第１実施形態では、連通穴８３の内径が、抜き穴８１の幅と等しくなるように設定されていた。しかし図１７に示されるように、連通穴８３の内径を、抜き穴８１の幅よりも小さくなるように設定してもよい。このようにすれば、ドリルを用いた穴加工によって連通穴８３を形成する際に、ドリルが抜き穴８１の内側面に接触しにくくなる。その結果、ドリルを回転させる際の抵抗が小さくなるため、連通穴８３を形成することが容易になる。
【００８２】
・上記実施形態において、抜き穴８１，１８１の幅（セラミック層５１，１５１の厚さ方向に沿った長さ）を大きくしてもよいし小さくしてもよい。なお、抜き穴８１，１８１の幅を大きくする場合、抜き穴８１，１８１が設けられているセラミック層５１，１５１の厚さを大きくし、セラミック層５１，１５１の厚さを抜き穴８１，１８１の幅と等しくしてもよい。また、抜き穴８１，１８１の幅を小さくする場合、抜き穴８１，１８１が設けられているセラミック層５１，１５１の厚さを小さくし、セラミック層５１，１５１の厚さを抜き穴８１，１８１の幅と等しくしてもよい。
【００８３】
・上記第１実施形態において、基板本体４１の第２主面４３上に、半導体集積回路素子（ドライバＩＣ７２またはレシーバＩＣ）の熱を外部に放出する放熱手段であるヒートシンク（図示略）を設けてもよい。このようにすれば、半導体集積回路素子の熱がヒートシンクで放出されて少なくなるため、半導体集積回路素子の熱が光電変換素子（ＶＣＳＥＬ２４またはフォトダイオード）に与える悪影響をより確実に低減でき、光電変換素子の信頼性が向上する。さらに、ヒートシンクを、第２キャビティ４８の開口部分を塞ぐように設けてもよい。このようにすれば、第２キャビティ４８内に収容されている半導体集積回路素子及びノイズ対策用部品（チップコンデンサ７５）をより確実に保護することができる。なお、上記のヒートシンクは、基板本体４１の第４主面４５上に設けられていてもよい。
【００８４】
・上記第２実施形態の配線基板１４０では、充填材１９３の一部が抜き穴１８１に進入し、充填材１９３の進入部分の先端が抜き穴１８１内に到達していた。しかし、充填材１９３の進入部分の先端を、抜き穴１８１の第４主面１４５における開口端に到達させてもよいし、第４主面１４５における開口端から突出させてもよい。
【００８５】
・上記第２実施形態の配線基板１４０では、連通穴１８３が、抜き穴１８１の中心を基準として第２主面１４３の方向に偏心していた。しかし、連通穴２８３の中心が抜き穴２８１の中心と一致する配線基板２４０（図１８参照）であってもよい。
【００８６】
・上記第２実施形態の配線基板１４０の製造方法では、抜き穴１８１の内側面１８２上に連通穴形成型２００を載置していた（図１２参照）が、連通穴形成型２００の載置時に、棒状部２０２の先端面を充填穴１９１の内側面に当接させるようにしてもよい。このようにすれば、精密加工穴１９２の内面にて開口する穴部１８４が、精密加工穴１９２を挟んで連通穴１８３の反対側に形成されるようになる（図１９参照）。
【００８７】
・上記第２実施形態の配線基板１４０では、基板本体１４１を構成する各セラミック層１５１が、基板本体１４１の厚さ方向（図１０の垂直方向）に積層されていた。しかし、各セラミック層３５１が基板本体３４１の平面方向（図２０の水平方向）に積層された配線基板３４０（図２０参照）であってもよい。
【００８８】
次に、前述した実施形態によって把握される技術的思想を以下に列挙する。
【００８９】
（１）光ファイバを保持する光ファイバコネクタに対してガイドピンを用いて結合可能であり、母基板の被搭載面上に搭載可能な光電変換素子搭載用配線基板であって、前記光ファイバコネクタに使用される樹脂材料よりも高放熱性のセラミック材料からなる複数のセラミック層及び複数の導体層を積層配置してなる多層セラミック配線基板を主体として構成され、前記多層セラミック配線基板における積層方向の一端側に第１主面を有し、前記多層セラミック配線基板における積層方向の他端側に第２主面を有し、前記第１主面及び前記第２主面と垂直な位置関係にあり、前記母基板の被搭載面と対向配置される第３主面を有する基板本体と、前記基板本体の前記第３主面上に設けられ、前記母基板の被搭載面側に設置された複数の端子に対して接続可能な複数のバンプ用パッドと、前記多層セラミック配線基板の前記第１主面に設けられた第１部品実装領域に配置され、光信号を電気信号に変換または電気信号を光信号に変換する光電変換素子と、前記多層セラミック配線基板の前記第２主面に設けられた第２部品実装領域に配置されるとともに、前記光電変換素子駆動用の半導体集積回路素子、信号増幅用の半導体集積回路素子及びノイズ対策用部品のうちから選択される少なくとも１種の部品とを備え、前記複数の導体層を介して前記光電変換素子、前記部品及び前記複数のバンプ用パッドが電気的に接続され、前記第１主面にて開口する充填穴が形成され、前記充填穴内には前記多層セラミック配線基板よりも硬度が低い充填材が充填され、前記充填材には前記第１主面にて開口する精密加工穴が形成され、前記精密加工穴内に前記ガイドピンの一端を挿入固定することで前記ガイドピンの他端が前記第１主面から突出し、前記第１主面に前記光ファイバコネクタの先端面を当接させることにより、前記素子主面から前記光ファイバの先端までの距離が決定されるように構成されたことを特徴とする光電変換素子搭載用配線基板。
【００９０】
（２）複数のセラミック層及び複数の導体層を積層配置してなる多層セラミック配線基板を主体として構成され、前記多層セラミック配線基板における積層方向の一端側に第１主面を有し、前記多層セラミック配線基板における積層方向の他端側に第２主面を有し、前記第１主面及び前記第２主面と垂直な位置関係にあり、母基板の被搭載面と対向配置される第３主面を有し、前記多層セラミック配線基板の前記第１主面に、受光部を有するとともに光信号を電気信号に変換する面受光タイプの光電変換素子、または、発光部を有するとともに電気信号を光信号に変換する面発光タイプの光電変換素子を実装するための第１部品実装領域が設定され、前記多層セラミック配線基板の前記第２主面に、前記光電変換素子駆動用の半導体集積回路素子、信号増幅用の半導体集積回路素子及びノイズ対策用部品のうちから選択される少なくとも１種の部品を実装するための第２部品実装領域が設定された基板本体と、前記基板本体の前記第３主面上に設けられ、前記母基板の被搭載面側に設置された複数の端子に対して接続可能であって、前記複数の導体層を介して前記光電変換素子及び前記部品に対しても接続可能な複数のバンプ用パッドとを備え、前記第１主面にて開口する充填穴が形成され、前記充填穴内には前記多層セラミック配線基板よりも硬度が低い充填材が充填され、前記充填材には前記第１主面にて開口する精密加工穴が形成された光電変換素子搭載用配線基板であって、前記充填穴及び前記精密加工穴は、ともに前記第１主面にて開口する一方で前記第２主面にて開口しない非貫通穴であり、前記基板本体に、前記充填穴の内端部に連通する抜き穴を形成し、前記抜き穴は、前記多層セラミック配線基板の積層方向に直交する方向に延びていることを特徴とする光電変換素子搭載用配線基板。
【００９１】
（３）技術的思想（２）において、前記抜き穴は、前記第３主面の反対側に位置する面にて開口していることを特徴とする光電変換素子搭載用配線基板。
【００９２】
（４）複数のセラミック層及び複数の導体層を積層配置してなる多層セラミック配線基板を主体として構成され、前記多層セラミック配線基板における積層方向の一端側に第１主面を有し、前記多層セラミック配線基板における積層方向の他端側に第２主面を有し、前記第１主面及び前記第２主面と垂直な位置関係にあり、母基板の被搭載面と対向配置される第３主面を有し、前記多層セラミック配線基板の前記第１主面に、受光部を有するとともに光信号を電気信号に変換する面受光タイプの光電変換素子、または、発光部を有するとともに電気信号を光信号に変換する面発光タイプの光電変換素子を実装するための第１部品実装領域が設定され、前記多層セラミック配線基板の前記第２主面に、前記光電変換素子駆動用の半導体集積回路素子、信号増幅用の半導体集積回路素子及びノイズ対策用部品のうちから選択される少なくとも１種の部品を実装するための第２部品実装領域が設定された基板本体と、前記基板本体の前記第３主面上に設けられ、前記母基板の被搭載面側に設置された複数の端子に対して接続可能であって、前記複数の導体層を介して前記光電変換素子及び前記部品に対しても接続可能な複数のバンプ用パッドとを備え、前記第１主面にて開口する充填穴が形成され、前記充填穴内には前記多層セラミック配線基板よりも硬度が低い充填材が充填され、前記充填材には前記第１主面にて開口する精密加工穴が形成された光電変換素子搭載用配線基板であって、前記充填穴及び前記精密加工穴は、ともに前記第１主面にて開口する一方で前記第２主面にて開口しない非貫通穴であり、前記基板本体に、前記充填穴の内端部に連通する抜き穴が形成され、前記基板本体は、複数枚のグリーンシートを準備するとともに、前記複数枚のグリーンシートのうち１枚のグリーンシートに、前記抜き穴を構成する切欠部を形成する切欠部形成工程と、前記複数枚のグリーンシートを積層して未焼結のセラミック積層体を作製するとともに、前記第１主面にて開口する充填穴を形成する充填穴形成工程と、前記未焼結のセラミック積層体を焼成してセラミック焼結体とする焼成工程と、前記セラミック焼結体における前記充填穴内に前記充填材を充填する充填工程と、前記充填材に対して精密穴加工を行って精密加工穴を形成する精密加工穴形成工程と、前記充填材に対する穴加工を行って連通穴を形成する連通穴形成工程とを経て製造されることを特徴とする光電変換素子搭載用配線基板。
【符号の説明】
【００９３】
１１…母基板としてのマザーボード
１２…母基板の被搭載面（光電変換素子搭載用配線基板を搭載する面）
４０，１４０，２４０，３４０…光電変換素子搭載用配線基板（配線基板）
４１，１４１，３４１…基板本体
４２…第１主面
４３，１４３…第２主面
４４…第３主面
４５…異なる面としての第４主面
４６，１４６…第１キャビティ
４７，１４７…第１キャビティの底面
５１、１５１，３５１…セラミック層
５２…導体層
５５…導体層の一部を構成するグラウンド層
６１…第１部品実装領域としての第１部品実装部
６２…光電変換素子としてのＶＣＳＥＬ
６７，１６７…バンプ用パッド
７１…第２部品実装領域としての第２部品実装部
７２…光電変換素子駆動用の半導体集積回路素子及び部品としてのドライバＩＣ
７５…ノイズ対策部品としてのチップコンデンサ
８１，１８１，２８１…抜き穴
８３，１８３，２８３…連通穴
９１，１９１…充填穴
９２，１９２…精密加工穴
９３，１９３…充填材
Ｌ１…抜き穴の最小片の寸法
Ｌ２…連通穴の直径の寸法
【図１】
2010141289.tif 000003
【図２】
2010141289.tif 000004
【図３】
2010141289.tif 000005
【図４】
2010141289.tif 000006
【図５】
2010141289.tif 000007
【図６】
2010141289.tif 000008
【図７】
2010141289.tif 000009
【図８】
2010141289.tif 000010
【図９】
2010141289.tif 000011
【図１０】
2010141289.tif 000012
【図１１】
2010141289.tif 000013
【図１２】
2010141289.tif 000014
【図１３】
2010141289.tif 000015
【図１４】
2010141289.tif 000016
【図１５】
2010141289.tif 000017
【図１６】
2010141289.tif 000018
【図１７】
2010141289.tif 000019
【図１８】
2010141289.tif 000020
【図１９】
2010141289.tif 000021
【図２０】
2010141289.tif 000022