(57)【要約】【課題】ユーザが、検査回路を接続する必要がなくなると共に、使用する端子を少なくすることができる。【解決手段】断線検査時は、ＷＲＤＮ＿ＥＮ信号をＨレベルにする。オペアンプ１８及びオペアンプ２０の電源端子にＬレベルの信号が入力され、非動作状態となる。Ｐ−ＭＯＳＦＥＴ２２が導通すると、ドレイン電流が、スピーカ１４と抵抗２８及び抵抗３０とを流れ、Ｎ−ＭＯＳＦＥＴ２４を介してアースに流れる。出力用論理回路２６のＮＯＲ回路３２の入力端子の一端に入力される電圧をＶ１とすると、Ｖ１＝（ＲＮ×ＶＣＣ）／（ＲＰ＋Ｒ０＋ＲＮ）となる。Ｖ１は、ＮＯＲ回路３２の閾値電圧ＶＴＨよりも高いためＨレベルとなる。ＮＯＲ回路３２の出力端子からは、Ｌレベルの信号が出力される。表示装置１６はＬレベルの信号に基いて、スピーカ１４が導通状態であることを表示する。【選択図】図１
2010130178.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を増幅して出力端から出力し、一対の入力端を備えた電気機器の一方の入力端に入力する増幅回路と、
前記増幅回路の出力端から出力された信号を反転して出力端から出力し、前記電気機器の他方の入力端に入力する反転回路と、
前記電気機器を検査する際に、前記増幅回路及び前記反転回路を非動作状態にすると共に、前記増幅回路の出力端及び前記反転回路の出力端の一方を第１の電位の部位に接続し、前記増幅回路の出力端及び前記反転回路の出力端の他方を前記第１の電位より低い第２の電位の部位に接続するように切り替える切替回路と、
を含む検査機能を備えた駆動回路。
【請求項２】
前記増幅回路の出力端及び前記反転回路の出力端の一方と前記第１の電位の部位又は前記第２の電位の部位との間に抵抗を接続した請求項１記載の検査機能を備えた駆動回路。
【請求項３】
入力信号を増幅して出力端から出力し、一対の入力端を備えたスピーカの一方の入力端に入力する増幅回路と、
前記増幅回路の出力端から出力された信号を反転して出力端から出力し、前記スピーカの他方の入力端に入力する反転回路と、
前記増幅回路の出力端及び前記反転回路の出力端の一方と電源との間に接続された通常状態でオフの第１のスイッチング素子と、
前記増幅回路の出力端及び前記反転回路の出力端の他方とアースとの間に接続された通常状態でオフの第２のスイッチング素子と、
前記スピーカを検査する際に、前記増幅回路及び前記反転回路を非動作状態にすると共に、前記第１のスイッチング素子及び前記第２のスイッチング素子をオンに切り替える切替回路と、
を含む検査機能を備えた駆動回路。
【請求項４】
前記増幅回路の出力端及び前記反転回路の出力端の一方と前記電源又は前記アースとの間に抵抗を接続した請求項３記載の検査機能を備えた駆動回路。
【請求項５】
前記検査の結果を表示する表示装置を更に備えた請求項１〜請求項４のいずれか１項記載の検査機能を備えた駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スピーカ等の電気機器の検査機能を備えた駆動回路に関する。
【背景技術】
【０００２】
従来のスピーカシステムでは、スピーカの断線検査は、ユーザが、アンプ装置の外部の出力端子とスピーカの＋側出力端子とを接続すると共に、入力端子とスピーカの−側出力端子とを接続し、オペアンプをオフにして、出力端子にハイレベルの信号を入力し、入力端子をハイインピーダンス状態にし、スピーカの＋側出力端子とスピーカの−側出力端子との間の接続を確認している（特許文献１）。
【特許文献１】特開２００３−２７４４９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、特許文献１に記載のスピーカシステムでは、検査を行う際に、ユーザがアンプ装置の外部に検査回路を接続する必要があり、手間がかかると共に、入力端子と出力端子との２つの端子を使用しなければならないという問題がある。
【０００４】
本発明は、上記の問題点を解決するためになされたもので、駆動回路に検査回路を設けることにより、ユーザが、検査回路を接続する必要がなくなると共に、使用する端子を少なくすることができる検査機能を備えた駆動回路を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するために第１の発明は、入力信号を増幅して出力端から出力し、一対の入力端を備えた電気機器の一方の入力端に入力する増幅回路と、前記増幅回路の出力端から出力された信号を反転して出力端から出力し、前記電気機器の他方の入力端に入力する反転回路と、前記電気機器を検査する際に、前記増幅回路及び前記反転回路を非動作状態にすると共に、前記増幅回路の出力端及び前記反転回路の出力端の一方を第１の電位の部位に接続し、前記増幅回路の出力端及び前記反転回路の出力端の他方を前記第１の電位より低い第２の電位の部位に接続するように切り替える切替回路と、を含んで構成されている。
【０００６】
第１の発明には、前記増幅回路の出力端及び前記反転回路の出力端の一方と前記第１の電位の部位又は前記第２の電位の部位との間に抵抗を接続することができる。
【０００７】
また、第２の発明は、入力信号を増幅して出力端から出力し、一対の入力端を備えたスピーカの一方の入力端に入力する増幅回路と、前記増幅回路の出力端から出力された信号を反転して出力端から出力し、前記スピーカの他方の入力端に入力する反転回路と、前記増幅回路の出力端及び前記反転回路の出力端の一方と電源との間に接続された通常状態でオフの第１のスイッチング素子と、前記増幅回路の出力端及び前記反転回路の出力端の他方とアースとの間に接続された通常状態でオフの第２のスイッチング素子と、前記スピーカを検査する際に、前記増幅回路及び前記反転回路を非動作状態にすると共に、前記第１のスイッチング素子及び前記第２のスイッチング素子をオンに切り替える切替回路と、を含んで構成されている。
【０００８】
第２の発明には、前記増幅回路の出力端及び前記反転回路の出力端の一方と前記電源又は前記アースとの間に抵抗を接続することができる。
【０００９】
第１の発明及び第２の発明には、前記検査の結果を表示する表示装置を更に設けることができる。
【００１０】
第１の発明及び第２の発明によれば、切替回路が設けられているので、検査時にユーザが検査回路を接続する必要がなくなり、外部へ接続する端子を少なくすることができる。
【００１１】
第１の発明の増幅回路の出力端及び反転回路の出力端の一方と第１の電位の部位又は第２の電位の部位との間、及び第２の発明の増幅回路の出力端及び反転回路の出力端の一方と電源又はアースとの間に抵抗を接続すれば、電圧を安定して抑えることができるので、ポップノイズ対策として有効になると共に、幅広い電源電圧範囲及び温度範囲でも安定して検査することができる。
【００１２】
第１の発明及び第２の発明に表示装置を設ければ、検査結果を表示装置へ表示することができる。
【発明の効果】
【００１３】
以上説明したように第１の発明によれば、電気機器を検査する際に、増幅回路及び反転回路を非動作状態にすると共に、増幅回路の出力端及び反転回路の出力端の一方を第１の電位の部位に接続し、増幅回路の出力端及び反転回路の出力端の他方を第２の電位の部位に接続するように切り替える切替回路が設けられているので、ユーザが、検査回路を接続する必要がなくなると共に、外部に接続する端子を少なくすることができる、という効果が得られる。
【００１４】
第２の発明によれば、スピーカを検査する際に、増幅回路及び反転回路を非動作状態にすると共に、増幅回路の出力端及び反転回路の出力端の一方と電源との間に接続された第１のスイッチング素子、及び増幅回路の出力端及び反転回路の出力端の他方とアースとの間に接続された第２のスイッチング素子をオンに切り替える切替回路が設けられているので、ユーザが、検査回路を接続する必要がなくなると共に、外部に接続する端子を少なくすることができる、という効果が得られる。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００１６】
第１の実施の形態は、本発明をスピーカシステムに適用したものである。
【００１７】
図１に示すように、第１の実施の形態に係るスピーカシステム１０は、アンプ装置１２とスピーカ１４と表示装置１６とで構成されている。
【００１８】
アンプ装置１２は、入力信号を増幅して出力端子から出力するオペアンプ１８、オペアンプ１８の出力端子から出力された信号を反転させて出力端子から出力するオペアンプ２０、Ｐチャンネル型ＭＯＳＦＥＴ（以下、Ｐ−ＭＯＳＦＥＴという。）２２、Ｎチャンネル型ＭＯＳＦＥＴ（以下、Ｎ−ＭＯＳＦＥＴ）２４、及び出力用論理回路２６で構成されている。
【００１９】
オペアンプ１８の非反転入力端子は、交流電源（以下、ＳＰＩＮという。）と接続され、反転入力端子は、抵抗１９を介してＳＰＩＮと同位相の電源（以下、ＶＣＯＭという。）と接続されると共に、抵抗２１を介してオペアンプ１８の出力端子と接続されている。オペアンプ１８の電源端子は、ＮＯＲ回路２３及びＮＯＴ回路２５を介してオペアンプ１８を駆動させるイネーブル信号供給端子（以下、ＳＰ＿ＥＮ端子という。）と接続されると共に、ＮＯＲ回路２３を介して断線検査制御信号供給端子（以下、ＷＲＤＮ＿ＥＮ端子という。）と接続され、オペアンプ１８の出力端子は、スピーカの−側出力端子（以下、ＳＰＭ端子という。）と接続されている。
【００２０】
オペアンプ２０の非反転入力端子は、ＶＣＯＭと接続され、反転入力端子は、抵抗２８を介してオペアンプ１８の出力端子と接続されると共に、抵抗３０を介して出力端子と接続されている。オペアンプ２０の電源端子は、ＮＯＲ回路２７及びＮＯＴ回路２９を介してＳＰ＿ＥＮ端子と接続されると共に、ＮＯＲ回路２７を介してＷＲＤＮ＿ＥＮ端子と接続され、オペアンプ２０の出力端子は、スピーカの＋側出力端子（以下、ＳＰＰ端子という。）と接続されると共に、ＮＯＲ回路３２と接続されている。
【００２１】
Ｐ−ＭＯＳＦＥＴ２２のゲート端子は、ＮＯＴ回路３１を介してＷＲＤＮ＿ＥＮ端子と接続され、ソース端子は、電源ＶＣＣと接続され、ドレイン端子は、オペアンプ１８の出力端子と接続されている。
【００２２】
Ｎ−ＭＯＳＦＥＴ２４のゲート端子は、ＷＲＤＮ＿ＥＮ端子と接続され、ソース端子は、アースと接続され、ドレイン端子は、オペアンプ２０の出力端子と接続されている。
【００２３】
出力用論理回路２６は、ＮＯＲ回路３２、ＮＯＴ回路３４、ＮＯＴ回路３６、及びＮＯＴ回路３８で構成され、ＮＯＲ回路３２の入力端子の一端が、オペアンプ２０の出力端子と接続され、ＮＯＲ回路３２の入力端子の他端が、ＮＯＴ回路３４を介してＷＲＤＮ＿ＥＮ端子と接続され、ＮＯＲ回路３２の出力端子が、ＮＯＴ回路３６及びＮＯＴ回路３８を介して出力信号検出端子（以下、ＷＲＤＮＯＵＴ端子という。）と接続されている。
【００２４】
スピーカ１４は、一対の入力端子を備えており、一対の入力端子の一端が、アンプ装置１２のＳＰＰ端子と接続され、一対の入力端子の他端が、アンプ装置１２のＳＰＭ端子と接続されている。
【００２５】
表示装置１６は、ＬＣＤ等で構成され、アンプ装置１２のＷＲＤＮＯＵＴ端子と接続されている。
【００２６】
次に、本実施の形態のスピーカシステム１０の通常動作時の動作について説明する。
【００２７】
通常動作時は、ＷＲＤＮ＿ＥＮ信号をローレベル（以下、Ｌレベルという。）にし、ＳＰ＿ＥＮ信号をハイレベル（以下、Ｈレベルという。）にする。
【００２８】
オペアンプ１８及びオペアンプ２０の電源端子にＨレベルの信号が入力され、オペアンプ１８及びオペアンプ２０は、それぞれ動作状態となる。
【００２９】
Ｐ−ＭＯＳＦＥＴ２２のゲート端子にはＨレベルの信号が入力され、Ｎ−ＭＯＳＦＥＴ２４のゲート端子にはＬレベルの信号が入力されるため、Ｐ−ＭＯＳＦＥＴ２２及びＮ−ＭＯＳＦＥＴ２４は、それぞれ非導通状態となる。
【００３０】
オペアンプ１８の出力端子からは、非反転入力端子に入力された電圧と反転入力端子に入力された電圧との差分を増幅した電圧が出力される。
【００３１】
オペアンプ１８の出力端子から出力された電圧は、ＳＰＭ端子及びオペアンプ２０の反転入力端子に入力される。
【００３２】
オペアンプ２０の出力端子からは、非反転入力端子に入力された電圧と反転入力端子に入力された電圧との差分を増幅した電圧が出力される。
【００３３】
オペアンプ２０の出力端子から出力された電圧は、ＳＰＰ端子及び出力用論理回路２６のＮＯＲ回路３２の入力端子の一端に入力される。
【００３４】
スピーカ１４には、ＳＰＭ端子及びＳＰＰ端子に入力された電圧に応じた電流が流れる。
【００３５】
ＮＯＲ回路３２の入力端子の他端には、Ｈレベルの信号が入力され、ＮＯＲ回路３２の出力端子からは、Ｌレベルの信号が出力され、ＮＯＴ回路３６及びＮＯＴ回路３８を介してＷＲＤＮＯＵＴ端子にＬレベルの信号が入力される。
【００３６】
ＷＲＤＮＯＵＴ端子に入力されたＬレベルの信号は、表示装置１６に出力される。
【００３７】
次に、スピーカシステム１０の断線検査時の動作について説明する。
【００３８】
断線検査時は、ＷＲＤＮ＿ＥＮ信号をＨレベルにする。
【００３９】
オペアンプ１８及びオペアンプ２０の電源端子にＬレベルの信号が入力され、オペアンプ１８及びオペアンプ２０は、それぞれ非動作状態となる。
【００４０】
Ｐ−ＭＯＳＦＥＴ２２のゲート端子にはＬレベルの信号が入力され、Ｎ−ＭＯＳＦＥＴ２４のゲート端子にはＨレベルの信号が入力されるため、Ｐ−ＭＯＳＦＥＴ２２及びＮ−ＭＯＳＦＥＴ２４は、それぞれ導通状態となる。
【００４１】
スピーカ１４が導通している場合は、Ｐ−ＭＯＳＦＥＴ２２が導通すると、ドレイン電流が、スピーカ１４と抵抗２８及び抵抗３０とを流れ、Ｎ−ＭＯＳＦＥＴ２４を介してアースに流れる。
【００４２】
出力用論理回路２６のＮＯＲ回路３２の入力端子の一端に入力される電圧をＶ１、電源電圧をＶＣＣ、スピーカ１４の負荷抵抗値ＲＬと抵抗２８の抵抗値Ｒ１及び抵抗３０の抵抗値Ｒ２との合成抵抗値をＲ０、Ｐ−ＭＯＳＦＥＴ２２のオン抵抗値をＲＰ、Ｎ−ＭＯＳＦＥＴのオン抵抗値をＲＮとすると、Ｖ１＝（ＲＮ×ＶＣＣ）／（ＲＰ＋Ｒ０＋ＲＮ）となる。
【００４３】
ここで、スピーカ１４が導通している場合にＮＯＲ回路３２の入力端子の一端に入力される電圧Ｖ１及びスピーカ１４が断線している場合にＮＯＲ回路３２の入力端子の一端に入力される電圧Ｖ２が、ＮＯＲ回路３２の閾値電圧ＶＴＨに対してＶ２＜ＶＴＨ≦Ｖ１となるようにスピーカ１４の負荷抵抗値ＲＬ、抵抗２８の抵抗値Ｒ１、及び抵抗３０の抵抗値Ｒ２を予め設定し、さらにＮ−ＭＯＳＦＥＴ２４のオン抵抗値ＲＮをＰ−ＭＯＳＦＥＴ２２のオン抵抗値ＲＰと比べて十分大きくしておく。
【００４４】
例えば、ＲＬ＝８（Ω）、Ｒ１＝８０（kΩ）、Ｒ２＝８０（kΩ）とする。
【００４５】
ＮＯＲ回路３２の入力端子の一端に入力される電圧Ｖ１は、ＮＯＲ回路３２の閾値電圧ＶＴＨよりも高いためＨレベルとなる。
【００４６】
ＮＯＲ回路３２の入力端子の他端には、ＨレベルのＷＲＤＮ＿ＥＮ信号がＮＯＴ回路３４を介してＬレベルの信号となって入力される。ＮＯＲ回路３２の出力端子からは、Ｌレベルの信号が出力される。
【００４７】
ＮＯＲ回路３２の出力端子から出力される出力信号には、ノイズが含まれており、ＮＯＴ回路３６及びＮＯＴ回路３８を設けることでノイズが除去され、ＷＲＤＮＯＵＴ端子にＬレベルの信号が入力される。
【００４８】
ＷＲＤＮＯＵＴ端子に入力されたＬレベルの信号は、表示装置１６に出力される。
【００４９】
表示装置１６はＬレベルの信号に基いて、スピーカ１４が導通状態であることを表示する。
【００５０】
なお、図２に示すようにＷＲＤＮ＿ＥＮ端子に入力される電圧Ｖｗｒｄｎ＿ｅｎがＨレベルになってからＳＰＰ端子に入力される電圧Ｖｓｐｐが最大値になるまでの間は、ＷＲＤＮＯＵＴ端子に入力される電圧ＶｗｒｄｎｏｕｔがＨレベルとなり、表示装置１６はＨレベルの信号に基いて、スピーカ１４が断線状態であると表示してしまうので、表示装置１６には、Ｖｓｐｐが最大値になった後のＶｗｒｄｎｏｕｔの信号に基いて表示を行うように待ち時間が設けられている。
【００５１】
スピーカ１４が断線している場合は、Ｐ−ＭＯＳＦＥＴ２２が導通すると、ドレイン電流が、抵抗２８及び抵抗３０を流れ、Ｎ−ＭＯＳＦＥＴ２４を介してアースに流れる。
【００５２】
出力用論理回路２６のＮＯＲ回路３２の入力端子の一端に入力される電圧Ｖ２は、Ｖ２＝（ＲＮ×ＶＣＣ）／（ＲＰ＋Ｒ１＋Ｒ２＋ＲＮ）となる。
【００５３】
ＮＯＲ回路３２の入力端子の一端に入力される電圧Ｖ２は、ＮＯＲ回路の閾値電圧ＶＴＨよりも低いためＬレベルとなる。
【００５４】
ＮＯＲ回路３２の入力端子の他端には、スピーカ１４の導通時と同様にＬレベルの信号が入力され、ＮＯＲ回路３２の出力端子からは、Ｈレベルの信号が出力され、ＮＯＴ回路３６及びＮＯＴ回路３８を介してＷＲＤＮＯＵＴ端子にＨレベルの信号が入力される。
【００５５】
ＷＲＤＮＯＵＴ端子に入力されたＨレベルの信号は、表示装置１６に出力される。
【００５６】
表示装置１６はＨレベルの信号に基いて、スピーカ１４が断線状態であることを表示する。
【００５７】
なお、図３に示すように断線時にＳＰＰ端子に出力される電圧Ｖｓｐｐは、導通時より低い値となる。
【００５８】
以上説明したように、本実施の形態に係るスピーカシステムは、スピーカを検査する際に、アンプ装置の内部の増幅回路及び反転回路を非動作状態にすると共に、第１のスイッチング素子及び第２のスイッチング素子をオンに切り替えることで、スピーカの検査を行うことができるので、ユーザが、検査回路を接続する必要がなくなると共に、外部へ接続する端子を１個にすることができる。
【００５９】
次に、第２の実施の形態について説明する。なお、第１の実施の形態と対応する部分については、同一符号を付して説明を省略する。
【００６０】
図４に示すように、本実施の形態に係るスピーカシステム１０は、第１の実施の形態のアンプ装置１２のオペアンプ２０とＮ−ＭＯＳＦＥＴ２４との間に抵抗４０が接続されている。
【００６１】
本実施の形態のスピーカシステム１０の通常動作時の動作は、第１の実施の形態と同様であるため、説明を省略する。
【００６２】
次に、スピーカシステム１０の断線検査時の動作について説明する。
【００６３】
スピーカ１４が導通している場合は、Ｐ−ＭＯＳＦＥＴ２２が導通すると、ドレイン電流が、スピーカ１４と抵抗２８及び抵抗３０とを流れ、抵抗４０及びＮ−ＭＯＳＦＥＴ２４を介してアースに流れる。
【００６４】
出力用論理回路２６のＮＯＲ回路３２の入力端子の一端に入力される電圧をＶ３、電源電圧をＶＣＣ、スピーカ１４の負荷抵抗値ＲＬと抵抗２８の抵抗値Ｒ１及び抵抗３０の抵抗値Ｒ２、抵抗４０の抵抗値をＲ３、Ｐ−ＭＯＳＦＥＴ２２のオン抵抗値をＲＰ、Ｎ−ＭＯＳＦＥＴのオン抵抗値をＲＮとすると、Ｖ３＝｛（ＲＮ＋Ｒ３）×ＶＣＣ｝／（ＲＰ＋Ｒ０＋Ｒ３＋ＲＮ）となる。
【００６５】
また、スピーカ１４の一対の入力端子間の電圧をＶＬとすると、ＶＬ＝（ＲＬ×ＶＣＣ）／（ＲＰ＋Ｒ３＋ＲＮ）となる。
【００６６】
ここで、スピーカ１４が導通している場合にＮＯＲ回路３２の入力端子の一端に入力される電圧Ｖ３及びスピーカ１４が断線している場合にＮＯＲ回路３２の入力端子の一端に入力される電圧Ｖ４が、ＮＯＲ回路３２の閾値電圧ＶＴＨに対してＶ４＜ＶＴＨ≦Ｖ３となるようにすると共に、ＶＬを１０（ｍＶ）より低くなるように、スピーカ１４の負荷抵抗値ＲＬ、抵抗２８の抵抗値Ｒ１、抵抗３０の抵抗値Ｒ２、及び抵抗４０の抵抗値Ｒ３を予め設定し、さらにＮ−ＭＯＳＦＥＴ２４のオン抵抗値ＲＮをＰ−ＭＯＳＦＥＴ２２のオン抵抗値ＲＰと等しくておく。
【００６７】
例えば、Ｒ１＝８０（kΩ）、Ｒ２＝８０（kΩ）、Ｒ３＝４０（Ω）とする。
【００６８】
ＮＯＲ回路３２の入力端子の一端に入力される電圧Ｖ３は、ＮＯＲ回路３２の閾値電圧ＶＴＨよりも高いためＨレベルとなる。
【００６９】
スピーカ１４が断線している場合は、Ｐ−ＭＯＳＦＥＴ２２が導通すると、ドレイン電流が、抵抗２８及び抵抗３０を流れ、抵抗４０及びＮ−ＭＯＳＦＥＴ２４を介してアースに流れる。
【００７０】
出力用論理回路２６のＮＯＲ回路３２の入力端子の一端に入力される電圧Ｖ４は、Ｖ４＝｛（ＲＮ＋Ｒ３）×ＶＣＣ｝／（ＲＰ＋Ｒ１＋Ｒ２＋Ｒ３＋ＲＮ）となる。
【００７１】
ＮＯＲ回路３２の入力端子の一端に入力される電圧Ｖ４は、ＮＯＲ回路の閾値電圧ＶＴＨよりも低いためＬレベルとなる。
【００７２】
以上、本実施の形態に係るスピーカシステムは、増幅回路の出力端及び反転回路の出力端の一方と電源との間に抵抗を接続することで、検査時でスピーカが導通している場合に、スピーカの一対の入力端子間の電圧を安定して抑えることができるので、ポップノイズ対策として有効になると共に、幅広い電源電圧範囲及び温度範囲でも誤検査することなく安定して検査することができる。
【００７３】
なお、上記第１の実施の形態及び第２の実施の形態では、Ｐ−ＭＯＳＦＥＴ２２及びＮ−ＭＯＳＦＥＴ２４を用いた場合を説明したが、Ｐ−ＭＯＳＦＥＴ２２に代えてＮ−ＭＯＳＦＥＴ又はＮ−ＭＯＳＦＥＴ２４に代えてＰ−ＭＯＳＦＥＴを用いてもよい。Ｐ−ＭＯＳＦＥＴ２２に代えてＮ−ＭＯＳＦＥＴを用いる場合は、Ｎ−ＭＯＳＦＥＴのドレイン端子を電源と接続し、ソース端子をオペアンプ１８の出力端子と接続し、Ｎ−ＭＯＳＦＥＴ２４に代えてＰ−ＭＯＳＦＥＴを用いる場合は、Ｐ−ＭＯＳＦＥＴのドレイン端子をアースと接続し、ソース端子をオペアンプ２０の出力端子と接続する。
【００７４】
上記第１の実施の形態及び第２の実施の形態では、Ｐ−ＭＯＳＦＥＴ２２のソース端子を電源ＶＣＣに接続し、Ｎ−ＭＯＳＦＥＴ２４のソース端子をアースに接続した例について説明したが、電源ＶＣＣからＰ−ＭＯＳＦＥＴ２２、スピーカ１４、及びＮ−ＭＯＳＦＥＴ２４を介して電流が流れればよいので、Ｐ−ＭＯＳＦＥＴ２２のソース端子に第１の電位の部位を接続し、Ｎ−ＭＯＳＦＥＴ２４のソース端子に第１の電位より低い第２の電位の部位に接続してもよい。
【００７５】
さらに、上記第１の実施の形態及び第２の実施の形態では、Ｐ−ＭＯＳＦＥＴ２２のソース端子を電源ＶＣＣに接続し、Ｎ−ＭＯＳＦＥＴ２４のソース端子をアースに接続した例について説明したが、Ｎ−ＭＯＳＦＥＴ２４のドレイン端子に電源ＶＣＣを接続し、かつソース端子をオペアンプ２０の出力端子に接続すると共に、Ｐ−ＭＯＳＦＥＴ２２のドレイン端子をアースに接続し、かつソース端子をオペアンプ１８の出力端子に接続してもよい。
【００７６】
また、上記第１の実施の形態及び第２の実施の形態では、スピーカシステムの駆動回路を例に説明したが、チューナー等の電気機器を駆動する駆動回路にも適用することができる。
【図面の簡単な説明】
【００７７】
【図１】第１の実施の形態に係るスピーカシステムの回路図である。
【図２】第１の実施の形態に係るスピーカシステムの導通時の出力波形である。
【図３】第１の実施の形態に係るスピーカシステムの断線時の出力波形である。
【図４】第２の実施の形態に係るスピーカシステムの回路図である。
【符号の説明】
【００７８】
１０  スピーカシステム
１２  アンプ装置
１４  スピーカ
１６  表示装置
１８  オペアンプ
１９  抵抗
２０  オペアンプ
２１  抵抗
２２  Ｐチャンネル型ＭＯＳ−ＦＥＴ
２３  ＮＯＲ回路
２４  Ｎチャンネル型ＭＯＳ−ＦＥＴ
２５  ＮＯＴ回路
２６  出力用論理回路
２７  ＮＯＲ回路
２８  抵抗
２９  ＮＯＴ回路
３０  抵抗
３１  ＮＯＴ回路
３２  ＮＯＲ回路
３４  ＮＯＴ回路
３６  ＮＯＴ回路
３８  ＮＯＴ回路
４０  抵抗
ＶＣＣ  電源
【図１】
2010130178.tif 000003
【図２】
2010130178.tif 000004
【図３】
2010130178.tif 000005
【図４】
2010130178.tif 000006