(57)【要約】【課題】実測値に基づいて補正データを生成してデータ線駆動電圧のバラツキを補正することを可能とし、かつ、カスケード接続される隣接する集積回路装置間のデータ線駆動電圧の偏差を補正（解消）することを可能とすること。【解決手段】集積回路装置は、補正データに基づいて画像データを補正する補正回路を有する複数のドライバと、補正対象のドライバＬＤＲｎａから出力される駆動電圧を基準電圧と比較するコンパレータ１８０ａと、補正データ演算部と、補正データメモリと、入出力インタフェース部３００ａ１，３００ｂ１と、少なくとも一つの駆動電圧出力端子ＴＡ１，ＴＡ２と、補正データの演算動作や補正対象のドライバから出力される駆動電圧を、少なくとも一つの駆動電圧出力端子を経由して出力する動作を制御する制御部１００ａと、を有する。【選択図】図３６
2010091825.tif 000002
【特許請求の範囲】
【請求項１】
電気光学装置の複数のデータ線を駆動する集積回路装置であって、
補正データに基づいて画像データを補正する補正回路と、補正後あるいは補正前の前記画像データに基づいて生成される駆動電圧を出力する出力回路と、を有する複数のドライバと、
前記複数のドライバのうちの補正対象のドライバから出力される前記駆動電圧を基準電圧と比較するコンパレータと、
前記コンパレータの比較結果に基づいて、前記補正対象のドライバ用の前記補正データを演算する補正データ演算部と、
前記補正データを一時的に記憶するための補正データメモリと、
入出力インタフェース部と、
前記補正対象のドライバから出力される前記駆動電圧を、カスケード接続された隣接する第１の集積回路装置に向けて出力するための、少なくとも一つの駆動電圧出力端子と、
前記補正データ演算部による補正データの演算動作、前記補正データを前記入出力インタフェース部を経由して前記集積回路装置外に転送する動作、前記集積装置外から前記入出力インタフェース部を経由して入力される補正データを前記集積回路装置内で転送して前記補正データメモリに格納する動作、ならびに、前記補正対象のドライバから出力される前記駆動電圧を、前記少なくとも一つの駆動電圧出力端子を経由して出力する動作を制御する制御部と、
を有することを特徴とする集積回路装置。
【請求項２】
請求項１記載の集積回路装置であって、
前記複数のドライバには、前記電気光学装置の少なくとも一本のデータ線の駆動に用いられる複数の正規ドライバと、前記電気光学装置の少なくとも一本のデータ線の駆動に用いられない、少なくとも一つのダミードライバとが含まれ、
前記少なくとも一つのダミードライバは、
前記複数の正規ドライバのうちの、前記少なくとも一つの駆動電圧出力端子に最も近
い位置に配置されている第１の終端正規ドライバと、前記少なくとも一つの駆動電圧出力端子と、の間の空きスペースに配置されている、
ことを特徴とする集積回路装置。
【請求項３】
請求項１または請求項２記載の集積回路装置であって、
カスケード接続された隣接する第２の集積回路装置の前記駆動電圧出力端子から出力される前記駆動電圧を入力するための少なくとも一つの駆動電圧入力端子を、さらに有することを特徴とする集積回路装置。
【請求項４】
請求項３記載の集積回路装置であって、
前記制御部は、
前記少なくとも一つの駆動電圧入力端子のいずれかを経由して、前記カスケード接続された隣接する第２の集積回路装置からの前記駆動電圧が入力されると、入力された駆動電圧を前記コンパレータに入力させ、前記コンパレータによる比較結果に基づいて前記補正データが生成されると、前記補正データを、前記インタフェース部を経由して前記集積回路装置外に転送させることを特徴とする集積回路装置。
【請求項５】
請求項３記載の集積回路装置であって、
前記少なくとも一つの駆動電圧入力端子のいずれかを経由して入力される、前記カスケード接続された隣接する第２の集積回路装置からの前記駆動電圧と前記基準電圧とを前記コンパレータによって比較することによって、前記コンパレータから出力される比較結果信号を、前記カスケード接続された隣接する第２の集積回路装置に向けて出力するための比較結果信号出力端子を、さらに有することを特徴とする集積回路装置。
【請求項６】
請求項３〜請求項５のいずれかに記載の集積回路装置であって、
前記コンパレータは、
前記電気光学装置の少なくとも一本のデータ線の駆動に用いられる複数の正規ドライバのうちの、前記少なくとも一つの駆動電圧入力端子に最も近い位置に配置されている第２の終端正規ドライバと、前記少なくとも一つの駆動電圧入力端子と、の間の空きスペースに配置されている、
ことを特徴とする集積回路装置。
【請求項７】
請求項５記載の集積回路装置であって、
前記カスケード接続された隣接する第１の集積回路装置における前記比較結果信号出力端子から出力される前記比較結果信号を入力するための少なくとも一つの比較結果信号入力端子を、さらに有することを特徴とする集積回路装置。
【請求項８】
請求項７記載の集積回路装置であって、
前記制御部は、
前記少なくとも一つの比較結果信号入力端子のいずれかを経由して、前記カスケード接続された隣接する第１の集積回路装置からの前記比較結果信号が入力されると、入力された前記比較結果信号を前記補正データ演算部に入力させ、その結果得られた補正データを、前記インタフェース部を経由して前記集積回路装置外に転送させることを特徴とする集積回路装置。
【請求項９】
請求項１〜請求項８のいずれかに記載の集積回路装置と、
前記集積回路装置によって駆動される複数のデータ線を含む画像表示部と、
前記集積回路装置の上位装置としてのホストコンピュータおよび画像表示コントローラの少なくとも一方と、
を含むことを特徴とする電気光学装置。
【請求項１０】
請求項９記載の電気光学装置を搭載することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路装置（ＩＣ）、電気光学装置（液晶表示装置や有機ＥＬ表示装置、その他の表示装置、プロジェクタ等）及び電子機器等に関する。
【背景技術】
【０００２】
近年ではハイビジョン映像等の高精細な映像技術が普及しており、それに伴って液晶プロジェクタ等の表示機器（電子機器）の高精細化、多階調化が進んでいる。このような多階調の表示機器では、液晶パネル（電気光学パネル）を駆動するドライバに精度の高いアナログ回路が要求される。
【０００３】
具体的には、階調数が多いほど１階調当たりの階調電圧が小さくなるために、ドライバの駆動電圧にわずかな誤差が生じるだけで階調が正しく表現されなくなる。例えば、隣接するデータ線駆動電圧供給線（データ線、ソース線）を駆動するオペアンプにオフセット差がある場合には、隣接するデータ線駆動電圧供給線の電圧に差が生じて表示画像上の縦線となって見える。このように、多階調の表示機器に用いられるドライバにおいて、データ線駆動電圧を精度よく出力するという課題があった。
【０００４】
この課題に対して例えば特許文献１には、データ線駆動電圧供給線をオペアンプで駆動した後にＤＡＣ出力で駆動することでデータ線駆動電圧の精度を向上させる手法が開示されている。この手法によれば、ＤＡＣ出力でデータ線駆動電圧供給線を駆動することで、オペアンプのオフセットによってデータ線駆動電圧に誤差が生じるのを防止できる。
【０００５】
一方、特許文献２には、ＲＡＭに記憶された補正データを補間演算して映像データに加算することで、液晶プロジェクタの表示むらを補正する手法が開示されている。この手法によれば、デジタル処理により映像データを補正することで、精度良くデータ線駆動電圧を出力すると共に駆動力の高いオペアンプによる高速駆動が可能である。
【特許文献１】特許３４０５３３３号公報
【特許文献２】特開２００２−１０８２９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
液晶パネルが高精細であるほどデータ線駆動電圧供給線を高速に駆動する必要がある。特許文献１の手法ではオペアンプに比べて出力インピーダンスの高いＤＡＣ出力を用いるため、データ線駆動電圧が所望の階調電圧に到達するまでに時間がかかるという課題がある。
【０００７】
また、液晶パネルやドライバは出荷後に時間の経過とともに特性が劣化する。又、プロジェクタのランプ等の表示機器が生じる熱によって特性が変化する。特許文献２の手法では液晶パネル等の製造時に調整された補正データを用いて補正を行うため、このような出荷後の特性の変化に対応できないという課題がある。
【０００８】
液晶パネルやドライバの特性の経時的変化に対応できるようにするためには、液晶パネル（電気光学パネル）を実際に使用しているときに、複数本のデータ線間の駆動出力の偏差を実測し、その実測データに基づいて適応的に補正データを生成できるようにする技術が望まれる。
【０００９】
すなわち、より高精細な、多出力・多階調の電気光学パネルを実現するためには、駆動出力の偏差の実測値に基づいて補正データを演算し、補正データを用いて画像データを補正し、補正後の画像データに基づいて、高速にデータ線を駆動することが可能な新規な技術が望まれる。
【００１０】
また、液晶パネル等を、カスケード接続された複数のＩＣで駆動する場合がある。上述の画像データ補正技術を用いれば、各ＩＣ内における各データ駆動電圧の偏差を最小化することはできる。但し、例えば、カスケード接続された隣接する各ＩＣの回路特性に相違があると、ＩＣ間におけるデータ線駆動電圧の偏差が生じる。したがって、隣接するＩＣ間のデータ線駆動電圧の偏差も補正できるようにすることが望ましい。
【００１１】
本発明の幾つかの態様によれば、例えば、駆動出力の偏差の実測値に基づいて補正データを演算し、補正データを用いて画像データを補正し、補正後の画像データに基づいて、高速にデータ線を駆動することが可能な集積回路装置を実現することができる。また、カスケード接続された隣接するＩＣ間におけるデータ線駆動電圧の偏差を補正することができる。
【課題を解決するための手段】
【００１２】
（１）本発明の集積回路装置の一態様は、補正データに基づいて画像データを補正する補正回路と、補正後あるいは補正前の前記画像データに基づいて生成される駆動電圧を出力する出力回路と、を有する複数のドライバと、前記複数のドライバのうちの補正対象のドライバから出力される前記駆動電圧を基準電圧と比較するコンパレータと、前記コンパレータの比較結果に基づいて、前記補正対象のドライバ用の前記補正データを演算する補正データ演算部と、前記補正データを一時的に記憶するための補正データメモリと、入出力インタフェース部と、前記補正対象のドライバから出力される前記駆動電圧を、カスケード接続された隣接する第１の集積回路装置に向けて出力するための、少なくとも一つの駆動電圧出力端子と、前記補正データ演算部による補正データの演算動作、前記補正データを前記入出力インタフェース部を経由して前記集積回路装置外に転送する動作、前記集積装置外から前記入出力インタフェース部を経由して入力される補正データを前記集積回路装置内で転送して前記補正データメモリに格納する動作、ならびに、前記補正対象のドライバから出力される前記駆動電圧を、前記少なくとも一つの駆動電圧出力端子を経由して出力する動作を制御する制御部と、を有する。
【００１３】
本態様では、電気光学装置（液晶パネルや有機ＥＬパネル等）を実際に使用しているときに、複数本のデータ線間の駆動出力の偏差を実測し、その実測データに基づいて適応的に補正データ（デジタル補正データ）を生成し、その補正データによって画像を高速に補正する新規な技術が採用される。
【００１４】
すなわち、補正データ演算部は、補正対象のデータ線の駆動電圧と基準電圧とをコンパレータによって比較した結果に基づいて補正データを演算し、補正回路が補正データに基づいて画像データを補正することができる。よって、データ線駆動電圧のバラツキを正確に補正することができる。データ線駆動回路に製造バラツキ等がある場合でも画像データに対応するデータ線駆動電圧を高精度に出力できる。これにより、異なるデータ線ドライバが駆動する画素であっても同じ階調の画像データに対して正確に同じ輝度で表示でき、画質を向上させることができる。また、画像のリアルタイム補正が可能であるため、データ線ドライバの出力特性が熱等の外的要因で変化した場合でも画質の劣化を防止できる。したがって、例えば、液晶パネルやドライバの特性の経時的変化に適切に対応可能となる。
【００１５】
また、本態様では、集積回路装置の制御部は、補正データを、インタフェース部を経由して集積回路装置外に出力させることができる。また、集積回路装置の制御部は、インタフェース部を経由して入力される補正データを集積回路装置内で転送させ、補正データメモリに格納することができる。
【００１６】
また、本態様では、上記の機能に加えて、さらに、補正対象のドライバから出力される駆動電圧を、カスケード接続された隣接する集積回路装置（隣接する第１の集積回路装置に向けて出力するための少なくとも一つの駆動電圧出力端子（第１の出力端子）を有している。そして、制御部による制御の下で、補正対象のドライバから出力される駆動電圧を、駆動電圧出力端子（第１の出力端子）経由して、隣接する第１の集積回路装置に向けて出力することができる。
【００１７】
例えば、隣接する２つの集積回路装置（ＩＣ）を想定し、一方を本ＩＣとし、他方を第１のＩＣとする。本ＩＣにおいて補正対象のドライバから出力される駆動電圧と基準電圧との比較結果に基づいて、第１の補正データ（例えばＣＤ１）が生成される。次に、本ＩＣの駆動電圧出力端子を経由して、上記の補正対象のドライバから出力される駆動電圧を、第１のＩＣに向けて出力する。第１のＩＣでは、供給を受けた駆動電圧を、第１のＩＣ内のコンパレータで基準電圧と比較し、例えば、その結果に基づいて第２の補正データ（例えばＣＤ２）を生成する（但し、この例に限定されるものではない）。
【００１８】
第１および第２の補正データ（ＣＤ１，ＣＤ２）は、共通のデータ線駆動電圧と共通の基準電圧との比較に基づいて生成されるため、本来はその値が一致するはずである。ここで、第１の補正データＣＤ１と第２の補正データＣＤ２との間に偏差ΔＣＤが存在する場合、そのΔＣＤは、例えば、本ＩＣ内のコンパレータの直流オフセット量と、第１のＩＣ内のコンパレータの直流オフセット量との差に起因して生じたと考えることができる。
【００１９】
そこで、例えば、第１のＩＣ内において生成された第１の補正データＣＤ２から偏差ΔＣＤを減算して、修正補正データＭＣＤ２を生成する。この修正補正データＭＣＤ２を用いて、第１のＩＣにおいて画像データの補正を行えば、共通の画像データに対応して出力されるデータ線駆動電圧は、本ＩＣから出力されるデータ線駆動電圧と同じになり、したがって、ＩＣ間の（すなわち、本ＩＣと第１のＩＣとの間の）データ線駆動電圧の偏差が解消される。すなわち、例えば、第１のＩＣ内で画像データを補正する毎に、リアルタイムで生成された補正データＣＤ２から偏差ΔＣＤを減算して修正補正データＭＣＤ２を得るようにすれば、隣接するＩＣの回路特性（例えばコンパレータの特性）の差に起因するデータ線駆動電圧のＩＣ間の偏差を解消することができる。
【００２０】
上述の偏差ΔＣＤの演算や、上述の修正補正データＭＣＤ２の算出等は、例えば、上位装置であるホストコンピュータによって行うことができる。この場合は、本ＩＣと第１のＩＣの各々が、各ＩＣに設けられているインタフェース部を経由して、ホストコンピュータに、補正データＣＤ１およびＣＤ２の各々を転送する。ホストコンピュータは、例えば、受信した補正データＣＤ１およびＣＤ２に基づいて修正補正データＭＣＤ２を生成して第１のＩＣに転送する。第１のＩＣは、インタフェース部を経由して入力される修正補正データＭＣＤ２を、例えば、制御部内に設けられる補正データメモリに格納する（但し、この例に限定されるものではない）。
【００２１】
また、上述の偏差ΔＣＤの演算や、上述の修正補正データＭＣＤ２の算出等は、隣接する２つのＩＣのうちの一方の制御部（上記の例では、例えば本ＩＣ内の制御部）が行うことができる。この場合は、例えば、第１のＩＣが、第２の補正データＣＤ２をインタフェース部を経由して本ＩＣに転送する。本ＩＣの制御部は、受信した第２の補正データＣＤ２と第１の補正データとを比較して、偏差ΔＣＤの演算や修正補正データＭＣＤ２の算出を行う。そして、本ＩＣの制御部は、修正補正データＭＣＤ２を生成して第１のＩＣに転送する。第１のＩＣは、インタフェース部を経由して入力される修正補正データＭＣＤ２を、例えば、制御部内に設けられる補正データメモリに格納する（但し、この例に限定されるものではない）。
【００２２】
このように、本態様によれば、例えば、駆動出力の偏差の実測値に基づいて補正データを演算し、補正データを用いて画像データを補正し、補正後の画像データに基づいて、高速にデータ線を駆動することが可能な集積回路装置を実現することができる。また、カスケード接続された隣接するＩＣ間におけるデータ線駆動電圧の偏差を補正する（解消する）ことができる。
【００２３】
（２）本発明の集積回路装置の他の態様では、前記複数のドライバには、前記電気光学装置の少なくとも一本のデータ線の駆動に用いられる複数の正規ドライバと、前記電気光学装置の少なくとも一本のデータ線の駆動に用いられない、少なくとも一つのダミードライバとが含まれ、前記少なくとも一つのダミードライバは、前記複数の正規ドライバのうちの、前記少なくとも一つの駆動電圧出力端子に最も近い位置に配置されている第１の終端正規ドライバと、前記少なくとも一つの駆動電圧出力端子と、の間の空きスペースに配置されている。
【００２４】
本ＩＣの駆動電圧出力端子を経由して、隣接する第１のＩＣに向けて駆動電圧を出力する場合を想定する。このとき、駆動電圧の供給線の距離が長くなるほど、供給線に寄生する寄生容量の影響を受けて、駆動電圧の減衰や鈍りの程度が大きくなる。したがって、駆動電圧を出力するドライバは、本ＩＣ内において、可能な限り駆動電圧出力端子の近傍に設けられるのが望ましい。
【００２５】
但し、データ線の駆動に関係する正規ドライバは、例えば液晶パネルの大きさ、データ線の位置、データ線の配列ピッチ等の影響を受けて、配置位置が制限される。そこで、本態様では、駆動電圧出力端子に最も近い位置に配置されている正規ドライバ（第１の終端正規ドライバ）よりも、さらに駆動電圧出力端子寄りの位置に、少なくとも一つのダミードライバを設け、このダミードライバの駆動電圧を、駆動電圧出力端子を経由して隣接する第１のＩＣに向けて出力する。
【００２６】
ダミードライバは、第１の終端正規ドライバと少なくとも一つの駆動電圧出力端子の各々との間の空きスペースに設けられることになる。ダミードライバは、データ線の駆動に関係しないため、本ＩＣ内において、可能な限り駆動電圧出力端子の近傍に自由に設けることができる。また、複数のダミードライバを設けておけば、異なるダミードライバからの各駆動電圧に基づいて、ＩＣ間の駆動電圧の偏差を実測することができ、偏差の測定精度を向上させることができる。
【００２７】
（３）本発明の集積回路装置の他の態様では、カスケード接続された隣接する第２の集積回路装置の前記駆動電圧出力端子から出力される前記駆動電圧を入力するための少なくとも一つの駆動電圧入力端子を、さらに有する。
【００２８】
一つの集積回路装置は、カスケード接続されたときに、隣接するＩＣに向けて駆動電圧を出力する場合もあれば、隣接するＩＣから出力される駆動電圧を受ける場合もある。したがって、どちらの場合にも対応できるようにするのが望ましい。そこで、本態様では、駆動電圧出力端子の他に、駆動電圧入力端子が設けられる。
【００２９】
例えば、本ＩＣが駆動電圧入力端子を有することによって、隣接する第２の集積回路装置（この第２の集積回路装置は、例えば、本ＩＣからみて、上述の第１の集積回路装置の方向とは反対の方向に位置する）から出力される駆動電圧を受けることが可能となる。
【００３０】
（４）本発明の集積回路装置の他の態様では、前記制御部は、前記少なくとも一つの駆動電圧入力端子のいずれかを経由して、前記カスケード接続された隣接する第２の集積回路装置からの前記駆動電圧が入力されると、入力された駆動電圧を前記コンパレータに入力させ、前記コンパレータによる比較結果に基づいて前記補正データが生成されると、前記補正データを、前記インタフェース部を経由して前記集積回路装置外に転送させる。
【００３１】
すなわち、本態様では、本ＩＣは、隣接する第２のＩＣから出力される駆動電圧を受けると、受けた駆動電圧を、本ＩＣ内のコンパレータで基準電圧と比較し、その結果に基づいて補正データを生成する。この補正データは、上述のとおり、隣接するＩＣ間の駆動電圧の誤差（ΔＣＤ）を求めるために、上位装置であるホストコンピュータ（あるいは画像表示コントローラ等）、あるいは隣接する第２のＩＣ内の制御部（例えばゲートアレイ）に転送する必要がある。そこで、本ＩＣの制御部は、補正データが生成されると、その生成した補正データを、インタフェース部を経由して、ＩＣ外に出力（転送）する。
【００３２】
（５）本態様の集積回路装置の他の態様では、前記少なくとも一つの駆動電圧入力端子のいずれかを経由して入力される、前記カスケード接続された隣接する第２の集積回路装置からの前記駆動電圧と前記基準電圧とを前記コンパレータによって比較することによって、前記コンパレータから出力される比較結果信号を、前記カスケード接続された隣接する第２の集積回路装置に向けて出力するための比較結果信号出力端子を、さらに有する。
【００３３】
上記の態様では、本ＩＣが、隣接する第２のＩＣから出力される駆動電圧を受けると、その受けた駆動電圧をコンパレータで比較し、その比較結果に基づいて補正データを生成していたが、本態様では、本ＩＣは、補正データを生成しない。
【００３４】
その代わりに、本態様では、本ＩＣにコンパレータの比較結果を出力するための比較結果信号出力端子が、さらに設けられる。本ＩＣは、コンパレータの比較結果信号を、比較結果出力端子から、第２のＩＣに向けて出力する。すなわち、第２のＩＣには、出力した駆動電圧に対応する比較結果信号が、本ＩＣから戻されることになる。
【００３５】
この場合、例えば以下のような動作が実行される。すなわち、第２のＩＣから出力される駆動電圧の電圧レベルを変えていくと、ある電圧レベルで比較結果信号のレベルが反転する。第２のＩＣの制御部は、その比較結果信号が反転するときの駆動電圧の電圧レベルから、隣接するＩＣ（つまり、本ＩＣ）の補正データを生成することができる。この結果、第２のＩＣの補正データと本ＩＣの補正データの比較が可能となる。
【００３６】
そして、例えば、第２のＩＣの制御部が偏差ΔＣＤを求め、かつ、隣接する本ＩＣ用の修正補正データを求める。そして、例えば、第２のＩＣの制御部は、隣接する本ＩＣ用に向けて、修正補正データを転送させる。
【００３７】
（６）本発明の集積回路装置の他の態様では、前記コンパレータは、前記電気光学装置の少なくとも一本のデータ線の駆動に用いられる複数の正規ドライバのうちの、前記少なくとも一つの駆動電圧入力端子に最も近い位置に配置されている第２の終端正規ドライバと、前記少なくとも一つの駆動電圧入力端子と、の間の空きスペースに配置されている。
【００３８】
本態様では、コンパレータは、駆動電圧入力端子に最も近い位置に配置されている正規のドライバ（第２の終端正規ドライバ）よりも、さらに駆動電圧入力端子寄りの位置に配置される。すなわち、コンパレータは、第２の終端正規ドライバと駆動電圧入力端子との間の空きスペースに設けられる。これにより、駆動電圧入力端子からコンパレータに至るまでの配線長が短くなり、寄生容量の影響を低減することができる。
【００３９】
（７）本発明の集積回路装置の他の態様では、前記カスケード接続された隣接する第１の集積回路装置における前記比較結果信号出力端子から出力される前記比較結果信号を入力するための少なくとも一つの比較結果信号入力端子を、さらに有する。
【００４０】
本態様では、上述した、隣接するＩＣから戻される比較結果信号を受けるための比較結果信号入力端子が、さらに設けられる。これによって、上述したように、受けた比較結果信号に基づいて偏差ΔＣＤを求めたり、隣接するＩＣの修正補正データを求めたりすることが可能となる。
【００４１】
（８）本発明の他の態様では、前記制御部は、前記少なくとも一つの比較結果信号入力端子のいずれかを経由して、前記カスケード接続された隣接する第１の集積回路装置からの前記比較結果信号が入力されると、入力された前記比較結果信号を前記補正データ演算部に入力させ、その結果得られた補正データを、前記インタフェース部を経由して前記集積回路装置外に転送させる。
【００４２】
本態様では、隣接するＩＣから戻される比較結果信号を受けたＩＣの制御部が、受けた比較結果信号に基づいて偏差ΔＣＤを求め、そのΔＣＤに基づいて、隣接するＩＣの補正データ（修正補正データ）を求め、その補正データ（修正補正データ）を、隣接するＩＣに向けて転送するべく、インタフェース部から出力させる。
【００４３】
（９）本発明の電気光学装置の一態様は、上記の集積回路装置と、前記集積回路装置によって駆動される複数のデータ線を含む画像表示部と、前記集積回路装置の上位装置としてのホストコンピュータおよび画像表示コントローラの少なくとも一方と、を含む。
【００４４】
上記いずれかの集積回路装置を使用することによって、集積回路装置の駆動部の特性の経時的変化に追従して画像データを補正することができ、したがって、より高精細な、多出力・多階調の電気光学装置を実現できる。また、例えば、カスケード接続された隣接するＩＣ間のデータ線駆動電圧の偏差を解消することが可能となり、したがって、例えば、極めて高い品質の画像表示（画像形成）が可能な、大型の電気光学装置（液晶表示装置や有機ＥＬ表示装置、その他の表示装置やプロジェクタ）を実現することができる。
（１０）本発明の電子機器の一態様は、上記の電気光学装置を搭載する。
【００４５】
これによって、電子機器の表示性能が向上する。
【発明を実施するための最良の形態】
【００４６】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００４７】
（第１の実施形態）
以下、第１の実施形態について、図１〜図１４を用いて説明する。本発明の集積回路装置（ＩＣ）では、電気光学装置（液晶パネルや有機ＥＬパネル等）を実際に使用しているときに、複数本のデータ線間の駆動出力の偏差を実測し、その実測データに基づいて適応的に補正データを生成し、その補正データによって画像を高速に補正する新規な技術が採用される。本実施形態では、その新規な画像補正技術について説明する。
【００４８】
１．データ線駆動電圧の補正回路
１．１．構成例
以下では、本実施形態の適用例として、本実施形態により液晶パネル（広義には、電気光学パネル）を駆動する場合について説明する。液晶パネルは、例えばＴＦＴ（Thin Film Transistor）、ＴＦＤ（Thin Film Diode）などのスイッチ素子を用いたアクティブマトリクス方式のパネルや、単純マトリクス方式のパネルを用いることができる。但し本発明は、液晶パネル以外の電気光学パネルを駆動する場合にも適用できる。例えば本発明は、有機ＥＬ（Electro Luminescence）素子や無機ＥＬ素子等の自発光素子を用いた表示パネルを駆動する場合にも適用できる。
【００４９】
図１に本実施形態の構成例を示す。本実施形態の構成例は、第１〜第ｎのデータ線駆動回路１４０−１〜１４０−ｎ（複数のデータ線駆動回路）、第１〜第ｎの補正回路１６０−１〜１６０−ｎ（複数の補正回路）、コンパレータ１８０、制御部１００、選択回路１２０を含む。制御部１００は、補正データ演算部１０２を含む。なお、これらの一部の構成要素を省略したり、他の構成要素を追加したり、接続関係を変更するなどの種々の変形実施が可能である。
【００５０】
本実施形態は、補正データ演算モード及び通常動作モードにおいて第１〜第ｎのデータ線駆動電圧ＳＶ１〜ＳＶｎ（複数のデータ線駆動電圧）のバラツキ（偏差、誤差）を補正する。具体的には、補正データ演算モードにおいて、補正データ演算部１０２がデータ線駆動電圧ＳＶ１〜ＳＶｎのバラツキを測定して補正データＣＤ１〜ＣＤｎを求める。通常動作モードにおいて、補正回路１６０−１〜１６０−ｎが補正データＣＤ１〜ＣＤｎを用いて画像データＰＤ１〜ＰＤｎを補正し、データ線駆動回路１４０−１〜１４０−ｎが補正処理後の画像データＰＣＤ１〜ＰＣＤｎを受けてデータ線駆動電圧ＳＶ１〜ＳＶｎを出力する。これにより、本実施形態はデータ線駆動回路１４０−１〜１４０−ｎの出力バラツキが補正された状態で液晶パネル等の電気光学パネルを駆動できる。
【００５１】
例えば、データ線駆動電圧ＳＶ１〜ＳＶｎのバラツキは、図８で後述するオペアンプＯＰ１〜ＯＰｎのオフセットやＤ／Ａ変換回路ＤＡＣ１〜ＤＡＣｎの出力特性のバラツキによって生じる。このとき、仮にデータ線駆動回路１４０−１〜１４０−ｎに同一の階調データが入力されたとしても、データ線駆動電圧ＳＶ１〜ＳＶｎはオフセット等によって均一の電圧とならない。本実施形態は、補正データＣＤ１〜ＣＤｎを用いてこれらのオフセット等を打ち消し、同一階調データに対応するデータ線駆動電圧ＳＶ１〜ＳＶｎを均一にすることでデータ線駆動電圧ＳＶ１〜ＳＶｎのバラツキを補正する。
【００５２】
具体的には、補正データ演算部１０２は、コンパレータ１８０からの比較結果ＣＰＱを受けて補正対象のデータ線駆動回路に対応する補正データ（以下、演算対象の補正データ）を求める。例えば、演算対象の補正データとして補正データＣＤ１〜ＣＤｎのうちの一部の補正データを１回の補正データ演算において求め、この補正データ演算を繰り返して補正データＣＤ１〜ＣＤｎを求める。
【００５３】
より具体的には、補正データ演算モードにおいて、補正データ演算部１０２は、測定用データＭＤを所定の範囲で順次変化させて補正回路１６０−１〜１６０−ｎに出力する。データ線駆動回路１４０−１〜１４０−ｎは、測定用データＭＤに対応するデータ線駆動電圧をデータ線駆動電圧ＳＶ１〜ＳＶｎとして出力する。そして、コンパレータ１８０が、補正対象のデータ線駆動回路が出力するデータ線駆動電圧（以下、補正対象のデータ線駆動電圧）とコンパレータ基準電圧ＶＰを比較して比較結果ＣＰＱを出力し、補正データ演算部１０２が比較結果ＣＰＱを受けて演算対象の補正データを求める。
【００５４】
例えば、補正データ演算部１０２は、測定用データＭＤとして測定用階調データＭＧＤ１〜ＭＧＤｋ（ｋは自然数）を１データずつ順次出力し、補正対象のデータ線駆動回路が測定用階調データＭＧＤ１〜ＭＧＤｋに対応するデータ線駆動電圧を順次出力する。そして、コンパレータ１８０が測定用階調データＭＧＤ１〜ＭＧＤｋそれぞれに対応する比較結果ＣＰＱを出力する。補正データ演算部１０２は、図２等で後述するように比較結果ＣＰＱのエッジ（変化点）を検出し、エッジが検出されたときの測定用階調データを用いて演算対象の補正データを求める。
【００５５】
補正回路１６０−１〜１６０−ｎは、測定用データＭＤ、補正データＣＤ１〜ＣＤｎ、画像データＰＤ１〜ＰＤｎを受けて、対応するデータ線駆動回路１４０−１〜１４０−ｎに測定用データＭＤ又は補正処理後の画像データＰＣＤ１〜ＰＣＤｎを出力する。具体的には、補正データ演算モードにおいて、補正回路１６０−１〜１６０−ｎは測定用データＭＤを出力する。通常動作モードにおいて、補正回路１６０−１〜１６０−ｎは画像データＰＤ１〜ＰＤｎを補正データＣＤ１〜ＣＤｎで補正処理して画像データＰＣＤ１〜ＰＣＤｎを出力する。例えば、図８で後述するＡＤ１〜ＡＤｎが画像データＰＤ１〜ＰＤｎと補正データＣＤ１〜ＣＤｎを加算することで補正処理を行う。
【００５６】
データ線駆動回路１４０−１〜１４０−ｎは、補正回路１６０−１〜１６０−ｎからの測定用データＭＤ又は画像データＰＣＤ１〜ＰＣＤｎを受けて、第１〜第ｎのデータ線駆動電圧供給線Ｓ１〜Ｓｎ（複数のデータ線駆動電圧供給線）を駆動する。具体的には、補正データ演算モードにおいて、データ線駆動回路１４０−１〜１４０−ｎは、測定用データＭＤに対応するデータ線駆動電圧ＳＶ１〜ＳＶｎを出力する。通常動作モードにおいて、データ線駆動回路１４０−１〜１４０−ｎは、補正処理後の画像データＰＣＤ１〜ＰＣＤｎに対応するデータ線駆動電圧ＳＶ１〜ＳＶｎを出力する。
【００５７】
選択回路１２０は、データ線駆動電圧ＳＶ１〜ＳＶｎから補正対象のデータ線駆動電圧を選択してコンパレータ１８０の入力電圧ＣＰＩとして出力する。例えば、選択回路１２０は、図１に示すように制御部１００からの選択信号ＳＬを受けてデータ線駆動電圧を選択する。
【００５８】
コンパレータ１８０は、入力電圧ＣＰＩ（補正対象のデータ線駆動電圧）とコンパレータ基準電圧ＶＰを受けて比較結果ＣＰＱを出力する。具体的には、補正対象のデータ線駆動電圧とコンパレータ基準電圧ＶＰの大小関係に基づいて、Ｈレベル（第１の論理レベル）又はＬレベル（第２の論理レベル）を比較結果ＣＰＱとして出力する。なお図２で説明するように、コンパレータ基準電圧ＶＰは、補正データ演算部１０２が測定用データＭＤを所定の範囲で変化させる場合に、測定用データＭＤに対応するデータ線駆動電圧の範囲内の電圧である。例えばコンパレータ基準電圧ＶＰは、図３に示す電源回路５０から供給されてもよく、電源回路５０から供給された電圧を抵抗で分圧したものでもよい。
【００５９】
制御部１００は、本実施形態の構成要素の動作を制御し、補正データ演算モード及び通常動作モードにおいて動作タイミングの制御を行う。例えば、制御部１００は、選択回路１２０に選択信号ＳＬを出力し、補正回路１６０−１〜１６０−ｎに補正イネーブル信号Ｃ＿Ｅｎａｂｌｅを出力する。又、図９で後述するようにシーケンサ２４０やカウンタ部２００等を用いて補正データＣＤ１〜ＣＤｎの演算タイミングを制御する。
【００６０】
１．２．補正データ演算の動作説明
図２（Ａ）、図２（Ｂ）を用いて補正データ演算モードにおける動作について詳しく説明する。図２（Ａ）には、補正データ演算部モードにおける補正対象のデータ線駆動電圧の波形例を模式的に示す。図２（Ｂ）には、補正データ演算部モードにおけるコンパレータ１８０の比較結果ＣＰＱの波形例を模式的に示す。
【００６１】
なお、図２（Ａ）、図２（Ｂ）では、補正データ演算部１０２が演算対象の補正データとして補正データＣＤｉ（１≦ｉ≦ｎ、ｉは自然数）を求め、測定用データＭＤとして８個の測定用階調データＭＧＤ１〜ＭＧＤ８（ｋ＝８）を出力する場合を例に説明する。但し、補正データＣＤｉ以外の他の補正データを求める場合も同様である。また、補正データ演算部１０２は、演算対象の補正データとして複数の補正データを求めてもよく、測定用データＭＤとして８個以外の個数の測定用階調データを出力してもよい。
【００６２】
補正データ演算モードにおいて、補正データ演算部１０２は測定用階調データＭＧＤ１〜ＭＧＤ８を出力する。補正回路１６０−ｉは補正データ演算部１０２からの測定用階調データＭＧＤ１〜ＭＧＤ８をデータ線駆動回路１４０−ｉに出力する。そして、図２（Ａ）のＬＣ１に示すように、測定用階調データＭＧＤ１〜ＭＧＤ８が順次変化するのに従って、データ線駆動回路１４０−ｉがＣ１に示すデータ線駆動電圧からＣ２に示すデータ線駆動電圧をデータ線駆動電圧ＳＶｉとして順次出力する。選択回路１２０は、データ線駆動電圧ＳＶｉを選択してコンパレータ入力電圧ＣＰＩとしてコンパレータ１８０に出力し、コンパレータ１８０は比較結果ＣＰＱを出力する。
【００６３】
例えば、図２（Ａ）のＣ３に示すように測定用階調データＭＧＤ２に対応するデータ線駆動電圧ＳＶｉがコンパレータ基準電圧ＶＰより小さく、Ｃ４に示すように測定用階調データＭＧＤ３に対応するデータ線駆動電圧ＳＶｉがコンパレータ基準電圧ＶＰより大きいとする。この場合、図２（Ｂ）のＬＣ３に示す比較結果ＣＰＱは、Ｃ５に示すように測定用階調データＭＧＤ２に対応してＬレベル、Ｃ６に示すように測定用階調データＭＧＤ３に対応してＨレベルとなる。そして補正データ演算部１０２は、このＬレベルからＨレベルに変化するエッジを検出し、エッジが検出されたときの測定用階調データであるＭＧＤ３を補正データＣＤｉとする。
【００６４】
このようにして、本実施形態はデータ線駆動電圧のバラツキ補正用の補正データを求めることができる。
【００６５】
ここで、仮にデータ線駆動電圧ＳＶｉにオフセット等によるバラツキが無いとする。このとき、図２（Ａ）のＬＣ２に示すように、データ線駆動電圧ＳＶｉはＣ７に示すデータ線駆動電圧からＣ８に示すデータ線駆動電圧まで順次変化する。このデータ線駆動電圧ＳＶｉは、測定用階調データＭＧＤ１〜ＭＧＤ８に対応する理想的なデータ線駆動電圧である。ところで図１で説明したように、コンパレータ１８０はこの理想的なデータ線駆動電圧の最小値（Ｃ７）と最大値（Ｃ８）の間の電圧をコンパレータ基準電圧ＶＰとして用いる。例えば、Ｃ９に示すように測定用階調データＭＧＤ５に対応するデータ線駆動電圧を用いる。そうすると、オフセット等によるバラツキが無いと仮定した場合には、図２（Ｂ）のＬＣ４に示すように比較結果ＣＰＱが変化し、補正データＣＤｉは測定用階調データＭＧＤ５となる。
【００６６】
図２（Ａ）のＬＣ１に示すように、補正データ演算モードにおいて実際にデータ線駆動回路１４０−ｉが出力するデータ線駆動電圧ＳＶｉは、図２（Ａ）のＬＣ２に示す理想的なデータ線駆動電圧ＳＶｉに対してバラツキＶＯＦｉ（オフセット）を含んでいる。上記補正データの演算手法によれば、実際に測定される補正データＣＤｉ＝ＭＧＤ３と理想的なデータ線駆動電圧に対する補正データＣＤｉ＝ＭＧＤ５は、バラツキＶＯＦｉに対応した階調数だけ異なる補正データとなる。そのため本実施形態は、補正データＣＤｉ＝ＭＧＤ３を用いて画像データＰＤｉを補正することで、データ線駆動電圧ＳＶｉのバラツキＶＯＦｉを補正することができる。
【００６７】
ところで、データ線駆動電圧にバラツキがあると、同一階調を出力しているにも関わらずデータ線駆動電圧供給線毎に輝度が異なるため表示品質が劣化する。そのため、液晶パネルを駆動するドライバにおいてデータ線駆動電圧を精度良く出力するという課題があった。
【００６８】
この点、本実施形態によれば、補正データ演算モードにおいて補正データ演算部１０２が測定用データＭＤを出力し、データ線駆動回路１４０−１〜１４０−ｎが測定用データＭＤに対応するデータ線駆動電圧ＳＶ１〜ＳＶｎを出力し、コンパレータ１８０がデータ線駆動電圧ＳＶ１〜ＳＶｎとコンパレータ基準電圧ＶＰを比較して比較結果ＣＰＱを出力し、補正データ演算部１０２が比較結果ＣＰＱから補正データＣＤ１〜ＣＤｎを演算する。そして、通常動作モードにおいて、補正データＣＤ１〜ＣＤｎを用いて画像データＰＤ１〜ＰＤｎを補正する。
【００６９】
これにより、データ線駆動電圧ＳＶ１〜ＳＶｎのバラツキを補正して、画像データＰＤ１〜ＰＤｎに対応するデータ線駆動電圧を高精度に出力できる。そのため、異なるデータ線駆動電圧供給線上の画素（狭義には、サブ画素、ドット）においても同一の階調データに対して同一の輝度で表示でき、画質を向上することができる。例えば、高精細の液晶パネル用途のドライバでは一般に階調数が多く、１階調当たりの階調電圧が小さくなるため、データ線駆動電圧のバラツキによって画質が劣化しやすい。具体的には、表示画像に縦線等の輝度ムラが生じる。本実施形態では、データ線駆動電圧ＳＶ１〜ＳＶｎのバラツキを補正できるため、高精細の液晶パネルを駆動する場合でも画質の劣化を防止できる。
【００７０】
例えば、データ線駆動電圧のバラツキを補正する他の手法として、階調データを階調電圧に変換するＤＡＣの出力で直接データ線駆動電圧供給線を駆動することで、オペアンプのオフセット等によるデータ線駆動電圧のバラツキを防止するという手法があった。しかしながら、オペアンプと比べてＤＡＣの出力インピーダンスが高いために、高精細な液晶パネルの駆動や１水平期間に複数のデータ線駆動電圧を出力するマルチプレクス駆動では駆動時間が不足するという課題があった。
【００７１】
この点、本実施形態では補正データＣＤ１〜ＣＤｎを用いて画像データＰＤ１〜ＰＤｎを補正処理することによりデータ線駆動電圧ＳＶ１〜ＳＶｎのバラツキを補正する。そのため、データ線駆動回路１４０−１〜１４０−ｎの出力バラツキをデータ上で補正することができる。これにより、例えば図８で後述するようにオペアンプＯＰ１〜ＯＰｎを用いてデータ線駆動電圧供給線Ｓ１〜Ｓｎを高速に駆動することができる。
【００７２】
また例えば、データ線駆動電圧のバラツキを補正する他の手法として、出荷時にデータ線駆動電圧のバラツキを測定して補正データを記憶しておき、その補正データを用いてデータ線駆動電圧のバラツキを補正するという手法もある。しかしながら、この手法では出荷後の特性変化に対応できないという課題があった。
【００７３】
この点、本実施形態によれば、コンパレータ１８０がデータ線駆動電圧ＳＶ１〜ＳＶｎとコンパレータ基準電圧ＶＰを比較し、補正データ演算部１０２が比較結果ＣＰＱを受けて補正データＣＤ１〜ＣＤｎを演算する。これにより、データ線駆動電圧ＳＶ１〜ＳＶｎのバラツキをリアルタイムに測定して補正することができる。そのため、ドライバの特性が出荷後に変化した場合やバックライト等の熱によって変化した場合でも画質の劣化を防止できる。
【００７４】
例えば図９等で後述するように、本実施形態では、フレーム（垂直走査期間）の非表示期間において補正データを演算する１Ｈモードにおいて補正データＣＤ１〜ＣＤｎを演算してもよい。例えば、１フレーム毎に演算対象の補正データとして１つの補正データを演算してｎフレームで補正データＣＤ１〜ＣＤｎを演算してもよい。
【００７５】
このように、フレーム毎に補正データＣＤ１〜ＣＤｎを演算することで、画像表示を行いながらリアルタイムにデータ線駆動電圧ＳＶ１〜ＳＶｎのバラツキを補正することができる。そのため、ドライバ出荷後の経時的な特性変化に対応できる。また、非表示期間において補正データＣＤ１〜ＣＤｎを演算することで、画像表示に影響を与えることなくデータ線駆動電圧ＳＶ１〜ＳＶｎのバラツキを補正することができる。
【００７６】
ここで、図３等で後述するように本実施形態ではマルチプレクス駆動を行ってもよい。マルチプレクス駆動においては、データ線駆動回路１４０−１〜１４０−ｎの各々が、１水平走査期間に液晶パネル上の複数のデータ線（例えば、図３のデータ線Ｓ１ｉ〜Ｓ８ｉ）を駆動する。このとき、補正データ演算部１０２が１水平走査期間において複数の補正演算用データを求めてもよい。具体的には、上記図２で説明した演算手法と同様の手法で補正演算用データを演算する。そして、その複数の補正演算用データから補正データを演算してもよい。
【００７７】
ところで、ノイズ等の影響によりデータ線駆動電圧のバラツキを正確に測定できなかった場合には、データ線駆動電圧のバラツキが正確に反映された補正データを求めることができないという課題がある。
【００７８】
この点本実施形態では、１水平走査期間において複数の補正演算用データを求め、その複数の補正演算用データを用いて補正データを求める。これにより、ノイズ等の影響により幾つかの補正演算用データが不正確となった場合でも、複数の補正演算用データを用いることで正確な補正データを求めることができる。
【００７９】
例えば、補正データ演算部１０２が複数の補正演算用データを平均処理することにより補正データを演算してもよい。具体的には、補正データ演算部１０２は平均処理として加算平均を行ってもよく、各補正演算用データに重み付けをして平均してもよい。また補正データ演算部１０２は、平均処理において定数を加算したり減算したりしてもよい。
【００８０】
これにより、複数の補正演算用データから補正データを演算でき、ノイズ等の影響を防止することができる。
【００８１】
例えば、測定用階調データＭＧＤ１〜ＭＧＤｋとして階調データＧＤ＋ΔＧＤ１〜ＧＤ＋ΔＧＤｋを出力して複数の補正演算用データを求めてもよい。そして、その複数の補正演算用データの平均から階調データＧＤを減算して補正データを求めてもよい。
【００８２】
これにより、階調データＧＤに対応するデータ線駆動電圧においてデータ線駆動電圧のバラツキを測定できる。そして、複数の補正演算用データの平均から階調データＧＤを減算することで、データ線駆動電圧のバラツキに対応する補正データを抽出できる。
【００８３】
ここで、複数のデータ線としてｐ本（ｐは２以上の整数）のデータ線を１つのデータ線駆動回路で駆動するマルチプレクス駆動の場合、補正データ演算部１０２が複数の補正演算用データとしてｐ個の補正演算用データを求めてもよい。
【００８４】
この場合、データ線駆動回路１４０−１〜１４０−ｎの各々は、通常動作モードにおいて１水平走査期間にｐ本のデータ線を駆動する能力がある。そのため、補正データ演算モードにおいて１水平走査期間に同じくｐ本のデータ線を駆動してｐ個の補正演算用データを測定することができる。又、データ線駆動電圧の精度は駆動時間に左右されるが、通常動作モードと補正データ演算モードで１本のデータ線当たりの駆動時間を等しくすることで、通常動作モードと同等のデータ線駆動電圧の精度で補正データＣＤ１〜ＣＤｎを求めることができる。これにより、正確にデータ線駆動電圧ＳＶ１〜ＳＶｎを補正できる。
【００８５】
しかしながら、マルチプレクス駆動では、１水平期間に複数の補正演算用データを求め、かつ１個の補正演算用データを求める際に複数の測定用階調データを用いる。そのため、オペアンプの駆動能力が不足する場合には、各測定用階調データに対応するデータ線駆動電圧が十分駆動されず正確にデータ線駆動電圧のバラツキを測定できないという課題がある。
【００８６】
本実施形態によれば、図７で後述するように、補正データ演算モードにおいて補正データＣＤ１〜ＣＤｎと修正係数を乗算処理して係数乗算後補正データを求め、通常動作モードにおいて係数乗算後補正データに基づいて画像データＰＤ１〜ＰＤｎを補正してもよい。
【００８７】
このように、本実施形態ではオペアンプの駆動能力不足により正確に演算されなかった補正データを修正係数を用いて修正する。これにより、正確にデータ線駆動電圧ＳＶ１〜ＳＶｎのバラツキを補正できる。
【００８８】
ここで本実施形態では、補正データ演算部１０２が測定用データＭＤを所定の範囲内で順次変化させたときに、比較結果ＣＰＱがＬレベル（第１のレベル）又はＨレベル（第２のレベル）の一方に固定されていた場合は、オーバーフローであると判定し、補正演算用データとしてオーバーフロー用データを用いてもよい。
【００８９】
具体的には、補正データ演算部１０２は、オーバーフロー用データとして所定の定数を用いてもよい。例えば、所定の定数として、補正データ演算部１０２が出力する測定用階調データＭＧＤ１〜ＭＧＤｋの最大の階調データと最小の階調データの間の階調データを用いてもよい。
【００９０】
このように、本実施形態ではデータ線駆動電圧のバラツキが測定範囲を超えていると判定された場合にはオーバーフロー用データを用いて補正データを求める。これにより、ノイズ等の影響で補正演算用データの演算がオーバーフローした場合でも、できるだけ正確にデータ線駆動電圧のバラツキを反映した補正データを求めることができる。
【００９１】
また、補正データ演算部１０２は、第１〜第ｔの補正演算用データのうちの第ｓ（１≦ｓ≦ｔ、ｓ，ｔは２以上の整数）の補正演算用データを求める際にオーバーフローであると判定した場合、第１〜第ｔの補正演算用データのうちの第１〜第ｓ−１の補正演算用データを平均処理してオーバーフロー用データを求め、第ｓの補正演算用データとして用いてもよい。
【００９２】
このように、本実施形態ではオーバーフローと判定される前に求められた補正演算用データからオーバーフローと判定された回の補正演算用データを求める。これにより、ノイズ等によるオーバーフローの影響を除くとともに、より実際のデータ線駆動電圧のバラツキを反映した補正データを求め、正確にデータ線駆動電圧のバラツキを補正することができる。
【００９３】
しかしながら、連続してノイズ等の影響を受けた場合には上記オーバーフロー処理を行った場合でも不正確な補正データが演算される場合がある。例えば、１Ｈモード等で繰り返し補正データを演算するときに、それまで正確に補正データが演算されていたデータ線について急に不正確な補正データが演算されると、そのデータ線上の画素の輝度が急に変化して表示画像に縦線が点滅して見えてしまう。
【００９４】
この点本実施形態によれば、補正データ演算部１０２が、補正対象のデータ線駆動回路について求めた今回の補正データと前回の補正データを用いて、補正対象のデータ線駆動回路に対応する補正データを求めてもよい。
【００９５】
例えば、今回の補正データが前回の補正データより大きい場合には、前回の補正データに正の所定値を加算して補正データを求めてもよい。また、今回求めた補正データが前回の補正データより小さい場合には、前回の補正データに負の所定値を加算して補正データを求めてもよい。
【００９６】
このように、本実施形態では、１Ｈモード等で繰り返し演算される補正データにおいて、前回演算された補正データを用いて補正データの変化量を所定値以内に制限する変化量制限を行う。これにより、ノイズ等の影響で急に不正確な補正データが演算された場合でも、表示画像に縦線が表示されることを防止できる。
【００９７】
ここで図１１等で後述するように、補正データ演算部１０２は、測定スタートレジスタ２２４と測定期間レジスタ２２６を含んでもよい。具体的には、測定スタートレジスタ２２４はコンパレータ１８０の比較結果ＣＰＱのモニターを開始するタイミングを設定し、測定期間レジスタ２２６はコンパレータ１８０の比較結果ＣＰＱのモニターを行う期間を設定する。
【００９８】
これにより、補正演算用データの演算に用いる比較結果ＣＰＱをモニターするタイミングを調整できる。具体的には、図２に示した測定スタート期間を測定スタートレジスタ２２４で調整でき、測定期間を測定期間レジスタ２２６で調整できる。測定スタート期間は、図２（Ｂ）のＣ１０に示すように比較結果ＣＰＱがＬレベルに初期化される期間である。そして、測定スタート期間が終了するタイミングで補正データ演算部１０２が比較結果ＣＰＱのモニターを開始する。又、測定期間は、補正データ演算部１０２が測定用階調データＭＧＤ１〜ＭＧＤｋの１階調を出力して対応する比較結果ＣＰＱをモニターする期間である。
【００９９】
２．マルチプレクス駆動
２．１．マルチプレクス駆動を行う液晶表示装置の構成例
以下では、本実施形態が通常動作モードにおいてマルチプレクス駆動を行う場合を例に本実施形態の詳細な動作や詳細な構成について説明する。又以下では、液晶プロジェクタ（投写型表示機器）等に用いられる単色の液晶パネルに本実施形態を適用した場合を例に説明する。なお、図１３等で後述するように本実施形態はマルチプレクス駆動を行わない場合に適用することもできる。また、ＰＤＡ（Personal Digital Assistants）、液晶テレビ、携帯電話、カーナビ等に用いられるＲＧＢ等の複数色の液晶パネルに適用することもできる。
【０１００】
図３に本実施形態が適用されたドライバ６０（集積回路装置）を含む液晶表示装置（電気光学装置）の構成例を示す。図３に示す構成例は、液晶パネル１２（電気光学パネル）、ドライバ６０、表示コントローラ４０、電源回路５０を含む。
【０１０１】
具体的には、液晶パネル１２は、例えばアクティブマトリクス型の液晶パネルで構成できる。このとき、液晶パネル１２の液晶基板（アクティブマトリクス基板、例えばガラス基板）には、図３のＹ方向に複数配列されそれぞれＸ方向に伸びる走査線Ｇ１〜Ｇｍ（ｍは２以上の整数）と、Ｘ方向に複数配列されそれぞれＹ方向に伸びるデータ線Ｓ１１〜Ｓ８１、Ｓ１２〜Ｓ８２、・・・、Ｓ１ｎ〜Ｓ８ｎ（ｎは２以上の整数）が配置されている。また、液晶基板には、データ線駆動電圧供給線Ｓ１〜Ｓｎが設けられている。更に、この液晶基板には、各データ線駆動電圧供給線に対応してデマルチプレクサＤＭＵＸ１〜ＤＭＵＸｎが設けられている。
【０１０２】
また液晶基板には、例えば走査線Ｇｊ（１≦ｊ≦ｍ、ｊは自然数）とデータ線Ｓ１ｉ（データ線Ｓ２ｉ〜Ｓ８ｉ）（１≦ｉ≦ｎ、ｉは自然数）との交差点に対応する位置に、薄膜トランジスタＴｊｉ−１（薄膜トランジスタＴｊｉ−２〜Ｔｊｉ−８）が設けられている。
【０１０３】
例えばＴｊｉ−１のゲート電極は走査線Ｇｊに接続され、ソース電極はデータ線Ｓ１ｉに接続され、ドレイン電極は画素電極ＰＥｊｉ−１に接続されている。この画素電極ＰＥｊｉ−１と対向電極ＣＥ（共通電極、コモン電極）との間には、液晶容量ＣＬｊｉ−１（液晶素子、広義には電気光学素子）が形成されている。そして、画素電極ＰＥｊｉ−１と対向電極ＣＥとの間の印加電圧に応じて画素の透過率が変化するようになっている。
【０１０４】
デマルチプレクサＤＭＵＸｉは、データ線駆動電圧供給線Ｓｉに時分割で供給されたデータ線駆動電圧ＳＶｉを、例えば８本のデータ線Ｓ１ｉ〜Ｓ８ｉに分割して供給する。デマルチプレクサＤＭＵＸｉは、データドライバ２０からのマルチプレクス制御信号に基づいて、データ線駆動電圧供給線Ｓｉのデータ線駆動電圧ＳＶｉを各データ線に分離する。
【０１０５】
ここで図３においては、説明を簡単にするために、データ線駆動電圧供給線Ｓｉに対応するデマルチプレクサＤＭＵＸｉ及びデータ線Ｓ１ｉ〜Ｓ８ｉのみを図示した。また、データ線Ｓ１ｉ〜Ｓ８ｉと走査線Ｇｊとの交差点に対応する位置に設けられた薄膜トランジスタのみを図示した。但し、他のデータ線駆動電圧供給線に対応するデマルチプレクサ及びデータ線、他のデータ線と走査線との交点に対応する位置に設けられた薄膜トランジスタについても同様である。
【０１０６】
なお、対向電極ＣＥに与えられる対向電極電圧ＶＣＯＭの電圧レベルは、電源回路５０に含まれる対向電極電圧生成回路により生成される。例えば、対向電極ＣＥは、対向基板上に一面に形成される。
【０１０７】
データドライバ２０は、階調データに基づいて液晶パネル１２のデータ線駆動電圧供給線Ｓ１〜Ｓｎを駆動する。データドライバ２０がデータ線駆動電圧供給線Ｓ１〜Ｓｎを駆動するとき、上述のようにデマルチプレクサＤＭＵＸ１〜ＤＭＵＸｎにより分離制御されるため、データドライバ２０は、データ線Ｓ１１〜Ｓ８１、Ｓ１２〜Ｓ８２、・・・、Ｓ１ｎ〜Ｓ８ｎを駆動できる。一方、走査ドライバ３８は、液晶パネル１２の走査線Ｇ１〜Ｇｍを走査（順次駆動）する。
【０１０８】
表示コントローラ４０は、図示しない中央演算処理装置（Central Processing Unit：ＣＰＵ）等のホストにより設定された内容に従って、データドライバ２０、走査ドライバ３８及び電源回路５０を制御する。より具体的には、表示コントローラ４０は、データドライバ２０及び走査ドライバ３８に対しては、例えば動作モードの設定や内部で生成した垂直同期信号や水平同期信号の供給を行う。
【０１０９】
電源回路５０は、外部から供給される基準電圧に基づいて、液晶パネル１２の駆動に必要な各種の電圧レベル（基準電圧）や、対向電極ＣＥの対向電極電圧ＶＣＯＭの電圧レベルを生成する。
【０１１０】
このような構成の液晶表示装置は、表示コントローラ４０の制御の下、外部から供給される階調データに基づいて、データドライバ２０、走査ドライバ３８及び電源回路５０が協調して液晶パネル１２を駆動する。
【０１１１】
なお図３では、単色表示用の液晶パネルとして１画素が１ドットで構成され、１本のデータ線駆動電圧供給線が８本のデータ線にデータ線駆動電圧を供給する場合を例に説明した。本発明では、ＲＧＢの各色成分を表示するために１画素が３ドットで構成され、例えば１本のデータ線駆動電圧供給線が６本のデータ線にデータ線駆動電圧（例えばＲ１、Ｒ２、Ｇ１、Ｇ２、Ｂ１、Ｂ２の各画素に対応するデータ線駆動電圧）を供給してもよい。
【０１１２】
また図３では、液晶表示装置が表示コントローラ４０を含む構成になっているが、表示コントローラ４０を液晶表示装置の外部に設けてもよい。或いは、表示コントローラ４０と共にホストを液晶表示装置に含めるようにしてもよい。また、データドライバ２０、走査ドライバ３８、表示コントローラ４０、電源回路５０の一部又は全部を液晶パネル１２上に形成してもよい。
【０１１３】
さらに図３において、データドライバ２０、走査ドライバ３８及び電源回路５０を集積化して、半導体装置（集積回路、ＩＣ）として表示ドライバ６０を構成してもよい。
【０１１４】
図４に、図３のデータドライバ２０の構成例を示す。データドライバ２０は、シフトレジスタ２２、ラインラッチ２４、２６、多重化回路２８、補正回路７０、基準電圧発生回路３０（階調電圧発生回路）、ＤＡＣ３２（Digital-to-Analog Converter、広義にはデータ線駆動電圧生成回路）、データ線駆動回路３４、マルチプレクス駆動制御部３６を含む。
【０１１５】
シフトレジスタ２２は、各データ線駆動電圧供給線に対応して設けられ、順次接続された複数のフリップフロップを含む。このシフトレジスタ２２は、クロック信号ＣＬＫに同期してイネーブル入出力信号ＥＩＯを保持すると、順次クロック信号ＣＬＫに同期して隣接するフリップフロップにイネーブル入出力信号ＥＩＯをシフトする。クロック信号ＣＬＫ、イネーブル入出力信号ＥＩＯは、例えば表示コントローラ４０から入力される。
【０１１６】
ラインラッチ２４には、表示コントローラ４０から例えば６４ビット（８ビット（階調データ）×８（マルチ数））単位で階調データ（ＤＩＯ）が入力される。ラインラッチ２４は、この階調データ（ＤＩＯ）を、シフトレジスタ２２の各フリップフロップで順次シフトされたイネーブル入出力信号ＥＩＯに同期してラッチする。
【０１１７】
ラインラッチ２６は、表示コントローラ４０から供給される水平同期信号ＬＰに同期して、ラインラッチ２４でラッチされた１水平走査単位の階調データをラッチする。
【０１１８】
多重化回路２８は、ラインラッチ２６において各ソース線に対応してラッチされた８本のデータ線分の階調データを時分割多重する。なお、この多重化回路２８を本実施形態に適用した場合には、例えば図８に示す詳細な構成例において画像データレジスタＰＤＲ１〜ＰＤＲｎと加算回路ＡＤ１〜ＡＤｎの間に設けられる。
【０１１９】
補正回路７０は、図１等で説明した補正データ演算手法で求めた補正データを用いてデータ線駆動電圧のバラツキを補正する。具体的には、補正データ演算モードにおいてデータ線駆動電圧供給線Ｓ１〜Ｓｎに対応する補正データＣＤ１〜ＣＤｎを求め、通常動作モードにおいて多重化回路２８からの階調データを補正データＣＤ１〜ＣＤｎを用いて補正処理し、補正処理後の階調データを出力する。
【０１２０】
マルチプレクス駆動制御部３６は、データ線駆動電圧供給線のデータ線駆動電圧の時分割タイミングを規定するマルチプレクス制御信号ＳＥＬ１〜ＳＥＬ８を生成する。より具体的には、マルチプレクス駆動制御部３６は、１水平走査期間内に、マルチプレクス制御信号ＳＥＬ１〜ＳＥＬ８の１つが順番にアクティブとなるようにマルチプレクス制御信号ＳＥＬ１〜ＳＥＬ８を生成する。多重化回路２８は、マルチプレクス制御信号ＳＥＬ１〜ＳＥＬ８に基づいて、データ線駆動電圧を時分割でデータ線駆動電圧供給線に供給するように多重化を行う。なお、マルチプレクス制御信号ＳＥＬ１〜ＳＥＬ８は、液晶パネル１２のデマルチプレクサＤＭＵＸ１〜ＤＭＵＸｎにも供給される。
【０１２１】
基準電圧発生回路３０は、２５６（＝２８）種類の基準電圧（階調電圧）を生成する。基準電圧発生回路３０によって生成された２５６種類の基準電圧（階調電圧）は、ＤＡＣ３２に供給される。
【０１２２】
ＤＡＣ３２は、各データ線に供給すべきアナログの階調電圧を生成する。具体的にはＤＡＣ３２は、補正回路７０からのデジタルの階調データに基づいて、基準電圧発生回路３０からの基準電圧（階調電圧）のいずれかを選択してデジタルの階調データに対応するアナログの階調電圧を出力し、時分割多重された階調電圧を出力する。
【０１２３】
データ線駆動回路３４は、ＤＡＣ３２からの階調電圧をバッファリングしてデータ線駆動電圧としてデータ線駆動電圧供給線Ｓ１〜Ｓｎに出力し、データ線Ｓ１１〜Ｓ８１、Ｓ１２〜Ｓ８２、・・・、Ｓ１ｎ〜Ｓ８ｎを駆動する。例えば、データ線駆動回路３４は、各データ線駆動電圧供給線毎に設けられたボルテージフォロワ接続の演算増幅器（広義にはインピーダンス変換回路）を含み、これらの各演算増幅器が、ＤＡＣ３２からの階調電圧をインピーダンス変換して、各データ線駆動電圧供給線Ｓ１〜Ｓｎに出力する。
【０１２４】
２．２．マルチプレクス駆動の動作説明
図５に、図４のマルチプレクス駆動回路３６の動作説明図を示す。
図５では、データ線駆動電圧供給線Ｓｉに時分割で供給されたデータ線駆動電圧Ｖ１〜Ｖ８（データ線駆動電圧ＳＶｉ）をデータ線Ｓ１ｉ〜Ｓ８ｉに分離するデマルチプレクサＤＭＵＸｉの動作例を示すが、他のデマルチプレクサも同様である。
【０１２５】
図５に示すように、データ線駆動回路３４は、多重化回路２８によって多重化された多重化データに対応する多重化されたデータ線駆動電圧Ｖ１〜Ｖ８を出力する。まず、多重化回路２８によって多重化された多重化データと、ＤＡＣ３２が出力する多重化された階調電圧について説明する。
【０１２６】
ラインラッチ２６にラッチされる第１〜第８のデータ線（データ線Ｓ１ｉ〜Ｓ８ｉ）用の階調データを、ＧＤ１〜ＧＤ８とする。マルチプレクス駆動制御部３６によって生成されたマルチプレクス制御信号ＳＥＬ１〜ＳＥＬ８は、それぞれ１水平走査期間内に例えば１度ずつアクティブとなる信号である。そして、多重化回路２８は、マルチプレクス制御信号ＳＥＬ１がアクティブとなったときは第１のデータ線（データ線Ｓ１ｉ）用の階調データＧＤ１を選択出力し、マルチプレクス制御信号ＳＥＬ２がアクティブとなったときは第２のデータ線（例えば、データ線Ｓ２ｉ）用の階調データＧＤ２を選択出力し、マルチプレクス制御信号ＳＥＬ８がアクティブとなったときは第８のデータ線（例えば、データ線Ｓ８ｉ）用の階調データＧＤ３が選択出力される。その結果、多重化回路２８は、第１〜第８のデータ線用の階調データＧＤ１〜ＧＤ８が時分割多重化された多重化データを生成し、この多重化データを補正回路７０に供給する。
【０１２７】
補正回路７０は、階調データＧＤ１〜ＧＤ８が時分割多重化された多重化データを補正データＣＤｉを用いて補正処理する。例えば、階調データＧＤ１〜ＧＤ８それぞれに補正データＣＤｉを加算することで補正処理する。そして、補正処理後の階調データＧＤ１’〜ＧＤ８’を出力する。
【０１２８】
ＤＡＣ３２の各デコーダは、多重化され補正処理された階調データＧＤ１’〜ＧＤ８’の各階調データに対応する第１〜第８の階調電圧を、基準電圧（階調電圧、例えば２５６階調）の中から選択する。その結果、ＤＡＣ３２の各デコーダは、多重化データに対し、第１〜第８の階調電圧が多重化された階調電圧を出力する。即ち、ＤＡＣ３２は、各階調電圧が、多重化回路２８によって多重化された各階調データに対応した第１〜第８の階調電圧を生成する。
【０１２９】
そして図５に示すように、データ線駆動回路３４は、ＤＡＣからの多重化された第１〜第８の階調電圧を受けて多重化された第１〜第８のデータ線駆動電圧Ｖ１〜Ｖ８（例えば、データ線駆動電圧ＳＶｉ）を１水平走査期間内に出力する。
【０１３０】
デマルチプレクサＤＭＵＸｉは、マルチプレクス制御信号ＳＥＬ１〜ＳＥＬ８を用いて、データ線駆動電圧供給線Ｓｉの多重化されたデータ線駆動電圧Ｖ１〜Ｖ８を分離して、各データ線駆動電圧をデータ線Ｓ１ｉ〜Ｓ８ｉに出力する。
【０１３１】
より具体的には、デマルチプレクサＤＭＵＸｉは、図５のＡ１に示すようにマルチプレクス制御信号ＳＥＬ１がアクティブのときは、Ａ２に示す多重化されたデータ線駆動電圧Ｖ１をＡ３に示すようにデータ線Ｓ１ｉに出力する。同様にマルチプレクス制御信号ＳＥＬ２がアクティブのときは多重化されたデータ線駆動電圧Ｖ２をデータ線Ｓ２ｉに出力し、マルチプレクス制御信号ＳＥＬ８がアクティブのときは多重化されたデータ線駆動電圧Ｖ８をデータ線Ｓ８ｉに出力する。
【０１３２】
こうすることで、液晶パネル１２において選択された走査線に接続されるＴＦＴのソースにデータ線駆動電圧を供給できる。
【０１３３】
２．３．マルチプレクス駆動における補正データ演算
図６にマルチプレクス駆動における補正データ演算の動作例を示す。図６には、補正データ演算モードにおいて、例えばデータ線駆動電圧供給線Ｓｉについての補正データＣＤｉを演算対象の補正データ（補正対象のデータ線駆動回路に対応する補正データ）として求める場合について示す。但し、他の補正データを求める場合も同様である。
【０１３４】
例えば図５で説明したデータ線駆動電圧供給線Ｓｉが１水平走査期間に８本のデータ線にデータ線駆動電圧を供給するマルチプレクス駆動の場合、補正回路７０は補正データ演算モードにおける１水平走査期間に補正演算用データの測定を８回行う。すなわち、第１回〜第８回の補正演算用データの測定回数を第１〜第８のインデックスとすれば、図２等で説明した補正演算用データの測定を各インデックスで行って第１〜第８の補正演算用データを求める。
【０１３５】
具体的には、Ｂ１に示すようにマルチプレクス制御信号ＳＥＬ１がアクティブのときに、補正回路７０は第１のインデックスにおける測定を行う。この第１のインデックスにおいて、補正回路７０は例えば測定用階調データＭＧＤ１〜ＭＧＤ８（測定用データＭＤ）を出力する。ＤＡＣ３２は、測定用階調データＭＧＤ１〜ＭＧＤ８の各測定用階調データに対応する階調電圧を、基準電圧（階調電圧）の中から選択して出力する。そして図５のＢ２に示すように、データ線駆動回路３４は、ＤＡＣ３２からの階調電圧を受けて測定用階調データＭＧＤ１〜ＭＧＤ８に対応するデータ線駆動電圧ＣＶ１〜ＣＶ８をデータ線駆動電圧供給線Ｓｉに出力する。このときＢ３に示すように、デマルチプレクサＤＭＵＸｉはマルチプレクス信号ＳＥＬ１に基づいてデータ線駆動電圧ＣＶ１〜ＣＶ８をデータ線Ｓ１ｉに出力する。補正回路７０は、データ線駆動電圧供給線Ｓｉに出力されたデータ線駆動電圧ＣＶ１〜ＣＶ８とコンパレータ基準電圧ＶＰを、例えば図１のコンパレータ１８０で比較し、その比較結果ＣＰＱが反転（例えば、ＬレベルからＨレベル）したときの測定用階調データを用いて第１の補正演算用データを求める。
【０１３６】
そして、補正回路７０は、同様に第２〜第８のインデックスにおいて第２〜第８の補正演算用データを求め、第１〜第８の補正演算用データを例えば平均処理して補正データＣＤｉを求める。
【０１３７】
このように、本実施形態によれば、１水平走査期間において繰り返しデータ線駆動回路の出力バラツキを測定する。これにより、ノイズ等による測定ミスの影響を少なくできる。また、本実施形態によれば、図６で説明したように１水平走査期間においてマルチプレクス駆動と同じように時分割にデータ線を駆動して補正演算用データを求める。これにより、通常動作モードと補正データ演算モードで同じ精度でデータ線を駆動でき、データ線駆動電圧を正確に補正できる。
【０１３８】
なお、図６では補正回路７０が測定用階調データとして測定用階調データＭＧＤ１〜ＭＧＤ８（ｋ＝８）を出力する場合を例に説明したが、補正回路７０が他の個数の測定用階調データを出力し、データ線駆動回路３４が同数の対応するデータ線駆動電圧を出力してもよい。
【０１３９】
２．４．修正係数
図７に補正データに乗算する修正係数の説明図を示す。図７には、図６で説明した第１〜第８のインデックスのうちの１つにおけるデータ線駆動電圧ＳＶｉを示す。
【０１４０】
このとき、データ線駆動回路３４は、データ線駆動電圧供給線Ｓｉにデータ線駆動電圧ＳＶｉを出力してデータ線Ｓ１ｉ〜Ｓ８ｉのいずれかを駆動する。例えば、図８で後述するオペアンプＯＰｉによりデータ線Ｓ１ｉ〜Ｓ８ｉのいずれかが駆動される。
【０１４１】
図７のＬＤ１に示すように、オペアンプＯＰｉにデータ線を駆動する十分な能力（スピード）がある場合には、補正回路７０が測定用階調データＭＧＤ１〜ＭＧＤ８を出力するに従って、データ線が十分駆動されて所望のデータ線駆動電圧に達する。Ｄ１に示すように、例えば測定用階調データＭＧＤ５に対応するデータ線駆動電圧がコンパレータ基準電圧ＶＰより大きい場合には、補正回路７０は補正用階調データとして測定用階調データＭＧＤ５を用いる。ここでは簡単のため、同様に他のインデックスにおいても補正用階調データとして測定用階調データＭＧＤ５が測定され、補正データＣＤｉとして測定用階調データＭＧＤ５が求められるものとする。
【０１４２】
一方、マルチプレクス駆動においては１水平走査期間に複数の補正演算用データを測定し、１回の測定で複数の測定用階調データに対応するデータ線駆動電圧でデータ線を駆動する必要があることから、オペアンプＯＰｉにデータ線を駆動する十分な能力（スピード）がない場合がある。このとき、ＬＤ２に示すように、ＬＤ１に示すデータ線電圧に比べてデータ線が十分駆動されず所望のデータ線駆動電圧に達しない。Ｄ２に示すように、例えば測定用階調データＭＧＤ６に対応するデータ線駆動電圧がコンパレータ基準電圧ＶＰより大きい場合には、補正用階調データとして測定用階調データＭＧＤ５が用いられる。同様に他のインデックスにおいても補正用階調データとして測定用階調データＭＧＤ６が測定され、補正データＣＤｉとして測定用階調データＭＧＤ６が求められるものとする。
【０１４３】
このように、オペアンプの駆動力不足の場合には、オペアンプの駆動力が十分な理想的な場合に演算される補正データからずれた値の補正データが演算される。そのため、実際に演算された補正データに修正係数を乗算することで、オペアンプ駆動力の理想的な場合に演算される補正データからのずれを修正する。
【０１４４】
３．詳細な構成例
３．１．本実施形態の詳細な構成例
図８に本実施形態の詳細な構成例を示す。なお以下では、図１等で説明したコンパレータ等の各構成要素には同じ符号を付して説明を省略する。また本実施形態は図８の構成に限定されず、その構成の一部（例えば、シフトレジスタ、データ切り替え回路等）を省略したり他の構成要素を追加する等の種々の変形実施が可能である。
【０１４５】
図８の構成例は、スイッチＳＷ１〜ＳＷｎ、シフトレジスタＳＲ１〜ＳＲｎ、オペアンプＯＰ１〜ＯＰｎ、Ｄ／Ａ変換回路ＤＡＣ１〜ＤＡＣｎ（Digital to Analog Converter、広義にはデータ線駆動電圧生成回路）、セレクタＤＳ１〜ＤＳｎ（データ切り替え回路）、加算回路ＡＤ１〜ＡＤｎ（広義には、補正処理回路）、補正データレジスタＣＤＲ１〜ＣＤＲｎ、画像データレジスタＰＤＲ１〜ＰＤＲｎ、コンパレータ１８０、制御部１００、補正データ演算部１０２を含む。
【０１４６】
画像データレジスタＰＤＲ１〜ＰＤＲｎは、データ線駆動電圧供給線Ｓ１〜Ｓｎが駆動する画素に対応する階調データである画像データＰＤ１〜ＰＤｎを保持する。例えば、画像データＰＤ１〜ＰＤｎは、ＲＡＭ（Random Access Memory）等の記憶部に記憶された画像データから一括で画像データレジスタＰＤＲ１〜ＰＤＲｎに書き込まれてもよく、Ｉ／Ｆ回路でストリームデータを受信して順次画像データレジスタＰＤＲ１〜ＰＤＲｎに書き込まれてもよい。
【０１４７】
補正データレジスタＣＤＲ１〜ＣＤＲｎは、補正データ演算部１０２からの測定用データＭＤや補正データＣＤ１〜ＣＤｎを保持する。例えば、補正データ演算モードにおいて補正データＣＤｉが演算される場合、補正データレジスタＣＤＲｉには補正データ演算部１０２から順次出力される測定用データＭＤが設定され、補正データレジスタＣＤＲｉは補正データＭＤをセレクタＤＳｉに出力する。そして、補正データ演算部１０２が補正データ演算を行って補正データＣＤｉを求め、補正データレジスタＣＤＲｉに設定する。通常動作モードにおいては、補正データレジスタＣＤＲｉは補正データＣＤｉを加算回路ＡＤｉに出力する。補正データレジスタＣＤＲ１〜ＣＤＲｎには、例えば対応するシフトレジスタＳＲ１〜ＳＲｎの出力がアクティブであるときに測定用データ及び補正データが設定される。
【０１４８】
なお、補正データレジスタＣＤＲ１〜ＣＤＲｎには初期値が設定されてもよい。例えば、図１０で説明するようにバーストモードにより補正データＣＤ１〜ＣＤｎの初期値が設定されてもよく、図示しないホストコントローラから補正データＣＤ１〜ＣＤｎの初期値が設定されてもよい。
【０１４９】
加算回路ＡＤ１〜ＡＤｎは、画像データＰＤ１〜ＰＤｎに補正データＣＤ１〜ＣＤｎを加算して補正処理し、補正処理後の画像データＰＣＤ１〜ＰＣＤｎを出力する。なお、画像データＰＤ１〜ＰＤｎに補正データＣＤ１〜ＣＤｎを加算して補正処理するだけでなく、他の係数の加算や乗算を行って補正処理してもよい。
【０１５０】
セレクタＤＳ１〜ＤＳｎは、補正データレジスタＣＤＲ１〜ＣＤＲｎからの測定用データＭＤと加算回路ＡＤ１〜ＡＤｎからの画像データＰＣＤ１〜ＰＣＤｎを受けて、いずれかを選択してＤ／Ａ変換回路ＤＡＣ１〜ＤＡＣｎに出力する。具体的には、セレクタＤＳ１〜ＤＳｎは、制御回路１００からの補正イネーブル信号Ｃ＿Ｅｎａｂｌｅに基づいてデータを選択する。例えば、補正データ演算モードにおいて制御部１００が補正イネーブル信号Ｃ＿Ｅｎａｂｌｅをアクティブにし、セレクタＤＳ１〜ＤＳｎが測定用データＭＤを選択して出力する。一方通常動作モードにおいて、制御部１００が補正イネーブル信号Ｃ＿Ｅｎａｂｌｅを非アクティブにし、セレクタＤＳ１〜ＤＳｎが画像データＰＣＤ１〜ＰＣＤｎを選択して出力する。
【０１５１】
Ｄ／Ａ変換回路ＤＡＣ１〜ＤＡＣｎは、データ線駆動電圧供給線Ｓ１〜Ｓｎに供給すべき階調電圧を生成する。具体的には、セレクタＤＳ１〜ＤＳｎからの階調データ（測定用データＭＤ又は画像データＰＣＤ１〜ＰＣＤｎ）に基づいて、基準電圧のいずれかを選択して階調電圧を出力する。より具体的には、補正データ演算モードにおいて測定用データＭＤに対応する階調電圧を出力し、通常動作モードにおいて画像データＰＣＤ１〜ＰＣＤｎに対応する階調電圧を出力する。本実施形態がマルチプレクス駆動を行う場合には、Ｄ／Ａ変換回路ＤＡＣ１〜ＤＡＣｎは、階調データが時分割多重された画像データＰＣＤ１〜ＰＣＤｎに基づいて時分割多重された階調データを出力する。なお、基準電圧は、例えば図４に示す基準電圧発生回路３０から入力される。
【０１５２】
オペアンプＯＰ１〜ＯＰｎは、Ｄ／Ａ変換回路ＤＡＣ１〜ＤＡＣｎからの階調電圧をバッファリングしてデータ線駆動電圧Ｓ１〜Ｓｎをデータ線駆動電圧供給線Ｓ１〜Ｓｎに出力する。例えば図８に示すように、オペアンプＯＰ１〜ＯＰｎを用いてボルテージフォロアを構成して階調電圧をバッファリングすることができる。
【０１５３】
シフトレジスタＳＲ１〜ＳＲｎは、スイッチＳＲ１〜ＳＲｎのオンオフを制御するスイッチ制御信号ＳＲＱ１〜ＳＲＱｎを出力する。具体的には、制御部１００からのＨレベル（第１の論理レベル）のＳＲ＿Ｄａｔａを取り込んで、制御部１００からのＳＲ＿Ｃｌｏｃｋに基づいて順次ＨレベルのＳＲ＿Ｄａｔａをシフトして、順次アクティブとなるスイッチ制御信号を出力する。例えば、補正データ演算モードにおいて補正データＣＤｉを演算する場合、シフトレジスタＳＲｉがスイッチ制御信号ＳＲＱｉとしてアクティブを出力する。
【０１５４】
スイッチＳＷ１〜ＳＷｎは、シフトレジスタＳＲ１〜ＳＲｎからの信号に基づいてオンオフする。具体的には、スイッチＳＷ１〜ＳＷｎは、シフトレジスタＳＲ１〜ＳＲｎからの信号がアクティブのときオンし、非アクティブのときオフする。例えば、補正データ演算モードにおいて補正データＣＤｉを求める場合、スイッチＳＷｉがオンしてオペアンプＯＰｉの出力するデータ線駆動電圧ＳＶｉがコンパレータ入力電圧ＣＰＩとしてコンパレータ１８０に入力される。
【０１５５】
制御部１００は、シフトデータＳＲ＿Ｄａｔａ、シフトレジスタＳＲ１〜ＳＲｎ用のリセット信号ＳＲ＿Ｒｅｓｅｔ、シフトレジスタＳＲ１〜ＳＲｎがシフトデータを取り込むためのクロックＳＲ＿Ｃｌｏｃｋ、シフトレジスタＳＲ１〜ＳＲｎがアクティブを出力する期間を決めるイネーブル信号ＳＲ＿Ｅｎａｂｌｅ、セレクタＤＳ１〜ＤＳｎが補正データ演算モードにおいて測定用データＭＤを出力するための補正イネーブル信号Ｃ＿Ｅｎａｂｌｅを出力する。
【０１５６】
３．２．１Ｈモード
図９と図１０を用いて本実施形態の詳細な動作例について説明する。本実施形態は、補正データ演算モードとして１Ｈモード及びバーストモードにおいて補正データ演算を行う。
図９に１Ｈモードにおける信号波形例を示す。
【０１５７】
本実施形態は、非表示期間の１水平走査期間において１Ｈモードによる補正データ演算を行う。具体的には、複数の垂直走査期間（フレーム）のうちの第１〜第ｎの垂直走査期間の各垂直走査期間において１Ｈモードによる補正データ演算を行う。
【０１５８】
より具体的には、図９のＥ１に示すように、第１の垂直走査期間内の１水平走査期間において補正データ演算部１０２が補正データＣＤ１を演算する。
【０１５９】
このとき、Ｅ２に示すように制御部１００がＳＲ＿ＲｅｓｅｔをアクティブにしてシフトレジスタＳＲ１〜ＳＲｎをリセットし、Ｅ３に示すようにシフトレジスタＳＲ１〜ＳＲｎの出力を非アクティブにする。
【０１６０】
次に、Ｅ４に示すように制御部１００がＳＲ＿ＤａｔａにＨレベル（第１の論理レベル）を出力し、Ｅ５に示す制御部１００からのＳＲ＿Ｃｌｏｃｋによって、Ｅ６に示すようにシフトレジスタＳＲ１がＳＲ＿ＤａｔａのＨレベルを取り込む。
【０１６１】
Ｅ７に示すように制御部１００がＳＲ＿Ｅｎａｂｌｅをアクティブにし、シフトレジスタＳＲ１がＳＲ＿Ｅｎａｂｌｅのアクティブの期間においてスイッチ制御信号ＳＲＱ１としてアクティブを出力する。
【０１６２】
そして、Ｅ８に示すようにスイッチＳＷ１がアクティブのスイッチ制御信号ＳＲＱ１を受けてオンし、Ｅ９に示すようにコンパレータ１８０にはコンパレータ入力ＣＰＩとしてデータ線駆動電圧ＳＶ１が入力される。
【０１６３】
補正データ演算部１０２は、Ｅ１に示す１Ｈモードにおいて測定用データＭＤを順次出力する。Ｅ１０に示すように、制御部１００がＣ＿Ｅｎａｂｌｅをアクティブにすることでデータ線駆動電圧供給線Ｓ１には測定用データＭＤに対応するデータ線駆動電圧ＳＶ１が出力され、コンパレータ１８０に入力される。補正データ演算部１０２は、コンパレータ１８０からの比較結果ＣＰＱを受けて、例えば図１１のエッジ検出部２６０でエッジ検出を行い、補正データＣＤ１を求める。補正データ演算部１０２は、求めた補正データＣＤ１を補正データレジスタＣＤＲ１に設定する。
【０１６４】
このようにして、Ｅ１に示す第１の垂直走査期間における１Ｈモードにおいて補正データ演算部１０２は補正データＣＤ１を求める。同様に、Ｅ１１に示すように続く第２の垂直走査期間における１Ｈモードにおいて補正データＣＤ２を求めて補正データレジスタＣＤＲ２に設定し、Ｅ１２に示すように第ｎの垂直走査期間における１Ｈモードにおいて補正データＣＤｎを求めて補正データレジスタＣＤＲｎに設定する。そして、続く第ｎ＋１の垂直走査期間において再び補正データＣＤ１を求めて補正データレジスタＣＤＲ１に設定し、これを繰り返すことで補正データレジスタＣＤＲ１〜ＣＤＲｎに保持された補正データＣＤ１〜ＣＤｎを順次更新する。
【０１６５】
なおＥ１３に示すように、本実施形態は、１Ｈモードと１Ｈモードの間では通常動作モードによる画像表示を行う。具体的には、本実施形態は１Ｈモードにおいて求めた補正データで画像データを補正し、画像表示を行う。
【０１６６】
このように、垂直走査期間ごとに１Ｈモードによる補正データ演算を行うことで、オペアンプＯＰ１〜ＯＰｎのオフセット等によるデータ線駆動電圧ＳＶ１〜ＳＶｎのバラツキを、リアルタイムに補正することができる。また、垂直走査期間内の非表示期間に補正データ演算を行うことで、画像表示に影響を与えることなく補正データを演算できる。
【０１６７】
また本実施形態によれば、補正データ演算部１０２が補正データの変化量制限を行うこともできる。例えば、図９に示すように補正データ演算部１０２が１つの垂直走査期間に１つの補正データを求め、補正データＣＤ１〜ＣＤｎを順次求めるとする。そうすると、補正データ演算部１０２がある垂直走査期間の１Ｈモードで補正データＣＤｉ（今回の補正データ）を求めるとき、ｎ個前の垂直走査期間の１Ｈモードで求めた補正データＣＤｉ（前回の補正データ）からの変化量を正又は負の所定値以内に制限することができる。これにより、ノイズ等により補正データが急に変化して画質が劣化することを防止できる。
【０１６８】
なお、本実施形態が１Ｈモードを実行する非表示期間は、データ線駆動回路１４０−１〜１４０−ｎが画像データＰＤ１〜ＰＤｎに対応するデータ線駆動電圧ＳＶ１〜ＳＶｎを出力していない期間である。例えば、垂直同期信号Ｖｓｙｎｃの立ち下がりから画像データレジスタＰＤＲ１〜ＰＤＲｎへの画像データＰＤ１〜ＰＤｎの入力が開始されるまでの期間である。或いは、垂直同期信号Ｖｓｙｎｃの立ち下がりから液晶パネル（例えば図３の液晶パネル１２）の最初の走査線（例えば図３の走査線Ｇ１）が選択されるまでの期間である。
【０１６９】
３．３．バーストモード
図１０にバーストモードの信号波形例を示す。
本実施形態は、表示準備期間において補正データＣＤ１〜ＣＤｎの初期値を一括して求めるバーストモードによる補正データ演算を行う。具体的には、図１０のＦ１に示すように、バーストモードにおいて補正データＣＤ１〜ＣＤｎの初期値を求め、Ｆ２に示すようにバーストモードの後に１Ｈモードにおいて補正データＣＤ１〜ＣＤｎを求める。
【０１７０】
例えば、本実施形態は、システム立ち上げ時の画像表示が行われない期間にバーストモードを実行する。例えば、電子機器（プロジェクタ、カーナビ、ＰＤＡ等）の電源投入時や休止状態からの復帰時、バックライトやプロジェクタ用ランプの点灯前などにバーストモードを実行する。あるいは、本実施形態は、表示モードの切り替え時の画像表示が行われない期間にバーストモードを実行する。例えば、画像表示の解像度の切り替え時にバーストモードを実行する。
【０１７１】
図１０に示すバーストモードにおいて、本実施形態は、複数の水平走査期間のうちの第１〜第ｎの水平走査期間において補正データＣＤ１〜ＣＤｎの初期値を求める。
【０１７２】
具体的には、まずＦ３に示すように制御部１００がＳＲ＿ＲｅｓｅｔをアクティブにしてシフトレジスタＳＲ１〜ＳＲｎをリセットする。
【０１７３】
次に、Ｆ４に示すように制御部１００がＳＲ＿ＤａｔａにＨレベル（第１の論理レベル）を出力し、Ｆ５に示す制御部１００からのＳＲ＿Ｃｌｏｃｋによって、Ｆ６に示すようにシフトレジスタＳＲ１がＳＲ＿ＤａｔａのＨレベルを取り込む。
【０１７４】
Ｆ７に示すように制御部１００がＳＲ＿Ｅｎａｂｌｅをアクティブにし、シフトレジスタＳＲ１がＳＲ＿Ｅｎａｂｌｅのアクティブの期間においてスイッチ制御信号ＳＲＱ１としてアクティブを出力する。
【０１７５】
そして、Ｆ８に示すようにスイッチＳＷ１がアクティブのスイッチ制御信号ＳＲＱ１を受けてオンし、Ｆ９に示すようにコンパレータ１８０にはコンパレータ入力ＣＰＩとしてデータ線駆動電圧ＳＶ１が入力される。
【０１７６】
Ｆ１０に示すように、制御部１００がＣ＿Ｅｎａｂｌｅをアクティブにすることでデータ線駆動電圧供給線Ｓ１には測定用データＭＤに対応するデータ線駆動電圧ＳＶ１が出力され、コンパレータ１８０に入力される。補正データ演算部１０２は、コンパレータ１８０からの比較結果ＣＰＱを受けて補正データＣＤ１を求め、初期値として補正データレジスタＣＤＲ１に設定する。
【０１７７】
このようにして、バーストモードにおける第１の水平期間において補正データ演算部１０２が補正データＣＤ１の初期値を求める。同様に、続く第２の水平走査期間において補正データＣＤ２の初期値を求めて補正データレジスタＣＤＲ２に設定し、第ｎの水平走査期間において補正データＣＤｎの初期値を求めて補正データレジスタＣＤＲｎに設定する。そして、バーストモードで補正データＣＤ１〜ＣＤｎの初期値を求めた後に、１Ｈモードにおいて垂直走査期間毎に順次補正データＣＤ１〜ＣＤｎを更新する。
【０１７８】
なお制御部１００は、補正データＣＤ２〜ＣＤｎを演算する水平走査期間において、シフトレジスタＳＲ１〜ＳＲｎのリセットを行わず、ＳＲ＿ＤａｔａにはＬレベル（第２の論理レベル）を出力する。
【０１７９】
ところで、補正データＣＤ１〜ＣＤｎの初期値が設定されていない場合、１Ｈモードにより補正データＣＤ１〜ＣＤｎが演算されるまでの間はデータ線電圧のバラツキが補正されないため電源投入直後等の表示画像の画質が劣化するという課題がある。
【０１８０】
この点、本実施形態によれば、１Ｈモードを実行する前に補正データＣＤ１〜ＣＤｎの初期値を補正データレジスタＣＤＲ１〜ＣＤＲｎに設定する。これにより、１Ｈモードにより１回目の補正データＣＤ１〜ＣＤｎが更新されるまでの間も、初期値によりデータ線電圧のバラツキが補正できる。例えば、図１０のＦ１１に示すように、バーストモード後の最初の１Ｈモード（Ｆ２）において補正データＣＤ１を求めた場合、その最初の１Ｈモード後の通常動作モードにおいては１Ｈモードで求めた補正データＣＤ１及びバーストモードで求めた初期値ＣＤ２〜ＣＤｎで補正できる。
【０１８１】
また、本実施形態によれば、電源投入時やバックライト点灯前等の表示準備期間においてバーストモードを実行する。これにより、画像表示に影響を与えることなく、画像表示開始直後からデータ線駆動電圧のバラツキを補正して画質を向上できる。
【０１８２】
ここで本実施形態は、表示準備期間又は非表示期間において、複数の水平走査期間のうちの第１の水平走査期間においてデータ線駆動電圧供給線Ｓ１〜Ｓｎが所定のデータ線駆動電圧に設定され、続く第２の水平走査期間において、補正データ演算部１０２が補正データＣＤ１〜ＣＤｎを求めてもよい。
【０１８３】
例えば、図９のＥ１４に示す非表示期間における１水平走査期間においてデータ線駆動電圧供給線Ｓ１〜Ｓｎが所定のデータ線駆動電圧に設定された後、Ｅ１に示す１Ｈモードが実行されてもよく、図１０のＦ１２に示す表示準備期間における１水平走査期間においてデータ線駆動電圧供給線Ｓ１〜Ｓｎが所定のデータ線駆動電圧に設定された後、Ｆ１に示すバーストモードが実行されてもよい。
【０１８４】
なお所定のデータ線駆動電圧として、例えば補正データ演算部１０２が測定用データＭＤを順次変化させる場合に、対応するデータ線駆動電圧が変化する範囲内の電圧が設定される。例えば、制御部１００が補正データレジスタＣＤＲ１〜ＣＤＲｎに所定のデータ線駆動電圧に対応する階調データを設定することでオペアンプＯＰ１〜ＯＰｎが所定のデータ線駆動電圧を出力してもよい。
【０１８５】
このように、本実施形態によれば、表示画像のデータ線駆動電圧等により様々なデータ線駆動電圧が出力されているデータ線駆動電圧供給線Ｓ１〜Ｓｎが、補正データ演算の前に１水平走査期間においての一定の電圧に設定される。これにより、補正データ演算開始時に毎回同じデータ線駆動電圧からスタートしてデータ線駆動電圧のバラツキを測定できる。そのため、毎回同じ精度でデータ線駆動電圧のバラツキを測定でき、正確にデータ線駆動電圧のバラツキを反映した補正データを求めることができる。
【０１８６】
３．４．制御部、補正データ演算部の詳細な構成例
図１１に制御部及び補正データ演算部の詳細な構成例を示す。図１１に示す構成例は、補正データ演算部１０２、シーケンサ２４０を含み、補正データ演算部１０２は、カウンタ部２００、レジスタ部２２０、エッジ検出部２６０、処理部２８０を含む。なお、本実施形態の補正データ演算部１０２は図１１の構成に限らず、一部の構成要件（インデックスレジスタ２２２、インターバルレジスタ２２８等）を省略するなどの種々の変形実施が可能である。
【０１８７】
カウンタ部２００は、インデックスカウンタ２０２、測定スタートカウンタ２０４、測定期間カウンタ２０６、インターバルカウンタ２０８、測定用データカウンタ２１０を含む。
【０１８８】
インデックスカウンタ２０２は、１水平走査期間における補正演算用データの測定回数であるインデックスをカウントする。例えば、インデックスカウンタ２０２は、シーケンサ２４０からの指示に従ってインデックスをインクリメントする。
【０１８９】
測定スタートカウンタ２０４は、水平同期信号から補正データ演算スタートまでの測定スタート期間をカウントする。例えば、測定スタートカウンタ２０４は、ドットクロックＤｃｌｋにより測定スタート期間をカウントする。
【０１９０】
測定期間カウンタ２０６は、補正データ演算部１０２が測定用データＭＤ（測定用階調データ）を順次出力する場合に、１つの測定用データに対応するデータ線駆動電圧をコンパレータ１８０で比較する期間をカウントする。例えば、測定期間カウンタ２０６は、ドットクロックＤｃｌｋにより測定期間をカウントする。
【０１９１】
インターバルカウンタ２０８は、１つのインデックス終了から次のインデックス開始までのインターバル期間をカウントする。インターバル期間は、コンパレータ１８０の出力（比較結果ＣＰＱ）を初期化（例えば、Ｌレベルに初期化）するための期間である。例えば、インターバルカウンタ２０８は、ドットクロックＤｃｌｋによりインターバル期間をカウントする。
【０１９２】
測定用データカウンタ２１０は、カウント値に基づいて測定用データＭＤを生成する。例えば、測定用データカウンタ２１０は、シーケンサ２４０からの指示に従って測定期間毎にカウント値をインクリメントする。
【０１９３】
レジスタ部２２０は、インデックスレジスタ２２２、測定スタートレジスタ２２４、測定期間レジスタ２２６、インターバルレジスタ２２８、補正演算用データレジスタ２３０を含む。
【０１９４】
インデックスレジスタ２２２は、インデックスカウンタ２０２がカウントするインデックス数を設定する。
【０１９５】
測定スタートレジスタ２２４は、測定スタートカウンタ２０４がカウントする測定スタート期間を設定する。
【０１９６】
測定期間レジスタ２２６は、測定期間カウンタ２０６がカウントする測定期間を設定する。
【０１９７】
インターバルレジスタ２２８は、インターバルカウンタ２０８がカウントするインターバル期間を設定する。
【０１９８】
例えば、インデックスレジスタ２２２、測定スタートレジスタ２２４、測定期間レジスタ２２６、インターバルレジスタ２２８には、図示しないホストコントローラ（ＣＰＵ）からレジスタ値が設定される。
【０１９９】
補正演算用データレジスタ２３０は、各インデックスで演算された補正演算用データを保持する。例えば、補正演算用データレジスタ２３０は、エッジ検出部２６０からのエッジ検出パルスを受けて測定用データカウンタ２１０からの測定用階調データを保持する。あるいは、補正演算用データレジスタ２３０は、処理部２８０からの補正例外処理された補正演算用データを保持する。
【０２００】
エッジ検出部２６０は、コンパレータ１８０からの比較結果ＣＰＱを受けてエッジ検出パルスを出力する。例えば図２で説明したように、比較結果ＣＰＱの立ち上がりエッジ（立ち下がりエッジ）を検出してエッジ検出パルスを出力する。
【０２０１】
処理部２８０は、補正演算用データレジスタ２３０に保持された各インデックスの補正演算用データから補正データＣＤ１〜ＣＤｎを演算し、補正データレジスタＣＤＲ１〜ＣＤＲｎに設定する。例えば、処理部２８０は、各インデックスの補正演算用データを平均処理して補正データを演算する。
【０２０２】
また処理部２８０は、補正演算用データを補正例外処理する。処理部２８０は、補正例外処理として修正係数の乗算を行うことができる。具体的には、図７等で説明したように、測定された補正演算用データに所定の修正係数を乗算処理して補正演算用データレジスタ２３０に設定する。また処理部２８０は、補正例外処理としてオーバーフロー処理を行うことができる。具体的には、処理部２８０は、補正演算用データの測定においてオーバーフローと判定した場合にはオーバーフロー用データを補正演算用データレジスタ２３０に設定する。さらに処理部２８０は、補正例外処理として変化量制限を行うことができる。具体的には、例えば図８の補正データレジスタＣＤＲ１〜ＣＤＲｎに保持された前回の補正データを用いて補正データの変化量を制限する。
【０２０３】
なお、本実施形態が通常動作モードにおいて正極性期間と負極性期間で交互にデータ線を駆動する場合には、処理部２８０が補正演算用データから正極性用の補正データと負極性用の補正データを求めることもできる。例えば、処理部２８０は、負極性用の補正データとして正極性用の補正データの２の補数を用いてもよく、１の補数を用いてもよい。
【０２０４】
シーケンサ２４０は、垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、ドットクロックＤｃｌｋを受けて、補正データ演算部１０２の制御及び、図８〜図１０で説明したシフトデータＳＲ＿Ｄａｔａ、シフトレジスタのリセット信号ＳＲ＿Ｒｅｓｅｔ、シフトレジスタのクロックＳＲ＿Ｃｌｏｃｋ、シフトレジスタの出力イネーブル信号ＳＲ＿Ｅｎａｂｌｅ、補正イネーブル信号Ｃ＿Ｅｎａｂｌｅの出力を行う。
【０２０５】
なお、補正データ演算部１０２、シーケンサ２４０は、例えばゲートアレイを用いて構成してもよく、図示しないＣＰＵが補正データ演算部１０２及びシーケンサ２４０の機能が記述されたプログラムを実行することで実現してもよい。
【０２０６】
図１２に補正データ演算部１０２の処理フロー例を示す。図１２では補正データ演算モードのうち１Ｈモードにおける動作を例に説明する。なお、バーストモードにおいては、図１２の補正データ演算モード待ち（ステップＳＡ１）からスタートして補正データ格納（ステップＳＡ２２）まで１Ｈモードと同様に処理し、次の水平走査期間からは各水平走査期間毎にＨＳＹＮＣ待ち（ステップＳＡ３）〜補正データ格納（ステップＳＡ２２）を行い、これを補正データＣＤ１〜ＣＤｎが求め終わるまで繰り返す。
【０２０７】
補正データ演算部１０２は、補正データ演算モード待ち（ＳＡ１）においてシーケンサ２４０からの補正データ演算スタートの指示を待つ。Ｎｏの場合には補正データ演算モード待ち（ＳＡ１）を繰り返し、Ｙｅｓの場合にはＶＳＹＮＣ待ち（ＳＡ２）を行う。
【０２０８】
ＶＳＹＮＣ待ち（ＳＡ２）において、垂直同期信号Ｖｓｙｎｃのエッジ（立ち下がりエッジ、又は立ち上がりエッジ）を待つ。Ｎｏの場合にはＶＳＹＮＣ待ち（ＳＡ２）を繰り返し、Ｙｅｓの場合にはＨＳＹＮＣ待ち（ＳＡ３）を行う。
【０２０９】
ＨＳＹＮＣ待ち（ＳＡ３）において、水平同期信号Ｈｓｙｎｃのエッジ（立ち下がりエッジ、又は立ち上がりエッジ）を待つ。Ｎｏの場合にはＨＳＹＮＣ待ち（ＳＡ３）を繰り返し、Ｙｅｓの場合には測定スタートカウンタのリセット、測定用データカウンタのリセット、インデックスカウンタのリセット（ＳＡ４）を行う。
【０２１０】
次に、測定スタート待ち（ＳＡ５）において、測定スタートカウンタのカウント値と測定スタートレジスタ２２４に設定された測定スタート期間の一致、不一致を判断する。不一致の場合（Ｎｏ）には、測定スタートカウンタをインクリメント（ＳＡ６）して測定スタート待ち（ＳＡ５）を繰り返す。一致した場合（Ｙｅｓ）には、測定期間カウンタのリセット（ＳＡ７）を行い、補正レベル一致判断（ＳＡ８）を行う。
【０２１１】
補正レベル一致判断（ＳＡ８）において、コンパレータ１８０からの比較結果ＣＰＱに基づいて、補正対象のデータ線駆動回路が出力するデータ線駆動電圧とコンパレータ基準電圧ＶＰの一致、不一致を判断する。一致した場合（Ｙｅｓ）には、補正演算用データ格納（ステップＳＡ９）において補正演算用データを補正演算用データレジスタ２３０に設定し、インデックスカウンタをインクリメント（ＳＡ１６）し、ステップＳＡ１７〜ＳＡ２２を行う。不一致の場合（Ｎｏ）には、測定期間カウンタをインクリメント（ＳＡ１０）し、測定期間終了待ち（ＳＡ１１）を行う。
【０２１２】
測定期間終了待ち（ＳＡ１１）において、測定期間カウンタ２０６のカウント値と測定期間レジスタ２２６に設定された測定期間の一致、不一致を判断する。不一致の場合（Ｎｏ）には、補正レベル一致判断（ＳＡ８）を行う。一致した場合（Ｙｅｓ）には、測定用データカウンタをインクリメント（ＳＡ１２）し、測定用データ最大値判定（ＳＡ１３）を行う。
【０２１３】
測定用データ最大値判定（ＳＡ１３）において、測定用データカウンタ２１０のカウント値が所定の最大値（又は最小値）を超えたか否かを判定する。超えていない場合（Ｎｏ）には、測定期間カウンタをリセット（ＳＡ７）してステップＳＡ８〜ＳＡ１３を行う。超えた場合（Ｙｅｓ）には、補正例外処理（ＳＡ１４）を行う。
【０２１４】
補正例外処理（ＳＡ１４）において、オーバーフロー処理、修正係数の乗算、変化量制限を行い、補正演算用データ格納（ＳＡ１５）において、補正演算用データを補正演算用データレジスタ２３０に設定する。
【０２１５】
次に、インデックスカウンタをインクリメント（ＳＡ１６）する。
【０２１６】
続いて、インターバルカウンタをリセット（ＳＡ１７）してインターバル終了待ち（ＳＡ１８）を行う。
【０２１７】
インターバル終了待ち（ＳＡ１８）において、インターバルカウンタのカウント値とインターバルレジスタ２２８のインターバル期間の一致、不一致を判定する。不一致の場合（Ｎｏ）には、インターバルカウンタをインクリメント（ＳＡ１９）してインターバル終了待ち（ＳＡ１８）を繰り返す。一致した場合（Ｙｅｓ）には、規定回数終了待ち（ＳＡ２０）を行う。
【０２１８】
規定回数終了待ち（ＳＡ２０）において、インデックスカウンタ２０２のカウント値とインデックスレジスタ２２２に設定されたインデックス数の一致、不一致を判定する。不一致の場合（Ｎｏ）には、測定期間カウンタをリセット（ＳＡ７）してステップＳＡ８〜ＳＡ２０を行う。一致した場合（Ｙｅｓ）には、補正演算用データの平均処理（ＳＡ２１）を行って補正データを求め、補正データ格納（ＳＡ２２）を行う。
【０２１９】
補正データ格納（ＳＡ２２）では、例えば図８の補正データレジスタＣＤＲ１〜ＣＤＲｎ）に処理部２８０からの補正データを設定する。
【０２２０】
図１３に補正データ演算部１０２の処理フローの変形例を示す。図１３に示す変形例は、本実施形態がマルチプレクス駆動を行わない場合の処理フロー例である。具体的には、本実施形態が通常動作モードにおいて１水平走査期間において１つのデータ線を駆動し、補正データ演算モードにおいて１水平走査期間において１つの補正演算用データを求める場合の処理フロー例である。
【０２２１】
なお、図１３に示す変形例では、図１１に示すインデックスカウンタ２０２、インターバルカウンタ２０８、インデックスレジスタ２２２、インターバルレジスタ２２８を省略することができる。
【０２２２】
図１３に示す変形例において、補正データ演算部１０２は補正データ演算モード待ち（ＳＢ１）を行う。Ｎｏの場合には補正データ演算モード待ち（ＳＢ１）を繰り返し、Ｙｅｓの場合にはＶＳＹＮＣ待ち（ＳＢ２）を行う。
【０２２３】
ＶＳＹＮＣ待ち（ＳＢ２）において、Ｎｏの場合にはＶＳＹＮＣ待ち（ＳＢ２）を繰り返し、Ｙｅｓの場合にはＨＳＹＮＣ待ち（ＳＢ３）を行う。
【０２２４】
ＨＳＹＮＣ待ち（ＳＢ３）において、Ｎｏの場合にはＨＳＹＮＣ待ち（ＳＢ３）を繰り返し、Ｙｅｓの場合には測定スタートカウンタのリセット、測定用データカウンタのリセット（ＳＢ４）を行う。
【０２２５】
次に、測定スタート待ち（ＳＢ５）を行い、Ｎｏの場合には測定スタートカウンタをインクリメント（ＳＢ６）して測定スタート待ち（ＳＢ５）を繰り返す。Ｙｅｓの場合には測定期間カウンタのリセット（ＳＢ７）を行い、補正レベル一致判断（ＳＢ８）を行う。
【０２２６】
補正レベル一致判断（ＳＢ８）において、一致した場合（Ｙｅｓ）には、補正演算用データ格納（ステップＳＢ９）を行い、補正データの演算（ＳＢ１６）を行う。不一致の場合（Ｎｏ）には、測定期間カウンタをインクリメント（ＳＢ１０）し、測定期間終了待ち（ＳＢ１１）を行う。
【０２２７】
測定期間終了待ち（ＳＢ１１）において、Ｎｏの場合には補正レベル一致判断（ＳＢ８）を行う。Ｙｅｓの場合には測定用データカウンタをインクリメント（ＳＢ１２）し、測定用データ最大値判定（ＳＢ１３）を行う。
【０２２８】
測定用データ最大値判定（ＳＢ１３）において、Ｎｏの場合には測定期間カウンタをリセット（ＳＢ７）してステップＳＢ８〜ＳＢ１３を行う。Ｙｅｓの場合には、補正例外処理（ＳＢ１４）を行い、補正演算用データ格納（ＳＢ１５）を行う。
【０２２９】
次に、補正データの演算（ＳＢ１６）において、処理部２８０が補正演算用データから補正データを求める。例えば、処理部２８０は、補正演算用データレジスタ２３０に保持された補正演算用データをそのまま補正データとして用いてもよく、補正演算用データに所定の定数を加算又は減算して補正データを求めてもよい。
【０２３０】
そして、補正データレジスタに補正データを格納（ＳＢ１７）する。
【０２３１】
４．レイアウト
図１４に、本実施形態のレイアウト配置例を模式的に示す。図１４では、第１の方向Ｄ１〜第４の方向Ｄ４を用いてレイアウト配置を説明し、第１の方向Ｄ１の反対方向を第２の方向Ｄ２とし、第１の方向Ｄ１に直交する方向を第３の方向Ｄ３及び第４の方向Ｄ４とする。
【０２３２】
図１４に示すレイアウト配置例は、データ線駆動回路１４０−１〜１４０−ｎ（複数のデータ線駆動回路）、コンパレータ１８０を含む。
【０２３３】
図１４に示すように、データ線駆動回路１４０−１〜１４０−ｎは第１の方向Ｄ１に沿って配置される。そして、コンパレータ１８０はデータ線駆動回路１４０−１〜１４０−ｎの第１の方向Ｄ１（又は、第２の方向Ｄ２）に配置される。具体的には、データ線駆動回路１４０−１〜１４０−ｎがその間にコンパレータ１８０等の他の構成要素を含まず等間隔に配置される。
【０２３４】
さらに図１４に示すレイアウト配置例は、ゲートアレイＧＡを含むことができる。ゲートアレイＧＡは、補正データ演算部１０２を含む制御部１００を含む。またゲートアレイＧＡは、例えばストリームデータを受信するＩ／Ｆ回路や走査ドライバ３８のデジタルセルを含むこともできる。なお、ゲートアレイＧＡは、図１４に示すようにデータ線駆動回路１４０−１〜１４０−ｎ及びコンパレータ１８０の方向Ｄ１に配置されてもよく、方向Ｄ２に配置されてもよい。また、ゲートアレイＧＡは、データ線駆動回路１４０−１〜１４０−ｎ及びコンパレータ１８０の方向Ｄ３又は方向Ｄ４に配置されてもよい。
【０２３５】
ここで、データ線駆動回路１４０−１〜１４０−ｎが非等間隔に配置されると、各データ線駆動回路のプロセス加工精度が均一にならない。そのため、データ線駆動回路の出力特性に製造バラツキが生じやすくなり、データ線電圧のバラツキが大きくなるという課題がある。
【０２３６】
例えば、図８に示すようにオペアンプＯＰ１〜ＯＰｎを用いてデータ線駆動電圧を出力する場合には、各オペアンプの差動対の加工精度が均一でないとオフセットにバラツキが生じ、データ線電圧のバラツキが大きくなるという課題がある。
【０２３７】
この点、本実施形態によれば、データ線駆動回路が方向Ｄ１に沿って配置され、コンパレータ１８０がデータ線駆動回路の方向Ｄ１（又は方向Ｄ２）に配置される。これにより、データ線駆動回路を等間隔に配置することができ、製造バラツキによるデータ線駆動電圧のバラツキを抑制できる。
【０２３８】
また、本実施形態によれば、コンパレータ１個を用いてデータ線駆動電圧のバラツキを測定する。これにより、データ線駆動回路の間に他の構成要素を混在させる必要が無く、データ線駆動回路を等間隔に配置することができる。
【０２３９】
このように、本実施形態によれば製造バラツキによるデータ線駆動電圧のバラツキを抑制でき、補正データによるデータ線駆動電圧のバラツキ補正の補正精度を向上することができる。
【０２４０】
（第２の実施形態）
本実施形態では、補正データの退避（読み出し）について説明する。
【０２４１】
５．補正データの退避（読み出し）のための構成と動作の例
５．１．補正データの退避
（回路構成）
演算によって得られた補正データは、電気光学装置の特性を示す貴重なデータであり、例えば、電気光学装置の損傷の程度を検証するために役立てることができ、あるいは、ドライバ特性のテストに利用することも可能である。そこで、本実施形態では、補正データを集積回路装置外に退避させることを可能とする。これによって、例えば、電気光学装置が搭載されている電子機器の電源がオフされた場合でも、補正データを消失させずに残しておき、その補正データを、例えば、液晶パネルの特性の検証やテスト等の目的のために利用できるようになる。
【０２４２】
また、例えば、現時点の補正データと過去の補正データとを比較することによって、液晶パネルの損傷の程度を定期的にチェックしたり、あるいは、液晶パネルが変更されたことを確認したりすることができる。
【０２４３】
また、例えば、液晶パネルの一部のみに縦筋が見える場合に、その縦筋が見える部分ならびにその周辺部分に位置する複数本のデータ線についての補正データを取得し、その取得された補正データを集積回路装置外に転送し、その補正データを解析することによって、表示不良箇所を正確に特定したり、その表示不良の程度を確認したりすることができる。
【０２４４】
図１５は、第２の実施形態にかかる集積回路装置の、補正データの退避に関係する部分の回路構成を示す図である。図１５の集積回路装置は、補正シーケンサ２４１（補正データ演算部１０２を含む）と、画像データの供給を制御する画像処理部２４３と、コマンドデコーダ２３８と、内部レジスタ群２４５（ステータスレジスタ２４７を含む）と、画像データレジスタ３５２および画像シフトレジスタ３５０と、補正シフトレジスタ３５４と、補正データレジスタ３５６と、補正データ読み出しのためのスイッチ（第１のスイッチ）ＳＷＱ（ｎ−１），ＳＷＱｎ，ＳＷＱ（ｎ＋１）と、画像データの補正回路として機能する加算回路ＡＤ（３５８）と、読み出しバッファＲＢＦ（例えば、１次ラッチ２３７および２次ラッチ２３９を有する）と、ホストインタフェース３００ａ（シリアルパラレル変換シフトレジスタ３１１を含む）と、画像インタフェース３００ｂと、読み出しバッファＲＢＦとホストインタフェース３００ａとの間に設けられる第２のスイッチ２５１と、有する。
【０２４５】
補正シーケンサ２４１は、先に説明した補正データ演算部１０２（図１５では不図示）を含む。補正シーケンサ２４１は、電源オフ時のオフシーケンスや補正データの転送（退避）シーケンスを制御する。補正シーケンサ２４１は、補正シフトレジスタ３５４に、補正シフトスタートパルスＳＳＰ，シフトレジスタクリアパルスＣＬＥＡＲ，補正シフトクロックＣＣＬＫを供給することができる。
【０２４６】
補正シフトレジスタ３５４は、補正データの読み出し（退避）の対象となる補正データレジスタ３５６を選択（指定）するために使用される。補正データを読み出す（退避する）場合、補正シフトレジスタ３５４の出力信号によって、補正データレジスタ３５６が選択（指定）され、かつ、その出力信号によって第１のスイッチＳＷＱがオンして、補正データ読み出しバスＣＤＢＵＳと補正データレジスタ３５６とが接続される。これによって、補正データＣＤを集積回路装置内で転送するシリアル転送経路（但し、これに限定されるものではない）が形成される。
【０２４７】
補正データ読み出しバスを経由して転送されるシリアルデータは、読み出しバッファに一時的に蓄積された後、ホストインタフェース３００ａを経由してホスト（ＣＰＵ）４００に転送される。
【０２４８】
なお、図１５において、ワード線ＷＬの配線方向に、複数の単位ドライバＬＤＲ（図１５では、ＬＤＲ（ｎ−１），ＬＤＲｎ，ＬＤＲ（ｎ＋１）が示されている）が配置されている。各単位ドライバＬＤＲは同じ内部構成を有し、構成要素として、補正回路として機能する加算回路ＡＤ，第１のスイッチＳＷＱ，補正データレジスタ３５６，補正シフトレジスタ３５４，画像データレジスタ３５２および画像シフトレジスタ３５０を含む。なお、加算回路ＡＤ（参照符号３５８）の出力信号を増幅するためのオペアンプは、図１５では省略されている。また、図１５において、補正データＣＤの退避経路（読み出し経路）が、太い実線で示されている。
【０２４９】
（補正データの退避動作）
ホスト（ＣＰＵ）４００は、補正データリクエストコマンドＣＭＡを集積回路装置（ＩＣ）に送信する。補正データリクエストコマンドＣＭＡは、ホストインタフェース３００ａを経由して、集積回路装置内の制御部（ゲートアレイ）１００に入力される。補正データリクエストコマンドＣＭＡは、コマンドデコーダ２３８によってデコードされ、デコード出力によって内部レジスタ群２４５（ステータスレジスタ２４７を有する）の動作が制御される。なお、ステータスレジスタ２４７は、オフシーケンスの開始フラグや終了フラグ等がセットされるレジスタである。
【０２５０】
内部レジスタ群２４５が動作することによって、補正データの転送指令Ｐ１が補正シーケンサ２４１に供給され、また、適切なタイミングで、第２のスイッチ２５１がオン状態となる。
【０２５１】
補正シーケンサ２４１は、まず、補正データを用いた画像データの補正を終了させる。例えば、補正データリクエストコマンドの入力時点において一本のデータ線に関する画像補正が行われているとき、そのデータ線についての補正が終了を待って補正を終了することができ、また、補正データリクエストコマンドが入力されると、そのデータ線についての画像補正を待たずに、直ちに補正を終了することができる。また、画像データの補正は、例えば、垂直同期信号（ＶＳＹＮＣ）の立ち上がりまたは立下りに同期して終了する。
【０２５２】
次に、補正シーケンサ２４１は、補正シフトレジスタ３５４のデータをクリアする。補正シフトレジスタにデータが残ったままの状態でスタートパルスを再入力すると、２つのデータが転送されるという不都合が生じるからである。図１５の場合、補正シフトレジスタ３５４がクリア端子を有しているため、シフトレジスタクリアパルスＣＬＥＡＲを入力することによって、補正シフトレジスタ３５４をクリアすることができる。また、補正シフトレジスタ３５４がクリア端子を有さない場合には、データを補正シフトレジスタの終端までシフトさせることで補正シフトレジスタ３５４をクリアすることができる。
【０２５３】
次に、補正シフトレジスタ３５４を動作させる。例えば、全ての補正データレジスタ３５６の各々から補正データを読み出す場合は、補正シフトレジスタ３５４の出力信号によって補正データレジスタ３５６の各々を順次、選択する。
【０２５４】
補正シフトレジスタ３５４の出力信号によって第１のスイッチＳＷＱがオンすると、補正データ読み出しバスＣＤＢＵＳと補正データレジスタ３５６とが接続される。これによって、補正データＣＤを集積回路装置内で転送するシリアル転送経路が形成される。
【０２５５】
補正データレジスタ３５６の各々から出力される補正データＣＤは、例えば、読み出しクロックに同期して、補正データ読み出しバスＣＤＢＵＳを経由して転送する。読み出しクロックは、例えば、ドットクロックを分周することによって生成することができる。
【０２５６】
補正データ読み出しバスＣＤＢＵＳを経由して転送される補正データＣＤ（シリアルデータ）は、読み出しバッファＲＢＦに一時的に蓄積される。読み出しバッファＲＢＦの動作タイミング（補正データの入出力タイミング）は、補正シーケンサ２４１から出力されるタイミング制御信号ＰＫによって制御される。
【０２５７】
読み出しバッファＲＢＦは、特に限定されるものではないが、例えば、第１および第２ラッチ２３７，２３９（すなわち第１のバッファおよび第２のバッファ）を有している。この場合、第１のラッチ２３７に転送されてきた補正データを格納すると同時に、第２のラッチ２３９から補正データをホストインタフェース３００ａに向けて出力することができる。よって、シリアルデータの転送を中断することなく、効率的なデータ転送が可能である。
【０２５８】
読み出しバッファＲＢＦから出力された補正データＣＤｏｕｔは、第２のスイッチ２５１を経由してホストインタフェース３００ａに送られる。そして、ホストインタフェース３００ａに含まれるシリアル／パラレル変換シフトレジスタ（Ｓ／Ｐシフトレジスタ）３１１によって、シリアルデータがパラレルデータに変換される。パラレルデータ（読み出された補正データＣＤ）は、ホスト（ＣＰＵ）４００に向けて出力される。なお、読み出しバッファＲＢＦからホストインタフェース３００ａへの補正データＣＤの転送動作は、例えば、ホストインタフェース３００ａが主導的に制御することができ、また、補正シーケンサ２４１が制御することもできる。
【０２５９】
ホスト（ＣＰＵ）４００は、送られてきた補正データＣＤを受信し、受信した補正データＣＤを、メモリ（補正データ格納部：例えば、ＥＥＰＲＯＭ等の不揮発性メモリやＨＤＤ）に格納する。
【０２６０】
以上の補正データの退避動作は一例であり、これに限定されるものではない。例えば、補正データの退避動作を、画像表示コントローラ４１０が制御するようにしてもよい。また、補正データを格納するメモリ４２０を、画像表示コントローラ４１０側に設けることもできる。
【０２６１】
また、上記の補正データＣＤの転送（退避）が、電源をオフするためのオフシーケンス期間に実行される場合、画像処理部２４３は、補正データＣＤの読み出しと並行して、複数のデータ線の各々に、所与の階調電圧（例えばノーマリブラックの液晶の場合、例えば黒に相当する電圧）を供給することができる。
【０２６２】
すなわち、液晶パネルの場合、電源オフの前に、液晶の焼き付きを防止するために、例えば黒データの複数回（例えば２回）の書き込みを実行することが望ましい。この所与の階調電圧の供給動作は、例えば、補正データＣＤの読み出し（退避）とは非同期に実行される。なお、ホスト（ＣＰＵ）４００がオフシーケンスコマンドを出力することによって、オフシーケンスが実行される。
【０２６３】
以上説明した補正データの読み出し（退避）動作をまとめると、図１６に示すようになる。すなわち、ホスト（ＣＰＵ）４００が補正データリクエストコマンドを送信すると（ステップＳＴ１）、集積回路装置内の制御部（ゲートアレイ）１００は、補正処理を終了させ（ステップＳＴ２）、補正シフトレジスタ３５４のデータをクリアさせる(ステップＳＴ３)。
【０２６４】
次に、集積回路装置内の制御部（ゲートアレイ）１００は、補正データＣＤを補正データレジスタ３５６から補正データＣＤを出力させ、補正データＣＤを補正データ読み出しバスＣＤＢＵＳを経由して読み出しバッファＲＢＦに転送させる（ステップＳＴ４）。補正データＣＤは、読み出しバッファＲＢＦからホストインタフェース３００ａを経由してホスト（ＣＰＵ）４００に転送される（ステップＳＴ５）。
【０２６５】
一方、オフシーケンスが実行される場合は、補正データの退避と並行して、かつ、補正データの退避動作とは非同期に、所与の階調電圧（ノーマリブラック液晶の場合は黒に相当する電圧）を複数回（例えば２回）書き込み、これによって液晶の焼き付きを防止する（ステップＳＴ６）。
【０２６６】
ホスト（ＣＰＵ）４００は、補正データＣＤを、メモリ４２０（不揮発性メモリやＨＤＤ等）に格納する（ステップＳ７）。
【０２６７】
また、先に説明したように、例えば、集積回路装置に接続される液晶パネルのテスト（検査）時において、テストの対象となるデータ線に対応する補正レジスタに蓄積されている補正データのみを、集積回路装置外に退避させることもできる。この場合は、補正シフトレジスタ３５４によって、複数の補正データレジスタ３５６の中から、テスト対象のデータ線に対応する一または複数の補正データレジスタを選択する。例えば、表示パネルの一部のみに縦筋が見える場合に、その縦筋が見える部分ならびにその周辺部分に位置する複数本のデータ線についての補正データを取得し、その取得された補正データを集積回路装置外に転送し、その補正データを解析することによって、表示不良箇所を正確に特定したり、その表示不良の程度を確認したりすることができる。
【０２６８】
５．２．具体的な回路構成と動作
図１７は、第２の実施形態にかかる集積回路装置の具体的な回路構成の一例を示す図である。図１７において、前掲の図面と共通する部分には同じ参照符号を付してある。図１７に示される回路構成は、前掲の図面を用いて説明した回路構成と共通し、その回路動作も共通する。共通する構成については説明を省略する。以下、主として、前掲の図面では記載されていなかった構成や制御信号等について説明する。
【０２６９】
ホスト（ＣＰＵ）４００は、リード／ライトイネーブル信号ＸＣＳの出力端子、リード／ライト信号Ｒ／Ｗの出力端子、システムクロックＳＣＫの出力端子、ならびに、データＳＤＡＴＡの入出力端子を有している。また、画像表示コントローラ（ＬＣＤＣ）４１０は、極性信号ＰＯＬの出力端子、画像データＤＡＴＡの出力端子、ドットクロックＤＣＫの出力端子、水平同期信号ＨＳＹＮＣの出力端子、ならびに垂直同期信号ＶＳＹＮＣの出力端子を有する。
【０２７０】
ホストインタフェース３００ａは、２つのゲート回路３０１，３０３と、コマンド実行クロックＣＭＡＣＬＫを出力するクロックカウンタ３０５と、読み出しコマンドを一時的に記憶するレジスタ３０７と、２つのパラレル／シリアルシフトレジスタ（Ｓ／Ｐシフトレジスタ）３０９，３１１と、４つのスイッチＳＷＫ１〜ＳＷＫ４を有する。
【０２７１】
制御部（ゲートアレイ）１００には、内部レジスタ群２４５のレジスタ情報を読み出すための第３のスイッチ２４９を有している。なお、読み出しバッファＲＢＦは、２つのラッチ（第１バッファとしての１次ラッチ２３７，第２バッファとしての２次ラッチ２３９
）を有している。なお、１次ラッチ２３７の補正データのラッチ動作は、補正シーケンサ２４１から出力される１次ラッチクロックＰＫ１によって制御される。同様に、２次ラッチ２３９の補正データのラッチ動作は、補正シーケンサ２４１から出力される２次ラッチクロックＰＫ２によって制御される。
【０２７２】
また、先に説明したように、データ線駆動電圧の偏差を実測するためのコンパレータ１８０が設けられている。
【０２７３】
また、補正シーケンサ２４１は、コンパレータイネーブル信号ＣＰＥＮと、切替スイッチＳＷＸを切り換えるための補正切替イネーブルＳＲＥＮと、補正データ出力極性（補正データ出力位相）信号ＣＰＯＬと、補正データ演算部１０２から出力される補正データＣＤ（ＣＤ１〜ＣＤｎ）と、ラッチクロックＲＣＬＫと、補正シフトスタートパルスＳＳＰと、補正シフトレジスタクリアパルスＣＬＥＡＲ１と、補正シフトクロックＣＣＬＫと、を出力する。
【０２７４】
先に説明したように、補正シフトレジスタ３５４の出力信号（ＴＰ）によって、補正データレジスタ３５６が指定され、かつ、第１のスイッチＳＷＱがオンされる。また、補正シフトレジスタ３５４の出力信号（ＴＰ）によって、切替スイッチＳＷＸがオンされる。
【０２７５】
また、画像処理部２４３は、画像データＧＤと、画像シフトスタートパルスＧＳＰと、画像シフトレジスタクリアパルスＣＬＥＡＲ２と、画像シフトクロックＧＣＬＫと、を出力する。画像シフトレジスタ３５０の出力信号によって、画像データレジスタ３５２に画像データＧＤがラッチされる。
【０２７６】
図１８は、図１７に示される集積回路装置におけるデータ退避動作のタイミングを示すタイミング図である。図１８に示されるように、時刻ｔ１にホスト（ＣＰＵ）４００から補正データリクエストコマンド（ＣＭＡ）が集積回路装置に入力される。
【０２７７】
時刻ｔ２において、コマンド実行クロックＣＭＡＣＬＫがクロックカウンタ３０５から出力される。時刻ｔ３において、補正データラッチクロックＲＣＬＫが出力される。時刻ｔ４において、補正シーケンサ内補正信号（図１７では不図示）がＨからＬに変化し、これによって画像データの補正動作が終了する。同じく時刻ｔ４において、補正データ出力極性（出力位相）ＣＰＯＬは、例えば正極性に固定される。時刻ｔ５において、補正シフトレジスタクリアパルスＣＬＥＡＲ１が出力される。
【０２７８】
次に、時刻ｔ６において、補正シフトスタートパルスＳＳＰが、補正シフトレジスタ３５４に入力される。時刻ｔ７以降、補正シフトクロックＣＣＬＫが定期的に出力される。時刻ｔ７以降、補正データ読み出しバスＣＤＢＵＳを経由して、補正データＣＤが読み出される。時刻ｔ８において１次ラッチクロックＰＫ１が出力され、時刻ｔ９において２次ラッチクロックＰＫ２が出力される。時刻ｔ９〜時刻ｔ１０において、最初の補正データ（補正データ１）が出力される。
【０２７９】
時刻ｔ１０以降、コマンド実行クロックＣＭＡＣＬＫが、ｎビットのシリアルデータ（補正データ）の読み出しが完了する毎に発生する。以降、同様の動作が繰り返される。例えば、オフシーケンス期間において補正データの退避が行われる場合は、すべての補正データが退避されるまで、上記の動作が繰り返される。
【０２８０】
図１９は、ホスト（ＣＰＵ）とホストインタフェースとの間の制御信号やデータの受け渡しのタイミングを示すタイミング図である。時刻ｔ２１〜時刻ｔ２４において、リード／ライト信号Ｒ／ＷがＬレベルとなり、時刻ｔ２４以降、Ｈレベルとなる。したがって、時刻ｔ２０〜時刻ｔ２４が補正読み出しコマンド（補正データリクエストコマンド）の書き込み期間であり、時刻ｔ２４以降が補正データの読み出し期間となる。
【０２８１】
時刻ｔ２１〜時刻ｔ２３、時刻ｔ２４〜時刻ｔ２６、時刻ｔ２７〜時刻ｔ２９において、リード／ライトイネーブル信号ＸＣＳがＬ（アクティブレベル）になる。補正読み出しコマンド（補正データリクエストコマンド）や補正データ(補正データ１，補正データ２・・・)は、システムクロックＳＣＫに同期して転送される。また、補正読み出しコマンド（補正データリクエストコマンド）や補正データ(補正データ１，補正データ２・・・)の転送が完了する毎に、コマンド実行クロックＣＭＡＣＬＫが出力される（時刻ｔ２２〜ｔ２３，時刻ｔ２５〜ｔ２６，時刻ｔ２８〜ｔ２９）。
【０２８２】
図２０は、低速信号を高速信号に変換する変換回路の構成例を示す図である。例えば、高周波数のドットクロックから、低周波数の読み出しクロックを生成するときに、図２０の変換回路が使用される。図２０の変換回路は、リセット端子付の３段のＤフリップフロップ（４３０，４３１，４３２）と、インバータ４３３と、を有する。図２１は、低速信号、高速クロックならびに高速信号のタイミングの一例を示すタイミング図である。
【０２８３】
（第３の実施形態）
本実施形態では、例えば、退避されている補正データを、インタフェース部を経由して画像データと共に集積回路装置内に転送し、補正データを補正データレジスタに設定する動作（補正データの外部からの書き込み動作）について説明する。
【０２８４】
実測データに基づいて補正データを演算する場合、補正データの取得のためには、ある程度の時間が必要である。したがって、例えば、電源がオンされた後、駆動出力の偏差データの測定や測定された偏差データに基づく補正データの演算を実行していると、その間、画像の補正ができない場合がある。
【０２８５】
そこで、本実施形態では、例えば電源オンシーケンス実行時に、補正データを外部から補正データレジスタにセットすることを可能とし、これによって、電源オン直後から、画像データをリアルタイムで補正して、適正な画像表示（画像形成）を可能とする。
【０２８６】
６．補正データの書き込み
６．１．補正データの書き込みを行う構成例
図２２は、補正データ（例えば、第２の実施形態の構成を用いてメモリに退避された補正データ）を上位装置から集積回路装置に入力して、補正データレジスタに書き込むための構成の一例を示す図である。図２２に示される回路構成は、図１７に示される回路構成の一部を抜き出したものである。図２２に示す回路構成は、図１７を参照して先に説明したとおりである。
【０２８７】
但し、本実施形態では、補正データＣＤを、画像データと共に集積回路装置（ＩＣ）に入力し、入力された補正データＣＤを、画像データＤＡＴＡから分離し、分離された補正データＣＤを、補正データレジスタ（補正データ記憶部）３５６に書き込むことを可能とする。
【０２８８】
例えば、電源オン時に、前回の電源オフ時に退避されて不揮発性メモリ４２０に格納されている補正データＣＤ（但し、これに限定されるものではなく、新規に作成された補正データであってもよい）が、画像データ入力線ＧＬを経由して画像インタフェース３００ｂに入力される。
【０２８９】
補正データＣＤは、例えば、画像データＤＡＴＡに含まれた態様で、あるいは、画像データＤＡＴＡに付加された態様で、画像インタフェース３００ｂに入力される
【０２９０】
集積回路装置に入力された補正データＣＤは、例えば、制御部（ゲートアレイ）１００に含まれる画像処理部２４３によって、画像データＤＡＴＡから分離される。分離された補正データＣＤは、補正シーケンサ２４１に送られ、補正データバスＫＢＵＳを経由して補正データレジスタ３５６に向けて転送され、そして、補正データレジスタ３５６にラッチされる。一方、画像データＤＡＴＡは、画像データバスＧＢＵＳを経由して画像データレジスタ３５２に向けて転送され、画像データレジスタ３５２にラッチされる。
【０２９１】
補正データＣＤの転送動作およびラッチ動作は、画像データＤＡＴＡの転送動作ならびにラッチ動作に同期して行われるのが望ましい。すなわち、制御部（ゲートアレイ１００内の画像処理部２４３は、補正データＣＤを含む画像データＤＡＴＡあるいは補正データＣＤが付加された画像データＤＡＴＡを受信すると、補正データＣＤを取り出し、補正データＣＤを補正シーケンサ２４１に送り、一方、画像データＤＡＴＡを、画像データバスを経由して転送させる。
【０２９２】
補正シーケンサ２４１は、補正データＣＤを受け取り、補正データＣＤを、補正データバスＫＢＵＳを経由して、画像データＤＡＴＡの転送タイミングに同期させて転送する。また、補正データＣＤは、画像データＤＡＴＡが画像データレジスタ３５２にラッチされるタイミングに同期して補正データレジスタ３５６にラッチされる。
【０２９３】
先に説明したように、補正データＣＤを補正データレジスタ３５６に順次ラッチするために、補正シフトレジスタ３５４が使用され、また、画像データＤＡＴＡを画像データレジスタ３５２に順次ラッチするために、画像シフトレジスタ３５０が使用される。また、補正データＣＤの転送ならびにラッチタイミングおよび画像データＤＡＴＡの転送ならびにラッチタイミングは、共通のクロック（例えば、ドットクロックＤＣＫ）に基づいて制御される。
【０２９４】
これによって、例えば、電源オン後、ただちに、画像データおよび補正データの各々を、画像データレジスタおよび補正データレジスタの各々に同時にセットする（書き込む）ことができる。
【０２９５】
仮に、補正データＣＤを単独で集積回路装置に入力する場合、補正データＣＤの入力のための転送経路を新たに構築する必要があるが、補正データＣＤを、画像データと共に、画像データの入力線ＧＬを経由して集積回路装置に入力するようにすれば、新たな転送経路は不要であり、したがって、回路構成が複雑化しない。
【０２９６】
また、補正データＣＤは、画像データＤＡＴＡに含まれる場合があり、また、画像データＤＡＴＡに付加される場合がある。補正データＣＤが画像データＤＡＴＡに含まれる具体的な態様としては、例えば、画像データＤＡＴＡの一部の代わりに、補正データＣＤが埋め込まれる態様がある。また、画像データＤＡＴＡに補正データＣＤが付加される態様としては、例えば、１２ビットの画像データに４ビットの補正データを付加し、合計で１６ビットのデータを、画像データ入力線等を経由して画像インタフェース３００ｂに入力する態様がある。
【０２９７】
先に説明したように、補正データＣＤを集積回路装置に書き込む機能が設けられることによって、例えば、電源オンの直後からリアルタイムで画像の補正が可能となる。したがって、電源オンの直後から、データ線駆動回路の駆動特性の偏差の影響を受けない、極めて高品質の画像表示や画像形成が可能となる。
【０２９８】
６．２．初期画像データを利用する例
図２３（Ａ），図２３（Ｂ）は、補正データを、初期画面の画像データと共に集積回路装置に入力する例を示す図である。
【０２９９】
図２３（Ａ）に示される例では、補正データＣＤ（４ビット）が、初期画面用の画像データＤＡＴＡ（１２ビット）に付加して集積回路装置に入力される。また、図２３（Ｂ）に示される例では、補正データＣＤが初期画面用の画像データＤＡＴＡ（１２ビット）の下位４ビットに含まれている。
【０３００】
オンシーケンス期間においては、一般に、製造会社名やコンピュータのオペレーティングシステム名等を示す初期画面が、短く表示されるのが一般的である。図２３（Ａ），図２３（Ｂ）は、「Ａ会社」という会社名が表示される例を示している。
【０３０１】
上位装置（ホストコンピュータ４００や画像表示コントローラ４１０等）は、その初期画面を表示するための画像データＤＡＴＡと共に、補正データＣＤを集積回路装置に入力する。このようにすれば、無理なく、補正データを集積回路装置に入力する（書き込む）ことが可能である。
【０３０２】
また、図２３（Ｂ）に示される例では、画像データＤＡＴＡのうち、有効な画像データは上位画像データＧＵだけである。しかし、初期画面は、ある程度の画質が確保されれば十分であるため、特に問題はない。また、図２３（Ｂ）の例では、画像データＤＡＴＡを画像インタフェース３００ｂに入力するための画像データ入力線のビット幅を拡張する必要がない。
【０３０３】
６．３．極性反転に対応した例
図２４（Ａ），図２４（Ｂ）は、正極性用の補正データと負極性用補正データとを使い分ける例を示す図である。例えば、液晶表示装置においては、液晶の焼き付きを防止するために、ライン反転駆動やドット反転駆動等が実行される。
【０３０４】
正極性，負極性に関係なく、補正データＣＤの値が同じ（すなわち、絶対値が同じで符号が異なるのみ）であるのならば、図２４（Ａ）に示すように、インバータＩＮＶ２を用いて、例えば、正極性の補正データＤＱ１の電圧レベルを反転することによって、負極性用の補正データＤＱ２を得ることができ、特に問題は生じない。
【０３０５】
なお、図２４（Ａ）の例では、正極性の補正データＤＱ１および負極性の補正データＤＱ２の各々が、補正シーケンサ２４１内のレジスタ９０１および９０３の各々に格納される。そして、極性制御信号ＰＯＬに応じて、スイッチＳＷ１０が切り換えられ、正極性の補正データＤＱ１および負極性の補正データＤＱ２のいずれかが、極性制御信号ＰＯＬに応じて選択的に出力される。また、図示はされないが、補正データレジスタ３５６として、正極性用の補正データを格納する第１の補正データ格納部Ａと、負極性用の補正データを格納する第２の補正データ格納部Ｂとが用意されており、正極性の補正データＤＱ１および負極性の補正データＤＱ２の各々は、第１の格納部Ａおよび第２の格納部Ｂの各々にラッチされる。
【０３０６】
一方、極性に応じて補正データの値を微調整したほうがよい場合がある。この場合には、正極性用の補正データＤＱ１の値と負極性用の補正データＤＱ２の値が異なる。この場合には、図２４（Ｂ）に示すように、例えば上位装置である画像表示コントローラ４１０が、正極性用の補正データＤＱ３および負極性用の補正データＤＱ４の各々を用意し、極性制御信号ＰＯＬが示す極性に対応する補正データを、集積回路装置に転送する。
【０３０７】
ここで、正極性用の補正データＤＱ３は、例えば、オフシーケンス期間において、補正データレジスタ３５６内の第１の格納部Ａから読み出された補正データである。同様に、負極性用の補正データＤＱ４は、例えば、オフシーケンス期間において、補正データレジスタ３５６内の第２の格納部Ｂから読み出された補正データである。
【０３０８】
また、図２４（Ｂ）では、上位装置としての画像表示コントローラ（ＬＣＤＣ）４１０が、反転駆動を制御するための極性制御信号ＰＯＬを出力する。つまり、画像表示コントローラ（ＬＣＤＣ）４１０が主体的に極性反転を制御している。よって、画像表示コントローラ（ＬＣＤＣ）４１０は、正極性用の補正データＤＱ３および負極性用の補正データＤＱ４の各々を、極性制御信号ＰＯＬに対応させて選択的に出力することができる。
【０３０９】
補正シーケンサ２４１は、上位装置である画像表示コントローラ４１０から供給される極性制御信号ＰＯＬを参照して、正極性用の補正データＤＱ３を、補正データレジスタ３５６内の第１の補正データ格納部Ａに転送して格納し、負極性用の補正データＤＱ４を、補正データレジスタ３５６内の第２の補正データ格納部Ｂに転送して格納する。
【０３１０】
このように、極性に応じて、補正データを使い分けすることができる。したがって、極性に応じた、より正確な画像データの補正が可能となる。
【０３１１】
図２５（Ａ），図２５（Ｂ）は、正極性用の補正データおよび負極性用の補正データを、上位装置から集積回路装置に入力するための態様を示す図である。図２５（Ａ）の例では、正極性用の画像データＤＱ３は、初期画面の１フレーム目の表示期間において、上位装置である画像表示コントローラ４１０から集積回路装置に転送される。転送された正極性用の画像データＤＱ３は、例えば、補正シーケンサ２４１内のレジスタ９０５に一時的に格納される。同様に、負極性用の画像データＤＱ４は、初期画面の２フレーム目の表示期間において、画像表示コントローラ４１０から集積回路装置に転送される。転送された負極性用の画像データＤＱ４は、例えば、補正シーケンサ２４１内のレジスタ９０７に一時的に格納される。
【０３１２】
図２５（Ｂ）の例では、マルチプレクス駆動に用いられるデータセットを構成する２つの画像データの各々に、正極性用の補正データＤＱ３および負極性用の補正データＤＱ４の各々が埋め込まれている。
【０３１３】
上述のとおり、一つのドライバ(単位ドライバ)がｎ本のデータ線を時分割駆動するマルチプレクス駆動が実行される場合がある。この場合には、ｎ本のデータ線の各々に供給するためのｎ個の画像データを含むデータセットが画像インタフェース３００ｂに入力される。
【０３１４】
一つの単位ドライバの駆動特性の変動を補正するためには、正極性用および負極性用の補正データが各１つあればよい。よって、データセットに含まれるｎ個の画像データのうちの２つの画像データの一方（図２５（Ｂ）の画像データ１）の下位ビットに正極性用の補正データＤＱ３が埋め込まれる（あるいは、正極性用の補正データＤＱ３が画像データ１に付加されてもよい）。また、データセットに含まれるｎ個の画像データのうちの２つの画像データの他方（図２５（Ｂ）の画像データ２）の下位ビットに負極性用の補正データＤＱ４が埋め込まれる（あるいは、負極性用の補正データＤＱ４が画像データ２に付加されてもよい）。
【０３１５】
これによって、マルチプレクス駆動が実行される場合において、正極性用の補正データＤＱ３ならびに負極性用の補正データＤＱ４の各々を、集積回路装置に効率的に書き込むことができる。
【０３１６】
また、図２４（Ａ）に示される態様のように、上位装置から、例えば正極性用の補正データのみを供給すればよいのであれば、データセットに含まれるｎ個の画像データのうちの１つの画像データ（例えば、図２５（Ｂ）の画像データ１）に正極性用の補正データＤＱ３を埋め込めばよい(あるいは、正極性用の補正データＤＱ３を画像データ１に付加すればよい。
【０３１７】
６．４．画像データの補正を上位装置内で行う例（変形例）
図２６は、画像データの補正を上位装置内で行う例を示す図である。上位装置（例えば、画像表示コントローラ）が、補正データを集積回路装置に書き込む代わりに、補正データを用いて画像データを補正してしまい、その補正後の画像データを集積回路装置に入力する場合もあり得る。集積回路装置は、この場合にも対応できるようにしておくことが望ましい。
【０３１８】
図２６の例では、画像表示コントローラ４１０内に画像補正回路９２０を有しており、画像補正回路９２０が、正極性用の補正データＤＱ３あるいは負極性用の補正データＤＱ４を用いて、画像データＤＡＴＡを補正する。そして、補正済みの画像データＤＡＴＡが集積回路装置に供給される。
【０３１９】
この場合、集積回路装置内の画像処理部２４３は、補正データレジスタ３５６に補正データＣＤがセットされない状態（初期化された状態）で、入力された補正済みの画像データＤＡＴＡを、そのまま画像データレジスタ３５２に転送する。その画像データＤＡＴＡは、画像データレジスタ３５２にラッチされ、そして、その画像データＤＡＴＡが画像データレジスタ３５２から出力され、データ線に向けて出力される。
【０３２０】
（第４の実施形態）
本実施形態では、複数の集積回路装置（ＩＣ）がカスケード接続される場合に、各集積回路装置（ＩＣ）間のデータ線駆動電圧の偏差を補正（解消）することができる例について説明する。
【０３２１】
７．複数のＩＣがカスケード接続された場合の構成と動作
７．１．ＩＣのカスケード接続の例
図２７は、液晶パネル（電気光学パネル）のデータ線を、カスケード接続された複数の集積回路装置によって駆動するための電気光学装置の構成例を示す図である。図２７において、各集積回路装置（ＩＣ１〜ＩＣｎ）は各々、電源インタフェースＩ／Ｆ（Ａ）と、ホストインタフェースＩ／Ｆ（Ｂ）と、画像インタフェースＩ／Ｆ（Ｃ）と、を有する。
【０３２２】
各集積回路装置（ＩＣ１〜ＩＣｎ）における電源インタフェースＩ／Ｆ（Ａ）には、電源回路４０５から、電源供給線Ｌ１を経由して電源電圧が供給される。また、各集積回路装置（ＩＣ１〜ＩＣｎ）におけるホストインタフェースＩ／Ｆ（Ｂ）は、制御バスＬ２を介して、上位装置としてのＣＰＵ（ホストコンピュータ）４００と接続される。また、各集積回路装置（ＩＣ１〜ＩＣｎ）における画像インタフェースＩ／Ｆ（Ｃ）は、画像バスＬ３を介して、上位装置としてのＬＣＤＣ（画像表示コントローラ）４１０と接続される。
【０３２３】
７．２．カスケード接続された隣接するＩＣ間の駆動電圧の偏差補正の概要
図２８は、隣接する集積回路装置間の駆動電圧の偏差補正の概要を説明するための図である。カスケード接続された、隣接する２つのＩＣ（ＩＣ１，ＩＣ２）を想定する。共通のドライバの駆動電圧に基づいて、ＩＣ１，ＩＣ２の各々で補正データを生成する。ＩＣ１で生成される補正データをＣＤ１とし、ＩＣ２で生成される補正データをＣＤ２とする。
【０３２４】
ＩＣ１およびＩＣ２の回路特性に差がないのであれば、補正データＣＤ１およびＣＤ２の値は同じになるはずである。しかし、例えば、ＩＣ１内のコンパレータのオフセットとＩＣ２内のコンパレータのオフセットに差があると、そのことに起因して、補正データＣＤ１，ＣＤ２の値に差が生じる。この場合、画像データ（ＤＡＴＡ）にＣＤ１を加えて得られる補正後データに基づいて生成される駆動電圧Ｖ（ＩＣ１）と、同じ画像データ（ＤＡＴＡ）にＣＤ２を加えて得られる補正後データに基づいて生成される駆動電圧Ｖ（ＩＣ２）との間に偏差ΔＣＤが生じる。この偏差ΔＣＤは、補正データＣＤ１と補正データＣＤ２の差分に相当する。
【０３２５】
そこで、補正データＣＤ１と補正データＣＤ２を比較して、偏差ΔＣＤを求める。そして、例えば、ＩＣ２用の補正データＣＤ２からΔＣＤを減算して、修正補正データＭＣＤ２を求める。ＩＣ２内で画像データ（ＤＡＴＡ）の補正を行う場合、求められた修正補正データＭＣＤ２を用いる。このようにすれば、ＩＣ１から出力される駆動電圧Ｖ（ＩＣ１）と、ＩＣ２から出力される駆動電圧Ｖ（ＩＣ２）との間で差が生じない。このようにして、隣接するＩＣ間の駆動電圧の偏差を補正（解消）することができる。隣接するＩＣ間の駆動電圧の偏差を補正（解消）するモードを比較モードと称する。比較モードを行った後に、上述の１Ｈモードを実行することができる。また、上述のバーストモードを実行し、続いて比較モードを実行し、次に１Ｈモードを実行することができる。
【０３２６】
図２９は、隣接するＩＣ間の駆動電圧の偏差を補正するための手順の一例を説明するための図である。隣接するＩＣ間の駆動電圧の偏差は、例えば、以下の手順によって補正することができる。
【０３２７】
すなわち、カスケード接続された、隣接する２つのＩＣ（ＩＣ１，ＩＣ２）のうちの一方（ＩＣ１）において、補正対象のドライバ（ＬＤＲａ）を駆動する。上述のとおり、ドライバ（ＬＤＲａ）は、補正データレジスタ３５６と、補正回路としての加算器３５８（図２９では不図示）と、Ｄ／Ａ変換器ＤＡＣ（図２９では不図示）と、出力回路としてのオペアンプＯＰａ（第１の実施形態におけるデータ線駆動回路）と、を有している。ＩＣ１内のコンパレータ１８０ａによって駆動電圧と基準電圧を比較し、その比較結果に基づいて補正データＣＤ１を生成し、その補正データＣＤ１を、例えば、制御部（ゲートアレイＧＡ）の内部に設けられる補正データメモリ１０１ａに格納する（ステップＳＴ１）。
【０３２８】
次に、ＩＣ１内のドライバＬＤＲａの駆動電圧を、駆動電圧出力端子（第１端子）ＴＡ１および駆動電圧入力端子（第２端子）ＴＡ２を経由してＩＣ２に入力する。入力された駆動電圧は、ＩＣ２内のコンパレータ１８０ｂに入力され、基準電圧ＶＰと比較される（ステップＳＴ３）。
【０３２９】
次に、コンパレータ１８０ｂの比較結果に基づいて補正データＣＤ２が生成され、補正データＣＤ２は、ＩＣ２の制御部（ゲートアレイＧＡ）内に設けられる補正データメモリ１０１ｂに格納される（ステップＳＴ３）。
【０３３０】
次に、ＩＣ２において、第２の実施形態で説明した補正データの退避動作を実行して、補正データＣＤ２を、例えば、ホストインタフェースを経由してＩＣ２外に退避させる。退避された補正データＣＤ２は、例えばホストコンピュータ（ＣＰＵ）４００に転送され、例えば不揮発性メモリに保存される（ステップＳＴ４）。
【０３３１】
次に、ＩＣ１において、第２の実施形態で説明した補正データの退避動作を実行して、補正データＣＤ１を、例えば、ホストインタフェースを経由してＩＣ１外に退避させる。退避された補正データＣＤ１は、例えばホストコンピュータ（ＣＰＵ）４００に転送され、例えば不揮発性メモリに保存される（ステップＳＴ５）。
【０３３２】
ホストコンピュータ（ＣＰＵ）４００は、補正データＣＤ１とＣＤ２を比較して、偏差ΔＣＤを求める（ステップＳＴ６）。次に、ホストコンピュータ（ＣＰＵ）４００は、第２の補正データＣＤ２からΔＣＤを減算して、修正補正データＭＣＤ２を求める（ステップＳＴ７）。
【０３３３】
ホストコンピュータ（ＣＰＵ）４００は、ＩＣ２が有する、第３の実施形態で説明した補正データの書き込み機能を利用して、修正補正データＭＣＤ２をＩＣ２に転送する。修正補正データＭＣＤ２は、例えば、ＩＣ２の制御部（ゲートアレイＧＡ）内に設けられる修正補正データメモリ１０３に格納される（ステップＳＴ８）。
【０３３４】
この修正補正データＭＣＤ２を用いて、ＩＣ２において画像データの補正を行えば、ＩＣ１から出力されるデータ線駆動電圧は、ＩＣ２から出力されるデータ線駆動電圧と同じになり、したがって、隣接するＩＣ間のデータ線駆動電圧の偏差が解消される。
【０３３５】
ＩＣ２内の制御部（ゲートアレイＧＡ）１００ｂは、ホストコンピュータ（ＣＰＵ）４００から転送されてきた修正補正データＭＣＤ２を、修正前の補正データＣＤ２と比較することによって、偏差ΔＣＤを知ることができる。したがって、ＩＣ２内の制御部（ゲートアレイＧＡ）１００ｂは、ＩＣ２内で画像データを補正する毎に、リアルタイムで生成された補正データＣＤ２から偏差ΔＣＤを減算して修正補正データＭＣＤ２を得て、その修正補正データＭＣＤ２を用いて画像データを補正する。
【０３３６】
このようにして、隣接するＩＣの回路特性（例えばコンパレータの特性）の差に起因するデータ線駆動電圧のＩＣ間の偏差を解消することができる。
【０３３７】
以上の説明では、偏差ΔＣＤの演算や修正補正データＭＣＤ２の算出等をホストコンピュータ４００が行っていたが、これらの処理を、ＩＣ１内の制御部１００ａ（ゲートアレイＧＡ）にて行うこともできる。この場合は、例えば、ＩＣ２が補正データＣＤ２を、画像インタフェースを経由してＩＣ１に転送する。ＩＣ１の制御部（ゲートアレイＧＡ）１００ａは、受信した補正データＣＤ２と、補正データメモリ１０１ａに格納されている補正データＣＤ１とを比較して、偏差ΔＣＤの演算や修正補正データＭＣＤ２の算出を行う。そして、ＩＣ１の制御部（ゲートアレイＧＡ）１００ａは、修正補正データＭＣＤ２を画像インタフェースを経由してＩＣ２に転送する。ＩＣ２は、画像インタフェースを経由して入力される修正補正データＭＣＤ２を、ＩＣ２の制御部（ゲートアレイＧＡ）１００ｂに設けられる修正補正データメモリ１０３に格納する。
【０３３８】
図３０は、隣接するＩＣ間の駆動電圧の偏差を補正するための手順の他の例を説明するための図である。図２９に示される例では、ＩＣ２が、隣接するＩＣ１から出力される駆動電圧を受けると、その受けた駆動電圧をコンパレータ１８０ｂで比較し、その比較結果に基づいて補正データＣＤ２を生成していたが、図３０の例では、ＩＣ２は、補正データＣＤ２を生成しない。
【０３３９】
その代わりに、図３０の例では、ＩＣ２にコンパレータ１８０ｂの比較結果を出力するための比較結果信号出力端子（第３端子）ＴＡ３が設けられている。また、ＩＣ１には、比較結果信号入力端子（第４端子）ＴＡ４が設けられている。
【０３４０】
図３０の例では、ＩＣ２におけるコンパレータ１８０ｂから出力される比較結果信号は、比較結果出力端子（第３端子）ＴＡ３から、ＩＣ１に向けて出力される。出力された比較結果信号は、比較結果入力端子（第４端子）ＴＡ４を経由してＩＣ１に入力され、入力された比較結果信号は、ＩＣ１内の制御部（ゲートアレイＧＡ）１００ａに転送される。すなわち、ＩＣ１には、ＩＣ１がＩＣ２に向けて出力した駆動電圧に対応する比較結果信号が、ＩＣ２から戻されることになる。
【０３４１】
この場合、例えば以下のような動作が実行される。すなわち、ＩＣ２から出力される駆動電圧の電圧レベルを変えていくと、ある電圧レベルで比較結果信号のレベルが反転する。ＩＣ１の制御部（ゲートアレイＧＡ）１００ａにおける補正データ演算部１０２は、その比較結果信号が反転するときの駆動電圧の電圧レベルから、隣接するＩＣ１関する補正データＣＤ２を生成する。
【０３４２】
続いて、ＩＣ１の制御部（ゲートアレイＧＡ）１００ａにおける比較部１０５は、補正データＣＤ１と補正データＣＤ２を比較することによって偏差ΔＣＤを求める。次に、ＩＣ１の制御部（ゲートアレイＧＡ）１００ａにおける修正補正データ生成部１０７は、本ＩＣ２用の修正補正データＭＣＤ２を求める。求められた修正補正データＭＣＤ２は、例えば、画像インタフェースを経由してＩＣ２に向けて転送される。
【０３４３】
転送されてきた修正補正データＭＣＤ２は、ＩＣ２の画像インタフェースを経由してＩＣ２に入力され、ＩＣ２内で転送され、そして、修正補正データメモリ１０３に格納される。
【０３４４】
ＩＣ２内の制御部（ゲートアレイＧＡ）１００ｂは、修正補正データＭＣＤ２を、修正前の補正データＣＤ２と比較することによって、偏差ΔＣＤを知ることができる。したがって、ＩＣ２内の制御部（ゲートアレイＧＡ）１００ｂは、ＩＣ２内で画像データを補正する毎に、リアルタイムで生成された補正データＣＤ２から偏差ΔＣＤを減算して修正補正データＭＣＤ２を得て、その修正補正データＭＣＤ２を用いて画像データを補正する。このようにして、隣接するＩＣの回路特性（例えばコンパレータの特性）の差に起因するデータ線駆動電圧のＩＣ間の偏差を解消することができる。
【０３４５】
なお、図２９の例では、ＩＣ１に駆動電圧出力端子（第１端子）ＴＡ１が設けられ、ＩＣ２に駆動電圧入力端子（第２端子）ＴＡ２が設けられているが、通常は、ＩＣ１にも駆動電圧入力端子（第２端子）ＴＡ２が設けられ、また、ＩＣ２にも、駆動電圧出力端子（第１端子）ＴＡ１が設けられる。一つのＩＣは、カスケード接続されたときに、隣接するＩＣに向けて駆動電圧を出力する場合もあれば、隣接するＩＣから出力される駆動電圧を受ける場合もある。したがって、どちらの場合にも対応できるようにするのが望ましいからである。したがって、本実施形態の集積回路装置（ＩＣ）では、駆動電圧出力端子（第１端子）ＴＡ１の他に、駆動電圧入力端子（第２端子）ＴＡ２も有するのが一般的である。一つのＩＣにおいては、駆動電圧出力端子（第１端子）ＴＡ１は、例えば、隣接する右側のＩＣに対向する第１の辺に設けられ、駆動電圧入力端子（第２端子）ＴＡ２は、隣接する左側のＩＣに対向する第２の辺（第１の辺とは反対側に位置する第２の辺）に設けられる。
【０３４６】
図３０の例でも同様に、ＩＣ１は、比較結果信号入力端子ＴＡ４の他に、比較結果信号出力端子ＴＡ３も有するのが一般的である。また、ＩＣ２は、比較結果信号出力端子ＴＡ３の他に、比較結果信号入力端子ＴＡ４も有するのが一般的である。
【０３４７】
７．３．隣接するＩＣ間の駆動電圧の偏差補正のための構成のバリエーション
図３１〜図３５は、隣接するＩＣ間の駆動電圧の偏差補正のための構成のバリエーションを示す図である。
【０３４８】
図３１および図３２の例では、ＩＣ１とＩＣ２は共に、駆動電圧出力端子（第１端子）ＴＡ１および駆動電圧入力端子（第２端子）ＴＡ２を有し、また、ＩＣ１およびＩＣ２は、各々、ホストインタフェース（３００ａ１，３００ａ２）を経由してＣＰＵ（ホストコンピュータ）４００と接続される。
【０３４９】
図３１の例では、例えば、以下のような動作が実行される。まず、ＣＰＵ４００により、ＩＣ１およびＩＣ２の双方にバーストモード（第１の実施形態参照）が指定される。ＩＣ１およびＩＣ２の各々は、自ＩＣ用の補正データ（ＣＤ１およびＣＤ２）を取得し、取得した補正データを、例えば、各ＩＣ内の補正データメモリに格納する（ステップ１）。
【０３５０】
次に、ＣＰＵ４００から各ＩＣに供給されるコマンドによって、ＩＣ１が送信側、ドＩＣ２が受信側として設定される(ステップ２)。次に、ＣＰＵ４００から各ＩＣに供給されるコマンドによって比較モードが指定される（ステップ３）。次に、ＩＣ１内のコンパレータと駆動電圧出力端子（第１端子）ＴＡ１とを結ぶスイッチがオンして駆動電圧を外部に出力するための経路が形成される（ステップ４）。
【０３５１】
次に、ＩＣ１はＶＳＹＮＣの後、例えば、ＩＣ１の端部に設けられている複数本のダミードライバ（図３６を用いて後述）の出力のうちの一本の駆動電圧を、駆動電圧出力端子（第１端子）ＴＡ１から出力する。出力された駆動電圧は、ＩＣ２の駆動電圧入力端子（第２端子）ＴＡ２を経由してＩＣ２に入力される（ステップ５）。
【０３５２】
ＩＣ２は、駆動電圧入力端子（第２端子）ＴＡ２を経由して入力された駆動電圧を、ＩＣ２内のコンパレータで比較し、比較結果に基づいて補正データを求め、補正データを、例えば、補正データメモリに格納する（ステップ６）。複数回（例えば２回，４回，８回等）の比較の後、補正データメモリに格納されている補正データの平均を演算し、ＩＣ２における補正データＣＤ２を取得し、その補正データＣＤ２を、例えば、補正データメモリに再格納する（ステップ７）。
【０３５３】
ＣＰＵ４０は、ＩＣ１およびＩＣ２の各々のホストインタフェース３００ａ１，３００ａ２から、補正データＣＤ１およびＣＤ２を読み出し、読みだした補正データＣＤ１，ＣＤ２を、第１インタフェースＩ／Ｆ１および第２インタフェースＩ／Ｆ２の各々を経由して受信する（ステップ８）。
【０３５４】
次に、ＣＰＵ４００は、補正データＣＤ１とＣＤ２を比較して、偏差ΔＣＤを求め、補正データＣＤ２からΔＣＤを減算して、修正補正データＭＣＤ２を求める（ステップ９）。次に、ＣＰＵ４００は、修正補正データＭＣＤ２を、第２インタフェースＩ／Ｆ２からＩＣ２に向けて転送する。修正補正データＭＣＤ２は、ホストインタフェース３００ａ２を経由してＩＣ２に入力され、ＩＣ２内の修正補正データメモリに格納される（ステップ１０）。
【０３５５】
図３２の例では、ＣＰＵ４００は、第１インタフェースＩ／Ｆ１のみを使用する。動作は、図３１の例と同じである。
【０３５６】
次に、図３３の例について説明する。図３３の例では、ＩＣ１の画像インタフェース３００ｂ１とＩＣ２の画像インタフェース３００ｂ２は、画像バスによって接続されている。また、ＩＣ１のホストインタフェース３００ａ１が、ＣＰＵ４００の第１インタフェースに接続されている。
【０３５７】
ＣＰＵ４００は、ＩＣ１にコマンドを供給し、また、ＩＣ１を経由してＩＣ２にコマンドを供給して、ＩＣ１およびＩＣ２をバーストモード（第１の実施形態を参照）を指定する。ＩＣ１およびＩＣ２の各々は、自ＩＣ用の補正データ（ＣＤ１およびＣＤ２）を取得し、取得した補正データを、例えば、各ＩＣ内の補正データメモリに格納する。以下、図３１の例で説明したステップ２〜ステップ７の動作と同様の動作が実行される。
【０３５８】
次に、ＣＰＵ４０は、ＩＣ１から補正データＣＤ１を読み出し、また、ＩＣ２の補正データＣＤ２を、ＩＣ１を経由して読み出し、読みだした補正データＣＤ１，ＣＤ２を、第１インタフェースＩ／Ｆ１を経由して受信する。
【０３５９】
次に、ＣＰＵ４００は、補正データＣＤ１とＣＤ２を比較して、偏差ΔＣＤを求め、補正データＣＤ２からΔＣＤを減算して、修正補正データＭＣＤ２を求める。次に、ＣＰＵ４００は、修正補正データＭＣＤ２を、第１インタフェースＩ／Ｆ１から出力する。修正補正データＭＣＤ２は、ＩＣ１経由でＩＣ２に向けて転送される。修正補正データＭＣＤ２は、画像インタフェース３００ｂ２を経由してＩＣ２に入力され、ＩＣ２内の修正補正データメモリに格納される。
【０３６０】
図３４の例では、シーケンス制御（上記のＣＰＵ４００による命令）は、ＩＣ１内の制御部（例えばゲートアレイＧＡ）が行い、ＣＰＵ４００は関与しない。
【０３６１】
また、図３５の例では、図３０を用いて説明した動作が実行される。図３５の例では、ＩＣ１の画像インタフェース３００ｂ１と、ＩＣ２の画像インタフェース３００ｂ２とは画像バスによって接続されている。シーケンス制御は、ＩＣ１内の制御部（例えばゲートアレイＧＡ）が行う。
【０３６２】
なお、上記の構成と動作は一例であり、本実施形態の内容が、上記の例に限定されるものではない。
【０３６３】
７．４．ダミードライバ（ダミーライン）を利用する例
図３６は、ダミードライバ（ダミーライン）を利用する例の構成と動作を説明するための図である。図３６の例では、液晶パネル１２のデータ線ＤＬの駆動に用いられる複数の正規ドライバＬＤＲｎａ等の他に、データ線ＤＬの駆動に用いられないダミードライバＤＭＲ１，ＤＭＲ２が設けられている。
【０３６４】
ダミードライバＤＭＲ１，ＤＭＲ２の各々は、複数の正規ドライバのうちの、２つの駆動電圧出力端子（第１端子）ＴＡ１，ＴＡ５に最も近い位置に配置されている第１の終端正規ドライバ（図３６の場合、ＬＤＲｎａがこれに該当する）と、２つの駆動電圧出力端子ＴＡ１，ＴＡ５との間の空きスペースに配置されている。
【０３６５】
ＩＣ１から隣接するＩＣ２に向けて駆動電圧を出力する場合を想定する。このとき、駆動電圧の供給線の距離が長くなるほど、供給線に寄生する寄生容量の影響を受けて、駆動電圧の減衰や鈍りの程度が大きくなる。したがって、駆動電圧を出力するドライバＬＤＲｎａは、可能な限り駆動電圧出力端子（ＴＡ１，ＴＡ５）の近傍に設けられるのが望ましい。
【０３６６】
但し、データ線の駆動に関係する正規ドライバは、例えば液晶パネル１２の大きさ、データ線ＤＬの位置、データ線ＤＬの配列ピッチ等の影響を受けて、配置位置が制限される。
【０３６７】
そこで、図３６の例では、駆動電圧出力端子（ＴＡ１，ＴＡ５）に最も近い位置に配置されている第１の終端正規ドライバＬＤＲｎａよりも、さらに駆動電圧出力端子（ＴＡ１，ＴＡ５）寄りの位置に、少なくとも一つのダミードライバ（図３６では２つのダミードライバＤＭＲ１，ＤＭＲ２）を設け、これらのダミードライバＤＭＲ１，ＤＭＲ２の駆動電圧を、駆動電圧出力端子ＴＡ１またはＴＡ５を経由して、隣接するＩＣ１に向けて選択的に出力することを可能としている。
【０３６８】
ダミードライバＤＭＲ１，ＤＭＲ２は、データ線ＤＬの駆動に関係しないため、ＩＣ１内において、可能な限り駆動電圧出力端子ＴＡ１，ＴＡ５の近傍に自由に設けることができる。また、複数のダミードライバ（ＤＭＲ１，ＤＭＲ２）を設けておけば、例えば、異なるダミードライバからの各駆動電圧に基づいて、ＩＣ間の駆動電圧の偏差を実測することができ、偏差の測定精度を向上させることができる。
【０３６９】
図３６において、ＩＣ１内のスイッチＳＷ１００，ＳＷ１０１，ＳＷ１０３をオフし、スイッチＳＷ２をオンし、また、ＩＣ２内のスイッチＳＷ２０１をオンすれば、ダミードライバＤＭＲ１から出力される駆動電圧を、駆動電圧出力端子ＴＡ１ならびに駆動電圧入力端子ＴＡ２を経由して、ＩＣ２内のコンパレータ１８０ｂに入力することができる。
【０３７０】
また、ＩＣ１内のスイッチＳＷ１００，ＳＷ１０１，ＳＷ１０２をオフし、スイッチＳＷ１０３をオンし、また、ＩＣ２内のスイッチＳＷ２００をオンすれば、ダミードライバＤＭＲ２から出力される駆動電圧を、駆動電圧出力端子ＴＡ５ならびに駆動電圧入力端子ＴＡ６を経由して、ＩＣ２内のコンパレータ１８０ｂに入力することができる。
【０３７１】
なお、各スイッチのオン／オフは、各ＩＣ内に設けられる制御部（ＧＡ）１００ａ，１００ｂによって制御される。
【０３７２】
また、図３６に示されるＩＣ２において、コンパレータ１８０ｂは、駆動電圧入力端子ＴＡ２，ＴＡ６に最も近い位置に配置されている正規のドライバ（第２の終端正規ドライバＬＤＲ１ｂ）よりも、さらに駆動電圧入力端子ＴＡ２，ＴＡ６寄りの位置に配置される。すなわち、コンパレータ１８０ｂは、第２の終端正規ドライバＬＤＲ１ｂと駆動電圧入力端子ＴＡ２，ＴＡ６との間の空きスペースに設けられる。これにより、駆動電圧入力端子ＴＡ２，ＴＡ６からコンパレータ１８０ｂに至るまでの配線長が短くなり、寄生容量の影響を低減することができる。
【０３７３】
（第５の実施形態）
８．電子機器
８．１．プロジェクタ
図３７に本実施形態の集積回路装置が適用されたプロジェクタ（電子機器）の構成例を示す。
【０３７４】
プロジェクタ７００（投写型表示装置）は、表示情報出力源７１０、表示情報処理回路７２０、ドライバ６０（表示ドライバ）、液晶パネル１２（広義には電気光学パネル）、クロック発生回路７５０及び電源回路７６０、不揮発性メモリ（退避された補正データを格納する格納部）４２０を含む。
【０３７５】
表示情報出力源７１０は、ＲＯＭ（Read Only Memory）及びＲＡＭ（Random Access Memory）、光ディスク装置等のメモリ、画像信号を同調して出力する同調回路等を含み、クロック発生回路７５０からのクロック信号に基づいて、所定フォーマットの画像信号等の表示情報を表示情報処理回路７２０に出力する。
【０３７６】
表示情報処理回路７２０は、増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、或いはクランプ回路等を含むことができる。ドライバ６０は、走査ドライバ（ゲートドライバ）及びデータドライバ（ソースドライバ）を含み、液晶パネル１２（電気光学パネル）を駆動する。電源回路７６０は、上述の各回路に電力を供給する。
【０３７７】
本発明の集積回路装置を使用することによって、より高精細な、多出力・多階調の電気光学装置を実現できる。また、電子機器の表示性能が向上し、また、表示性能に関する信頼性が向上する。
【０３７８】
８．２．ＰＤＡ
図３８に、本実施形態の集積回路装置が適用されたＰＤＡ（電子機器）の構成例を示す。
ＰＤＡ９００（Personal Digital Assistants）は、カメラモジュール９１０、変復調部９５０、表示コントローラ４０、ホスト９４０（ホストコントローラ、ＣＰＵ）、操作入力部９７０、ドライバ６０（表示ドライバ）、電源回路５０、液晶パネル１２（電気光学パネル）、不揮発性メモリ（退避された補正データを格納する格納部）４２０を含む。
【０３７９】
カメラモジュール９１０は、ＣＣＤカメラを含み、ＣＣＤカメラで撮像した画像のデータを、例えばＹＵＶフォーマットで表示コントローラ４０に供給する。
【０３８０】
ドライバ６０は、走査ドライバ３８（ゲートドライバ）、データドライバ２０（ソースドライバ）を含む。走査ドライバ３８は、液晶パネル１２の有する複数の走査線（ゲート線）を駆動する。データドライバ２０は、液晶パネル１２の有する複数のデータ線（ソース線）を駆動する。
【０３８１】
表示コントローラ４０は、データドライバ２０に対して例えばＲＧＢフォーマットの階調データを供給し、走査ドライバ３８に対して例えば水平同期信号を供給する。
【０３８２】
電源回路５０は、データドライバ２０及びゲートドライバ３８に駆動用の電源電圧を供給する。また表示パネル１２の対向電極に、対向電極電圧ＶＣＯＭを供給する。
【０３８３】
ホスト９４０は、表示コントローラ４０を制御する。またホスト９４０は、アンテナ９６０を介して受信された変調信号を、変復調部９５０で復調して階調データを生成した後、表示コントローラ４０に供給する。ホスト９４０は、カメラモジュール９１０で生成された階調データを変復調部９５０で変調した後、アンテナ９６０を介して他の通信装置への送信を指示する。さらにホスト９４０は、操作入力部９７０からの操作情報に基づいて階調データの送受信処理、カメラモジュール９１０の撮像、表示パネル１２の表示処理を行う。
【０３８４】
本発明の集積回路装置を使用することによって、より高精細な、多出力・多階調の電気光学装置を実現できる。また、電子機器の表示性能が向上し、また、表示性能に関する信頼性が向上する。
【０３８５】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語と共に記載された用語（電気光学パネル、反転入力端子、非反転入力端子、階調電圧、ＶＧＭＨ、ＶＧＭＬ等）は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また基準電圧生成回路、選択回路、サンプルホールド部、データ線駆動回路、階調生成アンプ、駆動アンプ、電気光学装置、電子機器等の構成、動作も本実施形態で説明したものに限定に限定されず、種々の変形実施が可能である。
【図面の簡単な説明】
【０３８６】
【図１】第１の実施形態にかかる集積回路装置の構成例を示す図
【図２】図２（Ａ）は、補正データ演算モードにおけるデータ線駆動電圧の電圧波形例を示す図、図２（Ｂ）は、補正データ演算モードにおける比較結果の電圧波形例を示す図
【図３】液晶表示装置の構成例を示す図
【図４】データドライバの構成例を示す図
【図５】マルチプレクス駆動におけるデータ線の電圧波形例を示す図
【図６】補正データ演算モードにおけるデータ線の電圧波形例を示す図
【図７】修正係数の説明図
【図８】第１の実施形態の詳細な構成例を示す図
【図９】１Ｈモードの信号波形例を示す図
【図１０】バーストモードの信号波形例を示す図
【図１１】制御部、補正データ演算部の詳細な構成例を示す図
【図１２】補正データ演算部の制御フロー例を示す図
【図１３】補正データ演算部の制御フローの変形例を示す図
【図１４】本実施形態のレイアウト配置例を示す図
【図１５】第２の実施形態にかかる集積回路装置の、補正データの退避に関係する部分の回路構成を示す図
【図１６】補正データの読み出し（退避）動作例を示すフロー図
【図１７】第２の実施形態にかかる集積回路装置の具体的な回路構成の一例を示す図
【図１８】図１７に示される集積回路装置におけるデータ退避動作のタイミングを示すタイミング図
【図１９】ホスト（ＣＰＵ）とホストインタフェースとの間の制御信号やデータの受け渡しのタイミングを示すタイミング図
【図２０】低速信号を高速信号に変換する変換回路の構成例を示す図
【図２１】図２１は、低速信号、高速クロックならびに高速信号のタイミングの一例を示すタイミング図
【図２２】補正データを上位装置から集積回路装置に入力して、補正データレジスタに書き込むための構成の一例を示す図
【図２３】図２３（Ａ），図２３（Ｂ）は、補正データを、初期画面の画像データと共に集積回路装置に入力する例を示す図
【図２４】図２４（Ａ），図２４（Ｂ）は、正極性用の補正データと負極性用補正データとを使い分ける例を示す図
【図２５】図２５（Ａ），図２５（Ｂ）は、正極性用の補正データおよび負極性用の補正データを、上位装置から集積回路装置に入力するための態様を示す図
【図２６】画像データの補正を上位装置内で行う例を示す図
【図２７】液晶パネル（電気光学パネル）のデータ線を、カスケード接続された複数の集積回路装置によって駆動するための電気光学装置の構成例を示す図
【図２８】隣接する集積回路装置間の駆動電圧の偏差補正の概要を説明するための図
【図２９】隣接するＩＣ間の駆動電圧の偏差を補正するための手順の一例を説明するための図
【図３０】隣接するＩＣ間の駆動電圧の偏差を補正するための手順の他の例を説明するための図
【図３１】隣接するＩＣ間の駆動電圧の偏差補正のための構成のバリエーションの一例を示す図
【図３２】隣接するＩＣ間の駆動電圧の偏差補正のための構成のバリエーションの他の例を示す図
【図３３】隣接するＩＣ間の駆動電圧の偏差補正のための構成のバリエーションの他の例を示す図
【図３４】隣接するＩＣ間の駆動電圧の偏差補正のための構成のバリエーションの他の例を示す図
【図３５】隣接するＩＣ間の駆動電圧の偏差補正のための構成のバリエーションの他の例を示す図
【図３６】隣接するＩＣ間の駆動電圧の偏差補正のための構成のバリエーションの他の例を示す図
【図３７】プロジェクタの構成例を示す図
【図３８】ＰＤＡの構成例を示す図
【符号の説明】
【０３８７】
１２  電気光学パネル、２０  データドライバ、２２  シフトレジスタ、
２４  ラインラッチ、２８  多重化回路、３０  基準電圧発生回路、３２  ＤＡＣ、
３４  データ線駆動回路、３６  マルチプレクス駆動制御部、３８  走査ドライバ、
４０  表示コントローラ、５０  電源回路、６０  ドライバ、１００  制御部、
１０２  補正データ演算部、１２０  選択回路、
１４０−１〜１４０−ｎ  第１〜第ｎのデータ線駆動回路、
１６０−１〜１６０−ｎ  第１〜第ｎの補正回路、１８０  コンパレータ、
２００  カウンタ部、２０２  インデックスカウンタ、２０４  測定スタートカウンタ、
２０６  測定期間カウンタ、２０８  インターバルカウンタ、
２１０  測定用データカウンタ、２２０  レジスタ部、２２２  インデックスレジスタ、
２２４  測定スタートレジスタ、２２６  測定期間レジスタ、
２２８  インターバルレジスタ、２３０  補正演算用データレジスタ、
２３７  第１のバッファ（第１ラッチ）、２３９  第２のバッファ（第２ラッチ）、
２３８  コマンドデコーダ、２４０  シーケンサ、２４１  補正シーケンサ、
２４３  画像処理部、２４５  内部レジスタ群、２４７  ステータスレジスタ、
２６０  エッジ検出部、２８０  処理部、３００ａ  ホストインタフェース（Ｉ／Ｆ）、
３００ｂ  画像インタフェース（Ｉ／Ｆ）、３５０  画像シフトレジスタ、
３５２  画像データレジスタ、３５４  補正シフトレジスタ、
３５６（ＣＤＲ）  補正データレジスタ、
ＳＷＱｎ  補正データ読み出しスイッチ（第１のスイッチ）、
ＣＤＢＵＳ  補正データ読み出しバス、ＲＢＦ  読み出しバッファ、
４００  ＣＰＵ（ホスト）、４１０  ＬＣＤＣ（表示コントローラ）、
４２０  メモリ（不揮発性メモリ、ＨＤＤ等）、
ＬＤＲｎ  単位バッファ（ユニットバッファ）、７００  プロジェクタ、
７１０  表示情報出力源、７２０  表示情報処理回路、７５０  クロック発生回路、
７６０  電源回路、９００  ＰＤＡ、９１０  カメラモジュール、９４０  ホスト、
９５０  変復調部、９７０  操作入力部、ＶＰ  コンパレータ基準電圧、
ＣＰＱ  比較結果、ＭＤ  測定用データ、ＣＤ１〜ＣＤｎ  補正データ、
ＰＤ１〜ＰＤｎ  画像データ、ＰＣＤ１〜ＰＣＤｎ  補正処理後の画像データ、
ＭＧＤ１〜ＭＧＤｋ  測定用階調データ、Ｓ１〜Ｓｎ  データ線駆動電圧供給線、
ＳＶ１〜ＳＶｎ  データ線駆動電圧、Ｖｓｙｎｃ  垂直同期信号、
Ｈｓｙｎｃ  水平同期信号、Ｄｃｌｋ（ＤＣＫ）  ドットクロック、
ＫＢＵＳ  補正データバス、ＧＢＵＳ  画像データバス、
ＧＬ  画像データ入力線（画像データ入力バス）、
ＴＡ１（ＴＡ５）  駆動電圧出力端子（第１端子）、
ＴＡ２（ＴＡ６）  駆動電圧入力端子（第２端子）、
ＴＡ３  比較結果信号出力端子（第３端子）、
ＴＡ４  比較結果信号入力端子（第４端子）、
ＤＭＲ１，ＤＭＲ２  ダミードライバ
【図１】
2010091825.tif 000003
【図２】
2010091825.tif 000004
【図３】
2010091825.tif 000005
【図４】
2010091825.tif 000006
【図５】
2010091825.tif 000007
【図６】
2010091825.tif 000008
【図７】
2010091825.tif 000009
【図８】
2010091825.tif 000010
【図９】
2010091825.tif 000011
【図１０】
2010091825.tif 000012
【図１１】
2010091825.tif 000013
【図１２】
2010091825.tif 000014
【図１３】
2010091825.tif 000015
【図１４】
2010091825.tif 000016
【図１５】
2010091825.tif 000017
【図１６】
2010091825.tif 000018
【図１７】
2010091825.tif 000019
【図１８】
2010091825.tif 000020
【図１９】
2010091825.tif 000021
【図２０】
2010091825.tif 000022
【図２１】
2010091825.tif 000023
【図２２】
2010091825.tif 000024
【図２３】
2010091825.tif 000025
【図２４】
2010091825.tif 000026
【図２５】
2010091825.tif 000027
【図２６】
2010091825.tif 000028
【図２７】
2010091825.tif 000029
【図２８】
2010091825.tif 000030
【図２９】
2010091825.tif 000031
【図３０】
2010091825.tif 000032
【図３１】
2010091825.tif 000033
【図３２】
2010091825.tif 000034
【図３３】
2010091825.tif 000035
【図３４】
2010091825.tif 000036
【図３５】
2010091825.tif 000037
【図３６】
2010091825.tif 000038
【図３７】
2010091825.tif 000039
【図３８】
2010091825.tif 000040