(57)【要約】【課題】  シリコン基板および該シリコン基板上に設けられた低誘電率膜と配線との積層構造からなる低誘電率膜配線積層構造部を備えた半導体装置において、低誘電率膜が剥離しにくいようにする。【解決手段】  シリコン基板１の上面の周辺部を除く領域には低誘電率膜４と配線５との積層構造からなる低誘電率膜配線積層構造部３が設けられている。低誘電率膜配線積層構造部３の周側面は封止膜１５によって覆われている。これにより、低誘電率膜４が剥離しにくい構造となっている。この場合、シリコン基板１の下面には、該下面をクラック等から保護するために、下層保護膜１８が設けられている。【選択図】      図１
2010283367.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウエハの一面上に、比誘電率が３．０以下である低誘電率膜と配線とが積層された低誘電率膜配線積層構造部が形成され、ダイシングストリートおよびその両側の領域以外の領域における前記低誘電率膜配線積層構造部上に絶縁膜が形成され、前記絶縁膜上に電極用接続パッド部が前記低誘電率膜配線積層構造部の最上層の配線の接続パッド部に接続されて形成され、前記電極用接続パッド部上に外部接続用バンプ電極が形成されたものを準備する工程と、
前記ダイシングストリート上およびその両側の領域における前記低誘電率膜配線積層構造部をレーザビームを照射することにより除去して、前記低誘電率膜配線積層構造部の側面および前記半導体ウエハの上面を露出する第１の溝を形成する工程と、
前記第１の溝を介して露出された前記半導体ウエハの中央部にハーフカットにより第２の溝を形成する工程と、
前記第１、第２の溝内および前記絶縁膜上における前記外部接続用バンプ電極の周囲に有機樹脂からなる封止膜を形成する工程と、
前記半導体ウエハの下面側を研削して該半導体ウエハの厚さを薄くする工程と、
少なくとも前記半導体ウエハの下面に有機樹脂からなる下層保護膜を形成する工程と、
少なくとも前記封止膜を前記第１、第２の溝内の中央部の前記ダイシングストリートに沿って切断して、個々の半導体装置を複数個得る工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の発明において、前記低誘電率膜のガラス転移温度は４００℃以上であることを特徴とする半導体装置の製造方法。
【請求項３】
請求項１に記載の発明において、前記半導体ウエハの下面側を研削する工程は、少なくとも前記第２の溝内に形成された前記封止膜が露出するまで行なうことを特徴とする半導体装置の製造方法。
【請求項４】
請求項３に記載の発明において、前記下層保護膜の形成は、前記半導体ウエハの下面および前記封止膜の露出面に樹脂テープを貼り付けることにより行なうことを特徴とする半導体装置の製造方法。
【請求項５】
請求項１に記載の発明において、前記半導体ウエハの下面側を研削する工程は、前記第２の溝内に形成された前記封止膜が露出しない程度に行なうことを特徴とする半導体装置の製造方法。
【請求項６】
請求項５に記載の発明において、前記下層保護膜の形成は、前記半導体ウエハの下面に樹脂テープを貼り付けることにより行なうことを特徴とする半導体装置の製造方法。
【請求項７】
請求項５に記載の発明において、前記封止膜を切断する工程は、前記ダイシングストリートに沿って前記半導体ウエハおよび前記下層保護膜を切断する工程を含むことを特徴とする半導体装置の製造方法。
【請求項８】
請求項５に記載の発明において、前記半導体ウエハの下面側を研削する工程後に、前記第２の溝およびその両側における前記半導体ウエハの下面側から少なくとも前記第２の溝内に形成された前記封止膜が露出するまでのストレート状の第３の溝を形成する工程を有することを特徴とする半導体装置の製造方法。
【請求項９】
請求項５に記載の発明において、前記半導体ウエハの下面側を研削する工程後に、前記第２の溝およびその両側における前記半導体ウエハの下面側から少なくとも前記第２の溝内に形成された前記封止膜の途中に達するまでの断面逆Ｖ字状の第３の溝を形成する工程を有することを特徴とする半導体装置の製造方法。
【請求項１０】
請求項８または９に記載の発明において、前記下層保護膜を形成する工程は、前記第３の溝内に下層保護膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１１】
請求項１０に記載の発明において、前記下層保護膜を形成する工程は、前記第３の溝内を含む前記半導体ウエハの下面に樹脂テープを貼り付けることにより行なうことを特徴とする半導体装置の製造方法。
【請求項１２】
請求項８または９に記載の発明において、前記封止膜を切断する工程は、前記ダイシングストリートに沿って前記下層保護膜を切断する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１に記載の発明において、前記電極用接続パッド部を形成する工程は、前記絶縁膜上に前記電極用接続パッド部を有する上層配線を形成する工程であることを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１３に記載の発明において、前記外部接続用バンプ電極は、前記上層配線の接続パッド部上に形成された柱状電極であることを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１４に記載の発明において、前記保護膜を形成する工程後に、前記柱状電極上に半田ボールを形成する工程を有することを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１に記載の発明において、前記低誘電率膜は、Ｓｉ−Ｏ結合とＳｉ−Ｈ結合を有するポリシロキサン系材料、Ｓｉ−Ｏ結合とＳｉ−ＣＨ3 結合を有するポリシロキサン系材料、炭素添加酸化シリコン、有機ポリマー系のｌｏｗ−ｋ材料のいずれかを含み、あるいは、フッ素添加酸化シリコン、ボロン添加酸化シリコン、酸化シリコンのいずれかであってポーラス型のものを含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は半導体装置の製造方法に関する。
【背景技術】
【０００２】
携帯型電子機器等に代表される小型の電子機器に搭載される半導体装置として、半導体基板とほぼ同じ大きさ（サイズ＆ディメンション）を有するＣＳＰ（Chip Size Package）が知られている。ＣＳＰの中でも、ウエハ状態でパッケージングを完成させ、ダイシングにより個々の半導体装置に分離されたものは、ＷＬＰ（Wafer Level Package）とも言われている。
【０００３】
従来のこのような半導体装置では、半導体基板に形成された接続パッドを覆う絶縁膜の上面に配線が延出され、延出された配線の一端に形成された接続パッド部上面に多数の柱状電極が設けられ、絶縁膜の上面における柱状電極間に配線を覆って封止膜が形成されている。封止膜はその上面が柱状電極の上面と面一となるように設けられ、柱状電極の上面に半田ボールが設けられている。
【０００４】
ところで、上記のような半導体装置には、半導体基板の一面上に形成された集積回路に、層間絶縁膜と配線との積層構造からなる層間絶縁膜配線積層構造部を設けたものがある。この場合、微細化に伴って層間絶縁膜配線積層構造部の配線間の間隔が小さくなると、当該配線間の容量が大きくなり、当該配線を伝わる信号の遅延が増大してしまう。
【０００５】
この点を改善するために、層間絶縁膜の材料として、誘電率が層間絶縁膜の材料として一般的に用いられている酸化シリコンの誘電率４．２〜４．０よりも低いｌｏｗ−ｋ材料等と言われる低誘電率材料が注目されている。ｌｏｗ−ｋ材料としては、酸化シリコン（ＳｉＯ２）に炭素（Ｃ）をドープしたＳｉＯＣやさらにＨを含むＳｉＯＣＨ等が挙げられる。また、誘電率をさらに低くするため、空気を含んだポーラス（多孔性）型の低誘電率膜の検討も行われている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−３４９４６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述した低誘電率膜を備えた半導体装置では、特に、中空構造を有するポーラス型の低誘電率膜に代表されるように、機械的強度が低く、また水分の影響を受けやすく、ひいては下地層から剥離しやすいという問題がある。
【０００８】
そこで、この発明は、低誘電率膜の剥離を大幅に改善することができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
請求項１に記載の発明に係る半導体装置の製造方法は、半導体ウエハの一面上に、比誘電率が３．０以下である低誘電率膜と配線とが積層された低誘電率膜配線積層構造部が形成され、ダイシングストリートおよびその両側の領域以外の領域における前記低誘電率膜配線積層構造部上に絶縁膜が形成され、前記絶縁膜上に電極用接続パッド部が前記低誘電率膜配線積層構造部の最上層の配線の接続パッド部に接続されて形成され、前記電極用接続パッド部上に外部接続用バンプ電極が形成されたものを準備する工程と、前記ダイシングストリート上およびその両側の領域における前記低誘電率膜配線積層構造部をレーザビームを照射することにより除去して、前記低誘電率膜配線積層構造部の側面および前記半導体ウエハの上面を露出する第１の溝を形成する工程と、前記第１の溝を介して露出された前記半導体ウエハの中央部にハーフカットにより第２の溝を形成する工程と、前記第１、第２の溝内および前記絶縁膜上における前記外部接続用バンプ電極の周囲に有機樹脂からなる封止膜を形成する工程と、前記半導体ウエハの下面側を研削して該半導体ウエハの厚さを薄くする工程と、少なくとも前記半導体ウエハの下面に有機樹脂からなる下層保護膜を形成する工程と、少なくとも前記封止膜を前記第１、第２の溝内の中央部の前記ダイシングストリートに沿って切断して、個々の半導体装置を複数個得る工程と、を有することを特徴とする半導体装置の製造方法。
請求項２に記載の発明に係る半導体装置の製造方法は、請求項１に記載の発明において、前記低誘電率膜のガラス転移温度は４００℃以上であることを特徴とするものである。
請求項３に記載の発明に係る半導体装置の製造方法は、請求項１に記載の発明において、前記半導体ウエハの下面側を研削する工程は、少なくとも前記第２の溝内に形成された前記封止膜が露出するまで行なうことを特徴とするものである。
請求項４に記載の発明に係る半導体装置の製造方法は、請求項３に記載の発明において、前記下層保護膜の形成は、前記半導体ウエハの下面および前記封止膜の露出面に樹脂テープを貼り付けることにより行なうことを特徴とするものである。
請求項５に記載の発明に係る半導体装置の製造方法は、請求項１に記載の発明において、前記半導体ウエハの下面側を研削する工程は、前記第２の溝内に形成された前記封止膜が露出しない程度に行なうことを特徴とするものである。
請求項６に記載の発明に係る半導体装置の製造方法は、請求項５に記載の発明において、前記下層保護膜の形成は、前記半導体ウエハの下面に樹脂テープを貼り付けることにより行なうことを特徴とするものである。
請求項７に記載の発明に係る半導体装置の製造方法は、請求項５に記載の発明において、前記封止膜を切断する工程は、前記ダイシングストリートに沿って前記半導体ウエハおよび前記下層保護膜を切断する工程を含むことを特徴とするものである。
請求項８に記載の発明に係る半導体装置の製造方法は、請求項５に記載の発明において、前記半導体ウエハの下面側を研削する工程後に、前記第２の溝およびその両側における前記半導体ウエハの下面側から少なくとも前記第２の溝内に形成された前記封止膜が露出するまでのストレート状の第３の溝を形成する工程を有することを特徴とするものである。
請求項９に記載の発明に係る半導体装置の製造方法は、請求項５に記載の発明において、前記半導体ウエハの下面側を研削する工程後に、前記第２の溝およびその両側における前記半導体ウエハの下面側から少なくとも前記第２の溝内に形成された前記封止膜の途中に達するまでの断面逆Ｖ字状の第３の溝を形成する工程を有することを特徴とするものである。
請求項１０に記載の発明に係る半導体装置の製造方法は、請求項８または９に記載の発明において、前記下層保護膜を形成する工程は、前記第３の溝内に下層保護膜を形成する工程を含むことを特徴とするものである。
請求項１１に記載の発明に係る半導体装置の製造方法は、請求項１０に記載の発明において、前記下層保護膜を形成する工程は、前記第３の溝内を含む前記半導体ウエハの下面に樹脂テープを貼り付けることにより行なうことを特徴とするものである。
請求項１２に記載の発明に係る半導体装置の製造方法は、請求項８または９に記載の発明において、前記封止膜を切断する工程は、前記ダイシングストリートに沿って前記下層保護膜を切断する工程を含むことを特徴とするものである。
請求項１３に記載の発明に係る半導体装置の製造方法は、請求項１に記載の発明において、前記電極用接続パッド部を形成する工程は、前記絶縁膜上に前記電極用接続パッド部を有する上層配線を形成する工程であることを特徴とするものである。
請求項１４に記載の発明に係る半導体装置の製造方法は、請求項１３に記載の発明において、前記外部接続用バンプ電極は、前記上層配線の接続パッド部上に形成された柱状電極であることを特徴とするものである。
請求項１５に記載の発明に係る半導体装置の製造方法は、請求項１４に記載の発明において、前記保護膜を形成する工程後に、前記柱状電極上に半田ボールを形成する工程を有することを特徴とするものである。
請求項１６に記載の発明に係る半導体装置の製造方法は、請求項１に記載の発明において、前記低誘電率膜は、Ｓｉ−Ｏ結合とＳｉ−Ｈ結合を有するポリシロキサン系材料、Ｓｉ−Ｏ結合とＳｉ−ＣＨ3 結合を有するポリシロキサン系材料、炭素添加酸化シリコン、有機ポリマー系のｌｏｗ−ｋ材料のいずれかを含み、あるいは、フッ素添加酸化シリコン、ボロン添加酸化シリコン、酸化シリコンのいずれかであってポーラス型のものを含むことを特徴とするものである。
【発明の効果】
【００１０】
この発明によれば、半導体基板上の周辺部を除く領域に比誘電率が３．０以下である低誘電率膜と配線との積層構造からなる低誘電率膜配線積層構造部を設け、この低誘電率膜配線積層構造部の側面を封止膜によって覆っているので、低誘電率膜の剥離を大幅に改善することができる。この場合、半導体基板の下面に有機樹脂からなる下層保護膜を設けているのは、半導体基板の下面をクラック等から保護するためである。
【図面の簡単な説明】
【００１１】
【図１】この発明の第１実施形態としての半導体装置の断面図。
【図２】図１に示す半導体装置の製造方法の一例において、当初準備したものの断面図。
【図３】図２に続く工程の断面図。
【図４】図３に続く工程の断面図。
【図５】図４に続く工程の断面図。
【図６】図５に続く工程の断面図。
【図７】図６に続く工程の断面図。
【図８】図７に続く工程の断面図。
【図９】図８に続く工程の断面図。
【図１０】図９に続く工程の断面図。
【図１１】図１０に続く工程の断面図。
【図１２】図１１に続く工程の断面図。
【図１３】この発明の第２実施形態としての半導体装置の断面図。
【図１４】図１３に示す半導体装置の製造方法の一例において、所定の工程の断面図。
【図１５】図１４に続く工程の断面図。
【図１６】図１５に続く工程の断面図。
【図１７】図１６に続く工程の断面図。
【図１８】この発明の第３実施形態としての半導体装置の断面図。
【図１９】図１８に示す半導体装置の製造方法の一例において、所定の工程の断面図。
【図２０】図１９に続く工程の断面図。
【図２１】図２０に続く工程の断面図。
【図２２】この発明の第４実施形態としての半導体装置の断面図。
【図２３】図２２に示す半導体装置の製造方法の一例において、所定の工程の断面図。
【図２４】図２３に続く工程の断面図。
【図２５】図２４に続く工程の断面図。
【図２６】この発明の第５実施形態としての半導体装置の断面図。
【図２７】図２６に示す半導体装置の製造方法の一例において、当初準備したものの断面図。
【図２８】図２７に続く工程の断面図。
【図２９】この発明の第６実施形態としての半導体装置の断面図。
【発明を実施するための形態】
【００１２】
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の断面図を示す。この半導体装置はシリコン基板（半導体基板）１を備えている。シリコン基板１の上面には所定の機能の集積回路、特に、トランジスタ、ダイオード、抵抗、コンデンサ等の素子（図示せず）が設けられ、上面周辺部には、上記集積回路の各素子に接続されたアルミニウム系金属等からなる接続パッド２が設けられている。接続パッド２は２個のみを図示するが実際にはシリコン基板上の上面に多数されている。
【００１３】
シリコン基板１の上面において接続パッド２の外側の周辺部を除く領域には上記集積回路の各素子を接続するための低誘電率膜配線積層構造部３が設けられている。低誘電率膜配線積層構造部３は、複数層例えば４層の低誘電率膜４と同数層の銅やアルミニウム系金属等からなる配線５とが交互に積層された構造となっている。
【００１４】
低誘電率膜４の材料としては、Ｓｉ−Ｏ結合とＳｉ−Ｈ結合を有するポリシロキサン系材料（ＨＳＱ：Hydrogen silsesquioxane、比誘電率３．０）、Ｓｉ−Ｏ結合とＳｉ−ＣＨ3 結合を有するポリシロキサン系材料（ＭＳＱ：Methyl silsesquioxane、比誘電率２．７〜２．９）、炭素添加酸化シリコン（ＳｉＯＣ：Carbon doped silicon oxide、比誘電率２．７〜２．９）、有機ポリマー系のｌｏｗ−ｋ材料等が挙げられ、比誘電率が３．０以下でガラス転移温度が４００℃以上であるものを用いることができる。
【００１５】
有機ポリマー系のｌｏｗ−ｋ材料としては、Dow Chemical社製の「ＳｉＬＫ（比誘電率２．６）」、Honeywell Electronic Materials社製の「ＦＬＡＲＥ（比誘電率２．８）」等が挙げられる。ここで、ガラス転移温度が４００℃以上であるということは、後述する製造工程における温度に十分に耐え得るようにするためである。なお、上記各材料のポーラス型も用いることができる。
【００１６】
また、低誘電率膜４の材料としては、以上のほかに、通常の状態における比誘電率が３．０よりも大きいが、ポーラス型とすることにより、比誘電率が３．０以下でガラス転移温度が４００℃以上であるものを用いることができる。例えば、フッ素添加酸化シリコン（ＦＳＧ：Fluorinated Silicate Glass、比誘電率３．５〜３．７）、ボロン添加酸化シリコン（ＢＳＧ：Boron-doped Silicate Glass、比誘電率３．５）、酸化シリコン（比誘電率４．０〜４．２）である。
【００１７】
低誘電率膜配線積層構造部３において、各層の配線５は層間で互いに接続されている。最下層の配線５の一端部は、最下層の低誘電率膜４に設けられた開口部６を介して接続パッド２に接続されている。最上層の配線５の接続パッド部５ａは最上層の低誘電率膜４の上面周辺部に配置されている。
【００１８】
最上層の配線５および最上層の低誘電率膜４の上面には酸化シリコン等の無機材料からなるパッシベーション膜（絶縁膜）７が設けられている。最上層の配線５の接続パッド部５ａに対応する部分におけるパッシベーション膜７には開口部８が設けられている。パッシベーション膜７の上面にはポリイミド系樹脂等の有機樹脂からなる上層保護膜（絶縁膜）９が設けられている。パッシベーション膜７の開口部８に対応する部分における上層保護膜９には開口部１０が設けられている。
【００１９】
上層保護膜９の上面には上層配線１１が設けられている。上層配線１１は、上層保護膜９の上面に設けられた銅等からなる下地金属層１２と、下地金属層１２の上面に設けられた銅からなる上部金属層１３との２層構造となっている。上層配線１１の一端部は、パッシベーション膜７および上層保護膜９の開口部８、１０を介して最上層の配線５の接続パッド部５ａに接続されている。
【００２０】
上層配線１１の接続パッド部（電極用接続パッド部）上面には銅からなる柱状電極（外部接続用バンプ電極）１４が設けられている。シリコン基板１、低誘電率膜配線積層構造部３、パッシベーション７および上層保護膜９の周側面および上層配線１１を含む上層保護膜９の上面にはエポキシ系樹脂等の有機樹脂からなる封止膜１５がその上面が柱状電極１４の上面よりも高くなるように設けられている。したがって、柱状電極１４上における封止膜１５には開口部１６が設けられている。封止膜１５の開口部１６内およびその上側には半田ボール１７が柱状電極１４の上面に接続されて設けられている。
【００２１】
ここで、低誘電率膜配線積層構造部３およびパッシベーション７の側面は、実質的に一面を形成し、封止膜１５によって覆われている。上層保護膜９の側面はパッシベーション７の側面よりも内側に配置されている。シリコン基板１の周側面に設けられた封止膜１５の下面はシリコン基板１の下面と面一となっている。シリコン基板１の下面およびシリコン基板１の周側面に設けられた封止膜１５の下面にはエポキシ系樹脂等の有機樹脂からなる下層保護膜１８が設けられている。
【００２２】
以上のように、この半導体装置では、シリコン基板１上の周辺部を除く領域に低誘電率膜４と配線５との積層構造からなる低誘電率膜配線積層構造部３を設け、低誘電率膜配線積層構造部３およびパッシベーション膜７の側面を封止膜１５によって覆っているので、シリコン基板１から低誘電率膜配線積層構造部３が剥離しにくい構造とすることができる。また、シリコン基板１の下面およびシリコン基板１の周側面に設けられた封止膜１５の下面を下層保護膜１８によって覆っているので、シリコン基板１の下面をクラック等から保護することができる。
【００２３】
次に、この半導体装置の製造方法の一例について説明する。まず、図２に示すように、ウエハ状態のシリコン基板（以下、半導体ウエハ２１という）上に、接続パッド２と、各４層の低誘電率膜４および配線５と、パッシベーション膜７と、上層保護膜９と、下地金属層１２および上部金属層１３からなる２層構造の上層配線１１と、柱状電極１４とが設けられたものを準備する。
【００２４】
この場合、半導体ウエハ２１の厚さは、図１に示すシリコン基板１の厚さよりもある程度厚くなっている。低誘電率膜４の材料としては、上記のようなものが挙げられ、ポーラス型となったものを含めて、比誘電率が３．０以下でガラス転移温度が４００℃以上であるものを用いることができる。柱状電極１４の高さは、図１に示す柱状電極１４の高さよりもある程度高くなっている。図２において、符号２２で示す領域はダイシングストリートに対応する領域であり、ダイシングストリート２２およびその両側の領域における上層保護膜９には開口部２３が形成されている。
【００２５】
上層保護膜９の開口部２３は、ポリイミド系あるいはエポキシ系等の有機樹脂をスピンコート法またはスクリーン法等によりパッシベーション膜７上全面に成膜し、フォトリソグラフィ法等を用いて形成されるものであり、平面視では、各デバイス領域（ダイシングストリート２２の各内側領域）の周囲を囲む枠状形状を有する。
【００２６】
次に、図３に示すように、レーザビームを照射するレーザ加工により、上層保護膜９の開口部２３内においてダイシングストリート２２およびその両側の領域におけるパッシベーション膜７および４層の低誘電率膜４に第１の溝２４を形成する。第１の溝２４は上層保護膜９の開口部２３よりも幅狭に形成されており、上層保護膜９の開口部２３と同様、平面視では、各デバイス領域の周囲を囲んでパッシベーション膜７の側面よりも外側に枠状に設けられている。
【００２７】
そして、この状態では、半導体ウエハ２１上に積層された４層の低誘電率膜４およびパッシベーション膜７が第１の溝２４により分離されることにより、低誘電率膜配線積層構造部３が形成されている。また、パッシベーション膜７および低誘電率膜配線積層構造部３の側面は実質的に一面を形成している。
【００２８】
ここで、低誘電率膜４は脆いため、ブレードにより切断して第１の溝２４を形成する場合には、切断面において低誘電率膜４に多数の切欠け、破損が生じてしまうので、第１の溝２４の形成はレーザビームの照射により低誘電率膜４を切断する方法が推奨される。レーザビームの照射により第１の溝２４を形成する場合、レーザビームがシリコン基板１の上面に照射されるとシリコン基板１の上面が溶融し、この溶融したものがシリコン基板１から跳ね上がってからシリコン基板１上に落下するため、第１の溝２４の底面は凹凸面２４ａとなる。すなわち、低誘電率膜配線積層構造部３の周囲における半導体ウエハ２１の上面は、第１の溝２４を介して露出され、且つ、凹凸面２４ａとなる。
【００２９】
ところで、上記実施形態では、パッシベーション膜７上全面に上層保護膜９を形成し、この上層保護膜９をパターニングして開口部２３を形成した後の図２に図示された状態において、低誘電率膜配線積層構造部３にレーザビームを照射して、第１の溝２４を形成する方法を説明したが、この場合、パッシベーション膜７上全面に上層保護膜９を形成し、この上層保護膜９をパターニングしない状態で、レーザビームを照射して、上層保護膜９、パッシベーション膜７および低誘電率膜配線積層構造部３に一遍に第１の溝２４を形成する方法とすることが考えられる。
【００３０】
しかしながら、上層保護膜９の材料が、ポリイミド系樹脂等のように、レーザエネルギーを吸収しやすく、レーザビームの照射で切断しにくいものである場合には、好ましくない。この点では、上層保護膜９にはフォトリソグラフィ技術を用いて開口部２３を予め形成しておく方が好ましい。
【００３１】
次に、図４に示すように、ダイシングブレード２５を準備する。このダイシングブレード２５は円盤状の砥石からなり、その刃先の断面形状はほぼコ字形状となっており、その厚さはダイシングストリート２２の幅よりも大きくて第１の溝２４の幅よりも小さい厚さとなっている。そして、このダイシングブレード２５を用いて、ダイシングストリート２２およびその両側における半導体ウエハ２１の上面側から半導体ウエハ２１の途中までハーフカットし、ストレート状の第２の溝２６を形成する。
【００３２】
次に、図５に示すように、スクリーン印刷法、スピンコート法等により、上層配線１１および柱状電極１４を含む上層保護膜９の上面、上層保護膜９の開口部２３を介して露出されたパッシベーション７の上面および第１、第２の溝２４、２６を介して露出された半導体ウエハ２１の上面にエポキシ系樹脂等の有機樹脂からなる封止膜１５をその厚さが柱状電極１４の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極１４の上面は封止膜１５によって覆われている。
【００３３】
次に、封止膜１５の上面側を適宜に研削し、図６に示すように、柱状電極１４の上面を露出させ、且つ、この露出された柱状電極１４の上面を含む封止膜１５の上面を平坦化する。次に、図７に示すように、柱状電極１４の上面を含む封止膜１５の上面に保護テープ２７を貼り付ける。
【００３４】
次に、図８に示すように、半導体ウエハ２１の下面側を少なくとも第２の溝２６内に形成された封止膜１５が露出するまで研削砥石（図示せず）を用いて研削する。すると、半導体ウエハ２１の厚さが薄くなり、且つ、半導体ウエハ２１が個々のシリコン基板１に分離される。この状態では、シリコン基板１および第２の溝２６内に形成された封止膜１５の下面は面一となっている。次に、保護テープ２７を剥離する。なお、保護テープ２７は初めから用いないようにしてもよい。
【００３５】
次に、図９に示すように、シリコン基板１（半導体ウエハ２１）および第２の溝２６内に形成された封止膜１５の下面にエポキシ系樹脂等の有機樹脂からなる下層保護膜１８を形成する。下層保護膜１８の形成方法としては、スクリーン印刷法、スピンコート法等により液状樹脂を塗布するようにしてもよく、あるいは、樹脂テープを貼り付けるようにしてもよい。
【００３６】
次に、図１０に示すように、柱状電極１４の上面側をエッチングして、柱状電極１４上における封止膜１５に開口部１６を形成する。次に、図１１に示すように、封止膜１４の開口部１６内およびその上側に半田ボール１７を柱状電極１４の上面に接続させて形成する。次に、図１２に示すように、封止膜１５および下層保護膜１８を第２の溝２６内の中央部のダイシングストリート２２に沿って切断すると、図１に示す半導体装置が複数個得られる。
【００３７】
ところで、図２に示す当初の半導体ウエハ２１の厚さが比較的厚く、図４に示す第２の溝２６の深さを比較的深くする場合には、ダイシングブレード２５を用いて第２の溝２６を形成している最中において半導体ウエハ２１が割れてしまうおそれがあり、また、封止膜１５を形成するための液状樹脂が第２の溝２６の底部まで確実に充填されないおそれがある。そこで、次に、そのような不都合を解消することができる実施形態について説明する。
【００３８】
（第２実施形態）
図１３はこの発明の第２実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、第２の溝２６の深さを図４に示す場合よりもある程度浅くすることにより、シリコン基板１の周側面下部に突起部３１を設け、この突起部３１の側面を封止膜１５の側面と面一として外部に露出させ、突起部３１を含むシリコン基板１の下面に下層保護膜１８を設けた点である。
【００３９】
次に、この半導体装置の製造方法の一例について説明する。この場合、図３に示す工程後に、図１４に示すように、ダイシングブレード２５を用いて、ダイシングストリート２２およびその両側における半導体ウエハ２１の上面側から半導体ウエハ２１の途中までハーフカットし、ストレート状の第２の溝２６を形成する。この場合、第２の溝２６の深さは、図４に示す場合よりもある程度浅くする。この結果、上記第１実施形態の場合と比較して、ダイシングブレード２５を用いて第２の溝２６を形成している最中において半導体ウエハ２１が割れにくいようにすることができる。
【００４０】
次に、図５に示すような封止膜形成工程、図６に示すような封止膜研削工程、図７に示すような保護テープ貼り付け工程、図８に示すような半導体ウエハ研削工程および保護テープ剥離工程を経ると、図１５に示すものが得られる。ここで、封止膜形成工程では、第２の溝２６の深さが上記第１実施形態の場合よりもある程度浅いので、封止膜１５を形成するための液状樹脂を第２の溝２６の底部まで確実に充填することが可能となる。
【００４１】
また、半導体ウエハ研削工程では、第２の溝２６内に形成された封止膜１５が露出しない程度とする。この結果、半導体ウエハ２１は個々のシリコン基板１に分離されず、第２の溝２６の部分における半導体ウエハ２１が突起部形成部３１ａとして残存される。なお、この場合も、保護テープ２７は初めから用いないようにしてもよい。
【００４２】
次に、図１６に示すように、突起部形成部３１ａを含む半導体ウエハ２１の下面にエポキシ系樹脂等の有機樹脂からなる下層保護膜１８を形成する。この場合も、下層保護膜１８の形成方法としては、スクリーン印刷法、スピンコート法等により液状樹脂を塗布するようにしてもよく、あるいは、樹脂テープを貼り付けるようにしてもよい。
【００４３】
次に、柱状電極１４の上面側をエッチングして、柱状電極１４上における封止膜１５に開口部１６を形成する。次に、封止膜１４の開口部１６内およびその上側に半田ボール１７を柱状電極１４の上面に接続させて形成する。次に、図１７に示すように、封止膜１５、半導体ウエハ２１の突起部形成部３１ａおよび下層保護膜１８を第２の溝２６内の中央部のダイシングストリート２２に沿って切断すると、図１３に示す半導体装置が複数個得られる。
【００４４】
ところで、このようにして得られた半導体装置では、シリコン基板１の突起部３１の側面が封止膜１５の側面と面一であって外部に露出されているので、突起部３１を含むシリコン基板１の側面の保護が不十分となるおそれがある。そこで、次に、そのような不都合を解消することができる実施形態について説明する。
【００４５】
（第３実施形態）
図１８はこの発明の第３実施形態としての半導体装置の断面図を示す。この半導体装置において、図１３に示す半導体装置と異なる点は、突起部３１を含むシリコン基板１の下面周辺部に封止膜１５が露出するまでのストレート状の第３の溝３２を形成することにより、突起部３１を除去し、第３の溝３２内に下層保護膜１８を設けた点である。
【００４６】
次に、この半導体装置の製造方法の一例について説明する。この場合、図１５に示す工程後に、図１９に示すように、ダイシングブレード３３を準備する。このダイシングブレード３３は円盤状の砥石からなり、その刃先の断面形状はほぼコ字形状となっており、その厚さは第２の溝２６の幅よりも大きい厚さとなっている。そして、このダイシングブレード３３を用いて、第２の溝２６およびその両側における図１５に示す突起部形成部３１ａを含む半導体ウエハ２１の下面側にストレート状の第３の溝３２を封止膜１５が露出するまで形成し、突起部形成部３１ａを除去する。
【００４７】
次に、図２０に示すように、第３の溝３２内を含む半導体ウエハ２１の下面にエポキシ系樹脂等の有機樹脂からなる下層保護膜１８を形成する。この場合も、下層保護膜１８の形成方法としては、スクリーン印刷法、スピンコート法等により液状樹脂を塗布するようにしてもよく、あるいは、樹脂テープを貼り付けるようにしてもよい。
【００４８】
次に、図２１に示すように、柱状電極１４の上面側をエッチングして、柱状電極１４上における封止膜１５に開口部１６を形成する。次に、封止膜１４の開口部１６内およびその上側に半田ボール１７を柱状電極１４の上面に接続させて形成する。次に、封止膜１５および下層保護膜１８を第２の溝２６内の中央部のダイシングストリート２２に沿って切断すると、図１８に示す半導体装置が複数個得られる。
【００４９】
このようにして得られた半導体装置では、シリコン基板１の下面周辺部およびシリコン基板１の周側面に設けられた封止膜１５の下部にストレート状の第３の溝３２を設け、第３の溝３２内に下層保護膜１８を設けているので、シリコン基板１の側面下部を下層保護膜１８によって覆うことができ、したがってシリコン基板１の側面の保護を十分とすることができる。
【００５０】
（第４実施形態）
図２２はこの発明の第４実施形態としての半導体装置の断面図を示す。この半導体装置において、図１８に示す半導体装置と異なる点は、第３の溝３２の断面形状を封止膜１５の側面からシリコン基板１の下面に向かうに従って漸次下降する傾斜面とし、第３の溝３２内に下層保護膜１８を設けた点である。
【００５１】
次に、この半導体装置の製造方法の一例について説明する。この場合、図１５に示す工程後に、図２３に示すように、ダイシングブレード３４を準備する。このダイシングブレード３４は円盤状の砥石からなり、その刃先の断面形状はほぼＶ字形状となっている。そして、このダイシングブレード３４を用いて、第２の溝２６およびその両側における図１５に示す突起部形成部３１ａを含む半導体ウエハ２１の下面側に断面ほぼ逆Ｖ字形状の第３の溝３２を封止膜１５の途中に達するまで形成し、突起部形成部３１ａを除去する。
【００５２】
次に、図２４に示すように、第３の溝３２内を含む半導体ウエハ２１の下面にエポキシ系樹脂等の有機樹脂からなる下層保護膜１８を形成する。この場合も、下層保護膜１８の形成方法としては、スクリーン印刷法、スピンコート法等により液状樹脂を塗布するようにしてもよく、あるいは、樹脂テープを貼り付けるようにしてもよい。
【００５３】
次に、図２５に示すように、柱状電極１４の上面側をエッチングして、柱状電極１４上における封止膜１５に開口部１６を形成する。次に、封止膜１４の開口部１６内およびその上側に半田ボール１７を柱状電極１４の上面に接続させて形成する。次に、封止膜１５および下層保護膜１８を第２の溝２６内の中央部のダイシングストリート２２に沿って切断すると、図２２に示す半導体装置が複数個得られる。
【００５４】
このようにして得られた半導体装置では、第３の溝３２の断面形状が封止膜１５の側面からシリコン基板１の下面に向かうに従って漸次下降する傾斜面となっていることにより、シリコン基板１の周側面下部が同様の傾斜面となっているので、シリコン基板１の周側面下部のクラック等に対する耐性が向上し、取り扱い時の安全性をより一層向上することができる。
【００５５】
（第５実施形態）
図２６はこの発明の第５実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、パッシベーション膜７の側面を低誘電率膜配線積層構造部３の側面よりも内側に配置し、且つ、パッシベーション膜７の側面を上層保護膜９の側面と実質的に面一とした点である。
【００５６】
次に、この半導体装置の製造方法の一例について説明する。この場合、まず、図２７に示すように、ダイシングストリート２２およびその両側の領域における上層保護膜９およびパッシベーション膜７にフォトリソグラフィ法により開口部２３を形成したものを準備する。この状態では、ダイシングストリート２２およびその両側の領域における最上層の低誘電率膜４は開口部２３を介して露出されている。
【００５７】
次に、図２８に示すように、レーザビームを照射するレーザ加工により、上層保護膜９およびパッシベーション膜７の開口部２３内においてダイシングストリート２２およびその両側の領域における４層の低誘電率膜４に第１の溝２４を形成する。この場合、第１の溝２４の幅は上層保護膜９およびパッシベーション膜７の開口部２３の幅よりも狭くなっている。したがって、上層保護膜９およびパッシベーション７の側面は低誘電率膜４の側面よりも内側に配置されている。以下、上記第１実施形態の場合と同様の工程を経ると、図２６に示す半導体装置が複数個得られる。
【００５８】
この半導体装置の製造方法では、レーザビームにより低誘電率膜４のみを加工し、パッシベーション膜７および上層保護膜９を加工することはないので、低誘電率膜４を加工するのに最適なレーザビームの条件に設定することができるので、低誘電率膜４の加工を能率的に且つ高精度に行なうことができる。
【００５９】
（第６実施形態）
図２９はこの発明の第６実施形態としての半導体装置の断面図を示す。この半導体装置において、図２６に示す半導体装置と異なる点は、パッシベーション膜７のサイズを上層保護膜９のサイズよりも小さくし、パッシベーション膜７の側面を上層保護膜９の側面よりも内側に配置した点である。
【００６０】
（その他の実施形態）
上記実施形態では、上層保護膜９上に上層配線１１を形成し、この上層配線１１の接続パッド部上に柱状電極１４を形成した構造を有するものであるが、この発明は、上層保護膜９上に接続パッド部のみを形成し、この接続パッド部上に柱状電極１４や半田ボール１７等の外部接続用バンプ電極を形成する構造に適用することもできる。
【符号の説明】
【００６１】
１  シリコン基板
２  接続パッド
３  低誘電率膜配線積層構造部
４  低誘電率膜
５  配線
７  パッシベーション膜
９  上層保護膜
１１  上層配線
１４  柱状電極
１５  封止膜
１７  半田ボール
１８  下層保護膜
２１  半導体ウエハ
２２  ダイシングストリート
２３  開口部
２４  第１の溝
２６  第２の溝
【図１】
2010283367.tif 000003
【図２】
2010283367.tif 000004
【図３】
2010283367.tif 000005
【図４】
2010283367.tif 000006
【図５】
2010283367.tif 000007
【図６】
2010283367.tif 000008
【図７】
2010283367.tif 000009
【図８】
2010283367.tif 000010
【図９】
2010283367.tif 000011
【図１０】
2010283367.tif 000012
【図１１】
2010283367.tif 000013
【図１２】
2010283367.tif 000014
【図１３】
2010283367.tif 000015
【図１４】
2010283367.tif 000016
【図１５】
2010283367.tif 000017
【図１６】
2010283367.tif 000018
【図１７】
2010283367.tif 000019
【図１８】
2010283367.tif 000020
【図１９】
2010283367.tif 000021
【図２０】
2010283367.tif 000022
【図２１】
2010283367.tif 000023
【図２２】
2010283367.tif 000024
【図２３】
2010283367.tif 000025
【図２４】
2010283367.tif 000026
【図２５】
2010283367.tif 000027
【図２６】
2010283367.tif 000028
【図２７】
2010283367.tif 000029
【図２８】
2010283367.tif 000030
【図２９】
2010283367.tif 000031