(57)【要約】【課題】半導体集積デバイスの検査を効率的に行うことを可能としたプローブカード、半導体検査装置及び半導体検査方法を提供する。【解決手段】基板に並設された複数の半導体集積デバイスのそれぞれに対応して設置され、各半導体集積デバイスが有する複数の出力端子のうち、１つおきの端子に接触するプローブピンＰOUT１、ＰOUT２を有し、プローブピンＰOUT１は隣接する一方の半導体集積デバイスのうちの偶数（又は、奇数）番目の出力端子に接触し、プローブピンＰOUT２は隣接する他方の半導体集積デバイスのうちの奇数（又は、偶数）番目の出力端子に接触する。このような構成であれば、検査対象物である半導体ウエハの各ＩＣデバイス１の全部に対して、プローブカードの付け替えを要することなく検査を行うことができる。【選択図】図２
2010091449.tif 000002
【特許請求の範囲】
【請求項１】
所定の列を成すように並べられた複数の端子を有する半導体集積デバイスの電気的特性
を検査するためのプローブカードであって、
基板に並設された複数の前記半導体集積デバイスそれぞれに対応して設置され、各半導
体集積デバイスが有する前記複数の端子のうち、所定数おきの端子に接触する複数のプロ
ーブピン群を有し、前記プローブピン群それぞれは、前記半導体集積デバイス上における
前記列内の互いに異なる配列位置の端子に接触することを特徴とするプローブカード。
【請求項２】
前記複数のプローブピン群は、
前記基板に並設された複数の前記半導体集積デバイスのうちの第１の半導体集積デバイ
スに対応して設置され、前記複数の端子のうち、１つおきの端子に接触する第１のプロー
ブピン群と、
前記複数の前記半導体集積デバイスのうちの第２の前記半導体集積デバイスに対応して
設置され、前記複数の端子のうち、１つおきの端子に接触する第２のプローブピン群と、
を有し、
前記第１のプローブピン群は、前記第１の半導体集積デバイスにおいて前記列内の奇数
番目の配列位置の端子に接触し、
前記第２のプローブピン群は、前記第２の半導体集積デバイスにおいて前記列内の偶数
番目の配列位置の端子に接触する、ことを特徴とする請求項１に記載のプローブカード。
【請求項３】
前記第１のプローブピン群と接触する前記第１の半導体集積デバイスと、前記第２のプ
ローブピン群と接触する前記第２の半導体集積デバイスは、平面視で隣接していることを
特徴とする請求項２に記載のプローブカード。
【請求項４】
所定の列を成すように並べられた複数の端子を有する半導体集積デバイスの電気的特性
を検査するための半導体検査装置であって、
基板に並設された複数の前記半導体集積デバイスそれぞれに対応して設置され、各半導
体集積デバイスが有する前記複数の端子のうち、所定数おきの端子に接触する複数のプロ
ーブピン群を有し、前記プローブピン群それぞれは、前記半導体集積デバイス上における
前記列内の互いに異なる配列位置の端子に接触するプローブカードと、
前記プローブカードと前記基板とを相対移動させて、前記プローブカードを複数の前記
半導体集積デバイスに同時に接触させる制御手段と、
前記プローブピン群を介して複数の前記半導体集積デバイスの検査結果を取得するテス
トユニットと、を備えることを特徴とする半導体検査装置。
【請求項５】
前記テストユニットは、前記プローブカードにおける一部のプローブピン群を使用して
、一つの前記半導体集積デバイスの前記検査結果を取得可能であることを特徴とする請求
項４に記載の半導体検査装置。
【請求項６】
前記テストユニットによって取得された同一の前記半導体集積デバイスに関する前記検
査結果を統合し、統合した前記検査結果に基づいて、各半導体集積デバイスの良否を判定
する判定手段を備えることを特徴とする請求項４又は請求項５に記載の半導体検査装置。
【請求項７】
所定の列を成すように並べられた複数の端子を有する半導体集積デバイスの電気的特性
を検査するための半導体検査方法であって、
基板に並設された複数の前記半導体集積デバイスそれぞれに対応させて、各半導体集積
デバイスが有する前記複数の端子のうち、所定数おきの端子に接触する複数のプローブピ
ン群を設置し、前記プローブピン群それぞれを、前記半導体集積デバイス上における前記
列内の互いに異なる配列位置の端子に接触させることを特徴とする半導体検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積デバイスを検査するためのプローブカード、それを用いた半導体
検査装置、半導体検査方法に関する。
【背景技術】
【０００２】
従来、半導体集積デバイスの製造工程においては、複数個の半導体集積デバイスが半導
体ウエハあるいはフィルム基板（以下、これらを基板ともいう。）等に並設された状態で
、その電気的特性の検査（例えば、回路が正しく動作するか否かや、端子間が正しく導通
しているか否かなどを調べる機能検査や、抵抗値や容量値などを測定する特性検査）が行
われている。また、半導体集積デバイスのそれぞれは、所定間隔で配列された入力端子あ
るいは出力端子を備えていることが多い。
そして、このような半導体集積デバイスの検査を行う場合、基板上等に並設された複数
の半導体集積デバイスのうち、測定対象とする半導体集積デバイスの端子にプローブピン
を接触させ、プローブピンを介してテストパターンの印加あるいは出力信号の検出等を行
っている。さらに、基板上の複数の半導体集積デバイスに対して、このような検査が順次
行われるものである。
【０００３】
ここで、近年の半導体集積デバイスでは、高密度集積化の飛躍的な進歩に伴い、入出力
端子の狭ピッチ化が顕著になっている。特に、高画素化、大画面化の進展が著しい液晶デ
ィスプレイ（ＬＣＤ：Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）などに使用され
るドライバ回路においては、その傾向が顕著である。そして、半導体集積デバイスの端子
が狭ピッチ化していることに伴い、プローブピンの配列間隔も狭小化させる必要があるが
、プローブピンの配列間隔を半導体集積デバイスの端子配列に合わせて狭小化することが
困難となりつつある。
【０００４】
このような状況の下、半導体集積デバイス上に配列された端子に対し、プローブピンが
１つおきに接触する配列構造とし、偶数番目の端子にプローブピンを接触させて１度目の
検査を行った後、奇数番目の端子にプローブピンを接触させて２度目の検査を行うことで
、半導体集積デバイスの検査を行うという手法が取られている。このような手法が取られ
る場合、偶数番目の端子にプローブピンを接触させるためのプローブカードと、奇数番目
の端子にプローブピンを接触させるためのプローブカードとは、それぞれ別個のものが専
用に用意される。
なお、特許文献１には、半導体集積回路の生産性を向上し、生産コストを抑制すること
を目的としたプロービング試験方法が記載されている。特許文献１に記載された技術にお
いては、半導体集積デバイス１つに対する検査を行うためのプローブピン群を、複数の半
導体集積デバイス分用意し、半導体ウエハ上に並設された複数の半導体集積デバイスに対
して、同時に個別の検査を行うこととしている。
【特許文献１】特開２００１−７７１６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、偶数番目の端子にプローブピンを接触させるためのプローブカードと、
奇数番目の端子にプローブピンを接触させるためのプローブカードとを用いる上述の検査
手法の場合、２種類のプローブカードを付け替えて２回の検査を行うため、検査の工数が
増大し、検査時間も増加することとなる。
また、特許文献１に記載された技術においては、複数の半導体集積デバイス分のプロー
ブピンを用意し、同時に複数の半導体集積デバイスを検査することから、検査時間を短縮
することが可能であるが、プローブピンの配列間隔を狭小化することが限界となりつつあ
ることに対しては、それを解決する手段となるものではなかった。
このように、半導体集積デバイスにおける入出力端子の狭ピッチ化が顕著となっている
状況下、従来の技術においては、半導体集積デバイスの検査を効率的に行うことが困難で
あった。
本発明の課題は、半導体集積デバイスの検査を効率的に行うことである。
【課題を解決するための手段】
【０００６】
上記技術的課題を解決するため、第１の発明は、所定の列を成すように並べられた複数
の端子（例えば、図１（ｂ）の出力端子１ｂ）を有する半導体集積デバイスの電気的特性
を検査するためのプローブカードであって、基板に並設された複数の前記半導体集積デバ
イス（例えば、図１（ａ）及び（ｂ）のＩＣデバイス１）それぞれに対応して設置され、
各半導体集積デバイスが有する前記複数の端子のうち、所定数おきの端子に接触する複数
のプローブピン群（例えば、図２（ａ）及び（ｂ）の各プローブピンＰOUT１、ＰOUT２）
を有し、前記プローブピン群それぞれは、前記半導体集積デバイス上における前記列内の
互いに異なる配列位置の端子に接触することを特徴としている。
第１の発明によれば、検査対象物である半導体集積デバイスの全部に対して、プローブ
カードの付け替えを要することなく機能検査を行うことが可能なプローブカードの構成と
できるため、検査工数及び検査時間の増大を招くことなく、高効率に半導体検査を行うこ
とが可能となる。即ち、本発明によれば、半導体集積デバイスの検査を効率的に行うこと
が可能となる。
【０００７】
第２の発明は、第１の発明のプローブカードにおいて、前記複数のプローブピン群は、
前記基板に並設された複数の前記半導体集積デバイスのうちの第１の半導体集積デバイス
（例えば、図１（ｂ）のＩＣデバイス１（１，１））に対応して設置され、前記複数の端
子のうち、１つおきの端子に接触する第１のプローブピン群（例えば、図２（ａ）及び（
ｂ）のプローブピンＰOUT１）と、前記複数の前記半導体集積デバイスのうちの第２の前
記半導体集積デバイス（例えば、図１（ｂ）のＩＣデバイス１（１，２））に対応して設
置され、前記複数の端子のうち、１つおきの端子に接触する第２のプローブピン群（例え
ば、図２（ａ）及び（ｂ）のプローブピンＰOUT２）と、を有し、前記第１のプローブピ
ン群は、前記第１の半導体集積デバイスにおいて前記列内の奇数番目の配列位置の端子に
接触し、前記第２のプローブピン群は、前記第２の半導体集積デバイスにおいて前記列内
の偶数番目の配列位置の端子に接触する、ことを特徴としている。
第３の発明は、第２の発明のプローブカードにおいて、前記第１のプローブピン群と接
触する前記第１の半導体集積デバイスと、前記第２のプローブピン群と接触する前記第２
の半導体集積デバイスは、平面視で隣接していることを特徴としている。
【０００８】
第４の発明は、所定の列を成すように並べられた複数の端子を有する半導体集積デバイ
スの電気的特性を検査するための半導体検査装置であって、基板に並設された複数の前記
半導体集積デバイスそれぞれに対応して設置され、各半導体集積デバイスが有する前記複
数の端子のうち、所定数おきの端子に接触する複数のプローブピン群を有し、前記プロー
ブピン群それぞれは、前記半導体集積デバイス上における前記列内の互いに異なる配列位
置の端子に接触するプローブカード（例えば、図２（ａ）及び（ｂ）のプローブカード１
０）と、前記プローブカードと前記基板とを相対移動させて、前記プローブカードを複数
の前記半導体集積デバイスに同時に接触させる制御手段（例えば、図３の制御部１４、２
１）と、前記プローブピン群を介して複数の前記半導体集積デバイスの検査結果を取得す
るテストユニットと（例えば、図３のテストユニット１３）、を備えることを特徴として
いる。
【０００９】
第４の発明によれば、検査対象物である半導体集積デバイスの全部に対して、半導体集
積デバイスとプローブカードとを相対移動させることにより、プローブカードの付け替え
を要することなく機能検査を行うことができるため、検査工数及び検査時間の増大を招く
ことなく、高効率に半導体検査を行うことができる。即ち、本発明によれば、半導体集積
デバイスの検査を効率的に行うことが可能となる。
【００１０】
第５の発明は、第４の発明の半導体検査装置において、前記テストユニットは、前記プ
ローブカードにおける一部のプローブピン群を使用して、一つの前記半導体集積デバイス
の前記検査結果を取得可能であることを特徴としている。
第５の発明によれば、並設された半導体集積デバイスの端部位置にある半導体集積デバ
イスを検査する場合でも、プローブカードの付け替えを要することなく機能検査を行うこ
とができるため、検査工数及び検査時間の増大を招くことなく、高効率に半導体検査を行
うことができる。即ち、本発明によれば、半導体集積デバイスの検査を効率的に行うこと
が可能となる。
【００１１】
第６の発明は、第４又は第５の発明の半導体検査装置において、前記テストユニットに
よって取得された同一の前記半導体集積デバイスに関する前記検査結果を統合し、統合し
た前記検査結果に基づいて、各半導体集積デバイスの良否を判定する判定手段（例えば、
図３のデータサーバ１６）を備えることを特徴としている。第６の発明によれば、各半導
体集積デバイスの機能検査結果を容易に把握することが可能となる。
【００１２】
第７の発明は、所定の列を成すように並べられた複数の端子を有する半導体集積デバイ
スの電気的特性を検査するための半導体検査方法であって、基板に並設された複数の前記
半導体集積デバイスそれぞれに対応させて、各半導体集積デバイスが有する前記複数の端
子のうち、所定数おきの端子に接触する複数のプローブピン群を設置し、前記プローブピ
ン群それぞれを、前記半導体集積デバイス上における前記列内の互いに異なる配列位置の
端子に接触させることを特徴としている。
第７の発明によれば、検査対象物である半導体集積デバイスの全部に対して、プローブ
カードの付け替えを要することなく機能検査を行うことができるため、検査工数及び検査
時間の増大を招くことなく、高効率に半導体検査を行うことが可能となる。即ち、本発明
によれば、半導体集積デバイスの検査を効率的に行うことが可能となる。
【発明を実施するための最良の形態】
【００１３】
以下、図を参照して本発明に係るプローブカード、それを用いた半導体検査装置、半導
体検査方法の実施形態を説明する。
［構成］
まず、構成を説明する。
図１は、本発明の実施形態に係る検査対象物の概略構成を示す平面図と、その拡大平面
図である。ここでは、検査対象物（ＤＵＴ：Ｄｅｖｉｃｅ  Ｕｎｄｅｒ  Ｔｅｓｔ）とし
て、図１（ａ）に示すように、複数個のＩＣデバイス１（１，１）、１（１，２）…１（
ｍ，ｎ）が所定の間隔で並設された、いわゆるダイシング前の半導体ウエハ５０を例に示
す。
なお、各ＩＣデバイス１を示す符号について、１に続く括弧内の整数の組み合わせは、
半導体ウエハ５０におけるＩＣデバイス１の形成位置（即ち、座標）を示す。例えば、Ｉ
Ｃデバイス１（１，１）の右側にＩＣデバイス１（１，２）が隣接して設けられており、
このＩＣデバイス１（１，２）の右側にＩＣデバイス１（１，３）が隣接して設けられて
いる。
【００１４】
また、図１（ｂ）に示すように、ＩＣデバイス１のそれぞれは、複数個の入出力端子を
有し、具体的には、ＩＣデバイス１における長手方向（図１（ｂ）における上下方向）に
配列された複数個の入力端子（パッド）１ａ、及び、出力端子１ｂを有している。このＩ
Ｃデバイス１は、例えばＬＣＤ用のドライバ素子である。半導体ウエハ５０においては、
このようなＩＣデバイス１が、平面視で各入出力端子の配列方向とは垂直な方向（以下、
左右方向ともいう。）と水平な方向（以下、上下方向ともいう。）にそれぞれ所定の間隔
で複数個並設されている。
【００１５】
（プローブカードの構成）
図２（ａ）及び（ｂ）は、本発明の実施形態に係るプローブカード１０の概略構成を示
す平面図と断面図である。プローブカード１０は、上述した半導体ウエハにおけるＩＣデ
バイス１のうち、隣接する２つのＩＣデバイス１を対象として機能検査を行うものである
（なお、以下の説明において、各ＩＣデバイス１の出力端子１ｂには、上から順に、０，
１，２，３…の通し番号が付されているものとする。）。
具体的には、プローブカード１０は、ＩＣデバイス１（１，１）の入力端子１ａ全てに
接触する入力端子用プローブピンＰIN１と、ＩＣデバイス１（１，２）の入力端子１ａ全
てに接触する入力端子用プローブピンＰIN２と、ＩＣデバイス１（１，１）における偶数
番目の出力端子１ｂに接触する出力端子用プローブピンＰOUT１と、ＩＣデバイス１（１
，２）における奇数番目の出力端子１ｂに接触する出力端子用プローブピンＰOUT２とを
備えている。
【００１６】
このようなプローブカード１０を用いれば、機能検査（即ち、電気的特性の検査）に際
して、隣り合うＩＣデバイス１（１，１）、１（１，２）双方の各入力端子１ａには、入
力端子用プローブピンＰIN１、ＰIN２がそれぞれ接触され、ＩＣデバイス１（１，１）の
出力端子１ｂにおける偶数番目のものには出力端子偶数用プローブピンＰOUT１、ＩＣデ
バイス１（１，２）の各出力端子１ｂの奇数番目のものには各出力端子奇数用プローブピ
ンＰOUT２がそれぞれ接触された状態となる。
そして、各入力端子用プローブピンＰIN１、ＰIN２に対してテスト信号を送出して、Ｉ
Ｃデバイス１（１，１）の出力端子偶数用プローブピンＰOUT１から出力される偶数ピン
テストデータ、ＩＣデバイス１（１，２）の出力端子奇数用プローブピンＰOUT２から出
力される奇数ピンテストデータを同時に取得する。
【００１７】
また、上記工程に続き、検査対象ＩＣデバイス１を例えば図１の左側に移送し、ＩＣデ
バイス１（１，２）と、その右隣に位置するＩＣデバイス１（１，３）に対して、同様の
検査を行うと、ＩＣデバイス１（１，２）における全ての出力端子１ｂについて、機能検
査の結果を取得することができる。即ち、上記工程を順次繰り返すことにより、ＩＣデバ
イス１の機能を効率的に判定することができる。
従って、このプローブカード１０は、出力端子１ｂの偶数番目及び奇数番目の検査にお
いてプローブカードの付け替えを要しないことから、検査工数及び検査時間の削減に寄与
でき、機能検査を高効率に行うことを可能とする。なお、左右に並設されたＩＣデバイス
１の検査を行う場合、各出力端子偶数用プローブピンＰOUT１と各出力端子奇数用プロー
ブピンＰOUT２との配置については、上述の説明と反対の構成にしても構わない。
【００１８】
（半導体検査装置の構成）
図３は、上述したプローブカード１０を用いた半導体検査装置の概略構成を示したブロ
ック図である。この半導体検査装置は、半導体ウエハを不図示のテーブル上に載置して支
持固定することが可能なウエハプローバ１１と、データ格納部１５を内蔵すると共に、テ
ストユニット１３の動作制御を行う制御部１４を備えたＩＣテスタ１２と、制御部１４及
びそのデータ格納部１５に対してネットワークＮＷを介して接続されたデータサーバ１６
と、を備えて構成される。
【００１９】
このうち、ウエハプローバ１１にはプローブカード１０が固定され、プローブカード１
０に対して不図示のテーブルが水平方向及び垂直方向に移動するようになっている。この
ようなプローブカード１０に対するテーブルの位置制御は、ウエハプローバ１０が備える
制御部２１が行う。即ち、制御部２１は、プローブカード１０に対するテーブル（換言す
れば、テーブルに支持固定された半導体ウエハ）の位置制御として、隣接するＩＣデバイ
ス１における各入力端子１ａに対し、プローブカード１０における各入力端子用プローブ
ピンＰIN１、ＰIN２を接触させ、隣接するＩＣデバイス１における各出力端子１ｂに対し
、プローブカード１０における各出力端子用プローブピンＰOUT１、ＰOUT２を接触させる
機能を有する。
【００２０】
一例を挙げると、制御部２１は、ＩＣデバイス１（１，１）における各出力端子１ｂの
偶数番目のものに対し、プローブカード１０における各出力端子偶数用プローブピンＰOU
T１を接触させ、ＩＣデバイス１（１，２）における各出力端子１ｂの奇数番目のものに
対し、プローブカード１０における各出力端子奇数用プローブピンＰOUT２を接触させる
ことができる。
制御部１４は、こうした接触状態でテストユニット１３を動作制御して、偶数ピンテス
トデータ、奇数ピンテストデータとして各出力端子１ｂの全体に及ぶ機能検査結果を取得
する処理（以下、「ピンデータ取得処理」という。）を行う。即ち、テストユニット１３
は、プローブカード１０における各入力端子用プローブピンＰIN１、ＰIN２へテスト信号
を送出して、各出力端子偶数用プローブピンＰOUT１を介して出力される偶数ピンテスト
データと、各出力端子奇数用プローブピンＰOUT２を介して出力される奇数ピンテストデ
ータとを取得する。
【００２１】
また、制御部２１は、プローブカード１０に対するテーブルの位置制御として、入出力
端子の配列方向とは垂直な方向（即ち、左右方向）又は水平な方向（即ち、上下方向）へ
、各ＩＣデバイス１の並設ピッチ分、テーブルを移動させる移動制御機能も有する。
制御部１４は、このような位置制御を行う制御部２１と協働して、検査対象とするＩＣ
デバイス１を隣のＩＣデバイス１に移行させながら、ピンデータ取得処理を反復すること
ができる（以下、ピンデータ取得処理を反復する処理のことを「ピンデータ取得反復処理
」という。）。そして、ピンデータ取得反復処理により、制御部１４は、各ＩＣデバイス
１における各入力端子１ａ及び各出力端子１ｂの全部について、偶数ピンテストデータと
奇数ピンテストデータをそれぞれ取得することができる。
【００２２】
なお、図３に示す半導体検査装置において、ピンデータ取得反復処理を行う際は、例え
ば、制御部１４が、半導体ウエハに形成された複数のＩＣデバイス１の中から検査対象と
なるＩＣデバイス１を指定する（例えば、検査対象とするＩＣデバイス１の座標位置を指
定する。）。そして、制御部２１の移動制御機能により、プローブカード１０のプローブ
ピンＰIN１、ＰIN２、ＰOUT１、ＰOUT２を、指定された座標位置に位置合わせする。つま
り、実際の位置合わせは、制御部１４ではなく、制御部２１が行う。
【００２３】
あるいは、図３に示す半導体検査装置において、上記の座標位置の指定と、実際の位置
合わせの両方とも、制御部２１が行ってもよい。その場合は、制御部１４は座標位置を指
定するのではなく、座標位置の指定を行わせるような信号（例えば、今まで検査していた
ＩＣデバイス１について、そのピンテストデータの取得が完了したことを意味するような
信号）を制御部２１に送れば良い。このような信号を受けて、制御部２１は次の座標位置
を指定し、指定した座標位置にプローブカード１０のプローブピンＰIN１、ＰIN２、ＰOU
T１、ＰOUT２を位置合わせする。
このように、上記の制御部１４、２１によれば、機能検査に要する各入力端子１ａに入
力端子用プローブピンＰIN１、ＰIN２を接触させると共に、ＩＣデバイス１（１，１）の
各出力端子１ｂの偶数番目のものに各出力端子偶数用プローブピンＰOUT１を接触させ、
ＩＣデバイス１（１，２）の各出力端子１ｂの奇数番目のものに各出力端子奇数用プロー
ブピンＰOUT２を接触させることができる。
【００２４】
また、テストユニット１３への動作制御でＩＣデバイス１（１，１）の各出力端子１ｂ
の偶数番目のものにおける偶数ピンテストデータ、ＩＣデバイス１（１，２）の各出力端
子１ｂの奇数番目のものにおける奇数ピンテストデータを同時に取得して、各出力端子１
ｂの全体に及ぶ機能検査結果を得た後、移動制御機能によりＩＣデバイス１を１つづらし
た隣の組へ移行しつつ、ピンデータ取得処理を反復することにより、各ＩＣデバイス１の
機能特性の良、不良を判定するデータ処理判定を行い、効率良く機能検査を行うことがで
きる。
【００２５】
ここで、検査対象となる２つのＩＣデバイス１の一方が、終端部に位置されるものとな
る場合がある。即ち、半導体ウエハ上に並設されたＩＣデバイス１の両端については、上
述したプローブカード１０を用いた機能検査を行う場合、例えば各ＩＣデバイス１が左右
方向の並びであり、各出力端子偶数用プローブピンＰOUT１が左側、各出力端子奇数用プ
ローブピンＰOUT２が右側に配置される場合、左終端部のＩＣデバイス１からは偶数ピン
テストデータのみが得られ、反対方向の右終端部のＩＣデバイス１からは奇数ピンテスト
データのみが得られることになる。
【００２６】
こうした場合、制御部２１は、各入出力端子の配列方向と垂直な方向へ、半導体ウエハ
を載置したテーブルを各ＩＣデバイス１の配列ピッチ分移動させて、各入力端子用プロー
ブピンＰIN１、ＰIN２と各出力端子偶数用プローブピンＰOUT１及び各出力端子奇数用プ
ローブピンＰOUT２とにおける接触されていない方（未検査側）を接触させる。そして、
終端部のものから単独で偶数ピンテストデータ又は奇数ピンテストデータを取得する移動
制御を行えば良い。
このような移動制御を行うと、上述した例では、左終端部のＩＣデバイス１においては
、プローブカード１０の左側半分に位置される各入力端子用プローブピンＰIN１と各出力
端子偶数用プローブピンＰOUT１とが外方へ突出した空き（未使用）状態となり、右側半
分に位置される各入力端子用プローブピンＰIN２と各出力端子奇数用プローブピンＰOUT
２とが検査に供され、単独で奇数ピンテストデータが得られる。
【００２７】
また、右終端部のＩＣデバイス１においては、プローブカード１０の右側半分に位置さ
れる各入力端子用プローブピンＰIN２と各出力端子奇数用プローブピンＰOUT２とが外方
へ突出した空き（未使用）状態となり、左側半分に位置される各入力端子用プローブピン
ＰIN１と各出力端子偶数用プローブピンＰOUT１とが検査に供され、単独で偶数ピンテス
トデータが得られる。即ち、半導体ウエハにおける各ＩＣデバイス１が終端部に位置され
るものを対象にしても、偶数ピンテストデータ、奇数ピンテストデータの何れか一方のみ
ならず、取得されていない残りの他方についても的確に取得することができる。
【００２８】
データサーバ１６には、ピンデータ取得反復処理後に得られる制御部１４のデータ格納
部１５に格納された偶数ピンテストデータ、奇数ピンテストデータがネットワークＮＷを
介して伝送される。データサーバ１６では、同一のＩＣデバイス１に関する偶数ピンテス
トデータ、及び、奇数ピンテストデータを統合（即ち、マージ）して、機能特性の良、不
良を判定するデータ処理判定により半導体検査を行う。即ち、データサーバ１６は、伝送
された隣り合うＩＣデバイス１の偶数ピンテストデータ、奇数ピンテストデータについて
、各ＩＣデバイス１を識別して偶数ピンテストデータ、奇数ピンテストデータを統合して
機能特性のデータ処理判定を行うため、半導体検査を簡素な構成により高効率で精度良く
行うことができる。従って、係る簡素な構成で半導体検査を高効率で具現し得る半導体検
査装置を提供できる。
【００２９】
また、データサーバ１６の判定結果により、ＩＣデバイスの機能検査結果を容易に把握
することができる。
なお、ここでは、プローブカード１０がウエハプローバ１１に固定されている場合につ
いて説明したが、本発明はこれに限られることはない。例えば、プローブカード１０は、
不図示のアームに固定されていても良い。また、このアームは、制御部２１の移動制御機
能により、テーブルに対して水平方向及び垂直方向に移動可能であっても良い。このよう
な構成であれば、制御部２１の移動制御機能によりアームを動かすことで、プローブカー
ド１０のプローブピンＰIN１、ＰIN２、ＰOUT１、ＰOUT２を検査対象とするＩＣデバイス
１に位置合わせすることができ、これらを端子１ａ、１ｂに接触させることができる。
【００３０】
［動作］
次に動作を説明する。
図４は、この半導体検査装置による半導体検査の様子を簡易に説明するために示した検
査対象物（半導体ウエハ）の模式図である。
ここでの半導体ウエハは、複数のＩＣデバイス１（１，１）、１（１，２）、１（１，
３）、１（１，４）、‥、１（ｍ，ｎ）が並設された場合（図４中では、ＩＣデバイス１
（１，１）〜１（１，４）のみを示す）を示している。
【００３１】
プローブカード１０を用いた半導体検査では、まず隣り合うＩＣデバイス１（１，１）
、１（１，２）を対象とするテスト１として、各入力端子１ａに対し、プローブカード１
０における各入力端子用プローブピンＰIN１、ＰIN２を接触させる。また、隣り合う一方
のＩＣデバイス１（１，１）における各出力端子１ｂの配列方向で偶数番目のものに対し
、プローブカード１０における各出力端子偶数用プローブピンＰOUT１を接触させると共
に、隣り合う他方のＩＣデバイス１（１，２）における各出力端子１ｂの配列方向で奇数
番目のものに対し、プローブカード１０における各出力端子奇数用プローブピンＰOUT２
を接触させ、各入力端子１ａ及び各出力端子１ｂの全体に及ぶ機能検査を行って偶数ピン
テストデータ、奇数ピンテストデータにより導通検査結果を取得するピンデータ取得処理
を行う。テスト１では、ＩＣデバイス１（１，１）からは偶数ピンテストデータが得られ
、ＩＣデバイス１（１，２）からは奇数ピンテストデータが得られる。
【００３２】
次に、例えば、制御部１４による座標指定と、制御部２１による移動制御機能とにより
、検査対象を別の組の隣り合うＩＣデバイス１（１，２）、１（１，３）へ移行し、それ
らを対象とするテスト２として、同様なピンデータ取得処理を行う。テスト２では、ＩＣ
デバイス１（１，２）からは偶数ピンテストデータが得られ、ＩＣデバイス１（１，３）
からは奇数ピンテストデータが得られる。即ち、ＩＣデバイス１（１，２）については、
テスト１で奇数ピンテストデータが得られた後、テスト２で偶数ピンテストデータが得ら
れることになる。
【００３３】
さらに、検査対象を別の組の隣り合うＩＣデバイス１（１，３）、１（１，４）へ移行
し、それらを対象とするテスト３として、同様なピンデータ取得処理を行う。テスト３で
は、ＩＣデバイス１（１，３）からは偶数ピンテストデータが得られ、ＩＣデバイス１（
１，４）からは奇数ピンテストデータが得られる。即ち、ＩＣデバイス１（１，３）につ
いては、テスト２で奇数ピンテストデータが得られた後、テスト３で偶数ピンテストデー
タが得られることになる。係る手順を１（１，１）、１（１，ｎ）に至るテストｎまで順
次繰り返すピンデータ取得反復処理を行い、各ＩＣデバイス１における各入力端子１ａ及
び各出力端子１ｂの全部についての偶数ピンテストデータ、奇数ピンテストデータを取得
する。
【００３４】
なお、ここでＩＣデバイス１（１，１）とＩＣデバイス１（１，ｎ）とが終端部であれ
ば、ＩＣデバイス１（１，１）についてはテスト１で偶数ピンテストデータのみが得られ
ることになるため、そのテスト１に先立ってプローブカード１０の右側半分で単独に奇数
ピンテストデータを得ておけば良く、ＩＣデバイス１（１，ｎ）についても同様にテスト
ｎで奇数ピンテストデータのみが得られることになるため、そのテストｎの後にプローブ
カード１０の左側半分で単独に偶数ピンテストデータを得るようにすれば良い。
【００３５】
また、左右方向の並びについて、ＩＣデバイスの機能検査が終了した後は、例えば、図
１に示した上下方向へ、半導体ウエハを載置したテーブルを各ＩＣデバイス１の配列ピッ
チ分移動させる。そして、上記と同様の方法により、テーブルを左右方向に相対移動させ
て、ＩＣデバイス１（２，１）〜１（２，ｎ）について、ピンデータ取得反復処理を行え
ば良い。このような方法により、半導体ウエハに並設された全てのＩＣデバイス１（１，
１）〜１（ｍ，ｎ）について、偶数ピンテストデータと奇数ピンテストデータを取得する
ことができる。
【００３６】
（ＩＣテスタの動作）
図５は、半導体検査装置に備えられるＩＣテスタ１２側の動作処理を示すフローチャー
トである。
ＩＣテスタ１２側の動作処理上では、テスト開始（ステップＳ１）の処理により上述し
たピンデータ取得処理、ピンデータ取得反復処理が行われ、この後に全てのＩＣデバイス
（以下、チップともいう）が終了したか否かの判定（ステップＳ２）が行われる。
この結果、全チップが終了していなければ、次チップへ移動（ステップＳ３）してから
テスト開始（ステップＳ１）の処理の前にリターンしてテスト（ピンデータ取得処理、ピ
ンデータ取得反復処理）を繰り返すようにする。
一方、全チップが終了していれば、ウエハデータ送信（ステップＳ４）の処理を行って
ＩＣデバイス１（１，１）〜１（１，ｎ）の全てについての偶数ピンテストデータ、奇数
ピンテストデータをネットワークＮＷを介してデータサーバ１６へ伝送する。
【００３７】
（データサーバの動作）
図６は、半導体検査装置に備えられるデータサーバ１６側の動作処理を示すフローチャ
ートである。
データサーバ１６側の動作処理上では、ウエハデータ受信（ステップＳ１）の処理を行
ってネットワークＮＷを介してデータ格納部１５に格納された偶数ピンテストデータ、奇
数ピンテストデータを受信すると、それらの偶数ピンテストデータ、奇数ピンテストデー
タについて、同一チップの偶数、奇数Ｎｏピンテスト結果を統合（ステップＳ２）する処
理（半導体ウエハにおける各ＩＣデバイス１（１，１）〜１（１，ｎ）それぞれに対応す
るデータを統合する処理）を行った後、それらの機能特性の良、不良を判定するデータ処
理判定により半導体検査を行って不良インクデータ作成（ステップＳ３）の処理を行う。
【００３８】
即ち、データサーバ１６は、プローブカード１０を用いて得られた隣り合うＩＣデバイ
ス１（１，１）〜１（１，ｎ）の偶数ピンテストデータ、奇数ピンテストデータについて
、各ＩＣデバイス１（１，１）〜１（１，ｎ）を識別し、それぞれに対応する偶数ピンテ
ストデータ、奇数ピンテストデータを統合して機能特性のデータ処理判定を行うため、半
導体検査を簡素な構成により高効率で精度良く行うことができる。
図７は、半導体検査装置による半導体検査結果を例示した模式図である。ここでは、上
述したＩＣテスタ１２側の動作処理により得られたテストデータとして、テスト１ではＩ
Ｃデバイス１（１，１）について、偶数ピンテストデータとして識別子付きの１（１，１
）偶数Ｎｏピンテスト結果の特性データ、ＩＣデバイス１（１，２）について、奇数ピン
テストデータとして識別子付きの１（１，２）奇数Ｎｏピンテスト結果の特性データが得
られた様子を示している。
【００３９】
同様に、テスト２ではＩＣデバイス１（１，２）について、偶数ピンテストデータとし
て識別子付きの１（１，２）偶数Ｎｏピンテスト結果の特性データ、ＩＣデバイス１（１
，３）について、奇数ピンテストデータとして識別子付きの１（１，３）奇数Ｎｏピンテ
スト結果の特性データが得られた様子を示している。
さらに、同様にテスト３では、ＩＣデバイス１（１，３）について、偶数ピンテストデ
ータとして識別子付きの１（１，３）偶数Ｎｏピンテスト結果の特性データ、ＩＣデバイ
ス１（１，４）について、奇数ピンテストデータとして識別子付きの１（１，４）奇数Ｎ
ｏピンテスト結果の特性データが得られた様子を示している。
【００４０】
一方、データサーバ１６側の動作処理による統合処理では、例えばテスト１で得られた
１（１，２）奇数Ｎｏピンテスト結果の特性データとテスト２で得られた１（１，２）偶
数Ｎｏピンテスト結果の特性データとが統合されて識別子付き１（１，２）テスト結果（
ＩＣデバイス１（１，２）のテスト結果）の特性データが得られ、テスト２で得られた１
（１，３）奇数Ｎｏピンテスト結果の特性データとテスト３で得られた１（１，３）偶数
Ｎｏピンテスト結果の特性データとが統合されて識別子付き１（１，３）テスト結果（Ｉ
Ｃデバイス１（１，３）のテスト結果）の特性データが得られた様子を示している。
【００４１】
他方、データサーバ１６側の半導体検査のデータ判定では、偶数ピン結果が良で奇数ピ
ン結果が不良であれば、チップとして不良と判定し、同様に偶数ピン結果が不良で奇数ピ
ン結果が良であれば、チップとして不良と判定し、偶数ピン結果及び奇数ピン結果の何れ
も良である場合のみ、チップとして良と判定することを示している。
このようなプローブカード１０（上述した各出力端子偶数用プローブピンＰOUT１と各
出力端子奇数用プローブピンＰOUT２との配置を反対の構成にした場合を含む）を用いた
半導体検査装置の半導体検査によれば、検査対象物である半導体ウエハの各ＩＣデバイス
１の全部に対して、プローブカードの付け替えを要することなく検査を行うことができる
ため、テスト工数の増大を招くことなく、高効率に半導体検査を行うことができる。
【００４２】
以上に説明したプローブカード１０、及びそれを用いた半導体検査装置の技術的要点は
、半導体検査方法として換言することができる。
即ち、本発明の半導体検査方法は、所定方向に配列された複数の端子を有するＩＣデバ
イス１を所定間隔で並設し、各ＩＣデバイス１における複数の端子に対し、１つおき（あ
るいは複数個おき）にプローブピンを接触させる。このとき、並設されたＩＣデバイス１
について、互いに異なる配列位置の端子にプローブピンを接触させる。
そして、本発明の半導体検査方法では、並設されたＩＣデバイス１における１つおきの
端子を対象として機能検査を行い、次いで、ＩＣデバイス１を１つ移動させて、プローブ
ピンを接触させるＩＣデバイス１を１つ入れ替えると共に、前回、機能検査が行われたＩ
Ｃデバイス１については、前回と異なる端子にプローブピンを接触させる。
【００４３】
このような工程を並設されたＩＣデバイス１に対して順次繰り返すことにより、全ての
ＩＣデバイス１について機能検査を行うことができる。
なお、並設されたＩＣデバイス１のうち、両端に位置するものについては、単独で１度
ずつ検査を行い、未検査の端子を対象として、機能検査を行う。
このような各段階を有する手法によれば、隣り合うＩＣデバイス１の各入力端子１ａに
対する各入力端子用プローブピンＰIN１、ＰIN２の接触、一方のＩＣデバイス１の各出力
端子１ｂの偶数番目のものに対する各出力端子偶数用プローブピンＰOUT１の接触、他方
のＩＣデバイス１の各出力端子１ｂの奇数番目のものに対する各出力端子奇数用プローブ
ピンＰOUT２の接触が行われる。
【００４４】
そして、一方のＩＣデバイス１の各出力端子１ｂの偶数番目のものにおける偶数ピンテ
ストデータ、他方のＩＣデバイス１の各出力端子１ｂの奇数番目のものにおける奇数ピン
テストデータを同時に取得して、各入力端子１ａ及び各出力端子１ｂの配列方向の全体に
及ぶ機能検査結果を得た後、ＩＣデバイス１の隣り合うものの別の組へ移行してピンデー
タ取得処理を反復させる。
さらに、取得したテストデータを各ＩＣデバイス１のそれぞれの機能特性の良、不良を
判定するデータ処理判定に供しているため、プローブカードの付け替えを要することなく
、１回のテスト工数で短時間に効率良く半導体検査を行うことができる。
【００４５】
［変形例］
次に、変形例について説明する。
上記実施形態においては、プローブカード１０又はテーブルをＩＣデバイス１が並設さ
れた方向に移動制御することとして説明したが、さらに、ＩＣデバイス１における入出力
端子の配列方向（ＩＣデバイス１の並設された方向と垂直な方向）に移動制御することと
しても良い。
即ち、制御部２１における移動制御機能について、各入力端子用プローブピンＰIN１、
ＰIN２の個数が各入力端子１ａの個数と同じであり、かつ、各出力端子偶数用プローブピ
ンＰOUT１及び各出力端子奇数用プローブピンＰOUT２の個数がそれぞれ各出力端子１ｂの
半分の個数であれば、各入出力端子の配列方向（一方向）への移動は必要ない。
【００４６】
一方、一般的には各入力端子用プローブピンＰIN１、ＰIN２の個数は各入力端子１ａの
個数未満でその数分の一〜数十分の一とされ、各出力端子偶数用プローブピンＰOUT１及
び各出力端子奇数用プローブピンＰOUT２の個数についても同様に各出力端子１ｂの個数
の半数未満でその数分の一〜数十分の一とされることがあるため、各入出力端子の配列方
向への移動が必要になる場合がある。
そこで、こうした場合、制御部２１の移動制御機能として、各入出力端子の配列方向へ
半導体ウエハを載置したテーブルを移動させて、各入力端子１ａ及び各出力端子１ｂ全体
について、順次、機能検査を行い、偶数ピンテストデータ、奇数ピンテストデータを取得
する移動制御を行うようにすれば良い。
【００４７】
これにより、プローブピンＰOUT１、ＰOUT２の範囲が、ＩＣデバイス１における複数の
出力端子１ｂの配列うち、一部にわたる場合であっても、制御部２１の移動制御機能によ
り隣り合うＩＣデバイス１単体が持つ出力端子１ｂの全体から偶数ピンテストデータ、奇
数ピンテストデータを的確に取得することができる。
また、上記の実施形態においては、ウエハ５０に並設された複数個のＩＣデバイス１の
うち、隣接するＩＣデバイス１を同時に検査する場合について説明した。例えば図４に示
したように、テスト１では、ＩＣデバイス１（１，１）、１（１，２）を同時に検査する
場合について説明した。しかしながら、本発明はこれに限られることはなく、隣接してい
ないＩＣデバイス１を、１枚のプローブカードを用いて同時に検査するようにしても良い
。例えば、図４に示したテスト１では、１枚のプローブカード１０を用いて、ＩＣデバイ
ス１（１，１）と、ＩＣデバイス１（１，３）とを同時に検査するようにしても良い。
【００４８】
このような場合、ＩＣデバイス１（１，１）における各入力端子１ａに対し、プローブ
カード１０における各入力端子用プローブピンＰIN１を接触させる。また、ＩＣデバイス
１（１，３）における各入力端子１ａに対し、プローブカード１０における各入力端子用
プローブピンＰIN２を接触させる。そして、ＩＣデバイス１（１，１）における各出力端
子１ｂの配列方向で偶数番目のものに対し、プローブカード１０における各出力端子偶数
用プローブピンＰOUT１を接触させると共に、ＩＣデバイス１（１，３）における各出力
端子１ｂの配列方向で奇数番目のものに対し、プローブカード１０における各出力端子奇
数用プローブピンＰOUT２を接触させる。
【００４９】
これにより、テスト１では、ＩＣデバイス１（１，１）からは偶数ピンテストデータが
得られ、ＩＣデバイス１（１，３）からは奇数ピンテストデータが得られる。以降は、上
記の実施形態と同様の手順を踏むことにより、半導体ウエハ５０に並設された全てのＩＣ
デバイス１（１，１）〜１（ｍ，ｎ）について、偶数ピンテストデータと奇数ピンテスト
データを取得することができる。
【図面の簡単な説明】
【００５０】
【図１】実施形態に係る検査対象物の概略構成を示す図。
【図２】実施形態に係るプローブカード１０の概略構成を示す図。
【図３】実施形態に係る半導体検査装置の概略構成を示したブロック図。
【図４】実施形態に係る検査対象物とテストの順番を示す図。
【図５】実施形態に係るＩＣテスタ１２側の動作処理を示すフローチャート。
【図６】実施形態に係るデータサーバ１６側の動作処理を示すフローチャート。
【図７】実施形態に係る半導体検査結果を例示した図。
【符号の説明】
【００５１】
１（１，１）〜１（ｍ，ｎ）  ＩＣデバイス（チップ）、１ａ  入力端子、１ｂ  出力端
子、１０  プローブカード、１１  ウエハプローバ、１２  ＩＣテスタ、１３  テストユ
ニット、１４、２１  制御部、１５  データ格納部、１６  データサーバ、Ｆ  フレーム
、ＰIN１、ＰIN２  入力端子用プローブピン、ＰOUT１  出力端子偶数用プローブピン、
ＰOUT２  出力端子奇数用プローブピン
【図１】
2010091449.tif 000003
【図２】
2010091449.tif 000004
【図３】
2010091449.tif 000005
【図４】
2010091449.tif 000006
【図５】
2010091449.tif 000007
【図６】
2010091449.tif 000008
【図７】
2010091449.tif 000009