(57)【要約】【課題】バイポーラトランジスタにおいて、耐圧改善のためにコレクタ濃度を低くした際のトランジスタとしての性能低下を抑制する。【解決手段】バイポーラトランジスタ１００は、コレクタ層３上に、エピタキシャル成長されたヘテロ接合の真性ベース層５０を有する。真性ベース層５０は、分離層４に囲まれたコレクタ層３上に配置され、コレクタ層３の表面部に、Ｎ型不純物層３０が形成されている。Ｎ型不純物層３０の不純物濃度は、Ｎ型不純物層３０の下方におけるコレクタ層３の不純物濃度よりも高い。Ｎ型不純物層３０と真性ベース層５０との間に、Ｎ型不純物層３０及び真性ベース層５０よりも不純物濃度が低いエピタキシャル成長層が形成されている。【選択図】図１
2010283329.tif 000002
【特許請求の範囲】
【請求項１】
コレクタ層上に、エピタキシャル成長されたヘテロ接合の真性ベース層を有するバイポーラトランジスタにおいて、
前記真性ベース層は、分離層に囲まれた前記コレクタ層上に配置され、
前記コレクタ層の表面部に、Ｎ型不純物層が形成され、
前記Ｎ型不純物層の不純物濃度は、前記Ｎ型不純物層の下方における前記コレクタ層の不純物濃度よりも高く、
前記Ｎ型不純物層と前記真性ベース層との間に、前記Ｎ型不純物層及び前記真性ベース層よりも不純物濃度が低いエピタキシャル成長層が形成されていることを特徴とするバイポーラトランジスタ。
【請求項２】
請求項１において、
前記真性ベース層上にエミッタ層が設けられ、
前記エミッタ層上にポリシリコンからなるエミッタ電極が備えられていることを特徴とするバイポーラトランジスタ。
【請求項３】
請求項１又は２において、
前記真性ベース層は、少なくともＳｉ及びＧｅを含む混晶材料からなることを特徴とするバイポーラトランジスタ。
【請求項４】
請求項１〜３のいずれか一つにおいて、
前記エピタキシャル成長層の膜厚は、５ｎｍ以上で且つ１００ｎｍ以下であることを特徴とするバイポーラトランジスタ。
【請求項５】
請求項１〜３のいずれか一つにおいて、
前記エピタキシャル成長層の膜厚は、１０ｎｍ以上で且つ８０ｎｍ以下であることを特徴とするバイポーラトランジスタ。
【請求項６】
請求項１〜５のいずれか一つにおいて、
前記エピタキシャル成長層は、ノンドープシリコン層であることを特徴とするバイポーラトランジスタ。
【請求項７】
請求項１〜６のいずれか一つにおいて、
前記Ｎ型不純物層は、イオン注入により形成されていることを特徴とするバイポーラトランジスタ。
【請求項８】
請求項１〜７のいずれか一つにおいて、
前記真性ベース層は、少なくともＳｉ、Ｇｅ及びＣを含む混晶材料からなることを特徴とするバイポーラトランジスタ。
【請求項９】
シリコン基板に設けられたコレクタ層上に、シリコン単結晶層を形成する工程（ａ）と、
前記シリコン単結晶層に、それぞれ分離層によって分離されたコレクタ引き出し層及び前記コレクタ引き出し層よりも不純物濃度が高いＮ型不純物層を形成する工程（ｂ）と、
前記Ｎ型不純物層上にエピタキシャル成長層を形成すると共に、前記エピタキシャル成長層上に真性ベース層を形成する工程（ｃ）と、
前記真性ベース層上に、酸化膜を介してエミッタ電極を形成する工程（ｄ）と、
熱処理によって前記エミッタ電極から前記真性ベース層に不純物を拡散することにより、前記真性ベース層上部にエミッタ層を形成する工程（ｅ）とを有することを特徴とするバイポーラトランジスタの製造方法。
【請求項１０】
請求項９において、
前記工程（ｃ）において形成する前記エピタキシャル成長層及び前記真性ベース層の積層構造は、Ｓｉからなる層と、Ｓｉ及びＧｅの混晶材料からなる層と、Ｓｉ及びＧｅの混晶材料からなり且つ濃度傾斜を有する層とを含む積層構造であることを特徴とするバイポーラトランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はバイポーラトランジスタに関し、特に、エピタキシャル成長によりベースが形成され、Ｓｉ／ＳｉＧｅ等のヘテロ接合を有する高性能ヘテロバイポーラトランジスタの構造に関する。
【背景技術】
【０００２】
ヘテロ接合バイポーラトランジスタ（以下、ＨＢＴと称す場合がある）は、優れた高速・高電流駆動能力を持つことから、高速・高集積を必要とする移動体通信等の通信用デバイスとして利用されている。
【０００３】
特に近年では、バイポーラトランジスタにＳｉ／ＳｉＧｅ、Ｓｉ／ＳｉＧｅＣ等のヘテロ接合構造を含ませることにより、１００ＧＨｚを越える遮断周波数を有するヘテロ接合バイポーラトランジスタが実現されている。
【０００４】
このようなＨＢＴの製造方法に関して、例えば、特許文献１が知られている。特許文献１の技術の特徴は、自己整合的な注入を実施して高周波特性の高いデバイスを実現することである。
【０００５】
一方、携帯電話、無線ＬＡＮ等の無線用の送信アンプについては、大出力が必要となるため、耐圧としてシリコン系よりも優位なＧａＡｓ等の化合物を用いるＨＢＴが使用されていた。
【０００６】
近年、携帯機器に搭載する無線部の低コスト化、小型化に伴い、ＳｉＧｅ−ＨＢＴ（Ｓｉ／ＳｉＧｅのヘテロ接合構造を有するＨＢＴ）を用いた送信アンプが注目されている。但し、ＳｉＧｅ−ＨＢＴを送信アンプとして使用するためには、高耐圧化を図ると共に、リーク電流が少なく且つ増幅効率が高い素子とすることが望まれる。ここで、ＳｉＧｅ−ＨＢＴにおいて高耐圧を実現するには、コレクタ濃度を低くしてコレクタ厚を厚くする手法がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１１−３５４５３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、前記のＳｉＧｅ−ＨＢＴのようなヘテロ接合を有するバイポーラトランジスタにおいて、耐圧を改善しようとしてコレクタ濃度を低くすると、トランジスタとしての性能が低下すると言う問題がある。特に、ベース電圧が高い高注入動作の際にこの問題は顕著であり、コレクタ電流の低いときに、電流増幅率ｈＦＥ、遮断周波数ｆＴ等が（コレクタ濃度を低くしない場合に比べて）急激に低下する。
【０００９】
以上に鑑みて、本発明の目的は、耐圧を向上しながらトランジスタの性能低下が抑制されたヘテロ接合バイポーラトランジスタ及びその製造方法を提供することである。
【課題を解決するための手段】
【００１０】
前記の目的を達成するため、本願発明者らは、コレクタ濃度を低くした際にトランジスタの性能が低下する原因を検討した。その中で、コレクタ濃度を低くして耐圧を改善しようとすると、ベース電圧が高い高注入動作の際、ベース・コレクタ接合間（ヘテロ接合間）にパリステイックバリア（寄生バリア）が形成されることに注目した。このような寄生バリアが生じると、コンダクションバンドに凹み領域が生じ、該領域における電子濃度が増加してホールとの再結合が起りやすくなる。この結果、ベース電流が増加し、ｈＦＥの急激な低下等の原因となる。
【００１１】
そこで、本願発明者らは、前記寄生バリアを低くすることにより電子濃度の増加を抑制することを発想した。具体的には、本発明に係るバイポーラトランジスタは、コレクタ層上に、エピタキシャル成長されたヘテロ接合の真性ベース層を有し、真性ベース層は、分離層に囲まれたコレクタ層上に配置され、コレクタ層の表面部に、Ｎ型不純物層が形成され、Ｎ型不純物層の不純物濃度は、Ｎ型不純物層の下方におけるコレクタ層の不純物濃度よりも高く、Ｎ型不純物層と真性ベース層との間に、Ｎ型不純物層及び真性ベース層よりも不純物濃度が低いエピタキシャル成長層が形成されている。
【００１２】
尚、真性ベース層上にエミッタ層が設けられ、エミッタ層上にポリシリコンからなるエミッタ電極が備えられていることが好ましい。
【００１３】
このようなバイポーラトランジスタによると、Ｎ型不純物層が設けられていることにより、該Ｎ型不純物層においてバンドエネルギーが低下した領域が生じる。このため、高いベース電圧のためにベース・コレクタ接合の付近に寄生バリアが生じるとしても、前記のエネルギーが低下した領域に影響されて、ベース・コレクタ接合付近におけるエネルギーが低下する。つまり、Ｎ型不純物層を備えることにより、Ｎ型不純物層を備えていない場合に比べて、寄生バリアは抑制される。この結果、コンダクションバンドにおける電子密度の増加を抑制し、ホールとの再結合を低減して、ベース電流の増加を抑えることができる。このように、コレクタ濃度を低くして耐圧を改善させた場合において、トランジスタの性能低下を抑制することができる。
【００１４】
ここで、真性ベース層とは、エミッタ層の下部又はその近傍のベース層のことであり、トランジスタ特性を決定するベースのことを指している。
【００１５】
また、真性ベース層は、少なくともＳｉ及びＧｅを含む混晶材料からなることが好ましい。具体的な真性ベース層の構成の例として、このようにしても良い。
【００１６】
また、エピタキシャル成長層の膜厚は、５ｎｍ以上で且つ１００ｎｍ以下であることが好ましい。更には、１０ｎｍ以上で且つ８０ｎｍ以下であることが好ましい。
【００１７】
エピタキシャル成長層は、コレクタ層上の結晶欠陥を解消して高品質の膜を形成することができるために一定の厚さが必要であり、５ｎｍ以上、更には１０ｎｍ以上であることが好ましい。この一方、厚いほど電子の走行時間を要するためにトランジスタ性能（遮断周波数ｆＴ等）が劣化するため、１００ｎｍ以下、更には８０ｎｍ以下であることが好ましい。
【００１８】
また、エピタキシャル成長層は、ノンドープシリコン層であることが好ましい。
【００１９】
また、Ｎ型不純物層は、イオン注入により形成されていることが好ましい。
【００２０】
また、真性ベース層は、少なくともＳｉ、Ｇｅ及びＣを含む混晶材料からなることが好ましい。
【００２１】
それぞれ具体的な構成の例として、このようにしても良い。
【００２２】
次に、前記の目的を達成するため、本発明に係るバイポーラトランジスタの製造方法は、シリコン基板に設けられたコレクタ層上に、シリコン単結晶層を形成する工程（ａ）と、シリコン単結晶層に、それぞれ分離層によって分離されたコレクタ引き出し層及びコレクタ引き出し層よりも不純物濃度が高いＮ型不純物層を形成する工程（ｂ）と、Ｎ型不純物層上にエピタキシャル成長層を形成すると共に、エピタキシャル成長層上に真性ベース層を形成する工程（ｃ）と、真性ベース層上に、酸化膜を介してエミッタ電極を形成する工程（ｄ）と、熱処理によってエミッタ電極から真性ベース層に不純物を拡散することにより、真性ベース層上部にエミッタ層を形成する工程（ｅ）とを有する。
【００２３】
このようにすると、本発明に係るバイポーラトランジスタを製造することができる。また、工程（ｃ）において、エピタキシャル成長層を設けることによりＮ型不純物層上の結晶欠陥を解消し、真性ベース層を高品質化することができる。
【００２４】
尚、工程（ｃ）において形成するエピタキシャル成長層及び真性ベース層の積層構造は、Ｓｉからなる層と、Ｓｉ及びＧｅの混晶材料からなる層と、Ｓｉ及びＧｅの混晶材料からなり且つ濃度傾斜を有する層とを含む積層構造であることが好ましい。具体的な構成の一例として、このようにしても良い。
【発明の効果】
【００２５】
本発明のバイポーラトランジスタの構成によると、Ｎ型不純物層の存在する領域においてエネルギーが低下する。このため、ベース電位を上げたときに寄生バリアが形成されようとすると、Ｎ型不純物層の領域においてエネルギーが低下していることの影響を受けて、寄生バリアの形成が抑制される。このため、ヘテロ接合バイポーラトランジスタにおいて、耐圧を向上しながらトランジスタ性能の低下を抑制することができる。
【図面の簡単な説明】
【００２６】
【図１】図１（ａ）及び（ｂ）は、本開示の一実施形態における真性バイポーラトランジスタの断面構造を示す図である。
【図２】図２は、一実施形態における真性バイポーラトランジスタの製造方法を示す工程断面図である。
【図３】図３は、一実施形態における真性バイポーラトランジスタの製造方法を示す工程断面図である。
【図４】図４は、一実施形態における真性バイポーラトランジスタの製造方法を示す工程断面図である。
【図５】図５は、一実施形態における真性バイポーラトランジスタの製造方法を示す工程断面図である。
【図６】図６は、一実施形態における真性バイポーラトランジスタの製造方法を示す工程断面図である。
【図７】図７は、一実施形態における真性バイポーラトランジスタの製造方法を示す工程断面図である。
【図８】図８は、一実施形態における真性バイポーラトランジスタの製造方法を示す工程断面図である。
【図９】図９は、一実施形態における真性バイポーラトランジスタの製造方法を示す工程断面図である。
【図１０】図１０は、一実施形態における真性バイポーラトランジスタの製造方法を示す工程断面図である。
【図１１】図１１は、一実施形態における真性バイポーラトランジスタの製造方法を示す工程断面図である。
【図１２】図１２は、一実施形態における真性バイポーラトランジスタの製造方法を示す工程断面図である。
【図１３】図１３は、一実施形態及び比較例におけるＳｉＧｅ−ＨＢＴのｈＦＥリニアリティ特性を示す図である。
【図１４】図１４は、一実施形態におけるＳｉＧｅ−ＨＢＴのバンドエネルギー図である。
【図１５】図１５は、比較例のＳｉＧｅ−ＨＢＴのバンドエネルギー図である。
【図１６】図１６（ａ）及び（ｂ）は、一実施形態及び比較例のトランジスタにおける高周波特性（ｆＴ及びｆｍａｘ）を示す図である。
【発明を実施するための形態】
【００２７】
以下、本開示の一実施形態における真性バイポーラトランジスタ及びその製造方法について、図面を参照しながら説明する。図１（ａ）は、例示的バイポーラトランジスタ１００の要部断面を模式的に示す図であり、図１（ｂ）は、そのベース近傍の層構造を拡大して示す図である。
【００２８】
図１（ａ）に示す通り、バイポーラトランジスタ１００は、（００１）面を主面とするＰ型シリコン基板１を用いて形成されている。Ｐ型シリコン基板１の上部には、ヒ素（Ａｓ）を含むＮ型サブコレクタ２が形成されている。Ｎ型サブコレクタ２は、Ｐ型シリコン基板１に達するディープトレンチ５及びその上に設けられたシャロートレンチ４によって囲まれると共に、シャロートレンチ４によって表面が更に分離されている。ここで、ディープトレンチ５は、Ｐ型シリコン基板１に達する溝を埋め込むアンドープポリシリコン膜６と、これを取り囲むシリコン酸化膜７を含む。また、シャロートレンチ４は、Ｎ型サブコレクタ２よりも浅い溝がシリコン酸化膜によって埋め込まれた構成である。
【００２９】
シャロートレンチ４に分離されたＮ型サブコレクタ２の表面部には、Ｎ型不純物がドープされたＳｉ単結晶層３が形成されている。また、Ｓｉ単結晶層３の表面部には、Ｎ型不純物層が設けられている。以下、該Ｎ型不純物層のことをバンド変調層３０と呼ぶ。バンド変調層３０は、その直下の部分のＳｉ単結晶層３よりも高濃度のＮ型不純物を含む。これらのＮ型サブコレクタ２、Ｓｉ単結晶層３及びバンド変調層３０は、バイポーラトランジスタ１００のコレクタを構成している。
【００３０】
また、シャロートレンチ４によって分離されたＮ型サブコレクタ２上の他の部分には、Ｎ型サブコレクタ２よりも高濃度のＮ型不純物を含むＳｉ単結晶層であるＮ+ 型コレクタ引き出し層８が形成されている。
【００３１】
バンド変調層３０上には、ベース層５０及びエミッタ層３６を介してエミッタポリシリコン電極３４が形成されている。ベース層５０の周囲には外因性ベース電極３５がシャロートレンチ４上まで延びている。また、エミッタ層３６の周囲において、外因性ベース電極３５とエミッタポリシリコン電極３４との間には酸化膜３２が介在している。エミッタポリシリコン電極３４の側壁にはサイドウォール３８が設けられている。外因性ベース電極３５及びエミッタポリシリコン電極３４の上面にはＣｏシリサイド層３９が設けられている。
【００３２】
エミッタポリシリコン電極３４、外因性ベース電極３５等を覆うように、Ｐ型シリコン基板１上には層間絶縁膜４０が形成されている。該層間絶縁膜４０を貫通して外因性ベース電極３５及びＮ+ 型コレクタ引き出し層８に電気的に接続するように、タングステンプラグ４１が形成されている。層間絶縁膜４０上に、タングステンプラグ４１に接続するようにアルミニウムを含む金属配線４２が設けられている。図には示されていないが、エミッタポリシリコン電極３４に対して電気的に接続するプラグも設けられている。
【００３３】
図１（ｂ）は、エミッタ層３６近傍のより詳しい層構造について示している。図１（ｂ）に示す通り、Ｓｉ単結晶層３上に設けられたバンド変調層３０を覆うように、いずれもエピタキシャル成長により形成された複数の層からなるＳｉＧｅ積層膜３１ａが形成されている。具体的には、ＳｉＧｅ積層膜３１ａは、バンド変調層３０上に形成された膜厚約６０ｎｍのＳｉバッファ層５１と、その上に形成されたＳｉＧｅ層５２と、更にその上に形成されたＳｉＧｅ濃度傾斜層５３とを有する。尚、簡潔にするためにＳｉＧｅと表記しているが、ＳｉとＧｅとが１対１の組成であること意味しているのではなく、これらの層はいずれもＳｉ1-x Ｇｅx （０＜ｘ≦１）と表される組成を有している。
【００３４】
ＳｉＧｅ積層膜３１ａ上にはシリコンからなるＳｉキャップ層５４（図１（ａ）においては図示省略）が形成され、その上にエミッタポリシリコン電極３４が設けられている。
【００３５】
ここで、ＳｉＧｅ濃度傾斜層５３は、エミッタポリシリコン電極３４側に向かってＧｅ濃度が低下する傾斜組成を有するベース層を構成する。後に更に説明するが、エミッタ層３６は、エミッタポリシリコン電極３４からＳｉキャップ層５４に不純物（リン）が拡散されることにより形成されている。
【００３６】
次に、バイポーラトランジスタ１００の製造方法について、その工程を示す模式的な断面図である図２〜図１２を参照して説明する。
【００３７】
まず、図２に示すように、（００１）面を主面とするＰ型シリコン基板１上部の所定の領域（ＨＢＴ形成領域）に、深さ約１μｍのＮ型サブコレクタ２を形成する。これには、フォトリソグラフィーを利用して、Ｎ型サブコレクタ２を形成する領域が開口されたレジストをＰ型シリコン基板１上に形成し、該レジストをマスクとしてヒ素（Ａｓ）イオンを注入すれば良い。
【００３８】
次に、Ｎ型サブコレクタ２上を含むＰ型シリコン基板１上に、Ｎ型不純物をドープしながらＳｉ単結晶層３を約０．８５μｍの膜厚にエピタキシャル成長させる。このとき、不純物濃度は約１×１０15atoms／cm3 である。
【００３９】
次に、図３に示すように、素子分離を形成する。具体的に、Ｎ型サブコレクタ２を取り囲むように、シリコン酸化膜が埋め込まれた構造のシャロートレンチ４と、その下方に位置し、アンドープポリシリコン膜６及びこれを取り囲むシリコン酸化膜７を有する構成のディープトレンチ５とを形成する。また、シャロートレンチ４及びディープトレンチ５に囲まれた領域内において、シャロートレンチ４のみを形成して区画を行なう。尚、シャロートレンチ４の深さは約０．３μｍ、ディープトレンチ５の深さは約２μｍである。また、ディープトレンチ５の底にはボロンを注入し、パンチスルー防止を図っている。
【００４０】
次に、図４に示すように、Ｎ+ 型コレクタ引き出し層８を形成する。このためには、シャロートレンチ４によって囲まれた所定の領域上が開口されたレジスト（図示省略）をマスクとして、Ｓｉ単結晶層３に対してリン（Ｐ）イオンを注入する。この際の条件は、例えば注入エネルギー約６０ｋｅＶ、ドーズ量３×１０15atoms／cm2 である。その後、酸素プラズマアッシングを用いてレジストを除去する。更に、温度が約８５０℃で且つ３０分程度の熱処理を行なうことにより、Ｎ+ 型コレクタ引き出し層８とする。
【００４１】
次に、フォトリソグラフィーとイオン注入を利用して、Ｎ+ 型コレクタ引き出し層８に、注入エネルギー約５０ｋｅＶで且つドーズ量３×１０15atoms／cm2 の条件にてヒ素を注入する。
【００４２】
次に、図５に示すように、Ｐ型シリコン基板１上を覆うように、膜厚約５０ｎｍの酸化膜２８を減圧ＣＶＤ法により堆積させる。更に、該酸化膜２８上に、膜厚約１００ｎｍのポリシリコン膜２９を減圧ＣＶＤ法により堆積させる。
【００４３】
次に、図６に示すように、シャロートレンチ４によって囲まれたＳｉ単結晶層３の上部に、Ｎ型不純物層であるバンド変調層３０を形成する。このためには、まず、フォトリソグラフィーを用いてＨＢＴ形成領域が開口されたレジスト（図示省略）を形成し、該レジストをマスクとして、ポリシリコン膜２９を除去する（図６は酸化膜２８も除去された状態を示しているが、この時点では、酸化膜２８は除去されずに残っている）。次に、注入エネルギー５０ｋｅＶ、ドーズ量約２×１０11atoms／cm2 の条件により、リンを注入する。
【００４４】
これにより、Ｓｉ単結晶層３内に、Ｎ型不純物層としてリンを含むバンド変調層３０が形成される。注入エネルギーが５０ｋｅＶである場合、深さ（幅）が約０．０８μｍのバンド変調層３０が形成される。尚、ドーズ量が２×１０12atoms／cm2 を越えると体圧が低下することが分っているので、ドーズ量としては２×１０12atoms／cm2 以下とする。また、バンド変調層３０の深さを０．０８μｍとしているが、これは一例であり、約０．３μｍの深さまでならばトランジスタとして使用できることが確認されている。
【００４５】
次に、酸素プラズマアッシングを用いてレジストを除去した後、これまでに注入された不純物の活性化、結晶欠陥の回復等のために、温度約１０００℃で且つ１０秒間の熱処理を実施する。
【００４６】
その後、ポリシリコン膜２９を除去した領域において露出している酸化膜２８をフッ酸により除去し、ＨＢＴ形成領域におけるＮ型Ｓｉの表面を露出させる。この酸化膜２８の除去により、シャロートレンチ４のシリコン酸化膜についてもエッチングされて後退し、リンが注入されていない部分のシリコン基板が現れることになる。しかし、真性トランジスタとなる領域からは離れており、トランジスタ特性への影響は無い。
【００４７】
次に、図７に示すように、ＵＨＶ−ＣＶＤ（ultra-high vacuum chemical vapor deposition ）法を用いて、バンド変調層３０上にエピタキシャル成長されたＳｉＧｅ積層膜３１ａ、シャロートレンチ４及びポリシリコン膜２９上にポリ状態のＳｉＧｅ積層膜３１ｂを同時に堆積する。
【００４８】
ＳｉＧｅ積層膜３１ａは、図１（ｂ）に示した構造を有する。つまり、いずれもエピタキシャル成長された膜である膜厚約６０ｎｍのＳｉバッファ層５１と、その上に形成された膜厚約２０ｎｍのＳｉＧｅ層５２と、更にその上に形成された膜厚約２０ｎｍのＳｉＧｅ濃度傾斜層５３とを備える構造である。
【００４９】
ＳｉＧｅ層５２は、Ｇｅ濃度が約３０％（Ｓｉ1-x Ｇｅx と組成を表記する場合にｘ＝０．３程度）である。ＳｉＧｅ濃度傾斜層５３は、ＳｉＧｅ層５２の側においてＧｅ濃度が約３０％であり、この濃度からエミッタ側に向かってＧｅ濃度が低下する傾斜組成を有している。また、ＳｉＧｅ濃度傾斜層５３はベース層となる層であり、膜成長中にボロン（Ｂ）が約３×１０19atoms／cm3 導入されてＰ型となっている。
【００５０】
ＳｉＧｅ濃度傾斜層５３上には、膜厚約３５ｎｍのＳｉキャップ層５４が形成されている（図１（ｂ））。
【００５１】
また、コレクタ側に最初にエピタキシャル成長させる約６０ｎｍのＳｉバッファ層５１を備えることにより、コレクタ表面（Ｐ型シリコン基板１におけるバンド変調層３０となっている表面部）に存在する注入起因と考えられる結晶欠陥を解消し、高品質なシリコン層を形成することができる。Ｓｉバッファ層５１を成長する際には、不純物となるガスは使用しない。従って、ＳｉＧｅ−ＨＢＴの構造において、バンド変調層３０と、ベース層５０（図１（ｂ））との間には、Ｓｉバッファ層５１が挟まれた構造となる。
【００５２】
また、シャロートレンチ４及びポリシリコン膜２９上のＳｉＧｅ積層膜３１ｂは、ポリシリコン膜上にポリＳｉ1-x Ｇｅx 膜が積層された構造の膜として形成される。
【００５３】
次に、図８に示す工程を行なう。まず、膜厚が約３０ｎｍの酸化膜３２と、膜厚が約５０ｎｍで且つリンを３×１０15atoms/cm3 程度含むポリシリコン膜３３とを減圧ＣＶＤ法により堆積する。次に、フォトリソグラフィーを用いて、ＨＢＴのエミッタ領域となる部分が開口されたレジスト（図示省略）を形成する。該レジストをマスクとして、ドライエッチング技術によりポリシリコン膜３３を開口する。その後レジストを除去する。
【００５４】
続いて、ポリシリコン膜３３の開口に露出した部分の酸化膜３２をウェットエッチングにより除去する。
【００５５】
次に、図９に示すように、ＳｉＧｅ積層膜３１ａ上にポリシリコン膜からなるエミッタポリシリコン電極３４を形成する。このために、まず、膜厚が３００ｎｍ程度で且つ濃度５×１０20atoms/cm3 程度のＮ+ 型アモルファスシリコン膜を形成する。例えば、減圧ＣＶＤ法を用いて、約５４０℃において堆積を行なえば良い。該アモルファスシリコンは、熱処理により、エミッタポリシリコン電極３４を構成するポリシリコン膜となる。
【００５６】
続いて、フォトリソグラフィーを用いて所定の領域を開口したレジスト（図示省略）を形成する。該レジストをマスクとして前記のポリシリコン膜を異方性エッチングし、エミッタポリシリコン電極３４を形成する。このときにポリシリコン膜３３も除去される。更に、ウェットエッチングにより、エミッタポリシリコン電極３４の下の部分以外の酸化膜３２を除去する。これにより、図９の構造が得られる。
【００５７】
次に、図１０に示すように、ＳｉＧｅ積層膜３１ｂをエッチングによりパターニングし、ＨＢＴの外因性ベース電極３５を形成する。このためには、フォトリソグラフィを用いて所定の領域が開口されたレジストを形成し、該レジストをマスクとしてエッチングすれば良い。この際、Ｎ+ 型コレクタ引き出し層８等の上方のＳｉＧｅ積層膜３１ｂ及びポリシリコン膜２９についても除去される。
【００５８】
次に、図１１に示すように、エミッタポリシリコン電極３４下方のエミッタ層３６と、エミッタポリシリコン電極３４の側面を覆うサイドウォール３８と、エミッタポリシリコン電極３４、外因性ベース電極３５及びＮ+ 型コレクタ引き出し層８の上面を覆うＣｏシリサイド層３９とを形成する。
【００５９】
このために、まず、膜厚が３０〜１００ｎｍ程度の酸化膜（図示省略）を減圧ＣＶＤ法によって堆積する。次に、温度が約９００℃、時間が１０〜１５秒程度の熱処理を行ない、エミッタポリシリコン電極３４からその下方のＳｉＧｅ積層膜３１ａに対して不純物を拡散させることにより、エミッタ層３６を形成する。
【００６０】
本実施形態においては、エミッタポリシリコン電極３４のリン濃度を５×１０20atoms/cm3 とした。しかし、ベース層厚、コレクタ表面濃度等に応じて、適宜エミッタポリシリコン電極３４の濃度を最適なリン濃度に変えても構わない。
【００６１】
また、このようにして形成されたエミッタ層３６と、バンド変調層３０とに挟まれた部分のＳｉＧｅ積層膜３１ａは、ベース層５０となる。
【００６２】
続いて、先に形成した膜厚３０〜１００ｎｍ程度の酸化膜について異方性エッチングを行ない、エミッタポリシリコン電極３４の側面にサイドウォール３８を形成する。この際に酸化膜２８についても除去している。これにより、エミッタポリシリコン電極３４の表面、外因性ベース電極３５の表面及びＮ+ 型コレクタ引き出し層８の表面について、いずれもシリコン表面が露出した状態となる。
【００６３】
次に、Ｃｏのスパッタリング及びアニールを行なった後、未反応のＣｏを除去し、更にアニールを実施することにより、前記のシリコン表面が露出した部分を覆うＣｏシリサイド層３９を形成する。
【００６４】
この後、図１２に示すように、標準的な多層配線工程プロセスを行なう。
【００６５】
つまり、Ｐ型シリコン基板１上を覆う層間絶縁膜４０を堆積した後、該層間絶縁膜４０を貫通してエミッタポリシリコン電極３４、外因性ベース電極３５及びＮ+ 型コレクタ引き出し層８上の各Ｃｏシリサイド層３９に到達する接続孔を形成する。続いて、該接続孔にそれぞれタングステン（Ｗ）膜を埋め込むことによりタングステンプラグ４１（Ｗプラグ）を形成する。その後、アルミニウム合金膜をスパッタリングし、所定の領域が開口されたレジストをマスクとしてパターニングする。これにより、各タングステンプラグ４１に接続され、層間絶縁膜４０上に延びる金属配線４２が形成される。
【００６６】
以上により、本実施形態のバイポーラトランジスタ１００が形成される。
【００６７】
以上のような構造を有するＳｉＧｅ−ＨＢＴであるバイポーラトランジスタ１００は、真性ベース層の下にバンド変調層３０を有することにより、耐圧を向上しながらトランジスタ性能の低下を抑制することができるようになっている。これについて、以下に説明する。尚、真性ベース層とは、エミッタ層３６下部又はその近傍のベース層のことであり、トランジスタ特性を決定するベースのことを指している。
【００６８】
本実施形態のバイポーラトランジスタ１００におけるｈＦＥのコレクタ電流依存性について、実施例として図１３に示す。更に、比較例として、本実施形態のバイポーラトランジスタ１００においてバンド変調層３０が設けられていない構造のバイポーラトランジスタについても、ｈＦＥのコレクタ電流依存性を図１３に示す。ここでは、比較を容易にするため、コレクタ電流Ｉｃが２×１０-8Ａ／μｍである際におけるｈＦＥによって規格化して示している。
【００６９】
図１３に示される通り、実施例のバイポーラトランジスタは、比較例のバイポーラトランジスタに比べて、コレクタ電流Ｉｃに対するｈＦＥ変動の小さい領域が広くなっている。言い換えると、実施例のバイポーラトランジスタは、比較例のバイポーラトランジスタよりも広いコレクタ電流Ｉｃの範囲において、ｈＦＥの変動が小さくなっている。
【００７０】
この理由は、図１４及び図１５によって説明することができる。
【００７１】
図１４は、ベース電位（ＶＢＥ）をパラメータとして、実施例のバイポーラトランジスタ１００のエミッタからコレクタ側の深さ方向に対するバンドエネルギーを示している。具体的には、コンダクションバンド（ＣＢ）及びバレンスバンド（ＶＢ）のエネルギーについて、ＶＢＥ０．７、０．８及び０．９Ｖに対して示している。また、図１５は、バンド変調層３０を備えていない前記比較例のバイポーラトランジスタについて、同様のバンドエネルギーを示している。尚、深さ０μｍの位置は、エミッタ層３６の上面に対応する。
【００７２】
ヘテロ接合において、ベース電位ＶＢＥを増加させると、ベース−コレクタ接合付近に、電子に対する寄生のバリアが生じる。図１４及び図１５においても、ＶＢＥが０．８Ｖ以上になると、コンダクションバンドにバリア（Ａとして示す）が生じている。このため、バンドに凹み領域（Ｂとして示す）が生じ、該領域において電子濃度が増加してホールとの再結合がおきやすくなる。この結果、ベース電流が増加し、ｈＦＥが急激に低下するため、ｈＦＥリニアリティの劣化が生じている。尚、図１４及び図１５において、深さ約０．０７μｍがベース−コレクタ接合面の付近に対応する。
【００７３】
ここで、本実施形態のバイポーラトランジスタ１００の場合、バンド変調層３０が形成されていることにより当該領域のエネルギーが低下している（図１４においてＣとして表す部分）。このようなエネルギーの低下の影響を受け、図１５の比較例に比べて、図１４のバイポーラトランジスタ１００の場合にはベース−コレクタ接合付近のバリア（Ａの部分）が低下する。このため、凹み領域（Ｂの部分）における電子濃度の増加が抑制され、ｈＦＥリニアリティの劣化が抑制される。つまり、バンド変調層３０を設けることにより、ｈＦＥリニアリティを改善することができる。
【００７４】
図１６（ａ）及び（ｂ）に、実施例のバイポーラトランジスタ１００と、比較例のバイポーラトランジスタとについて、高周波特性（遮断周波数ｆＴ及び最大動作周波数ｆｍａｘ）を示す。これらの図から、実施例にて実現したｈＦＥリニアリティの改善によりピークｆＴが約１１％改善すること、その際にｆｍａｘ特性の劣化は見られないことがわかる。
【００７５】
以上から、本実施形態の例示的バイポーラトランジスタ１００は、比較例と同じ面積であれば、より多くの電流を流すことができ、送信アンプ用途には有利である。また、比較例と同じ電流量とする場合には、トランジスタサイズを小さくすることができ、寄生容量が小さくなって特性が向上する。
【００７６】
尚、本実施形態の場合、ベース直下からサブコレクタまでのプロファイルを一度のリン注入によって形成した。しかし、濃度プロファイルの最適化のために、多段注入を実施しても良い。
【００７７】
また、コレクタ直上のＳｉバッファ層５１について、膜厚を６０ｎｍとしたが、これには限らない。Ｓｉバッファ層５１の膜厚は、コレクタ上の欠陥を解消して高品質膜を得るための膜厚であり、また、酸化膜上でも膜形成を行なうことができるだけの成長核が形成されている膜厚である必要がある。具体的な値は、ＳｉＧｅの成長条件に依存するものであるが、例えば５ｎｍ以上であることが望ましく、１０ｎｍ以上であることが更に望ましい。
【００７８】
また、Ｓｉバッファ層５１の膜厚が大きすぎると、トランジスタの性能に影響する。これは、Ｓｉバッファ層５１の膜厚が大きくなるほど電子の走行時間を要することになり、遮断周波数ｆＴが劣化することになるためである。そこで、Ｓｉバッファ層５１の膜厚が例えば１００μｍ以下、より望ましくは８０μｍ以下とするのが良い。このような膜厚であれば、ｆＴの劣化は小さい。
【００７９】
また、本実施形態ではベース層（ＳｉＧｅ積層膜３１ａ）としてＳｉＧｅ混晶膜を用いているが、これには限らない。要求される性能に合わせて、例えば、ＳｉＧｅＣ混晶膜であっても良い。
【００８０】
また、バンド変調層３０を作成するため、以上では不純物として、結晶中に対するダメージの抑制を考慮してリンを用いた。しかし、要望する特性に問題がなければ、リンの代わりにヒ素又はアンチモンを用いても良い。この場合、リンを用いるよりも更に浅い（狭い）Ｎ型不純物層を形成することができる。
【００８１】
また、バイポーラトランジスタ１００の場合、ＳｉＧｅ−ＨＢＴを形成しているのみであるが、ＣＭＯＳを同時に形成することにより、ＢｉＣＭＯＳプロセスにすることも容易に可能である。
【産業上の利用可能性】
【００８２】
本発明のバイポーラトランジスタは、エピタキシャルベース層を有するバイポーラトランジスタ、特に、ヘテロ接合バイポーラトランジスタにおいて、高性能な高耐圧トランジスタを実現し、送信アンプ等の用途にも有用である。
【符号の説明】
【００８３】
１          Ｐ型シリコン基板
２          Ｎ型サブコレクタ
３          Ｓｉ単結晶層
４          シャロートレンチ
５          ディープトレンチ
６          アンドープポリシリコン膜
７          シリコン酸化膜
８          Ｎ+ 型コレクタ引き出し層
２８          酸化膜
２９          ポリシリコン膜
３０          バンド変調層
３１ａ        ＳｉＧｅ積層膜
３１ｂ        ＳｉＧｅ積層膜
３２          酸化膜
３３          ポリシリコン膜
３４          エミッタポリシリコン電極
３５          外因性ベース電極
３６          エミッタ層
３８          サイドウォール
３９          Ｃｏシリサイド層
４０          層間絶縁膜
４１          タングステンプラグ
４２          金属配線
５０          ベース層
５１          Ｓｉバッファ層
５２          ＳｉＧｅ層
５３          ＳｉＧｅ濃度傾斜層
５４          Ｓｉキャップ層
１００        バイポーラトランジスタ
【図１】
2010283329.tif 000003
【図２】
2010283329.tif 000004
【図３】
2010283329.tif 000005
【図４】
2010283329.tif 000006
【図５】
2010283329.tif 000007
【図６】
2010283329.tif 000008
【図７】
2010283329.tif 000009
【図８】
2010283329.tif 000010
【図９】
2010283329.tif 000011
【図１０】
2010283329.tif 000012
【図１１】
2010283329.tif 000013
【図１２】
2010283329.tif 000014
【図１３】
2010283329.tif 000015
【図１４】
2010283329.tif 000016
【図１５】
2010283329.tif 000017
【図１６】
2010283329.tif 000018