(57)【要約】【課題】画素の輝度劣化を補償可能な表示装置を提供する。【解決手段】画素は、走査線から供給された制御信号に応じて信号線から映像信号を取り込み発光する。光センサーは、各画素の発光輝度を検出して対応する輝度信号を出力する。信号処理部１０は、光センサーから出力された輝度信号に応じて映像信号を補正し且つ補正された映像信号を駆動部のドライバに供給する。パネルは、画面部が複数の領域に区画されており、各領域に対応して光センサー１−６が配されており、対応する領域に属する画素の発光輝度を検出して対応する輝度信号を出力する。複数の光センサー１−６から出力された輝度信号を切り換えて信号処理部１０に供給するセレクター５０を有する。複数の光センサー１−６は、所定の個数ごとにまとめてブロック化されており、信号処理部１０は、ブロック単位で輝度信号を受け入れ処理する。【選択図】図１８
2010113229.tif 000002
【特許請求の範囲】
【請求項１】
画面部と、駆動部と、信号処理部とからなり、
前記画面部は、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素と、光センサーとを有するパネルからなり、
前記駆動部は、各走査線に順次制御信号を供給するスキャナと、各信号線に映像信号を供給するドライバとを有し、
前記画素は、該走査線から供給された制御信号に応じて選択されたとき、該信号線から映像信号を取り込み、且つ取り込んだ映像信号に応じて発光し、
前記光センサーは、各画素の発光輝度を検出して対応する輝度信号を出力し、
前記信号処理部は、該光センサーから出力された輝度信号に応じて映像信号を補正し且つ補正された映像信号を該駆動部のドライバに供給し、
前記パネルは、該画面部が複数の領域に区画されており、各領域に対応して光センサーが配されており、各光センサーは、対応する領域に属する画素の発光輝度を検出して対応する輝度信号を出力し、
複数の領域に対応して配された複数の光センサーから出力された輝度信号を切り換えて該信号処理部に供給するセレクターを有する
表示装置。
【請求項２】
複数の領域に対応して配された複数の光センサーは、所定の個数ごとにまとめてブロック化されており、
前記信号処理部は、ブロック単位で輝度信号を受け入れ処理する請求項１記載の表示装置。
【請求項３】
各光センサーから出力されたアナログの輝度信号をデジタルの輝度信号に変換して該信号処理部に供給するコンバーターを含んでおり、
前記コンバーターは、各ブロックに対応して配されている請求項２記載の表示装置。
【請求項４】
各光センサーから出力された輝度信号を増幅して該信号処理部に供給するアンプを含んでおり、
前記アンプは、各ブロックに対応して配されている請求項２記載の表示装置。
【請求項５】
前記信号処理部は、該画面部に映像を表示する表示期間では通常の映像信号を供給し、映像を表示しない非表示期間に含まれる検出期間では、輝度検出用の映像信号を供給する請求項１記載の表示装置。
【請求項６】
前記信号処理部は、フレーム単位で前記検出用の映像信号を供給し、前記検出用の映像信号は、１フレームで検出対象となる画素のみを発光させ残りの画素は非発光状態にする請求項５記載の表示装置。
【請求項７】
前記信号処理部は、初期に該光センサーから出力された第１の輝度信号と、所定時間経過後に該光センサーから出力された第２の輝度信号とを比較して発光輝度の低下分を求め、且つ求めた発光輝度の低下分を補償するように映像信号を補正して該駆動部に出力する請求項１記載の表示装置。
【請求項８】
画面部と、駆動部と、信号処理部とからなり、
前記画面部は、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素と、光センサーとを有するパネルからなり、
前記駆動部は、各走査線に順次制御信号を供給するスキャナと、各信号線に映像信号を供給するドライバとを有し、
前記画素は、該走査線から供給された制御信号に応じて選択されたとき、該信号線から映像信号を取り込み、且つ取り込んだ映像信号に応じて発光し、
前記光センサーは、各画素の発光輝度を検出して対応する輝度信号を出力し、
前記信号処理部は、該光センサーから出力された輝度信号に応じて映像信号を補正し且つ補正された映像信号を該駆動部のドライバに供給し、
前記パネルは、該画面部が複数の領域に区画されており、各領域に対応して光センサーが配されており、各光センサーは、対応する領域に属する画素の発光輝度を検出して対応する輝度信号を出力し、
複数の領域に対応して配された複数の光センサーは、所定の個数ごとにまとめてブロック化されており、
前記信号処理部は、ブロック単位で輝度信号を受け入れ処理する
表示装置。
【請求項９】
本体と、該本体に入力する情報若しくは該本体から出力された情報を表示する表示器とからなり、
前記表示器は、画面部と、駆動部と、信号処理部とからなり、
前記画面部は、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素と、光センサーとを有するパネルからなり、
前記駆動部は、各走査線に順次制御信号を供給するスキャナと、各信号線に映像信号を供給するドライバとを有し、
前記画素は、該走査線から供給された制御信号に応じて選択されたとき、該信号線から映像信号を取り込み、且つ取り込んだ映像信号に応じて発光し、
前記光センサーは、各画素の発光輝度を検出して対応する輝度信号を出力し、
前記信号処理部は、該光センサーから出力された輝度信号に応じて映像信号を補正し且つ補正された映像信号を該駆動部のドライバに供給し、
前記パネルは、該画面部が複数の領域に区画されており、各領域に対応して光センサーが配されており、各光センサーは、対応する領域に属する画素の発光輝度を検出して対応する輝度信号を出力し、
複数の領域に対応して配された複数の光センサーから出力された輝度信号を切り換えて該信号処理部に供給するセレクターを有する
電子機器。
【請求項１０】
本体と、該本体に入力する情報若しくは該本体から出力された情報を表示する表示器とからなり、
前記表示器は、画面部と、駆動部と、信号処理部とからなり、
前記画面部は、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素と、光センサーとを有するパネルからなり、
前記駆動部は、各走査線に順次制御信号を供給するスキャナと、各信号線に映像信号を供給するドライバとを有し、
前記画素は、該走査線から供給された制御信号に応じて選択されたとき、該信号線から映像信号を取り込み、且つ取り込んだ映像信号に応じて発光し、
前記光センサーは、各画素の発光輝度を検出して対応する輝度信号を出力し、
前記信号処理部は、該光センサーから出力された輝度信号に応じて映像信号を補正し且つ補正された映像信号を該駆動部のドライバに供給し、
前記パネルは、該画面部が複数の領域に区画されており、各領域に対応して光センサーが配されており、各光センサーは、対応する領域に属する画素の発光輝度を検出して対応する輝度信号を出力し、
複数の領域に対応して配された複数の光センサーは、所定の個数ごとにまとめてブロック化されており、
前記信号処理部は、ブロック単位で輝度信号を受け入れ処理する
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素毎に配した発光素子を電流駆動して画像を表示する表示装置に関する。またかかる表示装置を用いた電子機器に関する。詳しくは、各画素回路内に設けた絶縁ゲート型電界効果トランジスタによって有機ＥＬなどの発光素子に通電する電流量を制御する、いわゆるアクティブマトリクス型の表示装置の駆動方式に関する。
【背景技術】
【０００２】
表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機ＥＬ素子を画素に用いた有機ＥＬディスプレイなどにおいても同様であるが、液晶画素と異なり有機ＥＬ素子は自発光素子である。その為、有機ＥＬディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。
【０００３】
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ、ＴＦＴ）によって制御するものであり、以下の特許文献に記載がある。
【特許文献１】特開２００３−２５５８５６
【特許文献２】特開２００３−２７１０９５
【特許文献３】特開２００４−１３３２４０
【特許文献４】特開２００４−０２９７９１
【特許文献５】特開２００４−０９３６８２
【特許文献６】特開２００６−２１５２１３
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の表示装置は、基本的に画面部と駆動部とで構成されている。画面部は、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とからなる。駆動部は画面部の周辺に配され、各走査線に順次制御信号を供給するスキャナと、各信号線に映像信号を供給するドライバとを有する。画面部の各画素は、対応する走査線から供給された制御信号に応じて選択されたとき、対応する信号線から映像信号を取り込み、且つ取り込んだ映像信号に応じて発光する。
【０００５】
各画素は発光素子として例えば有機ＥＬデバイスを含んでいる。この発光素子は経時的に電流／輝度特性が劣化する傾向がある。これにより、有機ＥＬディスプレイの各画素は時間の経過と共に輝度が低下していくという課題がある。輝度劣化の程度は、各画素の累積発光時間に依存している。画面上で各画素の累積発光時間が異なる場合輝度のムラが生じ、いわゆる「焼き付き」という画質不良が生じる恐れがある。
【課題を解決するための手段】
【０００６】
上述した従来の技術の課題に鑑み、本発明は画素の輝度劣化を補償可能な表示装置を提供することを目的とする。係る目的を達成するために以下の手段を講じた。即ち本発明に係る表示装置は、画面部と、駆動部と、信号処理部とからなる。前記画面部は、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素と、光センサーとを有するパネルからなる。前記駆動部は、各走査線に順次制御信号を供給するスキャナと、各信号線に映像信号を供給するドライバとを有する。前記画素は、該走査線から供給された制御信号に応じて選択されたとき、該信号線から映像信号を取り込み、且つ取り込んだ映像信号に応じて発光する。前記光センサーは、各画素の発光輝度を検出して対応する輝度信号を出力する。前記信号処理部は、該光センサーから出力された輝度信号に応じて映像信号を補正し且つ補正された映像信号を該駆動部のドライバに供給する。前記パネルは、該画面部が複数の領域に区画されており、各領域に対応して光センサーが配されている。各光センサーは、対応する領域に属する画素の発光輝度を検出して対応する輝度信号を出力する。複数の領域に対応して配された複数の光センサーから出力された輝度信号を切り換えて該信号処理部に供給するセレクターを有する。
【０００７】
好ましくは、複数の領域に対応して配された複数の光センサーは、所定の個数ごとにまとめてブロック化されており、前記信号処理部はブロック単位で輝度信号を受け入れ処理する。又各光センサーから出力されたアナログの輝度信号をデジタルの輝度信号に変換して該信号処理部に供給するコンバーターを含んでおり、前記コンバーターは各ブロックに対応して配されている。又各光センサーから出力された輝度信号を増幅して該信号処理部に供給するアンプを含んでおり、前記アンプは各ブロックに対応して配されている。又前記信号処理部は、該画面部に映像を表示する表示期間では通常の映像信号を供給し、映像を表示しない非表示期間に含まれる検出期間では、輝度検出用の映像信号を供給する。又前記信号処理部は、フレーム単位で前記検出用の映像信号を供給し、前記検出用の映像信号は、１フレームで検出対象となる画素のみを発光させ残りの画素は非発光状態にする。又前記信号処理部は、初期に該光センサーから出力された第１の輝度信号と、所定時間経過後に該光センサーから出力された第２の輝度信号とを比較して発光輝度の低下分を求める。そして求めた発光輝度の低下分を補償するように映像信号を補正して該駆動部に出力する。
【発明の効果】
【０００８】
本発明によれば、信号処理部は、光センサーから出力された輝度信号に応じて映像信号を補正し且つ補正された映像信号を駆動部のドライバに供給している。係る構成により、画素の輝度劣化を映像信号の補正で補うことが可能なり、従来問題となっていた「焼き付き」などの画質不良を防ぐことができる。
本発明によれば、光センサーは各画素の発光輝度を検出して対応する輝度信号を出力している。個々の画素毎に発光輝度を検出しているため、画面上で局所的な輝度ムラが表れる場合などでも、画素単位で映像信号の補正を行うことにより、局所的な輝度ムラを修正できる。
特に本発明では、画面部を区画して、各区画毎に光センサーを配している。各区画は、対応する光センサーが発光輝度の検出が可能な範囲で、多数の画素を含んでいる。本発明によれば、個々の画素の発光輝度を検出するために各画素に対応して光センサーを設ける必要がなく、光センサーの必要な個数を画素の総数に比べて格段に少なくでき、表示パネル構造の簡素化並びに低コスト化を実現することができる。
【０００９】
更に本発明の表示装置は、パネルと信号処理部（例えばＤＳＰ）との間にセレクターが配されている。このセレクターは、複数の領域に対応して配された複数の光センサーから出力された輝度信号を切り換えて信号処理部に供給する。このようなセレクターを介在させることで、複数の光センサーと信号処理部とを結ぶ配線の本数を削減できる。信号処理部をＩＣチップ（例えばＦＰＧＡあるいはＡＳＩＣ）で構成した場合、複数の光センサーと接続するためのピン数を削減できる。これにより、光センサーの個数が汎用のＤＳＰのピン数を超える場合でも、汎用のＩＣチップを使うことができる。
更に本発明によれば、複数の光センサーが所定の個数毎にまとめてブロック化されている。信号処理部はブロック単位で輝度信号を受け入れ、これに基づいて映像信号の補正処理を行う。光センサーから出力されたアナログの輝度信号を信号処理部（例えばＤＳＰ）で整理するためには、アナログの輝度信号を増幅するためのアンプや、増幅した輝度信号をアナログからデジタルのデータに変換するコンバータが必要である。本発明によれば、光センサーを所定の個数毎ブロック化することで、アンプやコンバータをブロック化された光センサーに対して共用可能となり、部品点数の削減が実現できる。
【発明を実施するための最良の形態】
【００１０】
以下、発明を実施するための最良の形態（以下実施形態と呼ぶ）について説明する。なお説明は以下の順序で行う。
第一実施形態（セレクター）
第二実施形態（ブロック化）
第三実施形態（アンプ）
第四実施形態（ＡＤコンバータ）
第五実施形態
第六実施形態
第七実施形態
応用形態
【００１１】
〈第一実施形態〉
［パネルの全体構成］
図１は、本発明に係る表示装置の主要部となるパネルを示す全体構成図である。図示するように、本表示装置は、画素アレイ部１（画面部）とこれを駆動する駆動部とからなる。画素アレイ部１は、行状の走査線ＷＳと、列状の信号線（信号ライン）ＳＬと、両者が交差する部分に配された行列状の画素２と、各画素２の各行に対応して配された給電線（電源ライン）ＶＬとを備えている。なお本例は、各画素２にＲＧＢ三原色のいずれかが割り当てられており、カラー表示が可能である。但し本発明はこれに限られるものではなく、単色表示のデバイスも含む。駆動部は、各走査線ＷＳに順次制御信号を供給して画素２を行単位で線順次走査するライトスキャナ４と、この線順次走査に合わせて各給電線ＶＬに第１電位と第２電位で切換る電源電圧を供給する電源スキャナ６と、この線順次走査に合わせて列状の信号線ＳＬに映像信号となる信号電位と基準電位を供給する水平セレクタ（信号ドライバ）３とを備えている。
【００１２】
［画素の回路構成］
図２は、図１に示した表示装置に含まれる画素２の具体的な構成及び結線関係を示す回路図である。図示するように、この画素２は有機ＥＬデバイスなどで代表される発光素子ＥＬと、サンプリングトランジスタＴｒ１と、ドライブトランジスタＴｒｄと、画素容量Ｃｓとを含む。サンプリングトランジスタＴｒ１は、その制御端（ゲート）が対応する走査線ＷＳに接続し、一対の電流端（ソース及びドレイン）の片方が対応する信号線ＳＬに接続し、他方がドライブトランジスタＴｒｄの制御端（ゲートＧ）に接続する。ドライブトランジスタＴｒｄは、一対の電流端（ソースＳ及びドレイン）の一方が発光素子ＥＬに接続し、他方が対応する給電線ＶＬに接続している。本例では、ドライブトランジスタＴｒｄがＮチャネル型であり、そのドレインが給電線ＶＬに接続する一方、ソースＳが出力ノードとして発光素子ＥＬのアノードに接続している。発光素子ＥＬのカソードは所定のカソード電位Ｖｃａｔｈに接続している。画素容量ＣｓはドライブトランジスタＴｒｄの片方の電流端であるソースＳと制御端であるゲートＧの間に接続している。
【００１３】
かかる構成において、サンプリングトランジスタＴｒ１は走査線ＷＳから供給された制御信号に応じて導通し、信号線ＳＬから供給された信号電位をサンプリングして画素容量Ｃｓに保持する。ドライブトランジスタＴｒｄは、第１電位（高電位Ｖｄｄ）にある給電線ＶＬから電流の供給を受け画素容量Ｃｓに保持された信号電位に応じて駆動電流を発光素子ＥＬに流す。ライトスキャナ４は、信号線ＳＬが信号電位にある時間帯にサンプリングトランジスタＴｒ１を導通状態にするため、所定のパルス幅の制御信号を制御線ＷＳに出力し、以って画素容量Ｃｓに信号電位を保持すると同時にドライブトランジスタＴｒｄの移動度μに対する補正を信号電位に加える。この後ドライブトランジスタＴｒｄは画素容量Ｃｓに書き込まれた信号電位Ｖｓｉｇに応じた駆動電流を発光素子ＥＬに供給し、発光動作に入る。
【００１４】
本画素回路２は、上述した移動度補正機能に加え閾電圧補正機能も備えている。即ち電源スキャナ６は、サンプリングトランジスタＴｒ１が信号電位Ｖｓｉｇをサンプリングする前に、第１タイミングで給電線ＶＬを第１電位（高電位Ｖｄｄ）から第２電位（低電位Ｖｓｓ）に切換える。またライトスキャナ４は同じくサンプリングトランジスタＴｒ１が信号電位Ｖｓｉｇをサンプリングする前に、第２タイミングでサンプリングトランジスタＴｒ１を導通させて信号線ＳＬから基準電位ＶｒｅｆをドライブトランジスタＴｒｄのゲートＧに印加すると共にドライブトランジスタＴｒｄのソースＳを第２電位（Ｖｓｓ）にセットする。電源スキャナ６は第２タイミングの後の第３タイミングで給電線ＶＬを第２電位Ｖｓｓから第１電位Ｖｄｄに切換えて、ドライブトランジスタＴｒｄの閾電圧Ｖｔｈに相当する電圧を画素容量Ｃｓに保持する。かかる閾電圧補正機能により、本表示装置は画素毎にばらつくドライブトランジスタＴｒｄの閾電圧Ｖｔｈの影響をキャンセルすることができる。
【００１５】
本画素回路２は、さらにブートストラップ機能も備えている。即ちライトスキャナ４は画素容量Ｃｓに信号電位Ｖｓｉｇが保持された段階で走査線ＷＳに対する制御信号の印加を解除し、サンプリングトランジスタＴｒ１を非道通状態にしてドライブトランジスタＴｒｄのゲートＧを信号線ＳＬから電気的に切り離し、以ってドライブトランジスタＴｒｄのソースＳの電位変動にゲートＧの電位が連動し、ゲートＧとソースＳ間の電圧Ｖｇｓを一定に維持することができる。
【００１６】
［タイミングチャート１］
図３は、図２に示した画素回路２の動作説明に供するタイミングチャートである。時間軸を共通にして、走査線ＷＳの電位変化、給電線ＶＬの電位変化及び信号線ＳＬの電位変化を表している。またこれらの電位変化と並行に、ドライブトランジスタのゲートＧ及びソースＳの電位変化も表してある。
【００１７】
走査線ＷＳには、サンプリングトランジスタＴｒ１をオンするための制御信号パルスが印加される。この制御信号パルスは画素アレイ部の線順次走査に合わせて１フレーム（１ｆ）周期で走査線ＷＳに印加される。この制御信号パルスは一水平走査周期（１Ｈ）の間に二発のパルスを含んでいる。最初のパルスを第一パルスＰ１とし、後続のパルスを第二パルスＰ２と呼ぶ場合がある。給電線ＶＬは同じように１フレーム周期（１ｆ）で高電位Ｖｄｄと低電位Ｖｓｓとの間で切換る。信号線ＳＬには一水平走査周期（１Ｈ）内で信号電位Ｖｓｉｇと基準電位Ｖｒｅｆが切換る映像信号を供給している。
【００１８】
図３のタイミングチャートに示すように、画素は前のフレームの発光期間から当該フレームの非発光期間に入り、そのあと当該フレームの発光期間となる。この非発光期間で準備動作、閾電圧補正動作、信号書込動作、移動度補正動作などを行う。
【００１９】
前フレームの発光期間では、給電線ＶＬが高電位Ｖｄｄにあり、ドライブトランジスタＴｒｄが駆動電流Ｉｄｓを発光素子ＥＬに供給している。駆動電流Ｉｄｓは高電位Ｖｄｄにある給電線ＶＬからドライブトランジスタＴｒｄを介して発光素子ＥＬを通り、カソードラインに流れ込んでいる。
【００２０】
続いて当該フレームの非発光期間に入るとまずタイミングＴ１で給電線ＶＬを高電位Ｖｄｄから低電位Ｖｓｓに切換える。これにより給電線ＶＬはＶｓｓまで放電され、さらにドライブトランジスタＴｒｄのソースＳの電位はＶｓｓまで下降する。これにより発光素子ＥＬのアノード電位（即ちドライブトランジスタＴｒｄのソース電位）は逆バイアス状態となるため、駆動電流が流れなくなり消灯する。またドライブトランジスタのソースＳの電位降下に連動してゲートＧの電位も降下する。
【００２１】
続いてタイミングＴ２になると、走査線ＷＳを低レベルから高レベルに切換えることで、サンプリングトランジスタＴｒ１が導通状態になる。この時信号線ＳＬは基準電位Ｖｒｅｆにある。よってドライブトランジスタＴｒｄのゲートＧの電位は導通したサンプリングトランジスタＴｒ１を通じて信号線ＳＬの基準電位Ｖｒｅｆとなる。この時ドライブトランジスタＴｒｄのソースＳの電位はＶｒｅｆよりも十分低い電位Ｖｓｓにある。この様にしてドライブトランジスタＴｒｄのゲートＧとソースＳとの間の電圧ＶｇｓがドライブトランジスタＴｒｄの閾電圧Ｖｔｈより大きくなるように、初期化される。タイミングＴ１からタイミングＴ３までの期間Ｔ１‐Ｔ３はドライブトランジスタＴｒｄのゲートＧ／ソースＳ間電圧Ｖｇｓを予めＶｔｈ以上に設定する準備期間である。
【００２２】
この後タイミングＴ３になると、給電線ＶＬが低電位Ｖｓｓから高電位Ｖｄｄに遷移し、ドライブトランジスタＴｒｄのソースＳの電位が上昇を開始する。やがてドリライブトランジスタＴｒｄのゲートＧ／ソースＳ間電圧Ｖｇｓが閾電圧Ｖｔｈとなった所で電流がカットオフする。この様にしてドライブトランジスタＴｒｄの閾電圧Ｖｔｈに相当する電圧が画素容量Ｃｓに書き込まれる。これが閾電圧補正動作である。この時電流がもっぱら画素容量Ｃｓ側に流れ、発光素子ＥＬには流れないようにするため、発光素子ＥＬがカットオフとなるようにカソード電位Ｖｃａｔｈを設定しておく。
【００２３】
タイミングＴ４では走査線ＷＳがハイレベルからローレベルに戻る。換言すると、走査線ＷＳに印加された第一パルスＰ１が解除され、サンプリングトランジスタはオフ状態になる。以上の説明から明らかなように、第一パルスＰ１は閾電圧補正動作を行うために、サンプリングトランジスタＴｒ１のゲートに印加される。
【００２４】
この後信号線ＳＬが基準電位Ｖｒｅｆから信号電位Ｖｓｉｇに切り換る。続いてタイミングＴ５で走査線ＷＳが再びローレベルからハイレベルに立上る。換言すると第二パルスＰ２がサンプリングトランジスタＴｒ１のゲートに印加される。これによりサンプリングトランジスタＴｒ１は再びオンし、信号線ＳＬから信号電位Ｖｓｉｇをサンプリングする。よってドライブトランジスタＴｒｄのゲートＧの電位は信号電位Ｖｓｉｇになる。ここで発光素子ＥＬは始めカットオフ状態（ハイインピーダンス状態）にあるためドライブトランジスタＴｒｄのドレインとソースの間に流れる電流は専ら画素容量Ｃｓと発光素子ＥＬの等価容量に流れ込み充電を開始する。この後サンプリングトランジスタＴｒ１がオフするタイミングＴ６までに、ドライブトランジスタＴｒｄのソースＳの電位はΔＶだけ上昇する。この様にして映像信号の信号電位ＶｓｉｇがＶｔｈに足し込まれる形で画素容量Ｃｓに書き込まれる共に、移動度補正用の電圧ΔＶが画素容量Ｃｓに保持された電圧から差し引かれる。よってタイミングＴ５からタイミングＴ６まで期間Ｔ５‐Ｔ６が信号書込期間＆移動度補正期間となる。換言すると、走査線ＷＳに第二パルスＰ２が印加されると、信号書込動作及び移動度補正動作が行われる。信号書込期間＆移動度補正期間Ｔ５‐Ｔ６は、第二パルスＰ２のパルス幅に等しい。即ち第二パルスＰ２のパルス幅が移動度補正期間を規定している。
【００２５】
この様に信号書込期間Ｔ５‐Ｔ６では信号電にＶｓｉｇの書込みと補正量ΔＶの調整が同時に行われる。Ｖｓｉｇが高いほどドライブトランジスタＴｒｄが供給する電流Ｉｄｓは大きくなり、ΔＶの絶対値も大きくなる。従って発光輝度レベルに応じた移動度補正が行われる。Ｖｓｉｇを一定とした場合、ドライブトランジスタＴｒｄの移動度μが大きいほどΔＶの絶対値が大きくなる。換言すると移動度μが大きいほど画素容量Ｃｓに対する負帰還量ΔＶが大きくなるので、画素毎の移動度μのばらつきを取り除くことができる。
【００２６】
最後にタイミングＴ６になると、前述したように走査線ＷＳが低レベル側に遷移し、サンプリングトランジスタＴｒ１はオフ状態となる。これによりドライブトランジスタＴｒｄのゲートＧは信号線ＳＬから切り離される。このときドレイン電流Ｉｄｓが発光素子ＥＬを流れ始める。これにより発光素子ＥＬのアノード電位は駆動電流Ｉｄｓに応じて上昇する。発光素子ＥＬのアノード電位の上昇は、即ちドライブトランジスタＴｒｄのソースＳの電位上昇に他ならない。ドライブトランジスタＴｒｄのソースＳの電位が上昇すると、画素容量Ｃｓのブートストラップ動作によりドライブトランジスタＴｒｄのゲートＧの電位も連動して上昇する。ゲート電位の上昇量はソース電位の上昇量に等しくなる。ゆえに発光期間中ドライブトランジスタＴｒｄのゲートＧ／ソースＳ間の入力電圧Ｖｇｓは一定に保持される。このゲート電圧Ｖｇｓの値は信号電位Ｖｓｉｇに閾電圧Ｖｔｈ及び移動量μの補正をかけたものとなっている。ドライブトランジスタＴｒｄは飽和領域で動作する。即ちドライブトランジスタＴｒｄは、ゲートＧ／ソースＳ間の入力電圧Ｖｇｓに応じた駆動電流Ｉｄｓを出力する。このゲート電圧Ｖｇｓの値は信号電位Ｖｓｉｇに閾電圧Ｖｔｈ及び移動量μの補正をかけたものとなっている。
【００２７】
［タイミングチャート２］
図4は、図２に示した画素回路２の動作説明に供する他のタイミングチャートである。基本的には図２に示したタイミングチャートと同様であり、対応する部分には対応する参照番号を付してある。異なる点は、閾電圧補正動作を複数の水平期間に渡って時分割的に繰り返し行っていることである。図４のタイミングチャートの例では、１Ｈ期間毎のＶｔｈ補正動作を２回行っている。画面部が高精細化すると、画素数が増えこれに伴って走査線数も増加する。走査線本数の増加により１Ｈ期間が短くなる。このように線順次走査が高速化すると、１Ｈ期間ではＶｔｈ補正動作が完了しない場合がある。そこで図４のタイミングチャートでは、閾電圧補正動作を時分割的に２回行って、ドライブトランジスタＴｒｄのゲートＧとソースＳとの間の電位Ｖｇｓが確実にＶｔｈまで初期化できるようにしている。なお、Ｖｔｈ補正の繰り返し回数は２回に限られるものではなく、必要に応じ時分割数を増やすことができる。
【００２８】
［表示装置の全体構成］
図５は、本発明に係る表示装置の全体構成を示す模式的なブロック図である。図示するように、本表示装置は、基本的に画面部１と、駆動部と、信号処理部１０とからなる。画面部（画素アレイ部）１は、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素と、光センサー８とを有するパネル０からなる。駆動部は、各走査線に順次制御信号を供給するスキャナと、各信号線に映像信号を供給するドライバとを有する。本実施形態ではスキャナやドライバは、画面部１を囲むようにパネル０上に搭載されている。
【００２９】
画面部１に含まれる個々の画素は、対応する走査線から供給された制御信号に応じて選択されたとき、対応する信号線から映像信号を取り込み、且つ取り込んだ映像信号に応じて発光する。光センサー８は、各画素の発光輝度を検出して対応する輝度信号を出力する。なお本実施形態では、光センサー８はパネル０の裏面側（発光面とは反対側）に搭載されている。
【００３０】
信号処理部（ＤＳＰ）１０は、光センサー８から出力された輝度信号に応じて映像信号を補正し、且つ補正された映像信号を駆動部のドライバに供給する。本実施形態では、光センサー８と信号処理部１０との間にＡＤコンバータ（ＡＤＣ）９が挿入されている。このＡＤＣ９は、光センサー８から出力されたアナログの輝度信号をデジタルの輝度信号（輝度データ）に変換して、デジタル信号処理部（ＤＳＰ）１０に供給している。
【００３１】
本発明の特徴事項として、パネル０は、画面部（画素アレイ部）１が複数の領域に区画されており、各領域に対応して光センサー８が配されている。各光センサー８は、対応する領域に属する画素の発光輝度を検出して対応する輝度信号を信号処理部１０に供給する。好ましくは光センサー８は、対応する領域の中心に配されている。
【００３２】
信号処理部１０は、画面部１に映像表示する表示期間では通常の映像信号をドライバに供給し、映像表示しない非表示期間に含まれる検出期間では、輝度検出用の映像信号をドライバに供給する。信号処理部１０は、フレーム単位（もしくはフィールド単位）で検出用の映像信号を供給する。検出用の映像信号は、１フレーム（又は１フィールド）で検出対象となる画素のみを発光させ残りの画素は非発光状態にする。信号処理部１０は、初期（例えば製品の工場出荷時）に光センサー８から出力された第一の輝度信号と、初期から所定時間経過後に光センサー８から出力された第二の輝度信号とを比較して画素毎に発光輝度の低下分を求め、且つ求めた発光輝度の低下分を補償するように映像信号を補正して駆動部のドライバに出力する。
【００３３】
以上の説明から明らかなように、本発明ではパネル０に光センサー８を設ける。この光センサー８を用いて、個々の画素の輝度劣化を測定し、その劣化度合いに合わせて映像信号のレベルを調整する。これにより「焼き付き」を修正した画像を画面部１に表示することができる。特に本発明では、複数の画素当たり１つの光センサー８を配置している。これにより光センサー数を大幅に削減することができ、焼き付き補正システムの低コスト化が可能となる。
【００３４】
［変形例］
図６は、図５に示した第一実施形態に係る表示装置の変形例を示すブロック図である。理解を容易にするため、図５に示した構成と対応する部分には対応する参照番号を付してある。異なる点は、光センサー８をパネル０の裏面側ではなく表面側に配置したことである。裏面側に比べ表面側に光センサー８を配置すると、受光量が増えるという有利な点がある。しかし、パネル０の表面側に光センサー８を配置すると、一部の画素の発光が犠牲になるという短所が生じる。
【００３５】
［パネルの構成］
図７は、図５に示した表示装置に含まれるパネルの構成を示す模式的な平面図並びに断面図である。図示するように、パネル０の中央に画面部（画素アレイ部）１が配されている。図示しないが画面部１を囲むパネル０の周辺部（額縁部）にはドライバやスキャナなどの駆動部も搭載されている。但し本発明はこれに限られるものではなく、駆動部はパネル０と別体に設けてもよい。
【００３６】
画面部１は複数の領域Ａに区画されている。各領域Ａに対応して光センサー８が配されている。光センサー８は、対応する領域Ａに属する画素２の発光輝度を検出して対応する輝度信号を信号処理部（図示せず）に供給する。
【００３７】
図示の例では画素が１５行×２０列で行列状に配されている。この画素アレイが１２の領域に区画されている。各領域Ａには５行×５列＝２５個の画素２が含まれている。２５個の画素２に対して１個の光センサー１を配置している。１個の画素２に１個の光センサー８を形成する場合に比べ、必要な光センサー８の個数を大幅に削減することができる。
【００３８】
［パネルの断面構造］
図８は、図７に示したパネルの断面構造を示す。パネル０は、下側のガラス基板１０１と上側のガラス基板１０８を重ねた構成となっている。ガラス基板１０１の上にＴＦＴプロセスで集積回路１０２が形成されている。この集積回路１０２は、図２に示した画素回路の集合である。この集積回路１０２の上には、発光素子ＥＬのアノード１０３が画素毎に分かれて形成されている。また個々のアノード１０３を集積回路１０２側に接続するための配線１０６も形成されている。アノード１０３の上に有機ＥＬ材料などからなる発光層１０４が形成されている。その上にカソード１０５が全面的に形成されている。カソード１０５とアノード１０３と両者の間に保持された発光層１０４とで発光素子を形成している。カソード１０５の上には封止層１０７を介してガラス基板１０８が接合している。
【００３９】
有機ＥＬ発光素子は、自発光のデバイスである。その発光方向はパネル０の表面方向（上側のガラス基板１０８の方向）が大部分である。しかしながら実際には、図示するように斜めに発光する成分や、パネル０の内部にて反射散乱を繰り返し、パネル０の裏側（下側ガラス基板１０１の方向）に抜ける光もある。図５に示した例では、パネル０の裏面に光センサーが搭載されており、発光素子からパネル０の裏面側に抜ける発光を検出している。この場合、光センサー直上の画素の発光ばかりではく、直上からずれた周辺の画素の発光輝度も測定できる。
【００４０】
［光センサーの受光量分布］
図９は、光センサーの受光量分布を示すグラフである。（Ｘ）は、行方向の受光分布を表している。横軸に光センサーからの距離を画素数で表し、縦軸にセンサー出力電圧を表している。センサー出力電圧は受光量に比例している。グラフから明らかなように、光センサーはその中心に位置する画素（光センサーの直上に位置する画素）ばかりではなく、中心から離れた画素からの発光もある程度受光し、対応する輝度信号を出力していることがわかる。
【００４１】
（Ｙ）は光センサーの列方向に沿った受光量分布を表している。（Ｘ）に示した行方向の受光量分布と同じく、列方向についても中心画素ばかりでなく周辺画素からの発光をある程度受光して、対応する輝度信号を出力できることがわかる。
【００４２】
このように光センサーの受光量分布にある程度領域的な幅があることを利用して、本発明では複数の画素に対して１つの光センサーを配置する。これにより光センサー数を大幅に削減することができ、焼き付き補正システムの大幅な低コスト化が可能である。図９に示した光センサーの受光量分布（受光強度分布）を考慮すると、１つの光センサーが測定する範囲（領域）は、その光センサーに対して上下左右に均等な範囲であることが望ましい。換言すると、光センサーは区画化された領域の中心に配置することが望ましい。
【００４３】
［発光輝度の検出動作１］
図１０−１は、発光輝度検出動作のシーケンスを示す模式図である。この模式図の右上に示すように、画面部１は１０行×１０列の画素２を含んでおり、領域Ａ１乃至Ａ４まで４つに区画されている。各領域Ａは５行５列の画素を含んでいる。各領域Ａの中央に光センサー８が配置されている。
【００４４】
最初のフレーム１では、各領域に属する画素のうち、左上隅の画素が同時に点灯する。残りの画素は全て消灯状態にある。換言すると、フレーム１では各領域の左上隅に位置する画素に検出用の映像信号を書き込んで発光させると共に、残りの画素には黒レベルの信号を書き込んで非発光状態にしている。これにより、検出対象となる画素のみを各領域において点灯させることできる。
【００４５】
点灯した画素からの発光は、対応する光センサー８によって受光される。その際、隣り合う領域で同時に点灯した画素の発光は、互いに混ざることがないように設定されている。図の例では、領域Ａ１の左上隅で点灯した画素の発光は、領域Ａ２の左上隅で点灯した画素の発光と実質的に混ざり合わない。同様に領域Ａ１の発光画素は領域Ａ３の同時発光画素と互いに干渉しない。また領域Ａ４の発光画素も領域Ａ１の発光画素と互いに干渉しない。
【００４６】
次のフレーム２に移行すると、画面部１の線順次走査によって表示パターンが書き換えられる。各領域Ａで左上隅から２番目に位置する画素が点灯する。各領域で同時点灯した画素の発光は、それぞれ対応する光センサー８で受光され対応する輝度信号が出力される。このように各画素は領域内で点順次に点灯され、受光動作が進むことになる。フレーム５では、各領域に属する画素のうち、右上隅の画素が点灯し、残りの画素は消灯状態に置かれる。このようにしてフレーム１からフレーム５まで各領域の最初の行に属する５個の画素の発光輝度検出が点順次で行われる。
【００４７】
次のフレーム６に移ると２行目の先頭の画素が点灯し、残りの画素は消灯状態に置かれる。以下同様にフレーム７に進みフレーム１０で２行目の画素の検出動作が終わる。このようにして、合計フレーム２５までで１画面に含まれる画素の発光輝度を検出できる。フレーム周波数が３０Ｈｚの表示装置の場合、１秒足らずで全画素の発光輝度検出が完了する。
【００４８】
以上のように、本発明に係る表示装置の信号処理部は、画面部１に映像を表示する表示期間では通常の映像信号を供給する。映像表示しない非表示期間に含まれる検出期間では、輝度検出用の映像信号を画面部１に供給する。信号処理部は、フレーム単位で検出用の映像信号を供給する。検出用の映像信号は、１フレームで検出対象となる画素のみを発光させ残りの画素は非発光の状態に置く。
【００４９】
本発明では、１つの光センサーに対して受光可能な範囲の画素２を１画素ずつ点順次に発光させる。さらにこれらの発光を複数の光センサー８に対して同時に行う。これにより受光動作を並列処理できることになり、輝度検出時間を大幅に削減できる。検出動作は、１枚のパネル０において、光センサー８と同じ個数分の画素１が複数同時に発光し、それが点順次に駆動されていく。
【００５０】
複数画素の同時発光制御はパネルに入力する映像信号にて行う。画素の動作タイミングは通常の表示期間と同じようにスキャナの線順次走査で制御する。測定対象となる画素以外の画素には測定誤差を生じさせないため、黒レベルの映像信号を入力する。以上の動作によって、複数の光センサーにて複数の画素の発光輝度データを同時且つ順番に得ることができ、受光時間の大幅な短縮化が可能となる。これらの発光輝度検出は、個々の画素単位で行うことが望ましい。カラー表示の場合各画素は緑色に発光する画素と赤色に発光する画素と青色に発光する画素を含んでいる。この場合異なる色の光が混ざり合わないように、１つの画素毎に発光輝度を検出することが望ましい。また光センサーの受光感度を考慮すると、１つの光センサーが測定する領域は、その光センサーに対して上下左右に均等な範囲であることが望ましい。
【００５１】
［発光輝度の検出動作２］
図１０−２は、図１０−１に示した発光動作シーケンスの別の例を示す模式図である。本例は図１０−１に示した先の例と同様に各領域で画素を点順次に発光する。但し、点順次に移動する方向が、隣り合う領域の間で反対方向になっている点で、先の例と異なる。フレーム１では異なる領域で発光する画素は互いに一番遠くに離れている。フレーム５になると行方向で隣り合う領域で、同時に発光する画素は再接近することになる。この場合、隣り合う画素から発光する光が混ざらないように、各領域の区画に沿って、遮光壁を設けるようにすると良い。以下フレーム単位で点順次の画素点灯が進行していく。図示しないが最後のフレーム２５では、田の字型に配された４個の領域で、最も中心に近い４個の画素が同時点灯し、画面部１に含まれる画素の発光輝度が全て測定される。
【００５２】
［焼き付き現象］
図１１は、本発明が処理対象とする「焼き付き」を説明する模式図である。（Ａ１）は、焼き付きの原因となるパターン表示を表している。画面部１に例えば図示のようなウィンドウを表示する。白抜きのウィンドウの部分の画素は高輝度で発光を持続する一方、周辺の黒枠部分の画素は非発光状態に置かれる。このウィンドウパターンが長時間に亘って表示されると、白抜き部分の画素の輝度劣化が進行する一方、黒枠部分の画素の輝度劣化は相対的に進行が遅い。
【００５３】
（Ａ２）は、（Ａ１）に示したウィンドウパターン表示を消去して、画面部１に全面ベタのラスター表示を行った状態を表している。局所的な輝度劣化がなければ、画面部１にラスター表示を行うと全面均一な輝度分布が得られるはずである。しかし実際には前に白抜き表示した中央部分の画素の輝度劣化が進行しているため、中央部分の輝度が周辺部分の輝度に比べて低くなってしまい、図示のように「焼き付き」となって表れる。
【００５４】
［焼き付き補正処理］
図１２は、図１１に示した「焼き付き」の補正動作を示す模式図である。（Ｏ）は本表示装置の信号処理部に外部から入力される映像信号を表している。図示の例では、全面ベタの映像信号である。
【００５５】
（Ａ）は、もともと図１１に示したような「焼き付き」が生じている画面部に、（Ｏ）で示した映像信号を表示した場合の輝度分布を表している。全面ベタの映像信号を入力しても、パネルの画面部に局所的な焼き付きがあるので、中央の窓の部分の輝度が周辺の枠の部分に比べて暗くなっている。
【００５６】
（Ｂ）は外部から入力した映像信号（Ｏ）を各画素の発光輝度の検出結果に従って補正した映像信号を表している。（Ｂ）に示した焼き付け補正後の映像信号は、中央の窓部の画素に書き込まれる映像信号のレベルが相対的に高く補正され、周辺の枠の部分の画素に書き込まれる映像信号のレベルは相対的に低く補正されている。このように（Ａ）で示した焼き付きによる負の輝度分布をキャンセルするように、（Ｂ）で示した正の輝度分布を有する映像信号となるように補正する。
【００５７】
（Ｃ）は、焼き付き補正後の映像信号を画面部に表示した状態を模式的に表している。パネルの画面部に残された焼き付きによる不均衡な輝度分布は、焼き付き補正用の映像信号によって補償され、均一な輝度分布の画面が得られる。
【００５８】
［第一実施形態の具体的構成］
図１３は、本発明に係る表示装置の第一実施形態の具体的な構成を示す模式図である。（Ａ）は比較のために挙げた参考例であり、複数センサー並列駆動を表している。図示するようにパネル０には画面部（画素アレイ部）１が形成されている。画面部１は複数の領域に区画されている。パネル０の裏面には、複数の領域に対応して複数の光センサー８が配置されている。複数の光センサー８は１フレームで同時に並列駆動される。複数の光センサーは個々に配線を介して信号処理部（ＤＳＰ）１０に接続している。ＤＳＰ１０は例えばＡＳＩＣチップからなり、複数の光センサー８の個数分だけ、接続用のピンが必要である。しかしながら実際には光センサー８の個数が多くなると、汎用のＡＳＩＣチップではピン数が足らず対応できなくなる。
【００５９】
（Ｂ）は、第一実施形態の具体例を表しており、複数センサー位相シフト並列駆動方式となっている。なお理解を容易にするため、（Ａ）に示した参考例と対応する部分には対応する参照番号を付してある。図示するように、パネル０は画面部１が複数の領域に区画されており、各領域に対応して光センサー８が配置されている。各光センサー８は、対応する領域に属する画素の発光輝度を検出して対応する輝度信号を出力する。本発明の特徴事項として光センサー８とＤＳＰ１０の間にセレクター５０が介在している。このセレクター５０は、複数の領域に対応して配された複数の光センサー８から出力された輝度信号を切り換えて信号処理部（ＤＳＰ）１０に供給している。このようにセレクター５０を介在させることで、ＤＳＰ１０の外部接続用端子の数を参考例に比べて削減できる。これにより汎用タイプのＡＳＩＣチップを本願発明のＤＳＰ１０に用いることが可能である。
【００６０】
（Ａ）に示した単純な並列駆動方式ではパネル０側から出力される輝度信号の数が増加する。従って、ＤＳＰ１０の入力ピン数がセンサーの個数に比例して増加してしまう。これに対し（Ｂ）に示した複数センサー位相シフト並列駆動方式では、セレクター５０を介在させることで、ＤＳＰ１０の入力ピン数を削減できる。これによりパネル０とＤＳＰ１０の接続処理を簡略化できる。
【００６１】
前述したように光センサー８は１フレーム単位で輝度信号を出力する。１フレームは通常ｍｓの時間オーダーである。これに対しＤＳＰ１０を構成するＩＣの動作速度はｎｓもしくはμｓである。光センサー８の受光動作に比べ、ＤＳＰ１０の処理動作は遥かに速い。これを利用して本発明では、１フレームの間に複数の光センサー８から出力された輝度信号をセレクター５０で順次サンプリングすることによりＤＳＰ１０側に入力している。換言すると、セレクター５０は信号のパラレル／シリアル変換をして、ＤＳＰ１０の入力ピン数を削減していると共に、ＤＳＰ１０の処理能力の有効活用化を図っている。
【００６２】
［タイミングチャート］
図１４は、図１３に示した参考例及び実施例の動作説明に供するタイミングチャートである。（Ａ）に示した複数センサー並列駆動の参考例では、複数の領域１乃至Ｎに属する画素が、１フレームで同時に発光する。発光動作を表すタイミングチャートでは、１画素の発光期間が１フレームに相当している。
【００６３】
これに対し、各領域１乃至Ｎに対応して配された光センサー１乃至Ｎは、対応する領域の画素の発光輝度をそれぞれ並列で受光し、その結果を輝度信号として出力している。出力信号のタイミングチャートに示すように、１画素の輝度出力信号は、１フレームで全センサー１乃至センサーＮから同時に出力され、ＤＳＰ側に供給される。このように、参考例の複数センサー並列駆動では、発光動作及び信号出力動作が全てフレーム単位で行われている。
【００６４】
これに対し、（Ｂ）に示した複数センサー位相シフト並列駆動では、複数の領域１乃至Ｎで、それぞれ検出対象となる画素が位相シフトしながら発光動作を行う。（Ａ）に示した参考例と同じく１画素の発光期間は１フレームに相当するが、領域１乃至領域Ｎで位相がシフトしている。但し本発明はこれに限られるものではなく、領域１乃至領域Ｎで発光動作の位相をシフトさせる必要はない。（Ａ）に示したように全ての領域１乃至Ｎで発光動作を同時に行っても良い。一方光センサー側は各画素の発光を受光して対応する輝度信号を出力する。セレクターはこの輝度信号を順次サンプリングしシリアル化してＤＳＰ側に供給する。図示の例では１フレーム期間にＮ画素の輝度出力信号がサンプリングで圧縮されており信号処理の高速化が可能である。
【００６５】
図１５は、図１３に示した実施例の更に詳細な構成及び動作説明に供する模式図である。（Ａ）に示すように、セレクター５０は、個々のセンサーとＤＳＰ１０の共通入力ピンとの間に挿入されたスイッチングトランジスタからなる。このスイッチングトランジスタにはセレクター５０の制御部（図示せず）から順次選択信号ＳＥＬ１，ＳＥＬ２，ＳＥＬ３が供給される。
【００６６】
（Ｂ）に示すように、フレームＦ０でセンサー１は画素１の発光を検出して対応する輝度信号を出力する。次のフレームＦ１では、センサー１が画素２の輝度信号を出力し、センサー２が画素４の輝度信号を出力し、センサー３が画素７の輝度信号を出力する。次のフレームＦ２では、センサー１が画素３の輝度信号を出力し、センサー２が画素５の輝度信号を出力し、センサー３が画素８の輝度信号を出力する。次のフレームＦ３ではセンサー２が画素６の輝度信号を出力し、センサー３が画素９の輝度信号を出力する。
【００６７】
一方セレクター５０は各フレームＦで順次選択信号ＳＥＬ２，ＳＥＬ３，ＳＥＬ１を出力して、対応するスイッチングトランジスタをオンし、対応するセンサーから輝度信号をサンプリングして、ＤＳＰに入力する。フレームＦ０では画素１の輝度信号がサンプリングされＤＳＰ１０に入力される。次のフレームＦ１では画素４，画素７，画素２の輝度信号が順次サンプリングされ、ＤＳＰ１０に入力される。このようにセレクター５０は、複数のセンサーから出力されたパラレルの輝度信号を、シリアルに変換してＤＳＰに入力している。
【００６８】
〈第二実施形態〉
［構成］
図１６は第二実施形態を示す模式的なブロック図である。第二実施形態に係る表示装置は、基本的に画面部と、駆動部と、信号処理部（ＤＳＰ）１０とからなる。画面部（図示省略）は行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素と、光センサーとを有するパネルからなる。駆動部（図示せず）は、各走査線に順次制御信号を供給するスキャナと、各信号線に映像信号を供給するドライバとを有する。画素（図示せず）は、走査線から供給された制御信号に応じて選択されたとき、信号線から映像信号を取り込み、且つ取り込んだ映像信号に応じて発光する。光センサーは、各画素の発光輝度を検出して対応する輝度信号を出力する。信号処理部１０は、光センサーから出力された輝度信号に応じて映像信号を補正し且つ補正された映像信号を駆動部のドライバに供給する。
【００６９】
特徴事項として、パネルは画面部が複数の領域に区画されており、各領域に対応して光センサーが配されている。図示の例では、光センサーは、センサー１からセンサー６まで６個パネルに配置されている。各光センサー１乃至６は対応する領域に属する画素の発光輝度を検出して対応する輝度信号を出力する。複数のセンサー１乃至６は、所定の個数毎にまとめてブロック化されている。本例では図式的にセンサー１乃至３まで３個のセンサーがまとめられて１つのブロックを構成している。同様にセンサー４乃至６まで３個をまとめて１つのブロックになっている。信号処理部１０はブロック単位で交互に輝度信号を受け入れ処理する。
【００７０】
本例では、各光センサー１乃至６から出力された輝度信号を増幅して信号処理部１０に供給するアンプ（増幅器）６０を含んでいる。このアンプ６０は、各ブロックに対応して配されている。換言すると、アンプ６０は、１つのブロックに含まれる３個のセンサー１乃至３に対して共用化されている。
更に本例は、光センサーから出力されたアナログの輝度信号をデジタルの輝度信号に変換して信号処理部１０に供給するコンバータ（ＡＤＣ）９を含んでいる。このコンバータ９は、各ブロックに対応して配されている。換言すると、コンバータ（ＡＤＣ）９は、１つのブロックに属する３個のセンサー１乃至３に対して共用化されている。
【００７１】
１つのセンサーにて受光できる範囲は、例えば数１００画素を含んでいる。ここで画面部の画素数が１００万画素程度であると、画面に含まれる全画素の発光輝度を測定するため、数１０００個の光センサーが必要になる。これらのセンサー出力をアンプで増幅した後デジタル変換してＦＰＧＡなどからなる信号処理部（ＤＳＰ）１０に入力する。このためアンプ（増幅器）やアナログ／デジタルコンバータの数も数１０００個必要になり、ＦＰＧＡチップの入力ピンも数１０００個必要になる。しかしながら汎用のＦＰＧＡでは、このように多数の入力ピンの使用を満たすものはない。
【００７２】
そこで本発明では複数の光センサーを所定の個数毎にまとめてブロック化している。信号処理部はブロック単位で輝度信号を受け入れる。例えば数千個のセンサーを各百個単位で数十個のブロックに分ける。信号処理部における補正動作を、各ブロック単位で順に行う。これによりアンプ（増幅器）やアナログ／デジタルコンバータをブロック単位で共用化できる。増幅器やコンバータの個数を、ブロックの個数と同じにできる。同時にＦＰＧＡの入力ピン数もブロックの個数と同じにできる。
【００７３】
［参考例］
図１７は、図１６に示した第二実施形態の比較対象となる参考例を表している。理解を容易にするため、図１６に示した第二実施形態と対応する部分には対応する参照番号を付してある。図示の参考例は、個々の光センサーに対応して増幅器６０及びアナログ／デジタルコンバータ（ＡＤＣ）９を設けている。従って、光センサーが図示のように６個あると、増幅器６０も６個必要になる。同じくＡＤＣ９も６個必要になる。図１７に示した参考例は図示を容易にするため簡略化しているが、実際には光センサーが数千個組み込まれたパネルになると、増幅器やＡＤＣもそれと同じ数だけ必要となり、実用的ではない。
【００７４】
〈第三実施形態〉
図１８は、本発明に係る表示装置の第三実施形態を示す模式的なブロック図である。図１６に示した第二実施形態と対応する部分には対応する参照番号を付してある。異なる点は、各ブロック内で、複数のセンサーと増幅器６０との間にセレクター５０を挿入していることである。例えば第一ブロックに着目すると、３個のセンサー１乃至３からパラレルに出力された輝度信号はセレクター５０でシリアル化され増幅器６０に入力される。このようにして増幅器６０はセンサー１乃至３に対して共有化できる。
【００７５】
〈第四実施形態〉
図１９は、本発明に係る表示装置の第四実施形態を示すブロック図である。図１８に示した第三実施形態と対応する部分には対応する参照番号を付して理解を容易にしている。本実施形態は、各光センサーに対応して配置した増幅器と、ＡＤＣ９との間にセレクター６０を挿入している。これにより、各ブロック内でＡＤＣ９は複数の光センサーに対して共用化できる。但し増幅器は各センサーと対応して設けている。
【００７６】
〈第五実施形態〉
図２０は、本発明に係る表示装置の第五実施形態を示す模式的なタイミングチャートである。信号処理部は、画面部に映像を表示する表示期間では通常の映像信号を供給し、映像を表示しない非表示期間に含まれる検出期間では、輝度検出用の映像信号を供給する。この輝度検出用の映像信号は、各フレームで測定対象となる画素のみに所定のレベルの映像信号を供給する一方、残りの画素には黒レベルの映像信号を供給する。これにより複数のセンサー１乃至６は、非表示期間で画面部に含まれる全画素の発光輝度を検出して、対応する輝度信号を信号処理部側に供給することができる。信号処理部は、初期に光センサーから出力された第一の輝度信号と、所定時間経過後に光センサーから出力された輝度信号とを比較して発光輝度の低下分を求める。さらに求めた発光輝度の低下分を補償するように映像信号を補正して「焼き付き」を改善する。
【００７７】
このように焼き付き補正は、パネルの使用を開始してからある程度の時間が経過した段階で行う。所定時間経過後の補正動作は、パネルに通常の映像信号が入ってこない時間帯を用いる。例えば、モニタとして動作していない時間帯である。ノートパソコンや携帯電話ではカバーを閉じた時間に行うと好適である。
【００７８】
〈第六実施形態〉
［パネルの構成］
図２１は本発明に係る表示装置の第六実施形態のパネル構成を示すブロック図である。理解を容易にするため、図１に示した第一実施形態のパネルブロック図と同様の表記を採用している。本表示装置は基本的に画素アレイ部（画面部）１とこれを駆動する駆動部とで構成されている。画素アレイ部１は行状の第１走査線ＷＳと、同じく行状の第２走査線ＤＳと、列状の信号線ＳＬと、各第１走査線ＷＳと各信号線ＳＬとが交差する部分に配された行列状の画素２とを備えている。これに対し駆動部は、ライトスキャナ４、ドライブスキャナ５及び水平セレクタ３を含んでいる。ライトスキャナ４は各第１走査線ＷＳに制御信号を出力して画素２を行単位で線順次走査する。ドライブスキャナ５も各第２走査線ＤＳにそれぞれ制御信号を出力して画素２を行単位で線順次走査する。但しライトスキャナ４とドライブスキャナ５は制御信号を出力するタイミングが異なっている。このドライブスキャナ５は第一実施形態で使われた電源スキャナ６に代えて駆動部に配されている。電源スキャナを廃したことで給電線も画素アレイ部１から除かれている。その代わり、図示しないが画素アレイ部１には一定の電源電位Ｖｄｄを供給する電源ラインが配されている。一方水平セレクタ（信号ドライバ）３は、スキャナ４，５側の線順次走査に合わせて、列状の信号線ＳＬに映像信号の信号電位と基準電位とを供給する。
【００７９】
［画素回路の構成］
図２２は図２１に示した第六実施形態の表示パネルに含まる画素回路の構成を示している。第一実施形態の画素回路が２個のトランジスタで構成されているのに対し、本実施形態の画素は３個のトランジスタで構成されている。図示するように本画素２は、基本的に発光素子ＥＬと、サンプリングトランジスタＴｒ１と、ドライブトランジスタＴｒｄと、スイッチングトランジスタＴｒ３と、画素容量Ｃｓとを含む。サンプリングトランジスタＴｒ１は、その制御端（ゲート）が走査線ＷＳに接続し、一対の電流端（ソース及びドレイン）の一方が信号線ＳＬに接続し、他方がドライブトランジスタＴｒｄの制御端（ゲートＧ）に接続している。ドライブトランジスタＴｒｄは、一対の電流端（ソース及びドレイン）の一方（ドレイン）が電源ラインＶｄｄに接続し、他方（ソースＳ）が発光素子ＥＬのアノードに接続している。発光素子ＥＬのカソードは所定のカソード電位Ｖｃａｔｈに接続している。スイッチングトランジスタＴｒ３は、その制御端（ゲート）が走査線ＤＳに接続し、一対の電流端（ソース及びドレイン）の一方が固定電位Ｖｓｓに接続し、他方がドライブトランジスタＴｒｄのソースＳに接続している。画素容量Ｃｓは、その一端がドライブトランジスタＴｒｄの制御端（ゲートＧ）に接続し、その他端がドライブトランジスタＴｒｄの他方の電流端（ソースＳ）に接続している。このドライブトランジスタＴｒｄの他方の電流端は、発光素子ＥＬ及び画素容量Ｃｓに対する出力電流端となっている。なお本画素回路２は、画素容量Ｃｓを補助する目的で、補助容量ＣｓｕｂがドライブトランジスタＴｒｄのソースＳと電源Ｖｄｄとの間に接続されている。
【００８０】
かかる構成において、駆動部側のライトスキャナ４は第１走査線ＷＳにサンプリングトランジスタＴｒ１を開閉制御するための制御信号を供給する。ドライブスキャナ５は第２走査線ＤＳにスイッチングトランジスタＴｒ３を開閉制御するための制御信号を出力する。水平セレクタ３は信号線ＳＬに信号電位Ｖｓｉｇと基準電位Ｖｒｅｆとの間で切換る映像信号（入力信号）を供給する。この様に走査線ＷＳ，ＤＳ及び信号線ＳＬの電位が線順次走査に合わせて変動するが、電源ラインはＶｄｄに固定されている。またカソード電位Ｖｃａｔｈ及び固定電位Ｖｓｓも一定である。
【００８１】
［画素回路の動作］
図２３は、図２２に示した画素回路の動作説明に供するタイミングチャートである。図示するように本タイミングチャートは、走査線ＷＳ、走査線ＤＳ及び信号線ＳＬの電位変化を時間軸を揃えて示している。サンプリングトランジスタＴｒ１はＮチャネル型であり、走査線ＷＳがハイレベルになったときオンする。スイッチングトランジスタＴｒ３もＮチャネル型であり、走査線ＤＳがハイレベルになったときオンする。一方信号線ＳＬに供給された映像信号は、１水平周期（１Ｈ）で信号電位Ｖｓｉｇと基準電位Ｖｒｅｆとの間で切換る。このタイミングチャートは、第１走査線ＷＳ、第２走査線ＤＳ及び信号線ＳＬの電位変化と時間軸を合わせて、ドライブトランジスタＴｒｄのゲートＧ及びソースＳの電位変化を表している。ゲートＧとソースＳの間の電位差Ｖｇｓに従って、ドライブトランジスタＴｒｄの動作状態を制御している。
【００８２】
まず最初に前フレームの発光期間から当該フレームの非発光期間に移ると、タイミングＴ１で走査線ＤＳがハイレベルに切換り、スイッチングトランジスタＴｒ３がオンする。これによりドライブトランジスタＴｒｄのソースＳの電位が固定電位Ｖｓｓにセットされる。この時固定電位Ｖｓｓは発光素子ＥＬの閾電圧Ｖｔｈｅｌとカソード電位Ｖｃａｔｈの和よりも小さく設定されている。即ちＶｓｓ＜Ｖｔｈｅｌ＋Ｖｃａｔｈに設定されており、発光素子ＥＬは逆バイアス状態に置かれるので駆動電流Ｉｄｓは発光素子ＥＬには流れ込まない。しかしながらドライブトランジスタＴｒｄから供給された出力電流ＩｄｓはソースＳを通って固定電位Ｖｓｓに流れる。
【００８３】
続いてタイミングＴ２になると、信号線ＳＬの電位がＶｒｅｆにある状態で、サンプリングトランジスタＴｒｄをオンする。これによりドライブトランジスタＴｒｄのゲートＧを基準電位Ｖｒｅｆに設定する。これによりドライブトランジスタＴｒｄのゲートＧ／ソースＳ間電圧ＶｇｓはＶｒｅｆ−Ｖｓｓという値をとる。ここでＶｇｓ＝Ｖｒｅｆ−Ｖｓｓ＞Ｖｔｈに設定されている。このＶｒｅｆ−ＶｓｓがドライブトランジスタＴｒｄの閾電圧Ｖｔｈよりも大きくないと後続の閾電圧補正動作を正常に行うことが出来ない。但しＶｇｓ＝Ｖｒｅｆ−Ｖｓｓ＞Ｖｔｈであるため、ドライブトランジスタＴｒｄはオン状態であり、ドレイン電流が電源電位Ｖｄｄから固定電位Ｖｓｓに向かって流れる。
【００８４】
この後タイミングＴ３なると閾電圧補正期間に入り、スイッチングトランジスタＴｒ３をオフしてドライブトランジスタＴｒｄのソースＳを固定電位Ｖｓｓから切り離す。ここでソースＳの電位（即ち発光素子のアノード電位）がカソード電位Ｖｃａｔｈに発光素子ＥＬの閾電圧Ｖｔｈｅｌを足した値よりも低い限り、発光素子ＥＬは依然として逆バイアス状態に置かれ、わずかなリーク電流が流れるに過ぎない。よって電源ラインＶｄｄからドライブトランジスタＴｒｄを通って供給された電流は、ほとんど画素容量Ｃｓと補助容量Ｃｓｕｂを充電するために使われる。この様に画素容量Ｃｓが充電されるため、ドライブトランジスタＴｒｄのソース電位は時間の経過と共にＶｓｓから上昇していく。一定期間後ドライブトランジスタＴｒｄのソース電位はＶｒｅｆ−Ｖｔｈのレベルに達し、Ｖｇｓが丁度Ｖｔｈになる。この時点でドライブトランジスタＴｒｄがカットオフし、Ｖｔｈに相当する電圧がドライブトランジスタＴｒｄのソースＳとゲートＧとの間に配されている画素容量Ｃｓに書き込まれる。閾電圧補正動作が完了した時点でも、ソース電圧Ｖｒｅｆ−Ｖｔｈはカソード電位Ｖｃａｔｈに発光素子の閾電圧Ｖｔｈｅｌを足した値よりも低くなっている。
【００８５】
続いてタイミングＴ４で書き込み期間／移動度補正期間に進む。タイミングＴ４では信号線ＳＬを基準電位Ｖｒｅｆから信号電位Ｖｓｉｇに切換える。信号電位Ｖｓｉｇは階調に応じた電圧となっている。この時点でサンプリングトランジスタＴｒ１はオンしているため、ドライブトランジスタＴｒｄのゲートＧの電位はＶｓｉｇとなる。これによりドライブトランジスタＴｒｄがオンし、電源ラインＶｄｄから電流が流れるため、ソースＳの電位が時間と共に上昇していく。この時点で依然としてソースＳの電位が発光素子ＥＬの閾電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔｈの和を超えていないので、発光素子ＥＬにはわずかなリーク電流が流れるだけであり、ドライブトランジスタＴｒｄから供給された電流はそのほとんどが画素容量Ｃｓと補助容量Ｃｓｕｂの充電に使われる。この充電過程で前述したようにソースＳの電位が上昇していく。
【００８６】
この書き込み期間では既にドライブトランジスタＴｒｄの閾電圧補正動作は完了しているため、ドライブトランジスタＴｒｄが供給する電流はその移動度μを反映したものとなる。具体的に言うとドライブトランジスタＴｒｄの移動度μが大きい場合、ドライブトランジスタＴｒｄが供給する電流量が大きくなり、ソースＳの電位上昇も速い。逆に移動度μが小さいときドライブトランジスタＴｒｄの電流供給量は小さく、ソースＳの電位上昇は遅くなる。この様にドライブトランジスタＴｒｄの出力電流を画素容量Ｃｓに負帰還することで、ドライブトランジスタＴｒｄのゲートＧ／ソースＳ間電圧Ｖｇｓは移動度μを反映した値となり、一定時間経過後には完全に移動度μを補正したＶｇｓの値となる。即ちこの書き込み期間ではドライブトランジスタＴｒｄから流れ出た電流を画素容量Ｃｓに負帰還することで、ドライブトランジスタＴｒｄの移動度μの補正も同時に行っている。
【００８７】
最後にタイミングＴ５で当該フレームの発光期間に入ると、サンプリングトランジスタＴｒ１がオフし、ドライブトランジスタＴｒｄのゲートＧが信号線ＳＬから切り離される。これによりゲートＧの電位の上昇が可能となり、画素容量Ｃｓに保持されたＶｇｓの値を一定に保ちつつ、ゲートＧの電位上昇に連動してソースＳの電位も上昇する。これにより発光素子ＥＬの逆バイアス状態が解消し、ドライブトランジスタＴｒｄはＶｇｓに応じたドレイン電流Ｉｄｓを発光素子ＥＬに流す。ソースＳの電位は発光素子ＥＬに電流が流れるまで上昇し、発光素子ＥＬが発光する。ここで発光素子は発光時間が長くなるとその電流／電圧特性は変化する。このためソースＳの電位も変化する。しかしながらドライブトランジスタＴｒｄのゲート／ソース間電圧Ｖｇｓはブートストラップ動作により一定値に保たれているので、発光素子ＥＬに流れる電流は変化しない。よって発光素子ＥＬの電流／電圧特性が劣化しても、一定電流Ｉｄｓが常に流れ続け、発光素子ＥＬの輝度が変化することはない。更に本発明の焼き付き抑制システムを組み込むことで、発光素子の輝度劣化を補償している。
【００８８】
〈第七実施形態〉
［表示パネルのブロック構成］
図２４は、本発明に係る表示装置の第七実施形態の表示パネルを示すブロック図である。本表示装置は基本的に画素アレイ部１とスキャナ部と信号部とで構成されている。スキャナ部と信号部とで駆動部を構成する。画素アレイ部１は、行状に配された第１走査線ＷＳ、第２走査線ＤＳ、第３走査線ＡＺ１及び第４走査線ＡＺ２と、列状に配された信号線ＳＬと、これらの走査線ＷＳ，ＤＳ，ＡＺ１，ＡＺ２及び信号線ＳＬに接続した行列状の画素回路２と、各画素回路２の動作に必要な第１電位Ｖｓｓ１，第２電位Ｖｓｓ２及び第３電位Ｖｄｄを供給する複数の電源線とからなる。信号部は水平セレクタ３からなり、信号線ＳＬに映像信号を供給する。スキャナ部は、ライトスキャナ４、ドライブスキャナ５、第一補正用スキャナ７１及び第二補正用スキャナ７２からなり、それぞれ第１走査線ＷＳ、第２走査線ＤＳ、第３走査線ＡＺ１及び第４走査線ＡＺ２に制御信号を供給して順次行毎に画素回路２を走査する。
【００８９】
［画素回路の構成］
図２５は、図２４に示した表示装置に組み込まれる画素の構成を示す回路図である。本実施形態の画素は５個のトランジスタで構成されている点に特徴がある。図示する様に画素回路２は、サンプリングトランジスタＴｒ１と、ドライブトランジスタＴｒｄと、第１スイッチングトランジスタＴｒ２と、第２スイッチングトランジスタＴｒ３と、第３スイッチングトランジスタＴｒ４と、画素容量Ｃｓと、発光素子ＥＬとを含む。サンプリングトランジスタＴｒ１は、所定のサンプリング期間に走査線ＷＳから供給される制御信号に応じ導通して信号線ＳＬから供給された映像信号の信号電位を画素容量Ｃｓにサンプリングする。画素容量Ｃｓは、サンプリングされた映像信号の信号電位に応じてドライブトランジスタＴｒｄのゲートＧに入力電圧Ｖｇｓを印加する。ドライブトランジスタＴｒｄは、入力電圧Ｖｇｓに応じた出力電流Ｉｄｓを発光素子ＥＬに供給する。発光素子ＥＬは、所定の発光期間中ドライブトランジスタＴｒｄから供給される出力電流Ｉｄｓにより映像信号の信号電位に応じた輝度で発光する。
【００９０】
第１スイッチングトランジスタＴｒ２は、サンプリング期間（映像信号書込期間）に先立ち走査線ＡＺ１から供給される制御信号に応じ導通してドライブトランジスタＴｒｄの制御端であるゲートＧを第１電位Ｖｓｓ１に設定する。第２スイッチングトランジスタＴｒ３は、サンプリング期間に先立ち走査線ＡＺ２から供給される制御信号に応じ導通してドライブトランジスタＴｒｄの一方の電流端であるソースＳを第２電位Ｖｓｓ２に設定する。第３スイッチングトランジスタＴｒ４は、サンプリング期間に先立ち走査線ＤＳから供給される制御信号に応じ導通してドライブトランジスタＴｒｄの他方の電流端であるドレインを第３電位Ｖｄｄに接続し、以ってドライブトランジスタＴｒｄの閾電圧Ｖｔｈに相当する電圧を画素容量Ｃｓに保持させて閾電圧Ｖｔｈの影響を補正する。さらにこの第３スイッチングトランジスタＴｒ４は、発光期間に再び走査線ＤＳから供給される制御信号に応じ導通してドライブトランジスタＴｒｄを第３電位Ｖｄｄに接続して出力電流Ｉｄｓを発光素子ＥＬに流す。
【００９１】
以上の説明から明らかな様に、本画素回路２は、５個のトランジスタＴｒ１ないしＴｒ４及びＴｒｄと１個の画素容量Ｃｓと１個の発光素子ＥＬとで構成されている。トランジスタＴｒ１〜Ｔｒ３とＴｒｄはＮチャネル型のポリシリコンＴＦＴである。トランジスタＴｒ４のみＰチャネル型のポリシリコンＴＦＴである。但し本発明はこれに限られるものではなく、Ｎチャネル型とＰチャネル型のＴＦＴを適宜混在させることができる。発光素子ＥＬは例えばアノード及びカソードを備えたダイオード型の有機ＥＬデバイスである。但し本発明はこれに限られるものではなく、発光素子は一般的に電流駆動で発光する全てのデバイスを含む。
【００９２】
図２６は、図２５に示した表示パネルから画素回路２の部分のみを取り出した模式図である。理解を容易にするため、サンプリングトランジスタＴｒ１によってサンプリングされる映像信号の信号電位Ｖｓｉｇや、ドライブトランジスタＴｒｄの入力電圧Ｖｇｓ及び出力電流Ｉｄｓ、さらには発光素子ＥＬが有する容量成分Ｃｏｌｅｄなどを書き加えてある。以下図２２に基づいて、本発明にかかる画素回路２の動作を説明する。
【００９３】
［第七実施形態の動作］
図２７は、図２６に示した画素回路のタイミングチャートである。図２７は、時間軸Ｔに沿って各走査線ＷＳ，ＡＺ１，ＡＺ２及びＤＳに印加される制御信号の波形を表してある。表記を簡略化する為、制御信号も対応する走査線の符号と同じ符号で表してある。トランジスタＴｒ１，Ｔｒ２，Ｔｒ３はＮチャネル型なので、走査線ＷＳ，ＡＺ１，ＡＺ２がそれぞれハイレベルの時オンし、ローレベルの時オフする。一方トランジスタＴｒ４はＰチャネル型なので、走査線ＤＳがハイレベルの時オフし、ローレベルの時オンする。なおこのタイミングチャートは、各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形と共に、ドライブトランジスタＴｒｄのゲートＧの電位変化及びソースＳの電位変化も表してある。
【００９４】
図２７のタイミングチャートではタイミングＴ１〜Ｔ８までを１フレーム（１ｆ）としてある。１フレームの間に画素アレイの各行が一回順次走査される。タイミングチャートは、１行分の画素に印加される各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形を表してある。
【００９５】
当該フレームが始まる前のタイミングＴ０で、全ての制御線号ＷＳ，ＡＺ１，ＡＺ２，ＤＳがローレベルにある。したがってＮチャネル型のトランジスタＴｒ１，Ｔｒ２，Ｔｒ３はオフ状態にある一方、Ｐチャネル型のトランジスタＴｒ４のみオン状態である。したがってドライブトランジスタＴｒｄはオン状態のトランジスタＴｒ４を介して電源Ｖｄｄに接続しているので、所定の入力電圧Ｖｇｓに応じて出力電流Ｉｄｓを発光素子ＥＬに供給している。したがってタイミングＴ０で発光素子ＥＬは発光している。この時ドライブトランジスタＴｒｄに印加される入力電圧Ｖｇｓは、ゲート電位（Ｇ）とソース電位（Ｓ）の差で表される。
【００９６】
当該フレームが始まるタイミングＴ１で、制御信号ＤＳがローレベルからハイレベルに切り替わる。これによりスイッチングトランジスタＴｒ４がオフし、ドライブトランジスタＴｒｄは電源Ｖｄｄから切り離されるので、発光が停止し非発光期間に入る。したがってタイミングＴ１に入ると、全てのトランジスタＴｒ１〜Ｔｒ４がオフ状態になる。
【００９７】
続いてタイミングＴ２に進むと、制御信号ＡＺ１及びＡＺ２がハイレベルになるので、スイッチングトランジスタＴｒ２及びＴｒ３がオンする。この結果、ドライブトランジスタＴｒｄのゲートＧが基準電位Ｖｓｓ１に接続し、ソースＳが基準電位Ｖｓｓ２に接続される。ここでＶｓｓ１−Ｖｓｓ２＞Ｖｔｈを満たしており、Ｖｓｓ１−Ｖｓｓ２＝Ｖｇｓ＞Ｖｔｈとする事で、その後タイミングＴ３で行われるＶｔｈ補正の準備を行う。換言すると期間Ｔ２‐Ｔ３は、ドライブトランジスタＴｒｄのリセット期間に相当する。また、発光素子ＥＬの閾電圧をＶｔｈＥＬとすると、ＶｔｈＥＬ＞Ｖｓｓ２に設定されている。これにより、発光素子ＥＬにはマイナスバイアスが印加され、いわゆる逆バイアス状態となる。この逆バイアス状態は、後で行うＶｔｈ補正動作及び移動度補正動作を正常に行うために必要である。
【００９８】
タイミングＴ３では制御信号ＡＺ２をローレベルにし且つ直後制御信号ＤＳもローレベルにしている。これによりトランジスタＴｒ３がオフする一方トランジスタＴｒ４がオンする。この結果ドレイン電流Ｉｄｓが画素容量Ｃｓに流れ込み、Ｖｔｈ補正動作を開始する。この時ドライブトランジスタＴｒｄのゲートＧはＶｓｓ１に保持されており、ドライブトランジスタＴｒｄがカットオフするまで電流Ｉｄｓが流れる。カットオフするとドライブトランジスタＴｒｄのソース電位（Ｓ）はＶｓｓ１−Ｖｔｈとなる。ドレイン電流がカットオフした後のタイミングＴ４で制御信号ＤＳを再びハイレベルに戻し、スイッチングトランジスタＴｒ４をオフする。さらに制御信号ＡＺ１もローレベルに戻し、スイッチングトランジスタＴｒ２もオフする。この結果、画素容量ＣｓにＶｔｈが保持固定される。この様にタイミングＴ３‐Ｔ４はドライブトランジスタＴｒｄの閾電圧Ｖｔｈを検出する期間である。ここでは、この検出期間Ｔ３‐Ｔ４をＶｔｈ補正期間と呼んでいる。
【００９９】
この様にＶｔｈ補正を行った後タイミングＴ５で制御信号ＷＳをハイレベルに切り替え、サンプリングトランジスタＴｒ１をオンして映像信号Ｖｓｉｇを画素容量Ｃｓに書き込む。発光素子ＥＬの等価容量Ｃｏｌｅｄに比べて画素容量Ｃｓは充分に小さい。この結果、映像信号Ｖｓｉｇのほとんど大部分が画素容量Ｃｓに書き込まれる。正確には、Ｖｓｓ１に対するＶｓｉｇの差分Ｖｓｉｇ−Ｖｓｓ１が画素容量Ｃｓに書き込まれる。したがってドライブトランジスタＴｒｄのゲートＧとソースＳ間の電圧Ｖｇｓは、先に検出保持されたＶｔｈと今回サンプリングされたＶｓｉｇ−Ｖｓｓ１を加えたレベル（Ｖｓｉｇ−Ｖｓｓ１＋Ｖｔｈ）となる。以降説明簡易化の為Ｖｓｓ１＝０Ｖとすると、ゲート／ソース間電圧Ｖｇｓは図４のタイミングチャートに示すようにＶｓｉｇ＋Ｖｔｈとなる。かかる映像信号Ｖｓｉｇのサンプリングは制御信号ＷＳがローレベルに戻るタイミングＴ７まで行われる。すなわちタイミングＴ５‐Ｔ７がサンプリング期間（映像信号書込期間）に相当する。
【０１００】
サンプリング期間の終了するタイミングＴ７より前のタイミングＴ６で制御信号ＤＳがローレベルとなりスイッチングトランジスタＴｒ４がオンする。これによりドライブトランジスタＴｒｄが電源Ｖｄｄに接続されるので、画素回路は非発光期間から発光期間に進む。この様にサンプリングトランジスタＴｒ１がまだオン状態で且つスイッチングトランジスタＴｒ４がオン状態に入った期間Ｔ６‐Ｔ７で、ドライブトランジスタＴｒｄの移動度補正を行う。即ち本例では、サンプリング期間の後部分と発光期間の先頭部分とが重なる期間Ｔ６‐Ｔ７で移動度補正を行っている。なお、この移動度補正を行う発光期間の先頭では、発光素子ＥＬは実際には逆バイアス状態にあるので発光する事はない。この移動度補正期間Ｔ６‐Ｔ７では、ドライブトランジスタＴｒｄのゲートＧが映像信号Ｖｓｉｇのレベルに固定された状態で、ドライブトランジスタＴｒｄにドレイン電流Ｉｄｓが流れる。ここでＶｓｓ１−Ｖｔｈ＜ＶｔｈＥＬと設定しておく事で、発光素子ＥＬは逆バイアス状態におかれる為、ダイオード特性ではなく単純な容量特性を示すようになる。よってドライブトランジスタＴｒｄに流れる電流Ｉｄｓは画素容量Ｃｓと発光素子ＥＬの等価容量Ｃｏｌｅｄの両者を結合した容量Ｃ＝Ｃｓ＋Ｃｏｌｅｄに書き込まれていく。これによりドライブトランジスタＴｒｄのソース電位（Ｓ）は上昇していく。図２３のタイミングチャートではこの上昇分をΔＶで表してある。この上昇分ΔＶは結局画素容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓから差し引かれる事になるので、負帰還をかけた事になる。この様にドライブトランジスタＴｒｄの出力電流Ｉｄｓを同じくドライブトランジスタＴｒｄの入力電圧Ｖｇｓに負帰還する事で、移動度μを補正する事が可能である。なお負帰還量ΔＶは移動度補正期間Ｔ６‐Ｔ７の時間幅ｔを調整する事で最適化可能である。
【０１０１】
タイミングＴ７では制御信号ＷＳがローレベルとなりサンプリングトランジスタＴｒ１がオフする。この結果ドライブトランジスタＴｒｄのゲートＧは信号線ＳＬから切り離される。映像信号Ｖｓｉｇの印加が解除されるので、ドライブトランジスタＴｒｄのゲート電位（Ｇ）は上昇可能となり、ソース電位（Ｓ）と共に上昇していく。その間画素容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓは（Ｖｓｉｇ−ΔＶ＋Ｖｔｈ）の値を維持する。ソース電位（Ｓ）の上昇に伴い、発光素子ＥＬの逆バイアス状態は解消されるので、出力電流Ｉｄｓの流入により発光素子ＥＬは実際に発光を開始する。この時のドレイン電流Ｉｄｓ対ゲート電圧Ｖｇｓの関係は、先のトランジスタ特性式１のＶｇｓにＶｓｉｇ−ΔＶ＋Ｖｔｈを代入する事で、以下の式のように与えられる。
Ｉｄｓ＝ｋμ（Ｖｇｓ−Ｖｔｈ）２＝ｋμ（Ｖｓｉｇ−ΔＶ）２
上記式において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃｏｘである。この特性式からＶｔｈの項がキャンセルされており、発光素子ＥＬに供給される出力電流ＩｄｓはドライブトランジスタＴｒｄの閾電圧Ｖｔｈに依存しない事が分かる。基本的にドレイン電流Ｉｄｓは映像信号の信号電圧Ｖｓｉｇによって決まる。換言すると、発光素子ＥＬは映像信号Ｖｓｉｇに応じた輝度で発光する事になる。その際Ｖｓｉｇは負帰還量ΔＶで補正されている。この補正量ΔＶは丁度特性式の係数部に位置する移動度μの効果を打ち消すように働く。したがって、ドレイン電流Ｉｄｓは実質的に映像信号Ｖｓｉｇのみに依存する事になる。
【０１０２】
最後にタイミングＴ８に至ると制御信号ＤＳがハイレベルとなってスイッチングトランジスタＴｒ４がオフし、発光が終了すると共に当該フレームが終わる。この後次のフレームに移って再びＶｔｈ補正動作、移動度補正動作及び発光動作が繰り返される事になる。
【０１０３】
〈応用形態〉
本発明にかかる表示装置は、図２８に示すような薄膜デバイス構成を有する。図２８はＴＦＴ部分がＢｏｔｔｏｍゲート構造（ゲート電極がチャネルＰＳ層に対して下にある）である。この他にＴＦＴ部分に関してはＳａｎｄｗｉｃｈゲート構造（チャネルＰＳ層を上下のゲート電極ではさむ）、Ｔｏｐゲート構造（ゲート電極がチャネルＰＳ層に対して上にある）のようなバリエーションがある。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスタ部（図では１個のＴＦＴを例示）、画素容量などの容量部及び有機ＥＬ素子などの発光部とを含む。基板の上にＴＦＴプロセスでトランジスタ部や容量部が形成され、その上に有機ＥＬ素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。
【０１０４】
本発明にかかる表示装置は、図２９に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機ＥＬ素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部（画素マトリックス部）を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてもよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばＦＰＣ（フレキシブルプリントサーキット）を設けてもよい。
【０１０５】
以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなどに適用可能である。電子機器に入力された、若しくは、電子機器内で生成した駆動信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。電子機器は基本的に情報を処理する本体と、本体に入力する情報若しくは本体から出力された情報を表示する表示器とを含む。
【０１０６】
図３０は本発明が適用されたテレビであり、フロントパネル１２、フィルターガラス１３等から構成される映像表示画面１１を含み、本発明の表示装置をその映像表示画面１１に用いることにより作製される。
【０１０７】
図３１は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部１５、表示部１６、コントロールスイッチ、メニュースイッチ、シャッター１９等を含み、本発明の表示装置をその表示部１６に用いることにより作製される。
【０１０８】
図３２は本発明が適用されたノート型パーソナルコンピュータであり、本体２０には文字等を入力するとき操作されるキーボード２１を含み、本体カバーには画像を表示する表示部２２を含み、本発明の表示装置をその表示部２２に用いることにより作製される。
【０１０９】
図３３は本発明が適用された携帯端末装置である。左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体２３、下側筐体２４、連結部（ここではヒンジ部）２５、ディスプレイ２６、サブディスプレイ２７、ピクチャーライト２８、カメラ２９等を含む。本発明の表示装置をそのディスプレイ２６やサブディスプレイ２７に用いることにより作製される。
【０１１０】
図３４は本発明が適用されたビデオカメラであり、本体部３０、前方を向いた側面に被写体撮影用のレンズ３４、撮影時のスタート／ストップスイッチ３５、モニター３６等を含み、本発明の表示装置をそのモニター３６に用いることにより作製される。
【図面の簡単な説明】
【０１１１】
【図１】本発明に係る表示装置の第一実施形態に係るパネルのブロック図である。
【図２】第一実施形態の画素回路図である。
【図３】第一実施形態の動作説明に供するタイミングチャートである。
【図４】同じく動作説明に供するタイミングチャートである。
【図５】第一実施形態の全体構成を示すブロック図である。
【図６】同じく全体構成を示すブロック図である。
【図７】パネルの模式的な平面図及び断面図である。
【図８】パネルの拡大断面図である。
【図９】光センサーから出力される輝度信号の分布を示すグラフである。
【図１０−１】第一実施形態の動作説明に供する模式図である。
【図１０−２】同じく動作説明に供する模式図である。
【図１１】焼き付き現象を示す模式図である。
【図１２】映像信号の補正処理を示す模式図である。
【図１３】第一実施形態の構成を示す模式図である。
【図１４】同じく第一実施形態の動作説明に供するタイミングチャートである。
【図１５】同じく第一実施形態の説明図である。
【図１６】第二実施形態を示すブロック図である。
【図１７】参考例を示すブロック図である。
【図１８】第三実施形態を示すブロック図である。
【図１９】第四実施形態を示すブロック図である。
【図２０】第五実施形態を示すタイミングチャートである。
【図２１】本発明に係る表示装置の第六実施形態のパネル構成を示すブロック図である。
【図２２】画素回路の構成を示す回路図である。
【図２３】動作説明に供するタイミングチャートである。
【図２４】本発明に係る表示装置の第七実施形態の表示パネルを示すブロック図である。
【図２５】第七実施形態の画素回路図である。
【図２６】同じく画素回路図である。
【図２７】第七実施形態の動作説明に供するタイミングチャートである。
【図２８】本発明の応用形態にかかる表示装置のデバイス構成を示す断面図である。
【図２９】本発明の応用形態にかかる表示装置のモジュール構成を示す平面図である。
【図３０】本発明の応用形態にかかる表示装置を備えたテレビジョンセットを示す斜視図である。
【図３１】本発明の応用形態にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。
【図３２】本発明の応用形態にかかる表示装置を備えたノート型パーソナルコンピューターを示す斜視図である。
【図３３】本発明の応用形態にかかる表示装置を備えた携帯端末装置を示す模式図である。
【図３４】本発明の応用形態にかかる表示装置を備えたビデオカメラを示す斜視図である。
【符号の説明】
【０１１２】
０：パネル  １：画面部（画素アレイ部）  ２：画素  ３：ドライバ  ４：スキャナ  ８：光センサー  ９：ＡＤＣ  １０：信号処理部  ５０：セレクター  ６０：アンプ（増幅器）
【図１】
2010113229.tif 000003
【図２】
2010113229.tif 000004
【図３】
2010113229.tif 000005
【図４】
2010113229.tif 000006
【図５】
2010113229.tif 000007
【図６】
2010113229.tif 000008
【図７】
2010113229.tif 000009
【図８】
2010113229.tif 000010
【図９】
2010113229.tif 000011
【図１０−１】
2010113229.tif 000012
【図１０−２】
2010113229.tif 000013
【図１１】
2010113229.tif 000014
【図１２】
2010113229.tif 000015
【図１３】
2010113229.tif 000016
【図１４】
2010113229.tif 000017
【図１５】
2010113229.tif 000018
【図１６】
2010113229.tif 000019
【図１７】
2010113229.tif 000020
【図１８】
2010113229.tif 000021
【図１９】
2010113229.tif 000022
【図２０】
2010113229.tif 000023
【図２１】
2010113229.tif 000024
【図２２】
2010113229.tif 000025
【図２３】
2010113229.tif 000026
【図２４】
2010113229.tif 000027
【図２５】
2010113229.tif 000028
【図２６】
2010113229.tif 000029
【図２７】
2010113229.tif 000030
【図２８】
2010113229.tif 000031
【図２９】
2010113229.tif 000032
【図３０】
2010113229.tif 000033
【図３１】
2010113229.tif 000034
【図３２】
2010113229.tif 000035
【図３３】
2010113229.tif 000036
【図３４】
2010113229.tif 000037