(57)【要約】【課題】表示装置の高階調化に対応して、階調電圧回路と駆動部とを結ぶ配線数を十分に少なくすることが困難となっている。【解決手段】互いに異なる複数の基準電圧を生成する階調電圧回路１、基準電圧のいずれかを第１選択電圧として選択するとともに、第１選択電圧とは異なる基準電圧のいずれかを第２選択電圧として選択する第１選択回路２、第１選択電圧に基づいて出力端から出力電圧を出力する増幅器５、第１選択電圧及び第２選択電圧に基づいて生成した調整電圧を用いて前記出力電圧の電位を調整する出力電圧調整回路５０Ａ、を備える。出力電圧調整回路５０Ａが、増幅器５から出力される出力電圧の電位を調整する。よって、階調電圧回路にて生成される基準電圧の数を減らすことができ、階調電圧回路１と第１選択回路２とを結ぶ配線数を減らせる。結果として、駆動回路のチップ面積を小さくできる。【選択図】図１
2010169730.tif 000002
【特許請求の範囲】
【請求項１】
互いに異なる複数の基準電圧を生成する階調電圧回路と、
前記基準電圧のいずれかを第１選択電圧として選択するとともに、前記第１選択電圧とは異なる前記基準電圧のいずれかを第２選択電圧として選択する第１選択回路と、
前記第１選択電圧に基づいて出力電圧を出力する増幅器と、
前記第１選択電圧及び前記第２選択電圧に基づいて生成した調整電圧を用いて前記出力電圧の電位を調整する出力電圧調整回路と、
を備える表示装置の駆動回路。
【請求項２】
前記出力電圧調整回路は、
前記第１選択電圧及び前記第２選択電圧に基づいて少なくとも１つの分圧電圧を生成する分圧回路と、
前記分圧回路から出力される互いに異なる複数の電圧のうち少なくとも２つを選択して出力する第２選択回路と、
前記第２選択回路から出力される少なくとも２つの前記電圧の差分電圧を保持するとともに、前記差分電圧を前記調整電圧として前記出力電圧の電位を調整する電位調整回路と、
を備えることを特徴とする請求項１に記載の表示装置の駆動回路。
【請求項３】
前記電位調整回路が保持する前記差分電圧の値は、ラッチ回路に保持されるデジタルデータの少なくとも一部に基づいて前記第２選択回路が選択する、少なくとも２つの前記電圧の電位差に基づいて設定されることを特徴とする請求項２に記載の表示装置の駆動回路。
【請求項４】
前記電位調整回路が保持する前記差分電圧は、一端が前記増幅器の出力端に電気的に接続されるキャパシタによって保持されることを特徴とする請求項２に記載の表示装置の駆動回路。
【請求項５】
前記出力電圧調整回路は、
前記第１選択電圧及び前記第２選択電圧に基づいて第１電流を生成するトランスコンダクタンス回路と、
前記第１電流に基づいて得た電圧を前記調整電圧として用いて前記出力電圧の電位を調整する電位調整回路と、
を備えることを特徴とする請求項１に記載の表示装置の駆動回路。
【請求項６】
前記電位調整回路は、
前記第１電流に基づいて第３電流を流す第１カレントミラー回路と、
前記第１電流に基づいて第４電流を流す第２カレントミラー回路と、を備え、
前記調整電圧の値は、前記第１カレントミラー回路及び前記第２カレントミラー回路がオン状態又はオフ状態のいずれかに制御されることで設定されることを特徴とする請求項５に記載の表示装置の駆動回路。
【請求項７】
前記第１カレントミラー回路の入力側のトランジスタと、前記第２カレントミラー回路の入力側のトランジスタとは、共通のトランジスタであって、
前記第１カレントミラー回路の出力側のトランジスタと、前記第２カレントミラー回路の出力側のトランジスタとは、互いに異なるサイズのトランジスタであることを特徴とする請求項６に記載の表示装置の駆動回路。
【請求項８】
前記電位調整回路は、一端が前記増幅器の前記出力端に接続される抵抗器を備え、当該抵抗器に前記第１電流に基づいた電流が流れることによって生じる電圧を前記調整電圧として用いて前記出力電圧の電位を調整することを特徴とする請求項５に記載の表示装置の駆動回路。
【請求項９】
前記第１選択回路は、ラッチ回路に保持されるデジタルデータの少なくとも一部に基づいて、前記基準電圧のいずれかを第１選択電圧として選択するとともに、前記第１選択電圧とは異なる前記基準電圧のいずれかを第２選択電圧として選択することを特徴とする請求項１に記載の表示装置の駆動回路。
【請求項１０】
互いに電圧値が異なる複数の基準電圧を生成する階調電圧回路と、
複数の前記基準電圧のいずれかを第１選択電圧として選択する第１選択回路と、
前記第１選択電圧に基づいて出力電圧を出力する増幅器と、
第１及び第２の前記基準電圧に基づいて生成される調整電圧を用いて前記出力電圧の電位を調整する出力電圧調整回路と、
を備える表示装置の駆動回路。
【請求項１１】
前記階調電圧回路は、第１及び第２の前記基準電圧に基づいて少なくとも１つの分圧電圧を生成する分圧回路を含み、
前記出力電圧調整回路は、
第１及び第２の前記基準電圧、及び少なくとも１つの前記分圧電圧らのうち２つを選択して出力する第２選択回路と、
前記第２選択回路から出力される２つの電圧の差分電圧を保持するとともに、前記差分電圧を前記調整電圧として前記出力電圧の電位を調整する電位調整回路と、
を備えることを特徴とする請求項１０に記載の表示装置の駆動回路。
【請求項１２】
前記電位調整回路が保持する前記差分電圧の値は、ラッチ回路に保持されるデジタルデータの少なくとも一部に基づいて前記第２選択回路が選択する２つの電圧の電位差に基づいて設定されることを特徴とする請求項１１に記載の表示装置の駆動回路。
【請求項１３】
前記電位調整回路が保持する前記差分電圧は、一端が前記増幅器の出力端に電気的に接続されるキャパシタによって保持されることを特徴とする請求項１１に記載の表示装置の駆動回路。
【請求項１４】
前記階調電圧回路は、第１及び第２の前記基準電圧に基づいて第１電流を生成するトランスコンダクタンス回路を含み、
前記出力電圧調整回路は、前記第１電流に基づいて生成した電圧を前記調整電圧として用いて前記出力電圧の電位を調整する電位調整回路を含むことを特徴とする請求項１０に記載の表示装置の駆動回路。
【請求項１５】
前記電位調整回路は、
前記第１電流に基づいて第３電流を流す第１カレントミラー回路と、
前記第１電流に基づいて第４電流を流す第２カレントミラー回路と、を備え、
前記調整電圧の値は、前記第１カレントミラー回路及び前記第２カレントミラー回路がオン状態又はオフ状態のいずれかに制御されることで設定されることを特徴とする請求項１４に記載の表示装置の駆動回路。
【請求項１６】
前記第１カレントミラー回路の入力側のトランジスタと、前記第２カレントミラー回路の入力側のトランジスタとは、共通のトランジスタであって、
前記第１カレントミラー回路の出力側のトランジスタと、前記第２カレントミラー回路の出力側のトランジスタとは、互いに異なるサイズのトランジスタであることを特徴とする請求項１５に記載の表示装置の駆動回路。
【請求項１７】
前記電位調整回路は、一端が前記増幅器の前記出力端に接続される抵抗器を備え、当該抵抗器に前記第１電流に基づいた電流が流れることによって生じる電圧を前記調整電圧として用いて前記出力電圧の電位を調整することを特徴とする請求項１４に記載の表示装置の駆動回路。
【請求項１８】
互いに電圧値が異なる複数の基準電圧を生成する階調電圧回路、及び前記階調電圧回路に複数の配線を介して接続される複数の単位駆動回路を備える表示装置の駆動回路であって、
複数の前記単位駆動回路の夫々は、
複数の前記基準電圧のいずれかを第１選択電圧として選択する第１選択回路と、
前記第１選択電圧に基づいて出力電圧を出力する増幅器と、
第１及び第２の前記基準電圧に基づいて生成される調整電圧を用いて前記出力電圧の電位を調整する出力電圧調整回路と、
を備える、表示装置の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置の駆動回路に関する。
【背景技術】
【０００２】
近年、表示装置（液晶パネル）の高性能化及び小型化の進展が著しい。これに伴って、液晶パネルの駆動回路にも高い性能が要求されている。
【０００３】
液晶パネルの駆動回路は、液晶パネルの各画素に含まれる画素電極に所望の電圧を印加するため、液晶パネルのデータ線の数に応じた駆動部を有する。また、この駆動回路は、各駆動部が所望の電圧を出力することができるように、互いに異なる複数の電圧を生成する階調電圧回路を有する。
【０００４】
近年、特に液晶パネルの高階調化の進展が著しい。これに伴って、階調電圧回路と駆動部とを結ぶ配線の数が増加している。そして、この配線数の増加が、駆動回路のチップ面積を増加させている（特許文献１参照）。
【０００５】
特許文献２には、同じ特性の入力端子を二つ有する増幅器を含む駆動回路に関する技術が開示されている。ここでは、デコーダ回路で、上述の二つの入力端子に与えられるべき電圧を平均化することで、階調電圧回路とデコーダ回路とを結ぶ配線の数を少なくしている。しかし、最大でも半分程度にしか配線数を少なくすることができない。近年の液晶パネルの高階調化に対応して、十分に駆動回路のチップ面積の増加を抑制できているとは言いがたい。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−１０８３１２号公報
【特許文献２】特開２００１−３４２３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
近年の表示装置の高階調化に対応して階調電圧回路と駆動部とを結ぶ配線数が増加しているなか、駆動回路のチップ面積を十分に小さくすることは困難であった。
【課題を解決するための手段】
【０００８】
本発明にかかる駆動回路は、（１）互いに異なる複数の基準電圧を生成する階調電圧回路と、（２）前記基準電圧のいずれかを第１選択電圧として選択するとともに、前記第１選択電圧とは異なる前記基準電圧のいずれかを第２選択電圧として選択する第１選択回路と、（３）前記第１選択電圧に基づいて出力電圧を出力する増幅器と、（４）前記第１選択電圧及び前記第２選択電圧に基づいて生成した調整電圧を用いて前記出力電圧の電位を調整する出力電圧調整回路と、を備える。
【０００９】
本発明にかかる駆動回路は、（１）互いに電圧値が異なる複数の基準電圧を生成する階調電圧回路と、（２）複数の前記基準電圧のいずれかを第１選択電圧として選択する第１選択回路と、（３）前記第１選択電圧に基づいて出力電圧を出力する増幅器と、（４）第１及び第２の前記基準電圧に基づいて生成された調整電圧を用いて前記出力電圧の電位を調整する出力電圧調整回路と、を備える。
【００１０】
本発明にかかる駆動回路は、互いに電圧値が異なる複数の基準電圧を生成する階調電圧回路、及び前記階調電圧回路に複数の配線を介して接続される複数の単位駆動回路を備える表示装置の駆動回路であって、複数の前記単位駆動回路の夫々は、（１）複数の前記基準電圧のいずれかを第１選択電圧として選択する第１選択回路と、（２）前記第１選択電圧に基づいて出力電圧を出力する増幅器と、（３）第１及び第２の前記基準電圧に基づいて生成される調整電圧を用いて前記出力電圧の電位を調整する出力電圧調整回路と、を備える。
【発明の効果】
【００１１】
本発明にかかる駆動回路は、出力電圧調整回路が、増幅器から出力される出力電圧の電位を調整する。従って、階調電圧回路にて生成される基準電圧の数を減らすことができる。これによって、階調電圧回路と第１選択回路とを結ぶ配線の数を減らすことができるため、結果として駆動回路のチップ面積を小さくすることができる。すなわち、近年の表示装置の高階調化に対応して階調電圧回路と駆動部とを結ぶ配線数が増加しているなか、駆動回路のチップ面積を十分に小さくすることができる。
【図面の簡単な説明】
【００１２】
【図１】第１の実施の形態にかかる駆動回路の構成を説明するための概略図である。
【図２】階調電圧回路の構成を説明するための概略図である。
【図３】印加電圧に対する液晶の透過率の変化を説明するための概略図である。
【図４】分圧回路の構成を説明するための概略図である。
【図５】Ｖｏｕｔとφ１との関係を説明するためのチャートである。
【図６】実施例１を説明するための表である。
【図７】第２の実施の形態にかかる駆動回路の構成を説明するための概略図である。
【図８】トランスコンダクタンス回路の構成を説明するための概略図である。
【図９】実施例２を説明するための表である。
【図１０】階調電圧回路と複数の単位駆動回路との関係を説明するための説明図である。
【図１１】駆動回路１Ｃの構成を説明するための概略図である。
【図１２】階調電圧回路７０の構成を説明するための概略図である。
【図１３】駆動回路１Ｄの構成を説明するための概略図である。
【図１４】階調電圧回路７１の構成を説明するための概略図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照しつつ、本発明の実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として本発明の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略するものとする。
【００１４】
〔第１の実施の形態〕
図１に、第１の実施の形態にかかる駆動回路１Ａの概略的な構成を示す。図１に示すように、駆動回路１Ａは、階調電圧回路１、第１セレクタ２（第１選択回路）、増幅器５、出力電圧調整回路５０Ａ、デコーダ回路７、ラッチ回路８、を備える。
【００１５】
（階調電圧回路１）
階調電圧回路１は、配線Ｌｖ０〜Ｌｖｍを介して、第１セレクタ２に接続される。図２に、階調電圧回路１の具体的な構成例を示す。階調電圧回路１は、複数の抵抗Ｒ31〜Ｒm（ｍは、任意の自然数とする）を有する。隣り合う抵抗の間の節点からは、複数の異なる電圧（基準電圧）が出力される。例えば、Ｒ３１とＲ３２との間の節点からは、基準電圧Ｖ０が出力される。Ｒ３２とＲ３３との間の節点からは、基準電圧Ｖ１が出力される。Ｒ３３とＲ３４との間の節点からは、基準電圧Ｖ２が出力される。Ｒ３４とＲ３５との間の節点からは、基準電圧Ｖ６が出力される。ＲｍとＲｍ−１との間の節点からは、基準電圧Ｖｍが出力される。すなわち、階調電圧回路１が生成する基準電圧（Ｖ０〜Ｖｍ）は、各配線（Ｌｖ０〜Ｌｖｍ）を介して、第１セレクタ２に入力される。
【００１６】
階調電圧回路１が出力するＶ１は、階調電圧回路１が出力するＶ０に対して一段階電位が高い電圧である。同様に、Ｖ２はＶ１に対して一段階電位が高い電圧である。同様に、Ｖ６はＶ２に対して一段階電位が高い電圧である。Ｖｍは、Ｖ０に対してｍ段階電位が高い電圧である。
なお、Ｖ１とＶ２の電位差とＶ０とＶ１の電位は、必ずしも等しい電位差である必要はない。同様に、Ｖ６とＶ２の電位とＶ１とＶ２の電位差は、必ずしも等しい電位である必要はない。この点について図３を用いて説明する。
【００１７】
図３に示すように、液晶パネルの保持される液晶は、印加電圧に対する透過率の変化が一定なＡ−Ｂ間の領域（リニア特性領域）と一定ではないＡ−Ｂ間以外の領域（非リニア特性領域）がある。従って、液晶パネル用の駆動回路１Ａは、この液晶の特性を考慮して設計される必要がある。よって、通常は、階調電圧回路１が出力する相互に一段階のみ異なる基準電圧の電位差は、階調電圧回路１の出力電圧の範囲において一様に設定しない。
【００１８】
本実施形態における駆動回路１Ａは、後述する出力電圧調整回路５０Ａを備える。これによって、階調電圧回路１が、リニア特性領域において生成すべき基準電圧の数を減らすことができる。結果として、階調電圧回路１の小型化を図ることができるのみならず、階調電圧回路１と第１セレクタ２とを結ぶ配線の数を減らすことができる。この点については、後述する出力電圧調整回路５０Ａに関する説明から明らかとなる。
【００１９】
（第１セレクタ２）
図１に戻って説明する。第１セレクタ２は、配線Ｌ１を介して、増幅器５の非反転入力端子に接続される。また、第１セレクタ２は、配線Ｌ２を介して、分圧回路に接続される。第１セレクタ２は、デコーダ回路７に含まれる上位デコーダ７Ａから与えられる上位ビットＢ１に対応する電圧信号Ｂ１に基づいて、階調電圧回路１から出力される基準電圧を選択する。そして、第１セレクタ２は、選択した基準電圧（第１選択電圧）を、配線Ｌ１を介して出力する。また、第１セレクタ２は、選択した基準電圧（第２選択電圧）を、配線Ｌ２を介して出力する。なお、第２選択電圧は、第１選択電圧とは、異なる基準電圧である。ここでは第２選択電圧は、第１選択電圧よりも一段階電位が低い基準電圧である。
第１セレクタ２は、階調電圧回路１が出力する互いに異なる複数の基準電圧のいずれかを第１選択電圧として選択する。また、第１セレクタ２は、前記第１選択電圧とは異なる階調電圧回路１が出力する互いに異なる複数の基準電圧のいずれかを第２選択電圧として選択する。そして、第１セレクタ２は、選択した第１選択電圧及び第２選択電圧を出力する。ここでは、第１選択電圧として選択された基準電圧と第２選択電圧として選択された基準電圧とは、互いに一段階のみ異なるものとする。これによって、後述する出力電圧調整回路５０Ａの構成を簡略化できる。
【００２０】
（増幅器５）
増幅器５は、第１セレクタ２から出力される第１選択電圧を、その出力端から出力電圧として出力する。増幅器５の出力端は、出力ポートＰｏｕｔに接続される。
本実施形態においては、第１選択電圧が上述の非リニア特性領域にある場合には、駆動回路１Ａから出力される電圧Ｖｏｕｔは、上述の出力電圧と等しい。しかし、第１選択電圧が上述のリニア特性領域にある場合には、駆動回路１Ａから出力される電圧Ｖｏｕｔは、上述の出力電圧に後述する調整電圧が加算されたものとなる。
なお、リニア特性領域と非リニア特性領域の境界付近の場合には、電圧Ｖｏｕｔには調整電圧を加算しなくてもよい。
駆動回路１Ａから出力される電圧Ｖｏｕｔは、液晶パネルに含まれるデータ線を介して、液晶セルの画素電極に印加される。
【００２１】
（デコーダ回路７、ラッチ回路８）
デコーダ回路７は、ラッチ回路８にて保持されたデジタルデータに基づいて、制御信号を生成する。デコーダ回路７は、ラッチ回路８から与えられるデジタルデータの上位ビットに対応して上位デコーダ７Ａを有する。また、デコーダ回路７は、ラッチ回路８から与えられるデジタルデータの下位ビットに対応して下位デコーダ７Ｂを有する。上位デコーダ７Ａで生成された上位ビットに対応する電圧信号Ｂ１は、上位デコーダ７Ａから第１セレクタ２に入力される。下位デコーダ７Ｂで生成された下位ビットに対応する電圧信号Ｂ２は、下位デコーダ７Ｂから後述の第２セレクタ４に入力される。
【００２２】
（出力電圧調整回路５０Ａ）
本実施形態にかかる駆動回路１Ａは、出力電圧調整回路５０Ａを備える。出力電圧調整回路５０Ａは、分圧回路３、第２セレクタ４、電位調整回路６、制御回路９Ａを有する。
【００２３】
（分圧回路３）
分圧回路３は、配線Ｌ３〜Ｌ６を介して、第２セレクタ４に接続される。また、上述のように、第１セレクタ２から配線Ｌ１を介して第１選択電圧が与えられるとともに、第１セレクタ２から配線Ｌ２を介して第２選択電圧が与えられる。
【００２４】
図４に、分圧回路の構成例を示す。図４に示すように、分圧回路３は、複数のバッファ４０〜４３、複数の抵抗（Ｒ２０、Ｒ２１、Ｒ２２）を有する。分圧回路３は、配線Ｌ１を介して入力される第１選択電圧を、配線Ｌ３を介して出力する。また、分圧回路３は、配線Ｌ２を介して入力される第２選択電圧を、配線Ｌ６を介して出力する。このほか、分圧回路３は、第１選択電圧と第２選択電圧とを分圧して得た電圧（分圧電圧）を、配線Ｌ３、Ｌ４を介して出力する。
ここでは、抵抗Ｒ２０：抵抗２１：抵抗２２＝１：１：２として設定する。従って、配線Ｌ４には、Ｖｓ２＋３（Ｖｓ１−Ｖｓ２）／４の分圧電圧が設定される。また、配線Ｌ５には、Ｖｓ２＋２（Ｖｓ１−Ｖｓ２）／４の分圧電圧が設定される。
【００２５】
第１セレクタ２の動作状態がオン状態にあるとき、第１セレクタ２は、分圧回路３に対して、第１選択電圧及び第２選択電圧を常時与える。また、分圧回路３の動作状態がオン状態にあるとき、分圧回路３は、後述する第２セレクタ４に対して、分圧電圧等を常時与える。
【００２６】
（第２セレクタ４）
第２セレクタ４は、配線Ｌ３〜Ｌ６を介して、分圧回路３に接続される。また、第２セレクタ４には、上述の下位デコーダ７Ｂから下位ビットに応じた電圧信号Ｂ２が入力される。さらに、第２セレクタ４は、配線Ｌ７、Ｌ８を介して、電位調整回路６に接続される。
【００２７】
第２セレクタ４は、下位デコーダ７Ｂから入力される電圧信号Ｂ２に基づいて、分圧回路３から入力される電圧を２つ選択する。そして、選択した１つ目の電圧を、配線Ｌ７を介して、出力電圧調整回路５０Ａに含まれるキャパシタＣ１の一端に出力する（この構成については後述する）。それとともに、選択した２つ目の電圧を、配線Ｌ８を介して、出力電圧調整回路５０Ａに含まれるキャパシタＣ１の他端に出力する（この構成についても後述する）。電圧信号Ｂ２は、デジタルデータの下位ビットに対応するものであるから、第２セレクタ４は、デジタルデータ（より正確にはデジタルデータの下位ビット）に基づいて、分圧回路３から入力される複数の電圧のうち２つを選択している。
【００２８】
本実施の形態における第２セレクタ４は、第１選択電圧が、上述のリニア特性領域に含まれるときにのみ動作する。すなわち、第１選択電圧が、非リニア特性領域以外のときは動作せず、配線Ｌ７、Ｌ８に対して何らの電圧を設定しない。第１選択電圧がリニア特性領域に含まれるときに第２セレクタ４が動作することで、簡易な構成（特に上述の分圧回路の簡易な構成）によって、階調電圧回路１と第１セレクタ２との間の配線数を減らしたとしても、液晶表示装置の高階調化に対応できる。
【００２９】
（電位調整回路６）
電位調整回路６は、配線Ｌ７、Ｌ８を介して、第２セレクタ４に接続される。また、電位調整回路６は、節点Ｎ２０を介して、増幅器５の出力端及び出力ポートＰｏｕｔに接続される。電位調整回路６は、第２セレクタ４から入力される２つの電圧の差分電圧を保持するキャパシタＣ１と、このキャパシタＣ１に差分電圧を保持させ又はこのキャパシタＣ１に保持される差分電圧を増幅器５から出力される出力電圧に加算させる複数のスイッチＳＷ１〜ＳＷ３を有する。
【００３０】
ここではスイッチＳＷ１、ＳＷ２を、ＰチャネルのＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタで構成する。また、スイッチＳＷ３を、ＮチャネルのＭＯＳトランジスタで構成する。それぞれのスイッチのゲート（制御端子）には、制御回路９Ａから制御パルス（φ１）が印加される。なお、制御回路９Ａは、デコーダ回路７から入力される電圧信号Ｂ２に同期して動作する。
【００３１】
キャパシタＣ１（差分電位保持容量器）の一端は、スイッチＳＷ１に接続される。キャパシタＣ１の一端は、ＳＷ１、ＳＷ３を介して、増幅器５の出力端に電気的に接続される。キャパシタＣ１の他端は、スイッチＳＷ２に接続される。第２セレクタ４の第１の出力端子は、配線Ｌ７を介して、キャパシタＣ１とスイッチＳＷ１との間の節点Ｎ２に接続される。第２セレクタ４の第２の出力端子は、配線Ｌ８を介して、キャパシタＣ１とスイッチＳＷ２との間の節点Ｎ３に接続される。
【００３２】
スイッチＳＷ１とスイッチＳＷ２とが両方オフ状態のとき、キャパシタＣ１には、第２セレクタ４が選択して出力する２つの電圧の差分の電圧が保持される。スイッチＳＷ１とスイッチＳＷ２とが両方オン状態であって、スイッチＳＷ３がオフ状態のとき、キャパシタＣ１に保持された電圧（調整電圧Ｖｒｅｇ）が、増幅器５の出力電圧に加算される。この調整電圧は、第２セレクタ４が、下位ビットに応じて分圧回路３から入力される複数の電圧から選択された２つの電圧の電位差に基づいて設定される。分圧回路３は、第１選択電圧及び第２選択電圧に基づいて電圧を出力するものであるから、調整電圧は、第１電圧及び第２選択電圧に基づいて生成されるものである。
【００３３】
図５を用いて、電位調整回路６の動作と駆動回路１Ａが出力する電圧との関係について説明する。時刻ｔ１のとき、スイッチＳＷ１とスイッチＳＷ２はオフ状態にあり、スイッチＳＷ３はオン状態にある。このとき、キャパシタＣ１には、配線Ｌ７に現れる電圧と配線Ｌ８に現れる電圧との差分の電圧（調整電圧Ｖｒｅｇ）が保持される。また、駆動回路１Ａが出力する電圧Ｖｏｕｔは、第１選択電圧に基づいて増幅器５の出力端から出力される出力電圧と等しい。時刻ｔ２にて、スイッチＳＷ１とスイッチＳＷ２とはオン状態となり、スイッチＳＷ３はオフ状態となる。このとき、駆動回路１Ａが出力する電圧Ｖｏｕｔには、調整電圧Ｖｒｅｇが加算される。
時刻ｔ３のときは時刻ｔ１に対応し、時刻ｔ４のときは時刻ｔ２に対応する。従って、重複する説明は省略する。
なお、時刻ｔ２を、より早い時刻（時刻ｔ１に近い時刻）に設定してもよい。
【００３４】
（実施例１）
ここで、図６を参照しつつ、第１セレクタが上位ビットに基づいて、第１選択電圧として基準電圧Ｖ６を選択し、第２選択電圧として基準電圧Ｖ２を選択した場合の実施例について説明する。なお、基準電圧Ｖ６は６Ｖの電圧であるものとし、基準電圧Ｖ２は２Ｖの電圧であるものとする。また、このとき、配線Ｌ１には第１選択電圧としてＶ６が設定される。配線Ｌ２には、第２選択電圧としてＶ２が設定される。この場合、分圧回路３は、配線Ｌ３を６Ｖに設定し、配線Ｌ６を２Ｖに設定する。また、分圧回路３は、このＶ６、Ｖ２に基づいて、配線Ｌ４を５Ｖに設定し、配線Ｌ５に４Ｖに設定する。
【００３５】
第２セレクタ４は、下位ビットに基づいて、６Ｖ、５Ｖ、４Ｖ、２Ｖのうち２つの電圧を選択して、一方を配線Ｌ７に設定し、他方を配線Ｌ８に設定する。
【００３６】
図６に示すように、ＣＡＳＥ１の場合には、第２セレクタ４は、配線Ｌ７を６Ｖに設定し、配線Ｌ８を５Ｖに設定する。そして、キャパシタＣ１には１Ｖの調整電圧Ｖｒｅｇが保持される。そして、上述の電位調整回路６の動作によって、この調整電圧Ｖｒｅｇ（１Ｖ）は、増幅器５が出力する出力電圧（６Ｖ）に加算される。そして、駆動回路１Ａから出力される電圧Ｖｏｕｔは７Ｖに設定される。
【００３７】
ＣＡＳＥ２の場合には、第２セレクタ４は、配線Ｌ７を６Ｖに設定し、配線Ｌ８を４Ｖに設定する。そして、キャパシタＣ１には２Ｖの調整電圧Ｖｒｅｇが保持される。そして、上述の電位調整回路６の動作によって、この調整電圧Ｖｒｅｇ（２Ｖ）は、増幅器５が出力する出力電圧（６Ｖ）に加算される。そして、駆動回路１Ａから出力される電圧Ｖｏｕｔは８Ｖに設定される。
【００３８】
ＣＡＳＥ３の場合には、第２セレクタ４は、配線Ｌ７を５Ｖに設定し、配線Ｌ８を２Ｖに設定する。そして、キャパシタＣ１には３Ｖの調整電圧Ｖｒｅｇが保持される。そして、上述の電位調整回路６の動作によって、この調整電圧Ｖｒｅｇ（３Ｖ）は、増幅器５が出力する出力電圧（６Ｖ）に加算される。そして、駆動回路１Ａから出力される電圧Ｖｏｕｔは９Ｖに設定される。
【００３９】
ＣＡＳＥ４の場合には、第２セレクタ４は、配線Ｌ７を０Ｖに設定し、配線Ｌ８を０Ｖに設定する。そして、キャパシタＣ１には０Ｖの調整電圧Ｖｒｅｇが保持される。この場合には、駆動回路１Ａから出力される電圧Ｖｏｕｔは６Ｖのままである。なお、Ｖｏｕｔを６Ｖとする場合には、電位調整回路６に含まれるスイッチＳＷ１、ＳＷ２とを共にオフ状態とすることでも可能である。
【００４０】
このように出力電圧調整回路５０Ａが動作することで、階調電圧回路１にて生成する基準電圧の数を少なくしたとしても、液晶パネルの高階調化に対応することができる。すなわち、階調電圧回路１と第１セレクタ２とを結ぶ配線の数を減らしたとしても、液晶パネルの高階調化に対応することができるため、駆動回路１Ａのチップ面積の増加を抑制することができる。
【００４１】
また、本実施の形態においては、上述のリニア特性領域に対応するように駆動回路１Ａを構成する。これによって、特に階調電圧回路１及び分圧回路３の構成を簡素化できる。
【００４２】
〔第２の実施の形態〕
次に、図７、８を用いて、第２の実施の形態について説明する。本実施の形態にかかる駆動回路１Ｂは、出力電圧調整回路５０Ｂを備える。駆動回路１Ｂが出力する電圧Ｖｏｕｔは、第１選択電圧がリニア特性領域にあるときに、出力電圧調整回路５０Ｂの動作によって、増幅器５が出力する出力電圧に調整電圧が加算される。このような場合であっても、第１の実施の形態と同様の効果を得ることができる。
【００４３】
出力電圧調整回路５０Ｂは、トランスコンダクタンス回路１０と電位調整回路１１と制御回路９Ｂを有する。
【００４４】
（トランスコンダクタンス回路１０）
トランスコンダクタンス回路１０は、配線Ｌ１、Ｌ２に接続される。また、配線Ｌ２０を介して、電位調整回路１１に接続される。
【００４５】
図８に、トランスコンダクタンス回路１０の構成を示す。図８に示すように、トランスコンダクタンス回路１０は、配線Ｌ１に対応して増幅器４４を有し、配線Ｌ２に対応して増幅器４５を有する。さらに、トランスコンダクタンス回路１０は、Ｎチャネル型のＭＯＳトランジスタＴＲ５、ＰチャネルのＭＯＳトランジスタＴＲ４、抵抗Ｒ２３、を有する。ＴＲ５のゲートとソースとは短絡されている。トランジスタＴＲ４と抵抗Ｒ２３の一端との間には節点Ｎ１３がある。抵抗Ｒ２３の他端側には、節点Ｎ１４がある。
【００４６】
増幅器４４の非反転入力端子は配線Ｌ１に接続され、反転入力端子は節点Ｎ１３に接続される。増幅器４４の出力端は、トランジスタＴＲ４のゲートに接続される。増幅器４５の非反転入力端子は配線Ｌ２に接続され、反転入力端子は節点Ｎ１４に接続される。増幅器４５の出力端は、節点Ｎ１４に接続される。
【００４７】
増幅器４４の非反転入力端子には、配線Ｌ１を介して、第１選択電圧が入力される。増幅器４５の非反転入力端子には、配線Ｌ２を介して、第２選択電圧が入力される。そして、節点Ｎ１３と節点Ｎ１４との間にある抵抗Ｒ２３には、第１選択電圧と第２選択電圧との電位差に起因した電圧が生じる。このとき、ＴＲ４はオン状態にある。従って、ＴＲ５には、第１選択電圧と第２選択電圧との電位差に起因した電流（第１電流）Ｉ１が流れる。
【００４８】
（電位調整回路１１）
電位調整回路１１は、ＮチャネルのＭＯＳトランジスタＴＲ０と、ＰチャネルのＭＯＳトランジスタＴＲ１、ＴＲ２、ＴＲ３と、スイッチＳＷ４〜ＳＷ７と、抵抗器Ｒ１とを有する。ＳＷ４〜ＳＷ７は、制御回路９Ｂからの制御信号に基づいてオン状態又はオフ状態となる。なお、ＳＷ４〜ＳＷ７の動作状態は、制御回路９Ｂによって設定される。制御回路９Ｂは、下位デコーダ７Ｂから与えられる下位ビットに対応する電圧信号Ｂ２に基づいてＳＷ４〜ＳＷ７を制御する。抵抗器Ｒ１の一端は、増幅器５と出力ポートとの間の節点Ｎ２０に接続される。すなわち、抵抗器Ｒ１の一端は、増幅器５の出力端に接続される。
【００４９】
ＴＲ０のゲートは、配線Ｌ２０を介して、上述のＴＲ５のゲートに接続される。ＴＲ０と上述のＴＲ５とは、ミラー構成になっている。従って、ＴＲ１には、ＴＲ５に流れる第１電流Ｉ１に応じた電流（第２電流）Ｉ２が流れる。トランスコンダクタンス回路１０と電位調整回路１１とは、カレントミラー回路によって接続されている。
【００５０】
ＴＲ０のソースは、ＴＲ１のソースに接続される。ＴＲ１のゲートとソースとは節点Ｎ６と節点Ｎ８とを結ぶ配線により短絡されている。節点Ｎ６と節点Ｎ８との間の節点Ｎ７には、ＳＷ４の一端が接続されている。ＳＷ４の他端は、ＴＲ２のゲートに接続される。ＳＷ４がオン状態のとき、ＴＲ１とＴＲ２とがカレントミラー回路（第１カレントミラー回路）を構成する。
【００５１】
節点Ｎ８には、ＳＷ５の一端が接続される。ＳＷ５の他端は、ＴＲ３のゲートに接続される。ＳＷ５がオン状態のとき、ＴＲ１とＴＲ３とがカレントミラー回路（第２カレントミラー回路）を構成する。
【００５２】
第１カレントミラー回路と第２カレントミラー回路は、ともに入力側トランジスタとしてＴＲ１を用いて構成される。他方、出力側トランジスタとしては、第１カレントミラー回路はＴＲ２を用いて構成され、第２カレントミラー回路はＴＲ３を用いて構成される。ＴＲ２とＴＲ３とは、互いにトランジスタサイズが異なる。従って、等しい入力電流に対して、第１トランジスタ回路が出力する出力電流と、第２トランジスタ回路が出力する出力電流の値は異なる。
【００５３】
第１カレントミラー回路がオン状態であって、ＴＲ１に第２電流Ｉ２が流れるとき、ＴＲ２には第３電流Ｉ３が流れる。第２カレントミラー回路がオン状態であって、ＴＲ１に第２電流Ｉ２が流れるとき、ＴＲ３には第４電流Ｉ４が流れる。ここでは、ＴＲ１、ＴＲ２、ＴＲ３のトランジスタサイズを、ＴＲ１：ＴＲ２：ＴＲ３＝４：１：２と設定する。従って、第４電流Ｉ４は、第３電流Ｉ３よりも電流値が大きい。
【００５４】
ＴＲ２とＳＷ４との間の節点には、ＳＷ６の一端が接続される。ＴＲ３とＳＷ５との間の節点には、ＳＷ７の一端が接続される。
ＳＷ４がオフ状態となったとき、ＳＷ６はオン状態となる。これによって、ＴＲ２を確実にオフ状態とすることができる。同様に、ＳＷ５がオフ状態となったとき、ＳＷ７はオン状態となる。これによって、ＴＲ３を確実にオフ状態とすることができる。
【００５５】
ＴＲ２、ＴＲ３のソースは、節点Ｎ１１にて結線される。節点Ｎ１１は、増幅器５の出力端と出力ポートＰｏｕｔとの間の節点Ｎ２０と結ばれる。Ｎ１１と節点Ｎ２０との間のＮ１２は、増幅器５の反転入力端子に接続される。
【００５６】
なお、ＳＷ４及びＳＷ６を同一の極性のトランジスタで構成した場合には、制御回路９ＢがＳＷ４に与える制御信号（φ１）と、制御回路９ＢがＳＷ６に与える制御信号（φ２）とは、逆相の関係にある。同様に、ＳＷ５及びＳＷ７を同一の極性のトランジスタで構成した場合には、制御回路９ＢがＳ５に与える制御信号（φ３）と、制御回路９ＢがＳＷ７に与える制御信号（φ４）とは、逆相の関係にある。
【００５７】
（実施例２）
ここで、図９を参照しつつ、第１セレクタが上位ビットに基づいて、第１選択電圧として基準電圧Ｖ６を選択し、第２選択電圧として基準電圧Ｖ２を選択した場合の実施例について説明する。なお、第１の実施の形態と同様に、基準電圧Ｖ６は６Ｖの電圧であるものとし、基準電圧Ｖ２は２Ｖの電圧であるものとする。また、このとき、配線Ｌ１には第１選択電圧としてＶ６が設定される。配線Ｌ２には、第２選択電圧としてＶ２が設定される。
【００５８】
図９に示すように、ＣＡＳＥ１の場合には、ＳＷ４、ＳＷ５は、ともにオフ状態にある。第１カレントミラー回路と第２カレントミラー回路は、ともにオフ状態にある。従って、出力電圧調整回路５０Ｂは動作せず、駆動回路１Ｂが出力する電圧Ｖｏｕｔは、第１選択電圧と等しい６Ｖとなる。
【００５９】
ＣＡＳＥ２の場合には、ＳＷ４はオン状態にあって、ＳＷ５はオフ状態にある。第１カレントミラー回路はオン状態にあるが、第２カレントミラー回路はオフ状態にある。このとき、ＴＲ２には、ＴＲ０、ＴＲ１に流れる第２電流に応じた電流（第３電流）が流れる。そして、抵抗器Ｒ１の両端には、第３電流の値に応じた１Ｖの電圧（調整電圧）が発生する。そして、増幅器５が出力する出力電圧（６Ｖ）に調整電圧（１Ｖ）が加算されることで、駆動回路１Ｂが出力する電圧Ｖｏｕｔは７Ｖに設定される。
【００６０】
ＣＡＳＥ３の場合には、ＳＷ４はオフ状態にあって、ＳＷ５はオン状態にある。第１カレントミラー回路はオフ状態にあるが、第２カレントミラー回路はオン状態にある。このとき、ＴＲ３に、ＴＲ０、ＴＲ１に流れる第２電流に応じた電流（第４電流）が流れる。そして、抵抗器Ｒ１の両端には、第３電流の値に応じた２Ｖの電圧（調整電圧）が発生する。そして、増幅器５が出力する出力電圧（６Ｖ）に調整電圧（２Ｖ）が加算されることで、駆動回路１Ｂが出力する電圧Ｖｏｕｔは８Ｖに設定される。
【００６１】
ＣＡＳＥ４の場合には、ＳＷ４はオン状態にあって、ＳＷ５はオン状態にある。第１カレントミラー回路はオン状態にあり、第２カレントミラー回路もオン状態にある。このとき、ＴＲ２及びＴＲ３に、ＴＲ０、ＴＲ１に流れる第２電流に応じた電流（第３電流及び第４電流）が流れる。そして、抵抗器Ｒ１の両端には、ＴＲ２に流れる第３電流とＴＲ３に流れる第３電流の和の電流に応じた３Ｖの電圧（調整電圧）が発生する。そして、増幅器５が出力する出力電圧（６Ｖ）に調整電圧（３Ｖ）が加算されることで、駆動回路１Ｂが出力する電圧Ｖｏｕｔは９Ｖに設定される。
【００６２】
〔第３の実施の形態〕
次に、図１０乃至１２を用いて、第３の実施の形態について説明する。図１０は、階調電圧回路と複数の単位駆動回路との関係を説明するための説明図である。図１１は、駆動回路１Ｃの構成を説明するための概略図である。図１２は、階調電圧回路７０の構成を説明するための概略図である。
【００６３】
本実施の形態においては、第１の実施の形態とは異なり、分圧回路は階調電圧回路に組み入れられている。このような場合であっても、第１の実施の形態において説明したものと同様の効果を得ることができる。さらに、本実施形態においては、液晶表示装置のデータ線数に対応して設けられる単位駆動回路毎に分圧回路を設けることに代えて、複数の単位駆動回路に共通の階調電圧回路に分圧回路を組み入れることによって、駆動回路の回路面積を格段に減少させることができる。
【００６４】
図１０に模式的に示すように、駆動回路１Ｃは、複数の単位駆動回路８０を有する。単位駆動回路８０は、液晶表示装置のデータ線数に対応して設けられる。単位駆動回路８０は、増幅回路５、セレクタ回路９０、デコーダ回路７、ラッチ回路８といった回路から構成される。単位駆動回路８０それぞれの構成は、互いに同一の構成である。なお、単位駆動回路８０のより正確な構成は、図１１に示すとおりである。
【００６５】
また、図１０に模式的に示すように、階調電圧回路７０は、複数の単位駆動回路８０それぞれに階調電圧配線７１を介して接続される。換言すると、階調電圧回路７０は、複数の単位駆動回路８０に共通の階調電圧を供給する。
【００６６】
図１１に駆動回路１Ｃの概略的な構成を示す。図１と図１１との比較から明らかなように、本実施形態においては、第１の実施の形態とは異なり、単位駆動回路８０は、分圧回路３を有しない。すなわち、第２セレクタ４は、複数の配線Ｌ２０〜Ｌ２３介して、階調電圧回路７０に直接的に接続される。
【００６７】
図１２に階調電圧回路７０の概略的な構成を示す。図１２に示すように、本実施形態においては、分圧回路が階調電圧回路に組み入れられている。但し、バッファ４０の入力端子は、抵抗Ｒ３４と抵抗Ｒ３５間の節点に接続される。また、バッファ４１の入力端子は、抵抗Ｒ３３と抵抗Ｒ３４間の節点に接続される。
【００６８】
このように、単位駆動回路８０に分圧回路を組み入れず、複数の単位駆動回路８０に共通の階調電圧回路７０に分圧回路を組み入れることによって、駆動回路１Ｃの回路面積を大幅に減少することができる。なお、図１２においては、図４の分圧回路３と同一の要素には同一の符号を付している。
【００６９】
〔第４の実施の形態〕
次に、図１３及び１４を用いて、第４の実施の形態について説明する。図１３は、駆動回路１Ｄの構成を説明するための概略図である。図１４は、階調電圧回路７１の構成を説明するための概略図である。
【００７０】
本実施の形態においては、第２の実施の形態とは異なり、トランスコンダクタンス回路は階調電圧回路に組み入れられている。このような場合であっても、第２の実施の形態において説明したものと同様の効果を得ることができる。さらに、本実施形態においては、液晶表示装置のデータ線数に対応して設けられる単位駆動回路毎にトランスコンダクタンス回路１０を設けることに代えて、複数の単位駆動回路に共通の階調電圧回路にトランスコンダクタンス回路１０を組み入れることによって、駆動回路の回路面積を格段に減少させることができる。
【００７１】
図１３に駆動回路１Ｄの概略的な構成を示す。図１３に示すように、本実施形態は、第２の実施の形態とは異なり、単位駆動回路８１は、トランスコンダクタンス回路１０を有しない。つまり、電位調整回路１１のＴＲ０のゲートは、配線Ｌ２０を介して、直接的に階調電圧回路７１に接続される。
【００７２】
図１４に階調電圧回路７１の概略的な構成を示す。図１４に示すように、本実施形態においては、トランスコンダクタンス回路１０が階調電圧回路７１に組み入れられている。但し、増幅器４４の非反転入力端子は、抵抗Ｒ３４と抵抗Ｒ３５間の節点に接続される。また、増幅器４５の非反転入力端子は、抵抗Ｒ３３と抵抗Ｒ３４間の節点に接続される。
【００７３】
このように、単位駆動回路８０にトランスコンダクタンス回路１０を組み入れることに代えて、複数の単位駆動回路８０に共通な階調電圧回路７１にトランスコンダクタンス回路１０を組み入れることによって、駆動回路１Ｃの回路面積を大幅に減少することができる。なお、図１４においては、図８のトランスコンダクタンス回路１０と同一の要素には同一の符号を付している。
【００７４】
本発明の技術的範囲は、上述の実施例に限定されることはない。制御回路９Ａ、９Ｂの構成は任意である。例えば、制御回路９Ａを第２セレクタ４と一体に構成してもよい。駆動回路から出力される電圧Ｖｏｕｔは、負の極性の電位であってもよい。調整電位の極性は、正の極性であってもよく、負の極性であってもよい。当業者であれば、適宜、必要な設計変更を施すことで、上述のバリエーションを具現化できる。
【符号の説明】
【００７５】
１Ａ、１Ｂ    駆動回路
１        階調電圧回路
２        第１セレクタ
３        分圧回路
５０Ａ、５０Ｂ        出力電圧調整回路
４    第２セレクタ
５    増幅器
６    電位調整回路
７    デコーダ回路
７Ａ    上位デコーダ
７Ｂ    下位デコーダ
８    ラッチ回路
９Ａ、９Ｂ    制御回路
１０    トランスコンダクタンス回路
１１    電位調整回路
Ｃ１    キャパシタ
Ｒ１    抵抗器
Ｐｏｕｔ    出力ポート
【図１】
2010169730.tif 000003
【図２】
2010169730.tif 000004
【図３】
2010169730.tif 000005
【図４】
2010169730.tif 000006
【図５】
2010169730.tif 000007
【図６】
2010169730.tif 000008
【図７】
2010169730.tif 000009
【図８】
2010169730.tif 000010
【図９】
2010169730.tif 000011
【図１０】
2010169730.tif 000012
【図１１】
2010169730.tif 000013
【図１２】
2010169730.tif 000014
【図１３】
2010169730.tif 000015
【図１４】
2010169730.tif 000016