(57)【要約】【課題】検出回路の規模を増大させず、表示部の面内傾斜やばらつきをともなって劣化された画素の表示の補正を行う表示装置を提供することである。【解決手段】  電流量に応じて発光量が変化する複数の画素により構成された表示部と、前記画素に表示信号電圧を入力するための信号線とを有する表示装置であって、前記画素への検出用電源の供給によって得られる前記画素の画素状態に対応する信号を前記信号線の切り替えによって出力させるスイッチ回路と、リファレンス電圧を変更する回路を有し、前記表示部の水平ライン上における画素数を複数に分割したブロックごとに、該ブロック内の各画素の画素状態に対応する信号を順次検出するＡ／Ｄ変換部とを備えた表示装置である。【選択図】  図２
2010169991.tif 000002
【特許請求の範囲】
【請求項１】
電流量に応じて発光量が変化する複数の画素により構成された表示部と、
前記画素に表示信号電圧を入力するための信号線と
を有する表示装置であって、
前記画素への検出用電源の供給によって得られる前記画素の画素状態に対応する信号を前記信号線の切り替えによって出力させるスイッチ回路と、
リファレンス電圧を変更する回路を有し、前記表示部の水平ライン上における画素数を複数に分割したブロックごとに、該ブロック内の各画素の画素状態に対応する信号を順次検出するＡ／Ｄ変換部と
を備えたことを特徴とする表示装置。
【請求項２】
前記Ａ／Ｄ変換器は、リファレンス電圧生成回路、加算回路、および減算回路を具備し、前記リファレンス電圧を中心として前記加算回路と前記減算回路からそれぞれ基準電圧を生成することを特徴とする請求項１に記載の表示装置。
【請求項３】
前記Ａ／Ｄ変換器は、任意の二画素のうち第１画素の画素状態出力から、複数の基準状態を生成し、該複数の基準状態と該任意の二画素のうち第２画素の画素状態出力を比較する複数の比較器を設けてなることを特徴とする請求項２に記載の表示装置。
【請求項４】
前記Ａ／Ｄ変換器は、表示部の１水平ライン上の各画素を任意の個数に分割したブロックごとの検出結果から１水平ライン上の各画素の検出条件を再設定することを特徴とする請求項１乃至３の内のいずれかに記載の表示装置。
【請求項５】
連続する各ブロックでの画素の検出において、最初のブロックの最後の検出画素と次のブロックの最初の検出画素が同じ画素としたことを特徴とする請求項４に記載の表示装置。
【請求項６】
１水平ライン上の画素の検出結果から前記検出演算部の設定値を変更する手段を有することを特徴とする請求項４又は５に記載の表示装置。
【請求項７】
前記検出演算部の設定値を変更する手段は、前記ブロック内の画素数を可変して検出を行うことを特徴とする請求項６に記載の表示装置。
【請求項８】
前記検出演算部の設定値を変更する手段は、１水平ライン上におけるブロックの検出開始位置を変更して検出を行うことを特徴とする請求項６又は７に記載の表示装置。
【請求項９】
前記検出演算部の設定値を変更する手段は、Ａ／Ｄ変換器の最小レンジ幅を変更して検出を行うことを特徴とする請求項６乃至８の内のいずれかに記載の表示装置。
【請求項１０】
前記検出演算部の設定値を変更する手段を選択するユーザインターフェイスを備えることを特徴とする請求項６乃至９の内のいずれかに記載の表示装置。
【請求項１１】
前記検出結果に基づいて各画素の状態を判定し、該判定結果から検出条件を再設定して検出を繰り返す検出演算部を備えることを特徴とする請求項１に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に係わり、たとえば、その表示素子が自発光素子で構成される表示装置に関する。
【背景技術】
【０００２】
様々な情報処理装置の普及により、役割に応じた表示装置が種々存在する。その中で、表示素子が自発光素子で構成されたいわゆる自発光型と称される表示装置が注目されてきている。このような表示装置において、その表示素子は、たとえば、有機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、あるいは有機発光ダイオード（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）等が用いられたものが知られている。このような表示装置は、バックライトが不要で低消費電力に向いており、また、従来の液晶ディスプレイに比べて画素の視認性が高く、応答速度が速い等の利点を有する。さらに、このような発光素子はダイオードに似た特性を持っており、素子に流す電流量によって輝度を制御することができる。このような自発光型表示装置については下記特許文献１などに開示されている。
【０００３】
しかし、このように構成された表示装置において、その発光素子の特性として、使用期間や周囲環境により素子の内部抵抗値が変化することを免れない。特に使用期間が増大すると経時的に内部抵抗が高くなり、素子に流れる電流が減少する性質がある。そのため、例えばメニュー表示などを行う場合において、画面内の同一箇所の画素を点灯続けていると、その部分について焼付きの現象が生じる。この状態を補正するためには画素の状態を検出する必要がある。この検出方法としては表示の帰線期間において画素の状態を検出する方法をとる。帰線期間では画素に対して発光させないので電圧がかけられない。そのため、発光に使用する電源とは別電源を用い、帰線期間に画素に対してある一定の電流を印加しその状態での電圧を検出することで、電圧の変化から焼付きにおける劣化を検出する方法をとる。そして、画素状態を検出し補正する方法として、たとえば下記特許文献２に示すように、モニター素子を表示部の発光素子の各行方向に並設し、基本電流源によって、前記モニター素子に定電流を供給し、該モニター素子に発生する電圧を、モニター素子に並んで行方向に配置された複数の発光素子に印加し、該発光素子を定電圧駆動させるようにしたものが知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−９１７０９号公報
【特許文献２】特開２００６−９１８６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、前記特許文献２に示した表示装置は、表示部における各画素の状態を、モニター素子を設けた行方向にしか検出できず、列方向のばらつき特性を考慮していないものとなっている。このため、各画素においてその状態を検出することが望ましいが、検出回路の規模が増大してしまうことを免れない。したがって、検出回路の規模を増大させず、表示部の面内傾斜やばらつきをともなって劣化された画素の表示の補正が要望されるに至っている。また、パネルの個体特性によりこれらの表示部の面内傾斜やばらつきが一様でない場合も存在するので、劣化された画素の表示の補正の際には面内傾斜やばらつきにも考慮した補正技術が切望されている。
【０００６】
本発明はこれらの問題点に鑑みてなされたものであり、本発明の目的は、検出回路の規模を増大させず、表示部の面内傾斜やばらつきを伴って劣化された画素の表示の補正を行う表示装置を提供することにある。
【０００７】
本発明のその他の目的については、明細書全体の記載から明らかにされる。
【課題を解決するための手段】
【０００８】
前記課題を解決すべく、電流量に応じて発光量が変化する複数の画素により構成された表示部と、前記画素に表示信号電圧を入力するための信号線とを有する表示装置であって、前記画素への検出用電源の供給によって得られる前記画素の画素状態に対応する信号を前記信号線の切り替えによって出力させるスイッチ回路と、リファレンス電圧を変更する回路を有し、前記表示部の水平ライン上における画素数を複数に分割したブロックごとに、該ブロック内の各画素の画素状態に対応する信号を順次検出するＡ／Ｄ変換部とを備えた表示装置である。
【発明の効果】
【０００９】
本発明による表示装置によれば、検出回路（Ａ／Ｄ変換器）の規模を増大させず、表示部の面内傾斜やばらつきをともなって劣化された画素の表示の補正を行うことができ、パネルにおける面内傾斜の影響を吸収し、誤検出を回避することができる。
【００１０】
本発明のその他の効果については、明細書全体の記載から明らかにされる。
【図面の簡単な説明】
【００１１】
【図１】本発明による第１の実施形態の表示装置における概略を示す構成図である。
【図２】本発明の第１の実施形態の表示装置の構成をさらに詳細に説明する図である。
【図３】本発明の第１の実施形態のＡ／Ｄ変換部の一例を示す内部構成図である。
【図４】本発明の第１の実施形態のＡ／Ｄ回路の一例の内部構成を示した図である。
【図５】本発明の第１の実施形態の表示装置において表示領域の１水平ラインに沿った検出値の変化が大きい場合に、それら全ての検出値を得るための一つの方法を示したものである。
【図６】本発明の第１の実施形態の表示装置での画素の検出において理想状態のライン検出を示した図である。
【図７】本発明の第１の実施形態の表示装置において１水平ラインにおける画素の検出状態を示した図である。
【図８】画素の誤検出状態を示した図である。
【図９】本発明の第１の実施形態の表示装置における再検出動作であるブロックサイズ調整の検出を示す説明図である。
【図１０】本発明の第１の実施形態の表示装置における表示と検出のタイミングを示した図である。
【図１１】本発明の第１の実施形態の表示装置における画素の表示を行うための制御フローチャートである。
【図１２】本発明の第１の実施形態の表示装置における画素の検出を行うための制御フローチャートである。
【図１３】本発明の第２の実施形態の表示装置における再検出動作であるブロックサイズ調整の検出を示す説明図である。
【図１４】本発明の第２の実施形態の表示装置における画素の検出を行うための制御フローチャートである。
【図１５】本発明の第３の実施形態の表示装置における再検出動作であるブロックサイズ調整の検出を示す説明図である。
【図１６】本発明の第３の実施形態の表示装置における画素の検出を行うための制御フローチャートである。
【図１７】本発明の第４の実施形態の表示装置における再検出動作の選択方法を説明するための図である。
【図１８】本発明の第４の実施形態の表示装置における再検出動作の選択をするためのユーザインターフェース画面の一例を示した図である。
【発明を実施するための形態】
【００１２】
本発明の実施形態を、図面を参照しながら説明する。なお、各図および各実施形態において、同一または類似の構成要素には同じ符号を付し、説明を省略する。
【００１３】
（第１の実施形態）
図１は本発明による第１の実施形態の表示装置における概略を示す構成図である。表示装置はドライバ１と表示部２で構成される。ドライバ１には、表示制御部３、検出スイッチ４、検出部５、検出用電源６を備える。表示部２には、表示用電源７、表示素子８、画素制御部９、スイッチ１０を備える。外部からの表示データは、ドライバ１の表示制御部３に入力する。表示制御部３は、前記表示データのタイミング制御や信号制御を行う。ドライバ１内での信号の流れは大きく３種類あり、表示経路、検出経路、補正経路として把握できる。前記表示経路は、前記表示データが、表示制御部３、検出スイッチ４を介して表示部２に入り、画素制御部９を介して表示用電源７で表示素子８を駆動する流れとなっている。前記検出経路は、表示素子８からスイッチ１０、検出スイッチ４を介し検出部５に行く流れとなっている。補正経路は、検出部５から表示制御部３に行き表示データを補正する流れとなっている。検出スイッチ４は、表示時と検出時でのデータ方向を切り替えるようになっている。表示時には表示用電源７を利用し表示部２の電源にし、検出時には検出用電源６を利用し表示部２の電源にする。本実施形態では、電源の個数は２個として示したが、構成によっては増減し、電源の種類も電流源や電圧源によって構成される場合がある。画素制御部９は、表示時に前記表示データによって表示用電源７の制御を行い、検出時に検出用電源６を用いて表示素子８の状態データを検出部５へ伝達するようになっている。
【００１４】
図２は図１に示した第１の実施形態の表示装置の構成をさらに詳細に説明する図である。
【００１５】
表示装置としては、たとえば有機ＥＬ素子を表示素子８とした表示装置を示している。表示素子８の駆動電源は、検出時と表示時とで独立した形態をもつ。すなわち、検出時には、検出用電源６として検出用電流源１１を用い、表示時には、表示用電源７として表示用電圧源１２を用いる。表示用電圧源１２は、表示に寄与する表示素子に共通であるのが好ましい。
【００１６】
スイッチ１４は信号線１８で表示演算部１６に接続し、表示時にオンになる。検出用電流源１１は、検出線１３でスイッチ１５と接続される。ここで、スイッチ１４とスイッチ１５は同時にオンになることはない。表示演算部１６は、各スイッチや電源の制御及び検出と補正を行う。シフトレジスタ１７は、表示演算部１６の中に組み込まれても、独立した制御部として配置されてもよく、制御は表示演算部１６が行う。信号線２１は、表示時と検出時の両方で用いる共用線である。信号線２１に接続されているスイッチ１４は、表示演算部１６が制御する制御信号２０で制御され、スイッチ１５は、シフトレジスタ１７が制御する制御信号１９で制御される。表示用電圧源１２と表示素子８とは画素制御部９で接続されている。また、検出用電流源１１と表示用電圧源１２は別個の電源となっているが、検出構成によっては、電流源又は電圧源のどちらかの電源にまとめて構成してもよい。信号線２１と信号線２３とは、スイッチ３１４で接続し、信号線２１と表示素子８とは、スイッチ１０で接続される。スイッチ３１４は、表示演算部１６が制御するモード選択信号２２で制御する。
【００１７】
画素状態の検出結果は、検出線１３を介して検出部５で得るようになっている。検出部５は、バッファ２４、Ａ／Ｄ変換部２５、検出演算部２６、Ａ／Ｄ制御部３１０によって構成されている。バッファ２４は、検出線１３の値を増幅して信号２７として出力する。Ａ／Ｄ変換部２５は、信号２７のアナログ値をデジタル値の信号２８に変換する。検出演算部２６は、信号２８のデジタル値から、補正量を算出し、信号３１３によって前記表示演算部１６に出力する。また、検出演算部２６からの制御信号２９によってＡ／Ｄ変換部２５を制御するようになっている。検出演算部２６は、ブロックサイズ生成部３００、検出結果検証部３０１、補正量生成部３０２、設定レジスタ３０３、及び結果格納部３０４によって構成されている。ブロックサイズ生成部３００の出力は、接続線３０６で検出結果演算部３０１と接続する。検出結果検証部３０１の出力は、フィードバック系の接続線３０５で、設定レジスタ３０３とブロックサイズ生成部３００に、接続線３０７で補正量生成部３０２と結果格納部３０４とに接続する。検出演算部２６の出力の内でブロックサイズ生成部３００の出力は接続線３０８でＡ／Ｄ制御部３１０に、補正量生成部３０２の出力は接続線３１３で表示制御部３に接続する。検出演算部２６内の、設定レジスタ３０３や結果格納部３０４では、格納する設定値によって検出方法や各種設定を変更することが可能である。また、検出線１３には、電流源１１の未使用期間のために、スイッチ３１１と抵抗３１２を備えても良い。
【００１８】
図３は本発明の第１の実施形態のＡ／Ｄ変換部の一例を示す内部構成図である。図３に示すように、Ａ／Ｄ変換部２５は、検出結果を示す信号２７が入力され、Ａ／Ｄ回路３０によってＡ／Ｄ変換された信号２８を出力として取り出すようになっている。また、Ａ／Ｄ変換部２５はリファレンス電圧生成回路３１と加算回路３２及び減算回路３５とを備える構成となっている。Ａ／Ｄ変換部２５は、検出演算部２６（図２参照）からの信号３０８が入力されるＡ／Ｄ制御部３１０からの制御信号２９が取り入れられ、該制御信号２９はリファレンス電圧生成回路３１に入力される。該リファレンス電圧生成回路３１からは信号３３および信号３６が出力される。信号３３の値と信号３６の値は同じでも異なってもよい。信号３３は加算回路３２に入力され、該加算回路３２は基準電圧Ａ３４が出力されてＡ／Ｄ回路３０に供給されるようになっている。信号３６は減算回路３５に入力され、該減算回路３５は基準電圧Ｂ３７が出力されてＡ／Ｄ回路３０に供給されるようになっている。基準電圧Ａ３４と基準電圧Ｂ３７はＡ／Ｄ回路３０の基準電圧として用いられる。
【００１９】
図４は本発明の第１の実施形態のＡ／Ｄ回路の一例の内部構成を示した図である。図４において、Ａ／Ｄ回路３０は基準電圧Ａ３４及び基準電圧Ｂ３７によって生成された基準値４１と、入力される検出結果の信号２７とを比較器４２によって比較する構成になっている。基準電圧Ａ３４と基準電圧Ｂ３７は一方を基準線の値とし、リファレンス電圧値にオフセット値を加算または減算して求めた電圧値である。比較に用いる基準値４１は基準電圧Ａ３４と基準電圧Ｂ３７の間を所定数の抵抗ラダー４０で分割した値となっている。これにより、比較器４２は検出結果の信号２７と基準値４１を比較する。本実施形態では比較器４２はたとえば７個から構成されている。比較器４２からの出力は変換回路４３により、例えば３ビットのデジタルの信号２８に変換される。ただし、比較器４２の個数、及び、抵抗ラダー４０の個数は要望される比較精度に応じて増減され得る。
【００２０】
図５は本発明の第１の実施形態の表示装置において表示領域の１水平ラインに沿った検出値の変化が大きい場合に、それら全ての検出値を得るための一つの方法を示したものである。図５に示すように小さな領域であるブロックを、ブロック９１、ブロック９２、ブロック９３、…というように、検出値の変化に追随させ、それぞれのブロック９１、ブロック９２、ブロック９３、…ごとに検出結果を得るようにしている。このようにした場合、前記Ａ／Ｄ回路３０の比較器４２の個数はたとえば７個と少ない場合であっても、そのブロックを検出範囲内に収まるようにしながら水平方向に分割数に応じた移動をさせることによって、検出結果を得ることができる。  また、図５中の拡大図Ｂのレンジ８０は、前記Ａ／Ｄ回路３０のレンジ構成を示した図である。Ａ／Ｄ変換器３０のレンジ８０において、最小レンジは図中範囲８１とする。この範囲において、リファレンス電圧８２を中心に、電圧のプラス側に三段階の電圧範囲８３を、電圧のマイナス側に三段階の電圧範囲８４が設定される。この段階の数は比較器４２の総数（本実施形態では７個）に対応しており、補正に対する回数に対応している。
【００２１】
図６は本発明の第１の実施形態の表示装置での画素の検出において理想状態のライン検出を示した図である。最小ブロック幅の初期設定では、面内傾斜を含んだ検出結果のばらつきが、最小レンジ範囲の半分に収まるように設定する。１水平ラインにおいて、図では、劣化前の検出結果９４がブロック９１、ブロック９２、ブロック９３の最小レンジ範囲の半分で収まることを示している。また、図６の記載から明らかなように、本実施形態の表示装置では各ブロック９１〜９３内の１番目から５番目の各画素を順次検出し、該検出結果を得る構成となっている。このとき、検出結果はそれぞれ絶対値としてもよいが、隣接する画素間での差分を計算して相対値として検出するようにしてもよい。この場合、前のブロック（例えば、ブロック９１）の最後の画素である図中左から５番目の黒丸が二番目のブロック９２の最初の画素となり、この画素から検出個数である５を加算した図中左から５番目〜９番目までの黒丸が二番目のブロック９２の画素として検出される構成となっている。同様に、三番目のブロック９３は、前のブロック９２の最後の画素である図中左から９番目の画素から検出個数を加算した左から１３番目の画素までを検出する構成となっている。このように、あるブロックの最後の画素と次のブロックの最初の画素とを共通としてＡ／Ｄ変換を行うことにより、前述したように相対値で検出する場合に、ブロック間の連続性を信頼性よく確保できる。
【００２２】
図７は本発明の第１の実施形態の表示装置において１水平ラインにおける画素の検出状態を示した図である。特に、図７（ａ）、図７（ｂ）、図７（ｃ）は１水平ライン内で一画素のみが劣化している状態での検出結果を示しており、図７（ｄ）は複数画素が劣化した状態での検出結果を示している。ただし、本実施形態では、１水平ラインの画素数をｎ画素とする。１画素目だけが劣化した場合には、図７（ａ）に示す検出結果すなわち検出結果３３０に示すように１画素目だけ値が変化し、それ以外は変化しない。検出結果は隣接画素の差分である相対値に変換される。また、途中のｍ画素目だけ劣化したとすると、図７（ｂ）に示す検出結果すなわち検出結果３３１に示すようにｍ画素目だけ値が変化し、それ以外は変化しない。ｎ画素目だけ劣化したとすると、図７（ｃ）に示す検出結果すなわち検出結果３３２に示すようにｎ画素目だけ値が変化し、それ以外は変化しない。一方、１水平ラインで複数画素劣化したとすると、図７（ｄ）に示す検出結果すなわち検出結果３３３に示すようにいくつかの検出エッジができる。
【００２３】
従って、本実施形態の表示装置では、一例として、検出出力の立ち上がりエッジと立ち下がりエッジを監視することにより、誤検出の有無を判定する構成となっている。すなわち、検出出力の立ち上がりエッジが検出された画素を劣化した画素とし、検出出力の立ち下がりエッジが検出された画素の手前の画素までを劣化した画素とする構成となっている。例えば、図７（ｂ）に示す検出結果では、ｍ画素目の検出によりｍ−１画素目からｍ画素目の検出結果に立ち上がりエッジが検出され、ｍ＋１画素目の検出によりｍ画素目からｍ＋１画素目の検出結果に立ち下がりエッジが検出されるので、ｍ画素目の画素のみが劣化した画素として判定する。さらには、一対の立ち上がりエッジと立ち下がりエッジとが検出されているので、誤検出はないと判定する。
【００２４】
図８は１水平ラインにおける画素の誤検出状態を示した図である。特に図８において、図８（ａ）は正常に検出できた状態を示す図すなわち図７（ｄ）に示す複数画素の劣化を検出した図であり、図８（ｂ）は１水平ライン分の検査の内で前半に誤検出が出力された状態を示す図であり、図８（ｃ）は１水平ライン分の検査の内で前半に誤検出が出力された状態を示す図である。ただし、本願発明における誤検出の原因としては、面内傾斜や画素のばらつき等の表示部（表示パネル）の特性により変化し、検出結果の信号２７がブロック毎の検出電圧範囲すなわちブロック毎の基準電圧Ａ３４と基準電圧Ｂ３７との範囲内に収まらない等が主原因である。従って、本実施形態では、検出出力の立ち上がりエッジと立ち下がりエッジとを監視することで誤検出を検出し、その結果をフィードバックして、Ａ／Ｄ変換を行う際の設定値を変更し、該変更された設定値（条件）で再検出を行うことにより、表示部の特性に起因する誤検出を大幅に低減させるものである。
【００２５】
図８（ａ）すなわち検出結果３３４に示すように、誤検出がない場合には、複数個の画素の劣化が検出されると、その検出出力には最初の劣化検出出力に伴う立ち上がりエッジ８０１と立ち下がりエッジ８０２、又は次の劣化検出出力に伴う立ち上がりエッジ８０３と立ち下がりエッジ８０４とが観測される。従って、本実施形態の表示装置では、一対の立ち上がりエッジと立ち下がりエッジの画素位置を監視することにより、立ち上がりエッジから立ち下がりエッジが検出されるまでの画素を劣化した画素として検出する。その結果、本実施形態の表示装置では、図８（ａ）に示す立ち上がりのエッジ８０１から立ち下がりのエッジ８０２までと、立ち上がりのエッジ８０３から立ち下がりのエッジ８０４までの検出結果に対応する画素が劣化画素として検出される構成となっている。
【００２６】
一方、図８（ｂ）に示す検出結果３３５は、検出結果３３４の最初のエッジが検出できなかった場合を示している。この状態では、検出結果として、一画素目から図中右のエッジ部分までを劣化画素と認識してしまう。すなわち、この図８（ｂ）に示すように、立ち上がりエッジが検出されずに、立ち下がりエッジ８０５のみが検出された場合、立ち上がりエッジ８０１に対応する画素の位置が特定されていない。このため、立ち下がりエッジ８０５が検出されるまでの画素のいずれの画素から劣化していたのかが特定不可能となる。この場合には該当する水平ラインの１番目の画素から立ち下がりエッジ８０５までの画素（再検出期間３３７）に対して再検出を行う必要があるので、再検出を行うこととなる。
【００２７】
また、図８（ｃ）に示す検出結果３３６は、検出結果３３４の二番目のエッジが検出できなかった場合を示している。この状態では、検出結果として、左のエッジ部分から後ろを劣化画素と認識してしまう。すなわち、この図８（ｃ）に示すように、立ち下がりエッジ８０２が検出できなかった場合には、立ち上がりエッジ８０１に対応する立ち上がりエッジ８０６の検出の後に、立ち上がりエッジ８０３に対応する立ち上がりエッジと立ち下がりエッジ８０４に対応する立ち下がりエッジ８０８とが検出されることとなる。このため、最初の立ち上がりエッジ８０６が検出された画素から次の立ち上がりエッジ８０７が検出された画素までのいずれの画素が劣化していたのかが特定不明となる。この場合には、この再検出期間３３８に対応する画素の再検出が必要となるので、再検出を行うこととなる。
【００２８】
図８（ｂ）（ｃ）に対応する再検出の方法としては、１ラインを全て再検出すること、又は一部分を再検出すること、等がある。本実施形態では、再検出期間を設定し、その期間だけ検出条件を変更して画素検出を行う。即ち、図８（ｂ）に示す検出結果３３５においては再検出期間３３７を、図８（ｃ）に示す検出結果３３６においては、再検出期間３３８を、それぞれ設定してこれら再検出期間３３７、３３８に対応する画素の再検出を行う。
【００２９】
図９は本発明の第１の実施形態の表示装置における再検出動作であるブロックサイズ調整の検出を示す説明図であり、特に、図９（ａ）は第１の実施形態の表示装置において画素の検出での再検出時のライン検出を示した図であり、図９（ｂ）は再検出時の動作モードとブロックサイズとの関係を説明する図である。
【００３０】
図９（ａ）において、面内傾斜は途中で変化し、Ａ／Ｄ変換器３０の最小レンジ幅の半分を超えている。本実施形態ではブロックサイズを調整することで再検出を行うことを示している。ブロックサイズ３４０及びブロックサイズ３４３は初期設定のブロックサイズである。一方、ブロックサイズ３４１及びブロックサイズ３４２は再検出用のブロックサイズであり、一例として、後述の設定モード「２」を選択した場合のブロックサイズを示している。
【００３１】
図９（ｂ）に示すように、再検出用のブロックサイズについては、例えば、設定モード３４４と設定ブロックサイズ３４５のような設定値を使用する。本実施形態においては３つの再検出の動作モードが用意されており、設定モードの「１」では初期設定値を使用し、設定モードの「２」では初期設定値の半分のブロックサイズを使用し、設定モードの「３」では任意のブロックサイズを使用するというような再検出が可能である。このモード設定により、ブロックサイズを再調整して、再検出を行う。一度の再検出でまだ誤検出が起こっているようであれば、再度ブロックサイズの再調整を行い、再検出を行う。なお、このモード設定については、予め設定しておくことも可能であると共に、再検出が必要となった際に、対話的に操作者に設定を選択させることも可能である。
【００３２】
図１０は本発明の第１の実施形態の表示装置における表示と検出のタイミングを示した図である。特に、図１０（ａ）は全体動作時における表示動作と画素の劣化を検出する検出動作の関係を示す図であり、図１０（ｂ）は１水平ライン分の検出動作を示す図であり、図１０（ｃ）はブロックごとの検出動作を示す図である。本実施形態では、たとえば、１フレームの表示に対して１ラインの検出を行うようになっている。
【００３３】
図１０（ａ）に示すように、第１の実施形態の表示装置においても、表示の１フレームは表示期間と帰線期間からなり、これが繰り返されるようになっている。本実施形態では、この帰線期間を検出期間に割り当てており、これにより、１フレームは表示期間３５０と検出期間３５１の構成になる。表示期間３５０では検出結果に基づいた補正表示すなわち画素の劣化に対応した画像表示を行う構成となっている。このような構成とすることにより、表示部の面内傾斜やばらつきを伴って劣化された画素の表示の補正を可能としている。
【００３４】
そして、検出期間３５１は、１水平ラインのブロック数であるｎ個に分割して検出するようにしている。同図において、ブロック３５２が一番目のブロック、ブロック３５３がｎ番目のブロックとなっている。同様に、次のフレームの検出期間３５６についてもｎ個のブロックに分割して、ブロック３５７が一番目のブロック、ブロック３５８がｎ’番目のブロックとなっている。検出期間３５１にはブロック検出の他に、検証３５４、演算３５５がある。検証３５４は検出結果から誤検出があるかを検証するものである。演算３５５は補正量を生成するものである。
【００３５】
また、図１０（ｃ）は、検出期間３５１における各ブロックの詳細を示した図である。同図において、１ブロックの中にはリファレンス生成期間と画素検出期間があてがわれ、リファレンス生成期間では、検出設定３５９でＡ／Ｄ変換器の設定を行い、その後画素検出を行う。画素検出期間では、画素３６０が一番目の画素、画素３６１がｐ番目の画素となっている。ここで、１ブロックのｐ個の画素数は、１水平ラインにおける総画素数をブロック数ｎで割った個数に相当する。
【００３６】
図１０（ｂ）は検出フレームの流れを示した図である。表示の１フレームである表示１フレーム３６４は表示期間３６２と検出期間３６３からなり、検出の１検出フレームは、検出フレーム３６５となる。検出１ラインすなわち１水平ライン毎の検出で誤検出が検出されると設定回数３６６で設定された回数だけ再検出を実行する。すなわち、本実施形態における検出では、１画素として扱われるＲ（赤）Ｇ（緑）Ｂ（青）の副画素をそれぞれ色ごとに分けて扱う構成となっており、劣化した画素の検出では検出１ライン毎にＲＧＢの副画素毎に検出を行い、３回の検出１ラインの検出動作でＲＧＢの副画素から構成される１水平ライン中の１画素分の検出を行う構成としている。従って、誤検出が検出された場合には、図１０（ｂ）の下側図に示すように、誤検出が検出された水平ライン（図中ではライン１（Ｒ））の再検出が、次の検出期間において設定回数だけ繰り返されることとなる。なお、再検出に設定回数が設けられているのは、再検出を複数回繰り返しても誤検出が解消されない場合に、当該個所の再検出動作のみが際限なく繰り返されてしまうことを防止するためである。
【００３７】
図１１は本発明の第１の実施形態の表示装置における画素の表示を行うための制御フローチャートである。図１１において、処理３７０において表示の処理を開始すると、処理３７１においてシステムを初期化する。その後、システム起動中は、表示期間３６２、検出期間３６３を繰り返す。表示期間３６２では、処理３７２において表示処理を開始し、処理３７３において補正表示を行い、処理３７４において表示処理を終了する。検出期間３６３では、処理３７５において検出処理を開始し、処理３７６において検出制御を行い、処理３７７において検出処理を終了する。ここで、表示期間３６２と検出期間３６３は表示１フレーム３６４内で行われることは前述した通りである。
【００３８】
図１２は本発明の第１の実施形態の表示装置における画素の検出を行うための制御フローチャートであり、図１１に示した処理３７６の動作の詳細を示したものである。図１２に示すように、処理３８０において検出制御を開始すると、処理３８１においてシフトレジスタ（図２において符号１７で示す）の初期化設定をする。その後、処理３８２において検出回路について設定し、処理３８３において画素の状態を検出する。処理３８４において、ブロック内の画素数の設定数に達したかどうか判定し、達していない場合、処理３８５において前記シフトレジスタをシフトし、処理３８３から繰り返すことにより、ブロック内の各画素の検出を行う。処理３８４においてブロック内の画素数の設定数に達した場合、処理３８６においてブロック数が設定数に達したかどうかを判定し、達していない場合、処理３８２から繰り返すことにより、１水平ラインの全ての画素の検出をブロック毎に行う。処理３８６においてブロック数が設定数に達した場合、処理３８７において検出結果の検証を行い、処理３８８において誤検出が無かった場合、処理３９３において検出結果から補正データを算出する。処理３８８において誤検出が有った場合、処理３８９に移行し、処理３８９において再検出回数に達していた場合、処理３９０において再検出フラグを解除する。処理３８９において再検出回数に達していない場合、処理３９１において再検出フラグを設定し、処理３９２においてブロック数を変更する。その後、処理３９３において検出結果から補正データを算出し、処理３９４において検出動作を終了する。
【００３９】
次に、図１１及び図１２のフローチャートに基づいて、図１〜１２に示す本発明の第１の実施形態の表示装置の動作を説明する。
【００４０】
前述するように、本実施形態の表示装置に電源が投入されると、制御が開始され（処理３７０）、ドライバ１及び表示部２を構成する各制御部等が初期化される（処理３７１）。次に、表示を開始するために外部システム等から入力される画像表示用データや表示条件等の表示データが表示制御部３の表示演算部１６に取り込まれ（処理３７１）、例えば前回の表示時に演算された補正量に基づいて表示データが補正される。該補正された表示データはスイッチ１４を介してパネル側に順次出力され、第１番目の水平ラインから最後（例えば、第４８０番目）の水平ラインの各画素が有する表画素制御部９に補正された表示データが書き込まれ、画像表示が行われる（処理３７３）。１フレーム期間の内で、予め設定された画像表示期間３５０が終了すなわち帰線期間（検出期間）３５１に入ると（処理３７４）、画素の劣化の検査が開始される（処理３７５）。
【００４１】
まず、シフトレジスタ１７が初期値に設定される（処理３８１）。次に、設定レジスタ３０３に設定される検出方法や各種設定に基づいて、ブロックサイズ生成部３００から１ブロック当たりの画素数と１水平ライン当たりのブロック数とがＡ／Ｄ制御部３１０と検出結果検証部３０１とに設定される（処理３８２）。このとき、本実施形態では、Ａ／Ｄ制御部３１０からの制御により、Ａ／Ｄ変換部２５の基準電圧Ａ３４及び基準電圧Ｂ３７が設定される。このときの設定値は、例えば前回の同一画素を検出した際の検出値に基づいて決定する等がある。
【００４２】
この設定が終了すると、シフトレジスタ１７からの制御信号１９でスイッチ１４がオフされた後に、制御信号２０でスイッチ１０、１５の切り替えが行われ、第１番目の画素から順に検出用電流源１１に接続される。このとき表示素子８に印可される電圧がバッファ２４で増幅され、Ａ／Ｄ変換部２５でデジタルデータに変換された後に、画素状態を示すデータとして検出結果検証部３０１に格納される（処理３８３）。第１番目の画素の検出が終了すると、当該画素の検出が１ブロック当たりの画素数に達したか否かが判定され（処理３８４）、達していない場合には、シフトレジスタ１７をシフト動作させ（処理３８５）、水平ライン上の隣の画素を検出させるようにスイッチ１０、１５を制御し、処理３８３に戻る。この処理３８３から処理３８５の検出動作を繰り返すことにより、１ブロック当たりの各画素に対する検出を順次行う。
【００４３】
この処理３８４において、検出処理した画素数が１ブロック当たりの画素数に達した場合には、次の処理３８６において、画素の検出が終了したブロックが予め設定したブロック数に達しているか否かを判定し（処理３８６）、達していない場合には、処理３８２に戻りＡ／Ｄ制御部３１０からの制御により、次のブロックの計測に対応した条件に、Ａ／Ｄ変換部２５の基準電圧Ａ３４及び基準電圧Ｂ３７が設定される。なお、この場合の設定値は、前述するように、計測が終了した隣接ブロックの計測値に基づいて決定される。以上の検出動作を繰り返すことにより、１水平ライン分の全ての画素の検出をブロックごとに行う。
【００４４】
この処理３８６において、検出処理したブロック数が１水平ラインのブロック数に達した場合には、検出結果検証部３０１が検出結果に誤検出が含まれていないかの検出を行う（処理３８７）。なお、本実施形態における誤検出の検出方法は、前述するように、劣化が検出された画素の検出結果に対して、立ち上がりエッジと立ち下がりとの検出を行うことにより行うものである。
【００４５】
この誤検出の検出処理の結果、誤検出が検出されなかった場合には（処理３８８）、１水平ライン分の画素の検出結果に基づいて補正量生成部３０２で画素の劣化度合いが演算され、得られた劣化度合いに応じた補正量が算出され（処理３９３）、該補正量が表示演算部１６に出力された後に１水平ライン分の検出動作が終了となる（処理３９４）。
【００４６】
一方、処理３８８において、検出結果検証部３０１が誤検出ありと判断した場合には、まず検出結果検証部３０１は再検出回数を確認する（処理３８９）。ここで、該再検出回数が予め設定された再検出回数に達していない場合には、検出結果検証部３０１が再検出フラグを設定する（処理３９１）。また、ブロックサイズ生成部３００は設定モードで予め設定されたブロックサイズと誤検出範囲（再検出期間）とに基づいて、再検出に必要となる再検出範囲（再検出期間）のブロック数、１ブロック当たりの画素数及びシフトレジスタ１７の初期値等が算出され、該算出されたブロック数等が次のフレームにおける再検出動作時の条件として設定される（処理３９２）。該ブロック数等の算出の後に、１水平ライン分の画素の検出結果に基づいて補正量生成部３０２で画素の劣化度合いが演算され、得られた劣化度合いに応じた補正量が算出され（処理３９３）、該補正量が表示演算部１６に出力された後に１水平ライン分の検出動作が終了となる（処理３９４）。ただし、処理３９２では誤検出に伴う再検出動作時の設定がなされたのみとなるので、処理３９３での検出演算においては当該１水平ライン分の補正量を算出することなく、処理３９２の後に直ちに処理３９４として検出動作を終了としてもよい。
【００４７】
さらには、処理３８８において、検出結果検証部３０１が誤検出ありと判断し、検出結果検証部３０１が再検出回数を確認し（処理３８９）、該再検出回数が予め設定された再検出回数に達している場合には、再検出フラグを解除する（処理３９０）。この再検出フラグの解除の後に、１水平ライン分の画素の検出結果に基づいて補正量生成部３０２で画素の劣化度合いが演算され、得られた劣化度合いに応じた補正量が算出され（処理３９３）、該補正量が表示演算部１６に出力された後に１水平ライン分の検出動作が終了となる（処理３９４）。ただし、再検出回数が予め設定された回数に達したことによる再検出の打ち切りでは誤検出が解消されていないので、検出演算３９３で当該１水平ライン分の補正量を算出することなくすなわち処理３９０の後に直ちに処理３９４として検出動作を終了としてもよい。または、検出演算３９３で当該１水平ライン分の補正量を算出する際に、誤検出が解消されていない画素を除いた領域の画素に対してのみ、劣化度合いと補正量の算出を行う構成としてもよい。
【００４８】
このように、第１の実施形態の表示装置では、画素への検出用電源６である検出用電流源１１からの検出電流の供給によって得られる画素毎の状態（画素状態）に対応する信号を、スイッチ１４、１５による信号線１３、１８の切り替えによって出力させる構成としている。ここで、検出用電流源１１からの検出電流を各画素に印可して画素状態を検出する際には、表示部２の水平ライン上における画素数を複数に分割したブロックごとに、該ブロック内の各画素の画素状態に対応する信号をＡ／Ｄ変換部２５で順次検出する構成とすると共に、リファレンス電圧生成部３１によりＡ／Ｄ変換部２５のリファレンス電圧を順次変更して画素に印加される電圧を計測する構成としている。さらには、Ａ／Ｄ変換部２５で得られた検出結果に基づいて検出演算部２６が各画素の状態を判定する際に誤検出が検出された場合には、検出条件を再設定して検出を繰り返す構成となっているので、検出演算部２６等からなる検出回路の規模を増大させず、表示部２の面内傾斜やばらつきを伴って劣化された画素の補正を行うことができる。その結果、焼き付き等をはじめとした画素の劣化に伴う画像表示における表示むらを防止することができる。さらには、本願発明では誤検出が検出された場合であっても、１水平ライン分の検出結果に基づいて誤検出を補正できるという格別の効果を得ることができる。
【００４９】
なお、本実施形態においては、誤検出が検出された場合、誤検出が検出されたブロックの再検出を予め設定された固定されたブロックサイズで行う構成としたが、これに限定されることはなく、例えば、再検出を行うフレーム毎にブロックサイズを少しずつ変更しながら行うような構成でもよい。
【００５０】
（第２の実施形態）
図１３は本発明の第２の実施形態の表示装置における再検出動作であるブロックサイズ調整の検出を示す説明図であり、特に、図１３（ａ）は第２の実施形態の表示装置において画素の検出での再検出時のライン検出を示した図であり、図１３（ｂ）は再検出時の動作モードとブロックサイズとの関係を説明する図である。なお、第２の実施形態の表示装置は再検出動作時の構成を除く他の構成は第１の実施形態の表示装置と同様の構成である。従って、以下の説明では、再検出動作に係わる構成についてのみ詳細に説明する。
【００５１】
図１３（ａ）に示すように、面内傾斜は途中で変化し、Ａ／Ｄ変換器の最小レンジ幅の半分を超えている。本実施形態の表示装置ではブロック分割数すなわち一ブロック内の画素数は固定とし、検出開始位置を調整することで誤検出個所（誤検出期間）の再検出を行う構成としている。図１３（ａ）に示すブロックサイズ４００、ブロックサイズ４０１、ブロックサイズ４０２、ブロックサイズ４０３は、初期設定のブロックサイズである。本実施形態では、再検出用の検出開始位置については、例えば、図１３（ｂ）に示す設定モード４０４と設定ブロックサイズ４０５のような設定値を使用し、設定モードの「１」では初期設定値を使用し、設定モードの「２」では初期設定値の半分の開始位置を使用し、設定モードの「３」では任意の開始位置を使用するというようなことが可能となっている。前述のモード設定により、ブロックサイズは固定のまま、検出位置を再調整して、再検出を行う。一度の再検出でまだ誤検出が起こっているようであれば、更に検出位置の再調整を行い、再検出を行う。なお、このモード設定については、予め設定しておくことも可能であると共に、再検出が必要となった際に、対話的に操作者に設定を選択させることも可能である。
【００５２】
図１４は本発明の第２の実施形態の表示装置における画素の検出を行うための制御フローチャートであり、第１の実施形態の表示装置の図１１に示した処理３７６の動作に対応する第２の実施形態での再検出動作の詳細を示したものである。なお、第２の実施形態の表示装置においては、処理４２２を除く他の処理（処理４１０〜処理４２１及び処理４２３並びに処理４２４）における検出動作は第１の実施形態と同様の検出動作となる。
【００５３】
図１４に示すように、処理４１０において検出制御を開始すると、処理４１１においてシフトレジスタの初期化設定をする。その後、処理４１２において検出回路について設定し、処理４１３において画素の状態を検出する。処理４１４において、ブロック内の画素数の設定数に達したかどうか判定し、達していない場合、処理４１５においてシフトレジスタをシフトし、処理４１３から繰り返すことにより、ブロック内の各画素の検出を行う。処理４１４においてブロック内の画素数の設定数に達した場合、処理４１６においてブロック数が設定数に達したかどうかを判定し、達していない場合、処理４１２から繰り返すことにより、１水平ラインの全ての画素の検出をブロック毎に行う。処理４１６においてブロック数が設定数に達した場合、処理４１７において検出結果の検証を行い、処理４１８において誤検出が無かった場合、処理４２３において検出結果から補正データを算出する。処理４１８において誤検出が有った場合、処理４１９に移行し、処理４１９において再検出回数に達していた場合、処理４２０において再検出フラグを解除する。処理４１９において再検出回数に達していない場合、処理４２１において再検出フラグを設定し、処理４２２において再検出開始位置を変更する。その後、処理４２３において検出結果から補正データを算出し、処理４２４において検出動作を終了する。
【００５４】
次に、図１３及び図１４に基づいて、第２の実施形態の表示装置の動作について説明する。なお、前述するように、第２の実施形態の表示装置は再検出動作時の構成を除く他の構成は第１の実施形態の表示装置と同様の構成である。従って、以下の説明では、再検出動作時の動作についてのみ詳細に説明する。
【００５５】
図１４に示す処理４１８において、検出結果検証部が誤検出ありと判断した場合には、まず検出結果検証部は再検出回数を確認する（処理４１９）。ここで、該再検出回数が予め設定された再検出回数に達していない場合には、検出結果検証部が再検出フラグを設定する（処理４２１）。また、ブロックサイズ生成部はブロックサイズ（１ブロック当たりの画素数）をそのままのサイズとし、設定モードで予め設定されたブロック位置と誤検出範囲（再検出期間）とに基づいて、再検出に必要となる再検出範囲（再検出期間）のブロック数、及びシフトレジスタの初期値等が算出され、該算出されたブロック数等が次のフレームにおける再検出動作時の条件として設定される（処理４２２）。該ブロック数等の算出の後に、１水平ライン分の画素の検出結果に基づいて補正量生成部で画素の劣化度合いが演算され、得られた劣化度合いに応じた補正量が算出され（処理４２３）、該補正量が表示演算部に出力された後に１水平ライン分の検出動作が終了となる（処理４２４）。ただし、第１の実施形態と同様に、処理４２２では誤検出に伴う再検出動作時の設定がなされたのみとなるので、処理４２３での検出演算においては当該１水平ライン分の補正量を算出することなく、処理４２２の後に直ちに処理４２４として検出動作を終了としてもよい。または、検出演算４２３で当該１水平ライン分の補正量を算出する際に、誤検出が解消されていない画素を除いた領域の画素に対してのみ、劣化度合いと補正量の算出を行う構成としてもよい。
【００５６】
このように、第２の実施形態の表示装置では、Ａ／Ｄ変換部２５で得られた検出結果に基づいて検出演算部２６が各画素の状態を判定する際に誤検出が検出された場合には、検出条件として検出開始位置を再設定して検出を繰り返す構成となっているので、検出演算部２６等からなる検出回路の規模を増大させず、表示部２の面内傾斜やばらつきを伴って劣化された画素の補正を行うことができる。その結果、焼き付き等をはじめとした画素の劣化に伴う画像表示における表示むらを防止することができる。
【００５７】
（第３の実施形態）
図１５は本発明の第３の実施形態の表示装置における再検出動作であるブロックサイズ調整の検出を示す説明図であり、特に、図１３（ａ）は第３の実施形態の表示装置において画素の検出での再検出時のライン検出を示した図であり、図１３（ｂ）は再検出時の動作モードとブロックサイズとの関係を説明する図である。なお、第３の実施形態の表示装置は再検出動作時の構成を除く他の構成は第１の実施形態の表示装置と同様の構成である。従って、以下の説明では、再検出動作に係わる構成についてのみ詳細に説明する。
【００５８】
図１５（ａ）に示すように、面内傾斜は途中で変化し、Ａ／Ｄ変換器の最小レンジ幅の半分を超えている。本実施形態の表示装置ではブロック分割数及び検出開始位置は固定とし、Ａ／Ｄ変換器の閾値である最小レンジ幅を調整することで再検出を行う構成としている。本実施形態では検出対象となる画素特性に対して閾値の設定が十分補償できる範囲で使用できる。レンジ幅４３０は、初期設定の閾値である。本実施形態では、再検査用の検出開始位置については、例えば、図１５（ｂ）に示す設定モード４３２とＡ／Ｄ閾値４３３のような設定値を使用し、設定モードの「１」では初期設定値を使用し、設定モードの「２」では初期設定値の倍の開始位置を使用し、設定モードの「３」では任意の倍率を使用するというようなことが可能となっている。従って、本実施形態の表示装置では、該３つのモード設定により、Ａ／Ｄ変換器の最小レンジ幅を再調整して、再検出を行う。一度の再検出でまだ誤検出が起こっているようであれば、更に最小レンジ幅の再調整を行い、再検出を行う。なお、前述する第１及び第２の実施形態の表示装置と同様に、モード設定については、予め設定しておくことも可能であると共に、再検出が必要となった際に、対話的に操作者に設定を選択させることも可能である。
【００５９】
図１６は本発明の第３の実施形態の表示装置における画素の検出を行うための制御フローチャートであり、第１の実施形態の表示装置の図１１に示した処理３７６の動作に対応する第３の実施形態での再検出動作の詳細を示したものである。なお、第３の実施形態の表示装置においては、処理４５２を除く他の処理（処理４４０〜処理４５１及び処理４５３並びに処理４５４）における検出動作は第１の実施形態と同様の検出動作となる。
【００６０】
図１６に示すように、処理４４０において検出制御を開始すると、処理４４１においてシフトレジスタの初期化設定をする。その後、処理４４２において検出回路について設定し、処理４４３において画素の状態を検出する。処理４４４において、ブロック内の画素数の設定数に達したかどうかを判定し、達していない場合、処理４4５においてシフトレジスタをシフトし、処理４４３から繰り返すことにより、ブロック内の各画素の検出を行う。処理４４４においてブロック内の画素数の設定数に達した場合、処理４４６においてブロック数が設定数に達したかどうかを判定し、達していない場合、処理４４２から繰り返すことにより、１水平ラインの全ての画素の検出をブロック毎に行う。処理４４６においてブロック数が設定数に達した場合、処理４４７において検出結果の検証を行い、処理４４８において誤検出が無かった場合、処理４５３において検出結果から補正データを算出する。処理４４８において誤検出が有った場合、処理４４９に移行し、処理４４９において再検出回数に達していた場合、処理４５０において再検出フラグを解除する。処理４４９において再検出回数に達していない場合、処理４５１において再検出フラグを設定し、処理４５２においてＡ／Ｄ変換器の最小レンジ幅を変更する。その後、処理４５３において検出結果から補正データを算出し、処理４５４において検出動作を終了する。
【００６１】
次に、図１５及び図１６に基づいて、第３の実施形態の表示装置の動作について説明する。なお、前述するように、第３の実施形態の表示装置は再検出動作時の構成を除く他の構成は第１の実施形態の表示装置と同様の構成である。従って、以下の説明では、再検出動作時の動作についてのみ詳細に説明する。
【００６２】
図１６に示す処理４４８において、検出結果検証部が誤検出ありと判断した場合には、まず検出結果検証部は再検出回数を確認する（処理４４９）。ここで、該再検出回数が予め設定された再検出回数に達していない場合には、検出結果検証部が再検出フラグを設定する（処理４５１）。また、設定モード４３２で予め設定されたＡ／Ｄ閾値４３３に基づいて、Ａ／Ｄ制御部はリファレンス電圧生成部を制御し、再検出に必要となる基準電圧Ａと基準電圧Ｂと生成することにより、該生成された基準電圧Ａと基準電圧Ｂとに基づいたＡ／Ｄ閾値が次のフレームにおける再検出動作時の閾値として設定される（処理４５２）。該Ａ／Ｄ閾値の変更後に、１水平ライン分の画素の検出結果に基づいて補正量生成部で画素の劣化度合いが演算され、得られた劣化度合いに応じた補正量が算出され（処理４５３）、該補正量が表示演算部に出力された後に１水平ライン分の検出動作が終了となる（処理４５４）。ただし、第１の実施形態と同様に、処理４５２では誤検出に伴う再検出動作時の設定がなされたのみとなるので、処理４５３での検出演算においては当該１水平ライン分の補正量を算出することなく、処理４５２の後に直ちに処理４５４として検出動作を終了としてもよい。または、検出演算４５３で当該１水平ライン分の補正量を算出する際に、誤検出が解消されていない画素を除いた領域の画素に対してのみ、劣化度合いと補正量の算出を行う構成としてもよい。
【００６３】
このように、第３の実施形態の表示装置では、Ａ／Ｄ変換部２５で得られた検出結果に基づいて検出演算部２６が各画素の状態を判定する際に誤検出が検出された場合には、検出条件としてＡ／Ｄ変換器の閾値である最小レンジ幅を再設定して検出を繰り返す構成となっているので、検出演算部２６等からなる検出回路の規模を増大させず、表示部２の面内傾斜やばらつきを伴って劣化された画素の補正を行うことができる。その結果、焼き付き等をはじめとした画素の劣化に伴う画像表示における表示むらを防止することができる。
【００６４】
（第４の実施形態）
図１７は本発明の第４の実施形態の表示装置における再検出動作の選択方法を説明するための図であり、図１８は本発明の第４の実施形態の表示装置における再検出動作の選択をするためのユーザインターフェース画面の一例を示した図である。ただし、第４の実施形態の表示装置は、第１〜３の実施形態の表示装置が有する再検出動作の構成を全て有するものである。ただし、再検出動作のための各構成は前述する構成と同じ構成となるので、以下の説明では、再検出動作のための各構成を統括するための選択方法について詳細に説明する。なお、第４の実施形態の表示装置において、第１〜３の実施形態の表示装置が有する再検出動作の構成の内でいずれか２つの構成を有すものでもよい。
【００６５】
再検出時の補正方法の選択については、例えば、図１７に示すように、補正モード４６０と再検出方法４６１のような設定値を使用し、補正モードの「１」ではブロックサイズ変更による再検出を使用し、補正モードの「２」では検出位置変更による再検出を使用し、補正モードの「３」ではＡ／Ｄ変換器の最小レンジ幅の変更による再検出を使用するというようなことが可能である。この図１７に示す補正設定により、選択した補正方法で調整して、再検出を行う。一度の再検出でまだ誤検出が起こっているようであれば、更に検出位置の再調整を行い、再検出を行う。すなわち、図２に示す検出演算部２６に図示しない補正方法選択部を設け、処理３８９、４１９、４４９で再検出動作が必要となった場合、再検出フラグ設定（処理３９１、４２１、４５１）の後に、該補正方法選択部が図１７に示す補正設定から補正方法を適宜選択し、該選択された補正方法に対応する処理（処理３９２、４２２、４５２）を行う構成とすることにより、誤検出個所に対する再検出の成功率すなわち再検出の実行回数を低減できるという格別の効果を得ることができる。ただし、補正方法の選択には、予め設定された回数ずつ順番に３つの補正方法で再検出を行う、または後述するように、誤検出が検出される都度あるいは誤検出が検出された場合の設定項目として、後述するユーザインターフェース画面により検出方法を選択可能とするものである。
【００６６】
図１８は本実施形態のユーザインターフェース画面における選択画面４７０は、再検出機能４７１と、再検出回数４７２と、再検出方法４７３が設定項目となっている。なお、これらの設定項目は一構成を示しているので、これに限定されることはなく、他の項目や構成でもよい。
【００６７】
再検出機能４７１は、再検出動作を作動させるかどうか選択するものである。再検出回数４７２は、一回の検出動作に対して何回再検出動作を行うか設定するものである。再検出方法４７３はブロックサイズ調整、検出位置調整、Ａ／Ｄ閾値調整の各補正モードから実行する方法を選択するものである。設定値調整４７４は、各再検出方法の設定値を変更するためのものである。例えば設定値調整４７４が押しボタンになっている場合、ボタン押下で各種設定値用の別メニューを構成する。
【００６８】
誤検出が検出された際には、これらの選択項目に応じて補正方法選択部が再検出動作を選択することにより、所望の検出方法による補正が可能となる。
【００６９】
なお、以上に説明した第１〜４の実施形態の表示装置では、表示素子として有機ＥＬ素子を用いた表示装置に本願発明を適用した場合について説明したが、本願発明は表示素子に有機ＥＬ素子を用いた表示装置に限定されることはなく、表示素子として有機発光ダイオードや無機ＥＬ素子等の他の自発光素子を用いた表示装置にも適用可能である。
【符号の説明】
【００７０】
１……ドライバ、２……表示部、３……表示制御部、４……検出スイッチ、５……検出部、６……検出電源、７……表示電源、８……ＯＬＥＤ素子、９……画素制御部、１０……検出スイッチ、１１……検出用電流源、１２……表示用電圧源、１３……検出線
１４、１５……スイッチ、１６……表示演算部、１７……シフトレジスタ
１８、２１、２３……信号線、１９、２０……制御信号、２２……モード選択信号
２４……バッファ、２５……Ａ／Ｄ変換部、２６……検出演算部
２７、２８、３３、３６……信号、２９……制御信号、３０……Ａ／Ｄ回路
３１……リファレンス電圧生成部、３２……加算回路、３４……基準電圧Ａ
３５……減算回路、３７……基準電圧Ｂ、４０……抵抗ラダー、４１……基準値
４２……比較器、４３……変換回路、３００……ブロックサイズ生成部
３０１……検出結果検証部、３０２……補正量生成部、３０３……設定レジスタ
３０４……結果格納部、３０５、３０６、３０７、３０８……接続線
３１０……Ａ／Ｄ制御部、３１１……スイッチ、３１２……抵抗
３１３……信号、３１４……スイッチ
【図１】
2010169991.tif 000003
【図２】
2010169991.tif 000004
【図３】
2010169991.tif 000005
【図４】
2010169991.tif 000006
【図５】
2010169991.tif 000007
【図６】
2010169991.tif 000008
【図７】
2010169991.tif 000009
【図８】
2010169991.tif 000010
【図９】
2010169991.tif 000011
【図１０】
2010169991.tif 000012
【図１１】
2010169991.tif 000013
【図１２】
2010169991.tif 000014
【図１３】
2010169991.tif 000015
【図１４】
2010169991.tif 000016
【図１５】
2010169991.tif 000017
【図１６】
2010169991.tif 000018
【図１７】
2010169991.tif 000019
【図１８】
2010169991.tif 000020