(57)【要約】【課題】ラビング処理する際に発生した静電気が有効画素に影響を及ぼすのを抑制することが可能な液晶表示装置を提供する。【解決手段】この液晶表示装置１００では、矩形状の表示領域８の外縁部の少なくとも１辺に沿って配置されたダミー画素１１は、平面的に見て、有効画素１０の平面積よりも小さい平面積を有するように形成され、表示領域８の外縁部の少なくとも１辺に沿って配置されたダミー画素１１の画素電極２３は、平面的に見て、ダミー画素１１の領域の平面積よりも大きい平面積を有するように形成されている。【選択図】図２
2010230784.tif 000002
【特許請求の範囲】
【請求項１】
映像信号を表示するとともに、平面的に見て、矩形状の表示領域にマトリクス状に配置された表示に寄与する複数の有効画素と、
前記複数の有効画素を含む前記矩形状の表示領域の外縁部の少なくとも１辺に沿って配置された表示に寄与しない複数のダミー画素と、
前記複数の有効画素および前記複数のダミー画素にそれぞれ設けられた画素トランジスタと、
前記画素トランジスタが形成された素子基板と、
前記複数の有効画素および前記複数のダミー画素の前記画素トランジスタが形成された前記素子基板の最表面電極とを備え、
前記矩形状の表示領域の外縁部の少なくとも１辺に沿って配置された前記ダミー画素は、平面的に見て、前記有効画素の平面積よりも小さい平面積を有するように形成され、
前記表示領域の外縁部の少なくとも１辺に沿って配置された前記ダミー画素の前記最表面電極は、平面的に見て、前記ダミー画素の平面積よりも大きい平面積を有するように形成されている、液晶表示装置。
【請求項２】
前記有効画素および前記ダミー画素以外の領域に設けられる回路部または配線部をさらに備え、
前記回路部または前記配線部は、平面的に見て、前記ダミー画素に設けられた最表面電極の前記ダミー画素よりも大きく形成された部分の下部に配置されている、請求項１に記載の液晶表示装置。
【請求項３】
前記画素トランジスタは、ソース電極を含み、
前記回路部または前記配線部は、前記ソース電極と同一層により形成されるとともに、前記ダミー画素に設けられた前記最表面電極に絶縁膜を介して対向するように形成されている、請求項２に記載の液晶表示装置。
【請求項４】
前記画素トランジスタは、前記有効画素および前記ダミー画素の外縁部近傍に配置されており、
前記ダミー画素に設けられた前記最表面電極は、平面的に見て、前記ダミー画素の外縁部近傍に設けられた前記画素トランジスタの配置領域を越えて前記有効画素が配置されている側とは反対側に延びるように形成されている、請求項１〜３のいずれか１項に記載の液晶表示装置。
【請求項５】
前記複数のダミー画素は、前記矩形状の表示領域の外縁部の全周に沿って配置されているとともに、平面的に見て、前記有効画素の平面積よりも小さい平面積を有するように形成され、
前記矩形状の表示領域の外縁部の全周に沿って配置された前記ダミー画素の前記最表面電極は、平面的に見て、前記ダミー画素の平面積よりも大きい平面積を有するように形成されている、請求項１〜４のいずれか１項に記載の液晶表示装置。
【請求項６】
前記ダミー画素に設けられた前記最表面電極は、前記有効画素に設けられた前記最表面電極と略同じ大きさの平面積を有するように形成されている、請求項１〜５のいずれか１項に記載の液晶表示装置。
【請求項７】
少なくとも前記矩形状の表示領域の外縁部の１辺に沿って配置された前記複数のダミー画素の最表面電極が連続するように形成されている、請求項１〜５のいずれか１項に記載の液晶表示装置。
【請求項８】
前記矩形状の表示領域の外縁部の全周に沿って配置された前記複数のダミー画素の最表面電極が４辺のうち少なくとも１辺にわたって連続するように形成されている、請求項７に記載の液晶表示装置。
【請求項９】
前記有効画素および前記ダミー画素に設けられた前記最表面電極は、画素電極あるいは共通電極に相当する透明電極である、請求項１〜８のいずれか１項に記載の液晶表示装置。
【請求項１０】
請求項１〜９のいずれか１項に記載の液晶表示装置を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置および電子機器に関し、特に、表示に寄与する有効画素および表示に寄与しないダミー画素を備える液晶表示装置および電子機器に関する。
【背景技術】
【０００２】
従来、表示に寄与する有効画素および表示に寄与しないダミー画素を備える液晶表示装置が知られている（たとえば、特許文献１参照）。上記特許文献１に開示された液晶表示装置は、表示に寄与する複数の有効画素と、複数の有効画素の周囲を取り囲むように配置される複数のダミー画素とを備えている。このダミー画素は、有効画素の平面積の略半分の大きさに形成されている。また、有効画素およびダミー画素には、それぞれ、有効画素電極およびダミー画素電極が設けられており、有効画素電極およびダミー画素電極の表面上には、配向膜が形成されている。このダミー画素電極は、ダミー画素の平面積と同じ大きさに形成されるとともに、ラビング処理する際のラビング布に発生した静電気が有効画素に影響を及ぼさないようにするための保護機能を有している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平９−５７８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記特許文献１に記載の液晶表示装置では、ダミー画素を有効画素の平面積の略半分の大きさに形成することにより、額縁（非表示領域）を小さくすることが可能である一方、ダミー画素に設けられたダミー画素電極を有効画素の平面積の略半分の大きさに形成した分、ラビング処理する際に発生した静電気が有効画素に影響を及ぼしやすくなるという問題点がある。
【０００５】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、ラビング処理する際に発生した静電気が有効画素に影響を及ぼすのを抑制することが可能な液晶表示装置および電子機器を提供することである。
【課題を解決するための手段および発明の効果】
【０００６】
上記目的を達成するために、この発明の第１の局面における液晶表示装置は、映像信号を表示するとともに、平面的に見て、矩形状の表示領域にマトリクス状に配置された表示に寄与する複数の有効画素と、複数の有効画素を含む矩形状の表示領域の外縁部の少なくとも１辺に沿って配置された表示に寄与しない複数のダミー画素と、複数の有効画素および複数のダミー画素にそれぞれ設けられた画素トランジスタと、画素トランジスタが形成された素子基板と、複数の有効画素および複数のダミー画素の画素トランジスタが形成された素子基板の最表面電極とを備え、矩形状の表示領域の外縁部の少なくとも１辺に沿って配置されたダミー画素は、平面的に見て、有効画素の平面積よりも小さい平面積を有するように形成され、表示領域の外縁部の少なくとも１辺に沿って配置されたダミー画素の最表面電極は、平面的に見て、ダミー画素の平面積よりも大きい平面積を有するように形成されている。
【０００７】
この発明の第１の局面による液晶表示装置では、上記のように、矩形状の表示領域の外縁部の少なくとも１辺に沿って配置されたダミー画素を、平面的に見て、有効画素の平面積よりも小さい平面積を有するように形成し、表示領域の外縁部の少なくとも１辺に沿って配置されたダミー画素の最表面電極を、平面的に見て、ダミー画素の平面積よりも大きい平面積を有するように形成することによって、ダミー画素の最表面電極を、平面的に見て、ダミー画素の平面積と同じ平面積を有するように形成する場合と比べて、ダミー画素の最表面電極の平面積が大きく形成される分、ラビング処理する際に発生した静電気が有効画素に影響を及ぼすのを抑制することができる。また、ラビング処理する際にラビング布に付着していたイオン性不純物をダミー画素の最表面電極近傍にトラップさせることができるので、表示領域の有効画素内にイオン性不純物が拡散することを抑制することができる。これにより、表示品位が低下するのを抑制することができる。
【０００８】
上記第１の局面による液晶表示装置において、好ましくは、有効画素およびダミー画素以外の領域に設けられる回路部または配線部をさらに備え、回路部または配線部は、平面的に見て、ダミー画素に設けられた最表面電極のダミー画素よりも大きく形成された部分の下部に配置されている。このように構成すれば、ダミー画素に設けられた最表面電極を大きくしながら、最表面電極の下部の領域を回路部または配線部を配置する領域として有効利用することができる。
【０００９】
この場合、好ましくは、画素トランジスタは、ソース電極を含み、回路部または配線部は、ソース電極と同一層により形成されるとともに、ダミー画素に設けられた最表面電極に絶縁膜を介して対向するように形成されている。このように構成すれば、ソース電極と回路部または配線部とを同一工程により形成することができるので、製造プロセスを簡略化することができる。
【００１０】
上記第１の局面による液晶表示装置において、好ましくは、画素トランジスタは、有効画素およびダミー画素の外縁部近傍に配置されており、ダミー画素に設けられた最表面電極は、平面的に見て、ダミー画素の外縁部近傍に設けられた画素トランジスタの配置領域を越えて有効画素が配置されている側とは反対側に延びるように形成されている。このように構成すれば、ダミー画素に設けられた最表面電極がダミー画素の平面積よりも大きく形成されるので、最表面電極が大きく形成された部分下に回路部または配線部などを配置することができる。
【００１１】
上記第１の局面による液晶表示装置において、好ましくは、複数のダミー画素は、矩形状の表示領域の外縁部の全周に沿って配置されているとともに、平面的に見て、有効画素の平面積よりも小さい平面積を有するように形成され、矩形状の表示領域の外縁部の全周に沿って配置されたダミー画素の最表面電極は、平面的に見て、ダミー画素の平面積よりも大きい平面積を有するように形成されている。このように構成すれば、矩形状の表示領域の外縁部の全周に沿って配置されたダミー画素の最表面電極がダミー画素の平面積よりも大きく形成されるので、最表面電極が大きく形成された部分下に回路部または配線部などを配置することができる。
【００１２】
上記第１の局面による液晶表示装置において、好ましくは、ダミー画素に設けられた最表面電極は、有効画素に設けられた最表面電極と略同じ大きさの平面積を有するように形成されている。このように構成すれば、ダミー画素に設けられた最表面電極を有効画素に設けられた最表面電極よりも小さく形成する場合に比べて、ラビング処理する際に発生する静電気が有効画素に影響を及ぼすのを抑制することができる。
【００１３】
上記第１の局面による液晶表示装置において、好ましくは、少なくとも矩形状の表示領域の外縁部の１辺に沿って配置された複数のダミー画素の最表面電極が連続するように形成されている。このように構成すれば、隣接するダミー画素間を最表面電極により覆うことができるので、ラビング処理する際に発生する静電気が有効画素に影響を及ぼすのをより抑制することができる。
【００１４】
この場合、好ましくは、矩形状の表示領域の外縁部の全周に沿って配置された複数のダミー画素の最表面電極が４辺のうち少なくとも１辺にわたって連続するように形成されている。このように構成すれば、矩形状の表示領域の外縁部の外周に沿って配置された複数のダミー画素の最表面電極において、ラビング処理する際に発生する静電気が有効画素に影響を及ぼすのを抑制することができる。
【００１５】
上記第１の局面による液晶表示装置において、好ましくは、有効画素およびダミー画素に設けられた最表面電極は、画素電極あるいは共通電極に相当する透明電極である。このように構成すれば、ダミー画素に設けられた透明電極により、ラビング処理する際に発生する静電気が有効画素に影響を及ぼすのを抑制することができる。また、透明電極により形成されているため、これを画素電極、あるいは横電界表示モードの場合では共通電極として使用しても、透過性能を損なうことは無い。
【００１６】
この発明の第２の局面による電子機器は、上記のいずれかの構成を有する液晶表示装置を備える。このように構成すれば、ラビング処理時に発生する静電気が有効画素に影響を及ぼすのを抑制することが可能な液晶表示装置を備えた電子機器を得ることができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１実施形態による液晶表示装置の平面図である。
【図２】本発明の第１実施形態による液晶表示装置の画素の平面図である。
【図３】図２の２００−２００線に沿った断面図である。
【図４】本発明の第２実施形態による液晶表示装置の画素の平面図である。
【図５】本発明の第３実施形態による液晶表示装置の平面図である。
【図６】本発明の第３実施形態による液晶表示装置の画素の平面図である。
【図７】本発明の第１〜第３実施形態による液晶表示装置を用いた電子機器の第１の例を説明するための図である。
【図８】本発明の第１〜第３実施形態による液晶表示装置を用いた電子機器の第２の例を説明するための図である。
【図９】本発明の第１〜第３実施形態による液晶表示装置を用いた電子機器の第３の例を説明するための図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施形態を図面に基づいて説明する。
【００１９】
（第１実施形態）
まず、図１および図２を参照して、本発明の第１実施形態による液晶表示装置１００の構成について説明する。
【００２０】
第１実施形態による液晶表示装置１００では、図１に示すように、ガラスからなる素子基板１と、ガラスからなる対向基板２と、Ｖドライバ３と、Ｈドライバ４と、駆動ＩＣ５とを備えている。素子基板１の表面上には、Ｖドライバ３と、Ｈドライバ４と、駆動ＩＣ５とが設けられている。Ｖドライバ３には、複数のゲート線６が接続されている。Ｈドライバ４には、複数のデータ線７が接続されている。また、Ｖドライバ３およびＨドライバ４は、駆動ＩＣ５に接続されている。
【００２１】
素子基板１および対向基板２には、表示領域８および非表示領域９が設けられている。ここで、第１実施形態では、表示領域８には、映像信号を表示するとともに、平面的に見て、マトリクス状に配置された表示に寄与する複数の矩形状の有効画素１０が設けられている。この有効画素１０は、ゲート線６とデータ線７とが交差する領域に設けられ、縦方向（Ｙ方向）がデータ線７の長さ（もしくは、ゲート線６の配線ピッチ）、横方向（Ｘ方向）のゲート線６の長さ（もしくは、データ線７の配線ピッチ）で区切られる領域の大きさに形成されている。また、非表示領域９は、表示領域８の周囲を取り囲むように設けられている。また、非表示領域９には、複数の有効画素１０を含む矩形状の表示領域８の外縁部に沿うように、表示に寄与しない複数のダミー画素１１が設けられている。このダミー画素１１は、ゲート線６とデータ線７とが交差する領域に設けられ、縦方向（Ｙ方向）がデータ線７の長さ（もしくは、ゲート線６の配線ピッチ）、横方向（Ｘ方向）のゲート線６の長さ（もしくは、データ線７の配線ピッチ）で区切られる領域の大きさに形成されるとともに、ラビング処理する際のラビング布に発生した静電気が有効画素１０に影響を及ぼさないようにするための保護機能を有している。
【００２２】
また、非表示領域９のダミー画素１１は、平面的に見て、表示領域８の有効画素１０の平面積よりも小さい平面積を有するように形成されている。具体的には、ダミー画素１１の縦方向（Ｙ方向）の長さＬ１は、有効画素１０の縦方向（Ｙ方向）の長さＬ２よりも小さく形成されている。ダミー画素１１の長さＬ１と有効画素１０の長さＬ２とは、それぞれゲート線６の配線ピッチ（もしくは、データ線７の長さ）に等しい。なお、ダミー画素１１の横方向（Ｘ方向）の長さは、有効画素１０の横方向（Ｘ方向）の長さと等しい。
【００２３】
次に、図２および図３を参照して、有効画素１０およびダミー画素１１の画素構成について詳細に説明する。
【００２４】
図３に示すように、有効画素１０およびダミー画素１１には、ガラスからなる素子基板１上にＴＦＴ（薄膜トランジスタ）１２が形成されている。なお、ＴＦＴ１２は、本発明の「画素トランジスタ」の一例である。このＴＦＴ１２は、図２に示すように、有効画素１０およびダミー画素１１の外縁部近傍に配置されている。また、図３に示すように、素子基板１上には、ポリシリコンからなる能動層１３が形成されている。この能動層１３には、チャネル領域１３ａを挟むように所定の間隔を隔てて、ソース領域１３ｂおよびドレイン領域１３ｃが形成されている。チャネル領域１３ａ上には、ゲート絶縁膜１４を介してゲート電極１５が形成されている。ゲート絶縁膜１４は、能動層１３を覆うとともに、素子基板１の上面を覆うように形成されている。ソース領域１３ｂには、ソース電極１６が接続されている。
【００２５】
ドレイン領域１３ｃには、ドレイン電極１７が接続されている。また、ゲート電極１５およびゲート絶縁膜１４を覆うように絶縁膜１８が形成されている。また、第１実施形態では、絶縁膜１８の表面上には、ドレイン電極１７およびソース電極１６と同一層により形成されるＣＯＭ配線１９が形成されている。なお、ＣＯＭ配線１９は、本発明の「配線部」の一例である。
【００２６】
また、ドレイン電極１７は、基板１の表面上に形成されたポリシリコンなどからなる半導体層２０と電気的に接続されている。また、保持容量を形成する半導体層２０の表面上には、ゲート絶縁膜１４を介して、保持容量電極２１が形成されている。
【００２７】
また、ソース電極１６、ドレイン電極１７、絶縁膜１８およびＣＯＭ配線１９の表面上には、アクリル系の樹脂からなる平坦化膜２２が形成されている。なお、平坦化膜２２は、本発明の「絶縁膜」の一例である。平坦化膜２２のドレイン電極１７に対応する部分には、コンタクトホール２２ａが形成されている。これにより、ドレイン電極１７の表面が露出される。ダミー画素１１の平坦化膜２２の表面上およびコンタクトホール２２ａの表面上には、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）などの透明電極からなる画素電極２３が形成されている。なお、画素電極２３は、本発明の「最表面電極」の一例である。また、有効画素１０の平坦化膜２２の表面上およびコンタクトホール２２ａの表面上には、画素電極２３ａが形成されている。
【００２８】
また、第１実施形態では、ＣＯＭ配線１９は、平面的に見て、ダミー画素１１に設けられた画素電極２３のダミー画素１１よりも大きく形成された部分２３ｂの下部に配置されている。具体的には、ダミー画素１１に設けられた画素電極２３は、平面的に見て、ダミー画素１１の外縁部近傍に設けられたＴＦＴ１２の配置領域を越えて有効画素１０が配置されている側（矢印Ｙ１方向側）とは反対側（矢印Ｙ２方向側）に延びるように形成されている。すなわち、ダミー画素１１に設けられた画素電極２３は、平面的に見て、ダミー画素１１の領域（縦方向（Ｙ方向）がデータ線７の長さ（もしくは、ゲート線６の配線ピッチ）、横方向（Ｘ方向）のゲート線６の長さ（もしくは、データ線７の配線ピッチ）で区切られる領域）を越えて有効画素１０が配置されている側（矢印Ｙ１方向側）とは反対側（矢印Ｙ２方向側）に延びるように形成されている。
【００２９】
また、第１実施形態では、図２に示すように、ダミー画素１１の画素電極２３は、平面的に見て、ダミー画素１１の領域の平面積よりも大きい平面積を有するように形成されている。ダミー画素１１に設けられた画素電極２３は、平面的に見て、有効画素１０に設けられた画素電極２３ａと略同じ大きさの平面積を有するように形成されている。
【００３０】
また、図３に示すように、画素電極２３および２３ａの表面上には、ポリイミドなどからなる配向膜２４が形成されている。また、素子基板１と液晶層２５を挟んで対向するように、対向基板２が設けられている。対向基板２の素子基板１側の表面上には、ブラックマトリクス２６が形成されている。有効画素１０に設けられたブラックマトリクス２６の表面上には、カラーフィルタ２７が形成されている。ダミー画素１１のブラックマトリクス２６、および、有効画素１０のカラーフィルタ２７の表面上には、アクリル系の樹脂からなるオーバーコート層２８が形成されている。オーバーコート層２８の表面上には、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）などの透明導電材料からなる対向電極２９が形成されている。対向電極２９の表面上には、ポリイミドなどからなる配向膜３０が形成されている。このような構成により、画素電極２３（２３ａ）と対向電極２９との間に発生する縦方向の電界により液晶分子（液晶層２５）が配向されるＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）方式の液晶表示装置１００が構成される。
【００３１】
第１実施形態では、上記のように、表示領域８の外縁部の少なくとも１辺に沿って配置されたダミー画素１１の画素電極２３を、平面的に見て、ダミー画素１１の領域の平面積よりも大きい平面積を有するように形成することによって、ダミー画素１１の画素電極２３を、平面的に見て、ダミー画素１１の領域の平面積と同じ平面積を有するように形成する場合と比べて、ダミー画素１１の画素電極２３の平面積が大きく形成される分、ラビング処理する際に発生した静電気が有効画素１０に影響を及ぼすのを抑制することができる。また、ラビング処理する際にラビング布に付着していたイオン性不純物をダミー画素１１の画素電極２３近傍にトラップさせることができるので、表示領域８の有効画素１０内にイオン性不純物が拡散することを抑制することができる。これにより、表示品位が低下するのを抑制することができる。
【００３２】
また、第１実施形態では、上記のように、ＣＯＭ配線１９を、平面的に見て、ダミー画素１１に設けられた画素電極２３のダミー画素１１よりも大きく形成された部分の下部に配置することによって、ダミー画素１１に設けられた画素電極２３を大きくしながら、画素電極２３の下部の領域をＣＯＭ配線１９を配置する領域として有効利用することができる。
【００３３】
また、第１実施形態では、上記のように、ＣＯＭ配線１９を、ソース電極１６と同一層により形成するとともに、ダミー画素１１に設けられた画素電極２３に平坦化膜２２を介して対向するように形成することによって、ソース電極１６とＣＯＭ配線１９とを同一工程により形成することができるので、製造プロセスを簡略化することができる。
【００３４】
また、第１実施形態では、上記のように、ダミー画素１１に設けられた画素電極２３を、平面的に見て、ダミー画素１１の外縁部近傍に設けられたＴＦＴ１２の配置領域を越えて有効画素１０が配置されている側とは反対側に延びるように形成することによって、ダミー画素１１に設けられた画素電極２３がダミー画素１１の領域の平面積よりも大きく形成されるので、画素電極２３が大きく形成された部分２３ｂ下にＣＯＭ配線１９などを配置することができる。
【００３５】
また、第１実施形態では、上記のように、矩形状の表示領域８の外縁部の全周に沿って配置されたダミー画素１１の画素電極２３を、平面的に見て、ダミー画素１１の領域の平面積よりも大きい平面積を有するように形成することによって、矩形状の表示領域８の外縁部の全周に沿って配置されたダミー画素１１の画素電極２３がダミー画素１１の領域の平面積よりも大きく形成されるので、画素電極２３が大きく形成された部分２３ｂ下にＣＯＭ配線１９などを配置することができる。
【００３６】
また、第１実施形態では、上記のように、ダミー画素１１に設けられた画素電極２３を、有効画素１０に設けられた画素電極２３と略同じ大きさの平面積を有するように形成することによって、ダミー画素１１に設けられた画素電極２３を有効画素１０に設けられた画素電極２３よりも小さく形成する場合に比べて、ラビング処理する際に発生した静電気が有効画素１０に影響を及ぼすのを抑制することができる。
【００３７】
また、第１実施形態では、上記のように、有効画素１０およびダミー画素１１に設けられた最表面電極を、画素電極２３にすることによって、ダミー画素１１に設けられた画素電極２３により、ラビング処理する際に発生する静電気が有効画素１０に影響を及ぼすのを抑制することができる。
【００３８】
（第２実施形態）
次に、図４を参照して、本発明の第２実施形態について説明する。この第２実施形態では、非表示領域９の矢印Ｙ２方向側にＣＯＭ配線１９を配置させる例を示した第１実施形態とは異なり、非表示領域９の矢印Ｘ１方向側にＣＯＭ配線１９ａを配置させる例について説明する。なお、ＣＯＭ配線１９ａは、本発明の「配線部」の一例である。
【００３９】
第２実施形態による液晶表示装置１００ａでは、図４に示すように、非表示領域９の矢印Ｘ１方向側のダミー画素１１ａは、平面的に見て、表示領域８の有効画素１０の平面積よりも小さい平面積を有するように形成されている。具体的には、ダミー画素１１ａの横方向（Ｘ方向）の長さＬ３は、有効画素１０の横方向（Ｘ方向）の長さＬ４よりも小さく形成されている。なお、ダミー画素１１ａの縦方向（Ｙ方向）の長さは、有効画素１０の縦方向（Ｙ方向）の長さと等しい。また、ダミー画素１１ａには、画素電極２３１が設けられている。なお、画素電極２３１は、本発明の「最表面電極」の一例である。この画素電極２３１は、平面的に見て、ダミー画素１１ａの平面積よりも大きい平面積を有するように形成されている。
【００４０】
また、非表示領域９の角部に配置されたダミー画素１１ｂの横方向（Ｘ方向）の長さおよび縦方向（Ｙ方向）の長さは、表示領域８に配置された有効画素１０の横方向（Ｘ方向）の長さおよび縦方向（Ｙ方向）の長さよりも小さい。また、ダミー画素１１ｂには、画素電極２３２が設けられている。なお、画素電極２３２は、本発明の「最表面電極」の一例である。この画素電極２３２は、平面的に見て、ダミー画素１１ｂの平面積よりも大きい平面積を有するように形成されている。
【００４１】
また、第２実施形態では、ダミー画素１１ａの画素電極２３１およびダミー画素１１ｂの画素電極２３２の下部には、ＣＯＭ配線１９ａが配置されている。このＣＯＭ配線１９ａは、画素電極２３１のダミー画素１１ａよりも大きく形成された部分、および、画素電極２３２のダミー画素１１ｂよりも大きく形成された部分の下部に配置されている。
【００４２】
なお、第２実施形態のその他の構成は、上記した第１実施形態の構成と同様である。
【００４３】
また、第２実施形態の効果は、上記した第１実施形態の効果と同様である。
【００４４】
（第３実施形態）
次に、図５および図６を参照して、本発明の第３実施形態について説明する。この第３実施形態では、非表示領域９の各々のダミー画素１１にそれぞれ画素電極２３を設ける例を示した第１実施形態とは異なり、非表示領域９のダミー画素１１ｃに設けられた画素電極２３３が少なくとも４辺のうち１辺にわたって連続するように形成する例について説明する。
【００４５】
第３実施形態による液晶表示装置１００ｂでは、図５および図６に示すように、矩形状の表示領域８の外縁部の全周に沿って配置された複数のダミー画素１１ｃの画素電極２３３が１辺にわたって連続するように枠状に形成されている。なお、画素電極２３３は、本発明の「最表面電極」の一例である。なお、画素電極を隣接するダミー画素で連続するように接続する場合には、複数のダミー画素のうち１つのダミー画素に設けられたＴＦＴのみ作動するように形成し、複数のダミー画素のうち他のダミー画素に設けられたＴＦＴは、作動しないように形成するのが好ましい。これにより、隣接するダミー画素間のＴＦＴ同士のショートを防止することができるので、ＴＦＴ同士のショートに起因する有効画素への影響を防止することができる。そして、ダミー画素に設けられた動作させるＴＦＴには、対向電極に印加される電位と同じ電位の信号が供給されるように構成すればよい。なお、ＴＦＴを作動させない方法としては、製造プロセスにおいて、作動させないＴＦＴのチャネルとなる能動層が形成されないようにすればよい。
【００４６】
なお、第３実施形態のその他の構成は、上記した第１実施形態の構成と同様である。
【００４７】
第３実施形態では、上記のように、矩形状の表示領域８の外縁部の全周に沿って配置された複数のダミー画素１１ｃの画素電極２３３が各辺にわたって連続するように形成することによって、矩形状の表示領域８の外縁部の外周に沿って配置された複数のダミー画素１１ｃの画素電極２３３において、ラビング処理する際に発生する静電気が有効画素１０に影響を及ぼすのを抑制することができる。
【００４８】
なお、第３実施形態のその他の効果は、上記した第１実施形態の効果と同様である。
【００４９】
図７〜図９は、それぞれ、上記した第１〜第３実施形態による液晶表示装置１００、１００ａおよび１００ｂを用いた電子機器の第１の例〜第３の例を説明するための図である。図７〜図９を参照して、第１〜第３実施形態による液晶表示装置１００、１００ａおよび１００ｂを用いた電子機器について説明する。
【００５０】
第１〜第３実施形態による液晶表示装置１００、１００ａおよび１００ｂは、図７〜図９に示すように、第１の例としてのＰＣ（Ｐｅｒｓｏｎａｌ  Ｃｏｍｐｕｔｅｒ）３００、第２の例としての携帯電話３１０、および、第３の例としての情報携帯端末３２０（ＰＤＡ：Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔｓ）などに用いることが可能である。図７の第１の例によるＰＣ３００においては、キーボードなどの入力部３００ａおよび表示画面３００ｂなどに第１〜第３実施形態による液晶表示装置１００、１００ａおよび１００ｂを用いることが可能である。図８の第２の例による携帯電話３１０においては、表示画面３１０ａに第１〜第３実施形態による液晶表示装置１００、１００ａおよび１００ｂが用いられる。図９の第３の例による情報携帯端末３２０においては、表示画面３２０ａに第１〜第３実施形態による液晶表示装置１００、１００ａおよび１００ｂが用いられる。
【００５１】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００５２】
たとえば、上記第１〜第３実施形態では、ＴＮ方式などの縦電界型の液晶表示装置に本発明を適用する例を示したが、本発明はこれに限らず、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）方式などの横電界型の液晶表示装置にも本発明を適用可能である。この場合、本発明の最表面電極にＩＴＯなどの透明電極からなる共通電極を適用してもよい。
【００５３】
また、上記第１〜第３実施形態では、非表示領域の矢印Ｙ２方向側のダミー画素の画素電極、および、非表示領域の矢印Ｘ１方向側のダミー画素の画素電極の下部にＣＯＭ配線を配置する例を示したが、本発明はこれに限らず、非表示領域の矢印Ｙ１方向側のダミー画素の画素電極、および、非表示領域の矢印Ｘ２方向側のダミー画素の画素電極の下部にＣＯＭ配線を配置してもよい。
【００５４】
また、上記第１〜第３実施形態では、配線部の一例としてＣＯＭ配線を適用する例を示したが、本発明はこれに限らず、ＣＯＭ配線以外の配線を適用してもよい。また、ＣＯＭ配線を配置した領域に、本発明の「回路部」の一例としてトランジスタなどから構成される駆動回路を配置してもよい。
【符号の説明】
【００５５】
１  素子基板
８  表示領域
１０  有効画素
１１、１１ａ、１１ｂ、１１ｃ  ダミー画素
１２  ＴＦＴ（画素トランジスタ）
１６  ソース電極
１９、１９ａ  ＣＯＭ配線（配線部）
２２  平坦化膜（絶縁膜）
２３、２３１、２３２、２３３  画素電極（最表面電極）
１００、１００ａ、１００ｂ  液晶表示装置
３００  ＰＣ（電子機器）
３１０  携帯電話（電子機器）
３２０  情報携帯端末（電子機器）
【図１】
2010230784.tif 000003
【図２】
2010230784.tif 000004
【図３】
2010230784.tif 000005
【図４】
2010230784.tif 000006
【図５】
2010230784.tif 000007
【図６】
2010230784.tif 000008
【図７】
2010230784.tif 000009
【図８】
2010230784.tif 000010
【図９】
2010230784.tif 000011