(57)【要約】【課題】ユーザの負担を増大させることなしにユーザの待ち時間を短縮することで効率的に信号波形を観察することができる半導体試験装置及び半導体試験方法を提供する。【解決手段】半導体試験装置１は、ＤＵＴ３０に試験信号Ｓ１〜Ｓｎを印加して得られる信号Ｄ１〜Ｄｎと判定電圧値とを比較するコンパレータ１５ｂと、この比較結果と期待値とが一致するか否かを所定のタイミングで判定する判定部１６と、予め設定された最小値から最大値まで判定電圧値の大きさを徐々に変化させつつ判定部１６の判定結果を取得する第１制御を行い、第１制御が終了する前に取得した判定結果が変化した場合には、判定部１６における判定のタイミングを所定量だけ変化させてから第１制御を新たに開始する第２制御を行う制御部２４と、制御部２４で取得された判定結果を用いてＤＵＴから得られる信号Ｄ１〜Ｄｎの信号波形を表示部２３に表示する表示制御部２６とを備える。【選択図】図１
2010169437.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイスに試験信号を印加して得られる信号と所定の比較信号とを比較する比較部と、当該比較部の比較結果と予め定められた期待値とが一致するか否かを所定のタイミングで判定する判定部とを備える半導体試験装置において、
予め設定された第１比較値から第２比較値まで前記比較信号の大きさを徐々に変化させつつ前記判定部の判定結果を取得する第１制御を行い、当該第１制御が終了する前に取得した判定結果が変化した場合には、前記判定部における判定のタイミングを所定量だけ変化させてから前記第１制御を新たに開始する第２制御を行う制御部と、
前記制御部で取得された前記判定結果を用いて前記半導体デバイスから得られる信号の信号波形を表示部に表示する表示制御部と
を備えることを特徴とする半導体試験装置。
【請求項２】
前記比較部及び前記判定部は複数設けられており、
前記制御部は、前記第１制御が終了する前に、複数設けられた前記判定部のうちの予め指定された判定部から取得した判定結果の全てが変化した場合に、前記第２制御を行うことを特徴とする請求項１記載の半導体試験装置。
【請求項３】
前記制御部は、前記第１制御が終了した場合にも前記第２制御を行うことを特徴とする請求項１又は請求項２記載の半導体試験装置。
【請求項４】
半導体デバイスに試験信号を印加して得られる信号と所定の比較信号とを比較し、当該比較の結果と予め定められた期待値とが一致するか否かを所定のタイミングで判定して判定結果を得る半導体試験方法において、
予め設定された第１比較値から第２比較値まで前記比較信号の大きさを徐々に変化させつつ前記判定結果を取得する第１ステップと、
前記第１ステップが終了する前に取得した判定結果が変化した場合には、前記判定のタイミングを所定量だけ変化させてから新たに前記第１ステップを開始する第２ステップと、
前記第１ステップで取得された前記判定結果を用いて前記半導体デバイスから得られる信号の信号波形を表示する第３ステップと
を有することを特徴とする半導体試験方法。
【請求項５】
前記第２ステップは、前記第１ステップが終了する前に、前記半導体デバイスから得られる複数の信号のうちの予め指定された信号についての判定結果の全てが変化した場合に行われることを特徴とする請求項４記載の半導体試験方法。
【請求項６】
前記第１ステップ終了時に、前記判定のタイミングを所定量だけ変化させてから新たに前記第１ステップを開始する第４ステップを有することを特徴とする請求項４又は請求項５記載の半導体試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体メモリ、ＬＳＩ（Large Scale Integraton）等の半導体デバイスの試験を行って試験結果を表示する半導体試験装置及び半導体試験方法に関する。
【背景技術】
【０００２】
従来から、半導体デバイスの初期不良を試験するためにメモリテスタやロジックテスタ等の半導体試験装置が用いられている。この半導体試験装置は、被試験対象である半導体デバイス（以下、ＤＵＴ（Device Under Test）という）に対して試験信号を印加し、ＤＵＴから得られる信号と所定の判定電圧値（比較信号）とを比較するとともに、その比較結果と予め定められた期待値とが一致するか否か（パス／フェイル）を判定することによりＤＵＴの良／不良を試験する装置である。
【０００３】
また、半導体試験装置は、ＤＵＴから出力される信号に対し、上記の判定電圧値や上記の判定のタイミングを徐々に変化させつつパス／フェイルを判定し、その判定結果をプロットすることでＤＵＴから出力される信号の波形を求めるデータスキャン機能を備える。このデータスキャン機能を用いることにより、ユーザは、ＤＵＴから出力される信号波形を観察することができる。
【０００４】
図４は、従来の半導体試験装置が備えるデータスキャン機能を説明するための図である。データスキャン機能によって信号波形を求める場合には、図４（ａ）に示す通り、時間軸（図中横方向）及び電圧軸（図中縦方向）の各々が複数に分割され、時間軸の分割点（両端点を含む、以下同じ）と電圧軸の分割点（両端点を含む、以下同じ）との交点の各々においてＤＵＴの試験が行われる。ここで、時間軸及び電圧軸の分割数は、ユーザによって設定される分解能によって規定される。
【０００５】
上記の分解能は、時間軸及び電圧軸の分割の細かさを規定するものであり、通常、時間軸については「レート」と呼ばれる試験サイクルに対する分割数が設定され、電圧軸についてはＤＵＴの「Ｈ（ハイ）」レベルの電圧と「Ｌ（ロー）」レベルの電圧とが含まれる電圧範囲に対する分割数が設定される。分解能は時間軸と電圧軸とにそれぞれ異なる値を設定することができるが、図４（ａ）に示す例では、説明を簡単にするために、時間軸及び電圧軸の分割数を共に「１０」にしている。
【０００６】
時間軸及び電圧軸の分割数が共に「１０」である場合には、時間軸の分割点の数及び電圧軸の分割点の数が共に「１１」になる。よって、これらの交点の総数は「１２１」になり、ＤＵＴの試験が１２１回繰り返される。尚、図４（ａ）において、各交点に付された番号（丸印で囲まれた番号）は各交点の試験順番を示しており、番号「１」が付された交点から番号「１２１」が付された交点まで順に試験が行われる。
【０００７】
具体的には、まず判定タイミングを変化させずに番号「１」が付された交点から番号「１１」が付された交点まで順次判定電圧値を変化させつつ試験が行われる。次に、判定タイミングを所定値（図４（ａ）に示す分割した時間軸の１マス分）だけ変化させるとともに判定電圧値を初期値に戻してから、判定タイミングを変化させずに番号「１２」が付された交点から番号「２２」が付された交点まで順次判定電圧値を変化させつつ試験が行われる。以下、番号「１２１」が付された交点まで同様の試験が行われる。
【０００８】
ここで、ＤＵＴの試験では、一般的にＤＵＴが備える複数のピンに試験信号が同時に印加され、ＤＵＴの複数のピンから出力される信号が測定される。このため、図４に示す通り、番号「１」が付された交点から番号「１２１」が付された交点までの各試験においても、複数のピンに対して試験信号が同時に印加されるとともに、複数のピンから出力される信号が測定される。
【０００９】
図４（ｂ）は、データスキャン機能により得られる信号波形の一例を示す図である。図４（ｂ）において交点に付された記号「Ｐ」（丸印で囲まれた記号「Ｐ」）はその交点における試験結果がパスであることを意味し、記号「Ｆ」（丸印で囲まれた記号「Ｆ」）はその交点における試験結果がフェイルであることを意味する。図４（ｂ）に示す通り、時間軸の分割点の各々における変化点（パスからフェイルに変化する最初の交点）同士を直線で結ぶことにより、ＤＵＴから得られる実際の信号波形ＷＦ１０１に似た疑似波形ＷＦ１０２が得られる。
【００１０】
この疑似波形ＷＦ１０２を表示装置に表示することにより、ユーザはＤＵＴから出力される信号の波形を観察することができる。前述の通り、データスキャン機能では、ＤＵＴの複数のピンから出力される信号が測定されるため、各々のピンから出力される信号の信号波形を、図４（ｂ）に示す信号波形と同様に表示装置に表示させることができる。尚、図４（ｂ）では、理解を容易にするために信号波形ＷＦ１０１を図示しているが、これは表示されることはない。
【００１１】
図４（ｂ）に示す例では、時間軸及び電圧軸の分解能が「１０」に設定された場合を例に挙げているため、実際の信号波形ＷＦ１０１と疑似波形ＷＦ１０２との乖離が大きいが、時間軸及び電圧軸の分解能を高く設定することにより、疑似波形ＷＦ１０２を実際の信号波形ＷＦ１０１に近づけることができる。但し、分解能を高く設定するほど試験回数が増加するため試験に長時間を要してしまい、分解能と試験時間とはトレードオフの関係にある。尚、従来の信号波形の表示が可能な半導体試験装置の詳細については、例えば以下の特許文献１を参照されたい。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開平０８−１８４６４１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
ところで、上述した通り、従来の半導体試験装置において、データスキャン機能を用いて信号波形を求める場合には、時間軸の分割点と電圧軸の分割点との交点の数分の試験を繰り返し、全ての交点についてパス／フェイルを求めた後に信号波形が表示される。このため、ユーザは全ての交点についての試験が終わるまでは信号波形を観察することができず、長時間の待ち時間が発生して試験効率が低下するという問題があった。特に、分解能を高く設定した場合には待ち時間が長くなり、試験効率が極端に低下してしまう。
【００１４】
従来の半導体試験装置において、信号波形を効率的に観察するためには、ユーザが以下の手順を経る必要があった。つまり、まずユーザが分解能を低く設定して信号波形の全体を大まかに観察し、次にその観察結果から必要であれば分解能を高く設定して再度試験を行って信号波形の詳細を確認するという手順である。しかしながら、かかる手順により信号波形を観察しようとすると、ユーザの負担が増大してしまうという問題がある。
【００１５】
本発明は上記事情に鑑みてなされたものであり、ユーザの負担を増大させることなしにユーザの待ち時間を短縮することで効率的に信号波形を観察することができる半導体試験装置及び半導体試験方法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記課題を解決するために、本発明の半導体試験装置は、半導体デバイス（３０）に試験信号（Ｓ１〜Ｓｎ）を印加して得られる信号（Ｄ１〜Ｄｎ）と所定の比較信号とを比較する比較部（１５ｂ）と、当該比較部の比較結果と予め定められた期待値とが一致するか否かを所定のタイミングで判定する判定部（１６）とを備える半導体試験装置（１）において、予め設定された第１比較値から第２比較値まで前記比較信号の大きさを徐々に変化させつつ前記判定部の判定結果を取得する第１制御を行い、当該第１制御が終了する前に取得した判定結果が変化した場合には、前記判定部における判定のタイミングを所定量だけ変化させてから前記第１制御を新たに開始する第２制御を行う制御部（２４）と、前記制御部で取得された前記判定結果を用いて前記半導体デバイスから得られる信号の信号波形を表示部（２３）に表示する表示制御部（２６）とを備えることを特徴としている。
この発明によると、制御部によって、予め設定された第１比較値から第２比較値まで比較信号の大きさを徐々に変化させつつ判定部の判定結果を取得する第１制御が行われ、第１制御が終了する前に取得した判定結果が変化した場合には、判定部における判定のタイミングを所定量だけ変化させてから第１制御を新たに開始する第２制御が行われる。
また、本発明の半導体試験装置は、前記比較部及び前記判定部が複数設けられており、前記制御部は、前記第１制御が終了する前に、複数設けられた前記判定部のうちの予め指定された判定部から取得した判定結果の全てが変化した場合に、前記第２制御を行うことを特徴としている。
また、本発明の半導体試験装置は、前記制御部が、前記第１制御が終了した場合にも前記第２制御を行うことを特徴としている。
上記課題を解決するために、本発明の半導体試験方法は、半導体デバイス（３０）に試験信号（Ｓ１〜Ｓｎ）を印加して得られる信号（Ｄ１〜Ｄｎ）と所定の比較信号とを比較し、当該比較の結果と予め定められた期待値とが一致するか否かを所定のタイミングで判定して判定結果を得る半導体試験方法において、予め設定された第１比較値から第２比較値まで前記比較信号の大きさを徐々に変化させつつ前記判定結果を取得する第１ステップ（Ｓ１３、Ｓ１４、Ｓ１７）と、前記第１ステップが終了する前に取得した判定結果が変化した場合には、前記判定のタイミングを所定量だけ変化させてから新たに前記第１ステップを開始する第２ステップ（Ｓ１５、Ｓ１８）と、前記第１ステップで取得された前記判定結果を用いて前記半導体デバイスから得られる信号の信号波形を表示する第３ステップ（Ｓ２０）とを有することを特徴としている。
また、本発明の半導体試験方法において、前記第２ステップは、前記第１ステップが終了する前に、前記半導体デバイスから得られる複数の信号のうちの予め指定された信号についての判定結果の全てが変化した場合に行われることを特徴としている。
また、本発明の半導体試験方法は、前記第１ステップ終了時に、前記判定のタイミングを所定量だけ変化させてから新たに前記第１ステップを開始する第４ステップ（Ｓ１８、Ｓ１９）を有することを特徴としている。
【発明の効果】
【００１７】
本発明によれば、予め設定された第１比較値から第２比較値まで比較信号の大きさを徐々に変化させつつ判定部の判定結果を取得する第１制御を行い、第１制御が終了する前に取得した判定結果が変化した場合には、判定部における判定のタイミングを所定量だけ変化させてから第１制御を新たに開始する第２制御を行っているため、ユーザの負担を増大させることなしにユーザの待ち時間を短縮することができ、これにより効率的に信号波形を観察することができるという効果がある。
【図面の簡単な説明】
【００１８】
【図１】本発明の一実施形態による半導体試験装置の要部構成を示すブロック図である。
【図２】本発明の一実施形態による半導体試験装置の信号波形表示時の動作を示すフローチャートである。
【図３】本発明の一実施形態による半導体試験装置で行われる動作を説明するための図である。
【図４】従来の半導体試験装置が備えるデータスキャン機能を説明するための図である。
【発明を実施するための形態】
【００１９】
以下、図面を参照して本発明の一実施形態による半導体試験装置及び半導体試験方法について詳細に説明する。図１は、本発明の一実施形態による半導体試験装置の要部構成を示すブロック図である。図１に示す通り、本実施形態の半導体試験装置１は、試験装置１０及び制御装置２０を備えており、制御装置２０の制御の下で試験装置１０がＤＵＴ３０の試験を行う。尚、ＤＵＴ３０の試験は複数並列して行われることが殆どであるが、図１では図示を簡単化するために、１つのＤＵＴ３０のみを図示している。
【００２０】
試験装置１０は、コントローラ１１、パターン発生部１２、フォーマッタ１３、タイミング発生部１４、ピンエレクトロニクス１５、及び判定部１６を備えており、制御装置２０の制御の下でＤＵＴ３０に対する試験を実施する。具体的には、ＤＵＴ３０に印加すべき試験信号Ｓ１〜Ｓｎを発生し、試験信号Ｓ１〜ＳｎをＤＵＴ３０に印加して得られる信号Ｄ１〜Ｄｎと所定の判定電圧値とを比較するとともに、その比較結果と予め定められた期待値とが一致するか否か（パス／フェイル）を判定することによりＤＵＴ３０の良／不良を試験する。
【００２１】
コントローラ１１は、予めユーザによって作成された試験プログラム又は制御装置２０から出力される制御信号に従って、試験装置１０に設けられた各ブロックを制御することにより、試験装置１０の動作を統括的に制御する。例えば、パターン発生部１２におけるパターンの発生・停止を制御し、タイミング発生部１４におけるタイミング信号ＴＭ及びストローブ信号ＳＴの発生タイミングを制御し、ピンエレクトロニクス１５に設けられるコンパレータ１５ｂで用いられる判定電圧値の制御等を行う。
【００２２】
パターン発生部１２は、コントローラ１１の制御の下で、ＤＵＴ３０に印加する試験信号Ｓ１〜Ｓｎを生成するための試験パターンＰ１、及び判定部１６におけるパス／フェイル判定に用いられる期待値を生成するための期待値パターンＥ１を発生する。フォーマッタ１３は、パターン発生部１２から出力される試験パターンＰ１を入力としており、タイミング発生部１４から出力されるタイミング信号ＴＭと、入力される試験パターンＰ１とからＤＵＴ３０に印加すべき試験信号Ｓ１〜Ｓｎの元となるタイミングが規定された信号を生成する。
【００２３】
タイミング発生部１４は、コントローラ１１の制御の下で、ＤＵＴ３０に印加する試験信号Ｓ１〜Ｓｎのタイミングを規定するタイミング信号ＴＭと、判定部１６においてパス／フェイルを判定するタイミングを規定するストローブ信号ＳＴとを生成する。ピンエレクトロニクス１５は、複数のドライバ１５ａ及びコンパレータ１５ｂ（比較部）とを備えており、ＤＵＴ３０に対するインターフェイスとして機能する。ドライバ１５ａは、出力端が各々異なるテスタピンに接続されており、フォーマッタ１３から出力される信号からＤＵＴ３０に印加すべき試験信号Ｓ１〜Ｓｎを生成する。コンパレータ１５ｂは、入力端が各々異なるテスタピンに接続されており、ＤＵＴ３０から出力される信号Ｄ１〜Ｄｎと判定電圧値とを比較する。
【００２４】
判定部１６は、パターン発生部１２から出力される期待値パターンＥ１から期待値を生成し、ピンエレクトロニクス１５に設けられたコンパレータ１５ｂから出力される信号（ＤＵＴ３０から出力される信号Ｄ１〜Ｄｎと判定電圧値との比較結果を示す信号）と期待値とを、タイミング発生部１４から出力されるストローブ信号ＳＴのタイミングで比較してパス／フェイルを判定する。判定部１６の判定結果（試験結果）は、コントローラ１１に出力される。尚、ここでは説明を簡単にするために、判定部１６の判定結果を直接コントローラ１１に出力する場合を例に挙げているが、判定部１６の判定結果を所謂フェイルメモリといわれるメモリに一時的に記憶しても良い。
【００２５】
制御装置２０は、操作部２１、本体部２２、及び表示部２３を備えており、ＤＵＴ３０の試験を行う際に試験装置１０を制御するとともに、ＤＵＴ３０の試験によって得られた試験結果を取得して表示部２３に表示する。この制御装置２０は、ワークステーション又はパーソナルコンピュータ等のコンピュータで実現される。操作部２１は、ユーザによって操作され、本体部２２に対してユーザの各種の指示を入力するためのものである。この操作部２１は、例えばキーボードやマウス等により実現される。
【００２６】
本体部２２は、制御部２４、記憶部２５、及び表示制御部２６を備えており、操作部２１からの入力に応じた試験装置１０の制御や、試験装置１０で得られた試験結果の表示処理等を行う。制御部２４は、試験装置１０が備えるコントローラ１１との間で通信を行って制御信号の出力及び試験結果の取得を行う。この制御部２４が試験装置１０を制御することで、ＤＵＴ３０から出力される信号Ｄ１〜Ｄｎの波形を求めるデータスキャン機能を実現することが可能である。
【００２７】
データスキャン機能が実現される場合には、コンパレータ１５ｂで用いられる判定電圧値やタイミング発生部１４から発生されるストローブ信号ＳＴの発生タイミングを徐々に変化させつつ信号Ｄ１〜Ｄｎのパス／フェイルを判定する制御が制御部２４によって行われる。尚、データスキャン機能が実現される場合に制御部２４によって行われる制御の詳細については後述する。
【００２８】
記憶部２５は、制御部２４が試験装置１０から取得した試験結果等を記憶する。この記憶部２５は、ＲＡＭ(Random Access Memory）等の半導体メモリ又はハードディスク装置で実現される。表示制御部２６は、表示部２３に表示させる内容の制御を行う。例えば、試験装置１０から得られる試験結果を、時間軸と電圧軸とを有するウィンドウにプロット表示することにより、電圧が経時的に変化する信号波形を二次元表示する。表示部２３は、本体部２２に設けられた表示制御部２６の制御の下で、試験装置１０がＤＵＴ３０の試験を行って得られた試験結果等を表示する。この表示部２３は、ＣＲＴ（Cathode Ray Tube）や液晶表示装置等により実現される。
【００２９】
次に、信号波形を表示する場合における半導体試験装置１の動作について説明する。図２は本発明の一実施形態による半導体試験装置の信号波形表示時の動作を示すフローチャートであり、図３は本発明の一実施形態による半導体試験装置で行われる動作を説明するための図である。図２に示すフローチャートは、ユーザが制御装置２０の操作部２１を操作して波形表示の指示を行うことにより開始される。動作が開始されると、まず初期設定処理が行われる（ステップＳ１１）。
【００３０】
この初期設定処理では、信号波形が表示されるウィンドウに設定される時間軸（表示部２３の画面横方向の軸）及び電圧軸（表示部２３の画面縦方向の軸）の各々の分解能の設定が行われる。具体的には、表示制御部２６の制御の下で、分解能を入力するための入力ウィンドウが表示部２３に表示され、ユーザがその入力ウィンドウに分解能を示す数値を入力することで分解能の設定が行われる。ここで、時間軸と電圧軸とで異なる分解能を設定することが可能である。尚、以下では説明を簡単にするために、信号波形が表示されるウィンドウに設定される時間軸及び電圧軸の分解能が「１０」に設定されたとする。
【００３１】
尚、初期設定処理では、表示部２３に表示させるべき時間軸の最小値及び最大値、並びに電圧軸の最小値及び最大値も併せて設定される。例えば、時間軸の最小値は各レートの開始位置に設定され、最大値は各レートの終了位置に設定される。また、電圧軸の最小値及び最大値は、ＤＵＴ３０から得られる信号Ｄ１〜Ｄｎの「Ｈ」レベルの電圧と「Ｌ」レベルの電圧とが含まれるように設定される。例えば、信号Ｄ１〜Ｄｎの「Ｌ」レベルの電圧が１［Ｖ］であって「Ｈ」レベルの電圧が４．５［Ｖ］であるとすると、電圧軸の最小値は０［Ｖ］に設定され、最大値は５［Ｖ］に設定される。電圧軸の最小値及び最大値が設定されると、これらはコンパレータ１５ｂで用いられる判定電圧値の最小値（第１比較値）及び最大値（第２比較値）としてそれぞれ設定される。
【００３２】
また、初期設定処理では、ＤＵＴ３０から出力される信号Ｄ１〜Ｄｎが入力されるテスタピンのうち、信号波形の観察対象とするテスタピンを特定する処理が行われる。ここで、テスタピンの特定はユーザが任意に行うことができる。例えば、コンパレータ１５ｂの入力端が接続されたテスタピンの全てを特定することも、これらテスタピンのうちの１つのみを特定することも可能である。尚、本実施形態では、説明を簡単にするために、コンパレータ１５ｂの入力端が接続されたテスタピンの全てが特定されたとする。
【００３３】
以上の初期設定が終了し、ユーザが制御装置２０の操作部２１を操作して試験開始指示を行うと、制御装置２０の制御部２４から試験装置１０のコントローラ１１に対して制御信号が出力され、ＤＵＴ３０に対する試験が開始される（ステップＳ１２）。ＤＵＴ３０に対する試験が開始されると、まず制御部２４の制御の下で、コントローラ１１によりコンパレータ１５ｂで用いられる判定電圧値が最小値（第１比較値）に設定される（ステップＳ１３）。尚、ＤＵＴ３０の試験開始時においては、判定部１６の判定タイミングが各レートの開始位置となるように、ストローブ信号ＳＴの発生タイミングが設定されているとする。
【００３４】
判定電圧値の設定が終了すると、試験装置１０によってＤＵＴ３０の試験が実施される（ステップＳ１４）。試験が実施されると、まずコントローラ１１からパターン発生部１２に対して制御信号が出力され、これによりパターン発生部１２から試験パターンＰ１及び期待値パターンＥ１が出力される。パターン発生部１２から出力された試験パターンＰ１はフォーマッタ１３に入力され、フォーマッタ１３においてタイミング発生部１４からのタイミング信号ＴＭによってタイミングが規定された信号が生成される。フォーマッタ１３で生成された信号は、ピンエレクトロニクス１５に設けられたドライバ１５ａに入力され、これにより試験信号Ｓ１〜Ｓｎが生成されてＤＵＴ３０に印加される。
【００３５】
試験信号Ｓ１〜ＳｎがＤＵＴ３０に印加されると、ＤＵＴ３０からは試験信号Ｓ１〜Ｓｎに応じた信号Ｄ１〜Ｄｎが出力される。これらの信号Ｄ１〜Ｄｎはコンパレータ１５ｂに入力されてステップＳ１３で設定された判定電圧値と比較される。各コンパレータ１５ｂの比較結果は判定部１６に入力され、タイミング発生部１４から出力されるストローブ信号ＳＴのタイミングで、パターン発生部１２から出力された期待値パターンＥ１を用いて生成された期待値と比較されてパス／フェイルが判定される。判定部１６で得られた各判定結果は、コントローラ１１を介して制御装置２０に出力され、制御装置２０の記憶部２５に記憶される。これにより、図３（ａ）に示す番号「１」が付された交点における試験が終了する。
【００３６】
次に、ステップＳ１１の初期設定で特定された全てのテスタピンについて、パス／フェイルの判定結果が変化する変化点が有るか否かが制御部２４によって判断される（ステップＳ１５）。ここでは、図３（ａ）に示す番号「１」が付された交点における試験結果のみが得られた段階であるため、判断結果は「ＮＯ」になる。次に、電圧軸についてのスキャンが終了したか否か、つまりコンパレータ１５ｂで用いられる判定電圧値が最大値（第２比較値）に設定されて試験が行われたか否かが制御部２４によって判断される（ステップＳ１６）。
【００３７】
ここでは、図３（ａ）に示す番号「１」が付された交点における試験結果のみが得られた段階であるため判断結果は「ＮＯ」になり、制御部２４の制御の下で、コントローラ１１によりコンパレータ１５ｂで用いられる判定電圧値が再設定される（ステップＳ１７）。具体的には、コンパレータ１５ｂで用いられる判定電圧値を、判定電圧値の最大値（第２比較値）から最小値（第１比較値）を減算した値を分解能（「１０」）で除算して得られる値（図３（ａ）に示す電圧軸の１マス分）だけ変化させた値に設定する処理が行われる。
【００３８】
コンパレータ１５ｂで用いられる判定電圧値の再設定が終了すると、試験装置１０によってＤＵＴ３０の試験が実施される（ステップＳ１４）。これにより、図３（ａ）に示す番号「２」が付された交点における試験が行われる。そして、ステップＳ１１の初期設定で特定された全てのテスタピンについて、パス／フェイルの判定結果が変化する変化点が有るか否かが制御部２４によって判断される（ステップＳ１５）。
【００３９】
具体的には、図３（ａ）に示す番号「２」が付された交点における試験で得られた試験結果と番号「１」が付された交点における試験で得られた判定結果とがテスタピン毎に比較され、全てのテスタピンについて判定結果が変化しているか否かが判断される。ここで、判定結果が変化していないテスタピンが１つでも存在する場合にはステップＳ１６の判断結果は「ＮＯ」になり、制御部２４の制御によってコンパレータ１５ｂで用いられる判定電圧値の再設定（ステップＳ１７）が行われた後に、試験装置１０によってＤＵＴ３０の試験が実施される（ステップＳ１４）。これにより、図３（ａ）に示す番号「３」が付された交点における試験が行われる。
【００４０】
いま、図３（ａ）に示す番号「３」が付された交点における試験によって得られた判定結果と先に得られた判定結果とが比較され、全てのテスタピンについて判定結果が変化している場合には、ステップＳ１５の判断結果は「ＹＥＳ」になる。すると、制御部２４の制御の下で、コントローラ１１により判定部１６の判定タイミングが再設定される（ステップＳ１８）。具体的には、判定部１６の判定タイミングが、時間軸の最大値から最小値を減算した値を分解能（「１０」）で除算して得られる値（図３（ａ）に示す時間軸の１マス分）だけ遅れるように、ストローブ信号ＳＴの発生タイミングを設定する処理が行われる。
【００４１】
判定タイミングの再設定が終了すると、制御部２４の制御の下で、コントローラ１１によりコンパレータ１５ｂで用いられる判定電圧値が最小値（第１比較値）に設定され（ステップＳ１３）、ＤＵＴに対する試験が実施される（ステップＳ１４）。つまり、図３（ａ）に示す番号「１２」が付された交点における試験が行われる。即ち、本実施形態では、電圧軸についてのスキャン（第１制御）が終了する前に全てのテスタピンについて変化点が生じた場合には、その電圧軸についてのスキャンを終了し、判定部１６における判定タイミングを所定量だけ変えて新たな電圧軸についてのスキャンを行う制御（第２制御）を行っている。
【００４２】
一方、制御部２４の制御の下で、コントローラ１１によりコンパレータ１５ｂで用いられる判定電圧値が最大値（第２比較値）に設定されて、ＤＵＴ３０に対する試験が行われると、ステップＳ１６の判断結果は「ＹＥＳ」になる。すると、時間軸についてのスキャンが終了したか否か、つまり判定部２６の判定タイミングが時間軸の最大値に設定されて試験が行われたか否かが制御部２４によって判断される（ステップＳ１９）。
【００４３】
この判断結果が「ＮＯ」である場合には、制御部２４の制御の下で、コントローラ１１により判定部１６の判定タイミングが図３（ａ）に示す時間軸の１マス分だけ遅れるように再設定されるとともに（ステップＳ１８）、判定電圧値が最小値に設定される（ステップＳ１３）。かかる設定が終了すると、ＤＵＴ３０に対する試験が行われる（ステップＳ１４）。以後、ステップＳ１９の判断結果が「ＹＥＳ」になるまで、以上説明した動作が繰り返される。
【００４４】
ステップＳ１９の判断結果が「ＹＥＳ」になると、記憶部２５に記憶された判定結果が制御部１４によって読み出されて表示制御部２６に出力され、ＤＵＴ３０から出力される信号Ｄ１〜Ｄｎの信号波形を表示部２３に表示する処理が行われる（ステップＳ２０）。図３（ｂ）は、表示部２３に表示される信号波形の一例を示す図である。図３（ｂ）において交点に付された記号「Ｐ」（丸印で囲まれた記号「Ｐ」）はその交点における試験結果がパスであることを意味し、記号「Ｆ」（丸印で囲まれた記号「Ｆ」）はその交点における試験結果がフェイルであることを意味する。
【００４５】
図３（ｂ）に示す通り、試験が行われた時間軸の分割点の各々における変化点（パスからフェイルに変化する最初の点）同士を表示制御部２６が直線で結ぶことにより、疑似波形ＷＦ１１が表示部２３に表示される。図３（ｂ）に示す通り、表示部２３に表示される疑似波形ＷＦ１１は、ＤＵＴ３０から実際に得られる信号の信号波形ＷＦ１０と似通った波形であることが分かる。尚、図３（ｂ）においては、理解を容易にするために、ＤＵＴ３０から実際に得られる信号の信号波形ＷＦ１０を図示しているが、これは表示部２３に表示されることはない。
【００４６】
また、図３（ｂ）において、交点に付された記号「×」（丸印で囲まれた記号「×」）は、その交点における試験が行われなかったことを意味する。尚、この記号「×」は信号波形ＷＦ１０と同様に、表示部２３に表示されることはない。図３（ｂ）を参照すると、時間軸の分割点の各々において、判定値がパスからフェイルに変化した以降は試験が行われておらず、大幅に試験回数が低減していることが分かる。
【００４７】
以上説明した通り、本実施形態によれば、コンパレータ１５ｂで用いられる判定電圧値の大きさを、最小値（第１比較値）から最大値（第２比較値）まで徐々に変化させつつ判定部１６の判定結果を取得する制御（第１制御）を行い、かかる制御が終了する前に取得した判定結果が変化した場合には、判定部１６における判定のタイミングを所定量だけ変化させてから第１制御を新たに開始する制御（第２制御）を行っている。このため、ユーザの負担を増大させることなしにユーザの待ち時間を短縮することができ、効率的に信号波形を観察することができる。
【００４８】
以上、本発明の一実施形態による半導体試験装置及び半導体試験方法について説明したが、本発明は上述した実施形態に制限されることなく、本発明の範囲内で自由に変更が可能である。例えば、上記実施形態では、コンパレータ１５ｂで用いられる判定電圧値の大きさを、最小値から最大値まで徐々に変化させつつ判定部１６の判定結果を取得していた。しかしながら、逆に最大値から最小値まで徐々に変化させつつ判定部１６の判定結果を取得しても良い。また、判定部１６における判定タイミングの変化のさせ方も、上述した実施形態の変化のさせ方とは逆の変化のさせ方（レートの終了位置から開始位置に向かう変化のさせ方）であっても良い。
【符号の説明】
【００４９】
１            半導体試験装置
１５ｂ        コンパレータ
１６          判定部
２３          表示部
２４          制御部
２６          表示制御部
３０          ＤＵＴ
Ｄ１〜Ｄｎ    信号
Ｓ１〜Ｓｎ    試験信号
【図１】
2010169437.tif 000003
【図２】
2010169437.tif 000004
【図３】
2010169437.tif 000005
【図４】
2010169437.tif 000006