(57)【要約】【課題】ＣＰＵモジュールと各Ｉ／Ｏモジュールとの接続におけるオーバーヘッドをなくすこと。【解決手段】本制御システムは、各Ｉ／Ｏモジュール２−４を個別に所定時間だけＣＰＵモジュール１に順次に切り換え接続すると共にこの切り換え接続動作を周期的に繰り返すセレクタ６を備え、ＣＰＵモジュール１は各Ｉ／Ｏモジュール２−４にセレクタ６で個別接続されて該Ｉ／Ｏモジュール２−４との間で信号の入出力を行う。【選択図】図１
2010134590.tif 000002
【特許請求の範囲】
【請求項１】
各Ｉ／ＯモジュールとＣＰＵモジュールとの間に、各Ｉ／Ｏモジュールを個別に所定時間だけＣＰＵモジュールに順次に切り換え接続すると共にこの切り換え接続動作を周期的に繰り返すセレクタを備え、ＣＰＵモジュールは各Ｉ／Ｏモジュールにセレクタで個別接続されて該Ｉ／Ｏモジュールとの間で信号の入出力を行う、ことを特徴とするプログラマブルコントローラ。
【請求項２】
上記セレクタをＣＰＵモジュールに内蔵した、ことを特徴とする請求項１に記載のプログラマブルコントローラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御プログラムに従いＩ／Ｏモジュールを制御するプログラマブルコントローラに関するものである。
【背景技術】
【０００２】
図４を参照して従来のプログラマブルコントローラには、ＣＰＵモジュール１と所定数のＩ／Ｏモジュール２−４とがＰＬＣバス５に並列接続され、ＣＰＵモジュール１は例えばＩ／Ｏモジュール３に信号の入出力を行うときはこれらＩ／Ｏモジュール２−４の中から該Ｉ／Ｏモジュール３をセレクトして信号の入出力を行う必要がある。ここでＩ／Ｏモジュール２−４は、例えばＤＣ出力、ＡＣ入力、リレー出力、モータ出力、カウンタ入力、等のモジュールである。
【０００３】
従来のプログラマブルコントローラでは、ＣＰＵモジュール１がシーケンスプログラムの実行に伴い、各Ｉ／Ｏモジュール２−４の中から特定のＩ／Ｏモジュールを順次、セレクトすることについて、オーバーヘッドが大きいという課題があった。
【特許文献１】特開平１１−０８５２２７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明においては、ＣＰＵモジュールが特定のＩ／Ｏモジュールと接続する際にその特定のＩ／Ｏモジュールを各Ｉ／Ｏモジュールの中からセレクトする必要をなくし、上記セレクトに対してのオーバーヘッドを解消することである。
【課題を解決するための手段】
【０００５】
本発明にかかるプログラマブルコントローラは、各Ｉ／ＯモジュールとＣＰＵモジュールとの間に、各Ｉ／Ｏモジュールを個別に所定時間だけＣＰＵモジュールに順次に切り換え接続すると共にこの切り換え接続動作を周期的に繰り返すセレクタを備え、ＣＰＵモジュールは各Ｉ／Ｏモジュールにセレクタで個別接続されて該Ｉ／Ｏモジュールとの間で信号の入出力を行うことを特徴とするものである。
【０００６】
好ましくは、上記セレクタをＣＰＵモジュールに内蔵する。
【発明の効果】
【０００７】
本発明によれば、各Ｉ／ＯモジュールをＣＰＵモジュールに対してセレクタで１対１の関係で所定の時間切り換え接続することを周期的に繰り返すようにしたので、ＣＰＵモジュールを複数のＩ／Ｏモジュールの中から特定のＩ／Ｏモジュールに自動的にセレクトされ、セレクトに対してのオーバーヘッドが解消される。
【発明を実施するための最良の形態】
【０００８】
以下、添付した図面を参照して、本発明の実施の形態に係るプログラマブルコントローラを説明する。図１は、実施の形態のプログラマブルコントローラを示す。図１を参照して、実施の形態のプログラマブルコントローラは、所定数のＩ／Ｏモジュール２−４と、制御プログラムに従いこれらＩ／Ｏモジュール２−４に信号の入出力を制御するＣＰＵモジュール１とを備える。
【０００９】
そして、実施の形態では、ＣＰＵモジュール１と各Ｉ／Ｏモジュール２−４との間にセレクタ６を設けている。
【００１０】
セレクタ６はＣＰＵモジュール１にＰＬＣバス５ａを介して接続された可動接点６ａと、Ｉ／Ｏモジュール２−４それぞれにＰＬＣバス５ｂ−５ｄを介して接続された個別接点６ｂ−６ｄとを備える。そして、この可動接点６ａは、個別接点６ｂ−６ｄに個別に所定時間接続されると次の個別接点６ｂ−６ｄとの接続に切り換わるもので、これを周期的に繰り返すようになっている。この可動接点６ａの制御切り換え動作の制御はＣＰＵモジュール１により行うことができる。
【００１１】
図２を参照して可動接点６ａは、個別接点６ｂに時刻ｔ０−ｔ１で一定時間Ｔ０の間、接続されることで、ＣＰＵモジュール１は第１Ｉ／Ｏモジュール２に個別対応して接続される。同様に、可動接点６ａは、個別接点６ｃに時刻ｔ１−ｔ２で一定時間Ｔ０の間、接続されることで、ＣＰＵモジュール１は第２Ｉ／Ｏモジュール３に個別対応して接続される。同様に、可動接点６ａは、個別接点６ｄに時刻ｔ２−ｔ３で一定時間Ｔ０の間、接続されることで、ＣＰＵモジュール１は第３Ｉ／Ｏモジュール４に個別対応して接続される。こうした接続を周期Ｔ１で繰り返して行うことで、ＣＰＵモジュール１は、各Ｉ／Ｏモジュール２−４に一定時間切り換え接続されると共にこの接続を一定周期で繰り返すようになっている。
【００１２】
したがって、ＣＰＵモジュール１は、例えば第２Ｉ／Ｏモジュール３に接続するのに、各Ｉ／Ｏモジュール２−４の中から第２Ｉ／Ｏモジュール３をセレクトする必要はなく、上記例ではセレクタ６により１周期Ｔ１ごとに、一定時間Ｔ０の間、第２Ｉ／Ｏモジュール３に接続され、この一定時間Ｔ０の間、信号の入出力を行うことができる。
【００１３】
なお、ＣＰＵモジュール１は、シーケンスプログラムを実行するが、この実行に際して、各Ｉ／Ｏモジュール２−４を図２で示すタイミングで切り換え接続すると共に、シーケンスプログラムを接続期間Ｔ０に合わせて実行するようになっている。
【００１４】
なお、セレクタ６は、図３で示すようにＣＰＵモジュール内部に設けることができる。図３において、ＣＰＵモジュール１は、ＣＰＵ１ａ、メモリ１ｂ、セレクタ１ｃを備える。ＣＰＵ１ａは、シーケンスプログラムに従い、各種演算を実行する。メモリ１ｂにはシステムプログラム、シーケンスプログラム、ならびに、各Ｉ／Ｏモジュール２−４を選択するためのセレクタプログラムが格納される。なお、ワークメモリ等の図示を略している。ＣＰＵモジュール１は、セレクタ１ｃを内蔵する。ＣＰＵ１ａは、セレクタプログラムに従い、セレクタ１ｃを制御して、ＣＰＵ１ａを図２で示すタイミングで第１−第３Ｉ／Ｏモジュール２−４に切り換え接続するものである。
【００１５】
以上説明したように本実施の形態では、各Ｉ／Ｏモジュール２−４をＣＰＵモジュール１に対してセレクタ６で１対１の関係で所定の時間切り換え接続することを周期的に繰り返すようにしたので、ＣＰＵモジュール１を複数のＩ／Ｏモジュールの中から特定のＩ／Ｏモジュールが自動的にセレクトされ、セレクトに対してのオーバーヘッドが軽減される。
【図面の簡単な説明】
【００１６】
【図１】図１は本発明の実施の形態に係る制御システムの概略構成を示す図である。
【図２】図２は図１の制御システムにおける動作タイミングを示す図である。
【図３】図３は本発明の他の実施の形態に係る制御システムの概略構成を示す図である。
【図４】図４は従来の制御システムの概略構成を示す図である。
【符号の説明】
【００１７】
１  ＣＰＵモジュール
２−４  Ｉ／Ｏモジュール
６  セレクタ
【図１】
2010134590.tif 000003
【図２】
2010134590.tif 000004
【図３】
2010134590.tif 000005
【図４】
2010134590.tif 000006