(57)【要約】      （修正有）【課題】複数の端子の加工形状を均一化できるようにした半導体装置の製造方法、基板の製造方法及び基板を提供する。【解決手段】第１の面に、第１の領域と、第１の領域と第１の面の輪郭との間にある第２の領域と、を有する金属板２１を第１の面側から部分的にエッチングすることにより、第１の面の第１の領域に、第１の方向に沿って複数の第１の列を成すと共に、第１の方向と平面視で交差する第２の方向に沿って複数の第２の列を成すように配置された複数の端子２７を形成する工程、を含み、この工程では、第１の面の第２の領域であって、第１の列の端部に位置する端子から第１の方向に沿って第１の距離だけ離れた第１の位置に第１の凸部を形成し、第１の距離は、第１の列内で隣り合う端子間の距離に等しく、第１の凸部は、平面視で、端子をその外周の一部を含むように複数の部分に分割したうちの第１の部分と同じ形で同じ大きさを有する。【選択図】図９
2010283147.tif 000002
【特許請求の範囲】
【請求項１】
第１の面に、第１の領域と、前記第１の領域と前記第１の面の輪郭との間にある第２の領域と、を有する金属板を用意する工程と、
前記金属板を前記第１の面側から部分的にエッチングすることにより、前記第１の面の前記第１の領域に、第１の方向に沿って複数の第１の列を成すと共に、前記第１の方向と平面視で交差する第２の方向に沿って複数の第２の列を成すように配置された複数の端子を形成する工程と、
前記第１の領域に形成された前記複数の端子のうちの第１の端子上に半導体素子を搭載する工程と、
前記半導体素子と前記複数の端子のうちの第２の端子とを電気的に接続する工程と、
前記半導体素子と前記第２の端子とが電気的に接続された後で、前記金属板の前記第１の面上に樹脂を設けることにより、前記複数の端子の少なくとも一部と前記半導体素子とを前記樹脂を用いて封止する工程と、
前記第１の領域と前記第２の領域との境界部分に沿って前記樹脂を切断する工程と、を含み、
前記複数の端子を形成する工程では、前記第１の面の前記第２の領域であって、前記複数の端子のうち、前記第１の列の端部に位置する前記端子から前記第１の方向に沿って第１の距離だけ離れた第１の位置に第１の凸部を形成し、
前記第１の距離は、前記第１の列に沿って隣り合う前記端子間の距離に等しく、
前記第１の凸部は、平面視で、前記端子を前記端子の外周の一部を含むように複数の部分に分割したうちの第１の部分と同じ形で同じ大きさを有する、ことを特徴とする半導体装置の製造方法。
【請求項２】
前記複数の端子を形成する工程では、前記第１の面の前記第２の領域であって、前記第２の列の端部に位置する前記端子から前記第２の方向に沿って第２の距離だけ離れた第２の位置に第２の凸部を形成し、
前記第２の距離は、前記第２の列内で隣り合う前記端子間の距離に等しく、
前記第２の凸部は、平面視で、前記端子を前記端子の外周の一部を含むように複数の部分に分割したうちの第２の部分と同じ形で同じ大きさを有する、ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記複数の端子は全て同じ形で同じ大きさを有することを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記複数の端子の平面視による形状は正円形であり、
前記第１の部分の平面視による形状と、前記第２の部分の平面視による形状はそれぞれ、前記正円形を２つに等分割した半円形の形を有し、
前記複数の端子を形成する工程では、前記半円形の曲線が前記第１の領域に面するように、前記第１の凸部と前記第２の凸部とをそれぞれ形成することを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記複数の端子を形成する工程は、
前記金属板の前記第１の面上に第１の金属層を部分的に形成する工程と、
前記第１の金属層をマスクに前記金属板をウェットエッチングする工程と、を含むことを特徴とする請求項２から請求項４の何れか一項に記載の半導体装置の製造方法。
【請求項６】
前記複数の端子を形成する工程は、
前記金属板の前記第１の面上に第１のレジスト膜を部分的に形成する工程と、
前記第１のレジスト膜をマスクに前記金属板をウェットエッチングして凹部を形成する工程と、
前記凹部を形成した後で、前記第１のレジスト膜を除去する工程と、
前記第１のレジスト膜を除去した後で、前記凹部の内側に第２のレジスト膜を形成する工程と、
前記第２のレジスト膜から露出している前記金属板の前記第１の面上に第１の金属層を形成する工程と、
前記第１の金属層が形成された後で、前記第２のレジスト膜を除去する工程と、を含むことを特徴とする請求項２から請求項４の何れか一項に記載の半導体装置の製造方法。
【請求項７】
半導体素子を取り付けるための基板の製造方法であって、
第１の面に、第１の領域と、前記第１の領域と前記第１の面の輪郭との間にある第２の領域と、を有する金属板を用意する工程と、
前記金属板を前記第１の面側から部分的にエッチングすることにより、前記第１の面の前記第１の領域に、第１の方向に沿って複数の第１の列を成すと共に、前記第１の方向と平面視で交差する第２の方向に沿って複数の第２の列を成すように配置された複数の端子を形成する工程と、を含み、
前記複数の端子を形成する工程では、前記第１の面の前記第２の領域であって、前記第１の列の端部に位置する前記端子から前記第１の方向に沿って第１の距離だけ離れた第１の位置に第１の凸部を形成し、
前記第１の距離は、前記第１の列内で隣り合う前記端子間の距離に等しく、
前記第１の凸部は、平面視で、前記端子を前記端子の外周の一部を含むように複数の部分に分割したうちの第１の部分と同じ形で同じ大きさを有する、ことを特徴とする基板の製造方法。
【請求項８】
半導体素子を取り付けるための基板であって、
第１の面に、第１の領域と、前記第１の領域と前記第１の面の輪郭との間にある第２の領域と、を有し、
前記第１の面の前記第１の領域に、第１の方向に沿って複数の第１の列を成すと共に、前記第１の方向と平面視で交差する第２の方向に沿って複数の第２の列を成すように配置された複数の端子と、
前記第１の面の前記第２の領域であって、前記第１の列の端部に位置する前記端子から前記第１の方向に沿って第１の距離だけ離れた第１の位置に形成された第１の凸部と、を有し、
前記第１の距離は、前記第１の列内で隣り合う前記端子間の距離に等しく、
前記第１の凸部は、平面視で、前記端子を前記端子の外周の一部を含むように複数の部分に分割したうちの第１の部分と同じ形で同じ大きさを有する、ことを特徴とする基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法、基板の製造方法及び基板に関するものである。
【背景技術】
【０００２】
この種の従来技術としては、例えば特許文献１、２に開示されたものがある。即ち、特許文献１、２には、ＩＣ素子を固定してそのパッド端子を外部に引き出すために使用される基板が開示されている。この基板は、平面視で縦方向及び横方向に並んだ複数本のポストと、複数本のポストを表面から裏面に至る間の一部分で互いに連結する連結部と、を備える。ここで、複数本のポストは、その全てが同一の形状で、且つ、同一の大きさとなるように形成されている。このため、複数本のポストをＩＣ素子を搭載するためのダイパッドとして、又は、ＩＣ素子の外部端子として利用することができる。任意に設定されるＩＣ固定領域の形状及び大きさに応じて、複数本のポストをダイパッド又は外部端子として使い分けることができるため、汎用性が高い。以下に、このような基板を用いた半導体装置の製造方法を説明する。
【０００３】
図１９は、従来例に係る半導体装置の製造方法を示す断面図である。
図１９（ａ）に示すように、複数の端子９１が一定の間隔で並んだリードフレーム９０を用意し、このリードフレーム９０の端子９１上にＩＣ素子９２を取り付ける。次に、このＩＣ素子９２と隣接する端子９１とを例えば金線等の線材９３を用いて電気的に接続する。そして、図１９（ｂ）に示すように、端子９１上に取り付けられたＩＣ素子９２及び線材９３をモールド樹脂等の樹脂９４を用いて封止する。その後、図１９（ｃ）に示すように、リードフレーム９０の裏側をハーフエッチ処理し、隣り合う端子９１の間をそれぞれ分離する（即ち、裏面貫通エッチング工程）。次に、所定の間隔で、リードフレーム及び樹脂９４をダイシングする。これにより、図１９（ｄ）に示すように、個々にパッケージ化された半導体装置９５を完成させる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−５５０１５号公報
【特許文献２】特開２００９−５５０１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
図２０（ａ）〜（ｃ）は、従来例に係るリードフレーム９０の構成例を示す図であり、図２０（ａ）は平面図、図２０（ｂ）は図２０（ａ）の破線で囲まれた範囲を拡大した平面図、図２０（ｃ）は図２０（ｂ）の断面図である。
従来の技術では、図２０（ａ）〜（ｃ）に示すように、リードフレーム９０の製品有効エリアと無効エリアの境界部分９６は平面視で直線状に設計されており、製品有効エリアに配置された複数の端子９１のうちの、外周の近傍に配置された端子（即ち、外周近傍の端子）９１ａと無効エリアとの間の距離Ｌ´２は、端子間の距離Ｌ´１よりも大きかった。このため、端子９１の形成工程や裏面貫通エッチング工程では、製品有効エリアの内側に配置された端子（即ち、内側端子）９１ｂと比べて、外周近傍の端子９１ａは無効エリアの側から過度にエッチングされてしまい、端子９１の加工形状がばらついてしまう、という課題があった。
そこで、この発明はこのような事情に鑑みてなされたものであって、複数の端子の加工形状を均一化できるようにした半導体装置の製造方法、基板の製造方法及び基板の提供を目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明の一態様に係る半導体装置の製造方法は、第１の面に、第１の領域と、前記第１の領域と前記第１の面の輪郭との間にある第２の領域と、を有する金属板を用意する工程と、前記金属板を前記第１の面側から部分的にエッチングすることにより、前記第１の面の前記第１の領域に、第１の方向に沿って複数の第１の列を成すと共に、前記第１の方向と平面視で交差する第２の方向に沿って複数の第２の列を成すように配置された複数の端子を形成する工程と、前記第１の領域に形成された前記複数の端子のうちの第１の端子上に半導体素子を搭載する工程と、前記半導体素子と前記複数の端子のうちの第２の端子とを電気的に接続する工程と、前記半導体素子と前記第２の端子とが電気的に接続された後で、前記金属板の前記第１の面上に樹脂を設けることにより、前記複数の端子の少なくとも一部と前記半導体素子とを前記樹脂を用いて封止する工程と、前記第１の領域と前記第２の領域との境界部分に沿って前記樹脂を切断する工程と、を含み、前記複数の端子を形成する工程では、前記第１の面の前記第２の領域であって、前記複数の端子のうち、前記第１の列の端部に位置する前記端子から前記第１の方向に沿って第１の距離だけ離れた第１の位置に第１の凸部を形成し、前記第１の距離は、前記第１の列に沿って隣り合う前記端子間の距離に等しく、前記第１の凸部は、平面視で、前記端子を前記端子の外周の一部を含むように複数の部分に分割したうちの第１の部分と同じ形で同じ大きさを有する、ことを特徴とする。
【０００７】
このような方法であれば、第１の凸部により、第１の列の端部に位置する端子（即ち、外周近傍の端子）と、端部以外に位置する端子（即ち、内側の端子）との間で、エッチングパターンの疎密の差を小さくすることができる。従って、複数の端子を形成する際に、外周端部の端子へのエッチング材料（例えば、ウェットエッチングの場合はエッチング液であり、ドライエッチングの場合はエッチングガス）の供給を、内側の端子への供給と同じ状態に近づけることでき、外周近傍の端子が過度にエッチングされることを抑制することができる。これにより、複数の端子の加工形状を均一化することができる。
【０００８】
また、上記の半導体装置の製造方法において、前記複数の端子を形成する工程では、前記第１の面の前記第２の領域であって、前記第２の列の端部に位置する前記端子から前記第２の方向に沿って第２の距離だけ離れた第２の位置に第２の凸部を形成し、前記第２の距離は、前記第２の列内で隣り合う前記端子間の距離に等しく、前記第２の凸部は、平面視で、前記端子を前記端子の外周の一部を含むように複数の部分に分割したうちの第２の部分と同じ形で同じ大きさを有する、ことを特徴としても良い。
【０００９】
このような方法であれば、第２の凸部により、第２の列の端部に位置する端子（即ち、外周近傍の端子）と、内側の端子との間で、エッチングパターンの疎密の差を小さくすることができる。従って、より広い範囲で、外周近傍の端子が過度にエッチングされることを抑制することができるので、複数の端子の加工形状をさらに均一化することができる。
また、上記の半導体装置の製造方法において、前記複数の端子は全て同じ形で同じ大きさを有することを特徴としても良い。
【００１０】
また、上記の半導体装置の製造方法において、前記複数の端子の平面視による形状は正円形であり、前記第１の部分の平面視による形状と、前記第２の部分の平面視による形状はそれぞれ、前記正円形を２つに等分割した半円形の形を有し、前記複数の端子を形成する工程では、前記半円形の曲線が前記第１の領域に面するように、前記第１の凸部と前記第２の凸部とをそれぞれ形成することを特徴としても良い。このような方法であれば、平面視による形状（即ち、平面形状）が正円形である複数の端子が形成された第１の領域の周囲に、平面形状が半円形である複数の凸部を形成し、これらの凸部によってエッチングパターンの疎密の差を小さくすることができる。
【００１１】
また、上記の半導体装置の製造方法において、前記複数の端子を形成する工程は、前記金属板の前記第１の面上に第１の金属層を部分的に形成する工程と、前記第１の金属層をマスクに前記金属板をウェットエッチングする工程と、を含むことを特徴としても良い。
このような方法であれば、例えば、複数の端子と、第１の凸部と、第２の凸部とをウェットエッチングにより同時に形成することができる。また、複数の端子と、第１の凸部と、第２の凸部とを形成した後は、この第１の金属層を第１の面にそのまま残しておくことができ、その場合は、この第１の金属層を、半導体素子と第２の端子とを電気的に接合するためのメッキ層として使用することができる。例えば、金線等の線材又はバンプ等の電極と、端子との間にメッキ層を介在させることにより、当該間の接触抵抗を低減したり、密着性を向上させたりすることができる。
【００１２】
また、上記の半導体装置の製造方法において、前記複数の端子を形成する工程は、前記金属板の前記第１の面上に第１のレジスト膜を部分的に形成する工程と、前記第１のレジスト膜をマスクに前記金属板をウェットエッチングして凹部を形成する工程と、前記凹部を形成した後で、前記第１のレジスト膜を除去する工程と、前記第１のレジスト膜を除去した後で、前記凹部の内側に第２のレジスト膜を形成する工程と、前記第２のレジスト膜から露出している前記金属板の前記第１の面上に第１の金属層を形成する工程と、前記第１の金属層が形成された後で、前記第２のレジスト膜を除去する工程と、を含むことを特徴としても良い。
【００１３】
このような方法であれば、例えば、複数の端子と、第１の凸部と、第２の凸部とをウェットエッチングにより同時に形成することができる。また、複数の端子の第１の面と、前記第１の凸部の第１の面と、前記第２の凸部の第２の面にそれぞれ第１の金属層を形成することができる。そして、この第１の金属層を半導体素子と第２の端子とを電気的に接合するためのメッキ層として使用することができる。
【００１４】
本発明の別の態様に係る基板の製造方法は、半導体素子を取り付けるための基板の製造方法であって、第１の面に、第１の領域と、前記第１の領域と前記第１の面の輪郭との間にある第２の領域と、を有する金属板を用意する工程と、前記金属板を前記第１の面側から部分的にエッチングすることにより、前記第１の面の前記第１の領域に、第１の方向に沿って複数の第１の列を成すと共に、前記第１の方向と平面視で交差する第２の方向に沿って複数の第２の列を成すように配置された複数の端子を形成する工程と、を含み、前記複数の端子を形成する工程では、前記第１の面の前記第２の領域であって、前記第１の列の端部に位置する前記端子から前記第１の方向に沿って第１の距離だけ離れた第１の位置に第１の凸部を形成し、前記第１の距離は、前記第１の列内で隣り合う前記端子間の距離に等しく、前記第１の凸部は、平面視で、前記端子を前記端子の外周の一部を含むように複数の部分に分割したうちの第１の部分と同じ形で同じ大きさを有する、ことを特徴とする。
【００１５】
このような方法であれば、第１の凸部により、外周近傍の端子と内側の端子との間で、エッチングパターンの疎密の差を小さくすることができる。これにより、外周近傍の端子が過度にエッチングされることを抑制することができるので、複数の端子の加工形状を均一化することができる。
本発明のさらに別の態様に係る基板は、半導体素子を取り付けるための基板であって、第１の面に、第１の領域と、前記第１の領域と前記第１の面の輪郭との間にある第２の領域と、を有し、前記第１の面の前記第１の領域に、第１の方向に沿って複数の第１の列を成すと共に、前記第１の方向と平面視で交差する第２の方向に沿って複数の第２の列を成すように配置された複数の端子と、前記第１の面の前記第２の領域であって、前記第１の列の端部に位置する前記端子から前記第１の方向に沿って第１の距離だけ離れた第１の位置に形成された第１の凸部と、を有し、前記第１の距離は、前記第１の列内で隣り合う前記端子間の距離に等しく、前記第１の凸部は、平面視で、前記端子を前記端子の外周の一部を含むように複数の部分に分割したうちの第１の部分と同じ形で同じ大きさを有する、ことを特徴とする。このような構成であれば、複数の端子の加工形状が均一化された基板を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１実施形態に係るリードフレームの製造方法を示す図。
【図２】本発明の第１実施形態に係るリードフレームの製造方法を示す図。
【図３】本発明の第１実施形態に係るリードフレームの製造方法を示す図。
【図４】本発明の第１実施形態に係るリードフレームの製造方法を示す図。
【図５】本発明の第１実施形態に係るリードフレームの製造方法を示す図。
【図６】本発明の第１実施形態に係るリードフレームの製造方法を示す図。
【図７】本発明の第１実施形態に係るリードフレームの製造方法を示す図。
【図８】本発明の第１実施形態に係るリードフレームの製造方法を示す図。
【図９】本発明の第１実施形態に係るリードフレームの構成例を示す図。
【図１０】本発明の第１実施形態に係る半導体装置の製造方法を示す図。
【図１１】本発明の第１実施形態に係る半導体装置の製造方法を示す図。
【図１２】本発明の第１実施形態に係る半導体装置の製造方法を示す図。
【図１３】本発明の第１実施形態に係る半導体装置の製造方法を示す図。
【図１４】本発明の第２実施形態に係る半導体装置の構成例を示す図。
【図１５】本発明の第２実施形態に係る半導体装置の構成例を示す図。
【図１６】本発明の第２実施形態に係る半導体装置の構成例を示す図。
【図１７】本発明の第２実施形態に係る半導体装置の構成例を示す図。
【図１８】本発明の他の実施形態に係るリードフレームの構成例を示す図。
【図１９】従来例に係る半導体装置の製造方法を示す図。
【図２０】従来例に係るリードフレームの構成例とその課題を示す図。
【発明を実施するための形態】
【００１７】
以下、本発明の実施の形態について図面を参照しながら説明する。なお、以下に説明する各図において、同一の構成を有する部分には同一の符号を付し、その重複する説明は省略する。
（１）第１実施形態
この第１実施形態では、まず始めにリードフレームの製造方法とその構成例について説明し、次に、このリードフレームを用いた半導体装置の製造方法について説明する。
（リードフレームの製造方法、構成例）
図１（ａ）〜図８（ｂ）は、本発明の第１実施形態に係るリードフレームの製造方法を示す図であり、各図の（ａ）は平面図、各図の（ｂ）は断面図である。
【００１８】
図１（ａ）及び（ｂ）に示すように、まず始めに、リードフレーム（即ち、基板）１０の母材として金属板２１を用意する。ここで、金属板２１としては、例えば銅（Ｃｕ）材が好適であり、その厚みは例えば０．１０ｍｍから０．３０ｍｍの範囲内である。次に、この金属板２１に含まれる表面（即ち、第１の面）２２と、表面２２とは反対側を向いた裏面（即ち、第２の面）２３とに、それぞれレジスト膜２４を塗布する。
【００１９】
次に、図２（ａ）及び（ｂ）に示すように、金属板２１の表面２２に塗布されたレジスト膜２４を露光し、現像して（即ち、パターニングして）、レジストパターン２４ａを形成する。これにより、レジストパターン２４ａ下から表面２２を露出させる。ここでは、後の工程でメッキ層２５を形成する部分を露出させ、メッキ層２５を形成しない部分を覆う形状に、レジストパターン２４ａを形成する。次に、図３（ａ）及び（ｂ）に示すように、レジストパターン２４ａ下から露出している表面２２上にのみメッキ層２５ａ、２５ｂを形成する。次に、図４（ａ）及び（ｂ）に示すように、表面２２上からレジストパターン２４ａを除去する。
【００２０】
これにより、リードフレームの製品有効エリア（即ち、第１の領域）にはメッキ層２５ａが形成される。また、この製品有効エリアと金属板２１の輪郭との間にある無効エリア（即ち、第２の領域）にはメッキ層２５ｂが形成される。なお、製品有効エリアとは、このリードフレームに半導体素子を実装し、樹脂封止し、ダイシングして半導体装置を完成させた後も、製品として残る領域のことである。また、無効エリアとは、ダイシングにより製品有効エリアから切り離される部分であり、半導体装置を完成させたときには製品として残っていない領域のことである。即ち、製品有効エリアとは、完成後の半導体装置の樹脂パッケージに含まれる領域のことである。また、無効エリアとは、完成後の半導体装置の樹脂パッケージに含まれない領域のことである。
【００２１】
図４（ａ）に示すように、メッキ層２５ａの平面視による形状（即ち、平面形状）は、例えば正円形である。また、メッキ層２５ｂの平面形状は、例えば金属板２１の外周に沿って設けられた枠形と、この枠体から製品有効エリアの側に張り出している半円形とを組み合わせた形である。さらに、メッキ層２５ｂの平面形状は、この枠体から製品有効エリアの角部に張り出している扇形を有していてもよい。このメッキ層２５ｂの半円形の部分は、平面視で、メッキ層２５ａをその中心を通る直線で半分に等分割したうちの一方と同じ形で、同じ大きさを有する。即ち、このメッキ層２５ｂの半円形の部分は、メッキ層２５ａをその外周の半分を含むように２つに等分割したうちの一方と同じ形で同じ大きさを有する。また、このメッキ層２５ｂの扇形の部分は、平面視で、メッキ層２５ａをその中心を通り、互いに直交する２つの直線で４分割したうちの一部と同じ形で、同じ大きさを有する。即ち、このメッキ層２５ｂの扇形の部分は、メッキ層２５ａをその外周の四分の一を含むように４つに等分割したうちの一部と同じ形で同じ大きさを有する。
【００２２】
メッキ層２５ａ及びメッキ層２５ｂとしては、銀（Ａｇ）、ニッケル（Ｎｉ）、金（Ａｕ）、パラジウム（Ｐｄ）層のいずれかの単層で形成されてもよいし、これらを適宜積層させた複数層で形成されてもよい。例えば、ニッケル（Ｎｉ）層、パラジウム（Ｐｄ）層、金（Ａｕ）層からなる複数の層でメッキ層２５が形成されてもよい。なお、金属板２１の表面２２上にメッキ層２５ａ、２５ｂを形成する際、電解メッキを用いて形成してもよい。また、メッキ層２５ａ、２５ｂを形成する際には、例えば「電着」による方法を用いることができる。なお、「電着」とは、電気分解によって電極表面（ここでは、表面２２）に物質が付着して生成することを指す。
【００２３】
金属板２１の表面２２上からレジストパターン２４ａを除去した後、図５（ａ）及び（ｂ）に示すように、メッキ層２５ａ、２５ｂをマスクにして、金属板２１の表面２２を例えばウェットエッチングする。これにより、金属板２１の表面２２に凹部２６が形成される。ここで、凹部２６は金属板２１を貫通しない程度の深さに形成する。即ち、ハーフエッチングである。このハーフエッチングにおけるエッチング深さは、例えば、金属板２１の厚みの１／１０以上、１／２以下とすることが好ましい。例えば、Ｃｕ材の厚みが０．１０ｍｍであった場合には、Ｃｕ材の表面から０．０１ｍｍ〜０．０５ｍｍ程度をエッチング深さとするが好ましい。
【００２４】
また、図５（ａ）及び（ｂ）に示すように、このハーフエッチング工程では、製品有効エリアに複数の端子２７が形成されると共に、無効エリアに外周縁部２８が形成される。つまり、メッキ層２５ａ、２５ｂに覆われていて、凹部２６が形成されなかった部分が複数の端子２７又は外周縁部２８となる。
ここで、複数の端子２７及び外周縁部２８は、メッキ層２５ａ、２５ｂをマスクに形成されるため、端子２７はメッキ層２５ａの平面形状と同じ形に形成され、例えば正円形に形成される。また、これらの端子２７は、全て同一の正円形で、同一の大きさに形成される。さらに、無効エリアに形成された外周縁部２８の平面形状も、メッキ層２５ｂの平面形状と同じある。外周縁部２８は、例えば、有効製品エリアを囲むように形成された枠形の凸部（以下、枠部ともいう。）２８ａと、この枠部２８ａから製品有効エリアの側に向けて設けられた半円形の凸部（即ち、第１の凸部、第２の凸部）２８ｂと、扇形の凸部２８ｃを有する。
【００２５】
この半円形の凸部（以下、半円部ともいう。）２８ｂと、端子２７との位置関係について説明する。図５（ａ）に示すように、この例では、複数の端子２７は平面視で縦方向（即ち、第１の方向）に複数の列（即ち、第１の列）、横方向（即ち、第２の方向）に複数の行（即ち、第２の列）をそれぞれ成すように並んでいる。また、各列において端子２７は等間隔に配置されており、各行においても端子２７は等間隔に配置されており、各列における端子２７間の距離（即ち、第１の距離）と、各行における端子２７間の距離（即ち、第２の距離）は同じ値Ｌ１となっている。
【００２６】
さらに、半円部２８ｂと外周近傍の端子２７との間の距離Ｌ２は、端子２７間の距離Ｌ１とほぼ同じ値となっている（即ち、Ｌ２≒Ｌ１）。このため、このウェットエッチング工程では、有効製品エリアの外周近傍の端子２７と、外周近傍ではない位置（即ち、内側の位置）にある端子２７との間で、エッチングパターンの疎密の差を小さくすることができ、外周近傍の端子２７へのエッチング液の供給を、内側の端子２７への供給と同じ状態に近づけることできる。
【００２７】
このようなエッチング工程の後で、図６（ａ）及び（ｂ）に示すように、金属板２１の裏面２３に予め塗布しておいたレジスト膜２４をパターニングして、レジストパターン２４ｂを形成する。これにより、レジストパターン２４ｂ下から金属板２１の裏面２３を露出させる。なお、図６（ｂ）、図７（ｂ）、図８（ｂ）では、説明の便宜上から、金属板２１の裏面２３を上側にし、表面２２を下側にして示している（つまり、上下逆さまにして図示している）。また、図６（ａ）、図７（ａ）、図８（ａ）は、金属板２１を裏面２３側から見たときの状態を示している。
【００２８】
次に、図７（ａ）及び（ｂ）に示すように、レジストパターン２４ｂ下から露出している金属板２１の裏面２３にメッキ層３１ａ、３１ｂを形成する。その後、図８（ａ）及び（ｂ）に示すように、金属板２１の裏面２３に残存するレジストパターン２４ｂを裏面２３上から除去する。図８（ａ）と、前に説明した図４（ａ）とを比較して分かるように、メッキ層３１ａ、３１ｂは、金属板２１の表面２２に既に形成されているメッキ層２５ａ、２５ｂと同じ形で、同間隔、同程度の大きさに形成する。これにより、図８（ａ）及び（ｂ）に示すように、複数の端子２７の裏面２３側はメッキ層３１ａで覆われ、外周縁部２８の裏面２３側はメッキ層３１ｂで覆われる。このようにして、リードフレーム１０を完成させる。
【００２９】
なお、このようなメッキ層３１ａ、３１ｂの形成は、上述のメッキ層２５ａ、２５ｂと同様に、メッキ処理剤や電着等の方法で行って良い。また、図示しないが、例えばメッキ層３１ａ、３１ｂを形成する際は、金属板２１の裏面２３にレジスト膜を形成して、裏面２３にメッキ層が形成されないようにしても良い。この図示しないレジスト膜は、例えばメッキ層３１ａ、３１ｂを形成した後で、レジストパターン２４ｂと同様に金属板２１から取り除くことができる。
【００３０】
図９（ａ）〜（ｃ）は、本発明の第１実施形態に係るリードフレーム１０の構成例を示す図であり、図９（ａ）は平面図、図９（ｂ）は図９（ａ）で破線により囲まれた領域を拡大した平面図、図９（ｃ）は断面図である。
図９（ａ）〜（ｃ）に示すリードフレーム１０は、例えば図１（ａ）〜図８（ｂ）に示した方法により製造されたものであり、その表面２２には製品有効エリアと無効エリアとが設定されている。製品有効エリアには、平面形状が例えば正円形である複数の端子２７が設けられている。これら複数の端子２７は、平面視で縦方向に沿って複数の列を成すと共に、横方向に沿って複数の行を成すように配置されている。端子２７間の距離は例えば縦方向及び横方向とも同じである（即ち、縦方向及び横方向ともに距離Ｌ１である。）。また、無効エリアには、外周縁部２８が設けられている。外周縁部２８は、例えば枠部２８ａと半円部２８ｂ、扇形部２８ｃとを有し、半円部２８ｂ、扇形２８ｃはその曲線が製品有効領域に面するように配置されている。
【００３１】
このような半円部２８ｂの配置位置について、複数の端子２７をその配置位置に応じて符号を２７ａ〜２７ｃに区分しながら、より具体的に説明する。例えば、半円部２８ｂは、無効エリアであって、（端子２７が縦方向に等間隔で並ぶ）各列の端部に位置する端子２７ａから、縦方向に沿って距離Ｌ２だけ離れた位置に配置されている。また、半円部２８ｂは、無効エリアであって、（端子２７が横方向に等間隔で並ぶ）各行の端部に位置する端子２７ｂから、横方向に沿って距離Ｌ２だけ離れた位置にも配置されている。そして、縦方向及び横方向において、半円部２８ｂと端子２７ａ、２７ｂとの間の距離Ｌ２は、端子２７間の距離Ｌ１とほぼ同じ値となっている。また、平面視で斜め方向についても、半円部２８ｂと端子２７ａ、２７ｂとの間の距離Ｌ４は、端子２７間の距離Ｌ３とほぼ同じ値となっている（即ち、Ｌ４≒Ｌ３）。
【００３２】
（半導体装置の製造方法）
次に、上述のリードフレーム１０を用いて半導体装置を製造する方法について説明する。
図１０（ａ）〜図１３（ｂ）は、本発明の第１実施形態に係る半導体装置の製造方法を示す図であり、各図の（ａ）は平面図、各図の（ｂ）は断面図である。
図１０（ａ）及び（ｂ）に示すように、まず始めにリードフレーム１０を用意する。次に、このリードフレーム１０の表面２２側の、製品有効エリアに含まれる複数の端子２７上にメッキ層２５ａを介して、例えばＩＣ素子４０を搭載する（即ち、ダイアタッチ工程）。ダイアタッチ工程の後で、ＩＣ素子４０の電極（即ち、パット端子）と、メッキ層２５が形成された端子２７とを、例えば金線等の線材４１を用いて電気的に接続する（即ち、ワイヤーボンディング工程）。
【００３３】
なお、本発明では、ＩＣ素子４０のパット端子と、リードフレーム１０の端子２７との電気的接続をワイヤーボンディングで行う場合について説明するが、本発明はこれに限定されるものではない。例えば、ＩＣ素子４０とリードフレーム１０との電気的接続を、例えばフェースダウンボンディングで行っても良い。ここで、「フェースダウンボンディング」とは、ＩＣ素子４０をリードフレーム１０に取り付ける方法の一つであり、ＩＣ素子４０の表面をリードフレーム１０の側に向けて、ＩＣ素子４０の表面（即ち、回路形成面）に設けられた端子をリードフレーム１０の端子２７と電気的に接続する方法のことである。
【００３４】
ＩＣ素子４０等が搭載された端子２７を「第１の端子」とし、ＩＣ素子４０等と電気的に接続する端子２７を「第２の端子」としたとき、ワイヤーボンディングによりＩＣ素子４０と端子２７とを電気的に接続する場合には、「第１の端子」と「第２の端子」はそれぞれ異なる位置の端子２７となる。一方、フェースダウンボンディングによりＩＣ素子４０と端子２７とを電気的に接続する場合には、「第１の端子」の中に「第２の端子」が含まれる場合がある。
次に、図１１（ａ）及び（ｂ）に示すように、例えば、ＩＣ素子４０と、複数の端子２７及び金線等の線材４１を、モールド樹脂等の樹脂４２を用いて封止する（即ち、封止工程）。この封止工程では、図１１（ｂ）に示すように、樹脂４２はリードフレーム１０の表面２２の側に供給され、製品有効エリア内に設けられた凹部２６の中に埋め込まれる。
【００３５】
次に、図１２（ａ）及び（ｂ）に示すように、メッキ層３１ａ、３１ｂをマスクに、リードフレームの裏面２３を例えばウェットエッチングして、樹脂４２を露出させる（即ち、裏面貫通エッチング工程）。これにより、図１２（ｂ）に示すように、複数の端子２７間と、端子２７と外周縁部２８との間がそれぞれ切り離される。なお、メッキ層３１ａ及び３１ｂは、例えば、凹部２６を形成する際にマスクとして使用されたメッキ層２５ａ、２５ｂと平面視で同一形状で、且つ、同一大きさのパターンであるため、裏面２３側においても、複数の端子２７と外周縁部２８が、表面２２側とほぼ同一の形で、ほぼ同一の大きさで現れる。このため、この裏面貫通エッチング工程でも、裏面２３側で、エッチングパターンの疎密の差を小さくすることができ、外周近傍の端子２７へのエッチング液の供給を、内側の端子２７への供給と同じ状態に近づけることできる。
なお、図１２（ｂ）では、説明の便宜上から裏面２３を上側にし、表面２２を下側にしている（つまり、上下逆さまにして図示している）。また、図１２（ａ）は、リードフレームを裏面２３側から見たときの状態を示している。
【００３６】
次に、樹脂４２及びリードフレーム（又は、樹脂４２のみ）をダイシングして、製品有効エリアと無効エリアとを切り分ける。即ち、製品有効エリアと無効エリアとの境界部分に沿って樹脂４２及びリードフレーム（又は、樹脂４２のみ）をダイシングする。さらに、１つのリードフレームに複数の半導体素子を搭載して複数の半導体装置を形成する場合は、製品有効エリア内でも樹脂４２等をダイシングして複数の樹脂パッケージを形成する。これにより、図１３（ａ）及び（ｂ）に示すような半導体装置５０を完成させる。
【００３７】
このように、本発明の第１実施形態によれば、外周近傍の端子２７ａ、２７ｂと、内側の端子２７ｃとの間で、エッチングパターンの疎密の差を小さくすることができる。従って、複数の端子２７を形成する際に、外周近傍の端子２７ａ、２７ｂへのエッチング材料（例えば、ウェットエッチングの場合はエッチング液であり、ドライエッチングの場合はエッチングガス）の供給を、内側の端子２７ｃへの供給と同じ状態に近づけることできる。これにより、外周近傍の端子２７ａ、２７ｂが過度にエッチングされることを抑制することができるので、製品有効エリアに形成される複数の端子２７の加工形状を均一化することができる。
【００３８】
（２）第２実施形態
上記の第１実施形態では、リードフレーム１０を形成する際に、メッキ層２５ａ、２５ｂをマスクとして金属板２１をエッチングすることにより、複数の端子２７や、外周縁部２８を形成する場合（即ち、先メッキによるリードフレーム製造法）について説明した。しかしながら、本発明において、リードフレーム１０の形成方法はこれに限定されるものではなく、例えば、メッキ層２５ａ、２５ｂではなく、レジストパターンをマスクに金属板２１をエッチングすることにより、複数の端子２７や外周縁部２８を形成しても良い。即ち、後メッキによるリードフレーム製造法でも良い。この第２実施形態では、この後メッキによるリードフレーム製造法について、具体的に説明する。
【００３９】
図１４（ａ）〜図１７（ｂ）は、本発明の第２実施形態に係るリードフレームの製造方法を示す図であり、各図の（ａ）は平面図、各図の（ｂ）は断面図である。
図１４（ａ）及び（ｂ）に示すように、まず始めに、金属板２１の表面２２と裏面２３とにそれぞれ第１のレジスト膜３３を塗布する。次に、金属板２１の表面２２に塗布されたレジスト膜３３をパターニングして、この表面２２の一部を露出させるレジストパターン３３ａ、３３ｂを形成する。なお、このレジストパターン３３ａ、３３ｂは、例えば、第１実施形態で説明したメッキ層２５ａ、２５ｂと平面視で同一形状で、且つ、同一大きさのパターンである。
【００４０】
次に、このレジストパターン３３ａ、３３ｂをマスクにして金属板２１をウェットエッチングする。これにより、図１５（ａ）及び（ｂ）に示すように、金属板２１の表面２２に凹部２６を形成する。次に、金属板２１の表面２２上からレジストパターン３３ａを除去する。そして、図１６（ａ）及び（ｂ）に示すように、金属板２１の表面に第２のレジスト膜を塗布し、これをパターニングして、例えば、凹部２６の内側のみを覆うレジストパターン３５を形成する。また、金属板２１の裏面２３にも、レジスト膜を塗布し、これをパターニングして、レジストパターン３６を形成する。このレジストパターン３６は、例えば、第１実施形態で説明したレジストパターン２４ｂと平面視で同一形状で、且つ、同一大きさのパターンである。
【００４１】
そして、図１７（ａ）及び（ｂ）に示すように、これらのレジストパターン３５、３６から露出している金属板２１の表面２２と裏面２３にそれぞれメッキ層３７ａ、３７ｂと、メッキ層３８ａ、３８ｂを形成する。次に、レジストパターン３５、３６を金属板２１の表面２２及び裏面２３からそれぞれ除去する。これにより、図８（ａ）及び（ｂ）に示したリードフレーム１０が完成する。
このように、本発明の第２実施形態によれば、第１実施形態と同様に、リードフレーム１０を製造することができる。その製造工程では、レジストパターン３３ｂに半円部を設けておくことにより、外周近傍の端子２７と内側の端子２７との間で、エッチングパターンの疎密の差を小さくすることができる。これにより、外周近傍の端子２７が過度にエッチングされることを抑制することができるので、複数の端子２７の加工形状を均一化することができる。
【００４２】
（３）その他の実施形態
なお、上記の第１、第２実施形態では、製品有効エリアに形成される複数の端子の平面形状が正円形である場合について説明した。しかしながら、本発明はこれに限られることはない。例えば、図１８に示すように、複数の端子２７の平面形状は、正円形ではなく、正方形であっても良い。その場合は、無効エリアに形成される凸部２８ｂの平面形状と大きさを、端子２７を平面視で２つに等分割することにより得られる長方形、と同じ形で同じ大きさとすれば良い。また、無効エリアに形成される凸部２８ｃの平面形状と大きさを端子２７を平面視で４つに等分割して得られる正方形、と同じ形で同じ大きさとすれば良い。
このような場合であっても、第１、第２実施形態と同様に、エッチングパターンの疎密の差を低減できるので、複数の端子２７の加工形状を均一化することができる。
【符号の説明】
【００４３】
１０  リードフレーム、２１  金属板、２２  表面、２３  裏面、２４、３３  レジスト膜、２４ａ、３３ａ、３５、３６  レジストパターン、２５ａ、２５ｂ、３１ａ、３１ｂ、３７ａ、３７ｂ、３８ａ、３８ｂ  メッキ層、２６  凹部、２７、２７ａ、２７ｂ、２７ｃ  端子、２８  外縁端部、２８ａ  枠部、２８ｂ  半円部（凸部）、４０  ＩＣ素子、４１  線材、４２  樹脂、５０  半導体装置
【図１】
2010283147.tif 000003
【図２】
2010283147.tif 000004
【図３】
2010283147.tif 000005
【図４】
2010283147.tif 000006
【図５】
2010283147.tif 000007
【図６】
2010283147.tif 000008
【図７】
2010283147.tif 000009
【図８】
2010283147.tif 000010
【図９】
2010283147.tif 000011
【図１０】
2010283147.tif 000012
【図１１】
2010283147.tif 000013
【図１２】
2010283147.tif 000014
【図１３】
2010283147.tif 000015
【図１４】
2010283147.tif 000016
【図１５】
2010283147.tif 000017
【図１６】
2010283147.tif 000018
【図１７】
2010283147.tif 000019
【図１８】
2010283147.tif 000020
【図１９】
2010283147.tif 000021
【図２０】
2010283147.tif 000022