(57)【要約】【課題】  ソフトエラーを低減することが可能な半導体装置及びその製造方法を提供することを目的とする。【解決手段】  電極パッドを有する半導体チップが形成される半導体基板と、前記電極パッドに設けられる内部接続端子と、前記複数の半導体チップと前記内部接続端子とを覆うように設けられる絶縁層と、前記絶縁層を挟んで前記内部接続端子と接続される配線パターンと、を有する半導体装置であって、前記絶縁層は、ポリイミド及び／又はポリイミド系化合物等のα線を遮蔽する材料を含んで構成されることを特徴とする。【選択図】  図１２
2010074120.tif 000002
【特許請求の範囲】
【請求項１】
電極パッドを有する半導体チップが形成される半導体基板と、前記電極パッドに設けられる内部接続端子と、前記複数の半導体チップと前記内部接続端子とを覆うように設けられる絶縁層と、前記絶縁層を挟んで前記内部接続端子と接続される配線パターンと、を有する半導体装置であって、
前記絶縁層は、ポリイミド及び／又はポリイミド系化合物等のα線を遮蔽する材料を含んで構成されることを特徴とする半導体装置。
【請求項２】
前記絶縁層は無機フィラーを含有し、
前記無機フィラーの量は、前記絶縁層のα線検出量が０．００１５ｃｏｕｎｔ／ｃｍ２・ｈ以下になるように調整されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記絶縁層は複数の層が積層された構造を有し、
前記複数の層のうちの少なくとも一層はポリイミド及び／又はポリイミド系化合物を含んで構成されることを特徴とする請求項１又は２記載の半導体装置。
【請求項４】
前記複数の層のうちの前記半導体基板に最も近い層に含有されるポリイミド及び／又はポリイミド系化合物の量は、前記複数の層のうちの他の層に含有されるポリイミド及び／又はポリイミド系化合物の量よりも多いことを特徴とする請求項３記載の半導体装置。
【請求項５】
前記複数の層のうちの前記半導体基板に最も近い層に含有される無機フィラーの量は、前記複数の層のうちの他の層に含有される無機フィラーの量よりも少ないことを特徴とする請求項３又は４記載の半導体装置。
【請求項６】
前記複数の層のうちの前記半導体基板に最も近い層は無機フィラーを含有していないことを特徴とする請求項５記載の半導体装置。
【請求項７】
前記絶縁層は、可視光線及び紫外線を遮蔽する材料を含んで構成されることを特徴とする請求項１乃至６の何れか一項記載の半導体装置。
【請求項８】
前記可視光線及び紫外線を遮蔽する材料は、黒色系材料であることを特徴とする請求項７記載の半導体装置。
【請求項９】
前記黒色系材料は、カーボンブラックであることを特徴とする請求項８記載の半導体装置。
【請求項１０】
前記黒色系材料は、有機顔料であることを特徴とする請求項８記載の半導体装置。
【請求項１１】
前記絶縁層に含有されるイオン性不純物であるＣｌ−及びＮａ＋の量は、それぞれ１０ｐｐｍ以下であることを特徴とする請求項１乃至１０の何れか一項記載の半導体装置。
【請求項１２】
前記絶縁層に含有されるイオン性不純物であるＮＨ４＋の量は、５０ｐｐｍ以下であることを特徴とする請求項１乃至１１の何れか一項記載の半導体装置。
【請求項１３】
前記配線パターンは、チタン膜と銅膜とが積層された構成を含むことを特徴とする請求項１乃至１２の何れか一項記載の半導体装置。
【請求項１４】
前記チタン膜は、前記銅膜及び前記内部接続端子と金属接合していることを特徴とする請求項１３記載の半導体装置。
【請求項１５】
前記絶縁層の表面が粗面化されていることを特徴とする請求項１乃至１４の何れか一項記載の半導体装置。
【請求項１６】
前記絶縁層上には、前記配線パターンを覆うようにソルダーレジスト層が形成されており、
前記ソルダーレジスト層は無機フィラーを含有していないことを特徴とする請求項１乃至１５の何れか一項記載の半導体装置。
【請求項１７】
前記ソルダーレジスト層は前記配線パターンを露出する開口部を有し、
前記開口部内に露出する前記配線パターン上には外部接続端子が形成されており、
前記外部接続端子の材料はＰｂを含有していないことを特徴とする請求項１乃至１６の何れか一項記載の半導体装置。
【請求項１８】
電極パッドを有する複数の半導体チップが形成された半導体基板の前記電極パッド上に、内部接続端子を形成する第１の工程と、
前記内部接続端子を覆うようにα線を遮蔽する材料を含んで構成される絶縁層を形成する第２の工程と、
前記内部接続端子の一部を前記絶縁層の上面に露出させると共に前記絶縁層の表面を粗面化する第３の工程と、
前記絶縁層の上面及び前記内部接続端子の露出した部分に導電層を形成する第４の工程と、
前記導電層上に配線層を形成する第５の工程と、
前記導電層及び前記配線層をパターニングして前記内部接続端子に接続する配線パターンを形成する第６の工程と、を有する半導体装置の製造方法。
【請求項１９】
前記第３の工程において、プラズマアッシングにより前記内部接続端子の一部を前記絶縁層の上面に露出させると共に前記絶縁層の表面を粗面化することを特徴とする請求項１８記載の半導体装置の製造方法。
【請求項２０】
前記第４の工程において、前記導電層は、前記絶縁層の上面及び前記内部接続端子の露出した部分に、蒸着法を用いてチタン膜及び銅膜をこの順序で積層することにより形成されることを特徴とする請求項１８又は１９記載の半導体装置の製造方法。
【請求項２１】
前記第４の工程における前記蒸着法は物理蒸着法であることを特徴とする請求項２０記載の半導体装置の製造方法。
【請求項２２】
前記第５の工程において、前記配線層は、前記導電層を給電層とした電解めっき法により形成されることを特徴とする請求項１８乃至２１の何れか一項記載の半導体装置の製造方法。
【請求項２３】
前記第１の工程において、前記内部接続端子は、ボンディングワイヤにより形成されることを特徴とする請求項１８乃至２２の何れか一項記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に係り、平面視した状態で半導体チップと略同じ大きさであり、半導体チップが配線パターンにフリップチップ接続された半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、半導体応用製品はデジタルカメラや携帯電話などの各種モバイル機器用途等として小型化、薄型化、軽量化が急激に進んでいる。それに伴い、例えば、ＮＡＮＤ型フラッシュメモリー等の半導体装置にも小型化、高密度化が要求され、平面視した状態で半導体チップと略同じ大きさとされた所謂チップサイズパッケージ（ＣＳＰ）と呼ばれる半導体装置（例えば、図１参照）が提案されている。又、このような半導体装置には小型化、高密度化が要求されると同時に低価格化も強く要求されている。
【０００３】
以下、図面を参照しながら、従来から提案されている半導体装置及びその製造方法について説明する。図１は、従来の半導体装置を例示する断面図である。図１を参照するに、従来の半導体装置１００は、半導体チップ１０１と、内部接続端子１０２と、絶縁層１０３と、配線パターン１０４と、ソルダーレジスト１０６と、外部接続端子１０７とを有する。
【０００４】
半導体チップ１０１は、薄板化された半導体基板１０９と、半導体集積回路１１１と、複数の電極パッド１１２と、保護膜１１３とを有する。半導体基板１０９は、例えば、薄板化されたＳｉウエハが個片化されたものである。
【０００５】
半導体集積回路１１１は、半導体基板１０９の表面側に設けられている。半導体集積回路１１１は、拡散層、絶縁層、ビア、及び配線等（図示せず）から構成されている。複数の電極パッド１１２は、半導体集積回路１１１上に設けられている。複数の電極パッド１１２は、半導体集積回路１１１に設けられた配線と電気的に接続されている。保護膜１１３は、半導体集積回路１１１上に設けられている。保護膜１１３は、半導体集積回路１１１を保護するための膜である。
【０００６】
内部接続端子１０２は、電極パッド１１２上に設けられている。内部接続端子１０２の上端部は、絶縁層１０３から露出されている。内部接続端子１０２の上端部は、配線パターン１０４と接続されている。絶縁層１０３は、内部接続端子１０２が設けられた側の半導体チップ１０１を覆うように設けられている。絶縁層１０３としては、例えば、粘着性を有するシート状の絶縁樹脂（例えば、ＮＣＦ（Non Conductive Film）等）を用いることができる。このような絶縁樹脂は、一般的にエポキシ系樹脂、シアネートエステル系樹脂等からなる乳白色系或いは無色系の透明性を有しており、絶縁層１０３の下部に位置する半導体集積回路１１１までα線、可視光線及び紫外線を透過する。
【０００７】
配線パターン１０４は、絶縁層１０３上に設けられている。配線パターン１０４は、内部接続端子１０２と接続されている。配線パターン１０４は、内部接続端子１０２を介して、電極パッド１１２と電気的に接続されている。配線パターン１０４は、外部接続端子１０７が配設される外部接続端子配設領域１０４Ａを有する。ソルダーレジスト１０６は、外部接続端子配設領域１０４Ａ以外の配線パターン１０４部分を覆うように、絶縁層１０３上に設けられている。
【０００８】
外部接続端子１０７は、配線パターン１０４の外部接続端子配設領域１０４Ａに設けられている。外部接続端子１０７は、配線パターン１０４と接続されている。外部接続端子１０７の材料としては、例えば、Ｐｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
【０００９】
図２は、従来の半導体装置が形成される半導体基板を例示する平面図である。図２において、１１０は半導体基板、Ｃはダイサーが半導体基板１１０を切断する位置（以下、「切断位置Ｃ」とする）を示している。図２を参照するに、半導体基板１１０は、複数の半導体装置形成領域Ａと、複数の半導体装置形成領域Ａを分離するスクライブ領域Ｂとを有する。複数の半導体装置形成領域Ａは、半導体装置１００が形成される領域である。半導体基板１１０は、薄板化され、かつ切断位置Ｃにおいて切断されることにより、先に説明した半導体基板１０９（図１参照）となる基板である。
【００１０】
図３〜図１１は、従来の半導体装置の製造工程を例示する図である。図３〜図１１において、図１に示す従来の半導体装置１００と同一構成部分には同一符号を付し、その説明は省略する場合がある。図３〜図１１において、Ａは複数の半導体装置形成領域（以下、「半導体装置形成領域Ａ」とする）、Ｂは複数の半導体装置形成領域を分離するスクライブ領域（以下、「スクライブ領域Ｂ」とする）、Ｃはダイシングブレードが半導体基板１１０を切断する位置（以下、「切断位置Ｃ」とする）を示している。
【００１１】
始めに、図３に示す工程では、薄板化される前の半導体基板１１０の表面側に、半導体集積回路１１１、複数の電極パッド１１２、及び保護膜１１３を有する半導体チップ１０１を形成する。次いで、図４に示す工程では、複数の電極パッド１１２上に内部接続端子１０２を形成する。この段階では、複数の内部接続端子１０２には、高さのばらつきがある。
【００１２】
次いで、図５に示す工程では、複数の内部接続端子１０２に平坦な板１１５を押し当てて、複数の内部接続端子１０２の高さを揃える（レベリングを行う）。次いで、図６に示す工程では、内部接続端子１０２が形成された側の半導体チップ１０１及び内部接続端子１０２を覆うように、樹脂から構成される絶縁層１０３を形成する。絶縁層１０３としては、例えば、粘着性を有するシート状の絶縁樹脂（例えば、ＮＣＦ（Non Conductive Film）等）を用いることができる。このような絶縁樹脂は、一般的にエポキシ系樹脂、シアネートエステル系樹脂等からなる乳白色系或いは無色系の透明性を有しており、絶縁層１０３の下部に位置する半導体集積回路１１１までα線、可視光線及び紫外線を透過する。
【００１３】
次いで、図７に示す工程では、内部接続端子１０２の上面１０２Ａが絶縁層１０３から露出するまで、絶縁層１０３を研磨する。このとき、絶縁層１０３の上面１０３Ａが内部接続端子１０２の上面１０２Ａと略面一となるように研磨を行う。これにより、図７に示す構造体の上面（具体的には、絶縁層１０３の上面１０３Ａ及び内部接続端子１０２の上面１０２Ａ）は、平坦な面になる。
【００１４】
次いで、図８に示す工程では、平坦な面とされた図７に示す構造体の上面に配線パターン１０４を形成する。具体的には、配線パターン１０４は、例えば、図７に示す構造体に金属箔（図示せず）を貼り付け、次いで、金属箔上を覆うようにレジスト（図示せず）を塗布し、次いで、このレジストを露光、現像することで配線パターン１０４の形成領域に対応する部分の金属箔上にレジスト膜（図示せず）を形成する。その後、上記レジスト膜をマスクとして金属箔をエッチングすることで、配線パターン１０４を形成する（サブトラクティブ法）。その後、レジスト膜を除去する。
【００１５】
次いで、図９に示す工程では、外部接続端子配設領域１０４Ａ以外の部分の配線パターン１０４を覆うように、絶縁層１０３上にソルダーレジスト１０６を形成する。次いで、図１０に示す工程では、半導体基板１１０の裏面側から半導体基板１１０を研磨して、半導体基板１１０を薄板化する。次いで、図１１に示す工程では、外部接続端子配設領域１０４Ａに外部接続端子１０７を形成する。外部接続端子１０７の材料としては、例えば、Ｐｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。その後、切断位置Ｃに対応する部分の半導体基板１１０を切断することで、複数の半導体装置１００が製造される（例えば、特許文献１、２参照）。
【特許文献１】特開平９−６４０６９号公報
【特許文献２】特開２００７−３１１８２８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、外部接続端子１０７としてＰｂを含む合金を用いた場合には、Ｐｂ中に含まれるＵ（ウラン）、Ｔｈ（トリウム）等の放射性物質からα線が発生する場合がある。発生したα線は、絶縁層１０３等を透過し、半導体集積回路１１１に向かい、更には半導体基板１０９へ到達する。半導体基板１０９へ到達したα線は半導体基板１０９を構成するＳｉウエハ等に作用し、電子−正孔対を生成するため、メモリセルに蓄積された電荷により情報を書き換える、いわゆるソフトエラーを引き起こすという問題があった。
【００１７】
又、外部接続端子１０７としてＰｂフリー材料であるＳｎとＣｕの合金、ＳｎとＡｇの合金を用いた場合にも、Ｓｎの原料となる酸化錫中には不純物としてＰｂが含まれる場合が多く、外部接続端子１０７としてＰｂを含む合金を用いた場合と同様にα線が発生する場合がある。発生したα線は、絶縁層１０３等を透過し、半導体集積回路１１１に向かい、更には半導体基板１０９へ到達する。半導体基板１０９へ到達したα線は半導体基板１０９を構成するＳｉウエハ等に作用し、電子−正孔対を生成するため、メモリセルに蓄積された電荷により情報を書き換える、いわゆるソフトエラーを引き起こすという問題があった。
【００１８】
又、絶縁層１０３は、熱膨張率を低くするため等を目的として、例えば球状シリカ（ＳｉＯ２）等の無機フィラーを含有している。無機フィラーの中には、Ｕ（ウラン）、Ｔｈ（トリウム）等の放射性物質が極微量含まれている。従って、無機フィラーの中に含まれるＵ（ウラン）、Ｔｈ（トリウム）等の放射性物質からα線が発生する場合がある。発生したα線は、絶縁層１０３等を透過し、半導体集積回路１１１に向かい、更には半導体基板１０９へ到達する。半導体基板１０９へ到達したα線は半導体基板１０９を構成するＳｉウエハ等に作用し、電子−正孔対を生成するため、メモリセルに蓄積された電荷により情報を書き換える、いわゆるソフトエラーを引き起こすという問題があった。
【００１９】
又、ソルダーレジスト１０６は、絶縁層１０３と同様に例えば球状シリカ（ＳｉＯ２）等の無機フィラーを含有している。従って、ソルダーレジスト１０６にも、絶縁層１０３と同様の問題があった。
【００２０】
そこで本発明は、上述した問題点に鑑みてなされたものであり、ソフトエラーを低減することが可能な半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２１】
上記目的を達成するため、第１の発明は、電極パッドを有する半導体チップが形成される半導体基板と、前記電極パッドに設けられる内部接続端子と、前記複数の半導体チップと前記内部接続端子とを覆うように設けられる絶縁層と、前記絶縁層を挟んで前記内部接続端子と接続される配線パターンと、を有する半導体装置であって、前記絶縁層は、ポリイミド及び／又はポリイミド系化合物等のα線を遮蔽する材料を含んで構成されることを特徴とする。
【００２２】
第２の発明は、第１の発明に係る半導体装置において、前記絶縁層は無機フィラーを含有し、前記無機フィラーの量は、前記絶縁層のα線検出量が０．００１５ｃｏｕｎｔ／ｃｍ２・ｈ以下になるように調整されていることを特徴とする。
【００２３】
第３の発明は、第１又は第２の発明に係る半導体装置において、前記絶縁層は複数の層が積層された構造を有し、前記複数の層のうちの少なくとも一層はポリイミド及び／又はポリイミド系化合物を含んで構成されることを特徴とする。
【００２４】
第４の発明は、第３の発明に係る半導体装置において、前記複数の層のうちの前記半導体基板に最も近い層に含有されるポリイミド及び／又はポリイミド系化合物の量は、前記複数の層のうちの他の層に含有されるポリイミド及び／又はポリイミド系化合物の量よりも多いことを特徴とする。
【００２５】
第５の発明は、第３又は第４の発明に係る半導体装置において、前記複数の層のうちの前記半導体基板に最も近い層に含有される無機フィラーの量は、前記複数の層のうちの他の層に含有される無機フィラーの量よりも少ないことを特徴とする。
【００２６】
第６の発明は、第５の発明に係る半導体装置において、前記複数の層のうちの前記半導体基板に最も近い層は無機フィラーを含有していないことを特徴とする。
【００２７】
第７の発明は、第１乃至第６の何れか一の発明に係る半導体装置において、前記絶縁層は、可視光線及び紫外線を遮蔽する材料を含んで構成されることを特徴とする。
【００２８】
第８の発明は、第７の発明に係る半導体装置において、前記可視光線及び紫外線を遮蔽する材料は、黒色系材料であることを特徴とする。
【００２９】
第９の発明は、第８の発明に係る半導体装置において、前記黒色系材料は、カーボンブラックであることを特徴とする。
【００３０】
第１０の発明は、第８の発明に係る半導体装置において、前記黒色系材料は、有機顔料であることを特徴とする。
【００３１】
第１１の発明は、第１乃至第１０の何れか一の発明に係る半導体装置において、前記絶縁層に含有されるイオン性不純物であるＣｌ−及びＮａ＋の量は、それぞれ１０ｐｐｍ以下であることを特徴とする。
【００３２】
第１２の発明は、第１乃至第１１の何れか一の発明に係る半導体装置において、前記絶縁層に含有されるイオン性不純物であるＮＨ４＋の量は、５０ｐｐｍ以下であることを特徴とする。
【００３３】
第１３の発明は、第１乃至第１２の何れか一の発明に係る半導体装置において、前記配線パターンは、チタン膜と銅膜とが積層された構成を含むことを特徴とする。
【００３４】
第１４の発明は、第１３の発明に係る半導体装置において、前記チタン膜は、前記銅膜及び前記内部接続端子と金属接合していることを特徴とする。
【００３５】
第１５の発明は、第１乃至第１４の何れか一の発明に係る半導体装置において、前記絶縁層の表面が粗面化されていることを特徴とする。
【００３６】
第１６の発明は、第１乃至第１５の何れか一の発明に係る半導体装置において、前記絶縁層上には、前記配線パターンを覆うようにソルダーレジスト層が形成されており、前記ソルダーレジスト層は無機フィラーを含有していないことを特徴とする。
【００３７】
第１７の発明は、第１乃至第１６の何れか一の発明に係る半導体装置において、前記ソルダーレジスト層は前記配線パターンを露出する開口部を有し、前記開口部内に露出する前記配線パターン上には外部接続端子が形成されており、前記外部接続端子の材料はＰｂを含有していないことを特徴とする。
【００３８】
第１８の発明は、電極パッドを有する複数の半導体チップが形成された半導体基板の前記電極パッド上に、内部接続端子を形成する第１の工程と、前記内部接続端子を覆うようにα線を遮蔽する材料を含んで構成される絶縁層を形成する第２の工程と、前記内部接続端子の一部を前記絶縁層の上面に露出させると共に前記絶縁層の表面を粗面化する第３の工程と、前記絶縁層の上面及び前記内部接続端子の露出した部分に導電層を形成する第４の工程と、前記導電層上に配線層を形成する第５の工程と、前記導電層及び前記配線層をパターニングして前記内部接続端子に接続する配線パターンを形成する第６の工程と、を有する半導体装置の製造方法であることを特徴とする。
【００３９】
第１９の発明は、第１８の発明に係る半導体装置の製造方法において、前記第３の工程において、プラズマアッシングにより前記内部接続端子の一部を前記絶縁層の上面に露出させると共に前記絶縁層の表面を粗面化することを特徴とする。
【００４０】
第２０の発明は、第１８又は第１９の発明に係る半導体装置の製造方法において、前記第４の工程において、前記導電層は、前記絶縁層の上面及び前記内部接続端子の露出した部分に、蒸着法を用いてチタン膜及び銅膜をこの順序で積層することにより形成されることを特徴とする。
【００４１】
第２１の発明は、第２０の発明に係る半導体装置の製造方法において、前記第４の工程における前記蒸着法は物理蒸着法であることを特徴とする。
【００４２】
第２２の発明は、第１８乃至第２１の何れか一の発明に係る半導体装置の製造方法において、前記第５の工程において、前記配線層は、前記導電層を給電層とした電解めっき法により形成されることを特徴とする。
【００４３】
第２３の発明は、第１８乃至第２２の何れか一の発明に係る半導体装置の製造方法において、前記第１の工程において、前記内部接続端子は、ボンディングワイヤにより形成されることを特徴とする。
【発明の効果】
【００４４】
本発明によれば、ソフトエラーを低減することが可能な半導体装置及びその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００４５】
以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。
【００４６】
〈第１の実施の形態〉
図１２は、本発明の第１の実施の形態に係る半導体装置を例示する断面図である。図１２を参照するに、半導体装置１０は、半導体チップ１１と、内部接続端子１２と、絶縁層１３と、第１の金属層２６及び第２の金属層２７からなる配線パターン１４と、ソルダーレジスト１６と、外部接続端子１７とを有する。
【００４７】
図１３は、本発明の第１の実施の形態に係る半導体装置が形成される半導体基板の平面図である。図１３において、３１は半導体基板、Ｃはダイサーが半導体基板３１を切断する位置（以下、「基板切断位置Ｃ」とする）を示しており、半導体基板３１は、複数の半導体装置形成領域Ａと、複数の半導体装置形成領域Ａを分離する、基板切断位置Ｃを含むスクライブ領域Ｂとを有する。複数の半導体装置形成領域Ａは、半導体装置１０が形成される領域である。半導体基板３１は、薄板化され、かつ基板切断位置Ｃにおいて切断されることにより、図１２に示す半導体基板２１となる基板である。
【００４８】
図１２において、半導体チップ１１は、半導体基板２１と、半導体集積回路２２と、複数の電極パッド２３と、保護膜２４とを有する。半導体基板２１は、半導体集積回路２２を形成するための基板である。半導体基板２１は、薄板化されている。半導体基板２１の厚さＴ1は、例えば、５０μｍ〜５００μｍとすることができる。半導体基板２１は、例えば、薄板化されたＳｉウエハが個片化されたものである。
【００４９】
半導体集積回路２２は、半導体基板２１の表面側に設けられている。半導体集積回路２２は、半導体基板２１に形成された拡散層（図示せず）、半導体基板２１上に積層された絶縁層（図示せず）、及び積層された絶縁層に設けられたビア（図示せず）及び配線等（図示せず）から構成されている。
【００５０】
電極パッド２３は、半導体集積回路２２上に複数設けられている。電極パッド２３は、半導体集積回路２２に設けられた配線（図示せず）と電気的に接続されている。電極パッド２３の材料としては、例えば、Ａｌ等を用いることができる。電極パッド２３の材料として、Ｃｕ層の上にＡｌ層を形成したもの、Ｃｕ層の上にＳｉ層を形成し、その上に更にＡｌ層を形成したもの等を用いても構わない。
【００５１】
保護膜２４は、半導体集積回路２２上に設けられている。保護膜２４は、半導体集積回路２２を保護するための膜であり、パッシベーション膜と呼ばれる場合もある。保護膜２４としては、例えば、ＳｉＮ膜、ＰＳＧ膜等を用いることができる。又、ＳｉＮ膜やＰＳＧ膜等からなる層に、更にポリイミド等からなる層を積層しても構わない。
【００５２】
内部接続端子１２は、電極パッド２３上に設けられている。内部接続端子１２は、半導体集積回路２２と配線パターン１４とを電気的に接続するためのものである。内部接続端子１２の高さＨ１は、例えば、１０μｍ〜６０μｍとすることができる。内部接続端子１２としては、例えば、Ａｕバンプ、Ｃｕバンプ、Ａｕめっき膜、無電解めっき法により形成されたＮｉ膜とそれを覆うＡｕ膜から構成される金属膜等を用いることができる。Ａｕバンプ或いはＣｕバンプは、例えば、ワイヤボンディング装置を用いて、ボンディングワイヤにより形成することができる。又、めっき法により形成することもできる。
【００５３】
絶縁層１３は、半導体チップ１１の回路形成面（主面）を封止保護すると共に、配線パターン１４を形成する際のベース材となるものである。絶縁層１３は、内部接続端子１２の上面１２Ａを除く内部接続端子１２及び半導体チップ１１を覆うように設けられている。内部接続端子１２の上面１２Ａは、絶縁層１３から露出されている。絶縁層１３の上面１３Ａは、内部接続端子１２の上面１２Ａと略面一とされている。
【００５４】
絶縁層１３は、α線を遮蔽する材料を含んで構成されている。α線を遮蔽することが目的であるから、α線を遮蔽できればどのような材料を含んでいても構わないが、例えばポリイミドや、変性ポリイミド等のポリイミド系化合物を含んで構成することにより、効果的にα線を遮蔽することができる。
【００５５】
又、絶縁層１３として、例えば変性ポリイミドのようなα線を遮蔽する材料とともに、例えば黒色系材料であるカーボンブラックや黒色系の有機顔料等を含有することにより黒色系の色にされた絶縁樹脂等を用いても構わない。ここでいう絶縁樹脂等とは、少なくとも水平方向に絶縁性を有する樹脂等である。
【００５６】
例えば変性ポリイミドのようなα線を遮蔽する材料とともに、例えば黒色系材料であるカーボンブラックや黒色系の有機顔料等を含有することにより黒色系の色にされた絶縁層１３は、α線を遮蔽する性質を持つとともに、可視光線及び紫外線を遮蔽する性質も持つ。可視光線及び紫外線を遮蔽することにより、可視光線又は紫外線が照射されることにより生じる光起電力に起因する半導体装置１０の誤動作を防止することができる。一例を挙げれば、絶縁層１３の厚さが３０μｍであり、カーボンブラックの添加量が０．５〜１．０ｗｔ％である場合に、可視光線及び紫外線を遮蔽することができる。
【００５７】
本発明で用いることができる絶縁樹脂等としては、例えば、粘着性を有するＢ−ステージ状態（半硬化状態）のシート状の絶縁樹脂（例えば、ＮＣＦ（Non Conductive Film））、ペースト状の絶縁樹脂（例えば、ＮＣＰ（Non Conductive Paste））、粘着性を有するシート状の異方性導電樹脂（例えば、ＡＣＦ（Anisotropic Conductive Film））、ペースト状の異方性導電樹脂（例えば、ＡＣＰ（Anisotropic Conductive Paste））、ビルドアップ樹脂（無機フィラー入りのエポキシ樹脂又は無機フィラーなしのエポキシ樹脂）、液晶ポリマー（liquid crystal polymer）等を挙げることができる。ＡＣＰ及びＡＣＦは、エポキシ系樹脂或いはシアネートエステル系樹脂をベースとする絶縁樹脂にＮｉ／Ａｕに被膜された小径球状の樹脂が分散されたものであり、鉛直方向に対しては導電性を有し、水平方向には絶縁性を有する樹脂である。
【００５８】
ここで、カーボンブラックとは炭化水素、又は、炭素を含む化合物を空気の供給が不十分な状態で燃焼または熱分解させてできる結晶子の集合体のことを示し、例えば、チャンネルブラック、ローラーブラック、オイルファーネスブラック、ガスファーネスブラック、アセチレンブラック、ファインサーマルブラック、メディアムサーマルブラック、ランプブラック、ボーンブラック、松煙、油煙、ベジタブルブラック等を挙げることができる。カーボンブラックを絶縁樹脂等へ添加する際には、例えば、粉末状、スラリー状又はペースト状等の状態で使用される。
【００５９】
ここで、有機顔料とは、有機色素から成る顔料の総称である。無機顔料に比べ、一般に着色力が大きく、色相が豊富である。有機顔料としては、アゾ顔料、アントラキノン系など、種々の化学構造の有機色素が知られているが、本発明には、黒色系の有機顔料を用いることが好ましい。
【００６０】
絶縁層１３は、熱膨張率を低くするため等を目的として、例えば球状シリカ（ＳｉＯ２）等の無機フィラーを含有している。無機フィラーの中には、Ｕ（ウラン）、Ｔｈ（トリウム）等の放射性物質が極微量含まれている。従って、無機フィラーの中に含まれるＵ（ウラン）、Ｔｈ（トリウム）等の放射性物質からα線が発生する場合がある。
【００６１】
絶縁層１３のα線検出量は、０．００１５ｃｏｕｎｔ／ｃｍ２・ｈ以下であることが好ましい。絶縁層１３の外側（外部接続端子１７側）から照射されるα線、可視光線又は紫外線を低減しても、絶縁層１３のα線含有量が多く、絶縁層１３自身がα線を発生しては、いわゆるソフトエラーの発生率を低減できないからである。ここで、絶縁層１３のα線検出量とは、絶縁層１３から放出されるα線の量を測定した値である。絶縁層１３のα線検出量は、絶縁層１３に含有される無機フィラーの量を調整することにより、０．００１５ｃｏｕｎｔ／ｃｍ２・ｈ以下とすることができる。
【００６２】
絶縁層１３のα線検出量が０．００１５ｃｏｕｎｔ／ｃｍ２・ｈ以下であれば、α線に起因するいわゆるソフトエラーの発生率が極めて低くなることが経験的に知られている。絶縁層１３の厚さＴ2は、例えば、１０μｍ〜６０μｍとすることができる。
【００６３】
絶縁層１３に含有されるイオン性不純物であるＣｌ−及びＮａ＋の量は、それぞれ１０ｐｐｍ以下であることが好ましい。又、絶縁層１３に含有されるイオン性不純物であるＮＨ４＋の量は、５０ｐｐｍ以下であることが好ましい。例えばＡｌ等から構成されている電極パッド２３の腐食対策のためである。なお、イオン性不純物の量は、熱水で抽出（例えば１２１℃／２０ｈｒｓ）し、イオンクロマト法にて分析することにより測定することができる。
【００６４】
このようにして、絶縁層１３は、絶縁層１３の外側（外部接続端子１７側）から照射されるα線、可視光線又は紫外線を遮蔽するとともに、絶縁層１３自身が発生するα線の量を低減するように構成することができる。
【００６５】
なお、前述のように、保護膜２４に、更にポリイミドからなる層が積層されている場合がある。この場合には、保護膜２４に積層されているポリイミドの層がα線を遮蔽する効果を有する。本発明では、保護膜２４に更にポリイミドからなる層が積層されていない場合にも、絶縁層１３によりα線を遮蔽することができる。
【００６６】
配線パターン１４は、いわゆる再配線と呼ばれる場合があり、電極パッド２３の位置と、外部接続端子１７の位置とを異ならせるため（ファンイン及び任意の位置への端子配置をするため、所謂ピッチ変換のため）に設けられる。配線パターン１４は、第１の金属層２６及び第２の金属層２７から構成され、更に、第１の金属層２６は、Ｔｉ膜とＣｕ膜との積層構造、Ｃｒ膜とＣｕ膜との積層構造、又はＣｕ膜の単層構造とされている。第２の金属層２７の材料としては、例えば、Ｃｕ等を用いることができる。
【００６７】
配線パターン１４は、内部接続端子１２の上面１２Ａと接触するように、絶縁層１３の上面１３Ａに設けられている。配線パターン１４は、内部接続端子１２を介して、半導体集積回路２２と電気的に接続されている。配線パターン１４は、外部接続端子１７が配設される外部接続端子配設領域１４Ａを有する。配線パターン１４の厚さは、例えば、５μｍ〜２０μｍとすることができる。
【００６８】
第１の金属層２６をＴｉ膜とＣｕ膜との積層構造、又は、Ｃｒ膜とＣｕ膜との積層構造とした場合に、絶縁層１３の上面１３Ａから露出した内部接続端子１２の上面１２Ａと第１の金属層２６を構成するＴｉ膜又はＣｒ膜とは金属結合をしている。第１の金属層２６をＣｕ膜の単層構造とした場合に、絶縁層１３の上面１３Ａから露出した内部接続端子１２の上面１２Ａと第１の金属層２６を構成するＣｕ膜とは金属結合をしている。
【００６９】
又、第１の金属層２６をＴｉ膜とＣｕ膜との積層構造、又は、Ｃｒ膜とＣｕ膜との積層構造とした場合に、第１の金属層２６を構成するＴｉ膜又はＣｒ膜とＣｕ膜とは金属結合をしている。金属結合することにより、内部接続端子１２の上面１２Ａと第１の金属層２６は強固に接合することが可能となり、両者間の機械的及び電気的な接続信頼性を高めることができる。
【００７０】
ソルダーレジスト１６は、外部接続端子配設領域１４Ａを開口し（ＳＭＤ、ＮＳＭＤのどちらも可能）、配線パターン１４を覆うように設けられている。ソルダーレジスト１６が無機フィラーを含有していると、無機フィラーの中にはＵ（ウラン）、Ｔｈ（トリウム）等の放射性物質が極微量含まれているため、ソルダーレジスト１６がα線の発生源になり得る。
【００７１】
そこで、本発明の第１の実施の形態に係る半導体装置１０では、ソルダーレジスト１６は無機フィラーを含有していない（フィラーレスである）ものを用いる。その結果、ソルダーレジスト１６の発生するα線の量を限りなくゼロに近づけることができる。ソルダーレジスト１６の材料としては、例えば無機フィラーを含有していない、エポキシやエポキシアクリレート、シアネートエステル、シロキサンを主成分とする樹脂等を用いることができる。
【００７２】
外部接続端子１７は、配線パターン１４の外部接続端子配設領域１４Ａに設けられている。外部接続端子１７は、マザーボード等の実装基板（図示せず）に設けられたパッドと電気的に接続される端子である。外部接続端子１７としては、例えば、はんだバンプ等を用いることができる。外部接続端子１７の材料としては、例えば、Ｐｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。又、樹脂（例えばジビニルベンゼン等）をコアとするはんだボール（Ｓｎ−３．５Ａｇ）等を用いても構わない。
【００７３】
ただし、外部接続端子１７の材料としては、例えばＳｎ−３．５Ａｇ、Ｓｎ−３．０Ａｇ−０．５Ｃｕ等のＰｂフリーはんだを用いることが好ましい。例えば変性ポリイミドのようなα線を遮蔽する材料を含んで構成され、更にα線検出量が０．００１５ｃｏｕｎｔ／ｃｍ２・ｈ以下となるように無機フィラーの含有量が調整された絶縁層１３、無機フィラーを含有していない（フィラーレスである）ソルダーレジスト１６、Ｐｂフリーはんだを用いた外部接続端子１７の相乗効果により、半導体基板２１へ到達するα線の量を激減させることができるからである。
【００７４】
図１４〜図２８は、本発明の第１の実施の形態に係る半導体装置の製造工程を例示する図である。図１４〜図２８において、図１２に示す半導体装置１０と同一構成部分には同一符号を付し、その説明を省略する場合がある。図１４〜図２８において、Ｃはダイシングブレードが半導体基板３１を切断する位置（以下、「基板切断位置Ｃ」とする）、Ａは複数の半導体装置形成領域（以下、「半導体装置形成領域Ａ」とする）、Ｂは複数の半導体装置形成領域Ａを分離する、基板切断位置Ｃを含むスクライブ領域（以下、「スクライブ領域Ｂ」とする）を示している。
【００７５】
始めに、図１４に示す工程では、複数の半導体装置形成領域Ａと、複数の半導体装置形成領域Ａを分離する、基板切断位置Ｃを含むスクライブ領域Ｂとを有する半導体基板３１を準備する（図１３参照）。半導体基板３１は、薄板化され、かつ基板切断位置Ｃにおいて切断されることにより、先に説明した半導体基板２１（図１２参照）となるものである。半導体基板３１としては、例えば、Ｓｉウエハ等を用いることができる。半導体基板３１の厚さＴ３は、例えば、５００μｍ〜７７５μｍとすることができる。
【００７６】
次いで、図１５に示す工程では、半導体装置形成領域Ａに対応する半導体基板３１の表面側に、周知の手法により、半導体集積回路２２、電極パッド２３、及び保護膜２４を有する半導体チップ１１を形成する。電極パッド２３の材料としては、例えば、Ａｌ等を用いることができる。電極パッド２３の材料として、Ｃｕ層の上にＡｌ層を形成したもの、Ｃｕ層の上にＳｉ層を形成し、その上に更にＡｌ層を形成したもの等を用いても構わない。保護膜２４としては、例えば、ＳｉＮ膜やＰＳＧ膜等を用いることができる。又、ＳｉＮ膜やＰＳＧ膜等からなる層に、更にポリイミド等からなる層を積層しても構わない。
【００７７】
次いで、図１６に示す工程では、複数の半導体装置形成領域Ａに設けられた複数の電極パッド２３上にそれぞれ内部接続端子１２を形成する。内部接続端子１２としては、例えば、Ａｕバンプ、Ｃｕバンプ、Ａｕめっき膜、無電解めっき法やＡｌジンケート法により形成されたＮｉ膜とＮｉ膜上に積層されるＡｕ膜から構成される金属膜等を用いることができる。Ａｕバンプ或いはＣｕバンプは、例えば、ワイヤボンディング装置を用いて、ボンディングワイヤにより形成することができる。又、めっき法により形成することもできる。なお、図１６に示す工程で形成された複数の内部接続端子１２には、高さばらつきが存在する。
【００７８】
次いで、図１７に示す工程では、内部接続端子１２が設けられた側の複数の半導体チップ１１（複数の半導体チップ１１の表面側）及び内部接続端子１２を覆うように絶縁層１３を形成する。絶縁層１３は、α線を遮蔽する材料を含んで構成される。絶縁層１３としては、例えば変性ポリイミドのようなα線を遮蔽する材料とともに、黒色系材料であるカーボンブラックや黒色系の有機顔料等を含有することにより黒色系の色にされたＢ−ステージ状態（半硬化状態）の絶縁樹脂等を用いることができる。本発明で用いることができる絶縁樹脂等については、前述のとおりである。
【００７９】
粘着性を有するシート状の絶縁樹脂又は異方性導電樹脂を用いた場合は、図１６に示す構造体の上面側にシート状の絶縁樹脂又は異方性導電樹脂を貼り付けることで絶縁層１３を形成する。また、絶縁層１３としてペースト状の絶縁樹脂又は異方性導電樹脂を用いた場合は、図１６に示す構造体の上面側に印刷法によりペースト状の絶縁樹脂又は異方性導電樹脂を形成し、その後、プリベークして絶縁樹脂又は異方性導電樹脂を半硬化させる。この半硬化した絶縁樹脂又は異方性導電樹脂は、接着性を有する。絶縁層１３の厚さＴ４は、例えば、２０μｍ〜１００μｍとすることができる。
【００８０】
本発明では、絶縁層１３として、例えば変性ポリイミドのようなα線を遮蔽する材料を含んで構成される絶縁樹脂等を用いるが、絶縁層１３を形成する工程自体は従来から存在する。すなわち、材料の構成を変更するだけで従来と同一工程でα線を遮蔽できる絶縁層１３を形成することが可能であり、α線を遮蔽するための新たな層を形成する追加工程は不要である。
【００８１】
次いで、図１８に示す工程では、図１７に示す構造体を加熱した状態で、絶縁層１３を絶縁層１３の上面１３Ａ側から押圧する（図１８の矢印参照）。これにより、図１７に示す構造体の上面（具体的には、絶縁層１３の上面１３Ａ及び内部接続端子１２の上面１２Ａ）は、平坦な面になる。すなわち、絶縁層１３の上面１３Ａ及び内部接続端子１２の上面１２Ａの平坦化処理を一括で同時に行うことができる。
【００８２】
又、図１８に示す構造体を押圧時よりも高い温度で（絶縁層１３の硬化温度で）加熱することにより、絶縁層１３は硬化する。押圧後の絶縁層１３の厚さＴ2は、例えば、１０μｍ〜６０μｍとすることができる。ただし、この状態では、内部接続端子１２の上面１２Ａには、絶縁層１３を構成する材料の一部が付着しており、内部接続端子１２の上面１２Ａは絶縁層１３から完全には露出していない。
【００８３】
次いで、図１９に示す工程では、絶縁層１３の上面１３Ａにアッシング処理を施すことにより、内部接続端子１２の上面１２Ａを絶縁層１３から完全に露出させると共に絶縁層１３の上面１３Ａを粗面化する。アッシング処理としては、例えば、Ｏ２プラズマアッシング等を用いることができる。Ｏ２プラズマアッシングは、真空雰囲気中において、対象物を酸素ガスがプラズマ励起された酸素ラジカル及び酸素イオンにより酸化させ、ＣＯやＣＯ２等の気体状反応生成物として除去するものである。
【００８４】
供給される酸素ガスには必要に応じて種々の不活性ガスを添加しても構わない。不活性ガスとしては、例えば、アルゴン系ガス、水素系ガス、窒素系ガス、ＣＦ４、Ｃ２Ｆ６等のＣＦ系ガス等を用いることができる。なお、Ｏ２プラズマアッシングに代えてオゾンアッシング等を用いても構わないが、絶縁層１３の材料によっては十分なエッチング特性が得られない場合がある点、又、Ｏ２プラズマアッシングに比べてエッチングレートが劣り生産性が低下する点に注意を要する。
【００８５】
アッシング処理を施された面は、粗面化され微小な凹凸が形成される。図１９に示す工程により、絶縁層１３の上面１３Ａを粗面化することにより、後述する図２０の工程において、絶縁層１３の上面１３Ａと、絶縁層１３の上面１３Ａに形成される第１の金属層２６との密着性を高めることができる。又、絶縁層１３の上面１３Ａと、後述する図２５に示す工程で形成されるソルダーレジスト１６との密着性を高めることができる。
【００８６】
なお、絶縁層１３の上面１３Ａを粗面化するために、絶縁層１３の上面１３Ａに片面が粗面化された銅箔を配設し、圧着処理をした後、銅箔を除去することにより、絶縁層１３の上面１３Ａに銅箔の粗面を転写する方法を用いることもできる。しかしながら、この方法では、製造工程が複雑化するとともに、その都度銅箔が廃棄され材料費も増加するため、半導体装置１０の製造コストが増加するという問題が発生する。本発明では、絶縁層１３の上面１３Ａにアッシング処理を施すことにより絶縁層１３の上面１３Ａを粗面化するため、このような問題は発生せず、半導体装置１０の製造コストの増加を抑制することができる。
【００８７】
次いで、図２０に示す工程では、絶縁層１３の上面１３Ａ及び内部接続端子１２の上面１２Ａに第１の金属層２６を形成する。第１の金属層２６は、例えば、Ｔｉ膜又はＣｒ膜とＣｕ膜とを絶縁層１３の上面１３Ａ及び内部接続端子１２の上面１２Ａに順次積層した構成や、Ｃｕ膜を絶縁層１３の上面１３Ａ及び内部接続端子１２の上面１２Ａに形成した構成とすることができる。本発明において、第１の金属層２６は蒸着法を用いて形成することが特徴である。
【００８８】
蒸着法としては、例えば、スパッタ法、真空蒸着法、イオンプレーティング法等の物理蒸着法、メタルＣＶＤ法等の化学蒸着法の何れを用いても構わないが、物理蒸着法を用いることが好ましい。メタル化学蒸着法は、半導体装置の製造用としてはさほど普及しておらず、化学蒸着装置の導入費用等による製造コストの上昇等が問題となるからである。又、物理蒸着法としては、スパッタ法を用いることがより好ましい。半導体装置の製造用として最も汎用性が高く、緻密かつ高純度な金属膜を形成し易いからである。
【００８９】
以下に物理蒸着法の一種であるスパッタ法を用いて第１の金属層２６を構成するＴｉ膜又はＣｒ膜とＣｕ膜とを形成する方法について具体的に説明する。第１の金属層２６をＴｉ膜とＣｕ膜とから構成する場合には、始めに、絶縁層１３の上面１３Ａ及び内部接続端子１２の上面１２Ａに、Ｔｉをターゲットとしてスパッタリングを行いＴｉ膜を形成し、次いで、Ｃｕをターゲットとしてスパッタリングを行いＣｕ膜を形成する。なお、絶縁層１３の上面１３ＡへＴｉのスパッタリングを行う前に絶縁層１３の上面１３ＡとＴｉとの密着性を高めるため、Ｎ２逆スパッタリング又はＡｒ逆スパッタリングを行ってもよい。
【００９０】
逆スパッタリング並びにＴｉ及びＣｕのスパッタリングは、同一のスパッタ装置を用いて連続的に行うことが可能である。Ｔｉ膜の厚さは０．０５μｍ以上２μｍ以下、Ｃｕ膜の厚さは０．２μｍ以上１．５μｍ以下とすることが好ましい。これは、本発明者らが密着性の試験及び良好な電解めっきをするために必要なシート抵抗値の検証を繰り返し実施した結果から導かれたものであり、Ｔｉ膜及びＣｕ膜の厚さを前述の範囲内とすることにより、絶縁樹脂１３の上面１３ＡとＴｉ膜、Ｔｉ膜とＣｕ膜、Ｃｕ膜と配線パターン１４との密着性を向上することができ、その後の電解めっき性も良好に保つことができる。
【００９１】
ただし、絶縁層１３を構成する材料（黒色系の絶縁樹脂等）の種類によっては、Ｔｉ膜を形成せずに絶縁層１３の上面１３Ａに直接Ｃｕ膜を形成しても絶縁層１３の上面１３ＡとＣｕ膜との間に高い密着性が得られるものも存在する。絶縁層１３を構成する材料としてこのような材料を使用する場合には、絶縁層１３の上面１３Ａに図１９に示すアッシング処理を施した後に、Ｃｕをターゲットとしてスパッタリングを行いＣｕ膜を形成することができる。又、絶縁層１３の上面１３Ａに図１９に示すアッシング処理を施した後に、Ｎ２逆スパッタリング又はＡｒ逆スパッタリングを行ってからＣｕをターゲットとしてスパッタリングを行いＣｕ膜を形成しても構わない。
【００９２】
すなわち、絶縁層１３を構成する材料（黒色系の絶縁樹脂等）の種類によっては、Ｃｕ膜を形成する前に絶縁層１３の上面１３ＡにＴｉをターゲットとしてスパッタリングを行いＴｉ膜を形成する工程や、絶縁層１３の上面１３ＡへＴｉのスパッタリングを行う前に絶縁層１３の上面１３ＡとＴｉとの密着性を高めるため、Ｎ２逆スパッタリング又はＡｒ逆スパッタリングを行う工程を削除することができる。
【００９３】
第１の金属層２６をＣｒ膜とＣｕ膜とから構成する場合には、始めに、絶縁層１３の上面１３Ａ及び内部接続端子１２の上面１２Ａに、Ｃｒをターゲットとしてスパッタリングを行いＣｒ膜を形成し、続いてＣｕをターゲットとしてスパッタリングを行いＣｕ膜を形成する。なお、絶縁層１３の上面１３ＡへＣｒのスパッタリングを行う前に絶縁層１３の上面１３ＡとＣｒとの密着性を高めるため、Ｎ２逆スパッタリング又はＡｒ逆スパッタリングを行ってもよい。
【００９４】
Ｃｒ膜及びＣｕ膜は、同一のスパッタ装置を用いて連続的に形成することが可能である。Ｃｒ膜の厚さは０．０１μｍ以上０．０５μｍ以下、Ｃｕ膜の厚さは０．２μｍ以上１．５μｍ以下とすることが好ましい。これは、本発明者らが密着性の試験及び良好な電解めっきをするために必要なシート抵抗値の検証を繰り返し実施した結果から導かれたものであり、Ｃｒ膜及びＣｕ膜の厚さを前述の範囲内とすることにより、絶縁樹脂１３の上面１３ＡとＣｒ膜、Ｃｒ膜とＣｕ膜、Ｃｕ膜と配線パターン１４との密着性を向上することができ、その後の電解めっき性も良好に保つことができる。
【００９５】
ただし、絶縁層１３を構成する材料（黒色系の絶縁樹脂等）の種類によっては、Ｃｒ膜を形成せずに絶縁層１３の上面１３Ａに直接Ｃｕ膜を形成しても絶縁層１３の上面１３ＡとＣｕ膜との間に高い密着性が得られるものも存在する。絶縁層１３を構成する材料としてこのような材料を使用する場合には、絶縁層１３の上面１３Ａに図１９に示すアッシング処理を施した後に、Ｃｕをターゲットとしてスパッタリングを行いＣｕ膜を形成することができる。又、絶縁層１３の上面１３Ａに図１９に示すアッシング処理を施した後に、Ｎ２逆スパッタリング又はＡｒ逆スパッタリングを行ってからＣｕをターゲットとしてスパッタリングを行いＣｕ膜を形成しても構わない。
【００９６】
すなわち、絶縁層１３を構成する材料（黒色系の絶縁樹脂等）の種類によっては、Ｃｕ膜を形成する前に絶縁層１３の上面１３ＡにＣｒをターゲットとしてスパッタリングを行いＣｒ膜を形成する工程や、絶縁層１３の上面１３ＡへＣｒのスパッタリングを行う前に絶縁層１３の上面１３ＡとＣｒとの密着性を高めるため、Ｎ２逆スパッタリング又はＡｒ逆スパッタリングを行う工程を削除することができる。
【００９７】
このように、本発明の第１の実施の形態では、第１の金属層２６（Ｔｉ膜とＣｕ膜との積層構造、Ｃｒ膜とＣｕ膜との積層構造、又はＣｕ膜の単層構造）をスパッタ法等の蒸着法を用いて形成する。このため、絶縁層１３の上面１３Ａから露出した内部接続端子１２の上面１２ＡとＴｉ膜、Ｃｒ膜又はＣｕ膜とは金属結合をする。又、Ｔｉ膜とＣｕ膜との積層構造、Ｃｒ膜とＣｕ膜との積層構造の場合には、Ｔｉ膜又はＣｒ膜の上部に形成されるＣｕ膜もスパッタ法を用いて形成されるため、Ｔｉ膜又はＣｒ膜とＣｕ膜とは金属結合をする。
【００９８】
よって、従来のような圧接や導電性ペーストを用いた接合方法に比べ、内部接続端子１２の上面１２Ａと第１の金属層２６とを強固に接合することができ、両者間の機械的及び電気的な接続信頼性を高めることができる。
【００９９】
ところで、本発明の第１の実施の形態では、樹脂等から構成される絶縁層１３の上面１３Ａに、第１の金属層２６を介して第２の金属層２７をスパッタ法等の蒸着法により形成する。よって、絶縁層１３の上面１３Ａに密着金属層としての第１の金属層２６を形成し密着性を高めているが、第１の金属層２６との密着信頼性が懸念される。しかしながら、本発明の第１の実施の形態では、前述の図１９に示す工程により、絶縁層１３の上面１３Ａは粗面化され微小な凹凸が形成されているため、絶縁層１３の上面１３Ａと第１の金属層２６との密着信頼性に問題は生じない。つまり、絶縁層１３の上面１３Ａに形成された微細な凹凸によるアンカー効果及び第１の金属層２６を形成するという二重の対策を講じている。
【０１００】
絶縁層１３の上面１３Ａと第１の金属層２６との密着信頼性に関して、第１の金属層２６をＴｉ膜とＣｕ膜との積層構造、又は、Ｃｒ膜とＣｕ膜との積層構造とした場合を例にとり、図２９を参照しながら説明をする。図２９は、図２０における絶縁層及び第１の金属層の部分を拡大して例示する断面図である。図２９において、２９は第１の金属層２６を構成するＴｉ膜又はＣｒ膜を、２９ＡはＴｉ膜又はＣｒ膜の上面を、３０は第１の金属層２６を構成するＣｕ膜を示している。
【０１０１】
前述の図１９に示す工程により、絶縁層１３の上面１３Ａは粗面化され、図２９に示すような微小な凹凸が形成される。微小な凹凸が形成された絶縁層１３の上面１３ＡにＴｉ膜又はＣｒ膜２９がスパッタ法等の蒸着法により形成されるため、Ｔｉ膜又はＣｒ膜２９は微小な凹凸に食い込んだ状態となり、絶縁層１３の上面１３ＡとＴｉ膜又はＣｒ膜２９との間には、いわゆるアンカー効果が発生する。
【０１０２】
これにより、絶縁層１３が樹脂等であっても、絶縁層１３の上面１３ＡにＴｉ膜又はＣｒ膜２９を確実に形成することができる。よって、Ｔｉ膜又はＣｒ膜２９の絶縁層１３の上面１３Ａからの剥離を防止することができ、半導体装置１０の信頼性を高めることができる。Ｔｉ膜又はＣｒ膜２９を用いることと絶縁層１３の上面１３Ａに形成された微細な凹凸によるアンカー効果との二重の対策により、密着信頼性を確実なものとしている。
【０１０３】
又、図２９に示すように、微小な凹凸が形成された絶縁層１３の上面１３Ａは、その上部に形成されるＴｉ膜又はＣｒ膜２９の上面２９Ａにも履歴され、Ｔｉ膜又はＣｒ膜２９の上面２９Ａも粗面化され、微小な凹凸が形成される。このため、Ｔｉ膜又はＣｒ膜２９とＴｉ膜又はＣｒ膜２９の上面２９Ａに形成されるＣｕ膜３０との間にもアンカー効果が生じ、Ｔｉ膜又はＣｒ膜２９とＣｕ膜３０との密着性を高めることができる。更に、後述するレジスト膜２８とＣｕ膜３０との密着性も高めることができ、配線パターン１４形成時のエッチング不良も防ぐことができる。
【０１０４】
第１の金属層２６をＴｉ膜又はＣｒ膜２９と、Ｃｕ膜３０とを積層した構成とする理由は、第１の金属層２６を給電層として用いるためである。Ｔｉ膜又はＣｒ膜２９は、絶縁層１３を構成する材料との密着性が高い（密着金属層として用いられる）。しかしながら、Ｔｉ膜又はＣｒ膜２９だけでは電気抵抗が高く、給電層として用いるには適さない。Ｔｉ膜又はＣｒ膜２９に、電気抵抗（シート抵抗）の低いＣｕ膜３０を積層することにより、第１の金属層２６の電気抵抗を低くすることが可能となり、第１の金属層２６を給電層として用いることができる。
【０１０５】
次いで、図２１に示す工程では、図２０に示す構造体の上面（第１の金属層２６の上面２６Ａ）を覆うように、例えば、第１の金属層２６を給電層として、電解めっき法等により第２の金属層２７を形成する。第２の金属層２７としては、例えば、Ｃｕ等を用いることができる。第２の金属層２７の厚さＴ５は、例えば、１０μｍとすることができる。
【０１０６】
次いで、図２２に示す工程では、第２の金属層２７の上面２７Ａにレジストを塗布し、次いで、このレジストを露光、現像することで配線パターン１４の形成領域に対応する部分の第２の金属層２７の上部２７Ａにレジスト膜２８を形成する。
【０１０７】
次いで、図２３に示す工程では、レジスト膜２８をマスクとして第２の金属層２７及び第１の金属層２６をエッチングし、レジスト膜２８が形成されていない部分の第１の金属層２６及び第２の金属層２７を除去することで、配線パターン１４を形成する。
【０１０８】
次いで、図２４に示す工程では、図２３に示すレジスト膜２８を除去する。その後、配線パターン１４の粗化処理を行う。配線パターン１４の粗化処理は、黒化処理又は粗化エッチング処理のいずれかの方法により行うことができる。上記粗化処理は、配線パターン１４の上面及び側面に形成されるソルダーレジスト１６と配線パターン１４との密着性を向上させるためのものである。
【０１０９】
次いで、図２５に示す工程では、配線パターン１４と絶縁層１３とを覆うように、レジストを塗布し、次いで、フォトリソグラフィ法によりレジストを露光、現像し、外部接続端子配設領域１４Ａに対応する部分のレジストをエッチングにより除去し、外部接続端子配設領域１４Ａを露出する開口部を有するソルダーレジスト１６を形成する。ソルダーレジスト１６の材料としては、例えば無機フィラーを含有していない、エポキシやエポキシアクリレート、シアネートエステル、シロキサンを主成分とする樹脂等を用いることができる。
【０１１０】
次いで、図２６に示す工程では、半導体基板３１の裏面側から半導体基板３１を研磨又は研削して、半導体基板３１を薄板化する。半導体基板３１の薄板化には、例えば、バックサイドグラインダー等を用いることができる。薄板化後の半導体基板３１の厚さＴ１は、例えば、５０μｍ〜５００μｍとすることができる。なお、図２６に示す工程は削除される場合もある。
【０１１１】
次いで、図２７に示す工程では、配線パターン１４の外部接続端子配設領域１４Ａに外部接続端子１７を形成する。外部接続端子１７の材料としては、例えばＳｎ−３．５Ａｇ、Ｓｎ−３．０Ａｇ−０．５Ｃｕ等のＰｂフリーはんだを用いることが好ましい。理由は、前述の通りである。これにより、複数の半導体装置形成領域Ａに半導体装置１０に相当する構造体が形成される。なお、図２６に示す工程と図２７に示す工程とは、順番を入れ替えても構わない。その際は、外部接続端子１７の高さを吸収できるバックグラインドテープを形成し、半導体基板３１の裏面の研磨を行う。次いで、図２８に示す工程では、スクライブ領域Ｂに対応する半導体基板３１を基板切断位置Ｃに沿って切断することで、複数の半導体装置１０が製造される。半導体基板３１の切断は、例えば、ダイシング等によって行う。
【０１１２】
本発明の第１の実施の形態に係る半導体装置及びその製造方法によれば、絶縁層１３を例えば変性ポリイミドのようなα線を遮蔽する材料を含有して構成することにより、α線を遮蔽することができるため、外部又は外部接続端子１７等により発生し半導体基板２１へ到達するα線の量を低減することが可能となり、いわゆるソフトエラー等の半導体装置１０の誤動作を防止することができる。
【０１１３】
又、絶縁層１３に含有される無機フィラーの量を調整することにより、絶縁層１３自身が発生するα線の量（α線検出量）を、例えば０．００１５ｃｏｕｎｔ／ｃｍ２・ｈ以下に低減することができる。
【０１１４】
又、無機フィラーを含有していない（フィラーレスである）ソルダーレジスト１６を用いることにより、ソルダーレジスト１６自身がα線を発生することを防止できる。
【０１１５】
又、外部接続端子１７の材料として、例えばＳｎ−３．５Ａｇ、Ｓｎ−３．０Ａｇ−０．５Ｃｕ等のＰｂフリーはんだを用いることにより、外部接続端子１７自身が発生するα線の量（α線検出量）を低減することができる。
【０１１６】
又、例えば変性ポリイミドのようなα線を遮蔽する材料を含んで構成され、更にα線検出量が０．００１５ｃｏｕｎｔ／ｃｍ２・ｈ以下となるように無機フィラーの含有量が調整された絶縁層１３、無機フィラーを含有していない（フィラーレスである）ソルダーレジスト１６、Ｐｂフリーはんだを用いた外部接続端子１７の相乗効果により、半導体基板２１へ到達するα線の量を激減させ、ソフトエラーの発生を低減することができる。
【０１１７】
又、絶縁層１３を黒色系材料であるカーボンブラックや黒色系の有機顔料等を含有して構成することにより、可視光線及び紫外線を遮蔽することができるため、可視光線又は紫外線が照射されることにより生じる光起電力に起因する半導体装置１０の誤動作を防止することができる。
【０１１８】
又、絶縁層１３の上面１３Ａにアッシング処理を施すことにより、製造工程の複雑化や不要な材料費の発生をともなわずに絶縁層１３の上面１３Ａを粗面化することが可能となり、半導体装置１０の製造コストの増加を抑制することができる。
【０１１９】
又、絶縁層１３の上面１３Ａ及び内部接続端子１２の上面１２Ａにスパッタ法等の蒸着法により第１の金属層２６を形成するため、内部接続端子１２の上面１２Ａと第１の金属層２６とを金属結合により強固に接合することができ、両者間の機械的及び電気的な接続信頼性を高めることができる。
【０１２０】
又、第１の金属層２６をＴｉ膜とＣｕ膜との積層構造、又は、Ｃｒ膜とＣｕ膜との積層構造とした場合に、第１の金属層２６を構成するＴｉ膜の厚さを０．０５μｍ以上２μｍ以下、Ｃｕ膜の厚さを０．２μｍ以上１．５μｍ以下、又は、第１の金属層２６を構成するＣｒ膜の厚さを０．０１μｍ以上０．０５μｍ以下、Ｃｕ膜の厚さを０．２μｍ以上１．５μｍ以下とすることにより、絶縁層１３の上面１３Ａ及び内部接続端子１２の上面１２Ａと第１の金属層２６、及び、第１の金属層２６と第２の金属層２７との密着性を向上することができ、その後の電解めっき性も良好に保つことができる。つまり、電解めっきに必要なシート抵抗を確保することができる。
【０１２１】
〈第２の実施の形態〉
図３０は、本発明の第２の実施の形態に係る半導体装置を例示する断面図である。図３０に示す半導体装置４０において、図１２に示す半導体装置１０と同一構成部分には同一符号を付し、その説明を省略する場合がある。図３０を参照するに、第２の実施の形態に係る半導体装置４０は、第１の実施の形態に係る半導体装置１０に設けられた配線パターン１４の代わりに、配線パターン４１を設けた以外は半導体装置１０と同様に構成される。配線パターン４１は、第１の金属層２６と第３の金属層４３とから構成されている。
【０１２２】
第１の実施の形態に係る半導体装置１０における配線パターン１４は、サブトラクティブ法により形成したが、第２の実施の形態では、半導体装置４０における配線パターン４１を、セミアディティブ法により形成する例を示す。
【０１２３】
図３１〜図３４は、本発明の第２の実施の形態に係る半導体装置の製造工程を例示する図である。図３１〜図３４において、図３０に示す半導体装置４０と同一構成部分には同一符号を付し、その説明を省略する場合がある。図３１〜図３４を参照して、第２の実施の形態に係る半導体装置４０の製造方法について説明する。始めに、第１の実施の形態で説明した図１４〜図２０に示す工程と同様な処理を行うことにより、図２０に示す構造体を形成する。
【０１２４】
次いで、図３１に示す工程では、第１の金属層２６の上面２６Ａにレジストを塗布し、レジストを露光、現像することで、配線形成領域に対応する開口部４２Ａを有するレジスト膜４２を形成する。次いで、図３２に示す工程では、第１の金属層２６を給電層として、電解めっき法により、開口部４２Ａに第３の金属層４３を形成する。第１の金属層２６と第３の金属層４３とは、電気的に接続される。第３の金属層４３としては、例えば、Ｃｕ等を用いることができる。又、第３の金属層４３の厚さＴ６は、例えば、５μｍ〜２０μｍとすることができる。
【０１２５】
次いで、図３３に示す工程では、図３２に示すレジスト膜４２を除去する。次いで、図３４に示す工程では、第３の金属層４３が形成されていない領域の第１の金属層２６をエッチングによって除去することで、第１の金属層２６と第３の金属層４３とからなる配線パターン４１が形成される。
【０１２６】
図３１〜図３４に示すように、第２の実施の形態では、配線パターン４１をセミアディティブ法により形成する例を示した。次いで、第１の実施の形態で説明した図２５〜図２８に示す工程と同様な処理を行うことにより、図３０に示す半導体装置４０が製造される。
【０１２７】
本発明の第２の実施の形態に係る半導体装置及びその製造方法によれば、本発明の第１の実施の形態に係る半導体装置及びその製造方法と同様に、絶縁層１３を例えば変性ポリイミドのようなα線を遮蔽する材料を含有して構成することにより、α線を遮蔽することができるため、外部又は外部接続端子１７等により発生し半導体基板２１へ到達するα線の量を低減することが可能となり、いわゆるソフトエラー等の半導体装置４０の誤動作を防止することができる。
【０１２８】
又、絶縁層１３に含有される無機フィラーの量を調整することにより、絶縁層１３自身が発生するα線の量（α線検出量）を、例えば０．００１５ｃｏｕｎｔ／ｃｍ２・ｈ以下に低減することができる。
【０１２９】
又、無機フィラーを含有していない（フィラーレスである）ソルダーレジスト１６を用いることにより、ソルダーレジスト１６自身がα線を発生することを防止できる。
【０１３０】
又、外部接続端子１７の材料として、例えばＳｎ−３．５Ａｇ、Ｓｎ−３．０Ａｇ−０．５Ｃｕ等のＰｂフリーはんだを用いることにより、外部接続端子１７自身が発生するα線の量（α線検出量）を低減することができる。
【０１３１】
又、例えば変性ポリイミドのようなα線を遮蔽する材料を含んで構成され、更にα線検出量が０．００１５ｃｏｕｎｔ／ｃｍ２・ｈ以下となるように無機フィラーの含有量が調整された絶縁層１３、無機フィラーを含有していない（フィラーレスである）ソルダーレジスト１６、Ｐｂフリーはんだを用いた外部接続端子１７の相乗効果により、半導体基板２１へ到達するα線の量を激減させ、ソフトエラーの発生を低減することができる。
【０１３２】
又、絶縁層１３を黒色系材料であるカーボンブラックや黒色系の有機顔料等を含有して構成することにより、可視光線及び紫外線を遮蔽することができるため、可視光線又は紫外線が照射されることにより生じる光起電力に起因する半導体装置４０の誤動作を防止することができる。
【０１３３】
又、絶縁層１３の上面１３Ａにアッシング処理を施すことにより、製造工程の複雑化や不要な材料費の発生をともなわずに絶縁層１３の上面１３Ａを粗面化することが可能となり、半導体装置４０の製造コストの増加を抑制することができる。
【０１３４】
又、絶縁層１３の上面１３Ａ及び内部接続端子１２の上面１２Ａにスパッタ法等の蒸着法により第１の金属層２６を形成するため、内部接続端子１２の上面１２Ａと第１の金属層２６とを金属結合により強固に接合することができ、両者間の機械的及び電気的な接続信頼性を高めることができる。
【０１３５】
又、第１の金属層２６をＴｉ膜とＣｕ膜との積層構造、又は、Ｃｒ膜とＣｕ膜との積層構造とした場合に、第１の金属層２６を構成するＴｉ膜の厚さを０．０５μｍ以上２μｍ以下、Ｃｕ膜の厚さを０．２μｍ以上１．５μｍ以下、又は、第１の金属層２６を構成するＣｒ膜の厚さを０．０１μｍ以上０．０５μｍ以下、Ｃｕ膜の厚さを０．２μｍ以上１．５μｍ以下とすることにより、絶縁層１３の上面１３Ａ及び内部接続端子１２の上面１２Ａと第１の金属層２６、及び、第１の金属層２６と第３の金属層４３との密着性を向上することができ、その後の電解めっき性も良好に保つことができる。つまり、電解めっきに必要なシート抵抗を確保することができる。
【０１３６】
又、配線パターン４１は、セミアディティブ法により形成されるため、配線パターン４１の寸法精度を向上させることができ、パターンの微細化（例えばＬ／Ｓ＝５／５μｍ）が可能となる。
【０１３７】
〈第３の実施の形態〉
図３５は、本発明の第３の実施の形態に係る半導体装置を例示する断面図である。図３５に示す半導体装置５０において、図１２に示す半導体装置１０と同一構成部分には同一符号を付し、その説明を省略する場合がある。図３５を参照するに、第３の実施の形態に係る半導体装置５０は、第１の実施の形態に係る半導体装置１０に設けられた絶縁層１３の代わりに、絶縁層５３を設けた以外は半導体装置１０と同様に構成される。なお、５３Ａは、絶縁層５３の上面を示している。以下、半導体装置１０と異なる部分についてのみ説明する。
【０１３８】
第３の実施の形態に係る半導体装置５０において、絶縁層５３は、第１絶縁層５１及び第２絶縁層５２の２層から構成されている。絶縁層５３の厚さＴ９は、例えば２０〜５０μｍとすることができる。第１絶縁層５１の厚さＴ７は、例えば１０μｍとすることができる。第２絶縁層５２の厚さＴ８は、例えば２０μｍとすることができる。
【０１３９】
第１絶縁層５１及び第２絶縁層５２の材料は、第１の実施の形態で説明した絶縁層１３の材料と同様に、例えば、粘着性を有するＢ−ステージ状態（半硬化状態）のシート状の絶縁樹脂（例えば、ＮＣＦ（Non Conductive Film））等を用いることができる。又、第１絶縁層５１及び第２絶縁層５２は、例えば変性ポリイミドのようなα線を遮蔽する材料とともに、黒色系材料であるカーボンブラックや黒色系の有機顔料等を含有することにより黒色系の色にされたているため、α線を遮蔽する性質を持つとともに、可視光線及び紫外線を遮蔽する性質も持つ。
【０１４０】
第１絶縁層５１及び第２絶縁層５２は、いずれも無機フィラーを含有している（ただし、後述するように、第１絶縁層５１は無機フィラーを含有しない場合がある）。第１絶縁層５１のα線検出量は、第１絶縁層５１に含有される無機フィラーの量を調整することにより、０．００１５ｃｏｕｎｔ／ｃｍ２・ｈ以下とされている。又、第２絶縁層５２のα線検出量は、第２絶縁層５２に含有される無機フィラーの量を調整することにより、０．００１５ｃｏｕｎｔ／ｃｍ２・ｈ以下とされている。
【０１４１】
第１絶縁層５１の無機フィラーの含有量は、第２絶縁層５２の無機フィラーの含有量よりも少なくすることが好ましい。又、第１絶縁層５１の例えば変性ポリイミドのようなα線を遮蔽する材料の含有量は、第２絶縁層５２の例えば変性ポリイミドのようなα線を遮蔽する材料の含有量よりも多くすることが好ましい。半導体基板２１により近い第１絶縁層５１をこのようにすることで、半導体基板２１に到達するα線の量を可能な限り低減するためである。
【０１４２】
第１絶縁層５１の無機フィラーの含有量は、例えば０〜２０ｗｔ％（第１絶縁層５１の重量に対する無機フィラーの重量の比率）とすることができる。第２絶縁層５２の無機フィラーの含有量は、例えば３０〜５０ｗｔ％（第２絶縁層５２の重量に対する無機フィラーの重量の比率）とすることができる。なお、熱膨張率を低くすること、Ｓｉとの熱膨張率のミスマッチによるＳｉウエハの反りを低減すること等の目的を達成するため、第１絶縁層５１及び第２絶縁層５２に含有される無機フィラーの量を共にゼロとすることはできない。しかしながら、第１絶縁層５１に含有される無機フィラーの量をゼロとすることは可能である。これにより、半導体基板２１に到達するα線の量を激減させることができる。熱膨張率を低くする等の目的は、第２絶縁層５２に含有される無機フィラーにより達成される。
【０１４３】
本発明の第３の実施の形態に係る半導体装置５０は、本発明の第１の実施の形態に係る半導体装置１０又は本発明の第２の実施の形態に係る半導体装置４０と同様の製造方法により製造することができるため、製造方法の説明は省略する。
【０１４４】
本発明の第３の実施の形態に係る半導体装置によれば、本発明の第１の実施の形態に係る半導体装置及び本発明の第２の実施の形態に係る半導体装置と同様の効果を奏する。更に、絶縁層５３を第１絶縁層５１及び第２絶縁層５２の２層構成とし、半導体基板２１により近い第１絶縁層５１において、無機フィラーの含有量を少なく（ゼロも可能）し、ポリイミドの含有量を多くすることにより、半導体基板２１に到達するα線の量を激減させることができる。
【０１４５】
なお、絶縁層５３を３層以上から構成することも可能である。その場合にも、半導体基板２１により近い絶縁層において、無機フィラーの含有量を少なく（ゼロも可能）し、ポリイミドの含有量を多くすることにより、半導体基板２１に到達するα線の量を激減させることができる。
【０１４６】
以上、本発明の好ましい実施の形態について詳説したが、本発明は、上述した実施の形態に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
【０１４７】
例えば、図１４に示す工程では、複数の半導体装置形成領域Ａと、複数の半導体装置形成領域Ａを分離する、基板切断位置Ｃを含むスクライブ領域Ｂとを有する半導体基板３１を用いる例を示した。しかしながら、半導体基板には、必ずしも複数の半導体チップが形成されなくてもよく、１枚の半導体基板に１つの半導体チップが形成される形態でも構わない。
【図面の簡単な説明】
【０１４８】
【図１】従来の半導体装置を例示する断面図である。
【図２】従来の半導体装置が形成される半導体基板を例示する平面図である。
【図３】従来の半導体装置の製造工程を例示する図（その１）である。
【図４】従来の半導体装置の製造工程を例示する図（その２）である。
【図５】従来の半導体装置の製造工程を例示する図（その３）である。
【図６】従来の半導体装置の製造工程を例示する図（その４）である。
【図７】従来の半導体装置の製造工程を例示する図（その５）である。
【図８】従来の半導体装置の製造工程を例示する図（その６）である。
【図９】従来の半導体装置の製造工程を例示する図（その７）である。
【図１０】従来の半導体装置の製造工程を例示する図（その８）である。
【図１１】従来の半導体装置の製造工程を例示する図（その９）である。
【図１２】本発明の第１の実施の形態に係る半導体装置を例示する断面図である。
【図１３】本発明の第１の実施の形態に係る半導体装置が形成される半導体基板の平面図である。
【図１４】本発明の第１の実施の形態に係る半導体装置の製造工程を例示する図（その１）である。
【図１５】本発明の第１の実施の形態に係る半導体装置の製造工程を例示する図（その２）である。
【図１６】本発明の第１の実施の形態に係る半導体装置の製造工程を例示する図（その３）である。
【図１７】本発明の第１の実施の形態に係る半導体装置の製造工程を例示する図（その４）である。
【図１８】本発明の第１の実施の形態に係る半導体装置の製造工程を例示する図（その５）である。
【図１９】本発明の第１の実施の形態に係る半導体装置の製造工程を例示する図（その６）である。
【図２０】本発明の第１の実施の形態に係る半導体装置の製造工程を例示する図（その７）である。
【図２１】本発明の第１の実施の形態に係る半導体装置の製造工程を例示する図（その８）である。
【図２２】本発明の第１の実施の形態に係る半導体装置の製造工程を例示する図（その９）である。
【図２３】本発明の第１の実施の形態に係る半導体装置の製造工程を例示する図（その１０）である。
【図２４】本発明の第１の実施の形態に係る半導体装置の製造工程を例示する図（その１１）である。
【図２５】本発明の第１の実施の形態に係る半導体装置の製造工程を例示する図（その１２）である。
【図２６】本発明の第１の実施の形態に係る半導体装置の製造工程を例示する図（その１３）である。
【図２７】本発明の第１の実施の形態に係る半導体装置の製造工程を例示する図（その１４）である。
【図２８】本発明の第１の実施の形態に係る半導体装置の製造工程を例示する図（その１５）である。
【図２９】図２０における絶縁層及び第１の金属層の部分を拡大して例示する断面図である。
【図３０】本発明の第２の実施の形態に係る半導体装置を例示する断面図である。
【図３１】本発明の第２の実施の形態に係る半導体装置の製造工程を例示する図（その１）である。
【図３２】本発明の第２の実施の形態に係る半導体装置の製造工程を例示する図（その２）である。
【図３３】本発明の第２の実施の形態に係る半導体装置の製造工程を例示する図（その３）である。
【図３４】本発明の第２の実施の形態に係る半導体装置の製造工程を例示する図（その４）である。
【図３５】本発明の第３の実施の形態に係る半導体装置を例示する断面図である。
【符号の説明】
【０１４９】
１０，４０，５０，１００  半導体装置
１１，１０１  半導体チップ
１２，１０２  内部接続端子
１２Ａ，１３Ａ，２６Ａ，２７Ａ，２８Ａ，２９Ａ，５３Ａ，１０２Ａ，１０３Ａ  上面
１３，５３，１０３  絶縁層
１４，４１，１０４  配線パターン
１４Ａ，４１Ａ，１０４Ａ  外部接続端子配設領域
１６，１０６  ソルダーレジスト
１７，１０７  外部接続端子
２１，３１，１０９，１１０  半導体基板
２２，１１１  半導体集積回路
２３，１１２  電極パッド
２４，１１３  保護膜
２６  第１の金属層
２７  第２の金属層
２８，４２  レジスト膜
２９  第１の金属層２６を構成するＴｉ膜又はＣｒ膜
３０  第１の金属層２６を構成するＣｕ膜
４２Ａ  開口部
４３  第３の金属層
５１  第１絶縁層
５２  第２絶縁層
Ａ  半導体装置形成領域
Ｂ  スクライブ領域
Ｃ  基板切断位置
Ｔ1〜Ｔ９  厚さ
Ｈ１  高さ
【図１】
2010074120.tif 000003
【図２】
2010074120.tif 000004
【図３】
2010074120.tif 000005
【図４】
2010074120.tif 000006
【図５】
2010074120.tif 000007
【図６】
2010074120.tif 000008
【図７】
2010074120.tif 000009
【図８】
2010074120.tif 000010
【図９】
2010074120.tif 000011
【図１０】
2010074120.tif 000012
【図１１】
2010074120.tif 000013
【図１２】
2010074120.tif 000014
【図１３】
2010074120.tif 000015
【図１４】
2010074120.tif 000016
【図１５】
2010074120.tif 000017
【図１６】
2010074120.tif 000018
【図１７】
2010074120.tif 000019
【図１８】
2010074120.tif 000020
【図１９】
2010074120.tif 000021
【図２０】
2010074120.tif 000022
【図２１】
2010074120.tif 000023
【図２２】
2010074120.tif 000024
【図２３】
2010074120.tif 000025
【図２４】
2010074120.tif 000026
【図２５】
2010074120.tif 000027
【図２６】
2010074120.tif 000028
【図２７】
2010074120.tif 000029
【図２８】
2010074120.tif 000030
【図２９】
2010074120.tif 000031
【図３０】
2010074120.tif 000032
【図３１】
2010074120.tif 000033
【図３２】
2010074120.tif 000034
【図３３】
2010074120.tif 000035
【図３４】
2010074120.tif 000036
【図３５】
2010074120.tif 000037
【手続補正書】
【提出日】平成21年1月26日(2009.1.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電極パッドを有する半導体チップが形成される半導体基板と、前記電極パッドに設けられる内部接続端子と、前記複数の半導体チップと前記内部接続端子とを覆うように設けられる絶縁層と、前記絶縁層を挟んで前記内部接続端子と接続される配線パターンと、を有する半導体装置であって、
前記絶縁層は、ポリイミド及び／又はポリイミド系化合物等のα線を遮蔽する材料と、無機フィラーと、可視光線及び紫外線を遮蔽する材料と、を含んで構成され、
前記無機フィラーの量は、前記絶縁層のα線検出量が０．００１５ｃｏｕｎｔ／ｃｍ２・ｈ以下になるように調整されていることを特徴とする半導体装置。
【請求項２】
前記絶縁層は複数の層が積層された構造を有し、
前記複数の層のうちの少なくとも一層はポリイミド及び／又はポリイミド系化合物と、可視光線及び紫外線を遮蔽する材料と、を含んで構成されることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記複数の層のうちの前記半導体基板に最も近い層に含有されるポリイミド及び／又はポリイミド系化合物の量は、前記複数の層のうちの他の層に含有されるポリイミド及び／又はポリイミド系化合物の量よりも多いことを特徴とする請求項２記載の半導体装置。
【請求項４】
前記複数の層のうちの前記半導体基板に最も近い層に含有される無機フィラーの量は、前記複数の層のうちの他の層に含有される無機フィラーの量よりも少ないことを特徴とする請求項２又は３記載の半導体装置。
【請求項５】
前記複数の層のうちの前記半導体基板に最も近い層は無機フィラーを含有していないことを特徴とする請求項４記載の半導体装置。
【請求項６】
前記可視光線及び紫外線を遮蔽する材料は、黒色系材料であることを特徴とする請求項１乃至５の何れか一項記載の半導体装置。
【請求項７】
前記黒色系材料は、カーボンブラックであることを特徴とする請求項６記載の半導体装置。
【請求項８】
前記黒色系材料は、有機顔料であることを特徴とする請求項６記載の半導体装置。
【請求項９】
前記絶縁層に含有されるイオン性不純物であるＣｌ−及びＮａ＋の量は、それぞれ１０ｐｐｍ以下であることを特徴とする請求項１乃至８の何れか一項記載の半導体装置。
【請求項１０】
前記絶縁層に含有されるイオン性不純物であるＮＨ４＋の量は、５０ｐｐｍ以下であることを特徴とする請求項１乃至９の何れか一項記載の半導体装置。
【請求項１１】
前記配線パターンは、チタン膜と銅膜とが積層された構成を含むことを特徴とする請求項１乃至１０の何れか一項記載の半導体装置。
【請求項１２】
前記チタン膜は、前記銅膜及び前記内部接続端子と金属接合していることを特徴とする請求項１１記載の半導体装置。
【請求項１３】
前記絶縁層の表面が粗面化されていることを特徴とする請求項１乃至１２の何れか一項記載の半導体装置。
【請求項１４】
前記絶縁層上には、前記配線パターンを覆うようにソルダーレジスト層が形成されており、
前記ソルダーレジスト層は無機フィラーを含有していないことを特徴とする請求項１乃至１３の何れか一項記載の半導体装置。
【請求項１５】
前記ソルダーレジスト層は前記配線パターンを露出する開口部を有し、
前記開口部内に露出する前記配線パターン上には外部接続端子が形成されており、
前記外部接続端子の材料はＰｂを含有していないことを特徴とする請求項１４記載の半導体装置。
【請求項１６】
電極パッドを有する複数の半導体チップが形成された半導体基板の前記電極パッド上に、内部接続端子を形成する第１の工程と、
前記内部接続端子を覆うようにα線を遮蔽する材料と、無機フィラーと、可視光線及び紫外線を遮蔽する材料とを含んで構成される絶縁層を形成する第２の工程と、
前記内部接続端子の一部を前記絶縁層の上面に露出させると共に前記絶縁層の表面を粗面化する第３の工程と、
前記絶縁層の上面及び前記内部接続端子の露出した部分に導電層を形成する第４の工程と、
前記導電層上に配線層を形成する第５の工程と、
前記導電層及び前記配線層をパターニングして前記内部接続端子に接続する配線パターンを形成する第６の工程と、を有する半導体装置の製造方法。
【請求項１７】
前記第３の工程において、プラズマアッシングにより前記内部接続端子の一部を前記絶縁層の上面に露出させると共に前記絶縁層の表面を粗面化することを特徴とする請求項１６記載の半導体装置の製造方法。
【請求項１８】
前記第４の工程において、前記導電層は、前記絶縁層の上面及び前記内部接続端子の露出した部分に、蒸着法を用いてチタン膜及び銅膜をこの順序で積層することにより形成されることを特徴とする請求項１６又は１７記載の半導体装置の製造方法。
【請求項１９】
前記第４の工程における前記蒸着法は物理蒸着法であることを特徴とする請求項１８記載の半導体装置の製造方法。
【請求項２０】
前記第５の工程において、前記配線層は、前記導電層を給電層とした電解めっき法により形成されることを特徴とする請求項１６乃至１９の何れか一項記載の半導体装置の製造方法。
【請求項２１】
前記第１の工程において、前記内部接続端子は、ボンディングワイヤにより形成されることを特徴とする請求項１６乃至２０の何れか一項記載の半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
上記目的を達成するため、第１の発明は、電極パッドを有する半導体チップが形成される半導体基板と、前記電極パッドに設けられる内部接続端子と、前記複数の半導体チップと前記内部接続端子とを覆うように設けられる絶縁層と、前記絶縁層を挟んで前記内部接続端子と接続される配線パターンと、を有する半導体装置であって、前記絶縁層は、ポリイミド及び／又はポリイミド系化合物等のα線を遮蔽する材料と、無機フィラーと、可視光線及び紫外線を遮蔽する材料と、を含んで構成され、前記無機フィラーの量は、前記絶縁層のα線検出量が０．００１５ｃｏｕｎｔ／ｃｍ２・ｈ以下になるように調整されていることを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】削除
【補正の内容】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
第２の発明は、第１の発明に係る半導体装置において、前記絶縁層は複数の層が積層された構造を有し、前記複数の層のうちの少なくとも一層はポリイミド及び／又はポリイミド系化合物と、可視光線及び紫外線を遮蔽する材料と、を含んで構成されることを特徴とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
第３の発明は、第２の発明に係る半導体装置において、前記複数の層のうちの前記半導体基板に最も近い層に含有されるポリイミド及び／又はポリイミド系化合物の量は、前記複数の層のうちの他の層に含有されるポリイミド及び／又はポリイミド系化合物の量よりも多いことを特徴とする。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
第４の発明は、第２又は第３の発明に係る半導体装置において、前記複数の層のうちの前記半導体基板に最も近い層に含有される無機フィラーの量は、前記複数の層のうちの他の層に含有される無機フィラーの量よりも少ないことを特徴とする。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
第５の発明は、第４の発明に係る半導体装置において、前記複数の層のうちの前記半導体基板に最も近い層は無機フィラーを含有していないことを特徴とする。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】削除
【補正の内容】
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
第６の発明は、第１乃至第５の何れか一の発明に係る半導体装置において、前記可視光線及び紫外線を遮蔽する材料は、黒色系材料であることを特徴とする。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
第７の発明は、第６の発明に係る半導体装置において、前記黒色系材料は、カーボンブラックであることを特徴とする。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
第８の発明は、第６の発明に係る半導体装置において、前記黒色系材料は、有機顔料であることを特徴とする。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
第９の発明は、第１乃至第８の何れか一の発明に係る半導体装置において、前記絶縁層に含有されるイオン性不純物であるＣｌ−及びＮａ＋の量は、それぞれ１０ｐｐｍ以下であることを特徴とする。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
第１０の発明は、第１乃至第９の何れか一の発明に係る半導体装置において、前記絶縁層に含有されるイオン性不純物であるＮＨ４＋の量は、５０ｐｐｍ以下であることを特徴とする。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】
第１１の発明は、第１乃至第１０の何れか一の発明に係る半導体装置において、前記配線パターンは、チタン膜と銅膜とが積層された構成を含むことを特徴とする。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
第１２の発明は、第１１の発明に係る半導体装置において、前記チタン膜は、前記銅膜及び前記内部接続端子と金属接合していることを特徴とする。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
第１３の発明は、第１乃至第１２の何れか一の発明に係る半導体装置において、前記絶縁層の表面が粗面化されていることを特徴とする。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
第１４の発明は、第１乃至第１３の何れか一の発明に係る半導体装置において、前記絶縁層上には、前記配線パターンを覆うようにソルダーレジスト層が形成されており、前記ソルダーレジスト層は無機フィラーを含有していないことを特徴とする。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
第１５の発明は、第１４の発明に係る半導体装置において、前記ソルダーレジスト層は前記配線パターンを露出する開口部を有し、前記開口部内に露出する前記配線パターン上には外部接続端子が形成されており、前記外部接続端子の材料はＰｂを含有していないことを特徴とする。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正の内容】
【００３８】
第１６の発明は、電極パッドを有する複数の半導体チップが形成された半導体基板の前記電極パッド上に、内部接続端子を形成する第１の工程と、前記内部接続端子を覆うようにα線を遮蔽する材料と、無機フィラーと、可視光線及び紫外線を遮蔽する材料とを含んで構成される絶縁層を形成する第２の工程と、前記内部接続端子の一部を前記絶縁層の上面に露出させると共に前記絶縁層の表面を粗面化する第３の工程と、前記絶縁層の上面及び前記内部接続端子の露出した部分に導電層を形成する第４の工程と、前記導電層上に配線層を形成する第５の工程と、前記導電層及び前記配線層をパターニングして前記内部接続端子に接続する配線パターンを形成する第６の工程と、を有する半導体装置の製造方法であることを特徴とする。
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
第１７の発明は、第１６の発明に係る半導体装置の製造方法において、前記第３の工程において、プラズマアッシングにより前記内部接続端子の一部を前記絶縁層の上面に露出させると共に前記絶縁層の表面を粗面化することを特徴とする。
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【００４０】
第１８の発明は、第１６又は第１７の発明に係る半導体装置の製造方法において、前記第４の工程において、前記導電層は、前記絶縁層の上面及び前記内部接続端子の露出した部分に、蒸着法を用いてチタン膜及び銅膜をこの順序で積層することにより形成されることを特徴とする。
【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正の内容】
【００４１】
第１９の発明は、第１８の発明に係る半導体装置の製造方法において、前記第４の工程における前記蒸着法は物理蒸着法であることを特徴とする。
【手続補正２３】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】変更
【補正の内容】
【００４２】
第２０の発明は、第１６乃至第１９の何れか一の発明に係る半導体装置の製造方法において、前記第５の工程において、前記配線層は、前記導電層を給電層とした電解めっき法により形成されることを特徴とする。
【手続補正２４】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】
第２１の発明は、第１６乃至第２０の何れか一の発明に係る半導体装置の製造方法において、前記第１の工程において、前記内部接続端子は、ボンディングワイヤにより形成されることを特徴とする。
【手続補正書】
【提出日】平成21年4月1日(2009.4.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電極パッドを有する半導体チップが形成される半導体基板と、前記電極パッドに設けられる内部接続端子と、前記複数の半導体チップと前記内部接続端子とを覆うように設けられる絶縁層と、前記絶縁層を挟んで前記内部接続端子と接続される配線パターンと、を有する半導体装置であって、
前記絶縁層は複数の層が積層された構造を有し、
前記複数の層のうちの少なくとも一層は、ポリイミド及び／又はポリイミド系化合物と、無機フィラーと、可視光線及び紫外線を遮蔽する材料と、を含んで構成され、
前記複数の層のうちの前記半導体基板に最も近い層に含有されるポリイミド及び／又はポリイミド系化合物の量は、前記複数の層のうちの他の層に含有されるポリイミド及び／又はポリイミド系化合物の量よりも多く、
前記無機フィラーの量は、前記絶縁層のα線検出量が０．００１５ｃｏｕｎｔ／ｃｍ２・ｈ以下になるように調整されていることを特徴とする半導体装置。
【請求項２】
前記複数の層のうちの前記半導体基板に最も近い層に含有される無機フィラーの量は、前記複数の層のうちの他の層に含有される無機フィラーの量よりも少ないことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記複数の層のうちの前記半導体基板に最も近い層は無機フィラーを含有していないことを特徴とする請求項２記載の半導体装置。
【請求項４】
前記可視光線及び紫外線を遮蔽する材料は、黒色系材料であることを特徴とする請求項１乃至３の何れか一項記載の半導体装置。
【請求項５】
前記黒色系材料は、カーボンブラックであることを特徴とする請求項４記載の半導体装置。
【請求項６】
前記黒色系材料は、有機顔料であることを特徴とする請求項４記載の半導体装置。
【請求項７】
前記絶縁層に含有されるイオン性不純物であるＣｌ−及びＮａ＋の量は、それぞれ１０ｐｐｍ以下であることを特徴とする請求項１乃至６の何れか一項記載の半導体装置。
【請求項８】
前記絶縁層に含有されるイオン性不純物であるＮＨ４＋の量は、５０ｐｐｍ以下であることを特徴とする請求項１乃至７の何れか一項記載の半導体装置。
【請求項９】
前記配線パターンは、チタン膜と銅膜とが積層された構成を含むことを特徴とする請求項１乃至８の何れか一項記載の半導体装置。
【請求項１０】
前記チタン膜は、前記銅膜及び前記内部接続端子と金属接合していることを特徴とする請求項９記載の半導体装置。
【請求項１１】
前記絶縁層の表面が粗面化されていることを特徴とする請求項１乃至１０の何れか一項記載の半導体装置。
【請求項１２】
前記絶縁層上には、前記配線パターンを覆うようにソルダーレジスト層が形成されており、
前記ソルダーレジスト層は無機フィラーを含有していないことを特徴とする請求項１乃至１１の何れか一項記載の半導体装置。
【請求項１３】
前記ソルダーレジスト層は前記配線パターンを露出する開口部を有し、
前記開口部内に露出する前記配線パターン上には外部接続端子が形成されており、
前記外部接続端子の材料はＰｂを含有していないことを特徴とする請求項１２記載の半導体装置。
【請求項１４】
電極パッドを有する複数の半導体チップが形成された半導体基板の前記電極パッド上に、内部接続端子を形成する第１の工程と、
前記内部接続端子を覆うように複数の層が積層された絶縁層を形成する第２の工程と、
前記内部接続端子の一部を前記絶縁層の上面に露出させると共に前記絶縁層の表面を粗面化する第３の工程と、
前記絶縁層の上面及び前記内部接続端子の露出した部分に導電層を形成する第４の工程と、
前記導電層上に配線層を形成する第５の工程と、
前記導電層及び前記配線層をパターニングして前記内部接続端子に接続する配線パターンを形成する第６の工程と、を有し、
前記第２の工程において、前記複数の層のうちの少なくとも一層は、ポリイミド及び／又はポリイミド系化合物と、無機フィラーと、可視光線及び紫外線を遮蔽する材料と、を含んで構成され、前記複数の層のうちの前記半導体基板に最も近い層に含有されるポリイミド及び／又はポリイミド系化合物の量は、前記複数の層のうちの他の層に含有されるポリイミド及び／又はポリイミド系化合物の量よりも多く、前記無機フィラーの量は、前記絶縁層のα線検出量が０．００１５ｃｏｕｎｔ／ｃｍ２・ｈ以下になるように前記絶縁層を形成する半導体装置の製造方法。
【請求項１５】
前記第３の工程において、プラズマアッシングにより前記内部接続端子の一部を前記絶縁層の上面に露出させると共に前記絶縁層の表面を粗面化することを特徴とする請求項１４記載の半導体装置の製造方法。
【請求項１６】
前記第４の工程において、前記導電層は、前記絶縁層の上面及び前記内部接続端子の露出した部分に、蒸着法を用いてチタン膜及び銅膜をこの順序で積層することにより形成されることを特徴とする請求項１４又は１５記載の半導体装置の製造方法。
【請求項１７】
前記第４の工程における前記蒸着法は物理蒸着法であることを特徴とする請求項１６記載の半導体装置の製造方法。
【請求項１８】
前記第５の工程において、前記配線層は、前記導電層を給電層とした電解めっき法により形成されることを特徴とする請求項１４乃至１７の何れか一項記載の半導体装置の製造方法。
【請求項１９】
前記第１の工程において、前記内部接続端子は、ボンディングワイヤにより形成されることを特徴とする請求項１４乃至１８の何れか一項記載の半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
上記目的を達成するため、第１の発明は、電極パッドを有する半導体チップが形成される半導体基板と、前記電極パッドに設けられる内部接続端子と、前記複数の半導体チップと前記内部接続端子とを覆うように設けられる絶縁層と、前記絶縁層を挟んで前記内部接続端子と接続される配線パターンと、を有する半導体装置であって、前記絶縁層は複数の層が積層された構造を有し、前記複数の層のうちの少なくとも一層は、ポリイミド及び／又はポリイミド系化合物と、無機フィラーと、可視光線及び紫外線を遮蔽する材料と、を含んで構成され、前記複数の層のうちの前記半導体基板に最も近い層に含有されるポリイミド及び／又はポリイミド系化合物の量は、前記複数の層のうちの他の層に含有されるポリイミド及び／又はポリイミド系化合物の量よりも多く、前記無機フィラーの量は、前記絶縁層のα線検出量が０．００１５ｃｏｕｎｔ／ｃｍ２・ｈ以下になるように調整されていることを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】削除
【補正の内容】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】削除
【補正の内容】
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
第２の発明は、第１の発明に係る半導体装置において、前記複数の層のうちの前記半導体基板に最も近い層に含有される無機フィラーの量は、前記複数の層のうちの他の層に含有される無機フィラーの量よりも少ないことを特徴とする。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
第３の発明は、第２の発明に係る半導体装置において、前記複数の層のうちの前記半導体基板に最も近い層は無機フィラーを含有していないことを特徴とする。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
第４の発明は、第１乃至第３の何れか一の発明に係る半導体装置において、前記可視光線及び紫外線を遮蔽する材料は、黒色系材料であることを特徴とする。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
第５の発明は、第４の発明に係る半導体装置において、前記黒色系材料は、カーボンブラックであることを特徴とする。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
第６の発明は、第４の発明に係る半導体装置において、前記黒色系材料は、有機顔料であることを特徴とする。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
第７の発明は、第１乃至第６の何れか一の発明に係る半導体装置において、前記絶縁層に含有されるイオン性不純物であるＣｌ−及びＮａ＋の量は、それぞれ１０ｐｐｍ以下であることを特徴とする。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
第８の発明は、第１乃至第７の何れか一の発明に係る半導体装置において、前記絶縁層に含有されるイオン性不純物であるＮＨ４＋の量は、５０ｐｐｍ以下であることを特徴とする。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】
第９の発明は、第１乃至第８の何れか一の発明に係る半導体装置において、前記配線パターンは、チタン膜と銅膜とが積層された構成を含むことを特徴とする。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
第１０の発明は、第９の発明に係る半導体装置において、前記チタン膜は、前記銅膜及び前記内部接続端子と金属接合していることを特徴とする。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
第１１の発明は、第１乃至第１０の何れか一の発明に係る半導体装置において、前記絶縁層の表面が粗面化されていることを特徴とする。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
第１２の発明は、第１乃至第１１の何れか一の発明に係る半導体装置において、前記絶縁層上には、前記配線パターンを覆うようにソルダーレジスト層が形成されており、前記ソルダーレジスト層は無機フィラーを含有していないことを特徴とする。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
第１３の発明は、第１２の発明に係る半導体装置において、前記ソルダーレジスト層は前記配線パターンを露出する開口部を有し、前記開口部内に露出する前記配線パターン上には外部接続端子が形成されており、前記外部接続端子の材料はＰｂを含有していないことを特徴とする。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正の内容】
【００３８】
第１４の発明は、電極パッドを有する複数の半導体チップが形成された半導体基板の前記電極パッド上に、内部接続端子を形成する第１の工程と、前記内部接続端子を覆うように複数の層が積層された絶縁層を形成する第２の工程と、前記内部接続端子の一部を前記絶縁層の上面に露出させると共に前記絶縁層の表面を粗面化する第３の工程と、前記絶縁層の上面及び前記内部接続端子の露出した部分に導電層を形成する第４の工程と、前記導電層上に配線層を形成する第５の工程と、前記導電層及び前記配線層をパターニングして前記内部接続端子に接続する配線パターンを形成する第６の工程と、を有し、前記第２の工程において、前記複数の層のうちの少なくとも一層は、ポリイミド及び／又はポリイミド系化合物と、無機フィラーと、可視光線及び紫外線を遮蔽する材料と、を含んで構成され、前記複数の層のうちの前記半導体基板に最も近い層に含有されるポリイミド及び／又はポリイミド系化合物の量は、前記複数の層のうちの他の層に含有されるポリイミド及び／又はポリイミド系化合物の量よりも多く、前記無機フィラーの量は、前記絶縁層のα線検出量が０．００１５ｃｏｕｎｔ／ｃｍ２・ｈ以下になるように前記絶縁層を形成する半導体装置の製造方法であることを特徴とする。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
第１５の発明は、第１４の発明に係る半導体装置の製造方法において、前記第３の工程において、プラズマアッシングにより前記内部接続端子の一部を前記絶縁層の上面に露出させると共に前記絶縁層の表面を粗面化することを特徴とする。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【００４０】
第１６の発明は、第１４又は第１５の発明に係る半導体装置の製造方法において、前記第４の工程において、前記導電層は、前記絶縁層の上面及び前記内部接続端子の露出した部分に、蒸着法を用いてチタン膜及び銅膜をこの順序で積層することにより形成されることを特徴とする。
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正の内容】
【００４１】
第１７の発明は、第１６の発明に係る半導体装置の製造方法において、前記第４の工程における前記蒸着法は物理蒸着法であることを特徴とする。
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】変更
【補正の内容】
【００４２】
第１８の発明は、第１４乃至第１７の何れか一の発明に係る半導体装置の製造方法において、前記第５の工程において、前記配線層は、前記導電層を給電層とした電解めっき法により形成されることを特徴とする。
【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】
第１９の発明は、第１４乃至第１８の何れか一の発明に係る半導体装置の製造方法において、前記第１の工程において、前記内部接続端子は、ボンディングワイヤにより形成されることを特徴とする。
【手続補正書】
【提出日】平成21年7月21日(2009.7.21)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電極パッドを有する半導体チップが形成される半導体基板と、前記電極パッドに設けられる内部接続端子と、前記複数の半導体チップと前記内部接続端子とを覆うように設けられる絶縁層と、前記絶縁層を挟んで前記内部接続端子と接続される配線パターンと、を有する半導体装置であって、
前記絶縁層は複数の層が積層された構造を有し、
前記複数の層のうちの少なくとも一層は、ポリイミドとポリイミド系化合物の何れか一方又は双方と、無機フィラーと、可視光線及び紫外線を遮蔽する材料と、を含んで構成され、
前記複数の層のうちの前記半導体基板に最も近い層に含有されるポリイミド又はポリイミド系化合物の量（ポリイミド及びポリイミド系化合物が含有される場合はその合計の量）は、前記複数の層のうちの他の層に含有されるポリイミド又はポリイミド系化合物の量（ポリイミド及びポリイミド系化合物が含有される場合はその合計の量）よりも多く、
前記無機フィラーの量は、前記絶縁層のα線検出量が０．００１５ｃｏｕｎｔ／ｃｍ２・ｈ以下になるように調整されていることを特徴とする半導体装置。
【請求項２】
前記複数の層のうちの前記半導体基板に最も近い層に含有される無機フィラーの量は、前記複数の層のうちの他の層に含有される無機フィラーの量よりも少ないことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記複数の層のうちの前記半導体基板に最も近い層は無機フィラーを含有していないことを特徴とする請求項２記載の半導体装置。
【請求項４】
前記可視光線及び紫外線を遮蔽する材料は、黒色系材料であることを特徴とする請求項１乃至３の何れか一項記載の半導体装置。
【請求項５】
前記黒色系材料は、カーボンブラックであることを特徴とする請求項４記載の半導体装置。
【請求項６】
前記黒色系材料は、有機顔料であることを特徴とする請求項４記載の半導体装置。
【請求項７】
前記絶縁層に含有されるイオン性不純物であるＣｌ−及びＮａ＋の量は、それぞれ１０ｐｐｍ以下であることを特徴とする請求項１乃至６の何れか一項記載の半導体装置。
【請求項８】
前記絶縁層に含有されるイオン性不純物であるＮＨ４＋の量は、５０ｐｐｍ以下であることを特徴とする請求項１乃至７の何れか一項記載の半導体装置。
【請求項９】
前記配線パターンは、チタン膜と銅膜とが積層された構成を含むことを特徴とする請求項１乃至８の何れか一項記載の半導体装置。
【請求項１０】
前記チタン膜は、前記銅膜及び前記内部接続端子と金属接合していることを特徴とする請求項９記載の半導体装置。
【請求項１１】
前記絶縁層の表面が粗面化されていることを特徴とする請求項１乃至１０の何れか一項記載の半導体装置。
【請求項１２】
前記絶縁層上には、前記配線パターンを覆うようにソルダーレジスト層が形成されており、
前記ソルダーレジスト層は無機フィラーを含有していないことを特徴とする請求項１乃至１１の何れか一項記載の半導体装置。
【請求項１３】
前記ソルダーレジスト層は前記配線パターンを露出する開口部を有し、
前記開口部内に露出する前記配線パターン上には外部接続端子が形成されており、
前記外部接続端子の材料はＰｂを含有していないことを特徴とする請求項１２記載の半導体装置。
【請求項１４】
電極パッドを有する複数の半導体チップが形成された半導体基板の前記電極パッド上に、内部接続端子を形成する第１の工程と、
前記内部接続端子を覆うように複数の層が積層された絶縁層を形成する第２の工程と、
前記内部接続端子の一部を前記絶縁層の上面に露出させると共に前記絶縁層の表面を粗面化する第３の工程と、
前記絶縁層の上面及び前記内部接続端子の露出した部分に導電層を形成する第４の工程と、
前記導電層上に配線層を形成する第５の工程と、
前記導電層及び前記配線層をパターニングして前記内部接続端子に接続する配線パターンを形成する第６の工程と、を有し、
前記第２の工程において、前記複数の層のうちの少なくとも一層は、ポリイミドとポリイミド系化合物の何れか一方又は双方と、無機フィラーと、可視光線及び紫外線を遮蔽する材料と、を含んで構成され、前記複数の層のうちの前記半導体基板に最も近い層に含有されるポリイミド又はポリイミド系化合物の量（ポリイミド及びポリイミド系化合物が含有される場合はその合計の量）は、前記複数の層のうちの他の層に含有されるポリイミド又はポリイミド系化合物の量（ポリイミド及びポリイミド系化合物が含有される場合はその合計の量）よりも多く、前記無機フィラーの量は、前記絶縁層のα線検出量が０．００１５ｃｏｕｎｔ／ｃｍ２・ｈ以下になるように前記絶縁層を形成する半導体装置の製造方法。
【請求項１５】
前記第３の工程において、プラズマアッシングにより前記内部接続端子の一部を前記絶縁層の上面に露出させると共に前記絶縁層の表面を粗面化することを特徴とする請求項１４記載の半導体装置の製造方法。
【請求項１６】
前記第４の工程において、前記導電層は、前記絶縁層の上面及び前記内部接続端子の露出した部分に、蒸着法を用いてチタン膜及び銅膜をこの順序で積層することにより形成されることを特徴とする請求項１４又は１５記載の半導体装置の製造方法。
【請求項１７】
前記第４の工程における前記蒸着法は物理蒸着法であることを特徴とする請求項１６記載の半導体装置の製造方法。
【請求項１８】
前記第５の工程において、前記配線層は、前記導電層を給電層とした電解めっき法により形成されることを特徴とする請求項１４乃至１７の何れか一項記載の半導体装置の製造方法。
【請求項１９】
前記第１の工程において、前記内部接続端子は、ボンディングワイヤにより形成されることを特徴とする請求項１４乃至１８の何れか一項記載の半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
上記目的を達成するため、第１の発明は、電極パッドを有する半導体チップが形成される半導体基板と、前記電極パッドに設けられる内部接続端子と、前記複数の半導体チップと前記内部接続端子とを覆うように設けられる絶縁層と、前記絶縁層を挟んで前記内部接続端子と接続される配線パターンと、を有する半導体装置であって、前記絶縁層は複数の層が積層された構造を有し、前記複数の層のうちの少なくとも一層は、ポリイミドとポリイミド系化合物の何れか一方又は双方と、無機フィラーと、可視光線及び紫外線を遮蔽する材料と、を含んで構成され、前記複数の層のうちの前記半導体基板に最も近い層に含有されるポリイミド又はポリイミド系化合物の量（ポリイミド及びポリイミド系化合物が含有される場合はその合計の量）は、前記複数の層のうちの他の層に含有されるポリイミド又はポリイミド系化合物の量（ポリイミド及びポリイミド系化合物が含有される場合はその合計の量）よりも多く、前記無機フィラーの量は、前記絶縁層のα線検出量が０．００１５ｃｏｕｎｔ／ｃｍ２・ｈ以下になるように調整されていることを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正の内容】
【００３８】
第１４の発明は、電極パッドを有する複数の半導体チップが形成された半導体基板の前記電極パッド上に、内部接続端子を形成する第１の工程と、前記内部接続端子を覆うように複数の層が積層された絶縁層を形成する第２の工程と、前記内部接続端子の一部を前記絶縁層の上面に露出させると共に前記絶縁層の表面を粗面化する第３の工程と、前記絶縁層の上面及び前記内部接続端子の露出した部分に導電層を形成する第４の工程と、前記導電層上に配線層を形成する第５の工程と、前記導電層及び前記配線層をパターニングして前記内部接続端子に接続する配線パターンを形成する第６の工程と、を有し、前記第２の工程において、前記複数の層のうちの少なくとも一層は、ポリイミドとポリイミド系化合物の何れか一方又は双方と、無機フィラーと、可視光線及び紫外線を遮蔽する材料と、を含んで構成され、前記複数の層のうちの前記半導体基板に最も近い層に含有されるポリイミド又はポリイミド系化合物の量（ポリイミド及びポリイミド系化合物が含有される場合はその合計の量）は、前記複数の層のうちの他の層に含有されるポリイミド又はポリイミド系化合物の量（ポリイミド及びポリイミド系化合物が含有される場合はその合計の量）よりも多く、前記無機フィラーの量は、前記絶縁層のα線検出量が０．００１５ｃｏｕｎｔ／ｃｍ２・ｈ以下になるように前記絶縁層を形成する半導体装置の製造方法であることを特徴とする。
【手続補正書】
【提出日】平成21年9月15日(2009.9.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電極パッドを有する半導体チップが形成される半導体基板と、前記電極パッドに設けられる内部接続端子と、前記複数の半導体チップと前記内部接続端子とを覆うように設けられる絶縁層と、前記絶縁層を挟んで前記内部接続端子と接続される配線パターンと、を有する半導体装置であって、
前記絶縁層は複数の層が積層された構造を有し、
前記複数の層のうちの少なくとも一層は、ポリイミドとポリイミド系化合物の何れか一方又は双方と、無機フィラーと、可視光線及び紫外線を遮蔽する材料と、を含んで構成され、
前記複数の層のうちの前記半導体基板に最も近い層に含有されるポリイミドとポリイミド系化合物の合計の量は、前記複数の層のうちの他の層に含有されるポリイミドとポリイミド系化合物の合計の量よりも多く、
前記無機フィラーの量は、前記絶縁層のα線検出量が０．００１５ｃｏｕｎｔ／ｃｍ２・ｈ以下になるように調整されていることを特徴とする半導体装置。
【請求項２】
前記複数の層のうちの前記半導体基板に最も近い層に含有される無機フィラーの量は、前記複数の層のうちの他の層に含有される無機フィラーの量よりも少ないことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記複数の層のうちの前記半導体基板に最も近い層は無機フィラーを含有していないことを特徴とする請求項２記載の半導体装置。
【請求項４】
前記可視光線及び紫外線を遮蔽する材料は、黒色系材料であることを特徴とする請求項１乃至３の何れか一項記載の半導体装置。
【請求項５】
前記黒色系材料は、カーボンブラックであることを特徴とする請求項４記載の半導体装置。
【請求項６】
前記黒色系材料は、有機顔料であることを特徴とする請求項４記載の半導体装置。
【請求項７】
前記絶縁層に含有されるイオン性不純物であるＣｌ−及びＮａ＋の量は、それぞれ１０ｐｐｍ以下であることを特徴とする請求項１乃至６の何れか一項記載の半導体装置。
【請求項８】
前記絶縁層に含有されるイオン性不純物であるＮＨ４＋の量は、５０ｐｐｍ以下であることを特徴とする請求項１乃至７の何れか一項記載の半導体装置。
【請求項９】
前記配線パターンは、チタン膜と銅膜とが積層された構成を含むことを特徴とする請求項１乃至８の何れか一項記載の半導体装置。
【請求項１０】
前記チタン膜は、前記銅膜及び前記内部接続端子と金属接合していることを特徴とする請求項９記載の半導体装置。
【請求項１１】
前記絶縁層の表面が粗面化されていることを特徴とする請求項１乃至１０の何れか一項記載の半導体装置。
【請求項１２】
前記絶縁層上には、前記配線パターンを覆うようにソルダーレジスト層が形成されており、
前記ソルダーレジスト層は無機フィラーを含有していないことを特徴とする請求項１乃至１１の何れか一項記載の半導体装置。
【請求項１３】
前記ソルダーレジスト層は前記配線パターンを露出する開口部を有し、
前記開口部内に露出する前記配線パターン上には外部接続端子が形成されており、
前記外部接続端子の材料はＰｂを含有していないことを特徴とする請求項１２記載の半導体装置。
【請求項１４】
電極パッドを有する複数の半導体チップが形成された半導体基板の前記電極パッド上に、内部接続端子を形成する第１の工程と、
前記内部接続端子を覆うように複数の層が積層された絶縁層を形成する第２の工程と、
前記内部接続端子の一部を前記絶縁層の上面に露出させると共に前記絶縁層の表面を粗面化する第３の工程と、
前記絶縁層の上面及び前記内部接続端子の露出した部分に導電層を形成する第４の工程と、
前記導電層上に配線層を形成する第５の工程と、
前記導電層及び前記配線層をパターニングして前記内部接続端子に接続する配線パターンを形成する第６の工程と、を有し、
前記第２の工程において、前記複数の層のうちの少なくとも一層は、ポリイミドとポリイミド系化合物の何れか一方又は双方と、無機フィラーと、可視光線及び紫外線を遮蔽する材料と、を含んで構成され、前記複数の層のうちの前記半導体基板に最も近い層に含有されるポリイミドとポリイミド系化合物の合計の量は、前記複数の層のうちの他の層に含有されるポリイミドとポリイミド系化合物の合計の量よりも多く、前記無機フィラーの量は、前記絶縁層のα線検出量が０．００１５ｃｏｕｎｔ／ｃｍ２・ｈ以下になるように前記絶縁層を形成する半導体装置の製造方法。
【請求項１５】
前記第３の工程において、プラズマアッシングにより前記内部接続端子の一部を前記絶縁層の上面に露出させると共に前記絶縁層の表面を粗面化することを特徴とする請求項１４記載の半導体装置の製造方法。
【請求項１６】
前記第４の工程において、前記導電層は、前記絶縁層の上面及び前記内部接続端子の露出した部分に、蒸着法を用いてチタン膜及び銅膜をこの順序で積層することにより形成されることを特徴とする請求項１４又は１５記載の半導体装置の製造方法。
【請求項１７】
前記第４の工程における前記蒸着法は物理蒸着法であることを特徴とする請求項１６記載の半導体装置の製造方法。
【請求項１８】
前記第５の工程において、前記配線層は、前記導電層を給電層とした電解めっき法により形成されることを特徴とする請求項１４乃至１７の何れか一項記載の半導体装置の製造方法。
【請求項１９】
前記第１の工程において、前記内部接続端子は、ボンディングワイヤにより形成されることを特徴とする請求項１４乃至１８の何れか一項記載の半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
上記目的を達成するため、第１の発明は、電極パッドを有する半導体チップが形成される半導体基板と、前記電極パッドに設けられる内部接続端子と、前記複数の半導体チップと前記内部接続端子とを覆うように設けられる絶縁層と、前記絶縁層を挟んで前記内部接続端子と接続される配線パターンと、を有する半導体装置であって、前記絶縁層は複数の層が積層された構造を有し、前記複数の層のうちの少なくとも一層は、ポリイミドとポリイミド系化合物の何れか一方又は双方と、無機フィラーと、可視光線及び紫外線を遮蔽する材料と、を含んで構成され、前記複数の層のうちの前記半導体基板に最も近い層に含有されるポリイミドとポリイミド系化合物の合計の量は、前記複数の層のうちの他の層に含有されるポリイミドとポリイミド系化合物の合計の量よりも多く、前記無機フィラーの量は、前記絶縁層のα線検出量が０．００１５ｃｏｕｎｔ／ｃｍ２・ｈ以下になるように調整されていることを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正の内容】
【００３８】
第１４の発明は、電極パッドを有する複数の半導体チップが形成された半導体基板の前記電極パッド上に、内部接続端子を形成する第１の工程と、前記内部接続端子を覆うように複数の層が積層された絶縁層を形成する第２の工程と、前記内部接続端子の一部を前記絶縁層の上面に露出させると共に前記絶縁層の表面を粗面化する第３の工程と、前記絶縁層の上面及び前記内部接続端子の露出した部分に導電層を形成する第４の工程と、前記導電層上に配線層を形成する第５の工程と、前記導電層及び前記配線層をパターニングして前記内部接続端子に接続する配線パターンを形成する第６の工程と、を有し、前記第２の工程において、前記複数の層のうちの少なくとも一層は、ポリイミドとポリイミド系化合物の何れか一方又は双方と、無機フィラーと、可視光線及び紫外線を遮蔽する材料と、を含んで構成され、前記複数の層のうちの前記半導体基板に最も近い層に含有されるポリイミドとポリイミド系化合物の合計の量は、前記複数の層のうちの他の層に含有されるポリイミドとポリイミド系化合物の合計の量よりも多く、前記無機フィラーの量は、前記絶縁層のα線検出量が０．００１５ｃｏｕｎｔ／ｃｍ２・ｈ以下になるように前記絶縁層を形成する半導体装置の製造方法であることを特徴とする。