(57)【要約】【課題】ＡＰＣの処理時間を短縮することができるパラメータコピー方法およびパラメータコピー装置を提供する。【解決手段】ＭＰＵ１１ＡによりＭＰＵ１１Ａの主記憶１２Ａのデータをキャッシュリードし、キャッシュリードにより読み込んだデータをそのままキャッシュライトする。次に、発生したブロックライトによりＭＰＵ１１Ａの主記憶１２Ａへのデータの書き込みを行うとともに、ミラードライトによりＭＰＵ１１Ｂの主記憶１２Ｂへ同一データのブロックライトによる書き込みを行う。【選択図】図１
2010205261.tif 000002
【特許請求の範囲】
【請求項１】
ＭＰＵおよび主記憶が二重化され、ホットスタンバイ方式での二重化運転を行う二重化システムに適用されるパラメータコピー方法において、
一のＭＰＵにより当該一のＭＰＵの主記憶のデータをキャッシュリードするステップと、
前記キャッシュリードするステップにより読み込んだ前記データをそのままキャッシュライトするステップと、
前記キャッシュライトするステップに起因するキャッシュリプレースにより発生するブロックライトによって前記一のＭＰＵの主記憶へのデータの書き込みを行うとともに、ミラードライトにより他のＭＰＵの主記憶へ同一データのブロックライトによる書き込みを行うステップと、
を備えることを特徴とするパラメータコピー方法。
【請求項２】
前記一のＭＰＵの主記憶および前記他のＭＰＵの主記憶はキャッシュアクセス領域と非キャッシュアクセス領域が分割されてキャッシュコヒーレンシが確保され、前記ブロックライトによる書き込みは前記一のＭＰＵの主記憶および前記他のＭＰＵの主記憶の前記キャッシュアクセス領域に対して実行されることを特徴とする請求項１に記載のパラメータコピー方法。
【請求項３】
前記非キャッシュアクセス領域についての前記一のＭＰＵの主記憶から前記他のＭＰＵの主記憶へのデータのコピーを、前記ブロックライトによる書き込みを行うステップと並行して実行するステップを備えることを特徴とする請求項２に記載のパラメータコピー方法。
【請求項４】
ＭＰＵおよび主記憶が二重化され、ホットスタンバイ方式での二重化運転を行う二重化システムに適用されるパラメータコピー装置において、
一のＭＰＵにより当該一のＭＰＵの主記憶のデータをキャッシュリードする手段と、
前記キャッシュリードする手段により読み込んだ前記データをそのままキャッシュライトする手段と、
前記キャッシュライトする手段でのキャッシュリードに起因するキャッシュリプレースにより発生するブロックライトによって前記一のＭＰＵの主記憶へのデータの書き込みを行うとともに、ミラードライトにより他のＭＰＵの主記憶へ同一データのブロックライトによる書き込みを行う手段と、
を備えることを特徴とするパラメータコピー装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＰＵおよび主記憶が二重化され、ホットスタンバイ方式での二重化運転を
行う二重化システムに適用されるパラメータコピー方法およびパラメータコピー装置に関
する。
【背景技術】
【０００２】
フィールド制御システムや安全計装システムのコントローラでは、動作の信頼性を向上
させるためにホットスタンバイ方式での二重化運転が行われる場合がある。ホットスタン
バイ方式は制御側および待機側にそれぞれ用意された２枚のＣＰＵカードで同一処理を並
行して実行する方式である。同一処理を行うためには制御側および待機側の主記憶イメー
ジが一致している必要がある。このため、二重化運転の起動時には、両者の主記憶イメー
ジを一致させるため制御側の主記憶イメージ（データ）を待機側の主記憶イメージにコピ
ーする処理を実行する。このような処理をオールパラメータコピー（ＡＰＣ ;All Parame
ter Copy）と呼ぶ。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−１４６３２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＡＰＣは、例えば、以下の２つの機能を用いて実行することが可能である。
【０００５】
（１）データ等値化機能
データ等値化機能は、ソフトウェアにより制御側のＭＰＵが制御側の主記憶を非キャッ
シュリードし、待機側の主記憶に非キャッシュライトすることで、パラメータのコピーを
行う機能である。この機能は、制御運転を実行しつつその合間に少量ずつパラメータをコ
ピーするものである。この機能により、制御側の主記憶上の必要な情報の全てを待機側の主記憶にコピーする。
【０００６】
（２）ミラードライト機能
ミラードライト機能は、ソフトウェアにより制御側のＭＰＵが制御データの更新を行う
場合、制御側の主記憶にライトすると同時に、ハードウェアによって待機側の主記憶にも
ライトを行う機能である。この機能は、データの等値化機能と並列して動作しており、デ
ータ等値化機能によってコピーを開始してからそれが終了するまでの間の制御運転により
更新されるデータを待機側にコピーする役割を負う。
【０００７】
現状では、上記のミラードライト機能による処理は制御側のＭＰＵにとって大きな負担
となるため、上記のデータ等値化機能による単位時間当たりのコピー量を少量ずつ実行す
るとともに、そのコピー量を調整することでＭＰＵの負荷を抑える必要がある。このため
、ＡＰＣの処理に長時間（例えば１５分間程度）を要する。
【０００８】
しかし、ＡＰＣの処理の実行中は制御側のみでのシングル運転状態となる。このため、
ＡＰＣの処理中に制御側でＭＰＵが停止するような致命的な異常が発生した場合には、コ
ントローラは停止し制御運転を継続できない。したがって、システムの稼働率を上げるた
めにはＡＰＣにかかる時間は極力短縮することが望ましい。
【０００９】
本発明の目的は、ＡＰＣの処理時間を短縮することができるパラメータコピー方法およ
びパラメータコピー装置を提供することにある。
【課題を解決するための手段】
【００１０】
本発明のパラメータコピー方法は、ＭＰＵおよび主記憶が二重化され、ホットスタンバ
イ方式での二重化運転を行う二重化システムに適用されるパラメータコピー方法において
、一のＭＰＵにより当該一のＭＰＵの主記憶のデータをキャッシュリードするステップと
、前記キャッシュリードするステップにより読み込んだ前記データをそのままキャッシュ
ライトするステップと、前記キャッシュライトするステップに起因するキャッシュリプレ
ースにより発生するブロックライトによって前記一のＭＰＵの主記憶へのデータの書き込
みを行うとともに、ミラードライトにより他のＭＰＵの主記憶へ同一データのブロックラ
イトによる書き込みを行うステップと、
を備えることを特徴とする。
このパラメータコピー方法によれば、ブロックライトにより一のＭＰＵの主記憶へのデ
ータの書き込みを行うとともに、ミラードライトにより他のＭＰＵの主記憶へ同一データ
のブロックライトによる書き込みを行うので、ＡＰＣの処理時間を短縮することができる
。
【００１１】
前記一のＭＰＵの主記憶および前記他のＭＰＵの主記憶はキャッシュアクセス領域と非
キャッシュアクセス領域が分割されてキャッシュコヒーレンシが確保され、前記ブロック
ライトによる書き込みは前記一のＭＰＵの主記憶および前記他のＭＰＵの主記憶の前記キャッシュアクセス領域に対して実行されてもよい。
【００１２】
前記非キャッシュアクセス領域についての前記一のＭＰＵの主記憶から前記他のＭＰＵ
の主記憶へのデータのコピーを、前記ブロックライトによる書き込みを行うステップと並
行して実行するステップを備えてもよい。
【００１３】
本発明のパラメータコピー装置は、ＭＰＵおよび主記憶が二重化され、ホットスタンバ
イ方式での二重化運転を行う二重化システムに適用されるパラメータコピー装置において
、一のＭＰＵにより当該一のＭＰＵの主記憶のデータをキャッシュリードする手段と、前
記キャッシュリードする手段により読み込んだ前記データをそのままキャッシュライトす
る手段と、前記キャッシュライトする手段でのキャッシュリードに起因するキャッシュリ
プレースにより発生するブロックライトによって前記一のＭＰＵの主記憶へのデータの書
き込みを行うとともに、ミラードライトにより他のＭＰＵの主記憶へ同一データのブロッ
クライトによる書き込みを行う手段と、を備えることを特徴とする。
このパラメータコピー装置によれば、ブロックライトにより一のＭＰＵの主記憶へのデ
ータの書き込みを行うとともに、ミラードライトにより他のＭＰＵの主記憶へ同一データ
のブロックライトによる書き込みを行うので、ＡＰＣの処理時間を短縮することができる
。
【発明の効果】
【００１４】
本発明のパラメータコピー方法によれば、ブロックライトにより一のＭＰＵの主記憶へ
のデータの書き込みを行うとともに、ミラードライトにより他のＭＰＵの主記憶へ同一デ
ータのブロックライトによる書き込みを行うので、ＡＰＣの処理時間を短縮することがで
きる。
【００１５】
本発明のパラメータコピー装置によれば、ブロックライトにより一のＭＰＵの主記憶へ
のデータの書き込みを行うとともに、ミラードライトにより他のＭＰＵの主記憶へ同一デ
ータのブロックライトによる書き込みを行うので、ＡＰＣの処理時間を短縮することがで
きる。
【図面の簡単な説明】
【００１６】
【図１】フィールドコントローラのＣＰＵカードの構成を示すブロック図。
【図２】データ等値化機能による処理を示す図。
【図３】ミラードライト機能による処理を示す図。
【発明を実施するための形態】
【００１７】
以下、本発明によるパラメータコピー方法の一実施形態について説明する。
【００１８】
図１は、フィールドコントローラのＣＰＵカードの構成を示すブロック図である。
【００１９】
図１に示すように、フィールドコントローラは制御側のＣＰＵカード１Ａと、待機側の
ＣＰＵカード１Ｂとを備える。
【００２０】
ＣＰＵカード１Ａには、ＭＰＵ１１Ａと、主記憶１２Ａと、ゲートアレイ１３Ａとが実
装される。また、ＣＰＵカード１Ｂには、ＣＰＵカード１Ａと同様、ＭＰＵ１１Ｂと、主
記憶１２Ｂと、ゲートアレイ１３Ｂとが実装される。
【００２１】
また、ＣＰＵカード１Ａのゲートアレイ１３ＡおよびＣＰＵカード１Ｂのゲートアレイ
１３Ｂは、互いに高速シリアルバス１６により接続されている。
【００２２】
ホットスタンバイ方式での二重化運転が行われている間、ＣＰＵカード１ＡおよびＣＰ
Ｕカード１Ｂでは同一処理が並行して実行される。また、このとき、主記憶１２Ａおよび
主記憶１２Ｂのデータは一致している。
【００２３】
次に、オールパラメータコピー（ＡＰＣ ;All Parameter Copy）の処理について説明す
る。
【００２４】
本実施形態のパラメータコピー方法におけるデータ等値化機能では、高速シリアルバス
１６によるバースト転送を利用している。高速シリアルバス１６によるバースト転送では
、キャッシュメモリから主記憶へのブロックライト処理で動作するため、対象の主記憶領
域をキャッシュメモリにのせなければならない。このため、主記憶上のメモリ配置として
、キャッシュアクセスする領域と、非キャッシュアクセスする領域の分割を明瞭に行い、
主記憶１２Ａおよび主記憶１２Ｂにおけるキャッシュコヒーレンシを保つ必要がある。
【００２５】
このため、図１に示すように、主記憶１２Ａおよび主記憶１２Ｂは、それぞれキャッシ
ュアクセス領域１２ａと、非キャッシュ領域１２ｂとに同一形態で分割されている。通常
、主記憶はキャッシュメモリ経由で利用するほうが効率的であり、ＭＰＵ以外の機能とデ
ータ交換で利用する領域（ＩＯ空間）以外は、キャッシュメモリ経由でアクセスするのが
一般的である。したがって、主記憶１２Ａおよび主記憶１２Ｂにおける記憶領域の大部分
はキャッシュアクセス領域１２ａとされている。
【００２６】
図２は、本実施形態のパラメータコピー方法におけるデータ等値化機能による処理を示
す図である。以下、データ等値化機能による処理の手順を示す。
【００２７】
（ステップ＃１）ソフトウェアにより、制御側のＭＰＵ１１Ａにより主記憶１２Ａのデータをキャッシュリードする。すなわち、制御側のＭＰＵ１１Ａにより主記憶１２Ａのキャッシュアクセス領域１２ａのデータをリードする。
【００２８】
（ステップ＃２）ＭＰＵ１１Ａは、リードされた主記憶１２Ａのキャッシュアクセス領
域１２ａのデータの値をそのままキャッシュライトする。すなわち、ＭＰＵ１１Ａは、リードされた主記憶１２Ａのキャッシュアクセス領域１２ａのデータの値をそのままキャシュメモリ１４Ａにライトする。これにより、実際にはデータに変更はないにも拘わらずキャッシュメモリ１４Ａの状態を「バリッド」かつ「ダーティ」とする。
【００２９】
（ステップ＃３）その後のキャッシュリプレースにより、主記憶１２Ａのキャッシュ領域１２ａへのブロックライトを発生させるとともに、併せて高速シリアルバス１６を介するミラードライトにより待機側ＣＰＵカード１Ｂの主記憶１２Ｂのキャッシュ領域１２ａへもブロックライトを行う。
【００３０】
キャッシュメモリ１４Ａおよびキャッシュメモリ１４Ｂはライン単位（例えば、１キャ
ッシュラインのデータは32Byte）で管理されるため、データのキャッシュライト（ステッ
プ＃２）はキャッシュライン中の１ワードに対して実施することで、１ライン分のデータ
がブロックライトの対象となる。例えば、ワードが4Byteで１ラインのデータが32Byteで
あれば、通常のワード単位での転送と比べ８倍の転送能力となる。
【００３１】
このデータ等値化機能による処理は、制御運転を実行しながらその合間で実行するが、
ブロックライト１回分で、転送、コピーされるデータ量が大量となるので、効率的に短時
間でデータのコピーを行える。このような処理により、主記憶１２Ａ上の必要な情報のう
ち、キャッシュアクセス領域１２ａの全情報を主記憶１２Ｂにコピーする。
【００３２】
図３は、ミラードライト機能による処理を示す図である。
【００３３】
ミラードライト機能は、ソフトウェアにより制御側のＭＰＵ１１Ａが制御データの更新
を行う場合、制御側の主記憶１２Ａにライトすると同時に、ハードウェアによって待機側
の主記憶１２Ｂにもライトを行う機能である。この機能は、データ等値化機能と並列して
動作しており、データ等値化機能によってコピーを開始してからそれが終了するまでの間
の制御運転により更新されるデータを待機側にコピーする役割を負う。ミラードライト機
能により、非キャッシュアクセス領域１２ｂについてのデータのコピーが実行される。
【００３４】
このように、本実施形態のパラメータコピー方法によれば、データ等値化機能により、
制御側でのキャッシュリプレースによりブラックライトが発生した場合に高速シリアルバ
ス１６のバースト転送が実施されるため、ＭＰＵ負荷の増加を招くことなくＡＰＣの処理
時間を短縮することができる。このためシステムの稼働率を上げることができる。
【００３５】
本発明の適用範囲は上記実施形態に限定されることはない。本発明は、ＭＰＵおよび主
記憶が二重化され、ホットスタンバイ方式での二重化運転を行う二重化システムに適用さ
れるパラメータコピー方法およびパラメータコピー装置に対し、広く適用することができ
る。
【符号の説明】
【００３６】
１１Ａ，１１Ｂ  ＭＰＵ
１２Ａ，１２Ｂ  主記憶
１２ａ  キャッシュアクセス領域
１２ｂ  非キャッシュアクセス領域
【図１】
2010205261.tif 000003
【図２】
2010205261.tif 000004
【図３】
2010205261.tif 000005