(57)【要約】【課題】  移動度特性及び特性安定性を向上した薄膜トランジスタを提供する。さらに、それを用いた高性能の表示装置を提供する。【解決手段】  基板上に、ゲート電極と、ゲート絶縁膜と、半導体膜と、ソース電極及びドレイン電極として機能する一対の電極とを具備し、少なくとも前記ソース電極及びドレイン電極の一部が前記半導体膜を挟んで前記ゲート絶縁膜の反対側に位置する薄膜トランジスタを有する表示装置であって、前記半導体膜は、１−８ｎｍの厚さの微結晶Ｓｉ膜と、前記微結晶Ｓｉ膜の前記ゲート絶縁膜側とは反対側に位置する非晶質Ｓｉ膜とを含む積層からなる。【選択図】      図３
2010283060.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極と、ゲート絶縁膜と、半導体膜と、ソース電極及びドレイン電極として機能する一対の電極とを具備し、少なくとも前記ソース電極及びドレイン電極の一部が前記半導体膜を挟んで前記ゲート絶縁膜の反対側に位置する薄膜トランジスタを有する表示装置であって、
前記半導体膜は、１−８ｎｍの厚さの微結晶Ｓｉ膜と、前記微結晶Ｓｉ膜の前記ゲート絶縁膜側とは反対側に位置する非晶質Ｓｉ膜とを含む積層からなることを特徴とする表示装置。
【請求項２】
請求項１に記載の表示装置において、
前記微晶質Ｓｉ膜は、前記ゲート絶縁膜及び前記非晶質Ｓｉ膜に接していることを特徴とする表示装置。
【請求項３】
請求項１に記載の表示装置において、
前記非晶質Ｓｉ膜の厚さは３０−３００ｎｍであることを特徴とする表示装置。
【請求項４】
請求項１に記載の表示装置において、
前記微結晶Ｓｉ膜はＦ元素を含有することを特徴とする表示装置。
【請求項５】
請求項４に記載の表示装置において、
前記微結晶Ｓｉ膜中のＦ元素の濃度は５×１０１８ｃｍ−３以上１×１０２１ｃｍ−３であることを特徴とする表示装置。
【請求項６】
請求項１に記載の表示装置において、
前記ゲート絶縁膜は、少なくとも酸化シリコン膜を含むことを特徴とする表示装置。
【請求項７】
請求項１に記載の表示装置において、
前記薄膜トランジスタは、絶縁性基板上に、前記ゲート電極、前記ゲート絶縁膜、前記半導体膜、コンタクト膜、前記ソース電極及びドレイン電極が順次積層された逆スタガ型構造であることを特徴とする表示装置。
【請求項８】
請求項１に記載の表示装置において、
前記薄膜トランジスタは、絶縁性基板上に、前記ソース電極及びドレイン電極、コンタクト膜、前記半導体膜、前記ゲート電極、前記ゲート絶縁膜が順次積層された正スタガ型構造であることを特徴とする表示装置。
【請求項９】
請求項１に記載の表示装置は、各々が画素電極と前記画素電極に電気的に接続されたアクティブ素子とを含む複数の画素領域をマトリクス状に配置した液晶表示パネルを有する液晶表示装置であり、
前記薄膜トランジスタは前記アクティブ素子であることを特徴とする表示装置。
【請求項１０】
請求項１に記載の表示装置は、各々が有機ＥＬ発光素子と前記有機ＥＬ発光素子の画素電極と電気的に接続されたスイッチング素子とを含む複数の画素領域をマトリクス状に配置した有機ＥＬ表示装置であり、
前記薄膜トランジスタは、前記スイッチング素子であることを特徴とする表示装置。
【請求項１１】
ゲート電極と、ゲート絶縁膜と、半導体膜と、ソース電極及びドレイン電極として機能する一対の電極とを具備し、少なくとも前記ソース電極及びドレイン電極の一部が前記半導体膜を挟んで前記ゲート絶縁膜の反対側に位置する薄膜トランジスタを有する表示装置の製造方法であって、
１−８ｎｍの厚さの微結晶Ｓｉ膜と、前記微結晶Ｓｉ膜の前記ゲート絶縁膜側とは反対側に位置する非晶質Ｓｉ膜とを含む積層からなる前記半導体膜を形成する工程を有し、
前記微結晶Ｓｉ膜と前記非晶質Ｓｉ膜は、真空一環プロセスで連続して成膜されることを特徴とする表示装置の製造方法。
【請求項１２】
請求項１１に記載の表示装置の製造方法において、
前記微結晶Ｓｉ膜と前記非晶質Ｓｉ膜は、ＰＥＣＶＤ法で形成されることを特徴とする表示装置の製造方法。
【請求項１３】
請求項１２に記載の表示装置の製造方法において、
前記微結晶Ｓｉ膜は、ＳｉＦ４ガスを用いたＰＥＣＶＤ法で形成されることを特徴とする表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及びその製造技術に関し、特に、薄膜トランジスタを有する表示装置及びその製造技術に関する。
【背景技術】
【０００２】
薄膜トランジスタは、スイッチング素子として多くの機器に適用されている。例えば、マトリクス状に並んだ各画素を駆動する液晶表示装置や有機ＥＬ（Electro Luminescence）表示装置などに組み込まれている。近年、このような表示装置は低消費電力、高コントラスト比、低コストの実現のため、薄膜トランジスタの高性能化や微細化、製造プロセスの簡略化などの開発が求められている。
【０００３】
薄膜トランジスタはチャネルが形成される半導体膜を有し、この半導体膜には、工程の簡便さ、大面積対応の容易さの観点から、非晶質Ｓｉ膜が主に用いられている。しかし、非晶質Ｓｉ膜を適用した薄膜トランジスタは、キャリアの移動度が低く、特性安定性に劣るため、液晶表示装置の周辺回路や、比較的大きい電流量が必要な有機ＥＬ表示駆動に対しては適用が難しくなっている。
【０００４】
一方では、レーザアニール法を適用して形成した低温ポリＳｉ膜を適用した薄膜トランジスタが、周辺回路内蔵の中小型液晶表示装置や有機ＥＬ表示装置の駆動に適用されている。しかし、レーザアニール法を適用した低温ポリＳｉ膜では、均一性の確保などの観点から大型基板上への形成が困難である。また、低温ポリＳｉ膜を適用した薄膜トランジスタの形成プロセスは、非晶質Ｓｉ薄膜トランジスタのプロセスと比較し、工程数が多くなりコスト低減も困難となっている。
【０００５】
ところで、液晶表示装置のゲート駆動のシフトレジスタなど一部の周辺回路に適用する薄膜トランジスタや有機ＥＬ駆動に適用する薄膜トランジスタの移動度は、低温ポリＳｉ並に高い必要は無い。そこで、最近では、大面積に形成可能な微結晶Ｓｉ膜を適用した薄膜トランジスタをこれらの駆動に適用する検討が進められている。微結晶Ｓｉ薄膜トランジスタの移動度は、ａ−Ｓｉ薄膜トランジスタより高く、特性安定性も優れている。このため、この薄膜トランジスタを液晶表示装置や有機ＥＬ表示装置に適用することにより、大画面の表示装置を低コストで提供することが可能になる。
【０００６】
微結晶Ｓｉを適用した薄膜トランジスタでは、生産性の向上の観点から、微結晶Ｓｉと非晶質Ｓｉを積層した半導体膜を適用した構造が提案されている。これらの技術に関連する先行技術文献としては、以下のものがある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００４−３０４１４０号公報
【特許文献２】特開昭６０−９８６８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１には、膜厚が１０ｎｍ以上の微結晶Ｓｉ膜と非晶質Ｓｉ膜を積層した半導体膜を適用した薄膜トランジスタが開示されている。微結晶Ｓｉ膜は非晶質Ｓｉ膜と比較し成膜速度が遅いため、ゲート絶縁膜上のチャネル領域近傍にのみ成膜し、その後、非晶質Ｓｉ積層する構成を提案している。これらの薄膜トランジスタでは、ドレイン電圧が比較的高い領域では、非晶質Ｓｉ薄膜トランジスタと比較して高いＴＦＴ移動度を示す。
【０００９】
しかし、ドレイン電圧（Ｖｄ）が０．１Ｖと低い領域では、移動度特性が劣化してしまう。この薄膜トランジスタを液晶の画素書き込みや電圧書込みの薄膜トランジスタに適用した場合、所定の電圧まで書き込むことができなくなるという不具合を生じる。
【００１０】
一方、特許文献２では、微結晶Ｓｉに直接、コンタクト膜を接触し、その上に非晶質Ｓｉを積層する構成が開示されている。この場合、直接、微結晶Ｓｉにキャリアを注入できるため、低ドレイン電圧領域のＴＦＴ移動度も確保できる。しかし、特許文献２の図２に開示されている構成では、コンタクト膜のｎ＋非晶質Ｓｉをエッチングする際、微結晶Ｓｉ膜との選択比が小さいため、均一な特性を得るのが困難になる。また、微結晶Ｓｉ上に形成した非晶質Ｓｉを加工する必要があり、工程が増加する。
【００１１】
また、特許文献２の第３図に開示されている構成では、ゲート絶縁膜を成膜し、ソース電極及びドレイン電極を成膜加工したあと微結晶Ｓｉ膜を成膜するため、工程数が増加する。また、ゲート絶縁膜と微結晶Ｓｉ膜の形成の間にソース電極及びドレイン電極の成膜加工工程が入るため、ゲート絶縁膜と微結晶Ｓｉの間の界面が汚染されやすく、特性の均一性、特性の安定性に問題が生じる。
【００１２】
そこで、本発明の目的は、簡略な工程で、特性の優れた微結晶Ｓｉ薄膜トランジスタを提供するとともに、表示特性の優れた表示装置を提供することにある。
【課題を解決するための手段】
【００１３】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００１４】
（１）ゲート電極と、ゲート絶縁膜と、半導体膜と、ソース電極及びドレイン電極として機能する一対の電極とを具備し、少なくとも前記ソース電極及びドレイン電極の一部が前記半導体膜を挟んで前記ゲート絶縁膜の反対側に位置する薄膜トランジスタを有する表示装置であって、
前記半導体膜は、１−８ｎｍの厚さの微結晶Ｓｉ膜と、前記微結晶Ｓｉ膜の前記ゲート絶縁膜側とは反対側に位置する非晶質Ｓｉ膜とを含む積層からなることを特徴とする。
【００１５】
（２）ゲート電極と、ゲート絶縁膜と、半導体膜と、ソース電極及びドレイン電極として機能する一対の電極とを具備し、少なくとも前記ソース電極及びドレイン電極の一部が前記半導体膜を挟んで前記ゲート絶縁膜の反対側に位置する薄膜トランジスタを有する表示装置の製造方法であって、
１−８ｎｍの厚さの微結晶Ｓｉ膜と、前記微結晶Ｓｉ膜の前記ゲート絶縁膜側とは反対側に位置する非晶質Ｓｉ膜とを含む積層からなる前記半導体膜を形成する工程を有し、
前記微結晶Ｓｉ膜と前記非晶質Ｓｉ膜は、真空一環プロセスで連続して成膜されることを特徴とする。
【００１６】
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになる。
【発明の効果】
【００１７】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【００１８】
本発明により、微結晶Ｓｉ膜を１−８ｎｍの厚さに形成することにより、微結晶Ｓｉと非晶質Ｓｉとの界面に生じるバンドオフセットをチャネル領域に押し込むことができ、０．１Ｖと低いドレイン電圧でもキャリアの走行性が良好になる。
【００１９】
また、ゲート絶縁膜に接して微結晶Ｓｉ膜８を形成することにより、よりしきい値シフトの少ない安定した薄膜トランジスタを形成することが可能になる。
【００２０】
また、膜厚が１−８ｎｍの微結晶Ｓｉ膜における表面の酸化などの汚染をさけるため、微結晶Ｓｉ膜と非晶質Ｓｉ膜とを連続成膜することにより、特性均一性のすぐれた薄膜トランジスタを形成することが可能である。また、製造工程を簡略化でき、低コストで薄膜トランジスタを作製することができる。
【００２１】
本発明の薄膜トランジスタを液晶表示装置や有機ＥＬ表示装置等の表示装置に適用することで高画質の表示装置を提供することが可能となる。
【図面の簡単な説明】
【００２２】
【図１】従来の薄膜トランジスタの概略構成を示す断面図。
【図２】図１の薄膜トランジスタのＡ−Ａ’部におけるバンドダイヤグラムを示す図。
【図３】本発明の実施例１である逆スタガ型薄膜トランジスタの概略構成を示す断面図。
【図４】本発明の実施例１である逆スタガ型薄膜トランジスタの製造工程を示す断面図。
【図５】図３の薄膜トランジスタにおける微結晶Ｓｉ膜の膜厚とＴＦＴ移動度との関係を示す図。
【図６】図３の薄膜トランジスタにおける微結晶Ｓｉ膜の膜厚としきい値シフトとの関係を示す図。
【図７】図３の薄膜トランジスタのＡ１−Ａ１’部におけるバンドダイヤグラムを示す図。
【図８】本発明の実施例２である正スタガ型薄膜トランジスタの概略構成を示す断面図。
【図９】本発明の実施例２である正スタガ型薄膜トランジスタの製造工程を示す断面図。
【図１０】本発明の実施例３である液晶表示装置の概略構成を示す断面図。
【図１１】本発明の実施例４である有機ＥＬ表示装置の概略構成を示す断面図。
【発明を実施するための形態】
【００２３】
以下、図面を参照して本発明の実施例を詳細に説明する。
〔実施例１〕
本実施例の逆スタガ型薄膜トランジスタの構成と製造方法について、図３及び図４を用いて説明する。図３は、本発明の実施例１である逆スタガ型薄膜トランジスタの概略構成（主要構成部位）を示す断面図、図４は本発明の実施例１である逆スタガ型薄膜トランジスタの製造工程を示す断面図である。本実施例１では、逆スタガ型薄膜トランジスタに本発明を適用した例について説明する。
【００２４】
図３に示すように、本実施例１の薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）Ｑ１は、逆スタガ型であり、基板として例えば透明性の絶縁性基板１上に形成されている。薄膜トランジスタＱ１は、主に、絶縁性基板１上に形成されたゲート電極２と、ゲート電極２を覆うようにして絶縁性基板１上に形成されたゲート絶縁膜３と、ゲート電極２を跨ぐようにしてゲート絶縁膜３上に形成された半導体膜４と、少なくとも各々の一部が半導体膜４と平面的に重なるようにして半導体膜４上に形成され、ソース電極６及びドレイン電極７として機能する一対の電極と、ソース電極６及びドレイン電極７の各々と半導体膜４との間に形成され、オーミック接触膜として働くコンタクト膜５とを有する構成になっている。即ち、薄膜トランジスタＱ１は、絶縁性基板１上に、主に、ゲート電極２と、ゲート絶縁膜３と、半導体膜４と、コンタクト膜５と、ソース電極６及びドレイン電極７とが順次積層された構成になっている。
【００２５】
半導体膜４は、少なくとも微結晶Ｓｉ膜８と、微結晶Ｓｉ膜８のゲート絶縁膜３側とは反対側に位置する非晶質Ｓｉ膜９とを含む積層膜で形成されている。微結晶Ｓｉ膜８の厚さは１−８ｎｍ、さらに好ましくは３−８ｎｍであり、微結晶Ｓｉ膜８はゲート絶縁膜３及び非晶質Ｓｉ膜９に接して配置されている。非晶質Ｓｉ膜９の厚さは３０−３００ｎｍである。
【００２６】
ソース電極６及びドレイン電極７は、絶縁性基板１上に形成された保護性絶縁膜１０で覆われている。ソース電極６は、保護性絶縁膜１０に形成されたコンタクトホール１１を通して、保護性絶縁膜１０上に形成された画素電極１２と電気的に接続されている。
【００２７】
次に、上記構成の薄膜トランジスタＱ１の製造について図４を用いて説明する。
まず、絶縁性基板１上に金属膜をスパッタリング法などにより成膜する。その後、ホトリソグラフィを適用して前記金属膜をパターンニングすることにより、絶縁性基板１上にゲート電極２を形成する。
【００２８】
次に、ＰＥＣＶＤなどの成膜手法を用いてゲート絶縁膜３、半導体膜４、コンタクト膜５を連続成膜する。ゲート絶縁膜３としては、ＳｉＮ（窒化シリコン）膜、ＳｉＯ２（酸化シリコン）膜などが挙げられる。ＳｉＮ膜の成膜には、ＰＥＣＶＤ法などを適用し、原料ガスとしてＳｉＨ４、ＮＨ３、Ｎ２などを用いる。ＳｉＯ２膜の成膜には、ＳｉＨ４、Ｎ２Ｏ、ＴＥＯＳ(Tetra Ethyl Ortho Silicate）などを原料ガスとして用いる。また、これらの膜を積層することも可能である。ＴＦＴのしきい値安定を考慮すると、ＳｉＯ２膜単層あるいはＳｉＯ２膜を上層としたＳｉＮ膜との積層が好ましい。
【００２９】
半導体膜４としては、微結晶Ｓｉ膜８と非晶質Ｓｉ膜９との積層を適用する。微結晶Ｓｉ膜８を、ＰＥＣＶＤ法で成膜する際には、原料ガスとしては、ＳｉＨ４とＨ２混合、ＳｉＦ４とＨ２の混合、ＳｉＨ４とＳｉＦ４とＨ２の混合などが適用できる。これらのガスにさらにＡｒやＨｅなどの希ガスを添加しても良い。特に、ＳｉＦ４を用いると膜中にＦを導入できる。微結晶Ｓｉ膜８の厚さは１−８ｎｍ、さらに好ましくは３−８ｎｍであり、微結晶Ｓｉ膜８は非晶質Ｓｉ膜９よりもゲート絶縁膜３側、更にはゲート絶縁膜３に接して配置する。
【００３０】
また、非晶質Ｓｉ膜９を、ＰＥＣＶＤ法で成膜する際も、原料ガスとしては、ＳｉＨ４とＨ２混合、ＳｉＦ４とＨ２の混合、ＳｉＨ４とＳｉＦ４とＨ２の混合などが適用できる。これらのガスにさらにＡｒやＨｅなどの希ガスを添加しても良い。この場合、ＳｉＨ４、ＳｉＦ４、Ｈ２や希ガスの流量を制御することにより非晶質Ｓｉ膜９を成膜することが可能になる。
【００３１】
微結晶Ｓｉ膜８と非晶質Ｓｉ膜９との界面の汚染を避けるためには、これらの積層膜を真空一環プロセスで形成するのが好ましい。特に、ＰＥＣＶＤ法で形成する際には、原料ガスの流量などを制御することで連続成膜が可能になるため生産性が向上できる。即ち、微結晶Ｓｉ膜８は、ゲート絶縁膜３及び非晶質Ｓｉ膜９と接するように形成することが好ましい。
【００３２】
さらに、この上に、コンタクト膜５としてＰをドープした微結晶Ｓｉ膜や非晶質Ｓｉ膜を、ＳｉＨ４やＳｉＦ４をなどの原料ガスと、ＰＨ３を添加したＨ２や希ガスを用いたＰＥＣＶＤ法などで形成する。
【００３３】
次に、ホトリソグラフィ工程を適用して半導体膜４とコンタクト膜５を島状に加工する。（図４（ａ）参照）
【００３４】
次に、スパッタなどにより、ソース電極及びドレイン電極として機能する一対の電極（ソース電極６，ドレイン電極７）の構成部位となる金属膜を成膜する。
その後、ホトリソグラフィ工程を適用し、図４（ｂ）に示すように、前記金属膜をパターンニングしてソース電極６及びドレイン電極７を形成する。この後、エッチングなどにより、ソース電極６及びドレイン電極７から露出するコンタクト膜５を選択的に除去する。この際、コンタクト膜５と非晶質Ｓｉ膜９のエッチング選択比が殆ど無いため、非晶質Ｓｉ膜９を３０ｎｍ以上の厚さに設定する必要がある。
【００３５】
次に、ソース電極６及びドレイン電極７を覆うようにして絶縁性基板１上に保護性絶縁膜１０をＰＥＣＶＤなどで成膜する。保護性絶縁膜１０としては、ＳｉＮやＳｉＯ２などを適用することができる。これらの膜は前述のようにＰＥＣＶＤ法などにより形成する。
その後、ホトリソグラフィ工程を適用し、ソース電極６と外部の装置との電気的接触を可能にするコンタクトホール１１等を形成する。さらに、金属膜あるいは酸化物導電膜等からなる電極膜を成膜した後、ホトリソグラフィ工程を適用し、前記電極膜をパターンニングして画素電極１２を形成する。画素電極１２は、コンタクトホール１１を通してソース電極６と電気的に接続される。ここまでの工程を図４（ｃ）に示す。
【００３６】
本実施例により、特性が良好で安定性に優れた薄膜トランジスタＱ１を形成できる。また、本実施例で形成した逆スタガ型の薄膜トランジスタＱ１では、基盤側から半導体膜４に入射する光をゲート電極２で遮光できるため、光リーク電流も低減できる。
【００３７】
ここで、本発明について詳細に説明する。
上記の特許文献１（特開２００４−３０４１４０号公報）に開示されている逆スタガ型薄膜トランジスタでは、図１（従来の逆スタガ型薄膜トランジスタの概略構成を示す断面図）に示すように、ゲート絶縁膜界面のチャネル領域２４とドレイン電極７との間のキャリア走行経路に、微結晶Ｓｉ膜８と非晶質Ｓｉ膜９との界面が存在する。非晶質Ｓｉ膜９と比較し微結晶Ｓｉ膜８とのバンドギャップが小さいため、この部分（図１のＡ−Ａ’部）のバンドダイヤグラムは図２のようになる。この図２から、微結晶Ｓｉ膜８と非晶質Ｓｉ膜９との界面にバンドオフセットが生じており、電子キャリアの走行が阻害されることがわかる。特に、ドレイン電圧が小さい場合、バンドダイヤグラム全体の勾配が小さくなるため、このオフセット部の影響が大きくなり、ＴＦＴの移動度が低下する。
【００３８】
そこで、本発明では、微結晶Ｓｉ膜８の膜厚を薄くすることにより、微結晶Ｓｉ膜８と非晶質Ｓｉ膜９との界面をチャネル領域２４に形成することによって、低ドレイン電圧領域でのＴＦＴ移動度を向上する構成を考案した。
【００３９】
図３の薄膜トランジスタＱ１における微結晶Ｓｉ膜８の膜厚と薄膜トランジスタＱ１の特性との関係について検討した。図５に図３の薄膜トランジスタＱ１における微結晶Ｓｉ膜８の膜厚とＴＦＴ移動度との関係について示す。この図５から、Ｖｄ＝１０ＶでのＴＦＴ移動度は０．８ｃｍ２／Ｖｓ以上と高い値を示していることがわかる。一方、Ｖｄ＝０．１ＶでのＴＦＴ移動度は、微結晶Ｓｉ膜８の膜厚が５ｎｍで極大を示し、３０ｎｍで極小を示すことがわかる。ゲート駆動のシフトレジタや画素液晶駆動には、ＴＦＴ移動度が０．５ｃｍ２／Ｖｓ以上あることが望まれる。したがって、微結晶Ｓｉ膜８の膜厚を８ｎｍ以下に設定する必要がある。
【００４０】
図６に図３の薄膜トランジスタＱ１における微結晶Ｓｉ膜８の膜厚とストレス電圧引加後のしきい値シフトとの関係を示す。この図６から、微結晶Ｓｉ膜８の膜厚が０ｎｍの場合、約７Ｖの大きなしきい値シフトを示すが、微結晶Ｓｉ膜８の膜厚を１ｎｍとすることでこの値を２Ｖまで改善することがわかる。この薄膜トランジスタＱ１はゲート駆動回路や画素駆動などに適用することが可能になる。さらに、微結晶Ｓｉ膜８の膜厚を３ｎｍ以上にすると、しきい値シフトは０．５Ｖ以下になる。この薄膜トランジスタＱ１は、有機ＥＬ駆動に適用することも可能になる。
【００４１】
以上の結果をまとめると、微結晶Ｓｉ膜８の膜厚は１−８ｎｍ、さらに好ましくは３−８ｎｍに設定することにより、低ドレイン電圧でのＴＦＴ移動度特性が良好で、安定性に優れた薄膜トランジスタが作製できることがわかった。
【００４２】
図３の薄膜トランジスタのＡ１−Ａ１’部におけるバンドダイヤグラムを図７に示す。本発明の薄膜トランジスタＱ１では、この図７に示すように、微結晶Ｓｉ膜８と非晶質Ｓｉ膜９の界面がチャネル内に形成されているため、バンドオフセット部の電子キャリアに対する障壁が小さくなっている。このため、本発明の構成では、低ドレイン電圧領域の移動度を向上することができる。
【００４３】
以上の説明は、図３に示した逆スタガ型薄膜トランジスタＱ１について述べたものであるが、図８に示す正スタガ型薄膜トランジスタＱ２においても、適用することが可能である。この構成においても、微結晶Ｓｉ膜８の膜厚は１−８ｎｍ、さらに好ましくは３−８ｎｍに設定すると良い。
【００４４】
微結晶Ｓｉ膜８は、透過型電子顕微鏡などで断面を観察した場合、結晶粒が観測される。特に膜厚が薄い場合、結晶粒が非晶質マトリックスの中に分散した状態として観測される場合もある。この場合、結晶粒が観測される厚さが微結晶Ｓｉ膜厚となる。
【００４５】
また、微結晶Ｓｉ膜８にＦ元素を添加することにより、Appl. Phys. Lett. 90, 1922112 (2007)に開示されているように、フェルミレベルを伝導帯から離れる方向に制御することが可能である。このため、微結晶Ｓｉ膜８と非晶質Ｓｉ膜９との界面のバンドオフセットを減少することができ、さらに薄膜トランジスタ（Ｑ１，Ｑ２）の特性を向上できる。Ｆ濃度は、バンドオフセット低減と結晶性の維持の観点から、５×１０１８ｃｍ−３から１×１０２１ｃｍ−３に設定するのが望ましい。
【００４６】
非晶質Ｓｉ膜９の膜厚は、コンタクト膜５である、ＰをドープしたＳｉ膜のエッチングマージンの確保やバックチャネルの影響を低減する観点から３０ｎｍ以上に設定するのが良い。また、非晶質Ｓｉ膜横断抵抗を低減するため３００ｎｍ以下に設定するのが良い。
【００４７】
ゲート絶縁膜３としては、ＳｉＯ２（酸化シリコン）膜、ＳｉＮ（窒化シリコン）膜、ＳｉＯ２／ＳｉＮ積層膜などが適用できる。特にしきい値シフトの少ない薄膜トランジスタを作製するためには、電荷注入が少ないＳｉＯ２膜を微結晶Ｓｉ膜８に接して配置するのが良い。
【００４８】
微結晶Ｓｉ膜８と非晶質Ｓｉ膜９の形成方法としては、界面の汚染をさけるため、真空一環プロセスで連続して成膜することが望ましい。特にＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）法による成膜では、導入するガス流量の調整などにより容易に連続成膜することが可能なため、生産性を向上できる。また、微結晶Ｓｉ膜成膜時に原料ガスとしてＳｉＦ４を適用することにより、微結晶Ｓｉ膜８にＦを添加することが可能になる。
【００４９】
本発明の薄膜トランジスタ（Ｑ１，Ｑ２）は、移動度が高く、しきい値安定に優れている。したがって、この薄膜トランジスタを液晶表示装置の周辺回路や画素駆動、あるいは有機ＥＬ表示装置駆動に適用することにより、高画質のディスプレイを低コストで製造することが可能となる。
【００５０】
〔実施例２〕
本実施例の正スタガ型薄膜トランジスタの構成と製造方法について、図８及び図９を用いて説明する。図８は、本発明の実施例２である正スタガ型薄膜トランジスタの概略構成（主要構成部位）を示す断面図、図９は本発明の実施例２である正スタガ型薄膜トランジスタの製造工程を示す断面図である。本実施例２では、正スタガ型薄膜トランジスタに本発明を適用した例について説明する。
【００５１】
図８に示すように、本実施例２の薄膜トランジスタ（ＴＦＴ：Thin Film Transistoｒ）Ｑ２は、基板として例えば透明性の絶縁性基板１上に形成されている。薄膜トランジスタＱ２は、正スタガ型であり、主に、絶縁性基板１上に、ソース電極６及びドレイン電極７と、ＰをドープしたＳｉ膜からなるコンタクト膜５と、半導体膜４と、ゲート絶縁膜３と、ゲート電極２とが順次積層された構成になっている。本実施例のゲート絶縁膜３は、半導体膜４上に形成された絶縁膜３ａと、この絶縁膜３ａを覆うようにして形成された絶縁膜３ｂとを含む積層体で形成されている。
【００５２】
半導体膜４は、少なくとも微結晶Ｓｉ膜８と、微結晶Ｓｉ膜８のゲート絶縁膜３（３ａ，３ｂ）側とは反対側に位置する非晶質Ｓｉ膜９とを含む積層膜で形成されている。微結晶Ｓｉ膜８の厚さは１−８ｎｍ、さらに好ましくは３−８ｎｍであり、微結晶Ｓｉ膜８はゲート絶縁膜３及び非晶質Ｓｉ膜９に接して配置されている。非結晶Ｓｉ膜９の厚さは３０−３００ｎｍである。
【００５３】
次に、上記構成の薄膜トランジスタＱ２の製造について図９を用いて説明する。
まず、絶縁性基板１上に金属膜をスパッタリング法などにより成膜する。その後、実施例１と同様の方法でコンタクト膜５としてＰをドープしたＳｉ膜を成膜する。ホトリソグラフィを適用してこの金属膜とコンタクト膜の積層体をパターンニングすることにより、絶縁性基板１上にソース電極６及びドレイン電極７を形成する。
【００５４】
次に、コンタクト膜５の表面の酸化膜をＨＦなどで除去した後、ＰＥＣＶＤなどの成膜手法を用いて半導体膜４、絶縁膜３ａを連続成膜する。半導体膜４としては、非晶質Ｓｉ膜９と微結晶Ｓｉ膜８の積層を適用する。非晶質Ｓｉ膜９と微結晶Ｓｉ膜８は、実施例１と同様の方法で形成する。さらに、絶縁膜３ａも実施例１と同様の方法で形成する。微結晶Ｓｉ膜８の厚さは１−８ｎｍ、さらに好ましくは３−８ｎｍであり、微結晶Ｓｉ膜８は絶縁膜３ａおよび非晶質Ｓｉ膜９に接して配置する。ついで、ホトリソグラフィを適用して、絶縁膜３ａと半導体膜４を島状に加工する。（図９（ａ）参照）
【００５５】
次に、絶縁膜３ｂをＰＥＣＶＤなどを用いて成膜し、さらに、スパッタなどにより、金属膜を成膜する。絶縁膜３ｂを形成することにより、絶縁膜３ａ及び３ｂからなるゲート絶縁膜３が形成される。
その後、ホトリソグラフィ工程を適用し、図９（ｂ）に示すように、前記金属膜をパターンニングしてゲート電極２を形成する。
【００５６】
次に、ゲート電極２を覆うようにして保護性絶縁膜１０をＰＥＣＶＤなどで成膜する。保護性絶縁膜１０としては、ＳｉＮ（窒化シリコン）膜やＳｉＯ２（酸化シリコン）膜などを適用することができる。これらの膜は前述のようにＰＥＣＶＤ法などにより形成する。
その後、ホトリソグラフィ工程を適用し、ソース電極６と外部の装置との電気的接触を可能にするコンタクトホール１１等を形成する。さらに、金属膜あるいは酸化物導電膜からなる電極膜を成膜した後、ホトリソグラフィ工程を適用し、前記電極膜をパターンニングして画素電極１２を形成する。画素電極１２は、コンタクトホール１１を通してソース電極６と電気的に接続される。ここまでの工程を図９（ｃ）に示す。
【００５７】
本実施例により、特性が良好で安定性に優れた正スタガ型薄膜トランジスタＱ２を形成できる。
【００５８】
〔実施例３〕
ここで示す実施例の液晶表示装置は、前述の実施例１あるいは２で作製した薄膜トランジスタを有する絶縁性基板に、さらにスペーサを形成した後、対向基板を張り合わせ液晶を封入し完成する。本実施例の液晶表示装置の概略構成を図１０に示す。なお、図１０では、薄膜トランジスタの一例として図３で示した逆スタガ型薄膜トランジスタＱ１を示している。
【００５９】
本実施例の液晶表示装置の製造方法について以下に述べる。前述の実施例１あるいは２に記載の方法で画素電極１２まで形成した後、スペーサ１４を形成する。この形成方法としては、感光性樹脂を所定の厚さに塗布した後露光現像し形成する方法がある。ついで配向膜１５を形成する。ついで対向基板１６を張り合わせ、液晶１７を封入し液晶表示装置を完成する。
【００６０】
本実施例の液晶表示装置は、各々が画素電極１２と、この画素電極１２に電気的に接続されたアクティブ素子とを含む複数の画素領域をマトリクス状に配置した液晶表示パネルを有し、前記液晶表示パネルは、絶縁性基板１（第１の基板）と対向基板１６（第２の基板）との間に液晶が挟持された構成になっており、前記アクティブ素子は前述の実施例１又は２の薄膜トランジスタ（Ｑ１又はＱ２）である。
【００６１】
本実施例の液晶表示装置において、画素電極１２と共に画素領域を構成し、画素電極１２に電気的に接続されるアクティブ素子（薄膜トランジスタ）として前述の実施例１及び２の薄膜トランジスタ（Ｑ１，Ｑ２）を使用することにより、薄膜トランジスタ（Ｑ１，Ｑ２）の電圧書込み特性が良好なため、色再現性などに優れた画像を表示することが可能となる。また、実施例１あるいは２の薄膜トランジスタ（Ｑ１，Ｑ２）を液晶表示装置の周辺回路に適用することにより、高精細の表示装置を製造することが可能になる。
【００６２】
〔実施例４〕
ここで示す実施例の有機ＥＬ表示装置は前述の実施例１あるいは２で作製した薄膜トランジスタを有する絶縁性基板に、電荷輸送層、発光層、電荷輸送層を積層して有機ＥＬ発光素子を形成する。本実施例の有機ＥＬ表示装置の概略構成を図１１に示す。なお、図１１では、薄膜トランジスタの一例として図３で示した逆スタガ型薄膜トランジスタＱ１を示している。
【００６３】
本実施例の有機ＥＬ表示装置の製造方法について以下に述べる。
前述の実施例１あるいは２に記載の方法で保護性絶縁膜１０まで形成した後、平坦化層１８を形成する。平坦化層１８は、感光性樹脂を塗布した後、露光現像によりコンタクトホール１１を開けて形成する。ついで画素電極１２を前述の実施例１及び２と同様な方法で形成する。その後、この上に、有機ＥＬ発光素子の電荷輸送層１９、発光層２０、電荷輸送層２１を蒸着法により形成し、さらに上部電極２２として透明導電膜を蒸着及びスパッタリングで形成し、封止膜２３としてＳｉＮ膜をＣａｔ−ＣＶＤを用いて形成し、有機ＥＬ表示装置を作製した。
【００６４】
本実施例の有機ＥＬ表示装置は、各々が有機ＥＬ発光素子と、前記有機ＥＬ発光素子の画素電極１２と電気的に接続されたスイッチング素子とを含む複数の画素領域をマトリクス状に配置した有機ＥＬ表示装置であり、前記スイッチング素子は、前述の実施例１又は２の薄膜トランジスタ（Ｑ１，Ｑ２）である。
【００６５】
本実施例の有機ＥＬ表示装置においては、有機ＥＬ発光素子及び画素電極１２と共に表示領域を構成し、画素電極１２に電気的接続されるスイッチング素子（薄膜トランジスタ）として前述の実施例１あるいは２の薄膜トランジスタ（Ｑ１，Ｑ２）を使用することにより、高輝度で薄膜トランジスタＱの安定性が良好なため長寿命の特性を示した。
【００６６】
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【符号の説明】
【００６７】
１…絶縁性基板
２…ゲート電極
３…ゲート絶縁膜
３ａ，３ｂ…絶縁膜
４…半導体膜
５…コンタクト膜
６…ソース電極
７…ドレイン電極
８…微結晶Ｓｉ膜
９…非晶質Ｓｉ膜
１０…保護性絶縁膜
１１…コンタクトホール
１２…画素電極
１４…スペーサ
１５…配向膜
１６…対向基板
１７…液晶
１８…平坦化層
１９…電荷輸送層
２０…発光層
２１…電荷輸送層
２２…上部電極
２３…封止膜
２４…チャネル領域
【図１】
2010283060.tif 000003
【図２】
2010283060.tif 000004
【図３】
2010283060.tif 000005
【図４】
2010283060.tif 000006
【図５】
2010283060.tif 000007
【図６】
2010283060.tif 000008
【図７】
2010283060.tif 000009
【図８】
2010283060.tif 000010
【図９】
2010283060.tif 000011
【図１０】
2010283060.tif 000012
【図１１】
2010283060.tif 000013