(57)【要約】【課題】低い電圧差を有する電圧信号を送受信する送受信システム及び信号の送受信方法を開示する。【解決手段】送受信システムは、第１基準電圧及び第２基準電圧をスイッチングして２つの電圧信号を生成する送信機と、２つの電圧信号を受信する受信機とを備え、送信機は、第１基準電圧及び第２基準電圧を生成する基準電圧生成器と、第１基準電圧と第２基準電圧とをスイッチングして２つの電圧信号を出力するスイッチブロックとを備え、受信機は、２つの電圧信号を受信する抵抗を備える。【選択図】図１
2010130697.tif 000002
【特許請求の範囲】
【請求項１】
第１基準電圧ＶＴＯＰ及び第２基準電圧ＶＢＯＴをスイッチングして２つの電圧信号Ｖ３，Ｖ４を生成する送信機１１０と、
前記２つの電圧信号Ｖ３，Ｖ４を受信する受信機１５０と、を備え、
前記送信機１１０は、
前記第１基準電圧ＶＴＯＰ及び前記第２基準電圧ＶＢＯＴを生成する基準電圧生成器１１１と、
前記第１基準電圧ＶＴＯＰと前記第２基準電圧ＶＢＯＴとをスイッチングして、前記２つの電圧信号Ｖ３，Ｖ４を出力するスイッチブロック１１５と、を備え、
前記受信機は、前記２つの電圧信号Ｖ３，Ｖ４を受信する抵抗ＲＲＸを備えることを特徴とする送受信システム。
【請求項２】
前記基準電圧生成器１１１は、第１基準電圧生成器１１２と、第２基準電圧生成器１１３と、を備え、
前記第１基準電圧生成器１１２は、
第１入力端子に第１バイアス電圧ＶＰが印加される第１差動演算増幅器ｏｐ１と、
第１端子が第１電源電圧ＶＤＤに連結され、ゲートに連結された前記第１差動演算増幅器ｏｐ１の出力電圧に応答して、前記第１差動演算増幅器ｏｐ１の第２入力端子と連結された第２端子に前記第１基準電圧ＶＴＯＰを生成する第１ＭＯＳトランジスタＭ１と、を備え、
前記第２基準電圧生成器１１３は、
第１入力端子に第２バイアス電圧ＶＮが印加される第２差動演算増幅器ｏｐ２と、
第１端子が接地電圧ＧＮＤに連結され、ゲートに連結された前記第２差動演算増幅器ｏｐ２の出力電圧に応答し、前記第２差動演算増幅器ｏｐ２の第２入力端子と連結された第２端子に前記第２基準電圧ＶＢＯＴを生成する第２ＭＯＳトランジスタＭ２と、を備えることを特徴とする請求項１に記載の送受信システム。
【請求項３】
前記スイッチブロック１１５は、
少なくとも１つの第１スイッチ制御信号ＤＮＰ１〜ＤＮＰ４に応答して、前記第１基準電圧ＶＴＯＰをスイッチングして第２電圧信号Ｖ４を出力する第１スイッチアレイＳＷ１と、
少なくとも１つの第２スイッチ制御信号ＤＰＰ１〜ＤＰＰ４に応答して、前記第１基準電圧ＶＴＯＰをスイッチングして第１電圧信号Ｖ３を出力する第２スイッチアレイＳＷ２と、
少なくとも１つの第３スイッチ制御信号ＤＰＮ１〜ＤＰＮ４に応答して、前記第２基準電圧ＶＢＯＴをスイッチングして前記第２電圧信号Ｖ４を出力する第３スイッチアレイＳＷ３と、
少なくとも１つの第４スイッチ制御信号ＤＮＮ１〜ＤＮＮ４に応答して、前記第２基準電圧ＶＢＯＴをスイッチングして前記第１電圧信号Ｖ３を出力する第４スイッチアレイＳＷ４と、を備えることを特徴とする請求項１に記載の送受信システム。
【請求項４】
前記第１スイッチアレイＳＷ１は、前記少なくとも１つの第１スイッチ制御信号ＤＮＰ１〜ＤＮＰ４のうち、該当第１スイッチ制御信号に応答して、前記第１基準電圧ＶＴＯＰをスイッチングして前記第２電圧信号Ｖ４として出力する第１スイッチトランジスタを少なくとも１つ備え、
前記第２スイッチアレイＳＷ２は、前記少なくとも１つの第２スイッチ制御信号ＤＰＰ１〜ＤＰＰ４のうち、該当第２スイッチ制御信号に応答して前記第１基準電圧ＶＴＯＰをスイッチングして前記第１電圧信号Ｖ３として出力する第２スイッチトランジスタを少なくとも１つ備え、
前記第３スイッチアレイＳＷ３は、前記少なくとも１つの第４スイッチ制御信号ＤＰＮ１〜ＤＰＮ４のうち、該当第３スイッチ制御信号に応答して前記第２基準電圧ＶＢＯＴをスイッチングして前記第２電圧信号Ｖ４として出力する第３スイッチトランジスタを少なくとも１つ備え、
前記第４スイッチアレイＳＷ４は、前記少なくとも１つの第４スイッチ制御信号ＤＮＮ１〜ＤＮＮ４のうち、該当第４スイッチ制御信号に応答して、前記第２基準電圧ＶＢＯＴをスイッチングして前記第１電圧信号Ｖ３として出力する第４スイッチトランジスタＭ４１〜Ｍ４４を少なくとも１つ備えることを特徴とする請求項３に記載の送受信システム。
【請求項５】
前記第１スイッチアレイＳＷ１及び前記第４スイッチアレイＳＷ４の対と、前記第２スイッチアレイＳＷ２及び前記第３スイッチアレイＳＷ３の対とは、互いに排他的にターンオン／ターンオフされることを特徴とする請求項３に記載の送受信システム。
【請求項６】
前記受信機は、前記抵抗ＲＲＸの両端子で降下された電圧を等化させる等化器１５１をさらに備えることを特徴とする請求項１に記載の送受信システム。
【請求項７】
前記受信機は、前記等化器１５１から出力される信号の大きさを比較する比較器１５２をさらに備えることを特徴とする請求項６に記載の送受信システム。
【請求項８】
前記電圧信号は、クロック信号またはデータであることを特徴とする請求項１に記載の送受信システム。
【請求項９】
前記受信機は、ガラス基板の上部に設けられ、
前記伝送ラインは、前記ガラス基板に設けられたメタルラインを含むことを特徴とする請求項１に記載の送受信システム。
【請求項１０】
前記送受信システムは、ポイント・ツー・ポイント方式で電圧信号を送受信することを特徴とする請求項１に記載の送受信システム。
【請求項１１】
前記送受信システムは、ＤＤＩ、ＯＬＥＤ、ＰＤＰ、ＬＣＤ及びフレキシブルＤ−ＩＣに適用されることを特徴とする請求項１に記載の送受信システム。
【請求項１２】
ディスプレイデータを２つの電圧信号に変換して受信機のソースドライバに伝達する送信機のタイミングコントローラを備える送受信システムにおいて、
前記タイミングコントローラ１１０は、
第１基準電圧ＶＴＯＰ及び第２基準電圧ＶＢＯＴを生成する基準電圧生成器１１１と、
前記第１基準電圧ＶＴＯＰ及び前記第２基準電圧ＶＢＯＴをスイッチングし、第１電圧信号Ｖ３及び第２電圧信号Ｖ４として出力するスイッチブロック１１５と、を備え、
前記ソースドライバ１５０は、前記２つの電圧信号Ｖ３，Ｖ４を受信する抵抗ＲＲＸを備えることを特徴とする送受信システム。
【請求項１３】
前記基準電圧生成器１１１は、第１基準電圧生成器１１２と、第２基準電圧生成器１１３と、を備え、
前記第１基準電圧生成器１１２は、
第１入力端子に第１バイアス電圧ＶＰが印加される第１差動演算増幅器ｏｐ１と、
第１端子が第１電源電圧ＶＤＤに連結され、ゲートに連結された前記第１差動演算増幅器ｏｐ１の出力電圧に応答して、前記第１差動演算増幅器ｏｐ１の第２入力端子と連結された第２端子で前記第１基準電圧ＶＴＯＰを生成する第１ＭＯＳトランジスタＭ１と、を備え、
前記第２基準電圧生成器１１３は、
第１入力端子に第２バイアス電圧ＶＮが印加される第２差動演算増幅器ｏｐ２と、
第１端子が接地電圧ＧＮＤに連結され、ゲートに連結された前記第２差動演算増幅器ｏｐ２の出力電圧に応答し、前記第２差動演算増幅器ｏｐ２の第２入力端子と連結された第２端子で前記第２基準電圧ＶＢＯＴを生成する第２ＭＯＳトランジスタＭ２と、を備えることを特徴とする請求項１２に記載の送受信システム。
【請求項１４】
前記スイッチブロック１１５は、
少なくとも１つの第１スイッチ制御信号ＤＮＰ１〜ＤＮＰ４に応答して、前記第１基準電圧ＶＴＯＰをスイッチングして第２電圧信号Ｖ４を出力する第１スイッチアレイＳＷ１と、
少なくとも１つの第２スイッチ制御信号ＤＰＰ１〜ＤＰＰ４に応答して、前記第１基準電圧ＶＴＯＰをスイッチングして第１電圧信号Ｖ３を出力する第２スイッチアレイＳＷ２と、
少なくとも１つの第３スイッチ制御信号ＤＰＮ１〜ＤＰＮ４に応答して、前記第２基準電圧ＶＢＯＰＴをスイッチングして前記第２電圧信号Ｖ４を出力する第３スイッチアレイＳＷ３と、
少なくとも１つの第４スイッチ制御信号ＤＮＮ１〜ＤＮＮ４に応答して、前記第２基準電圧ＶＢＯＰＴをスイッチングして前記第１電圧信号Ｖ３を出力する第４スイッチアレイＳＷ４と、を備えることを特徴とする請求項１２に記載の送受信システム。
【請求項１５】
前記第１スイッチアレイＳＷ１は、前記少なくとも１つの第１スイッチ制御信号ＤＮＰ１〜ＤＮＰ４のうち、該当第１スイッチ制御信号に応答して、前記第１基準電圧ＶＴＯＰをスイッチングして前記第２電圧信号Ｖ４として出力する第１スイッチトランジスタを少なくとも１つ備え、
前記第２スイッチアレイＳＷ２は、前記少なくとも１つの第２スイッチ制御信号ＤＰＰ１〜ＤＰＰ４のうち、該当第２スイッチ制御信号に応答して、前記第１基準電圧ＶＴＯＰをスイッチングして前記第１電圧信号Ｖ３として出力する第２スイッチトランジスタを少なくとも１つ備え、
前記第３スイッチアレイＳＷ３は、前記少なくとも１つの第４スイッチ制御信号ＤＰＮ１〜ＤＰＮ４のうち、該当第３スイッチ制御信号に応答して、前記第２基準電圧ＶＢＯＴをスイッチングして前記第２電圧信号Ｖ４として出力する第３スイッチトランジスタを少なくとも１つ備え、
前記第４スイッチアレイＳＷ４は、前記少なくとも１つの第４スイッチ制御信号ＤＮＮ１〜ＤＮＮ４のうち、該当第４スイッチ制御信号に応答して、前記第２基準電圧ＶＢＯＴをスイッチングして前記第１電圧信号Ｖ３として出力する第４スイッチトランジスタを少なくとも１つ備えることを特徴とする請求項１４に記載の送受信システム。
【請求項１６】
前記第１スイッチアレイＳＷ１及び前記第４スイッチアレイＳＷ４の対と、前記第２スイッチアレイＳＷ２及び前記第３スイッチアレイＳＷ３の対とは、互いに排他的にターンオン／ターンオフされることを特徴とする請求項１４に記載の送受信システム。
【請求項１７】
前記少なくとも１つの第１スイッチ制御信号ＤＮＰ１〜ＤＮＰ４及び前記少なくとも１つの第４スイッチ制御信号ＤＮＮ１〜ＤＮＮ４は、前記ディスプレイデータにより決定されることを特徴とする請求項１４に記載の送受信システム。
【請求項１８】
前記少なくとも１つの第１スイッチ制御信号ＤＮＰ１〜ＤＮＰ４及び前記少なくとも１つの第４スイッチ制御信号ＤＮＮ１〜ＤＮＮ４は、前記タイミングコントローラの出力端子と前記ソースドライバの出力端子との間の電圧利得及び前記電圧信号の周波数の範囲を決定する帯域幅をさらに考慮して決定されることを特徴とする請求項１４に記載の送受信システム。
【請求項１９】
前記タイミングコントローラ及び前記ソースドライバは、ポイント・ツー・ポイント方式で前記電圧信号を送受信することを特徴とする請求項１２に記載の送受信システム。
【請求項２０】
送信機及び受信機間の信号送受信方法において、
前記送信機で送信しようとする信号を少なくとも２つの電圧信号に変換する段階と、
前記変換された電圧信号を前記受信機に伝送する段階と、を備え、
前記受信機は、ガラス基板上に設けられることを特徴とする信号送受信方法。
【請求項２１】
前記変換された電圧信号を抵抗を介して受信する段階をさらに備えることを特徴とする請求項２０に記載の信号送受信方法。
【請求項２２】
受信した電圧信号を等化する段階と、
等化された電圧信号を比較する段階と、をさらに備えることを特徴とする請求項２１に記載の信号送受信方法。
【請求項２３】
前記送信機はタイミングコントローラであり、
前記受信機はソースドライバであることを特徴とする請求項２０に記載の信号送受信方法。
【請求項２４】
ＤＤＩ、ＯＬＥＤ、ＰＤＰ、ＬＣＤ及びフレキシブルＤ−ＩＣに適用されることを特徴とする請求項２０に記載の信号送受信方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧信号を送受信するシステムに係り、特に低い電圧差を有する電圧信号を送受信する送受信システム及び信号の送受信方法に関する。
【背景技術】
【０００２】
ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）環境で伝送チャンネルとして使われるメタルラインの抵抗及びメタルラインと基板との間のキャパシタンスは相当大きい。特にＣＯＧ状態のメタルラインを介して送受信される信号が電流信号である場合、前記抵抗値とキャパシタンスとの積に比例して信号の伝送速度が遅くなるので、ＣＯＧ環境でのシステムの動作周波数を高めるのに相当な難点がある。ＣＯＧ環境で使われるメタルラインの抵抗及びキャパシタンスは、送受信される信号の歪曲を誘発する原因ともなる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明が解決しようとする技術的課題は、信号の正常な送信及び送信速度を増加させうる送受信システムを提供することである。
本発明が解決しようとする他の技術的課題は、信号の正常な送信及び送信速度を増加させうる信号送受信方法を提供することである。
【課題を解決するための手段】
【０００４】
前記技術的課題を達成するための本発明の一態様による送受信システムは、第１基準電圧及び第２基準電圧をスイッチングして２つの電圧信号を生成する送信機と、前記２つの電圧信号を受信する受信機とを備え、前記送信機は、前記第１基準電圧及び前記第２基準電圧を生成する基準電圧生成器と、前記第１基準電圧と前記第２基準電圧をスイッチングして前記２つの電圧信号を出力するスイッチブロックとを備え、前記受信機は、前記２つの電圧信号を受信する抵抗を備える。
前記技術的課題を達成するための本発明の他の一態様による送受信システムは、ディスプレイデータを２つの電圧信号に変換して受信機であるソースドライバに伝達する送信機のタイミングコントローラを備える送受信システムにおいて、前記タイミングコントローラは、第１基準電圧及び第２基準電圧を生成する基準電圧生成器と、前記第１基準電圧及び前記第２基準電圧をスイッチングして第１電圧信号及び第２電圧信号として出力するスイッチブロックとを備え、前記ソースドライバは、前記２つの電圧信号を受信する抵抗を備える。
前記他の技術的課題を達成するための本発明による信号送受信方法は、前記送信機で送信しようとする信号を少なくとも２つの電圧信号に変換する段階と、前記変換された電圧信号を前記受信機に伝送する段階とを備え、前記受信機はガラス基板上に設けられる。
【発明の効果】
【０００５】
本発明は、信号を正常に送信し、伝送速度も増加させうる。
【図面の簡単な説明】
【０００６】
【図１】本発明による送受信システムを示す図面である。
【図２】図１に示された基準電圧生成器１１１の実施形態を示す図面である。
【図３】図１に示されたスイッチブロックの一実施形態である。
【図４】第２及び第３スイッチアレイのターンオン時に生成される電圧信号を示す図面である。
【図５】第１及び第４スイッチアレイのターンオン時に生成される電圧信号を示す図面である。
【図６】本発明による送受信システムの等価モデルである。
【図７】２つの電圧信号の大きさによる帯域幅及び電圧利得に対するコンピュータ模擬実験の結果を示す図面である。
【図８】送信端の抵抗成分の変化による帯域幅及びＥＭＩに対するコンピュータ模擬実験の結果を示す図面である。
【図９】受信端の抵抗成分の変化による帯域幅と電圧利得に対するコンピュータ模擬実験の結果を示す図面である。
【図１０】インターフェース方式の電気的特性を比較した結果表である。
【図１１】インターフェース方式の電気的特性の模擬実験結果を示す図面である。
【図１２】伝送される信号の種類による入出力信号の波形図である。
【図１３】本発明による送受信システムの実施形態である。
【発明を実施するための形態】
【０００７】
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の例示的な実施形態を説明する添付図面及び添付図面に記載された内容を参照せねばならない。
以下、添付した図面を参照して本発明の望ましい実施形態を説明することによって、本発明を詳細に説明する。各図面に提示された同じ参照符号は同じ部材を示す。
【０００８】
図１は、本発明による送受信システムを示す。
図１を参照すれば、送受信システム１００は、送信機１１０、伝送ライン１３０及び受信機１５０を備える。送信機１１０は、ＰＣＢ（Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ）に、そして受信機１５０は、ガラス（Ｇｌａｓｓ）基板上に各々設けられ、ＰＣＢとガラス基板とは、ＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）で連結されると仮定する。
送信機は、２つの基準電圧ＶＴＯＰ，ＶＢＯＴを生成する基準電圧生成器１１１と、２つの基準電圧ＶＴＯＰ，ＶＢＯＴをスイッチングして２つの電圧信号Ｖ３，Ｖ４を出力するスイッチブロック１１５とを備える。２つのスイッチ等価抵抗ＲＴＸは、スイッチブロック１１５を構成するＭＯＳトランジスタスイッチの等価ターンオン抵抗（Ｅｑｕｉｖａｌｅｎｔ  ｔｕｒｎｏｎ  ｒｅｓｉｓｔａｎｃｅ）を意味する。
送信機１１０と受信機１５０とを電気的に連結する伝送ライン１３０は、ＰＣＢ、ＦＰＣ及びガラス基板上に具現されたメタルラインＭＥＴ＿ＧＬＡを１つに合わせたものであり、各々一定のインピ−ダンス成分を有する。
受信機１５０は、モデル伝送ラインに連結された抵抗ＲＲＸと、抵抗ＲＲＸの両端子に降下（ｄｒｏｐ）される電圧を等化（Ｅｑｕａｌｉｚｉｎｇ）する等化器１５１と、等化された電圧を比較する比較器１５２と、比較器１５２に電流を供給する電流源１５３とを備える。
【０００９】
まず、基準電圧生成器１１１について説明する。
図２は、図１に図示された基準電圧生成器１１１の実施形態を示す。
図２を参照すれば、基準電圧生成器１１１は、第１基準電圧生成器１１２及び第２基準電圧生成器１１３を備える。
第１基準電圧生成器１１２は、第１差動演算増幅器ｏｐ１及び第１ＭＯＳトランジスタＭ１で構成したネガティブフィードバック回路（ｎｅｇａｔｉｖｅ  ｆｅｅｄｂａｃｋ  ｃｉｒｃｕｉｔ）を利用して第１バイアス電圧ＶＰに対応する第１基準電圧ＶＴＯＰを生成する。第１差動演算増幅器ｏｐ１は、第１入力端子（＋）で第１バイアス電圧ＶＰを受信し、第２入力端子（−）で第１基準電圧ＶＴＯＰを受信する。第１ＭＯＳトランジスタＭ１は、第１端子が第１電源電圧ＶＤＤに連結され、ゲートに第１差動演算増幅器ｏｐ１の出力端子が連結され、第２端子で前記第１基準電圧ＶＴＯＰを生成する。
第２基準電圧生成器１１３は、第２差動演算増幅器ｏｐ２及び第２ＭＯＳトランジスタＭ２で構成したネガティブフィードバック回路を利用して第２バイアス電圧ＶＮに対応する第２基準電圧ＶＢＯＴを生成する。２差動演算増幅器ｏｐ２は、第１入力端子（−）で第２バイアス電圧ＶＮを受信し、第２入力端子（＋）で第２基準電圧ＶＢＯＴを生成する。第２ＭＯＳトランジスタＭ２は、第１端子が接地電圧ＧＮＤに連結され、ゲートに第２差動演算増幅器ｏｐ２の出力端子が連結され、第２端子で前記第２基準電圧ＶＢＯＴを生成する。
第１基準電圧生成器１１２及び第２基準電圧生成器１１３から生成される第１基準電圧ＶＴＯＰ及び第２基準電圧ＶＢＯＴの電圧準位は、第１基準電圧生成器１１２及び第２基準電圧生成器１１３の負荷（ｌｏａｄ）に関係なく一定値を保持する。
【００１０】
次に図１に図示されたスイッチブロック１１５について説明する。
スイッチブロック１１５は、４つのスイッチアレイＳＷ１〜ＳＷ４を備える。第１スイッチアレイＳＷ１は、少なくとも１つの第１スイッチ制御信号ＤＮＰ１〜ＤＮＰ４（図３参照）に応答して前記第１基準電圧ＶＴＯＰをスイッチングして第４ノードＮ４に第２電圧信号Ｖ４を出力する。第２スイッチアレイＳＷ２は、少なくとも１つの第２スイッチ制御信号ＤＰＰ１〜ＤＰＰ４（図３参照）に応答して第１基準電圧ＶＴＯＰをスイッチングして第３ノードＮ３に第１電圧信号Ｖ３を出力する。第３スイッチアレイＳＷ３は、少なくとも１つの第３スイッチ制御信号ＤＰＮ１〜ＤＰＮ４（図３参照）に応答して第２基準電圧ＶＢＯＴをスイッチングして第４ノードＮ４に第２電圧信号Ｖ４を出力する。第４スイッチアレイＳＷ４は、少なくとも１つの第４スイッチ制御信号ＤＮＮ１〜ＤＮＮ４（図３参照）に応答して第２基準電圧ＶＴＯＰをスイッチングして第３ノードＮ３に第１電圧信号Ｖ３を出力する。
【００１１】
図３は、図１に図示されたスイッチブロックの一実施形態である。
図３を参照すれば、図１には４つのスイッチアレイＳＷ１〜ＳＷ４が１つのスイッチとして表示されているが、それぞれのスイッチアレイは並列に連結された４つのスイッチを備える。また実施形態によっては、スイッチアレイを構成する並列に連結されたスイッチの数は４つより多いか、または少ない。
【００１２】
第１スイッチアレイＳＷ１は、それぞれのゲートに印加される該当第１スイッチ制御信号ＤＮＰ１〜ＤＮＰ４に応答して、第１端子に印加された第１基準電圧ＶＴＯＰを第２端子に連結された第４ノードＮ４に第２電圧信号Ｖ４として出力する４つの第１スイッチトランジスタＭ１１〜Ｍ１４を備える。
第２スイッチアレイＳＷ２は、それぞれのゲートに印加される該当第２スイッチ制御信号ＤＰＰ１〜ＤＰＰ４に応答して、第１端子に印加された第１基準電圧ＶＴＯＰを第２端子に連結された第３ノードＮ３に第１電圧信号Ｖ３として出力する４つの第２スイッチトランジスタＭ２１〜Ｍ２４を備える。
第３スイッチアレイＳＷ３は、それぞれのゲートに印加される該当第４スイッチ制御信号ＤＰＮ１〜ＤＰＮ４に応答して、第１端子に印加された第２基準電圧ＶＢＯＴを第２端子に連結された第４ノードＮ４に第２電圧信号Ｖ４として出力する４つの第３スイッチトランジスタＭ３１〜Ｍ３４を備える。
第４スイッチアレイＳＷ４は、それぞれのゲートに印加される該当第４スイッチ制御信号ＤＮＮ１〜ＤＮＮ４に応答して、第１端子に印加された第２基準電圧ＶＢＯＴを第２端子に連結された第３ノードＮ３に第１電圧信号Ｖ３として出力する４つの第４スイッチトランジスタＭ４１〜Ｍ４４を備える。
【００１３】
各スイッチアレイに含まれた４つのスイッチトランジスタは、互いに並列に連結されているので、４つのスイッチトランジスタがいずれもターンオンされた時の等価抵抗は、これより少数のスイッチトランジスタがターンオンされた時の等価抵抗に比べて少ない。したがって、任意のスイッチアレイの等価抵抗を大きくするためには、相対的に少数のスイッチトランジスタをターンオンさせて使用し、等価抵抗を小さくするためには、相対的に多数のスイッチトランジスタをターンオンさせて使用しうる。
前記スイッチアレイの等価抵抗は、送信機と受信機との間の電圧利得及び送信機で出力する差動電圧信号の周波数に大きな影響を及ぼす。これについては後述する。
図１及び図３に図示された第１スイッチアレイＳＷ１及び前記第４スイッチアレイＳＷ４対（ｐａｉｒ）と、前記第２スイッチアレイＳＷ２及び前記第３スイッチアレイＳＷ３対はと、互いに排他的にターンオン／ターンオフされる。
【００１４】
図４は、第２及び第３スイッチアレイのターンオン時に生成される電圧信号を示す。
図４を参照すれば、第２及び第３スイッチアレイのターンオン時に、第１基準電圧ＶＴＯＰは、第２スイッチアレイＳＷ２、上部の伝送ラインＲＣＨ、抵抗ＲＲＸ、下部の伝送ラインＲＣＨ及び第２基準電圧ＶＢＯＴへの直流電流経路が形成される。したがって、受信機の比較器のポジティブ入力端子（＋）に印加される電圧は、ネガティブ入力端子（−）に印加される電圧に比べて電圧準位が高い。ここで、伝送ラインＲＣＨは、信号の伝送経路に含まれたＰＣＢ、ＦＰＣ及びガラス基板上に具現されたメタルラインのそれぞれの等価抵抗の和をモデリングしたものである。
【００１５】
図５は、第１及び第４スイッチアレイのターンオン時に生成される電圧信号を示す。
図５を参照すれば、第１基準電圧ＶＴＯＰは、第１スイッチアレイＳＷ１、下部の伝送ラインＲＣＨ、抵抗ＲＲＸ、上部の伝送ラインＲＣＨ及び第２基準電圧ＶＢＯＴへの直流電流経路が形成される。したがって、受信機の比較器のポジティブ入力端子（＋）に印加される電圧は、ネガティブ入力端子（−）に印加される電圧に比べて電圧準位が低い。
第１スイッチ制御信号ＤＮＰ１〜ＤＮＰ４ないし第４スイッチ制御信号ＤＮＮ１〜ＤＮＮ４によって受信機の抵抗ＲＲＸの両端子に降下される電圧の相対的な高低が決定され、抵抗ＲＲＸの両端子で降下される電圧は、比較器で変換して使用する。
第１スイッチ制御信号ＤＮＰ１〜ＤＮＰ４ないし第４スイッチ制御信号ＤＮＮ１〜ＤＮＮ４の論理値を決定するのは、送信機が受信機に伝送しようとするデータである。図１に図示された送受信システムがＣＯＧ環境で具現された映像再生装置である場合、送信機はタイミングコントローラになり、受信機はディスプレイパネルを駆動するソースドライバであると仮定しうる。
この場合、第１スイッチ制御信号ＤＮＰ１〜ＤＮＰ４ないし第４スイッチ制御信号ＤＮＮ１〜ＤＮＮ４の論理値を決定する時、ディスプレイデータの値を参考にしうる。
【００１６】
本発明による送受信システムで採用した電圧信号伝送方式は、送受信される電圧信号の大きさを最小化しうるという長所がある。図４及び図５に図示されたように、直流電流が流れる経路には漏れ電流があり得、伝送ラインの電気的な特性による信号の遅延成分が存在するということは、従来の差動電流信号の伝送方式と同一である。しかし、第１基準電圧ＶＴＯＰと第２基準電圧ＶＢＯＴとの間には、抵抗成分のみ存在するが、直流電圧を送受信する本願発明の場合、漏れ及び信号の遅延成分の大きさが、抵抗ＲＲＸの両端子で降下される直流電圧の電圧準位に及ぼす影響は非常に小さい。
また抵抗ＲＲＸの両端子で降下される直流電圧は、実際に増幅して使用するので、その影響はさらに減少する。したがって、前記の影響を考慮しても、第１基準電圧ＶＴＯＰと第２基準電圧ＶＢＯＴとの電位差を最小化しうる。電圧信号の大きさを減少させることによって、システム全体の消費電力を減少させ、かつ電圧信号の伝達速度も向上させうるという長所がある。
前述したような長所以外にも、本発明による送受信システムは、送受信システムの電圧利得及び送受信信号の帯域幅も調節可能であるという長所がある。
従来の電流信号伝送方式の場合、送信機の出力電圧ＶＴＸ（ｔ）及び受信機の入力電圧ＶＲＸ（ｔ）は数式１のように表示しうる。
【００１７】
【数１】
2010130697.tif 000003
【００１８】
ここで、ＩＩＮは送信しようとする電流信号の大きさ、ＲＣＨは伝送ラインの等価抵抗、ＲＲＸは受信端の抵抗を各々示し、ＣＳは伝送ラインと基板との間の等価キャパシタンスを意味する。
数式１を参照すれば、送信しようとする電流信号ＩＩＮの総遅延成分τＣは２つの遅延成分τ１＋τ２の和となるということが分かる。
【００１９】
図６は、本発明による送受信システムの等価モデルである。
図６に図示された送受信システムの電圧利得（ｖｏｌｔａｇｅ  ｇａｉｎ）は数式２のように表示しうる。
【００２０】
【数２】
2010130697.tif 000004
【００２１】
電圧信号の周波数は、数式３のように表示しうる。
【００２２】
【数３】
2010130697.tif 000005
【００２３】
数式２及び３を参照すれば、送受信システムの電圧利得は、伝送ラインの等価抵抗値ＲＣＨ及び受信端の抵抗ＲＲＸの抵抗値により決定され、電圧信号の周波数ｆＭＡＸは伝送ラインの等価抵抗ＲＣＨの抵抗値、抵抗ＲＲＸの抵抗値及び負荷キャパシタのキャパシタンスＣＬにより決定される。伝送ラインの抵抗値ＲＣＨ及び負荷キャパシタのキャパシタンスＣＬは既に固定されているので、電圧利得を変化させるためには、受信端の抵抗ＲＲＸの抵抗値のみを変化させればよい。
例えば、受信端の等価抵抗ＲＲＸの抵抗値を増加させれば、電圧利得は増加し、周波数は減少し、逆に伝送ラインの等価抵抗ＲＣＨの抵抗値を減少させれば、電圧利得は減少し、周波数は増加する。
【００２４】
以下、本発明による送受信システムについてのコンピュータ模擬実験（ｃｏｍｐｕｔｅｒ  ｓｉｍｕｌａｔｉｏｎ）の実験条件及びその結果について説明する。
図７は、２つの電圧信号の大きさによる帯域幅及び電圧利得に対するコンピュータ模擬実験の結果を示す。
図７を参照すれば、電圧信号の大きさ（ＶＯＤ＝｜Ｖ１−Ｖ２｜）が減少するほど、帯域幅、すなわち、送受信周波数の可用範囲は広くなるが、電圧利得は減少する。
【００２５】
図８は、送信端の抵抗成分の変化による帯域幅及びＥＭＩに対するコンピュータ模擬実験の結果を示す。
図８を参照すれば、ここで送信端の抵抗成分は、スイッチブロック１３０を構成するスイッチのターンオン抵抗値を意味する。図２を参照すれば、各スイッチアレイは４つのスイッチトランジスタを備えているが、１つのターンオン抵抗が３２０Ω（Ｏｈｍ）である。したがって、送信端の１つのチャンネルの抵抗成分は並列に連結されたスイッチトランジスタが１つずつさらにターンオンされる度に、１６０Ω、１２０Ω及び８０Ωに減少する。
送信端の抵抗値が増加するほど、システムのＥＭＩ（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  ｉｎｔｅｒｆｅｒｅｎｃｅ）特性は増加し、一方、使用周波数の範囲（帯域幅）は減少する。
【００２６】
図９は、受信端の抵抗成分の変化による帯域幅及び電圧利得に対するコンピュータ模擬実験の結果を示す。
図９を参照すれば、受信端の抵抗ＲＲＸの抵抗値が増加するほど、電圧利得は増加し、帯域幅は減少する。受信端に抵抗ＲＲＸを全く使用しない場合（ｏｐｅｎ）、電圧利得は増加し、一方、帯域幅は減少する。
図７ないし図９の結果は、数式２及び数式３の定性的な分析だけでも容易に類推しうる。
【００２７】
図１０は、インターフェース方式の電気的特性を比較した結果図である。
図１０を参照すれば、従来のｍＬＶＤＳ及びＷｉｓｅｂｕｓの場合、本発明による送受信システムに比べて平均電流（Ａｖｅｒａｇｅ  ｃｕｒｒｅｎｔ）が多く流れることはもとより、ピ−ク電流（Ｐｅａｋ  ｃｕｒｒｅｎｔ）も大きいということが分かる。平均電流及びピ−ク電流が大きいということは、システムの消費電力が大きいということを意味する。システムの小型化につれて、該当システムに使われる電池の大きさも低下する現在の技術趨勢を鑑みて、システムの消費電力が大きいということは製品競争力を減少させる原因となる。
【００２８】
図１１は、インターフェース方式の電気的特性の模擬実験結果を示す。
図１１を参照すれば、本発明による送受信システムの場合、従来のｍＬＶＤＳ及びＷｉｓｅｂｕｓの場合に比べて、伝送されるデータＤＡＴＡ及びクロック信号ＣＬＫの形態がさらに明らかであるということが模擬実験の結果からも分かる。
【００２９】
図１２は、伝送される信号の種類による入出力信号の波形図である。
図１２を参照すれば、伝送される信号が電流信号である場合ＶＴＸ＿ＣＭ１、ＶＲＸ＿ＣＭ１に比べて、電圧信号である場合ＶＴＸ＿ＶＭ１、ＶＲＸ＿ＶＭ１の方が応答特性が良いということが分かる。受信信号の場合、電圧信号ＶＲＸ＿ＶＭ１が１．２ｎｓ（ｎａｎｏ  ｓｅｃｏｎｄｓ）に応答し、一方、電流信号（ＶＲＸ＿ＣＭ１）の場合には、７．１ｎｓがかかって、５倍以上の差があるということが分る。
【００３０】
図１３は、本発明による送受信システムの実施形態である。
図１３を参照すれば、本発明による送受信システムは、ポイント・ツー・ポイント（ｐｏｉｎｔ  ｔｏ  ｐｏｉｎｔ）方式でデータを送受信する時より適用しやすいことを示す。
前記内容は、ディスプレイシステムへの本発明の適用を限定して説明したが、ディスプレイ駆動チップ（Ｄｉｓｐｌａｙ  Ｄｒｉｖｅｒ  Ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ：ＤＤＩ）、すなわち、有機発光ダイオード（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ：ＯＬＥＤ）、プラズマディスプレイパネル（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ：ＰＤＰ）、液晶ディスプレイ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ：ＬＣＤ）及びフレキシブルＤ−ＩＣ（Ｆｌｅｘｉｂｌｅ  Ｄｒｉｖｅｒ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）にも容易に適用されうる。
【００３１】
本発明は、このような点で製品の実質的な競争力を提供しうるという長所がある。
以上、本発明についての技術思想を添付図面と共に述べたが、これは本発明の望ましい実施形態の例示的な説明に過ぎず、本発明を限定するものではない。また、本発明が属する技術分野の当業者ならば、本発明の技術的思想の範ちゅうを逸脱しない範囲内で多様な変形及び修正が可能であるということは明白である。
【符号の説明】
【００３２】
１００  送受信システム
１１０  送信機
１１１  基準電圧生成器
１１５  スイッチブロック
１３０  伝送ライン
１５０  受信機
１５１  等化器
１５２  比較器
１５３  電流源
ＶＴＯＰ，ＶＢＯＴ  基準電圧
Ｖ３，Ｖ４  電圧信号
ＲＴＸ  スイッチ等価抵抗
ＭＥＴ＿ＧＬＡ  メタルライン
【図１】
2010130697.tif 000006
【図２】
2010130697.tif 000007
【図３】
2010130697.tif 000008
【図４】
2010130697.tif 000009
【図５】
2010130697.tif 000010
【図６】
2010130697.tif 000011
【図７】
2010130697.tif 000012
【図８】
2010130697.tif 000013
【図９】
2010130697.tif 000014
【図１０】
2010130697.tif 000015
【図１２】
2010130697.tif 000016
【図１１】
2010130697.tif 000017
【図１３】
2010130697.tif 000018