(57)【要約】【課題】  入力端子に入力されたアナログ信号を基準電圧と比較することによってデジタル信号に変換して出力するＡＤ変換器に上記基準電圧を出力するアナログ電源の異常を、正確に検出可能なＡＤ変換器用アナログ電源の異常検出装置の提供。【解決手段】  ＡＤ変換器７はサーミスタ等からアナログ信号を入力され、そのアナログ信号を、アナログ電源１３から出力されるＡＶＤＤ，ＡＧＮＤと比較してデジタル信号に変換する。このデジタル信号の出力には、ＡＤ変換器７に内蔵された論理演算素子の駆動のために、デジタル電源１５から出力される電圧ＤＶＤＤ，ＤＧＮＤが使用される。この電圧ＤＶＤＤ，ＤＧＮＤは抵抗器Ｒ１，Ｒ２で分圧され、テスト入力としてＡＤ変換器７に入力されている。テスト入力に対してＡＤ変換器７が出力するデジタル信号がテスト入力に対応する値でない場合、アナログ電源１３の異常であることが分かる。【選択図】図１
2010130511.tif 000002
【特許請求の範囲】
【請求項１】
アナログ信号が入力される入力端子を備え、その入力端子に入力された上記アナログ信号を、アナログ電源が出力する基準電圧と比較することによってデジタル信号に変換して出力するＡＤ変換器と、
該ＡＤ変換器が上記デジタル信号を出力する際の論理演算素子に使用される電圧を出力するデジタル電源と、
該デジタル電源が出力する電圧を用いて、上記基準電圧よりも低いテスト電圧を生成するテスト電圧生成手段と、
該テスト電圧生成手段が生成したテスト電圧が上記入力端子に入力されたときに上記ＡＤ変換器が出力するデジタル信号が、上記テスト電圧に対応した値でない場合に、上記アナログ電源の異常を検出する検出手段と、
を備えたことを特徴とするＡＤ変換器用アナログ電源の異常検出装置。
【請求項２】
上記テスト電圧生成手段は、上記デジタル電源が出力する電圧を分圧することによって上記テスト電圧を生成することを特徴とする請求項１記載のＡＤ変換器用アナログ電源の異常検出装置。
【請求項３】
上記デジタル電源が出力する電圧が上記基準電圧よりも低く、上記テスト電圧生成手段は、上記デジタル電源の出力をそのまま上記テスト電圧とすることを特徴とする請求項１記載のＡＤ変換器用アナログ電源の異常検出装置。
【請求項４】
上記アナログ信号と、上記テスト電圧生成手段が生成したテスト電圧との、いずれを上記入力端子に入力するか切り換える切換手段を、
更に備えたことを特徴とする請求項１〜３のいずれかに記載のＡＤ変換器用アナログ電源の異常検出装置。
【請求項５】
上記検出手段が上記異常を検出した場合に、上記アナログ電源の異常を表示する表示手段を、
更に備えたことを特徴とする請求項１〜４のいずれかに記載のＡＤ変換器用アナログ電源の異常検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ電源の異常を検出する装置に関し、詳しくは、入力端子に入力されたアナログ信号を基準電圧と比較することによってデジタル信号に変換して出力するＡＤ変換器に上記基準電圧を出力するためのアナログ電源の異常を検出するＡＤ変換器用アナログ電源の異常検出装置に関する。
【背景技術】
【０００２】
入力端子に入力されたアナログ信号を基準電圧と比較することによってデジタル信号に変換して出力するＡＤ変換器に対して、上記基準電圧を出力するアナログ電源については、そのアナログ電源の異常を検出する装置はあまり知られていない。一方、ＡＤ変換器の異常を検出する装置としては、アナログ電源が出力する電源電圧ＶｃｃがＡＤ変換器に入力されたときに出力信号の全ビットが「１」になり、グランド電圧が入力されたときに全ビットが「０」になるか否かで、ＡＤ変換器の異常を検出する装置が提案されている（例えば、特許文献１参照）。
【特許文献１】特開平８−３３０９５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところが、上記公報に記載の装置ではアナログ電源の異常は検出できない。また、Ｖｃｃ入力時に全ビットが「１」にならない場合、電源電圧Ｖｃｃが正常値より低下していることを疑うことは可能かも知れないが、電源電圧Ｖｃｃが正常値より上昇してしまった場合には検出ができない。そこで、本発明は、入力端子に入力されたアナログ信号を基準電圧と比較することによってデジタル信号に変換して出力するＡＤ変換器に、上記基準電圧を出力するアナログ電源の異常を、正確に検出可能なＡＤ変換器用アナログ電源の異常検出装置を提供することを目的としてなされた。
【課題を解決するための手段】
【０００４】
上記目的を達するためになされた本発明のＡＤ変換器用アナログ電源の異常検出装置は、アナログ信号が入力される入力端子を備え、その入力端子に入力された上記アナログ信号を、アナログ電源が出力する基準電圧と比較することによってデジタル信号に変換して出力するＡＤ変換器と、該ＡＤ変換器が上記デジタル信号を出力する際の論理演算素子に使用される電圧を出力するデジタル電源と、該デジタル電源が出力する電圧を用いて、上記基準電圧よりも低いテスト電圧を生成するテスト電圧生成手段と、該テスト電圧生成手段が生成したテスト電圧が上記入力端子に入力されたときに上記ＡＤ変換器が出力するデジタル信号が、上記テスト電圧に対応した値でない場合に、上記アナログ電源の異常を検出する検出手段と、を備えたことを特徴としている。
【０００５】
このように構成された本発明では、ＡＤ変換器は、入力端子に入力されたアナログ信号を、アナログ電源が出力する基準電圧と比較することによってデジタル信号に変換して出力する。デジタル電源は、上記ＡＤ変換器が上記デジタル信号を出力する際の論理演算素子に使用される電圧を出力し、また、このデジタル電源が出力する電圧を用いて、テスト電圧生成手段は上記基準電圧よりも低いテスト電圧を生成する。そして、検出手段は、このテスト電圧生成手段が生成したテスト電圧が上記入力端子に入力されたときに上記ＡＤ変換器が出力するデジタル信号が、上記テスト電圧に対応した値でない場合に、上記アナログ電源の異常を検出する。
【０００６】
ここで、上記デジタル電源が異常であれば、ＡＤ変換器がデジタル信号を出力できないので、そのデジタル電源が異常であると分かる。このため、上記テスト電圧入力時に出力されるデジタル信号が上記テスト電圧に対応した値でない場合、すなわち、デジタル電源が正常であるのにテスト電圧に対応したデジタル信号が出力されない場合は、基準電圧を出力するアナログ電源が異常であることが分かる。本発明では、上記テスト電圧入力時にＡＤ変換器から出力されるデジタル信号に基づいて上記アナログ電源の異常を検出しているので、そのアナログ電源の異常を正確に検出することができる。また、上記テスト電圧はアナログ電源が出力する基準電圧（正常値）よりも低いので、基準電圧が正常値より上昇した場合も低下した場合も異常として検知することができる。
【０００７】
なお、本発明は以下の構成に限定されるものではないが、上記テスト電圧生成手段は、上記デジタル電源が出力する電圧を分圧することによって上記テスト電圧を生成してもよい。この場合、テスト電圧として任意の値の電圧を入力端子に入力することができる。
【０００８】
また、上記デジタル電源が出力する電圧が上記基準電圧よりも低い場合、上記テスト電圧生成手段は、上記デジタル電源の出力をそのまま上記テスト電圧としてもよい。この場合、テスト電圧生成手段は単なる電線であってもよく、装置の構成を良好に簡略化することができる。
【０００９】
また、上記アナログ信号と、上記テスト電圧生成手段が生成したテスト電圧との、いずれを上記入力端子に入力するか切り換える切換手段を、更に備えてもよい。この場合、上記アナログ信号と上記テスト電圧とを切換手段によって任意に切り換えて上記入力端子に入力することができるので、アナログ信号入力用の端子とテスト電圧入力用の端子とを別個に設ける必要がなく、装置の構成を良好に簡略化することができる。
【００１０】
また、上記検出手段が上記異常を検出した場合に、上記アナログ電源の異常を表示する表示手段を、更に備えてもよい。この場合、表示手段がアナログ電源の異常を表示することによって、使用者にアナログ電源の異常が発生したことを知らせることができる。
【発明を実施するための最良の形態】
【００１１】
［本実施の形態の回路構成］
次に、本発明の実施の形態を図面と共に説明する。図１は、本発明が提供されたＡＤ変換器用アナログ電源の異常検出装置の一例としてのＡＳＩＣ（application specific integrated circuit ）１の構成を概略的に表すブロック図である。なお、このＡＳＩＣ１は、レーザプリンタに設けられ、そのレーザプリンタの定着器に設けられたヒータ（図示省略）や、各種ローラ等を駆動するモータ（図示省略）を制御する回路である。
【００１２】
図１に示すように、ＡＳＩＣ１は、ＣＰＵ３と、そのＣＰＵ３にバスインタフェース（ｂｕｓ  ｉｆ）５を介して接続されたＡＤ変換器（ＡＤＣ）７と、同じくバスインタフェース５を介してＣＰＵ３に接続されたヒータ回路及びモータ制御回路としての駆動回路９と、を備えている。また、バスインタフェース５には、上記レーザプリンタの筐体表面にＡＳＩＣ１とは別体に設けられた表示手段の一例としての表示パネル１１が接続されている。
【００１３】
更に、ＡＤ変換器７には、ＡＳＩＣ１とは別体に設けられたアナログ電源１３とデジタル電源１５とからそれぞれ電圧が供給されている。なお、デジタル電源１５が出力する電圧は、ＣＰＵ３を構成する論理演算素子の駆動にも使用されている。また、アナログ電源１３とデジタル電源１５とは、トランスを共有するなどして一体に構成されてもよい。
【００１４】
ＡＤ変換器７は、各種サーミスタや温度センサ等からアナログ信号を入力され、そのアナログ信号を、アナログ電源１３から出力される基準電圧としての出力電圧ＡＶＤＤやグランド電圧ＡＧＮＤと比較することによってデジタル信号に変換して出力するものである。なお、このデジタル信号を出力する際には、ＡＤ変換器７に内蔵された論理演算素子の駆動のために、デジタル電源１５から出力される「Ｈ」レベルの電圧ＤＶＤＤと「Ｌ」レベルの電圧ＤＧＮＤとが使用される。
【００１５】
また、デジタル電源１５から出力される上記電圧ＤＶＤＤ，ＤＧＮＤは、テスト電圧生成手段の一例としての抵抗器Ｒ１，Ｒ２で分圧され、この分圧によって得られた電圧はテスト電圧の一例としてのテスト入力としてＡＤ変換器７に入力されている。なお、本実施の形態では、上記出力電圧ＡＶＤＤ，電圧ＤＶＤＤは共に３．３Ｖとされ、グランド電圧ＡＧＮＤ，電圧ＤＧＮＤは共に０Ｖとされている。このため、テスト入力の電圧は３．３Ｖと０Ｖとの間の値を有する。
【００１６】
ここで、図２に詳細に示すように、各種サーミスタや温度センサからのアナログ信号が入力されるＡＤ変換器７の入力端子７１には、それぞれ切換手段の一例としてのセレクタ（ｓｅｌ）７３が接続され、上記アナログ信号または上記テスト入力の何れか一方が選択的に入力される。このセレクタ７３の切り換えは、ＣＰＵ３から入力される切換信号によってなされる。
【００１７】
［本実施の形態の原理］
次に、図３は、アナログ電源１３に異常が生じて出力電圧ＡＶＤＤが正常値からずれた場合の課題を表す説明図である。図３に示すような入力電圧ＶＩＮ１がアナログ信号としてＡＤ変換器７に入力されている場合、出力電圧ＡＶＤＤが正常値Ｖ0 （＝３．３Ｖ）であると、入力電圧ＶＩＮ１の大きさは３．３Ｖ×（Ｂ0 ／Ａ0 ）なる式によって計算される。ＡＤ変換器７は、例えば１０ｂｉｔの場合、３．３Ｖを（１１１１１１１１１１）ｂ，０．０Ｖを（００００００００００）ｂとして、入力電圧ＶＩＮ１に対応するデジタル信号を出力する。ところが、アナログ電源１３に異常が生じて出力電圧ＡＶＤＤがＶ1 まで低下すると、３．３Ｖ×（Ｂ1 ／Ａ1 ）で計算される値は、本来の入力電圧ＶＩＮ１よりも高くなる（但しＢ1 ＝Ｂ0 ）。出力電圧ＡＶＤＤが入力電圧ＶＩＮ１よりも低いところでは、入力電圧ＶＩＮ１の測定が不可能となってしまう（例えば、図中のＶ２）。また、図示省略したが、出力電圧ＡＶＤＤが３．３Ｖを超えた場合も、同様に正確な入力電圧ＶＩＮ１の値が得られない。
【００１８】
そこで、本実施の形態では、デジタル電源１５が出力する電圧ＤＶＤＤ，ＤＧＮＤを抵抗器Ｒ１，Ｒ２で分圧して得られる既知の電圧（テスト入力）を入力電圧ＶＩＮ１としてＡＤ変換器７に入力している。この場合、アナログ電源１３の出力電圧ＡＶＤＤが正常値Ｖ0 であれば、図４に示すように３．３Ｖ×（Ｃ0 ／Ａ0 ）に対応するデジタル信号（以下、期待値という）が出力される。なお、Ｃ0 ／Ａ0 ＝Ｒ2 ／（Ｒ1 ＋Ｒ2 ）である。これに対して、アナログ電源１３に異常が生じて出力電圧ＡＶＤＤがＶ3 まで低下すると、出力されるデジタル信号の値（３．３Ｖ×（Ｃ3 ／Ａ3 ））は、期待値よりも高い値になる。また、図示省略したが、出力電圧ＡＶＤＤが３．３Ｖを超えた場合も、同様に期待値と一致する値のデジタル信号が得られない。
【００１９】
また、デジタル電源１５に異常が生じて入力電圧ＶＩＮ１が正常値から外れる場合もあるが、この場合は、ＡＤ変換器７の論理演算素子が正常に動作せず、デジタル信号が出力されないので、デジタル電源１５の方が異常であることが分かる。そこで、ＣＰＵ３は、セレクタ７３に切換信号を出力してＡＤ変換器７にテスト入力を入力した際にＡＤ変換器７から出力されるデジタル信号に基づいて、次のようにしてアナログ電源１３の異常を検出している。
【００２０】
［本実施の形態における処理］
次に、ＣＰＵ３で実行されるアナログ電源１３の異常検出処理について説明する。図５は、この異常検出処理を表すフローチャートであり、ＣＰＵ３は、レーザプリンタの電源投入時に、自身に内蔵されたＲＯＭに記憶されたプログラムに基づいてこの処理を実行する。
【００２１】
図５に示すように、この処理では、先ず、Ｓ１（Ｓはステップを表す：以下同様）にて、ＣＰＵ３からセレクタ７３に切換信号が入力されることにより、各入力端子７１に上記テスト入力が入力される。続くＳ３では、ＡＤ変換器７によるＡＤ変換が開始され、Ｓ５にて、そのＡＤ変換器７が出力するデジタル信号（ＡＤ変換値）がＣＰＵ３によって読み出される。
【００２２】
続く、検出手段の一例としてのＳ７では、Ｓ５にて読み出されたデジタル信号の値が期待値と一致するか否かが判断される。前述のように、Ｓ５にて読み出されたデジタル信号の値が期待値と一致する場合は、アナログ電源１３に異常がないと判断することができる。そこで、その場合（Ｓ７：Ｙ）、処理はＳ１１へ移行し、ＣＰＵ３からセレクタ７３に切換信号が入力されることにより、各入力端子７１に上記各種アナログ信号が入力されるようになる。続くＳ１３では、ＡＤ変換器７による上記各種アナログ信号（通常の入力）に対するＡＤ変換が開始されて、処理が終了する。すると、ＣＰＵ３は上記各種アナログ信号に対応するデジタル信号を必要に応じて取得可能となり、レーザプリンタの各種制御が実行可能となる。
【００２３】
一方、前述のＳ７にて、Ｓ５にて読み出されたデジタル信号の値が期待値と一致しないと判断された場合は、アナログ電源１３に異常があると判断される。そこで、その場合（Ｓ７：Ｎ）、処理はＳ１７へ移行し、表示パネル１１にアナログ電源１３の異常を表すエラーメッセージが表示される。続くＳ１９では、モータやヒータに対する駆動禁止（停止）が設定されて、処理が終了する。
【００２４】
［本実施の形態の効果及びその変形例］
このように、本実施の形態では、デジタル電源１５が異常であれば、ＡＤ変換器７からデジタル信号が出力されないので、上記テスト入力の入力時に出力されるデジタル信号の値が期待値と一致しない場合はアナログ電源１３が異常であると判断している（Ｓ７：Ｎ）。このため、本実施の形態では、アナログ電源１３の異常を正確に検出することができる。また、上記テスト入力の電圧値はアナログ電源１３の出力電圧ＡＶＤＤの正常値（３．３Ｖ）よりも低いので、出力電圧ＡＶＤＤが正常値より上昇した場合も低下した場合も良好に異常として検知することができる。更に、本実施の形態では、表示パネル１１によってアナログ電源１３の異常を使用者に知らせることもでき、一層良好に安全性を確保することができる。なお、前述のＳ３では、必ずしも全ての入力端子７１にテスト入力を入力する必要はなく、例えば、制御における使用頻度が少ないアナログ信号をテスト入力と切り換えてもよい。
【００２５】
また、本発明は上記実施の形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の形態で実施することができる。例えば、デジタル電源１５が出力する電圧ＤＶＤＤが３．３Ｖ（すなわちＡＶＤＤ）よりも低い場合は、電圧ＤＶＤＤ（例えば１．５Ｖ）をそのままテスト入力としてＡＤ変換器７に入力してもよい。この場合、テスト電圧生成手段は単なる電線であってもよく、若しくは、テスト電圧生成手段はデジタル電源１５によって構成されてもよく、装置の構成を良好に簡略化することができる。
【００２６】
また、上記実施の形態では、セレクタ７３によって上記アナログ信号と上記テスト入力とを切り換えているが、アナログ信号入力用の入力端子７１とは別個に、テスト入力用の入力端子をＡＤ変換器７に設けてもよい。但し、上記実施の形態では、セレクタ７３によって上記アナログ信号と上記テスト入力とを切り換えているので、テスト入力用の入力端子を別途設ける場合に比べて装置の構成を簡略化することができる。更に、上記実施の形態ではＡＤ変換器７は正常であることを前提に説明したが、ＡＤ変換器７の異常を検出するための構成または処理を別途設けてもよいことはいうまでもない。
【図面の簡単な説明】
【００２７】
【図１】本発明が適用されたＡＳＩＣの構成を概略的に表すブロック図である。
【図２】そのＡＳＩＣのＡＤ変換器近傍の構成を詳細に表すブロック図である。
【図３】そのＡＳＩＣのアナログ電源に異常が生じた場合の課題を表す説明図である。
【図４】その異常を検出する原理を表す説明図である。
【図５】上記ＡＳＩＣで実行されるアナログ電源の異常検出処理を表すフローチャートである。
【符号の説明】
【００２８】
１…ＡＳＩＣ          ３…ＣＰＵ            ７…ＡＤ変換器    １１…表示パネル
１３…アナログ電源    １５…デジタル電源    ７１…入力端子    ７３…セレクタ
【図１】
2010130511.tif 000003
【図２】
2010130511.tif 000004
【図３】
2010130511.tif 000005
【図４】
2010130511.tif 000006
【図５】
2010130511.tif 000007