(57)【要約】【課題】回路面積を増加させることなく、多様なターミネーションインピーダンス値を提供するターミネーション回路及びこれを備えるインピーダンス整合装置を提供すること。【解決手段】本発明に係るインピーダンス整合装置は、インピーダンス値を較正するためのインピーダンス調整コードを生成するキャリブレーション回路３１０と、インピーダンス値設定情報に応じて前記インピーダンス調整コードを変更し、変更された前記インピーダンス調整コードを出力するコード変更部３２０と、変更された前記インピーダンス調整コードに応じて決定されるインピーダンス値でインタフェースノードをターミネーションするターミネーションインピーダンス部３３０、３４０と、を備える。【選択図】図３
2010283797.tif 000002
【特許請求の範囲】
【請求項１】
インピーダンス値を較正するためのインピーダンス調整コードを生成するキャリブレーション回路と、
インピーダンス値設定情報に応じて前記インピーダンス調整コードを変更し、変更された前記インピーダンス調整コードを出力するコード変更部と、
変更された前記インピーダンス調整コードに応じて決定されるインピーダンス値でインタフェースノードをターミネーションするターミネーションインピーダンス部と、
を備えることを特徴とするインピーダンス整合装置。
【請求項２】
前記コード変更部が、
前記インピーダンス値設定情報に応じて前記インピーダンス調整コードを乗算することを特徴とする請求項１に記載のインピーダンス整合装置。
【請求項３】
前記コード変更部が、
それぞれ異なる倍数で前記インピーダンス調整コードを乗算して出力する１つ以上の乗算器と、
前記インピーダンス値設定情報に応答して、１つ以上の前記乗算器の出力コード及び前記インピーダンス調整コードのうちの１つを選択して、変更された前記インピーダンス調整コードとして出力するマルチプレクサと、
を備えることを特徴とする請求項２に記載のインピーダンス整合装置。
【請求項４】
前記ターミネーションインピーダンス部が、
ターミネーションイネーブル信号に応答してターミネーション動作のイネーブルの可否を決定することを特徴とする請求項２に記載のインピーダンス整合装置。
【請求項５】
前記ターミネーションインピーダンス部が、
ターミネーション動作のイネーブル時に、変更された前記インピーダンス調整コードに応じてオン／オフされる複数の抵抗手段を備え、
複数の前記抵抗手段が、前記インタフェースノードに並列に接続されることを特徴とする請求項４に記載のインピーダンス整合装置。
【請求項６】
前記ターミネーションインピーダンス部が、
ターミネーション動作のイネーブル時に、変更された前記インピーダンス調整コードに応じてオン／オフされる複数の第１抵抗手段と、
ターミネーション動作のイネーブル時に常にオン状態を維持する第２抵抗手段と、
ターミネーション動作のイネーブル時に前記インピーダンス値設定情報に応じてオン／オフされる１つ以上の第３抵抗手段と、を備え、
前記第１抵抗手段〜前記第３抵抗手段が、前記インタフェースノードに並列に接続されることを特徴とする請求項４に記載のインピーダンス整合装置。
【請求項７】
前記キャリブレーション回路が、
キャリブレーションノードに接続される外部抵抗と同一のインピーダンス値を有するようにキャリブレーションされる基準インピーダンス部を備え、
前記基準インピーダンス部が、
前記インピーダンス調整コードに応じてオン／オフされる複数の抵抗手段を備えることを特徴とする請求項５に記載のインピーダンス整合装置。
【請求項８】
前記キャリブレーション回路が、
キャリブレーションノードに接続される外部抵抗と同一のインピーダンス値を有するようにキャリブレーションされる基準インピーダンス部を備え、
前記基準インピーダンス部が、
前記インピーダンス調整コードに応じてオン／オフされる複数の第１抵抗手段と、
キャリブレーション動作時に常にオン状態を維持する第２抵抗手段と、
常にオフ状態を維持する１つ以上の第３抵抗手段と、
を備えることを特徴とする請求項６に記載のインピーダンス整合装置。
【請求項９】
インピーダンス値設定情報に応じてインピーダンス調整コードを変更し、変更された前記インピーダンス調整コードを出力するコード変更部と、
変更された前記インピーダンス調整コードに応じて決定されるインピーダンス値でインタフェースノードをターミネーションするターミネーションインピーダンス部と、
を備えることを特徴とするターミネーション回路。
【請求項１０】
前記コード変更部が、
前記インピーダンス値設定情報に応じて前記インピーダンス調整コードを乗算することを特徴とする請求項９に記載のターミネーション回路。
【請求項１１】
前記コード変更部が、
それぞれ異なる倍数で前記インピーダンス調整コードを乗算して出力する１つ以上の乗算器と、
前記インピーダンス値設定情報に応答して、１つ以上の前記乗算器の出力コード及び前記インピーダンス調整コードのうちの１つを選択して、変更された前記インピーダンス調整コードとして出力するマルチプレクサと、
を備えることを特徴とする請求項１０に記載のターミネーション回路。
【請求項１２】
前記ターミネーションインピーダンス部が、
ターミネーション動作のイネーブル時に、変更された前記インピーダンス調整コードに応じてオン／オフされる複数の抵抗手段を備え、
複数の前記抵抗手段が、前記インタフェースノードに並列に接続されることを特徴とする請求項１１に記載のターミネーション回路。
【請求項１３】
前記ターミネーションインピーダンス部が、
ターミネーション動作のイネーブル時に、変更された前記インピーダンス調整コードに応じてオン／オフされる複数の第１抵抗手段と、
ターミネーション動作のイネーブル時に常にオン状態を維持する第２抵抗手段と、
ターミネーション動作のイネーブル時に前記インピーダンス値設定情報に応じてオン／オフされる１つ以上の第３抵抗手段と、を備え、
前記第１抵抗手段〜前記第３抵抗手段が、前記インタフェースノードに並列に接続されることを特徴とする請求項１１に記載のターミネーション回路。
【請求項１４】
インピーダンス値設定情報に応じてプルアップインピーダンス調整コード及びプルダウンインピーダンス調整コードを変更し、変更された前記プルアップ及びプルダウンインピーダンス調整コードを出力するコード変更部と、
ハイレベルデータの出力時にイネーブルされ、変更された前記プルアップインピーダンス調整コードに応じて決定されるインピーダンス値でインタフェースノードをプルアップターミネーションするプルアップドライバ部と、
ローレベルデータの出力時にイネーブルされ、変更された前記プルダウンインピーダンス調整コードに応じて決定されるインピーダンス値でインタフェースノードをプルダウンターミネーションするプルダウンドライバ部と、
を備えることを特徴とする出力ドライバ。
【請求項１５】
前記コード変更部が、
前記インピーダンス値設定情報に応じて前記プルアップインピーダンス調整コード及び前記プルダウンインピーダンス調整コードをそれぞれ乗算することを特徴とする請求項１４に記載の出力ドライバ。
【請求項１６】
前記コード変更部が、
それぞれ異なる倍数で前記プルアップインピーダンス調整コードを乗算して出力する１つ以上の第１乗算器と、
プルアップインピーダンス値設定情報に応答して、１つ以上の前記第１乗算器の出力コード及び前記プルアップインピーダンス調整コードのうちの１つを選択して、変更された前記プルアップインピーダンス調整コードとして出力する第１マルチプレクサと、
それぞれ異なる倍数で前記プルダウンインピーダンス調整コードを乗算して出力する１つ以上の第２乗算器と、
プルダウンインピーダンス値設定情報に応答して、１つ以上の前記第２乗算器の出力コード及び前記プルダウンインピーダンス調整コードのうちの１つを選択して、変更された前記プルダウンインピーダンス調整コードとして出力する第２マルチプレクサと、
を備えることを特徴とする請求項１５に記載の出力ドライバ。
【請求項１７】
前記プルアップドライバ部が、
ハイレベルデータの出力時に、変更された前記プルアップインピーダンス調整コードに応じてオン／オフされる複数のプルアップ抵抗手段を備え、
複数の前記プルアップ抵抗手段が、前記インタフェースノードに並列に接続されることを特徴とする請求項１５に記載の出力ドライバ。
【請求項１８】
前記プルダウンドライバ部が、
ローレベルデータの出力時に、変更された前記プルダウンインピーダンス調整コードに応じてオン／オフされる複数のプルダウン抵抗手段を備え、
複数の前記プルダウン抵抗手段が、前記インタフェースノードに並列に接続されることを特徴とする請求項１７に記載の出力ドライバ。
【請求項１９】
前記プルアップドライバ部が、
ハイレベルデータの出力時に、変更された前記プルアップインピーダンス調整コードに応じてオン／オフされる複数の第１プルアップ抵抗手段と、
ハイレベルデータの出力時に常にオン状態を維持する第２プルアップ抵抗手段と、
ハイレベルデータの出力時に前記プルアップインピーダンス値設定情報に応じてオン／オフされる１つ以上の第３プルアップ抵抗手段と、を備え、
前記第１プルアップ抵抗手段〜前記第３プルアップ抵抗手段が、前記インタフェースノードに並列に接続されることを特徴とする請求項１５に記載の出力ドライバ。
【請求項２０】
前記プルダウンドライバ部が、
ローレベルデータの出力時に、変更された前記プルダウンインピーダンス調整コードに応じてオン／オフされる複数の第１プルダウン抵抗手段と、
ローレベルデータの出力時に常にオン状態を維持する第２プルダウン抵抗手段と、
ローレベルデータの出力時に前記プルダウンインピーダンス値設定情報に応じてオン／オフされる１つ以上の第３プルダウン抵抗手段と、を備え、
前記第１プルダウン抵抗手段〜前記第３プルダウン抵抗手段が、前記インタフェースノードに並列に接続されることを特徴とする請求項１９に記載の出力ドライバ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ターミネーション回路及びそれを備えるインピーダンス整合装置に関し、インピーダンス整合装置全体の面積を縮小させる技術に関する。
【背景技術】
【０００２】
ＣＰＵ、メモリ、ゲートアレイなどのような集積回路チップで具現される多様な半導体装置は、パソコン、サーバ、またはワークステーションのような多様な電気製品内に組み込まれる。ほとんどの場合、このような半導体装置は、外部からの各種信号を入力パッドを介して受信する受信回路と、内部信号を出力パッドを介して外部に提供する出力回路とを備えている。
【０００３】
一方、電気製品の動作速度の高速化に伴い、半導体装置間でインタフェースされる信号のスイング幅は次第に減少している。その理由は、信号の伝達にかかる遅延時間を最小化するためである。しかし、信号のスイング幅が減少するほど外部ノイズの影響は増加し、インタフェース端においてインピーダンス不整合（ｉｍｐｅｄａｎｃｅ  ｍｉｓｍａｔｃｈｉｎｇ）による信号の反射も深刻化する。前記インピーダンス不整合は、外部ノイズや、電源電圧の変動、動作温度の変化、製造工程の変化などに起因して発生する。インピーダンス不整合が発生すると、データの高速伝送が困難になり、半導体装置のデータ出力端から出力される出力データが歪むことがある。そのため受信側の半導体装置は前記歪んだ出力信号を入力端で受信する場合、セットアップ／ホールド・フェイル（ｓｅｔ  ｕｐ／ｈｏｌｄ  ｆａｉｌ）または入力レベルの誤判断などの問題が頻繁に引き起こり得る。
【０００４】
特に、動作速度の高速化が要求されるメモリ装置は、これらの問題を解決するために、「オンダイターミネーション」と呼ばれるインピーダンス整合回路を、集積回路チップ内のパッドの近傍に採用している。通常、オンダイターミネーションスキームにおいて、送信側では、出力回路によるソースターミネーションが行われ、受信側では、入力パッドに接続された受信回路に対して並列に接続されたターミネーション（ｔｅｒｍｉｎａｔｉｏｎ：終端）回路による並列ターミネーションが行われる。
【０００５】
ＺＱキャリブレーション（ＺＱ  ｃａｌｉｂｒａｔｉｏｎ）とは、ＰＶＴ（Ｐｒｏｃｅｓｓ、Ｖｏｌｔａｇｅ、Ｔｅｍｐｅｒａｔｕｒｅ）条件の変化に応じて変化するインピーダンス調整コードを生成する過程を指す。ＺＱキャリブレーションの結果として生成されたインピーダンス調整コードを用いて、ターミネーションインピーダンス値が調整される。一般的に、キャリブレーションの基準となる外部抵抗が接続されるパッドを「ＺＱパッド」というため、ＺＱキャリブレーションという用語が主に使われる。
【０００６】
以下、インピーダンス調整コードを生成するキャリブレーション回路、及び、生成されたインピーダンス調整コードを用いて入出力ノードをターミネーションするターミネーション回路について説明する。
【０００７】
図１は、従来のキャリブレーション回路の構成図である。
【０００８】
図１に示すように、従来のキャリブレーション回路は、プルアップ基準インピーダンス部１１０と、ダミー基準インピーダンス部１２０と、プルダウン基準インピーダンス部１３０と、基準電圧発生部１０２と、比較部１０３、１０４と、カウント部１０５、１０６とを備えて構成される。
【０００９】
その動作をみると、比較部１０３は、キャリブレーションパッドに接続された外部抵抗１０１（以下、１２０Ωと仮定する）及びプルアップ基準インピーダンス部の電圧分配によって生成されるキャリブレーションノードＺＱの電圧と、内部の基準電圧発生部１０２で生成される基準電圧ＶＲＥＦ（一般的に、１／２ＶＤＤＱに設定される）とを比較して、アップ／ダウン信号を生成する。
【００１０】
カウント部１０５は、アップ／ダウン信号を受信し、プルアップインピーダンス調整コードＰＣＯＤＥ＜０：Ｎ＞を生成する。生成されたプルアップインピーダンス調整コードＰＣＯＤＥ＜０：Ｎ＞は、プルアップ基準インピーダンス部１１０内の並列抵抗（各々のインピーダンス値は、２進重みに合わせて設計される）をオン／オフして、プルアップ基準インピーダンス部１１０全体のインピーダンス値を調整する。調整されたプルアップ基準インピーダンス部１１０のインピーダンス値は、再びＺＱノードの電圧に影響を与え、前述のような動作が繰り返される。結果として、プルアップ基準インピーダンス部１１０全体のインピーダンス値が外部抵抗１０１のインピーダンス値と等しくなるまで、プルアップインピーダンス調整コードＰＣＯＤＥ＜０：Ｎ＞はカウントされる（プルアップキャリブレーション）。
【００１１】
前述したプルアップキャリブレーション動作によって生成されるプルアップインピーダンス調整コードＰＣＯＤＥ＜０：Ｎ＞は、ダミー基準インピーダンス部１２０に入力され、ダミー基準インピーダンス部１２０全体のインピーダンス値を決定する。すると、プルダウンキャリブレーション動作が始まり、プルアップキャリブレーションの場合と同様に、比較部１０４及びカウント部１０６を用いて、ノードＡの電圧が基準電圧ＶＲＥＦと等しくなるように、すなわち、プルダウン基準インピーダンス部１３０全体のインピーダンス値がダミー基準インピーダンス部１２０全体のインピーダンス値と等しくなるようにノードＡの電圧をキャリブレーションする（プルダウンキャリブレーション）。
【００１２】
前述したＺＱキャリブレーション動作の結果として生成されたインピーダンス調整コードＰＣＯＤＥ＜０：Ｎ＞、ＮＣＯＤＥ＜０：Ｎ＞は、ターミネーション回路（図２）に入力され、ターミネーションインピーダンス値を調整することになる。
【００１３】
図２は、従来のターミネーション回路の構成図である。
【００１４】
ターミネーション回路とは、図１のようなキャリブレーション回路で生成されたインピーダンス調整コードＰＣＯＤＥ＜０：Ｎ＞、ＮＣＯＤＥ＜０：Ｎ＞を受信し、インタフェースパッドＩＮＴＥＲＦＡＣＥ  ＰＡＤをターミネーションする回路を指す。
【００１５】
図２のターミネーション回路は、プルアップターミネーションインピーダンス部２１０、２２０、２３０と、プルダウンターミネーションインピーダンス部２４０、２５０、２６０とを備えて構成される。ターミネーションスキームによっては、プルアップターミネーションインピーダンス部２１０、２２０、２３０のみを、あるいはプルダウンターミネーションインピーダンス部２４０、２５０、２６０のみを備えて構成されていてもよい。
【００１６】
プルアップターミネーションインピーダンス部２１０、２２０、２３０は、プルアップ基準インピーダンス部１１０と同様に設計され、同様にプルアップインピーダンス調整コードを受信する。したがって、プルアップターミネーションインピーダンス部２１０、２２０、２３０の各々は、プルアップ基準インピーダンス部１１０と同様に、１２０Ωのインピーダンス値を有する。プルダウンターミネーションインピーダンス部２４０、２５０、２６０は、プルダウン基準インピーダンス部１３０と同様に設計され、同様にプルダウンインピーダンス調整コードＮＣＯＤＥ＜０：Ｎ＞を受信する。したがって、プルダウンターミネーションインピーダンス部２４０、２５０、２６０の各々は、プルダウン基準インピーダンス部１３０と同様に、１２０Ωのインピーダンス値を有する。
【００１７】
プルアップターミネーションイネーブル信号ＰＵ＿ＥＮは、プルアップターミネーション動作をイネーブルさせるための信号であり、プルダウンターミネーションイネーブル信号ＰＤ＿ＥＮは、プルダウンターミネーション動作をイネーブルさせるための信号である。プルアップターミネーションイネーブル信号ＰＵ＿ＥＮのディセーブル（ローレベル時）時には、すべてのプルアップターミネーションインピーダンス部２１０、２２０、２３０内の並列抵抗がオフされ、プルダウンターミネーションイネーブル信号ＰＤ＿ＥＮのディセーブル時には、すべてのプルダウンターミネーションインピーダンス部２４０、２５０、２６０内の並列抵抗がオフされる。ここで、抵抗がオフされるということは、抵抗の接続を切るという意味、すなわち、ターミネーション動作を行わないという意味である。
【００１８】
ＰＵ＿６０信号及びＰＵ＿４０信号は、プルアップターミネーションインピーダンス値を設定するための信号である。プルアップターミネーションインピーダンス値は、常に固定されるものではなく、システムの設定によって変更されるからである。例えば、半導体メモリ装置は、モードレジスタセット（ＭＲＳ）などにより、１２０Ω、６０Ω、４０Ωのターミネーションインピーダンス値を支援可能に設計される。ＰＵ＿６０信号は、プルアップターミネーションインピーダンス値を６０Ωに設定するための信号であって、ＰＵ＿６０信号がイネーブル（ハイレベル）され、ＰＵ＿４０信号がディセーブルされると、２つのプルアップターミネーションインピーダンス部２１０、２２０がイネーブルされる。各々のプルアップターミネーションインピーダンス部２１０、２２０が１２０Ωのインピーダンス値を有し、２つのインピーダンス部２１０、２２０は並列に接続されているため、プルアップターミネーションインピーダンス値は６０Ωになる。ＰＵ＿４０信号は、プルアップターミネーションインピーダンス値を４０Ωに設定するための信号であって、ＰＵ＿４０信号がイネーブルされると、３つのプルアップターミネーションインピーダンス部２１０、２２０、２３０がイネーブルされる。この場合、１２０Ωである３つのインピーダンス部２１０、２２０、２３０が並列に接続されているため、プルアップターミネーションインピーダンス値は４０Ωになる。ＰＵ＿６０信号及びＰＵ＿４０信号がいずれもディセーブルされた場合は、１つのプルアップターミネーションインピーダンス部２１０のみがイネーブルされるため、プルアップターミネーションインピーダンス値は１２０Ωになる。
【００１９】
ＰＤ＿６０信号及びＰＤ＿４０信号は、プルダウンターミネーションインピーダンス値を設定するための信号である。ＰＤ＿６０信号は、プルダウンターミネーションインピーダンス値を６０Ωに設定するための信号であって、ＰＤ＿６０信号がイネーブルされ、ＰＤ＿４０信号がディセーブルされると、２つのプルダウンターミネーションインピーダンス部２４０、２５０がイネーブルされる。このとき、１２０Ωである２つのインピーダンス部２４０、２５０が並列に接続されるため、プルダウンターミネーションインピーダンス値は６０Ωになる。ＰＤ＿４０信号は、プルダウンターミネーションインピーダンス値を４０Ωに設定するための信号であって、ＰＤ＿４０信号がイネーブルされると、３つのプルダウンターミネーションインピーダンス部２４０、２５０、２６０がイネーブルされる。このとき、１２０Ωである３つのインピーダンス部２４０、２５０、２６０が並列に接続されるため、プルダウンターミネーションインピーダンス値は４０Ωになる。ＰＤ＿６０信号及びＰＤ＿４０信号がいずれもディセーブルされた場合は、１つのプルダウンターミネーションインピーダンス部２４０のみがイネーブルされるため、プルダウンターミネーションインピーダンス値は１２０Ωになる。
【００２０】
前述したターミネーション回路は、データを出力する出力ドライバのメインドライバであり得る。出力ドライバのインピーダンス値が６０Ωに設定された場合、ＰＵ＿６０信号、ＰＤ＿６０信号をイネーブルさせた状態でプルアップターミネーションイネーブル信号ＰＵ＿ＥＮをイネーブルさせると、インタフェースパッドＩＮＴＥＲＦＡＣＥ  ＰＡＤ（この場合はデータ出力パッド）を介してハイレベルデータが出力され、プルダウンターミネーションイネーブル信号ＰＤ＿ＥＮをイネーブルさせると、インタフェースパッドＩＮＴＥＲＦＡＣＥ  ＰＡＤを介してローレベルデータが出力される。
【００２１】
このような従来のターミネーション回路は、１２０Ω、６０Ω、４０Ωなどのような多様なターミネーションインピーダンス値を支援するために複数のターミネーションインピーダンス部２１０、２２０、２３０、２４０、２５０、２６０を備える。この場合、複数のターミネーションインピーダンス部２１０、２２０、２３０、２４０、２５０、２６０によって回路面積が大きく増加するという問題がある。また、インタフェースパッドＩＮＴＥＲＦＡＣＥ  ＰＡＤに複数のターミネーションインピーダンス部２１０、２２０、２３０、２４０、２５０、２６０が接続されるため、インタフェースパッドＩＮＴＥＲＦＡＣＥ  ＰＡＤにキャパシタ成分が大きく発生し、チップの性能を低下させるという問題もある。
【発明の概要】
【発明が解決しようとする課題】
【００２２】
本発明は、上記の従来技術の問題を解決するためになされたものであって、回路面積を増加させることなく、多様なターミネーションインピーダンス値を提供するターミネーション回路及びこれを備えるインピーダンス整合装置を提供することを、その目的とする。
【課題を解決するための手段】
【００２３】
上記の目的を達成するために、本発明に係るインピーダンス整合装置（１）は、インピーダンス値を較正するためのインピーダンス調整コードを生成するキャリブレーション回路と、インピーダンス値設定情報に応じて前記インピーダンス調整コードを変更し、変更された前記インピーダンス調整コードを出力するコード変更部と、変更された前記インピーダンス調整コードに応じて決定されるインピーダンス値でインタフェースノードをターミネーションするターミネーションインピーダンス部と、を備えることができる。
【００２４】
また、本発明に係るインピーダンス整合装置（２）は、プルアップインピーダンス値を較正するためのプルアップインピーダンス調整コードと、プルダウンインピーダンス値を較正するためのプルダウンインピーダンス調整コードとを生成するキャリブレーション回路と、インピーダンス値設定情報に応じて前記プルアップインピーダンス調整コードを乗算して、変更されたプルアップインピーダンス調整コードを出力し、前記プルダウンインピーダンス調整コードを乗算して、変更されたプルダウンインピーダンス調整コードを出力するコード変更部と、変更された前記プルアップインピーダンス調整コードに応じて決定されるインピーダンス値でインタフェースノードをプルアップターミネーションするプルアップターミネーションインピーダンス部と、変更された前記プルダウンインピーダンス調整コードに応じて決定されるインピーダンス値で前記インタフェースノードをプルダウンターミネーションするプルダウンターミネーションインピーダンス部と、を備えることができる。
【００２５】
さらに、本発明に係るターミネーション回路は、インピーダンス値設定情報に応じてインピーダンス調整コードを変更し、変更された前記インピーダンス調整コードを出力するコード変更部と、変更された前記インピーダンス調整コードに応じて決定されるインピーダンス値でインタフェースノードをターミネーションするターミネーションインピーダンス部と、を備えることができる。
【００２６】
なお、本発明に係る出力ドライバは、インピーダンス値設定情報に応じてプルアップインピーダンス調整コード及びプルダウンインピーダンス調整コードを変更し、変更されたインピーダンス調整コードを出力するコード変更部と、ハイレベルデータの出力時にイネーブルされ、変更された前記プルアップインピーダンス調整コードに応じて決定されるインピーダンス値でインタフェースノードをプルアップターミネーションするプルアップドライバ部と、ローレベルデータの出力時にイネーブルされ、変更された前記プルダウンインピーダンス調整コードに応じて決定されるインピーダンス値でインタフェースノードをプルダウンターミネーションするプルダウンドライバ部と、を備えることができる。
【発明の効果】
【００２７】
本発明に係るターミネーション回路及びこれを備えるインピーダンス整合装置は、インピーダンス調整コードを乗算する方法を用いて、１つのターミネーションインピーダンス部のみでも多様なターミネーションインピーダンス値を提供することを可能にする。したがって、回路全体の面積を大幅に縮小することが可能であるという利点がある。
【００２８】
また、ターミネーションインピーダンス部の個数が大きく減少するため、インタフェースノード（パッド）に発生するキャパシタ成分も大きく低減することでチップの性能の大きな向上が得られるという利点がある。
【図面の簡単な説明】
【００２９】
【図１】従来のキャリブレーション回路の構成図である。
【図２】従来のターミネーション回路の構成図である。
【図３】本発明の実施形態に係るインピーダンス整合装置の構成を示すブロック図である。
【図４】図３のコード変更部３２０の構成の一例を示す図である。
【図５】図３のターミネーションインピーダンス部３３０、３４０の構成の一例を示す図である。
【図６】図３のターミネーションインピーダンス部３３０、３４０の構成の別の例を示す図である。
【図７】図６のターミネーションインピーダンス部を用いた場合における、より完全に整合可能なキャリブレーション回路３１０の構成を示す図である。
【発明を実施するための形態】
【００３０】
以下、本発明の属する技術分野における通常の知識を有する者が本発明の技術的思想を容易に実施できるように詳細に説明するために、本発明の好ましい実施形態を添付図面を参照して説明する。
【００３１】
図３は、本発明の実施形態に係るインピーダンス整合装置の構成を示す図である。
【００３２】
図３に示すように、本実施形態に係るインピーダンス整合装置は、インピーダンス値を較正するためのインピーダンス調整コードＰＣＯＤＥ＜０：Ｎ＞、ＮＣＯＤＥ＜０：Ｎ＞を生成するキャリブレーション回路３１０と、インピーダンス値設定情報ＰＵ＿６０、ＰＵ＿４０、ＰＤ＿６０、ＰＤ＿４０に応じてインピーダンス調整コードＰＣＯＤＥ＜０：Ｎ＞、ＮＣＯＤＥ＜０：Ｎ＞を変更し、変更されたインピーダンス調整コードＭＰＣＯＤＥ＜０：Ｎ＞、ＭＮＣＯＤＥ＜０：Ｎ＞を出力するコード変更部３２０と、変更されたインピーダンス調整コードＭＰＣＯＤＥ＜０：Ｎ＞、ＭＮＣＯＤＥ＜０：Ｎ＞に応じて決定されるインピーダンス値でインタフェースノード（インタフェースパッドＩＮＴＥＲＦＡＣＥ  ＰＡＤに接続されたチップの内部のノードを意味するので同じ符号を付す）をターミネーションするプルアップターミネーションインピーダンス部３３０及びプルダウンターミネーションインピーダンス部３４０とを備えて構成される。
【００３３】
キャリブレーション回路３１０は、ターミネーションインピーダンス値を較正するためのインピーダンス調整コードを生成する。図３においては、インピーダンス整合装置がプルアップターミネーションインピーダンス部３３０及びプルダウンターミネーションインピーダンス部３４０の両方を備えることを想定しているため、キャリブレーション回路３１０がプルアップインピーダンス調整コードＰＣＯＤＥ＜０：Ｎ＞及びプルダウンインピーダンス調整コードＮＣＯＤＥ＜０：Ｎ＞の両方を生成する。しかし、インピーダンス整合装置がプルアップターミネーションインピーダンス部３３０のみを備える場合、すなわち、インピーダンス整合装置を適用したシステムがプルアップターミネーション動作のみを行う場合は、キャリブレーション回路３１０も、プルアップインピーダンス調整コードＰＣＯＤＥ＜０：Ｎ＞のみを生成するように設計すればよい。また、インピーダンス整合装置がプルダウンターミネーションインピーダンス部３４０のみを備える場合、すなわち、インピーダンス整合装置を適用したシステムがプルダウンターミネーション動作のみを行う場合は、キャリブレーション回路３１０も、プルダウンインピーダンス調整コードＮＣＯＤＥ＜０：Ｎ＞のみを生成するように設計すればよい。キャリブレーション回路３１０については、上記の背景技術（図１）で説明しており、且つ、キャリブレーション回路３１０は、本発明の属する技術分野における通常の知識を有する者には広く知られている回路に該当するため、ここではさらなる詳細な説明を省略する。
【００３４】
コード変更部３２０は、インピーダンス値設定情報ＰＵ＿６０、ＰＵ＿４０、ＰＤ＿６０、ＰＤ＿４０に応じてインピーダンス調整コードＰＣＯＤＥ＜０：Ｎ＞、ＮＣＯＤＥ＜０：Ｎ＞を変更し、変更されたインピーダンス調整コードＭＰＣＯＤＥ＜０：Ｎ＞、ＭＮＣＯＤＥ＜０：Ｎ＞を生成する。詳細には、コード変更部３２０は、インピーダンス値設定情報ＰＵ＿６０、ＰＵ＿４０、ＰＤ＿６０、ＰＤ＿４０に応じてインピーダンス調整コードＰＣＯＤＥ＜０：Ｎ＞、ＮＣＯＤＥ＜０：Ｎ＞を乗算して、その結果を、変更されたインピーダンス調整コードＭＰＣＯＤＥ＜０：Ｎ＞、ＭＮＣＯＤＥ＜０：Ｎ＞として出力する。図３には、コード変更部３２０がプルアップインピーダンス調整コードＰＣＯＤＥ＜０：Ｎ＞を乗算して、変更されたプルアップインピーダンス調整コードＭＰＣＯＤＥ＜０：Ｎ＞を生成し、プルダウンインピーダンス調整コードＮＣＯＤＥ＜０：Ｎ＞を乗算して、変更されたプルダウンインピーダンス調整コードＭＮＣＯＤＥ＜０：Ｎ＞を生成することを示している。しかし、インピーダンス整合装置を適用するシステムのターミネーション仕様に従って、コード変更部３２０は、プルアップインピーダンス調整コードＰＣＯＤＥ＜０：Ｎ＞のみを乗算するか、プルダウンインピーダンス調整コードＮＣＯＤＥ＜０：Ｎ＞のみを乗算するように設計され得る。コード変更部３２０は、ターミネーションインピーダンス値が６０Ωに設定された場合は、インピーダンス調整コードＰＣＯＤＥ＜０：Ｎ＞、ＮＣＯＤＥ＜０：Ｎ＞値を倍数２（×２）で乗算して出力し、ターミネーションインピーダンス値が４０Ωに設定された場合は、インピーダンス調整コードＰＣＯＤＥ＜０：Ｎ＞、ＮＣＯＤＥ＜０：Ｎ＞値を倍数３（×３）で乗算して出力する。反面、ターミネーションインピーダンス値が１２０Ωに設定された場合は、インピーダンス調整コードＰＣＯＤＥ＜０：Ｎ＞、ＮＣＯＤＥ＜０：Ｎ＞値を倍数１（×１）で乗算して、すなわち、そのまま出力する。インピーダンス値設定情報ＰＵ＿６０、ＰＵ＿４０、ＰＤ＿６０、ＰＤ＿４０は、システムのターミネーションインピーダンス値を設定するための情報であって、システムのセッティングによって決定される。半導体メモリ装置の場合、ターミネーションインピーダンス値の設定は、モードレジスタセット（ＭＲＳ：Ｍｏｄｅ  Ｒｅｇｉｓｔｅｒ  Ｓｅｔｔｉｎｇ）によってなされる。この場合、インピーダンス値設定情報ＰＵ＿６０、ＰＵ＿４０、ＰＤ＿６０、ＰＤ＿４０は、モードレジスタセット（ＭＲＳ）回路から出力される信号となる。
【００３５】
ターミネーションインピーダンス部３３０、３４０は、変更されたインピーダンス調整コードＭＰＣＯＤＥ＜０：Ｎ＞、ＭＮＣＯＤＥ＜０：Ｎ＞に応じて決定されるインピーダンス値でインタフェースノードＩＮＴＥＲＦＡＣＥ  ＰＡＤをターミネーションする。インピーダンス調整コードＰＣＯＤＥ＜０：Ｎ＞、ＮＣＯＤＥ＜０：Ｎ＞がどの倍数で乗算されたかにより、ターミネーションインピーダンス部３３０、３４０のインピーダンス値は変更される。ターミネーションインピーダンス部が１倍に変更されたインピーダンス調整コード（ＭＰＣＯＤＥ＜０：Ｎ＞＝ＰＣＯＤＥ＜０：Ｎ＞、ＭＮＣＯＤＥ＜０：Ｎ＞＝ＮＣＯＤＥ＜０：Ｎ＞）を受信すると、ターミネーションインピーダンス部３３０、３４０は、従来と同様に、１２０Ωのインピーダンス値を有する。また、２倍に変更されたインピーダンス調整コード（ＭＰＣＯＤＥ＜０：Ｎ＞＝２×ＰＣＯＤＥ＜０：Ｎ＞、ＭＮＣＯＤＥ＜０：Ｎ＞＝２×ＮＣＯＤＥ＜０：Ｎ＞）を受信した場合は、６０Ωのインピーダンス値を有する。また、３倍に変更されたインピーダンス調整コード（ＭＰＣＯＤＥ＜０：４＞＝３×ＰＣＯＤＥ＜０：４＞、ＭＮＣＯＤＥ＜０：４＞＝３×ＮＣＯＤＥ＜０：４＞）を受信した場合は、４０Ωのインピーダンス値を有する。すなわち、インピーダンス調整コードＰＣＯＤＥ＜０：Ｎ＞、ＮＣＯＤＥ＜０：Ｎ＞が倍数Ｎだけ乗算されると、ターミネーションインピーダンス部３３０、３４０は、本来のインピーダンス値（乗算されていないインピーダンス調整コードを受信した場合のインピーダンス値であり、ここでは、１２０Ωと仮定する）×１／Ｎだけのインピーダンス値を有するようになる。従来（図２）では、ターミネーションインピーダンス値を６０Ω、４０Ωなどに設定するために、複数のターミネーションインピーダンス部２１０、２２０、２３０、２４０、２５０、２６０を並列に接続する方式を利用していた。しかし、本発明では、単に１つのターミネーションインピーダンス部３３０、３４０に、変更されたインピーダンス調整コードＭＰＣＯＤＥ＜０：Ｎ＞、ＭＮＣＯＤＥ＜０：Ｎ＞を入力する方式を利用することにより、多様なターミネーションインピーダンス値を支援可能となる。図３には、インピーダンス整合装置がプルアップターミネーションインピーダンス部３３０及びプルダウンターミネーションインピーダンス部３４０を共に備えた場合を示しているが、インピーダンス整合装置を適用するシステムによっては、プルアップターミネーションインピーダンス部３３０及びプルダウンターミネーションインピーダンス部３４０のいずれか１つのみが使用されてもよい。
【００３６】
図４は、図３のコード変更部３２０の一例の構成を示すブロック図である。
【００３７】
図４に示すように、コード変更部３２０は、プルアップインピーダンス調整コードＰＣＯＤＥ＜０：Ｎ＞を乗算して、変更されたプルアップインピーダンス調整コードＭＰＣＯＤＥ＜０：Ｎ＞を生成するプルアップコード変更部４１０と、プルダウンインピーダンス調整コードＮＣＯＤＥ＜０：Ｎ＞を乗算して、変更されたプルダウンインピーダンス調整コードＭＮＣＯＤＥ＜０：Ｎ＞を生成するプルダウンコード変更部４２０とを備える。上述のように、インピーダンス整合装置を適用したシステムがプルアップインピーダンス調整コードＰＣＯＤＥ＜０：Ｎ＞のみを使用するか、プルダウンインピーダンス調整コードＮＣＯＤＥ＜０：Ｎ＞のみを使用した場合は、プルアップコード変更部４１０及びプルダウンコード変更部４２０のうちの１つのみを使用すればよい。
【００３８】
プルアップコード変更部４１０は、少なくとも１つ以上の乗算器４１１、４１２と、マルチプレクサ４１３とを備える。乗算器４１１、４１２は、それぞれ異なる倍数でプルアップインピーダンス調整コードＰＣＯＤＥ＜０：Ｎ＞を乗算して出力する。乗算器４１１、４１２をみると、プルアップインピーダンス調整コードＰＣＯＤＥ＜０：Ｎ＞が反転されて入力されることを確認することができる。これは、プルアップインピーダンス調整コードＰＣＯＤＥ＜０：Ｎ＞が、ＰＭＯＳトランジスタを制御するコードであって、「１」はディセーブル状態を、「０」はイネーブル状態を示すコードであるからである。プルアップインピーダンス調整コードＰＣＯＤＥ＜０：Ｎ＞では、「００…０」が最も大きい値を、「１１…１」が最も小さい値を示すコードである。乗算器４１１、４１２によって乗算された後は、再び反転されることにより、適合したコード値が維持される。乗算器４１１、４１２の個数は、ターミネーション回路がいくつのインピーダンス値を支援するかによって異なる。マルチプレクサ４１３は、プルアップインピーダンス値設定情報ＰＵ＿６０、ＰＵ＿４０に応答して、乗算器４１１、４１２の出力コード及びプルアップインピーダンス調整コードＰＣＯＤＥ＜０：Ｎ＞（乗算されていないコード）のうちの１つを選択して、変更されたプルアップインピーダンス調整コードＭＰＣＯＤＥ＜０：Ｎ＞として出力する。プルアップインピーダンス値が１２０Ωに設定された場合（ＰＵ＿６０、ＰＵ＿４０がいずれもディセーブル）、マルチプレクサ４１３は、プルアップインピーダンス調整コードＰＣＯＤＥ＜０：Ｎ＞を選択して出力する。また、プルアップインピーダンス値が６０Ωに設定された場合（ＰＵ＿６０がイネーブル）、マルチプレクサ４１３は、乗算器４１１の出力を選択して出力する。また、プルアップインピーダンス値が４０Ωに設定された場合（ＰＵ＿４０がイネーブル）、マルチプレクサ４１３は、乗算器４１２の出力を選択して出力する。
【００３９】
プルダウンコード変更部４２０は、少なくとも１つの乗算器４２１、４２２と、マルチプレクサ４２３とを備える。乗算器４２１、４２２は、それぞれ異なる倍数でプルダウンインピーダンス調整コードＮＣＯＤＥ＜０：Ｎ＞を乗算して出力する。プルダウンインピーダンス調整コードＮＣＯＤＥ＜０：Ｎ＞は、プルアップインピーダンス調整コードＰＣＯＤＥ＜０：Ｎ＞とは異なり、「１１…１」が最も大きい値を、「００…０」が最も小さい値を示すコードであるため、インバータは使用しない。マルチプレクサ４２３は、プルダウンインピーダンス値設定情報ＰＤ＿６０、ＰＤ＿４０に応答して、乗算器４２１、４２２の出力コード及びプルダウンインピーダンス調整コードＮＣＯＤＥ＜０：Ｎ＞（乗算されていないコード）のうちの１つを選択して、変更されたプルダウンインピーダンス調整コードＭＮＣＯＤＥ＜０：Ｎ＞として出力する。プルダウンインピーダンス値が１２０Ωに設定された場合（ＰＤ＿６０、ＰＤ＿４０がいずれもディセーブル）、マルチプレクサ４２３は、プルダウンインピーダンス調整コードＮＣＯＤＥ＜０：Ｎ＞を選択して出力する。また、プルダウンインピーダンス値が６０Ωに設定された場合（ＰＤ＿６０がイネーブル）、マルチプレクサ４２３は、乗算器４２１の出力を選択して出力する。また、プルダウンインピーダンス値が４０Ωに設定された場合（ＰＤ＿４０がイネーブル）、マルチプレクサ４２３は、乗算器４２２の出力を選択して出力する。
【００４０】
図４では、プルアップインピーダンス値設定情報ＰＵ＿６０、ＰＵ＿４０とプルダウンインピーダンス値設定情報ＰＤ＿６０、ＰＤ＿４０とが別々に存在することを例示しているが、プルアップインピーダンス値とプルダウンインピーダンス値とが同値に設定される場合が多いため、これらの値は区別なく共通に使用されることができる（例えば、Ｐ＿６０、Ｐ＿４０がプルアップインピーダンス値及びプルダウンインピーダンス値の両方を設定する）。
【００４１】
図５は、図３のターミネーションインピーダンス部３３０、３４０の一例を示す回路図である。
【００４２】
図５に示すように、プルアップターミネーションインピーダンス部３３０は、プルアップターミネーション動作のイネーブル時に変更されたプルアップインピーダンス調整コードＭＰＣＯＤＥ＜０：Ｎ＞に応じてオン／オフされる複数のプルアップ抵抗手段５１１〜５１３を備えて構成される。複数のプルアップ抵抗手段５１１〜５１３は、インタフェースノードＩＮＴＥＲＦＡＣＥ  ＰＡＤに並列に接続され、インタフェースノードＩＮＴＥＲＦＡＣＥ  ＰＡＤをプルアップターミネーションする。
【００４３】
プルアップターミネーションイネーブル信号ＰＵ＿ＥＮがローレベルにディセーブルされると、ＯＲゲート５１０に出力されるコードはすべて「１」になるため、すべてのプルアップ抵抗手段５１１〜５１３はオフされる。したがって、このとき、プルアップターミネーション動作は行われない。プルアップターミネーションイネーブル信号ＰＵ＿ＥＮがハイレベルにイネーブルされると、変更されたプルアップインピーダンス調整コードＭＰＣＯＤＥ＜０：Ｎ＞は、そのままプルアップ抵抗手段５１１〜５１３に入力される。したがって、このとき、変更されたプルアップインピーダンス調整コードＭＰＣＯＤＥ＜０：Ｎ＞のコード値に応じて抵抗手段５１１〜５１３がオン／オフされ、インタフェースノードＩＮＴＥＲＦＡＣＥ  ＰＡＤをターミネーションする。
【００４４】
プルダウンターミネーションインピーダンス部３４０は、プルダウンターミネーション動作のイネーブル時に変更されたプルダウンインピーダンス調整コードＭＮＣＯＤＥ＜０：Ｎ＞に応じてオン／オフされる複数のプルダウン抵抗手段５２１〜５２３を備えて構成される。複数のプルダウン抵抗手段５２１〜５２３は、インタフェースノードＩＮＴＥＲＦＡＣＥ  ＰＡＤに並列に接続され、インタフェースノードＩＮＴＥＲＦＡＣＥ  ＰＡＤをプルダウンターミネーションする。
【００４５】
プルダウンターミネーションイネーブル信号ＰＤ＿ＥＮがローレベルにディセーブルされると、ＡＮＤゲート５２０に出力されるコードはすべて「０」になるため、すべてのプルダウン抵抗手段５２１〜５２３はオフされる。したがって、このとき、プルダウンターミネーション動作は行われない。プルダウンターミネーションイネーブル信号ＰＤ＿ＥＮがハイレベルにイネーブルされると、変更されたプルダウンインピーダンス調整コードＭＮＣＯＤＥ＜０：Ｎ＞は、そのままプルダウン抵抗手段５２１〜５２３に入力される。したがって、このとき、変更されたプルダウンインピーダンス調整コードＭＮＣＯＤＥ＜０：Ｎ＞のコード値に応じて抵抗手段５２１〜５２３がオン／オフされ、インタフェースノードＩＮＴＥＲＦＡＣＥ  ＰＡＤをターミネーションする。
【００４６】
上記の背景技術で説明したように、ターミネーションインピーダンス部３３０、３４０は、データを出力する出力ドライバであり得る。出力ドライバのインピーダンス値が６０Ωに設定された場合、ＰＵ＿６０信号、ＰＤ＿６０信号をイネーブルさせた状態でプルアップターミネーションイネーブル信号ＰＵ＿ＥＮをイネーブルさせると、インタフェースパッドＩＮＴＥＲＦＡＣＥ  ＰＡＤ（この場合はデータ出力パッド）を介してハイレベルデータが出力され、プルダウンターミネーションイネーブル信号ＰＤ＿ＥＮをイネーブルさせると、インタフェースパッドＩＮＴＥＲＦＡＣＥ  ＰＡＤを介してローレベルデータが出力される。ターミネーションインピーダンス部３３０、３４０が出力ドライバの場合は、プルアップターミネーションイネーブル信号ＰＵ＿ＥＮとプルダウンターミネーションイネーブル信号ＰＤ＿ＥＮのイネーブル／ディセーブルは、出力されるデータの論理値に応じて決定されればよい。詳細には、ハイレベルデータの出力時には、プルアップターミネーションイネーブル信号ＰＵ＿ＥＮがイネーブルされ、ローレベルデータの出力時には、プルダウンターミネーションイネーブル信号ＰＤ＿ＥＮがイネーブルされる。
【００４７】
したがって、プルアップターミネーションインピーダンス部３３０及びプルダウンターミネーションインピーダンス部３４０は、それぞれプルアップドライバ３３０及びプルダウンドライバ３４０と称することもできる。
【００４８】
図６は、図３のターミネーションインピーダンス部３３０、３４０の他の例を示す回路図である。
【００４９】
図６では、ターミネーションインピーダンス部３３０、３４０が、ターミネーション動作時においては、コードにかかわらず常にオン状態の抵抗を備えた場合を示している。
【００５０】
プルアップターミネーションインピーダンス部３３０は、プルアップターミネーション動作のイネーブル時に変更されたプルアップインピーダンス調整コードＭＰＣＯＤＥ＜０：Ｎ＞に応じてオン／オフされる複数の第１プルアップ抵抗手段６１１〜６１３と、プルアップターミネーション動作のイネーブル時に常にオン状態を維持する第２プルアップ抵抗手段６１４と、プルアップターミネーション動作のイネーブル時にプルアップインピーダンス値設定情報ＰＵ＿６０、ＰＵ＿４０に応じてオン／オフされる１つ以上の第３プルアップ抵抗手段６１５、６１６とを備えて構成される。すなわち、図６のプルアップターミネーションインピーダンス部３３０は、図５のプルアップターミネーションインピーダンス部に比べて、第２プルアップ抵抗手段６１４と、第３プルアップ抵抗手段６１５、６１６とをさらに備える。第２プルアップ抵抗手段６１４及び第３プルアップ抵抗手段６１５、６１６内の抵抗は、すべて同一のインピーダンス値を有するように設計され、第１プルアップ抵抗手段６１１〜６１３のうちインピーダンス値が最も大きい抵抗よりも大きい値を有する。
【００５１】
第２プルアップ抵抗手段６１４は、プルアップターミネーションイネーブル信号ＰＵ＿ＥＮがイネーブルされると常にオンになる。すなわち、プルアップターミネーションインピーダンス部３３０が動作するときは常にオンになる。また、第３プルアップ抵抗手段６１５、６１６は、プルアップターミネーションイネーブル信号ＰＵ＿ＥＮがイネーブルされるとき、インピーダンス値がどのように設定されたかによってオン／オフされる。プルアップターミネーション動作時において、インピーダンス値が１２０Ωに設定された場合（ＰＵ＿６０、ＰＵ＿４０がいずれもディセーブル）は、第２プルアップ抵抗手段６１４がコードＭＰＣＯＤＥ＜０：Ｎ＞にかかわらず常にオンになり、インピーダンス値が６０Ωに設定された場合（ＰＵ＿６０がイネーブル、ＰＵ＿４０がディセーブル）は、第２プルアップ抵抗手段６１４及び第３プルアップ抵抗手段６１５がコードＭＰＣＯＤＥ＜０：Ｎ＞にかかわらず常にオンになり、インピーダンス値が４０Ωに設定された場合（ＰＵ＿４０がイネーブル）は、第２プルアップ抵抗手段６１４及び第３プルアップ抵抗手段６１５、６１６がコードＭＰＣＯＤＥ＜０：Ｎ＞にかかわらず常にオンになる。このようにすることにより、コードＭＰＣＯＤＥ＜０：Ｎ＞にかかわらず常にオン状態の抵抗を備えながらも、インピーダンス値設定情報ＰＵ＿６０、ＰＵ＿４０によって設定されるインピーダンス値に応じてインピーダンス値を調整する動作を行うことができる。
【００５２】
プルアップターミネーションインピーダンス部３３０内に、第２プルアップ抵抗手段６１４及び第３プルアップ抵抗手段６１５、６１６のように、コードＭＰＣＯＤＥ＜０：Ｎ＞にかかわらず常にオン状態の抵抗を備えると、プルアップターミネーションインピーダンス部３３０の解像度が高くなる。これは、常にオン状態の抵抗により、コードＭＰＣＯＤＥ＜０：Ｎ＞値が変更されても、プルアップターミネーションインピーダンス部全体のインピーダンス値が急激に変更されるのを防止できるからである。
【００５３】
プルダウンターミネーションインピーダンス部３４０は、プルダウンターミネーション動作のイネーブル時に変更されたプルダウンインピーダンス調整コードＭＮＣＯＤＥ＜０：Ｎ＞に応じてオン／オフされる複数の第１プルダウン抵抗手段６２１〜６２３と、プルダウンターミネーション動作のイネーブル時に常にオン状態を維持する第２プルダウン抵抗手段６２４と、プルダウンターミネーション動作のイネーブル時にプルダウンインピーダンス値設定情報ＰＤ＿６０、ＰＤ＿４０に応じてオン／オフされる１つ以上の第３プルダウン抵抗手段６２５、６２６とを備えて構成される。すなわち、図６のプルダウンターミネーションインピーダンス部３４０は、図５のプルダウンターミネーションインピーダンス部に比べて、第２プルダウン抵抗手段６２４と、第３プルダウン抵抗手段６２５、６２６とをさらに備える。第２プルダウン抵抗手段６２４及び第３プルダウン抵抗手段６２５、６２６内の抵抗は、すべて同一のインピーダンス値を有するように設計され、第１プルダウン抵抗手段６２１〜６２３のうちインピーダンス値が最も大きい抵抗よりも大きい値を有する。
【００５４】
第２プルダウン抵抗手段６２４は、プルダウンターミネーションイネーブル信号ＰＤ＿ＥＮがイネーブルされると常にオンになり、すなわち、プルダウンターミネーションインピーダンス部３４０が動作するときは常にオンになる。また、第３プルダウン抵抗手段６２５、６２６は、プルダウンターミネーションイネーブル信号ＰＤ＿ＥＮがイネーブルされるとき、インピーダンス値がどのように設定されたかによってオン／オフされる。プルダウンターミネーション動作時において、インピーダンス値が１２０Ωに設定された場合（ＰＤ＿６０、ＰＤ＿４０がいずれもディセーブル）は、第２プルダウン抵抗手段６２４がコードＭＮＣＯＤＥ＜０：Ｎ＞にかかわらず常にオンになり、インピーダンス値が６０Ωに設定された場合（ＰＤ＿６０がイネーブル、ＰＤ＿４０がディセーブル）は、第２プルダウン抵抗手段６２４及び第３プルダウン抵抗手段６２５がコードＭＮＣＯＤＥ＜０：Ｎ＞にかかわらず常にオンになり、インピーダンス値が４０Ωに設定された場合（ＰＤ＿４０がイネーブル）は、第２プルダウン抵抗手段６２４及び第３プルダウン抵抗手段６２５、６２６がコードＭＮＣＯＤＥ＜０：Ｎ＞にかかわらず常にオンになる。このようにすることにより、コードＭＮＣＯＤＥ＜０：Ｎ＞にかかわらず常にオン状態の抵抗を備えながらも、インピーダンス値設定情報ＰＤ＿６０、ＰＤ＿４０によって設定されるインピーダンス値に応じてインピーダンス値を調整する動作を行うことができる。
【００５５】
プルダウンターミネーションインピーダンス部３４０内に、第２プルダウン抵抗手段６２４及び第３プルダウン抵抗手段６２５、６２６のように、コードＭＮＣＯＤＥ＜０：Ｎ＞にかかわらず常にオン状態の抵抗を備えると、プルダウンターミネーションインピーダンス部３３０の解像度が高くなる。これは、常にオン状態の抵抗により、コードＭＰＣＯＤＥ＜０：Ｎ＞値が変更されても、プルダウンターミネーションインピーダンス部３４０全体のインピーダンス値が急激に変更されるのを防止できるからである。
【００５６】
図６に示すようなターミネーションインピーダンス部３３０、３４０を用いた場合、従来のキャリブレーション回路（図１）をそのまま使用することも可能である。コードにかかわらずオン状態の抵抗手段が増えたことに対応して、キャリブレーション回路（図１）内の基準インピーダンス部のインピーダンス値を調整すればよいからである。
【００５７】
図７は、図６のようなターミネーションインピーダンス部を用いた場合における、より完全に整合可能なキャリブレーション回路３１０を示す図である。
図７に示すように、キャリブレーション回路３１０は、従来のキャリブレーション回路と同様に、キャリブレーションノードＺＱに接続された外部抵抗７０１と同一のインピーダンス値を有するようにキャリブレーションされるプルアップ基準インピーダンス部７１０と、プルアップ基準インピーダンス部７１０と同一に設計されるダミー基準インピーダンス部７２０と、ダミー基準インピーダンス部７２０と同一のインピーダンス値を有するようにキャリブレーションされるプルダウン基準インピーダンス部７３０とを備えて構成される。しかし、従来とは異なり、基準インピーダンス部７１０、７２０、７３０内に変更が加えられている。
【００５８】
プルアップ基準インピーダンス部７１０は、プルアップインピーダンス調整コードＰＣＯＤＥ＜０：Ｎ＞に応じてオン／オフされる複数の第１プルアップ抵抗手段７１１〜７１３と、キャリブレーション動作時に常にオン状態を維持する第２プルアップ抵抗手段７１４と、常にオフ状態を維持する１つ以上の第３プルアップ抵抗手段７１５、７１６とを備えて構成される。すなわち、従来のプルアップ基準インピーダンス部（図１の１１０）に比べて、第２プルアップ抵抗手段７１４と、第３プルアップ抵抗手段７１５、７１６とをさらに備えている。
【００５９】
第２プルアップ抵抗手段７１４は、キャリブレーション動作時（インピーダンス調整コードを生成する動作時）に常にオン状態を維持する。すなわち、図６のプルアップターミネーションインピーダンス部３１０の第２プルアップ抵抗手段６１４に対応する動作を行う。図７におけるＺＱ＿ＥＮ信号は、インピーダンス調整コードＰＣＯＤＥ＜０：Ｎ＞、ＮＣＯＤＥ＜０：Ｎ＞を生成するキャリブレーション動作中は、常にハイ状態を維持する信号である。第３プルアップ抵抗手段７１５、７１６は、常にオフ状態を維持する。第３プルアップ抵抗手段７１５、７１６は、プルアップターミネーションインピーダンス部３１０の第３プルアップ抵抗手段６１５、６１６に対応する構成である。プルアップターミネーションインピーダンス部３１０は、インピーダンス値設定情報ＰＵ＿６０、ＰＵ＿４０に応じて全体のインピーダンス値が変更されるため、第３プルアップ抵抗手段６１５、６１６もオン／オフされる動作を行う。しかし、プルアップ基準インピーダンス部７１０は、ターゲットインピーダンス値が変更される必要がないため、第３プルアップ抵抗手段７１５、７１６は常にオフ状態を維持する。すなわち、第３プルアップ抵抗手段７１５、７１６は、プルアップ基準インピーダンス部７１０を、プルアップターミネーションインピーダンス部３１０と同じ形態を有するようにするために備えられる。
【００６０】
ダミー基準インピーダンス部７２０は、プルアップ基準インピーダンス部７１０と同様に構成されるため、これに関する説明は省略する。
【００６１】
プルダウン基準インピーダンス部７３０は、プルダウンインピーダンス調整コードＮＣＯＤＥ＜０：Ｎ＞に応じてオン／オフされる複数の第１プルダウン抵抗手段７３１〜７３３と、キャリブレーション動作時に常にオン状態を維持する第２プルダウン抵抗手段７３４と、常にオフ状態を維持する１つ以上の第３プルダウン抵抗手段７３５、７３６とを備えて構成される。すなわち、従来のプルダウン基準インピーダンス部（図１の１３０）に比べて、第２プルダウン抵抗手段７３４と、第３プルダウン抵抗手段７３５、７３６とをさらに備えている。
【００６２】
第２プルダウン抵抗手段７３４は、キャリブレーション動作時に常にオン状態を維持し、図６のプルダウンターミネーションインピーダンス部３４０の第２プルダウン抵抗手段６２４に対応する動作を行う。また、第３プルダウン抵抗手段７３５、７３６は常にオフ状態を維持するが、これにより、プルダウン基準インピーダンス部７３０がプルダウンターミネーションインピーダンス部３４０と同一のレイアウトを有するようになる。
【００６３】
図７によるキャリブレーション回路３１０の基準インピーダンス部７１０、７２０、７３０は、図６のターミネーションインピーダンス部３３０、３４０と同一のレイアウトを有する。したがって、ターミネーションインピーダンス部３３０、３４０が、図６と同じ形態で実施されても、ターミネーションインピーダンス部３３０、３４０と基準インピーダンス部７１０、７２０、７３０との間のミスマッチが最小限にとどまる。
【００６４】
図７のキャリブレーション回路は、基準インピーダンス部７１０、７２０、７３０の内部構成が変更されたことを除けば、従来のキャリブレーション回路（図１）と同様に動作するため、これに関するさらなる詳細な説明は省略する。
【００６５】
本発明の技術的思想は、上記の好ましい実施形態により具体的に記述されたが、上記の実施形態は、それを説明するためのものであって、それを制限するためのものではないことに留意しなければならない。また、本発明の技術分野において通常の知識を有する者であれば、本発明の技術的思想の範囲内で多様な実施形態が可能であることが分かるであろう。
【符号の説明】
【００６６】
１０１，７０１  外部抵抗
１０３、１０４  比較部
１１０、７１０  プルアップ基準インピーダンス部
１２０，７２０  ダミー基準インピーダンス部
１３０，７３０  プルダウン基準インピーダンス部
２１０、２２０、２３０  プルアップターミネーションインピーダンス部
２４０、２５０、２６０  プルダウンターミネーションインピーダンス部
３２０  コード変更部
３３０  プルアップターミネーションインピーダンス部
３４０  プルダウンターミネーションインピーダンス部
４１０  プルアップコード変更部
４２０  プルダウンコード変更部
５１１〜５１３  プルアップ抵抗手段
５２１〜５２３  プルダウン抵抗手段
６１１〜６１３、７１１〜７１３  第１プルアップ抵抗手段
６１４、７１４  第２プルアップ抵抗手段
６１５、６１６、７１５、７１６  第３プルアップ抵抗手段
６２１〜６２３、７３１〜７３３  第１プルダウン抵抗手段
６２４、７２４  第２プルダウン抵抗手段
６２５、６２６、７３５、７３６  第３プルダウン抵抗手段
【図１】
2010283797.tif 000003
【図２】
2010283797.tif 000004
【図３】
2010283797.tif 000005
【図４】
2010283797.tif 000006
【図５】
2010283797.tif 000007
【図６】
2010283797.tif 000008
【図７】
2010283797.tif 000009