(57)【要約】【課題】強光を受光することで出力電流が低下した際に生じる実際の光強度とのばらつきを補正して出力することのできる光電変換装置を提供することを課題とする。【解決手段】光電変換素子と、光電変換素子に照射される入射光量に応じた第１の電流を流すための回路を具備する光電流出力回路と、透過率ａ（０＜ａ＜１）の遮光膜で遮光された補正用光電変換素子を具備し、補正用光電変換素子に照射される入射光量に応じた光電流を１／ａ倍にした第２の電流を流すための回路を具備する光電流補正回路と、第２の光電流と第１の電流との差に応じた第３の電流を１／（１−ａ）倍にした第４の電流を流すための回路を具備する光電流加算回路と、第１の電流及び第４の電流の和に応じた電流を増幅して出力する回路を具備する増幅回路と、とを有する。【選択図】図１
2010141302.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子と、前記光電変換素子に照射される入射光量に応じた第１の電流を流すための回路を具備する光電流出力回路と、
透過率ａ（０＜ａ＜１）の遮光膜で遮光された補正用光電変換素子を具備し、前記補正用光電変換素子に照射される入射光量に応じた光電流を１／ａ倍にした第２の電流を流すための回路を具備する光電流補正回路と、
前記第２の電流と前記第１の電流との差に応じた第３の電流を１／（１−ａ）倍にした第４の電流を流すための回路を具備する光電流加算回路と、
前記第１の電流及び第４の電流の和に応じた電流を増幅して出力する回路を具備する増幅回路と、
を有する光電変換装置。
【請求項２】
請求項１において、
前記光電変換素子及び前記補正用光電変換素子は、フォトダイオードであることを特徴とする光電変換装置。
【請求項３】
請求項１または請求項２において、
前記第１のダイオード素子及び前記第２のダイオード素子はＰＩＮ型のダイオード素子であることを特徴とする光電変換装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記補正用光電変換素子は、シリコン膜でなる遮光膜を有することを特徴とする光電変換装置。
【請求項５】
請求項１乃至請求項４のいずれか一に記載の光電変換装置を具備することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置及び当該光電変換装置を具備する電子機器に関する。特に、光電変換装置が出力する信号を外部環境に応じて補正して出力することのできる光電変換装置及び当該光電変換装置を具備する電子機器に関する。
【背景技術】
【０００２】
光を検知するための用途に用いられる光電変換装置は数多く知られており、例えば可視光センサ等が実用化されている。光電変換装置は、人間の生活環境に応じて照度調整や、オンまたはオフの制御などが必要な機器類に数多く用いられている。
【０００３】
表示装置では、表示装置の周囲の明るさを検出し、その表示輝度を調整することを行うものもある。光電変換装置により、周囲の照度を検出して適度な表示輝度を得ることによって、視認性を向上させ、表示装置の無駄な電力を減らすことができるからである。例えば、輝度調整用の光電変換装置を具備する表示装置としては、携帯電話、表示部付きコンピュータが挙げられる。
【０００４】
光電変換装置は、光のセンシング部分にフォトダイオードなどの光電変換素子を用い、当該光電変換素子に流れる電流量（出力電流）に基づいて照度を検出することができる。光電変換装置は、出力電流、暗電流等の補正を行うための補正回路を用いることが多い。特許文献１には、フォトダイオードから流れる出力電流を検出し、フォトダイオードを流れる電流が所定値以上であった場合に、フォトダイオードに流れる電流を制限するための制限手段を設ける構成について記載している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３―４６１１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
光電変換装置は、光のセンシング部分にフォトダイオード等の光を電気に変換して出力する光電変換素子を有する。光電変換素子は、１〜１００００ｌｕｘ程度の低照度では照度と出力電流の対応が一定に出力されるものの、１０００１〜１０００００ｌｕｘ程度の強い光（強光、または強烈光ともいう）では実照度に比例するはずの出力電流が低下してしまう。図３に、光電変換装置での照度と出力電流の関係について示す。照度に対する出力電流の大きさは、照度のしきい値Ｌｔｈ以下である低照度では比例関係となるものの、照度のしきい値Ｌｔｈを越える高照度では強光が照射されたことに伴い出力が低下してしまう（図中、点線曲線３０１）。そのため出力電流に応じた照度の測定を行う際、照度のしきい値であるＬｔｈを越える受光をして出力電流を得た場合には、実照度とのズレの大きさの問題が顕在化してくる。
【０００７】
そこで、強光を受光することで出力電流が低下した際に生じる実際の光強度とのばらつきを補正して出力することのできる光電変換装置を提供することを課題の一とする。
【課題を解決するための手段】
【０００８】
本発明の例示的な一態様としては、光電変換素子と、前記光電変換素子に照射される入射光量に応じた第１の電流を流すための回路を具備する光電流出力回路と、透過率ａ（０＜ａ＜１）の遮光膜で遮光された補正用光電変換素子を具備し、前記補正用光電変換素子に照射される入射光量に応じた光電流を１／ａ倍にした第２の電流を流すための回路を具備する光電流補正回路と、前記第２の電流と前記第１の電流との差に応じた第３の電流を１／（１−ａ）倍にした第４の電流を流すための回路を具備する光電流加算回路と、前記第１の電流及び第４の電流の和に応じた電流を増幅して出力する回路を具備する増幅回路と、とを有する光電変換装置とするものである。
【発明の効果】
【０００９】
本発明の一態様により、強光を受光することで出力電流が低下した際に生じる実際の光強度とのばらつきを補正して出力することのできる光電変換装置を提供することができる。また本発明の一態様では、低照度の場合には補正を行うことがないため、ダイナミックレンジを狭めることなく、照度に応じた出力電流を得ることができる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１を説明するための図。
【図２】実施の形態１を説明するための図。
【図３】実施の形態１を説明するための図。
【図４】実施の形態１を説明するための図。
【図５】実施の形態１を説明するための図。
【図６】実施の形態１を説明するための図。
【図７】実施の形態１を説明するための図。
【図８】実施の形態１を説明するための図。
【図９】実施の形態１を説明するための図。
【図１０】実施の形態２を説明するための図。
【図１１】実施の形態２を説明するための図。
【図１２】実施の形態３を説明するための図。
【発明を実施するための形態】
【００１１】
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００１２】
（実施の形態１）
本実施の形態では、光電変換装置の構成及びその動作について説明する。なお本実施の形態では、光電変換素子、及び当該光電変換素子により得られる入射光量（照度）に関する信号を補正して出力するための強光劣化補正回路を具備する光電変換装置について説明を行う。
【００１３】
まず光電変換装置におけるブロック図について説明する。図１に示す光電変換装置１００は、光電変換素子１０１、強光劣化補正回路１０２を有する。強光劣化補正回路１０２は、光電流出力回路１０３、光電流補正回路１０４、光電流加算回路１０５、増幅回路１０６を有する。光電流出力回路１０３は、光電変換素子１０１に照射される入射光量に応じた第１の電流Ｉ１を流すための回路である。また、光電流補正回路１０４は、遮光膜１０９で遮光された光電変換素子１０８を有する補正用光電変換素子１０７を具備し、補正用光電変換素子１０７に照射される入射光量に応じた第２の電流Ｉ２を流すための回路である。また、光電流加算回路１０５は、第１の電流Ｉ１と第２の電流Ｉ２との差に応じた第３の電流Ｉ３をもとに見積もられた第４の電流Ｉ４を流すための回路である。増幅回路１０６は第１の電流Ｉ１と第４の電流Ｉ４の和を増幅して補正された光電流Ｉｏｕｔを外部に出力するための回路である。
【００１４】
なお本明細書にて用いる第１、第２、第３、乃至第Ｎ（Ｎは自然数）という用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
【００１５】
なお光電変換装置は、図１では図示していないが、高電源電位Ｖｄｄ及び低電源電位Ｖｓｓを供給するための端子または配線が電気的に接続され、補正された光電流Ｉｏｕｔを出力する回路である。なお、電圧値で光電変換装置の出力を得るためには、外部抵抗を設けることで、電圧Ｖｏｕｔを得ることができる。
【００１６】
なお本明細書において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されているものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的に接続されているとは、ＡとＢとの間に何らかの電気的作用を有する対象物が存在するとき、対象物を介してＡとＢとが概略同一ノードとなる場合を表すものとする。
【００１７】
具体的には、トランジスタをはじめとするスイッチング素子を介してＡとＢとが接続され、該スイッチング素子の導通によって、ＡとＢとが概略同電位となる場合や、抵抗素子を介してＡとＢとが接続され、該抵抗素子の両端に発生する電位差が、ＡとＢとを含む回路の動作に影響しない程度となっている場合など、回路動作を考えた場合、ＡとＢとが同一ノードとして捉えて差し支えない状態である場合を表す。
【００１８】
なお、光電変換素子１０１及び遮光された光電変換素子１０８は、ＰＩＮフォトダイオードを用いればよい。また光電変換素子１０１及び遮光された光電変換素子１０８として、ＰＩＮフォトダイオードの代わりに、ＰＮフォトダイオードを用いても良い。ＰＩＮ型のフォトダイオードは、ＰＮ型のフォトダイオードに比べ、光の照射による空乏層の応答特性がよいため、好適である。
【００１９】
電圧値で光電変換装置の出力を得る構成について図２に示す。図２に示す光電変換装置は図１で示した光電変換素子１０１、強光劣化補正回路１０２に加え、外部への出力として電圧値を得るために設けられた内部抵抗２０１が、強光劣化補正回路１０２の電流Ｉｏｕｔを出力する端子に設けられている。そして電流Ｉｏｕｔが内部抵抗２０１を流れることによって電圧Ｖｏｕｔを出力することができる。
【００２０】
本実施の形態に記載の構成は、電流値で補正された光電流を取り出す際には図１の構成とし、電圧値で光電流を取り出す際には図２に示すように、光電変換装置２００に内部抵抗２０１を設け、外部への出力として電圧Ｖｏｕｔを得る構成とすればよい。
【００２１】
なお図２で説明した電圧値Ｖｏｕｔを出力する光電変換装置に加え、アナログ信号である電圧値Ｖｏｕｔをデジタル信号に変換する回路を加えたブロック図の構成について図４を用いて説明する。図４に示すデジタル出力型光電変換装置４００は、図２で示した光電変換装置２００に加え、アナログ／デジタル変換回路４０１（以下Ａ／Ｄ変換回路ともいう）、アドレスメモリ４０２、Ｉ２Ｃ（Ｉｎｔｅｒ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）インターフェース回路４０３を有する。また、Ｉ２Ｃインターフェース回路４０３は、他の装置とのデータ通信のためのシリアルデータライン（ＳＤＡ）と、他の装置との間のデータ通信を制御及び同期化するためのシリアルクロックライン（ＳＣＬ）と、からなるＩ２Ｃバスによって外部装置と電気的に接続されている。ＳＤＡとＳＣＬからなるＩ２Ｃバスは、各装置に設けられるアドレスメモリに割り振られた固有のアドレスによって、マイクロコンピュータ４１１からのデータの制御を行うためのバス規格である。なお他の装置が液晶表示装置である場合には、一例として、アドレスメモリ４２１、Ｉ２Ｃインターフェース回路４２２、及びロジック部４２３を有するディスプレイドライバー４１２、アドレスメモリ４３１、Ｉ２Ｃインターフェース回路４３２、及びロジック部４３３を有するＬＥＤドライバー４１３がＩ２Ｃバスに電気的に接続される構成となる。他の装置がＥＬ素子を具備する表示装置の場合には、バックライトであるＬＥＤの制御を行うＬＥＤドライバーは必ずしも必要ない。
【００２２】
なお、アナログ／デジタル変換回路４０１は、連続量である電圧の値Ｖｏｕｔを量子化して、デジタル信号に変換するための回路である。アナログ／デジタル変換回路４０１としては、一例として、並列比較方式Ａ／Ｄ変換回路、パイプライン方式Ａ／Ｄ変換回路、逐次比較方式Ａ／Ｄ変換回路、デルタシグマ方式Ａ／Ｄ変換回路、二重積分方式Ａ／Ｄ変換回路があり、任意で選択すればよい。アナログ／デジタル変換回路４０１で変換されたデジタル信号は、Ｉ２Ｃインターフェース回路４０３を介して、ＬＥＤドライバー４１３等の外部装置に送られる。ＬＥＤドライバー４１３は、デジタル出力型光電変換装置４００で得られた照度に関するデジタル信号に応じて、表示装置のバックライトであるＬＥＤを制御するための信号を生成し、出力するものである。
【００２３】
なお図示していないが、デジタル出力型光電変換装置４００は、クロック生成回路、レギュレータ回路、分周回路等を具備する。クロック生成回路は、デジタル出力型光電変換装置の各回路を動作するクロック信号を生成するための回路である。レギュレータ回路はデジタル出力型光電変換装置の各回路を動作する電源電圧等の電位を作るための回路である。分周回路は、デジタル出力型光電変換装置の各回路に所定のタイミングの信号を供給するための信号を出力するために、クロック信号を分周するための回路である。
【００２４】
また図４に示したデジタル出力型光電変換装置４００について、別の構成を図５に示す。図５で示すデジタル出力型光電変換装置５００は、光電変換装置２００に加え、アナログ／デジタル変換回路４０１、アドレスメモリ４０２、Ｉ２Ｃインターフェース回路４０３、ＬＥＤドライバー５０１を有する。また、Ｉ２Ｃインターフェース回路４０３は、ＳＤＡと、ＳＣＬと、からなるＩ２Ｃバスによってディスプレイドライバー４１２と電気的に接続されている。図５に示す構成が、図４と異なる点はデジタル出力型光電変換装置５００の内部にロジック部４３３を有するＬＥＤドライバー５０１とする点にある。ＬＥＤドライバー５０１をデジタル出力型光電変換装置５００の内部に設ける構成とすることにより、アナログ／デジタル変換回路４０１で生成されたデジタル信号を直接ＬＥＤドライバー５０１で受け取り、Ｉ２Ｃインターフェース回路４０３より出力することができるため、回路の共通化を図ることができ、小型化及び高付加価値化を図ることができる。
【００２５】
なお図４、図５において、各回路のインターフェースは、一例として、デジタルシリアルインターフェースの一つであるＩ２Ｃインターフェースを用いる構成について示した。なおＩ２Ｃバス以外に、ユニバーサルシリアルバス（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）、シリアル周辺インターフェース（Ｓｅｒｉａｌ  Ｐｅｒｉｐｈｅｒａｌ  Ｉｎｔｅｒｆａｃｅ）等のバス規格を用いることが可能である。
【００２６】
次に図１で説明した光電変換装置１００の具体的な回路構成について一例を示し説明する。図６に示す光電変換装置１００において、強光劣化補正回路１０２が有する光電流出力回路１０３は、第１のｎチャネル型トランジスタ６０１、第２のｎチャネル型トランジスタ６０２、第３のｎチャネル型トランジスタ６０３、第１のｐチャネル型トランジスタ６０４、第２のｐチャネル型トランジスタ６０５を有する。また強光劣化補正回路１０２が有する光電流補正回路１０４は、遮光膜１０９で遮光された光電変換素子１０８を有する補正用光電変換素子１０７、第４のｎチャネル型トランジスタ６０６、第５のｎチャネル型トランジスタ６０７を有する。また強光劣化補正回路１０２が有する光電流加算回路１０５は第３のｐチャネル型トランジスタ６０８、第４のｐチャネル型トランジスタ６０９、第６のｎチャネル型トランジスタ６１０、及び第７のｎチャネル型トランジスタ６１１を有する。また強光劣化補正回路１０２が有する増幅回路１０６は、第５のｐチャネル型トランジスタ６１２、第６のｐチャネル型トランジスタ６１３を有する。
【００２７】
光電変換素子１０１は、一方の端子（陰極側）に高電源電位（Ｖｄｄ）が供給され、他方の端子（陽極側）が第１のｎチャネル型トランジスタ６０１乃至第３のｎチャネル型トランジスタ６０３のゲート端子、及び第１のｎチャネル型トランジスタ６０１の第１端子に電気的に接続される。
【００２８】
また第１のｎチャネル型トランジスタ６０１乃至第３のｎチャネル型トランジスタ６０３の第２端子は、低電源電位Ｖｓｓが供給されている。また第２のｎチャネル型トランジスタ６０２の第１端子は、第５のｐチャネル型トランジスタ６１２のゲート端子及び第２端子並びに第７のｎチャネル型トランジスタ６１１の第１端子に電気的に接続されている。また第３のｎチャネル型トランジスタ６０３の第１端子は、第１のｐチャネル型トランジスタ６０４のゲート端子及び第２端子並びに第２のｐチャネル型トランジスタ６０５のゲート端子に電気的に接続されている。また第１のｐチャネル型トランジスタ６０４の第１端子及び第２のｐチャネル型トランジスタ６０５の第１端子には、高電源電位Ｖｄｄが供給されている。また第２のｐチャネル型トランジスタ６０５の第２端子は、第５のｎチャネル型トランジスタ６０７の第１端子及び第３のｐチャネル型トランジスタ６０８のゲート端子及び第２端子並びに第４のｐチャネル型トランジスタ６０９のゲート端子に電気的に接続されている。
【００２９】
遮光された光電変換素子１０８は、一方の端子（陰極側）に高電源電位（Ｖｄｄ）が供給され、他方の端子（陽極側）が第４のｎチャネル型トランジスタ６０６及び第５のｎチャネル型トランジスタ６０７のゲート端子、及び第４のｎチャネル型トランジスタ６０６の第１端子に電気的に接続される。また第４のｎチャネル型トランジスタ６０６及び第５のｎチャネル型トランジスタ６０７の第２端子は、低電源電位Ｖｓｓが供給されている。
【００３０】
また、第３のｐチャネル型トランジスタ６０８の第１端子及び第４のｐチャネル型トランジスタ６０９の第１端子には、高電源電位Ｖｄｄが供給されている。また第４のｐチャネル型トランジスタ６０９の第２端子は、第６のｎチャネル型トランジスタ６１０のゲート端子及び第２端子並びに第７のｎチャネル型トランジスタ６１１のゲート端子に電気的に接続されている。また第６のｎチャネル型トランジスタ６１０の第２端子及び第７のｎチャネル型トランジスタ６１１の第２端子は、低電源電位Ｖｓｓが供給されている。
【００３１】
また、第５のｐチャネル型トランジスタ６１２の第１端子及び第６のｐチャネル型トランジスタ６１３の第１端子には、高電源電位Ｖｄｄが供給されている。また第６のｐチャネル型トランジスタ６１３の第２端子は、補正された光電流Ｉｏｕｔを出力するための端子となる。
【００３２】
図６に図示するように、光電流出力回路１０３において、第１のｎチャネル型トランジスタ６０１、並びに第２のｎチャネル型トランジスタ６０２及び第３のｎチャネル型トランジスタ６０３は、カレントミラー回路（第１のカレントミラー回路ともいう）を構成している。また、第１のｐチャネル型トランジスタ６０４及び第２のｐチャネル型トランジスタ６０５は、カレントミラー回路（第２のカレントミラー回路ともいう）を構成している。第４のｎチャネル型トランジスタ６０６及び第５のｎチャネル型トランジスタ６０７は、カレントミラー回路（第３のカレントミラー回路ともいう）を構成している。また、第３のｐチャネル型トランジスタ６０８及び第４のｐチャネル型トランジスタ６０９は、カレントミラー回路（第４のカレントミラー回路ともいう）を構成している。また、第６のｎチャネル型トランジスタ６１０及び第７のｎチャネル型トランジスタ６１１は、カレントミラー回路（第５のカレントミラー回路ともいう）を構成している。また、第５のｐチャネル型トランジスタ６１２及び第６のｐチャネル型トランジスタ６１３は、カレントミラー回路（第６のカレントミラー回路ともいう）を構成している。
【００３３】
なお、図１で説明した第１の電流Ｉ１は、第１のｎチャネル型トランジスタ６０１、第２のｎチャネル型トランジスタ６０２、第３のｎチャネル型トランジスタ６０３、第１のｐチャネル型トランジスタ６０４、及び第２のｐチャネル型トランジスタ６０５を流れる電流に相当する。また、図１で説明した第２の電流Ｉ２は、第５のｎチャネル型トランジスタ６０７を流れる電流に相当する。また、図１で説明した第３の電流Ｉ３は、第３のｐチャネル型トランジスタ６０８を流れる電流に相当する。また、図１で説明した第４の電流Ｉ４は、第４のｐチャネル型トランジスタ６０９、第６のｎチャネル型トランジスタ６１０、及び第７のｎチャネル型トランジスタ６１１に流れる電流に相当する。図１で説明した補正された光電流Ｉｏｕｔは、第５のｐチャネル型トランジスタ６１２及び第６のｐチャネル型トランジスタ６１３に流れる電流に相当する。
【００３４】
なお、第４のｎチャネル型トランジスタ６０６を流れる電流は、遮光膜１０９で遮光された光電変換素子１０８を有する補正用光電変換素子１０７より流れる電流に相当する。具体的にいえば、遮光膜の透過率をａ（０＜ａ＜１）、強光の照射に伴う光電変換素子の出力の劣化率をｘ（０≦ｘ＜１）、補正を行わない場合の照度に応じた光電流をＩＬとすると、第４のｎチャネル型トランジスタ６０６を流れる電流は、ａ（１−ａｘ）ＩＬとなる。
【００３５】
なお、遮光された光電変換素子１０８は、光電変換素子１０１と同じ条件で作製し、かつ同じ大きさに形成することが好ましい。すなわち、遮光膜１０９がない場合には、照度に対して同じ大きさの電流を出力することができることが好ましい。また遮光膜１０９は、遮光された光電変換素子１０８の光の入射される側に設けられ、所定の光の透過率を得ることのできる材料で構成することが好ましい。一例としては、シリコン等の薄膜を、遮光された光電変換素子１０８の光の入射される側に設けることで形成することができる。
【００３６】
なお、ｎチャネル型トランジスタまたはｐチャネル型トランジスタのようなトランジスタは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、ドレイン領域とチャネル領域とソース領域とを介して電流を流すことができる。ここで、ソースとドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインであるかを限定することが困難な場合もある。そこで、本実施の形態においては、ソース及びドレインとして機能する領域のそれぞれを、第１端子、第２端子と表記するものとする。またゲートとして機能する端子については、ゲートと表記するものとする。
【００３７】
なお、ｎチャネル型トランジスタまたはｐチャネル型トランジスタのようなトランジスタとして、様々な形態のトランジスタを用いることができる。例えば、非晶質シリコン、多結晶シリコン、微結晶（マイクロクリスタル、セミアモルファスとも言う）シリコンなどに代表される非単結晶半導体膜を有する薄膜トランジスタ（ＴＦＴ）などを用いることができる。ＴＦＴを用いる場合、比較的に低温のプロセスで作製することができるため製造装置を大きくでき、大型基板上に製造できる。そのため、一度の製造工程で多くの取り数を得ることができ、低コストで製造することができる。さらに、比較的に低温のプロセスで作製するため、耐熱性の弱い基板を用いることができる。そのため、透光性を有する基板（例えば、絶縁表面を有するガラス基板）上にトランジスタを製造でき、透光性を有する基板上のトランジスタを用いて光の透過を利用した装置に用いることができる。
【００３８】
次に図７に、トランジスタからなるカレントミラー回路での電流の増幅率を示し、各カレントミラー回路の増幅率を利用して、強光を受光したことに伴う光電流の出力電流の低下を補正する光電変換装置について、さらに説明していく。なお図７では、図６で説明したトランジスタからなるカレントミラー回路について、第１のカレントミラー回路７０１、第２のカレントミラー回路７０２、第３のカレントミラー回路７０３、第４のカレントミラー回路７０４、第５のカレントミラー回路７０５、第６のカレントミラー回路７０６について、符号を付し、示している。また図７では、各配線を流れる電流の大きさについても合わせて示している。
【００３９】
まず、第１のカレントミラー回路７０１について説明する。第１のカレントミラー回路７０１では、図１で示した第１の電流Ｉ１として、光電変換素子１０１からの光電流（１−ｘ）ＩＬ（ＩＬは、強光による劣化がなかった際の光電流）が流れる。上述したように、ｘは光電変換素子１０１の劣化率であり、強光の照射がなく、劣化がない場合には０となるため、例えば第１の電流はＩＬともなる。第１のカレントミラー回路７０１では、第１のｎチャネル型トランジスタ６０１を流れる電流と同じ大きさの電流が、第２のｎチャネル型トランジスタ６０２及び第３のｎチャネル型トランジスタ６０３を流れるように設計する。すなわち第１のカレントミラー回路７０１では、等倍の増幅率となるように設計する。一例としては、第１のｎチャネル型トランジスタ６０１のチャネル領域の大きさを、第２のｎチャネル型トランジスタ６０２及び第３のｎチャネル型トランジスタ６０３のチャネル領域の大きさを同じにして実現すればよい。なお、チャネル領域の大きさとは、チャネル領域の幅と、ソースとドレイン間の長さとを掛け合わせた面積が占める領域のことをいう。
【００４０】
次に、第２のカレントミラー回路７０２について説明する。第２のカレントミラー回路７０２では、図１で示すように、第３のｎチャネル型トランジスタ６０３を流れた第１の電流Ｉ１が流れる。すなわち、光電変換素子１０１からの光電流（１−ｘ）ＩＬが流れる。第２のカレントミラー回路７０２では、第１のｐチャネル型トランジスタ６０４を流れる電流と同じ大きさの電流が、第２のｐチャネル型トランジスタ６０５を流れるように設計する。すなわち第２のカレントミラー回路７０２では、等倍の増幅率となるように設計する。一例としては、第１のｐチャネル型トランジスタ６０４のチャネル領域の大きさを、第２のｐチャネル型トランジスタ６０５のチャネル領域の大きさを同じにして実現すればよい。
【００４１】
次に、第３のカレントミラー回路７０３について説明する。第３のカレントミラー回路７０３では、上記説明したように、遮光された光電変換素子１０８に光が照射されることにより、第４のｎチャネル型トランジスタ６０６を電流ａ（１−ａｘ）ＩＬが流れる。第３のカレントミラー回路７０３では、第４のｎチャネル型トランジスタ６０６を流れる電流を１／ａ倍した大きさの第２の電流Ｉ２として、電流（１−ａｘ）ＩＬが第５のｎチャネル型トランジスタ６０７を流れるように設計する。すなわち第３のカレントミラー回路７０３では、１／ａ倍の増幅率となるように設計する。一例としては、第４のｎチャネル型トランジスタ６０６のチャネル領域の大きさを、第５のｎチャネル型トランジスタ６０７のチャネル領域の大きさを同じにして実現すればよい。
【００４２】
次に、第４のカレントミラー回路７０４について説明する。第４のカレントミラー回路７０４では、図１で示すように、第２の電流であるａ（１−ａｘ）ＩＬと第１の電流である（１−ｘ）ＩＬとの差に応じた第３の電流Ｉ３が流れる。すなわち、第２の電流であるａ（１−ａｘ）ＩＬと第１の電流である（１−ｘ）ＩＬとの差である電流（１−ａ）ｘＩＬが流れる。第４のカレントミラー回路７０４では、第３のｐチャネル型トランジスタ６０８を流れる電流を１／（１−ａ）倍した大きさの第４の電流Ｉ４として、電流ｘＩＬが第４のｐチャネル型トランジスタ６０９を流れるように設計する。すなわち第４のカレントミラー回路７０４では、１／（１−ａ）倍の増幅率となるように設計する。一例としては、第３のｐチャネル型トランジスタ６０８のチャネル領域の大きさを、第４のｐチャネル型トランジスタ６０９のチャネル領域の大きさを同じにして実現すればよい。
【００４３】
次に、第５のカレントミラー回路７０５について説明する。第５のカレントミラー回路７０５では、図１で示すように、第４のｐチャネル型トランジスタ６０９を流れた第４の電流Ｉ４が流れる。すなわち、電流ｘＩＬが流れる。第５のカレントミラー回路７０５では、第６のｎチャネル型トランジスタ６１０を流れる電流と同じ大きさの電流が、第７のｎチャネル型トランジスタ６１１を流れるように設計する。すなわち第５のカレントミラー回路７０５では、等倍の増幅率となるように設計する。一例としては、第６のｎチャネル型トランジスタ６１０のチャネル領域の大きさを、第７のｎチャネル型トランジスタ６１１のチャネル領域の大きさを同じにして実現すればよい。
【００４４】
次に、第６のカレントミラー回路７０６について説明する。第６のカレントミラー回路７０６では、図１で示すように、第１の電流である（１−ｘ）ＩＬと第４の電流であるｘＩＬとの和に応じた電流ＩＬ、すなわち補正された電流Ｉｏｕｔが流れる。第６のカレントミラー回路７０６では、第５のｐチャネル型トランジスタ６１２を流れる電流と同じ大きさの電流が、第６のｐチャネル型トランジスタ６１３を流れるように設計する。すなわち第６のカレントミラー回路７０６では、等倍の増幅率となるように設計する。一例としては、第５のｐチャネル型トランジスタ６１２のチャネル領域の大きさを、第６のｐチャネル型トランジスタ６１３のチャネル領域の大きさを同じにして実現すればよい。
【００４５】
なお増幅回路１０６での第６のカレントミラー回路７０６を構成する第６のｐチャネル型トランジスタ６１３を、電気的に並列に複数配設する構成としてもよい。第６のｐチャネル型トランジスタ６１３を複数設けることにより、補正された光電流Ｉｏｕｔを、ｎ倍（ｎは正の数）にして出力することができる。そのため、補正された光電流Ｉｏｕｔが小さい場合であっても、十分な補正された光電流Ｉｏｕｔを出力することができる。また第６のｐチャネル型トランジスタ６１３のチャネル幅を長くする、またはチャネル長を短くすることでも十分な電流を流すことができる。
【００４６】
図８、図９において、本実施の形態で説明した光電変換装置の具体的な駆動について説明し、利点について述べる。具体的な例として図８では、光電変換素子１０１で受光する光が、光電変換素子に劣化が生じない程度の照度である場合について説明する。すなわち、図８に示す例では、遮光膜の透過率をａ（０＜ａ＜１）、強光の照射に伴う光電変換素子の出力の劣化率をｘ（０≦ｘ＜１）とすると、透過率ａが０．４、劣化率ｘが０とし、補正を行わない場合の照度に応じた光電流をＩＬとする。また図９では、光電変換素子１０１で受光する光が、光電変換素子に劣化が生じさせる程度の照度である場合について説明する。すなわち、図９に示す例では、透過率ａが０．４、劣化率ｘが０．２とし、補正を行わない場合の照度に応じた光電流をＩＬとする。
【００４７】
図８に示す、第１のカレントミラー回路７０１では、ＩＬが流れることとなる。また第２のカレントミラー回路７０２では、ＩＬが流れることとなる。また、第３のカレントミラー回路７０３では、０．４ＩＬが流れることとなる。また、第４のカレントミラー回路７０４では、電流が流れない。また、第５のカレントミラー回路７０５では、電流が流れない。そして、第６のカレントミラー回路７０６では、ＩＬが流れることとなる。
【００４８】
一方、図９に示す第１のカレントミラー回路７０１では、０．８ＩＬが流れることとなる。また第２のカレントミラー回路７０２では、０．８ＩＬが流れることとなる。また、第３のカレントミラー回路７０３では、０．３６ＩＬが流れることとなる。また、第４のカレントミラー回路７０４では、０．１２ＩＬが流れることとなる。また、第５のカレントミラー回路７０５では、０．２ＩＬが流れることとなる。そして、第６のカレントミラー回路７０６では、ＩＬが流れることとなる。
【００４９】
以上、図８、図９で具体的に説明したように光電変換装置は、光電変換素子の照射される光の照度によらず、光電流ＩＬに応じた電流を出力することができる。
【００５０】
以上説明したように本実施の形態の光電変換装置の構成では、強光を受光することで出力電流が低下した際に生じる実際の光強度とのばらつきを補正して出力することのできる光電変換装置を得ることができる。また本実施の形態に記載の構成では、低照度の場合には補正を行うことがないため、ダイナミックレンジを狭めることなく、照度に応じた出力電流を得られる光電変換装置を得ることができる。
【００５１】
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。
【００５２】
（実施の形態２）
本実施の形態では、光電変換装置の作製方法について図１０、図１１を用いて述べる。なお、本実施の形態では、光電変換装置の各回路を構成する素子である薄膜トランジスタ（ＴＦＴ）と、補正用光電変換素子である縦型接合タイプのＰＩＮフォトダイオード（以下、フォトダイオードともいう）と、遮光膜と、を具備する光電変換装置の一部の例を示す。なお光電変換装置は、ＴＦＴ及びＰＩＮフォトダイオードの他に、記憶素子、抵抗、ダイオード、容量、インダクタなども用いることがある。また、光電変換装置は、縦型接合タイプのＰＩＮフォトダイオードの代わりに、縦型接合タイプのＰＮフォトダイオードを用いても良い。
【００５３】
まず、透光性を有する基板１３０１上を準備する。ここでは基板１３０１として、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板等を用いることができる。基板上に形成するトランジスタとして、薄膜トランジスタを用いることにより、基板上に、フォトダイオードと薄膜トランジスタを同一工程で作製することができるため、光電変換装置の量産化がし易いといった利点がある。
【００５４】
次いで、プラズマＣＶＤ法で下地絶縁膜１３０２となる窒化酸化珪素膜（膜厚１４０ｎｍ）、酸化窒化珪素膜（膜厚１００ｎｍ）を順に積層して形成し、さらに大気にふれることなく、半導体膜例えば水素を含む非晶質珪素膜（膜厚５０ｎｍ）を積層形成する。なお、窒化酸化珪素膜は、ガラス基板からのアルカリ金属などの不純物拡散を防止するブロッキング層として機能する。
【００５５】
なお、酸化窒化珪素膜とは、その組成として、窒素よりも酸素の含有量が多い膜であって、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ  Ｆｏｒｗａｒｄ  Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、珪素が２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれる膜をいう。また、窒化酸化珪素膜とは、その組成として、酸素よりも窒素の含有量が多い膜であって、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、珪素が２５〜３５原子％、水素が１０〜２５原子％の範囲で含まれる膜をいう。但し、酸化窒化珪素または窒化酸化珪素を構成する原子の合計を１００原子％としたとき、窒素、酸素、珪素及び水素の含有比率が上記の範囲内に含まれるものとする。
【００５６】
次いで、上記非晶質珪素膜を公知の技術（固相成長法、レーザ結晶化方法、触媒金属を用いた結晶化方法など）により結晶化させて、結晶構造を有する半導体膜（結晶性半導体膜）、例えば多結晶珪素膜を形成する。
【００５７】
次いで、得られた結晶構造を有する半導体膜（例えば結晶性珪素膜）上に、第１のフォトマスクを用いてレジストからなるマスクを形成し、所望の形状にエッチング処理して島状に分離された半導体膜（本明細書では「島状半導体領域１３０３ａ」という）、遮光膜１３０３ｂを形成する。島状半導体領域を形成した後、レジストからなるマスクを除去する。
【００５８】
強光の補正を行うための遮光膜１３０３ｂを、半導体膜を用いて作製することにより、設計の小変更により、遮光膜を作製することができる。なお、遮光膜の作製はこれに限らず、別の材料を成膜して、作製する構成でもよい。
【００５９】
次いで、必要があればＴＦＴのしきい値を制御するために微量な不純物元素（ホウ素またはリン）のドーピングを行う。ここでは、ジボラン（Ｂ２Ｈ６）を質量分離しないでプラズマ励起したイオンドープ法を用いる。
【００６０】
次いで、ゲート絶縁膜１３０４となる珪素を主成分とする絶縁膜を形成する。ここでは、プラズマＣＶＤ法により３０ｎｍの厚さで酸化窒化珪素膜を形成する。
【００６１】
次いで、ゲート絶縁膜１３０４上に導電膜を形成した後、第２のフォトマスクを用いて、ゲート電極１３０５を形成する（図１０（Ａ）参照）。この導電膜として、例えば窒化タンタル及びタングステン（Ｗ）をそれぞれ３０ｎｍ、１７０ｎｍ積層した膜を用いる。
【００６２】
また、ゲート電極１３０５して、上記以外にもチタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ネオジム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることができる。
【００６３】
次いで、島状半導体領域１３０３ａへの一導電型を付与する不純物の導入を行って、ＴＦＴのソース領域またはドレイン領域の形成を行う。本実施の形態では一例として、ｎチャネル型ＴＦＴを形成するので、ｎ型の不純物、例えばリン（Ｐ）、砒素（Ａｓ）を島状半導体領域１３０３ａに導入する。ｐチャネル型ＴＦＴを形成する際には、ｐ型の不純物を島状半導体領域１３０３ａに導入する。なお島状半導体領域１３０３ａと同様に、遮光膜１３０３ｂに一導電型を付与する不純物の導入をおこなってもよい。遮光膜１３０３ｂの導電性を高めることによって、遮光膜を回路素子間の配線として利用することもできる。
【００６４】
次いで、第１の層間絶縁膜として酸化窒化珪素膜（膜厚５０ｎｍ：図示しない）、窒化酸化珪素膜１３０６（膜厚１６５ｎｍ）、酸化窒化珪素膜１３０７（膜厚６００ｎｍ）を形成する。
【００６５】
次に、熱処理（３００〜５５０℃で１〜１２時間の熱処理、例えば窒素雰囲気中４１０℃で１時間）を行い、島状半導体膜を水素化する。この工程は酸化窒化珪素膜に含まれる水素により島状半導体膜のダングリングボンドを終端させるために行うものである。
【００６６】
次いで、第３のフォトマスクを用いてレジストからなるマスクを形成し、第１の層間絶縁膜及びゲート絶縁膜１３０４を選択的にエッチングしてコンタクトホールを形成する。そして、レジストからなるマスクを除去する。
【００６７】
次いで、スパッタ法で導電積層膜を成膜した後、第４のフォトマスクを用いてレジストからなるマスクを形成し、選択的に導電積層膜をエッチングして、第１の配線１３０８を形成する（図１０（Ｂ）参照）。そして、レジストからなるマスクを除去する。なお、本実施の形態の導電膜は、膜厚１００ｎｍのＴｉ膜と、膜厚１００ｎｍのＡｌ膜と、膜厚５０ｎｍのＴｉ膜との３層を積層したものとする。
【００６８】
以上の工程で、多結晶珪素膜を用いたトップゲート型ＴＦＴ１３０９を作製することができる。
【００６９】
次いで、第１の層間絶縁膜及び第１の配線１３０８上に、第２の層間絶縁膜として有機樹脂１３１０（膜厚１．５μｍ）を形成する。有機樹脂１３１０は、ポリイミドを用い、他にもアクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることで形成すればよい。そして有機樹脂１３１０上に、第５のフォトマスクを用いてレジストからなるマスクを形成し、選択的にエッチングする。そして、レジストからなるマスクを除去する。
【００７０】
次いで、有機樹脂１３１０上に、第２の層間絶縁膜として窒化珪素膜１３１１（膜厚１００ｎｍ）、酸化珪素膜１３１２（膜厚２００ｎｍ）を順に形成する。窒化珪素膜１３１１及び酸化珪素膜１３１２は、第６のフォトマスクを用いてレジストからなるマスクを形成し、選択的にエッチングする。そして、レジストからなるマスクを除去する。酸化珪素膜１３１２は、シランと酸素、ＴＥＯＳ（テトラエトキシシラン）と酸素等の組み合わせの混合ガスを用い、熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ等の方法によって形成することができる。また、窒化珪素膜１３１１は、代表的には、シランとアンモニアの混合ガスを用い、プラズマＣＶＤによって形成することができる。
【００７１】
次いで、第２の層間絶縁膜上及び第１の配線１３０８上に、Ｔｉ膜からなる導電膜を成膜した後、第７のマスクを用いてレジストからなるマスクを形成し、選択的に導電膜をエッチングして、第２の配線１３１３を形成する。なお、第２の配線１３１３は、ハーフトーン露光技術等を用いて、その端部がテーパー形状になるようにエッチングする。
【００７２】
次いで、遮光膜１３０３ｂに重畳する、第２の層間絶縁膜及び第２の配線１３１３上に、フォトダイオードで構成される補正用光電変換素子１３１４を形成する（図１０（Ｃ）参照）。ここでは、補正用光電変換素子１３１４として、補正用光電変換素子１３１４をＰ型の導電性を示す層（膜厚６０ｎｍ）、Ｉ型の導電性を示す層（膜厚４００ｎｍ）、およびＮ型の導電性（膜厚８０ｎｍ）を示す層でなる３層構造の非晶質珪素膜で形成する。補正用光電変換素子１３１４は、３層構造の非晶質珪素膜を順次積層して形成し、第８のマスクを用いてレジストからなるマスクを形成し、選択的にエッチングする。そして、レジストからなるマスクを除去する。
【００７３】
なお遮光膜のない光電変換素子の作製については、第２の層間絶縁膜上及び第２の配線１３１３を介した直下の、遮光膜のない箇所にフォトダイオードを形成して設ければよい。
【００７４】
なお、１枚の基板１３０１上には、複数の光電変換装置が同じ工程を経ることにより、同時に作製される。そのため、複数の光電変換装置の大きさに応じて基板１３０１を分断する必要がある。分割した後の光電変換装置の側面を不純物が侵入することを防止するため、図１１（Ａ）に示すように、光電変換装置の側面となる領域１３３４（一点鎖線で示す部分）の下地絶縁膜１３０２の窒化酸化珪素膜上に形成される積層膜を除去する。この工程は、第９のマスクを用いてレジストからなるマスクを形成し、選択的にエッチング処理をすることにより行われる。そして、レジストからなるマスクを除去する。
【００７５】
次に、下地絶縁膜１３０２の窒化酸化珪素膜、第２の層間絶縁膜の酸化珪素膜１３１２、第２の配線１３１３、及び補正用光電変換素子１３１４上に、第３の層間絶縁膜として窒化珪素膜１３１５（膜厚１００ｎｍ）、酸化珪素膜１３１６（膜厚４００ｎｍ）を順に形成する。窒化珪素膜１３１５及び酸化珪素膜１３１６は、第１０のフォトマスクを用いてレジストからなるマスクを形成し、選択的にエッチングする。そして、レジストからなるマスクを除去する。
【００７６】
次いで、第３の層間絶縁膜上、第２の配線１３１３上、及び補正用光電変換素子１３１４上に、導電積層膜を成膜した後、第１１のマスクを用いてレジストからなるマスクを形成し、選択的に導電積層膜をエッチングして、第３の配線１３１７を形成する。なお、本実施の形態の導電膜は、膜厚５０ｎｍのＴｉ膜と、膜厚１００ｎｍのＡｌ膜と、膜厚５０ｎｍのＴｉ膜との３層を積層したものとする。
【００７７】
次いで、第３の層間絶縁膜の酸化珪素膜１３１６上、第３の配線１３１７上、及び光電変換装置の側面となる領域１３３４に、窒化珪素膜１３１８（膜厚１００ｎｍ）を形成する（図１１（Ａ）参照）。窒化珪素膜１３１５及び酸化珪素膜１３１６は、第１２のフォトマスクを用いてレジストからなるマスクを形成し、選択的にエッチングする。そして、レジストからなるマスクを除去する。
【００７８】
次いで、絶縁樹脂膜１３１９（膜厚２５μｍ）を形成する。絶縁樹脂膜１３１９により、ＴＦＴ１３０９を含む層の上面および側面が封止される。絶縁樹脂膜１３１９は、印刷法により、感光性のエポキシ−フェノール系樹脂膜を形成する。なお絶縁樹脂膜１３１９には、光電変換装置からの信号の入出力を行うための開口部が設けられている。
【００７９】
次に、絶縁樹脂膜１３１９上に、光電変換装置の端子電極を形成する。まず、１層目の導電膜１３２０として、ニッケル粒子を含む導電性ペーストを用いて、スクリーン印刷法により導電膜をそれぞれ厚さ１５μｍ程度に形成する。
【００８０】
導電性ペーストは、樹脂でなるバインダーに導電粒子、または導電の粉体が分散している材料である。このような導電性ペーストを固化することで、導電性樹脂膜が形成される。よって、１層目の導電膜１３２０は導電性樹脂膜で構成されているため、ハンダとの密着性に乏しい。そこで、端子電極とハンダとの密着性を高めるため、１層目の導電膜１３２０の上面にメタルマスクを用いたスパッタ法で、所定の形状の導電膜を形成する。一例としては、１層目の導電膜１３２０上に、チタン膜１３２１（膜厚１５０ｎｍ）、ニッケル膜１３２２（膜厚７５０ｎｍ）、金（Ａｕ）膜１３２３（膜厚５０ｎｍ）を順次積層して形成する（図１１（Ｂ）参照）。
【００８１】
なお、光電変換装置は、基板１３０１を切断し、１つずつの光電変換装置に分割される。基板１３０１の切断は、ダイシング法、レーザカット法などを用いることができる。
【００８２】
以上の工程で、光電変換装置を作製することができる。
【００８３】
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。
【００８４】
（実施の形態３）
本実施の形態の光電変換装置は、強光を受光することで出力電流が低下した際に生じる実際の光強度とのばらつきを補正して出力することのでき、且つ低照度の場合には補正を行うことがないため、ダイナミックレンジを狭めることなく、照度に応じた出力電流を得られるといった特徴を有している。よって、光電変換装置を具備する電子機器は、光電変換装置をその構成要素に追加することに伴って、精度が高く、暗所での光の検出を行うことができるものとなる。光電変換装置は、表示装置、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、光電変換装置を用いることができる電子機器として、携帯電話、携帯型ゲーム機または電子書籍、ビデオカメラ、デジタルスチルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、などが挙げられる。これら電子機器の具体例を図１２に示す。
【００８５】
図１２（Ａ）は表示装置であり、筐体５００１、表示部５００２、センサ部５００３等を有する。光電変換装置は、センサ部５００３に用いることができる。センサ部５００３は外光の強度を検知する。表示装置は、検知した外光の強度に合わせて、表示部５００２の輝度のコントロールを行うことができる。外光の強度に合わせて表示部５００２の輝度のコントロールすることで、表示装置の消費電力を抑えることができる。なお、表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【００８６】
図１２（Ｂ）は携帯電話であり、本体５１０１、表示部５１０２、音声入力部５１０３、音声出力部５１０４、操作キー５１０５、センサ部５１０６等を有する。センサ部５１０６は外光の強度を検知する。携帯電話は、検知した外光の強度に合わせて、表示部５１０２または操作キー５１０５の輝度のコントロールを行うことができる。外光の強度に合わせて表示部５１０２または操作キー５１０５の輝度のコントロールすることで、携帯電話の消費電力を抑えることができる。
【００８７】
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容に対して、適宜、組み合わせ、又は置き換えなどを自由に行うことができる。
【符号の説明】
【００８８】
１００    光電変換装置
１０１    光電変換素子
１０２    強光劣化補正回路
１０３    光電流出力回路
１０４    光電流補正回路
１０５    光電流加算回路
１０６    増幅回路
１０７    補正用光電変換素子
１０８    光電変換素子
１０９    遮光膜
２００    光電変換装置
２０１    内部抵抗
３０１    点線曲線
４００    デジタル出力型光電変換装置
４０１    アナログ／デジタル変換回路
４０２    アドレスメモリ
４０３    Ｉ２Ｃインターフェース回路
４１１    マイクロコンピュータ
４１２    ディスプレイドライバー
４１３    ＬＥＤドライバー
４２１    アドレスメモリ
４２２    Ｃインターフェース回路
４２３    ロジック部
４３１    アドレスメモリ
４３２    Ｃインターフェース回路
４３３    ロジック部
５００    デジタル出力型光電変換装置
５０１    ＬＥＤドライバー
５９１    導電膜
６０１    ｎチャネル型トランジスタ
６０２    ｎチャネル型トランジスタ
６０３    ｎチャネル型トランジスタ
６０４    ｐチャネル型トランジスタ
６０５    ｐチャネル型トランジスタ
６０６    ｎチャネル型トランジスタ
６０７    ｎチャネル型トランジスタ
６０８    ｐチャネル型トランジスタ
６０９    ｐチャネル型トランジスタ
６１０    ｎチャネル型トランジスタ
６１１    ｎチャネル型トランジスタ
６１２    ｐチャネル型トランジスタ
６１３    ｐチャネル型トランジスタ
７０１    カレントミラー回路
７０２    カレントミラー回路
７０３    カレントミラー回路
７０４    カレントミラー回路
７０５    カレントミラー回路
７０６    カレントミラー回路
１３０１    基板
１３０２    下地絶縁膜
１３０４    ゲート絶縁膜
１３０５    ゲート電極
１３０６    窒化酸化珪素膜
１３０７    酸化窒化珪素膜
１３０８    配線
１３０９    ＴＦＴ
１３１０    有機樹脂
１３１１    窒化珪素膜
１３１２    酸化珪素膜
１３１３    配線
１３１４    補正用光電変換素子
１３１５    窒化珪素膜
１３１６    酸化珪素膜
１３１７    配線
１３１８    窒化珪素膜
１３１９    絶縁樹脂膜
１３２０    導電膜
１３２１    チタン膜
１３２２    ニッケル膜
１３２３    金（Ａｕ）膜
１３３４    領域
５００１    筐体
５００２    表示部
５００３    センサ部
５１０１    本体
５１０２    表示部
５１０３    音声入力部
５１０４    音声出力部
５１０５    操作キー
５１０６    センサ部
１３０３ａ    島状半導体領域
１３０３ｂ    遮光膜
【図１】
2010141302.tif 000003
【図２】
2010141302.tif 000004
【図３】
2010141302.tif 000005
【図４】
2010141302.tif 000006
【図５】
2010141302.tif 000007
【図６】
2010141302.tif 000008
【図７】
2010141302.tif 000009
【図８】
2010141302.tif 000010
【図９】
2010141302.tif 000011
【図１０】
2010141302.tif 000012
【図１１】
2010141302.tif 000013
【図１２】
2010141302.tif 000014