(57)【要約】【課題】曲げストレスによるオン特性の劣化を抑制できる半導体装置、この半導体装置の製造方法、前記半導体装置を備えた画素アレイ基板、前記半導体装置を備えたセンシング素子アレイ基板、表示パネル、インプットパネル、表示装置、携帯機器、Ｘ線検査装置、及びレントゲン装置を提供する。【解決手段】単結晶膜または多結晶膜からなる結晶化領域であるチャネル領域１４と、アモルファス膜からなるアモルファス領域であるソース領域２４及びドレイン領域３４とからなる半導体層４を備えており、チャネル領域１４は、半導体層４となるアモルファス膜を形成し、アモルファス膜に電流を流して一部分を結晶化することにより形成されてなる。【選択図】図１
2010283233.tif 000002
【特許請求の範囲】
【請求項１】
チャネル領域とソース領域とドレイン領域とからなる半導体層を備え、
前記チャネル領域は、単結晶膜または多結晶膜からなる結晶化領域であり、
前記ソース領域及びドレイン領域は、アモルファス膜からなるアモルファス領域である半導体装置。
【請求項２】
チャネル領域とソース領域とドレイン領域とからなる半導体層を備えた半導体装置の製造方法において、
前記半導体層となるアモルファス膜を形成するアモルファス膜形成工程と、
前記アモルファス膜に電流を流して一部分を結晶化することにより、単結晶膜または多結晶膜からなる結晶化領域である前記チャネル領域を形成するチャネル領域形成工程とを含む半導体装置の製造方法。
【請求項３】
請求項２記載の半導体装置の製造方法において、
ゲート電極を形成するゲート電極形成工程と、前記アモルファス膜に接続されるソース電極及びドレイン電極を形成するソースドレイン電極形成工程とをさらに含み、
前記チャネル領域形成工程では、前記ソース電極、前記ドレイン電極及び前記ゲート電極それぞれに電圧を印加することによって前記アモルファス膜に電流を流す半導体装置の製造方法。
【請求項４】
請求項３記載の半導体装置の製造方法において、
前記チャネル領域形成工程では、前記ソース電極に基準電圧を印加し、前記ゲート電極に閾値電圧以上の電圧を印加し、前記ドレイン電極に、前記ゲート電極に印加した電圧から前記閾値電圧を引いた値の半分以下の電圧を印加する半導体装置の製造方法。
【請求項５】
請求項３または請求項４記載の半導体装置の製造方法において、
前記チャネル領域形成工程では、前記ソース電極及び前記ドレイン電極に電圧を印加する時間が１ｎｓｅｃ〜１ｍｓｅｃの間である半導体装置の製造方法。
【請求項６】
画素アレイを備えた画素アレイ基板において、
前記画素アレイの表示動作を制御する表示ドライバ回路が配置されており、
前記表示ドライバ回路は半導体装置を備え、
前記半導体装置は請求項１記載の半導体装置である画素アレイ基板。
【請求項７】
画素アレイを備えた画素アレイ基板において、
前記画素アレイの表示動作を制御する表示ドライバ回路が配置されており、
前記表示ドライバ回路は半導体装置を備え、
前記半導体装置は、請求項２〜請求項５のうちのいずれか一つの請求項記載の半導体装置の製造方法を用いて製造された半導体装置である画素アレイ基板。
【請求項８】
センシング素子がアレイ状に配置されたセンシング素子アレイを備えたセンシング素子アレイ基板において、
前記センシング素子を駆動して前記センシング素子アレイのインプット動作を制御する読出し回路が配置されており、
前記読出し回路は半導体装置を備え、
前記半導体装置は、請求項１記載の半導体装置であるセンシング素子アレイ基板。
【請求項９】
センシング素子がアレイ状に配置されたセンシング素子アレイを備えたセンシング素子アレイ基板において、
前記センシング素子を駆動して前記センシング素子アレイのインプット動作を制御する読出し回路が配置されており、
前記読出し回路は半導体装置を備え、
前記半導体装置は、請求項２〜請求項５のうちのいずれか一つの請求項記載の半導体装置の製造方法を用いて製造された半導体装置であるセンシング素子アレイ基板。
【請求項１０】
請求項６または請求項７記載の画素アレイ基板を備えた表示パネル。
【請求項１１】
請求項１０記載の表示パネルにおいて、
当該表示パネルは、液晶表示パネル、有機エレクトロルミネッセンスパネルまたは無機エレクトロルミネッセンスパネルである表示パネル。
【請求項１２】
請求項８または請求項９記載のセンシング素子アレイ基板を備えたインプットパネル。
【請求項１３】
請求項１２記載のインプットパネルにおいて、
当該インプットパネルは、タッチパネル、イメージスキャナ、指紋センサまたはＸ線ディテクタであるインプットパネル。
【請求項１４】
請求項１０または請求項１１記載の表示パネルを備えた表示装置。
【請求項１５】
請求項１２または請求項１３記載のインプットパネルを備えた表示装置。
【請求項１６】
請求項１０または請求項１１記載の表示パネルを備えた携帯機器。
【請求項１７】
請求項１２または請求項１３記載のインプットパネルを備えた携帯機器。
【請求項１８】
請求項８または請求項９記載のセンシング素子アレイ基板を備えたＸ線ディテクタを含んでなるＸ線検査装置。
【請求項１９】
請求項８または請求項９記載のセンシング素子アレイ基板を備えたＸ線ディテクタを含んでなるレントゲン装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、この半導体装置の製造方法、前記半導体装置を備えた画素アレイ基板、前記半導体装置を備えたセンシング素子アレイ基板、前記画素アレイ基板を備えた表示パネル、前記センシング素子アレイ基板を備えたインプットパネル、前記表示パネルを備えたまたは前記表示パネルと前記インプットパネルとを備えた表示装置（例えば、液晶ディスプレイ、有機エレクトロルミネッセンス（ＥＬ）ディスプレイ、無機ＥＬディスプレイ、及び液晶テレビ等）、前記表示パネルを備えたまたは前記表示パネルと前記インプットパネルとを備えた携帯機器（例えば、歩行用ナビゲーション機器、ノート型パソコン、携帯電話、及び携帯情報端末等）、前記センシング素子アレイ基板を備えたＸ線ディテクタを含んでなるＸ線検査装置、及び前記センシング素子アレイ基板を備えたＸ線ディテクタを含んでなるレントゲン装置に関するものである。
【背景技術】
【０００２】
液晶ディスプレイ等の表示装置に用いられる半導体装置としては、例えば薄膜トランジスタ（ＴＦＴ（ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ））がある。このＴＦＴの製造方法の一従来例として、後述の特許文献１である特開２００７−５５０８号公報に開示されている薄膜トランジスタの製造方法がある。
【０００３】
ここで、前記特開２００７−５５０８号公報に開示されている薄膜トランジスタの製造方法について図１３を参照しつつ説明する。
【０００４】
図１３は、ＴＦＴの製造方法の一従来例を示す製造工程断面図である。
【０００５】
まず初めに、基板１０１１を洗浄する。洗浄後、基板１０１１上にゲート電極形成膜を成膜した後、前記ゲート電極形成膜を所定の形状にパターニングしてゲート電極１０１２を形成する（図１３（ａ）参照）。
【０００６】
次いで、ゲート電極１０１２を被覆するように基板１０１１上にゲート絶縁膜１０１３を形成する。さらに、ゲート絶縁膜１０１３上に、チャネル層となる膜として非晶質シリコン膜１０１４を形成する。
【０００７】
続いて、非晶質シリコン膜１０１４上にバッファー膜１０３１を形成する。さらに、バッファー膜１０３１上に光−熱変換膜１０３２を形成する。なお、バッファー膜１０３１は酸化シリコンからなる膜であり、光−熱変換膜１０３２はモリブデン（Ｍｏ）からなる膜であり、バッファー膜１０３１は、後述のレーザ光照射時に高温となる光−熱変換膜１０３２が非晶質シリコン膜１０１４の膜内に拡散してモリブデンシリサイドが生成されることを防止する役割を果たす。
【０００８】
次いで、光−熱変換膜１０３２の一端部から他端部に向けて（矢印Ｄ１０００で示す方向に）照射領域を移動しながら、光−熱変換膜１０３２にレーザ光１０１６を照射して光−熱変換膜１０３２を加熱し、この熱によって下層にある非晶質シリコン膜１０１４を微結晶シリコン膜１０１５に変化させる（図１３（ａ）参照）。レーザ光照射後、ＴＦＴを構成する上で不要となる光−熱変換膜１０３２及びバッファー膜１０３１を除去する（図１３（ｂ）参照）。さらに、微結晶シリコン膜１０１５上に非晶質シリコン膜１０１７を形成する。このようにして、微結晶シリコン膜１０１５と非晶質シリコン膜１０１７とからなる２層チャネル構造のチャネル層１０１８を形成する（図１３（ｃ）参照）。
【０００９】
その後、非晶質シリコン膜１０１７上にチャネル保護膜を形成する。さらに、当該チャネル保護膜のうちの一部分を用いてストッパー層１０１９を形成する（図１３（ｄ）参照）。また、前記チャネル保護膜のうちの後にソース電極及びドレイン電極を形成する各領域に、ｎ型不純物をドープして、非晶質シリコン層（以下、「ｎ+ａ−Ｓｉ層」とする。）１０２０をそれぞれ形成する（図１３（ｄ）参照）。
【００１０】
最後に、各ｎ+ａ−Ｓｉ層１０２０上にソース電極１０２１及びドレイン電極１０２２を形成して（図１３（ｄ）参照）、ＴＦＴを得る。
【００１１】
なお、前述したレーザ光の照射は、例えばレーザアニール装置を用いて行われる。また、ＴＦＴの製造方法の他の従来例としては、レーザアニール装置の代わりに電気炉を用い、熱拡散を行って非晶質シリコン膜１０１４を微結晶シリコン膜１０１５に変化させるといったものもある。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００７−５５０８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
近年では、表示装置のフレキシブル化の要求が高まっている。そのため、曲げても表示性能が劣化しない表示装置が求められている。
【００１４】
しかしながら、従来の表示装置を形成する際に用いられるＴＦＴは、図１３を参照しつつ説明したような製造方法により製造されており、このＴＦＴを構成する半導体層は全て結晶化されている。そのため、表示装置を曲げたときや外圧により曲がったときに（曲げストレスを加えたときに）、ＴＦＴのオン特性が劣化し、表示装置の表示性能が劣化するといった問題があった。
【００１５】
本発明はかかる問題点を解決すべく創案されたもので、その目的は、曲げストレスによるオン特性の劣化を抑制できる半導体装置、この半導体装置の製造方法、前記半導体装置を備えた画素アレイ基板、前記半導体装置を備えたセンシング素子アレイ基板、表示パネル、インプットパネル、表示装置、携帯機器、Ｘ線検査装置、及びレントゲン装置を提供することにある。
【課題を解決するための手段】
【００１６】
上記課題を解決するため、本発明の半導体装置は、チャネル領域とソース領域とドレイン領域とからなる半導体層を備え、前記チャネル領域が、単結晶膜または多結晶膜からなる結晶化領域であり、前記ソース領域及びドレイン領域が、アモルファス膜からなるアモルファス領域である。
【００１７】
これにより、半導体装置を折り曲げた時に掛かる応力を、曲がりやすいアモルファス膜からなるアモルファス領域に逃がすことが可能となる。このため、曲げストレスによる劣化を抑制することができる。
【００１８】
本発明の半導体装置の製造方法は、チャネル領域とソース領域とドレイン領域とからなる半導体層を備えた半導体装置の製造方法であり、前記半導体層となるアモルファス膜を形成するアモルファス膜形成工程と、前記アモルファス膜に電流を流して一部分を結晶化することにより、単結晶膜または多結晶膜からなる結晶化領域である前記チャネル領域を形成するチャネル領域形成工程とを含んでいる。
【００１９】
これにより、半導体装置を折り曲げた時に掛かる応力を、曲がりやすいアモルファス膜からなるアモルファス領域（ソース領域及びドレイン領域）に逃がすことが可能な半導体装置を得ることができる。このため、曲げストレスによる劣化を抑制することができる半導体装置を得ることができる。さらに、レーザアニール装置を用いずに、電流を流してアモルファス膜の一部分を結晶化することにより結晶化領域を形成しているため、製造設備を簡略化でき、設備投資コストを下げることができる。
【００２０】
また、前述の半導体装置の製造方法は、ゲート電極を形成するゲート電極形成工程と、前記アモルファス膜に接続されるソース電極及びドレイン電極を形成するソースドレイン電極形成工程とをさらに含み、前記チャネル領域形成工程では、前記ソース電極、前記ドレイン電極及び前記ゲート電極それぞれに電圧を印加することによって前記アモルファス膜に電流を流すといったものであってもよい。
【００２１】
このように製造することにより、複数の半導体装置のうちの一部の半導体装置に選択的に電圧印加を行って電流を流すことで、チャネル領域が結晶化された半導体装置とチャネル領域が結晶化されていない半導体装置とを同時に形成することができる。
【００２２】
また、前記チャネル領域形成工程において、前記ソース電極に基準電圧を印加し、前記ゲート電極に閾値電圧（半導体装置をオン状態にするときにゲート電極に印加する電圧）以上の電圧を印加し、前記ドレイン電極に、前記ゲート電極に印加した電圧から前記閾値電圧を引いた値の半分以下の電圧を印加してもよい。
【００２３】
このように製造することにより、ドレイン領域の端部で発生するホットキャリアを抑制し、ドレイン領域の端部の周辺部に与えるダメージが少ない状態で半導体装置に電流を流すことができる。
【００２４】
また、前記チャネル領域形成工程において、前記ソース電極及び前記ドレイン電極に電圧を印加する時間が、１ｎｓｅｃ（ナノ秒）〜１ｍｓｅｃ（ミリ秒）の間であってもよい。
【００２５】
このように製造することにより、短時間に流す電流による加熱であることから、チャネル領域以外の場所に熱によるダメージを与えることを抑制できる。
【００２６】
本発明の画素アレイ基板は、画素アレイを備え、当該画素アレイの表示動作を制御する表示ドライバ回路が配置されており、前記表示ドライバ回路は半導体装置を備え、当該半導体装置は、前述した半導体装置、または前述した半導体装置の製造方法のうちのいずれか一つ半導体装置の製造方法により製造されたものである。
【００２７】
これにより、曲げた後や外圧により曲がった後においても半導体装置のオン特性が安定しているため、曲げストレスに強く安定した駆動を行う最適な表示ドライバ回路を備えた画素アレイ基板を得ることができる。さらに、前述した半導体装置、または前述した半導体装置の製造方法のうちのいずれか一つ半導体装置の製造方法により製造された半導体装置は、オン特性が良いため、画素アレイ基板自体に表示ドライバ回路を配置することができる。
【００２８】
本発明のセンシング素子アレイ基板は、センシング素子がアレイ状に配置されたセンシング素子アレイを備え、前記センシング素子を駆動して前記センシング素子アレイのインプット動作を制御する読出し回路が配置されており、前記読出し回路は半導体装置を備え、当該半導体装置は、前述した半導体装置であるか、または前述した半導体装置の製造方法のうちのいずれか一つ半導体装置の製造方法により製造された半導体装置である。
【００２９】
これにより、曲げた後や外圧により曲がった後においても半導体装置のオン特性が安定しているため、曲げストレスに強く安定した駆動を行う最適な読出し回路を備えたセンシング素子アレイ基板を得ることができる。さらに、前述した半導体装置、または前述した半導体装置の製造方法のうちのいずれか一つ半導体装置の製造方法により製造された半導体装置は、オン特性が良いため、センシング素子アレイ基板自体に読出し回路を配置することができる。
【００３０】
本発明の表示パネルは前述した画素アレイ基板を備えている。
【００３１】
これにより、曲げた後や外圧により曲がった後においても半導体装置のオン特性が安定しているため、曲げストレスに強く正確な表示を行う表示パネルを得ることができる。さらに、画素アレイ基板自体に表示ドライバ回路を配置することができるため、表示ドライバ回路を画素アレイ基板に外付けする必要がなく、表示パネル全体のコストを下げることができる。
【００３２】
また、前記表示パネルは、液晶表示パネル、有機ＥＬパネルまたは無機ＥＬパネルであることが好ましい。これは、液晶表示パネル、有機ＥＬパネル及び無機ＥＬパネルが薄いパネルであるため、曲げて使うことや、外圧により曲がる（例えば、製造過程や運搬中や製品使用中に曲がる）こともあり、曲げストレスによる劣化が問題になることがあるが、曲げストレスに強い前述の前記半導体装置を用いることで劣化の問題を解決できるためである。
【００３３】
本発明のインプットパネルは、前述したセンシング素子アレイ基板を備えている。
【００３４】
これにより、曲げた後や外圧により曲がった後においても半導体装置のオン特性が安定しているため、曲げストレスに強く正確な動作を行うことができる。さらに、センシング素子アレイ基板自体に読出し回路を配置することができるため、読出し回路をセンシング素子アレイ基板に外付けする必要がなく、インプットパネル全体のコストを下げることができる。
【００３５】
また、前記インプットパネルは、タッチパネル、イメージスキャナ、指紋センサまたはＸ線ディテクタであることが好ましい。これは、タッチパネル、イメージスキャナ、指紋センサ及びＸ線ディテクタ等のインプットパネルが薄いパネルであるため、曲げて使うことや、外圧により曲がる（例えば、製造過程や運搬中や製品使用中に曲がる）こともあり、曲げストレスにより生じる劣化が問題になることがあるが、曲げストレスに強い前述の前記半導体装置を用いることで劣化の問題を解決できるためである。
【００３６】
本発明の表示装置は、前述した表示パネルのうちのいずれか一つの表示パネルを備えている。
【００３７】
これにより、曲げた後や外圧により曲がった後においても半導体装置のオン特性が安定しているため、曲げストレスに強く正確な表示を行う表示装置を得ることができる。さらに、画素アレイ基板自体に表示ドライバ回路を配置することができるため、表示ドライバ回路を画素アレイ基板に外付けする必要がなく、表示装置をスリム化することができる。
【００３８】
本発明の表示装置は、前述したインプットパネルのうちのいずれか一つのインプットパネルを備えている。
【００３９】
これにより、曲げた後や外圧により曲がった後においても半導体装置のオン特性が安定しているため、曲げストレスに強く正確な動作を行う表示装置を得ることができる。さらに、センシング素子アレイ基板自体に読出し回路を配置することができるため、読出し回路をセンシング素子アレイ基板に外付けする必要がなく、表示装置をスリム化することができる。
【００４０】
本発明の携帯機器は、前述した表示パネルのうちのいずれか一つの表示パネルを備えている。
【００４１】
これにより、曲げた後や外圧により曲がった後においても半導体装置のオン特性が安定しているため、曲げストレスに強く正確な表示を行う携帯機器を得ることができる。さらに、画素アレイ基板自体に表示ドライバ回路を配置することができるため、表示ドライバ回路を画素アレイ基板に外付けする必要がなく、携帯機器をスリム化することができる。
【００４２】
本発明の携帯機器は、前述したインプットパネルのうちのいずれか一つのインプットパネルを備えている。
【００４３】
これにより、曲げた後や外圧により曲がった後においても半導体装置のオン特性が安定しているため、曲げストレスに強く正確な動作を行う携帯機器を得ることができる。さらに、センシング素子アレイ基板自体に読出し回路を配置することができるため、読出し回路をセンシング素子アレイ基板に外付けする必要がなく、携帯機器をスリム化することができる。
【００４４】
本発明のＸ線検査装置は、前述したセンシング素子アレイ基板を備えたＸ線ディテクタを含んでなる。
【００４５】
これにより、曲げた後や外圧により曲がった後においても半導体装置のオン特性が安定しているため、曲げストレスに強く正確な動作を行うことができる。さらに、前記センシング素子アレイ基板自体に読出し回路を配置しているため、Ｘ線検査装置を低コスト化できる。
【００４６】
本発明のレントゲン装置は、前述したセンシング素子アレイ基板を備えたＸ線ディテクタを含んでなる。
【００４７】
これにより、曲げた後や外圧により曲がった後においても半導体装置のオン特性が安定しているため、曲げストレスに強く正確な動作を行うことができる。さらに、前記センシング素子アレイ基板自体に読出し回路を配置しているため、レントゲン装置を低コスト化できる。
【発明の効果】
【００４８】
本発明は上記のように構成したので、折り曲げたときや外力が加わったときにかかる応力を比較的曲がりやすいアモルファス膜で形成されたソース領域及びドレイン領域に逃がすことができるため、曲げストレスによるオン特性の劣化を抑制できる。
【図面の簡単な説明】
【００４９】
【図１】本発明の半導体装置の一実施形態を示す断面図である。
【図２】本発明の半導体装置の製造方法の一実施形態を示す製造工程断面図である。
【図３】本発明の表示装置の一実施形態を示す平面図である。
【図４】本発明の表示パネルの一実施形態を概略的に示す断面図である。
【図５】本発明の画素アレイ基板の一実施形態を概略的に示す平面図である。
【図６】本発明の携帯機器の一実施形態を示す斜視図である。
【図７】本発明のセンシング素子アレイ基板の一実施形態を概略的に示す平面図である。
【図８】本発明の表示装置の他の実施形態を概略的に示す断面図である。
【図９】本発明の携帯機器の他の実施形態を示す斜視図である。
【図１０】本発明のＸ線検査装置の一実施形態を示すブロック図である。
【図１１】図１０に示すＸ線検査装置に含まれるＸ線ディテクタの一例を概略的に示す説明図である。
【図１２】本発明のレントゲン装置の一実施形態を示すブロック図である。
【図１３】ＴＦＴの製造方法の一従来例を示す製造工程断面図である。
【発明を実施するための形態】
【００５０】
以下、本発明の半導体装置、この半導体装置の製造方法、前記半導体装置を備えた画素アレイ基板、前記半導体装置を備えたセンシング素子アレイ基板、表示パネル、インプットパネル、表示装置、携帯機器、Ｘ線検査装置、及びレントゲン装置の実施形態について説明する。
【００５１】
なお、本明細書においては、オン状態にしたときにＴＦＴを流れる電流の値によりオン特性を評価する。
【００５２】
＜半導体装置の一実施形態＞
まず初めに、本発明の半導体装置の一実施形態について図面を参照しつつ説明する。
【００５３】
なお、本実施形態では、本発明をＴＦＴに適用した場合について説明する。
【００５４】
図１は、本発明の半導体装置の一実施形態を示す断面図である。
【００５５】
本実施形態の半導体装置１０は、ＴＦＴであり、絶縁性基板１上にゲート電極２が形成され、このゲート電極２を被覆するように絶縁性基板１上にゲート絶縁膜３と半導体層４とが順次積層されている。半導体層４には中央部にチャネル領域１４が形成されており、このチャネル領域１４を除く半導体層４上にソース電極５とドレイン電極６とが形成されている。半導体層４は、ソース電極５に対向する部分がソース領域２４、ドレイン電極６に対向する部分がドレイン領域３４となっている。さらに、チャネル領域１４、ソース電極５及びドレイン電極６上には保護膜７が形成されている。図１では、チャネル領域１４に対して左側の領域をソース領域２４、右側の領域をドレイン領域３４としている。
【００５６】
このような構造において、チャネル領域１４は、多結晶膜または単結晶膜等の結晶化された膜からなる結晶化領域であり、ソース領域２４及びドレイン領域３４は、非晶質の膜（アモルファス膜）からなるアモルファス領域である。
【００５７】
なお、図１には図示していないが、半導体層４とソース電極５及びドレイン電極６との間の接触抵抗を低下させるために、半導体層４とソース電極５及びドレイン電極６との間にオーミックコンタクト層をそれぞれ形成してもよい。
【００５８】
本実施形態の半導体装置１０では、半導体層４のうち、チャネル領域１４が結晶化された膜で形成され、チャネル領域１４以外の領域であるソース領域２４及びドレイン領域３４がアモルファス膜で形成されている。そのため、半導体装置１０を折り曲げたときや外力が加わったときにかかる応力を、比較的曲がりやすいアモルファス膜で形成されたソース領域２４及びドレイン領域３４に逃がすことが可能となる。その結果、曲げストレスによるオン特性の劣化を抑制でき、フレキシブル化を必要とする装置において用いることができる。
【００５９】
また、本実施形態の半導体装置１０は、チャネル領域１４が結晶化された膜で形成されているため、高駆動力の（オン電流が高い）半導体装置が必要とされる場合にも用いることができる。
【００６０】
＜半導体装置の製造方法の一実施形態＞
次に、本発明の半導体装置の製造方法の一実施形態について図面を参照しつつ説明する。
【００６１】
図２は、本発明の半導体装置の製造方法の一実施形態を示す製造工程断面図である。
【００６２】
まず、ポリイミド樹脂等で形成された絶縁性基板１上にゲート電極膜を形成するゲート電極形成工程を行う。このゲート電極膜は、例えば、スパッタリング法によって、チタン膜を厚さ１００ｎｍ（Ｔｉ１００ｎｍ）／アルミニウム膜を厚さ３００ｎｍ（ＡＬ３００ｎｍ）／チタン膜を厚さ１００ｎｍ（Ｔｉ１００ｎｍ）で順次積層することで形成する。次いで、フォトリソグラフィー工程及びエッチング工程を経て、前記ゲート電極膜をパターニングしてゲート電極２を形成する（図２（ａ）参照）。
【００６３】
次いで、ＣＶＤ法（化学気相成長法）により、ゲート電極２を被覆するように絶縁性基板１上に、シリコン窒化膜からなるゲート絶縁膜３を厚さ４００ｎｍ、半導体層４となるアモルファスシリコン膜を厚さ２５０ｎｍ、オーミックコンタクト層１８，２８となるＮ型アモルファスシリコン膜を厚さ５０ｎｍで連続して形成する。
【００６４】
なお、これら３層（シリコン窒化膜（ゲート絶縁膜３）、アモルファスシリコン膜及びＮ型アモルファスシリコン膜）の形成は高温で行われることが望ましい。これは、後述の結晶化工程（チャネル領域形成工程）でチャネル領域１４を形成するために半導体層４の一部分に電流を流して加熱する際に、ゲート絶縁膜３（特に、半導体層４のチャネル領域１４となる部分に接触する部位）への熱によるダメージを抑制するためである。具体例を示すと、前記３層を形成する際、絶縁性基板１の温度（基板温度）は３００℃以上であることが好ましく、４００℃以上であることがより好ましい。さらに、基板温度の上限は、例えば６００℃である。
【００６５】
また、ＣＶＤ法によりシリコン窒化膜（ゲート絶縁膜３）を形成した後に、１０秒〜６０秒程度の待ち時間をおいてから、アモルファスシリコン膜を形成することが好ましい。このような待ち時間を設けることにより、シリコン窒化膜中の未反応成分のガスをシリコン窒化膜中から外部に逃がす時間を設けることができ、膜質を向上することができる。さらに、この待ち時間に、チャンバー圧力を一時的に下げるまたは基板温度を一時的に上げるといった手順を追加してもよい。
【００６６】
図１に示す半導体装置１０では、基板温度を４００℃に設定して前記３層を形成しており、さらに、シリコン窒化膜の形成後に６０秒の待ち時間をおいてから残りの２層（アモルファスシリコン膜及びＮ型アモルファスシリコン膜）を形成する。
【００６７】
前述した手順により前記３層を形成した後、前記アモルファスシリコン膜と前記Ｎ型アモルファスシリコン膜とが予め設定された領域のみに残るように、フォトリソグラフィー工程及びエッチング工程を経て、前記アモルファスシリコン膜と前記Ｎ型アモルファスシリコン膜とをパターニングする。これにより、半導体層４（図２（ｄ）参照）となるアモルファスシリコン膜４０、オーミックコンタクト層１８，２８（図２（ｃ）参照）となるＮ型アモルファスシリコン膜８を形成する（図２（ｂ）参照）。
【００６８】
続いて、前記アモルファスシリコン膜４０に接続されるソース電極及びドレイン電極を形成するソースドレイン電極形成工程を行う。まず、Ｎ型アモルファスシリコン膜８表面上に、ソース・ドレイン電極膜を成膜する。このソース・ドレイン電極膜は、スパッタリング法によって、Ｔｉ１００ｎｍ／ＡＬ３００ｎｍ／Ｔｉ１００ｎｍで順次積層することで成膜する。次いで、フォトリソグラフィー工程及びエッチング工程を経て、前記ソース・ドレイン電極膜をパターニングしてソース電極５及びドレイン電極６を形成する（図２（ｃ）参照）。さらに、このエッチング工程の時に、後にチャネル領域１４となる部位上のＮ型アモルファスシリコン膜８（図２（ｃ）中に「Ａ」で示す部分）を確実に除去して、Ｎ型アモルファスシリコン膜８をソース側の（アモルファスシリコン膜４０とソース電極５との間に設けられた）オーミックコンタクト層１８とドレイン側の（アモルファスシリコン膜４０とドレイン電極６との間に設けられた）オーミックコンタクト層２８とに確実に分離する。
【００６９】
次いで、結晶化工程（チャネル領域形成工程）を行う。前記結晶化工程では、１ｎｓｅｃ（ナノ秒）〜１ｍｓｅｃ（ミリ秒）の間、ソース電極５に基準電圧を印加し、ゲート電極２に閾値電圧（半導体装置１０をオン状態にするときにゲート電極２に印加する電圧）以上の電圧を印加し、ドレイン電極６に、ゲート電極２に印加した電圧から前記閾値電圧を引いた値の半分以下の電圧を印加する。具体例を示すと、２０ｎｓｅｃの間、ソース電極５に基準電圧０Vを印加し、ゲート電極２に２００Vの電圧を印加し、ドレイン電極６に５０Vの電圧を印加する。この電圧設定は、半導体装置１０の大きさに対して、非常に大きな電圧を短時間印加する設定になっている。このような設定で電圧を印加することによって、オーミックコンタクト層１８，２８及びアモルファスシリコン膜４０を介してソース電極５とドレイン電極６との間に瞬時に大電流が流れる。このとき、アモルファスシリコン膜４０のうちソース電極５及びドレイン電極６の間隙部分に対向する部分（図２（ｃ）中に「Ａ」で示す部分）が、他の部分と比較して、最も抵抗が高くなり加熱され高温になる。これにより、前記間隙部分に対向する部分のアモルファスシリコン膜４０のみ加熱により結晶化が進み、ポリシリコンへと膜質が変化する。その結果、前記アモルファスシリコン膜４０に、結晶化領域であるチャネル領域１４が形成されるとともに、チャネル領域１４によって分離された２つのアモルファス領域であるソース領域２４及びドレイン領域３４が形成され、半導体層４が得られる（図２（ｄ）参照）。
【００７０】
なお、電圧印加時のチャネル領域１４となる部位の局所的な瞬間温度は、測定が困難であるため不明である。さらに、電圧印加時に当該部位を流れる電流の測定についても、短時間パルスの電流測定が不可能であるため行っていない。しかしながら、電子顕微鏡（ＳＥＭ）観察によると、半導体層４のうちチャネル領域１４では、シリコンの結晶粒の大きさが１０ｎｍ〜８０ｎｍとなっていることが確認できた。さらに、ソース領域２４及びドレイン領域３４では、シリコンの結晶粒は見られなかった。
【００７１】
また、チャネル領域１４を形成するための電圧印加条件については、電圧を印加する時間（電圧印加時間）が１ｍｓｅｃ以下であることが、前記間隙部分に対向する部分で発生した熱が周辺領域にダメージを与えることを抑制できるため好ましい。また、電圧印加時間が１ｎｓｅｃ以上であることが、前記間隙部分に対向する部分に電流が安定して流れ、アモルファスシリコンが結晶化してポリシリコンへと変化するのに必要な長さの時間、熱を発生させることができるため好ましい。特に、電流が安定した状態で過熱処理をすることができるため、電圧印加時間は１０ｎｓｅｃ〜５００ｎｓｅｃの間がより好ましい。しかし、最適な電圧印加時間の長さは、印加する電圧の値、各電極を含めた半導体装置１０の構造、及びアモルファスシリコンの膜質に依存して変化するので、これらを考慮して適宜調整する必要がある。
【００７２】
また、チャネル領域１４を形成する際のドレイン電圧（ドレイン電極６に印加する電圧）は、チャネル領域１４を形成する際のゲート電圧（ゲート電極２に印加する電圧）から閾値電圧を引いた値の半分以下であることが好ましい。このような電圧にすることで、ドレイン電圧の影響を受けずに蓄積層または反転層を充分に形成することが可能で、ドレイン領域３４の端部で発生するホットキャリアによるトランジスタ特性（半導体装置１０の特性）の劣化を防止することができるため好ましい。さらに、チャネル領域１４を形成する際のドレイン電圧は、チャネル領域１４を形成する際のゲート電圧から閾値電圧分を引いた値の４分の１以下であることがより好ましい。このような電圧にすることで、さらにトランジスタ特性（半導体装置１０の特性）の劣化を防止することができる。
【００７３】
また、チャネル領域１４を形成する際のゲート電圧は、より高い方が蓄積層または反転層を確実に形成してホットキャリアの発生を抑制することができるため好ましい。但し、このゲート電圧はゲート絶縁膜３が破壊されない程度の電圧が上限である。
【００７４】
また、電圧を印加する順序としては、ゲート電極の電圧印加の後にソース電極・ドレイン電極間に電圧が掛かるようにするのが良い。これは、ゲート電圧によりアモルファスシリコン膜４０に蓄積層または反転層を充分に形成して電流が流れやすい状態にした後に、ソース電極・ドレイン電極間に電流を流すためである。これによって、トランジスタ特性の劣化を抑制することができる。
【００７５】
前述した手順によりチャネル領域１４を形成した後、ＣＶＤ法によって、シリコン窒化膜からなる保護膜７を形成し、半導体装置１０を得る（図２（ｅ）参照）。なお、前述した電流による結晶化工程（チャネル領域１４を形成するために電圧を印加する工程）は、保護膜７を形成した後に行ってもよい。
【００７６】
なお、一般的に、半導体装置１０は、１枚の絶縁性基板１上に同時に複数個形成される。そのため、複数の電圧印加用端子を備えた装置を用いて、１枚の絶縁性基板１上に形成された全てのＴＦＴ（または一部の複数のＴＦＴ）に対して電圧を印加して結晶化工程を同時に行ってもよい。このように製造することにより、半導体装置１０の生産性を向上することができる。
【００７７】
本実施形態の半導体装置１０の製造方法によれば、半導体層４のうち、チャネル領域１４が結晶化された膜で形成され、チャネル領域１４以外の領域であるソース領域２４及びドレイン領域３４がアモルファス膜で形成される。そのため、折り曲げたときや外力が加わったときにかかる応力を、比較的曲がりやすいアモルファス膜で形成されたソース領域２４及びドレイン領域３４に逃がすことが可能となる。その結果、曲げストレスによるオン特性の劣化を抑制でき、フレキシブル化を必要とする装置において用いることができる。
【００７８】
さらに、本実施形態の半導体装置１０の製造方法によれば、従来のＴＦＴの製造方法において用いられていたレーザアニール装置や電気炉等といった高価な製造装置を必要としないため、製造設備を簡略化でき、設備投資コストを下げることができる。このため、低コストで半導体装置１０を作成することが可能となる。
【００７９】
［本発明の半導体装置の評価］
次いで、本発明の半導体装置１０のオン特性と従来の半導体装置のオン特性との比較結果について説明する。
【００８０】
本発明の半導体装置１０は、図２を参照しつつ説明した手順により製造されたＴＦＴであり、図２（ｅ）に示すような構造となっている。また、従来の半導体装置は、図１３を参照しつつ説明した手順により製造されたＴＦＴであり、図１３（ｄ）に示すような構造となっている。
【００８１】
本発明の半導体装置１０及び従来の半導体装置の大きさはゲート長４μｍ、ゲート幅２０μｍである。また、本発明の半導体装置１０のゲート電圧の閾値電圧は約４Vであり、従来の半導体装置の閾値電圧は４Vである。さらに、絶縁性基板１及び基板１０１１は、容易に曲げることが可能なポリイミド樹脂を用いて形成されている。即ち、本発明の半導体装置１０と従来の半導体装置とはほぼ同等のものである。
【００８２】
また、各半導体装置のオン電流を測定する際には、ゲート電圧を３５Ｖ、ドレイン電圧を１Ｖ、ソース電圧を０Vに設定して測定を行う。
【００８３】
まず初めに、本発明の半導体装置１０の初期時のオン電流の値（初期電流値）を測定した結果、初期電流値は５．７ｎＡであった。
【００８４】
次いで、本発明の半導体装置１０の絶縁性基板１に対して、曲げ直径２ｃｍまで曲げた後に元の平らな状態に伸ばす作業を１０回繰り返して曲げストレスを加えた。その後、半導体装置１０のオン電流を測定した結果、オン電流は５．５ｎＡであった。
【００８５】
続いて、従来の半導体装置の初期電流値を測定した結果、初期電流値は６ｎＡであった。
【００８６】
次いで、従来の半導体装置の基板１０１１に対して、曲げ直径２ｃｍまで曲げた後に元の平らな状態に伸ばす作業を１０回繰り返して曲げストレスを加えた。その後、半導体装置のオン電流を測定した結果、オン電流は５．５ｎＡであった。
【００８７】
最後に、上記測定結果を参照しつつ本発明の半導体装置１０のオン特性と従来の半導体装置のオン特性との比較を行う。なお、本明細書では、「電流減少量＝初期電流値−曲げストレスを加えた後のオン電流」とし、「減少率＝電流減少量÷初期電流値」とする。
【００８８】
本発明の半導体装置１０では、電流減少量が０．２ｎＡであり、減少率が３．５％であった。
【００８９】
従来の半導体装置では、電流減少量が０．５ｎＡであり、減少率が８．３％であった。
【００９０】
即ち、本発明の半導体装置１０は、従来の半導体装置と比較して電流減少量も減少率も少なく、基板の曲げストレスに対して強いことが明らかとなった。また、本発明の半導体装置の製造方法によれば、高価な装置を用いた結晶化を行うことなく高電圧を短時間印加するといった簡単な手順で、曲げストレスに対して強い半導体装置１０を得ることができることが明らかとなった。
【００９１】
＜画素アレイ基板、表示パネル及び表示装置の一実施形態＞
次に、本発明の表示装置の一実施形態について図面を参照しつつ説明する。
【００９２】
本発明の表示装置は、表示ドライバ回路に含まれる半導体装置として本発明の半導体装置（例えば半導体装置１０）を備えていることを特徴としている。本発明を適用可能な表示装置の具体例としては、液晶ディスプレイ、有機ＥＬディスプレイ、無機ＥＬディスプレイ、及び液晶テレビ等がある。本実施形態では、本発明を液晶ディスプレイに適用した場合について説明する。
【００９３】
図３は、本発明の表示装置の一実施形態を示す平面図であり、図４は、本発明の表示パネルの一実施形態を概略的に示す断面図であり、図５は、本発明の画素アレイ基板の一実施形態を概略的に示す平面図である。
【００９４】
本実施形態の表示装置１００である液晶ディスプレイは、図３に示すように、表示部１１０と、表示部１１０を保護し支持する筐体１２０とからなる。また、表示部１１０は、詳細に図示しないが、偏光板、例えば液晶表示パネルである表示パネル１１０Ｐ、支持フレーム、及び表示パネル１１０Ｐの光源である光源ユニット等を含んでなる。
【００９５】
本発明の表示パネル１１０Ｐの一実施形態である前記液晶表示パネルは、図４に示すように、一対の基板（画素アレイ基板１１１及び対向基板１１２）を所定の厚さの間隙部を介して対向させた状態でシール材１１３により貼り合わせ、前記一対の基板の間隙部に液晶層１１４を配置したものである。
【００９６】
対向基板１１２の基材１１２ａ表面のうち画素アレイ基板１１１に対向する面には、全面に１つの対向電極１１２ｂが設けられている。また、画素アレイ基板１１１の基材１１１ａ表面のうち対向基板１１２に対向する面には、画素ごとに画素電極１１１ｂがそれぞれ設けられている。さらに、各画素電極１１１ｂは、図示していないが、各画素に設けられたＴＦＴを介して、各画素の境界部分に設けられた配線に接続されており、これらＴＦＴ及び配線は基材１１１ａ表面のうち対向基板１１２に対向する面に設けられている。
【００９７】
また、本発明の画素アレイ基板の一実施形態である図５に示す画素アレイ基板１１１には、画素アレイが形成された矩形のＴＦＴアレイ領域Ｂ１が設けられており、当該矩形のＴＦＴアレイ領域Ｂ１に対向するように前述の対向基板１１２（図４参照）が配置される。具体例を示すと、図５では、画素アレイ基板１１１の左下寄りの位置にＴＦＴアレイ領域Ｂ１が設けられている。なお、図示していないが、ＴＦＴアレイ領域Ｂ１にはマトリクス状に複数の画素が形成されている。
【００９８】
さらに、画素アレイ基板１１１のＴＦＴアレイ領域Ｂ１が設けられていない領域の一部分には第１表示ドライバ領域Ｂ２が設けられており、他の一部分には第２表示ドライバ領域Ｂ３が設けられている。具体例を示すと、図５では、画素アレイ基板１１１の上辺に沿って第１表示ドライバ領域Ｂ２が設けられており、画素アレイ基板１１１の右辺に沿って第２表示ドライバ領域Ｂ３が設けられている。なお、図示していないが、第１表示ドライバ領域Ｂ２及び第２表示ドライバ領域Ｂ３には、例えばＴＦＴアレイ領域Ｂ１の各画素に配置されたＴＦＴのソース電極またはゲート電極に前記配線を介して信号を送ることによって、前記画素アレイの表示動作を制御するドライバ回路（表示ドライバ回路）がそれぞれ配置されている。
【００９９】
さらに、前記表示ドライバ回路に含まれるＴＦＴとして、前述した本発明の半導体装置（例えば図１に示す半導体装置１０）が用いられる。なお、本実施形態では、図４に示す画素アレイ基板１１１の基材１１１ａが図１に示す絶縁性基板１となっている。
【０１００】
一般に、ＴＦＴを表示ドライバ回路に用いる際には、安定した信号が出力できるように高駆動力のＴＦＴが求められる場合がある。そのため、従来の表示装置の表示部では、高駆動力を達成できないといった理由により、表示ドライバ回路が表示パネルに外付けされた状態で実装されていた。これにより、外付け実装部品点数が多くなり、従来はスリムな（薄型化された）表示装置を製造することが困難であった。
【０１０１】
しかしながら、本発明によれば、ＴＦＴは、前述したようにチャネル領域が結晶化された膜で形成されているため、高駆動力であることが必要とされる場合においても用いることができる。さらに、前記ＴＦＴは、結晶化工程を実施することでチャネル領域を結晶化することができるため、１枚の画素アレイ基板１１１に２種類のＴＦＴを混載することができる。具体的には、第１表示ドライバ領域Ｂ２及び第２表示ドライバ領域Ｂ３に形成される表示ドライバ回路のＴＦＴのみに前述した結晶化工程を選択的に実施することで、ＴＦＴアレイ領域Ｂ１にはチャネル領域が結晶化されていないＴＦＴ（アモルファスＴＦＴ）を、第１表示ドライバ領域Ｂ２及び第２表示ドライバ領域Ｂ３にはチャネル領域が結晶化されたＴＦＴ（結晶化したＴＦＴ）を同時に形成できる。その結果、当該ＴＦＴは、表示ドライバ回路用の半導体装置として用いることができる。
【０１０２】
本実施形態の画素アレイ基板１１１においては、表示ドライバ回路に含まれる半導体装置として前述した半導体装置１０が用いられている。この半導体装置１０は曲げた後や外圧により曲がった後においてもオン特性が安定しているため、安定した駆動を行う最適な表示ドライバ回路を備えた画素アレイ基板１１１を得ることができる。また、前記半導体装置１０は表示ドライバ回路用の半導体装置として用いることができるため、画素アレイ基板１１１自体に表示ドライバ回路を配置することができる。
【０１０３】
本実施形態の表示パネル１１０Ｐは、液晶ディスプレイの表示部の一部分を構成する液晶表示パネル、有機ＥＬディスプレイの表示部の一部分を構成する有機ＥＬパネル、または無機ＥＬディスプレイであり、前述した画素アレイ基板１１１を備えている。この画素アレイ基板１１１に配置された表示ドライバ回路の半導体装置は前述した半導体装置１０である。この半導体装置１０は、曲げた後や外圧により曲がった後においてもオン特性が安定しているため、曲げストレスに強く正確な表示を行うことができる表示パネルを得ることができる。さらに、前記半導体装置１０は表示ドライバ回路用の半導体装置として用いることができるため、表示ドライバ回路を表示パネル１１０Ｐに外付けする必要がなく、表示パネル１１０Ｐ全体のコストを下げることができる。
【０１０４】
本実施形態の表示装置１００は、表示部１１０に前述した表示パネル１１０Ｐを備えており、この表示パネル１１０Ｐの表示ドライバ回路に含まれる半導体装置として前述した半導体装置１０が用いられている。この半導体装置１０は、曲げた後や外圧により曲がった後においてもオン特性が安定しているため、表示ドライバ回路から各画素に正確な信号を送ることができる。その結果、表示装置１００は正確な表示を行うことができる。さらに、前記半導体装置１０は表示ドライバ回路用の半導体装置として用いることができるため、表示ドライバ回路を表示パネル１１０Ｐに外付けする必要がなく、外付け実装部品点数を削減して表示部１１０を省スペース化し、表示装置１００をスリム化（薄型化）することができる。
【０１０５】
＜携帯機器の一実施形態＞
次に、本発明の携帯機器の一実施形態について図面を参照しつつ説明する。
【０１０６】
本発明の携帯機器は、表示部の表示ドライバ回路に含まれる半導体装置として前述した半導体装置（例えば図１に示す半導体装置１０）を備えていることを特徴としている。本発明を適用可能な携帯機器の具体例としては、歩行用ナビゲーション機器、ノート型パソコン、携帯電話、及び携帯情報端末等がある。本実施形態では、本発明をノート型パソコンに適用した場合について説明する。
【０１０７】
図６は、本発明の携帯機器の一実施形態を示す斜視図である。
【０１０８】
本発明の携帯機器２００の一実施形態であるノート型パソコンは、図６に示すように、装置本体２１０と、ヒンジ機構を備えた連結部２２０を介して装置本体２１０に連結された蓋体２３０とからなる。この蓋体２３０は、開閉自在であり、ヒンジ機構により、装置本体２１０に対してユーザが必要とする角度まで起こした状態（開いた状態）を保つことができる。
【０１０９】
装置本体２１０表面には、入力装置としてのキーボード２１０ａ、各種配線及び入力装置接続用の端子２１０ｂ、ならびにドライバ２１０ｃ等が配置されている。また、装置本体２１０内部には、図示していないが、ＣＰＵ（ｃｅｎｔｒａｌ  ｐｒｏｃｅｓｓｉｎｇ  ｕｎｉｔ）、ＲＡＭ（ｒａｎｄｏｍ−ａｃｃｅｓｓ  ｍｅｍｏｒｙ）及びＲＯＭ（ｒｅａｄ−ｏｎｌｙ  ｍｅｍｏｒｙ）等を内蔵している。
【０１１０】
蓋体２３０には、前述した表示装置１００の表示部１１０と同様の構成を備えた表示部２３０ａが配置されている。即ち、表示部２３０ａは、詳細に図示しないが、液晶表示パネル（例えば、図４に示すような表示パネル１１０Ｐ）、有機ＥＬパネルまたは無機ＥＬパネル等の表示パネル２３０Ｐを備えており、この表示パネル２３０Ｐは画素アレイ基板（例えば、図５に示すような画素アレイ基板１１１）を備えている。
【０１１１】
前記画素アレイ基板には表示ドライバ回路が配置されており、この表示ドライバ回路に含まれる半導体装置として、前述した半導体装置１０が用いられている。
【０１１２】
なお、半導体装置を表示ドライバ回路に用いる際には、安定した信号が出力できるように高駆動力の半導体装置が求められる場合がある。そのため、従来の携帯機器の表示部では、高駆動力を得られないことにより、表示ドライバ回路が表示パネルに外付けされた状態で実装されていた。これにより、外付け実装部品点数が多くなり、従来はスリムな（薄型化された）携帯機器を製造することが困難であった。
【０１１３】
しかしながら、本実施形態によれば、半導体装置１０は、前述したようにチャネル領域が結晶化された膜で形成されているため、高駆動力であることが必要とされる場合においても用いることができる。さらに、半導体装置１０は、結晶化工程を実施することでチャネル領域を結晶化することができるため、１枚の画素アレイ基板１１１に２種類の半導体装置（半導体装置１０及び他の半導体装置）を混載することができる。具体的には、画素アレイ基板１１１の表示ドライバ領域（図５では第１表示ドライバ領域Ｂ２及び第２表示ドライバ領域Ｂ３）に形成される表示ドライバ回路の半導体装置のみに、前述した結晶化工程を選択的に実施してチャネル領域１４を形成することで、表示ドライバ領域（図５では第１表示ドライバ領域Ｂ２及び第２表示ドライバ領域Ｂ３）にはチャネル領域１４が結晶化された半導体装置１０を、画素アレイ基板１１１のアレイ領域（図５ではＴＦＴアレイ領域Ｂ１）にはチャネル領域が結晶化されていない他の半導体装置を同時に形成できる。その結果、半導体装置１０は、表示ドライバ回路用の半導体装置として用いることもできる。
【０１１４】
本実施形態の携帯機器２００は、表示部２３０ａに前述した表示パネル２３０Ｐを備えており、この表示パネル２３０Ｐの表示ドライバ回路に含まれる半導体装置として前述した半導体装置１０が用いられている。この半導体装置１０は、曲げた後や外圧により曲がった後においてもオン特性が安定しているため、表示ドライバ回路から各画素に正確な信号を送ることができる。その結果、携帯機器２００は正確な表示を行うことができる。さらに、前記半導体装置１０は表示ドライバ回路用の半導体装置として用いることができるため、表示ドライバ回路を表示パネル２３０Ｐに外付けする必要がなく、外付け実装部品点数を削減して表示部２３０ａを省スペース化し、携帯機器２００をスリム化（薄型化）することができる。
【０１１５】
＜センシング素子アレイ基板の一実施形態＞
次いで、本発明のセンシング素子アレイ基板の一実施形態について説明する。
【０１１６】
図７は、本発明のセンシング素子アレイ基板の一実施形態を概略的に示す平面図である。
【０１１７】
センシング素子アレイ基板３００には、センシング素子がアレイ状に配置されたセンシング素子アレイが形成された矩形のセンシング素子アレイ領域Ｂ３０１が設けられている。
【０１１８】
さらに、センシング素子アレイ基板３００のセンシング素子アレイ領域Ｂ３０１が設けられていない領域の一部分には第１読出しドライバ領域Ｂ３０２が設けられており、他の一部分には第２読出しドライバ領域Ｂ３０３が設けられている。具体例を示すと、図７では、センシング素子アレイ領域Ｂ３０１はセンシング素子アレイ基板３００の左下寄りの位置に設けられており、センシング素子アレイ基板３００の上辺に沿って第１読出しドライバ領域Ｂ３０２が設けられており、センシング素子アレイ基板３００の右辺に沿って第２読出しドライバ領域Ｂ３０３が設けられている。なお、図示していないが、第１読出しドライバ領域Ｂ３０２及び第２読出しドライバ領域Ｂ３０３には、前記センシング素子を駆動して前記センシング素子アレイのインプット動作を制御するドライバ回路（読出し回路）がそれぞれ配置されている。
【０１１９】
前記読出し回路は、例えばＴＦＴ等の半導体装置を備えており、本実施形態において、この半導体装置は本発明の半導体装置または本発明の半導体装置の製造方法により製造された半導体装置であり、例えば、図２に示す半導体装置の製造方法によって製造された図１に示す半導体装置１０である。
【０１２０】
一般に、半導体装置を読出し回路に用いる際には、安定した信号が出力できるように高駆動力の半導体装置が求められる場合がある。そのため、従来のセンシング素子アレイ基板では、高駆動力を達成できないといった理由により、センシング素子アレイ基板自体に読出し回路を配置することができなかった。
【０１２１】
しかしながら、本発明によれば、半導体装置１０は、前述したようにチャネル領域が結晶化された膜で形成されているため、高駆動力であることが必要とされる場合においても用いることができる。さらに、半導体装置１０は、結晶化工程を実施することでチャネル領域を結晶化することができるため、１枚のセンシング素子アレイ基板３００に２種類の半導体装置（半導体装置１０及び他の半導体装置）を混載することができる。具体的には、第１読出しドライバ領域Ｂ３０２及び第２読出しドライバ領域Ｂ３０３に形成される読出し回路の半導体装置１０のみに前述した結晶化工程を選択的に実施してチャネル領域１４を形成することで、第１読出しドライバ領域Ｂ３０２及び第２読出しドライバ領域Ｂ３０３にはチャネル領域１４が結晶化された半導体装置１０を、センシング素子アレイ領域Ｂ３０１にはチャネル領域が結晶化されていない他の半導体装置を同時に形成できる。その結果、当該ＴＦＴは、読出し回路用の半導体装置として用いることができる。
【０１２２】
本実施形態のセンシング素子アレイ基板３００においては、読出し回路に含まれる半導体装置として前述した半導体装置１０が用いられている。この半導体装置１０は曲げた後や外圧により曲がった後においてもオン特性が安定しているため、曲げストレスに強く安定した駆動を行う最適な読出し回路を備えたセンシング素子アレイ基板を得ることができる。また、前記半導体装置１０は読出し回路用の半導体装置として用いることができるため、センシング素子アレイ基板３００自体に読出し回路を配置することができる。
【０１２３】
＜インプットパネルの一実施形態＞
次いで、本発明のインプットパネルの一実施形態について説明する。
【０１２４】
本実施形態のインプットパネルは、前述したセンシング素子アレイ基板３００を備えている。
【０１２５】
このインプットパネルは、例えば、タッチパネル、イメージスキャナ、指紋センサまたはＸ線ディテクタである。
【０１２６】
インプットパネルがタッチパネルの場合、このインプットパネルは、センシング素子としてフォトダイオード、液晶層の容量を検出するセルギャップ容量センサまたは温度センサを有するセンシング素子アレイ基板３００を備える。
【０１２７】
インプットパネルがイメージスキャナの場合、インプットパネルは、原稿等の被写体を照射するＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）を備えた光源部と、被写体からの反射光による画像の結像を行う画像結像部とを備え、この画像結像部は、センシング素子としてフォトダイオードを有するセンシング素子アレイ基板３００を備える。
【０１２８】
インプットパネルが指紋センサの場合、インプットパネルは、指先等の被写体を照射するＬＥＤを備えた光源部と、被写体からの反射光による画像の結像を行う画像結像部とを備え、この画像結像部は、センシング素子としてフォトダイオードを有するセンシング素子アレイ基板３００を備える。
【０１２９】
インプットパネルがディテクタの場合、インプットパネルは、センシング素子アレイ基板３００とＸ線変換膜と上層電極とが積層されたものであり、この場合、センシング素子はＴＦＴである。
【０１３０】
これらタッチパネル、イメージスキャナ、指紋センサ及びＸ線ディテクタ等の薄いパネルは、曲げて使うことや外圧により曲がる（例えば、製造過程や運搬中や製品使用中に曲がる）こともあり、曲げたときや外力が加わったときに生じる劣化が問題になることがある。
【０１３１】
しかしながら、本実施形態のインプットパネルにおいては、センシング素子アレイ基板３００に配置された読出し回路の半導体装置として前述した半導体装置１０が用いられており、この半導体装置１０は曲げた後や外圧により曲がった後においてもオン特性が安定している。そのため、曲げストレスに強く正確な動作を行うことができるインプットパネルを得ることができる。
【０１３２】
さらに、本実施形態のインプットパネルは、前記読出し回路の半導体装置として前述した半導体装置１０を備えているので、センシング素子アレイ基板３００自体に読出し回路を配置することができる。そのため、読出し回路をセンシング素子アレイ基板３００に外付けする必要がなく、その結果、インプットパネル全体のコストを下げることができる。
【０１３３】
＜表示装置の他の実施形態＞
次いで、本発明の表示装置の他の実施形態について説明する。
【０１３４】
図８は、本発明の表示装置の他の実施形態の一例を概略的に示す断面図であり、表示装置の表示部の一部分を示す。
【０１３５】
本実施形態の表示装置４００は表示部にインプットパネル４１０Ｐを備えてなるものである。詳細に図示しないが、表示装置４００の表示部は、例えば、偏光板、表示パネル１１０Ｐ、表示パネル１１０Ｐ表面に配置されたインプットパネル４１０Ｐ、表示パネル１１０Ｐの光源である光源ユニット、及び支持フレーム等を含んでなる。
【０１３６】
図８に示す表示装置４００は、例えば図４に示す表示パネル１１０Ｐにインプットパネル４１０Ｐを一体形成したものである。なお、インプットパネル４１０Ｐは前述したセンシング素子アレイ基板３００（図７参照）を備えている。
【０１３７】
このように、表示パネル１１０Ｐにインプットパネル４１０Ｐを一体形成することにより、表示装置４００の表示機能に対して、イメージスキャナ機能、指紋センサ機能及びタッチパネル機能のうちの少なくとも一つの機能を付加することができる。その結果、データ入力操作を簡単化することができる。
【０１３８】
本実施形態の表示装置４００は、表示パネル１１０Ｐとインプットパネル４１０Ｐとを備えており、この表示パネル１１０Ｐの表示ドライバ回路やインプットパネル４１０Ｐの読出し回路に含まれる半導体装置として前述した半導体装置１０が用いられている。この半導体装置１０は、曲げた後や外圧により曲がった後においてもオン特性が安定しているため、表示ドライバ回路や読出し回路から正確な信号を出力することができる。その結果、表示装置４００は正確な表示を行うことができ、インプットパネル４１０Ｐは正確な動作を行うことができる。
【０１３９】
さらに、前記半導体装置１０は表示ドライバ回路用の半導体装置や読出し回路用の半導体装置として用いることができるため、表示パネル１１０Ｐの画素アレイ基板１１１自体に表示ドライバ回路を配置することや、インプットパネル４１０Ｐのセンシング素子アレイ基板３００自体に読出し回路を配置することができる。これにより、表示装置４００をスリム化することができる。
【０１４０】
＜携帯機器の他の実施形態＞
次いで、本発明の携帯機器の他の実施形態について説明する。
【０１４１】
図９は、本発明の携帯機器の他の実施形態を示す斜視図である。
【０１４２】
本実施形態の携帯機器５００はインプットパネル５３０Ｐを備えてなるものであり、このインプットパネル５３０Ｐは前述したセンシング素子アレイ基板３００（図７参照）を備えている。
【０１４３】
図９に示す携帯機器５００は、例えば図６に示す携帯機器２００の表示パネル２３０Ｐにインプットパネル５３０Ｐを一体形成したものである。この場合、携帯機器５００の表示機能に対して、イメージスキャナ機能、指紋センサ機能及びタッチパネル機能のうちの少なくとも一つの機能を付加することができる。その結果、データ入力操作を簡単化することができる。
【０１４４】
本実施形態の携帯機器５００は、表示パネル２３０Ｐとインプットパネル５３０Ｐとを備えており、この表示パネル２３０Ｐの表示ドライバ回路やインプットパネル５３０Ｐの読出し回路に含まれる半導体装置として前述した半導体装置１０が用いられている。この半導体装置１０は、曲げた後や外圧により曲がった後においてもオン特性が安定しているため、表示ドライバ回路や読出し回路から正確な信号を出力することができる。その結果、携帯機器５００は正確な表示を行うことができ、インプットパネル５３０Ｐは正確な動作を行うことができる。
【０１４５】
さらに、前記半導体装置１０は表示ドライバ回路用の半導体装置や読出し回路用の半導体装置として用いることができるため、表示パネル２３０Ｐの画素アレイ基板１１１自体に表示ドライバ回路を配置することや、インプットパネル５３０Ｐのセンシング素子アレイ基板３００自体に読出し回路を配置することができる。これにより、携帯機器５００をスリム化することができる。
【０１４６】
＜Ｘ線検査装置の一実施形態＞
次いで、本発明のＸ線検査装置の一実施形態について説明する。
【０１４７】
図１０は本発明のＸ線検査装置の一実施形態を示すブロック図であり、図１１は図１０に示すＸ線検査装置に含まれるＸ線ディテクタの一例を概略的に示す説明図である。
【０１４８】
本実施形態のＸ線検査装置６００は、Ｘ線６００ＸＲを検出物６３０に向けて放射するＸ線発生ユニット部６１０と、検出物６３０を透過したＸ線を検出する検出ユニット部６２０とを備えている。
【０１４９】
Ｘ線発生ユニット部６１０は、Ｘ線を放射するＸ線管６１１と、このＸ線管６１１に高電圧を供給する高電圧装置６１２とを備えている。
【０１５０】
検出ユニット部６２０は、前述したセンシング素子アレイ基板３００を備えたＸ線ディテクタ６２１（図１１参照）を含んでなるものである。Ｘ線ディテクタ６１２は、センシング素子アレイ基板３００とＸ線変換膜６２１Ｆと上層電極６２１Ｅとが積層されたものである。
【０１５１】
Ｘ線検査装置６００は、Ｘ線発生ユニット部６１０と検出ユニット部６２０との間に配置された検出物６３０に対してＸ線検査を行うものである。
【０１５２】
本実施形態のＸ線検査装置６００は、前述したセンシング素子アレイ基板３００を備えている。このセンシング素子アレイ基板３００に配置された読出し回路の半導体装置は前述した半導体装置１０である。この半導体装置１０は、曲げた後や外圧により曲がった後においてもオン特性が安定しているため、曲げストレスに強く正確な動作を行うＸ線検査装置を得ることができる。さらに、前記半導体装置１０は読出し回路用の半導体装置として用いることができるため、センシング素子アレイ基板３００自体に読出し回路を配置することができる。これにより、Ｘ線検査装置６００を低コスト化できる。
【０１５３】
＜レントゲン装置の一実施形態＞
次いで、本発明のレントゲン装置の一実施形態について説明する。
【０１５４】
図１２は本発明のレントゲン装置の一実施形態を示すブロック図である。
【０１５５】
本実施形態のレントゲン装置７００は、Ｘ線７００ＸＲを検出物７３０に向けて放射するＸ線発生ユニット部７１０と、検出物７３０を透過したＸ線を検出する検出ユニット部７２０とを備えている。
【０１５６】
Ｘ線発生ユニット部７１０は、Ｘ線を放射するＸ線管７１１と、このＸ線管７１１に高電圧を供給する高電圧装置７１２とを備えている。
【０１５７】
前記検出ユニット部７２０は、前述したセンシング素子アレイ基板３００を備えたＸ線ディテクタ６２１（図１１参照）を含んでなるものである。
【０１５８】
レントゲン装置７００は、Ｘ線発生ユニット部７１０と検出ユニット部７２０との間に配置された検出物７３０に対してレントゲン撮影を行うものである。
【０１５９】
本実施形態のレントゲン装置７００は、前述したセンシング素子アレイ基板３００を備えている。このセンシング素子アレイ基板３００に配置された読出し回路の半導体装置は前述した半導体装置１０である。この半導体装置１０は、曲げた後や外圧により曲がった後においてもオン特性が安定しているため、曲げストレスに強く正確な動作を行うレントゲン装置を得ることができる。さらに、前記半導体装置１０は読出し回路用の半導体装置として用いることができるため、センシング素子アレイ基板３００自体に読出し回路を配置することができる。これにより、レントゲン装置７００を低コスト化できる。
【産業上の利用可能性】
【０１６０】
本発明の半導体装置、この半導体装置の製造方法、前記半導体装置を備えた画素アレイ基板、当該画素アレイ基板を備えた表示パネル、当該表示パネルを備えた表示装置、及び前記表示パネルを備えた携帯機器は、フレキシブル化する際に活用できる。
【符号の説明】
【０１６１】
１    絶縁性基板
２    ゲート電極
３    ゲート絶縁膜
４    半導体層
１０    半導体装置
１４    チャネル領域
２４    ソース領域
３４    ドレイン領域
５    ソース電極
６    ドレイン電極
７    保護膜
１８，２８    オーミックコンタクト層
１００，４００    表示装置
１１０    表示部
１１０Ｐ    表示パネル
１１１    画素アレイ基板
１１１ａ    基材
１１１ｂ    画素電極
１１２    対向基板
１１２ａ    基材
１１２ｂ    対向電極
１１３    シール材
１１４    液晶層
１２０    筐体
２００，５００    携帯機器
２１０    装置本体
２２０    連結部
２３０    蓋体
２３０ａ    表示部
２３０Ｐ    表示パネル
３００    センシング素子アレイ基板
４１０Ｐ，５３０Ｐ    インプットパネル
６００    Ｘ線検査装置
６２１    Ｘ線ディテクタ
７００    レントゲン装置
【図１】
2010283233.tif 000003
【図２】
2010283233.tif 000004
【図３】
2010283233.tif 000005
【図４】
2010283233.tif 000006
【図５】
2010283233.tif 000007
【図６】
2010283233.tif 000008
【図７】
2010283233.tif 000009
【図８】
2010283233.tif 000010
【図９】
2010283233.tif 000011
【図１０】
2010283233.tif 000012
【図１１】
2010283233.tif 000013
【図１２】
2010283233.tif 000014
【図１３】
2010283233.tif 000015