(57)【要約】【課題】時分割的なＶｔｈキャンセル動作において正確な閾値補正を行うと共に回路動作の高周波数化にも対応できるようにする。【解決手段】駆動トランジスタのゲート−ソース間の保持容量に信号値を与える前に、駆動トランジスタのゲート電位を基準値とさせた状態で、駆動トランジスタへ駆動電圧Ｖ１を供給することで、保持容量に上記駆動トランジスタの閾値電圧を保持させる閾値補正動作を、複数回実行させる。この複数回のそれぞれの閾値補正動作期間の後の期間となる補正後期間において、駆動トランジスタへ中間電圧Ｖ２を供給することで、駆動トランジスタのゲート−ドレイン間の寄生容量を介してカップリングを入れ、駆動トランジスタをカットオフさせる。【選択図】図６
2010048864.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも、発光素子と、ドレイン−ソース間に駆動電圧が印加されることで上記発光素子に対してゲート−ソース間に与えられた信号値に応じた電流印加を行う駆動トランジスタと、上記駆動トランジスタのゲート−ソース間に接続され上記駆動トランジスタの閾値電圧と入力された信号値とを保持する保持容量と、を有する画素回路が、マトリクス状に配置されて成る画素アレイと、
上記保持容量に信号値を与える前に、上記駆動トランジスタのゲート電位を基準値とさせた状態で、上記駆動トランジスタへ駆動電圧を供給することで、上記保持容量に上記駆動トランジスタの閾値電圧を保持させる閾値補正動作を、複数回実行させる閾値補正動作手段と、
上記閾値補正動作の期間の後の期間となる補正後期間において、上記駆動トランジスタへ上記駆動電圧より低い中間電圧を供給することで上記駆動トランジスタをカットオフさせるカットオフ制御手段と、
を備えた表示装置。
【請求項２】
上記画素アレイ上で列状に配設される各信号線に、信号値及び基準値としての電位を供給する信号セレクタと、
上記画素アレイ上で行状に配設される各書込制御線を駆動して、上記信号線の電位を上記画素回路に導入させる書込スキャナと、
上記画素アレイ上で行状に配設される各電源制御線を用いて、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナと、
を備え、
上記閾値補正動作手段は、上記駆動トランジスタのゲート電位を上記信号線から与えられる基準値とさせる上記書込スキャナによる動作と、上記駆動トランジスタへ駆動電圧を供給する上記駆動制御スキャナによる動作とによって実現され、
上記カットオフ制御手段は、上記駆動制御スキャナにより、上記駆動トランジスタへ上記駆動電圧より低い中間電圧を供給することで上記駆動トランジスタをカットオフさせる動作として実現される請求項１に記載の表示装置。
【請求項３】
上記画素回路は、上記発光素子と、上記駆動トランジスタと、上記保持容量とに加えてサンプリングトランジスタを備え、
上記サンプリングトランジスタは、そのゲートが上記書込制御線に接続され、ソース及びドレインの一方が上記信号線に接続され、他方が上記駆動トランジスタのゲートに接続され、
また上記駆動トランジスタは、そのソース及びドレインの一方が上記発光素子に接続され、他方が上記電源制御線に接続されており、
上記信号セレクタから上記信号線に与えられる電位が基準値である期間に、上記書込スキャナが上記サンプリングトランジスタを導通させ、かつ上記駆動制御スキャナが上記電源制御線から上記駆動トランジスタに駆動電圧を供給することで、上記閾値補正動作手段としての動作が実行され、
上記補正後期間に、上記書込スキャナが上記サンプリングトランジスタを非導通とさせ、かつ上記駆動制御スキャナが、上記電源制御線から上記駆動トランジスタに上記中間電圧を供給することで、上記カットオフ制御手段としての動作が実行される請求項２に記載の表示装置。
【請求項４】
少なくとも、発光素子と、ドレイン−ソース間に駆動電圧が印加されることで上記発光素子に対してゲート−ソース間に与えられた信号値に応じた電流印加を行う駆動トランジスタと、上記駆動トランジスタのゲート−ソース間に接続され上記駆動トランジスタの閾値電圧と入力された信号値とを保持する保持容量と、を有する画素回路が、マトリクス状に配置されて成る画素アレイを有する表示装置の表示駆動方法として、
上記保持容量に信号値を与える前に、上記駆動トランジスタのゲート電位を基準値とさせた状態で、上記駆動トランジスタへ駆動電圧を供給することで、上記保持容量に上記駆動トランジスタの閾値電圧を保持させる閾値補正動作を、複数回実行させるとともに、
上記閾値補正動作の期間の後の期間となる補正後期間は、上記駆動トランジスタへ上記駆動電圧より低い中間電圧を供給することで上記駆動トランジスタをカットオフさせる表示駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素回路がマトリクス状に配置された画素アレイを有する表示装置と、その表示駆動方法であって、例えば発光素子として有機エレクトロルミネッセンス素子（有機ＥＬ素子）を用いた表示装置に関する。
【背景技術】
【０００２】
【特許文献１】特開２００７−１３３２８２号公報
【特許文献２】特開２００３−２５５８５６号公報
【特許文献３】特開２００３−２７１０９５号公報
【０００３】
例えば上記特許文献２，３に見られるように、有機ＥＬ素子を画素に用いた画像表示装置が開発されている。有機ＥＬ素子は自発光素子であることから、例えば液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が速いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能である（いわゆる電流制御型）。
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ：ＴＦＴ）によって制御するものである。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで有機ＥＬ素子を用いた画素回路構成としては、画素毎の輝度ムラの解消等による表示品質の向上や、高輝度化、高精細化、ハイフレームレート化（高周波数化）が強く求められている。
これらの観点より、各種多様な構成が検討されている。例えば上記特許文献１のように、画素毎での駆動トランジスタの閾値電圧や移動度のバラツキをキャンセルして画素毎の輝度ムラを解消できるようにした画素回路構成や動作は各種提案されている。
ここで本発明では有機ＥＬ素子を用いた表示装置として、更なる高精細化、高周波数化のために適した画素回路動作を実現することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の表示装置は、少なくとも、発光素子と、ドレイン−ソース間に駆動電圧が印加されることで上記発光素子に対してゲート−ソース間に与えられた信号値に応じた電流印加を行う駆動トランジスタと、上記駆動トランジスタのゲート−ソース間に接続され上記駆動トランジスタの閾値電圧と入力された信号値とを保持する保持容量と、を有する画素回路が、マトリクス状に配置されて成る画素アレイを有する。また、上記保持容量に信号値を与える前に、上記駆動トランジスタのゲート電位を基準値とさせた状態で、上記駆動トランジスタへ駆動電圧を供給することで、上記保持容量に上記駆動トランジスタの閾値電圧を保持させる閾値補正動作を、複数回実行させる閾値補正動作手段と、上記閾値補正動作の期間の後の期間となる補正後期間において、上記駆動トランジスタへ上記駆動電圧より低い中間電圧を供給することで上記駆動トランジスタをカットオフさせるカットオフ制御手段とを備える。
【０００６】
また、上記画素アレイ上で列状に配設される各信号線に、信号値及び基準値としての電位を供給する信号セレクタと、上記画素アレイ上で行状に配設される各書込制御線を駆動して、上記信号線の電位を上記画素回路に導入させる書込スキャナと、上記画素アレイ上で行状に配設される各電源制御線を用いて、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナとを備える。そして上記閾値補正動作手段は、上記駆動トランジスタのゲート電位を上記信号線から与えられる基準値とさせる上記書込スキャナによる動作と、上記駆動トランジスタへ駆動電圧を供給する上記駆動制御スキャナによる動作とによって実現され、上記カットオフ制御手段は、上記駆動制御スキャナにより、上記駆動トランジスタへ上記駆動電圧より低い中間電圧を供給することで上記駆動トランジスタをカットオフさせる動作として実現されるようにする。
また上記画素回路は、上記発光素子と、上記駆動トランジスタと、上記保持容量とに加えてサンプリングトランジスタを備えるものとし、上記サンプリングトランジスタは、そのゲートが上記書込制御線に接続され、ソース及びドレインの一方が上記信号線に接続され、他方が上記駆動トランジスタのゲートに接続され、また上記駆動トランジスタは、そのソース及びドレインの一方が上記発光素子に接続され、他方が上記電源制御線に接続されるようにする。そして 上記信号セレクタから上記信号線に与えられる電位が基準値である期間に、上記書込スキャナが上記サンプリングトランジスタを導通させ、かつ上記駆動制御スキャナが上記電源制御線から上記駆動トランジスタに駆動電圧を供給することで、上記閾値補正動作手段としての動作が実行され、上記補正後期間に、上記書込スキャナが上記サンプリングトランジスタを非導通とさせ、かつ上記駆動制御スキャナが、上記電源制御線から上記駆動トランジスタに上記中間電圧を供給することで、上記カットオフ制御手段としての動作が実行される。
【０００７】
本発明の表示駆動方法は、少なくとも、発光素子と、ドレイン−ソース間に駆動電圧が印加されることで上記発光素子に対してゲート−ソース間に与えられた信号値に応じた電流印加を行う駆動トランジスタと、上記駆動トランジスタのゲート−ソース間に接続され上記駆動トランジスタの閾値電圧と入力された信号値とを保持する保持容量と、を有する画素回路が、マトリクス状に配置されて成る画素アレイを有する表示装置の表示駆動方法である。そして上記保持容量に信号値を与える前に、上記駆動トランジスタのゲート電位を基準値とさせた状態で、上記駆動トランジスタへ駆動電圧を供給することで、上記保持容量に上記駆動トランジスタの閾値電圧を保持させる閾値補正動作を、複数回実行させるとともに、上記閾値補正動作の期間の後の期間となる補正後期間は、上記駆動トランジスタへ上記駆動電圧より低い中間電圧を供給することで上記駆動トランジスタをカットオフさせる。
【０００８】
有機ＥＬ表示装置の画素回路動作の高周波数化に伴い、駆動トランジスタの閾値補正動作を時分割的に行うことがあるが、この際、補正後期間に駆動トランジスタをカットオフさせることで、ゲート電位、ソース電位の上昇を抑止し、より正確な閾値補正を行うことができる。
ここで、駆動トランジスタをカットオフさせる手法として駆動トランジスタに中間電圧を供給し、駆動トランジスタのゲート−ドレイン間の寄生容量を介してカップリングを入れるようにする。
【発明の効果】
【０００９】
本発明によれば、時分割的に閾値補正を行う際に、その補正後期間において駆動トランジスタをカットオフさせることで、より適切な閾値補正を行うことができ、もって表示装置の画質向上に寄与できる。また、駆動トランジスタをカットオフさせる手法として駆動トランジスタに中間電圧を供給し、駆動トランジスタのゲート−ドレイン間の寄生容量を介してカップリングを入れるようにするため、高速にカットオフ制御ができ、高周波数化の点でも適した動作となる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の表示装置の実施の形態として、有機ＥＬ素子を用いた表示装置の例を次の順序で説明する。
［１．実施の形態の表示装置の構成］
［２．本発明に至る過程における画素回路動作］
［３．本発明の実施の形態としての画素回路動作］
【００１１】
［１．実施の形態の表示装置の構成］
図１に実施の形態の表示装置の全体構成を示す。この表示装置は後述するように、駆動トランジスタの閾値電圧や移動度のバラツキに対する補償機能を備えた画素回路１０を含むものである。
図１に示すように、本例の表示装置は、画素回路１０が列方向と行方向にマトリクス状に配列された画素アレイ部２０を備える。なお、画素回路１０には「Ｒ」「Ｇ」「Ｂ」を付しているが、これはＲ（赤）、Ｇ（緑）、Ｂ（青）の各色の発光画素であることを示している。
【００１２】
そしてこの画素アレイ部２０の各画素回路１０を駆動するため、水平セレクタ１１と、ライトスキャナ（書込スキャナ）１２と、ドライブスキャナ（駆動制御スキャナ）１３を備える。
また水平セレクタ１１により選択され、輝度情報に応じた映像信号を画素回路１０に対する入力信号として供給する信号線ＤＴＬ１、ＤＴＬ２・・・が、画素アレイ部２０に対して列方向に配されている。信号線ＤＴＬ１、ＤＴＬ２・・・は、画素アレイ部２０においてマトリクス配置された画素回路１０の列数分だけ配される。
【００１３】
また画素アレイ部２０に対して、行方向に書込制御線ＷＳＬ１，ＷＳＬ２・・・、電源制御線ＤＳＬ１，ＤＳＬ２・・・が配されている。これらの書込制御線ＷＳＬ及び電源制御線ＤＳＬは、それぞれ、画素アレイ部２０においてマトリクス配置された画素回路１０の行数分だけ配される。
書込制御線ＷＳＬ（ＷＳＬ１，ＷＳＬ２・・・）はライトスキャナ１２により駆動される。ライトスキャナ１２は、設定された所定のタイミングで、行状に配設された各書込制御線ＷＳＬ１，ＷＳＬ２・・・に順次、走査パルスＷＳ（ＷＳ１，ＷＳ２・・・）を供給して、画素回路１０を行単位で線順次走査する。
電源制御線ＤＳＬ（ＤＳＬ１，ＤＳＬ２・・・）はドライブスキャナ１３により駆動される。ドライブスキャナ１３は、ライトスキャナ１２による線順次走査に合わせて、行状に配設された各電源制御線ＤＳＬ１，ＤＳＬ２・・・に駆動電位（Ｖ１）、中間電位（Ｖ２）、初期電位（Ｖｉｎｉ）の３値に切り替わる電源電圧としての電源パルスＤＳ（ＤＳ１，ＤＳ２・・・）を供給する。
水平セレクタ１１は、ライトスキャナ１２による線順次走査に合わせて、列方向に配された信号線ＤＴＬ１、ＤＴＬ２・・・に対して、画素回路１０に対する入力信号としての信号電位（Ｖｓｉｇ）と基準電位（Ｖｏｆｓ）を供給する。
【００１４】
図２に画素回路１０の構成を示している。この画素回路１０が、図１の構成における画素回路１０のようにマトリクス配置される。なお、図２では簡略化のため、信号線ＤＴＬと書込制御線ＷＳＬ及び電源制御線ＤＳＬが交差する部分に配される１つの画素回路１０のみを示している。
【００１５】
この画素回路１０は、発光素子である有機ＥＬ素子１と、１個の保持容量Ｃｓと、サンプリングトランジスタＴｒＳ、駆動トランジスタＴｒＤとしての２個の薄膜トランジスタ（ＴＦＴ）とで構成されている。サンプリングトランジスタＴｒＳ、駆動トランジスタＴｒＤはｎチャネルＴＦＴとされている。
【００１６】
保持容量Ｃｓは、一方の端子が駆動トランジスタＴｒＤのソースに接続され、他方の端子が同じく駆動トランジスタＴｒＤのゲートに接続されている。
画素回路１０の発光素子は例えばダイオード構造の有機ＥＬ素子１とされ、アノードとカソードを備えている。有機ＥＬ素子１のアノードは駆動トランジスタＴｒＤのソースｓに接続され、カソードは所定の接地配線（カソード電位Ｖｃａｔｈ）に接続されている。なお容量ＣELは、有機ＥＬ素子１の寄生容量である。
サンプリングトランジスタＴｒＳは、そのドレインとソースの一端が信号線ＤＴＬに接続され、他端が駆動トランジスタＴｒＤのゲートに接続される。またサンプリングトランジスタＴｒＳのゲートは書込制御線ＷＳＬに接続されている。
駆動トランジスタＴｒＤのドレインは電源制御線ＤＳＬに接続されている。
【００１７】
有機ＥＬ素子１の発光駆動は、基本的には次のようになる。
信号線ＤＴＬに信号電位Ｖｓｉｇが印加されたタイミングで、サンプリングトランジスタＴｒＳが書込制御線ＷＳＬによってライトスキャナ１２から与えられる走査パルスＷＳによって導通される。これにより信号線ＤＴＬからの入力信号Ｖｓｉｇが保持容量Ｃｓに書き込まれる。駆動トランジスタＴｒＤは、ドライブスキャナ１３によって駆動電位Ｖ１が与えられている電源制御線ＤＳＬからの電流供給により、保持容量Ｃｓに保持された信号電位に応じた電流を有機ＥＬ素子１に流し、有機ＥＬ素子１を発光させる。
【００１８】
また、この画素回路１０では、有機ＥＬ素子１の電流駆動に先立って駆動トランジスタＴｒＤの閾値電圧Ｖｔｈのバラツキの影響を補正する為の動作（以下、Ｖｔｈキャンセル動作）を行う。さらに、上記のように信号線ＤＴＬからの入力信号Ｖｓｉｇを保持容量Ｃｓに書き込むと同時に、駆動トランジスタＴｒＤの移動度のバラツキの影響をキャンセルするための移動度補正動作も行う。
【００１９】
［２．本発明に至る過程における画素回路動作］
ここで、このような画素回路１０において、本発明に至る過程で検討されていた回路動作について説明する。特にここでは、Ｖｔｈキャンセルとして分割補正を行う動作について図３により説明する。
【００２０】
図３には水平セレクタ１１によって信号線ＤＴＬに与えられる電位（信号電位Ｖｓｉｇと基準電位Ｖｏｆｓ）を、ＤＴＬ入力信号として示している。
また走査パルスＷＳとして、ライトスキャナ１２によって書込制御線ＷＳＬに印加されるパルスを示している。この走査パルスＷＳにより、サンプリングトランジスタＴｒＳが、導通／非導通に制御される。
また電源パルスＤＳとして、ドライブスキャナ１３によって電源制御線ＤＳＬに印加される電圧を示している。この電圧としては、ドライブスキャナ１３は駆動電位Ｖ１と初期電位Ｖｉｎｉが所定タイミングで切り替わるように供給する。
また駆動トランジスタＴｒＤのゲート電位Ｖｇ、ソース電位Ｖｓの変動も示している。
【００２１】
図３のタイミングチャートにおける時点ｔｓは、発光素子である有機ＥＬ素子１が発光駆動される１サイクル、例えば画像表示の１フレーム期間の開始タイミングとなる。
まず時点ｔｓにおいてドライブスキャナ１３は、電源パルスＤＳを初期電位Ｖｉｎｉとする。これによって駆動トランジスタＴｒＤのソース電位Ｖｓは初期電位Ｖｉｎｉで低下し、有機ＥＬ素子１は非発光状態になる。また浮遊状態の駆動トランジスタＴｒＤのゲート電位Ｖｇも低下する。
その後、期間ｔ３０にＶｔｈキャンセル動作のための準備を行う。即ち、信号線ＤＴＬが基準電位Ｖｏｆｓとされているときに走査パルスＷＳがＨレベルとされてサンプリングトランジスタＴｒＳが導通される。これにより駆動トランジスタＴｒＤのゲート電位Ｖｇが電圧Ｖｏｆｓに固定される。ソース電位Ｖｓは初期電位Ｖｉｎｉを維持する。
このようにして、駆動トランジスタＴｒＤのゲート−ソース間電圧Ｖｇｓを、閾値電圧Ｖｔｈ以上に開くことで、Ｖｔｈキャンセルの準備を行う。
【００２２】
次にＶｔｈキャンセル動作が開始される。ここでは期間ｔ３１，ｔ３３，ｔ３５，ｔ３７として時分割的に閾値補正を行うことになる。
まず期間ｔ３１で、駆動トランジスタＴｒＤのゲート電位Ｖｇを基準電位Ｖｏｆｓに固定したまま、ドライブスキャナ１３によって電源パルスＤＳが駆動電位Ｖ１とされることで、ソース電位Ｖｓが上昇する。
但しこのとき、ソース電位Ｖｓが有機ＥＬ素子１の閾値を越えないようにするため、及びＤＴＬ入力信号が信号電位Ｖｓｉｇの期間にはサンプリングトランジスタＴｒＳを非導通とするため、ライトスキャナ１２は、信号線ＤＴＬが基準電位Ｖｏｆｓとなる期間に走査パルスＷＳを断続的にオンさせる。これによって期間ｔ３１，ｔ３３，ｔ３５，ｔ３７に分割してＶｔｈキャンセル動作が行われる。
このＶｔｈキャンセル動作は、駆動トランジスタＴｒＤのゲート−ソース間電圧Ｖｇｓ＝閾値電圧Ｖｔｈとなると完了する（期間ｔ３７）。
【００２３】
なお、Ｖｔｈ補正動作を実行する期間ｔ３１の後の期間（補正後期間）ｔ３２、同じく期間ｔ３３の後の補正後期間ｔ３４、同じく期間ｔ３５の後の補正後期間ｔ３６は、走査パルスＷＳによってサンプリングトランジスタＴｒＳがオフとされている。これはＤＴＬ入力信号が信号値電圧（他のラインの画素に対する信号値）とされている期間に、その信号値を駆動トランジスタＴｒＤのゲートに印加しないようにするものであるが、この補正後期間ｔ３２、ｔ３４、ｔ３６は、駆動トランジスタＴｒＤのドレインには電源制御線ＤＳＬからの駆動電位Ｖ１が継続して供給されている。
そして駆動トランジスタＴｒＤが完全にカットオフしないことで、電流は完全に停止せず、その影響で図のようにソース電位Ｖｓが上昇し、それに応じてゲート電位Ｖｇが上昇していく現象が見られる。上昇したゲート電位Ｖｇについては、走査パルスＷＳでサンプリングトランジスタＴｒＳがオンとされた際に、ＤＴＬ入力信号としての基準電位Ｖｏｆｓに戻される。
【００２４】
以上のようにＶｔｈキャンセルが複数回の分割的に行われた後は、信号線ＤＴＬが当該画素回路に対する信号電位Ｖｓｉｇとなったタイミング（期間ｔ３９）において、走査パルスＷＳがオンとされることで、保持容量Ｃｓに信号電位Ｖｓｉｇが書き込まれる。また、この期間ｔ３９は、駆動トランジスタＴｒＤの移動度補正期間ともなる。
この期間ｔ３９では、駆動トランジスタＴｒＤの移動度に応じてソース電位Ｖｓが上昇する。即ち駆動トランジスタＴｒＤの移動度が大きければ、ソース電位Ｖｓの上昇量が大きく、移動度が小さければソース電位Ｖｓの上昇量が小さい。これは結果として発光期間における駆動トランジスタＴｒＤのゲート−ソース間電圧Ｖｇｓを、移動度に応じて調整する動作となる。
【００２５】
その後、ソース電位Ｖｓが有機ＥＬ素子１の閾値を越える電位となったときに、有機ＥＬ素子１が発光されることになる。
即ち駆動トランジスタＴｒＤは保持容量Ｃｓに保持されている電位に応じて駆動電流を流し、有機ＥＬ素子１を発光させる。このとき駆動トランジスタＴｒＤのソース電位Ｖｓは所定の動作点に保持されている。
駆動トランジスタＴｒＤのドレインには電源制御線ＤＳＬから駆動電位Ｖ１が印加されており、常に飽和領域で動作するように設定されているため、駆動トランジスタＴｒＤは定電流源として機能し、有機ＥＬ素子１に流れる電流Ｉｄｓは駆動トランジスタＴｒＤのゲート−ソース間電圧Ｖｇｓに応じて、
【数１】
2010048864.tif 000003
となる。但し、Ｉｄｓは飽和領域で動作するトランジスタのドレイン・ソース間に流れる電流、μは移動度、Ｗはチャネル幅、Ｌはチャネル長、Ｃｏｘはゲート容量、Ｖｔｈは駆動トランジスタＴｒＤの閾値電圧、Ｖｇｓは駆動トランジスタＴｒＤのゲート−ソース間電圧を表わしている。
この（数１）からわかるように、電流Ｉｄｓは駆動トランジスタＴｒＤのゲート−ソース間電圧Ｖｇｓの２乗値に依存するため、電流Ｉｄｓとゲート−ソース間電圧Ｖｇｓの関係は図４のようになる。
【００２６】
飽和領域では駆動トランジスタＴｒＤのドレイン電流Ｉｄｓはゲート−ソース間電圧Ｖｇｓによって制御されるが、保持容量Ｃｓの作用により駆動トランジスタＴｒＤのゲート・ソース間電圧Ｖｇｓ（＝Ｖｓｉｇ＋Ｖｔｈ）は一定であるので、駆動トランジスタＴｒＤは一定電流を有機ＥＬ素子１に流す定電流源として動作する。
これにより有機ＥＬ素子１のアノード電位（ソース電位Ｖｓ）は有機ＥＬ素子１に電流が流れる電圧まで上昇し、有機ＥＬ素子１は発光する。つまり今回のフレームにおける、信号電圧Ｖｓｉｇに応じた輝度での発光が開始される。
【００２７】
このように画素回路１０は１フレーム期間において、Ｖｔｈキャンセル動作及び移動度補正を含んで、有機ＥＬ素子１の発光のための動作が行われる。
Ｖｔｈキャンセル動作によって各画素回路１０での駆動トランジスタＴｒＤの閾値電圧Ｖｔｈのバラツキや、経時変動による閾値電圧Ｖｔｈ変動などに関わらず、信号電位Ｖｓｉｇに応じた電流を有機ＥＬ素子１に与えることができる。つまり製造上或いは経時変化による閾値電圧Ｖｔｈのバラツキをキャンセルして、画面上に輝度ムラ等を発生させずに高画質を維持できる。
また、駆動トランジスタＴｒＤの移動度によってもドレイン電流は変動するため、画素回路１０毎の駆動トランジスタＴｒＤの移動度のバラツキにより画質が低下するが、移動度補正により、駆動トランジスタＴｒＤの移動度の大小に応じてソース電位Ｖｓが得られ、結果として各画素回路１０の駆動トランジスタＴｒＤの移動度のバラツキを吸収するようなゲート−ソース間電圧Ｖｇｓに調整されるため、移動度のバラツキによる画質低下も解消される。
【００２８】
なおＶｔｈキャンセル動作を時分割的に複数回行うのは、表示装置の高周波数化の要請による。高フレームレート化が進むことで、画素回路の動作時間が相対的に短くなっていくため、連続的なＶｔｈキャンセル期間を確保することが難しくなる。そこで上記のように時分割的にＶｔｈキャンセル動作を行うことでＶｔｈキャンセル期間として必要な期間を確保して、駆動トランジスタＴｒＤのゲート−ソース間電圧を閾値電圧Ｖｔｈに収束させる。
【００２９】
ところが、図３のような時分割的なＶｔｈキャンセル動作を行う場合、上記のように、補正後期間ｔ３２、ｔ３４、ｔ３６において、ソース電位Ｖｓ、ゲート電位Ｖｇの上昇がみられる。これがＶｔｈキャンセル動作の誤動作を引き起こす懸念がある。
上記のように補正後期間ｔ３２、ｔ３４、ｔ３６においてソース電位Ｖｓ、ゲート電位Ｖｇの上昇した後、Ｖｔｈキャンセル動作の再開によってゲート電圧Ｖｇは基準電位Ｖｏｆｓに戻されるが、ソース電位Ｖｓは上昇したままの電位を保つ。このとき、場合によってはゲート−ソース間電圧が、閾値電圧Ｖｔｈより小さくなってしまうことがあり得る。この場合、正確なＶｔｈキャンセル動作が実現されないことになる。
そこで、このような事情に対処するために、補正後期間ｔ３２、ｔ３４、ｔ３６において、駆動トランジスタＴｒＤを強制的にカットオフさせるようにすることが適切となる。
【００３０】
そこで図５に示す動作が検討された。
図５は、図３と同様に各波形を示している。
期間ｔ１１においてＶｔｈキャンセル動作の準備が行われた後、期間ｔ１２，ｔ１４，ｔ１６において時分割的にＶｔｈキャンセル動作が行われる。
そして、この場合、補正後期間ｔ１３，ｔ１５では、駆動トランジスタＴｒＤを完全にカットオフさせることで、図のようにソース電位Ｖｓ、ゲート電位Ｖｇの上昇が発生しないようにしている。
【００３１】
駆動トランジスタＴｒＤをカットオフさせるために、水平セレクタ１１が発生させるＤＴＬ入力信号として、信号値（Ｖｓｉｇ）と基準電位Ｖｏｆｓの他に、カットオフ用の低電位Ｖｏｆｓ２が供給されるようにする。
そして例えば期間ｔ１２の直後の補正後期間ｔ１３の開始時点は、ＤＴＬ入力信号が低電位Ｖｏｆｓ２とされるタイミングとなり、この時点で走査パルスＷＳによってサンプリングトランジスタＴｒＳがオン状態を継続していることで、当該低電位Ｖｏｆｓ２が駆動トランジスタＴｒＤのゲートに与えられるようにする。期間ｔ１４の直後の補正後期間ｔ１５の開始時点についても同様である。
このように低電位Ｖｏｆｓ２を駆動トランジスタＴｒＤのゲートに印加することで駆動トランジスタＴｒＤをカットオフ動作点とすることで、補正後期間ｔ１３，ｔ１５においてソース電位Ｖｓ、ゲート電位Ｖｇの上昇を抑止し、これによって正確なＶｔｈキャンセル動作が実現されるようにする。
【００３２】
しかしながら、このような手法で駆動トランジスタＴｒＤをカットオフさせることには次のような難点がある。
ＤＴＬ入力信号に対しては負荷容量が大きく、またサンプリングトランジスタＴｒＳを介して印加される信号電圧であることから、駆動トランジスタＴｒＤのゲートに与えられる電圧変化としての基準電位Ｖｏｆｓから低電位Ｖｏｆｓ２への変化は比較的時間を要する。例えば図５にはＤＴＬ入力信号の破線Ｘ部分の信号電圧の変動を拡大して示しているが、基準電位Ｖｏｆｓから低電位Ｖｏｆｓ２へ移行する期間ｔｔとして、数μｓｅｃを要する。すると、図５の回路動作の各タイミングは、この期間ｔｔを考慮して設計しなければならない。
もちろん、特にハイフレームレート化が求められないのであれば、これは特に問題とはならないが、より回路動作の高周波数化が求められると、この期間ｔｔの考慮の必要性も、回路動作設計上の難点となりうる。
【００３３】
［３．本発明の実施の形態としての画素回路動作］
そこで本発明の実施の形態として、より高速に駆動トランジスタＴｒＤをカットオフさせる手法を提案する。
図６に実施の形態の回路動作を示す。
この図６も、図３，図５と同様に、水平セレクタ１１によって信号線ＤＴＬに与えられる電位（信号電位Ｖｓｉｇと基準電位Ｖｏｆｓ）を、ＤＴＬ入力信号として示している。
また走査パルスＷＳとして、ライトスキャナ１２によって書込制御線ＷＳＬに印加されるパルスを示している。
また電源パルスＤＳとして、ドライブスキャナ１３によって電源制御線ＤＳＬに印加される電圧を示している。この図６の場合、電源制御線ＤＳＬに印加される電圧としては、ドライブスキャナ１３は駆動電位Ｖ１と初期電位Ｖｉｎｉの他、中間電圧Ｖ２を発生させ、これらが所定タイミングで切り替わるようにしている。
また駆動トランジスタＴｒＤのゲート電位Ｖｇ、ソース電位Ｖｓの変動も示している。
【００３４】
図６のタイミングチャートにおける時点ｔｓとして、有機ＥＬ素子１の発光駆動動作の１サイクルが開始される。
まず時点ｔｓにおいてドライブスキャナ１３は、電源制御線ＤＳＬに与える電源パルスＤＳを初期電位Ｖｉｎｉとする。これによって駆動トランジスタＴｒＤのソース電位Ｖｓは初期電位Ｖｉｎｉで低下し、有機ＥＬ素子１は非発光状態になる。また駆動トランジスタＴｒＤのゲート電位Ｖｇも低下する。
その後、期間ｔ１にＶｔｈキャンセル動作のための準備を行う。即ちドライブスキャナ１３は、信号線ＤＴＬが基準電位Ｖｏｆｓとされているときに走査パルスＷＳをＨレベルとし、サンプリングトランジスタＴｒＳを導通させる。これにより駆動トランジスタＴｒＤのゲート電位Ｖｇが電圧Ｖｏｆｓに固定される。ソース電位Ｖｓは初期電位Ｖｉｎｉを維持する。Ｖｔｈキャンセルの準備として、このように駆動トランジスタＴｒＤのゲート−ソース間電圧Ｖｇｓを、閾値電圧Ｖｔｈ以上に開くようにする。
【００３５】
次にＶｔｈキャンセル動作が開始される。ここでは期間ｔ２，ｔ４，ｔ６として時分割的に閾値補正を行うことになる。
まず期間ｔ２で、駆動トランジスタＴｒＤのゲート電位Ｖｇを基準電位Ｖｏｆｓに固定したまま、ドライブスキャナ１３によって電源パルスＤＳが駆動電位Ｖ１とされることで、ソース電位Ｖｓが上昇する。
期間ｔ４、ｔ６についても同様にＶｔｈキャンセル動作が実行される。
このＶｔｈキャンセル動作は、駆動トランジスタＴｒＤのゲート−ソース間電圧Ｖｇｓ＝閾値電圧Ｖｔｈとなると完了する（期間ｔ６）。
【００３６】
以上のようにＶｔｈキャンセルが複数回の分割的に行われた後は、信号線ＤＴＬが当該画素回路に対する信号電位Ｖｓｉｇとなったタイミング（期間ｔ８）において、走査パルスＷＳがオンとされることで、保持容量Ｃｓに信号電位Ｖｓｉｇが書き込まれる。また、この期間ｔ８は、駆動トランジスタＴｒＤの移動度補正期間ともなる。
この期間ｔ８では、駆動トランジスタＴｒＤの移動度に応じてソース電位Ｖｓが上昇する。即ち駆動トランジスタＴｒＤの移動度が大きければ、ソース電位Ｖｓの上昇量が大きく、移動度が小さければソース電位Ｖｓの上昇量が小さい。これは結果として発光期間における駆動トランジスタＴｒＤのゲート−ソース間電圧Ｖｇｓを、移動度に応じて調整する動作となる。
【００３７】
その後、ソース電位Ｖｓが有機ＥＬ素子１の閾値を越える電位となったときに、有機ＥＬ素子１が発光されることになる。
即ち駆動トランジスタＴｒＤは保持容量Ｃｓに保持されている電位に応じて駆動電流を流し、有機ＥＬ素子１を発光させる。このとき駆動トランジスタＴｒＤのソース電位Ｖｓは所定の動作点に保持されている。
駆動トランジスタＴｒＤのドレインには電源制御線ＤＳＬから駆動電位Ｖ１が印加されており、常に飽和領域で動作するように設定されているため、駆動トランジスタＴｒＤは定電流源として機能し、有機ＥＬ素子１には、上記（数１）で示される電流Ｉｄｓ、即ち駆動トランジスタＴｒＤのゲート−ソース間電圧Ｖｇｓに応じた電流が流れる。これにより有機ＥＬ素子１は、信号値Ｖｓｉｇに応じた輝度で発光を行うこととなる。
【００３８】
このような本例の動作において、期間ｔ２，ｔ４，ｔ６で時分割的にＶｔｈキャンセル動作を行うが、その補正後期間ｔ３，ｔ５においては、駆動トランジスタＴｒＤを完全にカットオフさせることで、ソース電位Ｖｓ及びゲート電位Ｖｇの上昇が起こらないようにしている。
そして駆動トランジスタＴｒＤをカットオフさせる手法として、補正後期間ｔ３，ｔ５には、電源制御線ＤＳＬからの電源パルスＤＳを中間電位Ｖ２とする。
電源パルスＤＳを中間電位Ｖ２とすることで、図７に示す、駆動トランジスタＴｒＤのゲート−ドレイン間の寄生容量Ｃｐを介してカップリングを入れる。
これによって駆動トランジスタＴｒＤのゲート−ソース間電圧を下げ、駆動トランジスタＴｒＤをカットオフさせ、電流Ｉｄｓが流れない状態とする。
このようにして補正後期間ｔ３，ｔ５では駆動トランジスタＴｒＤをカットオフさせ、図６に示すようにソース電位Ｖｓ及びゲート電位Ｖｇの上昇が起こらないようにする。
【００３９】
ここで、電源パルスＤＳについては、駆動電位Ｖ１から中間電位Ｖ２への移行は高速に実現できる。上述したように、信号電位Ｖｓｉｇの信号供給系であるＤＴＬ入力信号の場合、負荷容量や、その信号線ドライバの特性、さらにはサンプリングトランジスタＴｒＳのオン抵抗などにより、図５で述べたとおり駆動トランジスタＴｒＤをカットオフさせるために数μｓｅｃを要する。ところが電源パルスＤＳの場合、ドライバのトランジスタサイズなどパルス供給系の設計の自由度が大きいことで駆動電位Ｖ１から中間電位Ｖ２への移行は迅速に行うことが容易に実現でき、さらにはカップリングによる容量系の動作となって抵抗成分の影響を受けない。これにより本例の場合、例えば５００ｎｓｅｃ以下の時間で駆動トランジスタＴｒＤをカットオフさせることができる。
従って本例では、補正後期間ｔ３，ｔ５におけるソース電位Ｖｓ、ゲート電位Ｖｇの上昇を抑止し、正確なＶｔｈキャンセル動作が実現されるようにできるとともに、ハイフレームレート化が促進され、回路動作の一層の高周波数化が要求される場合でも、対応できるようになるという効果がある。
【００４０】
なお図６において、補正後期間ｔ３，ｔ５の開始タイミング、終了タイミングとして示されるように、本例の動作を正常に行うためには、走査パルスＷＳをＬレベルとしてサンプリングトランジスタＴｒＳをオフした後に電源パルスＤＳを中間電位Ｖ２へ落とすようにする。また再度走査パルスＷＳを立ち上げる前に、電源パルスＤＳを駆動電位Ｖ１とする。
また中間電位Ｖ２は、駆動トランジスタＴｒＤがオンしない値（Ｖｏｆｓ−Ｖｔｈ）以上とする必要がある。中間電位Ｖ２を（Ｖｏｆｓ−Ｖｔｈ）以下としてしまうと、時分割的なＶｔｈキャンセル動作の実行の際に、ゲート電位Ｖｇが下がってしまい、再度走査パルスＷＳを立ち上げたときに、閾値電圧Ｖｔｈが保持されなくなってしまうことがあるためである。
またマイナスカップリング値を増加させるためには、最大の電源パルス電圧値は耐圧が可能な限り大きな値を採ることが望ましい。
【００４１】
以上、本発明の実施の形態を説明してきたが、本発明は実施の形態に限定されるものではなく、各種の変形例が想定される。
例えば実施の形態では画素回路１０として図２のように２つのトランジスタＴｒＤ、ＴｒＳと保持容量Ｃｓを有する構成例を挙げたが、これ以外の画素回路、例えば３個以上のトランジスタを有する構成の画素回路などの場合も、本発明は適用できる。
【図面の簡単な説明】
【００４２】
【図１】本発明の実施の形態の表示装置の構成の説明図である。
【図２】実施の形態の画素回路構成の説明図である。
【図３】実施の形態に至る前の画素回路動作の説明図である。
【図４】駆動トランジスタのＩｄｓ−Ｖｇｓ特性の説明図である。
【図５】実施の形態に至る前の他の画素回路動作の説明図である。
【図６】実施の形態の回路動作の説明図である。
【図７】実施の形態の回路動作における等化回路図である。
【符号の説明】
【００４３】
１  有機ＥＬ素子、１０  画素回路、１１  水平セレクタ、１２  ライトスキャナ、１３  ドライブスキャナ、２０  画素アレイ部、Ｃｓ  保持容量、ＴｒＳ  サンプリングトランジスタ、ＴｒＤ  駆動トランジスタ
【図１】
2010048864.tif 000004
【図２】
2010048864.tif 000005
【図３】
2010048864.tif 000006
【図４】
2010048864.tif 000007
【図５】
2010048864.tif 000008
【図６】
2010048864.tif 000009
【図７】
2010048864.tif 000010