(57)【要約】 【課題】小電流領域から大電流領域までの広範な負荷電流の電流値において、従来例に比較して、電力の変換効率を向上させることが可能なパワー半導体装置を提供する。【解決手段】本発明のパワー半導体素子は、第１ゲート電極によりスイッチングの制御が行われるパワー半導体素子であり、ＩＧＢＴ動作とＭＯＳトランジスタ動作との切替を行う第２ゲートを有し、第１ゲート電極により、スイッチング動作をさせる際、負荷に流れる負荷電流の電流値に応じて、第２ゲート電極に対して制御信号を印加し、ＭＯＳトランジスタにて動作させるか、またはバイポーラトランジスタとして動作させるかのいずれかを選択する。【選択図】図１
2010074051.tif 000002
【特許請求の範囲】
【請求項１】
ＩＧＢＴにおけるバイポーラトランジスタのベース電流を流し、ＩＧＢＴにスイッチング動作を行わせる第１ＭＯＳトランジスタと、
オンオフ動作により、前記バイポーラトランジスタのベースの電位を制御するものであり、スイッチング動作を行う際、前記バイポーラトランジスタの前記ベースに前記ベース電流を流し、ＩＧＢＴとして動作させるか、あるいは第１ＭＯＳトランジスタのみ動作させてＭＯＳトランジスタとして動作させるかの制御を行う第２ＭＯＳトランジスタと
を有することを特徴とするパワー半導体素子。
【請求項２】
コレクタ層と、
該コレクタ層の主表面側に形成された第２の導電型のドリフト層と、
該ドリフト層の表面部に形成された第１の導電型のベース領域と、
該ベース領域の表面において、該ベース領域内において終端するよう形成された第２導電型のエミッタ領域と、
該エミッタ領域及びドリフト層間における前記ベース領域を、前記第１ＭＯＳトランジスタの第１のチャネル領域とし、該第２のチャネル領域の表面に形成された第１のゲート絶縁膜と、
前記エミッタ領域及び前記ベース領域領域に接続されたエミッタ電極と、
前記第１のゲート絶縁膜上に形成された第１のゲート電極と、
前記コレクタ層の裏面に形成されたコレクタ電極と、
前記ドリフト層及びコレクタ電極間における前記ドリフト層の側面を、前記第２ＭＯＳトランジスタの第２のチャネル領域とし、該第２のチャネル領域の表面に形成された第２のゲート絶縁膜と、
該第２のゲート絶縁膜上に形成された第２のゲート電極と
を有し、
前記コレクタ層をコレクタとし、ドリフト層をベースとし、ベース領域をエミッタとして前記バイポーラトランジスタが形成されていることを特徴とする請求項１に記載のパワー半導体素子。
【請求項３】
前記ドリフト層をドレインとし、前記エミッタ領域をソースとし、前記ベース領域表面をチャネル形成領域とする前記第１のゲート電極からなる第１ＭＯＳトランジスタが形成され、
前記コレクタ電極をドレインとし、ドリフト層をソースとし、コレクタ層をチャネル領域とする第２のゲート電極からなる第２ＭＯＳトランジスタが形成されており、
前記ＭＯＳトランジスタ動作を行わせる場合、前記第１ＭＯＳトランジスタをオン状態とする際、前記第２ＭＯＳトランジスタをオン状態とし、一方、前記バイポーラ動作を行わせる場合、前記第１ＭＯＳトランジスタをオン状態とする際、前記第２ＭＯＳトランジスタをオフ状態とすることを特徴とする請求項２記載のパワー半導体素子。
【請求項４】
前記コレクタ層の裏面から前記ドリフト層内に達する溝を形成し、該溝内面に前記第２のゲート絶縁膜を形成し、該第２のゲート絶縁膜上に前記第２のゲート電極を設け、前記コレクタ層における前記溝内部の内周面を前記第２のチャネル領域とすることを特徴とする請求項２または請求項３記載のパワー半導体素子。
【請求項５】
請求項１から請求項４のいずれかに記載のパワー半導体素子と、
前記エミッタ電極に流れる電流を測定する電流センサと、
前記電流センサの測定した測定電流が予め設定された閾値を超えたか否かを判定し、閾値を超えた場合、前記パワー半導体素子をバイポーラトランジスタとして動作させ、閾値以下の場合、前記パワー半導体素子をＭＯＳトランジスタとして動作させるよう前記第１のゲート電極に制御信号を出力する制御回路と
を有することを特徴とするインテリジェントパワーモジュール。
【請求項６】
前記制御回路が、前記パワー半導体素子のスイッチング毎に、前記制御信号により前記パワー半導体素子をＭＯＳトランジスタとして動作させる電流範囲を増加あるいは減少させ、前記測定電流から求めたパワー半導体素子の消費電力がより小さくなるように、前記閾値の電流範囲を調整することを特徴とする請求項５に記載のインテリジェントパワーモジュール。
【請求項７】
請求項１から請求項４のいずれかに記載のパワー半導体素子から構成され、前記第２のゲート電極にＭＯＳトランジスタとして動作させる制御信号を常に印加させ、パワー半導体素子に流れる電流増加に伴いバイポーラトランジスタとして動作させることを特徴とするインテリジェントパワーモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、大容量の電力を取り扱う電力変換器等に用いられるパワー半導体装置に関する。
【背景技術】
【０００２】
従来からＩＧＢＴ（Insulated Gate Bipolar Transistor）、ダイオード、ＧＴＯ（Gate Turn Off）サイリスタ、パワートランジスタ等のパワー半導体素子は、耐圧や電流容量に応じて各種インバータ装置などに応用されている。
上記ＩＧＢＴは、特に、電圧を印加することにより容易にスイッチングすることが可能なため制御が容易であり、かつ電流容量が大きく、大電流の高周波動作が可能であるなど、他のパワー半導体装置に比較して有利な点を有している。
【０００３】
このＩＧＢＴは、図１３及び図１４に示すように、ＭＯＳトランジスタのドレイン電流がｐｎｐ型バイポーラトランジスタ（以下、ｐｎｐトランジスタ）のベース電流となり、ｎｐｎ型バイポーラトランジスタ（以下、ｎｐｎトランジスタ）がオン状態となって動作することでオン状態となる（例えば、特許文献１参照）。この図１３において、ｐｎｐトランジスタは、ＩＧＢＴにおけるコレクタ層がコレクタ、ドリフト層がベース、ベース領域がエミッタとして構成されている。
そして、ｐｎｐ型トランジスタのコレクタ電流が増加したとしても、ドリフト層へのキャリアが注入され、伝導度変調が起こり、素子の抵抗が低下するため、電流増加に伴うコレクタ−エミッタ間の電圧の上昇が抑制されるため、大電流のスイッチング素子として多用されている。
【特許文献１】特開２０００−３５０４７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、コレクタ電流が少ない電流領域においては、接合電位によってコレクタ−エミッタ間電圧の下限値が制限され、エネルギー損失が発生することになる。
このため、メガソーラなどの再生可能なエネルギーを利用した発電システムにおいては、出力変動が激しいため、電力変換にＩＧＢＴを用いた場合、部分負荷時等の小電流領域における電力変換効率の低下が問題となる。
【０００５】
本発明は、このような事情に鑑みてなされたもので、小電流領域から大電流領域までの広範な電流値において、従来例に比較して、電力の変換効率を向上させることが可能なパワー半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
請求項１記載の発明は、ＩＧＢＴにおけるバイポーラトランジスタ（例えば、実施形態におけるｐｎｐトランジスタ１０１）のベース電流を流し、ＩＧＢＴにスイッチング動作を行わせる第１ＭＯＳトランジスタ（例えば、実施形態における第１ＭＯＳＦＥＴ１０４）と、オンオフ動作により、前記バイポーラトランジスタのベースの電位を制御するものであり、スイッチング動作を行う際、前記バイポーラトランジスタの前記ベースに前記ベース電流を流し、ＩＧＢＴとして動作させるか、あるいは第１ＭＯＳトランジスタのみ動作させてＭＯＳトランジスタとして動作させるかの制御を行う第２ＭＯＳトランジスタ（例えば、実施形態における第２ＭＯＳＦＥＴ５０）とを有することを特徴とする。
【０００７】
請求項２記載の発明は、請求項１記載のパワー半導体素子であり、コレクタ層（例えば、実施形態における図１及び図２のコレクタ層１５）と、該コレクタ層の主表面側に形成された第２の導電型のドリフト層（例えば、実施形態における図１及び図２のドリフト層１０）と、該ドリフト層の表面部に形成された第１の導電型のベース領域（例えば、実施形態における図１及び図２のベース領域１１）と、該ベース領域の表面において、該ベース領域内において終端するよう形成された第２導電型のエミッタ領域（例えば、実施形態におけるエミッタ領域１２）と、該エミッタ領域及びドリフト層間における前記ベース領域を、前記第１ＭＯＳトランジスタ（例えば、実施形態における図２の第１ＭＯＳＦＥＴ１０４）の第１のチャネル領域とし、該第２のチャネル領域の表面に形成された第１のゲート絶縁膜（例えば、実施形態におけるゲート絶縁膜１３）と、前記エミッタ領域及び前記ベース領域領域に接続されたエミッタ電極（例えば、実施形態における図１のエミッタ電極Ｅ）と、前記第１のゲート絶縁膜上に形成された第１のゲート電極（例えば、実施形態における図１のゲート電極１４）と、前記コレクタ層の裏面に形成されたコレクタ電極（例えば、実施形態における図１のコレクタ電極１６）と、前記ドリフト層及びコレクタ電極間における前記ドリフト層の側面を、前記第２ＭＯＳトランジスタ（例えば、実施形態における図２の第２ＭＯＳＦＥＴ５０）の第２のチャネル領域とし、該第２のチャネル領域の表面に形成された第２のゲート絶縁膜（例えば、実施形態における図１のゲート絶縁膜１７）と、該第２のゲート絶縁膜上に形成された第２のゲート電極（例えば、実施形態における図１のゲート電極１８）とを有し、前記コレクタ層（例えば、図２のｐｎｐトランジスタ１０１のコレクタ）をコレクタとし、ドリフト層（例えば、図２のｐｎｐトランジスタ１０１のベース）をベースとし、ベース領域（例えば、図２のｐｎｐトランジスタ１０１のエミッタ）をエミッタとし、前記バイポーラトランジスタ（例えば、実施形態における図２のｐｎｐトランジスタ１０１）が形成されていることを特徴とする。
本請求項の各構成要素は、上述したように、それぞれ図１及び図２の構成に対応して記載している。
【０００８】
請求項３記載の発明は、請求項２に記載のパワー半導体素子であり、前記ドリフト層（例えば、実施形態における図１及び図２のドリフト層１０）をドレインとし、前記エミッタ領域（例えば、実施形態における図１及び図２のエミッタ領域１２）をソースとし、前記ベース領域（例えば、実施形態における図１及び図２のベース領域１１）表面をチャネル形成領域とする前記第１のゲート電極（例えば、実施形態におけるゲート電極１４）からなる第１ＭＯＳトランジスタ（例えば、実施形態における図２の第１ＭＯＳＦＥＴ１０４）が形成され、前記コレクタ電極をドレインとし、ドリフト層をソースとし、コレクタ層をチャネル領域とする第２のゲート電極（例えば、実施形態における図１のゲート電極１８）からなる第２ＭＯＳトランジスタ（例えば、実施形態における第２ＭＯＳＦＥＴ５０）が形成されており、前記ＭＯＳトランジスタ動作を行わせる場合、前記第１ＭＯＳトランジスタをオン状態とする際、前記第２ＭＯＳトランジスタをオン状態とし、一方、前記バイポーラ動作を行わせる場合、前記第１ＭＯＳトランジスタをオン状態とする際、前記第２ＭＯＳトランジスタをオフ状態とすることを特徴とする。
本請求項の各構成要素は、上述したように、それぞれ図１及び図２の構成に対応して記載している。
【０００９】
請求項４記載の発明は、請求項２または請求項３記載のパワー半導体素子であり、前記コレクタ層の裏面から前記ドリフト層内に達する溝を形成し、該溝内面に前記第２のゲート絶縁膜を形成し、該第２のゲート絶縁膜上に前記第２のゲート電極を設け、前記コレクタ層における前記溝内部の内周面を前記第２のチャネル領域とすることを特徴とする。
【００１０】
請求項５の発明は、インテリジェントパワーモジュール（ＩＰＭ：Intelligent Power Module）であり、請求項１から請求項４のいずれかに記載のパワー半導体素子と、前記エミッタ電極に流れる電流を測定する電流センサと、前記電流センサの測定した測定電流が予め設定された閾値を超えたか否かを判定し、閾値を超えた場合、前記パワー半導体素子をバイポーラトランジスタとして動作させ、閾値以下の場合、前記パワー半導体素子をＭＯＳトランジスタとして動作させるよう前記第１のゲートに制御信号を出力する制御回路とを有することを特徴とする。
【００１１】
請求項６の発明は、請求項５記載のインテリジェントパワーモジュールであり、前記制御回路が、前記パワー半導体素子のスイッチング毎に、前記制御信号により前記パワー半導体素子をＭＯＳトランジスタとして動作させる電流範囲を増加あるいは減少させ、前記測定電流から求めたパワー半導体素子の消費電力がより小さくなるように、前記閾値の電流範囲を調整することを特徴とする。
【００１２】
請求項７の発明は、インテリジェントパワーモジュールであり、請求項１から請求項４のいずれかに記載のパワー半導体素子から構成され、前記第２のゲート電極にＭＯＳトランジスタとして動作させる制御信号を常に印加させ、パワー半導体素子に流れる電流増加に伴いバイポーラトランジスタとして動作させることを特徴とする。
【発明の効果】
【００１３】
以上説明したように、本発明のパワー半導体素子によれば、ＭＯＳトランジスタ動作またはバイポーラトランジスタ動作を第２のゲート電極に印加する制御信号により、任意に切り替える構成としたため、部分負荷時の小電流領域において、ＭＯＳトランジスタの動作を行わせて、バイポーラ動作を行わせる場合に比較して、パワー半導体素子の電力損失を低減させ、大電流領域において、バイポーラトランジスタの動作（以下、ＩＧＢＴ動作）を行わせて、ＭＯＳトランジスタ動作を行わせる場合に比較して、パワー半導体素子の電力損失を低減させることが可能となり、小電流領域及び大電流領域の広範囲において低い電力損失の特性とすることができる。
【００１４】
また、本発明のインテリジェントパワーモジュールによれば、制御回路が、電流センサの検出した電流値と、予め設定されている閾値とを比較し、ＭＯＳトランジスタ動作またはバイポーラトランジスタ動作とを、第２のゲート電極に印加する制御信号により切り替えるため、部分負荷時の小電流領域において、ＭＯＳトランジスタの動作を行わせて、バイポーラ動作を行わせる場合に比較して、パワー半導体素子の電力損失を低減させ、大電流領域において、ＩＧＢＴ動作を行わせて、ＭＯＳトランジスタ動作を行わせる場合に比較して、パワー半導体素子の電力損失を低減させることが可能となり、小電流領域及び大電流領域の広範囲において低い電力損失の特性とすることができる。
【発明を実施するための最良の形態】
【００１５】
＜第１の実施形態＞
以下、本発明の第１の実施形態によるパワー半導体素子を図面を参照して説明する。図１は同実施形態によるパワー半導体素子の断面構造を示す概念図である。
コレクタ層１５はｐ型の不純物が添加されたｐ型基板であり、コレクタを形成している。このコレクタ層１５の主表面側（図１におけるコレクタ層１５の下側方向の面）にｎ型の不純物が添加された半導体層としてドリフト層１０が形成されている。
ドリフト層１０の主表面（図１におけるドリフト層１０の下側方向の面）に、ｐ型の不純物が添加されたベース領域１１が形成されている。
【００１６】
また、上記ベース領域１１の主表面（図１におけるドリフト層１０の下側方向の面）に、ｎ型のエミッタ領域１２がベース領域１１内にて終端するように、すなわち完全に含まれるように形成されている。すなわち、エミッタ領域１２は、厚さがベース領域１１より薄く、厚さ方向においてベース領域１１に含まれ、ベース領域１１の主表面に対して垂直方向から見た平面視においてベース領域１１内に含まれるよう形成されている。
コレクタ電極１６は、コレクタ層１５の裏面（図１におけるコレクタ層１５の上側方向の面）上に形成されている。
【００１７】
パワー半導体素子の主表面（図１の下側方向の面）において、エミッタ領域１２とドリフト層１０とに挟まれたベース領域１１の表面をチャネル領域とするため、ゲート絶縁膜１３は、ベース領域１１の主表面上において、エミッタ領域１２とベース領域１１とドリフト層１０との表面に形成され、ベース領域１１を介して対向するエミッタ領域１２及びドリフト層１０に対し、端部が重なりあう領域を有するように形成されている。
また、ゲート電極１４は、上記ゲート絶縁膜１３の上部に、当該ゲート絶縁膜１３と重なり合う、すなわち位置的に整合するように形成されている。
ゲート絶縁膜１７は、ドリフト層１０とコレクタ電極１６とに挟まれたコレクタ層１５の側面をチャネル領域とするため、パワー半導体素子の側面上において、ドリフト層１０とコレクタ層１５とコレクタ電極１６との側面の表面上に形成され、コレクタ層１５を介して対向するドリフト層１０及びコレクタ電極１６に対し、端部が重なりあう領域を有するように形成される。
ゲート電極１８は、パワー半導体装置の側面上において、上記ゲート絶縁膜１７と重なり合う、すなわち位置的に整合するように形成されている。
【００１８】
次に、図１及び図２を用いて、本実施形態によるパワー半導体素子の動作を説明する。図２は、図１のパワー半導体素子の等価回路を示す概念図である。
図２において、ｐｎｐトランジスタ１０１は、ｐｎｐ型のバイポーラトランジスタであり、コレクタがコレクタ層１５、ベースがドリフト層１０、エミッタがベース領域１１から構成されている。ｎｐｎトランジスタ１０２は、ｎｐｎ型のバイポーラトランジスタであり、コレクタがドリフト層１０、ベースがベース領域１１、エミッタがエミッタ領域１２から構成されている。
また、第１ＭＯＳトランジスタ１０４は、ｎチャネル型ＭＯＳトランジスタであり、ドレインがドリフト層１０、ソースがベース領域１１、ゲートがゲート電極１４から構成されている。第２ＭＯＳトランジスタ５０は、ｎチャネル型ＭＯＳトランジスタであり、ドレインがコレクタ電極１６、ソースがドリフト層１０、ゲートがゲート電極１８から構成されている。
【００１９】
また、図１に示すように、ＩＧＢＴは、第１ＭＯＳトランジスタ１０４の下部にドリフト層１０及びコレクタ層１５が重ねられた状態となっている。したがって、第２ＭＯＳトランジスタ５０をオン状態として、コレクタ電極１６とドリフト層１０とを短絡状態とすることにより、コレクタ電極１６とドリフト層１０とがオーミック接触した状態となり、ｐｎｐトランジスタ１０１におけるドリフト層１０での伝導度変調が起こりにくく、ＩＧＢＴの動作状態ではなく、ＭＯＳトランジスタの動作状態が支配的となる。
上述したように、本発明は、コレクタ電極１６とドリフト層１０とを短絡し、ＩＧＢＴをＭＯＳトランジスタとして機能させるため、この第２ＭＯＳトランジスタ５０を設けたことを特徴とする。
【００２０】
また、パワー半導体素子３０のコレクタ電極１６は端子Ｔｃに接続され、エミッタ電極Ｅは端子ＴEに接続され、電源として端子Ｔｃ及び端子ＴE間には電源２３が介挿されている。この電源２３は、例えば、大陽電池等により発電されたＤＣ電流が蓄積されるバッテリである。例えば、この電源２３のＤＣ（直流）電圧を、家庭用電気機器に供給する場合、ＩＧＢＴ等を用いたインバータにより、商用電源に対応するＡＣ（交流）電圧に変換する必要がある。本実施形態におけるパワー半導体素子３０は、上記インバータにおいて、ＤＣ電圧をＡＣ電圧に変換する（また電力変換を行う）ブリッジ回路を構成するスイッチング素子として使用される。
【００２１】
図２において、抵抗１０３は第１ＭＯＳトランジスタ１０４と第２ＭＯＳトランジスタ５０のオン抵抗であり、  抵抗１０５はｎｐｎトランジスタ１０２のベースと端子ＴE間の抵抗（ベース領域１１）である。
図１において、電源２２とゲート電極１４の端子ＴG1との間に介挿されたスイッチＳＷ１をオン状態（導通状態）とすることにより、電源２２から端子ＴG1を介してゲート電極１４に「Ｈ」レベルの電圧（＝ＶG1）が印加され、一方、スイッチＳＷ１をオフ状態（非導通状態）とすることにより、ゲート電極１８に「Ｌ」レベルの電圧（＝例えば、接地電位）が印加される。
また、電源２１とゲート電極１８との間に介挿されたスイッチＳＷ２をオン状態とすることにより、電源２１から端子ＴG2を介してゲート電極１８に「Ｈ」レベルの電圧（＝ＶG2）が印加され、一方スイッチＳＷ２をオフ状態とすることにより、ゲート電極１８に「Ｌ」レベル（＝接地電位）の電圧が印加される。
【００２２】
全負荷時等の大電流領域の動作状態において、本実施形態のパワー半導体素子３０にＩＧＢＴの動作を行わせる際、スイッチＳＷ２をオフ状態とすることにより、第２ＭＯＳトランジスタ５０がオフ状態となり、一般的なＩＧＢＴと同様な動作を行うことになる。
すなわち、スイッチＳＷ２をオフ状態、スイッチＳＷ１をオン状態とした場合、第１ＭＯＳトランジスタ１０４をオンとなり、第１ＭＯＳトランジスタ１０４において、ドレイン電流がドリフト層１０からエミッタ領域１２に流れるため、接続点Ａの電位が低下することで、ｐｎｐトランジスタ１０１にベース電流が流れ、ｐｎｐトランジスタ１０１がオンとなる。
【００２３】
ここで、ｐｎｐトランジスタ１０１において、バイポーラトランジスタが動作することによる伝導度変調が発生し、ドリフト層１０の抵抗値が減少する。これにより、ＩＧＢＴに流れるコレクタ電流が増加しても、ドリフト層１０にキャリアが注入され、伝導度変調が発生して、コレクタ電流増加によるコレクタ（コレクタ電極１６）−エミッタ（エミッタ電極Ｅ）間電圧の上昇が抑制される。
そして、抵抗１０５に電流が流れることにより、接続点Ｂの電位が上昇し、ｎｐｎトランジスタ１０２のベース−エミッタ間に電流が流れ、さらに接続点Ａの電圧が低下し、ｐｎｐトランジスタ１０１のコレクタ電流が増加することになる。
【００２４】
一方、部分負荷時等の小電流領域の動作状態において、本実施形態のパワー半導体素子３０にＭＯＳトランジスタの動作を行わせる際、スイッチＳＷ２をオン状態とすることにより、第２ＭＯＳトランジスタ５０がオン状態となり、一般的なＭＯＳトランジスタと同様な動作を行うことになる。
すなわち、スイッチＳＷ２をオン状態、スイッチＳＷ１をオン状態とした場合、第１ＭＯＳトランジスタ１０４をオンとなり、第１ＭＯＳトランジスタ１０４において、ドレイン電流がドリフト層１０からエミッタ領域１２に流れる。
ここで、この第１ＭＯＳトランジスタ１０４のドレイン電流は、第２ＭＯＳトランジスタ５０を介して流れるものであり、接続点Ａの電位が低下せず、ｐｎｐトランジスタ１０１にベース電流が流れず、ｐｎｐトランジスタ１０１はオン状態にはなりにくい。
【００２５】
しかしながら、負荷に流れる電流が増加し、第２ＭＯＳトランジスタ５０に流せる電流に比較し、第１ＭＯＳトランジスタ１０４が流せる電流が増加すると、接続点Ａの電位が低下し、ｐｎｐトランジスタ１０１のベース電流が流れ、ｐｎｐトランジスタ１０１がオンし、ＩＧＢＴの動作状態に移行することとなる。
したがって、ＭＯＳトランジスタの動作から、ＩＧＢＴの動作に移行する負荷電流は、第１ＭＯＳトランジスタ１０４と第２ＭＯＳトランジスタ５０とのオン抵抗の値により決定される。
本実施形態において、パワー半導体素子３０を動作させた場合に、小電流領域とはＩＧＢＴ動作における損失エネルギーがＭＯＳトランジスタにおける損失エネルギーを超える負荷電流以下の電流範囲を示し、一方、大電流領域とはＭＯＳトランジスタ動作における損失エネルギーがＩＧＢＴにおける損失エネルギーを超える負荷電流を超える電流範囲を示している。
【００２６】
上述したように、負荷に流れる電流量により、パワー半導体素子３０をＭＯＳトランジスタあるいはＩＧＢＴとして動作させることにより、以下に示すように、部分負荷時等の低容量の小電流領域におけるＩＧＢＴのエネルギー損失と、全負荷時などの大容量の大電流領域におけるＭＯＳトランジスタのエネルギー損失との双方を低減することができる。
すなわち、ＩＧＢＴのオン特性は、図３に示すように、負荷電流（コレクタ電流）が少ない小電流領域において、ｐｎ接合の接合電位によりコレクタ（端子Ｔｃ）−エミッタ（端子ＴE）間電圧の下限値により制限され、この下限値以下の領域における電流がエネルギー損失となる。しかしながら、大電流領域においてはドリフト層１０に対してコレクタ層１５からキャリアが注入され、伝導度変調によってコレクタ−エミッタ間電圧の上昇がなく、大電流のコレクタ電流を流すことができる。図３は、横軸がパワー半導体素子３０におけるコレクタ電極１６とエミッタ電極Ｅとの間の電圧ＶCEの電圧値を示し、縦軸がパワー半導体素子３０におけるコレクタ電極１６とエミッタ電極Ｅとの間に流れるコレクタ電流の電流値を示している。
【００２７】
一方、ＭＯＳトランジスタのオン特性は、上記ＩＧＢＴと異なり、ｐｎ接合がないために接合電位がなく、オン抵抗としてドリフト層１０のオーミック抵抗が支配的である。
このため、ＭＯＳトランジスタには、ｐｎ接合における接合容量が無いため、小電流領域において、図４に示すように、コレクタ−エミッタ間におけるエネルギー損失がない。しかしながら、大電流領域においては、ドリフト層１０のオーミック抵抗の抵抗値に応じて、負荷電流が増加するとともに、エネルギー損失も増加することとなる。図４は、横軸がドリフト層１０とエミッタ電極Ｅとの間の電圧ＶDSの電圧値を示し、縦軸がドリフト層１０とエミッタ電極Ｅとの間の電流値を示している。
【００２８】
したがって、図５に示すように、負荷電流に対して予め閾値を設定しておき、その閾値以下における負荷電流の小電流領域においてエネルギー損失がＩＧＢＴに比較して少ないＭＯＳトランジスタとして動作させ、その閾値を超える負荷電流の大電流領域においてエネルギー損失がＭＯＳトランジスタに比較して少ないＩＧＢＴとして動作させるようにすることで、本実施形態は、負荷電流の低電力領域から大電流領域までの全範囲におけるエネルギー損失（導通損失）の少ないパワー半導体素子を実現している。図５は、ＩＧＢＴについては図３と同様であり、ＭＯＳトランジスタ（ＭＯＳＦＥＴ）については図４と同様である。
【００２９】
図６に示す構成により、ＩＰＭ（Intelligent Power Module）８１に対して交流電源８０からピーク電圧３００Ｖの交流電圧を印加し、抵抗負荷８２の抵抗値を変化させ、負荷電流の数値を制御し、ＭＯＳトランジスタによる動作と、ＩＧＢＴによる動作によるエネルギー損失を、シミュレーションにより求めた。
このシミュレーションにおいて、導通損失を「導通電圧×導通電流×導通時間」の式より求め、スイッチング損失を「印加電圧×導通電流×スイッチング時間／６」の式より求め、交流半サイクルの導通損失とスイッチング損失の総和からエネルギー損失を算出した。ここで、上記導通電圧はコレクタ（コレクタ電極１６）−エミッタ（エミッタ電極Ｅ）間電圧であり、上記導通電流は負荷電流であり、上記導通時間は素子がオン状態の時間であり、上記印加電圧はコレクタ電極１６に印加した電圧であり、スイッチング時間はスイッチング時にオン状態からオフ状態（電流値により測定）に切り替わる時間である。
図７の動作条件は抵抗負荷８２の抵抗値を３０Ωとして、５ｋＨｚの周波数にてデューティ５０％にてスイッチングを行わせ、一方、図８の動作条件は抵抗負荷８２の抵抗値を６Ωとして、５ｋＨｚの周波数にてデューティ５０％スイッチングを行わせるものである。図７及び図８において、横軸が時間であり、縦軸が抵抗負荷に流れる電流値である。
【００３０】
図９は上述した図７及び図８各々と同様に、５ｋＨｚの駆動周波数にてデューティ５０％にて、負荷電流のピークが２Ａ（アンペア）、５Ａ、１０Ａ、２０Ａ、３０Ａ、４０Ａ、５０Ａとなるように、抵抗負荷８２を変化させ、ＩＧＢＴ、ＭＯＳトランジスタ及び本実施形態におけるパワー半導体素子３０それぞれのエネルギー損失を計算し、各負荷電流値におけるＩＧＢＴのエネルギー損失を１として、エネルギー損失を規格化した図であり、横軸が負荷電流の電流値を示し、縦軸にＩＧＢＴのエネルギー損失により規格化したエネルギー損失を示す。
ここで、ＩＧＢＴとしてはＧＴ８０Ｊ１０１Ｂ（東芝製）、ＭＯＳトランジスタとしては２ＳＫ３９１１（東芝製）、本実施形態のエネルギー損失は、負荷電流が５Ａ以下の領域において２ＳＫ３９１１の特性を用い、負荷電流が５Ａを超える領域においてＧＴ８０Ｊ１０１Ｂの特性を用いた。
【００３１】
上記図９からわかるように、ＩＧＢＴは、５Ａ以下の負荷電流の小電流領域において、ＭＯＳトランジスタに比較してエネルギー損失が大きい。しかしながら、ＭＯＳトランジスタは、負荷電流が増加する毎にエネルギー損失も比例して増加していくため、５Ａを超える負荷電流の大電流領域において、ＩＧＢＴのエネルギー損失を超えることとなる。
一方、本実施形態によるパワー半導体素子は、５Ａ以下の負荷電流の小電流領域において、ＭＯＳトランジスタと同様な特性を示し、ＩＧＢＴよりもエネルギー損失が低く、５Ａを超える負荷電流の大電流領域において、ＩＧＢＴと同様な特定を示し、負荷電流の低電力領域から大電流領域までの全範囲におけるエネルギー損失（導通損失）の少ないパワー半導体素子を実現できることを示している。
【００３２】
また、図１０に本実施形態によるパワー半導体素子の他の構成例の断面構造を示す。図１における第２ＭＯＳトランジスタのゲートを、パワー半導体素子の外周部のみではなく、コレクタ層１５の中央部近傍に第２ＭＯＳトランジスタ５０を形成する。
すなわち、コレクタ層１５の裏面において、このコレクタ層１５の中央部近傍に、底部がドリフト層１０に達する深さの溝（トレンチ）３０を形成し、この溝３５の内面全体にゲート絶縁膜１７を形成し、このゲート絶縁膜１７上にゲート電極１８を形成し、第２ＭＯＳトランジスタ５０のゲート幅を増加させるＭＯＳトランジスタのチャネル領域を、溝３５の側面（コレクタ層１５）、すなわち溝３５の内周面に形成する。
これにより、コレクタ電極１６からドリフト層１０に流し込む電流量が増加するため、第２ＭＯＳトランジスタのオン抵抗を低減させることができ、パワー半導体素子３０をＭＯＳＭＯＳトランジスタとして動作させた場合、図１に比較してよりエネルギー損失を低減させることが可能となる。
【００３３】
次に、図１または図２に示すパワー半導体素子３０を用いたＩＰＭの構成例を図１１に示す。端子Ｔｃ（コレクタ側）と端子ＴE（エミッタ）側との間に逆導通用ダイオード６０が設けられている。ここで、逆導通用ダイオード６０は、カソードが端子Ｔｃに接続され、アノードが端子ＴEに接続されている。
ゲートドライブ回路７３は、パワー半導体素子３０の端子ＴG1（第１ＭＯＳトランジスタ１０４のゲート電極１４）に対し、ＩＰＭ外部から端子ＴGを介して入力されるスイッチングに対する制御信号に対応した駆動信号を出力する。このとき、第１ＭＯＳトランジスタ１０４がｎチャネル型ＭＯＳトランジスタであるため、ゲートドライブ回路７３は、上記制御信号に対応し、制御信号パワー半導体素子３０をオンさせる場合、第１ＭＯＳトランジスタ１０４の閾値以上（「Ｈ」レベル）の駆動信号を出力し、一方、制御信号パワー半導体素子３０をオフさせる場合、第１ＭＯＳトランジスタ１０４の閾値未満（「Ｌ」レベル）の駆動信号を出力する。
【００３４】
ゲートドライブ回路７４は、パワー半導体素子３０の端子ＴG2（第２ＭＯＳトランジスタ５０のゲート電極１８）に対し、パワー半導体素子３０を、ＭＯＳトランジスタ動作させるか、あるいはＩＧＢＴ動作をさせるかを示す、制御回路７２から入力される切替制御信号に対応した駆動信号を出力する。このとき、第２ＭＯＳトランジスタ５０がｎチャネル型ＭＯＳトランジスタであるため、ゲートドライブ回路７４は、上記制御信号に対応し、第２ＭＯＳトランジスタ５０をオンさせる場合、第２ＭＯＳトランジスタ５０の閾値以上（「Ｈ」レベル）の駆動信号を出力し、一方、第２ＭＯＳトランジスタ５０をオフさせる場合、第２ＭＯＳトランジスタ５０の閾値未満（「Ｌ」レベル）の駆動信号を出力する。
【００３５】
上記制御回路７２は、パワー半導体素子３０に流れる負荷電流を電流センサ７１により計測し、この計測した計測電流値と、内部に設定されている閾値（負荷電流の電流値の閾値）を比較する。
ここで、制御回路７２は、上記計測電流値が上記閾値以下の場合、パワー半導体素子３０をＭＯＳトランジスタ動作させることを示す切替信号をゲートドライブ回路７４に対して出力し、一方、計測電流値が閾値を超える場合、パワー半導体素子３０をＩＧＢＴ動作させることを示す切替信号をゲートドライブ回路７４に対して出力する。
【００３６】
また、ＭＯＳトランジスタまたはＩＧＢＴの動作切替を判定する負荷電流の上記閾値を、パワー半導体素子３０を設計する段階において決定する。
すなわち、シミュレーション結果から得られたＩＧＢＴのＩ−Ｖ特性と、第２ＭＯＳトランジスタ５０のＩ−Ｖ特性とにより、すでに説明したエネルギー損失を求めるシミュレーションにより、ＭＯＳトランジスタ動作におけるエネルギー損失が、ＩＧＢＴ動作におけるエネルギー損失を超える負荷電流値を求め、第２ＭＯＳトランジスタ５０を駆動させる負荷信号の数値を閾値とし、予め制御回路７２に設定しておく。
【００３７】
また、上述したように、パワー半導体素子３０を設計する段階にて閾値を設定するのではなく、パワー半導体素子３０からなるＩＰＭを、例えばインバータなどとして組み立てた後に工場出荷する際に閾値を設定する。
すなわち、出荷検査において、上記閾値を調整しつつ、すなわち第２ＭＯＳトランジスタ５０のオン／オフするタイミング（負荷電流の電流値の変化におけるタイミング）を調整しつつ、インバータの動作試験を行い、パワー半導体素子３０によるエネルギー損失が最も低くなる閾値を抽出し、抽出した閾値を制御回路７２に設定するようにしても良い。
【００３８】
さらに、電流センサ７１のみではなく、端子Ｔｃ及び端子ＴE間に電圧センサを設け、制御回路７２は、この電流センサ７１により測定された電流値と、上記電圧センサにより測定された電圧値とにより、電力を算出するように構成しても良い。
この構成において、制御回路７２は、第１ＭＯＳトランジスタ１０４がオンされる周期毎、あるいは複数周期単位にて、閾値の数値を変化させ、電力が直前に求めた数値より低くなるように制御する。
【００３９】
すなわち、制御回路７２は、閾値の数値を増加させたとき、測定された電流値と電圧値とから求めた電力が、直前の測定において求めた電力より増加した場合、閾値を低減させ、一方、測定された電流値と電圧値とから求めた電力が、直前の測定において求めた電力より減少した場合、閾値を再度増加させる。
また、制御回路７２は、閾値の数値を減少させたとき、測定された電流値と電圧値とから求めた電力が、直前の測定において求めた電力より増加した場合、閾値を増加させ、一方、測定された電流値と電圧値とから求めた電力が、直前の測定において求めた電力より減少した場合、閾値を再度減少させる。
【００４０】
また、本実施形態によるパワー半導体素子３０を用いたインバータにおいて、各第１ＭＯＳトランジスタ１０４のスイッチングにおいて、図１２に示す電流半波波形を基にした制御信号を第１ＭＯＳトランジスタ１０４のゲート電極１４に供給することにより、容易にＭＯＳトランジスタ（ＭＯＳＦＥＴ）動作をさせる場合と、ＩＧＢＴ動作をさせる場合とに、パワー半導体素子３０を設定した閾値により効率的に切り替えることができる。
【００４１】
上述したように、パワー半導体素子３０に対し、ＭＯＳトランジスタ動作させるか、あるいはＩＧＢＴ動作させるかを制御するための閾値を、より少ないエネルギー損失となるように調整することにより、インバータなどに用いた場合、低い負荷電流の領域において、従来例に比較して高い効率にて電力変換を行うことが可能となる。
【００４２】
また、上述した説明においては、制御回路７２が内部に設定されている閾値と、負荷電流とを比較することにより、負荷電流に対応して、パワー半導体素子３０をＭＯＳトランジスタ動作あるいはＩＧＢＴ動作に切り替えるのではなく、予め第２ＭＯＳトランジスタ５０のゲート電極１８に対し、第２ＭＯＳトランジスタ５０をオンとする閾値より高い電圧を印加した状態にて固定するように構成しても良い。
この場合、図２において、低い負荷電流の領域においては、接続点Ａの電位が低下せずに、ｐｎｐトランジスタ１０１がオン状態とはならず、負荷電流が増加して接続点Ａの電位が低下することにより、ｐｎｐトランジスタ１０１にベース電流が流れて、ｐｎｐトランジスタ１０１がオン状態になることにより、ＭＯＳトランジスタ動作からＩＧＢＴ動作に移行する。
【００４３】
この構成においては、例えば、パワー半導体素子３０の設計段階において、第２ＭＯＳトランジスタ５０のオン抵抗と、ドリフト層１０の抵抗と、第１ＭＯＳトランジスタ１０４のオン抵抗となどの特性に基づいて、第２ＭＯＳトランジスタ５０のゲート電極１８に印加する電圧値を調整し、ＭＯＳトランジスタ動作またはＩＧＢＴ動作の切り替えが、互いの領域におけるエネルギー損失の少ない負荷電流の電流値で行われるように設定しておく必要がある。
【図面の簡単な説明】
【００４４】
【図１】本発明の一実施形態によるパワー半導体素子５０の構成例の断面構造を示す概念図である。
【図２】図１のパワー半導体素子５０の等価回路を示す概念図である。
【図３】ＩＧＢＴのＩ−Ｖ特性を示すグラフである。
【図４】ＭＯＳトランジスタのＩ−Ｖ特性を示すグラフである。
【図５】印加電圧の領域（低い負荷電流の領域）におけるＭＯＳトランジスタとＩＧＢＴとのゲート電圧に対応して流れる電流値を示すグラフである。
【図６】エネルギー損失を測定した測定系を説明する概念図である。
【図７】測定において第１ＭＯＳトランジスタ１０４に印加する電圧の波形を示す波形図である。
【図８】測定において第１ＭＯＳトランジスタ１０４に印加する電圧の波形を示す波形図である。
【図９】ＭＯＳトランジスタ、ＩＧＢＴと、パワー半導体素子３０とのエネルギー損失の比較を行った結果を示すグラフである。
【図１０】本発明の一実施形態における他のパワー半導体素子３０の構成例の断面構造を示す概念図。
【図１１】本発明によるパワー半導体素子を用いたＩＰＭの構成例を示すブロック図である。
【図１２】パワー半導体素子３０のゲート電極１４に印加する駆動波形を示す波形図である。
【図１３】従来のＩＧＢＴの構成例の断面構造を示す概念図である。
【図１４】図１３のＩＧＢＴの等価回路を示す概念図である。
【符号の説明】
【００４５】
１０…ドリフト層
１１…ベース領域
１２…エミッタ領域                      図に書き込む
１３，１７…ゲート絶縁膜
１４，１８…ゲート電極
１５…コレクタ層
１６…コレクタ電極
２１，２２，２３…電源
３０…パワー半導体素子
３５…溝
５０…第２ＭＯＳトランジスタ
７１…電流センサ
７２…制御回路
７３，７４…ゲートドライブ回路
８０…交流電源
８１…ＩＰＭ
８２…抵抗負荷
１０１…ｐｎｐトランジスタ
１０２…ｎｐｎトランジスタ
１０３，１０５…抵抗
１０４…第１ＭＯＳトランジスタ
Ｅ…エミッタ電極
ＳＷ１，ＳＷ２…スイッチ
【図１】
2010074051.tif 000003
【図２】
2010074051.tif 000004
【図３】
2010074051.tif 000005
【図４】
2010074051.tif 000006
【図５】
2010074051.tif 000007
【図６】
2010074051.tif 000008
【図７】
2010074051.tif 000009
【図８】
2010074051.tif 000010
【図９】
2010074051.tif 000011
【図１０】
2010074051.tif 000012
【図１１】
2010074051.tif 000013
【図１２】
2010074051.tif 000014
【図１３】
2010074051.tif 000015
【図１４】
2010074051.tif 000016