(57)【要約】      （修正有）【課題】動作電圧を低減し、電極の剥がれを防止することができる半導体発光素子とそれを容易に製造することができる方法を提供する。【解決手段】ｎ型ＧａＮ基板１０（半導体基板）上に半導体層１２が設けられている。半導体層１２は活性層２６を有し、導波路リッジ４０が形成されている。ｐ側電極４４（電極）は導波路リッジ４０の頂部の全面に接触している。ＳｉＯ２膜４６（絶縁膜）は、導波路リッジ４０の側面、ｐ側電極４４の側面、及び、ｐ側電極４４の上面の両端部分を覆い、ｐ側電極４４の上面の中央部分を覆わない。これにより、動作電圧を低減し、電極の剥がれを防止することができる。【選択図】図１
2010205829.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に設けられ、活性層を有し、導波路リッジが形成された半導体層と、
前記導波路リッジの頂部の全面に接触している電極と、
前記導波路リッジの側面、前記電極の側面、及び、前記電極の上面の両端部分を覆い、前記電極の上面の中央部分を覆わない絶縁膜とを備えることを特徴とする半導体発光素子。
【請求項２】
半導体基板上に、活性層を有する半導体層を形成する工程と、
前記半導体層上の全面に電極を形成する工程と、
前記電極上に、オーバーハング形状のイメージリバーサルレジストを形成する工程と、
前記イメージリバーサルレジストをマスクとしたエッチングにより前記電極をパターニングし、パターニングした前記電極の上面の中央部分が前記イメージリバーサルレジストで覆われ、パターニングした前記電極の上面の両端部分と前記イメージリバーサルレジストのオーバーハング部分の間に隙間が有る状態にする工程と、
前記イメージリバーサルレジスト及びパターニングした前記電極をマスクとしたエッチングにより、前記半導体層に導波路リッジを形成する工程と、
前記イメージリバーサルレジスト上、前記導波路リッジの側面、及び前記電極の側面を覆うように絶縁膜を形成する工程と、
前記イメージリバーサルレジスト上に形成された前記絶縁膜をリフトオフにより除去する工程とを備えることを特徴とする半導体発光素子の製造方法。
【請求項３】
前記絶縁膜を形成する工程において、前記電極の上面の両端部分も覆うように前記絶縁膜を形成することを特徴とする請求項２に記載の半導体発光素子の製造方法。
【請求項４】
前記イメージリバーサルレジストを形成する前に、前記電極と前記半導体層とのオーミックコンタクトを取るためのシンター処理を行う工程を更に備えることを特徴とする請求項２又は３に記載の半導体発光素子の製造方法。
【請求項５】
前記リフトオフを行った後に、前記電極と前記半導体層とのオーミックコンタクトを取るためのシンター処理を行う工程を更に備えることを特徴とする請求項２又は３に記載の半導体発光素子の製造方法。
【請求項６】
前記電極の厚みは３０〜１７０ｎｍであることを特徴とする請求項２〜５の何れか１項に記載の半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、導波路リッジ型の半導体発光素子及びその製造方法に関し、特に動作電圧を低減し、電極の剥がれを防止することができる半導体発光素子と、そのような半導体発光素子を容易に製造することができる方法に関するものである。
【背景技術】
【０００２】
導波路リッジ型の半導体発光素子は、導波路リッジの側面を覆う絶縁膜と、導波路リッジの頂部に接触しているｐ側電極とを備えている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２５１６８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ｐ側電極は半導体層とのコンタクト抵抗を下げるためにＰｄを含有するため、絶縁膜として用いられるＳｉＯ２膜との密着性が悪い。しかし、従来は導波路リッジの側面を覆う絶縁膜を形成した後にｐ側電極を形成していたため、ｐ側電極は密着性の悪いＳｉＯ２膜上に形成されていた。従って、ｐ側電極が剥がれやすいという問題があった。また、リフトオフにより導波路リッジの頂部において絶縁膜を開口すると、絶縁膜が導波路リッジの頂部の両端部分に残ってしまう。このため、ｐ側電極が導波路リッジの頂部の中央部分のみと接触し、両者の接触面積が小さい。従って、動作電圧が高いという問題があった。
【０００５】
本発明は、上述のような課題を解決するためになされたもので、第１の目的は動作電圧を低減し、電極の剥がれを防止することができる半導体発光素子を得るものである。第２の目的は、そのような半導体発光素子を容易に製造することができる方法を得るものである。
【課題を解決するための手段】
【０００６】
第１の発明は、半導体基板と、前記半導体基板上に設けられ、活性層を有し、導波路リッジが形成された半導体層と、前記導波路リッジの頂部の全面に接触している電極と、前記導波路リッジの側面、前記電極の側面、及び、前記電極の上面の両端部分を覆い、前記電極の上面の中央部分を覆わない絶縁膜とを備えることを特徴とする半導体発光素子である。
【０００７】
第２の発明は、半導体基板上に、活性層を有する半導体層を形成する工程と、前記半導体層上の全面に電極を形成する工程と、前記電極上に、オーバーハング形状のイメージリバーサルレジストを形成する工程と、前記イメージリバーサルレジストをマスクとしたエッチングにより前記電極をパターニングし、パターニングした前記電極の上面の中央部分が前記イメージリバーサルレジストで覆われ、パターニングした前記電極の上面の両端部分と前記イメージリバーサルレジストのオーバーハング部分の間に隙間が有る状態にする工程と、前記イメージリバーサルレジスト及びパターニングした前記電極をマスクとしたエッチングにより、前記半導体層に導波路リッジを形成する工程と、前記イメージリバーサルレジスト上、前記導波路リッジの側面、及び前記電極の側面を覆うように絶縁膜を形成する工程と、前記イメージリバーサルレジスト上に形成された前記絶縁膜をリフトオフにより除去する工程とを備えることを特徴とする半導体発光素子の製造方法である。
【発明の効果】
【０００８】
第１の発明に係る半導体発光素子は、動作電圧を低減し、電極の剥がれを防止することができる。第２の発明に係る方法により、そのような半導体発光素子を容易に製造することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態に係る半導体発光素子を示す断面図である。
【図２】本発明の実施の形態に係る半導体発光素子の製造方法を説明するための断面図である。
【図３】本発明の実施の形態に係る半導体発光素子の製造方法を説明するための断面図である。
【図４】本発明の実施の形態に係る半導体発光素子の製造方法を説明するための断面図である。
【図５】本発明の実施の形態に係る半導体発光素子の製造方法を説明するための断面図である。
【図６】本発明の実施の形態に係る半導体発光素子の製造方法を説明するための断面図である。
【図７】本発明の実施の形態に係る半導体発光素子の製造方法を説明するための断面図である。
【図８】本発明の実施の形態に係る半導体発光素子の製造方法を説明するための断面図である。
【図９】本発明の実施の形態に係る半導体発光素子の製造方法を説明するための断面図である。
【図１０】本発明の実施の形態に係る半導体発光素子の製造方法を説明するための断面図である。
【図１１】本発明の実施の形態に係る半導体発光素子の製造方法を説明するための断面図である。
【図１２】参考例に係る半導体発光素子の製造方法を説明するための断面図である。
【図１３】参考例に係る半導体発光素子の製造方法を説明するための断面図である。
【図１４】参考例に係る半導体発光素子の製造方法を説明するための断面図である。
【図１５】参考例に係る半導体発光素子の製造方法を説明するための断面図である。
【図１６】参考例に係る半導体発光素子の製造方法を説明するための断面図である。
【発明を実施するための形態】
【００１０】
図１は、本発明の実施の形態に係る半導体発光素子を示す断面図である。この半導体発光素子は、導波路リッジ型の青紫色レーザダイオードである。
【００１１】
ｎ型ＧａＮ基板１０上に、半導体層１２として、層厚１μｍのｎ型ＧａＮバッファ層１４、層厚４００ｎｍのｎ型Al0.07Ga0.93Nクラッド層１６、層厚１０００ｎｍのｎ型Al0.045Ga0.955Nクラッド層１８、層厚３００ｎｍのｎ型Al0.015Ga0.985Nクラッド層２０、層厚８０ｎｍのｎ型ＧａＮ光ガイド層２２、層厚３０ｎｍのIn0.02Ga0.98Nからなるｎ側ＳＣＨ（Separate Confinement Heterostructure）層２４、活性層２６、層厚３０ｎｍのIn0.02Ga0.98Nからなるｐ側ＳＣＨ層２８、層厚２０ｎｍのｐ型Al0.2Ga0.8N電子障壁層３０、層厚１００ｎｍのｐ型ＧａＮ光ガイド層３２、層厚５００ｎｍのｐ型Al0.07Ga0.93Nクラッド層３４、及び層厚２０ｎｍのｐ型ＧａＮコンタクト層３６が順次積層されている。ｎ型不純物としてＳｉ、ｐ型不純物としてＭｇがドープされている。
【００１２】
活性層２６は、層厚５ｎｍのIn0.12Ga0.88Nウエル層、層厚８ｎｍのIn0.02Ga0.98Nバリア層、及び層厚５ｎｍのIn0.12Ga0.88Nウエル層を順次積層した２重量子井戸構造である。
【００１３】
ｐ型ＧａＮコンタクト層３６及びｐ型Al0.07Ga0.93Nクラッド層３４に凹部であるチャネル３８が形成されることで、ｐ型ＧａＮコンタクト層３６及びｐ型Al0.07Ga0.93Nクラッド層３４の一部により導波路リッジ４０が形成されている。チャネル３８の幅は１０μｍである。チャネル３８を介して導波路リッジ４０の両外側に形成された台状部は電極パッド基台４２である。
【００１４】
導波路リッジ４０はレーザダイオードの共振器端面となる劈開端面の幅方向の中央部分に配設され、共振器端面となる両劈開端面の間に延在している。導波路リッジ４０の長手方向の寸法、即ち共振器長は１０００μｍである。導波路リッジ４０の長手方向に直交する方向のリッジ幅は１μｍ〜数十μｍ、例えば１．５μｍである。チャネル３８の底面からの導波路リッジ４０の高さは０．５μｍである。
【００１５】
導波路リッジ４０の頂部（ｐ型ＧａＮコンタクト層３６の上面）の全面に接触して、ｐ型ＧａＮコンタクト層３６とオーミックコンタクトしたｐ側電極４４が形成されている。ｐ側電極４４は、ｐ型ＧａＮコンタクト層３６とのコンタクト抵抗を下げるためにＰｄを含有し、例えばＰｄ単層、Ｐｄ／Ｔａ積層構造、又はＰｄ／Ｔａ／Ｐｄ積層構造からなる。
【００１６】
導波路リッジ４０の側面と電極パッド基台４２の側面とを含むチャネル３８の両側面、チャネル３８の底面、ｐ側電極４４の側面、及び、ｐ側電極４４の上面の両端部分は、層厚２００ｎｍのＳｉＯ２膜４６により覆われている。ｐ側電極４４の上面の中央部分はＳｉＯ２膜４６により覆われていない。なお、ＳｉＯ２膜４６の代わりに、ＳｉＯｘ（０＜ｘ＜２），ＳｉＮ，ＳｉＯＮ，ＴｉＯ２，Ｔａ２Ｏ５，Ａｌ２Ｏ３，ＡｌＮ，ＺｒＯ２，Ｎｂ２Ｏ５，ＭｇＯ，ＳｉＣなどからなる膜を用いてもよい。
【００１７】
また、電極パッド基台４２の上表面の上、及びチャネル３８内の電極パッド基台４２の側面上のＳｉＯ２膜４６とチャネル３８底部のＳｉＯ２膜４６の一部の表面上には、ＳｉＯ２膜４８が設けられている。なお、ＳｉＯ２膜４８の代わりに、ＳｉＯｘ（０＜ｘ＜２），ＳｉＮ，ＳｉＯＮ，ＴｉＯ２，Ｔａ２Ｏ５，Ａｌ２Ｏ３，ＡｌＮ，ＺｒＯ２，Ｎｂ２Ｏ５などからなる膜を用いてもよい。
【００１８】
ｐ側電極４４の上面の中央部分と接触するようにパッド電極５０が設けられている。このパッド電極５０は、導波路リッジ４０の両側のチャネル３８内部のＳｉＯ２膜４６及びＳｉＯ２膜４８の上に配設され、さらに電極パッド基台４２の上表面に配設されたＳｉＯ２膜４８の上にまで延在している。
【００１９】
ｎ型ＧａＮ基板１０の裏面には、真空蒸着法によりＴｉ、Ｐｔ及びＡｕ膜を順次積層したｎ側電極５２が設けられている。
【００２０】
本発明の実施の形態に係る半導体発光素子の製造方法について図面を参照しながら説明する。
【００２１】
まず、図２に示すように、予めサーマルクリーニングなどにより表面を洗浄したｎ型ＧａＮ基板１０上に、半導体層１２として、ｎ型ＧａＮバッファ層１４、ｎ型Al0.07Ga0.93Nクラッド層１６、ｎ型Al0.045Ga0.955Nクラッド層１８、ｎ型Al0.015Ga0.985Nクラッド層２０、ｎ型ＧａＮ光ガイド層２２、In0.02Ga0.98Nで形成されたｎ側ＳＣＨ層２４、活性層２６、In0.02Ga0.98Nで形成されたｐ側ＳＣＨ層２８、ｐ型Al0.2Ga0.8N電子障壁層３０、ｐ型ＧａＮ光ガイド層３２、ｐ型Al0.07Ga0.93Nクラッド層３４、及びｐ型ＧａＮコンタクト層３６をＭＯＣＶＤ法によりエピタキシャル成長させる。成長温度は例えば１０００℃である。
【００２２】
次に、図３に示すように、ｐ型ＧａＮコンタクト層３６上の全面にｐ側電極４４を形成する。次に、ｐ側電極４４上の全面にイメージリバーサルレジスト５４をスピンコート法により塗布する。そして、図４に示すように、写真製版工程により、導波路リッジ４０の形状に対応した部分にイメージリバーサルレジスト５４を残し、チャネル３８の形状に対応した部分のイメージリバーサルレジスト５４を除去する。これにより、ｐ側電極４４上にオーバーハング形状（下面の両端部分が逆テーパ状）のイメージリバーサルレジスト５４を形成する。イメージリバーサルレジスト５４として、例えばＡＺエレクトロニックマテリアルズ社の製品を用いる。このレジストはポジレジストであり、耐熱温度は１５０℃である。
【００２３】
次に、図５に示すように、イメージリバーサルレジスト５４をマスクとした異方性エッチングによりｐ側電極４４をパターニングする。これによりパターニングしたｐ側電極４４の上面の中央部分がイメージリバーサルレジスト５４で覆われ、パターニングしたｐ側電極４４の上面の両端部分とイメージリバーサルレジスト５４のオーバーハング部分の間に隙間が有る状態にする。
【００２４】
次に、図６に示すように、イメージリバーサルレジスト５４及びパターニングしたｐ側電極４４をマスクとしたＲＩＥ（Reactive Ion Etching）により、ｐ型ＧａＮコンタクト層３６とｐ型Al0.07Ga0.93Nクラッド層３４の一部とをｐ型ＧａＮコンタクト層３６の表面から一様にエッチングしてチャネル３８を形成する。エッチング深さは５００ｎｍである。チャネル３８を形成することにより、導波路リッジ４０及び電極パッド基台４２も形成される。なお、このチャネル３８を形成するエッチングとｐ側電極４４のエッチングを同時に行ってもよい。
【００２５】
次に、図７に示すように、全面に層厚２００ｎｍのＳｉＯ２膜４６を蒸着、プラズマＣＶＤ法、スパッタリング法等により形成する。特にイメージリバーサルレジスト５４へのダメージが少ない蒸着が好ましい。何れの成膜方法でも成膜温度をイメージリバーサルレジスト５４の耐熱温度より低くする必要がある。ＳｉＯ２膜４６は、イメージリバーサルレジスト５４上、チャネル３８の底面及び側面（電極パッド基台４２の側面、導波路リッジ４０の側面、ｐ側電極４４の側面）、及び、ｐ側電極４４の上面の両端部分を覆う。また、ＳｉＯ２膜４６には、イメージリバーサルレジスト５４のオーバーハング部分において段切れが生じている。
【００２６】
次に、図８に示すように、有機溶剤を用いたウェットエッチング、Ｏ２を用いたアッシング、又は硫酸と過酸化水素水との混合液を用いたウェットエッチングにより、イメージリバーサルレジスト５４を除去する。この際、イメージリバーサルレジスト５４上に形成されたＳｉＯ２膜４６もリフトオフにより除去する。これにより、ｐ側電極４４の上面の中央部分が露出する。
【００２７】
次に、電極パッド基台４２以外の部分をレジスト（不図示）で覆ってエッチングを行うことで、図９に示すように、電極パッド基台４２上のＳｉＯ２膜４６とｐ側電極４４を除去する。
【００２８】
次に、ウェハ全面にレジストを塗布し、写真製版工程により、電極パッド基台４２の上表面の上、及びチャネル３８内の電極パッド基台４２の側面上のＳｉＯ２膜４６とチャネル３８底部のＳｉＯ２膜４６の一部の表面上に開口を有するレジスト（図示せず）を形成する。ウェハ全面に厚み１００ｎｍのＳｉＯ２膜を蒸着により形成する。リフトオフ法によりレジストとこのレジストの上に形成されたＳｉＯ２膜とを除去する。これにより、図１０に示すように、ＳｉＯ２膜４８を形成する。
【００２９】
次に、図１１に示すように、ｐ側電極４４、ＳｉＯ２膜４６及びＳｉＯ２膜４８上に、Ｔｉ／Ｔａ／Ｔｉ／Ａｕ積層構造又はＴｉ／Ｍｏ／Ｔｉ／Ａｕ積層構造を真空蒸着法により形成してパッド電極５０を形成する。
【００３０】
次に、ｎ型ＧａＮ基板１０の裏面研磨を行った後、ｎ型ＧａＮ基板１０の裏面にｎ側電極５２を形成する。その後、ｎ型ＧａＮ基板１０を劈開してチップ状にする。以上の工程により実施の形態に係る半導体発光素子が製造される。
【００３１】
本実施の形態の効果について参考例と比較しながら説明する。参考例では半導体層１２を形成した後に、図１２に示すように、ｐ型ＧａＮコンタクト層３６上にオーバーハング形状のイメージリバーサルレジスト５４を形成する。次に、図１３に示すように、イメージリバーサルレジスト５４をマスクとしたエッチングにより導波路リッジ４０を形成する。次に、図１４に示すように、全面にＳｉＯ２膜４６を形成する。次に、図１５に示すように、イメージリバーサルレジスト５４上に形成されたＳｉＯ２膜４６をリフトオフにより除去する。次に、図１６に示すように、ｐ側電極４４及びＳｉＯ２膜４８を形成する。
【００３２】
参考例に係る半導体発光素子では、ＳｉＯ２膜４６が導波路リッジ４０の頂部の両端部分を覆っているため、ｐ側電極４４は導波路リッジ４０の頂部の中央部分のみと接触し、両者の接触面積が小さい。従って、動作電圧が高いという問題がある。また、ｐ側電極４４は密着性の悪いＳｉＯ２膜４６上に形成されている。従って、ｐ側電極４４が剥がれやすいという問題がある。
【００３３】
これに対し、本実施の形態では、ｐ側電極４４が導波路リッジ４０の頂部の全面に接触しており、ｐ側電極４４と半導体層１２の接触面積が大きい。これにより、動作電圧を低減することができる。また、ｐ側電極４４がＳｉＯ２膜４６上に形成されておらず、半導体層１２に直接に接触している。さらに、ＳｉＯ２膜４６がｐ側電極４４の上面の両端部分を覆っている。これにより、ｐ側電極４４の剥がれを防止することができる。
【００３４】
また、本実施の形態では、上記のような動作電圧を低減し、電極の剥がれを防止することができる発光素子を容易に製造することができる。即ち、導波路リッジ４０を形成する前に、半導体層１２上の全面にｐ側電極４４を形成することで、ｐ側電極４４がＳｉＯ２膜４６上に形成されず、かつ導波路リッジ４０の頂部の全面に接触する構造を容易に製造することができる。そして、オーバーハング形状のイメージリバーサルレジスト５４を用いることで、ｐ側電極４４の上面の両端部分を覆うＳｉＯ２膜４６を容易に製造することができる。また、ｐ側電極４４を製造工程の初期に形成するため、ｐ側電極４４と半導体層１２の界面に異物等が入りくいという利点もある。
【００３５】
上記の実施の形態では、ｐ側電極４４と半導体層１２とのオーミックコンタクトを取るためのシンター処理を行わないが、必要に応じてシンター処理を行ってもよい。シンター処理として、例えば３８０℃で２分間の熱処理を行う。ここで、イメージリバーサルレジスト５４を形成する前にシンター処理を行えば、レジスト（有機物）などの異物の付着を防ぐことができる。また、リフトオフを行った後にシンター処理を行えば、ドライエッチング時にｐ側電極４４がシンターされていないため、エッチングレートが安定する。これにより、レーザの性能に関係する導波路リッジ４０の高さを正確に制御することができる。
【００３６】
また、ｐ側電極４４は３０ｎｍより薄いと抵抗が上がり、膜状に形成できない場合もある。一方、ｐ側電極４４が１７０ｎｍより厚いとエッチングが困難になる。従って、ｐ側電極４４の厚みは３０〜１７０ｎｍであることが好ましい。
【００３７】
なお、本実施の形態では電極パッド基台４２（テラス）が有る場合について説明したが、電極パッド基台４２は無くてもよい。この場合、電極パッド基台４２上のＳｉＯ２膜４６とｐ側電極４４を除去する工程が不要となる。
【００３８】
また、本実施の形態では、導波路リッジ４０上のＳｉＯ２膜４６がｐ側電極４４の上面の両端部分を覆う形状としたが、製造上の各条件によりＳｉＯ２膜４６がｐ側電極４４の上面の両端部分を覆わない形状とすることもできる。この場合であっても、ｐ側電極４４と導波路リッジ４０の上面の接触面積を確保した半導体発光素子を製造することができる。
【符号の説明】
【００３９】
１０  ｎ型ＧａＮ基板（半導体基板）
１２  半導体層
２６  活性層
４０  導波路リッジ
４４  ｐ側電極（電極）
４６  ＳｉＯ２膜（絶縁膜）
５４  イメージリバーサルレジスト
【図１】
2010205829.tif 000003
【図２】
2010205829.tif 000004
【図３】
2010205829.tif 000005
【図４】
2010205829.tif 000006
【図５】
2010205829.tif 000007
【図６】
2010205829.tif 000008
【図７】
2010205829.tif 000009
【図８】
2010205829.tif 000010
【図９】
2010205829.tif 000011
【図１０】
2010205829.tif 000012
【図１１】
2010205829.tif 000013
【図１２】
2010205829.tif 000014
【図１３】
2010205829.tif 000015
【図１４】
2010205829.tif 000016
【図１５】
2010205829.tif 000017
【図１６】
2010205829.tif 000018