(57)【要約】【課題】歪Ｓｉ層表面が平坦で欠陥が少ない歪Ｓｉ−ＳＯＩ基板を簡便に製造する。【解決手段】ＳＯＩ基板１０の第１Ｓｉ層１３上にＳｉＧｅ混晶層１４を形成し、ＳｉＧｅ混晶層上に第１Ｓｉ層の厚さより厚い５５〜５５０ｎｍの厚さの第２Ｓｉ層１６を形成する。基板を酸化性雰囲気下又は不活性ガス雰囲気下、９５０℃以上で熱処理してＳｉＧｅ混晶層を溶融するとともに第１Ｓｉ層と第２Ｓｉ層の一部にＧｅを拡散する。基板を降温して溶融したＳｉＧｅ混晶層１８，１９，２１を固化し、固化したＳｉＧｅ混晶層２２の上に歪Ｓｉ層１６ａが形成された歪Ｓｉ−ＳＯＩ基板２３を得る。【選択図】図１
2010074146.tif 000002
【特許請求の範囲】
【請求項１】
(a) Ｓｉ基板(11)上に絶縁層(12)及びこの絶縁層(12)上に厚さ５０〜５００ｎｍの第１Ｓｉ層(13)を有するＳＯＩ基板(10)を用意する工程と、
(b) 前記ＳＯＩ基板(10)の第１Ｓｉ層(13)上にＳｉＧｅ混晶層(14)を形成する工程と、
(c) 前記ＳｉＧｅ混晶層(14)上に前記第１Ｓｉ層(13)の厚さより厚い５５〜５５０ｎｍの厚さの第２Ｓｉ層(16)を形成する工程と、
(d) 前記基板を酸化性雰囲気下又は不活性ガス雰囲気下、９５０〜１４００℃で熱処理して前記ＳｉＧｅ混晶層(14)を溶融するとともに前記第１Ｓｉ層(13)と前記第２Ｓｉ層(16)の一部にＧｅを拡散する工程と、
(e) 工程(d)の基板を降温して前記溶融したＳｉＧｅ混晶層(18,19,21)を固化する工程と
を含むことを特徴とする歪Ｓｉ−ＳＯＩ基板の製造方法。
【請求項２】
工程(b)のＳｉＧｅ混晶層(14)がエピタキシャル層である請求項１記載の製造方法。
【請求項３】
工程(c)と工程(d)の間に第２Ｓｉ層(16)上に保護膜(24)を形成する工程(g)を更に含む請求項１記載の製造方法。
【請求項４】
工程(g)の保護膜(24)が気相成長法により形成されたＳｉＯ2膜である請求項３記載の製造方法。
【請求項５】
工程(g)の保護膜(24)がＳｉ層及びこのＳｉ層上に気相成長法により形成されたＳｉＯ2膜からなる複合膜である請求項３記載の製造方法。
【請求項６】
工程(c)と工程(d)の間に絶縁層(12)と第１Ｓｉ層(13)の界面又は界面より下方の前記絶縁層(12)中にイオン濃度のピークが位置するように水素又はヘリウムのイオンを注入する工程(h)を更に含む請求項１記載の製造方法。
【請求項７】
工程(h)と工程(d)の間でイオン注入した基板を酸化性雰囲気下又は不活性ガス雰囲気下、４００〜６５０℃で３０分〜６時間熱処理して注入した水素又はヘリウムを除去する請求項６記載の製造方法。
【請求項８】
工程(h)のイオン濃度のピーク位置が絶縁層(12)と第１Ｓｉ層(13)の界面より０〜３０ｎｍだけ下方の前記絶縁層(12)中である請求項６記載の製造方法。
【請求項９】
請求項１ないし８いずれか１項に記載の方法により製造され、Ｓｉ基板(11)上に絶縁層(12)、ＳｉＧｅ混晶層(22)及びこのＳｉＧｅ混晶層(22)上に厚さ１〜５０ｎｍの歪Ｓｉ層(16a)を有する歪Ｓｉ−ＳＯＩ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は高性能半導体装置用の歪Ｓｉ−ＳＯＩ（Silicon-On-Insulator）基板の製造方法及びこの方法により製造された歪Ｓｉ−ＳＯＩ基板に関するものである。
【背景技術】
【０００２】
シリコンＭＯＳデバイスは、スケーリング則に従った微細化や動作電圧の低減を行うことにより、高速化と低消費電力化を両立してきた。しかし、ゲート長が１００ｎｍ以下の領域となると、上記の両立が困難となりつつある。このため、ＳＯＩ基板及び歪シリコン（以下、歪Ｓｉ）の導入が検討され、特にＳＯＩ基板上に歪Ｓｉを導入した基板が究極の基板と考えられ、研究が進められている。
【０００３】
第１の方法としてＳＯＩ基板とＳｉＧｅエピ技術との組み合わせが提供されている。例えば、ＳＯＩ基板上にＳｉＧｅエピタキシャル層を形成してＳｉＧｅ層の歪緩和を起こし、その上にＳｉエピタキシャル層を形成して歪Ｓｉとする方法が開示されている（例えば、特許文献１参照。）。第２の方法として酸素イオン注入分離法（ＳＩＭＯＸ）により埋込み酸化膜上に歪緩和ＳｉＧｅ層を形成する方法が開示されている（例えば、特許文献２参照。）。第３の方法としてＳＯＩ基板上にＳｉＧｅ膜を形成し、その後に酸化雰囲気の熱処理によりＧｅを下方拡散させつつ薄膜濃縮化させて歪緩和を行う方法が開示されている（例えば、特許文献３参照。）。第４の方法としてＳＯＩ基板上にＳｉＧｅ膜を形成し、熱処理にＳｉＧｅ層を溶融し、その後にＧｅを拡散させつつＳｉＧｅ層を固化させることにより歪緩和を行う方法が開示されている（例えば、特許文献３参照。）。第５の方法として、Ｓｉ−ＳＯＩ基板の形成方法が開示されている（例えば、特許文献４参照。）。第６の方法として、貼り合わせ法による埋込み酸化膜上に歪Ｓｉのみ存在させる歪Ｓｉ−ＳＯＩ基板の形成法が発表されている（例えば、非特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平７−１６９９２６号公報
【特許文献２】特開平９−３２１３０７号公報
【特許文献３】特開２０００−２４３９４６号公報
【特許文献４】特開平１０−３０８５０３号公報
【非特許文献】
【０００５】
【非特許文献１】2002年国際固体素子・材料コンファレンス(ISSDM2002)（名古屋）予稿集9-10頁
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記第１〜５の方法は、Ｓｉ基板上に形成された絶縁層上に緩和したＳｉＧｅ層を形成してその上に更に歪Ｓｉを形成する方法である。Ｇｅ組成比を一定の緩い傾斜で増加させたバッファ層を用いる場合等では、発生した転位のため、転位線の分布を反映したクロスハッチと呼ばれる格子状の段差を有する凹凸が発生してしまい、この凹凸はデバイス製造工程のフォトリソグラフィ工程で問題となるため、従来は、通常のＳｉ同様の研磨工程を用いて研磨が行われていたが、成膜されたＳｉＧｅ層は、貫通転位密度や表面ラフネスがデバイス及び製造プロセスとして要望されるレベルには及ばない状態であった。特に、上記クロスハッチは全面に均等な凹凸を生じるのではなく、およそ数μｍ周期で数十ｎｍの大きな凹凸を呈するものであり、このような凹凸は、通常のＳｉ同様の研磨では除去することができなかった。
【０００７】
一方、第６の方法は、Ｓｉ基板上に形成された絶縁層上に歪Ｓｉのみが形成されるけれども、貼り合わせ法により歪Ｓｉ−ＳＯＩ基板を作製するため、厚膜の歪Ｓｉ／ＳｉＧｅ層をエピタキシャル成長する必要があると同時に、貼り合わせ工程、剥離工程、薄膜化工程等が必要になり、製造コストを押上げる欠点を有する。
【０００８】
本発明の目的は、歪Ｓｉ層表面が平坦で欠陥が少ない歪Ｓｉ−ＳＯＩ基板を簡便に製造する方法を提供することにある。
【０００９】
本発明の別の目的は、この方法により製造された歪Ｓｉ−ＳＯＩ基板を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の第１の観点は、図１に示すように、(a) Ｓｉ基板１１上に絶縁層１２及びこの絶縁層１２上に厚さ５０〜５００ｎｍの第１Ｓｉ層１３を有するＳＯＩ基板１０を用意する工程と、(b) ＳＯＩ基板１０の第１Ｓｉ層１３上にＳｉＧｅ混晶層１４を形成する工程と、(c) ＳｉＧｅ混晶層１４上に第１Ｓｉ層１３の厚さより厚い５５〜５５０ｎｍの厚さの第２Ｓｉ層１６を形成する工程と、(d) 基板を酸化性雰囲気下又は不活性ガス雰囲気下、９５０〜１４００℃で熱処理してＳｉＧｅ混晶層１４を溶融するとともに第１Ｓｉ層１３と第２Ｓｉ層１６の一部にＧｅを拡散する工程と、(e) 工程(d)の基板を降温して溶融したＳｉＧｅ混晶層１８，１９，２１を固化する工程とを含むことを特徴とする歪Ｓｉ−ＳＯＩ基板の製造方法である。
【００１１】
この第１の観点では、工程(d)の熱処理によりＳｉＧｅ混晶層１４を溶融するとともに、第１Ｓｉ層１３と第２Ｓｉ層１６の一部にＧｅが拡散してＳｉＧｅ混晶層となり歪緩和する。その結果所定の厚さで残留する第２Ｓｉ層１６が歪緩和したＳｉＧｅ混晶層に格子整合して歪Ｓｉ層１６ａとなる。
【００１２】
本発明の第２の観点は、第１の観点に基づく発明であって、更に工程(b)のＳｉＧｅ混晶層１４がエピタキシャル層であることを特徴とする。
【００１３】
ＳｉＧｅ混晶層１４がエピタキシャル層ではない場合、例えば、ＣＶＤ法による多結晶又はアモルファスのＳｉＧｅ層が考えられる。また、ＳｉＧｅ層の上には第２Ｓｉ層１６を形成するが、このＳｉ層の形成方法の代表例として、エピタキシャル成長法がある。エピタキシャル成長法は、定義の如く、下地層の格子定数と同じ格子定数で上の層が成長することを意味する。従って、ここでいう下地は多結晶又はアモルファスのＳｉＧｅ層であり、この下地層上に成長するＳｉ層は、単結晶にはならず多結晶又はアモルファスとなる。ところが、このＳｉ層は上記工程(d)の熱処理で歪緩和したＳｉＧｅ混晶層に格子整合することができず、単結晶のＳｉ層にはならない。結果として、上記工程(d)の熱処理後の所定の厚さで残留する第２Ｓｉ層は、多結晶又はアモルファス層であり、欠陥が内在されたままとなる。
【００１４】
一方、エピタキシャル成長で形成したＳｉＧｅ混晶層１４は、ＳＯＩ基板１０の活性層である第１Ｓｉ層１３と同じ格子定数を有する単結晶膜となる。そして、このエピタキシャル層のＳｉＧｅ混晶層１４上にエピタキシャル成長法で形成する第２Ｓｉ層１６は、エピタキシャル層のＳｉＧｅ混晶層１４と同じ格子定数を有する単結晶膜となる。
【００１５】
以上のことから、この第２の観点では、工程(b)のＳｉＧｅ混晶層１４をエピタキシャル層にすることにより、Ｓｉ層１６の欠陥をなくすことができる。
【００１６】
そして、上記工程(d)の熱処理で所定の厚さで残留したＳｉ層は、歪緩和したＳｉＧｅ混晶層に格子整合して歪Ｓｉ層１６ａとなる。この歪Ｓｉ層１６ａは、単結晶の第２Ｓｉ層が歪緩和したＳｉＧｅ混晶層に格子整合することで得られているため、欠陥が少ない。
【００１７】
本発明の第３の観点は、第１の観点に基づく発明であって、更に図２に示すように、工程(c)と工程(d)の間に第２Ｓｉ層１６上に保護膜２４を形成する工程(g)を更に含むことを特徴とする。
【００１８】
この第３の観点では、第２Ｓｉ層１６上に保護膜２４を形成することにより、工程(d)の熱処理時にＳｉＧｅ混晶層１４中のＧｅが飛散するのを防止することができる。
【００１９】
本発明の第４の観点は、第３の観点に基づく発明であって、更に工程(g)の保護膜２４が気相成長法により形成されたＳｉＯ2膜であることを特徴とする。
【００２０】
この第４の観点では、ＳｉＯ2を気相成長することにより、Ｓｉ層１６を減らすことなく保護膜を得られる。
【００２１】
本発明の第５の観点は、第３の観点に基づく発明であって、更に工程(g)の保護膜２４がＳｉ層及びこのＳｉ層上に気相成長法により形成されたＳｉＯ2膜からなる複合膜であることを特徴とする。
【００２２】
この第５の観点では、保護膜２４をＳｉ層とＳｉＯ2膜の複合膜とすることにより気相成長などによりＳｉ層１６上に容易に形成できる。
【００２３】
本発明の第６の観点は、第１の観点に基づく発明であって、更に図３に示すように、工程(c)と工程(d)の間に絶縁層１２と第１Ｓｉ層１３の界面又は界面より下方の絶縁層１２中にイオン濃度のピークが位置するように水素又はヘリウムのイオンを注入する工程(h)を更に含むことを特徴とする。
【００２４】
この第６の観点では、絶縁層１２と第１Ｓｉ層１３の界面又は界面より下方の絶縁層１２中に水素又はヘリウムのイオンを注入することにより、工程(d)の熱処理によりイオン注入した水素又はヘリウムが熱処理中に第１Ｓｉ層１３と絶縁層１２との結合力を弱め、ＳｉＧｅ混晶層が歪緩和するのを容易にする。その結果所定の厚さで残留する第２Ｓｉ層１６が歪緩和したＳｉＧｅ混晶層に格子整合して歪Ｓｉ層１６ａとなる。
【００２５】
本発明の第７の観点は、第６の観点に基づく発明であって、更に工程(h)と工程(d)の間でイオン注入した基板を酸化性雰囲気下又は不活性ガス雰囲気下、４００〜６５０℃で３０分〜６時間熱処理して注入した水素又はヘリウムを除去することを特徴とする。
【００２６】
この第７の観点では、イオン注入後に上記条件で熱処理することにより、注入した水素又はヘリウムを基板から除去でき、水素又はヘリウム残存による欠陥をなくすことができる。
【００２７】
本発明の第８の観点は、第７の観点に基づく発明であって、更に工程(h)のイオン濃度のピーク位置が絶縁層１２と第１Ｓｉ層１３の界面より０〜３０ｎｍだけ下方の絶縁層１２中であることを特徴とする。
【００２８】
この第８の観点では、上記界面より下方にイオン注入する場合に、上記範囲にすることでより緩和したＳｉＧｅ層を得ることができ、表面に残るＳｉを歪ませることができる。
【００２９】
本発明の第９の観点は、第１ないし第８の観点に基づく方法により製造され、Ｓｉ基板１１上に絶縁層１２、ＳｉＧｅ混晶層２２及びこのＳｉＧｅ混晶層２２上に厚さ１〜５０ｎｍの歪Ｓｉ層１６ａを有する歪Ｓｉ−ＳＯＩ基板である。
【００３０】
この第９の観点では、本発明の方法で製造された歪Ｓｉ−ＳＯＩ基板は歪Ｓｉ層表面が平坦で欠陥が少ない。
【発明の効果】
【００３１】
以上述べたように、本発明によれば、歪Ｓｉ層表面が平坦で欠陥が少ない歪Ｓｉ−ＳＯＩ基板を簡便に製造することができる。
【図面の簡単な説明】
【００３２】
【図１】本発明第１実施形態における歪Ｓｉ−ＳＯＩ基板の製造するまでの各工程での断面図。
【図２】本発明第２実施形態における歪Ｓｉ−ＳＯＩ基板の製造するまでの各工程での断面図。
【図３】本発明第３実施形態における歪Ｓｉ−ＳＯＩ基板の製造するまでの各工程での断面図。
【発明を実施するための形態】
【００３３】
次に本発明の第１の実施の形態を図面に基づいて説明する。
【００３４】
本発明の歪Ｓｉ−ＳＯＩ基板は次の方法により製造される。先ず図１（ａ）に示すように、工程(a)としてＳｉ基板１１上に絶縁層１２及びその絶縁層１２上に第１Ｓｉ層１３を有するＳＯＩ基板１０を用意する。このＳＯＩ基板としては、薄膜化される活性ウェーハと支持ウェーハを貼り合わせて作製される貼り合わせＳＯＩ基板や、ウェーハ表面より酸素イオンを注入してウェーハ表面から所定の深さの領域に埋込み酸化膜層（Buried OXide、ＢＯＸ層）を形成するＳＩＭＯＸ（Separation by IMplanted OXygen）法によるＳＯＩ基板がある。ここで、貼り合わせＳＯＩ基板には、活性ウェーハ側を機械加工及び化学エッチング、気相エッチング等によりウェーハの薄膜化処理したものや、活性ウェーハの所定の深さの領域に水素イオンを注入し、この注入層を起点としてウェーハを面平行に分割するスマートカット法によるものや、或いは貼り合わせ後の分割面にあらかじめ多孔質のポーラスＳｉ層を形成しておくＥＬＴＲＡＮ法によるものがある。
【００３５】
ＳＯＩ基板１０の第１Ｓｉ層１３の厚さは５０〜５００ｎｍの範囲、好ましくは５０〜１００ｎｍの範囲に設定される。５０ｎｍ未満では、熱処理時間が短すぎ、溶融によるＳｉＧｅ層の厚さの制御が困難になる不具合を生じ、５００ｎｍを越えると熱処理時間が長くなる不具合を生じる。絶縁層１２としてはＳｉＯ2膜が例示される。
【００３６】
次いで図１（ｂ）に示すように、工程(b)としてＳＯＩ基板１０の第１Ｓｉ層１３上にＳｉＧｅ混晶層１４を形成する。このＳｉＧｅ混晶層１４は、ＳＯＩ基板１０を分子線エピタキシ（以下、ＭＢＥという。）装置内に設置した後、シランガスとゲルマンガスを導入することにより、第１Ｓｉ層１３上にエピタキシャル層として形成される。ＳｉＧｅ混晶層１４は、ＭＢＥ法以外に、ＣＶＤ法により形成してもよい。
【００３７】
このＳｉＧｅ混晶層１４におけるＧｅの組成比は、室温で３〜９０％である。下限値未満では、後述する歪Ｓｉ層１６ａの歪み効果が低く、また上限値を越えるとＳｉ層１６が結晶化しない不具合がある。ＳｉＧｅ混晶層１４の厚さは１０〜５００ｎｍの範囲、好ましくは３０〜１５０ｎｍの範囲に設定される。１０ｎｍ未満では、後述する歪Ｓｉ層１６ａの歪み効果が低く、また上限値を越えても歪Ｓｉ層１６ａの歪み効果はそれほど変わらないためである。
【００３８】
次に、図１（ｃ）に示すように、工程(c)としてＳｉＧｅ混晶層１４上に第２Ｓｉ層１６を形成する。この第２Ｓｉ層１６は、第１Ｓｉ層１３の厚さより厚い５５〜５５０ｎｍの厚さに形成される。第２Ｓｉ層１６は、化学的気相成長（ＣＶＤ）法、物理的気相成長（ＰＶＤ）法又はＭＢＥ法により形成される。ＭＢＥ法で第２Ｓｉ層１６を形成する場合には、ＳｉＧｅ混晶層１４を形成した後にゲルマンガスの供給を停止して、Ｓｉ層が形成される。
【００３９】
次に、図１（ｄ）に示すように、工程(d)として基板を酸化性雰囲気下又は不活性ガス雰囲気下、９５０〜１４００℃で熱処理する。本発明で熱処理時の酸化性雰囲気とは酸素含有ガス雰囲気であり、不活性ガス雰囲気とは窒素ガス、Ａｒガス、Ｈｅガス等の雰囲気である。熱処理温度は、後述する当該の固化したＳｉＧｅ混晶層のＧｅ濃度に応じた固相線より低い温度に設定する。更に熱処理時間は、ＳＯＩ基板の第２Ｓｉ層１６全体がＳｉＧｅ層とならず、所定の厚さで単結晶Ｓｉを残すような時間設定とする。即ち、好ましい熱処理条件は、ＳｉＧｅ混晶層１４が全て溶融し、かつ第２Ｓｉ層１６のうちＧｅが拡散していない部分の厚さが１〜５０ｎｍになる程度の温度と時間が設定される。例えばＳｉＧｅ混晶層のＧｅの割合が９０％であって、９５０℃の場合、１時間〜６時間熱処理する。またＧｅの割合が３％であって、熱処理温度が上限値の１４００℃の場合、１０〜３０分間熱処理する。第２Ｓｉ層１６のうちＧｅが拡散していない部分が次に述べる歪Ｓｉ層１６ａの厚さとなる。
【００４０】
この熱処理によりＳｉＧｅ混晶層１４を溶融するとともに第１Ｓｉ層１３と第２Ｓｉ層１６の一部にＧｅが拡散してＳｉＧｅ混晶層１８，１９，２１となる。その結果所定の厚さで残留する第２Ｓｉ層１６が歪緩和したＳｉＧｅ混晶層に格子整合して歪Ｓｉ層１６ａとなる。図１（ｄ）の区切り線１７ａより上の領域は第２Ｓｉ層１６にＧｅが拡散した領域１９であり、区切り線１７ａと区切り線１７ｂに挟まれた領域はＳｉＧｅ混晶層１４が溶融した領域１８であり、区切り線１７ｂより下の領域は第１Ｓｉ層１３にＧｅが拡散した領域２１である。なお、上記熱処理を行う前に、ウェーハ裏面やウェーハの面取り部を研磨加工又は酸エッチング処理して、残留するＧｅを除去しておくことが好ましい。
【００４１】
次に、図１（ｅ）に示すように、工程(e)として上記基板を降温して溶融したＳｉＧｅ混晶層１８，１９，２１を固化し、結晶層のＳｉＧｅ混晶層２２を得る。但し、Ｇｅが拡散することによりＧｅが低濃度化するため、工程(d)で処理した温度のままでもＳｉＧｅ混晶層１８，１９，２１は固化する。このため、工程(e)は省略してもよい。また上記熱処理が酸化性雰囲気下による場合は、表面酸化膜を剥離した後、歪Ｓｉ層を形成しても良い。また上記熱処理が不活性ガス雰囲気下による場合は、引続き歪Ｓｉ層を形成しても良い。これにより歪Ｓｉ−ＳＯＩ基板２３が得られる。このＳＯＩ基板２３の歪Ｓｉ層１６ａは低欠陥で平坦な表面を有する。
【００４２】
次に本発明の第２の実施の形態を図２に基づいて説明する。
【００４３】
この第２の実施の形態では、工程(a)〜工程(c)は前述した第１実施形態と同一の工程である。工程(c)を終え、工程(d)を施す前に、図２（ｇ）に示すように、工程(g)として第２Ｓｉ層１６上に保護膜２４を形成する。この保護膜２４は、後述する熱処理を不活性ガス雰囲気で行うときにはＳｉの表面ラフネスを維持するなどの理由でＳｉＯ2膜であるか、又はＳｉ層とこのＳｉ層上に形成されたＳｉＯ2膜とからなる複合膜である。いずれも後述する熱処理時にＳｉＧｅ混晶層中のＧｅが飛散するのを防止するためであり、またＳｉの表面ラフネスを維持するためである。保護膜２４としてのＳｉＯ2膜或いはＳｉ層とＳｉＯ2膜との複合膜は、ＣＶＤ法、ＰＶＤ法又はＭＢＥ法により形成される。ＭＢＥ法で保護膜２４を形成する場合には、シランガスを供給してＳｉ層を形成した後、基板をＭＢＥ装置から取り出し、電気炉に入れて酸化性雰囲気中、９００℃以下の温度でこのＳｉ層の全部又は一部を酸化してＳｉＯ2膜との複合膜を形成することができる。この工程(g)に続く工程(d)及び工程(e)は、前述した第１実施形態と同一の工程である。
【００４４】
次に本発明の第３の実施の形態を図３に基づいて説明する。
【００４５】
この第３の実施の形態では、工程(a)〜工程(c)は前述した第１実施形態と同一の工程である。工程(c)を終え、工程(d)を施す前に、図３（ｈ）に示すように、工程(h)として絶縁層１２と第１Ｓｉ層１３の界面又は界面より下方の絶縁層１２中にイオン濃度のピークが位置するように水素又はヘリウムのイオンを注入する。界面より下方にイオン濃度のピーク位置を設ける場合には、この界面より０〜３０ｎｍだけ下方にすることがより緩和したＳｉＧｅ層を得ることができ、表面に残るＳｉを歪ませることができるため好ましい。水素イオン（Ｈ+）の場合には、好ましくは１×１０14ａｔｏｍｓ／ｃｍ2以上、より好ましくは１０×１０14ａｔｏｍｓ／ｃｍ2〜１×１０17ａｔｏｍｓ／ｃｍ2のドーズ量でイオン注入する。水素イオンの注入に代えて、或いは水素イオンの注入とともに、ヘリウムイオン（Ｈｅ+）を注入してもよい。この場合、ヘリウムイオンのドーズ量は好ましくは０．５×１０14ａｔｏｍｓ／ｃｍ2以上、より好ましくは５×１０14ａｔｏｍｓ／ｃｍ2〜０．５×１０17ａｔｏｍｓ／ｃｍ2である。ここで、図３（ｈ）中の符号２６はイオン濃度のピーク位置を含むイオン注入領域であり、このイオン注入領域２６は絶縁層１２と第１Ｓｉ層１３の界面に平行に形成される。イオン注入後、注入した水素又はヘリウムを基板から除去するために、酸化性雰囲気下又は不活性ガス雰囲気下、４００〜６５０℃で３０分〜６時間熱処理することが好ましい。
【００４６】
この工程(h)に続いて、図３（ｄ）に示すように、工程(d)としてイオン注入した基板を酸化性雰囲気下又は不活性ガス雰囲気下、９５０℃〜１４００℃で熱処理する。この熱処理によりＳｉＧｅ混晶層１４を溶融するとともに、第１Ｓｉ層１３、第２Ｓｉ層１６の一部にＧｅが拡散してＳｉＧｅ混晶層となるが、同時にイオン注入した水素又はヘリウムが熱処理中に第１Ｓｉ層１３と絶縁層１２との結合力を弱め、ＳｉＧｅ混晶層１４が歪緩和するのを容易にする。この工程(d)に続く工程(e)は、前述した第１実施形態と同一の工程である。
【実施例】
【００４７】
次に本発明の実施例を比較例とともに詳しく説明する。
【００４８】
＜実施例１＞
先ず、第１Ｓｉ層１００ｎｍ、絶縁層１５０ｎｍのＳＩＭＯＸウェーハを準備した。次に、その上にＧｅ濃度２５％のエピタキシャルＳｉＧｅ層をＣＶＤ法により５０ｎｍ形成し、引続き第２Ｓｉ層を３６０ｎｍ形成した。このウェーハを１％酸化性雰囲気下、１２５０℃で１０分間熱処理した。以上の処理を行い、歪Ｓｉ層１０ｎｍ、最大Ｇｅ濃度が５％のＳｉＧｅ層を有するＳＯＩ基板を得た。
【００４９】
＜実施例２＞
先ず、第１Ｓｉ層１００ｎｍ、絶縁層１５０ｎｍのＳＩＭＯＸウェーハを準備した。次に、その上にＧｅ濃度２５％のエピタキシャルＳｉＧｅ層をＣＶＤ法により５０ｎｍ形成し、引続き第２Ｓｉ層を３６０ｎｍ形成した。その後更に、ＣＶＤ法によりＳｉＯ2膜を１００ｎｍ形成した。このウェーハを１％酸化性雰囲気下、１２５０℃で１０分間熱処理した。以上の処理を行い、歪Ｓｉ層１０ｎｍ、最大Ｇｅ濃度が５％のＳｉＧｅ層を有するＳＯＩ基板を得た。
【００５０】
＜実施例３＞
先ず、第１Ｓｉ層１００ｎｍ、絶縁層１５０ｎｍのＳＩＭＯＸウェーハを準備した。次に、その上にＧｅ濃度２５％のエピタキシャルＳｉＧｅ層をＣＶＤ法により５０ｎｍ形成し、引続き第２Ｓｉ層を３６０ｎｍ形成した。その後、第１Ｓｉ層と絶縁層の界面より３０ｎｍだけ下方の絶縁層中にイオン濃度のピーク位置がくるように水素イオンを５×１０15ａｔｏｍｓ／ｃｍ2のドーズ量でイオン注入をした。このウェーハを５００℃で１時間熱処理した後、１％酸化性雰囲気下、１２５０℃で１０分間熱処理した。以上の処理を行い、歪Ｓｉ層１０ｎｍ、最大Ｇｅ濃度が５％のＳｉＧｅ層を有するＳＯＩ基板を得た。
【００５１】
＜比較例１＞
先ず、第１Ｓｉ層１００ｎｍ、絶縁層１５０ｎｍのＳＩＭＯＸウェーハを準備した。次に、その上にＧｅ濃度５％のエピタキシャルＳｉＧｅ層をＣＶＤ法により５０ｎｍ形成し、引続き第２Ｓｉ層を１０ｎｍ形成した。このウェーハを５０％酸化性雰囲気下、１２００℃で４０分間熱処理し、その後Ｓｉ層を１０ｎｍ形成し、歪Ｓｉ層とした。以上の処理を行い、歪Ｓｉ層１０ｎｍ、Ｇｅ濃度が５％のＳｉＧｅ層を有するＳＯＩ基板を得た。
【００５２】
＜比較試験及び評価＞
実施例１〜３及び比較例１で得られた歪Ｓｉ−ＳＯＩ基板について、歪量、表面粗さ及び欠陥数を測定し、比較例１の測定結果を１としたときの相対値を求めた。その結果を次の表１に示す。
【００５３】
【表１】
2010074146.tif 000003
上記表１から明らかなように、実施例１〜３は、比較例１に比べて、表面粗さが小さく、また、欠陥数が少ない結果が得られた。この結果から、本発明の方法により歪Ｓｉ表面が平坦で欠陥の少ない歪Ｓｉ−ＳＯＩ基板を製造できることが判った。
【符号の説明】
【００５４】
１０  ＳＯＩ基板
１１  Ｓｉ基板
１２  絶縁層
１３  第１Ｓｉ層
１４  ＳｉＧｅ混晶層
１６  第２Ｓｉ層
１６ａ  歪Ｓｉ層
１８  溶融したＳｉＧｅ混晶層
１９  Ｇｅが第１Ｓｉ層に拡散形成されたＳｉＧｅ混晶層
２１  Ｇｅが第２Ｓｉ層に拡散形成されたＳｉＧｅ混晶層
２２  固化したＳｉＧｅ混晶層
２３  歪Ｓｉ−ＳＯＩ基板
２４  保護膜
【図１】
2010074146.tif 000004
【図２】
2010074146.tif 000005
【図３】
2010074146.tif 000006