(57)【要約】【課題】高降伏電圧を持つＧａＮ系スイッチング素子を構成できるマイクロエレクトロニクス素子構造を提供すること。【解決手段】この発明のマイクロエレクトロニクス素子構造は、  （ａ）  約１×１０16／ｃｍ3以下のドーパント濃度を持つ第１のＧａＮ層と、  （ｂ）  上記第１のＧａＮ層上に重なる第２の伝導性ＧａＮ層と、  （ｃ）  上記第２の伝導性ＧａＮ層上に重なり、かつ約１×１０16／ｃｍ3以下のドーパント濃度で少なくとも約２．５μｍの厚さを持つ第３のＧａＮ層と、  （ｄ）  上記第３のＧａＮ層の上方の、そのＧａＮ層と金属対半導体接合を形成する少なくとも一つの金属コンタクトとを備える。【選択図】図１
2010141351.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）  約１×１０16／ｃｍ3以下のドーパント濃度を持つ第１のＧａＮ層と、
（ｂ）  上記第１のＧａＮ層上に重なる第２の伝導性ＧａＮ層と、
（ｃ）  上記第２の伝導性ＧａＮ層上に重なり、かつ約１×１０16／ｃｍ3以下のドーパント濃度で少なくとも約２．５μｍの厚さを持つ第３のＧａＮ層と、
（ｄ）  上記第３のＧａＮ層の上方の、そのＧａＮ層と金属対半導体接合を形成する少なくとも一つの金属コンタクトと
を備えたマイクロエレクトロニクス素子構造。
【請求項２】
請求項１のマイクロエレクトロニクス素子構造において、
さらに、基板を備え、
上記第１のＧａＮ層は上記基板に重なっているマイクロエレクトロニクス素子構造。
【請求項３】
請求項２のマイクロエレクトロニクス素子構造において、
上記基板は異種基板を含み、
さらに、上記第１のＧａＮ層と上記異種基板との間に配置された核形成バッファ層を備えるマイクロエレクトロニクス素子構造。
【請求項４】
請求項３のマイクロエレクトロニクス素子構造において、
上記異種基板は、サファイア、ＳｉおよびＳｉＣからなる群から選択された材料を備えるマイクロエレクトロニクス素子構造。
【請求項５】
請求項３のマイクロエレクトロニクス素子構造において、
上記異種基板はサファイアを備えるマイクロエレクトロニクス素子構造。
【請求項６】
請求項１から５までのいずれか一つのマイクロエレクトロニクス素子構造において、
上記第３のＧａＮ層は厚さで１０μｍを下回るマイクロエレクトロニクス素子構造。
【請求項７】
請求項１から５までのいずれか一つのマイクロエレクトロニクス素子構造において、
上記第３のＧａＮ層は厚さで２０μｍを下回るマイクロエレクトロニクス素子構造。
【請求項８】
請求項１から５までのいずれか一つのマイクロエレクトロニクス素子構造において、
上記第３のＧａＮ層は厚さで５０μｍを下回るマイクロエレクトロニクス素子構造。
【請求項９】
請求項１から８までのいずれか一つのマイクロエレクトロニクス素子構造において、
上記第２の伝導性ＧａＮ層は緊張減少用ドーパントでドープされているマイクロエレクトロニクス素子構造。
【請求項１０】
請求項１から８までのいずれか一つのマイクロエレクトロニクス素子構造において、
上記第２の伝導性ＧａＮ層はゲルマニウムでドープされているマイクロエレクトロニクス素子構造。
【請求項１１】
請求項１から１０までのいずれか一つのマイクロエレクトロニクス素子構造において、
上記第１のＧａＮ層は約０．６μｍの厚さを持ち、
上記第２の伝導性ＧａＮ層は約２．０μｍの厚さで約１．５×１０19／ｃｍ3のドーパント濃度を持つマイクロエレクトロニクス素子構造。
【請求項１２】
請求項１から１０までのいずれか一つのマイクロエレクトロニクス素子構造において、
上記第１のＧａＮ層は約０．６μｍの厚さを持ち、また、
上記第２の伝導性ＧａＮ層は約０．５μｍの厚さで約１．５×１０19／ｃｍ3のドーパント濃度を持つマイクロエレクトロニクス素子構造。
【請求項１３】
請求項１から８までのいずれか一つのマイクロエレクトロニクス素子構造において、
上記第２の伝導性ＧａＮ層は、第１のドーパント濃度の第１の伝導性ＧａＮサブ層と、第２のドーパント濃度の第２の伝導性ＧａＮサブ層とを備え、
上記第１の伝導性ＧａＮサブ層は上記第１のＧａＮ層に隣接し、
上記第２の伝導性ＧａＮサブ層は上記第３のＧａＮ層に隣接し、また、
上記第１のドーパント濃度は上記第２のドーパント濃度よりも下回るマイクロエレクトロニクス素子構造。
【請求項１４】
請求項１３のマイクロエレクトロニクス素子構造において、
上記第１のＧａＮ層は約０．６μｍの厚さを持ち、
上記第１の伝導性ＧａＮサブ層は約１．９μｍの厚さで約２．０×１０18／ｃｍ3のドーパント濃度を持ち、また、
上記第２の伝導性ＧａＮサブ層は約０．１μｍの厚さで約１．５×１０19／ｃｍ3のドーパント濃度を持つマイクロエレクトロニクス素子構造。
【請求項１５】
（ａ）  ５×１０6／ｃｍ2以下の転位欠陥密度によって特徴付けられた上面を持つｎ型伝導性の第１のＧａＮ層と、
（ｂ）  上記伝導性ＧａＮ層の上方に形成され、１×１０15／ｃｍ3以下のドーパント濃度で１０μｍを超える厚さを持つ第２のＧａＮ層と、
（ｃ）  上記第２のＧａＮ層の上方に形成されたｐ型伝導性の第３のＧａＮ層と、
（ｄ）  上記第３のＧａＮ層上に重なる少なくとも一つの金属コンタクトと
を備えたマイクロエレクトロニクス素子構造。
【請求項１６】
請求項１５のマイクロエレクトロニクス素子構造において、
上記第１のＧａＮ層が自立のＧａＮ構造を備えているマイクロエレクトロニクス素子構造。
【請求項１７】
（ａ）  約１×１０16／ｃｍ3以下のドーパント濃度を持つ第１のＧａＮ層と、
（ｂ）  上記第１のＧａＮ層上に重なるｎ型伝導性の第２のＧａＮ層と、
（ｃ）  上記ｎ型伝導性の第２のＧａＮ層上に重なり、かつ約１×１０16／ｃｍ3以下のドーパント濃度で少なくとも約２．５μｍの厚さを持つ第３のＧａＮ層と、
（ｄ）  上記第３のＧａＮ層上に形成されたｐ型伝導性の第４のＧａＮ層と、
（ｅ）  上記第４のＧａＮ層上に重なる少なくとも一つの金属コンタクトと
を備えたマイクロエレクトロニクス素子構造。
【請求項１８】
請求項１７のマイクロエレクトロニクス素子構造において、
さらに、基板を備え、
上記第１のＧａＮ層は上記基板に重なっているマイクロエレクトロニクス素子構造。
【請求項１９】
請求項１８のマイクロエレクトロニクス素子構造において、
上記基板は異種基板を含み、
さらに、上記第１のＧａＮ層と上記異種基板との間に配置された核形成バッファ層を備えるマイクロエレクトロニクス素子構造。
【請求項２０】
請求項１９のマイクロエレクトロニクス素子構造において、
上記異種基板は、サファイア、ＳｉおよびＳｉＣからなる群から選択された材料を備えるマイクロエレクトロニクス素子構造。
【請求項２１】
請求項１９のマイクロエレクトロニクス素子構造において、
上記異種基板はサファイアを備えるマイクロエレクトロニクス素子構造。
【請求項２２】
請求項１７から２１までのいずれか一つのマイクロエレクトロニクス素子構造において、
上記第３のＧａＮ層は厚さで１０μｍを下回るマイクロエレクトロニクス素子構造。
【請求項２３】
請求項１７から２１までのいずれか一つのマイクロエレクトロニクス素子構造において、
上記第３のＧａＮ層は厚さで２０μｍを下回るマイクロエレクトロニクス素子構造。
【請求項２４】
請求項１７から２１までのいずれか一つのマイクロエレクトロニクス素子構造において、
上記第３のＧａＮ層は厚さで５０μｍを下回るマイクロエレクトロニクス素子構造。
【請求項２５】
請求項１７から２４までのいずれか一つのマイクロエレクトロニクス素子構造において、
上記ｎ型伝導性の第２のＧａＮ層は緊張減少用ドーパントでドープされているマイクロエレクトロニクス素子構造。
【請求項２６】
請求項１７から２４までのいずれか一つのマイクロエレクトロニクス素子構造において、
上記ｎ型伝導性の第２のＧａＮ層はゲルマニウムでドープされているマイクロエレクトロニクス素子構造。
【請求項２７】
請求項１７から２１までのいずれか一つのマイクロエレクトロニクス素子構造において、
上記第１のＧａＮ層は約０．６μｍの厚さを持ち、また、
上記ｎ型伝導性の第２のＧａＮ層は約２．０μｍの厚さで約１．５×１０19／ｃｍ3のドーパント濃度を持つマイクロエレクトロニクス素子構造。
【請求項２８】
請求項１７から２１までのいずれか一つのマイクロエレクトロニクス素子構造において、
上記第１のＧａＮ層は約０．６μｍの厚さを持ち、また、
上記ｎ型伝導性の第２のＧａＮ層は約０．５μｍの厚さで約１．５×１０19／ｃｍ3のドーパント濃度を持つマイクロエレクトロニクス素子構造。
【請求項２９】
請求項１７から２１までのいずれか一つのマイクロエレクトロニクス素子構造において、
上記ｎ型伝導性の第２のＧａＮ層は、第１のドーパント濃度の第１の伝導性ＧａＮサブ層と、第２のドーパント濃度の第２の伝導性ＧａＮサブ層とを備え、
上記第１の伝導性ＧａＮサブ層は上記第１のＧａＮ層に隣接し、
上記第２の伝導性ＧａＮサブ層は上記第３のＧａＮ層に隣接し、また、
上記第１のドーパント濃度は上記第２のドーパント濃度よりも下回るマイクロエレクトロニクス素子構造。
【請求項３０】
請求項２９のマイクロエレクトロニクス素子構造において、
上記第１のＧａＮ層は約０．６μｍの厚さを持ち、
上記第１の伝導性ＧａＮサブ層は約１．９μｍの厚さで約２．０×１０18／ｃｍ3のドーパント濃度を持ち、また、
上記第２の伝導性ＧａＮサブ層は約０．１μｍの厚さで約１．５×１０19／ｃｍ3のドーパント濃度を持つマイクロエレクトロニクス素子構造。
【請求項３１】
請求項１から３０までのいずれか一つのマイクロエレクトロニクス素子構造において、
メサ型ショットキーダイオードとプレーナ型ショットキーダイオードとからなる群から選択されたショットキーダイオードを備えるマイクロエレクトロニクス素子構造。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、高い降伏電圧の様々なスイッチング素子を構成するマイクロエレクトロニクス素子構造に関する。
【背景技術】
【０００２】
この発明の背景として、次の文書の開示はこれにより、それぞれの全体として、参照によって合体される。
【０００３】
ブランディ（Ｂｒａｎｄｉｃ）ら， 「高電圧（４５０Ｖ）ＧａＮショットキー整流器」 アプライド・フィジスク・レターズ（Ａｐｐｌ． Ｐｈｙｓ Ｌｅｔｔ．）， Ｖｏｌ．７４， Ｎｏ．９， ｐｐ．１２６６−１２６８ （１９９９年３月１日）
トリベディ（Ｔｒｉｖｅｄｉ）ら， 「高出力ワイドバンドギャップ半導体整流器の性能評価」 ジャーナル・オブ・アプライド・フィジクス（Ｊ． Ａｐｐｌ． Ｐｈｙｓ．）， Ｖｏｌ．８５， Ｎｏ．９， ｐｐ．６８８９−６８９７ （１９９９年５月１日）
「厚い（Ｇａ，Ａｌ，Ｉｎ）Ｎベース層を用いたＧａＮ系素子」のための、ロバート・ピー・ヴォード（Ｒｏｂｅｒｔ Ｐ． Ｖａｕｄｏ）らの名義で２０００年１２月５日に発行された米国特許第６，１５６，５８１号
「低欠陥密度（Ｇａ，Ａｌ，Ｉｎ）Ｎおよびそれを作るためのＨＶＰＥプロセス」のための、ロバート・ピー・ヴォード（Ｒｏｂｅｒｔ Ｐ． Ｖａｕｄｏ）ら名義で２００２年８月２７日に発行された米国特許第６，４４０，８２３号
「オプトエレクトロニクスおよびエレクトロニクス素子のための、自立の窒化（アルミニウム，インジウム，ガリウム）（（ＡＬ，ＩＮ，ＧＡ）Ｎ）基板上で改良されたエピタキシ品質（表面テクスチャおよび欠陥密度）を得るための方法」のための、ジェフリー・エス・フリン（Ｊｅｆｆｒｅｙ Ｓ． Ｆｌｙｎｎ）ら名義で２００２年９月１０日に発行された米国特許第６，４４７，６０４号
【０００４】
（Ｇａ，Ａｌ，Ｉｎ）Ｎ系材料（以下、特に定めない限り、この明細書を通して一般に「ＧａＮ」と表される。）は、高電圧、高出力のマイクロエレクトロニクス・スイッチング素子を作製するための半導体材料の有望なグループである。マイクロエレクトロニクス・スイッチング素子は、ショットキーダイオード整流器、Ｐ−Ｎダイオード、Ｐ−Ｉ−Ｎダイオード、Ｐ−Ｎ−Ｐ−Ｎ接合を持つサイリスタ、および、Ｎ+−Ｐ−Ｉ−Ｐ+接合を持つ衝突電子雪崩・走行時間素子（ＩＭＰＡＴＴｓ）などを含み、これらに限られない。
【０００５】
表１に示すように、ＧａＮは、それを高出力スイッチング用途に有利にする幾つかの基本的性質を持っている。ＧａＮのワイドバンドギャップは、４Ｈ−ＳｉＣに比して、ＧａＮに高い理論的な降伏電界を与える。さらに、ＧａＮは、４Ｈ−ＳｉＣよりも高い電子移動度と最大速度を持っている。ＧａＮの熱伝導度は、４Ｈ−ＳｉＣよりも低いが、Ｓｉの熱伝導度に匹敵する。Ｓｉは現在、高出力スイッチング素子を作製するために用いられる最も一般的な材料である。
【０００６】
（表１）
候補材料の３００Ｋでの性質
2010141351.tif 000003
＊理論的最大値
【０００７】
したがって、そのような半導体層における、より厚い半導体層およびより低いドーパント濃度、スイッチング素子のより高い降伏電圧は、そのような半導体層を用いることによって作製される。それゆえ、厚い低ドープのエピタキシャル半導体層が、高い降伏電圧を支えるスイッチング素子を作製するために要求される。
【０００８】
十分に高い降伏電圧を得るために、ＧａＮ層に対する厚さとドーピングの要求は、ＳｉまたはＳｉＣに対するものを下回っている。特に、図１は、ＧａＮ系整流器に対する予言されたドーピングと厚さの要求のプロットである。例えば、５ｋＶの逆降伏電圧を持つ整流器を作製するために、背景ドーピング濃度ｎ＝１×１０16ａｔｏｍｓ／ｃｍ3で約２０μｍ厚のＧａＮ層が要求される。
【０００９】
ＡｌＧａＮ合金は、単なるＧａＮ材料よりもさらに大きなバンドギャップ（最大６．２ｅＶ）と高い理論的降伏電圧を持ち、さらに高い降伏電圧を持つ整流器と他のスイッチング素子を作製することを可能にする。
【００１０】
上述のような高い降伏電圧のＧａＮ系スイッチング素子を作製するために、要求された厚さと背景ドーピング濃度を持つ厚い低ドープＧａＮ層を、オーミックコンタクトのために要求される高伝導ＧａＮベース層の上に被着することが必要である。
【００１１】
しかしながら、ＧａＮは、高い熱膨張係数（ＴＣＥ）不整合および線状転位（ＴＤｓ）および他の欠陥の形成のせいで、ヘテロエピタキシャル基板上に数μｍより大きい厚さに被着するのが難しい。それゆえ、新しい成長法、構造、および／または基板が、エレクトロニクス素子の作製に要求されるような適当な厚みにＧａＮ層を被着するために採用される必要がある。さらに、エピタキシャル層が、適当なサイズの基板上に、高い均一性と品質で、またエピタキシャル構造の適当な構成（例えば、横または縦）と方向（例えば、ｃ面、ｒ面、ｍ面、軸外、軸上、オフカット方向および角度）で、特定の素子用途のコスト、歩留および性能要求に見合うように、被着される必要がある。
【００１２】
現在のところ、Ｓｉ、サファイア、ＳｉＣ、ＨＶＰＥ／サファイア、自立のバルクＧａＮ基板が、様々な高電圧ダイオード用途に適する様々なサイズと構造に利用可能である。典型的には、低コスト、低出力（＜ｌｋＶ）素子は、Ｓｉとサファイアのようなヘテロエピタキシャル基板を採用する。一方、高コスト、高出力（＞ｌｋＶ）素子は、ＳｉＣ、ＨＶＰＥ／サファイアおよび自立のバルクＧａＮ基板のような、より格子整合した基板を採用する。ヘテロエピタキシャル基板上の適当なエピタキシ品質の供給は、熱膨張係数における差と、ヘテロエピタキシャル基板とその上に成長されるＧａＮ層との間の格子不整合とのせいで、困難である。そのことは、高い転位欠陥密度とＧａＮエピタキシャル層の酷いクラック（割れ）を結果として招く。ＧａＮまたはＨＶＰＥ／サファイア基板上へのＧａＮ層の成長は、上記ＴＣＥと格子不整合によってあまり影響されないが、ＧａＮ基板とエピタキシャル層との間の界面電荷除去のような別の問題が、なお克服を必要とする。全ての場合に、高降伏電圧素子内に高伝導ｎ型ＧａＮ層を形成するようにＧａＮエピタキシャル層がＳｉでドープされると、クラックに関する問題が悪化する。
【００１３】
それゆえ、適当なヘテロエピタキシャルまたはホモエピタキシャル基板上に、低クラック密度、低ピット密度および高ｎ層伝導度で、高品質で均一な大口径のＭＯＶＰＥエピタキシャル層を提供することがこの発明の目的である。その上には、高降伏電圧を持つＧａＮ系スイッチング素子を作製するための、厚い低ドープＧａＮ層が形成され得る。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】米国特許第６，１５６，５８１号明細書
【特許文献２】米国特許第６，４４０，８２３号明細書
【特許文献３】米国特許第６，４４７，６０４号明細書
【非特許文献】
【００１５】
【非特許文献１】ブランディ（Ｂｒａｎｄｉｃ）ら， 「高電圧（４５０Ｖ）ＧａＮショットキー整流器」 アプライド・フィジスク・レターズ（Ａｐｐｌ． Ｐｈｙｓ Ｌｅｔｔ．）， Ｖｏｌ．７４， Ｎｏ．９， ｐｐ．１２６６−１２６８ （１９９９年３月１日）
【非特許文献２】トリベディ（Ｔｒｉｖｅｄｉ）ら， 「高出力ワイドバンドギャップ半導体整流器の性能評価」 ジャーナル・オブ・アプライド・フィジクス（Ｊ． Ａｐｐｌ． Ｐｈｙｓ．）， Ｖｏｌ．８５， Ｎｏ．９， ｐｐ．６８８９−６８９７ （１９９９年５月１日）
【発明の概要】
【発明が解決しようとする課題】
【００１６】
この発明の課題は、上述の問題を解決できるマイクロエレクトロニクス素子構造を提供することにある。
【課題を解決するための手段】
【００１７】
一つの局面では、この発明のマイクロエレクトロニクス素子構造は、
（ａ） 約１×１０16／ｃｍ3以下のドーパント濃度を持つ第１のＧａＮ層と、
（ｂ） 上記第１のＧａＮ層上に重なる第２の伝導性ＧａＮ層と、
（ｃ） 上記第２の伝導性ＧａＮ層上に重なり、かつ約１×１０16／ｃｍ3以下のドーパント濃度で少なくとも約２．５μｍの厚さを持つ第３のＧａＮ層と、
（ｄ） 上記第３のＧａＮ層の上方の、そのＧａＮ層と金属対半導体接合を形成する少なくとも一つの金属コンタクトと
を備える。
一実施形態のマイクロエレクトロニクス素子構造では、
さらに、基板を備え、
上記第１のＧａＮ層は上記基板に重なっている。
一実施形態のマイクロエレクトロニクス素子構造では、
上記基板は異種基板を含み、
さらに、上記第１のＧａＮ層と上記異種基板との間に配置された核形成バッファ層を備える。
一実施形態のマイクロエレクトロニクス素子構造では、上記異種基板は、サファイア、ＳｉおよびＳｉＣからなる群から選択された材料を備える。
一実施形態のマイクロエレクトロニクス素子構造では、上記異種基板はサファイアを備える。
一実施形態のマイクロエレクトロニクス素子構造では、上記第３のＧａＮ層は厚さで１０μｍを下回る。
一実施形態のマイクロエレクトロニクス素子構造では、上記第３のＧａＮ層は厚さで２０μｍを下回る。
一実施形態のマイクロエレクトロニクス素子構造では、上記第３のＧａＮ層は厚さで５０μｍを下回る。
一実施形態のマイクロエレクトロニクス素子構造では、上記第２の伝導性ＧａＮ層は緊張減少用ドーパントでドープされている。
一実施形態のマイクロエレクトロニクス素子構造では、上記第２の伝導性ＧａＮ層はゲルマニウムでドープされている。
一実施形態のマイクロエレクトロニクス素子構造では、
上記第１のＧａＮ層は約０．６μｍの厚さを持ち、
上記第２の伝導性ＧａＮ層は約２．０μｍの厚さで約１．５×１０19／ｃｍ3のドーパント濃度を持つ。
一実施形態のマイクロエレクトロニクス素子構造では、
上記第１のＧａＮ層は約０．６μｍの厚さを持ち、また、
上記第２の伝導性ＧａＮ層は約０．５μｍの厚さで約１．５×１０19／ｃｍ3のドーパント濃度を持つ。
一実施形態のマイクロエレクトロニクス素子構造では、
上記第２の伝導性ＧａＮ層は、第１のドーパント濃度の第１の伝導性ＧａＮサブ層と、第２のドーパント濃度の第２の伝導性ＧａＮサブ層とを備え、
上記第１の伝導性ＧａＮサブ層は上記第１のＧａＮ層に隣接し、
上記第２の伝導性ＧａＮサブ層は上記第３のＧａＮ層に隣接し、また、
上記第１のドーパント濃度は上記第２のドーパント濃度よりも下回る。
一実施形態のマイクロエレクトロニクス素子構造では、
上記第１のＧａＮ層は約０．６μｍの厚さを持ち、
上記第１の伝導性ＧａＮサブ層は約１．９μｍの厚さで約２．０×１０18／ｃｍ3のドーパント濃度を持ち、また、
上記第２の伝導性ＧａＮサブ層は約０．１μｍの厚さで約１．５×１０19／ｃｍ3のドーパント濃度を持つ。
一つの局面では、この発明のマイクロエレクトロニクス素子構造は、
（ａ） ５×１０6／ｃｍ2以下の転位欠陥密度によって特徴付けられた上面を持つｎ型伝導性の第１のＧａＮ層と、
（ｂ） 上記伝導性ＧａＮ層の上方に形成され、１×１０15／ｃｍ3以下のドーパント濃度で１０μｍを超える厚さを持つ第２のＧａＮ層と、
（ｃ） 上記第２のＧａＮ層の上方に形成されたｐ型伝導性の第３のＧａＮ層と、
（ｄ） 上記第３のＧａＮ層上に重なる少なくとも一つの金属コンタクトと
を備える。
一実施形態のマイクロエレクトロニクス素子構造では、上記第１のＧａＮ層が自立のＧａＮ構造を備えている。
一つの局面では、この発明のマイクロエレクトロニクス素子構造は、
（ａ） 約１×１０16／ｃｍ3以下のドーパント濃度を持つ第１のＧａＮ層と、
（ｂ） 上記第１のＧａＮ層上に重なるｎ型伝導性の第２のＧａＮ層と、
（ｃ） 上記ｎ型伝導性の第２のＧａＮ層上に重なり、かつ約１×１０16／ｃｍ3以下のドーパント濃度で少なくとも約２．５μｍの厚さを持つ第３のＧａＮ層と、
（ｄ） 上記第３のＧａＮ層上に形成されたｐ型伝導性の第４のＧａＮ層と、
（ｅ） 上記第４のＧａＮ層上に重なる少なくとも一つの金属コンタクトと
を備える。
一実施形態のマイクロエレクトロニクス素子構造では、
さらに、基板を備え、
上記第１のＧａＮ層は上記基板に重なっている。
一実施形態のマイクロエレクトロニクス素子構造では、
上記基板は異種基板を含み、
さらに、上記第１のＧａＮ層と上記異種基板との間に配置された核形成バッファ層を備える。
一実施形態のマイクロエレクトロニクス素子構造では、上記異種基板は、サファイア、ＳｉおよびＳｉＣからなる群から選択された材料を備える。
一実施形態のマイクロエレクトロニクス素子構造では、上記異種基板はサファイアを備える。
一実施形態のマイクロエレクトロニクス素子構造では、上記第３のＧａＮ層は厚さで１０μｍを下回る。
一実施形態のマイクロエレクトロニクス素子構造では、上記第３のＧａＮ層は厚さで２０μｍを下回る。
一実施形態のマイクロエレクトロニクス素子構造では、上記第３のＧａＮ層は厚さで５０μｍを下回る。
一実施形態のマイクロエレクトロニクス素子構造では、上記ｎ型伝導性の第２のＧａＮ層は緊張減少用ドーパントでドープされている。
一実施形態のマイクロエレクトロニクス素子構造では、上記ｎ型伝導性の第２のＧａＮ層はゲルマニウムでドープされている。
一実施形態のマイクロエレクトロニクス素子構造では、
上記第１のＧａＮ層は約０．６μｍの厚さを持ち、また、
上記ｎ型伝導性の第２のＧａＮ層は約２．０μｍの厚さで約１．５×１０19／ｃｍ3のドーパント濃度を持つ。
一実施形態のマイクロエレクトロニクス素子構造では、
上記第１のＧａＮ層は約０．６μｍの厚さを持ち、また、
上記ｎ型伝導性の第２のＧａＮ層は約０．５μｍの厚さで約１．５×１０19／ｃｍ3のドーパント濃度を持つ。
一実施形態のマイクロエレクトロニクス素子構造では、
上記ｎ型伝導性の第２のＧａＮ層は、第１のドーパント濃度の第１の伝導性ＧａＮサブ層と、第２のドーパント濃度の第２の伝導性ＧａＮサブ層とを備え、
上記第１の伝導性ＧａＮサブ層は上記第１のＧａＮ層に隣接し、
上記第２の伝導性ＧａＮサブ層は上記第３のＧａＮ層に隣接し、また、
上記第１のドーパント濃度は上記第２のドーパント濃度よりも下回る。
一実施形態のマイクロエレクトロニクス素子構造では、
上記第１のＧａＮ層は約０．６μｍの厚さを持ち、
上記第１の伝導性ＧａＮサブ層は約１．９μｍの厚さで約２．０×１０18／ｃｍ3のドーパント濃度を持ち、また、
上記第２の伝導性ＧａＮサブ層は約０．１μｍの厚さで約１．５×１０19／ｃｍ3のドーパント濃度を持つ。
一実施形態のマイクロエレクトロニクス素子構造では、メサ型ショットキーダイオードとプレーナ型ショットキーダイオードとからなる群から選択されたショットキーダイオードを備える。
【００１８】
一つの局面では、この発明は、サファイア基板または高い縦伝導性を持つＳｉＣ若しくはＳｉ基板のようなヘテロエピタキシャル基板上に作製された良好な電流拡散性を持つ高電圧降伏素子に関する。酷いクラックは一般的に、そのようなヘテロエピタキシャル基板上に作製されたエピタキシャルＧａＮ層で観測される。クラックは、そのようなヘテロエピタキシャル基板内に高いドーピングレベル（＞５×１０18ｃｍ-3かつ＜３×１０19ｃｍ-3）またはデルタドーピングを設けることによって部分的に抑制されるが、完全には除去されない。
【００１９】
それゆえ、この発明の一実施形態は、二つの高伝導性ＧａＮ層を採用する。そのうちの一方は比較的高いドーピング濃度を持ち、そのうちの他方は比較的低いドーピング濃度を持ち、アンドープのエピタキシャルＧａＮ層内でのクラックのさらなる抑制のために、その上に続いて形成される。
【００２０】
この発明の他の実施形態は、高伝導性ＧａＮ層の下にアンドープのＧａＮ層を設ける。それは、材料の品質を向上し、高伝導性ＧａＮ層上に続いて形成されるアンドープのエピタキシャルＧａＮ層内でのピットとクラックを減少させる。
【００２１】
この発明のさらに他の実施形態は、伝導性ＧａＮ層のｎ型ドーピングのために用いられる従来のＳｉドーパントに代えて、ゲルマニウムのような緊張減少用ドーパントを利用する。ゲルマニウムはＧａサイトにＳｉよりも良く合うので、伝導性ＧａＮ層内にゲルマニウムをドーピングすることは、その中のクラックを顕著に減少させる。
【００２２】
別の局面では、この発明は、自立のホモエピタキシャルＧａＮ基板上、またはＨＶＰＥ／サファイア・ベース構造上に作製される高電圧降伏素子に関する。
【００２３】
この発明における「ＨＶＰＥ／サファイア・ベース構造」なる用語は、ハイドライド気相エピタキシ（ＨＶＰＥ）法によってサファイア基板上に作製された、厚さで約１０μｍの、素子品質、クラック無しベース層を表す。それは、「厚い（Ｇａ，Ａｌ，Ｉｎ）Ｎベース層を用いるＧａＮ系素子」のための、ロバート・ピー・ヴォード（Ｒｏｂｅｒｔ Ｐ． Ｖａｕｄｏ）ら名義で２０００年１２月５日に発行された米国特許第６，１５６，５８１号に記載されており、その内容はこれにより、全ての目的のために、全体として、参照によって合体される。
【００２４】
この発明の一実施形態では、自立のＧａＮ基板またはＨＶＰＥ／サファイア・ベース構造がアンドープＧａＮ最上層を備え、その上に続くＧａＮ層のエピタキシャル成長は、そのエピタキシャルＧａＮ層と上記基板またはベース構造との界面でドーパントまたは伝導性を除去することによって均一に行われる。そのようなエピタキシャルＧａＮ層の品質と性能は、「オプトエレクトロニクスおよびエレクトロニクス素子のための、自立の窒化（アルミニウム，インジウム，ガリウム）（（ＡＬ，ＩＮ，ＧＡ）Ｎ）基板上で改良されたエピタキシ品質（表面テクスチャおよび欠陥密度）を得るための方法」のための、ジェフリー・エス・フリン（Ｊｅｆｆｒｅｙ Ｓ． Ｆｌｙｎｎ）ら名義で２００２年９月１０日に発行された米国特許第６，４４７，６０４号に記載されたような、交代する成長方向、オフカット角およびオフカット方向を採用することによって、さらに改善されうる。その内容はこれにより、全ての目的のために、全体として、参照によって合体される。
【００２５】
さらなる局面では、この発明は、
（ａ）  約５×１０6／ｃｍ2以下の転位欠陥密度によって特徴付けられた上面を持つ第１の伝導性ＧａＮ界面層と、
（ｂ）  上記伝導性ＧａＮベース層の最上層の上方に形成され、約１×１０16／ｃｍ3以下のドーパント濃度を持つ第２のＧａＮ層と、
（ｃ）  上記第１のＧａＮ層の上方の、そのＧａＮ層と金属対半導体接合を形成する少なくとも一つの金属コンタクトと
を備えたマイクロエレクトロニクス素子に関する。
【００２６】
この発明で用いられる「ＧａＮ」なる用語は、他に定めがない限り、広くいかなるＡｌxＩｎyＧａ(1-x-y)Ｎをも含む。つまり、ＧａＮ、ＡｌxＧａ(1-x)Ｎ、ＡｌxＩｎyＧａ1-x-yＮ、ＩｎyＧａ1-yＮなどを含み、それらに限定されない。
【００２７】
転位欠陥密度のための単位は、１平方センチメートル当りで測られた転位欠陥の数を表す。
【００２８】
ドーパント濃度のための単位は、１立方センチメートル当りで測られたドーパント原子の数を表す。
【００２９】
そのようなマイクロエレクトロニクス素子は、ショットキーコンタクトとオーミックコンタクトを持つショットキーダイオード整流器であるのが望ましい。
【００３０】
この発明の別の局面は、
（ａ）  異種基板（ｆｏｒｅｉｇｎ ｓｕｂｓｔｒａｔｅ）と、
（ｂ）  上記異種基板上に重なる核形成バッファ層と、
（ｃ）  上記核形成バッファ層上に重なり、かつ約１×１０16／ｃｍ3以下のドーパント濃度を持つ第１のＧａＮ層と、
（ｄ）  上記第１のＧａＮ層上に重なる第２の伝導性ＧａＮ層と、
（ｅ）  上記第２の伝導性ＧａＮ層上に重なり、かつ約１×１０16／ｃｍ3以下のドーパント濃度を持つ第３のＧａＮ層と、
（ｆ）  上記第３のＧａＮ層の上方の、そのＧａＮ層と金属対半導体接合を形成する少なくとも一つの金属コンタクトと
を備えたマイクロエレクトロニクス素子に関する。
【００３１】
そのようなマイクロエレクトロニクス素子もまた、ショットキーコンタクトとオーミックコンタクトを持つショットキーダイオード整流器であるのが望ましい。
【００３２】
この発明のさらに別の局面は、
（ａ）  約５×１０6／ｃｍ2以下の転位欠陥密度によって特徴付けられた上面を持つｎ型伝導性の第１のＧａＮ層と、
（ｂ）  上記伝導性ＧａＮ層の上方に形成され、約１×１０15／ｃｍ3以下のドーパント濃度を持つ第２のＧａＮ層と、
（ｃ）  上記第２のＧａＮ層の上方に形成されたｐ型伝導性の第３のＧａＮ層と、
（ｄ）  上記第３のＧａＮ層上に重なる少なくとも一つの金属コンタクトと
を備えたマイクロエレクトロニクス素子構造に関する。
【００３３】
そのようなマイクロエレクトロニクス素子構造は、一つのｐ型コンタクトおよび一つのｎ型コンタクトを含む少なくとも二つのオーミックコンタクトを持つＰ−Ｉ−Ｎダイオードであるのが望ましい。
【００３４】
この発明の他の局面および実施形態は、次の開示と添付の請求の範囲とからより完全に明らかになる。
【図面の簡単な説明】
【００３５】
【図１】図１は、ＧａＮ系整流器に対する予測されたドーピングと厚さの要求のプロットである。
【図２Ａ】図２Ａは、この発明の一実施形態に従うＧａＮ系メサ・ショットキーダイオード整流器の概略図である。
【図２Ｂ】図２Ｂは、この発明の一実施形態に従うＧａＮ系プレーナ・ショットキーダイオード整流器の概略図である。
【図３】図３は、図２ＡのＧａＮ系メサ・ショットキーダイオード整流器のためのＩ−Ｖ曲線である。
【図４】図４は、電気的降伏後の図２ＡのＧａＮ系メサ・ショットキーダイオード整流器の走査電子顕微鏡による眺めである。
【図５】図５は、この発明の一実施形態に従う、異種基板を欠いた自立のＧａＮ系ショットキー整流器を示している。
【図６Ａ】図６Ａは、この発明の一実施形態に従うＧａＮ系メサ・ショットキーダイオード整流器の一群の総括的な図である。
【図６Ｂ】図６Ｂは、この発明の一実施形態に従うＧａＮ系プレーナ・ショットキーダイオード整流器の一群の総括的な図である。
【図７Ａ】図７Ａは、この発明の一実施形態に従う、ＧａＮ系ショットキーダイオード整流器を形成するための窒化物の中心の３２．５倍のノマルスキー（Ｎｏｍａｒｓｋｉ）顕微鏡による眺めを示している。
【図７Ｂ】図７Ｂは、図７ＡのＧａＮ系ショットキーダイオード整流器を形成するための窒化物の端の３２．５倍のノマルスキー顕微鏡による眺めを示している。
【図８Ａ】図８Ａは、この発明の一実施形態に従う、ＧａＮ系ショットキーダイオード整流器を形成するための窒化物の中心の３２．５倍のノマルスキー（Ｎｏｍａｒｓｋｉ）顕微鏡による眺めを示している。
【図８Ｂ】図８Ｂは、図８ＡのＧａＮ系ショットキーダイオード整流器を形成するための窒化物の端の３２．５倍のノマルスキー顕微鏡による眺めを示している。
【図９Ａ】図９Ａは、この発明の一実施形態に従う、ＧａＮ系ショットキーダイオード整流器を形成するための窒化物の中心の３２．５倍のノマルスキー（Ｎｏｍａｒｓｋｉ）顕微鏡による眺めを示している。
【図９Ｂ】図９Ｂは、図９ＡのＧａＮ系ショットキーダイオード整流器を形成するための窒化物の端の３２．５倍のノマルスキー顕微鏡による眺めを示している。
【図１０】図１０は、この発明の一実施形態に従うＧａＮ系メサ・ショットキー整流器の概略図である。
【図１１】図１１は、この発明の一実施形態に従うＧａＮ系Ｐ−Ｉ−Ｎダイオードの概略図である。
【図１２】図１２は、図１１のＧａＮ系Ｐ−Ｉ−ＮダイオードのためのＩ−Ｖ曲線を示している。
【図１３】図１３は、この発明の一実施形態に従う自立のＧａＮ系Ｐ−Ｉ−Ｎダイオードの概略図である。
【発明を実施するための形態】
【００３６】
比較的に低降伏電圧（すなわち、＜２ｋＶ）のマイクロエレクトロニクス・スイッチング素子を作製するために、薄いＧａＮ層が、サファイア、ＳｉおよびＳｉＣのような異種基板上にＭＯＶＰＥによって直接被着され得る。そのような直接被着された異種基板は比較的薄い（すなわち、＜１０μｍ）という事実にもかかわらず、異種基板とＧａＮ層との間の熱膨張率差によって引き起こされるＧａＮ層内の緊張（ｓｔｒａｉｎ）は、顕著なクラック、ピットおよび欠陥生成を結果として招く。それゆえ、約２ｋＶを下回る降伏電圧を持つショットキー整流器を作製するために、異種基板上の薄い伝導性ＧａＮ層上にこの厚さ（すなわち、＜１０μｍ）の低ドープＧａＮ層を被着するのは難しい。次の革新的で好ましい実施形態は、これらの限定を指定する。
【００３７】
ＭＯＶＰＥによる一またはそれ以上の界面層上に形成された伝導性ＧａＮベース層
この発明は、異種基板の上方に形成されたｎ型伝導性の伝導性ＧａＮベース層を設ける。それらの間に、そのような伝導性ＧａＮベース層の欠陥密度を減少させるための一またはそれ以上の界面層がある。
【００３８】
伝導性ＧａＮベース層の形成に先立って、Ａｌ含有の核形成バッファ層が異種基板上に最初に設けられる。ｎ型ドーパントとして用いられるシリコンおよび他の不純物がヘテロエピタキシャル成長の間に核形成および結合プロセスを妨害するから、そのような伝導性ＧａＮベース層の適切な核形成を確実にするためである。
【００３９】
伝導性ＧａＮベース層の形成に先立って、薄い（すなわち、０．１μｍ）、低ドープ（すなわち、１×１０16／ｃｍ3以下のドーパント濃度）のＧａＮ層が、そのような核形成バッファ層の頂上に被着され得る。さらに核形成の結果を改善するためである。
【００４０】
図６Ａは、異種基板３２の上方に形成された伝導性ＧａＮベース層３４を備え、それらの間に界面層として核形成バッファ層４２および薄い低ドープのＧａＮ層４４を有するメサ型ショットキーダイオード構造３０の総括的な図を示している。厚い低ドープのＧａＮ層３６が続いて伝導性ＧａＮベース層３４上に形成される。その上にショットキーコンタクト３８が作製され、伝導性ＧａＮベース層３４上にオーミックコンタクト３９Ａおよび３９Ｂが作製される。
【００４１】
図６Ｂは、図６Ａに示したメサ型ショットキーダイオード構造３０の構造と類似の構造を持つプレーナ型ショットキーダイオード構造３０’の総括的な図を示している。異なっているのは、プレーナ型ショットキーダイオード３０’のオーミックコンタクト３９Ａ’および３９Ｂ’が伝導性ＧａＮベース層３６’上に直接形成されていることである。
【００４２】
図６Ａに示した窪んだコンタクトを備えたショットキーダイオード構造のために、厚い伝導性ＧａＮ層３４（Ｓｉでドープされている）を持つのが有利である。高い横伝導性および電流広がり、低コンタクト抵抗および良好なオーミックコンタクトのためでもあるし、構造の上部からのエッチングの容易さ、つまりエッチング工程での伝導性ＧａＮ層３４のアンダーシュートおよびオーバーシュートを避けるためでもある。
【００４３】
改善されたオーミックコンタクトおよび伝導性ＧａＮ層３４は、ショットキーダイオードのＩ−Ｖ特性を改善する。例えば、順方向ターンオン抵抗（順方向Ｉ−Ｖ曲線の傾斜）は、層３４内での抵抗またはコンタクト抵抗における減少で増加される。上記素子における他の利点は、伝導性ＧａＮ層３４の領域を低ドープのＧａＮ層３６へ最も近づけるように修正することによってもたらされる。例えば、低ドープのＧａＮ層３６に近いドーピングレベルは、低ドープのＧａＮ層３６内に所望の空乏を生ずるように設計され得る。さらに、その低ドープの層の品質、ドーピングレベルおよび欠陥密度は、降伏電圧および漏れ電流を含めて、そのようなショットキーダイオードのＩ−Ｖ特性を改善するように修正され得る。
【００４４】
ショットキーダイオード次の例は、図６Ａに示した総括的な構造を含んでいるが、変化する層厚およびドーパント濃度を備え、そのようなダイオードの品質上への層厚およびドーパント濃度の影響を示す。
【００４５】
構造Ａ
層（１） − ２．５μｍのアンドープＧａＮ（または１×１０16／ｃｍ3以下の軽いｎ型のドーパント濃度）
層（２） − ２．０μｍのＳｉドープの伝導性ＧａＮ（３×１０19／ｃｍ3）
層（３） − ０．１μｍのアンドープＧａＮ（または１×１０16／ｃｍ3以下の軽いｎ型のドーパント濃度）
層（４） − 核形成バッファ
層（５） − サファイア基板
【００４６】
このショットキーダイオード構造Ａは高いピットおよびクラック密度を示す。
【００４７】
構造Ｂ
層（１） − ２．５μｍのアンドープＧａＮ（または１×１０16／ｃｍ3以下の軽いｎ型のドーパント濃度）
層（２） − １．０μｍのＳｉドープの伝導性ＧａＮ（１×１０19／ｃｍ3）
層（３） − ０．１μｍのアンドープＧａＮ（または１×１０16／ｃｍ3以下の軽いｎ型のドーパント濃度）
層（４） − 核形成バッファ
層（５） − サファイア基板
【００４８】
このショットキーダイオード構造Ｂは、構造Ａのものに比して、減少された厚さとドーパント濃度の伝導性ＧａＮ層を持っている。図７Ａおよび７Ｂに示しているように、このショットキーダイオード構造Ｂでは、酷いクラックとピットがなお観察される。
【００４９】
構造Ｃ
層（１） − ２．５μｍのアンドープＧａＮ（または１×１０16／ｃｍ3以下の軽いｎ型のドーパント濃度）
層（２） − ２．０μｍのＳｉドープの伝導性ＧａＮ（１．５×１０19／ｃｍ3）
層（３） − ０．６μｍのアンドープＧａＮ（または１×１０16／ｃｍ3以下の軽いｎ型のドーパント濃度）
層（４） − 核形成バッファ
層（５） − サファイア基板
【００５０】
このショットキーダイオード構造Ｃは、構造Ａのものに比して、伝導性ＧａＮ層の直下に、増加された厚さのアンドープまたは低ドープのＧａＮ界面層を持っている。図８Ａおよび８Ｂに示しているように、このショットキーダイオード構造Ｃでは、減少されたピット密度が観察される。
【００５１】
構造Ｄ
層（１） − ２．５μｍのアンドープＧａＮ（または１×１０16／ｃｍ3以下の軽いｎ型のドーパント濃度）
層（２） − ０．５μｍのＳｉドープの伝導性ＧａＮ（１．５×１０19／ｃｍ3）
層（３） − ０．６μｍのアンドープＧａＮ（または１×１０16／ｃｍ3以下の軽いｎ型のドーパント濃度）
層（４） − 核形成バッファ
層（５） − サファイア基板
【００５２】
このショットキーダイオード構造Ｄは、構造Ａのものに比して、減少された厚さおよびドーパント濃度の伝導性ＧａＮ層を持ち、その伝導性ＧａＮ層の直下に、増加された厚さのアンドープまたは低ドープＧａＮ界面層を持っている。図９Ａおよび９Ｂに示しているように、そのようなショットキーダイオード構造Ｄでは、顕著なクラックまたはピットは全く観察されない。
【００５３】
構造Ｅ
層（１） − ２．５μｍのアンドープＧａＮ（または１×１０16／ｃｍ3以下の軽いｎ型のドーパント濃度）
層（２） − ０．１μｍのＳｉドープの伝導性ＧａＮサブ層（１．５×１０19／ｃｍ3）
層（３） − １．９μｍのＳｉドープの伝導性ＧａＮサブ層（２×１０18／ｃｍ3）
層（４） − ０．６μｍのアンドープＧａＮ（または１×１０16／ｃｍ3以下の軽いｎ型のドーパント濃度）
層（５） − 核形成バッファ
層（６） − サファイア基板
【００５４】
この構造Ｅは、概略的に図１０に（そこで構造５０として）示されている。この構造は、コンタクト形成用のアンドープまたは低ドープのＧａＮ層５６に隣接したより小さい厚さおよびより高いドーパント濃度の第１の伝導性ＧａＮサブ層５４Ａと、界面のアンドープまたは低ドープのＧａＮ層４４に隣接したより大きい厚さとより低いドーパント濃度の第２の伝導性ＧａＮサブ層５４Ｂとを備えている。そのようなショットキーダイオード構造は、３６オームΩ／□（ｏｈｍ／ｓｑｕａｒｅ）というシート抵抗を示す。それは、構造Ａのシート抵抗１４Ω／□に近い。伝導性ＧａＮサブ層および界面のアンドープまたは低ドープＧａＮ層のさらなる最適化は、それらの厚さとドーピングレベルに関して、クラックまたはピットの密度を顕著に増加させることなしに、１４Ω／□に達するように実現され得る。
【００５５】
一般に、伝導性ＧａＮベース層の下に厚いアンドープまたは低ドープＧａＮ界面層を配置することは、全体の構造におけるクラックとピットを減少させる。形成されたショットキーダイオード構造内でクラックおよびピットをさらに減少させ、さらに素子品質を改善するように、他の界面層または合金もまた、緊張緩和または熱膨張係数（ＴＣＥ）緩和のために用いられ得る。
【００５６】
ｎ型伝導性の伝導性ＧａＮベース層は、上に掲げられた例示の構造ではＳｉによってドープされている。それに代えて、それらは、ゲルマニウム（Ｇｅ）またはＡｌＩｎＧａＮ原子と類似の原子サイズを持つ他のｎ型ドーパントによってドープされ得る。修正された弾性、緊張またはＴＣＥ効果を可能にするためである。
【００５７】
デルタドーピングもまた、図１０内のショットキーダイオード構造５０の伝導性ＧａＮサブ層５４Ａおよび５４Ｂにおけるように、平均的な低抵抗材料の厚い積層を設けるためにドープされた層内に合体され得る。デルタドーピングについては、「ドープされたＩＩＩ−Ｖ族窒化物、並びにそれを備えるマイクロエレクトロニクス素子および素子先駆構造」のための、ジェフリー・エス・フリン（Ｊｅｆｆｒｅｙ Ｓ． Ｆｌｙｎｎ）およびジョージ・アール・ブランデス（Ｇｅｏｒｇｅ Ｒ． Ｂｒａｎｄｅｓ）名義で２００２年３月２５日に提出された同時係属中の米国特許出願第ｌ０／ｌ０７，００１号により完全に記載されており、その開示はこれにより、全体として、参照によって合体される。
【００５８】
ＨＶＰＥによって形成された伝導性ＧａＮベース層
例えば、我々は、ハイドライド気相エピタキシ（ＨＶＰＥ）法によってサファイア基板上に直接、ほぼ１０μｍ厚のＧａＮ層を成長させた。それは続いて、図２Ａおよび２Ｂに概略的に示しているように、ＧａＮ系ショットキーダイオードを形成するのに用いられた。ＭＯＶＰＥに比して、ＨＶＰＥによって、熱膨張係数差の減少、非常に厚くてより重く転位したバッファおよびエピ層内の全体の低い緊張に帰する他の界面欠陥のおかげで、より大きい厚さが得られる。
【００５９】
図２ＡにおけるＧａＮ系メサ型ショットキーダイオード１０はサファイア基板１２を備え、ｎ型伝導性の高伝導性ＧａＮ層１４がＧａＮ／サファイア界面に設けられている。その上に、低ドーパント濃度（約１×１０16／ｃｍ3）のほぼ１０μｍのＧａＮ層１６が作製されている。ショットキーコンタクト１８を形成するために金が用いられ、オーミックコンタクト１９Ａおよび１９Ｂを形成するためにＴｉ／Ａｌ／Ｎｉ／Ａｕが用いられている。このＧａＮ系メサ型ショットキーダイオードのためのＩ−Ｖ曲線が図３に示されている。そのようなＧａＮ系メサ型ショットキーダイオードの逆降伏電圧が測定され、それは約４５０Ｖであった。図４は、図２ＡにおけるＧａＮ系メサ型ショットキーダイオードのショットキーコンタクト１８の電気的降伏後の、走査電子顕微鏡による眺めを示している。エッジでの溶融したＡｕは、早発のエッジ降伏を示し、それが、パシベーションまたはガードリングの使用または類似の工程なしのそのようなショットキーダイオードの全体の逆降伏電圧を制限している。
【００６０】
図２Ｂは、図２Ａに示したメサ・ダイオード１０の構造に類似した構造を持つＧａＮ系プレーナ型ショットキーダイオード１０’を示している。異なっているのは、そのようなプレーナ型ショットキーダイオード１０’のオーミックコンタクト１９Ａ’および１９Ｂ’が、高伝導性ＧａＮ層１４’上に代えて、低ドーパント濃度の１０μｍのＧａＮ層１６’上に形成されていることである。
【００６１】
図２Ａおよび２Ｂに示したＧａＮ系ショットキーダイオードは、それゆえ比較的低電圧（すなわち、＜２ｋＶ）のスイッチング用途にのみ適する。しかしながら、多くの用途は、高電圧（≧２ｋＶ）で動作可能なスイッチング素子を要求する。それゆえ、約２ｋＶよりも高いスイッチング電圧を備えたＧａＮ系ショットキーダイオードを提供することが、この発明の別の目的である。
【００６２】
高電圧ＧａＮ系スイッチング素子を提供するために、図１の予測プロットによって示されるように、増加した厚さと低ドーパント濃度のＧａＮ層を設けることが必要である。ＭＯＶＰＥによって異種基板上に成長されるＧａＮ層にとって、異種基板とその上に成長されるＧａＮ層との間の格子不整合および熱膨張係数差は、緊張の高いレベルとともに、そのＧａＮ層における高い転位欠陥密度を結果として招く。そのようなＧａＮ層の厚さが実質的に増加されると、緊張はそのＧａＮ層内に酷いクラックを引き起こし、それを素子作製に相応しくないものにする。
【００６３】
また、この発明の目的は新しいショットキーダイオード構造を提供することにある。それは、非常に低い転位欠陥密度（すなわち、≦５×１０6／ｃｍ2）の上面を持つ伝導性ＧａＮベース層を備え、その上に、約１×１０16／ｃｍ3以下のドーパント濃度を持つ低ドープのＧａＮ層が成長され得る。上記伝導性ＧａＮベース層が低い転位欠陥密度の上面を持つので、その上の、緊張緩和された低ドープのＧａＮ層が、クラック無しに十分な厚さ（すなわち、≧１０μｍ）まで成長され得る。それは続いて、高降伏電圧のスイッチング素子を作製するのに用いられ得る。
【００６４】
自立の伝導性ＧａＮベース層
低い転位欠陥密度（すなわち、≦５×１０6／ｃｍ2）の厚い伝導性ＧａＮ層が、ハイドライド気相エピタキシ（ＨＶＰＥ）法によって、減少された成長温度（すなわち約９８５℃から約１０１０℃）で最初に異種基板（サファイア、ＳｉまたはＳｉＣのような）上に成長され得る。そのような減少されたＨＶＰＥ成長温度で、ＧａＮ層は、上記異種基板とそのＧａＮ層との間の熱膨張係数差によって誘導される少ない緊張を受ける。そのことは、「低欠陥密度（Ｇａ，Ａｌ，Ｉｎ）Ｎおよびそれを作るためのＨＶＰＥプロセス」のための、ロバート・ピー・ヴォード（Ｒｏｂｅｒｔ Ｐ． Ｖａｕｄｏ）ら名義で２００２年８月２７日に発行された米国特許第６，４４０，８２３号に記載されているように、減少された転位欠陥密度を結果として招く。その開示はここに、全ての目的のために、全体として、参照によって合体される。そのような減少されたＨＶＰＥ成長温度はまた、そのように形成されたＧａＮ層のｎ型伝導性を増加させ、そして、それゆえ、ｎ型伝導性の伝導性ＧａＮ層を形成するのに用いられ得る。低い転位欠陥密度の厚い伝導性ＧａＮ層は、自立の伝導性ＧａＮベース層を形成するように、異種基板から分離され得る。
【００６５】
さらに、そのような伝導性ＧａＮ層のエピタキシ品質は、「オプトエレクトロニクスおよびエレクトロニクス素子のための、自立の窒化（アルミニウム，インジウム，ガリウム）（（ＡＬ，ＩＮ，ＧＡ）Ｎ）基板上で改良されたエピタキシ品質（表面テクスチャおよび欠陥密度）を得るための方法」のための、ジェフリー・エス・フリン（Ｊｅｆｆｒｅｙ Ｓ． Ｆｌｙｎｎ）ら名義で２００２年９月１０日に発行された米国特許第６，４４７，６０４号に記載された様々な技術によって改善されうる。その開示はこれにより、全ての目的のために、全体として、参照によって合体される。
【００６６】
そのような伝導性ＧａＮ層のエピタキシャル品質および高降伏電圧素子の性能をさらに改善するために、低温界面層、交替する結晶方向（例えば、ｍ面、ｒ面、ｃ面）、様々なオフカット角および方向が、上記特許第６，４４７，６０４号に記載されているように、結晶成長品質を修正し、欠陥を消滅させ、点欠陥密度を修正し、不純物結合を修正し、結晶分極を変化させ、結晶移動度を修正し、降伏電圧を増加させ、漏れ電流を減少させるなどのために採用されるのが望ましい。
【００６７】
自立のＧａＮ基板は、最初のアンドープＧａＮ層を設けるのに有用に採用されうる。それから、そのアンドープＧａＮ層成長は、さらなる厚さの増加、転位密度の減少、降伏電圧の改善のために、ＭＯＶＰＥ成長プロセスに継続される。ＭＯＶＰＥを通したアンドープＧａＮ層のそのような継続された成長のためには、上記特許第６，４４７，６０４号に記載されているように、適切に基板の洗浄、昇温条件および基板上の核形成を制御することによって、電気的に活性な不純物および欠陥が成長界面で減少されることが重要である。
【００６８】
図５は、この発明の一実施形態に従う高電圧ショットキー整流器２０の概略図を示している。そのようなショットキー整流器２０は、約５０μｍよりも大きい厚さおよび５×１０6／ｃｍ2の低い転位欠陥密度で特徴付けられた上面を持つ自立の伝導性ＧａＮベース層２２を備えている。その上に、約１×１０16／ｃｍ3以下のドーパント濃度および１０μｍより大きい厚さで特徴付けられた低ドープＧａＮ層２４が成長されている。そのようなショットキー整流器２０は、いかなる異種基板も欠いており、したがって、ショットキーコンタクト２６は一方の側で低ドープＧａＮ層２４の上方に形成され、オーミックコンタクト２８は他方の側で自立の伝導性ＧａＮベース層２２の上方に形成されうる。
【００６９】
ＧａＮ系Ｐ−ＮおよびＰ−Ｉ−Ｎダイオード構造
高い降伏電圧を持つＧａＮ系Ｐ−ＮおよびＰ−Ｉ−Ｎダイオードもまた、高パワー素子用途の関心事である。高い降伏電圧を持つＰＮまたはＰ−Ｉ−Ｎ接合を作製する能力は、サイリスタやＩＭＰＡＴＴｓのようなパワー素子の発展へ向けたキーステップである。
【００７０】
一つの局面では、この発明は、約３２０Ｖおよび４５０Ｖの降伏電圧を持つＧａＮ・Ｐ−Ｉ−Ｎダイオードを提供する。それらは、エピ層／基板界面の近くに高伝導性ｎ型ＧａＮ層を持つＨＶＰＥ・ＧａＮ層上にＭＯＶＰＥによるＧａＮ系ＰおよびＩ層を成長させることによって作製された。ＡｌＧａＮ・Ｐ−Ｉ−Ｎ構造を含む代替のＰ−ＮおよびＰ−Ｉ−Ｎ構造と、エピタキシおよび素子のための基板材料としてのＧａＮの使用もまた、この発明によって実現される。
【００７１】
概略的なＧａＮ・Ｐ−Ｉ−Ｎダイオード構造が図１１に示されている。それは、サファイア基板７２上にＨＶＰＥによって成長されたｎ型伝導性のほぼ１０μｍ厚のＧａＮ層を備えている。そのようなｎ型ＧａＮ層は、さらに、より高い伝導性の２μｍのＧａＮサブ層７４と、約１×１０16／ｃｍ3の伝導性を持つより低い伝導性の８μｍのＧａＮサブ層７６とを備えているように示されている。それはＮ接合として機能する。続いて、ほぼ０．５μｍの低ドープＧａＮ層７７が、ＭＯＶＰＥによって、１×１０15／ｃｍ3を下回る背景ドーパント濃度に帰する条件下で、ＧａＮサブ層７６上に成長される。それは、Ｉ接合として機能する。ほぼ０．５μｍのｐ型ＧａＮ層７８が、ＭＯＶＰＥによって、１×１０17／ｃｍ3の正孔濃度に帰する条件下で、低ドープＧａＮ層７７上に成長される。それは、Ｐ接合として機能する。続いて、ｐ型オーミックコンタクト７９Ａ並びにｎ型オーミックコンタクト７９Ｂおよび７９Ｃが形成されて、完全なＰ−Ｉ−Ｎダイオードが提供される。
【００７２】
このタイプのＰ−Ｉ−Ｎダイオード構造は、反応性イオンエッチングによって図１１に示しているようなメサ構造を設け、標準的な金属化手続きによってｐ型およびｎ型のオーミックコンタクトを設けて形成される。そのようなＰ−Ｉ−Ｎダイオード構造のためのＩ−Ｖ曲線が図１２に示されている。ほぼ３２０Ｖの降伏電圧がこのＰ−Ｉ−Ｎ素子で測定された。４５０Ｖの降伏電圧が類似の構造の別のＰ−Ｉ−Ｎダイオードで得られた。両方の場合とも、素子は材料品質によってではなく、むしろ素子設計によって制限されているということを指し示しながら、素子はコーナーとエッジで早発の降伏を示した。
【００７３】
高降伏電圧のＰ−ＮまたはＰ−Ｉ−Ｎダイオードは、改善されたエッジ終端およびより厚いＩ層を用いることによって作製され得る。上記Ｐ−Ｉ−Ｎ構造でのＧａＮ層の厚さは緊張誘引クラックによって制限された。緊張誘引クラックは、上述のＧａＮ系ショットキーダイオード構造に関するセクションで説明したように、サファイアのような異種基板上に成長されたＧａＮ層の厚さがほぼ１０μｍよりも大きくなるときに、そのようなＧａＮ層内に観測されていた。ショットキーダイオード構造のために記載されたような自立の低転位欠陥密度のＧａＮ層はまた、高電圧Ｐ−ＮまたはＰ−Ｉ−Ｎダイオード構造を作製するためにも用いられ得る。
【００７４】
特に、低転位欠陥密度の自立ＧａＮ基板を生成するための技術は、「低欠陥密度（Ｇａ，Ａｌ，Ｉｎ）Ｎおよびそれを作るためのＨＶＰＥプロセス」のための２００２年８月２７日に発行された米国特許第６，４４０，８２３号、「バルク単結晶窒化ガリウムおよびそれを作るための方法」のための、マイケル・エイ・ティッシュラ（Ｍｉｃｈａｅｌ Ａ． Ｔｉｓｃｈｌｅｒ）、トーマス・エフ・クッフ（Ｔｈｏｍａｓ Ｆ Ｋｕｅｃｈ）およびロバート・ピー・ヴォード（Ｒｏｂｅｒｔ Ｐ． Ｖａｕｄｏ）名義で１９９７年１０月２１日に提出された同時係属中の米国特許出願第０８／９５５，１６８号、および、ロバート・ピー・ヴォード（Ｒｏｂｅｒｔ Ｐ． Ｖａｕｄｏ）、ジョアン・エム・レッドウィング（Ｊｏａｎ Ｍ． Ｒｅｄｗｉｎｇ）、マイケル・エイ・ティッシュラ（Ｍｉｃｈａｅｌ Ａ． Ｔｉｓｃｈｌｅｒ）およびダンカン・ダブリュ・ブラウン（Ｄｕｎｃａｎ Ｗ． Ｂｒｏｗｎ）名義で１９９７年１０月２１日に発行された米国特許第５，６７９，１５２号、１９９７年１２月３日に提出された米国特許出願第０８／９８４，４７３号、１９９６年１２月３日に提出された仮特許出願第６０／０３１，５５５号に開示されている。
【００７５】
この発明の高電圧Ｐ−Ｉ−Ｎ構造８０は図１３に示されている。それは、約５×１０6／ｃｍ2以下の転位欠陥密度および５０μｍを超える好ましい厚さによって特徴付けられたｎ型伝導性の自立の伝導性ＧａＮベース層８６によって形成されたＮ接合を含んでいる。そのような低転位欠陥密度の自立のＧａＮベース層は、上述のショットキーダイオード構造のために記載されたのと類似の方法によって形成される。１×１０15／ｃｍ3以下のドーパント濃度を持つ厚い低ドープのＧａＮ層８７を備えたＩ接合が、そのような伝導性ＧａＮベース層８６上に形成される。ＧａＮベース層８６は、低ドープＧａＮ層８７の形成に先立ってまたは形成後のいずれかに、そのＧａＮベース層が形成されている異種基板から除去され得る。伝導性ＧａＮベース層８６は低い転位欠陥密度を持っているので、その上に形成される低ドープのＧａＮ層８７は、Ｐ−Ｉ−Ｎ構造８０の全体としての降伏電圧を増大するための十分な厚さ、すなわち１０μｍまで成長され得る。続いて、ｐ型伝導性で厚さ約０．２５μｍのＧａＮ層８８を備えるＰ接合が、低ドープのＧａＮ層８７上に形成され得る。
【００７６】
ｐ型オーミックコンタクト８９Ａがｐ型ＧａＮ層８８の上方に形成され得る。一方、ｎ型オーミックコンタクト８９Ｂがｎ型伝導性ＧａＮベース層８６の上方に形成され得る。また、Ｉ層８７の厚さは、降伏電圧を増加させるために１０μｍを超える厚さまで拡張され得る。図１３に示した垂直構造は、それがｎ型層内で集まる電流を最小化するので、図１に示した横型素子に比して有利である。ｎ型伝導性ＧａＮベース層８６内で減少された転位欠陥密度もまた、素子内における減少された漏れ電流につながる。
【００７７】
また、（Ａｌ，Ｇａ）Ｎまたは（Ａｌ，Ｇａ，Ｉｎ）Ｎ合金を含むＰ−Ｉ−Ｎダイオード構造も作製されうる。例えば、ＧａＮよりも広いバンドギャップを持っている  （Ａｌ，Ｇａ）Ｎは、より高い降伏電圧につながり、素子構造中により薄い低ドープの層を使える能力につながる。
【００７８】
この発明で述べられたＰ−ＮおよびＰ−Ｉ−Ｎダイオード技術は、サイリスタ（ｐ−ｎ−ｐ−ｎ）およびＩＭＰＡＴＴｓ（ｎ+−ｐ−ｉ−ｐ+）のような、より複雑なバイポーラＧａＮ系パワー素子を作製するのに用いられ得る。
【００７９】
この発明は図示の実施形態および特徴に関してここに様々に開示されてきたが、上述の実施形態および特徴はこの発明を制限するものではないこと、が認識される。他の変形、修正および他の実施形態がそれ自身を当業者に提案する。それゆえ、この発明は請求の範囲に一致して広く解釈されるべきである。
【符号の説明】
【００８０】
３２ 異種基板
【図１】
2010141351.tif 000004
【図３】
2010141351.tif 000005
【図２Ａ】
2010141351.tif 000006
【図２Ｂ】
2010141351.tif 000007
【図４】
2010141351.tif 000008
【図５】
2010141351.tif 000009
【図６Ａ】
2010141351.tif 000010
【図６Ｂ】
2010141351.tif 000011
【図７Ａ】
2010141351.tif 000012
【図７Ｂ】
2010141351.tif 000013
【図８Ａ】
2010141351.tif 000014
【図８Ｂ】
2010141351.tif 000015
【図９Ａ】
2010141351.tif 000016
【図９Ｂ】
2010141351.tif 000017
【図１０】
2010141351.tif 000018
【図１１】
2010141351.tif 000019
【図１２】
2010141351.tif 000020
【図１３】
2010141351.tif 000021