(57)【要約】【課題】高入力軽負荷時における出力電圧の上昇を防止するとともに、電源装置内のノイズによる主スイッチング素子の誤動作を防止する。【解決手段】出力電圧検出器は、出力電圧を検出し、台形波生成手段は、グランドレベルを基準とするとともに、主スイッチング素子のオン幅に相当する幅を有し、素子の特性ばらつき等の変動要因による誤動作を防止できる形状の台形波を生成する。そして、比較器は、出力電圧検出器の出力信号の電圧と、生成された台形波の電圧とを比較し、両者の電圧の差が予め定めた値になったときに信号を出力し、駆動手段は、比較器からの信号により、主スイッチング素子をオフする。【選択図】図３
2010283975.tif 000002
【特許請求の範囲】
【請求項１】
交流電圧を整流して供給する整流手段と、一次巻線および二次巻線を有し、前記一次巻線の一端が前記整流手段と接続されたトランスと、前記トランスの一次巻線の他端と接続された主スイッチング素子とに接続されたスイッチング電源において、
前記主スイッチング素子をオンするタイミングパルス信号を前記二次巻線の電圧により生成する巻線電圧検出手段と、
出力電圧を検出する出力電圧検出器と、
グランドレベルを基準とするとともに、前記主スイッチング素子のオン幅に相当する幅を有し、素子の特性ばらつき等の変動要因による誤動作を防止できる形状の台形波を生成する台形波生成手段と、
前記出力電圧検出器の出力信号の電圧と、前記生成された台形波の電圧とを比較し、両者の電圧の差が予め定めた値になったときに信号を出力する比較器と、
前記比較器からの信号により、前記主スイッチング素子をオフする駆動手段と、
を備えたことを特徴とするスイッチング電源。
【請求項２】
前記台形波生成手段が、容量素子を有し、該容量素子に対して、所定時間、極めて急速に充電を行い、その後所定時間、充電速度を遅くして充電を行う充電手段と、
前記充電手段により充電された電流を急速に放電する放電手段と、
を備えたことを特徴とする請求項１に記載のスイッチング電源。
【請求項３】
前記充電手段の急速充電により形成される波形の電圧値が、前記比較器が有するオフセット電圧よりも高いことを特徴とする請求項２に記載のスイッチング電源。
【請求項４】
前記充電手段の急速充電により形成される波形の電圧値が、前記スイッチング電源において発生するノイズ電圧よりも高いことを特徴とする請求項２に記載のスイッチング電源。
【請求項５】
前記出力電圧検出器の出力電圧が予め定めた基準電圧よりも低くなったときに、前記駆動手段に対して、前記主スイッチング素子のオントリガの出力を禁止するオントリガ出力禁止手段を備えたことを特徴とする請求項１から請求項４のいずれかに記載のスイッチング電源。
【請求項６】
前記基準電圧にヒステリシスを持たせたことを特徴とする請求項５に記載のスイッチング電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高入力軽負荷時においても誤動作を防止できるスイッチング電源に関する。
【背景技術】
【０００２】
従来より、スイッチング電源に用いられる力率改善回路としては、臨界型と連続型が知られている。さらに、臨界型には、大きく分けて、ピーク電流制御と電圧（主スイッチング素子のオン幅）制御がある。
【０００３】
図６は、力率改善回路として、臨界型のピーク電流制御を用いた場合のスイッチング電源の構成を示している。この図に示すように、力率改善回路として、臨界型のピーク電流制御を用いた場合の従来のスイッチング電源は、交流電力入力部１と、整流回路２と、コンデンサーＣ１と、トランスＴ１と、巻線電圧検出部３と、出力電圧検出部４と、電圧比較部５と、フリップフロップ７と、ドライバー部８と、直流電力出力部９と、三角波生成部１２と、主スイッチング素子Ｑ１と、ダイオードＤ１と、コンデンサーＣ２とから構成されている。
【０００４】
交流電力入力部１は、その一端を整流回路２の一方の交流入力端子に接続され、その他端は、整流回路２の他方の交流入力端子に接続されている。整流回路２の正の直流出力端子は、コンデンサーＣ１の一端およびトランスＴ１の一次巻線Ｎｐの負極側に接続されている。なお、コンデンサーＣ１の他端は、グランドラインに接地されている。
【０００５】
トランスＴ１の一次巻線Ｎｐの正極側は、主スイッチング素子Ｑ１のドレインおよびダイオードＤ１のアノードに接続されている。ダイオードＤ１のカソードは、出力電界コンデンサーＣ２の正極側に接続されるとともに、直流電力出力部９のＰＦＣ−ＯＵＴ端子に接続されている。
【０００６】
トランスＴ１の二次巻線Ｎｃの負極側は、グランドラインに接地され、トランスＴ１の二次巻線Ｎｃの正極側は、巻線電圧検出部３に接続されている。また、巻線電圧検出部３の出力は、フリップフロップ７の入力端子に接続されている。
【０００７】
出力電圧検出部４は、アンプで構成され、正端子には、ダイオードＤ１のカソード、出力電界コンデンサーＣ２の正極および直流電力出力部９のＰＦＣ−ＯＵＴ端子に接続され、出力電圧が入力される。一方、アンプの負端子は、基準電圧Ｖｆｂが接続されている。
【０００８】
電圧比較部５は、コンパレータにより構成され、出力電圧検出部４の出力と、三角波生成部１２の出力とが接続されている。フリップフロップ７の入力端子には、さらに、電圧比較部５の出力が接続され、フリップフロップ７の出力端子は、ドライバー部８に接続されている。また、ドライバー部８の出力は、主スイッチング素子Ｑ１のゲートに接続され、主スイッチング素子Ｑ１のソースは、グランドラインに接地されている。
【０００９】
整流回路２は、ダイオードブリッジ回路により構成され、交流電力入力部１を介して供給される交流電力を全波整流する。トランスＴ１は、相互に電磁結合された一次巻線Ｎｐと、二次巻線Ｎｃとからなり、主スイッチング素子Ｑ１は、例えば、ＭＯＳＦＥＴにより構成され、ドライバー部８からゲート端子に入力される信号により、オン／オフ動作を行う。
【００１０】
巻線電圧検出部３は、トランスＴ１の二次巻線Ｎｃの電圧値を入力し、この電圧値をモニターすることにより、等価的にトランスＴ１の一次巻線Ｎｐに流れる電流の状態を検出して、主スイッチング素子Ｑ１をオンさせるためのタイミング信号を生成する。
【００１１】
出力電圧検出部４は、スイッチング電源の出力電圧と基準電圧Ｖｆｂとを比較し、その誤差信号を電圧比較部５に出力する。電圧比較部５は、三角波生成部１２から入力した三角波信号の電圧と出力電圧検出部４から入力した信号の電圧とを比較し、両者の電圧値が等しくなったときに、主スイッチング素子Ｑ１をオフするためのオフトリガ信号をフリップフロップ７に出力する。なお、三角波生成部１２は、コンデンサー等の容量素子を充放電することにより、ランプ電圧波形を生成する。
【００１２】
フリップフロップ７は、巻線電圧検出部３からの信号を入力すると、ドライバー部８に対して、主スイッチング素子Ｑ１をオンするような制御信号を出力し、その後、電圧比較部５からの信号を入力すると、ドライバー部８に対して、主スイッチング素子Ｑ１をオフするような制御信号を出力する。
【００１３】
ドライバー部８は、フリップフロップ７からの入力信号に応じて、主スイッチング素子Ｑ１に供給する信号を生成する。
【００１４】
次に、図７を用いて、力率改善回路として、臨界型のＯＮ幅制御を用いた場合の従来のスイッチング電源の動作について説明する。
トランスＴ１の一次巻線Ｎｐに流れる電流は、図７の（７）のようになる。この電流を等価的に検出するため、トランスＴ１の二次巻線Ｎｃの電圧値を用いる。具体的には、トランスＴ１の一次巻線Ｎｐに流れる電流（図７の（７））がゼロになったときに、巻線電圧検出部３は、フリップフロップ７に主スイッチング素子Ｑ１をオンさせるために、図７の（１）のようなオントリガパルス信号を出力する。
【００１５】
フリップフロップ７は、巻線電圧検出部３から図７の（１）のようなオントリガパルス信号を入力すると、図７の（３）のような信号をドライバー部８に出力する。ドライバー部８は、フリップフロップ７から図７の（３）のような信号を入力すると、主スイッチング素子Ｑ１のゲートに対して、図７の（４）のような信号を出力する。そうすると、主スイッチング素子Ｑ１がオンし、主スイッチング素子Ｑ１のドレイン電圧が図７の（６）のようにグランドレベルまで低下する。
【００１６】
一方、出力電圧検出部４は、スイッチング電源の出力電圧と基準電圧Ｖｆｂとを比較し、その誤差信号を電圧比較部５に出力する。三角波生成部１２は、コンデンサー等の容量素子を充放電することにより、図７の（５）に示すようなランプ電圧波形を生成する。電圧比較部５は、三角波生成部１２から入力した三角波信号の電圧と出力電圧検出部４から入力した信号（図７の（５）に示す太線部）の電圧とを比較し、両者の電圧値が等しくなったときに、フリップフロップ７に対して、図７の（２）に示すようなオフトリガ信号を出力し、主スイッチング素子Ｑ１をオフする。そして、巻線電圧検出部３から図７の（１）のようなオントリガパルス信号を入力されるまで、主スイッチング素子Ｑ１のオフ状態を維持し、以降、この動作を繰り返す。
【先行技術文献】
【非特許文献】
【００１７】
【非特許文献１】ｈｔｔｐ：／／ｆｏｃｕｓ．ｔｉ．ｃｏｍ／ｌｉｔ／ａｎ／ｓｉｕａ１０８．ｐｄｆ
【発明の概要】
【発明が解決しようとする課題】
【００１８】
しかしながら、上記に示した従来のこの手法では、特に、ＡＣ２００Ｖ系入力軽負荷時において、主スイッチング素子のオン幅を短くする必要があるために、出力電圧検出部の出力電圧がゼロボルト付近まで下がる。その際に、出力電圧検出部の出力電圧と三角波信号とを比較する電圧比較部に用いられるコンパレータのオフセット（図８参照）の影響によりオン幅を適切に絞り込むことができないために、スイッチング電源の出力電圧が上昇するという問題があった。また、ノイズ等影響によって、誤ったタイミングでオフトリガが入るという問題（図９参照）もあった。
【００１９】
そこで、本発明は、上記の課題に鑑みてなされたものであって、高入力軽負荷時における出力電圧の上昇を防止するとともに、電源装置内のノイズによる主スイッチング素子の誤動作を防止するスイッチング電源を提供することを目的とする。
【課題を解決するための手段】
【００２０】
本発明は、上記の課題を解決するために以下の事項を提案している。
【００２１】
（１）本発明は、交流電圧を整流して供給する整流手段（例えば、図１の整流器２に相当）と、一次巻線（例えば、図１のＮｐに相当）および二次巻線（例えば、図１のＮｃに相当）を有し、前記一次巻線の一端が前記整流手段と接続されたトランス（例えば、図１のトランスＴ１に相当）と、前記トランスの一次巻線の他端と接続された主スイッチング素子（例えば、図１のＭＯＳ−ＦＥＴＱ１に相当）とに接続されたスイッチング電源において、前記主スイッチング素子をオンするタイミングパルス信号を前記二次巻線の電圧により生成する巻線電圧検出手段（例えば、図１の巻線電圧検出部３に相当）と、出力電圧を検出する出力電圧検出器（例えば、図１の出力電圧検出部４に相当）と、グランドレベルを基準とするとともに、前記主スイッチング素子のオン幅に相当する幅を有し、素子の特性ばらつき等の変動要因による誤動作を防止できる形状の台形波を生成する台形波生成手段（例えば、図１の台形波生成部６に相当）と、前記出力電圧検出器の出力信号の電圧と、前記生成された台形波の電圧とを比較し、両者の電圧の差が予め定めた値になったときに信号を出力する比較器（例えば、図１の電圧比較部５に相当）と、前記比較器からの信号により、前記主スイッチング素子をオフする駆動手段（例えば、図１のドライバー部８に相当）と、を備えたことを特徴とするスイッチング電源を提案している。
【００２２】
この発明によれば、出力電圧検出器は、出力電圧を検出し、台形波生成手段は、グランドレベルを基準とするとともに、主スイッチング素子のオン幅に相当する幅を有し、素子の特性ばらつき等の変動要因による誤動作を防止できる形状の台形波を生成する。そして、比較器は、出力電圧検出器の出力信号の電圧と、生成された台形波の電圧とを比較し、両者の電圧の差が予め定めた値になったときに信号を出力し、駆動手段は、比較器からの信号により、主スイッチング素子をオフする。ここで、予め定めた値とは、例えば、比較器のオフセット電圧値のことである。
したがって、出力電圧検出器の出力信号と比較をして、主スイッチング素子のオフタイミングを生成する波形を台形波としたことから、素子の特性ばらつき等の変動要因があっても正確に主スイッチング素子をコントロールすることができる。特に、高入力軽負荷時には、素子の特性ばらつき等の変動要因により、誤動作および出力電圧の上昇が生じる可能性が高いが、このような場合であっても、正確に主スイッチング素子をコントロールすることができる。
【００２３】
（２）本発明は、（１）のスイッチング電源について、前記台形波生成手段が、容量素子を有し、該容量素子に対して、所定時間、極めて急速に充電を行い、その後所定時間、充電速度を遅くして充電を行う充電手段（例えば、図２の充電部６３に相当）と、前記充電手段により充電された電流を急速に放電する放電手段（例えば、図２の放電部６４に相当）と、を備えたことを特徴とするスイッチング電源を提案している。
【００２４】
この発明によれば、台形波生成手段は、容量素子を有し、充電手段は、その容量素子に対して、所定時間、極めて急速に充電を行い、その後所定時間、充電速度を遅くして充電を行い、放電手段は、充電手段により充電された電流を急速に放電する。
したがって、簡単な構成で、所望の台形波を簡易に生成することができる。
【００２５】
（３）本発明は、（２）のスイッチング電源について、前記充電手段の急速充電により形成される波形の電圧値が、前記比較器が有するオフセット電圧よりも高い（例えば、図５参照）ことを特徴とするスイッチング電源を提案している。
【００２６】
この発明によれば、充電手段の急速充電により形成される波形の電圧値が、比較器が有するオフセット電圧よりも高く設定されている。
したがって、素子のばらつきにより、比較器を構成する電子部品がオフセットを有していたとしても、正確に主スイッチング素子をコントロールすることができる。特に、高入力軽負荷時には、比較器のオフセットによる変動要因により、誤動作および出力電圧の上昇が生じる可能性が高いが、このような場合であっても、正確に主スイッチング素子をコントロールすることができる。
【００２７】
（４）本発明は、（２）のスイッチング電源について、前記充電手段の急速充電により形成される波形の電圧値が、前記スイッチング電源において発生するノイズ電圧よりも高いことを特徴とするスイッチング電源を提案している。
【００２８】
この発明によれば、充電手段の急速充電により形成される波形の電圧値が、スイッチング電源において発生するノイズ電圧よりも高く設定されている。
したがって、スイッチング電源内でノイズが発生していたとしても、正確に主スイッチング素子をコントロールすることができる。特に、高入力軽負荷時には、スイッチング電源内でのノイズが発生による変動要因により、誤動作が生じる可能性が高いが、このような場合であっても、正確に主スイッチング素子をコントロールすることができる。
【００２９】
（５）本発明は、（１）から（４）のスイッチング電源について、前記出力電圧検出器の出力電圧が予め定めた基準電圧よりも低くなったときに、前記駆動手段に対して、前記主スイッチング素子のオントリガの出力を禁止するオントリガ出力禁止手段（例えば、図４のＦＢ電圧検出部１０およびスイッチ１１に相当）を備えたことを特徴とするスイッチング電源を提案している。
【００３０】
この発明によれば、オントリガ出力禁止手段が、出力電圧検出器の出力電圧が予め定めた基準電圧よりも低くなったときに、駆動手段に対して、主スイッチング素子のオントリガの出力を禁止する。つまり、上記（１）から（４）の発明で、従来よりも、高入力軽負荷時における主スイッチング素子のオン幅を絞り込むことが可能となるが、それでも出力電圧が上昇してしまうような軽負荷時には、主スイッチング素子のオントリガの出力を禁止して、マスクすることにより、出力電圧の上昇を押さえ込むことができる。なお、ここで、この基準電圧は、急速充電により形成される波形の電圧値よりも低い。
【００３１】
（６）本発明は、（５）のスイッチング電源について、前記基準電圧にヒステリシスを持たせたことを特徴とするスイッチング電源を提案している。
【００３２】
この発明によれば、基準電圧にヒステリシスを持たせている。つまり、オントリガの禁止と禁止解除を決定する基準電圧に十分なヒステリシスをもたせることにより、商用電圧の１周期よりも長い周期での間欠動作となり、力率を低下させずに、出力電圧の上昇を押さえ込むことができる。
【発明の効果】
【００３３】
本発明によれば、出力電圧検出器の出力信号と比較をして、主スイッチング素子のオフタイミングを生成する波形を台形波とすることにより、特に、高入力軽負荷時に、素子の特性ばらつき等の変動要因により、誤動作が生じる可能性が高い場合であっても、正確に主スイッチング素子をコントロールすることができるという効果がある。
【００３４】
また、本発明によれば、従来よりも、高入力軽負荷時における主スイッチング素子のオン幅を絞り込むことが可能な場合であっても、出力電圧が上昇してしまうような軽負荷時に、主スイッチング素子のオントリガの出力を禁止して、マスクすることにより、出力電圧の上昇を押さえ込むことができるという効果がある。
【図面の簡単な説明】
【００３５】
【図１】本発明の第１の実施形態に係るスイッチング電源の構成を示す図である。
【図２】本発明の第１の実施形態に係る台形波生成部の構成を示す図である。
【図３】本発明の第１の実施形態に係るスイッチング電源の各部動作を示すシーケンス図である。
【図４】本発明の第２の実施形態に係るスイッチング電源の構成を示す図である。
【図５】本発明の第２の実施形態に係る出力電圧検出部の出力波形と電圧比較部の出力波形とを例示した図である。
【図６】従来例に係るスイッチング電源の構成を示す図である。
【図７】従来例に係るスイッチング電源の各部動作を示すシーケンス図である。
【図８】電圧比較部のオフセットが与える影響を示した図である。
【図９】スイッチング電源のノイズが与える影響を示した図である。
【発明を実施するための形態】
【００３６】
以下、本発明の実施の形態について図面を参照しながら説明する。なお、本実施形態における構成要素は適宜、既存の構成要素等との置き換えが可能であり、また、他の既存の構成要素との組合せを含む様々なバリエーションが可能である。したがって、本実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。
【００３７】
＜第１の実施形態＞
図１から図３を用いて、本発明の第１の実施形態について説明する。なお、本実施形態においては、力率改善回路を例示して説明を行うが、これに限るものではなく、当然に他の電源回路にも用いることができる。
【００３８】
＜スイッチング電源の構成＞
本実施形態に係るスイッチング電源は、図１に示すように、交流電力入力部１と、整流回路２と、コンデンサーＣ１と、トランスＴ１と、巻線電圧検出部３と、出力電圧検出部４と、電圧比較部５と、台形波生成部６と、フリップフロップ７と、ドライバー部８と、直流電力出力部９と、主スイッチング素子Ｑ１と、ダイオードＤ１と、コンデンサーＣ２とから構成されている。なお、上記において説明した図６と同一の符号が付された構成要素については、同様の機能を有するため、その詳細な説明は、省略する。
【００３９】
台形波生成部６は、コンデンサー等の容量素子を充放電することにより、台形型の電圧波形を生成する。なお、詳細については、図面を用いて、後述する。
【００４０】
＜台形波生成部の構成＞
台形波生成部は、図２に示すように、タイマー６１と、制御部６２と、充電部６３と、放電部６４と、容量素子６５とから構成されている。
【００４１】
タイマー部６１は、計時機能を有し、制御部６２は、このタイマーを参照することにより、容量素子６５に対する充電時間を管理する。また、制御部６２には、容量素子を用いて、所望の台形波を生成するための充電時間を制御するプログラムが格納されている。
【００４２】
充電部６３は、制御部６２の指示により、容量素子６５の充電を行う。具体的には、本実施形態においては、所望の台形波をえるために、所定時間、極めて急速に充電を行う第１のモードと、第１のモードの終了後に、所定時間、充電速度を第１のモード時よりも遅くして充電する第２のモードとからなる２段階の充電が行われる。
【００４３】
放電部６４は、制御部６２の指示により、容量素子６５の放電を行う。具体的には、本実施形態においては、所望の台形波をえるために、容量素子６５を地絡させて、急速な放電を行う。なお、容量素子６５は、コンデンサーを用いてもよいが、これに限るものではない。
【００４４】
＜スイッチング電源の動作＞
図３を用いて、本実施形態に係るスイッチング電源の動作について説明する。
【００４５】
トランスＴ１の一次巻線Ｎｐに流れる電流は、図３の（７）のようになる。この電流を等価的に検出するため、トランスＴ１の二次巻線Ｎｃの電圧値を用いる。具体的には、トランスＴ１の一次巻線Ｎｐに流れる電流（図３の（７））がゼロになったときに、巻線電圧検出部３は、フリップフロップ７に主スイッチング素子Ｑ１をオンさせるために、図３の（１）のようなオントリガパルス信号を出力する。
【００４６】
フリップフロップ７は、巻線電圧検出部３から図３の（１）のようなオントリガパルス信号を入力すると、図３の（３）のような信号をドライバー部８に出力する。ドライバー部８は、フリップフロップ７から図３の（３）のような信号を入力すると、主スイッチング素子Ｑ１のゲートに対して、図３の（４）のような信号を出力する。そして、主スイッチング素子Ｑ１のゲートが、図３の（４）のような信号を入力すると、主スイッチング素子Ｑ１がオンし、主スイッチング素子Ｑ１のドレイン電圧が図３の（６）のようにグランドレベルまで低下する。
【００４７】
一方、出力電圧検出部４は、スイッチング電源の出力電圧と基準電圧Ｖｆｂとを比較し、その誤差信号を電圧比較部５に出力する。台形波生成部６は、コンデンサー等の容量素子を充放電することにより、図３の（５）に示すような台形型の電圧波形を生成する。電圧比較部５は、台形波生成部６から入力した台形波信号の電圧と出力電圧検出部４から入力した信号（図３の（５）に示す太線部）の電圧とを比較し、両者の電圧値が等しくなったときに、フリップフロップ７に対して、図３の（５）に示すようなオフトリガ信号を出力し、主スイッチング素子Ｑ１をオフする。そして、巻線電圧検出部３から図３の（１）のようなオントリガパルス信号を入力されるまで、主スイッチング素子Ｑ１のオフ状態を維持し、以降、この動作を繰り返す。
【００４８】
なお、高入力軽負荷時には、出力電圧検出部４の出力信号が、図中、Ａ点の電圧以下になることが考えられるが、本実施形態における台形波生成部６において生成される台形波の急速充電により形成される波形の電圧値は、電圧比較部５が有するオフセット電圧よりも高く、また、スイッチング電源において発生するノイズ電圧よりも高い。
【００４９】
したがって、本実施形態によれば、出力電圧検出器の出力信号と比較をして、主スイッチング素子のオフタイミングを生成する波形を急速充電により形成される波形の電圧値を電圧比較部が有するオフセット電圧よりも高く、また、スイッチング電源において発生するノイズ電圧よりも高い台形波としたことから、高入力軽負荷時の場合において、オフセット等の素子の特性ばらつきやノイズ等の変動要因があっても、誤動作を起こすことなく、正確に主スイッチング素子をコントロールすることができる。
【００５０】
＜第２の実施形態＞
図４および図５を用いて、本発明の第２の実施形態について説明する。なお、本実施形態においては、力率改善回路を例示して説明を行うが、これに限るものではなく、当然に他の電源回路にも用いることができる。
【００５１】
＜スイッチング電源の構成＞
本実施形態に係るスイッチング電源は、図４に示すように、交流電力入力部１と、整流回路２と、コンデンサーＣ１と、トランスＴ１と、巻線電圧検出部３と、出力電圧検出部４と、電圧比較部５と、台形波生成部６と、フリップフロップ７と、ドライバー部８と、直流電力出力部９と、ＦＢ電圧検出部１０と、スイッチ１１と、主スイッチング素子Ｑ１と、ダイオードＤ１と、コンデンサーＣ２とから構成されている。なお、上記において説明した図６と同一の符号が付された構成要素については、同様の機能を有するため、その詳細な説明は、省略する。
【００５２】
ＦＢ電圧検出部１０は、出力電圧検出部４から出力される出力電圧（ＰＦＣ−ＯＵＴ）と基準電圧Ｖｆｂとの誤差増幅信号を入力し、この信号の電圧値が所定値以下であるか否かを検出する。スイッチ１１は、巻線電圧検出部３の出力端子とフリップフロップ７の入力端子との間に配置され、ＦＢ電圧検出部１０において、出力電圧検出部４から出力される信号の電圧値が所定値以下である場合に出力される信号により、開放される。
【００５３】
つまり、台形波生成部６において、急峻な立ち上がりを持った台形波を生成しても、図５に示すように、台形波の立ち上がり部分がわずかに傾きを持っている場合には、非常に短時間ではあるが主スイッチング素子がオンするため、出力電圧の上昇を抑制できない場合も考えられる。なお、図中、実線で示した部分がオフセットであり、点線部は、急速充電による電圧波形を示している。
【００５４】
しかしながら、本実施形態においては、このような場合であっても、ＦＢ電圧検出部１０が、出力電圧検出部４から出力される出力電圧（ＰＦＣ−ＯＵＴ）と基準電圧Ｖｆｂとの誤差増幅信号の電圧値が所定値以下である場合に信号を出力して、スイッチ１１を開放することにより、巻線電圧検出部３から出力されるオントリガパルスのフリップフロップ７への入力を禁止する。
【００５５】
そのため、フリップフロップ７にオントリガパルスが入力されないことによって、主スイッチング素子がオフし続けるため、出力電圧の上昇を防止することができる。さらに、ＦＢ電圧検出部１０が有する所定値にヒステリシスをもたせ、スイッチ１１のオン／オフ周期を商用電圧の１周期よりも長い周期とすることにより、力率を低下させずに、出力電圧の上昇を押さえ込むことができる。
【００５６】
なお、本実施形態では、ハードウェアの回路構成として、説明したが、上記の動作をコンピュータ読み取り可能な記録媒体に記録し、この記録媒体に記録されたプログラムを制御ＩＣ等に読み込ませ、実行することによって本発明の力率改善回路を実現することができる。ここでいうコンピュータシステムとは、ＯＳや周辺装置等のハードウェアを含む。
【００５７】
また、「コンピュータシステム」は、ＷＷＷ（Ｗｏｒｌｄ  Ｗｉｄｅ  Ｗｅｂ）システムを利用している場合であれば、ホームページ提供環境（あるいは表示環境）も含むものとする。また、上記プログラムは、このプログラムを記憶装置等に格納したコンピュータシステムから、伝送媒体を介して、あるいは、伝送媒体中の伝送波により他のコンピュータシステムに伝送されても良い。ここで、プログラムを伝送する「伝送媒体」は、インターネット等のネットワーク（通信網）や電話回線等の通信回線（通信線）のように情報を伝送する機能を有する媒体のことをいう。
【００５８】
また、上記プログラムは、前述した機能の一部を実現するためのものであっても良い。さらに、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組合せで実現できるもの、いわゆる差分ファイル（差分プログラム）であっても良い。
【００５９】
以上、この発明の実施形態につき、図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
【符号の説明】
【００６０】
１・・・交流電力入力部
２・・・整流回路
３・・・巻線電圧検出部
４・・・出力電圧検出部
５・・・電圧比較部
６・・・台形波生成部
７・・・フリップフロップ
８・・・ドライバー部
９・・・直流電力出力部
１０・・・ＦＢ電圧検出部
１１・・・スイッチ
６１・・・タイマー
６２・・・制御部
６３・・・充電部
６４・・・放電部
６５・・・容量素子
Ｃ１、Ｃ２・・・コンデンサー
Ｄ１・・・ダイオード
Ｑ１・・・主スイッチング素子
Ｔ１・・・トランス
【図１】
2010283975.tif 000003
【図２】
2010283975.tif 000004
【図３】
2010283975.tif 000005
【図４】
2010283975.tif 000006
【図５】
2010283975.tif 000007
【図６】
2010283975.tif 000008
【図７】
2010283975.tif 000009
【図８】
2010283975.tif 000010
【図９】
2010283975.tif 000011