(57)【要約】【課題】一層の表示品質の向上をはかり、ちらつきや表示流れに関する問題及び直流成分印加による焼き付き不良を解消する。【解決手段】第１の表示規格に準拠した映像信号の有効表示ライン数に対応して表示を行う液晶モジュール１０に、有効表示ライン数が異なる第２の表示規格に準拠した映像信号を入力し、表示ラインを所定の割合で間引いて前記液晶モジュールの有効表示ライン数に合わせて表示を行う液晶表示装置において、間引く周期を７フィールド完結とし、また、直流成分解消のために液晶セルへの印加電圧の周期をさらに２倍の１４フィールド完結とし、さらに、ちらつきや表示流れを解消するために７表示ラインにおいて間引くラインをフィールド間で１ライン以上の間隔を空けるようにタイミングを制御する構成とした。【選択図】図１
2010091588.tif 000002
【特許請求の範囲】
【請求項１】
第１の表示規格に準拠した映像信号の有効表示ライン数に対応して表示を行う液晶モジュールに対して、有効表示ライン数が異なる第２の表示規格に準拠した映像信号を入力し、表示ラインを所定の割合で間引いて前記液晶モジュールの有効表示ライン数に合わせて表示を行う液晶表示装置であって、
垂直同期信号が到来してフィールドが変化する毎に水平同期信号を制御して間引く表示ラインを順次変化させ、前記液晶表示モジュールを駆動するタイミング信号生成回路、
を備えたことを特徴とする液晶表示装置。
【請求項２】
前記タイミング信号生成回路は、
前記第１の表示規格に準拠した映像信号の有効表示ライン数をａ、前記第２の表示規格に準拠した映像信号の有効表示ライン数をｂとした場合、（ｂ−ａ）／ａ≒１／（ｃ−１）の計算により求められるｃ値にしたがい、連続するｃ本の表示ラインを単位として、ｃフィールド期間中の１フィールドで各々の表示ラインを１回間引くことを特徴とする請求項１記載の液晶表示装置。
【請求項３】
前記タイミング信号生成回路は、
前記間引く表示ラインが前記フィールド間で連続しないように、少なくとも１表示ライン空けることを特徴とする請求項２記載の液晶表示装置。
【請求項４】
前記タイミング信号生成回路は、
前記ｃ値を奇数とし、前記液晶モジュールの液晶層に印加する信号電位を、奇数フィールドと偶数フィールド間で極性反転させて交流駆動することを特徴とする請求項２記載の液晶表示装置。
【請求項５】
前記第１の表示規格は、有効ライン数ａが２３４のＮＴＳＣ（National Television Standard Committee）、前記第２の表示規格は、有効ライン数ｂが２７３のＰＡＬ（Phase Alternating Line）とした場合、前記間引く割合が（２７３−２３４）／２３４＝１／（７−１）になることから、前記ｃ値を、７とすることを特徴とする請求項２記載の液晶表示装置。
【請求項６】
第１の表示規格に準拠した映像信号の有効表示ライン数に対応して表示を行う液晶モジュールと、
前記液晶モジュールに対して、有効表示ライン数が異なる第２の表示規格に準拠した映像信号を入力し、フィールドが変化する毎に間引く表示ラインを順次変化させて表示ラインを所定の割合で間引き、前記液晶モジュールの有効表示ライン数に合わせて表示を行う液晶表示データ処理回路と、
を備えたことを特徴とする液晶表示装置。
【請求項７】
前記液晶表示データ処理回路は、
垂直同期信号が入力され前記フィールドが変化する毎に更新される第１のカウンタと、水平同期信号が入力される毎に更新される第２のカウンタと、前記第１のカウンタと第２のカウンタにより出力される値から前記間引く表示ラインの位置を判定する間引き表示ライン判定回路と、入力される映像信号を前記間引き表示ライン判定回路の出力でゲートして前記液晶表示モジュールへ表示すべき映像信号を出力する間引き制御回路とから構成された間引き回路、
を備えたことを特徴とする請求項６記載の液晶表示装置。
【請求項８】
第１の表示規格に準拠した映像信号の有効表示ライン数に対応して表示を行う液晶モジュールに対して、有効表示ライン数が異なる第２の表示規格に準拠した映像信号を入力し、表示ラインを所定の割合で間引いて前記液晶モジュールの有効表示ライン数に合わせて表示を行う液晶表示モジュールの駆動方法あって、
前記第１の表示規格に準拠したビデオ信号の有効ライン数ａに対応して表示を行う前記液晶モジュールに対して、有効ライン数ｂの第２の表示規格に準拠したビデオ信号を入力するステップと、
（ｂ−ａ）／ａ≒１／（ｃ−１）の計算により求められるｃ値に従い、連続するｃ表示ライン分のビデオ信号を１単位として、ｃフィールド期間中の１フィールドで各々の表示ラインのビデオ信号を１回間引き、前記液晶モジュールを駆動するステップと、
を有することを特徴とする液晶表示モジュールの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、第１の表示規格に準拠した映像信号の有効表示ライン数に対応して表示を行う液晶モジュールに対して、有効表示ライン数が異なる第２の表示規格に準拠した映像信号を入力し、表示ラインを所定の割合で間引いて液晶モジュールの有効表示ライン数に合わせて表示を行う、液晶表示装置および液晶表示モジュールの駆動方法に関するものである。
【背景技術】
【０００２】
従来、ＮＴＳＣ（National Television Standard Committee）規格に準拠して生成されるビデオ信号と、ＰＡＬ（Phase Alternating Line）規格に準拠して生成されるビデオ信号の両方に対して表示可能な、液晶表示装置（ＬＣＤ：Liquid Crystal Display Device）が知られている。
上記した液晶表示装置は、両規格の１画面を構成する表示ライン数の相違（有効表示ライン数は、例えばＮＴＳＣ規格が２３４であるのに対してＰＡＬ規格は２７３）により、表示ライン数の多いＰＡＬ規格の表示ラインを一定の割合でマスク（間引き）し、ＮＴＳＣ規格の表示ライン数に合致するように制御し、ＮＴＳＣ規格に準拠した液晶モジュールに表示している。
【０００３】
両者の表示ライン数の比率を求めた場合、ＮＴＳＣ：ＰＡＬ＝６：７となるため、ＰＡＬのビデオ信号を表示する場合、７ライン中１ラインの割合で表示ラインを間引きすれば、ＮＴＳＣ規格の表示ライン数に合致させることが可能になる。
また、従来の液晶表示装置では、上記した表示ラインの間引きを連続する２フィールドで間引き位置を異ならしている。しかしながら、このような間引き方法を採用しても、動画に対してはあまり問題視されないが、静止画については、画像の動きが無いため、間引きされた表示ラインに相当する画像情報の欠落と、その欠落位置がフィールド間で異なることにより発生する、ちらつきや表示流れが視認され、画像の表示品質が劣化するという問題があった。さらに、２フィールド間の間引きにより、液晶表示装置の液晶セル自身に直流成分が残ってしまう、いわゆる焼き付き不良が発生するという問題が発生する。この焼き付き不良を解消させる方法として、間引きのタイミングを３フィールドで完結させ、さらに液晶セルへの印加電圧の周期をその２倍の６フィールドで完結させ、直流成分を解消させる技術が知られている（例えば、特許文献１参照）。
【０００４】
【特許文献１】特開２００４−３６１４７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記した特許文献１に開示された技術によれば、従来、２フィールドで完結していた間引きを３フィールドで完結したことにより、表示の濃淡による解像度も若干よくなることで表示品質は向上するが、細かな文字表示を行った場合の表示認識度（解像度）に対しては十分ではない。また、液晶セルの表示応答速度が遅い場合、フィールド毎に間引かれる表示ラインの移動が目で認識できることにより発生する表示流れ（ラインフリッカ）についても考慮されていない。
【０００６】
この発明は上記した課題を解決するためになされたものであり、一層の表示品質の向上をはかり、ちらつきや表示流れに関する問題を解消した液晶表示装置および液晶表示モジュールの駆動方法を得ることを目的とする。
【課題を解決するための手段】
【０００７】
上記した課題を解決するためにこの発明に係る液晶表示装置は、第１の表示規格に準拠した映像信号の有効表示ライン数に対応して表示を行う液晶モジュールに対して、有効表示ライン数が異なる第２の表示規格に準拠した映像信号を入力し、表示ラインを所定の割合で間引いて前記液晶モジュールの有効表示ライン数に合わせて表示を行う液晶表示装置であって、垂直同期信号が到来してフィールドが変化する毎に水平同期信号を制御して間引く表示ラインを順次変化させるため、前記液晶表示モジュールを駆動するタイミング信号生成回路、を備えたものである。
【０００８】
また、この発明に係わる液晶表示モジュールの液晶駆動方法は、第１の表示規格に準拠したビデオ信号の有効ライン数ａに対応して表示を行う前記液晶モジュールに対して、有効ライン数ｂの第２の表示規格に準拠したビデオ信号を入力するステップと、（ｂ−ａ）／ａ≒１／（ｃ−１）の計算により求められるｃ値に従い、連続するｃ表示ライン分のビデオ信号を１単位として、ｃフィールド期間中の１フィールドで各々の表示ラインのビデオ信号を１回間引き、前記液晶モジュールを駆動するステップと、を有するものである。
【発明の効果】
【０００９】
この発明によれば、一層の表示品質の向上をはかり、ちらつきや表示流れに関する問題を解消した液晶表示装置および液晶表示モジュールの駆動方法を得ることができる。
【発明を実施するための最良の形態】
【００１０】
この発明にかかわる液晶表示装置は、間引く周期を７フィールド完結とし、細かな文字表示を行った時の認識度を向上させたものである。また、直流成分の解消のために液晶セルへの印加電圧の周期を、さらに２倍の１４フィールド完結とし、さらに、表示流れやちらつきに対しては７表示ラインに対して間引く表示ラインがフィールド間で連続しないように１ライン以上の間隔を空けることで解消させたものである。詳細は後述する。
【００１１】
図１は、ＮＴＳＣ規格に準拠した液晶表示モジュールにＰＡＬ規格に準拠したビデオ信号が入力された場合の表示イメージを説明するために引用した図である。ここでは、白背景に黒文字でアルファベットの“Ａ”を表示させる場合の、（ａ）表示データと、（ｂ）表示データを間引いた結果各フィールドの液晶表示内容と、（ｃ）７フィールド中の黒表示の数およびその表示イメージのそれぞれが示されている。
図１（ｃ）に示されるように、７フィールド共に黒表示の時は７フィールドを通して見た場合黒表示となるが、７フィールドで白表示が６回と黒表示１回の時、７フィールドを通して見ると白に近い灰色表示（６／７白表示）となり、７フィールドで白表示６回の時、７フィールドを通して見ると黒に近い灰色表示（１／７白表示）となる。したがって７フィールドを通して、白表示、６／７白表示、５／７白表示、４／７白表示、３／７白表示、２／７白表示、１／７白表示、黒表示の８段階輝度表示となり、細かな文字表示を行った場合の文字認識度（解像度）を向上させている。詳細は従来例と比較しながら後述する。
【００１２】
実施の形態１．
以下、この発明の実施の形態１にかかわる液晶表示装置ついて詳細説明を行うが、液晶表示装置は、従来の構成を引用するため、理解を助ける意味で従来の液晶表示装置の構成説明から行う。
図２、図４は、従来の液晶表示装置の内部構成を示すブロック図であり、ＮＴＳＣ規格に準拠した映像信号が入力される場合（図２）、ＰＡＬ規格の映像信号が入力される場合（図４）のそれぞれを示す。
【００１３】
いずれも液晶表示装置の構成は、液晶モジュール１０とタイミング信号生成回路１４に大別できる。
液晶モジュール１０は、ＮＴＳＣ規格に準拠したものであり、例えば、横４８０ドット×縦２３４ドットの液晶パネル１１と、液晶パネル１１の走査側であるゲート電極Ｇ１〜Ｇ２３４を駆動するゲート駆動回路１２と、データ側であるソース電極Ｓ１〜Ｓ４８０を駆動するソース駆動回路１３とにより構成される。
【００１４】
ゲート駆動回路１２は、ゲート駆動回路リセット信号として動作する垂直同期信号（ＶＳＹ）、およびゲート駆動回路クロック（ＧＣＬＫ）によって駆動され、ソース駆動回路１３は、ソース駆動回路リセット信号として動作する水平同期信号（ＨＳＹ）、ソース駆動回路クロック（ＤＣＬＫ）、および液晶表示データにより駆動される。Ｇ１〜Ｇ２３４はゲート電極、Ｓ１〜Ｓ４８０はソース電極を示し、ゲート電極Ｇ１〜Ｇ２３４、及びソース電極Ｓ１〜Ｓ４８０に印加される電圧はフィールド毎およびライン毎に反転している交流化信号ＦＲＰにしたがい、正極性または負極性の電圧に変換される。
タイミング信号生成回路１４は、映像処理回路等によって出力される同期信号（ＣＳＹＮＣ）と、ＮＴＳＣ／ＰＡＬ判定信号（ＦＰＡＬ）と、ＰＬＬ（Phase Locked Loop）回路１５により生成される位相同期クロックのそれぞれを入力とし、上記したゲート駆動回路クロック（ＧＣＬＫ）、ソース駆動回路クロック（ＤＣＬＫ）、垂直同期信号（ＶＳＹ）、水平同期信号（ＨＳＹ）、交流化信号（ＦＲＰ）を生成し、液晶モジュール１０へ供給する。
【００１５】
尚、図２はＮＴＳＣ準拠の液晶モジュール１０にＮＴＳＣ準拠のビデオ信号を供給し表示を行うものであり、図４はＮＴＳＣ準拠の液晶モジュール１０にＰＡＬ準拠のビデオ信号を供給して表示を行うものであるが、構成される回路自体は全く同じものであり、制御信号を工夫することで両規格の表示を可能としている。
【００１６】
図２、図４における液晶表示装置の制御信号、および液晶モジュール１０の各電極に印加される電圧のタイミングの詳細は、それぞれ、図３、図５に示されている。
図３は、ＮＴＳＣ規格に準拠したビデオ信号が入力された場合、図５はＰＡＬ規格に準拠したビデオ信号が入力される場合のそれぞれにおける、液晶モジュール１０の動作タイミング図である。図３、図５ともに、（ａ）は、ゲート駆動回路１２の動作を示し、上から順に、垂直同期信号（ＶＳＹ）、水平同期信号（ＨＳＹ）、ゲート駆動回路クロック（ＧＣＬＫ）、交流化信号（ＦＲＰ）、ゲート電極電圧Ｇ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５、…Ｇ２３４、液晶表示データのそれぞれを示し、また、（ｂ）は、ソース駆動回路１３の動作を示し、上から順に、水平同期信号（ＨＳＹ）、ソース駆動回路クロック（ＤＣＬＫ）、液晶表示データのそれぞれを示す。
【００１７】
ＮＴＳＣ規格に準拠したビデオ信号が入力された場合について、図３のタイミングチャートを参照しながら詳細に説明する。なお、図３において各波形に付された信号名は、図２に示す液晶表示装置の各信号名とそれぞれ合致する。
図３のタイミングチャートにおいて、ゲート駆動回路１２は、垂直同期信号（ＶＳＹ）をゲート駆動回路クロック（ＧＣＬＫ）の立ち上がりで取り込み、ゲート駆動回路クロック（ＧＣＬＫ）の立下りでゲート電極をＧ１〜Ｇ２３４まで順次シフト選択していく。Ｇ２３４が選択された以降は、選択されるゲート電極が存在しないため無効となる。また、各ゲート電極Ｇ１〜Ｇ２３４に印加される電極は、交流化信号ＦＲＰに従い、ある基準レベルに対しての正極性または負極性の電圧レベルとされる。
一方、ソース駆動回路１３は、水平同期信号（ＨＳＹ）の到来を契機に１表示ライン分の液晶表示データをセットし、ソース駆動回路クロック（ＤＣＬＫ）の立ち下がりでその液晶表示データを取り込み、その液晶表示データに応じたデータ電圧を、ソース電極Ｓ１〜Ｓ４８０に対して並列に出力する。ソース電極Ｓ４８０以降はソース電極が存在しないため無効となる。また、各ソース電極に印加される電圧は、交流化信号ＦＲＰに従い、ある基準レベルに対しての正極性または負極性の電圧レベルとされる。
【００１８】
各表示ラインと表示データの関係の詳細について以下に説明する。すなわち、偶数フィールドにおいて、ゲート電極Ｇ１が走査選択されたタイミングでソース電極には液晶表示データＬ１（１ライン目のデータ）が供給され、この時の印加電圧の極性は正極性である。次に、ゲート電極Ｇ２が走査選択されたタイミングでソース電極には液晶表示データＬ２（２ライン目のデータ）が供給され、この時の印加電圧の極性は負極性である。
以下同様にゲート電極とソース電極に所望の極性電圧が印加されていき、ゲート電極Ｇ２３４が走査選択されたタイミングでソース電極Ｓ１〜Ｓ４８０には液晶表示データＬ２３４（２３４ライン目のデータ）が供給され、この時の印加電圧の極性は負極性となる。
一方、奇数フィールドにおいて、ゲート電極Ｇ１が走査選択されたタイミングでソース電極Ｓ１〜Ｓ４８０には液晶表示データＬ１（１ライン目のデータ）が供給され、この時の印加電圧の極性は負極性である。次に、ゲート電極Ｇ２が走査選択されたタイミングでソース電極Ｓ１〜Ｓ４８０には液晶表示データＬ２（２ライン目のデータ）が供給され、この時の印加電圧の極性は正極性である。
以下同様にゲート電極とソース電極に所望の極性電圧が印加されていき、ゲート電極Ｇ２３４が走査選択されたタイミングでソース電極Ｓ１〜Ｓ４８０には液晶表示データＬ２３４（２３４ライン目のデータ）が供給され、この時の印加電圧の極性は正極性となる。
【００１９】
上記により、液晶パネル１１は、選択されたゲート電極（Ｇ１〜Ｇ２３４）上において、直交配置されたソース電極（Ｓ１〜Ｓ４８０）のデータ電圧に対応した表示が可能となる。また、交流化信号ＦＲＰは、同一の表示ラインに対してフィールド毎に異なった値を持っているため、２フィールド間で表示データが同一の場合、必ず同じレベルの正極性と負極性の電圧が印加され、２フィールド間で直流成分が残ることが無く、その結果、焼き付き不良を発生させることはない。
すなわち、液晶パネル１１では、液晶層に印加される信号電位を、奇数フィールドと偶数フィールドとで極性反転させ、交流駆動することが信頼性を確保するうえで必須である。直流駆動すると、液晶層のイオン性不純物が液晶パネル基板あるいは対向電極基板のいずれかの配向膜限界に吸着し、電荷に偏りが生じることにより表示を切替えた後でも前の表示が残ってしまう焼付け不良が発生することがあるためである。
【００２０】
次に、ＰＡＬ規格に準拠したビデオ信号が入力された場合について、図５のタイミングチャートを参照しながら詳細に説明する。なお、図５において各波形に付された信号名は、図４に示す液晶表示装置の各信号名とそれぞれ合致する。
ＰＡＬ規格に準拠している場合（ＮＴＳＣ／ＰＡＬ判定信号（ＦＰＡＬ）が“１”の場合）、タイミング制信号生成回路１４は、ゲート駆動回路クロック（ＧＣＬＫ）として、７表示ライン(走査期間)中に１回マスクした信号を生成している（このとき、水平同期信号（ＨＳＹ）はマスクされない）。ゲート駆動回路１２は、垂直同期信号（ＶＳＹ）をゲート駆動回路クロック（ＧＣＬＫ）の立ち上がりで取り込み、ゲート駆動回路クロック（ＧＣＬＫ）の立ち下がりでゲート電極をＧ１〜Ｇ２３４まで順次シフトして選択していくが、ゲート駆動回路クロック（ＧＣＬＫ）がマスクされたタイミングにおいてゲート電極のシフトを行なっていない。また、各ゲート電極に印加される電圧は、交流化信号ＦＲＰにしたがい、ある基準レベルに対しての正極性または負極性の電圧レベルとされる。
【００２１】
なお、ＧＣＬＫがマスクされるタイミングはフィールド毎に異なり、偶数フィールドでは７ｎライン目、奇数フィールドでは７ｎ−３ライン目（ｎは１以上の自然数）がマスクされている。図中、ハッチングが付された箇所がマスクされる表示ラインに相当する無効データである。
【００２２】
一方、ソース駆動回路１３は、水平同期信号（ＨＳＹ）の到来を契機に１表示ライン分の液晶表示データをセットし、ソース駆動回路クロック（ＤＣＬＫ）の立ち下がりでその液晶表示データを取り込み、その液晶表示データに応じたデータ電圧を、ソース電極Ｓ１〜Ｓ４８０に対して並列に出力する。なお、ソース電極Ｓ４８０以降はソース電極が存在しないため無効となる。
また、各ソース電極に印加される電圧は、交流化信号ＦＲＰにしたがい、ある基準レベルに対しての正極または負極性の電圧レベルとされる。ソース駆動回路１３においてはマスクされていない水平同期信号（ＨＳＹ）により駆動されるため、液晶表示データは、ＮＴＳＣに準拠する場合と同様、マスクされずに順次更新される。しかしながら、ゲート電極がシフトしないタイミングにおいてはソース側とで同期が取れず、その結果、液晶表示データが７ライン毎に欠落した表示となる。
【００２３】
各表示ラインと表示データの関係の詳細について以下に説明する。すなわち、偶数フィールドにおいて、ゲート電極Ｇ１が走査選択されたタイミングでソース電極Ｓ１〜Ｓ４８０には液晶表示データＬ１（１ライン目のデータ）が供給され、この時の印加電圧の極性は正極性となる。次に、ゲート電極Ｇ２が走査選択されたタイミングでソース電極Ｓ１〜Ｓ４８０には液晶表示データＬ２（２ライン目のデータ）が供給され、この時の印加電圧の極性は負極性となる。次に、ゲート電極Ｇ３が走査選択されたタイミングで、ソース電極Ｓ１〜Ｓ４８０には液晶表示データＬ３（３ライン目のデータ）が供給され、この時の印加電圧の極性は正極性となる。次に、ゲート電極Ｇ４が走査選択されたタイミングでソース電極には液晶表示データＬ４（４ライン目のデータ）が供給され、この時の印加電圧の正極は負極性となる。
次に、ゲート電極Ｇ５が走査選択されたタイミングでソース電極Ｓ１〜Ｓ４８０には液晶表示データＬ５（５ライン目のデータ）が供給され、この時の印加電圧の電極は正極性となる。続いて、ゲート電極Ｇ６が走査選択されたタイミングでソース電極Ｓ１〜Ｓ４８０には液晶表示データ６（６ライン目のデータ）が供給され、この時の印加電圧の極性は負極性となる。また、ゲート電極Ｇ７が走査選択されたタイミングでソース電極Ｓ１〜Ｓ４８０には液晶表示データとしてＬ７（７ライン目のデータ）ではなくＬ８（８ライン目のデータ）が供給され、この時の印加電圧の極性は正極性となる。
以後、同様にゲート電極とソース電極に所望の極性電圧が印加され、ゲート電極Ｇ２３４が走査選択されたタイミングでソース電極Ｓ１〜Ｓ４８０には液晶表示データＬ２７２（２７２ライン目のデータ）が供給され、この時の印加電圧の極性は負極性となる。
【００２４】
一方、奇数フィールドにおいて、ゲート電極Ｇ１が走査選択されたタイミングでソース電極Ｓ１〜Ｓ４８０には液晶表示データＬ１（１ライン目のデータ）が供給され、この時の印加電圧の極性は負極性となる。次に、ゲート電極Ｇ２が走査選択されたタイミングでソース電極Ｓ１〜Ｓ４８０には液晶表示データＬ２（２ライン目のデータ）が供給され、この時の印加電圧の極性は正極性となる。
次に、ゲート電極Ｇ３が走査選択されたタイミングでソース電極Ｓ１〜Ｓ４８０には液晶表示データＬ３（３ライン目のデータ）が供給され、この時の印加電圧の極性は負極性となる。また、ゲート電極Ｇ４が走査選択されたタイミングでソース電極Ｓ１〜Ｓ４８０には液晶表示データとしてＬ４（４ライン目のデータ）ではなくＬ５（５ライン目のデータ）が供給され、この時の印加電圧の極性は正極性となる。
次に、ゲート電極Ｇ５が走査選択されたタイミングでソース電極Ｓ１〜Ｓ４８０には液晶表示データＬ６（６ライン目のデータ）が供給され、この時の印加電圧の極性は負極性となる。次に、ゲート電極Ｇ６が走査選択されたタイミングでソース電極Ｓ１〜Ｓ４８０には液晶表示データＬ７（７ライン目のデータ）が供給され、この時の印加電圧の極性は正極性となる。次に、ゲート電極Ｇ７が走査選択されたタイミングでソース電極Ｓ１〜Ｓ４８０には液晶表示データＬ８（８ライン目のデータ）が供給され、この時の印加電圧の極性は負極性となる。
以後、同様にゲート電極Ｇ８〜Ｇ２３４とソース電極Ｓ１〜Ｓ４８０に所望の極性電圧が印加されて、ゲート電極Ｇ２３４が走査選択されたタイミングでソース電極Ｓ１〜Ｓ４８０には液晶表示データＬ２７３（２７３ライン目のデータ）が供給され、この時の印加電圧の極性は正極性となる。
【００２５】
上記により、液晶パネル１１は、選択されたゲート電極（Ｇ１〜Ｇ２３４）上において、直交配置されたソース電極（Ｓ１〜Ｓ４８０）のデータ電圧に対応した表示が可能となる。しかしながら、表示ラインによってはフィールド毎に異なったライン目の表示データにより表示を行うことになり、２フィールド間で表示データ値が異なると、その差による表示ちらつきが発生してしまい、表示品質を劣化させている。
また、交流化信号ＦＲＰは、同一の表示ラインに対してフィールド毎に異なった値を持っているため、２フィールド間で表示データが同一の場合、必ず同じレベルの正極性と負極性の電圧が印加されるため、２フィールド間で直流成分が残ることが無く、その結果焼き付き不良を発生させることはない。しかしながら、２フィールド間で表示データが異なる場合、２フィールド間で極性が異なっても電圧レベルが異なることから、そのレベル差による直流成分が残ってしまい、その結果、この表示状態が数分〜数時間に及ぶと焼き付き不良を発生させてしまう。
【００２６】
上記した液晶表示装置におけるＰＡＬ規格に準拠したビデオ信号が入力された場合の表示イメージを図６に示す。
図１同様、白背景の黒文字でアルファベットの“Ａ”を表示させた場合を例示している。図６に示されるように、２フィールド供に黒表示の時は２フィールドを通して見た場合黒表示となるが、２フィールドで白表示と黒表示が混在する時は２フィールドを通して見た場合灰色表示となる。またこの灰色表示はフィールド間で白黒表示を繰り返しているため、直流成分が残ってしまい、焼き付き不良を発生させてしまう。
【００２７】
次に、上記した液晶表示装置における焼き付き不良を改善するためになされた特許文献１に開示された液晶表示装置について、以下に簡単に説明する。特許文献１に開示された技術にしたがえば、図２、図４に示した液晶表示装置において、タイミング信号生成回路１４で生成されるゲート回路クロックＧＣＬＫを変更することで可能になると思われる。すなわち、特許文献１に開示された技術によれば、表示ラインの間引きについては３フィールド完結として、直流成分除去については、その２倍の６フィールド完結としている。この液晶表示装置の動作タイミングについては、図７−1、図７−２に示すタイミングチャートを参照しながら説明する。
【００２８】
図７−1、図７−２において、ＰＡＬ規格に準拠している表示データの場合、タイミング信号生成回路１４は、ゲート駆動回路クロック（ＧＣＬＫ）として、７表示ライン（走査期間）中に１回マスクした信号を生成している。このとき、水平同期信号（ＨＳＹ）はマスクされない。
ゲート駆動回路１２は、垂直同期信号（ＶＳＹ）をゲート駆動回路クロック（ＧＣＬＫ）の立ち上がりで取り込み、ゲート駆動回路クロック（ＧＣＬＫ）の立下りでゲート電極Ｇ１からＧ２３４まで順次シフトして選択していくが、ゲート駆動回路クロック（ＧＣＬＫ）がマスクされたタイミングにおいてゲート電極のシフトを行っていない。また、各ゲート電極Ｇ１〜Ｇ２３４に印加される電極は、交流化信号ＦＲＰに従い、ある基準レベルに対しての正極性または負極性の電圧レベルとされる。
【００２９】
なお、ゲート駆動回路クロックＧＣＬＫがマスクされるタイミングは、３フィールドを１つの単位としてフィールド毎に異なり、第１フィールドでは７ｎライン目、第２フィールドでは７ｎ−２ライン目、第３フィールドでは７ｎ−５ライン目（ｎは１以上の自然数）がマスクされている。図中、ハッチングが付された箇所がマスクされる表示ラインに相当する無効データである。
【００３０】
一方、ソース駆動回路１３から各ソース電極Ｓ１〜Ｓ４８０に印加される電圧は、交流化信号ＦＲＰに従い、ある基準レベルに対しての正極性または負極性の電圧レベルとされる。ソース駆動回路１３においてはマスクされていない水平同期信号（ＨＳＹ）により駆動されるため、液晶表示データは、ＮＴＳＣに準拠する場合と同様、マスクされず順次更新される。しかしながら、ゲート電極Ｇ１〜Ｇ２３４がシフトしないタイミングにおいてはソース側とで同期が取れず、その結果、液晶表示データが７ライン毎に欠落した表示となる。
ここで、交流化信号ＦＲＰはフィールド毎に反転する信号としているため、ある３フィールドの印加電圧に対して、次の３フィールドの印加電圧は全く逆極性となる。このため、連続６フィールド間において、元のＰＡＬ表示データが同一であるとした場合、その第１フィールドと第４フィールドで、また第２フィールドと第５フィールドで、さらに第３フィールドと第６フィールドで直流成分が相殺され、その結果、焼き付き不良は発生することがない。
【００３１】
各表示ラインと表示データの関係の詳細について以下に示す。すなわち、第１フィールドにおいて、ゲート電極Ｇ１が走査選択されたタイミングでソース電極Ｓ１〜Ｓ４８０には液晶表示データＬ１（１ライン目のデータ）が供給され、この時の印加電極の極性は正極性となる。次に、ゲート電極Ｇ２が走査選択されたタイミングでソース電極Ｓ１〜Ｓ４８０には液晶表示データＬ２（２ライン目のデータ）が供給され、この時の印加電圧の極性は負極性となる。次に、ゲート電極Ｇ３が走査選択されたタイミングでソース電極には液晶表示データＬ３（３ライン目のデータ）が供給され、この時の印加電圧の極性は正極性となる。次に、ゲート電極Ｇ４が走査選択されたタイミングでソース電極Ｓ１〜Ｓ４８０には液晶表示データＬ４（４ライン目のデータ）が供給され、この時の印加電圧の極性は負極性となる。
次に、ゲート電極Ｇ５が走査選択されたタイミングでソース電極Ｓ１〜Ｓ４８０には液晶表示データＬ５（５ライン目のデータ）が供給され、この時の印加電圧の極性は正極性となる。続いて、ゲート電極Ｇ６が走査選択されたタイミングでソース電極Ｓ１〜Ｓ４８０には液晶表示データＬ６（６ライン目のデータ）が供給され、この時の印加電圧の極性は負極性となる。
次に、ゲート電極Ｇ７が走査選択されたタイミングでソース電極Ｓ１〜Ｓ４８０には液晶表示データはＬ７（７ライン目のデータ）ではなくＬ８（８ライン目のデータ）が供給され、この時の印加電圧の極性は正極性となる。以後、同様にゲート電極Ｇ８〜Ｇ２３４とソース電極Ｓ１〜Ｓ４８０に所望の極性電圧が印加される。
【００３２】
一方、第２フィールドにおいて、ゲート電極Ｇ１が走査選択されたタイミングでソース電極Ｓ１〜Ｓ４８０には液晶表示データＬ１（１ライン目のデータ）が供給され、この時の印加電圧の極性は負極性となる。次に、ゲート電極Ｇ２が走査選択されたタイミングでソース電極Ｓ１〜Ｓ４８０には液晶表示データＬ２（２ライン目のデータ）が供給され、この時の印加電極の極性は正極性となる。次に、ゲート電極Ｇ３が走査選択されたタイミングでソース電極Ｓ１〜Ｓ４８０には液晶表示データＬ３（３ライン目のデータ）が供給され、この時の印加電圧の極性は負極性となる。次に、ゲート電極Ｇ４が走査選択されたタイミングでソース電極Ｓ１〜Ｓ４８０には液晶表示データＬ４（４ライン目のデータ）が供給され、この時の印加電圧の極性は正極性となる。
次に、ゲート電極Ｇ５が走査選択されたタイミングでソース電極Ｓ１〜Ｓ４８０には液晶表示データはＬ５（５ライン目のデータ）ではなくＬ６（６ライン目のデータ）が供給され、この時の印加電圧の極性は負極性となる。次に、ゲート電極Ｇ６が走査選択されたタイミングでソース電極Ｓ１〜Ｓ４８０には液晶表示データＬ７（７ライン目のデータ）が供給され、この時の印加電圧の極性は正極性となる。次に、ゲート電極Ｇ７が走査選択されたタイミングでソース電極Ｓ１〜Ｓ４８０には液晶表示データＬ８（８ライン目のデータ）が供給され、この時の印加電圧の極性は負極性となる。以後、同様にゲート電極Ｇ８〜Ｇ２３４とソース電極Ｓ１〜Ｓ４８０に所望の極性電圧が印加される。
【００３３】
また、第３フィールドにおいて、ゲート電極Ｇ１が走査選択されたタイミングでソース電極Ｓ１〜Ｓ４８０には液晶表示データＬ１（１ライン目のデータ）が供給され、この時の印加電極の極性は正極性となる。次に、ゲート電極Ｇ２が走査選択されたタイミングでソース電極Ｓ１〜Ｓ４８０には液晶表示データはＬ２（２ライン目のデータ）ではなくＬ３（３ライン目のデータ）が供給され、この時の印加電圧の極性は負極性となる。次に、ゲート電極Ｇ３が走査選択されたタイミングでソース電極には液晶表示データＬ４（４ライン目のデータ）が供給され、この時の印加電圧の極性は正極性となる。また、ゲート電極Ｇ４が走査選択されたタイミングでソース電極Ｓ１〜Ｓ４８０には液晶表示データＬ５（５ライン目のデータ）が供給され、この時の印加電圧の極性は負極性となる。
次に、ゲート電極Ｇ５が走査選択されたタイミングでソース電極Ｓ１〜Ｓ４８０には液晶表示データＬ６（６ライン目のデータ）が供給され、この時の印加電圧の極性は正極性となる。続いて、ゲート電極Ｇ６が走査選択されたタイミングでソース電極Ｓ１〜Ｓ４８０には液晶表示データＬ７（７ライン目のデータ）が供給され、この時の印加電圧の極性は負極性となる。次に、ゲート電極Ｇ７が走査選択されたタイミングでソース電極Ｓ１〜Ｓ４８０には液晶表示データＬ８（８ライン目のデータ）が供給され、この時の印加電圧の極性は正極性となる。以後、同様にゲート電極Ｇ８〜Ｇ２３４とソース電極Ｓ１〜Ｓ４８０に所望の極性電圧が印加される。
【００３４】
なお、第４フィールド〜第６フィールドについては、走査選択されるゲート電極と表示される液晶表示データとの組合せは、第１フィールド〜第３フィールドのそれと全く同じであるが、各電極に印加される電圧の極性は全く反対となっている。
【００３５】
上記した液晶表示装置におけるＰＡＬ規格に準拠したビデオ信号が入力された場合の表示イメージを図８に示す。
図８も、図１と図６同様、白背景に黒文字でアルファベットの“Ａ”を表示させた場合を例示しており、３フィールド共に黒表示の時は３フィールドを通して見た場合黒表示となるが、３フィールドで白表示が２回と黒表示が１回の時３フィールドを通して見ると白に近い灰色表示（２／３白表示）となり、３フィールドで白表示が１回と黒表示２回の時３フィールドを通して見ると黒に近い灰色表示（１／３白表示）となる。
【００３６】
また、この灰色表示は３フィールド間で白黒表示を行っているため、結果として若干のちらつきとして見えてしまうことになる。また、３フィールドを通して、白表示、２／３白表示、１／３白表示、黒表示の４段階輝度表示となり、細かな文字表示を行った場合、上記した図６に示す従来の表示に比べ、若干文字認識度（解像度）は向上するが、十分とは言えないレベルである。
【００３７】
以下、この発明の実施の形態１にかかわる液晶表示装置について、上記した従来例と対比しながら詳細に説明する。
この発明は上記した従来の液晶装置に対して、文字認識度を向上させ、且つ焼き付き不良を改善したものである。この発明においては、上記した液晶表示装置において、タイミング信号生成回路１４で生成されるゲート駆動回路クロックＧＣＬＫを変更することで可能になる。すなわち、表示ラインの間引きについては７フィールド完結として、直流成分除去については、その２倍の１４フィールド完結としている。
【００３８】
この発明の実施の形態１にかかわる液晶表示装置の動作について図９−1、図９−２に示すタイミングチャートを参照しながら詳細に説明する。
図９−1、図９−２において、ＰＡＬ規格に準拠している表示データの場合、タイミング生成回路１４は、ゲート駆動回路クロック（ＧＣＬＫ）として、７表示ライン（走査期間）中に１回マスクした信号を生成している。このとき、水平同期信号（ＨＳＹ）はマスクされない。ゲート駆動回路１２は、垂直同期信号（ＶＳＹ）をゲート駆動回路クロック（ＧＣＬＫ）の立ち上がりで取り込み、ゲート駆動回路クロック（ＧＣＬＫ）の立下りでゲート電極をＧ１からＧ２３４まで順次シフトして選択していくが、ゲート駆動回路クロック（ＧＣＬＫ）がマスクされたタイミングにおいてゲート電極のシフトを行っていない。
【００３９】
また、各ゲート電極に印加される電圧は、交流化信号ＦＲＰに従い、ある基準レベルに対しての正極性または負極性の電圧レベルとされる。尚、ＧＣＬＫがマスクされるタイミングは７フィールドを１つの単位としてフィールド毎に異なり、第１フィールドでは７ｎ−６ライン目、第２フィールドでは７ｎ−５ライン目、第３フィールドでは７ｎ−４ライン目、第４フィールドでは７ｎ−３ライン目、第５フィールドでは７ｎ−２ライン目、第６フィールドでは７ｎ−１ライン目、第６フィールドでは７ｎライン目（ｎは１以上の自然数）としている。図中、ハッチングが付された箇所がマスクされる表示ラインに相当する無効データである。
【００４０】
一方、ソース駆動回路１３から各ソース電極に印加される電圧は、交流化信号ＦＲＰにしたがい、ある基準レベルに対しての正極性または負極性の電圧レベルとされる。ソース駆動回路１３においてはマスクされていない水平同期信号（ＨＳＹ）により駆動されるため、液晶表示データは、ＮＴＳＣに準拠する場合と同様、マスクされず順次更新される。しかしながら、ゲート電極がシフトしないタイミングにおいてはソース側とで同期が取れず、その結果、液晶表示データが７ライン毎に欠落した表示となる。
ここで、交流化信号ＦＲＰはフィールド毎に反転する信号としているため、ある７フィールドの印加電圧に対して、次の７フィールドの印加電圧は全く逆極性となる。このため、連続する１４フィールド間において、元のＰＡＬ表示データが同一であるとした場合、その第１フィールドと第８フィールドとで、第２フィールドと第９フィールドとで、第３フィールドと第１０フィールドとで、第４フィールドと第１１フィールドとで、第５フィールドと第１２フィールドとで、第６フィールドと第１３フィールドとで、さらに第７フィールドと第１４フィールドとで直流成分が相殺され、その結果、焼き付き不良は発生することがない。
【００４１】
各表示ラインと表示データとの関係については、上記した従来技術と同様な考え方で求めることができるため、ここでは重複を回避する意味で詳細な説明を省略することにする。また、図９−１、図９−２では、説明の重複を回避するために第９フィールドから第１４フィールドについての記載を省略しているが、走査選択されるゲート電極と、表示される液晶表示データとの組合せは、第２フィールドから第７フィールドのそれと全く同じであるが、各電極に印加される電圧の極性は全く反対となっている。
【００４２】
ここで、上記したこの発明の実施の形態１にかかわる液晶表示装置において、ＰＡＬ規格に準拠したビデオ信号が入力された場合の表示イメージを図１０に示す。
ここでも、図１、図６、図８同様、白背景に黒文字でアルファベットの“Ａ”を表示させた場合を例示しているが、７フィールド共に黒表示の時は７フィールドを通して見た場合黒表示となるが、７フィールドで白表示が６回と黒表示１回の時７フィールドを通して見ると白に近い灰色表示（６／７白表示）となり、７フィールドで白表示６回の時７フィールドを通して見ると黒に近い灰色表示（１／７白表示）となる。したがって、７フィールドを通して、白表示、６／７白表示、５／７白表示、４／７白表示、３／７白表示、２／７白表示、１／７白表示、黒表示の８段階輝度表示となり、細かな文字表示を行った場合に、上記した図８に示す従来の表示に比べ、文字認識度（解像度）は大きく向上する。
【００４３】
以上説明したように、上記したこの発明の実施の形態１にかかわる液晶表示装置によれば、フィールド毎に間引く走査線を順次変化させることにより、細かな文字表示に対する認識度（解像度）も高く、かつ液晶セルへの直流成分印加による焼き付き不良も回避することができる。
なお、図１０において、図１に示した表示イメージとの違いは、飛び越し走査線の位置にある。具体的に、図１では、間引く表示ラインがフィールド間で連続しないように１表示ライン空けているが、図１０に示した表示イメージでは間引く表示ラインがフィールド間で連続している点に違いがある。この飛び越し走査線の数は任意であるが、この違いは実施の形態２で説明する表示のちらつきあるいは表示流れの解消に影響する。
【００４４】
実施の形態２．
次に、表示のちらつき、表示流れの解消を行うこの発明の第２の実施の形態にかかわる液晶表示装置について説明する。
表示のちらつきは表示ラインの間引き周期を目で認識することによって発生する。ある１ドットの表示において７フィールド間で白表示と黒表示が混在して７フィールドを通して灰色表示を行っている場合、そのフィールド間での白表示と黒表示の切り替わり周期が遅い場合、液晶セルの応答性が悪いことも重なって、ちらつきとなってしまう。したがって、ちらつきを抑えるには、フィールド間での白表示と黒表示の切り替わり周期を早くする必要がある。また表示流れは、例えば１ライン毎に白表示、黒表示が繰り返されるような表示の場合、フィールド間で間引くライン位置が画面上下方向に移動して見えるために発生する。したがってこれを抑える方法としては、間引くラインがフィールド間で連続しないように１ライン以上の間隔を空けることが挙げられる。
【００４５】
図１１−１、図１１−２は、この発明の実施の形態２にかかわる液晶表示装置の動作を説明するために引用したタイミングチャートである。ここでは、間引く表示ラインをフィールド間で連続しないように１表示ラインだけ間隔を空けた場合の動作を示している。ちなみに、図９−１、図９−２に示したタイミングチャートは、フィールド間で連続している場合の動作を示している。
図１１−１、図１１−２において、ゲート駆動回路クロックＧＣＬＫがマスクされるタイミングは、７フィールドを１つの単位としてフィールド毎に異なり、第１フィールドでは７ｎ−６ライン目、第２フィールドでは７ｎ−４ライン目、第３フィールドでは７ｎ−２ライン目、第４フィールドでは７ｎライン目、第５フィールドでは７ｎ−５ライン目、第６フィールドでは７ｎ−３ライン目、第６フィールドでは７ｎ−１ライン目（ｎは１以上の自然数）としている。図中、ハッチングが付された箇所がマスクされる表示ラインに相当する無効データである。
【００４６】
上記した動作に基づく液晶表示の例を、図１２、および図１３に示す表示イメージを参照しながら説明する。
図１２は、図９に示すこの発明の実施の形態１にかかわる液晶表示装置の動作に基づく表示イメージ、図１３は、図１１に示すこの発明の実施の形態２にかかわる液晶表示装置の動作に基づく表示イメージであり、両者ともＰＡＬ規格のビデオ信号が１ライン毎に白表示、黒表示を繰り返す表示データの場合を示している。
【００４７】
両者とも７フィールドを通して間引き表示が行われるため、液晶表示においては、Ｇ１ラインからＧ７ラインの各ラインでは６／７黒表示、２／７黒表示、４／７黒表示、２／７黒表示、６／７黒表示となり、両者同じ輝度の表示を行う。
しかしながら各ラインにおいて白表示と黒表示が切り替わる周期を比較した場合、図９では各ライン共に７フィールド周期であるのに対して、図１１ではＧ２〜Ｇ５ラインが３〜５フィールド周期となり、約２倍になっている。このため、表示ライン毎のちらつき（表示流れも同様）を抑えることが可能となる。
【００４８】
以上の説明のようにこの発明の実施の形態にかかわる液晶表示装置によれば、７表示ラインにおいて間引く表示ラインをフィールド間で１ライン以上空けるタイミングを生成することにより、ちらつき、表示流れが少なく、高品質な表示を可能とすることができる。
【００４９】
実施の形態３．
上記したこの発明の実施の形態１、実施の形態２は、液晶モジュール１０内において、ゲート駆動回路１２から出力されるゲート信号をマスクすることにより、結果として、液晶表示上で間引き表示を実現していたが、これに限らず、液晶モジュール１０に供給する液晶表示データ自身を間引いて駆動する方式で代替してもよい。
図１４は、そのときに液晶モジュール１０に外付けされる液晶表示データ処理回路２０の構成例を示すブロック図である。以下、図１４を参照しながらこの発明の実施の形態３にかかわる液晶表示装置について詳細に説明する。
【００５０】
液晶表示データ処理回路２０は、入力するＰＡＬ規格のビデオ信号の表示有効ライン数をＮＴＳＣ規格の液晶モジュール１０の有効ライン数に合致させるように処理する回路であり、ＡＤ変換器２１と、間引き回路２２と、ビデオメモリ２３と、ＤＡ変換器２４と、同期分離回路２５と、クロック制御回路２６と、ＰＬＬ回路２７とにより構成される。
ＡＤ変換器２１は、入力されるビデオ信号（ここでは一般的なコンポジットビデオ信号とする）を取り込み、アナログ／デジタル変換処理して間引き回路２２へ出力する。間引き回路２２は、ＡＤ変換器２１でデジタル変換されたビデオ信号を、所定の割合で間引き処理を行い、ビデオメモリ２３へ書き込む。ビデオメモリ２３に書き込まれた間引き後のデジタルデータは順次読み出され、ＤＡ変換器２４を介して、液晶表示データとして液晶モジュール１０へ供給される。ＤＡ変換器２４は、液晶モジュール１０の仕様に合わせた液晶表示データを生成するためにビデオメモリ２３から出力されるデジタルデータをアナログ信号に変換処理する。
【００５１】
なお、同期分離回路２５は、入力されたビデオ信号から垂直同期信号（ＶＳＹ）及び水平同期信号（ＨＳＹ）を取り出してクロック制御回路２６へ供給し、クロック制御回路２６は、分離された同期信号から同期信号ＣＳＹＮＣを生成する。ＰＬＬ回路２７は、そのための同期クロックを生成する回路である。
【００５２】
図１４にはまた、各ブロック間で表示データがどのように処理されているかを表す画面イメージ（ａ）〜（ｅ）が付加されている。以下、この画面イメージ（ａ）〜（ｅ）を用いて各ブロックの動作について簡単に説明する。
すなわち、入力されるＰＡＬ規格のビデオ信号は、（ａ）として示されるように、１フィールドの総ライン数が３１３ライン（正確には３１２．５ラインであるがここでは特に問題視しない）であり、そのうち有効ライン数は２７３である。このビデオ信号は、ＡＤ変換器２１によりデジタル変換されるが、（ｂ）に示されるようにタイミング的にはアナログデータと何ら変わることがない。
【００５３】
次に、間引き回路２２で、７ライン中１ラインの割合で間引き処理が行われ、ここで間引き処理された後のデータ（ｃ）がビデオメモリ２３に書き込まれる。
間引き回路２２の内部構成の一例が図１５に示されている。図１５に示されるように、間引き回路２２は、第１のカウンタとしてのカウンタＡ（２２１）と、第２のカウンタとしてのカウンタＢ（２２２）と、間引き表示ライン判定回路２２３と、間引き制御回路２４とにより構成される。
【００５４】
カウンタＡ（２２１）は、垂直同期信号（ＶＳＹ）が入力され、フィールドが変化する毎にカウントされる値を間引き表示ライン判定回路２２３に供給する。間引き表示ライン判定回路２２３には、水平同期信号（ＨＳＹ）が入力される毎にカウントされるカウンタＢ（２２２）の出力も供給されている。間引き表示ライン判定回路２２３は、カウンタＡ（２２１）とカウンタＢ（２２２）により出力される値から、ここでは７の倍数を判定して間引くラインの位置を決定し、図２、図４で示したゲート駆動回路クロックＧＣＬＫに相当する信号を生成して間引き制御回路２２４へ出力している。
間引き制御回路２２４は、入力された映像信号を、間引き表示ライン判定回路２２３により出力されたＧＣＬＫに相当する信号でゲートし、間引きれさた表示データをビデオメモリ２３へ出力している。すなわち、間引き回路２２は、図９、図１１に示すタイミングチャートに示されるように、間引く周期を７フィールド完結とし、かつ、図１１のタイミングチャートに示されるように間引くラインがフィールド間で連続、または、連続しないように１ライン以上の間隔を空ける制御を実現している。
【００５５】
このように、間引き回路２２は、同期分離回路２５とクロック制御回路２６により、入力されたビデオ信号から分離した垂直同期信号（ＶＳＹ）と水平同期信号（ＨＳＹ）とにより、フィールド数およびライン数を計数し、７の倍数を判定して間引き処理を実行し、そして、間引き後の表示データをビデオメモリ２３に書き込んでいる。なお、間引きされるフィールドとライン数との関係は、上記した図１２および図１３で示した表示イメージ図と同様であり、ここでは重複を回避する意味で説明を省略する。
この結果、ビデオメモリ２３には間引き後の表示データのみが書き込まれることになり、つまりは有効ライン数２３４ライン分の表示データのみがフィールド毎に書き込まれることになる。次に、ビデオメモリ２３に書き込まれたデータは、（ｄ）に示されるように書き込み後のフィールドで先頭ラインの表示データから順次読み出しが行われる。このため、表示イメージでは総ライン数が３１３ラインであるが、有効ライン数は２３４ラインとなる。ＤＡ変換器２４は、（ｅ）に示されるように、液晶モジュール１０の仕様に合わせた液晶表示データを生成するためにビデオメモリ２３から出力されるデジタルデータをアナログ信号に変換処理して液晶表示モジュール１０へ供給して所望の表示を得る。
【００５６】
上記した実施の形態３によれば、液晶表示データ処理回路２０により、液晶表示データの間引きが行われ、このデータにより表示を行なわせることで、液晶モジュール１０ではゲート信号のマスク（間引き）処理を必要とせずに有効ライン数の合致が可能となる。
したがって、ＮＴＳＣ規格及びＰＡＬ規格の両規格に対応する、図２および図４に示すような液晶表示装置は必要なく、ＮＴＳＣ規格のみ対応の液晶表示装置を使ってもＰＡＬ規格のビデオ信号の表示が可能となる。なお、図１４に示す実施の形態以外でも、入力するビデオ信号の有効ライン数が液晶モジュール１０の有効ライン数と異なった場合に、液晶モジュール１０の表示規格に合わせるようにビデオ信号を処理する回路を用いれば、回路構成は問わない。
【００５７】
以上説明のように、この発明は、液晶モジュール１０内において、ゲート駆動回路１２から出力されるゲート信号をマスクすることにより、液晶パネル１１上で間引き表示を実現し、あるいは液晶モジュールに外付けされる液晶表示データ処理回路２０により、間引く周期を７フィールド完結として細かな文字表示を行った時の認識度を向上させ、また、直流成分の解消のために液晶セルへの印加電圧の周期を、さらに２倍の１４フィールド完結としたものである。さらに、表示流れやちらつきに対しては７表示ラインにおける間引くラインがフィールド間で連続しないように１ライン以上の間隔を空けることで解消させたものである。このことにより、例えば、ＰＡＬ規格に準拠したビデオ信号をＮＴＳＣ規格に準拠した液晶パネル１１に表示する場合、細かな文字表示に対する認識度（解像度）も高く、かつ液晶セルへの直流成分印加による焼き付き不良も回避できる。また、ちらつき、表示流れが少なく、高品質な表示を可能とすることができる。
なお、上記した実施の形態１〜実施の形態３によれば、ＰＡＬ規格のビデオ信号を表示ライン数の異なるＮＴＳＣ規格に準拠した液晶パネル１１に表示する液晶表示装置についてのみ例示したが、例えば、ＨＤＴＶ（High Definition TeleVision）とＥＤＴＶ（Ennanced Definition TeleVision）等、表示ライン数や解像度等の規格が異なる組合せによる液晶表示装置においても、同様に応用が可能である。
また、この発明の実施の形態１〜３につき図面を参照して詳述したが、具体的な構成はこの実施の形態に限られるものではなく、この発明の要旨を免脱しない範囲の設計等も含まれるものである。
【図面の簡単な説明】
【００５８】
【図１】この発明にかかわる液晶表示装置の表示の一例を説明するために引用した図である。
【図２】ＮＴＳＣ規格に準拠した表示データが入力される場合の液晶表示装置の内部構成の一例を示すブロック図である。
【図３】ＮＴＳＣ規格に準拠した表示データが入力される場合の液晶モジュールの動作を示すタイミングチャートである。
【図４】ＰＡＬ規格に準拠した表示データが入力される場合の液晶表示装置の内部構成を示すブロック図である。
【図５】ＰＡＬ規格に準拠した表示データが入力される場合の従来の液晶モジュールの動作を示すタイミングチャートである。
【図６】ＰＡＬ規格に準拠した表示データが入力される場合の液晶表示装置における表示の一例を示す図である。
【図７−１】ＰＡＬ規格に準拠した表示データが入力される場合の従来技術による液晶モジュールの動作タイミングチャートである。
【図７−２】ＰＡＬ規格に準拠した表示データが入力される場合の従来技術による液晶モジュールの動作タイミングチャートである。
【図８】ＰＡＬ規格に準拠した表示データが入力される場合の液晶表示装置の表示の一例を示す図である。
【図９−１】この発明の実施の形態１にかかわる液晶表示装置の動作を説明するために引用したタイミングチャートである。
【図９−２】この発明の実施の形態１にかかわる液晶表示装置の動作を説明するために引用したタイミングチャートである。
【図１０】この発明の実施形態１にかかわる液晶表示装置の表示例を説明するために引用した図である。
【図１１−１】この発明の実施の形態２にかかわる液晶表示装置の動作を説明するために引用したタイミングチャートである。
【図１１−２】この発明の実施の形態２にかかわる液晶表示装置の動作を説明するために引用したタイミングチャートである。
【図１２】この発明の実施の形態１にかかわる液晶表示装置の表示例を説明するために引用した図である。
【図１３】この発明の実施の形態２にかかわる液晶表示装置の表示例を説明するために引用した図である。
【図１４】この発明の実施の形態３にかかわる液晶表示装置の内部構成を示すブロック図である。
【図１５】図１４に示した間引き回路の内部構成の一例を示す図である。
【符号の説明】
【００５９】
１０  液晶モジュール、１１  液晶パネル、１２  ゲート駆動回路、１３  ソース駆動回路、１４  タイミング信号生成回路、１５  ＰＬＬ回路、２０  液晶表示データ処理回路、２１  ＡＤ変換器、２２  間引き回路、２３  ビデオメモリ、２４  ＤＡ変換器、２５  同期分離回路、２６  クロック制御回路、２７  ＰＬＬ回路、２２１  第一のカウンタ（カウンタＡ）、２２２  第２のカウンタ（カウンタＢ）、２２３  間引き表示ライン判定回路、２２４  間引き制御回路。
【図１】
2010091588.tif 000003
【図２】
2010091588.tif 000004
【図３】
2010091588.tif 000005
【図４】
2010091588.tif 000006
【図５】
2010091588.tif 000007
【図６】
2010091588.tif 000008
【図７−１】
2010091588.tif 000009
【図７−２】
2010091588.tif 000010
【図８】
2010091588.tif 000011
【図９−１】
2010091588.tif 000012
【図９−２】
2010091588.tif 000013
【図１０】
2010091588.tif 000014
【図１１−１】
2010091588.tif 000015
【図１１−２】
2010091588.tif 000016
【図１２】
2010091588.tif 000017
【図１３】
2010091588.tif 000018
【図１４】
2010091588.tif 000019
【図１５】
2010091588.tif 000020