(57)【要約】【課題】半導体素子と電極パッドとの間の距離を低減できる電気回路用気密パッケージ及び電気回路用気密パッケージの製造方法を得ること。【解決手段】電気回路用気密パッケージ１は、多層セラミック基板１２と、多層セラミック基板１２に形成される凹部１３と、多層セラミック基板１２側の面であって凹部１３に収納できる大きさに形成される基板側取付面１５ｂと、基板側取付面１５ｂの反対側の面であって、基板側取付面１５ｂよりも面積が大きく形成されると共に半導体素子が取り付けられる半導体素子実装面１５ａと、を有する放熱ブロック１５と、を備えることを特徴とする。【選択図】図２
2010283265.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板に形成される凹部と、
前記基板側の面であって前記凹部に収納できる大きさに形成される基板側取付面と、前記基板側取付面の反対側の面であって、前記基板側取付面よりも面積が大きく形成されると共に半導体素子が取り付けられる半導体素子実装面と、を有する放熱ブロックと、
を備えることを特徴とする電気回路用気密パッケージ。
【請求項２】
前記放熱ブロックの面のうち前記基板側取付面及び前記半導体素子実装面以外の放熱ブロック側面と、前記凹部の面のうち前記放熱ブロック側面と対向する凹部側面との隙間に、はんだが設けられることを特徴とする請求項１に記載の電気回路用気密パッケージ。
【請求項３】
半導体素子が取り付けられる放熱ブロックのうち、前記半導体素子が取り付けられる面である半導体素子実装面とは反対側の基板側取付面を、基板に形成された凹部に収納できる大きさに形成するステップと、
前記放熱ブロックの前記基板側取付面を、前記凹部の面のうち前記基板側取付面と対向する凹部底面にはんだ接合するステップと、
を含むことを特徴とする電気回路用気密パッケージの製造方法。
【請求項４】
前記基板側取付面を前記凹部底面にはんだ接合する際に、前記放熱ブロックの面のうち前記基板側取付面及び前記半導体素子実装面以外の放熱ブロック側面と、前記凹部の面のうち前記放熱ブロック側面と対向する凹部側面との隙間にも、はんだを充填することを特徴とする請求項３に記載の電気回路用気密パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気回路用気密パッケージ及び電気回路用気密パッケージの製造方法に関する。
【背景技術】
【０００２】
電気回路用気密パッケージとして、例えば、特許文献１に示すような多層セラミック基板を用いたマイクロ波回路用気密パッケージがある。このような、電気回路用気密パッケージは、半導体素子の熱を放熱する必要がある場合、多層セラミック基板に凹部が形成され、前記凹部に半導体素子の熱を放熱するための放熱ブロックが設けられる。そして、マイクロ波回路用気密パッケージは、放熱ブロックが前記凹部にリフローはんだ接合されて１つのパッケージとして構成される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第２７１６６０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ここで、多層セラミック基板に形成される凹部の寸法精度を向上させることは困難である。よって、凹部は、製品によって寸法が異なることがある。そこで、従来の放熱ブロックは、凹部の寸法のうち、許容できる最小の寸法に合わせて形成される必要があった。これにより、従来の技術では、製品によっては、放熱ブロックの側面と、凹部側面との隙間が増大する場合がある。
【０００５】
放熱ブロックの側面と、凹部側面との隙間が増大すると、放熱ブロックに取り付けられる半導体素子と、多層セラミック基板に形成される電極パッドとの間の距離も増大する。すると、半導体素子と、電極パッドとを接続するボンディングワイヤーの長さも増大する。ボンディングワイヤーには電気抵抗があるため、ボンディングワイヤーは短い方が好ましい。また、半導体素子のグランド信号の経路も長くなるため、半導体素子の電気的な反射特性の向上が不十分となるおそれもある。
【０００６】
本発明は、上記に鑑みてなされたものであって、半導体素子と電極パッドとの間の距離を低減できる電気回路用気密パッケージ及び電気回路用気密パッケージの製造方法を得ることを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決し、目的を達成するために、本発明に係る電気回路用気密パッケージは、基板と、前記基板に形成される凹部と、前記基板側の面であって前記凹部に収納できる大きさに形成される基板側取付面と、前記基板側取付面の反対側の面であって、前記基板側取付面よりも面積が大きく形成されると共に半導体素子が取り付けられる半導体素子実装面と、を有する放熱ブロックと、を備えることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、半導体素子と電極パッドとの間の距離を低減できるという効果を奏する。
【図面の簡単な説明】
【０００９】
【図１】図１は、実施の形態１のマイクロ波回路用気密パッケージを模式的に示す正面図である。
【図２】図２は、実施の形態１のマイクロ波回路用気密パッケージを模式的に示す断面図である。
【図３】図３は、実施の形態１のモジュールを模式的に示す正面図である。
【図４】図４は、実施の形態１のモジュールを模式的に示す断面図である。
【図５】図５は、基準サイズの凹部に放熱ブロックが設けられた実施の形態１のモジュールの放熱ブロック部分を拡大して示す断面図である。
【図６】図６は、最大サイズの凹部に放熱ブロックが設けられた実施の形態１のモジュールの放熱ブロック部分を拡大して示す断面図である。
【図７】図７は、最小サイズの凹部に放熱ブロックが設けられた実施の形態１のモジュールの放熱ブロック部分を拡大して示す断面図である。
【図８】図８は、基準サイズの凹部に放熱ブロックが設けられた実施の形態２のモジュールの放熱ブロック部分を拡大して示す断面図である。
【図９】図９は、最大サイズの凹部に放熱ブロックが設けられた実施の形態２のモジュールの放熱ブロック部分を拡大して示す断面図である。
【図１０】図１０は、最小サイズの凹部に放熱ブロックが設けられた実施の形態２のモジュールの放熱ブロック部分を拡大して示す断面図である。
【発明を実施するための形態】
【００１０】
以下に、本発明に係る電気回路用気密パッケージ及び電気回路用気密パッケージの製造方法の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００１１】
実施の形態１．
図１は、実施の形態１のマイクロ波回路用気密パッケージを模式的に示す正面図である。図２は、実施の形態１のマイクロ波回路用気密パッケージを模式的に示す断面図である。図２に示すマイクロ波回路用気密パッケージ１の断面は、図１に示す多層セラミック基板１２に直交すると共に放熱ブロック１５を通過する仮想の面でマイクロ波回路用気密パッケージ１を切ったＡ−Ａ断面である。以下に、電気回路用気密パッケージとして図１に示すマイクロ波回路用気密パッケージの構成を説明する。但し、電気回路用気密パッケージは、マイクロ波回路用気密パッケージに限定されず、一般に高周波を使用する電気回路用気密パッケージと、広義には広範囲を含めることが可能である。
【００１２】
図１に示すように、マイクロ波回路用気密パッケージ１は、金属キャリア１１と、基板としての多層セラミック基板１２と、凹部１３と、金属フレーム１４と、放熱ブロック１５と、電極パッド１６とを含んで構成される。金属キャリア１１は、板状部材である。金属キャリア１１は、例えば、銅タングステン合金（ＣｕＷ）製や、通称コバールといわれる合金（ＦｅＣｏＮｉ）製である。多層セラミック基板１２は、図２に示すように、金属キャリア１１の面にはんだＳによって接合される。多層セラミック基板１２は、主に銀（Ａｇ）を成分とする導電性ペーストが印刷されたセラミックグリーンシート１２ａが積層され、プレス、焼成、メッキなどの処理が施されて形成される。
【００１３】
凹部１３は、多層セラミック基板１２に形成される。凹部１３は、図２に示すように多層セラミック基板１２の表面１２ｂに開口すると共に、表面１２ｂから金属キャリア１１側に向かって窪んで形成される。ここで、多層セラミック基板１２の表面１２ｂは、多層セラミック基板１２と金属キャリア１１との接合面とは反対側の面である。凹部１３の周囲の表面１２ｂには、図１及び図２に示すように、電極パッド１６が形成される。電極パッド１６は、後述する半導体素子１８をマイクロ波回路用気密パッケージ１に電気的に接続するための電極である。
【００１４】
金属フレーム１４は、図１に示すように矩形のリング形状の金属部材である。金属フレーム１４は、図２に示すように多層セラミック基板１２の表面１２ｂに取り付けられる。金属フレーム１４は、例えば、はんだＳによって多層セラミック基板１２の表面１２ｂに接合される。金属フレーム１４は、図１に示すように、凹部１３と、電極パッド１６とを囲うように設けられる。
【００１５】
放熱ブロック１５は、金属製のブロックである。放熱ブロック１５は、図２に示す半導体素子実装面１５ａ及び基板側取付面１５ｂを少なくとも含み、さらに、図１に示す４つの放熱ブロック側面１５ｃを含んで構成される。図２に示す基板側取付面１５ｂは、多層セラミック基板１２側の面であって、凹部底面１３ａと対向する。半導体素子実装面１５ａは、基板側取付面１５ｂとは反対の面であって、後述する半導体素子１８が取り付けられる。ここで、凹部底面１３ａは、凹部１３の複数の面のうち最も金属キャリア１１側の面である。凹部１３は、凹部底面１３ａと、凹部底面１３ａに交差する凹部側面１３ｂとを含んで構成される。
【００１６】
放熱ブロック１５は、少なくとも基板側取付面１５ｂが凹部１３に収納できる大きさ及び形状に形成される。なお、図２では、放熱ブロック１５のすべてが凹部１３に収納される様子を示す。放熱ブロック１５は、基板側取付面１５ｂが凹部底面１３ａに取り付けられる。放熱ブロック１５は、例えば、基板側取付面１５ｂと凹部底面１３ａとの間にはんだＳがあらかじめ設けられ、はんだＳが加熱されることによって基板側取付面１５ｂが凹部底面１３ａに接合される。つまり、放熱ブロック１５は、基板側取付面１５ｂが凹部底面１３ａにいわゆるリフローはんだ接合される。
【００１７】
図３は、実施の形態１のモジュールを模式的に示す正面図である。図４は、実施の形態１のモジュールを模式的に示す断面図である。図４に示すモジュール１Ａの断面は、図３に示す多層セラミック基板１２に直交すると共に放熱ブロック１５を通過する仮想の面でモジュール１Ａを切ったＡ−Ａ断面である。次に、マイクロ波回路用気密パッケージ１に半導体素子１８が取り付けられたモジュール１Ａの構成を説明する。
【００１８】
図３に示すように、モジュール１Ａは、まず、マイクロ波回路用気密パッケージ１の放熱ブロック１５に半導体素子１８が取り付けられる。半導体素子１８は、図４に示すように、放熱ブロック１５の半導体素子実装面１５ａに取り付けられる。次に、モジュール１Ａは、図３及び図４に示すように、半導体素子１８と電極パッド１６とがボンディングワイヤーＷによって電気的に接続される。
【００１９】
さらに、マイクロ波回路用気密パッケージ１は、金属カバー１７を含んで構成される。金属カバー１７は、金属フレーム１４を覆うことができる大きさの板状部材である。モジュール１Ａは、金属カバー１７の面のうち、多層セラミック基板１２と金属フレーム１４との接合面とは反対の面に金属カバー１７が取り付けられる。これにより、多層セラミック基板１２と、金属フレーム１４と、金属カバー１７とで囲まれた空間が形成される。以上により、モジュール１Ａは、前記空間に半導体素子１８を密封できる構成となる。ここで、実施の形態１のマイクロ波回路用気密パッケージ１は、放熱ブロック１５の形状に特徴がある。以下に、放熱ブロック１５の形状を説明する。
【００２０】
図５は、基準サイズの凹部に放熱ブロックが設けられた実施の形態１のモジュールの放熱ブロック部分を拡大して示す断面図である。従来の放熱ブロックの形状は直方体である。しかしながら、実施の形態１の放熱ブロック１５は、半導体素子実装面１５ａの面積が基板側取付面１５ｂの面積よりも大きくなるように形成される。例えば、放熱ブロック１５は、放熱ブロック側面１５ｃに段差部１５ｄが形成されることで、半導体素子実装面１５ａの面積が基板側取付面１５ｂの面積よりも大きくなるように形成される。
【００２１】
または、放熱ブロック１５は、互いに対向しあう放熱ブロック側面１５ｃが、半導体素子実装面１５ａから基板側取付面１５ｂに向かうほど近づき合うように、放熱ブロック側面１５ｃが傾斜して形成されてもよい。このように、多層セラミック基板１２に直交する仮想の面で放熱ブロック１５を切った断面が台形となる場合であっても、放熱ブロック１５は、半導体素子実装面１５ａの面積が基板側取付面１５ｂの面積よりも大きくなる。
【００２２】
このようにして、マイクロ波回路用気密パッケージ１は、半導体素子実装面１５ａの面積が基板側取付面１５ｂの面積よりも大きくなるように放熱ブロック１５が形成され、次に、放熱ブロック１５の基板側取付面１５ｂが凹部底面１３ａにはんだ接合されることで放熱ブロック１５が凹部１３に固定される。次に、半導体素子実装面１５ａの面積が基板側取付面１５ｂの面積よりも大きくなるように放熱ブロック１５が形成されることにより、マイクロ波回路用気密パッケージ１が奏する効果を説明する。
【００２３】
ここで、セラミックグリーンシート１２ａは、焼成時の収縮率がグリーンシート材料ロットによって異なることがある。よって、マイクロ波回路用気密パッケージは、凹部１３が同じ寸法に設計されても、製品によって凹部１３の寸法が異なることがある。つまり、凹部１３は、加工の際に公差が生じる。まずは、図５に示すように、設計通りに形成された基準サイズの凹部１３に放熱ブロック１５が設けられる場合を説明する。従来のマイクロ波回路用気密パッケージは、許容できるサイズのうち最小サイズに凹部が形成された場合であっても、凹部が放熱ブロックを収納できるように放熱ブロックが形成されている。よって、従来のマイクロ波回路用気密パッケージでは、凹部が基準サイズである場合に、凹部側面と放熱ブロック側面との間の隙間が増大するおそれがある。
【００２４】
しかしながら、実施の形態１のマイクロ波回路用気密パッケージ１は、少なくとも基板側取付面１５ｂが凹部１３に収納できる大きさ及び形状に放熱ブロック１５が形成される。つまり、マイクロ波回路用気密パッケージ１は、基板側取付面１５ｂが凹部１３の開口よりも小さく形成される。さらに、マイクロ波回路用気密パッケージ１は、半導体素子実装面１５ａの面積が基板側取付面１５ｂの面積よりも大きく形成される。これにより、マイクロ波回路用気密パッケージ１は、放熱ブロック側面１５ｃのうち、半導体素子実装面１５ａ側の部分と、凹部側面１３ｂとの隙間の増大を抑制できる。
【００２５】
よって、マイクロ波回路用気密パッケージ１を用いれば、半導体素子１８と電極パッド１６との間の距離を低減できる。具体的には、半導体素子実装面１５ａの面積が従来よりも広くなった分、マイクロ波回路用気密パッケージ１は、半導体素子１８とボンディングワイヤーＷとの接続点が電極パッド１６に近づけられて形成されることができる。これにより、マイクロ波回路用気密パッケージ１は、ボンディングワイヤーＷの長さを低減できる。よって、マイクロ波回路用気密パッケージ１は、マイクロ波の伝送信号を短い経路にてボンディングワイヤーＷを通して伝えることができる。これにより、マイクロ波回路用気密パッケージ１は、ボンディングワイヤーＷの寄生抵抗を低減でき、マイクロ波の伝送信号を伝送損失なく伝えることができ、半導体素子１８の電気特性を高く引き出すことができる。
【００２６】
また、マイクロ波回路用気密パッケージ１は、電気特性の中でも特に、半導体素子１８に対するマイクロ波の入力及び出力信号の電気的な反射特性を向上できる。なお、ここでいう、電気的な反射特性とは、半導体素子１８に対し、マイクロ波の伝送信号を通過させる場合の、半導体素子１８の入出力部におけるマイクロ波の反射による伝送損失のことである。
【００２７】
図６は、最大サイズの凹部に放熱ブロックが設けられた実施の形態１のモジュールの放熱ブロック部分を拡大して示す断面図である。次に、図６に示すように、許容できるサイズのうち最大サイズに形成された凹部１３に放熱ブロック１５が設けられる場合を説明する。この場合、モジュール１Ａは、図６に示すように、半導体素子１８と電極パッド１６との間の距離が、図５に示す場合よりも大きくなる。しかしながら、図６に示すように、マイクロ波回路用気密パッケージ１は、半導体素子実装面１５ａが基板側取付面１５ｂよりも大きく、半導体素子実装面１５ａの端部が電極パッド１６に向かって張出すように形成される。よって、マイクロ波回路用気密パッケージ１は、従来のマイクロ波回路用気密パッケージよりも、半導体素子１８と電極パッド１６との間の距離を低減できる。
【００２８】
図７は、最小サイズの凹部に放熱ブロックが設けられた実施の形態１のモジュールの放熱ブロック部分を拡大して示す断面図である。次に、図７に示すように、許容できるサイズのうち最小サイズに形成された凹部１３に放熱ブロック１５が設けられる場合を説明する。この場合、モジュール１Ａは、図７に示すように、放熱ブロック１５の半導体素子実装面１５ａが凹部１３には収納されないこともある。これは、放熱ブロック１５は、少なくとも基板側取付面１５ｂが凹部１３に収納できる大きさ及び形状に形成されればよく、半導体素子実装面１５ａが必ずしも凹部１３の開口よりも小さく形成されなくてもよいためである。
【００２９】
半導体素子実装面１５ａが凹部１３には収納されない場合、基板側取付面１５ｂと凹部底面１３ａとの間に介在されるはんだＳの高さは、図５及び図６に示す場合よりも高くなる。なお、はんだＳの高さとは、凹部底面１３ａと基板側取付面１５ｂとを結ぶ方向のはんだＳの寸法である。ここで、はんだＳは、例えば、図５及び図６に示す場合と同量が基板側取付面１５ｂと凹部底面１３ａとの間に介在されても、高さは図５及び図６に示す場合よりも高くなる。これは、図７に示す凹部１３の方が、図５及び図６に示す凹部１３よりも体積が小さいためである。但し、はんだＳは、図５及び図６に示す場合よりも、増量されて基板側取付面１５ｂと凹部底面１３ａとの間に介在されることで、高さが調節されてもよい。
【００３０】
最小サイズの凹部１３に放熱ブロック１５が設けられる場合、モジュール１Ａは、図７に示すように、半導体素子１８と電極パッド１６との間の距離が、図５に示す場合よりも小さくなる。よって、この場合、マイクロ波回路用気密パッケージ１は、半導体素子１８と電極パッド１６との間の距離を最も低減できる。
【００３１】
以上のように、マイクロ波回路用気密パッケージ１は、凹部１３のサイズが基準サイズ、最大サイズ、最小サイズのいずれのサイズであっても、放熱ブロック１５が多層セラミック基板１２の凹部１３に取り付けられることができると共に、半導体素子１８と電極パッド１６との間の距離を低減できる。これにより、マイクロ波回路用気密パッケージ１は、ボンディングワイヤーＷの長さを従来よりも低減できる。また、マイクロ波回路用気密パッケージ１は、グランド経路の長さも従来よりも低減できる。これにより、マイクロ波回路用気密パッケージ１は、半導体素子１８の入出力部における電気的な反射特性を従来よりも向上でき、モジュール１Ａとしての、全体としてのマイクロ波伝送特性の向上が図れる。
【００３２】
実施の形態２．
図８は、基準サイズの凹部に放熱ブロックが設けられた実施の形態２のモジュールの放熱ブロック部分を拡大して示す断面図である。図９は、最大サイズの凹部に放熱ブロックが設けられた実施の形態２のモジュールの放熱ブロック部分を拡大して示す断面図である。図１０は、最小サイズの凹部に放熱ブロックが設けられた実施の形態２のモジュールの放熱ブロック部分を拡大して示す断面図である。実施の形態２のマイクロ波回路用気密パッケージ２は、図８から図１０に示すように、放熱ブロック側面１５ｃと、凹部側面１３ｂとの間にはんだＳが設けられる点に特徴がある。
【００３３】
マイクロ波回路用気密パッケージ２は、基板側取付面１５ｂを凹部底面１３ａに接合するために必要なはんだＳの量よりも多くの量のはんだＳが、基板側取付面１５ｂが凹部底面１３ａに接合される際に、基板側取付面１５ｂと凹部底面１３ａとの間に設けられる。そして、マイクロ波回路用気密パッケージ２は、基板側取付面１５ｂと凹部底面１３ａとの間に設けられるはんだＳが加熱されることではんだＳが溶ける。そして、溶けたはんだＳは、放熱ブロック側面１５ｃと、凹部側面１３ｂとの間に流れ出る。この時、マイクロ波回路用気密パッケージ２は、放熱ブロック１５の自重に加えて、凹部底面１３ａに近づく方向の力を放熱ブロック１５に与えられてもよい。これにより、マイクロ波回路用気密パッケージ２は、放熱ブロック側面１５ｃと凹部側面１３ｂとの間にはんだＳが流れ出やすくなる。
【００３４】
このようにして、マイクロ波回路用気密パッケージ２は、図８から図１０に示すように、放熱ブロック側面１５ｃと、凹部側面１３ｂとの隙間に、はんだＳが充填される。ここで、半導体素子１８のグランド信号は、放熱ブロック１５と、放熱ブロック１５と凹部１３との間に介在されるはんだＳとを介して、多層セラミック基板１２のグランドパターンに伝えられる。
【００３５】
従来のモジュールでは、放熱ブロック１５の基板側取付面１５ｂと、凹部底面１３ａとの間にのみはんだＳが介在されていた。しかしながら、実施の形態２のモジュール２Ａは、放熱ブロック側面１５ｃと、凹部側面１３ｂとの間にもはんだＳが介在される。これにより、モジュール２Ａは、グランド信号の経路の最短距離が、従来よりも低減される。よって、マイクロ波回路用気密パッケージ２は、半導体素子１８の入出力部における電気的な反射特性を従来よりも向上でき、モジュール２Ａとしての、全体としてのマイクロ波伝送特性の向上が図れる。
【００３６】
また、実施の形態２のマイクロ波回路用気密パッケージ２は、図８から図１０に示すように、凹部１３のサイズが基準サイズ、最大サイズ、最小サイズのいずれのサイズであっても、放熱ブロック１５が多層セラミック基板１２の凹部１３に取り付けられることができる。また、マイクロ波回路用気密パッケージ２は、放熱ブロック１５の半導体素子実装面１５ａの面積が基板側取付面１５ｂの面積よりも大きく形成される。よって、マイクロ波回路用気密パッケージ２は、半導体素子１８と電極パッド１６との距離を低減できる。これにより、マイクロ波回路用気密パッケージ２は、ボンディングワイヤーＷの長さを低減できる。
【００３７】
また、マイクロ波回路用気密パッケージ２は、放熱ブロック側面１５ｃと、凹部側面１３ｂとの間にもはんだＳが介在されることに加えて、半導体素子１８と電極パッド１６との距離を低減できる。よって、マイクロ波回路用気密パッケージ２は、表面側のボンディングワイヤーＷを通るマイクロ波信号経路と裏面側のグランド信号経路の長さを共に低減できる。これにより、マイクロ波回路用気密パッケージ２は、モジュール２Ａの半導体素子１８の入出力部における反射特性をさらに向上できる。よって、マイクロ波回路用気密パッケージ２は、モジュール２Ａとしての、全体としてのマイクロ波伝送特性の向上が実施の形態１よりも図れる。
【産業上の利用可能性】
【００３８】
本発明に係る電気回路用気密パッケージ及び電気回路用気密パッケージの製造方法は、例えば多層セラミック基板を用いたマイクロ波回路用気密パッケージに有用であり、特に、同一寸法形状の放熱ブロックを用いた場合であっても、生産時の歩留まりを低下させることなく大量生産が可能で、かつ、半導体素子１８の入出力部におけるマイクロ波信号経路を低減することに適している。
【符号の説明】
【００３９】
１、２  マイクロ波回路用気密パッケージ
１Ａ、２Ａ  モジュール
１１  金属キャリア
１２  多層セラミック基板
１２ａ  セラミックグリーンシート
１２ｂ  多層セラミック基板表面
１３  凹部
１３ａ  凹部底面
１３ｂ  凹部側面
１４  金属フレーム
１５  放熱ブロック
１５ａ  半導体素子実装面
１５ｂ  基板側取付面
１５ｃ  放熱ブロック側面
１５ｄ  段差部
１６  電極パッド
１７  金属カバー
１８  半導体素子
Ｗ  ボンディングワイヤー
Ｓ  はんだ
【図１】
2010283265.tif 000003
【図２】
2010283265.tif 000004
【図３】
2010283265.tif 000005
【図４】
2010283265.tif 000006
【図５】
2010283265.tif 000007
【図６】
2010283265.tif 000008
【図７】
2010283265.tif 000009
【図８】
2010283265.tif 000010
【図９】
2010283265.tif 000011
【図１０】
2010283265.tif 000012