(57)【要約】【課題】拡散抵抗領域の長手方向の端部と該拡散抵抗領域の長手方向にある絶縁分離用トレンチ内の（ドープド）ポリシリコン膜との電気的接続に要する表面面積を少なくすることのできる半導体装置およびその製造方法を提供すること。【解決手段】前記拡散抵抗領域７はトレンチ３ａより相互に絶縁分離され、前記トレンチ３ａの側壁にゲート絶縁膜４ａを介して設けられているポリシリコン５ａが、前記拡散抵抗領域３のいずれか一方の端部のｐ＋コンタクト領域７ｂのみに接続され、短絡されている半導体装置とする。【選択図】        図１
2010141094.tif 000002
【特許請求の範囲】
【請求項１】
他導電型半導体基板の一導電型ウエル内にあって他導電型オフセット領域をチャネル領域とするように形成され、層間絶縁膜で充填される第一トレンチ内にゲート絶縁膜を介して第一ポリシリコン膜をゲート電極として有するトレンチＭＯＳ型半導体素子と、
前記半導体基板の、異なる一導電型ウエル内の表面層に設けられる複数の他導電型拡散抵抗領域が前記層間絶縁膜で充填される第二トレンチと該第二トレンチの一方の側壁に前記ゲート絶縁膜を介して設けられる環状の第二ポリシリコン膜とによりそれぞれ取り囲まれ、前記層間絶縁膜で覆われる複数の前記他導電型拡散抵抗領域の端部に設けた第一コンタクト孔に露出する前記他導電型拡散抵抗領域の端部表面同士を前記第一コンタクト孔を相互に導電接続して形成される拡散抵抗アレイとを備える半導体装置において、
前記拡散抵抗アレイが、前記他導電型拡散抵抗領域のいずれか一方の端部に形成される前記第一コンタクト孔と前記他導電型拡散抵抗領域のいずれか他方の端部に形成される第二コンタクト孔を備え、異なる他導電型拡散抵抗領域間の前記第一コンタクト孔と前記第二コンタクト孔とを導電接続する構成を有し、前記第二コンタクト孔が、前記他導電型拡散抵抗領域の長手方向であって、いずれか他方の端部に前記第二トレンチを介して外側に配置され、該第二トレンチの他方の側壁に前記ゲート絶縁膜を介して設けられる環状の第三ポリシリコン膜に取り囲まれる前記半導体基板の他導電型表面領域と、前記いずれか一方の端部と、前記第三ポリシリコン膜の表面とに連続する形状の開口を有し、前記第二コンタクト孔と、前記他導電型拡散抵抗領域とは異なる他導電型拡散抵抗領域の高電位側または低電位側の他方の端部表面を覆う層間絶縁膜に開口される前記第一コンタクト孔とが金属電極配線で導電接続されていることを特徴とする半導体装置。
【請求項２】
前記第一トレンチと、前記第二トレンチとが同一深さであることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記他導電型拡散抵抗領域と前記半導体基板の他導電型表面領域との間の第二トレンチの幅が、他の第二トレンチの幅より狭いことを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記他導電型拡散抵抗領域と前記半導体基板の他導電型表面領域との間の前記第二トレンチがポリシリコン膜で充填されていること特徴とする請求項３記載の半導体装置。
【請求項５】
前記第一トレンチと前記第二トレンチとを同時に形成する工程と、前記第一ポリシリコン膜と前記第二ポリシリコン膜と前記第三ポリシリコン膜とを同時に形成する工程とを含むことを特徴とする請求項１記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同一半導体基板上に拡散抵抗アレイとトレンチＭＯＳ型半導体素子とを集積した半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
ＩＣ等を構成する種々の素子要素の一つに抵抗素子がある。ＩＣ等のように同一半導体基板上に形成される抵抗素子としては複数の抵抗要素を表面電極配線で繋げた抵抗アレイの構成を採ることが多い。この抵抗アレイを構成する抵抗要素として拡散抵抗を用いる場合、複数の拡散抵抗領域間を相互に絶縁分離する必要がある。この拡散抵抗アレイを構成する拡散抵抗領域は、この領域の深さ方向では、この拡散抵抗領域の下部に接する逆極性の不純物領域との境界に形成されるｐｎ接合によって容易に電気的に絶縁分離され得る点と、拡散領域の不純物濃度および拡散領域の長さ、幅を調整することにより抵抗値を容易に制御でき、高抵抗領域も容易に作成できる点で優れている。しかし、半導体基板の面方向に並列に配置される拡散抵抗領域間の絶縁分離のために必要な間隔を確保する必要があるので、この間隔が大きい面積を占有すると、集積度を高め難くなるという点が問題となる。
【０００３】
そこで、絶縁分離方式として、拡散抵抗アレイを構成する複数の各拡散抵抗領域の外周に形成したトレンチに、絶縁膜（体）などの誘電膜を埋め込むトレンチ分離方式を採ると、小さい分離幅でも所望の絶縁分離耐圧が得られるので、好ましい。
このようなトレンチ分離方式の拡散抵抗アレイとトレンチＭＯＳＦＥＴとを、同一ｐ型半導体基板（ｐ型シリコン基板）上に相互に絶縁分離させて併設させた半導体装置の要部を図６の半導体基板の要部断面図に示す。この半導体装置は拡散抵抗アレイ１００とトレンチＭＯＳＦＥＴ２００とが共通の製造プロセスにより形成することができる点で優れている。前記拡散抵抗アレイ１００は層間絶縁膜１０２などの誘電膜で充填されたトレンチ１０３ａにより各拡散抵抗領域１１０間が相互に絶縁分離されている。このトレンチ１０３ａの側壁には、前記層間絶縁膜１０２などの誘電膜で充填される前に、前記トレンチＭＯＳＦＥＴ２００のゲート絶縁膜１０４および第一（ドープド）ポリシリコン膜からなるゲート電極１０５などと同時にこの順に形成されるゲート絶縁膜１０４ａおよび第二（ドープド）ポリシリコン膜１０５ａが堆積形成される。この拡散抵抗アレイ１００中の環状第二（ドープド）ポリシリコン膜１０５ａは製造プロセス的に図６に示すトレンチＭＯＳＦＥＴ２００のゲート電極１０５との同時形成が避けられない。ところが、拡散抵抗アレイ１００ではゲート電極１０５としての機能は不要なので、電気的にフローティング状態にしたところ、拡散抵抗領域１１０の抵抗値が不安定になる現象の生じることが判明した。そこで、拡散抵抗領域１００の高電位側もしくは低電位側に電気的に接続して前記環状第二（ドープド）ポリシリコン膜１０５ａの電位を固定する構成にした。
【０００４】
図４は、そのような前記トレンチ分離方式を採用した拡散抵抗アレイ１００を示す図であり、（ａ）が平面図、（ｂ）が（ａ）のＸ−Ｘ’線断面図、（ｃ）が（ａ）のＹ−Ｙ’線断面図である。
図５は、前記図４の拡散抵抗アレイ部分の製造工程を示す半導体基板の断面図であり、主要な製造工程を順に示す断面図である。図５の（ａ）と（ｃ）は図４（ｂ）に対応するＸ−Ｘ’位置の断面図であり、図５の（ｂ）と（ｄ）は図４（ｃ）に対応するＹ−Ｙ’位置の断面図である。図５の（ａ）と（ｂ）はｐ型シリコン基板（図面ではｐ  ｓｕｂ．と略記）１１５にｎウエル１１６を形成した後、ｎウエル１１６の表面層にｐ型領域１１０を形成し、酸化膜１１１をエッチングマスクとして前記ｐ型領域１１０を貫通して、ｐ型領域１１０を複数の領域に分断するような深さのトレンチ１０３ａを形成する。
【０００５】
次に、図５の（ｃ）と（ｄ）に示すように、エッチングマスクとして用いた前記酸化膜１１１を全面除去し、新たにゲート絶縁膜１０４ａおよび環状の第二（ドープド）ポリシリコン膜１０５ａを順に形成する。この環状第二（ドープド）ポリシリコン膜１０５ａを全面に形成した膜からパターンエッチングによって形成する際に、環状の第二（ドープド）ポリシリコン膜１０５ａの半導体基板表面への引き出しパターン部１０５ｂも同時に形成される。全面に形成された前記第一（ドープド）ポリシリコン膜はトレンチＭＯＳＦＥＴではゲート電極１０５となり、必要なものであるが、前述のように拡散抵抗アレイ１００では結果的にトレンチ１０３ａ側壁にも同時に形成されてしまうが、ゲート電極としての機能は不要である。前記半導体基板表面への引き出しパターン部１０５ｂは、拡散抵抗領域１１０と前記トレンチ１０３ａの側壁の環状の第二（ドープド）ポリシリコン膜１０５ａとを短絡させるために、図４（ｃ）のように、基板表面の金属電極配線により接続し易くするために設けられる。その後、図４（ｂ）、（ｃ）に示すように、ｐ型の拡散抵抗領域１１０の表面層にｐ＋コンタクト領域１０７を形成し、次にトレンチ１０３ａを充填する層間絶縁膜１０２を形成し、拡散抵抗領域１１０と環状の第二（ドープド）ポリシリコン膜１０５ａの半導体基板表面への引き出しパターン部１０５ｂとを基板表面で電気的に接続するためのコンタクト孔１０８ａを各々開口した後、バリアメタル１０９、埋め込みプラグ１１２、金属電極配線１１３を形成すると、図４（ａ）、（ｂ）、（ｃ）に示す拡散抵抗アレイ１００となる。
【０００６】
前記トレンチ分離方式では、拡散抵抗領域間を絶縁分離するには、通常、トレンチの深さを拡散抵抗領域より深くしなければならない。そのようなトレンチを用いて抵抗領域間に寄生ＭＯＳを形成することなく、かつ抵抗領域間を高密度に集積し得る抵抗領域を備えた半導体装置に関する発明が知られている（特許文献１）。この特許文献１の記載によれば、基板の面方向では絶縁膜および誘電体が充填されるトレンチおよび抵抗領域の深さより深いトレンチで抵抗領域間が分離され、この抵抗領域の深さ方向ではｐｎ接合で電気的に分離される拡散抵抗アレイが示されている。
【０００７】
また、トレンチＭＯＳＦＥＴと拡散抵抗アレイの両方のトレンチ側壁にゲート絶縁膜を介してゲート電極を同時に形成する場合でも、拡散抵抗アレイに形成されるゲート電極がチャージアップされて前記拡散抵抗アレイの抵抗値が不安定になることのない半導体装置について知られている（特許文献２）。
さらにまた、前述のようなトレンチによる絶縁分離方式の拡散抵抗アレイとトレンチ内部にゲート電極を設けるトレンチＭＯＳ型半導体素子とを１チップに集積する場合、工程の数を減らして製造コストを下げるために、一度のトレンチエッチングで前記拡散抵抗アレイと前記トレンチＭＯＳ型半導体素子の両方のトレンチを形成する製造方法についても知られている（特許文献３）。
【特許文献１】特公平７−１１２００５号公報（図１、２）
【特許文献２】特開２００６−３１９２４１号公報（要約−課題）
【特許文献３】特開２００７−１４９９３３号公報（図３〜図８）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、前述の拡散抵抗アレイでは、拡散抵抗領域間のトレンチ側壁の（ドープド）ポリシリコン膜の電位を固定するために、該（ドープド）ポリシリコン膜は拡散抵抗領域の高電位側もしくは低電位側に電気的に接続される。この時、（ドープド）ポリシリコン膜とコンタクトを取るための引き出し領域が基板表面に必要となるが、トレンチの段差が存在する近傍でのパターニングとなるため、（ドープド）ポリシリコン膜パターン寸法が安定せず、コンタクトパターンに対する（ドープド）ポリシリコン膜パターンのオーバーラップ幅を大きめに確保しなければならない。また、トレンチパターンと（ドープド）ポリシリコン膜パターン間スペースもある程度確保せねばならず、抵抗となるトレンチスペース幅下限が制限され、拡散抵抗領域の長手方向に面積が大きくなってしまう、という問題がある。
【０００９】
本発明は以上説明した点に鑑みてなされたものであり、本発明の目的は、拡散抵抗領域の長手方向の端部と該拡散抵抗領域の長手方向にある絶縁分離用トレンチ内の（ドープド）ポリシリコン膜との電気的接続に要する表面面積を少なくすることのできる拡散抵抗アレイを備える半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【００１０】
特許請求の範囲の請求項１記載の発明によれば、他導電型半導体基板の一導電型ウエル内にあって他導電型オフセット領域をチャネル領域とするように形成され、層間絶縁膜で充填される第一トレンチ内にゲート絶縁膜を介して第一ポリシリコン膜をゲート電極として有するトレンチＭＯＳ型半導体素子と、前記半導体基板の、異なる一導電型ウエル内の表面層に設けられる複数の他導電型拡散抵抗領域が前記層間絶縁膜で充填される第二トレンチと該第二トレンチの一方の側壁に前記ゲート絶縁膜を介して設けられる環状の第二ポリシリコン膜とによりそれぞれ取り囲まれ、前記層間絶縁膜で覆われる複数の前記他導電型拡散抵抗領域の端部に設けた第一コンタクト孔に露出する前記他導電型拡散抵抗領域の端部表面同士を前記第一コンタクト孔を相互に導電接続して形成される拡散抵抗アレイとを備える半導体装置において、前記拡散抵抗アレイが、前記他導電型拡散抵抗領域のいずれか一方の端部に形成される前記第一コンタクト孔と前記他導電型拡散抵抗領域のいずれか他方の端部に形成される第二コンタクト孔を備え、異なる前記他導電型拡散抵抗領域間の前記第一コンタクト孔と前記第二コンタクト孔とを導電接続する構成を有し、前記第二コンタクト孔が、前記他導電型拡散抵抗領域の長手方向であって、いずれかの前記他方の端部に前記第二トレンチを介して外側に配置され、該第二トレンチの他方の側壁に前記ゲート絶縁膜を介して設けられる環状の第三ポリシリコン膜に取り囲まれる前記半導体基板の他導電型表面領域と、いずれかの前記一方の端部と、前記第三ポリシリコン膜との各表面に連続する形状の開口を有する半導体装置とすることにより、前記本発明の目的は達成される。
【００１１】
特許請求の範囲の請求項２記載の発明によれば、前記第一トレンチと、前記第二トレンチとが同一深さである特許請求の範囲の請求項１記載の半導体装置とすることにより、前記本発明の効果が達成される。
特許請求の範囲の請求項３記載の発明によれば、前記他導電型拡散抵抗領域と前記半導体基板の他導電型表面領域との間の第二トレンチの幅が、他の第二トレンチの幅より狭い特許請求の範囲の請求項１または２に記載の半導体装置とする。
【００１２】
特許請求の範囲の請求項４記載の発明によれば、前記他導電型拡散抵抗領域と前記半導体基板の他導電型表面領域との間の前記第二トレンチがポリシリコン膜で充填されている特許請求の範囲の請求項３記載の半導体装置とする。
特許請求の範囲の請求項５記載の発明によれば、前記第一トレンチと前記第二トレンチとを同時に形成する工程と、前記第一ポリシリコン膜と前記第二ポリシリコン膜と前記第三ポリシリコン膜とを同時に形成する工程とを含む特許請求の範囲の請求項１記載の半導体装置の製造方法とする。
【発明の効果】
【００１３】
本発明によれば、前記拡散抵抗領域の長手方向の端部と該拡散抵抗領域の長手方向にある絶縁分離用トレンチ内の（ドープド）ポリシリコン膜との電気的接続に要する表面面積を少なくすることのできる拡散抵抗アレイを備える半導体装置およびその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の半導体装置およびその製造方法について、図面を参照して詳細に説明する。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。
図１は本発明の実施例１にかかる半導体装置を構成する拡散抵抗アレイ部分の図であり、（ａ）は平面図、（ｂ）は、前記図１（ａ）のＡ−Ａ線断面図、（ｃ）は、前記図１（ａ）のＢ−Ｂ’線断面図である。図２は前記図１（ｃ）の変形例である。図３はそれぞれ前記図１（ａ）に示す拡散抵抗領域部分の製造工程をＡ−Ａ’線およびＢ−Ｂ’線の位置で示す断面図である。図７は本発明の実施例１にかかる半導体装置の要部断面図である。
【実施例１】
【００１５】
図１に本発明の実施例１にかかる半導体装置を構成する拡散抵抗アレイ部分の平面図および断面図を示す（ただし、（ａ）では、重なる部分は一部透視的に描かれている。）。拡散抵抗アレイ２０は、図７の断面図に示すように、相互干渉や寄生ＭＯＳ効果を防止するために同一半導体基板上のトレンチＭＯＳＦＥＴ３０に絶縁分離膜１０などを介して配置される。また、この拡散抵抗アレイ２０は、図１（ａ）では三つの拡散抵抗領域７がそれぞれ第二トレンチ３ａおよび環状の第二（ドープド）ポリシリコン膜５ａに取り囲まれて、それぞれ平行に配置されている。それらのいずれかの拡散抵抗領域７のいずれか一方の端部が、この端部とこの端部の外側の環状の第二（ドープド）ポリシリコン膜５ａと、第二トレンチ３ａを介して前記拡散領域７の長手方向に配置される環状の第三（ドープド）ポリシリコン膜５ｂに取り囲まれたｐ型表面領域７ａとに、それぞれの表面を覆う層間絶縁膜６に連続して開口する第二コンタクト孔１４ａを埋める周知のバリアメタル１１と埋め込みプラグ（タングステンプラグなど）１２を経て、異なる拡散抵抗領域７の他方の端部に形成された第一コンタクト孔１４を埋めるバリアメタル１１と埋め込みプラグ１２に金属電極配線１３ａにより電気的に接続されている。このように環状第三（ドープド）ポリシリコン膜５ｂが拡散抵抗領域７の一方の端部を取り囲む環状の第二（ドープド）ポリシリコン膜５ａとのみ金属電極配線１３ａで短絡されるような構成にすることにより、各拡散抵抗領域７を取り囲む各（ドープド）ポリシリコン膜５ａ同士が短絡されて拡散抵抗アレイとしての機能が損なわれることを防いでいる。
【００１６】
実施例１では、環状の第三（ドープド）ポリシリコン膜５ｂに取り囲まれたｐ型表面領域７ａを設けることにより、従来のように、（ドープド）ポリシリコン膜１０５ａの半導体基板表面への引き出しパターン部１０５ｂを設けなくてもよいのである。なぜなら、環状の第三（ドープド）ポリシリコン膜５ｂに取り囲まれたｐ型表面領域７ａを設けずに、一方の環状の第二（ドープド）ポリシリコン膜５ａのみを短絡させ、異なる拡散抵抗領域７を取り囲む異なる第二（ドープド）ポリシリコン膜５ａとは絶縁となるように複数の拡散抵抗領域７の端部同士を導電接続することは幅の狭い第二トレンチ３ａ上では極めて難しいからである。
【００１７】
図７の要部断面図に示すトレンチＭＯＳＦＥＴ３０は、ｐ型シリコン基板１の表面層に形成したｎウエル２と、該ｎウエルの表面層に形成したｐオフセット領域８と、このｐオフセット領域８の表面からｐオフセット領域８の下層のｎドレイン領域９ａに達する深さの第一トレンチ３と、この第一トレンチ３の底面に形成したｎドレイン領域９ａと、前記第一トレンチ３の側壁に形成したゲート絶縁膜４と、前記側壁にゲート絶縁膜４を介して形成される第一（ドープド）ポリシリコン膜からなるゲート電極５と、前記ｐオフセット領域８の表面層に形成されるｎ＋型ソース領域９ｂ、ｎ＋型ソース領域９ｃを備え、第一トレンチ３を充填すると共に、半導体基板の表面を覆う層間絶縁膜６に開けられたｎドレイン領域９ａ、ｎ＋型ソース領域９ｂ、ｎ＋型ソース領域９ｃの各表面に達するコンタクト孔１４ｂにはバリアメタル１１を介して埋め込みプラグ１２が充填され、前記層間絶縁膜６の表面で所要のパターンに配設される金属電極配線１３に接続され、トレンチＭＯＳＦＥＴ３０を構成する。このトレンチＭＯＳＦＥＴ３０は前述した従来のトレンチＭＯＳＦＥＴ２００と同じ構成であってよいので、簡略な説明とする。なお、トレンチＭＯＳＦＥＴ２００は他のトレンチＭＯＳＦＥＴ構造であってもよい。たとえば、図７のトレンチ４の両側の側壁にゲート絶縁膜を介して形成されるポリシリコン膜をそれぞれ独立のゲート電極とし、前記ゲート絶縁膜に面したオフセット領域８をチャネル領域として、トレンチ４を挟む両側のソース電極がトレンチ４の下部のｎドレイン領域９ａを共通のドレインとして接続される構造の双方向ＭＯＳＦＥＴとすることもできる。
【００１８】
図１および図７に示す拡散抵抗アレイ２０は、前記トレンチＭＯＳＦＥＴ３０を構成するｎウエル２とはＬＯＣＯＳ膜などの絶縁分離膜１０を介して配置されるｎウエル２ａ内の第二トレンチ３ａで囲まれた直方体のｐ型領域として複数の拡散抵抗領域７が形成される。これらの複数の拡散抵抗領域７はそれぞれ拡散抵抗領域７表面の長手方向に抵抗記号１５で示す抵抗成分を有し、各領域７の端部を所要の金属電極配線１３ａで接続することにより前記拡散抵抗アレイ２０が形成される。拡散抵抗領域７は、ｎウエル２ａ内に、前記図７の前記ｐオフセット領域８と同時に形成されるｐ型領域を、前記第一トレンチ３と同時に、かつ前記ｐ型領域より深く形成される第二トレンチ３ａによって分断して複数の拡散抵抗領域７とすることにより形成される。複数の拡散抵抗領域７（図１（ａ）では三つ）は、それぞれの領域７の端部の表面層に形成されるｐ＋コンタクト領域７ｂの表面を覆う層間絶縁膜６に開口するように形成される第一コンタクト孔１４、第二コンタクト孔１４ａとこれらの第一、第二コンタクト孔１４、１４ａを埋めるバリアメタル１１および埋め込みプラグ１２を介して金属電極配線１３ａにより所望の接続配線になるように電気的に接続される。
【００１９】
実施例１にかかる拡散抵抗アレイ２０では、前述の図４を参照して説明した従来の拡散抵抗アレイ１００とは、金属電極配線１３ａで配線する際に必要な、第二トレンチ３ａ中の（ドープド）ポリシリコン膜５ａと拡散抵抗領域７とを電気的に接続して環状の第二（ドープド）ポリシリコン膜５ａの電位を固定するという観点での機能は同じであるが、実施例１では環状の第二（ドープド）ポリシリコン膜５ａを半導体基板表面へ引き出す必要が必ずしも無く、そのための面積を小さくすることができるという構成の点で異なる。実施例１の（ドープド）ポリシリコン膜５ａの電位を固定するための特徴的な構成は、図１の符号１１、１２、１３ａに示すように、拡散抵抗領域７の端部表面から環状の第二（ドープド）ポリシリコン膜５ａ、環状第三（ドープド）ポリシリコン膜５ｂを経てｐ型表面領域７ａにまで至る連続的な第二コンタクト孔１４ａを層間絶縁膜６に開口し、バリアメタル１１、埋め込みプラグ１２、金属電極配線１３ａにより電気的に接続する構成である。この金属電極配線１３ａによれば、前記図４のように、（ドープド）ポリシリコン膜５ａの基板表面への引き出し領域１１０ａ表面にコンタクト孔１４ｂを設ける必要が無くなる。その結果、（ドープド）ポリシリコン膜５ａの基板表面への引き出し領域（ｐ型表面領域７ａ）の面積を小さくすることができる。すなわち、この引き出し領域（ｐ型表面領域７ａ）は前記拡散抵抗領域７の長手方向に第二トレンチを介して形成されるｐ型表面領域７ａであるから、前記引き出し領域（ｐ型表面領域７ａ）の面積を小さくすることは拡散抵抗アレイ２０の前記拡散抵抗領域７の長手方向の距離を短くすることができる効果を有することが分る。
【実施例２】
【００２０】
実施例２にかかる拡散抵抗アレイ２０の断面図を図２に示す。図２の（ａ）、（ｂ）は図１の（ｃ）の切断位置に対応するそれぞれ異なる変形例を示す断面図である。
図２の（ａ）は、拡散抵抗領域７の一方の端部に第二トレンチ３ａ中の環状の第二（ドープド）ポリシリコン膜５ａおよび環状の第三（ドープド）ポリシリコン膜５ｂを介して形成されるｐ型表面領域７ａという構成について、第二トレンチ３ａの幅を前記環状第二（ドープド）ポリシリコン膜５ａおよび環状の第三（ドープド）ポリシリコン膜５ｂの幅を併せた幅程度以下に狭くすることにより、第二トレンチ３ａをゲート絶縁膜と（ドープド）ポリシリコン膜だけで充填した構成として、拡散抵抗アレイの各拡散抵抗領域の長手方向の距離をさらに短縮できる点を特徴とする変形例である。
【００２１】
図２の（ｂ）は、第二トレンチ３ａの幅を、前記図２（ａ）のトレンチ幅と通常の第二トレンチ３ａの幅の中間の幅に狭くした変形例である。
【実施例３】
【００２２】
図３は、前記図１の拡散抵抗アレイ部分の製造工程を示す半導体基板の断面図であり、主要な製造工程を順に示す断面図である。図３の（ａ）と（ｃ）は図１（ｂ）に対応する切断位置の断面図であり、図３の（ｂ）と（ｄ）は図１（ｃ）に対応する切断位置の断面図である。図３の（ａ）と（ｂ）はｐ型シリコン基板（図面ではｐ  ｓｕｂ．と略記）１にｎウエル２ａを形成した後、ｎウエル２ａの表面層にｐ型領域を形成し、酸化膜１６をエッチングマスクとして前記ｐ型領域を貫通して、ｐ型領域を複数の領域に分断して複数の拡散抵抗領域７となるような深さの第二トレンチ３ａを形成する。
【００２３】
次に、図３の（ｃ）と（ｄ）に示すように、エッチングマスクとして用いた前記酸化膜１６を全面除去し、新たに、全面にゲート絶縁膜４ａおよび（ドープド）ポリシリコン膜５ａを順に形成する。前記（ドープド）ポリシリコン膜５ａはトレンチＭＯＳＦＥＴでは第一（ドープド）ポリシリコン膜としてゲート電極５となり、必要なものであるが、前述のように拡散抵抗アレイ２０では結果的に第二トレンチ３ａ側壁にも同時に環状第二（ドープド）ポリシリコン膜５ａとして形成されてしまうものである。その後、図１（ｂ）、（ｃ）に示すように、ｐ型の拡散抵抗領域７の端部の表面層にｐ＋コンタクト領域７ｂを形成し、次にトレンチ３ａを充填する層間絶縁膜６を形成し、拡散抵抗領域７の端部と、環状第二（ドープド）ポリシリコン膜５ａおよび環状の第三（ドープド）ポリシリコン膜５ｂとｐ型表面領域７ａとを表面で電気的に接続するための第二コンタクト孔１４ａを開口した後、バリアメタル１１、埋め込みプラグ１２、金属電極配線１３ａを形成すると、図１（ａ）、（ｂ）、（ｃ）に示す拡散抵抗アレイ２０となる。
【００２４】
以上、説明した実施例ではトレンチＭＯＳ型半導体素子として、トレンチ横型ＭＯＳＦＥＴを採用したが、トレンチＭＯＳ型半導体素子として、他に縦型ＭＯＳＦＥＴ、ＩＧＢＴなどを用いて組合わせることもできる。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施例１にかかる半導体装置を構成する拡散抵抗アレイ部分の平面図と断面図である。
【図２】本発明にかかる前記図１（ｃ）の変形例を示す断面図である。
【図３】本発明の実施例１にかかる半導体装置の製造方法を説明するための拡散抵抗アレイ部分の製造工程を順に示す断面図である。
【図４】従来の半導体装置を構成する拡散抵抗アレイ部分の平面図と断面図である。
【図５】従来の半導体装置の製造方法を説明するための拡散抵抗アレイ部分の製造工程を順に示す断面図である。
【図６】従来の拡散抵抗アレイとトレンチＭＯＳＦＥＴとが同一半導体基板に形成された半導体装置の要部断面図である。
【図７】本発明の実施例１にかかる拡散抵抗アレイとトレンチＭＯＳＦＥＴとが同一半導体基板に形成された半導体装置の要部断面図である。
【符号の説明】
【００２６】
１              ｐ型シリコン基板、ｐ  ｓｕｂ．
２、２ａ        ｎウエル
３              第一トレンチ
３ａ            第二トレンチ
４、４ａ        ゲート絶縁膜
５              ゲート電極
５ａ            第二（ドープド）ポリシリコン膜
５ｂ            第三（ドープド）ポリシリコン膜
６              層間絶縁膜
７              拡散抵抗領域
７ａ            ｐ型表面領域
７ｂ            ｐ＋型コンタクト領域
８              ｐオフセット領域
９ａ            ｎドレイン領域
９ｂ            ｎ＋型ソース領域
９ｃ            ｎ＋型ソース領域
１０            絶縁分離膜
１１            バリアメタル
１２            埋め込みプラグ
１３、１３ａ    金属電極配線
１４            第一コンタクト孔
１４ａ          第二コンタクト孔
１４ｂ          コンタクト孔
１５            抵抗記号
２０            拡散抵抗アレイ
３０            ＭＯＳＦＥＴ
【図１】
2010141094.tif 000003
【図２】
2010141094.tif 000004
【図３】
2010141094.tif 000005
【図４】
2010141094.tif 000006
【図５】
2010141094.tif 000007
【図６】
2010141094.tif 000008
【図７】
2010141094.tif 000009