(57)【要約】【課題】プロセス制御に依存することなく、出力電流の変動および温度係数を小さくすることのできる定電流源回路を提供する。【解決手段】バイポーラトランジスタＱ１１およびバイポーラトランジスタＱ１２が、カレントミラー回路１１を形成し、ＭＯＳトランジスタＭ１１が、バイポーラトランジスタＱ１１のエミッタ端子に接続され、ＭＯＳトランジスタ１２が、ＭＯＳトランジスタ１１へゲートバイアス電圧を供給する。【選択図】図１
2010205179.tif 000002
【特許請求の範囲】
【請求項１】
カレントミラー回路を形成する第１のバイポーラトランジスタおよび第２のバイポーラトランジスタと、
前記第１のバイポーラトランジスタのエミッタ端子に接続された第１のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタへゲートバイアス電圧を供給する第２のＭＯＳトランジスタと
を備えることを特徴とする定電流源回路。
【請求項２】
ベース端子がともに接地端子に接続された第１のバイポーラトランジスタおよび第２のバイポーラトランジスタと、
前記第１のバイポーラトランジスタのエミッタ端子に接続された第１のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタへゲートバイアス電圧を供給する第２のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタに接続された第３のＭＯＳトランジスタ、および前記第２のバイポーラトランジスタのエミッタ端子に接続された第４のＭＯＳトランジスタが、カレントミラー回路を形成する
ことを特徴とする定電流源回路。
【請求項３】
前記第１のバイポーラトランジスタおよび前記第２のバイポーラトランジスタが、ＣＭＯＳＦＥＴ回路の寄生バイポーラ素子として形成される
ことを特徴とする請求項２に記載の定電流源回路。
【請求項４】
前記第２のＭＯＳトランジスタが、前記ゲートバイアス電圧を一定に保ち、前記第１のＭＯＳトランジスタのオン抵抗を常に一定の抵抗値に制御する
ことを特徴とする請求項１乃至３のいずれか１項に記載の定電流源回路。
【請求項５】
前記第１のＭＯＳトランジスタのオン抵抗の温度係数が前記第１のバイポーラトランジスタで発生する熱起電圧の温度係数を打ち消す値となるよう、前記第１のＭＯＳトランジスタのゲート長が設定される
ことを特徴とする請求項１乃至４のいずれか１項に記載の定電流源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、定電流源回路に関する。
【背景技術】
【０００２】
定電流源回路として一般的に用いられる回路の１つに、１対のバイポーラトランジスタでカレントミラー回路を構成し、このカレントミラー回路に抵抗を接続してバイポーラトランジスタに熱起電圧を発生させ、その抵抗に流れる電流を基準電流として用いる回路がある。
【０００３】
この回路において、カレントミラー回路を構成する１対のバイポーラトランジスタを第１および第２のバイポーラトランジスタとし、第１のバイポーラトランジスタのエミッタ面積を第２のバイポーラトランジスタのエミッタ面積のＮ倍、すなわち電流密度比をＮとし、第１のバイポーラトランジスタのエミッタに抵抗値Ｒ１の抵抗Ｒ１を接続したとすると、この抵抗Ｒ１に流れる基準電流Ｉ１は、熱起電圧をＶｔとして、
Ｉ１＝Ｖｔ・ｌｎ（Ｎ）／Ｒ１                                  ・・・（１）
として求められる。なお、熱起電圧Ｖｔは、Ｖｔ＝ｋＴ／ｑ（ｋ：ボルツマン定数、Ｔ：絶対温度、ｑ：電子の電荷）である。
【０００４】
この（１）式からわかるように、基準電流Ｉ１は抵抗Ｒ１の抵抗値Ｒ１により決定されるため、この定電流源回路を集積回路に作り込む場合、製造プロセスのバラツキにより抵抗値Ｒ１が変動すると、基準電流Ｉ１も変動してしまう。例えば、抵抗値Ｒ１に±２０％の絶対値誤差が生じたとすると、基準電流Ｉ１は、−１６．７％〜＋２５％の範囲で変動する。
【０００５】
このような製造プロセスのバラツキによる抵抗値の変動の問題に対して、従来、基準電流を発生する第１の定電流回路とカレントミラー回路を構成する第２の定電流回路を設け、第２の定電流回路と直列に接続された第２の抵抗Ｒ２に流れる規定電流の一部の電流を定電流源として出力電流Ｉｏｕｔを出力するようにした定電流源回路が提案されている。この提案の定電流源回路では、抵抗Ｒ１と抵抗Ｒ２の線幅が製造時等において実質的に同一の値だけ変化した場合、抵抗Ｒ１の抵抗値の変化によって生じる第２の定電流値の変化分が抵抗Ｒ２の抵抗値の変化によって生じる変化分により相殺される関係となる線幅の比率を持って構成される。この処置によって製造プロセスのバラツキによる定電流出力の誤差を小さくすることが図られている（例えば、特許文献１参照。）。
【０００６】
しかし、上述の提案の定電流源回路では、抵抗Ｒ１と抵抗Ｒ２の線幅の変化を同一に抑える必要があり、その分、精度の高いプロセス制御を行う必要がある。
【０００７】
また、上述の提案の定電流源回路では、抵抗素子の温度係数に依存する出力電流の温度係数が高い、という問題がある。
【０００８】
この出力電流の温度係数に関する考察のために、（１）式を温度Ｔに関して微分して、基準電流Ｉ１の温度依存を算出すると、
ｄＩ１／ｄＴ＝（ｄ／ｄＴ）・（Ｖｔ・ｌｎ（Ｎ）／Ｒ１）・（１＋ＴＣｖｔ・ｄＴ）
／（１＋ＴＣｒ１・ｄＴ）
＝（Ｖｔ・ｌｎ（Ｎ）／Ｒ１）・（ＴＣｖｔ−ＴＣｒ）  ・・・（２）
ここで、ＴＣｖｔは熱起電圧Ｖｔの温度係数、ＴＣｒ１は抵抗Ｒ１の温度係数である。
【０００９】
（２）式より、基準電流Ｉ１の温度係数をＴＣｉ１と表すと、
ＴＣｉ１＝ＴＣｖｔ−ＴＣｒ                                    ・・・（３）
となる。
【００１０】
ＴＣｖｔ＝３３００ｐｐｍ／°Ｃであるので、抵抗Ｒ１が、ＴＣｒ＝−１４００ｐｐｍ／°Ｃである場合、基準電流Ｉ１の温度係数ＴＣｉ１は、
ＴＣｉ１＝３３００＋１４００＝４７００（ｐｐｍ／°Ｃ）
となる。
【００１１】
この基準電流Ｉ１の温度係数ＴＣｉ１がそのまま出力電流Ｉｏｕｔの温度係数となるため、出力電流Ｉｏｕｔの温度係数をＴＣｉｏとすると、ＴＣｉｏ＝４７００ｐｐｍ／°Ｃとなる。
【００１２】
このように、従来の抵抗を用いた定電流源回路には、高度なプロセス制御を必要とし、また、出力電流の温度係数が大きい、という問題があった。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特許第３１９４６２５号公報  （第３−４ページ、図１）
【発明の概要】
【発明が解決しようとする課題】
【００１４】
そこで、本発明の目的は、プロセス制御に依存することなく、出力電流の変動および温度係数を小さくすることのできる定電流源回路を提供することにある。
【課題を解決するための手段】
【００１５】
本発明の一態様によれば、カレントミラー回路を形成する第１のバイポーラトランジスタおよび第２のバイポーラトランジスタと、前記第１のバイポーラトランジスタのエミッタ端子に接続された第１のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタへゲートバイアス電圧を供給する第２のＭＯＳトランジスタとを備えることを特徴とする定電流源回路が提供される。
【００１６】
また、本発明の別の一態様によれば、ベース端子がともに接地端子に接続された第１のバイポーラトランジスタおよび第２のバイポーラトランジスタと、前記第１のバイポーラトランジスタのエミッタ端子に接続された第１のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタへゲートバイアス電圧を供給する第２のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタに接続された第３のＭＯＳトランジスタ、および前記第２のバイポーラトランジスタのエミッタ端子に接続された第４のＭＯＳトランジスタが、カレントミラー回路を形成することを特徴とする定電流源回路が提供される。
【発明の効果】
【００１７】
本発明によれば、プロセス制御に依存することなく、出力電流の変動および温度係数を小さくすることができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施例１に係る定電流源回路の構成の例を示す回路図。
【図２】実施例１の定電流源回路の出力電流の温度特性のシミュレーション結果の例を示す図。
【図３】本発明の実施例２に係る定電流源回路の構成の例を示す回路図。
【発明を実施するための形態】
【００１９】
以下、本発明の実施例について図面を参照して説明する。なお、図中、同一または相当部分には同一の符号を付して、その説明は繰り返さない。
【実施例１】
【００２０】
図１は、本発明の実施例１に係る定電流源回路の構成の例を示す回路図である。
【００２１】
本実施例の定電流源回路は、カレントミラー回路１１を形成するバイポーラトランジスタＱ１１およびバイポーラトランジスタＱ１２と、バイポーラトランジスタＱ１１のエミッタ端子に接続されたＭＯＳトランジスタＭ１１と、ＭＯＳトランジスタ１１へゲートバイアス電圧を供給するＭＯＳトランジスタ１２と、を備える。
【００２２】
バイポーラトランジスタＱ１１は、バイポーラトランジスタＱ１２のＮ倍のエミッタ面積を有する。すなわち、バイポーラトランジスタＱ１１とバイポーラトランジスタＱ１２のエミッタ電流密度比はＮである。
【００２３】
このバイポーラトランジスタＱ１１のエミッタ端子に、従来の抵抗素子の代わりに、本実施例では、ＭＯＳトランジスタＭ１１が接続される。
【００２４】
ＭＯＳトランジスタＭ１１は、ＭＯＳトランジスタ１２から供給されるゲートバイアス電圧により常にオン状態に制御される。したがって、そのオン抵抗の抵抗値が、カレントミラー回路１１から出力される基準電流Ｉ１１の大きさを決定する。
【００２５】
このＭＯＳトランジスタＭ１１のオン抵抗の抵抗値をＲｏｎと表すと、Ｒｏｎは、
Ｒｏｎ＝１／｛β（Ｖｇｓ−Ｖｔｈ０）｝        ・・・（４）
として求められる。
【００２６】
ここで、Ｖｇｓは、ＭＯＳトランジスタＭ１１のゲート・ソース間電圧、Ｖｔｈ０は、ＭＯＳトランジスタＭ１１のゲート・ソース間閾値電圧であり、また、βは、ＭＯＳトランジスタＭ１１の利得係数を示し、ＭＯＳトランジスタＭ１１のゲート幅Ｗ、ゲート長Ｌ、移動度μ、単位面積あたりのゲート酸化膜容量Ｃｏｘより、β＝（Ｗ／Ｌ）・μ・Ｃｏｘとして得られる値である。
【００２７】
また、ＭＯＳトランジスタＭ１１のゲート・ソース間電圧Ｖｇｓと、ＭＯＳトランジスタＭ１１のドレイン電流Ｉｄとの間には、
Ｖｇｓ＝√（２Ｉｄ／β）＋Ｖｔｈ０            ・・・（５）
と表される関係がある。
【００２８】
そこで、この（５）式を（４）式へ代入すると、
Ｒｏｎ＝１／√（２β・Ｉｄ）                  ・・・（６）
となる。
【００２９】
このとき、ＭＯＳトランジスタＭ１１のドレイン電流Ｉｄは、バイポーラトランジスタＱ１１に流れる基準電流Ｉ１１に等しい。基準電流Ｉ１１は、バイポーラトランジスタＱ１１とバイポーラトランジスタＱ１２のエミッタ電流密度比Ｎ、バイポーラトランジスタＱ１１の熱起電圧Ｖｔを用いて、
Ｉ１１＝Ｖｔ・ｌｎ（Ｎ）／Ｒｏｎ              ・・・（７）
と表わされる。
【００３０】
そこで、（６）式を（７）式へ代入して基準電流Ｉ１１を算出すると、
Ｉ１１＝２β｛Ｖｔ・ｌｎ（Ｎ）｝２              ・・・（８）
となる。
【００３１】
本実施例では、この基準電流Ｉ１１を、カレントミラー回路１００を介して、ソース端子とゲート端子を短絡してダイオード接続したＭＯＳトランジスタ１２へ供給する。これにより、ＭＯＳトランジスタ１２からＭＯＳトランジスタ１１へ供給されるゲートバイアス電圧は一定となり、ＭＯＳトランジスタＭ１１のオン抵抗の抵抗値Ｒｏｎは一定となる。したがって、基準電流Ｉ１１は定電流となる。
【００３２】
また、本実施例では、この定電流の基準電流Ｉ１１を、カレントミラー回路１００を介して、出力電流Ｉｏｕｔとして出力する。すなわち、Ｉｏｕｔ＝Ｉ１１となり、定電流の出力電流Ｉｏｕｔは、（８）式より、
Ｉｏｕｔ＝２β｛Ｖｔ・ｌｎ（Ｎ）｝２                            ・・・（９）
となる。
【００３３】
この（９）式に示すように、出力電流Ｉｏｕｔは、ＭＯＳトランジスタＭ１１の単位面積あたりのゲート酸化膜容量Ｃｏｘおよびディメンジョン比（Ｗ／Ｌ）と、バイポーラトランジスタＱ１１、Ｑ１２のエミッタ面積比（Ｎ）、および物理定数（移動度μ、熱起電圧Ｖｔ）により決定される。
【００３４】
このように、本実施例の定電流源回路は、製造バラツキの要素を極力省いた構成であり、製造バラツキによる設定電流値のバラツキを小さく抑えることができる。
【００３５】
次に、本実施例の定電流源回路における、出力電流Ｉｏｕｔの温度依存性について説明する。
【００３６】
出力電流Ｉｏｕｔの温度依存性を算出するために（９）式を温度Ｔについて微分すると、
ｄＩｏｕｔ／ｄＴ＝（ｄ／ｄＴ）・２β（１＋ＴＣｂｅｔａ・ｄＴ）
・｛Ｖｔ・ｌｎ（Ｎ）｝２・（１＋ＴＣｖｔ・ｄＴ）２
＝２β｛Ｖｔ・ｌｎ（Ｎ）｝２・（ＴＣｂｅｔａ＋２・ＴＣｖｔ＋２・ＴＣｖｔ２・ｄＴ）
≒２β｛Ｖｔ・ｌｎ（Ｎ）｝２・（ＴＣｂｅｔａ＋２・ＴＣｖｔ）    ・・・（１０）
が得られる。ここで、ＴＣｂｅｔａはβの温度係数、ＴＣｖｔはＶｔの温度係数を表わす。
【００３７】
したがって、出力電流Ｉｏｕｔの温度係数をＴＣｉｏとすると、
ＴＣｉｏ＝ＴＣｂｅｔａ＋２・ＴＣｖｔ                        ・・・（１１）
となる。
【００３８】
ここで、Ｖｔの温度係数は、ＴＣｖｔ＝３３００ｐｐｍ／°Ｃに固定であるが、ＴＣｂｅｔａは、移動度μの温度依存によって決定される。この移動度μの温度係数は、ＭＯＳトランジスタ１１のゲート長Ｌに依存して変化する。したがって、
ＴＣｂｅｔａ＝−２・ＴＣｖｔ＝−６６００（ｐｐｍ／°Ｃ）
となるようにＭＯＳトランジスタ１１のゲート長Ｌを設定すると、出力電流Ｉｏｕｔの温度係数を０（ＴＣｉｏ＝０）とすることができる。
【００３９】
ただし、その場合、ＭＯＳトランジスタ１１のゲート長Ｌがかなり大きな値となるので、通常は、ＴＣｂｅｔａ＝−５０００ｐｐｍ／°Ｃ程度となるゲート長に設定されることが多い。しかし、それでも、
ＴＣｉｏ＝−５０００＋６６００＝１６００（ｐｐｍ／°Ｃ）
となり、従来の温度係数４７００ｐｐｍ／°Ｃと比べると、約１／３に圧縮される。
【００４０】
図２に、本実施例の定電流源回路の出力電流Ｉｏｕｔの、ＭＯＳトランジスタの単位面積あたりのゲート酸化膜容量Ｃｏｘのバラツキに対する変動および温度に対する変動をシミュレーション結果で示す。なお、図２には、参考例として、従来の抵抗素子を用いた定電流源回路の出力電流の、抵抗値Ｒのバラツキに対する変動および温度に対する変動のシミュレーション結果も併せて示す。
【００４１】
本実施例の定電流源回路の出力電流Ｉｏｕｔは、製造上の絶対値バラツキ幅が±１０％程度と小さいゲート酸化膜容量Ｃｏｘにて基準電流Ｉ１１が決定されるため、図２に示すように、単位面積あたりのゲート酸化膜容量Ｃｏｘに製造バラツキがあっても、その影響を受けることが少なく、また、温度に対する変動も小さい。
【００４２】
このような本実施例によれば、製造バラツキを抑えるための特別なプロセスの制御をしなくても、製造バラツキに対する出力電流の変動および出力電流の温度係数を小さくすることができる。
【実施例２】
【００４３】
実施例１では、バイポーラトランジスタとＭＯＳトランジスタを混載するプロセスを用いる例を示したが、本実施例では、ＣＭＯＳトランジスタ製造プロセスを用いて定電流源回路を構成する例を示す。ＣＭＯＳトランジスタ製造プロセスを用いるため、本実施例におけるバイポーラトランジスタは、ＣＭＯＳ構造における寄生バイポーラトランジスタとして形成する。
【００４４】
図３は、本発明の実施例１に係る定電流源回路の構成の例を示す回路図である。
【００４５】
本実施例の定電流源回路では、ＣＭＯＳ構造における寄生バイポーラトランジスタとして形成されるバイポーラトランジスタＱ２１、Ｑ２２のベース端子をともに接地端子に接続する。バイポーラトランジスタＱ２１とバイポーラトランジスタＱ２２のエミッタ電流密度比は、実施例１と同様、Ｎとする。
【００４６】
バイポーラトランジスタＱ２１のエミッタ端子に、オン抵抗の抵抗値がＲｏｎのＭＯＳトランジスタＭ２１を接続し、このＭＯＳトランジスタＭ２１のゲートバイアス電圧をダイオード接続のＭＯＳトランジスタＭ２２により与える。
【００４７】
本実施例では、ＭＯＳトランジスタＭ２１に接続されたＭＯＳトランジスタＭ２３、およびバイポーラトランジスタＱ２２のエミッタ端子に接続されたＭＯＳトランジスタＭ２４が、カレントミラー回路２１を形成する。
【００４８】
カレントミラー回路２１により生成される基準電流をＩ２１とすると、この基準電流Ｉ２１は、ＭＯＳトランジスタＭ２１のβおよびバイポーラトランジスタＱ２１の熱起電圧Ｖｔを用いて、実施例１の（８）式と同じく、
Ｉ２１＝２β｛Ｖｔ・ｌｎ（Ｎ）｝２              ・・・（１２）
と表わされる。
【００４９】
本実施例においても、この基準電流Ｉ２１を、カレントミラー回路２００を介して、出力電流Ｉｏｕｔとして出力する。よって、本実施例においても、出力電流Ｉｏｕｔは、
Ｉｏｕｔ＝２β｛Ｖｔ・ｌｎ（Ｎ）｝２            ・・・（１３）
と表わされる。
【００５０】
したがって、実施例１と同様、製造バラツキに対する出力電流の変動および出力電流の温度係数を小さくすることができる。
【００５１】
このような本実施例によれば、構造が横型で平面的であるＣＭＯＳトランジスタの製造プロセスを用いて定電流源回路を形成することができるので、縦型の複雑な構造を有するバイポーラトランジスタに比べて製造が容易であり、製造コストの低減を図ることができる。
【符号の説明】
【００５２】
１１、２１、１００、２００  カレントミラー回路
Ｑ１１、Ｑ１２、Ｑ２１、Ｑ２２  バイポーラトランジスタ
Ｍ１１、Ｍ１２、Ｍ２１、Ｍ２２、Ｍ２３、Ｍ２４  ＭＯＳトランジスタ
【図１】
2010205179.tif 000003
【図２】
2010205179.tif 000004
【図３】
2010205179.tif 000005