(57)【要約】【課題】ユーザーがトリガ条件を直感的かつ的確に設定・把握できる波形測定装置を実現すること。【解決手段】任意に設定されるトリガ条件論理式に基づき測定波形データを取り込み表示画面に表示するように構成された波形測定装置において、前記表示画面の一部に、前記任意に設定されるトリガ条件論理式を表示するトリガ条件論理式表示部を設けたことを特徴とするもの。【選択図】図１
2010169524.tif 000002
【特許請求の範囲】
【請求項１】
任意に設定されるトリガ条件論理式に基づき測定波形データを取り込み表示画面に表示するように構成された波形測定装置において、
前記表示画面の一部に、前記任意に設定されるトリガ条件論理式を表示するトリガ条件論理式表示部を設けたことを特徴とする波形測定装置。
【請求項２】
前記表示画面は波形表示領域と波形表示領域に隣接して設けられたファンクションメニュー領域とで構成され、
前記トリガ条件論理式表示部は、このファンクションメニュー領域の一部に設けられていることを特徴とする請求項１記載の波形測定装置。
【請求項３】
前記トリガ条件論理式は、アナログ入力信号に対するトリガとロジック入力信号に対するトリガを組み合わせて設定されることを特徴とする請求項１または２記載の波形測定装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は波形測定装置に関し、詳しくは、トリガ条件の設定・表示の改善に関するものである。
【背景技術】
【０００２】
図６は波形測定装置の一例を示すブロック図であり、非特許文献１に記載されている４チャネル入力構成のデジタルオシロスコープの例を示している。
【０００３】
図６において、各測定チャネルＣＨ１〜ＣＨ４の入力端子１に入力されるアナログ入力信号は、アッテネータ２でプリアンプ３が扱える所定のレベルに調整され、Ａ／Ｄ変換器４およびコンパレータ５に入力される。
【０００４】
プリアンプ３は、オフセット設定に応じたオフセット電圧を加算した後、垂直軸感度設定に応じた利得でアナログ入力信号を増幅し、各測定チャネルの帯域制限設定に応じて帯域制限された信号をＡ／Ｄ変換器４およびコンパレータ５に入力する。
【０００５】
Ａ／Ｄ変換器４は、プリアンプ３から入力されるアナログ入力信号を所定のサンプリング周期でデジタル信号に変換して信号処理部６に入力する。
【０００６】
コンパレータ５は、プリアンプ３から入力されるアナログ入力信号の振幅レベルを個別に設定される閾値レベルと比較し、それらの比較結果信号をトリガ回路７に出力する。
【０００７】
信号処理部６は、Ａ／Ｄ変換器４から入力されるデジタル信号に対して設定に応じた間引きなどのデータ処理を行いアクイジションデータとしてアクイジション（ＡＣＱ）メモリに格納するとともに、これらＡＣＱメモリに格納されたアクイジションデータに基づき表示画面に対応してビットマップ化された表示データを生成したり、各種の波形パラメータの演算処理なども行って、これらをデータメモリに格納する。
【０００８】
トリガ回路７は、コンパレータ５から入力される比較結果信号およびＣＰＵ１２から入力されるトリガ条件式に基づきトリガ信号を生成して信号処理制御部９を介して信号処理部６に入力するとともに、必要に応じて外部からもトリガが入力される。
【０００９】
タイムベース８は、信号処理制御部９から入力される制御信号にしたがって所定のサンプリングクロックを生成してＡ／Ｄ変換器４に入力するとともに、トリガ信号の時間関係の基準になるタイミング信号を信号処理制御部９に入力する。
【００１０】
信号処理制御部９は、トリガ回路７、タイムベース８およびＣＰＵ１２から入力される各種の制御信号や設定信号に基づき、信号処理部６の信号処理動作を制御する。
【００１１】
画像処理部１０は、信号処理部６で生成された波形表示データに対して、ＣＰＵ１２から設定される表示条件に基づく表示輝度や表示色などの画像処理を行い、生成された画像データをグラフィックメモリ１１に格納するとともに、表示部１４に表示する。
【００１２】
ＣＰＵ１２は、操作パネルやキーボードなどの操作部１３により設定されるトリガ条件式を含む測定条件や表示条件に基づき、波形測定装置の各部の動作を統括的に制御する。
【００１３】
図７は、従来の表示部の表示画面例図である。表示画面１４は、（Ａ）に示すように、波形表示領域１４ａと波形表示領域１４ａの右側に設けられた複数の表示ブロックよりなるファンクションメニュー領域１４ｂとで構成されている。波形表示領域１４ａには、各種の測定波形が表示される。ファンクションメニュー領域１４ｂの各表示ブロックには、設定された表示モードに応じて、各種の画面が表示される。
【００１４】
図７において、ファンクションメニュー領域１４ｂの各表示ブロックは、測定チャネルＣＨ１〜ＣＨ４の全ての信号を組み合わせてトリガ条件が設定される例を示していて、具体的には、ＣＨ２〜ＣＨ４の全てがＨｉｇｈレベルの状態で、測定チャネルＣＨ１にＬ→Ｈへの立ち上がりエッジが入力された場合にトリガ条件が成立する。
【００１５】
（Ｂ）はトリガソースとして測定チャネルＣＨ１が選択されている状態を示し、（Ｃ）はトリガソースとして選択された測定チャネルＣＨ１の立ち上がりエッジを条件としている状態を示し、（Ｄ１）〜（Ｄ３）は測定チャネルＣＨ２〜ＣＨ４の全てがＨｉｇｈレベルの状態を条件としていることを示し、（Ｅ）は測定チャネルＣＨ１の条件と測定チャネルＣＨ２〜ＣＨ４の各条件の「論理積」をトリガ条件とすることを示している。
【００１６】
図６の動作を説明する。
オペレータは、ファンクションメニュー領域１４ｂの各表示ブロック画面を見ながら操作部１３を操作して測定チャネルＣＨ１〜ＣＨ４それぞれのトリガ条件を設定し、測定を開始する。
【００１７】
測定チャネルＣＨ１〜ＣＨ４の各入力端子１に入力されるアナログ入力信号は、アッテネータ２およびプリアンプ３を介してＡ／Ｄ変換器４に入力されて所定のサンプリング周期でデジタル信号に変換され、時系列順に信号処理部６に入力される。
【００１８】
一方、トリガ回路７には、測定チャネルＣＨ１〜ＣＨ４のそれぞれの系統に設けられているコンパレータ５の出力信号およびＣＰＵ１２で生成される論理積や論理和などのトリガ条件式が入力されていて、これらコンパレータ５の出力信号がファンクションメニュー領域１４ｂに表示設定されているトリガ条件を満たすことを検出した時点で、信号処理制御部９にトリガ信号を出力する。
【００１９】
信号処理制御部９は、トリガ回路７から入力されるトリガ信号のタイミングをタイムベース８から入力されるタイミング信号に基づいてＡ／Ｄ変換器４のサンプリングクロックと同期するように調整した後、信号処理部６に入力する。
【００２０】
信号処理部６は、信号処理制御部９から入力されるトリガ信号を基準として、Ａ／Ｄ変換器４から変換出力されるトリガ信号前後の所望時間分のデジタル信号を、トリガ信号ごとにＡＣＱメモリに格納する。
【００２１】
ＡＣＱメモリに格納されたデジタル信号は、さらに信号処理部６で表示画面に対応するようにビットマップ化された波形表示データに変換されてデータメモリに格納されるとともに、画像処理部１０に入力される。
【００２２】
画像処理部１０は、前述のように、信号処理部６で生成された波形表示データに対してＣＰＵ１２から設定される表示条件に基づく表示輝度や表示色などの画像処理を行い、生成された画像データをグラフィックメモリ１１に格納するとともに、表示部１４に表示する。
【先行技術文献】
【非特許文献】
【００２３】
【非特許文献１】堀内  仁  外3名、「ミックスドシグナルオシロスコープDL9700/DL9500シリーズ」、横河技報、横河電機株式会社、2007年10月22日発行、Vol.51、No.4、13−16頁
【００２４】
ところで、近年、トリガ条件は複雑化しており、図７の（Ｂ）と（Ｃ）に示すような１個の測定チャネルＣＨ１のみのトリガ条件ではなく、（Ｄ１）〜（Ｄ３）に示すように他の測定チャネルＣＨ２〜ＣＨ４と組み合わせ、（Ｅ）に示すようにそれらの論理積や論理和などを組み合わせてたとえば「ＣＨ１↑＆(ＣＨ２＆ＣＨ３)｜ＣＨ４」のようにトリガ条件の論理式を指定することも行われている。
【発明の概要】
【発明が解決しようとする課題】
【００２５】
しかし、図７の構成では、ファンクションメニュー領域１４ｂにはトリガ条件式が表示されないので、トリガ条件の設定内容をユーザーが直感的に設定・把握することは困難であるという問題がある。
【００２６】
本発明は、このような問題を解決するものであり、その目的は、ユーザーがトリガ条件を直感的かつ的確に設定・把握できる波形測定装置を実現することにある。
【課題を解決するための手段】
【００２７】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
任意に設定されるトリガ条件論理式に基づき測定波形データを取り込み表示画面に表示するように構成された波形測定装置において、
前記表示画面の一部に、前記任意に設定されるトリガ条件論理式を表示するトリガ条件論理式表示部を設けたことを特徴とする。
【００２８】
請求項２記載の発明は、請求項１記載の波形測定装置において、
前記表示画面は波形表示領域と波形表示領域に隣接して設けられたファンクションメニュー領域とで構成され、
前記トリガ条件論理式表示部は、このファンクションメニュー領域の一部に設けられていることを特徴とする。
【００２９】
請求項３記載の発明は、請求項１または２記載の波形測定装置において、
前記トリガ条件論理式は、アナログ入力信号に対するトリガとロジック入力信号に対するトリガを組み合わせて設定されることを特徴とする。
【発明の効果】
【００３０】
本発明によれば、複雑なトリガ条件であっても、トリガ条件論理式表示部の表示に基づき、直感的かつ的確に設定・把握できる。
【図面の簡単な説明】
【００３１】
【図１】本発明の一実施例を示すブロック図である。
【図２】本発明に基づく表示部１４の具体例図である。
【図３】本発明の他の実施例を示すブロック図である。
【図４】４系統ＰｏｄＡ〜ＰｏｄＤのそれぞれのロジック入力信号に対するトリガ条件としてのビット設定画面例図である。
【図５】図３の実施例における表示部１４の具体例図である。
【図６】波形測定装置の一例を示すブロック図である。
【図７】従来の表示部の表示画面例図である。
【発明を実施するための形態】
【００３２】
以下、本発明について、図面を用いて詳細に説明する。図１は本発明の一実施例を示すブロック図であり、図６と共通する部分には同一の符号を付けている。図１と図６の相違点は、図１にはトリガ条件式表示処理部１５が設けられていることである。
【００３３】
トリガ条件式表示処理部１５は、ＣＰＵ１２で操作部１３の操作に基づき生成されてトリガ回路７に入力されるトリガ条件の論理式を表示部１４の所定領域に表示するための表示画像データに変換して、画像処理部１０に入力する。
【００３４】
図２は、本発明に基づく表示部１４の具体例図であり、図７と共通する部分には同一の符号を付けている。図２と図７の相違点は、図２の表示画面１４のファンクションメニュー領域１４ｂには、ＣＰＵ１２で操作部１３の操作に基づき生成されてトリガ回路７に入力されるトリガ条件の論理式を表示するための表示ブロックＦが設けられていることである。
【００３５】
トリガ条件の論理式を表示するための表示ブロックＦには、操作部１３の操作に基づき生成される図２に示す論理式「ＣＨ１↑＆ＣＨ２＆ＣＨ３＆ＣＨ４」をはじめ、「ＣＨ１↑＆ＣＨ２＆ＣＨ４」や「ＣＨ１↑＆（ＣＨ２｜ＣＨ３）＆ＣＨ４」などが表示される。
【００３６】
具体的には、トリガソースとなるチャネル（エッジ検出するチャネルたとえばＣＨ１）には、チャネル番号とともに矢印でエッジ方向を表示する。一方、付加条件的なトリガソースとなるチャネル（たとえばＣＨ２〜ＣＨ４）は、ハイレベルであればそのままチャネル番号を表示し、ローレベルであればチャネル番号の上に線を付加して表示する。なお、各チャネル間の論理関係は、「＆」アンド、「｜」オア、「（）」括弧などを用いて表示する。
【００３７】
このようなトリガ条件式表示処理部１５を設けてトリガ条件の論理式を表示することより、複数の測定チャネルに基づいて設定されるトリガ条件の組み合わせが表示画面上に常に表示されることになり、オペレータはトリガ条件の論理式の設定内容を必要に応じていつでも表示画面上で確認できるとともに、あわせてトリガ条件の論理式の設定が容易に行える。
【００３８】
なお、トリガソースとなるチャネルについては、そのチャネルをより強調表示するために、チャネル番号とエッジ方向を表示する矢印とを枠で囲んで表示してもよい。
【００３９】
また、ファンクションメニュー領域１４ｂが測定条件設定時のみに選択的に表示されて測定中は表示されない場合には、トリガ条件の論理式を波形表示領域１４ａの上端や下端などに常に表示すればよい。
【００４０】
図３は本発明の他の実施例を示すブロック図であり、図１と共通する部分には同一の符号を付けている。図３の例では、４チャネルＣＨ１〜ＣＨ４のアナログ入力信号と４系統ＰｏｄＡ〜ＰｏｄＤのロジック入力信号が測定表示できるように構成されるとともに、アナログ入力信号に対するトリガとロジック入力信号に対するトリガも組み合わせて設定できるように構成されている。
【００４１】
図３において、各ロジック信号部ＬＳＢは、それぞれサンプラ１７とアンプ１８で構成されている。
【００４２】
サンプラ１７は、タイムベース８から生成出力されるサンプリングクロックによりそれぞれのロジック入力信号のタイミングを再調整し、その出力データを信号処理部６と同等の機能を有する信号処理部１９に入力する。
【００４３】
アンプ１８は、それぞれのロジック入力信号を分岐増幅して、その出力データをコンパレータ５の出力データと同様にトリガ回路７に入力する。
【００４４】
信号処理部１９には信号処理部６と同様に信号処理制御部９からトリガ回路７、タイムベース８およびＣＰＵ１２から入力される各種の制御信号や設定信号が入力され、信号処理動作が制御される。信号処理部１９の出力データは、信号処理部６と同様に画像処理部１０に入力される。
【００４５】
このような構成により、図１の構成におけるアナログ入力信号に対するトリガ条件の設定に加えて、４系統ＰｏｄＡ〜ＰｏｄＤのそれぞれのロジック入力信号に対するトリガ条件の設定も行える。
【００４６】
図４は、４系統ＰｏｄＡ〜ＰｏｄＤのそれぞれのロジック入力信号に対するトリガ条件としてのビット設定画面例図であり、トリガ条件設定時に一時的にポップアップ表示されるもので、たとえば操作部１３に設けられている設定ロータリノブを操作してビットを個別選択し、所望のトリガ条件を設定する。
【００４７】
図５は、図３の実施例における表示部１４の具体例図であり、図２と共通する部分には同一の符号を付けている。図５の表示画面１４のファンクションメニュー領域１４ｂを構成する表示ブロックＦには、たとえば「ＣＨ１↑＆ＣＨ２＆ＣＨ４＆３２’ｈａａａａ００００」のように、ＣＰＵ１２で操作部１３の操作に基づき生成されてトリガ回路７に入力されるアナログ入力信号とロジック入力信号に対するトリガ条件の論理式が表示される。
【００４８】
これにより、表示画面１４のファンクションメニュー領域１４ｂを構成する表示ブロックＦには、図４のビット設定画面の表示の有無に拘わらず、トリガ条件設定時であっても測定中であっても常にトリガ条件の論理式が表示されるので、多ビットトリガ設定などの複雑なトリガ条件設定も容易に行うことができ、効率よく測定作業を遂行できる。
【００４９】
以上説明したように、本発明によれば、ユーザーは、複雑なトリガ条件であっても、トリガ条件論理式表示部の表示に基づき、直感的かつ的確に設定・把握できる波形測定装置を実現できる。
【符号の説明】
【００５０】
１２  ＣＰＵ
１３  操作部
１４  表示部
１４ｂ  ファンクションメニュー領域
Ｆ  トリガ条件論理式表示ブロック
１５  トリガ条件式表示処理部
【図１】
2010169524.tif 000003
【図２】
2010169524.tif 000004
【図３】
2010169524.tif 000005
【図４】
2010169524.tif 000006
【図５】
2010169524.tif 000007
【図６】
2010169524.tif 000008
【図７】
2010169524.tif 000009