(57)【要約】【課題】本発明は、駆動用トランジスタのヒステリシス特性に起因する画質劣化を低減できる表示駆動回路及びそれを用いたディスプレイ装置を提供することを目的とする。【解決手段】供給される直流電流に応じた明るさで発光する２端子の発光素子と、  該発光素子の一方の端子と正電源の間にドレインとソースを接続された第１の電界効果トランジスタと、該第１の電界効果トランジスタのゲートとデータラインの間にドレインとソースを接続されゲートを走査ラインに接続された第２の電界効果トランジスタと、前記第１の電界効果トランジスタのゲートと補正ラインの間に接続されデータ電圧を保持する保持容量と、を有し、前記走査ラインに印加される走査パルスの直後に、前記補正ラインに前記第１の電界効果トランジスタのゲート・ソース間電圧の最大値より大きい補正パルスが印加される。【選択図】  図１０
2010091879.tif 000002
【特許請求の範囲】
【請求項１】
供給される直流電流に応じた明るさで発光する２端子の発光素子と、
該発光素子の一方の端子と正電源の間にドレインとソースを接続された第１の電界効果トランジスタと、
該第１の電界効果トランジスタのゲートとデータラインの間にドレインとソースを接続されゲートを走査ラインに接続された第２の電界効果トランジスタと、
前記第１の電界効果トランジスタのゲートと補正ラインの間に接続されデータ電圧を保持する保持容量と、
を有し、
前記走査ラインに印加される走査パルスの直後に、前記補正ラインに前記第１の電界効果トランジスタのゲート・ソース間電圧の最大値より大きい補正パルスが印加されることを特徴とする表示駆動回路。
【請求項２】
供給される直流電流に応じた明るさで発光する２端子の発光素子と、
該発光素子の一方の端子と正電源の間にドレインとソースを接続されるとともに、ゲートと該正電源の間にデータ電圧を保持する保持容量を接続された第１の電界効果トランジスタと、
該第１の電界効果トランジスタのゲートとデータラインの間にドレインとソースを接続されゲートを走査ラインに接続された第２の電界効果トランジスタと、
前記第１の電界効果トランジスタのゲートと補正ラインの間に接続される容量と、
を有し、
前記走査ラインに印加される走査パルスの直後に、前記補正ラインに前記第１の電界効果トランジスタのゲート・ソース間電圧の最大値より大きい補正パルスが印加されることを特徴とする表示駆動回路。
【請求項３】
供給される直流電流に応じた明るさで発光する２端子の発光素子と、
該発光素子の一方の端子と正電源の間に補正ラインを介してドレインとソースを接続された第１の電界効果トランジスタと、
該第１の電界効果トランジスタのゲートとデータラインの間にドレインとソースを接続されゲートを走査ラインに接続された第２の電界効果トランジスタと、
前記第１の電界効果トランジスタのゲートと所定の一定電位との間に接続されデータ電圧を保持する保持容量と、
を有し、
前記走査ラインに印加される走査パルスの直後に、前記補正ラインに前記第１の電界効果トランジスタのゲート・ソース間電圧の最大値より大きい補正パルスが印加されることを特徴とする表示駆動回路。
【請求項４】
請求項１乃至３のいずれか１項記載の表示駆動回路を用いて構成したことを特徴とするディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示駆動回路及びそれを用いたディスプレイ装置に関し、特に、電流値に応じて発光強度が変化する発光素子を駆動する表示駆動回路及びそれを用いたディスプレイ装置に関する。
【背景技術】
【０００２】
近年、ＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ：有機発光ダイオード）、すなわち、有機ＥＬ（ＥＩｃｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）のような流れる直流電流値に応じた明るさで発光する２端子の表示素子の開発が進んでいる。
【０００３】
ＯＬＥＤで高輝度、高コントラストな表示を行うにはＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）によりアクティブ駆動を行うことが必要である。ＯＬＥＤは電流値に応じて発光強度が変化する発光素子であり、マトリクス上に配置したピクセル毎のＯＬＥＤにＴＦＴを用いて電流を流して発光させることにより画像を表示する装置を構成することができる。
【０００４】
図１は、ＯＬＥＤを用いた表示装置の基本構成図を示す。同図中、データライン駆動回路１０にて駆動されるデータラインＤ１〜Ｄｍと、走査ライン駆動回路１１にて駆動される走査ラインＳ１〜Ｓｎとで構成されるマトリクス上にｍ×ｎ個のピクセルが配置される。
【０００５】
各ピクセル１２には、駆動用ＴＦＴ１３と、ピクセル選択用ＴＦＴ１４が設けられている。ピクセル選択用ＴＦＴ１４は発光させるピクセルを選択するためのスイッチの役割を担うトランジスタである。駆動用ＴＦＴ１３はピクセルを発光させるためにＯＬＥＤ１５に電流を流す役割を担うトランジスタである。
【０００６】
また、保持容量１６が駆動用ＴＦＴ１３のゲート電極と電源ラインＶｄｄに接続されているが、これは、ピクセル選択用ＴＦＴ１４がオンとなった際にデータラインに印加された電圧を取り込み（書き込み）、次にピクセル選択用ＴＦＴ１４がオンとなるまでの１フィールドの間、その電位を駆動用ＴＦＴ１３のゲート電位に印加し続けるための容量である。この保持容量１６を備えることにより、各ピクセルでは書き込み後もほぼ一定の電流をＯＬＥＤに流し続けることができ、ディスプレイの輝度を向上させることができる。このような目的であるため、保持容量の一端は必ずしも電源ラインＶｄｄに接続する必要はなく、グランドＧＮＤ等一定の電圧に固定されている箇所に接続されていれば良い。
【０００７】
図２は、図１の各部の信号波形図を示す。同図中、走査ラインＳ１，Ｓ２へは順次走査パルスが印加され、ピクセル選択用ＴＦＴ１４をオンとする。このタイミングでデータラインＤｉに印加された電圧が保持容量１６に書き込みまれ、次にそのラインに走査パルスが印加されるまで駆動用ＴＦＴ１３のゲート電圧にほぼ一定の電圧を印加して、ＯＬＥＤに一定の電流を流す。
【０００８】
一般にピクセル内のＴＦＴは、移動度や閾値などの特性にばらつきがあるため、表示装置内のピクセルでは輝度にばらつきを生じて、表示画像の画質劣化につながる。この課題を改善するため、種々のばらつき補正回路が提案されている。
【０００９】
例えば図３に示す電圧プログラム型駆動回路がある（例えば非特許文献１参照）。ここでは、データ、セレクトの他に、制御信号としてＡＺ，ＡＺＢを設け、図４に示すタイミングで駆動する。なお、トランジスタＤｒ−Ｔｒ，Ｔｒ１，Ｔｒ２は全てｐチャネルＦＥＴ（電界効果トランジスタ）である。
【００１０】
制御信号ＡＺがローレベルからハイレベルに変化する際に閾値電圧に対応した電圧が保持容量Ｃ２に充電され、それにデータ電圧を上乗せして駆動用トランジスタＤｒ−Ｔｒを駆動することにより、閾値電圧のばらつきを補正する。
【００１１】
また、図５に示す電流プログラム型駆動回路がある（例えば非特許文献２参照）。ここでは、データ、セレクトの他に、制御信号としてＶＧＰを設け、図６に示すタイミングで駆動する。なお、トランジスタＤｒ−Ｔｒ，Ｔｒ４〜Ｔｒ６は全てｐチャネルＦＥＴである。
【００１２】
セレクトがローレベルの選択期間中にデータ信号線からトランジスタＴｒ５を通してＯＬＥＤに流すべき駆動電流を直接流し込み、その電流に対応する駆動用トランジスタＤｒ−Ｔｒのゲート電圧を保持容量Ｃｓに書き込んでばらつきを補正する。
【００１３】
また、液晶パネルに印加する映像信号の極性反転周期に同期してリセット電圧を発生し、選択用トランジスタＴｒ１１〜Ｔｒｎｍのソース電極に印加するものがある（例えば特許文献１参照）。
【特許文献１】特開平６−１６７９５２号公報
【非特許文献１】Ｒ．Ｍ．Ａ．Ｄａｗｓｏｎ，ｅｔ  ａｌ．，“Ｄｅｓｉｇｎ  ｏｆ  ａｎ  Ｉｍｐｒｏｖｅｄ  Ｐｉｘｅｌ  ｆｏｒ  ａ  Ｐｏｌｙｓｉｌｉｃｏｎ  Ａｃｔｉｖｅ−Ｍａｔｒｉｘ  Ｏｒｇａｎｉｃ  ＬＥＤ  Ｄｉｓｐｌａｙ”，ＳＩＤ’９８  Ｄｉｇｅｓｔ，４．２，ｐｐ．１１−１４（１９９８）．
【非特許文献２】Ｒ．Ｍ．Ａ．Ｄａｗｓｏｎ，ｅｔ  ａｌ．，“Ｔｈｅ  Ｉｍｐａｃｔ  ｏｆ  ｔｈｅ  Ｔｒａｎｓｉｅｎｔ  Ｒｅｓｐｏｎｓｅ  ｏｆ  Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅｓ  ｏｎ  ｔｈｅ  Ｄｅｓｉｇｎ  ｏｆ  Ａｃｔｉｖｅ  Ｍａｔｒｉｘ  ＯＬＥＤ  Ｄｉｓｐｌａｙｓ，”ＩＥＤＭ９８，３２．６，ｐｐ．８７５−８７８（１９９８）．
【発明の開示】
【発明が解決しようとする課題】
【００１４】
最近注目されている有機材料を用いたトランジスタでは多くの場合にヒステリシス特性が存在する。また、このようなトランジスタを安価に作製するために、スピンコート法、スプレー法、スクリーン印刷法等の塗布法を用いて、インク状にした半導体材料や絶縁材料を用いて成膜することが行われており、塗布法を用いて作成したトランジスタは比較的にヒステリシス特性を示すものが多い。
【００１５】
このため、有機材料を用い塗布法により駆動用ＴＦＴを作製した場合には、図７に示すように、ゲート・ソース間電圧Ｖｇｓに対してドレイン電流Ｉｄがヒステリシス特性を示す。
【００１６】
映像信号の輝度レベルはデータラインの信号電圧として与えられ、これが駆動用ＴＦＴのゲート電圧として印加されるため、このようなヒステリシス特性を有するトランジスタを表示装置の駆動トランジスタに用いた場合、同じ映像信号が入力されている場合においても、直前の状態によって輝度が異なるという現象が生じてしまう。例えば図８に示すように、任意のフィールドである第（ｎ−１）フィールドにおいて、左半面に黒、右半面に白を表示したものとする。こののち、次の第（ｎ）フィールドにおいて、左右ともに同じレベルのグレーに対応する信号が入力された場合に、左右で異なった輝度を表示してしまい、これが表示装置の画質劣化を生じるという問題点があった。
【００１７】
本発明は、上記の点に鑑みなされたもので、駆動用トランジスタのヒステリシス特性に起因する画質劣化を低減できる表示駆動回路及びそれを用いたディスプレイ装置を提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明の一実施態様による表示駆動回路は、供給される直流電流に応じた明るさで発光する２端子の発光素子と、該発光素子の一方の端子と正電源の間にドレインとソースを接続された第１の電界効果トランジスタと、該第１の電界効果トランジスタのゲートとデータラインの間にドレインとソースを接続されゲートを走査ラインに接続された第２の電界効果トランジスタと、前記第１の電界効果トランジスタのゲートと補正ラインの間に接続されデータ電圧を保持する保持容量と、を有し、前記走査ラインに印加される走査パルスの直後に、前記補正ラインに前記第１の電界効果トランジスタのゲート・ソース間電圧の最大値より大きい補正パルスが印加されることにより、駆動用トランジスタのヒステリシス特性に起因する画質劣化を低減することができる。
【００１９】
また、本発明の一実施態様による表示駆動回路は、供給される直流電流に応じた明るさで発光する２端子の発光素子と、該発光素子の一方の端子と正電源の間にドレインとソースを接続されるとともに、ゲートと該正電源の間にデータ電圧を保持する保持容量を接続された第１の電界効果トランジスタと、該第１の電界効果トランジスタのゲートとデータラインの間にドレインとソースを接続されゲートを走査ラインに接続された第２の電界効果トランジスタと、前記第１の電界効果トランジスタのゲートと補正ラインの間に接続される容量と、を有し、前記走査ラインに印加される走査パルスの直後に、前記補正ラインに前記第１の電界効果トランジスタのゲート・ソース間電圧の最大値より大きい補正パルスが印加されることにより、駆動用トランジスタのヒステリシス特性に起因する画質劣化を低減することができる。
【００２０】
また、本発明の一実施態様による表示駆動回路は、供給される直流電流に応じた明るさで発光する２端子の発光素子と、該発光素子の一方の端子と正電源の間に補正ラインを介してドレインとソースを接続された第１の電界効果トランジスタと、該第１の電界効果トランジスタのゲートとデータラインの間にドレインとソースを接続されゲートを走査ラインに接続された第２の電界効果トランジスタと、前記第１の電界効果トランジスタのゲートと所定の一定電位との間に接続されデータ電圧を保持する保持容量と、を有し、前記走査ラインに印加される走査パルスの直後に、前記補正ラインに前記第１の電界効果トランジスタのゲート・ソース間電圧の最大値より大きい補正パルスが印加されることにより、駆動用トランジスタのヒステリシス特性に起因する画質劣化を低減することができる。
【００２１】
また、本発明の一実施態様によるディスプレイ装置は、請求項１乃至３のいずれか１項記載の表示駆動回路を用いて構成する。
【発明の効果】
【００２２】
本発明によれば、駆動用トランジスタのヒステリシス特性に起因する画質劣化を低減することができる。
【発明を実施するための最良の形態】
【００２３】
以下、図面を参照して本発明実施形態について説明する。
【００２４】
＜第１実施形態＞
図９は、本発明の表示駆動回路の第１実施形態の回路構成図を示す。マトリクス型ディスプレイパネル内で発光するＥＬ素子を含む１ピクセル分の回路を示している。
【００２５】
図９において、１ピクセル分のＯＬＥＤ２１のカソードは共通電極（図では負電源であるＧＮＤ）に接続されている。ＯＬＥＤ２１のアノードは駆動用トランジスタ（Ｄｒ−Ｔｒ）２２のドレインに接続されている。第１の電界効果トランジスタである駆動用トランジスタ２２はｐチャネルＦＥＴのＴＦＴであり、そのソースを正電源である電源ライン２３に接続され、ゲートを走査ライン選択用トランジスタ（ＳＷ−Ｔｒ）２４のドレインに接続されている。
【００２６】
第２の電界効果トランジスタである走査ライン選択用トランジスタ２４はｐチャネルＦＥＴのＴＦＴであり、走査ライン選択用トランジスタ２４はゲートを走査ライン２５に接続され、ソースをデータライン２６に接続されている。
【００２７】
また、保持容量２８の一端は駆動用トランジスタ２２のゲートに接続され、保持容量２８の他端は補正ライン２７に接続されている。
【００２８】
図１０は、図９のピクセルを用いたマトリクス型ディスプレイ装置の一実施形態の構成図を示す。同図中、データライン駆動回路３０にて駆動されるデータラインＤ１〜Ｄｍと、走査ライン駆動回路３１にて駆動される走査ラインＳ１〜Ｓｎ及び補正ライン駆動回路３２にて駆動される補正ラインＣ１〜Ｃｎとで構成されるマトリクス上にｍ×ｎ個のピクセルが配置されている。
【００２９】
各ピクセルの走査ライン２５は走査ラインＳ１〜Ｓｎに接続され、各ピクセルのデータライン２６はデータラインＤ１〜Ｄｍに接続され、各ピクセルの補正ライン２７は補正ラインＣ１〜Ｃｎに接続され、また、各ピクセルの電源ライン２３は全て共通接続されて電源Ｖｄｄに接続されている。
【００３０】
図１１は、第１実施形態における図１０の各部の信号波形図を示す。図中、横軸は時間を表し、縦軸は電圧値を表している。なお、図１１（Ａ）〜（Ｅ）の時間軸に対して図１１（Ｆ）〜（Ｌ）の時間軸を拡大している。
【００３１】
走査ラインＳｌ，Ｓ２，…，Ｓｎには、行を選択するローレベルの走査パルスが順次印加される（図１１（Ａ），（Ｃ），（Ｆ），（Ｉ））。データラインＤｌ，Ｄ２，…，Ｄｍには、選択された行のピクセルに書き込むべきデータに対応した電圧が順次印加される（図１１（Ｅ），（Ｋ））。また、電源ラインにはＯＬＥＤを発光させるための一定の電源電圧Ｖｄｄが印加される。
【００３２】
また、補正ラインＣｌ，Ｃ２，…，Ｃｎに正極性のパルスである補正パルスを印加する（図１１（Ｂ），（Ｄ），（Ｇ），（Ｊ））。なお、この補正パルスの波高値は駆動用トランジスタのゲート・ソース間電圧の最大値より大きい値であり、図８で言えばヒステリシス特性の右端点の電圧より大きい値を意味する。補正パルスを印加するタイミングは、走査ラインに印加する走査パルスの直後とする。これによって、駆動用トランジスタ２２のゲート・ソース間電圧は、図１１（Ｈ），（Ｌ）に示すように変化する。なお、図１１（Ｈ），（Ｌ）において、一点鎖線は高輝度表示のためのデータを書き込んでいる場合を示し、実線は低輝度表示のためのデータを書き込んでいる場合を示している。いずれの場合にも補正パルスの印加時に駆動用トランジスタ２２のゲート・ソース間には図８に示すヒステリシス特性の右端点の電圧以上の電圧が印加されることになる。
【００３３】
なお、各走査ラインの信号は、表示パネルの上から下方向へ順次書き込みが行われるように、図１１（Ａ），（Ｃ）に示すようローレベル期間が重ならないようずらしている。
【００３４】
図１２は、表示パネル全体での書き込みと発光の様子を説明するための図を示す。横軸は時間を表し、縦軸は表示パネルの縦方向のライン位置を表しており、黒丸は第１フィールドの書き込み、黒三角は第２フィールドの書き込み、黒四角は第３フィールドの書き込みをそれぞれ示し、白丸は第１フィールドの表示、白三角は第２フィールドの表示、白四角は第３フィールドの表示をそれぞれ示している。
【００３５】
画像データの書き込みは表示パネルの上から下のラインに向けて順次行われ、走査ラインＳ１〜Ｓｎそれぞれのローレベル期間（Ｔ）に行われる。
【００３６】
このローレベルのパルスは走査ラインＳ１〜Ｓｎで順次シフトして行くため、それにしたがって書き込みのタイミングもシフトする。書き込み後、次の書き込みまで発光の状態が維持される。
【００３７】
ここで、走査ラインに走査パルスを印加した直後に正極性の補正パルスを印加して駆動した場合、駆動用トランジスタ２２のゲート・ソース間電圧は図１３に示すようになる。つまり、走査ライン選択用トランジスタ２４によって書き込まれたデータ電圧が、保持容量２８を介して補正パルスにより一旦高い電圧に持ち上げられ、その後書き込まれたデータ電圧に戻される。このため、駆動用トランジスタ２２がヒステリシス特性を有していても、必ず高い電圧からデータ電圧に対応する駆動用トランジスタ２２の動作点へ向かうことになり、駆動電流は一定の値となって画面内での輝度のバラツキを防ぐことができる。
【００３８】
例えば図１３に示すように、任意のフィールドである第（ｎ−１）フィールドにおいて、左半面に黒、右半面に白を表示したものとする。こののち、次の第（ｎ）フィールドにおいて、左右ともに同じレベルのグレーに対応する信号が入力された場合に、右半面は図１３の左側のヒステリシス特性に矢印で示すように、データ電圧が書き込まれ駆動用トランジスタ２２のドレイン電流はＩａとなるが、その直後に補正パルスにより一旦ヒステリシス特性の右端点の電圧以上の電圧Ｖａまで持ち上げられ、その後書き込まれたデータ電圧に戻されるために駆動用トランジスタ２２のドレイン電流はＩｂとなる。
【００３９】
また、左半面は図１３の右側のヒステリシス特性に矢印で示すように、データ電圧が書き込まれ駆動用トランジスタ２２のドレイン電流はＩｂとなり、その直後に補正パルスにより一旦ヒステリシス特性の右端点の電圧以上の電圧Ｖａまで持ち上げられ、その後書き込まれたデータ電圧に戻されるために駆動用トランジスタ２２のドレイン電流は再びＩｂとなる。これにより、左右ともに同じレベルの輝度を表示することができる。
【００４０】
＜第２実施形態＞
第２実施形態では、画素の構成及びパネル全体の構成は第１実施形態（図９，図１０）と同様であるが、印加する駆動波形が異なる。
【００４１】
図１４は、第２実施形態における図１０の各部の信号波形図を示す。図中、横軸は時間を表し、縦軸は電圧値を表している。なお、図１４（Ａ）〜（Ｅ）の時間軸に対して図１４（Ｆ）〜（Ｌ）の時間軸を拡大している。
【００４２】
走査ラインＳｌ，Ｓ２，…，Ｓｎには、行を選択するローレベルの走査パルスが順次印加される（図１４（Ａ），（Ｃ），（Ｆ），（Ｉ））。データラインＤｌ，Ｄ２，…，Ｄｍには、選択された行のピクセルに書き込むべきデータに対応した電圧が順次印加される（図１４（Ｅ），（Ｋ））。また、電源ラインにはＯＬＥＤを発光させるための一定の電源電圧Ｖｄｄが印加される。
【００４３】
また、補正ラインＣｌ，Ｃ２，…，Ｃｎに負極性のパルスである補正パルスを印加する（図１４（Ｂ），（Ｄ），（Ｇ），（Ｊ））。この補正パルスの負極側の波高値は駆動用トランジスタのゲート・ソース間電圧の最大値より大きい値である。補正パルスを印加するタイミングは、走査ラインに印加する走査パルスの直後とする。これによって、駆動用トランジスタ２２のゲート・ソース間電圧は、図１４（Ｈ），（Ｌ）に示すように変化する。なお、図１４（Ｈ），（Ｌ）において、一点鎖線は高輝度表示のためのデータを書き込んでいる場合を示し、実線は低輝度表示のためのデータを書き込んでいる場合を示している。いずれの場合にも補正パルスの印加時に駆動用トランジスタ２２のゲート・ソース間には図８に示すヒステリシス特性の左端点の電圧以下の電圧が印加されることになる。
【００４４】
なお、各走査ラインの信号は、表示パネルの上から下方向へ順次書き込みが行われるように、図１４（Ａ），（Ｃ）に示すようローレベル期間が重ならないようずらしている。
【００４５】
ここで、走査ラインに走査パルスを印加した直後に負極性の補正パルスを印加して駆動した場合、駆動用トランジスタ２２のゲート・ソース間電圧は図１５に示すようになる。つまり、走査ライン選択用トランジスタ２４によって書き込まれたデータ電圧が、保持容量２８を介して補正パルスにより一旦低い電圧に下げられ、その後書き込まれたデータ電圧に戻される。このため、駆動用トランジスタ２２がヒステリシス特性を有していても、必ず低い電圧からデータ電圧に対応する駆動用トランジスタ２２の動作点へ向かうことになり、駆動電流は一定の値となって画面内での輝度のバラツキを防ぐことができる。
【００４６】
例えば図１５に示すように、任意のフィールドである第（ｎ−１）フィールドにおいて、左半面に黒、右半面に白を表示したものとする。こののち、次の第（ｎ）フィールドにおいて、左右ともに同じレベルのグレーに対応する信号が入力された場合に、右半面は図１５の左側のヒステリシス特性に矢印で示すように、データ電圧が書き込まれ駆動用トランジスタ２２のドレイン電流はＩａとなるが、その直後に補正パルスにより一旦ヒステリシス特性の左端点の電圧以下の電圧Ｖｂまで下げられ、その後書き込まれたデータ電圧に戻されるために駆動用トランジスタ２２のドレイン電流は再びＩａとなる。
【００４７】
また、左半面は図１５の右側のヒステリシス特性に矢印で示すように、データ電圧が書き込まれ駆動用トランジスタ２２のドレイン電流はＩｂとなるが、その直後に補正パルスにより一旦ヒステリシス特性の左端点の電圧以下の電圧Ｖｂまで下げられ、その後書き込まれたデータ電圧に戻されるために駆動用トランジスタ２２のドレイン電流はＩａとなる。これにより、左右ともに同じレベルの輝度を表示することができる。
【００４８】
＜第３実施形態＞
第３実施形態では、画素の構成は第１実施形態（図９）と同様であるが、パネル全体の構成と印加する駆動波形が異なる。
【００４９】
図１６は、図９のピクセルを用いたマトリクス型ディスプレイ装置の他の実施形態の構成図を示す。同図中、データライン駆動回路３０にて駆動されるデータラインＤ１〜Ｄｍと、走査ライン駆動回路３１にて駆動される走査ラインＳ１〜Ｓｎ及び補正ライン駆動回路３３にて駆動される補正ラインＣとで構成されるマトリクス上にｍ×ｎ個のピクセルが配置されている。
【００５０】
各ピクセルの走査ライン２５は走査ラインＳ１〜Ｓｎに接続され、各ピクセルのデータライン２６はデータラインＤ１〜Ｄｍに接続される。各ピクセルの保持容量２８の一端（補正ライン２７）は全て共通接続され、補正ライン駆動回路３３から補正ラインＣを通して同一の波形が印加される。また、各ピクセルの電源ライン２３は全て共通接続されて電源Ｖｄｄに接続されている。
【００５１】
図１７は、第３実施形態における図１６の各部の信号波形図を示す。図中、横軸は時間を表し、縦軸は電圧値を表している。なお、図１７（Ａ）〜（Ｄ）の時間軸に対して図１７（Ｅ）〜（Ｊ）の時間軸を拡大している。
【００５２】
走査ラインＳｌ，Ｓ２，…，Ｓｎには、行を選択するローレベルの走査パルスが順次印加される（図１７（Ａ），（Ｂ），（Ｆ），（Ｈ））。データラインＤｌ，Ｄ２，…，Ｄｍには、選択された行のピクセルに書き込むべきデータに対応した電圧が順次印加される（図１７（Ｄ），（Ｉ））。また、電源ラインにはＯＬＥＤを発光させるための一定の電源電圧Ｖｄｄが印加される。
【００５３】
また、補正ラインＣに正極性のパルスである補正パルスを印加する（図１７（Ｃ），（Ｅ））。この補正パルスの波高値は駆動用トランジスタのゲート・ソース間電圧の最大値より大きい値である。補正パルスを印加するタイミングは、いずれか１つの走査ラインに印加する走査パルスの直後とする。これにより、駆動用トランジスタ２２のゲート・ソース間電圧は、図１７（Ｇ），（Ｊ）に示すように変化する。なお、図１７（Ｇ），（Ｊ）において、一点鎖線は高輝度表示のためのデータを書き込んでいる場合を示し、実線は低輝度表示のためのデータを書き込んでいる場合を示している。いずれの場合にも補正パルスの印加時に駆動用トランジスタ２２のゲート・ソース間には図８に示すヒステリシス特性の右端点の電圧以上の電圧が印加されることになる。
【００５４】
ここで、走査パルスによりデータが書き込まれた直後は図１３と同じ動作をして一定の駆動電流Ｉｂが流れる。その後、いずれかの走査パルスが印加する度に補正パルスが印加され、図１８のヒステリシス特性に矢印で示すように、補正パルスにより一旦ヒステリシス特性の右端点の電圧以上の電圧Ｖａまで持ち上げられ、その後書き込まれたデータ電圧に戻されるために駆動用トランジスタ２２のドレイン電流は再びＩｂとなる動作を行い、駆動用トランジスタ２２がヒステリシス特性を有していても、必ず高い電圧からデータ電圧に対応する駆動用トランジスタ２２の動作点へ向かうことになり、駆動電流は一定の値となって画面内での輝度のバラツキを防ぐことができる。
【００５５】
なお、補正パルスの印加時には駆動用トランジスタ２２のゲート・ソース間電圧が一瞬高い電圧となるため、図１８に示す特性から駆動電流は一瞬オフするが、全画素に対して同様な動作が行われるため、画素間の輝度のバラツキには影響しない。また、補正パルスのパルス幅を十分短く取れば輝度の減少もほとんどなくすることができる。このように、全体として駆動電流は一定の値となって画面内での輝度のバラツキを防ぐことができる。
【００５６】
＜第４実施形態＞
第４実施形態では、画素の構成及びパネル全体の構成は第３実施形態（図１６）と同様であるが、印加する駆動波形が異なる。
【００５７】
図１９は、第４実施形態における図１６の各部の信号波形図を示す。図中、横軸は時間を表し、縦軸は電圧値を表している。なお、図１９（Ａ）〜（Ｄ）の時間軸に対して図１９（Ｅ）〜（Ｊ）の時間軸を拡大している。
【００５８】
走査ラインＳｌ，Ｓ２，…，Ｓｎには、行を選択するローレベルの走査パルスが順次印加される（図１９（Ａ），（Ｂ），（Ｆ），（Ｈ））。データラインＤｌ，Ｄ２，…，Ｄｍには、選択された行のピクセルに書き込むべきデータに対応した電圧が順次印加される（図１９（Ｄ），（Ｉ））。また、電源ラインにはＯＬＥＤを発光させるための一定の電源電圧Ｖｄｄが印加される。
【００５９】
また、補正ラインＣに負極性のパルスである補正パルスを印加する（図１９（Ｃ），（Ｅ））。この補正パルスの負極側の波高値は駆動用トランジスタのゲート・ソース間電圧の最大値より大きい値である。補正パルスを印加するタイミングは、いずれか１つの走査ラインに印加する走査パルスの直後とする。これにより、駆動用トランジスタ２２のゲート・ソース間電圧は、図１９（Ｇ），（Ｊ）に示すように変化する。なお、図１９（Ｇ），（Ｊ）において、一点鎖線は高輝度表示のためのデータを書き込んでいる場合を示し、実線は低輝度表示のためのデータを書き込んでいる場合を示している。いずれの場合にも補正パルスの印加時に駆動用トランジスタ２２のゲート・ソース間には図８に示すヒステリシス特性の左端点の電圧以下の電圧が印加されることになる。
【００６０】
ここで、走査パルスによりデータが書き込まれた直後は図１５と同じ動作をして一定の駆動電流Ｉａが流れる。その後、いずれかの走査パルスが印加する度に補正パルスが印加され、図２０のヒステリシス特性に矢印で示すように、補正パルスにより一旦ヒステリシス特性の左端点の電圧以下の電圧Ｖｂまで下げられ、その後書き込まれたデータ電圧に戻されるために駆動用トランジスタ２２のドレイン電流は再びＩａとなる動作を行い、駆動用トランジスタ２２がヒステリシス特性を有していても、必ず低い電圧からデータ電圧に対応する駆動用トランジスタ２２の動作点へ向かうことになり、駆動電流は一定の値となって画面内での輝度のバラツキを防ぐことができる。
【００６１】
なお、補正パルスの印加時には駆動用トランジスタ２２のゲートに一瞬低い電圧となるため、図２０に示す特性から駆動電流は一瞬オンするが、全画素に対して同様な動作が行われるため、画素間の輝度のバラツキには影響しない。また、補正パルスのパルス幅を十分短く取れば輝度の増加もほとんどなくすることができる。このように、全体として駆動電流は一定の値となって画面内での輝度のバラツキを防ぐことができる。
【００６２】
上記第１乃至第４実施形態では、補正ライン駆動回路３２，３３からの補正パルスを、保持容量２８を通して駆動用トランジスタ２２のゲートに与えているが、図１と同様に保持容量１６の両端を駆動用トランジスタ２２のゲート電極と電源ラインＶｄｄに接続し、これとは別の容量Ｃｈを新たに設け（一端を駆動用トランジスタ２２のゲート電極に接続）、この容量Ｃｈに補正ライン駆動回路３２，３３からの補正パルスを駆動用トランジスタ２２のゲートに与える構成としても、その効果は変わることはない。
【００６３】
＜第５実施形態＞
第５実施形態では、画素の構成は第１実施形態（図９）と同様であるが、パネル全体の構成と印加する駆動波形が異なる。
【００６４】
図２１は、図９のピクセルを用いたマトリクス型ディスプレイ装置の別の実施形態の構成図を示す。同図中、データライン駆動回路３０にて駆動されるデータラインＤ１〜Ｄｍと、走査ライン駆動回路３１にて駆動される走査ラインＳ１〜Ｓｎにて駆動される走査ラインＳ１〜Ｓｎ及び電源Ｖｄｄに補正パルスを重畳する補正ライン駆動回路３４にて駆動される補正ラインＰとで構成されるマトリクス上にｍ×ｎ個のピクセルが配置されている。
【００６５】
各ピクセルの走査ライン２５は走査ラインＳ１〜Ｓｎに接続され、各ピクセルのデータライン２６はデータラインＤ１〜Ｄｍに接続される。各ピクセルの保持容量２８の一端は駆動用トランジスタ２２のゲートに接続され、他端は全て補正ラインＰに共通接続され、電源電圧Ｖｄｄの一定電圧に重畳して補正パルスが印加される。
【００６６】
図２２は、第５実施形態における図２１の各部の信号波形図を示す。図中、横軸は時間を表し、縦軸は電圧値を表している。なお、図２２（Ａ）〜（Ｄ）の時間軸に対して図２２（Ｅ）〜（Ｊ）の時間軸を拡大している。
【００６７】
走査ラインＳｌ，Ｓ２，…，Ｓｎには、行を選択するローレベルの走査パルスが順次印加される（図２２（Ａ），（Ｂ），（Ｆ），（Ｈ））。データラインＤｌ，Ｄ２，…，Ｄｍには、選択された行のピクセルに書き込むべきデータに対応した電圧が順次印加される（図２２（Ｄ），（Ｉ））。
【００６８】
また、補正ライン駆動回路３４から補正ラインＰに、電源電圧Ｖｄｄに負極性のパルスである補正パルスを重畳して印加する（図２２（Ｃ），（Ｅ））。補正ラインＰは通常はＯＬＥＤ２１を発光させるための一定の電源電圧Ｖｄｄを印加しているが、いずれか１つの走査ラインに走査パルスが印加された直後のタイミングで電源電圧Ｖｄｄより一定電圧だけ低い負極性の補正パルスを印加する。この補正パルスの負極側の波高値は駆動用トランジスタのゲート・ソース間電圧の最大値より大きい値である。
【００６９】
補正ラインＰは電源ライン２３から駆動用トランジスタ２２のソースに接続されているため、ＯＬＥＤ２１を発光させるための一定の電圧Ｖｄｄに対して負極性の電圧とすることで、駆動用トランジスタ２２のゲート・ソース間電圧は図２２（Ｇ），（Ｊ）に示すように、第３実施形態の図１７（Ｇ），（Ｊ）と同様の波形が印加されることとなる。
【００７０】
これにより、第３実施形態と同様の効果を得ることができる。このように、全体として駆動電流は一定の値となって画面内での輝度のバラツキを防ぐことができる。
【００７１】
なお、上記第５実施形態では、補正ライン駆動回路３４から補正ラインＰに、電源電圧Ｖｄｄに負極性のパルスである補正パルスを重畳して印加しているが、電源電圧Ｖｄｄに正極性のパルスである補正パルスを重畳して印加した場合にも、第４実施形態と同様の効果を得ることができる。
【００７２】
上記の第１乃至第５実施形態のように表示駆動回路をマトリクス型に配置し、データライン駆動回路、走査ライン駆動回路、補正ライン駆動回路を設けることによりディスプレイ装置を構成できる。
【００７３】
ここで、駆動用トランジスタがヒステリシス特性を有するマトリクス型ディスプレイ装置に対して、従来の駆動方法と上記第４実施形態の駆動方法を用いた場合それぞれの測定結果について説明する。
【００７４】
図２３（Ａ），（Ｂ）は、第４実施形態の駆動法と従来の駆動法それぞれで、ディスプレイ装置に全面一様なレベルの信号を入力したときの信号レベルと輝度との関係を示したものである。図２３（Ａ）の実線は第４実施形態の駆動法を用いた場合を示しており、図２３（Ｂ）の破線は従来の駆動法を用いた場合を示している。
【００７５】
図２３（Ｂ）に示す従来の駆動法を用いた場合には、信号レベルの変化によるヒステリシス特性が表われている。これに対し、図２３（Ａ）に示す第４実施形態の駆動法を用いた場合には、信号レベルの変化によるヒステリシス特性は抑えられ、結果として画質劣化のほとんどない表示が行えることが確認できた。
【００７６】
このように、上記実施形態によれば、駆動用トランジスタのヒステリシス特性に起因する表示装置の画質劣化を低減することができ、また、この駆動方法を用いたディスプレイ装置は、発光面全域にわたって一様性の高い表示特性を得ることができる。
【図面の簡単な説明】
【００７７】
【図１】ＯＬＥＤを用いた表示装置の基本構成図である。
【図２】図１の各部の信号波形図である。
【図３】電圧プログラム型駆動回路の一例の回路構成図である。
【図４】電圧プログラム型駆動回路の一例の信号波形図である。
【図５】電流プログラム型駆動回路の一例の回路構成図である。
【図６】電流プログラム型駆動回路の一例の信号波形図である。
【図７】ヒステリシス特性を示す図である。
【図８】画質劣化を説明するための図である。
【図９】本発明の表示駆動回路の第１実施形態の回路構成図である。
【図１０】マトリクス型ディスプレイ装置の一実施形態の構成図である。
【図１１】第１実施形態における図１０の各部の信号波形図である。
【図１２】表示パネル全体での書き込みと発光の様子を説明するための図である。
【図１３】第１実施形態における駆動用トランジスタのゲート・ソース間電圧と表示例を示す図である。
【図１４】第２実施形態における図１０の各部の信号波形図である。
【図１５】第２実施形態における駆動用トランジスタのゲート・ソース間電圧と表示例を示す図である。
【図１６】マトリクス型ディスプレイ装置の他の実施形態の構成図である。
【図１７】第３実施形態における図１６の各部の信号波形図である。
【図１８】第３実施形態における駆動用トランジスタのゲート・ソース間電圧を示す図である。
【図１９】第４実施形態における図１６の各部の信号波形図である。
【図２０】第３実施形態における駆動用トランジスタのゲート・ソース間電圧を示す図である。
【図２１】マトリクス型ディスプレイ装置の別の実施形態の構成である。
【図２２】第５実施形態における図２１の各部の信号波形図である。
【図２３】第４実施形態の駆動法と従来の駆動法それぞれにおける信号レベルと輝度との関係を示す図である。
【符号の説明】
【００７８】
２１  ＯＬＥＤ
２２  駆動用トランジスタ
２３  電源ライン
２４  走査ライン選択用トランジスタ
２５  走査ライン
２６  データライン
２７  補正ライン
２８  保持容量
３０  データライン駆動回路
３１  走査ライン駆動回路
３２，３３，３４  補正ライン駆動回路
【図１】
2010091879.tif 000003
【図２】
2010091879.tif 000004
【図３】
2010091879.tif 000005
【図４】
2010091879.tif 000006
【図５】
2010091879.tif 000007
【図６】
2010091879.tif 000008
【図７】
2010091879.tif 000009
【図８】
2010091879.tif 000010
【図９】
2010091879.tif 000011
【図１０】
2010091879.tif 000012
【図１１】
2010091879.tif 000013
【図１２】
2010091879.tif 000014
【図１３】
2010091879.tif 000015
【図１４】
2010091879.tif 000016
【図１５】
2010091879.tif 000017
【図１６】
2010091879.tif 000018
【図１７】
2010091879.tif 000019
【図１８】
2010091879.tif 000020
【図１９】
2010091879.tif 000021
【図２０】
2010091879.tif 000022
【図２１】
2010091879.tif 000023
【図２２】
2010091879.tif 000024
【図２３】
2010091879.tif 000025