(57)【要約】【課題】端面電流非注入構造を容易に形成することができ、しかもリッジストライプに電極を低接触抵抗で良好にオーミック接触させることができる半導体レーザの製造方法を提供する。【解決手段】ＧａＮ系半導体層１２を所定形状のマスク部１４ａを有するマスク層１４を用いてエッチングしてリッジストライプ１５を形成する。全面にレジスト１７、１８を形成し、この際、レジスト１７、１８の厚さがマスク部１４ａのうちのリッジストライプ１５の電流注入領域に対応する部分の上で最も小さくなるようにする。レジスト１８、１７をマスク部１４ａが露出するまでエッチバックした後、露出したマスク部１４ａをエッチング除去してリッジストライプ１５の上面を露出させる。全面に金属膜を形成してリッジストライプ１５上に電極２０を形成した後、レジスト１７、１８をその上に形成された金属膜１９とともに除去する。【選択図】図１０
2010141229.tif 000002
【特許請求の範囲】
【請求項１】
レーザ構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層上に、形成すべきリッジストライプに対応した形状のストライプ状のマスク部を有するマスク層を形成する工程と、
上記マスク層を用いて上記窒化物系ＩＩＩ−Ｖ族化合物半導体層を所定の深さまでエッチングすることによりリッジストライプを形成する工程と、
上記マスク層および上記窒化物系ＩＩＩ−Ｖ族化合物半導体層を覆うようにレジストを形成し、この際、このレジストの厚さが上記マスク層の上記ストライプ状のマスク部のうちの上記リッジストライプの電流注入領域に対応する部分の上で最も小さくなるようにする工程と、
上記レジストを上記マスク層の上記ストライプ状のマスク部が露出するまでエッチバックする工程と、
上記露出した上記ストライプ状のマスク部をエッチング除去して上記リッジストライプの上面を露出させる工程と、
上記レジストおよび上記露出した上記リッジストライプ上に電極形成用の金属膜を形成して上記リッジストライプ上に電極を形成する工程と、
上記レジストをその上に形成された上記金属膜とともに除去する工程と、
上記レジストを除去した後、上記マスク層をエッチング除去する工程と
を有する半導体レーザの製造方法。
【請求項２】
上記リッジストライプのうちの共振器端面形成位置と上記電極との間の部分が電流非注入領域となる請求項１記載の半導体レーザの製造方法。
【請求項３】
上記マスク層および上記窒化物系ＩＩＩ−Ｖ族化合物半導体層を覆うように第１のレジストを形成し、この第１のレジストに上記リッジストライプの電流注入領域を含み、かつ上記リッジストライプの延在方向の幅が上記電流注入領域の長さに等しい開口を形成した後、上記第１のレジストおよび上記開口上に第２のレジストを形成することにより上記レジストを形成するようにした請求項２記載の半導体レーザの製造方法。
【請求項４】
上記マスク層をエッチング除去した後、上記電極、上記電極が形成されていない部分の上記リッジストライプの上面、上記リッジストライプの両側面および上記リッジストライプの両側の底面上に延在するように電流狭窄用の絶縁膜を形成する工程をさらに有する請求項３記載の半導体レーザの製造方法。
【請求項５】
上記電流狭窄用の絶縁膜を形成した後、上記電流狭窄用の絶縁膜のうちの上記電極上にある部分をエッチング除去して上記電極を露出させる工程をさらに有する請求項４記載の半導体レーザの製造方法。
【請求項６】
上記電極を露出させた後、上記電極および上記電流狭窄用の絶縁膜上に延在するパッド電極を形成する工程をさらに有する請求項５記載の半導体レーザの製造方法。
【請求項７】
上記リッジストライプの最上部はｐ型コンタクト層からなり、上記電極はこのｐ型コンタクト層にコンタクトするｐ側電極である請求項６記載の半導体レーザの製造方法。
【請求項８】
上記電極の最下層はＰｄまたはＮｉからなり、上記パッド電極の最下層はＴｉからなる請求項７記載の半導体レーザの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は半導体レーザの製造方法に関し、特に、端面電流非注入構造を有するリッジストライプ型の半導体レーザの製造に適用して好適なものである。
【背景技術】
【０００２】
従来、高出力化に伴うＣＯＤ（Catastrophic Optical Damage;ＣＯＤ）による端面劣化を抑制するために、共振器の両端面の近傍の部分を電流非注入領域とした窒化物系半導体レーザが知られている（例えば、特許文献１参照。）。この半導体レーザを図２８〜図３０に示す。
【０００３】
図２８に示す半導体レーザでは、ｎ型のＧａＮ基板１０１上に成長させた窒化物半導体成長層１０２に発光部分となるリッジ形状のレーザストライプ、すなわちリッジストライプ１０３を形成する。このリッジストライプ１０３の最上部はｐ型ＧａＮコンタクト層１０２ａである。
【０００４】
このリッジストライプ１０３は次のようにして形成される。窒化物半導体成長層１０２上に、形成すべきリッジストライプ１０３に対応したストライプ形状のレジスト（図示せず）を形成する。次に、このレジストをマスクとしてドライエッチング法により窒化物半導体成長層１０２をエッチングしてリッジストライプ１０３を形成する。
【０００５】
次に、電流狭窄層となるＳｉＯ2 埋め込み層１０４を全面に形成した後、このＳｉＯ2 埋め込み層１０４のうちのリッジストライプ１０３上にある部分をエッチング除去する。次に、リッジストライプ１０３の最上部のｐ型ＧａＮコンタクト層１０２ａ上に、端面近傍の領域を避けてｐ側電極１０５を形成する。こうしてリッジストライプ１０３の端面近傍にｐ側電極１０５が形成されていない領域を設けることによりこの部分を電流非注入領域１０６としている。
【０００６】
図２９に示す半導体レーザでは、リッジストライプ１０３の端面近傍の領域において窒化物半導体成長層１０２とｐ側電極１０５との間にＳｉＯ2 絶縁層１０７を挿入する。そして、このＳｉＯ2 絶縁層１０７で窒化物半導体成長層１０２とｐ側電極１０５とを互いに電気的に絶縁することにより、リッジストライプ１０２の端面近傍の領域を電流非注入領域１０６としている。
【０００７】
図３０に示す半導体レーザでは、リッジストライプ１０３の端面近傍の領域のｐ型ＧａＮコンタクト層１０２ａにホウ素（Ｂ）をイオン注入して高抵抗領域とすることにより、この部分を電流非注入領域１０６とする。あるいは、リッジストライプ１０３の端面近傍の領域のｐ型ＧａＮコンタクト層１０２ａにドライエッチングダメージを生じさせる。そして、このドライエッチングダメージが生じた部分のｐ型ＧａＮコンタクト層１０２ａにｐ側電極１０５をショットキー接触させることにより、リッジストライプ１０３の端面近傍の領域を電流非注入領域１０６としている。
【０００８】
【特許文献１】特開２００５−２１６９９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、図２８に示す従来の半導体レーザにおいては、有機物であるレジストをマスクとして用いて窒化物半導体成長層１０２をエッチングすることによりリッジストライプ１０３を形成しているため、次のような問題がある。すなわち、窒化物半導体成長層１０２の表面が有機物であるレジストにより汚染されやすいため、ｐ側電極１０５との接触界面となる、リッジストライプ１０３の最上部のｐ型ＧａＮコンタクト層１０２ａの表面の状態が不安定となる。このため、ｐ側電極１０５の接触抵抗が上昇し、ひいては半導体レーザの動作電圧が上昇してしまう。
【００１０】
また、ｐ型ＧａＮコンタクト層１０２ａの表面に損傷を与えることなく、かつｐ側電極１０５のオーミック接触が得られるように、ＳｉＯ2 埋め込み層１０４をエッチングしてｐ型ＧａＮコンタクト層１０２ａの表面を出すことは極めて困難である。さらに、ｐ側電極１０５としてはＰｄ／Ｍｏ／Ａｕが用いられるが、電流狭窄用のＳｉＯ2 埋め込み層１０４とｐ側電極１０５の最下層のＰｄ膜との密着性が悪いため、この界面でｐ側電極１０５が剥離してしまうという問題がある。
【００１１】
また、図２９に示す従来の半導体レーザにおいては、図２８に示す従来の半導体レーザと同様に、電流注入領域においてリッジストライプ１０３の最上部のｐ型ＧａＮコンタクト層１０２ａの表面を出すことが困難である。また、電流狭窄用のＳｉＯ2 埋め込み層１０４とｐ側電極１０５の最下層のＰｄ膜との密着性が悪いため、この界面でｐ側電極１０５が剥離してしまうという問題もある。
【００１２】
また、図３０に示す従来の半導体レーザにおいては、図２８に示す従来の半導体レーザと同様に、電流狭窄用のＳｉＯ2 埋め込み層１０４とｐ側電極１０５の最下層のＰｄ膜との密着性が悪いため、この界面でｐ側電極１０５が剥離してしまうという問題もある。
以上のように、窒化物系半導体レーザにおける従来の端面電流非注入構造の形成方法には解決すべき多くの問題がある。
【００１３】
そこで、この発明が解決しようとする課題は、端面電流非注入構造を容易に形成することができ、しかもリッジストライプに電極を低接触抵抗で良好にオーミック接触させることができる、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体レーザの製造方法を提供することである。
この発明が解決しようとする他の課題は、端面電流非注入構造を容易に形成することができ、しかも電流狭窄用の絶縁膜に対する電極の密着性の向上を図ることができる、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体レーザの製造方法を提供することである。
【課題を解決するための手段】
【００１４】
上記課題を解決するために、この発明は、
レーザ構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層上に、形成すべきリッジストライプに対応した形状のストライプ状のマスク部を有するマスク層を形成する工程と、
上記マスク層を用いて上記窒化物系ＩＩＩ−Ｖ族化合物半導体層を所定の深さまでエッチングすることによりリッジストライプを形成する工程と、
上記マスク層および上記窒化物系ＩＩＩ−Ｖ族化合物半導体層を覆うようにレジストを形成し、この際、このレジストの厚さが上記マスク層の上記ストライプ状のマスク部のうちの上記リッジストライプの電流注入領域に対応する部分の上で最も小さくなるようにする工程と、
上記レジストを上記マスク層の上記ストライプ状のマスク部が露出するまでエッチバックする工程と、
上記露出した上記ストライプ状のマスク部をエッチング除去して上記リッジストライプの上面を露出させる工程と、
上記レジストおよび上記露出した上記リッジストライプ上に電極形成用の金属膜を形成して上記リッジストライプ上に電極を形成する工程と、
上記レジストをその上に形成された上記金属膜とともに除去する工程と、
上記レジストを除去した後、上記マスク層をエッチング除去する工程と
を有する半導体レーザの製造方法である。
【００１５】
この半導体レーザの製造方法により製造される半導体レーザにおいては、リッジストライプのうちの共振器端面形成位置と上記電極との間の部分が電流非注入領域となる。
厚さがマスク層のストライプ状のマスク部のうちのリッジストライプの電流注入領域に対応する部分の上で最も小さいレジストは種々の方法により形成することができる。典型的な一つの例では、まず、マスク層および窒化物系ＩＩＩ−Ｖ族化合物半導体層を覆うように第１のレジストを形成する。次に、この第１のレジストにリッジストライプの電流注入領域を含み、かつリッジストライプの延在方向の幅が電流注入領域の長さに等しい開口を形成する。この後、第１のレジストおよび上記開口上に第２のレジストを形成する。
【００１６】
典型的には、マスク層をエッチング除去した後、全面、具体的には、電極、電極が形成されていない部分のリッジストライプの上面、リッジストライプの両側面およびリッジストライプの両側の底面上に延在するように電流狭窄用の絶縁膜を形成する。また、この半導体レーザの製造方法は、典型的には、この電流狭窄用の絶縁膜を形成した後、この電流狭窄用の絶縁膜のうちの電極上にある部分をエッチング除去して電極を露出させる工程をさらに有する。また、典型的には、電極を露出させた後、上記電極および上記電流狭窄用の絶縁膜上に延在するパッド電極を形成する工程をさらに有する。このパッド電極は、リッジストライプ上に形成される電極と一体になって全体として一つの電極を構成する。
【００１７】
リッジストライプに対する電極のオーミック接触特性の向上の観点から、電極の最下層は好適にはＰｄまたはＮｉからなる。また、電流狭窄用の絶縁膜との密着性の向上の観点から、パッド電極の最下層は好適にはＴｉからなる。
典型的には、リッジストライプの最上部はｐ型コンタクト層からなり、電極はこのｐ型コンタクト層にコンタクトするｐ側電極である。
【００１８】
窒化物系ＩＩＩ−Ｖ族化合物半導体は、最も一般的には、ＡｌX Ｂy Ｇａ1-x-y-z Ｉｎz Ａｓu Ｎ1-u-v Ｐv （ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、０≦ｕ≦１、０≦ｖ≦１、０≦ｘ＋ｙ＋ｚ＜１、０≦ｕ＋ｖ＜１）からなる。窒化物系ＩＩＩ−Ｖ族化合物半導体は、より具体的には、ＡｌX Ｂy Ｇａ1-x-y-z Ｉｎz Ｎ（ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、０≦ｘ＋ｙ＋ｚ＜１）からなり、典型的には、ＡｌX Ｇａ1-x-z Ｉｎz Ｎ（ただし、０≦ｘ≦１、０≦ｚ≦１）からなる。窒化物系ＩＩＩ−Ｖ族化合物半導体の具体例を挙げると、ＧａＮ、ＩｎＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＧａＩｎＮなどからなるが、これに限定されるものではない。
【００１９】
窒化物系ＩＩＩ−Ｖ族化合物半導体層は、例えば、有機金属化学気相成長（ＭＯＣＶＤ）、ハイドライド気相エピタキシャル成長あるいはハライド気相エピタキシャル成長（ＨＶＰＥ）、分子線エピタキシー（ＭＢＥ）などの各種のエピタキシャル成長法により成長させることができる。基板としては、導電性半導体基板、好適には、窒化物系ＩＩＩ−Ｖ族化合物半導体基板（最も典型的にはＧａＮ基板）が用いられる。基板は、サファイア基板などの絶縁性基板であってもよく、さらにはこれらの基板上に少なくとも一層の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させたものであってもよい。
【００２０】
上述のように構成されたこの発明においては、半導体レーザの製造工程の途中でリッジストライプの電流注入領域の上面が有機物により汚染されることがないため、このリッジストライプの電流注入領域の上面を安定な状態に保持することができる。そして、安定なリッジストライプの電流注入領域の上面に高い位置精度で電極を形成することができる。また、電極の最下層をＰｄまたはＮｉにより構成し、パッド電極の最下層をＴｉにより構成することにより、リッジストライプに対する電極のオーミック接触特性および電流狭窄用の絶縁膜との密着性の向上を図ることができる。
【発明の効果】
【００２１】
この発明によれば、リッジストライプの上面に電極が低接触抵抗で良好にオーミック接触した端面電流非注入構造の、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体レーザを容易に製造することができる。また、リッジストライプに対する電極のオーミック接触特性および電流狭窄用の絶縁膜との密着性の向上を図ることができる。
【発明を実施するための最良の形態】
【００２２】
以下、発明を実施するための最良の形態（以下実施の形態とする）について説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（半導体レーザの製造方法）
２．第２の実施の形態（半導体レーザの製造方法）
３．第３の実施の形態（半導体レーザの製造方法）
【００２３】
〈１．第１の実施の形態〉
［半導体レーザの製造方法］
第１の実施の形態によるＧａＮ系半導体レーザの製造方法について説明する。このＧａＮ系半導体レーザはリッジストライプ構造を有し、共振器の両端部を電流非注入領域としたものである。
【００２４】
この第１の実施の形態においては、まず、図１に示すように、ｎ型ＧａＮ基板１１上にレーザ構造を形成するＧａＮ系半導体層１２をエピタキシャル成長させる。このＧａＮ系半導体層１２のエピタキシャル成長には、例えば有機金属化学気相成長（ＭＯＣＶＤ）法を用いることができるが、これに限定されるものではない。このＧａＮ系半導体層１２の最上層はｐ型ＧａＮコンタクト層である。
【００２５】
ＧａＮ系半導体層１２の具体例として、ＳＣＨ（Separate Confinement Heterostructure）構造を有するＧａＮ系半導体レーザの例を挙げると、下層から順に、ｎ型ＡｌＧａＮクラッド層、ｎ型ＧａＮ光導波層、アンドープのＧａ1-x Ｉｎx Ｎ（量子井戸層）／Ｇａ1-y Ｉｎy Ｎ（障壁層、ｘ＞ｙ）多重量子井戸構造の活性層、アンドープＩｎＧａＮ光導波層、アンドープＡｌＧａＮ光導波層、ｐ型ＡｌＧａＮ電子障壁層、ｐ型ＧａＮ／アンドープＡｌＧａＮ超格子クラッド層およびｐ型ＧａＮコンタクト層である。
【００２６】
ここで、Ｉｎを含まない層であるｎ型ＡｌＧａＮクラッド層、ｎ型ＧａＮ光導波層、アンドープＡｌＧａＮ光導波層、ｐ型ＡｌＧａＮ電子障壁層、ｐ型ＧａＮ／アンドープＡｌＧａＮ超格子クラッド層およびｐ型ＧａＮコンタクト層の成長温度は例えば９００〜１１００℃程度とする。また、Ｉｎを含む層であるＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層およびアンドープＩｎＧａＮ光導波層の成長温度は例えば７００〜８００℃とするが、これに限定されるものではない。
【００２７】
これらのＧａＮ系半導体層の成長原料としては次のようなものを用いる。Ｇａの原料としては、例えば、トリエチルガリウム（（Ｃ2 Ｈ5 ）3 Ｇａ、ＴＥＧ）またはトリメチルガリウム（（ＣＨ3 ）3 Ｇａ、ＴＭＧ）を用いる。また、Ａｌの原料としては、例えば、トリメチルアルミニウム（（ＣＨ3 ）3 Ａｌ、ＴＭＡ）を用いる。また、Ｉｎの原料としては、例えば、トリエチルインジウム（（Ｃ2 Ｈ5 ）3 Ｉｎ、ＴＥＩ）またはトリメチルインジウム（（ＣＨ3 ）3 Ｉｎ、ＴＭＩ）を用いる。また、Ｎの原料としては、例えば、アンモニア（ＮＨ3 ）を用いる。ドーパントについては、ｎ型ドーパントとしては、例えばシラン（ＳｉＨ4 ）を用いる。また、ｐ型ドーパントとしては、例えば、ビス（メチルシクロペンタジエニル）マグネシウム（（ＣＨ3 Ｃ5 Ｈ4 ）2 Ｍｇ）、ビス（エチルシクロペンタジエニル）マグネシウム（（Ｃ2 Ｈ5 Ｃ5 Ｈ4 ）2 Ｍｇ）あるいはビス（シクロペンタジエニル）マグネシウム（（Ｃ5 Ｈ5 ）2 Ｍｇ）を用いる。
【００２８】
次に、ＧａＮ系半導体層１２の全面に絶縁膜１３を形成する。絶縁膜１３としては、リッジストライプを形成するための後述のドライエッチング時にマスクとなるものであれば種々のものを用いることができ、例えばＳｉＯ2 膜やＳｉＮ膜などを用いることができるが、これに限定されるものではない。また、絶縁膜１３の厚さは必要に応じて選ばれるが、例えば５００ｎｍ程度である。絶縁膜１３は、例えば、真空蒸着法やＣＶＤ法などにより形成することができるが、これに限定されるものではない。必要に応じて、絶縁膜１３を形成する前に、ＨＦ系の処理液によりＧａＮ系半導体層１２の表面を前処理して清浄化する。
【００２９】
次に、ＧａＮ系半導体層１２を構成するｐ型層にドープされたｐ型不純物を電気的に活性化するために、水素を含まない雰囲気、例えば窒素雰囲気中において７００〜８００℃の温度で熱処理を行う。必要に応じて、活性化を行う前に絶縁膜１３の表面をアセトンで処理する。
【００３０】
次に、絶縁膜１３上にレジスト（図示せず）をコーティングした後、所定の形状のマスクパターンが形成されたフォトマスクを用いてレジストを露光する。次に、こうして選択的に露光されたレジストを現像することにより、後に形成されるリッジストライプの形状に対応したストライプ形状を有するマスク部およびその両側にこのマスク部と平行に延在する溝状の開口を形成する。これらのマスク部および開口は、所定のピッチで周期的に互いに平行に多数形成される。
【００３１】
次に、図２に示すように、こうして形成されたレジストをマスクとして絶縁膜１３をエッチングすることによりマスク部１４ａおよびその両側にこのマスク部１４ａと平行に延在する溝状の開口１４ｂを有するマスク層１４を形成する。リッジストライプの形状に対応したストライプ状のマスク部１４ａの幅ｗ1 は形成すべきリッジストライプの幅（例えば、１．０〜１．６μｍ）に応じて決められるが、一例を挙げると１．３μｍである。また、開口１３ｂの幅ｗ2 も必要に応じて決められるが、一例を挙げると２０μｍである。例えば、絶縁膜１３としてＳｉＯ2 膜を用いる場合には、ＨＦ系のエッチャントを用いてウェットエッチングするが、これに限定されるものではない。この後、エッチングに用いたレジストを除去する。
【００３２】
次に、図３に示すように、マスク層１４を用いてＧａＮ系半導体層１２を例えば塩素系のエッチングガスを用いたＲＩＥ法により所定の深さまでドライエッチングしてリッジストライプ１５を形成する。リッジストライプ１５の高さは必要に応じて決められ、例えば０．４〜０．５μｍであるが、これに限定されるものではない。リッジストライプ１５は、例えば、ＧａＮ系半導体層１２が上記の具体例のような構成を有する場合、ｐ型ＧａＮ／アンドープＡｌＧａＮ超格子クラッド層の途中の深さまで形成される。リッジストライプ１５の両側には溝１６ａ、１６ｂが形成される。図４にこの状態の平面図を、ｎ型ＧａＮ基板１１のより広い領域にわたって示す。図４には１チップ領域の形状および大きさの一例を示すが、これに限定されるものではない。
【００３３】
次に、図５に示すように、以上のようにしてリッジストライプ１５が形成されたＧａＮ系半導体層１２の表面の全面にレジスト１７をコーティングする。レジスト１７としては例えばポジ型レジストを用いる。レジスト１７の厚さは必要に応じて決められるが、例えば約１．３μｍとする。レジスト１７のコーティング時には、リッジストライプ１５の上面は絶縁膜１３により覆われているため、有機物であるレジスト１７により汚染されるおそれはない。
【００３４】
次に、図６Ａに示すように、レジスト１７を所定の形状のマスクパターンが形成されたフォトマスクを用いて露光し、さらに現像を行う。こうして、リッジストライプ１５のうちの電流注入領域となる部分およびその両側の溝１６ａ、１６ｂの一部を含む長方形の平面形状の開口１７ａを有するレジスト１７が形成される。リッジストライプ１５の延在方向の開口１７ａの幅は、電流注入領域の長さと等しい。図６ＡのＢ−Ｂ線に沿っての断面図を図６Ｂに示す。この開口１７ａの内部にはリッジストライプ１５の一部および溝１６ａ、１６ｂの一部が露出する。この後、レジスト１７の表面に紫外線を照射することにより変性層（図示せず）を形成し、硬化させる。
【００３５】
次に、図７Ａに示すように、以上のようにしてレジスト１７が形成されたＧａＮ系半導体層１２の表面の全面にレジスト１８をコーティングした後、ベークを行って固化させる。レジスト１８としては例えばポジ型レジストを用いる。レジスト１８の厚さは必要に応じて決められるが、例えば約０．８μｍとする。レジスト１７の開口１７ａはレジスト１８により埋められる。このとき、開口１７ａの内部のリッジストライプ１５上のレジスト１８の厚さは、リッジストライプ１５の外側の部分のレジスト１８の厚さあるいはレジスト１７、１８の合計の厚さに比べて十分に小さくなるようにする。図７ＡのＢ−Ｂ線に沿っての断面図を図７Ｂに示す。
【００３６】
次に、図８Ａに示すように、ｎ型ＧａＮ基板１１の表面に対して垂直方向にＲＩＥ法によりレジスト１８、１７をエッチバックすることにより、リッジストライプ１５上のマスク層１４のマスク部１４ａを露出させる。図８ＡのＢ−Ｂ線に沿っての断面図を図８Ｂに示す。
【００３７】
次に、図９Ａに示すように、こうして露出したマスク層１４のマスク部１４ａをエッチング除去し、電流注入領域となるリッジストライプ１５の上面を露出させる。例えば、マスク層１４がＳｉＯ2 膜からなる場合には、ＨＦ系のエッチャントを用いてウェットエッチングするが、これに限定されるものではない。図９ＡのＢ−Ｂ線に沿っての断面図を図９Ｂに示す。
【００３８】
次に、図１０Ａに示すように、レジスト１７、１８および露出したリッジストライプ１５の上面の全面にｐ側電極形成用の金属膜１９を成膜する。この金属膜１９としては、ｐ型ＧａＮコンタクト層とオーミック接触可能なオーミック金属膜が用いられる。この金属膜１９としては、具体的には、例えばＰｄ／Ｐｔ膜を用い、Ｐｄ膜およびＰｔ膜の厚さとも例えば１５ｎｍ程度とする。金属膜１９は、例えば、真空蒸着法やスパッタリング法などにより形成することができるが、これに限定されるものではない。図１０ＡのＢ−Ｂ線に沿っての断面図を図１０Ｂに示す。
【００３９】
次に、図１１Ａに示すように、レジスト１７、１８をその上に形成された金属膜１９とともに除去する（リフトオフ）。こうしてリッジストライプ１５の電流注入領域の上面にのみ残された金属膜１９によりｐ側電極２０が形成される。図１１ＡのＢ−Ｂ線に沿っての断面図を図１１Ｂに示す。
【００４０】
次に、図１２Ａに示すように、ＧａＮ系半導体層１２上に残された絶縁膜１３を除去する。例えば、絶縁膜１３としてＳｉＯ2 膜を用いる場合には、ＨＦ系のエッチャントを用いてウェットエッチングするが、これに限定されるものではない。図１２ＡのＢ−Ｂ線に沿っての断面図を図１２Ｂに示す。
【００４１】
次に、図１３Ａに示すように、ＧａＮ系半導体層１２の全面に電流狭窄用の絶縁膜２１を形成する。この絶縁膜２１としては、例えばＳｉＯ2 ／Ｓｉ膜が用いられ、ＳｉＯ2 膜の厚さは例えば６５ｎｍ、Ｓｉ膜の厚さは例えば１３５ｎｍ程度とする。絶縁膜２１は、例えば、真空蒸着法やＣＶＤ法などにより形成することができるが、これに限定されるものではない。図１３ＡのＢ−Ｂ線に沿っての断面図を図１３Ｂに示す。
【００４２】
次に、図１４Ａに示すように、絶縁膜２１のうちの電流注入領域となるリッジストライプ１５上の部分をエッチング除去する。このエッチングは、レジスト１７、１８を用いてリッジストライプ１５上のマスク１４をエッチング除去し、電流注入領域となるリッジストライプ１５の上面を露出させる上述の方法と同様な方法を用いて行うことができる。図１４ＡのＢ−Ｂ線に沿っての断面図を図１４Ｂに示す。
【００４３】
次に、ＧａＮ系半導体層１２の全面にレジスト（図示せず）をコーティングし、形成すべきパッド電極に対応した所定形状のマスクパターンが形成されたフォトマスクを用いてこのレジストを露光した後、このレジストを現像する。次に、全面にパッド電極形成用の金属膜を形成する。この金属膜としては、少なくとも最下層がＴｉ膜からなるものが用いられる。この金属膜としては、具体的には、例えばＴｉ／Ｐｔ／Ａｕ膜が用いられ、例えば、最下層のＴｉ膜の厚さは１０ｎｍ、Ｐｔ膜の厚さは１００ｎｍ、最上層のＡｕ膜の厚さは３００ｎｍとするが、これに限定されるものではない。
【００４４】
次に、レジストをその上に形成された金属膜とともに除去する（リフトオフ）。こうして、図１５Ａに示すように、ｐ側電極２０および電流狭窄用の絶縁膜２１上に延在してパッド電極２２が形成される。このパッド電極２２はｐ側電極２０と一体になって全体としてｐ側電極を構成する。図１５ＡのＢ−Ｂ線に沿っての断面図を図１５Ｂに、図１５ＡのＣ−Ｃ線に沿っての断面図を図１５Ｃに示す。図１６にこの状態の平面図を、ｎ型ＧａＮ基板１１のより広い領域にわたって示す。
【００４５】
次に、各チップ領域におけるｎ型ＧａＮ基板１１の裏面に例えばリフトオフ法によりｎ側電極２３を形成する。
次に、上述のようにしてレーザ構造が形成されたｎ型ＧａＮ基板１１を劈開したりすることなどによりレーザバーを形成して両共振器端面を形成する。次に、これらの共振器端面に端面コーティングを施した後、このレーザバーを劈開したりすることなどによりチップ化する。
以上により、目的とする端面電流非注入構造を有するＧａＮ系半導体レーザが製造される。
【００４６】
以上のように、この第１の実施形態によれば、リッジストライプ１５の両共振器端面の近傍の部分を除いた電流注入領域のリッジストライプ１５の上面にのみｐ側電極２０を高い位置精度で容易に形成することができる。このため、端面電流非注入構造を有するＧａＮ系半導体レーザを容易に製造することができる。そして、このようにＧａＮ系半導体レーザが端面電流非注入構造を有することにより、高出力化しても共振器端面のＣＯＤを有効に防止することができ、ＧａＮ系半導体レーザの長寿命化および信頼性の向上を図ることができる。
【００４７】
また、このＧａＮ系半導体レーザでは、電流注入領域のリッジストライプ１５の最上層のｐ型ＧａＮコンタクト層に損傷を与えることなく、このｐ型ＧａＮコンタクト層の表面を出すことができる。加えて、電流注入領域となるリッジストライプ１５の上面は製造工程を通してレジストなどの有機物と接触することがないので、有機物による汚染を防止することができる。このため、リッジストライプ１５の最上部のｐ型ＧａＮコンタクト層の表面の状態を安定に保持することができるので、ｐ側電極２０をこのｐ型ＧａＮコンタクト層と低接触抵抗で良好にオーミック接触させることができる。さらに、ｐ側電極２０のうちのリッジストライプ１５の最上部のｐ型ＧａＮコンタクト層とコンタクトするのはＰｄ膜であるため、これによってもｐ側電極２０をｐ型ＧａＮコンタクト層と低接触抵抗で良好にオーミック接触させることができる。これらにより、ＧａＮ系半導体レーザの動作電圧の低減を図ることができる。
【００４８】
また、電流狭窄用の絶縁膜２１上に形成されるパッド電極２２の最下層はＴｉ膜であるため、この絶縁膜２１に対するパッド電極２２の密着性の向上を図ることができ、パッド電極２２が絶縁膜２１から剥離するのを防止することができる。このため、ＧａＮ系半導体レーザの長寿命化および信頼性の向上を図ることができる。
【００４９】
〈２．第２の実施の形態〉
［半導体レーザの製造方法］
第２の実施の形態によるＧａＮ系半導体レーザの製造方法について説明する。このＧａＮ系半導体レーザは第１の実施の形態によるＧａＮ系半導体レーザと同様にリッジストライプ構造および端面電流非注入構造を有するが、リッジストライプの両側に溝が形成されない点が異なる。
【００５０】
この第２の実施の形態においては、まず、第１の実施の形態と同様にして、ｎ型ＧａＮ基板１１上にＧａＮ系半導体層１２をエピタキシャル成長させた後、このＧａＮ系半導体層１２の全面に絶縁膜１３を形成する。この後、ＧａＮ系半導体層１２を構成するｐ型層にドープされたｐ型不純物の電気的活性化のための熱処理を行う。
【００５１】
次に、絶縁膜１３上にレジスト（図示せず）をコーティングした後、所定の形状のマスクパターンが形成されたフォトマスクを用いてレジストを露光する。次に、こうして選択的に露光されたレジストを現像することにより、後に形成されるリッジストライプの形状に対応したストライプ形状を有するマスク部を形成する。このマスク部は、実際には所定のピッチで周期的に互いに平行に多数形成されるが、ここでは一つのレーザチップの幅の中にある分だけ示してある。
【００５２】
次に、こうして形成されたレジストをマスクとして絶縁膜１３をエッチングすることによりストライプ状のマスク層１４を形成する。このマスク層１４の幅ｗ1 は形成すべきリッジストライプの幅に応じて決められるが、一例を挙げると１．３μｍである。この後、エッチングに用いたレジストを除去する。
【００５３】
次に、図１８に示すように、マスク層１４を用いてＧａＮ系半導体層１２をＲＩＥ法により所定の深さまでドライエッチングしてリッジストライプ１５を形成する。
次に、図１９に示すように、以上のようにしてリッジストライプ１５が形成されたＧａＮ系半導体層１２の表面の全面にレジスト１７をコーティングする。
【００５４】
次に、図２０Ａに示すように、レジスト１７を所定の形状のマスクパターンが形成されたフォトマスクを用いて露光し、さらに現像を行う。こうして、リッジストライプ１５のうちの電流注入領域となる部分を含む長方形の平面形状の開口１７ａを有するレジスト１７が形成される。図２０ＡのＢ−Ｂ線に沿っての断面図を図２０Ｂに示す。この後、レジスト１７の表面に紫外線を照射することにより変性層（図示せず）を形成し、硬化させる。
【００５５】
次に、図２１Ａに示すように、以上のようにしてレジスト１７が形成されたＧａＮ系半導体層１２の表面の全面にレジスト１８をコーティングした後、ベークを行って固化させる。このとき、開口１７ａの内部のリッジストライプ１５上のレジスト１８の厚さは、リッジストライプ１５の外側の部分のレジスト１８の厚さあるいはレジスト１７、１８の合計の厚さに比べて十分に小さくなるようにする。図２１ＡのＢ−Ｂ線に沿っての断面図を図２１Ｂに示す。
【００５６】
次に、図２２Ａに示すように、ｎ型ＧａＮ基板１１の表面に対して垂直方向にＲＩＥ法によりレジスト１８、１７をエッチバックすることにより、リッジストライプ１５上のマスク層１４を露出させる。図２２ＡのＢ−Ｂ線に沿っての断面図を図２２Ｂに示す。
次に、図２３Ａに示すように、こうして露出したマスク層１４をエッチング除去し、電流注入領域となるリッジストライプ１５の上面を露出させる。例えば、マスク層１４がＳｉＯ2 膜からなる場合には、ＨＦ系のエッチャントを用いてウェットエッチングするが、これに限定されるものではない。図２３ＡのＢ−Ｂ線に沿っての断面図を図２３Ｂに示す。
【００５７】
次に、図２４Ａに示すように、レジスト１７、１８および露出したリッジストライプ１５の上面の全面にｐ側電極形成用の金属膜１９を成膜する。図２４ＡのＢ−Ｂ線に沿っての断面図を図２４Ｂに示す。
次に、図２５Ａに示すように、レジスト１７、１８をその上に形成された金属膜１９とともに除去する（リフトオフ）。こうしてリッジストライプ１５の電流注入領域の上面にのみ残された金属膜１９によりｐ側電極２０が形成される。図２５ＡのＢ−Ｂ線に沿っての断面図を図２５Ｂに示す。
【００５８】
この後、第１の実施の形態と同様に工程を進めて、目的とする端面電流非注入構造を有するＧａＮ系半導体レーザを製造する。
この第２の実施の形態によれば、第１の実施の形態と同様な種々の利点を得ることができる。
【００５９】
〈３．第３の実施の形態〉
［半導体レーザの製造方法］
第３の実施の形態によるＧａＮ系半導体レーザの製造方法について説明する。このＧａＮ系半導体レーザは、第１の実施の形態によるＧａＮ系半導体レーザと同様に、リッジストライプ構造および端面電流非注入構造を有する。
【００６０】
ＧａＮ系半導体レーザの高出力化を図るためには、キンクレベルの向上および発熱の抑制を同時に図ることが必要不可欠である。キンクレベルの向上を図るためにはリッジストライプの幅（リッジ幅）を狭くする必要があり、そのためにはリッジストライプの両側面をより垂直にする必要がある。なぜなら、リッジストライプの幅を狭くするとリッジストライプの上面の面積が小さくなり、ｐ側電極の接触面積が小さくなるが、この場合にはｐ側電極の接触抵抗が高くなる問題が発生するからである。
【００６１】
そこで、この第３の実施の形態においては、第１および第２の実施の形態によるＧａＮ系半導体レーザにおいて、リッジストライプ１５の両側面の垂直性を向上させる方法について説明する。
すなわち、第１または第２の実施の形態において、マスク層１４を用いてＧａＮ系半導体層１２をＲＩＥ法により所定の深さまでドライエッチングしてリッジストライプ１５を形成する際に、ＲＩＥ法の条件を次のように設定する。すなわち、エッチングガスとして塩素系ガスを用い、ガス圧力を０．５〜１．５Ｐａ、ガス流量を５〜１００ｓｃｃｍ、例えば９０ｓｃｃｍとする。ガス圧力を変えてＲＩＥ法によりリッジストライプ１５を形成した時のリッジストライプ１５の両側面のｎ型ＧａＮ基板１１の表面に対する傾斜角θを測定した結果を図２６に示す。ただし、ガス流量は９０ｓｃｃｍとした。
【００６２】
図２６に示すように、ガス圧力が０．５〜１．５Ｐａの範囲内では傾斜角θは約８２〜８７．８°であり、高い垂直性が得られていることがわかる。特に、ガス圧力が１．５Ｐａの時には傾斜角θは約８７．８°と極めて垂直性が高いことがわかる。ガス圧力を１．５ＰａとしてＲＩＥ法によりリッジストライプ１５を形成した試料の断面ＳＥＭ像を図２７に示す。
この第３の実施の形態においては、上記以外のことは第１または第２の実施の形態と同様である。
【００６３】
この第３の実施の形態によれば、第１または第２の実施の形態と同様な利点に加えて、次のような利点を得ることができる。すなわち、リッジストライプ１５の両側面の垂直性を高くすることができることにより、ＧａＮ系半導体レーザのキンクレベルの向上および発熱の抑制を同時に図ることができる。
【００６４】
以上、この発明の実施の形態について具体的に説明したが、この発明は、上述の実施の形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
例えば、上述の実施の形態において挙げた数値、構造、基板、原料、プロセスなどはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、構造、基板、原料、プロセスなどを用いてもよい。
具体的には、例えば、上述の第１〜第３の実施の形態においては、この発明をＳＣＨ構造のＧａＮ系半導体レーザの製造に適用した場合について説明したが、この発明は、例えば、ＤＨ（Double Heterostructure）構造のＧａＮ系半導体レーザの製造に適用することも可能である。
【図面の簡単な説明】
【００６５】
【図１】この発明の第１の実施の形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図２】この発明の第１の実施の形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図３】この発明の第１の実施の形態によるＧａＮ系半導体レーザの製造方法を説明するための斜視図である。
【図４】この発明の第１の実施の形態によるＧａＮ系半導体レーザの製造方法を説明するための平面図である。
【図５】この発明の第１の実施の形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図６】この発明の第１の実施の形態によるＧａＮ系半導体レーザの製造方法を説明するための斜視図である。
【図７】この発明の第１の実施の形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図８】この発明の第１の実施の形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図９】この発明の第１の実施の形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図１０】この発明の第１の実施の形態によるＧａＮ系半導体レーザの製造方法を説明するための斜視図である。
【図１１】この発明の第１の実施の形態によるＧａＮ系半導体レーザの製造方法を説明するための平面図である。
【図１２】この発明の第１の実施の形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図１３】この発明の第１の実施の形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図１４】この発明の第１の実施の形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図１５】この発明の第１の実施の形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図１６】この発明の第１の実施の形態によるＧａＮ系半導体レーザの製造方法を説明するための平面図である。
【図１７】この発明の第２の実施の形態によるＧａＮ系半導体レーザの製造方法を説明するための斜視図である。
【図１８】この発明の第２の実施の形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図１９】この発明の第２の実施の形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図２０】この発明の第２の実施の形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図２１】この発明の第２の実施の形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図２２】この発明の第２の実施の形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図２３】この発明の第２の実施の形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図２４】この発明の第２の実施の形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図２５】この発明の第２の実施の形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図２６】この発明の第３の実施の形態によるＧａＮ系半導体レーザの製造方法においてリッジストライプをＲＩＥ法により形成する際のエッチングガス圧によるリッジストライプの両側面の傾斜角の変化を示す略線図である。
【図２７】この発明の第３の実施の形態によるＧａＮ系半導体レーザの製造方法においてリッジストライプをＲＩＥ法により最適エッチングガス圧で形成した試料の断面ＳＥＭ像を示す図面代用写真である。
【図２８】従来の端面電流非注入構造を有する窒化物系半導体レーザの第１の例を示す略線図である。
【図２９】従来の端面電流非注入構造を有する窒化物系半導体レーザの第２の例を示す略線図である。
【図３０】従来の端面電流非注入構造を有する窒化物系半導体レーザの第３の例を示す略線図である。
【符号の説明】
【００６６】
１１…ｎ型ＧａＮ基板、１２…ＧａＮ系半導体層、１３、２１…絶縁膜、１４…マスク層、１４ａ…マスク部、１５…リッジストライプ、１６ａ、１６ｂ…溝、１７、１８…レジスト、１９…金属膜、２０…ｐ側電極、２２…パッド電極、２３…ｎ側電極
【図１】
2010141229.tif 000003
【図２】
2010141229.tif 000004
【図３】
2010141229.tif 000005
【図４】
2010141229.tif 000006
【図５】
2010141229.tif 000007
【図６】
2010141229.tif 000008
【図７】
2010141229.tif 000009
【図８】
2010141229.tif 000010
【図９】
2010141229.tif 000011
【図１０】
2010141229.tif 000012
【図１１】
2010141229.tif 000013
【図１２】
2010141229.tif 000014
【図１３】
2010141229.tif 000015
【図１４】
2010141229.tif 000016
【図１５】
2010141229.tif 000017
【図１６】
2010141229.tif 000018
【図１７】
2010141229.tif 000019
【図１８】
2010141229.tif 000020
【図１９】
2010141229.tif 000021
【図２０】
2010141229.tif 000022
【図２１】
2010141229.tif 000023
【図２２】
2010141229.tif 000024
【図２３】
2010141229.tif 000025
【図２４】
2010141229.tif 000026
【図２５】
2010141229.tif 000027
【図２６】
2010141229.tif 000028
【図２７】
2010141229.tif 000029
【図２８】
2010141229.tif 000030
【図２９】
2010141229.tif 000031
【図３０】
2010141229.tif 000032