(57)【要約】【課題】過電流を検出する時に、チョークコイルの音鳴りを防止すると共に、連続的なＯＮ動作を防止する。【解決手段】ＰＦＣ制御回路１Ｂのマスクブロック２１に対して過電流検出信号ＰＣＤおよびゼロ電流検出信号ＺＣＤが入力される。マスクブロック２１は、過電流が検出され、信号ＰＣＤがＨとなると、出力を停止する。そして、チョークコイルの放電電流がゼロとなったことをゼロ電流検出信号ＺＣＤによって検出し、さらに、発振器の出力ＣＬＫの立ち上がりでもって、信号ＰＣＤがＬとされる。信号ＰＣＤがＬとなると、マスクブロック２１が出力の発生を再開する。最大デューティとなったことが最大デューティ検出ブロック２３によって検出された場合も同様の制御がなされる。【選択図】図７
2010074910.tif 000002
【特許請求の範囲】
【請求項１】
一端が一方の入力端子に接続され、他端がダイオードを介して一方の出力端子に接続されたチョークコイルと、
上記チョークコイルの上記他端と上記ダイオードの接続点と、他方の出力端子との間に接続されたスイッチング素子と、
上記ダイオードおよび上記一方の出力端子の接続点と、上記他方の出力端子との間に接続されたコンデンサと、
発振器と、出力電圧を安定化するために、上記発振器の出力信号から形成されたパルス信号のデューティ比を制御するパルス幅変調回路と、上記パルス幅変調回路の出力信号が供給される保護回路とを有し、上記保護回路から上記スイッチング素子をＯＮ／ＯＦＦさせるパルス信号を出力するＰＦＣ制御回路と
を備え、
上記保護回路は、
上記チョークコイルを流れる電流が過電流である時に所定の論理値となる検出信号ＰＣＤを出力する過電流検出部と、
上記デューティ比が設定された最大デューティである時に所定の論理値となる検出信号ＭＤを出力する最大デューティ検出部と、
上記チョークコイルに貯えられたエネルギーの放電が完了した時に所定の論理値となる検出信号ＺＣＤを出力する電流検出部と、
上記検出信号ＰＣＤ、上記検出信号ＭＤおよび上記検出信号ＺＣＤとを使用して、上記過電流および上記最大デューティの一方が検出される時に、上記パルス幅変調回路の出力信号の出力を停止し、上記検出信号ＺＣＤにより上記放電が完了した時に、上記パルス幅変調回路の出力信号を出力を再開するマスク部と
を備える
ことを特徴とする電源装置。
【請求項２】
上記マスク部は、上記検出信号ＰＣＤおよび上記検出信号ＭＤの一方が所定の論理値になると、上記パルス幅変調信号の出力を停止することを特徴とする請求項１記載の電源装置。
【請求項３】
上記マスク部は、上記検出信号ＺＣＤが所定の論理値になると、上記パルス幅変調信号の出力を再開することを特徴とする請求項１記載の電源装置。
【請求項４】
上記マスク部は、上記検出信号ＺＣＤが所定の論理値になった後に、上記発振器の出力信号のエッジのタイミングで、上記パルス幅変調信号の出力を再開することを特徴とする請求項３記載の電源装置。
【請求項５】
上記マスク部は、上記検出信号ＰＣＤおよび上記検出信号ＭＤの一方が所定の論理値になると、上記パルス幅変調信号の出力を停止すると共に、上記発振器の動作を停止し、
上記検出信号ＺＣＤが所定の論理値になると、上記発振器の動作を再開すると共に、上記パルス幅変調信号の出力を再開することを特徴とする請求項１記載の電源装置。
【請求項６】
一端が一方の入力端子に接続され、他端がダイオードを介して一方の出力端子に接続されたチョークコイルと、
上記チョークコイルの上記他端と上記ダイオードの接続点と、他方の出力端子との間に接続されたスイッチング素子と、
上記ダイオードおよび上記一方の出力端子の接続点と、上記他方の出力端子との間に接続されたコンデンサと、
発振器と、出力電圧を安定化するために、上記発振器の出力信号から形成されたパルス信号のデューティ比を制御するパルス幅変調回路と、上記パルス幅変調回路の出力信号が供給される保護回路とを有し、上記保護回路から上記スイッチング素子をＯＮ／ＯＦＦさせるパルス信号を出力するＰＦＣ制御回路と
を備え、上記保護回路によって実行される電源装置の制御方法において、
上記チョークコイルを流れる電流が過電流である時に所定の論理値となる検出信号ＰＣＤと、上記デューティ比が設定された最大デューティである時に所定の論理値となる検出信号ＭＤと、上記チョークコイルに貯えられたエネルギーの放電が完了した時に所定の論理値となる検出信号ＺＣＤをを生成するステップと、
上記検出信号ＰＣＤおよび上記検出信号ＭＤの一方によって、上記過電流および上記最大デューティの一方が検出される時に、上記パルス幅変調回路の出力信号の出力を停止するステップと、
上記検出信号ＺＣＤにより上記放電が完了したことが検出される時に、上記パルス幅変調回路の出力信号を出力を再開するステップと
を備える
ことを特徴とする電源制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、交流電流を整流し、安定した直流電圧を生成する電源装置に関し、特に、ＰＦＣ制御回路を有する電源装置に関する。
【背景技術】
【０００２】
ＰＦＣ（Power Factor Correction：力率改善 ）制御ＩＣを有する電源装置は、力率を改善することによって、高調波の発生を抑制することができる。このような電源装置としては、以下の特許文献１に記載の電源装置が知られている。
【０００３】
【特許文献１】特開平１１−１６４５４８号公報
【０００４】
特許文献１に記載の電源装置は、起動時や、交流電源の瞬停（瞬間的な交流電源の供給停止）後の復帰時に入力電圧が急激に上昇する時に、コンデンサに過大な電流が流れ、スイッチング素子が過大な電流によって破壊されることを防止することを目的とするものである。特許文献１には、検出抵抗に電流を流し、検出された電圧を基準値と比較し、過大な電流が検出されると、スイッチング素子に対するドライブパルスの出力を停止するようにしている。
【０００５】
図１を参照して、従来の電流連続モードのＰＦＣ制御回路を有する電源装置の一例について説明する。電流連続モードは、スイッチング素子をドライブパルスによってＯＮ／ＯＦＦ制御するものである。電流非連続モード（臨界モードと呼ばれる）は、チョークコイルに設けた二次巻線によって電流ゼロ検出を行い、電流ゼロでスイッチング素子のＯＮ／ＯＦＦの切り替えを行うものである。
【０００６】
図１に示すように、ブリッジ整流回路ＢＤおよび平滑コンデンサＣｉは、交流電源（商用電源）Ｖａｃの交流電圧を整流して全波整流電圧を平滑コンデンサＣｉに供給する。平滑コンデンサＣｉの両端に入力（直流）電圧Ｖｉｎが出力される。
【０００７】
ブリッジ整流回路ＢＤにより形成された入力電圧Ｖｉｎが抵抗Ｒ１、Ｒ２およびＲ３を直列に介して基準電位（接地）に接続される。抵抗Ｒ１およびＲ２の接続点からブリッジ整流回路ＢＤからの電流ＩＡＣがＰＦＣ制御回路１Ａに入力される。また、抵抗Ｒ２およびＲ３の接続点からは、ＡＣ電圧を平均化した電圧ＶＲＭＳが取り出され、この電圧ＶＲＭＳがＰＦＣ制御回路１Ａに入力される。
【０００８】
ブリッジ整流回路ＢＤの一方の出力端子（非接地側）がチョークコイルＬ１の一端に接続され、チョークコイルＬ１の他端がダイオードＤ１を介して一方の出力端子に接続される。チョークコイルＬ１の他端とダイオードＤ１の接続点と、他方の出力端子との間にスイッチング素子としてのＦＥＴ（Field Effect Transistor ；電界効果トランジスタ）Ｑ１のドレインが接続される。ＦＥＴＱ１は、例えばＮチャンネルＦＥＴＱ１である。ＦＥＴＱ１のソースが接地される。ＦＥＴＱ１のドレイン・ソース間に寄生ダイオードが存在する。ＦＥＴＱ１のゲートに対してＰＦＣ制御回路１Ａにより形成されたドライブパルスＯＵＴが供給される。
【０００９】
ＦＥＴＱ１のドレインがダイオードＤ１を順方向に介してコンデンサＣｏの一端に接続される。コンデンサＣｏの他端が接地される。コンデンサＣｏの両端に出力電圧Ｖｏｕｔが発生する。出力電圧Ｖｏｕｔが負荷２に対して印加される。負荷電流の経路に直列に電流検出抵抗Ｒsense が挿入される。電流検出抵抗Ｒsense の両端電圧は、流れる電流に応じた大きさとなり、電流検出抵抗Ｒsense によって得られた検出信号Ｉsense がＰＦＣ制御回路１Ａの保護回路１６に供給される。
【００１０】
昇圧形コンバータが構成され、入力電圧Ｖｉｎより高い出力電圧Ｖｏｕｔが形成される。スイッチング素子としてのＦＥＴＱ１は、ＰＦＣ制御回路１Ａのドライブ回路１７からドライブパルスＯＵＴが供給される。ＦＥＴＱ１は、ドライブパルスＯＵＴの論理値がハイレベル（以下、Ｈと表記する）期間でＯＮし、その論理値がローレベル（以下、Ｌと表記する）期間でオフする。
【００１１】
ＦＥＴＱ１がＯＮする期間では、チョークコイルＬ１およびＦＥＴＱ１を介して電流が流れる。次に、ＦＥＴＱ１がオフすると、チョークコイルＬ１、ダイオードＤ１およびコンデンサＣｏを介して電流が流れる。
【００１２】
出力端子と、基準電位点（接地）との間には、抵抗Ｒ４およびＲ５が直列に挿入される。抵抗Ｒ４およびＲ５の接続点から、ＰＦＣ制御回路１Ａの電圧増幅器１１に対して、出力電圧Ｖｏｕｔを抵抗で分圧した電圧ＦＢがフィードバックされる。
【００１３】
ＰＦＣ制御回路１Ａは、電圧増幅器１１と、乗算器１２と、電流増幅器１３と、パルス幅変調（ＰＷＭ；Pulse Width Modulation）回路１４と、発振器１５と、保護回路１６と、ドライブ回路１７とを有する。
【００１４】
電圧増幅器１１には、抵抗Ｒ４およびＲ５の接続点からフィードバックされた出力電圧ＦＢが供給され、その出力電圧ＶＡＯが乗算器１２に入力される。乗算器１２には、電圧ＶＡＯと共に、電流ＩＡＣおよび電圧ＶＲＭＳが入力され、乗算器１１から乗算器出力Ｉｍｐｏが出力される。乗算器出力Ｉｍｐｏは、下記の式で表される。
【００１５】
Ｉｍｐｏ＝ＩＡＣ×ＶＡＯ／（Ｋ×ＶＲＭＳ2）
ただし、Ｋは定数であり、回路によって任意に選択される。
【００１６】
乗算器出力Ｉｍｐｏは、電流増幅器１３を介してパルス幅変調回路１４に供給される。発振器１５は、電流源によってコンデンサを充放電することによって、三角波を発生する構成とされている。パルス幅変調回路１４は、発振器１５から供給された三角波をパルス信号に変換し、パルス信号を電流増幅器１３からの出力に応じてパルス幅変調する。変調されたパルス信号は、保護回路１６およびドライブ回路１７を介してドライブパルスとして出力される。ドライブパルスがＦＥＴＱ１のゲートに印加される。これにより、ＦＥＴＱ１が高速でスイッチングがされる。ＰＦＣ制御回路１Ａは、ドライブパルスのデューティ比を変化させることで、出力電圧Ｖｏｕｔを安定化する。
【００１７】
ＰＦＣ制御回路１Ａの乗算出力Ｉｍｐｏは、上式に示されるように、ＩＡＣ、ＶＡＯに比例し、ＶＲＭＳの二乗に反比例する。また、乗算出力Ｉｍｐｏが大きいほどドライブパルスのＯＮ期間が長くなる。したがって、電圧ＶＲＭＳが小さいと、乗算出力Ｉｍｐｏが大きくなり、ＦＥＴＱ１のＯＮ期間が長くなり、電流ＩＬ１が大きくなるように制御される。
【００１８】
ＰＦＣ制御回路１Ａには、電流検出抵抗Ｒsense からの出力Ｉsense が供給され、過電流（設定された値以上の電流のこと）が検出された場合には、保護回路１６によってドライブパルスの出力が停止される。その結果、ＦＥＴＱ１がオフしたままとなり、過大電流をＦＥＴＱ１がスイッチングすることによって、ＦＥＴＱ１が破損することが防止される。
【００１９】
図２は、ＰＦＣ制御回路１Ａ、特に、保護回路１６の詳細を示す。パルス幅変調回路１４の出力ＰＷＭが保護回路１６内のマスクブロック２１および最大デューティ検出ブロック２３に供給される。最大デューティ検出ブロック２３の検出信号ＭＤがマスクブロック２１に供給される。発振器１５の出力ＣＬＫがパルス幅変調回路１４およびマスクブロック２１に対して供給される。
【００２０】
マスクブロック２１に対して過電流検出ブロック２２の出力ＰＣＤが供給される。過電流検出ブロック２２には、電流検出抵抗Ｒsense からの検出信号Ｉsense が供給される。保護回路１６によって過電流保護およびデューティの制御がなされ、マスクブロック２１の出力パルス信号がドライブ回路１７に供給される。ドライブ回路１７からＦＥＴＱ１のゲートに対してドライブパルスＯＵＴが出力される。
【００２１】
図３は、従来の電源装置の通常動作時の各部の波形を示す。図３Ａは、入力交流（ＡＣ）電流の波形である。図３ＢがチョークコイルＬ１を流れる電流ＩＬ１の波形である。図３Ｃが検出信号Ｉsense の波形である。図３Ｂ中で、破線で囲んだ区間を拡大した波形を図４に示す。
【００２２】
図４ＡがチョークコイルＬ１を流れる電流ＩＬ１の波形である。図４Ｂが検出信号Ｉsense の波形である。図４Ｃがドライブ回路１７から出力されるドライブパルスＯＵＴの波形である。ドライブパルスＯＵＴのＨの期間でＦＥＴＱ１がＯＮし、チョークコイルＬ１の電流ＩＬ１が流れる。
【００２３】
乗算器出力のＩｍｐｏによって、スイッチング素子であるＦＥＴＱ１のＯＮ／ＯＦＦのデューティ比を変えることによって、ＡＣ電圧に相似になるようにＡＣ電流が制御される。チョークコイルＬ１はスイッチング素子Ｑ１がＯＮの時にエネルギーを充電し、ＦＥＴＱ１がＯＦＦの時にエネルギーを放電するように動作する。
【００２４】
ドライブパルスＯＵＴ（すなわち発振器１５の発振周波数）が固定周波数とされている。したがって、負荷が重いときには、図４に示すように、ＦＥＴＱ１のＯＮ時にチョークコイルＬ１に貯えられたエネルギーがＦＥＴＱ１のＯＦＦ時に放電しきらないうちに（つまり、Ｌ１の電流がゼロにならないうちに）、再度ＦＥＴＱ１がＯＮする。このような動作が電流連続モードと呼ばれる。
【００２５】
次に、過電流が流れる時の各部波形が図５および図６に示される。図５は、図３と対応する。図５Ａは、入力交流（ＡＣ）電流の波形である。図５ＢがチョークコイルＬ１を流れる電流ＩＬ１の波形である。図５Ｃが検出信号Ｉsense の波形である。図５Ｂ中で、破線で囲んだ区間を拡大した波形を図６に示す。図６は、図４と対応する波形図である。
【００２６】
図６Ａが発振器１５の出力信号ＣＬＫの波形である。図６ＢがチョークコイルＬ１を流れる電流ＩＬ１の波形である。図６Ｃが検出信号Ｉsense の波形である。図６Ｄがドライブ回路１７から出力されるドライブパルスＯＵＴの波形である。ドライブパルスＯＵＴのＨの期間でＦＥＴＱ１がＯＮし、チョークコイルＬ１の電流ＩＬ１が流れる。なお、図５および図６は、実際には発生するノイズ等が省略された概略的な波形を示している。
【００２７】
ＦＥＴＱ１がＯＮし、ＦＥＴＱ１を過電流が流れると、ＦＥＴＱ１が破損するおそれがある。電流検出抵抗Ｒsense によって得られた検出信号Ｉsenseが保護回路１６に供給さ
れ、過電流が検出された時に保護動作が働くようになされている。一般的に、過電流制御方法として、ドライブパルスＯＵＴの出力中に過電流検出されることで、出力中のドライブパルスＯＵＴをＯＦＦするパルスバイパルス方式が知られている。
【００２８】
パルスバイパルス方式では、検出信号Ｉsenseが所定の電圧値に達すると、現在出力中
のドライブパルスＯＵＴの出力を直ちにＯＦＦし、その後、固定された周波数期間のタイミングで、再度ドライブパルスＯＵＴの出力をＯＮする。さらに、ＯＮ時間が所定値以上になる場合にも、ドライブパルスＯＵＴの出力をＯＦＦするような制御（ＭＡＸデューティ制御と称する）がなされている。
【００２９】
図６Ｅ、図６Ｆ、および図６Ｇは、ＰＦＣ制御回路１Ａ内の保護回路１６において発生する信号の一例を示す。すなわち、図６Ｅがパルス幅変調回路１４が出力するＰＷＭ信号であり、図６Ｆが過電流検出ブロック２２が出力する検出信号ＰＣＤである。検出信号ＰＣＤは、検出信号Ｉsense が設定した所定値を超えると、Ｈとなり、検出信号Ｉsense が所定の値を超えなくなると、Ｌとなる。図６ＧがＭＡＸデューティ検出ブロック２３が出力する検出信号ＭＤである。デューティ比が所定値例えば０．９５になると検出信号ＭＤがＨとなる。
【発明の開示】
【発明が解決しようとする課題】
【００３０】
上述した構成の従来のＰＦＣ制御回路１Ａでは、過電流を検出した場合、またはＭＡＸデューティを検出した場合に、ドライブパルスＯＵＴの出力を停止する。しかしながら、直ぐに検出した状態が解消されるので、発振器１５の出力ＣＬＫの立ち下がりが来ると、必ず検出状態がリセットされてしまう。したがって、次の周期になると、直ぐに図６Ｅに示すＰＷＭ出力によってドライブパルスＯＵＴを出力してしまう。このため、図６Ｄに示すように、ドライブパルスＯＵＴのＯＦＦのタイミングとＯＮのタイミングとが不規則に繰り返される。その結果、異常発振のような動作が発生し、チョークコイルＬ１の音鳴りが生じる。さらに、連続的にスイッチング素子がＯＮされる場合もあり、チョークコイルの磁束の飽和による直流重畳の問題が懸念され、安全性に問題がある。
【００３１】
音鳴りは、ＡＶ(AudioVisual)機器などの家電機器にとっては避けなければならない。
音鳴りを回避する従来の方法として、ＰＦＣ回路の始動期などにソフトスタート機能を設け、過電流が生じないようにすることが知られている。但し、ソフトスタートは、起動時間が長くなる問題を生じる。さらに、ＡＣの瞬停の復帰時には、音鳴りを避けることができない。
【００３２】
このＡＣ電圧起動時やＡＣ瞬停の復帰時の音鳴り対策として、本願出願人は、ＰＦＣ制御回路１Ａの乗算器の入力電圧ＶＲＭＳが一定以下にならないようにして、乗算器出力をコントロールすることを提案している。この方法は、ＡＣ瞬停復帰時やＡＣ起動時など、ＶＲＭＳ電圧が低下してしまう場合のみに有効な回路で、リレーなどで突入防止抵抗がシャントされている通常時の急激な負荷変動により発生する過電流には対応できない。
【００３３】
さらに、この音鳴りを解消するべく、チョークコイルＬ１の直流重畳を伸ばして、飽和しにくくする対策が必要とされる。さらに、過電流の検出ポイントをより高くすることが必要とされる。このように、従来の方法では、余裕を持った設計が必要とされる。その結果、チョークコイルの大型化を招来し、ＦＥＴＱ１などの半導体の特性にも余裕があることが求められ、実装面積の増大、並びにコストの増加を招いていた。さらに、過電流の検出ポイントをより高くすることによって、急激な過負荷時などで半導体やパターンなどに余計な電気ストレスを加えてしまうという問題点があった。
【００３４】
したがって、この発明の目的は、上記問題点を解消し、過電流検出時の音鳴りを防止することができる電源装置および電源装置の制御方法を提供することにある。
【課題を解決するための手段】
【００３５】
上述した課題を解決するために、この発明は、一端が一方の入力端子に接続され、他端がダイオードを介して一方の出力端子に接続されたチョークコイルと、
チョークコイルの他端とダイオードの接続点と、他方の出力端子との間に接続されたスイッチング素子と、
ダイオードおよび一方の出力端子の接続点と、他方の出力端子との間に接続されたコンデンサと、
発振器と、出力電圧を安定化するために、発振器の出力信号から形成されたパルス信号のデューティ比を制御するパルス幅変調回路と、パルス幅変調回路の出力信号が供給される保護回路とを有し、保護回路からスイッチング素子をＯＮ／ＯＦＦさせるパルス信号を出力するＰＦＣ制御回路と
を備え、
保護回路は、
チョークコイルを流れる電流が過電流である時に所定の論理値となる検出信号ＰＣＤを出力する過電流検出部と、
デューティ比が設定された最大デューティである時に所定の論理値となる検出信号ＭＤを出力する最大デューティ検出部と、
チョークコイルに貯えられたエネルギーの放電が完了した時に所定の論理値となる検出信号ＺＣＤを出力する電流検出部と、
検出信号ＰＣＤ、検出信号ＭＤおよび検出信号ＺＣＤとを使用して、過電流および最大デューティの一方が検出される時に、パルス幅変調回路の出力信号の出力を停止し、検出信号ＺＣＤにより放電が完了した時に、パルス幅変調回路の出力信号を出力を再開するマスク部と
を備える
ことを特徴とする電源装置である。
【００３６】
マスク部は、検出信号ＰＣＤおよび検出信号ＭＤの一方が所定の論理値になると、パルス幅変調信号の出力を停止する。
【００３７】
マスク部は、検出信号ＺＣＤが所定の論理値になると、パルス幅変調信号の出力を再開する。
【００３８】
さらに、マスク部は、検出信号ＺＣＤが所定の論理値になった後に、発振器の出力信号のエッジのタイミングで、パルス幅変調信号の出力を再開する。
【００３９】
マスク部は、検出信号ＰＣＤおよび検出信号ＭＤの一方が所定の論理値になると、パルス幅変調信号の出力を停止すると共に、発振器の動作を停止し、
検出信号ＺＣＤが所定の論理値になると、発振器の動作を再開すると共に、パルス幅変調信号の出力を再開する。
【００４０】
この発明は、一端が一方の入力端子に接続され、他端がダイオードを介して一方の出力端子に接続されたチョークコイルと、
チョークコイルの他端とダイオードの接続点と、他方の出力端子との間に接続されたスイッチング素子と、
ダイオードおよび一方の出力端子の接続点と、他方の出力端子との間に接続されたコンデンサと、
発振器と、出力電圧を安定化するために、発振器の出力信号から形成されたパルス信号のデューティ比を制御するパルス幅変調回路と、パルス幅変調回路の出力信号が供給される保護回路とを有し、保護回路からスイッチング素子をＯＮ／ＯＦＦさせるパルス信号を出力するＰＦＣ制御回路と
を備え、保護回路によって実行される電源装置の制御方法において、
チョークコイルを流れる電流が過電流である時に所定の論理値となる検出信号ＰＣＤと、デューティ比が設定された最大デューティである時に所定の論理値となる検出信号ＭＤと、チョークコイルに貯えられたエネルギーの放電が完了した時に所定の論理値となる検出信号ＺＣＤをを生成するステップと、
検出信号ＰＣＤおよび検出信号ＭＤの一方によって、過電流および最大デューティの一方が検出される時に、パルス幅変調回路の出力信号の出力を停止するステップと、
検出信号ＺＣＤにより放電が完了したことが検出される時に、パルス幅変調回路の出力信号を出力を再開するステップと
を備える
ことを特徴とする電源制御方法である。
【発明の効果】
【００４１】
この発明によれば、ＰＦＣ回路の過電流検出時の音鳴りを軽減することができる。さらに、スイッチング素子の連続ＯＮ時の磁束の飽和を防止できる。さらに、この発明は、従来までの回路に求められていた余裕を減らすことかでき、コストダウンを図ることができる。さらに、過負荷検出時の後には、チョークコイルに貯えられていたエネルギーが放電されたことを検出するので、過負荷時におけるスイッチング素子などの半導体のスイッチングロスを減少でき、熱損失を抑えることができる。
【発明を実施するための最良の形態】
【００４２】
以下、この発明の第１の実施形態について図面を参照しながら説明する。この第１の実施の形態は、上述した図１に示す構成の連続電流モードのＰＦＣ制御回路を有する電源装置に対して適用される。すなわち、ブリッジ整流回路ＢＤおよび平滑コンデンサＣｉによって、交流電源（商用電源）Ｖａｃの交流電圧が整流され、平滑コンデンサＣｉの両端に入力（直流）電圧Ｖｉｎが発生する。
【００４３】
入力電圧ＶｉｎがチョークコイルＬ１、ＦＥＴＱ１、ダイオードＤ１およびコンデンサＣｏからなる昇圧形スイッチング電源回路に供給され、入力電圧Ｖｉｎより高い出力電圧Ｖｏｕｔが生成される。出力電圧Ｖｏｕｔが負荷に供給される。ＦＥＴＱ１は、例えばＮチャンネルＦＥＴである。スイッチング素子としてのＦＥＴＱ１のゲートに対してＰＦＣ制御回路により形成されたドライブパルスＯＵＴが供給される。
【００４４】
ＦＥＴＱ１は、パルスが一方の論理値であるＨの期間でＯＮし、他方の論理値であるＬの期間でオフする。ＦＥＴＱ１がＯＮする期間では、チョークコイルＬ１およびＦＥＴＱ１を介して電流が流れる。次に、ＦＥＴＱ１がオフすると、チョークコイルＬ１、ダイオードＤ１およびコンデンサＣｏを介して電流が流れる。
【００４５】
図７に示すように、第１の実施形態によるＰＦＣ制御回路１Ｂは、電圧増幅器１１と、乗算器１２と、電流増幅器１３と、パルス幅変調（ＰＷＭ；Pulse Width Modulation）回路１４と、発振器１５と、保護回路１６と、ドライブ回路１７とを有する。
【００４６】
入力電流ＩＡＣおよびＡＣ電圧を平均化した電圧ＶＲＭＳがＰＦＣ制御回路１Ｂの乗算器１２に供給される。出力電圧を抵抗分圧した電圧ＦＢがＰＦＣ制御回路１Ｂの電圧増幅器１１に供給され、電圧増幅器１１の出力電圧ＶＡＯが乗算器１２に供給される。
【００４７】
乗算器１２が下記の式で表される乗算出力Ｉｍｐｏを電流増幅器１３を介してパルス幅変調回路１４に供給する。
【００４８】
Ｉｍｐｏ＝ＩＡＣ×ＶＡＯ／（Ｋ×ＶＲＭＳ2）
ただし、Ｋは定数であり、回路によって任意に選択される。
【００４９】
パルス幅変調回路１４は、発振器１５から供給された信号を電流増幅器１３からの出力ＣＡＯに応じてパルス幅変調する。変調されたパルス信号は、保護回路１６およびドライブ回路１７を介してドライブパルスＯＵＴとして出力される。ドライブパルスＯＵＴがＦＥＴＱ１のゲートに印加される。これにより、ＦＥＴＱ１が高速でスイッチングがされる。
【００５０】
乗算出力Ｉｍｐｏは、上式に示されるように、ＩＡＣ、ＶＡＯに比例し、ＶＲＭＳの二乗に反比例する。また、乗算出力Ｉｍｐｏが大きいほどドライブパルスのＯＮ期間が長くなる。したがって、電圧ＶＲＭＳが小さいと、乗算出力Ｉｍｐｏが大きくなり、ＦＥＴＱ１のＯＮ期間が長くなり、電流ＩＬ１が大きくなるように制御される。ＰＦＣ制御回路１Ｂは、ドライブパルスのデューティ比を変化させることで、出力電圧Ｖｏｕｔを安定化する。
【００５１】
負荷電流の経路に直列に電流検出抵抗Ｒsense が挿入される。電流検出抵抗Ｒsense によって得られた検出信号（電圧値）Ｉsense がＰＦＣ制御回路１Ｂの保護回路１６に供給される。検出信号Ｉsense によって過電流が検出された場合には、保護回路１６によってドライブパルスの出力が停止される。その結果、ＦＥＴＱ１がオフしたままとなり、過電流が抑えられる。
【００５２】
パルス幅変調回路１４の出力ＰＷＭが保護回路１６内のマスクブロック２１および最大デューティ検出ブロック２３に供給される。最大デューティ検出ブロック２３の検出信号ＭＤがマスクブロック２１に供給される。発振器１５の出力ＣＬＫがパルス幅変調回路１４およびマスクブロック２１に対して供給される。
【００５３】
マスクブロック２１に対して過電流検出ブロック２２が出力する検出信号ＰＣＤが供給される。過電流検出ブロック２２には、電流検出抵抗Ｒsense からの検出信号Ｉsense が供給される。さらに、この発明の第１の実施の形態では、検出信号Ｉsense がゼロ電流検出ブロック２４に供給される。ゼロ電流検出ブロック２４は、チョークコイルＬ１に貯えられていたエネルギーの放電が完了したことを検出するもので、電流検出抵抗Ｒsense を流れる電流がゼロになることを検出する。ゼロ電流検出信号ＺＣＤがマスクブロック２１に供給される。
【００５４】
保護回路１６によって、後述するように、過電流保護およびデューティの制御がなされ、マスクブロック２１の出力パルス信号（内部ＯＵＴと称する）がドライブ回路１７に供給される。ドライブ回路１７からＦＥＴＱ１のゲートに対してドライブパルスＯＵＴが出力される。
【００５５】
この発明の第１の実施の形態において、通常動作は、図１および図２に示す構成の電源装置と同様である。図８および図９を参照して過電流制御動作および最大デューティ制御動作について説明する。
【００５６】
図８は、図６と同様に、一部の区間を拡大して示す。図８Ａが発振器１５の固定周波数の出力信号ＣＬＫの波形である。図８ＢがチョークコイルＬ１を流れる電流ＩＬ１の波形である。図８Ｃが検出信号Ｉsense の波形である。図８Ｄがパルス幅変調回路１４から出力されるＰＷＭ信号の波形である。
【００５７】
図８Ｂの電流ＩＬ１および検出信号Ｉsense が過電流ポイントに達する過電流検出の場合（図８においてＡで示すタイミング）に過電流制御がなされる。さらに、ＰＷＭ出力のデューティが最大値に達する最大デューティ検出の場合（図８においてＢで示すタイミング）に最大デューティ制御がなされる。
【００５８】
マスクブロック２１に対して過電流検出ブロック２２の出力ＰＣＤ（図８Ｅ）、最大デューティ検出ブロック２３の検出信号ＭＤ（図８Ｆ）、並びにゼロ電流検出ブロック２４のゼロ電流検出信号ＺＣＤ（図８Ｇ）が供給される。これらの信号を受け取ったマスクブロック２１が制御動作を行い、パルス（内部パルス）ＯＵＴ（図８Ｈ）を出力する。マスクブロック２１の出力パルスがドライブ回路１７を介してＦＥＴＱ１のゲートに供給される。パルスＯＵＴのＨの期間でＦＥＴＱ１がＯＮし、そのＬの期間でＦＥＴＱ１がＯＦＦする。
【００５９】
過電流検出時（Ａ）または最大デューティ検出時（Ｂ）に、検出信号ＰＣＤまたはＭＤがＨとなり、Ｈの期間では、パルスＯＵＴが出力されないように、マスクブロック２１によってＰＷＭ信号がマスクされる。検出信号ＰＣＤまたはＭＤがゼロ電流検出信号ＺＣＤがＨで、且つ発振器の出力ＣＬＫの立ち下がりでリセットされ、検出信号ＰＣＤまたはＭＤがＬとなる。
【００６０】
図９のフローチャートを参照してこの発明の第１の実施の形態におけるマスクブロック２１の制御動作について説明する。ステップＳＴ１において、過電流検出または最大デューティ検出がなされる。検出がなされると、ステップＳＴ２において、パルスＯＵＴの出力が停止（マスク）される。この場合、検出信号Ｉsense が過電流ポイントの電圧となると、検出信号ＰＣＤがＨとなり、過電流が検出される。さらに、最大デューティ検出ブロック２３がＰＷＭ信号のデューティ比が設定されている値以上になると、検出信号ＭＤがＨとなり、最大デューティが検出される。すなわち、ＰＣＤ／ＭＤ＝Ｈである。
【００６１】
図６を参照して説明した従来の制御方法では、ＰＣＤ／ＭＤ＝Ｈとされ、パルスＯＵＴが停止される。しかしながら、ゼロ電流検出を行っていないので、発振器１５の出力信号ＣＬＫの次の周期が来ると、検出信号ＰＣＤが自動的にリセットされ、検出信号ＰＣＤがＬとなる。その結果、マスクが解除され、パルスＯＵＴが出力される。短時間でＯＦＦ動作とＯＮ動作とが繰り返され、チョークコイルＬ１の音鳴りが発生する。
【００６２】
この発明の第１の実施の形態では、発振器１５の出力信号ＣＬＫの次の周期で検出信号ＰＣＤが自動的にリセットされることを防止するために、ゼロ電流検出ブロック２４を備えている。ステップＳＴ３において、ゼロ電流検出ブロック２４によってゼロ電流が検出されたか否かが判定される。パルスＯＵＴが停止されているので、ＦＥＴＱ１がＯＦＦし、チョークコイルＬ１に貯えられたエネルギーが放電し、検出信号Ｉsense がゼロとなる。検出信号Ｉsense がゼロとなると、ステップＳＴ４において、ゼロ電流検出信号ＺＣＤ（図８Ｇ）がＨとされる。
【００６３】
次のステップＳＴ５において、信号ＣＬＫの立ち下がりが検出されると、ステップＳＴ６において、パルスＯＵＴが出力される。すなわち、リセット動作によって、ＰＣＤ／ＭＤ＝Ｌ、ＺＣＤ＝Ｌとされる。そして、乗算器１２の出力Ｉｍｐｏに応じたパルス幅のドライブパルスＯＵＴが形成される通常制御に処理が移る。さらに、過電流を検出した次の周期では、チョークコイルの電流ＩＬ１を多く流そうとするので、乗算出力Ｉｍｐｏが大きくなり、ＰＷＭ信号のデューティ比が最大デューティに張りつき易くなる。
【００６４】
このように、最大デューティを超す場合において、検出信号ＭＤをＨとし、パルスＯＵＴをマスクする。検出信号ＭＤは、上述した検出信号ＰＣＤと同様に、ゼロ電流検出信号ＺＣＤと信号ＣＬＫによってリセットされる。
【００６５】
上述したこの発明の第１の実施の形態による制御によって、過電流が発生した時に、ＦＥＴＱ１がＯＮ／ＯＦＦ動作を短期間且つ不定期で繰り返すことを防止できる。したがって、チョークコイルによる音鳴りを軽減することができる。さらに、ドライブパルスＯＵＴが連続した信号となることが防止され、連続した過電流を防止することができる。さらに、チョークコイルＬ１の電流ＩＬ１がゼロになったことを検出することは、チョークコイルの磁束がリセットされたことを検出することを意味する。したがって、磁束の飽和が発生しにくくなり、安全である。さらに、この発明の第１の実施の形態は、ＡＣ起動時およびＡＣ瞬停の復帰時に発生する音鳴り限らず、通常動作時の過負荷に起因する音鳴りをも防止することができる。
【００６６】
次に、この発明の第２の実施の形態について説明する。第２の実施の形態は、第１の実施の形態と同様に、図７に示す構成のＰＦＣ制御回路１Ｂを備える。マスクブロック２１における制御が第１の実施の形態と異なったものとされる。
【００６７】
電流ＩＬ１（図１０Ｂ）および検出信号Ｉsense （図１０Ｃ）が過電流ポイントに達する過電流検出の場合（図１０においてＡで示すタイミング）に過電流制御がなされる。さらに、ＰＷＭ出力のデューティが最大値に達する最大デューティ検出の場合（図１０においてＢで示すタイミング）に最大デューティ制御がなされる。
【００６８】
マスクブロック２１に対して過電流検出ブロック２２の出力ＰＣＤ（図１０Ｅ）、最大デューティ検出ブロック２３の検出信号ＭＤ（図１０Ｆ）、並びにゼロ電流検出ブロック２４のゼロ電流検出信号ＺＣＤ（図１０Ｇ）が供給される。これらの信号を受け取ったマスクブロック２１が制御動作を行い、パルスＯＵＴ（内部ＯＵＴ）（図１０Ｈ）を出力する。マスクブロック２１の出力パルスがドライブ回路１７を介してＦＥＴＱ１のゲートに供給される。パルスＯＵＴのＨの期間でＦＥＴＱ１がＯＮし、そのＬの期間でＦＥＴＱ１がＯＦＦする。
【００６９】
過電流検出時（Ａ）または最大デューティ検出時（Ｂ）に、検出信号ＰＣＤまたはＭＤがＨとなり、Ｈの期間では、パルスＯＵＴが出力されないように、ＰＷＭ信号がマスクされる。ここまでの動作は、第１の実施の形態と同様である。そして、検出信号ＰＣＤまたはＭＤがゼロ電流検出信号ＺＣＤがＨになると、信号ＺＣＤの立ち上がりでリセット動作がなされ、検出信号ＰＣＤまたはＭＤがＬとなる。したがって、マスクが解除され、パルスＯＵＴが出力される。
【００７０】
図１１のフローチャートを参照してこの発明の第２の実施の形態におけるマスクブロック２１の制御動作について説明する。ステップＳＴ１１において、過電流検出または最大デューティ検出がなされる。検出がなされると、ステップＳＴ１２において、パルスＯＵＴの出力が停止（マスク）される。この場合、検出信号Ｉsense が過電流ポイントの電圧となると、検出信号ＰＣＤがＨとなり、過電流が検出される。さらに、最大デューティ検出ブロック２３がＰＷＭ信号のデューティ比が設定されている所定値以上になると、検出信号ＭＤがＨとなり、最大デューティが検出される。すなわち、ＰＣＤ／ＭＤ＝Ｈである。
【００７１】
この発明の第２の実施の形態では、発振器１５の出力信号ＣＬＫの次の周期で検出信号ＰＣＤが自動的にリセットされることを防止するために、ゼロ電流検出ブロック２４を備えている。ステップＳＴ１３において、ゼロ電流検出ブロック２４によってゼロ電流が検出されたか否かが判定される。パルスＯＵＴが停止されているので、ＦＥＴＱ１がＯＦＦし、チョークコイルＬ１に貯えられたエネルギーが放電し、検出信号Ｉsense がゼロとなる。検出信号Ｉsense がゼロとなると、ステップＳＴ１４において、ゼロ電流検出信号ＺＣＤ（図１０Ｇ）がＨとされる。信号ＺＣＤの立ち上がりによって検出信号ＰＣＤおよびＭＤがリセットされる。
【００７２】
次のステップＳＴ１５において、パルスＯＵＴが出力される。すなわち、リセット動作によって、ＰＣＤ／ＭＤ＝Ｌ、ＺＣＤ＝Ｌとされる。そして、乗算器１２の出力Ｉｍｐｏに応じたパルス幅のドライブパルスＯＵＴが形成される通常制御に処理が移る。さらに、過電流を検出した次の周期では、チョークコイルの電流ＩＬ１を多く流そうとするので、乗算出力Ｉｍｐｏが大きくなり、ＰＷＭ信号のデューティ比が最大デューティに張りつき易くなる。
【００７３】
したがって、最大デューティを超す場合において、検出信号ＭＤをＨとし、パルスＯＵＴをマスクする。検出信号ＭＤは、上述した検出信号ＰＣＤと同様に、ゼロ電流検出信号ＺＣＤによってリセットされる。このような制御によって、パルスＯＵＴの周波数の変動が少なくなり、音鳴りを軽減することができる。さらに、チョークコイルＬ１の電流がゼロになったことを検出することは、チョークコイルの磁束がリセットされたことを検出することを意味し、チョークコイルの偏磁を防止することができると共に、磁束の飽和が発生しにくくなり、安全である。さらに、この発明の第１の実施の形態と同様に、ＡＣ起動時およびＡＣ瞬停の復帰時に発生する音鳴り限らず、通常動作時の過負荷に起因する音鳴りをも防止することができる。
【００７４】
次にこの発明の第３の実施の形態について説明する。図１２は、第３の実施の形態におけるＰＦＣ制御回路１Ｃの構成を示す。図７に示される第１の実施の形態と同様に、保護回路１６が、検出信号Ｉsense が供給される過電流検出ブロック２２およびゼロ電流検出ブロック２４を有する。
【００７５】
過電流検出ブロック２２が出力する検出信号ＰＣＤがマスクブロック２１および発振器１５に供給される。ゼロ電流検出ブロック２４が出力する検出信号ＺＣＤが発振器１５に供給される。発振器１５は、検出信号ＰＣＤがＨの場合に、その発振動作が停止するように、制御される。発振器動作が停止すると、信号ＣＬＫの出力が停止し、マスクブロック２１からパルスＯＵＴの出力が停止される。すなわち、パルスＯＵＴがＬとされる。
【００７６】
さらに、検出信号ＺＣＤの立ち上がりによって発振器１５の発振動作が開始するようになされる。すなわち、過電流検出時および最大デューティ検出時には、臨界モードと同様の動作がなされる。
【００７７】
この発明の第３の実施の形態の動作について、図１３の各部波形図および図１４のフローチャートを参照して説明する。図１３Ａが発振器１５の出力ＣＬＫを示す。発振器１５は、コンデンサおよび抵抗からなる時定数回路を充放電した波形をコンパレータでスレッショルドと比較して波高値を決める構成とされている。発振器スレッショルドは、コンパレータで比較に使用するしきい値である。電流ＩＬ１（図１３Ｂ）および検出信号Ｉsense （図１３Ｃ）が過電流ポイントに達する過電流検出の場合（図１３においてＡで示すタイミング）に過電流制御がなされる。さらに、ＰＷＭ出力のデューティが最大値に達する最大デューティ検出の場合（図１３においてＢで示すタイミング）に最大デューティ制御がなされる。
【００７８】
マスクブロック２１に対して過電流検出ブロック２２の出力ＰＣＤ（図１３Ｅ）が供給される。これらの信号を受け取ったマスクブロック２１が制御動作を行い、パルス（内部パルス）ＯＵＴ（図１３Ｈ）を出力する。マスクブロック２１の出力パルスがドライブ回路１７を介してＦＥＴＱ１のゲートに供給される。パルスＯＵＴのＨの期間でＦＥＴＱ１がＯＮし、そのＬの期間でＦＥＴＱ１がＯＦＦする。
【００７９】
過電流検出時（Ａ）または最大デューティ検出時（Ｂ）に、検出信号ＰＣＤまたはＭＤがＨとなり、Ｈの期間では、上述した実施の形態と同様にパルスＯＵＴが出力されないように、ＰＷＭ信号がマスクされる。さらに、検出信号ＰＣＤによって発振器１５の動作が停止する。
【００８０】
そして、ゼロ電流検出信号ＺＣＤがＨになると、検出信号ＰＣＤまたはＭＤがＬにリセットされると共に、発振器１５が発振動作を再開し、乗算出力Ｉｍｐｏの値に応じたパルス幅か、または基本周波数の最大デューティのパルス幅を有するドライブパルスＯＵＴが出力される。
【００８１】
図１４のフローチャートを参照してこの発明の第３の実施の形態におけるマスクブロック２１の制御動作について説明する。ステップＳＴ２１において、過電流検出または最大デューティ検出がなされる。検出がなされると、ステップＳＴ２２において、パルスＯＵＴの出力が停止（マスク）される。この場合、検出信号Ｉsense が過電流ポイントの電圧となると、検出信号ＰＣＤがＨとなり、過電流が検出される。さらに、最大デューティ検出ブロック２３がＰＷＭ信号のデューティ比が設定されている値以上になると、検出信号ＭＤがＨとなり、最大デューティが検出される。すなわち、ＰＣＤ／ＭＤ＝Ｈである。さらに、検出信号ＰＣＤがＨとなると、発振器１５の発振動作が停止する。
【００８２】
ステップＳＴ２３において、ゼロ電流検出ブロック２４によってゼロ電流が検出されたか否かが判定される。パルスＯＵＴが停止されているので、ＦＥＴＱ１がＯＦＦし、チョークコイルＬ１に貯えられたエネルギーが放電し、検出信号Ｉsense がゼロとなる。検出信号Ｉsense がゼロとなると、ステップＳＴ２４において、ゼロ電流検出信号ＺＣＤ（図１３Ｇ）がＨとされる。信号ＺＣＤの立ち上がりによって発振器１５の発振動作が再開され、出力ＣＬＫ（図１３Ａ）が発生し、パルスＯＵＴ（図１３Ｈ）が出力される。
【００８３】
次のステップＳＴ２５において、リセット動作によって、ＰＣＤ／ＭＤ＝Ｌ、ＺＣＤ＝Ｌとされる。そして、乗算器１２の出力Ｉｍｐｏに応じたパルス幅のドライブパルスＯＵＴが形成される通常制御に処理が移る。
【００８４】
上述した第３の実施の形態によれば、過電流動作時に電流連続モードＰＦＣに特有の固定周波数に依存することがなくなり、異常発振のような動作を防止でき、チョークコイルの音鳴りをさらに軽減することができ、さらに、磁束の飽和を防止することができる。
【００８５】
次に、この発明の第４の実施の形態について図１５に示される各部波形図を参照して説明する。第４の実施の形態は、上述した第１乃至第３の実施の形態と同様に、過電流検出時または最大デューティ検出時に、検出信号ＰＣＤまたはＭＤをＨとし、パルスＯＵＴが出力しないようにマスク動作がなされる。
【００８６】
検出信号ＰＣＤまたはＭＤは、ゼロ電流検出信号ＺＣＤによってリセットされる。同時に、発振器１５の出力ＣＬＫの周期が図１５Ａに示すように変化される。周期が基本周期と異なったものとなり、波高値が変化する。かかる第４の実施の形態は、上述した第３の実施の形態と同様の利点を有する。
【００８７】
以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
【００８８】
例えば、電流検出のために電流検出抵抗Ｒsense を使用したが、電流検出トランスを使用して電流を検出しても良い。さらに、チョークコイルに二次巻線を付加して電流を検出しても良い。さらに、チョークコイルＬ１の放電が完了したことを検出するのがゼロ電流検出の目的であるので、検出値が０Ｖ（ボルト）に限定されるものではない。
【図面の簡単な説明】
【００８９】
【図１】この発明を適用できる電源装置の一例を示す接続図である。
【図２】従来のＰＦＣ制御回路の一例のブロック図である。
【図３】従来のＰＦＣ制御回路の通常動作時の各部の信号波形を示す波形図である。
【図４】図３の一部の区間を拡大した波形図である。
【図５】従来のＰＦＣ制御回路の過電流の時の信号波形を示す波形図である。
【図６】図５の一部の区間を拡大した波形図である。
【図７】この発明の第１の実施の形態によるＰＦＣ制御回路のブロック図である。
【図８】この発明の第１の実施の形態によるＰＦＣ制御回路の過電流の時の信号波形を示す波形図である。
【図９】この発明の第１の実施の形態の制御方法を説明するためのフローチャートである。
【図１０】この発明の第２の実施の形態によるＰＦＣ制御回路の過電流の時の信号波形を示す波形図である。
【図１１】この発明の第２の実施の形態の制御方法を説明するためのフローチャートである。
【図１２】この発明の第３の実施の形態によるＰＦＣ制御回路のブロック図である。
【図１３】この発明の第３の実施の形態によるＰＦＣ制御回路の過電流の時の信号波形を示す波形図である。
【図１４】この発明の第３の実施の形態の制御方法を説明するためのフローチャートである。
【図１５】この発明の第４の実施の形態によるＰＦＣ制御回路の過電流の時の信号波形を示す波形図である。
【符号の説明】
【００９０】
Ｑ１・・・ＦＥＴ
ＢＤ・・・ブリッジ整流回路
Ｌ１・・・チョークコイル
Ｒsense ・・・電流検出抵抗
１Ａ，１Ｂ，１Ｃ・・・ＰＦＣ制御回路
２・・・負荷
１１・・・電圧増幅器
１２・・・乗算器
１３・・・電流増幅器
１４・・・パルス幅変調回路
１５・・・発振器
１６・・・保護回路
１７・・・ドライブ回路
２１・・・マスクブロック
２２・・・過電流検出ブロック
２３・・・最大デューティ検出ブロック
２４・・・ゼロ電流検出ブロック
【図１】
2010074910.tif 000003
【図２】
2010074910.tif 000004
【図３】
2010074910.tif 000005
【図４】
2010074910.tif 000006
【図５】
2010074910.tif 000007
【図６】
2010074910.tif 000008
【図７】
2010074910.tif 000009
【図８】
2010074910.tif 000010
【図９】
2010074910.tif 000011
【図１０】
2010074910.tif 000012
【図１１】
2010074910.tif 000013
【図１２】
2010074910.tif 000014
【図１３】
2010074910.tif 000015
【図１４】
2010074910.tif 000016
【図１５】
2010074910.tif 000017