(57)【要約】【課題】半導体装置において、寄生トランジスタの発生に基づくトランジスタの特性劣化を改善する。【解決手段】半導体装置は、基板（１０）上に、所定種類のイオンが注入されることにより、第１の濃度で不純物領域が形成された本体部（４１０ｃ１）、及び本体部の縁部のうち所定の方向に延びる部分に沿って設けられ、第１の濃度より第２の濃度で不純物領域が形成されたエッジ部（４１０ｃ２）を有する第１チャネル領域（４１０ｃ）を含み、所定の方向に沿って長手状に形成された第１半導体層（４１０）、並びに第１チャネル領域に対向配置された第１ゲート電極（４３０）を有する第１トランジスタ（４００）と、第１チャネル領域と同じ導電型を有し、第１の濃度より高い第３の濃度で不純物領域が形成された第２チャネル領域（１ａ´）を含む第２半導体層（１ａ）、並びに第２チャネル領域に対向配置された第２ゲート電極（３ａ）を有する第２トランジスタとを備える。【選択図】図７
2010205874.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、
（ｉ）所定種類のイオンが注入されることにより、第１の濃度で不純物領域が形成された本体部、及び（ｉｉ）前記基板上で平面的に見て、前記本体部の縁部のうち所定の方向に延びる部分に沿って設けられており、前記イオンが注入されることにより、前記第１の濃度より高い第２の濃度で不純物領域が形成されたエッジ部を有する第１チャネル領域を含み、前記所定の方向に沿って長手状に形成された第１半導体層、並びに前記第１チャネル領域に第１絶縁膜を介して対向配置された第１ゲート電極を有する第１トランジスタと、
前記第１チャネル領域と同じ導電型を有し、前記イオンが注入されることにより、前記第１の濃度より高い第３の濃度で不純物領域が形成された第２チャネル領域を含む第２半導体層、並びに前記第２チャネル領域に第２絶縁膜を介して対向配置された第２ゲート電極を有する第２トランジスタと
を備えることを特徴とする半導体装置。
【請求項２】
前記第３の濃度は、前記第２の濃度と等しいことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第３の濃度は、前記第２の濃度より高いことを特徴とする請求項１に記載の半導体装置。
【請求項４】
請求項１から３のいずれか一項の半導体装置を具備してなる電気光学装置であって、
前記基板上に、
相交差する複数の走査線及び複数のデータ線と、
前記交差に対応する画素毎に設けられた画素電極と
を備え、
前記第１トランジスタは、前記画素が配列された画素領域の周辺に位置する周辺領域に設けられており、
前記第２トランジスタは、前記画素領域において、前記交差に対応する前記画素毎に設けられていることを特徴とする電気光学装置。
【請求項５】
請求項４に記載の電気光学装置を具備してなることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置などに用いられる、トランジスタを有する半導体装置、このような半導体装置を備えてなる電気光学装置、及び、例えば液晶プロジェクタ等の電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の半導体装置を備える電気光学装置では、画像表示領域に設けられる画素部と、画像表示領域の周辺に位置する周辺領域に設けられる駆動回路等とが、同一基板上に形成されるものがある。この場合、画像表示領域に設けられた画素部に形成される、比較的低速のスイッチング動作を主に行う画素スイッチング用のトランジスタについて、素子特性は比較的低くても問題とならないが、オフ電流を少なく抑えることが要求される。一方、周辺領域に設けられた駆動回路等を構成するトランジスタについては、比較的高速のスイッチング動作や、電流増幅動作或いは電流制御動作、整流動作、電圧保持動作等が要求されるため、高い素子特性が要求される。
【０００３】
ここで、電気光学装置の一例たる液晶装置等では、高精細化の要請から画素部に設けられるトランジスタは、周辺領域に設けられるトランジスタに比べて小さいサイズを有するように形成されている。一方、周辺領域に形成されるトランジスタは、画素部に設けられるトランジスタに比べて、ある程度大きなサイズを有している。そのため、サイズの大きい周辺領域におけるトランジスタでは、トランジスタを構成する半導体層のエッジ部とその周辺に配置された素子や配線等との間に発生する寄生トランジスタが、トランジスタの素子特性に影響を及ぼすこととなる。特に、トランジスタの閾値電圧は、寄生トランジスタの閾値電圧に依存する。例えば、寄生トランジスタの閾値電圧が、本来のトランジスタの閾値電圧（即ち、周辺領域におけるトランジスタにおいて、寄生トランジスタが発生しないと想定した場合の閾値電圧）より小さい場合、周辺領域におけるトランジスタの実際の閾値電圧は小さく変化してしまう（即ち、デプレッション側にシフトしてしまう）。すると、例えば寄生トランジスタの閾値電圧に合わせて設計するには、本来のトランジスタの閾値と寄生トランジスタの閾値電圧の差を考慮して、本来のトランジスタの閾値電圧を上げる必要があり、寄生トランジスタの閾値電圧付近の電圧を印加した場合に、周辺領域におけるトランジスタのオン電流が減少してしまい、トランジスタの特性が劣化してしまうという問題点が生ずる。
【０００４】
この問題点を解決するために、例えば特許文献１には、エッジ部の抵抗を高く形成することにより、寄生トランジスタの閾値電圧を増加させることで、周辺領域におけるトランジスタの素子特性を改善する技術が開示されている。また、特許文献２には、エッジ部のチャネル長を長く形成することによって、寄生トランジスタの閾値電圧を増加させることで、周辺領域におけるトランジスタの素子特性を改善する技術が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平７−３２６７６３号公報
【特許文献２】特開平７−３２６７６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に係る技術では、半導体層のうちエッジ部においてのみ抵抗値を高く形成することは、技術的に困難性を伴い、実現することは容易でない。仮に実現したとしても、トランジスタの形成プロセスが複雑になるため、製造コストの増大を伴ってしまう。また、特許文献２に係る技術では、トランジスタのチャネル長は駆動電圧によって変化するため、寄生トランジスタの影響を改善しようとすると、トランジスタを特定の電圧値で駆動せざるを得なくなってしまい、トランジスタの使用用途が非常に限定されてしまう。このように、いずれの技術においてもトランジスタの特性を改善することは困難であり、更なる改良が必要とされている。
【０００７】
本発明は、例えば上記問題点に鑑みてなされたものであり、寄生トランジスタの発生に基づくトランジスタの特性劣化を改善することが可能なトランジスタを有する半導体装置、このような半導体装置を備えてなる電気光学装置、及び電子機器を提供することを目的としている。
【課題を解決するための手段】
【０００８】
本発明の半導体装置は上記課題を解決するために、基板上に、（ｉ）所定種類のイオンが注入されることにより、第１の濃度で不純物領域が形成された本体部、及び（ｉｉ）前記基板上で平面的に見て、前記本体部の縁部のうち所定の方向に延びる部分に沿って設けられており、前記イオンが注入されることにより、前記第１の濃度より高い第２の濃度で不純物領域が形成されたエッジ部を有する第１チャネル領域を含み、前記所定の方向に沿って長手状に形成された第１半導体層、並びに前記第１チャネル領域に絶縁膜を介して対向配置された第１ゲート電極を有する第１トランジスタと、前記第１チャネル領域と同じ導電型を有し、前記イオンが注入されることにより、前記第１の濃度より高い第３の濃度で不純物領域が形成された第２チャネル領域を含む第２半導体層、並びに前記第２チャネル領域に絶縁膜を介して対向配置された第２ゲート電極を有する第２トランジスタとを備える。
【０００９】
本発明の半導体装置によれば、基板上に第１トランジスタ及び第２トランジスタを備えている。第１トランジスタ及び第２トランジスタは、典型的には、基板上に形成された薄膜トランジスタ（以下適宜「ＴＦＴ」と称する）であり、夫々の半導体層（即ち、第１半導体層及び第２半導体層）には、所定種類のイオンを用いてのイオン注入が行われることによって、キャリアとして電子又は正孔が形成されている。イオン注入は、例えば、半導体層へのドーパント注入であり、半導体層がシリコンで形成されている場合、ボロン、リン、砒素などを注入することにより行われる。尚、イオン注入によって注入されたイオンを半導体層の深い領域まで拡散させるために、加熱処理を行ってもよい。
【００１０】
第１トランジスタの第１チャネル領域は、本体部及びエッジ部を有する。
【００１１】
本体部とは、第１チャネル領域の大部分を占める領域であり、次に説明するエッジ領域を除く領域である。本発明では特に、本体部において、不純物量が、エッジ部に比べて低い濃度である第１の濃度で第１の不純物領域が形成されている。
【００１２】
エッジ部とは、基板上で平面的に見て、本体部の縁部のうち所定の方向に延びる部分に沿って設けられた領域である。「所定の方向に延びる部分（即ち縁部分）に沿って」とは、長手状に形成されている第１半導体の長手方向に沿って形成されているという意味である。例えば、第１半導体層においてチャネル領域を挟持するようにソース領域及びドレイン領域が形成されており、基板上で平面的に見て、ソース領域及びチャネル領域、並びにチャネル領域及びドレイン領域が隣接するように配置されている場合、チャネル領域の縁部のうち、ソース領域及びチャネル領域の隣接面たる縁部、並びにチャネル領域及びドレイン領域の隣接面たる縁部を除いた縁部に沿って、エッジ部が設けられている。本発明では特に、エッジ部において、不純物濃度が本体部に比べて高い濃度である第２の濃度で第２の不純物領域が形成されている。
【００１３】
エッジ部は、第１半導体層の周辺に配置された素子や配線等との間に寄生トランジスタを生じさせる。つまり、本発明における第１トランジスタは、周辺に配置された素子や配線等との間に生じた寄生トランジスタを、実質的に含んでおり、理想的な第１トランジスタ（即ち、周辺に配置された素子や配線等の影響を受けることがなく、寄生トランジスタを含まないトランジスタ）と素子特性を異にする。特に、第１トランジスタの閾値電圧は、寄生トランジスタの閾値電圧に依存するため、本発明における第１トランジスタの閾値電圧は、理想的な第１トランジスタに比べて、大なり小なりずれてしまう。具体的に言えば、第１トランジスタに含まれる寄生トランジスタの閾値電圧に比べて、理想的な第１トランジスタの閾値電圧が大きい場合、寄生トランジスタを含む実際の第１トランジスタの閾値電圧は、デプレッション側にシフトしてしまう。すると、例えば貫通電流の防止、及びトランジスタのＯＦＦ状態における電流増加の防止を行なうとし、寄生トランジスタの閾値電圧に合わせて設計するには、本来のトランジスタの閾値と寄生トランジスタの閾値電圧の差を考慮して、本来のトランジスタの閾値電圧を上げる必要があり、寄生トランジスタの閾値電圧付近の電圧を印加した場合に、第１トランジスタの特性が低下し、閾値電圧付近においてオン電流が十分に流せなくなってしまう。これは、第１トランジスタを、例えば、駆動回路を構成するトランジスタとして用いることが困難であることを示している。
【００１４】
本発明ではこのような第１トランジスタの特性低下を軽減又は解消するために、本体部及びエッジ部における不純物の濃度（即ち、本発明における第１及び第２の濃度）を調整している。本願発明者の研究によると、理想的な第１トランジスタの閾値電圧は、主に本体部における不純物濃度（即ち、本発明における第１の濃度）に依存し、寄生トランジスタの閾値電圧は、主にエッジ部における不純物濃度（即ち、第２の濃度）に依存することが判明している。特に、第１の濃度を第２の濃度に比べて低く設定すると、理想的な第１トランジスタの閾値電圧と、寄生トランジスタの閾値電圧との差を軽減することができることから、第１トランジスタの素子特性の低下を抑制又は解消することができることが判明している。つまり、主に第１の濃度に依存する理想的な第１トランジスタの閾値電圧を減少させる（即ち、素子特性をデプレッション側にシフトする）ことによって、第１トランジスタの特性を改善し、閾値電圧付近におけるオン電流を十分確保することができる。
【００１５】
本発明における第２トランジスタは、第１トランジスタ領域と同じ導電型を有するトランジスタである。そのため、第１トランジスタと同種の半導体層に、所定種類のイオン、即ち同種のイオンを同一機会に注入することによって同じ導電型を持った不純物領域を形成することができる。従って、基板上に異なる導電型のトランジスタを形成する場合に比べて、その製造工程をシンプルにすることが可能となり、工程数の減少等を通じて製造コストの削減に貢献することができる。
【００１６】
第２トランジスタの第２半導体層は、第１の濃度より高い第３の濃度で不純物が形成された第２チャネル領域を有する。つまり、第２チャネル領域は、第１チャネル領域のうち本体部に比べて不純物濃度が高くなるように形成されている。本願発明者の研究によると、このように第２チャネル領域における不純物濃度が高くなるようにイオンを注入することで、第２トランジスタの閾値電圧を高く保つことができることが判明している。そのため、低電圧の印加時にオフ電流が発生しにくく、例えば同じオフ電圧において周辺回路に対し、画素スイッチング用のリーク電流の少ないトランジスタとして適した第２トランジスタを形成することができる。すなわち画素スイッチングとして最適に設計されたオフ電流を持ったトランジスタと形成する事が出来る。
【００１７】
以上説明したように、本発明によれば、寄生トランジスタの発生に基づく素子特性の低下を改善することによって、例えば、周辺領域に配置される駆動回路等に適したトランジスタに適したトランジスタと、オフ電流が発生しにくく、例えば画素スイッチング用のリーク電流の少ない第２トランジスタとを共通の基板上に設けた半導体装置を実現することができる。
【００１８】
本発明の電気光学装置の一の態様では、前記第３の濃度は、前記第２の濃度と等しい。
【００１９】
この態様によれば、第１チャネル領域におけるエッジ部と、第２チャネル領域の不純物濃度が等しくなるように形成されている。従って、本態様に係る半導体装置を製造する際に、例えば、第１チャネル領域におけるエッジ部と、第２チャネル領域とについて、同一機会に同種のイオンを注入することで、等しい濃度で不純物領域を形成することができる。従って、本態様によれば、より容易に半導体装置を実現することができる。
【００２０】
本発明の電気光学装置の他の態様では、前記第３の濃度は、前記第２の濃度より高い。
【００２１】
この態様によれば、第２チャネル領域は、第１チャネル領域におけるエッジ部より、不純物濃度が高くなるように形成されている。このように第２チャネル領域における不純物濃度を増加させると、第２トランジスタの閾値電圧をより高く設定することができる。その結果、低電圧の印加時にオフ電流がより発生しにくく、例えば画素スイッチング用のトランジスタとして非常に適した第２トランジスタを形成することができる。
【００２２】
本発明の電気光学装置は上記課題を解決するために、上述した本発明に係る半導体装置（但し、その各種態様を含む）を具備し、前記基板上に、相交差する複数の走査線及び複数のデータ線と、前記交差に対応する画素毎に設けられた画素電極とを備え、前記第１トランジスタは、前記画素が配列された画素領域の周辺に位置する周辺領域に設けられており、前記第２トランジスタは、前記画素領域において、前記交差に対応する前記画素毎に設けられている。
【００２３】
本発明の電気光学装置によれば、複数の画素がマトリクス状に配置された画素領域（即ち画像表示領域）に配列された第２トランジスタを各画素におけるスイッチング素子として利用することで、例えば、データ線から画素電極へ画像信号が制御され、所謂アクティブマトリクス方式による画像表示が可能となる。このように第２トランジスタを用いつつ、周辺領域に配置された第１トランジスタを、特に駆動周波数の高い駆動方式における、比較的高速のスイッチング動作や、更には電流増幅動作或いは電流制御動作、整流動作、電圧保持動作等を行うドライバ回路（即ちＸドライバ回路やＹドライバ回路）用に用いることで、より高品位な画像表示を行うことができる電気光学装置を実現することができる。
【００２４】
本発明の電子機器によれば、上述した本発明の電気光学装置を具備してなるので、製造プロセスにおける工程数の削減が可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置、電子放出装置（Field Emission Display及びConduction Electron-Emitter Display）、これら電気泳動装置、電子放出装置を用いた表示装置を実現することも可能である。
【００２５】
本発明の作用及び他の利得は次に説明する実施するための形態から明らかにされる。
【図面の簡単な説明】
【００２６】
【図１】本実施形態に係る液晶装置の全体構成を示す平面図である。
【図２】図１のＨ−Ｈ'断面図である。
【図３】本実施形態に係る液晶装置の要部の構成を示すブロック図である。
【図４】本実施形態に係る液晶装置の複数の画素部の等価回路図である。
【図５】本実施形態に係る液晶装置に複数の画素部の平面図である。
【図６】図５のＡ−Ａ'断面図である。
【図７】本実施形態に係る液晶装置の駆動回路用のＴＦＴと画素スイッチング用のＴＦＴとを比較して示す断面図である。
【図８】本実施形態に係る液晶装置の画素スイッチング用のＴＦＴ及び駆動回路用のＴＦＴの平面構造を模式的に表す模式図である。
【図９】比較例に係る液晶装置の画素スイッチング用のＴＦＴ及び駆動回路用のＴＦＴの特性を示すグラフ図である。
【図１０】本実施形態に係る液晶装置の画素スイッチング用のＴＦＴ及び駆動回路用のＴＦＴの特性を示すグラフ図である。
【図１１】本実施形態に係る液晶装置を製造する一連の製造工程を示す工程断面図（その１）である。
【図１２】電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
【発明を実施するための形態】
【００２７】
以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の半導体装置を備える電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
【００２８】
＜液晶装置＞
先ず、本実施形態に係る液晶装置の全体構成について、図１及び図２を参照して説明する。
【００２９】
図１は、本実施形態に係る液晶装置の構成を示す平面図であり、図２は、図１のＨ−Ｈ´断面図である。
【００３０】
図１及び図２において、本実施形態に係る液晶装置では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００３１】
図１において、シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する周辺領域には、データ線駆動回路１０１、及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、サンプリング回路７が額縁遮光膜５３に覆われるようにして設けられている。また、走査線駆動回路１０４は、この一辺に隣接する２辺に沿ったシール領域の内側に、額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間をつなぐため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ、額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。また、ＴＦＴアレイ基板１０上には、対向基板２０の４つのコーナー部に対向する領域に、両基板間を上下導通材１０７で接続するための上下導通端子１０６が配置されている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。
【００３２】
ＴＦＴアレイ基板１０上には、外部回路接続端子１０２と、データ線駆動回路１０１、走査線駆動回路１０４、上下導通端子１０６等とを電気的に接続するための引回配線９０が形成されている。
【００３３】
図２において、ＴＦＴアレイ基板１０上の画像表示領域１０ａには、画素スイッチング用のＴＦＴ（Thin Film Transistor）や走査線、データ線等の配線が作り込まれた積層構造が形成される。また、ＴＦＴアレイ基板１０上の周辺領域には、データ線駆動回路１０１、走査線駆動回路１０４及びサンプリング回路７を夫々構成する駆動回路用のＴＦＴや引回配線９０等が作りこまれた積層構造が形成される。画像表示領域１０ａには、画素スイッチング用のＴＦＴや走査線、データ線等の配線の上層に画素電極９ａが設けられている。画素電極９ａ上には配向膜が形成されている。他方、対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、遮光膜２３が形成されている。そして、遮光膜２３上に、ＩＴＯ等の透明材料からなる対向電極２１が複数の画素電極９ａと対向して形成される。対向電極２１上には配向膜が形成されている。また、液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【００３４】
尚、ここでは図示していないが、ＴＦＴアレイ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４の他に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路、検査用パターン等が形成されていてもよい。
【００３５】
次に、本実施形態に係る液晶装置の主要な構成について、図３を参照して説明する。
【００３６】
図３は、本実施形態に係る液晶装置の要部の構成を示すブロック図である。
【００３７】
図３において、本実施形態に係る液晶装置には、そのＴＦＴアレイ基板１０上の画像表示領域１０ａの周辺に位置する周辺領域に、走査線駆動回路１０４、データ線駆動回路１０１、サンプリング回路７等の駆動回路が形成されている。
【００３８】
走査線駆動回路１０４には、外部回路から外部回路接続端子１０２を介してＹクロック信号（及び反転Ｙクロック信号）及びＹスタートパルス信号等の各種制御信号が供給される。走査線駆動回路１０４は、これらの信号に基づいて走査信号Ｇ１、・・・Ｇｍをこの順に順次生成して走査線３ａに出力する。また、走査線駆動回路１０４には、外部回路接続端子１０２を介して走査線駆動回路１０４を駆動するための電源ＶＤＤＹ及びＶＳＳＹや各種制御信号が供給される。
【００３９】
データ線駆動回路１０１には、外部回路から外部回路接続端子１０２を介してＸクロック信号及びＸスタートパルス信号が供給される。データ線駆動回路１０１は、Ｘスタートパルスが入力されると、Ｘクロック信号に基づくタイミングで、サンプリング信号Ｓ１、・・・、Ｓｎを順次生成して出力する。また、データ線駆動回路１０１には、外部回路接続端子１０２を介してデータ線駆動回路１０１を駆動するための電源ＶＤＤＸ及びＶＳＳＸや各種制御信号が供給される。
【００４０】
サンプリング回路７は、Ｎチャネル型のＴＦＴから構成されたサンプリングスイッチ７ｓを複数備えている。
【００４１】
図３において、本実施形態に係る液晶装置には、更に、そのＴＦＴアレイ基板１０の中央を占める画像表示領域１０ａに、マトリクス状に配列された複数の画素部７００が設けられている。
【００４２】
ここで、本実施形態に係る液晶装置の画素部７００における構成について、図３に加えて図４を参照して説明する。図４は、本実施形態に係る液晶装置の複数の画素部７００における各種素子、配線等の等価回路図である。
【００４３】
複数の画素部７００にはそれぞれ、画素電極９ａと当該画素電極９ａをスイッチング制御するためのＴＦＴ３０とが形成されており、画像信号ＶＳ１、ＶＳ２、・・・、ＶＳｎが供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。尚、ＴＦＴ３０は、画素スイッチング用のＴＦＴ、即ち本発明に係る「第２トランジスタ」の一例であり、後述するように、Ｎ型のＴＦＴとして構成されている。
【００４４】
また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、・・・、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号ＶＳ１、ＶＳ２、・・・、ＶＳｎを所定のタイミングで書き込む。
【００４５】
画素電極９ａを介して液晶に書き込まれた所定レベルの画像信号ＶＳ１、ＶＳ２、・・・、ＶＳｎは、対向基板に形成された対向電極２１（図２参照）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射する。
【００４６】
ここで保持された画像信号がリークすることを防ぐために、画素電極９ａと対向電極２１との間に形成される液晶容量と並列に蓄積容量７０が付加されている。蓄積容量７０は、走査線３ａに並んで設けられ、固定電位側容量電極を含むと共に所定電位とされた容量線３００を含んでいる。蓄積容量７０によって、各画素電極における電荷保持特性は向上されている。尚、容量線３００の電位は、一つの電圧値に常時固定してもよいし、複数の電圧値に所定周期で振りつつ固定してもよい。
【００４７】
本実施形態に係る液晶装置では、以上のような画素部７００が、画像表示領域１０ａにマトリクス状に配列されることにより、アクティブマトリクス駆動が可能となっている。
【００４８】
再び図３に示すように、画像信号は、６相にシリアル−パラレル展開された画像信号ＶＩＤ１〜ＶＩＤ６の各々に対応して、６本のデータ線６ａの組に対してグループ毎に供給されるよう構成されている。尚、画像信号の相展開数（即ち、シリアル−パラレル展開される画像信号の系列数）に関しては、６相に限られるものでなく、例えば、９相、１２相、２４相など、複数相に展開された画像信号が、その展開数に対応した数を一組としたデータ線６ａの組に対して供給されるよう構成してもよい。また、シリアル−パラレル展開しないで、データ線６ａに対して線順次に供給されるように構成してもよい。
【００４９】
次に、本実施形態に係る液晶装置の画素部の具体的な構成について、図５及び図６を参照して説明する。
【００５０】
図５は、本実施形態に係る液晶装置における相隣接する複数の画素部７００の平面図であり、図６は、図５のＡ−Ａ'断面図である。
【００５１】
図５において、画素電極９ａは、ＴＦＴアレイ基板１０上に、マトリクス状に複数設けられており（点線部９ａ'により輪郭が示されている）、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ及び走査線３ａが設けられている。データ線６ａは、例えばアルミニウム膜等の金属膜あるいは合金膜からなり、走査線３ａは、例えば導電性のポリシリコン膜等からなる。また、走査線３ａは、チャネル領域１ａ'に対向するように配置されており、該走査線３ａはゲート電極として機能する。即ち、走査線３ａとデータ線６ａとの交差する箇所にはそれぞれ、チャネル領域１ａ'に走査線３ａの本線部がゲート電極として対向配置された画素スイッチング用のＴＦＴ３０が設けられている。
【００５２】
図６に示すように、本実施形態に係る液晶装置は、透明なＴＦＴアレイ基板１０と、これに対向配置された透明な対向基板２０とを備えている。ＴＦＴアレイ基板１０及び対向基板２０はそれぞれ、例えばガラス基板や石英基板からなる。
【００５３】
ＴＦＴアレイ基板１０上には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは、例えばＩＴＯ（Indium Tin Oxide）膜等の透明導電性膜からなる。
【００５４】
他方、対向基板２０上には、その全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は、上述の画素電極９ａと同様に、例えばＩＴＯ膜等の透明導電性膜からなり、配向膜１６及び２２は、例えば、ポリイミド膜等の透明な有機膜からなる。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。
【００５５】
図６に示すように、ＴＦＴ３０は、上述したようにゲート電極として機能する走査線３ａ、ポリシリコン膜からなる本発明に係る「第２半導体層」の一例としての半導体層１ａ、及び走査線３ａと半導体層１ａとを絶縁する、本発明に係る「第２絶縁膜」の一例としてのゲート絶縁膜２ａを備えている。
【００５６】
半導体層１ａは、本発明に係る「第２チャネル領域」の一例としてのチャネル領域１ａ'、ソース領域１ｓ及びドレイン領域１ｄを有している。本実施形態では、チャネル領域１ａ'、ソース領域１ｓ及びドレイン領域１ｄには、例えばリン（Ｐ）イオン等のＮ型の不純物イオンがドープされており、ＴＦＴ３０は、Ｎ型のＴＦＴとして形成されている。
【００５７】
図６において、蓄積容量７０が、ＴＦＴ３０のドレイン領域１ｄ及び画素電極９ａに電気的に接続された画素電位側容量電極としての中継層７１と、固定電位側容量電極としての容量線３００の一部とが、誘電体膜７５を介して対向配置されることにより形成されている。容量線３００は、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）等の高融点金属のうち少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。或いは、Ａｌ（アルミニウム）膜から形成することも可能である。
【００５８】
中継層７１は、例えば導電性のポリシリコン膜からなり画素電位側容量電極として機能する。ただし、中継層７１は、容量線３００と同様に、金属又は合金を含む単一層膜又は多層膜から構成してもよい。中継層７１は、画素電位側容量電極としての機能のほか、コンタクトホール８３及び８５を介して、画素電極９ａとＴＦＴ３０のドレイン領域１ｄとを中継接続する機能をもつ。
【００５９】
図５に示すように、容量線３００は、ＴＦＴアレイ基板１０上で平面的に見て、走査線３ａの形成領域に重ねて形成されている。容量線３００は、好ましくは、画素電極９ａが配置された画像表示領域１０ａからその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。このような定電位源としては、例えば、上述したデータ線駆動回路１０１に供給される電源ＶＤＤＸや電源ＶＳＳＸ等の定電位源でもよいし、対向基板２０の対向電極２１に供給される対向電極電位ＬＣＣＯＭでもよい。
【００６０】
誘電体膜７５は、例えば膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。蓄積容量７０を増大させる観点からは、膜の信頼性が十分に得られる限りにおいて、誘電体膜７５は薄いほどよい。
【００６１】
図５及び図６において、ＴＦＴ３０の下側には、下側遮光膜１１ａが設けられている。下側遮光膜１１ａは、格子状にパターニングされており、これにより各画素の開口領域を規定している。下側遮光膜１１ａは、上述した容量線３００と同様に、金属又は合金を含む単一層膜又は多層膜から構成される。
【００６２】
また、ＴＦＴ３０下には、下地絶縁膜１２が設けられている。下地絶縁膜１２は、下側遮光膜１１ａからＴＦＴ３０を層間絶縁する機能のほか、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のＴＦＴ３０の特性変化を防止する機能を有する。
【００６３】
加えて、走査線３ａ上には、ソース領域１ｓへ通じるコンタクトホール８１及びドレイン領域１ｄへ通じるコンタクトホール８３が夫々開孔された第１層間絶縁膜４１が形成されている。
【００６４】
第１層間絶縁膜４１上には、中継層７１及び容量線３００が形成されており、これらの
上にはソース領域１ｓへ通じるコンタクトホール８１及び中継層７１へ通じるコンタクトホール８５がそれぞれ開孔された第２層間絶縁膜４２が形成されている。
【００６５】
加えて更に、第２層間絶縁膜４２上には、データ線６ａが形成されており、これらの上には中継層７１へ通じるコンタクトホール８５が形成された第３層間絶縁膜４３が形成されている。
【００６６】
次に、本実施形態に係る液晶装置の駆動回路用のＴＦＴ４００について、図７を参照して説明する。
【００６７】
図７は、本実施形態に係る液晶装置のＴＦＴアレイ基板１０上に形成された駆動回路用のＴＦＴ４００の断面図であり、同じくＴＦＴアレイ基板１０上に形成された画素スイッチング用のＴＦＴ３０と比較して示す図である。
【００６８】
上述したように、ＴＦＴアレイ基板１０上の画像表示領域１０ａの周辺に位置する周辺領域には、データ線駆動回路１０１、走査線駆動回路１０４、サンプリング回路７等の駆動回路が形成されている（図３参照）。これら駆動回路は、駆動回路用のＴＦＴ４００を含んで構成されている。尚、駆動回路用のＴＦＴ４００は、本発明に係る「第１トランジスタ」の一例であり、周辺領域における下地絶縁膜１２上に形成されている。
【００６９】
駆動回路用のＴＦＴ４００は、ゲート電極４３０、ポリシリコン膜からなる半導体層４１０、及びゲート電極４３０と半導体層４１０とを絶縁するゲート絶縁膜２ｂを備えている。
【００７０】
半導体層４１０は、本発明に係る「第１チャネル領域」の一例としてのチャネル領域４１０ｃ、ソース領域４１０ｓ及びドレイン領域４１０ｄを有している。ソース領域４１０ｓ及びドレイン領域４１０ｄは、チャネル領域４１０ｃを挟んで両側に配置され、チャネル領域４１０ｃにそれぞれ隣接している。
【００７１】
駆動回路用のＴＦＴ４００の半導体層４１０には、上述した画素スイッチング用のＴＦＴ３０と同様に、例えばリン（Ｐ）イオン等のＮ型の不純物イオンが注入されることにより、Ｎ型のＴＦＴとして形成されている。即ち、駆動回路用のＴＦＴ４００は、画素スイッチング用のＴＦＴ３０と同じ導電型を有している。
【００７２】
更に、ゲート電極４３０上には、第１層間絶縁膜４１及び第２層間絶縁膜４２が形成されている。第２層間絶縁膜４２上にはソース電極４５０ｓ及びドレイン電極４５０ｄが配置されている。
【００７３】
ソース電極４５０ｓは、ソース領域４１０ｓと、第１層間絶縁膜４１及び第２層間絶縁膜４２並びにゲート絶縁膜２ｂを貫通して開孔されたコンタクトホール４９１を介して、電気的に接続されている。
【００７４】
ドレイン電極４５０ｄは、ドレイン領域４１０ｄと第１層間絶縁膜４１及び第２層間絶縁膜４２並びにゲート絶縁膜２ｂを貫通して開孔されたコンタクトホール４９２を介して電気的に接続されている。
【００７５】
ソース電極４５０ｓ及びドレイン電極４５０ｄ上には、第３層間絶縁膜４３が積層されている。
【００７６】
ここで、図８を参照して、画素スイッチング用のＴＦＴ３０と、駆動回路用のＴＦＴ４００との構造の違いについて説明する。図８は、画素スイッチング用のＴＦＴ３０及び駆動回路用のＴＦＴ４００の平面構造を模式的に表す模式図である。
【００７７】
図８（ａ）に示すように、駆動回路用のＴＦＴ４００におけるチャネル領域４１０ｃは、本体部４１０ｃ１及びエッジ部４１０ｃ２を有している。
【００７８】
本体部４１０ｃ１は、チャネル領域４１０ｃの大部分を占めており、チャネル領域４１０ｃのうちエッジ領域４１０ｃ２を除く領域に相当している。本体部４１０ｃ１は、内部に存在する不純物の濃度がエッジ部４１０ｃ２のそれに比べて低くなるように形成されている。
【００７９】
一方、エッジ部４１０ｃ２は、ＴＦＴアレイ基板１０上で平面的に見て、本体部４１０ｃの縁部のうち半導体層４１０の長手方向に沿って設けられており、不純物濃度が本体部４１０ｃ１に比べて高い濃度になるように形成されている。
【００８０】
次に、図８（ｂ）に示すように、画素スイッチング用のＴＦＴ３０のチャネル領域１ａ´においては、駆動回路用のＴＦＴ４００と異なり、本体部及びエッジ部は区別されていない。これは、画素スイッチング用のＴＦＴ３０のチャネル領域１ａ´は、駆動回路用のＴＦＴ４００のチャネル領域に比べて、長手方向に対して垂直に交差する方向の長さ（即ち、チャネル領域の幅）が小さいために、第１のトランジスタのエッジ部と似た構成をする構造を有しているためである。
【００８１】
駆動回路用のＴＦＴ４００においてエッジ部４１０ｃ２は、駆動回路用のＴＦＴ４００の周辺に配置された素子や配線等との間に寄生トランジスタを生じさせる。つまり、本実施形態における駆動回路用のＴＦＴ４００は、周辺に配置された素子や配線等の影響を受けることのない理想的なＴＦＴと特性を異にする。特に、駆動回路用のＴＦＴ４００の閾値電圧は、エッジ部４１０ｃ２の存在によって発生する寄生トランジスタの閾値電圧に依存する。
【００８２】
ここで、図９は、駆動回路用のＴＦＴ４００のチャネル領域４１０ｃにおける本体部４１０ｃ１及びエッジ部４１０ｃ２、並びに画素スイッチング用のＴＦＴ３０のチャネル領域１ａ´において、不純物が同じ濃度で形成されるようにイオンが注入された比較例における、ＴＦＴの素子特性を示すグラフ図である。
【００８３】
図９（ａ）の左図において、一点鎖線で示したラインは、寄生トランジスタの影響を無視した場合の駆動回路用のＴＦＴ４００の素子特性（即ち、チャネル領域にエッジ部４１０ｃ２がなく本体部４１０ｃ１のみによって構成されていると仮定した場合の素子特性）を表している。また、点線で示したラインは、エッジ部４１０ｃ２に起因して生ずる寄生トランジスタの素子特性を表している。
【００８４】
まず、一点鎖線のラインで示した寄生トランジスタの影響を無視した場合の駆動回路用のＴＦＴ４００の素子特性では、印加電圧が閾値電圧Ｖ１に達するとオン電流が流れ始め、その後、更に印加電圧を増加させていくと、オン電流が急激に増加する。そして、オン電流がＩ１付近まで増加すると、印加電圧を増加させた時オン電流は緩やかに増加する。
【００８５】
一方、点線のラインで示した寄生トランジスタの素子特性は、印加電圧が閾値電圧Ｖ１より小さいＶ２に達するとオン電流が流れ始め、その後、更に印加電圧を増加させていくと、本体部４１０ｃ１の特性と同様に、オン電流は急激に増加する。そして、オン電流がＩ２付近まで増加すると、印加電圧を増加させた時オン電流は緩やかに増加する。尚、エッジ部４１０ｃ２の面積は、本体部４１０ｃ１に比べて小さく、電流が流れにくいため最大のオン電流値であるＩ２は、Ｉ１に比べて小さくなっている。
【００８６】
ここで、図９（ａ）の右図は、比較例における駆動回路用のＴＦＴ４００全体としての素子特性（即ち、寄生トランジスタの影響を考慮したＴＦＴ４００の素子特性）を表している。駆動回路用のＴＦＴ４００全体としての特性は、図９（ａ）の左図に示した寄生トランジスタの影響を無視した場合の駆動回路用のＴＦＴ４００の特性と、寄生トランジスタの特性を足し合わせることによって得られる特性にほぼ一致している。
【００８７】
図９（ａ）の右図に示すように、比較例における駆動回路用のＴＦＴ４００への印加電圧が閾値電圧Ｖ１に達すると、駆動回路用のＴＦＴ４００にオン電流が流れ始める。しかしながら、電圧がＶ１からＶ２の間は、オン電流は、実質的に駆動回路用のＴＦＴ４００のチャネル領域のうち本体部４１０ｃ１には殆ど流れず、主にエッジ部４１０ｃ２のみに流れる。そのため、電圧がＶ１からＶ２の間に流れるオン電流の大きさは小さい。即ち、比較例における駆動回路用のＴＦＴ４００は、閾値電圧Ｖ１付近においてオン電流が流れにくい特性を有している。
【００８８】
一方、図９（ｂ）は画素スイッチング用のＴＦＴ３０における素子特性を示しているが、上述の通り、画素スイッチング用のＴＦＴ３０では第１のトランジスタのエッジ部と似た構成をする構造を有しているためこのような問題は生じない。
【００８９】
図１０は、本実施形態における駆動回路用のＴＦＴ４００及び画素スイッチング用のＴＦＴ３０の素子特性を示すグラフ図である。
【００９０】
本実施形態にかかる液晶装置では、上述のような駆動回路用のＴＦＴ４００の特性低下を軽減又は解消するために、本体部４１０ｃ１及びエッジ部４１０ｃ２における不純物濃度の調整を行っている。本願発明者の研究によると、寄生トランジスタの影響を無視した場合の駆動回路用のＴＦＴ４００の閾値電圧Ｖ１は、半導体層のうち主に本体部４１０ｃ１における不純物濃度に依存することが判明している。そこで、本体部４１０ｃ１における不純物濃度をエッジ部４１０ｃ２における不純物濃度に比べて低くなるようにイオンを注入することで、駆動回路用のＴＦＴ４００に特性低下が生じることを軽減又は解消させている。
【００９１】
図１０（ａ）の左図に示すように、寄生トランジスタの影響を無視した場合の駆動回路用のＴＦＴ４００の閾値電圧Ｖ１と、エッジ部４１０ｃ２に起因して発生する寄生トランジスタの閾値電圧Ｖ２を揃えるもしくは寄生トランジスタの閾値電圧Ｖ２を寄生トランジスタの閾値電圧Ｖ１よりも高くなるようにイオンを注入して駆動回路用のＴＦＴ４００を形成している。すると、図１０（ａ）の右図に示すように、駆動回路用のＴＦＴ４００全体の特性は、印加電圧が閾値電圧Ｖ１（又はＶ２）に達するとオン電流が流れ始め、その後、更に印加電圧を増加させていくとオン電流は急激に増加するようになる。このように、本実施形態に係る駆動回路用のＴＦＴ４００では、閾値電圧付近において流れるオン電流が少なくなるという素子特性の低下は生じない。
【００９２】
尚、図１０（ｂ）は本実施形態における画素スイッチング用のＴＦＴ３０における特性を表しているが、画素スイッチング用のＴＦＴ３０では第１のトランジスタのエッジ部と似た構成をする構造を有しているため比較例の場合と同様に（図９（ｂ）参照）、上述のような問題は生じない。
【００９３】
また、本実施形態においてＴＦＴアレイ基板１０上に形成された画素スイッチング用のＴＦＴ３０と、駆動回路用のＴＦＴ４００とは、同じ導電型を有するように形成されている。すると、同種の半導体層に同種のイオンを注入することによって不純物領域を形成することができるので、ＴＦＴアレイ基板１０上に異なる導電型のトランジスタを形成する場合に比べて、その製造工程をシンプルにすることが可能となり、工程数の減少等を通じて製造コストの削減に貢献することができる。尚、製造工程に関しては、後に詳述する。
【００９４】
また、画素スイッチング用のＴＦＴ３０は、駆動回路用のＴＦＴ４００における本体部４１０ｃ１より不純物濃度が高くなるように形成されている。本願発明者の研究によると、画素スイッチング用のＴＦＴ３０の不純物濃度が高くなるように形成されることで、駆動回路用のＴＦＴ４００の閾値電圧Ｖ１よりもより閾値電圧を高く保つことができることが判明している。すると、そのため、低電圧の印加時にオフ電流が発生しにくく、例えば画素スイッチング用のリーク電流の少ないトランジスタとして適したＴＦＴを形成することができる。
【００９５】
以上説明したように、本発明によれば、寄生トランジスタの発生に基づく特性劣化を改善することによって、例えば、駆動回路を構成するトランジスタとして適したトランジスタと、オフ電流が発生しにくく、例えば画素スイッチング用のリーク電流の少ない第２トランジスタとを共通の基板上に設けた液晶装置を実現することができる。
【００９６】
＜製造方法＞
次に、上述した本実施形態に係る液晶装置の製造方法について、図１１を参照して説明する。
【００９７】
図１１は、本実施形態に係る液晶装置を製造する一連の製造工程を示す工程断面図である。尚、図１１では、図７に示した駆動回路用のＴＦＴ及び画素スイッチング用のＴＦＴの断面図に対応して示してある。
【００９８】
先ず、図１１の工程（１）において、例えば石英基板、ガラス基板からなるＴＦＴアレイ基板１０を用意する。ここで、好ましくはＮ２（窒素）等の不活性ガス雰囲気且つ約８５０〜１３００℃の高温でアニール処理し、後に実施される高温プロセスにおけるＴＦＴアレイ基板１０に生じる歪みが少なくなるように前処理しておく。
【００９９】
次に、画像表示領域１０ａおいて、ＴＦＴアレイ基板１０上に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の金属や金属シリサイド等の金属合金膜を、スパッタにより、１００〜５００ｎｍ程度の膜厚の遮光膜を形成した後、エッチングを行うことによりパターニングし、遮光膜１１ａを形成する。
【０１００】
次に、ＴＦＴアレイ基板１０の全面（即ち、画像表示領域１０ａ及び周辺領域）に、下地絶縁膜１２を形成する。
【０１０１】
次に、下地絶縁層１２の上に、減圧ＣＶＤ法等もしくは減圧ＣＶＤ法で形成されたアモルファスシリコンを固相成長するなどによりポリシリコン膜を形成する。続いて、このポリシリコン膜に対し、例えばフォトリソグラフィ法及びエッチング処理を施すことにより、画像表示領域１０ａ及び周辺領域に所定パターンを有する半導体層１ａ及び４１０をそれぞれ形成する。
【０１０２】
ここで、半導体層１ａ及び４１０に対して、図中で下向き矢印Ｎ−として示すように、例えばリン（Ｐ）イオン等のＮ型の不純物イオンを２段階に分けて注入する。まず、半導体層１ａ及び４１０の全体に対して、例えばリン（Ｐ）イオン等のＮ型の不純物イオンを低濃度で注入する。次に、図１１（２）に示すように、半導体層４１０において少なくともエッジ部４１０ｃ２を除く領域（例えば図８（ａ）参照）上にレジスト膜５００を形成し、例えばリン（Ｐ）イオン等のＮ型の不純物イオンを更に注入する。ここで、例えばレジスト膜５００は、ＴＦＴアレイ基板１０上で平面的に見ると、図１１（２）の下段の図に示したように、エッジ部４１０ｃ２を避けるように形成する。すると、チャネル領域４１０ｃのうちレジスト膜５００によって２回目のイオン注入が行われなかった本体部４１０ｃ１において注入されたイオンの濃度が、その他の領域（半導体層４１０のエッジ部４１０ｃ２、ソース領域４１０ｓ及びドレイン領域４１０ｄ、並びに半導体層１ａ）に比べて低くなる。その後、レジスト膜５００を除去する。このように、本体部４１０ｃ１を他の領域に比べて不純物濃度が低くなるように形成することで、閾値電圧付近においてもオン電流が少なくなるという特性低下が生じることを防止可能な駆動回路用のＴＦＴ４００の半導体層を形成することができる。
【０１０３】
続いて、半導体層４１０及び１ａの表面を熱酸化すること等により、ゲート絶縁膜２ａ及び２ｂをそれぞれ形成する。そして、ゲート絶縁膜２ａ及び２ｂ上に導電化されたポリシリコン膜を積層させ、例えばフォトリソグラフィ法及びエッチング処理を施すことにより、所定パターンを有するゲート電極３ａ及び４３０をそれぞれ形成する。この際、ゲート電極３ａを、半導体層１ａのチャネル領域１ａ'となるべき領域と重なるように形成し、ゲート電極４３０を、半導体層４１０のチャネル領域４１０ｃとなるべき領域に重なるように形成する。
【０１０４】
このようにして、画像表示領域１０ａに画素スイッチング用のＴＦＴ３０が形成される共に、周辺領域に駆動回路用のＴＦＴ４００が形成される。画素スイッチング用のＴＦＴ３０及び駆動回路用のＴＦＴ４００上には、図７に示す種々の配線、電極及び絶縁層等が形成され、ＴＦＴアレイ基板１０上の積層構造が形成される。
【０１０５】
他方、図６に示した対向基板２０については、対向基板２０としてガラス基板等が先ず用意される。この対向基板２０上に、対向電極２１、配向膜２２等が形成される。
【０１０６】
最後に、上述のように各層が形成されたＴＦＴアレイ基板１０と対向基板２０とは、配向膜１６及び２２が対面するようにシール材（図１及び図２参照）により貼り合わされ、真空吸引等により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶が吸引されて、所定層厚の液晶層５０が形成される。
【０１０７】
以上説明した液晶装置の製造方法によれば、上述如く構成された本実施形態に係る液晶装置を製造することができる。
【０１０８】
＜電子機器＞
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。以下では、液晶装置をライトバルブとして用いたプロジェクタについて説明する。ここに図１２は、プロジェクタの構成例を示す平面図である。
【０１０９】
図１２に示すように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。
【０１１０】
液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【０１１１】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【０１１２】
なお、液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【０１１３】
尚、図１２を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【０１１４】
また本発明は、上述の実施形態で説明した液晶装置以外にも、シリコン基板上に素子を形成する反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ、デジタルマイクロミラーデバイス（ＤＭＤ）、電気泳動装置等にも適用可能である。
【０１１５】
本発明は、上述した実施形態に限られるものではなく、特許請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う半導体装置及びその製造方法、電気光学装置及びその製造方法、並びに該電気光学装置を備えてなる電子機器もまた本発明の技術的範囲に含まれるものである。
【符号の説明】
【０１１６】
１ａ…半導体層、１ａ'…チャネル領域、１ｓ…ソース領域、１ｄ…ドレイン領域、２ａ、２ｂ…ゲート絶縁膜、３ａ…走査線、６ａ…データ線、７…サンプリング回路、９ａ…画素電極、１０…ＴＦＴアレイ基板、１０ａ…画像表示領域、１１ａ…遮光膜、２０…対向基板、２１…対向電極、３０…ＴＦＴ、４１、４２、４３…層間絶縁膜、５０…液晶層、１０１…データ線駆動回路、１０２…外部回路接続端子、１０４…走査線駆動回路、４００…ＴＦＴ、４１０…半導体層、４１０ｃ…チャネル領域、４１０ｓ…ソース領域、４１０ｄ…ドレイン領域
【図１】
2010205874.tif 000003
【図２】
2010205874.tif 000004
【図３】
2010205874.tif 000005
【図４】
2010205874.tif 000006
【図５】
2010205874.tif 000007
【図６】
2010205874.tif 000008
【図７】
2010205874.tif 000009
【図８】
2010205874.tif 000010
【図９】
2010205874.tif 000011
【図１０】
2010205874.tif 000012
【図１１】
2010205874.tif 000013
【図１２】
2010205874.tif 000014