(57)【要約】【課題】  シリコン基板上にゲルマニウムを主成分とする半導体素子を形成する際に、バッファ層を薄くすることで段差を減らし、同一基板上にシリコン系半導体素子を混載することを容易にする。【解決手段】  具体例を述べれば、バッファ層をゲルマニウム層とシリコン層の２層とし、シリコン層のみを溶融することでゲルマニウムの面内原子間隔を安定的に保持するバッファ層を形成し、その上にゲルマニウム層を形成することで転位密度等の結晶欠陥を低減する。【選択図】  図１
2010074016.tif 000002
【特許請求の範囲】
【請求項１】
単結晶基板と、
前記単結晶基板上に設けられ、かつ、前記単結晶基板とは格子定数が異なる半導体からなる第１の単結晶層と、
該第１の単結晶層上に設けられ、かつ、前記単結晶基板と同一成分の半導体からなる第２の単結晶層と、
該第２の単結晶層上に設けられ、かつ、前記第１の単結晶層と同一成分の半導体からなる第３の単結晶層とを有する半導体装置であって、
前記第２の単結晶層の面内の原子間隔が前記第３の単結晶層の面内の原子間隔と概ね同じであることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記第３の単結晶層が第１導電型にドーピングされた半導体層からなり、
前記第３の単結晶層上にキャリア濃度が１×１０１８ｃｍ−３以下である半導体からなる第４の単結晶領域を有し、
該第４の単結晶領域上に前記第１導電型と反対導電型である第２導電型にドーピングされた半導体からなる第５の単結晶層を有することを特徴とする半導体装置。
【請求項３】
請求項１に記載の半導体装置において、
前記第１の単結晶層および前記第３の単結晶層の８０％以上の成分がゲルマニウムであることを特徴とする半導体装置。
【請求項４】
請求項１に記載の半導体装置において、
前記第３の単結晶層上に第１導電型にドーピングされた半導体層からなる第４の単結晶層を有し、
該第４の単結晶層上にキャリア濃度が１×１０１９ｃｍ−３以下である半導体からなる第５の単結晶領域を有し、
該第５の単結晶領域上に前記第１導電型と反対導電型である第２導電型にドーピングされた半導体からなる第６の単結晶層を有し、
該第６の単結晶層上に前記第１導電型の第７の半導体領域を有することを特徴とする半導体装置。
【請求項５】
請求項４に記載の半導体装置において、
前記第４の単結晶層および前記第５の単結晶領域がコレクタであり、前記第６の単結晶層がベースであり、前記第７の半導体領域がエミッタであることを特徴とする半導体装置。
【請求項６】
請求項４に記載の半導体装置において、
前記第５の単結晶領域および前記第７の半導体領域の８０％以上の成分がゲルマニウムであり、且つ、前記第６の単結晶層のバンドギャップが前記第５の単結晶領域および前記第７の半導体領域のいずれよりも小さいことを特徴とする半導体装置。
【請求項７】
単結晶基板と、
単結晶基板上に設けられ、かつ、前記単結晶基板とは格子定数が異なる半導体からなる第１の単結晶層と、
該第１の単結晶層上に設けられ、かつ、前記単結晶基板と同一成分の半導体からなる第２の単結晶層と、
該第２の単結晶層上に設けられ、かつ、前記第１の単結晶層と同一成分の半導体からなる第３の単結晶層とを有する半導体装置の製造方法であって、
前記第３の単結晶層のみを溶融することで、前記第３の単結晶層の原子間隔と前記第２の単結晶層の面内の原子間隔とを概ね同じにする工程を有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に係り、特に基板と異なる格子定数を有する半導体を主成分とする半導体装置の新規な構造とその製造方法に関するものである。
【背景技術】
【０００２】
従来のSi基板上に形成したGe層を利用した半導体素子は、例えば、IEEE Photonics Technology Letters, Vol. 17, No. 7, 2005, pp1510-1512（非特許文献１）に記載されている。シリコン基板上に半導体素子の主成分となる単結晶ゲルマニウムからなるバッファ層を形成し、その上にｐ型にドーピングされた単結晶ゲルマニウム、アンドープ単結晶ゲルマニウム、ｎ型単結晶ゲルマニウムを順次形成し、ｐ型単結晶ゲルマニウム層とｎ型単結晶ゲルマニウム層にそれぞれ電極を形成することで、ＰＩＮ型受光素子が形成されている。
【０００３】
【非特許文献１】IEEE Photonics Technology Letters, Vol. 17, No. 7, 2005, pp1510-1512
【発明の開示】
【発明が解決しようとする課題】
【０００４】
基板と格子定数の異なる半導体からなる受光素子を形成する場合、基板との格子不整合から生じる貫通転位等の結晶欠陥を低減するために、膜厚を増大させることで貫通転位を減少させるため、基板上に形成するバッファ層を1μｍ以上成長し、その上に受光素子の真性部分となる領域を形成する必要があった。このため、進行処理を行う集積回路と同一の基板上に形成する際、バッファ層の厚みの分だけ段差が生じてしまうので、デバイスの加工で必須となるホトリソフラフィーの焦点が合わなるために、焦点深度が浅くなる短波長光源を用いた微細加工が困難となり、高速で信号処理を行う通信用受光回路に適用することができなかった。
【０００５】
一方、ほかの信号処理回路とおおむね同一の高さに受光素子を形成するために、バッファ層の厚さを薄くすると、単結晶シリコン基板と単結晶ゲルマニウムとでは４．２％の格子定数に違いが存在するため、単結晶ゲルマニウム層に存在する残留歪が緩和しきれず、デバイスの真性部分を形成する領域にまで転位が存在する。すると、この上に受光素子を形成した場合、転位を解して電流が流れてしまうため、受光素子素子の暗電流が増大し、受光素子全体の耐圧が低下してしまう、
そこで、本発明の目的は、こうした具体的な事例を背景に、基板とは格子定数の異なる半導体からなる受光素子と、基板と同一の成分を主として構成する半導体からなるトランジスタを同一基板上に混載する半導体装置及びその製造方法を提供することにある。
【０００６】
本発明の構造を、バイポーラトランジスタに適用した場合、高速に動作する高ゲルマニウム組成比ヘテロ接合バイポーラトランジスタ（HBT）と大規模信号処理を行なうSi CMOSを同一基板上に形成することが可能となり、高速動作性能と高機能を両立する集積回路を実現できる。
【０００７】
また同様に本発明の構造を、電界効果トランジスタに適用した場合、高速に動作するGeチャネルMOSFETと大規模信号処理を行なうSi CMOSを同一基板上に形成することが可能となり、高速動作性能と高機能を両立する集積回路を実現できる。
【課題を解決するための手段】
【０００８】
本発明に係る半導体装置は、単結晶基板上に、単結晶基板とは格子定数が異なる半導体からなる第１の単結晶層と、該第１の単結晶層上に設けられた単結晶基板と同一成分の半導体からなる第２の単結晶層と、該第２の単結晶層上に設けられた前記第１の単結晶層と同一成分の半導体からなる第３の単結晶を有する半導体装置であって、第２の単結晶層の面内の原子間隔が第３の単結晶層の面内の原子間隔と概ね同じであることを特徴とするものである。
【０００９】
また、前記第３の単結晶層が第１導電型にドーピングされた半導体層からなり、該第３の単結晶層上にキャリア濃度が１×１０１８ｃｍ−３以下である半導体からなる第４の単結晶領域と、該第４の単結晶領域上に前記第１導電型と反対導電型にドーピングされた半導体からなる第５の単結晶層を有すれば好適である。
【００１０】
さらに、前記第１の単結晶層と第３の単結晶層の８０％以上の成分がゲルマニウムであればよい。
【００１１】
また、前記第３の単結晶層上に第１導電型にドーピングされた半導体層からなる第４の半導体と、該第４の単結晶層上にキャリア濃度が１×１０１９ｃｍ−３以下である半導体からなる第５の単結晶領域と、該第５の単結晶領域上に前記第１導電型と反対導電型にドーピングされた第２導電型の半導体からなる第６の単結晶層と、該第６の半導体層上に第１導電型の第７の半導体領域を有すれば好ましい。
【００１２】
このとき、前記第４の第１導電型単結晶領域および第５の単結晶領域がコレクタであり、前記第２導電型単結晶層がベースであり、前記第７の単結晶層がエミッタであるバイポーラトランジスタにおいて、前記第５の単結晶層と第７の単結晶層の８０％以上の成分がゲルマニウムであり、且つ、第６の単結晶層のバンドギャップが第５の単結晶層と第７の単結晶層よりも小さければ好適である。
【００１３】
本願発明の半導体装置の製造方法の骨子は次の通りである。即ち、単結晶基板上に、単結晶基板とは格子定数が異なる半導体からなる第１の単結晶層と、該第１の単結晶層上に設けられた単結晶基板と同一成分の半導体からなる第２の単結晶層と、該第２の単結晶層上に設けられた前記第１の単結晶層と同一成分の半導体からなる第３の単結晶を形成する工程を有する半導体装置の製造方法であって、第３の単結晶層のみを溶融することで、第３の単結晶層の原子間隔と第２の単結晶層の面内の原子間隔を概ね同じにする工程を有することを特徴とする半導体装置の製造方法である。
【発明の効果】
【００１４】
本発明によれば、半導体基板と格子定数が異なる半導体を用いて形成された半導体装置を形成する際、基板との格子不整合に起因した結晶欠陥を成長表面に伝播させないために設けるバッファ層の膜厚を大きく低減することができ、半導体層中の再結合電流の低減を容易ならしめる構造を有する半導体装置及びその製造方法を提供することが出来る。
【発明を実施するための最良の形態】
【００１５】
以下、本発明に係る半導体装置の製造方法の具体的な実施例につき、添付図面を参照しながら以下詳細に説明する。
【００１６】
＜実施例１＞
図１に、本発明に係る半導体装置の一実施例を示す光受信器の断面構造を示す。図１を参酌して構造の骨子を説明する。
【００１７】
構造の骨子は、次の通りである。単結晶基板（１）上に設けられた第１の単結晶領域（２：本例の具体例では、第１のバッファ層）上に、前記単結晶基板と同一半導体からなる第２の単結晶領域（３：本例の具体例では、第２のバッファ層）と、この第２の単結晶領域上に設けられた第１導電型単結晶領域（４：本例の具体例では、ｐ型単結晶層）と、この第１導電型単結晶層上に設けられたアンドープ単結晶層（５：本例の具体例では、低濃度単結晶光吸収層）と、このアンドープ単結晶層上に設けられた前記第１導電型と反対導電型の第２導電型単結晶領域（６：本例の具体例では、ｎ型単結晶層）を有する半導体装置であって、前記第１の単結晶領域（２）と前記第１導電型単結晶領域が前記単結晶基板（１）と格子定数が異なる半導体材料からなることを特徴とするものである。
【００１８】
図２に、図１に示した構造を有する半導体装置を実現するための製造方法のフロー図を示す。先ず、シリコン基板１上に、第１のバッファ層となる単結晶ゲルマニウム層２、そして第２のバッファ層となる単結晶シリコン層３を形成する。
【００１９】
［図２の（ａ）］
バッファ層を形成するにあたり、基板表面の汚染物や自然酸化膜をあらかじめ除去するために基板の洗浄をおこなう。例えば、アンモニア、過酸化水素、水の混合液を加熱したもので基板を洗浄することにより、表面の重金属や有機物による汚染に加え、基板表面に付着したパーティクルを除去することができる。次いで、アンモニア、過酸化水素、水の混合液による洗浄中に基板表面に形成された酸化膜をフッ酸水溶液によって除去し、その直後に純水で洗浄することにより、シリコン基板表面は水素原子で覆われた状態となる。この状態では、基板の最表面に存在するシリコン原子は水素と結合しているため、基板洗浄を行ってから成長を開始するまでの間に、表面に自然酸化膜が形成されにくくなる。この洗浄による基板表面の水素終端処理に加え、更に表面に自然酸化膜が形成されるのを防ぐためには、シリコン基板を清浄な窒素中にて搬送すれば好適である。それは、基板の洗浄を行った後、基板表面が再び酸化されたり、汚染物が付着するのを防ぐためである。以下の実施例に関しても、エピタキシャル成長前に行う基板の洗浄と搬送方法に関しては同様である。
【００２０】
次いで、洗浄を行った基板をロードロック室内に設置し、ロードロック室の真空排気を開始する。ロードロック室の真空排気が完了した後、シリコン基板を、搬送室を経由して成長室１に搬送する。基板表面に汚染物が付着するのを防ぐため、搬送室及び成長室１は高真空状態もしくは超高真空状態であることが望ましく、例えば圧力が１×１０−５Ｐａ程度以下であると好適である。後に述べる成長室２に関しても、真空度に関しては同様である。又、これらの成長室内で形成した単結晶層中に酸素や炭素が取り込まれることによる結晶欠陥の発生を防ぐため、搬送室や成長室１および成長室２に酸素や水分、又は有機系の汚染物を含んだガスの混入を防ぐ必要がある。このことから、シリコン基板の搬送を開始するのはロードロック室の圧力が１×１０−５Ｐａ程度以下になってから行うことが望ましい。
【００２１】
シリコン基板表面を水素終端処理しても、搬送中における表面の酸化膜形成や汚染物の付着を完全に防ぐことはできないため、エピタキシャル成長前にシリコン基板表面のクリーニングを行う。クリーニング方法としては、例えば真空中でシリコン基板を加熱することによって基板表面の自然酸化膜を以下の反応によって除去することが可能となる。
Ｓｉ＋ＳｉＯ２→２ＳｉＯ↑
或いは、成長室１内に清浄な水素を供給した状態でシリコン基板を加熱することによっても基板表面のクリーニングを行うことが可能である。
【００２２】
前に述べた真空中での加熱によるクリーニングでは、基板温度が５００℃程度以上になると基板表面を終端していた水素は脱離し、基板表面のむき出しになったシリコン原子と成長室内の雰囲気中に含まれる水分や酸素が反応し、基板表面が再酸化されてしまう。そして、この酸化膜が再び還元されることにより、クリーニングと共に基板表面の凹凸が増大し、その後行うエピタキシャル成長の均一性や結晶性を悪化させるという問題がある。又、同時に成長室内の雰囲気中に含まれる炭酸ガスや有機系のガスが表面に付着することから、炭素汚染によるエピタキシャル成長層の結晶性の悪化も発生する。一方、水素を基板表面に供給した状態でシリコン基板を加熱した場合、５００℃以上の温度で水素が基板表面から脱離してしまっても、常に清浄な水素ガスが供給されているため、基板表面のシリコンと水素が結合と脱離を繰り返す。その結果、表面のシリコンは再酸化されにくくなり、クリーニング中に表面の凹凸が発生することもなく、清浄な表面状態を得ることが可能となる。
【００２３】
水素雰囲気中でクリーニングを行うため、まず始めに成長室１に水素ガスを供給する。このとき、水素ガスを供給する前に基板表面から水素が脱離するのを防ぐため、基板温度を水素の脱離する５００℃より低くすれば好適である。また、水素ガスの流量は制御性良くガスが供給できるように１０ｍｌ／ｍｉｎ以上とし、排気されたガスを安全に処理するためには１００ l／ｍｉｎ以下とすれば好適である。このとき、成長室１内の水素ガスの分圧の下限は、基板表面に均一にガスが供給されるように１０Ｐａとし、上限は装置の安全性を保つために大気圧とすればよい。水素ガスが供給された後、シリコン基板をクリーニング温度まで加熱する。このときの加熱方法としては、加熱に際してのシリコン基板への汚染や基板内での極端な温度の違いなどがなければ、どのような機構や構造でも良い。例えばワークコイルに高周波を印加して加熱する誘導加熱や、抵抗ヒータによる加熱などが適用できるほか、特に短時間での温度制御が可能な方法として、ランプからの輻射を利用した加熱方法を用いることができる。この加熱方法はクリーニングに限らず、後述する単結晶の成長に際しての加熱に関しても同様である。
【００２４】
クリーニング温度までシリコン基板を加熱した後、所定の時間基板を加熱することにより表面の自然酸化膜や汚染物が除去できるが、例えばクリーニング温度は、クリーニングの効果が得られる温度として６００℃以上であれば良く、又、熱処理による基板中のドーパントの拡散が顕著となる１０００℃以下とすれば好適である。更に、エピタキシャル成長の前に形成されている構造へ与える影響を低減するため、クリーニング温度は可能な限り低くする必要がある。又、基板表面の自然酸化膜や汚染物質の除去効率はクリーニング温度によって変化し、温度が高いほど短時間で効果が得られるため、必要以上に熱処理を行わない条件で加熱を行うことが望ましい。クリーニング温度が７００℃の場合、クリーニングの効果が小さいため、クリーニング時間を３０分とする必要があるのに対し、クリーニング時間を９００℃とした場合、クリーニング時間は２分以上であればよい。既に形成されている構造への影響として、例えば基板中のドーパントの拡散による特性変動を考えると、ドーパントの拡散を押さえるためには、クリーニング温度を約８００℃以下とする事が望ましく、この時のクリーニング時間は１０分とすればよい。
【００２５】
又、クリーニング温度の低温化を可能とする方法として、原子状水素を用いたクリーニングを行うこともできる。この方法では、基板表面に活性な水素原子を照射することにより、基板温度を上げなくても酸素の還元反応を生じさせることが可能となり、室温においてもクリーニング効果は得られる。原子状水素の発生方法としては、高温に加熱したタングステンなどのフィラメントに水素ガスを照射することにより熱的に水素分子を解離させる方法や、水素ガス中でプラズマを発生させて電気的に水素分子を解離させる方法や、紫外線などの照射による原子状水素の発生などが可能である。但し、この場合、フィラメントやプラズマを発生する電極周辺からの金属汚染の発生や、プラズマによる石英部品などからの汚染物の発生などに十分注意をする必要がある。各方法とも、水素原子を大量に発生させるのは非常に困難であるため、水素ガスの中で、ある割合の分子を原子状態に解離させて基板表面に照射することにより、低温化が可能となる。例えば、クリーニング時間を１０分以内とするためには、クリーニング温度を６５０℃とすればよい。
【００２６】
以上、水素を用いたクリーニングについて説明を行ったが、クリーニング方法に関しては他の実施例に関しても同様である。
【００２７】
クリーニングが終了した後、エピタキシャル成長を行う温度まで基板温度を下げ、エピタキシャル成長を行う温度で基板温度を安定させる時間を設ける）。温度の安定化を行うステップでは、クリーニング後のシリコン基板表面を清浄な状態に保つために水素ガスを供給し続けることが望ましいが、水素ガスは基板表面を冷却する効果を持っているため、加熱条件が同じであればガスの流量に応じて基板表面温度が変化してしまう。従って、エピタキシャル成長で用いるガスの総流量と大きく異なる流量の水素ガスを供給した状態で温度が安定していても、エピタキシャル成長を開始した時点でガスの流量が変わることにより基板温度が大きく変動してしまう。この現象を防ぐため、基板温度の安定化を行うステップにおいては、その水素流量をエピタキシャル成長で用いるガスの総流量とほぼ同じ値を用いることが望ましい。また、必ずしも基板温度がエピタキシャル成長温度まで下がってから温度安定化を行うステップを設ける必要はなく、基板温度を下げながら水素ガスの流量を調整し、基板温度がエピタキシャル成長温度になった時点で水素ガスの流量が成長ガスの流量と等しくなっていれば好適であり、この場合、基板温度を下げたと同時にエピタキシャル成長を開始できるため、スループットを大幅に向上することができる。
【００２８】
そして、ゲルマニウムの原料ガスを供給することによって第１の単結晶層のエピタキシャル成長を開始する。ここで使用する原料ガスとしてはゲルマニウムと水素、塩素、フッ素などからなる化合物を用いることができる。例えば、モノゲルマン（ＧｅＨ４）、ジゲルマン（Ｇｅ２Ｈ６）、四塩化ゲルマン（ＧｅＣｌ４）などが挙げられるが、このほかのガスに関しても使用方法は同様である。以下、モノゲルマンを原料ガスとして用いた場合に付き、説明する。エピタキシャル成長を行う温度範囲は、モノゲルマンが基板表面で反応を起こす３００℃以上である。また、シリコン基板上に単結晶ゲルマニウムを成長すると、格子定数の差により歪みが発生するため、成長温度を高くすると歪みが原因となってゲルマニウムが島状成長し、表面モフォロジーが著しく悪化するため、表面モフォロジーが悪化しない上限として６００℃以下であればよい。この温度範囲で、成長圧力は成長速度が表面での反応で律速される０．１Ｐａ以上で、上限は気相中での反応が起こり始める１００００Ｐａ以下であればよい。以下の実施例においても、単結晶ゲルマニウムのエピタキシャル成長条件に関しては同様である。これらのエピタキシャル成長条件の範囲で、表面モフォロジーが良好な単結晶ゲルマニウムを形成すると、単結晶シリコン基板との格子定数差から生じた歪みが緩和し、単結晶ゲルマニウム層１内には転位などの多数の結晶欠陥が存在する。バッファ層として歪み緩和を促進させるためには、転位を発生させるための最低限の歪量と単結晶レベルの結晶粒の大きさを確保するためには、単結晶ゲルマニウム層の膜厚は少なくとも５０ｎｍ程度あればよい。また、同一シリコン基板上の他のエリアにトランジスタなどを形成する際にホトリソグラフィーやエッチングにより加工ができる膜厚さから導出した最大膜厚は約５００ｎｍである。
【００２９】
次いで、第１のバッファ層となる単結晶ゲルマニウム層２を形成した後、第２のバッファ層となる単結晶シリコン層を形成する。前述の単結晶ゲルマニウム層２の形成と連続して単結晶シリコン層３を形成する場合は、原料ガスの切替や成長条件の変更を行うことで、表面のクリーニングプロセスは不要であるが、単結晶ゲルマニウム層２を形成した後に一度エピタキシャル成長装置から搬出するなどの中断を行った場合は、単結晶ゲルマニウム層２と同様の表面クリーニングが必要となる。単結晶シリコン層の原料ガスは、シリコンと水素、塩素、フッ素などからなる化合物を用いることができる。例えば、モノシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、ジクロルシラン（ＳｉＨ２Ｃｌ２）、三塩化シリコン（ＳｉＨＣｌ３）、四塩化シリコン（ＳｉＣｌ４）などが挙げられるが、このほかのガスに関しても使用方法は同様である。以下、反応性が高いために低温で成長が可能となるジシランを原料ガスとして用いたときの実施例について説明を行う。エピタキシャル成長を行う温度範囲は、ジシランが基板表面で反応を起こす５００℃以上である。また、単結晶ゲルマニウム層上に単結晶シリコンを成長すると、格子定数の差により歪みが発生するため、成長温度を高くすると歪みが原因となって単結晶シリコン層の表面モフォロジーが悪化するため、表面モフォロジーが悪化しない上限として７００℃以下であればよい。この温度範囲で、成長圧力は成長速度が表面での反応で律速される０．１Ｐａ以上で、上限は気相中での反応が起こり始める１００００Ｐａ以下であればよい。以下の実施例においても、単結晶シリコンのエピタキシャル成長条件に関しては同様である。単結晶シリコン層の膜厚は、後述する歪み緩和による転位密度を効果的に遮断するためには１ｎｍ以上の膜厚が必要で、格子歪みの状態を単結晶ゲルマニウムに近づけるためには膜厚は小さい方が良く、その上限は５０ｎｍ程度である。
【００３０】
この状態で単結晶ゲルマニウムからなるバッファ層２と単結晶シリコンからなるバッファ層３の格子定数と格子歪みの状態を調べると、単結晶ゲルマニウム層からなるバッファ層２では基板側では歪みの緩和による転位密度が大きく、単結晶シリコンからなるバッファ層３との界面付近では転位密度が減少しているが、単結晶ゲルマニウムからなるバッファ層２を形成した直後よりも、単結晶シリコンからなるバッファ層３の表面では単結晶シリコンの格子定数に近づくように歪みを受ける。また、単結晶シリコンからなるバッファ層３では単結晶ゲルマニウムからなるバッファ層２の格子定数が歪み緩和によりゲルマニウムの格子定数に近い値となっているために成長面内に引っ張り歪みを持った状態になっている。ここで、格子歪みを強制的に緩和させ、転位を表面に伝搬しにくくさせるために、レーザー光を用いてバッファ層の溶融と再結晶化を行う。単結晶シリコンと単結晶ゲルマニウム中への光の進入深さは照射する波長によって変化する。光の吸収係数から求めた光の進入深さの波長依存性を見ると、λ=457.9nmでは320nm、363.8nmでは約10nmとなる。従って、短波長の光源からのレーザー光を照射することで、表面に存在するの単結晶シリコンからなるバッファ層３のみを溶融することが可能となる。これにより、エピタキシャル成長後に発生した格子歪みを緩和を消滅させ、単結晶シリコンからなるバッファ層の格子定数を単結晶ゲルマニウムからなるバッファ層２の再表面の値と整合した状態で再結晶させることが可能となる。
【００３１】
［図２の（ｂ）］
図２の（ａ）に示された工程に続いて、単結晶シリコン層からなるバッファ層３上に、ｐ型単結晶ゲルマニウム層４を形成する。ｐ型ドーピングガスとしては、３族元素と水素、塩素、フッ素などからなる化合物を用いることができ、例えば、ジボラン（Ｂ２Ｈ６）が挙げられる。又、ゲルマニウムの原料ガスと成長条件に関してはバッファ層２と同様である。エピタキシャル成長を行う温度範囲は、モノゲルマンが基板表面で反応を起こし、ジボランがドーピング元素として単結晶ゲルマニウム層中に取り込まれる温度として、３５０℃以上である。また、成長温度を上げると気相中の原料ガスの供給により成長速度が律速され、エピタキシャル成長の分布が不均一になることにより表面モフォロジーが悪化するため、良好な表面モフォロジーが得られる上限として６００℃以下であればよい。この温度範囲で、成長圧力は成長速度が表面での反応で律速される０．１Ｐａ以上で、上限は気相中での反応が起こり始める１００００Ｐａ以下であればよい。ドーピング濃度は、ドーピングガスの流量によって制御でき、例えば１×１０１９ｃｍ−３のｐ型ドーピングを行うためには、ジボランの流量を０．０１ｍｌ／ｍｉｎとすればよい。
【００３２】
次いで、光吸収層となるアンドープ単結晶ゲルマニウム層を形成する。成長条件は単結晶ゲルマニウムからなるバッファ層２と同様であるが、膜厚は光吸収層としての感度を向上するために最低でも５０ｎｍの膜厚が必要で、上限はホトリソグラフィーでの露光とエッチングによる感光が可能な１μｍとすれば好適である。
【００３３】
更に、光吸収層の上にはｎ型層となるｎ型単結晶ゲルマニウム層をエピタキシャル成長する。ｎ型ドーピングガスとしては、５族元素と水素、塩素、フッ素などからなる化合物を用いることができ、例えば、ホスフィン（ＰＨ３）、アルシン（ＡｓＨ３）などが挙げられる。ｎ型ドーパントとしてリンをドーピングする場合、抵抗が高くならないように１×１０１９ｃｍ−３以上とすれば好適である。ゲルマニウムの原料ガスと成長条件に関してはバッファ層２と同様である。エピタキシャル成長を行う温度範囲は、モノゲルマンが基板表面で反応を起こし、ホスフィンがドーピング元素として単結晶ゲルマニウム層中に取り込まれる温度として、３５０℃以上である。また、成長温度を上げると気相中の原料ガスの供給により成長速度が律速され、エピタキシャル成長の分布が不均一になることにより表面モフォロジーが悪化するため、良好な表面モフォロジーが得られる上限として６００℃以下であればよい。この温度範囲で、成長圧力は成長速度が表面での反応で律速される０．１Ｐａ以上で、上限は気相中での反応が起こり始める１００００Ｐａ以下であればよい。ドーピング濃度は、ドーピングガスの流量によって制御でき、例えば１×１０１９ｃｍ−３のｐ型ドーピングを行うためには、ジボランの流量を０．０１ｍｌ／ｍｉｎとすればよい。
【００３４】
［図２の（ｃ）］
図２の（ｂ）に示された工程に続いて、ｎ型単結晶ゲルマニウム層６、アンドープ単結晶ゲルマニウム層５、ｐ型単結晶ゲルマニウム層４を部分的にエッチングする。光受信器の領域のみにレジストを残し、ドライエッチングやウェットエッチングによりｎ型単結晶ゲルマニウム層６、アンドープ単結晶ゲルマニウム層５、ｐ型単結晶ゲルマニウム層４を順次エッチングしていく。ドライエッチングでは、単結晶ゲルマニウム層のエッチングレートを求め、そこから得られたエッチングレートを元に決定した時間でエッチングを行うことでｐ型単結晶ゲルマニウム層４を露出させる。このエッチング工程では、ヒドラジン（Ｎ２Ｈ４）水和物などに様に、導電性の異なる半導体材料を選択的にエッチングすることで、より精度が高く基板面内での均一性が高い加工を行うことができる。以下、他の実施例における半導体装置の製造工程において、半導体層のエッチング工程に関しては同様の方法を用いることができる。その後、ｐ型単結晶ゲルマニウム層４およびｎ型単結晶ゲルマニウム層６にそれぞれ電極を形成することにより、図１に示した形状となる。
【００３５】
本実施例により、シリコン基板上に無歪みゲルマニウム層を用いた光受信器を形成するにあたり、格子定数の違いから生じる歪みを効果的に緩和させて高品質な単結晶ゲルマニウム層を得るバッファ層を薄くできることから、同一基板上の他の部分に信号処理を行う回路を形成することが可能となり、システムの高性能化と低コスト化が実現できる。
【００３６】
＜実施例２＞
図３は、本発明に係る半導体装置の第２の実施例を示すバイポーラトランジスタの断面構造を示す。実施例１と異なるのは、シリコン基板上に形成した単結晶ゲルマニウムバッファ層上に、主成分がゲルマニウムからなる半導体を用いてバイポーラトランジスタを形成している点である。図３を参酌して構造の骨子を説明する。
【００３７】
構造の骨子は、次の通りである単結晶基板（１１）上に設けられた第１の単結晶領域（１２：本例の具体例では、第１のバッファ層）上に、前記単結晶基板と同一半導体からなる第２の単結晶領域（１３：本例の具体例では、第２のバッファ層）と、この第２の単結晶領域上に設けられた第１導電型単結晶領域（１４：本例の具体例では、ｐ型単結晶層）と、この第１導電型単結晶上に設けられた前記第１導電型と反対導電型の高濃度第２導電型単結晶領域（１５：本例の具体例では、高濃度コレクタ層）と、この第２導電型単結晶領域上に設けられた第２導電型の第２の単結晶層（１６：本例の具体例では、低濃度ｎ型単結晶コレクタ層）と、この第２の第２導電型単結晶層上に設けられた第２の第１導電型単結晶層（１８：本例の具体例では、ｐ型単結晶ベース層）と、この第２の第１導電型単結晶層上に設けられた第２導電型の第３の単結晶層（２２：本例の具体例では、ｎ型単結晶エミッタ層）を有する半導体装置であって、前記第１の単結晶領域（２）と前記第１導電型単結晶領域が前記単結晶基板（１）と格子定数が異なる半導体材料からなることを特徴とするものである。
【００３８】
図４及び図５に、図３に示した構造を有する半導体装置を実現するための製造方法のフロー図を示す。尚、図４及び図５では、シリコン基板１１の図示は一部に止まり、コレクタ層となる高濃度ｎ型単結晶シリコン層２４以下は省略されている。シリコン基板との関係は図３の参酌によって理解される。尚、以下の具体例では、バイポーラトランジスタで固有の、例えば、コレクタ、ベース、エミッタのような用語を用いて説明する。
【００３９】
［図４の（ａ）］
単結晶シリコン基板１１上への単結晶ゲルマニウムからなる第１のバッファ層１２、単結晶シリコンからなる第２のバッファ層１３、低濃度ｐ型単結晶ゲルマニウム層１４の形成は実施例１と同様である。本実施例では、第２のバッファ層１４の上にコレクタとなる、高濃度ｎ型シリコン・ゲルマニウム層１５および低濃度ｎ型シリコン・ゲルマニウム層１６を積層する。ここで使用する原料ガスとしてはシリコン、ゲルマニウム等の４族元素と水素、塩素、フッ素などからなる化合物を用いることができる。例えば、モノシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、モノゲルマン（ＧｅＨ４）、ジクロルシラン（ＳｉＨ２Ｃｌ２）、三塩化シリコン（ＳｉＨＣｌ３）、四塩化シリコン（ＳｉＣｌ４）などが挙げられるが、このほかのガスに関しても使用方法は同様である。低濃度コレクタ層の表面側ではゲルマニウム組成比を高くすることによってベース・コレクタ間のエネルギー障壁をベースから遠ざける効果を発生させると良い。低濃度コレクタ層であるシリコン・ゲルマニウム層の膜厚の上限は、ベース層と併せてシリコン・ゲルマニウム層のひずみが緩和しない膜厚以下であれば良い。たとえば、ベース層のゲルマニウム組成比を９０％、ベース層の膜厚を１０ｎｍ、低濃度コレクタ層のゲルマニウム組成比を８５％とした場合、低濃度コレクタ層のシリコンゲルマニウム層は約１００ｎｍ以下であれば、トランジスタ作製プロセス中での熱処理によっても歪緩和による欠陥が生じにくい。本実施例では、単結晶シリコン・ゲルマニウムからなる多層膜の形成方法を例に挙げて説明を行うが、４族元素の炭素を導入した単結晶シリコン・ゲルマニウム・カーボンからなる多層膜を形成するには、炭素の原料ガスとして、モノメチルシラン（ＣＨ３ＳｉＨ３）、ジメチルシラン（（ＣＨ３）２ＳｉＨ２）、トリメチルシラン（（ＣＨ３）３ＳｉＨ）等を添加すればよい。
【００４０】
［図４の（ｂ）］
そしてコレクタ・ベース分離絶縁膜１７をＣＶＤ法により堆積し、このコレクタ・ベース分離絶縁膜２４に開口部を形成する。
【００４１】
［図４の（ｃ）］
その上に真性ベースとなるｐ型単結晶ゲルマニウム層１８と、ベース引き出し電極となるｐ型多結晶ゲルマニウム層１９を同時に結晶成長する。エピタキシャル成長前のクリーニングと、エピタキシャル成長に使用する原料ガス・ドーピングガスは実施例１と同様である。但し、本実施例では、絶縁膜上にも多結晶シリコン・ゲルマニウムを均一に成長させたいため、成長条件は調整する必要がある。原料ガスとしては選択性が出やすい塩化水素を含んだものよりも、低温で反応性が高いモノゲルマンを使用した方が好適である。又、選択性が出にくいように成長圧力を高めにした方が良く、下限は選択性の出にくい１、０００Ｐａ程度から、上限は気相中での反応が起こり始める１０、０００Ｐａ程度以下とすれば好適である。
【００４２】
［図５の（ａ）］
外部ベースの形成後、エミッタ・ベース分離絶縁膜２０、２１を形成する。
【００４３】
［図５の（ｂ）］
この後、エミッタとなる高濃度単結晶シリコン・ゲルマニウム層２２を結晶成長する。更に、エミッタ引き出し層２３が高濃度ｎ型多結晶シリコン・ゲルマニウムによって形成される。その後、不要な部分をエッチングし、電極２５、２６、２７等を形成することにより、図３に示した形状となる。
【００４４】
本実施例により、単結晶ゲルマニウムを主成分とするバイポーラトランジスを膜厚の薄いバッファ層上に形成できるため、移動度の高いゲルマニウムを主成分とするトランジスタの高速動作と、安定して作成できるシリコン系の信号処理回路を同一基板上に形成できることから、システムの大幅な高性能化と低コスト化が実現できる。
【００４５】
以上、本発明の好適な実施例について説明したが、本発明は前記実施例に限定されることなく、本発明の精神を逸脱しない範囲内において種々の設計変更をなし得ることは勿論である。例えば、実施例中ではｎ型単結晶シリコン・ゲルマニウム層、ｐ型単結晶ゲルマニウム層およびｎ型単結晶シリコン層からなる多層膜の場合について説明したが、単結晶シリコン・ゲルマニウム・カーボン層等を用いてよいことは言うまでもない。
【００４６】
前述した実施例より明らかなように、本発明によれば、ゲルマニウムを主成分とする半導体素子と通常の信号処理を行うシリコン系素子を、同一基板上に段差が少ない状態で形成できるため、これらの半導体素子を同一基板上に作製することができ、集積回路の高性能化と低コスト化を両立することができる。また、エピタキシャル成長の工程以降は高温の熱処理を行わないことから、高濃度で非常に薄い接合が得られ、これをバイポーラトランジスタに適用することにより、トランジスタの高速動作と雑音の低減が可能となる。
【図面の簡単な説明】
【００４７】
【図１】本発明に係る半導体装置の一実施例を示す断面構造図である。
【図２】図１に示した本発明に係る半導体装置の製造方法を工程順に示す拡大断面図である。
【図３】本発明に係る半導体装置の一実施例を示す断面構造図である。
【図４】図３に示した本発明に係る半導体装置の製造方法を工程順に示す拡大断面図である。
【図５】図４の次の工程以降を順に示す拡大断面図である。
【符号の説明】
【００４８】
１、１１…シリコン基板、
２、１２…バッファ領域（単結晶ゲルマニウム）、
３、１３…バッファ領域（単結晶シリコン）、
４…ｐ型単結晶領域（ｐ型単結晶ゲルマニウム）、
５…アンドープ単結晶領域（アンドープ単結晶ゲルマニウム）、
６…ｎ型単結晶領域（ｎ型単結晶ゲルマニウム）、
７，８…電極、
１４…低濃度単結晶ゲルマニウム、
１５…高濃度コレクタ引き出し領域、
１６…低濃度コレクタ層（低濃度ｎ型単結晶シリコン・ゲルマニウム）、
１７…コレクタ・ベース分離絶縁膜、
１８…真性ベース層（ｐ型単結晶ゲルマニウム）、
１９…外部ベース層（ｐ型多結晶ゲルマニウム）、
２０、２１…エミッタ・ベース分離絶縁膜、
２２…エミッタ層（ｎ型単結晶シリコン・ゲルマニウム）、
２３…エミッタ引き出し層（高濃度ｎ型多結晶シリコン・ゲルマニウム）、
２４…コレクタ引き出し領域（高濃度ｎ型単結晶シリコン・ゲルマニウム）、
２５…エミッタ電極、
２６…ベース電極、
２７…コレクタ電極。
【図１】
2010074016.tif 000003
【図２】
2010074016.tif 000004
【図３】
2010074016.tif 000005
【図４】
2010074016.tif 000006
【図５】
2010074016.tif 000007