(57)【要約】【課題】給電の停止時に、電子回路に蓄積された電荷を速やかに放電させる。【解決手段】PNPトランジスタQ1は、電子回路３１に対する給電が停止されたとき、オフ状態からオン状態に切替えられ、NPNトランジスタQ2は、PNPトランジスタQ1がオン状態である間、電子回路３１に残留している電荷を、放電用抵抗R1を介して電位基準点に通電させる。本発明は、例えば、DC電源による給電により動作する電子回路であって、給電を停止させたときに、電子回路に残留している電荷を放電する必要がある電子回路に設ける放電回路に適用できる。【選択図】図２
2010130743.tif 000002
【特許請求の範囲】
【請求項１】
電子回路に対する給電が停止されたとき、前記電子回路に残留している電荷を放電させる放電回路において、
前記電子回路に対する前記給電が停止されたとき、オフ状態からオン状態に切替えられる切替手段と、
前記切替手段がオン状態である間、前記電子回路に残留している前記電荷を、所定の電気抵抗を介して電位基準点に通電させる通電手段と
を含む放電回路。
【請求項２】
前記切替手段は、オフ状態からオン状態に切替えさせるためのオン信号として、前記給電を停止させるための停止信号が供給されたことに対応して、オフ状態からオン状態に切替えられる
請求項１に記載の放電回路。
【請求項３】
前記給電が行われている間に、電荷を蓄積する蓄積手段をさらに含み、
前記切替手段は、前記オン信号が供給され、且つ、前記蓄積手段から供給される前記電荷の電荷量が所定の閾値以上となったとき、オフ状態からオン状態に切替えられ、前記蓄積手段から供給される前記電荷の電荷量が所定の閾値未満となったとき、オン状態からオフ状態に切替えられる
請求項２に記載の放電回路。
【請求項４】
前記通電手段は、前記切替手段がオン状態である間、前記所定の電気抵抗の抵抗値に応じた速さで、前記電子回路に残留している前記電荷を前記所定の電気抵抗を介して前記電位基準点に通電させる
請求項１に記載の放電回路。
【請求項５】
電子回路に対する給電が停止されたとき、前記電子回路に残留している電荷を放電させる放電回路の放電方法において、
前記放電回路は、
切替手段と、
通電手段と
を含み、
前記切替手段が、前記電子回路に対する前記給電が停止されたとき、オフ状態からオン状態に切替えられ、
前記通電手段が、前記切替手段がオン状態である間、前記電子回路に残留している前記電荷を、所定の電気抵抗を介して電位基準点に通電させる
ステップを含む放電方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、放電回路及び放電方法に関し、特に、電源からの給電により動作する電子回路に蓄積された電荷を、給電の停止時に放電する場合に用いて好適な放電回路及び放電方法に関する。
【背景技術】
【０００２】
従来、DC(direct current)電源と、そのDC電源の給電により動作するLSI(large scale integration)等の負荷デバイスとからなる電子回路において、DC電源の給電を停止して負荷デバイスの動作を終了させた後、電子回路に蓄積（残留）された電荷により、電子回路が破壊されること等を防止するために、電子回路に蓄積された電荷を放電させる放電方法が提案されている。
【０００３】
この放電方法として、例えば、図１に示すように、電子回路において、DC電源と負荷デバイスとの間に、GND（電位基準点）に接地された抵抗を接続し、この抵抗により、電子回路に蓄積された電荷を放電させる放電方法が存在する。
【０００４】
また、複数の負荷デバイスに対し、異なる複数のDC電源から給電を行う他の電子回路では、各負荷デバイスを正常に動作させるために、複数のDC電源それぞれから生じる電圧を調整する必要があった。すなわち、他の電子回路では、複数のDC電源それぞれから生じる電圧どうしが、常に一定の関係（例えば、所定のDC電源からの電圧は、他のDC電源からの電圧よりも常に小さい等の関係）を満たすように、複数のDC電源それぞれから生じる電圧を調整する必要があった。
【０００５】
そこで、他の電子回路において、複数のDC電源それぞれから生じる電圧を調整するために、複数のDC電源による給電の開始時と停止時における時定数により、給電の開始時にDC電源の電圧を上昇させる速さと、給電の停止時にDC電源の電圧を下降させる速さとを調整する方法（以下、第１の調整方法という）が存在する（例えば、特許文献１及び２を参照）。
【０００６】
また、DC電源による給電の開始と停止を切り替えるためのスイッチと、そのスイッチを制御する制御回路との間に、抵抗とコンデンサからなるローパスフィルタ回路を挿入して、スイッチの動作に時定数を持たせることにより、DC電源による給電の開始時にDC電源の電圧を上昇させる速さと、給電の停止時にDC電源の電圧を下降させる速さとを調整する方法（以下、第２の調整方法という）が存在する。
【０００７】
【特許文献１】特開２０００−１５２４９７号公報
【特許文献２】特開２００７−３１８９４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、図１に示された電子回路の放電方法では、DC電源から負荷デバイスに給電が行われている間も、接地された抵抗により、電力P=V^2/Rが無駄に消費されてしまう。なお、VはDC電源により生じる電圧を表しており、Rは接地された抵抗の抵抗値を表している。
【０００９】
また、上述した第１の調整方法では、DC電源において、給電の開始時と給電の停止時とにおける時定数が同一であるため、DC電源による給電の開始時において、DC電源の電圧を上昇させる速さ（電子回路に電荷が蓄積される速さ）と、給電の停止時において、DC電源の電圧を下降させる速さ（電子回路から電荷が放電される速さ）を、それぞれ独立して調整することができなかった。
【００１０】
したがって、複数のDC電源それぞれから生じる電圧どうしが、常に一定の関係を満たすようにするため、複数のDC電源それぞれから生じる電圧を調整するときの自由度が低かった。
【００１１】
このことは、上述した第２の調整方法においても同様である。
【００１２】
本発明は、このような状況に鑑みてなされたものであり、DC電源からの給電時において、電力を無駄に消費させることなく、給電の停止時に、電子回路に蓄積された（残留している）電荷を速やかに放電できるようにするものである。
【課題を解決するための手段】
【００１３】
本発明の一側面の放電回路は、電子回路に対する給電が停止されたとき、前記電子回路に残留している電荷を放電させる放電回路であって、前記電子回路に対する前記給電が停止されたとき、オフ状態からオン状態に切替えられる切替手段と、前記切替手段がオン状態である間、前記電子回路に残留している前記電荷を、所定の電気抵抗を介して電位基準点に通電させる通電手段とを含む放電回路である。
【００１４】
前記切替手段では、オフ状態からオン状態に切替えさせるためのオン信号として、前記給電を停止させるための停止信号が供給されたことに対応して、オフ状態からオン状態に切替えられるようにすることができる。
【００１５】
前記給電が行われている間に、電荷を蓄積する蓄積手段をさらに設けることができ、前記切替手段では、前記オン信号が供給され、且つ、前記蓄積手段から供給される前記電荷の電荷量が所定の閾値以上となったとき、オフ状態からオン状態に切替えられ、前記蓄積手段から供給される前記電荷の電荷量が所定の閾値未満となったとき、オン状態からオフ状態に切替えられるようにすることができる。
【００１６】
前記通電手段では、前記切替手段がオン状態である間、前記所定の電気抵抗の抵抗値に応じた速さで、前記電子回路に残留している前記電荷を前記所定の電気抵抗を介して前記電位基準点に通電させるようにすることができる。
【００１７】
本発明の一側面の放電方法は、電子回路に対する給電が停止されたとき、前記電子回路に残留している電荷を放電させる放電回路の放電方法であって、前記放電回路は、切替手段と、通電手段とを含み、前記切替手段が、前記電子回路に対する前記給電が停止されたとき、オフ状態からオン状態に切替えられ、前記通電手段が、前記切替手段がオン状態である間、前記電子回路に残留している前記電荷を、所定の電気抵抗を介して電位基準点に通電させるステップを含む放電方法である。
【００１８】
本発明の一側面においては、電子回路に対する給電が停止されたとき、切替手段がオフ状態からオン状態に切替えられ、切替手段がオン状態である間、電子回路に残留している電荷が、所定の電気抵抗を介して電位基準点に通電される。
【発明の効果】
【００１９】
本発明によれば、DC電源からの給電時において、電力を無駄に消費させることなく、給電の停止時に、電子回路に蓄積された電荷を速やかに放電させることができる。
【発明を実施するための最良の形態】
【００２０】
以下、発明を実施するための最良の形態（以下、本実施の形態という）について説明する。
【００２１】
＜本実施の形態＞
[電子装置の構成例]
図２は、本実施の形態である放電回路３２を含む電子装置１の構成例を示している。
【００２２】
電子装置１は、例えば、ハードディスクレコーダであり、チューナやハードディスク（図示せず）等を含み、ハードディスクレコードとして機能するための電子回路３１、及び電子回路３１に蓄積（残留）している電荷を放電させる放電回路３２により構成されている。
【００２３】
電子回路３１は、DC電源６１、負荷デバイス６２、CPU(central processing unit)６３、及び記憶部６４により構成されている。
【００２４】
DC電源６１は、CPU６３からの制御信号にしたがって、負荷デバイス６２等に対して給電を行う。
【００２５】
負荷デバイス６２は、LSI等により構成されており、DC電源６１からの給電により動作する。
【００２６】
CPU６３は、記憶部６４に記憶されているプログラムを実行することにより、各種の処理を行う。
【００２７】
すなわち、例えば、CPU６３は、ユーザ操作にしたがって、DC電源６１に給電を指示する制御信号として、信号レベルがH(high)である制御信号Hを生成する。また、CPU６３は、ユーザ操作にしたがって、DC電源６１に給電の停止を指示する制御信号として、信号レベルがL(low)である制御信号Lを生成する。
【００２８】
そして、CPU６３は、生成した制御信号を、DC電源６１、及び放電回路３２の入力端子９１に供給する。
【００２９】
記憶部６４は、書き換え可能で、電源が遮断されても記録内容を保持できる、いわゆる不揮発性の記憶媒体からなり、例えば、ハードディスク、フラッシュメモリ、EEPROM（electrically erasable programmable read only memory）、MRAM（magnetoresistive random access memory（磁気抵抗メモリ））、又はFeRAM（ferroelectric random access memory（強誘電体メモリ））等により構成される。
【００３０】
記憶部６４は、CPU６３により書込みが指示されたデータや、CPU６３が各種の処理を行うためのプログラムを記憶している。なお、記憶部６４に記憶されたプログラムは、書き換えることにより、バージョンアップさせることができる。
【００３１】
放電回路３２は、DC電源６１による給電が停止したときに、DC電源６１や負荷デバイス６２に蓄積された（残留している）電荷を放電するためのものであり、ダイオードDi1、抵抗R2、コンデンサC1、分圧抵抗R3、PNPトランジスタQ1、抵抗R4、ダイオードDi2、入力端子９１、NPNトランジスタQ2、分圧抵抗R5、及び放電用抵抗R1により構成される。
【００３２】
ダイオードDi1は、DC電源６１からダイオードDi1を介して抵抗R2に供給される（流れる）電流が、DC電源６１に逆流することを防止する。
【００３３】
ダイオードDi1のアノードには、DC電源６１及び負荷デバイス６２が接続されている。また、ダイオードDi1のカソードには、抵抗R2の一端が接続されている。
【００３４】
抵抗R2は、PNPトランジスタQ1の時定数を調整するための抵抗である。
【００３５】
抵抗R2の他端（ダイオードDi1のカソードが接続されている一端とは異なる一端）には、コンデンサC1の一端、分圧抵抗R3の一端、PNPトランジスタQ1のエミッタが接続されている。
【００３６】
コンデンサC1は、DC電源６１による給電が行われている間、DC電源６１から、ダイオードDi1及び抵抗R2を介して供給される電流により、電荷を蓄積する。
【００３７】
また、コンデンサC1は、DC電源６１による給電の停止時に、蓄積した電荷を、分圧抵抗R3、及びPNPトランジスタQ1のエミッタに電流として供給する。なお、コンデンサC1の他端には、GND（電位基準点）が接続されている。
【００３８】
PNPトランジスタQ1は、CPU６３から入力端子９１、及びダイオードDi2を介して、PNPトランジスタQ1のベースに供給される制御信号にしたがって、オン状態からオフ状態、又はオフ状態からオン状態に変化する（切替えられる）。
【００３９】
ここで、PNPトランジスタQ1において、オン状態とは、PNPトランジスタQ1のエミッタから、PNPトランジスタQ1のベースに、ある一定以上の電流が供給されている状態をいい、オン状態においては、PNPトランジスタQ1のエミッタから、PNPトランジスタQ1のコレクタに電流が供給される。
【００４０】
また、PNPトランジスタQ1において、オフ状態とは、PNPトランジスタQ1のエミッタから、PNPトランジスタQ1のベースに、ある一定以上の電流が供給されていない状態をいい、オフ状態においては、PNPトランジスタQ1のエミッタから、PNPトランジスタQ1のコレクタに電流が供給されない。
【００４１】
なお、PNPトランジスタQ1のベースには、分圧抵抗R3の他端、逆流防止用ダイオードDi2のカソード、及び抵抗R4の一端が接続されている。
【００４２】
また、PNPトランジスタQ1のコレクタには、分圧抵抗R5の一端、及びNPNトランジスタQ2のベースが接続されている。
【００４３】
抵抗R4の他端には、GNDが接続されている。
【００４４】
入力端子９１は、逆流防止用ダイオードDi2のアノードに接続されており、CPU６３からの制御信号を、逆流防止用ダイオードDi2に供給する。
【００４５】
ダイオードDi2は、入力端子９１からの制御信号としての電流が、入力端子９１に逆流することを防止する。
【００４６】
NPNトランジスタQ2は、PNPトランジスタQ1のコレクタから、NPNトランジスタQ2のベースへの電流の供給が開始されるか、停止されるかにしたがって、オン状態からオフ状態、又はオフ状態からオン状態に変化する。
【００４７】
ここで、NPNトランジスタQ2において、オン状態とは、NPNトランジスタQ2のベースから、NPNトランジスタQ2のエミッタに、ある一定以上の電流が供給されている状態をいい、オン状態においては、NPNトランジスタQ2のコレクタから、NPNトランジスタQ2のエミッタに電流が供給される。
【００４８】
また、NPNトランジスタQ2において、オフ状態とは、NPNトランジスタQ2のベースから、NPNトランジスタQ2のエミッタに、ある一定以上の電流が供給されていない状態をいい、オフ状態においては、NPNトランジスタQ2のコレクタから、NPNトランジスタQ2のエミッタに電流が供給されない。
【００４９】
NPNトランジスタQ2は、PNPトランジスタQ1のコレクタから、NPNトランジスタQ2のベースに電流が供給されて、ある一定以上の電流が、NPNトランジスタQ2のベースから、NPNトランジスタQ2のエミッタに供給されると、オフ状態からオン状態に変化する。
【００５０】
NPNトランジスタQ2がオン状態である場合、NPNトランジスタQ2のコレクタからNPNトランジスタQ2のエミッタに電流が供給されるようになるため、DC電源６１や負荷デバイス６２に蓄積された電荷が、電流として、放電用抵抗R1から、NPNトランジスタQ2のコレクタ、NPNトランジスタQ2のエミッタを介してGNDに放電される。
【００５１】
また、NPNトランジスタQ2は、PNPトランジスタQ1のコレクタから、NPNトランジスタQ2のベースに電流が供給されなくなると、ある一定以上の電流が、NPNトランジスタQ2のベースから、NPNトランジスタQ2のエミッタに供給されなくなるため、オン状態からオフ状態に変化する。
【００５２】
NPNトランジスタQ2がオフ状態である場合、NPNトランジスタQ2のコレクタからNPNトランジスタQ2のエミッタに電流が供給されなくなるため、DC電源６１や負荷デバイス６２に蓄積された電荷が、電流として、放電用抵抗R1から、NPNトランジスタQ2のコレクタ、NPNトランジスタQ2のエミッタを介してGNDに放電されなくなる。
【００５３】
なお、NPNトランジスタQ2のコレクタには、放電用抵抗R1の一端が接続されている。また、NPNトランジスタQ2のエミッタには、分圧抵抗R5の他端、及びGNDが接続されている。
【００５４】
放電用抵抗R1は、DC電源６１や負荷デバイス６２に蓄積された電荷を放電させるための抵抗であり、放電用抵抗R1の他端には、DC電源６１及び負荷デバイス６２が接続されている。
【００５５】
[電子装置の動作説明]
次に、図３のタイミングチャートを参照して、電子装置１が行う処理を説明する。なお、図３A乃至図３Eの横軸は、いずれも共通の時刻を表している。
【００５６】
図３Aは、時刻tにおいて、CPU６３により出力される制御信号の信号レベルを示している。なお、図３Aの縦軸は電圧を表している。
【００５７】
図３Bは、時刻tにおいて、DC電源６１や負荷デバイス６２に蓄積された電荷の電荷量を示している。なお、図３Bの縦軸は電荷量を表している。
【００５８】
図３Cは、時刻tにおいて、コンデンサC1に蓄積された電荷の電荷量を示している。なお、図３Cの縦軸は電荷量を示している。
【００５９】
図３Dは、時刻tにおいて、PNPトランジスタQ1がオン状態であるか、オフ状態であるかを示している。
【００６０】
図３Eは、時刻tにおいて、NPNトランジスタQ2がオン状態であるか、オフ状態であるかを示している。
【００６１】
期間T１において、CPU６３は、図３Aに示すように、信号レベルがLである制御信号Lを、DC電源６１と、入力端子９１及びダイオードDi2を介してPNPトランジスタQ1のベースに供給する。
【００６２】
CPU６３からDC電源６１に対して、制御信号Lが供給されている期間T１においては、DC電源６１は給電を行わないため、負荷デバイス６２、ダイオードDi1に電流を供給しない。
【００６３】
したがって、期間T１において、DC電源６１や負荷デバイス６２には、図３Bに示すように、電荷は蓄積されない。
【００６４】
また、期間T１では、DC電源６１は、ダイオードDi1及び抵抗R2を介して、コンデンサC1に電流を供給しないため、コンデンサC1は、図３Cに示すように、電荷を蓄積しない。
【００６５】
期間T１において、PNPトランジスタQ1のベースには、CPU６３から入力端子９１及びダイオードDi2を介して制御信号Lが供給される。したがって、PNPトランジスタQ1のベースの電位は、制御信号Lに対応する低電位として、PNPトランジスタQ1のベースに、抵抗R4を介して接続されているGNDとほぼ同一の電位となる。
【００６６】
しかしながら、期間T１において、コンデンサC1には、電荷が蓄積されていないため、PNPトランジスタQ1のエミッタと、PNPトランジスタQ1のベースとの間には電位差が生じない。したがって、PNPトランジスタQ1のエミッタから、PNPトランジスタQ1のベースには、電流が供給されないため、図３Dに示すように、PNPトランジスタQ1はオン状態に変化せず、オフ状態のままである。
【００６７】
期間T１において、PNPトランジスタQ1はオフ状態であるため、PNPトランジスタQ1のエミッタから、PNPトランジスタQ1のコレクタには電流が供給されないことから、PNPトランジスタQ1のコレクタから、NPNトランジスタQ2のベースを介して、NPNトランジスタQ2のエミッタにも電流が供給されない。
【００６８】
したがって、図３Eに示すように、NPNトランジスタQ2はオン状態に変化せず、オフ状態のままである。
【００６９】
期間T１が経過したときの時刻t1において、CPU６３が、図３Aに示すように、信号レベルがHである制御信号Hを、DC電源６１及びPNPトランジスタQ1のベースに供給すると、DC電源６１は給電を開始し、時刻t1に続く期間T２において、負荷デバイス６２に対して、電流を供給する。
【００７０】
したがって、期間T２において、DC電源６１や負荷デバイス６２には、DC電源６１による給電に起因して、図３Bに示すように、電荷が蓄積される。
【００７１】
また、期間T２において、DC電源６１は、ダイオードDi1及び抵抗R2を介して、コンデンサC1に電流を供給する。したがって、コンデンサC1は、図３Cに示すように、電荷を蓄積する。
【００７２】
期間T２において、PNPトランジスタQ1のベースには、CPU６３から入力端子９１及びダイオードDi2を介して制御信号Hが供給されるため、PNPトランジスタQ1のベースの電位は、制御信号Hに対応する、高電位に変化する。
【００７３】
したがって、期間T２において、コンデンサC1には、電荷が蓄積されるが、PNPトランジスタQ1のベースの電位は、制御信号Hに対応する高電位であるため、PNPトランジスタQ1のエミッタの電位は、PNPトランジスタQ1のベースの電位以下となる。
【００７４】
このため、PNPトランジスタQ1のエミッタから、PNPトランジスタQ1のベースには、電流が供給されないため、図３Dに示すように、PNPトランジスタQ1はオン状態に変化せず、オフ状態のままである。
【００７５】
期間T２において、PNPトランジスタQ1はオフ状態であるため、PNPトランジスタQ1のエミッタから、PNPトランジスタQ1のコレクタに電流が供給されない。このため、PNPトランジスタQ1のコレクタから、NPNトランジスタQ2のベースにも電流が供給されない。
【００７６】
したがって、NPNトランジスタQ2のベースから、NPNトランジスタQ2のエミッタには電流が供給されないため、NPNトランジスタQ2は、図３Eに示すように、期間T２において、オン状態に変化せず、オフ状態のままである。
【００７７】
期間T２が経過したときの時刻t2において、CPU６３が、図３Aに示すように、信号レベルがLである制御信号Lを、DC電源６１と、入力端子９１及びダイオードDi2を介してPNPトランジスタQ1のベースに供給すると、DC電源６１は給電を停止する。
【００７８】
したがって、時刻t2に続く期間T３において、DC電源６１から負荷デバイス６２に対して、電流は供給されない。
【００７９】
時刻t2において、PNPトランジスタQ1のベースには、CPU６３から制御信号Lが供給されるため、PNPトランジスタQ1のベースの電位は、制御信号Hに対応する高電位から、抵抗R4を介して接続されているGNDの電位とほぼ同一の低電位に変化する。
【００８０】
また、時刻t2において、コンデンサC1には、期間T２において蓄積した電荷が蓄積されている。
【００８１】
したがって、時刻t2においては、コンデンサC1には電荷が蓄積されており、PNPトランジスタQ1のベースの電位は、GNDの電位とほぼ同一の低電位であるため、PNPトランジスタQ1のエミッタの電位が、PNPトランジスタQ1のベースの電位よりも高くなる。
【００８２】
このため、時刻t2に続く期間T３において、PNPトランジスタQ1のエミッタから、PNPトランジスタQ1のベースには、コンデンサC1に蓄積された電荷が、電流として供給される。
【００８３】
そして、コンデンサC1からPNPトランジスタQ1のエミッタに供給される電荷の電荷量（所定の時間内に供給される電荷の量）が所定の閾値以上になると、PNPトランジスタQ1のエミッタから、PNPトランジスタQ1のベースに、ある一定以上の電流が流れて、PNPトランジスタQ1は、図３Dに示すように、オフ状態からオン状態に変化する。
【００８４】
期間T３において、PNPトランジスタQ1はオン状態であるため、コンデンサC1に蓄積された電荷が、電流として、PNPトランジスタQ1のエミッタから、PNPトランジスタQ1のコレクタに供給される。そして、その電流が、PNPトランジスタQ1のコレクタから、NPNトランジスタQ2のベースに供給されて、NPNトランジスタQ2のエミッタに供給される。したがって、NPNトランジスタQ2は、図３Eに示すように、オフ状態からオン状態に変化する。
【００８５】
期間T３において、NPNトランジスタQ2がオン状態となるため、DC電源６１や負荷デバイス６２に蓄積された電荷が、電流として、放電用抵抗R1、NPNトランジスタQ2のコレクタ、及びNPNトランジスタQ2のエミッタを介して、NPNトランジスタQ2のエミッタに接続されているGNDに供給（通電）されることにより放電される。
【００８６】
期間T３において、PNPトランジスタQ1は、コンデンサC1に蓄積された電荷によりオン状態とされているが、期間T３が経過したときの時刻t3において、コンデンサC1からPNPトランジスタQ1のエミッタに供給される電荷の電荷量（所定の時間内に供給される電荷の量）が所定の閾値未満になると、PNPトランジスタQ1のエミッタから、PNPトランジスタQ1のベースに、ある一定以上の電流が流れなくなり、PNPトランジスタQ1は、オン状態からオフ状態に変化する。
【００８７】
そして、時刻t3以降の期間T４において、PNPトランジスタQ1は、オフ状態のままとされる。
【００８８】
これに伴って、NPNトランジスタQ2についても同様に、時刻t3において、オン状態からオフ状態に変化する。そして、時刻t3以降の期間T４において、NPNトランジスタQ2は、オフ状態のままとされる。
【００８９】
なお、放電回路３２では、DC電源６１や負荷デバイス６２に蓄積された電荷を放電する速さを、放電用抵抗R1の抵抗値を変化させることにより調整することが可能である。
【００９０】
また、放電回路３２においては、分圧抵抗R3、抵抗R4、コンデンサC1の時定数を調整することにより、コンデンサC1から分圧抵抗R3、抵抗R4、及びGNDの経路で、コンデンサC1に蓄積されている電荷を放電するときの速さを調整することにより、PNPトランジスタQ1及びNPNトランジスタQ2がオン状態となっている期間を、負荷デバイス６２に蓄積された電荷を安全に放電させる程度（例えば、NPNトランジスタQ2に供給される電流が大きいために、NPNトランジスタQ2が破損してしまわない程度）に長くする必要がある。
【００９１】
[放電処理の説明]
次に、図４のフローチャートを参照して、電子装置１における放電処理を説明する。
【００９２】
この放電処理は、CPU６３が、ユーザ操作に応じて、制御信号Lを出力している期間T１に続く時刻t1において、制御信号Hを出力したときに開始される。
【００９３】
このとき、時刻t1において、CPU６３が、信号レベルがHである制御信号Hを、DC電源６１及びPNPトランジスタQ1のベースに供給すると、DC電源６１による給電が開始され、期間T２において、DC電源６１は、負荷デバイス６２、及びダイオードDi1に対して、電流の供給を開始する。
【００９４】
ステップＳ１では、コンデンサC1は、時刻t1以降の期間T２において、DC電源６１から、ダイオードDi1及び抵抗R2を介して供給される電流により、電荷を蓄積する。
【００９５】
ステップＳ２において、CPU６３が、ユーザ操作により、時刻t2において、DC電源６１による給電の停止を指示された場合、信号レベルがLである制御信号Lを生成し、DC電源６１及びPNPトランジスタQ1のベースに供給する。これにより、期間T３において、DC電源６１は、負荷デバイス６２、及びダイオードDi1に対して電流の供給を停止する。
【００９６】
時刻t2において、コンデンサC1は電荷を蓄積しており、PNPトランジスタQ1のベースの電位は、CPU６３から入力端子９１及びダイオードDi2を介して供給される制御信号Lにより低電位となっているため、PNPトランジスタQ1のエミッタの電位は、PNPトランジスタQ1のベースの電位よりも大きくなる。
【００９７】
したがって、ステップＳ３では、時刻t2において、PNPトランジスタQ1のエミッタから、PNPトランジスタQ1のベースに、コンデンサC1に蓄積された電荷が、電流として供給される。
【００９８】
そして、コンデンサC1からPNPトランジスタQ1のエミッタに供給される電荷の電荷量（所定の時間内に供給される電荷の量）が所定の閾値以上になると、PNPトランジスタQ1のエミッタから、PNPトランジスタQ1のベースに、ある一定以上の電流が流れて、PNPトランジスタQ1はオフ状態からオン状態に変化する。
【００９９】
時刻t2に続く期間T３において、PNPトランジスタQ1のエミッタから、PNPトランジスタQ1のベースに、ある一定以上の電流が流れ続けるため、PNPトランジスタQ1はオン状態のままとされる。
【０１００】
時刻t2及び期間T３において、PNPトランジスタQ1はオン状態であるため、コンデンサC1に蓄積された電荷が、電流として、PNPトランジスタQ1のエミッタから、PNPトランジスタQ1のコレクタに供給される。
【０１０１】
そして、その電流が、ある一定以上の電流として、PNPトランジスタQ1のコレクタから、NPNトランジスタQ2のベースを介して、NPNトランジスタQ2のエミッタに供給される。
【０１０２】
したがって、ステップＳ４では、時刻t2において、NPNトランジスタQ2は、オフ状態からオン状態に変化する。そして、NPNトランジスタQ2は、時刻t2に続く期間T３において、オン状態のままとされる。
【０１０３】
ステップＳ５では、期間T３において、NPNトランジスタQ2がオン状態となるため、DC電源６１や負荷デバイス６２に蓄積された電荷が、電流として、放電用抵抗R1、NPNトランジスタQ2のコレクタ、及びNPNトランジスタQ2のエミッタを介して、NPNトランジスタQ2のエミッタに接続されているGNDに供給されることにより放電される。
【０１０４】
ステップＳ６では、PNPトランジスタQ1は、コンデンサC1からPNPトランジスタQ1のエミッタに電流として供給される電荷の電荷量が所定の閾値未満であるか否かを判定し、所定の閾値未満でないと判定したとき、処理はステップＳ５に戻り、以下同様の処理が繰り返される。
【０１０５】
また、ステップＳ６では、PNPトランジスタQ1は、コンデンサC1からPNPトランジスタQ1のエミッタに電流として供給される電荷の電荷量が所定の閾値未満であると判定したとき、すなわち、期間T３が経過したときの時刻t3において、処理はステップＳ７に進められる。
【０１０６】
ステップＳ７では、コンデンサC1からPNPトランジスタQ1のエミッタに電流として供給される電荷の電荷量が所定の閾値未満となるため、PNPトランジスタQ1のエミッタから、PNPトランジスタQ1のベースに、ある一定以上の電流が流れなくなり、PNPトランジスタQ1は、オン状態からオフ状態に変化する。
【０１０７】
そして、PNPトランジスタQ1は、時刻t3以降の期間T４において、オフ状態のままとされる。
【０１０８】
ステップＳ８において、NPNトランジスタQ2は、時刻t3においてPNPトランジスタQ1がオフ状態とされると、PNPトランジスタQ1のコレクタから、NPNトランジスタQ2のベースに対して、電流の供給が停止するため、オン状態からオフ状態に変化する。
【０１０９】
そして、NPNトランジスタQ2は、時刻t3以降の期間T４において、オフ状態のままとされる。以上で、放電処理は終了される。
【０１１０】
以上説明したように、放電処理では、DC電源６１による給電が行われている状態で給電が停止したときに、PNPトランジスタQ1が、オフ状態からオン状態とされ、PNPトランジスタQ1がオン状態である間、NPNトランジスタQ2もオン状態とされて、DC電源６１や負荷デバイス６２に蓄積された電荷を、電流として、放電用抵抗R1等に通電させることにより放電させるようにした。
【０１１１】
したがって、DC電源６１の給電が停止したときにのみ、放電回路３２を動作させ、DC電源６１の給電が行われているときには、放電回路３２を動作させないこととしたので、DC電源６１の給電が行われている間、放電回路３２により電力を無駄に消費することを防止することが可能となる。
【０１１２】
また、DC電源６１を制御するための制御信号と同一の制御信号を用いて、放電回路３２（PNPトランジスタQ1）を制御するため、放電回路３２を制御する新たな制御信号を生成する制御回路を追加する必要がない。
【０１１３】
さらに、放電回路３２は、DC電源６１からの電流に応じて、コンデンサC1に蓄積された電荷により動作するため、放電回路３２を動作させるための専用の電源を追加する必要がない。
【０１１４】
したがって、放電回路３２では、上述の制御回路と専用の電源とを追加する必要がないため、放電回路３２を基板上に実装するときの面積を小さくすることが可能である。
【０１１５】
また、放電回路３２では、上述の制御回路と専用の電源とを追加する必要がないとともに、安価な素子を用いて構成しているため、放電回路３２の製造コストを低くすることが可能となる。
【０１１６】
さらに、放電回路３２では、DC電源６１による給電の開始時と停止時における時定数とは無関係に、DC電源６１や負荷デバイス６２に蓄積された電荷を放電する速さを、放電用抵抗R1の抵抗値を変化させることにより調整できるため、複数のDC電源を用いる場合には、比較的、容易に、複数のDC電源それぞれから生じる電圧どうしが、常に一定の関係を満たすように、複数のDC電源それぞれから生じる電圧を調整することが可能となる。
【０１１７】
なお、本実施の形態では、ハードディスクレコーダとして機能する電子回路３１に放電回路３２を設けることとしたが、DC電源による給電により動作する電子回路であって、給電を停止させたときに、電子回路に残留している電荷を放電する必要がある電子回路であれば、どのような電子回路にも、放電回路３２を設けることが可能である。
【図面の簡単な説明】
【０１１８】
【図１】従来の放電方法を示す図である。
【図２】本実施の形態である放電回路を含む電子装置の構成例を示すブロック図ロック図である。
【図３】電子装置が行う処理を説明するタイミングチャートである。
【図４】放電処理を説明するフローチャートである。
【符号の説明】
【０１１９】
１  電子装置，  ３１  電子回路，  ３２  放電回路，  ６１  DC電源，  ６２  負荷デバイス，  ６３  CPU，  ６４  記憶部
【図１】
2010130743.tif 000003
【図２】
2010130743.tif 000004
【図３】
2010130743.tif 000005
【図４】
2010130743.tif 000006