(57)【要約】【課題】ボンディングワイヤの寄生インダクタンスによる共振回路の影響を抑制する。【解決手段】  集積回路装置は，第１，第２の電源ドメインを有し，第１の電源ドメインは，第１及び第２の電源配線と，第１及び第２の電源配線間に設けられた内部回路と，第１及び第２の電源配線との間に電位差が発生したときに第１及び第２の電源配線との間を電気的に導通するクランプ回路とを有する。そして，クランプ回路と第１の電源配線との間と，クランプ回路と第２の電源配線との間，のいずれか１つまたは両方に設けられ，クランプ回路が導通するときに電流を流す接合素子とを有する。【選択図】  図７
2010283182.tif 000002
【特許請求の範囲】
【請求項１】
第１の電源ドメインと，
第２の電源ドメインとを有し，
前記第１の電源ドメインは，
第１の電源配線及び第２の電源配線と，
前記第１の電源配線と第２の電源配線間に設けられた内部回路と，
前記第１の電源配線と第２の電源配線との間に電位差が発生したときに前記第１の電源配線と第２の電源配線との間を電気的に導通する第１のクランプ回路と，
前記第１のクランプ回路と前記第１の電源配線との間と，前記第１のクランプ回路と前記第２の電源配線との間，のいずれか１つまたは両方に設けられ，前記第１のクランプ回路が導通するときに電流を流す接合素子とを有する集積回路装置。
【請求項２】
請求項１において，
前記接合素子はダイオードであり，前記第１のクランプ回路とダイオードとが前記第１及び第２の電源配線の間に直列に接続されている集積回路装置。
【請求項３】
請求項２において，
前記第２の電源ドメインは，第３の電源配線及び第４の電源配線と，前記第３の電源配線と第４の電源配線間に設けられた内部回路とを有し，
さらに，前記第１の電源配線と第３の電源配線との間と，前記第２の電源配線と第４の電源配線との間，のいずれか１つまたは両方に設けられた電源間ダイオードを有する集積回路装置。
【請求項４】
請求項２において，
前記第２の電源ドメインは，第３の電源配線及び第４の電源配線と，前記第３の電源配線と第４の電源配線間に設けられた内部回路とを有し，
さらに，共通電源配線と，
前記第２の電源配線と前記共通電源配線との間と，前記第４の電源配線と前記共通電源配線との間とに電気的に接続された電源間ダイオードを有する集積回路装置。
【請求項５】
請求項３または４において，
前記第１の電源ドメイン内の内部回路は，前記第２の電源ドメイン内の内部回路より高い周波数の信号を処理する回路であり，
さらに，前記第３の電源配線と前記第４の電源配線との間に前記接合素子を介することなく電気的に接続された第２のクランプ回路を有する集積回路装置。
【請求項６】
請求項１乃至５のいずれかにおいて，
前記第１の電源配線及び第２の電源配線は，ボンディングワイヤを介して外部端子にそれぞれ接続されている集積回路装置。
【請求項７】
集積回路チップと，
前記集積回路チップを収容するパッケージと，
前記パッケージの外部端子と前記集積回路チップとを電気的に接続するボンディングワイヤとを有し，
前記集積回路チップは，
前記ボンディングワイヤを介して第１電源外部端子と接続される第１電源配線と，
前記ボンディングワイヤを介して第２電源外部端子と接続される第２電源配線と，
前記第１電源配線と第２電源配線との間に電気的に接続され高周波信号を処理する高周波回路と，
前記第１電源配線と第２電源配線との間に電気的に接続され，前記第１電源配線と第２電源配線との間の電圧差が所定の閾値を越えたときに導通するクランプ回路と，
前記クランプ回路と前記第１電源配線との間，及び前記クランプ回路と前記第２電源配線との間の，いずれか一方または両方に設けられ，接合容量を有し前記クランプ回路が導通した時に電流を流す接合素子とを
有する集積回路装置。
【請求項８】
請求項７において，
前記集積回路チップは，
前記ボンディングワイヤを介して第３電源外部端子と接続される第３電源配線と，
前記ボンディングワイヤを介して第４電源外部端子と接続される第４電源配線と，
前記第３電源配線と第４電源配線との間に電気的に接続された内部回路と，
さらに，前記第１の電源配線と第３の電源配線との間と，前記第２の電源配線と第４の電源配線との間，のいずれか１つまたは両方に設けられた電源間ダイオードを有する集積回路装置。
【請求項９】
請求項７または８において，
前記接合素子はダイオードであり，前記クランプ回路とダイオードとが前記第１及び第２の電源配線の間に直列に接続されている集積回路装置。
【請求項１０】
請求項７乃至９のいずれかにおいて，
前記接合素子は双方向性のダイオード対であり，前記クランプ回路と双方向性のダイオード対とが前記第１及び第２の電源配線の間に直列に接続されている集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，クランプ回路を有する集積回路装置に関する。
【背景技術】
【０００２】
集積回路装置は，電源配線間が所定の閾値電圧以上になると導通するパワークランプ回路（以下，単にクランプ回路と称する場合もある）を内蔵する。クランプ回路は，静電気放電（ESD: Electro Static Discharge）から内部回路の素子が破壊されるのを保護する回路である。集積回路装置のいずれかの外部端子間に静電気が印加された場合，内部の電源配線（第１の電源配線）とグランド配線（第２の電源配線）との間に設けられたパワークランプ回路が導通して静電気が流れる経路を形成し，集積回路の内部回路に静電気が印加されることを防止する。
【０００３】
ＥＳＤ保護のためのパワークランプ回路については，例えば，特許文献１，２などに記載されている。
【０００４】
パワークランプ回路は，例えば，電源配線に高い電位のＥＳＤが印加されたときに一次的にＨレベルを出力するＥＳＤ検出回路と，その出力で導通するトランジスタとを有する。このトランジスタサイズをＥＳＤの電流を流すことができる程度に大きくすることで，内部回路に高い電圧が印加されて破壊されることを防止することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−３１１４３３号公報
【特許文献２】特開２００５−２０３７３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら，集積回路装置が集積回路チップとそれを収容するパッケージとを有し，低コスト化の要請から，パッケージの外部端子と集積回路チップの端子との間がワイヤーボンディングで接続される場合，ワイヤーボンディングとパワークランプ回路とが，内部の高周波回路の特性に悪影響を与えることがある。
【０００７】
すなわち，ワイヤーボンディングは寄生インダクタンスを有し，パワークランプ回路は寄生容量を有する。そのため，これらの寄生インダクタと寄生キャパシタとにより，ある共振周波数を有する共振回路が形成される。この共振周波数が，内部の高周波回路の信号周波数と同じ周波数帯域に存在すると，高周波回路の動作により電源配線やグランド配線に発生したノイズ信号が，共振周波数で共振する。その結果，高周波回路の特性が共振周波数帯域で劣化し，適切な高周波信号を出力することができず，動作不良を招く。
【０００８】
共振周波数は√ＬＣの逆数に比例する。したがって，パワークランプ回路のトランジスタサイズを小さくして寄生容量Ｃを小さくすることで，回路面積を増大することなく共振周波数を高周波回路の信号帯域から外すことが可能である。しかし，トランジスタサイズを小さくするとＥＳＤを十分に吸収することができずＥＳＤ保護の観点から好ましくない。
【０００９】
そこで，本発明の目的は，高周波回路の特性に影響を与えないパワークランプ回路を有する集積回路装置を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の一側面によれば、集積回路装置は、第１の電源ドメインと，第２の電源ドメインとを有し，前記第１の電源ドメインは，第１の電源配線及び第２の電源配線と，  前記第１の電源配線と第２の電源配線間に設けられた内部回路と，前記第１の電源配線と第２の電源配線との間に電位差が発生したときに前記第１の電源配線と第２の電源配線との間を電気的に導通する第１のクランプ回路と，前記第１のクランプ回路と前記第１の電源配線との間と，前記第１のクランプ回路と前記第２の電源配線との間，のいずれか１つまたは両方に設けられ，前記第１のクランプ回路が導通するときに電流を流す接合素子とを有する。
【発明の効果】
【００１１】
第１の側面によれば，電源ドメイン内の寄生インダクタンスによる共振周波数が内部回路の動作周波数帯域から外にシフトされることにより，内部回路の周波数特性の劣化が抑制される。
【図面の簡単な説明】
【００１２】
【図１】本実施の形態における集積回路装置の斜視図である。
【図２】パワークランプ回路と共振回路とを示す図である。
【図３】高周波回路の周波数特性を示す図である。
【図４】第１の実施の形態におけるパワークランプ回路を有する集積回路装置を示す図である。
【図５】高周波回路の一例を示す図である。
【図６】本発明者らが行ったシミュレーション結果を示す図である。
【図７】第２の実施の形態における半導体集積回路装置の構成図である。
【図８】第２の実施の形態の変型例を示す図である。
【図９】第２の実施の形態の集積回路装置の詳細図である。
【図１０】第３の実施の形態の集積回路装置の詳細図である。
【図１１】本実施の形態におけるクランプ回路と接合素子との組み合わせを示す図である。
【図１２】本実施の形態におけるクランプ回路の構成例を示す図である。
【発明を実施するための形態】
【００１３】
図１は，本実施の形態における集積回路装置の斜視図である。集積回路装置は，集積回路チップ１と，それを収容するパッケージ２と，パッケージ２の外部端子，例えば電源外部端子ＶＤＤ−ＰＩＮ，基準電圧外部端子ＧＮＤ−ＰＩＮと集積回路チップ１とを接続するボンディングワイヤ３とを有する。ボンディングワイヤ３は，集積回路の低コスト化に適しており，集積回路チップの端子とパッケージの外部端子とを直接接続するフリップチップタイプと比較すると，コストを下げることができる。
【００１４】
集積回路チップ１は，電源配線（第１の電源配線）と基準電圧配線（例えばグランド配線，または第２の電源配線）と，それらの間に接続された様々な内部回路とを有し，さらに，静電気放電から内部回路の回路素子を保護するパワークランプ回路１０を有する。このパワークランプ回路１０は，後述するとおり，電源配線と基準電圧配線との間の電圧差が所定の閾値を越えたときに導通するクランプトランジスタを有し，クランプトランジスタは電源配線と基準電圧配線との間の寄生容量を形成する。クランプトランジスタのトランジスタサイズをある程度以上にすると，この寄生容量は無視できない容量値を有することになる。一方，ボンディングワイヤ３は，断面積が小さい導電ワイヤであり，無視できない寄生インダクタンスを有する。
【００１５】
上記のクランプ回路の寄生容量と，ボンディングワイヤの寄生インダクタンスとにより，所定の共振周波数を有する共振回路が形成される。この共振回路の共振周波数が内部の高周波回路の信号の周波数帯域内にあると，高周波回路の特性に悪影響を与えてしまう。
【００１６】
図２は，パワークランプ回路と共振回路とを示す図である。集積回路チップ１は，ボンディングワイヤ３を介して電源外部端子ＶＤＤ−ＰＩＮと接続される電源配線（第１の電源配線）ＶＤＤ−ＬＩＮＥと，ボンディングワイヤ３を介して基準電圧外部端子ＧＮＤ−ＰＩＮと接続される基準電圧配線（第２の電源配線またはグランド配線）ＧＮＤ−ＬＩＮＥと，電源配線ＶＤＤ−ＬＩＮＥと基準電圧配線ＧＮＤ−ＬＩＮＥとの間に電気的に接続され高周波信号ＲＦｉｎを処理する高周波回路１６とを有する。さらに，集積回路チップ１は，電源配線と基準電圧配線との間に電気的に接続され，電源配線と基準電圧配線との間の電圧差が所定の閾値を越えたときに導通するパワークランプ回路１０を有する。
【００１７】
パワークランプ回路１０は，電源配線ＶＤＤ−ＬＩＮＥと基準電圧配線ＧＮＤ−ＬＩＮＥとの間でＥＳＤ発生時に電荷を吸収するクランプトランジスタ１２を有し，このクランプトランジスタ１２は，例えばＮチャネルＭＯＳトランジスタである。また，パワークランプ回路１０は，一例として，電源配線と基準電圧配線との間の電圧差が所定の閾値を越えたときにクランプトランジスタ１２のゲートにＨレベルを与えて導通させるＥＳＤ検出回路Ｒ，Ｃ，ＩＮＶとを有する。
【００１８】
このＥＳＤ検出回路は，抵抗Ｒと容量ＣとＣＭＯＳインバータＩＮＶとを有する。通常動作状態では，電源配線ＶＤＤ−ＬＩＮＥには，例えば３．０Ｖなどの内部電圧が印加されている。したがって，抵抗Ｒと容量Ｃとの間のノードＮ１はＨレベルであり，インバータＩＮＶの出力はＬレベルにあり，クランプトランジスタ１２は非導通状態になっている。集積回路装置のいずれかの外部端子にＥＳＤが印加されると，図示しない内部回路経路により電源配線ＶＤＤ−ＬＩＮＥとグランド配線ＧＮＤ−ＬＩＮＥ間の電圧差が瞬間的に所定の閾値電圧以上になる。それに伴い，所定時間の間ノードＮ１がインバータＩＮＶに対してＬレベル状態になり，インバータＩＮＶの出力がＨレベルになり，クランプトランジスタ１２が導通する。これにより，電源配線とグランド配線間でＥＳＤによる大量の電荷がクランプトランジスタ１２を流れ，電源配線とグランド配線間の電圧差が過大に大きくなることが防止され，内部回路のトランジスタなどの回路素子に過度に高い電圧が印加されることが防止される。ＥＳＤ検出回路は，電源ノイズなどの微少ノイズではクランプトランジスタが導通しないように設計されている。
【００１９】
ＥＳＤによりグランド配線ＧＮＤ−ＬＩＮＥ側が電源配線ＶＤＤ−ＬＩＮＥより高くなった場合は，ＮチャネルＭＯＳトランジスタであるクランプトランジスタの寄生ダイオード１４のベース・エミッタ間のＰＮダイオードが導通し，逆方向に電流を流し電荷を吸収する。つまり，クランプトランジスタ１２は，双方向に電荷を吸収できる構成になっている。
【００２０】
クランプトランジスタ１２は，ドレイン・ソース間に寄生容量Ccrpを有する。そして，この寄生容量Ccrpが，電源配線ＶＤＤ−ＬＩＮＥとグランド配線ＧＮＤ−ＬＩＮＥとの間に存在することになる。一方，前述のとおり，ボンディングワイヤ３は寄生インダクタンスLdd，Lgを有する。そのため，クランプトランジスタの寄生容量Ccrpと，ボンディングワイヤ３の寄生インダクタンスLdd，Lgとが，電源配線及びグランド配線に共振回路を形成する。
【００２１】
内部の高周波回路１６は，例えば，高周波入力信号RFinを増幅する高周波増幅器であり，高周波入力信号Rfinを入力し増幅する。この増幅動作に伴って，電源配線やグランド配線にはノイズ信号が発生する。このノイズ信号の周波数が共振周波数と重なると，上記の共振回路により共振される。
【００２２】
図３は，高周波回路の周波数特性を示す図である。横軸が周波数，縦軸が高周波増幅器のゲインである。高周波回路の一例として高周波増幅器の周波数特性S160が示されている。ある周波数帯域の信号に対して所定のゲインを有する特性である。ところが，図２のように高周波増幅器が接続されている電源配線VDD-LINEやグランド配線GND-LINEに寄生インダクタンスと寄生容量とにより共振回路が構成されていると，その共振周波数fcにてLC共振が発生し図中LCで示すようなゲインの変動が発生する。このようなゲインの特性変動は，高周波増幅器が設計されたとおりの出力を生成することができないことを意味し，内部回路の動作不良を招く。
【００２３】
したがって，共振LCによる特性変動が，高周波回路の信号周波数帯域f1の中で発生しないように，共振周波数fcをずらすことが望まれる。ボンディングワイヤの寄生インダクタンスを変更するか，クランプトランジスタの寄生容量を変更するかにより，共振周波数fcをずらすことができる。ただし，ボンディングワイヤの寄生インダクタンスを変更，減少することは，ワイヤーの数を増やすなどを伴い困難である。また，クランプトランジスタの寄生容量を減らすことはトランジスタサイズを小さくすることになりESD保護の観点から好ましくない。さらに，クランプトランジスタの寄生容量を増加することはトランジスタ面積の増大を招きこのましくないと共に，共振周波数を変更するには十分な効果は期待できない。図中，破線矢印は，寄生容量を小さくした場合の共振周波数のシフト方向である。
【００２４】
図４は，第１の実施の形態におけるパワークランプ回路を有する集積回路装置を示す図である。集積回路装置は，図示しないパッケージ内に集積回路チップ１が収容され，パッケージの外部端子VDD-PIN，GND-PIN，RFin-PINと，集積回路チップ１の対応する端子とがボンディングワイヤ３で接続されている。
【００２５】
集積回路チップ１内には，電源配線VDD-LINEとグランド配線GND-LINEとが設けられ，それらに内部回路として例えば高周波回路１６が接続されている。ここでは，高周波回路１６として，高周波入力端子RFin-PINから入力される高周波入力信号RFinを増幅するローノイズアンプLNAが示されている。さらに，電源配線VDD-LINEとグランド配線GND-LINEとの間には図２で示したクランプトランジスタ１２を有するパワークランプ回路１０が設けられている。
【００２６】
そして，クランプトランジスタ１２と電源配線VDD-LINEとの間，及びクランプトランジスタ１２とグランド配線GND-LINEとの間に，双方向のダイオード対２０，２１及び２２，２３が設けられている。これらのダイオードは，接合容量C1,C2を有しクランプトランジスタ１２が導通した時に電流を流す接合素子である。すなわち，クランプトランジスタ１２のゲートがHレベルになってオンした時は，ダイオード２０，２２とクランプトランジスタ１２を介して電荷が電源配線からグランド配線に流れる。また，クランプトランジスタ１２の寄生トランジスタ１４（図２）がオンした時は，ダイオード２３，２１と寄生トランジスタ１４を介して電荷がグランド配線から電源配線に流れる。
【００２７】
このように，双方向のダイオード対の存在は，ESD保護の観点からパワークランプ回路１０の動作に何ら支障を与えない。一方で，双方向のダイオード対は，PN接合を有する接合素子であるので，その接合容量が寄生容量C1，C2として存在する。しかも，これらの寄生容量C1，C2は，クランプトランジスタ１２の寄生容量Ccrpと直列に接続される。その結果，電源配線VDD-LINEとグランド配線GND-LINEとの間の寄生容量は，ダイオード対を設けない場合よりも小さくすることができる。
【００２８】
上記の双方向性ダイオード対２０，２１及び２２，２３は，必ずしも双方向である必要はない。例えば，ダイオード２０，２２だけを設けても，電源配線VDD-LINEがグランド配線GND-LINEより高い電位になった場合のESD保護を行うことができ，しかも，パワークランプ回路の電源配線とグランド配線間の寄生容量を小さくすることができる。逆に，ダイオード２３，２１だけを設けても，グランド配線GND-LINEが電源配線VDD-LINEより高い電位になった場合のESD保護を行うことができ，同様に，パワークランプ回路の電源配線とグランド配線間の寄生容量を小さくすることができる。
【００２９】
さらに，電源とグランド間の電圧差が十分あれば，ダイオード対２０，２１，２２，２３をそれぞれ複数個直列接続した構成にしてもよい。それにより，各ダイオードの寄生容量が複数，クランプトランジスタの寄生容量Ccrpに直列に接続され，全体の寄生容量をより低減することができる。
【００３０】
さらに，クランプ回路１０と電源配線ＶＤＤ−ＬＩＮＥとの間だけにダイオード対を設けても良いし，クランプ回路１０とグランド配線ＧＮＤ−ＬＩＮＥとの間だけにダイオード対を設けても良い。いずれの場合も，クランプ回路１０の電源配線間の寄生容量を低下させることができる。
【００３１】
上記の通り，クランプトランジスタ１２と電源配線VDD-LINEとの間，またはクランプトランジスタ１２とグランド配線GND-LINEとの間に，またはその両方に，クランプトランジスタ１２が導通した時に電流を流す接合素子を設けたことで，クランプトランジスタ１２の電源配線とグランド配線間の寄生容量を小さくすることができる。その結果，電源VDDとグランドGNDのワイヤーボンディングの寄生インダクタンスとで構成される共振回路の共振周波数をより高くシフトすることができる。それにより，例えば，図３に示されるとおり，共振回路による特性は図中LCxの位置にシフトし，高周波回路の信号帯域f1の外側にすることができる。しかも，クランプトランジスタ１２のサイズを，ESD対策に必要な程度十分に大きなサイズにすることができる。
【００３２】
図５は，高周波回路の一例を示す図である。図５には，ローノイズアンプLNAの例が示されている。このローノイズアンプLNAは，インダクタL12を介してソースがグランド配線GND-LINEに接続されたソース接地トランジスタM1と，トランジスタM1のドレインにソースが接続されゲートが電源配線VDD-LINEに接続されたゲート接地トランジスタM2と，負荷回路L13,R14,C15とを有する。トランジスタM1のゲートとソース間には容量C11が設けられ，ゲートには高周波入力信号RFinがインダクタL10を介して入力される。
【００３３】
このローノイズアンプLNAは，高周波入力信号の変動に応答して，トランジスタM1,M2が増幅動作を行い，負荷回路とゲート接地トランジスタM2との接続点の出力端子から増幅された高周波出力信号RFinを出力する。このローノイズアンプの動作により，電源配線VDD-LINEやグランド配線GND-LINEには，ノイズ信号が発生する。
【００３４】
このノイズ信号は，ボンディングワイヤ３の寄生インダクタLdd，Lgと，クランプトランジスタの寄生容量Ccrpとで構成される共振回路により共振周波数帯域で共振する。この共振動作により，例えば，電源電位が変動し，ローノイズアンプのゲインが増大または減少する。図３で示したとおりである。
【００３５】
そこで，図４で示したとおり，本実施の形態では，このクランプ回路と電源配線やグランド配線の間にダイオードを直列に挿入することで，電源配線とグランド配線間の寄生容量Ccrpを低減して，共振周波数帯域を高周波回路の信号帯域の外にシフトしている。
【００３６】
図６は，本発明者らが行ったシミュレーション結果を示す図である。パワークランプ回路の寄生容量Ccrpが１０ｐF，ボンディングワイヤ３のインダクタンスLdd,Lgがそれぞれ０．７nH，双方向性ダイオードの接合容量C1,C2が共に５ｐFで回路シミュレーションを行ったところ，双方向性ダイオードを設けなかった場合の共振周波数LCが１．３GHzであるのに対して，双方向性ダイオードを設けた場合の共振周波数LCxは３．０GHzになった。これにより，共振周波数を，例えば高周波回路の信号帯域  １〜１．６GHzの帯域外にすることができた。
【００３７】
図７は，第２の実施の形態における半導体集積回路装置の構成図である。本実施の形態では，集積回路チップ１は，複数の電源ドメインを有する。すなわち，第１の電源ドメインは，第１の電源配線（第１電源配線）VDD-LINE1とグランド配線（第２電源配線）GND-LINE1とを有し，それら配線はパッケージの外部端子VDD-PIN1,GND-PIN1にボンディングワイヤ３を介してそれぞれ接続されている。また，第２の電源ドメインは，第２の電源配線（第３電源配線）VDD-LINE2とグランド配線（第４電源配線）GND-LINE2とを有し，それら配線はパッケージの外部端子VDD-PIN2,GND-PIN2にボンディングワイヤ３を介してそれぞれ接続されている。
【００３８】
そして，第１の電源ドメイン内には高周波回路１６が設けられ，第２の電源ドメイン内には内部回路１８が設けられている。高周波回路１６の入力RFinは，外部端子RFin-PINに接続され，ダイオード４０，４１を介して電源配線とグランド配線に接続されている。また，第１の電源ドメインの電源配線VDD-LINE1とグランド配線GND-LINE1との間には，図４で示したパワークランプ回路１０が双方向ダイオード対２０，２１，２２，２３を介して接続されている。
【００３９】
さらに，第２の電源ドメイン内には内部回路１８が設けられ，内部回路の出力OUTは外部端子OUT-PINに接続され，ダイオード４２，４３を介して電源配線とグランド配線に接続されている。そして，第２の電源ドメインの電源配線VDD-LINE2とグランド配線GND-LINE2との間には，パワークランプ回路１０が設けられている。内部回路１８は，高周波回路１６よりも低い周波数の回路であり，クランプ回路１０の寄生容量とボンディングワイヤの寄生インダクタンスとによる共振周波数は，内部回路１８の周波数帯域の外にある。
【００４０】
集積回路チップ１内で電源ドメインを分離するのは，ある電源ドメイン内の内部回路の動作により発生する電源ノイズが，他の電源ドメイン内の内部回路に影響を与えないようにすることと，電源ドメイン毎にその電源供給制御を行うことで省電力化を図ることなどが理由である。
【００４１】
そして，電源ドメインの各電源配線VDD-LINE1,VDD-LINE2間には，双方向のダイオード対３０，３１が設けられている。同様に，グランド配線GND-LINE1,GND-LINE2間にも，双方向のダイオード対３２，３３が設けられている。これらの双方向ダイオード対は，各電源ドメインの電源配線やグランド配線に発生した小さなノイズ程度では導通せず，各電源ドメインの電源配線間，グランド配線間を電気的に分離し，電源ノイズが他の電源ドメインに伝わらないようにしている。ただし，これらの双方向ダイオード対は，大きな電源ノイズが発生したときは導通し，そのノイズの電荷をパワークランプ回路１０が吸収できるようにし，ESDによる破壊から保護している。
【００４２】
たとえば，電源外部端子VDD-PIN2とグランド外部端子GND-PIN2との間にESD（VDD-PINE2が高電位）が印加された場合は，VDD-PIN2，VDD-LINE2，31，20，10，22，GND-LINE1，GND-PIN1の経路で電荷が吸収され，さらに，VDD-PIN2，VDD-LINE2，10，33，GND-LINE1，GND-PIN1の経路でも電荷が吸収される。また，入力信号外部端子RFin-PINとグランド端子GND-PIN2との間にESD(RFin-PINが高電位)が印加された場合は，RFin-PIN，40，VDD-LINE1，30，10，GND-LINE2，GND-PIN2の経路で電荷が吸収される。
【００４３】
上記のように，電源配線間及びグランド配線間の双方向ダイオード対３０，３１，３２，３３は，電源配線間の遮断と，ESDからの保護という２つの機能を有する。
【００４４】
第１の電源ドメインの電源配線VDD-LINE1とグランド配線GND-LINE1とには高周波回路１６が接続されている。すでに説明したとおり，電源配線VDD-LINE1とグランド配線GND-LINE1のボンディングワイヤによる寄生インダクタンスLdd1,Lg1と，パワークランプ回路１０の寄生容量とで構成される共振回路の共振動作が，高周波回路１６の特性に悪い影響を与える。第２の電源ドメインの電源配線VDD-LINE2とグランド配線GND-LINE2に発生する共振信号は，第１の電源ドメイン内の高周波回路１６の特性には悪い影響を与えない。
【００４５】
図７に示した第２の実施の形態では，高周波回路１６が直接接続されている電源配線VDD-LINE1とグランド配線GND-LINE1との間に設けられるパワークランプ回路１０を，接合素子２０，２１，２２，２３を介して電源配線とグランド配線に接続して，電源配線VDD-LINE1とグランド配線GND-LINE1間の寄生容量を減らしている。これにより，第１の電源ドメインの電源配線VDD-LINE1とグランド配線GND-LINE1に発生する共振信号の信号帯域が，高周波回路１６の信号帯域の外にシフトされる。
【００４６】
一方，第２の電源ドメイン内のクランプ回路１０は，接合素子を介することなく電源配線VDD-LINE2とグランド配線GND-LINE2とに接続されている。これは，内部回路１８に共振信号が悪影響を与えることがないからである。
【００４７】
図８は，第２の実施の形態の変型例を示す図である。この変型例では，パワークランプ回路１０のインバータが３段構成INV1,INV2,INV3になっている。それ以外は，図７の構成と同じである。この例でも，集積回路チップ１の左側の第１のドメイン内に，高周波回路１６と，双方向ダイオード２０，２１，２２，２３を介して電源配線間に設けたパワークランプ回路１０とを有する。
【００４８】
図９は，第２の実施の形態の集積回路装置の詳細図である。この例では，集積回路チップは，多数の電源ドメインを有し，図９には，３つの電源ドメインDM1,DM2,DM3が示されている。各電源ドメインの電源配線間は，双方向ダイオード対３０，３１と３４，３５とを介して接続され，グランド配線間も，双方向対オード対３２，３３と３６，３７を介して接続されている。
【００４９】
第１の電源ドメインDM1には，高周波回路（図示せず）が設けられ，寄生インダクタンスと寄生容量とによる共振回路が使用帯域の信号に悪影響を与えないように，パワークランプ回路１０が，双方向性のダイオード対２０，２１，２２，２３を介して電源配線とグランド配線に接続されている。一方，第２，第３の電源ドメインDM2,DM3には，高周波回路が設けられておらず，より低周波の信号を処理する内部回路が設けられているだけであり，その電源ドメイン内のパワークランプ回路１０は，直接，それぞれの電源ドメイン内の電源配線やグランド配線に接続されている。
【００５０】
そして，全ての外部入力端子，外部出力端子に接続された信号線は，ダイオードを介して電源配線とグランド配線に接続されている。これらの入力信号線，出力信号線に印加されたESDの電荷が，これらのダイオードを介して電源配線，グランド配線，それらの間のパワークランプ回路１０により吸収され，ESDにより内部回路の素子が破壊されることが防止される。
【００５１】
図９の回路図から明らかなとおり，高周波回路が設けられた第１の電源ドメインDM1内の電源配線VDD-LINE1とグランド配線GND-LINE1は，チップ内に設けられた全てのクランプ回路１０とは，双方向性のダイオード対を介して接続されることが望ましい。それにより，いずれのクランプ回路の寄生容量も低減することができ，第１の電源ドメイン内の共振周波数を低減することができる。
【００５２】
図１０は，第３の実施の形態の集積回路装置の詳細図である。この例でも，集積回路チップは，２つの電源ドメインDM10,DM11を有し，それぞれの電源配線VDD-LINE10,VDD-LINE11と，グランド配線GND-LINE10,GND-LINE11は，パッケージの外部端子PIN10,PIN11に直接接続されている。また，電源ドメインDM10には高周波回路であるローノイズアンプLNAが設けられ，電源ドメインDM11にも高周波回路であるアンプAMPが設けられている。
【００５３】
そして，各電源ドメインDM10,DM11の電源配線とグランド配線間には，パワークランプ回路１０が双方向ダイオード対２０，２１，２２，２３を介して接続されている。これらの双方向ダイオード対２０，２１，２２，２３の寄生容量により，電源配線とグランド配線間のパワークランプ回路１０の寄生容量を小さくすることができる。
【００５４】
さらに，電源ドメイン間でESDの電荷を吸収する経路を形成するために，集積回路チップは共通のグランド配線CGND-LINEを有し，各電源ドメインのグランド配線GND-LINE10,GND-LINE11が，電源分離用の双方向ダイオード32A,33A,32B,33Bと共通グランド配線CGND-LINEを介して接続されている。ただし，共通グランド配線CGND-LINEは，双方向ダイオード32A,33A,32B,33Bクランプ回路１０にも接続されている。
【００５５】
このような構成にすることで，異なる電源ドメイン間に印加されたESDの電荷を，電源配線と共通グランド配線間でクランプ回路１０を介して吸収することができ，または各グランド配線と共通グランド配線間で双方向ダイオード対を介して吸収することができる。共通グランド配線CGND-LINEは，双方向ダイオード対32A,33A,32B,33Bを介して各電源ドメイン内のグランド配線に接続されているので，その外部端子PIN10,PIN11を介して外部と接続される。
【００５６】
図１１は，本実施の形態におけるクランプ回路と接合素子との組み合わせを示す図である。図１１（Ａ）は，図４に示したクランプ回路１０と接合素子２０〜２３の組み合わせの例である。クランプ回路１０は電源配線VDD-LINEとグランド配線GND-LINEのいずれとも接合素子２０，２１，２２，２３を介して接続されている。図１１（Ｂ）では，クランプ回路１０はグランド配線GND-LINEとだけ接合素子２２，２３を介して接続されている。逆に，図１１（Ｃ）では，クランプ回路１０は電源配線VDD-LINEとだけ接合素子２０，２１を介して接続されている。
【００５７】
図１２は，本実施の形態におけるクランプ回路の構成例を示す図である。図１２（Ａ）は，図４に示したクランプ回路１０と同じであり，抵抗Ｒと容量Ｃの接続ノードがインバータＩＮＶを介してクランプトランジスタ１２のゲートに接続されている。図１２（Ｂ）は，インバータはなく，容量Ｃと抵抗Ｒの接続ノードがクランプトランジスタ１２のゲートに接続されている。この場合も，電源VDD-LINEが高い電位になる瞬間に容量Cと抵抗Rとの接続ノードがHレベルになりクランプトランジスタ１２を導通させる。
【００５８】
図１２（Ｃ）は，クランプトランジスタ１２のゲートとグランド配線GND-LINE側だけが抵抗Ｒで接続されている。ただし，クランプトランジスタ１２のゲートとドレイン（電源配線VDD-LINE）間にはトランジスタの寄生容量が存在するので，動作は図１２（Ｂ）と同じである。また，図１２（Ｄ）は，クランプトランジスタ１２のゲートとグランド配線間が短絡されている。この場合もクランプトランジスタ１２のゲートとドレイン間に寄生容量が存在するので，動作は図１２（Ｂ）と同じである。
【００５９】
以上の通り，本実施の形態によれば，電源ドメイン内の寄生インダクタンスによる共振周波数を内部回路の動作周波数帯域から外にシフトすることができ，内部回路の周波数特性の劣化を抑制することができる。
【００６０】
以上の実施の形態をまとめると，次の付記のとおりである。
【００６１】
（付記１）
第１の電源ドメインと，
第２の電源ドメインとを有し，
前記第１の電源ドメインは，
第１の電源配線及び第２の電源配線と，
前記第１の電源配線と第２の電源配線間に設けられた内部回路と，
前記第１の電源配線と第２の電源配線との間に電位差が発生したときに前記第１の電源配線と第２の電源配線との間を電気的に導通する第１のクランプ回路と，
前記第１のクランプ回路と前記第１の電源配線との間と，前記第１のクランプ回路と前記第２の電源配線との間，のいずれか１つまたは両方に設けられ，前記第１のクランプ回路が導通するときに電流を流す接合素子とを有する集積回路装置。
【００６２】
（付記２）
付記１において，
前記接合素子はダイオードであり，前記第１のクランプ回路とダイオードとが前記第１及び第２の電源配線の間に直列に接続されている集積回路装置。
【００６３】
（付記３）
付記２において，
前記第２の電源ドメインは，第３の電源配線及び第４の電源配線と，前記第３の電源配線と第４の電源配線間に設けられた内部回路とを有し，
さらに，前記第１の電源配線と第３の電源配線との間と，前記第２の電源配線と第４の電源配線との間，のいずれか１つまたは両方に設けられた電源間ダイオードを有する集積回路装置。
【００６４】
（付記４）
付記２において，
前記第２の電源ドメインは，第３の電源配線及び第４の電源配線と，前記第３の電源配線と第４の電源配線間に設けられた内部回路とを有し，
さらに，共通電源配線と，
前記第２の電源配線と前記共通電源配線との間と，前記第４の電源配線と前記共通電源配線との間とに電気的に接続された電源間ダイオードを有する集積回路装置。
【００６５】
（付記５）
付記３または４において，
前記第１の電源ドメイン内の内部回路は，前記第２の電源ドメイン内の内部回路より高い周波数の信号を処理する回路であり，
さらに，前記第３の電源配線と前記第４の電源配線との間に前記接合素子を介することなく電気的に接続された第２のクランプ回路を有する集積回路装置。
【００６６】
（付記６）
付記１乃至５のいずれかにおいて，
前記第１の電源配線及び第２の電源配線は，ボンディングワイヤを介して外部端子にそれぞれ接続されている集積回路装置。
【００６７】
（付記７）
集積回路チップと，
前記集積回路チップを収容するパッケージと，
前記パッケージの外部端子と前記集積回路チップとを電気的に接続するボンディングワイヤとを有し，
前記集積回路チップは，
前記ボンディングワイヤを介して第１電源外部端子と接続される第１電源配線と，
前記ボンディングワイヤを介して第２電源外部端子と接続される第２電源配線と，
前記第１電源配線と第２電源配線との間に電気的に接続され高周波信号を処理する高周波回路と，
前記第１電源配線と第２電源配線との間に電気的に接続され，前記第１電源配線と第２電源配線との間の電圧差が所定の閾値を越えたときに導通するクランプ回路と，
前記クランプ回路と前記第１電源配線との間，及び前記クランプ回路と前記第２電源配線との間の，いずれか一方または両方に設けられ，接合容量を有し前記クランプ回路が導通した時に電流を流す接合素子とを
有する集積回路装置。
【００６８】
（付記８）
付記７において，
前記集積回路チップは，
前記ボンディングワイヤを介して第３電源外部端子と接続される第３電源配線と，
前記ボンディングワイヤを介して第４電源外部端子と接続される第４電源配線と，
前記第３電源配線と第４電源配線との間に電気的に接続された内部回路と，
さらに，前記第１の電源配線と第３の電源配線との間と，前記第２の電源配線と第４の電源配線との間，のいずれか１つまたは両方に設けられた電源間ダイオードを有する集積回路装置。
【００６９】
（付記９）
付記８において，
前記集積回路チップは，前記第２電源配線及び第４電源配線と，それぞれ前記電源間ダイオードを介して接続される共通電源配線を有する集積回路装置。
【００７０】
（付記１０）
付記７乃至９のいずれかにおいて，
前記接合素子はダイオードであり，前記クランプ回路とダイオードとが前記第１及び第２の電源配線の間に直列に接続されている集積回路装置。
【００７１】
（付記１１）
付記７乃至９のいずれかにおいて，
前記接合素子は双方向性のダイオード対であり，前記クランプ回路と双方向性のダイオード対とが前記第１及び第２の電源配線の間に直列に接続されている集積回路装置。
【００７２】
（付記１２）
付記８において，
前記電源間ダイオードは双方向性のダイオード対である集積回路装置。
【００７３】
（付記１３）
集積回路チップと，
前記集積回路チップを収容するパッケージと，
前記パッケージの外部端子と前記集積回路チップとを電気的に接続するボンディングワイヤとを有し，
前記集積回路チップは，
前記ボンディングワイヤを介して第１電源外部端子と接続される第１電源配線と，
前記ボンディングワイヤを介して第２電源外部端子と接続される第２電源配線と，
前記第１電源配線と第２電源配線との間に電気的に接続され高周波信号を処理する第１の高周波回路と，
前記第１電源配線と第２電源配線との間に電気的に接続され，前記第１電源配線と第２電源配線との間の電圧差が所定の閾値を越えたときに導通する第１のクランプ回路と，
前記第１のクランプ回路と前記第１電源配線との間，及び前記第１のクランプ回路と前記第２電源配線との間の，いずれか一方または両方に設けられた双方向性の第１のダイオード対と，
前記ボンディングワイヤを介して第３電源外部端子と接続される第３電源配線と，
前記ボンディングワイヤを介して第４電源外部端子と接続される第４電源配線と，
前記第３電源配線と第４電源配線との間に電気的に接続され高周波信号を処理する第２の高周波回路と，
前記第３電源配線と第４電源配線との間に電気的に接続され，前記第３電源配線と第４電源配線との間の電圧差が所定の閾値を越えたときに導通する第２のクランプ回路と，
前記第２のクランプ回路と前記第３電源配線との間，及び前記第２のクランプ回路と前記第４電源配線との間の，いずれか一方または両方に設けられた双方向性の第２のダイオード対と，
前記第２の電源配線と第４の電源配線とに，それぞれ電源間ダイオード対を介して接続された共通電源配線とを
有する集積回路装置。
【符号の説明】
【００７４】
１：集積回路チップ１                    １０：クランプ回路
VDD-LINE1:第１電源配線                  GND-LINE1:第２電源配線，グランド配線
VDD-LINE2:第３電源配線                  GND-LINE2:第４電源配線，グランド配線
VDD-PIN1:外部電源端子                   GND-PINE1:外部電源端子
VDD-PIN2:外部電源端子                   GND-PINE2:外部電源端子
２０，２１，２２，２３：接合素子，双方向性ダイオード対
３０，３１，３２，３３：電源間双方向性ダイオード対
【図１】
2010283182.tif 000003
【図２】
2010283182.tif 000004
【図３】
2010283182.tif 000005
【図４】
2010283182.tif 000006
【図５】
2010283182.tif 000007
【図６】
2010283182.tif 000008
【図７】
2010283182.tif 000009
【図８】
2010283182.tif 000010
【図９】
2010283182.tif 000011
【図１０】
2010283182.tif 000012
【図１１】
2010283182.tif 000013
【図１２】
2010283182.tif 000014