(57)【要約】【課題】プロセッサの負荷を軽減することができる効率的な割り込みシステムを実現する。【解決手段】本発明の割り込みシステムは、割り込み要因をデータに情報として付加し、データ列として送出する機能を有する割り込み発生源となる回路ブロック１１と、割り込み発生源となる回路ブロック１１からのデータ列を受信し、そのデータ列の送信元および送信先の回路ブロックを示す情報を備えた割り込み情報を割り込み要因に基づいて生成し送出する機能を有するデータ転送先となる回路ブロック１２と、データ転送先となる回路ブロック１２からの割り込み情報を受信し、その割り込み情報に基づいてデータ転送先となる回路ブロック１２にアクセスするプロセッサ１４とを有する。【選択図】図１
2010134716.tif 000002
【特許請求の範囲】
【請求項１】
割り込み要因をデータに情報として付加し、データ列として送出する機能を有する割り込み発生源となる回路ブロックと、
前記割り込み発生源となる回路ブロックからの前記データ列を受信し、前記データ列の送信元および送信先の回路ブロックを示す情報を備えた割り込み情報を前記割り込み要因に基づいて生成し送出する機能を有するデータ転送先となる回路ブロックと、
前記データ転送先となる回路ブロックからの前記割り込み情報を受信し、前記割り込み情報に基づいて前記データ転送先となる回路ブロックにアクセスするプロセッサとを有することを特徴とする割り込みシステム。
【請求項２】
前記割り込み発生源となる回路ブロックは、
前記割り込み要因を情報として生成する手段と、
転送される前記データ列を送出した後に、前記データ列の終了を示す転送終了通知を送出する手段とを有することを特徴とする請求項１に記載の割り込みシステム。
【請求項３】
前記データ転送先となる回路ブロックは、
前記転送終了通知を受信し、前記割り込み要因を識別する手段と、
前記識別された割り込み要因に基づいて、前記割り込み情報を生成し送出する手段とを有することを特徴とする請求項２に記載の割り込みシステム。
【請求項４】
前記割り込み発生源となる回路ブロックと前記データ転送先となる回路ブロックとの間に前記データ列を一時的に保持するＦＩＦＯ（First-In First-Out）回路が設けられていることを特徴とする請求項１に記載の割り込みシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、割り込みシステムに係わり、特に、回路ブロック間のデータ転送をプロセッサを介さずに行う割り込みシステムに関する。
【背景技術】
【０００２】
従来の割り込みシステムでは、割り込み発生源となる回路ブロックがプロセッサに対して割込み発生という情報を伝え、その後、プロセッサが割込み原因を確認して適切な処理を行う。例えば、プロセッサの負荷を軽減するために一般的に使用されるＤＭＡ（Direct Memory Access）では、主体的にデータを転送できる回路ブロックは、データ転送終了をプロセッサに知らせるために割り込みを使用する（例えば、「特許文献１」を参照。）。
【０００３】
しかしながら、従来の割り込みシステムでは、割り込み発生源となる回路ブロックとデータ転送先となる回路ブロック間のデータ転送を効率的に行うために、それらブロック間にＦＩＦＯ（First-In First-Out）などのバッファあるいはキャッシュが挿入されていることが多い。この場合、割り込み発生源がデータを全て送出しても、そのデータが転送先の回路ブロックに届くまでには遅延が生ずることとなる。一方、割り込み発生源からプロセッサへの割込み信号はデータ転送経路とは別の経路でプロセッサに送られる。このため、従来の割り込みシステムでは、プロセッサが割込み信号を受け取った時点では、データ転送先の回路ブロックが処理の対象となるデータをまだ受け取っていないという状態が発生する可能性があるという問題があった。また、プロセッサが受け取った割り込み信号の割込み発生原因を確認する前に、別の割り込み要因で割り込みが発生する可能性がある。すなわち、プロセッサが割り込み発生原因を確認する時に複数の割り込み要因が存在し、どれが先に発生したのかを特定できないケースが発生する可能性があるという問題があった。
【特許文献１】特開２０００−１０９０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、プロセッサの負荷を軽減することができる割り込みシステムを提供する。
【課題を解決するための手段】
【０００５】
本発明の一態様によれば、割り込み要因をデータに情報として付加し、データ列として送出する機能を有する割り込み発生源となる回路ブロックと、前記割り込み発生源となる回路ブロックからの前記データ列を受信し、前記データ列の送信元および送信先の回路ブロックを示す情報を備えた割り込み情報を前記割り込み要因に基づいて生成し送出する機能を有するデータ転送先となる回路ブロックと、前記データ転送先となる回路ブロックからの前記割り込み情報を受信し、前記割り込み情報に基づいて前記データ転送先となる回路ブロックにアクセスするプロセッサとを有することを特徴とする割り込みシステムが提供される。
【発明の効果】
【０００６】
本発明によれば、プロセッサの負荷を軽減できるので、効率的な割り込みシステムを実現することができる。
【発明を実施するための最良の形態】
【０００７】
以下、図面を参照しながら、本発明の実施例を説明する。
【実施例１】
【０００８】
図１は、本発明の実施例１に係わる割り込みシステムを示す回路ブロック図である。ここでは、主に、割り込み発生源となる回路ブロックとデータ転送先となる回路ブロックの間のデータ転送とその制御にかかわる部分を示した。
【０００９】
本発明の実施例１に係わる割り込みシステムは、割り込み発生源となる回路ブロック１１（以下、「割り込み発生源１１」という。）、データ転送先となる回路ブロック１２（以下、「データ転送先１２」という。）、データバッファとしてのＦＩＦＯ１３、およびプロセッサ１４を備えている。
【００１０】
割り込み発生源１１の出力ＡはＦＩＦＯ１３の入力に供給され、ＦＩＦＯ１３の出力Ｂはデータ転送先１２の第１の入力に供給され、データ転送先１２の出力Ｃはプロセッサ１４の入力に供給され、プロセッサ１４の出力Ｄはデータ転送先１２の第２の入力に供給されている。
【００１１】
割り込み発生源１１は、割り込み要因生成回路１５および転送終了通知送信回路１６を有している。  
割り込み要因生成回路１５は、この回路ブロックで割込みが発生したという情報およびどのような原因で割り込みが発生したのかを示す情報を割り込み要因として生成する。生成された割り込み要因は転送するデータに付加されデータ列としてＦＩＦＯ１３に送出される。
【００１２】
転送終了通知送信回路１６は、データ列の送出後に、データ列の出力が完了したことを示す転送終了通知をＦＩＦＯ１３に送出する。
【００１３】
ＦＩＦＯ１３は、回路ブロック間のデータ転送レートの違いなどを吸収し効率的なデータ転送を行うために、割り込み発生源１１とデータ転送先１２との間の転送経路に挿入される。
【００１４】
データ転送先１２は、転送終了通知受信回路１７および割り込み情報送信回路１８を有している。  
転送終了通知受信回路１７は、データ列および転送終了通知を受信して割り込み要因を識別する。
【００１５】
転送終了通知受信回路１７が割り込み発生源１１からの転送終了通知をＦＩＦＯ１３を介して受信すると、割り込み情報送信回路１８は、割り込み発生源１１からの割り込み要因にこの回路ブロックが割り込み処理の対象となるデータを保持していることを示す情報を付加して割り込み情報を生成して送出し、プロセッサ１４に割り込み処理の準備が整ったことを通知する。
【００１６】
プロセッサ１４は、データ転送先１２からの割り込み情報を受信し識別する割り込み情報受信回路１９を有している。  
割り込み情報受信回路１９が割り込み情報を受信すると、プロセッサ１４は、この割り込み情報に基づいてデータ転送先１２にアクセスし、必要な割り込み処理を行う。
【００１７】
次に、上述した構成を持つ割り込みシステムの動作について説明する。  
図２は、本発明の実施例１に係わる割り込みシステムの動作を示す波形図である。
【００１８】
割り込み発生源１１の出力Ａから送出されたデータ列および転送終了通知（ＥｏＴ）は、ＦＩＦＯ１３に一時保持された後、遅延（Ｔ）されて出力Ｂからデータ転送先１２へ送出される。
【００１９】
データ転送先１２で転送終了通知（ＥｏＴ）が受信されると、割り込み情報（ＩＮＴ）が出力Ｃからプロセッサ１４へ送出され、割り込みが通知される。
【００２０】
割り込み情報（ＩＮＴ）を受信したプロセッサ１４は、出力Ｄを介してデータ転送先１２に読み出しコマンド（Ｒｅａｄ Ａｃｃｅｓｓ）を送出し、データ転送先１２に保持されたデータを読み出して必要な割り込み処理を行う。
【００２１】
このように割り込み発生源１１から転送されるデータに割り込み要因および転送終了通知を付加し、データ転送先１２からプロセッサ１４へ割り込み情報を出力して割り込みを通知している。このため、従来のように割り込み発生源１１から別経路で直接プロセッサ１４へ割り込みを通知する必要が無く、ＦＩＦＯ１３における遅延の如何に関わらず、プロセッサ１４での割り込み処理の負荷を必要最小限に押さえることができる。
【００２２】
上記実施例１によれば、割り込み発生時におけるプロセッサ１４の負荷を軽減できるので、効率的な割り込みシステムを実現することができる。
【００２３】
また、上記実施例１によれば、ＦＩＦＯ１３でのデータ転送における遅延に関わりなく割り込み処理のタイミングを調整できるので、割込み処理開始まで時間を空けるなどのハードウェア、ソフトウェアによる対策が不要になる。
【００２４】
さらに、上記実施例１によれば、回路ブロック間のデータ転送のタイミングとプロセッサ１４への割り込みタイミングとに起因するシステムの不安定性を根本的に解決できるので、デバッグにおけるシステムの検証工数を大幅に削減することができる。
【００２５】
上述の実施例１では、割り込み発生源１１とデータ転送先１２の間にＦＩＦＯ１３を挿入するとしたが、本発明はこれに限られるものではなく、原理的にはＦＩＦＯ１３が挿入されないシステムに対しても適用可能である。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施例１に係わる割り込みシステムを示す回路ブロック図。
【図２】本発明の実施例１に係わる割り込みシステムの動作を示す波形図。
【符号の説明】
【００２７】
１１  割り込み発生源
１２  データ転送先
１３  ＦＩＦＯ
１４  プロセッサ
１５  割り込み要因生成回路
１６  転送終了通知送信回路
１７  転送終了通知受信回路
１８  割り込み情報送信回路
１９  割り込み情報受信回路
【図１】
2010134716.tif 000003
【図２】
2010134716.tif 000004