(57)【要約】      （修正有）【課題】半導体素子の電極と基板の電極とが、接合電極を介して電気的に接続される場合において、実装時の加熱、冷却処理によって生じる各部材間の熱膨張、熱収縮差によって生じる半導体素子への応力負荷を軽減し、半導体素子の破壊を回避する実装構造体を提供する。【解決手段】半導体素子の実装構造体において、第１電極を有する半導体素子と、第２電極を有する基板３０と、第１電極と第２電極との間に配置され、第１電極と第２電極とを電気的に接続する接続電極とを備え、第１電極と接合電極との接合界面の中心と、第２電極と接合電極との接合界面の中心とを結ぶ仮想線が、半導体素子の厚み方向に対して傾斜するように接合電極を形成する。【選択図】図１
2010283050.tif 000002
【特許請求の範囲】
【請求項１】
第１電極を有する半導体素子と、
第２電極を有する基板と、
第１電極と第２電極との間に配置され、第１電極と第２電極とを電気的に接続する接続電極とを備え、
第１電極と接合電極との接合界面の中心と、第２電極と接合電極との接合界面の中心とを結ぶ仮想線が、半導体素子の厚み方向に対して傾斜するように、接合電極が形成されている、半導体素子の実装構造体。
【請求項２】
基板の表面沿いの方向において、第１電極の中心位置と第２電極の中心位置との間に位置ズレが生じた状態にて、第１電極と第２電極が接合電極により接続されている、請求項１に記載の半導体素子の実装構造体。
【請求項３】
第１電極の中心位置に対して、第２電極の中心位置が、半導体素子の中心から外周側に向かって位置されるように、位置ズレの方向が設定されている、請求項２に記載の半導体素子の実装構造体。
【請求項４】
第１電極の中心位置に対する第２電極の中心位置の位置ズレ量が、第１電極の幅の２０分の１倍以上１倍以下の範囲に設定されている、請求項２または３に記載の半導体素子の実装構造体。
【請求項５】
基板に対する半導体素子の実装領域を２等分割した領域ごとに、第１電極の中心位置に対する第２電極の中心位置の位置ズレ方向が互いに異なる、請求項２から４のいずれか１つに記載に半導体素子の実装構造体。
【請求項６】
基板に対する半導体素子の実装領域を４等分割した領域ごとに、第１電極の中心位置に対する第２電極の中心位置の位置ズレ方向が互いに異なる、請求項２から４のいずれか１つに記載に半導体素子の実装構造体。
【請求項７】
基板に対する半導体素子の実装領域の外周側領域において、第１電極の中心位置に対する第２電極の中心位置の位置ズレが生じるように外周側接合電極が形成され、
実装領域の中央側領域において、第１電極の中心位置と第２電極の中心位置とが一致するように中央側接合電極が形成され、
中央側接合電極は、外周側接合電極の形成材料の融点よりも高い融点を有する材料により形成されている、請求項２から４のいずれか１つに記載の半導体素子の実装構造体。
【請求項８】
半導体素子は四角形状を有し、実装領域の外周側領域において、少なくとも４つの角部の近傍に配置される４つの第１電極と、当該４つの第１電極と接続される第２電極との間に、互いの中心位置の位置ズレが設定されている、請求項７に記載の半導体素子の実装構造体。
【請求項９】
基板に対する半導体素子の実装領域において、第１電極の中心位置に対する第２電極の中心位置の位置ズレ方向が、半導体素子の中心から当該第１電極の配置位置に向かうように設定されるとともに、半導体素子の中心から当該第１電極の配置位置までの距離に比例して、位置ズレ量が設定されている、請求項２から４のいずれか１つに記載に半導体素子の実装構造体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上に半導体素子を配置して、基板の電極と半導体素子の電極とを電気的に接続するように半導体素子が基板に実装された半導体素子の実装構造体に関する。
【背景技術】
【０００２】
このような半導体素子の実装構造体としては、従来において様々な種類のものが存在しており、半導体パッケージに比較して実装面積を大幅に縮小できるベアチップ実装が利用されている。その中でも、基板の回路形成面（電極形成面）に半導体チップ（素子）の回路形成面（電極形成面）を対向させ、半田などの導電性材料で形成されるバンプ（接続電極）を介して重ね合わせることで、半導体チップと基板との間の電気的導通を得るフェイスダウン実装方式が幅広く利用されている。
【０００３】
基板の回路形成面と半導体チップの回路形成面の反対側の面を対向させ、ワイヤボンディングによって金属細線を引き出すことで基板の電極と半導体チップの電極との間に電気的導通を得るフェイスアップ実装方式と比較して、上述のようなフェイスダウン実装方式では、半導体チップ、および半導体チップが基板に実装された半導体チップの実装構造体全体のさらなる小型化が可能である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−２３５４２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
近年、半導体パッケージの小型、低コスト化のため、半導体チップの内部配線の微細化が進行している。それに伴い、小さなチップ面積において、より多くの信号端子を形成する必要が生じ、半導体チップにおける接合ピン数の増加、すなわち各信号端子の狭ピッチ化が進行している。
【０００６】
半導体チップの熱膨張係数はアンダーフィルや基板の熱膨張係数と比べ極端に小さく、実装時の加熱、冷却処理によって生じる各部材の熱膨張、収縮差によって半導体チップの各部位には大きな応力負荷が発生する。
【０００７】
ここで、従来のフェイスダウン実装方式の半導体チップの実装構造体５０１の概略構造の模式断面図を図１０に示す。
【０００８】
図１０に示すように、従来の半導体チップの実装構造体５０１において、半導体チップ５１０は、チップ本体であるシリコン部５１１と、シリコン部５１１の図示下面に導体金属（例えば、アルミニウム）で形成されたパッド５１２と、シリコン部５１１の図示下面において、パッド５１２が形成されていない表面（領域）を覆うように形成されたパッシベーション膜５１３と、パッド５１２の表面に電気的に接続して形成されたメッキ部（例えば、ニッケルメッキ）５１４とを備えている。また、基板５３０は、基板のベース部材である基材５３３と、基材５３３の図示上面に形成された基板電極５３２と、基板電極５３２および基材５３３の一部を覆うように形成されたソルダーレジスト５３１とを備えている。
【０００９】
さらに、図１０に示すように、半導体チップのメッキ部５１４と、基板５３３の基板電極５３０とは、両者の間に介在するように配置されたバンプ（例えば半田バンプ）５２０により電気的に接続されている。
【００１０】
このような従来の半導体チップの実装構造体５０１では、半導体チップ５１０のパッド５１２と基板５３０の基板電極５３２がバンプ５２０を介して接続されている接合部近傍において、バンプ５２０の接続のための加熱溶融後の凝固および冷却挙動による熱収縮により、パッド５１２の上に形成されているメッキ部５１４とバンプ５２０の接合界面のうち、エッジ近傍Ｓ１、Ｓ２のそれぞれに大きな応力負荷が集中する。エッジ部分Ｓ１、Ｓ２に集中する大きな応力負荷は、その直下のシリコン部５１１にまで伝播し、伝播されえたシリコン部５１１の箇所においては、その応力負荷集中に起因する内部破壊が発生する場合がある。
【００１１】
このような半導体チップの実装構造体５０１においては、例えば特許文献１に開示されているように、バンプ５２０を接合するためのメッキ部５１４および、その直下に形成されているアルミなどのパッド５１２のエッジ部分Ｓ１、Ｓ２近傍には、濡れ広がったバンプ５２０が中心軸に対し線（点）対称で形成されている。また、基板５３０の熱収縮やバンプ５２０自体の熱収縮の影響がそれぞれのエッジ部分Ｓ１、Ｓ２に対し与えられることにより、特に、基板５３０の熱収縮の影響を受けやすい半導体チップ５１０の中心より外周側、すなわち図１０におけるエッジ近傍Ｓ２側には、より大きな応力負荷集中が生じる。そのため、特にエッジ近傍Ｓ２では、応力負荷集中によりシリコン部５１１においてクラックなどの破壊が発生する可能性が高くなる。
【００１２】
今後益々進行する半導体チップの信号端子の多ピン化、すなわち接続パッドの狭ピッチ化が進むにつれ、パッド５１２、あるいはメッキ部５１４やバンプ５２０の形状もより小さくなる。このようなパッド５１２等の狭ピッチ化や小型化が進むにしたがって、パッド５１２およびその近傍の部分において受ける応力負荷が増大することになり、これら半導体チップの破壊の可能性はより大きくなることが予想される。
【００１３】
従って、本発明の目的は、上記問題を解決することにあって、半導体素子の電極と基板の電極とが、接合電極を介して電気的に接続されている半導体素子の実装構造体において、実装時の加熱、冷却処理によって生じる各部材間の熱膨張、熱収縮差によって生じる半導体素子への応力負荷を軽減し、半導体素子の破壊を回避することができる半導体素子の実装構造体を提供することにある。
【課題を解決するための手段】
【００１４】
上記目的を達成するために、本発明は以下のように構成する。
【００１５】
本発明の第１態様によれば、第１電極を有する半導体素子と、
第２電極を有する基板と、
第１電極と第２電極との間に配置され、第１電極と第２電極とを電気的に接続する接続電極とを備え、
第１電極と接合電極との接合界面の中心と、第２電極と接合電極との接合界面の中心とを結ぶ仮想線が、半導体素子の厚み方向に対して傾斜するように、接合電極が形成されている、半導体素子の実装構造体を提供する。
【００１６】
本発明の第２態様によれば、基板の表面沿いの方向において、第１電極の中心位置と第２電極の中心位置との間に位置ズレが生じた状態にて、第１電極と第２電極が接合電極により接続されている、第１態様に記載の半導体素子の実装構造体を提供する。
【００１７】
本発明の第３態様によれば、第１電極の中心位置に対して、第２電極の中心位置が、半導体素子の中心から外周側に向かって位置されるように、位置ズレの方向が設定されている、第２態様に記載の半導体素子の実装構造体を提供する。
【００１８】
本発明の第４態様によれば第１電極の中心位置に対する第２電極の中心位置の位置ズレ量が、第１電極の幅の２０分の１倍以上１倍以下の範囲に設定されている、第２態様または第３態様に記載の半導体素子の実装構造体を提供する。
【００１９】
本発明の第５態様によれば、基板に対する半導体素子の実装領域を２等分割した領域ごとに、第１電極の中心位置に対する第２電極の中心位置の位置ズレ方向が互いに異なる、第２態様から第４態様のいずれか１つに記載に半導体素子の実装構造体を提供する。
【００２０】
本発明の第６態様によれば、基板に対する半導体素子の実装領域を４等分割した領域ごとに、第１電極の中心位置に対する第２電極の中心位置の位置ズレ方向が互いに異なる、第２態様から第４態様のいずれか１つに記載に半導体素子の実装構造体を提供する。
【００２１】
本発明の第７態様によれば、基板に対する半導体素子の実装領域の外周側領域において、第１電極の中心位置に対する第２電極の中心位置の位置ズレが生じるように外周側接合電極が形成され、
実装領域の中央側領域において、第１電極の中心位置と第２電極の中心位置とが一致するように中央側接合電極が形成され、
中央側接合電極は、外周側接合電極の形成材料の融点よりも高い融点を有する材料により形成されている、第２態様から第４態様のいずれか１つに記載の半導体素子の実装構造体を提供する。
【００２２】
本発明の第８態様によれば、半導体素子は四角形状を有し、実装領域の外周側領域において、少なくとも４つの角部の近傍に配置される４つの第１電極と、当該４つの第１電極と接続される第２電極との間に、互いの中心位置の位置ズレが設定されている、第７態様に記載の半導体素子の実装構造体を提供する。
【００２３】
本発明の第９態様によれば、基板に対する半導体素子の実装領域において、第１電極の中心位置に対する第２電極の中心位置の位置ズレ方向が、半導体素子の中心から当該第１電極の配置位置に向かうように設定されるとともに、半導体素子の中心から当該第１電極の配置位置までの距離に比例して、位置ズレ量が設定されている、第２態様から第４態様のいずれか１つに記載に半導体素子の実装構造体を提供する。
【発明の効果】
【００２４】
本発明によれば、半導体素子の第１電極と接合電極との接合界面の中心と、基板の第２電極と接合電極との接合界面の中心とを結ぶ仮想線が、半導体素子の厚み方向に対して傾斜するように形成された接合電極を介在させて、半導体素子が基板に実装された構造が採用されている。特に、第１電極の中心位置に対して、第２電極の中心位置が、半導体素子の中心から外周側に向かう方向に位置ズレが生じるように、接合電極が傾斜された構造が採用されている。このような構造が採用されていることにより、半導体素子を基板に実装する際に各部材間の熱膨張、収縮差によって生じる半導体素子の第１電極近傍への応力負荷のうち、特に半導体素子において外周側から中心側に向けて生じる引っ張り応力を傾斜構造の接合電極により積極的に軽減することができる。したがって、このような応力負荷により半導体素子が破壊することを防止できる。
【図面の簡単な説明】
【００２５】
【図１】本発明の一の実施形態にかかる半導体チップの実装構造体の接合構造を示す模式断面図
【図２Ａ】従来の半導体チップの実装構造体における応力負荷の模式説明図
【図２Ｂ】本実施形態の半導体チップの実装構造体における応力負荷の模式説明図
【図３】本実施形態の半導体チップの実装構造体における各部材の寸法関係を示す模式断面図
【図４Ａ】本実施形態の半導体チップの実装構造体の製造方法の模式説明図
【図４Ｂ】本実施形態の半導体チップの実装構造体の製造方法の模式説明図
【図４Ｃ】本実施形態の半導体チップの実装構造体の製造方法の模式説明図
【図５】本実施形態の半導体チップの実装構造体のパッドと基板電極との位置関係の例を示す模式平面図
【図６】本実施形態の半導体チップの実装構造体のパッドと基板電極との位置関係の別の例を示す模式平面図
【図７】本実施形態の半導体チップの実装構造体のパッドと基板電極との位置関係の別の例を示す模式平面図
【図８】本実施形態の半導体チップの実装構造体のパッドと基板電極との位置関係の別の例を示す模式平面図
【図９】本実施形態の半導体チップの実装構造体のパッドと基板電極との位置関係の別の例を示す模式平面図
【図１０】従来の半導体チップの実装構造体の模式断面図
【発明を実施するための形態】
【００２６】
以下に、本発明にかかる実施の形態を図面に基づいて詳細に説明する。
【００２７】
本発明の一の実施形態にかかる半導体素子の実装構造体の一例である半導体チップの実装構造体１の模式断面図を図１に示す。なお、図１においては、半導体チップと基板との接合（実装）構造の一部を模式的に示している。
【００２８】
図１に示すように、半導体チップの実装構造体１において、半導体チップ（半導体素子）１０は、チップ本体であるシリコン部１１と、シリコン部１１の図示下面に導体金属（例えば、アルミニウム）で形成されたパッド１２と、シリコン部１１の図示下面において、パッド１２が形成されていない表面（領域）を覆うように例えばＳｉＮなどにより形成されたパッシベーション膜１３と、パッド１２の表面に電気的に接続して形成されたメッキ部（例えば、ニッケルメッキ）１４とを備えている。
【００２９】
図１に示すように、基板３０は、基板３０のベース部材である基材３３と、基材３３の図示上面に形成された基板電極３２と、基板電極３２および基材３３の一部を覆うように形成されたソルダーレジスト３１とを備えている。なお、基材３３は例えば絶縁材料により形成され、その内部あるいは表面には、電気回路が形成されている。
【００３０】
さらに、図１に示すように、半導体チップ１０のメッキ部１４と、基板３３の基板電極３０とは、両者の間に介在するように配置されたバンプ２０により電気的に接続されている。このバンプ２０は、半田に代表される導電性材料により形成されており、予めメッキ部１４に接合して形成された半田ボールを、基板３０の基板電極３２に対向させて接触させた状態にて加熱溶融を行うことにより、基板電極３２に半田を濡れあがらせ結合させることで形成されている。なお、本実施形態においては、半導体チップ１０のパッド１２およびメッキ部１４により半導体素子の第１電極が構成されており、基板３０の基板電極が基板の第２電極の一例となっており、バンプ２０が接合電極の一例となっている。ただし、このような場合についてのみ限定されるものではなく、例えば、メッキ部１４およびバンプ２０が接合電極を構成するような場合であってもよい。
【００３１】
このような構成の半導体チップの実装構造体１において、図１に示すように、基板電極３２の中心軸（あるいは単に中心）Ｘは、パッド１２およびその表面に接合して形成されているメッキ部１４の中心軸（あるいは単に中心）Ｙに対して、基板３０の表面沿いの方向において位置ズレが生じている。また、この位置ズレの方向、すなわち、パッド１２およびメッキ部１４の中心軸Ｙに対する基板電極３２の中心軸Ｘの位置ズレの方向は、図１において図示右向きの方向となっている。図１の半導体チップ１０においては、図示左向きが半導体チップ１０の中心側の方向（矢印Ｃで示す。）となっており、図示右向きは半導体チップの外周側（矢印Ｏで示す。）となっている。
【００３２】
また、このようなパッド１２およびメッキ部１４と、基板電極３２との位置ズレが設定されていることにより、図１に示すように、半導体チップ１０のパッド１２上に形成されたメッキ部１４とバンプ２０との接合界面の中心Ｇ１と、基板３０の基板電極３２とバンプ２０との接合界面の中心Ｇ２とを結ぶ仮想線（直線）Ｚが、半導体チップ１０の厚み方向（すなわち、図示上下方向）に対して角度θＺにて傾斜した状態にて、バンプ２０によりメッキ部１４と基板電極３２とが接合されている。なお、メッキ部１４とバンプ２０との接合界面の中心Ｇ１は、パッド１２およびメッキ部１４の中心軸Ｙ上に実質的に位置されており、基板電極３２とバンプ２０との接合界面の中心Ｇ２は、基板電極３２の中心軸Ｘ上に実質的に位置されている。ただし、それぞれの中心Ｇ１、Ｇ２と、中心軸Ｙ、Ｘとの間に多少の位置ズレが生じるような場合であってもよい。
【００３３】
このような構造を有する本実施形態の半導体チップの実装構造体１において、各部材間の熱膨張・収縮差に起因して生じる応力負荷の集中により、半導体チップ１０の内部破壊を抑制できる理由について、以下に説明する。
【００３４】
図１に示すように、半導体チップ１０のパッド１２およびメッキ部１４の中心軸Ｙと、基板３０の基板電極３２の中心軸Ｘとが、基板３０の表面沿いの方向において位置ズレが生じた位置関係にて、半導体チップ１０と基板３０とをバンプ２０を介在させた接合が行われる場合、バンプ２０の形状は、加熱による溶融、凝固の過程で、図１に示すような濡れ上がり形状を示す。具体的には、メッキ部１４のエッジ近傍のうち、図示左側のＳ１の近傍ではメッキ部１４の表面（半導体チップ１０の表面沿いの表面）とバンプ２０とは鋭角を成した状態にてバンプ２０がすそ野状に濡れ広がり、また、反対側のＳ２の近傍ではメッキ部１４の表面とバンプ２０とは鈍角を成した状態にて濡れ広がる。このようにして形成されたバンプ２０は基板３０の基板電極３２に向かうにしたがって、およそ基板電極３２のサイズに沿うように形成される。
【００３５】
このように、バンプ２０がパッド１２およびメッキ部１４の中心軸Ｙに対し非対称に形成される、すなわち傾斜された状態にて形成されることにより、従来の構造と比較して、シリコン部１１に付加される応力負荷の影響を軽減することができる。このメカニズムを図２Ａおよび図２Ｂを用いてさらに詳しく説明する。なお、図２Ａは、従来の半導体チップの実装構造体５０１の構造を示しており、図２Ｂは、本実施形態の半導体チップの実装構造体１の構造を示している。
【００３６】
半田等により形成されたバンプ接合における加熱溶融過程を経て、半導体チップ、基板、およびバンプの構造全体が常温に冷却される過程において、半導体チップ１０（５１０）に対して線膨張係数が大きい基板３０（５３０）は、半導体チップ１０（５１０）の中心側Ｃ、すなわち図示左側に向かって収縮することになる。その収縮による力は、バンプ２０（５２０）を介して半導体チップ１０（５１０）側に伝えられることになる。
【００３７】
しかしながら、図２Ａに示す従来の実装構造体５０１のように、バンプ５２０の中心軸Ｚ’が半導体チップ５１０の厚み方向に沿って、すなわち図示上下方向に配置された状態にて、この中心軸Ｚ’に対して線（点）対称的に形成されている場合には、バンプ２０が濡れ上がっているＳ２の部分には、矢印で示すような引張り方向の力（応力）Ｆが発生することになる。この引張り方向の力Ｆが半導体チップ５１０を破壊させる要因となる。
【００３８】
これに対して本実施形態の半導体チップの実装構造体１においては、半導体チップ１０の厚み方向に対してバンプ２０の中心軸Ｚが角度θＺにて傾斜された構造が採用されている。このような構造では、バンプ２０が濡れ上がっている図２Ｂに示すＳ２の部分には、矢印で示すような回転方向の力Ｍが発生することになる。この回転方向の力ＭによってＳ２にて生じる引張り方向の力は、従来の構造と比較して緩和され、半導体チップ１０において破壊が生じる可能性を、従来に比して低減することができる。
【００３９】
なお、図１に示す実装構造体１では、半導体チップ１０の中心側のバンプ２０の側面２０ａが凹状面として形成されている。このバンプ２０における半導体チップ１０の中心側の側面２０ａの形状としては、このように凹状面として形成されることが好ましく、その他、平坦面として形成される場合であってもよい。ただし、この側面２０ａが凸状面として形成されるような場合には、上述した回転方向の力Ｍがメッキ部１４のエッジ部分Ｓ１に対して作用し、回転が抑制されるおそれがある。このような観点から、バンプ２０における半導体チップ１０の中心側の側面２０ａの形状は、凹状面あるいは平坦面として形成されることが望ましい。
【００４０】
次に、本実施形態の半導体チップの実装構造体１において、パッド１２およびメッキ部１４の中心軸Ｙと基板電極３２の中心軸Ｘとの間における基板３０の表面沿いの方向における位置ズレ量と、半導体チップ１０への応力負荷の低減効果との関係について、図３に示す模式図を用いて説明する。なお、図３において、パッド１２のサイズ（外径寸法）をＤ１２、基板電極３２のサイズ（外径寸法）をＤ３２、バンプ２０の高さをＨ２０と示している。
【００４１】
図３に示すように、基板電極３２の中心軸Ｘと半導体チップ１０のパッド１２の中心軸Ｙとの間の距離（位置ズレ量）Ｘ−Ｙ（基板３０の表面沿いの方向における距離）は、両者間の位置ズレによって傾斜構造にて形成されるバンプ２０における基板３０の収縮時の回転し易さを考慮した場合、できるだけ大きいほうが望ましい。しかしながら、各電極（メッキ部１４および基板電極３２）への半田等のバンプ２０の形成材料の濡れやすさを考慮した場合、パッド１２の形成領域と基板電極３２の形成領域とが全く対向しない位置となるように距離Ｘ−Ｙを設定すること、すなわち距離Ｘ−Ｙを（Ｄ１２／２＋Ｄ３２／２）以上に設定することは望ましくない。また、基板３０の収縮による半田等のバンプ２０の形成材料の回転方向を考慮した場合、バンプ２０の中心軸Ｚが半導体チップ１０の厚み方向に対して約４５度、すなわち、距離Ｘ−Ｙがおよそバンプ２０の接合高さＨ２０と同等であるように、実装構造体１を形成することが最も効率的に効果を得られると考えられる。また、半導体チップの実装構造体１の製造工程においては、バンプ２０の接合時の位置精度としてパッド１２のサイズＤ１２の約５％程度、つまりＤ１２／２０程度、基板３０の表面沿いの方向にバラツキが生じる可能性がある。そのため、距離Ｘ―Ｙの最小値を（Ｄ１２／２０）、最大値を（Ｄ１２／２＋Ｄ３２／２）とし、最も効率よく応力負荷低減効果が得られる中心値をＨ２２として、実装構造体１を形成することが望ましい。したがって、そのような位置ズレ量を持って形成されるバンプ２０の中心軸Ｚの傾斜角度θＺの効果的な範囲は、以下式１にて示すことができる。
【００４２】
（式１）
（Ｄ１２／２０）／Ｈ２０≦ｔａｎ（θＺ）≦（Ｄ１２／２＋Ｄ３２／２）／Ｈ２０
【００４３】
本実施形態の半導体チップの実装構造体１では、半導体チップ１の各接続端子の各構成部材のあらゆる形状寸法に対し、汎用的にその効果が得られる。ここで代表的な寸法例として、図３に示す各寸法記号について、その具体数値の範囲を一例として示す。パッド１２のサイズＤ１２は、約３０〜２００μｍであり、また基板電極３２のサイズＤ３２も同じく約３０〜２００μｍである。また、バンプ２０の接合高さＨ２０は約１０〜２００μｍである。なお、その他部材の寸法例については、メッキ部１４の厚みは５μｍであり、パッシベーション膜１３の厚みは１μｍであり、ソルダーレジスト３１の厚みは５μｍであり、基板電極３２の厚みは１０μｍである。これらの寸法は一例であり、その他様々な寸法を実装構造体１の仕様に応じて適宜適用することができる。
【００４４】
このように傾斜構造を有するバンプ２０を備えた本実施形態の半導体チップの実装構造体１は、図４Ａ、図４Ｂ、図４Ｃの模式説明図に示すような方法にて製造することができる。
【００４５】
具体的には、まず、図４Ａに示すように、そのパッド１２上に形成されたメッキ部１４上に、メッキ法もしくはボール搭載法などによって、所定の形状の半田ボール２１を形成する。また、基板３０の基板電極３２上に印刷方法などにより所定の形状の半田部２２を転写して形成する。次に、半導体チップ１０および基板３０の表面にフラックスを塗布する。
【００４６】
その後、図４Ａに示すように、パッド１２およびメッキ部１４の中心軸Ｙと、基板電極３２の中心軸Ｘとの間に、所定の位置ズレ量Ｘ−Ｙを設定した状態にて、半導体チップ１０と基板３０とを互いに対向させた状態にて位置合わせを行う。
【００４７】
この位置合わせが行われた状態にて、図４Ｂに示すように、半導体チップ１０を基板３０に対して近接させて、半田ボール２１の先端を半田部２２に当接させて、さらに加圧力を付加することで、基板３０上に半導体チップ１０をマウントする。
【００４８】
その後、加熱炉（リフロー炉）内に半導体チップ１０がマウントされた状態の基板３０を配置して、加熱を行うことで、半田ボール２１および半田部２２を溶融させ、その後冷却することで、両者を溶融結合させる。このとき、パッド１２およびメッキ部１４の中心軸Ｙと、基板電極３２の中心軸Ｘとの間には、所定の位置ズレ量Ｘ−Ｙが設定されているため、基板３０が熱収縮する際に半導体チップ１０へ付加される応力負荷を低減することができる。その結果、図４Ｃに示すような、傾斜構造を有するバンプ２０により、メッキ部１４と基板電極３２とが電気的に接続された半導体チップの実装構造体１が完成する。なお、必要に応じて、塗布されたフラックスは洗浄装置等を用いて除去される。
【００４９】
また、上述の説明では、半導体チップ１０がマウントされた状態の基板３０が、加熱炉内にて加熱されることで、半田の加熱溶融が行われる場合について説明したが、半田の加熱溶融を行う手段としては、その他、様々な手段を適用することができる。例えば、半導体チップ１０を保持するツールに加熱機能を備えさせ、半導体チップ１０を基板３０にマウントする際に、ツールを通じて半田ボール２１および半田部２２を加熱溶融するようにしてもよい。
【００５０】
次に、上述のような傾斜構造を有するバンプ２０を備えた半導体チップの実装構造体１において、それぞれのパッド１２と基板電極３２との間の位置ズレ量および位置ズレ方向の設定例についての実施例を説明する。
【００５１】
まず、図５は、半導体チップの実装構造体１において、略四角形状の基板３０上に形成されたそれぞれの基板電極３２と、略四角形状の半導体チップ１０に形成されたそれぞれのパッド１２との位置関係を模式的に示す模式平面図である。図５においては、それぞれの基板電極３２とパッド１２との位置関係を理解し易いように、半導体チップ１０を透過させて、パッド１２の配置を基板電極３２の配置上に投影している。また、半導体チップ１０のパシベーション膜１３や基板３０のソルダーレジスト３１、およびバンプ２０などの図示を省いて、図を簡略化している。なお、図５と同様に、図６から図９についても、他の位置関係の例について示している。
【００５２】
図５に示す配置構成では、半導体チップ１０のパッド１２が形成されている四角形状の面を４つの領域（Ｒ１〜Ｒ４）に分け、それぞれの領域Ｒ１〜Ｒ４において、パッド１２と基板電極３２との位置関係、すなわち位置ズレ方向を異ならせている。具体的には、図５に示す右上の領域Ｒ１では、それぞれのパッド１２に対する基板電極３２の位置ズレ方向を、半導体チップ１０の中心から同領域Ｒ１における半導体チップ１０の角部（図示右上角部）に向かう方向とするとともに、同領域Ｒ１内におけるそれぞれの位置ズレ量を同じ量に設定している。また、図５に示す左下の領域Ｒ３では、それぞれのパッド１２に対する基板電極３２の位置ズレ方向を、半導体チップ１０の中心から同領域Ｒ３における半導体チップ１０の角部（図示左下角部）に向かう方向とするとともに、同領域Ｒ３内におけるそれぞれの位置ズレ量を同じ量に設定している。その他の領域Ｒ２、Ｒ４においても、同様な考え方で図５に示すように、位置ズレ方向および量が設定されている。なお、図５においては、半導体チップ１０と基板３０とが対向している領域が、半導体チップ１０の実装領域となっている。
【００５３】
このような半導体チップの実装構造体１では、それぞれのバンプ２０を加熱溶融した後の冷却過程において、基板３０の基材３３は、半導体チップ１０（あるいは基材３３）の各角部から半導体チップ１０の中心に向かう方向に収縮する。４等分割したそれぞれの領域Ｒ１〜Ｒ４において、基材３３の収縮方向と逆向きとなるように位置ズレ方向を設定しているため、収縮に伴って生じる応力負荷が半導体チップ１０に付加されることを効果的に抑制できる。
【００５４】
なお、この実施例では、半導体チップ１０において、４等分割した領域における位置ズレ方向を異ならせて設定する場合について説明したが、このような場合に代えて、例えば、２等分割した領域ごとに位置ズレ方向を異ならせるなど、複数等分割した領域ごとに位置ズレ方向を異ならせるように設定してもよい。
【００５５】
次に、図６の模式平面図に示す配置関係の例では、半導体チップ１０を複数の領域に分けて位置ズレ方向を設定するのではなく、個々のパッド１２において、半導体チップ１０の中心からその配置位置へ向かう方向（すなわち、中心から放射状の方向）に応じて位置ズレ方向を個別に設定するとともに、半導体チップ１０の中心位置からその配置位置までの距離に応じて（比例して）位置ズレ量を設定している。例えば、図６の図示右上角部近傍に位置されるパッド１２では、パッド１２に対する基板電極３２の位置ズレ方向が、半導体チップ１０の中心からそのパッド１２の配置位置に向かう方向に設定されるとともに、位置ズレ量も図示されるそれぞれのパッド１２の中では最大量として設定されている。これに対して、半導体チップ１０の中心近傍に配置されるパッド１２では、その位置ズレ量が小さく設定されている。
【００５６】
このように、位置ズレ方向および量が、個々のパッド１２の配置位置に応じて個別に設定されていることにより、基材３３の実際の熱収縮量により近似して位置ズレ方向および量が設定されることになり、応力負荷軽減効果を効果的に得ることができる。
【００５７】
また、実際、加熱溶融時には、半田溶融時の表面張力によりセルフアライメント効果が発生し、各パッド１２と基板電極３２との間の位置ズレ量を修正する方向に力が発生する。その力により半田溶融時に半導体チップ１０が動くため、上述の例のように各領域あるいはパッド１２ごとに設定したパッド１２と基板電極３２との間の位置ズレ量通りにバンプ２０が形成されない場合が想定される。
【００５８】
このようなセルフアライメント効果による問題を積極的に回避するために、例えば、図７に示すように、基材３３の熱収縮（線膨張）の影響を受けやすい外周沿いのパッド群（複数のパッド１２の群）Ｑ１について、半導体チップ１０の中心から放射状の方向に位置ズレ方向を設定するとともに、比較的基材３３の熱種縮の影響を受けにくい半導体チップ１０の中心付近の領域、すなわち内側のパッド群Ｑ２については、パッド１２と基板電極３２との間に位置ズレが生じないように設定する。さらに、パッド群Ｑ１とＱ２に用いるバンプ２０の形成材料、すなわち半田材料を異ならせ、パッド群Ｑ１のバンプ２０（外周側接合電極）には、融点が比較的低い半田Ｈ１を用い、パッド群Ｑ２のバンプ２０（中央側接合電極）には、融点が比較的高い半田Ｈ２を用いる。
【００５９】
このような構成を採用することにより、半田の溶融後の冷却過程において、パッド群Ｑ２において融点の高い半田Ｈ２が先行して凝固することによって半導体チップ１０と基板３０の位置関係を固定し、その後、パッド群Ｑ１において融点の低い半田Ｈ１が、セルフアライメントの効果を発生せずに、パッド１２と基板電極３２の位置ズレ量を保持したまま凝固することができる。したがって、基材３３の熱収縮の影響を受けやすい外側のパッド群Ｑ１に関して、パッド１２と基板電極３２との位置ズレによる応力負荷緩和の効果を維持したまま実装構造体１を形成することができる。外側のパッド群Ｑ１に用いる半田Ｈ１としては、例えば、ＳｎＡｇＣｕ系（融点約２２０℃）、内側のパッド群Ｑ２に用いる半田Ｈ２としては、例えば、ＳｎＣｕ系（融点約２３０℃）が挙げられる。
【００６０】
また、このような半導体チップの実装構造体１では、基材３３の熱収縮量が、半導体チップ１０の外周部分で大きくなり、特に、中心から最も離れて位置されている角部のパッド１２では、その収縮量が最大となる。このような観点から、図７において説明した外周側のパッド群Ｑ１として、例えば、図８の模式平面図に示すように、半導体チップ１０の最外周沿いに配置されたパッド群Ｑ１のみに位置ズレを設定してもよい。また、図９の模式平面図に示すように、４つの角部近傍に配置されるパッド１２についてのみに位置ズレ量を設定してもよい。
【００６１】
また、上述の説明では、それぞれのバンプ２０を同一の半田材料で形成するとしているが、例えば、それぞれのバンプ２０の加熱溶融のタイミングのバラツキ（加熱むらなどに起因するバラツキ）などを考慮して、半導体チップ１０内の領域に応じ、その組成を変更させることも考えられる。
【００６２】
なお、上記様々な実施形態のうちの任意の実施形態を適宜組み合わせることにより、それぞれの有する効果を奏するようにすることができる。
【産業上の利用可能性】
【００６３】
本発明の半導体チップの実装構造は、各部材の熱膨張、収縮差によって応力負荷の発生する半導体チップのパッド近傍の部分に対し、その応力負荷の影響を抑制することによって、当該部分およびその近傍のシリコンなどの破壊を回避することができる。
【符号の説明】
【００６４】
１  半導体チップの実装構造体
１０  半導体チップ
１１  シリコン部
１２  パッド
１３  パシベーション膜
１４  メッキ部
２０  バンプ
２１  半田ボール
２２  半田部
３０  基板
３１  ソルダーレジスト
３２  基板電極
３３  基材
Ｓ１  半田接合構造の負荷集中部分
Ｓ２  半田接合構造の負荷集中部分
Ｘ  基板電極の中心軸
Ｙ  パッドおよびメッキ部の中心軸
Ｚ  バンプの中心軸
θＺ  バンプの傾斜角度
Ｄ１２  パッドのサイズ
Ｄ３２  基板電極のサイズ
Ｈ２２  バンプの高さ
Ｑ１  半導体チップの外側に配置されているパッド群
Ｑ２  半導体チップの内側に配置されているパッド郡
【図１】
2010283050.tif 000003
【図２Ａ】
2010283050.tif 000004
【図２Ｂ】
2010283050.tif 000005
【図３】
2010283050.tif 000006
【図４Ａ】
2010283050.tif 000007
【図４Ｂ】
2010283050.tif 000008
【図４Ｃ】
2010283050.tif 000009
【図５】
2010283050.tif 000010
【図６】
2010283050.tif 000011
【図７】
2010283050.tif 000012
【図８】
2010283050.tif 000013
【図９】
2010283050.tif 000014
【図１０】
2010283050.tif 000015