(57)【要約】【課題】階調再現性に優れ、輝度ムラを抑制できるアクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法を提供する。【解決手段】アクティブマトリクス型表示装置は、複数の映像信号線ＶＬと、複数の画素ＰＸと、駆動部とを備えている。各画素ＰＸは、駆動トランジスタＤＲと、表示素子と、出力スイッチＳＷａと、キャンセルスイッチＳＷｃと、書込みスイッチＳＷｄと、駆動トランジスタのゲートに接続され、初期化電圧を出力させるかどうか切換える初期化スイッチＳＷｅと、リセット電圧を出力させるかどうか切換えるリセットスイッチＳＷｂと、第１容量部Ｃｋと、第２容量部Ｃｓとを有している。【選択図】      図３
2010091608.tif 000002
【特許請求の範囲】
【請求項１】
複数の映像信号線と、
前記各映像信号線に接続された複数の画素と、
前記複数の画素及び複数の映像信号線に接続された駆動部と、を備え、
前記各画素は、駆動トランジスタと、前記駆動トランジスタのドレインに接続された表示素子と、前記駆動トランジスタのドレイン及び表示素子間に接続された出力スイッチと、前記駆動トランジスタのゲート及びドレイン間に接続されたキャンセルスイッチと、前記映像信号線に接続され、映像信号電圧を出力させるかどうか切換える書込みスイッチと、前記駆動トランジスタのゲートに接続され、初期化電圧を出力させるかどうか切換える初期化スイッチと、リセット電圧を出力させるかどうか切換えるリセットスイッチと、前記駆動トランジスタのゲート並びに前記リセットスイッチ及び書込みスイッチ間に接続された第１容量部と、前記駆動トランジスタのゲート及びソース間に接続された第２容量部と、を有しているアクティブマトリクス型表示装置。
【請求項２】
前記駆動部は、
初期化期間に、前記初期化スイッチ、リセットスイッチ及びキャンセルスイッチを導通状態にさせ、前記出力スチッチ及び書込みスイッチを非導通状態にさせ、前記初期化電圧を前記初期化スイッチを介して前記駆動トランジスタのゲートに印加し前記駆動トランジスタのゲート及びドレインを初期化電位に設定し、かつ、前記リセット電圧を前記リセットスイッチを介して前記第１容量部に印加し前記第１容量部に記憶させ、
前記初期化期間に続くキャンセル期間に、前記初期化スイッチを非導通状態に切換え、前記第１容量部に前記リセット電圧の印加を維持させ、前記駆動トランジスタのゲート及びソース間の電圧を前記閾値電圧に設定し、前記閾値電圧を前記第２容量部に記憶させ、
前記キャンセル期間に続く書込み期間に、前記キャンセルスイッチ及びリセットスイッチを非導通状態に切換え、前記書込みスイッチを導通状態に切換え、前記表示素子に表示させる画像の階調に対応させた映像信号電圧を前記書込みスイッチを介して前記第１容量部に印加し前記第１容量部に記憶させ、前記駆動トランジスタのゲート電位を変位させ、
前記書込み期間に続く表示期間に、前記書込みスイッチを非導通状態に切換え、前記出力スイッチを導通状態に切換え、前記駆動トランジスタから駆動信号を前記表示素子に出力させる請求項１に記載のアクティブマトリクス型表示装置。
【請求項３】
前記駆動部は、前記キャンセル期間から前記書込み期間に移行する際、前記キャンセルスイッチを非導通状態に切換えた後、前記リセットスイッチを非導通状態に切換える請求項２に記載のアクティブマトリクス型表示装置。
【請求項４】
複数の映像信号線と、前記各映像信号線に接続された複数の画素と、前記複数の画素及び複数の映像信号線に接続された駆動部と、を備え、前記各画素は、駆動トランジスタと、前記駆動トランジスタのドレインに接続された表示素子と、前記駆動トランジスタのドレイン及び表示素子間に接続された出力スイッチと、前記駆動トランジスタのゲート及びドレイン間に接続されたキャンセルスイッチと、前記映像信号線に接続され、映像信号電圧を出力させるかどうか切換える書込みスイッチと、前記駆動トランジスタのゲートに接続され、初期化電圧を出力させるかどうか切換える初期化スイッチと、リセット電圧を出力させるかどうか切換えるリセットスイッチと、前記駆動トランジスタのゲート並びに前記リセットスイッチ及び書込みスイッチ間に接続された第１容量部と、前記駆動トランジスタのゲート及びソース間に接続された第２容量部と、を有しているアクティブマトリクス型表示装置の駆動方法において、
初期化期間に、前記初期化スイッチ、リセットスイッチ及びキャンセルスイッチを導通状態にさせ、前記出力スチッチ及び書込みスイッチを非導通状態にさせ、前記初期化電圧を前記初期化スイッチを介して前記駆動トランジスタのゲートに印加し前記駆動トランジスタのゲート及びドレインを初期化電位に設定し、かつ、前記リセット電圧を前記リセットスイッチを介して前記第１容量部に印加し前記第１容量部に記憶させ、
前記初期化期間に続くキャンセル期間に、前記初期化スイッチを非導通状態に切換え、前記第１容量部に前記リセット電圧の印加を維持させ、前記駆動トランジスタのゲート及びソース間の電圧を前記閾値電圧に設定し、前記閾値電圧を前記第２容量部に記憶させ、
前記キャンセル期間に続く書込み期間に、前記キャンセルスイッチ及びリセットスイッチを非導通状態に切換え、前記書込みスイッチを導通状態に切換え、前記表示素子に表示させる画像の階調に対応させた映像信号電圧を前記書込みスイッチを介して前記第１容量部に印加し前記第１容量部に記憶させ、前記駆動トランジスタのゲート電位を変位させ、
前記書込み期間に続く表示期間に、前記書込みスイッチを非導通状態に切換え、前記出力スイッチを導通状態に切換え、前記駆動トランジスタから駆動信号を前記表示素子に出力させるアクティブマトリクス型表示装置の駆動方法。
【請求項５】
前記キャンセル期間から前記書込み期間に移行する際、前記キャンセルスイッチを非導通状態に切換えた後、前記リセットスイッチを非導通状態に切換える請求項４に記載のアクティブマトリクス型表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法に関する。
【背景技術】
【０００２】
近年、アクティブマトリクス型表示装置として、アクティブマトリクス型有機エレクトロルミネッセンス（ＥＬ）表示装置が開発されている。アクティブマトリクス型有機エレクトロルミネッセンス（ＥＬ）表示装置では、各画素で表示させる画像の階調を、映像信号の大きさで制御している。映像信号として電圧信号を利用するアクティブマトリクス型有機ＥＬ表示装置が開示されている（例えば、特許文献１参照）。
【０００３】
特許文献１に記載された表示装置の画素は、ｐチャネル電界効果トランジスタである駆動トランジスタと、有機ＥＬ素子と、第１及び第２キャパシタと、第１乃至第３スイッチングトランジスタとを含んでいる。駆動トランジスタと第１スイッチングトランジスタと有機ＥＬ素子とは、高電位電源線と低電位電源線との間で、この順に直列に接続されている。第１キャパシタは、高電位電源線と駆動トランジスタのゲートとの間に接続されている。第２スイッチングトランジスタは、駆動トランジスタのドレインとゲートとの間に接続されている。第２キャパシタの一方の電極は、駆動トランジスタのゲートに接続されている。第３スイッチングトランジスタは、映像信号線と第２キャパシタの他方の電極との間に接続されている。
【０００４】
駆動トランジスタのゲートには、映像信号に対応したゲート電圧が与えられる。これにより、駆動トランジスタからは、映像信号に対応した安定した電流が対応する有機ＥＬ素子に供給され、映像信号に応じた輝度で該有機ＥＬ素子が発光することになる。
【０００５】
駆動トランジスタに対するゲート電圧は、電圧信号方式或は電流信号方式により与えられる。発光素子の画素回路に関する技術として、サーノフ型画素回路と呼ばれる電圧信号（或は電圧書込み）方式を示した技術が開示されている（例えば、特許文献１及び特許文献２参照）。
【特許文献１】米国特許第６２２９５０６号明細書（第３図）
【特許文献２】特開２００６−１４６２５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記画素回路においては、スイッチトランジスタのオンオフ動作により、ゲート電圧が、例えば、１フレーム毎に設定される。このため、駆動トランジスタのゲート電位が変動し、有機ＥＬ素子へ供給される電流量までも変動してしまう恐れがある。このような悪影響が生じる一因として、画素回路を構成するスイッチトランジスタの“突き抜け電圧”が挙げられる。上記のゲート電圧の値が変動すると、駆動トランジスタの出力電流量が変動し、有機ＥＬ素子を映像信号に応じた輝度で動作させることができなくなってしまう。  
この発明は以上の点に鑑みなされたもので、その目的は、階調再現性に優れ、輝度ムラを抑制できるアクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、本発明の態様に係るアクティブマトリクス型表示装置は、
複数の映像信号線と、
前記各映像信号線に接続された複数の画素と、
前記複数の画素及び複数の映像信号線に接続された駆動部と、を備え、
前記各画素は、駆動トランジスタと、前記駆動トランジスタのドレインに接続された表示素子と、前記駆動トランジスタのドレイン及び表示素子間に接続された出力スイッチと、前記駆動トランジスタのゲート及びドレイン間に接続されたキャンセルスイッチと、前記映像信号線に接続され、映像信号電圧を出力させるかどうか切換える書込みスイッチと、前記駆動トランジスタのゲートに接続され、初期化電圧を出力させるかどうか切換える初期化スイッチと、リセット電圧を出力させるかどうか切換えるリセットスイッチと、前記駆動トランジスタのゲート並びに前記リセットスイッチ及び書込みスイッチ間に接続された第１容量部と、前記駆動トランジスタのゲート及びソース間に接続された第２容量部と、を有している。
【０００８】
また、本発明の他の態様に係るアクティブマトリクス型表示装置の駆動方法は、
複数の映像信号線と、前記各映像信号線に接続された複数の画素と、前記複数の画素及び複数の映像信号線に接続された駆動部と、を備え、前記各画素は、駆動トランジスタと、前記駆動トランジスタのドレインに接続された表示素子と、前記駆動トランジスタのドレイン及び表示素子間に接続された出力スイッチと、前記駆動トランジスタのゲート及びドレイン間に接続されたキャンセルスイッチと、前記映像信号線に接続され、映像信号電圧を出力させるかどうか切換える書込みスイッチと、前記駆動トランジスタのゲートに接続され、初期化電圧を出力させるかどうか切換える初期化スイッチと、リセット電圧を出力させるかどうか切換えるリセットスイッチと、前記駆動トランジスタのゲート並びに前記リセットスイッチ及び書込みスイッチ間に接続された第１容量部と、前記駆動トランジスタのゲート及びソース間に接続された第２容量部と、を有しているアクティブマトリクス型表示装置の駆動方法において、
初期化期間に、前記初期化スイッチ、リセットスイッチ及びキャンセルスイッチを導通状態にさせ、前記出力スチッチ及び書込みスイッチを非導通状態にさせ、前記初期化電圧を前記初期化スイッチを介して前記駆動トランジスタのゲートに印加し前記駆動トランジスタのゲート及びドレインを初期化電位に設定し、かつ、前記リセット電圧を前記リセットスイッチを介して前記第１容量部に印加し前記第１容量部に記憶させ、
前記初期化期間に続くキャンセル期間に、前記初期化スイッチを非導通状態に切換え、前記第１容量部に前記リセット電圧の印加を維持させ、前記駆動トランジスタのゲート及びソース間の電圧を前記閾値電圧に設定し、前記閾値電圧を前記第２容量部に記憶させ、
前記キャンセル期間に続く書込み期間に、前記キャンセルスイッチ及びリセットスイッチを非導通状態に切換え、前記書込みスイッチを導通状態に切換え、前記表示素子に表示させる画像の階調に対応させた映像信号電圧を前記書込みスイッチを介して前記第１容量部に印加し前記第１容量部に記憶させ、前記駆動トランジスタのゲート電位を変位させ、
前記書込み期間に続く表示期間に、前記書込みスイッチを非導通状態に切換え、前記出力スイッチを導通状態に切換え、前記駆動トランジスタから駆動信号を前記表示素子に出力させている。
【発明の効果】
【０００９】
この発明によれば、階調再現性に優れ、輝度ムラを抑制できるアクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法を提供することができる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照しながらこの発明に係るアクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法を有機ＥＬ表示装置および有機ＥＬ表示装置の駆動方法に適用した実施の形態について詳細に説明する。
【００１１】
図１は、本発明の一態様に係る表示装置を概略的に示す平面図である。図２は、図１の表示装置に採用可能な構造の一例を概略的に示す部分断面図である。図３は、図１の表示装置が含む画素の等価回路図である。なお、図２では、表示装置を、その表示面，すなわち前面又は光出射面，が下方を向き、背面が上方を向くように描いている。
【００１２】
この表示装置は、アクティブマトリクス型駆動方式を採用した下面発光型の有機ＥＬ表示装置である。この有機ＥＬ表示装置は、図１に示すように、表示パネルＤＰと、映像信号線ドライバＸＤＲと、走査信号線ドライバＹＤＲ１、ＹＤＲ２と、映像信号線ドライバＸＤＲ及び走査信号線ドライバＹＤＲ１、ＹＤＲ２を介して表示パネルＤＰを制御するコントローラ１２とを含んでいる。コントローラ１２、映像信号線ドライバＸＤＲ及び走査信号線ドライバＹＤＲ１、ＹＤＲ２は駆動部１０を形成している。この実施の形態において、表示パネルＤＰは有機ＥＬパネルである。
【００１３】
表示パネルＤＰは、図１及び図２に示すように、例えば、ガラス基板などの絶縁性の基板ＳＵＢを含んでいる。基板ＳＵＢ上には、図２に示すように、アンダーコート層ＵＣが形成されている。アンダーコート層ＵＣは、例えば、基板ＳＵＢ上にＳｉＮＸ層とＳｉＯＸ層とをこの順に積層してなる。
【００１４】
アンダーコート層ＵＣ上では、チャネル層ＳＣが配列している。各チャネル層ＳＣは、例えば、ｐ型領域とｎ型領域とを含んだポリシリコン層である。アンダーコート層ＵＣ上では、図示しない下部電極がさらに配列している。これら下部電極は、例えば、ｎ＋型ポリシリコン層である。
【００１５】
チャネル層ＳＣ及び下部電極は、ゲート絶縁膜ＧＩで被覆されている。ゲート絶縁膜ＧＩは、例えばＴＥＯＳ（tetraethyl orthosilicate）などを用いて形成することができる。
【００１６】
ゲート絶縁膜ＧＩ上には、図１及び図３に示す走査信号線ＳＬ１乃至ＳＬ７、電圧電源線ＳＬａ及び基準電圧電源線ＳＬｂが形成されている。ここでは、電圧電源線ＳＬａが高電位電源配線であり、基準電圧電源線ＳＬｂが低電位電源配線である。走査信号線ＳＬ１乃至ＳＬ７、電圧電源線ＳＬａ及び基準電圧電源線ＳＬｂは、図１に示すように、各々が後述する画素ＰＸの行方向（Ｘ方向）に延びており、画素ＰＸの列方向（Ｙ方向）に配列している。走査信号線ＳＬ１乃至ＳＬ７、電圧電源線ＳＬａ及び基準電圧電源線ＳＬｂは、例えばＭｏＷなどからなる。
【００１７】
ゲート絶縁膜ＧＩ上では、図示しない上部電極がさらに配列している。これら上部電極は、例えばＭｏＷなどからなる。上部電極は、走査信号線ＳＬ１乃至ＳＬ７、電圧電源線ＳＬａ及び基準電圧電源線ＳＬｂと同一の工程で形成することができる。
【００１８】
走査信号線ＳＬ１、ＳＬ２、ＳＬ４、ＳＬ５及びＳＬ６のそれぞれはチャネル層ＳＣと交差しており、これら交差部は薄膜トランジスタを構成している。また、上部電極はチャネル層ＳＣと交差しており、これら交差部も薄膜トランジスタを構成している。
【００１９】
具体的には、走査信号線ＳＬ１とチャネル層ＳＣとの交差部が形成している薄膜トランジスタは、図１乃至図３に示す出力スイッチＳＷａである。走査信号線ＳＬ２とチャネル層ＳＣとの交差部が形成している薄膜トランジスタは、図１及び図３に示す書込みスイッチＳＷｄである。走査信号線ＳＬ４とチャネル層ＳＣとの交差部が形成している薄膜トランジスタは、図１及び図３に示すリセットスイッチＳＷｂである。
【００２０】
走査信号線ＳＬ５とチャネル層ＳＣとの交差部が形成している薄膜トランジスタは、図１及び図３に示すキャンセルスイッチＳＷｃである。走査信号線ＳＬ６とチャネル層ＳＣとの交差部が形成している薄膜トランジスタは、図１及び図３に示す初期化スイッチＳＷｅである。上部電極とチャネル層ＳＣとの交差部が形成している薄膜トランジスタは、図１及び図３に示す駆動トランジスタＤＲである。
【００２１】
なお、この例では、駆動トランジスタＤＲ及びスイッチＳＷａ、ＳＷｂ、ＳＷｃ、ＳＷｄ、ＳＷｅは、トップゲート型のｐチャネル薄膜トランジスタである。また、図２において参照符号Ｇで示す部分は、走査信号線ＳＬ１に接続された、出力スイッチＳＷａのゲートである。
【００２２】
電圧電源線ＳＬａは、駆動トランジスタＤＲのソースと第２容量部Ｃｓの下部電極とに接続されている。基準電圧電源線ＳＬｂは、後述する有機ＥＬ素子ＯＬＥＤの対向電極ＣＥに接続されている。走査信号線ＳＬ３は、初期化スイッチＳＷｅのソースに接続されている。走査信号線ＳＬ７は、リセットスイッチＳＷｂのソースに接続されている。
【００２３】
上部電極は、下部電極と向き合っている。上部電極と、下部電極と、これらの間に介在しているゲート絶縁膜ＧＩとは、図１及び図３に示す第１容量部Ｃｋ及び第２容量部Ｃｓを構成している。ここでは、第１容量部Ｃｋ及び第２容量部Ｃｓはキャパシタである。
【００２４】
ゲート絶縁膜ＧＩ、走査信号線ＳＬ１乃至ＳＬ７、電圧電源線ＳＬａ、基準電圧電源線ＳＬｂ及び上部電極は、図２に示す層間絶縁膜ＩＩで被覆されている。層間絶縁膜ＩＩは、例えばプラズマＣＶＤ法などにより成膜されたＳｉＯＸなどからなる。
【００２５】
層間絶縁膜ＩＩ上には、図１及び図３に示す映像信号線ＶＬが形成されている。映像信号線ＶＬは、図１に示すように、各々がＹ方向に延びており、Ｘ方向に配列している。映像信号線ＶＬは、書込みスイッチＳＷｄのソースに接続されている。
【００２６】
層間絶縁膜ＩＩ上には、図２に示すソース電極ＳＥ及びドレイン電極ＤＥがさらに形成されている。ソース電極ＳＥ及びドレイン電極ＤＥは、層間絶縁膜ＩＩ及びゲート絶縁膜ＧＩに設けられたコンタクトホールを介してチャネル層ＳＣのソース領域及びドレイン領域にそれぞれ接続されている。ソース電極ＳＥ及びドレイン電極ＤＥは、画素ＰＸが含む素子間の接続に利用されている。
【００２７】
映像信号線ＶＬとソース電極ＳＥとドレイン電極ＤＥとは、例えば、Ｍｏ／Ａｌ／Ｍｏの三層構造を有している。これらは、同一工程で形成可能である。映像信号線ＶＬとソース電極ＳＥとドレイン電極ＤＥとは、図２に示すパッシベーション膜ＰＳで被覆されている。パッシベーション膜ＰＳは、例えばＳｉＮＸなどからなる。
【００２８】
パッシベーション膜ＰＳ上では、画素電極ＰＥが配列している。各画素電極ＰＥは、パッシベーション膜ＰＳに設けたコンタクトホールを介して、図２の出力スイッチＳＷａのドレイン電極ＤＥに接続されている。
【００２９】
画素電極ＰＥは、この例では光透過性の前面電極である。また、画素電極ＰＥは、この例では陽極である。画素電極ＰＥの材料としては、例えば、ＩＴＯ（Indium Tin Oxide）などの透明な導電材料を使用することができる。
【００３０】
パッシベーション膜ＰＳ上には、さらに、隔壁絶縁層ＰＩが形成されている。隔壁絶縁層ＰＩには、画素電極ＰＥに対応した位置に貫通孔が設けられているか、或いは、画素電極ＰＥが形成する列又は行に対応した位置にスリットが設けられている。ここでは、一例として、隔壁絶縁層ＰＩは、画素電極ＰＥに対応した位置に貫通孔を有している。隔壁絶縁層ＰＩは、例えば、有機絶縁層である。隔壁絶縁層ＰＩは、例えば、フォトリソグラフィ技術を用いて形成されている。
【００３１】
画素電極ＰＥ上には、活性層として、発光層を含んだ有機物層ＯＲＧが形成されている。発光層は、例えば、発光色が赤色、緑色、又は青色のルミネセンス性有機化合物を含んだ薄膜である。この有機物層ＯＲＧは、発光層に加え、正孔注入層、正孔輸送層、正孔ブロッキング層、電子輸送層、電子注入層などもさらに含むことができる。
【００３２】
隔壁絶縁層ＰＩ及び有機物層ＯＲＧは、対向電極ＣＥで被覆されている。この例では、対向電極ＣＥは、画素ＰＸ間で互いに接続された電極，すなわち共通電極，である。また、この例では、対向電極ＣＥは、陰極であり且つ光反射性の背面電極である。対向電極ＣＥは、例えば、パッシベーション膜ＰＳと隔壁絶縁層ＰＩとに設けられたコンタクトホールを介して、基準電圧電源線ＳＬｂに電気的に接続されている。各々の有機ＥＬ素子ＯＬＥＤは、画素電極ＰＥと、有機物層ＯＲＧと、対向電極ＣＥとを含んでいる。
【００３３】
各画素ＰＸは、図１に示すように、駆動トランジスタＤＲと、スイッチＳＷａ乃至ＳＷｅと、表示素子としての有機ＥＬ素子ＯＬＥＤと、第１容量部Ｃｋと、第２容量部Ｃｓとを含んでいる。上記の通り、この例では、駆動トランジスタＤＲ及びスイッチＳＷａ乃至ＳＷｅはｐチャネル薄膜トランジスタである。
【００３４】
駆動トランジスタＤＲと出力スイッチＳＷａと有機ＥＬ素子ＯＬＥＤとは、電圧電源線ＳＬａと基準電圧電源線ＳＬｂとの間で、この順に直列に接続されている。電圧電源線ＳＬａには電源電圧Ｖｄｄが印加され、基準電圧電源線ＳＬｂには電源電圧Ｖｓｓが印加されている。電源電圧Ｖｄｄ及び電源電圧Ｖｓｓは、それぞれ定電圧である。電圧電源線ＳＬａの電位及び基準電圧電源線ＳＬｂの電位を比べた場合、電圧電源線ＳＬａの電位は相対的にハイレベルであり、基準電圧電源線ＳＬｂの電位は相対的にローレベルである。このため、電圧電源線ＳＬａの節点ＮＤ１は高電位電源端子であり、基準電圧電源線ＳＬｂの節点ＮＤ２は低電位電源端子である。この実施の形態において、基準電圧電源線ＳＬｂの電位は接地電位である。
【００３５】
具体的には、駆動トランジスタＤＲのソースは節点ＮＤ１に接続されており、有機ＥＬ素子ＯＬＥＤの対向電極ＣＥは節点ＮＤ２に接続されている。出力スイッチＳＷａは、駆動トランジスタＤＲのドレインと有機ＥＬ素子ＯＬＥＤの画素電極ＰＥとの間に接続されており、そのゲートは走査信号線ＳＬ１に接続されている。出力スイッチＳＷａは、走査信号線ＳＬ１から供給される制御信号ＢＧに応答してオン（導通状態）、オフ（非導通状態）される。
【００３６】
キャンセルスイッチＳＷｃは、駆動トランジスタＤＲのゲートとドレインとの間に接続されている。キャンセルスイッチＳＷｃのゲートは、走査信号線ＳＬ５に接続されている。キャンセルスイッチＳＷｃは、走査信号線ＳＬ５から供給される制御信号ＣＧに応答してオン、オフされる。
【００３７】
書込みスイッチＳＷｄは、映像信号線ＶＬと第１容量部Ｃｋの下部電極との間に接続されている。書込みスイッチＳＷｄのゲートは、走査信号線ＳＬ２に接続されている。書込みスイッチＳＷｄは、走査信号線ＳＬ２から供給される制御信号ＳＧに応答してオン、オフされる。書込みスイッチＳＷｄは、映像信号線ＶＬを介して伝送される映像信号電圧Ｖｓｉｇを出力させるかどうか切換えるものである。
【００３８】
初期化スイッチＳＷｅは、走査信号線ＳＬ３と駆動トランジスタＤＲのゲートとの間に接続されている。初期化スイッチＳＷｅのゲートは、走査信号線ＳＬ６に接続されている。初期化スイッチＳＷｅは、走査信号線ＳＬ６から供給される制御信号ＩＧに応答してオン、オフされる。初期化スイッチＳＷｅは、走査信号線ＳＬ３を介して伝送される初期化電圧Ｖｉｎｉを出力させるかどうか切換えるものである。
【００３９】
リセットスイッチＳＷｂは、走査信号線ＳＬ７と第１容量部Ｃｋの下部電極との間に接続されている。リセットスイッチＳＷｂのゲートは、走査信号線ＳＬ４に接続されている。リセットスイッチＳＷｂは、走査信号線ＳＬ４から供給される制御信号ＲＧに応答してオン、オフされる。リセットスイッチＳＷｂは、走査信号線ＳＬ７を介して伝送されるリセット電圧Ｖｒｅｓｅｔを出力させるかどうか切換えるものである。
【００４０】
第１容量部Ｃｋは、駆動トランジスタＤＲのゲート並びにリセットスイッチＳＷｂのドレイン及び書込みスイッチＳＷｄのドレイン間に接続されている。より詳しくは、第１容量部Ｃｋの上部電極が駆動トランジスタＤＲのゲートに接続されている。第１容量部Ｃｋの下部電極がリセットスイッチＳＷｂのドレイン及び書込みスイッチＳＷｄのドレインに接続されている。第１容量部Ｃｋは、リセット電圧Ｖｒｅｓｅｔ及び映像信号電圧Ｖｓｉｇを保持（記憶）するものである。
【００４１】
第２容量部Ｃｓは、駆動トランジスタＤＲのゲート及びソース間に接続されている。より詳しくは、第２容量部Ｃｓの上部電極が駆動トランジスタＤＲのゲートに接続されている。第２容量部Ｃｓの下部電極が駆動トランジスタＤＲのソースに接続されている。第２容量部Ｃｓは、駆動トランジスタＤＲのゲート及びソース間の電位差を保持するものである。
【００４２】
映像信号線ドライバＸＤＲ及び走査信号線ドライバＹＤＲ１、ＹＤＲ２は、この例では、基板ＳＵＢ上にＣＯＧ（chip on glass）実装している。映像信号線ドライバＸＤＲ及び走査信号線ドライバＹＤＲ１、ＹＤＲ２は、ＣＯＧ実装する代わりに、ＴＣＰ（tape carrier package）実装してもよい。
【００４３】
一方、図１に示すコントローラ１２は表示パネルＤＰの外部に配置されたプリント回路基板上に形成され、映像信号線ドライバＸＤＲ及び走査信号線ドライバＹＤＲ１、ＹＤＲ２を制御する。コントローラ１２は外部から供給されるデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、及び水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生する。
【００４４】
そして、コントローラ１２は、これら垂直走査制御信号および水平走査制御信号をそれぞれ映像信号線ドライバＸＤＲ及び走査信号線ドライバＹＤＲ１、ＹＤＲ２に供給すると共に、水平及び垂直走査タイミングに同期してデジタル映像信号を映像信号線ドライバＸＤＲに供給する。
【００４５】
映像信号線ドライバＸＤＲには、映像信号線ＶＬが接続されている。映像信号線ドライバＸＤＲは、映像信号線ＶＬに映像信号として映像信号電圧Ｖｓｉｇを出力する。  
走査信号線ドライバＹＤＲ１には、制御信号線である走査信号線ＳＬ３及びＳＬ７が接続されている。この例では、走査信号線ドライバＹＤＲ１には、電圧電源線ＳＬａ及び基準電圧電源線ＳＬｂがさらに接続されている。走査信号線ドライバＹＤＲ１は、走査信号線ＳＬ３に初期化電圧Ｖｉｎｉを出力し、走査信号線ＳＬ７にリセット電圧Ｖｒｅｓｅｔを出力する。
【００４６】
走査信号線ドライバＹＤＲ２には、走査信号線ＳＬ１、ＳＬ２、ＳＬ４、ＳＬ５及びＳＬ６が接続されている。走査信号線ドライバＹＤＲ２は、走査信号線ＳＬ１に制御信号ＢＧを出力し、走査信号線ＳＬ２に制御信号ＳＧを出力し、走査信号線ＳＬ４に制御信号ＲＧを出力し、走査信号線ＳＬ５に制御信号ＣＧを出力し、走査信号線ＳＬ６に制御信号ＩＧを出力する。
【００４７】
次に、有機ＥＬ素子ＯＬＥＤに発光（画像を表示）させる場合の画素ＰＸの動作について説明する。  
上記のように構成された有機ＥＬ表示装置において、画素ＰＸの動作は、リセット動作、キャンセル動作（閾値キャンセル動作）、書込み動作及び表示動作としての発光動作に分けられる。これら一連の動作は、例えば、１垂直走査期間に行われる。  
ここで、図４は、制御信号ＩＧ、ＲＧ、ＣＧ、ＳＧ、ＢＧのオン、オフタイミングを示すタイミングチャートである。
【００４８】
まず、リセット動作について説明する。  
リセット動作は、リセット期間Ｔ１行われる。  
図５には、リセット期間Ｔ１における画素ＰＸを示している。
【００４９】
図１、図３、図４及び図５に示すように、リセット動作では、走査信号線ドライバＹＤＲ２から、書込みスイッチＳＷｄをオフ状態とするレベル（オフ電位）、ここでは、ハイレベルの制御信号ＳＧが出力されている状態で、出力スイッチＳＷａをオフ状態とするオフ電位の制御信号ＢＧが出力される。
【００５０】
同時に、走査信号線ドライバＹＤＲ２から、初期化スイッチＳＷｅ、リセットスイッチＳＷｂ及びキャンセルスイッチＳＷｃをオン状態とするレベル（オン電位）、ここではローレベルの制御信号ＩＧ、ＲＧ、ＣＧが出力される。
【００５１】
このため、出力スイッチＳＷａがオフ、初期化スイッチＳＷｅ、リセットスイッチＳＷｂ及びキャンセルスイッチＳＷｃがオンに切換えられる。これにより、初期化電圧Ｖｉｎｉが初期化スイッチＳＷｅを介して駆動トランジスタＤＲのゲートに印加され、駆動トランジスタＤＲのゲート及びドレインが初期化電位に設定されるとともに、リセット電圧ＶｒｅｓｅｔがリセットスイッチＳＷｂを介して第１容量部ＣｋのリセットスイッチＳＷｂ側の電極（下部電極）に印加され、第１容量部Ｃｋに記憶される。
【００５２】
次に、キャンセル動作について説明する。  
キャンセル動作は、リセット期間Ｔ１に続くキャンセル期間Ｔ２に行われる。  
図６には、キャンセル期間Ｔ２における画素ＰＸを示している。
【００５３】
図１、図３、図４及び図６に示すように、キャンセル動作では、走査信号線ドライバＹＤＲ２から、出力スイッチＳＷａ及び書込みスイッチＳＷｄにオフ電位の制御信号ＢＧ、ＳＧの出力が維持され、リセットスイッチＳＷｂ及びキャンセルスイッチＳＷｃにオン電位の制御信号ＲＧ、ＣＧの出力が維持され、初期化スイッチＳＷｅにオフ電位の制御信号ＩＧが出力される。
【００５４】
このため、初期化スイッチＳＷｅがオフに切換えられる。これにより、第１容量部Ｃｋにリセット電圧Ｖｒｅｓｅｔの印加が維持され、駆動トランジスタＤＲのゲート及びドレインの同電位の状態を保ったまま駆動トランジスタＤＲにキャンセル電流が流れ、駆動トランジスタＤＲのゲート及びソースの間の電圧は閾値電圧に徐々に近づいて行くことになる。
【００５５】
そして、駆動トランジスタＤＲのゲート及びソースの間の電圧が閾値電圧に到達すると、駆動トランジスタＤＲのゲート電位の変化が止まる。これにより、駆動トランジスタＤＲのゲート及びソース間の電圧が上記閾値電圧に設定され、第２容量部Ｃｓには上記閾値電圧が保持（記憶）される。
【００５６】
次に、書込み動作について説明する。  
書込み動作は、キャンセル期間Ｔ２に続く書込み期間Ｔ３に行われる。  
図９には、書込み期間Ｔ３における画素ＰＸを示している。
【００５７】
図１、図３、図４及び図９に示すように、書込み動作では、走査信号線ドライバＹＤＲ２から、出力スイッチＳＷａ及び初期化スイッチＳＷｅにオフ電位の制御信号ＢＧ、ＩＧの出力が維持され、リセットスイッチＳＷｂ及びキャンセルスイッチＳＷｃにオフ電位の制御信号ＲＧ、ＣＧが出力され、書込みスイッチＳＷｄにオン電位の制御信号ＳＧが出力される。
【００５８】
このため、リセットスイッチＳＷｂ及びキャンセルスイッチＳＷｃがオフ、書込みスイッチＳＷｄがオンに切換えられる。これにより、第１容量部Ｃｋの書込みスイッチＳＷｄ側の電極（下部電極）の電位は、映像信号線ドライバＸＤＲから、映像信号線ＶＬ及び書込みスイッチＳＷｄを介して供給される映像信号電圧Ｖｓｉｇにより、リセット電圧Ｖｒｅｓｅｔから映像信号電位（Ｖｓｉｇ）に変位される。
【００５９】
すなわち、有機ＥＬ素子ＯＬＥＤに表示させる画像の階調に対応させた映像信号電圧Ｖｓｉｇを書込みスイッチＳＷｄを介して第１容量部Ｃｋに印加し第１容量部Ｃｋに記憶させる。そして、第１容量部Ｃｋの下部電極の電位変化にともない、駆動トランジスタＤＲのゲート電位は変位する。言い換えると、駆動トランジスタＤＲのゲート電位は、所望の発光電流を流すことができる状態に設定される。
【００６０】
図４、図７及び図８に示すように、この実施の形態において、キャンセル期間Ｔ２から書込み期間Ｔ３に移行する際、キャンセルスイッチＳＷｃを非導通状態に切換えた後、リセットスイッチＳＷｂを非導通状態に切換えている。
【００６１】
より詳しくは、キャンセルスイッチＳＷｃ及びリセットスイッチＳＷｂをオフする際、キャンセルスイッチＳＷｃをリセットスイッチＳＷｂよりも１マイクロ秒以上先行させてオフさせている。このため、キャンセルスイッチＳＷｃをオフしたときに発生する突き抜け電圧による駆動トランジスタＤＲのゲート電位変動に与える悪影響を低減させることができる。
【００６２】
次に、発光動作について説明する。  
発光動作は、書込み期間Ｔ３に続く表示期間としての発光期間Ｔ４に行われる。  
図１０には、発光期間Ｔ４における画素ＰＸを示している。
【００６３】
図１、図３、図４及び図１０に示すように、発光動作では、走査信号線ドライバＹＤＲ２から、初期化スイッチＳＷｅ、リセットスイッチＳＷｂ及びキャンセルスイッチＳＷｃにオフ電位の制御信号ＩＧ、ＲＧ、ＣＧの出力が維持され、書込みスイッチＳＷｄにオフ電位の制御信号ＳＧが出力され、出力スイッチＳＷａにオン電位の制御信号ＢＧが出力される。
【００６４】
このため、書込みスイッチＳＷｄがオフ、出力スイッチＳＷａがオンに切換えられる。これにより、駆動トランジスタＤＲから駆動信号を有機ＥＬ素子ＯＬＥＤに出力させる。言い換えると、有機ＥＬ素子ＯＬＥＤに、画像の階調に応じた駆動電流が与えられる。
【００６５】
以上のように構成された有機ＥＬ表示装置および有機ＥＬ表示装置の駆動方法によれば、画素ＰＸは、駆動トランジスタＤＲと、有機ＥＬ素子ＯＬＥＤと、出力スイッチＳＷａと、キャンセルスイッチＳＷｃと、ＳＷｄ書込みスイッチと、第１容量部Ｃｋと、第２容量部Ｃｓとを有している。画素ＰＸは、初期化スイッチＳＷｅと、リセットスイッチＳＷｂとをさらに有している。
【００６６】
キャンセル期間Ｔ２に駆動トランジスタＤＲのゲート及びソース間の電圧を上記閾値電圧に設定できる、すなわち、電圧のばらつきを抑制できるため、有機ＥＬ素子ＯＬＥＤには映像信号電圧Ｖｓｉｇに見合う発光電流を流すことができる。
【００６７】
また、キャンセル期間Ｔ２から書込み期間Ｔ３に移行する際、キャンセルスイッチＳＷｃをオフに切換えた後、リセットスイッチＳＷｂをオフに切換えている。このため、キャンセルスイッチＳＷｃをオフしたときに発生する突き抜け電圧による駆動トランジスタＤＲのゲート電位変動に与える悪影響を低減させることができる。
【００６８】
上記したことから、階調再現性に優れ、輝度ムラを抑制できる有機ＥＬ表示装置および有機ＥＬ表示装置の駆動方法を得ることができる。
【００６９】
なお、この発明は上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化可能である。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。
【００７０】
また、上述した実施の形態と同様の閾値キャンセル機能を持ち、電圧信号方式画素ＰＸを有した有機ＥＬ表示装置および有機ＥＬ表示装置の駆動方法に本発明を適用しても、上述した実施の形態と同様の効果を得ることが期待できる。
【００７１】
駆動トランジスタＤＲ、及びスイッチＳＷａ乃至ＳＷｅは、ｐチャネル型のトランジスタに限らず、ｎチャネル型のトランジスタにより構成してもよい。  
この発明は、有機ＥＬ表示装置および有機ＥＬ表示装置の駆動方法に限定されるものではなく、アクティブマトリクス型表示装置及びアクティブマトリクス型表示装置の駆動方法であれば適用可能である。
【図面の簡単な説明】
【００７２】
【図１】本発明の実施の形態に係る有機ＥＬ表示装置を概略的に示す平面図。
【図２】上記有機ＥＬ表示装置の一部を示す拡大断面図であり、特に出力スイッチ及び有機ＥＬ素子を示す断面図。
【図３】上記有機ＥＬ表示装置における画素の等価回路を示す図。
【図４】上記有機ＥＬ表示装置の駆動方法における制御信号のオン、オフ（ｌｏｗ、ｈｉｇｈ）タイミングを示すタイミングチャート。
【図５】上記有機ＥＬ表示装置のリセット動作における画素の等価回路を示す図。
【図６】上記有機ＥＬ表示装置のキャンセル動作における画素の等価回路を示す図。
【図７】上記有機ＥＬ表示装置のキャンセル動作から書込み動作に移行する際に、リセットスイッチに先行してキャンセルスイッチをオフした状態の画素の等価回路を示す図。
【図８】上記有機ＥＬ表示装置のキャンセル動作から書込み動作に移行する際に、キャンセルスイッチに続きリセットスイッチをオフした状態の画素の等価回路を示す図。
【図９】上記有機ＥＬ表示装置の書込み動作における画素の等価回路を示す図。
【図１０】上記有機ＥＬ表示装置の発光動作における画素の等価回路を示す図。
【符号の説明】
【００７３】
ＤＰ…表示パネル、ＳＵＢ…基板、ＰＸ…画素、ＤＲ…駆動トランジスタ、ＳＷａ…出力スイッチ、ＳＷｄ…書込みスイッチ、ＳＷｂ…リセットスイッチ、ＳＷｃ…キャンセルスイッチ、ＳＷｅ…初期化スイッチ、Ｃｋ…第１容量部、Ｃｓ…第２容量部、ＯＬＥＤ…有機ＥＬ素子、ＰＥ…画素電極、ＯＲＧ…有機物層、ＣＥ…対向電極、ＶＬ…映像信号線、ＳＬ１〜ＳＬ７…走査信号線、ＳＬａ…電圧電源線、ＳＬｂ…基準電圧電源線、１０…駆動部、ＹＤＲ１，ＹＤＲ２…走査信号線ドライバ、ＸＤＲ…映像信号線ドライバ、１２…コントローラ、ＩＧ，ＲＧ，ＣＧ，ＳＧ，ＢＧ…制御信号、Ｖｓｉｇ…映像信号電圧、Ｖｉｎｉ…初期化電圧、Ｖｒｅｓｅｔ…リセット電圧、Ｔ１…リセット期間、Ｔ２…キャンセル期間、Ｔ３…書込み期間、Ｔ４…発光期間。
【図１】
2010091608.tif 000003
【図２】
2010091608.tif 000004
【図３】
2010091608.tif 000005
【図４】
2010091608.tif 000006
【図５】
2010091608.tif 000007
【図６】
2010091608.tif 000008
【図７】
2010091608.tif 000009
【図８】
2010091608.tif 000010
【図９】
2010091608.tif 000011
【図１０】
2010091608.tif 000012