(57)【要約】      （修正有）【課題】マイクロプロセッサバス信号を伝送する時に、電力消耗の増加を防止する方法を提供する。直列化されたバス信号の信号変動を減らすバス信号のエンコード／デコード方法を提供する。バス信号のエンコード／デコードをさらに容易にできる方法を提供する。【解決手段】マイクロプロセッサバス信号を伝送するために、並列信号を直列信号にエンコードする方法と直列信号を並列信号にデコードする方法を提供する。バス信号の直列化の前に該当バス信号をハードウェアー的にエンコードすることで、直列化される時に信号変動の回数が増加しないようにする。直列化されたバス信号の信号変動を減らすことができるので、データ通信の電力消費を低減させることができる。【選択図】図４
2010134913.tif 000002
【特許請求の範囲】
【請求項１】
バス信号を受信するステップと、
前記バス信号の第１番目のバイトシーケンスを除いた残りのバイトシーケンスをビット単位で（ｂｉｔｗｉｓｅ）ＸＯＲ演算するステップと、
前記ＸＯＲ演算されたバス信号の偶数番目のバイトシーケンスをビット単位で反転するステップと、
前記反転されたバス信号を直列化するステップと、
を含むバス信号のエンコード方法。
【請求項２】
前記ＸＯＲ演算ステップと前記反転ステップとの間に、前記バス信号の第１番目のバイトシーケンスをグレイエンコードするステップをさらに含む請求項１に記載のバス信号のエンコード方法。
【請求項３】
前記反転ステップと前記直列化ステップとの間に、前記バス信号の第１番目のバイトシーケンスをグレイエンコードするステップをさらに含む請求項１に記載のバス信号のエンコード方法。
【請求項４】
直列バス信号を逆直列化するステップと、
前記逆直列化された信号の偶数番目のバイトシーケンスをビット単位で反転するステップと、
前記反転された信号の第１番目のバイトシーケンスを除いた残りのバイトシーケンスをビット単位でＸＯＲ演算するステップと、
を含むバス信号のデコード方法。
【請求項５】
前記逆直列化ステップと前記反転ステップとの間に、前記信号の第１番目のバイトシーケンスをグレイデコードするステップをさらに含む請求項４に記載のバス信号のデコード方法。
【請求項６】
前記反転ステップと前記ＸＯＲステップとの間に、前記信号の第１番目のバイトシーケンスをグレイデコードするステップをさらに含む請求項４に記載のバス信号のデコード方法。
【請求項７】
バス信号をビット単位で(ｂｉｔｗｉｓｅ)演算するＸＯＲ演算器と、
前記ＸＯＲ演算器から出力されたバス信号をビット単位で反転するインバータと、
前記インバータから出力されたバス信号を直列化する直列化器と、を備え、
前記ＸＯＲ演算器は、バス信号の第１番目のバイトシーケンスを除いたバイトシーケンスをＸＯＲ演算し、
前記インバータは、バス信号の偶数番目のバイトシーケンスを反転するバス信号のエンコード装置。
【請求項８】
前記バス信号のエンコード装置は、グレイエンコード装置をさらに備え、
前記グレイエンコード装置は、前記ＸＯＲ演算器から出力されたバス信号の第１番目のバイトシーケンスをグレイエンコードして前記インバータに伝達する請求項７に記載のバス信号のエンコード装置。
【請求項９】
前記バス信号のエンコード装置は、グレイエンコード装置をさらに備え、
前記グレイエンコード装置は、前記インバータから出力されたバス信号の第１番目のバイトシーケンスをグレイエンコードして前記直列化器に伝達する請求項７に記載のバス信号のエンコード装置。
【請求項１０】
前記グレイエンコード装置は、第１番目のビットの演算結果は、第１番目のビット値をそのまま使用し、第２番目のビットからは、先行ビットの演算結果と現在ビットとをＸＯＲ演算して出力するＸＯＲチェーンで形成されている請求項８又は９に記載のバス信号のエンコード装置。
【請求項１１】
前記グレイエンコード装置は、ルックアップテーブルで形成されている請求項８又は９に記載のバス信号のエンコード装置。
【請求項１２】
直列バス信号を逆直列化する逆直列化器と、
前記逆直列化器から出力された信号をビット単位で反転するインバータと、
前記インバータから出力された信号をビット単位で演算するＸＯＲ演算器とを備え、
前記インバータは、信号の偶数番目のバイトシーケンスを反転し、
前記ＸＯＲ演算器は、信号の第１番目のバイトシーケンスを除いたバイトシーケンスをＸＯＲ演算するバス信号のデコード装置。
【請求項１３】
前記バス信号のデコード装置は、グレイデコード装置をさらに備え、
前記グレイデコード装置は、前記逆直列化器から出力された信号をグレイデコードして前記インバータに伝達する請求項１２に記載のバス信号のデコード装置。
【請求項１４】
前記バス信号のデコード装置は、グレイデコード装置をさらに備え、
前記グレイデコード装置は、前記インバータから出力された信号をグレイデコードして前記ＸＯＲ演算器に伝達する請求項１２に記載のバス信号のデコード装置。
【請求項１５】
前記グレイデコード装置は、第１番目のビットの演算結果は、第１番目のビット値をそのまま使用し、第２番目のビットからは、先行ビットの演算結果と現在ビットとをＸＯＲ演算して出力するＸＯＲチェーンで形成されている請求項１３又は１４に記載のバス信号のデコード装置。
【請求項１６】
前記グレイデコード装置は、ルックアップテーブルで形成されている請求項１３又は１４に記載のバス信号のデコード装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データを伝送するための信号のエンコード／デコード方法に関し、さらに具体的には、マイクロプロセッサバスの並列信号を直列信号にエンコードする方法及び直列信号を並列信号にデコードする方法に関する。
【背景技術】
【０００２】
殆どのバス（Ｂｕｓ）通信規約は、第１のバスサイクルに伝送／受信するデータのデスティネーションアドレス（ａｄｄｒｅｓｓ）情報を伝送し、その後のバスサイクルにデータを伝送／受信する通信方式を採用する。この通信方式は、レジスタパイプライン（ｐｉｐｅｌｉｎｅ）形式で進められる。
【０００３】
図１は、通常のマイクロプロセッサバスのデータ伝送過程を概略的に示したものである。
【０００４】
アドレスバスは、連続するアドレス情報を伝送する場合が殆どである。したがって、各サイクルのアドレス情報間には、相互関連が多く、図１に示すように、連続増加又は連続減少する場合が殆どである。図１におけるＡは、各アドレス情報間の共通する部分を示す。
【０００５】
このようにアドレスバスの信号は、変動回数が少ないが、このアドレスバス信号を伝送するために直列化すると、相互連関性がなくなってしまう。相互連関性がなくなったまま直列化されたバス信号は、信号変動（ｓｉｇｎａｌ  ｔｒａｎｓｉｔｉｏｎ）が大きく増加する。
【０００６】
これは、データバスの場合も同様である。図１のアドレスＡに対応するデータであるＤａｔａ０、アドレスＡ＋１に対応するデータであるＤａｔａ１等、データバスの場合もアドレスバス信号のように互いに連関性を有する場合が多い。
【０００７】
例えば、多量のデータ伝送が必要な映像、音声又は動画などのマルチメディアデータの場合、隣接したデータは、差が小さいか、又は差がない場合が殆どである。
【０００８】
しかしながら、これを直ちに直列化すれば、アドレスバス信号の場合と同様に、連関性がなくなり、信号変動が増加する。
【０００９】
マイクロプロセッサの外部の信号伝送システムの導線や信号伝送経路は、半導体内部の導線に比べて数千〜数万倍までキャパシタンス（Ｃ）が大きいため、信号変動１回当たりの電力消耗もまた数千〜数万倍まで増加できる。
【００１０】
そのため、バス信号を直列化して伝送する場合、信号変動数が急激に増加しないようにすることで電力消耗が増加するのを抑制するための方法が必要である。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】大韓民国特許公開  第２００５‐６４５６８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明は、マイクロプロセッサバス信号を伝送する時に、電力消耗の増加を防止する方法を提示することを目的とする。
【００１３】
本発明は、直列化されたバス信号の信号変動を減らすバス信号のエンコード／デコード方法を提示することを目的とする。
【００１４】
本発明は、バス信号のエンコード／デコードをさらに容易にできる方法を提示することを目的とする。
【課題を解決するための手段】
【００１５】
本発明は、バス信号を受信するステップと、バス信号の第１番目のバイトシーケンスを除いた残りのバイトシーケンスをビット単位で（ｂｉｔｗｉｓｅ）ＸＯＲ演算するステップと、ＸＯＲ演算されたバス信号の偶数番目のバイトシーケンスをビット単位で反転するステップと、反転されたバス信号を直列化するステップと、を含むバス信号のエンコード方法を提供する。
【００１６】
本発明によるバス信号のエンコード方法では、ＸＯＲ演算ステップと反転ステップとの間に、バス信号の第１番目のバイトシーケンスをグレイエンコードするステップをさらに含むこともできる。
【００１７】
また、本発明によるバス信号のエンコード方法では、反転ステップと直列化ステップとの間に、バス信号の第１番目のバイトシーケンスをグレイエンコードするステップをさらに含むこともできる。
【００１８】
本発明は、また、直列バス信号を逆直列化するステップと、逆直列化された信号の偶数番目のバイトシーケンスをビット単位で反転するステップと、反転された信号の第１番目のバイトシーケンスを除いた残りのバイトシーケンスをビット単位でＸＯＲ演算するステップと、を含むバス信号のデコード方法を提供する。
【００１９】
本発明によるバス信号のデコード方法では、逆直列化ステップと反転ステップとの間に、信号の第１番目のバイトシーケンスをグレイデコードするステップをさらに含むこともできる。
【００２０】
また、本発明によるバス信号のデコード方法では、反転ステップとＸＯＲステップとの間に、信号の第１番目のバイトシーケンスをグレイデコードするステップをさらに含むこともできる。
【００２１】
また、本発明は、バス信号をビット単位で演算するＸＯＲ演算器と、ＸＯＲ演算器から出力されたバス信号をビット単位で反転するインバータと、インバータから出力されたバス信号を直列化する直列化器と、を備え、ＸＯＲ演算器は、バス信号の第１番目のバイトシーケンスを除いたバイトシーケンスをＸＯＲ演算し、インバータは、バス信号の偶数番目のバイトシーケンスを反転するバス信号のエンコード装置を提供する。
【００２２】
本発明によるバス信号のエンコード装置はまた、グレイエンコード装置をさらに備え、グレイエンコード装置が、ＸＯＲ演算器から出力されたバス信号の第１番目のバイトシーケンスをグレイエンコードしてインバータに伝達するようにしても良い。
【００２３】
本発明によるバス信号のエンコード装置はまた、グレイエンコード装置をさらに備え、グレイエンコード装置が、インバータから出力されたバス信号の第１番目のバイトシーケンスをグレイエンコードして直列化器に伝達するようにしても良い。
【００２４】
また、本発明によるバス信号のエンコード装置においてグレイエンコード装置は、第１番目のビットの演算結果は、第１番目のビット値をそのまま使用し、第２番目のビットからは、先行ビットの演算結果と現在ビットとをＸＯＲ演算して出力するＸＯＲチェーンで形成されることもできる。
【００２５】
また、本発明によるバス信号のエンコード装置においてグレイエンコード装置は、ルックアップテーブルで形成されることもできる。
【００２６】
本発明は、また、直列バス信号を逆直列化する逆直列化器と、逆直列化器から出力された信号をビット単位で反転するインバータと、インバータから出力された信号をビット単位で演算するＸＯＲ演算器とを備え、インバータは、信号の偶数番目のバイトシーケンスを反転し、ＸＯＲ演算器は、信号の第１番目のバイトシーケンスを除いたバイトシーケンスをＸＯＲ演算するバス信号のデコード装置を提供する。
【００２７】
本発明によるバス信号のデコード装置は、グレイデコード装置をさらに備え、グレイデコード装置は、逆直列化器から出力された信号をグレイデコードしてインバータに伝達するようにしても良い。
【００２８】
また、本発明によるバス信号のデコード装置は、グレイデコード装置をさらに備え、グレイデコード装置は、インバータから出力された信号をグレイデコードしてＸＯＲ演算器に伝達するようにしても良い。
【００２９】
本発明によるバス信号のデコード装置において、グレイデコード装置は、第１番目のビットの演算結果は、第１番目のビット値をそのまま使用し、第２番目のビットからは、先行ビットの演算結果と現在ビットとをＸＯＲ演算して出力するＸＯＲチェーンで形成されることもできる。
【００３０】
また、本発明によるバス信号のデコード装置においてグレイデコード装置は、ルックアップテーブルで形成されることもできる。
【発明の効果】
【００３１】
本発明によれば、並列式バス信号を直列化した時に、バス信号の信号変動を減少させることによって、信号変動による電力消耗の増加を防止することができる。
【００３２】
本発明によれば、信号変動の少ないバス信号を送信／受信することによって、高速直列化されていくチップ間の通信において、通信電力の消耗を減らすことができる。
【図面の簡単な説明】
【００３３】
【図１】通常のマイクロプロセッサバスのデータ伝送過程を概略的に示した図である。
【図２】本発明によるバス信号のエンコード装置を概略的に示したブロック図である。
【図３】本発明によるバス信号のエンコード方法を概略的に示したフローチャートである。
【図４】本発明によるバス信号のデコード装置を概略的に示したブロック図である。
【図５】本発明によるバス信号のデコード方法を概略的に示したフローチャートである。
【図６】従来の方法によってバス信号を直列化したことを示した図である。
【図７】本発明の一実施の形態によってバス信号を直列化したものを示した図である。
【図８】本発明のまた他の実施の形態によってバス信号を直列化したものを示した図である。
【発明を実施するための形態】
【００３４】
本発明は、バス信号が直列化される前に、バス信号をエンコードすることにより直列化される時に信号変動の回数が増加しない信号に変換する。これにより、通信遅延することなくデータ通信の全般にかけて電力消耗（消費電力）を減らすことができる。
【００３５】
以下、本発明によるバス信号のエンコード／デコード方法を添付した図面と共に具体的に説明する。
【００３６】
（エンコード方法及びエンコード装置）
図２は、本発明によるバス信号のエンコード装置を概略的に示したブロック図である。
【００３７】
図２に示すように、バス信号のエンコード装置２００は、ＸＯＲ演算器２０１、インバータ２０３及び直列化器（ｓｅｒｉａｌｉｚｅｒ）２０６を備える。
【００３８】
ＸＯＲ演算器２０１は、バス信号を受信して、ＸＯＲ（Ｅｘｃｌｕｓｉｖｅ  ＯＲ）演算をビット単位で実行する。このとき、ＸＯＲ演算器２０１は、並列バス信号の第１番目のバイトシーケンスを除いた残りのバイトシーケンスをビット単位でＸＯＲ演算する。本発明におけるバイトシーケンス（ｂｙｔｅ  ｓｅｑｕｅｎｃｅ）は、並列バス信号で一緒に伝送されるか、又は伝送されたバイトアドレス又はデータのことを意味する。
【００３９】
ＸＯＲ演算器２０１で第１番目のバイトシーケンスを除き、ＸＯＲ演算処理された並列バス信号は、インバータ２０３でビット単位で反転（ｉｎｖｅｒｔｉｎｇ）される。このとき、インバータ２０３は、並列バス信号の偶数番目のバイトシーケンスをビット単位で反転する。
【００４０】
インバータ２０３から出力された並列バス信号は、直列化器２０６で直列化（ｓｅｒｉａｌｉｚａｔｉｏｎ）される。
【００４１】
バス信号のエンコード装置２００は、グレイエンコード装置（ｇｒａｙ  ｅｎｃｏｄｅｒ）２０５をさらに備えることができる。グレイエンコード装置２０５は、並列バス信号の第１番目のバイトシーケンスをグレイエンコードする。
【００４２】
グレイエンコード装置２０５は、エンコードするバイトにおいて第１番目のビットのエンコード結果で第1番目のビット値をそのまま使用し、第２番目のビットからのエンコード結果で先行ビットの演算結果と現在のビットをＸＯＲ演算して出力する。
【００４３】
本発明においてグレイエンコード装置２０５は、図２に示すように、インバータ２０３と直列化器２０６との間に位置しても良く、ＸＯＲ演算器２０１とインバータ２０３との間に位置しても良い。
【００４４】
また、本発明においてグレイエンコード装置２０５は、その結果を保存したルックアップテーブル（ＬＵＴ、Ｌｏｏｋ  Ｕｐ  Ｔａｂｌｅ）を利用して形成しても良い。
【００４５】
また、本発明においてグレイエンコード装置２０５は、バイトシーケンスの第１番目のビットの演算結果において第１番目のビット値をそのまま使用し、その次から先行ビットの演算した結果と現在ビットとをＸＯＲ演算して出力する、いわゆるＸＯＲチェーンによって具現されることもできる。
【００４６】
このような、ＬＵＴ又はＸＯＲチェーンにより、さらに簡便にエンコード装置を具現することができる。
【００４７】
図３は、本発明によるバス信号のエンコード方法を概略的に示したフローチャートである。
【００４８】
並列バス信号が受信されると（Ｓ３０１ステップ）、エンコード装置は、ＸＯＲ演算器により、バス信号の第１番目のバイトシーケンスを除いた残りのバイトシーケンスをビット単位でＸＯＲ演算する（Ｓ３０２ステップ）。
【００４９】
ＸＯＲ演算が行われた後に、偶数番目のバイトシーケンスをビット単位で反転する（Ｓ３０３ステップ）。
【００５０】
その後、反転されたバス信号を直列化して（Ｓ３０４ステップ）、バス信号をエンコードする。
【００５１】
直列化されたバス信号は、バス信号を受信する装置に伝送される（Ｓ３０５ステップ）。
【００５２】
本発明は、並列バス信号の第１番目のバイトシーケンスを除いた残りのバイトシーケンスに対してビット単位でＸＯＲ演算を行うステップ（Ｓ３０２ステップ）と並列バス信号の偶数番目のバイトシーケンスをビット単位で反転するステップ（Ｓ３０３ステップ）との間に、又は並列バス信号の偶数番目のバイトシーケンスをビット単位で反転するステップ（Ｓ３０３ステップ）と並列バス信号を直列化するステップ（Ｓ３０４ステップ）との間に、並列バス信号の第１番目のバイトシーケンスをグレイエンコードするステップ（Ｓ３０６ステップ）をさらに含むことができる。
【００５３】
グレイエンコードは、エンコードするバイトにおいて第１番目のビットのエンコード結果で第1番目のビット値をそのまま使用し、第２番目のビットからのエンコード結果で先行ビットの演算結果と現在のビットをＸＯＲ演算して出力するものである。
【００５４】
第１番目のバイトシーケンスをグレイエンコードすることで、エンコードから除外された第１番目のバイトシーケンスを含んで、直列化された全体バス信号の信号変動を減らすようになる。
【００５５】
（デコード方法及びデコード装置）
図４は、本発明によるバス信号のデコード装置を概略的に示したブロック図である。
【００５６】
図４に示すように、バス信号のデコード装置４００は、逆直列化器(ｄｅｓｅｒｉａｌｉｚｅｒ)４０１、インバータ４０３、及びＸＯＲ演算器４０５を備える。
【００５７】
受信された直列バス信号は、逆直列化器４０１で逆直列化(ｄｅｓｅｒｉａｌｉｚａｔｉｏｎ)されて、並列信号に切替わる。
【００５８】
逆直列化器４０１から出力された並列信号は、インバータ４０３でビット単位で反転される。このとき、インバータ４０３は、並列信号の偶数番目のバイトシーケンスをビット単位で反転する。
【００５９】
ＸＯＲ演算器４０５は、インバータ４０３から出力された信号を、ビット単位でＸＯＲ演算する。ＸＯＲ演算器４０５は、並列信号の第１番目のバイトシーケンスを除いた残りのバイトシーケンスをビット単位でＸＯＲ演算して、並列信号をバス信号に復元する。
【００６０】
本発明のバス信号のデコード装置４００は、エンコード装置でバス信号がグレイエンコードされた場合に、グレイデコード装置(ｇｒａｙ  ｄｅｃｏｄｅｒ)４０２をさらに備える。グレイデコード装置は、並列信号の第１番目のバイトシーケンスをグレイデコードする。
【００６１】
グレイデコード装置４０２は、デンコードするバイトにおいて第１番目のビットのデコード結果で第1番目のビット値をそのまま使用し、第２番目のビットからのデコード結果で先行ビットの演算結果と現在のビットをＸＯＲ演算して出力する。
【００６２】
本発明においてグレイデコード装置４０２は、図４に示すように、逆直列化器４０１とインバータ４０３との間に位置しても良く、インバータ４０３とＸＯＲ演算器４０５との間に位置しても良い。
【００６３】
また、本発明においてグレイデコード装置４０２は、ＸＯＲチェーン（ｃｈａｉｎ）やルックアップテーブルで形成されても良い。これにより、さらに簡便にデコード装置を具現することができる。
【００６４】
図５は、本発明によるバス信号のデコード方法を概略的に示したフローチャートである。
【００６５】
直列バス信号が受信されると（Ｓ５０１ステップ）、デコード装置は、逆直列化器を介して、直列バス信号を並列信号に変換する（Ｓ５０２ステップ）。
【００６６】
逆直列化された並列信号に対し、偶数番目のバイトシーケンスをビット単位で（ｂｉｔｗｉｓｅ）反転する（Ｓ５０３ステップ）。
【００６７】
トランザクション（ｔｒａｎｓａｃｔｉｏｎ）間にパイプライン形式で引き続き行われるバス通信の場合でも、バースト（ｂｕｒｓｔ）伝送又はパケット（ｐａｃｋｅｔ）単位で伝送するため、一定の長さ単位で伝送するようになる。したがって、受信回路は、連続するトランザクションの間でも個別トランザクションの節を把握することができるので、各トランザクションの第１番目のベース信号値、すなわち第１番目のバイトシーケンスを認識することができる。
【００６８】
したがって、受信したデータがベース信号値であるか否かを認知して、偶数番目のバイトシーケンスをビット単位で反転する。
【００６９】
反転された並列信号に対して、ＸＯＲ演算器により、第１番目のバイトシーケンスを除いた残りのバイトシーケンスをビット単位でＸＯＲ演算して（Ｓ５０４ステップ）、バス信号を復元する。
【００７０】
本発明のデコード方法は、受信した直列バス信号がグレイエンコードされた場合に、直列バス信号を逆直列化するステップ（Ｓ５０２ステップ）と並列信号の偶数番目のバイトシーケンスをビット単位で反転するステップ（Ｓ５０３ステップ）との間に、又は並列信号の偶数番目のバイトシーケンスをビット単位で反転するステップ（Ｓ５０３ステップ）と並列信号の第１番目のバイトシーケンスを除いた残りのバイトシーケンスに対してビット単位でＸＯＲ演算をするステップ（Ｓ５０４ステップ）との間に、並列信号の第１番目のバイトシーケンスをグレイデコードするステップ（Ｓ５０５ステップ）をさらに含むこともできる。
【００７１】
グレイデコード装置は、デンコードするバイトにおいて第１番目のビットのデコード結果で第1番目のビット値をそのまま使用し、第２番目のビットからのデコード結果で先行ビットの演算結果と現在のビットをＸＯＲ演算して出力するものである。
【００７２】
逆直列化ステップ（Ｓ５０２ステップ）の以後にグレイデコードを行う場合には、上述した通り、受信したデータがベース信号値であるか否かを認知して、グレイデコードすれば良い。
【００７３】
（比較例）
図６は、従来の直列化方法によってバス信号を直列化したものを示した図である。ｔ〜ｔ＋４は、引き続き伝送される５個のバイトアドレス又はデータを表すバイトシーケンスである。
【００７４】
Ｄ０〜Ｄ７は、各バイトのビットポジション（「Ｄ」以後の数字が各ビットの位置を表示している）を表示したものである。
【００７５】
ｔを先頭として５１ｈ、５２ｈ、５３ｈ、５４ｈ、５５ｈの１６進数の情報が２進数で表現されて、８ビットのバスを介して順次伝送されている。
【００７６】
図６に示すように、直列化を行わずにバス信号を伝送する場合には、信号変動の回数がＤ０で４回、Ｄ１で２回、Ｄ２で１回で総７回であるが、直列化した場合には、総３１回の信号変動があることが分かる。
【００７７】
図７は、本発明の一実施の形態によって、並列バス信号の第１番目のバイトシーケンスを除いた残りのバイトシーケンスをビット単位でＸＯＲ演算し、偶数番目のバイトシーケンスをビット単位で反転した後、直列化した結果を示したものである。
【００７８】
図７に示すように、第１番目のバイトシーケンスｔを除いた残りのバイトシーケンスｔ＋１、ｔ＋２、ｔ＋３、ｔ＋４をビット単位でＸＯＲ演算し、偶数番目のバイトシーケンスｔ＋１、ｔ＋３をビット単位で反転すると、信号変動の回数は、９回に大きく減少する。
【００７９】
図８は、本発明のまた他の実施の形態によって、並列バス信号の第１番目のバイトシーケンスに対してグレイエンコードをさらに実施した後、直列化した結果を示したものである。
【００８０】
図７の直列化過程から分かるように、バス信号のエンコードによりｔの信号変動は、図６の場合と同様に維持されている。
【００８１】
バス信号の伝送は、トランザクションの開始と終了に明確に区分されるため、直列化された信号値を受信する回路は、その伝送単位の第１番目のベース信号値（第１番目のバイトシーケンス）の時間帯（又は伝送位置）を把握することができる。したがって、ベース信号値、すなわち並列バス信号の第１番目のバイトシーケンスのみを別にエンコードしてもデコードが可能である。
【００８２】
言い換えれば、デコードが可能なので、第１番目のバイトシーケンスのみをグレイエンコードすることで、信号変動をさらに減少することができる。
【００８３】
グレイデコードは、デンコードするバイトにおいて第１番目のビットのデコード結果で第1番目のビット値をそのまま使用し、第２番目のビットからのデコード結果で先行ビットの演算結果と現在のビットをＸＯＲ演算して出力するものである。
【００８４】
第１番目のバイトシーケンスｔをグレイエンコードした結果、図８に示すように、第１番目のバイトシーケンスｔの信号変動の回数は３回に減少し、全体信号変動の回数も７回に減少する。
【００８５】
以上、図面を参照して本発明の具体的な実施の形態を説明したが、これは、本発明が属する技術分野における通常の知識を有する者が容易に理解できるようにするためのもので、発明の技術的範囲を制限するためのものではない。図面を参照とした以上のような説明は、本発明の技術的思想の範囲内で十分に変形又は修正され得る。
【００８６】
例えば、本実施の形態では、偶数番目のバイトシーケンスの反転後に第１番目のバイトシーケンスをグレイエンコードしたが、第１番目のバイトシーケンスは、反転演算を行わないので、偶数番目のバイトシーケンスを反転する前に、第１番目のバイトシーケンスをグレイエンコードしても良い。
【００８７】
また、本実施の形態では、連続して５個のバス信号が伝送される場合を説明したが、本発明は、これに限定されず、バス信号が増えるほど、従来の直列化に比べて信号変動の回数が大きく減少することが分かる。
【００８８】
また、グレイエンコードを行うか否かを判断して、グレイエンコードを行う必要がない信号である場合には、これを知らせる１ビットのガード信号や１伝送サイクルを追加することもできる。
【図１】
2010134913.tif 000003
【図２】
2010134913.tif 000004
【図３】
2010134913.tif 000005
【図４】
2010134913.tif 000006
【図５】
2010134913.tif 000007
【図６】
2010134913.tif 000008
【図７】
2010134913.tif 000009
【図８】
2010134913.tif 000010