(57)【要約】【課題】駆動電源電圧の異常を効果的に検知する。【解決手段】昇圧回路Ｌｖｓ，Ｑ３，Ｄ１は低電圧電源の出力を駆動電圧制御信号に応じて昇圧して高電圧の駆動電源を発生する。出力回路ＡＰ１，ＡＰ２は昇圧回路からの駆動電源を電源として、駆動波形信号に基づいて圧電素子を駆動する駆動信号を発生して出力する。駆動電源の電圧を抵抗Ｒ５，Ｒ６で分圧して得られた電圧は帰還信号としてコンパレータＣＰ３にフィードバックされ、この帰還信号の電圧が駆動電圧制御信号に対応した電圧になるようにコンパレータＣＰ３が動作する。そして、コンパレータＣＰ５が帰還信号の電圧が前記駆動電圧制御信号に比較して所定以上高い場合に異常と判定する。【選択図】図１１
2010130734.tif 000002
【特許請求の範囲】
【請求項１】
負荷を駆動する高電圧出力ドライバーであって、
低電圧電源の出力を駆動電圧制御信号に応じて昇圧して高電圧の駆動電源を発生する昇圧回路と、
前記昇圧回路からの駆動電源を電源として、駆動波形信号に基づいて負荷を駆動する駆動信号を発生して出力する出力回路と、
駆動電源の電圧を分圧して得られた電圧を帰還信号としてフィードバックし、この帰還信号の電圧が前記駆動電圧制御信号に対応した電圧になるように前記昇圧回路を制御するフィードバックループと、
前記帰還信号の電圧が前記駆動電圧制御信号に比較して所定以上高い場合に異常と判定する異常判定回路と、
を有することを特徴とする高電圧出力ドライバー。
【請求項２】
負荷を駆動する高電圧出力ドライバーであって、
低電圧電源の出力を駆動電圧制御信号に応じて昇圧して高電圧の駆動電源を発生する昇圧回路と、
前記昇圧回路からの駆動電源を電源として、駆動波形信号に基づいて負荷を駆動する駆動信号を発生して出力する出力回路と、
前記駆動信号の電圧を分圧して得られた電圧を帰還信号としてフィードバックし、この帰還信号の電圧が前記駆動波形信号の電圧に比較して所定以上高い場合に異常と判定する異常判定回路と、
を有することを特徴とする高電圧出力ドライバー。
【請求項３】
請求項１または２に記載の高電圧出力ドライバーにおいて、
前記異常判定回路は、さらに固定のしきい値電圧と前記帰還信号の電圧を比較し、前記帰還信号の電圧が前記しきい値電圧異常の場合にも異常と判定することを特徴とする高電圧出力ドライバー。
【請求項４】
請求項１〜３のいずれか１つに記載の高電圧出力ドライバーにおいて、
前記異常判定回路は、前記駆動信号の１周期内に一度でも異常を検出したことが複数周期連続で検出した場合に、異常と判定することを特徴とする高電圧出力ドライバー。
【請求項５】
請求項１〜４のいずれか１つに記載の高電圧出力ドライバーにおいて、
前記負荷は圧電素子であり、前記駆動信号は一対の相補的な信号であることを特徴とする高電圧出力ドライバー。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷へ駆動信号を出力する高電圧出力ドライバーおよびこれを用いた圧電ポンプに関する。
【背景技術】
【０００２】
従来、圧電素子を利用したダイヤフラムポンプが提案されている。このポンプは、圧電ポンプと呼ばれ、圧電素子への電圧印加の方向を順次変更することで、圧電素子を往復動作させてダイヤフラムを往復動作させて駆動される。
【０００３】
このような圧電ポンプでは、圧電素子に対する駆動信号を出力する駆動回路が必要であり、この駆動信号は、例えば一対の相補的なサイン波からなる。
【０００４】
【特許文献１】特開平６−１０９０６８号公報
【特許文献２】特開平８−２０５５６３号公報
【特許文献３】特開２０００−６０８４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ここで、圧電素子のような負荷に対する駆動信号は比較的高電圧であり、電源の立ち下がり時において逆相の駆動信号を急激に停止するとショックが大きい場合もある。
【課題を解決するための手段】
【０００６】
本発明に係る負荷を駆動する高電圧出力ドライバーは、低電圧電源の出力を駆動電圧制御信号に応じて昇圧して高電圧の駆動電源を発生する昇圧回路と、前記昇圧回路からの駆動電源を電源として、駆動波形信号に基づいて負荷を駆動する駆動信号を発生して出力する出力回路と、駆動電源の電圧を分圧して得られた電圧を帰還信号としてフィードバックし、この帰還信号の電圧が前記駆動電圧制御信号に対応した電圧になるように前記昇圧回路を制御するフィードバックループと、前記帰還信号の電圧が前記駆動電圧制御信号に比較して所定以上高い場合に異常と判定する異常判定回路と、を有することを特徴とする。
【０００７】
また、低電圧電源の出力を駆動電圧制御信号に応じて昇圧して高電圧の駆動電源を発生する昇圧回路と、前記昇圧回路からの駆動電源を電源として、駆動波形信号に基づいて負荷を駆動する駆動信号を発生して出力する出力回路と、前記駆動信号の電圧を分圧して得られた電圧を帰還信号としてフィードバックし、この帰還信号の電圧が前記駆動波形信号の電圧に比較して所定以上高い場合に異常と判定する異常判定回路と、を有することが好適である。
【０００８】
また、前記異常判定回路は、さらに固定のしきい値電圧と前記帰還信号の電圧を比較し、前記帰還信号の電圧が前記しきい値電圧異常の場合にも異常と判定することが好適である。
【０００９】
また、前記異常判定回路は、前記駆動信号の１周期内に一度でも異常を検出したことが複数周期連続で検出した場合に、異常と判定することが好適である。
また、前記負荷は圧電素子であり、前記駆動信号は一対の相補的な信号であることが好適である。
【発明の効果】
【００１０】
駆動電源電圧の異常を効果的に検知することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施形態について、図面に基づいて説明する。
【００１２】
「圧電ポンプの構成」
圧電素子を利用したダイヤフラムポンプ（圧電ポンプ）の構成について、図１を用いて説明する。ポンプケーシング１０内には、周囲がポンプケーシング１０内壁に固定され、中央側が上下動するダイヤフラム１２が配置され、このダイヤフラム１２の一方側にポンプ室１４が形成される。ポンプ室１４には、流入通路１６に接続される流入口１８と、流出通路２０に接続される流出口２２が設けられ、流入通路１６と流入口１８の間には流入側の逆止弁２４，流出通路２０と流出口２２の間には流出側の逆止弁２６が設けられている。
【００１３】
ここで、ダイヤフラム１２は、図２に示すように薄い金属板Ｍの表裏両面に、両面に電極を有する圧電素子ＰＺ１，ＰＺ２を貼り合わせた構造になっている。そして、圧電素子ＰＺ１の上側の電極と、圧電素子ＰＺ２の下側の電極の間に１つの位相の交流電圧（サイン波状の駆動信号）が印加され、圧電素子ＰＺ１，ＰＺ２に挟まれた真ん中の金属板Ｍに位相が反対の（１８０度異なる）交流電圧（位相が反対のサイン波状の駆動信号）が印加される。これによって、２つの圧電素子ＰＺ１，ＰＺ２とも印加電圧が大きいときに大きく反ることになり、図１，２に示すように、ダイヤフラム１２が周辺部を支点とし真ん中を最大振幅として上下に振動することになる。
【００１４】
流入側の逆止弁２４は、ポンプ室１４へ流入する方向の流体の流れを許可し、反対の流れを阻止する。一方、流出側の逆止弁２６は、ポンプ室１４から流出する方向の流体の流れを許可し、反対の流れを阻止する。従って、図１に示すように、ダイヤフラム１２の振動に伴うポンプ室１４の容積変化に伴い、流入通路１６の流体がポンプ室１４を介し流出通路２０に押し出される。
【００１５】
「駆動信号出力回路」
図３には、圧電素子ＰＺへの駆動信号を出力する駆動信号出力回路の構成が示されている。１つの駆動波形（サイン波状の交流波形）であるＲ側入力信号は、バッファアンプＢＦ１の正入力端に入力される。このバッファアンプＢＦ１は、その出力が負入力端に接続されており、Ｒ側入力信号がそのままの波形で出力される。バッファアンプＢＦ１の出力はコンパレータ（エラーアンプ）ＣＰ１の正入力端に入力される。このコンパレータＣＰ１の負入力端には、帰還信号が入力されており、両信号の誤差信号がコンパレータＣＰ１の出力に得られる。得られた誤差信号は、高電源電圧で駆動される出力アンプＡＰ１に供給され、この出力アンプＡＰ１の出力が出力端Ｔ１に供給される。出力端Ｔ１には、圧電素子ＰＺの一方側の電極が接続されているとともに、分圧抵抗Ｒ１，Ｒ２を介しグランドに接続されている。分圧抵抗Ｒ１，Ｒ２の中点は、端子Ｔ２を介し、コンパレータＣＰ１の負入力端に接続され、出力電圧が分圧された電圧がコンパレータＣＰ１に負帰還される。
【００１６】
従って、コンパレータＣＰ１は、その出力が、帰還信号である分圧抵抗Ｒ１，Ｒ２の中点電圧がＲ側入力信号に一致するように動作し、従って出力端Ｔ１からの駆動信号ＲＯＵＴがＲ側入力信号に応じたものになる。
【００１７】
また、Ｆ側入力信号は、Ｒ側入力信号と位相が１８０度異なる信号（相補的な信号）であり、Ｆ側入力信号は、バッファアンプＢＦ２、コンパレータＣＰ２、出力アンプＡＰ２を介し、Ｆ側入力信号に対応した高電圧の駆動信号となり、出力端Ｔ３に供給される。出力端Ｔ３は、圧電素子ＰＺの他方側の電極が接続されているとともに、分圧抵抗Ｒ３，Ｒ４を介しグランドに接続されており、分圧抵抗Ｒ３，Ｒ４の中点電圧がコンパレータＣＰ２に負帰還されている。従って、出力端Ｔ３からの出力である駆動信号ＦＯＵＴが出力端Ｔ１からの駆動信号ＲＯＵＴと反対の極性の信号となり、圧電素子ＰＺの両面の電極に位相が１８０度異なる一対の駆動信号ＲＯＵＴ，ＦＯＵＴが印加されることになる。この圧電素子ＰＺが上述の圧電ポンプのダイヤフラム１２を構成しており、ダイヤフラム１２が往復移動することになる。なお、上述の圧電ポンプは、２つの圧電素子ＰＺ１，ＰＺ２を有しているが、圧電素子ＰＺがそのうちの１つに該当していても良いし、ダイヤフラム１２を１つの圧電素子ＰＺで構成してもよい。
【００１８】
次に、駆動電源制御信号は、コンパレータＣＰ３の正入力端に入力される。コンパレータＣＰ３の負入力端には帰還信号が入力されている。コンパレータＣＰ３の出力は、コンパレータＣＰ４の負入力端に入力される。このコンパレータＣＰ４の正入力端には、予め設定された三角波が供給されている。従って、このコンパレータＣＰ４の出力には、コンパレータＣＰ３の出力の電圧に応じたデューティー比のＰＷＭ信号が得られる。すなわち、駆動電源制御信号がフィードバック信号に比べて高ければ、コンパレータＣＰ３の出力電圧が高くなり、デューティー比（Ｈレベルの期間）が少ないＰＷＭ信号がコンパレータＣＰ４から出力される。なお、駆動電源制御信号は、後述するように、圧電素子ＰＺの駆動を制御するための制御電源電圧ＶＣＣに基づいて発生される。
【００１９】
コンパレータＣＰ４の出力は、ｐチャネルトランジスタＱ１と、ｎチャネルトランジスタＱ２のゲートに供給される。このトランジスタＱ１は、ソースが端子Ｔ５に接続され、ドレインがトランジスタＱ２のドレインに接続されており、トランジスタＱ２のソースはグランドに接続されている。そして、トランジスタＱ１，Ｑ２のドレイン同士の接続点は、端子Ｔ６に接続されている。
【００２０】
端子Ｔ５には、外付けのコイルＬｖｓを介し、外付けのダイオードＤ１のアノードに接続され、このダイオードＤ１のカソードは外付けコンデンサＣ１を介しグランドに接続されている。また、端子Ｔ６には、ｎチャネルトランジスタＱ３のゲートが接続され、このトランジスタＱ３のドレインがコイルＬｖｓとダイオードＤ１の接続点に接続され、ソースがグランドに接続されている。
【００２１】
従って、コンパレータＣＰ４からの出力であるＰＷＭ信号がＨレベルであると、トランジスタＱ２がオンし端子Ｔ６がＬレベルとなりトランジスタＱ３はオフ、ＰＷＭ信号がＬレベルであると、トランジスタＱ２がオフし端子Ｔ６がＨレベルとなりトランジスタＱ３はオンする。このトランジスタＱ３がオンすることで、コイルＬｖｓにエネルギーが蓄積され、トランジスタＱ３がオフすることで、コイルＬｖｓに蓄積されたエネルギーに応じてコンデンサＣ１に充電される。従って、コンパレータＣＰ４からの出力におけるＬレベルの期間が長いほど、コンデンサＣ１への充電量が大きくなり、コンデンサＣ１からの出力である駆動電源電圧が高くなる。なお、ダイオードＤ１に並列してトランジスタを設けると、そのスイッチングにより駆動電源電圧を下げることが容易になる。
【００２２】
コンデンサＣ１の上側（ダイオードＤ１のカソードに接続される電極）は、端子Ｔ７に接続され、この端子Ｔ７が出力アンプＡＰ１，ＡＰ２へ駆動電源電圧として供給される。また、コンデンサＣ１の上側は、外付けの分圧抵抗Ｒ５，Ｒ６を介しグランドに接続されている。分圧抵抗Ｒ５，Ｒ６の中点は、外付けの抵抗Ｒ７、コンデンサＣ２を介し、端子Ｔ８に接続されている。そして、端子Ｔ８は、コンパレータＣＰ４の負入力端に接続されている。抵抗Ｒ７、コンデンサＣ２は、ハイパスフィルタを構成しており、これによって駆動電源電圧出力の高周波成分が除去される。さらに、分圧抵抗Ｒ５，Ｒ６の中点は端子Ｔ９に接続されており、この端子Ｔ９がコンパレータＣＰ３の負入力端に接続されている。従って、駆動電源電圧を分圧抵抗Ｒ５，Ｒ６で分圧した電圧が駆動電源制御信号と比較されるフィードバック信号（帰還信号）となり、帰還信号の電圧が駆動電源制御信号の電圧に一致するように、駆動電源電圧が制御される。
【００２３】
このようにして、駆動電源制御信号によって、駆動電源電圧を任意に制御することが可能になる。これによって、端子Ｔ１、Ｔ３からの出力である、駆動信号ＲＯＵＴ，ＦＯＵＴの振幅が制御される。なお、後述するように、駆動電源制御信号は、電源電圧ＶＣＣとして本ドライバーに外部から供給される。
【００２４】
図４には、駆動信号ＲＯＵＴ，ＦＯＵＴの状態が示してある。駆動電源電圧出力を下げることによって、ＲＯＵＴ，ＦＯＵＴの振幅が小さくなる。これによって、圧電素子ＰＺの動きが制御され、圧電ポンプのダイヤフラムの振幅が制御されてポンプの吐出量を制御することができる。
【００２５】
「出力アンプＡＰの構成」
図５、図６には、出力アンプＡＰの構成例が示されている。ＩＣＯＭからは定電流が供給され、これがｎチャネルトランジスタＱ１１のドレインおよびゲートに供給される。トランジスタＱ１１のソースはグランド（ＰＧＮＤ）に接続されている。トランジスタＱ１１のゲートには、ソースがグランド（ＰＧＮＤ）に接続されたｎチャネルトランジスタＱ１２，Ｑ１３，Ｑ１４のゲートが共通接続されている。従って、トランジスタＱ１１に対し、トランジスタＱ１２，Ｑ１３，Ｑ１４がカレントミラーを構成し、これらトランジスタＱ１１〜Ｑ１４に同一の定電流が流れる。
【００２６】
トランジスタＱ１２のドレインには、ｐチャネルトランジスタＱ１５のドレインが接続されており、このトランジスタＱ１５のソースは駆動電源ＶＳに接続されている。トランジスタＱ１５はドレイン・ゲートが短絡されており、このゲートには、ソースがＶＳに接続されたｐチャネルトランジスタＱ１６，Ｑ１７のゲートが接続されている。従って、これらトランジスタＱ１６，Ｑ１７にも、トランジスタＱ１１に流れるのと同じ定電流が流れる。
【００２７】
トランジスタＱ１３のドレインは、２つのドレイン・ゲート間が短絡されたｐチャネルトランジスタＱ１８，Ｑ１９を介し、駆動電源ＶＳに接続されており、トランジスタＱ１３とトランジスタＱ１８のドレインがｐチャネルトランジスタＱ２０のゲートに接続されている。また、トランジスタＱ１７のドレインは、２つのドレイン・ゲート間が短絡されたｎチャネルトランジスタＱ２１，Ｑ２２を介し、外部のグランドに接続されている端子ＲＦに接続されている。トランジスタＱ１７とトランジスタＱ２１の接続点は、ｎチャネルトランジスタＱ２３のゲートに接続されている。
【００２８】
そして、トランジスタＱ２０のソースと、トランジスタＱ２３のドレインは、トランジスタＱ１６のドレインに共通接続されるとともに、ｐチャネルトランジスタＱ２４のゲートに接続されている。また、トランジスタＱ２０のドレインと、トランジスタＱ２３のソースは、トランジスタＱ１４のドレインに共通接続されるとともに、ｎチャネルトランジスタＱ２５のゲートに接続されている。また、トランジスタＱ２０のドレイン、トランジスタＱ２３のソース、トランジスタＱ１４のドレイン、ｎチャネルトランジスタＱ２５のゲートには、ＩＣＴＬＦ端からドライブ電流Ｉｄｒが供給される。すなわち、このＩＣＴＬＦ端がコンパレータＣＰ１（またはコンパレータＣＰ２）の出力に接続されている。
【００２９】
また、トランジスタＱ２４のソースは駆動電源ＶＳに接続され、ドレインはトランジスタＱ２５のドレインに接続されるとともに出力端子ＯＵＴ（Ｔ１またはＴ２）に接続されており、トランジスタＱ２５のソースは端子ＲＦに接続されている。
【００３０】
このような回路において、トランジスタＱ２０とトランジスタＱ２３には、トランジスタＱ１６に流れる定電流を分割した電流が流れる。また、トランジスタＱ１９，Ｑ１８には、トランジスタＱ１３に流れる定電流が流れ、トランジスタＱ２１，Ｑ２２には、トランジスタＱ１７に流れる電流が流れる。従って、通常は、トランジスタＱ２０，Ｑ２３に流れる電流は等しい。
【００３１】
ドライブ電流ＩｄｒがトランジスタＱ２５のゲートに向けて流れる電流Ｉｄｒ＋であるとこれによって、図５に示すように、トランジスタＱ２５がオンし、出力端ＯＵＴから電流を引き抜く方向の電流が流れ、出力端ＯＵＴはＬレベル側に動く。このとき、トランジスタＱ２０およびトランジスタＱ２３に流れる電流の和はトランジスタＱ１４に流れる定電流に等しいため、トランジスタＱ２４はオフしている。
【００３２】
一方、ドライブ電流ＩｄｒがトランジスタＱ２５のゲートから引き抜く方向に流れる電流Ｉｄｒ−であると、これによって、図６に示すように、トランジスタＱ２３のドレイン電流が大きくなり、トランジスタＱ２４がオンし、出力端ＯＵＴから電流を吐き出す方向の電流が流れ、出力端ＯＵＴはＨレベル側に動く。
【００３３】
このようにして、ＩＣＴＬＦに流れる電流に応じて、出力トランジスタＱ２４，Ｑ２５が制御されて、出力端ＯＵＴからの出力が制御される。この出力アンプＡＰは、駆動電源ＶＳからの電力によって出力を得る高耐圧出力部として機能する。従って、図３における出力アンプＡＰ１，ＡＰ２として、図５，６に示されるアンプをそれぞれ用意し、コンパレータＣＰ１，ＣＰ２の出力をそれぞれのアンプのＩＣＴＬＦに入力することによって、出力端ＯＵＴにおいて、駆動信号ＲＯＵＴ，ＦＯＵＴをそれぞれ得ることができる。
【００３４】
なお、信号系の電源電圧は、例えば、５Ｖ程度であり、駆動電源ＶＳは例えば２００Ｖ程度である。
【００３５】
「ＶＣＣ連動ＤＡＣの構成」
従来の装置において、ファン駆動制御用にファンの駆動を制御する制御電源電圧である電源電圧ＶＣＣを出力できる回路がすでに用意されている場合がある。この場合には、この電源電圧ＶＣＣに応じて、圧電素子ＰＺを制御する信号を発生することが好適である。
【００３６】
図７には、このような場合に好適な構成が示されている。外部から入力されてくる電圧がポンプの駆動要求に従って適宜変更される電源ＶＣＣが入力される端子Ｔ１１は、抵抗Ｒ１１，Ｒ１２の直列接続からなる分圧抵抗を介しグランドに接続されている。分圧抵抗Ｒ１１とＲ１２の中点は、出力が負入力端に短絡されたバッファアンプＢＦ１１の正入力端に入力され、この出力がＤ／Ａコンバータ３０の電源ＶＤＡＣとなっている。
【００３７】
なお、この例では、リファレンスＶ１が正入力端に入力され、負入力端に分圧抵抗Ｒ１１とＲ１２の中点が接続されるとともに、分圧抵抗Ｒ１１とＲ１２の中点がダイオードＤ１１を介し出力に接続されるコンパレータＣＰ１１と、リファレンスＶ２が正入力端に入力され、負入力端に分圧抵抗Ｒ１１とＲ１２の中点が接続されるとともに、出力がダイオードＤ１２を介し分圧抵抗Ｒ１１とＲ１２の中点に接続されるコンパレータＣＰ１２と、が設けられている。ダイオードＤ１１は、分圧抵抗Ｒ１１とＲ１２の中点からコンパレータＣＰ１１の出力に向けて流れる電流のみを流し、ダイオードＤ１２は、コンパレータＣＰ１１の出力から分圧抵抗Ｒ１１とＲ１２の中点に向けて流れる電流のみを流す。従って、分圧抵抗Ｒ１１とＲ１２の中点電圧は、リファレンス電圧Ｖ１，Ｖ２でクリップされることになる。従って、電源ＶＤＡＣは、電源電圧ＶＣＣの変化に伴い、図８に示すように変化することになる。すなわち、電源ＶＤＡＣは、電源電圧ＶＣＣが０〜Ｖ２（Ｒ１１＋Ｒ１２）／Ｒ１２の間はＶ２、Ｖ２（Ｒ１１＋Ｒ１２）／Ｒ１２〜Ｖ１（Ｒ１１＋Ｒ１２）／Ｒ１２の間はＶ２→Ｖ１に直線的に変化し、Ｖ１（Ｒ１１＋Ｒ１２）／Ｒ１２以上ではＶ１に固定される。
【００３８】
図９には、Ｄ／Ａコンバータ３０の構成が示されている。電源ＶＤＡＣとグランドの間には、入力デジタル信号のビット数に応じた抵抗が直列接続されている。そして、各抵抗間の接続点には２つのスイッチがそれぞれ対応して設けられており、一方側のＲ側スイッチ群ＳＷｒの抵抗側でない端部が共通接続してＲ側信号の出力、他側のＦ側スイッチ群ＳＷｆの抵抗側でない端部が共通接続してＦ側信号の出力になっている。
【００３９】
また、Ｒ側、Ｆ側スイッチ群を制御するためにカウンタ回路３２が設けられている。このカウンタ３２は、所定のクロックをアップカウント、ダウンカウントを繰り返す。例えば、５１２段階のカウント値を０→５１１→０→５１１というように順次繰り返し出力する。そして、これらカウンタの出力がＲ側スイッチ群ＳＷｒとＦ側スイッチ群ＳＷｆとで、ちょうど反対の出力が出るように対応付けられている。すなわち、カウンタ３２の出力が０のときにＲ側スイッチ群ＳＷｒの出力が０であれば、Ｆ側スイッチ群ＳＷｆの出力が５１１となるように設定されている。
【００４０】
従って、Ｒ側信号、Ｆ側信号が図示のように、１クロックに対し順次変化する相補的なサインカーブになる。そして、電源ＶＤＡＣが変化することで、Ｒ側信号、Ｆ側信号の振幅が連動して変化する。従って、電源ＶＣＣに応じて振幅が変化するＲ側信号、Ｆ側信号がＤ／Ａコンバータ３０の出力に得られる。また、Ｄ／Ａコンバータ３０の最大出力が駆動電源制御信号として出力される。
【００４１】
このような図９の出力信号が図３のバッファアンプＢＦ１，ＢＦ２、コンパレータＣＰ３に入力される。そして、分圧抵抗Ｒ１，Ｒ２、Ｒ３，Ｒ４、Ｒ５，Ｒ６の比を適切に設定することで、入力されてくるＶＣＣに応じて、圧電ポンプの吐出量を目標値に制御することが可能になる。
【００４２】
なお、図９では、Ｄ／Ａコンバータ３０からＲ側信号、Ｆ側信号をそのまま出力することにした。しかし、Ｒ側信号、Ｆ側信号は上下対称である。従って、半分（１８０度分）の出力のみをＤ／Ａコンバータ３０から出力し、他の半分については、出力を反転することもできる。これによって、Ｄ／Ａコンバータ３０における抵抗列を半分の規模にすることが可能になる。
【００４３】
「駆動電源電圧の異常検出」
本実施形態においては、図３に示すように昇圧回路によって、昇圧した高電圧の駆動電源電圧を用い、出力アンプＡＰ１，ＡＰ２を駆動している。この駆動電源電圧が高くなりすぎると出力用のトランジスタの耐圧を超えてしまう可能性もある。
【００４４】
例えば、図１０に示すように、駆動電源電圧がパルス的に高くなった場合、これを検知して、保護動作を行うことが好適である。
【００４５】
図１１には、過電圧検出の構成を追加した回路構成が示してある。この回路では、３つのコンパレータＣＰ５，ＣＰ６，ＣＰ７が追加して設けられている。端子Ｔ９からコンパレータＣＰ３への帰還ラインが、コンパレータＣＰ５の正入力端にも入力されている。このコンパレータＣＰ５の負入力端にはコンパレータＣＰ３の正入力端に入力される駆動電源制御信号がオフセット電源ＯＢ１を介し入力されている。従って、このコンパレータＣＰ３は、駆動電源電圧が駆動電源制御信号よりオフセット電源ＯＢ１の電圧を超える場合にＨレベルを出力する。駆動電源制御信号は、電源電圧ＶＣＣに基づいて発生される信号であり、本回路は、端子Ｔ９からの帰還信号が、駆動電源制御信号に一致するように動作しており、通常の場合、コンパレータＣＰ５の出力がＨレベルになることはない。従って、ノイズの混入など異常発生時に、コンパレータＣＰ５の出力がＨレベルとなることで、駆動電源電圧の異常を検出することができる。特に、駆動電源制御信号は、圧電素子の駆動目標値に応じて変更される。コンパレータＣＰ５では、電圧値が変更される駆動電源制御信号の電圧値を基準として、異常判定を行っているため、適切な異常検出が可能となる。
【００４６】
さらに、コンパレータＣＰ５は、正入力端が２つ有り、もう１つの正入力端には、リミット電源ＬＢ１の出力が入力されている。このリミット電源ＬＢ１の電圧は、使用されている素子（例えば、出力トランジスタ）の耐圧に基づいて決定されている固定値である。すなわち、端子Ｔ９からの帰還信号は、駆動電源電圧を抵抗Ｒ５、Ｒ６で分圧して得た電圧であり、リミット電源ＬＢ１の電圧は、耐圧に応じて決定された最大電圧を抵抗Ｒ５、Ｒ６で分圧して得られる電圧とすればよい。
【００４７】
このように、リミット電源ＬＢ１により、固定の電圧との比較も合わせて行うことで、駆動電源電圧が絶対値として、リミット値を超えたことを検出することができる。このように、２つのしきい値を利用することで、効果的な異常検出が行える。
【００４８】
さらに、本実施形態では、端子Ｔ２からコンパレータＣＰ１への帰還ラインが、コンパレータＣＰ６の正入力端にも入力されている。コンパレータＣＰ６の負入力端にはコンパレータＣＰ１の正入力端に入力されるＲ側入力信号がオフセット電源ＯＢ２を介し入力されている。従って、このコンパレータＣＰ６は、出力信号ＲＯＵＴを抵抗Ｒ１，Ｒ２で分圧した電圧がＲ側入力信号よりオフセット電源ＯＢ２の電圧以上高い場合にＨレベルを出力する。Ｒ側入力信号は、電源電圧ＶＣＣに基づいて発生される信号であり、本回路は、端子Ｔ２からの帰還信号が、Ｒ側入力信号に一致するように動作しており、通常の場合、コンパレータＣＰ６の出力がＨレベルになることはない。従って、ノイズの混入や、圧電素子による電圧発生など異常発生時に、コンパレータＣＰ６の出力がＨレベルとなることで、駆動電源電圧の異常を検出することができる。特に、Ｒ側入力信号は、圧電素子の駆動信号の目標値である。コンパレータＣＰ６では、駆動信号についてその目標値電圧値を基準として、異常判定を行っているため、適切な異常検出が可能となる。また、コンパレータＣＰ６にもリミット電源ＬＢ２の負入力端が設けられており、ＲＯＵＴの帰還信号の電圧がリミット電源ＬＢ２の電圧を超えた場合にもＨレベルの出力が得られる。
【００４９】
さらに、本実施形態においては、コンパレータＣＰ７を有しており、出力信号ＦＯＵＴについての異常検出をコンパレータＣＰ６によるＲＯＵＴについての検出と同様にして行う。なお、この場合のオフセット電源ＯＢ３およびリミット電源ＬＢ３の電圧はコンパレータＣＰ６の回路の場合のＯＢ２，ＬＢ２と同一である。
【００５０】
「異常検出用コンパレータの構成」
図１２に、コンパレータＣＰ５の構成例を示す。駆動電源制御信号は、ＰＮＰトランジスタＱ３０のベースに供給される。トランジスタＱ３０は、コレクタがグランドに接続され、エミッタは抵抗Ｒ３１、定電流源ＣＳ１を介し電源（低電圧の信号電源）に接続されている。抵抗Ｒ３１と定電流源の接続点は、ＰＮＰトランジスタＱ３２のベースに接続されている。トランジスタＱ３２のコレクタには、ベースコレクタ間が短絡されたＰＮＰトランジスタＱ３３のコレクタが接続され、トランジスタＱ３３のエミッタがグランドに接続されている。
【００５１】
トランジスタＱ３２のエミッタは定電流源ＣＳ２を介し電源に接続されている。また、トランジスタＱ３２のエミッタはＰＮＰトランジスタＱ３４のエミッタにも接続されている。このトランジスタＱ３４のベースには駆動電源電圧帰還信号が供給され、コレクタはエミッタがグランドに接続されたＮＰＮトランジスタＱ３５のコレクタに接続されている。また、トランジスタＱ３５のベースはトランジスタＱ３３のベースに接続されており、トランジスタＱ３３とＱ３５はカレントミラーを構成している。
【００５２】
トランジスタＱ３４およびＱ３５のコレクタ同士の接続点には、ベースコレクタ間が短絡されたＮＰＮトランジスタＱ３５のコレクタが接続されており、このトランジスタＱ３５のエミッタはグランドに接続されている。トランジスタＱ３６のベースにはＮＰＮトランジスタＱ３７のベースが接続されている。このトランジスタＱ３７のエミッタは、グランドに接続され、コレクタは定電流源ＣＳ３を介し電源に接続されている。そして、定電流源ＣＳ３とトランジスタＱ３７の接続点がコンパレータＣＰ５の出力になっている。
【００５３】
さらに、電源には、定電流源ＣＳ４が接続され、この定電流源ＣＳ４はＰＮＰトランジスタＱ３８のエミッタに接続されている。このトランジスタＱ３８のコレクタはグランドに接続されており、ベースには、リミット電源ＬＢが接続されている。定電流源ＣＳ４とトランジスタＱ３８のコレクタの接続点には、ＰＮＰトランジスタＱ３９のベースが接続されている。このトランジスタＱ３９のエミッタは定電流源ＣＳ２に接続され、コレクタはトランジスタＱ３２およびトランジスタＱ３３のコレクタが接続されている。従って、トランジスタＱ３２と、トランジスタＱ３９はコレクタおよびエミッタがそれぞれ同一の位置に接続されて、両者は並列接続されている。
【００５４】
このように、このコンパレータＣＰ５においては、駆動電源電圧帰還信号がトランジスタＱ２４のベースに供給される。駆動電源制御信号は、トランジスタＱ３１のベースに供給され、この駆動電源制御信号に応じた電流がこのトランジスタＱ３１に流れるが、このトランジスタＱ３１に流れる電流は、定電流源ＣＳ１からの定電流が基本であり、それにトランジスタＱ３２のベース電流が加減される。さらに、抵抗Ｒ３１には、トランジスタＱ３１と同一の電流が流れ、この電流によって、電圧Ｖ３１の電圧降下が生じる。従って、トランジスタＱ３２のベース電圧は、駆動電源制御信号の電圧にトランジスタＱ３１のＶＢＥと、抵抗Ｒ３１の電圧Ｖ３１だけかさ上げされた電圧になる。トランジスタＱ３２と、トランジスタＱ３４は差動トランジスタとして動作するため、このコンパレータＣＰ５においては、駆動電源電圧帰還信号と、駆動電源制御信号にＶＢＥ＋Ｖ３１だけ加算された電圧との比較になる。従って、このＶＢＥ＋Ｖ３１がオフセット電源ＯＢ１として機能する。すなわち、通常時には、駆動電源電圧帰還信号は駆動電源制御信号と同一電圧であり、トランジスタＱ３４がオンして、トランジスタＱ３２はオフしている。この状態では、トランジスタＱ３４に流れる電流がトランジスタＱ３６，Ｑ３７に流れ、出力は、Ｌレベルとなっている。一方、異常発生により、駆動電電減圧帰還信号の電圧がトランジスタＱ３２のベース電圧より高くなった場合には、トランジスタＱ３２に電流が流れ、トランジスタＱ３４，Ｑ３６の電流が停止して、過電圧検出信号である出力がＨレベルになる。
【００５５】
さらに、トランジスタＱ３８には、リミット電源ＬＢが供給されており、このリミット電源ＬＢの電圧に１ＶＢＥを加算した電圧がトランジスタＱ３９のベースに印加されている。従って、駆動電源電圧帰還信号の電圧がリミット電源ＬＢ＋ＶＢＥを超えた場合に、出力がＨレベルとなる。従って、図１１におけるリミット電源ＬＢ１の電圧が図１２においては、リミット電源ＬＢの電圧にＶＢＥ加算された値に対応している。
【００５６】
なお、駆動電源電圧が例えば１７５Ｖ程度、これを分圧したコンパレータに供給される帰還信号の電圧は３Ｖ程度であり、オフセット電圧Ｖ３１は、０．３Ｖ程度、リミット電圧ＬＢ１は３．６Ｖ程度（２１０Ｖ程度に対応する）に設定される。
【００５７】
なお、コンパレータＣＰ６，ＣＰ７についても、この図１２の構成をそのまま利用できる。
【００５８】
「判定結果の取り込み」
図１３には、判定結果の取り込みの構成が示されている。すなわち、図１２における出力に得られた判定結果について、駆動波形の１周期の間に１度でも過電圧が検出された場合に２周期連続したときに異常との判定結果を出力する。
【００５９】
図１２の過電圧の検出信号は、フリップフロップＦＦ１１のクロック入力端Ｃに入力される。このフリップフロップＦＦ１１のデータ入力端Ｄには、常にＨレベルが供給されているため、クロック入力端Ｃへの検出信号がＨレベルに立ち上がることでフリップフロップＦＦ１１にＨレベルがセットされる。一方、駆動波形の１周期に１度だけ立ち上がるタイミングクロックが遅延回路ＤＬ１１を介しリセット端Ｒに供給されている。従って、フリップフロップＦＦ１１は、駆動波形の１周期に１度でも過電圧が検出されると、リセットされるまでの期間Ｈレベルにセットされる。
【００６０】
フリップフロップＦＦ１１の出力Ｑは、フリップフロップＦＦ１２のデータ入力端Ｄに供給される。このフリップフロップＦＦ１２のクロック入力端Ｃには、タイミングクロックがそのまま入力されている。従って、このフリップフロップＦＦ１２は、フリップフロップＦＦ１１の出力をリセットされる直前の段階で取り込む。フリップフロップＦＦ１２の出力Ｑは、フリップフロップＦＦ１３のデータ入力端Ｄに供給される。このフリップフロップＦＦ１３のクロック入力端Ｃにも、タイミングクロックがそのまま入力されているため、フリップフロップＦＦ１３は、フリップフロップＦＦ１２の入れ替えられる直前の出力を取り込む。これによって、駆動波形の２周期の期間において連続して過電圧を検出した場合に、フリップフロップＦＦ１２，ＦＦ１３の両方にＨレベルが取り込まれる。フリップフロップＦＦ１２，ＦＦ１３の出力は、アンドゲートＡＮＤ１１に入力されているため、このアンドゲートＡＮＤ１１の出力に駆動波形の２周期の期間において連続して過電圧を検出した場合にＨレベルとなる異常検出信号が得られる。
【００６１】
「駆動電源電圧の制御」
上述のように、本実施形態では、電源電圧ＶＣＣに応じて駆動電源制御信号を発生し、昇圧を制御している。ここで、駆動電源電圧は、駆動信号ＲＯＵＴ、ＦＯＵＴより大きい必要があるが、一定である必要はない。そこで、図１４に示すように駆動電源制御信号を駆動信号の波形に合わせて変更することが好適である。すなわち、図１４に示すようにスイッチ３４を設け、Ｒ側信号およびＦ側信号の大きい方をとった信号（山側のみが続く信号）を作成し、これを駆動電源制御信号とする。この駆動制御信号が、図３における昇圧回路に供給される。このため、図１５に示すように、駆動電源電圧が駆動信号ＲＯＵＴ、ＦＯＵＴの両者の包絡線より少し高い山のみが続く波形となる。これによって、圧電素子駆動における出力トランジスタにおける損失を少なくして、効率的な圧電素子駆動を図ることができる。
【００６２】
図１６には、図１４の出力である、Ｒ側信号、Ｆ側信号を示している。このように、Ｄ／Ａコンバータ３０の出力として、相補的なＲ側信号、Ｆ側信号が得られ、電源の立ち下げ時には、Ｒ側信号、Ｆ側信号が一致して低下する。さらに、この例では、駆動電源制御信号について、Ｒ側信号、Ｆ側信号に対し、所定値だけ高くオフセットさせた信号としている。このオフセットは、所定のオフセット用の電源でオフセットしてもよいが、Ｄ／Ａコンバータ３０の出力自体をオフセットさせることも好適である。すなわち、Ｄ／Ａコンバータ３０についてＲ側信号、Ｆ側信号の作成に対し、余裕を持たせておき、Ｒ側信号、Ｆ側信号はＤ／Ａコンバータ３０の出力最大値に対し所定値以上低い値とし、駆動電源制御信号をＲ側信号、Ｆ側信号の高い方より所定値だけ高い値として出力すればよい。これによって、図１６のような駆動電源制御信号を得ることができる。そして、Ｒ側信号、Ｆ側信号が同一値になったところで、駆動電源制御信号を０Ｖとし、その後Ｒ側信号、Ｆ側信号を０Ｖへ移動させる。このようにして、図１６のような出力を利用することで、駆動信号および駆動電源電圧として、図１５に示したような波形が得られる。
【００６３】
なお、立ち上がり時においても、Ｄ／Ａコンバータ３０の出力に立ち上がり時のＲ側信号、Ｆ側信号を得ることが好適であるが、駆動電源制御信号についても同様に、Ｒ側信号、Ｆ側信号の包絡線より所定値高い信号とすることが好適である。
【００６４】
本実施形態では、このように駆動電源電圧を駆動波形に応じて変更した場合においても、好適な異常検出が行える。すなわち、帰還信号との比較により、目標値に比べ高い異常を検出し、リミット電圧との比較により、絶対値としての異常を検出することができる。
【図面の簡単な説明】
【００６５】
【図１】圧電ポンプの構成を示す図である。
【図２】圧電ポンプのダイヤフラムの構成を示す図である。
【図３】高電圧出力ドライバーの出力部の構成を示す図である。
【図４】駆動信号の波形を示す図である。
【図５】出力アンプの構成を示す図である。
【図６】出力アンプの構成を示す図である。
【図７】電源ＶＤＡＣの出力のための構成を示す図である。
【図８】電源ＶＤＡＣの電源ＶＣＣに対する特性を示す図である。
【図９】電源ＶＤＡＣに応じた出力振幅の出力を得るＤ／Ａコンバータの構成を示す図である。
【図１０】立ち上がり時の駆動信号の波形の一例を示す図である。
【図１１】立ち上がり時の駆動信号の波形の他の例を示す図である。
【図１２】立ち上がり時の駆動信号の波形のさらに他の例を示す図である。
【図１３】判定結果取り込みのための構成を示す図である。
【図１４】Ｒ側信号、Ｆ側信号、駆動電源制御信号を出力するＤ／Ａコンバータの構成を示す図である。
【図１５】立ち下がり時の駆動信号の波形の一例を示す図である。
【図１６】立ち下がり時のＲ側信号、Ｆ側信号、駆動電源制御信号の波形の一例を示す図である。
【符号の説明】
【００６６】
１０  ポンプケーシング、１２ダイヤフラム、１４  ポンプ室、１６  流入部、１８  流入口、２０  流出部、２２  流出口、２４，２６  逆止弁、３０  コンバータ、３２  カウンタ回路、ＡＰ１，ＡＰ２  出力アンプ、ＢＦ１，ＢＦ２，ＢＦ１１  バッファアンプ、Ｃ１，Ｃ２  コンデンサ、ＣＳ１〜ＣＳ４  定電流源、ＣＰ１，ＣＰ２，ＣＰ３，ＣＰ４，ＣＰ５．ＣＰ６，ＣＰ７，ＣＰ１１，ＣＰ１２  コンパレータ（エラーアンプ）、Ｄ１，Ｄ１１，Ｄ１２    ダイオード、Ｑ１〜Ｑ２，Ｑ１１〜Ｑ２５，Ｑ３１〜Ｑ３９  トランジスタ、Ｒ１〜Ｒ７，Ｒ１１，Ｒ１２  抵抗。
【図１】
2010130734.tif 000003
【図２】
2010130734.tif 000004
【図３】
2010130734.tif 000005
【図４】
2010130734.tif 000006
【図５】
2010130734.tif 000007
【図６】
2010130734.tif 000008
【図７】
2010130734.tif 000009
【図８】
2010130734.tif 000010
【図９】
2010130734.tif 000011
【図１０】
2010130734.tif 000012
【図１１】
2010130734.tif 000013
【図１２】
2010130734.tif 000014
【図１３】
2010130734.tif 000015
【図１４】
2010130734.tif 000016
【図１５】
2010130734.tif 000017
【図１６】
2010130734.tif 000018