(57)【要約】【課題】表示領域の周辺にＣＭＯＳＴＦＴ用いて駆動回路を形成した表示装置において、ＣＭＯＳＴＦＴを構成するＰＭＯＳＴＦＴの特性を安定化させる。【解決手段】ＣＭＯＳＴＦＴにおける右側のＰＭＯＳＴＦＴにおいて、Ｎ型のチャネル領域８とチャネル幅方向周辺にＰ型領域７ｂが形成されている。Ｐ型であるソース領域１４において、第１のＮ型領域１２ｂをチャネル領域のＰ型領域７ｂに接して形成し、第１のＮ型領域１２ｂに接してそれよりも不純物密度の大きい第２のＮ型領域１１ａを形成する。第１および第２のＮ型領域とＰ型であるソース領域１４に形成されるＰＮ接合によってチャネル部周辺のＰ型領域７ｂを通過する電流を抑制し、ＰＭＯＳＴＦＴの特性を安定化する。【選択図】図１０
2010113151.tif 000002
【特許請求の範囲】
【請求項１】
画素電極とＴＦＴがマトリクス状に形成された表示領域と、前記表示領域の周辺にＴＦＴによって形成されたゲートドライバ回路またはＴＦＴで形成されたデータドライバ回路が形成された液晶表示装置であって、
前記ゲートドライバ回路または前記データドライバ回路はＣＭＯＳＴＦＴを含み、
前記ＣＭＯＳＴＦＴはＮＭＯＳＴＦＴとＰＭＯＳＴＦＴを含み、
前記ＰＭＯＳＴＦＴは、ソース領域とチャネル領域とドレイン領域を含み、前記チャネル領域はチャネル長とチャネル幅を有し、
前記チャネル領域は中央部のＮ型半導体層と、前記チャネル幅方向の両側に存在するＰ型半導体層とを含み、
前記ソース領域には、前記チャネル領域の前記Ｐ型半導体層と接して第１のＮ型半導体層が存在し、前記第１のＮ型半導体層と接して第２のＮ型半導体層が存在していることを特徴とする液晶表示装置。
【請求項２】
前記ＰＭＯＳＴＦＴにおける前記第１のＮ型半導体層の前記チャネル幅方向の長さは前記チャネル長の５０％以上であることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記ＰＭＯＳＴＦＴにおける前記第１のＮ型半導体層の前記チャネル幅方向の長さは前記チャネル長の７５％以上であることを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
有機ＥＬ発光素子と複数のＴＦＴを含む画素がマトリクス状に形成された表示領域と、前記表示領域の周辺にＴＦＴによって形成されたゲートドライバ回路またはＴＦＴで形成されたデータドライバ回路が形成された有機ＥＬ表示装置であって、
前記ゲートドライバ回路または前記データドライバ回路はＣＭＯＳＴＦＴを含み、
前記ＣＭＯＳＴＦＴはＮＭＯＳＴＦＴとＰＭＯＳＴＦＴを含み、
前記ＰＭＯＳＴＦＴは、ソース領域とチャネル領域とドレイン領域を含み、前記チャネル領域はチャネル長とチャネル幅を有し、
前記チャネル領域は中央部のＮ型半導体層と、前記チャネル幅方向の両側に存在するＰ型半導体層とを含み、
前記ソース領域には、前記チャネル領域の前記Ｐ型半導体層と接して第１のＮ型半導体層が存在し、前記第１のＮ型半導体層と接して第２のＮ型半導体層が存在していることを特徴とする有機ＥＬ表示装置。
【請求項５】
前記ＰＭＯＳＴＦＴにおける前記第１のＮ型半導体層の前記チャネル幅方向の長さは前記チャネル長の５０％以上であることを特徴とする請求項４に記載の有機ＥＬ表示装置。
【請求項６】
前記ＰＭＯＳＴＦＴにおける前記第１のＮ型半導体層の前記チャネル幅方向の長さは前記チャネル長の７５％以上であることを特徴とする請求項４に記載の有機ＥＬ表示装置。
【請求項７】
有機ＥＬ発光素子と複数のＴＦＴを含む画素がマトリクス状に形成された表示領域と、前記表示領域の周辺にＴＦＴによって形成されたゲートドライバ回路またはＴＦＴで形成されたデータドライバ回路が形成された有機ＥＬ表示装置であって、
前記画素に形成された複数のＴＦＴはＮＭＯＳＴＦＴとＰＭＯＳＴＦＴを含み、
前記ＰＭＯＳＴＦＴは、ソース領域とチャネル領域とドレイン領域を含み、前記チャネル領域はチャネル長とチャネル幅を有し、
前記チャネル領域は中央部のＮ型半導体層と、前記チャネル幅方向の両側に存在するＰ型半導体層とを含み、
前記ソース領域には、前記チャネル領域の前記Ｐ型半導体層と接して第１のＮ型半導体層が存在し、前記第１のＮ型半導体層と接して第２のＮ型半導体層が存在していることを特徴とする有機ＥＬ表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に係り、特に、表示領域周辺に薄膜トランジスタによる駆動回路を形成した液晶表示装置または有機ＥＬ表示装置に関する。
【背景技術】
【０００２】
液晶表示装置は薄型にできることから色々な分野に用途が広がっている。液晶表示装置では画素電極および薄膜トランジスタ（ＴＦＴ）等がマトリクス状に形成されたＴＦＴ基板に画素電極と対応する場所にカラーフィルタ等が形成されたカラーフィルタ基板が対向し、ＴＦＴ基板とカラーフィルタ基板の間に液晶が挟持されている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。
【０００３】
ＴＦＴ基板には、縦方向に延在し、横方向に配列したデータ線と、横方向に延在して縦方向に配列した走査線とが存在し、データ線と走査線とで囲まれた領域に画素が形成される。画素は主として画素電極とスイッチング素子である薄膜トランジスタ（ＴＦＴ）から構成される。このようにマトリクス状に形成された多くの画素によって表示領域が形成される。
【０００４】
表示領域の外側には走査線を駆動する走査線駆動回路、データ線を駆動するデータ線駆動回路が設置される。表示領域を確保したまま、表示装置全体を小さくしたいという要求等から、表示領域周辺にＴＦＴによって駆動回路を形成する技術が開発されている。駆動回路を形成するＴＦＴはキャリアの移動度が大きい必要があるので、ＴＦＴにはｐｏｌｙ−Ｓｉ半導体膜が使用される。
【０００５】
この半導体膜はａ−Ｓｉ膜を被着したあと、エキシマレーザを照射することによってａ−Ｓｉをアニールし、ｐｏｌｙ−Ｓｉ膜に変換している。これをＬＴＰＳ（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  ｐｏｌｙ−Ｓｉ）と呼んでいる。また、駆動回路における消費電力を節減する目的で、ＴＦＴにはＣＭＯＳＴＦＴが使用される。ＣＭＯＳＴＦＴではＮＭＯＳＴＦＴとＰＭＯＳＴＦＴが並列して形成される。
【０００６】
ＬＴＰＳＴＦＴを形成するプロセスの特徴から、半導体膜の周辺に寄生トランジスタが形成され、この寄生トランジスタの影響によって特にＮＭＯＳＴＦＴのＯＦＦ電流を増加させるという問題点を生ずる。「特許文献１」には、ＣＭＯＳＴＦＴを形成する際に、ＰＭＯＳＴＦＴのためのイオンドープをＮＭＯＳＴＦＴの半導体膜の周辺にもドープすることによってＮＭＯＳＴＦＴのＯＦＦ電流の増加を抑える構成が記載されている。
【０００７】
【特許文献１】２００８−１６６５９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ＬＴＰＳＣＭＯＳプロセスはＮＭＯＳプロセスに比較して工程数、特にフォトリソグラフィ工程が多いのでスループットが悪いという問題がある。すなわち、従来のＣＭＯＳプロセスは、ｐｏｌｙ−Ｓｉ層形成後、それをＮＭＯＳＴＦＴとＰＭＯＳＴＦＴの両方の島状領域に形成し、両方にそれぞれ最適なチャネル濃度となるようにイオンインプラを行う。
【０００９】
通常、ＮＭＯＳＴＦＴ用のＰ型チャネルインプラを行った後、ＮＭＯＳＴＦＴ領域を覆うフォトリソグラフィ工程後に、ＰＭＯＳＴＦＴ用のＮ型チャネルインプラを行う。この場合、ＰＭＯＳＴＦＴ領域にはＮＭＯＳＴＦＴ用のＰ型チャネルインプラがすでにおこなわれているので、それを相殺するＮ型インプラドーズ量が必要となる。
【００１０】
さらに、ＮＭＯＳＴＦＴとＰＭＯＳＴＦＴのソース・ドレイン領域用の高濃度インプラを行うため、ゲートメタル形成用のフォトレジストパターンをマスクとしてＮＭＯＳ用ＮＭＯＳ用のソース・ドレイン高濃度Ｎ型インプラを行い、フォトレジスト除去後、ゲートメタルをマスクとしてｎ＋ＳｉのＬＤＤ形成用の低濃度ｎ型インプラを行う。
【００１１】
その後、ＮＭＯＳＴＦＴ領域を覆うフォトリソグラフィ工程の後に、ＰＭＯＳ用のソース・ドレイン用高濃度Ｐ型インプラを行う。このインプラは、ＮＭＯＳ用のソース・ドレイン高濃度Ｎ型インプラがすでに行われているので、それを相殺するインプラドーズ量が必要である。
【００１２】
このように、ＣＭＯＳＴＦＴプロセスでは、ｐｏｌｙ−Ｓｉの島状加工用のフォトリソグラフィ工程とＮＭＯＳＴＦＴとＰＭＯＳＴＦＴのチャネルインプラ打ち分け用のフォトリソグラフィ工程の、２回のフォトリソグラフィ工程が必要である。さらに、両方のソース・ドレイン領域形成のために１回のフォトリソグラフィ工程が増加し、ＮＭＯＳＴＦＴプロセスに比較して、合計２回のフォトリソグラフィ工程が増加する。
【００１３】
本発明の課題は、フォトリソグラフィ工程数の増加を抑えてＣＭＯＳＴＦＴを形成することである。また、フォトリソグラフィ工程を抑えてＣＭＯＳＴＦＴを形成することによるＯＦＦ電流の増加等の副作用を抑えることである。
【課題を解決するための手段】
【００１４】
本発明は上記課題を克服するものであり、具体的な手段は次のとおりである。
【００１５】
（１）画素電極とＴＦＴがマトリクス状に形成された表示領域と、前記表示領域の周辺にＴＦＴによって形成されたゲートドライバ回路またはＴＦＴで形成されたデータドライバ回路が形成された液晶表示装置であって、前記ゲートドライバ回路または前記データドライバ回路はＣＭＯＳＴＦＴを含み、前記ＣＭＯＳＴＦＴはＮＭＯＳＴＦＴとＰＭＯＳＴＦＴを含み、前記ＰＭＯＳＴＦＴは、ソース領域とチャネル領域とドレイン領域を含み、前記チャネル領域はチャネル長とチャネル幅を有し、前記チャネル領域は中央部のＮ型半導体層と、前記チャネル幅方向の両側に存在するＰ型半導体層とを含み、前記ソース領域には、前記チャネル領域の前記Ｐ型半導体層と接して第１のＮ型半導体層が存在し、前記第１のＮ型半導体層と接して第２のＮ型半導体層が存在していることを特徴とする液晶表示装置。
【００１６】
（２）前記ＰＭＯＳＴＦＴにおける前記第１のＮ型半導体層の前記チャネル幅方向の長さは前記チャネル長の５０％以上であることを特徴とする（１）に記載の液晶表示装置。
【００１７】
（３）前記ＰＭＯＳＴＦＴにおける前記第１のＮ型半導体層の前記チャネル幅方向の長さは前記チャネル長の７５％以上であることを特徴とする（１）に記載の液晶表示装置。
【００１８】
（４）有機ＥＬ発光素子と複数のＴＦＴを含む画素がマトリクス状に形成された表示領域と、前記表示領域の周辺にＴＦＴによって形成されたゲートドライバ回路またはＴＦＴで形成されたデータドライバ回路が形成された有機ＥＬ表示装置であって、前記ゲートドライバ回路または前記データドライバ回路はＣＭＯＳＴＦＴを含み、前記ＣＭＯＳＴＦＴはＮＭＯＳＴＦＴとＰＭＯＳＴＦＴを含み、前記ＰＭＯＳＴＦＴは、ソース領域とチャネル領域とドレイン領域を含み、前記チャネル領域はチャネル長とチャネル幅を有し、前記チャネル領域は中央部のＮ型半導体層と、前記チャネル幅方向の両側に存在するＰ型半導体層とを含み、前記ソース領域には、前記チャネル領域の前記Ｐ型半導体層と接して第１のＮ型半導体層が存在し、前記第１のＮ型半導体層と接して第２のＮ型半導体層が存在していることを特徴とする有機ＥＬ表示装置。
【００１９】
（５）前記ＰＭＯＳＴＦＴにおける前記第１のＮ型半導体層の前記チャネル幅方向の長さは前記チャネル長の５０％以上であることを特徴とする（４）に記載の有機ＥＬ表示装置。
【００２０】
（６）前記ＰＭＯＳＴＦＴにおける前記第１のＮ型半導体層の前記チャネル幅方向の長さは前記チャネル長の７５％以上であることを特徴とする（４）に記載の有機ＥＬ表示装置。
【００２１】
（７）有機ＥＬ発光素子と複数のＴＦＴを含む画素がマトリクス状に形成された表示領域と、前記表示領域の周辺にＴＦＴによって形成されたゲートドライバ回路またはＴＦＴで形成されたデータドライバ回路が形成された有機ＥＬ表示装置であって、前記画素に形成された複数のＴＦＴはＮＭＯＳＴＦＴとＰＭＯＳＴＦＴを含み、前記ＰＭＯＳＴＦＴは、ソース領域とチャネル領域とドレイン領域を含み、前記チャネル領域はチャネル長とチャネル幅を有し、前記チャネル領域は中央部のＮ型半導体層と、前記チャネル幅方向の両側に存在するＰ型半導体層とを含み、前記ソース領域には、前記チャネル領域の前記Ｐ型半導体層と接して第１のＮ型半導体層が存在し、前記第１のＮ型半導体層と接して第２のＮ型半導体層が存在していることを特徴とする有機ＥＬ表示装置。
【発明の効果】
【００２２】
本発明の構成によれば、液晶表示装置または有機ＥＬ表示装置において、表示領域の周辺にＣＭＯＳＴＦＴによって駆動回路を形成することが出来るので、額縁領域が小さい、かつ、消費電力が小さい表示装置を実現することが出来る。
【００２３】
また、本発明によれば、ＣＭＯＳＴＦＴにおける特にＰＭＯＳＴＦＴ領域において、チャネル部の周辺におけるＴＦＴの異常動作を防止することが出来、特性の安定したＰＭＯＳＴＦＴ、ひいては、特性の安定したＣＭＯＳＴＦＴを実現することが出来る。
【発明を実施するための最良の形態】
【００２４】
具体的な実施例を説明する前に本発明の概要を述べる。すなわち、ｐｏｌｙ−Ｓｉの島状加工用のフォトリソグラフィ工程にハーフ露光マスクを用いて露光することでＰＭＯＳＴＦＴとＮＭＯＳＴＦＴの上にそれぞれフル膜厚とハーフ膜厚のフォトレジパターンを形成する。これを用いてｐｏｌｙ−Ｓｉ層をドライエッチング加工した後、ハーフ膜厚のフォトレジストをハーフアッシングにより除去する。このとき、ＮＭＯＳＴＦＴの島状ｐｏｌｙ−Ｓｉ層は全面露出し、ＰＭＯＳＴＦＴ側は周辺部が露出する。
【００２５】
この状態で、後に行うＰＭＯＳＴＦＴのＮ型チャネルインプラを相殺してＮＭＯＳＴＦＴのＰ型チャネル濃度となるようにＰ型インプラを行う。その後、フルアッシングしてＰＭＯＳＴＦＴ上のフォトレジストも除去する。この状態で、ＰＭＯＳＴＦＴ用Ｎ型チャネルインプラを行い、ＰＭＯＳＴＦＴとＮＭＯＳＴＦＴをそれぞれ最適なチャネル濃度に形成する。
【００２６】
ただし、ＰＭＯＳＴＦＴの島状領域周辺は、ＮＭＯＳ用のＰ型チャネルインプラが行われているため、Ｎ型チャネル濃度が低い。このため、この状態でＰＭＯＳＴＦＴを作成すると、この周辺領域と内部領域でＴＦＴのしきい値が異なる。周辺領域のほうがしきい値が低く低電圧でＴＦＴがＯＮ動作するが、内部領域より領域が狭く電流値が小さい。そのため、ドレイン電流―ゲート電圧特性では、低電圧側で周辺領域のＴＦＴ特性、高電圧側で内部領域のＴＦＴ特性が現れる、いわゆるハンプと言われるコブの有る曲線を示し、回路動作上問題となる。
【００２７】
そこで、この周辺領域特性を消して内部領域特性のみのＴＦＴ特性とするために、ＰＭＯＳＴＦＴのソース側の周辺領域を高濃度Ｎ型領域として、この領域でチャネルの遮断を行う。そのために、ＰＭＯＳＴＦＴのソース・ドレインに高濃度Ｐ型インプラを行うフォトレジストパターンを、ＮＭＯＳＴＦＴとＰＭＯＳＴＦＴのソース側の周辺領域を覆うパターンとする。これにより、ＰＭＯＳＴＦＴのソース・ドレイン用高濃度Ｐ型インプラは、ＰＭＯＳＴＦＴのソース側の周辺領域には行われず、高濃度Ｎ型のままとなる。つまり、ＰＮ接合の空乏層によって電流が遮断される。したがって、ＰＭＯＳＴＦＴ特性は内部領域のみの特性となる。
【００２８】
以下に実施例に従い、図面を用いて、本発明の内容を詳細に説明する。
【実施例１】
【００２９】
図１〜図１０は本発明によるＣＭＯＳＴＦＴを製作するプロセスを示す図である。図１はＴＦＴ基板１上に半導体膜３を形成した状態を示す図である。図１において、ガラスで形成されたＴＦＴ基板１の上に下地膜２が形成されている。ガラスからの不純物がガラス表面に析出して半導体膜３を汚染することを防止するためである。下地膜２としては例えば、ＳｉＮ膜が使用される。図１においては、下地膜は１層であるが、不純物に対するブロック効果をより確実にするために例えば、ＳｉＮ膜およびＳｉＯ２膜の２層構造とする場合もある。
【００３０】
図１において、下地膜２の上に半導体膜３が形成される。半導体膜３は、ＣＶＤによってまず、ａ−Ｓｉ膜を形成し、このａ−Ｓｉ膜に対してエキシマレーザを照射して、アニールし、移動度の高いｐｏｌｙ−Ｓｉ膜とする。この場合のｐｏｌｙ−Ｓｉ膜は微結晶Ｓｉ膜である場合も含む。
【００３１】
その後、半導体膜３の上にレジストをかけて露光し、レジストのパターニングを行う。図２は半導体膜に上にレジスト４ａ、４ｂが形成された状態を示す。レジストはポジレジストが使用されるので、露光された部分が硬化する。現像してレジストが残った部分に半導体膜が残ることになる。なお、図２以下においては、左側がＮＭＯＳＴＦＴ領域であり、右側がＰＭＯＳＴＦＴ領域である。レジストを露光する場合、ＮＭＯＳＴＦＴを形成する部分のレジスト４ａの厚さは、ＰＭＯＳＴＦＴを形成する部分のレジスト４ｂの厚さよりも小さくするように露光する。
【００３２】
すなわち、レジストはポジであるから、フルに露光された部分は膜厚が厚くなり、露光が十分でない部分はレジストの光反応が十分に進まないので、膜厚が小さくなる。このような露光をするには、ハーフ露光マスクを使用すれば良い。例えば、ハーフ露光をする部分のマスクには、ライン＆スペースパターン等を使用して、光の透過率を下げておけば良い。
【００３３】
図３はこのようにして形成されたレジストパターン４ａ、４ｂを用いて半導体膜３に対してドライエッチングを行い、ＮＭＯＳＴＦＴ領域、ＰＭＯＳＴＦＴ領域に島状に半導体をパターニングする。図３において、ＮＭＯＳＴＦＴ領域にはハーフ露光フォトレジスト４ａが存在し、ＰＭＯＳＴＦＴ領域にはフル露光フォトレジスト４ｂが存在している。
【００３４】
図３のような状態のパターンに対し、プラズマアッシャー等によってハーフアッシングを行う。ハーフアッシングは、ハーフ露光フォトレジストが無くなる程度の条件とする。この状態が図４（ａ）に示す状態である。図４（ａ）において、ＮＭＯＳＴＦＴ領域の半導体にはレジストは存在しておらず、ＰＭＯＳＴＦＴ領域の半導体にはレジスト４ｂが存在している。しかし、ＰＭＯＳＴＦＴ領域の周辺においてはレジストが薄いので、ＰＭＯＳＴＦＴ領域の周辺においても、ハーフアッシャーによってレジストが消失している。
【００３５】
図４はこのような状態において、ＮＭＯＳＴＦＴのチャネルを形成するために、Ｐ型インプラを行っている図である。図４（ａ）は図４（ｂ）のＡ−Ａ’断面であり、図４（ｂ）は図４（ａ）のＢ−Ｂ’断面である。ＮＭＯＳＴＦＴでは、チャネル部は濃度の小さいＰ型半導体５ａとなっている。Ｐ型インプラにはボロンイオンが使用される。もちろんＰ型とするための他の元素をインプラしても良い。
【００３６】
この場合、ＰＭＯＳＴＦＴの半導体領域では、大部分はレジストにブロックされてボロンはインプラされないが、周辺部では、ハーフアッシングによってレジストが消失しているので、ＰＭＯＳＴＦＴの周辺部においてはＰ型インプラが行われる。図４（ｂ）はこの状態を平面的に表現したものである。図４（ｂ）において、ＮＭＯＳＴＦＴの半導体領域全体がＰ型にドープされて５ａとなり、かつ、ＰＭＯＳＴＦＴの半導体領域の周辺がＰ型にドープされて５ｂとなっている。またＰＭＯＳＴＦＴの半導体領域の大部分はレジスト４ｂによって被覆されているので、Ｐ型ドープはされていない。すなわち、この周辺部分は、ＰＭＯＳＴＦＴの半導体領域において、他の部分とは異なる性質を持つことになり、ＰＭＯＳＴＦＴ特性に悪影響を及ぼすことになる。本発明は、後で説明するように、この部分の影響がＰＭＯＳＴＦＴ特性に影響を及ぼさない構成を与えるものである。
【００３７】
その後ＰＭＯＳＴＦＴ領域のレジスト４ｂを除去する。さらに、ＮＭＯＳＴＦＴ領域、ＰＭＯＳＴＦＴ領域を覆って、ゲート絶縁膜６を形成する。図５はこのようにして、ゲート絶縁膜６を形成した後、Ｎ型インプラを行っている図である。Ｎ型インプラにはリンイオンが使用される。もちろんＮ型に出来れば、リン以外の元素を使用することが出来る。
【００３８】
図５（ａ）は図５（ｂ）のＡ−Ａ’断面であり、図５（ｂ）は図５（ａ）のＢ−Ｂ’断面である。図５（ａ）に示すように、全面にＮ型インプラが行われる。これによって、ＰＭＯＳＴＦＴの領域８はＮ型にドープされる。しかし、ＮＭＯＳＴＦＴ領域７ａおよびＰＭＯＳＴＦＴの周辺領域７ｂにおいては、先に図４に示すように、Ｐ型インプラがおこなわれ、かつ、先のＰ型インプラは図５に示すＮ型インプラよりも濃度が大きいために、ＮＭＯＳＴＦＴ領域７ａとＰＭＯＳＴＦＴ領域の周辺部７ｂはＰ型が維持される。図５（ｂ）はこの状態を平面的に示すものである。
【００３９】
図６はゲート絶縁膜６の上にゲートメタルを成膜し、ゲート電極用のフォトレジスト１０ａ、１０ｂを形成してゲート電極９ａ、９ｂを形成した図である。図６（ａ）は図６（ｂ）のＡ−Ａ’断面図、図６（ｂ）は図６（ａ）のＢ−Ｂ’断面図である。図６（ａ）において、ゲート電極９ａ、９ｂの形成はウェットエッチングによって行い、サイドエッチングを形成することによってレジスト１０ａ、１０ｂの幅よりもゲート電極９ａ、９ｂの幅を小さくしている。図６（ｂ）における点線１０ａ、点線１０ｂはそれぞれゲート電極を形成するためのレジストの幅に対応している。
【００４０】
図７は、ゲート電極９ａ、９ｂにレジスト１０ａ、１０ｂが付いた状態において、高濃度Ｎ型インプラを行っている図である。図７（ａ）は図７（ｂ）のＡ−Ａ’断面図であり、図７（ｂ）は図７（ａ）のＢ−Ｂ’断面図である。高濃度Ｎ型インプラによって、ＮＭＯＳＴＦＴ領域およびＰＭＯＳＴＦＴ領域にソース・ドレイン領域１１ａ、１１ｂを形成する。ここで、ＮＭＯＳＴＦＴ領域では高濃度Ｎ型がそのままソース・ドレイン１１ａとなるが、ＰＭＯＳＴＦＴ領域では、ソース・ドレインは後で行われる高濃度Ｐ型インプラによってＰ型領域となる。
【００４１】
図７（ａ）および図７（ｂ）において、高濃度Ｎ型インンプラはゲート電極用のレジスト１０ａ、１０ｂが形成されている部分には行われない。ＮＭＯＳＴＦＴ領域において、ゲート電極用のレジスト１０ａに対応している部分はＰ型チャネル領域となっている。また、ＰＭＯＳＴＦＴ領域においてゲート電極用のレジスト１０ｂに対応している部分においては、中央部はＮ型チャネルが形成され、そのチャネル方向周辺はＮＭＯＳＴＦＴのチャネル部と同じＰ型となっている。
【００４２】
図７の状態からゲート電極形成用のレジスト１０ａ、１０ｂを除去する。その後、低濃度のＮ型インプラを行う。この低濃度Ｎ型インプラはゲート電極９ａ、９ｂをマスクとして行われる。そうすると、ＮＭＯＳＴＦＴ領域においてもＰＭＯＳＴＦＴ領域においても、チャネルと両サイドのソース・ドレインの間にＬＤＤ（Ｌｉｇｈｔ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域１２ａ,１２ｂが形成される。ＬＤＤ１２ａ,１２ｂは、電界集中によってＴＦＴが破壊することを防止する役割を有する。
【００４３】
図８の状態で、ＰＭＯＳＴＦＴにおいては、チャネル部のチャネル幅方向周辺、すなわち紙面上下において、Ｐ型領域７ｂが形成されており、この部分はチャネル部８がＮ型であるメインのＰＭＯＳＴＦＴの特性とは異なった特性を示し、この部分の影響によってＰＭＯＳＴＦＴのＯＦＦ電流が十分に小さくならないという現象を生ずる。
【００４４】
図９はＰＭＯＳＴＦＴのソース・ドレイン領域形成時に、この現象を対策するプロセスである。図９（ｃ）は平面図であり、図９（ａ）および図９（ｂ）のＤ−Ｄ’断面である。図９（ａ）は図９（ｃ）のＡ−Ａ’断面、図９（ｂ）は図９（ｃ）のＣ−Ｃ’断面である。図９（ａ）、図９（ｂ）、および図９（ｃ）に示すように、ＮＭＯＳＴＦＴの全面にレジスト１３ａがコーティングされている。また、図９（ｂ）および図９（ｃ）に示すように、ＰＭＯＳＴＦＴのチャネル部周辺に相等する部分にＰＮ接合形成用レジスト１３ｂがコーティングされている。
【００４５】
この状態で図９（ａ）および図９（ｂ）に示すように、全面に高濃度Ｐ型インプラを行うと、レジスト１３ａ、１３ｂがかかっていない部分、すなわち、ＰＭＯＳＴＦＴの一部を除くソース・ドレイン領域１４が高濃度Ｐ型半導体となる。ＰＭＯＳＴＦＴにおいてＰＮ接合用レジスト１３ｂがかかっている部分は、チャネル部のチャネル幅方向周辺においてＰ型領域７ｂが形成されている部分とＬＤＤ１２ｂと、ソース・ドレイン１４の一部である。すなわち、ＰＮ接合形成用レジスト１３ｂが形成された部分は図８に示す構成がそのまま維持される。
【００４６】
図１０は図９における高濃度Ｐ型インプラが終了した後、レジスト１３ａ、１３ｂを除去した状態を示す平面図である。図１０は図９（ｂ）のＢ−Ｂ’断面に相等する。図１０の左側は通常のＮＭＯＳＴＦＴの平面図である。図１０の右側はＰＭＯＳＴＦＴであり、本発明の特徴を示している。図１０のＰＭＯＳＴＦＴにおいて、チャネル８のチャネル幅方向周辺にはＰ型領域７ｂが形成されており、これと接してソース側にはＬＤＤを形成する濃度の小さいＮ型領域１２ｂが形成され、さらにその外側には、高濃度Ｎ型領域１１ａが形成されている。ここまでは、図８と同じ構成であり、ＰＮ接合用レジスト１３ｂによって図８の状態がそのまま維持されている。
【００４７】
ＰＭＯＳＴＦＴのソース１４における高濃度Ｎ型領域１１ａの周辺は、図９に示す高濃度Ｐ型インプラによってＰ型領域１４となっている。そうすると、高濃度Ｎ型領域１１ａと高濃度Ｐ型領域１４との間にはＰＮ接合による空乏層が形成され、電流は遮断される。また、低濃度Ｎ型領域１２ｂと高濃度Ｐ型領域１４との間にもＰＮ接合による空乏層が形成されて電流が遮断されることは同様である。したがって、このＰＮ接合によって、ＰＭＯＳＴＦＴのチャネル部のチャネル幅方向周辺７ｂはＴＦＴの電圧電流特性には寄与しないことになり、チャネル部周辺７ｂの影響によってＴＦＴ特性が変化するという現象を免れることになる。
【００４８】
ＰＭＯＳＴＦＴにおいて、ＬＤＤを形成する濃度の小さいＮ型領域１２ｂのチャネル幅方向の長さｈは本発明の効果に影響を与える。ｈ寸法がチャネル長ｋに比較して非常に小さいと十分なＯＦＦ電流低減の効果を得るこが難しくなる。実験によれば、ｈ／ｋが０．５以上であれば所定の効果を得ることが出来、より好ましくは、ｈ／ｋが０．７５以上である。なお、ｈ／ｋの上限は、ＯＮ電流をどの程度に設定するか、あるいはチャネル幅をどの程度に設定するかによって決められるものである。
【００４９】
その後、図１１に示すように、ゲート電極の上に層間絶縁膜１５を形成する。層間絶縁膜１５は例えば、ＳｉＮによって形成される。図１１（ｃ）は、配線メタル１６をパターニングした後の平面図であり、図１１（ａ）は図１１（ｃ）のＡ−Ａ’断面図、図１１（ｂ）は図１１（ｃ）のＣ−Ｃ’断面図である。
【００５０】
ＴＦＴのソース・ドレインと映像信号線等との接続を可能にするために、層間絶縁膜１５にスルーホール１７を形成する。その後配線メタル１６を形成し、パターニングする。配線メタル１６はスルーホール１７にも形成されるので、ＴＦＴのソース・ドレイン電極と配線メタルの導通が取られることになる。
【００５１】
図１２は図９に示す高濃度Ｐ型インプラによってゲート絶縁膜６の表面が変化する様子を示す模式図である。図１２（ａ）は、図９（ｂ）と同じであり、ＮＭＯＳＴＦＴ領域および、ＰＭＯＳＴＦＴの一部をフォトレジスト１３ａ、１３ｂで被覆した状態で、高濃度Ｐ型インプラをおこなっている様子を示す。図１３（ｂ）のＰＮ接合形成用フォトレジスト１３ｂは図９（ｃ）に示す領域に形成されている。
【００５２】
高濃度Ｐ型インプラは、ゲート絶縁膜６を通過させて例えばボロンをＰＭＯＳＴＦＴのソース・ドレイン１４に打ち込むものである。このときボロンが通過するゲート絶縁膜６もダメージを受ける。ボロンが通過する部分のゲート絶縁膜６では、ボロンが通過しない部分のゲート絶縁膜６と比較して膜がダメージを受けているので、例えば、レジスト膜１３ｂを除去後、層間絶縁膜形成前に洗浄をする際に、ボロンが通過した部分のゲート絶縁膜６の表面がHFを含む洗浄液によって、より顕著に取り去られる場合がある。
【００５３】
このような現象を図１２（ｂ）に示す。図１２（ｂ）において、点線はレジスト１３ａ、１３ｂが形成されていた範囲であるが、すでにレジスト除去液によってレジストが除去され、HFを含む洗浄に洗浄されていることを示す。図１２において、ゲート絶縁膜６の表面は、レジスト１３ａ、１３ｂが形成されていた部分とレジスト１３ａ、１３ｂが形成されていなかった部分とでわずかな段差ｄが生じていることを示している。
【００５４】
すなわち、レジスト１３ａ、１３ｂが形成されていなかった部分はイオンインプラのイオンによってダメージを受けているので、HFを含む洗浄液によって表層が除去され、段差ｄが形成されることになる。なお、ゲート絶縁膜にこのような段差ｄが形成されたとしても、段差ｄはわずかであり、ＴＦＴの特性に影響を与えることは無い。
【００５５】
図１３は以上で説明したＣＭＯＳＴＦＴを用いた液晶表示装置の例である。図１３において、液晶表示装置１０１内の大部分は画像が形成される有効画面１０２によって占められている。すなわち、駆動回路を表示領域１０２の周辺に作りこむことによっていわゆる額縁領域を小さくすることが出来る。
【００５６】
液晶表示装置に対して入力表示データ１０９、入力信号群１１０がホストである携帯電話本体、コンピュータ等から転送され、コントロールＩＣ１０３に入力される。コントロールＩＣ１０３からはゲートドライバ制御信号群がゲートドライバ回路に出力される。ゲートドライバ回路１０５は以上で説明したＣＭＯＳＴＦＴを含むＴＦＴによってＴＦＴ基板上に作りこまれている。ゲートドライバ制御信号群は１ラインの走査期間を規定するシフト信号、先頭ラインの走査開始を規定するスタート信号で構成される。ゲートドライバ回路は画面の両側に形成され、左右のゲートドライバ回路１０５からは走査信号線１０７が交互に有効画面に延在している。
【００５７】
コントロールＩＣ１０３からはデータドライバ制御信号群１１２が本発明のＣＭＯＳＴＦＴを含むＴＦＴで形成されたデータドライバ回路１７０に出力される。データドライバ制御信号群１１２は表示データ、表示データに基づく階調電圧の出力タイミングを規定する出力信号、ソース電圧の極性を決定する交流化信号、表示データと同期したクロック信号等で構成される。階調電圧生成回路１０４からは階調電圧１１３がデータドライバ回路１７０に出力される。データドライバ回路１７０ではデータドライバ制御信号に基づき、階調電圧生成回路からの階調電圧を選択し、適当なタイミングで画像表示電圧をデータ信号線１０８に出力する。
【００５８】
有効画面内において、走査信号線およびデータ信号線によって囲まれた部分に画素１４が形成される。画素１４は、ソース電極、ゲート電極、ドレイン電極からなるＴＦＴと、液晶層、対向電極から構成される。走査信号をゲート電極に印加することでＴＦＴのスイッチング動作を行い、ＴＦＴが開状態ではデータ電圧がドレイン電極を介して液晶層の一方と接続したソース電極に書き込まれ、閉状態ではソース電極に書き込まれた電圧が保持される。このソース電極の電圧をＶｓとし、対向電極の電圧をＶｃｏｍとする。液晶層はソース電極電圧Ｖｓと対向電極電圧Ｖｃｏｍの電位差に基づき偏光方向を変えるとともに、液晶層の上下に配置された偏光板を介することで、裏面に配置されたバックライトからの透過光量が変化し、画像表示を行う。
【００５９】
本発明のＣＭＯＳＴＦＴをゲートドライバ回路あるいはデータドライバ回路に適用することによって駆動回路の製造プロセスを短縮することが出来、スループットを向上し、液晶表示装置の製造コストを低減することが可能となる。
【実施例２】
【００６０】
本発明は液晶表示装置に限らず、ＴＦＴを用いる他の表示装置、例えば、有機ＥＬ表示装置等にも適用することができる。有機ＥＬ表示装置では、表示領域周辺に形成されるドライバ回路に本発明によるＣＭＯＳＴＦＴを使用することが出来る。また、有機ＥＬ表示装置では各画素における制御回路にも複数のＴＦＴを使用し、また、ＣＭＯＳＴＦＴを使用する場合もある。したがって、本発明の適用範囲は広い。
【００６１】
図１４は有機ＥＬ表示装置の全体図である。有機ＥＬ表示装置は素子基板２１０が完成したあと、有機ＥＬ層を水分から保護するために、図示しない乾燥剤とともに図示しない背面ガラスによって気密封止される。図１４は背面ガラスが取り付けられる前の、素子基板２１０の平面図である。素子基板２１０の中央の大部分には表示領域２２１が形成されている。有機ＥＬ表示装置においても、駆動回路を表示領域２２１周辺に作りこむことによっていわゆる額縁を小さくすることが出来る。
【００６２】
表示領域２２１の両側に本発明のＣＭＯＳＴＦＴを含むゲートドライバ回路２２３が配置されている。各ゲートドライバ回路２２３からはゲート信号線が延在している。左側のゲートドライバ回路２２３からのゲート信号線２２４と右側のゲートドライバ回路２２３からのゲート信号線２２５とは交互に配置されている。
【００６３】
表示領域２２１の下側には本発明によるＣＭＯＳＴＦＴを含むデータドライバ回路２２６が配置され、このデータ信号駆動回路からは表示領域２２１側にデータ信号線２２７が延在している。表示領域２２１の上側には電流供給母線２２８が配置され、この電流供給母線２２８からは表示領域２２１側に電流供給線２２９が延在している。
【００６４】
データ信号線２２７と電流供給線２２９は交互に配置され、データ信号線２２７、電流供給線２２９、および前記ゲート信号線２２４、ゲート信号線２２５で囲まれた各領域において一つの画素ＰＸの領域を構成する。
【００６５】
表示領域の上側にはコンタクトホール群２３０が形成されている。コンタクトホール群２３０は表示領域全域に形成される有機ＥＬ層の上部電極を、絶縁膜の下に形成されていて端子まで延在する配線と電気的に接続する役割を有する。
【００６６】
表示領域２２１、ゲートドライバ回路２２３、データドライバ回路２２６、電流供給母線２２８を囲むようにして封着材２３２が形成され、この部分に背面ガラスと素子基板２００を封止する枠となる部分が封着される。封着材の外側の部分２１０には端子部２３１が形成され、この端子２３１から、ゲートドライバ回路２２３、データドライバ回路２２６、電流供給母線２２８等に信号または電流が供給される。
【００６７】
図１５は図１４に示す画素ＰＸの駆動回路である。図１５において、電源線３５１からＯＬＥＤ駆動ＴＦＴ３０３、点灯ＴＦＴスイッチ３０２、有機ＥＬ発光素子（ＯＬＥＤ素子３０１）が直列に接続され、ＯＬＥＤ素子３０１の一端はアースに接続されている。ＯＬＥＤ素子３０１に流れる電流を制御することによってＯＬＥＤ素子３０１の発光を制御し、画像が形成される。ＯＬＥＤ素子３０１に電流を流すか否かは点灯ＴＦＴスイッチ３０２によって制御される。
【００６８】
ＯＬＥＤ素子３０１からの発光強度の階調は信号線３５４からの信号に応じてＯＬＥＤ駆動ＴＦＴ３０３によって制御される。ＯＬＥＤ駆動ＴＦＴ３０３はＰＭＯＳＴＦＴである。一方、他のＴＦＴはＮＭＯＳＴＦＴである。
【００６９】
実施例１５において、信号線５３４からの信号は保持容量３０４に蓄えられ、この保持容量３０４の電位に応じてＯＬＥＤ駆動ＴＦＴ３０３に流れる電流が制御されることによって階調表示を行う。しかし、ＴＦＴは製造ばらつきによってスレッショルド電圧ＶＴＨが変化する。このＶＴＨのばらつきを補償するために、あらかじめリセットＴＦＴスイッチ３０５によって、図１５に示す電圧Ｖ１０と電圧Ｖ１２の差をＯＬＥＤ駆動ＴＦＴ３０３のＶＴＨにそろえることによってＯＬＥＤ駆動ＴＦＴ３０３に信号電圧に応じた電流を流し、ＯＬＥＤ素子３０１に階調に応じた発光をさせる。
【００７０】
このように、図１９に示す画素における制御回路は、ＮＭＯＳＴＦＴとＰＭＯＳＴＦＴを含むので、本発明を適用することによって製造プロセスの短縮を図ることが出来、スループットが向上して、製造コストの低減が可能となる。
【図面の簡単な説明】
【００７１】
【図１】ＴＦＴ基板に半導体膜を形成した断面図である。
【図２】半導体膜上にハーフ露光を含む工程によってレジストを形成した断面図である。
【図３】図２の状態に対してドライエッチングを行った状態を示す断面図である。
【図４】ＮＭＯＳＴＦＴのチャネル形成のためのＰ型イオンインプラを行う模式図である。
【図５】ＰＭＯＳＴＦＴのチャネル形成のためのＮ型イオンインプラを行う模式図である。
【図６】フォトリソ工程によってゲート電極を形成した状態を示す図である。
【図７】図６に対して、ソース・ドレインを形成するための高濃度イオンインプラを行う模式図である。
【図８】ＬＤＤを形成するためのＮ型イオンインプラを行う図である。
【図９】本発明によるＴＦＴの詳細図である。
【図１０】ＰＭＯＳＴＦＴに対してソース・ドレイン領域の形成と、チャネル周辺を電流が流れないようにするための高濃度Ｐ型インプラを行う図である。
【図１１】配線メタルを形成する図である。
【図１２】イオンインプラによってゲート絶縁膜の表面に変化が生ずることを示す図である。
【図１３】液晶表示装置の構成を示す模式図である。
【図１４】有機ＥＬ表示装置の模式平面図である。
【図１５】有機ＥＬ表示装置の画素部の駆動回路である。
【符号の説明】
【００７２】
１…ＴＦＴ基板、  ２…下地膜、  ３…半導体膜、  ４ａ…ハーフ露光フォトレジスト、  ４ｂ…フル露光フォトレジスト、  ６…ゲート絶縁膜、  ７ａ、７ｂ…P型チャネル領域、８…N型チャネル領域、９ａ、９ｂ…ゲート電極、  １０ａ、１０ｂ…ゲート電極用レジスト、  １１ａ…ＮＭＯＳＴＦＴのソース・ドレイン、  １２ａ、１２ｂ…ＬＤＤ、  １３ｂ…ＰＮ接合形成用レジスト、  １４…ＰＭＯＳＴＦＴのソース・ドレイン、  １５…層間絶縁膜、  １１６…配線メタル、  １７…スルーホール。
【図１】
2010113151.tif 000003
【図２】
2010113151.tif 000004
【図３】
2010113151.tif 000005
【図４】
2010113151.tif 000006
【図５】
2010113151.tif 000007
【図６】
2010113151.tif 000008
【図７】
2010113151.tif 000009
【図８】
2010113151.tif 000010
【図９】
2010113151.tif 000011
【図１０】
2010113151.tif 000012
【図１１】
2010113151.tif 000013
【図１２】
2010113151.tif 000014
【図１３】
2010113151.tif 000015
【図１４】
2010113151.tif 000016
【図１５】
2010113151.tif 000017