(57)【要約】【課題】電源の電圧値に応じて供給電力がＰＷＭ制御されている負荷と電源及び電源線の一部又は全部を共有する他の負荷がオンされたとしても、ＰＷＭ制御されている負荷の性能の瞬時低下を防止することが可能な電源制御装置を提供する。【解決手段】ＰＷＭ制御された電力をブレーキランプ６ｂ，６ｂへ供給すべき車載電源（即ちオルタネータ１及びバッテリ３）から電力が供給されるべきデフォガ７ｂのオン／オフを、デフォガ信号のオン／オフとして検出するようにしてある。デフォガ信号のオンを検出した場合は、オフを検出した場合に記憶した電源電圧値より「Ｖｃ」（即ち車載電源の内部抵抗及び車載電源から電源制御装置に至る電源の配線の抵抗の和とデフォガ７ｂの負荷電流との積で決まる電圧降下の値）だけ低い電圧値に基づいてＰＷＭ制御を行う。【選択図】図１
2010142054.tif 000002
【特許請求の範囲】
【請求項１】
電源の電圧値を検出する電圧計と、該電圧計が検出した電圧値に基づいて前記電源から負荷へ供給すべき電力をＰＷＭ制御するＰＷＭ制御部とを備える電源制御装置において、
前記電源から電力が供給されるべき第２の負荷のオン／オフを検出する検出手段と、
該検出手段がオフを検出した場合、前記電圧計が検出した電圧値を記憶する記憶手段とを備え
前記ＰＷＭ制御部は、前記検出手段がオンを検出した場合、前記記憶手段が記憶した電圧値より低い電圧値に基づいてＰＷＭ制御するようにしてあること
を特徴とする電源制御装置。
【請求項２】
電源の電圧値を検出する電圧計と、該電圧計が検出した電圧値に基づいて前記電源から負荷へ供給すべき電力をＰＷＭ制御するＰＷＭ制御部とを備える電源制御装置において、
前記電源から電力が供給されるべき第２の負荷のオン／オフを検出する検出手段と、
該検出手段がオンを検出した場合に前記電圧計が検出した電圧値を、前記検出手段がオフを検出した場合に記憶する記憶手段とを備え、
前記ＰＷＭ制御部は、前記検出手段がオンを検出した場合、前記記憶手段が記憶した電圧値に基づいてＰＷＭ制御するようにしてあること
を特徴とする電源制御装置。
【請求項３】
前記ＰＷＭ制御部は、制御周期が、前記負荷をオンさせるべき期間にある場合、前記検出手段がオンを検出した時に、前記制御周期の前記期間を延長するようにしてあることを特徴とする請求項１又は２に記載の電源制御装置。
【請求項４】
電源の電圧値を検出する電圧計と、該電圧計が検出した電圧値に基づいて前記電源から負荷へ供給すべき電力をＰＷＭ制御する第１ＰＷＭ制御部と、前記電源から前記負荷とは異なる負荷へ供給すべき電力を前記第１ＰＷＭ制御部の制御周期より長い制御周期でＰＷＭ制御する第２ＰＷＭ制御部とを備える電源制御装置において、
前記第２ＰＷＭ制御部の制御周期のオン／オフ期間を検出する検出手段と、
該検出手段がオフ期間を検出した場合、前記電圧計が検出した電圧値を記憶する記憶手段とを備え
前記第１ＰＷＭ制御部は、前記検出手段がオン期間を検出した場合、前記記憶手段が記憶した電圧値より低い電圧値に基づいてＰＷＭ制御するようにしてあること
を特徴とする電源制御装置。
【請求項５】
電源の電圧値を検出する電圧計と、該電圧計が検出した電圧値に基づいて前記電源から負荷へ供給すべき電力をＰＷＭ制御する第１ＰＷＭ制御部と、前記電源から前記負荷とは異なる負荷へ供給すべき電力を前記第１ＰＷＭ制御部の制御周期より長い制御周期でＰＷＭ制御する第２ＰＷＭ制御部とを備える電源制御装置において、
前記第２ＰＷＭ制御部の制御周期のオン／オフ期間を検出する検出手段と、
該検出手段がオン期間を検出した場合に前記電圧計が検出した電圧値を、前記検出手段がオフ期間を検出した場合に記憶する記憶手段とを備え、
前記第１ＰＷＭ制御部は、前記検出手段がオン期間を検出した場合、前記記憶手段が記憶した電圧値に基づいてＰＷＭ制御するようにしてあること
を特徴とする電源制御装置。
【請求項６】
前記第１ＰＷＭ制御部は、制御周期がオン期間にある場合、前記検出手段がオン期間を検出した時に、前記制御周期のオン期間を延長するようにしてあることを特徴とする請求項４又は５に記載の電源制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷へ供給すべき電力をＰＷＭ制御する電源制御装置に関する。
【背景技術】
【０００２】
従来、複数の負荷を制御するシステムにあっては、演算処理機能及び通信機能を有する１又は少数の制御装置と、各負荷の夫々に付随する通信端末との間を１系統に集約された通信線で接続し、前記制御装置が通信線を介して夫々の通信端末に制御信号を送信することによって各負荷を制御する形態が一般的である。一方、各負荷へ電力を供給する電源線は、電源から各負荷又は夫々の負荷の駆動回路へ個別に配線される形態が多く、この場合は負荷の数だけ電源線が必要とされていた。
【０００３】
ところで、近年、自動車等の乗り物では、制御装置によって制御される負荷の数がモデルチェンジごとに増加する傾向にある。これに伴う電線数の増加及びワイヤハーネスの肥大化が、車体重量の増加をもたらし、更には燃費の低下を招く結果となるため、通信線のみならず電源線をも集約化させることが喫緊の課題となっている。
【０００４】
これに対し、例えば特許文献１では、各負荷へ電力を供給するための拠点間をパワーバスと称する集約化されたケーブルで接続することにより、バッテリが車体後部に配置された場合であっても、例えばバッテリとスタータ及びオルタネータとの間を直接太く長いケーブルで接続する必要性を排除し、電線数の増加及びワイヤハーネスの肥大化を防止する技術が開示されている。
【特許文献１】特開２００３−１３７０４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に開示された技術では、複数の負荷の電源電流が共通のパワーバスを流れるため、１つの負荷の電源電流とパワーバスの抵抗との積で決まる電圧降下が、他の負荷にとっては電源電圧の低下となって現れる。このため、例えば、ヒータが作動したときにランプの輝度が低下するように、１つの負荷が作動したときに他の負荷が発揮する性能が低下する虞がある。
【０００６】
また、負荷への供給電力を、変動する電源電圧値に基づいてＰＷＭ制御する場合であっても、電源電圧値の変動に対してＰＷＭ制御が追従するまでには時間遅れを伴うため、他の負荷がオンした瞬間に、供給電力がＰＷＭ制御されている負荷の性能が、一瞬低下するという問題があった。
【０００７】
本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、電源の電圧値に応じて供給電力がＰＷＭ制御されている負荷と電源及び電源線の一部又は全部を共有する他の負荷がオンされたとしても、ＰＷＭ制御されている負荷の性能の瞬時低下を防止することが可能な電源制御装置を提供することにある。
【課題を解決するための手段】
【０００８】
本発明に係る電源制御装置は、電源の電圧値を検出する電圧計と、該電圧計が検出した電圧値に基づいて前記電源から負荷へ供給すべき電力をＰＷＭ制御するＰＷＭ制御部とを備える電源制御装置において、前記電源から電力が供給されるべき第２の負荷のオン／オフを検出する検出手段と、該検出手段がオフを検出した場合、前記電圧計が検出した電圧値を記憶する記憶手段とを備え、前記ＰＷＭ制御部は、前記検出手段がオンを検出した場合、前記記憶手段が記憶した電圧値より低い電圧値に基づいてＰＷＭ制御するようにしてあることを特徴とする。
【０００９】
本発明にあっては、ＰＷＭ制御された電力を負荷へ供給すべき電源から電力が供給されるべき第２の負荷のオン／オフを検出するようにしてあり、オンを検出した場合は、オフを検出した場合に記憶した電源電圧値より低い電圧値に基づいてＰＷＭ制御を行う。
これにより、第２の負荷のオフを検出した場合の電源電圧値から適当な値を差し引いた電圧値に基づいてＰＷＭ制御を行うようにした場合は、第２の負荷のオンによって電源電圧値が低下したとしてもＰＷＭ制御された電力が一定に保たれる。
【００１０】
本発明に係る電源制御装置は、電源の電圧値を検出する電圧計と、該電圧計が検出した電圧値に基づいて前記電源から負荷へ供給すべき電力をＰＷＭ制御するＰＷＭ制御部とを備える電源制御装置において、前記電源から電力が供給されるべき第２の負荷のオン／オフを検出する検出手段と、該検出手段がオンを検出した場合に前記電圧計が検出した電圧値を、前記検出手段がオフを検出した場合に記憶する記憶手段とを備え、前記ＰＷＭ制御部は、前記検出手段がオンを検出した場合、前記記憶手段が記憶した電圧値に基づいてＰＷＭ制御するようにしてあることを特徴とする。
【００１１】
本発明にあっては、ＰＷＭ制御された電力を負荷へ供給すべき電源から電力が供給されるべき第２の負荷のオン／オフを検出するようにしてあり、オンを検出した場合の電源電圧値を、オフを検出した場合に記憶し、その後オンを検出した場合に、記憶した電源電圧値に基づいてＰＷＭ制御を行う。
これにより、第２の負荷のオンを検出した場合は、第２の負荷が前回オンからオフに切り替わる前に検出した低い電源電圧値に基づいてＰＷＭ制御を行うため、第２の負荷のオンによって電源電圧値が低下したとしてもＰＷＭ制御された電力が一定に保たれる。
【００１２】
本発明に係る電源制御装置は、前記ＰＷＭ制御部は、制御周期が、前記負荷をオンさせるべき期間にある場合、前記検出手段がオンを検出した時に、前記制御周期の前記期間を延長するようにしてあることを特徴とする。
【００１３】
本発明にあっては、ＰＷＭ制御部の制御周期が、負荷をオンさせるべき期間にある場合に、第２の負荷のオンへの変化を検出した時は、検出した時の制御周期の前記期間を延長する。
これにより、負荷をオンさせるべき期間の開始から終了までの間に第２の負荷のオンの立ち上がりが検出された制御周期について、前記期間の長さを再度算出し、延長する方向に算出された前記期間をそのときの制御周期に反映させて負荷へ供給すべき電力を増大させる。このため、第２の負荷のオンによって電源電圧値が低下する場合のＰＷＭ制御の遅れは、負荷をオフさせるべき期間長以内に抑えられる。
【００１４】
本発明に係る電源制御装置は、電源の電圧値を検出する電圧計と、該電圧計が検出した電圧値に基づいて前記電源から負荷へ供給すべき電力をＰＷＭ制御する第１ＰＷＭ制御部と、前記電源から前記負荷とは異なる負荷へ供給すべき電力を前記第１ＰＷＭ制御部の制御周期より長い制御周期でＰＷＭ制御する第２ＰＷＭ制御部とを備える電源制御装置において、前記第２ＰＷＭ制御部の制御周期のオン／オフ期間を検出する検出手段と、該検出手段がオフ期間を検出した場合、前記電圧計が検出した電圧値を記憶する記憶手段とを備え、前記第１ＰＷＭ制御部は、前記検出手段がオン期間を検出した場合、前記記憶手段が記憶した電圧値より低い電圧値に基づいてＰＷＭ制御するようにしてあることを特徴とする。
【００１５】
本発明にあっては、第２ＰＷＭ制御部の制御周期のオン／オフ期間を検出するようにしてあり、オン期間を検出した場合は、オフ期間を検出した場合に記憶した電源電圧値より低い電圧値に基づいて第１ＰＷＭ制御部がＰＷＭ制御を行う。
これにより、第２ＰＷＭ制御部の制御周期のオフ期間を検出した場合の電源電圧値から適当な値を差し引いた電圧値に基づいて、第１ＰＷＭ制御部がＰＷＭ制御を行うようにした場合は、第２ＰＷＭ制御部の制御周期がオン期間となることによって電源電圧値が低下したとしても、第１ＰＷＭ制御部によってＰＷＭ制御された電力が一定に保たれる。
【００１６】
本発明に係る電源制御装置は、電源の電圧値を検出する電圧計と、該電圧計が検出した電圧値に基づいて前記電源から負荷へ供給すべき電力をＰＷＭ制御する第１ＰＷＭ制御部と、前記電源から前記負荷とは異なる負荷へ供給すべき電力を前記第１ＰＷＭ制御部の制御周期より長い制御周期でＰＷＭ制御する第２ＰＷＭ制御部とを備える電源制御装置において、前記第２ＰＷＭ制御部の制御周期のオン／オフ期間を検出する検出手段と、該検出手段がオン期間を検出した場合に前記電圧計が検出した電圧値を、前記検出手段がオフ期間を検出した場合に記憶する記憶手段とを備え、前記第１ＰＷＭ制御部は、前記検出手段がオン期間を検出した場合、前記記憶手段が記憶した電圧値に基づいてＰＷＭ制御するようにしてあることを特徴とする。
【００１７】
本発明にあっては、第２ＰＷＭ制御部の制御周期のオン／オフ期間を検出するようにしてあり、オン期間を検出した場合の電源電圧値を、オフ期間を検出した場合に記憶し、その後オン期間を検出した場合に、記憶した電源電圧値に基づいて第１ＰＷＭ制御部がＰＷＭ制御を行う。
これにより、第２制御部の制御周期のオン期間を検出した場合は、制御周期が前回オン期間からオフ期間に切り替わる前に検出した低い電源電圧値に基づいて第１ＰＷＭ制御部がＰＷＭ制御を行うため、第２ＰＷＭ制御部の制御周期がオン期間となることによって電源電圧値が低下したとしても、第１ＰＷＭ制御部によってＰＷＭ制御された電力が一定に保たれる。
【００１８】
本発明に係る電源制御装置は、前記第１ＰＷＭ制御部は、制御周期がオン期間にある場合、前記検出手段がオン期間を検出した時に、前記制御周期のオン期間を延長するようにしてあることを特徴とする。
【００１９】
本発明にあっては、第１ＰＷＭ制御部の制御周期がオン期間にある場合に、第２ＰＷＭ制御部の制御周期のオン期間への変化を検出した時は、検出した時の第１ＰＷＭ制御部の制御周期のオン期間を延長する。
これにより、オン期間の開始から終了までの間に第２ＰＷＭ制御部の制御周期のオン期間の立ち上がりが検出された第１ＰＷＭ制御部の制御周期について、オン期間長を再度算出し、延長する方向に算出されたオン期間をそのときの制御周期に反映させて負荷へ供給すべき電力を増大させる。このため、第２ＰＷＭ制御部の制御周期がオン期間となることによって電源電圧値が低下する場合の第１ＰＷＭ制御部のＰＷＭ制御の遅れは、第１ＰＷＭ制御部の制御周期のオフ期間長以内に抑えられる。
【発明の効果】
【００２０】
本発明によれば、第２の負荷のオフ（又は第２ＰＷＭ制御部の制御周期のオフ期間）を検出した場合の電源電圧値から適当な値を差し引いた電圧値に基づいてＰＷＭ制御を行うようにした場合は、第２の負荷のオン（又は第２ＰＷＭ制御部の制御周期がオン期間となること）によって電源電圧値が低下する場合であってもＰＷＭ制御された電力が一定に保たれる。
また、第２の負荷がオンからオフに（又は第２ＰＷＭ制御部の制御周期がオン期間からオフ期間に）切り替わる前に検出した低い電源電圧値に基づいてＰＷＭ制御を行うため、第２の負荷のオン（又は第２ＰＷＭ制御部の制御周期がオン期間となること）によって電源電圧値が低下したとしてもＰＷＭ制御された電力が一定に保たれる。
従って、電源の電圧値に応じて供給電力がＰＷＭ制御されている負荷と電源及び電源線の一部又は全部を共有する他の負荷がオンされたとしても、ＰＷＭ制御されている負荷の性能の瞬時低下を防止することが可能となる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明をその実施の形態を示す図面に基づいて詳述する。
（実施の形態１）
図１は、本発明に係る電源制御装置１００の実施の形態１の概略構成を示すブロック図である。図中１は、図示しない車両が備えるエンジン２に連動して発電するオルタネータであり、オルタネータ１には、オルタネータ１が発電及び整流した電圧を定電圧制御及び昇降圧制御してバッテリ３に与えるレギュレータ（図示せず）が付設されている。尚、オルタネータ１及びバッテリ３が、車載電源を構成する。
【００２２】
電源制御装置１００は、ＣＰＵ４１を有する制御部４を備え、ＣＰＵ４１は、プログラム等の情報を記憶するＲＯＭ４２、一時的に発生した情報を記憶するＲＡＭ（記憶手段）４３、時間を計時するためのタイマ４４、及び各種の信号を入出力するための入出力ポート４５，４６，４７，４８，４９と互いにバス接続されている。入出力ポート４５には、ブレーキペダルスイッチ８ａが入力端子に接続されたブレーキ制御部８の出力端子が接続されており、入出力ポート４６には、デフォガスイッチ９ａと一体化されたエアコン９の出力端子が接続されている。
【００２３】
電源制御装置１００は、また、オルタネータ１及びバッテリ３（以下、これらを車載電源という）が供給する電圧値を検出する電圧計５と、車載電源から左右のブレーキランプ（負荷）６ｂ，６ｂ及びデフォガ（第２の負荷、前記負荷とは異なる負荷）７ｂに供給される電流を夫々開閉する半導体リレーからなるブレーキランプリレー６ａ及びデフォガリレー７ａとを備える。電圧計５が検出した電圧値は入出力ポート４７に与えられる。ブレーキランプリレー６ａ及びデフォガリレー７ａは、夫々駆動回路６，７を介して入出力ポート４９，４８と接続されている。
尚、駆動回路６及びブレーキランプリレー６ａと、駆動回路７及びデフォガリレー７ａとは、夫々駆動回路が一体化された半導体リレーで置き換えてもよい。
【００２４】
上述した構成において、使用者が、図示しないブレーキペダルを踏圧／解放する操作を行った場合、ブレーキ制御部８がブレーキペダルスイッチ８ａのオン／オフを検出して制動のオン／オフを示すブレーキ信号を入出力ポート４５に与える。該ブレーキ信号のオンを制御部４のＣＰＵ４１が検出した場合、ＣＰＵ４１は、入出力ポート４９を介して駆動回路６にパルス幅変調されたＰＷＭ信号を与え、ブレーキランプリレー６ａをＰＷＭ周期でオン／オフさせる。これにより、ブレーキランプ６ｂ，６ｂに供給される電流がＰＷＭ制御される。
【００２５】
尚、上述したＰＷＭ信号のデューティ比は、電圧計５が検出した電圧値に基づいて決定されるため、電圧計５からブレーキランプリレー６ａまでの配線は可能な限り短くして、この間の電圧降下を無視できるようにすることが好ましい。
【００２６】
また、使用者が、デフォガスイッチ９ａを押圧するトグル操作を行った場合、エアコン９より入出力ポート４６に対してデフォガ７ｂのオン／オフを指定するデフォガ信号が与えられる。該デフォガ信号のオン／オフを制御部４のＣＰＵ４１が検出した場合、ＣＰＵ４１は、入出力ポート４８を介して駆動回路７にデフォガリレー７ａをオン／オフさせる信号を与える。これにより、デフォガ７ｂに供給される電流がオン／オフされる。
【００２７】
ここでは、車載電源からデフォガリレー７ａに至る電源の配線と、車載電源から電圧計５及びブレーキランプリレー６ａに至る電源の配線とでは、少なくとも車載電源から電源制御装置１００に至る間について共用されている。このため、デフォガ７ｂがオンした場合、車載電源の内部抵抗及び車載電源から電源制御装置１００に至る電源の配線の抵抗の和と、デフォガ７ｂの負荷電流との積で決まる電圧降下の分だけ、電圧計５が検出する電圧値が低下する。
【００２８】
図２は、デフォガ７ｂのオンがブレーキランプ６ｂ，６ｂの照度に与える影響を説明するためのタイミングチャートである。図２（ａ）は、デフォガ信号のオンとは無関係にブレーキランプ６ｂ，６ｂへ供給する電力をＰＷＭ制御した場合のタイミングチャートであり、図２（ｂ）は、デフォガ信号のオンを検出した場合に、該オンと同期させてＰＷＭ制御のデューティ比を変化させた場合のタイミングチャートである。
図中横軸は時間を表し、縦軸は、上のチャートから順に、夫々デフォガ信号のオン／オフ、デフォガ７ｂの負荷電流の大きさ、電圧計５が接続された部位における電源電圧（以下、単に電源電圧という）の大きさ、ブレーキランプ６ｂ，６ｂに係るＰＷＭ制御のデューティ比の大きさ、ブレーキランプ６ｂ，６ｂの照度の大きさを表す。
【００２９】
図２（ａ）において、デフォガ信号が時刻Ｔ０でオンした場合、ＣＰＵ４１がデフォガ信号のオンを検出してデフォガリレー７ａをオンさせる。この場合、デフォガ７ｂの負荷電流がステップ状に立ち上がるため、上述した電圧降下の影響で電源電圧がステップ状に立ち下がる。一方、ブレーキランプ６ｂ，６ｂへ供給される電流は、電源電圧値によって定まるデューティ比でＰＷＭ制御されており、このデューティ比は、電源電圧の低下に追従して増大するように算出される。
【００３０】
ところで、一般的にＰＷＭ制御には時間遅れを伴うため、前記ＰＷＭ制御のデューティ比は、時刻Ｔ０より遅い時刻Ｔ１において漸く適正値にまで増大する。この遅れは、ＰＷＭ制御が、例えば、電圧計５が検出した電圧値を時間積分した値に基づいて行われるような場合に顕著となる。このため、時刻Ｔ０から時刻Ｔ１までの間は、ＰＷＭ制御のデューティ比が適正値に対して不足する結果となり、この間にブレーキランプ６ｂ，６ｂの照度が低下する現象が現れる。
【００３１】
これに対し、図２（ｂ）に示すように、デフォガ信号がオンしてデフォガ７ｂの負荷電流が立ち上がり、電源電圧が立ち下がった場合に、前記ＰＷＭ制御のデューティ比を所定の値に固定することにより、ＰＷＭ制御の遅れに伴うブレーキランプ６ｂ，６ｂの照度の低下を回避させることが可能となる。この場合、固定すべきデューティ比は、デフォガ信号がオンする前に電圧計５が検出した電圧値から、上述した電圧降下の量を減算した値に基づいて算出すればよい。
【００３２】
図３は、デフォガ信号のオン／オフを検出し、オフの場合に電圧計５が検出した電圧値を記憶するＣＰＵ４１の処理手順を示すフローチャートであり、図４は、ブレーキランプ６ｂ，６ｂに供給すべき電力をＰＷＭ制御するＣＰＵ４１の処理手順を示すフローチャートである。また、図５は、オン時間算出のサブルーチンに係るＣＰＵ４１の処理手順を示すフローチャートである。以下の処理は、タイマ４４が計時する一定周期ごとに起動され、ＲＯＭ４２に予め格納されている制御プログラムに従って実行される。
【００３３】
本実施の形態１では、図４に示す処理をＰＷＭ制御の制御周期ごとに起動する。図３に示す処理は、図４に示す処理と同一周期で起動してもよいし、異なる周期で起動するようにしてもよい。
尚、「オンフラグ」、「変化フラグ」、「Ｖｍｅｍ」、「ＰＷＭカウンタ」、「Ｖｔｇｔ」及び「オン時間」は、ＲＡＭ４３に記憶される変数であり、これらの変数は、図示しない初期化処理の中で、ＣＰＵ４１によって「０」にクリアされるものとする。また、「ＰＷＭ周期」及び「Ｖｃ」は、既知の常数とする。更に、「Ｖｔ」及び「Ｄ」は、ＣＰＵ４１のレジスタに一時的に記憶される変数とする。
【００３４】
図３の処理が起動された場合、ＣＰＵ４１は、入出力ポート４７を介して電圧計５が検出した電圧値を取り込み（ステップＳ１１）、取り込んだ電圧値を「Ｖｔ」としてレジスタに記憶する。その後、ＣＰＵ４１は、入出力ポート４６を介してデフォガ信号を取り込み（ステップＳ１２）、取り込んだデフォガ信号がオンであるか否かを判定する（ステップＳ１３）。オンであると判定した場合（ステップＳ１３：ＹＥＳ）、ＣＰＵ４１は、デフォガ信号の状態を記憶する「オンフラグ」がオンの状態を示す「１」であるか否かを判定する（ステップＳ１４）。
【００３５】
「１」であると判定した場合（ステップＳ１４：ＹＥＳ）、ＣＰＵ４１は、処理を終了する。「１」ではないと判定した場合（ステップＳ１４：ＮＯ）、ＣＰＵ４１は、「オンフラグ」に「１」を書き込み（ステップＳ１５）、デフォガ信号がオンに変化したことを示す「変化フラグ」に「１」を書き込む（ステップＳ１６）。その後、ＣＰＵ４１は、入出力ポート４８を介して駆動回路７にデフォガリレー７ａをオンさせる信号を出力して（ステップＳ１７）処理を終了する。
【００３６】
ステップＳ１３でデフォガ信号がオンではないと判定した場合（ステップＳ１３：ＮＯ）、ＣＰＵ４１は、上述した「オンフラグ」がオフの状態を示す「０」であるか否かを判定する（ステップＳ１９）。「０」ではないと判定した場合（ステップＳ１９：ＮＯ）、ＣＰＵ４１は、「オンフラグ」に「０」を書き込む（ステップＳ２０）。その後、ＣＰＵ４１は、入出力ポート４８を介して駆動回路７にデフォガリレー７ａをオフさせる信号を出力する（ステップＳ２１）。
【００３７】
ステップＳ２１の処理を終えた場合、又はステップＳ１９で「オンフラグ」が「０」であると判定した場合（ステップＳ１９：ＹＥＳ）、ＣＰＵ４１は、レジスタに記憶した「Ｖｔ」を「Ｖｍｅｍ」に書き込んで（ステップＳ２３）処理を終了する。
このようにして、ＣＰＵ４１は、デフォガ信号のオフを検出した場合に電圧計５が検出した電圧値を「Ｖｍｅｍ」に書き込む。従って、電源電圧がステップ状に立ち下がる前に、「Ｖｍｅｍ」に電源電圧値が記憶される。
【００３８】
図４の処理が起動された場合、ＣＰＵ４１は、入出力ポート４５を介してブレーキ信号を取り込み（ステップＳ３１）、取り込んだブレーキ信号がオンであるか否かを判定する（ステップＳ３２）。オンではないと判定した場合（ステップＳ３２：ＮＯ）、ＣＰＵ４１は、そのまま処理を終了する。
【００３９】
ブレーキ信号がオンであると判定した場合（ステップＳ３２：ＹＥＳ）、ＣＰＵ４１は、「変化フラグ」に「０」を書き込み（ステップＳ３３）、オン時間算出に係るサブルーチンを呼び出して実行する（ステップＳ３４）。ここで算出する「オン時間」は、後述する単位時間との積が実際の時間となるような値である。
そして、ＣＰＵ４１は、処理中の制御周期についてオン期間を開始させるために、入出力ポート４９を介して駆動回路６にブレーキランプリレー６ａをオンさせる信号を出力し（ステップＳ３５）、制御周期をカウントするための「ＰＷＭカウンタ」に「０」を書き込む（ステップＳ３６）。
【００４０】
次いで、ＣＰＵ４１は、「変化フラグ」が「１」であるか否かを判定し（ステップＳ３７）、「１」であると判定した場合（ステップＳ３７：ＹＥＳ）、再び「変化フラグ」に「０」を書き込む（ステップＳ３８）と共に、オン時間算出に係るサブルーチンを呼び出して実行する（ステップＳ３９）。
このように、一旦開始した制御周期のオン期間中に「変化フラグ」の「１」を検出した時に、処理中の制御周期のオン時間を再計算する。
【００４１】
ステップＳ３９の処理を終えた場合、又はステップＳ３７で「変化フラグ」が「１」ではないと判定した場合（ステップＳ３７：ＮＯ）、ＣＰＵ４１は、単位時間が経過するまで待機する（ステップＳ４０）。ここでの待機は、例えば100μsの待ち処理とし、100μs後に処理を再開するようにしてある。
その後、ＣＰＵ４１は、「ＰＷＭカウンタ」に「１」を加算し（ステップＳ４１）、「ＰＷＭカウンタ」が「オン時間」と等しいか否かを判定する（ステップＳ４２）。
【００４２】
「オン時間」と等しくないと判定した場合（ステップＳ４２：ＮＯ）、ＣＰＵ４１は、処理をステップＳ３７に戻す。
このようにして、制御周期のオン期間が終了するまで、ＣＰＵ４１は、ステップＳ３７からステップＳ４２までのループを巡回する処理を実行する。
「ＰＷＭカウンタ」が「オン時間」と等しいと判定した場合（ステップＳ４２：ＹＥＳ）、ＣＰＵ４１は、制御周期のオン期間を終了させるために、入出力ポート４９を介して駆動回路６にブレーキランプリレー６ａをオフさせる信号を出力し（ステップＳ４３）、処理を終了する。
【００４３】
図５のサブルーチンが呼び出しされた場合、ＣＰＵ４１は、入出力ポート４７を介して電圧計５が検出した電圧値を取り込み（ステップＳ５１）、取り込んだ電圧値を「Ｖｔ」としてレジスタに記憶する。その後、ＣＰＵ４１は、デフォガ信号の状態を記憶する「オンフラグ」が「１」であるか否かを判定する（ステップＳ５２）。「１」であると判定した場合（ステップＳ５２：ＹＥＳ）、ＣＰＵ４１は、「Ｖｍｅｍ」から、固定値である「Ｖｃ」の値を減算し、「Ｖｔ」としてレジスタに記憶する（ステップＳ５３）。ここで、「Ｖｃ」は、図１で説明した電圧降下に対応する値である。
【００４４】
ステップＳ５３の処理を終えた場合、又はステップＳ５２で「オンフラグ」が「１」ではないと判定した場合（ステップＳ５２：ＮＯ）、ＣＰＵ４１は、「Ｖｔｇｔ」／「Ｖｔ」の自乗値を「Ｄ」に書き込む（ステップＳ５４）。ここで、「Ｖｔｇｔ」は、ＰＷＭ制御の目標電圧値であり、図示しない他の処理において設定されるものとする。また、「Ｄ」は、処理中の制御周期で設定されるべきデューティ比である。
次いで、ＣＰＵ４１は、固定値である「ＰＷＭ周期」と「Ｄ」との積を整数化して「オン時間」に書き込み（ステップＳ５５）、呼び出された処理にリターンする。ここで、「ＰＷＭ周期」は、単位時間との積が制御周期となるような値である。
【００４５】
以上のように、本実施の形態１によれば、ＰＷＭ制御された電力をブレーキランプへ供給すべき車載電源から電力が供給されるべきデフォガのオン／オフを、デフォガ信号のオン／オフとして検出するようにしてある。デフォガ信号のオンを検出した場合は、オフを検出した場合に記憶した電源電圧値より「Ｖｃ」（即ち車載電源の内部抵抗及び車載電源から電源制御装置に至る電源の配線の抵抗の和とデフォガの負荷電流との積で決まる電圧降下の値）だけ低い電圧値に基づいてＰＷＭ制御を行う。
従って、車載電源の電圧値に応じて供給電力がＰＷＭ制御されているブレーキランプと電源及び電源線の一部又は全部を共有するデフォガがオンされたとしても、ブレーキランプの照度の瞬時低下を防止することが可能となる。
【００４６】
また、ＰＷＭ制御の制御周期がブレーキランプをオンさせるべきオン期間にある場合に、デフォガ信号のオンへの変化を検出した時は、検出した時の制御周期についてオン期間長を再度算出し、延長する方向に算出されたオン期間を処理中の制御周期に反映させてブレーキランプへ供給すべき電力を増大させる。
従って、デフォガのオンによって電源電圧値が低下する場合のＰＷＭ制御の遅れを、制御周期のオフ期間長以内に抑えることが可能となる。
【００４７】
尚、本実施の形態１にあっては、デフォガ信号のオン／オフを一定の周期で（即ち時系列的に）検出しているが、これに限定するものではなく、例えば、デフォガ信号がオン／オフした時にＣＰＵ４１に割り込みをかけることにより、ＣＰＵ４１へ前記オン／オフを積極的に通知してＣＰＵ４１に図３の処理を実行させるようにしてもよい。
この場合も、図４及び図５の処理については共通である。
【００４８】
また、デフォガ信号のオン／オフを検出した時に、ＣＰＵ４１がデフォガリレー７ａをオン／オフさせているが、例えば、電源制御装置１００の外部にある他のＣＰＵが前記デフォガ信号のオン／オフを並列的に検出してデフォガリレー７ａをオン／オフさせる形態であってもよい。この場合、図３のステップＳ１７及びステップＳ２１の処理は不要となる。
【００４９】
更にまた、デフォガ信号のオフを検出した場合に電源電圧値を記憶しているが、該電源電圧値に基づいて先にデューティ比を決定して記憶し、デフォガ信号のオンを検出した場合に、記憶したデューティ比でＰＷＭ制御するようにしてもよい。
【００５０】
（実施の形態２）
実施の形態１は、デフォガ信号がオンした場合、デフォガ信号がオフした場合に記憶した電源電圧値から一定値を減算した値に基づいてＰＷＭ制御を行う形態であるのに対し、実施の形態２は、デフォガ信号がオンした場合、１つ前にデフォガ信号がオンしていた場合の電源電圧値に基づいてＰＷＭ制御を行う形態である。実施の形態１と２とでは、処理手順に違いがあるが、図４の処理については共通であるため、その説明を省略する。以下では、図４の処理と図６及び図７の処理との組み合わせについて説明する。
【００５１】
図６は、デフォガ信号のオン／オフを検出し、オンの場合に電圧計５が検出した電圧値をオフの場合に記憶するＣＰＵ４１の処理手順を示すフローチャートである。また、図７は、オン時間算出のサブルーチンに係るＣＰＵ４１の処理手順を示すフローチャートである。以下の処理は、タイマ４４が計時する一定周期ごとに起動され、ＲＯＭ４２に予め格納されている制御プログラムに従って実行される。本実施の形態では、図６に示す処理を図４に示す処理と同一周期で起動してもよいし、異なる周期で起動するようにしてもよい。
【００５２】
図６の処理のステップＳ１１４、ステップＳ１１８、ステップＳ１１９及びステップＳ１２２を除いて、ステップＳ１１１からステップＳ１２１までの処理については、夫々図３の処理のステップＳ１１からステップＳ２１までと同一内容であるため、その説明を省略する。
ステップＳ１１４で「オンフラグ」が「１」であると判定した場合（ステップＳ１１４：ＹＥＳ）、又はステップＳ１１７の処理を終えた場合、ＣＰＵ４１は、レジスタに記憶した電圧値「Ｖｔ」を「Ｖｏｎ」に書き込んで（ステップＳ１１８）処理を終了する。
【００５３】
また、ステップＳ１２１の処理を終えた場合、ＣＰＵ４１は、「Ｖｏｎ」を「Ｖｍｅｍ」に書き込んで（ステップＳ１２２）処理を終了する。一方、ステップＳ１１９で「オンフラグ」が「０」であると判定した場合（ステップＳ１１９：ＹＥＳ）、ＣＰＵ４１は、そのまま処理を終了するが、この場合にもステップＳ１２２の処理を実行してから処理を終了するようにしてもよい。
このようにして、ＣＰＵ４１は、デフォガ信号のオンを検出した場合に電圧計５が検出した電圧値を、デフォガ信号のオフを検出した場合に「Ｖｍｅｍ」に書き込む。従って、ステップ状に立ち下がった電源電圧が復帰して立ち上がる前に、「Ｖｍｅｍ」に電源電圧値が記憶される。
【００５４】
図７のオン時間算出に係るサブルーチンのステップＳ１５１，Ｓ１５２，Ｓ１５４，Ｓ１５５については、夫々図５のオン時間算出に係るサブルーチンのステップＳ５１，Ｓ５２，Ｓ５４，Ｓ５５と同一内容であるため、その説明を省略する。
ステップＳ１５２で「オンフラグ」が「１」であると判定した場合（ステップＳ１５２：ＹＥＳ）、ＣＰＵ４１は、「Ｖｍｅｍ」を「Ｖｔ」に書き込む（ステップＳ１５３）。これにより、続くステップＳ１５４では、上述したステップＳ１２２で書き込まれた「Ｖｍｅｍ」に基づいてＰＷＭ制御のデューティ比「Ｄ」が算出される。
【００５５】
その他、実施の形態１に対応する箇所には同様の符号を付して、その詳細な説明を省略する。
【００５６】
以上のように、本実施の形態２によれば、デフォガ信号のオンを検出した場合の電源電圧値を、オフを検出した場合に記憶し、その後オンを検出した場合に、記憶した電源電圧値「Ｖｍｅｍ」に基づいてＰＷＭ制御を行う。
これにより、デフォガ信号のオンを検出した場合は、デフォガ信号がオンからオフに切り替わる前に検出した低い電源電圧値に基づいてＰＷＭ制御を行うため、デフォガのオンによって電源電圧値が低下したとしても、ブレーキランプに供給される電力を一定に保つことが可能となる。
【００５７】
（実施の形態３）
実施の形態１及び２は、車載電源からデフォガ７ｂへ直流的に電力を供給する形態であるのに対し、実施の形態３は、車載電源からデフォガ７ｂに供給する電力をＰＷＭ制御する形態である。実施の形態１及び３では、図４及び図５の処理が共通であるため、その説明を省略する。後に、図４及び図５の処理と、図９及び図１０の処理との組み合わせについて説明する。
【００５８】
図８は、デフォガ７ｂに供給される電力のＰＷＭ制御が、ブレーキランプ６ｂ，６ｂの照度に与える影響を説明するためのタイミングチャートである。図８（ａ）は、デフォガ７ｂに係るＰＷＭ制御とは無関係にブレーキランプ６ｂ，６ｂへ供給する電力をＰＷＭ制御した場合のタイミングチャートである。また、図８（ｂ）は、デフォガ７ｂに係るＰＷＭ制御の制御周期のオン／オフ期間を検出した場合に、該オン／オフ期間と同期させてブレーキランプ６ｂ，６ｂへ供給する電力をＰＷＭ制御した場合のタイミングチャートである。
【００５９】
図中横軸は時間を表し、縦軸は、上のチャートから順に、夫々デフォガ信号のオン／オフ、デフォガ７ｂの負荷電流の大きさ、電源電圧の大きさ、ブレーキランプ６ｂ，６ｂに係るＰＷＭ制御（以下、第１ＰＷＭ制御という）のデューティ比の大きさ、ブレーキランプ６ｂ，６ｂの照度の大きさを表す。
【００６０】
図８（ａ）において、デフォガ信号が時刻Ｔ０でオンした場合、ＣＰＵ４１がデフォガ信号のオンを検出してデフォガ７ｂに係るＰＷＭ制御（以下、第２ＰＷＭ制御という）を開始する。この場合、デフォガ７ｂの負荷電流が矩形状をなして周期的に変化するため、上述した電圧降下の影響で電源電圧も矩形状をなして周期的に変化する。この場合の周期は、第２ＰＷＭ制御の制御周期と対応している。
ここで、第１ＰＷＭ制御のデューティ比を、実施の形態１，２の如くデフォガ信号がオンしたときに所定の値に固定した場合、ブレーキランプ６ｂ，６ｂの照度は、電源電圧の周期的な変化の影響を受けて変動する。
【００６１】
これに対し、図８（ｂ）に示すように、デフォガ信号がオンしてデフォガ７ｂの負荷電流が周期的に増加し、電源電圧が矩形状をなして周期的に低下した場合に、第１ＰＷＭ制御のデューティ比を所定の値に固定することにより、ブレーキランプ６ｂ，６ｂの照度の変動を回避させることが可能となる。この場合、固定すべきデューティ比は、第２ＰＷＭ制御の制御周期がオフ期間である場合に電圧計５が検出した電圧値から、上述した電圧降下の量を減算した値に基づいて算出すればよい。
【００６２】
図９は、デフォガ７ｂに係るＰＷＭ制御の制御周期のオン／オフ期間を検出し、オフ期間の場合に電圧計５が検出した電圧値を記憶するＣＰＵ４１の処理手順を示すフローチャートであり、図１０は、デフォガ７ｂに供給すべき電力をＰＷＭ制御するＣＰＵ４１の処理手順を示すフローチャートである。以下の処理は、タイマ４４が計時する一定周期ごとに起動され、ＲＯＭ４２に予め格納されている制御プログラムに従って実行される。
【００６３】
本実施の形態３では、図４及び図１０に示す夫々の処理を、第１ＰＷＭ制御及び第２ＰＷＭ制御の制御周期ごとに起動する。図９に示す処理は、図４に示す処理と同一周期で起動してもよいし、異なる周期で起動するようにしてもよい。
尚、「オン期間フラグ」、「ＰＷＭカウンタ２」及び「オン時間２」は、ＲＡＭ４３に記憶される変数であり、これらの変数は、図示しない初期化処理の中で、ＣＰＵ４１によって「０」にクリアされるものとする。また、「ＰＷＭ周期２」は、既知の常数とする。更に、「Ｄ２」は、ＣＰＵ４１のレジスタに一時的に記憶される変数とする。
【００６４】
図９の処理が起動された場合、ＣＰＵ４１は、入出力ポート４７を介して電圧計５が検出した電圧値を取り込み（ステップＳ２１１）、取り込んだ電圧値を「Ｖｔ」としてレジスタに記憶する。その後、ＣＰＵ４１は、第２ＰＷＭ制御の制御周期のオン期間を示す「オン期間フラグ」が「１」であるか否かを判定する（ステップＳ２１３）。「１」であると判定した場合（ステップＳ２１３：ＹＥＳ）、ＣＰＵ４１は、「オン期間フラグ」を遅延させて記憶する「オンフラグ」が「１」であるか否かを判定する（ステップＳ２１４）。
【００６５】
「１」であると判定した場合（ステップＳ２１４：ＹＥＳ）、ＣＰＵ４１は処理を終了する。「１」ではないと判定した場合（ステップＳ２１４：ＮＯ）、ＣＰＵ４１は、「オンフラグ」に「１」を書き込み（ステップＳ２１５）、「オン期間フラグ」が「１」に変化したことを示す「変化フラグ」に「１」を書き込み（ステップＳ２１６）、処理を終了する。
【００６６】
ステップＳ２１３で「オン期間フラグ」が「１」ではないと判定した場合（ステップＳ２１３：ＮＯ）、ＣＰＵ４１は、「オンフラグ」が「０」であるか否かを判定する（ステップＳ２１９）。「０」ではないと判定した場合（ステップＳ２１９：ＮＯ）、ＣＰＵ４１は、「オンフラグ」に「０」を書き込む（ステップＳ２２０）。ステップＳ２２０の処理を終えた場合、又はステップＳ２１９で「オンフラグ」が「０」であると判定した場合（ステップＳ２１９：ＹＥＳ）、ＣＰＵ４１は、レジスタに記憶した「Ｖｔ」を「Ｖｍｅｍ」に書き込んで（ステップＳ２２３）処理を終了する。
【００６７】
このようにして、ＣＰＵ４１は、「オン期間フラグ」が「０」であることを検出した場合に電圧計５が検出した電圧値を「Ｖｍｅｍ」に書き込む。従って、後述する図１０の処理でデフォガリレー７ａがオンされて電源電圧がステップ状に立ち下がる前に、「Ｖｍｅｍ」に電源電圧値が記憶される。
【００６８】
図１０の処理が起動された場合、ＣＰＵ４１は、入出力ポート４６を介してデフォガ信号を取り込み（ステップＳ２３１）、取り込んだデフォガ信号がオンであるか否かを判定する（ステップＳ２３２）。オンではないと判定した場合（ステップＳ２３２：ＮＯ）、ＣＰＵ４１は、そのまま処理を終了する。
【００６９】
デフォガ信号がオンであると判定した場合（ステップＳ２３２：ＹＥＳ）、ＣＰＵ４１は、設定すべきデューティ比である「Ｄ２」をＲＡＭ４３から取得する（ステップＳ２３３）。ここで、「Ｄ２」は、図示しない他の処理において設定されるものとする。
その後、ＣＰＵ４１は、固定値である「ＰＷＭ周期２」と「Ｄ２」との積を整数化して「オン時間２」に書き込む（ステップＳ２３４）。ここで、「ＰＷＭ周期２」は、単位時間との積が、第２ＰＷＭ制御の制御周期となるような値である。
【００７０】
次いで、ＣＰＵ４１は、制御周期のオン期間を示す「オン期間フラグ」に「１」を書き込む（ステップＳ２３５）。そして、ＣＰＵ４１は、オン期間を開始させるために、入出力ポート４８を介して駆動回路７にデフォガリレー７ａをオンさせる信号を出力し（ステップＳ２３６）、制御周期をカウントするための「ＰＷＭカウンタ２」に「０」を書き込む（ステップＳ２３７）。
【００７１】
更に、ＣＰＵ４１は、単位時間が経過するまで待機する（ステップＳ２３８）。そして、ＣＰＵ４１は、「ＰＷＭカウンタ２」に「１」を加算し（ステップＳ２３９）、「ＰＷＭカウンタ２」が「オン時間２」と等しいか否かを判定する（ステップＳ２４０）。「オン時間２」と等しくないと判定した場合（ステップＳ２４０：ＮＯ）、ＣＰＵ４１は、処理をステップＳ２３８に戻す。
このようにして、制御周期のオン期間が終了するまで、ＣＰＵ４１は、ステップＳ２３８からステップＳ２４０までのループを巡回する処理を実行する。
【００７２】
「ＰＷＭカウンタ２」が「オン時間２」と等しいと判定した場合（ステップＳ２４０：ＹＥＳ）、ＣＰＵ４１は、制御周期のオン期間を終了させるために、入出力ポート４８を介して駆動回路７にデフォガリレー７ａをオフさせる信号を出力する（ステップＳ２４１）。そして、ＣＰＵ４１は、「オン期間フラグ」に「０」を書き込み（ステップＳ２４２）、処理を終了する。
【００７３】
その他、実施の形態１に対応する箇所には同様の符号を付して、その詳細な説明を省略する。
【００７４】
以上のように、本実施の形態３によれば、デフォガに係るＰＷＭ制御の制御周期のオン／オフ期間を検出するようにしてあり、オン期間を検出した場合は、オフ期間を検出した場合に記憶した電源電圧値より「Ｖｃ」（即ち車載電源の内部抵抗及び車載電源から電源制御装置に至る電源の配線の抵抗の和とデフォガの負荷電流との積で決まる電圧降下の値）だけ低い電圧値に基づいて、ブレーキランプに係るＰＷＭ制御を行う。
従って、車載電源の電圧値に応じて供給電力がＰＷＭ制御されているブレーキランプと電源及び電源線の一部又は全部を共有するデフォガがオンされたとしても、ブレーキランプの照度の瞬時低下を防止することが可能となる。
【００７５】
また、第１ＰＷＭ制御の制御周期がオン期間にある場合に、第２ＰＷＭ制御の制御周期がオン期間へ変化したことを検出した時は、検出した時の制御周期についてオン期間長を再度算出し、延長する方向に算出されたオン期間を処理中の制御周期に反映させてブレーキランプへ供給すべき電力を増大させる。
従って、デフォガのオンによって電源電圧値が低下する場合の第１ＰＷＭ制御の遅れを、制御周期のオフ期間長以内に抑えることが可能となる。
【００７６】
尚、本実施の形態３にあっては、制御部４のＣＰＵ４１が、第１ＰＷＭ制御及び第２ＰＷＭ制御を行っているが、これに限定されるものではなく、他の制御部が、図４の処理により第２ＰＷＭ制御を行うようにしてもよい。この場合、ＣＰＵ４１が、前記他の制御部から受け渡された「オン期間フラグ」を、図９と同一の処理により一定の周期で（即ち時系列的に）検出してもよい。また、例えば、第２ＰＷＭ制御の制御周期のオン／オフ期間の立ち上がりでＣＰＵ４１に割り込みをかけることにより、ＣＰＵ４１へ上記オン／オフ期間を積極的に通知してＣＰＵ４１に図９に相当する処理を実行させるようにしてもよい。
【００７７】
（実施の形態４）
実施の形態３は、第２ＰＷＭ制御の制御周期のオン期間を検出した場合、オフ期間を検出した場合に記憶した電源電圧値から一定値を減算した値に基づいて第１ＰＷＭ制御を行う形態であるのに対し、実施の形態４は、第２ＰＷＭ制御の制御周期のオン期間を検出した場合、１つ前のオン期間を検出していた場合の電源電圧値に基づいて第１ＰＷＭ制御を行う形態である。
【００７８】
実施の形態３と４とでは、処理手順に違いがあるが、図４及び図１０の処理については共通である。また、実施の形態３で説明した図５の処理に代えて、実施の形態１で説明した図７の処理を実行する。図４、図７及び図１０の処理については、その説明を省略する。以下では、図４、図７及び図１０の処理と、図１１の処理との組み合わせについて説明する。
【００７９】
図１１は、デフォガ７ｂに係るＰＷＭ制御の制御周期のオン／オフ期間を検出し、オン期間の場合に電圧計５が検出した電圧値をオフ期間の場合に記憶するＣＰＵ４１の処理手順を示すフローチャートである。以下の処理は、タイマ４４が計時する一定周期ごとに起動され、ＲＯＭ４２に予め格納されている制御プログラムに従って実行される。本実施の形態では、図１１に示す処理を図４に示す処理と同一周期で起動してもよいし、異なる周期で起動するようにしてもよい。
【００８０】
図１１の処理のステップＳ３１４、ステップＳ３１８、ステップＳ３１９及びステップＳ３２２を除いて、ステップＳ３１１からステップＳ３２０までの処理については、夫々図９の処理のステップＳ２１１からステップＳ２２０までと同一内容であるため、その説明を省略する。
ステップＳ３１４で「オンフラグ」が「１」であると判定した場合（ステップＳ３１４：ＹＥＳ）、又はステップＳ３１６の処理を終えた場合、ＣＰＵ４１は、レジスタに記憶した電圧値「Ｖｔ」を「Ｖｏｎ」に書き込んで（ステップＳ３１８）処理を終了する。
【００８１】
また、ステップＳ３２０の処理を終えた場合、ＣＰＵ４１は、「Ｖｏｎ」を「Ｖｍｅｍ」に書き込んで（ステップＳ３２２）処理を終了する。一方、ステップＳ３１９で「オンフラグ」が「０」であると判定した場合（ステップＳ３１９：ＹＥＳ）、ＣＰＵ４１は、そのまま処理を終了するが、この場合にもステップＳ３２２の処理を実行してから処理を終了するようにしてもよい。
このようにして、ＣＰＵ４１は、「オン期間フラグ」が「１」であることを検出した場合に電圧計５が検出した電圧値を、「オン期間フラグ」が「０」であることを検出した場合に「Ｖｍｅｍ」に書き込む。従って、ステップ状に立ち下がった電源電圧が復帰して立ち上がる前に、「Ｖｍｅｍ」に電源電圧値が記憶される。
【００８２】
その他、実施の形態１，３に対応する箇所には同様の符号を付して、その詳細な説明を省略する。
【００８３】
以上のように、本実施の形態４によれば、デフォガに係るＰＷＭ制御の制御周期のオン／オフ期間を検出するようにしてあり、オン期間を検出した場合の電源電圧値を、オフ期間を検出した場合に記憶し、その後オン期間を検出した場合に、記憶した電源電圧値に基づいてブレーキランプに係るＰＷＭ制御を行う。
従って、車載電源の電圧値に応じて供給電力がＰＷＭ制御されているブレーキランプと電源及び電源線の一部又は全部を共有するデフォガがオンされたとしても、ブレーキランプの照度の瞬時低下を防止することが可能となる。
【図面の簡単な説明】
【００８４】
【図１】本発明に係る電源制御装置の実施の形態１の概略構成を示すブロック図である。
【図２】デフォガのオンがブレーキランプの照度に与える影響を説明するためのタイミングチャートである。
【図３】デフォガ信号のオン／オフを検出し、オフの場合に電圧計が検出した電圧値を記憶するＣＰＵの処理手順を示すフローチャートである。
【図４】ブレーキランプに供給すべき電力をＰＷＭ制御するＣＰＵの処理手順を示すフローチャートである。
【図５】オン時間算出のサブルーチンに係るＣＰＵの処理手順を示すフローチャートである。
【図６】デフォガ信号のオン／オフを検出し、オンの場合に電圧計が検出した電圧値をオフの場合に記憶するＣＰＵの処理手順を示すフローチャートである。
【図７】オン時間算出のサブルーチンに係るＣＰＵの処理手順を示すフローチャートである。
【図８】デフォガに供給される電力のＰＷＭ制御が、ブレーキランプの照度に与える影響を説明するためのタイミングチャートである。
【図９】デフォガに係るＰＷＭ制御の制御周期のオン／オフ期間を検出し、オフ期間の場合に電圧計が検出した電圧値を記憶するＣＰＵの処理手順を示すフローチャートである。
【図１０】デフォガに供給すべき電力をＰＷＭ制御するＣＰＵの処理手順を示すフローチャートである。
【図１１】デフォガに係るＰＷＭ制御の制御周期のオン／オフ期間を検出し、オン期間の場合に電圧計が検出した電圧値をオフ期間の場合に記憶するＣＰＵの処理手順を示すフローチャートである。
【符号の説明】
【００８５】
１    オルタネータ（電源）
３    バッテリ（電源）
４    制御部
４１  ＣＰＵ（ＰＷＭ制御部、第１ＰＷＭ制御部、第２ＰＷＭ制御部、検出手段）
４２  ＲＯＭ
４３  ＲＡＭ（記憶手段）
４４  タイマ
５    電圧計
６ｂ  ブレーキランプ（負荷）
７ｂ  デフォガ（第２の負荷、前記負荷とは異なる負荷）
１００  電源制御装置 
【図１】
2010142054.tif 000003
【図２】
2010142054.tif 000004
【図３】
2010142054.tif 000005
【図４】
2010142054.tif 000006
【図５】
2010142054.tif 000007
【図６】
2010142054.tif 000008
【図７】
2010142054.tif 000009
【図８】
2010142054.tif 000010
【図９】
2010142054.tif 000011
【図１０】
2010142054.tif 000012
【図１１】
2010142054.tif 000013