(57)【要約】【課題】  電源雑音を除去し、低周波雑音の特性を良好にできる低雑音電圧制御発振回路を提供する。【解決手段】  駆動用トランジスタＱ1 のベースとＧＮＤの間にコンデンサＣ11を設けることで、そのベースに入力される低周波ノイズを除去でき、駆動用トランジスタＱ1 をｈＦＥの低いトランジスタとすることで、電源から入力される低周波ノイズを除去することができ、発振用トランジスタＱ2 のエミッタ側に、コイルＬ3 を設けることで、周波数特性を広域化して位相雑音の周波数特性を良好にでき、発振用トランジスタＱ2 のエミッタ側に、コンデンサＣ7 とコイルＬ3 で構成される共振回路における共振周波数をＶＣＯの発振周波数帯域の中心辺りに設定することで、ノイズの影響を受けにくい発振周波数にすることができる低雑音電圧制御発振回路である。【選択図】        図１
2010283728.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧が第１の抵抗を介してエミッタに供給され、ベースには電源電圧が分圧された電圧が印加される駆動用トランジスタと、
前記駆動用トランジスタのコレクタがベースに接続されて発振動作を行う発振用トランジスタと、
前記発振用トランジスタのコレクタからの出力を分岐して入力し、帯域制限して前記発振用トランジスタのベースに帰還させ、外部からの制御電圧によって当該ベースに供給される電圧を調整するフィルタ回路と、
前記発振用トランジスタのコレクタからの出力を増幅するバッファアンプとを有し、
前記駆動用トランジスタのベースに一端が接続し、他端が接地する第１のコンデンサを設け、
前記駆動用トランジスタを直流電流増幅率が通常の駆動用トランジスタに比べて低いトランジスタを使用し、
前記駆動用トランジスタのエミッタと前記発振用トランジスタのコレクタが並列接続の第２の抵抗と第１のコイルを介して接続され、
前記発振用トランジスタのエミッタに一端が接続し、他端が接地する第２のコイルを設けたことを特徴とする電圧制御発振回路。
【請求項２】
発振用トランジスタのエミッタと第２のコイルとの間に、第２のコンデンサを直列に接続して、前記第２のコイルと前記第２のコンデンサで共振回路を形成し、
当該共振回路における共振周波数を発振周波数帯域に中心辺りに設定したことを特徴とする請求項１記載の電圧制御発振回路。
【請求項３】
フィルタ回路は、入力端子と出力端子を結ぶラインにコイルを直列に接続し、当該ラインにカソードを接続し、アノードを接地する可変容量ダイオードを設けて形成されたローパスフィルタによって構成され、前記コイルの両端に制御電圧が印加されるようにしたことを特徴とする請求項１又は２記載の電圧制御発振回路。
【請求項４】
フィルタ回路におけるコイルをストリップラインで構成したことを特徴とする請求項３記載の電圧制御発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧制御発振回路に係り、特に、電源雑音を除去し、低周波雑音の特性を良好にする低雑音電圧制御発振回路に関する。
【背景技術】
【０００２】
［従来の技術］
従来の電圧制御発振回路（ＶＣＯ：Voltage Controlled Oscillator）は、制御端子に印加する直流電圧によって発振周波数を変化させる回路である。
そして、従来のＶＣＯには、外部電源が直接接続される構成のものがあり、そのような構成のＶＣＯでは、外部電源の電源雑音、特に数ｋＨｚ以下の低周波ノイズの影響をそのまま受け、その帯域の位相雑音特性が劣化することになる。
【０００３】
［電源雑音による位相雑音の劣化：図４］
従来のＶＣＯにおける電源雑音による位相雑音の劣化について図４を参照しながら説明する。図４は、電源雑音による位相雑音の劣化を示す図である。図４において、横軸が周波数（Offset Frequency）を示し、縦軸が位相雑音（Phase noise）を示している。
【０００４】
そして、図４に示すように、従来のＶＣＯにおける電源雑音による位相雑音の劣化は、下側の曲線が電源雑音の影響を受けていない場合の特性であり、上側の曲線が電源雑音の影響を受けていない場合の特性を示している。電源雑音による影響を受けた場合の方が、特性は悪くなっている。
【０００５】
［電源雑音低減のＶＣＯ使用方法：図５］
そこで、上記の電源雑音による位相雑音の劣化を防ぐために、図５に示すように、電源にリップルフィルタ回路や大容量の低ＥＳＲ（Equivalent Series Resistance：等価直列抵抗）コンデンサなどを使用することが考えられる。
図５は、電源雑音を低減させたＶＣＯの使用方法を示す図である。
【０００６】
図５では、ＶＣＯ１００の電源端子にリップリフィルタ回路２００を挿入し、更に、その電源端子に低ＥＳＲコンデンサを接続している。
リップリフィルタ回路２００は、コレクタを電源に接続し、エミッタをＶＣＯ１００の電源入力端子に接続するトランジスタＴｒと、コレクタとベースを抵抗Ｒで接続し、ベースにコンデンサＣの一端が接続して他端が接地している。
【０００７】
［関連技術］
尚、関連する先行技術として、特開平０８−１０７３０９号公報「電圧制御発振回路」（出願人：株式会社東芝）［特許文献１］と、特開平０９−１９１２１５号公報「電圧制御発振器」（出願人：三菱電機株式会社）［特許文献２］と、特開平１１−２２５０２０号公報「ＶＣＯ回路」（出願人：株式会社村田製作所）［特許文献３］がある。
【０００８】
特許文献１には、電圧制御発振回路において、バッファアンプ回路部１の増幅用トランジスタＴｒ２のベースを低周波交流的に接地するコンデンサＣ１０を設け、バッファアンプ回路部１に電源端子Ｂから加わる低周波雑音に対してはリップルフィルタとになせるようにし、発振回路部２から加わる信号については通常の増幅動作を行わせる構成が示されている。
【０００９】
特許文献２には、電圧制御発振器において、トランジスタを高周波的にコレクタ接地し、位相遅れをキャンセルする位相進み回路としてハイパスフィルタを挿入して、出力周波数を誘電体共振器の共振周波数近傍で低位相雑音な信号として取り出すことができる構成が示されている。
【００１０】
特許文献３には、ＶＣＯ回路において、入力端子３と共振回路となるトランジスタ８のベースとの間に抵抗４、インダクタ１２、共振子１３、コンデンサ７を直列接続し、抵抗４とインダクタ１２との接続点を他端接地のバリキャップ６を接続し、共振回路の出力をタンク回路２に与え、トランジスタ８のエミッタに抵抗１４を介してインダクタ１５及び抵抗１６が並列接続されて接地される構成が示されている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開平０８−１０７３０９号公報
【特許文献２】特開平０９−１９１２１５号公報
【特許文献３】特開平１１−２２５０２０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、上記従来の電圧制御発振回路（ＶＣＯ）では、電源雑音を低減させるために、外部電源との間にリップルフィルタ回路を設け、また、低ＥＳＲコンデンサを設ける必要があるため、近年、電子部品の小型化が要求される現状で、ＶＣＯ単体で、更にＶＣＯを使用するＰＬＬ（Phase Locked Loop）シンセサイザで小型化できないという問題点があった。
【００１３】
また、特許文献１では、バッファアンプ回路部がリップルフィルタの役割を果たすように構成したものに過ぎず、また、特許文献２，３では、低雑音化を図るものではあるが、電源からの低周波雑音を除去するものではない。
【００１４】
本発明は上記実情に鑑みて為されたもので、電源雑音を除去し、低周波雑音の特性を良好にできる低雑音電圧制御発振回路を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記従来例の問題点を解決するための本発明は、電圧制御発振回路において、電源電圧が第１の抵抗を介してエミッタに供給され、ベースには電源電圧が分圧された電圧が印加される駆動用トランジスタと、駆動用トランジスタのコレクタがベースに接続されて発振動作を行う発振用トランジスタと、発振用トランジスタのコレクタからの出力を分岐して入力し、帯域制限して発振用トランジスタのベースに帰還させ、外部からの制御電圧によって当該ベースに供給される電圧を調整するフィルタ回路と、発振用トランジスタのコレクタからの出力を増幅するバッファアンプとを有し、駆動用トランジスタのベースに一端が接続し、他端が接地する第１のコンデンサを設け、駆動用トランジスタを直流電流増幅率が通常の駆動用トランジスタに比べて低いトランジスタを使用し、駆動用トランジスタのエミッタと発振用トランジスタのコレクタが並列接続の第２の抵抗と第１のコイルを介して接続され、発振用トランジスタのエミッタに一端が接続し、他端が接地する第２のコイルを設けたことを特徴とする。
【００１６】
本発明は、上記電圧制御発振回路において、発振用トランジスタのエミッタと第２のコイルとの間に、第２のコンデンサを直列に接続して、第２のコイルと第２のコンデンサで共振回路を形成し、当該共振回路における共振周波数を発振周波数帯域に中心辺りに設定したことを特徴とする。
【００１７】
本発明は、上記電圧制御発振回路において、フィルタ回路が、入力端子と出力端子を結ぶラインにコイルを直列に接続し、当該ラインにカソードを接続し、アノードを接地する可変容量ダイオードを設けて形成されたローパスフィルタによって構成され、当該コイルの両端に制御電圧が印加されるようにしたことを特徴とする。
【００１８】
本発明は、上記電圧制御発振回路において、フィルタ回路におけるコイルをストリップラインで構成したことを特徴とする。
【発明の効果】
【００１９】
本発明によれば、電源電圧が第１の抵抗を介してエミッタに供給され、ベースには電源電圧が分圧された電圧が印加される駆動用トランジスタと、駆動用トランジスタのコレクタがベースに接続されて発振動作を行う発振用トランジスタと、発振用トランジスタのコレクタからの出力を分岐して入力し、帯域制限して発振用トランジスタのベースに帰還させ、外部からの制御電圧によって当該ベースに供給される電圧を調整するフィルタ回路と、発振用トランジスタのコレクタからの出力を増幅するバッファアンプとを有し、駆動用トランジスタのベースに一端が接続し、他端が接地する第１のコンデンサを設け、駆動用トランジスタを直流電流増幅率が通常の駆動用トランジスタに比べて低いトランジスタを使用し、駆動用トランジスタのエミッタと発振用トランジスタのコレクタが並列接続の第２の抵抗と第１のコイルを介して接続され、発振用トランジスタのエミッタに一端が接続し、他端が接地する第２のコイルを設けた電圧制御発振回路としているので、駆動用トランジスタでのノイズ電流を低減して発振用トランジスタへの影響を少なくし、周波数特性を広帯域化して位相雑音の周波数特性を改善できる効果がある。
【００２０】
本発明によれば、発振用トランジスタのエミッタと第２のコイルとの間に、第２のコンデンサを直列に接続して、第２のコイルと第２のコンデンサで共振回路を形成し、当該共振回路における共振周波数を発振周波数帯域に中心辺りに設定した上記電圧制御発振回路としているので、ノイズの影響を受けにくい発振周波数とすることができる効果がある。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施の形態に係る電圧制御発振回路の構成ブロック図である。
【図２】フィルタ回路の回路図である。
【図３】ＶＣＯのノイズ耐性を示す図である。
【図４】電源雑音による位相雑音の劣化を示す図である。
【図５】電源雑音を低減させたＶＣＯの使用方法を示す図である。
【発明を実施するための最良の形態】
【００２２】
本発明の実施の形態について図面を参照しながら説明する。
［実施の形態の概要］
本発明の実施の形態に係る電圧制御発振回路は、電源電圧が第１の抵抗を介してエミッタに供給され、ベースには電源電圧が分圧された電圧が印加される駆動用トランジスタと、駆動用トランジスタのコレクタがベースに接続されて発振動作を行う発振用トランジスタと、発振用トランジスタのコレクタからの出力を分岐して入力し、帯域制限して発振用トランジスタのベースに帰還させ、外部からの制御電圧によって当該ベースに供給される電圧を調整するフィルタ回路と、発振用トランジスタのコレクタからの出力を増幅するバッファアンプとを有する電圧制御発振回路であって、駆動用トランジスタのベースに一端が接続し、他端が接地する第１のコンデンサを設け、駆動用トランジスタを直流電流増幅率が通常の駆動用トランジスタに比べて低いトランジスタを使用し、駆動用トランジスタのエミッタと発振用トランジスタのコレクタが並列接続の第２の抵抗と第１のコイルを介して接続され、発振用トランジスタのエミッタに一端が接続し、他端が接地する第２のコイルを設けたものであり、駆動用トランジスタでのノイズ電流を低減して発振用トランジスタへの影響を少なくし、周波数特性を広帯域化して位相雑音の周波数特性を改善できる。
【００２３】
また、本発明の実施の形態に係る電圧制御発振回路は、発振用トランジスタのエミッタと第２のコイルとの間に、第２のコンデンサを直列に接続して、第２のコイルと第２のコンデンサで共振回路を形成し、当該共振回路における共振周波数を発振周波数帯域に中心辺りに設定したものであり、ノイズの影響を受けにくい発振周波数とすることができる。
【００２４】
尚、請求項における構成と実施の形態における構成との対応は、第１の抵抗はＲ6 に、第１のコンデンサはＣ11に、第２の抵抗はＲ7 に、第１のコイルはＬ1 に、第２のコイルはＬ3 に、第２のコンデンサはＣ7 に相当している。
【００２５】
［電圧制御発振回路：図１］
本発明の実施の形態に係る電圧制御発振回路について図１を参照しながら説明する。図１は、本発明の実施の形態に係る電圧制御発振回路の構成ブロック図である。
本発明の実施の形態に係る電圧制御発振回路（本回路）は、図１に示すように、電源電圧Ｖccが入力される端子（電源端子）と、制御電圧Ｖt が入力される端子（制御電圧端子）と、出力Ｆout が出力される端子（出力端子）を備え、駆動用トランジスタＱ1 と、発振用トランジスタＱ2 と、バッファアンプとなるＩＣ１と、フィルタ回路１０を基本的に有している。
【００２６】
そして、発振用トランジスタＱ2 のコレクタ出力からベースにフィルタ回路１０を介して帰還させて発振させ、フィルタ回路１０のカットオフを制御電圧Ｖt により可変にすることで発振周波数を調整している。
また、発振用トランジスタＱ2 のコレクタ側の負荷は、コイルＬ1 を抵抗Ｒ7 でダンピングさせ、周波数帯域をブロードにしている。
【００２７】
［接続関係］
本回路における接続関係を具体的に説明する。
駆動用トランジスタＱ1 は、ｈＦＥ（直流電流増幅率）の低いトランジスタを使用している。
電源端子が、直列接続の抵抗Ｒ1 、ダイオードＤ1 、抵抗Ｒ2 を介して接地されている。
そして、ダイオードＤ1 のカソード側と抵抗Ｒ2 を接続する点が駆動用トランジスタＱ1 のベースに接続している。
【００２８】
また、抵抗Ｒ1 の電源端子側の点にコンデンサＣ1 の一端が接続され、その他端は接地されている。
更に、電源端子が、コンデンサＣ2 を介して駆動用トランジスタＱ1 のベースに接続し、当該ベースにはコンデンサＣ11を介して接地されている。
また、電源端子は、抵抗Ｒ6 を介して駆動用トランジスタＱ1 のエミッタに接続されている。抵抗Ｒ6 は、駆動用トランジスタＱ1 のエミッタ抵抗である。
【００２９】
駆動用トランジスタＱ1 のコレクタは、直列接続の抵抗Ｒ3 と抵抗Ｒ5 を介して発振用トランジスタＱ2 のベースに接続している。
駆動用トランジスタＱ1 のエミッタと、抵抗Ｒ3 と抵抗Ｒ5 の間の点が、直列接続のコンデンサＣ3 と抵抗Ｒ4 を介して接続されている。
【００３０】
また、発振用トランジスタＱ2 のコレクタとそのベースは、コンデンサＣ4 を介して接続し、当該ベースは、フィルタ回路１０の出力側にコンデンサＣ5 を介して接続している。
抵抗Ｒ6 とコンデンサＣ3 を接続する点は、並列接続の抵抗Ｒ7 とコイルＬ1 を介して発振用トランジスタＱ2 のコレクタに接続している。
そして、抵抗Ｒ7 とコイルＬ1 の並列接続と抵抗Ｒ6 の間の点が、コンデンサＣ6 を介して接地されている。
【００３１】
発振用トランジスタＱ2 のコレクタは、コンデンサＣ8 を介してＩＣ１の入力側に接続し、ＩＣ１の出力側がコンデンサＣ10を介して出力端子に接続している。
また、ＩＣ１には、電源電圧がコイルＬ2 を介して提供されている。
コンデンサＣ8 とＩＣ１の入力側との間の点が、コンデンサＣ12を介してフィルタ回路１０の入力側に接続している。
【００３２】
そして、発振用トランジスタＱ2 のエミッタには、抵抗Ｒ8 と、直列接続のコンデンサＣ7 、コイルＬ3 、抵抗Ｒ9 とが並列に接続され、各他端は接地されている。
【００３３】
［電源雑音除去の工夫］
本回路における電源雑音除去に関する特徴部分を説明する。
第１に、コンデンサＣ1 ，Ｃ2 の他に、駆動用トランジスタＱ1 のベースとグランド（ＧＮＤ）間にコンデンサＣ11を設け、電源から駆動用トランジスタＱ1 のベースに入力される低周波ノイズを除去している。
これは、電源から低周波雑音が入力されると、駆動用トランジスタＱ1 のベースにノイズ電流が流れることになるので、コンデンサＣ11によって低周波ノイズを除去している。
【００３４】
第２に、駆動用トランジスタＱ1 に使用するトランジスタを、通常の駆動用トランジスタに比べてｈＦＥの低いトランジスタとすることで、電源から発振用トランジスタＱ2 に入力する低周波ノイズを低減している。
これは、抵抗Ｒ6 は、駆動用トランジスタＱ1 のエミッタ抵抗となっているため、電源から低周波雑音が入力されると、駆動用トランジスタＱ1 のベースにノイズ電流が流れ、抵抗Ｒ6 にノイズ電流が流れることになる。結果として、駆動用トランジスタＱ1 のコレクタにはノイズ電流のｈＦＥ倍された電流が流れ、発振用トランジスタＱ2 のベースに影響を及ぼす。更に、発振用トランジスタＱ2 でノイズ電流が増加するため、抵抗Ｒ6 のノイズ電流を増やし、結果として、駆動用トランジスタＱ1 のノイズ電流を増加させるフィードバックが起こってしまう。
そのため、駆動用トランジスタＱ1 に、ｈＦＥの低いトランジスタを用いることで、発振用トランジスタＱ2 へのノイズ電流の影響を低減できるものである。
【００３５】
具体的には、駆動用トランジスタのｈＦＥは、品種によって様々であるが、一般的には５０〜１０００程度で、５０〜２００，２００〜４００，４００〜８００，６００〜１０００といったようにランク分けされて製造されている。
通常、高周波増幅用途では、ｈＦＥの高いトランジスタを使用するのが一般的であるが、本回路においては、上記ランク分けされた中でも、最も低いランクのｈＦＥを選択して使用している。
【００３６】
第３に、発振用トランジスタＱ2 のエミッタ側に、コイルＬ3 を設け、周波数特性をブロードにし、位相雑音のｆ特（周波数特性）をなくすよう対応している。
【００３７】
第４に、発振用トランジスタＱ2 のエミッタ側に、コンデンサＣ7 とコイルＬ3 で構成される共振回路における共振周波数は、ＶＣＯの発振周波数帯域の中心辺りに設定することで、ノイズの影響を受けにくい発振周波数とすることができる。
これは、発振用トランジスタＱ2 のコレクタ側の負荷として、コイルＬ1 のインダクタンスを抵抗Ｒ7 の抵抗値でダンピングし、周波数帯域をブロード（広帯域化）しているが、発振用トランジスタＱ2 のエミッタ側は周波数特性（ｆ特）を持っているため、広帯域ＶＣＯの場合、ノイズに対する耐性が周波数によって異なり、ノイズの影響を受けやすい発振周波数と受けにくい発振周波数ができてしまう。
そこで、コンデンサＣ7 とコイルＬ3 で構成される共振回路の共振周波数を、ＶＣＯの発振周波数帯域の中心辺りに設定することにより、ノイズの影響を受けにくい発振周波数にしている。
【００３８】
［フィルタ回路：図２］
次に、本回路におけるフィルタ回路１０について図２を参照しながら説明する。図２は、フィルタ回路の回路図である。
フィルタ回路１０は、図２に示すように、制御電圧Ｖt が入力される端子（制御電圧入力端子）と、入力端子と、出力端子とを備え、入力端子から出力端子に可変容量ダイオードＤ6 、コイルＬ、可変容量ダイオードＤ1 が直列に接続され、アノード側が接地し、カソード側が入力端子と出力端子を結ぶラインに接続する可変容量ダイオードＤ2 〜Ｄ5 を備えている。
【００３９】
具体的には、可変容量ダイオードＤ1 のカソードがコイルＬに接続し、アノードが出力端子に接続し、可変容量ダイオードＤ6 のカソードがコイルＬに接続し、アノードが入力端子に接続している。
また、出力端子と可変容量ダイオードＤ1 のアノードとの間の点に、抵抗Ｒ1 の一端が接続され、他端が接地され、入力端子と可変容量ダイオードＤ6 のアノードとの間の点に、抵抗Ｒ2 の一端が接続され、他端が接地されている。
【００４０】
また、可変容量ダイオードＤ1 のカソードとコイルＬとの間の点に、可変容量ダイオードＤ2 ，Ｄ3 のカソードが接続され、そのアノードが接地され、可変容量ダイオードＤ6 のカソードとコイルＬとの間の点に、可変容量ダイオードＤ4 ，Ｄ5 のカソードが接続され、そのアノードが接地されている。
【００４１】
更に、制御電圧入力端子がコイルＬの両端に接続し、制御電圧Ｖt がコイルＬの両端に印加される。制御電圧Ｖt を制御することで、フィルタ特性を変更している。
ここで、コイルＬをストリップラインで構成してもよい。
図２では、可変容量ダイオードとコイルにより、ローパスフィルタを構成している。
【００４２】
［ＶＣＯのノイズ耐性：図３］
次に、本回路におけるＶＣＯのノイズ耐性について図３を参照しながら説明する。図３は、ＶＣＯのノイズ耐性を示す図である。図３において、従来技術と比較するために、左図（１）が従来のＶＣＯのノイズ耐性を示し、右図（２）が本回路のノイズ耐性を示している。また、横軸がノイズ周波数［Ｈｚ］を示し、縦軸がスプリアスレベル［ｄＢｃ／Ｈｚ］を示している。また、各図で、周波数が低い場合（Low Frequency）、中位の場合（Middle Frequency）、高い場合（High Frequency）の３つが示されている。
【００４３】
図３において、擬似低周波ノイズとして、ＶＣＯの電源ラインにファンクションジェネレータから７００Ｈｚ〜１０ｋＨｚまでの信号を入力し、ＶＣＯの出力に現れるスプリアスレベルを測定した。
従来のＶＣＯでは、発振周波数の低・中・高によるノイズ耐性が異なり、ノイズに対する影響も受けやすかったが、本回路では、発振周波数による周波数特性がなく、ノイズ耐性が良くなっている。
尚、図３（１）の従来の回路では、駆動用トランジスタのｈＦＥは４００程度とし、図３（２）の本回路では、駆動用トランジスタのｈＦＥは１５０程度としている。
【００４４】
［実施の形態の効果］
本回路によれば、駆動用トランジスタＱ1 のベースとＧＮＤの間にコンデンサＣ11を設けることで、そのベースに入力される低周波ノイズを除去でき、駆動用トランジスタＱ1 をｈＦＥの低いトランジスタとすることで、電源から入力される低周波ノイズを除去することができ、発振用トランジスタＱ2 のエミッタ側に、コイルＬ3 を設けることで、周波数特性を広域化して位相雑音の周波数特性を良好にでき、発振用トランジスタＱ2 のエミッタ側に、コンデンサＣ7 とコイルＬ3 で構成される共振回路における共振周波数をＶＣＯの発振周波数帯域の中心辺りに設定することで、ノイズの影響を受けにくい発振周波数とすることができる効果がある。
【産業上の利用可能性】
【００４５】
本発明は、電源雑音を除去し、低周波雑音の特性を良好にできる低雑音電圧制御発振回路に好適である。
【符号の説明】
【００４６】
１…ＩＣ、  １０…フィルタ回路、  １００…ＶＣＯ、  ２００…リップルフィルタ回路、  Ｑ1 …駆動用トランジスタ、  Ｑ2 …発振用トランジスタ
【図１】
2010283728.tif 000003
【図２】
2010283728.tif 000004
【図３】
2010283728.tif 000005
【図４】
2010283728.tif 000006
【図５】
2010283728.tif 000007
【手続補正書】
【提出日】平成22年3月29日(2010.3.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電源電圧が第１の抵抗を介してエミッタに供給され、ベースには電源電圧が分圧された電圧が印加される駆動用トランジスタと、
前記駆動用トランジスタのコレクタがベースに接続されて発振動作を行う発振用トランジスタと、
前記発振用トランジスタのコレクタからの出力を分岐して入力し、帯域制限して前記発振用トランジスタのベースに帰還させ、外部からの制御電圧によって当該ベースに供給される電圧を調整するフィルタ回路と、
前記発振用トランジスタのコレクタからの出力を増幅するバッファアンプとを有し、
前記駆動用トランジスタのベースに一端が接続し、他端が接地する第１のコンデンサを設け、
前記駆動用トランジスタを直流電流増幅率が通常の駆動用トランジスタに比べて低いトランジスタを使用し、
前記駆動用トランジスタのエミッタと前記発振用トランジスタのコレクタが並列接続の第２の抵抗と第１のコイルを介して接続され、
前記発振用トランジスタのエミッタに一端が接続し、他端が接地する第２のコイルを設けたことを特徴とする電圧制御発振回路。
【請求項２】
発振用トランジスタのエミッタと第２のコイルとの間に、第２のコンデンサを直列に接続して、前記第２のコイルと前記第２のコンデンサで共振回路を形成し、
当該共振回路における共振周波数を発振周波数帯域の中心辺りに設定したことを特徴とする請求項１記載の電圧制御発振回路。
【請求項３】
フィルタ回路は、入力端子と出力端子を結ぶラインにコイルを直列に接続し、当該ラインにカソードを接続し、アノードを接地する可変容量ダイオードを設けて形成されたローパスフィルタによって構成され、前記コイルの両端に制御電圧が印加されるようにしたことを特徴とする請求項１又は２記載の電圧制御発振回路。
【請求項４】
フィルタ回路におけるコイルをストリップラインで構成したことを特徴とする請求項３記載の電圧制御発振回路。
【請求項５】
駆動用トランジスタの直流電流増幅率を５０〜２００としたことを特徴とする請求項１乃至４のいずれか記載の電圧制御発振器。
【請求項６】
駆動用トランジスタの直流電流増幅率を５０〜１００としたことを特徴とする請求項１乃至４のいずれか記載の電圧制御発振器。