(57)【要約】【課題】ＦＥＴが破損するようなバイアスに誤設定されることなく、ＦＥＴのバイアス調整を行い得るバイアス制御装置を提供する。【解決手段】ゲートバイアス回路１において、可変電圧リファレンス３１にてＦＥＴ１２，２２間で共通の温度補償用の正電圧信号を生成すると共に、この温度補償用の正電圧信号とは別に、電圧リファレンス３２から発生する正電圧信号を各可変抵抗３６，３７に通すことによりＦＥＴ１２，２２ごとに異なるバイアス調整用の正電圧信号を生成し、これら温度補償用の正電圧信号とバイアス調整用の正電圧信号とを各オペアンプ３３，３４で加算し反転増幅することで、各ＦＥＴ１２，２２へのバイアス電圧を生成するようにしている。【選択図】      図１
2010074407.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を送信周波数の伝送信号に電力増幅する複数のデプレッション型ＦＥＴ（Field Effect Transistor）に対し、バイアス制御を行うバイアス制御装置において、
前記複数のデプレッション型ＦＥＴの周囲温度を検出する温度検出手段と、
この温度検出手段による検出結果に基づいて、前記複数のデプレッション型ＦＥＴ間で共通の温度補償用電圧信号を生成する第１の電圧生成手段と、
前記デプレッション型ＦＥＴごとに異なり、前記デプレッション型ＦＥＴへのバイアス電圧を調整するバイアス調整用電圧信号を生成する第２の電圧生成手段と、
前記複数のデプレッション型ＦＥＴそれぞれに設けられ、前記第１の電圧生成手段で得られる温度補償用電圧信号と前記第２の電圧生成手段で得られるバイアス調整用電圧信号とを加算し反転増幅することで、前記デプレッション型ＦＥＴへのバイアス電圧を生成する演算増幅器とを具備したことを特徴とするバイアス制御装置。
【請求項２】
前記第２の電圧生成手段は、基準電圧信号を発生する基準電圧発生手段と、この基準電圧発生手段と各演算増幅器との間に介在し、抵抗値を任意に設定可能な可変抵抗素子とを備えたことを特徴とする請求項１記載のバイアス制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えば放送局内で使用される電力増幅装置に対するバイアス制御装置に関する。
【背景技術】
【０００２】
放送局にあっては、番組情報信号を放送波に電力増幅して送出する電力増幅装置が使用されている。この電力増幅装置にあっては、内部の複数のＦＥＴ（電界効果型トランジスタ）のバイアス調整が必要となる。また、各ＦＥＴのバイアス調整を行うためには、各ＦＥＴの温度特性を考慮して各ＦＥＴのバイアス電圧を補正することが必要不可欠である。
【０００３】
ところで、上記ＦＥＴには、窒化ガリウム(ＧａＮ)やガリウム砒素(ＧａＡｓ)が用いられる。このＦＥＴは、ゲートバイアスが印加されていない時でも電流が流れるデプレッション型のＦＥＴであり、ピンチオフバイアスが負電圧である。これらの大電力トランジスタでゲートバイアスがゼロ電位もしくは正電圧になるとドレインに過電流が流れ、ＦＥＴ内のジャンクション温度が上昇しＦＥＴの破壊を招く。そのため、ゲートバイアス回路は動作中のＦＥＴに対し常に負電圧を供給する必要がある。
【０００４】
なお従来では、温度補償機能付きのバイアス回路が提案されている（例えば、特許文献１）。このバイアス回路は、サーミスタ等の温度センサを用いてＦＥＴのバイアス電圧を変化させることで、温度補償を行うものである。
【特許文献１】特開２００３−８３５８公報。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、上記温度補償機能付きのバイアス回路にあっても、暴走状態と呼ばれる制御不能な状態に陥ったり、また温度センサ等の異常が発生することが十分に予想される。このような場合、ＦＥＴが破損するようなゲートバイアスに設定されてしまうことがある。
【０００６】
そこで、この発明の目的は、ＦＥＴが破損するようなバイアスに誤設定されることなく、ＦＥＴのバイアス調整を行い得るバイアス制御装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、この発明に係るバイアス制御装置は、入力信号を送信周波数の伝送信号に電力増幅する複数のデプレッション型ＦＥＴ（Field Effect Transistor）に対し、バイアス制御を行うバイアス制御装置において、複数のデプレッション型ＦＥＴの周囲温度を検出する温度検出手段と、この温度検出手段による検出結果に基づいて、複数のデプレッション型ＦＥＴ間で共通の温度補償用電圧信号を生成する第１の電圧生成手段と、デプレッション型ＦＥＴごとに異なり、デプレッション型ＦＥＴへのバイアス電圧を調整するバイアス調整用電圧信号を生成する第２の電圧生成手段と、複数のデプレッション型ＦＥＴそれぞれに設けられ、第１の電圧生成手段で得られる温度補償用電圧信号と第２の電圧生成手段で得られるバイアス調整用電圧信号とを加算し反転増幅することで、デプレッション型ＦＥＴへのバイアス電圧を生成する演算増幅器とを備えるようにしたものである。
【０００８】
なお、第２の電圧生成手段は、基準電圧信号を発生する基準電圧発生手段と、この基準電圧発生手段と各演算増幅器との間に介在し、抵抗値を任意に設定可能な可変抵抗素子とを備えている。
【０００９】
この構成によれば、複数のデプレッション型ＦＥＴ間で共通の温度補償用電圧信号を生成すると共に、この温度補償用電圧信号とは別に、デプレッション型ＦＥＴごとに異なるバイアス調整用電圧信号を生成し、これら温度補償用電圧信号とバイアス調整用電圧信号とを加算し反転増幅することで、デプレッション型ＦＥＴへのバイアス電圧を生成するようにしている。
【００１０】
従って、温度補償用電圧信号に異常が発生しても、デプレッション型ＦＥＴが破損するようなバイアスに設定されてしまうことを防ぐことができ、また個々のデプレッション型ＦＥＴに応じたバイアスの微調整中に、デプレッション型ＦＥＴのバイアスがゼロ電位または正電位に設定されてしまうことを防ぐことができる。さらに、演算増幅器で加算反転増幅させることで、前段の第１及び第２の電圧生成手段に正電圧動作の汎用的な集積回路を用いることができる。
【発明の効果】
【００１１】
以上詳述したようにこの発明によれば、ＦＥＴが破損するようなバイアスに誤設定されることなく、ＦＥＴのバイアス調整を行い得るバイアス制御装置を提供することができる。
【発明を実施するための最良の形態】
【００１２】
以下、この発明の実施形態について図面を参照して詳細に説明する。
【００１３】
図１は、この発明に係るバイアス制御装置が適用される放送システムの構成を示すブロック図である。
【００１４】
図１において、放送すべきＲＦ（Radio frequency）信号は、入力端子１１に供給され、デプレッション型のＦＥＴ１２により電力増幅され、出力端子１３から出力される。同様に、ＲＦ信号は、入力端子２１に供給され、デプレッション型のＦＥＴ２２により電力増幅され、出力端子２３から出力される。
【００１５】
これらＦＥＴ１２，２２は、ゲートバイアス回路１によりゲートバイアス値が調整される。
【００１６】
ところで、本実施形態のゲートバイアス回路１は、可変電圧リファレンス３１と、電圧リファレンス３２と、オペアンプ３３，３４と、制御回路３５とを備えている。電圧リファレンス３２は、基準となる正電圧信号を発生する。この正電圧信号は、可変抵抗３６，３７を介してオペアンプ３３，３４に供給される。可変抵抗３６，３７は、各ＦＥＴの１２，２２のバイアス電圧を微調整できるように任意に抵抗値を設定可能である。
【００１７】
可変電圧リファレンス３１から発生された正電圧信号は、オペアンプ３３，３４に供給される。オペアンプ３３，３４は、２つの正電圧信号を加算し反転増幅して負電圧を生成し、この負電圧をゲートバイアス電圧としてＦＥＴ１２，２２に供給する。
【００１８】
制御回路３５は、可変電圧リファレンス３１の正電圧信号を各ＦＥＴ１２，２２の周囲温度に応じて補正する。
【００１９】
図２は、上記制御回路３５の構成を示す回路ブロック図である。この制御回路３５は、温度センサ３５１と、アナログ／デジタル変換器（Ａ／Ｄ）３５２と、補正メモリ３５３と、デジタル／アナログ変換器（Ｄ／Ａ）３５４とから構成される。
【００２０】
温度センサ３５１は、例えばサーミスタを用いたもので、各ＦＥＴ１２，２２の周囲温度に応じて変化する電圧値を温度検出信号として出力する。アナログ／デジタル変換器３５２は、上記温度センサ３５１から出力された温度検出信号をデジタル値に変換し、この温度検出信号をアドレスとして補正メモリ３５３に与える。
【００２１】
補正メモリ３５３には、周囲温度の変化範囲（例えば０℃〜７０℃）において、１℃間隔の各温度値に対応付けて補正データが記憶してある。この補正データは、上記可変電圧リファレンス３１の正電圧を正しい値に温度補正するために作成したものである。
【００２２】
補正メモリ３５３から読み出された補正データは、デジタル／アナログ変換器３５４でアナログ信号に変換されて可変電圧リファレンス３１に供給される。
【００２３】
次に、上記構成におけるＦＥＴ１２，２２のバイアス調整処理について説明する。  
一般的に大電力用途の固体電力増幅器には複数のＦＥＴ１２，２２が用いられるが、ドレインのセット電流を設定するゲートバイアス値は個々のＦＥＴで異なる。本実施形態では、各オペアンプ３３，３４に入力する電圧リファレンス３２からの正電圧信号を一旦可変抵抗３６，３７に通すことでその電圧値を個々のＦＥＴ１２、２２に応じて微調整している。
【００２４】
また、本実施形態では温度補償機能として、温度センサ３５１による検出温度に応じてゲートバイアス値を変える可変電圧リファレンス３１を有している。ゲートバイアス−温度の特性カーブは半導体の素材に起因するため、同一素材のＦＥＴ１２，２２の間では個体差は小さい。そのため本実施形態では、同一素材のＦＥＴ１２，２２には同一の温度補償ΔＶｇｓを印加している。
【００２５】
一般的に高周波大電力用途の固体電力増幅器では、各ＦＥＴ１２，２２間の十分なアイソレーションを得るために増幅回路間を電磁遮蔽している。具体的にはモジュール毎に金属筐体へ収める構造をとるが、これはＦＥＴ１２，２２の温度を検出する箇所と温度補償を行うゲートバイアス回路が隔離された構造(金属筐体の中と外)となってしまい、温度のセンシング速度とバイアスの制御実行速度の両面で課題が多い。本実施形態では、温度センサ３５１で検出された温度データを回路間通信インターフェース(例えばＩ２Ｃ)で制御回路３５に渡し、これを予め用意した補正メモリ３５３と照らし合わせることで、温度変化ΔＴに応じたゲートバイアスΔＶｇｓを高い反応速度で制御させる。
【００２６】
可変電圧リファレンス３１は、制御回路３５からの信号に応じてデジタルポテンションメータの値を変化させＶｍｉｎ〜Ｖｄｄの出力電圧を作り出す。電圧リファレンス３２は可変抵抗３６，３７の抵抗値に応じて、０Ｖ〜Ｖｄｄの電圧を作り出す。これらを増幅率１．００倍のオペアンプ３３，３４で加算反転増幅させると、その出力電圧は、−Ｖｍｉｎ〜−２Ｖｄｄである。ここで、Ｖｍｉｎは可変電圧リファレンス３１が取りうる正電圧の最低電圧であり、Ｖｄｄは可変電圧リファレンス３１および電圧リファレンス３２の動作電圧である。
【００２７】
仮に、制御回路３５の暴走等で可変電圧リファレンス３１が誤った出力電圧信号を出しても、各ＦＥＴ１２，２２ゲートには−Ｖｍｉｎ以下の負電圧が必ず印加されるため、ゲートがゼロ電位や正電圧にはならず、ドレインの過電流によるジャンクション温度の上昇でＦＥＴ１２，２２が破損することを防ぐことができる。
【００２８】
また、可変電圧リファレンス３１は、−Ｖｍｉｎ以上の電圧を出すため、個々のＦＥＴ１２，２２に応じたバイアスの微調整中に電圧リファレンス３２を誤ってゼロ電位に設定しても、各ＦＥＴ１２，２２のゲートに供給されるバイアスは−Ｖｍｉｎ以下である。このため、ドレインの過電流によるジャンクション温度の上昇でＦＥＴ１２，２２が破損することを防ぐことができる。
【００２９】
さらに、本実施形態では、正電圧で動作する可変電圧リファレンス３１の集積回路を使用している。これは負電圧用の可変電圧リファレンスより入手性と制御回路３５との相性が良く、また、ＦＥＴ１２，２２の要求を満たした高い安定度をもつ出力電圧が生成できる。
【００３０】
以上のように上記実施形態では、ゲートバイアス回路１において、可変電圧リファレンス３１にてＦＥＴ１２，２２間で共通の温度補償用の正電圧信号を生成すると共に、この温度補償用の正電圧信号とは別に、電圧リファレンス３２から発生する正電圧信号を各可変抵抗３６，３７に通すことによりＦＥＴ１２，２２ごとに異なるバイアス調整用の正電圧信号を生成し、これら温度補償用の正電圧信号とバイアス調整用の正電圧信号とを各オペアンプ３３，３４で加算し反転増幅することで、各ＦＥＴ１２，２２へのバイアス電圧を生成するようにしている。
【００３１】
従って、温度補償用の正電圧信号に異常が発生しても、ＦＥＴ１２，２２が破損するようなバイアスに設定されてしまうことを防ぐことができ、また個々のＦＥＴ１２，２２に応じたバイアスの微調整中に、ＦＥＴ１２，２２のバイアスがゼロ電位または正電位に設定されてしまうことを防ぐことができる。さらに、オペアンプ３３，３４で加算反転増幅させることで、前段の可変電圧リファレンス３１及び電圧リファレンス３２に正電圧動作の汎用的な集積回路を用いることができる。
【００３２】
なお、上記実施形態では、２つのＦＥＴ１２，２２に対しゲートバイアス電圧を調整する例について説明したが、２以上の複数のＦＥＴに対しゲートバイアス電圧を調整するように構成してもよい。
【００３３】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００３４】
【図１】この発明に係るバイアス制御装置が適用される放送システムの構成を示すブロック図。
【図２】上記図１に示した制御回路の構成を示す回路ブロック図。
【符号の説明】
【００３５】
１…ゲートバイアス回路、１１，２１…入力端子、１２，２２…ＦＥＴ、１３，２３…出力端子、３１…可変電圧リファレンス、３２…電圧リファレンス、３３，３４…オペアンプ、３５…制御回路、３６，３７…可変抵抗、３５１…温度センサ、３５２…アナログ／デジタル変換器、３５３…補正メモリ、３５４…デジタル／アナログ変換器。
【図１】
2010074407.tif 000003
【図２】
2010074407.tif 000004