(57)【要約】【課題】駆動信号の伝達抜けを抑制すること。【解決手段】第１及び第２のパルストランス、所定のデューティ比をもったデューティ信号を生成するデューティ信号生成手段、スイッチング素子駆動信号及びデューティ信号が入力され、スイッチング素子駆動信号の状態により選択される第１又は第２のパルストランスをデューティ信号に応じて駆動するパルストランス駆動手段、第１及び第２のパルストランスの出力を整流した電力によって作動する第１及び第２のエッジ検出手段及び制御駆動手段であって、第１のパルストランスの整流前出力におけるエッジに応じたオンオフ信号を出力する第１のエッジ検出手段、第２のパルストランスの整流前出力におけるエッジに応じたオンオフ信号を出力する第２のエッジ検出手段、及び第１及び第２のエッジ検出手段の出力に基づいて駆動対象スイッチング素子を駆動する制御駆動手段、を備える電気絶縁型スイッチング素子駆動装置。【選択図】図１
2010130780.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２のパルストランスと、
所定のデューティ比をもったデューティ信号を生成するデューティ信号生成手段と、
スイッチング素子駆動信号及び前記デューティ信号が入力され、前記スイッチング素子駆動信号の状態により選択される前記第１又は第２のパルストランスを前記デューティ信号に応じて駆動するパルストランス駆動手段と、
前記第１及び第２のパルストランスの出力を整流した電力によって作動する第１及び第２のエッジ検出手段、及び制御駆動手段であって、前記第１のパルストランスの整流前出力におけるエッジに応じたオンオフ信号を出力する第１のエッジ検出手段、前記第２のパルストランスの整流前出力におけるエッジに応じたオンオフ信号を出力する第２のエッジ検出手段、及び前記第１及び第２のエッジ検出手段の出力に基づいて駆動対象スイッチング素子を駆動する制御駆動手段と、
を備える電気絶縁型スイッチング素子駆動装置。
【請求項２】
前記パルストランス駆動手段は、
前記デューティ信号がＨｉ状態のときに、前記第１又は第２のパルストランスに接続された第１又は第２のスイッチング素子をオン状態とするように構成され、
前記第１又は第２のパルストランスを駆動開始する際に前記デューティ信号がＬｏｗ状態であるときに、前記第１又は第２のスイッチング素子を一時的にオン状態とするための一時パルス信号を出力する一時パルス信号発生手段を有することを特徴とする、
請求項１に記載の電気絶縁型スイッチング素子駆動装置。
【請求項３】
前記制御駆動手段は、前記駆動対象スイッチング素子をオフ状態としてから所定時間経過後に、基準電位と駆動対象スイッチング素子の駆動端子の間をより低インピーダンス化することを特徴とする、
請求項１又は２に記載の電気絶縁型スイッチング素子駆動装置。
【請求項４】
前記駆動対象スイッチング素子における異常状態を検出する異常検出手段と、
前記異常検出手段により検出された異常状態を示す信号を、前記第１及び第２のパルストランスのうち駆動されていない方のパルストランスを介して出力する異常状態伝達手段と、
を備える請求項１ないし３のいずれか１項に記載の電気絶縁型スイッチング素子駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルストランスを介して電力及び信号を一次側から二次側に伝達し、二次側において伝達された信号に基づいてスイッチング素子を駆動する電気絶縁型スイッチング素子駆動装置に関する。
【背景技術】
【０００２】
従来、デューティ比制御されたパルスから成る制御信号を発生する制御回路と、制御信号を分周して互いに高レベル期間と低レベル期間とが交互に配された第１、第２の制御信号を出力する分周回路と、パルストランスとこのパルストランスに発生する逆起電圧をクランプするクランプ回路とにより構成され、第１の制御信号に同期して動作することにより第１の駆動信号を発生する第１の駆動回路と、パルストランスとこのパルストランスに発生する逆起電圧をクランプするクランプ回路とにより構成され、第２の制御信号に同期して動作することにより第１の駆動信号とは高レベル期間と低レベル期間とが交互に配された第２の駆動信号を発生する第２の駆動回路と、第１の駆動信号と上記第２の駆動信号とを合成した信号をスイッチング素子を駆動する駆動信号と成す合成回路とを備えたスイッチング素子駆動回路についての発明が開示されている（例えば、特許文献１参照）。
【特許文献１】特開平７−３０７６５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記従来の回路においては、パルストランスを介して伝達された、必ずしも正確な矩形波とはなっていない駆動信号を用いてスイッチング素子の駆動を行なっているため、駆動信号の伝達抜けを生じる場合がある。
【０００４】
本発明はこのような課題を解決するためのものであり、駆動信号の伝達抜けを抑制することが可能な電気絶縁型スイッチング素子駆動装置を提供することを、主たる目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するための本発明の一態様は、
第１及び第２のパルストランスと、
所定のデューティ比をもったデューティ信号を生成するデューティ信号生成手段と、
スイッチング素子駆動信号及び前記デューティ信号が入力され、前記スイッチング素子駆動信号の状態により選択される前記第１又は第２のパルストランスを前記デューティ信号に応じて駆動するパルストランス駆動手段と、
前記第１及び第２のパルストランスの出力を整流した電力によって作動する第１及び第２のエッジ検出手段、及び制御駆動手段であって、前記第１のパルストランスの整流前出力におけるエッジに応じたオンオフ信号を出力する第１のエッジ検出手段、前記第２のパルストランスの整流前出力におけるエッジに応じたオンオフ信号を出力する第２のエッジ検出手段、及び前記第１及び第２のエッジ検出手段の出力に基づいて駆動対象スイッチング素子を駆動する制御駆動手段と、
を備える電気絶縁型スイッチング素子駆動装置である。
【０００６】
この本発明の一態様によれば、パルストランスから出力された、必ずしも正確な矩形波となっていない電圧信号を、駆動制御に適した状態で再生することができる。従って、スイッチング素子駆動信号の伝達抜けを抑制することができる。
【０００７】
本発明の一態様において、
前記パルストランス駆動手段は、
前記デューティ信号がＨｉ状態のときに、前記第１又は第２のパルストランスに接続された第１又は第２のスイッチング素子をオン状態とするように構成され、
前記第１又は第２のパルストランスを駆動開始する際に前記デューティ信号がＬｏｗ状態であるときに、前記第１又は第２のスイッチング素子を一時的にオン状態とするための一時パルス信号を出力する一時パルス信号発生手段を有することを特徴とするものとしてもよい。
【０００８】
また、本発明の一態様において、
前記制御駆動手段は、前記駆動対象スイッチング素子をオフ状態としてから所定時間経過後に、基準電位と駆動対象スイッチング素子の駆動端子の間をより低インピーダンス化するものとしてもよい。
【０００９】
また、本発明の一態様において、
前記駆動対象スイッチング素子における異常状態を検出する異常検出手段と、
前記異常検出手段により検出された異常状態を示す信号を、前記第１及び第２のパルストランスのうち駆動されていない方のパルストランスを介して出力する異常状態伝達手段と、
を備えるものとしてもよい。
【発明の効果】
【００１０】
本発明によれば、駆動信号の伝達抜けを抑制することが可能な電気絶縁型スイッチング素子駆動装置を提供することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明を実施するための最良の形態について、添付図面を参照しながら実施例を挙げて説明する。
【実施例】
【００１２】
＜第１実施例＞
以下、本発明の第１実施例に係る電気絶縁型スイッチング素子駆動装置１について説明する。電気絶縁型スイッチング素子駆動装置１は、パルストランスを介して電力及び信号を一次側から二次側に伝達し、二次側において伝達された信号に基づいてスイッチング素子を駆動する装置である。
【００１３】
図１は、本発明の第１実施例に係る電気絶縁型スイッチング素子駆動装置１の構成例である。
【００１４】
（一次側）
電気絶縁型スイッチング素子駆動装置１は、一次側の構成要素として、デューティ信号生成回路１０と、パルストランス駆動信号生成回路１２と、第１のスイッチング素子１４と、第２のスイッチング素子１６と、電源１８とを有する。
【００１５】
デューティ信号生成回路１０は、例えば５０％のデューティ比をもった電圧信号（デューティ信号）をパルストランス駆動信号生成回路１２に出力する。
【００１６】
パルストランス駆動信号生成回路１２には、デューティ信号の他、二次側の駆動対象スイッチング素子６０を駆動するための信号である、スイッチング素子駆動信号が入力される。図２は、本発明の第１実施例に係るパルストランス駆動信号生成回路１２の構成例である。パルストランス駆動信号生成回路１２は、例えばスイッチング素子駆動信号とデューティ信号を入力とするアンドゲート１２Ａと、反転ゲート１２Ｂにより反転されたスイッチング素子駆動信号とデューティ信号を入力とするアンドゲート１２Ｃとを有する。アンドゲート１２Ａの出力は第１のスイッチング素子１４に、アンドゲート１２Ｃの出力は第２のスイッチング素子１６に、それぞれ出力される。
【００１７】
図３は、このような構成において、入力されるスイッチング素子駆動信号（図中（Ａ））、及びデューティ信号（図中（Ｂ））、第１のスイッチング素子１４に出力される電圧信号（図中（Ｃ））、第２のスイッチング素子１６に出力される電圧信号（図中（Ｄ））の時間的変化を示すタイミングチャートである。
【００１８】
第１のスイッチング素子１４、及び第２のスイッチング素子１６は、Ｎチャネルトランジスタである。第１のスイッチング素子１４は、入力された電圧信号が閾値を超えてオン状態となったときに電源１８と第１のパルストランス２０の一次側巻線を導通させる。また、第２のスイッチング素子１４は、入力された電圧信号が閾値を超えてオン状態となったときに電源１８と第２のパルストランス２２の一次側巻線を導通させる。
【００１９】
係る構成及び動作によって、各パルストランスが飽和状態となるのを回避することができ、二次側への継続的な電力供給が可能となる。また、駆動対象スイッチング素子６０の制御におけるデューティ比に特段の制限が生じないため（０［％］〜１００［％］まで可能である）、制御自由度が高いものとなっている。更に、デューティ信号生成回路１０が単独でよいため装置の規模や消費電流を抑制することができ、発信周波数が単独であるためノイズ対策が容易となる。
【００２０】
（二次側）
次に、電気絶縁型スイッチング素子駆動装置１が有する二次側の構成要素について説明する。電気絶縁型スイッチング素子駆動装置１は、二次側の構成要素として、ダイオード３０、３２と、コンデンサ３４と、第１のエッジ検出回路４０と、第２のエッジ検出回路４２と、制御駆動回路４４と、を有する。
【００２１】
ダイオード３０及びコンデンサ３４は、第１のパルストランス２０の二次側巻線の出力を整流して負荷側に出力する。また、ダイオード３２及びコンデンサ３４は、第２のパルストランス２２の二次側巻線の出力を整流して負荷側に出力する。第１のエッジ検出回路４０、第２のエッジ検出回路４２、及び制御駆動回路４４は、これらによって整流された電力を供給されて作動する。そして、第１のエッジ検出回路４０には第１のパルストランス２０の二次側巻線の整流前出力が、第２のエッジ検出回路４２には第２のパルストランス２２の二次側巻線の整流前出力が、それぞれ電圧信号として入力される。
【００２２】
図４は、第１のエッジ検出回路４０の構成例である。第１のエッジ検出回路４０は、例えばコンデンサ４０Ａと、抵抗４０Ｂと、基準電圧発生器４０Ｃと、Ｎチャネルトランジスタ４０Ｄと、反転ゲート４０Ｅと、を有する。なお、第２のエッジ検出回路４２は、これと同一の構成であってよい。
【００２３】
ここで、コンデンサ４０Ａ及び抵抗４０Ｂがハイパスフィルタとして機能するため、入力された電圧信号のエッジ（立ち上がり及び立ち下がり）に応じた電圧（立ち上がりには高い電圧、立ち下がりには低い電圧）が短時間の間、Ｎチャネルトランジスタ４０Ｄに印加される。Ｎチャネルトランジスタ４０Ｄがオン状態となると反転ゲート４０Ｅに入力される電圧信号は低くなり（以下、電圧信号がＬｏｗ状態と称する）、Ｎチャネルトランジスタ４０Ｄがオフ状態となると反転ゲート４０Ｅに入力される電圧信号は高くなる（以下、電圧信号がＨｉ状態と称する）。従って、第１のエッジ検出回路４０に入力された電圧信号の立ち上がり時にのみＮチャネルトランジスタ４０Ｄがオン状態となり、その時に反転ゲート４０Ｅに入力される電圧信号がＬｏｗ状態となり、最終的に出力される電圧信号がＨｉ状態となる。これによって、第１のエッジ検出回路４０は、入力された電圧信号の立ち上がり時においてＨｉ状態の電圧信号を出力することとなる。
【００２４】
図５は、制御駆動回路４４の構成例である。制御駆動回路４４は、例えばフリップフロップ４４Ａと、反転ゲート４４Ｂと、Ｐチャネルトランジスタ４４Ｃと、Ｎチャネルトランジスタ４４Ｄと、抵抗４４Ｅと、を有する。
【００２５】
フリップフロップ４４ＡのＳ（Ｓｅｔ）端子には第１のエッジ検出回路４０の出力が、フリップフロップ４４ＡのＲ（Ｒｅｓｅｔ）端子には第２のエッジ検出回路４２の出力が、それぞれ入力される。
【００２６】
ここで、第２のエッジ検出回路４２の出力がＬｏｗ状態で第１のエッジ検出回路４０の出力がＨｉ状態となったタイミングから、第１のエッジ検出回路４０の出力がＬｏｗ状態で第２のエッジ検出回路４２の出力がＨｉ状態となったタイミングまでの時間では、反転ゲート４４ＢにＨｉ状態の電圧信号が出力される。また、これ以外の時間では、反転ゲート４４ＢにＬｏｗ状態の電圧信号が出力される。従って、反転ゲート４４Ｂに出力される信号は、一次側に入力されたスイッチング素子駆動信号を再生したものとなる。
【００２７】
そして、反転ゲート４４Ｂによって反転された電圧信号は、Ｐチャネルトランジスタ４４Ｃ及びＮチャネルトランジスタ４４Ｄによって再度反転され、抵抗４４Ｅを介して駆動対象スイッチング素子６０のゲートに印加される。これによって、一次側に入力されたスイッチング素子駆動信号に基づいて駆動対象スイッチング素子６０が駆動される。駆動対象スイッチング素子６０は、例えばＩＧＢＴやパワーＭＯＳＦＥＴである。
【００２８】
なお、図１において駆動対象スイッチング素子６０に併記されたスイッチング素子は、電気絶縁型スイッチング素子駆動装置１の全部又は一部と駆動対象スイッチング素子６０のセットが並列に複数個用いられてインバータとして機能する場合のイメージを表したものである。また、これに限らず、１セットでコンバータとして機能するものとしてもよい。
【００２９】
係る構成によって、パルストランスから出力された、必ずしも正確な矩形波となっていない電圧信号を、駆動制御に適した状態で再生することができる。各エッジ検出回路の出力信号はオンオフ信号、すなわち矩形波の電圧信号となるからである。従って、スイッチング素子駆動信号の伝達抜けを抑制することができる。
【００３０】
本実施例の電気絶縁型スイッチング素子駆動装置１によれば、スイッチング素子駆動信号の伝達抜けを抑制することができる。
【００３１】
＜第２実施例＞
以下、本発明の第２実施例に係る電気絶縁型スイッチング素子駆動装置について説明する。本実施例に係る電気絶縁型スイッチング素子駆動装置は、第１実施例のパルストランス駆動信号生成回路１２に、パルストランス駆動開始時の遅延を防止するための構成を追加したものである。従って、ここでは、パルストランス駆動信号生成回路１２についてのみ説明する。
【００３２】
まず、パルストランス駆動開始時の遅延について説明する。第１実施例の如き装置においては、スイッチング素子駆動信号とデューティ信号の位相の組み合わせによって、パルストランスの駆動開始が遅延する場合がある。図６は、係る現象を説明するための説明図である。図示する如く、いずれかのパルストランスを駆動開始する際（スイッチング素子駆動信号が立ち上がる際、又は立ち下がる際）に、デューティ信号がＬｏｗ状態であると、次にデューティ信号がＨｉ状態となるまでパルストランスが駆動開始されないという現象が生じる。これによって、パルストランスの駆動開始が最大でデューティ信号の反周期分遅れることとなる。また、駆動対象スイッチング素子６０の駆動開始タイミングも、スイッチング素子駆動信号に対して遅れることとなる。
【００３３】
図７は、係る課題を改善することが可能な、本発明の第２実施例に係るパルストランス駆動信号生成回路１２の構成例である。図示する如く、第２実施例に係るパルストランス駆動信号生成回路１２は、第１実施例と共通するアンドゲート１２Ａ、反転ゲート１２Ｂ、及びアンドゲート１２Ｃに加えて、１−ｓｈｏｔパルス発生回路１２Ｄ、及びオアゲート１２Ｅ、１２Ｆを有する。
【００３４】
図８は、１−ｓｈｏｔパルス発生回路１２Ｄの構成例である。１−ｓｈｏｔパルス発生回路１２Ｄは、バッファゲート１２Ｇと、抵抗１２Ｈと、コンデンサ１２Ｉと、エクスクルーシブオアゲート１２Ｊとを有する。
【００３５】
１−ｓｈｏｔパルス発生回路１２Ｄに入力されるスイッチング素子駆動信号が立ち上がる際、及び立ち下がる際には、バッファゲート１２Ｇ、抵抗１２Ｈ、コンデンサ１２Ｉによって電圧の伝達が遅延することにより、エクスクルーシブオアゲート１２Ｊに入力される２つの電圧信号が一時的に異なるものとなる。これによって、スイッチング素子駆動信号が立ち上がる際、及び立ち下がる際に、短時間の間、Ｈｉ状態の電圧信号が１−ｓｈｏｔパルス発生回路１２Ｄから出力される。
【００３６】
図９は、パルストランス駆動信号生成回路１２に１−ｓｈｏｔパルス発生回路１２Ｄを加えた場合の、入力されるスイッチング素子駆動信号（図中（Ａ））、及びデューティ信号（図中（Ｂ））、１−ｓｈｏｔパルス発生回路１２Ｄの出力信号（図中（Ａ＃））、第１のスイッチング素子１４に出力される電圧信号（図中（Ｃ））、第２のスイッチング素子１６に出力される電圧信号（図中（Ｄ））の時間的変化を示すタイミングチャートである。図示する如く、図６の例ではパルストランスの駆動開始が遅延していたタイミングにおいて、１−ｓｈｏｔパルス発生回路１２Ｄの出力信号が、パルストランス駆動信号生成回路１２の出力の抜けを埋めることとなるため、スイッチング素子駆動信号の立ち上がり時及び立ち下がり時に、より迅速にパルストランスの駆動を開始することができる。従って、駆動対象スイッチング素子６０の制御において、スイッチング素子駆動信号の変化に対するレスポンスを高めることができる。
【００３７】
本実施例の電気絶縁型スイッチング素子駆動装置によれば、第１実施例で説明した効果に加え、パルストランス駆動開始の遅延を防止して、駆動対象スイッチング素子６０の制御において、スイッチング素子駆動信号の変化に対するレスポンスを高めることができる。
【００３８】
また、本実施例の電気絶縁型スイッチング素子駆動装置がコンバータとして機能する場合、出力電圧の精度向上、スイッチング周波数の向上、スイッチング素子の小型化及び低コスト化、コンバータ用インダクタの小型化及び低コスト化等を図ることができる。
【００３９】
また、本実施例の電気絶縁型スイッチング素子駆動装置がインバータとして機能する場合、スイッチング周波数の向上等を図ることができる。
【００４０】
＜第３実施例＞
以下、本発明の第３実施例に係る電気絶縁型スイッチング素子駆動装置について説明する。本実施例に係る電気絶縁型スイッチング素子駆動装置は、第１実施例又は第２実施例における制御駆動回路４４を、自己の駆動インピーダンスを変更可能な構成に置換したものである。従って、ここでは、制御駆動回路４４についてのみ説明する。
【００４１】
図１０は、本発明の第３実施例に係る制御駆動回路４４の構成例である。図示する如く、第３実施例に係る制御駆動回路４４は、第１実施例又は第２実施例と共通するフリップフロップ４４Ａ、反転ゲート４４Ｂ、Ｐチャネルトランジスタ４４Ｃ、Ｎチャネルトランジスタ４４Ｄ、抵抗４４Ｅに加えて、Ｎチャネルトランジスタ４４Ｆ、コンデンサ４４Ｇ、基準電圧発生器４４Ｈ、コンパレータ４４Ｉ、及びＳＷ−Ｄｒｉｖｅｒ４４Ｊを有する。これらの第１実施例又は第２実施例に追加された構成要素は、フリップフロップ４４Ａの出力端子と制御駆動回路４４の出力端子とを接続している。
【００４２】
ここで、フリップフロップ４４Ａの出力がＨｉ状態からＬｏｗ状態になると、Ｎチャネルトランジスタ４４Ｆがオフ状態となり、図中Ｕ＃点の電位が上昇しようとするが、コンデンサ４４Ｇにある程度の電荷が蓄えられるまではコンパレータ４４Ｉの基準電位まで到達しない。従って、これらの構成はタイマーとして機能し、ＳＷ−Ｄｒｉｖｅｒ４４Ｊは、フリップフロップ４４Ａの出力がＨｉ状態からＬｏｗ状態になってから所定時間経過後にオン状態となる。
【００４３】
従って、駆動対象スイッチング素子６０をオフ状態としてから（＝フリップフロップ４４Ａの出力がＨｉ状態からＬｏｗ状態となってから）所定時間経過後に、グランド端子と駆動対象スイッチング素子６０のゲート端子の間を、より低インピーダンス化することとなる。
【００４４】
一方、フリップフロップ４４Ａの出力がＬｏｗ状態からＨｉ状態になると、Ｎチャネルトランジスタ４４Ｆがオン状態となり、図中Ｕ＃点がグランド端子と短絡し、その電位が速やかに低下する。
【００４５】
図１１は、第３実施例において、第１のエッジ検出回路４０から入力される信号（図中（Ｆ））、第２のエッジ検出回路４２から入力される信号（図中（Ｈ））、フリップフロップ４４Ａの出力信号（図中（Ｑ））、Ｐチャネルトランジスタ４４Ｃ及びＮチャネルトランジスタ４４Ｄからの出力信号（図中（Ｔ））、コンパレータ４４Ｉの出力信号（図中（Ｕ））、及びＳＷ−Ｄｒｉｖｅｒ４４Ｊの状態の時間的変化を示すタイミングチャートである。
【００４６】
これによって、対向アームの作動による駆動対象スイッチング素子６０の誤点弧を防止することができる。すなわち、本実施例に係る電気絶縁型スイッチング素子駆動装置の全部又は一部と駆動対象スイッチング素子６０のセットが並列に複数個用いられた場合に、並列に接続された他の装置の駆動により駆動対象スイッチング素子６０がオン状態となってしまうことを防止することができる。
【００４７】
また、駆動対象スイッチング素子６０をオフ状態としてから所定時間経過後にグランド端子と駆動対象スイッチング素子６０のゲート端子の間をより低インピーダンス化するため、急激な電圧変化によって駆動対象スイッチング素子６０等が故障する等の不都合を抑制することができる。
【００４８】
本実施例の電気絶縁型スイッチング素子駆動装置によれば、第１実施例又は第２実施例で説明した効果に加え、急激な電圧変化を回避して駆動対象スイッチング素子６０等を保護すると共に、対向アームの作動による駆動対象スイッチング素子６０の誤点弧を防止することができる。
【００４９】
＜第４実施例＞
以下、本発明の第４実施例に係る電気絶縁型スイッチング素子駆動装置４について説明する。本実施例に係る電気絶縁型スイッチング素子駆動装置４は、第１ないし第３実施例の構成に加え、駆動対象スイッチング素子６０における異常状態を検出して一次側に伝達するための構成を備えるものである。
【００５０】
図１２は、本発明の第４実施例に係る電気絶縁型スイッチング素子駆動装置４の構成例である。電気絶縁型スイッチング素子駆動装置４は、第１ないし第３実施例の構成に加え、異常検出回路４６と、異常情報伝達駆動回路４８と、ダイオード３０、３２の両端を短絡させるためのＰチャネルトランジスタ５０、５２と、負電圧検出回路５４と、を備える。
【００５１】
図１３は、異常情報伝達駆動回路４８の構成例である。異常検出回路４６は、過電流検出や過熱検出等、周知の異常検出動作を行ない、駆動対象スイッチング素子６０が正常な状態であるときにＨｉ状態の電圧信号を出力し、駆動対象スイッチング素子６０が異常な状態であるときにＬｏｗ状態の電圧信号を出力する。異常情報伝達駆動回路４８は、例えば、異常検出回路４６の出力信号及びフリップフロップ４４Ａの出力信号が入力されるオアゲート４８Ａと、異常検出回路４６の出力信号及び反転ゲート４８Ｂにより反転されたフリップフロップ４４Ａの出力信号が入力されるオアゲート４８Ｃと、各オアゲートに出力を伝達するバッファゲート４８Ｄ、４８Ｅと、を備える。
【００５２】
ここで、異常検出回路４６の出力信号がＬｏｗ状態となると、Ｐチャネルトランジスタ５０、５２のうち、パルストランスが駆動されていない側のトランジスタがオン状態となる。この結果、駆動されている側のパルストランスから供給されている電力が駆動されていない側のパルストランスを通ってグランド端子に流れることとなり、駆動されていない側のパルストランスの一時側巻線に、通常駆動時とは逆の向きに電力が流れることとなる。
【００５３】
これによって、第１のスイッチング素子１４又は第２のスイッチング素子１６のうちオンオフ制御されていない方のドレイン−ソース間電圧が負電圧に遷移する。この負電圧の大きさは、第１のスイッチング素子１４又は第２のスイッチング素子１６の寄生ダイオードの順方向電圧Ｖｆ（例えば−０．７［Ｖ］程度）である。
【００５４】
こうして生じた負電圧を負電圧検出回路５４によって検出する。図１４は、負電圧検出回路５４の構成例である。負電圧検出回路５４は、例えば各パルストランスの一次側巻線に入力端子が接続され、スイッチング駆動信号によって導通側を選択するアナログスイッチ５４Ａと、基準電圧発生器５４Ｂと、コンパレータ５４Ｃと、を有する。係る構成によって、駆動対象スイッチング素子６０が異常状態である場合に、Ｈｉ状態の電圧信号を外部（一次側）に出力する。
【００５５】
係る構成によって、二次側の異常を一次側に伝達することが可能となり、各種フェールセーフ処理等を迅速に実行することができる。また、フォトカプラ等の手段を備える場合に比して、コスト抑制や部品の信頼性向上を図ることができる。
【００５６】
本実施例の電気絶縁型スイッチング素子駆動装置４によれば、二次側の異常を一次側に伝達することができる。
【００５７】
以上、本発明を実施するための最良の形態について実施例を用いて説明したが、本発明はこうした実施例に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変形及び置換を加えることができる。
【産業上の利用可能性】
【００５８】
本発明は、自動車製造業や自動車部品製造業等に利用可能である。
【図面の簡単な説明】
【００５９】
【図１】本発明の第１実施例に係る電気絶縁型スイッチング素子駆動装置１の構成例である。
【図２】本発明の第１実施例に係るパルストランス駆動信号生成回路１２の構成例である。
【図３】入力されるスイッチング素子駆動信号、及びデューティ信号、第１のスイッチング素子１４に出力される電圧信号、第２のスイッチング素子１６に出力される電圧信号の時間的変化を示すタイミングチャートである。
【図４】第１のエッジ検出回路４０の構成例である。
【図５】制御駆動回路４４の構成例である。
【図６】スイッチング素子駆動信号とデューティ信号の位相の組み合わせによって、パルストランスの駆動開始が遅延するという現象を説明するための説明図である。
【図７】本発明の第２実施例に係るパルストランス駆動信号生成回路１２の構成例である。
【図８】１−ｓｈｏｔパルス発生回路１２Ｄの構成例である。
【図９】パルストランス駆動信号生成回路１２に１−ｓｈｏｔパルス発生回路１２Ｄを加えた場合の、入力されるスイッチング素子駆動信号、及びデューティ信号、１−ｓｈｏｔパルス発生回路１２Ｄの出力信号、第１のスイッチング素子１４に出力される電圧信号、第２のスイッチング素子１６に出力される電圧信号の時間的変化を示すタイミングチャートである。
【図１０】本発明の第３実施例に係る制御駆動回路４４の構成例である。
【図１１】第３実施例において、第１のエッジ検出回路４０から入力される信号、第２のエッジ検出回路４２から入力される信号、フリップフロップ４４Ａの出力信号、Ｐチャネルトランジスタ４４Ｃ及びＮチャネルトランジスタ４４Ｄからの出力信号、コンパレータ４４Ｉの出力信号、及びＳＷ−Ｄｒｉｖｅｒ４４Ｊの状態の時間的変化を示すタイミングチャートである。
【図１２】本発明の第４実施例に係る電気絶縁型スイッチング素子駆動装置４の構成例である。
【図１３】異常情報伝達駆動回路４８の構成例である。
【図１４】負電圧検出回路５４の構成例である。
【符号の説明】
【００６０】
１、４    電気絶縁型スイッチング素子駆動装置
１０    デューティ信号生成回路
１２    パルストランス駆動信号生成回路
１２Ｄ  １−ｓｈｏｔパルス発生回路
１４    第１のスイッチング素子
１６    第２のスイッチング素子
１８    電源
２０    第１のパルストランス
２２    第２のパルストランス
３０、３２  ダイオード
３４    コンデンサ
４０    第１のエッジ検出回路
４２    第２のエッジ検出回路
４４    制御駆動回路
４４Ｆ  Ｎチャネルトランジスタ
４４Ｇ  コンデンサ
４４Ｈ  基準電圧発生器
４４Ｉ  コンパレータ
４４Ｊ  ＳＷ−Ｄｒｉｖｅｒ
４６    異常検出回路
４８    異常情報伝達駆動回路
５０、５２  Ｐチャネルトランジスタ
５４    負電圧検出回路
【図１】
2010130780.tif 000003
【図２】
2010130780.tif 000004
【図３】
2010130780.tif 000005
【図４】
2010130780.tif 000006
【図５】
2010130780.tif 000007
【図６】
2010130780.tif 000008
【図７】
2010130780.tif 000009
【図８】
2010130780.tif 000010
【図９】
2010130780.tif 000011
【図１０】
2010130780.tif 000012
【図１１】
2010130780.tif 000013
【図１２】
2010130780.tif 000014
【図１３】
2010130780.tif 000015
【図１４】
2010130780.tif 000016