(57)【要約】【課題】ＦＦＳ方式の液晶装置は、蓄積容量の一方の電極が画素電極または共通電極である。このため、容量結合駆動によって液晶層に印加する電界の値を大きくすることができず、低消費電力での透過率改善が困難である。【解決手段】液晶装置１００では、画素電極１１と共通電極１３との間に、図中網掛け部分で示した容量電極１２を介在形成する。容量電極１２は、画素電極１１に形成されたスリット状の開口部ＳＬを塞がないように、開口部ＳＬ以上の大きさの平面形状を有する開口が形成されている。また、画素Ｓ３に形成された容量電極１２は、画素Ｓ３に対応して形成された走査線１２１ｃの１つ前の行の走査線、つまり画素Ｓ２に対応して形成された走査線１２１ｂと、コンタクトホールＣＨ２を介して、電気的に接続されている。【選択図】図２
2010113264.tif 000002
【特許請求の範囲】
【請求項１】
対向する２枚の基板と、当該２枚の基板間に挟持された液晶層とを有し、前記２枚の基
板のうち一方の基板の前記液晶層側において、前記液晶層から近い順に形成された第１の
電極と、誘電体層と、第２の電極とを備え、前記第１の電極と前記第２の電極との間の電
圧差によって前記液晶層に電界を印加し、当該液晶層を駆動して画像を表示する画素が複
数形成された液晶装置であって、
前記第１の電極と前記第２の電極とが平面的に重なる領域のうち少なくとも一部の領域
において、前記第１の電極及び前記第２の電極のそれぞれと前記誘電体層を介在して配置
された第３の電極が設けられていることを特徴とする液晶装置。
【請求項２】
請求項１に記載の液晶装置であって、
前記第１の電極にはスリット状の開口部が複数形成され、
前記第３の電極は、前記開口部と平面的に重ならないように形成されていることを特徴
とする液晶装置。
【請求項３】
請求項２に記載の液晶装置であって、
前記第３の電極は、隣り合う前記開口部間の領域と平面的に重ならないように形成され
ていることを特徴とする液晶装置。
【請求項４】
請求項１ないし３のいずれか一項に記載の液晶装置であって、
前記一方の基板の前記液晶層側には、
前記画素毎に対応して設けられたスイッチング素子と、
前記画像を表示する駆動電圧を前記スイッチング素子に供給する複数のデータ線と、
前記スイッチング素子をオンして、前記データ線に供給される前記駆動電圧を前記第１
の電極又は前記第２の電極に印加するオン電圧と、前記スイッチング素子をオフして、前
記データ線に供給される前記駆動電圧を前記第１の電極又は前記第２の電極に印加させな
いオフ電圧と、を前記スイッチング素子に供給する複数の走査線と、
前記第３の電極と電気的に接続され、前記スイッチング素子に前記オフ電圧が供給され
ている間に、前記第３の電極に少なくとも２つの異なる電圧を供給する供給線と、
が形成されたことを特徴とする液晶装置。
【請求項５】
請求項４に記載の液晶装置であって、
前記供給線は、前記第３の電極が形成された画素に対応して設けられた前記スイッチン
グ素子に前記オン電圧と前記オフ電圧とを供給する走査線とは異なる前記走査線であるこ
とを特徴とする液晶装置。
【請求項６】
請求項５に記載の液晶装置であって、
前記複数の走査線は、前記一方の基板において並列して設けられ、
前記第３の電極と電気的に接続されている走査線は、前記第３の電極が形成された画素
に対応して設けられた前記スイッチング素子に前記オン電圧と前記オフ電圧とを供給する
走査線と、隣り合っていることを特徴とする液晶装置。
【請求項７】
請求項５または６に記載の液晶装置であって、
前記複数の走査線のそれぞれに対して、前記画像の単位表示時間となる１フレーム期間
ごとに、前記オン電圧と前記オフ電圧とからなる電圧信号を出力する走査線駆動回路を備
え、
前記走査線駆動回路は、前記スイッチング素子に前記オン電圧を供給した後、前記スイ
ッチング素子がオンしない電圧の範囲内で、前記オフ電圧を前記１フレーム期間内の所定
の時間変化させた電圧を前記電圧信号として出力することを特徴とする液晶装置。
【請求項８】
請求項７に記載の液晶装置であって、
前記所定の時間は、前記第３の電極が形成された画素に対応して設けられた前記スイッ
チング素子へのオン電圧の供給によって前記第１の電極と前記第２の電極との間への前記
駆動電圧の印加終了から、前記１フレーム期間の終了まで、の範囲内の時間であることを
特徴とする液晶装置。
【請求項９】
請求項４ないし８のいずれか一項に記載の液晶装置であって、
前記第３の電極は、前記データ線が形成される層と同じ層に形成されていることを特徴
とする液晶装置。
【請求項１０】
請求項１ないし９のいずれか一項に記載の液晶装置を備えたことを特徴とする電子機器
。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶装置および電子機器に関する。
【背景技術】
【０００２】
液晶層を２枚の基板で挟み、一方の基板の液晶層側の基板面において、画素ごとに誘電
体層としての絶縁層を介在して画素電極と共通電極とを積層形成し、形成した画素電極と
共通電極との電極間に、所定の電圧を印加して実質的に基板の面内方向に電界を発生させ
、液晶の配列方向を制御して画像等を表示するＦＦＳ（Fringe-Field Switching）方式と
呼ばれる横電界方式の液晶装置が知られている。ＦＦＳ方式の液晶装置は、コントラスト
の低下が少なく視野角の広い表示品質の良い表示装置として、広く用いられるようになっ
ている。
【０００３】
このＦＦＳ方式の液晶装置を動画など動きの速い画像の表示装置に適するように、液晶
の配列方向の変化速度つまり応答時間を短くする方法が提案されている。この一つの方法
として、特許文献１において開示された式が示すように、挟んだ液晶層の厚さ（セル厚）
を薄くすることが有効であることが知られている。
【０００４】
しかしながら、ＦＦＳ方式の液晶装置では、セル厚を薄くすると透過率が低下してしま
うことが判明している。これは、配向膜によって規制された液晶の初期的な配列方向の影
響が大きくなり、液晶分子が所定の方向まで回転できないことが一因と考えられている。
【０００５】
応答時間を短くする方法として、このようなセル厚を薄くする方法以外に、画素電極ま
たは共通電極に設けるスリット状の開口部の形成ピッチを変更する方法や、ネガ液晶とポ
ジ液晶を使い分ける方法など、セル構造や液晶材料を変更する方法も考えられるが、いず
れも応答時間の改善に対しては透過率の低下を招いてしまう。
【０００６】
そこで、応答速度を改善しても透過率を低下させない方法として、特許文献２には、消
費電力の増加を伴うことなく、電極間に加わる電圧を上昇させる技術が開示されている。
これは、画素電極と共通電極以外に、蓄積容量の一方の電極と接続された容量線を設け、
この容量線の電位を変更することによって液晶層に印加される実効電圧を上昇させる容量
結合駆動の技術である。従って、ＦＦＳ方式の液晶装置において、このような、容量結合
駆動を用いて画素電極と共通電極との間に印加される電圧を上昇させれば、液晶層に加わ
る電界強度が大きくなって液晶分子が所定の配列方向まで回転できるようになる。この結
果応答速度の改善に伴う透過率の低下を抑制することができる。
【０００７】
【特許文献１】特開２００６−３５０２８２号公報
【特許文献２】特開２００２−１９６３５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来のＦＦＳ方式の液晶装置は、蓄積容量が画素電極と共通電極との間
で形成されるため、蓄積容量の一方の電極が画素電極または共通電極である。従って、画
素電極または共通電極の電位を変化させることは、駆動電圧そのものを変化させることに
なる。このため、容量結合駆動によって液晶層に印加する電界の値を大きくすることがで
きず、低消費電力での透過率改善が困難であるという課題があった。
【課題を解決するための手段】
【０００９】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の
形態または適用例として実現することが可能である。
【００１０】
［適用例１］対向する２枚の基板と、当該２枚の基板間に挟持された液晶層とを有し、
前記２枚の基板のうち一方の基板の前記液晶層側において、前記液晶層から近い順に形成
された第１の電極と、誘電体層と、第２の電極とを備え、前記第１の電極と前記第２の電
極との間の電圧差によって前記液晶層に電界を印加し、当該液晶層を駆動して画像を表示
する画素が複数形成された液晶装置であって、前記第１の電極と前記第２の電極とが平面
的に重なる領域のうち少なくとも一部の領域において、前記第１の電極及び前記第２の電
極のそれぞれと前記誘電体層を介在して配置された第３の電極が設けられていることを特
徴とする。
【００１１】
この構成によれば、第３の電極が第１の電極および第２の電極との間で誘電体層を介し
て容量結合するので、第３の電極の電圧を制御することによって、第１の電極と第２の電
極との電圧差を大きくすることができる。従って、容量結合駆動によって液晶層に印加す
る電界の値を大きくすることができる。
【００１２】
［適用例２］上記液晶装置であって、前記第１の電極にはスリット状の開口部が複数形
成され、前記第３の電極は、前記開口部と平面的に重ならないように形成されていること
を特徴とする。
【００１３】
この構成によれば、スリット状の開口部において、第３の電極は、第１の電極および第
２の電極との間での容量結合が生じないので、開口部において発生する第１の電極と第２
の電極との間の電界に及ぼす影響を抑制することができる。
【００１４】
［適用例３］上記液晶装置であって、前記第３の電極は、隣り合う前記開口部間の領域
と平面的に重ならないように形成されていることを特徴とする。
【００１５】
この構成によれば、第１の電極において開口部が形成されていない領域および隣り合う
開口部間の領域を除く領域部分に第３の電極を形成するので、第３の電極は、第１の電極
と第２の電極との間に生ずる電界への影響をさらに抑制しつつ、第１の電極および第２の
電極との間での容量結合を行うことができる。
【００１６】
［適用例４］上記液晶装置であって、前記一方の基板の前記液晶層側には、前記画素毎
に対応して設けられたスイッチング素子と、前記画像を表示する駆動電圧を前記スイッチ
ング素子に供給する複数のデータ線と、前記スイッチング素子をオンして、前記データ線
に供給される前記駆動電圧を前記第１の電極又は前記第２の電極に印加するオン電圧と、
前記スイッチング素子をオフして、前記データ線に供給される前記駆動電圧を前記第１の
電極又は前記第２の電極に印加させないオフ電圧と、を前記スイッチング素子に供給する
複数の走査線と、前記第３の電極と電気的に接続され、前記スイッチング素子に前記オフ
電圧が供給されている間に、前記第３の電極に少なくとも２つの異なる電圧を供給する供
給線と、が形成されたことを特徴とする。
【００１７】
この構成によれば、第３の電極の電位を、２つの異なる電圧を供給する供給線によって
制御することができる。従って、この供給線に供給される２つの異なる電圧を用いて、第
３の電極の電位を変化させることによって、第１の電極と第２の電極との間の電圧を変化
させる容量結合駆動を行うことができる。
【００１８】
［適用例５］上記液晶装置であって、前記供給線は、前記第３の電極が形成された画素
に対応して設けられた前記スイッチング素子に前記オン電圧と前記オフ電圧とを供給する
走査線とは異なる前記走査線であることを特徴とする。
【００１９】
この構成によれば、１つの画素における第３の電極の電位を、その画素に対応して設け
られたスイッチング素子にオン電圧とオフ電圧とを供給する走査線とは異なる走査線によ
って制御することができる。従って、この異なる走査線に供給する電圧を用いて、１つの
画素の第３の電極の電位を変化させることによって、その１つの画素における第１の電極
と第２の電極との間の電圧を変化させることができる。
【００２０】
［適用例６］上記液晶装置であって、前記複数の走査線は、前記一方の基板において並
列して設けられ、前記第３の電極と電気的に接続されている走査線は、前記第３の電極が
形成された画素に対応して設けられた前記スイッチング素子に前記オン電圧と前記オフ電
圧とを供給する走査線と、隣り合っていることを特徴とする。
【００２１】
この構成によれば、１つの画素における第３の電極の電位を、その画素に対応して設け
られたスイッチング素子にオン電圧とオフ電圧とを供給する走査線の隣り合う走査線によ
って制御することができる。従って、１つの画素の第３の電極に対して、隣り合う走査線
と電気的な接続を取ればよいので、電気的な接続が容易となる。また、その１つの画素に
おける第３の電極の電位の制御時間を、長くすることができる。
【００２２】
［適用例７］上記液晶装置であって、前記複数の走査線のそれぞれに対して、前記画像
の単位表示時間となる１フレーム期間ごとに、前記オン電圧と前記オフ電圧とからなる電
圧信号を出力する走査線駆動回路を備え、前記走査線駆動回路は、前記スイッチング素子
に前記オン電圧を供給した後、前記スイッチング素子がオンしない電圧の範囲内で、前記
オフ電圧を前記１フレーム期間内の所定の時間変化させた電圧を前記電圧信号として出力
することを特徴とする。
【００２３】
この構成によれば、オン電圧によってスイッチング素子がオンして第１の電極と第２の
電極間に駆動電圧が印加された画素において、この画素に対応するスイッチング素子が再
びオンすることなく変化されたオフ電圧を用いて、この画素と異なる画素における第３の
電極の電圧を変化させることができる。この結果、この第３の電極が形成された画素にお
ける第１の電極と第２の電極との間の電圧を変化させることができる。
【００２４】
［適用例８］上記液晶装置であって、前記所定の時間は、前記第３の電極が形成された
画素に対応して設けられた前記スイッチング素子へのオン電圧の供給によって前記第１の
電極と前記第２の電極との間への前記駆動電圧の印加終了から、前記１フレーム期間の終
了まで、の範囲内の時間であることを特徴とする。
【００２５】
この構成によれば、第１の電極と第２の電極間における駆動電圧の印加終了後に、第３
の電極の電位を変化させることによって、第１の電極と第２の電極との間の電圧を駆動電
圧の印加時よりも大きな電圧差となるように変化させることができる。
【００２６】
［適用例９］上記液晶装置であって、前記第３の電極は、前記データ線が形成される層
と同じ層に形成されていることを特徴とする。
【００２７】
この構成によれば、第３の電極とデータ線を同時に形成することができる。
【００２８】
［適用例１０］上記液晶装置を備えたことを特徴とする電子機器。
【００２９】
この構成によれば、透過率を低下することなく応答特性のよい表示を実現する電子機器
を提供することができる。
【発明を実施するための最良の形態】
【００３０】
以下、本発明を実施例に基づいて説明する。なお、以降の説明において用いる図面は、
説明のために誇張して図示している場合もあり、必ずしも実際の大きさや長さを示すもの
でないことは言うまでもない。
【００３１】
（液晶装置の構成）
図１は、本発明の一実施例となる液晶装置１００について模式的に示した説明図である
。液晶装置１００は、２枚の基板としての基板１０と基板３０とが、対向領域において図
示しない液晶層を封止状態で挟み、同じく図示しないシール材によって貼り合わされた構
造を有している。
【００３２】
基板３０は、ガラスや石英または樹脂などの透光性を有する平板からなる。そして、液
晶層側の基板面（図面裏側）において、光変調を行って画像を表示する表示対象領域を画
素Ｓとし、その他の領域部分を遮光する遮光層が形成されている。画素Ｓの領域には、所
定の波長を有する光（例えば赤色光、緑色光、青色光）を透過するフィルタ層が形成され
ている。
【００３３】
画素Ｓは、図１に示すように長手方向を有する矩形形状を呈して配列形成されている。
本実施例では、説明の都合上、画素Ｓの長手方向（図面縦方向）を列方向と呼び、これと
交差する方向（図面横方向）を行方向と呼ぶことにする。それぞれの画素Ｓは、図示する
ように、基板１０に対して基板３０と反対側に設けられたバックライト（不図示）からの
光を透過するように構成されている。従って、本実施例の液晶装置１００は、透過型の表
示装置であり、画素Ｓの領域外、すなわち隣り合う画素Ｓ同士の間は、遮光領域であり、
画素Ｓの領域からフィルタ層で特定される波長光を射出する。
【００３４】
さて、請求項記載の一方の基板に相当する基板１０は、ガラスや石英あるいは樹脂など
の透光性を有する平板からなる。そして、液晶層側の基板面（図面表面側）において、そ
の外周部分に、データ線駆動回路１１０と走査線駆動回路１２０、および電極端子１３０
とが形成されている。データ線駆動回路１１０には複数のデータ線１１１が、走査線駆動
回路１２０には複数の走査線１２１が、電極端子１３０には複数の共通配線１３１が、そ
れぞれ図１に示したように配線されている。図示するように、走査線１２１は、行方向に
複数並んで形成され、データ線１１１は列方向に複数並んで形成されている。
【００３５】
データ線１１１と走査線１２１との交点付近には、各画素Ｓに対応してそれぞれ図示し
ないスイッチング素子としての薄膜トランジスタが形成されている。薄膜トランジスタは
、走査線１２１によって供給される電圧によってオンとオフとが制御され、薄膜トランジ
スタがオンしたとき、データ線１１１によって供給される電圧が、画素毎に設けられた１
つの電極（これを「画素電極」と称す）に導通印加されるように構成されている。
【００３６】
共通配線１３１は、電極端子１３０からの電圧（例えば接地電位の電圧）を、画素毎に
設けられたもう１つの電極（これを「共通電極」と称す）に供給する。従って、各画素Ｓ
において、薄膜トランジスタのオンによってデータ線１１１から供給される電圧と、共通
配線１３１から供給される電圧との間の電圧差によって、画素Ｓに対応する液晶層に対し
て基板１０に略平行な方向を有する所定の電界を発生させるように構成されている。すな
わち、液晶装置１００は、液晶層に対して基板１０に略平行な方向の電界を発生させて液
晶分子の配列方向の制御を行うＦＦＳ（Fringe-Field Switching）方式と呼ばれる横電界
方式の液晶装置である。
【００３７】
ここで、以降の説明を容易にするため、１行目の走査線１２１を走査線１２１ａ、２行
目の走査線１２１を走査線１２１ｂ、３行目の走査線１２１を走査線１２１ｃとも呼ぶこ
とにする。また、形成される複数の画素Ｓのうち、１行目から３行目であって、１列目お
よび２列目に位置する画素を、図示するように画素Ｓ１〜画素Ｓ６とも呼ぶことにする。
【００３８】
次に、本実施例における画素Ｓの構成を、図２および図３を用いて詳しく説明する。図
２は、液晶装置１００に形成された複数の画素Ｓのうち、画素Ｓ２、画素Ｓ３、画素Ｓ５
、画素Ｓ６に関する平面構成を示した模式図で、基板３０側から見た基板１０を、基板３
０を透視状態で図示している。また、図３は、画素Ｓの断面構成の一例として画素Ｓ３の
断面構成を示した模式図である。なお、以降の説明において、基板１０と基板３０との混
同を避けるために、基板１０を素子基板１０、基板３０を対向基板３０と呼称する。
【００３９】
（画素の構成）
図２に示したように、素子基板１０には、データ線１１１と走査線１２１とが形成され
ている。そして、この両配線の交点付近には、薄膜トランジスタ（以降、単に「トランジ
スタ」）２０が形成されている。例えば、画素Ｓ３では、データ線１１１の配線が延伸し
て形成されたソース電極２０ｓと、チャネル領域が形成された半導体層２０ａと、走査線
１２１ｃが兼ねるゲート電極２０ｇと、ドレイン電極２０ｄと、からなるトランジスタ２
０が形成されている。そして、ドレイン電極２０ｄは、コンタクトホールＣＨ１を介して
、画素電極１１と電気的に接続されている。従って、走査線１２１ｃすなわちゲート電極
２０ｇに供給される電圧によって、トランジスタ２０がオンすると、データ線１１１に供
給された電圧が、ドレイン電極２０ｄを介して画素電極１１に印加される。画素電極１１
は、画素Ｓ３の領域を含む大きさの電極で形成され、図示するようにＦＦＳ方式の駆動を
行うための複数のスリット状の開口部ＳＬが形成されている。
【００４０】
また、素子基板１０には、共通配線１３１が形成されている。そして、この共通配線１
３１と一部積層形成することによって電気的に接続された共通電極１３が、画素Ｓの領域
を含む大きさのベタ電極で形成されている。
【００４１】
このように形成された画素電極１１と共通電極１３との間に印加される電圧によって、
前述したようにＦＦＳ方式による液晶分子の配向制御が行われる。なお、画素電極１１お
よび共通電極１３は、導電性を有する透光性の材料（例えばＩＴＯ）で形成されている。
【００４２】
本実施例の液晶装置１００では、後述する容量結合駆動を実現するために、画素電極１
１と共通電極１３との間に、図中網掛け部分で示した第３の電極としての容量電極１２を
介在形成する。容量電極１２は、画素電極１１に形成されたスリット状の開口部ＳＬを塞
がないように、開口部ＳＬ以上の大きさの平面形状を有する開口が形成されている。これ
は、容量電極１２が開口部ＳＬにおいて生ずる電界に与える影響を抑制あるいは回避する
ためである。また、画素Ｓ３に形成された容量電極１２は、画素Ｓ３に対応して形成され
た走査線１２１ｃの１つ前の行の走査線、つまり画素Ｓ２に対応して形成された走査線１
２１ｂと、コンタクトホールＣＨ２を介して、電気的に接続されている。
【００４３】
次に、画素電極１１と共通電極１３との間に容量電極１２が介在形成された画素Ｓの構
成について、図３に示した画素Ｓ３の断面図を用いて詳しく説明する。図３は、図２にお
けるＢ−Ｂ断面を示した模式図である。図示するように、液晶装置１００は、素子基板１
０と対向基板３０とによって液晶層４０を挟持した構成を有している。そして素子基板１
０の液晶層４０と反対側には偏光板４４が、また対向基板３０の液晶層４０と反対側には
偏光板４５が、それぞれ所定の偏光軸方向を呈するように貼り付けられている。
【００４４】
まず、対向基板３０について説明する。対向基板３０は、平板としての基材３１に対し
て、液晶層４０側の基板面に、遮光層３２、フィルタ層３３、配向膜３４が順次形成され
たものである。
【００４５】
遮光層３２は金属膜（例えばクロム）や樹脂からなる。フィルタ層３３は、例えばアク
リル樹脂等からなり、画素で表示する色（本実施例ではＲ，Ｇ，Ｂの各色）に対応する色
材を含有している。配向膜３４は、例えばポリイミド樹脂からなる。配向膜３４の表面に
は所定の方向に配向処理が施されている。配向膜３４は、遮光層３２とフィルタ層３３と
を覆うように形成されている。
【００４６】
なお、対向基板３０において、配向膜３４と偏光板４５との間のいずれかの層間（例え
ば基材３１と偏光板４５との間）において、図示しない導電層を介在形成することとして
もよい。こうすれば、画素電極１１と共通電極１３との間に印加される電圧によって生ず
る電界以外の電界、例えば静電気など外界から印加される電気（電圧）に起因して生ずる
電界が、液晶層４０に対して印加されることを抑制することができる。
【００４７】
次に、素子基板１０について説明する。素子基板１０は、平板としての基材１４に対し
て、液晶層４０側の基板面に、走査線１２１ｃ（ゲート電極２０ｇ）と共通配線１３１、
共通電極１３、ゲート絶縁層１５、半導体層２０ａ、データ線１１１（ソース電極２０ｓ
）とドレイン電極２０ｄと容量電極１２、層間絶縁層１６、画素電極１１、配向膜１９が
順次形成されたものである。
【００４８】
走査線１２１ｃ（ゲート電極２０ｇ）、共通配線１３１、データ線１１１（ソース電極
２０ｓ）、およびドレイン電極２０ｄは、金属材料（例えばアルミニウム）によって形成
されている。半導体層２０ａは、アモルファスシリコンやポリシリコン等の半導体が用い
られる。また、ゲート絶縁層１５は例えば酸化シリコンが、層間絶縁層１６は例えば酸化
シリコンや窒化シリコンが、それぞれ用いられ、透光性を有し誘電体として機能する誘電
体層として形成される。配向膜１９は、例えばポリイミド樹脂からなる。配向膜１９の表
面には所定の方向に配向処理が施されている。配向膜１９は、画素電極１１の液晶層４０
に接する側であって、少なくとも画素電極１１を覆うように形成されている。
【００４９】
画素電極１１および共通電極１３は、画素Ｓ３の領域に相当する領域に渡って、透光性
を有する導電材料（例えばＩＴＯ（Indium Tin Oxide））によってそれぞれ形成されてい
る。そして、図示するように、画素電極１１は、コンタクトホールＣＨ１を介してドレイ
ン電極２０ｄと電気的に接続されている。また、共通電極１３は、画素Ｓ３の領域端部近
傍において共通配線１３１と重なるように形成され、共通配線１３１と電気的に接続され
ている。
【００５０】
画素電極１１と共通電極１３との間に介在形成された容量電極１２は、透光性を有する
導電材料（例えばＩＴＯ）によって形成され、コンタクトホールＣＨ２を介して走査線１
２１ｂと電気的に接続されている。また、容量電極１２は、画素電極１１に形成された開
口部ＳＬとは、基板１０の法線方向から見たときに平面的に重ならない形状を有している
。
【００５１】
なお、本実施例では、容量電極１２は、図示するように、データ線１１１（およびドレ
イン電極２０ｄ）と同じくゲート絶縁層１５上に形成されている。従って、容量電極１２
は、データ線１１１と同時にマスク蒸着等によって形成することが可能であり、形成に関
する負荷が軽減される。
【００５２】
さて、このように、画素電極１１と共通電極１３との間に介在形成された容量電極１２
の電位を制御することによって、前述した容量結合駆動を行い、画素電極１１の電圧を上
昇（あるいは下降）させることができる。その結果、画素電極１１と共通電極１３との間
に印加する電圧差を大きくして、液晶層４０に印加する電界を大きくするのである。
【００５３】
（容量結合駆動）
それでは、本実施例の液晶装置１００において行われる容量結合駆動について、図４〜
図７を参照して説明する。図４は、液晶装置１００の構成を、電気的な等価回路で示した
説明図である。図５は、（ａ）が走査線１２１に印加される電圧とその印加タイミングを
示すタイミング図、（ｂ）が、データ線１１１に印加される電圧とその印加タイミングを
示すタイミング図である。図６は、画素Ｓ３において画素電極１１と共通電極１３との間
の印加電圧の様子を示す説明図である。図７は、容量結合による画素電極１１の電圧変化
の様子を示す説明図である。
【００５４】
まず、等価回路について説明する。各画素Ｓは、同様の等価回路構成を有する。従って
、ここでは画素Ｓ３について説明する。図示するように、画素Ｓ３に対して形成されたト
ランジスタ２０と接続された画素電極１１は、共通配線１３１と接続された共通電極１３
との間において、２つの電流経路（回路）を構成する。１つは、液晶層４０において開口
部ＳＬを経由して流れる電流によって所定の電界を発生させる経路、すなわち、配向膜１
９→液晶層４０→再び配向膜１９→層間絶縁層１６→ゲート絶縁層１５の経路である。も
う１つは、画素電極１１と共通電極１３とが平面的に重なった領域において流れる電流の
経路、すなわち、層間絶縁層１６→容量電極１２→ゲート絶縁層１５の経路である。
【００５５】
それぞれの膜および層は、図示するように容量と抵抗とが並列結合された等価回路で表
される。従って、画素Ｓ３についての等価回路は図示するように表されることになる。な
お、画素Ｓ３における容量電極１２は、１行前の画素Ｓ２に対応する走査線１２１ｂと電
気的に接続されている。
【００５６】
次に、各画素Ｓにおいて、走査線駆動回路１２０とデータ線駆動回路１１０から、走査
線１２１とデータ線１１１とにそれぞれ供給される出力信号について図５を参照して説明
する。なお、ここでは画素Ｓ１、画素Ｓ２、画素Ｓ３に対応するそれぞれの出力信号を説
明するが、走査線１２１およびデータ線１１１における出力信号は、総ての画素Ｓについ
て同様である。また、本実施例では、電極端子１３０の電位は一定した基準電圧「０Ｖ」
とし、データ線１１１および走査線１２１に出力される電圧は、この基準電圧「０Ｖ」に
対する電圧としている。
【００５７】
走査線１２１ａ、走査線１２１ｂ、走査線１２１ｃの各出力信号は、図５（ａ）に示し
たように、画像の単位表示時間となる１フレーム期間Ｆ毎に繰り返して出力される。走査
線１２１ａに着目すると、時間ｔ１から時間ｔ１１までの１フレーム期間Ｆにおいて、本
実施例では、トランジスタ２０をオンするオン電圧「１０Ｖ」とオフするオフ電圧「−５
Ｖ」、および後述する容量結合のためのオフ電圧「−２Ｖ」とが出力される。１フレーム
期間Ｆは、例えば、１秒間に６０枚の画像を表示する場合は、１／６０秒（約１６．７ミ
リ秒）である。なお、本実施例では、１フレーム期間Ｆを、この１／６０秒（約１６．７
ミリ秒）として扱う。
【００５８】
オン電圧「１０Ｖ」は、時間ｔ１から時間ｔ２の間出力される。時間ｔ１から時間ｔ２
までの期間は、１フレーム期間Ｆにおいて、液晶装置１００に形成された複数の走査線１
２１のうち一つの走査線においてオン電圧を出力する期間、つまり１走査期間Ｈである。
例えば、走査線１２１の総数が２００本であったとすると、１走査期間Ｈは、１／６０／
２００秒（約０．０８ミリ秒）である。
【００５９】
次に、走査線１２１ａでは、時間ｔ２から時間ｔ３の間において、オフ電圧「−５Ｖ」
が出力される。時間ｔ２から時間ｔ３までの時間は、図示するように１行後の走査線１２
１ｂにおいてオン電圧を出力する１走査期間Ｈである。
【００６０】
その後、時間ｔ３の経過後、１フレーム期間の終了時間ｔ１１に至るまでの間の期間Ｋ
Ｔにおいて、走査線１２１ａの出力電位を上昇させる。具体的には、オフ電圧「−５Ｖ」
からオフ電圧「−２Ｖ」に上昇させるのである。
【００６１】
以降同様に、例えば、走査線１２１ｂにおいては、走査線１２１ｃにおけるオン電圧「
１０Ｖ」の出力終了時となる時間ｔ４の経過後、１フレーム期間Ｆの終了時間ｔ１２に至
るまでの間の期間ＫＴにおいて、走査線１２１ｂが供給するオフ電圧の値を「−５Ｖ」か
ら［−２Ｖ」に上昇させる。
【００６２】
続いて、走査線１２１ａにおける次の１フレーム期間Ｆとなる時間ｔ１１から時間ｔ２
１までの期間について説明する。まず時間ｔ１１から時間ｔ１２の間にオン電圧「１０Ｖ
」が出力される。この間は、前述するように、例えば約０．０８ミリ秒である。そして、
時間ｔ１２から時間ｔ１３の１走査期間Ｈにおいて、オフ電圧「−５Ｖ」が出力される。
【００６３】
その後、時間ｔ１３の経過後、１フレーム期間Ｆの終了時間ｔ２１に至るまでの間の期
間ＫＴにおいて、走査線１２１ａの出力電位を下降させる。具体的には、オフ電圧「−５
Ｖ」からオフ電圧「−８Ｖ」に下降させるのである。
【００６４】
以降同様に、走査線１２１ｂにおいては、走査線１２１ｃにおけるオン電圧「１０Ｖ」
の出力終了時となる時間ｔ１４の経過後、１フレーム期間Ｆの終了時間ｔ２２に至るまで
の間の期間ＫＴにおいて、走査線１２１ｂが供給するオフ電圧の値を「−５Ｖ」から［−
８Ｖ」に下降させる。
【００６５】
このとき、データ線１１１に出力される駆動電圧は、本実施例では、図５（ｂ）に示す
ように、１フレーム期間Ｆごとに、極性が反転する所謂フレーム反転信号である。具体的
に本実施例では、表示する画像に応じた電圧として、「５Ｖ」と「−５Ｖ」の電圧が１フ
レーム期間Ｆごとに交互に出力されるものとする。もとより、駆動電圧は、表示する画像
の明るさに応じた電圧値である。
【００６６】
従って、走査線１２１ａでは、前述するように時間ｔ１と時間ｔ１１との間の１フレー
ム期間Ｆでは、時間ｔ３からの期間ＫＴにおいて、走査線１２１ａと電気的に接続された
画素Ｓ２の容量電極１２（図４参照）の電圧を上昇させる。また、時間ｔ１１と時間ｔ２
１との間の次の１フレーム期間Ｆでは、時間ｔ１３からの期間ＫＴにおいて、走査線１２
１ａと電気的に接続された画素Ｓ２の容量電極１２（図４参照）の電圧を下降させる。こ
の結果、画素Ｓ２における画素電極１１と共通電極１３との間の電圧差を大きくする容量
結合駆動が行われる。
【００６７】
それでは、具体的に、画素Ｓ２における画素電極１１と共通電極１３との間の電圧が容
量結合駆動によって変化する様子を、図７を参照しつつ図６を用いて説明する。図６に示
すように、画素Ｓ２では、走査線１２１ｂの電圧が「１０Ｖ」となる時間ｔ２から時間ｔ
３の期間トランジスタ２０がオンして、画素Ｓ２における画素電極１１の電圧はデータ線
１１１に供給される駆動電圧「５Ｖ」となる。このとき、走査線１２１ａの電圧は「−５
Ｖ」であるので、容量電極１２の電圧も「−５Ｖ」となっている。
【００６８】
この状態を図７（ｂ）に示した。図示するように、画素電極１１は「５Ｖ」、容量電極
１２は「−５Ｖ」となることから、この間に介在する層間絶縁層１６は電圧差１０Ｖを有
する容量と機能する。もとより共通電極１３の電圧は「０Ｖ」である。
【００６９】
ところで、図７は、図４に示した等価回路を、各電極における電圧関係を説明するため
に簡略化したものである。すなわち、図７（ａ）に示したように、各層または膜における
抵抗成分を省略するとともに、液晶層４０に印加される電圧が画素電極１１と共通電極１
３との間の電圧に比例した電圧となることから、開口部ＳＬを経由する電流経路に関する
等価回路を代表して液晶層４０のみとしている。
【００７０】
図６に戻り、次に、時間ｔ３後、期間ＫＴの間において、走査線１２１ａに供給される
電圧を「−５Ｖ」から「−２Ｖ」に上昇させる。この結果、画素電極１１の電圧は「８Ｖ
」に上昇する。この状態を図７（ｃ）に示した。図示するように、容量電極１２は「−２
Ｖ」となる。一方、容量として機能する層間絶縁層１６が有する電圧差は「１０Ｖ」であ
ったので、画素電極１１の電圧が容量結合によって上昇し、「−２Ｖ」に対して「１０Ｖ
」の電圧差を有する「８Ｖ」となるのである。従って、液晶層４０には、この上昇した電
圧に応じて、値の大きい電界が印加されることになる。
【００７１】
図６に戻り、次に、期間ＫＴの終了時点から１フレーム期間Ｆの終了時間となる時間ｔ
１１までの期間において、走査線１２１ａに供給される電圧は上昇した「−２Ｖ」から元
の「−５Ｖ」に戻す。こうすることによって、期間ＫＴに応じた時間分画素電極１１の電
圧を上昇させることができるので、例えば応答性の改善によって減少した明るさ（透過率
）を補償すべき大きさと印加時間に応じた電界を、液晶層４０に印加することができる。
なお、期間ＫＴが取り得る最大時間は、時間ｔ３から１フレーム期間Ｆの終了時間となる
時間ｔ１１までの時間である。
【００７２】
こうして、１フレーム期間Ｆにおける画素Ｓ２に対する容量結合駆動が行われるが、画
素Ｓ２における容量電極１２は、走査線１２１ａと接続されているので、図示するように
、時間ｔ１１と時間ｔ１２との間で、走査線１２１ａに供給されるオン電圧「１０Ｖ」が
印加される。この結果、画素電極１１の電圧は「２０Ｖ」に上昇する。この状態を図７（
ｄ）に示した。図示するように、容量電極１２は「１０Ｖ」となる。一方、層間絶縁層１
６の容量が有する電位差は「１０Ｖ」であったので、画素電極１１の電圧が容量結合によ
って上昇し、「１０Ｖ」に対して「１０Ｖ」の電圧差を有する「２０Ｖ」となるのである
。従って、液晶層４０には、この上昇した電圧に応じた大きい値の電界が印加される。
【００７３】
ところで、前述するように、オン電圧「１０Ｖ」が印加される期間は、時間ｔ１１から
時間ｔ１２の間、つまり１走査期間Ｈである。この１走査期間Ｈは、実際には前述するよ
うに約０．０８ミリ秒程度の短い期間であることから、液晶層４０において液晶分子がこ
の電圧に相当する方向に配列方向を変えるまでには至らない。また、配列方向が変わった
としてもその期間は１フレーム期間Ｆにおいて極少ない期間である。従って、表示する画
像の明るさに対して実質的な影響は生じない。
【００７４】
これに対して、容量結合によって上昇した電圧が印加される期間ＫＴは、前述したよう
に十ミリ秒台という長さである。従って、期間ＫＴは、液晶層４０において液晶分子がこ
の電圧に応じた配列方向となり、その配列方向の状態を持続させることができる長さであ
る。換言すれば、容量結合によって上昇した電圧を印加する期間ＫＴを、表示すべき明る
さの画像に応じた時間長に設定することによって、応答性の改善によって減少する明るさ
を補償することができるのである。
【００７５】
さて、図６に示したように、次の１フレーム期間Ｆである時間ｔ１２から時間ｔ２２ま
での期間においては、走査線１２１ｂにおいてオン電圧「１０Ｖ」の供給終了時間ｔ１３
後、期間ＫＴの間において、走査線１２１ａに供給される電圧を「−５Ｖ」から「−８Ｖ
」に下降させる。これは、前述するように時間ｔ１２から時間ｔ２２までの１フレーム期
間Ｆでは、データ線１１１に供給される電圧がフレーム反転駆動により「−５Ｖ」であっ
たので、画素電極１１の電圧をさらに下降させるためである。この結果、画素電極１１の
電圧は「−５Ｖ」から「−８Ｖ」に下降する。
【００７６】
以降、期間ＫＴの終了時点から１フレーム期間Ｆの終了時間となる時間ｔ２１までの期
間において、走査線１２１ａに供給される電圧は下降した「−８Ｖ」から元の「−５Ｖ」
に戻す。こうすることによって、前の１フレーム期間Ｆと同様に期間ＫＴに応じた時間分
画素電極１１の電圧を下降させることができるので、例えば応答性の改善によって減少し
た明るさ（透過率）を補償すべき大きさと印加時間に応じた電界を、液晶層４０に印加す
ることができる。なお、期間ＫＴが取り得る最大時間は、時間ｔ１３から１フレーム期間
Ｆの終了時間となる時間ｔ２１までの時間である。
【００７７】
さて、時間ｔ１２から時間ｔ２２までの１フレーム期間Ｆにおいても、時間ｔ２から時
間ｔ１２までの１フレーム期間Ｆと同様に、画素Ｓ２における容量電極１２は、走査線１
２１ａと接続されているので、図示するように、時間ｔ２１と時間ｔ２２との間で、走査
線１２１ａに供給されるオン電圧「１０Ｖ」が印加される。この結果、画素電極１１の電
圧は「１０Ｖ」に上昇する。これは、容量電極１２が「１０Ｖ」となるとき、説明は省略
するが、層間絶縁層１６の電圧差は「０Ｖ」となっているので、画素電極１１の電圧が容
量結合によって上昇し、容量電極１２と同じ電圧「１０Ｖ」となるのである。従って、液
晶層４０には、この上昇した電圧に応じた大きい値の電界が印加されるが、前述するよう
に、オン電圧「１０Ｖ」が印加される期間は、時間ｔ２１から時間ｔ２２の間の１走査期
間Ｈであるので、実際には約０．０８ミリ秒程度の短い期間である。この結果、前述する
ように、表示される画像の明るさに対して実質的な影響は生じない。
【００７８】
その後、時間ｔ２２から時間ｔ２３において、走査線１２１ｂの電圧が「１０Ｖ」とな
ってトランジスタ２０がオンし、画素Ｓ２における画素電極１１の電圧はデータ線１１１
に供給される電圧「５Ｖ」となる。以降、画素Ｓ２について、前述した時間ｔ３から時間
ｔ２３までの動作が繰返し行われることによって、それぞれの１フレーム期間Ｆ毎に、図
６下部に示した電圧波形が画素電極１１の電圧として印加される。
【００７９】
もとより、画素Ｓ２以外の画素Ｓについても、この電圧波形が同様に画素電極１１に印
加され、ＦＦＳ方式の液晶装置１００において、容量結合駆動が行われるのである。なお
、１行目に存在する画素Ｓにおいては、前の行の走査線１２１が存在しないので、最後の
行の画素Ｓに対応する走査線１２１と、１行目に存在する画素Ｓに形成された容量電極１
２とを電気的に接続するようにすればよい。あるいは、１行目に存在する画素Ｓに形成さ
れた容量電極１２に対して、別途走査線１２１を設けることとしてもよい。
【００８０】
以上、本実施例による液晶装置１００によれば、容量電極１２が画素電極１１および共
通電極１３との間で容量結合するので、容量電極１２の電圧を制御することによって、画
素電極１１と共通電極１３との電圧差を大きくすることができる。従って、容量結合駆動
によって液晶層４０に印加する電界の値を大きくすることができる。
【００８１】
なお、各走査線１２１は、複数の画素Ｓに形成された容量電極１２と電気的に接続され
ることから、トランジスタ２０をオンさせる場合に比べて大きな電流が流れることになる
。従って、本実施例では、走査線１２１の材料に抵抗の低い金属（例えばアルミニウムや
銅）を用いて電流が流れ易くすることが好ましい。こうすることによって、容量電極１２
の電圧が、走査線１２１が供給する電圧に到達するまでの時間が遅くなることを抑制する
ことができる。
【００８２】
（電子機器）
また、本実施例の液晶装置１００を電子機器に組み込むことによって、透過率を低下す
ることなく応答特性のよい表示を実現する電子機器を提供することができる。例えば、液
晶装置１００を組み込んだ電子機器の一例として携帯電話を図８に示した。図示するよう
に、携帯電話は、折れ曲がる２つの筐体部分によって構成され、一方の筐体部分に表示体
として液晶装置１００が、また、その表示体の表示側と反対側の背面にはバックライトが
備えられている。この携帯電話は、テレビ放送（例えば１セグ放送）を受信して、動画像
を表示する機能を備えている。
【００８３】
通常、携帯電話は電池容量の制約などからバックライトの輝度が低く設定されることが
多い。従って動画像の表示のために表示体の応答性を改善したことによって透過率が低く
なった場合、バックライトからの照明光による表示画像を視認することが困難となる。そ
こで、本実施例の液晶装置１００を表示体として用いれば、容量結合駆動によって消費電
力の増加を抑制しつつ明るさを補償することが可能となる。
【００８４】
以上、本発明の実施の形態について実施例を用いて説明したが、本発明はこうした実施
例に何ら限定されるものではなく、本発明の趣旨を逸脱しない範囲内において様々な形態
で実施し得ることは勿論である。以下、変形例を挙げて説明する。
【００８５】
（第１変形例）
上記実施例では、図２に示したように、容量電極１２は、開口部ＳＬを塞がないように
、画素電極１１に形成されたスリット状の開口部ＳＬ以上の大きさの平面形状を有する開
口を形成することとしたが、必ずしも、これに限るものでないことは勿論である。
【００８６】
例えば、本変形例の一例として、容量電極１２は、開口部ＳＬと平面的に重なる領域を
有することとしてもよい。上記実施例では、開口部ＳＬにおいて生ずる電界に与える影響
を抑制あるいは回避する目的のために、容量電極１２において開口を形成した。言い換え
れば、開口部ＳＬにおいて生ずる電界に実質的な影響を与えない範囲であれば、容量電極
１２は、開口部ＳＬと平面的に重なる領域を有することとしてもよいことになる。従って
、容量電極１２は、開口部ＳＬにおいて生ずる電界に実質的な影響を与えない範囲で、開
口部ＳＬと平面的に重なる領域を有するように形成しても差し支えない。こうすれば、例
えば、容量電極１２を形成する場合において生ずる画素電極１１に形成した開口部ＳＬと
の平面的な位置ズレを、この領域範囲内で許容することができるので、容量電極１２の形
成が容易となる。
【００８７】
あるいは、上記実施例では、容量電極１２は、隣り合う開口部ＳＬ間の領域に形成して
いるが、逆に、この開口部ＳＬ間に形成された容量電極１２が、開口部ＳＬにおいて生ず
る電界に影響を与える場合は、本変形例の他例として、開口部ＳＬ間に容量電極１２を形
成しないようにすることが好ましい。
【００８８】
開口部ＳＬ間に容量電極１２を形成しない本変形例の一例を、図９および図１０に示し
た。図９は、本変形例の液晶装置１００ａに形成された画素Ｓ２、画素Ｓ３、画素Ｓ５、
画素Ｓ６に関する平面構成を示した模式図で、対向基板３０側から見た素子基板１０を、
対向基板３０を透視状態で図示している。また、図１０は、画素Ｓの断面構成の一例とし
て画素Ｓ３の断面構成を示した模式図である。なお、図９および図１０において、上記実
施例と同じ構成要素については同じ符号を付している。従って、以降の説明において、そ
れらの説明については省略する。
【００８９】
図９に示したように、本変形例の液晶装置１００ａでは、容量結合駆動を実現するため
に、画素電極１１と共通電極１３との間に、容量電極１２ａ（図中網掛け部分）を介在形
成する。すなわち、容量電極１２ａは、画素電極１１に形成されたスリット状の開口部Ｓ
Ｌの総てを、素子基板１０の法線方向から見たときに平面的に包囲するように開口を形成
するのである。これは、容量電極１２ａが、隣り合う開口部ＳＬ間に存在しないようにす
ることによって、開口部ＳＬにおいて生ずる電界に影響を与えないようにするためである
。
【００９０】
画素電極１１と共通電極１３との間に容量電極１２ａが介在形成された画素Ｓ３の断面
構成を図１０に示した。図１０は、図９におけるＢ−Ｂ断面を示した模式図である。図示
するように、液晶装置１００ａにおいて、画素電極１１と共通電極１３との間に介在形成
された容量電極１２ａは、透光性を有する導電材料（例えばＩＴＯ）によって形成され、
コンタクトホールＣＨ２を介して走査線１２１ｂと電気的に接続されている。そして、本
変形例においては、容量電極１２ａは、画素電極１１と共通電極１３との重なり領域であ
って、画素電極１１に形成された開口部ＳＬ、および隣り合う開口部ＳＬ間の領域と重な
らない領域に形成されている。
【００９１】
画素電極１１と共通電極１３との間に、このように容量電極１２ａを介在形成すること
によって、画素電極１１あるいは共通電極１３との間で形成される容量部分は少なくなる
ものの、画素電極１１および共通電極１３との間で容量結合する。従って、容量電極１２
ａの電圧を制御することによって、前述した容量結合駆動を行い、画素電極１１の電圧を
上昇（あるいは下降）させることが可能である。その結果、上記実施例と同様、画素電極
１１と共通電極１３との間の電圧差を大きくして、液晶層４０に印加する電界を大きくす
ることが可能である。
【００９２】
（第２変形例）
上記実施例では、データ線１１１に出力される駆動電圧は、図５（ｂ）に示したように
、１フレーム期間Ｆごとに極性が反転する所謂フレーム反転信号としたが、これに限るも
のでないことは勿論である。駆動電圧が、例えば、「５Ｖ」と「−５Ｖ」の電圧が１走査
線毎に反転する所謂ライン反転信号であってもよい。
【００９３】
本変形例における各走査線１２１とデータ線１１１の出力電圧を図１１に示した。図示
するように、上記実施例（図５）と異なり、データ線１１１に出力される駆動電圧は、本
変形例では、図１１（ｂ）に示すように、１走査期間Ｈごとに極性が反転する所謂ライン
反転信号である。具体的に、表示する画像に応じた電圧として、「５Ｖ」と「−５Ｖ」の
電圧が１走査期間Ｈごとに交互に出力されるものとする。
【００９４】
このとき、本変形例では、画素Ｓ１に対応する走査線１２１ａにおいて、時間ｔ３から
期間ＫＴの間供給される電圧を「−５Ｖ」から「−８Ｖ」に下降させる。これは、画素Ｓ
２においてデータ線１１１が供給する電圧が「−５Ｖ」であるため、容量結合によってさ
らに画素電極１１の電圧を下降させるためである。
【００９５】
一方、画素Ｓ２に対応する走査線１２１ｂにおいて、時間ｔ４から期間ＫＴの間供給さ
れる電圧を「−５Ｖ」から「−２Ｖ」に上昇させる。これは、画素Ｓ３においてデータ線
１１１が供給する電圧が「５Ｖ」であるため、容量結合によってさらに画素電極１１の電
圧を上昇させるためである。
【００９６】
また、本変形例では、同時にフレーム反転駆動も行うこととしている。従って、次の１
フレーム期間Ｆでは、画素Ｓ１に対応する走査線１２１ａにおいて、時間ｔ１３から期間
ＫＴの間供給される電圧が「−５Ｖ」から「−２Ｖ」に上昇する。これは、画素Ｓ２にお
いてデータ線１１１が供給する電圧が「５Ｖ」であるため、容量結合によってさらに画素
電極１１の電圧を下降させるためである。
【００９７】
一方、画素Ｓ２に対応する走査線１２１ｂにおいて、時間ｔ１４から期間ＫＴの間供給
される電圧が「−５Ｖ」から「−８Ｖ」に下降する。これは、画素Ｓ３においてデータ線
１１１が供給する電圧が「−５Ｖ」であるため、容量結合によってさらに画素電極１１の
電圧を下降させるためである。
【００９８】
このように、ライン反転駆動の場合においても、走査線１２１に供給する電圧を制御す
ることによって、画素Ｓ２における画素電極１１と共通電極１３との間の電圧差を大きく
する容量結合駆動を行うことが可能である。
【００９９】
（第３変形例）
上記実施例では、容量電極１２を、ゲート絶縁層１５上に形成することによって、同じ
くゲート絶縁層１５上に形成されるデータ線１１１と同時に形成することとしたが、必ず
しもこれに限るものでないことは勿論であり、同時に形成しないこととしてもよい。この
一例を図１２に示した。
【０１００】
図１２は、本変形例の液晶装置１００ｂについて、画素Ｓ３を一例としてその画素構成
を示す断面図である。図示するように、本変形例の液晶装置１００ｂは、上記実施例と異
なり、ゲート絶縁層１５上ではなく層間絶縁層１６上に、まず共通電極１３を形成し、そ
の後順に、第１の誘電体層（絶縁層）１７、容量電極１２、第２の誘電体層（絶縁層）１
８、画素電極１１を形成している。
【０１０１】
本変形例では、層間絶縁層１６を平坦化層として形成する。これは、トランジスタ２０
や配線（例えば走査線１２１や共通配線１３１）と平面的に重なる領域にも、画素電極１
１と共通電極１３とを形成して、画素Ｓの開口率を大きくするために、トランジスタ２０
や配線（例えば走査線１２１や共通配線１３１）と平面的に重なる領域に存在する凹凸を
平坦化して、液晶層４０に所望する電界を印加するためである。なお、このように平坦化
層を形成する構成は従来から知られているので、ここでは詳細な説明は省略する。なお、
平坦化層となる層間絶縁層１６の下層（基材１４側）に、トランジスタ２０の保護のため
、必要に応じて絶縁層（パシベーション膜）を形成してもよい。
【０１０２】
このように平坦化層としての層間絶縁層１６が形成された画素構成を有する液晶装置１
００ｂでは、データ線１１１は図示するように層間絶縁層１６の下層側に形成されるので
、容量電極１２をデータ線１１１と同時に形成することはできない。そこで、本変形例の
如く、容量電極１２をデータ線１１１と同時に形成せず、分けて形成することによって、
開口率を大きくした液晶装置１００ｂにおいても、容量結合駆動を行い、画素電極１１と
共通電極１３との間に印加する電圧差を大きくして、液晶層４０に印加する電界を大きく
することが可能である。
【０１０３】
（第４変形例）
上記実施例では、容量電極１２を、その容量電極１２が形成された画素Ｓに対して、例
えば画素Ｓ３であれば、画素Ｓ２の走査線というように、一つ前の行の画素Ｓに対応する
走査線１２１と電気的に接続した。このため、容量電極１２には、トランジスタ２０をオ
ンするオン電圧が一時的に印加され、本来容量結合駆動を行う期間ＫＴ以外の期間におい
ても容量結合駆動が行われてしまう。
【０１０４】
このような期間ＫＴ以外に行われる容量結合駆動の期間は、上記実施例では、非常に短
い時間であることから、液晶分子の配列方向を変えるまでには至らず、表示への影響は少
ないとして説明したが、少なからず影響を及ぼすことが想定される場合がある。そこで、
本変形例では、このような場合、容量電極１２に対してオン電圧が印加されないように、
走査線１２１とは別に、容量結合駆動のための電圧を供給する供給線を設けることとして
もよい。この一例を図１３に示した。
【０１０５】
図１３は、本変形例の液晶装置１００ｃに形成された画素Ｓ２、画素Ｓ３、画素Ｓ５、
画素Ｓ６に関する平面構成を示した模式図で、対向基板３０側から見た素子基板１０を、
対向基板３０を透視状態で図示している。なお、図１３において、上記実施例（図２参照
）と同じ構成要素については同じ符号を付している。従って、以降の説明において、それ
らの説明については省略する。
【０１０６】
図１３に示したように、本変形例の液晶装置１００ｃでは、上記実施例（図２参照）と
異なり、走査線１２１と共通配線１３１との間に、供給線１２５が、走査線１２１（また
は共通配線１３１）に沿うように形成されている。そして、画素電極１１と共通電極１３
との間に介在形成した各画素Ｓの容量電極１２ｃ（図中薄い網掛け部分）は、この形成さ
れた供給線１２５（図中濃い網掛け部分）と、コンタクトホールＣＨ３を介して電気的に
接続されている。例えば、画素Ｓ３と画素Ｓ６とに形成された容量電極１２ｃは、同じ供
給線１２５と接続されている。
【０１０７】
各供給線１２５は、それぞれ容量結合駆動を行う電圧を供給する。例えば、図示しない
が、上記実施例における走査線１２１に出力される電圧（図５参照）のうち、オン電圧「
１０Ｖ」を、オフ電圧「−５Ｖ」にした電圧を各供給線に供給する。こうすることによっ
て、上記実施例において生じたオン電圧による容量結合が生じないので、表示への影響を
抑制することができる。もとより、この場合は、走査線１２１が供給するオフ電圧は常に
「−５Ｖ」とすればよいことになる。
【０１０８】
本変形例における供給線１２５の配線について図１４に示した。図１４は、本変形例の
液晶装置１００ｃについて模式的に示した説明図である。なお、上記実施例における液晶
装置１００（図１参照）と同じ構成要素については、同じ符号を付している。
【０１０９】
図１４に示すように、本変形例では、各供給線１２５は、各走査線１２１とともに走査
線駆動回路１２０ｃに対して配線されている。従って、本変形例では、走査線駆動回路１
２０ｃは、各走査線１２１へ供給する電圧と、各供給線１２５へ供給する電圧とを生成し
て、各走査線１２１と各供給線１２５とにそれぞれ出力するように構成されている。
【０１１０】
このように本変形例によれば、走査線１２１とは異なる供給線１２５によって、容量結
合駆動を行うことができるので、トランジスタ２０のオンとオフの電圧に制約されること
なく、例えば、上記特許文献２に開示されたような方法で、容量結合駆動を行うことも可
能である。
【０１１１】
（その他の変形例）
上記実施例では、共通電極１３の電位を接地電圧「０Ｖ」とし、これを基準電圧として
画素電極１１の電圧をプラス側（５Ｖ）とマイナス側（−５Ｖ）に振ったが、これに限ら
ず、共通電極１３の電圧を振ることとしてもよい。例えば、画素電極１１が「５Ｖ」のと
き共通電極１３が「０Ｖ」となり、画素電極１１が「０Ｖ」のとき共通電極１３が「５Ｖ
」となるように、電極端子１３０の電圧を変化されるようにしてもよい。要は、画素電極
１１と共通電極１３との間で生ずる電位差が上記実施例と同じになるように、データ線１
１１および共通電極１３に電圧を供給すればよい。こうすれば、上記実施例と同様に容量
結合駆動を行うことができる。
【０１１２】
また、上記実施例では、画素Ｓの領域が総て透過表示領域であるものとしたが、画素Ｓ
の領域が透過表示領域と反射表示領域とを有する半透過反射表示領域であることとしても
よい。あるいは、総て反射表示領域であることとしてもよい。なお、半透過反射表示の場
合は、周知のように、対向基板３０側に、反射表示領域に対応する領域部分に位相差板層
（位相差板）や、液晶層４０の厚さを調整する液晶層厚調整層を形成することが好ましい
。また、反射表示領域においては、共通電極１３の下層（基材１４側）に反射層が形成さ
れていても差し支えない。いずれの場合も、上記実施例における容量結合駆動を行うこと
ができる。
【０１１３】
また、上記実施例では、電子機器として携帯電話としたが、これに限るものでないこと
は勿論である。例えば、プロジェクタ、デジタルカメラ、デジタルビデオカメラ、テレビ
ジョン、モバイルコンピュータ、オーディオ機器などであってもよい。
【図面の簡単な説明】
【０１１４】
【図１】本発明の一実施例となる液晶装置について模式的に示した説明図。
【図２】液晶装置に形成された画素に関する構成を示した平面図。
【図３】画素の断面構成を示した模式図。
【図４】液晶装置構成を、電気的な等価回路で示した説明図。
【図５】電圧信号のタイミング図で、（ａ）が走査線に印加される電圧、（ｂ）が、データ線に印加される電圧を示す。
【図６】画素において画素電極と共通電極との間の印加電圧の様子を示す説明図。
【図７】容量結合による画素電極の電圧変化の様子を示す説明図。
【図８】液晶装置を組み込んだ電子機器の一例としての携帯電話を示す図。
【図９】第１変形例で、液晶装置に形成された画素の平面構成を示す模式図。
【図１０】第１変形例で、画素の断面構成を示した模式図。
【図１１】第２変形例における電圧信号のタイミング図で、（ａ）が走査線に印加される電圧、（ｂ）が、データ線に印加される電圧を示す。
【図１２】第３変形例で、液晶装置に形成された画素構成を示す断面図。
【図１３】第４変形例で、液晶装置に形成された画素の平面構成を示す模式図。
【図１４】第４変形例で、液晶装置について模式的に示した説明図。
【符号の説明】
【０１１５】
１０…素子基板、１１…画素電極、１２…容量電極、１３…共通電極、１４…基材、１
５…ゲート絶縁層、１６…層間絶縁層、１７…第１の誘電体層、１８…第２の誘電体層、
１９…配向膜、２０…薄膜トランジスタ、２０ａ…半導体層、２０ｄ…ドレイン電極、２
０ｇ…ゲート電極、２０ｓ…ソース電極、３０…対向基板、３１…基材、３２…遮光層、
３３…フィルタ層、３４…配向膜、４０…液晶層、４４…偏光板、４５…偏光板、１００
，１００ａ，１００ｂ，１００ｃ…液晶装置、１１０…データ線駆動回路、１１１…デー
タ線、１２０，１２０ｃ…走査線駆動回路、１２１，１２１ａ，１２１ｂ，１２１ｃ…走
査線、１２５…供給線、１３０…電極端子、１３１…共通配線。
【図１】
2010113264.tif 000003
【図２】
2010113264.tif 000004
【図３】
2010113264.tif 000005
【図４】
2010113264.tif 000006
【図５】
2010113264.tif 000007
【図６】
2010113264.tif 000008
【図７】
2010113264.tif 000009
【図８】
2010113264.tif 000010
【図９】
2010113264.tif 000011
【図１０】
2010113264.tif 000012
【図１１】
2010113264.tif 000013
【図１２】
2010113264.tif 000014
【図１３】
2010113264.tif 000015
【図１４】
2010113264.tif 000016