(57)【要約】【課題】規定外の周波数成分を含まない波形を、より小規模な回路で生成することができる。【解決手段】基本波形バッファ２０９は、規定外の周波数成分を含まない波形である基本波形に関する情報を複数種類記憶する。基本波形読み出し制御部２０８は、基本波形バッファ２０９が記憶する基本波形に関する情報を複数読み出す。波形生成部２１０は、基本波形読み出し制御部２０８が読み出した基本波形に関する情報を組み合わせ、波形を生成する。【選択図】図２
2010074785.tif 000002
【特許請求の範囲】
【請求項１】
基本波形に関する情報を複数種類記憶する基本波形記憶回路と、
前記基本波形記憶回路が記憶する前記基本波形に関する情報を複数種類読み出す読み出し回路と、
前記読み出し回路が読み出した前記基本波形に関する情報を複数種類組み合わせ、波形を生成する波形生成回路と、
を備えたことを特徴とする波形生成回路。
【請求項２】
通信規格と、データと、当該通信規格で定められた方式で当該データを変調した波形の一部と同一の波形となる前記基本波形に関する情報の組み合わせとを関連づけて組み合わせテーブルとして記憶する組み合わせ記憶回路と、
複数の前記通信規格から一の通信規格を選択する通信規格選択回路と、
前記データの入力を受け付ける入力回路と、
を備え、
前記読み出し回路は、前記通信規格選択回路が選択した前記通信規格と、前記入力回路が受け付けた前記データとの組み合わせに対応する、当該通信規格で定められた方式で当該データを変調した波形と同一の波形となる前記基本波形に関する情報の組み合わせを前記組み合わせ記憶回路が記憶する前記組み合わせテーブルに基づいて決定し、決定した前記基本波形に関する情報の組み合わせで指定された前記基本波形に関する情報を前記基本波形記憶回路から読み出す
ことを特徴とする請求項１に記載の波形生成回路。
【請求項３】
請求項１または請求項２のいずれか１項に記載の波形生成回路と、
前記波形生成回路が生成した波形をＲＦＩＤタグに送信する送信部と、
を備えたことを特徴とするタグ通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、波形生成回路およびＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  ＩＤｅｎｔｉｆｉｃａｔｉｏｎ）タグと通信を行うタグ通信装置に関する。
【背景技術】
【０００２】
近年、微小な無線チップに情報を記憶し、読み取りおよび書き込み用のＲＦＩＤ通信装置（ＲＦＩＤリーダライタ）と高周波で通信を行うＲＦＩＤが実用化され、ユビキタスコンピューティングの中心的技術として注目を浴びている。現在、ＲＦＩＤは用途に合わせて様々な通信規格が標準化されており、それらの通信規格に準じた製品や、あるいは独自の通信規格に基づいた製品が多数販売されている。
【０００３】
このように、多くの種類のＲＦＩＤタグが販売されているが、それぞれの通信方式はＲＦＩＤタグによって周波数帯や変調方式などの通信規格がまったく異なることが多い。また、ＲＦＩＤはその用途に合わせて使い分ける必要があり、一種類の通信規格に統一するのは困難である。そのため、複数の通信規格のＲＦＩＤタグと通信可能なＲＦＩＤ通信装置が必要である。複数の通信規格のＲＦＩＤタグと通信可能なＲＦＩＤ通信装置として、例えば特許文献１に記載のＲＦＩＤ通信装置が知られている。このＲＦＩＤ通信装置は、複数の周波数帯や変調方式を用いてＲＦＩＤタグと送信できるように、ＲＦＩＤタグと通信を行う周波数帯域毎にＲＦ回路を備えている。また、このＲＦＩＤ通信装置は、振幅偏移変調（ＡＳＫ、Ａｍｐｌｉｔｕｄｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）を前提とし、通信を行うＲＦＩＤタグの規格に基づいて、送信データをアナログ回路内で変調する方式を採用している。
【特許文献１】特開２００７−１３４９４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、上記のＲＦＩＤ通信装置では、アナログ回路内で送信データを変調する方式をとっているため、高調波などの規定外の周波数成分を含まないような波形を生成することが難しい。特に、電波法の規制が厳しい周波数帯では、電波法で使用を許可されている周波数成分以外の周波数成分を含まない波形を生成することが難しいという問題がある。また、各周波数帯域のＲＦ回路内にそれぞれ変調する構成を有しているため、回路規模が大きくなるという問題がある。
【０００５】
本発明は上記事情を考慮してなされたもので、規定外の周波数成分を含まない波形を、より小規模な回路で生成することができる波形生成回路およびタグ通信装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、基本波形に関する情報を複数種類記憶する基本波形記憶回路（基本波形バッファ）と、前記基本波形記憶回路が記憶する前記基本波形に関する情報を複数種類読み出す読み出し回路（基本波形読み出し制御部）と、前記読み出し回路が読み出した前記基本波形に関する情報を複数種類組み合わせ、波形を生成する波形生成回路（波形生成部）と、を備えたことを特徴とする波形生成回路である。
【０００７】
この構成によれば、基本波形記憶回路は、基本波形に関する情報を複数種類記憶する。読み出し回路は、基本波形記憶回路が記憶する基本波形に関する情報を複数読み出す。波形生成回路は、読み出し回路が読み出した基本波形に関する情報を組み合わせ、波形を生成する。
【０００８】
これにより、規定外の周波数成分を含まない波形を組み合わせて波形を生成するため、規定外の周波数成分を含まない波形を生成することができる。また、波形生成回路は、複数種類の通信規格で使用する波形を生成することができるため、回路規模をより小さくすることができる。
【０００９】
また、本発明は、通信規格と、データと、当該通信規格で定められた方式で当該データを変調した波形の一部と同一の波形となる前記基本波形に関する情報の組み合わせとを関連づけて組み合わせテーブルとして記憶する組み合わせ記憶回路（組み合わせ記憶部）と、複数の前記通信規格から一の通信規格を選択する通信規格選択回路（メインコントローラ）と、前記データの入力を受け付ける入力回路（送信データ読み出し制御部）と、を備え、前記読み出し回路は、前記通信規格選択回路が選択した前記通信規格と、前記入力回路が受け付けた前記データとの組み合わせに対応する、当該通信規格で定められた方式で当該データを変調した波形と同一の波形となる前記基本波形に関する情報の組み合わせを前記組み合わせ記憶回路が記憶する前記組み合わせテーブルに基づいて決定し、決定した前記基本波形に関する情報の組み合わせで指定された前記基本波形に関する情報を前記基本波形記憶回路から読み出すことを特徴とする波形生成回路である。
【００１０】
この構成によれば、組み合わせ記憶回路は、通信規格と、データと、当該通信規格で定められた方式で当該データを変調した波形の一部と同一の波形となる前記基本波形に関する情報の組み合わせとを関連づけて組み合わせテーブルとして記憶する。通信規格選択回路は、複数の前記通信規格から一の通信規格を選択する。入力回路は、データの入力を受け付ける。読み出し回路は、通信規格選択回路が選択した通信規格と、入力回路が受け付けたデータとの組み合わせに対応する、当該通信規格で定められた方式で当該データを変調した波形と同一の波形となる前記基本波形に関する情報の組み合わせを組み合わせ記憶回路が記憶する組み合わせテーブルに基づいて決定し、決定した基本波形に関する情報の組み合わせで指定された基本波形に関する情報を基本波形記憶回路から読み出す。
【００１１】
これにより、複数種類の波形に関する情報を組み合わせて、通信規格で定められた方式でデータを変調した波形の一部と同一の波形を生成することができる。
【００１２】
また、本発明は、波形生成回路と、波形生成回路が生成した波形をＲＦＩＤタグに送信する送信部（ＲＦ回路）と、を備えたことを特徴とするタグ通信装置である。
【００１３】
この構成によれば、送信部は波形生成回路が生成した波形をＲＦＩＤタグに送信する。これにより、波形生成回路が生成した複数の通信規格で使用する波形を用いてＲＦＩＤタグにデータを送信することができる。
【発明の効果】
【００１４】
本発明によれば、規定外の周波数成分を含まない波形を、より小規模な回路で生成することができる。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照して本発明の実施形態について説明する。図１は、本発明の実施形態におけるＲＦＩＤリーダライタの構成を示した構成図である。図示する例では、ＲＦＩＤリーダライタ１は、ホストインタフェース２と、マルチプロトコル・リーダライタＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ、大規模集積回路）３（以下、ＬＳＩ３と示す）とを備える。
【００１６】
ホストインタフェース２は、ＬＳＩ３とホストコンピュータ（図示せず）との間の通信を仲介するインタフェースである。ＬＳＩ３は、デジタル回路を含むデジタル部４と、アナログ回路を含むアナログ部５とを備えた集積回路である。
【００１７】
デジタル部４は、シリアルインタフェース１１と、メインコントローラ１２と、ＲＦ回路制御ブロック１３と、バスアービター１４と、ＤＭＡ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ）コントローラ１５と、送信制御ブロック２０と、受信制御ブロック３０とを備えている。
【００１８】
アナログ部５は、２．４ＧＨｚＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）回路４１と、９５０ＭＨｚＲＦ回路４２と、１３．５６ＭＨｚＲＦ回路４３と、Ａ／Ｄコンバータ７０（アナログ−デジタル変換回路）と、Ｄ／Ａコンバータ７１（デジタル−アナログ変換回路）と、位相同期回路７２とを備えている。
【００１９】
シリアルインタフェース１１は、バスアービター１４とホストインタフェース２との通信を仲介するインタフェースである。メインコントローラ１２はホストコンピュータとの通信やＲＦＩＤリーダライタ内の各部の制御を司るものである。ＲＦ回路制御ブロック１３は、２．４ＧＨｚＲＦ回路４１と、９５０ＭＨｚＲＦ回路４２と、１３．５６ＭＨｚＲＦ回路４３におけるキャリアのオン・オフの切り替え制御を行うものである。
【００２０】
バスアービター１４は、メインコントローラ１２が複数同時にシリアルインタフェース１１にアクセスすることによるデータの衝突が起こらないように、アクセスの制御を行うものである。ＤＭＡコントローラ１５は、ＬＳＩ３上にある各部へのデータの入出力の制御を行うものである。送信制御ブロック２０は、２．４ＧＨｚＲＦ回路４１と、９５０ＭＨｚＲＦ回路４２と、１３．５６ＭＨｚＲＦ回路４３から送信するデータを生成するものである。受信制御ブロック３０は、２．４ＧＨｚＲＦ回路４１と、９５０ＭＨｚＲＦ回路４２と、１３．５６ＭＨｚＲＦ回路４３で受信したデータの処理を行うものである。
【００２１】
２．４ＧＨｚＲＦ回路４１と、９５０ＭＨｚＲＦ回路４２と、１３．５６ＭＨｚＲＦ回路４３とは、ＲＦＩＤタグ（図示せず）との間で無線通信を行うものである。Ａ／Ｄコンバータ７０は、２．４ＧＨｚＲＦ回路４１と、９５０ＭＨｚＲＦ回路４２と、１３．５６ＭＨｚＲＦ回路４３から入力するアナログ信号をデジタル信号に変換するものである。Ｄ／Ａコンバータ７１は、送信制御ブロック２０から入力するデジタル信号をアナログ信号に変換するものである。位相同期回路７２は、正確な周波数の信号を発生するものである。
【００２２】
図２は、図１の送信制御ブロック２０の構成を示した構成図である。図２において、コントローラ２０１は、送信制御ブロック２０内の各部を制御するものである。送信データ読み出し制御部２０２は、送信データバッファ２０３が保持する送信データを通信規格ごとに定められた順序で読み出して基本波形読み出し制御部２０８へ出力するものである。送信データバッファ２０３は、ＲＦＩＤタグへ送信する送信データを保持するものである。
【００２３】
ＣＲＣ（Ｃｙｃｌｉｃ  Ｒｅｄｕｎｄａｎｃｙ  Ｃｈｅｃｋ）生成部２０４は、送信データを基に誤り検出で用いるＣＲＣ値を計算するものである。セレクタ２０５は、ＲＦＩＤの通信規格に合わせて、ＣＲＣを使用するか否かを選択するものである。
【００２４】
パリティ生成部２０６は、送信データから誤り検出で用いるパリティを生成するものである。セレクタ２０７は、ＲＦＩＤの通信規格に合わせて、パリティを使用するか否かを選択するものである。
【００２５】
組み合わせ記憶部２１１は、ＲＦＩＤの通信規格とデータとの組み合わせと、基本波形バッファ２０９から読み出す基本波形に関する情報と読み出す順番とを関連づけて記憶するものである。基本波形読み出し制御部２０８は、ＲＦＩＤの通信規格と、データと、組み合わせ記憶部２１１が記憶する情報とに基づいて、基本波形バッファ２０９から読み出す基本波形に関する情報と、読み出す順番とを決定する。基本波形バッファ２０９は、電波法で使用を許可されている周波数成分以外の周波数成分を含まない基本波形に関する情報を複数種類記憶する。
【００２６】
波形生成部２１０は、基本波形読み出し制御部２０８の制御により、基本波形バッファ２０９から基本波形に関する情報を読み出す。また、波形生成部２１０は、読み出した基本波形に関する情報を組み合わせて１つの波形を生成する。また、波形生成部２１０は、生成した波形を、ＲＦＩＤの通信規格に合わせて、２．４ＧＨｚＲＦ回路４１と、９５０ＭＨｚＲＦ回路４２と、１３．５６ＭＨｚＲＦ回路４３とのいずれかへ出力するものである。なお、波形生成部２１０が出力する波形は、ＲＦＩＤの通信規格に合わせて、データを変調した波形と同一の波形である。波形生成部２１０が出力する波形を生成する具体例については後述する。
【００２７】
図３は、図１の受信制御ブロック３０の構成を示した構成図である。図３において、受信シーケンス制御部３０１は、受信制御ブロック３０内の各部を制御するものである。
【００２８】
サンプリング部３０３は、図１のＡ／Ｄコンバータ７０から出力されるデジタルデータのサンプリングを行うものである。キャリア検出部３０４は、サンプリング後のデータからキャリアを検出し、結果を受信シーケンス制御部３０１へ出力するものである。また、キャリア検出部３０４は、２．４ＧＨｚＲＦ回路４１と、９５０ＭＨｚＲＦ回路４２と、１３．５６ＭＨｚＲＦ回路４３から送信を行う前に、通信フィールドにおいてキャリア信号が発生しているか否かを調べるものである。フィルタ組み合わせブロック３０５は、雑音等を除去するために、サンプリング後のデータをフィルタにかけるものである。
【００２９】
図４は、図３のフィルタ組み合わせブロック３０５の構成を示した構成図である。図４において、セレクタ３５１、３５２、３５３および３５７は、ＲＦＩＤの通信規格に応じて定められたフィルタをかけるように選択するものである。
【００３０】
エッジ検出フィルタ３５４は、ＲＦ入力データ中の高周波成分を強調するフィルタである。周波数分離フィルタ３５５は、ＲＦ入力データを複数の周波数成分に分離するフィルタである。ローパスフィルタ３５６は、ＲＦ入力データ中の低周波成分を取り出すフィルタである。
【００３１】
以下、図３の説明に戻る。再サンプリング部３０６は、フィルタをかけた後のデータを再度サンプリングするものである。ＳＯＦ（Ｓｔａｒｔ  ｏｆ  Ｆｒａｍｅ）検出部３０７は、ＲＦＩＤタグから受信したフレームの開始を検出して、結果を受信シーケンス制御部３０１へ出力するものである。
【００３２】
ＳＹＮＣ検出部３０８は、ＲＦＩＤタグから受信したフレームの中からデータを検出し、検出結果を受信シーケンス制御部３０１へ出力するものである。ＥＯＦ（Ｅｎｄ  ｏｆ  Ｆｒａｍｅ）検出部３０９は、ＲＦＩＤタグから受信したフレームの終了を検出し、結果を受信シーケンス制御部３０１へ出力するものである。
【００３３】
コード変換部３１０は、再サンプリングを行ったデータをデコードするものである。ＣＲＣチェック部３１１は、デコードした後のデータのＣＲＣ値を計算して誤りを検出し、結果を受信シーケンス制御部３０１へ出力するものである。パリティチェック部３１２は、デコードした後のデータのパリティに基づいて誤りを検出し、結果を受信シーケンス制御部３０１へ出力するものである。
【００３４】
シリアル−パラレル変換部３１３は、デコードした後のシリアルデータをパラレルデータに変換して受信バッファ３１４に保存するものである。受信シーケンス制御部３０１は、受信バッファ３１４が記憶するパラレルデータをメインコントローラ１２に入力する。
【００３５】
図５は、図１の２．４ＧＨｚＲＦ回路４１と、９５０ＭＨｚＲＦ回路４２と、１３．５６ＭＨｚＲＦ回路４３の各々の構成を示した構成図である。２．４ＧＨｚＲＦ回路４１と、９５０ＭＨｚＲＦ回路４２と、１３．５６ＭＨｚＲＦ回路４３の構成は、同一の構成である。図５において、発振回路４０１は、通信規格ごとに定められた周波数で発振を行う回路である。合成回路４０２は、図１のＤ／Ａコンバータ７１が出力する波形と、発振回路４０１で発振したキャリアとを合成するものである。
【００３６】
アンテナ駆動回路４０３は、波形生成部２１０が出力する波形を合成した後のキャリアをアンテナ４０４に出力して発信させるものである。アンテナ４０４は、Ｄ／Ａコンバータ７１が出力した波形を合成したキャリアをＲＦＩＤに無線送信し、また、ＲＦＩＤから無線送信された電波を受信するものである。
【００３７】
フィルタ回路４０５は、アンテナ４０４で受信したアナログ信号から雑音を除去するためのフィルタである。増幅器４０６は、フィルタ回路４０５から出力されたアナログ信号を増幅するものである。増幅器４０６の出力信号は、図１に示したＡ／Ｄコンバータ７０でデジタル信号に変換される。
【００３８】
図６は、図１の２．４ＧＨｚＲＦ回路４１の回路構成例を示した回路図である。２．４ＧＨｚＲＦ回路４１は、受信回路４１１と、送信回路４１２と、アンテナ６０１と、サーキュレータ６０２と、平衡不平衡変成器（Ｂａｌｕｎ）６０３，６０６と、マッチング回路（Ｍａｔｃｈ）６０４，６０７と、可変増幅器６０５とを備える。
【００３９】
受信回路４１１は、低雑音増幅回路（ＬＮＡ）６０８と、ミキサ（Ｍｉｘ）６０９，６１０と、位相器（Ｐｈａｓｅ  ｓｈｉｆｔｅｒ）６１１とを備える。送信回路４１２は、電力増幅器（ＰＡ）６１２と、ミキサ６１３と、エミッタフォロワ（ＥＦ）６１４と、バッファ（Ｂｕｆｆ）６１５と、デジタル／アナログ変換回路６１６とを備える。
【００４０】
図７は、図１の９５０ＭＨｚＲＦ回路４２の回路構成例を示した回路図である。９５０ＭＨｚＲＦ回路４２は、受信回路４２１と、送信回路４２２と、アンテナ７０１と、サーキュレータ７０２と、平衡不平衡変成器７０３および７０６と、マッチング回路７０４および７０７と、可変増幅器７０５とを備える。
【００４１】
受信回路４２１は、低雑音増幅回路７０８と、ミキサ７０９，７１０，７１１および７１２と、分周器（Ｄｉｖ（１／２））７１３と、アナログスイッチ７１４とを備える。送信回路４２２は、分周器（Ｄｉｖ（１／２））７１５と、電力増幅器７１６と、バッファ７１７と、ミキサ７１８と、デジタル／アナログ変換回路７１９と、アナログスイッチ７２０とを備える。
【００４２】
図８は、図１の１３．５６ＭＨｚＲＦ回路４３の回路構成例を示した回路図である。１３．５６ＭＨｚＲＦ回路４３は、受信回路４３１と、送信回路４３２と、アンテナ８０１と、マッチング回路８０２と、減衰器（ＡＴＴ）８０３と、増幅器８０４とを備える。
【００４３】
受信回路４３１は、振幅検出器（ＡＭ  Ｄｅｔｅｃｔｏｒ）８０５および８１０と、バンドパスフィルタ（ＢＰＦ）８０６および８０９と、増幅器８０７および８１２と、低雑音増幅回路８０８と、ローパスフィルタ（ＬＰＦ）８１１とを備える。送信回路４３２は、増幅器８１３と、ローパスフィルタ８１４と、ミキサ８１５と、分周器（１／２）８１６と、レベルシフタ（Ｌｅｖｅｌ  Ｓｈｉｆｔｅｒ）８１７と、バイアス（ＢＩＡＳ）８１８，８１９と、デジタル／アナログ変換回路８２０および８２１とを備える。
【００４４】
図９は、図１のＡ／Ｄコンバータ７０の回路構成例を示した回路図である。Ａ／Ｄコンバータ７０は、フィルタ回路５０１と、Ａ／Ｄコンバータ回路５０２と、セレクタ５０３とを備える。
【００４５】
フィルタ回路５０１は、セレクタ９０１と、ハイパスフィルタ（ＨＰＦ）９０２，９０３，９１６および９１７と、可変増幅器９０４，９０５，９１０，９１１，９１４および９１５と、オフセット演算部（ＯＦＳｃａｌ）９０６および９０７と、ローパスフィルタ９０８，９０９，９１２および９１３と、増幅器９１８および９１９とを備える。Ａ／Ｄコンバータ回路５０２は、スレッシュホールド（Ｔ／Ｈ）９２０と、リファレンス電圧（Ｖｒｅｆ）９２１と、比較器（Ｃｏｍｐａｒａｔｏｒ）９２２と、タイミング発生器（Ｔｉｍｉｎｇ  ｇｅｎｅｒａｔｏｒ）９２３と、復号器／デシメーションフィルタ（Ｄｅｃｏｄｅｒ／Ｄｅｃｉｍａｔｉｏｎ）９２４とを備える。
【００４６】
フィルタ回路５０１は、入力されたアナログ信号から特定の周波数成分を取り出す。Ａ／Ｄコンバータ回路５０２は、入力されたアナログ信号をデジタル信号に変換する。セレクタ５０３は、入力された信号のうち、出力する信号を選択し出力する。
【００４７】
２．４ＧＨｚＲＦ回路４１と、９５０ＭＨｚＲＦ回路４２は、受信したアナログ信号を、ＩとＱとの波形に分けてフィルタ回路５０１に入力する。１３．５６ＭＨｚＲＦ回路４３は、受信したアナログ信号を、セレクタ５０３に入力する。フィルタ回路５０１は、入力されたアナログ信号から特定の周波数成分を取り出し、セレクタ５０３に入力する。
【００４８】
セレクタ５０３は、入力されたアナログ信号のうち、デジタル信号に変換する信号をＡ／Ｄコンバータ回路５０２に入力する。Ａ／Ｄコンバータ回路５０２は、入力されたアナログ信号をデジタル信号に変換し出力する。Ａ／Ｄコンバータ回路５０２は、サンプリング定理より、波形の持つ周波数成分の帯域幅の２倍より高い周波数でサンプリングする必要がある。また、サンプリング周波数の１／２の帯域幅の外側の周波数成分は、折り返し雑音となる。これにより、一般的には、Ａ／Ｄ変換を行うアナログ信号の周波数に応じて、Ａ／Ｄコンバータ回路５０２を用意する必要がある。
【００４９】
本実施形態では、Ａ／Ｄコンバータ回路５０２は、Ａ／Ｄ変換を行うアナログ信号の周波数に応じて、動作するクロック数を変更する。そのため、Ａ／Ｄコンバータ回路５０２は、２．４ＧＨｚＲＦ回路４１と、９５０ＭＨｚＲＦ回路４２と、１３．５６ＭＨｚＲＦ回路４３が出力するアナログ信号全てをデジタル信号に変換することができる。なお、Ｄ／Ａコンバータ７１は、Ａ／Ｄコンバータ７０と同様に２．４ＧＨｚＲＦ回路４１と、９５０ＭＨｚＲＦ回路４２と、１３．５６ＭＨｚＲＦ回路４３で共有する構成としている。Ｄ／Ａコンバータ７１は、デジタル信号を、２．４ＧＨｚＲＦ回路４１と、９５０ＭＨｚＲＦ回路４２と、１３．５６ＭＨｚＲＦ回路４３に入力するアナログ信号に変換する。このように、Ａ／Ｄコンバータ７０とＤ／Ａコンバータ７１とを共有する構成とするため、回路規模をより小さくすることができる。
【００５０】
図１０は、基本波形バッファ２０９が記憶する基本波形テーブルのデータ構造を示す概略図である。この基本波形テーブルは、基本波形に関する情報と、基本波形に関する情報を一意に示す番号である基本波形番号とを定めたテーブルである。基本波形に関する情報は、電波法などで使用を許可されている周波数成分以外の周波数成分を含んでいない波形をサンプリングしたサンプリング情報であり、波形生成部２１０が生成する波形の一部となる波形を示す情報である。図示する例では、基本波形に関する情報を波形で示しており、基本波形番号１の基本波形に関する情報は、波形１００１である。他の波形に関する情報については図示する通りである。
【００５１】
図１１は、組み合わせ記憶部２１１が記憶する組み合わせテーブルのデータ構造を示す概略図である。この組み合わせテーブルは、データと、ＲＦＩＤの通信規格と、基本波形に関する情報の組み合わせとを定めたテーブルである。データは、ＲＦＩＤリーダライタがＲＦＩＤタグに送信する送信データに基づいたデータである。例えば、送信データを符号化したデータである。ＲＦＩＤの通信規格は、通信対象のＲＦＩＤタグが用いる通信規格である。波形番号は、基本波形に関する情報の組み合わせで生成される波形を示す番号である。
【００５２】
図示する例では、データが「０」であり、ＲＦＩＤの通信規格が「Ａ」であるときの波形番号は「１，２，３」である（行１１０１）。他の行については図示する通りである。
【００５３】
図１２は、波形番号「１，２，３」が示す波形を示した図である。図示する通り、波形番号「１，２，３」で示す波形は、基本波形番号１の基本波形に関する情報１００１と、基本波形番号２の基本波形に関する情報１００２と、基本波形番号３の基本波形に関する情報１００３とを、波形番号で示された順に組み合わせて生成される波形である。この波形は、データ「０」をＲＦＩＤの通信規格「Ａ」に基づいて変調した波形と同一の波形である。
【００５４】
図１１に示した組み合わせテーブルが記憶する波形番号は、送信対象のＲＦＩＤタグが用いる通信規格で、データを変調することで波形を生成し、生成した波形と同一の波形が得られるように波形番号を定めたものである。これにより、データとＲＦＩＤの通信規格とを決定すると、決定したデータを、決定したＲＦＩＤの通信規格で変調した波形を特定することができる。
【００５５】
次に、上述したＲＦＩＤリーダライタ１の動作を図１３から図１５を参照して説明する。図１３は、図１のＲＦＩＤリーダライタ１でＲＦＩＤタグと通信する際の手順を示したフローチャートである。なお、本実施形態において、ＲＦＩＤタグへのデータ送信時に必要となる処理のうち、プロトコル処理はソフトウェアで行い、エンコードの処理、ＣＲＣ生成やパリティ生成、変調処理はハードウェアで行う。
【００５６】
図１３において、ＲＦＩＤリーダライタ１がＲＦＩＤタグと通信を行う場合は、初めにメインコントローラ１２がＲＦＩＤの通信規格を一つ選択する。続いて、メインコントローラ１２は、選択したＲＦＩＤの通信規格の種類を示す情報を、ＲＦ回路制御ブロック１３と、送信制御ブロック２０内のコントローラ２０１と、受信制御ブロック３０内の受信シーケンス制御部３０１とに入力する。
【００５７】
メインコントローラ１２からＲＦＩＤの通信規格の種類を示す情報が入力されると、送信制御ブロック２０内のコントローラ２０１は、送信データ読み出し制御部２０２と基本波形読み出し制御部２０８とに通信規格の種類を示す情報を入力する。
【００５８】
本実施形態では、全てのＲＦＩＤの通信規格に共通の基本送信フレームとして図１４に示したフレームを使用する。基本送信フレームは、ＳＯＦと、ＳＹＮＣと、ＤＡＴＡと、ＣＲＣと、ＥＯＦとの順に並んでいる。ＳＯＦは、基本送信フレームの開始を示すパターンである。ＳＹＮＣは、後にデータが続くことを示すパターンである。ＤＡＴＡは、ユーザデータである。ＣＲＣは、ＤＡＴＡに後続し、ＣＲＣ生成部２０４が生成したＣＲＣ値である。ＥＯＦは、フレームの終了を示すパターンである。
【００５９】
ＲＦＩＤの通信規格によっては、ＳＹＮＣやＣＲＣを使用しないものがある。送信データ読み出し制御部２０２は、基本送信フレームの該当部分を基本波形読み出し制御部２０８に入力しない。これにより、本実施形態のＲＦＩＤリーダライタ１はＳＹＮＣやＣＲＣを使用しないＲＦＩＤの通信規格の通信規格にも対応することができる。
【００６０】
続いて、送信制御ブロック２０内の送信データ読み出し制御部２０２は、送信データバッファ２０３が記憶する送信データを読み出す。続いて、送信データ読み出し制御部２０２は、通信規格で定められた方式で、読み出した送信データを符号化し、基本波形読み出し制御部２０８に出力する。このとき、送信データ読み出し制御部２０２は、使用するＲＦＩＤの通信規格に応じて、送信データからＣＲＣ生成やパリティ生成を行い、基本波形読み出し制御部２０８に出力する。
【００６１】
例えば、ＣＲＣとパリティの両方を使用する通信規格のＲＦＩＤタグと通信する場合、送信データ読み出し制御部２０２は、ＣＲＣ生成部２０４の出力をセレクタ２０５が出力するようにセレクタ２０５を制御し、かつパリティ生成部２０６の出力をセレクタ２０７が出力するようにセレクタ２０７を制御し、これらの出力を基本波形読み出し制御部２０８に入力する。このとき、送信データ読み出し制御部２０２が送信データバッファ２０３から読み出した送信データには、ＣＲＣ生成部２０４でＣＲＣ値が付加され、さらにパリティ生成部２０６でパリティ情報が付加される。
【００６２】
一方、パリティのみを使用する通信規格のＲＦＩＤタグと通信する場合、送信データ読み出し制御部２０２は、ＣＲＣ生成部２０４の出力をセレクタ２０５が出力しないようにセレクタ２０５を制御し、かつ、パリティ生成部２０６の出力をセレクタ２０７が出力するようにセレクタ２０７を制御し、これらの出力を基本波形読み出し制御部２０８に入力する。このとき、送信データ読み出し制御部２０２が送信データバッファ２０３から読み出した送信データには、パリティ生成部２０６でパリティ情報が付加される。
【００６３】
基本波形読み出し制御部２０８は、入力されたデータと、メインコントローラ１２が決定したＲＦＩＤの通信規格と、組み合わせ記憶部２１１が記憶する組み合わせテーブルとに基づいて、波形番号を決定する。続いて、基本波形読み出し制御部２０８は、波形番号で特定される基本波形に関する情報を、決定した波形番号順に基本波形バッファ２０９から読み出し、波形生成部２１０に入力する。
【００６４】
波形生成部２１０は、基本波形バッファ２０９から入力された基本波形に関する情報を用いて波形を生成する。波形生成部２１０が生成した波形は、基本波形読み出し制御部２０８に入力されたデータを、メインコントローラ１２が決定したＲＦＩＤの通信規格で変調した波形と同一である。
【００６５】
このように、本実施形態では、複数の基本波形に関する情報を基本波形バッファ２０９に保存し、データを変調した波形と同一の波形を、波形生成部２１０が基本波形に関する情報を組み合わせて生成する。また、基本波形に関する情報の組み合わせは、組み合わせ記憶部２１１が記憶している。そのため、新たな通信方式に対応する場合は、その通信方式でデータを変調した波形と同一の波形となるように、基本波形に関する情報の組み合わせを組み合わせ記憶部２１１に追加すればよく、新しい通信方式に対して柔軟に対応できる。また、基本波形バッファ２０９が記憶する基本波形に関する情報のみでは、新たな通信方式でデータを変調した波形と同一の波形を生成することができない場合、基本波形バッファ２０９に新たな基本波形に関する情報を追加し、追加した基本波形に関する情報を用いて、新たな通信方式でデータを変調した波形と同一の波形を生成するようにすることもできる。
【００６６】
一方、メインコントローラ１２が選択したＲＦＩＤの通信規格の種類を示す情報が、メインコントローラ１２からＲＦ回路制御ブロック１３に入力されると、ＲＦ回路制御ブロック１３は、２．４ＧＨｚＲＦ回路４１と、９５０ＭＨｚＲＦ回路４２と、１３．５６ＭＨｚＲＦ回路４３のうち、その通信規格の種類に対応したＲＦ回路（以下では、ＲＦ回路４０として説明する。）のキャリアをオンにする。
【００６７】
図２の波形生成部２１０は、生成した波形を、メインコントローラ１２が選択したＲＦＩＤの通信規格に対応したＲＦ回路４０の合成回路４０２に出力する。合成回路４０２は、波形生成部２１０から入力された波形と、発振回路４０１が生成したキャリアとを合成する。合成回路４０２は、合成した送信信号（以下、コマンドと呼ぶ）をアンテナ駆動回路４０３に入力する。アンテナ駆動回路４０３は、入力された送信信号を、アンテナ４０４を介してＲＦＩＤタグに送信する（ステップＳ６０１）。
【００６８】
アンテナ４０４がコマンドを送信した後、メインコントローラ１２は当該コマンドに対する応答（レスポンス）をアンテナ４０４が受信したかどうかを確認する（ステップＳ６０２）。ＲＦＩＤタグの通信規格とＲＦＩＤリーダライタでコマンドを送信する際に使用した通信規格とが異なっている場合、ＲＦＩＤタグは当該コマンドに対して応答することができない。
【００６９】
ＲＦＩＤタグの通信規格とＲＦＩＤリーダライタでコマンドを送信する際に使用した通信規格とが異なっている場合、コマンド送信後一定時間（ＲＦＩＤの通信規格で定められた時間）経過してもレスポンスを受信することができない（ステップＳ６０２：Ｎｏ）。レスポンスを受信することができない場合、メインコントローラ１２は当該通信規格に対応したＲＦＩＤタグは、ＲＦＩＤリーダライタ１の通信周囲には存在しないと判断する（ステップＳ６０３）。
【００７０】
次に、メインコントローラ１２は、ＲＦＩＤリーダライタ１が対応している全ての通信規格のコマンドを送信したか否かを判断する。ＲＦＩＤリーダライタ１が対応している全ての通信規格のコマンドを送信していないと判断した場合は（ステップＳ６０５：Ｎｏ）、ステップＳ６０１に戻って別の通信規格のコマンド送信処理を行う。すべての通信規格のコマンドを送信したと判断した場合、処理を終了する
【００７１】
一方、コマンド送信後の一定時間内に、メインコントローラ１２がＲＦＩＤタグからのレスポンスを受信した場合には（ステップＳ６０２：Ｙｅｓ）、メインコントローラ１２はＲＦＩＤタグを認識する（ステップＳ６０４）。
【００７２】
このように、本実施形態では、ＲＦＩＤリーダライタ１が対応している全ての通信規格のコマンドを自動的に順次送信し、ＲＦＩＤタグからの応答を受信したか否かを判断し、その判断結果でＲＦＩＤタグの通信規格を判定する。したがって、ユーザが、ＲＦＩＤリーダライタ１が通信可能なＲＦＩＤタグをＲＦＩＤリーダライタ１の通信可能範囲内に接近させると、ＲＦＩＤリーダライタ１は、自動的にＲＦＩＤタグの通信規格を認識し、認識した通信規格を用いてＲＦＩＤタグと通信を行う。
【００７３】
以下では、図５のアンテナ４０４でＲＦＩＤタグからのレスポンス受信した後の処理を詳細に説明する。なお、後述する受信処理で行われるコード検出、コード変換、ＣＲＣチェック、パリティチェックの各処理は、それぞれ専用のハードウェアブロックで行う。ここで、上記ハードウェアブロックは、全ての通信規格に共通である。
【００７４】
アンテナ４０４がＲＦＩＤタグからのレスポンスとしてアナログ受信信号を受信すると、アンテナ４０４は、そのアナログ受信信号を、フィルタ回路４０５を介して増幅器４０６に入力する。増幅器４０６は、入力されたアナログ信号を増幅し、Ａ／Ｄコンバータ７０に入力する。
【００７５】
Ａ／Ｄコンバータ７０は、入力したアナログ受信信号をデジタルデータに変換し、受信制御ブロック３０のサンプリング部３０３へ出力する。サンプリング部３０３は、入力したデジタルデータに対して所定の間隔でサンプリングを行う。キャリア検出部３０４は、サンプリング後のデジタルデータを用いてキャリアの検出を行う。また、フィルタ組み合わせブロック３０５および再サンプリング部３０６は、サンプリング後のデジタルデータを用いてコード検出を行う。
【００７６】
コード検出の処理では、サンプリング後のデジタルデータが、図４に示した３種類のフィルタのうち一つあるいは複数を通ることで、サンプリング後のデジタルデータの波形は整形される。ここで、使用するフィルタは、メインコントローラ１２から通知されたＲＦＩＤの通信規格情報に基づいて、受信シーケンス制御部３０１がセレクタ３５１、３５２、３５３、３５７を切り替えることで選択される。
【００７７】
フィルタ組み合わせブロック３０５がデジタルデータの波形整形を行った後、ＳＯＦ検出部３０７は、このデジタルデータのＳＯＦを検出する。図１５に、本実施形態で使用する基本受信フレームを示す。基本受信フレームにおいて、ＳＯＦ、ＳＹＮＣ、ＤＡＴＡ、ＣＲＣ、ＥＯＦは図１４と同様である。
【００７８】
ＳＯＦ検出部３０７は、デジタルデータのＳＯＦを検出する。ＳＯＦ検出部３０７は、各通信規格に対応するＳＯＦの波形パターンを保持しており、その波形パターンと上記波形整形後のデジタルデータとを比較し、ＳＯＦの波形パターンと一致するパターンをＳＯＦと判断する。
【００７９】
続いてＳＹＮＣ検出部３０８は、デジタルデータのＳＹＮＣを検出する。ＳＹＮＣ検出部３０８は、各通信規格に対応するＳＹＮＣの波形パターンを保持しており、その波形パターンと上記波形整形後のデジタルデータとを比較し、ＳＹＮＣの波形パターンと一致するパターンをＳＹＮＣと判断する。なお、ＳＹＮＣを使用しない通信規格においては、ＳＹＮＣ検出の処理は行わない。
【００８０】
続いて、再サンプリング部３０６は、ＤＡＴＡを再度サンプリングする。本実施形態では、複数種類のフィルタを通したり、複数回のサンプリングを行ったりことが可能であり、任意の波形に対応することができる。
【００８１】
コード変換部３１０は、再サンプリング部３０６でサンプリングされたデジタルデータのデコードを行う。コード変換部３１０は、デジタルデータを前から順に処理し、デジタルデータの波形に対応するデータを検出し、そのデータを順次出力する。
【００８２】
続いて、ＥＯＦ検出部３０９は、デジタルデータのＥＯＦを検出する。ＥＯＦ検出部３０９がＥＯＦを検出した場合、ＲＦＩＤタグより受信したデータのコード検出処理およびデコード処理を終了する。ここで、ＥＯＦ検出部３０９は、各通信規格に対応するＥＯＦの波形パターンを保持しており、その波形パターンと上記波形整形後のデジタルデータとを比較し、ＥＯＦの波形パターンと一致するパターンをＥＯＦと判断する。
【００８３】
デコード処理の終了後、ＣＲＣチェック部３１１は、デコード後のデータのＣＲＣ値の確認を行う。続いて、パリティチェック部３１２は、ＣＲＣ値の確認を行ったデータのパリティの確認を行う。ＣＲＣチェック部３１１とパリティチェック部３１２が、受信したデータにエラーがないと判定した場合、シリアル−パラレル変換部３１３は、受信したデータをパラレルデータに変換する。続いて、受信バッファ３１４は、シリアル−パラレル変換部３１３が変換したパラレルデータを記憶する。ＣＲＣチェック部３１１またはパリティチェック部３１２が受信したデータにエラーが含まれていると判断した場合、ＲＦＩＤの通信規格に従って、コントローラ２０１はＲＦＩＤタグに対して情報の再送を要求するメッセージの送信を行うなどの処理を行う。
【００８４】
図１のメインコントローラ１２は、受信バッファ３１４が記憶するデータを読み出し、バスアービター１４と、シリアルインタフェース１１と、ホストインタフェース２とを介して外部のホストコンピュータに送信する。
【００８５】
上述したとおり、本実施形態のＲＦＩＤリーダライタは、複数種類の通信規格のＲＦＩＤタグと通信を行うことができる。
【００８６】
また、本実施形態のＲＦＩＤリーダライタは、複数種類の通信規格で使用する波形を共通の構成で生成することができるため、回路規模をより小さくすることができる。
【００８７】
また、本実施形態のＲＦＩＤリーダライタは、デジタルデータを、アナログデータに変換する前に変調を行う。従来、デジタルデータをアナログデータに変換した後に変調する方式が知られていたが、この方式では、電波法の規制が厳しい周波数帯では、満たすべきスプリアスを満足させることが難しい。例えば、変調後の周波数成分が、電波法で規定されている範囲を超えてしまうことがある。
【００８８】
本実施形態では、データを変調した後の波形を、基本波形バッファ２０９が記憶する基本波形に関する情報の組み合わせで再現している。基本波形に関する情報は、電波法などで使用を許可されている周波数成分以外の周波数成分を含んでいない波形をサンプリングしたサンプリング情報である。これにより、規定外の周波数成分を含まない波形を生成することができる。
【００８９】
また、データを変調した後の波形を、基本波形バッファ２０９が記憶する基本波形に関する情報の組み合わせで再現している。これにより、基本波形バッファ２０９は、生成する波形全てのサンプリング情報を記憶する必要がないため、基本波形バッファ２０９の記憶容量を減らすことができる。
【００９０】
また、本実施形態では、２．４ＧＨｚＲＦ回路４１と、９５０ＭＨｚＲＦ回路４２と、９５０ＭＨｚＲＦ回路４２とが、Ａ／Ｄコンバータ７０と、Ｄ／Ａコンバータ７１とを共有している。また、２．４ＧＨｚＲＦ回路４１と、９５０ＭＨｚＲＦ回路４２とは、位相同期回路７２を共有している。これにより、ＬＳＩ３の回路規模をより小さくすることができる。
【００９１】
以上、本発明の実施形態を詳述してきたが、具体的な構成は本実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
【図面の簡単な説明】
【００９２】
【図１】本発明の一実施形態におけるＲＦＩＤリーダライタの構成を示した構成図である。
【図２】本実施形態における送信制御ブロックの構成を示した構成図である。
【図３】本実施形態における受信制御ブロックの構成を示した構成図である。
【図４】本実施形態におけるフィルタ組み合わせブロックの構成を示した構成図である
【図５】本実施形態における２．４ＧＨｚＲＦ回路と、９５０ＭＨｚＲＦ回路と、１３．５６ＭＨｚＲＦ回路の構成を示した構成図である。
【図６】本実施形態における２．４ＧＨｚＲＦ回路の回路構成例を示した回路図である。
【図７】本実施形態における９５０ＭＨｚＲＦ回路の回路構成例を示した回路図である。
【図８】本実施形態における１３．５６ＭＨｚＲＦ回路の回路構成例を示した回路図である。
【図９】本実施形態におけるＡ／Ｄコンバータの回路構成例を示した回路図である。
【図１０】本実施形態における基本波形バッファが記憶する基本波形テーブルのデータ構造を示す概略図である。
【図１１】本実施形態における組み合わせ記憶部が記憶する組み合わせテーブルのデータ構造を示す概略図である。
【図１２】本実施形態における波形番号「１２３」が示す波形を示した図である。
【図１３】本実施形態におけるＲＦＩＤリーダライタがＲＦＩＤタグと通信する際の手順を示したフローチャートである。
【図１４】本実施形態におけるＲＦＩＤリーダライタが使用する基本送信フレームを示した図である。
【図１５】本実施形態におけるＲＦＩＤリーダライタが使用する基本受信フレームを示した図である。
【符号の説明】
【００９３】
１・・・ＲＦＩＤリーダライタ、２・・・ホストインタフェース、３・・・マルチプロトコル・リーダライタＬＳＩ、４・・・デジタル部、５・・・アナログ部、１１・・・シリアルインタフェース、１２・・・メインコントローラ、１３・・・ＲＦ回路制御ブロック、１４・・・バスアービター、１５・・・ＤＭＡコントローラ、２０・・・送信制御ブロック、３０・・・受信制御ブロック、４１・・・２．４ＧＨｚＲＦ回路、４２・・・９５０ＭＨｚＲＦ回路、４３・・・１３．５６ＭＨｚＲＦ回路、７０・・・Ａ／Ｄコンバータ、７１・・・Ｄ／Ａコンバータ、７２・・・位相同期回路、２０１・・・コントローラ、２０２・・・送信データ読み出し制御部、２０３・・・送信データバッファ、２０４・・・ＣＲＣ生成部、２０５，２０７，３５１，３５２，３５３，３５７，５０３・・・セレクタ、２０６・・・パリティ生成部、２０８・・・基本波形読み出し制御部、２０９・・・基本波形バッファ、２１０・・・波形生成部、２１１・・・組み合わせ記憶部、３０１・・・受信シーケンス制御部、３０３・・・サンプリング部、３０４・・・キャリア検出部、３０５・・・フィルタ組み合わせブロック、３０６・・・再サンプリング部、３０７・・・ＳＯＦ検出部、３０８・・・ＳＹＮＣ検出部、３０９・・・ＥＯＦ検出部、３１０・・・コード変換部、３１１・・・ＣＲＣチェック部、３１２・・・パリティチェック部、３１３・・・シリアル−パラレル変換部、３１４・・・受信バッファ、３５４・・・エッジ検出フィルタ、３５５・・・周波数分離フィルタ、３５６・・・Ｌｏｗパスフィルタ、４０１・・・発振回路、４０２・・・合成回路、４０３・・・アンテナ駆動回路、４０４・・・アンテナ、４０５・・・フィルタ回路、４０６・・・増幅器、４１１，４２１，４３１・・・受信回路、４１２，４２２，４３２・・・送信回路、５０１・・・フィルタ回路、５０２・・・Ａ／Ｄコンバータ回路
【図１】
2010074785.tif 000003
【図２】
2010074785.tif 000004
【図３】
2010074785.tif 000005
【図４】
2010074785.tif 000006
【図５】
2010074785.tif 000007
【図６】
2010074785.tif 000008
【図７】
2010074785.tif 000009
【図８】
2010074785.tif 000010
【図９】
2010074785.tif 000011
【図１０】
2010074785.tif 000012
【図１１】
2010074785.tif 000013
【図１２】
2010074785.tif 000014
【図１３】
2010074785.tif 000015
【図１４】
2010074785.tif 000016
【図１５】
2010074785.tif 000017