(57)【要約】【課題】デポ物を充分除去することを可能とし、かつシリサイド層表面を酸化することが無い洗浄工程を含む半導体装置の製造方法を提供する。【解決手段】半導体装置１００の製造方法は、Ｎｉを含むシリサイド層１０４の上面に形成された絶縁層をドライエッチングして、Ｎｉを含むシリサイド層１０４を露出させる工程と、Ｎｉを含むシリサイド層１０４を還元性を有する還元水で洗浄する工程と、を含むことを特徴とする。【選択図】図１
2010205782.tif 000002
【特許請求の範囲】
【請求項１】
Ｎｉを含むシリサイド層の上面に形成された絶縁層をドライエッチングして、前記Ｎｉを含むシリサイド層を露出させる工程と、
前記Ｎｉを含むシリサイド層を還元水で洗浄する工程と、を含む半導体装置の製造方法。
【請求項２】
前記還元水は、塩基性でかつ還元性を有する水溶液である請求項１に記載の半導体装置の製造方法。
【請求項３】
前記還元水は、アンモニアを０．０１ｐｐｍ以上、１０００ｐｐｍ以下の範囲で含有する水素水または電解還元水である請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記還元水は、ｐＨが７より大きく、ＯＲＰ（酸化還元電位）が負である請求項１から３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記Ｎｉを含むシリサイド層を露出させる工程後、酸化性ガスを含んだガスによる処理を施すことなく、かつｐＨ≦７である液体にさらすことなく、前記還元水で洗浄する工程と、を含む請求項１から４のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記絶縁層に凹部を形成する工程と、
前記凹部を還元水で洗浄する工程と、をさらに含む請求項１から５のいずれかに記載の半導体装置の製造方法。
【請求項７】
前記還元水で洗浄する工程後、ｐＨ≦７である液体にさらすことなく、さらに乾燥処理を施す工程と、を含む請求項１から６のいずれかに記載の半導体装置の製造方法。
【請求項８】
前記乾燥処理を施す工程後、さらに前記凹部にバリアメタルおよび金属膜を形成する工程と、を含む請求項７に記載の半導体装置の製造方法。
【請求項９】
前記乾燥処理を施す工程後、前記酸化性ガスを含んだガスによる処理を施すことなく、かつ前記ｐＨ≦７である液体にさらすことなく、前記凹部に前記バリアメタルおよび前記金属膜を形成する工程と、を含む請求項７または８に記載の半導体装置の製造方法。
【請求項１０】
前記絶縁層は、少なくとも、第１の絶縁膜と、その上面に形成された第２の絶縁膜と、を含む請求項６から９のいずれかに記載の半導体装置の製造方法。
【請求項１１】
前記凹部を形成する工程が、レジストをマスクとして前記第２の絶縁膜を選択的にエッチングする工程と、
前記レジストを除去する工程と、
前記第２の絶縁膜をマスクとして前記第１の絶縁膜を選択的にエッチングする工程と、を含む請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記第１の絶縁膜は、シリコン窒化膜である請求項１０または１１に記載の半導体装置の製造方法。
【請求項１３】
前記第２の絶縁膜は、シリコン酸化膜である請求項１０から１２のいずれかに記載の半導体装置の製造方法。
【請求項１４】
前記Ｎｉを含むシリサイド層は、ＮｉＳｉ層、ＮｉＰｔＳｉ層、およびこれらの積層から選択される請求項１から１３のいずれかに記載の半導体装置の製造方法。
【請求項１５】
前記還元水で洗浄する工程後、前記Ｎｉを含むシリサイド層が前記還元水で覆われてから、前記凹部に前記バリアメタルおよび前記金属膜を形成する工程までの間に、前記Ｎｉを含むシリサイド層は水にさらされることがない請求項８から１４のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の微細化、高集積化、高速化に伴い、ゲート電極上やソースドレイン（拡散層）上に形成されるシリサイドにはより低抵抗な材料が要求され、そのため、ＮｉＳｉ、ＮｉＰｔＳｉなど、Ｎｉを含んだシリサイド膜が用いられるようになってきた。 
一方、コンタクトプラグ形成時に薄膜シリサイドの突き抜け防止やサイドウォール残膜確保のためドライエッチングの高選択性が求められており、その際発生するデポ物の除去とシリサイドの酸化と溶解との両立が困難になってきている。
【０００３】
シリサイド層上に形成された絶縁膜でのコンタクトホールの形成方法として、たとえば特許文献１には、以下のような技術が記載されている。 
【０００４】
特許文献１では、シリサイド層上に、エッチング阻止膜としてＳｉＮ膜を形成し、その上面に層間絶縁膜としてシリコン酸化膜を形成する。その後、コンタクトホールを形成するための開口を含む所定パターンのレジスト膜を形成し、そのレジスト膜をマスクとして、シリコン酸化膜をドライエッチングにより選択的に除去し、Ｏ２プラズマなどによるアッシングなどによってレジスト膜を剥離する。その後、シリコン酸化膜をマスクとして、エッチング阻止膜のＳｉＮ膜を選択的に除去する。このようにして、コンタクトホールが形成される。この特許文献１のコンタクトホールの形成方法では、エッチング阻止膜のＳｉＮ膜が残存した状態でアッシングを施しているため、シリサイド層が露出した状態でＯ２プラズマにさらされることは無い。 
【０００５】
前述のように、低抵抗化にともない、シリサイドとしてＮｉＳｉなど、Ｎｉを含んだシリサイド層を用いた場合、エッチング阻止膜であるＳｉＮ膜のエッチングの際は、Ｎｉシリサイド層との高選択比が要求されるようになった。したがって、ＳｉＮ膜のエッチングは、高選択比を得るためにデポ物が発生しやすい条件で行われることになり、その結果、コンタクトホールの底部には、デポ物が生じやすくなった。そのため、コンタクトホール形成後、このデポ物を除去する洗浄が重要となってくる。 
【０００６】
この種のデポ物の除去としては、一般には、アッシングやアンモニア水と過酸化水素水の混合液（以下、アンモニア過水）、フッ酸、硫酸と過酸化水素水の混合液（以下、硫酸過水）などが用いられている。 
【０００７】
特許文献１には、コンタクトホール形成後、フッ酸などの酸洗浄を施し、その後アルカリ性薬液で処理することが開示されている。また、シリサイド層表面にＲＦエッチングを施すことも開示されている。 
【０００８】
特許文献２には、カソード水やアノード水が、シリサイド層を露出させる開口部形成のエッチング工程後に施される洗浄工程にも適用できることが開示されている。ただし、同文献によれば、カソード水やアノード水となる電解質水溶液には１〜３０質量％の水酸化アンモニウム、１〜３０質量％のフッ化物が溶解しているとされる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００７−２３４７６０公報
【特許文献２】特開２００２-１４６５７４公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、上記文献記載の従来技術は、以下の点で課題を有していた。
上記特許文献１等の従来技術では、シリサイド層上のデポ物を除去するために、酸を含む水溶液や酸素プラズマ処理等の酸化処理を伴う。また、特許文献２では、１〜３０質量％の水酸化アンモニウムの電解質水溶液を用いるため、水洗工程が必須になる。 
また、シリサイド層、特にＮｉシリサイド層は、水洗工程によっても酸化されやすい。
このため、上記従来技術により、シリサイド層上のデポ物を除去すると、シリサイド層が酸化されてしまうという問題がある。
【課題を解決するための手段】
【００１１】
本発明によれば、Ｎｉを含むシリサイド層の上面に形成された絶縁層をドライエッチングして、前記Ｎｉを含むシリサイド層を露出させる工程と、
前記Ｎｉを含むシリサイド層を還元水で洗浄する工程と、を含む半導体装置の製造方法が提供される。
【００１２】
Ｎｉを含むシリサイド層上のドライエッチングで生成されたデポ物を、還元水で洗浄することができる。
【発明の効果】
【００１３】
本発明によれば、シリサイド層を酸化させることなくデポ物を除去することができる半導体装置の製造方法が提供される。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態における半導体装置の製造手順を示すフローチャートを示す図である。
【図２】本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。
【図３】本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。
【図４】本発明の実施の形態における断面ＳＥＭ画像を示す図である。
【図５】本発明の実施の形態におけるコンタクトホールの底のＸＰＳスペクトルを示す図である。
【発明を実施するための形態】
【００１５】
本発明の実施の一形態を図面を参照して以下に説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１６】
本実施の形態の半導体装置の製造方法について、図１から図３を用いて以下説明する。
図１は、本実施の形態における半導体装置の製造手順を示すフローチャートである。図２、図３は、半導体装置の製造手順を示す工程断面図を示すものである。
本実施の形態において、まず、半導体基板１０２上にＮｉを含むシリサイド層１０４を形成する（Ｓ１００）。つづいて、Ｎｉを含むシリサイド層１０４上にエッチング阻止膜１０６を形成する（Ｓ１０２）。次いで、エッチング阻止１０６膜上に絶縁膜１０８を形成する（Ｓ１０４）。その後、絶縁膜上に所定パターンのレジスト層１１０を形成し（Ｓ１０６）、レジスト層１１０をマスクとして絶縁膜１０８をエッチングしてコンタクトホール（開口部）を形成する（Ｓ１０８）。つづいて、アッシングによりレジスト層１１０を除去する（Ｓ１１０）。
【００１７】
次いで、絶縁膜１０８をマスクとしてドライエッチングにより、エッチング阻止膜１０６を除去する（Ｓ１１２）。これにより、コンタクトホールの底面にＮｉを含むシリサイド層１０４が露出する。つづいて、半導体基板１０２全面を還元水１１４で洗浄する（Ｓ１１４）。これにより、コンタクトホール内に堆積したデポ物１１２が除去され、Ｎｉを含むシリサイド層１０４表面が清浄化される。本実施の形態においては、還元水１１４は、塩基性でかつ還元性を有する水溶液とする。
【００１８】
本実施の形態において、このようにＮｉを含むシリサイド層１０４表面を保護した状態で、半導体基板１０２を成膜チャンバに移動する。次いで、成膜チャンバ内でコンタクトホール内に導電膜を成膜し、金属膜１１６を形成する（Ｓ１１６）。
【００１９】
次に、以上の処理を詳細に説明する。図において、本発明に直接関係しないゲート絶縁膜やゲート電極などの記載は省略し、ソース・ドレイン上のシリサイド部分のみを記載している。
【００２０】
Ｎｉを含むシリサイド層１０４は、ＮｉＳｉ層、ＮｉＰｔＳｉ層、およびこれらの積層から選択されることが好ましく、以下のようにして製造することができる。ここでは、ＮｉＳｉ層を形成する例を説明する。まず、シリコン基板である半導体基板１０２上面に、Ｎｉ膜である金属膜（膜厚約５０Å以上、２００Å以下）をスパッタ法により形成する。つづいて、たとえば２５０℃以上、３５０℃以下で、第１の熱処理（シンター）を行う。これにより、Ｎｉ２Ｓｉ層が形成される。その後、未反応の金属膜をＳＰＭ（硫酸過水、SalfaricAcid/HydrogenPeroxide(/Water)Mixture）等を用いたエッチングにより除去する。つづいて、たとえば３５０℃以上、４００℃以下で、第２の熱処理（シンター）を行う。これにより、ＮｉＳｉ層が形成される。
【００２１】
本実施の形態の半導体装置１００の製造方法において、絶縁層は、少なくとも、第１の絶縁膜(エッチング阻止膜１０６)と、その上面に形成された第２の絶縁膜(絶縁膜１０８)と、を含むことが好ましい。
また、コンタクトホールを形成する工程が、レジストをマスクとして絶縁膜１０８を選択的にエッチングする工程と、レジストを除去する工程と、絶縁膜１０８をマスクとしてエッチング阻止膜１０６を選択的にエッチングする工程と、を含むことが好ましい。
エッチング阻止膜１０６は、たとえばＳｉＮ膜により構成することができる。エッチング阻止膜１０６は、たとえばＡＬＤ法により形成することができる。絶縁膜１０８は、たとえばシリコン酸化膜（ＳｉＯ２）により構成することができる。
【００２２】
つづいて、絶縁膜１０８上に、コンタクトホールを形成するための開口を含む所定パターンのレジスト層１１０を形成する（図２（ａ））。つづいて、レジスト層１１０をマスクとして、ドライエッチングにより絶縁膜１０８を選択的に除去する（図２（ｂ））。つづいて、アッシングまたはＳＰＭやＡＰＭを用いたウェットエッチングにより、レジスト層１１０を除去する（図２（ｃ））。次いで、絶縁膜１０８をマスクとして、ドライエッチングによりエッチング阻止膜１０６を選択的に除去する（図３（ａ））。これにより、Ｎｉを含むシリサイド層１０４に達する凹部（コンタクトホール）が形成される。
【００２３】
エッチング阻止膜１０６のドライエッチング(Ｓ１１２)において、用いるガスの選択比が求められるため、例えばＣＨ３ＦのようにＨ比率の高いガスを使用することが好ましい。さらに、たとえばＣＨ２Ｆ２やＣＨＦ３などのフルオロカーボンガスを用いてもよい。また酸素ガスなどを含めてもよい。
【００２４】
しかし、このとき、コンタクトホールには、ドライエッチングによるデポ物１１２が形成される。本実施の形態において、このようなコンタクトホール内に残っているデポ物１１２を還元水１１４で洗浄除去する（図３（ｂ）、図１のステップＳ１１４）。これにより、デポ物１１２が除去されて、Ｎｉを含むシリサイド層１０４が清浄化される。洗浄には、単にリンスすることも含まれる。
【００２５】
本実施の形態の半導体装置１００の製造方法は、Ｎｉを含むシリサイド層１０４の上面に形成された絶縁層をドライエッチングして、Ｎｉを含むシリサイド層１０４を露出させる工程と、Ｎｉを含むシリサイド層１０４を還元水１１４で洗浄する工程と、を含むことが好ましい。
さらに、絶縁層に凹部（コンタクトホール）を形成する工程と、コンタクトホールを還元水１１４で洗浄する工程と、を含むことが好ましい。
【００２６】
ここで、還元水洗浄直前の上記還元水は、Ｎｉを含むシリサイド層１０４の表面をＯＨ基で保護することでシリサイド層の酸化を防ぐため、アンモニアを０．０１ｐｐｍ以上で含有する水素水または電解還元水が好ましい。さらに、上記還元水は、還元水処理後に水洗が不要なように、アンモニアは１０００ｐｐｍ以下の範囲で含有する水素水または電解還元水であることが好ましい。 
さらに、アンモニアの濃度は、０．１ｐｐｍ以上、１００ｐｐｍ以下の範囲であることがより好ましい。この範囲にあるので、上記還元水は塩基性である。アンモニアの濃度は、還元水処理直前にｐＨメータを用いてｐＨ値から計量した。ｐＨメータは市販されているものを用いることができる。
【００２７】
また、上記還元水は、ｐＨが７よりも大きく、ＯＲＰ（酸化還元電位）が負であることが好ましい。さらにｐＨが８より大きいことが好ましい。また、還元性によりデポ物を除去するためには、ＯＲＰが−１００ｍＶより小さいことが好ましい。特に、ＯＲＰは−８００ｍＶ以上、−５００ｍＶ以下が望ましい。この範囲にあるので、上記還元水は、還元性である。
ｐＨは、上記還元水処理直前にｐＨメータを用いて測定した。酸化還元電位は、上記還元水処理直前にＯＲＰメータを用いて測定した。ＯＲＰメータは市販されているものを用いることができる。
【００２８】
上記還元水の液温は、室温でもよく、適宜室温より高い温度で用いてもよい。
【００２９】
上記電解還元水とは、アンモニウムイオンを少量（１質量％以下）含む水を電気分解した際に、陰極側に生成される液のことをいう。上記電解還元水を得るための生成装置として、たとえば二槽式電気分解方式の装置を用いることができるが、これ以外に三槽式の装置を使用することもできる。上記水素水としては、電気分解によって陰極で発生した水素ガス、または、ボンベからの水素ガスを弱アンモニア水に溶解させた水が望ましい。
アンモニウムイオン量を調整することで、所望のｐＨおよび酸化還元電位を得ることができ、また溶存水素ガス量を調整することでも所望の酸化還元電位を得ることができる。
【００３０】
上記還元水処理方法については枚葉洗浄およびバッチ洗浄のどちらでもよい。処理時間は３０ｓｅｃ以上が望ましく、特に６０ｓｅｃ以上、１８０ｓｅｃ以下が望ましい。
【００３１】
また、上記還元水による洗浄後は、純水などの水によって、還元水をリンスする工程は必要ない。
そのため、本実施の形態の半導体装置１００の製造方法において、還元水で洗浄する工程後、Ｎｉを含むシリサイド層１０４が前記還元水で覆われてから、コンタクトホールにバリアメタルおよび金属膜を形成する工程までの間に、Ｎｉを含むシリサイド層１０４は水にさらされることがなくてもよい。
【００３２】
図４は、断面ＳＥＭ画像を示す。この図４においては、ドライエッチング後（図４(ａ)）、ドライエッチング後に従来洗浄したもの（アッシング図４（ｂ）、硫酸過水洗浄図４(ｃ)、ＤＨＦ図４(ｅ)）およびドライエッチング後に本実施の形態の還元水処理した後(図４(ｄ)の断面ＳＥＭ画像を示す。さらに、図５は、１分から５分後のコンタクトホール底のＸＰＳスペクトルを示す。この図５においては、ドライエッチング後（図５(ａ)）、ドライエッチング後に従来洗浄したもの（アッシング図５（ｂ）、硫酸過水洗浄図５(ｃ)）およびドライエッチング後に本実施の形態の還元水処理した後(図５(ｄ))のＸＰＳスペクトルを示す。
ＸＰＳスペクトルは、Ｘ線光電子分光法を用いて測定した。
還元水として、アンモニア濃度１０ｐｐｍ、ｐＨ９．５、酸化還元電位−６００ｍＶを用いた。また、本実施の形態の範囲の還元水を用いた場合にも、同様の結果が得られた。
【００３３】
アッシング(図４（ｂ）)や硫酸過水洗浄(図４(ｃ))により、断面ＳＥＭからはデポ物が除去できているように見える。しかし、本実施の形態の還元水処理した後(図４(ｄ))と比較すると、充分にコンタクトホール底のデポ物が除去されていないことが分かる。また、ＤＨＦ処理(図４(ｅ))は絶縁膜のエッチング、コンタクトホール底のエッチングが確認できる。
【００３４】
さらに、ＸＰＳスペクトルから、エッチング後（図５(ａ)）、エッチング後に従来の洗浄をしたもの（アッシング図５（ｂ）、硫酸過水洗浄図５(ｃ)）において、約１０３ｅＶのピークが現れている。このピークは、ＳｉＯ２を表していると考えられている。
【００３５】
これらと比較して、本実施の形態の還元水洗浄後においては、ＳｉＯ２起因のピークもなく、コンタクトホール底にはＮｉＳｉ膜が表面に形成されていることがわかる。
【００３６】
これは、上記還元水のＯＲＰがマイナスを示すことによる還元する働きにより、ＮｉＳｉ膜上の導通阻害物（ＳｉＯ２）を還元させたためだと推測される。
また、上記還元水洗浄後、１分から５分後のコンタクトホール底のＸＰＳスペクトルにおいても、ＳｉＯ２起因のピークもないことが分かった。そのため、コンタクトホール底において、還元水処理後も継続してＮｉを含むシリサイド層１０４表面の酸化を防ぐことができる。
【００３７】
ここで、特許文献２の技術では、たとえばカソード水を用いた場合、水酸化アンモニウムの濃度が１〜３０質量％と高いため、その後水洗を必要とする。そのため、特許文献２では、シリサイドとしてはＮｉシリサイドの開示はないが、シリサイドがＮｉシリサイドの場合には、その水洗工程でもＮｉを含むシリサイド層の酸化を引き起こすという問題点がある。
【００３８】
しかし、本実施の形態の半導体装置１００の製造方法は、上記還元水による処理後は純水によるリンス工程は必要ないため、Ｎｉを含むシリサイド層１０４を露出させる工程後、酸化性ガスを含んだガスによる処理を施すことなく、かつｐＨ≦７である液体にさらすことなく、上記還元水で洗浄する工程と、を実施することができる。
また、上記還元水で洗浄する工程後、例えばＳＰＭ等のｐＨ≦７の液体にさらすことなく、さらに乾燥処理を施す工程と、を実施することができる。
【００３９】
つづいて、半導体基板１０２を成膜チャンバに移動する。次いで、コンタクトホール内に導電性の金属膜１１６を成膜する（図３（ｃ））。
【００４０】
本実施の形態の半導体装置１００の製造方法は、乾燥処理を施す工程後、さらにコンタクトホールにバリアメタルおよび金属膜１１６を形成する工程と、を実施することができる。
さらに、乾燥処理を施す工程後、酸化性ガスを含んだガスによる処理を施すことなく、かつｐＨ≦７である液体にさらすことなく、コンタクトホール（凹部）にバリアメタルおよび金属膜１１６を形成する工程と、を実施することができる。
金属膜１１６とバリアメタル層とは、積層構造とすることができる。
【００４１】
金属膜１１６としては、たとえばＴｉが好適に用いることができる。バリアメタルとしては、たとえばＷ、Ｔｉ、Ｔａ、これらの窒化物または積層体が好適に用いることができる。
【００４２】
以上、本発明の実施の形態について説明したが、もちろん本発明は、上記実施の形態に限定されるものではない。 
たとえば、本発明の実施の形態の適用は、拡散層上のシリサイド層に限定されるものではなく、たとえばゲート電極上のシリサイド層でもよい 
【００４３】
また、Ｎｉを含むシリサイド層は、自己整合的（サリサイド）に形成されてもよい。Ｎｉシリサイドは、Ｎｉを含有していれば、ＮｉＳｉに限定されず、ＮｉＰｔＳｉでもよく、それらの積層膜でもよい。
【００４４】
また、これらの元素の化学量論的な組成比は任意であって、ＮｉＳｉとは必ずしもＮｉとＳｉの組成比が１：１に限定されるものではない。 
【００４５】
また、エッチング阻止膜１０６は、ＳｉＮ膜に限定されず、その上面に形成される絶縁膜１０８とエッチング選択比が得られる絶縁層であればよい。 
【００４６】
さらに、ＳｉＮ膜の下層に、シリサイド層とＳｉＮ膜との間に、シリコン酸化膜の薄膜を形成してもよい。この場合、シリコン酸化膜の薄膜のエッチングが必要となり、その際に、上面の絶縁膜１０８のシリコン酸化膜もわずかにエッチングされるが、エッチング量はわずかのため問題はない。 
【００４７】
絶縁膜１０８は、シリコン酸化膜に限定されず、ｌｏｗ−Ｋ膜でもよい。ｌｏｗ−Ｋ膜としては、ＭＳＱ、ＳｉＯＣＨ、ＨＳＱ、有機膜などが例示される。
【００４８】
本発明の実施の形態は、Ｎｉを含むシリサイド層が露出したコンタクトホールの洗浄において、還元水を用いるため、デポ物を充分除去することを可能とし、かつシリサイド層表面を酸化することが無いため、コンタクト抵抗を良好に保つことができる。
【００４９】
また、本発明の実施の形態の還元水による洗浄では、酸化性ガスによる処理や酸化性の液体による処理を施す必要が無く、さらに還元水処理後の水洗も不要であるため、シリサイド層表面の酸化を防ぐことができ、コンタクト抵抗を良好に保つことができる。
【００５０】
さらに、フッ酸処理やＲＦエッチングなどＮｉを含むシリサイド層表面をエッチングする処理も行わないため、シリサイド層が薄膜化しても、コンタクト抵抗を良好に保ち、リークの発生も抑制できる。
【００５１】
さらに、還元水洗浄によって、Ｎｉシリサイドの表面をＨ基で終端することができ、酸化をさらに防ぐことができる。
【００５２】
なお、当然ながら、上述した実施の形態および複数の変形例は、その内容が相反しない範囲で組み合わせることができる。また、上述した実施の形態および変形例では、各部の構造などを具体的に説明したが、その構造などは本願発明を満足する範囲で各種に変更することができる。
【符号の説明】
【００５３】
１００    半導体装置
１０２    半導体基板
１０４    Ｎｉを含むシリサイド層
１０６    エッチング阻止膜
１０８    絶縁膜
１１０    レジスト層
１１２    デポ物
１１４    還元水
１１６    金属膜
【図１】
2010205782.tif 000003
【図２】
2010205782.tif 000004
【図３】
2010205782.tif 000005
【図４】
2010205782.tif 000006
【図５】
2010205782.tif 000007