(57)【要約】【課題】従来に比べて多数の信号を符号分割多重化して誤り無く伝送することが可能な通信システムを提供する。【解決手段】送信機１０１では、クロック信号ＣＬＫに基づいて櫛形パルス信号ＣＬＫＣＯＭが生成される。拡散変調部４１は、生成された櫛形パルス信号ＣＬＫＣＯＭに同期して、データ信号Ｄｂ０〜Ｄｂｎ−１に対応する拡散系列Ｇ０〜Ｇｎ−１を出力するので、複数のデータ信号間で拡散系列の符号の位相を高精度で同期させることができる。また、受信機１０２では、拡散系列Ｇ０〜Ｇｎ−１に加算されて送信された櫛形パルス信号ＣＬＫＣＯＭが再生される。逆拡散部１０６は、再生された櫛形パルス信号ＣＬＫＣＯＭを用いて高精度の逆拡散を行なうことができる。【選択図】図１
2010074808.tif 000002
【特許請求の範囲】
【請求項１】
送信機を備え、前記送信機は、
系列長の等しい複数の拡散系列にそれぞれ対応し、かつ、互いに等しいビット周期を有する複数のビット信号を受ける信号入力部と、
クロック信号に基づいて、前記系列長に等しいパルス数を有する櫛形パルスを、前記ビット周期ごとに出力する櫛形パルス生成部と、
前記信号入力部で受けた前記複数のビット信号の各々ごとに、各ビット信号のビットデータに従って、対応する拡散系列を前記櫛形パルスに同期して出力する拡散変調部と、
前記拡散変調部の出力と前記櫛形パルス生成部の出力とを加算することによって、多重化信号を生成して送信する多重化信号生成部とを含み、
受信機をさらに備え、前記受信機は、
前記多重化信号を受信する多重化信号受信部と、
前記多重化信号受信部から出力された受信信号が予め設定された第１の閾値を超えるか否かを判定することによって、前記櫛形パルスを再生するクロック再生部と、
再生された前記櫛形パルスのタイミングに合わせて、前記受信信号と前記複数の拡散系列の各々との相関値を算出して出力する逆拡散部と、
前記逆拡散部の出力が予め設定された第２の閾値を超えるか否かを判定することによって、前記複数のビット信号を再生する第１の信号判定部とを含む、通信システム。
【請求項２】
前記複数の拡散系列は、１つの基本拡散系列を巡回シフトしたものである、請求項１に記載の通信システム。
【請求項３】
前記ビット周期のうち前記櫛形パルスが生成される区間は、前記ビット周期の半分以下であり、
前記逆拡散部は、
前記受信信号を前記系列長の２倍の数だけ格納するシフトレジスタと、
再生された前記櫛形パルスのタイミングに合わせて、前記基本拡散系列の２周期分と前記シフトレジスタに格納された前記受信信号との相関値を算出することによって、前記受信信号と前記複数の拡散系列の各々との相関値を順々に求める演算部とを含む、請求項２に記載の通信システム。
【請求項４】
前記演算部は、
前記基本拡散系列の１周期分と前記シフトレジスタの前半部に格納された前記受信信号との相関値を算出する第１の演算部と、
前記基本拡散系列の１周期分と前記シフトレジスタの後半部に格納された前記受信信号との相関値を算出する第２の演算部と、
前記第１の演算部の出力と前記第２の演算部の出力とを加算することによって、前記基本拡散系列の２周期分と前記シフトレジスタに格納された前記受信信号との相関値を算出して出力する第１の加算部とを有し、
前記逆拡散部は、さらに、前記第１の演算部の出力が予め設定された第３の閾値を超え、かつ、前記第２の演算部の出力が予め設定された第４の閾値未満であることを判定する第２の信号判定部を含み、
前記第１の信号判定部は、前記第２の信号判定部の出力を受けて、前記第１の加算部の出力が前記第２の閾値を超えるか否かを判定するタイミングを判断する、請求項３に記載の通信システム。
【請求項５】
前記複数のビット信号は、複数のモニタ信号を含み、
前記受信機は、前記受信信号と前記複数のモニタ信号の各々に対応する拡散系列との相関値に応じて前記第２の閾値を設定する伝送路モニタ部をさらに含む、請求項１〜４のい
ずれか１項に記載の通信システム。
【請求項６】
前記伝送路モニタ部は、前記複数のモニタ信号に対してそれぞれ求められた複数の相関値の平均値および標準偏差の少なくとも一方が許容範囲を超える場合に異常を報知する、請求項５に記載の通信システム。
【請求項７】
前記多重化信号生成部は、
前記拡散変調部の出力と前記櫛形パルス生成部の出力とを加算する第２の加算部と、
前記第２の加算部の出力を光信号に変換して前記多重化信号として出力する電気／光変換器とを有し、
前記多重化信号受信部は、受信した前記多重化信号を電気信号に変換する光／電気変換器を有する、請求項１〜６のいずれか１項に記載の通信システム。
【請求項８】
前記多重化信号受信部は、
受信した前記多重化信号を増幅する交流結合の増幅器と、
前記交流結合の増幅器の出力側に接続され、前記多重化信号の入力がないときに前記交流結合の増幅器の出力側の電位を零電位に戻すベースライン再生回路とを有する、請求項１〜６のいずれか１項に記載の通信システム。
【請求項９】
ｎ個（ｎは２以上の整数）の送信機を備えた通信システムであって、
前記ｎ個の送信機の各々には、タイムスロットが順番に循環して割当てられ、
前記ｎ個の送信機の各々は、互いに等しいビット周期を有する複数のビット信号を受ける信号入力部を含み、
前記複数のビット信号の各々は、互いに系列長が等しく、かつ、前記ｎ個の送信機で共通で用いられる複数の拡散系列のうちのいずれか１つと個別に対応し、
前記ｎ個の送信機の各々は、さらに、
クロック信号に基づいて、前記系列長に等しいパルス数を有する櫛形パルスを、前記ビット周期ごとに出力する櫛形パルス生成部と、
前記信号入力部で受けた前記複数のビット信号の各々ごとに、各ビット信号のビットデータに従って、対応する拡散系列を前記櫛形パルスに同期して出力する拡散変調部と、
前記拡散変調部の出力と前記櫛形パルス生成部の出力とを加算することによって、前記ビット周期ごとに多重化信号を生成し、生成した前記多重化信号を割当てられた前記タイムスロット間で送信する多重化信号生成部とを含み、
前記通信システムは受信機をさらに備え、前記受信機は、
前記ｎ個の送信機の各々から送信された前記多重化信号を受信する多重化信号受信部と、
前記多重化信号受信部から出力された受信信号が予め設定された第１の閾値を超えるか否かを判定することによって、前記ｎ個の送信機の各々で生成された前記櫛形パルスを再生するクロック再生部と、
前記クロック再生部によって再生された櫛形パルスのタイミングに合わせて、前記受信信号と前記複数の拡散係数の各々との相関値を算出して出力する逆拡散部と、
前記逆拡散部の出力が予め設定された第２の閾値を超えるか否かを判定することによって、前記ｎ個の送信機の各々ごとに前記複数のビット信号を再生する第１の信号判定部とを含む、通信システム。
【請求項１０】
前記ｎ個の送信機の各々において、前記複数のビット信号は、
前記受信機を宛先とする１または複数の第１のビット信号と、
前記受信機以外を宛先とする１または複数の第２のビット信号とを含み、
前記受信機は、前記ｎ個の送信機の各々ごとに、前記複数のビット信号のうち自己を宛先とするビット信号を識別する情報を記憶する記憶部をさらに含み、
前記第１の信号判定部は、さらに、前記記憶部に記憶された前記識別する情報に基づいて、前記ｎ個の送信機の各々ごとに、再生した前記複数のビット信号から前記１または複数の第１のビット信号を弁別する、請求項９に記載の通信システム。
【請求項１１】
前記ｎ個の送信機の各々において、前記複数のビット信号は、自己のタイムスロットの次のタイムスロットに割当てられた送信機を示す情報である１または複数の第３のビット信号をさらに含み、
前記第１の信号判定部は、現在のタイムスロットに割当てられた送信機に対する前記複数のビット信号を再生したときに得られた前記１または複数の第３のビット信号に基づいて、次のタイムスロットに割当てられた送信機に対する前記識別する情報を前記記憶部から読み出す、請求項１０に記載の通信システム。
【請求項１２】
前記記憶部に記憶された前記識別する情報は、前記ｎ個の送信機の各々の宛先の変更に伴って書換え可能である、請求項１０または１１に記載の通信システム。
【請求項１３】
ｎ個の（ｎは２以上の整数）送信機を備えた通信システムであって、
前記ｎ個の送信機の各々には、タイムスロットが順番に循環して割当てられ、
前記ｎ個の送信機の各々は、互いに等しいビット周期を有する複数のビット信号を受ける信号入力部を含み、
前記複数のビット信号の各々は、互いに系列長が等しく、かつ、前記ｎ個の送信機で共通に用いられる複数の拡散系列のうちのいずれか１つと個別に対応し、
前記ｎ個の送信機の各々は、さらに、
クロック信号に基づいて、前記系列長に等しいパルス数を有し、割当てられた前記タイムスロットに各パルスが１つずつ対応する櫛形パルスを、前記ビット周期ごとに出力する櫛形パルス生成部と、
前記信号入力部で受けた前記複数のビット信号の各々ごとに、各ビット信号のビットデータに従って、対応する拡散系列を前記櫛形パルスに同期して出力する拡散変調部と、
前記拡散変調部の出力と前記櫛形パルス生成部の出力とを加算することによって、前記ビット周期ごとに多重化信号を生成し、生成した多重化信号を対応するタイムスロットで送信する多重化信号生成部とを含み、
前記通信システムは受信機をさらに備え、前記受信機は、
前記ｎ個の送信機の各々から送信された前記多重化信号を受信する多重化信号受信部と、
前記多重化信号受信部から出力された受信信号が予め設定された第１の閾値を超えるか否かを判定することによって、前記ｎ個の送信機の各々で生成された前記櫛形パルスが合波された再生クロック信号を生成するクロック再生部と、
前記再生クロック信号のｎパルスごとのタイミングで抽出された前記受信信号と前記複数の拡散係数の各々との相関値を算出して出力する逆拡散部と、
前記逆拡散部の出力が予め設定された第２の閾値を超えるか否かを判定することによって、前記ｎ個の送信機の各々の前記複数のビット信号を再生する第１の信号判定部とを含む、通信システム。
【請求項１４】
前記ｎ個の送信機の各々において、前記複数のビット信号は、
前記受信機を宛先とする１または複数の第１のビット信号と、
前記受信機以外を宛先とする１または複数の第２のビット信号とを含み、
前記受信機は、前記ｎ個の送信機の各々ごとに、前記複数のビット信号のうち自己を宛先とするビット信号を識別する情報を記憶する記憶部をさらに含み、
前記第１の信号判定部は、さらに、前記記憶部に記憶された前記識別する情報に基づいて、前記ｎ個の送信機の各々ごとに、再生した前記複数のビット信号から前記１または複数の第１のビット信号を弁別する、請求項１３に記載の通信システム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複数個の信号を同一伝送路を介して符号多重化方式によって同時的に伝送する通信システムに関する。
【背景技術】
【０００２】
同一伝送路上に複数個の信号を多重化して伝送する方法として、符号分割多重（ＣＤＭ：Code  Division  Multiplexing）による方法が知られている。符号分割多重方式は、スペクトラム拡散（ＳＳ：Spread  Spectrum）方式を応用したものである。
【０００３】
たとえば、特開２０００−１８３８４９号公報（特許文献１）は、ＣＤＭ方式を利用して伝送データの誤り率を劣化させること無く多くの情報データを伝送するための技術を開示する。この技術では、情報データを複数のチャネルに分配し、各チャネルの信号を異なる拡散符号系列で拡散変調し多重化して伝送する。このときの拡散符号列には直交符号を使用し、各チャネルの拡散符号出力は拡散符号速度が同一で符号位相が同期している。これによって、データ変調の変調速度を低下させることができるので、伝送データの誤り率の劣化を防止することができる。さらに、この技術では、受信側の局が、受信パケットの信号対干渉雑音電力比などに基づいて、相手局が送信に用いる、最適なチャネル多重数、データ変調および拡散変調の変調多値数を判定し、これらを指定する指定情報を相手局に伝送するようにしている。そして、相手局では伝送された前記指定情報に基づいて、パケット毎に、自局の送信に用いるチャネル多重数、データ変調および拡散変調の変調多値数を設定するようにしている。
【０００４】
ＣＤＭ方式は、光通信システムにも適用することができる。たとえば、特開２００４−３０４４４４号公報（特許文献２）に開示される技術では、送信側で、複数チャンネルの送信情報を個別に光符号器で符号化してから多重手段で多重化して光伝送路に送信する。受信側では、該光伝送路で送信された光符号分割多重送信信号を多重分離手段で分離してから光復号器で復号する。さらに、この技術では、送信側で、符号分割多重送信信号中にその最大振幅より大きな振幅のパイロット信号を周期的に挿入して送信し、受信側で所定周期のうちの最大振幅レベルをパイロット信号として検出する。受信側では、パイロット信号によって送信信号の同期を取得することができるとともに、検出したパイロット信号の振幅レベルから光伝送路による光符号分割多重送信信号の減衰を補正して等化性を確保することができる。
【０００５】
また、特開２００５−１０９５８０号公報（特許文献３）は、符号シフトキーイング（ＣＳＫ：Code  Shift  Keying）による光ＣＤＭ方式について開示する。ＣＳＫ方式に用いられる送信機は、変調器と、マーク用光符号器と、スペース用光符号器と、合波器とを含む。変調器は、光源からビット周期で生成される光パルス列を、デジタルデータの「１」に相当するマーク用とデジタルデータの「０」に相当するスペース用とに振り分ける。マーク用光符号器は、前記変調器によって振り分けられたマーク用の光パルス列を符号化する。スペース用光符号器は、変調器によって振り分けられたスペース用の光パルス列を符号化する。合波器は、マーク用光符号器により符号化されたパルス列と、スペース用光符号器により符号化されたパルス列とを合波する。
【０００６】
したがって、ＣＳＫ方式の送信機は、従来のＯＯＫ（On-Off  Keying）変調を用いる送信機よりも光符号器を多く必要とし、装置が複雑となる。しかしながら、ＣＳＫ方式では、従来の光ＣＤＭでは符号化されていなかった「０」信号をも、新たに加えられたスペース用光符号器によって符号化するので、サイドローブを抑圧でき、またデータ測定の判定レンジを大きくすることができる。
【０００７】
光通信におけるデータ変調方式には、上記のＯＯＫやＣＳＫの他にも、ＰＰＭ（Pulse  Position  Modulation）、ＰＡＭ（Pulse  Amplitude  Modulation）、およびＰＷＭ（Pulse  Width  Modulation）などが知られている。たとえば、井上等は、ＰＰＭとＰＡＭとを組合せたＰＰＭ−ＰＡＭ多重変調方式について報告している（「線形フィルタを用いたＰＰＭ−ＰＡＭ多重変調パルスの検出」、電子情報通信学会論文誌Ａ、１９９６年３月、Vol.J79-A、No.3、pp.776-784（非特許文献１））。ＰＰＭ−ＰＡＭ変調は、パルスのタイミングと振幅とを独立に変化させる方式であり、アナログとディジタルの情報を混在して伝送できるなどの特徴を持つ。
【０００８】
また、光による信号伝送は、Ｆｕｌｌ  ＨＤ（High  Definition）のビデオ信号などのように情報量の多い信号伝送に好適に用いられる。たとえば、特開２００６−１９１１６０号公報（特許文献４）に開示される技術は、ソース機器側ブロックとモニタ機器側ブロックとの間で光伝送する光伝送システムに関する。ソース機器側ブロックからモニタ機器側ブロックへは、デジタルビデオ信号と複数のソース機器側制御信号とを含む電気信号が、デジタルビデオ信号のピクセルクロックに同期したクロックで１本のストリームに多重化されて光伝送される。また、モニタ機器側ブロックからソース機器側ブロックへは、モニタ機器側ブロックより供給される電気信号である複数のモニタ機器側制御信号が、１本のストリームに多重化されるとともに、非同期方式のシリアル信号に変換されて光伝送される。
【０００９】
一方、複数のユーザが１つの光伝送路を共有して多元接続する方法として、たとえば、特開２００２−２９０３７５号公報（特許文献５）に開示される光ＣＤＭＡ（Code  Division  Multiple  Access）が知られている。光ＣＤＭＡ通信方式では、光受信信号から相関器によって目的のユーザの光信号を識別しているので、他のユーザに割当てられる拡散符号系列間の相互相関に起因して多元接続干渉を生じてしまうという問題がある。特開２００２−２９０３７５号公報（特許文献５）に開示される技術は、拡散符号系列時間当たり多シンボルを伝送することができる多値変調方式に関するものである。さらに、この技術は、多元接続干渉に対する耐性を向上させるために誤り訂正符号を多値化したシンボル内へ埋め込んでいく新しい変調方式に関するものである。
【特許文献１】特開２０００−１８３８４９号公報
【特許文献２】特開２００４−３０４４４４号公報
【特許文献３】特開２００５−１０９５８０号公報
【特許文献４】特開２００６−１９１１６０号公報
【特許文献５】特開２００２−２９０３７５号公報
【非特許文献１】井上忠照、外２名、「線形フィルタを用いたＰＰＭ−ＰＡＭ多重変調パルスの検出」、電子情報通信学会論文誌Ａ、１９９６年３月、Vol.J79-A、No.3、pp.776-784
【発明の開示】
【発明が解決しようとする課題】
【００１０】
前述の特開２０００−１８３８４９号公報（特許文献１）に記載された技術を利用すると、複数の信号を符号分割多重化することによって同一のユーザが同一帯域の伝送路を介して効率良く伝送することが可能である。特に、各信号に割当てられた拡散符号系列の符号位相が同期していれば、原理的にはこれらの複数の信号間に干渉が発生しない。
【００１１】
しかしながら、同時出力する信号数が数十以上になると、これらの信号を誤り無く伝送するために、精度の高い信号処理が送信機および受信機に要求される。特に、送信機では各信号間で拡散符号系列の符号位相を高精度で同期させる必要がある。また、受信機では受信信号に基づいて高精度の同期確立を行なう必要になる。
【００１２】
また、複数のユーザが同一伝送路に接続されて同時に信号伝送を行なう場合には、多元接続干渉を抑制する必要がある。しかしながら、特開２００２−２９０３７５号公報（特許文献５）に記載されるように誤り訂正符号を用いたとしても、符号誤り率が増加すればデータ伝送エラーが発生してしまう。
【００１３】
したがって、この発明の第１の目的は、多数の信号を符号分割多重化して誤り無く伝送することが可能な通信システムを提供することである。さらに、この発明の第２の目的は、複数のユーザ間で多数の信号を符号分割多重化して誤り無く伝送することが可能な通信システムを提供することである。
【課題を解決するための手段】
【００１４】
この発明は要約すれば、送信機と受信機とを備える通信システムである。ここで、送信機は、信号入力部と、櫛形パルス生成部と、拡散変調部と、多重化信号生成部とを含む。信号入力部は、系列長の等しい複数の拡散系列にそれぞれ対応し、かつ、互いに等しいビット周期を有する複数のビット信号を受ける。櫛形パルス生成部は、クロック信号に基づいて、系列長に等しいパルス数を有する櫛形パルスを、ビット周期ごとに出力する。拡散変調部は、信号入力部で受けた複数のビット信号の各々ごとに、各ビット信号のビットデータに従って、対応する拡散系列を櫛形パルスに同期して出力する。多重化信号生成部は、拡散変調部の出力と櫛形パルス生成部の出力とを加算することによって、多重化信号を生成して送信する。
【００１５】
また、受信機は、多重化信号受信部と、クロック生成部と、逆拡散部と、第１の信号判定部とを含む。多重化信号受信部は、多重化信号を受信する。クロック再生部は、多重化信号受信部から出力された受信信号が予め設定された第１の閾値を超えるか否かを判定することによって、櫛形パルスを再生する。逆拡散部は、再生された櫛形パルスのタイミングに合わせて、受信信号と複数の拡散系列の各々との相関値を算出して出力する。第１の信号判定部は、逆拡散部の出力が予め設定された第２の閾値を超えるか否かを判定することによって、複数のビット信号を再生する。
【００１６】
この発明は他の局面において、ｎ個（ｎは２以上の整数）の送信機と受信機を備えた通信システムである。ここで、ｎ個の送信機の各々には、タイムスロットが順番に循環して割当てられる。ｎ個の送信機の各々は、信号入力部と、櫛形パルス生成部と、拡散変調部と、多重化信号生成部とを含む。信号入力部は、互いに等しいビット周期を有する複数のビット信号を受ける。このとき、複数のビット信号の各々は、互いに系列長が等しく、かつ、ｎ個の送信機で共通で用いられる複数の拡散系列のうちのいずれか１つと個別に対応する。櫛形パルス生成部は、クロック信号に基づいて、系列長に等しいパルス数を有する櫛形パルスを、ビット周期ごとに出力する。拡散変調部は、信号入力部で受けた複数のビット信号の各々ごとに、各ビット信号のビットデータに従って、対応する拡散系列を櫛形パルスに同期して出力する。多重化信号生成部は、拡散変調部の出力と櫛形パルス生成部の出力とを加算することによって、ビット周期ごとに多重化信号を生成し、生成した多重化信号を割当てられたタイムスロット間で送信する。
【００１７】
また、受信機は、多重化信号受信部と、クロック再生部と、逆拡散部と、第１の信号判定部とを含む。多重化信号受信部は、ｎ個の送信機の各々から送信された多重化信号を受信する。クロック再生部は、多重化信号受信部から出力された受信信号が予め設定された第１の閾値を超えるか否かを判定することによって、ｎ個の送信機の各々で生成された櫛形パルスを再生する。逆拡散部は、クロック再生部によって再生された櫛形パルスのタイミングに合わせて、受信信号と複数の拡散係数の各々との相関値を算出して出力する。第１の信号判定部は、逆拡散部の出力が予め設定された第２の閾値を超えるか否かを判定することによって、ｎ個の送信機の各々ごとに複数のビット信号を再生する。
【００１８】
この発明はさらに他の局面において、ｎ個の（ｎは２以上の整数）送信機と受信機を備えた通信システムである。ここで、ｎ個の送信機の各々には、タイムスロットが順番に循環して割当てられる。ｎ個の送信機の各々は、信号入力部と、櫛形パルス生成部と、拡散変調部と、多重化信号生成部とを含む。信号入力部は、互いに等しいビット周期を有する複数のビット信号を受ける。このとき、複数のビット信号の各々は、互いに系列長が等しく、かつ、ｎ個の送信機で共通に用いられる複数の拡散系列のうちのいずれか１つと個別に対応する。櫛形パルス生成部は、クロック信号に基づいて、系列長に等しいパルス数を有し、割当てられたタイムスロットに各パルスが１つずつ対応する櫛形パルスを、ビット周期ごとに出力する。拡散変調部は、信号入力部で受けた複数のビット信号の各々ごとに、各ビット信号のビットデータに従って、対応する拡散系列を櫛形パルスに同期して出力する。多重化信号生成部は、拡散変調部の出力と櫛形パルス生成部の出力とを加算することによって、ビット周期ごとに多重化信号を生成し、生成した多重化信号を対応するタイムスロットで送信する。
【００１９】
また、受信機は、多重化信号受信部と、クロック再生部と、逆拡散部と、第１の信号判定部とを含む。多重化信号受信部は、ｎ個の送信機の各々から送信された多重化信号を受信する。クロック再生部は、多重化信号受信部から出力された受信信号が予め設定された第１の閾値を超えるか否かを判定することによって、ｎ個の送信機の各々で生成された櫛形パルスが合波された再生クロック信号を生成する。逆拡散部は、再生クロック信号のｎパルスごとのタイミングで抽出された受信信号と複数の拡散係数の各々との相関値を算出して出力する。第１の信号判定部は、逆拡散部の出力が予め設定された第２の閾値を超えるか否かを判定することによって、ｎ個の送信機の各々の複数のビット信号を再生する。
【発明の効果】
【００２０】
この発明によれば、クロック信号に基づいて櫛形パルスを生成し、生成した櫛形パルスに同期して拡散系列を生成するので、複数の信号間で拡散系列の符号の位相を高精度で同期させることができる。また、受信機は、拡散系列に加算されて送信された櫛形パルスの信号に基づいて高精度に逆拡散を行なうことができる。この結果、この発明の通信システムは、従来に比べて多数のビット信号を符号分割多重化して誤り無く伝送することができる。
【００２１】
また、この発明の他の局面によれば、複数の送信機の各々は、櫛形パルスに同期して生成された符号分割多重化による多重化信号を割当てられたタイムスロットの間に送信するので、各送信機が送信信号を他の送信機からの送信信号と干渉させることなく伝送することができる。
【００２２】
また、この発明のさらに他の局面によれば、複数の送信機の各々は、櫛形パルスに同期して生成された符号分割多重化による多重化信号を各パルスごとに対応するタイムスロットの間に送信するので、各送信機が送信信号を他の送信機からの送信信号と干渉させることなく伝送することができる。
【発明を実施するための最良の形態】
【００２３】
以下、この発明の実施の形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰返さない。
【００２４】
［実施の形態１］
図１は、この発明の実施の形態１の通信システム１の概略的な構成を示すブロック図である。図１を参照して、通信システム１は、送信機１０１と受信機１０２とを含む。
【００２５】
送信機１０１は、ｎ個のデータ信号Ｄｂ０〜Ｄｂｎ−１（総称するときデータ信号Ｄｔｒｎｓと記載する）を受けて、符号分割多重化された光信号である多重化信号Ｌｓｉｇ０に変換して受信機１０２に送信する。ここで、データ信号Ｄｂ０〜Ｄｂｎ−１は、それぞれ１ビットのパルス信号である。
【００２６】
伝送光路２０では、送信された多重化信号Ｌｓｉｇ０の信号強度が減衰するとともに（伝送利得Ａｇ＜１）、加法性雑音Ｎａが多重化信号Ｌｓｉｇ０に重畳する。このようにＳＮＲ（信号対雑音比：Signal-to-Noise Ratio）が低下した多重化信号Ｌｓｉｇ１が受信機１０２に到達すると、受信機１０２は、受信した多重化信号Ｌｓｉｇ１から元のｎ個のデータ信号Ｄｂ０〜Ｄｂｎ−１を再生する。なお、再生されたデータ信号Ｄｂ０〜Ｄｂｎ−１を総称する場合に、再生データ信号Ｄｒｅｃｖと記載する。以下、送信機１０１および受信機１０２の構成および動作を詳しく説明する。
【００２７】
図２は、図１の送信機１０１の構成を示すブロック図である。図２を参照して、送信機１０１は、データ信号Ｄｔｒｎｓを受ける信号入力部としての入力端子ＣＮＣＳと、櫛形パルス生成部４０３と、拡散変調部４１と、多重化信号生成部３７とを含む。
【００２８】
櫛形パルス生成部４０３は、外部から入力されたクロック信号ＣＬＫに基づいて、高さの等しいｎ個のパルス群である櫛形パルスを繰返し生成する。櫛形パルスのパルス数ｎは、後述する拡散系列の系列長ｎに等しい。また、櫛形パルスの繰返し周期は、データ信号Ｄｔｒｎｓのビット周期（図５の参照符号Ｔｂ）に等しい。櫛形パルスが繰返された櫛形パルス信号ＣＬＫＣＯＭは、拡散変調部４１および多重化信号生成部３７に出力される。
【００２９】
具体的な構成の一例として、図２に示すように、櫛形パルス生成部４０３はタイマ回路４０３１とゲート回路４０３２とを含む。この場合、クロック信号ＣＬＫは連続するパルス列である。タイマ回路４０３１は、パルス数ｎに相当する時間幅の活性化信号をゲート回路４０３２に出力する。ゲート回路４０３２は、タイマ回路４０３１から活性化信号を受けている間、クロック信号ＣＬＫを通過させる。これによって、櫛形パルス生成部４０３は、パルス数ｎの櫛形パルスを生成する。
【００３０】
拡散変調部４１は、拡散系列生成部４１１と符号化部４１２とを含む。拡散系列生成部４１１は、系列長ｎの複数の拡散系列を生成して符号化部４１２に出力する。これらの拡散系列は、データ信号Ｄｂ０〜Ｄｂｎ−１に個別に割当てられる。なお、拡散符号の系列長は、データ信号Ｄｔｒｎｓのデータ数以上であればよいが、ここでは、簡単のために、系列長ｎとデータ信号Ｄｂ０〜Ｄｂｎ−１のデータ数ｎとが等しいとして説明する。実施の形態１の場合、複数の拡散系列は、基本拡散系列
Ｇ０：｛ｈ(0)，ｈ(1)，ｈ(2)，…，ｈ(n-2)，ｈ(n-1)｝                …(1)
を巡回シフトすることによって生成される。
【００３１】
図３は、基本拡散系列の一例を示す図である。図３の拡散符号は、系列長（周期）ｎが６３（次数６）のＭ系列符号（Maximum  length  Code）である。Ｍ系列は、擬似雑音信号（ＰＮ（Pseudo  Noise）信号とも称する）と呼ばれる信号の一種である。
【００３２】
図４は、巡回シフトによる拡散系列Ｇ０〜Ｇｎ−１を説明するための図である。図４に示すように、シフト量τ＝１，２，…，ｎ−１にそれぞれ対応して、拡散系列Ｇ１〜Ｇｎ−１が生成される。シフト量τ＝０の場合が基本拡散系列Ｇ０になる。拡散系列Ｇ０〜Ｇｎ−１は、データ信号Ｄｂ０〜Ｄｂｎ−１にそれぞれ割当てられる。ここで、拡散系列Ｇ０〜Ｇｎ−１は、畳み込み積分演算子を「＊」で表わしたとき、次式（２），（３）に示す相関関係を示す。ただし、次式（２），（３）において、ｉ，ｊは０以上ｎ以下の整数である。
【００３３】
Ｇｉ＊Ｇｊ＝１    （ｉ＝ｊ）                                      …(2)
Ｇｉ＊Ｇｊ＝０    （ｉ≠ｊ）                                      …(3)
このように基本拡散系列Ｇ０を巡回シフトすることによってｎ個の拡散系列Ｇ０〜Ｇｎ−１を生成するメリットは、基本拡散系列Ｇ０に対応した１個の相関器のみを用いてｎ個の拡散系列Ｇ０〜Ｇｎ−１の逆拡散ができる点にある。実施の形態１の場合、図４に示す基本拡散系列Ｇ０の２周期分の符号系列を逆順に並べた
Ｒ：｛ｈ(n-1)，ｈ(n-2)，…，ｈ(1)，ｈ(0)，ｈ(n-1)，…，ｈ(0)｝    …(4)
を用いて受信信号との相関値が求められる。図９を参照して後述するように、受信機１０２で受信した受信信号のうち系列長ｎの２倍に相当する時間分がシフトレジスタに格納される。そして、シフトレジスタに格納された受信信号と符号系列Ｒとの相関値が、櫛形パルスに基づいて生成された内部クロックパルスのタイミングに合わせて順々に算出されることによって逆拡散が行なわれる。
【００３４】
再び図２を参照して、符号化部４１２は、入力端子ＣＮＣＳを介して受けたデータ信号Ｄｂ０〜Ｄｂｎ−１ごとに、各データ信号のビットデータに従って、対応する符号化系列を櫛形パルスに同期して出力する。具体的には、データ信号Ｄｂ０〜Ｄｂｎ−１のうちのデータ信号Ｄｂｉ（この場合、ｉは０以上ｎ−１以下の整数である）のビットデータが第１の論理レベル（以下、「１」とする）の場合に、対応する拡散系列Ｇｉが出力される。データ信号Ｄｂｉのビットデータが第２の論理レベル（以下、「０」とする）の場合には、０レベルの信号が出力される。すなわち、データ信号ＤｂｉのビットデータをＤｂｉ＝１または０で表わすと、０≦ｉ≦ｎ−１の各々について、ＤｂｉとＧｂｉとが乗積されたパルス列Ｄｃｏｄｅが櫛形パルスに同期して出力される。
【００３５】
多重化信号生成部３７は、加算部３７２と、増幅器３７１と、電気／光変換器１５とを含む。
【００３６】
加算部３７２は、櫛形パルス生成部４０３の出力と符号化部４１２の出力とを加算して多重化信号Ｓｓｎｄとして出力する。したがって、多重化信号Ｓｓｎｄは、櫛形パルス信号ＣＬＫＣＯＭ、データ信号Ｄｂ０〜Ｄｂｎ−１、および拡散系列Ｇ０〜Ｇｎ−１を用いて、次式で表わされる。
【００３７】
Ssnd＝CLKCOM＋Db0×G0＋Db1×G1＋…＋Dbn-1×Gn-1                    …(5)
多重化信号Ｓｓｎｄは、増幅器３７１で増幅された後に、電気／光変換器１５によって光信号の多重化信号Ｌｓｉｇ０に変換されて受信機１０２に向けて送信される。電気／光変換器１５として、たとえば、半導体レーザを直接変調する方式や、半導体レーザの出力光を外部変調器で変調する方式などを用いることができる。
【００３８】
図５は、送信機１０１の各信号波形を模式的に示すタイミング図である。図５を参照して、クロック信号ＣＬＫ、データ信号Ｄｔｒｎｓ、および多重化信号Ｓｓｎｄの信号波形についてこれまでの説明を総括して説明する。
【００３９】
図５の上段に示すように、連続するパルス群であるクロック信号ＣＬＫに基づいて各信号のタイミングが決定される。データ信号Ｄｂ０〜Ｄｂｎ−１は、それぞれ、ビット周期Ｔｂで繰返される１ビットの信号である。また、多重化信号Ｓｓｎｄは、ビット周期Ｔｂごとに繰返されるパルス列になる。ビット周期Ｔｂのうち前半の区間Ｔｂ１に多重化信号Ｓｓｎｄのパルス列が現れ、後半の区間Ｔｂ２が無信号の区間となっている。隣接するビット周期Ｔｂ間での多重化信号Ｓｓｎｄの干渉を避けるために、前半の区間Ｔｂ１はビット周期Ｔｂの半分以下の時間に設定される。
【００４０】
図５の中段は、区間Ｔｂ１における多重化信号Ｓｓｎｄを拡大したものである。既に説明したように、多重化信号Ｓｓｎｄは、データ信号Ｄｂ０〜Ｄｂｎ−１をそれぞれ拡散変調したｎ個のパルス列Ｄｃｏｄｅを同期加算し、さらに櫛形パルス信号ＣＬＫＣＯＭを同期加算することによって生成される。ｎ個のパルス列Ｄｃｏｄｅを同期加算した信号は、最大でｎビットに相当する信号強度を有する。また、多重化信号Ｓｓｎｄのチップ周期Ｔｃは、基本拡散系列Ｇ０を巡回シフトするときの最小のシフト量τ＝１に対応する。
【００４１】
櫛形パルス信号ＣＬＫＣＯＭを送信信号に含める理由は、受信時の同期捕捉を容易にするためである。図５の下段に示すように、受信機１０２は、受信信号Ｓｒｃｖ０が第１の閾値ＴＨＲＬを超えたか否かを判定することによって、櫛形パルス信号ＣＬＫＣＯＭを再生することができる。受信時に櫛形パルス信号ＣＬＫＣＯＭの分離検出が容易なように、櫛形パルス信号ＣＬＫＣＯＭの信号強度は伝送光路２０の雑音強度よりも十分に大きな強度に設定される。
【００４２】
次に、受信機１０２の構成および動作について説明する。
図６は、図１の受信機１０２の構成を示すブロック図である。図６を参照して、受信機１０２は、多重化信号Ｌｓｉｇ１を受信する多重化信号受信部１０３と、クロック再生部３７５と、逆拡散部１０６と、第１の信号判定部４４とを含む。このうち、多重化信号受信部１０３は、光／電気変換器１２と、交流結合の増幅器１０４Ａと、ベースライン再生回路（ＢＬＲ：Base-Line  Restorer）１０５とを含む。
【００４３】
光／電気変換器１２は、光信号である多重化信号Ｌｓｉｇ１を電気信号に変換するフォトダイオードなどのデバイスである。光／電気変換器１２の出力は、交流結合の増幅器１０４Ａによって増幅される。図６に示すように、増幅器１０４の出力ノードにコンデンサＣＡＣの一端が接続され、コンデンサＣＡＣの他端は、ベースライン再生回路１０５に接続される。直流結合の増幅器を用いた場合には、ベースラインのドリフトの影響が無視できない。これに対して、交流結合を用いることによってベースラインのドリフトは回避できるけれども、パルス時系列信号を処理する場合にはベースラインが変動する。このとき、変動量が数％を超えると信号の閾値判定が困難になる。そこで、ベースラインの変動を防止するためにベースライン再生回路１０５が設けられている。
【００４４】
図７は、ベースライン再生回路１０５の一例を示す回路図である。図７を参照して、ベースライン再生回路１０５は、多重化信号Ｌｓｉｇ１の入力がないときにコンデンサとの接続ノード１０５１の電位を基準電位Ｖｓｔｄに戻す回路である。ベースライン再生回路１０５は、抵抗素子Ｒ１，Ｒ２およびダイオードＤ１，Ｄ２とを含む。正のバイアス電圧＋ＶＢを与える電源ノード１０５２と接続ノード１０５１との間に抵抗素子Ｒ１および順方向のダイオードＤ２が直列に接続される。負のバイアス電圧−ＶＢを与える電源ノード１０５３と接続ノード１０５１との間に抵抗素子Ｒ２が接続される。また、抵抗素子Ｒ１およびダイオードＤ２の接続ノード１０５４と基準電位Ｖｓｔｄを与える接地ノード１０５５との間に順方向のダイオードＤ１が接続される。
【００４５】
図７のベースライン再生回路１０５の動作は次のとおりである。無信号時には、抵抗素子Ｒ１を流れる電流ＶＢ／Ｒ１の１／２倍が抵抗素子Ｒ２を流れる電流ＶＢ／Ｒ２に等しくなる。この結果、接続ノード１０５１の電位ＶＮは基準電位Ｖｓｔｄに等しくなる。一方、信号入力時には、ダイオードＤ２がオフ状態になるので、交流結合の増幅器１０４Ａの出力が歪無しで受信信号Ｓｒｃｖ０として伝達される。
【００４６】
再び図６を参照して、ベースライン再生回路１０５から出力された受信信号Ｓｒｃｖ０は、クロック再生部３７５と逆拡散部１０６とに入力される。図５で説明したように、クロック再生部３７５は、受信信号Ｓｒｃｖ０がメモリ３７６に記憶された第１の閾値ＴＨＲＬを超えるか否かを判定することによって、クロック信号として用いる櫛形パルス信号ＣＬＫＣＯＭを再生する。再生された櫛形パルス信号ＣＬＫＣＯＭは、逆拡散部１０６および信号判定部４４に供給される。
【００４７】
図８は、クロック再生部３７５の構成の一例を示すブロック図である。クロック再生部３７５は、コンパレータ３７５１とパルス整形回路３７５２とを含む。コンパレータ３７５１は、受信信号Ｓｒｃｖ０が第１の閾値ＴＨＲＬを超えた場合にＨレベルの信号を出力する。パルス整形回路３７５２は、コンパレータ３７５１の出力波形を整形するとともにパルス幅を調整する。パルス整形回路３７５２によって、コンパレータ３７５１が出力するひげ状信号は無視される。
【００４８】
再び図６を参照して、逆拡散部１０６は、再生された櫛形パルス信号ＣＬＫＣＯＭに合わせて、多重化信号受信部１０３から出力された受信信号Ｓｒｃｖ０と複数の拡散系列Ｇ０〜Ｇｎ−１との相関値を求める。逆拡散部１０６は、多値量子化部１０７とマッチドフィルタ４３とを含む。
【００４９】
多値量子化部１０７は、櫛形パルス信号ＣＬＫＣＯＭのタイミングに合わせて、受信信号Ｓｒｃｖ０を量子化する。既に説明したように、受信信号Ｓｒｃｖ０は、元々、送信機１０１においてｎ個のデータ信号Ｄｂ０〜Ｄｂｎ−１をそれぞれ拡散変調したｎ個のパルス列Ｄｃｏｄｅを同期加算し、さらに櫛形パルス信号ＣＬＫＣＯＭを同期加算することによって生成されたものである。したがって、多値量子化部１０７には少なくともｎビットの信号を弁別する量子化精度が必要となる。なお、櫛形パルス信号ＣＬＫＣＯＭおよび受信信号Ｓｒｃｖ０は、１ビット周期Ｔｂあたりのパルス列のパルス数がともにｎであるので、櫛形パルス信号ＣＬＫＣＯＭを用いて受信信号Ｓｒｃｖ０の量子化を有効に行なうことができる。また、パルス数ｎの櫛形パルスと異なるタイミングでは、多値量子化部１０７の出力は０である。
【００５０】
受信信号Ｓｒｃｖ０が多値量子化部１０７で量子化されることによって生成された受信信号Ｓｒｃｖ１は、マッチドフィルタ４３に供給される。また、再生された櫛形パルス信号ＣＬＫＣＯＭもマッチドフィルタ４３に供給される。
【００５１】
図９は、図６のマッチドフィルタ４３の構成を示すブロック図である。マッチドフィルタ４３には、同期信号として利用される櫛形パルス信号ＣＬＫＣＯＭが入力される。図９を参照して、マッチドフィルタ４３は、内部クロック生成部４３４と、多値シフトレジスタ４３１と、基本拡散系列Ｇ０を生成する拡散系列生成部４０２と、相関値演算部４３３と、第２の信号判定部としての信号検知部４３３Ａとを含む。
【００５２】
内部クロック生成部４３４は、櫛形パルス信号ＣＬＫＣＯＭを受け、パルス数ｎの櫛形パルスに続けて、チップ周期Ｔｃを有するパルス数ｎの櫛形パルスを新たに生成する。この結果、チップ周期Ｔｃを有するパルス数２ｎの内部クロックパルスＴｉｎｔが生成される。内部クロック生成部４３４は、生成した内部クロックパルスＴｉｎｔを多値シフトレジスタ４３１および相関値演算部４３３に出力する。
【００５３】
多値シフトレジスタ４３１は、基本拡散系列Ｇ０の系列長ｎの２倍の個数のフリップフロップ４３１（１）〜４３１（２ｎ）を含む。各フリップフロップは多ビットのデータを一時記憶する。多値シフトレジスタ４３１は、内部クロックパルスＴｉｎｔに同期して、多値量子化部１０７で量子化された受信信号Ｓｒｃｖ１を格納する。現時刻の受信信号Ｓｒｃｖ１がフリップフロップ４３１（１）に格納され、チップ周期Ｔｃ分ずつ前のデータがフリップフロップ４３１（２）〜４３１（２ｎ）に順に格納される。したがって、フリップフロップ４３１（２ｎ）には、現時刻よりもＴｃ×（２ｎ−１）だけ前の受信信号Ｓｒｃｖ１が格納されていることになる。
【００５４】
なお、フリップフロップ４３１（１）〜４３１（ｎ）は多ビットのデータを記憶するレジスタであると言うこともできるので、多値シフトレジスタ４３１は２ｎ個のレジスタ４３１（１）〜４３１（２ｎ）が連結された多連型のレジスタであると考えることもできる。
【００５５】
上記の構成により、内部クロックパルスＴｉｎｔの前半のｎ個のパルスのタイミングに合わせて、受信信号Ｓｒｃｖ１の１ビット周期のうちパルス数ｎのパルス列の部分が、フリップフロップ４３１（１）〜４３１（ｎ）に順々に格納されることになる。後述するように、内部クロックパルスＴｉｎｔの前半最後の第ｎ番目のパルスのタイミングで、受信信号Ｓｒｃｖ１と基本拡散系列Ｇ０との相関値が相関値演算部４３３から出力される。そして、内部クロックパルスＴｉｎｔの後半のｎ個のパルスのタイミングに合わせて、格納されたパルス数ｎのパルス列が隣接するフリップフロップに転送されるとともに、受信信号Ｓｒｃｖ１と残りの拡散系列Ｇ１〜Ｇｎ−１および拡散系列Ｇ０との相関値が順々に出力される。
【００５６】
相関値演算部４３３は、逆拡散系列Ｒである基本拡散系列Ｇ０の２周期分とシフトレジスタ４３１に格納された受信信号Ｓｒｃｖ１との相関値を、内部クロックパルスＴｉｎｔのタイミングに合わせて実時間で算出し、再生信号Ｓｒｅｃとして順々に出力する。相関値演算部４３３は、係数演算部４３２と、加算回路４３３Ｂ，４３３Ｃ，４３３Ｆとを含む。
【００５７】
係数演算部４３２は、２ｎ個のフリップフロップ４３１（１）〜４３１（２ｎ）にそれぞれ対応して設けられる２ｎ個の演算回路４３２（１）〜４３２（２ｎ）を含む。演算回路４３２（１）〜４３２（２ｎ）には、基本拡散系列Ｇ０の２周期分が逆順で格納される。基本拡散系列Ｇ０が符号１の場合、対応するフリップフロップに格納された受信信号Ｓｒｃｖ１を＋１倍して出力し、基本拡散系列Ｇ０が符号０の場合、対応するフリップフロップに格納された受信信号Ｓｒｃｖ１を−１倍して出力する。
【００５８】
係数演算部４３２の出力は、加算回路４３３Ｂ，４３３Ｃで加算される。加算回路４３３Ｂは、シフトレジスタ４３１の前半部４３１（１）〜４３１（ｎ）に格納された受信信号Ｓｒｃｖ１と係数演算部４３２との演算結果の総和を求める。したがって、加算回路４３３Ｂの出力ＵＡＤＤは、基本拡散系列Ｇ０の１周期分とシフトレジスタ４３１の前半部４３１（１）〜４３１（ｎ）に格納された受信信号Ｓｒｃｖ１との相関値に等しい。この場合の相関値は、基本拡散系列Ｇ０の符号１に対応する受信信号Ｓｒｃｖ１を加算し、基本拡散系列Ｇ０の符号０に対応する受信信号Ｓｒｃｖ１を減算することによって算出される。係数演算部４３２のうちの前半部の演算回路４３２（１）〜４３２（ｎ）と加算回路４３３Ｂとが第１の相関値演算部４３３Ｕを構成する。
【００５９】
同様に、加算回路４３３Ｃは、シフトレジスタ４３１の後半部４３１（ｎ＋１）〜４３１（２ｎ）に格納された受信信号Ｓｒｃｖ１と係数演算部４３２との演算結果の総和を求める。したがって、加算回路４３３Ｃの出力ＬＡＤＤは、基本拡散系列Ｇ０の１周期分とシフトレジスタ４３１の後半部４３１（ｎ＋１）〜４３１（２ｎ）に格納された受信信号Ｓｒｃｖ１との相関値に等しい。係数演算部４３２のうちの前半部の演算回路４３２（ｎ＋１）〜４３２（２ｎ）と加算回路４３３Ｃとによって第２の相関値演算部４３３Ｌが構成される。
【００６０】
加算回路４３３Ｆは、加算回路４３３Ｂの出力ＵＡＤＤと加算回路４３３Ｃの出力ＬＡＤＤとを加算し、再生信号Ｓｒｅｃとして出力する。受信信号Ｓｒｃｖ１のうち各ビット周期Ｔｂごとのパルス数ｎのパルス列がシフトレジスタ４３１を順々に転送されていくので、加算回路４３３Ｆは、拡散系列Ｇ０，Ｇ１，…，Ｇｎ−１の順に各拡散系列と受信信号Ｓｒｃｖ１との相関値を再生信号Ｓｒｅｃとして出力することになる。
【００６１】
上記の構成によって、マッチドフィルタ４３は、量子化された受信信号Ｓｒｃｖ１と式（４）の逆拡散系列Ｒとを用いて、次式（６）に示す相関値の演算を実時間で行い、再生信号Ｓｒｅｃを出力する。次式（６）において、＊は畳み込み演算子を表わす。また、Ｔｃはチップ周期（拡散系列Ｇ０〜Ｇｎ−１の循環シフト量τ＝１に対応する）を表わし、ｔは時刻を表わす。
【００６２】
【数１】
2010074808.tif 000003
【００６３】
上式（６）の逆拡散系列Ｒ（ｋ）は、図４および式（４）で説明したように基本拡散系列Ｇ０の２周期分の符号系列を逆順に並べたものである。すなわち、Ｒ（０）＝ｈ（ｎ−１）、Ｒ（１）＝ｈ（ｎ−２）、…、Ｒ（ｎ−１）＝ｈ（０）、Ｒ（ｎ）＝ｈ（ｎ−１）、…、Ｒ（２ｎ−１）＝ｈ（０）の関係がある。また、既に説明したように、量子化された受信信号Ｓｒｃｖ１と逆拡散系列Ｒとの相関値の演算は、係数演算部４３２および加算回路４３３Ｂ，４３３Ｃ，４３３Ｆによって実現される。
【００６４】
上式（６）において、内部クロックパルスＴｉｎｔの最初のパルスのタイミングを時刻ｔ＝０とすると、時刻ｔ＝０，Ｔｃ，２Ｔｃ，…，（２ｎ−１）Ｔｃのとき、再生信号Ｓｒｅｃ（０），Ｓｒｅｃ（Ｔｃ），Ｓｒｅｃ（２Ｔｃ），…，Ｓｒｅｃ（（２ｎ−１）Ｔｃ）の各パルスが時系列で出力される。時刻ｔ＝（ｎ−１）Ｔｃで出力される再生信号Ｓｒｅｃ（（ｎ−１）Ｔｃ）が、受信信号Ｓｒｃｖ１と基本拡散系列Ｇ０との相関値に対応する。同様に、時刻ｔ＝ｎＴｃ〜（２ｎ−２）Ｔｃで出力される再生信号Ｓｒｅｃが、それぞれ拡散系列Ｇ１〜Ｇｎ−１との相関値に対応する。
【００６５】
このとき、時刻ｔ＝０〜（ｎ−２）Ｔｃのときの出力は、それぞれ拡散系列Ｇ１〜Ｇｎ−１の一部分との相関値になるので、再生信号Ｓｒｅｃの出力から除外する必要がある。この処理を行なうため、後述する信号検知部４３３Ａが、時刻ｔ＝（ｎ−１）Ｔｃのときの基本拡散系列Ｇ０に対応する再生信号Ｓｒｅｃの出力タイミングを検知する。さらに、ゲート信号生成部４４５および再生信号弁別部４４３によって、再生信号Ｓｒｅｃ（（ｎ−１）Ｔｃ）〜Ｓｒｅｃ（（２ｎ−２）Ｔｃ）のｎ個のパルスが選択されて出力される。
【００６６】
なお、図５で説明したようにビット周期Ｔｂのうち前半の区間Ｔｂ１に多重化信号Ｓｓｎｄのｎ個のパルス列が現れ、後半の区間Ｔｂ２が無信号の区間となっている。したがって、拡散系列Ｇ１〜Ｇｎとの相関値の演算に必要なのは、多値シフトレジスタに記憶された２ｎ個のデータのうちｎ個分のデータだけである。したがって、実際には次式（７）に示すようにｎ個の加算によって相関値を計算することができる。ただし、次式（７）において、時刻ｔ＝０は、最初のパルスを受信した時刻である。また、Ｇｑ（Ｇ０〜Ｇｎ−１）は図４で説明したように基本拡散系列を巡回シフトしたものであり、Ｒ（ｎ−１−ｋ＋ｔ）と置換えることができる。
【００６７】
【数２】
2010074808.tif 000004
【００６８】
このように、マッチドフィルタ４３の構成によれば、２ｎ個の時系列データを一時記憶するシフトレジスタ４３１には、櫛形パルス信号ＣＬＫＣＯＭに同期したｎ個の量子化受信信号Ｓｒｃｖ１のデータが格納され、それ以外のデータは０になる。したがって、相関値演算部４３３による演算処理によって、ベースラインノイズなどの不要雑音が発生しないという特徴がある。
【００６９】
また、相関値演算部４３３による加減算の演算処理は、一種の差動相関処理になるので、入力信号の強度によらず再生信号Ｓｒｅｃの基準レベルをゼロレベル近傍に安定化させることができる。これによって、後述するように、次段の信号判定部４４の閾値判定に用いる第２の閾値ＤＳＣＬを信号強度によらない一定の値にすることができるので、安定した閾値判定を行なうことができる。
【００７０】
次に、信号検知部４３３Ａについて説明する。信号検知部４３３Ａは、コンパレータ４３３Ｄ，４３３Ｅと、論理積回路４３３Ｇとを含む。
【００７１】
コンパレータ４３３Ｄは、加算回路４３３Ｂの出力ＵＡＤＤが閾値Ｋ１を超えた場合に出力ＵｃｏｍｐをＨレベルにする。一方、コンパレータ４３３Ｅは、加算回路４３３Ｃの出力ＬＡＤＤが閾値Ｋ２未満の場合に出力ＬｃｏｍｐをＨレベルにする。論理積回路４３３Ｇは、コンパレータ４３３Ｄの出力Ｕｃｏｍｐとコンパレータ４３３Ｅの出力Ｌｃｏｍｐとの論理積ＡＮＤを先頭ビットフラグＦｃｌｋ０として出力する。したがって、信号検知部４３３Ａは、拡散系列の１周期分がシフトレジスタ４３１の前半部４３１（１）〜４３１（ｎ）に格納され、後半部４３１（ｎ＋１）〜４３１（２ｎ）が無信号状態となるタイミングを検知していることになる。このタイミングは、相関値演算部４３３から順々に出力される再生信号Ｓｒｅｃのうち基本拡散系列Ｇ０に対応する先頭ビットが出力されるタイミングに等しい。この意味で、信号検知部４３３Ａの出力信号を先頭ビットフラグＦｃｌｋ０と称している。先頭ビットフラグＦｃｌｋ０は、後述する信号判定部４４で利用される。
【００７２】
なお、基本拡散系列Ｇ０に対応するデータ信号Ｄｂ０を再生信号Ｓｒｅｃの先頭ビットの検知に用いるので、データ信号Ｄｂ０のビットデータは常に「１」に設定する必要がある。もっとも、データ信号Ｄｂ０は他のデータ信号Ｄｂ１〜Ｄｂｎ−１と同期して出力されるので、実施の形態１の通信システム１では、フレーム検出のために「１」が連続するトレーニングビットをデータ信号より前に出力する必要はない。
【００７３】
図１０は、先頭ビット検出回路４３３Ａにおける各信号の真理値表である。図１０に示すように、加算回路４３３Ｂの出力ＵＡＤＤが閾値Ｋ１より大きく、加算回路４３３Ｃの出力ＬＡＤＤが閾値Ｋ２より小さい場合に、先頭ビットフラグＦｃｌｋ０としてＨレベル（「１」）の信号が出力されることがわかる。
【００７４】
図１１は、数値解析によって求めた先頭ビットフラグＦｃｌｋ０の信号波形の例を示す図である。図１１では、便宜的に、先頭ビットフラグＦｃｌｋ０の位置を信号波形の中心に配置している。図１１に示すように、先頭ビットフラグＦｃｌｋ０は、ＳＮＲの優れたパルス波形であることがわかる。
【００７５】
再び図６を参照して、信号判定部４４は、逆拡散部１０６から出力された再生信号Ｓｒｅｃが第２の閾値ＤＳＣＬを超えるか否かを判定することによって、データ信号Ｄｂ０〜Ｄｂｎ−１を再生する。再生されたデータ信号Ｄｂ０〜Ｄｂｎ−１は、出力端子ＣＮＣＲを介して出力される。
【００７６】
図１２は、図６の信号判定部４４の構成を示すブロック図である。図１２を参照して、信号判定部４４は、ゲート信号生成部４４５と、再生信号弁別部４４３と、シリアル／パラレル（Ｓ／Ｐ：Serial/Parallel）変換部４４２とを含む。
【００７７】
ゲート信号生成部４４５は、櫛形パルス信号ＣＬＫＣＯＭに同期してゲート信号Ｇａｔｅを出力する。ゲート信号Ｇａｔｅは、先頭ビットフラグＦｃｌｋ０を受けてからデータ信号Ｄｂ０〜Ｄｂｎ−１のデータ数Ｎｄａｔ（＝ｎ）に相当する時間だけＨレベルに活性化される。データ数Ｎｄａｔは、予めメモリ４４１に記憶されている。
【００７８】
再生信号弁別部４４３は、ゲート信号Ｇａｔｅが活性化されている間、再生信号Ｓｒｅｃを受信する。そして、再生信号弁別部４４３は、受信した再生信号Ｓｒｅｃが第２の閾値ＤＳＣＬを超えているか否かを判定する。閾値ＤＳＣＬは、メモリ４４１に予め記憶されている。再生信号弁別部４４３は、再生信号Ｓｒｅｃが閾値ＤＳＣＬを超えている場合にＨレベルの信号を出力し、閾値ＤＳＣＬ以下の場合はＬレベルの信号を出力する。
【００７９】
シリアル／パラレル変換部４４２は、再生信号弁別部４４３のシリアル出力を受けて、パラレル信号である再生データ信号Ｄｒｅｃｖに変換して出力する。こうして、データ信号Ｄｂ０〜Ｄｂｎ−１の再生が完了する。
【００８０】
図１３、図１４は、図１の通信システム１による信号伝送の数値解析例を示す図である。図１３、図１４は、伝送光路２０による信号の減衰がない場合についての数値解析例である。図１３（Ａ）は、データ信号Ｄｔｒｎｓのビットデータの一例を示す図である。図１３（Ａ）の横軸は入力端子ＣＮＣＳの番号１〜６３を示し、縦軸は各入力端子ＣＮＣＳに入力されたデータ信号Ｄｂ０〜Ｄｂ６２のビットデータの例を示す。図１３（Ｂ）は、系列長６３の基本拡散系列Ｇ０の一例を示す。図１３（Ｃ）は、加算部３７２から出力される多重化信号Ｓｓｎｄの波形である。多重化信号Ｓｓｎｄは、図１３（Ａ）のデータ信号Ｄｂ０〜Ｄｂ６２のうち、ビットデータが「１」のデータ信号に対応する拡散系列を互いに同期して加算し、さらに櫛形パルスを同期加算したものである。図１４（Ａ）は、逆拡散部１０６から出力される再生信号Ｓｒｅｃの信号波形である。再生信号Ｓｒｅｃは、受信信号Ｓｒｃｖ０と拡散系列Ｇ０〜Ｇ６２の各々との相関値が順に時系列に並んだものである。図１４（Ａ）で再生信号Ｓｒｅｃが閾値ＤＳＣＬを超えた場合、ビットデータ「１」として判定される。図１４（Ｂ）は、図１４（Ａ）の再生信号Ｓｒｅｃの強度の度数分布を示す図である。図１４（Ｂ）に示すように、再生信号Ｓｒｅｃの強度は、データ信号Ｄｔｒｎｓのビットデータ「０」と「１」とに相当する２つのピークを有する。閾値ＤＳＣＬは、これらの２つのピークの中間に設定される。図１４（Ｃ）は、図１４（Ａ）の再生信号Ｓｒｅｃに判定結果に基づいて最終的に出力される再生データ信号Ｄｒｅｃｖのビットデータである。図１３（Ａ）に示す送信機１０１に入力されたデータ信号Ｄｔｒｎｓが再現できていることがわかる。
【００８１】
以上のとおり、実施の形態１の通信システム１によれば、クロック信号ＣＬＫに基づいて櫛形パルス信号ＣＬＫＣＯＭが生成される。拡散変調部４１は、生成した櫛形パルス信号ＣＬＫＣＯＭに同期して、データ信号Ｄｂ０〜Ｄｂｎ−１のうちビットデータ「１」のデータ信号に対応する拡散系列Ｇ０〜Ｇｎ−１を出力する。したがって、複数のデータ信号間で拡散系列Ｇ０〜Ｇｎ−１の符号の位相を高精度で同期させることができる。また、櫛形パルス信号ＣＬＫＣＯＭと拡散系列Ｇ０〜Ｇｎ−１とが加算されて送信されるので、受信機１０２は、受信信号Ｓｒｃｖ０から再生した櫛形パルス信号ＣＬＫＣＯＭに基づいて高精度に逆拡散を行なうことができる。この結果、実施の形態１の通信システム１は、従来に比べて多数のデータ信号Ｄｂ０〜Ｄｂｎ−１を符号分割多重化して誤り無く伝送することができる。
【００８２】
また、送信機１０１および受信機１０２とも、櫛形パルス信号ＣＬＫＣＯＭに同期して実時間で信号処理を行なうので、信号処理回路の規模が小さくて済み、装置の小型化が可能である。この結果、実施の形態１の通信システムは、即時応答が要求されるリアルタイム制御機器に好適に用いることができる。
【００８３】
なお、上述の通信システム１では、多重化信号Ｓｓｎｄを光信号Ｌｓｉｇ０に変換してから受信機１０２に向けて送信したけれども、必ずしも光信号Ｌｓｉｇ０に変換する必要はない。電気信号のままでベースバンド伝送することもできるし、適当な周波数の搬送波を変調して送信することもできる。
【００８４】
また、上述の通信システム１では、送信機１０１が外部から複数のデータ信号Ｄｂ０〜Ｄｂｎ−１を受け、その複数のデータ信号Ｄｂ０〜Ｄｂｎ−１を多重化信号Ｓｓｎｄに変換して送信する場合について説明した。これに対して、送信機１０１は、多ビットのデータ信号を外部から受け、その多ビットのデータ信号をビットごとの複数のデータ信号Ｄｂ０〜Ｄｂｎ−１に分割し、その後、多重化信号Ｓｓｎｄに変換するようにしてもよい。
【００８５】
［実施の形態１の変形例］
図１５は、実施の形態１の変形例によるマッチドフィルタ４３Ａの構成を示すブロック図である。図１５のマッチドフィルタ４３Ａは、遅延回路４３３Ｈをさらに含む点で、図９のマッチドフィルタ４３と異なる。また、図１５の多値シフトレジスタ４３１は、後半のｎ個のレジスタ４３１（ｎ＋１）〜４３１（２ｎ）に記憶されたビット情報を消去するためのリセット端子ＲＳＴをさらに含む点で、図９の多値シフトレジスタ４３１と異なる。その他の点については、図１５のマッチドフィルタ４３Ａは図９のマッチドフィルタ４３と共通するので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。
【００８６】
図１５の遅延回路４３３Ｈは、信号検知部４３３Ａの論理積回路４３３Ｇから先頭ビットフラグＦｃｌｋ０に基づいて、フラグＦｃｌｋ１を多値シフトレジスタ４３１のリセット端子ＲＳＴに出力する。フラグＦｃｌｋ１は、先頭ビットフラグＦｃｌｋ０から拡散系列１周期分のｎ×Ｔｃだけ遅延したパルス信号である。多値シフトレジスタ４３１は、フラグＦｃｌｋ１を受けたときに、後半のｎ個のレジスタ４３１（ｎ＋１）〜４３１（２ｎ）に記憶されたビット情報を消去する。
【００８７】
これによって、現ビット周期Ｔｂの受信信号Ｓｒｃｖ１の逆拡散が終了した時点で、現ビット周期Ｔｂに関係する受信信号Ｓｒｃｖ１を消去できるので、速やかに次のビット周期Ｔｂにおける受信信号Ｓｒｃｖ１を受け付けることができる。この結果、図５の無信号の区間Ｔｂ２は不要になり、伝送効率が向上するというメリットがある。
【００８８】
［実施の形態２］
実施の形態２は、モニタ信号Ｍｔｒｎｓとデータ信号Ｄｔｒｎｓとを併せて送信することによって、受信したモニタ信号Ｍｔｒｎｓの振幅レベルから伝送光路２０の減衰を補正するものである。特に伝送光路２０に光ファイバを用いずに空間伝送する場合などには、伝送利得Ａｇの変動を考慮して補正が必要になる。
【００８９】
図１６は、伝送光路２０の減衰を考慮した場合の通信システム１による信号伝送の数値解析例を示す図である。図１６（Ａ）は、図１４（Ｂ）に対応する再生信号Ｓｒｅｃの強度の度数分布を示す図である。図１４（Ｂ）の場合に伝送光路２０の伝送利得Ａｇが１であったのに対して、図１６（Ａ）は、伝送利得Ａｇが０．８の場合を示している。図１６（Ｂ）は、図１６（Ａ）の再生信号Ｓｒｅｃに基づいて最終的に出力される再生データ信号Ｄｒｅｃｖのビットデータである。伝送光路２０の減衰があるにも拘らず、図１４（Ｂ）の場合と同じ閾値ＤＳＣＬを用いているので、図１４（Ｃ）と比較してデータに欠落が生じている。
【００９０】
このように、伝送光路２０の長さが変動したり、伝送光路２０の光学的特性が変動したり、外部光による雑音が増加したりして、伝送光路２０の伝送利得Ａｇが変動した場合には、安定した閾値判定が行なえなくなる。そこで、実施の形態２では、以下に示すようにモニタ信号Ｍｔｒｎｓを用いて伝送利得Ａｇの変動を補正する。
【００９１】
図１７は、この発明の実施の形態２の通信システム２の概略的な構成を示すブロック図である。図１７の送信機１０１Ａは、拡散変調部４１Ａがｍ個のデータ信号Ｄｂ０〜Ｄｂｍ−１に加えてｋ個のモニタ信号Ｍｏｎ１〜Ｍｏｎｋ（総称する場合、モニタ信号Ｍｔｒｎｓと記載する）をさらに受ける点で、図１の送信機１０１と異なる。また、図１７の受信機１０２Ａは、伝送路モニタ４４６をさらに含む点で、図１の受信機１０２と異なる。以下、実施の形態１と異なる点について主に説明し、同一または相当する点については同一の参照符号を付して説明を繰返さない。
【００９２】
図１８は、図１７の送信機１０１Ａの構成を示すブロック図である。図１８の拡散変調部４１の符号化部４１２Ａは、入力端子ＣＮＣＳ１を介してｍ個のデータ信号Ｄｂ０〜Ｄｂｍ−１を受け、入力端子ＣＮＣＳ２を介してｋ個のモニタ信号Ｍｏｎ１〜Ｍｏｎｋを受ける。通常、モニタ信号Ｍｏｎ１〜Ｍｏｎｋのビットデータは常に１である。この明細書では、データ信号Ｄｔｒｎｓとモニタ信号Ｍｔｒｎｓとを併せてビット信号とも称する。
【００９３】
モニタ信号Ｍｔｒｎｓおよびデータ信号Ｄｔｒｎｓには、個別に拡散系列Ｇ０〜Ｇｎ−１が割当てられる。実施の形態１の場合と同様に、拡散系列Ｇ０〜Ｇｎ−１は、基本拡散系列Ｇ０を巡回シフトしたものである。各拡散系列の系列長ｎは、ｍ＋ｋ以上である必要がある。実施の形態２では、簡単のために系列長ｎをｍ＋ｋに等しく設定している。具体的には、モニタ信号Ｍｏｎ１〜ＭｏｎｋにそれぞれＧ０〜Ｇｋ−１が割当てられ、データ信号Ｄｂ０〜Ｄｂｍ−１には、残りのＧｋ〜Ｇｎ−１が割当てられる。
【００９４】
符号化部４１２Ａは、モニタ信号Ｍｏｎ１〜Ｍｏｎｋにそれぞれ対応する拡散系列Ｇ０〜Ｇｋ−１を櫛形パルス信号ＣＬＫＣＯＭに同期して出力する。また、符号化部４１２は、データ信号Ｄｂ０〜Ｄｂｍ−１のうちビットデータが「１」のデータ信号について対応する拡散符号を櫛形パルス信号ＣＬＫＣＯＭに同期して出力する。符号化部４１２Ａから出力されるモニタ信号Ｍｔｒｎｓに対応するパルス列Ｍｃｏｄｅとデータ信号Ｄｔｒｎｓに対応するパルス列Ｄｃｏｄｅは、加算部３７２で同期加算される。さらに、加算部３７２では、櫛形パルス信号ＣＬＫＣＯＭも同期加算される。
【００９５】
図１９は、データ信号Ｄｔｒｎｓおよびモニタ信号Ｍｔｒｎｓへの拡散系列Ｇ０〜Ｇ６２の割り当ての一例を示す表である。３２個のモニタ信号Ｍｏｎ１〜Ｍｏｎ３２に巡回シフト量０〜３１がそれぞれ割当てられ、３１個のデータ信号Ｄｂ０〜Ｄｂ３０に巡回シフト量３２〜６２がそれぞれ割当てられる。
【００９６】
図２０は、図１７の受信機１０２Ａの構成を示すブロック図である。図２０に示すように、伝送路モニタ４４６は、クロック再生部３７５で再生された櫛形パルス信号ＣＬＫＣＯＭと、マッチドフィルタ４３から出力された再生信号Ｓｒｅｃおよび先頭ビットフラグＦｃｌｋ０とを受け、閾値ＤＳＣＬを出力する。伝送路モニタ４４６は、櫛形パルス信号ＣＬＫＣＯＭおよび先頭ビットフラグＦｃｌｋ０に基づいて再生信号Ｓｒｅｃに含まれるモニタ信号Ｍｏｎ１〜Ｍｏｎｋを検知し、それらの平均値＜Ｍｏｎ＞を求める。
【００９７】
<Mon>＝（Mon1＋Mon2＋…＋Monk）／ｋ                                …(8)
伝送路モニタ４４６は、この平均値＜Ｍｏｎ＞を用いて、再生信号Ｓｒｅｃの閾値ＤＳＣＬを次式（９）に従って決定する。次式において、ξは予め設定された定数である。
【００９８】
ＤＳＣＬ＝ξ×＜Ｍｏｎ＞                                           …(9)
このように、式（９）に従って再生信号Ｓｒｅｃの閾値ＤＳＣＬを決定すれば、伝送光路２０の伝送利得に応じた適切な閾値ＤＳＣＬで再生信号Ｓｒｅｃの閾値判定を行なうことができる。
【００９９】
図２１は、図２０の信号判定部４４Ａの構成を示すブロック図である。図２１を参照して、信号判定部４４Ａは、ゲート信号生成部４４５Ａと、再生信号弁別部４４３と、シリアル／パラレル変換部４４２とを含む。
【０１００】
図２１のゲート信号生成部４４５Ａは、櫛形パルス信号ＣＬＫＣＯＭに基づいてゲート信号Ｇａｔｅを出力する。ゲート信号Ｇａｔｅは、先頭ビットフラグＦｃｌｋ０を受けてからモニタ信号Ｍｏｎ１〜Ｍｏｎｋのデータ数Ｋｃｌｋ（＝ｋ）に相当する時間が経過すると、Ｈレベルに活性化される。その後、ゲート信号Ｇａｔｅは、データ信号Ｄｂ０〜Ｄｂｍ−１のデータ数Ｎｄａｔ（＝ｍ）に相当する時間が経過するとＬレベルに戻る。データ数Ｎｄａｔ，Ｋｃｌｋは、予めメモリ４４１Ａに記憶されている。
【０１０１】
再生信号弁別部４４３は、ゲート信号が活性化されている間、再生信号Ｓｒｅｃが閾値ＤＳＣＬを超えているかを判定する。閾値ＤＳＣＬは、伝送路モニタ４４６から予め供給される。再生信号弁別部４４３は、再生信号Ｓｒｅｃが閾値ＤＳＣＬを超えている場合にＨレベルの信号を出力し、閾値ＤＳＣＬ以下の場合はＬレベルの信号を出力する。
【０１０２】
図２２は、図２１の信号判定部４４Ａの各部の波形を模式的に示すタイミング図である。図２２の上から順に、先頭ビットフラグＦｃｌｋ０、櫛形パルス信号ＣＬＫＣＯＭ、再生信号Ｓｒｅｃ、閾値ＤＳＣＬ、ゲート信号Ｇａｔｅ，およびシリアルの再生データ信号Ｄｒｅｃｖ０を示す。
【０１０３】
図２２を参照して、図２０のマッチドフィルタ４３が先頭ビットフラグＦｃｌｋ０を出力すると、図２０の伝送路モニタ４４６は、先頭ビットフラグＦｃｌｋ０のタイミングを含むデータ数Ｋｃｌｋ分の再生信号Ｓｒｅｃに基づいて、前述の式（９）に従って閾値ＤＳＣＬを出力する。また、図２１のゲート信号生成部４４５Ａは、データ数Ｋｃｌｋ分の再生信号Ｓｒｅｃを除くデータ数Ｎｄａｔ分に相当する時間だけ、Ｈレベルに活性化されたゲート信号Ｇａｔｅを出力する。ゲート信号Ｇａｔｅが活性化されている間、再生信号弁別部４４３は、再生信号Ｓｒｅｃが閾値ＤＳＣＬを超えるか否かを判定してシリアルの再生データ信号Ｄｒｅｃｖ０を出力する。
【０１０４】
［実施の形態２の変形例］
図２３は、この発明の実施の形態２の変形例による受信機１０２Ｂの構成を示すブロック図である。図２３の伝送路モニタ４４６Ｂは、警報出力ＡＬＡＲＭを有する点で、図２０の伝送路モニタ４４６と異なる。その他の点については、図２０の場合と共通するので、同一または相当する部分には、図２０と同一の参照符号を付して説明を繰返さない。
【０１０５】
図２３の伝送路モニタ４４６Ｂは、モニタ信号Ｍｏｎ１〜Ｍｏｎｋの平均値＜Ｍｏｎ＞に加えて、標準偏差σｍｏｎの値も求める。標準偏差σｍｏｎが許容値以下の場合、統計的なばらつきの範囲内にあるから伝送路モニタ４４６Ｂは正常と判断する。標準偏差σｍｏｎが許容値を超えた場合、伝送路モニタ４４６Ｂは異常と判断して警報を発する。さらに、平均値＜Ｍｏｎ＞が急変した場合にも異常と判断しても警報を発するようにもできる。
【０１０６】
図２４は、再生信号Ｓｒｅｃのうちモニタ信号Ｍｔｒｎｓの度数分布を示す図である。既に説明したように、モニタ信号Ｍｏｎ１〜Ｍｏｎｋの平均値＜Ｍｏｎ＞に基づいて、式（９）に従って閾値ＤＳＣＬが決定される。また、モニタ信号Ｍｏｎ１〜Ｍｏｎｋの標準偏差σｍｏｎに基づいて、伝送光路２０の異常が判定される。
【０１０７】
このように実施の形態２の変形例の受信機１０２Ｂによれば、常時、伝送光路２０の状態をモニタしているので、突発的な雑音の増加や伝送利得の減少があっても、速やかに伝送光路２０の異常を検知して、信号の誤検出を未然に防ぐことができる。
［実施の形態３］
実施の形態３は、複数の通信装置が同一伝送路に接続され、通信装置間で相互に通信を行なう場合についての例である。
【０１０８】
図２５は、この発明の実施の形態３による通信システム３の概略的な構成を示すブロック図である。図２５を参照して、通信システム３は伝送光路２０に接続された５台の通信装置Ａｄｅｖ〜Ｅｄｅｖを含む。各通信装置は、送信機５０１と受信機５０２とを含む。通信装置Ａｄｅｖ〜Ｅｄｅｖの各送信機５０１は、共通の伝送光路に２０に光信号Ｌｓｉｇ０＿Ａ〜Ｌｓｉｇ０＿Ｅをそれぞれ送信する。通信装置Ａｄｅｖ〜Ｅｄｅｖの各受信機５０２は、光信号Ｌｓｉｇ０＿Ａ〜Ｌｓｉｇ０＿Ｅが合波されて生じた受信信号Ｌｓｉｇ１を伝送光路２０から受信する。
【０１０９】
実施の形態３では、各ビット周期Ｔｂが送信機５０１の個数に等しい５つのタイムスロットに区分される。各タイムスロットには、通信装置Ａｄｅｖ〜Ｅｄｅｖがこの順番で割当てられる。通信装置Ａｄｅｖ〜Ｅｄｅｖの各送信機５０１は、割当てられたタイムスロットの間に伝送光路２０に光信号Ｌｓｉｇ０＿Ａ〜Ｌｓｉｇ０＿Ｅをそれぞれ送信する。この結果、送信機相互の光信号の干渉を回避することができる。
【０１１０】
図２６は、図２５の通信装置Ａｄｅｖの構成を示すブロック図である。図２５の５台の通信装置Ａｄｅｖ〜Ｅｄｅｖはいずれも送信機５０１および受信機５０２を含む同じ構成であるので、図２６は、これらの代表として通信装置Ａｄｅｖの構成を示している。
【０１１１】
図２６を参照して、送信機５０１は、ｍ個のデータ信号ＤＴ０〜ＤＴｍ−１（総称するときデータ信号Ｄｔｒｎｓ＿Ａと称する）、ｋ個のモニタ信号Ｍｏｎ１〜Ｍｏｎｋ（総称するときモニタ信号Ｍｔｒｎｓと称する）、およびｐ個の機器属性信号Ｃｏｄｅ１〜Ｃｏｄｅｐ（総称するとき機器属性信号Ｄｅｖと称する）を入力端子ＣＮＣＳから受けて、符号分割多重化された光信号である多重化信号Ｌｓｉｇ０＿Ａに変換する。変換された多重化信号Ｌｓｉｇ０＿Ａは伝送光路２０に向けて送信される。送信機Ａｄｅｖは、信号入力部としての入力端子ＣＮＣＳと、櫛形パルス生成部４０３Ａと、拡散変調部４１Ｂと、多重化信号生成部３７とを含む。
【０１１２】
櫛形パルス生成部４０３Ａは、実施の形態１，２の櫛形パルス生成部４０３と同様に、外部から入力されたクロック信号ＣＬＫに基づいて、高さの等しいｎ個のパルス群である櫛形パルスを繰返し生成する。櫛形パルスのパルス数ｎは、拡散系列の系列長ｎに等しい。また、櫛形パルスの繰返し周期は、データ信号Ｄｔｒｎｓ＿Ａのビット周期に等しい。
【０１１３】
ただし、実施の形態１，２と異なり、実施の形態３の場合、自己に割当てられた各タイムスロットの間に櫛形パルスが出力されるようにタイミングが調整される。このため、櫛形パルス生成部４０３Ａは、受信機で５０２で検出した先頭ビットフラグＦｃｌｋ０のタイミングを基準にして櫛形パルスを生成する。櫛形パルスが繰返された櫛形パルス信号ＣＬＫＣＯＭは、拡散変調部４１Ｂおよび多重化信号生成部３７に出力される。
【０１１４】
拡散変調部４１Ｂは、ｍ個のデータ信号ＤＴ０〜ＤＴｍ−１、ｋ個のモニタ信号Ｍｏｎ１〜Ｍｏｎｋ、およびｐ個の機器属性信号Ｃｏｄｅ１〜Ｃｏｄｅｐを受ける。これらの信号はいずれも１ビットのパルス信号であり、互いに異なる拡散系列が割当てられる。具体的には、基本拡散系列Ｇ０の巡回シフトによる拡散系列Ｇ０〜Ｇｎ−１が、入力端子ＣＮＣＳ（実施の形態３の場合、入力端子０〜６２）にそれぞれ割当てられる。拡散系列の詳細は実施の形態１の図４で説明したとおりであるので説明を繰返さない。なお、ｎはｍ＋ｋ＋ｐ以上である必要がある。実施の形態３の場合には、ｎ＝６３、ｍ＝２２、ｋ＝３８、ｐ＝３である。
【０１１５】
モニタ信号Ｍｔｒｎｓは、伝送光路２０の伝送利得の変動を補正するために用いられる信号である。モニタ信号Ｍｔｒｎｓの詳細は、実施の形態２で説明したとおりであるので説明を繰返さない。
【０１１６】
図２７は、機器属性信号Ｄｅｖの一例を示す表である。機器属性信号Ｄｅｖは光信号の送信元を表わすためのｐビット（ｐ＝３）の信号である。図２７に示すように、通信装置Ａｄｅｖ〜Ｅｄｅｖに対してそれぞれ固有の信号が割当てられる。たとえば、通信装置ＡｄｅｖにはＣｏｄｅ１＝０，Ｃｏｄｅ２＝０，Ｃｏｄｅ３＝１が割当てられている。
【０１１７】
図２８は、送信機５０１の入力端子ＣＮＣＳへの信号割当ての一例を示す表である。
図２８を参照して、通信装置Ａｄｅｖ〜Ｅｄｅｖの各送信機５０１は入力端子ＣＮＣＳ（入力端子０〜６２）を有し、入力端子０〜６２にはデータ信号ＤＴ０〜ＤＴ２１、モニタ信号Ｍｏｎ１〜Ｍｏｎ３８、および機器属性信号Ｃｏｄｅ１〜Ｃｏｄｅ３がそれぞれ入力される。
【０１１８】
データ信号Ｄｔｒｎｓは、データの先頭を示すフレーム信号ｆｃｌｋ０、および各通信装置を宛先とするデータ信号を含む。いずれの通信装置Ａｄｅｖ〜Ｅｄｅｖについても、データ信号Ｄｔｒｎｓの最初はフレーム信号ｆｃｌｋ０であり、入力端子０に入力される。フレーム信号ｆｃｌｋ０は常に「１」に固定され、基本拡散系列Ｇ０が割当てられる。
【０１１９】
図２８に示すように、たとえば、通信装置Ａｄｅｖから送信されるデータ信号Ｄｔｒｎｓ＿Ａは、フレーム信号ｆｃｌｋ０の他に、通信装置Ｂｄｅｖを宛先とするデータ信号Ｄｂ０〜Ｄｂ６と、通信装置Ｃｄｅｖを宛先とするデータ信号Ｄｃ０〜Ｄｃ３と、通信装置Ｄｄｅｖを宛先とするデータ信号Ｄｄ０〜Ｄｄ３と、通信装置Ｅｄｅｖを宛先とするデータ信号Ｄｅ０〜Ｄｅ５とを含む。このように、通信装置ごとに、宛先が異なるとともに、各通信装置に送信するビット信号の数も異なっている。図２９、図３０で後述するように、通信装置Ａｄｅｖ〜Ｅｄｅｖごとの宛先の情報は、通信装置Ａｄｅｖ〜Ｅｄｅｖの各受信機５０２のメモリ４４１Ｂに記憶される。
【０１２０】
３ビットの機器属性信号Ｄｅｖは、入力端子６０〜６２に入力される。実施の形態３の通信システム３に特徴的な点は、次に送信元になる機器属性信号Ｄｅｖが入力端子６０〜６２に入力されることである。たとえば、通信装置Ａｄｅｖの入力端子６０〜６２には、通信装置Ｂｄｅｖの機器属性信号（Ｃｏｄｅ１＝０，Ｃｏｄｅ２＝１，Ｃｏｄｅ３＝０）が入力される。これによって、通信装置Ａｄｅｖ〜Ｅｄｅｖの各受信機５０２は、予め次の送信順の通信装置からの光信号の受信に備えて、メモリ４４１Ｂから宛先の情報などを読み出すことができるので、送信元の切替を円滑に行なうことができる。
【０１２１】
再び図２６を参照して、拡散変調部４１Ｂは、実施の形態１，２の場合と同様に、データ信号ＤＴ０〜ＤＴｍ−１、モニタ信号Ｍｏｎ１〜Ｍｏｎｋ、および機器属性信号Ｃｏｄｅ１〜Ｃｏｄｅｋごとに、ビットデータが「１」の場合に対応する拡散系列を櫛形パルスに同期して出力する。詳細は実施の形態１，２と同様であるので、説明を繰り返さない。
【０１２２】
多重化信号生成部３７の構成および動作も、実施の形態１，２と同様であるので説明を繰返さない。多重化信号生成部３７で生成された多重化信号Ｌｓｉｇ０は光伝送路２０へ出力される。
【０１２３】
次に、受信機５０２の構成について説明する。受信機５０２は、多重化信号Ｌｓｉｇ１を受信する多重化信号受信部１０３と、クロック再生部３７５と、逆拡散部１０６Ａと、伝送路モニタ４４６と、第１の信号判定部４４Ｂとを含む。これらの構成要素のうち、多重化信号受信部１０３およびクロック再生部３７５は実施の形態１の場合と同様であり、伝送路モニタ４４６は実施の形態２の場合と同様であるので、説明を繰返さない。
【０１２４】
逆拡散部１０６Ａは、クロック再生部３７５によって再生された櫛形パルス信号ＣＬＫＣＯＭに合わせて、多重化信号受信部１０３から出力された受信信号Ｓｒｃｖ０と複数の拡散系列Ｇ０〜Ｇｎ−１との相関値を求める。逆拡散部１０６Ａは、櫛形パルス信号ＣＬＫＣＯＭのタイミングに合わせて受信信号Ｓｒｃｖ０を量子化する多値量子化部１０７とマッチドフィルタ４３Ａとを含む。
【０１２５】
ここで、マッチドフィルタ４３Ａは、実施の形態１の変形例と同じ構成である。図１５のマッチドフィルタ４３Ａによれば、ある通信装置から送信された信号の逆拡散が終了した時点で、後半のｎ個のレジスタ４３１（ｎ＋１）〜４３１（２ｎ）に記憶されたビット情報を消去する。これによって、速やかに次の通信装置から送信された信号の逆拡散を開始することができる。
【０１２６】
信号判定部４４Ｂは、逆拡散部１０６Ａから出力された再生信号Ｓｒｅｃが第２の閾値ＤＳＣＬを超えるか否かを判定することによって、データ信号ＤＴ０〜ＤＴｍ−１およびモニタ信号Ｍｏｎ１〜Ｍｏｎｋを再生する。さらに、信号判定部４４Ｂは、再生信号Ｓｒｅｃから自己を宛先とする信号を弁別する。
【０１２７】
図２９は、図２６の信号判定部４４Ｂの構成を示すブロック図である。図２９を参照して、信号判定部４４Ａは、ゲート信号生成部４４５Ｂと、再生信号弁別部４４３と、シリアル／パラレル変換部４４２Ａとを含む。
【０１２８】
図２９のゲート信号生成部４４５Ｂは、櫛形パルス信号ＣＬＫＣＯＭに基づいてゲート信号Ｇａｔｅを出力する。ゲート信号Ｇａｔｅは、先頭ビットフラグＦｃｌｋ０を受けてから所定の期間だけ活性化される。より具体的には、ゲート信号Ｇａｔｅは、先頭ビットフラグＦｃｌｋ０を受けてから切出開始番号Ａｄｒに相当する時間が経過してから、切出データ数Ｎｄａｔに相当する時間の間だけ活性化される。再生信号弁別部４４３は、このゲート信号Ｇａｔｅに基づいて、自己宛の信号のみを弁別することができる。また、ゲート信号Ｇａｔｅは、機器属性信号Ｄｅｖに対応する期間だけ活性化される。切出開始番号Ａｄｒおよび切出データ数Ｎｄａｔは、光信号の送信元の通信装置Ａｄｅｖ〜Ｅｄｅｖごとに異なる値であり、予めメモリ４４１Ｂに記憶されている。
【０１２９】
図３０は、メモリ４４１Ｂに記憶されているデータテーブルの一例を示す図である。図３０を参照して、メモリ４４１Ｂには、前述の機器属性信号Ｄｅｖとともに、通信装置Ａｄｅｖ〜Ｅｄｅｖごとに切出開始番号Ａｄｒおよび切出データ数Ｎｄａｔが記憶されている。
【０１３０】
たとえば、送信先機器が通信装置Ａｄｅｖの場合、送信元である通信装置Ｂｄｅｖから送信されたデータ信号ＤＴ０〜ＤＴ２１のうち、フレーム信号ｆｃｌｋ０の次のＡｄｒ（＝１）番目のデータから開始してＮｄａｔ（＝２）個のデータが、通信装置Ａｄｅｖを宛先とするデータである。これらのデータは図２８の入力端子１，２に入力されたＤａ０，Ｄａ１に対応している。同様に、送信元である通信措置Ｃｄｅｖから通信装置Ａｄｅｖに送信されたデータ信号ＤＴ０〜ＤＴ２１のうち、フレーム信号ｆｃｌｋ０の次のＡｄｒ（＝１）番目のデータから開始してＮｄａｔ（＝１９）個のデータが、通信装置Ａｄｅｖと宛先とするデータである。これらのデータは図２８の入力端子１〜１９に入力されたＤａ０〜Ｄａ１８に対応している。また、送信元である通信措置Ｄｄｅｖから通信装置Ａｄｅｖに送信されるデータ信号はないので、切出開始番号Ａｄｒおよび切出データ数Ｎｄａｔともに０に設定されている。
【０１３１】
一般に、共通の伝送路に複数の通信装置が接続されている場合、これら通信装置の一部を撤去したり、増設したりするなどとして、データの宛先が変更される際には信号接続を変更する必要がある。ケーブル配線の場合には、接続変更に多大な作業が必要である。実施の形態３の通信システム３によれば、共通の伝送光路２０に接続された通信装置Ａｄｅｖ〜Ｅｄｅｖ間の相互の宛先の情報がメモリ４４１Ｂに記憶されている。したがって、ハードウェアの大幅な変更を伴わず、メモリ４４１Ｂに記憶された情報の書き換えのみで宛先の変更に対応が可能である。特に、遠隔操作によりこの宛先情報の書き換えが可能ならば、通信システムのサービス期間中でも宛先の変更への対応が可能となる。
【０１３２】
再び図２９を参照して、再生信号弁別部４４３は、ゲート信号が活性化されている間、再生信号Ｓｒｅｃが閾値ＤＳＣＬを超えているかを判定する。実施の形態２で説明したように、閾値ＤＳＣＬは伝送路モニタ４４６から予め供給される。再生信号弁別部４４３は、再生信号Ｓｒｅｃが閾値ＤＳＣＬを超えている場合にＨレベルの信号を出力し、閾値ＤＳＣＬ以下の場合はＬレベルの信号を出力する。
【０１３３】
シリアル／パラレル変換部４４２Ａは、再生信号弁別部４４３のシリアル出力をパラレル信号である再生データ信号Ｄｒｅｃｖ＿Ａ〜Ｄｒｅｃｖ＿Ｅに変換して出力する。さらに、シリアル／パラレル変換部４４２Ａは機器属性信号Ｄｅｖをゲート信号生成部４４５Ｂに出力する。ゲート信号生成部４４５Ｂは、シリアル／パラレル変換部４４２Ａから受けた機器属性信号Ｄｅｖに基づいて、次の送信元に対応する切出開始番号Ａｄｒおよび切出データ数Ｎｄａｔをメモリ４４１Ｂから読み出す。こうして、送信元の各通信装置Ａｄｅｖ〜Ｅｄｅｖの送信機５０１から出力されたデータ信号ＤＴ０〜ＤＴｍ−１の再生が完了する。
【０１３４】
図３１は、図２５の通信装置Ａｄｅｖ〜Ｅｄｅｖからそれぞれ送信された光信号Ｌｓｉｇ０＿Ａ〜Ｌｓｉｇ０＿Ｅの波形を模式的に示すタイミング図である。図３１は、上から順に、クロック信号ＣＬＫの波形、通信装置Ａに入力されたデータ信号Ｄｔｒｎｓ＿Ａの波形、および光信号Ｌｓｉｇ０＿Ａ〜Ｌｓｉｇ０＿Ｅの波形を示す。
【０１３５】
図３１を参照して、各ビット周期Ｔｂは、時間順に、時刻ｔ１〜ｔ２のタイムスロットＴＳＬ１、時刻ｔ２〜ｔ３のタイムスロットＴＳＬ２、時刻ｔ３〜ｔ４のタイムスロットＴＳＬ３、時刻ｔ４〜ｔ５のタイムスロットＴＳＬ４、および時刻ｔ５〜ｔ６のタイムスロットＴＳＬ５からなる５つのタイムスロットに分割される。タイムスロットＴＳＬ１〜ＴＳＬ５には、それぞれ光信号Ｌｓｉｇ０＿Ａ〜Ｌｓｉｇ０＿Ｅが送信される。図２５の伝送光路２０でこれらの光信号Ｌｓｉｇ０＿Ａ〜Ｌｓｉｇ０＿Ｅは合波されて、光信号Ｌｓｉｇ１として通信装置Ａｄｅｖ〜Ｅｄｅｖの受信機５０２によって受信される。
【０１３６】
図３２は、信号判定部４４Ｂの出力波形を模式的に示すタイミング図である。図３２は上から順に、通信装置Ｂｄｅｖ〜Ｅｄｅｖの各受信機５０２で逆拡散されて生じた再生信号Ｓｒｅｃの波形、および、送信先の通信装置Ｂｄｅｖ〜Ｅｄｅｖの各信号判定部４４Ｂによって再生信号Ｓｒｅｃが弁別されて得られたデータ信号の波形を示す。
【０１３７】
図３２を参照して、通信装置Ａｄｅｖから送信された光信号Ｌｓｉｇ０＿Ａを逆拡散した再生信号Ｓｒｅｃには、通信装置Ｂｄｅｖ〜Ｅｄｅｖの各々を宛先とするデータ信号（図中で、Ａ／Ｂ，Ａ／Ｃ，Ａ／Ｄ，Ａ／Ｅと記載する）が時系列に並ぶ。通信装置Ｂｄｅｖ〜Ｅｄｅｖの各受信機５０２の信号判定部４４Ｂは、再生信号Ｓｒｅｃから自己を宛先とするデータを弁別して出力する。
【０１３８】
以上のとおり、実施の形態３の通信システム３によれば、通信装置Ａｄｅｖ〜Ｅｄｅｖの各送信機５０１は、ビット周期Ｔｂごとに生成した光信号Ｌｓｉｇ０＿Ａ〜Ｌｓｉｇ０＿Ｅを、自己に割当てられたタイムスロットの間にそれぞれ送信する。したがって、各送信機５０１から送信された光信号は、他の送信機５０１から送信された光信号と干渉することがない。
【０１３９】
［実施の形態４］
実施の形態３では、各送信機５０１からビット周期Ｔｂごとに出力される光信号全体に対して１つのタイムスロットが割当てられていた。これに対して、実施の形態４では、各送信機５０１から送信する光信号の各パルスに対して１つずつタイムスロットが割当てられる。このため、実施の形態４の場合、各送信機５０１間でクロックが正確に同期していることが必要になる。
【０１４０】
図３３は、この発明の実施の形態４による通信システム４の概略的な構成を示すブロック図である。図３３を参照して、通信システム４は伝送光路２０に接続された５台の通信装置Ａｄｅｖ〜Ｅｄｅｖを含む。各通信装置は、送信機５０３と受信機５０４とクロック発生回路５１０とを含む。通信装置Ａｄｅｖ〜Ｅｄｅｖの各送信機５０３は、共通の伝送光路に２０に光信号Ｌｓｉｇ０＿Ａ〜Ｌｓｉｇ０＿Ｅをそれぞれ送信する。通信装置Ａｄｅｖ〜Ｅｄｅｖの各受信機５０４は、光信号Ｌｓｉｇ０＿Ａ〜Ｌｓｉｇ０＿Ｅが合波されて生じた受信信号Ｌｓｉｇ１を伝送光路２０から受信する。通信装置Ａｄｅｖ〜Ｅｄｅｖの各クロック発生回路５１０は、受信機５０４で受信した信号に基づいてクロック信号を生成する。
【０１４１】
クロックを同期させるために、実施の形態３で述べたフレーム信号ｆｃｌｋ０が用いられる。実施の形態４では、通信装置Ａｄｅｖのフレーム信号ｆｃｌｋ０のみが「１」に設定され、他の通信装置Ｂｄｅｖ〜Ｅｄｅｖのフレーム信号ｆｃｌｋ０は「０」に設定される。他の通信装置Ｂｄｅｖ〜Ｅｄｅｖは、通信装置Ａｄｅｖから送信されたフレーム信号ｆｃｌｋ０を検出したときの先頭ビットフラグＦｃｌｋ０を基準にしてクロック信号を生成する。これによって、他の通信装置Ｂｄｅｖ〜Ｅｄｅｖのクロックが通信装置Ａｄｅｖのクロックに同期する。
【０１４２】
図３４は、通信装置Ａｄｅｖの構成を示すブロック図である。図３３の５台の通信装置Ａｄｅｖ〜Ｅｄｅｖはいずれも送信機５０３、受信機５０４、およびクロック発生回路５１０を含む同じ構成であるので、図３４は、これらの代表として通信装置Ａｄｅｖの構成を示している。
【０１４３】
図３４を参照して、送信機５０３は、ｍ個のデータ信号ＤＴ０〜ＤＴｍ−１（総称するときデータ信号Ｄｔｒｎｓ＿Ａと称する）およびｋ個のモニタ信号Ｍｏｎ１〜Ｍｏｎｋ（総称するときモニタ信号Ｍｔｒｎｓと称する）を入力端子ＣＮＣＳから受けて、符号分割多重化された光信号である多重化信号Ｌｓｉｇ０＿Ａに変換する。変換された多重化信号Ｌｓｉｇ０＿Ａは伝送光路２０に向けて送信される。送信機Ａｄｅｖは、信号入力部としての入力端子ＣＮＣＳと、櫛形パルス生成部４０３Ｂと、拡散変調部４１Ａと、遅延回路５１１と、多重化信号生成部３７とを含む。
【０１４４】
櫛形パルス生成部４０３Ｂは、実施の形態１，２の櫛形パルス生成部４０３と同様に、クロック発生回路５１０から入力されたクロック信号ＣＬＫに基づいて、高さの等しいｎ個のパルス群である櫛形パルスを繰返し生成する。櫛形パルスのパルス数ｎは、拡散系列の系列長ｎに等しい。また、櫛形パルスの繰返し周期は、データ信号Ｄｔｒｎｓ＿Ａのビット周期に等しい。
【０１４５】
ただし、実施の形態１〜３と異なり、実施の形態４の場合、自己に割当てられた各タイムスロットの間に櫛形パルスの各パルスが１つずつ出力されるようにタイミングが調整される。このため、櫛形パルス生成部４０３Ｂは、受信機で５０４で検出した先頭ビットフラグＦｃｌｋ０から遅延回路５１１によって所定の時刻だけ遅延したタイミングを基準にして櫛形パルスを生成する。具体的に、通信装置Ａｄｅｖの場合の遅延時間は０であり、通信装置Ｂｄｅｖ〜Ｅｄｅｖの場合の遅延時間は、それぞれＴＣＬＫ、２×ＴＣＬＫ，３×ＴＣＬＫ，４×ＴＣＬＫである（ただし、ＴＣＬＫはクロック発生回路５１０から出力されるクロック信号ＣＬＫの周期である）。櫛形パルスが繰返された櫛形パルス信号ＣＬＫＣＯＭは、拡散変調部４１Ａおよび多重化信号生成部３７に出力される。
【０１４６】
拡散変調部４１Ａは、ｍ個のデータ信号ＤＴ０〜ＤＴｍ−１およびｋ個のモニタ信号Ｍｏｎ１〜Ｍｏｎｋを受ける。これらの信号はいずれも１ビットのパルス信号であり、互いに異なる拡散系列が割当てられる。具体的には、基本拡散系列Ｇ０を巡回シフトすることによって得られた拡散系列Ｇ０〜Ｇｎ−１が入力端子ＣＮＣＳ（実施の形態４の場合、入力端子０〜６２）にそれぞれ割当てられる。拡散系列の詳細は実施の形態１の図４で説明したとおりであるので説明を繰返さない。なお、ｎはｍ＋ｋ以上である必要がある。実施の形態４の場合には、ｎ＝６３、ｍ＝２２、ｋ＝４１である。
【０１４７】
モニタ信号Ｍｔｒｎｓは、伝送光路２０の伝送利得の変動を補正するために用いられる信号である。モニタ信号Ｍｔｒｎｓの詳細は、実施の形態２で説明したとおりであるので説明を繰返さない。
【０１４８】
拡散変調部４１Ａは、実施の形態２の場合と同様に、データ信号ＤＴ０〜ＤＴｍ−１およびモニタ信号Ｍｏｎ１〜Ｍｏｎｋごとに、ビットデータが「１」の場合に対応する拡散系列を櫛形パルスに同期して出力する。詳細は実施の形態２と同様であるので、説明を繰り返さない。
【０１４９】
多重化信号生成部３７の構成および動作も、実施の形態１，２と同様であるので説明を繰返さない。多重化信号生成部３７で生成された多重化信号Ｌｓｉｇ０は光伝送路２０へ出力される。
【０１５０】
図３５は、送信機５０３の入力端子ＣＮＣＳの信号割当ての一例を示す表である。図３５の表は、図２８の表から機器属性信号Ｃｏｄｅ１〜Ｃｏｄｅ３を削除したものに相当する。ただし、図２８の場合は、通信装置Ａｄｅｖ〜Ｅｄｅｖから送信される各フレーム信号ｆｃｌｋ０がいずれも「１」であったのに対して、図３５の場合は、通信装置Ａｄｅｖから送信されるフレーム信号ｆｃｌｋ０のみが「１」になる。
【０１５１】
図３６は、図３３の通信装置Ａｄｅｖ〜Ｅｄｅｖからそれぞれ送信された光信号Ｌｓｉｇ０＿Ａ〜Ｌｓｉｇ０＿Ｅの波形を模式的に示すタイミング図である。図３６は、上から順に、クロック信号ＣＬＫの波形、受信機５０４で検出した先頭ビットフラグＦｃｌｋ０の波形、および光信号Ｌｓｉｇ０＿Ａ〜Ｌｓｉｇ０＿Ｅの波形を示す。
【０１５２】
図３７は、図３６を拡大して示したタイミング図である。図３６は、上から順に、受信機５０４で検出した先頭ビットフラグＦｃｌｋ０の波形、および光信号Ｌｓｉｇ０＿Ａ〜Ｌｓｉｇ０＿Ｅの波形を示す。
【０１５３】
図３６、図３７を参照して、実施の形態４の通信システムの場合、タイムスロットＴＳＬの時間幅はクロック周期ＴＣＬＫに等しい。図３７の時刻ｔ１〜ｔ２、時刻ｔ２〜ｔ３、時刻ｔ３〜ｔ４、時刻ｔ４〜ｔ５、および時刻ｔ５〜ｔ６がそれぞれ通信装置Ａｄｅｖ〜Ｅｄｅｖに割当てられたタイムスロットＴＳＬに相当する。次の時刻ｔ６〜ｔ７が再び通信装置Ａｄｅｖに割当てられたタイムスロットになる。したがって、各送信信号Ｌｓｉｇ０＿Ａ〜Ｌｓｉｇ０＿Ｅのチップ周期Ｔｃは、クロック周期ＴＣＬＫを送信機５０３の個数倍（実施の形態４の場合は５倍）した値に等しくなる。
【０１５４】
受信機５０４で先頭ビットフラグＦｃｌｋ０を検出した時刻ｔ１から、次に受信機５０４で先頭ビットフラグＦｃｌｋ０を検出する時刻ｔ８までが１フレーム（ビット周期Ｔｂ）に相当する。
【０１５５】
再び図３４を参照して、次に、受信機５０４の構成について説明する。受信機５０４は、多重化信号Ｌｓｉｇ１を受信する多重化信号受信部１０３と、クロック再生部３７５と、逆拡散部１０６Ｂと、伝送路モニタ４４６と、第１の信号判定部４４Ｃとを含む。これらの構成要素のうち、多重化信号受信部１０３およびクロック再生部３７５は実施の形態１の場合と同様であり、伝送路モニタ４４６は実施の形態２の場合と同様であるので、説明を繰返さない。
【０１５６】
ただし、実施の形態４の場合、通信装置Ａｄｅｖ〜Ｅｄｅｖの各送信機５０３から出力された光信号Ｌｓｉｇ０＿Ａ〜Ｌｓｉｇ０＿Ｅが伝送光路２０で多重化される。各受信機５０４は多重化された光信号Ｌｓｉｇ１を受信するので、クロック再生部３７５から出力された信号は、周期がクロック信号ＣＬＫの周期ＴＣＬＫに等しい再生クロック信号ＲＣＬＫになる。
【０１５７】
逆拡散部１０６Ｂは、クロック再生部３７５Ａによって再生された再生クロック信号ＲＣＬＫに基づいて、多重化信号受信部１０３から出力された受信信号Ｓｒｃｖ０と複数の拡散系列Ｇ０〜Ｇｎ−１との相関値を求める。逆拡散部１０６Ｂは、再生クロック信号ＲＣＬＫのタイミングに合わせて受信信号Ｓｒｃｖ０を量子化する多値量子化部１０７とマッチドフィルタ４３Ｂとを含む。多値量子化部１０７は、実施の形態１で説明したとおりであるので説明を繰り返さない。
【０１５８】
図３８は、逆拡散部１０６Ｂを構成するマッチドフィルタ４３Ｂの構成を示すブロック図である。図３８のマッチドフィルタ４３Ｂは、内部クロック生成部４３４を含まずに再生クロック信号ＲＣＬＫに基づいて動作する点、および加算回路４３３Ｆに代えて移動加算回路４３６を含む点で図９のマッチドフィルタ４３と異なる。さらに、図３８のマッチドフィルタ４３Ｂは、多値シフトレジスタ４３５の構成が、図９の多値シフトレジスタ４３１の構成と異なる。その他の点については、図３８のマッチドフィルタ４３Ｂの構成は、図９のマッチドフィルタの構成と共通するので、同一または相当する部分には同一の参照符号を付して説明を繰り返さない。
【０１５９】
図３８を参照して、多値シフトレジスタ４３５は、１０ｎ−５個のレジスタ４３５（０）〜４３５（１０ｎ−５）が連結された多連型のレジスタであり、再生クロック信号ＲＣＬＫに同期して動作する。各レジスタ４３５（０）〜４３５（１０ｎ−５）は、多ビットのデータを一時記憶する。現時刻の受信信号Ｓｒｃｖ１がレジスタ４３５（０）に格納され、再生クロック信号ＲＣＬＫのクロック周期ＴＣＬＫずつ前のデータがレジスタ４３５（１）〜４３５（１０ｎ−５）に順に格納される。チップ周期Ｔｃは、クロック周期ＴＣＬＫの５倍に等しいので、レジスタ４３５（１０ｎ−５）には、現時刻よりもＴｃ×（２ｎ−１）だけ前の受信信号Ｓｒｃｖ１が格納されていることになる。
【０１６０】
係数演算部４３２を構成する２ｎ個の演算回路４３２（１）〜４３２（２ｎ）は、レジスタ４３５（０）〜４３５（１０ｎ−５）のうちの５個のレジスタごとに１つずつ対応する。すなわち、演算回路４３２（ｉ）には（ただし、ｉは１以上２ｎ以下の整数）、レジスタ４３５（（ｉ−１）×５）が対応する。演算回路４３２（１）〜４３２（２ｎ）には、基本拡散系列Ｇ０の２周期分が逆順で格納される。基本拡散系列Ｇ０が符号１の場合、対応するレジスタに格納された受信信号Ｓｒｃｖ１を＋１倍して出力し、基本拡散系列Ｇ０が符号０の場合、対応するレジスタに格納された受信信号Ｓｒｃｖ１を−１倍して出力する。
【０１６１】
移動加算回路４３６は、先頭ビットフラグＦｃｌｋ０を基準にして、再生クロック信号ＲＣＬＫの最初の５周期の間は演算回路４３２（１）〜４３２（ｎ）の出力を加算し、次の５周期の間は演算回路４３２（２）〜４３２（ｎ＋１）の出力の加算を行なう。このように、移動加算回路４３６は、５周期ごとに加算対象の演算回路４３２を１個ずつシフトしながら加算を行なう。この結果、移動加算回路４３６は、通信装置Ａｄｅｖ〜Ｅｄｅｖの各送信機５０３から出力された光信号Ｌｓｉｇ０＿Ａ〜Ｌｓｉｇ０＿Ｅと拡散系列Ｇ０〜Ｇｎ−１との演算結果を再生信号Ｓｒｅｃとして出力することになる。
【０１６２】
再び図３４を参照して、信号判定部４４Ｃは、逆拡散部１０６Ｂから出力された再生信号Ｓｒｅｃが第２の閾値ＤＳＣＬを超えるか否かを判定することによって、データ信号ＤＴ０〜ＤＴｍ−１を再生する。さらに、信号判定部４４Ｃは、再生信号Ｓｒｅｃから自己を宛先とする信号を弁別する。
【０１６３】
図３９は、図３４の信号判定部４４Ｃの構成を示すブロック図である。図３９を参照して、信号判定部４４Ｃは、ゲート信号生成部４４５Ｃと、再生信号弁別部４４３Ａと、シリアル／パラレル変換部４４２Ｂ（１）〜４４２Ｂ（５）とを含む。
【０１６４】
図３９のゲート信号生成部４４５Ｃは、再生クロック信号ＲＣＬＫに基づいてゲート信号Ｇａｔｅを出力する。ゲート信号Ｇａｔｅは、先頭ビットフラグＦｃｌｋ０を基準にして所定の期間だけ活性化される。より具体的には、ゲート信号Ｇａｔｅは、送信元の通信装置Ａｄｅｖ〜Ｅｄｅｖごとに定められた切出開始番号Ａｄｒに相当するタイムスロットから開始して、切出データ数Ｎｄａｔに相当する数のタイムスロットの間だけ活性化される。再生信号弁別部４４３Ａは、このゲート信号Ｇａｔｅに基づいて、自己宛の信号のみを弁別することができる。切出開始番号Ａｄｒおよび切出データ数Ｎｄａｔは、光信号の送信元の通信装置Ａｄｅｖ〜Ｅｄｅｖごとに異なる値であり、予めメモリ４４１Ｂに記憶されている。メモリ４４１Ｂの記憶内容は、図３０のテーブルのうち機器属性信号Ｄｅｖを除く部分と同様であるので説明を繰り返さない。
【０１６５】
一般に、共通の伝送路に複数の通信装置が接続されている場合、これら通信装置の一部を撤去したり、増設したりするなどとして、データの宛先が変更される際には信号接続を変更する必要がある。実施の形態４の通信システム４によれば、共通の伝送光路２０に接続された通信装置Ａｄｅｖ〜Ｅｄｅｖ間の相互の宛先の情報がメモリ４４１Ｂに記憶されている。したがって、ハードウェアの大幅な変更を伴わず、メモリ４４１Ｂに記憶された情報の書き換えのみで宛先の変更に対応が可能である。
【０１６６】
再生信号弁別部４４３Ａは、ゲート信号が活性化されている間、再生信号Ｓｒｅｃが閾値ＤＳＣＬを超えているかを判定する。実施の形態２で説明したように、閾値ＤＳＣＬは伝送路モニタ４４６から予め供給される。再生信号弁別部４４３Ａは、再生信号Ｓｒｅｃが閾値ＤＳＣＬを超えている場合にＨレベルの信号を出力し、閾値ＤＳＣＬ以下の場合はＬレベルの信号を出力する。このとき、再生信号弁別部４４３Ａは、送信元の通信装置Ａｄｅｖ〜Ｅｄｅｖごとに、レベル判定の結果をシリアル／パラレル変換部４４２Ｂ（１）〜４４２Ｂ（５）にそれぞれ振り分けて出力する。
【０１６７】
シリアル／パラレル変換部４４２Ｂ（１）〜４４２Ｂ（５）は、再生信号弁別部４４３Ａのシリアル出力をパラレル信号である再生データ信号Ｄｒｅｃｖ＿Ａ〜Ｄｒｅｃｖ＿Ｅに変換して出力する。こうして、送信元の各通信装置Ａｄｅｖ〜Ｅｄｅｖの送信機５０３から出力されたデータ信号ＤＴ０〜ＤＴｍ−１の再生が完了する。
【０１６８】
図４０は、信号判定部４４Ｃの出力波形を模式的に示すタイミング図である。図４０は、上から順に、先頭ビットフラグＦｃｌｋ０の波形、信号判定部４４Ｃに入力される再生信号Ｓｒｅｃの波形、および送信先の通信装置Ａｄｅｖの信号判定部４４Ｂによって再生信号Ｓｒｅｃが弁別されて得られたデータ信号Ｄｒｅｃｖ（０）〜Ｄｒｅｃｖ（５）の波形を示す。
【０１６９】
既に説明したように、再生信号弁別部４４３Ａは、先頭ビットフラグＦｃｌｋ０を基準にして再生信号Ｓｒｅｃからデータ信号ＤＴ０〜ＤＴｍ−１を再生する。このとき、送信元の通信装置Ａｄｅｖ〜Ｅｄｅｖごとに出力が振り分けられる。図４０はその様子を示したものである。
【０１７０】
以上のとおり、実施の形態４の通信システム４によれば、通信装置Ａｄｅｖ〜Ｅｄｅｖの各送信機５０３は、ビット周期Ｔｂごとに生成した光信号Ｌｓｉｇ０＿Ａ〜Ｌｓｉｇ０＿Ｅを、光信号の各パルスごとに割当てられたタイムスロットに１つずつ対応させて送信する。したがって、各送信機５０３から送信された光信号は、他の送信機５０３から送信された光信号と干渉することがなく、ほぼ実時間に近いデータ伝送が実現できる。
【０１７１】
今回開示された実施の形態はすべての点で例示であって制限的なものでないと考えられるべきである。この発明の範囲は上記した説明ではなくて請求の範囲によって示され、請
求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【０１７２】
【図１】この発明の実施の形態１の通信システム１の概略的な構成を示すブロック図である。
【図２】図１の送信機１０１の構成を示すブロック図である。
【図３】基本拡散系列の一例を示す図である。
【図４】巡回シフトによる拡散系列Ｇ０〜Ｇｎ−１を説明するための図である。
【図５】送信機１０１の各信号波形を模式的に示すタイミング図である。
【図６】図１の受信機１０２の構成を示すブロック図である。
【図７】ベースライン再生回路１０５の一例を示す回路図である。
【図８】クロック再生部３７５の構成の一例を示すブロック図である。
【図９】図６のマッチドフィルタ４３の構成を示すブロック図である。
【図１０】先頭ビット検出回路４３３Ａにおける各信号の真理値表である。
【図１１】数値解析によって求めた先頭ビットフラグＦｃｌｋ０の信号波形の例を示す図である。
【図１２】図６の信号判定部４４の構成を示すブロック図である。
【図１３】図１の通信システム１による信号伝送の数値解析例を示す図である。
【図１４】図１の通信システム１による信号伝送の数値解析例を示す図である。
【図１５】実施の形態１の変形例によるマッチドフィルタ４３Ａの構成を示すブロック図である。
【図１６】伝送光路２０の減衰を考慮した場合の通信システム１による信号伝送の数値解析例を示す図である。
【図１７】この発明の実施の形態２の通信システム２の概略的な構成を示すブロック図である。
【図１８】図１７の送信機１０１Ａの構成を示すブロック図である。
【図１９】データ信号Ｄｔｒｎｓおよびモニタ信号Ｍｔｒｎｓへの拡散系列Ｇ０〜Ｇ６２の割り当ての一例を示す表である。
【図２０】図１７の受信機１０２Ａの構成を示すブロック図である。
【図２１】図２０の信号判定部４４Ａの構成を示すブロック図である。
【図２２】図２１の信号判定部４４Ａの各部の波形を模式的に示すタイミング図である。
【図２３】この発明の実施の形態２の変形例による受信機１０２Ｂの構成を示すブロック図である。
【図２４】再生信号Ｓｒｅｃのうちモニタ信号Ｍｔｒｎｓの度数分布を示す図である。
【図２５】この発明の実施の形態３による通信システム３の概略的な構成を示すブロック図である。
【図２６】図２５の通信装置Ａｄｅｖの構成を示すブロック図である。
【図２７】機器属性信号Ｄｅｖの一例を示す表である。
【図２８】送信機５０１の入力端子ＣＮＣＳへの信号割当ての一例を示す表である。
【図２９】図２６の信号判定部４４Ｂの構成を示すブロック図である。
【図３０】メモリ４４１Ｂに記憶されているデータテーブルの一例を示す図である。
【図３１】図２５の通信装置Ａｄｅｖ〜Ｅｄｅｖからそれぞれ送信された光信号Ｌｓｉｇ０＿Ａ〜Ｌｓｉｇ０＿Ｅの波形を模式的に示すタイミング図である。
【図３２】信号判定部４４Ｂの出力波形を模式的に示すタイミング図である。
【図３３】この発明の実施の形態４による通信システム４の概略的な構成を示すブロック図である。
【図３４】図３３の通信装置Ａｄｅｖの構成を示すブロック図である。
【図３５】送信機５０３の入力端子ＣＮＣＳの信号割当ての一例を示す表である。
【図３６】図３３の通信装置Ａｄｅｖ〜Ｅｄｅｖからそれぞれ送信された光信号Ｌｓｉｇ０＿Ａ〜Ｌｓｉｇ０＿Ｅの波形を模式的に示すタイミング図である。
【図３７】図３６を拡大して示したタイミング図である。
【図３８】逆拡散部１０６Ｂを構成するマッチドフィルタ４３Ｂの構成を示すブロック図である。
【図３９】図３４の信号判定部４４Ｃの構成を示すブロック図である。
【図４０】信号判定部４４Ｃの出力波形を模式的に示すタイミング図である。
【符号の説明】
【０１７３】
１，２，３，４  通信システム、１２  光／電気変換器、１５  電気／光変換器、２０  伝送光路、３７  多重化信号生成部、４１，４１Ａ，４１Ｂ  拡散変調部、４３  マッチドフィルタ、４４，４４Ａ，４４Ｂ，４４Ｃ  信号判定部、１０１，１０１Ａ  送信機、１０２，１０２Ａ，１０２Ｂ  受信機、１０３  多重化信号受信部、１０４Ａ  交流結合の増幅器、１０４  増幅器、１０５  ベースライン再生回路、１０６，１０６Ａ，１０６Ｂ  逆拡散部、１０７  多値量子化部、３７１  増幅器、３７２  加算部、３７５  クロック再生部、３７６  メモリ、４０２  拡散系列生成部、４０３  櫛形パルス生成部、４１１  拡散系列生成部、４１２，４１２Ａ  符号化部、４３１，４３５  多値シフトレジスタ、４３１（１）〜（２ｎ）  フリップフロップ、４３５（０）〜（１０ｎ−５）  レジスタ、４３２  係数部、４３２（１）〜（２ｎ）  演算回路、４３３  相関値演算部、４３３Ａ  先頭ビット検出回路、４３３Ｄ，４３３Ｅ  コンパレータ、４３３Ｂ，４３３Ｃ，４３３Ｆ  加算回路、４３３Ｇ  論理積回路、４３３Ｈ  遅延回路、４３４  内部クロック生成部、４３６  移動加算回路、４４１，４４１Ａ  メモリ、４４２  シリアル／パラレル変換部、４４３  再生信号弁別部、４４５，４４５Ａ  ゲート信号生成部、４４６，４４６Ｂ  伝送路モニタ、５０１，５０３  送信機、５０２，５０４  受信機、５１１  遅延回路、１０５１，１０５４  接続ノード、１０５２，１０５３  電源ノード、１０５５  接地ノード、３７５１  コンパレータ、３７５２  パルス整形回路、４０３１  タイマ回路、４０３２  ゲート回路、Ａｄｅｖ〜Ｅｄｅｖ  通信装置、Ａｇ  伝送利得、ＡＬＡＲＭ  警報出力、ＡＮＤ  論理積、ＣＡＣ  コンデンサ、ＣＬＫ  クロック信号、ＣＬＫＣＯＭ  櫛形パルス信号、ＣＮＣＳ，ＣＮＣＳ１，ＣＮＣＳ２  入力端子、ＣＮＣＲ  出力端子、Ｄ１，Ｄ２  ダイオード、Ｄｂ０〜Ｄｂｎ−１  データ信号、Ｄｔｒｎｓ  データ信号、Ｄｃｏｄｅ  パルス列（拡散変調されたデータ信号）、Ｄｒｅｃｖ  再生データ信号（パラレル）、Ｄｒｅｃｖ０  再生データ信号（シリアル）、ＤＳＣＬ  第２の閾値（データ信号の再生用）、Ｆｃｌｋ０  先頭ビットフラグ、Ｇ０  基本拡散系列、Ｇ０〜Ｇｎ−１  拡散系列、Ｇａｔｅ  ゲート信号、Ｋ１，Ｋ２  閾値、Ｋｃｌｋ  モニタ信号のデータ数、ＬＡＤＤ  加算回路４３３Ｃの出力、Ｌｃｏｍｐ  コンパレータ４３３Ｅの出力、Ｌｓｉｇ０，Ｌｓｉｇ１  多重化（光）信号、Ｍｃｏｄｅ  パルス列（拡散変調されたモニタ信号）、Ｍｏｎ１〜Ｍｏｎｋ  モニタ信号、Ｍｔｒｎｓ  モニタ信号、ｎ  系列長、Ｎａ  加法性雑音、Ｎｄａｔ  データ信号のデータ数、Ｒ  逆拡散系列、Ｒ１，Ｒ２  抵抗素子、Ｓｒｃｖ０  受信信号（アナログ）、Ｓｒｃｖ１  受信信号（量子化）、Ｓｒｅｃ  再生信号、Ｓｓｎｄ  多重化信号、Ｔｂ  ビット周期、Ｔｂ１，Ｔｂ２  区間、Ｔｃ  チップ周期、ＴＨＲＬ  第１の閾値（櫛形パルスの再生用）、Ｔｉｎｔ  内部クロックパルス、ＵＡＤＤ  加算回路４３３Ｂの出力、Ｕｃｏｍｐ  コンパレータ４３３Ｄの出力、＋ＶＢ，−ＶＢ  バイアス電圧、ＶＮ  接続ノード１０５１の電位、Ｖｓｔｄ  基準電位、σｍｏｎ  標準偏差、τ  シフト量。
【図１】
2010074808.tif 000005
【図２】
2010074808.tif 000006
【図３】
2010074808.tif 000007
【図４】
2010074808.tif 000008
【図５】
2010074808.tif 000009
【図６】
2010074808.tif 000010
【図７】
2010074808.tif 000011
【図８】
2010074808.tif 000012
【図９】
2010074808.tif 000013
【図１０】
2010074808.tif 000014
【図１１】
2010074808.tif 000015
【図１２】
2010074808.tif 000016
【図１３】
2010074808.tif 000017
【図１４】
2010074808.tif 000018
【図１５】
2010074808.tif 000019
【図１６】
2010074808.tif 000020
【図１７】
2010074808.tif 000021
【図１８】
2010074808.tif 000022
【図１９】
2010074808.tif 000023
【図２０】
2010074808.tif 000024
【図２１】
2010074808.tif 000025
【図２２】
2010074808.tif 000026
【図２３】
2010074808.tif 000027
【図２４】
2010074808.tif 000028
【図２５】
2010074808.tif 000029
【図２６】
2010074808.tif 000030
【図２７】
2010074808.tif 000031
【図２８】
2010074808.tif 000032
【図２９】
2010074808.tif 000033
【図３０】
2010074808.tif 000034
【図３１】
2010074808.tif 000035
【図３２】
2010074808.tif 000036
【図３３】
2010074808.tif 000037
【図３４】
2010074808.tif 000038
【図３５】
2010074808.tif 000039
【図３６】
2010074808.tif 000040
【図３７】
2010074808.tif 000041
【図３８】
2010074808.tif 000042
【図３９】
2010074808.tif 000043
【図４０】
2010074808.tif 000044