(57)【要約】【課題】配線の複雑化をまねくことなく、外部装置の配置の自由度を向上させる半導体集積回路を提供すること。【解決手段】半導体集積回路は、複数の外部装置と接続される。半導体集積回路は、セル部と、複数のＩＯ回路１０２と、複数のボンディングパッド１０３と、を備えている。セル部は、半導体集積回路の機能を発揮する。ＩＯ回路１０２は、外部装置ごとに対応して設けられ、セル部１０１との接続を制御する。また、ボンディングパッド１０３は、２つのＩＯ回路１０２に接続可能であり、一方のＩＯ回路１０２ａに接続を取り出す第一の端子２０１ａと、他方のＩＯ回路１０２ｂに接続を取り出す第二の端子２０１ｂと、を備える。【選択図】図２
2010283118.tif 000002
【特許請求の範囲】
【請求項１】
複数の外部装置と接続される半導体集積回路であって、
前記半導体集積回路の機能を発揮するセル部と、
外部装置ごとに対応して設けられ、前記セル部との接続を制御する複数のＩＯ回路と、
外部装置がボンディングされる複数のボンディングパッドと、を備え、
前記各ボンディングパッドはそれぞれ２つのＩＯ回路に接続可能であって、
前記各ボンディングパッドは、一方のＩＯ回路に接続を取り出す第一の端子と、
他方のＩＯ回路に接続を取り出す第二の端子と、を備えることを特徴とする半導体集積回路。
【請求項２】
前記ボンディングパッドは、隣接した２つのＩＯ回路に接続可能であって、前記２つのＩＯ回路の境界線上または境界線の延長上に配置されていることを特徴とする請求項１記載の半導体集積回路。
【請求項３】
隣接した２つのＩＯ回路に接続可能なボンディングパッドは２つあり、前記２つのボンディングパッドのうち、一方のボンディングパッドは、ＩＯ回路上に配置され、
他方のボンディングパッドは、ＩＯ回路の外側に配置されていることを特徴とする請求項１または２記載の半導体集積回路。
【請求項４】
前記２つのボンディングパッドは、いずれもＩＯ回路の外側に配置されていることを特徴とする請求項１または２記載の半導体集積回路。
【請求項５】
前記２つのボンディングパッドは、いずれもＩＯ回路上に配置されていることを特徴とする請求項１または２記載の半導体集積回路。
【請求項６】
前記ボンディングパッドの前記第一の端子及び第二の端子は、メタルで形成された突起であることを特徴とする請求項１乃至５のいずれかに記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路に関し、特にボンディングパッドを備えた半導体集積回路に関する。
【背景技術】
【０００２】
図１８は特許文献１に開示されている半導体集積回路１の構成を示す図である。半導体集積回路１は、外縁に沿って列状に配設された多数のＩＯ回路２を備える。そして、それぞれのＩＯ回路２と接続をとるためのボンディングパッド３が設けられている。
【０００３】
このとき、ボンディングパッド３は、ＩＯ回路２の狭ピッチ化に対応するため、２列でかつ千鳥状に配置されている。すなわち、一つおきのＩＯ回路２上に配列されたボンディングパッド３の列と、ＩＯ回路２の外側において一つおきのＩＯ回路２に正対するように配列されたボンディングパッド３の列と、が設けられている。これらのボンディングパッド３はＩＯ回路２と接続される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−１６３２６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
半導体集積回路において、ボンディングパッドとＩＯ回路の接続は、遅延を小さくしたり、波形なまりを抑えたりするために、配線を折り曲げず、短い配線で接続する必要がある。
【０００６】
図１９は図１８の一部を拡大した部分拡大図である。図１９において、最短の配線を考えると、外側のボンディングパッド３ａ、３ａは、正対するＩＯ回路２ａ、２ａにそれぞれ配線４により接続し、内側のボンディングパッド３ｂ、３ｂは、直下のＩＯ回路２ｂ、２ｂにそれぞれ配線４により接続することになる。
【０００７】
このように、従来の半導体集積回路１の場合、ボンディングパッドとＩＯ回路との接続が一意に固定される。
【０００８】
ここで、外部装置との接続関係を考える。外部装置は、当該外部装置の入出力情報に対応した入出力処理を行うＩＯ回路と接続される必要がある。
【０００９】
例えば、図２０に示すように、外部装置５ａと外部装置５ｂとを、ＩＯ回路２ａとＩＯ回路２ｂとにそれぞれ接続する場合を考える。外部装置５ａとＩＯ回路２ａとの入出力関係が対応しており、外部装置５ｂとＩＯ回路２ｂとが対応しているとする。この場合には、外部装置５ａは、ＩＯ回路２ａに正対するボンディングパッド３ａと接続し、外部装置５ｂは、ＩＯ回路２ｂの直上のボンディングパッド３ｂと接続すればよい。
【００１０】
しかし、外部装置５ａ、５ｂの配置関係が異なる場合、つまり、図２１に示す場合には、外部装置５ａとボンディングパッド３ａを接続し、外部装置５ｂとボンディングパッド３ｂを接続しなければならないが、外部装置５ａ、５ｂとボンディングパッド３ａ、３ｂをつなぐ配線６に交差７が生じる。
【００１１】
半導体集積回路１には、多くの外部装置を接続しなければならないが、複数箇所で配線の交差が生じてしまうと、配線が複雑になり、配線層も複数必要になる。
【００１２】
したがって、従来の構成では、配線構造が複雑になるか、外部装置の配置が制限されるか、いずれかの問題が生じていた。
【課題を解決するための手段】
【００１３】
本発明にかかる半導体集積回路は、複数の外部装置と接続される半導体集積回路であって、前記半導体集積回路の機能を発揮するセル部と、外部装置ごとに対応して設けられ、前記セル部との接続を制御する複数のＩＯ回路と、外部装置がボンディングされる複数のボンディングパッドと、を備え、前記各ボンディングパッドはそれぞれ２つのＩＯ回路に接続可能であって、前記各ボンディングパッドは、一方のＩＯ回路に接続を取り出す第一の端子と、他方のＩＯ回路に接続を取り出す第二の端子と、を備えることを特徴とする。このような構成によって、ボンディングパッドとＩＯ回路との接続関係が一意に固定されず、自由度の高い接続が可能となる。
【発明の効果】
【００１４】
本発明により、ボンディングパッドとＩＯ回路との接続の自由度が高い半導体集積回路を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】実施の形態１にかかる半導体集積回路の構成図である。
【図２】実施の形態１にかかる半導体集積回路の部分拡大図である。
【図３】実施の形態１にかかる半導体集積回路の部分拡大図である。
【図４】実施の形態１にかかる半導体集積回路の部分拡大図である。
【図５】実施の形態１にかかる半導体集積回路と外部装置との接続関係の図である。
【図６】実施の形態１にかかる半導体集積回路と外部装置との接続関係の図である。
【図７】実施の形態１にかかる図４の構成を２つ隣接させた構成図である。
【図８】実施の形態１にかかる図３の構成を２つ隣接させた構成図である。
【図９】実施の形態１にかかる図３と図４の構成を隣接させた構成図である。
【図１０】実施の形態１にかかる図３と図４の構成を隣接させた構成図である。
【図１１】実施の形態２にかかる半導体集積回路の構成図である。
【図１２】実施の形態２にかかる半導体集積回路の部分拡大図である。
【図１３】実施の形態２にかかる半導体集積回路の部分拡大図である。
【図１４】実施の形態３にかかる半導体集積回路の構成図である。
【図１５】実施の形態３にかかる半導体集積回路の部分拡大図である。
【図１６】実施の形態３にかかる半導体集積回路の部分拡大図である。
【図１７】実施の形態４にかかる半導体集積回路の部分拡大図である。
【図１８】従来の半導体集積回路の構成図である。
【図１９】従来の半導体集積回路の部分拡大図である。
【図２０】従来の半導体集積回路と外部装置との接続関係の図である。
【図２１】従来の半導体集積回路と外部装置との接続関係の図である。
【発明を実施するための形態】
【００１６】
実施の形態１
以下、図面を参照して本発明の実施の形態１について説明する。図１は本発明の実施の形態１にかかる半導体集積回路である。半導体集積回路１０は、セル部１０１と、ＩＯ回路１０２と、ボンディングパッド１０３と、を備えている。
【００１７】
セル部１０１は、半導体集積回路１０の機能を発揮したり、情報を記憶したりする。ＩＯ回路１０２は、セル部１０１を取り囲むように複数設けられ、セル部１０１からの情報を半導体集積回路１０の外部へ出力し、外部からの情報をセル部１０１へ入力する。さらに、ボンディングパッド１０３は、ＩＯ回路１０２の外側と、ＩＯ回路１０２の直上とに２列で配列されており、外部装置とＩＯ回路１０２を接続する。
【００１８】
図２を用いてボンディングパッド１０３の配置について詳しく説明する。図２は、図１の破線部Ｐを拡大した部分拡大図である。図２において、ボンディングパッド１０３ａは、ＩＯ回路１０２よりも外側に配置され、ボンディングパッド１０３ｂは、ＩＯ回路１０２上に配置されている。
【００１９】
ここで、ボンディングパッド１０３ａは２つのＩＯ回路１０２ａ、１０２ｂに対応するように、これら２つのＩＯ回路１０２ａ、１０２ｂの外側端辺１０４ａ、１０４ｂに対向して配置されている。このとき、ボンディングパッド１０３ａは、２つのＩＯ回路１０２の境界線Ｍを延長した延長線Ｌと重なる位置に配置されている。また、ボンディングパッド１０３ｂは、２つのＩＯ回路１０２の境界線Ｍにまたがるように配置されている。
【００２０】
ボンディングパッド１０３ａ及び１０３ｂは、それぞれ第一の端子２０１ａと第二の端子２０１ｂとを備えている。ボンディングパッド１０３ａ及び１０３ｂは、第一の端子２０１ａを用いてＩＯ回路１０２ａと接続可能であり、第二の端子２０１ｂを用いてＩＯ回路１０２ｂと接続可能である。
【００２１】
すなわち、ボンディングパッド１０３ａは、ＩＯ回路１０２ａと対向する位置に、第一の端子２０１ａを有し、ＩＯ回路１０２ｂと対向する位置に第二の端子２０１ｂを有する。また、ボンディングパッド１０３ｂは、ＩＯ回路１０２ａの直上に第一の端子２０１ａを有し、ＩＯ回路１０２ｂの直上に第二の端子２０１ｂを有する。
【００２２】
このとき、ボンディングパッド１０３ａ、１０３ｂの２つの端子２０１ａ、２０１ｂは、ボンディングパッド１０３ａ、１０３ｂから外側に突き出たメタルであり、ＩＯ回路１０２と接続する配線との間にビアを生成する。  
【００２３】
以下、図３〜図１０に配線例を示す。図３においては、ボンディングパッド１０３ａは、接続端子２０１ａから配線２０２を介してＩＯ回路１０２ａに接続されている。一方、ボンディングパッド１０３ｂは、接続端子２０１ｂから配線２０２を介してＩＯ回路１０２ｂに接続されている。
【００２４】
図３においては、ボンディングパッド１０３ａは、ＩＯ回路１０２ａと接続されているが、図４に示すように、ＩＯ回路１０２ｂと接続してもよい。この場合には、ボンディングパッド１０３ｂは、ＩＯ回路１０２ａと接続される。
【００２５】
また、図５において、ボンディングパッドと外部装置との最短配線を考慮して、ボンディングパッド１０３ａと外部装置５ａとを接続し、ボンディングパッド１０３ｂと外部装置５ｂとを接続している。ここで、外部装置５ａとＩＯ回路１０２ａとが対応し、外部装置５ｂとＩＯ回路１０２ｂが対応しているとする。
【００２６】
外部装置とＩＯ回路の対応関係を満たすには、外部装置５ａと接続されたボンディングパッド１０３ａをＩＯ回路１０２ａに接続し、外部装置５ｂと接続されたボンディングパッド１０３ｂをＩＯ回路１０２ｂに接続しなければならない。
【００２７】
この場合、ボンディングパッド１０３ａは、接続端子２０１ａを用いることで、ＩＯ回路１０２ａに接続することができる。また、ボンディングパッド１０３ｂは、接続端子２０１ｂを用いることで、ＩＯ回路１０２ｂに接続することができる。
【００２８】
一方、図６のように、外部装置５ａ、５ｂの配置関係が変わったとする。外部装置とボンディングパッドが最短配線となるように、外部装置５ｂとボンディングパッド１０３ａとを接続し、外部装置５ａとボンディングパッド１０３ｂとを接続する。そして、この場合であっても、ボンディングパッド１０３ａは、接続端子２０１ｂを用いることで、ＩＯ回路１０２ｂに接続することができる。また、ボンディングパッド１０３ｂは、接続端子２０１ａを用いることで、ＩＯ回路１０２ａに接続することができる。
【００２９】
図２１に示した従来の技術では配線６に交差７が生じていたが、本実施形態によれば、接続に用いる端子を適切に選択することにより、配線５０１を交差させることなく接続することができる。また、配線に自由度があるので、外部装置の配置が制限されなくなる。
【００３０】
従来は、集積化によって狭ピッチ化するＩＯ回路に対応させてボンディングパッドも小さくし、集積配置するようにしていた。さらに、ボンディングパッドの微細化に限界があるときは、ボンディングパッドの配置を千鳥状にずらす等の配置を工夫してチップに詰め込むようにしていた。
【００３１】
しかし、この場合、ボンディングパッドとＩＯ回路との対応は制限されているので、密に詰めた分、配線の複雑化が顕著な問題となる。配線の複雑化を回避するためには、外部装置の配置を変えなければならないが、設計上の不自由さが増してしまう。
【００３２】
この点、本実施形態では、ボンディングパッドのサイズをあえて大きくし、１つのボンディングパッドで２つのＩＯ回路への接続に対応できるようにした。さらに、１つのボンディングパッドから、それぞれのＩＯ回路に対応する接続端子を２つ備えるようにしたことで、２つのＩＯ回路に、容易に接続をとれるようにした。
【００３３】
これにより、ＩＯ回路が狭ピッチ化した場合でも、配線が複雑化することなく、また、外部装置の配置の自由度も増すという画期的な効果を奏することができる。
【００３４】
次に、図７は、図４に示したボンディングパッド１０３と、ＩＯ回路１０２の構成を２つ隣接して組み合わせたものである。また、図８は、図３の構成を組み合わせたものである。さらに、図９及び図１０は、図３と図４の構成を組み合わせたものである。
【００３５】
図９に示した構成とすることで、隣接する２つのＩＯ回路１０２ｂ、１０２ｃの双方を、ＩＯ回路直上に位置するボンディングパッド１０３ｂと接続することが可能となる。
【００３６】
また、図１０の構成とすれば、隣接する２つのＩＯ回路１０２ｂ、１０２ｃの双方を、外側に位置するボンディングパッド１０３ａと接続することが可能となる。このように、配線の自由度が高まる。
【００３７】
実施の形態２
本発明の実施の形態２について説明する。図１１において、外側に位置するボンディングパッド１０３ａと、内側に位置するボンディングパッド１０３ｂがいずれもＩＯ回路１０２の外側に配置されている。
【００３８】
図１１の部分拡大図を図１２に示す。ボンディングパッド１０３ｂは、２つのＩＯ回路１０２に対向するように、ＩＯ回路１０２の外側端辺１０４と対向して配置されている。さらに、ボンディングパッド１０３ａは、ボンディングパッド１０３ｂを間にして、２つのＩＯ回路１０２の外側端辺１０４に対向して配置されている。
【００３９】
この場合にも、ボンディングパッド１０３ａ及び１０３ｂは、ＩＯ回路１０２の境界線の延長線Ｌ上に配置され、それぞれ第一の端子２０１ａと第二の端子２０１ｂとを備えている。ボンディングパッド１０３ａ及び１０３ｂは、第一の端子２０１ａを用いてＩＯ回路１０２ａと接続可能であり、第二の端子２０１ｂを用いてＩＯ回路１０２ｂと接続可能である。
【００４０】
図１３においては、外側に位置するボンディングパッド１０３ａは、ＩＯ回路１０２ｂ及び１０２ｄと接続されており、ボンディングパッド１０３ｂは、ＩＯ回路１０２ａ及び１０２ｃと接続されている。ただし、ボンディングパッドとＩＯ回路の接続の組み合わせは、この限りではない。ボンディングパッド１０３ａ及び１０３ｂを、このような配置としても、実施の形態１と同様の効果が得られる。
【００４１】
実施の形態３
実施の形態３について説明する。図１４は、ボンディングパッド１０３ａ及び１０３ｂのいずれのパッドも、ＩＯ回路１０２の外側には配置せずに、ボンディングパッド１０３ａ及び１０３ｂの双方を、ＩＯ回路１０２上に配置した構成を示した図である。図１４の部分拡大図を図１５に示す。図１５においては、２つのボンディングパッドは、どちらも２つのＩＯ回路の境界線Ｍの直上に配置されている。図１５では、ボンディングパッド１０３ａが、ＩＯ回路１０２ｂ及び１０２ｃと接続されており、ボンディングパッド１０３ｂが、ＩＯ回路１０２ａ及び１０２ｄと接続されているが、接続の組み合わせはこの限りではない。
【００４２】
なお、ボンディングパッドの接続端子の個数は、接続端子２０１ａと２０１ｂとの２つに限られず、図１６に示すように、ボンディングパッドの内側に位置する辺１１１だけでなく、外側に位置する辺１１２にさらに２つの接続端子２０１ｃ及び２０１ｄを配置してもよい。このような構成により、ＩＯ回路の入出力端子の位置がどこに配置されていてもボンディングパッドへ最短で接続することができる。
【００４３】
実施の形態４
本発明の実施の形態４について説明する。図１７は、接続端子２０１ｅ及び２０１ｆを、ＩＯ回路の境界線と平行なボンディングパッドの辺１１３及び１１４に配置した場合の図である。
【００４４】
図１７においては、ボンディングパッド１０３ａが、ＩＯ回路１０２ｂ及び１０２ｄと接続され、ボンディングパッド１０３ｂが、ＩＯ回路１０２ａ及び１０２ｃと接続された場合を示しているが、接続の組み合わせはこの限りではない。このような構成によって、ボンディングパッドの接続端子２０１ｅと２０１ｆの幅を広く確保することができる。
【符号の説明】
【００４５】
１  半導体集積回路
２、２ａ、２ｂ  ＩＯ回路
３、３ａ、３ｂ  ボンディングパッド
４  配線
５ａ、５ｂ  外部装置
６  配線
７  配線の交差部
１０  半導体集積回路
１０１  セル部
１０２、１０２ａ〜１０２ｄ  ＩＯ回路
１０３、１０３ａ、１０３ｂ  ボンディングパッド
１０４ａ、１０４ｂ  ＩＯ回路の外側端辺
１１１〜１１４  ボンディングパッドの辺
２０１ａ〜２０１ｆ  接続端子
２０２  配線
５０１  配線
【図１】
2010283118.tif 000003
【図２】
2010283118.tif 000004
【図３】
2010283118.tif 000005
【図４】
2010283118.tif 000006
【図５】
2010283118.tif 000007
【図６】
2010283118.tif 000008
【図７】
2010283118.tif 000009
【図８】
2010283118.tif 000010
【図９】
2010283118.tif 000011
【図１０】
2010283118.tif 000012
【図１１】
2010283118.tif 000013
【図１２】
2010283118.tif 000014
【図１３】
2010283118.tif 000015
【図１４】
2010283118.tif 000016
【図１５】
2010283118.tif 000017
【図１６】
2010283118.tif 000018
【図１７】
2010283118.tif 000019
【図１８】
2010283118.tif 000020
【図１９】
2010283118.tif 000021
【図２０】
2010283118.tif 000022
【図２１】
2010283118.tif 000023