(57)【要約】【課題】本発明は、半導体素子を製造する際の歩留まりを向上できる半導体装置の製造方法を提供することを目的とする。【解決手段】本発明に係る半導体装置の製造方法は、半導体ウエハ表面に半導体素子を形成する工程と、前記半導体素子を形成した後に、外縁部を残して前記半導体ウエハ裏面を研削して前記外縁部の内側に凹部を形成する工程と、前記外縁部の一部を研削して前記外縁部の内側から外側に通じる溝部を形成する工程と、前記溝部を形成した後に、レジストをスピンコート法により前記凹部の底面に塗布する工程と、を備える。【選択図】図４
2010283185.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウエハ表面に半導体素子を形成する工程と、
前記半導体素子を形成した後に、外縁部を残して前記半導体ウエハ裏面を研削して前記外縁部の内側に凹部を形成する工程と、
前記外縁部の一部を研削して前記外縁部の内側から外側に通じる溝部を形成する工程と、
前記溝部を形成した後に、レジストをスピンコート法により前記凹部の底面に塗布する工程と、を備えることを特徴とする半導体装置の製造方法。
【請求項２】
半導体ウエハ表面に半導体素子を形成する工程と、
前記半導体素子を形成した後に、外縁部を残して前記半導体ウエハ裏面を研削して前記外縁部の内側に凹部を形成する工程と、
前記外縁部の一部を研削して前記外縁部の内側から外側に通じる溝部を形成する工程と、
前記溝部を形成した後に、前記凹部の底面をスピン式によりウェットエッチングする工程と、を備えることを特徴とする半導体装置の製造方法。
【請求項３】
前記半導体ウエハの直径が６インチであり、
前記凹部を形成する時に、前記凹部における前記半導体ウエハの厚さを１３０μｍ以下にすることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記半導体ウエハの直径が６インチであり、
前記溝部を形成する時に、前記溝部の前記半導体ウエハ外周方向の幅を１ｍｍ〜１０ｍｍの範囲にすることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記溝部を形成する時に、前記溝部として複数の溝部を形成し、前記半導体ウエハ外周の長さ及び前記複数の溝部の前記幅の合計値をそれぞれＲ１及びＲ２とした場合に、（Ｒ１−Ｒ２）／Ｒ１の値を０．２〜０．８の範囲にすることを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記溝部を形成する時に、前記外縁部の前記凹部側の角隅部を丸めることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項７】
前記溝部を形成する時に、前記半導体ウエハ裏面における前記外縁部と前記溝部の境界の方向であって前記外縁部の外側から内側に向かう方向と、前記レジストを塗付する時に前記溝部が移動する方向とは反対の方向との角度を９０度より大きくすることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項８】
前記溝部を形成する時に、前記半導体ウエハ裏面における前記外縁部と前記溝部の境界の方向であって前記外縁部の外側から内側に向かう方向と、前記凹部の底面をウェットエッチングする時に前記溝部が移動する方向とは反対の方向との角度を９０度より大きくすることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項９】
前記凹部を形成する前に、前記半導体ウエハ表面から前記半導体ウエハ裏面まで切り抜いたノッチ領域を形成する工程を更に備え、前記ノッチ領域に前記溝部を形成することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外縁部を残して半導体ウエハの裏面の研削を行なう半導体装置の製造方法に関し、特に、半導体素子を製造する際の歩留まりを向上できる半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体ウエハの薄層化は、半導体素子の特性向上に不可欠の技術となっている。半導体ウエハの薄層化は、半導体ウエハの表面に半導体素子を形成した後に、半導体ウエハを裏面から研削して所望の厚さとする方法でおこなわれる。この方法において、半導体ウエハを単純に裏面から研削する場合には、半導体ウエハは機械的強度が低下して割れやすくなる。また、半導体ウエハの表面に形成した電極による層内の内部応力を原因として、半導体ウエハが反りやすくなる。この結果、例えば、直径６インチの半導体ウエハを１００μｍ以下の厚さに薄層化した場合、割れや反りによる半導体ウエハの不良率が急激に増加してしまう。
【０００３】
上述した割れや反りを原因として半導体ウエハの不良率が増加するのを防止する手段として、ＴＡＩＫＯプロセスと呼ばれる方法が知られている（例えば、特許文献１参照）。ＴＡＩＫＯプロセスでは、外縁部の数ｍｍを残して半導体ウエハの裏面を研削して、半導体ウエハの外縁部の内側を薄層化し、外縁部の内側に凹部を形成する。ＴＡＩＫＯプロセスを適用すると、半導体ウエハの外縁部は研削されず、元の厚さを保持するので、半導体ウエハの機械的強度は低下しない。このため、半導体ウエハの割れや反りは低減する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−３３５６５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＴＡＩＫＯプロセスを適用して電力用半導体素子の製造する場合、半導体ウエハの裏面の外縁部の内側に凹部を形成した後に、凹部の底面に更に回路パターンを形成することがある。この場合、レジストをスピンコート法により凹部の底面に塗布し、凹部の底面にレジストパターンを形成する。そして、レジストをスピンコート法により凹部の底面に塗布する時、凹部の底面に塗布されたレジストが外縁部で堰き止められ、外縁部付近に溜まってしまう。この結果、凹部の外縁部付近では、レジスト膜が厚く形成される。これにより、レジストパターンを形成する時に、外縁部付近のレジスト膜において開口不良が発生する。このため、電力用半導体素子を製造する際の歩留まりが低下する。
【０００６】
また、ＴＡＩＫＯプロセスにおいて、半導体ウエハの裏面を機械研削する場合には、機械研削で生じた破砕層を除去するために、凹部の底面をスピン式によりウェットエッチングすることがある。この場合、凹部の底面に滴下されたエッチング液が、外縁部で堰き止められ、外縁部付近に留まってしまう。この結果、凹部の外縁部付近では、半導体ウエハがエッチングされて薄くなる。これにより、半導体ウエハの表面に形成された半導体素子に耐圧不良が生じる。このため、半導体素子を製造する際の歩留まりが低下する。
【０００７】
本発明は、上述の課題を解決するためになされ、半導体素子を製造する際の歩留まりを向上できる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
第１の発明に係る半導体装置の製造方法は、半導体ウエハ表面に半導体素子を形成する工程と、前記半導体素子を形成した後に、外縁部を残して前記半導体ウエハ裏面を研削して前記外縁部の内側に凹部を形成する工程と、前記外縁部の一部を研削して前記外縁部の内側から外側に通じる溝部を形成する工程と、前記溝部を形成した後に、レジストをスピンコート法により前記凹部の底面に塗布する工程と、を備えることを特徴とするものである。
【０００９】
第２の発明に係る半導体装置の製造方法は、半導体ウエハ表面に半導体素子を形成する工程と、前記半導体素子を形成した後に、外縁部を残して前記半導体ウエハ裏面を研削して前記外縁部の内側に凹部を形成する工程と、前記外縁部の一部を研削して前記外縁部の内側から外側に通じる溝部を形成する工程と、前記溝部を形成した後に、前記凹部の底面をスピン式によりウェットエッチングする工程と、を備えることを特徴とするものである。
【発明の効果】
【００１０】
本発明により、半導体素子を製造する際の歩留まりを向上できる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態１に係る電力用半導体装置の製造方法を示す工程図である。
【図２】実施の形態１に係る電力用半導体装置の製造方法を示す工程図である。
【図３】実施の形態１に係る電力用半導体装置の製造方法を示す工程図である。
【図４】実施の形態１に係る電力用半導体装置の製造方法を示す工程図である。
【図５】実施の形態１に係る電力用半導体装置の製造方法を示す工程図である。
【図６】実施の形態１に係る電力用半導体装置の製造方法を示す工程図である。
【図７】実施の形態１に係る電力用半導体装置の製造方法を示す工程図である。
【図８】比較例に係る電力用半導体装置の製造方法の要部を示す工程図である。
【図９】比較例に係る電力用半導体装置の製造方法の要部を示す工程図である。
【図１０】実施の形態１の変形例に係る半導体ウエハの裏面の溝部を示す工程図である。
【図１１】実施の形態２に係る半導体装置の製造方法を示す工程図である。
【図１２】実施の形態２に係る半導体装置の製造方法を示す工程図である。
【図１３】実施の形態２に係る半導体装置の製造方法を示す工程図である。
【図１４】実施の形態２に係る半導体装置の製造方法を示す工程図である。
【図１５】実施の形態２に係る半導体装置の製造方法を示す工程図である。
【図１６】実施の形態２に係る半導体装置の製造方法を示す工程図である。
【図１７】実施の形態２の変形例に係る半導体ウエハの裏面の溝部を示す工程図である。
【図１８】実施の形態３に係る半導体ウエハの厚さと反り量の関係を表すグラフである。
【図１９】実施の形態４に係る半導体ウエハの裏面の溝部を示す工程図である。
【図２０】実施の形態４に係る半導体ウエハの溝部の幅Ｗ１と反り量の関係を表すグラフである。
【図２１】実施の形態４に係る半導体ウエハの溝部の幅Ｗ１と凹部の外縁部付近のレジスト膜の厚さの関係を表すグラフである。
【図２２】実施の形態５に係る半導体ウエハの裏面を示す工程図である。
【図２３】実施の形態５に係る半導体ウエハの（Ｒ１−Ｒ２）／Ｒ１の値と反り量の関係を表すグラフである。
【図２４】実施の形態５に係る半導体ウエハの（Ｒ１−Ｒ２）／Ｒ１の値と凹部の外縁部付近のレジスト膜の厚さの関係を表すグラフである。
【図２５】実施の形態６に係る半導体ウエハの裏面を示す工程図である。
【図２６】実施の形態６の変形例に係る半導体ウエハの裏面を示す工程図である。
【発明を実施するための形態】
【００１２】
実施の形態１．
以下に、実施の形態１に係る電力用半導体装置を製造方法について説明する。この製造方法にはＴＡＩＫＯプロセスを適用する。図１〜図７は、実施の形態１に係る電力用半導体装置の製造方法を示す工程図である。図１、図２、図５及び図７は、半導体ウエハの断面を示す断面工程図である。図３及び図４は、半導体ウエハの裏面を示す工程図である。図６は、半導体ウエハの裏面の溝部を示す工程図である。
【００１３】
まず、図１に示すように、半導体ウエハ１０の表面に、アルミ電極１２を有する電力用半導体素子１４を形成する。
【００１４】
次に、図２に示すように、電力用半導体素子１４を保護するために、半導体ウエハ１０の表面を保護基板１６に貼り付ける。この時点では、半導体ウエハ１０は薄層化されておらず、その厚さは７２５μｍ程度である。
【００１５】
次に、図３に示すように、半導体ウエハ１０の裏面の外縁部１８にレジストパタン２０を形成する。この時、外縁部１８にはレジストパタン２０が形成されてない隙間２２を設けるようにする。
【００１６】
次に、半導体ウエハ１０の裏面においてレジストパタン２０が形成されていない部分をドライエッチングする。これにより、図４及び図５に示すように、幅が２ｍｍ程度の外縁部１８を残して半導体ウエハ１０の裏面を研削して、外縁部１８の内側を薄層化し、外縁部１８の内側に凹部２４を形成する。
【００１７】
そして、外縁部１８の隙間２２も同時に研削して、外縁部１８の内側から外側に通じる溝部２６を形成する。溝部２６を形成する時には、図６に示すように、外縁部１８の凹部２４側の角隅部２８を丸める。
【００１８】
次に、図７に示すように、凹部２４の底面に更に回路パターンを形成するため、スピンコート法により、凹部２４の底面にレジスト３０を塗布する。
【００１９】
実施の形態１の効果について比較例と比べながら説明する。図８及び図９は、比較例に係る電力用半導体装置の製造方法の要部を示す工程図である。図８は、半導体ウエハの裏面を示す工程図である。図９は、半導体ウエハの断面を示す断面工程図である。
【００２０】
比較例では、図８に示すように、半導体ウエハ１０の裏面を研削して外縁部１８の内側に凹部２４を形成する時に、外縁部１８の内側から外側に通じる溝部２６を形成しない。このため、図９に示すように、スピンコート法により、凹部２４の底面にレジスト３０を塗布する時、凹部２４の外縁部１８付近にレジスト３０が溜まってしまう。これにより、凹部２４の外縁部１８付近では、レジスト膜が厚く形成され、開口不良が発生する。
【００２１】
一方、実施の形態１では、半導体ウエハ１０の裏面を研削する時に、外縁部１８の内側から外側に通じる溝部２６を形成する。このため、スピンコート法により凹部２４の底面にレジスト３０を塗布する時、余分なレジスト３０が溝部２６を介して半導体ウエハ１０の外側に排出される。また、角隅部２８を丸めるため、余分なレジスト３０が溝部２６を介して排出され易くなる。
【００２２】
このため、凹部２４の外縁部１８付近にレジスト３０が溜まるのを防止できる。従って、凹部２４の外縁部１８付近に形成されるレジスト膜で開口不良が発生するのを防止し、電力用半導体素子１４を製造する際の歩留まりを向上できる。
【００２３】
実施の形態１の変形例について説明する。図１０は、実施の形態１の変形例に係る半導体ウエハの裏面の溝部を示す工程図である。この変形例では、溝部２６を形成する時に、角隅部２８を丸める代わりに、半導体ウエハ１０の裏面における外縁部１８と溝部２６の境界の方向であって外縁部１８の外側から内側に向かうａ方向と、レジストを塗付する時に溝部２６が移動する方向とは反対のｂ方向の角度αを９０度より大きくする。これにより、余分なレジスト３０が溝部２６を介して半導体ウエハ１０の外側に排出され易くなる。このため、凹部２４の外縁部１８付近にレジスト３０が溜まるのを防止し、歩留まりを向上できる。
【００２４】
なお、実施の形態１では、角隅部２８を丸めなくても、角度αを９０度より大きくしなくても構わない。この場合にも、余分なレジスト３０が溝部２６を介して半導体ウエハ１０の外側に排出されうる。このため、凹部２４の外縁部１８付近にレジスト３０が溜まるのを防止し、歩留まりを向上できる。
【００２５】
また、ドライエッチングを適用して凹部２４及び溝部２６を形成したが、ウエットエッチングを適用してもよい。ウエットエッチングを適用する場合には、レジストパタンをマスクにして弗硝酸でエッチングしてもよいし、酸化膜をマスクとして水酸化カリウムでエッチングしてもよい。あるいは、エッチングポットに設けられたシールパッキンをマスクにしてエッチングしてもよい。また、ドライエッチングやウエットエッチングではなく、機械研削を適用して凹部２４及び溝部２６を形成してもよい。いずれの方法を取っても、同様の効果が得られる。
【００２６】
実施の形態２．
以下に、実施の形態２に係る半導体装置の製造方法について説明する。この製造方法にはＴＡＩＫＯプロセスを適用する。図１１〜図１６は、実施の形態２に係る半導体装置の製造方法を示す工程図である。図１１、図１２、図１４及び図１６は、半導体ウエハの断面を示す断面工程図である。図１３は、半導体ウエハの裏面を示す工程図である。図１５は、半導体ウエハの裏面の溝部を示す工程図である。
【００２７】
まず、図１１に示すように、半導体ウエハ１０の表面に、アルミ電極１２を有する半導体素子３２を形成する。
【００２８】
次に、図１２に示すように、半導体素子３２を保護するために、半導体ウエハ１０表面を保護基板１６に貼り付ける。
【００２９】
次に、図１３及び図１４に示すように、幅が２ｍｍ程度の外縁部１８を残して半導体ウエハ１０の裏面を機械研削して、半導体ウエハ１０の外縁部１８の内側を薄層化し、外縁部１８の内側に凹部２４を形成する。
【００３０】
そして、外縁部１８の一部も同時に機械研削して、外縁部１８の内側から外側に通じる溝部２６を形成する。この時、図１５に示すように、外縁部１８の凹部２４側の角隅部２８を丸める。
【００３１】
次に、図１６に示すように、機械研削によって生じた破砕層を除去するために、凹部２４の底面を、エッチング液３４を用いてスピン式によりウェットエッチングする。
【００３２】
実施の形態２の効果について説明する。半導体ウエハ１０の裏面を機械研削する時に、外縁部１８の内側から外側に通じる溝部２６を形成する。このため、凹部２４の底面をスピン式によりウェットエッチングする時、余分なエッチング液３４が溝部２６を介して半導体ウエハ１０の外側に排出される。また、外縁部１８の凹部２４側の角隅部２８を丸めるため、余分なエッチング液３４は排出され易くなる。
【００３３】
このため、凹部２４の底面の外縁部１８付近にエッチング液３４が溜まり、凹部２４の底面の外縁部１８付近が必要以上に研削されるのを防止できる。従って、半導体素子３２に耐圧不良が生じるのを防止し、半導体素子３２を製造する際の歩留まりを向上できる。
【００３４】
実施の形態２の変形例について説明する。図１７は、実施の形態２の変形例に係る半導体ウエハの裏面の溝部を示す工程図である。この変形例では、溝部２６を形成する時に、角隅部２８を丸める代わりに、半導体ウエハ１０の裏面における外縁部１８と溝部２６の境界の方向であって外縁部１８の外側から内側に向かうａ方向と、凹部２４の底面をウェットエッチングする時に溝部２６が移動する方向とは反対のｂ方向の角度αを９０度より大きくする。これにより、余分なエッチング液３４が溝部２６を介して半導体ウエハ１０の外側に排出され易くなる。このため、凹部２４の外縁部１８付近にエッチング液３４が溜まるのを効果的に防止し、歩留まりを向上できる。
【００３５】
実施の形態３．
以下に、実施の形態３に係る電力用半導体装置の製造方法について実施の形態１とは異なる点のみを説明する。実施の形態３では、半導体ウエハ１０として直径が６インチのものを用いる。そして、外縁部１８の内側に凹部２４を形成する時に、凹部２４における半導体ウエハ１０の厚さを８０μｍにする。
【００３６】
図１８は、実施の形態３に係る半導体ウエハの厚さと反り量の関係を表すグラフである。直径が６インチの半導体ウエハ１０では、厚みが１３０μｍ以下になると、反り量が急激に増大し、反りを原因とする割れが発生し易くなる。実施の形態３では、凹部２４における半導体ウエハ１０の厚さを８０μｍにしている。このため、実施の形態１と比較して、より効果的に半導体ウエハ１０の反りを防止しながら、凹部２４の外縁部１８付近にレジスト３０が溜まるのを防止し、歩留まりを向上できる。
【００３７】
なお、実施の形態３では、凹部２４における半導体ウエハ１０の厚さを８０μｍにしなくても、１３０μｍ以下であれば、同様の効果が得られる。
【００３８】
実施の形態４．
以下に、実施の形態４に係る電力用半導体装置の製造方法について実施の形態１とは異なる点のみを説明する。図１９は、実施の形態４に係る半導体ウエハの裏面の溝部を示す平面図である。実施の形態４では、半導体ウエハ１０として直径が６インチのものを用いる。そして、溝部２６を形成する時に、溝部２６の半導体ウエハ１０外周方向の幅Ｗ１を９ｍｍにする。
【００３９】
図２０は、実施の形態４に係る半導体ウエハの溝部の幅Ｗ１と反り量の関係を表すグラフである。図２１は、実施の形態４に係る半導体ウエハの溝部の幅Ｗ１と凹部の外縁部付近のレジスト膜の厚さの関係を表すグラフである。図２０には、外縁部１８に溝部２６が設けられていない時の反り量に対する相対値が示されている。図２１には、裏面００の全体が研削されて外縁部１８が設けられていない時のレジスト膜の厚さに対する相対値が示されている。図２０に示すように、溝部２６の幅Ｗ１が１０ｍｍより大きくなると、反り量は増加する。また、図２１に示すように、溝部２６の幅Ｗ１が１ｍｍより小さくなると、レジスト膜の厚さは増加する。
【００４０】
実施の形態４では、溝部２６の幅Ｗ１を９ｍｍにしている。このため、外縁部１８に溝部２６が設けられていない時と比較して反り量は増加せず、外縁部１８が設けられていない時と比較してレジスト膜の厚さは増加しない。つまり、半導体ウエハ１０の反りを実施の形態１よりも効果的に防止するともに、凹部２４の外縁部１８付近にレジストが溜まるのを防止し、歩留まりを向上できる。
【００４１】
なお、実施の形態４では、溝部２６の半導体ウエハ１０外周方向の幅Ｗ１を９ｍｍにしなくても、１ｍｍ〜１０ｍｍの範囲にすれば、同様の効果が得られる。
【００４２】
実施の形態５．
以下に、実施の形態５に係る電力用半導体装置の製造方法について実施の形態４とは異なる点を説明する。図２２は、実施の形態５に係る半導体ウエハの裏面を示す工程図である。実施の形態５では、実施の形態４と同様に、半導体ウエハ１０として直径が６インチのものを用い、溝部２６の半導体ウエハ１０外周方向の幅Ｗ１を９ｍｍにする。そして、溝部２６として１５個の溝部２６を形成する。これにより、半導体ウエハ１０の外周の長さ及び１５個の溝部２６の幅Ｗ１の合計値をそれぞれＲ１及びＲ２とした場合に、（Ｒ１−Ｒ２）／Ｒ１の値を、０．７１８とする。
【００４３】
図２３は、実施の形態５に係る半導体ウエハの（Ｒ１−Ｒ２）／Ｒ１の値と反り量の関係を表すグラフである。図２４は、実施の形態５に係る半導体ウエハの（Ｒ１−Ｒ２）／Ｒ１の値と凹部の外縁部付近のレジスト膜の厚さの関係を表すグラフである。図２３には、外縁部１８に溝部２６が設けられていない時の反り量に対する相対値が示されている。図２４には、半導体ウエハ１０の裏面の全体が研削されて外縁部１８が設けられていない時のレジスト膜の厚さに対する相対値が示されている。図２３に示すように、（Ｒ１−Ｒ２）／Ｒ１の値が０．２より小さくなると、反り量は急激に増加する。また、図２４に示すように、（Ｒ１−Ｒ２）／Ｒ１の値が０．８より大きくなると、外縁部１８付近のレジスト膜の厚さは急激に増加する。
【００４４】
実施の形態５では、幅Ｗ１を９ｍｍにした溝部２６を１５個形成し、（Ｒ１−Ｒ２）／Ｒ１の値を０．７１８とした。このため、外縁部１８に溝部２６が設けられていない時と比較して反り量はそれほど増加せず、外縁部１８が設けられていない時と比較してレジスト膜の厚さはそれほど増加しない。つまり、半導体ウエハ１０の反りを実施の形態４よりも効果的に防止するともに、凹部２４の外縁部１８付近にレジストが溜まるのを防止し、歩留まりを向上できる。
【００４５】
なお、実施の形態５では、（Ｒ１−Ｒ２）／Ｒ１の値を０．７１８にしなくても、０．２〜０．８の範囲にすれば、同様の効果が得られる。
【００４６】
実施の形態６．
以下に、実施の形態６に係る半導体装置の製造方法について実施の形態１とは異なる点を説明する。図２５は、実施の形態６に係る半導体ウエハの裏面を示す工程図である。実施の形態６では、半導体ウエハ１０の裏面を研削して凹部２４を形成する前に、半導体ウエハ１０の表面から裏面まで切り抜いたノッチ領域３６を形成する。そして、ノッチ領域３６に溝部２６を形成するため、半導体ウエハ１０をキャリア保管容器内やプロセス装置内で搬送する場合に、薄層化された溝部２６が接触するのを防止できる。このため、半導体ウエハ１０が割れるのを防止し、歩留まりを向上できる。
【００４７】
実施の形態６の変形例を説明する。図２６は、実施の形態６の変形例に係る半導体ウエハの裏面を示す工程図である。この変形例では、ノッチ領域３６とは別に、半導体ウエハ１０の表面から裏面まで切り抜いた切抜き領域３８を形成し、溝部２６を切抜き領域３８にも形成する。このため、凹部２４の底面にレジスト３０を塗布する時、余分なレジスト３０が複数の溝部２６を介して半導体ウエハ１０の外側に排出される。従って、実施の形態６よりも効果的にレジスト３０が溜まるのを防止して歩留まりを向上するとともに、半導体ウエハ１０が割れるのを防止できる。
【符号の説明】
【００４８】
１０  半導体ウエハ
１４  電力用半導体素子
１８  外縁部
２４  凹部
２６  溝部
２８  角隅部
３０  レジスト
３２  半導体素子
３４  エッチング液
３６  ノッチ領域
【図１】
2010283185.tif 000003
【図２】
2010283185.tif 000004
【図３】
2010283185.tif 000005
【図４】
2010283185.tif 000006
【図５】
2010283185.tif 000007
【図６】
2010283185.tif 000008
【図７】
2010283185.tif 000009
【図８】
2010283185.tif 000010
【図９】
2010283185.tif 000011
【図１０】
2010283185.tif 000012
【図１１】
2010283185.tif 000013
【図１２】
2010283185.tif 000014
【図１３】
2010283185.tif 000015
【図１４】
2010283185.tif 000016
【図１５】
2010283185.tif 000017
【図１６】
2010283185.tif 000018
【図１７】
2010283185.tif 000019
【図１８】
2010283185.tif 000020
【図１９】
2010283185.tif 000021
【図２０】
2010283185.tif 000022
【図２１】
2010283185.tif 000023
【図２２】
2010283185.tif 000024
【図２３】
2010283185.tif 000025
【図２４】
2010283185.tif 000026
【図２５】
2010283185.tif 000027
【図２６】
2010283185.tif 000028