(57)【要約】【課題】適切な制御が実施されるように、コントローラは、ＤＶＩレシーバのような特定のコンポーネントがインストールされているか否かを知り、ＤＶＩレシーバがインストールされている場合、インストールされたＤＶＩ回路にＤＶＩビデオが供給されているかを知る必要がある。【解決手段】任意的ビデオレシーバ回路がビデオシステムに組み込まれているときには任意的ビデオレシーバ回路に結合される端子から信号を受け取る入力ポートを有するスイッチと、スイッチに結合され、信号の論理状態を検出するコントローラであって、検出した信号の論理状態に基づき任意的ビデオレシーバ回路がビデオシステムに組み込まれているか決定し、任意的ビデオレシーバ回路がビデオシステムに組み込まれているとき、検出した信号の論理状態に基づき、ビデオ信号が任意的ビデオレシーバ回路に印加されているか決定するコントローラとを有するビデオシステムである。【選択図】図１
2010134467.tif 000002
【特許請求の範囲】
【請求項１】
ビデオシステムであって、
任意的ビデオレシーバ回路が前記ビデオシステムに組み込まれているときには前記任意的ビデオレシーバ回路に結合される端子から信号を受け取る入力ポートを有するスイッチと、
前記スイッチに結合され、前記信号の論理状態を検出するコントローラであって、検出した前記信号の前記論理状態に基づき前記任意的ビデオレシーバ回路が前記ビデオシステムに組み込まれているか決定し、前記任意的ビデオレシーバ回路が前記ビデオシステムに組み込まれているとき、検出した前記信号の前記論理状態に基づき、ビデオ信号が前記任意的ビデオレシーバ回路に印加されているか決定するコントローラとを有するビデオシステム。
【請求項２】
前記任意的ビデオレシーバ回路はデジタルビデオインタフェース（ＤＶＩ）集積回路である、請求項１に記載のビデオシステム。
【請求項３】
プリント回路基板をさらに有し、
前記任意的ビデオレシーバ回路があるときには前記任意的ビデオレシーバ回路と、前記スイッチとが前記プリント回路基板に含まれる、請求項１に記載のビデオシステム。
【請求項４】
前記コントローラは、前記任意的ビデオレシーバ回路が前記ビデオシステムに組み込まれているか第１の時間に決定し、前記任意的ビデオレシーバ回路が前記ビデオシステムに組み込まれているとき、前記ビデオ信号が前記任意的ビデオレシーバ回路に印加されているか、前記第１の時間より後の時刻に決定する、請求項１に記載のビデオシステム。
【請求項５】
前記ビデオ信号はＤＶＩ信号である、請求項１に記載のビデオシステム。
【請求項６】
ビデオシステムの動作方法であって、
任意的ビデオレシーバ回路が前記ビデオシステムに組み込まれているときには前記任意的ビデオレシーバ回路に結合される、前記ビデオシステムの端子から、論理状態を有する信号を受け取る段階と、
前記信号の前記論理状態に基づき前記任意的ビデオレシーバ回路が前記ビデオシステムに組み込まれているか決定する段階と、
前記任意的ビデオレシーバ回路が前記ビデオシステムに組み込まれているとき、前記信号の前記論理状態に基づき、ビデオ信号が前記任意的ビデオレシーバ回路に印加されているか決定する段階とを含む方法。
【請求項７】
前記任意的ビデオレシーバ回路はデジタルビデオインタフェース（ＤＶＩ）集積回路である、請求項６に記載の方法。
【請求項８】
前記任意的ビデオレシーバ回路が前記ビデオシステムに組み込まれているか決定する段階は、第１の時間に行われ、前記任意的ビデオレシーバ回路が前記ビデオシステムに組み込まれているとき、前記ビデオ信号が前記任意的ビデオレシーバ回路に印加されているか決定する段階、前記第１の時間より後の時刻に行われる、請求項６に記載の方法。
【請求項９】
前記ビデオ信号はＤＶＩ信号である、請求項６に記載の方法。
【請求項１０】
前記ビデオシステムはテレビジョンデバイスを有する、請求項６に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ビデオディスプレイの分野に関し、実施の形態としてはテレビジョンの分野に関する。
【０００２】
本出願は、２００２年４月３日に提出された優先権の仮出願６０／３７０，０１３の利益を特許請求するものである。
【背景技術】
【０００３】
現代のテレビジョン受像機及び他のビデオディスプレイ装置は、コスト及び技術的な優秀性の両者に関して非常に競争力のある環境で販売されている。結果として、最小の安価な技術で様々な機能を提供することが非常に重要である。アンテナ又はケーブルテレビジョンシステムより、無線周波信号の受信のためのチューナをもつテレビジョン受像機を提供することが望まれ続けている。さらに、多くのテレビジョン受像機は、Ｓ−ビデオ、ＲＧＢ又はコンポジットビデオのような、各種形式のベースバンドアナログビデオを許容するためのビデオ入力ポートが装備されている。これらの入力により、ビデオカメラのようなソースからのビデオを表示することが便利になる。
【０００４】
デジタル・ビジュアル・インタフェース（ＤＶＩ）は、Ｄｉｇｉｔａｌ  Ｄｉｓｐｌａｙ  Ｗｏｒｋｉｎｇ  Ｇｒｏｕｐ，Ａｔｔｎ．ＤＤＷＧ  Ａｄｍｉｎｉｓｔｅｒ，Ｍ／／ｓ  ＪＦ３−３６２，２１１１  ＮＥ  ２５ｔｈ  Ａｖｅｎｕｅ，Ｈｉｌｌｓｂｏｒｏ，ＯＲ９７１２４−５９６１により開発されている。ＤＶＩ仕様は、ｗｗｗ．ｄｄｗｇ．ｏｒｇでオンラインにより入手可能であり、ビジュアルデータ向け高速デジタルコネクションに対応するものである。ビデオディスクプレーヤより、ＤＶＩビデオを視聴することを可能にするため、ＤＶＩビデオを許容して処理する追加機能をもつテレビジョン受像機及びモニタを提供することが望まれている。ＤＶＩインタフェースとの使用のために利用可能な製品のなかには、集積回路のＤＶＩレシーバ／ＣＲＴコントローラがあり、ＤＶＩ信号をアナログビデオ及び２Ｈ同期信号に変換する。この集積回路のＤＶＩレシーバは、ＳｕｎｎｙＶａｌｅ  ＣＡのＳｉｌｉｃｏｎ  Ｉｍａｇｅ社により製造される型式ＳｉＩ９０７又はＳｉｌ９０７である。なお、「２Ｈ」とは、標準のＮＴＳＣ水平周波数である約１５，７３４Ｈｚの２倍に等しい周波数を表している。
【０００５】
コスト及び販売の理由のため、全てのテレビジョン受像機がＤＶＩレシーバを装備している訳ではない。テレビジョン受像機の多様性をもたらすための１つの高価ではない方法は、関連されるレシーバのグループに関する全てのテレビジョン受像機に関する主要な処理部分用に一般のプリント回路ボードを使用することであり、低価格のテレビジョン受像機での使用に予定されるプリント回路ボードからＤＶＩレシーバを単に「除く」ことである。プリント回路ボード上の電気コンポーネントの置き換えは、「ポピュレーション」として知られており、「デポピュレーション」は、厳密に言えばコンポーネントを現実に取り除くことを示唆する場合があり、アセンブリの間にボードにおける所与のコンポーネントを置き換えるための意図的な故障にも当てはまる。このように、テレビジョン受像機の所与のモデルをつくるための１つの方法は、処理部分用に一般のプリント回路ボードを有すること、及び所望のモデルのサブセットに従ってＤＶＩレシーバでボードをポピュレートするか、デポピューレートするかのいずれかである。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
多くのテレビジョン受像機は、マイクロプロセッサベースのコントローラを含んでいる。所与のモデルの様々なサブセットが動作するため、マイクロプロセッサ又はコントローラは、適切な制御が実施されるように、ＤＶＩレシーバのような特定のコンポーネントがインストール（搭載）されているか否かを知る必要がある。ＤＶＩレシーバがインストールされている場合、マイクロプロセッサはまた、ＤＶＩビデオがインストールされたＤＶＩ回路に現在供給されているかを知る必要もある。
【課題を解決するための手段】
【０００７】
本発明の態様に係るビデオディスプレイ装置は、ビデオ情報とオーディオ情報の一方を処理するための入力を有するシグナルプロセッサを含んでいる。検出器が設けられ、この検出器は、検出器が存在するときに該検出器が存在することを、検出器が存在しないときに該検出器が存在しないことを選択的に示す信号を、第一のインターバルの間に、ある端子で発生する。検出器は、存在する場合、入力信号が存在するときに入力信号の該入力で存在することを、入力信号が存在しないときに入力信号が存在しないことを選択的に示す信号を、第一のインターバルとは異なる第二のインターバルの間に、同じ端子で発生するために入力信号に応答する。端子で発生された信号に応答するコントローラは、シグナルプロセッサの動作モードを制御する。本発明のこの態様の１つのバージョンでは、検出器及びシグナルプロセッサの少なくとも１部の両者は、共通の集積回路に含まれる。入力信号は、ＤＶＩ信号を含んでいる場合がある。検出器は、スタートアップ時間インターバルの間に、検出器の存在及び不存在をそれぞれ示す信号を発生するため、選択信号に応答する場合がある。ビデオディスプレイ装置の検出器は、検出器が存在するときに第一のインターバルの間に、端子を能動的に駆動する半導体を含んでいる場合があり、信号は、検出器が存在しないときに能動的な方式により該端子で発生される。検出器が存在しないことを示す信号は、プルアップ抵抗により発生される。
【図面の簡単な説明】
【０００８】
【図１】本発明の態様に係るテレビジョン受像機の簡略化されたブロック図である。
【図２Ａ】電源オンに続く電圧の印加を表すタイムラインである。
【図２Ｂ】電源オン信号を表すタイムラインである。
【図２Ｃ】ＤＶＩレシーバＩＣ及びＤＶＩビデオが存在する場合のＧＰＩＯ信号を表すタイムラインである。
【図２Ｄ】ＤＶＩレシーバＩＣが存在し、かつＤＶＩビデオがない場合のＧＰＩＯ信号を表すタイムラインである。
【図２Ｅ】ＤＶＩレシーバＩＣが存在しない場合のＧＰＩＯ信号を表すタイムラインである。
【発明を実施するための形態】
【０００９】
図１において、参照符号１０として示されるテレビジョン受像機は、ディスプレイ装置１２を含んでおり、このディスプレイ装置は、無線周波（ＲＦ）入力ポート１４を経由して、アナログビデオポート１６を経由して、又はデジタルＤＶＩポート１８を経由して、テレビジョン受像機１０に到達するビデオの内容を表示する。ＲＦ信号は、ＲＦポート１４に印加された場合にブロック２０に接続され、このブロックは、ＲＦ搬送波を選局するため、及びその搬送波からアナログビデオ信号を抽出するための、全てが当該技術分野では公知であるチューナ、中間周波（ＩＦ）増幅器及び復調器を表している。結果的に得られるアナログビデオは、存在する場合、信号経路２２を通して、参照符号３１で示されるアナログビデオスイッチの入力ポート３１ｂに印加される。ＲＦ搬送波で変調されないアナログビデオは、入力ポート１６及び別のアナログビデオ経路１７を経由して、ビデオスイッチ３１の別の入力ポート３１ｃに印加される場合がある。アナログビデオ信号の選択された１つは、アナログスイッチ３１の出力ポート３１ｏから、ブロック５０として例示される、ディスプレイ装置１２での表示を生成するための従来のビデオ処理及び走査に接続される。
【００１０】
ＤＶＩデジタル信号が利用可能な場合、このＤＶＩデジタル信号は、ポート１８及び図１のテレビジョン受像機１０のプリント回路ボード８の導電性のプリント回路経路すなわちパッド３２１を経由して、型式Ｓｉ  Ｉ９０７である集積回路のＤＶＩレシーバ３０の入力ポート３０ｉに印加される場合がある。集積回路のＤＶＩレシーバ３０は、そのＶｃｃ入力端子３０ｖに印加される直流電圧により電圧が印加される。説明されたように、集積回路のＤＶＩレシーバ３０は、いずれか特定の受像機においてインストールされているか、インストールされていない場合がある。集積回路のＤＶＩレシーバ３０は、テレビジョン受像機１０に存在するとき、ＤＶＩビデオをプリント回路ボード８の入力導電性パッド３２１からそのピンのペア２，３；５１，５２；４８，４９；５，６で受け、デジタルビデオをアナログビデオに変換し、このアナログビデオは、更なる使用のために、プリント回路出力の導電性パッド３２２で利用可能にされる。アナログスイッチ３１は、ＤＶＩレシーバの集積回路３０のポート３２２で生成される高精細ビデオを処理可能である場合、アナログ信号は、スイッチの集積回路３１のアナログ信号入力ポートに接続することができる。例示される実施の形態では、スイッチ集積回路３１は、ＤＶＩビデオとの使用のために２Ｈで定格されておらず、したがって、ＤＶＩビデオは、経路３５を経由して、ＤＶＩレシーバの集積回路３０のアナログビデオ出力ポート３２２からブロック４１で例示される別のアナログスイッチに、そこからビデオ処理及び走査ブロック５０に経路制御される。
【００１１】
他方で、ＤＶＩレシーバの集積回路３０がインストールされていない場合、ポート１８に印加される場合があるいずれかのＤＶＩビデオは、導電性パッド３２１よりも先に進むことはない。インストールされている場合、ＤＶＩレシーバ３０は、走査検出ピン４０をも含んでおり、ＤＶＩビデオが存在するとき、この走査検出ピンで、動作の間に論理ハイのレベルが現れ、ＤＶＩビデオが存在しないとき、この走査検出ピンで、論理ロウのレベルが現れる。プリント回路パッド３２３は、カップリング抵抗Ｒ１を経由して、スイッチＩＣ３１の汎用の入力／出力（ＧＰＩＯ）ピン５に接続される。ＤＶＩレシーバ３０は、リセットピン３９をさらに含んでおり、このリセットピンは、製造業者に従って、内部のデジッタ（ｄｅ−ｊｉｔｔｅｒ）回路の適切なモードを選択するため、電源オンの後の少なくとも１００ナノ秒の間にロウ状態を保持する必要がある。広帯域のデジタルコンテンツのプロテクションのため、リセットピン３９は、外部の電源オン回路に接続されるべきであり、この外部の電源オン回路は、要求されるロウ期間の後にピン３９の信号をハイにする。特定の実施の形態では、ブロック３１で例示されるマルチポイントスイッチの集積回路は、型式ＬＡ７９５００の６入力３出力のオーディオ−ビデオスイッチであり、Ｓａｎｙｏ  Ｅｌｅｃｔｒｉｃ社により製造されている。ＤＶＩレシーバの集積回路３０のピン４０で生成される走査検出信号は、導電性パッド３２３を経由して、ＩＣ３１の汎用の入力−出力（ＧＰＩＯ）ピン５に対応するスイッチＩＣ３１の入力ポート３１ａに印加される。図１に例示されるように、スイッチＩＣ３１のピン５は、参照符号３１Ｐで示されるプルアップ抵抗を経由して１２ボルトのＶｃｃ２電源に内部的に接続されている。選択された標準のビデオは、ブロック５０として共に例示される更なるビデオ処理及び走査の発生に印加するため、及び最終的な装置１２による表示のため、選択ビデオ出力ポート３１ｏに接続される。
【００１２】
制御システム３７は、図１ではマイクロプロセッサ（μＰ）３７Ｐを含むものとして例示されており、テレビジョン装置１０の様々な部分にそれらの制御のために接続されており、特に、スイッチをモニタ及び制御するため、標準のＰｈｉｌｉｐｓ型のＩ２Ｃバス３３を経由して、スイッチ集積回路３１のＣＬＫピン４２及びＤＡＴＡピン４３に接続されている。
【００１３】
図１のＤＶＩレシーバＩＣ３０の特質は、ＤＶＩレシーバの集積回路３０のリセット入力ピン３９に印加されるアクティブな論理ロウに応答して、走査検出ピン４０の状態が強制的に論理ロウの状態になることである。
【００１４】
ＤＶＩレシーバの集積回路の電源オンによる寄与は、テレビジョン受像機１０におけるＩＣの存在又は不存在を判定するために使用される。本発明の態様によれば、図１のブロック３４として例示される電源オンのリセット構成は、電源オンのリセット（ＰＯＲ：ｐｏｗｅｒ−ｏｎ  ｒｅｓｅｔ）信号を生成し、このＰＯＲ信号は、電源オンに続いて最初のインターバルの間にアクティブな論理ロウのレベルを有し、最初のインターバルに続いて、高インピーダンス、すなわち非アクティブな論理ハイの状態になる。ＰＯＲ信号がアクティブな論理ロウである最初のインターバルは、図２におけるインターバルｔ０からｔ８である。用語「図２」とは、図２Ａ、図２Ｂ、図２Ｃ、図２Ｄ及び図２Ｅのグループを意味するために使用されている。より詳細には、図２の時間インターバルｔ０〜ｔ２に関連するとして例示される電源オンでは、印加電圧Ｖｃｃ１及びＶｃｃ２は、そのうちのいずれかが波形２１０により表されており、図１の集積回路３０及び３１にそれぞれ印加されている。図２の時間ｔ２の後、印加電圧２１０は、集積回路が使用できるように、そのフルバリューに到達したものと考えられる。時間依存型の電源オンリセット（ＰＯＲ）信号は、図２ｂに参照符号２１２として例示されている。ＰＯＲ信号２１２は、図２において時間ｔ０からｔ８までアクティブなロウレベルにあり、その後の全てに時間で非アクティブな論理ハイのレベル（開回路）になる。
【００１５】
本発明の態様によれば、図１におけるプリント回路ボード８におけるＤＶＩレシーバのＩＣ３０の存在又は不存在の関する判定は、図２の時間ｔ０とｔ８との間にある時間ｔ６のような時間で行われる。より詳細には、図２の時間ｔ０と時間ｔ２の間にある時間では、図１の電源オンリセット回路３４は、図２ｂにおける波形２１２により例示されるようなアクティブな論理ロウのレベルを生成し、論理ロウレベルを図１のＤＶＩレシーバのＩＣ３０のリセットピン３９に印加する。ＩＣ３０がプリント回路ボード８に存在する場合、インターバルｔ０〜ｔ８の間にリセットピン３９に印加される論理ロウレベルにより、例示されていない半導体は、走査検出ピン４０をアクティブに駆動して、図２Ｃの波形２１４により示されるような論理ロウレベルにする。抵抗Ｒ１の値は、スイッチ集積回路３１の内部のプルアップ抵抗３１Ｐの値と共に選択される。これにより、パッド３２３に印加されるアクティブな論理ロウレベルにより、ＧＰＩＯピン５は論理ロウのレベルをとるが、非アクティブな論理ハイのレベル（開回路）はパッド３２３に印加された場合、ＧＰＩＯピン５は、論理ハイのレベルをとる。１実施の形態では、抵抗Ｒ１の値は、３３００オームに選択される。時間ｔ６では、図１の制御システム３７は、ＩＩＣバス３３を経由して、ポーリング機能の一部としてスイッチ３１に問い合わせ、スイッチ３１のＧＰＩＯピン５の状態を判定する。ピン５の状態が時間ｔ６でロウである場合、ＤＶＩレシーバＩＣ３０は、存在するものと思われる。コントローラ３７は、その後、ＤＶＩレシーバの知られた存在に従って図１のテレビジョン１０の動作を制御することができる。他方で、スイッチＩＣ３１のＧＰＩＯピン５が、図２Ｅの波形２１４により例示されるように、時間ｔ６でパッシブに論理ハイであることが分かる場合、ＤＶＩレシーバＩＣ３０が存在しないものと思われる。
【００１６】
図１のＤＶＩレシーバＩＣ３０が存在するものと思われる場合、コントローラは、ＤＶＩレシーバＩＣに印加されるＤＶＩ信号の存在又は不存在を判定するために進む。これは、図１のＤＶＩレシーバＩＣ３０のピン４０で生成される走査検出信号に応答して、図２の時間ｔ１０のような時間で、スイッチＩＣ３１のＧＰＩＯピン５の論理状態を決定することで達成される。時間ｔ１０は、時間ｔ８に続く任意の時間で生じることができ、ＤＶＩビデオが通常動作の間に存在及び不存在になる場合があるので、１を超えて生じることもできる。より詳細には、Ｓｉ  Ｉ９０７の集積回路のＤＶＩレシーバは、ＤＶＩ信号が存在する場合にはピン４０でアクティブな論理ハイのレベルを生じ、ＤＶＩ信号が存在しない場合にはアクティブな論理ロウのレベルを生じる。ＤＶＩ信号が存在する場合、図２Ｃの信号２１４は、ＤＶＩレシーバＩＣ３０が存在し、ＤＶＩ信号が存在するときに論理ハイのレベルになる。他方で、ＤＶＩレシーバ集積回路３０が存在するが、ＤＶＩビデオが存在しない場合、図１のスイッチ３１のＧＰＩＯピン５は、図２Ｄの時間ｔ１０で波形２１４により示されるように、論理ハイの状態になる。時間ｔ１０（又は任意の後続する時間）での図１のスイッチ３１のＧＰＩＯピン５の状態を調べることで、ＤＶＩビデオの存在又は不存在がわかる。
【００１７】
本発明の特徴の実行において、スイッチ３１の入力ポート３１ａ（ピン５）での信号を調べることで、集積回路３０の存在又は不存在が判定され、スイッチ３１の同じポート３１ａ又はピン５での信号を調べることで、ＤＶＩ信号の存在又は不存在が判定される。
【００１８】
図２Ｅは、図１のＤＶＩレシーバ集積回路３０がプリント回路ボード８にないとき、図１のスイッチ３１のＧＰＩＯピン５の状態を例示している。より詳細には、存在するＤＶＩレシーバＩＣがないので、抵抗３１Ｐにより論理ハイの状態にピン５のプルアップを妨げるものがない。ＤＶＩビデオの存在又は不存在とは無関係である。これは、レシーバＩＣがないため、ＤＶＩビデオをデコードすることができないためである。このように、図１のコントローラ３７は、ＤＶＩレシーバＩＣが存在しない場合にはＤＶＩビデオの存在又は不存在の判定を行わず、又は、ＤＶＩビデオの存在の判定が行われる場合には、結果は意味がないものとして無視される。
【００１９】
上記実施形態について以下の付記を記載する。
（付記１）ビデオ情報とオーディオ情報のうちの１つを処理するための入力を有するシグナルプロセッサと、
検出器が存在するときに該検出器が存在すること、該検出器が存在しないときに該検出器が存在しないことを選択的に示す信号を、第一のインターバルの間に端子で発生し、該検出器が存在する場合、入力信号が存在するときに該入力信号が該入力で存在すること、該入力信号が存在しないときに該入力信号が存在しないことを選択的に示す信号を、該第一のインターバルとは異なる第二のインターバルの間に、該端子で発生するために該入力信号に応答する検出器と、
該シグナルプロセッサの動作モードを制御するため、該端子で発生された信号に応答するコントローラと、
を備えることを特徴とするビデオディスプレイ装置。
（付記２）該検出器、及び該シグナルプロセッサの少なくとも１部の両者は、共通の集積回路に含まれる、
付記１記載のビデオディスプレイ装置。
（付記３）該入力信号は、デジタル・ビジュアル・インタフェース信号を備える、
付記１記載のビデオディスプレイ装置。
（付記４）該検出器は、該検出器の存在又は不存在をそれぞれ示す該信号を発生するため、スタートアップ時間インターバルの間に選択信号に応答する、
付記１記載のビデオディスプレイ装置。
（付記５）該検出器は、該検出器が存在するときに該第一のインターバルの間に該端子を能動的に駆動する半導体を含み、該検出器が存在しないときに受動的な方式で該端子に信号が発生される、
付記１記載のビデオディスプレイ装置。
（付記６）該検出器が存在しないことを示す信号は、プルアップ抵抗により発生される、
付記１記載のビデオディスプレイ装置。
（付記７）少なくとも第一の信号を受けるための端子を含み、システムに搭載される他の回路の存在又は不存在を判定するために該第一の信号に応答して動作し、搭載された該回路に印加された特定の信号の存在又は不存在を判定するために該端子で第二の信号の受信に応答するプロセッサを備えるシステム。
【符号の説明】
【００２０】
１０  テレビジョン受像機
１２  ディスプレイ装置
１４  ＲＦ入力ポート
１６  アナログビデオポート
１７  アナログビデオ経路
１８  ＤＶＩポート
２０  チューナ、ＩＦ、復調器ブロック
２２  信号経路
３０  ＤＶＩレシーバ集積回路
３１  アナログビデオスイッチ
３３  Ｉ２Ｃバス
３４  電源オンリセット
３７  制御システム
４１  アナログビデオスイッチ
５０  ビデオ処理及び走査ブロック
【図１】
2010134467.tif 000003
【図２Ａ】
2010134467.tif 000004
【図２Ｂ】
2010134467.tif 000005
【図２Ｃ】
2010134467.tif 000006
【図２Ｄ】
2010134467.tif 000007
【図２Ｅ】
2010134467.tif 000008