(57)【要約】【課題】Ｉon／Ｉoffを減少させることなく、有機半導体層とソース・ドレイン電極との接触抵抗を低減することを可能にする。【解決手段】表面が絶縁性を有する基板１１の表面上に形成されたゲート電極１２と、前記基板１１上に形成されていて前記ゲート電極１２を被覆する有機絶縁膜からなるゲート絶縁膜１３と、前記ゲート絶縁膜１３上に離間して形成されていて少なくとも表面が触媒金属からなるソース・ドレイン電極１４、１５と、前記ソース・ドレイン電極１４、１５の表面に形成された炭素薄膜１６、１７と、前記ゲート絶縁膜１３上に形成されていて前記炭素薄膜１６、１７が形成された前記ソース・ドレイン電極１４、１５を被覆する有機半導体層１８を有する有機半導体装置１である。【選択図】図１
2010141161.tif 000002
【特許請求の範囲】
【請求項１】
表面が絶縁性を有する基板の表面上に形成されたゲート電極と、
前記基板上に形成されていて前記ゲート電極を被覆する有機絶縁膜からなるゲート絶縁膜と、
前記ゲート絶縁膜上に離間して形成されていて少なくとも表面が触媒金属からなるソース・ドレイン電極と、
前記ソース・ドレイン電極の表面に形成された炭素薄膜と、
前記ゲート電極の両側上方の前記ゲート絶縁膜上に形成されていて前記炭素薄膜が形成された前記ソース・ドレイン電極を被覆する有機半導体層を有する
有機半導体装置。
【請求項２】
前記ソース・ドレイン電極は触媒金属で形成されている
請求項１記載の有機半導体装置。
【請求項３】
前記ソース・ドレイン電極は金属で形成され、
前記触媒金属は前記ソース・ドレイン電極の表面を被覆する触媒金属膜で形成されている
請求項１記載の有機半導体装置。
【請求項４】
前記触媒金属膜は、ニッケル、コバルト、鉄、もしくはそれらのうちの２種以上からなる合金で形成されている
請求項２または請求項３記載の有機半導体装置。
【請求項５】
前記炭素薄膜は、カーボンナノチューブ、カーボンナノファイバー、もしくはカーボンナノウォールで形成されている
請求項１、請求項２または請求項３記載の有機半導体装置。
【請求項６】
表面が絶縁性を有する基板の表面上に離間して形成されていて少なくとも表面が触媒金属からなるソース・ドレイン電極と、
前記ソース・ドレイン電極の表面に形成された炭素薄膜と、
前記基板上に形成されていて前記炭素薄膜が形成された前記ソース・ドレイン電極を被覆する有機半導体層と、
前記有機半導体層上に形成されたゲート絶縁膜と、
前記ソース・ドレイン電極間上方の前記ゲート絶縁膜上に形成されたゲート電極を有する
有機半導体装置。
【請求項７】
前記ソース・ドレイン電極は触媒金属で形成されている
請求項６記載の有機半導体装置。
【請求項８】
前記ソース・ドレイン電極は金属で形成され、
前記触媒金属は前記ソース・ドレイン電極を被覆する触媒金属膜で形成されている
請求項６記載の有機半導体装置。
【請求項９】
前記触媒金属膜は、ニッケル、コバルト、鉄、もしくはそれらのうちの２種以上からなる合金で形成されている
請求項７または請求項８記載の有機半導体装置。
【請求項１０】
前記炭素薄膜は、カーボンナノチューブ、カーボンナノファイバー、もしくはカーボンナノウォールで形成されている
請求項６、請求項７または請求項８記載の有機半導体装置。
【請求項１１】
表面が絶縁性を有する基板の表面上にゲート電極を形成する工程と、
前記基板上に前記ゲート電極を被覆する有機絶縁膜からなるゲート絶縁膜を形成する工程と、
前記ゲート電極の両側上方の前記ゲート絶縁膜上に少なくとも表面が触媒金属で形成されたソース・ドレイン電極を離間して形成する工程と、
前記ソース・ドレイン電極の表面に炭素薄膜を形成する工程と、
前記ゲート絶縁膜上に前記炭素薄膜が形成された前記ソース・ドレイン電極を被覆する有機半導体層を形成する工程を有する
有機半導体装置の製造方法。
【請求項１２】
前記ソース・ドレイン電極は触媒金属膜で形成される
請求項１１記載の有機半導体装置の製造方法。
【請求項１３】
前記少なくとも表面が触媒金属で形成されたソース・ドレイン電極を離間して形成する工程は、
前記ゲート絶縁膜上にソース・ドレイン電極を離間して形成する工程と、
前記ソース・ドレイン電極の表面に触媒金属膜を形成する工程を有する
請求項１１記載の有機半導体装置の製造方法。
【請求項１４】
前記触媒金属膜にニッケルを用いて前記ソース・ドレイン電極を形成した後で、前記炭素薄膜を形成する前に、
前記触媒金属膜の表面を還元処理する工程を有する
請求項１２または請求項１３記載の有機半導体装置の製造方法。
【請求項１５】
表面が絶縁性を有する基板の表面上に少なくとも表面が触媒金属で形成されたソース・ドレイン電極を離間して形成する工程と、
前記ソース・ドレイン電極の表面に前記炭素薄膜を形成する工程と、
前記基板上に前記炭素薄膜が形成された前記ソース・ドレイン電極を被覆する有機半導体層を形成する工程と、
前記有機半導体層上にゲート絶縁膜を形成する工程と、
前記ソース・ドレイン電極間上方の前記ゲート絶縁膜上にゲート電極を形成する工程を有する
有機半導体装置の製造方法。
【請求項１６】
前記ソース・ドレイン電極は触媒金属膜で形成される
請求項１５記載の有機半導体装置の製造方法。
【請求項１７】
前記少なくとも表面が触媒金属で形成されたソース・ドレイン電極を離間して形成する工程は、
前記基板上にソース・ドレイン電極を離間して形成する工程と、
前記ソース・ドレイン電極の表面に触媒金属膜を形成する工程を有する
請求項１５記載の有機半導体装置の製造方法。
【請求項１８】
前記触媒金属にニッケルを用いて前記ソース・ドレイン電極で形成した後で、前記炭素薄膜を形成する前に、
前記触媒金属膜の表面を還元処理する工程を有する
請求項１６または請求項１７記載の有機半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
現在、有機ＴＦＴ（Thin Film Transistor）はさまざまな電子機器への応用に向けて研究開発が盛んに行われている。特に、フレキシブルディスプレイのバックプレーンの応用技術に関心が高く、高精細な有機ＴＦＴを製造することが望まれている。
【０００３】
有機ＴＦＴでは、ボトムコンタクト構造を用いることにより比較的チャネル長の短いＴＦＴを作製することができ、高精細なバックプレーンを実現することができる。
【０００４】
本来ＴＦＴは、チャネル長に反比例して、駆動能力が向上するが、ボトムコンタクト構造の有機ＴＦＴでは有機半導体と電極界面で形成される接触抵抗が比較的高いため、チャネル長に反比例した、駆動能力の向上が得られなくなることがある。
特に、優れた特性を示す有機半導体を用いた場合にこの現象が顕著に起こるため、有機半導体と電極間の接触抵抗の低減は有機ＴＦＴにおいて大きな課題となっている。
【０００５】
このような有機半導体と電極間の接触抵抗の低減方法に、カーボンナノチューブ（ＣＮＴ）を用いる方法がある（例えば、非特許文献１参照。）。
すなわち、カーボンナノチューブを基板上に散布し、有機半導体と電極との間にカーボンナノチューブを介在させることで、接触抵抗の低減を行うものである。
しかしながら、上記手法では、接触抵抗を低減する効果を高めるために高濃度のカーボンナノチューブを散布すると、チャネル領域にも影響がおよび、その結果、オン電流値／オフ電流値（Ｉon／Ｉoff）が減少するという問題がある。
【０００６】
【非特許文献１】S.Liu et al,Appl. Phys. Lett. 92, 053306 （２００８年）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
解決しようとする問題点は、接触抵抗を低減する効果を高めるために高濃度のカーボンナノチューブを散布すると、チャネル領域にも影響がおよび、その結果、オン電流値／オフ電流値（Ｉon／Ｉoff）が減少する点である。
【０００８】
本発明は、Ｉon／Ｉoffを低減させることなく、有機半導体層とソース・ドレイン電極との接触抵抗を低減することを可能にする。
【課題を解決するための手段】
【０００９】
本発明の有機半導体装置（第１有機半装置）は、表面が絶縁性を有する基板の表面上に形成されたゲート電極と、前記基板上に形成されていて前記ゲート電極を被覆する有機絶縁膜からなるゲート絶縁膜と、前記ゲート電極の両側上方の前記ゲート絶縁膜上に離間して形成されていて少なくとも表面が触媒金属からなるソース・ドレイン電極と、前記ソース・ドレイン電極の表面に形成された炭素薄膜と、前記ゲート絶縁膜上に形成されていて前記炭素薄膜が形成された前記ソース・ドレイン電極を被覆する有機半導体層を有するものである。
【００１０】
本発明の第１有機半導体装置では、ソース・ドレイン電極の表面に炭素薄膜が形成されていることから、ソース・ドレイン電極の表面に炭素が密に存在するので、炭素薄膜を介してソース・ドレイン電極と有機半導体層との接触抵抗が低減される。また、ソース・ドレイン電極はその表面が少なくとも触媒金属からなることから、炭素薄膜はソース・ドレイン電極に選択的に形成されている。したがって、炭素薄膜は、ソース・ドレイン電極の表面に形成されていて、チャネルが形成されるゲート絶縁膜上には形成されていないので、オン電流値／オフ電流値（Ｉon／Ｉoff）が減少することがない。
【００１１】
本発明の有機半導体装置（第２有機半装置）は、表面が絶縁性を有する基板の表面上に離間して形成されていて少なくとも表面が触媒金属からなるソース・ドレイン電極と、前記ソース・ドレイン電極の表面に形成された炭素薄膜と、前記基板上に形成されていて前記炭素薄膜が形成された前記ソース・ドレイン電極を被覆する有機半導体層と、前記有機半導体層上に形成されたゲート絶縁膜と、前記ソース・ドレイン電極間上方の前記ゲート絶縁膜上に形成されたゲート電極を有するものである。
【００１２】
本発明の第２有機半導体装置では、ソース・ドレイン電極の表面に炭素薄膜が形成されていることから、ソース・ドレイン電極の表面に炭素が密に存在するので、炭素薄膜を介してソース・ドレイン電極と有機半導体層との接触抵抗が低減される。また、ソース・ドレイン電極はその表面が少なくとも触媒金属からなることから、炭素薄膜はソース・ドレイン電極に選択的に形成されている。したがって、炭素薄膜は、ソース・ドレイン電極の表面に形成されていて、チャネルが形成される基板上には形成されていないので、オン電流値／オフ電流値（Ｉon／Ｉoff）が減少することがない。
【００１３】
本発明の有機半導体装置の製造方法（第１製造方法）は、表面が絶縁性を有する基板の表面上にゲート電極を形成する工程と、前記基板上に前記ゲート電極を被覆する有機絶縁膜からなるゲート絶縁膜を形成する工程と、前記ゲート電極の両側上方の前記ゲート絶縁膜上に少なくとも表面が触媒金属で形成されたソース・ドレイン電極を離間して形成する工程と、前記ソース・ドレイン電極の表面に前記炭素薄膜を形成する工程と、前記ゲート絶縁膜上に前記炭素薄膜が形成された前記ソース・ドレイン電極を被覆する有機半導体層を形成する工程を有する。
【００１４】
本発明の有機半導体装置の第１製造方法では、ソース・ドレイン電極の表面に炭素薄膜を形成することから、ソース・ドレイン電極の表面に炭素が密に存在するので、炭素薄膜を介してソース・ドレイン電極と有機半導体層との接触抵抗が低減される。また、ソース・ドレイン電極はその表面が少なくとも触媒金属で形成されることから、炭素薄膜はソース・ドレイン電極に選択的に形成される。したがって、ゲート絶縁膜上のチャネルが形成される領域上に炭素薄膜が形成されることがないので、オン電流値／オフ電流値（Ｉon／Ｉoff）が減少することがない。
【００１５】
本発明の有機半導体装置の製造方法（第２製造方法）は、表面が絶縁性を有する基板の表面上に少なくとも表面が触媒金属で形成されたソース・ドレイン電極を離間して形成する工程と、前記ソース・ドレイン電極の表面に炭素薄膜を形成する工程と、前記基板上に前記炭素薄膜が形成された前記ソース・ドレイン電極を被覆する有機半導体層を形成する工程と、前記有機半導体層上にゲート絶縁膜を形成する工程と、前記ソース・ドレイン電極間上方の前記ゲート絶縁膜上にゲート電極を形成する工程を有する。
【００１６】
本発明の有機半導体装置の第２製造方法では、ソース・ドレイン電極の表面に炭素薄膜を形成することから、ソース・ドレイン電極の表面に炭素が密に存在するので、炭素薄膜を介してソース・ドレイン電極と有機半導体層との接触抵抗が低減される。また、ソース・ドレイン電極はその表面が少なくとも触媒金属で形成されることから、炭素薄膜はソース・ドレイン電極に選択的に形成される。したがって、基板上のチャネルが形成される領域上に炭素薄膜が形成されることがないので、オン電流値／オフ電流値（Ｉon／Ｉoff）が減少することがない。
【発明の効果】
【００１７】
本発明の第１有機半導体装置は、Ｉon／Ｉoffを減少させることなく、有機半導体層とソース・ドレイン電極との接触抵抗を低減できることから、高性能な有機半導体装置となる。
【００１８】
本発明の第２有機半導体装置は、Ｉon／Ｉoffを減少させることなく、有機半導体層とソース・ドレイン電極との接触抵抗を低減できることから、高性能な有機半導体装置となる。
【００１９】
本発明の有機半導体装置の第１製造方法は、Ｉon／Ｉoffを減少させることなく、有機半導体層とソース・ドレイン電極との接触抵抗を低減できることから、高性能な有機半導体装置を製造することができる。
【００２０】
本発明の有機半導体装置の第２製造方法は、Ｉon／Ｉoffを減少させることなく、有機半導体層とソース・ドレイン電極との接触抵抗を低減できることから、高性能な有機半導体装置を製造することができる。
【発明を実施するための最良の形態】
【００２１】
＜１．第１の実施の形態＞
［有機半導体装置の構成の第１例］
本発明の第１実施の形態に係る有機半導体装置の構成の第１例を、図１の概略構成断面図によって説明する。
【００２２】
図１に示すように、表面が絶縁性を有する基板１１上にゲート電極１２が形成されている。
上記基板１１には、例えばガラス基板やプラスチック基板等を用いる。または、表面に酸化シリコン、窒化シリコン、有機絶縁膜等の絶縁膜で形成されている基板であってもよい。
上記ゲート電極１２には、例えば金（Ａｕ）で形成されている。金を用いる場合には、密着層にクロム（Ｃｒ）を用いることが好ましい。
また、上記ゲート電極１２を形成する金属膜には、アルミニウム（Ａｌ）、銀（Ａｇ）、銅（Ｃｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）など一般的な電極材料を使用することができる。
【００２３】
上記基板１１上には上記ゲート電極１２を被覆するゲート絶縁膜１３が形成されている。
上記ゲート絶縁膜１３は、例えば有機絶縁膜で形成されている。有機絶縁膜材料には、例えばポリビニルフェノール（ＰＶＰ）を用いる。または、ポリメチルメタクリレート（ＰＭＭＡ）、ポリビニルアルコール（ＰＶＡ）、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂等を用いることができる。
または、上記ゲート絶縁膜１３は、例えば無機絶縁膜で形成されていてもよい。無機絶縁膜材料には、例えば酸化シリコン、窒化シリコン、酸化アルミニウム（Ａｌ2Ｏ3）、酸化タンタル（Ｔａ2Ｏ5）などの無機絶縁材料を用いることもできる。
【００２４】
上記ゲート電極１２の両側上方の上記ゲート絶縁膜１３上にはソース・ドレイン電極１４、１５が離間して形成されている。上記ソース・ドレイン電極１４、１５は、少なくとも表面が触媒金属で形成されている。
【００２５】
例えば、上記ソース・ドレイン電極１４、１５は、全体が触媒金属であるニッケル、コバルト、鉄、もしくはそれらのうちの２種以上からなる合金で形成されている。
【００２６】
または、上記ソース・ドレイン電極１４、１５は、一般的な電極材料、例えば、アルミニウム、アルミニウム合金等で形成されている。もちろん、銅、銅合金、金、白金、タングステン等の電極材料で形成することも可能である。
このソース・ドレイン電極１４、１５の表面には触媒金属膜（図示せず）が形成されている。この触媒金属膜は、少なくとも数原子層の厚さに形成されていればよい。
上記触媒金属膜は、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、タングステン（Ｗ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、鉄（Ｆｅ）、銅（Ｃｕ）、白金（Ｐｔ）、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）、ゲルマニウム（Ｇｅ）、錫（Ｓｎ）、鉛（Ｐｂ）、ビスマス（Ｂｉ）、銀（Ａｇ）、金（Ａｕ）、インジウム（Ｉｎ）、マンガン（Ｍｎ）、パラジウム（Ｐｄ）およびタリウム（Ｔｌ）から成る群から選択された少なくとも１種類の金属、もしくは、これらの元素を含む金属化合物または合金を挙げることができる。
好ましくは、上記触媒金属膜は、ニッケル、コバルト、鉄、もしくはそれらのうちの２種以上からなる合金で形成されている。
【００２７】
なお、上記ソース・ドレイン電極１４、１５は、上記ニッケル、コバルト、鉄、もしくはそれらのうちの２種以上からなる合金の他に、上記触媒金属膜の金属材料で上記ソース・ドレイン電極１４、１５を形成することもできる。
【００２８】
上記少なくとも表面が触媒金属からなる上記ソース・ドレイン電極１４、１５のそれぞれの表面には、炭素薄膜１６、１７が形成されている。
上記炭素薄膜１６、１７は、例えば、カーボンナノチューブ、カーボンナノファイバーもしくはカーボンナノウォールで形成されている。
ここでの炭素薄膜１６、１７は、結晶性を有していても、結晶性を有していなくてもよい。
具体的には、上記炭素薄膜１６、１７は、１層のカーボングラファイトシートが巻かれた構造を有する単層カーボンナノチューブ、もしくは、２層以上のカーボングラファイトシートが巻かれた構造を有するいわゆるカーボンナノチューブである。または、カーボングラファイトシートが重なったカーボンナノファイバーである。または、カーボンナノチューブもしくはカーボンナノファイバーの周囲にアモルファスカーボンが堆積（付着）したものである。または、多層グラフェンシートが基板から垂直に成長したカーボンナノウォールである。
【００２９】
上記ゲート絶縁膜１３上には、上記炭素薄膜１６、１７が形成された上記ソース・ドレイン電極１４、１５を被覆する有機半導体層１８が形成されている。
上記有機半導体層１８には、例えば、ペンタセンを用いる。または、ポリ（３ヘキシルチオフェン）［Ｐ３ＨＴ：poly(3-hexylthiophene)］を用いる。
また、上記有機半導体層１８には、ペンタセン、ポルフィリン等の低分子材料、トリイソプロピルシリルペンタセン［ＴＩＰＳ（triisopropylsilyl）ペンタセン］、ポリアリルアミン等の高分子材料を用いることができる。
このように、有機半導体装置１が構成されている。
【００３０】
上記有機半導体装置１では、ソース・ドレイン電極１４、１５のそれぞれの表面に炭素薄膜１６、１７が形成されていることから、ソース・ドレイン電極１４、１５の表面に炭素が密に存在している。このため、炭素薄膜１６、１７を介してソース・ドレイン電極１４、１５と有機半導体層１８との接触抵抗が低減される。また、ソース・ドレイン電極１４、１５はその表面が少なくとも触媒金属からなることから、炭素薄膜１６、１７はソース・ドレイン電極１４、１５に選択的に形成されている。したがって、チャネルが形成されるゲート絶縁膜１３上には形成されていないので、オン電流値／オフ電流値（Ｉon／Ｉoff）が減少することがない。
よって、Ｉon／Ｉoffを低減させることなく、有機半導体層１８とソース・ドレイン電極１４、１５との接触抵抗を低減できることから、高性能化な有機半導体装置１となる。
【００３１】
＜２．第２の実施の形態＞
［有機半導体装置の構成の第２例］
本発明の第２実施の形態に係る有機半導体装置の構成の第２例を、図２の概略構成断面図によって説明する。
【００３２】
図２に示すように、表面が絶縁性を有する基板１１上に金属からなるソース・ドレイン電極１４、１５が離間して形成されている。
上記基板１１には、例えばガラス基板やプラスチック基板等を用いる。または、表面に酸化シリコン、窒化シリコン、有機絶縁膜等の絶縁膜で形成されている基板であってもよい。
【００３３】
上記基板１１上にはソース・ドレイン電極１４、１５が離間して形成されている。上記ソース・ドレイン電極１４、１５は、少なくとも表面が触媒金属で形成されている。
【００３４】
例えば、上記ソース・ドレイン電極１４、１５は、全体が触媒金属であるニッケル、コバルト、鉄、もしくはそれらのうちの２種以上からなる合金で形成されている。
【００３５】
または、上記ソース・ドレイン電極１４、１５は、一般的な電極材料、例えば、アルミニウム、アルミニウム合金等で形成されている。もちろん、銅、銅合金、金、白金、タングステン等の電極材料で形成することも可能である。
このソース・ドレイン電極１４、１５の表面には触媒金属膜（図示せず）が形成されている。この触媒金属膜は、少なくとも数原子層の厚さに形成されていればよい。
上記触媒金属膜は、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、タングステン（Ｗ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、鉄（Ｆｅ）、銅（Ｃｕ）、白金（Ｐｔ）、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）、ゲルマニウム（Ｇｅ）、錫（Ｓｎ）、鉛（Ｐｂ）、ビスマス（Ｂｉ）、銀（Ａｇ）、金（Ａｕ）、インジウム（Ｉｎ）、マンガン（Ｍｎ）、パラジウム（Ｐｄ）およびタリウム（Ｔｌ）から成る群から選択された少なくとも１種類の金属、もしくは、これらの元素を含む金属化合物または合金を挙げることができる。
好ましくは、上記触媒金属膜は、ニッケル、コバルト、鉄、もしくはそれらのうちの２種以上からなる合金で形成されている。
【００３６】
なお、上記ソース・ドレイン電極１４、１５は、上記ニッケル、コバルト、鉄、もしくはそれらのうちの２種以上からなる合金の他に、上記触媒金属膜の金属材料で上記ソース・ドレイン電極１４、１５を形成することもできる。
【００３７】
上記少なくとも表面が触媒金属からなる上記ソース・ドレイン電極１４、１５のそれぞれの表面には、炭素薄膜１６、１７が形成されている。
上記炭素薄膜１６、１７は、例えば、カーボンナノチューブ、カーボンナノファイバーもしくはカーボンナノウォールで形成されている。
ここでの炭素薄膜１６、１７は、結晶性を有していても、結晶性を有していなくてもよい。
具体的には、上記炭素薄膜１６、１７は、１層のカーボングラファイトシートが巻かれた構造を有する単層カーボンナノチューブ、もしくは、２層以上のカーボングラファイトシートが巻かれた構造を有するいわゆるカーボンナノチューブである。または、カーボングラファイトシートが重なったカーボンナノファイバーである。または、カーボンナノチューブもしくはカーボンナノファイバーの周囲にアモルファスカーボンが堆積（付着）したものである。または、多層グラフェンシートが基板から垂直に成長したカーボンナノウォールである。
【００３８】
上記基板１１上には上記炭素薄膜１６、１７が形成された上記ソース・ドレイン電極１４、１５被覆する有機半導体層１８が形成されている。
上記有機半導体層１８には、例えば、ポリ（３ヘキシルチオフェン）［Ｐ３ＨＴ：poly(3-hexylthiophene)］を用いる。または、ペンタセン、ポルフィリン等の低分子材料、トリイソプロピルシリルペンタセン［ＴＩＰＳ（triisopropylsilyl）ペンタセン］、ポリアリルアミン等の高分子材料を用いることができる。
【００３９】
上記有機半導体層１８上には、ゲート絶縁膜１３が形成されている。
上記ゲート絶縁膜１３は、例えば有機絶縁膜で形成されている。この有機絶縁膜材料には、例えばポリパラキシリレンのようなレジスト溶剤に対して耐性を有する樹脂を用いることができる。
または、上記ゲート絶縁膜１３は、例えば無機絶縁膜で形成されていてもよい。この無機絶縁膜材料には、例えば酸化シリコン、窒化シリコン、酸化アルミニウム（Ａｌ2Ｏ3）、酸化タンタル（Ｔａ2Ｏ5）などの無機絶縁材料を用いることもできる。
【００４０】
上記ソース・ドレイン電極１４、１５間上方の上記ゲート絶縁膜１３上には、ゲート電極１２が形成されている。
上記ゲート電極１２には、例えば、金（Ａｕ）を用いる。金を用いる場合には、密着層にクロム（Ｃｒ）を用いることが好ましい。
また、上記ゲート電極１２を形成する金属膜には、アルミニウム（Ａｌ）、銀（Ａｇ）、銅（Ｃｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）など一般的な電極材料を使用することができる。
このように、有機半導体装置２が構成されている。
【００４１】
上記有機半導体装置２では、ソース・ドレイン電極１４、１５のそれぞれの表面に炭素薄膜１６、１７が形成されていることから、ソース・ドレイン電極１４、１５の表面に炭素が密に存在している。このため、炭素薄膜１６、１７を介してソース・ドレイン電極１４、１５と有機半導体層１８との接触抵抗が低減される。また、ソース・ドレイン電極１４、１５はその表面が少なくとも触媒金属からなることから、炭素薄膜１６、１７はソース・ドレイン電極１４、１５に選択的に形成されている。したがって、炭素薄膜１６、１７はソース・ドレイン電極１４、１５の表面に形成されていて、チャネルが形成される基板１１上には形成されていないので、オン電流値／オフ電流値（Ｉon／Ｉoff）が減少することがない。
よって、Ｉon／Ｉoffを低減させることなく、有機半導体層１８とソース・ドレイン電極１４、１５との接触抵抗を低減できることから、高性能化な有機半導体装置２となる。
【００４２】
＜３．第３の実施の形態＞
［有機半導体装置の製造方法の第１例］
本発明の第３実施の形態に係る有機半導体装置の製造方法の構成の第１例を、図３の製造工程断面図によって説明する。
【００４３】
［ゲート電極の形成］
図３（１）に示すように、表面が絶縁性を有する基板１１上にゲート電極１２を形成する。
上記基板１１には、例えばガラス基板やプラスチック基板等を用いる。または、表面に酸化シリコン、窒化シリコン、有機絶縁膜等の絶縁膜で形成されている基板であってもよい。
上記ゲート電極１２を形成するには、例えば、上記基板１１上に金属膜（図示せず）を形成した後、フォトリソグラフィ技術とエッチング技術によって金属膜をパターニングすることで形成する。
上記金属膜には、例えば金（Ａｕ）を用いる。金を用いる場合には、密着層にクロム（Ｃｒ）を用いることが好ましい。
また、上記ゲート電極１２を形成する金属膜には、アルミニウム（Ａｌ）、銀（Ａｇ）、銅（Ｃｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）など一般的な電極材料を使用することができる。
また、上記ゲート電極１２の形成方法には、リフトオフ法、版印刷法、インクジェット方式の印刷法等を用いてもよい。
【００４４】
［ゲート絶縁膜の形成］
次に、図３（２）に示すように、上記基板１１上に上記ゲート電極１２を被覆する有機絶縁膜からなるゲート絶縁膜１３を形成する。
上記ゲート絶縁膜１３は、例えば有機絶縁膜で形成される。有機絶縁膜材料には、例えばポリビニルフェノール（ＰＶＰ）を用いる。その形成方法は、例えばスピンコートを用いる。塗布後、１５０℃〜１８０℃で１時間のベーキングを行う。このとき、ＰＶＰに添加されている架橋剤により、ＰＶＰが架橋されるので、以後のフォトリソグラフィ工程が行えるようになる。
すなわち、架橋剤を用いた架橋反応により、ポリビニルフェノール（ＰＶＰ）中のヒドロキシル基を架橋させることで、その後に用いる有機溶剤耐性を高めることができる。
上記有機絶縁膜材料としては、ポリメチルメタクリレート（ＰＭＭＡ）、ポリビニルアルコール（ＰＶＡ）、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂等を使用することができる。
また、上記ゲート絶縁膜１３には、例えば酸化シリコン、窒化シリコン、酸化アルミニウム（Ａｌ2Ｏ3）、酸化タンタル（Ｔａ2Ｏ5）などの無機絶縁膜を用いることもできる。
上記有機絶縁膜はスピンコート、上記無機絶縁膜は、蒸着、スパッタ、ＣＶＤ法等の成膜方法を用いて形成することができる。
【００４５】
［ソース・ドレイン電極の形成］
次に、図３（３）に示すように、上記ゲート絶縁膜１３上に少なくとも表面が触媒金属で形成されたソース・ドレイン電極１４、１５を離間して形成する。例えば、上記ゲート電極１２上方の両側に、上記ソース・ドレイン電極１４、１５は形成される。
【００４６】
上記ソース・ドレイン電極１４、１５を形成するには、まず、レジスト塗布およびフォトリソグラフィ技術によって、上記ゲート絶縁膜１３上に、ソース・ドレイン電極を形成する領域に開口部を設けたレジストパターン（図示せず）を形成する。
その後、蒸着法、例えば抵抗加熱蒸着法により、上記ゲート絶縁膜１３上に、例えば触媒金属膜を、例えば５０ｎｍの厚さに堆積して形成する。このとき、上記レジストパターン上にも触媒金属膜が堆積して形成される。
次に、上記レジストパターン上に堆積された触媒金属膜とともに上記レジストパターンを除去することで、ゲート絶縁膜１３上に触媒金属膜からなるソース・ドレイン電極１４、１５が離間して形成される。
上記ソース・ドレイン電極１４、１５の形成方法は、例えば、上記ゲート絶縁膜１３上に触媒金属膜（図示せず）を形成した後、フォトリソグラフィ技術とエッチング技術によって触媒金属膜をパターニングすることで形成してもよい。また、通常の版印刷技術、インクジェット方式による印刷技術等の方法を用いて作製してもよい。
【００４７】
上記触媒金属膜は、例えば、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、タングステン（Ｗ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、鉄（Ｆｅ）、銅（Ｃｕ）、白金（Ｐｔ）、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）、ゲルマニウム（Ｇｅ）、錫（Ｓｎ）、鉛（Ｐｂ）、ビスマス（Ｂｉ）、銀（Ａｇ）、金（Ａｕ）、インジウム（Ｉｎ）、マンガン（Ｍｎ）、パラジウム（Ｐｄ）およびタリウム（Ｔｌ）から成る群から選択された少なくとも１種類の金属、もしくは、これらの元素を含む金属化合物または合金で形成することができる。
好ましくは、上記触媒金属膜は、ニッケル、コバルト、鉄、もしくはそれらのうちの２種以上からなる合金で形成される。
【００４８】
［ソース・ドレイン電極表面への触媒金属膜の形成］
または、前記図３（３）に示した、上記ソース・ドレイン電極１４、１５の形成工程において、上記ソース・ドレイン電極１４、１５を、例えば、一般的な電極材料、例えば、アルミニウム、アルミニウム合金等で形成してもよい。もちろん、銅、銅合金、金、白金、タングステン等の電極材料で形成することも可能である。
この場合、図４に示すように、上記ソース・ドレイン電極１４、１５の表面に触媒金属膜１９、２０を形成する。この触媒金属膜１９、２０は、少なくとも数原子層の厚さに形成されていればよい。
この触媒金属膜１９、２０は、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、タングステン（Ｗ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、鉄（Ｆｅ）、銅（Ｃｕ）、白金（Ｐｔ）、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）、ゲルマニウム（Ｇｅ）、錫（Ｓｎ）、鉛（Ｐｂ）、ビスマス（Ｂｉ）、銀（Ａｇ）、金（Ａｕ）、インジウム（Ｉｎ）、マンガン（Ｍｎ）、パラジウム（Ｐｄ）およびタリウム（Ｔｌ）から成る群から選択された少なくとも１種類の金属、もしくは、これらの元素を含む金属化合物または合金で形成することができる。
好ましくは、上記触媒金属膜１９、２０は、ニッケル、コバルト、鉄、もしくはそれらのうちの２種以上からなる合金で形成される。
【００４９】
要するに、上記ソース・ドレイン電極１４、１５を形成する工程では、次の工程で形成される炭素薄膜の成長を促す触媒作用のある金属材料が、ソース・ドレイン電極１４、１５の最表面に形成されていることが重要である。
【００５０】
ここで、上記触媒金属膜１９、２０の具体的な製造方法について、図５、図６および図７によって説明する。
【００５１】
図５に示すように、ゲート絶縁膜１３上にソース・ドレイン電極１４、１５を形成した後、新たにソース・ドレイン電極１４、１５の周囲に隙間を設けてレジストマスク３１を形成する。すなわち、レジストマスク３１には、開口部３２、３３内に上記ソース・ドレイン電極１４、１５が位置するように、開口部３２、３３が形成されている。その開口部３２、３３のレジストマスク３１側の側壁とソース・ドレイン電極１４、１５の側壁との間には隙間が設けられている。
その後、例えば蒸着法によって、上記ソース・ドレイン電極１４、１５の表面に上記触媒金属膜１９、２０を形成する。よって、上記隙間が狭い場合、例えば形成しようとする触媒金属膜１９、２０の膜厚程度の隙間の場合には、図示したように、その隙間は上記触媒金属膜１９、２０によって埋め込まれる。上記隙間が広い場合には、図示していないが、上記触媒金属膜１９、２０とレジストマスク３１との間に上記隙間の一部が残される。
【００５２】
または、図６に示すように、レジストマスク３４を用いたリフトオフ法によって、ゲート絶縁膜１３上にソース・ドレイン電極１４、１５を形成する。
次いで、上記レジストマスク３４をそのままマスクに用いて、例えば斜め蒸着法によって、上記ソース・ドレイン電極１４、１５の表面に上記触媒金属膜１９、２０を形成する。
その後、上記レジストマスク３４を、上記レジストマスク３４上に形成された上記ソース・ドレイン電極１４、１５形成時の金属膜および上記触媒金属膜１９、２０の形成時の金属膜とともに除去する。なお、図面は上記レジストマスク３４を除去する直前の状態を示した。
上記レジストマスク３４は、ソース・ドレイン電極１４、１５が形成される開口部３５、３６の側壁が逆テーパ形状に形成されることが好ましい。上記開口部３５、３６の側壁が逆テーパ形状に形成されることによって、上記ソース・ドレイン電極１４、１５が形成されるとき、上記レジストマスク３４とソース・ドレイン電極１４、１５との間に隙間が生じる。この隙間を利用して、斜め蒸着法によって、上記ソース・ドレイン電極１４、１５の上面とともに側面にも上記触媒金属膜１９、２０が形成されることになる。
【００５３】
または、図７に示す製造方法によっても、上記触媒金属膜１９、２０を形成することができる。以下、その方法について説明する。
【００５４】
図７（１）に示すように、前記図３（１）、（２）によて説明したのと同様な製造方法によって、基板１１上にゲート電極１２を形成し、上記基板１１上にそのゲート電極１２を被覆するゲート絶縁膜１３を形成する。
【００５５】
次に、図７（２）に示すように、上記ゲート絶縁膜１３上にソース・ドレイン電極となる金属膜３１を形成する。次いで上記金属膜３１のソース・ドレイン電極を形成する領域上、すなわち、上記ゲート電極１２の両側上方の上記金属膜３１上にエッチングマスク３２、３３を形成する。このエッチングマスク３２、３３は、例えば、レジスト塗布およびリソグラフィ技術によって、レジストで形成される。
【００５６】
次に、図７（３）に示すように、上記エッチングマスク３２、３３を用いたエッチングによって、上記金属膜３１をパターニングし、ソース・ドレイン電極１４、１５を形成する。
【００５７】
次に、図７（４）に示すように、上記エッチングマスク３２、３３（前記図７（３）参照）を除去する。この結果、上記ゲート電極１２の両側上方の上記ゲート絶縁膜１３上にソース・ドレイン電極１４、１５が形成される。
【００５８】
次に、図７（５）に示すように、上記ゲート絶縁膜１３上に上記ソース・ドレイン電極１４、１５を被覆する触媒金属膜３４を形成する。次いで、上記触媒金属膜３４上に上記ソース・ドレイン電極１４、１５を被覆した状態に上記触媒金属膜３４が残せるように、エッチングマスク３５、３６を形成する。すなわち、平面視した状態で、上記エッチングマスク３５、３６は上記ソース・ドレイン電極１４、１５より四方均等に大きく形成される。
【００５９】
次に、図７（６）に示すように、上記エッチングマスク３５、３６を用いたエッチング、例えば異方性ドライエッチングである反応性イオンエッチングによって、上記触媒金属膜３４をエッチングする。その結果、上記ソース・ドレイン電極１４、１５を被覆する触媒金属膜１９、２０が形成される。この触媒金属膜１９、２０は、上記ソース・ドレイン電極１４、１５の表面に対して均等な厚さに形成されていることが好ましい。
【００６０】
その後、図７（７）に示すように、上記エッチングマスク３５、３６（前記図７（６）参照）を除去する。この結果、上記ソース・ドレイン電極１４、１５の表面に触媒金属膜１９、２０が形成される。
【００６１】
上記のようにして、ソース・ドレイン電極１４、１５の表面に触媒金属膜１９、２０を形成する。
【００６２】
［炭素薄膜の形成］
次に、図３（４）に示すように、少なくとも表面が触媒金属からなる上記ソース・ドレイン電極１４、１５のそれぞれの表面（触媒金属膜表面）に炭素薄膜１６、１７を選択的に形成する。この炭素薄膜１６、１７は、結晶性を有していても、結晶性を有していなくてもよい。上記炭素薄膜１６、１７は、カーボンナノチューブ、カーボンナノファイバーもしくはカーボンナノウォールで形成される。
具体的には、上記炭素薄膜１６、１７は、１層のカーボングラファイトシートが巻かれた構造を有する単層カーボンナノチューブ、もしくは、２層以上のカーボングラファイトシートが巻かれた構造を有するいわゆるカーボンナノチューブで形成される。または、カーボングラファイトシートが重なったカーボンナノファイバーで形成される。または、カーボンナノチューブもしくはカーボンナノファイバーの周囲にアモルファスカーボンが堆積（付着）したもので形成される。または、多層グラフェンシートが基板から垂直に成長したカーボンナノウォールで形成される。
【００６３】
例えば、カーボンナノチューブからなる上記炭素薄膜１６、１７の成膜には、例えば、高密度プラズマを生成できるヘリコン波ＣＶＤ（以下、ＰＥＣＶＤという。）装置を用いる。また、基板にバイアスを印加することで、炭素薄膜１６、１７の成長を促進することもできる。
上記ＰＥＣＶＤ装置の成膜条件の一例として、プロセスガスにメタン（ＣＨ4）と水素（Ｈ2）を用い、ＣＨ4のガス流量を５０ｃｍ3／ｍｉｎ、Ｈ2のガス流量を５０ｃｍ3／ｍｉｎとした。また、電源パワーを１５００Ｗ、基板印加電圧を１００Ｖ、プラズマ密度を３×１０12／ｃｍ3、反応雰囲気の圧力を０．１Ｐａ、基板支持部の温度を１８０℃とした。さらに、電子温度を６．５ｅＶ、イオン電流密度を２５ｍＡ／ｃｍ2とした。
上記成膜条件により、１８０℃という低温で、カーボンナノチューブの炭素薄膜１６、１７の成膜が可能になった。
【００６４】
炭素薄膜１６、１７を形成するプラズマＣＶＤ法として、マイクロ波プラズマＣＶＤ法、トランス結合型プラズマＣＶＤ法、誘導結合型プラズマＣＶＤ法、電子サイクロトロン共鳴プラズマＣＶＤ法、ヘリコン波プラズマＣＶＤ法、容量結合型プラズマＣＶＤ法、ＤＣプラズマＣＶＤ法等を挙げることができる。
または、ホットフィラメントＣＶＤ法を採用してもよい。このホットフィラメントプラズマＣＶＤ法を用い例えば場合、例えば、アセチレン（Ｃ2Ｈ2）と窒素（Ｎ2）との混合ガスをプロセスガスに用いることで、２００℃以下の温度で、触媒金属（例えばニッケル）上にのみに、カーボンナノチューブを成長させることができる。
低温による炭素薄膜１６、１７の成長を促進する場合には、高いプラズマ密度を有し、エネルギーを加え基板に活性種を引き込むことのできる、プラズマＣＶＤ法が望ましい。特に低温で成長を促進するためには、上記説明したヘリコン波プラズマＣＶＤ法を用いることが望ましい。
上記各ＣＶＤ時には、基板にバイアスを印加することで、炭素薄膜１６、１７の成長が促進され、２００℃以下の低温でも、炭素薄膜１６、１７の成長を行うことができる。特に基板１１がプラスチックの場合は、バイアスを印加した条件下でＣＶＤを行い、低温で炭素薄膜１６、１７を成長させることができる。
また、熱ＣＶＤを用いた場合でも、ソース・ドレイン電極１４、１５上に選択的に炭素薄膜１６、１７の成長を行うことができる。
【００６５】
なお、上記成膜条件は一例であって、プロセス温度が２００℃以下となる温度で成膜条件を適宜変更することができる。また、成膜条件を適宜変更することによって、カーボンナノファイバー、カーボンナノウォールを形成することができる。
【００６６】
また、上記炭素薄膜１６、１７を形成する前に、上記触媒金属表面を還元処理することが好ましい。例えば、アンモニア（ＮＨ3）プラズマ処理や水素（Ｈ2）プラズマ処理による前処理を行うことで、触媒金属表面の触媒効果を高めることができる。特に、触媒金属がニッケルのときに大きな効果が得られる。
【００６７】
［有機半導体層の形成］
次に、図３（５）に示すように、上記ゲート絶縁膜１３上に上記炭素薄膜１６、１７が形成された上記ソース・ドレイン電極１４、１５を被覆する有機半導体層１８を形成する。
上記有機半導体層１８は、例えば、抵抗加熱蒸着法によりペンタセンを蒸着して形成する。例えば、成膜速度を０．０５ｎｍ／ｓ（０．５Å／s）、成膜雰囲気の温度を６０℃、成膜雰囲気の圧力を１０-5Ｐａに設定して、例えば５０ｎｍの厚さに形成する。この結果、Ｃ軸方向に配向したペンタセン多結晶薄膜を形成することできる。
または、上記有機半導体層１８の成膜には、例えばインクジェット方式による印刷技術を用いる。成膜材料には、例えば、ポリ（３ヘキシルチオフェン）［Ｐ３ＨＴ：poly(3-hexylthiophene)］を用いる。また、成膜技術には、スピンコート、版印刷などを用いてもよい。また、上記有機半導体層１８には、ペンタセン、ポルフィリン等の低分子材料、トリイソプロピルシリルエチニルペンタセン［ＴＩＰＳ−ペンタセン（triisopropylsilylethynyl pentacene）］、ポリアリルアミン等の高分子材料を用いることができる。
【００６８】
上記有機半導体装置の第１製造方法では、ソース・ドレイン電極１４、１５の表面に炭素薄膜１６、１７を形成することから、ソース・ドレイン電極１４、１５の表面に炭素が密に存在する。このため、炭素薄膜１６、１７を介してソース・ドレイン電極１４、１５と有機半導体層１８との接触抵抗が低減される。また、ソース・ドレイン電極１４、１５はその表面が少なくとも触媒金属で形成されることから、炭素薄膜１６、１７はソース・ドレイン電極１４、１５に選択的に形成される。したがって、ゲート絶縁膜１３上のチャネルが形成される領域上に炭素薄膜１６、１７が形成されることがないので、オン電流値／オフ電流値（Ｉon／Ｉoff）が減少することがない。
よって、Ｉon／Ｉoffを低減させることなく、有機半導体層１８とソース・ドレイン電極１４、１５との接触抵抗を低減できることから、高性能な有機半導体装置１を製造することができる。
【００６９】
また、ソース・ドレイン電極１４、１５の表面は少なくとも触媒金属で形成されていることから、ソース・ドレイン電極１４、１５の表面のみに炭素薄膜１６、１７を選択的に形成することができる。よって、炭素薄膜１６、１７を形成する工程で、マスク工程が不要になっているため、製造コスト、製造負荷が軽減されている。
さらに、ソース・ドレイン電極１４、１５がフォトリソグラフィを用いて形成されるので、ソース・ドレイン電極１４、１５の形成に高精細プロセスを適用することが可能である。
さらに、成膜技術にＣＶＤ法を用いることが可能になるので、大面積の基板に対応したプロセスになっている。すなわち、上記基板１１に大面積の基板を用いることができる。
【００７０】
＜４．第４の実施の形態＞
［有機半導体装置の製造方法の第２例］
本発明の第４実施の形態に係る有機半導体装置の製造方法の第２例を、図８の製造工程断面図によって説明する。
【００７１】
［ソース・ドレイン電極の形成］
図８（１）に示すように、表面が絶縁性を有する基板１１上に少なくとも表面が触媒金属で形成されたソース・ドレイン電極１４、１５を離間して形成する。
上記基板１１には、例えばガラス基板やプラスチック基板等を用いる。または、表面に酸化シリコン、窒化シリコン、有機絶縁膜等の絶縁膜で形成されている基板であってもよい。
【００７２】
上記ソース・ドレイン電極１４、１５を形成するには、まず、レジスト塗布およびフォトリソグラフィ技術によって、上記ゲート絶縁膜１３上に、ソース・ドレイン電極を形成する領域に開口部を設けたレジストパターン（図示せず）を形成する。
その後、蒸着法、例えば抵抗加熱蒸着法により、上記ゲート絶縁膜１３上に、例えば触媒金属膜を、例えば５０ｎｍの厚さに堆積して形成する。このとき、上記レジストパターン上にも触媒金属膜が堆積して形成される。
次に、上記レジストパターン上に堆積された触媒金属膜とともに上記レジストパターンを除去することで、ゲート絶縁膜１３上に触媒金属膜からなるソース・ドレイン電極１４、１５が離間して形成される。
上記ソース・ドレイン電極１４、１５の形成方法は、例えば、上記ゲート絶縁膜１３上に触媒金属膜（図示せず）を形成した後、フォトリソグラフィ技術とエッチング技術によって触媒金属膜をパターニングすることで形成してもよい。また、通常の版印刷技術、インクジェット方式による印刷技術等の方法を用いて作製してもよい。
【００７３】
上記触媒金属膜は、例えば、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、タングステン（Ｗ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、鉄（Ｆｅ）、銅（Ｃｕ）、白金（Ｐｔ）、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）、ゲルマニウム（Ｇｅ）、錫（Ｓｎ）、鉛（Ｐｂ）、ビスマス（Ｂｉ）、銀（Ａｇ）、金（Ａｕ）、インジウム（Ｉｎ）、マンガン（Ｍｎ）、パラジウム（Ｐｄ）およびタリウム（Ｔｌ）から成る群から選択された少なくとも１種類の金属、もしくは、これらの元素を含む金属化合物または合金で形成することができる。
好ましくは、上記触媒金属膜は、ニッケル、コバルト、鉄、もしくはそれらのうちの２種以上からなる合金で形成される。
【００７４】
［ソース・ドレイン電極表面への触媒金属膜の形成］
または、前記図８（１）に示した、上記ソース・ドレイン電極１４、１５の形成工程において、上記ソース・ドレイン電極１４、１５を、例えば、一般的な電極材料、例えば、アルミニウム、アルミニウム合金等で形成してもよい。もちろん、銅、銅合金、金、白金、タングステン等の電極材料で形成することも可能である。
この場合、前記図４によって説明したように、上記ソース・ドレイン電極１４、１５の表面に触媒金属膜１９、２０を形成する。この触媒金属膜１９、２０は、少なくとも数原子層の厚さに形成されていればよい。
【００７５】
要するに、上記ソース・ドレイン電極１４、１５を形成する工程では、次の工程で形成される炭素薄膜の成長を促す触媒作用のある金属材料が、ソース・ドレイン電極１４、１５の最表面に形成されていることが重要である。
【００７６】
上記触媒金属膜１９、２０の具体的な製造方法について、前記図５、図６および図７によって説明したのと同様である。
【００７７】
［炭素薄膜の形成］
次に、図８（２）に示すように、上記ソース・ドレイン電極１４、１５のそれぞれの表面（触媒金属膜表面）に炭素薄膜１６、１７を選択的に形成する。この炭素薄膜１６、１７は、結晶性を有していても、結晶性を有していなくてもよい。上記炭素薄膜１６、１７は、カーボンナノチューブ、カーボンナノファイバーもしくはカーボンナノウォールで形成される。
具体的には、上記炭素薄膜１６、１７は、１層のカーボングラファイトシートが巻かれた構造を有する単層カーボンナノチューブ、もしくは、２層以上のカーボングラファイトシートが巻かれた構造を有するいわゆるカーボンナノチューブで形成される。または、カーボングラファイトシートが重なったカーボンナノファイバーで形成される。または、カーボンナノチューブもしくはカーボンナノファイバーの周囲にアモルファスカーボンが堆積（付着）したもので形成される。または、多層グラフェンシートが基板から垂直に成長したカーボンナノウォールで形成される。
【００７８】
例えば、カーボンナノチューブからなる上記炭素薄膜１６、１７の成膜には、例えば、高密度プラズマを生成できるヘリコン波ＣＶＤ（以下、ＰＥＣＶＤという。）装置を用いる。また、基板にバイアスを印加することで、炭素薄膜１６、１７の成長を促進することもできる。
上記ＰＥＣＶＤ装置の成膜条件の一例として、プロセスガスにメタン（ＣＨ4）と水素（Ｈ2）を用い、ＣＨ4のガス流量を５０ｃｍ3／ｍｉｎ、Ｈ2のガス流量を５０ｃｍ3／ｍｉｎとした。また、電源パワーを１５００Ｗ、基板印加電圧を１００Ｖ、プラズマ密度を３×１０12／ｃｍ3、反応雰囲気の圧力を０．１Ｐａ、基板支持部の温度を１８０℃とした。さらに、電子温度を６．５ｅＶ、イオン電流密度を２５ｍＡ／ｃｍ2とした。
上記成膜条件により、１８０℃という低温で、カーボンナノチューブの炭素薄膜１６、１７の成膜が可能になった。
【００７９】
炭素薄膜１６、１７を形成するプラズマＣＶＤ法として、マイクロ波プラズマＣＶＤ法、トランス結合型プラズマＣＶＤ法、誘導結合型プラズマＣＶＤ法、電子サイクロトロン共鳴プラズマＣＶＤ法、ヘリコン波プラズマＣＶＤ法、容量結合型プラズマＣＶＤ法、ＤＣプラズマＣＶＤ法等を挙げることができる。
または、ホットフィラメントＣＶＤ法を採用してもよい。このホットフィラメントプラズマＣＶＤ法を用い例えば場合、例えば、アセチレン（Ｃ2Ｈ2）と窒素（Ｎ2）との混合ガスをプロセスガスに用いることで、２００℃以下の温度で、触媒金属（例えばニッケル）上にのみに、カーボンナノチューブを成長させることができる。
低温による炭素薄膜１６、１７の成長を促進する場合には、高いプラズマ密度を有し、エネルギーを加え基板に活性種を引き込むことのできる、プラズマＣＶＤ法が望ましい。特に低温で成長を促進するためには、上記説明したヘリコン波プラズマＣＶＤ法を用いることが望ましい。
上記各ＣＶＤ時には、基板にバイアスを印加することで、炭素薄膜１６、１７の成長が促進され、２００℃以下の低温でも、炭素薄膜１６、１７の成長を行うことができる。特に基板１１がプラスチックの場合は、バイアスを印加した条件下でＣＶＤを行い、低温で炭素薄膜１６、１７を成長させることができる。
また、熱ＣＶＤを用いた場合でも、ソース・ドレイン電極１４、１５上に選択的に炭素薄膜１６、１７の成長を行うことができる。
【００８０】
なお、上記成膜条件は一例であって、プロセス温度が２００℃以下となる温度で成膜条件を適宜変更することができる。また、成膜条件を適宜変更することによって、カーボンナノファイバー、カーボンナノウォールを形成することができる。
【００８１】
また、上記炭素薄膜１６、１７を形成する前に、上記触媒金属表面を還元処理することが好ましい。例えば、アンモニア（ＮＨ3）プラズマ処理や水素（Ｈ2）プラズマ処理による前処理を行うことで、触媒金属表面の触媒効果を高めることができる。特に、触媒金属がニッケルのときに大きな効果が得られる。
【００８２】
［有機半導体層の形成］
次に、図８（３）に示すように、上記基板１１上に、上記炭素薄膜１６、１７が形成された上記ソース・ドレイン電極１４、１５を被覆する有機半導体層１８を形成する。
上記有機半導体層１８は、例えば、抵抗加熱蒸着法によりペンタセンを蒸着して形成する。例えば、成膜速度を０．０５ｎｍ／ｓ（０．５Å／s）、成膜雰囲気の温度を６０℃、成膜雰囲気の圧力を１０-5Ｐａに設定して、例えば５０ｎｍの厚さに形成する。この結果、Ｃ軸方向に配向したペンタセン多結晶薄膜を形成することできる。
または、上記有機半導体層１８の成膜には、例えばインクジェット方式による印刷技術を用いる。成膜材料には、例えば、ポリ（３ヘキシルチオフェン）［Ｐ３ＨＴ：poly(3-hexylthiophene)］を用いる。また、成膜技術には、スピンコート、版印刷などを用いてもよい。また、上記有機半導体層１８には、ペンタセン、ポルフィリン等の低分子材料、トリイソプロピルシリルエチニルペンタセン［ＴＩＰＳ−ペンタセン（triisopropylsilylethynyl pentacene）］、ポリアリルアミン等の高分子材料を用いることができる。
【００８３】
［ゲート絶縁膜の形成］
次に、図８（４）に示すように、上記有機半導体層１８上にゲート絶縁膜１３を形成する。
上記ゲート絶縁膜１３は、例えば有機絶縁膜で形成される。有機絶縁膜材料には、例えばポリパラキシリレン（Poly-para-Xylylene）を用いる。このポリパラキシリレンは、例えば熱ＣＶＤ法によって成膜することができる。また、上記ポリパラキシリレンからなるゲート絶縁膜１３は、ペンタセン、ポルフィリン等の低分子材料で形成された上記有機半導体層１８上に形成することができる。またトリイソプロピルシリルエチニルペンタセン［ＴＩＰＳ−ペンタセン］、ポリアリルアミン等の高分子材料で形成された上記有機半導体層１８上にも形成することができる。さらにポリ（３ヘキシルチオフェン）［Ｐ３ＨＴ：poly(3-hexylthiophene)］で形成された上記有機半導体層１８上にも形成することができる。
【００８４】
また、上記有機半導体層１８がポリ（３ヘキシルチオフェン）で形成されている場合には、上記ゲート絶縁膜１３にポリビニルフェノール（ＰＶＰ）を用いることもできる。その形成方法は、例えばスピンコートを用いる。塗布後、１５０℃〜１８０℃で１時間のベーキングを行う。このとき、ＰＶＰに添加されている架橋剤により、ＰＶＰが架橋されるので、以後のフォトリソグラフィ工程が行えるようになる。
すなわち、架橋剤を用いた架橋反応により、ポリビニルフェノール（ＰＶＰ）中のヒドロキシル基を架橋させることで、その後に用いる有機溶剤耐性を高めることができる。
【００８５】
また上記有機半導体層１８がポリ（３ヘキシルチオフェン）で形成されている場合には、上記ポリビニルフェノールの代わりにポリメチルメタクリレート（ＰＭＭＡ）を用いることもできる。上記ポリメチルメタクリレートもスピンコートにより成膜することができる。
【００８６】
また、上記有機半導体層１８がトリイソプロピルシリルペンタセンで形成されている場合には、上記ゲート絶縁膜１３にアモルファスフッソ樹脂（例えば、旭化成株式会社製のサイトップ（商品名））、フッ素系ポリマーを用いることができる。上記アモルファスフッソ樹脂、フッ素系ポリマーは、例えばスピンコートによって成膜することができる。
【００８７】
上記有機絶縁膜材料としては、ポリビニルアルコール（ＰＶＡ）、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂等を使用することができる。これらの有機絶縁膜はスピンコートを用いて形成することができる。
【００８８】
また、上記ゲート絶縁膜１３には、例えば酸化シリコン、窒化シリコン、酸化アルミニウム（Ａｌ2Ｏ3）、酸化タンタル（Ｔａ2Ｏ5）などの無機絶縁膜を用いることもできる。
上記無機絶縁膜は、蒸着、スパッタ、ＣＶＤ法等の成膜方法を用いて形成することができる。
【００８９】
［ゲート電極の形成］
次に、図８（５）に示すように、上記ゲート絶縁膜１３上にゲート電極１２を形成する。上記ゲート電極１２は、例えば、上記ソース・ドレイン電極１４、１５間上のゲート絶縁膜１３上に形成される。
上記ゲート電極１２を形成するには、例えば、上記ゲート絶縁膜１３上に金属膜（図示せず）を形成した後、フォトリソグラフィ技術とエッチング技術によって金属膜をパターニングすることで形成する。
上記金属膜には、例えば金（Ａｕ）を用いる。金を用いる場合には、密着層にクロム（Ｃｒ）を用いることが好ましい。
また、上記ゲート電極１２を形成する金属膜には、アルミニウム（Ａｌ）、銀（Ａｇ）、銅（Ｃｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）など一般的な電極材料を使用することができる。
また、形成方法には、リフトオフ法、版印刷法、インクジェット方式の印刷法等を用いてもよい。
【００９０】
上記有機半導体装置の第２製造方法では、ソース・ドレイン電極１４、１５の表面に炭素薄膜１６、１７を形成することから、ソース・ドレイン電極１４、１５の表面に炭素が密に存在する。このため、炭素薄膜１６、１７を介してソース・ドレイン電極１４、１５と有機半導体層１８との接触抵抗が低減される。また、ソース・ドレイン電極１４、１５はその表面が少なくとも触媒金属で形成されることから、炭素薄膜１６、１７はソース・ドレイン電極１４、１５に選択的に形成される。したがって、ソース・ドレイン電極１４、１５間の基板１１上のチャネルが形成される領域上に炭素薄膜１６、１７が形成されることがないので、オン電流値／オフ電流値（Ｉon／Ｉoff）が減少することがない。
よって、Ｉon／Ｉoffを低減させることなく、有機半導体層１８とソース・ドレイン電極１４、１５との接触抵抗を低減できることから、高性能な有機半導体装置２を製造することができる。
【００９１】
また、ソース・ドレイン電極１４、１５の表面は少なくとも触媒金属で形成されていることから、ソース・ドレイン電極１４、１５の表面のみに炭素薄膜１６、１７を選択的に形成することができる。よって、炭素薄膜１６、１７を形成する工程で、マスク工程が不要になっているため、製造コスト、製造負荷が軽減されている。
さらに、ソース・ドレイン電極１４、１５がフォトリソグラフィを用いて形成することが可能なので、ソース・ドレイン電極１４、１５の形成に高精細プロセスを適用することが可能である。
さらに、成膜技術にＣＶＤ法を用いることが可能になるので、大面積の基板に対応したプロセスになっている。すなわち、上記基板１１に大面積の基板を用いることができる。
【００９２】
上記第１実施の形態の有機半導体装置１、上記第２実施の形態の有機半導体装置２、および上記第３実施の形態、第４実施の形態で作製された有機半導体装置は、各種電子機器に搭載されるトランジスタに用いることができる。例えば、ディスプレイのバックプレーン、ＲＦ−ＩＤタグ、センサー、メモリー装置等の回路の一部を構成するトランジスタに用いることができる。
【図面の簡単な説明】
【００９３】
【図１】本発明の第１実施の形態に係る有機半導体装置の構成の第１例を示した概略構成断面図である。
【図２】本発明の第２実施の形態に係る有機半導体装置の構成の第２例を示した概略構成断面図である。
【図３】本発明の第３実施の形態に係る有機半導体装置の製造方法の第１例を示した製造工程断面図である。
【図４】触媒金属膜を形成する製造方法の一例を示した製造工程断面図である。
【図５】触媒金属膜の製造方法の一例を示した製造工程断面図である。
【図６】触媒金属膜の製造方法の一例を示した製造工程断面図である。
【図７】触媒金属膜の製造方法の一例を示した製造工程断面図である。
【図８】本発明の第４実施の形態に係る有機半導体装置の製造方法の第２例を示した製造工程断面図である。製造工程断面図である。
【符号の説明】
【００９４】
１…有機半導体装置、１１…基板、１２…ゲート電極、１３…ゲート絶縁膜、１４，１５…ソース・ドレイン電極、１６，１７…炭素薄膜、１８…有機半導体層
【図１】
2010141161.tif 000003
【図２】
2010141161.tif 000004
【図３】
2010141161.tif 000005
【図４】
2010141161.tif 000006
【図５】
2010141161.tif 000007
【図６】
2010141161.tif 000008
【図７】
2010141161.tif 000009
【図８】
2010141161.tif 000010