(57)【要約】【課題】タイムインターバルエラージッタをほぼ無くすことができる半導体レーザ駆動用電気パルス発生装置を提供すること。【解決手段】周波数源で形成されたトリガ信号を入力し、２つの電気信号に分岐して出力する分岐手段（分配器４）と、２つの電気信号のうちの一方を時間的に遅延させる遅延手段（遅延回路６）と、遅延された一方の電気信号を第１の入力端に入力し、遅延されていない他方の電気信号を第２の入力端に入力し、遅延された電気信号と、遅延されていない電気信号との差分信号を生成し、生成した差分信号と所定の閾値との大小関係に基づいて波高値と波形を調整し、遅延に相当する時間幅を有する電気パルス信号として出力する半導体レーザ駆動用ＩＣ（ＬＤドライバ回路５）とを有する。【選択図】図１
2010074198.tif 000002
【特許請求の範囲】
【請求項１】
周波数源で形成されたトリガ信号を入力し、２つの電気信号に分岐して出力する分岐手段と、
前記２つの電気信号のうちの一方を時間的に遅延させる遅延手段と、
遅延された前記一方の前記電気信号を第１の入力端に入力し、遅延されない他方の前記電気信号を第２の入力端に入力して、遅延された前記電気信号と、遅延されていない前記電気信号との差分信号を生成し、生成した前記差分信号と所定の閾値との大小関係に基づいて波高値と波形を調整し、前記遅延に相当する時間幅を有する電気パルス信号を出力端から出力する半導体レーザ駆動用ＩＣと、
を有することを特徴とする半導体レーザ駆動用電気パルス発生装置。
【請求項２】
前記分岐手段は、
前記トリガ信号を入力して矩形パルスを出力する比較器と、
前記比較器から出力された前記矩形パルスに同期させて前記２つの電気信号を出力する分配器と、
を有していることを特徴とする請求項１に記載の半導体レーザ駆動用電気パルス発生装置。
【請求項３】
前記分岐手段は、前記トリガ信号に基づいて、互いに同期し且つ波高値の中心で互いに反転する波形を有する前記２つの電気信号をそれぞれ第１、第２の出力端から出力する比較器であり、
前記遅延手段は、前記比較器の第１の出力端に接続される反転回路である、
ことを特徴とする請求項１に記載の半導体レーザ駆動用電気パルス発生装置。
【請求項４】
前記遅延手段は、ローパスフィルタから構成されていることを特徴とする請求項１又は請求項２に記載の半導体レーザ駆動用電気パルス発生装置。
【請求項５】
前記ローパスフィルタと前記半導体レーザ駆動用ＩＣの前記第１の入力端の間に接続される第２の比較器と、
前記２つの電気信号のうちの他方を出力する前記分岐手段の出力端と前記半導体レーザ駆動用ＩＣの前記第２の入力端の間に接続される第３の比較器と、
をさらに有することを特徴とする請求項４に記載の半導体レーザ駆動用電気パルス発生装置。
【請求項６】
前記分岐手段は、前記トリガ信号に同期させて前記２つの電気信号を出力する分配器から構成されていることを特徴とする請求項４又は請求項５のいずれかに記載の半導体レーザ駆動用電気パルス発生装置。
【請求項７】
前記半導体レーザ駆動用ＩＣの前記出力端は、半導体レーザに接続される端子であることを特徴とする請求項１乃至請求項６のいずれか１つに記載の半導体レーザ駆動用電気パルス発生装置。
【請求項８】
前記半導体レーザは、分布帰還型半導体レーザであることを特徴とする請求項７に記載の半導体レーザ駆動用電気パルス発生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体レーザ駆動用電気パルス発生装置に関するものである。
【背景技術】
【０００２】
半導体レーザをステップ状の電流で駆動すると半導体レーザの発振開始時に緩和振動が発生する。この緩和振動の１周期が終わった時点で電流注入が停止するように電流を制御すると、半導体レーザから短光パルスを出力させることができ、これを繰り返すことにより周期的に短光パルスを発生させることが可能になる。
【０００３】
短光パルスを出力させるための半導体レーザの駆動回路として、例えば下記の特許文献１に記載されているように、一定周期の電流パルスを半導体レーザに出力する構成が採用される。半導体レーザから短光パルスを発生させるための電流パルスのパルス幅は、例えば１００ｐｓ（ピコ秒）と短く、パルスの繰り返し周期は１００ｐｓよりも十分に大きくすることが好ましい。
【０００４】
そのような電流パルスを発生させるために、図１１に示すように、トリガパルス生成回路１０１を電気パルス発生回路１０２の入力端に接続し、さらに電気パルス発生回路１０２の出力端をＬＤドライバＩＣ１０３に接続し、ＬＤドライバＩＣ１０３の出力端をＤＦＢ半導体レーザ１０４に接続する構成が採用される。電気パルス発生回路１０２として、例えばＰＰＧ（Pulse Pattern Generator）、高速ＦＰＧＡ（Field Programmable Gate Array）が用いられる。
【０００５】
そのような電気パルス発生装置において、トリガパルス発生回路１０１が、任意の外部トリガに同期した、立ち上がり／立ち下がりの急峻なトリガパルス信号を出力する。そして、トリガパルス信号を入力した電気パルス発生回路１０２は、トリガパルス信号の１／０判別を例えば２５４ＭＨｚのクロックで行い、入力信号が「０」から「１」に変化した瞬間を検出し、「１」に変化した瞬間にのみ２．５４ＧＨｚのクロックを用いてパルス幅３９４ｐｓの電圧パルスＶpを出力する。また、ＬＤドライバＩＣ１０３は、電気パルス発生回路１０２から出力された電圧パルスＶpの波高値を基準電圧に基づいて調整して出力し、ＤＦＢ半導体レーザ１０４に電流パルスＩpを流してＤＦＢ半導体レーザ１０４から短光パルスを出射させる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１１−２８４２６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、電気パルス発生回路１０２では、外部トリガ信号の周波数が、クロック周波数２５４ＭＨｚの整数分の１でない場合、すなわち、外部トリガ信号とクロック周波数２５４ＭＨｚが同期していない場合には、得られる電気パルスは外部トリガ信号に対して−（１/２）×（１/２５４ＭＨｚ）〜＋（１/２）×（１/２５４ＭＨｚ）のタイムインターバルエラージッタを有することになる。
【０００８】
図１２（ａ）の波形は、トリガ信号を入力した電気パルス発生器１０２の出力端をサンプリングオシロスコープで観測した場合の波形である。サンプリングオシロスコープは、トリガ信号を入力する毎に観測波形を重ね書きしていくので、観測波形のタイムインターバルエラージッタは横軸上の波形の広がりとして現れ、観測では２５４ＭＨｚのクロックに起因した３．９４ｎｓ（ナノ秒）のピークトゥピークジッタが見られた。
【０００９】
一方、電気パルス発生回路１０２の内部の２５４ＭＨｚのクロックをトリガ信号にして、電気パルス発生回路１０２の出力を観測したところ、自分自身をトリガにしているので、図１２（ｂ）に示すようにタイムインターバルエラージッタはほとんど存在しない。なお、図１２（ｂ）において、デジタル処理に起因して３．９４ｎｓ離れた箇所にもう１つ他の波形が見られる。
ＦＰＧＡ、ＰＰＧなどのデジタル処理を行う電気パルス発生回路１０２によれば、「０」、「１」を判別するクロック周波数は５００ＭＨｚ程度であり、１ｎｓ以上のタイムインターバルエラージッタが現れる。
また、ＰＰＧのような短パルス発生可能な周波数源や、高速ＦＰＧＡなどの短パルス発生ＩＣは、高速信号デジタル処理構造を有しているので高価である。しかも、ＰＰＧは規模が大きくて小型化が難しい。
【００１０】
本発明の目的は、タイムインターバルエラージッタをほぼ無くすことができる半導体レーザ駆動用電気パルス発生装置を提供することにある。
【課題を解決するための手段】
【００１１】
上記課題を解決するための本発明の第１の態様は、周波数源で形成されたトリガ信号を入力し、２つの電気信号に分岐して出力する分岐手段と、前記２つの電気信号のうちの一方を時間的に遅延させる遅延手段と、遅延された前記一方の前記電気信号を第１の入力端に入力し、遅延されていない他方の前記電気信号を第２の入力端に入力し、遅延された前記電気信号と、遅延されていない前記電気信号との差分信号を生成し、生成した前記差分信号と所定の閾値との大小関係に基づいて波高値と波形を調整し、前記遅延に相当する時間幅を有する電気パルス信号として出力する半導体レーザ駆動用ＩＣと、を有することを特徴とする半導体レーザ駆動用電気パルス発生装置である。
【００１２】
本発明の第２の態様は、第１の態様において、前記分岐手段は、前記トリガ信号を入力して矩形パルスを出力する比較器と、前記比較器から出力された前記矩形パルスに同期させて前記２つの電気信号を出力する分配器と、を有していることを特徴とする。
本発明の第３の態様は、第１の態様において、前記分岐手段は、前記トリガ信号に基づいて、互いに同期し且つ波高値の中心で互いに反転する波形を有する前記２つの電気信号をそれぞれ第１、第２の出力端から出力する比較器であり、前記遅延手段は、前記比較器の第１の出力端に接続される反転回路であることを特徴とする。
【００１３】
本発明の第４の態様は、第１又は２の態様において、前記遅延手段は、ローパスフィルタから構成されていることを特徴とする。
本発明の第５の態様は、第４の態様において、前記ローパスフィルタと前記半導体レーザ駆動用ＩＣの前記第１の入力端の間に接続される第２の比較器と、前記２つの電気信号のうちの他方を出力する前記分岐手段の出力端と前記半導体レーザ駆動用ＩＣの前記第２の入力端の間に接続される第３の比較器と、をさらに有することを特徴とする。
【００１４】
本発明の第６の態様は、第４又は５の態様において、前記分岐手段は、前記トリガ信号に同期させて前記２つの電気信号を出力する分配器から構成されていることを特徴とする。
本発明の第７の態様は、第１乃至６のいずれかの態様において、前記半導体レーザ駆動用ＩＣの前記出力端は、半導体レーザに接続される端子であることを特徴とする。
本発明の第８の態様は、第７の態様において、前記半導体レーザは、分布帰還型半導体レーザであることを特徴とする。
【発明の効果】
【００１５】
本発明によれば、分岐手段と遅延手段を用いることにより、トリガ信号に同期させた２つの電気信号のうち一方を時間的に遅延させることにより、遅延させた電気信号と遅延させない電気信号に基づいて遅延時間に相当する時間幅を持つ電気パルス信号を半導体レーザ駆動用ＩＣから出力させるようにしている。これにより発生した電気パルスは、トリガ信号に同期する。
【図面の簡単な説明】
【００１６】
【図１】図１は、本発明の第１実施形態に係る半導体レーザ駆動用電気パルス発生装置を示す構成図である。
【図２】図２は、本発明の第１実施形態に係る半導体レーザ駆動用電気パルス発生装置におけるパルス生成を示す波形図である。
【図３】図３は、本発明の第１実施形態に係る半導体レーザ駆動用電気パルス発生装置を用いて形成される電気パルス信号の波形図である。
【図４】図４は、本発明の第１実施形態に係る半導体レーザ駆動用電気パルス発生装置と半導体レーザモジュールとの接続の一例を示す回路図である。
【図５】図５は、本発明の第２実施形態に係る半導体レーザ駆動用電気パルス発生装置を示す構成図である。
【図６】図６は、本発明の第２実施形態に係る半導体レーザ駆動用電気パルス発生装置におけるパルス生成を示す波形図である。
【図７】図７は、本発明の第３実施形態に係る半導体レーザ駆動用電気パルス発生装置を示す構成図である。
【図８】図８は、本発明の第３実施形態に係る半導体レーザ駆動用電気パルス発生装置におけるパルス生成を示す波形図である。
【図９】図９は、本発明の第４実施形態に係る半導体レーザ駆動用電気パルス発生装置を示す構成図である。
【図１０】図１０は、本発明の第４実施形態に係る半導体レーザ駆動用電気パルス発生装置におけるパルス生成を示す波形図である。
【図１１】図１１は、従来技術に係る半導体レーザ駆動用電気パルス発生装置を示す構成図である。
【図１２】図１２は、従来技術に係る半導体レーザ駆動用電気パルス発生装置を用いて形成される電気パルス信号の波形図である。
【発明を実施するための形態】
【００１７】
以下に本発明の実施の形態を図面に基づいて詳細に説明する。
（第１の実施の形態）
図１は、本発明の第１実施形態に係る半導体レーザ駆動用の電気パルス発生装置を示す回路ブロック図である。
【００１８】
図１において電気パルス発生装置１は、任意の周波数でトリガ電圧信号を出力する周波数設定回路２と、周波数設定回路２から出力されたトリガ電圧信号Ｖtがリファレンス電圧Ｖrefより大きくなった時点で電圧パルス信号Ｖpを出力する比較器（コンパレータ）３と、比較器３から出力された電圧パルス信号Ｖpを位相の揃った同波形の２つの電圧パルス信号に分岐して第１、第２の出力端４ａ、４ｂから出力する分配器４と、分配器４の第１の出力端４ａから入力する信号を所定時間で遅延させてその信号の位相をずらす遅延回路６と、遅延回路６の出力端に接続される第１の入力端５ａと分配器４の第２の出力端４ｂに接続される第２の入力端５ｂとを有するとともに第１、第２の入力端５ａ，５ｂから入力する電気パルス信号を処理してパルス幅の狭い電気パルス信号を出力するＬＤドライバ回路５とを有している。ＬＤドライバ回路５として差動入力の半導体レーザ駆動用ＩＣが使用され、第１の入力端５ａとしてdata-端子、第２の入力端子５ｂとしてdata+端子を用いる。
【００１９】
周波数設定回路２は、電気パルス発生装置１の外部に設けられていてもよく、通常はユーザが任意の周波数、任意の波形で設定できるように構成されていて、その信号として数ＧＨｚ以下の繰り返し周波数の正弦波、矩形波或いは１ショットパルス波などを出力する。なお、周波数設定回路２として、クロック発振器、ファンクションジェネレータなどが使用される。
【００２０】
比較回路３は、周波数設定回路２から出力される信号の周波数に同期するとともに立ち上がり／立ち下がり時間が例えば３００ｐｓの矩形波の電圧パルス信号Ｖpを出力する。
遅延回路６は、例えば所定長さの導電線から構成されていて、入力した電圧パルス信号を例えば時間Ｔ1ｐｓで遅延させて出力する構成となっている。時間Ｔ1ｐｓは、例えば１００ｐｓである。
【００２１】
分配器４の第１、第２の出力端４ａ、４ｂから出力される２つの信号は、例えば図２（ａ）に示すように互いに同期した同じ波形の電圧パルス信号である。また、分配器４の第１の出力端４ａから出力される電圧パルス信号は、遅延回路６により遅延されるので、図２（ｂ）に示すように、ＬＤドライバ回路５の第１の入力端５ａに入力する信号は第２の入力端５ｂに入力する信号に比べて例えばＴ1ｐｓで遅れが生じている。
【００２２】
ＬＤドライバ回路５は、第１の入力端５ａに入力する信号が第２の入力端５ｂに入力する信号よりも遅延しているので、図２（ｃ）に示すように、第２の入力端５ｂに入力するパルス信号の波高値から第１の入力端５ａに入力するパルス信号の波高値を引いた電圧パルス信号を生成し、さらに閾値電圧Ｖth以下をカットして波高値と波形を調整するとともに、これをさらに図２（ｄ）に示すような電気パルス信号に変換してＤＦＢ半導体レーザに出力する構成を有している。電気パルス信号は、遅延回路６による伝播遅延時間に相当するパルス幅を有する電圧信号又は電流信号である。
【００２３】
ＬＤドライバ回路５に入力する電圧パルス信号の波高値は例えば５００〜６００ｍＶであり、また、電流パルス信号のパルス幅は１００ｐｓ、その波高値は例えば数十ｍＡであり、また、電気パルス信号は例えば３０００ｍＶの電圧パルス信号である。
【００２４】
以上のように、半導体レーザ駆動用の電気パルス発生装置１は、周波数設定回路２のトリガ信号に同期した２つの電圧パルス信号のうち一方を遅延回路６により遅延させ、さらにそれらの電圧パルス信号の波高値の差によりパルス幅を狭めた波形の電圧パルス信号を閾値電圧Ｖthにより波形整形することによりユニポーラの電気パルス信号として半導体レーザに出力するようにされている。
従って、比較器３に入力するトリガ信号と半導体レーザへ出力する電流パルス信号がほぼ同期し、タイムインターバルエラージッタがｐｓオーダー、例えば平均値で１ｐｓの極めて小さな信号を出力することが可能になる。
【００２５】
図３は、ＬＤドライバ回路５から出力される波形の例を示し、比較器３に入力する入力パルス信号のパルス幅とその繰り返し周波数を変更して測定したものである。なお、比較器３に入力するパルス信号は、周波数設定回路２から出力される外部トリガと同期している。
図３に示すパルスによれば、入力パルス信号のパルス幅、繰り返し周波数に依らず、振幅３Ｖp-p（Volt peak to peak）、パルス幅１３０ｐｓと、ほぼ一定の波形の電気パルス出力を得ることができた。そのような電気パルス出力は、特に図示していないが、１０ｋＨｚよりも小さい繰り返し周波数の入力パルス信号の場合でも得ることができる。また、図３に示すパルスを描く線の太さはピークトゥピークジッタを示し、その値は大きくても１０ｐｓであり従来技術の数ｎｓのピークトゥピークジッタに比べて大幅に小さくなっている。なお、図３における横軸は５０ps/divである。
【００２６】
なお、図３は、サンプリングオシロスコープを用いてＬＤドライバ回路４の出力波形を重ね書きしているので、同一のパルス幅の入力信号の繰り返し周波数を増やす毎に、観測波形のピークトゥピークジッタを示す波形の線の太さは増している。
そのような約百ｐｓ程度の狭いパルス幅の電圧パルス信号を成形するための回路は、従来のような高価なＦＰＧＡやＰＰＧなどのデジタル処理装置を用いずに、集積回路（ＩＣ）で構成される比較器３、分配器４や構造簡単な遅延回路６を使用してアナログ的処理により電気パルス信号の波形を成形しているので、電気パルス発生装置を小型で安価に構成にすることが可能になる。
【００２７】
以上の電気パルス発生装置１は、例えば図４に示すような半導体レーザモジュールに接続される。
図４において、レーザモジュール１０のケーシング１１内には、先端から短光パルスを放出しうる半導体レーザ１２と、半導体レーザ１２の後端から出射される光を受光する位置に配置されてその光を電流に変換するフォトダイオード１３と、半導体レーザ１２の温度を調整するＴＥＣ(thermoelectric cooler)１４と、半導体レーザ１２の温度を検出するサーミスタ１５と、半導体レーザ１２の第１電極に一端が接続されるインピーダンスマッチング用抵抗１６と、その第１電極に一端が接続されるバイアスＴ用インダクタ１７とを有している。半導体レーザ１２として例えば分布帰還型（ＤＦＢ）半導体レーザが使用される。
【００２８】
半導体レーザ１２の第１電極には、インピーダンスマッチング抵抗１６、カップリングコンデンサ１８を介して上記した電気パルス発生装置１の出力端が接続されている。また、その半導体レーザ１２の第１電極には、バイアスＴ用インダクタ１７を介してレーザバイアス電流制御部３３が接続されている。
半導体レーザ１２の第２電極とケーシング１１には定電圧Ｖccが印加されている。
【００２９】
ＴＥＣ制御部３１は、サーミスタ１５によって検出された半導体レーザ１２の温度データを入力する一方、その温度データに基づいてＴＥＣ１４の温度を目標値になるように調整するように構成されている。ＴＥＣ制御部３１の温度の目標値は、制御部３０から出力される制御信号に基づいて設定される。
【００３０】
レーザＢＦＣモニタ部３２は、半導体レーザ１２の後端から出力される光を電流に変換するフォトダイオード１３の出力電流信号を電圧信号に変換し、さらに増幅して制御部３０に出力するように構成されている。また、レーザＢＦＣモニタ部３２から出力される電圧信号は、制御部３０によって平均化されて任意の単位時間当たりの量に換算される。
電気パルス発生装置１は、電気パルス信号を半導体レーザ１２の第１電極に注入するように構成されている。その電気パルス信号は、上記したように周波数設定回路２によって設定される繰り返し周波数を持ち、さらに分配器４、遅延回路６、ＬＤドライバ回路５等によって設定されるパルス幅、振幅を持つ電圧パルス信号の印加により電気パルス発生装置１から流される。これにより、電気パルス信号は、レーザバイアス電流制御部３３から出力されるレーザバイアス電流に重畳されて半導体レーザ１２を駆動する。
なお、電気パルス発生装置１から出力するパルス信号の波高値は制御部３０からの信号によって調整することが可能である。
【００３１】
（第２の実施の形態）
図５は、本発明の第２実施形態に係る半導体レーザ駆動用の電気パルス発生装置を示す回路ブロック図である。図５において、図１と同じ符号は同じ要素を示している。
【００３２】
図５において、電気パルス発生装置１は、任意の周波数でトリガ電圧信号を出力する周波数設定回路２と、周波数設定回路２から出力されたトリガ電圧信号Ｖtがリファレンス電圧Ｖrefより大きくなった時点で位相が揃い且つ波高値の中心で互いに反転する２つの電圧パルス信号Ｖp、−Ｖpを第１、第２の出力端から出力する比較器３Ａと、比較器３Ａにおける第１の出力端から出力される反転した電圧パルス信号−Ｖpを波高値の中心でさらに反転させるとともに反転処理時間分だけ電圧パルス信号を遅延させる反転回路（インバータゲート）７と、反転回路７の出力端に接続される第１の入力端５ａと比較器３Ａの第２の出力端に接続される第２の入力端５ｂとを有するとともにそれらの第１、第２の入力端５ａ、５ｂから入力する電気パルス信号を処理してパルス幅の狭い電流パルス信号を出力するＬＤドライバ回路５とを有している。
【００３３】
比較回路３Ａは、周波数設定回路２から出力されたトリガ電圧信号Ｖtがリファレンス電圧Ｖrefより大きくなった時点で、図６（ａ）に示すように、立ち上がりが正方向に急峻な第２の電圧パルス信号Ｖpを第２の出力端から出力するとともに、第２の電圧パルス信号Ｖpをその波高値の中心で反転させた波形の第１の電圧パルス信号−Ｖpを第１の出力端から出力するように構成されている。第２の電圧パルス信号Ｖpは周波数設定回路２から出力される信号の周波数に同期し、また、第１、第２の電圧パルス信号−Ｖp、Ｖpの立ち上がり/立ち下がり時間は例えば３００ｐｓである。
【００３４】
反転回路７は、入力した第１の電圧パルス信号−Ｖpをその波高値Ｖhの中心で反転させるとともに例えば時間Ｔ1＝１００ｐｓで遅延させて出力する構成となっている。これにより、比較器３Ａの第１の出力端から出力される電圧パルス信号は、図６（ｂ）に示すように遅延されるので、ＬＤドライバ回路５の第１の入力端５ａに入力する信号は第２の入力端５ｂに入力する信号に比べて例えば１００ｐｓで位相が遅れた信号となる。
【００３５】
ＬＤドライバ回路５では、第１の入力端５ａに入力する信号が第２の入力端５ｂに入力する信号よりも遅延しているので、図６（ｃ）に示すように、第２の入力端５ｂに入力するパルス信号の波高値から第１の入力端５ａに入力するパルス信号の波高値を引いたバイポーラ信号である電圧パルス信号を生成し、さらに閾値電圧Ｖth以下をカットして波高値と波形を調整するとともに、これをさらに図６（ｄ）に示すような電気パルス信号に変換して半導体レーザ１２に出力する構成を有している。電気パルス信号は、反転回路７による伝播遅延時間に相当するパルス幅Ｔ1を有する電圧信号又は電流信号である。
【００３６】
以上のように、半導体レーザ駆動用の電気パルス発生装置１では、周波数設定回路２のトリガ信号に同期した互いに反転する２つの電圧パルス信号を生成し、反転回路７により一方の電圧パルスを反転するともに遅延させ、さらにそれらの電圧パルス信号の波高値の差によりパルス幅がＴ1に狭まった波形の電圧パルス信号を閾値Ｖthにより波形整形することにより電気パルス信号として半導体レーザに出力するようにされている。
【００３７】
従って、第１実施形態と同様に、比較器３に入力するトリガ信号と半導体レーザ１２へ出力する電気パルス信号がほぼ同期し、タイムインターバルエラージッタがｐｓオーダー、例えば平均値で１ｐｓ程度の極めて小さな信号を出力することが可能になる。
以上のような１００ｐｓ程度のパルス幅の狭い電気パルス信号を生成する電気パルス発生回路１は、集積回路（ＩＣ）で構成される比較器３Ａ、反転回路７等によるアナログ的処理により電気パルス信号を発生するようにしているので、電気パルス発生装置を小型で安価な構成にすることが可能になる。
【００３８】
（第３の実施の形態）
図７は、本発明の第３実施形態に係る半導体レーザ駆動用の電気パルス発生装置を示す回路ブロック図である。図７において、図１と同じ符号は同じ要素を示している。
図７において、トリガ信号を入力することにより位相の揃った同波形の２つの電圧パルス信号を出力する分配器４の第１、第２の出力端４ａ、４ｂのうち第１の出力端４ａはローパスフィルタ（ＬＰＦ）８を介してＬＤドライバ回路５の第１の出力端５ａに接続され、また、第２の出力端４ｂはＬＤドライバ回路５の第２の入力端５ｂに接続されている。
【００３９】
分配器４の第１、第２の出力端４ａ、４ｂからは図８（ａ）に示すような位相の揃った同波形の２つの電圧パルス信号が出力されるが、そのうち第１の出力端４ａから出力された電圧パルス信号はローパスフィルタ８を通過することによりパルスの立ち上がり及び立ち下がりが鈍り、第２の出力端４ｂから出力される電圧パルス信号に比べて実質的に時間Ｔ3、例えば１００ｐｓだけ信号の伝搬が遅れる。
これにより、ＬＤドライバ回路５には図８（ｂ）に示すような波形の信号が入力する。ここで、ＬＤドライバ回路５の第１の入力端５ａに入力する信号を第１信号とし、第２の入力端５ｂに入力する信号を第２信号とする。
【００４０】
ＬＤドライバ回路５では、図８（ｃ）に示すように、第２の信号の波高値から第１の信号の波高値を引いたバイポーラ信号である電圧パルスが生成され、生成した電圧パルスは閾値電圧Ｖth以下でカットされて波高値と波形が調整されて図８（ｄ）に示すようなパルス幅がＴ3の電気パルス信号となってＤＦＢ半導体レーザ１２に出力される。
従って、第１実施形態と同様に、比較器３に入力するトリガ信号と半導体レーザ１２へ出力する電気パルス信号がほぼ同期し、タイムインターバルエラージッタがｐｓオーダー、例えば平均値で１ｐｓ程度の極めて小さな信号を出力することが可能になる。
【００４１】
以上のような１００ｐｓ程度のパルス幅の狭い電圧パルス信号を成形するための回路は、ＩＣである比較器３、分配器４と構成が簡単なローパスフィルタ８により電気パルス信号の波形をアナログ的処理により成形するようにしているので、電気パルス発生装置を小型で安価な構成にすることが可能になる。
【００４２】
（第４の実施の形態）
図９は、本発明の第４実施形態に係る半導体レーザ駆動用の電気パルス発生装置を示す回路ブロック図である。図９において、図７と同じ符号は同じ要素を示している。
【００４３】
図９において、トリガ信号を入力してさらに位相の揃った同波形の２つの電圧パルス信号を出力する分配器４の第１、第２の出力端４ａ、４ｂのうち第１の出力端４ａはローパスフィルタ８を介して第２の比較器９Ａの第１入力端に接続され、また、第２の出力端４ｂは第３の比較器９Ｂの第１入力端に接続されている。なお、第２、第３の比較器９Ａ、９Ｂのそれぞれの第２入力端には基準電圧Ｖ2ref、Ｖ3refが印加されている。
また、第２の比較器９Ａの出力端はＬＤドライバ回路５の第１の入力端５ａに接続され、また、第３の比較器９Ｂの出力端はＬＤドライバ回路５の第２の入力端５ｂに接続されている。
【００４４】
そのような構成によれば、分配器４の第１、第２の出力端４ａ、４ｂからは、第３実施形態と同様に図８（ａ）に示したような位相の揃った同波形の２つの電圧パルス信号が出力されるが、そのうち第１の出力端４ａから出力された電圧パルス信号はローパスフィルタ８を通過することによりパルスの立ち上がり及び立ち下がりが鈍って実質的に時間Ｔ3だけ信号の伝搬が遅れる。時間Ｔ3は例えば１００ｐｓである。
これにより、図１０（ａ）に示すように、第３の比較器９Ｂの第１入力端には、第２の比較器９Ａの第１入力端に入力するに比べて時間Ｔ3の遅れた信号が入力する。
【００４５】
第３の比較器９Ｂは、図１０（ｂ）の上に示すように、入力信号が基準電圧Ｖ3refより大きくなった時点に立ち上がる第２の電圧パルス信号をＬＤドライバ回路５の第２の入力端５ｂへ出力する。その出力電圧パルス信号は、第３の比較器９Ｂに入力する電圧パルス信号に対して、比較器での処理時間分遅延した信号となる。
また、第２の比較器９Ａは、入力信号が基準電圧Ｖ2refより大きくなった時点に立ち上がる第１の電圧パルス信号をＬＤドライバ回路５の第１の入力端５ａへ出力する。その出力電圧パルス信号は、基準電圧Ｖ2refの調整によって、第２の比較器９Ａに入力する電圧パルス信号に対して、比較器での処理時間＋時間Ｔ3（例えば１００ｐｓ）分遅延した信号となる。なお、基準電圧Ｖ2refの高さの変更により時間Ｔ3を調整することが可能である。
【００４６】
ＬＤドライバ回路５では、図１０（ｃ）に示すように、第２の電圧パルス信号の波高値から第１の電圧パルス信号の波高値を引いた電圧パルスが生成され、生成した電圧パルスは閾値電圧Ｖth以下でカットされて波高値と波形が調整されて図１０（ｄ）に示すようなパルス幅がＴ3の電気パルス信号となってＤＦＢ半導体レーザ１２に出力される。
従って、第１実施形態と同様に、比較器３に入力するトリガ信号と半導体レーザ１２へ出力する電気パルス信号がほぼ同期し、タイムインターバルエラージッタがｐｓオーダー、例えば平均値で１ｐｓ程度の極めて小さな信号を出力することが可能になる。
【００４７】
以上のような１００ｐｓ程度のパルス幅の狭い電圧パルス信号を成形するための回路は、ＩＣで構成される比較器３、分配器４，９Ａ，９Ｂと構成が簡単なローパスフィルタ８により電気パルス信号の波形をアナログ的処理により成形するようにしているので、電気パルス発生装置を小型で安価な構成にすることが可能になる。
【００４８】
なお、周波数設定回路２から出力されるトリガ電圧信号の立ち上がり／立ち下がりが十分に急峻な場合は、初段の比較器３を省略して、周波数設定回路２から出力されるトリガ電圧信号を分配器４により２分配することにより、一方のトリガ電圧信号を第３の比較器９Ｂの第１入力端へ出力し、他方のトリガ電圧信号をローパスフィルタ８を介して第２の比較器９Ａの第１入力端へ出力するようにしてもよい。これによっても図１０に示すと同様な波形処理が行われる。
【符号の説明】
【００４９】
１  電気パルス発生装置
２  周波数設定回路（周波数源）
３  比較器
４  分配器
５  ＬＤドライバ回路（ＬＤドライバＩＣ）
６  遅延回路
７  反転回路
８  ローパスフィルタ
９Ａ，９Ｂ  比較器
１０  半導体レーザモジュール
１２  半導体レーザ
【図１】
2010074198.tif 000003
【図２】
2010074198.tif 000004
【図３】
2010074198.tif 000005
【図４】
2010074198.tif 000006
【図５】
2010074198.tif 000007
【図６】
2010074198.tif 000008
【図７】
2010074198.tif 000009
【図８】
2010074198.tif 000010
【図９】
2010074198.tif 000011
【図１０】
2010074198.tif 000012
【図１１】
2010074198.tif 000013
【図１２】
2010074198.tif 000014