(57)【要約】【課題】レシーバの終端抵抗値やドライバのオン抵抗の決定の最適化を図り、且つ、該決定の工数を削減する半導体装置、システム、方法の提供。【解決手段】、伝送信号のＤＣ電圧レベルとＡＣ電圧の振幅の一端のレベルを一致させるように、レシーバの終端抵抗値（ＲＴＴ）やドライバのオン抵抗Ｒｏｎを調整する。【選択図】図２
2010283742.tif 000002
【特許請求の範囲】
【請求項１】
終端抵抗を備えたレシーバと、
前記終端抵抗の抵抗値を調整する手段と、
を備え、前記レシーバにおける入力信号波形のＤＣ電圧レベルとＡＣ電圧の振幅の一端のレベルとが一致するように、前記終端抵抗の抵抗値が調整される、ことを特徴とする半導体装置。
【請求項２】
前記レシーバが、
所定のスルーレートで出力電圧を変化させる電圧発生回路と、
前記レシーバの入力信号と前記電圧発生回路の出力電圧とを比較する第１のコンパレータと、
前記第１のコンパレータの出力が反転したときの前記電圧発生回路の出力電圧を保持する電圧格納回路と、
前記第１のコンパレータにおいて、前記入力信号がＡＣ電圧のときの振幅の一端のレベルと前記電圧発生回路の出力電圧との比較と、前記入力信号がＤＣ電圧のときのＤＣ電圧レベルと前記電圧発生回路の出力電圧との比較により、それぞれ前記電圧格納回路に格納された二つの電圧を比較する第２のコンパレータと、
前記第２のコンパレータの出力に基づき、前記終端抵抗の抵抗値を制御する制御回路と、
を備えている、ことを特徴とする請求項１記載の半導体装置。
【請求項３】
信号を出力するドライバを備え、
前記ドライバから出力されレシーバで受信される信号波形のＤＣ電圧レベルとＡＣ電圧の振幅の一端のレベルとが一致するように、前記ドライバのオン抵抗が調整される、ことを特徴とする半導体装置。
【請求項４】
信号を出力するドライバと、
終端抵抗の抵抗値の調整により、前記ドライバからの入力信号波形のＤＣ電圧レベルとＡＣ電圧の振幅の一端のレベルを一致させるレシーバと、
を備えている、ことを特徴とする信号伝送システム。
【請求項５】
前記レシーバが、
所定のスルーレートで出力電圧を変化させる電圧発生回路と、
入力信号と、前記電圧発生回路の出力電圧とを比較する第１のコンパレータと、
前記第１のコンパレータの出力が反転したときの前記電圧発生回路の出力電圧を保持する電圧格納回路と、
前記第１のコンパレータにおいて、前記入力信号がＡＣ電圧のときの振幅の一端のレベルと前記電圧発生回路の出力電圧との比較と、前記入力信号がＤＣ電圧のときのＤＣ電圧レベルと前記電圧発生回路の出力電圧との比較により、それぞれ前記電圧格納回路に格納された二つの電圧を比較する第２のコンパレータと、
前記第２のコンパレータの出力に基づき、前記終端抵抗の抵抗値を制御する制御回路と、
を備えている、ことを特徴とする請求項４記載の信号伝送システム。
【請求項６】
前記レシーバの終端抵抗値をその最大値に設定しておき、
前記ドライバから、２値レベルを交互にとるトグルパルスを出力し、
この状態で前記電圧発生回路より、所定電位から所定のスルーレートで電圧を発生させ、前記ドライバから入力される前記トグルパルスの第１レベルと前記電圧発生回路の出力電圧を前記第１のコンパレータで比較し、前記電圧発生回路の電圧が前記トグルパルスの第１のレベルに達すると、前記第１のコンパレータの出力が反転し、このときの前記電圧発生回路の出力電圧をＡＣ電圧として前記電圧格納回路に格納し、
次に、前記ドライバの出力を第１のレベルのＤＣ電圧とし、この状態で前記電圧発生回路より、所定電位から所定のスルーレートで電圧を発生させ、前記ドライバから入力されるＤＣ電圧レベルと前記電圧発生回路の出力電圧とを前記第１のコンパレータで比較し、前記電圧発生回路の出力電圧が前記ドライバからの前記ＤＣ電圧レベルに達すると、前記第１のコンパレータの出力が反転し、このときの前記電圧発生回路の出力電圧をＤＣ電圧として前記電圧格納回路に格納し、
前記電圧格納回路に格納されたＡＣ電圧とＤＣ電圧の二つの電圧は第２のコンパレータに入力されて大小が比較され、
前記ＤＣ電圧が前記ＡＣ電圧よりも低い場合には、前記終端抵抗の抵抗値を小さい値に設定し、再び、前記ドライバからトグルパルスを出力からの一連の処理を行い、
前記ＤＣ電圧が前記ＡＣ電圧以上となれば、トレーニングを終了し、設定された終端抵抗値を用いる、ことを特徴とする請求項５記載の信号伝送システム。
【請求項７】
終端抵抗を備え、ドライバから伝送された信号を受信するレシーバと、
オン抵抗の調整により、前記レシーバにおける入力信号波形のＤＣ電圧レベルとＡＣ電圧の振幅の一端のレベルを一致させるドライバと、
を備えた、ことを特徴とする信号伝送システム。
【請求項８】
ドライバから伝送されレシーバに入力される信号波形のＤＣ電圧レベルとＡＣ電圧の振幅の一端のレベルを一致させるように、前記レシーバの終端抵抗の抵抗値を調整する、ことを特徴とする信号伝送方法。
【請求項９】
ドライバから伝送されレシーバに入力される信号波形のＤＣ電圧レベルとＡＣ電圧の振幅の一端のレベルを一致させるように、前記ドライバのオン抵抗の抵抗値を調整する、ことを特徴とする信号伝送方法。
【請求項１０】
前記レシーバの終端抵抗値を変更した伝送システムについてシミュレーションを実行し、
前記レシーバにおける入力信号波形からＡＣ電圧レベルとＤＣ電圧レベルを求め、これらが一致する終端抵抗値を選択する、ことを特徴とする請求項８記載の信号伝送方法。
【請求項１１】
前記レシーバの終端抵抗値を変更した上で伝送システムについて信号伝送テストを実行し、
前記レシーバにおける入力信号波形形からＡＣ電圧レベルとＤＣ電圧レベルを求め、これらが一致する終端抵抗値を選択する、ことを特徴とする請求項８記載の信号伝送方法。
【請求項１２】
前記ドライバのオン抵抗を変更した伝送システムについてシミュレーションを実行し、
前記レシーバにおける入力信号波形から、ＡＣ電圧レベルとＤＣ電圧レベルを求め、これらが一致するオン抵抗値を選択する、ことを特徴とする請求項９記載の信号伝送方法。
【請求項１３】
前記ドライバのオン抵抗値を変更した上で伝送システムについて信号伝送テストを実行し、
前記レシーバにおける入力信号波形形からＡＣ電圧レベルとＤＣ電圧レベルを求め、これらが一致するオン抵抗値を選択する、ことを特徴とする請求項９記載の信号伝送方法。
【請求項１４】
（ａ）前記レシーバの終端抵抗値をその最大値に設定しておき、
（ｂ）前記ドライバから、２値レベルを交互にとるトグルパルスを出力し、この状態で電圧発生回路より、所定電位から単調に変化する電圧を発生させ、前記ドライバから入力される前記トグルパルスの第１レベルと前記電圧発生回路の出力電圧を第１のコンパレータで比較し、前記電圧発生回路の出力電圧が前記トグルパルスの第１のレベルに達すると、前記第１のコンパレータの出力が反転し、このときの前記電圧発生回路の出力電圧をＡＣ電圧として、電圧格納回路に格納し、
（ｃ）前記ドライバの出力を第１のレベルのＤＣ電圧に固定し、この状態で前記電圧発生回路より、所定電位から単調に変化する電圧を発生させ、前記ドライバから入力されるＤＣ電圧と前記電圧発生回路の出力電圧を前記第１のコンパレータで比較し、前記電圧発生回路の出力電圧が前記ドライバからの前記ＤＣ電圧に達すると、前記第１のコンパレータの出力が反転し、このときの前記電圧発生回路の出力電圧をＤＣ電圧として前記電圧格納回路に格納し、
（ｄ）前記電圧格納回路に格納されたＡＣ電圧とＤＣ電圧の二つの電圧を第２のコンパレータで大小比較し、
（ｅ）比較の結果、前記ＤＣ電圧の方が前記ＡＣ電圧より低い場合には、前記終端抵抗の抵抗値を小さい値に設定し、再び、（ｂ）の前記ドライバからトグルパルスの出力の一連の処理を行い、
（ｆ）前記ＤＣ電圧が前記ＡＣ電圧以上となれば、トレーニングを終了し、設定された終端抵抗値を用いる、
ことを特徴とする請求項８記載の信号伝送方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の信号伝送技術に関し、特に、レシーバを備えた半導体装置、信号伝送システムと信号伝送方法に関する。
【背景技術】
【０００２】
高速デジタル信号伝送システムにおいて、ＤＤＲ（Ｄｏｕｂｌｅ  Ｄａｔａ  Ｒａｔｅ）２、ＤＤＲ３  ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等のＯＤＴ（Ｏｎ  Ｄｉｅ  Ｔｅｒｍｉｎａｔｉｏｎ）に代表されるレシーバチップ内終端抵抗回路は、予め用意された複数の終端抵抗値の中から、システム構成に合わせて、例えばシステム初期化時に終端抵抗値を選択して使用している。ドライバチップのＯＮ抵抗Ｒｏｎについても同様である。
【０００３】
図１は、ＤＤＲ３  ＤＱ系ＲＥＡＤ時のシステム構成の一典型例を示す図である。図１を参照すると、ＤＲＡＭ１は、ＤＲＡＭパッケージのピン（入出力ピン）に共通接続されるドライバ１１と終端抵抗（ＯＤＴ）１２を備えている。なお、レシーバは図示していない。ＤＲＡＭ１のドライバ１１は、オン抵抗Ｒｏｎに直列接続された信号源（電圧源）（ＳＧ１）による等価回路モデルで示されており、スイッチＳＷ１を介して、ＤＲＡＭパッケージ（ＰＫＧ）の入出力ピンに接続されている。ＯＤＴ１２の終端抵抗（一端が終端電圧（１／２）（ＶＤＤＱ）に接続される）の他端はスイッチＳＷ２を介してＤＲＡＭパッケージ（ＰＫＧ）の該入出力ピンに接続されている。なお、ＯＤＴはテブナン終端が一般的であるが、図では等価回路で示している。
【０００４】
メモリコントローラ２は、パッケージの入出力ピンに共通接続されるドライバ２１と終端抵抗（ＯＤＴ）２２を備えている。なお、レシーバは図示していない。ドライバ２１は、オン抵抗Ｒｏｎに直列接続された信号源（電圧源）（ＳＧ２）による等価回路モデルで示されており、スイッチＳＷ３を介してパッケージ（ＰＫＧ）の入出力ピンに接続されている。ＯＤＴ２２の終端抵抗（一端が終端電圧（１／２）（ＶＤＤＱ）に接続される）の他端はスイッチＳＷ４を介してパッケージ（ＰＫＧ）の該入出力ピンに接続されている。図１に示した例は、ＲＥＡＤ時の構成であるため、ＤＲＡＭ１のドライバ１１のスイッチＳＷ１はオンとされ、ＯＤＴ１２のスイッチＳＷ２はオフとされる。メモリコントローラ２のドライバ２１のスイッチＳＷ３はオフとされ、ＯＤＴ２２のスイッチＳＷ４はオンとされる。ＤＲＡＭ１のドライバ１１の出力は、ＤＲＡＭパッケージ（ＰＫＧ）、ＤＩＭＭ（Ｄｕａｌ  Ｉｎｌｉｎｅ  Ｍｅｍｏｒｙ  Ｍｏｄｕｌｅ）基板３、マザーボード基板４を介してメモリコントローラ２のパッケージ（ＰＫＧ）に伝送される。
【０００５】
なお、特許文献１には、出力インピーダンスと伝送線路のインピーダンスを自動的に整合させるインピーダンスマッチング回路として、出力バッファの出力レベルと参照電圧を比較する比較回路を備えた構成が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１１−２７１３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
以下に本発明による分析を与える。
【０００８】
レシーバの終端抵抗値やドライバのオン抵抗Ｒｏｎの抵抗値を決定するにあたり、経験則とシミュレーション結果からＳＩ（ＳｉｇｎａｌＩｎｔｅｇｒｉｔｙ）的に良好なものを選択するという手法が用いられている。このため、決定に、工数を要し、また、必ずしも最適なものが選択できるとは限らない。
【課題を解決するための手段】
【０００９】
本発明は、上記問題点の１つ又は複数を解決するため、概略以下の構成とされる。
【００１０】
本発明によれば、レシーバの終端抵抗値やドライバのオン抵抗の調整により、伝送信号のＤＣ電圧レベルとＡＣ振幅電圧レベルを一致させることにより、伝送信号のジッタを抑制する方法が提供される。
【００１１】
本発明によれば、レシーバの終端抵抗値の調整により、伝送信号のＤＣ電圧レベルとＡＣ振幅電圧レベルを一致させることにより、伝送信号のジッタを抑制する半導体装置が提供される。
【００１２】
本発明によれば、ドライバのオン抵抗の調整により、伝送信号のＤＣ電圧レベルとＡＣ振幅電圧レベルを一致させることにより、伝送信号のジッタを抑制する半導体装置が提供される。
【発明の効果】
【００１３】
本発明によれば、レシーバの終端抵抗値やドライバのオン抵抗の決定に要する工数を削減することができる。また、本発明によれば、レシーバの終端抵抗値やドライバのオン抵抗の最適化を図ることができる。
【図面の簡単な説明】
【００１４】
【図１】ＤＤＲ３  ＤＱ系ＲＥＡＤ時のシステム構成例を示す図である。
【図２】本発明の第１の実施例を説明する図である。
【図３】本発明の第２の実施例を説明する図である。
【図４】ＡＣ電圧レベルとＤＣ電圧レベル一致がしていない場合のＤＱＳストローブ信号の電圧波形である。
【図５】ＡＣ電圧レベルとＤＣ電圧レベルを一致させた場合のＤＱＳストローブ信号の電圧波形である。
【図６】図４の電圧レベルとＤＣ電圧レベルが一致していない場合のアイパターンを示す図である。
【図７】図５の電圧レベルとＤＣ電圧レベルを一致させた場合のアイパターンを示す図である。
【図８】オン抵抗Ｒｏｎを調整してＤＣレベルとＡＣレベルを一致させた場合の電圧−時間波形である。
【図９】図８のＡＣ振幅電圧レベルとＤＣ電圧レベルが一致している場合の波形をアイパターン表示にした波形である。
【図１０】システム初期化時に、ＡＣ電圧レベルとＤＣ電圧レベルを一致させるＯＤＴトレーニングを行う構成を示す図である。
【図１１】最適なＯＤＴ値の設定を説明する流れ図である。
【発明を実施するための形態】
【００１５】
本発明においては、信号伝送システムにおいて、シミュレーションまたは実測により得られる入力信号波形のＡＣ振幅電圧レベルにＤＣ電圧レベルを一致させることを指針として終端抵抗値を決定する。
【００１６】
図２は、本発明の第１の実施形態を説明する図であり、ドライバＬＳＩからＤＩＭＭ配線、ソケット、マザーボード配線からなる伝送経路を経由してレシーバＬＳＩにいたるシステムを、シミュレーションモデルで構築した場合の構成例を示す図である。図２（Ａ）には、ドライバシミュレーションモデル５、伝送線路シミュレーションモデル７、レシーバシミュレーションモデル６が例示されている。レシーバシミュレーションモデル６の終端抵抗モデル６２の抵抗値ＲＴＴを変更しながら、シミュレーションを実行し、レシーバＬＳＩパッケージ（ＰＫＧ）のピン部分の電圧−時間波形（図２（Ｂ）のシミュレーション波形）から、ＡＣ振幅電圧レベル（ＡＣ電圧レベル）とＤＣ電圧レベルを求め、これらが一致する終端抵抗値ＲＴＴを選択する。図２を始め、以下の説明は、Ｒｅａｄ（読み出し）時について述べているが、Ｗｒｉｔｅ時も同様である。
【００１７】
図３は、本発明の第２の実施形態を説明する図である。図３（Ａ）に示すように、本実施形態においては、ドライバＬＳＩ５’からＤＩＭＭ配線、ソケット、マザーボード配線からなる伝送経路７’を経由してレシーバＬＳＩ６’にいたるシステムを実機で構築している。
【００１８】
終端抵抗６２’の抵抗値ＲＴＴを変更しながら、信号伝送テストを実行し、レシーバＬＳＩ６’のピン部分を信号測定プローブ８で観測し、その観測波形（図３（Ｂ）の実測波形）から、ＡＣ振幅電圧レベルとＤＣ電圧レベルを求め、これららが一致する終端抵抗値を選択する。
【００１９】
ドライバのオン抵抗を変更する場合も、図２、又は図３と同様に、シミュレーション、又は、信号伝送テストを実行し、レシーバＬＳＩ６’のピン部分の電圧−時間波形から、ＡＣ振幅電圧レベルとＤＣ電圧レベルを求め、両者が一致するドライバオン抵抗値Ｒｏｎを選択する。
【００２０】
図４は、ＡＣ振幅電圧レベルとＤＣ電圧レベル一致がしていない場合のＤＱＳ（データストローブ）信号の電圧−時間波形（図３のレシーバＬＳＩ６’のパッケージピンでのＤＱＳストローブ信号の信号測定プローブ８によるモニダ波形）である。この波形は、ＤＱＳとＤＱＳ＃から成る差動ストローブ信号のＤＱＳ−ＤＱＳ＃で表示している。以下の波形も同様である。
【００２１】
電圧−時間波形のドライバ出力（図３のドライバＬＳＩ５’の出力）がＬｏｗ固定されている部分のＤＣ電圧レベルと、ドライバ出力がパルス発信開始後の振幅下限部分がＡＣ電圧レベルに差があることが容易に観測することが出来る。このときのドライバオン抵抗Ｒｏｎは３４ｏｈｍ、ＲＴＴは６０ｏｈｍ、即ち、ＯＤＴは６０ｏｈｍである。
【００２２】
レシーバ部分（図３のレシーバＬＳＩ６’）に、ＤＣ電圧レベルとＡＣ振幅レベルを観測できる回路（不図示）を組み込み、システムの初期化時に、自動で、ＤＣ電圧レベルとＡＣ振幅レベルの一致する終端抵抗値を決定するようにしてもよい。これについては、図１０、図１１を参照して後述される。
【００２３】
図５は、図３のレシーバＬＳＩ６’の終端抵抗値（ＲＴＴ）を調整することで、ＡＣ振幅電圧レベル（振幅下端の低電圧）とＤＣ電圧レベルを一致させた場合の図である。このときのドライバオン抵抗Ｒｏｎは３４ｏｈｍ、ＯＤＴは３５ｏｈｍである。
【００２４】
図６は、図４のＡＣ振幅電圧レベルとＤＣ電圧レベルが一致していない場合の波形を伝送信号のジッタを観測しやすいアイパターンに表示した波形である。ＡＣ振幅電圧レベルとＤＣ電圧レベルが一致していないシステムではジッタが１２２ｐｓ（ｐｉｃｏ  ｓｅｃｏｎｄ）と大きくなっている。
【００２５】
図７は、図５のＡＣ振幅電圧レベルとＤＣ電圧レベルが一致している場合の波形をアイパターン表示にした波形である。このように、終端抵抗値（ＲＴＴ）を調整し、ＡＣ振幅電圧レベルとＤＣ電圧レベルを一致させることにより、ジッタを５１ｐｓと大幅に減らすことが出来る。
【００２６】
なお、ＤＣＬｏｗ電圧レベルＶＯＬ（ＬＯＷベル出力電圧）を変更することは、式（１）からも分かるように、ドライバのオン抵抗Ｒｏｎの抵抗値を変更することによっても、実現できる。式（１）において、Ｒｓはスタブ抵抗、ＲＴＴは終端抵抗、Ｒｏｎはドライバオン抵抗、ＶＴＴは終端電源電圧である。ここでは、簡単のため、ＤＱＳ単独のシングルエンデッド（ｓｉｎｇｌｅ−ｅｎｄｅｄ）信号のレベルについて説明する。
【００２７】
2010283742.tif 000003
（１）
【００２８】
しかし、ＤＣレベルを上げるために、ドライバのオン抵抗Ｒｏｎの抵抗値を上げると、式（２）から分かるように、一発目のＤＱＳ信号の立ち上がり遷移レベルＶｒが低くなる。
【００２９】
2010283742.tif 000004
（２）
【００３０】
ここで、Ｚ０はＤＩＭＭ配線の特性インピーダンス、Ｖｏｕｔは無負荷時におけるドライバの出力遷移レベルである。このため、ＩＳＩ（ｉｎｔｅｒｓｙｍｂｏｌ  ｉｎｔｅｒｆｅｒｅｎｃｅ）の影響が残るなどして、ドライバのオン抵抗Ｒｏｎの調整では、ジッタ量の低減は少ない可能性がある。
【００３１】
図８は、ドライバのオン抵抗Ｒｏｎの抵抗値を調整して、ＤＣ電圧レベルとＡＣ電圧レベルを一致させた場合の電圧−時間波形である。このように、ドライバのオン抵抗Ｒｏｎを調整してもＡＣ振幅電圧レベルとＤＣ電圧レベルを一致させることは可能であるが、Ｒｏｎ抵抗値は、５ｏｈｍと、かなり小さい値である。
【００３２】
図９は、図８のＡＣ振幅電圧レベルとＤＣ電圧レベルが一致している場合の波形をアイパターン表示にした波形である。このように、ドライバのオン抵抗Ｒｏｎの調整でもジッタを９０ｐｓに減らすことが出来るが、終端抵抗値ＲＴＴを調整した場合（５１ｐｓ）と比べて、ジッタ削減効果は少ない。
【００３３】
図１０、図１１は、本発明のさらに別の実施形態を説明する図である。図１０には、システム初期化時に、ＡＣ電圧レベルとＤＣ電圧レベルを一致させるＯＤＴトレーニングを行うシステム構成が示されている。図１１はその動作フローを説明する流れ図である。図１０を参照すると、ドライバＬＳＩ１０の出力回路１０１からの信号は、レシーバＬＳＩ２０に入力される。入力信号と上昇電圧発生回路２０５の出力を電圧比較する第１のコンパレータ２０４と、電圧格納回路２０６と、電圧格納回路２０６のＡＣ電圧ＶａｃとＤＣ電圧Ｖｄｃを電圧比較する第２のコンパレータ２０７と、第２のコンパレータ２０７の出力と最適ＯＤＴ設定制御回路２０８の出力を受けるＯＤＴ制御回路２０２と、ＯＤＴ制御回路２０２の出力を受けるＯＤＴ回路２０１とを備える。次に動作を説明する。
【００３４】
始めにレシーバＬＳＩ２０のＯＤＴ１２の抵抗値をレシーバＬＳＩ２０の最大値に設定する（ステップＳ１）。
【００３５】
その後、ドライバＬＳＩ１０から、０１０１０・・・のトグルパルスを出力させる（ステップＳ２）。
【００３６】
この状態で上昇電圧発生回路２０５より、０Ｖから徐徐に上昇する電圧を発生させ（ステップＳ３）、ドライバＬＳＩ１０の出力と上昇電圧発生回路２０５の出力を第１のコンパレータ２０４に入力する。
【００３７】
上昇電圧発生回路２０５の電圧がトグルパルスのＬｏｗレベルに達すると、第１のコンパレータ２０４の出力が反転する。このときの上昇電圧発生回路２０５の出力電圧（ＡＣ電圧レベルＶａｃ）を電圧格納回路２０６に格納する（ステップＳ４）。
【００３８】
次に、ドライバＬＳＩ１０の出力をＬｏｗにする（ステップＳ５）。
【００３９】
この状態で、上昇電圧発生回路２０５より、再び、０Ｖから徐徐に上昇する電圧を発生させ（ステップＳ６）、両者を第１のコンパレータ２０４に入力する。
【００４０】
上昇電圧発生回路２０５の出力電圧がドライバＬＳＩ１０のＬｏｗレベルに達すると、第１のコンパレータ２０４の出力が反転する。このときの上昇電圧発生回路２０５の出力電圧（ＤＣ電圧レベルＶｄｃ）を電圧格納回路２０６に格納する（ステップＳ７）。
【００４１】
Ｖａｃ、Ｖｄｃは第２のコンパレータ２０７に入力され、Ｖａｃ、Ｖｄｃの大小関係の比較が行われる（ステップＳ１８）。
【００４２】
初期はＶｄｃの方がＶａｃより低いため、レシーバＬＳＩ２０のＯＤＴ１２の値を一段階小さい値に設定し（ステップ１９）、ステップＳ２に戻り、ステップＳ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７の処理を繰り返す。
【００４３】
Ｖｄｃ＞＝Ｖａｃとなれば、トレーニングを終了し（ステップＳ２０）、設定されたＯＤＴ値（終端抵抗ＲＴＴの抵抗値）をシステムで用いる。
【００４４】
なお、０Ｖから所定のスルーレートで単調に増加する電圧を出力する上昇電圧発生回路２０５のかわりに、所定電位から所定のスルーレートで徐々に減少する電圧を出力する電圧発生回路を備え、この電圧発生回路の出力を第１のコンパレータ２０４に入力し、ＤＣ電圧、ＡＣ振幅電圧と比較するようにしてもよい。
【００４５】
なお、上記の特許文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施形態の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【００４６】
１  ＤＲＡＭ
２  メモリコントローラ
３  ＤＩＭＭ基板
４  マザーボード基板
５  ドライバシミュレーションモデル
５’  ドライバＬＳＩ
６  レシーバシミュレーションモデル
６’  レシーバＬＳＩ
７  伝送経路シミュレーションモデル
７’  伝送経路
８  信号測定プローブ
１０  ドライバＬＳＩ
１１  ドライバ
１２  ＯＤＴ
２０  レシーバＬＳＩ
２１  ドライバ
２２  ＯＤＴ
５１  ドライバＯＮ抵抗（Ｒｏｎ）
６２  終端抵抗モデル
６２’  終端抵抗
１０１  出力回路
２０１  ＯＤＴ回路
２０２  ＯＤＴ制御回路
２０３  入力回路
２０４  コンパレータ１
２０５  上昇電圧発生回路
２０６  電圧格納回路
２０７  コンパレータ２
２０８  最適ＯＤＴ設定制御回路
【図１】
2010283742.tif 000005
【図２】
2010283742.tif 000006
【図３】
2010283742.tif 000007
【図４】
2010283742.tif 000008
【図５】
2010283742.tif 000009
【図６】
2010283742.tif 000010
【図７】
2010283742.tif 000011
【図８】
2010283742.tif 000012
【図９】
2010283742.tif 000013
【図１０】
2010283742.tif 000014
【図１１】
2010283742.tif 000015