(57)【要約】【課題】意図的に導入された実験箇所を含む半導体集積回路装置のレイアウトデータから本来の欠陥のみを抽出する検証装置を提供すること。【解決手段】検証装置は、設計者により意図的に導入された実験箇所を含む半導体集積回路のレイアウトデータを検証する装置であって、半導体集積回路に対する設計基準および実験箇所を含む１または２以上の検証ルールを生成する検証ルール生成部と、検証ルールに含まれる実験箇所を検証の対象から除外したレイアウトデータを検証ルールのそれぞれについて生成するレイアウトデータ生成部と、実験箇所を検証の対象から除外したレイアウトデータにおいて設計基準を満たさない箇所である欠陥を検証ルールのそれぞれについて抽出する欠陥抽出部とを備える。【選択図】図１
2010134837.tif 000002
【特許請求の範囲】
【請求項１】
設計者により意図的に導入された実験箇所を含む半導体集積回路のレイアウトデータを検証する装置であって、
前記半導体集積回路に対する設計基準及び前記実験箇所を含む１又は２以上の検証ルールを生成する検証ルール生成部と、
前記検証ルールに含まれる実験箇所を検証の対象から除外したレイアウトデータを前記検証ルールのそれぞれについて生成するレイアウトデータ生成部と、
実験箇所を検証の対象から除外したレイアウトデータにおいて前記設計基準を満たさない箇所である欠陥を前記検証ルールのそれぞれについて抽出する欠陥抽出部とを備えることを特徴とする検証装置。
【請求項２】
前記レイアウトデータ生成部は、前記検証ルールに含まれる実験箇所を有するセル階層を検証の対象から除外することを特徴とする、請求項１に記載の検証装置。
【請求項３】
前記レイアウトデータ生成部は、前記検証ルールに含まれる実験箇所を有するセル領域を検証の対象から除外することを特徴とする、請求項１又は２に記載の検証装置。
【請求項４】
前記レイアウトデータ生成部は、認識層を重ねることによって前記検証ルールに含まれる実験箇所を検証の対象から除外することを特徴とする、請求項１乃至３のいずれか１項に記載の検証装置。
【請求項５】
前記実験箇所は、正規表現で記述されるとともに、
前記レイアウトデータ生成部は、前記正規表現を展開することを特徴とする、請求項１乃至４のいずれか１項に記載の検証装置。
【請求項６】
前記欠陥抽出部は、実験箇所を検証の対象から除外したレイアウトデータが重複する場合には、重複するレイアウトデータのいずれかにおいて欠陥を抽出することを特徴とする、請求項１乃至５のいずれか１項に記載の検証装置。
【請求項７】
前記欠陥抽出部において抽出された欠陥を表示する欠陥表示部をさらに備えることを特徴とする、請求項１乃至６のいずれか１項に記載の検証装置。
【請求項８】
前記欠陥表示部は、前記検証ルールのそれぞれについて抽出された欠陥を統合して表示することを特徴とする、請求項７に記載の検証装置。
【請求項９】
設計者により意図的に導入された実験箇所を含む半導体集積回路のレイアウトデータを検証する方法であって、
前記半導体集積回路に対する設計基準及び前記実験箇所を含む１又は２以上の検証ルールを生成する工程と、
前記検証ルールに含まれる実験箇所を検証の対象から除外したレイアウトデータを前記検証ルールのそれぞれについて生成するレイアウトデータ生成工程と、
実験箇所を検証の対象から除外したレイアウトデータにおいて前記設計基準を満たさない箇所である欠陥を前記検証ルールのそれぞれについて抽出する欠陥抽出工程とを含む検証方法。
【請求項１０】
前記レイアウトデータ生成工程において、前記検証ルールに含まれる実験箇所を有するセル階層を検証の対象から除外することを特徴とする、請求項９に記載の検証方法。
【請求項１１】
前記レイアウトデータ生成工程において、前記検証ルールに含まれる実験箇所を有するセル領域を検証の対象から除外することを特徴とする、請求項９又は１０に記載の検証方法。
【請求項１２】
前記レイアウトデータ生成工程において、認識層を重ねることによって前記検証ルールに含まれる実験箇所を検証の対象から除外することを特徴とする、請求項９乃至１１のいずれか１項に記載の検証方法。
【請求項１３】
前記実験箇所は正規表現で記述されるとともに、
前記レイアウトデータ生成工程において、前記正規表現は展開されることを特徴とする、請求項９乃至１２のいずれか１項に記載の検証方法。
【請求項１４】
前記欠陥抽出工程において、実験箇所を検証の対象から除外したレイアウトデータが重複する場合には、重複するレイアウトデータのいずれかにおいて欠陥を抽出することを特徴とする、請求項９乃至１３のいずれか１項に記載の検証方法。
【請求項１５】
前記欠陥抽出工程において抽出された欠陥を表示する欠陥表示工程をさらに含むことを特徴とする、請求項９乃至１４のいずれか１項に記載の検証方法。
【請求項１６】
前記欠陥表示工程において、前記検証ルールのそれぞれについて抽出された欠陥を統合して表示することを特徴とする、請求項１５に記載の検証方法。
【請求項１７】
設計者により意図的に導入された実験箇所を含む半導体集積回路のレイアウトデータを検証するプログラムであって、
前記半導体集積回路に対する設計基準及び前記実験箇所を含む１又は２以上の検証ルールを生成する処理と、
前記検証ルールに含まれる実験箇所を検証の対象から除外したレイアウトデータを前記検証ルールのそれぞれについて生成するレイアウトデータ生成処理と、
実験箇所を検証の対象から除外したレイアウトデータにおいて前記設計基準を満たさない箇所である欠陥を前記検証ルールのそれぞれについて抽出する欠陥抽出処理とをコンピュータに実行させることを特徴とする検証プログラム。
【請求項１８】
前記レイアウトデータ生成処理において、前記検証ルールに含まれる実験箇所を有するセル階層を検証の対象から除外する処理をコンピュータに実行させることを特徴とする、請求項１７に記載の検証プログラム。
【請求項１９】
前記レイアウトデータ生成処理において、前記検証ルールに含まれる実験箇所を有するセル領域を検証の対象から除外する処理をコンピュータに実行させることを特徴とする、請求項１７又は１８に記載の検証プログラム。
【請求項２０】
前記レイアウトデータ生成処理において、認識層を重ねることによって前記検証ルールに含まれる実験箇所を検証の対象から除外する処理をコンピュータに実行させることを特徴とする、請求項１７乃至１９のいずれか１項に記載の検証プログラム。
【請求項２１】
前記実験箇所は正規表現で記述されるとともに、
前記レイアウトデータ生成処理において、前記正規表現を展開する処理をコンピュータに実行させることを特徴とする、請求項１７乃至２０のいずれか１項に記載の検証プログラム。
【請求項２２】
前記欠陥抽出処理において、実験箇所を検証の対象から除外したレイアウトデータが重複する場合には、重複するレイアウトデータのいずれかにおいて欠陥を抽出する処理をコンピュータに実行させることを特徴とする、請求項１７乃至２１のいずれか１項に記載の検証プログラム。
【請求項２３】
前記欠陥抽出処理において抽出された欠陥を表示する欠陥表示処理をさらにコンピュータに実行させることを特徴とする、請求項１７乃至２２のいずれか１項に記載の検証プログラム。
【請求項２４】
前記欠陥表示処理において、前記検証ルールのそれぞれについて抽出された欠陥を統合して表示する処理をコンピュータに実行させることを特徴とする、請求項２３に記載の検証プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路の検証装置、方法およびプログラムに関し、特に、半導体集積回路のレイアウトデータを検証する装置、方法およびプログラムに関する。
【背景技術】
【０００２】
半導体集積回路のレイアウト設計においては、レイアウトデータが設計基準を充足しているか否かの検証を行う必要がある。レイアウトデータにおいて設計基準を満たさない箇所には、設計者の誤りにより導入された欠陥（以下、「本来の欠陥」という。）と、設計者により意図的に導入された実験箇所とが含まれ得る。
【０００３】
特許文献１において、ＴＥＧ（Ｔｅｓｔ  Ｅｌｅｍｅｎｔ  Ｇｒｏｕｐ）パターンを検査するために複雑なＤＲＣ（Ｄｅｓｉｇｎ  Ｒｕｌｅ  Ｃｈｅｃｋ）ルールを作る必要がなく、正確な検査を容易に行うことができるＴＥＧパターンの検査方法が記載されている。
【０００４】
また、特許文献２において、幾何学的デザインルールが部分的に異なるマスクパターンの検証を短時間で高精度に行なうマスクパターン検証装置が記載されている。
【０００５】
【特許文献１】特開２００４−１５３１３２号公報
【特許文献２】特開平０５−０２７４１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
以下の分析は、本発明者によってなされたものである。レイアウトデータにおいて本来の欠陥と実験箇所とが含まれる場合において、上記の特許文献１に記載された検査方法および特許文献２に記載された検査装置を用いたときには、本来の欠陥と実験箇所の双方が設計基準を満たさない箇所として抽出されるおそれがある。したがって、レイアウトを検証する際に必要とされる本来の欠陥のみを抽出することができないという問題がある。
【０００７】
そこで、意図的に導入された実験箇所を含む半導体集積回路装置のレイアウトデータから本来の欠陥のみを抽出する検証装置、方法およびプログラムを提供することが課題となる。
【課題を解決するための手段】
【０００８】
本発明の第１の視点に係る検証装置は、設計者により意図的に導入された実験箇所を含む半導体集積回路のレイアウトデータを検証する装置であって、前記半導体集積回路に対する設計基準及び前記実験箇所を含む１又は２以上の検証ルールを生成する検証ルール生成部と、前記検証ルールに含まれる実験箇所を検証の対象から除外したレイアウトデータを前記検証ルールのそれぞれについて生成するレイアウトデータ生成部と、実験箇所を検証の対象から除外したレイアウトデータにおいて前記設計基準を満たさない箇所である欠陥を前記検証ルールのそれぞれについて抽出する欠陥抽出部とを備える。
【０００９】
本発明の第２の視点に係る検証方法は、設計者により意図的に導入された実験箇所を含む半導体集積回路のレイアウトデータを検証する方法であって、前記半導体集積回路に対する設計基準及び前記実験箇所を含む１又は２以上の検証ルールを生成する工程と、前記検証ルールに含まれる実験箇所を検証の対象から除外したレイアウトデータを前記検証ルールのそれぞれについて生成するレイアウトデータ生成工程と、実験箇所を検証の対象から除外したレイアウトデータにおいて前記設計基準を満たさない箇所である欠陥を前記検証ルールのそれぞれについて抽出する欠陥抽出工程とを含む。
【００１０】
本発明の第３の視点に係る検証プログラムは、設計者により意図的に導入された実験箇所を含む半導体集積回路のレイアウトデータを検証するプログラムであって、前記半導体集積回路に対する設計基準及び前記実験箇所を含む１又は２以上の検証ルールを生成する処理と、前記検証ルールに含まれる実験箇所を検証の対象から除外したレイアウトデータを前記検証ルールのそれぞれについて生成するレイアウトデータ生成処理と、実験箇所を検証の対象から除外したレイアウトデータにおいて前記設計基準を満たさない箇所である欠陥を前記検証ルールのそれぞれについて抽出する欠陥抽出処理とをコンピュータに実行させる。
【発明の効果】
【００１１】
本発明に係る検証装置、方法およびプログラムによると、設計者により意図的に導入された実験箇所を含む半導体集積回路装置のレイアウトデータから本来の欠陥のみを抽出することができる。
【発明を実施するための最良の形態】
【００１２】
（第１の実施形態）
本発明の第１の実施形態に係る検証装置について図面を参照して説明する。図１は、本実施形態に係る検証装置の構成を示すブロック図である。
【００１３】
検証装置１０は、意図的に導入された実験箇所を含む半導体集積回路のレイアウトデータを検証する。図１を参照すると、検証装置は、検証ルール生成部１１、レイアウトデータ生成部１２および欠陥抽出部１３を備える。
【００１４】
検証ルール生成部１１は、半導体集積回路に対する設計基準および実験箇所を含む１または２以上の検証ルールを生成する。レイアウトデータ生成部１２は、検証ルールに含まれる実験箇所を検証の対象から除外したレイアウトデータを検証ルールのそれぞれについて生成する。欠陥抽出部１３は、実験箇所を検証の対象から除外したレイアウトデータにおいて設計基準を満たさない箇所である欠陥を検証ルールのそれぞれについて抽出する。
【００１５】
また、レイアウトデータ生成部１２は、検証ルールに含まれる実験箇所を有するセル階層を検証の対象から除外するようにしてもよい。さらに、レイアウトデータ生成部１２は、検証ルールに含まれる実験箇所を有するセル領域を検証の対象から除外するようにしてもよい。また、レイアウトデータ生成部１２は、認識層を重ねることによって検証ルールに含まれる実験箇所を検証の対象から除外するようにしてもよい。
【００１６】
さらに、前記実験箇所は、正規表現で記述され、レイアウトデータ生成部１２は、正規表現を展開するようにしてもよい。
【００１７】
また、欠陥抽出部１３は、実験箇所を検証の対象から除外したレイアウトデータが重複する場合には、重複するレイアウトデータのいずれかにおいて欠陥を抽出することが好ましい。
【００１８】
さらに、検証装置１０は、欠陥表示部１４を備えるようにしてもよい。欠陥表示部１４は、欠陥抽出部１３において抽出された欠陥を表示する。また、欠陥表示部１４は、検証ルールのそれぞれについて抽出された欠陥を統合して表示するようにしてもよい。
【００１９】
次に、本実施形態に係る検証装置１０の動作について説明する。図２は、本実施形態に係る検証装置１０の動作を示すフローチャートである。
【００２０】
図２を参照すると、検証ルール生成部１１は、半導体集積回路に対する設計基準および実験箇所を含む１または２以上の検証ルールを生成する（ステップＳ１１）。
【００２１】
レイアウトデータ生成部１２は、検証ルールに含まれる実験箇所を検証の対象から除外したレイアウトデータを検証ルールのそれぞれについて生成する（ステップＳ１２）。
【００２２】
欠陥抽出部１３は、実験箇所を検証の対象から除外したレイアウトデータにおいて設計基準を満たさない箇所である欠陥を前記検証ルールのそれぞれについて抽出する（ステップＳ１３）。
【００２３】
（第２の実施形態）
本発明の第２の実施形態に係る検証プログラムについて図面を参照して説明する。図３は、本実施形態に係る検証プログラムを実行するコンピュータの構成を示すブロック図である。
【００２４】
本実施形態に係る検証プログラムは、意図的に導入された実験箇所を含む半導体集積回路のレイアウトデータを検証するプログラムである。図３を参照すると、コンピュータ２０は、ＣＰＵ２１、記憶部２２、入力部２３および欠陥表示部２４を備える。
【００２５】
一例として、記憶部２２に記録された検証プログラムはＣＰＵ２１に読み出されて、半導体集積回路に対する設計基準および実験箇所を含む１または２以上の検証ルールを生成する処理と、検証ルールに含まれる実験箇所を検証の対象から除外したレイアウトデータを検証ルールのそれぞれについて生成するレイアウトデータ生成処理と、実験箇所を検証の対象から除外したレイアウトデータにおいて設計基準を満たさない箇所である欠陥を検証ルールのそれぞれについて抽出する欠陥抽出処理とを実行する。
【００２６】
欠陥表示部２４は、上記の欠陥抽出処理において抽出された欠陥を表示する。また、欠陥表示部２４は、検証ルールのそれぞれについて抽出された欠陥を統合して表示するようにしてもよい。
【実施例１】
【００２７】
本発明の第１の実施例について図面を参照して説明する。図４は、本実施における検証装置の動作を示すフローチャートである。
【００２８】
図４を参照すると、レイアウトデータ３１は、所定の回路図に基づいて生成された実際のデバイス上におけるレイアウトを表現するデータであって、複数の単位セルと単位セル間を接続する配線を含む。ここで、レイアウトデータ３１は、設計者によって意図的に導入された実験箇所を含む。
【００２９】
実験箇所は、少なくとも、検証時において除外したいセルもしくは配線のみから成るＴＥＧ、または、検証時において除外したいパターンを定義するための認識層のいずれかを含む。検証時においては、これらのＴＥＧまたは認識層を除外することができる。
【００３０】
実験箇所を規定する方法として、様々な方法を用いることができる。図７ないし図９は、実験箇所を規定する方法を説明するための図である。図７および図８は、検証時において除外したいセルや配線のみからなるＴＥＧによって、実験箇所を規定する例を示す。
一方、図９は、検証時において除外したいパターンを定義するための認識層によって実験箇所を規定する例を示す。図８（Ａ）および図９（Ａ）は、もとのレイアウトデータを示す。一方、図８（Ｂ）および図９（Ｂ）は、実験箇所を検証の対象から除外したレイアウトデータを示す。
【００３１】
検証ルール記述ファイル３２は、上記レイアウトを確認するための設計基準と、その設計基準に対応づけられた実験箇所とを含む検証ルールから成る。ここで、設計基準とは、例えば、配線の幅や間隔についての基準をいう。また、実験箇所とは、例えば、検証時において除外したいセルや配線のみからなるＴＥＧ、または、検証時において除外したいパターン部分を定義する認識層をいう。
【００３２】
図５は、本実施例における検証ルール記述ファイル３２の一例を示す図である。図５の２行目における検証ルールは、「層名、設計基準名、幅（ｕｍ）、実験箇所」が「ＭＥＴＡＬ、基本基準、０．３、ＴＥＧ＿［１−５］」となっている。この検証ルールは、「ＭＥＴＡＬ層の幅を０．３ｕｍで検証する。ただし、ＴＥＧ＿［１−５］は検証の対象から除外する。」旨を表す。ここで、ＴＥＧ＿［１−５］は、セルの名称を示すにすぎず、セルを識別することができる名称であれば他の名称を用いてもよい。また、検証ルール記述ファイル３２において、セルの名称を用いる代わりに、上記の認識層の層番号を用いてもよい。
【００３３】
半導体集積回路全体の設計基準に係る上記の検証ルール記述ファイル３２を参照し、検証基準ごとに分割した検証ルール３３を生成する（ステップＳ２１）。図５に示した検証ルール記述ファイル３２は、全体の設計基準を表すとともに、各層の設計基準ごとに実験箇所が設けられている。一例として、検証ルール記述ファイル３２を行ごとに分割して１又は２以上の検証ルール３３を生成するようにしてもよい。
【００３４】
次に、上記の検証ルールのそれぞれについて、検証ルールに含まれる実験箇所を検証の対象から除外したレイアウトデータを生成する（ステップＳ２２）。
【００３５】
図６は、本実施例における、実験箇所を検証の対象から除外したレイアウトデータを示す図である。例えば、ＭＥＴＡＬの基本基準においては、ＴＥＧ＿［１−５］が除外されることから、図６に示すようＴＥＧ＿［１−５］に相当する部分が欠落したレイアウトデータが生成される。I／I（イオン注入パターン）、ＰＯＬＹ（ポリシリコン配線パターン）、ＶＩＡ（スルーホールパターン）についても、同様にして、実験箇所を検証の対象から除外したレイアウトデータが生成される。
【００３６】
次に、実験箇所を検証の対象から除外したレイアウトデータに対する検証（すなわち、ＤＲＣ（Ｄｅｓｉｇｎ  Ｒｕｌｅ  Ｃｈｅｃｋ））を行い、欠陥を抽出する（ステップＳ２３）。この欠陥抽出工程は、従来技術における欠陥抽出工程と同様である。しかしながら、本実施例においては、検証ルールに対応して実験箇所（例えば、認識層によって定義された部分）が削除されていることから、設計者によって誤って導入された本来の欠陥のみを選択的に検出することができる。
【００３７】
次に、抽出された欠陥をマージ（統合）して表示する（ステップＳ２４）。検証ルール３３ごとに求められた欠陥を統合したものは、半導体集積回路のレイアウトデータ全体に対する検証結果に相当する。
【００３８】
次に、設計者は、欠陥の分析を行う（ステップＳ２５）。設計基準を満たしていない欠陥が存在する場合には、設計者は、欠陥を修正する（ステップＳ２６）。
【００３９】
一方、欠陥が存在しない場合には、レイアウトデータの検証を完了する（ステップＳ２８）。
【００４０】
さらに、設計基準または実験箇所が不足する場合（例えば、検証ルール記述ファイル３２に対して実験箇所を指定し忘れた場合）には、これらを検証ルール記述ファイル３２に追加する（ステップＳ２７）。
【００４１】
図１０ないし図１２は、本実施例における検証ルール記述ファイル３２の他の例を示す図である。図１０は、検証ルールを検証対象の層ごとにまとめて記述したものである。図１０を参照すると、各層に対する幅および間隔は、１行で記述される。なお、記述方法として、１行であっても複数行にまたがるようにしてもよい。配線の幅や間隔は露光機の加工性能によって決まることからほぼ一定であることから、図１０のように、検証ルールを層ごとにまとめて表記することによって、設計者による確認が容易となる。
【００４２】
一方、図１１は、包括マージン/二層間間隔チェックを含む検証ルール記述ファイルの例を示す。また、図１２は、面積チェックを含む検証ルール記述ファイル３２の一例を示す。
【００４３】
本実施例によると、意図的に導入された実験箇所と、設計者の過誤によって導入された本来の欠陥とを区別することができる。このとき、レイアウトデータにおいて修正すべき箇所として、本来の欠陥のみを抽出することができる。したがって、レイアウト検証およびレイアウト修正に要する時間および工数を大幅に削減することができる。
【００４４】
また、本実施例によると、検証ルール記述ファイル３２は、設計基準と実験箇所との組によって表されることから、容易に生成することができるとともに容易に修正することもできる。さらに、検証ルール記述ファイル３２によって、実験箇所や設計基準の確認が容易となり、設計者の意図が反映されているか否かも容易に確認することができる。
【実施例２】
【００４５】
本発明の第２の実施例について図面を参照して説明する。図１３は、本実施における検証装置の動作を示すフローチャートである。
【００４６】
基本的な工程は、上記第１の実施例における工程と同様である。ただし、実験箇所を除外したレイアウトデータにおいて、重複するものが含まれる場合には、重複するレイアウトデータのいずれかにおいて欠陥の抽出を実施する（ステップＳ３３）。
【００４７】
図１３は、検証ルール１に含まれる実験箇所を検証の対象から除外したレイアウトデータと、検証ルール２に含まれる実験箇所を検証の対象から除外したレイアウトデータとが同一である場合を示す。この場合には、これらのいずれか一方のレイアウトデータに対して、欠陥の抽出が行われる。これによって検証に要する時間を短縮することができる。
【００４８】
図５および図６を参照すると、「ＭＥＴＡＬ、基本基準」および「ＶＩＡ、基本基準２」に対して生成されるレイアウトデータは同一である。また、「ＭＥＴＡＬ、実験基準」、「Ｉ／Ｉ、基本基準２」、「ＰＯＬＹ、実験基準」および「ＶＩＡ、実験基準」に対して生成されるレイアウトデータは同一である。したがって、これらの重複するレイアウトデータについては、いずれかの一のレイアウトデータについて欠陥の抽出を行えば十分である。なお、「ＰＯＬＹ、基本基準」および「ＰＯＬＹ、基本基準２」については、他のレイアウトデータとは異なるレイアウトデータが生成される。
【００４９】
以上の記載は実施例に基づいて行ったが、本発明は、上記実施例に限定されるものではない。
【図面の簡単な説明】
【００５０】
【図１】本発明の第１の実施形態に係る検証装置の構成を示すブロック図である。
【図２】本発明の第１の実施形態に係る検証装置の動作を示すフローチャートである。
【図３】本発明の第２の実施形態に係る検証プログラムを実行するコンピュータの構成を示すブロック図である。
【図４】本発明の第１の実施例における検証装置の動作を示すフローチャートである。
【図５】本発明の第１の実施例における検証ルール記述ファイルの一例を示す図である。
【図６】本発明の第１の実施例における、実験箇所を検証の対象から除外したレイアウトデータの一例を示す図である。
【図７】本発明の第１の実施例における実験箇所および本来の欠陥について説明するための図である。
【図８】本発明の第１の実施例における実験箇所の例を示す図である。
【図９】本発明の第1の実施例における実験箇所の例を示す図である。
【図１０】本発明の第１の実施例における検証ルール記述ファイルの一例を示す図である。
【図１１】本発明の第１の実施例における検証ルール記述ファイルの一例を示す図である。
【図１２】本発明の第１の実施例における検証ルール記述ファイルの一例を示す図である。
【図１３】本発明の第２の実施例における検証装置の動作を示すフローチャートである。
【符号の説明】
【００５１】
１０  検証装置
１１  検証ルール生成部
１２  レイアウトデータ生成部
１３  欠陥抽出部
１４、２４  欠陥表示部
２０  コンピュータ
２１  ＣＰＵ
２２  記憶部
２３  入力部
３１、４１  レイアウトデータ
３２、４２  検証ルール記述ファイル
３３、３４  検証ルール
【図１】
2010134837.tif 000003
【図２】
2010134837.tif 000004
【図３】
2010134837.tif 000005
【図４】
2010134837.tif 000006
【図５】
2010134837.tif 000007
【図６】
2010134837.tif 000008
【図７】
2010134837.tif 000009
【図８】
2010134837.tif 000010
【図９】
2010134837.tif 000011
【図１０】
2010134837.tif 000012
【図１１】
2010134837.tif 000013
【図１２】
2010134837.tif 000014
【図１３】
2010134837.tif 000015