(57)【要約】【課題】表面実装型パルストランスにおいて、１つのドラム型コアに巻回する巻線の数を削減する。【解決手段】巻線Ｓ１Ａ，Ｓ２Ａが互いに同一の巻回方向で巻回されたドラム型コア１１Ａと、巻線Ｓ１Ｂ，Ｓ２Ｂが互いに同一の巻回方向で巻回されたドラム型コア１１Ｂとを備え、巻線Ｓ１Ａのドラム型コア１１Ａの一端側の端部がプラス側入力端子ＩＮ＋、巻線Ｓ１Ｂのドラム型コア１１Ｂの他端側の端部がマイナス側入力端子ＩＮ−、巻線Ｓ１Ａのドラム型コア１１Ａの他端側の端部及び巻線Ｓ１Ｂのドラム型コア１１Ｂの一端側の端部が入力側中間タップＣＴ、巻線Ｓ２Ａのドラム型コア１１Ａの一端側の端部がプラス側出力端子ＯＵＴ＋、巻線Ｓ２Ｂのドラム型コア１１Ｂの他端側の端部がマイナス側出力端子ＯＵＴ−、巻線Ｓ２Ａのドラム型コア１１Ａの他端側の端部及び巻線Ｓ２Ｂのドラム型コア１１Ｂの一端側の端部が出力側中間タップＣＴにそれぞれ接続される。【選択図】図２
2010130312.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第３の巻線が互いに同一の巻回方向で巻回された第１のドラム型コアと、第２及び第４の巻線が互いに同一の巻回方向で巻回された第２のドラム型コアとを備え、
前記第１の巻線の前記第１のドラム型コアの一端側の端部がプラス側入力端子に接続され、
前記第２の巻線の前記第２のドラム型コアの他端側の端部がマイナス側入力端子に接続され、
前記第１の巻線の前記第１のドラム型コアの他端側の端部及び前記第２の巻線の前記第２のドラム型コアの一端側の端部が入力側中間タップに接続され、
前記第３の巻線の前記第１のドラム型コアの一端側の端部がプラス側出力端子に接続され、
前記第４の巻線の前記第２のドラム型コアの他端側の端部がマイナス側出力端子に接続され、
前記第３の巻線の前記第１のドラム型コアの他端側の端部及び前記第４の巻線の前記第２のドラム型コアの一端側の端部が出力側中間タップに接続されることを特徴とする表面実装型パルストランス。
【請求項２】
第１及び第３の巻線が互いに同一の巻回方向で巻回された第１のドラム型コアと、第２及び第４の巻線が互いに同一の巻回方向で巻回された第２のドラム型コアと、第５及び第６の巻線が互いに同一の巻回方向で巻回された第３のドラム型コアとを備え、
前記第３の巻線の前記第１のドラム型コアの一端側の端部と前記第５の巻線の前記第３のドラム型コアの一端側の端部とが接続され、
前記第４の巻線の前記第２のドラム型コアの他端側の端部と前記第６の巻線の前記第３のドラム型コアの一端側の端部とが接続され、
前記第１の巻線の前記第１のドラム型コアの一端側の端部がプラス側入力端子に接続され、
前記第２の巻線の前記第２のドラム型コアの他端側の端部がマイナス側入力端子に接続され、
前記第１の巻線の前記第１のドラム型コアの他端側の端部及び前記第２の巻線の前記第２のドラム型コアの一端側の端部が入力側中間タップに接続され、
前記第３の巻線の前記第１のドラム型コアの他端側の端部及び前記第４の巻線の前記第２のドラム型コアの一端側の端部が出力側中間タップに接続され、
前記第５の巻線の前記第３のドラム型コアの他端側の端部がプラス側出力端子に接続され、
前記第６の巻線の前記第３のドラム型コアの他端側の端部がマイナス側出力端子に接続されることを特徴とするコモンモードフィルタ付表面実装型パルストランス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表面実装型パルストランス及びコモンモードフィルタ付表面実装型パルストランスに関する。
【背景技術】
【０００２】
パソコンなどの機器をＬＡＮや電話網などのネットワークに接続する場合、ケーブルを通して侵入するＥＳＤ(ElectroStatic Discharge，静電放電)や高電圧から機器を守る必要がある。そこで、ケーブルと機器の接続点を構成するコネクタにはパルストランスが用いられる。
【０００３】
従来用いられているパルストランスはドーナツ型の磁心（トロイダルコア）に一次コイルと二次コイルを巻回して作られており（例えば特許文献１を参照。）、一次コイルに印加される電圧のうち交流成分（パルス）のみを二次コイルに伝えるという性質を有する。直流成分は二次コイルに伝わらないため、パルストランスはＥＳＤや高電圧を遮断することができる。
【０００４】
ところで、近年はパルストランスにも小型化・表面実装化が求められており、そのためにトロイダルコアではなくドラム型コアを用いる例が登場している。そのようなパルストランスを表面実装型パルストランスという。
【０００５】
図１０に、表面実装型パルストランスの典型的な構成例を示す。また、図１１は、図１０に示す表面実装型パルストランス１の等価回路を示す図である。
【０００６】
図１０に示すように、表面実装型パルストランス１はドラム型コア２を有し、ドラム型コア２は、巻線を巻回するための巻芯部２ａと、巻芯部２ａの両端に設けられた鍔部２ｂ，２ｃとを有している。鍔部２ｂ，２ｃの上面にはそれぞれ３つの端子電極Ｐ１〜Ｐ３，Ｐ４〜Ｐ６が設けられている。
【０００７】
図１０及び図１１に示すように、巻芯部２ａには巻線Ｓ１〜Ｓ４が巻回されており、巻線Ｓ１の両端Ｓ１ａ，Ｓ１ｂはそれぞれ端子電極Ｐ１，Ｐ２に、巻線Ｓ２の両端Ｓ２ａ，Ｓ２ｂは端子電極Ｐ２，Ｐ３に、巻線Ｓ３の両端Ｓ３ａ，Ｓ３ｂは端子電極Ｐ４，Ｐ５に、巻線Ｓ４の両端Ｓ４ａ，Ｓ４ｂは端子電極Ｐ５，Ｐ６にそれぞれ継線されている。
【０００８】
表面実装型パルストランス１は平衡入出力の回路であり、図１１に示すように、端子電極Ｐ１とＰ３はそれぞれ平衡入力のプラス側端子ＩＮ＋とマイナス側端子ＩＮ−になる。また、端子電極Ｐ４とＰ６はそれぞれ平衡出力のプラス側端子ＯＵＴ＋とマイナス側端子ＯＵＴ−になる。各巻線は、端子ＩＮ＋から端子ＩＮ−に向かって電流が流れた場合に、端子ＯＵＴ＋から端子ＯＵＴ−に向かって誘導電流が流れるよう、巻芯部２ａに巻回される。端子電極Ｐ２，Ｐ５は、それぞれ入力側，出力側の中間タップＣＴとなる。
【特許文献１】特開平７−１６１５３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記従来の表面実装型パルストランスでは、１つのドラム型コアに４本もの巻線を巻回しなければならず、巻回作業が複雑となり、１つのドラム型コアに設ける端子電極の数も多くなってしまうという問題があった。
【００１０】
したがって、本発明の目的の一つは、１つのドラム型コアに巻回する巻線の数を削減できる表面実装型パルストランス及びコモンモードフィルタ付表面実装型パルストランスを提供することにある。
【課題を解決するための手段】
【００１１】
上記目的を達成するための本発明による表面実装型パルストランスは、第１及び第３の巻線が互いに同一の巻回方向で巻回された第１のドラム型コアと、第２及び第４の巻線が互いに同一の巻回方向で巻回された第２のドラム型コアとを備え、前記第１の巻線の前記第１のドラム型コアの一端側の端部がプラス側入力端子に接続され、前記第２の巻線の前記第２のドラム型コアの他端側の端部がマイナス側入力端子に接続され、前記第１の巻線の前記第１のドラム型コアの他端側の端部及び前記第２の巻線の前記第２のドラム型コアの一端側の端部が入力側中間タップに接続され、前記第３の巻線の前記第１のドラム型コアの一端側の端部がプラス側出力端子に接続され、前記第４の巻線の前記第２のドラム型コアの他端側の端部がマイナス側出力端子に接続され、前記第３の巻線の前記第１のドラム型コアの他端側の端部及び前記第４の巻線の前記第２のドラム型コアの一端側の端部が出力側中間タップに接続されることを特徴とする。
【００１２】
本発明によれば、２本の巻線のみが巻回された第１及び第２のドラム型コアによってパルストランスを構成できるので、１つのドラム型コアに巻回する巻線の数を削減できる。また、第１の巻線と第４の巻線、第２の巻線と第３の巻線がそれぞれ磁気結合しないので、パルストランスの特性を良好に保つことが容易になる。
【００１３】
また、本発明によるコモンモードフィルタ付表面実装型パルストランスは、第１及び第３の巻線が互いに同一の巻回方向で巻回された第１のドラム型コアと、第２及び第４の巻線が互いに同一の巻回方向で巻回された第２のドラム型コアと、第５及び第６の巻線が互いに同一の巻回方向で巻回された第３のドラム型コアとを備え、前記第３の巻線の前記第１のドラム型コアの一端側の端部と前記第５の巻線の前記第３のドラム型コアの一端側の端部とが接続され、前記第４の巻線の前記第２のドラム型コアの他端側の端部と前記第６の巻線の前記第３のドラム型コアの一端側の端部とが接続され、前記第１の巻線の前記第１のドラム型コアの一端側の端部がプラス側入力端子に接続され、前記第２の巻線の前記第２のドラム型コアの他端側の端部がマイナス側入力端子に接続され、前記第１の巻線の前記第１のドラム型コアの他端側の端部及び前記第２の巻線の前記第２のドラム型コアの一端側の端部が入力側中間タップに接続され、前記第３の巻線の前記第１のドラム型コアの他端側の端部及び前記第４の巻線の前記第２のドラム型コアの一端側の端部が出力側中間タップに接続され、前記第５の巻線の前記第３のドラム型コアの他端側の端部がプラス側出力端子に接続され、前記第６の巻線の前記第３のドラム型コアの他端側の端部がマイナス側出力端子に接続されることを特徴とする。
【００１４】
本発明によれば、表面実装型パルストランスにおいて、１つのドラム型コアに巻回する巻線の数を削減できるとともに、３つの同様な構成のコモンモードフィルタを基板上に並べてコモンモードフィルタ付表面実装型パルストランスを構成することが可能になる。
【発明の効果】
【００１５】
このように、本発明によれば、表面実装型パルストランスにおいて、１つのドラム型コアに巻回する巻線の数を削減できる
【発明を実施するための最良の形態】
【００１６】
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
【００１７】
本実施の形態では表面実装型コモンモードフィルタを用いるので、本実施の形態による表面実装型パルストランスの説明に先立ち、本実施の形態で用いる表面実装型コモンモードフィルタについて説明しておく。
【００１８】
図１は、本実施の形態で用いる表面実装型コモンモードフィルタ１０の外観構造を示す略斜視図である。同図に示すように、表面実装型コモンモードフィルタ１０はドラム型コア１１と、ドラム型コア１１に取り付けられた板状コア１２と、ドラム型コア１１に巻回された巻線Ｓ１，Ｓ２とを備えている。
【００１９】
ドラム型コア１１は、棒状の巻芯部１１ａと、巻芯部１１ａの両端に設けられた鍔部１１ｂ，１１ｃとを備え、これらが一体化された構造を有している。ドラム型コア１１は基板上に設置して用いるものであり、鍔部１１ｂ，１１ｃの上面１１ｂｓ，１１ｃｓを基板に対向させた状態で該基板に貼り付けられる。板状コア１２は、鍔部１１ｂ，１１ｃの下面（上面１１ｂｓ，１１ｃｓの反対側の面）と固着している。
【００２０】
なお、ドラム型コア１１及び板状コア１２は、比較的透磁率の高い磁性材料、例えばＮｉ−Ｚｎ系フェライトやＭｎ−Ｚｎ系フェライトの焼結体によって作られている。なお、Ｍｎ−Ｚｎ系フェライトなどの透磁率の高い磁性材料は、固有抵抗が低く導電性を有しているのが通常である。
【００２１】
鍔部１１ｂの上面１１ｂｓには２つの端子電極Ｅ１，Ｅ２が形成されており、鍔部１１ｃの上面１１ｃｓには２つの端子電極Ｅ３，Ｅ４が形成されている。端子電極Ｅ１，Ｅ２は、図１に示したｘ方向（基板面内で磁心方向（ｙ方向）と垂直な方向）の一端側から、この順で配置されている。同様に、端子電極Ｅ３，Ｅ４も、ｘ方向の一端側から、この順で配置されている。端子電極Ｅ１〜Ｅ４には巻線Ｓ１，Ｓ２の各端部が熱圧着により継線される。
【００２２】
巻線Ｓ１，Ｓ２は被覆導線であり、巻芯部１１ａに互いに同一の巻回方向で巻回されてコイル導体を構成する。巻線Ｓ１，Ｓ２のターン数も互いに同一である。具体的な巻き方としては、図１に示すような２層構造としてもよいし、巻線Ｓ１，Ｓ２を交互に並べて巻く所謂バイファイラ巻きとしてもよい。巻線Ｓ１の一端（鍔部１１ｂ側の端部）Ｓ１ａ，他端（鍔部１１ｃ側の端部）Ｓ１ｂはそれぞれ端子電極Ｅ１，Ｅ３に継線される。また、巻線Ｓ２の一端（鍔部１１ｂ側の端部）Ｓ２ａ，他端（鍔部１１ｃ側の端部）Ｓ２ｂはそれぞれ端子電極Ｅ２，Ｅ４に継線される。
【００２３】
以上が、本実施の形態で用いる表面実装型コモンモードフィルタ１０の説明である。続いて、本発明の第１の実施の形態による表面実装型パルストランスについて説明する。
【００２４】
図２は、第１の実施の形態による表面実装型パルストランス２０の模式図である。なお、図２は、表面実装型パルストランス２０が設置される基板を、設置面の裏側から見た透視図としている。また、図３は、表面実装型パルストランス２０の等価回路図である。以下、これらの図を参照しながら説明する。
【００２５】
図２に示すように、表面実装型パルストランス２０は、２つの表面実装型コモンモードフィルタ１０を用いる。なお、以下の説明において符号末尾に「Ａ」「Ｂ」を付ける場合があるが、「Ａ」は１つ目の表面実装型コモンモードフィルタ１０に関する構成を示し、「Ｂ」は２つ目の表面実装型コモンモードフィルタ１０に関する構成を示す。
【００２６】
図２に示すように、端子電極Ｅ３Ａと端子電極Ｅ１Ｂ、端子電極Ｅ４Ａと端子電極Ｅ２Ｂはそれぞれ短絡される。すなわち、表面実装型コモンモードフィルタ１０Ａと表面実装型コモンモードフィルタ１０Ｂは、直列に接続される。
【００２７】
また、端子電極Ｅ１Ａ，Ｅ３Ｂをそれぞれ平衡入力のプラス側入力端子ＩＮ＋，マイナス側入力端子ＩＮ−とし、端子電極Ｅ２Ａ，Ｅ４Ｂをそれぞれ平衡出力のプラス側出力端子ＯＵＴ＋，マイナス側出力端子ＯＵＴ−とする。さらに、端子電極Ｅ３Ａ（端子電極Ｅ１Ｂ），端子電極Ｅ４Ａ（端子電極Ｅ２Ｂ）をそれぞれ入力側、出力側の中間タップＣＴとする。
【００２８】
以上のようにすることで、図３の等価回路図に示すように、２つの表面実装型コモンモードフィルタ１０Ａ，１０Ｂは、１つの表面実装型パルストランス２０として機能する。すなわち、巻線Ｓ１Ａ（第１の巻線）はプラス入力側コイルを構成し、巻線Ｓ１Ｂ（第２の巻線）はマイナス入力側コイルを構成し、巻線Ｓ２Ａ（第３の巻線）はプラス出力側コイルを構成し、巻線Ｓ２Ｂ（第４の巻線）はマイナス出力側コイルを構成する。
【００２９】
図２及び図３から明らかなように、この表面実装型パルストランス２０ではドラム型コアに４本の巻線を巻回する必要はなく、したがって、背景技術による表面実装型パルストランスに比べ、１つのドラム型コアに巻回する巻線の数を削減できる。
【００３０】
図４は、表面実装型パルストランス２０が実装されるプリント基板５０の平面図である。
【００３１】
図４に示すプリント基板５０上の領域５０Ａ，５０Ｂはそれぞれ、表面実装型コモンモードフィルタ１０Ａ，１０Ｂの搭載領域である。同図に示すように、搭載領域５０Ａ，５０Ｂには、それぞれ４つのランドパターン５１Ａ〜５４Ａ，５１Ｂ〜５４Ｂが設けられている。ランドパターン５１Ａ，５３Ｂは一対の平衡伝送線路ＳＴＬ１，ＳＢＬ１に接続されるパターンであり、それぞれ端子電極Ｅ１Ａ，Ｅ３Ｂに接続される。ランドパターン５２Ａ，５４Ｂは平衡伝送線路ＳＴＬ２，ＳＢＬ２に接続されるパターンであり、それぞれ端子電極Ｅ２Ａ，Ｅ４Ｂに接続される。ランドパターン５３Ａ，５４Ａ，５１Ｂ，５２Ｂは基板５０上の配線パターンにより短絡され、グランドＧＮＤに接続される。ランドパターン５３Ａ，５４Ａ，５１Ｂ，５２Ｂは、それぞれ端子電極Ｅ３Ａ，Ｅ４Ａ，Ｅ１Ｂ，Ｅ２Ｂに接続される。
【００３２】
このようなレイアウトにより、平衡伝送線路ＳＴＬ１，ＳＢＬ１と平衡伝送線路ＳＴＬ２，ＳＴＬ２とを平行且つ直線的に形成することができる。これにより、プリント基板上における配線パターンの迂回などが不要となることから、配線パターンの占有面積が必要以上に増大することがなく、しかも、配線パターンの対称性を確保することが可能となる。これにより、装置全体の小型化と信号品質の向上を両立させることが可能となる。
【００３３】
なお、図４ではランドパターン５３Ａ，５４Ａ，５１Ｂ，５２Ｂをいずれも接地しているが、入力側と出力側の中間タップを別々に他の回路に接続する場合には、ランドパターン５３Ａ，５１Ｂと、ランドパターン５４Ａ，５２Ｂとをそれぞれの線路に接続することとしてもよい。
【００３４】
基板５０を以上のように構成したので、基板５０上に表面実装型パルストランス２０を実装することで、表面実装型パルストランス２０の端子電極間の接続並びに入出力及び中間タップの接続を、基板５０上の配線パターンにより実現することが可能になる。
【００３５】
以上説明したように、表面実装型パルストランス２０によれば、１つのドラム型コアに巻回する巻線の数を削減できる。
【００３６】
また、表面実装型パルストランス２０では、巻線Ｓ１Ａと巻線Ｓ２Ｂ、巻線Ｓ１Ｂと巻線Ｓ２Ａはそれぞれ磁気結合しない。４本の巻線を１つのドラム型コアに巻回する表面実装型パルストランスでは４本の巻線が相互に磁気結合するので、各巻線を巻回する際、各巻線相互の位置を精度よく定める必要があるが、表面実装型パルストランス２０では、そのような必要がない。つまり、表面実装型パルストランス２０では、パルストランスとしての特性を良好に保つことが容易になる。
【００３７】
次に、本発明の第２の実施の形態による表面実装型パルストランスについて説明する。図５は、第２の実施の形態による表面実装型パルストランス３０の模式図である。なお、図５は、表面実装型パルストランス３０が設置される基板を、設置面の裏側から見た透視図としている。また、図６は、表面実装型パルストランス３０の等価回路図である。
【００３８】
表面実装型パルストランス３０は、表面実装型パルストランス２０の出力側にコモンモードフィルタが追加されてなるモンモードフィルタ付表面実装型パルストランスである。以下、表面実装型パルストランス２０からの追加点を中心に説明する。
【００３９】
図５に示すように、表面実装型パルストランス３０は、３つの表面実装型コモンモードフィルタ１０を用いる。このうちの２つは、表面実装型パルストランス２０で用いる表面実装型コモンモードフィルタ１０Ａ，１０Ｂである。なお、以下の説明において符号末尾に「Ｃ」を付ける場合があるが、この「Ｃ」は、追加された表面実装型コモンモードフィルタ１０に関する構成を示す。
【００４０】
図５に示すように、端子電極Ｅ２Ａと端子電極Ｅ２Ｃ、端子電極Ｅ４Ｂと端子電極Ｅ１Ｃはそれぞれ短絡される。
【００４１】
また、端子電極Ｅ１Ａ，Ｅ３Ｂをそれぞれ平衡入力のプラス側入力端子ＩＮ＋，マイナス側入力端子ＩＮ−とし、端子電極Ｅ４Ｃ，Ｅ３Ｃをそれぞれ平衡出力のプラス側出力端子ＯＵＴ＋，マイナス側出力端子ＯＵＴ−とする。さらに、端子電極Ｅ３Ａ（端子電極Ｅ１Ｂ），端子電極Ｅ４Ａ（端子電極Ｅ２Ｂ）をそれぞれ、表面実装型パルストランス２０の入力側、出力側の中間タップＣＴとする。
【００４２】
以上のようにすることで、図６の等価回路図に示すように、表面実装型コモンモードフィルタ１０Ｃは、表面実装型パルストランス２０の出力側に直列に接続されたコモンモードフィルタとして機能する。すなわち、巻線Ｓ２Ｃ（第５の巻線）はコモンモードフィルタのプラス側コイルを構成し、巻線Ｓ１Ｃ（第６の巻線）はマイナス側コイルを構成する。
【００４３】
図７は、表面実装型パルストランス２０が実装されるプリント基板５０の平面図である。
【００４４】
図７に示すプリント基板５０上の領域５０Ａ〜５０Ｃはそれぞれ、表面実装型コモンモードフィルタ１０Ａ〜１０Ｃの搭載領域である。搭載領域５０Ａ，５０Ｂ内の構成については、第１の実施の形態と同様であるので説明を省略する。搭載領域５０Ｃには、４つのランドパターン５１Ｃ〜５４Ｃが設けられている。ランドパターン５１Ｃ，５２Ｃは、基板５０上の配線パターンにより、それぞれランドパターン５４Ｂ，５２Ａと短絡される。ランドパターン５４Ｂ，５２Ａに接続されていた平衡伝送線路ＳＴＬ２，ＳＢＬ２は、ランドパターン５４Ｂ，５２Ａではなくランドパターン５３Ｃ，５４Ｃに接続される。また、ランドパターン５１Ｃ〜５４Ｃはそれぞれ端子電極Ｅ１Ｃ〜Ｅ４Ｃに接続される。このようなレイアウトにより、第１の実施の形態と同様、平衡伝送線路ＳＴＬ１，ＳＢＬ１と平衡伝送線路ＳＴＬ２，ＳＴＬ２とを平行且つ直線的に形成することができる。
【００４５】
基板５０を以上のように構成したので、基板５０上に表面実装型パルストランス３０を実装することで、表面実装型パルストランス３０の端子電極間の接続並びに入出力及び中間タップの接続を、基板５０上の配線パターンにより実現することが可能になる。
【００４６】
以上説明したように、表面実装型パルストランス３０は、表面実装型パルストランス２０の出力側にコモンモードフィルタが付加されたコモンモードフィルタ付表面実装型パルストランスとして機能する。そして、３つの同様な構成のコモンモードフィルタを基板上に並べてコモンモードフィルタ付表面実装型パルストランスを構成することが可能になっている。
【００４７】
以上、本発明の好ましい実施の形態について説明したが、本発明はこうした実施の形態に何等限定されるものではなく、本発明が、その要旨を逸脱しない範囲において、種々なる態様で実施され得ることは勿論である。
【００４８】
例えば、上記第１の実施の形態では、図２に示したように、中間タップに接続する端子電極同士が互いに向かい合うよう、２つの表面実装型コモンモードフィルタ１０Ａ，１０Ｂを配置した。その結果、入出力端子は表面実装型パルストランス２０の両端に位置することとなり、プラス側端子とマイナス側端子が離れてしまっていたが、例えば図８に示すように表面実装型コモンモードフィルタ１０Ｂの向きを変えることで、プラス側端子とマイナス側端子を近づけることが可能になる。
【００４９】
なお、信号線に挿入されるトランスには、上記実施の形態で説明したパルストランスの他、バルントランスも知られているが、本発明をバルントランスに適用するのは困難である。以下、詳しく説明する。
【００５０】
図９（ａ）は一般的なパルストランスの等価回路、図９（ｂ）は一般的なバルントランスの等価回路を示している。これらの図に示すように、パルストランスとバルントランスはともに、入力側に２つのコイル（コイルＬ１，Ｌ２）を有し、出力側にも２つのコイル（コイルＬ３，Ｌ４）を有している。
【００５１】
パルストランスは、上述したように平衡入出力の回路であるので、入力端子（プラス側入力端子ＩＮ＋とマイナス側入力端子ＩＮ−）と出力端子（プラス側出力端子ＯＵＴ＋とマイナス側出力端子ＯＵＴ−）がそれぞれ２つずつある。入力電流の流れる方向は、プラス側入力端子ＩＮ＋とマイナス側入力端子ＩＮ−のそれぞれから入力側中間タップＣＴ（グランド）に向かう方向（電流ｉｉｎ＋と電流ｉｉｎ−）となり、コイルＬ１，Ｌ２を流れる電流の間に時間差は生じない。また、出力電流の流れる方向は、出力側中間タップＣＴ（グランド）からプラス側出力端子ＯＵＴ＋とマイナス側出力端子ＯＵＴ−のそれぞれに向かう方向（電流ｉｏｕｔ＋と電流ｉｏｕｔ−）となり、コイルＬ３，Ｌ４を流れる電流の間に時間差は生じない。
【００５２】
これに対し、バルントランスは不平衡入力平衡出力の回路であるので、入力端子（入力端子ＩＮ）は１つだけであり、出力端子（プラス側出力端子ＯＵＴ＋とマイナス側出力端子ＯＵＴ−）は２つある。コイルＬ２の他端（コイルＬ１と接続する端部の反対側の端部）はグランドに接続される。入力電流の流れる方向は、入力端子ＩＮからコイルＬ２の他端に向かう方向（電流ｉｉｎ）となり、コイルＬ２を流れる電流は、コイルＬ１を流れる電流に比べて時間的に遅れた電流となる。また、出力電流の流れる方向は、マイナス側出力端子ＯＵＴ−からプラス側出力端子ＯＵＴ＋に向かう方向（電流ｉｏｕｔ）となり、コイルＬ３を流れる電流は、コイルＬ４を流れる電流に比べて時間的に遅れた電流となる。
【００５３】
このように、パルストランスとバルントランスとでは、入力側に２つのコイル、出力側に２つのコイルに電流の時間差があるか否かという点が異なっている。そして、このような時間差がある場合、コイルＬ１とコイルＬ４、コイルＬ２とコイルＬ３は磁気結合していなければならない。上述のように、本発明ではコイルＬ１とコイルＬ４、コイルＬ２とコイルＬ３がそれぞれ磁気結合しないので、本発明をバルントランスに適用することは困難となっている。
【図面の簡単な説明】
【００５４】
【図１】本発明の好ましい実施の形態に用いる表面実装型コモンモードフィルタの外観構造を示す略斜視図である。
【図２】本発明の好ましい第１の実施の形態による表面実装型パルストランスの模式図である。
【図３】本発明の好ましい第１の実施の形態による表面実装型パルストランスの等価回路を示す図である。
【図４】本発明の好ましい第１の実施の形態による表面実装型パルストランスが実装されるプリント基板の平面図である。
【図５】本発明の好ましい第２の実施の形態による表面実装型パルストランスの模式図である。
【図６】本発明の好ましい第２の実施の形態による表面実装型パルストランスの等価回路を示す図である。
【図７】本発明の好ましい第２の実施の形態による表面実装型パルストランスが実装されるプリント基板の平面図である。
【図８】本発明の好ましい第１の実施の形態による表面実装型パルストランスの模式図の変形例である。
【図９】（ａ）は一般的なパルストランスの等価回路を示す図である。（ｂ）は一般的なバルントランスの等価回路を示す図である。
【図１０】本発明の背景技術による表面実装型パルストランスの外観構造を示す略斜視図である。
【図１１】本発明の背景技術による表面実装型パルストランスの等価回路を示す図である。
【符号の説明】
【００５５】
１０  表面実装型コモンモードフィルタ
１１  ドラム型コア
１１ａ  巻芯部
１１ｂ，１１ｃ  鍔部
１２  板状コア
２０  表面実装型パルストランス
３０  コモンモードフィルタ付表面実装型パルストランス
５０  プリント基板
５０Ａ〜５０Ｃ  搭載領域
５１Ａ〜５４Ａ，５１Ｂ〜５４Ｂ，５１Ｃ〜５４Ｃ  ランドパターン
Ｅ１〜Ｅ４  端子電極
Ｌ１〜Ｌ４  コイル
Ｓ１〜Ｓ４  巻線
【図１】
2010130312.tif 000003
【図２】
2010130312.tif 000004
【図３】
2010130312.tif 000005
【図４】
2010130312.tif 000006
【図５】
2010130312.tif 000007
【図６】
2010130312.tif 000008
【図７】
2010130312.tif 000009
【図８】
2010130312.tif 000010
【図９】
2010130312.tif 000011
【図１０】
2010130312.tif 000012
【図１１】
2010130312.tif 000013