(57)【要約】【課題】ゲートドライバおよびその操作方法を提供する。【解決手段】本発明は、液晶ディスプレイ装置に用いられる複数の直列されたシフトレジスタを有するゲートドライバに関する。各前記シフトレジスタは前記液晶ディスプレイ装置における一行の画素にゲートライン駆動信号を提供するのに用いられる。前記ゲートライン駆動信号はフロントパルスとリアパルスを有し、前記シフトレジスタはフロントパルス発生部とリアパルス発生部を有して対応するパルスを発生する。各前記パルス発生部は第１プルアップ回路を有して電圧レベルを発生し、これにより第２プルアップ回路におけるスイッチ素子を導電状態に維持させる。従って、対応するクロック信号に応じてフロントパルスまたはリアパルスを発生し、及び２つのプルダウン回路は、前記電圧レベルに応じてプルダウン周期のみで前記フロントパルスまたはリアパルスを発生させる。【選択図】図５
2010113343.tif 000002
【特許請求の範囲】
【請求項１】
単一パルスを発生する電子回路であって、
前記パルスは互いに重ならないフロントパルスとリアパルスを含み、前記フロントパルスと前記リアパルスは参照電圧に応じて発生し、前記回路は、
前記フロントパルスを発生するフロントパルス発生部と、
前記リアパルスを発生するリアパルス発生部と、
を含み、
前記フロントパルス発生部はフロントスタートパルスと一連の第１クロック信号を受信するように配置され、
前記フロントパルス発生部は第１プルアップ回路、第２プルアップ回路及び第１プルダウン回路を含み、
前記第１プルアップ回路は前記スタートパルスに応じて第１信号を提供し、前記第１信号は前記参照電圧によって定められる第１状態を有し、
前記第２プルアップ回路は少なくとも前記第１信号を前記第１状態に維持させ、
前記第１プルダウン回路は前記第１信号に応じて第２信号を提供し、前記第１信号が前記第１状態にある場合、前記第２信号は前記参照電圧によってプルダウン状態にあり、且つ、前記第２信号が前記プルダウン状態にある場合、前記第２プルアップ回路は更に前記第１クロック信号を受信して、前記第１クロック信号に応じて前記フロントパルスを提供するように配置され、
前記リアパルス発生部は、リアスタートパルスと一連の第２クロック信号を受信するように配置され、
前記リアパルス発生部は第１プルアップ回路、第２プルアップ回路及び第１プルダウン回路を含み、
前記第１プルアップ回路は前記リアスタートパルスに応じて第１信号を提供し、前記第１信号は前記参照電圧によって定められる前記第１状態を有し、
前記第２プルアップ回路は少なくとも前記第１信号を前記第１状態に維持させ、
前記第１プルダウン回路は前記第１信号に応じて第２信号を提供し、前記第１信号が前記第１状態にある場合、前記第２信号は前記参照電圧によってプルダウン状態にあり、且つ、前記第２信号が前記プルダウン状態内にある場合、前記第２プルアップ回路はさらに前記第２クロック信号を受信し、前記第２クロック信号に応じて前記リアパルスを提供するように配置される、
ことを特徴とする電子回路。
【請求項２】
前記フロントパルス発生部は更に第２プルダウン回路を含み、前記第２プルダウン回路は、前記フロントパルス発生部の前記第２信号を受信するように配置され、且つ、前記フロントパルス発生部の第２プルアップ回路は前記第２プルダウン回路に直列されて、前記フロントパルス発生部の第２信号が前記プルダウン状態にある場合のみ、前記第１クロック信号に応じて前記フロントパルスを提供し、
前記リアパルス発生部は更に第２プルダウン回路を含み、前記第２プルダウン回路は、前記リアパルス発生部の前記第２信号を受信するように配置され、且つ、前記リアパルス発生部の第２プルアップ回路は前記第２プルダウン回路に直列されて、前記リアパルス発生部の第２信号が前記プルダウン状態にある場合のみ、前記第２クロック信号に応じて前記リアパルスを提供する、
ことを特徴とする請求項１に記載の電子回路。
【請求項３】
前記フロントパルスはクロック周期に等しいパルス長を有するとともに、先端部を有し、前記フロントスタートパルスは、第２端部をリードする第１端部を有し、前記フロントパルスの前記先端部は前記フロントスタートパルスの前記第１端部より２パルス長遅れており、
前記リアパルスは先端部を有し、前記リアスタートパルスは第２端部をリードする第１端部を有し、前記リアスタートパルスの前記第１端部は前記フロントスタートパルスの前記第１端部より２パルス長遅れており、且つ、前記リアパルスの前記先端部は前記リアスタートパルスの前記第１端部より２パルス長遅れている、
ことを特徴とする請求項２に記載の電子回路。
【請求項４】
前記フロントパルス発生部の前記第１プルアップ回路はスイッチ素子を含み、当該スイッチ素子は、第１スイッチ端と、第１スイッチ端に操作可能に接続されて前記フロントスタートパルスを受信する制御端と、前記フロントパルス発生部の前記第１信号を提供する第２スイッチ端とを有し、
前記リアパルス発生部の前記第１プルアップ回路はスイッチ素子を含み、当該スイッチ素子は第１スイッチ端と、第１スイッチ端に操作可能に接続されて前記リアスタートパルスを受信する制御端と、前記フロントパルス発生部の前記第１信号を提供する第２スイッチ端とを有する、
ことを特徴とする請求項１に記載の電子回路。
【請求項５】
前記フロントパルス発生部の前記第２プルアップ回路はスイッチ素子を含み、当該スイッチ素子は、前記フロントパルス発生部の前記第１信号を受信するように配置された制御端と、前記第１クロック信号を受信するように配置された第１スイッチ端と、第１節点で前記フロントパルスを提供する第２スイッチ端とを有し、
前記リアパルス発生部の前記第２プルアップ回路はスイッチ素子を含み、当該スイッチ素子は、前記リアパルス発生部の前記第１信号を受信するように配置された制御端と、前記第２クロック信号を受信するように配置された第１スイッチ端と、第２節点で前記リアパルスを提供する第２スイッチ端とを有し、
前記第１節点は前記第２節点に操作可能に接続されて前記フロントパルスと前記リアパルスを提供する、
ことを特徴とする請求項２に記載の電子回路。
【請求項６】
前記フロントパルス発生部の前記第１プルダウン回路は、
前記第１クロック信号を受信するように配置された第１コンデンサ端および第２コンデンサ端を有するコンデンサと、
前記第２コンデンサ端に接続された制御端、前記フロントパルス発生部の前記第１信号を受信するように配置された第１スイッチ端、および前記参照電圧を受け取るように配置された第２スイッチ端を有する第１スイッチ素子と、
前記フロントパルス発生部の前記第１信号を受信するように配置された制御端、前記第２コンデンサ端に接続された第１スイッチ端、および前記参照電圧を受け取るように配置された第２スイッチ端を有する第２スイッチ素子と、
を含み、
前記リアパルス発生部の前記第１プルダウン回路は、
前記第２クロック信号を受信するように配置された第１コンデンサ端、および第２コンデンサ端を有するコンデンサと、
前記第２コンデンサ端に接続された制御端、前記リアパルス発生部の前記第１信号を受信するように配置された第１スイッチ端、および前記参照電圧を受け取るように配置された第２スイッチ端を有する第１スイッチ素子と、
前記リアパルス発生部の前記第１信号を受信するように配置された制御端、前記第２コンデンサ端に接続された第１スイッチ端、および前記参照電圧を受け取るように配置された第２スイッチ端を有する第２スイッチ素子と、
を含むことを特徴とする請求項１に記載の電子回路。
【請求項７】
前記フロントパルス発生部の前記第２プルダウン回路はスイッチ素子を含み、当該スイッチ素子は、前記フロントパルス発生部の前記第２信号を受信するように配置された制御端、前記第１節点に接続された第１スイッチ端、および前記参照電圧を受け取るように配置された第２スイッチ端を有し、
前記リアパルス発生部の前記第２プルダウン回路はスイッチ素子を含み、当該スイッチ素子は、前記リアパルス発生部の前記第２信号を受信するように配置された制御端、前記第２節点に接続された第１スイッチ端、および前記参照電圧を受け取るように配置された第２スイッチ端を有する、
ことを特徴とする請求項５に記載の電子回路。
【請求項８】
前記フロントパルス発生部は更にリセット回路を含み、当該リセット回路は、前記フロントパルス発生部における前記第２プルアップ回路の前記制御端に接続されて、前記フロントパルス発生部の前記第２プルアップ回路が前記フロントパルスを提供した後、前記フロントパルス発生部の前記第１信号を前記第１状態から異なる第２状態に変更させ、
前記リアパルス発生部は更にリセット回路を含み、当該リセット回路は、前記リアパルス発生部における前記第２プルアップ回路の前記制御端に接続されて、前記リアパルス発生部の前記第２プルアップ回路が前記リアパルスを提供した後、前記リアパルス発生部の前記第１信号を前記第１状態から異なる第２状態に変更させることを特徴とする請求項５に記載の電子回路。
【請求項９】
前記フロントパルス発生部の前記第１信号が前記第２状態にある場合、前記第１信号は前記参照電圧に等しい電圧レベルを有し、前記フロントパルス発生部の前記第１信号が前記第１状態にある場合、前記第１信号は前記参照電圧より高い電圧レベルを有し、前記リアパルス発生部の前記第１信号が前記第２状態にある場合、前記第１信号は前記参照電圧に等しい電圧レベルを有し、前記リアパルス発生部の前記第１信号が前記第１状態にある場合、前記第１信号は前記参照電圧より高い電圧レベルを有することを特徴とする請求項８に記載の電子回路。
【請求項１０】
液晶ディスプレイ装置に用いるゲートドライバであって、
前記液晶ディスプレイは、複数の行に配列された複数の画素を含み、前記ゲートドライバは、複数の直列されたゲートライン発生回路を具え、各ゲートライン発生回路はゲート駆動信号を前記複数の行のそれぞれに提供するように配置され、そのうち、前記ゲートライン発生回路は第１段回路、第２段回路および第３段回路を有し、且つ、各前記ゲートライン発生回路は請求項１に記載の電子装置を含むことを特徴とするゲートドライバ。
【請求項１１】
前記ゲートドライバはタイミング制御装置に接続されて、前記第１段回路は前記タイミング制御装置からの前記フロントスタートパルスおよび前記リアスタートパルスを受信するように配置され、前記タイミング制御装置は、
第１パルス信号を提供するための第１パルス出力と、
前記第１パルス信号と相補的な位相関係を有する第２パルス信号を提供するための第２パルス出力と、
第３パルス信号を提供するための第３パルス出力と、
前記第３パルス信号と相補的な位相関係を有する第４パルス信号を提供するための第４パルス出力と、
を含み、
前記第１段回路は、前記第１パルス信号を受信するように配置されて、前記第１段回路における前記電子装置の前記第１クロック信号を提供し、且つ、前記第３パルス信号を受信するように配置されて、前記第１段回路における前記電子装置の前記第２クロック信号を提供し、
前記第１段回路は更に第１フロントキャリーパッファ回路及び第１リアキャリーパッファ回路を含み、
前記第１フロントキャリーバッファ回路はスイッチ素子を含み、当該スイッチ素子は、前記対応するフロントパルス発生部の前記第１信号を受信するように配置された制御端と、前記第１クロック信号を受信するように配置された第１スイッチ端、および前記フロントスタートパルスを前記第２段回路に提供する第２スイッチ端とを有し、
前記第１リアキャリーバッファ回路はスイッチ素子を含み、当該スイッチ素子は、前記対応するリアパルス発生部の前記第１信号を受信するように配置された制御端と、前記第２クロック信号を受信するように配置された第１スイッチ端、および前記リアスタートパルスを前記第２段回路に提供する第２スイッチ端とを有し、
前記第２段回路は、前記第２パルス信号を受信するように配置されて、前記第２段回路における前記電子装置の前記第１クロック信号を提供し、且つ、前記第４パルス信号を受信するように配置されて、前記第２段回路における前記電子装置の前記第２クロック信号を提供し、
前記第２段回路は、更に第２フロントキャリーバッファ回路及び第２リアキャリーパッファ回路を含み、
前記第２フロントキャリーバッファ回路はスイッチ素子を含み、当該スイッチ素子は、前記対応するフロントパルス発生部の前記第１信号を受信するように配置された制御端と、前記第１クロック信号を受信するように配置された第１スイッチ端、および前記フロントスタートパルスを前記第３段回路に提供する第２スイッチ端を有し、
前記第２リアキャリーバッファ回路はスイッチ素子を含み、当該スイッチ素子は、前記対応するリアパルス発生部内の前記第１信号を受信するように配置された制御端と、前記第２クロック信号を受信するように配置された第１スイッチ端、および前記リアスタートパルスを前記第３段回路に提供する第２スイッチ端とを有し、
前記第３段回路は、前記第１パルス信号を受信するように配置されて、前記第３段回路における前記電子装置の前記第１クロック信号を提供し、且つ、前記第３パルス信号を受信するように配置されて、前記第３段回路における前記電子装置の前記第２クロック信号を提供し、
前記第３段回路は、更に第１フロントキャリーバッファ回路及び第１リアキャリーバッファ回路を含み、
前記第１フロントキャリーバッファ回路はスイッチ素子を含み、当該スイッチ素子は、前記対応するフロントパルス発生部内の前記第１信号を受信するように配置された制御端と、前記第１クロック信号を受信するように配置された第１スイッチ端、および前記フロントスタートパルスを前記第４段回路に提供する第２スイッチ端とを有し、
前記第１リアキャリーバッファ回路はスイッチ素子を含み、当該スイッチ素子は、前記対応するリアパルス発生部内の前記第１信号を受信するように配置された制御端と、前記第２クロック信号を受信するように配置された第１スイッチ端、および前記リアスタートパルスを前記第４段回路に提供する第２スイッチ端とを有する、
ことを特徴とする請求項１０に記載のゲートドライバ。
【請求項１２】
複数の行に配列された複数の画素を含む液晶ディスプレイ装置であって、前記ディスプレイ装置はゲートドライバを含み、
前記ゲートドライバは複数の直列されたゲートライン発生回路を有し、それぞれのゲートライン発生回路は前記複数の行のそれぞれにゲートライン駆動信号を提供するように配置され、且つ、各前記ゲートライン発生回路は請求項１に記載の電子装置を含むことを特徴とする液晶ディスプレイ装置。
【請求項１３】
液晶ディスプレイ装置に用いられるゲート駆動信号を発生する方法であって、前記液晶ディスプレイ装置は複数の行に配列される複数の画素を含み、そのうち、各行はゲート駆動信号パルスを受信するように配置され、当該ゲート駆動信号パルスは互いに重ならない且つ参照電圧に応じて発生されるフロントパルスとリアパルスを含み、前記方法は、
フロントスタートパルスを提供するステップと、
前記フロントスタートパルスに応じ、前記参照電圧を参照して第１状態にある第１フロント信号を発生するステップと、
前記第１フロント信号に応じて第２フロント信号を発生する（前記第１フロント信号が前記第１状態にある場合、前記第２フロント信号は前記参照電圧に応じてプルダウン状態にある）ステップと、
前記第２フロント信号が前記プルダウン状態にある場合、第１クロック信号を受信して前記フロントパルスを提供するステップと、
リアスタートパルスを提供するステップと、
前記リアスタートパルスに応じて前記第１状態にある第１リア信号を発生するステップと、
前記第１リア信号に応じて第２リア信号を発生する（前記第１リア信号が前記第１状態にある場合、前記第２リア信号は前記参照電圧に応じてプルダウン状態にある）ステップと、
前記第２リア信号が前記プルダウン状態にある場合、第２クロック信号を受信して前記リアパルスを提供するステップと、
を含むことを特徴とする方法。
【請求項１４】
前記フロントパルスを提供した後、前記第１フロント信号を前記第１状態から第２状態に変更させるステップと、
前記リアパルスを提供した後、前記第１リア信号を前記第１状態から第２状態に変更させるステップと、
を含むことを特徴とする請求項１３に記載の方法。
【請求項１５】
前記フロントパルスは、クロック周期に等しいパルス長を有するとともに、先端部を有し、前記フロントスタートパルスは、第２端部をリードする第１端部を有し、そのうち、前記フロントパルスの前記先端部は、前記フロントスタートパルスの前記第１端部より２パルス長遅れており、
前記リアパルスは、先端部を有し、且つ、前記リアスタートパルスは、第２端部をリードする第１端部を有し、そのうち、前記リアスタートパルスの前記第１端部は前記フロントスタートパルスの前記第１端部より２パルス長遅れており、且つ、前記リアパルスの前記先端部は前記リアスタートパルスの前記第１端部より２パルス長遅れている、
ことを特徴とする請求項１３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶ディスプレイ装置に用いるゲートドライバに関し、特に、複数の直列されたシフトレジスタを有するゲートドライバ回路に関する。
【背景技術】
【０００２】
図１に示すように、カラー液晶ディスプレイ装置１（Liquid crystal display、ＬＣＤ）は、複数の画素１０で構成された二次元アレイを有する表示パネル１００を備える。各画素は、通常赤（Ｒｅｄ、Ｒ）、緑（Ｇｒｅｅｎ、Ｇ）、青（Ｂｌｕｅ、Ｂ）の三原色の複数の副画素を有する。画素１０のアレイは行列で整列され、複数のゲートラインは行の画素を選択または起動させ、複数のデータラインはデータを列の画素に供給する。従って、ＬＣＤパネル１は、通常、ゲートラインにゲート駆動信号を供給するゲートドライバ３００、およびデータラインにデータ信号を供給するデータドライバ２００を有する。
【０００３】
一部のＬＣＤパネルにおいて、全ての副画素がそれぞれ２つの副画素セグメントを有する。図２に示すように、画素１０は同じ行において２つの赤色の副画素セグメント１２ａ、１２ｂ、２つの緑色の副画素セグメント１４ａ、１４ｂ、および２つの青色の副画素セグメント１６ａ、１６ｂを有する。１つの副画素セグメントが１つのゲートラインのゲート駆動信号によって選択または起動される時、もう１つの副画素セグメントは２つのゲートラインのゲート駆動信号の組み合わせによって選択または起動される。図２に示すように、副画素セグメント１２ｂは、行１のゲートラインＧ１のゲート駆動信号によって選択され、一方、副画素セグメント１２ａは、ゲートラインＧ１のゲート信号及び行２のゲートラインＧ２のゲート駆動信号の組み合わせによって選択される。データラインＤ１、Ｄ２、Ｄ３のデータ信号は、副画素セグメント１２ｂ、１４ｂ及び１６ｂのみに供給される。１つの行の副画素セグメント１２ａの電極は、次の行の副画素セグメント１２ｂの電極に接続され、１つの行の副画素セグメント１４ａの電極は、次の行の副画素セグメント１４ｂの電極に接続され、１つの行の副画素セグメント１６ａの電極は、次の行の副画素セグメント１６ｂの電極に接続される。
【０００４】
上述のようなＬＣＤパネルにおいて、図３に示すように、各ゲートラインのゲート駆動信号は、フロントパルスとリアパルスを含む。
【０００５】
図３に示すように、リアパルスのパルス長はフロントパルス長の２倍である。ゲートラインＧ１のリアパルスの前半が立ち上がる時、ゲートラインＧ２のフロントパルスも一緒に立ち上がり、Ｇ２のリアパルスの前半が立ち上がる時、行３のゲートラインＧ３のフロントパルスも立ち上がる。以下同様に続く。従って、データラインＤ１、Ｄ２などのデータ信号に対して特別波形設計を行うことにより液晶ディスプレイ装置のカラーウォッシュアウト（Color Washout）現象を改善して視覚効果を向上させる。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、ゲートドライバおよびその製造方法を提供することにより、従来の液晶ディスプレイ装置におけるカラーウォッシュアウト現象を改善して視覚効果を向上させる。
【課題を解決するための手段】
【０００７】
本発明は、ゲートドライバ及びその製造方法を提供する。ゲートドライバは、液晶ディスプレイ（ＬＣＤ）パネルの中のゲートラインにゲート駆動信号を供給するのに用いられる。特に、各ゲートラインのゲート駆動信号はフロントパルスとリアパルスを含む。ゲート駆動信号はマルチスイッチ構造を用いるＬＣＤパネルに対して特に重要である。本発明は、ゲートオンアレイ（Ｇａｔｅ  ｏｎ  ａｒｒａｙ、ＧＯＡ）回路等を用いてマルチスイッチング波形を実現する。
【０００８】
従って、本発明の第１の態様はパルスを発生するための電子回路であって、前記パルスは、参照電圧に応じて発生する互いに重ならないフロントパルスとリアパルスを有し、前記回路は、
前記フロントパルスを発生するためのフロントパルス発生部と、
前記リアパルスを発生するためのリアパルス発生部と、
を含み、
前記フロントパルス発生部は、フロントスタートパルスと一連の第１クロック信号を受信するように設定され、前記フロントパルス発生部は、
前記フロントスタートパルスに応じて、前記参照電圧を参照した第１状態を有する第１信号を提供する第１プルアップ回路と、
前記第１信号を前記第１状態に維持させる第２プルアップ回路と、
前記第１信号に応じて第２信号を提供する第１プルダウン回路と、
を含み、
前記第１信号が前記第１状態にある場合、前記第２信号は前記参照電圧に応じてプルダウン状態にあり、前記第２プルアップ回路は、さらに前記第１クロック信号を受信ように配置されて、当該第１クロック信号に応じて前記フロントパルスを提供し、且つ、前記第２信号は前記プルダウン状態内にあり、
前記リアパルス発生部はリアスタートパルスと一連の第２クロック信号を受信するように配置され、前記リアパルス発生部は、
前記リアスタートパルスに応じて、前記参照電圧を参照する第１状態を有する第１信号を提供する第１プルアップ回路と、
前記第１信号を前記第１状態に維持させる第２プルアップ回路と、
前記第１信号に応じて第２信号を提供する第１プルダウン回路と、
を含み、
前記第１信号が前記第１状態にある場合、前記第２信号は前記参照電圧によってプルダウン状態にあり、前記第２プルアップ回路は、さらに前記第２クロック信号を受信するように配置されて、当該第２クロック信号に応じて前記リアパルスを提供し、且つ、前記第２信号は前記プルダウン状態にある。
【０００９】
前記フロントパルス発生部は、更に前記フロントパルス発生部の前記第２信号を受信するように配置される第２プルダウン回路を含み、前記プルアップ回路は前記第２プルダウン回路に直列されて、前記第２信号が前記プルダウン状態にある場合のみ、前記第１クロック信号に応じて前記フロントパルスを提供する。
【００１０】
前記リアパルス発生部は、更に前記リアパルス発生部の前記第２信号を受信するように配置される第２プルダウン回路を含み、前記プルアップ回路は前記第２プルダウン回路に直列されて、前記第２信号が前記プルダウン状態にある場合のみ、前記第２クロック信号に応じて前記リアパルスを提供する。
【００１１】
本発明によれば、前記フロントパルスはクロック周期と等しいパルス長を有するとともに、先端部を有し、前記フロントスタートパルスは第２端部をリードする第１端部を有し、そのうち、前記フロントパルスの前記先端部は前記フロントスタートパルスの前記第１端部より２パルス長遅れており、
前記リアパルスは先端部を有し、前記リアスタートパルスは第２端部のリードする第１端部を有し、前記リアスタートパルスの前記第１端部は前記フロントスタートパルスの前記第１端部より２パルス長遅れており、前記リアパルスの前記先端部は前記リアスタートパルスの前記第１端部より２パルス長遅れている。
【００１２】
本発明によれば、前記フロントパルス発生部における前記第１プルアップ回路はスイッチ素子を含み、当該スイッチ素子は、第１スイッチ端に操作可能に接続されて前記フロントスタートパルスを受信し、且つ、第２スイッチ端に接続されて前記フロントパルス発生部の前記第１信号を供給する制御端を有する。前記リアパルス発生部における前記第１プルアップ回路はスイッチ素子を含み、当該スイッチ素子は、第１スイッチ端に操作可能に接続されて前記リアスタートパルスを受信し、且つ、第２スイッチ端に接続されて前記リアパルス発生部の前記第１信号を供給する制御端を有する。
【００１３】
本発明によれば、前記フロントパルス発生部における前記第２プルアップ回路はスイッチ素子を含み、当該スイッチ素子は、前記フロントパルス発生部の前記第１信号を受信するように設けられる制御端と、前記第１クロック信号を受信するように設けられる第１スイッチ端と、第１節点で前記フロントパルスを供給する第２スイッチ端と、を有する。
【００１４】
前記リアパルス発生部における前記第２プルアップ回路はスイッチ素子を含み、当該スイッチ素子は、前記リアパルス発生部の前記第１信号を受信するように設けられる制御端と、前記第２クロック信号を受信するように設けられる第１スイッチ端、および第２節点で前記リアパルスを供給する第２スイッチ端と、を有する。そのうち、前記第１節点は、前記第２節点に操作可能に接続されて前記フロントパルスと前記リアパルスを供給する。
【００１５】
本発明によれば、前記フロントパルス発生部における前記第１プルダウン回路は、
前記第１クロック信号を受信するように設けられる第１コンデンサ端と、第２コンデンサ端を有するコンデンサと、
前記第２コンデンサ端に接続される制御端と、前記フロントパルス発生部の前記第１信号を受信するように設けられる第１スイッチ端、および前記参照電圧を受け取るように設けられる第２スイッチ端と、を有する第１スイッチ素子と、
前記フロントパルス発生部の前記第１信号を受信するように設けられる制御端と、前記第２コンデンサ端に接続された第１スイッチ端、および前記参照電圧を受け取るように設けられる第２スイッチ端とを有する第２スイッチ素子と、
を含み、
前記リアパルス発生部における前記第１プルダウン回路は、
前記第２クロック信号を受信するように設けられる第１コンデンサ端と、第２コンデンサ端を有するコンデンサと、
前記第２コンデンサ端に接続される制御端と、前記リアパルス発生部の前記第１信号を受信するように設けられる第１スイッチ端、および前記参照電圧を受け取るように設けられる第２スイッチ端とを有する第１スイッチ素子と、
前記リアパルス発生部の前記第１信号を受信するように設けられる制御端と、前記第２コンデンサ端に接続される第１スイッチ端、および前記参照電圧を受け取るように設けられる第２スイッチ端とを有する第２スイッチ素子と、
を含む。
【００１６】
本発明によれば、前記フロントパルス発生部における前記第２プルダウン回路はスイッチ素子を含み、当該スイッチ素子は、前記フロントパルス発生部の前記第２信号を受信するように設けられる制御端と、前記第１節点に接続される第１スイッチ端、および前記参照電圧を受け取るように設けられる第２スイッチ端とを有する。
【００１７】
前記リアパルス発生部における前記第２プルダウン回路はスイッチ素子を含み、当該スイッチ素子は、前記リアパルス発生部の前記第２信号を受信するように設けられる制御端と、前記第２節点に接続される第１スイッチ端、および前記参照電圧を受け取るように設けられる第２スイッチ端とを有する。
【００１８】
本発明によれば、前記フロントパルス発生部はさらにリセット回路を含み、当該リセット回路は、前記フロントパルス発生部内の前記第２プルアップ回路における前記制御端に接続され、前記フロントパルス発生部の前記第２プルアップ回路によって前記フロントパルスが供給された後、前記フロントパルス発生部の前記第１信号を前記第１状態から異なる第２状態に変更させる。前記リアパルス発生部はさらにリセット回路を含み、当該リセット回路は、前記リアパルス発生部内の前記第２プルアップ回路における前記制御端に接続され、前記リアパルス発生部の前記第２プルアップ回路によって前記リアパルスが供給された後、前記リアパルス発生部の前記第１信号を前記第１状態から異なる第２状態に変更させる。
【００１９】
本発明によれば、前記フロントパルス発生部の前記第１信号が前記第２状態にある場合、前記第１信号は前記参照電圧に等しい電圧レベルを有し、前記フロントパルス発生部の前記第１信号が前記第１状態にある場合、前記第１信号は前記参照電圧より高い電圧レベルを有し、前記リアパルス発生部の前記第１信号が前記第２状態にある場合、前記第１信号は前記参照電圧に等しい電圧レベルを有し、前記リアパルス発生部の前記第１信号が前記第１状態にある場合、前記第１信号は前記参照電圧より高い電圧レベルを有する。
【００２０】
本発明によれば、前記電子装置において、前記スイッチ素子はn型金属酸化膜半導体（n-MOS）トランジスタであり、前記スイッチ素子の前記制御端は前記トランジスタのゲート端子である。従って、前記第１状態はハイレベル状態であり、前記第２状態は低レベル状態である。
【００２１】
その他の実施例において、前記スイッチ素子はｐ型金属酸化膜半導体（ｐ-MOS）トランジスタである。従って、前記第１状態は低レベル状態であり、前記第２状態はハイレベル状態である。
【００２２】
本発明の第二の態様は液晶ディスプレイ装置に用いられるゲートドライバであり、前記液晶ディスプレイ装置は複数の行に配列される複数の画素を含み、前記ゲートドライバは複数の直列されるゲートライン発生回路を含み、それぞれのゲートライン発生回路は複数の行のそれぞれにゲート駆動信号パルスを供給するように配置され、そのうち、前記ゲートライン発生回路は第１段回路、第２段回路および第３段回路を含み、且つ、上記のように各前記ゲートライン発生回路は電子装置を含む。
【００２３】
本発明によれば、前記ゲートドライバはタイミング制御装置に接続され、よって、前記第１段回路が前記タイミング制御装置から前記フロントスタートパルスおよび前記リアスタートパルスを受け取るように配置され、且つ、前記タイミング制御装置は、
第１パルス信号を供給するための第１パルス出力と、
前記第１パルス信号と相補的な位相関係を有する第２パルス信号を提供するための第２パルス出力と、
第３パルス信号を提供するための第３パルス出力と、
前記第３パルス信号と相補的な位相関係を有する第４パルス信号を提供するための第４パルス出力と、
を含み、
前記第１段回路は、前記第１パルス信号を受信して前記第１段回路の前記電子装置によって前記第１クロック信号を供給し、且つ、前記第３パルス信号を受信して前記第１段回路の前記電子装置によって前記第２クロック信号を供給するように配置される。前記第１段回路は、更に、
対応するフロントパルス発生部内の前記第１信号を受信するように配置された制御端と、前記第１クロック信号を受信するように配置された第１スイッチ端、および前記第２段回路に前記フロントスタートパルスを供給する第２スイッチ端とを有するスイッチ素子を含む第１フロントキャリーバッファ回路と、
対応するリアパルス発生部内の前記第１信号を受信するように配置された制御端と、前記第２クロック信号を受信するように配置された第１スイッチ端、および前記第２段回路に前記リアスタートパルスを供給する第２スイッチ端とを有するスイッチ素子を含む第１リア携帯バッファ回路と、
を含み、
前記第２段回路は、前記第２パルス信号を受信して前記第２段回路の前記電子装置によって前記第１クロック信号を供給し、前記第４パルス信号を受信して前記第２段回路の前記電子装置によって前記第２クロック信号を供給するように配置され、前記第２段回路は、更に、
対応するフロントパルス発生部内の前記第１信号を受信するように配置された制御端と、前記第１クロック信号を受信するように配置された第１スイッチ端、および前記フロントスタートパルスを前記第３段回路に供給するための第２スイッチ端とを有するスイッチ素子を含む第２フロントキャリーバッファ回路、および、
対応するリアパルス発生部内の前記第１信号を受信するように配置された制御端と、前記第２クロック信号を受信するように配置された第１スイッチ端、および前記リアスタートパルスを前記第３段回路に供給するための第２スイッチ端とを有するスイッチ素子を含む第２リアキャリーバッファ回路と、
を含み、
前記第３段回路は、前記第１パルス信号を受信して前記第３段回路の前記電子装置によって前記第１クロック信号を供給し、前記第３パルス信号を受信して、前記第３段回路の前記電子装置によって前記第２クロック信号を供給するように配置され、前記第３段回路は、更に、
対応するフロントパルス発生部内の前記第１信号を受信するように配置された制御端と、前記第１クロック信号を受信するように配置された第１スイッチ端、および前記フロントスタートパルスを第４段回路に供給するための第２スイッチ端とを有するスイッチ素子を含む第１フロントキャリーバッファ回路、および、
対応するリアパルス発生部内の前記第１信号を受信するように配置された制御端と、前記第２クロック信号を受信するように配置された第１スイッチ端、および前記リアスタートパルスを第４段回路に供給するための第２スイッチ端とを有するスイッチ素子を含む第１リアキャリーバッファ回路と、
を含む。
【００２４】
本発明の第三の態様は液晶ディスプレイ装置であって、複数の行に配列された複数の画素を含み、前記ディスプレイ装置はゲートドライバを具え、当該ゲートドライバは、複数の直列されたゲートライン発生回路を有し、それぞれのゲートライン発生回路は前記複数の行のそれぞれにゲート駆動信号を供給するように配置され、そのうち、各前記ゲートライン発生回路はいずれも上記電子装置を有する。
【００２５】
本発明の第四の態様はゲート駆動信号を発生する方法であって、それぞれのゲート駆動信号はフロントパルスとリアパルスを有し、前記方法は、
フロントスタートパルスを提供するステップと、
前記フロントスタートパルスに応じ、前記参照電圧を参照する第１状態内にある第１フロント信号を発生するステップと、
前記第１フロント信号に応じて第２フロント信号を発生する、（そのうち、前記第１フロント信号が前記第１状態にある場合、前記第２フロント信号は前記参照電圧を参照してプルダウン状態にある）ステップと、
前記第２フロント信号が前記プルダウン状態にある場合、第１クロック信号を受信して前記フロントパルスを供給するステップと、
リアスタートパルスを供給するステップと、
前記リアスタートパルスに応じて前記第１状態にある第１リア信号を発生するステップと、
前記第１リア信号に応じて第２リア信号を発生する（そのうち、前記第１リア信号が前記第１状態にある場合、前記第２リア信号は前記参照電圧を参照してプルダウン状態にある）ステップと、
前記第２リア信号が前記プルダウン状態にある場合、第２クロック信号を受信して前記リアパルスを供給するステップと、
前記フロントパルスを供給した後、前記第１フロント信号を前記第１状態から第２状態に変更させるステップと、
前記リアパルスを供給した後、前記第１リア信号を前記第１状態から第２状態に変更させるステップと、
を含む。
【００２６】
本発明は、図４〜図６ｂの説明を参照することによってより明らかになる。
【図面の簡単な説明】
【００２７】
【図１】典型的な液晶ディスプレイ装置を示す図である。
【図２】副画素セグメントおよびゲートアレイ技術による制御トランジスタを示す図である。
【図３】ゲートラインとデータラインにおける信号波形を示すタイミング図である。
【図４】本発明によるゲート駆動信号を提供する直列に接続される一連のシフトレジスタを示す図である。
【図５】本発明によるシフトレジスタ回路を示す図である。
【図６ａ】本発明による各種信号線における信号波形を示すタイミング図である。
【図６ｂ】本発明による各種信号線における信号波形を示すタイミング図である。
【発明を実施するための形態】
【００２８】
図３に示すように、各フレーム時間において、画素行を選択または起動するのに用いられるゲート駆動信号はフロントパルスとリアパルスを含む。本発明の１例によれば、フロントパルスの長さを時間単位Ｔで表し、リアパルスの長さは２Ｔであり、フロントパルスとリアパルスの間隔はＴである。さらに、ゲートラインにおけるゲート駆動信号のフロントパルスが、前のゲートラインにおけるゲート駆動信号のリアパルスの前半と互いに重なる。本発明は一連のシフトレジスタを有するゲートドライバを提供し、そのうち、各シフトレジスタはゲート駆動信号をゲートラインに供給する。
【００２９】
図４は本発明によるゲートドライバまたは発生器を示すブロック図である。図４に示すように、ゲートドライバ３００は、後の段階で一連のゲート駆動信号を供給するための一連のシフトレジスタ（Shift registers, SRs）、およびシフトレジスタの時間を制御するための時間制御モジュール３０を含む。各シフトレジスタ４０は、いずれも時間制御モジュール３０からのクロックパルスを受信するための４つのクロック入力CK１、CK２、XCK２、CK３と、２つのスタートパルス入力IN１、IN２と、ゲートラインにゲート駆動信号を供給するための１つの出力OUTと、スタートパルスを次の段階のシフトレジスタに供給し、且つフィードバック・パルスを前の段階のシフトレジスタに供給するための２つのキャリーパルス出力X１、X２、および次の段階のシフトレジスタからのフィードバック・パルスを受信するための２つのフィードバック入力F１、F２と、を有する。シフトレジスタが直列されて一連のゲート駆動信号を後の段階の複数のゲートラインに供給する場合、第１段階のシフトレジスタのスタートパルス入力IN１とIN２のみが時間制御モジュール３０からのスタートパルスST１とST２を受信する。後の段階の各シフトレジスタのスタートパルス入力IN１とIN２は、前の段階のシフトレジスタのキャリーパルス出力X１とX２からのスタートパルスを受信する。
【００３０】
図６aと図６bに示すように、フロントパルスの長さを時間単位Tで表すると、リアパルスの長さは２Tであり、フロントパルスとリアパルスの間隔はTである。スタートパルスST１の長さはTであり、スタートパルスST１の周期はフレーム時間と関係する。クロックパルスCK１は４Tの周期を有し、且つ、第１クロックパルスによってシフトレジスタチェーンを起動するのはスタートパルスST1より2T遅れている。第１ゲートライン（G１）のゲート駆動信号のフロントパルスは、スタートパルスの後の第１クロックパルスCK１と同期であり、第２ゲートライン（G２）のゲート駆動信号のフロントパルスはG１のフロントパルスより２T遅れている。従って、時間制御モジュール３０は、CK１出力によってチェーン内の第１、第３、第５及びその他の奇数のシフトレジスタにクロックパルスCK１を供給し、且つ、異なるクロックパルスSCK１を用いてチェーン内の第２、第４及びその他の偶数のシフトレジスタにクロックパルスCK１を供給する。そのうち、クロックパルスSCK１もTの長さを有し、且つ、CK１より２T遅れる。
【００３１】
ゲート駆動信号内のリアパルスは長さ２Tを有し、且つ、フロントパルスとT離れている。第１ゲートライン（G１）内のリアパルスはクロックパルスCK３と同期である。そのため、クロックパルスCK３とクロックパルスCK１はT離れている。さらに、第２ゲートライン（G２）のリアパルスはG１のリアパルスの後に発生する。従って、時間制御モジュール３０は、CK３出力によってチェーン内の第１、第３、第５及びその他の奇数のシフトレジスタにクロックパルスCK３を供給し、且つ、異なるクロックパルスXCK３によってチェーン内の第２、第４とその他の偶数のシフトレジスタにクロックパルスCK３を供給し、そのうち、クロックパルスXCK３の位相はクロックパルスCK３の位相と相補する。
【００３２】
クロックパルスCK２の時間はCK１と関連する。図６aに示すように、CK２は長さ２Tを有し、CK１よりT（パルス長）先である。従って、時間制御モジュール３０は、CK２出力によってチェーン内の第１、第３、第５及びその他の奇数のシフトレジスタにクロックパルスCK２を供給し、且つ、異なるクロックパルスXCK２によってチェーン内の第２、第４及びその他の偶数のシフトレジスタ内のクロックパルスCK２を供給する。そのうち、クロックパルスXCK２の位相はクロックパルスCK２の位相と相補する。
【００３３】
図５は本発明の１例によるシフトレジスタ４０の略図である。図５に示すように、シフトレジスタ４０はフロントパルス発生部５０とリアパルス発生部７０の２つの部分を有し、節点１と節点２で接続され、ゲート駆動信号を発生する。
【００３４】
フロントパルス発生部５０は第１プルアップ駆動回路５２を有して、スタートパルス入力IN１で受信されたスタートパルス（ST１は第１シフトレジスタに用いられる）に応じて出力Q１を供給する。第１プルアップ駆動回路５２は１つのスイッチ素子またはTFT  M１１を含み、そのゲート端子はそのソース端子に接続される。図６aのタイミング図に示すように、スタートパルスST１はT１期間で発生する。
【００３５】
出力Q１は第１プルダウン回路５８に接続されているため、TFT  M１６が導電状態である場合、出力Q１は引き下ろされ、またはP１がハイレベル状態にある。TFT  M１５が非導電状態またはQ１が低レベル状態にある場合のみ、P１はクロックパルス入力CK１上の電圧レベルとほぼ同じである。しかし、Q１がハイレベル状態にある場合、P１は常に低レベル状態であり、且つTFT  M１６は非導電状態である。これは、第１プルダウン駆動回路５８はQ１を引き下ろさないことを表す。第１プルダウン駆動回路５８はまたP１を第２プルダウン回路６２に提供するのに用いられる。フィードバック回路６０のみがQ１をリセットする。
【００３６】
出力Q１は並列のプルアップ回路５４とキャリーバッファ５６に各スイッチ素子のゲート端子に供給する。
【００３７】
キャリーバッファ５６は１つのTFT  M１４を含み、そのソース端子は第１クロックパルスCK１に接続され、そのゲート端子はQ１に接続される。TFT  M１４のドレインは、スタートパルスX１を次の段階のシフトレジスタのスタートパルス入力IN１に供給するのに用いられる。第１プルアップ駆動回路５２がスタートパルスST１を受信した後、M１４は導電状態にあるため、端子X１の出力はスタートパルスST１の後のクロックパルスCK１と同期である。出力X１は図６aのタイミング図においてX１_SR１で表される。図６aに示すように、スタートパルスST１の直後のクロックパルスCK１はT３期間で発生し、X１_SR１もT３期間で発生される。ここで注意すべきことは、信号X１_SR１は次のシフトレジスタ内のフロントパルス発生部のスタートパルスとして供給されることである。
【００３８】
並列のプルアップ回路５４は並列のTFT  M１２とTFT  M１３を含み、そのゲート端子は互いに接続されて第１プルアップ駆動回路５２からの出力Q１を受信する。TFT  M１２のソース端子はクロックパルス入力CK１からの信号を受信するように配置され、TFT  M１３のソース端子はクロックパルス入力CK２からの信号を受信するように配置される。TFT  M１２とTFT  M１３のドレイン端子は第２プルダウン駆動回路６２に接続される。
【００３９】
第２プルダウン駆動回路６２は並列のプルアップ回路５４におけるM１２と直列されるTFT  M１９を含む。TFT  M１９のゲート端子は第１プルダウン駆動回路５８におけるTFT  M１５の出力P１に接続される。TFT  M１２は第１プルアップ駆動回路５２がスタートパルスST１を受信した後導電状態になるため、TFT  M１９が非導電状態にある場合、節点１の出力はスタートパルスST１の後のクロックパルスCK１と同期である。図６aのタイミング図に示すように、節点１の出力はゲート駆動信号G１のフロントパルスを提供する。そのため、ゲート駆動信号G１のフロントパルスはT３の期間中に発生される。
【００４０】
第１プルアップ駆動回路５２におけるTFT  M１１は、T１の期間中にスタートパルスST１を受信した場合のみ導電される。スタートパルスST１を通した後、TFT  M１１は非導電状態にあり、且つQ１は浮遊状態にある。TFT  M１３とTFT  M１２の間の寄生静電容量を通した結合を通じて、Q１の電圧レベルはCK２の電圧レベルとCK１の電圧レベルの影響を受ける。従って、T２期間中にCK２はハイレベル状態にあり、且つCK１は低レベル状態にある時、Q１の電圧レベルが高まる。T３期間において、CK１とCK２はいずれもハイレベル状態にあり、Q１の電圧はさらに高まる。T４期間において、CK１とCK２はいずれも低レベル状態にあり、次の段階X１またはX１_SR２においてフィードバック回路６０によりQ１をリセットするまで、Q１の電圧レベルはT１期間中の電圧レベルに回復される。
【００４１】
図６aに示すように、現段階のX１またはX１_SR１はスタートパルスST１の直後のクロックパルスCK１と同期である。スタートパルスST１はT１期間中に発生し、X１_SR１はT３期間中に発生する。ここで注意しておきたいことは、次のレジスタにおいて、並列のプルアップ回路５４のM１２と第１プルダウン駆動回路５８のコンデンサC１に入力されたクロック入力は、CK１ではなく、SCK１である。従って、次の段階X１（X１_SR２）は、次の段階においてスタートパルス（X１_SR１）を受取った直後のクロックパルスSCK１と同期である。図６aに示すように、X１_SR２はT５期間中に発生される。そのため、T５期間中に現段階のQ１はX１_SR２によってリセットされ、次のフレームまたは画像のスタートパルスまで当該リセットを維持する。
【００４２】
図６bに示すように、リアパルス発生部７０は、T３４の周期において、スタートパルス入力IN２で受信されたスタートパルス（第１シフトレジスタに用いるST２）に応じて出力Q２を供給するための第１プルアップ駆動回路７２を有する。第１プルアップ駆動回路７２は１つのスイッチ素子またはTFT  M２１を含み、そのゲート端子はそのソース端子に接続される。
【００４３】
出力Q２は第１プルダウン駆動回路７８に接続され、従って、出力Q２は導電状態においてTFT  M２６によって引き下ろされ、またはP２がハイレベル状態にある。TFT  M２５が非導電状態またはQ２が低レベル状態にある場合のみ、P２はクロックパルス入力CK３の電圧レベルとほぼ同じである。しかし、Q２がハイレベル状態にある場合、P２は常に低レベル状態にあり、TFT  M２６は非導電状態にある。これは、第１プルダウン駆動回路７８はQ２を引き下ろさないことを示す。第１プルダウン駆動回路７８は信号P２を第２プルダウン回路８２に供給するのに用いられる。Q２はフィードバック回路８０のみによってリセットされる。
【００４４】
出力Q２は直列プルアップ回路７４とキャリーバッファ７６における数多くのスイッチ素子のゲート端子に供給される。
【００４５】
キャリーバッファ７６は１つのTFT  M２４を含み、そのソース端子はクロックパルスCK３に接続され、そのゲート端子はQ２に接続される。TFT  M２４のドレインは、次の段階のシフトレジスタのスタートパルス入力IN２にスタートパルスを供給するのに用いられる。M２４は第１プルアップ駆動回路７２がスタートパルスST２を受信した後導電状態にあるので、端子X２における出力はスタートパルスST２の後の第３クロックパルスCK３と同期である。出力X２はスタートパルスST２の後のクロックパルスCK３と同期である。出力X２は図６bのタイミング図においてX２_SR１に表される。図６bに示すように、スタートパルスST２の直後のクロックパルスCK３はT５６期間中に発生され、X２_SR１もT56期間中に発生される。ここで注意しておきたいことは、X２_SR１はスタートパルスとして、次のシフトレジスタにおけるリアパルス発生部７０に供給される。
【００４６】
直列のプルアップ回路７４は直列されたTFT  M２２とTFT  M２３を含み、そのゲート端子は互いに接続されて第１プルアップ駆動回路７２からの出力Q２を受信する。TFT  M２２のソース端子はクロックパルス入力CK３からの信号を受信するように配置され、TFT  M２３のソース端子はTFT  M２２のドレイン端子に接続される。TFT  M２３のドレイン端子は第２プルダウン駆動回路８２に接続される。TFT  M２２のソース端子はクロック信号CK３からの信号を受信するように配置される。TFT  M２３のドレイン端子は第２プルダウン駆動回路８２に接続される。
【００４７】
第２プルダウン駆動回路８２は直列のプルアップ回路７４におけるM２３に直列されるTFT  M２８を含む。TFT  M２８のゲート端子は第１プルダウン駆動回路７８におけるTFT  M２５の出力P２に接続される。TFT  M２２とTFT  M２３は第１プルアップ駆動回路７２がスタートパルスST２を受信した後導通状態にあるため、TFT  M２８が非導通状態にある場合、節点２における出力はスタートパルスST２の後のクロックパルスCK３と同期である。図６aと図６ｂのタイミング図に示すように、節点２における出力はゲート駆動信号G１のリアパルスを提供する。従って、ゲート駆動信号G１におけるリアパルスはT５６で発生され、当該T５６は図６aにおける時間周期T５とT６に対応する。
【００４８】
第１プルアップ駆動回路７２におけるTFT  M２１はT３４期間中にスタートパルスST２を受信した場合のみ導通される。スタートパルスST２が経過した後、TFT  M２１は非導通状態にあり、Q２は浮遊状態にある。TFT  M２２とTFT  M２３の間の寄生静電容量を通した結合を通じて、Q２の電圧レベルがCK３の電圧レベルの影響を受ける。そのため、T５６期間においてCK３がハイレベル状態にある場合、Q２の電圧レベルは高まる。その後、フィードバック回路８０における次の段階X２またはX２_SR２によってQ２をリセットする。
【００４９】
図６bに示すように、現段階のX２またはX２_SR１はスタートパルスST２の直後のクロックパルスCK３と同期である。スタートパルスST２はT３４期間中に発生され、X２_SR１はT５６期間中に発生される。ここで注意して置きたいことは、次のレジスタにおいて、直列のプルアップ回路７４と第１プルダウン駆動回路７８のコンデンサC２に入力されたクロック入力はCK３ではなく、XCK３である。従って、次の段階X２（X２_SR２）は次の段階のスタートパルス（X２_SR２）の直後のクロックパルスXCK３と同期である。図６bに示すように、X２_SR２はT７８期間中に発生される。従って、現段階のQ２はT７８期間中にX２_SR２によってリセットされ、次のフレームまたは画像のスタートパルスまで当該リセットを維持する。
【００５０】
つまり、現段階（X１_SR１）におけるフロントパルスX１は、第２プルダウン駆動回路６２の出力P１により調節された並列のプルアップ回路５４のCK１によって節点１で発生される。Q１がハイレベル状態にある場合、P１は第１プルダウン駆動回路５８によって低レベル状態を維持する。Q１は第１プルアップ駆動回路５２におけるスタートパルスST１（またはIN１）によってハイレベル状態に変更され、並列のプルアップ回路５４におけるCK２とCK１によって当該ハイレベル状態を維持する。Q１は次の段階のフロントパルスX１によってリセットされる。
【００５１】
同様に、現段階（X２_SR１）におけるリアパルスX２は、第２プルダウン駆動回路８２の出力P２により調節された直列のプルアップ回路７４のCK３によって節点２で発生される。Q２がハイレベル状態にある場合、P２は第１プルダウン駆動回路７８によって低レベル状態を維持する。Q２は第１プルアップ駆動回路７２におけるスタートパルスST２（またはIN２）によってハイレベル状態に変更され、直列のプルアップ回路７４におけるCK３により当該ハイレベル状態を維持する。Q２は次の段階のフロントパルスX２によってリセットされる。
【００５２】
従って、本発明によれば、フロントパルス発生部５０は第１プルアップ駆動回路５２を用いて第１信号Q１を提供して、第１プルダウン回路５８における第２信号P１を引き下ろす。P１が引き下ろされた場合、第１スタートパルスCK１を用いて第２プルアップ回路５４からのフロントパルスX１を提供する。同様に、リアパルス発生部７０は第１プルアップ駆動回路７２を用いて第１信号Q２を提供して、第１プルダウン回路７８における第２信号P２を引き下ろす。P２が引き下ろされた場合、第２スタートパルスCK３を用いて第２（直列）プルアップ回路７４でリアパルスX２を提供する。
【００５３】
本発明はゲートドライバおよびその製造方法を提供する。ゲートドライバは液晶ディスプレイ（LCD）パネル内のゲートラインにおいてゲート駆動信号を提供するのに用いられ、特に、各ゲートライン内のゲート駆動信号がフロントパルとリアパルスを含む。ゲート駆動信号はマルチスイッチ構造を用いるＬＣＤパネルに対して特に有用である。本発明は、例えば、ゲートオンアレイ回路を用いてマルチスイッチング波形を実現する。
【００５４】
本発明によれば、ゲート駆動信号を発生する方法は、
フロントスタートパルスを提供するステップと、
前記フロントスタートパルスに応じて、前記参照電圧を参照して第１状態にある第１フロント信号を発生するステップと、
前記第１フロントシグナルに応じて第２フロント信号を（そのうち、前記第１フロント信号が前記第１状態にある場合、前記第２フロント信号は前記参照電圧に応じてプルダウン状態にある）発生するステップと、
前記第２フロント信号が前記プルダウン状態にある時、第１クロック信号を受信して前記フロントパルスを提供するステップと、
リアスタートパルスを提供するステップと、
前記リアスタートパルスに応じて、前記第１状態にある第１リア信号を発生するステップと、
前記第１リア信号に応じて第２リア信号を（そのうち、前記第１リア信号が前記第１状態にある場合、前記第２リア信号は前記参照電圧に応じてプルダウン状態にある）発生するステップと、
前記第２リア信号が前記プルダウン状態にある時、第２クロック信号を受信して前記リアパルスを提供するステップと、
前記フロントパルスを提供した後、前記第１フロント信号を前記第１状態から第２状態に変更させるステップと、
前記リアパルスを提供した後、前記第１リア信号を前記第１状態から第２状態に変更させるステップと、
を含む。
【００５５】
本発明によれば、前記ゲートドライバは複数の直列されたシフトレジスタを含み、各シフトレジスタは、Vssのような参照電圧を参照して互いに重ならないフロントパルスとリアパルスを有するゲート駆動信号を発生するように設置される。前記シフトレジスタは、
前記フロントパルスを発生するためのフロントパルス発生部と、
前記リアパルスを発生するためのリアパルス発生部と、
を含み、
前記フロントパルス発生部はフロントスタートパルスと一連の第１クロック信号を受信するように配置され、前記フロントパルス発生部は、
前記フロントスタートパルスに応じて、前記参照電圧を参照した第１状態にある第１信号を提供する第１プルアップ回路と、
少なくとも前記第１信号を前記第１状態に維持させる第２プルアップ回路と、
前記第１信号に応じて第２信号を提供し、そのうち、前記第１信号が前記第１状態にある場合、前記第２信号は前記参照電圧に応じてプルダウン状態にあり、且つ、前記第２プルアップ回路は更に前記第１クロック信号を受信して、当該第１クロック信号に応じて前記フロントパルスを提供するように配置され、なお、前記第２信号が前記プルダウン状態にある第１プルダウン回路と、
を含み、
前記リアパルス発生部はリアスタートパルスと一連の第２クロック信号を受信するように配置され、前記リアパルス発生部は、
前記リアスタートパルスに応じて前記参照電圧を参照した第１状態にある第１信号を提供する第１プルアップ回路と、
少なくとも前記第１信号を前記第１状態に維持させる第２プルアップ回路と、
前記第１信号に応じて第２信号を提供し、前記第１信号が前記第１状態にある場合、前記第２信号は前記参照電圧を参照してプルダウン状態にあり、且つ、前記第２プルアップ回路は更に前記第２クロック信号を受信して、当該第２クロック信号に応じて前記リアパルスを提供するように配置され、なお、前記第２信号は前記プルダウン状態にある第１プルダウン回路と、
を含む。
【００５６】
前記フロントパルス発生部は、更に、
前記フロントパルス発生部の前記第２信号を受信するように配置された第２プルダウン回路を含み、そのうち、前記プルアップ回路は前記第２プルダウン回路に直列され、従って、前記第２信号が前記プルダウン状態にある場合のみ、前記第１クロック信号に応じて前記フロントパルスを提供する。
【００５７】
前記リアパルス発生部は、更に、
前記リアパルス発生部の前記第２信号を受信するように配置された第２プルダウン回路を含み、そのうち、前記プルアップ回路は前記第２プルダウン回路に直列され、従って、前記第２信号が前記プルダウン状態にある場合のみ、前記第２クロック信号に応じて前記リアパルスを提供する。
【００５８】
前記フロントパルスは、クロック周期に等しいパルス長を有し、前記フロントパルスは先端部を有し、且つ、前記フロントスタートパルスは第２端部をリードする第１端部を有し、前記フロントパルスの前記先端部は前記フロントスタートパルスの前記第１端部より２パルス長遅れており、および、
前記リアパルスは先端部を有し、且つ、前記リアスタートパルスは第２端部をリードする第１端部を有し、そのうち、前記リアスタートパルスの前記第１端部は前記フロントスタートパルスの前記第１端部より２パルス長遅れ、前記リアパルスの前記先端部は前記リアスタートパルスの前記第１端部より２パルス長遅れている。
【００５９】
本発明によれば、前記フロントパルス発生部内の前記第１プルアップ回路は、前記ソース端子に操作可能に接続されて前記フロントスタートパルスを受信するゲート端子、および前記フロントパルス発生部の前記第１信号を提供するためのドレイン端子を有するトランジスタを含み、
前記リアパルス発生部内の前記第１プルアップ回路は、前記ソース端子に接続され前記リアスタートパルスを受信するゲート端子、および前記リアパルス発生部の前記第１信号を提供するために配置されたドレイン端子を有するトランジスタを含む。
【００６０】
前記フロントパルス発生部内の前記第２プルアップ回路は、前記フロントパルス発生部の前記第１信号を受信するように配置されたゲート端子と、前記第１クロック信号を受信するように配置されたソース端子、および第１節点で前記フロントパルスを提供するように配置されたドレイン端子とを有するトランジスタを含み、
前記リアパルス発生部内の前記第２プルアップ回路は、前記リアパルス発生部の前記第１信号を受信するように配置されたゲート端子と、前記第２クロック信号を受信するように配置されたソース端子、および第２節点で前記リアパルスを提供するためのドレイン端子とを有するトランジスタを含み、そのうち、前記第１節点は前記第２節点に操作可能に接続されて、前記フロントパルスと前記リアパルスを提供する。
【００６１】
本発明によれば、前記フロントパルス発生部と前記リアパルス発生部における前記第１プルダウン回路は、
前記第１クロック信号を受信するように配置された第１コンデンサ端部、および第２コンデンサ端部を有するコンデンサと、
前記第２コンデンサ端部に接続されたゲート端子、対応するパルス発生部の前記第１信号を受信するように配置されたソース端子、および前記参照電圧を受け取るように配置されたドレイン端子を有する第１トランジスタと、
前記対応するパルス発生部の前記第１信号を受信するように配置されたゲート端子、前記第２コンデンサ端部に接続されたソース端子、および前記参照電圧を受け取るように配置されたドレイン端子を有する第２トランジスタと、
を含む。
【００６２】
本発明によれば、前記フロントパルス発生部と前記リアパルス発生部における前記第２プルダウン回路は、対応するパルス発生部の前記第２信号を受信するように配置されたゲート端子、前記シフトレジスタの出力に接続されたソース端子、および前記参照電圧を受け取るように配置されたドレイン端子を有するトランジスタを含む。
【００６３】
各前記フロントパルス発生部と前記リアパルス発生部は更にリセット回路を含み、当該リセット回路は、対応するパルス発生部の前記第２プルアップ回路における前記制御端に接続され、前記対応するパルス発生部の前記第２プルアップ回路が前記フロントパルスまたはリアパルスを提供した後、前記対応するパルス発生部の前記第１信号を前記第１状態から異なる第２状態に変更させる。
【００６４】
本発明によれば、前記ゲートドライバはタイミング制御装置に接続されているため、前記第１段回路は前記タイミング制御装置からの前記フロントスタートパルスおよび前記リアスタートパルスを受信するように配置され、且つ、前記タイミング制御装置は、
第１パルス信号を提供するための第１パルス出力と、
前記第１パルス信号と相補的な位相関係を有する第２パルス信号を提供するための第２パルス出力と、
第３パルス信号を出力するための第３パルス出力と、
前記第３パルス信号と相補的な位相関係を有する第４パルス信号を提供するための第４パルス出力と、
を含む。
【００６５】
シフトレジスタは、前記第１パルス信号を受信して前記フロントパルス発生部の前記第１クロック信号を提供し、且つ、前記第３パルス信号を受信して前記リアパルス発生部の前記第２クロック信号を提供するように配置される。前記シフトレジスタシリーズの次の段階において、前記シフトレジスタは、前記第２パルス信号を受信して前記フロントパルス発生部の前記第１クロック信号を提供し、前記第４パルス信号を受信して前記リアパルス発生部の前記第２クロック信号を提供するように配置される。
【００６６】
各シフトレジスタは、いずれも、前記フロントスタートパルスを次の段階におけるシフトレジスタに提供するためのフロントキャリーバッファ回路、および前記リアスタートパルスを次の段階におけるシフトレジスタに提供するためのリアキャリーバッファ回路を有する。
【００６７】
前記シフトレジスタにおいて、前記トランジスタはn-MOSトランジスタまたはp-MOSトランジスタであっても良い。n-MOSトランジスタに対して、前記第１信号の前記第１状態はハイレベル状態であり、前記第２状態は低レベル状態である。p-MOSトランジスタに対して、前記第１信号の前記第１状態は低レベル状態であり、前記第２状態はハイレベル状態である。
【００６８】
ここで注意しておきたいことは、図５に示す回路において、キャリーバッファ５６は並列のプルアップ回路５４に並列され、このように、Q１がハイレベル状態にある場合、キャリーバッファ５６内のTFT  M１４と並列のプルアップ回路５４内のTMT  M１２は同時に導通状態にある。このように、クロックパルスCK１は次の段階のシフトレジスタのフロントスタートパルスとして用いることができる。なお、フロントパルスX１_SR１自体も次の段階のシフトレジスタのフロントスタートパルスIN１として用いることができる。同様に、リアパルス発生部内のリアパルスX２_SR１も次の段階のシフトレジスタのリアスタートパルスIN２として用いることができる。
【００６９】
以上、１つまたは複数の具体的実施例を挙げて本発明を説明したが、当業者であれば、本発明の範疇内で、その他の形式または細部に対する数多くの変動や省略及び潤色を加えることができる。
【符号の説明】
【００７０】
１  カラー液晶ディスプレイパネル
１０  画素
１２a 赤色の副画素セグメント
１２b 赤色の副画素セグメント
１４a 緑色の副画素セグメント
１４b 緑色の副画素セグメント
１６a 青色の副画素セグメント
１６b 青色の副画素セグメント
３０  時間制御モジュール
４０  シフトレジスタ
５０  フロントパルス発生部
５２  第１プルアップ駆動回路
５４  並列のプルアップ回路
５６  キャリーバッファ
５８  第１プルダウン回路
６０  フィードバック回路
６２  第２プルダウン回路
７０  リアパルス発生部
７２  第１プルアップ駆動回路
７４  直列のプルアップ回路
７６  キャリーバッファ
７８  第１プルダウン駆動回路
８０  フィードバック回路
８２  第２プルダウン回路
２００  データドライバ
３００  ゲートドライバ
【図１】
2010113343.tif 000003
【図２】
2010113343.tif 000004
【図３】
2010113343.tif 000005
【図４】
2010113343.tif 000006
【図５】
2010113343.tif 000007
【図６ａ】
2010113343.tif 000008
【図６ｂ】
2010113343.tif 000009