(57)【要約】【課題】保護フィルムと半導体基板間での不十分な密着性に起因する不具合の発生が防止された半導体装置の製造方法を提供する。【解決手段】第１，第２の主面を有する半導体基板の前記第１の主面に複数の第１の溝を形成するステップと，前記第１の溝内に，前記第１の主面より上方に位置する上面を有する絶縁部材を形成するステップと，前記絶縁部材の内，前記第１の主面より上方に有る部分の一部を除去するステップと，前記除去の後，前記絶縁部材に第２の溝を形成するステップと，保護フィルムを前記第１の主面に貼り付けるステップと，を具備する。【選択図】図１
2010283204.tif 000002
【特許請求の範囲】
【請求項１】
第１，第２の主面を有する半導体基板の前記第１の主面に複数の第１の溝を形成するステップと，
前記第１の溝内に，前記第１の主面より上方に位置する上面を有する絶縁部材を形成するステップと，
前記絶縁部材の内，前記第１の主面より上方に有る部分の一部を除去するステップと，
前記除去の後，前記絶縁部材に第２の溝を形成するステップと，
保護フィルムを前記第１の主面に貼り付けるステップと，
を具備することを特徴とする半導体装置の製造方法。
【請求項２】
前記第２の溝を形成するステップにおいて，前記第２の溝の下端は，前記第１の溝よりも下に位置するように，前記半導体基板の一部が除去される
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記除去するステップにおいて，前記絶縁部材の上面が略平坦になるように，前記絶縁部材の一部が除去される
ことを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記半導体基板の第２の主面を研磨し，前記第１または第２の溝の下端を前記第２の主面に露出させるステップと，
前記絶縁部材の上面および側面上に導電部材を設けるステップと，
をさらに具備することを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記平滑化された絶縁部材に第２の溝を形成するステップにおいて，断面の底辺が直線状またはＶ字状のブレードが用いられる
ことを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体メモリの容量拡大および高機能化の要求に対応すべく，複数の半導体チップを積層した半導体メモリの開発が進められている（例えば，特許文献１参照）。即ち，複数の半導体チップを積層することで，単一の半導体チップを越えるメモリ容量を確保できる。また，異種の半導体チップを積層することで，多様な機能の実現が容易となる。
【０００３】
このような半導体メモリを製造するに際して，次のような手法が用いられる。即ち，半導体ウエハの上面に形成された溝に絶縁性樹脂を充填，加工する。その後，半導体ウエハの上面に保護フィルム（例えば，粘着シート）を貼り付け，裏面を研削することで，半導体ウエハを複数の半導体チップに分割する。この半導体チップを積層することで半導体装置（半導体メモリ）が作成される。
しかしながら，半導体ウエハの研削時において，粘着シートと半導体ウエハ（半導体基板）間での不十分な密着性に起因して，半導体装置に不具合が発生する可能性がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−９４４３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は，保護フィルムと半導体基板間での不十分な密着性に起因する不具合の発生が防止された半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様に係る半導体装置の製造方法は，第１，第２の主面を有する半導体基板の前記第１の主面に複数の第１の溝を形成するステップと，前記第１の溝内に，前記第１の主面より上方に位置する上面を有する絶縁部材を形成するステップと，前記絶縁部材の内，前記第１の主面より上方に有る部分の一部を除去するステップと，前記除去の後，前記絶縁部材に第２の溝を形成するステップと，保護フィルムを前記第１の主面に貼り付けるステップと，を具備する。
【発明の効果】
【０００７】
本発明によれば，保護フィルムと半導体基板間での不十分な密着性に起因する不具合の発生が防止された半導体装置の製造方法を提供できる。
【図面の簡単な説明】
【０００８】
【図１】本発明の一実施形態に係る半導体装置の製造手順の一例を表すフロー図である。
【図２】図１の手順で製造される半導体装置の一例を表す断面図である。
【図３】図１の手順で製造される半導体装置の一例を表す断面図である。
【図４】図１の手順で製造される半導体装置の一例を表す断面図である。
【図５】半導体ウエハ１０を表す上面図である。
【図６】積層型半導体パッケージ２０を表す断面図である。
【図７】絶縁部材１３の凸部を平滑化している状態を表す図である。
【図８】絶縁部材１３の凸部を平滑化している状態を表す図である。
【図９】切削工具Ｇを表す側面図および正面図である。
【図１０】切削工具Ｇを用いて，絶縁部材１３の凸部を平滑化している状態を表す図である。
【図１１】図１の手順で製造される半導体装置の他の一例を表す断面図である。
【図１２】図１の手順で製造される半導体装置の一例を表す電子顕微鏡写真である。
【図１３】図１の手順で製造される半導体装置の一例を表す電子顕微鏡写真である。
【図１４】図１の手順で製造される半導体装置の一例を表す電子顕微鏡写真である。
【図１５】図１の手順で製造される半導体装置の一例を表す電子顕微鏡写真である。
【発明を実施するための形態】
【０００９】
以下，図面を参照して，本発明の実施の形態を詳細に説明する。
図１は，本発明の一実施形態に係る半導体装置の製造手順の一例を表すフロー図である。図１の手順で製造される半導体装置は，複数の半導体チップを積層して形成されるチップ積層パッケージ（例えば，半導体メモリ）である。
【００１０】
図２の（ａ）〜（ｃ），図３の（ａ）〜（ｃ），図４の（ａ）〜（ｃ）はそれぞれ，図１の手順で製造される半導体装置の一例を表す断面図である。なお，図２〜図４においては，本態様の特徴を明確にすべく，半導体ウエハの一部を拡大している。
【００１１】
（１）半導体基板（ウエハ）への個別素子の形成（ステップＳ１）
複数の半導体チップＣそれぞれに対応する複数の個別素子が半導体ウエハ１０に形成される（図５および図２（ａ））。
図５は，個別素子が形成された半導体ウエハ１０を表す上面図である。図２（ａ）は，図５に示す半導体ウエハ１０を線Ｅ−Ｅに沿って切断した状態を表す断面図である。なお，他の断面図（図２（ｂ）〜（ｃ），図３の（ａ）〜（ｃ），図４の（ａ）〜（ｃ））は，図２（ａ）に対応する。
【００１２】
なお，見易さの関係で，図２（ａ）において半導体ウエハ１０内に形成された個別素子の構造は省略している。これは他の断面図（図２（ｂ）〜（ｃ），図３の（ａ）〜（ｃ），図４の（ａ）〜（ｃ））でも同様である。
【００１３】
図５に示すように，半導体ウエハ１０上の半導体チップＣが境界線Ｌにより区分される。但し，この境界線Ｌは仮想的なものである。半導体チップＣは，絶縁性樹脂膜１１が形成された保護領域（素子個片化領域）Ａ１および絶縁性樹脂膜１１が形成されない非保護領域Ａ２を有する。この素子個片化領域Ａ１内に，半導体チップＣ毎の個別素子が形成され，絶縁性樹脂膜１１で電気的に保護される。既述のように，個別素子は，半導体ウエハ１０の内部に形成されるが，その構造は図示を省略している。
【００１４】
素子個片化領域Ａ１内に個別素子を外部（例えば，他の半導体チップＣや基板）と接続するための電極パッド１２が形成される。電極パッド１２は，銅などの電気的良導体から形成される。電極パッド１２上において，絶縁性樹脂膜１１が開口を有し，外部と電極パッド１２との接続を可能としている。
【００１５】
（２）半導体基板（ウエハ）への溝１０Ａの形成（ステップＳ２）
半導体ウエハ１０上に，境界線Ｌに沿って溝（素子切断用ライン）１０Ａを形成する（図２（ｂ））。この溝１０Ａは，例えば，ダイシングブレード等を用い，半導体ウエハ１０を貫通しないように，形成される（第１のハーフカットダイシング）。
【００１６】
（３）溝１０Ａ内への絶縁部材１３の形成（ステップＳ３）
溝１０Ａ内に絶縁部材１３が形成される。例えば，溝１０Ａに絶縁性樹脂を埋め込み，絶縁性樹脂からなる絶縁部材（埋め込み樹脂）１３が形成される（図２（ｃ））。例えば，ディスペンス，インクジェット，ジェットディスペンス，または印刷等を用いて，液状の絶縁性樹脂材料を溝１０Ａ内に注入あるいは埋め込む。
【００１７】
絶縁性樹脂として，例えば，フェノール樹脂，メラミン樹脂，尿素樹脂及びエポキシ樹脂などの熱硬化性樹脂を使用することができる。溝１０Ａ内への絶縁性樹脂の注入あるいは埋め込みの後，次のステップＳ４，Ｓ５（平滑化および溝１３Ａの形成）に備えて，加熱等により，絶縁部材１３の絶縁性樹脂を硬化させる。
【００１８】
なお，インクジェットを用いる場合は，ノズルの先端の径を所定の大きさに設定し，絶縁性樹脂を溝１０Ａに向けて噴出させることで，絶縁部材１３を生成する。また，印刷を用いる場合は，溝１０Ａの形状及び大きさ，並びに形成パターンに応じたマスクを準備し，このマスクを介して絶縁性樹脂を印刷することで，絶縁部材１３を生成する。
【００１９】
絶縁部材１３を形成するのは，半導体チップＣと外部を接続する配線が半導体基板１０本体と直接接触し，ショートすることを防止するためである。即ち，半導体チップＣの側面(および一部の上面（非保護領域Ａ２）)を絶縁部材１３で覆い，その上に配置された配線と半導体基板１０間を電気的に絶縁する。
【００２０】
即ち，半導体ウエハ１０上の非保護領域Ａ２が絶縁部材１３で覆われるように絶縁部材１３を形成する。後述のように，非保護領域Ａ２上を経由して，外部と電極パッド１２間に配線が形成される。なお，絶縁部材１３は，非保護領域Ａ２上のみならず，保護領域Ａ１上に配置しても良い。
【００２１】
（４）絶縁部材１３の平滑化（ステップＳ４）
絶縁部材１３の上部を平滑化する。絶縁部材１３は溝１０Ａ上に凸部（盛り上がり部分）を有する。この凸部が平坦化される（図３（ａ））。この平坦化には，ブレード，研削砥石，切削工具を用いることができる。
【００２２】
図７は，ブレードＢ１を用いて，絶縁部材１３の凸部を平滑化している状態を表す図である。ブレードＢ１の幅は，絶縁部材１３の凸部の幅よりも大きい。このように，絶縁部材１３の凸部の幅よりも大きい幅のブレードＢ１を用いることで，絶縁部材１３の凸部を一括で除去し，平滑化することができる。
【００２３】
図８（ａ）〜（ｃ）は，ブレードＢ２を用いて，絶縁部材１３の凸部を平滑化している状態を表す図である。ブレードＢ２の幅は，絶縁部材１３の凸部の幅よりも小さい。このため，絶縁部材１３の凸部の右側（図８（ａ）），絶縁部材１３の凸部の中央（図８（ｂ）），絶縁部材１３の凸部の左側（図８（ｃ））と，ブレードＢ２の位置を左右に変化させて，紙面の垂直方向に３回走査している。このように，絶縁部材１３の凸部の幅よりも小さい幅のブレードＢ２を用い，位置をずらすことで，絶縁部材１３の凸部を除去し，平滑化することができる。
【００２４】
研削砥石を用いて絶縁部材１３の凸部を平滑化するには，半導体ウエハ１０を回転させながら，半導体ウエハ１０と平行に配置される研削砥石と接触させる。その結果，研削砥石によって，絶縁部材１３の凸部の一部が除去される。
【００２５】
図９（ａ），（ｂ）は，切削工具Ｇを表す側面図および正面図である。保持部Ｇ１に切削工具Ｇが保持されている。図１０は，切削工具Ｇを用いて，絶縁部材１３の凸部を平滑化している状態を表す図である。この図１０は，溝１０Ａに沿って，半導体ウエハ１０を切断した状態を表す。図９（ａ），（ｂ）に示すように，切削工具Ｇは正面からは矩形状，側面からは鋭角の角を有する台形状である。即ち，切削工具Ｇは，鋭角の先端部を有する。
【００２６】
切削工具Ｇを用いて絶縁部材１３の凸部を平滑化するには，半導体ウエハ１０を回転させながら，半導体ウエハ１０と平行に配置される切削工具Ｇと接触させる。その結果，切削工具Ｇによって，絶縁部材１３の凸部の一部が除去される。
【００２７】
平滑化される領域の幅は，溝１０Ａの幅（素子切断用ライン幅）と同等程度とすることができる。また，平滑化される領域の幅を溝１０Ａの幅よりも大きくして，電極パッド１２の近傍まで平滑化しても良い。
【００２８】
図３（ａ）では，後者に対応して，絶縁部材１３の凸部の全体が平滑化されている。
これに対して，平滑化される領域を凸部の一部としても良い。即ち，絶縁部材１３の凸部の除去（平坦化）の際に，残留部分（樹脂の残り）が存在することが許容される。但し，その後の工程（例えば，配線）を考慮すると，残留部分の幅が３μｍ〜５０μｍ程度であることが望ましい。
【００２９】
（５）絶縁部材１３への溝１３Ａの形成（ステップＳ５）
絶縁部材（埋め込み樹脂）１３に溝１３Ａを形成する（図３（ｂ））。この溝１３Ａは，例えば，ダイシングブレード等を用い，半導体ウエハ１０を貫通しないように，形成される（第２のハーフカットダイシング）。
【００３０】
溝１３Ａの側面は，垂直でなく，ある程度斜めであることが好ましい。後述のように，溝１３Ａの形成後に残留する絶縁部材１３の側面に，積層された半導体チップＣ間（あるいは，半導体チップＣと基板間）を電気的に接続する配線を形成するためである。
【００３１】
図３（ｂ）において，溝１３ＡはＶ字状に形成されている。この場合，残存する絶縁部材１３は，溝１３Ａに起因した側面１３Ｂがテーパー状となり，側面１３Ｂの立ち上がりの角度が比較的小さくなる。上述したように，残存する絶縁部材１３はそのまま半導体チップＣの側面の絶縁層を構成する。このため，残存する絶縁部材１３の側面１３Ｂの立ち上がり角度が小さいと，前記絶縁層における立ち上がり角度も小さくなる。したがって，前記絶縁層の，例えば下側に位置する半導体チップとの密着性が良好となり，剥離を抑制することができる。
【００３２】
また，残存する絶縁部材１３の側面１３Ｂをテーパー状とすることにより，残存する絶縁部材１３の全体が比較的肉厚な状態となる。したがって，残存する絶縁部材１３の，半導体ウエハ１０の溝１０Ａに起因したエッジ部１３Ｃにおける厚さが比較的大きくなる。上述したように，残存する絶縁部材１３はそのまま半導体チップの側面における絶縁層を構成する。このため，残存する絶縁部材１３の，半導体ウエハ１０の溝１０Ａに起因したエッジ部１３Ｃにおける厚さが比較的大きくなると，前記絶縁層の前記半導体チップの相当するエッジ部での厚さも比較的大きくなる。したがって，絶縁性を担保することが比較的困難な前記エッジ部での絶縁性を十分に確保することができる。
【００３３】
ここでは，溝１３Ａは絶縁部材１３を貫通している。この結果，溝１３Aの底部（下端）が溝１０Ａの底部（下端）の下方に位置している。このようにすると，絶縁部材１３を半導体チップの側面における絶縁層として効率的に利用することができる。即ち，後の研削（ステップＳ６）において，半導体ウエハ１０の裏面を溝１０Ａの底面まで研削することで，絶縁部材１３の厚さ全体を絶縁層として利用可能となる。
但し，溝１３Ａが絶縁部材１３を貫通することは必須ではない。後の研削において，半導体ウエハ１０を切断して半導体チップに個片化できれば，溝１３Ａの深さは足りる。
【００３４】
この溝１３Ａの形成には，通常タイプもしくはＶ字タイプのブレードが使用される。前者のブレードは，断面の底辺が水平方向の直線状であり，形成される溝１３Ａが水平方向の底面を有する。後者のブレードは，断面の底辺がＶ字状であり，形成される溝１３ＡがＶ字状の側面を有する。図３（ｂ）に示す例では，Ｖ字タイプのブレードが使用されている。
【００３５】
溝１３Ａの形成に際して，形状の異なる複数のブレードを用いることもできる。例えば，Ｖ字タイプの幅広のブレードと通常タイプの幅狭のブレードを組み合わせて，溝１３Ａを形成しても良い（後述の図１５参照）。このように，形状の異なる複数のブレードを用いることで，溝１３Ａを適宜の形状とすることが容易となる。
【００３６】
また，前述の平滑化と溝１３Ａの形成とを同一の装置（例えば，ダイシング装置）で実行することもできる。特に，平滑化と溝１３Ａの形成とを一括して実行することができる。例えば，絶縁部材１３の凸部の幅よりも小さい幅のブレードＢ２を用いて，高さを段階的に変化させて，ブレードＢ２を複数回走査する。このように，ブレードの高さを制御して走査することで，平滑化と溝１３Ａの形成を一括して実行することが可能である。
【００３７】
（６）半導体チップＣへの個片化（ステップＳ６）
半導体ウエハ１０を半導体チップＣに分離する。即ち，半導体ウエハ１０の表面に保護フィルム（例えば，ＢＳＧテープ等の粘着シート）１５を貼合し（図３（ｃ））。半導体ウエハ１０の裏面を研削し，溝１３Ａが開口するまで薄化する（図４（ａ））。その結果，半導体ウエハ１０が半導体チップＣに分断される（個片化）。
【００３８】
（７）半導体チップＣの積層・パッケージ化（ステップＳ７）
半導体ウエハ１０の裏面に積層用接着フィルム１６を貼合して保護フィルム１５を除去し（図４（ｂ）），半導体チップＣ毎に積層用接着フィルム１６を切断する（図４（ｃ））。
【００３９】
基板等のベース上に積層し，電極パッド１２間の配線（導電部材）を形成し，半導体装置を完成させる（図６）。例えば，ディスペンス，インクジェット，ジェットディスペンス，または印刷等を用いて，導電部材（例えば，導電性ペースト）のパターン（配線）を形成できる。
【００４０】
図６に示す積層型半導体パッケージ２０においては，基板２１上に，接着層２７，２８を介して，半導体チップ２２，２３が積層される。半導体チップ２２，２３それぞれの両側面には残存した絶縁部材１３に対応する絶縁層２４，２５が形成されている。
【００４１】
また，絶縁層２４及び２５を覆うようにして配線２６が形成され，基板２１に形成された電極パッド２１Ａと，半導体チップ２２及び２３に形成された電極パッド２２Ａ及び２３Ａとを電気的に接続している。
【００４２】
なお，溝１３Ａは図３（ｂ）に示すようなＶ字状でなく，必要に応じて任意の形状とすることができる。例えば，図１１（ａ）に示すように，絶縁部材１３が溝１０Ａの一方の側面にのみ残存するようにして溝１３Ａを形成することもできる。この場合，図１１（ｂ）に示すような半導体チップＣが形成される。
【００４３】
図３（ｂ）に示すようなＶ字状の溝１３Ａを形成した場合は，溝１０Ａの両側面に絶縁部材１３が残存する。このため，半導体チップＣの両側面に絶縁層が形成される（図４（ｃ））。図１１（ａ）に示すように，絶縁部材１３が溝１０Ａの一方の側面にのみ残存するようにして溝１３Ａを形成した場合は，半導体チップを積層した場合に，いずれか一方の側面においてのみ絶縁層が形成される（図１１（ｂ））。
【００４４】
前者の場合は，積層した半導体チップの両側面において電気的接続を行うことができる。一方，後者の場合は，積層した半導体チップの一方の側面においてのみ電気的接続を行うことができる。
【００４５】
（実施例）
本発明の実施例を示す。図１２〜図１５は，本発明の実施例に係る半導体装置を表す電子顕微鏡写真である。
図１２（ａ），（ｂ）は，図２（ｃ）に対応し，絶縁部材１３を形成した状態を表す。絶縁部材１３が凸部を有することが判る。この例では，絶縁部材１３の幅Ｄ，高さＨはそれぞれ，１４４０μｍ，３７３μｍである。
図１３は，図３（ａ）に対応し，絶縁部材１３が平滑化された状態を表す。絶縁部材１３が平滑化されていることが判る。
図１４（ａ），（ｂ）および図１５（ａ），（ｂ）は，図３（ｂ）に対応し，絶縁部材１３に溝１３Ａが形成された状態を表す。絶縁部材１３が平滑化されていることが判る。図１４，図１５で溝１３Ａの形状が異なり，前者，後者はそれぞれ，断面の底辺が直線状および非直線状である。後者は，断面がＶ字型の底辺を有するブレードと，断面が直線状の底辺を有するブレードを用いて，溝が形成されている。但し，１のブレードでこのような形状の溝を形成しても良い。
【００４６】
以上のように，本実施形態では，薄厚の半導体チップＣを用いた積層半導体パッケージの製造に際して，電極パッド１２の近傍の半導体ウエハの溝内に絶縁部材１３を形成し，平坦化する。
【００４７】
この結果，本実施形態では以下の利点（１），（２）を享受することができる。
（１）半導体チップＣの側面が絶縁部材１３で被覆される。このため，半導体チップＣと外部間での電気的接続に際し，配線２６のショートが防止される。
【００４８】
（２）絶縁部材１３が平坦化されていることから，半導体基板１０と保護フィルム１５間の密着性が良好となる。このため，半導体基板１０の裏面を研削する際に，保護フィルム１５の気泡混入による素子クラックの発生や研削水混入による汚染を防止できる。
【００４９】
半導体基板１０と保護フィルム１５間に気泡が入ると，次のようにして素子クラックが発生する。即ち，半導体基板１０の裏面を研削し，半導体基板１０を薄くすると，気泡が存在する箇所に撓みが生じ，クラックが発生する可能性がある。特に，半導体基板１０を薄く研削すると，撓みが大きくなり，クラックが発生し易くなる。
【００５０】
半導体基板１０に素子クラックや汚染が発生すると，形成される半導体装置（チップ積層パッケージ）に欠陥（動作不良）が発生する可能性がある。本実施形態においては，絶縁部材１３を平坦化することで，半導体基板１０と保護フィルム１５間の密着性の不良に起因する半導体装置の欠陥を低減することが可能となる。
【００５１】
（その他の実施形態）
本発明の実施形態は上記の実施形態に限られず拡張，変更可能であり，拡張，変更した実施形態も本発明の技術的範囲に含まれる。
上記実施形態では，絶縁部材１３の凸部が除去され，絶縁部材１３の上部が平坦になる。ここで，凸部の全部を除去しなくても良い。溝１０Ａに設けられた絶縁部材１３の体積を低減することにより，クラック等の発生を抑制できる。
【符号の説明】
【００５２】
１０…半導体ウエハ，１０Ａ…溝，１１…絶縁性樹脂膜，１２…電極パッド，１３…絶縁部材，１３Ａ…溝，１３Ｂ…側面，１３Ｃ…エッジ部，１５…保護フィルム，１６…積層用接着フィルム，２０…積層型半導体パッケージ，２１…基板，２２，２３…半導体チップ，２１Ａ，２２Ａ，２３Ａ…電極パッド，２４，２５…絶縁層，２６…配線，２７，２８…接着層
【図１】
2010283204.tif 000003
【図２】
2010283204.tif 000004
【図３】
2010283204.tif 000005
【図４】
2010283204.tif 000006
【図５】
2010283204.tif 000007
【図６】
2010283204.tif 000008
【図７】
2010283204.tif 000009
【図８】
2010283204.tif 000010
【図９】
2010283204.tif 000011
【図１０】
2010283204.tif 000012
【図１１】
2010283204.tif 000013
【図１２】
2010283204.tif 000014
【図１３】
2010283204.tif 000015
【図１４】
2010283204.tif 000016
【図１５】
2010283204.tif 000017