(57)【要約】      （修正有）【課題】反りやクラックの抑制された窒化ガリウム層を有する半導体基板を、低コスト、高効率で製造することができる半導体基板の製造方法を提供する。【解決手段】面方位が（１１１）のシリコン基板１０を準備する工程と、シリコン基板１０の両面に窒化ガリウム層１２をエピタキシャル成長させる工程と、窒化ガリウム層１２がエピタキシャル成長されたシリコン基板１０を、エピタキシャル成長面と平行にスライスして２分割するスライス工程とを含み、１枚のシリコン基板１０から２枚の窒化ガリウム層１２が形成された半導体基板１３を製造する。【選択図】図１
2010037139.tif 000002
【特許請求の範囲】
【請求項１】
窒化ガリウム層が形成された半導体基板を製造する方法において、
少なくとも、面方位が（１１１）のシリコン基板を準備する工程と、前記シリコン基板の両面に窒化ガリウム層をエピタキシャル成長させる工程と、該窒化ガリウム層がエピタキシャル成長されたシリコン基板を、エピタキシャル成長面と平行にスライスして２分割するスライス工程とを含み、１枚のシリコン基板から２枚の窒化ガリウム層が形成された半導体基板を製造することを特徴とする半導体基板の製造方法。
【請求項２】
前記窒化ガリウム層をエピタキシャル成長させる工程より後、前記スライス工程より前に、異種層同士の界面を緩和するための熱処理工程を有することを特徴とする請求項１に記載の半導体基板の製造方法。
【請求項３】
前記窒化ガリウム層をエピタキシャル成長させる工程より前に、水素、アルゴン、窒素、炭素、ヘリウムのいずれか一以上のイオンを、前記シリコン基板の少なくとも一方の面にイオン注入することを特徴とする請求項１又は請求項２に記載の半導体基板の製造方法。
【請求項４】
前記窒化ガリウム層をエピタキシャル成長させる工程において、前記シリコン基板の片面ずつ、又は、両面同時に窒化ガリウム層をエピタキシャル成長させることを特徴とする請求項１乃至請求項３のいずれか一項に記載の半導体基板の製造方法。
【請求項５】
前記窒化ガリウム層をエピタキシャル成長させる工程の前に、前記シリコン基板の表面にバッファ層を形成することを特徴とする請求項１乃至請求項４のいずれか一項に記載の半導体基板の製造方法。
【請求項６】
前記バッファ層を、ＳｉＣのバッファ層とすることを特徴とする請求項５に記載の半導体基板の製造方法。
【請求項７】
前記シリコン基板を準備する工程において、準備するシリコン基板の厚さを、製造しようとする窒化ガリウム層が形成された半導体基板のシリコン基板２枚分の厚さと、加工代を足した値以上の厚さとすることを特徴とする請求項１乃至請求項６のいずれか一項に記載の半導体基板の製造方法。
【請求項８】
前記シリコン基板を準備する工程において、厚さ１０００μｍ以上のシリコン基板を準備することを特徴とする請求項１乃至請求項７のいずれか一項に記載の半導体基板の製造方法。
【請求項９】
前記シリコン基板を準備する工程において、両面研磨されたシリコン基板を準備することを特徴とする請求項１乃至請求項８のいずれか一項に記載の半導体基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化ガリウムが形成された半導体基板の製造方法に関する。
【背景技術】
【０００２】
ＩＩＩ族窒化物系化合物半導体（窒化ガリウム（ＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化ガリウムアルミニウム（ＧａＡｌＮ）等）は、近年、青色、紫外発光ダイオード（ＬＥＤ）やレーザダイオード（ＬＤ）の材料として重要な役目を果たし始めている。また、窒化物半導体は、光素子以外にも耐熱性や耐環境性がよいため、或いは、高周波特性が良いため、この特長をいかした電子デバイスの開発が盛んに行われている。
そして、窒化ガリウムは、バンドギャップが大きく、高耐圧、高周波用パワー素子材料として注目されている。
【０００３】
パワー素子用窒化ガリウム基板の出発基板としては、窒化ガリウムの成長温度に安定で、かつ、窒化ガリウム材料との格子定数差の小さい材料が必要である。現在広く実用化されている窒化ガリウムの出発基板としては、サファイア（Ａｌ２Ｏ３）基板や、６Ｈ、４Ｈ炭化珪素基板であり、例えば単結晶サファイア基板の上に有機金属気相成長法（ＭＯＶＰＥ法）等でＧａＮをエピタキシャル成長させる方法が一般に用いられている。
【０００４】
この場合、サファイア基板は、ＧａＮと格子定数が異なるため、サファイア基板上に直接ＧａＮをエピタキシャル成長させるのでは良好な単結晶膜を成長させることができない。このため、サファイア基板上に一旦低温でＡｌＮ等のバッファ層を成長させ、この低温成長バッファ層で格子の歪みを緩和させてから、そのバッファ層の上にＧａＮを成長させる方法がある。
【０００５】
しかし、サファイア基板等は、素子形成において、基板加工性が悪くかつ高価であり、また大口径基板も得にくいと言う問題がある。
一方、これらの問題を解決する方法として、ＳＯＩ基板を出発材料として、ＳＯＩ層をＳｉＣに炭化熱処理し、このＳｉＣ層を窒化ガリウム層のバッファ層として使用する方法が提案されている（特許文献１参照）。
【０００６】
しかし、上記いずれの方法においても、窒化ガリウム層を厚くすると、格子定数差や熱膨張係数の違いによる応力によって、基板が大きく反り、かつ基板にクラックが生じる問題があった。
【０００７】
【特許文献１】特開２００７−１２３６７５
【発明の開示】
【発明が解決しようとする課題】
【０００８】
そこで本発明は、上記問題点に鑑みてなされたものであって、反りやクラックの抑制された窒化ガリウム層を有する半導体基板を、低コスト、高効率で製造することができる半導体基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明は、窒化ガリウム層が形成された半導体基板を製造する方法において、少なくとも、面方位が（１１１）のシリコン基板を準備する工程と、前記シリコン基板の両面に窒化ガリウム層をエピタキシャル成長させる工程と、該窒化ガリウム層がエピタキシャル成長されたシリコン基板を、エピタキシャル成長面と平行にスライスして２分割するスライス工程とを含み、１枚のシリコン基板から２枚の窒化ガリウム層が形成された半導体基板を製造することを特徴とする半導体基板の製造方法を提供する（請求項１）。
【００１０】
このように、シリコン基板の両面に窒化ガリウム層を形成することで、格子定数や熱膨張係数の違いによって界面に歪みが生じたとしても、両面に同様の応力がかかるため、応力が相殺されて反りやクラックがほとんど生じない。そして、反りによる界面の歪み緩和が抑制されているため、バッファ層や熱処理等による界面での歪みの緩和が効果的に促進される。その歪みが緩和された窒化ガリウム層を有するシリコン基板をスライス工程で２分割にスライスすることにより、反りやクラックのほとんど無い高品質の窒化ガリウム層を有する半導体基板を２枚同時に生産性良く製造することができる。
また、このような窒化ガリウム層を有する半導体基板を製造する際に、出発基板としてシリコン基板を用いることができるため、低コストで製造でき、また、スライスの際の切り代等の加工代により生じるコストも低減される。
【００１１】
このとき、前記窒化ガリウム層をエピタキシャル成長させる工程より後、前記スライス工程より前に、異種層同士の界面を緩和するための熱処理工程を有することが好ましい（請求項２）。
このように、スライス工程の前に緩和熱処理を行うことにより、歪みの緩和をより促進することができるため、スライス後の半導体基板の反りをより効果的に防止することができる。
【００１２】
このとき、前記窒化ガリウム層をエピタキシャル成長させる工程より前に、水素、アルゴン、窒素、炭素、ヘリウムのいずれか一以上のイオンを、前記シリコン基板の少なくとも一方の面にイオン注入することが好ましい（請求項３）。
このように、イオン注入により歪み緩衝層をシリコン基板中に形成しておくことで、窒化ガリウム層形成後の界面での歪みをより効果的に緩和することができる。
【００１３】
このとき、前記窒化ガリウム層をエピタキシャル成長させる工程において、前記シリコン基板の片面ずつ、又は、両面同時に窒化ガリウム層をエピタキシャル成長させることができる（請求項４）。
このように、本発明の製造方法では、後の工程で２分割するため、比較的厚いシリコン基板を用いることができ、片面ずつ窒化ガリウム層を成長させた場合でも反りは少ない。このため、窒化ガリウム層を片面ずつ、又は、両面同時にエピタキシャル成長させるかは、用いる装置等の条件によって、適宜選択することができる。
【００１４】
このとき、前記窒化ガリウム層をエピタキシャル成長させる工程の前に、前記シリコン基板の表面にバッファ層を形成することが好ましい（請求項５）。
このように、バッファ層を形成することで、より効果的に窒化ガリウム層との界面の歪みを緩和することができる。
【００１５】
このとき、前記バッファ層を、ＳｉＣのバッファ層とすることが好ましい（請求項６）。
このように、ＳｉＣのバッファ層であれば、シリコン基板に容易に形成することができ、さらには臨界せん断応力が高いため、スリップが生じにくく、より良好な窒化ガリウム層を形成することができる。
【００１６】
このとき、前記シリコン基板を準備する工程において、準備するシリコン基板の厚さを、製造しようとする窒化ガリウム層が形成された半導体基板のシリコン基板２枚分の厚さと、加工代を足した値以上の厚さとすることが好ましい（請求項７）。
製造しようとする半導体基板２枚両方のシリコン基板部分の厚さを、基板の直径等により定まる規格の厚さにする場合等には、上記のように、予めそのシリコン基板２枚分の厚さと、研磨等による加工代を足した値以上の厚さのシリコン基板を準備することで、２分割スライス後の厚さ調整のための研磨代等を少なくすることができるため、より生産性良く製造することができる。
【００１７】
このとき、前記シリコン基板を準備する工程において、厚さ１０００μｍ以上のシリコン基板を準備することが好ましい（請求項８）。
このように、厚さが１０００μｍ以上のシリコン基板であれば、片面ずつ窒化ガリウム層を形成した場合等でも、基板が十分な強度を有するため界面の歪みによる反りは非常に少なく、２分割スライスをするにも十分な厚さを有するため、より良好な窒化ガリウム層を有する半導体基板を製造することができる。
【００１８】
このとき、前記シリコン基板を準備する工程において、両面研磨されたシリコン基板を準備することが好ましい（請求項９）。
このように、両面研磨されたシリコン基板であれば、基板両面に平坦度の高い窒化ガリウム層を形成でき、より良好な半導体基板を製造することができる。
【発明の効果】
【００１９】
以上のように、本発明の半導体基板の製造方法によれば、安価なシリコン基板を出発基板として用いて、界面での歪みが十分に緩和され、反りやクラックのほとんど無い窒化ガリウム層を有する半導体基板を２枚同時に低コストで生産性良く製造することができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の半導体基板の製造方法について、実施態様の一例として、図１を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
図１は本発明の半導体基板の製造方法の実施態様の一例としてのフロー図である。
【００２１】
図１（ａ）に示すように、本発明の製造方法では、まず面方位が（１１１）のシリコン基板１０を準備する。
このとき用意されるシリコン単結晶基板としては、例えば、チョクラルスキー法によってシリコン単結晶棒を育成し、育成したシリコン単結晶棒を内周刃スライサあるいはワイヤーソー等の切断装置によってスライスした後、面取り、ラッピング、エッチング、研磨等の工程を経て作製された面方位が（１１１）のシリコン単結晶基板を準備する。
【００２２】
本発明の製造方法では、窒化ガリウム層を形成するために、出発基板として安価なシリコン基板を用いることができるため、コストが大幅に低減される。また、面方位が（１１１）のシリコン基板であれば、窒化ガリウムと格子定数が近いため、界面に生じる歪みが少ない。
【００２３】
このとき、シリコン基板１０としては、両面研磨されたシリコン基板を準備することが好ましい。
本発明の製造方法では、両面に窒化ガリウム層をエピタキシャル成長させるため、両面研磨された基板であれば、両面に平坦度の高い窒化ガリウム層を品質良く形成することができる。
【００２４】
また、準備するシリコン基板１０の厚さとしては、特に限定されないが、例えば、製造しようとする窒化ガリウム層が形成された半導体基板のシリコン基板２枚分の厚さと、加工代を足した値以上の厚さとすることが好ましい。
製造しようとする半導体基板２枚両方のシリコン基板部分の厚さを、基板の直径等により定まる規格の厚さにする場合等には、上記のように、予めそのシリコン基板２枚分の厚さと、スライスや研磨等による加工代を足した値以上の厚さのシリコン基板を準備することで、２分割スライス後の厚さ調整のための研磨代等を少なくすることができるため、より生産性良く製造することができる。また、これにより同じ厚さ規格に合った半導体基板を２枚同時に製造することができる。
ここで、加工代としては、２分割にスライスする際の切り代や、スライス面のラッピング、エッチング、研磨代等を考慮する。
【００２５】
また、準備するシリコン基板１０としては、厚さ１０００μｍ以上のシリコン基板を準備することが好ましい。
シリコン基板の厚さが１０００μｍ以上であれば、歪みによる応力に対する強度は十分であり、窒化ガリウム層を片面ずつ形成した場合でも、片面のみに形成されているときの半導体基板の反りは大幅に少ない。従って、この時点で基板内にクラックが入ってしまう等の問題が生じない。
【００２６】
ここで、図２に、直径１２５ｍｍのシリコン基板の厚さが７００μｍと１０００μｍのものの片面のみに形成される窒化ガリウム層を、厚くしていった場合に生じる反りの大きさ（Ｗａｒｐａｇｅ）を示す。
図２に示すように、厚さ７００μｍのシリコン基板に比べ、厚さ１０００μｍのシリコン基板の反りは半分以下と大幅に小さい。
これらから、物性から求められる好ましい値（１０００μｍ以上）と、規格から求められる好ましい値（（規格の厚さ×２＋加工代）の値以上）との両方の要件を満たす厚さが、品質と生産性の両面でより好ましい。
【００２７】
次に、図１（ｂ）に示すように、シリコン基板１０の表面にバッファ層１１を形成することが好ましい。
このように、バッファ層を形成することで、後工程で形成される窒化ガリウム層との界面の歪みを、より効果的に緩和することができる。
【００２８】
このとき形成するバッファ層としては、特に限定されず、単層でも複層でもよく、種類としては、一般的に用いられるＡｌＮ、ＡｌＧａＮ、サファイア等とすることができるが、ＳｉＣのバッファ層とすることが好ましい。
ＳｉＣのバッファ層であれば、本発明における出発基板であるシリコン基板に容易に形成することができ、臨界せん断応力が大きく、転位の導入を低く抑えることができ、後の工程で良好な窒化ガリウム層を形成することができる。
また、バッファ層を形成する際に、両面同時でもよく、又は、片面ずつ形成してもよい。
【００２９】
また、次工程の窒化ガリウム層をエピタキシャル成長させる工程より前に、水素、アルゴン、窒素、炭素、ヘリウムのいずれか一以上のイオンを、前記シリコン基板の少なくとも一方の面にイオン注入することが好ましい。
上記いずれかのイオンを注入することにより、シリコン基板中に歪緩衝層を形成することができ、窒化ガリウム層を形成した際の界面での歪み緩和を効果的に行うことができるため、スライス後の半導体基板の反りやクラックをより抑制することができる。
【００３０】
このとき、注入するイオンのドーズ量としては、特に限定されないが、後工程の窒化ガリウム層形成時の温度で剥離しない程度のドーズ量にするとよい。歪みを十分に緩和できるドーズ量としては、例えば１×１０１４／ｃｍ２以上が好ましい。また、例えばアルゴン、窒素、炭素は剥離が生じないが、一方、水素やヘリウムは多すぎると剥離してしまう可能性があるため、５×１０１６／ｃｍ２未満のドーズ量でイオン注入することが好ましい。
また、イオン注入するタイミングとしては、バッファ層形成前でも後でもよく、窒化ガリウム層の形成工程より前であれば特に限定されず、また、イオン注入する面としては、両面でも片面のみでもよいが、両面の方が歪みの緩和をより効果的に行うことができる。
【００３１】
次に、図１（ｃ）に示すように、本発明の製造方法では、窒化ガリウム層１２をシリコン基板１０の両面に形成する。
このように、シリコン基板の両面に窒化ガリウム層を形成することで、格子定数や熱膨張係数の違いにより異種層同士の界面に生じる歪みによる応力が、基板両面で同様にかかるため、応力が相殺されて反りやクラックがほとんど生じない。これにより、反りやクラックによる歪み緩和が行われないため、熱処理やバッファ層による歪み緩和が効果的に促進される。
【００３２】
このとき、シリコン基板１０の片面ずつ、又は、両面同時に窒化ガリウム層１２をエピタキシャル成長させることができる。
本発明の製造方法では、後の工程で２分割するため、比較的厚い十分な強度のシリコン基板を用いることができ、片面ずつ窒化ガリウム層を成長させた場合でも反りは少ない。このため、エピタキシャル成長を片面ずつ、又は、両面同時に行うかは、用いる装置等の条件によって、適宜選択することができる。
例えば、両面に同時にエピタキシャル成長させる場合には、基板のエッジ部を支持して水平に保持した状態で成長させたり、縦置きにした状態で成長させることができ、両面同時であれば、一方の面への負担が少なく、反りがより抑制された良好な窒化ガリウム層を形成することができる。
【００３３】
また、窒化ガリウム層１２を形成する工程より後、後工程のスライス工程より前に、異種層同士の界面を緩和するための熱処理を行うことが好ましい。
スライス工程の前に緩和熱処理を行い、歪みの緩和を十分に行うことで、２分割スライスされて、片面のみに窒化ガリウム層が形成された半導体基板になった時に発生する反りを防止することができる。
この緩和熱処理としては、窒化ガリウム層から窒素が抜けないように、窒化ガリウム層形成時の温度より低い温度、例えば９００℃程度の温度の窒素雰囲気下で行うことで、歪みの緩和を十分に行うことができる。
【００３４】
次に、図１（ｄ）に示すように、本発明の製造方法では、窒化ガリウム層がエピタキシャル成長されたシリコン基板を、エピタキシャル成長面と平行にスライスして２分割する。
本発明の製造方法では、窒化ガリウム層を形成するための出発基板を、安価なシリコン基板とすることができるため、スライス工程における切り代や研磨代等の加工代による材料損失のコストも大幅に低減される。
２分割スライスの方法としては、内周刃ブレードによりスライスする方法や、基板を複数枚スタックしていわゆるマルチワイヤーソーにより複数枚同時にスライスする方法がある。
【００３５】
ここで、図５に示すような、ダイヤモンドが電着されたワイヤーソー２０のワイヤー２５を用いて基板２４を１枚ずつスライスする方法について説明する。
まず、基板２４をウエーハステージ２１にワックス等で接着（吸着）し、当て板２２をオリエンテーションフラット側に取り付ける。そして、ワイヤーソー２０のワイヤー２５に切削クーラント供給手段２３から切削クーラントを供給しながら基板２４を２分割スライスする。
この方法によれば、一般にワイヤー２５は内周刃の厚さより細いのでスライスによる切り代を少なくすることができ、材料の損失を低減することができる。
【００３６】
そして、このスライス工程により、図１（ｅ）に示すように、窒化ガリウム層１２を有する半導体基板１３が２枚製造される。
このように、本発明の製造方法であれば、窒化ガリウム層を有する半導体基板を２枚同時に製造することができるため高効率であり、さらに、スライス前に歪が緩和されて、スライス後には反りやクラックはほとんど生じないため高品質の半導体基板を製造できる。
【００３７】
このようにして製造された半導体基板１３のスライス面には、ラッピング、エッチング、研磨等を適宜適用することができる。
【００３８】
また、本発明の実施態様の他の一例として、基板片面ずつバッファ層、窒化ガリウム層を形成する場合の工程の一例を図３に示す。
図３に示すように、この工程では、基板１０を準備（図３（ａ））した後、基板１０の片面にバッファ層１１、窒化ガリウム層１２を形成し（図３（ｂ））、その後反対面にバッファ層１１、窒化ガリウム層１２を形成してから（図３（ｃ））、その基板を２分割スライス（図３（ｄ））する。このとき、基板１０の両面に窒化ガリウム層１２を形成した（図３（ｃ））後、２分割スライスする（図３（ｄ））前に緩和熱処理を行うことが好ましい。
【００３９】
この工程では、片面のみにバッファ層、窒化ガリウム層が形成されたときにも、本発明では厚いシリコン基板を用いることができるため、反りはほとんど無く、生じたとしてもわずかである。その後反対面にバッファ層、窒化ガリウム層を形成することで、わずかな反りももとに戻り、歪みの緩和が促進される。さらに、緩和熱処理をスライス前に行うことで、より確実に高品質の半導体基板を製造することができる。
【００４０】
また、本発明の実施態様の他の一例として、イオン注入による歪み緩衝層を形成する場合の工程の一例を図４に示す。
図４に示すように、この工程では、基板１０を準備（図４（ａ））した後、両面に水素イオン注入して基板１０中に歪み緩衝層１４を形成し（図４（ｂ））、５００℃以下で熱処理することによりマイクロキャビティ（微小空洞）を形成してから（図４（ｃ））、バッファ層１１、窒化ガリウム層１２を形成して（図４（ｄ））、その基板１０を２分割スライス（図４（ｅ））する。
この工程では、マイクロキャビティが界面の歪みを緩和する役割を果たす。また、バッファ層や窒化ガリウム層をより高品質にするためには、図４の工程のように予め熱処理によりマイクロキャビティを形成することが好ましい。
【実施例】
【００４１】
以下、本発明を実施例によりさらに具体的に説明するが、本発明はこれに限定されない。
【００４２】
（実施例１）
まず、面方位（１１１）で厚さ１５００μｍのシリコン基板を準備した。
次に、この基板の両面に炭化処理（プロパン／水素：５０ｓｃｃｍ／１０ｓｌｍ、温度１２００℃）によりＳｉＣバッファ層を形成した。
次に、ＭＯＶＰＥ法により、１１００℃でＡｌＮバッファ層（厚さ０．１μｍ）、窒化ガリウム層（厚さ５μｍ）の順に、基板両面に両面同時にエピタキシャル成長させた。
次に、ワイヤーソーで２分割して、窒化ガリウム層を有する半導体基板を２枚得た。
【００４３】
（実施例２）
まず、面方位（１１１）で厚さ１５００μｍのシリコン基板を準備した。
次に、この基板の両面に炭化処理（プロパン／水素：５０ｓｃｃｍ／１０ｓｌｍ、温度１２００℃）によりＳｉＣバッファ層を形成した。
次に、ＭＯＶＰＥ法により、１１００℃でＡｌＮバッファ層（厚さ０．１μｍ）、窒化ガリウム層（厚さ５μｍ）の順に、基板両面に片面ずつエピタキシャル成長させた。
次に、９００℃、３０分、窒素雰囲気下で緩和熱処理を行った。
次に、ワイヤーソーで２分割して、窒化ガリウム層を有する半導体基板を２枚得た。
【００４４】
（実施例３）
まず、面方位（１１１）で厚さ１５００μｍのシリコン基板を準備した。
次に、この基板の両面に炭化処理（プロパン／水素：５０ｓｃｃｍ／１０ｓｌｍ、温度１２００℃）によりＳｉＣバッファ層を形成した。
次に、ＭＯＶＰＥ法により、１１００℃でＡｌＮバッファ層（厚さ０．１μｍ）、窒化ガリウム層（厚さ５μｍ）の順に、基板両面に片面ずつエピタキシャル成長させた。
次に、ワイヤーソーで２分割して、窒化ガリウム層を有する半導体基板を２枚得た。
【００４５】
（実施例４）
まず、面方位（１１１）で厚さ１５００μｍのシリコン基板を準備した。
次に、基板両面に水素イオンをドーズ量３×１０１６／ｃｍ２、注入エネルギー２０ｋｅＶで注入した。
次に、５００℃、７分で熱処理を行い、マイクロキャビティを形成した。
次に、この基板の両面に炭化処理（プロパン／水素：５０ｓｃｃｍ／１０ｓｌｍ、温度１２００℃）によりＳｉＣバッファ層を形成した。
次に、ＭＯＶＰＥ法により、１１００℃でＡｌＮバッファ層（厚さ０．１μｍ）、窒化ガリウム層（厚さ５μｍ）の順に、基板両面に両面同時にエピタキシャル成長させた。
次に、ワイヤーソーで２分割して、窒化ガリウム層を有する半導体基板を２枚得た。
【００４６】
以上のように製造した半導体基板は、いずれも良好な窒化ガリウム層が形成され、反りやクラックは発生しなかった。
【００４７】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【図面の簡単な説明】
【００４８】
【図１】本発明の半導体基板の製造方法の一例を示すフロー図である。
【図２】基板片面のみに形成される窒化ガリウム層の厚さによるシリコン基板の反りの大きさを示すグラフである。
【図３】本発明の半導体基板の製造方法の他の一例を示すフロー図である。
【図４】本発明の半導体基板の製造方法のさらに他の一例を示すフロー図である。
【図５】本発明のスライス工程に用いることができるワイヤーソーを示す概略図である。
【符号の説明】
【００４９】
１０…シリコン基板、  １１…バッファ層、  １２…窒化ガリウム層、
１３…半導体基板、  １４…歪み緩衝層、  ２０…ワイヤーソー、
２１…ウエーハステージ、  ２２…当て板、
２３…切削クーラント供給手段、  ２４…基板、  ２５…ワイヤー。
【図１】
2010037139.tif 000003
【図２】
2010037139.tif 000004
【図３】
2010037139.tif 000005
【図４】
2010037139.tif 000006
【図５】
2010037139.tif 000007