(57)【要約】【課題】誤差増幅回路の出力インピーダンスに関係なく、改善可能な入力電圧Ｖｉｎの変動周波数を任意に設定することができる電源回路及びその動作制御方法を得る。【解決手段】入力電圧Ｖｉｎと誤差増幅回路３の反転入力端との間に、コンデンサＣ１と抵抗Ｒ３の直列回路からなるハイパスフィルタを設けたことから、誤差増幅回路３の出力インピーダンスに関係なく、改善可能な入力電圧Ｖｉｎの変動周波数を任意に設定することができると共に、前記ハイパスフィルタを構成している抵抗とコンデンサの内、該コンデンサの容量を小さくすることができるようにした。【選択図】図１
2010141982.tif 000002
【特許請求の範囲】
【請求項１】
入力端子から入力された入力電圧を所定の電圧に変換して出力端子から出力電圧として出力する電源回路において、
制御電極に入力された制御信号に応じた動作を行って、前記出力電圧の制御を行う出力トランジスタと、
所定の基準電圧と前記出力電圧に比例した帰還電圧との電圧差を増幅して出力する誤差増幅回路を有し、該誤差増幅回路から出力される誤差電圧を基にして、前記出力電圧が前記所定の電圧で一定になるように前記出力トランジスタの動作制御を行う制御回路部と、
を備え、
前記制御回路部は、前記入力電圧と前記誤差増幅回路の所定の入力端との間に接続されたハイパスフィルタを備えることを特徴とする電源回路。
【請求項２】
前記ハイパスフィルタは、コンデンサと抵抗が直列に接続されてなることを特徴とする請求項１記載の電源回路。
【請求項３】
前記出力トランジスタは、制御電極に入力された制御信号に応じてスイッチングを行い、
前記出力トランジスタのスイッチングによって前記入力電圧による充電が行われるインダクタと、
前記出力トランジスタがオフして遮断状態になったときに前記インダクタの放電を行う整流素子と、
を備え、
前記制御回路部は、前記誤差増幅回路から出力される誤差電圧を基に、前記出力電圧が前記所定の電圧で一定になるように前記出力トランジスタのスイッチング制御を行うことを特徴とする請求項１又は２記載の電源回路。
【請求項４】
前記制御回路部は、前記入力電圧を降圧して前記出力電圧が前記所定の電圧で一定になるように前記出力トランジスタのスイッチング制御を行うことを特徴とする請求項３記載の電源回路。
【請求項５】
前記制御回路部は、前記入力電圧を昇圧して前記出力電圧が前記所定の電圧で一定になるように前記出力トランジスタのスイッチング制御を行うことを特徴とする請求項３記載の電源回路。
【請求項６】
前記制御回路部は、前記入力電圧を変換して前記出力電圧が所定の負電圧で一定になるように前記出力トランジスタのスイッチング制御を行うことを特徴とする請求項３記載の電源回路。
【請求項７】
前記出力トランジスタは、制御電極に入力された制御信号に応じた電流を前記入力端子から前記出力端子に出力し、前記制御回路部は、前記誤差増幅回路から出力された誤差電圧を前記出力トランジスタの制御電極に出力することを特徴とする請求項１又は２記載の電源回路。
【請求項８】
制御電極に入力された制御信号に応じた動作を行って、出力端子から出力する出力電圧の制御を行う出力トランジスタを備え、入力端子から入力された入力電圧を所定の電圧に変換して前記出力端子から出力する電源回路の動作制御方法において、
所定の基準電圧と前記出力電圧に比例した帰還電圧との電圧差を増幅して出力する誤差増幅回路から出力される誤差電圧を基にして、前記出力電圧が前記所定の電圧で一定になるように前記出力トランジスタの動作制御を行い、
ハイパスフィルタを介して、前記入力電圧の電圧変動を前記誤差増幅回路の所定の入力端に入力することを特徴とする電源回路の動作制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、小型電子機器に使用する電源回路に関し、特に入力電圧が急変した場合における出力電圧の過渡応答特性を改善することができる電源回路及びその動作制御方法に関する。
【背景技術】
【０００２】
図５は、従来の電源回路の回路例を示した図である（例えば、特許文献１参照。）。
図５の電源回路１００では、誤差増幅回路１０１は所定の基準電圧Ｖｒｅｆと帰還電圧Ｖｆｂとの電圧差を増幅して誤差電圧Ｖｅを生成し出力する。誤差電圧Ｖｅは、利得１のバッファ回路１０３を介して出力トランジスタＭ１０１のゲートに入力される。このため、出力トランジスタＭ１０１は、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆに等しくなるように、出力する電流を制御して出力電圧Ｖｏｕｔの制御を行う。
【０００３】
すなわち、出力電圧Ｖｏｕｔが低下して帰還電圧Ｖｆｂが低下すると、誤差増幅回路１０１からの誤差電圧Ｖｅが低下し、出力トランジスタＭ１０１のゲート電圧を引き下げる。すると、出力トランジスタＭ１０１のオン抵抗が減少し、出力電圧Ｖｏｕｔが引き上げられる。逆に、出力電圧Ｖｏｕｔが上昇して帰還電圧Ｖｆｂが上昇すると、誤差電圧Ｖｅが上昇し、出力トランジスタＭ１０１のゲート電圧を引き上げる。すると、出力トランジスタＭ１０１のオン抵抗が増大し、出力電圧Ｖｏｕｔが引き下げられる。このような動作を行うことにより、出力電圧Ｖｏｕｔが所定の電圧になるように制御される。出力コンデンサＣｏは、出力端子ＯＵＴに接続された負荷（図示せず）に流れる電流の高周波成分による出力電圧Ｖｏｕｔの変動を抑制し、出力電圧Ｖｏｕｔを安定させる働きをする。
【０００４】
次に、抵抗Ｒ１０３とコンデンサＣ１０１の働きについて説明する。
抵抗Ｒ１０３とコンデンサＣ１０１は、入力電圧Ｖｉｎの急激な変動に対する出力電圧Ｖｏｕｔの応答速度を改善する働きを行う。
抵抗Ｒ１０３とコンデンサＣ１０１がない場合、入力電圧Ｖｉｎが急激に低下すると、入力電圧Ｖｉｎの該低下に応じて直ちに出力トランジスタＭ１０１のオン抵抗を小さくしないと、出力電圧Ｖｏｕｔが低下するため、出力トランジスタＭ１０１のゲート電圧を更に低下させる必要がある。しかし、抵抗Ｒ１０１と演算増幅回路１０１の非反転入力端とを接続する配線には、図示しないが浮遊容量が存在するため、帰還電圧Ｖｆｂは出力電圧Ｖｏｕｔの低下よりも遅れて低下する。更に、誤差増幅回路１０１による遅延も加わり、誤差増幅回路１０１の出力電圧が低下するまでに時間がかかってしまい、この間に出力電圧Ｖｏｕｔは大きく低下してしまう。
【０００５】
このようなことから、抵抗Ｒ１０３とコンデンサＣ１０１を追加することにより、入力電圧Ｖｉｎが急激に低下すると、該電圧低下がコンデンサＣ１０１と抵抗Ｒ１０３を介して瞬時に誤差増幅回路１０１の出力端に伝達されて誤差増幅回路１０１の出力電圧を低下させる。このため、帰還電圧Ｖｆｂの低下を待つことなく、出力トランジスタＭ１０１のゲート電圧を低下させることができ、出力電圧Ｖｏｕｔの低下を抑制することができる。入力電圧Ｖｉｎが急激に上昇した場合においては、前記と逆の動作を行うことによって、出力電圧Ｖｏｕｔの上昇を抑制することができる。
【特許文献１】特開２００７−２４９７１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、図５では、抵抗Ｒ１０３とコンデンサＣ１０１の直列回路が、誤差増幅回路１０１の出力端に接続されているため、コンデンサＣ１０１の容量を小さくすることができなかった。抵抗Ｒ１０３とコンデンサＣ１０１を追加することによって改善できるのは、入力電圧Ｖｉｎの変動の高周波成分だけであり、該変動の低周波成分については、帰還電圧Ｖｆｂの変化を誤差増幅回路１０１を介して出力トランジスタＭ１０１のゲートに伝えるループ回路で対処することができる。このようなことから、抵抗Ｒ１０３とコンデンサＣ１０１で改善させる前記変動の最低周波数は、前記ループ回路で対処することができない周波数以上になるようにすればよい。該周波数は、誤差増幅回路１０１の周波数特性や、前記配線の浮遊容量等で決まるため個々の回路で異なっていた。
【０００７】
また、コンデンサＣ１０１と抵抗Ｒ１０３の直列回路を通して改善することができる入力電圧Ｖｉｎの過渡応答周波数は、コンデンサＣ１０１と抵抗Ｒ１０３の積に反比例することが知られている。このため、より低周波まで改善させるようにするためには、コンデンサＣ１０１の容量を大きくするか、又は抵抗Ｒ１０３の抵抗値を大きくすればよいが、電源回路を半導体チップに組み込む場合、コンデンサＣ１０１の容量を大きくするとチップ面積が大きくなりコストアップの要因になるため、抵抗Ｒ１０３の抵抗値を大きくする方がよかった。
【０００８】
しかし、抵抗Ｒ１０３には、等価的に誤差増幅回路１０１の出力インピーダンスが並列に接続されるため、誤差増幅回路１０１の出力インピーダンス以上の抵抗値には設定することができなかった。また、誤差増幅回路１０１の出力インピーダンスを大きくすると、誤差増幅回路１０１による遅延が大きくなり前記ループ回路で制御することができる周波数が低下してしまうため、更にコンデンサＣ１０１と抵抗Ｒ１０３の直列回路のハイパス周波数を下げなくてはならず、より低い周波数まで改善させるためにはコンデンサＣ１０１の容量を大きくせざるを得なかった。
【０００９】
本発明は、このような問題を解決するためになされたものであり、誤差増幅回路１０１の出力インピーダンスに関係なく、改善可能な入力電圧Ｖｉｎの変動周波数を任意に設定することができる電源回路及びその動作制御方法を得ることを目的とする。
【課題を解決するための手段】
【００１０】
この発明に係る電源回路は、入力端子から入力された入力電圧を所定の電圧に変換して出力端子から出力電圧として出力する電源回路において、
制御電極に入力された制御信号に応じた動作を行って、前記出力電圧の制御を行う出力トランジスタと、
所定の基準電圧と前記出力電圧に比例した帰還電圧との電圧差を増幅して出力する誤差増幅回路を有し、該誤差増幅回路から出力される誤差電圧を基にして、前記出力電圧が前記所定の電圧で一定になるように前記出力トランジスタの動作制御を行う制御回路部と、
を備え、
前記制御回路部は、前記入力電圧と前記誤差増幅回路の所定の入力端との間に接続されたハイパスフィルタを備えるものである。
【００１１】
具体的には、前記ハイパスフィルタは、コンデンサと抵抗が直列に接続されてなるようにした。
【００１２】
また、前記出力トランジスタは、制御電極に入力された制御信号に応じてスイッチングを行い、
前記出力トランジスタのスイッチングによって前記入力電圧による充電が行われるインダクタと、
前記出力トランジスタがオフして遮断状態になったときに前記インダクタの放電を行う整流素子と、
を備え、
前記制御回路部は、前記誤差増幅回路から出力される誤差電圧を基に、前記出力電圧が前記所定の電圧で一定になるように前記出力トランジスタのスイッチング制御を行うようにした。
【００１３】
この場合、前記制御回路部は、前記入力電圧を降圧して前記出力電圧が前記所定の電圧で一定になるように前記出力トランジスタのスイッチング制御を行うようにした。
【００１４】
また、前記制御回路部は、前記入力電圧を昇圧して前記出力電圧が前記所定の電圧で一定になるように前記出力トランジスタのスイッチング制御を行うようにしてもよい。
【００１５】
また、前記制御回路部は、前記入力電圧を変換して前記出力電圧が所定の負電圧で一定になるように前記出力トランジスタのスイッチング制御を行うようにしてもよい。
【００１６】
また、前記出力トランジスタは、制御電極に入力された制御信号に応じた電流を前記入力端子から前記出力端子に出力し、前記制御回路部は、前記誤差増幅回路から出力された誤差電圧を前記出力トランジスタの制御電極に出力するようにした。
【００１７】
また、この発明に係る電源回路の動作制御方法は、制御電極に入力された制御信号に応じた動作を行って、出力端子から出力する出力電圧の制御を行う出力トランジスタを備え、入力端子から入力された入力電圧を所定の電圧に変換して前記出力端子から出力する電源回路の動作制御方法において、
所定の基準電圧と前記出力電圧に比例した帰還電圧との電圧差を増幅して出力する誤差増幅回路から出力される誤差電圧を基にして、前記出力電圧が前記所定の電圧で一定になるように前記出力トランジスタの動作制御を行い、
ハイパスフィルタを介して、前記入力電圧の電圧変動を前記誤差増幅回路の所定の入力端に入力するようにした。
【発明の効果】
【００１８】
本発明の電源回路及びその動作制御方法によれば、所定の基準電圧と前記出力電圧に比例した帰還電圧との電圧差を増幅する誤差増幅回路から出力される誤差電圧を基にして、前記出力電圧が前記所定の電圧で一定になるように前記出力トランジスタの動作制御を行い、ハイパスフィルタを介して、前記入力電圧の電圧変動を前記誤差増幅回路の所定の入力端に入力するようにしたことから、誤差増幅回路の出力インピーダンスに関係なく、改善可能な入力電圧の変動周波数を任意に設定することができると共に、ハイパスフィルタを構成している抵抗とコンデンサの内、該コンデンサの容量を小さくすることができ、ＩＣ化する際に、半導体チップの面積を小さくすることができ、コストの低減を図ることができる。
【発明を実施するための最良の形態】
【００１９】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における電源回路の回路例を示した図である。
図１において、電源回路１は、入力端子ＩＮに入力された入力電圧Ｖｉｎを所定の定電圧に昇圧し、出力電圧Ｖｏｕｔとして出力端子ＯＵＴから出力する非同期整流型の昇圧型スイッチングレギュレータをなしている。
電源回路１は、ＮＭＯＳトランジスタからなる出力トランジスタＭ１と、整流用のダイオードＤ１とを備えている。
【００２０】
更に、電源回路１は、基準電圧発生回路２と、出力電圧検出用の抵抗Ｒ１，Ｒ２と、インダクタＬ１と、出力コンデンサＣｏと、ハイパスフィルタを形成するコンデンサＣ１及び抵抗Ｒ３と、コンデンサＣ２と、位相補償用の抵抗Ｒ４及びコンデンサＣ３と、誤差増幅回路３と、発振回路４と、ＰＷＭコンパレータ５と、バッファ回路６とを備えている。なお、図１では、スイッチングトランジスタＭ１が出力トランジスタを、ダイオードＤ１が整流素子をそれぞれなし、基準電圧発生回路２、抵抗Ｒ１〜Ｒ４、誤差増幅回路３、発振回路４、ＰＷＭコンパレータ５、バッファ回路６及びコンデンサＣ１〜Ｃ３は制御回路部をなす。また、電源回路１において、インダクタＬ１及び出力コンデンサＣｏを除く各回路を１つのＩＣに集積するようにしてもよく、場合によっては、スイッチングトランジスタＭ１及びダイオードＤ１の少なくとも一方、インダクタＬ１並びに出力コンデンサＣｏを除く各回路を１つのＩＣに集積するようにしてもよい。
【００２１】
基準電圧発生回路２は、所定の基準電圧Ｖｒｅｆを生成して出力し、出力電圧検出用の抵抗Ｒ１，Ｒ２は、出力電圧Ｖｏｕｔを分圧して帰還電圧Ｖｆｂを生成し出力する。また、誤差増幅回路３は、入力された帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆとの電圧差を増幅して誤差電圧Ｖｅを生成し出力する。
また、発振回路４は、所定の三角波信号ＴＷを生成して出力し、ＰＷＭコンパレータ５は、誤差増幅回路３からの誤差電圧Ｖｅと該三角波信号ＴＷからＰＷＭ制御を行うためのパルス信号Ｓｐｗを生成して出力する。パルス信号Ｓｐｗは、バッファ回路６を介して出力トランジスタＭ１のゲートに入力される。
【００２２】
入力端子ＩＮと出力トランジスタＭ１のドレインとの間にはインダクタＬ１が接続され、出力トランジスタＭ１のソースは接地電圧ＧＮＤに接続されている。また、インダクタＬ１と出力トランジスタＭ１との接続部にはダイオードＤ１のアノードが接続され、ダイオードＤ１のカソードは出力端子ＯＵＴに接続されている。出力端子ＯＵＴと接地電圧ＧＮＤとの間には、出力コンデンサＣｏが接続されると共に、抵抗Ｒ２及びＲ１が直列に接続され、抵抗Ｒ２には、コンデンサＣ２が並列に接続されている。誤差増幅回路３において、反転入力端には帰還電圧Ｖｆｂが、非反転入力端には基準電圧Ｖｒｅｆがそれぞれ入力され、出力端は、ＰＷＭコンパレータ５の非反転入力端に接続されている。
【００２３】
入力電圧Ｖｉｎと誤差増幅回路３の反転入力端との間には、コンデンサＣ１と抵抗Ｒ３の直列回路からなるハイパスフィルタが接続されている。また、誤差増幅回路３の出力端と接地電圧ＧＮＤとの間には、抵抗Ｒ４及びコンデンサＣ３の直列回路が接続されている。ＰＷＭコンパレータ５の反転入力端には三角波信号ＴＷが入力され、ＰＷＭコンパレータ５から出力されたパルス信号Ｓｐｗは、バッファ回路６を介して出力トランジスタＭ１のゲートに入力される。
【００２４】
このように、誤差増幅回路３は、基準電圧Ｖｒｅｆと帰還電圧Ｖｆｂとの電圧差を増幅して誤差電圧Ｖｅを生成しＰＷＭコンパレータ５の非反転入力端に出力する。ＰＷＭコンパレータ５の反転入力端には発振回路４からの三角波信号ＴＷが入力されており、ＰＷＭコンパレータ５は、三角波信号ＴＷの電圧が誤差電圧Ｖｅ未満の場合はハイレベルの信号を出力し、三角波信号ＴＷの電圧が誤差電圧Ｖｅ以上である場合はローレベルの信号を出力する。すなわち、ＰＷＭコンパレータ５は、誤差電圧Ｖｅに応じて出力するパルス信号Ｓｐｗのデューティサイクルを変化させる。
【００２５】
出力トランジスタＭ１は、ゲートがハイレベルのときはオンして導通状態になり、ゲートがローレベルのときはオフして遮断状態になる。出力トランジスタＭ１がオンしているときは、入力端子ＩＮからインダクタＬ１と出力トランジスタＭ１を通って接地電圧ＧＮＤに電流が流れ、インダクタＬ１にエネルギーが蓄積される。出力トランジスタＭ１がオフすると、インダクタＬ１と出力トランジスタＭ１との接続部の電圧は、インダクタＬ１の逆起電力の影響で入力電圧Ｖｉｎよりも高い電圧になる。また、インダクタＬ１に蓄積されたエネルギーが、ダイオードＤ１を介して出力コンデンサＣｏを充電すると共に出力端子ＯＵＴに接続された負荷２０に供給される。
【００２６】
出力電圧Ｖｏｕｔが低下して帰還電圧Ｖｆｂが低下すると、誤差増幅回路３からの誤差電圧Ｖｅが上昇する。誤差電圧ＶｅはＰＷＭコンパレータ５の非反転入力端に入力されているため、誤差電圧Ｖｅが上昇するとＰＷＭコンパレータ５から出力されたパルス信号Ｓｐｗのハイレベルの時間が長くなると共にローレベルの時間が短くなる。このため、出力トランジスタＭ１がオンする時間が長くなってインダクタＬ１に蓄えられるエネルギーが増加することから、出力電圧Ｖｏｕｔは上昇する。逆に、出力電圧Ｖｏｕｔが上昇して帰還電圧Ｖｆｂが上昇すると、誤差電圧Ｖｅが低下する。すると、ＰＷＭコンパレータ５から出力されるパルス信号Ｓｐｗのハイレベルの時間が短くなると共にローレベルの時間が長くなる。このため、出力トランジスタＭ１がオンする時間が短くなり、インダクタＬ１に蓄えられるエネルギーも減少することから、出力電圧Ｖｏｕｔは低下する。このような動作を繰り返すことにより、出力電圧Ｖｏｕｔは所定の電圧に維持される。
【００２７】
一方、コンデンサＣ１と抵抗Ｒ３からなるハイパスフィルタがない場合、前記のように出力電圧Ｖｏｕｔの変化を捉えてループ制御を行っているときは、制御に時間がかかり入力電圧Ｖｉｎの変化に対して高速な応答を行うことができない。このため、出力電圧Ｖｏｕｔの高周波成分の変動に対しては、出力コンデンサＣｏに高周波特性の良いコンデンサを使用することにより対処することができるが、入力電圧Ｖｉｎの高周波成分の変動に対しては対処することができず、出力電圧Ｖｏｕｔが大きく変動してしまう。このため、電源回路１では、入力電圧Ｖｉｎと誤差増幅回路３の反転入力端との間に、コンデンサＣ１と抵抗Ｒ３の直列回路からなるハイパスフィルタを設けている。
【００２８】
前記のようなハイパスフィルタは、入力電圧Ｖｉｎの変動の内、高周波成分のみを誤差増幅回路３の反転入力端に伝達する。このため、入力電圧Ｖｉｎが変動すると、出力電圧Ｖｏｕｔが変化する前に誤差増幅回路３の反転入力端の電圧を変動させることができる。今、入力電圧Ｖｉｎが急激に低下したとすると、入力電圧Ｖｉｎの該変化分は、コンデンサＣ１と抵抗Ｒ３を介して誤差増幅回路３の反転入力端に伝えられ、反転入力端の電圧が低下する。すると、誤差電圧Ｖｅが上昇してＰＷＭコンパレータ５から出力されるパルス信号Ｓｐｗのハイレベルの時間が増加し出力電圧Ｖｏｕｔを上昇させるため、入力電圧Ｖｉｎの急激な低下に対して高速に応答することができる。また、入力電圧Ｖｉｎが急激に上昇した場合は、前記とまったく逆の動作を行って出力電圧Ｖｏｕｔを低下させることができ、やはり高速に応答することができる。
【００２９】
従来技術の場合と異なり、誤差増幅回路３の入力インピーダンスは極めて大きいため、コンデンサＣ１と抵抗Ｒ３からなるハイパスフィルタの周波数特性に影響を与えることはない。なお、抵抗Ｒ３には等価的に抵抗Ｒ１とＲ２を並列に接続した抵抗値が並列に接続されるが、これらの抵抗の抵抗値を高抵抗に設定することができるため、抵抗Ｒ３の抵抗値を大きい値に設定することができ、その分コンデンサＣ１の容量を小さくすることができることから、半導体チップの面積を小さくしてチップのコストを低減させることができる。また、前記説明では省略したが、抵抗Ｒ４とコンデンサＣ３の直列回路は誤差増幅回路３の位相補償を行っており、コンデンサＣ２は出力電圧Ｖｏｕｔの変動を高速に帰還するための働きを行っている。
【００３０】
ここで、図１では電源回路１が昇圧型スイッチングレギュレータをなす場合を例にして示したが、降圧型スイッチングレギュレータをなすようにしてもよく、このようにした場合、図１の電源回路１は図２のようになる。なお、図２では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図１との相違点のみ説明する。
図２における図１との相違点は、図１の出力トランジスタＭ１をＰＭＯＳトランジスタに代えると共に図１のバッファ回路６をインバータ回路７に代え、出力トランジスタＭ１、ダイオードＤ１及びインダクタＬ１の接続を変えたことにある。
【００３１】
図２の電源回路１は、入力端子ＩＮに入力された入力電圧Ｖｉｎを所定の定電圧に降圧し、出力電圧Ｖｏｕｔとして出力端子ＯＵＴから出力する非同期整流型の降圧型スイッチングレギュレータをなしている。
図２の電源回路１は、ＰＭＯＳトランジスタからなる出力トランジスタＭ１と、ダイオードＤ１と、基準電圧発生回路２と、出力電圧検出用の抵抗Ｒ１，Ｒ２と、インダクタＬ１と、出力コンデンサＣｏと、ハイパスフィルタを形成するコンデンサＣ１及び抵抗Ｒ３と、コンデンサＣ２と、位相補償用の抵抗Ｒ４及びコンデンサＣ３と、誤差増幅回路３と、発振回路４と、ＰＷＭコンパレータ５と、インバータ回路７とを備えている。
【００３２】
なお、図２の電源回路１では、スイッチングトランジスタＭ１が出力トランジスタを、ダイオードＤ１が整流素子をそれぞれなし、基準電圧発生回路２、抵抗Ｒ１〜Ｒ４、誤差増幅回路３、発振回路４、ＰＷＭコンパレータ５、インバータ回路７及びコンデンサＣ１〜Ｃ３は制御回路部をなす。また、図２においても、インダクタＬ１及び出力コンデンサＣｏを除く各回路を１つのＩＣに集積するようにしてもよく、場合によっては、スイッチングトランジスタＭ１及びダイオードＤ１の少なくとも一方、インダクタＬ１並びに出力コンデンサＣｏを除く各回路を１つのＩＣに集積するようにしてもよい。
【００３３】
入力端子ＩＮとダイオードＤ１のカソードとの間には出力トランジスタＭ１が接続され、ダイオードＤ１のアノードは接地電圧ＧＮＤに接続されている。出力トランジスタＭ１とダイオードＤ１との接続部と出力端子ＯＵＴとの間にはインダクタＬ１が接続されている。ＰＷＭコンパレータ５の出力端はインバータ回路７を介して出力トランジスタＭ１のゲートに接続されている。
【００３４】
このような構成において、出力トランジスタＭ１は、ゲートがローレベルのときはオンして導通状態になり、ゲートがハイレベルのときはオフして遮断状態になる。出力トランジスタＭ１がオンしているときは、入力端子ＩＮから出力トランジスタＭ１とインダクタＬ１を介して出力コンデンサＣｏを充電すると共に出力端子ＯＵＴに接続された負荷２０に電流を供給する。このときインダクタＬ１にエネルギーが蓄えられる。出力トランジスタＭ１がオフすると接地電圧ＧＮＤからインダクタＬ１を介して電流が流れ、インダクタＬ１に蓄えられていたエネルギーが出力端子ＯＵＴから放出される。
【００３５】
ここで、出力電圧Ｖｏｕｔが低下して帰還電圧Ｖｆｂも低下すると、誤差増幅回路３からの誤差電圧Ｖｅが上昇する。誤差電圧ＶｅはＰＷＭコンパレータ５の非反転入力端に入力されているため、誤差電圧Ｖｅが上昇するとＰＷＭコンパレータ５から出力された信号のハイレベルである時間が長くなり、ローレベルである時間が短くなる。ＰＷＭコンパレータ５の出力信号がハイレベルのときは、該ハイレベルの出力信号はインバータ回路７でローレベルに反転されて出力トランジスタＭ１のゲートに入力され、出力トランジスタＭ１はオンする。
【００３６】
逆に、ＰＷＭコンパレータ５の出力信号がローレベルである場合は、出力トランジスタＭ１はオフする。すなわち、出力電圧Ｖｏｕｔが低下した場合は、出力トランジスタＭ１のオンデューティサイクルが大きくなり、インダクタＬ１に蓄えられるエネルギーが増加するため出力電圧Ｖｏｕｔは上昇する。逆に、出力電圧Ｖｏｕｔが上昇すると、出力トランジスタＭ１のオンデューティサイクルが小さくなり、インダクタＬ１に蓄えられるエネルギーが減少するため、出力電圧Ｖｏｕｔは低下する。これ以外の各回路の動作は図１の場合と同様であるのでその説明を省略する。
【００３７】
また、本発明は反転型スイッチングレギュレータにも適用することができ、この場合、図３のようになる。なお、図３では、図２と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図２との相違点のみ説明する。
図３における図２との相違点は、基準電圧発生回路２をなくして、所定の定電圧Ｖ１を生成して出力する定電圧回路８と抵抗Ｒ５を追加すると共に、抵抗Ｒ１，Ｒ２、出力トランジスタＭ１、ダイオードＤ１及びインダクタＬ１の接続を変えたことにある。
【００３８】
図３の電源回路１は、入力端子ＩＮに入力された入力電圧Ｖｉｎを逆極性の所定の定電圧に変換し、出力電圧Ｖｏｕｔとして出力端子ＯＵＴから出力する非同期整流型の反転型スイッチングレギュレータをなしている。
図３の電源回路１は、ＰＭＯＳトランジスタからなる出力トランジスタＭ１と、ダイオードＤ１と、出力電圧検出用の抵抗Ｒ１，Ｒ２と、インダクタＬ１と、出力コンデンサＣｏと、ハイパスフィルタを形成するコンデンサＣ１及び抵抗Ｒ３，Ｒ５と、コンデンサＣ２と、位相補償用の抵抗Ｒ４及びコンデンサＣ３と、誤差増幅回路３と、発振回路４と、ＰＷＭコンパレータ５と、インバータ回路７と、所定の定電圧Ｖ１を生成して出力する定電圧回路８とを備えている。
【００３９】
なお、図３の電源回路１では、スイッチングトランジスタＭ１が出力トランジスタを、ダイオードＤ１が整流素子をそれぞれなし、抵抗Ｒ１〜Ｒ５、誤差増幅回路３、発振回路４、ＰＷＭコンパレータ５、インバータ回路７、定電圧回路８及びコンデンサＣ１〜Ｃ３は制御回路部をなす。また、図３においても、インダクタＬ１及び出力コンデンサＣｏを除く各回路を１つのＩＣに集積するようにしてもよく、場合によっては、スイッチングトランジスタＭ１及びダイオードＤ１の少なくとも一方、インダクタＬ１並びに出力コンデンサＣｏを除く各回路を１つのＩＣに集積するようにしてもよい。
【００４０】
入力端子ＩＮとダイオードＤ１のカソードとの間には出力トランジスタＭ１が接続され、ダイオードＤ１のアノードは出力端子ＯＵＴに接続されている。出力トランジスタＭ１とダイオードＤ１との接続部と接地電圧ＧＮＤとの間にはインダクタＬ１が接続されている。また、出力電圧Ｖｏｕｔと定電圧Ｖ１との間には抵抗Ｒ２と抵抗Ｒ１が直列に接続され、抵抗Ｒ２にはコンデンサＣ２が並列に接続されており、抵抗Ｒ２と抵抗Ｒ１との接続部は誤差増幅回路３の非反転入力端に接続されている。誤差増幅回路３の反転入力端と接地電圧ＧＮＤとの間には抵抗Ｒ５が接続され、入力電圧Ｖｉｎと誤差増幅回路３の反転入力端との間にはコンデンサＣ１と抵抗Ｒ３が直列に接続されてなるハイパスフィルタが接続されている。
【００４１】
このような構成において、出力トランジスタＭ１がオンすると、入力端子ＩＮから出力トランジスタＭ１を介してインダクタＬ１に電流が流れ、インダクタＬ１にエネルギーが蓄えられる。出力トランジスタＭ１がオフすると、出力トランジスタＭ１とインダクタＬ１との接続部の電圧が、インダクタＬ１の逆起電力の影響で負電圧に変化する。また、インダクタＬ１に蓄えられていたエネルギーは接地電圧ＧＮＤから出力端子ＯＵＴに接続された負荷２０を介して出力端子ＯＵＴに流れ込むため、出力電圧Ｖｏｕｔは負電圧になる。
【００４２】
誤差増幅回路３は、帰還電圧Ｖｆｂが、基準電圧をなす０Ｖになるように誤差電圧Ｖｅを出力するため、抵抗Ｒ１及びＲ２の各抵抗値をｒ１及びｒ２とすると、出力電圧Ｖｏｕｔは、Ｖｏｕｔ＝−Ｖ１×ｒ２／ｒ１になる。
ここで、出力電圧Ｖｏｕｔが上昇して、帰還電圧Ｖｆｂが大きくなると、誤差増幅回路３からの誤差電圧Ｖｅは上昇し、出力トランジスタＭ１のオンデューティサイクルが大きくなって出力電圧Ｖｏｕｔが低下する。逆に、出力電圧Ｖｏｕｔが低下して、帰還電圧Ｖｆｂが小さくなると、誤差電圧Ｖｅが低下し、出力トランジスタＭ１のオンデューティサイクルが小さくなって出力電圧Ｖｏｕｔが上昇する。
【００４３】
図３では、ハイパスフィルタは、コンデンサＣ１と抵抗Ｒ３及びＲ５とで構成されている。誤差増幅回路３の反転入力端から見た場合、抵抗Ｒ３と抵抗Ｒ５の並列抵抗がコンデンサＣ１と直列に接続されているのと等価である。該ハイパスフィルタの働きも、図１及び図２のハイパスフィルタと同様であり、コンデンサＣ１の容量を小さくすることができる。
【００４４】
このように、本第１の実施の形態における電源回路は、スイッチングレギュレータにおいて、入力電圧Ｖｉｎと誤差増幅回路３の反転入力端との間にハイパスフィルタを設けたことから、誤差増幅回路３の出力インピーダンスに関係なく、改善可能な入力電圧Ｖｉｎの変動周波数を任意に設定することができると共に、ハイパスフィルタを構成している抵抗とコンデンサの内、該コンデンサの容量を小さくすることができるため、ＩＣ化を行った際に、半導体チップの面積を小さくすることができ、コストの低減を図ることができる。
【００４５】
第２の実施の形態．
前記第１の実施の形態では、スイッチングレギュレータを構成する場合を例にして説明したが、本発明はシリーズレギュレータ等のようなリニアレギュレータにも適用することができ、このようにしたものを本発明の第２の実施の形態とする。
図４は、本発明の第２の実施の形態における電源回路の回路例を示した図である。
図４において、電源回路１ａは、入力端子ＩＮに入力された入力電圧Ｖｉｎを所定の定電圧に変換し、出力電圧Ｖｏｕｔとして出力端子ＯＵＴから出力するシリーズレギュレータをなしている。
【００４６】
電源回路１ａは、ＰＭＯＳトランジスタからなる出力トランジスタＭ１１と、所定の基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路１１と、出力電圧検出用の抵抗Ｒ１１，Ｒ１２と、出力コンデンサＣｏと、ハイパスフィルタを形成するコンデンサＣ１１及び抵抗Ｒ１３と、誤差増幅回路１２とを備えている。なお、電源回路１ａでは、基準電圧発生回路１１、抵抗Ｒ１１〜Ｒ１３、誤差増幅回路１２及びコンデンサＣ１１は制御回路部をなす。また、図４の電源回路１ａにおいて、出力コンデンサＣｏを除く各回路を１つのＩＣに集積するようにしてもよく、場合によっては、出力トランジスタＭ１１及び出力コンデンサＣｏを除く各回路を１つのＩＣに集積するようにしてもよい。
【００４７】
入力端子ＩＮと出力端子ＯＵＴとの間に出力トランジスタＭ１１が接続され、出力端子ＯＵＴと接地電圧ＧＮＤとの間に、出力コンデンサＣｏが接続されると共に、抵抗Ｒ１２及びＲ１１が直列に接続されている。抵抗Ｒ１２及びＲ１１は、出力電圧Ｖｏｕｔを分圧して帰還電圧Ｖｆｂを生成し出力する。誤差増幅回路１２において、非反転入力端には帰還電圧Ｖｆｂが、反転入力端には基準電圧Ｖｒｅｆがそれぞれ入力され、出力端は、出力トランジスタＭ１１のゲートに接続されている。また、入力電圧Ｖｉｎと誤差増幅回路１２の非反転入力端との間には、コンデンサＣ１１と抵抗Ｒ１３の直列回路からなるハイパスフィルタが接続されている。
【００４８】
このような構成において、誤差増幅回路１２は、基準電圧Ｖｒｅｆと帰還電圧Ｖｆｂとの電圧差を増幅して誤差電圧Ｖｅを生成し出力トランジスタＭ１１のゲートに出力して、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆになるように出力トランジスタＭ１１から出力される電流の制御を行う。
ここで、入力電圧Ｖｉｎが急激に低下すると、前記ハイパスフィルタによって誤差増幅回路１２の非反転入力端の電圧が直ちに低下して誤差電圧Ｖｅを引き下げられるため、出力トランジスタＭ１１のオン抵抗が減少して出力電圧Ｖｏｕｔを引き上げることができる。逆に、入力電圧Ｖｉｎが上昇した場合は、出力トランジスタＭ１１のオン抵抗を増大させて出力電圧Ｖｏｕｔを低下させることができる。
【００４９】
前記第１の実施の形態でも説明したが、抵抗Ｒ１３には等価的に抵抗Ｒ１１と抵抗Ｒ１２の並列抵抗が並列に接続されることになるが、これらの抵抗は高抵抗に設定することができるため、コンデンサＣ１１の容量を小さくすることができる。更に、図５の従来例とは異なって誤差増幅回路１２の出力インピーダンスを十分に低下させることができるため、誤差増幅回路１２による遅延を小さくすることができ、図５のバッファ回路１０３も不要になる。
【００５０】
このように、本第２の実施の形態における電源回路は、ハイパスフィルタを入力電圧Ｖｉｎと誤差増幅回路１２の所定の入力端との間に接続するようにしたことから、コンデンサＣ１１の容量を小さくすることができるため、前記第１の実施の形態と同様の効果を得ることができる。
【００５１】
なお、前記第１の実施の形態では、非同期整流型のスイッチングレギュレータを例にして説明したが、これは一例であり、本発明はこれに限定するものではなく、同期整流型のスイッチングレギュレータにも適用することができる。この場合、例えば、図１のダイオードＤ１の代わりにＰＭＯＳトランジスタからなる同期整流用トランジスタを使用し、図２のダイオードＤ１の代わりにＮＭＯＳトランジスタからなる同期整流用トランジスタを使用し、図３のダイオードＤ１の代わりにＮＭＯＳトランジスタからなる同期整流用トランジスタを使用して、該各同期整流用トランジスタが出力トランジスタＭ１と相反するスイッチング動作を行うように、該各同期整流用トランジスタのゲートを出力トランジスタＭ１のゲートにそれぞれ接続するようにしてもよい。また、前記第１の実施の形態では、ＰＷＭ制御を行う場合のスイッチングレギュレータを例にして説明したが、これは一例であり、本発明はこれに限定するものではなく、ＰＦＭ制御等を行う場合のスイッチングレギュレータにも適用することができる。
【００５２】
このように、本発明は、出力電圧Ｖｏｕｔに比例した帰還電圧Ｖｆｂを生成し、帰還電圧Ｖｆｂを基に誤差増幅回路を使用して出力電圧Ｖｏｕｔが所定の電圧で一定になるように出力トランジスタの動作制御を行う構成の電源回路に対して適用することができる。
更に、本発明は、インダクタＬ１に流れたインダクタ電流を検出し、該検出したインダクタ電流を基に誤差増幅回路を使用して出力電圧Ｖｏｕｔが所定の電圧で一定になるように出力トランジスタの動作制御を行う構成の電流モード制御型スイッチングレギュレータにも適用することができる。
【図面の簡単な説明】
【００５３】
【図１】本発明の第１の実施の形態における電源回路の回路例を示した図である。
【図２】本発明の第１の実施の形態における電源回路の他の回路例を示した図である。
【図３】本発明の第１の実施の形態における電源回路の他の回路例を示した図である。
【図４】本発明の第２の実施の形態における電源回路の回路例を示した図である。
【図５】従来の電源回路の回路例を示した図である。
【符号の説明】
【００５４】
１，１ａ  電源回路
２，１１  基準電圧発生回路
３，１２  誤差増幅回路
４  発振回路
５  ＰＷＭコンパレータ
６  バッファ回路
７  インバータ回路
８  定電圧回路
２０  負荷
Ｍ１  スイッチングトランジスタ
Ｍ１１  出力トランジスタ
Ｄ１  ダイオード
Ｌ１  インダクタ
Ｃｏ  出力コンデンサ
Ｃ１〜Ｃ３，Ｃ１１  コンデンサ
Ｒ１〜Ｒ４，Ｒ１１〜Ｒ１３  抵抗
【図１】
2010141982.tif 000003
【図２】
2010141982.tif 000004
【図３】
2010141982.tif 000005
【図４】
2010141982.tif 000006
【図５】
2010141982.tif 000007