(57)【要約】【課題】溝の交差部分の中央部に窪みが形成されることを抑制でき、かつ半導体装置の歩留まりが低下することを抑制できる半導体装置の製造方法を提供する。【解決手段】この半導体装置の製造方法は、基板１００に第１の溝１１０及び第１の溝１１０と交差する第２の溝１２０を形成する工程と、基板１００に対して成膜処理を行うことにより、第１の溝１１０内及び第２の溝１２０内に膜２００を埋め込む工程と、基板１００上に位置する膜２００を除去する工程とを備える。そして第１の溝１１０及び第２の溝１２０を形成する工程において、第１の溝１１０と第２の溝１２０の交差部分１３０に、平面視において交差部分１３０の角の一つから交差部分１３０の中央に向けて延伸する凸部１４０を形成する。【選択図】図１
2010141231.tif 000002
【特許請求の範囲】
【請求項１】
基板に第１の溝、及び前記第１の溝と交差する第２の溝を形成する工程と、
前記基板に対して成膜処理を行うことにより、前記第１の溝内及び前記第２の溝内に膜を埋め込む工程と、
前記基板上に位置する前記膜を除去する工程と、
を備え、
前記第１の溝及び前記第２の溝を形成する工程において、前記第１の溝と前記第２の溝の交差部分に、平面視において前記交差部分の角の一つから前記交差部分の中央に向けて延伸する凸部を形成する半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記第１の溝及び前記第２の溝を形成する工程において、
前記第１の溝及び前記第２の溝を直交させ、
前記凸部を前記第１の溝の延伸方向に対して４５°の角度で延伸させる半導体装置の製造方法。
【請求項３】
請求項１又は２に記載の半導体装置の製造方法において、
前記第１の溝及び前記第２の溝を形成する工程において、
前記凸部を平面視において略長方形にして、
前記交差部分の４つの角を、前記凸部の側面のうち対向する面と平行に面取りする半導体装置の製造方法。
【請求項４】
請求項３に記載の半導体装置の製造方法において、
前記第１の溝及び前記第２の溝を形成する工程において、
前記第１の溝及び前記第２の溝の幅を等しくして、
前記交差部分の４つの角それぞれを、前記凸部のうち前記角に対向する側面までの距離が前記第１の溝の幅と等しくなるように面取りする半導体装置の製造方法。
【請求項５】
請求項１〜４のいずれかに記載の半導体装置の製造方法において、
前記基板はシリコン基板であり、
前記膜はポリシリコン膜であり、
前記第１の溝及び前記第２の溝を形成した後、前記膜を埋め込む工程の間に、前記第１の溝及び前記第２の溝に酸化シリコン膜を形成する工程を有する半導体装置の製造方法。
【請求項６】
基板と、
前記基板に形成された第１の溝と、
前記基板に形成され、前記第１の溝と交差する第２の溝と、
前記第１の溝と前記第２の溝の交差部分に形成され、平面視において前記交差部分の角の一つから前記交差部分の中央に向けて延伸する凸部と
前記第１の溝内及び前記第２の溝内に埋め込まれた膜と、
を備える半導体装置。
【請求項７】
請求項６に記載の半導体装置において、
前記第１の溝は前記第２の溝に直交しており、
平面視において、前記凸部は前記第１の溝の延伸方向に対して４５°の角度で延伸する半導体装置。
【請求項８】
請求項６又は７に記載の半導体装置において、
前記凸部は平面視において略長方形であり、
前記交差部分の４つの角は、前記凸部のうち前記角に対向する側面と平行に面取りされている半導体装置。
【請求項９】
請求項８に記載の半導体装置において、
前記第１の溝及び前記第２の溝の幅は等しく、
前記交差部分の４つの角それぞれは、前記凸部のうち前記角に対向する側面までの距離が前記第１の溝の幅と等しくなるように面取りされている半導体装置。
【請求項１０】
請求項６〜９のいずれか一つに記載の半導体装置において、
前記基板はシリコン基板であり、
前記膜はポリシリコン膜であり、
前記第１の溝及び前記第２の溝の側壁及び底面は酸化シリコン膜を有する半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及び半導体装置に関する。
【背景技術】
【０００２】
異なる電位の素子領域同士を電気的に絶縁（素子分離）する方法として、基板に、側壁を絶縁層で覆った溝を形成し、この溝にポリシリコン膜等を埋め込む方法がある。溝にポリシリコン膜等を埋め込むときには、溝内及び基板上にポリシリコン膜を形成し、基板上のポリシリコン膜を、ドライエッチング等を用いて除去する。
【０００３】
溝に膜を埋め込む場合、溝の開口幅の１／２以上の膜を形成する必要がある。一方、溝が交差する交差部分では、溝の開口幅が他の部分よりも広く（例えば直交する場合は約１．４倍）なる。 このため、溝の交差部分では、膜を形成した後に中央部に深い窪みが形成されやすい。この窪みを残しておくと、基板上に絶縁膜を形成するときに絶縁膜が窪みを埋めきれず、その結果ボイドが形成されることがある。
【０００４】
上記したボイドの発生を抑制する方法として、例えば特許文献１に記載の方法がある。この方法は、基板に溝を形成するときに、溝の交差部分に、この交差部分より狭い面積の島パターンを形成するものである。
【特許文献１】特開平４−１２７１４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、半導体装置の微細化が進んだ場合、特許文献１に記載の方法では、島パターンの面積が小さくなる。この場合、島パターンを形成するためのレジストパターンにおいて、底面積に対する高さの比が大きくなり、レジストパターンが不安定になり、倒れやすくなってしまう。このため、半導体装置の歩留まりが低下してしまう。
【課題を解決するための手段】
【０００６】
本発明によれば、基板に第１の溝及び前記第１の溝と交差する第２の溝を形成する工程と、
前記基板に対して成膜処理を行うことにより、前記第１の溝内及び前記第２の溝内に膜を埋め込む工程と、
前記基板上に位置する前記膜を除去する工程と、
を備え、
前記第１の溝及び前記第２の溝を形成する工程において、前記第１の溝と前記第２の溝の交差部分に、平面視において前記交差部分の角の一つから前記交差部分の中央に向けて延伸する凸部を形成する半導体装置の製造方法が提供される。
【０００７】
この半導体装置の製造方法によれば、平面視において凸部が、第１の溝と第２の溝の交差部分の角の一つから交差部分の中央に向けて延伸している。このため、交差部分において溝の開口幅を狭くすることができる。従って、第１の溝及び第２の溝に膜を埋め込むときに、交差部分の中央部に深い窪みが形成されることを抑制できる。また、凸部を形成するためのレジストパターンは孤立しないため、レジストパターンが不安定になって半導体装置の歩留まりが低下することを抑制できる。
【０００８】
本発明によれば、基板と、
前記基板に形成された第１の溝と、
前記基板に形成され、前記第１の溝と交差する第２の溝と、
前記第１の溝と前記第２の溝の交差部分に形成され、平面視において前記交差部分の角の一つから前記交差部分の中央に向けて延伸する凸部と
前記第１の溝内及び前記第２の溝内に埋め込まれた膜と、
を備える半導体装置が提供される。
【発明の効果】
【０００９】
本発明によれば、溝の交差部分の中央部に窪みが形成されることを抑制でき、かつ半導体装置の歩留まりが低下することを抑制できる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１１】
図１〜図５は、実施形態に係る半導体装置の製造方法を説明するための図である。図１及び図５は平面図であり、図２、図３、及び図４は図１及び図５のｃ−ａ−ｂ断面図である。この半導体装置の製造方法は、基板１００に第１の溝１１０及び第１の溝１１０と交差する第２の溝１２０を形成する工程と、基板１００に対して成膜処理を行うことにより、第１の溝１１０内及び第２の溝１２０内に膜２００を埋め込む工程と、基板１００上に位置する膜２００を除去する工程とを備える。そして第１の溝１１０及び第２の溝１２０を形成する工程において、第１の溝１１０と第２の溝１２０の交差部分１３０に、平面視において交差部分１３０の角の一つから交差部分１３０の中央に向けて延伸する凸部１４０を形成する。以下、詳細に説明する。
【００１２】
まず図１及び図２に示すように、シリコン基板などの半導体基板１００上にレジスト膜（図示せず）を形成し、このレジスト膜を露光及び現像する。これにより、半導体基板１００上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして半導体基板１００をエッチングする。これにより、半導体基板１００には第１の溝１１０、第２の溝１２０、及び凸部１４０が形成される。
【００１３】
この工程において、凸部１４０を形成するためのレジストパターンは孤立せず、他のレジストパターンに繋がっている。このため、レジストパターンが不安定になって半導体装置の歩留まりが低下することを抑制できる。
【００１４】
本図に示す例では、平面視において、第１の溝１１０及び第２の溝１２０は直交しており、かつ凸部１４０は、第１の溝１１０の延伸方向に対して４５°の角度で延伸している。ただし第１の溝１１０及び第２の溝１２０が直交していない場合、凸部１４０が第１の溝１１０の延伸方向に対して成す角度は４５°とは異なる角度になる。
【００１５】
また凸部１４０は略長方形である。そして交差部分１３０の４つの角１０２は、それぞれ凸部１４０の側面のうち対向する面と平行に面取りされている。
【００１６】
本実施形態において、４つの角１０２それぞれから凸部１４０までの距離Ｂは全て等しくなっている。また第１の溝１１０の幅及び第２の溝１２０の幅は互いに等しいが、角１０２から凸部１４０までの距離Ｂは、第１の溝１１０及び第２の溝１２０の幅Ａ以下、好ましくは幅Ａと等しくなっている。
【００１７】
なお、半導体基板１００をエッチングして第１の溝１１０、第２の溝１２０、及び凸部１４０を形成する工程において、レジストパターンではなく窒化シリコン膜などのハードマスクを用いても良い。この場合、上記したレジストパターンは、半導体基板１００上に形成されたハードマスクに開口パターンを形成するときに用いられる。
【００１８】
次いで図３に示すように、半導体基板１００の表面、並びに第１の溝１１０及び第２の溝１２０の底面及び側面に、絶縁層１０４を形成する。絶縁層１０４は、例えば熱酸化膜であるが、プラズマＣＶＤ法により形成されてもよい。半導体基板１００がシリコン基板である場合、絶縁層１０４は酸化シリコン膜である。
【００１９】
次いで絶縁層１０４上に膜２００を例えばプラズマＣＶＤ法を用いて成膜する。半導体基板１００がシリコン基板である場合、膜２００は例えばポリシリコン膜である。上記したように、交差部分１３０には凸部１４０が延伸しており、交差部分１３０における開口の幅は小さくなる。従って、第１の溝１１０及び第２の溝１２０に膜２００を埋め込むときに、交差部分１３０の中央部に形成される窪み２０４が深くなることを抑制できる。この窪み２０４の深さは、例えば第１の溝１１０の中央部に形成される窪み２０２と同程度の深さである。
【００２０】
その後、図４及び図５に示すように、半導体基板１００上に形成された膜２００を、例えばエッチバック法により除去する。上記したように、交差部分１３０の中央部に形成される窪み２０４が深くなることを抑制できる。このため、エッチバック後に深い窪み２０４が残ることを抑制できる。なお、膜２００がポリシリコン膜である場合、膜２００をグランド配線として用いることができる。
【００２１】
次に、本実施形態の効果について説明する。上記したように、凸部１４０は交差部分１３０の角の一つから交差部分１３０の中央に向けて延伸している。このため、凸部１４０を形成するためのレジストパターンは孤立せず、他のレジストパターンに繋がっている。従って、レジストパターンが不安定になって半導体装置の歩留まりが低下することを抑制できる。
【００２２】
また、交差部分１３０には凸部１４０が延伸しているため、交差部分１３０における開口の幅は小さくなる。従って、第１の溝１１０及び第２の溝１２０に膜２００を埋め込むときに、交差部分１３０の中央部に形成される窪み２０４が深くなることを抑制できる。
【００２３】
特に凸部１４０の平面形状が長方形であり、交差部分１３０の４つの角１０２は、それぞれ凸部１４０の側面のうち対向する面と平行に面取りされている場合、交差部分１３０における膜２００の埋め込み不良が生じることを抑制でき、かつ交差部分１３０内で開口の幅が部分的に広くなることを抑制できる（例えば開口幅Ｂを第１の溝１１０の開口幅Ａ以下にすることができる）ため、上記した効果が顕著になる。
【００２４】
なお、凸部１４０の形状は、本実施形態に示した例に限定されない。また、交差部分１３０の角１０２は面取りされていなくても良い。また膜２００は酸化シリコン膜であっても良い。
【００２５】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【図面の簡単な説明】
【００２６】
【図１】実施形態に係る半導体装置の製造方法を説明するための平面図である。
【図２】実施形態に係る半導体装置の製造方法を説明するための断面図である。
【図３】実施形態に係る半導体装置の製造方法を説明するための断面図である。
【図４】実施形態に係る半導体装置の製造方法を説明するための断面図である。
【図５】実施形態に係る半導体装置の製造方法を説明するための平面図である。
【符号の説明】
【００２７】
１００ 基板
１０２ 角
１０４ 絶縁層
１１０ 第１の溝
１２０ 第２の溝
１３０ 交差部分
１４０ 凸部
２００ 膜
２０２  窪み
２０４  窪み
【図１】
2010141231.tif 000003
【図２】
2010141231.tif 000004
【図３】
2010141231.tif 000005
【図４】
2010141231.tif 000006
【図５】
2010141231.tif 000007