(57)【要約】【課題】薄膜トランジスタ等の半導体装置の特性を向上させ、信頼性の優れた半導体装置およびその製造方法を得ることを目的とする。【解決手段】この発明にかかる半導体装置の製造方法は、（ａ）基板１０上に選択的にゲート電極２０を形成する工程と、（ｂ）ゲート電極２０を被覆してゲート絶縁膜３０を形成する工程と、（ｃ）ゲート絶縁膜３０を介してゲート電極２０上に、ゲート絶縁膜３０上の非晶質シリコン膜４０と、非晶質シリコン膜４０上の微結晶シリコン膜４１とを有するチャネル層４２を形成する工程と、（ｄ）チャネル層４２上に、ソース領域７３、ドレイン領域７４を離間して形成する工程とを備え、工程（ｃ）は、非晶質シリコン膜４０に、ソース領域７３、ドレイン領域７４と同一導電型の不純物であるリンを添加する工程である。【選択図】  図８
2010141224.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）基板上に選択的にゲート電極を形成する工程と、
（ｂ）前記ゲート電極を被覆してゲート絶縁膜を形成する工程と、
（ｃ）前記ゲート絶縁膜を介して前記ゲート電極上に、前記ゲート絶縁膜上の非晶質半導体膜と、前記非晶質半導体膜上の微結晶半導体膜とを有するチャネル層を形成する工程と、
（ｄ）前記チャネル層上に、ソース領域、ドレイン領域を離間して形成する工程と、
を備え、
前記工程（ｃ）は、前記非晶質半導体膜に、前記ソース領域、前記ドレイン領域と同一導電型の不純物を添加する工程である、
半導体装置の製造方法。
【請求項２】
前記工程（ｃ）は、前記ゲート絶縁膜上にプラズマ化学的気相成長装置の反応室に導入したシリコン元素を含む原料ガスと水素ガスをプラズマにより分解して、前記チャネル層としての半導体層を形成する工程であり、その際前記半導体層を形成する初期に前記原料ガスに前記ソース領域と前記ドレイン領域と同一導電型の元素を含むガスを混合して前記非晶質半導体膜を形成し、その後前記同一導電型の元素を含むガスの混合を止めて前記微結晶半導体膜を形成する、
請求項１に記載の半導体装置の製造方法。
【請求項３】
基板上に選択的に形成されたゲート電極と、
前記ゲート電極を被覆して形成されたゲート絶縁膜と、
前記ゲート絶縁膜を介して前記ゲート電極上に形成され、前記ゲート絶縁膜上の非晶質半導体膜と、前記非晶質半導体膜上の微結晶半導体膜とを有するチャネル層と、
前記チャネル層上に離間して形成されたソース領域、ドレイン領域と、
を備え、
前記非晶質半導体膜に、前記ソース領域、前記ドレイン領域と同一導電型の不純物が添加された、
半導体装置。
【請求項４】
前記非晶質半導体膜は非晶質シリコン膜であり、添加された前記不純物はリンである、
請求項３に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上に形成された微結晶半導体膜を用いた半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
従来からの一般的な薄型パネルのひとつである液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）は、低消費電力や小型軽量といったメリットを活かしてパーソナルコンピュータのモニタや携帯情報端末機器のモニタなどに広く用いられている。また近年ではＴＶ用途としても広く用いられ、従来のブラウン管にとってかわろうとしている。さらに、液晶表示装置で問題となる視野角やコントラストの制限や、動画対応の高速応答への追従が困難といった問題点をクリアした自発光型で広視野角、高コントラスト、高速応答等、ＬＣＤにはない特徴を活かしたＥＬ（Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子のような発光体を画素表示部に用いた電界発光型ＥＬ表示装置も、次世代の薄型パネル用デバイスとして用いられるようになってきている。
【０００３】
このような表示装置に用いられる半導体装置である薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）は、半導体膜を用いたＭＯＳ構造が多用される。ＴＦＴには、逆スタガ型（ボトムゲート型）やトップゲート型といった種類があり、半導体膜にも非晶質半導体膜（例えば特許文献１）や多結晶半導体膜がある。小型の表示パネルにおいては、表示領域の開口率を上げる、解像度を上げる、ゲートドライバなどの周辺駆動回路もＴＦＴで作成する必要があるという点で、多結晶半導体膜を使用することが多い。また最近では微結晶半導体膜も使用されるようになってきた。多結晶半導体膜の作成方法としては、まず下地膜として形成された酸化珪素膜等の上層に非晶質半導体膜を形成した後にレーザ光を照射することにより半導体膜を多結晶化する方法が知られている（例えば特許文献２参照）。また微結晶半導体層の形成方法としては、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により堆積する方法が知られている（例えば特許文献３参照）。
【０００４】
このような多結晶半導体膜を作成した後にトップゲート型ＴＦＴを製造する方法も知られている。具体的には、まず多結晶半導体膜上に酸化珪素等からなるゲート絶縁膜を形成し、ゲート電極を形成後、ゲート絶縁膜を介して多結晶半導体膜にリンやボロン等の不純物を導入することによりソースドレイン領域を形成する。その後、ゲート電極とゲート絶縁膜とを覆うように層間絶縁膜を形成した後、ソースドレイン領域に到達するコンタクトホールを層間絶縁膜とゲート絶縁膜とに開口する。層間絶縁膜上に金属膜を形成し、多結晶半導体膜に形成されたソースドレイン領域に接続するようにパターニングしてソースドレイン電極を形成する。その後は、ドレイン電極に接続されるように画素電極や自発光素子を形成することによりＴＦＴが形成される（例えば特許文献３参照）。
【０００５】
また微結晶半導体層によりボトムゲート型ＴＦＴを製造する方法も知られている。これは、基板上にゲート電極を形成後、窒化珪素からなるゲート絶縁膜を形成し、この上に微結晶半導体層、ｎ型非晶質半導体層、ソースドレイン電極を順次堆積する。この後所定の位置にｎ型非晶質半導体層、ソースドレイン電極をパターニングすることでＴＦＴが形成される（例えば特許文献４参照）。
【０００６】
【特許文献１】特開２００５−２５９３７１号公報
【特許文献２】特開２００３−１７５０５号公報
【特許文献３】特開平８−９７４３６号公報
【特許文献４】特開２００１−２１７４２４号公報
【特許文献５】特開２００４−１５８６８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、従来のプラズマＣＶＤ法により形成される微結晶は膜の上方は微結晶もしくは微結晶と非晶質の混在状態であるが、膜の下方は非晶質半導体しか存在しない。従ってボトムゲート型の薄膜トランジスタ構造をとる場合はチャネルとなるゲート絶縁膜近傍が非晶質シリコンになってしまうために、トランジスタ特性が向上せず、また信頼性に関しても従来の非晶質シリコンを使用したＴＦＴと同様、不充分な特性しか示さない。このため画素トランジスタに比べて常に高速で動作しなければならないゲートドライバなどの周辺駆動回路が正常に動作しなくなるという問題がある。
【０００８】
非晶質半導体膜への公知のレーザ照射方法によって多結晶半導体膜もしくは微結晶半導体膜を形成すると、半導体膜は溶融してから固化するため半導体膜の膜厚方向の全てで結晶化した半導体膜が得られる。しかしレーザ照射方法では、非晶質半導体層を多結晶または微結晶半導体層に変えるためレーザアニール工程が必要になり、コストの上昇を招くという問題がある。
【０００９】
また特許文献３には、従来のプラズマＣＶＤ法による微結晶シリコン膜を半導体層に使用したトップゲート型のＴＦＴを作成することが記載されている。トップゲート型ＴＦＴの場合は、チャネルとなるゲート絶縁膜近傍の半導体層が微結晶シリコン層になる。このため、トップゲート型ＴＦＴは良好なトランジスタ特性を有し、さらに信頼性も向上する。
【００１０】
しかしながら、微結晶を半導体層に使用したトップゲート型ＴＦＴはボトムゲート型ＴＦＴより製造工程が多く、製造コストが高いという欠点がある。
【００１１】
微結晶半導体ボトムゲート型ＴＦＴは従来の非晶質半導体を半導体層に使用したＴＦＴの非晶質半導体を微結晶半導体に置き換えただけの構造をしているため、製造工程が従来の非晶質半導体ＴＦＴと同じであり、さらに既存の非晶質半導体ＴＦＴの製造工場を改造無しに使用できる利点を有する。従ってボトムゲート型ＴＦＴで微結晶半導体層を通常の非晶質半導体膜を形成するためのプラズマＣＶＤ装置で形成できれば良好な特性で信頼性の高い薄膜トランジスタが低コストで実現可能となる。
【００１２】
プラズマＣＶＤ装置で、膜の下方に非晶質半導体が存在しない微結晶半導体膜を形成する試みもなされている。
【００１３】
通常の非晶質シリコン膜をプラズマＣＶＤ装置で形成するための原料ガスはＳｉＨ4とＨ2であるが、Ｈ2のＳｉＨ4に対する流量比を２００以上にして微結晶シリコン膜を形成する方法がある（特許文献３）。この方法では膜の下方も微結晶が得られるが、流量比が大きいため、すなわちＳｉＨ4の流量が小さいためシリコン膜の成膜速度が著しく減少し、事実上量産が困難になるという問題がある。
【００１４】
さらにプラズマＣＶＤ装置で、原料ガスにＳｉＦ4等のハロゲンを含むガスを使用する方法もある（例えば特許文献５）。この方法でも膜の下方で微結晶が得られるが、ハロゲンを含むガスには使用実績が少なく、完成した量産技術ではない。
【００１５】
本発明は上記のような問題点を解決するためになされたものであり、特にトランジスタ特性が良好で、信頼性の高い半導体装置、およびその製造方法の提供を目的とする。
【００１６】
特に、低コストのプラズマＣＶＤ法を用いて、良好なトランジスタ特性を有する、半導体装置であるボトムゲート型薄膜トランジスタ、およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１７】
この発明にかかる半導体装置の製造方法は、（ａ）基板上に選択的にゲート電極を形成する工程と、（ｂ）前記ゲート電極を被覆してゲート絶縁膜を形成する工程と、（ｃ）前記ゲート絶縁膜を介して前記ゲート電極上に、前記ゲート絶縁膜上の非晶質半導体膜と、前記非晶質半導体膜上の微結晶半導体膜とを有するチャネル層を形成する工程と、（ｄ）前記チャネル層上に、ソース領域、ドレイン領域を離間して形成する工程とを備え、前記工程（ｃ）は、前記非晶質半導体膜に、前記ソース領域、前記ドレイン領域と同一導電型の不純物を添加する工程である。
【００１８】
また、この発明にかかる半導体装置は、基板上に選択的に形成されたゲート電極と、前記ゲート電極を被覆して形成されたゲート絶縁膜と、前記ゲート絶縁膜を介して前記ゲート電極上に形成され、前記ゲート絶縁膜上の非晶質半導体膜と、前記非晶質半導体膜上の微結晶半導体膜とを有するチャネル層と、前記チャネル層上に離間して形成されたソース領域、ドレイン領域とを備え、前記非晶質半導体膜に、前記ソース領域、前記ドレイン領域と同一導電型の不純物が添加されたものである。
【発明の効果】
【００１９】
この発明によれば、半導体装置の製造方法において、（ａ）基板上に選択的にゲート電極を形成する工程と、（ｂ）前記ゲート電極を被覆してゲート絶縁膜を形成する工程と、（ｃ）前記ゲート絶縁膜を介して前記ゲート電極上に、前記ゲート絶縁膜上の非晶質半導体膜と、前記非晶質半導体膜上の微結晶半導体膜とを有するチャネル層を形成する工程と、（ｄ）前記チャネル層上に、ソース領域、ドレイン領域を離間して形成する工程とを備え、前記工程（ｃ）は、前記非晶質半導体膜に、前記ソース領域、前記ドレイン領域と同一導電型の不純物を添加する工程であることにより、微結晶半導体膜の下方にソースドレイン領域の導電型と同一の導電型である非晶質半導体膜が形成されるので、作製されたボトムゲート型の半導体装置のチャネル層における電子の移動度が向上し、トランジスタとしての特性が向上する。また、この非晶質半導体層と微結晶半導体層の価電子上端エネルギー（Ｅｖ）が大きく異なるため、ゲート絶縁膜への正孔の注入が阻止でき、ＢＴ（Ｂｉａｓ  Ｔｅｍｐｅｒａｔｕｒｅ）ストレスによる信頼性が向上する。
【００２０】
また、この発明によれば、半導体装置において、基板上に選択的に形成されたゲート電極と、前記ゲート電極を被覆して形成されたゲート絶縁膜と、前記ゲート絶縁膜を介して前記ゲート電極上に形成され、前記ゲート絶縁膜上の非晶質半導体膜と、前記非晶質半導体膜上の微結晶半導体膜とを有するチャネル層と、前記チャネル層上に離間して形成されたソース領域、ドレイン領域とを備え、前記非晶質半導体膜に、前記ソース領域、前記ドレイン領域と同一導電型の不純物が添加されたものであることにより、微結晶半導体膜の下方にソースドレイン領域の導電型と同一の導電型である非晶質半導体膜が形成されるので、作製されたボトムゲート型の半導体装置のチャネル層における電子の移動度が向上し、トランジスタとしての特性が向上する。また、この非晶質半導体層と微結晶半導体層の価電子上端エネルギー（Ｅｖ）が大きく異なるため、ゲート絶縁膜への正孔の注入が阻止でき、ＢＴ（Ｂｉａｓ  Ｔｅｍｐｅｒａｔｕｒｅ）ストレスによる信頼性が向上する。
【発明を実施するための最良の形態】
【００２１】
＜Ａ．実施の形態１＞
＜Ａ−１．半導体装置の製造方法＞
実施の形態１では図面を用いて本発明における具体的な半導体装置およびその製造方法について説明する。図１〜８は、この発明の実施の形態１における半導体装置の製造方法を示すための工程別断面図である。
【００２２】
図１において、ガラス基板や石英基板などの光透過性を有する絶縁性基板上にスパッタ法を用いて、第１の金属膜を形成する。第１の金属膜の金属はＡｌ，Ｍｏ，Ｃｒなどの金属が適している。この実施の形態１では絶縁性基板は無アルカリのガラス基板１０を用い、第１の金属膜はＭｏを２００ｎｍの膜厚に成膜した。この第１の金属膜を１回目の写真製版技術およびウエットエッチング技術により所定の形状にパターニングして選択的に形成されたゲート電極２０とした。なおゲート電極２０の端面はテーパ形状としてもよい。
【００２３】
次にゲート電極２０を覆って窒化シリコン膜（ＳｉＮ膜）を第１の絶縁膜であるゲート絶縁膜３０として形成する。本実施の形態１では、プラズマＣＶＤ法によりＳｉＮ膜を４００ｎｍの膜厚に成膜した。またこのゲート絶縁膜３０の膜厚は上記の膜厚に限るものではない。
【００２４】
その後、ゲート絶縁膜３０の上にプラズマＣＶＤ法により微結晶半導体膜を形成する工程を図２を用いて説明する。この実施の形態１では半導体としてシリコン膜を用いた。この微結晶シリコン膜の形成は、以下の工程により行う。まずＳｉＨ4ガスとＨ2ガスおよびフォスフィン（ＰＨ3）の流量をそれぞれ１０、１２００、１０ｓｃｃｍに設定し、成膜圧力４００Ｐａ、成膜温度３００℃、ＲＦ周波数１３．５６ＭＨｚ、ＲＦパワー密度０．２Ｗ／ｃｍ2で不純物であるリン（Ｐ）がドープされた非晶質シリコン膜４０を形成する。膜厚は、５〜２５ｎｍの膜厚に成膜する。本実施の形態１では、膜厚は２０ｎｍとした（図２）。なお、この非晶質シリコン膜４０はマルチチャンバを持つプラズマＣＶＤ装置でゲート絶縁膜３０を形成した装置と同一の装置内でガラス基板１０を大気にさらすことなく形成することが望ましい。
【００２５】
次に、リン（Ｐ）がドープされた非晶質シリコン膜４０を形成したプラズマＣＶＤ装置の同一チャンバで連続して微結晶シリコン膜４１を形成する工程を図３を用いて説明する。微結晶シリコン膜４１は非晶質シリコン膜４０の形成に用いたＰＨ3ガスの供給を止めることで行う。具体的には、微結晶シリコン膜４１はＳｉＨ4ガスとＨ2ガスの流量をそれぞれ１０、１２００ｓｃｃｍに設定し、成膜圧力４００Ｐａ、成膜温度３００℃、ＲＦ周波数１３．５６ＭＨｚ、ＲＦパワー密度０．２Ｗ／ｃｍ2で形成する。膜厚は３０ｎｍとした（図３）。
【００２６】
ここで、微結晶シリコン膜４１が形成される原理は次の通りである。プラズマＣＶＤ法において、ＳｉＨ4ガスとＨ2ガスの流量がそれぞれ１０、１２００ｓｃｃｍ、成膜圧力４００Ｐａ、成膜温度３００℃、ＲＦ周波数１３．５６ＭＨｚ、ＲＦパワー密度０．２Ｗ／ｃｍ2の条件では成膜の初期には非晶質シリコン膜４０しか成長しない。非晶質シリコン膜４０が約２０ｎｍ成長した後、微結晶シリコン膜４１が成長する。
【００２７】
非晶質シリコン膜４０成長時に成膜ガスにＰＨ3を加えることでＮ型の非晶質シリコン膜４０を成膜し、次にＰＨ3の供給を止めることでその上に微結晶シリコン膜４１が積層化されたシリコン膜４２が得られる。この非晶質シリコン膜４０と微結晶シリコン膜４１が積層されたシリコン膜４２がチャネル層に相当する。
【００２８】
微結晶シリコン膜４１を形成した後は、図４に示すように通常のＴＦＴのプロセスによって製造を進める。イントリンシック（電気的活性不純物が含まれていない）ａ−Ｓｉ（ｉ）（ノンドープ非晶質シリコン）膜５０をプラズマＣＶＤ法で厚さ１００ｎｍ堆積する。その後、後のソース領域７３、ドレイン領域７４を形成するために、オーミックコンタクトのためのリンがドープされたＮ型のｎ+ａ−Ｓｉ（リンドープ非晶質シリコン）膜６０をプラズマＣＶＤ法で５０ｎｍ堆積した。ａ−Ｓｉ（ｉ）膜５０は形成しなくてもよい。微結晶シリコン膜４１とｎ+ａ−Ｓｉ膜６０の間にａ−Ｓｉ（ｉ）膜５０を設けるとＴＦＴのリーク電流（ＯＦＦ電流）を抑えることができる。製品に要求される仕様により適宜ａ−Ｓｉ（ｉ）膜５０の有無及び膜厚を選択すればよい。次に２回目の写真製版工程および沸素系ガスを用いたドライエッチング法でｎ+ａ−Ｓｉ膜６０、ａ−Ｓｉ（ｉ）膜５０、微結晶シリコン膜４１、リンがドープされた非晶質シリコン膜４０をエッチングして、ゲート絶縁膜３０を介してゲート電極２０上に半導体パターンを形成した（図４）。
【００２９】
図５に示すように第２の金属膜７０を成膜し、図６に示すように３回目の写真製版工程でソース電極７１、ドレイン電極７２、およびその下層のソース領域７３、ドレイン領域７４を形成する。本実施の形態１では第２の金属膜７０としてＭｏに２．５〜２０重量％のＮｂを添加したＭｏＮｂ合金を、スパッタリング法を用いて２００ｎｍの厚さで成膜し、公知のリン酸＋硝酸＋酢酸を含む溶液を用いてエッチングを行い、上記のパターンを形成した。その後ソース電極７１、ドレイン電極７２をマスクとしてソース電極７１、ドレイン電極７２に覆われていないｎ+ａ−Ｓｉ膜６０を沸素系ガスを用いたドライエッチング法で除去した。このときａ−Ｓｉ（ｉ）膜５０も若干エッチングされる（図６）。
【００３０】
その後、第２の絶縁膜８０を成膜したのちに、感光性有機樹脂膜からなる層間絶縁膜９０を塗布形成する（図７）。本実施の形態１では第２の絶縁膜８０としてＳｉＮを３００ｎｍ成膜したのちに、感光性有機樹脂膜（層間絶縁膜９０）としてＪＳＲ製ＰＣ３３５を、スピンコート法を用いて３．２〜３．９μｍの膜厚になるように塗布した（図７）。
【００３１】
４回目の写真製版工程で第２の金属膜７０からなるドレイン電極７２の表面まで貫通するコンタクトホール１００（図８）と、第１の金属膜からなるゲート電極２０の表面まで貫通するコンタクトホール（図示せず）と、第２の金属膜７０からなるソース電極７１の表面まで貫通するコンタクトホール（図示せず）などを形成する（詳細は例えば特許文献１に記載されているように公知であるので省略する）。
【００３２】
つぎに図８に示すように、透明導電性膜１１０等を成膜し、５回目の写真製版工程で画素電極（図示せず）、コンタクトホール１００を介してドレイン電極７２に接続された画素ドレインコンタクト部１１０、コンタクトホール１００を介してゲート端子部に接続されたゲート端子パッド（図示せず）およびコンタクトホール１００を介して端子部（図示せず）に接続されたソース端子パッドを形成する（図示せず）。これら透明導電性膜１１０の詳細は例えば特許文献１に記載されているように公知であるので省略する。
【００３３】
本実施の形態１では透明導電性膜１１０としてＩＴＯを形成した。好適な例として、Ｉｎ2Ｏ3（酸化インジウム）とＳｎＯ2（酸化スズ）をそれぞれ重量比９：１で混合したＩＴＯターゲットを用いて、公知のＡｒガスにＨ2Ｏガスを導入したスパッタリング法により、１００ｎｍ膜厚のＩＴＯ膜を成膜した。その後、写真製版工程でレジストパターニングを行い、シュウ酸を含有する溶液を用いてエッチングを行った（図８）。
【００３４】
液晶表示装置用ＴＦＴアレイ基板に、公知の技術を用いて液晶を配向させるための配向制御膜を形成し、カラー表示を行うためのカラーフィルタ、ブラックマトリックス、対向電極および配向制御膜を形成した対向基板を公知の技術を用いて貼り合わせ、該ＴＦＴアレイ基板と対向基板の間に液晶を注入することにより本発明の実施の形態１にかかる半導体装置を用いた液晶表示装置を完成させた。
【００３５】
なお、本発明の実施の形態１ではリンをドープした非晶質シリコン膜４０の膜厚を２０ｎｍとした。非晶質シリコン膜４０の膜厚はこれに限るものではないが、５ｎｍから２５ｎｍの範囲が好ましい。非晶質シリコン膜４０の膜厚が２５ｎｍ以上になると電流が非晶質シリコン膜４０内を流れるようになり、特性が向上しなくなる。また膜厚が５ｎｍ以下になるとプラズマＣＶＤの処理時間が短くなりガスの制御が困難になることにより実用化出来ない。プラズマＣＶＤ法による流量、圧力、温度を変えれば、非晶質シリコン膜４０の膜厚は変化する。非晶質シリコン膜４０の膜厚が５ｎｍから２５ｎｍの範囲に入るように選択したプラズマＣＶＤの条件において非晶質シリコン膜４０の膜厚を調べ、その膜厚の非晶質シリコン膜４０が成長する間に成膜ガスにＰＨ3を加えればよい。
【００３６】
＜Ａ−２．動作＞
以下図９を用いながら、本発明にかかる半導体装置と、従来の半導体装置の動作について説明する。特に、チャネル層４２における非晶質シリコン膜４０と、微結晶シリコン膜４１のエネルギーバンド図の様子と動作の関係について説明する。
【００３７】
図９はＴＦＴのエネルギーバンドを示す模式図であり、図９（ａ）は本発明の実施の形態１による非晶質シリコン膜４０の導電型をソース領域７３、ドレイン領域７４の導電型と同じＮ型にしたものであり、（ｂ）は従来のノンドープの非晶質シリコン膜を使用した場合のエネルギーバンド図である。
【００３８】
図９はゲート電極に＋３Ｖ程度の電圧（Ｖｇ）を印加した場合のエネルギーバンド図を示してある。非晶質シリコン及び微結晶シリコンのバンドギャップはそれぞれ１．６、１．３ｅＶであり、非晶質シリコンのバンドギャップは微結晶シリコンよりも大きい（図９（ｂ）参照）。またゲート電極２０に金属を使用しているため、非晶質シリコン膜４０の導電型をＮ型にした場合、非晶質シリコンのエネルギーバンドはゲート絶縁膜（ＳｉＮ膜）３０界面で大きく曲げられる（図９（ａ）参照）。このためバンド構造はいわゆる埋め込みチャネル型トランジスタと同様の構造になり、電子は概ね微結晶シリコン膜４１内に発生し（図９（ａ）の○）、電流は微結晶シリコン膜４１内を流れやすくなる。
【００３９】
上記のように、非晶質シリコンより微結晶シリコンの方が電流が流れやすくなるため、本発明の実施の形態１では、非晶質シリコン膜４０が有ってもチャネル層４２における電子の移動度が向上するのである。実測された移動度は１〜２ｃｍ2／Ｖｓであった。なお、従来のＴＦＴでは、電子はノンドープの非晶質シリコン膜内に発生し、非晶質シリコン膜内を流れるため移動度は非晶質シリコンＴＦＴと同等の低い値（０．２〜０．５ｃｍ2／Ｖｓ）となる。
【００４０】
また、ノンドープ（ｉ型）の非晶質シリコン膜を使用した場合、エネルギーバンドの曲がりは少ない（図９（ｂ））。このため従来のＴＦＴではエネルギーバンドを曲げて電子を発生させるためにゲート電極に大きな正の電圧を印加しなければならず、このためしきい値電圧Ｖｔｈが５Ｖ以上になる。これに対し、Ｎ型の非晶質シリコン膜４０を使用した場合は、しきい値電圧ＶｔｈもエネルギーバンドがＶｇ＝０Ｖですでに曲がっている（図９（ａ））ために低くなり３Ｖになる。
【００４１】
一方、ＴＦＴを液晶表示装置の画素に使用した場合、液晶に印加する電圧を１フレーム（１秒／１秒間の書き換え回数）の間保持しなければならない。この場合、ソースドレイン電圧が同電位でゲート電圧より大きくなる期間が存在する。これはいわゆる負のＢＴストレスと呼ばれている状態で、ソースドレイン電圧が０Ｖでゲート電圧が−２０Ｖになることに相当する。従来のＴＦＴでは微結晶シリコン膜と非晶質シリコン膜の価電子帯の障壁（価電子帯上端Ｅｖのエネルギー差）が０．１５ｅＶ（図９（ｂ））しかないために正孔がゲート絶縁膜に容易に注入され、Ｖｔｈが負の方向にシフトするなど信頼性が劣化しやすい。
【００４２】
これに対して実施の形態１のように、非晶質シリコン膜４０の導電型をＮ型にした場合、微結晶シリコン膜４１と非晶質シリコン膜４０の価電子帯の障壁が０．８５ｅＶ（図９（ａ））と大きくなるために正孔の注入が抑制され、信頼性が向上する。実測したところ本発明の実施の形態１では、従来のＴＦＴに比べ、約２倍の負のＢＴストレス寿命を示した。
【００４３】
さらに本発明の実施の形態１では、電流がゲート絶縁膜３０と非晶質シリコン膜４０界面近傍を流れないため、ホットエレクトロンのゲート絶縁膜３０への注入による信頼性劣化も少ない。
【００４４】
＜Ａ−３．効果＞
この発明にかかる実施の形態１によれば、半導体装置の製造方法において、（ａ）基板１０上に選択的にゲート電極２０を形成する工程と、（ｂ）ゲート電極２０を被覆してゲート絶縁膜３０を形成する工程と、（ｃ）ゲート絶縁膜３０を介してゲート電極２０上に、ゲート絶縁膜３０上の非晶質半導体膜である非晶質シリコン膜４０と、非晶質シリコン膜４０上の微結晶半導体膜である微結晶シリコン膜４１とを有するチャネル層４２を形成する工程と、（ｄ）チャネル層４２上に、ソース領域７３、ドレイン領域７４を離間して形成する工程とを備え、工程（ｃ）は、非晶質半導体膜である非晶質シリコン膜４０に、ソース領域７３、ドレイン領域７４と同一導電型の不純物であるリンを添加する工程であることにより、電流は微結晶シリコン膜４１の中を流れやすくなるため、チャネル層４２における電子の移動度の大きなＴＦＴが得られる。
【００４５】
またＴＦＴの構造にはボトムゲート構造を採用し、シリコン膜を形成するのに実績のあるＳｉＨ4ガスを使用しており、Ｈ2との流量比が小さいので、スループットが高く低コストの表示装置が得られる。さらに非晶質シリコン膜４０と微結晶シリコン膜４１の価電子上端のエネルギー（Ｅｖ）が大きく異なるため正孔の注入が阻止でき、ＢＴストレスによる信頼性が向上する。
【００４６】
また、しきい値電圧ＶｔｈもエネルギーバンドがＶｇ＝０Ｖですでに曲がっている（図９（ａ））ために低くなり３Ｖになる。
【００４７】
さらに本発明の実施の形態１では、電流がゲート絶縁膜２０と非晶質シリコン膜４０界面近傍を流れないため、ホットエレクトロンのゲート絶縁膜への注入による信頼性劣化も少ない。
【００４８】
また、この発明にかかる実施の形態１によれば、半導体装置の製造方法において、工程（ｃ）は、ゲート絶縁膜３０上にプラズマ化学的気相成長装置の反応室に導入したシリコン元素を含む原料ガスと水素ガスをプラズマにより分解して、チャネル層４２としての半導体層を形成する工程であり、その際半導体層を形成する初期に原料ガスにソース領域７３とドレイン領域７４と同一導電型の元素を含むガスを混合して非晶質半導体膜である非晶質シリコン膜４０を形成し、その後同一導電型の元素を含むガスの混合を止めて微結晶半導体膜である微結晶シリコン膜４１を形成することで、電流は微結晶シリコン膜４１の中を流れるため、移動度の大きなＴＦＴが得られる。
【００４９】
また、この発明にかかる実施の形態１によれば、半導体装置において、基板１０上に選択的に形成されたゲート電極２０と、ゲート電極２０を被覆して形成されたゲート絶縁膜３０と、ゲート絶縁膜３０を介してゲート電極２０上に形成され、ゲート絶縁膜３０上の非晶質半導体膜である非晶質シリコン膜４０と、非晶質シリコン膜４０上の微結晶半導体膜である微結晶シリコン膜４１とを有するチャネル層４２と、チャネル層４２上に離間して形成されたソース領域７３、ドレイン領域７４とを備え、非晶質シリコン膜４０に、ソース領域７３、ドレイン領域７４と同一導電型のＮ型の不純物であるリンが添加されたものであることにより、電流は微結晶シリコン膜４１の中を流れるため、移動度の大きなＴＦＴが得られる。
【００５０】
＜Ｂ．実施の形態２＞
＜Ｂ−１．半導体装置の構成＞
実施の形態２では、図面を用いて本発明における具体的な半導体装置について説明する。
【００５１】
図１０は、この発明の実施の形態２における半導体装置を示す図である。図１０において示される半導体装置の構造は実施の形態１と同様に、絶縁性基板上に形成されたゲート電極２０と、ゲート電極２０上に形成されたゲート絶縁膜３１と、ゲート絶縁膜３１上に形成されたＮ型の非晶質シリコン膜４０と、非晶質シリコン膜４０上に形成された微結晶シリコン膜４１と、微結晶シリコン膜４１上に形成されたａ−Ｓｉ（ｉ）膜５０と、ａ−Ｓｉ（ｉ）膜５０上に、離間して形成された、ソース領域７３、ドレイン領域７４と、ソース領域７３、ドレイン領域７４上にそれぞれ形成されたソース電極７１、ドレイン電極７２と、さらに基板上に形成された第２の絶縁膜８０と、第２の絶縁膜８０上に形成された層間絶縁膜９０と、層間絶縁膜９０、第２の絶縁膜８０を貫通し、ソースドレイン領域に到達するコンタクトホール１００と、コンタクトホール１００を介して成膜された透明導電性膜１１０とを備えている。
【００５２】
実施の形態１に対して異なっている点は、ゲート絶縁膜３１が、プラズマＣＶＤ法による酸化シリコン膜（ＳｉＯ2膜）からなる点である。本実施の形態２において、酸化シリコン膜３１の膜厚は例えば４５０ｎｍである。
【００５３】
ゲート絶縁膜が酸化シリコン膜３１であると、非晶質シリコン膜４０を形成する際に、プラズマによって酸化シリコン膜３１の表面から酸素が非晶質シリコン膜４０内に混入する。非晶質シリコン中の酸素はドナーとして作用するために、非晶質シリコン膜４０は形成時にＰＨ3ガスを導入しなくてもＮ型になる。従って、実施の形態１に示す半導体装置を製造する場合と異なり、ＰＨ3ガスを混合させずに非晶質シリコン膜４０を形成し、その後微結晶シリコン膜４１を形成することができる。なお、他の工程については、実施の形態１に示すものと同様である。
【００５４】
＜Ｂ−２．効果＞
この発明にかかる実施の形態２によれば、半導体装置の製造方法において、実施の形態１の前記工程（ｂ）として、ゲート絶縁膜として酸化シリコン膜３１を形成し、同じく工程（ｃ）として、不純物を添加せず、チャネル層４２を形成することにより、非晶質シリコン膜４０を形成する際に、プラズマによって酸化シリコン膜３１の表面から酸素が非晶質シリコン膜４０内に混入するため、非晶質シリコン中の酸素はドナーとして作用し、非晶質シリコン膜４０は形成時にＰＨ3ガスを導入しなくてもＮ型になる。よって、非晶質シリコンの形成にＰＨ3ガスを使用しないので、移動度が大きく信頼性が向上したＴＦＴがより低コストで得られる。
【００５５】
なお実施の形態２ではゲート絶縁膜に酸化シリコン膜３１を使用した例を示したが、図１１に示すように、ゲート絶縁膜が窒化シリコン膜３２と酸化シリコン膜３１を積層した２層膜であっても同様の効果を示す。
【００５６】
また、この発明にかかる実施の形態２によれば、半導体装置において、ゲート絶縁膜は酸化シリコン膜３１であり、非晶質半導体膜である非晶質シリコン膜４０に不純物が添加されないことにより、非晶質シリコン膜４０を形成する際に、プラズマによって酸化シリコン膜３１の表面から酸素が非晶質シリコン膜４０内に混入するため、非晶質シリコン中の酸素はドナーとして作用し、非晶質シリコン膜４０は形成時にＰＨ3ガスを導入しなくてもＮ型になるため、ＰＨ3ガスを混合させずに非晶質シリコン膜４０を形成し、その後微結晶シリコン膜４１を形成することができる。
【図面の簡単な説明】
【００５７】
【図１】本発明の実施の形態１にかかる半導体装置の製造方法を示す工程別断面模式図である。
【図２】本発明の実施の形態１にかかる半導体装置の製造方法を示す工程別断面模式図である。
【図３】本発明の実施の形態１にかかる半導体装置の製造方法を示す工程別断面模式図である。
【図４】本発明の実施の形態１にかかる半導体装置の製造方法を示す工程別断面模式図である。
【図５】本発明の実施の形態１にかかる半導体装置の製造方法を示す工程別断面模式図である。
【図６】本発明の実施の形態１にかかる半導体装置の製造方法を示す工程別断面模式図である。
【図７】本発明の実施の形態１にかかる半導体装置の製造方法を示す工程別断面模式図である。
【図８】本発明の実施の形態１にかかる半導体装置の製造方法を示す工程別断面模式図である。
【図９】本発明の実施の形態１にかかる半導体装置のエネルギーバンド図を示す模式図である。
【図１０】本発明の実施の形態２にかかる半導体装置を示す断面模式図である。
【図１１】本発明の実施の形態２にかかる半導体装置の変形例を示す断面模式図である。
【符号の説明】
【００５８】
１０  ガラス基板、２０  ゲート電極、３０  ゲート絶縁膜、３１  ゲート絶縁膜（酸化シリコン膜）、３２  窒化シリコン膜、４０  非晶質シリコン膜、４１  微結晶シリコン膜、４２  シリコン膜（チャネル層）、５０  ａ−Ｓｉ（ｉ）膜、６０  ｎ+ａ−Ｓｉ膜、７０  第２の金属膜、７１  ソース電極、７２  ドレイン電極、８０  第２の絶縁膜、９０  層間絶縁膜、１００  コンタクトホール、１１０  ドレインコンタクト部。
【図１】
2010141224.tif 000003
【図２】
2010141224.tif 000004
【図３】
2010141224.tif 000005
【図４】
2010141224.tif 000006
【図５】
2010141224.tif 000007
【図６】
2010141224.tif 000008
【図７】
2010141224.tif 000009
【図８】
2010141224.tif 000010
【図９】
2010141224.tif 000011
【図１０】
2010141224.tif 000012
【図１１】
2010141224.tif 000013