(57)【要約】【課題】表示パネルの高精細化時や高周波数化時に好適な駆動技術を提案する。【解決手段】自発光型の表示パネルモジュールとして、（１）保持容量と、駆動トランジスタと、サンプリングトランジスタとを有する画素領域を、表示領域内にマトリクス状に配置した画素アレイ部と、（２）信号線に、対応する電位を印加する第１の駆動部と、（３）サンプリングトランジスタの制御電極に接続される第１の制御線を２値の駆動電圧で駆動する第２の駆動部であって、画素階調に対応する信号電位の書き込み期間の終了時の駆動電位の降下変化を、駆動トランジスタの制御電極と前記サンプリングトランジスタの制御電極との間に形成されたカップリング構造を通じて前記駆動トランジスタの制御電極に伝搬させ、直前に書き込まれた信号電位をカップリング電圧分だけ低下させる第２の駆動部とを有するものを提案する。【選択図】図１５
2010048899.tif 000002
【特許請求の範囲】
【請求項１】
保持容量と、前記保持容量の２つの電極に制御電極と一方の主電極が接続され、当該保持容量に蓄積された電圧に応じた大きさの駆動電流を自発光素子に供給する駆動トランジスタと、前記駆動トランジスタの制御電極に対する電位の書き込みを制御するサンプリングトランジスタとを有する画素領域を、表示領域内にマトリクス状に配置した画素アレイ部と、
信号線に、対応する電位を印加する第１の駆動部と、
前記サンプリングトランジスタの制御電極に接続される第１の制御線を２値の駆動電圧で駆動する第２の駆動部であって、画素階調に対応する信号電位の書き込み期間の終了時の駆動電位の降下変化を、前記駆動トランジスタの制御電極と前記サンプリングトランジスタの制御電極との間に形成されたカップリング構造を通じて前記駆動トランジスタの制御電極に伝搬させ、直前に書き込まれた信号電位をカップリング電圧分だけ低下させる第２の駆動部と
を有する自発光型の表示パネルモジュール。
【請求項２】
請求項１に記載の表示パネルモジュールにおいて、
画素階調に対応する信号電位の書き込み期間Ｔが、各信号電位について計算上導き出される移動度補正時間長ｔより短く設定される
表示パネルモジュール。
【請求項３】
請求項２に記載の表示パネルモジュールにおいて、
前記駆動トランジスタの他方の主電極に接続される第２の制御線に、低位駆動電圧又は高位駆動電圧を時間順次に与える第３の駆動部であって、非発光期間の開始から前記駆動トランジスタの特性補正期間が開始されるまでの間、低位駆動電圧を印加し、前記駆動トランジスタの特性補正期間の開始以降、高位駆動電圧を印加する第３の駆動部
を更に有する表示パネルモジュール
【請求項４】
請求項３に記載の表示パネルモジュールにおいて、
前記カップリング構造は、前記駆動トランジスタの制御電極と前記サンプリングトランジスタの制御電極に各電極が接続される容量パターンにより実現される
ことを特徴とする表示パネルモジュール。
【請求項５】
請求項３に記載の表示パネルモジュールにおいて、
前記カップリング構造は、前記サンプリングトランジスタの制御電極と主電極の間に形成される拡散容量により実現される
ことを特徴とする表示パネルモジュール。
【請求項６】
保持容量と、前記保持容量の２つの電極に制御電極と一方の主電極が接続され、当該保持容量に蓄積された電圧に応じた大きさの駆動電流を自発光素子に供給する駆動トランジスタと、前記駆動トランジスタの制御電極に対する電位の書き込みを制御するサンプリングトランジスタとを有する画素領域を、表示領域内にマトリクス状に配置した画素アレイ部と、
信号線に、対応する電位を印加する第１の駆動部と、
前記駆動トランジスタの閾値補正時には、低位のオン電位を前記サンプリングトランジスタの制御電極に印加し、前記駆動トランジスタの画素階調に対応する信号電位の書き込み時には、高位のオン電位を前記サンプリングトランジスタの制御電極に印加する第２の駆動部であって、信号電位の書き込み期間の終了時の駆動電位の降下変化を、前記駆動トランジスタの制御電極と前記サンプリングトランジスタの制御電極との間に形成されたカップリング構造を通じて前記駆動トランジスタの制御電極に伝搬させ、直前に書き込まれた信号電位をカップリング電圧分だけ低下させる第２の駆動部と
を有する自発光型の表示パネルモジュール。
【請求項７】
請求項６に記載の表示パネルモジュールにおいて、
画素階調に対応する信号電位の書き込み期間Ｔが、各信号電位について計算上導き出される移動度補正時間長ｔより短く設定される
ことを特徴とする表示パネルモジュール。
【請求項８】
請求項７に記載の表示パネルモジュールにおいて、
前記駆動トランジスタの他方の主電極に接続される第２の制御線に、低位駆動電圧又は高位駆動電圧を時間順次に与える第３の駆動部であって、非発光期間の開始から前記駆動トランジスタの特性補正期間が開始されるまでの間、低位駆動電圧を印加し、前記駆動トランジスタの特性補正期間の開始以降、高位駆動電圧を印加する第３の駆動部と
を更に有する表示パネルモジュール
【請求項９】
請求項８に記載の表示パネルモジュールにおいて、
前記カップリング構造は、前記駆動トランジスタの制御電極と前記サンプリングトランジスタの制御電極に各電極が接続される容量パターンにより実現される
ことを特徴とする表示パネルモジュール。
【請求項１０】
請求項８に記載の表示パネルモジュールにおいて、
前記カップリング構造は、前記サンプリングトランジスタの制御電極と主電極の間に形成される拡散容量により実現される
ことを特徴とする表示パネルモジュール。
【請求項１１】
保持容量と、前記保持容量の２つの電極に制御電極と一方の主電極が接続され、当該保持容量に蓄積された電圧に応じた大きさの駆動電流を自発光素子に供給する駆動トランジスタと、前記駆動トランジスタの制御電極に対する電位の書き込みを制御するサンプリングトランジスタとを有する画素領域を、表示領域内にマトリクス状に配置した画素アレイ部と、
信号線に、対応する電位を印加する第１の駆動部と、
前記サンプリングトランジスタの制御電極に接続される第１の制御線を２値の駆動電圧で駆動する第２の駆動部であって、画素階調に対応する信号電位の書き込み期間の終了時の駆動電位の降下変化を、前記駆動トランジスタの制御電極と前記サンプリングトランジスタの制御電極との間に形成されたカップリング構造を通じて前記駆動トランジスタの制御電極に伝搬させ、直前に書き込まれた信号電位をカップリング電圧分だけ低下させる第２の駆動部と
を有する自発光型の表示パネルモジュールと、
システム全体の動作を制御するシステム制御部と、
前記システム制御部に対する操作入力を受け付ける操作入力部と
を有する電子機器。
【請求項１２】
保持容量と、前記保持容量の２つの電極に制御電極と一方の主電極が接続され、当該保持容量に蓄積された電圧に応じた大きさの駆動電流を自発光素子に供給する駆動トランジスタと、前記駆動トランジスタの制御電極に対する電位の書き込みを制御するサンプリングトランジスタとを有する画素領域を、表示領域内にマトリクス状に配置した画素アレイ部と、
信号線に、対応する電位を印加する第１の駆動部と、
前記駆動トランジスタの閾値補正時には、低位のオン電位を前記サンプリングトランジスタの制御電極に印加し、前記駆動トランジスタの画素階調に対応する信号電位の書き込み時には、高位のオン電位を前記サンプリングトランジスタの制御電極に印加する第２の駆動部であって、信号電位の書き込み期間の終了時の駆動電位の降下変化を、前記駆動トランジスタの制御電極と自身の制御電極との間に形成されたカップリング構造を通じて前記駆動トランジスタの制御電極に伝搬させ、直前に書き込まれた信号電位をカップリング電圧分だけ低下させる第２の駆動部と
を有する自発光型の表示パネルモジュールと、
システム全体の動作を制御するシステム制御部と、
前記システム制御部に対する操作入力を受け付ける操作入力部と
を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
この明細書で説明する発明は、電流駆動型の自発光素子を駆動する画素回路の駆動技術に関する。なお、この明細書で提案する発明は、表示パネルモジュール及び当該表示パネルモジュールを搭載する各種の電子機器としての側面も有する。
【背景技術】
【０００２】
以下では、アクティブマトリクス駆動方式の有機ＥＬパネルモジュールを例に、パネル構造とその駆動動作例を説明する。
図１に、有機ＥＬパネルモジュールのシステム構造例を示す。図１に示す表示パネル１は、画素アレイ部３と、その駆動回路である信号線駆動部５、制御線駆動部７及び９で構成される。
画素アレイ部３には、ホワイトユニットを構成する１画素が、画面内の垂直方向と水平方向についてそれぞれ規定の解像度で配置されている。
【０００３】
図２に、ホワイトユニットとしての１画素を構成するサブ画素１１の配列例を示す。図２の場合、１画素は、Ｒ（赤）画素１１、Ｇ（緑）画素１１、Ｂ（青）画素１１の集合体として構成される。従って、画素アレイ部３の垂直解像度をＭ、水平解像度をＮとすると、画素アレイ部３の総サブ画素数は、Ｍ×Ｎ×３で与えられる。
図１では、画素アレイ部３を構成する画素構造の最小単位であるサブ画素１１とその駆動回路部との接続関係を表している。
【０００４】
信号線駆動部５は、画素データＤinに対応する信号電位Ｖsig を信号線ＤＴＬに供給する駆動デバイスである。個々の信号線ＤＴＬはＹ方向に延びるように配置され、画面の水平方向（Ｘ方向）に３Ｎ本配置される。
制御線駆動部７は、書込制御線ＷＳＬ（特許請求の範囲における第１の制御線）を通じて、サブ画素１１への信号電位Ｖsig 等の書き込みを線順次に制御する駆動デバイスである。図１の場合、制御線駆動部７は、オフセット電位Ｖofs と信号電位Ｖsig の書き込みタイミングを水平ライン単位でライン順次に指定する動作を実行する。
【０００５】
制御線駆動部９は、点灯制御線ＬＳＬ（特許請求の範囲における第２の制御線）を通じて、サブ画素１１への駆動電圧の供給と停止を切り替え制御する駆動デバイスである。具体的には、制御線駆動部９は、高位駆動電圧（発光電圧）Ｖccと低位駆動電圧（非発光電圧）ＶＳＳの２値で点灯制御線ＬＳＬを駆動する。
ここで、書込制御線ＷＳＬと点灯制御線ＬＳＬは、Ｘ方向に延びるように配置され、画面の垂直方向にそれぞれ３Ｍ本ずつ配置される。
【０００６】
図３に、サブ画素１１の画素構造を示す。サブ画素１１は、図３に示すように、薄膜トランジスタＮ１（以下「サンプリングトランジスタＮ１」という。）と、薄膜トランジスタＮ２（以下「駆動トランジスタＮ２」という。）と、信号電位Ｖsig を保持する保持容量Ｃｓと、有機ＥＬ素子ＯＬＥＤとで構成される。
【０００７】
サンプリングトランジスタＮ１の一方の主電極は信号線ＤＴＬに接続され、他方の主電極は駆動トランジスタＮ２の制御電極に接続される。また、サンプリングトランジスタＮ１の制御電極は、書込制御線ＷＳＬに接続される。
駆動トランジスタＮ２の一方の主電極は点灯制御線ＬＳＬに接続され、他方の主電極は有機ＥＬ素子ＯＬＥＤの陽極側に接続される。
【０００８】
なお、図３の場合、薄膜トランジスタは、いずれもＮチャネル型を想定する。因みに、図３では、有機ＥＬ素子ＯＬＥＤが有する容量成分Ｃoledと基板との間に形成される寄生容量Ｃsub も破線にて表している。
【特許文献１】特開２００３−２７１０９５号公報
【特許文献２】特開２００３−２５５８９７号公報
【特許文献３】特開２００５−１７３４３４号公報
【特許文献４】特開２００６−２１５２１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
図４に、前述したサブ画素１１の駆動動作例を示す。図４（Ａ）は、書込制御線ＷＳＬの駆動波形である。図４（Ｂ）は、信号線ＤＴＬの駆動波形である。図４（Ｃ）は、点灯制御線ＬＳＬの駆動波形である。図４（Ｄ）は、駆動トランジスタＮ２のゲート電位Ｖｇの波形である。図４（Ｅ）は、駆動トランジスタＮ２のソース電位Ｖｓ（ここでは、発光動作時にソース電極として機能する主電極の電位をソース電位と呼ぶことにする。）の波形である。
【００１０】
図４に示すように、サブ画素１１の駆動動作は、発光期間と非発光期間に分類される。信号電位Ｖsig の書き込みは、非発光期間に実行される。ただし、薄膜トランジスタの形成に低温ポリシリコンプロセスやアモルファスシリコンプロセスを用いる場合、形成された薄膜トランジスタの閾値特性や移動度特性には特性バラツキが残存することになる。
このため、図４の場合には、１水平走査期間内に特性バラツキを補正する２つの動作期間が設けられている。この２つの動作は、書込制御線ＷＳＬの２つのＨレベル期間で与えられる。
【００１１】
１つ目のＨレベル期間は、閾値補正期間に対応する。なお、閾値補正を実行する前には、その準備動作として、薄膜トランジスタＮ２のゲート・ソース間電圧Ｖgsを閾値電圧Ｖth以上に拡大する動作（すなわち、初期化動作）が実行される。この初期化動作のために、点灯制御線ＬＳＬは、一度、Ｌレベル（Ｖss）に制御される。初期化が完了した時点で、駆動トランジスタＮ２のゲート・ソース間電圧Ｖgsは閾値電圧Ｖthより広くなる。従って、点灯制御線ＬＳＬが駆動電位Ｖccに制御されることで、駆動トランジスタＮ２に駆動電流が流れ出し、ソース電位Ｖｓが上昇を開始する。
【００１２】
この際、駆動トランジスタＮ２のゲート電位Ｖｇはオフセット電位Ｖofs に固定される。従って、駆動トランジスタＮ２のゲート・ソース間電圧Ｖgsが閾値電圧Ｖthに達するまでソース電位Ｖｓの上昇が継続する。なお、駆動トランジスタＮ２のゲート・ソース間電圧Ｖgsが閾値電圧Ｖthに達した時点で、駆動トランジスタＮ２は自動的にカットオフする。これが、閾値補正動作である。
【００１３】
２つ目のＨレベル期間は、移動度補正期間に対応する。なお、この移動度補正作は、信号電位Ｖsig の書き込み動作を兼用する。
移動度補正は、信号線ＤＴＬに信号電位Ｖsig が印加された状態で、サンプリングトランジスタＮ１がオン動作されることで実行される。なお、移動度μの大きさは、駆動トランジスタＮ２の電流駆動能力を表している。
【００１４】
従って、ゲート・ソース間電圧Ｖgsが同じでも、移動度μが大きい駆動トランジスタＮ２の駆動電流Ｉdsの方が、移動度μの小さい駆動トランジスタＮ２の駆動電流Ｉdsよりも大きくなる。そこで、移動度補正によって、移動度μの大きい駆動トランジスタＮ２ほどソース電位Ｖｓを上げて（ゲート・ソース間電圧Ｖgsを小さくして）、移動度μの違いによらず信号電位Ｖsig が同じであれば同じ大きさの駆動電流Ｉdsが流れるように補正する。
【００１５】
ところで、この移動度補正に必要な時間ｔは、信号電位Ｖsig の大きさによって異なっている。
一般に、移動度補正時における駆動電流Ｉdsは、次式で与えられる。
Ｉds＝ｋ・μ・｛Ｖsig ／[１＋（Ｖsig・ｋ・μ・ｔ）／Ｃ]｝2            式（１）
ここで、ｋは定数、Ｃは画素回路の総容量（＝Ｃｓ＋Ｃloed＋Ｃsub ）である。
【００１６】
この際、最適な移動度補正時間ｔは、次式で与えられる。
ｔ＝Ｃ／（ｋ・μ・Ｖsig ）                                            式（２）
なお、式（２）を式（１）に代入すると、補正時間が最適化された際の駆動電流Ｉdsは、次式で与えられることが分かる。
Ｉds＝ｋ・μ・｛Ｖsig ／２｝2                                         式（３）
【００１７】
このことは、計算上導き出される最適な移動度補正時間が、駆動トランジスタＮ２のソース電位Ｖｓを信号電位Ｖsig の半分に当たる電位分だけ持ち上げるのに必要な時間で与えられることを意味する。換言すると、移動度補正電圧ΔＶが、信号電位Ｖsig の半分で与えられることを意味する。
図５に、信号電位Ｖsig と最適な補正時間ｔとの関係を示す。図５に太線で示す曲線が、移動度補正が最適化される際の補正電圧ΔＶと補正時間との関係である。
【００１８】
そこで、移動度補正時には、各信号電位Ｖsig について過不足なく移動度補正が実行されるように、図４（Ａ）に示す２回目のＨレベル期間の立ち下がりを図５の曲線に合わせて変化させている。
図６に、具体例を示す。図６は、信号電位Ｖsig が３Ｖの場合の信号波形例である。なお、図６（Ａ）は、書込制御線ＷＳＬの駆動波形である。図６（Ｂ）は、点灯制御線ＬＳＬの駆動波形である。図６（Ｃ）は、駆動トランジスタＮ２のゲート電位Ｖｇの波形である、図６（Ｄ）は、駆動トランジスタＮ２のソース電位Ｖｓの波形である。
【００１９】
図６（Ｄ）に示すように、移動度補正期間中に、駆動トランジスタＮ２のソース電位Ｖｓは１．５Ｖ上昇する。従って、移動度補正後の駆動トランジスタＮ２のゲート・ソース間電圧Ｖgsは１．５Ｖ＋Ｖthになる。
これらの補正動作により、閾値補正と移動度補正が最適化される。すなわち、駆動トランジスタＮ２の特性バラツキが、発光輝度差として知覚されないようにできる。
【００２０】
ところが、昨今の表示パネルには、移動度補正時間に十分な時間を割り当たられない問題が生じている。その原因は、パネルサイズの大型化と駆動周波数の高周波化である。
前述したように、移動度補正時間は、信号電位Ｖsig の大きさによって定まる。このため、図５に示すように、低階調域ほど移動度補正時間は長くなる。そして、この低階調域についても移動度補正を完了できなければ、移動度補正動作を完了したことにならない。
【００２１】
すなわち、画素回路の駆動時間は、低階調域の移動度補正が完了するのに必要な時間以上には短くすることができない。
このため、パネルサイズの大型化や駆動周波数の高周波化への技術的な対応が困難になっている。
【課題を解決するための手段】
【００２２】
そこで、発明者らは、自発光型の表示パネルモジュールとして、
（ａ）保持容量と、保持容量の２つの電極に制御電極と一方の主電極が接続され、保持容量に蓄積された電圧に応じた大きさの駆動電流を自発光素子に供給する駆動トランジスタと、駆動トランジスタの制御電極に対する電位の書き込みを制御するサンプリングトランジスタとを有する画素領域を、表示領域内にマトリクス状に配置した画素アレイ部と、
（ｂ）信号線に、対応する電位を印加する第１の駆動部と、
（ｃ）サンプリングトランジスタの制御電極に接続される第１の制御線を２値の駆動電圧で駆動する第２の駆動部であって、画素階調に対応する信号電位の書き込み期間の終了時の駆動電位の降下変化を、駆動トランジスタの制御電極とサンプリングトランジスタの制御電極との間に形成されたカップリング構造を通じて駆動トランジスタの制御電極に伝搬させ、直前に書き込まれた信号電位をカップリング電圧分だけ低下させる第２の駆動部と
を有するものを提案する。
【００２３】
また、発明者らは、自発光型の表示パネルモジュールとして、
（ａ）保持容量と、保持容量の２つの電極に制御電極と一方の主電極が接続され、保持容量に蓄積された電圧に応じた大きさの駆動電流を自発光素子に供給する駆動トランジスタと、駆動トランジスタの制御電極に対する電位の書き込みを制御するサンプリングトランジスタとを有する画素領域を、表示領域内にマトリクス状に配置した画素アレイ部と、
（ｂ）信号線に、対応する電位を印加する第１の駆動部と、
（ｃ）駆動トランジスタの閾値補正時には、低位のオン電位をサンプリングトランジスタの制御電極に印加し、駆動トランジスタの画素階調に対応する信号電位の書き込み時には、高位のオン電位をサンプリングトランジスタの制御電極に印加する第２の駆動部であって、信号電位の書き込み期間の終了時の駆動電位の降下変化を、駆動トランジスタの制御電極とサンプリングトランジスタの制御電極との間に形成されたカップリング構造を通じて駆動トランジスタの制御電極に伝搬させ、直前に書き込まれた信号電位をカップリング電圧分だけ低下させる第２の駆動部と
を有するものを提案する。
【００２４】
なお、画素階調に対応する信号電位の書き込み期間Ｔが、各信号電位について計算上導き出される移動度補正時間長ｔより短く設定されることが望ましい。
また、前述した表示パネルモジュールは、駆動トランジスタの他方の主電極に接続される第２の制御線に、低位駆動電圧又は高位駆動電圧を時間順次に与える第３の駆動部であって、非発光期間の開始から前記駆動トランジスタの特性補正期間が開始されるまでの間、低位駆動電圧を印加し、前記駆動トランジスタの特性補正期間の開始以降、高位駆動電圧を印加する第３の駆動部を更に有することが望ましい。
【００２５】
また、ここでのカップリング構造は、駆動トランジスタの制御電極とサンプリングトランジスタの制御電極に各電極が接続される容量パターンにより実現されることが望ましい。または、ここでのカップリング構造は、サンプリングトランジスタの制御電極と主電極の間に形成される拡散容量により実現されることが望ましい。
【００２６】
また、発明者らは、前述したパネル構造を有する表示パネルモジュールを搭載した電子機器を提案する。
ここで、電子機器は、表示パネルモジュールと、システム全体の動作を制御するシステム制御部と、システム制御部に対する操作入力を受け付ける操作入力部とで構成する。
【発明の効果】
【００２７】
発明者らの提案する発明の場合、カップリング動作によって、駆動トランジスタの制御電極電位を発光開始後に下降させることにより、駆動トランジスタのゲート・ソース間電圧を最適化する。
【００２８】
すなわち、信号電位の書き込み時には、発光期間で使用する電位関係を得るのに必要な信号電位よりも高い信号電位を用いて移動度補正時間を短縮し、その後のカップリング動作によって移動度補正量と信号電位との整合性を確保する。
この駆動方法の場合、カップリング量に応じて移動度補正時間の短縮量を調整できる。結果的に、パネルサイズの拡大や駆動周波数の高周波化にも対応することが可能になる。
【発明を実施するための最良の形態】
【００２９】
以下、発明を、アクティブマトリクス駆動型の有機ＥＬパネルモジュールに適用する場合について説明する。
なお、本明細書で特に図示又は記載されない部分には、当該技術分野の周知又は公知技術を適用する。また以下に説明する形態例は、発明の一つの形態例であって、これらに限定されるものではない。
【００３０】
（Ａ）外観構成
この明細書では、画素アレイ部と駆動回路（例えば信号線駆動部及び制御線駆動部等）を、半導体プロセスを用いて同じ基板上に形成する表示パネルモジュールだけでなく、例えば特定用途向けＩＣとして製造された駆動回路を画素アレイ部と同じ基板上に実装したものも表示パネルモジュールと呼ぶ。
【００３１】
図７に、有機ＥＬパネルモジュールの外観構成例を示す。有機ＥＬパネルモジュール２１は、支持基板２３のうち画素アレイ部の形成領域に対向基板２５を貼り合わせた構造を有している。
支持基板２３は、ガラス、プラスチックその他の基材で構成される。対向基板２５も、ガラス、プラスチックその他の透明部材を基材とする。
【００３２】
対向基板２５は、封止材料を挟んで支持基板２３の表面を封止する部材である。
なお、基板の透明性は光の射出側だけ確保されていれば良く、他方の基板側は不透性の基板でも良い。この他、有機ＥＬパネルモジュール２１には、外部信号や駆動電源を入力するためのＦＰＣ（フレキシブルプリントサーキット）２７が配置される。
【００３３】
（Ｂ）形態例１
（Ｂ−１）システム構成
図８に、この形態例に係る有機ＥＬパネルモジュール３１のシステム構成例を示す。なお、図８には、図１との対応部分に同一符号を付して示す。
図８に示す有機ＥＬパネルモジュール３１は、画素アレイ部３３と、その駆動回路である信号線駆動部３５、制御線駆動部３７及び９で構成される。
以下では、形態例に特有の駆動回路の構成について説明する。
【００３４】
（ａ）画素アレイ部
この形態例に係る画素アレイ部３３の場合も、ホワイトユニットを構成する１画素が、画面内の垂直方向と水平方向についてそれぞれ規定の解像度で配置されている。ただし、この形態例の場合、ホワイトユニットを構成する１画素には、図９に示す構造を有するサブ画素４１を使用する。図９には、図３との対応部分に同一符号を付して示す。
【００３５】
サブ画素４１は、薄膜トランジスタＮ１と、薄膜トランジスタＮ２と、信号電位Ｖsig
を保持する保持容量Ｃｓと、カップリング容量Ｃｃと、有機ＥＬ素子ＯＬＥＤとで構成される。
サブ画素４１（図９）とサブ画素１１（図３）との違いは、カップリング容量Ｃｃの有無である。この形態例の場合、サンプリングトランジスタＮ１のゲート電極と駆動トランジスタＮ２のゲート電極の間にカップリング容量Ｃｃが配置される。
【００３６】
このカップリング容量Ｃｃの存在により、書込制御線ＷＳＬが立ち下がる際の電位変化を、駆動トランジスタＮ２のゲート電極配線に伝搬させることができる。すなわち、サンプリングトランジスタＮ１の２回目のオン動作によって書き込まれた信号電位Ｖsig をカップリング電圧分だけ低下させることができる。
【００３７】
（ｂ）信号線駆動部の構成
信号線駆動部３５は、画素データＤinに対応する信号電位Ｖsig を信号線ＤＴＬに供給する駆動デバイスである。
図１０に、信号線駆動部３５の内部構成例を示す。信号線駆動部３５は、シフトレジスタ５１、ラッチ部５３、ディジタル／アナログ変換部５５、スイッチ５７で構成される。
シフトレジスタ５１は、クロック信号ＣＫに基づいて、画素データＤinの取り込みタイミングを与える回路デバイスである。
【００３８】
ラッチ部５３は、シフトレジスタ５１から与えられるタイミング信号に基づいて、画素データＤinを対応する記憶領域に取り込む記憶回路である。
ディジタル／アナログ変換回路５５は、ラッチ部５３に取り込まれた画素データＤinを、アナログの信号電圧Ｖsig に変換する回路デバイスである。なお、ディジタル／アナログ変換回路５５の変換特性は、Ｈレベル基準電位ＶrefHとＬレベル基準電位ＶrefLによって規定される。この形態例の場合、後述するように、信号電位Ｖsig の書き込み終了後のカップリング動作を通じて駆動トランジスタＮ２のゲート電位Ｖｇを下降させる駆動方式が用いられる。
【００３９】
このため、ディジタル／アナログ変換回路５５では、カップリング駆動時の電圧降下分を想定した信号振幅が得られるように基準電位を調整する。具体的には、Ｈレベル基準電位ＶrefHを、カップリング動作後に実現される信号振幅に対して、カップリング電圧分だけ高い電位に設定する。勿論、カップリング電圧が大きいほど、Ｈレベル基準電位ＶrefHを大きくする必要がある。
【００４０】
図１１に、この形態例で信号線ＤＴＬに印加する入出力特性（破線で示す）と、カップリング動作を通じて最終的に実現される入出力特性（実線で示す）との関係を示す。この形態例の場合、ディジタル／アナログ変換回路５５は、７Ｖの信号振幅が印加されたのと同じ信号振幅が最終的に得られるように、Ｈレベル基準電位ＶrefHを８Ｖに設定する。
【００４１】
このように、信号線ＤＴＬに印加される信号電位Ｖsig の信号振幅が最終的に実現される信号振幅よりも大きいため、移動度補正時に必要となる時間も、カップリング動作を組み合わせない場合の移動度補正時間よりも短くなる。特に、低階調域における移動度補正期間の短縮効果が大きくなる。
スイッチ５７は、画素階調に対応する信号電位Ｖsig と閾値補正用のオフセット電位Ｖofs のいずれか一方を、選択的に対応する信号線ＤＴＬに出力する回路デバイスである。具体的には、信号電位Ｖsig の書き込み兼移動度補正期間にのみ信号電位Ｖsig が出力される。
【００４２】
（ｃ）第１の制御線駆動部の構成
制御線駆動部３７は、書込制御線ＷＳＬを通じて、サブ画素４１への信号電位Ｖsig
等の書き込みを線順次に制御する駆動デバイスである。
図１２に、制御線駆動部３７の部分構成例を示す。なお、図１２に示す構成は、１つの水平ラインに対応する構成である。従って、画面内の垂直方向には、図１２に示す構成の回路を、垂直解像度数分だけ配置する。
【００４３】
図１２の場合、制御線駆動部３７は、Ｐチャネル型の薄膜トランジスタＰ１１の一方の主電極を電源線Ｖcc1 に接続し、他方の主電極を書込制御線ＷＳＬに接続する。この書込制御線ＷＳＬには、Ｎチャネル型の薄膜トランジスタＮ１１の一方の主電極を接続する。なお、Ｎチャネル型の薄膜トランジスタＮ１１の他方の主電極は接地電源ＶＳＳに接続される。
【００４４】
因みに、Ｐチャネル型の薄膜トランジスタＰ１１のゲート電極とＮチャネル型の薄膜トランジスタＮ１１のゲート電極には、共通の制御信号線Ｓcnt1が接続される。これら２つの薄膜トランジスタはチャネルの特性が異なるため、一方がオン動作しているとき、他方はオフ動作する。すなわち、相補動作する。
この形態例の場合、制御信号線Ｓcnt1の電位は、前段に位置するシフトレジスタのうち対応する出力段の出力パルスを通じて２値的に制御される。
【００４５】
前述したように、制御線駆動部３７は、非発光期間の１水平走査期間に２回のＨレベル期間を与えるように動作する。このうち、２回目のＨレベル期間は移動度補正期間に用いられる。
従って、印加される信号電位Ｖsig の半分に相当する電圧を保持容量Ｃｓに充電するのに必要な時間が、移動度補正に必要な時間となる。ただし、この形態例の場合には、信号電位Ｖsig の電位がカップリング駆動による降下分を想定して高めに設定されている。従って、制御線駆動部３７による２回目のＨレベル期間は、（信号電位Ｖsig−カップリング電圧）／２を充電するのに必要な時間として設定される。
【００４６】
図１３に、この形態例で使用する移動度補正カーブの形状を太線で示す。なお、図１３の場合には、信号線ＤＴＬに印加される信号電位Ｖsig の最大振幅が８Ｖであり、カップリング駆動による降下電圧が１Ｖの場合を想定している。
従って、図１３では、信号線ＤＴＬに印加される信号電位Ｖsig が８Ｖの場合でも、移動度補正量が３．５Ｖに遷移するのに必要な時間が移動度補正時間の最適値になる。
【００４７】
同様に、信号線ＤＴＬに印加される信号電位Ｖsig が７Ｖの場合でも、移動度補正量が３Ｖに遷移するのに必要な時間が移動度補正時間の最適値になる。
また、信号線ＤＴＬに印加される信号電位Ｖsig が６Ｖの場合でも、移動度補正量が２．５Ｖに遷移するのに必要な時間が移動度補正時間の最適値になる。
また、信号線ＤＴＬに印加される信号電位Ｖsig が５Ｖの場合でも、移動度補正量が２Ｖに遷移するのに必要な時間が移動度補正時間の最適値になる。
【００４８】
また、信号線ＤＴＬに印加される信号電位Ｖsig が４Ｖの場合でも、移動度補正量が１．５Ｖに遷移するのに必要な時間が移動度補正時間の最適値になる。
また、信号線ＤＴＬに印加される信号電位Ｖsig が３Ｖの場合でも、移動度補正量が１Ｖに遷移するのに必要な時間が移動度補正時間の最適値になる。
また、信号線ＤＴＬに印加される信号電位Ｖsig が２Ｖの場合でも、移動度補正量が０．５Ｖに遷移するのに必要な時間が移動度補正時間の最適値になる。
【００４９】
これらの最適値を結んだ太線が、制御線駆動部３７が移動度補正時の終了時に印加すべき駆動波形となる。
図１３に示す移動度補正カーブを見て分かるように、図５で説明した移動度補正カーブに比して、各信号電位Ｖsig に対応する移動度補正時間が短くなっていることが分かる。
例えば発光輝度を実現する信号電位Ｖsig が２Ｖの場合に着目すると、図５の場合には 300μｓ必要であった移動度補正時間が約 0.9μｓにまで短縮していることが分かる。
【００５０】
なお、図５については、２Ｖの信号電位Ｖsig が与えられた場合に、補正電圧が１Ｖに達する時間を移動度補正時間として求めている。一方、図１３については、１Ｖのカップリング駆動を考慮し、３Ｖの信号電位Ｖsig が与えられる場合に、補正電圧が１Ｖに達する時間を移動度補正時間として求めている。
以上の通り、補正時間の短縮効果は約２μｓであり、１００分率表示では実に７０％もの短縮効果が認められる。
【００５１】
また、この形態例の場合、信号電位Ｖsig の違いによる移動度補正時間の違いは非常に小さく、ほぼ同一と看做すことができる。実際、補正時間の差は、最大でも 300ｎｓ程度である。この程度の時間差であれば、駆動パルスのトランジェントによって、同様の移動度補正カーブを実現することができる。このため、この形態例の場合には、２回目の駆動パルスについても、その立ち下がり波形を矩形波とする。
【００５２】
（ｄ）第２の制御線駆動部の構成
制御線駆動部９は、点灯制御線ＬＳＬを通じて、サブ画素４１への駆動電源の供給と停止を線順次に制御する駆動デバイスである。
図１４に、制御線駆動部９の部分構成例を示す。なお、図１４に示す構成は、１つの水平ラインに対応する構成である。従って、画面内の垂直方向には、図１４に示す構成の回路を、垂直解像度数分だけ配置する。
【００５３】
図１４の場合、第２の制御線駆動部９は、Ｐチャネル型の薄膜トランジスタＰ２１の一方の主電極を電源線Ｖcc2 に接続し、他方の主電極を点灯制御線ＬＳＬに接続する。この点灯制御線ＬＳＬには、Ｎチャネル型の薄膜トランジスタＮ２１の一方の主電極を接続する。なお、Ｎチャネル型の薄膜トランジスタＮ２１の他方の主電極は接地電源ＶＳＳに接続される。
【００５４】
因みに、Ｐチャネル型の薄膜トランジスタＰ２１のゲート電極とＮチャネル型の薄膜トランジスタＮ２１のゲート電極には、共通の制御信号線Ｓcnt2が接続される。これら２つの薄膜トランジスタはチャネルの特性が異なるため、一方がオン動作しているとき他方はオフ動作する。すなわち、相補動作する。
この形態例の場合、制御信号線Ｓcnt2の電位は、前段に位置するシフトレジスタのうち対応する出力段の出力パルスを通じて２値的に制御される。
【００５５】
（Ｂ−２）駆動動作
以下では、この形態例に係る有機ＥＬパネルモジュール３１の駆動動作例を説明する。
図１５に、あるサブ画素４１に着目した内部電位の変化を示す。図１５（Ａ）は、書込制御線ＷＳＬの駆動波形である。図１５（Ｂ）は、信号線ＤＴＬの駆動波形である。図１５（Ｃ）は、点灯制御線ＬＳＬの駆動波形である。図１５（Ｄ）は、駆動トランジスタＮ２のゲート電位Ｖｇの電位変化を示す波形である。図１５（Ｅ）は、駆動トランジスタＮ２のソース電位Ｖｓの電位変化を示す波形である。
【００５６】
（ａ）初期化動作
発光期間が終了し、非発光期間が開始すると、信号電位Ｖsig の新たな書き込みに備えてサブ画素４１の初期化動作が実行される。このとき、点灯制御線ＬＳＬの電位は接地電位（すなわち、ＶＳＳ）に制御される。
図１６に、この動作時におけるサブ画素４１の等価回路を示す。図１６に示すように、サンプリングトランジスタＮ１はオフ制御されている。
【００５７】
このとき、駆動トランジスタＮ２のゲート電極と点灯制御線ＬＳＬの間の電圧が閾値電圧Ｖthより大きくなっている。このため、駆動トランジスタＮ２がオン動作し、保持容量Ｃｓに保持されていた電荷が引き出される。この電荷の引出しに伴い、駆動トランジスタＮ２のソース電位Ｖｓ（有機ＥＬ素子ＯＬＥＤとの接続側の電位）は接地電位ＶＳＳになる。また、駆動トランジスタＮ２のゲート電位Ｖｇも、ソース電位Ｖｓの電位低下に引きずられるように低下する。
【００５８】
（ｂ）閾値補正準備及び閾値補正動作
初期化動作が完了すると、サンプリングトランジスタＮ１がオン動作し、駆動トランジスタＮ２のゲート電極に、基準電位としてのオフセット電位Ｖofs を印加する状態になる。図１７に、この時点におけるサブ画素４１の等価回路を示す。このとき、保持容量Ｃｓは、Ｖofs −ＶＳＳで与えられる電圧が印加された状態に制御される。この電圧は、駆動トランジスタＮ２の閾値電圧Ｖth(N2)より広い状態である。この電位状態によって、閾値補正準備動作が完了する。
【００５９】
この電位状態において、点灯制御線ＬＳＬの電位が印加される３つの電位のうちの中間電位に当たる発光電位Ｖcc2 に切り替わる。図１８に、この時点におけるサブ画素４１の等価回路を示す。このとき、駆動トランジスタＮ２のドレイン・ソース間電圧Ｖdsが広がる。このため、駆動トランジスタＮ２がオン状態になり、点灯制御線ＬＳＬより保持容量Ｃｓの方向に電流が流れ込み、保持容量Ｃｓに保持されている電荷を中和する。これに伴い、駆動トランジスタＮ２のソース電位Ｖｓが上昇を開始する。
【００６０】
なお、このソース電位Ｖｓの上昇は、保持容量Ｃｓに保持される電圧が、駆動トランジスタＮ２の閾値電圧Ｖth（N2）に達した時点で停止する。これは、駆動トランジスタＮ２が自動的にカットオフするためである。
やがて、閾値補正期間が終了すると、図１９に示すように、サンプリングトランジスタＮ１がオフ制御される。
【００６１】
厳密には、この閾値補正期間の終了時にも、カップリング容量Ｃｃを通じて駆動トランジスタＮ２のゲート電位Ｖｇが低下する。もっとも、駆動トランジスタＮ２はカットオフ状態にある。このとき、駆動トランジスタＮ２のソース電極（有機ＥＬ素子ＯＬＥＤの陽電極）もフローティング状態にある。従って、ゲート電位Ｖｇの低下に連動して、ソース電位Ｖｓも低下するものの、保持容量Ｃｓに保持されたゲート・ソース間電圧Ｖgsは閾値電圧Ｖthを維持する。
【００６２】
（ｃ）信号電位の書き込み兼移動度補正動作
閾値補正動作が完了すると、信号線ＤＴＬの電位はオフセット電位Ｖofs から信号電位Ｖsig に切り替わる。この後、書込制御線ＷＳＬがＨレベルに制御され、サンプリングトランジスタＮ１がオン制御される。図２０に、この時点におけるサブ画素４１の等価回路を示す。信号電位Ｖsig の書き込みによって、保持容量Ｃｓの電圧は再び閾値電圧Ｖth(N2)より拡大し、駆動トランジスタＮ２がオン制御される。
【００６３】
これにより、駆動電流Ｉdsの供給が開始される。なお、駆動電流Ｉdsは、有機ＥＬ素子ＯＬＥＤに寄生する容量Ｃel等を充電するように流れ込む。これにより、有機ＥＬ素子ＯＬＥＤの陽極電位（駆動トランジスタＮ２のソース電位Ｖｓ）は、移動度補正電圧ΔＶだけ上昇する。なお、駆動パルスが与える移動度補正時間Ｔは、全ての信号電位Ｖsig について共通である。もっとも、実際の駆動パルスの波形は、配線容量等の影響により、図１３に示すようなトランジェントが現われる。
【００６４】
このため、高輝度階調の移動度補正時間よりは低輝度階調の移動度補正時間が長くなる。
なお、いずれにしても、使用される移動度補正時間Ｔは、実際に書き込まれる信号電位Ｖsig
について計算上求められる移動度補正時間ｔよりも短く済む。
また、ここでの移動度補正電圧ΔＶは、続いて実行されるカップリング動作を考慮し、実際に印加されている信号電位Ｖsig の半分よりも小さい値になる。
【００６５】
言うまでもなく、ここでの移動度補正電圧ΔＶは、有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖth(oled)を超えないように定められている。
従って、移動度補正動作中に有機ＥＬ素子ＯＬＥＤがオン動作することはない。すなわち、移動度補正動作中も、有機ＥＬ素子ＯＬＥＤは非点灯のままである。
【００６６】
（ｄ）発光動作（カップリング動作を含む）
移動度補正動作が完了すると、サンプリングトランジスタＮ１がオフ制御される。図２１に、この時点におけるサブ画素４１の等価回路を示す。
このとき、書込制御線ＷＳＬの駆動パルスは、Ｈレベル（Ｖcc1 ）からＬレベル（ＶＳＳ）に変化する。
【００６７】
この電位変化によって、サンプリングトランジスタＮ１はオフ制御され、信号線ＤＴＬと駆動トランジスタＮ２のゲート電極との電気的な接続が切り離される。
同時に、サンプリングトランジスタＮ１のオフ制御時の電位変化（＝Ｖcc1 −ＶＳＳ）が、カップリング容量Ｃｃを通じ、フローティング状態になった駆動トランジスタＮ２のゲート電位Ｖｇに伝搬する。
【００６８】
すなわち、駆動トランジスタＮ２のゲート電位Ｖｇは、信号電位Ｖsig からＶsig −ΔＶｇに降下する。一方、駆動トランジスタＮ２のソース電位Ｖｓは、有機ＥＬ素子ＯＬＥＤに寄生する容量等に充電された電位によって固定的に与えられる。
従って、カップリング動作によって、駆動トランジスタＮ２のゲート・ソース間電圧Ｖgs’は、信号電位Ｖsig を書き込んだ際のＶgsからＶgs−ΔＶｇに変化する。
【００６９】
このカップリング動作が終了すると、駆動トランジスタＮ２を通じて供給される駆動電流Ｉds’による寄生容量等の充電を通じ、有機ＥＬ素子ＯＬＥＤの陽極電位が引き続き上昇する。
この陽極電位の上昇に伴い、駆動トランジスタＮ２のソース電位Ｖｓが上昇する。また、駆動トランジスタＮ２のソース電位Ｖｓの上昇に伴って、駆動トランジスタＮ２のゲート電位Ｖｇもブートストラップ動作により上昇する。
【００７０】
図２２に、この時点におけるサブ画素４１の等価回路を示す。この後、ソース電位Ｖｓが有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖth(oled)に達した時点で、有機ＥＬ素子ＯＬＥＤはオン動作し、保持容量Ｃｓに保持されている電圧Ｖgs’に応じて定まる駆動電流Ｉds’に応じた輝度レベルで発光を開始する。
図２２においては、発光開始時における駆動トランジスタＮ２のゲート電位ＶｇをＶｘとしている。
【００７１】
最後に図２３を用い、カップリング動作後の電位関係が適正になることを説明する。図２３（Ａ）は書込制御線ＷＳＬの駆動波形であり、図２３（Ｂ）は点灯制御線ＬＳＬの駆動波形である。また、図２３（Ｃ）は駆動トランジスタＮ２のゲート電位Ｖｇの電位変化の波形であり、図２３（Ｄ）は駆動トランジスタＮ２のソース電位Ｖｓの電位変化の波形である。
【００７２】
なお、図２３においては、実際に供給される信号電位Ｖsig が４Ｖである場合（実質的に実現したい信号電位Ｖsig が３Ｖの場合）について表している。
図２３に示すように、移動度補正時間Ｔは、計算上の移動度補正時間ｔよりも短く設定されている。従って、信号電位Ｖsig が４Ｖの場合における計算上の移動度補正電圧は２Ｖであるが、この例の場合には移動度補正電圧が１．５Ｖに達した時点で移動補正期間が終了する。このとき、駆動トランジスタＮ２のゲート・ソース間電圧Ｖgsは２．５Ｖ＋Ｖthである。
【００７３】
この状態で、書込制御線ＷＳＬの電位変化が容量カップリングによって、駆動トランジスタＮ２のゲート電極に伝搬する。この形態例の場合には、信号電位Ｖsig の大きさに関係なく１Ｖである。
すると、カップリング駆動の影響によって、駆動トランジスタＮ２のゲート電位Ｖｇは３Ｖに低下する。
【００７４】
すなわち、駆動トランジスタＮ２のゲート・ソース間電圧Ｖgsは１．５Ｖ＋Ｖthに縮小する。
この電位状態は、最初から３Ｖの信号電位Ｖsig を信号線ＤＴＬに印加した状態で移動度補正動作を実行する場合（図６）と全く同じ電位状態である。
【００７５】
（Ｂ−３）形態例の効果
この形態例の場合、サンプリングトランジスタＮ１と駆動トランジスタＮ２のゲート電極間にカップリング容量Ｃｃを接続し、移動度補正期間終了時の電位変化によって保持容量Ｃｓの保持電圧Ｖgsを縮小させる駆動方式を採用する。
この駆動方式の採用により、信号線ＤＴＬに印加する信号振幅を、カップリング動作を考慮しない場合の信号振幅よりも大きくできる。その結果、カップリング動作を採用しない場合に比して移動度補正時間を短縮することができる。
【００７６】
加えて、カップリング動作後の電位関係に対応する移動度補正電圧は、信号線ＤＴＬに印加されている信号電位Ｖsig についての計算上の移動度補正電圧よりも小さく済む。このため、必要な移動度補正電圧を得るための移動度補正時間は、ますます短縮される。結果的に、カップリング動作を採用しない場合に比して、移動度補正時間を大幅に短縮することができる。
【００７７】
この結果、パネルサイズの拡大や駆動周波数の高周波化にも容易に対応可能な有機ＥＬパネルを実現することができる。
しかも、マイナス方向（ゲート・ソース間電圧Ｖgsを圧縮する方向）のカップリング動作を採用した移動度補正方式の場合には、矩形パルスを生成するだけで良く、制御線駆動部３７の回路構成を単純化できる。従って、制御線駆動部３７を、画素アレイ部３３内にサブ画素と同じパネル上に同じプロセスを用いて形成することができる。
これにより、有機ＥＬパネルの更なる低コスト化や低消費電力化を実現することができる。
【００７８】
（Ｃ）形態例２
（Ｃ−１）システム構成
図２４に、２つ目の形態例に係る有機ＥＬパネルモジュール６１のシステム構成例を示す。なお、図２４には、図１と図８の対応部分に同一符号を付して示す。
図２４に示す有機ＥＬパネルモジュール６１は、画素アレイ部３と、その駆動回路である信号線駆動部３５、制御線駆動部６３及び９で構成される。
以下では、形態例に特有の駆動回路の構成について説明する。
【００７９】
（ａ）画素アレイ部
この形態例に係る画素アレイ部３は、図１で説明した従来構造の画素アレイ部３と同じである。従って、サブ画素１１は、図２５に示すように、図３に示す画素構造と同じである。すなわち、サブ画素１１は、薄膜トランジスタＮ１と、薄膜トランジスタＮ２と、信号電位Ｖsig を保持する保持容量Ｃｓと、有機ＥＬ素子ＯＬＥＤとで構成される。
【００８０】
（ｂ）信号線駆動部の構成
信号線駆動部３５は、形態例１で説明したものを使用する。この形態例の場合にも、移動度補正動作の終了時にマイナス方向のカップリング電圧を、駆動トランジスタＮ２のゲート電位Ｖｇに重畳するためである。このため、この形態例の場合にも、事前に設定されたカップリング電圧分だけ信号線ＤＴＬに印加される信号電位Ｖsig の信号振幅を拡大した信号線駆動部３５を使用する。
【００８１】
（ｃ）第１の制御線駆動部の構成
制御線駆動部６３は、書込制御線ＷＳＬを通じて、サブ画素１１への信号電位Ｖsig
等の書き込みを線順次に制御する駆動デバイスである。ただし、この形態例の場合、制御線駆動部６３は、書込制御線ＷＳＬを３値の電位で駆動制御する。３値の電位とは、オフ電位ＶＳＳと、低位のオン電位Ｖcc11と、高位のオン電位Ｖcc12の３値である。
【００８２】
図２６に、第１の制御線駆動部６３の部分構成例を示す。なお、図２６に示す構成は、１つの水平ラインに対応する構成である。従って、画面内の垂直方向には、図２６に示す構成の回路を、垂直解像度数分だけ配置する。
図２６に示す第１の制御線駆動部６３は、Ｐチャネル型の薄膜トランジスタＰ３１の一方の主電極をスキャン電源線Ｖｃｃｐに接続し、他方の主電極を書込制御線ＷＳＬに接続する。
【００８３】
この書込制御線ＷＳＬには、Ｎチャネル型の薄膜トランジスタＮ３１の一方の主電極を接続する。なお、Ｎチャネル型の薄膜トランジスタＮ３１の他方の主電極は接地電源ＶＳＳに接続される。
なお、Ｐチャネル型の薄膜トランジスタＰ３１のゲート電極とＮチャネル型の薄膜トランジスタＮ３１のゲート電極には、共通の制御信号線Ｓcnt11 が接続される。これら２つの薄膜トランジスタはチャネルの特性が異なるため、一方がオン動作しているとき他方はオフ動作する。すなわち、相補動作する。
【００８４】
この形態例の場合、制御信号線Ｓcnt11 の電位は、前段に位置するシフトレジスタのうち対応する出力段の出力パルスを通じて２値的に制御される。
一方、スキャン電源線Ｖｃｃｐの電位も、前段に位置するシフトレジスタのうち対応する出力段の出力パルスを通じて２値的に制御される。
【００８５】
この形態例では、閾値補正期間用の低位のオン電位Ｖcc11と移動度補正期間用の高位のオン電位Ｖcc12（＞Ｖcc11）の２値で駆動する。勿論、いずれの電位もサンプリングトランジスタＮ１のオン制御に十分な電位である。ところで、２種類のオン電位を使い分けるのは、移動度補正期間の終了時における書込制御線ＷＳＬの電位変化を大きくするためである。
【００８６】
オン電位とオフ電位の電位差を大きくすることにより、サンプリングトランジスタＮ１に寄生容量を用いながらも、書込制御線ＷＳＬの電位変化を駆動トランジスタＮ２のゲート電極配線に伝搬させる手法を採用する。このため、この形態例の場合には、カップリング容量Ｃｃを配置していない。勿論、カップリング容量Ｃｃを配置することもできるが、その場合には、カップリング容量Ｃｃのサイズを形態例１の場合に比して小さくすることができる。勿論、形態例１と同じ動作原理を使用するので、高位のオン電位Ｖcc12の印加期間（移動度補正期間）は、マイナス方向のカップリング動作を採用しない場合に比して大幅に短くなっている。
【００８７】
（ｄ）第２の制御線駆動部の構成
制御線駆動部９は、形態例１で説明したものを使用する。この形態例の場合も、制御線駆動部９は、点灯制御線ＬＳＬを通じて、サブ画素１１に対する駆動電源の供給と停止を線順次に制御する。
【００８８】
（Ｃ−２）駆動動作
以下では、この形態例に係る有機ＥＬパネルモジュール６１の駆動動作例を説明する。
図２７に、あるサブ画素１１に着目した内部電位の変化を示す。図２７（Ａ）は、書込制御線ＷＳＬの駆動波形である。図２７（Ｂ）は、信号線ＤＴＬの駆動波形である。図２７（Ｃ）は、点灯制御線ＬＳＬの駆動波形である。
【００８９】
図２７（Ｄ）は、駆動トランジスタＮ２のゲート電位Ｖｇの電位変化を示す波形である。図２７（Ｅ）は、駆動トランジスタＮ２のソース電位Ｖｓの電位変化を示す波形である。
なお、この形態例の場合も、基本的な動作は形態例１と同じである。
【００９０】
（ａ）初期化動作
発光期間が終了し、非発光期間が開始すると、信号電位Ｖsig の新たな書き込みに備えてサブ画素１１の初期化動作が実行される。このとき、点灯制御線ＬＳＬの電位は接地電位（すなわち、ＶＳＳ）に制御される。
【００９１】
このとき、駆動トランジスタＮ２のゲート電極と点灯制御線ＬＳＬの間の電圧が閾値電圧Ｖthより大きくなっている。このため、駆動トランジスタＮ２がオン動作し、保持容量Ｃｓに保持されていた電荷が引き出される。この電荷の引出しに伴い、駆動トランジスタＮ２のソース電位Ｖｓ（有機ＥＬ素子ＯＬＥＤとの接続側の電位）は接地電位ＶＳＳになる。また、駆動トランジスタＮ２のゲート電位Ｖｇも、ソース電位Ｖｓの電位低下に引きずられるように低下する。
【００９２】
（ｂ）閾値補正準備及び閾値補正動作
初期化動作が完了すると、サンプリングトランジスタＮ１がオン動作し、駆動トランジスタＮ２のゲート電極に、基準電位としてのオフセット電位Ｖofs を印加する状態になる。すなわち、書込制御線ＷＳＬには、低位側のオン電位Ｖcc11が印加される。このとき、保持容量Ｃｓは、Ｖofs −ＶＳＳで与えられる電圧が印加された状態に制御される。この電圧は、駆動トランジスタＮ２の閾値電圧Ｖth(N2)より広い状態である。この電位状態によって、閾値補正準備動作が完了する。
【００９３】
この電位状態において、点灯制御線ＬＳＬの電位が印加される３つの電位のうちの中間電位に当たる発光電位Ｖcc2 に切り替わる。このとき、駆動トランジスタＮ２のドレイン・ソース間電圧Ｖdsが広がる。このため、駆動トランジスタＮ２がオン状態になり、点灯制御線ＬＳＬより保持容量Ｃｓの方向に電流が流れ込み、保持容量Ｃｓに保持されている電荷を中和する。これに伴い、駆動トランジスタＮ２のソース電位Ｖｓが上昇を開始する。
【００９４】
なお、このソース電位Ｖｓの上昇は、保持容量Ｃｓに保持される電圧が、駆動トランジスタＮ２の閾値電圧Ｖth（N2）に達した時点で停止する。これは、駆動トランジスタＮ２が自動的にカットオフするためである。
やがて、閾値補正期間が終了すると、サンプリングトランジスタＮ１がオフ制御される。すなわち、書込制御線ＷＳＬには、オフ電位ＶＳＳが印加される。
【００９５】
厳密には、この閾値補正期間の終了時にも、サンプリングトランジスタＮ１の寄生容量を通じて、書込制御線ＷＳＬの電位変化が駆動トランジスタＮ２のゲート電位Ｖｇに伝搬する。ただし、低位側のオン電位Ｖcc11とオフ電位ＶＳＳとの電位差は小さい。このため、その影響はほとんど無視することができる。
【００９６】
（ｃ）信号電位の書き込み兼移動度補正動作
閾値補正動作が完了すると、信号線ＤＴＬの電位はオフセット電位Ｖofs から信号電位Ｖsig に切り替わる。この後、書込制御線ＷＳＬが高位側のオン電位Ｖcc12に制御され、サンプリングトランジスタＮ１がオン制御される。
信号電位Ｖsig の書き込みによって、保持容量Ｃｓの電圧は再び閾値電圧Ｖth(N2)より拡大し、駆動トランジスタＮ２がオン制御される。
【００９７】
これにより、駆動電流Ｉdsの供給が開始される。なお、駆動電流Ｉdsは、有機ＥＬ素子ＯＬＥＤに寄生する容量Ｃel等を充電するように流れ込む。これにより、有機ＥＬ素子ＯＬＥＤの陽極電位（駆動トランジスタＮ２のソース電位Ｖｓ）は、移動度補正電圧ΔＶだけ上昇する。なお、駆動パルスが与える移動度補正時間Ｔは、全ての信号電位Ｖsig について共通である。もっとも、実際の駆動パルスの波形は、配線容量等の影響により、図１３に示すようなトランジェントが現われる。
【００９８】
このため、高輝度階調の移動度補正時間よりは低輝度階調の移動度補正時間が長くなる。勿論、移動度補正時間は、マイナス方向のカップリング駆動後の信号電位Ｖsig について最適化されるように設定されている。
従って、ここでの移動度補正時間Ｔは、実際に書き込まれる信号電位Ｖsig について計算上求められる移動度補正時間ｔよりも短く済む。
また、ここでの移動度補正電圧ΔＶは、続いて実行されるカップリング動作を考慮し、実際に印加されている信号電位Ｖsig の半分よりも小さい値になる。
【００９９】
言うまでもなく、ここでの移動度補正電圧ΔＶは、有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖth(oled)を超えないように定められている。
従って、移動度補正動作中に有機ＥＬ素子ＯＬＥＤがオン動作することはない。すなわち、移動度補正動作中も、有機ＥＬ素子ＯＬＥＤは非点灯のままである。
【０１００】
（ｄ）発光動作（カップリング動作を含む）
移動度補正動作が完了すると、サンプリングトランジスタＮ１がオフ制御される。すなわち、書込制御線ＷＳＬの印加電位が、高位側のオン電位Ｖcc12からオフ電位ＶＳＳに切り替え制御される。図２８に、この時点におけるサブ画素１１の等価回路を示す。
このときの電位変化は、閾値補正動作時の終了時よりも格段に大きい。勿論、高位側のオン電位Ｖcc12は、伝搬させたいカップリング電圧の大きさを考慮して定められている。
【０１０１】
この電位変化によって、サンプリングトランジスタＮ１はオフ制御され、信号線ＤＴＬと駆動トランジスタＮ２のゲート電極との電気的な接続が切り離される。
同時に、サンプリングトランジスタＮ１のオフ制御時の電位変化（＝Ｖcc12−ＶＳＳ）が、サンプリングトランジスタＮ１の寄生容量を通じ、フローティング状態になった駆動トランジスタＮ２のゲート電位Ｖｇに伝搬する。
【０１０２】
すなわち、駆動トランジスタＮ２のゲート電位Ｖｇは、信号電位Ｖsig からＶsig −ΔＶｇに降下する。一方、駆動トランジスタＮ２のソース電位Ｖｓは、有機ＥＬ素子ＯＬＥＤに寄生する容量等に充電された電位によって固定的に与えられる。
従って、カップリング動作によって、駆動トランジスタＮ２のゲート・ソース間電圧Ｖgs’は、信号電位Ｖsig を書き込んだ際のＶgsからＶgs−ΔＶｇに変化する。
【０１０３】
このカップリング動作が終了すると、駆動トランジスタＮ２を通じて供給される駆動電流Ｉds’による寄生容量等の充電を通じ、有機ＥＬ素子ＯＬＥＤの陽極電位が引き続き上昇する。
この陽極電位の上昇に伴い、駆動トランジスタＮ２のソース電位Ｖｓが上昇する。また、駆動トランジスタＮ２のソース電位Ｖｓの上昇に伴って、駆動トランジスタＮ２のゲート電位Ｖｇもブートストラップ動作により上昇する。
【０１０４】
この後、ソース電位Ｖｓが有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖth(oled)に達した時点で、有機ＥＬ素子ＯＬＥＤはオン動作し、保持容量Ｃｓに保持されている電圧Ｖgs’に応じて定まる駆動電流Ｉds’に応じた輝度レベルで発光を開始する。
【０１０５】
（Ｃ−３）形態例の効果
この形態例の場合には、移動度補正期間に書込制御線ＷＳＬに印加される高位側のオン電位Ｖcc12を大きくする。すなわち、前述したように、オン電位Ｖcc12からオフ電位ＶＳＳに切り替える際の電位変化を大きくする。これにより、カップリング容量Ｃｃを持たない場合でも、形態例１と同じ効果を実現することができる。
【０１０６】
すなわち、カップリング動作を採用しない場合に比して、移動度補正時間を大幅に短縮することができる。
この結果、パネルサイズの拡大や駆動周波数の高周波化にも容易に対応可能な有機ＥＬパネルを実現することができる。
【０１０７】
しかも、マイナス方向（ゲート・ソース間電圧Ｖgsを圧縮する方向）のカップリング動作を採用した移動度補正方式の場合には、矩形パルスを生成するだけで良く、制御線駆動部６３の回路構成を単純化できる。従って、制御線駆動部６３を、画素アレイ部３内にサブ画素１１と同じパネル上に同じプロセスを用いて形成することができる。これにより、有機ＥＬパネルの更なる低コスト化や低消費電力化を実現することができる。
【０１０８】
また、この形態例の場合には、画素アレイ部３を構成するサブ画素１１にカップリング容量Ｃｃを配置しなくて済むため、画素サイズを小さくすることができる。従って、高精細化に有利である。
なお、この形態例では、カップリング容量Ｃｃを用いなかったが、言うまでもなく、カップリング容量Ｃｃを組み合わせることもできる。
【０１０９】
（Ｄ）他の形態例
（Ｄ−１）制御線駆動部の他の構成例（１）
前述した形態例２においては、書込制御線ＷＳＬに印加するオン電位を２種類用意した。しかし、オン電位を、高位側のオン電位Ｖcc12だけにしても良い。
【０１１０】
ただし、このオン電位Ｖcc12は、前述したように、サンプリングトランジスタＮ１の寄生容量を通じて、駆動トランジスタＮ２のゲート電極配線にマイナス方向のカップリング電圧を印加できることが条件となる。図２９に、対応する動作例を示す。因みに、図２９（Ａ）〜（Ｅ）は、図２７（Ａ）〜（Ｅ）に対応する。なお、この駆動方式の場合、制御線駆動部３７の回路構成の簡略化に有利である。勿論、この場合も、カップリング容量Ｃｃを組み合わせることもできる。
【０１１１】
（Ｄ−２）制御線駆動部の他の構成例（２）
前述した形態例２の場合には、書込制御線ＬＳＬの駆動部として、図２６に示す回路構成の制御線駆動部６３を例示した。
しかし、同様の制御は、他の回路構成によっても実現できる。図３０に、書込制御線ＷＳＬの駆動に適する制御線駆動部６３の他の構成例を示す。
【０１１２】
図３０に示す制御線駆動部６３では、書込制御線ＷＳＬに印加する３値の電位ＶＳＳ、Ｖcc11、Ｖcc12のそれぞれについて１つのスイッチ（薄膜トランジスタ）を配置する構成を採用する。
図３０に示す制御線駆動部６３の場合、書込制御線ＷＳＬに対して、Ｐチャネル型の薄膜トランジスタＰ４１とＰ４２が並列に接続される。
このうち、薄膜トランジスタＰ４１の一方の主電極は、低位のオン電位Ｖcc11が印加される電源線に接続され、他方の主電極は書込制御線ＷＳＬに接続される。また、薄膜トランジスタＰ４２の一方の主電極は、高位のオン電位Ｖcc12が印加される電源線に接続され、他方の主電極を書込制御線ＷＳＬに接続される。
【０１１３】
また、これら２つの薄膜トランジスタＰ４１、Ｐ４２に対して直列にＮチャネル型の薄膜トランジスタＮ４１が接続され、他方の主電極は接地電源ＶＳＳに接続される。
この図３０に示す制御線駆動部６３の場合、個々の薄膜トランジスタＰ４１、Ｐ４２及びＮ４１のゲート電極には、それぞれ専用の制御信号線Ｓcnt21、Ｓcnt22、Ｓcnt23が接続される。
因みに、薄膜トランジスタＰ４１のゲート電極には制御信号線Ｓcnt21が接続され、薄膜トランジスタＰ４２のゲート電極には制御信号線Ｓcnt22が接続され、薄膜トランジスタＮ４１のゲート電極には制御信号線Ｓcnt23が接続される。
【０１１４】
これらの制御信号線Ｓcnt21、Ｓcnt22、Ｓcnt23の電位についても、前段に位置するシフトレジスタのうち対応する出力段の出力パルスを通じて２値的に制御される。
この回路構成の場合、まず、制御信号線Ｓcnt23がＨレベルの期間、Ｎチャネル型の薄膜トランジスタＮ４１がオン動作し、書込制御線ＷＳＬの電位をＬレベルに制御する。
【０１１５】
次に、制御信号線Ｓcnt23がＬレベルに切り替わり、この切り替わりに連動して、制御信号線Ｓcnt21がＨレベルからＬレベルに変化する。このとき、Ｐチャネル型の薄膜トランジスタＰ４１がオン動作し、書込制御線ＷＳＬには低位のオン電位Ｖcc11が出力される。
【０１１６】
続いて、制御信号線Ｓcnt23が再びＨベルに切り替わり、この切り替わりに連動して、制御信号線Ｓcnt22がＨレベルからＬレベルに変化する。このとき、Ｐチャネル型の薄膜トランジスタＰ４２がオン動作し、書込制御線ＷＳＬには高位のオン電位Ｖcc12が出力される。この動作によって、図２６に示す回路構成と全く同じ電位変化を実現することができる。
【０１１７】
（Ｄ−３）制御線駆動部の他の構成例（３）
前述した形態例の場合には、移動度補正動作の実行を指示する制御パルスの立ち下げ波形を矩形波とした。
しかし、移動度補正の精度をより高めたい場合には、図１３に示す移動度補正カーブが得られるように、制御パルスの立ち下げ波形を制御しても良い。以下、この種の補正カーブ付きの駆動パルスを生成できる制御線駆動部３７の構成例を示す。
【０１１８】
図３１に、制御線駆動部３７の部分構成例を示す。なお、図３１に示す構成は、１つの水平ラインに対応する構成である。従って、画面内の垂直方向には、図３１に示す構成の回路を、垂直解像度数分だけ配置する。
【０１１９】
以下では、この部分回路も制御線駆動部３７と呼ぶ。制御線駆動部３７は、シフトレジスタ７１、２段のインバータ回路７３、７５で構成されるバッファ回路、レベルシフタ７７及び１段のインバータ回路７９で構成される出力バッファ回路で構成される。
信号電位Ｖsig に応じた移動度補正時間を実現するための補正カーブは、インバータ回路７９に供給される電源電圧パルスＷＳＰの波形レベルによって実現される。
図３２に、電源電圧パルスＷＳＰの波形例を示す。
【０１２０】
図３２に示すように、移動度補正カーブの部分は、各水平ラインの移動度補正期間に位相同期したタイミングに設定される。
この形態例の場合、移動度補正カーブの形状は、印加される信号電位Ｖsig に対して過補正がかかるように設定する。すなわち、式（２）に基づいて算出される補正時間よりも、各信号電位Ｖsig に対する補正時間が短くなるように、移動度補正カーブの形状を設定する。
【０１２１】
図３３に、制御線駆動部３７に供給される電源電圧パルスＷＳＰを発生する回路デバイスの構成を示す。
電源電圧パルスＷＳＰは、タイミングジェネレータ８１と駆動電源発生部８３により生成される。タイミングジェネレータ８１は、制御線駆動部３７だけでなく、他の制御線駆動部にも駆動パルス（矩形波）を供給する回路デバイスである。なお、駆動パルスの立ち下がりタイミングは、移動度補正の開始タイミングに対して所定時間だけ遅れたタイミングに設定される。
【０１２２】
駆動電源発生部８３は、矩形波状の駆動パルスに基づいて、立ち下がり時の波形が２段階に折れ曲がる駆動電圧パルスＷＳＰを発生する回路デバイスである。
図３４に、駆動電源発生部８３の回路例を示す。図３４に示す駆動電源発生部８３は、移動度補正カーブに近似する疑似的な駆動電圧パルスＷＳＰを発生する回路デバイスの構成例である。図３４に示す駆動電源発生部８３は、２個のトランジスタと、１個の容量と、３個の固定抵抗と、２個の可変抵抗により構成される。
【０１２３】
駆動電源発生部８３は、駆動パルスをアナログ処理し、立ち下がり時の波形が２段階に折れ曲がる電源電圧パルスＷＳＰを発生する。すなわち、１段目の立ち下がり波形の傾斜角度が大きく、２段目の立ち下がり波形の傾斜が小さい電源電圧パルスＷＳＰを発生する。勿論、多段階で立ち下がる波形を生成できる回路構成を採用すれば、それだけ理想的な移動度補正カーブに近い電源電圧パルスＷＳＰを生成することができる。
【０１２４】
（Ｄ−４）信号線駆動部の他の構成
前述した形態例の説明では、マイナス方向のカップリング電圧分を想定して、信号線駆動部３５のディジタル／アナログ変換回路５５の信号振幅を、最終的に実現したい信号振幅に比して大きくした。しかしながら、信号線駆動部３５の構成は、現在一般的に使用されている信号線駆動部５をそのまま使用することもできる。
【０１２５】
（Ｄ−５）サブ画素の他の構造（１）
前述した形態例１の場合には、サンプリングトランジスタＮ１のゲート電極と主電極の間にカップリング容量Ｃｃを物理的に形成する場合について説明した。
しかしながら、サンプリングトランジスタＮ１に寄生する容量を大きくすることで、同じ動作状態を実現することもできる。
【０１２６】
一般に、薄膜トランジスタのチャネル長Ｌに対するチャネル幅Ｗの比（すなわち、Ｗ／Ｌ）が大きくなると、ゲート電極と主電極間の寄生容量を大きくすることができる。従って、少なくともサンプリングトランジスタＮ１のＷ／Ｌを大きくすることにより、サブ画素内からカップリング容量Ｃｃを無くすことができる。図３５に、サブ画素を構成する薄膜トランジスタの構造例を示す。
【０１２７】
図３５（Ａ）は駆動トランジスタＮ２のトランジスタサイズ例を示す図であり、図３５（Ｂ）はサンプリングトランジスタＮ１のトランジスタサイズ例を示す図である。
図３５は、サンプリングトランジスタＮ１のトランジスタサイズを、駆動トランジスタＮ２のトランジスタサイズより大きくした例である。
【０１２８】
（Ｄ−６）サブ画素の他の構造（２）
前述した形態例１の場合には、サンプリングトランジスタＮ１のゲート電極と主電極の間にカップリング容量Ｃｃを物理的に形成する場合について説明した。
しかしながら、サンプリングトランジスタＮ１に寄生する容量を大きくすることで、同じ動作状態を実現することもできる。
【０１２９】
例えばサンプリングトランジスタＮ１を構成するゲート電極とドレイン電極／ソース電極とのオーバーラップ長を増加させることによっても、寄生容量を大きくすることができる。図３６に、ボトムゲート型の薄膜トランジスタに対応する断面構造例を示す。
【０１３０】
サンプリングトランジスタＮ１は、絶縁基板（例えばガラスパネル）９１の表面に形成されたゲート電極９３の表面を層間絶縁膜で覆い、更にその上面にチャネル領域９５、ソース領域９７、ドレイン領域９９を形成した構造を有している。なお、ソース領域９７には金属配線１０１が接続され、ドレイン領域９９には金属配線１０３が接続されている。ここで、チャネル領域９５と金属配線との各重なり量がオーバーラップ長である。勿論、駆動トランジスタＮ２と接続される側の主電極領域についてのみオーバーラップが生じるように形成されていれば良い。
【０１３１】
（Ｄ−７）他の画素構造
前述した形態例１及び２の場合には、サブ画素を構成する薄膜トランジスタの数が２つの場合について説明した。
しかし、サブ画素の構成は、これら以外の場合にも適用できる。例えば薄膜トランジスタの数は３つ以上でも良い。
【０１３２】
図３７に、４つの薄膜トランジスタで構成されるサブ画素の構成例を示す。なお、図３７には、図９との対応部分に同一符号を付して示している。図３７に示すサブ画素に新規な構成部分は３つである。
１つ目の新規構成部分は、駆動電源が固定電源線ＶＣＣを通じて供給される点である。２つ目の新規構成部分は、固定電源線ＶＣＣと駆動トランジスタＮ２の間に、点灯制御トランジスタＮ５１が直列に接続される点である。
【０１３３】
図３７の場合、点灯制御トランジスタＮ５１は、Ｎチャネル型の薄膜トランジスタで形成される。この点灯制御トランジスタＮ５１は、点灯制御線ＬＳＬによって開閉制御され、オン制御時に駆動電源が固定電源線ＶＣＣより供給され、オフ制御時に駆動電源の供給が停止される。ここでのオフ制御は、非発光期間と発光期間中における消灯時に選択される。
【０１３４】
３つ目の新規構成部分は、有機ＥＬ素子ＯＬＥＤと並列に接続されるリセットトランジスタＮ５３である。リセットトランジスタＮ５３もＮチャネル型の薄膜トランジスタで形成される。このリセットトランジスタＮ５３は、リセット制御線ＲＳＬによって開閉制御される。リセットトランジスタＮ５３は初期化時にオン制御され、その他の期間はオフ制御される。
【０１３５】
図３８に、この画素構造に対応する内部電位の変化を示す。因みに、図３８（Ａ）は、書込制御線ＷＳＬの駆動波形である。図３８（Ｂ）は、信号線ＤＴＬの駆動波形である。図３８（Ｃ）は、点灯制御線ＬＳＬの駆動波形である。図３８（Ｄ）は、リセット制御線ＲＳＬの駆動波形である。図３８（Ｅ）は、駆動トランジスタＮ２のゲート電位Ｖｇの電位変化を示す波形である。図３８（Ｆ）は、駆動トランジスタＮ２のソース電位Ｖｓの電位変化を示す波形である。
【０１３６】
なお、基本的な駆動動作は、形態例２の駆動動作と同じである。固有の動作は、初期化動作と駆動トランジスタＮ２と固定電源線ＶＣＣとの接続に関連する点灯制御トランジスタＮ５１の動作である。
ここでは、相違点を中心に駆動動作を説明する。例えば初期化時には、点灯制御トランジスタＮ５１はオフ制御されると共に、リセットトランジスタＮ５３がオン制御される。このとき、保持容量Ｃｓの一方の電極と接地電位ＶＳＳとが接続され、保持容量Ｃｓに保持されていた電荷が接地電位ＶＳＳに引き出され、初期化が実行される。
【０１３７】
初期化動作が終了すると、点灯制御トランジスタＮ５１がオン制御されると共に、リセットトランジスタＮ５３はオフ制御される。これ以降、図３７に示すサブ画素の等価回路の動作は、形態例１についての動作と同じになる。
【０１３８】
（Ｄ−８）製品例
（ａ）電子機器
前述の説明では、有機ＥＬパネルモジュールについて発明を説明した。しかし、前述した有機ＥＬパネルモジュールは、各種の電子機器に実装した商品形態でも流通される。以下、他の電子機器への実装例を示す。
【０１３９】
図３９に、電子機器１１１の概念構成例を示す。電子機器１１１は、前述した駆動回路を搭載する表示パネルモジュール１１３、システム制御部１１５及び操作入力部１１７で構成される。システム制御部１１５で実行される処理内容は、電子機器１１１の商品形態により異なる。また、操作入力部１１７は、システム制御部１１５に対する操作入力を受け付けるデバイスである。操作入力部１１７には、例えばスイッチ、ボタンその他の機械式インターフェース、グラフィックインターフェース等が用いられる。
【０１４０】
図４０に、電子機器がテレビジョン受像機の場合の外観例を示す。テレビジョン受像機１２１の筐体正面には、フロントパネル１２３及びフィルターガラス１２５等で構成される表示画面１２７が配置される。表示画面１２７の部分が、図３９の表示パネルモジュール１１３に対応する。
また、この種の電子機器には、例えばデジタルカメラが想定される。図４１に、デジタルカメラ１３１の外観例を示す。図４１（Ａ）が正面側（被写体側）の外観例であり、図４１（Ｂ）が背面側（撮影者側）の外観例である。
【０１４１】
デジタルカメラ１３１は、保護カバー１３３、撮像レンズ部１３５、表示画面１３７、コントロールスイッチ１３９及びシャッターボタン１４１で構成される。このうち、表示画面１３７の部分が、図３９の表示パネルモジュール１１３に対応する。
また、この種の電子機器には、例えばビデオカメラが想定される。図４２に、ビデオカメラ１５１の外観例を示す。
ビデオカメラ１５１は、本体１５３の前方に被写体を撮像する撮像レンズ１５５、撮影のスタート／ストップスイッチ１５７及び表示画面１５９で構成される。このうち、表示画面１５９の部分が、図３９の表示パネルモジュール１１３に対応する。
【０１４２】
また、この種の電子機器には、例えば携帯端末装置が想定される。図４３に、携帯端末装置としての携帯電話機１６１の外観例を示す。図４３に示す携帯電話機１６１は折りたたみ式であり、図４３（Ａ）が筐体を開いた状態の外観例であり、図４３（Ｂ）が筐体を折りたたんだ状態の外観例である。
携帯電話機１６１は、上側筐体１６３、下側筐体１６５、連結部（この例ではヒンジ部）１６７、表示画面１６９、補助表示画面１７１、ピクチャーライト１７３及び撮像レンズ１７５で構成される。このうち、表示画面１６９及び補助表示画面１７１の部分が、図３９の表示パネルモジュール１１３に対応する。
【０１４３】
また、この種の電子機器には、例えばコンピュータが想定される。図４４に、ノート型コンピュータ１８１の外観例を示す。
ノート型コンピュータ１８１は、下型筐体１８３、上側筐体１８５、キーボード１８７及び表示画面１８９で構成される。このうち、表示画面１８９の部分が、図３９の表示パネルモジュール１１３に対応する。
これらの他、電子機器には、オーディオ再生装置、ゲーム機、電子ブック、電子辞書等が想定される。
【０１４４】
（Ｄ−９）他の表示デバイス例
前述の形態例においては、発明を有機ＥＬパネルモジュールに適用する場合について説明した。
しかし、前述した電源系回路の構成は、その他の自発光型の表示パネルモジュールにも適用することができる。
例えばＬＥＤをマトリクス状に配列する表示装置やダイオード構造を有する発光素子を画面上に配列した表示パネルモジュールに対しても適用することができる。例えば無機ＥＬパネルにも適用できる。
【０１４５】
（Ｄ−１０）その他
前述した形態例には、発明の趣旨の範囲内で様々な変形例が考えられる。また、本明細書の記載に基づいて創作される又は組み合わせられる各種の変形例及び応用例も考えられる。
【図面の簡単な説明】
【０１４６】
【図１】有機ＥＬパネルモジュールのシステム構造を説明する図である。
【図２】サブ画素の画素配列を説明する図である。
【図３】サブ画素の構造例を説明する図である。
【図４】サブ画素の駆動波形例を説明する図である。
【図５】計算上導き出される移動度補正カーブの形状を説明する図である。
【図６】駆動トランジスタのゲート・ソース間に現われる電圧変化を説明する図である。
【図７】有機ＥＬパネルモジュールの外観構成例を示す図である。
【図８】形態例１に係る有機ＥＬパネルモジュールのシステム構造例を示す図である。
【図９】形態例１で使用するサブ画素の構造例を説明する図である。
【図１０】信号線駆動部の構成例を示す図である。
【図１１】信号線に印加される入出力特性（破線で示す）とカップリング駆動後に実現される入出力特性（実線で示す）の関係を説明する図である。
【図１２】書込制御線を駆動する制御線駆動部の回路構成例を説明する図である。
【図１３】形態例１で使用する移動度補正カーブの形状例を示す図である。
【図１４】点灯制御線を駆動する制御線駆動部の回路構成例を説明する図である。
【図１５】形態例１に係る駆動波形例を説明する図である。
【図１６】初期化動作時におけるサブ画素の等価回路を示す図である。
【図１７】閾値補正準備動作時におけるサブ画素の等価回路を示す図である。
【図１８】閾値補正動作時におけるサブ画素の等価回路を示す図である。
【図１９】閾値補正動作が完了した後のサブ画素の等価回路を示す図である。
【図２０】信号電位の書き込み兼移動度補正動作時におけるサブ画素の等価回路を示す図である。
【図２１】マイナス方向のカップリング動作が実行される場合のサブ画素の等価回路を示す図である。
【図２２】発光動作時におけるサブ画素の等価回路を示す図である。
【図２３】形態例に係る駆動動作の適用時に、駆動トランジスタのゲート・ソース間に現われる電圧変化を説明する図である。
【図２４】形態例２に係る有機ＥＬパネルモジュールのシステム構造例を示す図である。
【図２５】形態例２で使用するサブ画素の構造例を説明する図である。
【図２６】書込制御線を駆動する制御線駆動部の回路構成例を説明する図である。
【図２７】形態例２に係る駆動波形例を説明する図である。
【図２８】マイナス方向のカップリング動作が実行される場合のサブ画素の等価回路を示す図である。
【図２９】他の駆動波形例を示す図である。
【図３０】書込制御線を駆動する制御線駆動部の他の回路構成例を説明する図である。
【図３１】書込制御線を駆動する制御線駆動部の他の回路構成例を説明する図である。
【図３２】電源電圧パルスの波形例を説明する図である。
【図３３】電源電圧パルスを発生する回路デバイスの構成例を示す図である。
【図３４】駆動電源発生部の構成例を示す図である。
【図３５】トランジスタサイズを説明する図である。
【図３６】オーバーラップ量を説明する図である。
【図３７】サブ画素の他の構造例を説明する図である。
【図３８】図３７に示すサブ画素の駆動波形例を示す図である。
【図３９】電子機器の概念構成例を示す図である。
【図４０】電子機器の商品例を示す図である。
【図４１】電子機器の商品例を示す図である。
【図４２】電子機器の商品例を示す図である。
【図４３】電子機器の商品例を示す図である。
【図４４】電子機器の商品例を示す図である。
【符号の説明】
【０１４７】
３          画素アレイ部
３１        有機ＥＬパネルモジュール
３３        画素アレイ部
３５        信号線駆動部
３７        制御線駆動部
６１        有機ＥＬパネルモジュール
６３        制御線駆動部
【図１】
2010048899.tif 000003
【図２】
2010048899.tif 000004
【図３】
2010048899.tif 000005
【図４】
2010048899.tif 000006
【図５】
2010048899.tif 000007
【図６】
2010048899.tif 000008
【図７】
2010048899.tif 000009
【図８】
2010048899.tif 000010
【図９】
2010048899.tif 000011
【図１０】
2010048899.tif 000012
【図１１】
2010048899.tif 000013
【図１２】
2010048899.tif 000014
【図１３】
2010048899.tif 000015
【図１４】
2010048899.tif 000016
【図１５】
2010048899.tif 000017
【図１６】
2010048899.tif 000018
【図１７】
2010048899.tif 000019
【図１８】
2010048899.tif 000020
【図１９】
2010048899.tif 000021
【図２０】
2010048899.tif 000022
【図２１】
2010048899.tif 000023
【図２２】
2010048899.tif 000024
【図２３】
2010048899.tif 000025
【図２４】
2010048899.tif 000026
【図２５】
2010048899.tif 000027
【図２６】
2010048899.tif 000028
【図２７】
2010048899.tif 000029
【図２８】
2010048899.tif 000030
【図２９】
2010048899.tif 000031
【図３０】
2010048899.tif 000032
【図３１】
2010048899.tif 000033
【図３２】
2010048899.tif 000034
【図３３】
2010048899.tif 000035
【図３４】
2010048899.tif 000036
【図３５】
2010048899.tif 000037
【図３６】
2010048899.tif 000038
【図３７】
2010048899.tif 000039
【図３８】
2010048899.tif 000040
【図３９】
2010048899.tif 000041
【図４０】
2010048899.tif 000042
【図４１】
2010048899.tif 000043
【図４２】
2010048899.tif 000044
【図４３】
2010048899.tif 000045
【図４４】
2010048899.tif 000046