(57)【要約】      （修正有）【課題】ゲート漏れ電流と電流コラプスとをコマーシャルレベルの高い特性要求を満足するレベルまで抑制した半導体装置の製造方法を提供する。【解決手段】基板上にＧａＮ電子走行層１２０と、前記ＧａＮ電子走行層上にＡｌＧａＮ電子供給層１３０と、前記ＡｌＧａＮ電子供給層上にＧａＮ薄膜層１４０と、前記ＧａＮ薄膜層上にゲート電極１６０と、前記ＧａＮ薄膜層上に前記ゲート電極を挟むソース電極１５０およびドレイン電極１７０とを備え、前記ソース電極と前記ゲート電極との間および前記ゲート電極と前記ドレイン電極との間の前記ＧａＮ薄膜層の結晶表面上に、水素含有量が１５％以下の窒化珪素膜１８０を有することを特徴とする半導体装置。【選択図】図１
2010283372.tif 000002
【特許請求の範囲】
【請求項１】
基板上にＧａＮ電子走行層と、前記ＧａＮ電子走行層上にＡｌＧａＮ電子供給層と、前記ＡｌＧａＮ電子供給層上にＧａＮ薄膜層と、前記ＧａＮ薄膜層上にゲート電極と、前記ＧａＮ薄膜層上に前記ゲート電極を挟むソース電極およびドレイン電極とを備え、前記ソース電極と前記ゲート電極との間および前記ゲート電極と前記ドレイン電極との間の前記ＧａＮ薄膜層の結晶表面上に、水素含有量が１５％以下の窒化珪素膜を有することを特徴とする半導体装置。
【請求項２】
前記窒化珪素膜中の水素含有量が５％以下であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記窒化珪素膜中の水素含有量が１％以下であることを特徴とする請求項２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、より詳細には、その表面にシリコン窒化膜を保護膜として有する半導体装置に関する。
【背景技術】
【０００２】
半導体デバイスの微細化に伴って、高電圧化・高電力密度化が必然的に要求されてきており、これに応える材料として炭化珪素（ＳｉＣ）や窒化ガリウム（ＧａＮ）をはじめとする窒化物半導体といったいわゆるワイドバンドギャップ半導体に対する期待が高まり、多くの研究がなされてきている。
【０００３】
特に窒化物半導体材料は光デバイスとしての開発が進められ、青色発光ダイオードの実用化という目覚しい成果として結実した。ＧａＮをはじめとする窒化物半導体は、広いバンドギャップと直接遷移型という物性的特長に加え、大きな絶縁破壊電圧と飽和ドリフト速度および良好な熱伝導性とヘテロ接合特性などの特長を兼ね備えており、高出力・高周波電子デバイスとしての開発が進められている。
【０００４】
電子デバイスとしての窒化物半導体開発は、その初期においてはノンドープｎ型ＧａＮ層を用いたＭＥＳＦＥＴの試作がなされたが、現在ではIII−V族化合物半導体の特徴である二次元電子ガス系を利用した高電子移動度トランジスタ（ＨＥＭＴ）が主流となっており、その殆どがＡｌＧａＮ／ＧａＮ−ＨＥＭＴに関するものとなっている。
【０００５】
電子デバイスの高周波動作のためには微細化が必須であるが、窒化物半導体電子デバイスには電流コラプス（高周波の大出力動作により電流出力が低下する現象）やゲート漏れ電流などの表面に深く関連した不安定性の問題が未解決のまま残されている。窒化物半導体表面の物理的・化学的特性は、既に多くの知見が蓄積されてきているＳｉやＧａＡｓの表面特性とは大きく異なっており、表面安定化のためのプロセス技術の基本的な研究開発が重要となる。
【０００６】
窒化物半導体電子デバイスの表面に関連した主要な問題であるゲート漏れ電流と電流コラプスのうち、前者（ゲート漏れ電流）については、界面に存在するトラップ準位を介したトンネル過程に起因するという推論がなされることが多いがその詳細については解明されていない。
【０００７】
一方、後者（電流コラプス）の発生メカニズムに関しては、ゲートストレス印加時にゲート電極よりＡｌＧａＮ表面トラップに電子が注入されてゲート端において仮想ゲートが生じることによるとするモデルや結晶成長終了時あるいはデバイスプロセス中にＡｌＧａＮ表面で生じる窒素空乏やダングリングボンドなどに起因した表面欠陥が表面準位を形成することによるとするモデル、さらにはバッファ層中の深い準位へのホットエレクトロン注入やゲートバイアスに誘起された歪がコラプスの原因であるとするモデルなどが提起されているが、ＳｉＮ膜などによる表面パッシベーションで大幅に抑制されるという事実から表面欠陥準位の荷電状態の変化に起因するものと考えられると言われている。また、非特許文献１には、ＳｉＮ／ＧａＮ構造が低い界面準位密度を示すことが報告されて以来、ＳｉＮパッシベーションがＡｌＧａＮ／ＧａＮ−ＨＥＭＴの電流コラプス現象の抑制と高周波特性の改善に効果的であるという報告がなされていると記載されている。
【０００８】
このように、窒化物半導体電子デバイスの表面に関連した主要な問題であるゲート漏れ電流と電流コラプスの何れも、その表面（もしくはその近傍）に存在する何らかの欠陥準位と深く関係した現象であり、表面安定化のための基本技術が求められている。
【先行技術文献】
【非特許文献】
【０００９】
【非特許文献１】橋詰保「窒化物半導体電子デバイスにおける表面制御」、応用物理、応用物理学会、第７３巻第３号、p.333-338、（2003年3月）．
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上述したように、窒化物半導体装置の特性はその表面状態に極めて敏感であり、窒化物半導体電子デバイスの表面安定化のためには、窒化物半導体積層体の最表面層上に窒化シリコン（ＳｉＮ）保護膜を形成する手法がとられるのが一般的であり、このＳｉＮ保護膜を設けることで、ゲート電極にバイアス印加した際に生じるゲート漏れ電流と電流コラプスとをある程度抑制することができる。
【００１１】
しかしながら、これまでのＳｉＮ保護膜では、ゲート漏れ電流や電流コラプスの発生をコマーシャルレベルでの高い特性要求を確実に満足するレベルまで抑制することは困難であった。また、窒化物半導体電子デバイスを高周波動作させるための更なる微細化要求に伴って高電圧化と高電力密度化への要求が高まってくると、ＳｉＮ保護膜による窒化物半導体装置の表面安定化をより高レベルでかつ確実なものとする必要がある。
【００１２】
本発明は、かかる問題に鑑みてなされたもので、その目的とするところは、窒化物半導体、特にＧａＮ系の窒化物半導体（例えば、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮ若しくはこれら以外のＧａＮを含む混晶または積層体）の表面安定化に有効なＳｉＮ保護膜を実現し、これにより、ゲート漏れ電流と電流コラプスとをコマーシャルレベルの高い特性要求を満足する水準にまで抑制した半導体装置を提供することにある。
【課題を解決するための手段】
【００１３】
本発明は、基板上にＧａＮ電子走行層と、前記ＧａＮ電子走行層上にＡｌＧａＮ電子供給層と、前記ＡｌＧａＮ電子供給層上にＧａＮ薄膜層と、前記ＧａＮ薄膜層上にゲート電極と、前記ＧａＮ薄膜層上に前記ゲート電極を挟むソース電極およびドレイン電極とを備え、前記ソース電極と前記ゲート電極との間および前記ゲート電極と前記ドレイン電極との間の前記ＧａＮ薄膜層の結晶表面上に、水素含有量が１５％以下の窒化珪素膜を有することを特徴とする半導体装置である。
【００１４】
上記構成において、前記窒化珪素膜中の水素含有量が５％以下である構成とすることができる。
【００１５】
上記構成において、前記窒化珪素膜中の水素含有量が１％以下である構成とすることができる。
【発明の効果】
【００１６】
本発明によれば、窒化物半導体結晶表面上に水素含有量が１５％以下の窒化シリコン膜を保護層として設けることとしたので、保護膜中に水素が存在することで生じる窒化物半導体表面の状態変化と表面欠陥準位の荷電状態の変化とを抑制し、これにより、ゲート漏れ電流と電流コラプスとをコマーシャルレベルの高い特性要求を満足する水準にまで抑制した半導体装置を提供することが可能となる。
【図面の簡単な説明】
【００１７】
【図１】本発明の窒化物半導体装置の構成例を説明するための図である。
【図２】本発明の窒化物半導体ＨＥＭＴと従来の窒化物半導体ＨＥＭＴとの電流コラプスの発生の程度を比較して説明するための図である。
【図３】本発明の窒化物半導体ＨＥＭＴと従来の窒化物半導体ＨＥＭＴとのゲート漏れ電流特性を比較して説明するための図である。
【図４】ゲート漏れ電流の発生の様子を説明するための図である。
【図５】本発明の窒化物半導体ＨＥＭＴと従来の窒化物半導体ＨＥＭＴが備えるＳｉＮ保護膜の赤外吸収スペクトルを説明するための図である。
【図６】電流コラプスの発生のＳｉＮ保護膜中のＨ含有量依存性を説明するための図である。
【図７】本発明の窒化物半導体ＨＥＭＴの作製プロセスの一例を説明するための図である。
【図８】Ｈ含有量を低減させたＳｉＮ保護膜で表面安定化された本発明の発光素子の構成例を説明するための図である。
【発明を実施するための形態】
【００１８】
以下に、図面を参照して本発明を実施するための最良の形態について説明する。なお、シリコン窒化膜（ＳｉＮｘ）を単にＳｉＮと表記するが、これはシリコン窒化膜のＳｉとＮとの組成比が１：１である場合のみを意味するものではない。
【００１９】
図１は、本発明の窒化物半導体装置の構成例を説明するための図で、この窒化物半導体装置１００は、例えばＳｉＣの基板１１０の主面上に、エピタキシャル成長させたＧａＮの電子走行層１２０と、ｎ型ＡｌＧａＮの電子供給層１３０と、ｎ型ＧａＮの薄膜層１４０とが順次積層された積層体の上に、バイアス印加のためのソース１５０とゲート１６０とドレイン１７０とが互いに離間されて設けられている。そして、これらソース１５０とゲート１６０間およびゲート１６０とドレイン１７０間に暴露されることとなるｎ型ＧａＮの薄膜層１４０の表面上には、その極めて活性な表面をパッシベーションするためにＳｉＮ保護膜１８０が設けられている。
【００２０】
ＧａＮ系半導体の表面は他の半導体表面と同様に極めて活性であり、大気に曝されたｎ型ＧａＮ表面にはＧａ２Ｏ３を主成分とする自然酸化膜が存在し、同様に、ｎ型ＡｌＧａＮ表面にも主成分をＡｌ２Ｏ３とＧａ２Ｏ３とする自然酸化膜が存在する。このような自然酸化膜の存在や自然酸化膜中に取り込まれている表面汚染元素は、窒化物半導体表面の化学結合状態や化学量論的組成を乱し、高密度の表面準位とバンド曲がりを生じさせる。本発明の半導体装置のｎ型ＧａＮの薄膜層１４０はｎ型ＡｌＧａＮの電子供給層１３０の表面を保護するために設けられるものであり、ＳｉＮ保護膜１８０はｎ型ＧａＮの薄膜層１４０の表面を保護するために設けられるものである。
【００２１】
図１に示した半導体装置の構成は一般的な窒化物半導体のＨＥＭＴ構造と同様であるが、従来の窒化物半導体装置のｎ型ＧａＮの薄膜層上に設けられるＳｉＮ保護膜中の水素（Ｈ）含有量が概ね２０％程度であるのに対し、本発明ではＳｉＮ保護膜１８０中のＨ含有量が１５％以下となるように成膜されている。すなわち、本発明の半導体装置は、窒化物半導体装置の最表面に設けられるＳｉＮ保護膜中のＨ不純物含有量を成膜条件の制御により低減させ、ＳｉＮ保護膜中にＨが存在することで生じる窒化物半導体表面の状態変化と表面欠陥準位の荷電状態の変化を抑制し、これによりゲート漏れ電流と電流コラプスとをコマーシャルレベルの高い特性要求を満足するレベルまで抑制することを可能とするものである。
【００２２】
ＳｉＮ保護膜中のＨ不純物含有量を低減させることでデバイス特性を改善するという着想は、以下のような考察によるものである。
【００２３】
窒化物半導体に限らず、半導体表面はデバイスプロセス中にその表面が比較的高いプロセスエネルギに曝されることとがあり、かかるプロセス中に好ましくない表面欠陥が導入され易い。特に、成膜プロセスのような比較的高温や高エネルギを必要とするデバイスプロセスにおいてはそのような表面欠陥を生じ易い。窒化物半導体においてこれらの表面欠陥が発生すると、化学量論的組成が乱されて表面近傍での窒素空乏を生じさせる。前記非特許文献１によれば、水素プラズマや酸化種を含む雰囲気中でのプロセスでは、ＧａＮやＡｌＧａＮ表面と反応してＮＨｘやＮＯｘなどを生成して表面からの窒素離脱を促進するとの報告、このような窒素空乏は表面欠陥準位となるとの報告、更には低エネルギでリモート窒素プラズマ処理したりＳｉＮ保護膜を設けることで、かかる窒素空乏起因の欠陥の発生を抑制することができるとの報告があると記載されている。
【００２４】
一方、電流コラプスの発生原因は表面準位であり、この表面準位の存在に加えてゲート・ドレイン間の高電界が重要な役割を果たしていると考えられている。
【００２５】
また、ゲート漏れ電流についてはその発生メカニズムの詳細は明らかとなってはいないものの、非特許文献１によれば、ＧａＮあるいはＡｌＧａＮ表面近傍に生成したドナー型の窒素空乏欠陥準位のイオン化により、ショットキ障壁が薄層化するというＴＢＳ（Thin Surface Barrier）モデルも提案されているとの記載がある。
【００２６】
そうすると、電流コラプスにせよゲート漏れ電流にせよ、半導体装置の表面に位置する窒化物半導体層表面での窒素空乏の生成を抑制することにより低減させ得ることとなり、その表面上に設けられることとなるＳｉＮ保護膜にもかかる窒素空乏を発生させることのない膜質が求められることとなる。
【００２７】
本発明者らは、ＳｉＮ保護膜中に不純物として含有されているＨが窒化物半導体表面から窒素を引き抜き、窒素空乏欠陥を発生せしめるのではないかとの仮説を立てた。その詳細は以下のようなものである。一般に、ＳｉＮ保護膜の成膜には、Ｓｉ供給ガスとしてモノシラン（ＳｉＨ４）やジシラン（Ｓｉ２Ｈ６）などのシラン系ガスが用いられ、Ｎ供給ガスとしては窒素ガス（Ｎ２）やアンモニア（ＮＨ３）などのガスが用いられる。特に、ＳｉＨ４ガスとＮＨ３ガスの組み合わせは反応効率が高く、殆どのＳｉＮ保護膜はこのガスの組み合わせで成膜されているものと推測される。このように、ＳｉＮ保護膜はＨを本来的に含む雰囲気中で成膜されるため、その膜中にＨを取り込み易く、通常のＳｉＮ保護膜は概ね２０％程度のＨを含有している。
【００２８】
このＳｉＮ保護膜中のＨは、フレームワークとしてあるＳｉとは弱く結合するのみであり、熱処理などによりエネルギを与えられると容易にＳｉＮ保護膜外に離脱する。本来負電荷状態で結合していたＨがＳｉＮ保護膜から離脱すると、Ｓｉは負電荷をトランスファする相手がなくなるが、Ｓｉ−Ｎの標準生成エネルギはＧａ−Ｎの標準生成エネルギに比較して小さく、ＮはＧａと結合しているよりもＳｉと結合している状態の方がより安定である。このため、ＳｉＮ保護膜中のＳｉは新たな結合の相手としてＳｉＮ保護膜の直下にある窒化物半導体層中のＮを引き抜きＳｉＮ保護膜中に取り込んでしまう。そして、このようなＮの引き抜きが生じると、窒化物半導体表面は化学量論的組成が乱されてＧａリッチな状態となり表面近傍での窒素空乏を生じさせる。
【００２９】
このような仮説に立てば、電流コラプスやゲート漏れ電流の原因となっている窒素空乏の発生を抑制するには、ＳｉＮ保護膜中に含有されるＨの量を低減することが有効であるはずである。なお、後述するように、ＳｉＮ保護膜中のＨ濃度は、１５％以下とすることで充分な効果があるが、好ましくは５％以下であり、さらに好ましくは１％以下である。
【００３０】
図２は、本発明の窒化物半導体ＨＥＭＴと従来の窒化物半導体ＨＥＭＴとの電流コラプスの発生の程度を比較して説明するための図で、横軸がソース−ドレイン電圧Ｖｄｓ（Ｖ）、縦軸がソース−ドレイン電流Ｉｄｓ（ｍＡ）である。これらのＨＥＭＴの構造は図１に示した構造であり、図２（ａ）に示した本発明の窒化物半導体ＨＥＭＴのＳｉＮ保護膜中のＨ含有量が１％未満、図２（ｂ）に示した従来の窒化物半導体ＨＥＭＴのＳｉＮ保護膜中のＨ含有量が２０％である。これらの電気特性は、ソースを接地電位とし、ゲートに負電位、ドレインに正電位を負荷する３端子法により測定した。
【００３１】
これらの図中、矢印で示した実線から破線へのＩＶ曲線の変化が電流コラプスに対応する。図から明らかなように、Ｈ含有量２０％の従来のＳｉＮ保護膜を有する窒化物半導体ＨＥＭＴ（図２（ｂ））では極めて大きな電流コラプスが確認されるのに対して、Ｈ含有量１％のＳｉＮ保護膜で表面安定化された本発明の窒化物半導体ＨＥＭＴの電流コラプスは大幅に抑制されており、ＳｉＮ保護膜中のＨ含有量の低減が電流コラプスの抑制に有効であることがわかる。
【００３２】
図３は、図２（ａ）および図２（ｂ）で電流コラプス特性を説明した窒化物半導体ＨＥＭＴのゲート漏れ電流特性を比較して説明するための図で、横軸がゲート電圧Ｖｇ（Ｖ）、縦軸がゲート漏れ電流Ｉｇ（Ａ／ｍｍ）である。従来のＳｉＮ保護膜で表面安定化した従来品のゲート漏れ電流は、ゲートへ印加する負電圧を大きくするにつれて徐々に増大し、−４０Ｖを印加した場合の漏れ電流は１×１０−５Ａ／ｍｍにも達する。これに対して、Ｈ含有量１％のＳｉＮ保護膜で表面安定化した本発明の窒化物半導体ＨＥＭＴの漏れ電流は−４０Ｖ印加でせいぜい１×１０−６Ａ／ｍｍであり、約一桁のリーク電流低減効果があることが分かる。
【００３３】
図４は、ゲート漏れ電流の発生の様子を説明するための図である。この窒化物半導体ＨＥＭＴの基本動作として、ソース１５０を接地電位とし、ゲート１６０に負電位、ドレイン１７０に正電位を印加すると、ソース１５０から注入された電子はｎ型ＧａＮの薄膜層１４０とｎ型ＡｌＧａＮの電子供給層１３０中をドリフトしてＧａＮの電子走行層１２０へと注入される。この注入電子はゲート１６０とドレイン１７０に印加されるバイアスによって形成されるポテンシャル勾配に沿って電子走行層１２０内を走行し、電子供給層１３０および薄膜層１４０内をドリフトしてドレイン１７０へと流れ込む。
【００３４】
ここで、かかるバイアス印加状態においてｎ型ＧａＮの薄膜層表面に高密度の欠陥準位が存在すると、ゲート１６０中の電子がこの表面欠陥準位にトラップされてＳｉＮ保護膜１８０とｎ型ＧａＮの薄膜層１４０との界面に沿って電荷輸送されることで生じる漏れ電流や、この表面準位が見かけ上のソースとなってゲート１６０からチャネルへの電子注入がなされることで生じる漏れ電流などが発生することとなる。したがって、ＳｉＮ保護膜１８０中のＨ含有量を低減してＳｉＮ保護膜１８０とｎ型ＧａＮの薄膜１４０との界面の電子捕獲位の密度を低減させることで、ゲート漏れ電流を抑制することができることになる。
【００３５】
本発明を完成させるに際しては、ＳｉＮ保護膜中のＨ含有量は全て、ＦＴＩＲ装置（フーリエ変換赤外分光計）を用いて２１６０ｃｍ−１近傍に現れるＳｉ−Ｈ伸縮振動に起因する赤外吸収スペクトルの強度を測定し、このデータを元に水素含有率計算式に代入して算出している。なお、この手法によるＳｉＮ膜中のＨ検出下限は概ね１％とされている。
【００３６】
図５は、図２および図３で電気特性を説明した本発明の窒化物半導体ＨＥＭＴが備えるＳｉＮ保護膜（Ｈ含有量１％以下）と従来の窒化物半導体ＨＥＭＴが備えるＳｉＮ保護膜（Ｈ含有量２０％）の赤外吸収スペクトルを説明するための図である。従来のＳｉＮ保護膜からはＳｉ−Ｈ伸縮運動に起因する２１６０ｃｍ−１近傍のブロードな吸収が明瞭に現れている一方、本発明の窒化物半導体のＳｉＮ保護膜からはこの吸収は確認されていない。すなわち、本発明の窒化物半導体装置のＳｉＮ保護膜中にＨが含有されているとしてもその含有量は赤外吸収法による検出下限の１％以下であることがわかる。
【００３７】
窒化物半導体ＨＥＭＴの電気特性のＨ含有量依存性を調べた結果によれば、ＳｉＮ保護膜中のＨ濃度を１５％以下とすることで充分な効果があるが、好ましくは５％以下であり、さらに好ましくは１％以下である。
【００３８】
図６は、電流コラプスの発生のＳｉＮ保護膜中のＨ含有量依存性を説明するための図で、各図中に数字で示したのはＳｉＮ保護膜中のＨ含有量である。これらの図は、ＳｉＮ保護膜中のＨ含有量が少なくなるにつれて電流コラプスの発生が抑制される様子を顕著に表している。コマーシャルレベルでの高い特性要求を満足するレベルまで電流コラプスを抑制するには、Ｈ含有量を１５％以下とする必要があり、好ましくは５％以下とし、さらに好ましくは１％以下とすることで、高周波動作のための微細化を行った場合にも充分な電気特性を有する窒化物半導体装置を得ることができる。
【００３９】
本発明の窒化物半導体は、以下のような成膜プロセスにより作製される。
【００４０】
図７は、本発明の窒化物半導体ＨＥＭＴの作製プロセスの一例を説明するための図である。先ず、ｎ型ＧａＮの薄膜層１４０をエピタキシャルさせてその表面にフォトリソグラフィーによってソース１５０とドレイン１７０を形成し（図７（ａ））、この上にＳｉＮ保護膜１８０を全面に成膜する（図７（ｂ））。ここで、ＳｉＮ保護膜の成膜方法に特に制限はないが、例えば、スパッタ装置、平行平板型ＰＥＣＶＤ（プラズマＣＶＤ）装置、ＥＣＲＣＶＤ（有磁場マイクロ波プラズマ）装置、またはＩＣＰＣＶＤ（誘導結合プラズマ）装置などにより成膜することができる。特に、スパッタ成膜の場合には成膜中の雰囲気に基本的に水素が含まれないこととなるため、好ましい成膜方法である。
【００４１】
成膜したＳｉＮ保護膜１８０上にフォトレジスト１９０を塗布して、ソース１５０とドレイン１７０との間の薄膜層１４０面上に形成されているＳｉＮ保護膜１８０の一部領域を暴露するようにレジストマスクを形成する（図７（ｃ））。次に、ＳｉＮ保護膜１８０の暴露部分をエッチングにより除去してｎ型ＧａＮの薄膜層１４０表面を露出させ（図７（ｄ））、さらにレジスト開口部のｎ型ＧａＮ薄膜層１４０側が若干広がった形状となるように該当部分のレジスト除去をおこなう（図７（ｅ））。最後に、レジスト１９０をマスクとしてゲート１６０をセルフアライン形成し、残余のレジストを全て除去して窒化物半導体装置が完成する（図７（ｆ））。
【００４２】
本発明においては、ＳｉＮ保護膜中のＨ含有量は成膜条件（主として成膜環境中の水素濃度）で制御される。従来の殆どのＳｉＮ膜（Ｈ含有量〜２０％）はＰＥＣＶＤ法で成膜され、一般的な膜厚である２００ÅのＳｉＮ膜を形成する場合の条件は、例えば、モノシランガス流量１６ｓｃｃｍ、アンモニアガス流量１３ｓｃｃｍ、窒素ガス流量１４０ｓｃｃｍとし、基板温度３００℃でＲＦパワーを２００Ｗ、成膜時間が３７秒である。すなわち、従来のＳｉＮ保護層は成膜雰囲気中に水素を必然的に持ち込むこととなるモノシランガスやアンモニアガスが全供給ガス中で占める比率が高い条件で成膜され膜中にＨが取り込まれ易い。これに対して、本発明においてはこの比率を極力下げることとし、ＳｉＮ膜の成膜中でのＨの取り込み確率が低くなるように条件設定される。このような条件とするとＳｉＮ膜の成長速度が低下するために所望の膜厚のＳｉＮ保護層を得るための成膜時間は長くなり比較的高い温度に曝される時間が長くなる。したがって、窒化物半導体の作製に当たっては、ＳｉＮ保護層の成膜に要する時間とその膜質とを考慮してＳｉＮ膜中のＨ含有量を設計することとなる。
【００４３】
本発明においてＳｉＮ保護膜の成膜条件は用いる成膜装置により適宜変更されることはいうまでもないが、スパッタ成膜する場合には、Ｓｉ：Ｎ＝３：４の組成比のターゲットを、Ａｒガス、Ｎ２ガス、若しくはＡｒガスとＮ２ガスの混合ガスでスパッタして成膜する。
【００４４】
また、平行平板型プラズマＣＶＤ成膜する場合には、供給ガスＳｉＨ４／（ＳｉＨ４＋Ｎ２＋希ガス）≦５／１０００、ＲＦ電力密度０．０２〜０．１Ｗ／ｃｍ２、かつ基板温度２５０〜４００℃の条件下で成膜する。
【００４５】
さらに、有磁場マイクロ波プラズマ成膜または誘導結合プラズマ成膜する場合には、ＳｉＨ４ガス流量０．５〜３．０ｓｃｃｍ、Ｎ２ガス流量１０〜５０ｓｃｃｍ、かつＳｉＨ４／Ｎ２≦１／１０の条件で成膜する。なお、平行平板型プラズマＣＶＤ成膜、有磁場マイクロ波プラズマ成膜または誘導結合プラズマ成膜する場合には、基板温度を２５０℃以上とし、かつ成膜速度を２０ｎｍ／ｓｅｃ以下とすることが好ましい。
【００４６】
具体的な成膜条件例は例えば以下のようなものである。
【００４７】
例えばＨ含有量５％のＳｉＮ膜を２００Åの膜厚でＰＥＣＶＤ成膜させる場合には、モノシランガス流量４ｓｃｃｍ、アンモニアガス流量０．５ｓｃｃｍ、窒素ガス流量２００ｓｃｃｍとし、さらに不活性ガスであるヘリウムをガス流量８９６ｓｃｃｍ流して主要キャリアガスとし、チャンバ内の圧力を０．９Ｔｏｒｒとした減圧環境下で、基板温度３００℃でＲＦパワー５０Ｗとし、１４０秒間の成膜を行う。
【００４８】
また、同じくＨ含有量５％のＳｉＮ膜を２００Åの膜厚でスパッタ成膜させる場合には、先ず、アルゴンガス流量３０ｓｃｃｍ、ＲＦパワー０．３５ｋＷ、チャンバ内圧力０．４５Ｐａ、基板温度１００℃の条件で３０秒間の基板クリーニングを行った後、Ｓｉ：Ｎの組成比率が３：４のスパッタターゲットを用いて、アルゴンガス流量１０ｓｃｃｍ、ＲＦパワー０．４５ｋＷ、チャンバ内圧力０．８Ｐａ、基板温度１００℃の条件で、２２５秒間のスパッタリングを行ってＳｉＮ膜を成膜する。
【００４９】
これまでは窒化物半導体装置としてＨＥＭＴ構造の電子デバイスを例に説明してきたが、窒化物半導体の表面安定化はこのデバイスに限らず、光デバイスなどの他の半導体装置にも有効に適用可能であることはいうまでもない。
【００５０】
図８は、Ｈ含有量を低減させたＳｉＮ保護膜で表面安定化された本発明の発光素子の構成例を説明するための図で、この図において、８１０は窒化物半導体基板、８２０はＧａＮ系のバッファ層、８３０はｎ型ＧａＮ層、８４０は量子井戸構造のキャビティであるＩｎＧａＮ層、８５０は電流制御層であるＡｌＧａＮ層、８６０はｐ型ＧａＮのコンタクト層、８７０はｐ型オーミック電極、８７５はｎ型オーミック電極、８８０はＳｉＮ保護層、８９０はポリイミド膜、そして８９５は配線材料である。
【００５１】
ｐ型オーミック電極８７０とｎ型オーミック電極８７５にバイアスが印加されｐ型オーミック電極８７０からキャリアが注入されると、このキャリアはｐ型ＧａＮ層８６０、ＡｌＧａＮ層８５０、ＩｎＧａＮ層８４０、ｎ型ＧａＮ層８３０中をドリフトして基板８１０裏面に形成されたｎ型オーミック電極８７５に流れ込む。このとき、量子井戸構造のＩｎＧａＮ層からは量子効果に基づく電子正孔対の再結合により発光が生じ、この光が上方向から取り出される。
【００５２】
本発明の発光素子においては、ｐ型ＧａＮ層８６０の表面が水素含有量の低いＳｉＮ保護層８８０で安定化されているためにｐ型ＧａＮ層８６０の表面欠陥準位密度（ｐ型ＧａＮ層８６０とＳｉＮ保護層８８０の間の界面トラップ準位密度）が低く、素子特性の劣化を抑制することができる。
【産業上の利用可能性】
【００５３】
本発明によれば、ゲート漏れ電流と電流コラプスとをコマーシャルレベルの高い特性要求を満足するレベルまで抑制した窒化物半導体装置、およびその製造方法を提供することが可能となる。
【符号の説明】
【００５４】
１００  窒化物半導体装置
１１０  基板
１２０  ＧａＮの電子走行層
１３０  ｎ型ＡｌＧａＮの電子供給層
１４０  ｎ型ＧａＮの薄膜層
１５０  ソース
１６０  ゲート
１７０  ドレイン
１８０  ＳｉＮ保護膜
１９０  フォトレジスト
８１０  窒化物半導体基板
８２０  ＧａＮ系のバッファ層
８３０  ｎ型ＧａＮ層
８４０  ＩｎＧａＮ層
８５０  ＡｌＧａＮ層
８６０  ｐ型ＧａＮのコンタクト層
８７０  ｐ型オーミック電極
８７５  ｎ型オーミック電極
８８０  ＳｉＮ保護層
８９０  ポリイミド膜
８９５  配線材料
【図１】
2010283372.tif 000003
【図２】
2010283372.tif 000004
【図３】
2010283372.tif 000005
【図４】
2010283372.tif 000006
【図５】
2010283372.tif 000007
【図６】
2010283372.tif 000008
【図７】
2010283372.tif 000009
【図８】
2010283372.tif 000010