(57)【要約】【課題】半導体ウェーハにおいて高い利用効率を維持しつつも、スクライブ線領域で生じたチッピングが素子形成領域の内部まで伸展することを防止する。【解決手段】複数の素子形成領域２０と、互いに交差する帯状に設けられて素子形成領域２０を個別に囲む、層間絶縁膜２２が積層されたスクライブ線領域３０とからなるとともに、スクライブ線領域３０同士の交差部に部分的に設けられた、複数の層間絶縁膜２２の少なくとも一部を積層方向の上下より挟む複数の補強パッド３４および補強パッド３４同士を接続するビア３６からなるチッピング防止構造３８を備える半導体ウェーハ１２。【選択図】図３
2010074106.tif 000002
【特許請求の範囲】
【請求項１】
素子形成領域と、前記素子形成領域の周囲を囲むスクライブ線領域と、からなる半導体チップであって、
前記素子形成領域および前記スクライブ線領域は、複数の層間絶縁膜が積層されており、
当該半導体チップの少なくとも一つのコーナー部におけるスクライブ線領域内に部分的に設けられた、前記複数の層間絶縁膜の少なくとも一層を積層方向の上下より挟む複数のコーナーパッドおよび前記複数のコーナーパッド同士を接続するビアからなる構造体を有する半導体チップ。
【請求項２】
前記素子形成領域は前記複数の層間絶縁膜中に配線を備え、前記スクライブ線領域における前記コーナーパッドは前記配線と同層に設けられている請求項１に記載の半導体チップ。
【請求項３】
前記コーナーパッドが、前記配線と同一材料で構成されている請求項２に記載の半導体チップ。
【請求項４】
前記コーナー部には複数層の前記層間絶縁膜が積層されており、該複数層のうちの一部の前記層間絶縁膜が、前記ビアで互いに接続された前記コーナーパッドにて前記上下より挟まれていることを特徴とする請求項１から３のいずれかに記載の半導体チップ。
【請求項５】
前記コーナー部には、基板の上部に、三層以上の前記コーナーパッドが前記層間絶縁膜をそれぞれ挟んで積層されており、
最上層の前記コーナーパッドが、下層の前記コーナーパッドと前記ビアで接続されていることを特徴とする請求項１から４のいずれかに記載の半導体チップ。
【請求項６】
前記コーナー部には、基板の上部に、多孔質有機材料からなる多孔質絶縁膜が前記層間絶縁膜として設けられるとともに、前記多孔質絶縁膜が前記コーナーパッドに挟まれており、かつ、
最上層の前記多孔質絶縁膜を挟む前記コーナーパッド同士が、前記ビアで接続されていることを特徴とする請求項１から５のいずれかに記載の半導体チップ。
【請求項７】
前記コーナー部には、三層以上の前記コーナーパッドが前記層間絶縁膜をそれぞれ挟んで積層されており、
すべての前記コーナーパッドが、前記ビアで互いに接続されていることを特徴とする請求項１から６のいずれかに記載の半導体チップ。
【請求項８】
二以上の前記コーナー部に、前記構造体が互いに離間してそれぞれ設けられている請求項１から７のいずれかに記載の半導体チップ。
【請求項９】
前記ビアで接続された前記コーナーパッドの少なくとも一方が、前記コーナー部を挟む二辺にそれぞれ沿って延在する二本の線状部を含む請求項１から８のいずれかに記載の半導体チップ。
【請求項１０】
前記線状部の延在方向に沿って伸びる前記ビアが、複数列に並んで設けられている請求項９に記載の半導体チップ。
【請求項１１】
前記線状部が、互いに交差してＬ字状をなしている請求項９または１０に記載の半導体チップ。
【請求項１２】
前記ビアで接続された前記コーナーパッドの少なくとも一方が、前記コーナー部に隣接する前記素子形成領域の辺の延長線を越えて設けられている請求項１から１１のいずれかに記載の半導体チップ。
【請求項１３】
前記素子形成領域と前記スクライブ線領域との間に設けられて前記素子形成領域の周囲を囲むシールリング部をさらに備える請求項１から１２のいずれかに記載の半導体チップ。
【請求項１４】
前記半導体チップのコーナーと前記シールリング部のコーナーとの間に、同層内で互いに分離して形成された複数の前記コーナーパッドが設けられている請求項１３に記載の半導体チップ。
【請求項１５】
前記ビアで接続された前記コーナーパッドの少なくとも一方が、前記半導体チップのコーナーに対向して延在する斜線部を含む請求項１から１４のいずれかに記載の半導体チップ。
【請求項１６】
複数の素子形成領域と、互いに交差する帯状に設けられて前記素子形成領域を個別に囲むスクライブ線領域と、からなる半導体ウェーハであって、
前記素子形成領域および前記スクライブ線領域は、複数の層間絶縁膜が積層されており、
前記スクライブ線領域同士の交差部に部分的に設けられた、前記複数の層間絶縁膜の少なくとも一層を積層方向の上下より挟む複数のパッドおよび前記パッド同士を接続するビアからなる構造体を備える半導体ウェーハ。
【請求項１７】
前記素子形成領域は前記複数の層間絶縁膜中に配線を備え、前記スクライブ線領域における前記パッドは前記配線と同層に設けられている請求項１６に記載の半導体ウェーハ。
【請求項１８】
前記スクライブ線領域には複数層の前記層間絶縁膜が積層されており、該複数層のうちの一部の前記層間絶縁膜が、前記ビアで互いに接続された前記パッドにて前記上下より挟まれていることを特徴とする請求項１６または１７に記載の半導体ウェーハ。
【請求項１９】
複数列の前記ビアが、前記スクライブ線領域の幅方向に所定の間隔をもって互いに平行して設けられている請求項１６から１８のいずれかに記載の半導体ウェーハ。
【請求項２０】
前記ビアで接続された前記パッドの少なくとも一方が、前記スクライブ線領域の延在方向にそれぞれ伸びる二本の線状部が交差した十字状をなす請求項１６から１９のいずれかに記載の半導体ウェーハ。
【請求項２１】
前記素子形成領域と前記スクライブ線領域との間に、前記素子形成領域の周囲を囲むシールリング部が設けられている請求項１６から２０のいずれかに記載の半導体ウェーハ。
【請求項２２】
前記構造体が、前記スクライブ線領域同士のすべての交差部にそれぞれ設けられている請求項１６から２１のいずれかに記載の半導体ウェーハ。
【請求項２３】
複数の素子形成領域と、互いに交差する帯状に設けられて前記素子形成領域を個別に囲むスクライブ線領域と、からなる半導体ウェーハをダイシングして、前記素子形成領域を含む半導体チップを個片化する方法であって、
前記素子形成領域と前記スクライブ線領域は、複数の層間絶縁膜が積層されており、
前記スクライブ線領域の少なくとも一つの交差部に部分的に、前記複数の層間絶縁膜の少なくとも一層を積層方向の上下より挟む複数層の金属製のパッドと、前記パッド同士を接続するビアとからなる構造体を設けるとともに、
前記構造体が設けられた前記交差部をダイシングの終端として前記素子形成領域を分離することを特徴とする半導体ウェーハのダイシング方法。
【請求項２４】
前記パッドの少なくとも一部を、前記半導体ウェーハを位置あわせするためのアライメントマークとして用いることを特徴とする請求項２３に記載の半導体ウェーハのダイシング方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体チップ、半導体ウェーハおよびそのダイシング方法に関する。
【背景技術】
【０００２】
この種の発明に関し、下記特許文献１には、素子形成領域とスクライブ線領域との間に、素子形成領域全体を囲うシールリングを設けることで、半導体ウェーハのダイシング時のチッピングが素子形成領域の内側まで到達することを防止する半導体装置の発明が記載されている。シールリングは、素子形成領域への水分の浸入を防止するものであり、素子形成領域の外縁に沿って周回して設けられる。
【０００３】
また、本発明に関連する技術として、下記特許文献２には、素子形成領域を位置あわせするための十字状などのマスク合せパターン（アライメントマーク）をスクライブ線領域に配置した半導体ウェーハの発明が記載されている。
【０００４】
図１１は、これらの半導体ウェーハのうちアライメントマーク近傍を拡大した平面模式図である。図１２は、半導体ウェーハの積層断面図であり、図１１のXII−XII断面図に相当する。
【０００５】
半導体ウェーハ１１２には、パターン配置された矩形の素子形成領域２０と、その間のスクライブ線領域３０とが区画形成されている。また、素子形成領域２０とスクライブ線領域３０との間には、シールリング部２５が設けられている。
アライメントマーク４０は、アルミニウムなどの金属材料を十字状などに皮膜形成してなり、スクライブ線領域３０同士の交差部に配置されている。
【０００６】
図１２に示すように、素子形成領域２０およびスクライブ線領域３０には、基板１６の上に層間絶縁膜２２が積層されている。素子形成領域２０は、金属配線２１０がパターン形成された内部回路領域やＩＯ（Input／Output）領域を含む領域である。
層間絶縁膜２２の上面にはバリア膜２３がそれぞれ積層されている。
【０００７】
シールリング部２５は、リング状パッド２１１とシール壁２４が接続されて素子形成領域２０の外周を囲むリング状に形成されたシールリング２５１が形成された領域である。
シールリング２５１を構成するリング状パッド２１１は、素子形成領域２０内部の金属配線２１０と同層に設けられ、素子形成領域２０の外縁に沿って周回する矩形の帯状に形成されている。そして、積層されたリング状パッド２１１同士は、同じく素子形成領域２０を周回して設けられたシール壁２４で互いに連結されている。
アライメントマーク４０が設けられたスクライブ線領域３０、素子形成領域２０およびシールリング部２５の上面は、透明な表面保護膜４２で被覆されている。
【０００８】
【特許文献１】特開２００７−６７３７２号公報
【特許文献２】特開昭５６−１４０６２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ここで、半導体ウェーハを切断して半導体チップを個片化するダイシング工程においては、ダイシングブレードによってスクライブ線領域を切削し、素子形成領域を互いに個片化する。
このとき、半導体ウェーハには、切断の衝撃により、アライメントマークなどの金属層と層間絶縁膜との剥離や割れ、クラッキングなどの破壊（以下、これらを総称して「チッピング」という。）が生じる。
チッピングが生じると、シールリングが破壊されて素子形成領域への水の浸入が許容されたり、素子形成領域自体が損傷して半導体チップの電気特性が劣化したりするという問題が生じる。
【００１０】
また、チッピングは、半導体ウェーハのダイシング工程のみならず、個片化された半導体チップの移送工程やハンドリング工程においても生じる場合がある。かかる場合、半導体チップには、応力集中に起因してコーナー部にチッピングが生じやすい。
【００１１】
一方、近年では、素子形成領域の小型化や、半導体ウェーハの利用効率、すなわち素子形成領域の面積比率の向上が要請されている。このため、素子形成領域の外部に十分な幅のシールリングを設けることや、スクライブ線領域を太くしてダイシングラインとシールリングとを十分に離間させることは困難となっている。
【００１２】
例えば、上記特許文献１に記載の半導体ウェーハでは、シールリングの内側に沿って、すなわち素子形成領域から放射状にリブ状の補助部を並べることによりシールリングを補強し、チッピングが素子形成領域の内部にむけて伸展することを防いでいる。しかし、かかる補助部を設けた場合、スクライブ線領域の幅が補助部の長さ分だけ太くなり、半導体ウェーハの利用効率が低下するという問題がある。
【００１３】
このように、特に近年の半導体ウェーハにおいては、高い利用効率を維持しつつも、スクライブ線領域で生じたチッピングが素子形成領域の内部にむけて伸展することを防止することが課題となっている。
【課題を解決するための手段】
【００１４】
本発明の半導体チップは、素子形成領域と、前記素子形成領域の周囲を囲むスクライブ線領域と、からなる半導体チップであって、
前記素子形成領域および前記スクライブ線領域は、複数の層間絶縁膜が積層されており、
当該半導体チップの少なくとも一つのコーナー部におけるスクライブ線領域内に部分的に設けられた、前記複数の層間絶縁膜の少なくとも一層を積層方向の上下より挟む複数のコーナーパッドおよび前記複数のコーナーパッド同士を接続するビアからなる構造体を有する。
【００１５】
ここで、素子形成領域とは、半導体チップのうち内部回路が形成された領域を意味する。また、スクライブ線領域とは、素子形成領域の周辺の領域を意味し、半導体チップのコーナー部を含む。なお、半導体チップのコーナー部とは、当該半導体チップのコーナー（角）を含む所定の広がりをもつ領域をいう。
【００１６】
そして、構造体が半導体チップの少なくとも一つのコーナー部におけるスクライブ線領域内に部分的に設けられているとは、構造体がスクライブ線領域の全体に設けられていることや、複数のコーナー部にまたがって一つの構造体が設けられていることを排除する趣旨である。
すなわち、構造体は、コーナー部の一つのみに対して、当該コーナー部の全体または一部に亘って設けられていてもよく、複数のコーナー部に対して、各コーナー部の全体または一部にそれぞれ設けられていてもよい。
【００１７】
また、本発明の半導体ウェーハは、複数の素子形成領域と、互いに交差する帯状に設けられて前記素子形成領域を個別に囲むスクライブ線領域と、からなる半導体ウェーハであって、
前記素子形成領域および前記スクライブ線領域は、複数の層間絶縁膜が積層されており、
前記スクライブ線領域同士の交差部に部分的に設けられた、前記複数の層間絶縁膜の少なくとも一層を積層方向の上下より挟む複数のパッドおよび前記パッド同士を接続するビアからなる構造体を備える。
【００１８】
本発明者の検討によれば、半導体ウェーハのダイシング時に生じるチッピングは、主としてスクライブ線領域同士が交差する交差部において発生することが明らかとなった。この原理についてまず説明する。
【００１９】
素子形成領域が、交差する二方向（第一方向および第二方向）にダイシングされて個片化される場合について説明する。まず、第一方向へのダイシング工程においては、隣り合う素子形成領域同士がいずれかの辺（第二方向に延在する辺）で接続されているため、ダイシングの衝撃は個別の素子形成領域に集中負荷されることはない。これにより、半導体ウェーハはチッピングのおそれなく短冊状にダイシングされる。
【００２０】
これに対し、短冊状となった半導体ウェーハを個片化して半導体チップとする第二方向へのダイシング工程は、既に三辺が分離された素子形成領域の最後の一辺を切断する工程となる。したがって、当該素子形成領域は、切断分離されるその直前には、隣接する他の素子形成領域と、ダイシングの終端となるひとつのコーナー部においてのみ、かつ、わずかな長さで接続された不安定な状態となる。このため、ダイシングブレードからの衝撃は当該コーナー部に集中的に負荷され、ダイシングブレードが通過する前に、当該未切断長さ部分に割れが生じるなどしてチッピングが生じやすい。
かかる原理により、半導体ウェーハには、ダイシングの終端となるスクライブ線領域の交差部においてチッピングが生じやすいといえる。
【００２１】
したがって、上記発明のように、半導体チップのコーナー部に、コーナーパッドとビアとを接続した構造体を設けることにより、当該コーナー部を終端としてダイシングした場合に、素子形成領域の内部にむけてチッピングが伸展することが防止される。
すなわち、上記半導体ウェーハによれば、ダイシング工程にて半導体チップを個片化する際のチッピングが防止される。スクライブ線領域に設けるコーナーパッドとビアの位置をそのコーナー部とすることにより、素子形成領域の有効面積を損なうことがなく、半導体ウェーハの高い利用効率を維持することができる。
【００２２】
また、上記半導体チップは、ダイシング工程における歩留まりが向上して生産性を高めることのできる構造である。
そして、上記半導体チップによれば、ダイシング工程後の衝撃負荷によってコーナー部に生じるチッピングについても防止することが可能である。
【００２３】
そして、本発明の半導体ウェーハのダイシング方法は、複数の素子形成領域と、互いに交差する帯状に設けられて前記素子形成領域を個別に囲むスクライブ線領域と、からなる半導体ウェーハをダイシングして、前記素子形成領域を含む半導体チップを個片化する方法であって、
前記素子形成領域と前記スクライブ線領域は、複数の層間絶縁膜が積層されており、
前記スクライブ線領域の少なくとも一つの交差部に部分的に、前記複数の層間絶縁膜の少なくとも一層を積層方向の上下より挟む複数層の金属製のパッドと、前記パッド同士を接続するビアとからなる構造体を設けるとともに、
前記構造体が設けられた前記交差部をダイシングの終端として前記素子形成領域を分離することを特徴とする。
【００２４】
上記ダイシング方法によれば、構造体が設けられた交差部を終端としてダイシングすることで、主として当該交差部に生じるチッピングの伸展を防止することができる。
【００２５】
なお、本発明の各種の構成要素は、個々に独立した存在である必要はなく、複数の構成要素が一個の部材として形成されていること、一つの構成要素が複数の部材で形成されていること、ある構成要素が他の構成要素の一部であること、ある構成要素の一部と他の構成要素の一部とが重複していること、等でもよい。
【００２６】
また、本発明による半導体ウェーハのダイシング方法を説明するにあたり、複数の工程を順番に記載することがあるが、明示の場合を除き、その記載の順番は工程を実行する順番を必ずしも限定するものではない。また、複数の工程は、明示の場合を除き、個々に相違するタイミングで実行されることに限定されず、ある工程の実行中に他の工程が発生すること、ある工程の実行タイミングと他の工程の実行タイミングとの一部ないし全部が重複していること、等でもよい。
【発明の効果】
【００２７】
本発明の半導体ウェーハおよびそのダイシング方法によれば、半導体ウェーハの高い利用効率を維持しつつ、ダイシング工程時に生じるチッピングが素子形成領域の内部にむけて伸展することを防止して高品質の半導体チップが提供される。
本発明の半導体チップによれば、ダイシング工程時における生産性が向上し、また、ダイシング工程後についてもコーナー部で生じるチッピングの伸展を防止することができる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の実施形態を図面に基づいて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００２９】
＜第一実施形態＞
図１は、図１３の本実施形態の半導体ウェーハ１２の点線Ａで囲まれた領域を拡大した平面図である。説明のため、シールリング部２５および補強パッド３４にはハッチングを施している。
図２は、スクライブ線領域３０同士の交差部３２の近傍に関する平面図であり、図１において鎖線で囲った交差部３２近傍の拡大図に相当する。
図３は、半導体ウェーハ１２の積層断面図であり、図２のIII−III断面図に相当する。
【００３０】
（半導体ウェーハ）
はじめに、本実施形態の半導体ウェーハ１２の概要について説明する。
半導体ウェーハ１２は、複数の素子形成領域２０と、互いに交差する帯状に設けられて素子形成領域２０を個別に囲むスクライブ線領域３０と、からなる。
素子形成領域２０およびスクライブ線領域３０は、複数の層間絶縁膜２２が積層されている。
そして、本実施形態の半導体ウェーハ１２は、スクライブ線領域３０同士の交差部３２に部分的に設けられた、複数の層間絶縁膜２２の少なくとも一層を積層方向（図中上下方向）の上下より挟む複数のパッド（補強パッド３４）および補強パッド３４同士を接続するビア３６からなる構造体（チッピング防止構造３８）を備えている。
【００３１】
本実施形態の半導体ウェーハ１２には、素子形成領域２０が縦横に並んで配置されている。図１では、簡単のため素子形成領域２０が縦横（同図上下方向）に各二つ、合計四つのみ配置された状態を図示しているが、これに限られるものではなく、数百、数千という素子形成領域２０が半導体ウェーハ１２上に縦横に配列されていてもよい。また、半導体ウェーハ１２の平面視形状も、図示のような矩形に限られず、円形でよい。
【００３２】
隣接する素子形成領域２０同士の間、および素子形成領域２０の周囲には、ダイシングブレードによって切断されるスクライブ線領域３０が帯状に形成されている。
ダイシングラインＤＬを、図３に二点鎖線で示す。
なお、本実施形態の半導体ウェーハ１２では、素子形成領域２０とスクライブ線領域３０との間にシールリング部２５が素子形成領域２０を周回して設けられている。
シールリング部２５を構成するシールリング２５１は、リング状パッド２１１とシール壁２４とが接続されて素子形成領域２０の全周を覆っている。シールリング２５１はダイシング工程で切除されるものではなく、半導体チップ１０に固有の領域として残置される。
【００３３】
したがって、本実施形態の半導体ウェーハ１２では、スクライブ線領域３０の交差部３２に設けられたチッピング防止構造３８とともに、素子形成領域２０とスクライブ線領域３０との間に、素子形成領域２０の周囲を囲むシールリング部２５が設けられている。
【００３４】
本実施形態の素子形成領域２０は矩形状をなしていることから、素子形成領域２０の辺２０１に沿って伸びるスクライブ線領域３０は、互いに直交する二方向に延在している。そして、スクライブ線領域３０同士が交差する交差部３２には、素子形成領域２０の角部２０２が近接している。図１に示すように、交差部３２には、素子形成領域２０の角部２０２が一つのみ近接するＬ字状のものと、二つ近接するＴ字状のものと、四つ近接する十字状のものとが存在する。
【００３５】
本実施形態の半導体ウェーハ１２は、交差部３２にチッピング防止構造３８が設けられている。チッピング防止構造３８は、各素子形成領域２０の角部２０２の少なくともいずれか一つに近接する交差部３２について設けられていればよい。したがって、例えば図１に示す半導体ウェーハ１２の場合、縦横に隣接する四つの素子形成領域２０の角部２０２同士が突き合わされる交差部３２のみにチッピング防止構造３８が設けられていてもよい。
【００３６】
本実施形態の場合、図１に示すように、チッピング防止構造３８はスクライブ線領域３０同士のすべての交差部３２にそれぞれ設けられている。
【００３７】
図２，３に示すように、本実施形態のチッピング防止構造３８は、層間絶縁膜２２を挟んで積層された補強パッド３４と、これらを厚さ方向に接続するビア３６とから構成されている。
補強パッド３４は、スクライブ線領域３０に部分的に設けられている。具体的には、スクライブ線領域３０同士が交差する交差部３２の全体または一部に亘って設けられている。
【００３８】
本実施形態の半導体ウェーハ１２には、シリコンやガラスなどからなる基板１６の上部に層間絶縁膜２２とバリア膜２３と金属配線層２１とが繰り返し積層されている。
層間絶縁膜２２やバリア膜２３は、素子形成領域２０とスクライブ線領域３０とに亘って形成されている。
なお、本実施形態において半導体チップ１０や半導体ウェーハ１２を構成する積層の上下方向とは、基板１６を下として金属配線層２１を上とした場合の相対的な位置関係を示すものであり、必ずしも重力方向の上下を意味するものではない。
【００３９】
層間絶縁膜２２には絶縁性材料を用いる。絶縁性材料としては、求められる誘電率の大小に応じて、いわゆるＬｏｗ−ｋ材料（低誘電率材料）または非Ｌｏｗ−ｋ材料を用いることができる。
Ｌｏｗ−ｋ材料としては、ＳｉＯＣ（炭素含有シリコン酸化物）のほか、ＨＳＱ（ハイドロジェンシルセスキオキサン）、ＭＳＱ（メチルシルセスキオキサン）、またはＭＨＳＱ（メチル化ハイドロジェンシルセスキオキサン）等のポリハイドロジェンシロキサン、ポリアリールエーテル（ＰＡＥ）、ジビニルシロキサンービスーベンゾシクロブテン（ＢＣＢ）、またはＳｉｌｋ（登録商標）等の芳香族含有有機材料、ＳＯＧ、ＦＯＸ（登録商標）（ｆｌｏｗａｂｌｅ  ｏｘｉｄｅ）、サイトップ（登録商標）などの有機材料を用いることができる。
【００４０】
また、特に低い誘電率が求められる層間絶縁膜２２については、ポーラス（ｐ−）ＳｉＯＣなど、上記Ｌｏｗ−ｋ材料の多孔質材料（ポーラスＬｏｗ−ｋ材料）を用いるとよい。
また、比較的大きな誘電率が許容される層間絶縁膜２２には、非Ｌｏｗ−ｋ材料を用いることができる。非Ｌｏｗ−ｋ材料としては、酸化珪素（ＳｉＯ２）などの無機絶縁材料を用いることができる。
【００４１】
（素子形成領域）
素子形成領域２０は、様々な回路パターンが金属配線２１０によってそれぞれ形成された内部回路領域やＩＯ（Input／Output）領域を含んでいる。
金属配線層２１は、パターニングされた金属配線２１０を含む層である。本実施形態の金属配線２１０には銅などの金属材料を用い、層間絶縁膜２２の内部に局所的に埋め込んで設けられる。したがって、層間絶縁膜２２と金属配線層２１とは積層方向に一部重複していてよい。
【００４２】
図３に示すように、金属配線層２１は、基板１６に近接する下層のローカル配線層２１ｃでは薄く、中間層のセミグローバル配線層２１ｂでは中程度の厚さ、上層のグローバル配線層２１ａでは厚く形成される。
したがって、金属配線層２１で挟まれる層間絶縁膜２２の厚さに関しても、下層（下層絶縁膜２２ｃ）では薄く、中間層（中間層絶縁膜２２ｂ）では中程度であり、上層（上層絶縁膜２２ａ）では厚く形成される。
【００４３】
このため、本実施形態の半導体ウェーハ１２では、下層絶縁膜２２ｃには比誘電率の低いポーラスＬｏｗ−ｋ材料を用いる。また、中間層絶縁膜２２ｂには無孔質Ｌｏｗ−ｋ材料を用い、上層絶縁膜２２ａには無孔質の非Ｌｏｗ−ｋ材料を用いている。
【００４４】
これらの絶縁性材料は金属材料に比べて脆性が高いため、ダイシング時にはチッピングが生じやすく、また、生じたチッピングが伸展しやすい。
【００４５】
バリア膜２３には、ＴｉＮ（窒化チタン）膜、Ｔａ（タンタル）膜、ＴａＮ（窒化タンタル）膜、Ｗ（タングステン）膜もしくはＷＮ（窒化タングステン）膜などの無機材料からなる単層膜、もしくはこれらの膜の積層膜が用いられる。
【００４６】
最上層の層間絶縁膜２２には、金属パッド２６が埋め込んで設けられている。金属パッド２６にはアルミニウムやＴｉＮなどの金属材料が用いられる。
そして、金属パッド２６および金属配線２１０は、互いにシール壁２４で厚さ方向に連結されてシールリング２５１を構成している。
【００４７】
金属パッド２６は、素子形成領域２０内部の所定位置において上面より視認可能に露出している。
また、素子形成領域２０の最表面には、透明な表面保護膜４２が設けられている。本実施形態の表面保護膜４２は複数の層が積層して構成されている。具体的には、シリコン酸化膜４３（ＳｉＯ２）、シリコン酸化窒化膜４４（ＳｉＯＮ）、およびポリイミド膜４５が下層から順に積層されている。
【００４８】
（スクライブ線領域）
本実施形態のスクライブ線領域３０には、層間絶縁膜２２を上下に挟む金属製のパッド（補強パッド３４）が積層して設けられている。本実施形態の補強パッド３４（３４ａ，３４ｂ）は、金属パッド２６および最上層の金属配線層２１であるグローバル配線層２１ａとそれぞれ同層に設けられている。
【００４９】
すなわち、本実施形態では、スクライブ線領域３０には複数層の層間絶縁膜２２が積層されており、複数層のうちの一部の層間絶縁膜２２が、ビア３６で互いに接続された補強パッド３４にて上下より挟まれている。
【００５０】
そして、本実施形態では、素子形成領域２０は複数の層間絶縁膜２２中に配線（金属配線２１０）を備え、スクライブ線領域３０における補強パッド３４ａ，３４ｂは金属配線２１０と同層に設けられている。
そして、補強パッド３４ａ，３４ｂは、金属配線２１０と同一材料で構成されている。
すなわち、本実施形態の場合、上層にあたる補強パッド３４ａはアルミニウムからなり、下層の補強パッド３４ｂは銅からなる。
【００５１】
本実施形態の半導体ウェーハ１２では、最上層の層間絶縁膜２２を上下に挟む高さ位置に補強パッド３４をそれぞれ設けている。
ただし、補強パッド３４を設ける積層高さ位置は種々をとることができ、後述する他の実施形態にて詳細に説明する。
【００５２】
補強パッド３４ａ，３４ｂは、ビア３６で互いに接続されてチッピング防止構造３８を構成している。
ビア３６は、素子形成領域２０内部に設けられるシール壁２４と同一の、銅などの金属材料からなる。ビア３６は、同層で設けられるシール壁２４と同一工程にて作製することができる。
【００５３】
そして、いずれも金属材料からなる補強パッド３４ａ，３４ｂとビア３６とが連結されることで、層間絶縁膜２２よりもチッピング耐性に優れるチッピング防止構造３８が構成される。
【００５４】
図２に示すように、本実施形態の補強パッド３４は、素子形成領域２０の辺２０１に沿って伸びている。具体的には、ビア３６で接続された補強パッド３４の少なくとも一方（補強パッド３４ａを図示している）は、スクライブ線領域３０の延在方向にそれぞれ伸びる二本の線状部３４１，３４２が互いに交差した十字状をなしている。
【００５５】
なお、本実施形態の半導体ウェーハ１２では、図１に示すように、配列された素子形成領域２０の外縁を囲うスクライブ線領域３０の交差部３２に関しては、補強パッド３４の形状をＬ字状またはＴ字状としている。
【００５６】
そして、本実施形態のチッピング防止構造３８は、図５に示すように、複数列のビア３６（３６１〜３６４）が、スクライブ線領域３０の幅方向に所定の間隔をもって互いに平行して設けられている。
具体的には、十字状をなす補強パッド３４ａの直下には、四本のＬ字状のビア３６１〜３６４が、線状部３４１，３４２に沿って、かつ当該Ｌ字の頂点を互いに突き合わせて配置されている。
【００５７】
そして、隣接するビア３６１〜３６４同士の上記所定の間隔は、ダイシングブレードによる切削幅と、ダイシングブレードの位置あわせ精度との合計幅（以下、ダイシング幅という。）よりも大きい。
したがって、半導体ウェーハ１２をダイシングして素子形成領域２０をそれぞれ個片化して半導体チップ１０を作製するにあたっては、ビア３６１〜３６４同士の間をダイシングすることができる。すなわち、本実施形態の半導体ウェーハ１２では、チッピング防止構造３８を構成する金属製のビア３６１〜３６４をダイシングブレードが切断する必要がない。
【００５８】
複数層に積層して設けられる補強パッド３４（３４ａ，３４ｂ）は、必ずしも互いに同一寸法および同一形状とする必要はない。本実施形態の場合、図３に示すように、下層の補強パッド３４ｂは、上記複数列のビア３６に対応して、スクライブ線領域３０の幅方向に離間して複数列（二列）に設けられている。補強パッド３４ｂ（補強パッド３４ｂ１，３４ｂ２）の離間距離もまた、ダイシング幅と同等またはそれ以上としている。
すなわち、本実施形態において、十字状の交差部３２に配置されるチッピング防止構造３８は、平面視十字状である上層の補強パッド３４ａと、平面視Ｌ字状である下層の四つの補強パッド３４ｂと、補強パッド３４ａ，３４ｂを互いに連結するビア３６とで構成されている。
【００５９】
（ダイシング方法）
本実施形態による半導体ウェーハ１２のダイシング方法を改めて説明する。この方法は、複数の素子形成領域２０と、互いに交差する帯状に設けられて素子形成領域２０を個別に囲むスクライブ線領域３０と、からなる半導体ウェーハ１２をダイシングして、素子形成領域２０を含む半導体チップ１０を個片化する方法に関する。
素子形成領域２０とスクライブ線領域３０には、複数の層間絶縁膜２２が積層されている。
半導体ウェーハ１２には、短冊状およびチップ状に個片化された際にも飛散することがないよう、基板１６の裏面にダイシングシート（図示せず）が接着されている。そして、ダイシングブレードが半導体ウェーハ１２のいずれかのエッジに対して斜め上方から押し当てられ、半導体ウェーハ１２とともにダイシングシートの中途深さまでが切断される。
【００６０】
半導体ウェーハ１２には、スクライブ線領域３０の少なくとも一つの交差部３２に部分的に、複数の層間絶縁膜２２の少なくとも一層を積層方向の上下より挟む複数層の金属製のパッド（補強パッド３４）と、補強パッド３４同士を接続するビア３６とからなる構造体（チッピング防止構造３８）を設けておく。
そして、本実施形態のダイシング方法では、チッピング防止構造３８が設けられた交差部３２をダイシングの終端として素子形成領域２０を分離する。
【００６１】
また、本実施形態によるダイシング方法では、補強パッド３４（３４ａ）の少なくとも一部を、半導体ウェーハ１２を位置あわせするためのアライメントマークとして用いる。
半導体ウェーハ１２を位置あわせする工程は様々であるが、ダイシング工程のほか、フォトリソグラフィー法を用いて表面保護膜４２を成膜する際のマスクパターンとの位置あわせなどに用いることができる。
【００６２】
本実施形態のように、補強パッド３４を十字状、Ｌ字状またはＴ字状など、コーナーを有する形状とすることにより、補強パッド３４をアライメントマークに用いた場合に、アライナー装置による光学的な位置あわせが好適に行われる。
【００６３】
そして、スクライブ線領域３０が交差する交差部３２に、図５に示す交差中心Ｃを包含する補強パッド３４をアライメントマークとして設けることにより、補強パッド３４を、ダイシングの目印にするとともに、もっともチッピングが生じやすい箇所の補強手段とすることができる。
【００６４】
（半導体装置）
図４（ａ）は、本実施形態の半導体ウェーハ１２をスクライブ線領域３０でダイシングして得られる半導体チップ１０の平面模式図であり、同図（ｂ）はコーナー部３３の拡大図である。
本実施形態の半導体ウェーハ１２では、スクライブ線領域３０同士の交差部３２（図１を参照）は補強パッド３４とともにダイシングされる。そして、ダイシング幅が切除されたスクライブ線領域３０は、半導体チップ１０のうち素子形成領域２０の周辺に残置される。ダイシングされた半導体チップ１０におけるスクライブ線領域３０は、コーナー部３３を含み、素子形成領域２０の周囲に所定幅の帯状に形成される領域である。
【００６５】
また、半導体ウェーハ１２の交差部３２は、ダイシングされて半導体チップ１０のコーナー部３３となる。同様に、補強パッド３４はダイシングされてコーナーパッド３５となる。また、スクライブ線領域３０の幅方向に離間して設けられたビア３６は、各半導体チップ１０に分離される。
【００６６】
具体的には、図３に示すように、本実施形態の半導体ウェーハ１２に設けられたチッピング防止構造３８は、ダイシングラインＤＬを挟む位置にビア３６が二列に設けられ、その上部に一体の補強パッド３４ａが設けられている。また、二列のビア３６は、それぞれ補強パッド３４ｂ１，３４ｂ２に下方が支持されている。したがって、スクライブ線領域３０をダイシングラインＤＬで切削した場合、チッピング防止構造３８は図３の左右に分離されて、素子形成領域２０を含む各半導体チップ１０に分散する。
【００６７】
したがって、本実施形態の半導体チップ１０は、素子形成領域２０と、素子形成領域２０の周囲を取り囲むスクライブ線領域３０とからなる。
素子形成領域２０およびスクライブ線領域３０は、複数の層間絶縁膜２２が積層されている。
そして、本実施形態の半導体チップ１０は、当該半導体チップ１０の少なくとも一つのコーナー部３３におけるスクライブ線領域３０に部分的に設けられた、複数の層間絶縁膜２２を積層方向の上下より挟む複数のコーナーパッド３５および複数のコーナーパッド３５同士を接続するビア３６２からなる構造体（チッピング防止構造３８）を有している。
【００６８】
本実施形態の半導体チップ１０は、コーナー部３３には複数層の層間絶縁膜２２が積層されており、複数層のうちの一部の層間絶縁膜２２が、ビア３６で互いに接続されたコーナーパッド３５にて上下より挟まれている。
本実施形態の場合、図３に示すように、複数層のうち、最上層の層間絶縁膜２２が補強パッド３４（コーナーパッド３５）で挟まれている。
【００６９】
また、図４に示すように、本実施形態の半導体チップ１０は、その全領域である半導体素子領域１１が、内部回路領域（図示せず）を含む素子形成領域２０と、コーナー部３３を含むスクライブ線領域３０と、素子形成領域２０とスクライブ線領域３０との間に設けられて素子形成領域２０の周囲を囲むシールリング部２５とを備えている。
すなわち、本実施形態の半導体チップ１０は、素子形成領域２０への水の浸入を防止するシールリング部２５とともに、チッピング防止構造３８を更に備えている。
【００７０】
また、ビア３６２で接続されたコーナーパッド３５の少なくとも一方は、コーナー部３３を挟む二辺にそれぞれ沿って延在する二本の線状部３４１，３４２を含み、線状部３４１，３４２は互いに交差して平面視Ｌ字状をなしている。
【００７１】
また、図２，４に示すように、本実施形態の半導体チップ１０は、線状部３４１，３４２が、コーナー部３３に隣接する素子形成領域２０の辺２０１の延長線ＥＬを越えて設けられている。
すなわち、コーナーパッド３５は、半導体チップ１０のコーナー３３１のごく近傍のみならず、素子形成領域２０の辺２０１に沿って、素子形成領域２０の角部２０２を越える位置まで伸びて形成されている。
【００７２】
そして、本実施形態の半導体チップ１０では、二以上のコーナー部３３に、チッピング防止構造３８が互いに離間してそれぞれ設けられている。
具体的には、本実施形態の半導体チップ１０では、スクライブ線領域３０の四つのコーナー部３３にチッピング防止構造３８がそれぞれ設けられている
【００７３】
また、ビア３６は、コーナーパッド３５の線状部３４１，３４２の延在方向に沿って複数列に伸びて設けられている。
すなわち、本実施形態の半導体チップ１０および半導体ウェーハ１２において、ビア３６（３６１〜３６４）は、それぞれ一連の壁状に設けられた、いわゆるスリットビアであってもよく、または、微小間隔をあけて連続する複数本の柱状に設けられた、いわゆるつぶビアであってもよい。
ただし、ビア３６の具体的な配置態様は種々をとることができ、後述する他の実施形態にて説明する。
【００７４】
上記本実施形態の半導体ウェーハ１２の作用効果について説明する。
本実施形態の半導体ウェーハ１２は、スクライブ線領域３０同士の交差部３２にチッピング防止構造３８を設けて層間絶縁膜２２を補強している。これにより、当該交差部３２を終端としてダイシングすることで、発生したチッピングの伸展を停止することができる。
【００７５】
チッピングは、上述のように層間絶縁膜２２自体のひび割れやクラッキング（以下、割れと総称する）と、層間絶縁膜２２の界面における剥離などを原因として発生する。また、層間絶縁膜２２の割れは、脆性の高い材料の内部において発生しやすい。したがって、ダイシングの終端で発生したチッピングは、層間絶縁膜２２の内部や界面を伸展し、金属材料（チッピング防止構造３８）にあたることで停止される。
また、層間絶縁膜２２に外部から拘束力を与えることで、当該方向に割れが広がることが抑制され、チッピングの伸展が抑えられる。層間絶縁膜２２を上下に挟む補強パッド３４をビア３６で連結することで、当該層間絶縁膜２２は厚さ方向に拘束される。したがって、チッピング防止構造３８を設けることにより、その近傍における層間絶縁膜２２の内部や界面でのチッピングの伸展を抑制することができる。
【００７６】
また、かかるチッピング防止構造３８を、素子形成領域２０を囲う全周に亘って設けるのではなく、部分的に、具体的には交差部３２に設けることにより、半導体ウェーハ１２における素子形成領域２０の有効面積を損なうことがない。
【００７７】
また本実施形態では、複数列のビア３６がスクライブ線領域３０の幅方向に所定の間隔をもって互いに平行して設けられている。これにより、ビア３６同士の間をスクライブ線領域３０の延在方向に沿ってダイシングすることで、ダイシングブレードがビア３６を横切ることなく素子形成領域２０を個片化することができる。このため、ダイシングブレードの摩耗を抑えることができる。
また、ビア３６同士の間をダイシングすることにより、スクライブ線領域３０内でどちらの向きにチッピングが生じたとしても、ビア３６およびこれと接続された補強パッド３４とで当該チッピングを停止することができる。
【００７８】
また本実施形態では、スクライブ線領域３０の交差部３２に設けられた補強パッド３４が、スクライブ線領域３０の延在方向にそれぞれ伸びる二本の線状部３４１，３４２が交差した十字状をなしている。これにより、スクライブ線領域３０の延在方向に沿って半導体ウェーハ１２を二方向にダイシングした場合に、十字状の補強パッド３４は四つに切断されてそれぞれＬ字状に分割される。
これにより、半導体ウェーハ１２をダイシングしてなる半導体チップ１０のコーナー部３３に、Ｌ字状のコーナーパッド３５を形成することができる。
【００７９】
また本実施形態では、スクライブ線領域３０同士のすべての交差部３２にチッピング防止構造３８がそれぞれ設けられている。これにより、ダイシング方向によらず、終端となる交差部３２がチッピング防止構造３８で補強される。
【００８０】
次に、上記本実施形態の半導体チップ１０の作用効果について説明する。
半導体チップ１０は、層間絶縁膜２２の少なくとも一層を積層方向の上下より挟む複数のコーナーパッド３５と、複数のコーナーパッド３５同士を接続するビア３６とを、半導体素子領域１１におけるスクライブ線領域内に部分的に備えている。具体的には、半導体素子領域１１のコーナー部３３にチッピング防止構造３８は設けられている。これにより、当該コーナー部３３を終端としてダイシングした場合に、素子形成領域２０の内部にむけてチッピングが伸展することが防止されるため、本実施形態の半導体チップ１０はダイシング工程における歩留まり率の高い構造であるといえる。
【００８１】
また、本実施形態の半導体チップ１０は、ダイシング工程後の各工程において発生するチッピングに対しても、その伸展を抑えることが可能である。特に、チッピング防止構造３８はコーナー部３３に設けられていることから、半導体チップ１０の落下衝撃などコーナー部に応力集中が生じる態様で生じるチッピングの伸展を停止させることができる。
以上より、ダイシング工程およびその後の工程において、シールリング部２５の内部や素子形成領域２０の内部にチッピングが到達して半導体チップ１０の機械的および電気的特性が低下することを防止することができる。
【００８２】
本実施形態の半導体チップ１０では、コーナー部３３に積層された複数層の層間絶縁膜２２のうちの一部が、コーナーパッド３５にて上下より挟まれている。層間絶縁膜２２の材料やダイシング条件によって、チッピングが生じやすい層間絶縁膜２２が特定された場合、当該層間絶縁膜２２を上下に挟むチッピング防止構造３８を設けることにより、スクライブ線領域３０に設ける補強パッド３４の積層数を抑えつつも、ダイシング工程における半導体チップ１０の歩留まり率を改善することができる。
【００８３】
また本実施形態の半導体チップ１０では、コーナー部３３に積層されたうち最上層のコーナーパッド３５がビア３６で接続されている。ここで、ダイシングブレードの径は半導体ウェーハ１２の厚さよりも十分に大きく、ダイシングブレードは半導体ウェーハ１２の上面に対して最初に接触する。したがって、上記構成を備えることにより、一般的なダイシングブレードを用いた場合に、チッピングの発生をもっとも効果的に抑制することができる。
【００８４】
また本実施形態では、ビア３６で接続されたコーナーパッド３５が、コーナー部３３を挟む二辺にそれぞれ沿って延在する二本の線状部３４１，３４２を含んでいる。これにより、スクライブ線領域３０のコーナー部３３において生じたチッピングが、チッピング防止構造３８を回り込んで素子形成領域２０に向かうことを防止することができる。
【００８５】
また本実施形態では、線状部３４１，３４２が、互いに交差してＬ字状をなしている。これにより、Ｌ字状のコーナーパッド３５およびこれに接続されたビア３６で構成されるチッピング防止構造３８は、コーナー部３３に発生したチッピングがチッピング防止構造３８を迂回して素子形成領域２０に到達することを防止する。
【００８６】
また本実施形態では、線状部３４１，３４２が、コーナー部３３に隣接する素子形成領域２０の辺２０１の延長線を越えて設けられている。これにより、上記のチッピングの迂回による素子形成領域２０への到達をさらに好適に防止する。
また本実施形態では、ビア３６が、コーナーパッド３５の延在方向に沿って伸びている。これにより、上記のチッピングの迂回による素子形成領域２０への到達が、コーナーパッド３５とともにビア３６によっても防止される。よって、コーナーパッド３５に挟まれた層間絶縁膜２２の内部を伸展するチッピングを、ビア３６によって好適に防止することができる。
【００８７】
また本実施形態では、素子形成領域２０は複数の層間絶縁膜２２中に金属配線２１０を備え、スクライブ線領域３０におけるコーナーパッド３５は金属配線２１０と同層に設けられている。そして、コーナーパッド３５は、金属配線２１０と同一材料で構成されている。これにより、素子形成領域２０の内部に設ける金属配線２１０や金属パッド２６と、スクライブ線領域３０に設ける補強パッド３４（コーナーパッド３５）とを同一工程にて形成することができるため、半導体チップ１０や半導体ウェーハ１２の製造工程数を増大させることがない。
【００８８】
また本実施形態では、二以上のコーナー部３３に、チッピング防止構造３８が互いに離間してそれぞれ設けられている。具体的には、図４に示すように、チッピング防止構造３８はスクライブ線領域３０の四つのコーナー部にいずれも設けられている。これにより、本実施形態の半導体チップ１０は、いずれのコーナーを終端としてダイシングされた場合にもチッピングが素子形成領域２０の内部に到達することのない構造として作製されている。したがって、かかる半導体チップ１０は、ダイシング方向によらずに作製することができる。
【００８９】
次に、上記本実施形態による半導体ウェーハ１２のダイシング方法の作用効果について説明する。
本実施形態のダイシング方法は、スクライブ線領域３０の少なくとも一つの交差部３２に部分的に、複数の層間絶縁膜２２の少なくとも一層を挟む複数層の金属製の補強パッド３４と、補強パッド３４同士を接続するビア３６とからなるチッピング防止構造３８を設けておき、かかる交差部３２をダイシングの終端として素子形成領域２０を分離する。
これにより、主としてチッピングが生じるダイシングの終端となる交差部３２がチッピング防止構造３８によって補強されるため、仮にチッピングが生じたとしても、これがシールリング部２５や素子形成領域２０の内部まで侵入することが防止される。
【００９０】
また本実施形態では、補強パッド３４の少なくとも一部を、半導体ウェーハ１２を位置あわせするためのアライメントマークとして用いる。これにより、チッピング防止構造３８を構成する補強パッド３４がアライメントマークとして兼用されることとなる。よって、スクライブ線領域３０の面積が有効に利用されることから、半導体ウェーハ１２の利用効率を低下させることがない。
【００９１】
本発明は上記実施形態に限定されるものではなく、本発明の目的が達成される限りにおける種々の変形、改良等の態様も含む。
【００９２】
＜第二実施形態＞
図５（ａ）から（ｄ）は、半導体ウェーハ１２のうち、スクライブ線領域３０の交差部３２に設けられたビア３６の各種変形例を示す平面模式図である。十字状の補強パッド３４その他の構成要素については第一実施形態と共通する。また、ビア３６が複数列に並んで設けられており、十字状の補強パッド３４の線状部３４１，３４２を直交Ｘ，Ｙ軸上に配置した場合の各象限にビア３６（３６１，３６２，３６３，３６４）がそれぞれ配置されることも第一実施形態と共通する。また、シールリング部２５は図示を省略している。
【００９３】
同図（ａ）のビア３６は、補強パッド３４の線状部３４１，３４２の延在方向、すなわち半導体チップ１０のコーナーパッド３５の延在方向に沿って伸びるとともに、四列以上の複数列に並んで設けられている。
これにより、ダイシングされて半導体チップ１０のコーナー部３３にそれぞれ設けられるコーナーパッド３５は、複数列のビア３６によって互いに接合されることとなる。これにより、チッピング防止構造３８はより強固に構成される。
なお、複数列のビア３６（例えばビア３６１ａ，３６１ｂ）は、それぞれ線状部３４１，３４２の交差中心Ｃから均等な距離に至る長さで延在している。
【００９４】
同図（ｂ）のビア３６は、補強パッド３４の線状部３４１，３４２の延在方向、すなわち半導体チップ１０のコーナーパッド３５の延在方向に沿って伸びるとともに、複数列に並んで設けられ、かつ、複数列のビア３６（ビア３６１ａ，３６１ｂ）の長さが互いに相違している。
図示の態様では、素子形成領域２０に近接する側のビア３６１ｂが、スクライブ線領域３０の交差中心Ｃに近接する側のビア３６１ａよりも長く形成されている。
これにより、交差中心Ｃの近傍で発生したチッピングが、仮にビア３６１ａで停止されなかった場合も、素子形成領域２０やシールリング部２５（図４を参照）をより広くカバーするビア３６１ｂによってこれを停止することができる。
また、よりダイシングラインＤＬに近接するビア３６１ａの長さを短くすることにより、ダイシングブレードの刃面または側面がビア３６に接触した場合であっても、その接触長さが短くなり、ダイシングブレードの損耗を抑制している。
【００９５】
同図（ｃ）は、交差部３２の各象限にそれぞれ複数列に並んで配置されたＬ字状のビア３６１ａ，３６１ｂが、互いに連結されている。これにより、半導体ウェーハ１２をダイシングして得られる半導体チップ１０のコーナー部３３には、ビア３６１ａ，３６１ｂと、その上下面に配置された補強パッド３４とで、Ｌ型ブロック状のチッピング防止構造３８が配置される。
各半導体チップ１０に与えられるチッピング防止構造３８を中空ブロック状とすることで、その剛性が向上し、交差部３２に発生するチッピングをさらに好適に防止することができる。
【００９６】
同図（ｄ）に示すビア３６は、補強パッド３４の線状部３４１，３４２に沿って伸びる平行線部３６５と、線状部３４１，３４２に対して斜めに伸びる斜線部３６６とを備えている。斜線部３６６は、素子形成領域２０の角部２０２と、スクライブ線領域３０の交差中心Ｃとを隔てるよう、角部２０２と交差中心Ｃとを結ぶ線分に交差する方向に延在している。また、平行線部３６５と斜線部３６６は一続きに連続している。
【００９７】
そして、同図（ｄ）に示す本実施形態の半導体ウェーハ１２をダイシングして得られる半導体チップ１０は、ビア３６で接続されたコーナーパッド３５の少なくとも一方が、スクライブ線領域３０のコーナーに対向して延在する斜線部３６６を含むこととなる。
かかる構成により、交差中心Ｃの近傍で生じて素子形成領域２０の角部２０２に向かうチッピングの伸展方向に対してチッピング防止構造３８の斜線部３６６が正対することとなるため、チッピングが素子形成領域２０の内部に侵入することが好適に防止される。
【００９８】
＜第三実施形態＞
図６（ａ），（ｂ）は、本実施形態の半導体ウェーハ１２におけるチッピング防止構造３８を示す平面模式図である。シールリング部２５は図示を省略している。
スクライブ線領域３０の交差部３２に設けられたチッピング防止構造３８には、当該交差部３２を挟んで隣接する素子形成領域２０同士の間に、同層内で互いに分離して形成された複数の補強パッド３４が設けられている。
【００９９】
同図（ａ）に示すチッピング防止構造３８では、互いに離間して背中合わせに配置された四本のＬ字状の分割パッド３４３（３４３ａ〜３４３ｄ）を組み合わせることにより、全体に十字状をなす補強パッド３４が構成されている。
【０１００】
同図（ｂ）に示すチッピング防止構造３８では、交差部３２の各象限に対してそれぞれＬ字状の分割パッド３４３（３４３ａ〜３４３ｄ）および３４４（３４４ａ〜３４４ｄ）が複数本ずつ配置されている。すなわち、半導体ウェーハ１２をダイシングして得られる半導体チップ１０は、スクライブ線領域３０のコーナー３３１（図４を参照）と素子形成領域２０のコーナー（角部２０２）との間に、同層内で互いに分離して形成された複数のコーナーパッド３５（分割パッド３４３，３４４）が設けられることとなる。
【０１０１】
そして、半導体ウェーハ１２のダイシングにあたっては、背中合わせにもっとも近接する分割パッド３４３ａ〜３４３ｄ同士の間を、ダイシングラインＤＬに沿って切断する。
したがって、分割パッド３４３ａ〜３４３ｄ同士は、ダイシング幅以上の間隔をもって離間して設けられている。
【０１０２】
本実施形態の半導体ウェーハ１２および半導体チップ１０では、積層された複数層の補強パッド３４が、それぞれダイシングラインＤＬを挟んで同層内で互いに分離して形成されている。そして、分離された分割パッド同士がビア３６で接続されている。
かかる構成により、スクライブ線領域３０をダイシングする際に、補強パッド３４を切断する必要がないため、ダイシングブレードの損耗を抑えることができる。
また、補強パッド３４を分割パッド３４３，３４４に同層内で分割したことにより、一方の分割パッドにチッピングが到達した場合の応力が、他の分割パッドに伝達されることを抑えている。
【０１０３】
＜第四実施形態＞
図７は、本実施形態の半導体ウェーハ１２の積層断面図である。
本実施形態の半導体ウェーハ１２は、三層以上の補強パッド３４が積層されて、その最上層の補強パッド３４ａが下層の補強パッド３４ｂとビア３６で接続されている。
【０１０４】
したがって、半導体ウェーハ１２のスクライブ線領域３０を図示のダイシングラインＤＬで切断して得られる半導体チップ１０では、コーナー部３３において、基板１６の上部に、三層以上のコーナーパッド３５が層間絶縁膜２２をそれぞれ挟んで積層されており、最上層のコーナーパッド３５が、下層のコーナーパッド３５とビア３６で接続されている。
【０１０５】
ここで、最上層の補強パッド３４ａは、直下の補強パッドと接続されてもよく、複数層の層間絶縁膜２２を挟んで離間した下方の補強パッドと接続されてもよい。
【０１０６】
さらに、本実施形態の半導体ウェーハ１２は、三層以上の補強パッド３４が層間絶縁膜２２をそれぞれ挟んで積層され、すべての補強パッド３４が互いにビア３６で接続されている。
【０１０７】
したがって、半導体ウェーハ１２を切断して得られる半導体チップ１０は、コーナー部３３に三層以上のコーナーパッド３５が層間絶縁膜２２をそれぞれ挟んで積層されており、すべてのコーナーパッド３５が、ビア３６で互いに接続される。
【０１０８】
さらに、本実施形態の半導体ウェーハ１２は、基板１６上に積層されたすべての層間絶縁膜２２をそれぞれ補強パッド３４で上下に挟む構成としている。
これにより、ダイシング時に半導体ウェーハ１２の厚さ方向のどの高さ位置でチッピングが生じたとしても、これが層間絶縁膜２２の内部または界面を伸展して素子形成領域２０の内部まで到達することを防止する。
【０１０９】
また、本実施形態の半導体ウェーハ１２についても、第三実施形態と同様に、補強パッド３４ａ，３４ｂが、それぞれダイシングラインＤＬを挟んで同層内で互いに分離して形成されている。そして、分割された補強パッド３４ａ，３４ｂ同士がビア３６で接続されている。よって、本実施形態の半導体ウェーハ１２においても、ダイシングラインＤＬがチッピング防止構造３８と交差することがなく、いいかえるとダイシングブレードがチッピング防止構造３８を切断することによる損耗を抑えることができる。
【０１１０】
＜第五実施形態＞
図８は、本実施形態の半導体ウェーハ１２の積層断面図である。本実施形態の半導体ウェーハ１２は、三層以上の補強パッド３４が層間絶縁膜２２をそれぞれ挟んで積層され、その一部の層の補強パッド３４同士が互いにビア３６で接続されている。
具体的には、本実施形態の半導体ウェーハ１２の場合、比較的上層の絶縁膜（上層絶縁膜２２ａおよび中間層絶縁膜２２ｂの一部もしくは全部）のみについて、これを挟む補強パッド３４同士がビア３６で接続されている。そして、下層絶縁膜２２ｃについては、これを挟む補強パッド３４同士をビアで接続していない。
【０１１１】
ただし、本実施形態の半導体ウェーハ１２では、下層絶縁膜２２ｃについても、素子形成領域２０の内部に設けられる金属配線２１０と同層で、同一材料によるダミーパッド３４ｃが埋め込まれて形成されている。
ダミーパッド３４ｃを設けることにより、素子形成領域２０の内部の金属配線２１０をＣＭＰ（Chemical Mechanical Polishing）法で所定の厚さに研磨する際に、厚さ方向の研磨速度を素子形成領域２０とスクライブ線領域３０とで平準化することができる。
かかる作用は、ダミーパッド３４ｃのみならず、ビア３６で接続された補強パッド３４ａ，３４ｂも同様に有している。
すなわちチッピング防止構造３８を構成する補強パッド３４ａ，３４ｂは、チッピングを防止する手段であるとともに、素子形成領域２０とスクライブ線領域３０の研磨速度を同等にする手段としても機能している。
【０１１２】
＜第六実施形態＞
図９は、本実施形態の半導体ウェーハ１２の積層断面図である。本実施形態の半導体ウェーハ１２は、多孔質絶縁膜からなる下層絶縁膜２２ｃの最上層（最上位多孔質層２２ｃ１）を挟む補強パッド３４同士がビア３６で接続されている。
【０１１３】
すなわち、本実施形態の半導体ウェーハ１２をダイシングして得られる半導体チップ１０においては、基板１６の上部に、多孔質有機材料からなる多孔質絶縁膜が層間絶縁膜（下層絶縁膜２２ｃ）として設けられるとともに、多孔質絶縁膜がコーナーパッド３５に挟まれている。そして、最上層の多孔質絶縁膜を挟むコーナーパッド３５１，３５２同士がビア３６で接続されている。
【０１１４】
本実施形態の半導体ウェーハ１２および半導体チップ１０では、脆性の高い多孔質有機材料（ポーラスＬｏｗ−ｋ材料）のうち、もっともチッピングの生じやすい最上層をチッピング防止構造３８で補強する構成としている。
【０１１５】
なお、本実施形態においては、下層絶縁膜２２ｃの最上層に加えて、層間絶縁膜２２（上層絶縁膜２２ａ）の最上層についても、これを上下に挟む補強パッド３４（コーナーパッド３５）を設けるとともに互いをビア３６で接続してもよい。
【０１１６】
これにより、ダイシング時にチッピングの生じやすい層間絶縁膜２２全体のうちの最上層と、ポーラスＬｏｗ−ｋ材料の最上層とを、いずれもチッピング防止構造３８で補強し、チッピングの発生や伸展を好適に抑えることができる。
【０１１７】
＜第七実施形態＞
図１０は、本実施形態の半導体ウェーハ１２におけるチッピング防止構造３８を示す平面模式図である。シールリング部２５は図示を省略している。
本実施形態のチッピング防止構造３８は、ビア３６で接続された補強パッド３４（３４３ａ〜３４３ｄ）が、それぞれダイシングラインＤＬに沿って延在する二本の線状部３４１，３４２を含む。
【０１１８】
したがって、本実施形態の半導体ウェーハ１２をダイシングして得られる半導体チップ１０は、ビア３６で接続されたコーナーパッド３５の少なくとも一方が、コーナー部３３を挟む二辺にそれぞれ沿って延在する二本の線状部３４１，３４２を含むものとなる。
【０１１９】
本実施形態の補強パッド３４（コーナーパッド３５）を構成する二本の線状部３４１，３４２は、交差中心Ｃの近傍において互いに僅かに離間して設けられている。本実施形態の半導体ウェーハ１２および半導体チップ１０では、素子形成領域２０の角部２０２と交差中心Ｃとの間に、チッピング防止構造３８の非形成領域が存在している。しかし、本実施形態によっても、層間絶縁膜２２が補強パッド３４およびビア３６で積層方向に補強されているため、交差部３２で生じたチッピングの伸展を抑制する効果を得ることができる。
【図面の簡単な説明】
【０１２０】
【図１】本発明の第一実施形態の半導体ウェーハの平面図である。
【図２】スクライブ線領域同士の交差部の近傍に関する平面図である。
【図３】半導体ウェーハの積層断面図である。
【図４】半導体装置の平面模式図である。
【図５】（ａ）から（ｄ）は、第二実施形態にかかる半導体ウェーハの交差部に設けられたビアの各種変形例を示す平面模式図である。
【図６】（ａ），（ｂ）は、第三実施形態にかかる半導体ウェーハにおけるチッピング防止構造を示す平面模式図である。
【図７】第四実施形態にかかる半導体ウェーハの積層断面図である。
【図８】第五実施形態にかかる半導体ウェーハの積層断面図である。
【図９】第六実施形態にかかる半導体ウェーハの積層断面図である。
【図１０】第七実施形態にかかる半導体ウェーハにおけるチッピング防止構造を示す平面模式図である。
【図１１】従来の半導体ウェーハのうちアライメントマーク近傍を拡大した平面模式図である。
【図１２】半導体ウェーハの積層断面図である。
【図１３】半導体ウェーハの平面図である。
【符号の説明】
【０１２１】
１０    半導体チップ
１１    半導体素子領域
１２，１１２    半導体ウェーハ
１６    基板
２０    素子形成領域
２０１    辺
２０２    角部
２１    金属配線層
２１０    金属配線
２１ａ    グローバル配線層
２１ｂ    セミグローバル配線層
２１ｃ    ローカル配線層
２１１    リング状パッド
２２    層間絶縁膜
２２ａ    上層絶縁膜
２２ｂ    中間層絶縁膜
２２ｃ    下層絶縁膜
２３    バリア膜
２４    シール壁
２５    シールリング部
２５１    シールリング
２６    金属パッド
３０    スクライブ線領域
３２    交差部
３３    コーナー部
３３１    コーナー
３４，３４ａ，３４ｂ，３４ｂ１，３４ｂ２    補強パッド
３４ｃ    ダミーパッド
３４１，３４２    線状部
３４３，３４４，３４３ａ〜３４３ｄ，３４４ａ〜３４４ｄ    分割パッド
３５，３５１，３５２    コーナーパッド
３６，３６１〜３６４，３６１ａ，３６１ｂ    ビア
３６５    平行線部
３６６    斜線部
３８    チッピング防止構造
４０    アライメントマーク
４２    表面保護膜
４３    シリコン酸化膜
４４    シリコン酸化窒化膜
４５    ポリイミド膜
ＤＬ    ダイシングライン
ＥＬ    延長線
【図１】
2010074106.tif 000003
【図２】
2010074106.tif 000004
【図３】
2010074106.tif 000005
【図４】
2010074106.tif 000006
【図５】
2010074106.tif 000007
【図６】
2010074106.tif 000008
【図７】
2010074106.tif 000009
【図８】
2010074106.tif 000010
【図９】
2010074106.tif 000011
【図１０】
2010074106.tif 000012
【図１１】
2010074106.tif 000013
【図１２】
2010074106.tif 000014
【図１３】
2010074106.tif 000015