(57)【要約】【課題】ランプアニール処理において半導体基板内に熱分布が生じることを抑制する。【解決手段】この半導体装置の設計方法は、半導体基板に不純物拡散層領域及び素子分離膜を配置する工程（ステップＳ１０）と、半導体基板を１ｍｍ２以上である所定面積単位で複数の領域に区画する工程（ステップＳ２０）と、複数の領域それぞれで素子分離膜に対する不純物拡散層領域の面積比Ｔを算出する工程（ステップＳ３０）と、算出した面積比が基準範囲から外れている領域を、補正対象領域として選択する工程（ステップＳ４０）と、補正対象領域にダミー不純物拡散層領域を配置し、面積比Ｔを基準範囲内にする工程（ステップＳ５０）を備える。【選択図】図１
2010141130.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板に設けられ、複数の開口パターンを有する素子分離膜と、
前記半導体基板に形成され、いずれかの前記開口パターン内に位置する不純物拡散層領域と、
前記半導体基板に形成され、他の前記開口パターン内に位置するダミー不純物拡散層領域と、
を備え、
前記半導体基板を１ｍｍ２以上である所定面積単位で複数の領域に区画したときに、前記不純物拡散層領域及び前記ダミー不純物拡散層領域の面積和の前記素子分離膜の面積に対する面積比の基準値に対するばらつきが、前記複数の領域それぞれで所定値以下である半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記面積比の基準値に対するばらつきが±１５％以下である半導体装置。
【請求項３】
請求項１または２に記載の半導体装置において、
前記所定面積単位が２５ｍｍ２以上である場合、前記面積比の基準値に対するばらつきが±１０％以下である半導体装置。
【請求項４】
請求項１〜３のいずれか一つに記載の半導体装置において、
前記所定面積単位が１００ｍｍ２以上である場合、前記面積比の基準値に対するばらつきが±５％以下である半導体装置。
【請求項５】
請求項１〜４のいずれか一つに記載の半導体装置において、
前記基準値は、前記半導体基板の全面における前記面積比の平均値である半導体装置。
【請求項６】
請求項１〜５のいずれか一つに記載の半導体装置において、
前記不純物拡散層領域は、前記基板に形成されたトランジスタのソース及びドレイン、拡散抵抗、並びにダイオードの少なくとも一つである半導体装置。
【請求項７】
請求項１〜６のいずれか一つに記載の半導体装置において、
前記複数の領域相互間において前記ダミー不純物拡散層領域の面積が異なる半導体装置。
【請求項８】
半導体基板に不純物拡散層領域及び素子分離膜を配置する工程と、
前記半導体基板を１ｍｍ２以上である所定面積単位で複数の領域に区画する工程と、
前記複数の領域それぞれで前記素子分離膜に対する前記不純物拡散層領域の面積比を算出する工程と、
算出した前記面積比が基準範囲から外れている前記領域を、補正対象領域として選択する工程と、
前記補正対象領域にダミー不純物拡散層領域を配置し、前記面積比を基準範囲内にする工程と、
を備える半導体装置の設計方法。
【請求項９】
請求項８に記載の半導体装置の設計方法において、
前記面積比の前記基準範囲は、前記基準範囲の中心から±１５％以下の範囲である半導体装置の設計方法。
【請求項１０】
請求項８または９に記載の半導体装置の設計方法において、
前記所定面積単位が２５ｍｍ２以上であり、
前記面積比の前記基準範囲は、前記基準範囲の中心から±１０％以下の範囲である半導体装置の設計方法。
【請求項１１】
請求項８〜１０のいずれか一つに記載の半導体装置の設計方法において、
前記所定面積単位が１００ｍｍ２以上であり、
前記面積比の前記基準範囲は、前記基準範囲の中心から±５％以下の範囲である半導体装置の設計方法。
【請求項１２】
請求項８〜１１のいずれか一つに記載の半導体装置の設計方法において、
前記不純物拡散層領域は、前記基板に形成されたトランジスタのソース及びドレイン、拡散抵抗、並びにダイオードの少なくとも一つである半導体装置の設計方法。
【請求項１３】
半導体基板における不純物拡散層領域及び素子分離膜の配置を示す配置データに基づいて、前記半導体基板を１ｍｍ２以上である所定面積単位で複数の領域に区画する区画部と、
前記複数の領域それぞれで前記素子分離膜に対する前記不純物拡散層領域の面積比を算出する面積比算出部と、
算出した前記面積比が基準範囲から外れている前記領域を、補正対象領域として選択する補正対象領域選択部と、
を備える半導体設計装置。
【請求項１４】
請求項１３に記載の半導体設計装置において、
前記補正対象領域において、前記不純物拡散層領域の相互間隔が基準値以上となっている部分にダミー不純物拡散層領域を配置し、前記面積比を基準範囲内にするダミー不純物拡散層領域配置部を備える半導体設計装置。
【請求項１５】
コンピュータを半導体設計装置として機能させるためのプログラムであって、
前記コンピュータに、
半導体基板における不純物拡散層領域及び素子分離膜の配置を示す配置データに基づいて、前記半導体基板を１ｍｍ２以上である所定面積単位で複数の領域に区画し、前記複数の領域それぞれで前記素子分離膜に対する前記不純物拡散層領域の面積比を算出する機能と、
算出した前記面積比が基準範囲から外れている前記領域を、補正対象領域として選択する機能と、
を実現させるプログラム。
【請求項１６】
半導体基板と、
前記半導体基板に設けられ、開口パターンを有する素子分離膜と、
前記半導体基板に形成され、前記開口パターン内に位置する不純物拡散層領域と、
前記開口パターン内及び前記素子分離膜上に形成されたゲート配線と、
前記半導体基板に形成され、前記開口パターン内に位置するダミー不純物拡散層領域と、
を備え、
前記半導体基板を１ｍｍ２以上である所定面積単位で複数の領域に区画したときに、不純物拡散層領域、前記ダミー不純物拡散層領域、及び前記ゲート配線の面積和の前記素子分離膜の面積に対する比である面積比の基準値に対するばらつきが、前記複数の領域それぞれで所定値以下である半導体装置。
【請求項１７】
半導体基板に不純物拡散層領域、素子分離膜、及びゲート配線を配置する工程と、
前記半導体基板を１ｍｍ２以上である所定面積単位で複数の領域に区画する工程と、
前記複数の領域それぞれで、前記素子分離膜の面積に対する前記不純物拡散層領域及び前記ゲート配線の面積和の比である面積比を算出する工程と、
算出した前記面積比が基準範囲から外れている前記領域を、補正対象領域として選択する工程と、
前記補正対象領域にダミー不純物拡散層領域を配置し、前記面積比を基準範囲内にする工程と、
を備える半導体装置の設計方法。
【請求項１８】
半導体基板における不純物拡散層領域、素子分離膜、及びゲート配線の配置を示す配置データに基づいて、前記半導体基板を１ｍｍ２以上である所定面積単位で複数の領域に区画する区画部と、
前記複数の領域それぞれで、前記素子分離膜の面積に対する前記不純物拡散層領域及び前記ゲート配線の面積和の比である面積比を算出する面積比算出部と、
算出した前記面積比が基準範囲から外れている前記領域を、補正対象領域として選択する補正対象領域選択部と、
を備える半導体設計装置。
【請求項１９】
コンピュータを半導体設計装置として機能させるためのプログラムであって、
前記コンピュータに、
半導体基板における不純物拡散層領域、素子分離膜、及びゲート配線の配置を示す配置データに基づいて、前記半導体基板を１ｍｍ２以上である所定面積単位で複数の領域に区画し、前記複数の領域それぞれで、前記素子分離膜の面積に対する前記不純物拡散層領域及び前記ゲート配線の面積和の比である面積比を算出する機能と、
算出した前記面積比が基準範囲から外れている前記領域を、補正対象領域として選択する機能と、
を実現させるプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ダミー不純物拡散層領域を有する半導体装置、半導体装置の設計方法、半導体設計装置、及びプログラムに関する。
【背景技術】
【０００２】
半導体装置の製造工程においては、不純物拡散層領域が形成された半導体基板にランプアニール処理が行われることがある。このアニール処理によって、不純物拡散層領域に導入された不純物は熱拡散する。
【０００３】
一方、特許文献１には、所定区画単位において、ダミー拡散層及びダミーゲート電極のそれぞれのデータ率が一定の値となるようにすることが開示されている。また特許文献２には、ＣＭＰ工程において研磨率がばらつくことを抑制するために、拡散層の内側に島状のＳｉＯ２領域を設けることが開示されている。
【０００４】
【特許文献１】特開２００７−２５０７０５号公報
【特許文献２】特開２００１−８５５１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
半導体装置の微細化が進むにつれて半導体装置の不純物拡散層領域が浅くなってきている。不純物拡散層領域が浅くなると、アニール処理における熱拡散のばらつきがトランジスタ等の特性のばらつきに大きな影響を与えるようになる。
【０００６】
一方、半導体基板に設けられた素子分離膜は、半導体基板とは異なる材質で形成されているため、半導体基板とはランプアニール処理における熱吸収率が異なる。このため、半導体基板を複数の領域に区画した場合に、素子分離膜に対する不純物拡散層領域の面積比が複数の領域間でばらつくと、ランプアニール処理において半導体基板内に熱分布が生じてしまう。熱分布が生じると、不純物拡散層領域の熱拡散量にばらつきが生じ、トランジスタ等の特性がばらついてしまう。この傾向は、上記した理由により、半導体装置の微細化が進むにつれて顕著になってきた。
【課題を解決するための手段】
【０００７】
本発明によれば、半導体基板と、
前記半導体基板に設けられ、複数の開口パターンを有する素子分離膜と、
前記半導体基板に形成され、いずれかの前記開口パターン内に位置する不純物拡散層領域と、
前記半導体基板に形成され、他の前記開口パターン内に位置するダミー不純物拡散層領域と、
を備え、
前記半導体基板を１ｍｍ２以上である所定面積単位で複数の領域に区画したときに、前記不純物拡散層領域及び前記ダミー不純物拡散層領域の面積和の前記素子分離膜の面積に対する面積比の基準値に対するばらつきが、前記複数の領域それぞれで所定値以下である半導体装置が提供される。
【０００８】
不純物拡散層領域を構成する半導体基板と素子分離膜は異なる材質で形成されているため、ランプアニール処理における熱吸収率は、不純物拡散層領域と素子分離膜とで異なる。このため、素子分離膜に対する不純物拡散層領域の面積比が半導体基板内でばらつくと、ランプアニール処理において半導体基板内に熱分布が生じる可能性がある。
【０００９】
ここで、面積比を算出するための区画が細かすぎると、区画後の領域の相互間で上記した面積比にばらつきが生じていても、区画後の領域の相互間で熱伝達が十分に生じるため、ランプアニール処理において半導体基板内に熱分布が生じる可能性は低い。一方、本発明のように、区画後の領域を１ｍｍ２以上とすると、ランプアニール処理において半導体基板内に熱分布が生じる可能性が高い場合を選択することができる。そして、選択した領域にダミー不純物拡散層領域を設けることにより、不純物拡散層領域及びダミー不純物拡散層領域の面積和の素子分離膜の面積に対する面積比がばらつくことを抑制している。従って、ランプアニール処理において半導体基板内に熱分布が生じることを抑制できる。
【００１０】
本発明によれば、半導体基板に不純物拡散層領域及び素子分離膜を配置する工程と、
前記半導体基板を１ｍｍ２以上である所定面積単位で複数の領域に区画する工程と、
前記複数の領域それぞれで前記素子分離膜に対する前記不純物拡散層領域の面積比を算出する工程と、
算出した前記面積比が基準範囲から外れている前記領域を、補正対象領域として選択する工程と、
前記補正対象領域にダミー不純物拡散層領域を配置し、前記面積比を基準範囲内にする工程と、
を備える半導体装置の設計方法が提供される。
【００１１】
本発明によれば、半導体基板における不純物拡散層領域及び素子分離膜の配置を示す配置データに基づいて、前記半導体基板を１ｍｍ２以上である所定面積単位で複数の領域に区画する区画部と、
前記複数の領域それぞれで前記素子分離膜に対する前記不純物拡散層領域の面積比を算出する面積比算出部と、
算出した前記面積比が基準範囲から外れている前記領域を、補正対象領域として選択する補正対象領域選択部と、
を備える半導体設計装置が提供される。
【００１２】
本発明によれば、コンピュータを半導体設計装置として機能させるためのプログラムであって、
前記コンピュータに、
半導体基板における不純物拡散層領域及び素子分離膜の配置を示す配置データに基づいて、前記半導体基板を１ｍｍ２以上である所定面積単位で複数の領域に区画し、前記複数の領域それぞれで前記素子分離膜に対する前記不純物拡散層領域の面積比を算出する機能と、
算出した前記面積比が基準範囲から外れている前記領域を、補正対象領域として選択する機能と、
を実現させるプログラムが提供される。
【００１３】
本発明によれば、半導体基板と、
前記半導体基板に設けられ、開口パターンを有する素子分離膜と、
前記半導体基板に形成され、前記開口パターン内に位置する不純物拡散層領域と、
前記開口パターン内及び前記素子分離膜上に形成されたゲート配線と、
前記半導体基板に形成され、前記開口パターン内に位置するダミー不純物拡散層領域と、
を備え、
前記半導体基板を１ｍｍ２以上である所定面積単位で複数の領域に区画したときに、前記不純物拡散層領域、前記ダミー不純物拡散層領域、及び前記ゲート配線の面積和の前記素子分離膜の面積に対する比である面積比の基準値に対するばらつきが、前記複数の領域それぞれで所定値以下である半導体装置が提供される。
【００１４】
本発明によれば、半導体基板に不純物拡散層領域、素子分離膜、及びゲート配線を配置する工程と、
前記半導体基板を１ｍｍ２以上である所定面積単位で複数の領域に区画する工程と、
前記複数の領域それぞれで、前記素子分離膜の面積に対する前記不純物拡散層領域及び前記ゲート配線の面積和の比である面積比を算出する工程と、
算出した前記面積比が基準範囲から外れている前記領域を、補正対象領域として選択する工程と、
前記補正対象領域にダミー不純物拡散層領域を配置し、前記面積比を基準範囲内にする工程と、
を備える半導体装置の設計方法が提供される。
【００１５】
本発明によれば、半導体基板における不純物拡散層領域、素子分離膜、及びゲート配線の配置を示す配置データに基づいて、前記半導体基板を１ｍｍ２以上である所定面積単位で複数の領域に区画する区画部と、
前記複数の領域それぞれで、前記素子分離膜の面積に対する前記不純物拡散層領域及び前記ゲート配線の面積和の比である面積比を算出する面積比算出部と、
算出した前記面積比が基準範囲から外れている前記領域を、補正対象領域として選択する補正対象領域選択部と、
を備える半導体設計装置が提供される。
【００１６】
本発明によれば、コンピュータを半導体設計装置として機能させるためのプログラムであって、
前記コンピュータに、
半導体基板における不純物拡散層領域、素子分離膜、及びゲート配線の配置を示す配置データに基づいて、前記半導体基板を１ｍｍ２以上である所定面積単位で複数の領域に区画し、前記複数の領域それぞれで、前記素子分離膜の面積に対する前記不純物拡散層領域及び前記ゲート配線の面積和の比である面積比を算出する機能と、
算出した前記面積比が基準範囲から外れている前記領域を、補正対象領域として選択する機能と、
を実現させるプログラムが提供される。
【発明の効果】
【００１７】
本発明によれば、ランプアニール処理において半導体基板内に熱分布が生じることを抑制できる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１９】
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置の設計方法を示すフローチャートである。この半導体装置の設計方法は、半導体基板１００に不純物拡散層領域１０４及び素子分離膜１０２を配置する工程（ステップＳ１０）と、半導体基板１００を１ｍｍ２以上である所定面積単位で複数の領域に区画する工程（ステップＳ２０）と、複数の領域それぞれで素子分離膜１０２に対する不純物拡散層領域１０４の面積比Ｔを算出する工程（ステップＳ３０）と、算出した面積比が基準範囲から外れている領域を、補正対象領域として選択する工程（ステップＳ４０）と、補正対象領域にダミー不純物拡散層領域１０６を配置し、面積比Ｔを基準範囲内にする工程（ステップＳ５０）を備える。この処理は、例えば図７を用いて後述する半導体設計装置を用いて行われる。なお、ダミー不純物拡散層領域１０６が設けられた後において、面積比Ｔは、不純物拡散層領域１０４及びダミー不純物拡散層領域１０６の面積和の素子分離膜１０２の面積に対する面積比として定義される。
【００２０】
上記した基準範囲は、例えば基準値から±１５％以下の範囲として定義される。また上記した所定面積単位が２５ｍｍ２以上である場合、面積比Ｔの基準範囲は、基準値から±１０％以下の範囲として定義されるのが好ましい。また上記した所定面積単位が１００ｍｍ２以上である場合、面積比Ｔの基準範囲は、基準値から±５％以下の範囲として定義されるのが好ましい。
【００２１】
不純物拡散層領域１０４を構成する半導体基板１００（例えばシリコン基板）と、素子分離膜１０２（例えば酸化シリコン膜）は異なる材質で形成されている。このため、不純物拡散層領域１０４およびダミー不純物拡散層領域１０６は、ランプアニール処理における熱吸収率が素子分離膜１０２とは異なる。従って、素子分離膜１０２に対する不純物拡散層領域１０４の面積比Ｔが半導体基板１００内でばらつくと、ランプアニール処理において半導体基板内に熱分布が生じる可能性がある。
【００２２】
面積比Ｔのばらつきを算出するためには、半導体基板１００を所定面積単位で複数の領域に区画し、各区画において、面積比Ｔを算出する必要がある。一方、面積比Ｔを算出するための区画が細かすぎると、区画後の領域の相互間で面積比Ｔにばらつきが生じていても、区画後の領域の相互間で熱伝達が十分に生じるため、ランプアニール処理において半導体基板内に熱分布が生じない場合もある。
【００２３】
そこで、図２に示すように、素子分離膜１０２に対する不純物拡散層領域１０４の面積比ＴがＡの領域αの中に、面積比ＴがＢの領域βを２つ配置した場合を想定し、領域βの相互間隔としての距離ｄが、領域βの温度と領域αの温度との差の最大値に与える影響を測定した。結果を図３に示す。
【００２４】
図３に示すように、距離ｄが大きくなるにつれて、領域αと領域βの温度差は大きくなった。この傾向は、距離ｄが１５ｍｍになるまで続いた。そして距離ｄが１５ｍｍ以上になると、領域αと領域βの温度差はほぼ一定になった。
【００２５】
一方、区画後の領域を１ｍｍ２未満とすると、区画後の領域の相互間で熱伝達が十分に生じるため、ランプアニール処理において半導体基板内に熱分布が生じない場合も出てくる。このため、区画後の領域を１ｍｍ２未満としてダミー不純物拡散層領域１０６を配置する処理を行うと、熱分布が生じていなくてダミー不純物拡散層領域１０６を配置する必要がない場合においても、ダミー不純物拡散層領域１０６を配置するケースが出てくる。これに対して本実施形態のように、区画後の領域を１ｍｍ２以上とすると、ランプアニール処理において半導体基板内に熱分布が生じる可能性があるケースを選択できる。このため、選択したケースのみに対してダミー不純物拡散層領域１０６の配置処理を行うことにより、全てのケースに対して配置処理を行う場合と比較して、負荷を少なくすることができる。
【００２６】
なお素子分離膜１０２をＳＴＩ構造とする場合に、素子分離膜１０２の平坦性を向上させることを目的としてダミー不純物拡散層領域を設けることが考えられる。しかしこのような場合は、半導体基板１００の一部（例えば後述する図４のロジック領域１２０における回路領域１２２）の中において、面積比Ｔを一定（例えば１５％〜６０％）にすればよく、また、この面積比Ｔを満たしている場合はダミー不純物拡散層領域１０６を配置する必要が無い。また面積比Ｔを算出する際に、半導体基板１００の一部を０．１ｍｍ×０．１ｍｍ程度の細かい領域に区画する必要がある。
【００２７】
なお本実施形態において、ランプアニールには、スパイクアニールやラピッドサーマルアニールが含まれる。
【００２８】
図４は、本実施形態で設計される半導体装置のレイアウトの一例を示す図である。この半導体装置は、ロジック領域１２０およびメモリ領域１４０を有する。メモリ領域１４０は、例えば記憶素子としての複数のＤＲＡＭセルと周辺回路とを有している。周辺回路は、複数のＤＲＡＭセルへの書き込み及び消去、並びに複数のＤＲＡＭセルからの読み出し等を行う。ロジック領域１２０は、メモリ領域１４０から読み出された情報を処理する論理回路を有している。
【００２９】
ロジック領域１２０には、論理回路が配置されている回路領域１２２が複数設けられているが、これらの回路領域１２２の相互間隔は開いている場合が多い。本実施形態では、回路領域１２２の相互間に、ダミー不純物拡散層領域１０６を略均等に配置している。
【００３０】
またメモリ領域１４０には、複数のＤＲＡＭセル及び周辺回路が設けられた回路領域１４２が複数設けられているが、これらの回路領域１４２の相互間隔は開いている場合が多い。本実施形態では、回路領域１４２の相互間に、ダミー不純物拡散層領域１０６を略均等に配置している。
【００３１】
図５（ａ）は、図４に示したロジック領域１２０の回路領域１２２の拡大図である。回路領域１２２内には、複数の不純物拡散層領域１０４が設けられている。これら複数の不純物拡散層領域１０４の素子分離膜１０２に対する面積比Ｔは一定ではない。本実施形態では、面積比Ｔのばらつきを抑制するために、不純物拡散層領域１０４の相互間にはダミー不純物拡散層領域１０６が設けられている。
【００３２】
図５（ｂ）は、図４に示したメモリ領域１４０の回路領域１４２の拡大図である。本実施形態において、回路領域１４２にはある程度の面積を有するように不純物拡散層領域１０４が配置されており、回路領域１４２内における面積比Ｔのばらつきは小さい。このため、本実施形態では、回路領域１４２にはダミー不純物拡散層領域１０６は設けられていない。ただし、回路領域１４２の中において面積比Ｔにばらつきが生じている場合は、回路領域１４２においてもダミー不純物拡散層領域１０６を設けることがある。
【００３３】
そして、ダミー不純物拡散層領域１０６を設けることにより、ロジック領域１２０内における面積比Ｔのばらつきが抑制され、かつロジック領域１２０における面積比Ｔとメモリ領域１４０における面積比Ｔが大きく異なることが抑制される。
【００３４】
なお、図５（ａ）および図５（ｂ）に示す例において、例えば不純物拡散層領域１０４がトランジスタのソースおよびドレインである場合、回路領域１２２及び回路領域１４２それぞれにはゲート配線が形成されている。ゲート配線は、例えばポリシリコンで形成されている。
【００３５】
そして、本実施形態の半導体装置の設計方法に従って設計され、製造された半導体装置は、半導体基板１００、素子分離膜１０２、不純物拡散層領域１０４、およびダミー不純物拡散層領域１０６を有する。素子分離膜１０２は半導体基板１００に設けられ、複数の開口パターンを有する。不純物拡散層領域１０４およびダミー不純物拡散層領域１０６は、半導体基板１００に形成され、素子分離膜１０２の互いに異なる開口パターン内に位置する。そして半導体基板１００を１ｍｍ２以上である所定面積単位で複数の領域に区画したときに、不純物拡散層領域１０４及びダミー不純物拡散層領域１０６の面積和の素子分離膜１０２の面積に対する面積比Ｔの基準値に対するばらつきが、複数の領域それぞれで所定値以下になっている。
【００３６】
そして面積比Ｔの基準値は、例えば半導体基板の全面における面積比Ｔの平均値として定義することができる。また、複数の領域相互間を比較すると、ダミー不純物拡散層領域１０６の面積は互いに異なっている。ただし一部の領域においてはダミー不純物拡散層領域１０６の面積が等しい場合もある。
【００３７】
図６は、半導体装置の断面図の一例を示す。この断面図に示すように、半導体装置は、トランジスタ１０１を有している。トランジスタ１０１には、ゲート配線１０８、並びにソース及びドレインである不純物拡散層領域１０４ａを有している。また半導体装置は、不純物拡散層領域１０４ｂを有している。不純物拡散層領域１０４ｂは、拡散抵抗又はダイオードである。なお不純物拡散層領域１０４ａ，１０４ｂは、図１〜図５の説明で用いた不純物拡散層領域１０４の一例である。
【００３８】
図７は、本実施形態で用いられる半導体設計装置の構成を示すブロック図である。この半導体設計装置は、図１に示した処理を行うための装置であり、区画部２４０、面積比算出部２５０、及び補正対象領域選択部２６０を備える。区画部２４０は、半導体基板１００における不純物拡散層領域１０４及び素子分離膜１０２の配置を示す配置データに基づいて、半導体基板１００を１ｍｍ２以上である所定面積単位で複数の領域に区画する。面積比算出部２５０は、複数の領域それぞれで素子分離膜１０２に対する不純物拡散層領域の面積比Ｔを算出する。補正対象領域選択部２６０は、算出した面積比Ｔが基準範囲から外れている領域を、補正対象領域として選択する。
【００３９】
半導体設計装置は、さらに入力部２１０、配置データ生成部２２０、配置データ記憶部２３０、及びダミー不純物拡散層領域配置部２７０を備える。入力部２１０は、ユーザが半導体設計装置に指令及びデータを入力するためのインターフェースである。
【００４０】
配置データ生成部２２０は、ユーザが入力部２１０に入力した指令及びデータに従って配置データを生成する。配置データ記憶部２３０は、配置データ生成部２２０が生成した配置データを記憶する。なお上記した区画部２４０は、配置データ記憶部２３０から配置データを読み出して処理する。
【００４１】
ダミー不純物拡散層領域配置部２７０は、補正対象領域選択部２６０が選択した補正対象領域にダミー不純物拡散層領域１０６を配置して、補正対象領域における面積比Ｔを基準範囲内にする。例えばダミー不純物拡散層領域配置部２７０は、補正対象領域の配置データを解析し、不純物拡散層領域１０４の相互間隔が基準値以上となっている部分を選択し、選択した部分に、予め決められた範囲内の大きさを有するダミー不純物拡散層領域１０６を、予め決められた範囲内の間隔でマトリクス状に配置する。
【００４２】
次に、図１に従って、図７に示した半導体設計装置を用いて半導体装置を設計するときの処理を説明する。まず半導体設計装置のユーザは、入力部２１０を介して配置データ生成部２２０に入力を行い、配置データを生成する（ステップＳ１０）。具体的には、トランジスタ、拡散抵抗、及びダイオードが半導体基板１００上に配置される。不純物拡散層領域１０４には、トランジスタのソース及びドレイン、拡散抵抗、並びにダイオードが含まれる。そしてトランジスタ、拡散抵抗、及びダイオードが設けられていない領域には、素子分離膜１０２が配置される。このようにして、半導体装置の配置データが生成される。そして生成された配置データは、配置データ記憶部２３０に記憶される。
【００４３】
次いで、半導体設計装置のユーザは、区画部２４０に指令を入力する。すると区画部２４０は、配置データ記憶部２３０から配置データを読み出し、読み出した配置データに基づいて、半導体基板１００を所定面積単位で複数の領域に区画し、配置データを複数の領域それぞれに分割する（ステップＳ２０）。
【００４４】
次いで面積比算出部２５０は、区画部２４０が複数の領域それぞれに分割した配置データを取得し、この分割後の配置データを処理することにより、面積比Ｔを複数の領域それぞれで算出する（ステップＳ３０）。
【００４５】
次いで補正対象領域選択部２６０は、面積比算出部２５０が算出した面積比Ｔが基準範囲から外れている領域を、補正対象領域として選択する（ステップＳ４０）。補正対象領域選択部２６０は、この基準範囲を予め記憶している。基準範囲は、例えばユーザが入力部２１０を介して入力する。
【００４６】
そしてダミー不純物拡散層領域配置部２７０は、補正対象領域選択部２６０が選択した補正対象領域を示す配置データに対して、ダミー不純物拡散層領域１０６の配置を示すデータを加えて配置データを修正する処理を行う（ステップＳ５０）。そしてダミー不純物拡散層領域配置部２７０は、修整後の配置データを配置データ記憶部２３０に記憶させる。
【００４７】
なお、図７に示した半導体設計装置の各構成要素は、ハードウエア単位の構成ではなく、機能単位のブロックを示している。半導体設計装置の各構成要素は、任意のコンピュータのＣＰＵ、メモリ、メモリにロードされた本図の構成要素を実現するプログラム、そのプログラムを格納するハードディスクなどの記憶ユニット、ネットワーク接続用インターフェースを中心にハードウエアとソフトウエアの任意の組合せによって実現される。
【００４８】
以上、本実施形態によれば、半導体基板１００を１ｍｍ２以上である所定面積単位で複数の領域に区画し、複数の領域それぞれで素子分離膜１０２に対する不純物拡散層領域１０４の面積比Ｔを算出する。そして算出した面積比が基準範囲から外れている領域を、補正対象領域として選択し、補正対象領域にダミー不純物拡散層領域１０６を配置し、面積比Ｔを基準範囲内にする。このため、素子分離膜１０２に対する不純物拡散層領域１０４の面積比Ｔが半導体基板１００内でばらつくことが抑制され、これにより、ランプアニール処理において半導体基板内に熱分布が生じることを抑制できる。
【００４９】
（第２の実施形態）
次に、第２の実施形態に係る半導体設計装置について説明する。この半導体設計装置は、以下の点を除いて第１の実施形態に係る半導体設計装置と同一である。
【００５０】
まず、半導体設計装置の配置データ生成部２２０は、配置データを、不純物拡散層領域１０４及び素子分離膜１０２の配置に加えて、ゲート配線１０８の配置も示した状態で生成する。ゲート配線１０８には、トランジスタのゲート電極として機能する部分のほかに、素子分離膜１０２上を延伸する部分も含まれる。
【００５１】
そして、面積比算出部２５０は、面積比Ｔとして、素子分離膜１０２の面積に対する不純物拡散層領域１０４及びゲート配線１０８の面積和の比を算出する。そしてダミー不純物拡散層領域配置部２７０は、補正対象領域にダミー不純物拡散層領域１０６を配置して、補正対象領域における面積比Ｔを基準範囲内にする。
【００５２】
また本実施形態に係る半導体設計装置を用いた半導体装置の設計方法は、面積比Ｔとして、素子分離膜１０２の面積に対する不純物拡散層領域１０４及びゲート配線１０８の面積和の比を算出し、この面積比Ｔが基準範囲以内になるようにダミー不純物拡散層領域１０６を配置する点を除いて、第１の実施形態と同様である。
【００５３】
そして本実施形態による設計に従って製造された半導体装置は、半導体基板１００を１ｍｍ２以上である所定面積単位で複数の領域に区画したときに、不純物拡散層領域１０４、ダミー不純物拡散層領域１０６、及びゲート配線１０８の面積和の素子分離膜１０２の面積に対する比である面積比Ｔの基準値に対するばらつきが、複数の領域それぞれで所定値以下である点を除いて、第１の実施形態に示した半導体装置と同様の構成である。
【００５４】
本実施形態によっても第１の実施形態と同様の効果を得ることができる。また、半導体基板１００とゲート配線１０８の材質が同じである場合、例えば半導体基板１００がシリコン基板でゲート配線１０８がポリシリコン配線である場合、ゲート配線１０８の面内分布も半導体基板１００の熱分布の一因となりうる。これに対して本実施形態によれば、ゲート配線１０８の面内分布も考慮してダミー不純物拡散層領域１０６を配置するため、ランプアニール処理において半導体基板内に熱分布が生じることをさらに抑制できる。
【００５５】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【図面の簡単な説明】
【００５６】
【図１】第１の実施形態に係る半導体装置の設計方法を示すフローチャートである。
【図２】素子分離膜に対する不純物拡散層領域の面積比ＴがＡの領域αの中に、面積比ＴがＢの領域βを２つ配置した場合を示す図である。
【図３】領域αと領域βの温度差と距離ｄの関係を示すグラフである。
【図４】半導体装置のレイアウトの一例を示す図である。
【図５】（ａ）は、図４に示したロジック領域の回路領域の拡大図であり、（ｂ）は、図４に示したメモリ領域の回路領域の拡大図である。
【図６】半導体装置の断面図の一例を示す図である。
【図７】半導体設計装置の構成を示すブロック図である。
【符号の説明】
【００５７】
１００   半導体基板
１０１   トランジスタ
１０２   素子分離膜
１０４   不純物拡散層領域
１０４ａ  不純物拡散層領域
１０４ｂ  不純物拡散層領域
１０６   ダミー不純物拡散層領域
１０８   ゲート配線
１２０   ロジック領域
１２２   回路領域
１４０   メモリ領域
１４２   回路領域
２１０   入力部
２２０   配置データ生成部
２３０   配置データ記憶部
２４０   区画部
２５０   面積比算出部
２６０   補正対象領域選択部
２７０   ダミー不純物拡散層領域配置部
【図１】
2010141130.tif 000003
【図２】
2010141130.tif 000004
【図３】
2010141130.tif 000005
【図４】
2010141130.tif 000006
【図５】
2010141130.tif 000007
【図６】
2010141130.tif 000008
【図７】
2010141130.tif 000009