(57)【要約】【課題】サンプリング回路の省電力化を図ること。【解決手段】アンダーサンプリング方式のサンプリングミキサ回路３０において、サンプリングパルス信号である制御信号Ｓ１，Ｓ２に従って、非サンプリング期間の間、増幅部３２１の入力端子と接続端子との間が接続されることで増幅部３２１の増幅動作のＯＮ／ＯＦＦが制御される。増幅部３２１の前段の整合回路３１は、増幅部３２１の入力端子と出力端子との間が接続されていないとき、すなわち増幅動作が行われているサンプリング期間では入力インピーダンスを整合させ、増幅部３２１の入力端子と出力端子との間が接続されているとき、すなわち増幅動作が行われない非サンプリング期間では入力インピーダンスを不整合させる回路素子が選択されている。また、動作制御部３２３は、制御信号Ｓ３，Ｓ４に従って、非サンプリング期間の間、増幅部３２１のトランジスタＴｒ１，Ｔｒ２の増幅動作を停止させる。【選択図】図２
2010074343.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を増幅する増幅部と、
前記増幅部の入力端子及び出力端子を、所定のサンプリングパルス信号に基づいて非サンプリング期間の間接続する接続制御部と、
前記増幅部の入力端子及び出力端子が開放された際の当該サンプリング回路の入力インピーダンスに整合し、接続された際の入力インピーダンスに不整合なインピーダンスを有して、前記増幅部の前段に設けられた整合部と、
を備え、前記増幅部からの出力信号を、前記サンプリングパルス信号に従って、アンダーサンプリング方式によりサンプリングするサンプリング回路。
【請求項２】
前記増幅部はＮ段（Ｎ≧２）の増幅段でなり、
前記整合部は前記増幅部の入力段に設けられてなる、
請求項１に記載のサンプリング回路。
【請求項３】
前記増幅部の入力端子及び出力端子が接続された際に、前記増幅部の回路動作を停止させる制御部を更に備えた請求項１又は２に記載のサンプリング回路。
【請求項４】
前記増幅部からの出力信号を、前記サンプリングパルス信号に従ってトラック・アンド・ホールドするトラック・アンド・ホールド部を更に備え、
前記入力信号をより低い周波数の信号に変換する周波数変換回路でなる請求項１〜３の何れか一項に記載のサンプリング回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サンプリング回路に関する。
【背景技術】
【０００２】
携帯電話機等の携帯無線装置では、電池寿命の長時間化や発熱による温度上昇の抑制のため、省電力化が求められている。例えば、特許文献１には、必要な構成要素を減らすことで電力消費を減少させた高性能無線周波受信機が開示されている。また、この無線周波受信機では、受信アナログ信号をサンプリングしてデジタル信号に変換するサンプリング回路が用いられている。このサンプリング回路では、所定のサンプリング周波数でスイッチング素子のオン・オフを繰り返して入力信号を通過／遮断することで、入力信号のサンプリングを実現している。
【特許文献１】特開２００２―３７４１８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、線周波信号のような高周波信号をスイッチング素子でオン・オフする場合、スイッチング素子の通過損失が増大してしまうという問題があった。本発明は、上記事情に鑑みてなされたものであり、サンプリング回路の省電力化を図ることを目的としている。
【課題を解決するための手段】
【０００４】
上記課題を解決するための第１の発明は、入力信号を増幅する増幅部と、前記増幅部の入力端子及び出力端子を、所定のサンプリングパルス信号に基づいて非サンプリング期間の間接続する接続制御部と、前記増幅部の入力端子及び出力端子が開放された際の当該サンプリング回路の入力インピーダンスに整合し、接続された際の入力インピーダンスに不整合なインピーダンスを有して、前記増幅部の前段に設けられた整合部とを備え、前記増幅部からの出力信号を、前記サンプリングパルス信号に従って、アンダーサンプリング方式によりサンプリングするサンプリング回路である。
【０００５】
この第１の発明によれば、入力信号をサンプリングパルス信号に従ってアンダーサンプリング方式によりサンプリングするサンプリング回路において、サンプリングパルス信号に基づくサンプリング期間では、増幅部の前段に設けられた整合部によってサンプリング回路の入力インピーダンスが整合する。つまり、入力信号が整合部を通過して増幅部に入力され、増幅部にて増幅される。一方、非サンプリング期間では、増幅部の入力端子と出力端子との間が接続されるとともに、整合部によってサンプリング回路の入力インピーダンスが不整合する。つまり、入力信号は整合部にて反射されて増幅部には入力されない。なお、入力端子と出力端子との間が接続されることから、増幅部での増幅はなされない。従って、サンプリングパルス信号に従った入力信号のサンプリングが実現されるとともに、スイッチング素子が不要であるため、スイッチング素子による通過損失が生じない。
【０００６】
第２の発明として、第１の発明のサンプリング回路であって、前記増幅部はＮ段（Ｎ≧２）の増幅段でなり、前記整合部は前記増幅部の入力段に設けられてなるサンプリング回路を構成しても良い。
【０００７】
この第２の発明によれば、増幅部がＮ段の増幅段からなる場合、整合部は増幅部の入力段に設けられる。
【０００８】
第３の発明として、第１又は第２の発明のサンプリング回路であって、前記増幅部の入力端子及び出力端子が接続された際に、前記増幅部の回路動作を停止させる制御部を更に備えたサンプリング回路を構成しても良い。
【０００９】
この第３の発明によれば、増幅部の入力端子及び出力端子が接続された際、すなわちサンプリング期間では、増幅部の回路動作が停止される。これにより、サンプリング回路全体の消費電力の低減を図ることができる。
【００１０】
第４の発明として、第１〜第３の何れかの発明のサンプリング回路であって、前記増幅部からの出力信号を、前記サンプリングパルス信号に従ってトラック・アンド・ホールドするトラック・アンド・ホールド部を更に備え、前記入力信号をより低い周波数の信号に変換する周波数変換回路でなるサンプリング回路を構成しても良い。
【００１１】
この第４の発明によれば、増幅部からの出力信号が、サンプリングパルス信号に従ってトラック・アンド・ホールドされる。
【発明を実施するための最良の形態】
【００１２】
以下、図面を参照して、本発明の好適な実施形態を説明する。なお、以下では、本発明をＧＰＳ（Global Positioning System）受信装置に適用した場合を説明するが、本発明の適用可能な実施形態がこれに限定されるものではない。
【００１３】
［構成］
図１は、本実施形態におけるＧＰＳ受信装置１の構成図である。同図によれば、ＧＰＳ受信装置１は、ＧＰＳアンテナ１０と、ＲＦ（Radio Frequency）部２０と、ベースバンド部４０とを備えて構成される。
【００１４】
ＧＰＳアンテナ１０は、ＧＰＳ衛星から発信されているＧＰＳ衛星信号を含むＲＦ信号を受信する。なお、ＧＰＳ衛星信号は、ＧＰＳ衛星毎に異なる拡散符号の一種であるＰＲＮ（Pseudo Random Noise）コードで直接スペクトラム拡散方式により変調された１．５７５４２［ＧＨｚ］の通信信号である。ＰＲＮコードは、コード長１０２３チップを１フレームとする繰返し周期１ｍｓの擬似ランダム雑音符号である。
【００１５】
ＲＦ部２０は、ＬＮＡ（Low Noise Amplifier）回路２１と、サンプリングミキサ回路３０と、制御信号生成部２２と、ＡＤＣ（Analog to Digital Converter）２３とを有する。
【００１６】
ＬＮＡ回路２１は、ＧＰＳアンテナ１０で受信されたＲＦ信号を増幅する。サンプリングミキサ回路３０は、ＬＮＡ回路２１から入力されるＲＦ信号に対して、制御信号生成部２２にて生成された制御信号Ｓ１，Ｓ２，Ｓ３，Ｓ４に従ったアンダーサンプリング方式の信号サンプリングを行い、入力されたＲＦ信号を、中間周波数の信号（ＩＦ（Intermediate Frequency）信号）にダウンコンバートする。アンダーサンプリングとは、ナイキスト周波数以下の周波数でサンプリングすることである。
【００１７】
制御信号生成部２２は、サンプリングミキサ回路３０におけるサンプリングを制御するための制御信号Ｓ１，Ｓ２，Ｓ３，Ｓ４を生成する。図２に、制御信号Ｓ１〜Ｓ４の信号波形を示す。同図に示すように、制御信号Ｓ１は、ＲＦ信号の周波数の１／２（ナイキスト周波数）以下の周波数のサンプリングパルス信号である。制御信号Ｓ２は、制御信号Ｓ１のＨｉｇｈとＬｏｗを反転させた信号である。制御信号Ｓ３は、サンプリングミキサ回路３０における増幅動作を制御するための信号であり、制御信号Ｓ１と同波形の信号である。制御信号Ｓ４は、制御信号Ｓ３のＨｉｇｈとＬｏｗを反転させた信号であり、制御信号Ｓ２と同波形の信号となっている。
【００１８】
ＡＤＣ２３は、サンプリングミキサ回路３０から入力されるＩＦ信号を、デジタル信号に変換する。
【００１９】
ベースバンド部４０は、ＲＦ部２０から入力されたＩＦ信号に対する相関処理を行ってＧＰＳ衛星信号を捕捉・抽出し、データを復号して航法メッセージや時刻情報を取り出し、疑似距離の算出演算や測位演算を行う。
【００２０】
図３は、サンプリングミキサ回路３０の回路構成図である。同図によれば、サンプリングミキサ回路３０は、整合回路３１と、縦続接続された複数段（同図では、二段）の増幅ブロック３２と、トラック・アンド・ホールド回路３３とを有する。サンプリングミキサ回路３０では、ＬＮＡ回路２１によって増幅されたＲＦ信号が入力端子ＩＮに入力され、このＲＦ信号を周波数変換したＩＦ信号が出力端子ＯＵＴから出力される。
【００２１】
整合回路３１は、初段の増幅ブロック３２の前段に設けられ、コンデンサ及び回路を組み合わせて構成される。この整合回路３１のパラメータの回路素子は、増幅ブロック３２の増幅部３２１の入力端子と出力端子とが接続したときに入力インピーダンスが不整合し、接続されていないときに入力インピーダンスが整合となる素子が選択される。例えば、回路の特性インピーダンスの設計値が５０Ωの場合には、整合回路３１は、増幅部３２１の入力端子と出力端子との間が接続されていない回路として能動しているときに、その特性インピーダンスに合致する回路素子が選択される。増幅部３２１の入力端子と出力端子との間が接続されたときには、入力インピーダンスが不整合となるため、入力端子ＩＮに入力された信号（ＲＦ信号）は、整合回路３１にて反射されて増幅ブロック３２に入力されない。一方、増幅部３２１の入力端子と出力端子との間の接続が開放されたときには、入力インピーダンスが整合しているため、入力端子ＩＮに入力された信号（ＲＦ信号）は、整合回路３１を通過して増幅部３２１に入力される。
【００２２】
縦続された複数の増幅ブロック３２のうち、初段の増幅ブロック３２の入力端子は、整合回路３１を介して入力端子ＩＮに接続されている。そして、最終段の増幅ブロック３２の出力端子は、トラック・アンド・ホールド回路３３を介して出力端子ＯＵＴに接続されている。また、増幅ブロック３２は、増幅部３２１と、接続制御部３２２と、動作制御部３２３とを有する。
【００２３】
増幅部３２１は、二つのトランジスタＴｒ１，Ｔｒ２を有し、入力信号を増幅する。トランジスタＴｒ１は、ソースＳが動作制御部３２３を介して電源ラインに接続されたｐ型ＭＯＳＦＥＴであり、ゲートＧに印加された信号に従った増幅動作を行う増幅用のトランジスタである。トランジスタＴｒ２は、ソースＳが動作制御部３２３を介して接地されたｎ型ＭＯＳＦＥＴであり、ゲートＧに印加された信号に従った増幅動作を行う増幅用のトランジスタである。また、トランジスタＴｒ１，Ｔｒ２のゲートＧ同士が接続されており、この接続点が増幅ブロック３２の入力端子となる。更に、トランジスタＴｒ１，Ｔｒ２のドレインＤ同士が接続されており、この接続点が増幅ブロック３２の出力端子となる。
【００２４】
接続制御部３２２は、増幅部３２１の入力端子と出力端子との間に接続され、制御信号生成部２２から入力される制御信号Ｓ１，Ｓ２に従って、増幅部３２１の入力端子と出力端子との間の接続／切断を制御する。接続制御部３２２は、二つのトランジスタＴｒ３，Ｔｒ４を有する。トランジスタＴｒ３はｎ型ＭＯＳＦＥＴであり、トランジスタＴｒ４はｐ型ＭＯＳＦＥＴである。トランジスタＴｒ３，Ｔｒ４は、ドレインＤ同士が接続されており、この接続点が、増幅部３２１の入力端子（トランジスタＴｒ１，Ｔｒ２のゲートＧ）に接続されている。また、トランジスタＴｒ３，Ｔｒ４のソースＳ同士が接続されており、この接続点が、増幅部３２１の出力端子（トランジスタＴｒ１，Ｔｒ２のドレインＤ）に接続されている。そして、トランジスタＴｒ３のゲートＧには制御信号Ｓ２が印加され、トランジスタＴｒ４のゲートＧには制御信号Ｓ１が印加される。
【００２５】
制御信号Ｓ１，Ｓ２は、図２に示したように、ＨｉｇｈとＬｏｗが互いに反転した信号である。従って、制御信号Ｓ１がＨｉｇｈのとき、トランジスタＴｒ４がＯＦＦであるとともに、制御信号Ｓ２はＬｏｗであり、トランジスタＴｒ３はＯＦＦとなる。つまり、トランジスタＴｒ３，Ｔｒ４はともにＯＦＦとなり、増幅部３２１の入力端子と出力端子との間は接続されない。このため、トランジスタＴｒ３，Ｔｒ４の増幅動作が行われる（サンプリング期間）。また、増幅部３２１が増幅動作を行っているとき（サンプリング期間）、すなわち増幅部３２１の入力端子と出力端子との間が接続されていないときには、整合回路３１によって入力インピーダンスが整合しており、従って、入力端子ＩＮに入力された信号（ＲＦ信号）は、整合回路３１を通過して増幅部３２１に入力される。増幅部３２１では、この入力信号を増幅することになる。
【００２６】
一方、制御信号Ｓ１がＬｏｗのとき、トランジスタＴｒ４はＯＮであるとともに、制御信号Ｓ２はＨｉｇｈであり、トランジスタＴｒ３はＯＮとなる。つまり、トランジスタＴｒ３，Ｔｒ４は、ともにＯＮとなり、増幅部３２１の入力端子と出力端子との間を接続して同電位とする。このため、トランジスタＴｒ３，Ｔｒ４の増幅動作が行われない（非サンプリング期間）。また、増幅部３２１が増幅動作を行っていないとき、すなわち増幅部３２１の入力端子と出力端子との間が接続されているときには、整合回路３１によって入力インピーダンスが不整合となっており、入力端子ＩＮに入力された信号（ＲＦ信号）は、整合回路３１にて反射されて増幅ブロック３２に入力されない。
【００２７】
動作制御部３２３は、制御信号生成部２２から入力される制御信号Ｓ３，Ｓ４に従って、増幅部３２１の増幅動作を制御する。動作制御部３２３は、二つのトランジスタＴｒ５，Ｔｒ６を有する。トランジスタＴｒ５は、ｐ型ＭＯＳＦＥＴであり、トランジスタＴｒ６は、ｎ型ＭＯＳＦＥＴである。トランジスタＴｒ５は、増幅部３２１のトランジスタＴｒ１のソースＳと電源ラインとの間に設けられ、ゲートＧには制御信号Ｓ４が印加される。また、トランジスタＴｒ６は、増幅部３２１のトランジスタＴｒ２のソースＳと接地電位との間に設けられ、ゲートＧには制御信号Ｓ３が印加される。
【００２８】
制御信号Ｓ３，Ｓ４は、図２に示したように、ＨｉｇｈとＬｏｗが互いに反転した信号であるとともに、それぞれ、制御信号Ｓ１，Ｓ２と同波形である。従って、制御信号Ｓ３がＨｉｇｈのとき、トランジスタＴｒ６はＯＮであるとともに、制御信号Ｓ４はＬｏｗであり、トランジスタＴｒ５はＯＮとなる。つまり、トランジスタＴｒ５，Ｔｒ６はともにＯＮとなる。また、制御信号Ｓ３がＨｉｇｈのときは、制御信号Ｓ１がＨｉｇｈであり、増幅部３２１の増幅動作が行われる。
【００２９】
一方、制御信号Ｓ３がＬｏｗのとき、トランジスタＴｒ６はＯＦＦであるとともに、制御信号Ｓ４はＨｉｇｈであり、トランジスタＴｒ５はＯＦＦとなる。つまり、トランジスタＴｒ５，Ｔｒ６はともにＯＦＦとなり、トランジスタＴｒ１，Ｔｒ２のソースＳを開放して動作を停止させる。また、制御信号Ｓ３がＬｏｗのときは、制御信号Ｓ１がＬｏｗであり、増幅部３２１の増幅動作が行われない。
【００３０】
つまり、動作制御部３２３は、増幅部３２１の増幅動作が行われない非サンプリング期間に、トランジスタＴｒ１，Ｔｒ２の動作を停止させる。トランジスタＴｒ１，Ｔｒ２では、ゲートＧに信号が印加されると、ソースＳ・ドレインＤ間に電流が流れる。非サンプリング期間では、入力端子ＩＮから入力された信号（ＲＦ信号）は、理想的には整合回路３１によって反射されるが、実際には完全に反射されずにトランジスタＴｒ１，Ｔｒ２のゲートＧにいくらかの信号が印加される。つまり、トランジスタＴｒ５，Ｔｒ６を設けない場合、この信号によってトランジスタＴｒ１，Ｔｒ２に電流が流れることになる。しかし、トランジスタＴｒ５，Ｔｒ６を設け、非サンプリング期間においては増幅部３２１のトランジスタＴｒ１，Ｔｒ２の動作を停止させることで、サンプリングミキサ回路３０全体の省電力化を図ることができる。
【００３１】
トラック・アンド・ホールド回路３３は、最終段（同図では、二段目）の増幅ブロック３２の後段に設けられ、制御信号生成部２２から入力される制御信号Ｓ１，Ｓ２に従って、最終段の増幅ブロック３２の出力電位を保持する。すなわち、制御信号Ｓ１がＨｉｇｈのとき（サンプリング期間）には、トランジスタＴｒ７，Ｔｒ８がＯＮとなり、最終段の増幅ブロック３２の出力電位によってコンデンサＣを充電し、制御信号Ｓ１がＬｏｗのとき（非サンプリング期間）には、トランジスタＴｒ７，Ｔｒ８がＯＦＦとなってコンデンサＣの充電電圧を保持する。なお、このトラック・アンド・ホールド回路３３は、サンプル・ホールド回路と同作用を持つ回路である。
【００３２】
［作用・効果］
このように、本実施形態によれば、アンダーサンプリング方式のサンプリングを行うサンプリングミキサ回路３０において、サンプリングパルス信号である制御信号Ｓ１、Ｓ２に従って、非サンプリング期間の間、増幅部３２１の入力端子と接続端子との間が接続されることで、増幅部３２１の増幅動作のＯＮ／ＯＦＦが制御される。増幅部３２１の入力端子と出力端子との間が接続されているとき、すなわち増幅動作が行われない非サンプリング期間では、増幅部３２１の前段に設けられた整合回路３１によって入力インピーダンスが不整合となって、入力信号が反射されて増幅部３２１に入力されない。一方、増幅部３２１の入力端子と出力端子との間が接続されていないとき、すなわち増幅動作が行われているサンプリング期間では、整合回路３１によって入力インピーダンスが整合となって、入力信号が増幅部３２１に入力される。また、動作制御部３２３は、制御信号Ｓ３，４に従って、非サンプリング期間の間、増幅部３２１のトランジスタＴｒ１，Ｔｒ２の増幅動作を停止させる。これにより、サンプリングミキサ回路３０の省電力が図れる。
【００３３】
なお、本発明の適用可能な実施形態は、上述の実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲で適宜変更可能なのは勿論である。
【図面の簡単な説明】
【００３４】
【図１】ＧＰＳ装置の構成図。
【図２】制御信号Ｓ１〜Ｓ４の波形図。
【図３】サンプリングミキサ回路の回路構成図。
【符号の説明】
【００３５】
１  ＧＰＳ受信装置、１０  ＧＰＳアンテナ、２０  ＲＦ部、２１  ＬＮＡ回路、
３０  サンプリングミキサ回路、３１  整合回路、３２  増幅ブロック、
３２１  増幅部、３２２  接続制御部、３２３  動作制御部、２２  制御信号生成部、
３３  トラック・アンド・ホールド回路、
Ｔｒ１〜Ｔｒ８  トランジスタ（ＭＯＳＦＥＴ）、２３  ＡＤＣ、４０  ベースバンド部
【図１】
2010074343.tif 000003
【図２】
2010074343.tif 000004
【図３】
2010074343.tif 000005