(57)【要約】【課題】ゲート信号のオン状態が所定期間以上継続することを防止すること。【解決手段】電力変換器（３）のスイッチング素子（３０１〜３０４）のオン期間を規定するパルス信号（Ｓ１〜Ｓ４）を絶縁用のトランス（２０１）に入力し、トランス（２０１）から出力される信号を用いてスイッチング素子（３０１〜３０４）のゲートに与えるゲート信号を形成するゲート駆動回路である。トランス（２０１）から出力される信号を整形する整形手段（２０２）と、整形手段（２０２）によって整形された信号が所定期間オン状態を継続した場合に前記ゲート信号をオフ状態にさせる信号オフ手段（２０３、２０４、２０５）とを備える。【選択図】  図３
2010130876.tif 000002
【特許請求の範囲】
【請求項１】
電力変換器のスイッチング素子のオン期間を規定するパルス信号を絶縁用のトランスに入力し、該トランスから出力される信号を用いて前記スイッチング素子のゲートに与えるゲート信号を生成するゲート駆動回路であって、
前記トランスから出力される信号を整形する整形手段と、
前記整形手段によって整形された信号が所定期間オン状態を継続した場合に前記ゲート信号をオフ状態にさせる信号オフ手段と、
を備えることを特徴とする電力変換器のゲート駆動回路。
【請求項２】
前記電力変換器に接続される負荷が共振回路を構成することを特徴とする請求項１に記載の電力変換器のゲート駆動回路。
【請求項３】
前記負荷が誘導加熱用のコイルであることを特徴とする請求項１または２に記載の電力変換器のゲート駆動回路。
【請求項４】
前記所定期間は、前記パルス信号の最大パルス幅期間よりも長く設定されることを特徴とする請求項１に記載の電力変換器のゲート駆動回路。
【請求項５】
前記信号オフ手段は、前記整形処理された信号のオン期間をタイマ手段の設定時間と比較し、前記オン期間が前記設定時間を超えた場合に、前記整形処理された信号をオフ状態にさせるように構成されていることを特徴とする請求項１に記載の電力変換器のゲート駆動回路。
【請求項６】
前記電力変換器は、前記スイッチング素子をＨブリッジ接続した構成を有することを特徴とする請求項１に記載の電力変換器のゲート駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換器のスイッチング素子のオン期間を規定するパルス信号を絶縁用のトランスに入力し、該トランスの出力信号を整形処理した信号に基づいて上記スイッチング素子のゲートに与えるゲート信号を形成するゲート駆動回路に関するものである。
【背景技術】
【０００２】
複数のスイッチング素子をブリッジ接続した電力変換器は、ゲート駆動回路から出力されるゲート信号で個々のスイッチング素子のゲートをオンオフ制御することによって所定の電力を出力する。
特許文献１に記載の上記ゲート駆動回路は、上記電力変換器のスイッチング素子のオン期間を規定するパルス信号を絶縁用のトランスに入力し、このトランスの出力信号から上記ゲート信号を形成するように構成されている。
【特許文献１】特開平７-１５９４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記絶縁用のトランス（パルストランス）に図５（ａ）に示すようなパルス信号が入力された場合、このトランスから図５（ｂ）に示すような信号、すなわち、リアエッジ側に向かって徐々に電圧が低下しかつ振動が重畳した信号が出力されることになる。このため、このトランスの出力信号に基づいてゲート信号を形成する場合には、その出力信号をバッファ等の波形整形手段に入力して、図５（ｃ）に示すような整形処理された信号を得る必要がある。
なお、上記電圧の低下は、上記トランスのコア小型化による磁気飽和に起因して発生し、また上記振動の重畳は、回路のインダクタンスとストレー容量に起因して発生する。
【０００４】
ところで、上記電力変換器に接続された負荷に短絡等の事故が発生すると、該電力変換器のスイッチング素子に過大な負荷電流が流れることになる。そこで、過大負荷電流の発生時には、上記パルストランスへのパルス信号の入力を停止して、上記スイッチング素子に対するゲート信号の供給を停止することが従来から実施されている。
しかし、上記過大負荷電流の発生時点、つまり、上記トランスへのパルス信号の入力停止タイミングが例えば図５のｔｏ時点である場合、ゲート信号の供給を停止することができなくなることがある。
【０００５】
すなわち、上記ｔｏ時点では、コアの飽和によるパルストランスの出力電圧の低下割合が小さく、しかも、該出力電圧に振動が重畳されてその電圧が上昇している場合がある。この場合、図示のように、トランスの出力が「Ｌｏ」レベルまで落ちきらず、このため、上記波形整形手段が入力信号のレベルを「Ｌｏ」レベルとして認識しないこと、すなわち、図５（ｃ）に示すように、この波形整形手段の出力が「Ｈｉ」レベルのまま維持されることになる。
ゲート信号のオン期間は、上記波形整形手段の出力信号のオン期間に対応するので、上記のような状況が生じた場合、電力変換器のスイッチング素子がオン状態を継続することになる。これは、スイッチング素子が過大負荷電流から保護されないことを意味する。
【０００６】
そこで、本発明の目的は、ゲート信号のオン状態が所定期間以上継続することを防止することができる電力変換器のゲート駆動回路を提供することにある。
【課題を解決するための手段】
【０００７】
本発明は、電力変換器のスイッチング素子のオン期間を規定するパルス信号を絶縁用のトランスに入力し、該トランスから出力される信号を用いて前記スイッチング素子のゲートに与えるゲート信号を生成するゲート駆動回路であって、前記トランスから出力される信号を整形する整形手段と、前記整形手段によって整形された信号が所定期間オン状態を継続した場合に前記ゲート信号をオフ状態にさせる信号オフ手段と、を備えることによって上記の目的を達成している。
【０００８】
前記電力変換器に接続される負荷は、共振回路を構成しても良い。この電力変換器には、負荷として例えば誘導加熱用のコイルが接続される。
前記所定期間は、前記パルス信号の最大パルス幅期間よりも長く設定される。
【０００９】
前記信号オフ手段は、前記整形処理された信号のオン期間をタイマ手段の設定時間と比較し、前記オン期間が前記設定時間を超えた場合に、前記整形処理された信号をオフ状態にさせるように構成することができる。
前記電力変換器は、例えば前記スイッチング素子をＨブリッジ接続した構成を有する。しかし、本発明は、スイッチング素子をハーブブリッジ接続した構成の電力変換器にも適用可能である。
【発明の効果】
【００１０】
本発明によれば、例えば、電力変換器に接続された負荷に短絡等の事故が発生してパルストランスへのパルスの入力がオフされた場合に、ゲート信号のオン状態が所定期間以上継続することが回避されるので、上記短絡事故等の拡大を防止して信頼性を向上することができる。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照しながら、本発明に係る電力変換器のゲート駆動回路の実施形態について説明する。
図１に示すように、本発明に係るゲート駆動回路２−１〜２−４は、信号発生部１と電力変換器３との間に設けられる。各ゲート駆動回路２−１〜２−４は、信号発生部１から出力されるパルス信号Ｓ１〜Ｓ４に基づいてゲート駆動信号Ｑ１〜Ｑ４をそれぞれ形成し、このゲート駆動信号Ｑ１〜Ｑ４によって電力変換器３のスイッチング素子を制御する。
【００１２】
図２は、信号発生部１の構成例を示している。この図２において、電流調節器１０１には、電流指令（目標電流値）と後述の負荷電流値との偏差が入力される。流調節器１０１は、この電流偏差に対応する信号（電流偏差にＰＩＤ等の補償を施した信号）を生成してコンパレータ１０２の一方の入力に与える。
なお、上記負荷電流値は、整流手段等を備える絶対値変換部１０３によって絶対値に変換される。
【００１３】
上記コンパレータ１０２の他方の入力には、図示していないキャリア信号発生回路から鋸刃状波形を有するキャリア信号が入力される。
キャリア信号発生回路は、特開昭６２-７７０６３号公報にも記載されているように、積分器を備えている。この積分器は、上記負荷電流の零クロス点でリセットされた後、該負荷電流の周波数に対応する電圧を積分する。したがって、この積分器からは、負荷電流の周期に同期した一定レベルの上記鋸刃状キャリア信号が出力される。
【００１４】
コンパレータ１０２は、上記キャリア信号と上記電流偏差に対応する信号とを比較し、上記キャリア信号が上記電流偏差信号のレベルを超える期間において「Ｈｉ」レベルの信号を出力する。
このコンパレータ１０２の出力信号は、その立ち上がりのタイミングでフリップフロップ１０５をトリガする。その結果、このフリップフロップ１０５の非反転出力端子からは、上記立ち上がりのタイミングで論理値が変化する信号が出力されることになる。
【００１５】
一方、コンパレータ１０４は、予め設定された過電流判定用のしきい値と上記負荷電流値とを比較し、該負荷電流値が上記しきい値以上になった場合に過電流指示信号を発生する。この過電流指示信号が発生した場合、この信号によってフリップフロップ１０６がトリガされて、その反転出力端子が「Ｌｏ」の状態におかれる。
【００１６】
フリップフロップ１０５の非反転出力端子は、アンド回路１０７の一方の入力に接続されると共に、インバータ１０８を介してアンド回路１０９の一方の入力に接続されている。一方、フリップフロップ１０６の反転出力端子は、アンド回路１０７およびアンド回路１０９の他方の入力に接続されている。そして、アンド回路１０７の出力は端子Ｔ１、Ｔ４に接続され、アンド回路１０９の出力は端子Ｔ２、Ｔ３に接続されている。
したがって、上記コンパレータ１０４から過電流指示信号が出力されないときには、フリップフロップ１０５の出力信号がパルス信号Ｓ１、Ｓ４として端子Ｔ１、Ｔ４から出力されるとともに、フリップフロップ１０５の出力信号をインバータ１０８によって反転したパルス信号Ｓ２、Ｓ３が端子Ｔ２、Ｔ３から出力される。
また、コンパレータ１０４から過電流指示信号が出力されたときには、端子Ｔ１〜Ｔ４がいずれも「Ｌｏ」状態におかれる。すなわち、パルス信号Ｓ１〜Ｓ４の出力が停止されることになる。
【００１７】
図３は、上記ゲート駆動回路２−１の構成例を示している。このゲート駆動回路２−１は、入力信号を絶縁するためのパルストランス２０１を備えている。このパルストランス２０１は、一次側が上記信号発生部１の端子Ｔ１に接続され、二次側がバッファ２０２を介してアンド回路２０３の一方の入力に接続されている。
アンド回路２０３の出力は、タイマ回路２０４およびインバータ２０５を介して該アンド回路２０３の他方の入力に接続され、更に増幅回路２０６および絶縁用のパルストランス２０７を介して上アームのＭＯＳＦＥＴ２０８のゲートに接続されると共に、インバータ２０９および増幅回路２１０を介して下アームのＭＯＳＦＥＴ２１１のゲートに接続されている。
なお、他のゲート駆動回路２−２〜２−４は、上記ゲート駆動回路２−１の構成に準じた構成を有するのでその説明を省略する。
【００１８】
図４は、上記電力変換器３の構成例を示している。この電力変換器３は、スイッチング素子であるＭＯＳＦＥＴ３０１〜３０４をＨブリッジ接続してなるブリッジ回路３０５と、このブリッジ回路３０５に所定の直流電圧を印加する直流電源３０６とを備えている。なお、ＭＯＳＦＥＴ３０１〜３０４には、それぞれ還流ダイオードＤ１〜Ｄ４が並列接続されている。
ブリッジ回路３０５の出力には、共振負荷回路４が接続されている。この共振負荷回路４は、共振コンデンサ（力率改善コンデンサ）４０１と負荷である高周波加熱用誘導コイル４０２とを直列接続した構成を有する。なお、符号４０３は、誘導コイル４０２の抵抗成分を示している。
電流センサ５は、負荷電流を検出し、その検出した負荷電流を図１に示した信号発生部１に入力する。
【００１９】
図２に示すコンパレータ１０４から過電流指示信号が出力されない場合、端子Ｔ１から例えば図５（ａ）に示すようなパルス信号Ｓ１が出力される。このパルス信号Ｓ１は、図３のパルストランス２０１の一次側に入力されるので、このパルストランス２０１の二次側から図５（ｂ）に示すような信号、つまり、リアエッジ側に向かって徐々に電圧が低下しかつ振動が重畳した信号が出力される。
前述したように、上記電圧の低下現象は、パルストランス２０１のコアの小型化に伴う磁気飽和に起因して発生し、また、上記振動が重畳される現象は、回路のインダクタンスとストレー容量に起因して発生する。
【００２０】
上記パルストランス２０１の出力信号は、バッファ２０２によって図５（ｃ）に示すように整形された後、アンド回路２０３の一方の入力に加えられる。
前記タイマ回路２０４は、アンド回路２０３の出力が「Ｈｉ」レベルの状態を所定時間（設定時間）Ｔｓ継続した場合に、それ自身の出力を「Ｌｏ」レベルから「Ｈｉ」レベルに変化させるように動作する。なお、このタイマ回路２０４の設定時間Ｔｓについては後述する。常態時においては、このタイマ回路２０４の出力が「Ｌｏ」レベルにおかれるので、図５（ｃ）、（ｄ）に示すように、バッファ２０２の出力信号とアンド回路２０３の出力信号が等しくなる。
【００２１】
常態時におけるアンド回路２０３の出力信号は、増幅回路２０６および絶縁用のパルストランス２０７を介してＭＯＳＦＥＴ２０８のゲートに入力されると共に、インバータ２０９および増幅回路２１０を介してＭＯＳＦＥＴ２１１のゲートに入力される。この結果、ＭＯＳＦＥＴ２０８、２１１が交互にオン、オフされ、これによって、ゲート駆動回路２−１からは図６に示すようなゲート駆動信号Ｑ１が出力される。
図１に示す他のゲート駆動回路２−２〜２−４は、信号発生部１のパルス信号Ｓ２〜Ｓ４に基づいて上記ゲート駆動回路２−１の動作に準じた動作を行う。したがって、ゲート駆動回路２−２〜２−４からは、それぞれ図６に示すようなゲート駆動信号Ｑ２〜Ｑ４が出力される。
上記ゲート駆動信号Ｑ１〜Ｑ４は、電力変換器３のＭＯＳＦＥＴ３０１〜３０４のゲートにそれぞれ加えられる。この結果、電力変換器３から図６に例示するような交流の電圧Ｖoおよび電流Ｉｏが共振負荷回路４に出力される。
【００２２】
負荷電流Ｉｏは、図２に示す電流調節器１０１の出力に応じて変化し、例えば、該電流調節器１０１の出力が低下した場合には、上記負荷電流Ｉｏと出力電圧Ｖoの位相差が増大されて、該負荷電流Ｉｏが減少されることになる。なお、電力変換器３の出力電圧Ｖoおよび出力電流Ｉｏの周波数は、Ｌ−Ｃ−Ｒ共振回路である共振負荷回路４の共振周波数にほぼ対応する。そして、電流調節器１０１の出力が低下した場合には、上記出力電圧Ｖoおよび出力電流Ｉｏの周波数が上昇する。
【００２３】
つぎに、負荷電流が過大になって図２に示すコンパレータ１０４が過電流指示信号を出力した場合について説明する。この場合、前記したように、パルス信号Ｓ１〜Ｓ４の出力が停止されることになる。
したがって、通常においては、各ゲート駆動回路２−１〜２−４におけるバッファ２０２（図３参照）の出力が「Ｌｏ」レベルになって、このゲート駆動回路２−１〜２−４から出力されるゲート駆動信号Ｑ２〜Ｑ４が「Ｌｏ」レベルに固定されることになる。
この場合、電力変換器３のＭＯＳＦＥＴ３０１〜３０４がオフされるので、共振負荷回路４への電力の供給が停止されて、上記過大負荷電流からＭＯＳＦＥＴ３０１〜３０４が保護される。
【００２４】
しかし、上記過電流指示信号の出力タイミングによっては、ゲート駆動回路２−１、２−４もしくはゲート駆動回路２−２、２−３においてバッファ２０２（図３参照）の出力が「Ｌｏ」レベルにならないことがある。
例えば、上記過電流指示信号の出力に基づいて、ゲート駆動回路２−１に対して図５に示すｔｏ時点でパルス信号Ｓ１の入力が停止されたとすると、前述したように、このｔｏ時点ではコアの飽和に起因したパルストランス２０１の出力電圧の低下割合は小さい。したがって、この出力電圧に重畳された振動によってこの出力電圧が上昇されている場合には、図５（ｂ）に示すよう、パルストランス２０１の出力が零レベルまで落ちきらないことがある。
【００２５】
この場合、バッファ２０２がパルストランス２０１の出力レベルを「Ｌｏ」レベルと認識することができなくなるため、図５（ｃ）に示すように、バッファ２０２の出力が「Ｈｉ」レベルの状態を継続する。そこで、図６に示すように、ゲート駆動回路２−１から出力されるゲート駆動信号Ｑ１が上記ｔｏ時点後においても「Ｈｉ」レベルの状態を継続し、その結果、電力変換器３のＭＯＳＦＥＴ３０１がオン状態を継続することになる。
ゲート駆動回路２−４には、ゲート駆動回路２−１に入力されるパルス信号Ｓ１と同じパルス信号Ｓ４が入力される。したがって、このゲート駆動回路２−４でも上記と同様の現象を生じ、その結果、電力変換器３のＭＯＳＦＥＴ３０４がオン状態を継続することになる。
このように、ＭＯＳＦＥＴ３０１、３０４がオン状態にあるときには、共振負荷回路４に図６に示す直流電圧Ｖoが印加される。
なお、図５（ａ）に示すパルス信号がゲート駆動回路２−２、２−３に入力されるパルス信号Ｓ２、Ｓ３である場合には、ｔｏ時点後にＭＯＳＦＥＴ３０２、３０３がオン状態を継続することになる。
【００２６】
ゲート駆動回路２−１〜２−４に設けられた図３に示すタイマ回路２０４は、前記したように、バッファ２０２の出力がこのタイマ回路２０４の設定時間Ｔｓだけ「Ｈｉ」レベル状態（オン状態）を継続した場合に、それ自身の出力を「Ｌｏ」レベルから「Ｈｉ」レベルに変化させる。
タイマ回路２０４の設定時間Ｔｓは、前記信号発生部１から出力されるパルス信号Ｓ１〜Ｓ４の最大パルス幅期間（負荷回路４の共振周波数に基づいて予知される）よりも長く、かつ、該最大パルス幅期間に近い適宜な時間に設定されている。したがって、常態時におけるバッファ２０２の出力のオン状態期間においてタイマ回路２０４の出力が「Ｈｉ」レベルに変化することはない。
【００２７】
パルス信号Ｓ１〜Ｓ４の出力が停止される上記ｔｏ時点において、バッファ２０２の出力が「Ｌｏ」レベル状態にならなかった場合、このバッファ２０２の出力の「Ｈｉ」レベル状態が設定時間Ｔｓに到達したことをタイマ回路２０４が判定して、それ自身の出力を「Ｈｉ」レベルに変化させる。これに伴い、図５ｄに示すように、アンド回路２０３の出力が「Ｌｏ」レベルに変化されることになるので、例えば、現時点においてゲート駆動回路２−１、２−４からのゲート駆動信号Ｑ１、Ｑ４が「Ｈｉ」レベル状態にあるとすると、図６に示すように、このゲート駆動信号Ｑ１、Ｑ４が「Ｌｏ」レベル状態になって、オン状態にあった電力変換器３のＭＯＳＦＥＴ３０１、３０４がオフされる。
【００２８】
なお、現時点においてゲート駆動回路２−２、２−３からのゲート駆動信号Ｑ２、Ｑ３が「Ｈｉ」レベル状態にある場合には、このゲート駆動信号Ｑ１、Ｑ４が「Ｌｏ」レベル状態になって、オン状態にあった電力変換器３のＭＯＳＦＥＴ３０２、３０３がオフされることになる。
【００２９】
このように、本実施形態に係るゲート駆動回路２−１〜２−４によれば、それらから出力されるゲート駆動信号Ｑ１〜Ｑ４のオン状態が所定期間（設定期間）Ｔｓ以上継続することが回避される。
したがって、タイマ回路２０４によって規定される上記所定期間Ｔｓを適宜な期間に設定しておくことにより、例え、図５に示すｔｏ時点（過大負荷電流の発生時点）で電力変換器３のスイッチング素子であるＭＯＳＦＥＴ３０１、３０４又はＭＯＳＦＥＴ３０２、３０３がオフされなかったとしても、これらのスイッチング素子が設定時間Ｔｓだけオン状態を継続した時点でオフされることになり、これによって、過大負荷電流に伴う事故の拡大が防止される。
【００３０】
なお、負荷である誘導コイル４０２は、共振負荷回路４を構成している。したがって、上記過大負荷電流が負荷４の部分短絡等に起因した比較的軽度なものである場合には、図６に示すように、負荷電流Ｉｏが回路４の共振周波数に基づく振動を継続しながら誘導コイル４０２の抵抗成分４０３により徐々に減衰し、その後、ＭＯＳＦＥＴ３０１〜３０４に並列接続された還流ダイオードＤ１〜Ｄ４を介して直流電源３０６に回生されて急速に減衰する。
【００３１】
本発明は、上記実施形態に限定されず、種々の変形例を含むことができる。例えば、上記実施形態では、電力変換器３がＨブリッジ構成を有しているが、本発明に係るゲート駆動回路は、電力変換器３がハーフブリッジ構成を有している場合にも適用することができる。
また、上記実施形態では、電力変換器３に誘導コイル４０２を含む共振負荷回路４が接続されているが、本発明は電力変換器３に共振回路を構成しない通常の負荷が接続されている場合でも適用可能である。
さらに、本発明は、電力変換器３をパルス幅変調されたゲート信号で制御する場合にも適用することができる。この場合、タイマ回路２０４の設定時間は、予知可能なゲート信号の最大パルス幅期間に基づいて、この最大パルス幅期間よりも長くかつこの最大パルス幅期間に近い長さに設定される。
【図面の簡単な説明】
【００３２】
【図１】本発明に係るゲート駆動回路の接続形態を示すブロック図である。
【図２】信号発生部の構成例を示す回路図である。
【図３】本発明の一実施形態に係るゲート駆動回路を示す回路図である。
【図４】電力変換器の構成および負荷回路の構成を示す回路図である。
【図５】図３のゲート駆動回路の通常時の動作および過電流指示信号の発生後における動作を示す波形図である。
【図６】各ゲート駆動回路が出力する通常時のゲート信号とそれに基づく電力変換器の出力信号、および、各ゲート駆動回路が出力する過電流指示信号発生後のゲート信号とそれに基づく電力変換器の出力信号を例示した波形図である。
【符号の説明】
【００３３】
１  信号発生部
１０１  電流調節器
１０２、１０４  コンパレータ
１０５、１０６  フリップフロップ
１０７  アンド回路
２−１〜２−４  ゲート駆動回路  
２０１  パルストランス
２０２  バッファ
２０３  アンド回路
２０４  タイマ回路
２０５  インバータ
２０６、２１０  増幅回路
２０７  パルストランス
２０８、２１１  ＭＯＳＦＥＴ
２０９  インバータ
３  電力変換器
３０１〜３０４  ＭＯＳＦＥＴ
３０５  ブリッジ回路
３０６  直流電源
４  共振負荷回路
４０１  共振コンデンサ
４０２ 誘導コイル
４０３ 抵抗成分
５  電流センサ
【図１】
2010130876.tif 000003
【図２】
2010130876.tif 000004
【図３】
2010130876.tif 000005
【図４】
2010130876.tif 000006
【図５】
2010130876.tif 000007
【図６】
2010130876.tif 000008