(57)【要約】【課題】ＰＷＭ制御により共振型フルブリッジ回路をフェイズシフト動作と同等の制御が可能な非接触電力伝送回路を提供することを目的とする。【解決手段】直流電源を入力とし、直列接続された２個２組のスイッチング素子のゲートに対し、ドライブ回路３により交互にパルス信号を入力することにより直流入力をスイッチングするフルブリッジ回路２と、該フルブリッジ回路２の出力に共振コンデンサＣ１と送電側コイルＬ１との直列共振回路を接続した共振型フルブリッジ回路からなる送電側回路１０と、前記送電側コイルＬ１に対し電磁結合する受電側コイルＬ２を備え、受電側コイルＬ２の出力を整流する整流平滑回路３１を備えた受電側回路３０とからなり、フルブリッジ回路２を制御するドライブ回路３にプッシュプル出力のＰＷＭ制御回路４を設け、各組の一方のスイッチング素子のみ回生動作となることを特徴とする。【選択図】  図１
2010142036.tif 000002
【特許請求の範囲】
【請求項１】
直流電源を入力とし、直列接続された２個２組のスイッチング素子のゲートに対し、ドライブ回路により交互にパルス信号を入力することにより直流入力をスイッチングするフルブリッジ回路と、該フルブリッジ回路の出力に共振コンデンサと送電側コイルとの直列共振回路を接続した共振型フルブリッジ回路からなる送電側回路と、
前記送電側コイルに対し電磁結合する受電側コイルを備え、該受電側コイルの出力を整流する整流平滑回路を備えた受電側回路とからなり、
該フルブリッジ回路を制御するドライブ回路にプッシュプル出力のＰＷＭ制御回路を設け、各組の一方のスイッチング素子のみ回生動作となることを特徴とする非接触電力伝送回路。
【請求項２】
前記２個２組のスイッチング素子は、Ｐ型ＭＯＳＦＥＴを用いたスイッチング素子とＮ型ＭＯＳＦＥＴを用いたスイッチング素子を１組とし、該Ｐ型ＭＯＳＦＥＴと該Ｎ型ＭＯＳＦＥＴのドレイン同士を接続し、該Ｐ型ＭＯＳＦＥＴのソースを前記直流電源の一方に接続し、該Ｎ型ＭＯＳＦＥＴのソースを前記直流電源の他方に接続して４つのスイッチング素子を用いたフルブリッジ回路からなり、
該フルブリッジ回路を制御するドライブ回路にプッシュプル出力のＰＷＭ制御回路を設け、各組のＰ型ＭＯＳＦＥＴのみ回生動作となることを特徴とする請求項１記載の非接触電力伝送回路。
【請求項３】
前記ＰＷＭ制御回路は、送電コイルに流れる電流または電圧を検出し、受電側負荷の状態を検出するフィードバック回路を備えたことを特徴とする請求項１乃至請求項２記載の非接触電力伝送回路。
【請求項４】
前記ドライバ回路およびプッシュプル出力のＰＷＭ制御回路は、集積回路で構成されたことを特徴とする請求項１乃至請求項３記載の非接触電力伝送回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非接触電力伝送回路に関し、特に送電回路の制御方法に関する。
【背景技術】
【０００２】
従来の非接触電力伝送回路に関し、ＤＣ低入力において、無接点で高効率の非接触電力伝送回路としては、共振型フルブリッジ回路方式が一般的である。
【０００３】
しかし、一般的なＰＷＭ制御方式のドライブ回路では、スイッチング素子の同時オンで貫流電流が流れるのを防止する目的で、デューティを５０％以下にして、デッドタイムを設けます。このため、このデッドタイムにより、全てのスイッチング素子がオフする期間が生じます。その場合、タイムオフ期間にスイッチング素子の両端の電圧波形が大きな振動となる。これは、タイムオンからタイムオフに切り替わった時に励磁電流が浮遊容量やリーケージインダクタンスで振動を起こすことが原因である。この電圧の振動により、不要輻射ノイズが大きくなったりすることから、耐圧の高いスイッチング素子を使用しなければならず、実用上、好ましくなかった。
【０００４】
この解決方法として、フェイズシフト（位相シフト）による制御方法が知られている。このフェイズシフト制御方法は、スイッチング素子のオフ時に回生動作させることにより、励磁電流を抑制できる（励磁電流が急激に変化することがなくなった）。
【特許文献１】特開２００２―２３３１５８号公報
【特許文献２】特開２００６−１９７７１１号公報
【特許文献３】特開２００５−３４８５６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、フェイズシフト制御方法は、原理的に決められたデューティのパルスをシフトさせて制御するため、また、軽負荷時から過負荷時において、動作範囲内を限定するために、閉ループのフィードバックパルス信号が常に必要であった。このため、負荷変動を受電側コイルを介して送電側から見た送電側コイルに流れる電流または電圧を検出する非接触電力伝送回路の制御方法では不向きであった。また、フェイズシフト動作のタイミングが難しいことから市販されているフェイズシフト制御用ＩＣを用いることが一般的である。
【０００６】
本発明は、ＰＷＭ制御により共振型フルブリッジ回路をフェイズシフト動作と同等の制御が可能な非接触電力伝送回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
前記課題を解決する手段として、本発明に係る非接触電力伝送回路は、直流電源を入力とし、直列接続された２個２組のスイッチング素子のゲートに対し、ドライブ回路により交互にパルス信号を入力することにより直流入力をスイッチングするフルブリッジ回路と、フルブリッジ回路の出力に共振コンデンサと送電側コイルとの直列共振回路を接続した共振型フルブリッジ回路からなる送電側回路と、前記送電側コイルに対し電磁結合する受電側コイルを備え、受電側コイルの出力を整流する整流平滑回路を備えた受電側回路とからなり、前記ドライブ回路の制御にプッシュプル出力のＰＷＭ制御回路を設け、各組の一方のスイッチング素子のみ回生動作となることを特徴とする。
【発明の効果】
【０００８】
本発明は、共振型フルブリッジ回路でプッシュプル出力のＰＷＭ制御により、フェイズシフト動作と同等の制御が可能な無接点電力伝送回路を提供することにより、スイッチング素子の耐圧が小さいものを選択でき、低価格で高効率の無接点電力伝送回路を実現できる。また、ノイズ対策も容易にでき、スイッチング素子も小さいものを用いることができ、小型化が可能となる。
【発明を実施するための最良の形態】
【０００９】
直流電源を入力とし、直列接続された２個２組のスイッチング素子のゲートに対し、ドライブ回路により交互にパルス信号を入力することにより直流入力をスイッチングするフルブリッジ回路と、フルブリッジ回路の出力に共振コンデンサと送電側コイルとの直列共振回路を接続した共振型フルブリッジ回路からなる送電側回路と、前記送電側コイルに対し電磁結合する受電側コイルを備え、受電側コイルの出力を整流する整流平滑回路を備えた受電側回路とからなり、前記ドライブ回路にプッシュプル出力のＰＷＭ制御回路を設け、各組の一方のスイッチング素子のみ回生動作となることにより、フェイズシフト動作と同等の制御が可能となる。
【実施例】
【００１０】
図１は、本発明の非接触電力伝送回路のブロック図を示す。図２は図１の非接触電力伝送回路の一実施例を示す。
【００１１】
図１に示すように、送電側回路１０において、１は入力となる直流電源、２はフルブリッジ回路、Ｑ１〜Ｑ４はフルブリッジ回路を構成するスイッチング素子、Ｃ１は共振コンデンサ、Ｌ１は送電側コイル、３はドライバー回路、４はプッシュプル出力のＰＷＭ制御回路、で構成されている。受電側回路３０において、Ｌ２は送電側コイルＬ１から電磁誘導作用で電力を非接触で受電する受電コイル、Ｃ２は並列共振回路を形成する並列共振用コンデンサ、３１は整流平滑回路、の構成である。
【００１２】
図２に示すように、ＰＷＭ制御回路４は、プッシュプル出力である正の出力信号Ｓａと負の出力信号Ｓｂをフルブリッジ回路２を制御するドライブ回路３に印加する。即ち、ＰＷＭ制御回路４の一方の制御信号Ｓａ（正の出力信号）はドライブ回路３を介して、直列接続された第１のスイッチング素子Ｑ１と第２のスイッチング素子Ｑ２のゲートに印加される。また、ＰＷＭ制御回路４の他方の制御信号Ｓｂ（負の出力信号）はドライブ回路３を介して、第３のスイッチング素子Ｑ３と第４のスイッチング素子Ｑ４のゲートに印加される。このように、第１、第２、第３、第４の４つのスイッチング素子Ｑ１〜Ｑ４のオンオフにより、送電側コイルＬ１に正弦波出力電流を得る。
【００１３】
さらに、共振コンデンサＣ１と送電側コイルＬ１との接続点からる電流検出または電圧検出を行い、ＰＷＭ制御回路４にフィードバックすることにより安定した出力とし、異常値に対して保護回路として機能させることができる。
ここで、ＰＷＭ制御回路４の構成は、エラーアンプ４３と、基本波信号を発生する発振器４４と、ＰＷＭ制御信号を生成するアンプ４２と、そのドライバー４１からなる。
フィードバック信号はエラーアンプ４３により基準電圧値に対する出力信号を生成し、基本波信号４４と合成し、ＰＷＭ制御信号を生成するアンプ４２に印加する。その出力をドライブ回路４１で正負対象となるプッシュプル出力の制御信号Ｓａ、Ｓｂを出力する。
【００１４】
次に、ドライブ回路３について説明する。
図２に示すように、一方の組のＮ型スイッチング素子Ｑａ１とＰ型スイッチング素子Ｑａ２のドレイン同士を接続した接続点にＰＷＭ制御回路４の一方の制御信号Ｓａが印加されている。そして、スイッチング素子Ｑａ１とＱａ２のソースはフルブリッジ回路２の第１のスイッチング素子Ｑ１と第２のスイッチング素子Ｑ２のゲートに接続されており、第１、第２のスイッチング素子Ｑ１、Ｑ２のオンオフを制御している。
【００１５】
さらに、他方の組のＮ型スイッチング素子Ｑｂ１とＰ型スイッチング素子Ｑｂ２のドレイン同士を接続した接続点にＰＷＭ制御回路４の他方の制御信号Ｓｂが印加されている。そして、スイッチング素子Ｑｂ１とＱｂ２のソースはフルブリッジ回路２の第３のスイッチング素子Ｑ３と第４のスイッチング素子Ｑ４のゲートに接続されており、第３、第４のスイッチング素子Ｑ３、Ｑ４のオンオフを制御している。ここで、スイッチング素子Ｑａ１とＱｂ１はＮ型ＭＯＳＦＥＴを用い、スイッチング素子Ｑａ２とＱｂ２はＰ型ＭＯＳＦＥＴを用いた。
【００１６】
次に、フルブリッジ回路２について説明する。
図２に示すように、フルブリッジ回路２は、第１のＰ型スイッチング素子Ｑ１と第２のＮ型スイッチング素子Ｑ２のドレイン同士を接続した接続点に共振コンデンサＣ１の一方が接続されており、第１のＰ型スイッチング素子Ｑ１のソースを一方の直流電源（ＤＣ）１に接続し、第２のＮ型スイッチング素子Ｑ２のソースを他方の直流電源ＧＮＤに接続されている。そして、第３のＰ型スイッチング素子Ｑ３と第４のＮ型スイッチング素子Ｑ４のドレイン同士を接続した接続点に送電コイルＬ１の一方が接続されており、第３のＰ型スイッチング素子Ｑ３のソースは一方の直流電源（ＤＣ）１に接続し、第４のＮ型スイッチング素子Ｑ４のソースは他方の直流電源ＧＮＤに接続されている。ここで、第１、第３のスイッチング素子Ｑ１、Ｑ３はＰ型ＭＯＳＦＥＴを用い、第２、第４のスイッチング素子Ｑ２、Ｑ４はＮ型ＭＯＳＦＥＴを用いた。
【００１７】
このように、プッシュプル用ＰＷＭ制御回路４からの制御信号Ｓａ、Ｓｂがドライブ回路３を介してフルブリッジ回路２の第１〜第４のスイッチング素子Ｑ１〜Ｑ４をオンオフさせて送電コイルＬ１に正弦波出力電流を生成している。この出力電流により、送電コイルＬ１から受電側コイルに電力が供給され、整流平滑回路３１により所定の直流電圧を得る。このように、受電側３０は携帯機器等の二次電池を充電する用途に用いられる。また、二次電池を介して他の機器の電源として用いてもよい。ここで、ドライブ回路３はコンデンサＣａ、ＣｂによりＣ結合された状態となり、ＧＮＤが中点となる。そのため、第１、第３のスイッチング素子Ｑ１、Ｑ３のゲートには半分の電圧しか印加されないためツェナーダイオードＺａ、Ｚｂによりレベルシフトしてゲートに所定の電圧（Ｖｇｓ）が正しくかかるようにしている。
【００１８】
次に、本発明の非接触電力伝送回路の送電側回路の動作について説明する。
図３はフルブリッジ回路の動作を説明するためのブロック図を示す。図４はフルブリッジ回路の各スイッチング素子の動作を示す。図５はフルブリッジ回路の各スイッチング素子の動作を示すタイミングチャートを示す。
ここで、Ｓａ、Ｓｂはプッシュプル出力のＰＷＭ制御回路４の出力信号波形であり、Ｑ１〜Ｑ４はフルブリッジ回路２を構成する各スイッチング素子Ｑ１〜Ｑ４のオンオフ波形である。ＩＬは送電コイルＬ１に流れる出力電流であり、矢印はその方向を示す。（ａ）〜（ｊ）はスイッチング素子Ｑ１〜Ｑ４のオンオフ動作を示す。図４の（ａ）〜（ｊ）は、図５の（ａ）〜（ｊ）に対応するタイミングである。
【００１９】
図４、図５において、
（ａ）は、フルブリッジ回路２の第１のスイッチング素子Ｑ１と第４のスイッチング素子Ｑ４がオンした状態であり、送電側コイルＬ１に正側の電流ＩＬ（矢印で示す実線）が流れる。
（ｂ）は、第１のスイッチング素子Ｑ１がオン状態で、第４のスイッチング素子Ｑ４がオフとなり、第３のスイッチング素子Ｑ３のボディーダイオードＱ３Ｄにより回生している。
（ｃ）は、第１のスイッチング素子Ｑ１がオン状態で、第３のスイッチング素子Ｑ３がオフからオンに移行し、回生を継続している。
（ｄ）は、その後、第１のスイッチング素子Ｑ１と第３のスイッチング素子Ｑ３がオン状態で送電側コイルＬ１に逆転した負の電流ＩＬ（矢印で示す点線）で回生を継続している。
（ｅ）は、その後、第１のスイッチング素子Ｑ１がオフとなり、第１のスイッチン素子Ｑ１のボディーダイオードＱ１Ｄと第３のスイッチング素子Ｑ３で回生を継続している。
（ｆ）は、第３のスイッチング素子Ｑ３がオン状態で、第２のスイッチン素子Ｑ２がオンして送電側コイルＬ１に負の電流ＩＬ（矢印で示す点線）が流れている。
（ｇ）は、第２のスイッチン素子Ｑ２がオフとなり、第３のスイッチング素子Ｑ３と第１のスイッチング素子Ｑ１のボディーダイオードＱ１Ｄで回生している。
（ｈ）は、第１のスイッチング素子Ｑ１がオンし、第３のスイッチング素子Ｑ３と第１のスイッチング素子Ｑ１で回生を継続している。
（ｉ）は、その後、送電側コイルＬ１に流れる電流ＩＬの向きが逆転（矢印の実線で示す）して正の電流が回生を継続している。
（ｊ）は、第３のスイッチング素子Ｑ３がオフとなり、第３のスイッチング素子Ｑ３のボディーダイオードＱ３Ｄと第１のスイッチング素子Ｑ１で回生を継続している。
その後、（ａ）に戻り、直ぐに第１のスイッチング素子Ｑ１と第４のスイッチング素子Ｑ４がオンして、１周期の動作（ａ）〜（ｊ）を繰り返す。
【００２０】
このように、本発明のフルブリッジ回路は、回生動作を第１のスイッチング素子Ｑ１と第３のスイッチング素子Ｑ３だけで行い、プッシュプル出力の制御信号を用いることによりスイッチング素子のオンオフ動作を容易にし、有効に利用できることが特徴である。
【００２１】
参考として、図３のブロック図を用いて、一般的なフェイズシフトのスイッチング動作を簡単に説明する。
フルブリッジ回路の第１のスイッチング素子Ｑ１と第４のスイッチング素子Ｑ４がオン（正の出力電流）の後、第４のスイッチング素子Ｑ４と第２のスイッチング素子Ｑ２のボディダイオードで回生した後、第４のスイッチング素子Ｑ４と第２のスイッチング素子Ｑ２がオンして回生を継続し、その後、電流の向きが逆転して回生を継続する。そして、第４のスイッチング素子Ｑ４のボディダイオードと第２のスイッチング素子Ｑ２がオンして回生を継続した後、第２のスイッチング素子Ｑ２と第３のスイッチング素子Ｑ３がオン（負の出力電流）する。そして、第１のスイッチング素子Ｑ１のボディダイオードと第３のスイッチング素子Ｑ３で回生した後、第１のスイッチング素子Ｑ１と第３のスイッチング素子Ｑ３がオンして回生を継続して、電流の向きが逆転しても回生を継続する。その後、第１のスイッチング素子Ｑ１と第３のスイッチング素子Ｑ３のボディダイオードで回生し、直ぐに第１のスイッチング素子Ｑ１と第４のスイッチング素子Ｑ４がオンして、１周期の動作となる。
【００２２】
このように、一般的なフェイズシフトのスイッチング動作は、回生動作を第１のスイッチング素子Ｑ１と第３のスイッチング素子Ｑ３、および第２のスイッチング素子Ｑ２と第４のスイッチング素子Ｑ４で行われ、全体の機能は本発明の動作と変わらない。ただし、このフェイズシフトは常時閉ループのフィードバック信号が必要である。一般的なフェイズシフトの制御方法は、閉ループのフィードバックパルス信号が常に必要で、無接点電力伝送回路には不向きであった。
また、一般的なフェイズシフト用ＩＣを用いると、ＩＣの特性上、ＭＡＸデューティ時に出力がシャットダウンする仕様になっている。また、常にフィードバック信号を印可する理由はＭＡＸポイントを超えると、上下のスイッチング素子（ＭＯＳＦＥＴ）が同時オンするためＭＡＸポイントが続けば出力を止めるように設計されているのが一般的である。
【００２３】
本発明は、共振型フルブリッジ回路をプッシュプル出力のＰＷＭ制御により、回生動作を第１のスイッチング素子Ｑ１と第３のスイッチング素子Ｑ３だけで行うようにプッシュプル出力の制御信号を用いることによりスイッチング素子のオンオフ動作を容易にし、有効に利用できる。そして、従来のフェイズシフト動作と同等の制御が可能な無接点電力伝送回路を提供でき、スイッチング素子の耐圧を小さいものを選択でき、低価格で高効率の無接点電力伝送回路を実現できる。また、ノイズ対策も容易にでき、スイッチング素子も小さいものを用いることができ、小型化が可能となる。
【００２４】
本発明は、上記で説明したものに限られるものではない。例えば、実施例では、プッシュプル動作のＰＷＭ制御回路とドライブ回路で説明したがこれらを含めた制御ＩＣ（集積回路）を用いて形成してもよい。さらに、フルブリッジ回路を備えたＩＣを用いてもよい。送電コイルや受電コイルは空芯コイルを用いてもよく、さらには、フェライトコアやアモルファスコア等の磁性材をコイルに用いたものでもよい。
【図面の簡単な説明】
【００２５】
【図１】本願発明の非接触電力伝送回路のブロック図を示す。
【図２】本願発明の非接触電力伝送回路の一実施例を示す。
【図３】フルブリッジ回路の動作を説明するためのブロック図を示す。
【図４】フルブリッジ回路の各スイッチング素子の動作を示す。
【図５】フルブリッジ回路の各スイッチング素子の動作を示すタイミングチャートを示す。
【符号の説明】
【００２６】
１０  送電側回路
１  直流入力
２  フルブリッジ回路
３  ドライブ回路
４  ＰＷＭ制御回路
Ｌ１  送電側コイル
Ｃ１  共振コンデンサ
Ｑ１〜Ｑ４  スイッチング素子
３０  受電側回路
Ｌ２  受電側コイル
Ｃ２  共振コンデンサ
３１  整流平滑回路
【図１】
2010142036.tif 000003
【図２】
2010142036.tif 000004
【図３】
2010142036.tif 000005
【図４】
2010142036.tif 000006
【図５】
2010142036.tif 000007