(57)【要約】【課題】メインスイッチング素子のスイッチング損失を低減するために、直流電圧変換に直接寄与しない補助電流を発生する補助的なスイッチング素子を備えた直流電圧コンバータにおいて、デューティ比の可変範囲を拡大する。【解決手段】メインスイッチング素子Ｑ１，Ｑ２のスイッチング損失を低減するために、補助電流Ｉｒｐ，Ｉｒｐ♯を発生するための補助スイッチング素子Ｑ３，Ｑ４が設けられる。通常動作モードでは、補助スイッチング素子のオンオフを伴って、メインスイッチング素子を設定されたデューティ比に従ってオンオフすることによって、スイッチング損失低減が図られる。一方、デューティ比が所定値より高くなると、片側アームにて補助スイッチング素子および／またはメインスイッチング素子をオフに固定した上で、他方側のメインスイッチング素子をデューティ比に従ってオンオフする動作モードが適用される。【選択図】図１
2010283931.tif 000002
【特許請求の範囲】
【請求項１】
低圧電源および電源配線の間で直流電圧変換を行うための直流電圧コンバータであって、
前記低圧電源および第１のノードの間に接続されたメインインダクタと、
前記電源配線および前記第１のノードの間に電気的に接続された第１のメインスイッチング素子と、
前記第１のメインスイッチング素子と逆並列に接続された第１のメイン整流素子と、
基準電圧配線および前記第１のノードの間に電気的に接続された第２のメインスイッチング素子と、
前記第２のメインスイッチング素子と逆並列に接続された第２のメイン整流素子と、
前記第１のメインスイッチング素子と並列に接続された第１のキャパシタと、
前記第２のメインスイッチング素子と並列に接続された第２のキャパシタと、
第２のノードと前記第１のノードとの間に接続される補助インダクタと、
前記第１のメインスイッチング素子に対応して設けられ、前記電源配線および前記第２のノードの間に電気的に接続された第１の補助スイッチング素子と、
前記第２のメインスイッチング素子に対応して設けられ、前記基準電圧配線および前記第２のノードの間に電気的に接続された第２の補助スイッチング素子と、
前記第１の補助スイッチング素子のオン時の電流と逆方向の電流を阻止するように、前記第１の補助スイッチング素子と直列に接続された第１の補助整流素子と、
前記第２の補助スイッチング素子のオン時の電流と逆方向の電流を阻止するように、前記第２の補助スイッチング素子と直列に接続された第２の補助整流素子と、
デューティ比に従って前記第１および前記第２のメインスイッチング素子の相補的なオンオフを制御するための制御回路とを備え、
前記制御回路は、
前記第１および前記第２の補助スイッチング素子のオンオフを伴って前記第１および前記第２のメインスイッチング素子を前記デューティ比に従って周期的にオンオフさせる第１の動作モードと、前記第１および前記第２の補助スイッチング素子のうちの一方の補助スイッチング素子をオフに固定した上で、前記第１および前記第２のメインスイッチング素子を前記デューティ比に従って周期的にオンオフさせる第２の動作モードとを、前記直流電圧コンバータの動作状態に応じて選択するように構成されたモード選択部を含む、直流電圧コンバータ。
【請求項２】
前記モード選択部は、前記第１および前記第２動作モードならびに第３の動作モードから、前記動作状態に応じて１つの動作モードを選択するように構成され、
前記制御回路は、前記第３の動作モードでは、前記一方の補助スイッチング素子と、当該一方の補助スイッチング素子に対応する一方のメインスイッチングとをオフに固定した上で、他方のメインスイッチング素子を前記デューティ比に従って周期的にオンオフさせる、請求項１記載の直流電圧コンバータ。
【請求項３】
前記制御回路は、少なくとも前記電源配線の電圧に基づいて前記デューティ比を制御するように構成されたデューティ制御部をさらに含み、
前記モード選択部は、前記第１および前記第２のメインスイッチング素子の前記デューティ比の両方が第１の判定値より低い場合には前記第１の動作モードを選択する一方で、前記第１または前記第２のメインスイッチング素子の前記デューティ比が前記第１の判定値より高い場合には、前記第２の動作モードを選択する、請求項１記載の直流電圧コンバータ。
【請求項４】
前記制御回路は、少なくとも前記電源配線の電圧に基づいて前記デューティ比を制御するように構成されたデューティ制御部をさらに含み、
前記モード選択部は、前記第１および前記第２のメインスイッチング素子の前記デューティ比の両方が第１の判定値より低い場合には前記第１の動作モードを選択するとともに、前記第１または前記第２のメインスイッチング素子のデューティ比が、前記第１の判定値よりも高く設定された第２の判定値よりも高い場合には前記第３の動作モードを選択し、かつ、前記第１または前記第２のメインスイッチング素子のデューティ比が、前記第１の判定値および前記第２の判定値の間であるときには前記第２の動作モードを選択するように構成される、請求項２記載の直流電圧コンバータ。
【請求項５】
前記制御回路は、前記第２の動作モードの選択時において、前記第１のメインスイッチング素子のデューティ比が前記第１の判定値以上である場合には、前記第２の補助スイッチング素子をオフに固定した上で前記第２のメインスイッチング素子を前記デューティ比に従ってオンオフさせるとともに、前記第１の補助スイッチングのオンオフを伴って前記第１のメインスイッチング素子を前記デューティ比に従って周期的にオンオフさせる一方で、前記第２のメインスイッチング素子のデューティ比が前記第１の判定値以上である場合には、前記第１の補助スイッチング素子をオフに固定した上で前記第１のメインスイッチング素子を前記デューティ比に従ってオンオフさせるとともに、前記第２の補助スイッチングのオンオフを伴って前記第２のメインスイッチング素子を前記デューティ比に従って周期的にオンオフさせるように構成される、請求項４記載の直流電圧コンバータ。
【請求項６】
前記制御回路は、前記第３の動作モードの選択時において、前記第１のメインスイッチング素子のデューティ比が前記第２の判定値より高い場合には、前記第２のメインスイッチング素子および前記第２の補助スイッチング素子をオフに固定した上で、前記第１の補助スイッチング素子のオンオフを伴って前記第１のメインスイッチング素子を前記デューティ比に従って周期的にオンオフさせる一方で、前記第２のメインスイッチング素子のデューティ比が前記第２の判定値より高い場合には、前記第１のメインスイッチング素子および前記第１の補助スイッチング素子をオフに固定した上で、前記第２の補助スイッチング素子のオンオフを伴って前記第２のメインスイッチング素子を前記デューティ比に従って周期的にオンオフさせる、請求項４記載の直流電圧コンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、直流電圧コンバータに関し、より特定的には、電力用半導体スイッチング素子のスイッチング損失を低減させるための部分共振回路を備えた直流電圧コンバータに関する。
【背景技術】
【０００２】
電力用半導体スイッチング素子のオンオフを繰り返すことにより、インダクタへの電磁エネルギの蓄積動作と、インダクタに蓄積された電磁エネルギの放出動作とを組合せることによって、低圧電源の出力電圧を昇圧する、いわゆる昇圧チョッパタイプのＤＣ−ＤＣコンバータの回路構成が知られている。
【０００３】
このようなタイプのＤＣ−ＤＣコンバータでは、回路素子としてインダクタが必要となるが、インダクタを小型化するためのスイッチング周波数の高周波化と、高周波化によるスイッチング損失の増大とがトレードオフの関係にある。このため、電力用半導体スイッチング素子を高周波でオンオフさせてもスイッチング損失を抑制できるように、ゼロ電流スイッチング（ＺＣＳ：Zero  Current  Switching）またはゼロ電圧スイッチング（ＺＶＳ：Zero  Voltage  Switching）といった、いわゆるソフトスイッチングの適用が進められている。
【０００４】
たとえば、特開２００５−２６１０５９号公報（特許文献１）および特開２００７−０４３８５２号公報（特許文献２）には、昇圧機能を備えた電流双方向コンバータの構成に、ソフトスイッチングを実現するための補助回路を設ける回路構成およびその制御方法が記載されている。この補助回路は、ソフトスイッチングを実現するための、直流電圧変換には直接寄与しない補助電流を発生させる回路素子群を有するように構成されている。
【０００５】
さらに、国際公開ＷＯ２００３／０１５２５４号（特許文献３）には、特許文献１，２の構成から、上記補助回路の配置を省略した昇圧コンバータにおいて、インバータの入力目標値、すなわちコンバータの出力電圧目標値が直流電源の電圧よりも低い場合には、コンバータの上アーム素子をオンに固定し、下アーム素子をオフに固定する制御を行うことが記載されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−２６１０５９号公報
【特許文献２】特開２００７−０４３８５２号公報
【特許文献３】国際公開ＷＯ２００３／０１５２５４号（請求項３）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１，２に記載されたＤＣ−ＤＣコンバータの回路構成では、メインスイッチング素子（Ｑ１，Ｑ２）を設定されたデューティ比に従って相補的にオンオフ制御することによって、電圧変換比を制御する。このようなメイントランジスタのオンオフ切換時には、デッドタイムが必要とされる。
【０００８】
さらに、特許文献１，２に記載されたＤＣ−ＤＣコンバータでは、メインメインスイッチング素子（Ｑ１，Ｑ２）をソフトスイッチングするために、補助回路（部分共振回路）の補助トランジスタ（Ｑ３，Ｑ４）がオンオフ制御される。この際に、補助スイッチング素子のオンオフタイミングからの所定期間には、メインスイッチング素子のオンオフを待機させる必要が生じる。
【０００９】
したがって、部分共振回路を備えたＤＣ−ＤＣコンバータでは、通常のデッドタイムに加えて、補助スイッチング素子のオンオフに伴う待機期間の発生によってメインスイッチング素子のデューティ比の可変範囲が狭くなることが懸念される。デューティ比の可変範囲が狭くなると、ＤＣ−ＤＣコンバータの出力電圧の制御範囲についても狭まってしまう。
【００１０】
この発明はこのような問題点を解決するためになされたものであって、この発明の目的は、直流電圧変換のための主たるスイッチング素子のスイッチング損失を低減するために、直流電圧変換に直接寄与しない補助電流を発生する補助的なスイッチング素子を備えた直流電圧コンバータにおいて、メインスイッチング素子のデューティ比の可変範囲を拡大して、出力電圧の制御範囲を確保することである。
【課題を解決するための手段】
【００１１】
本発明による直流電圧コンバータは、低圧電源および電源配線の間で直流電圧変換を行うための直流電圧コンバータであって、メインインダクタと、第１および第２のメインスイッチング素子と、第１および第２のメイン整流素子と、第１および第２のキャパシタと、補助インダクタと、第１および第２の補助スイッチング素子と、第１および第２の補助整流素子と、制御回路とを備える。メインインダクタは、低圧電源および第１のノードの間に接続される。第１のメインスイッチング素子は、電源配線および第１のノードの間に電気的に接続される。第１のメイン整流素子は、第１のスイッチング素子と逆並列に接続される。第２のメインスイッチング素子は、基準電圧配線および第１のノードの間に電気的に接続される。第２のメイン整流素子は、第２のメインスイッチング素子と逆並列に接続される。第１のキャパシタは、第１のメインスイッチング素子と並列に接続される。第２のキャパシタは、第２のメインスイッチング素子と並列に接続される。補助インダクタは、第２のノードと第１のノードとの間に接続される。第１の補助スイッチング素子は、第１のメインスイッチング素子に対応して設けられ、電源配線および第２のノードの間に電気的に接続される。第２の補助スイッチング素子は、第２のメインスイッチング素子に対応して設けられ、基準電圧配線および第２のノードの間に電気的に接続される。第１の補助整流素子は、第１の補助スイッチング素子のオン時の電流と逆方向の電流を阻止するように、第１の補助スイッチング素子と直列に接続される。第２の補助整流素子は、第２の補助スイッチング素子のオン時の電流と逆方向の電流を阻止するように、第２の補助スイッチング素子と直列に接続される。制御回路は、デューティ比（ＤＴＹ♯，ＤＴＹ）に従って第１および第２のメインスイッチング素子の相補的なオンオフを制御するために設けられる。そして、制御回路は、モード選択部を含む。モード選択部は、第１および第２の補助スイッチング素子のオンオフを伴って第１および第２のメインスイッチング素子をデューティ比に従って周期的にオンオフさせる第１の動作モードと、第１および第２の補助スイッチング素子のうちの一方の補助スイッチング素子をオフに固定した上で、第１および第２のメインスイッチング素子をデューティ比に従って周期的にオンオフさせる第２の動作モードとを、直流電圧コンバータの動作状態に応じて選択するように構成される。
【００１２】
上記電圧制御コンバータによれば、第１および第２の補助スイッチング素子のオンオフを伴って低損失で第１および第２のメインスイッチング素子をオンオフ制御できる第１の動作モード（通常動作モード）に加えて、片側アームの補助スイッチング素子をオフに固定した上で第１および第２のメインスイッチング素子をオンオフ制御する第２の動作モードを選択することができる。これにより、メインスイッチング素子のデューティ比の可変範囲（上下限）を広げることができるので、出力電圧の制御範囲を確保することができる。
【００１３】
好ましくは、モード選択部は、第１および第２動作モードならびに第３の動作モードから、動作状態に応じて１つの動作モードを選択するように構成される。そして、制御回路は、第３の動作モードでは、一方の補助スイッチング素子と、当該一方の補助スイッチング素子に対応する一方のメインスイッチング素子とをオフに固定した上で、他方のメインスイッチング素子をデューティ比に従って周期的にオンオフさせる。
【００１４】
このようにすると、片側アームにてメインスイッチング素子および補助スイッチング素子をオフに固定した上で、他方側のアームのメインスイッチング素子および補助スイッチング素子をオンオフ制御する第３の動作モードを選択することができる。これにより、メインスイッチング素子のデューティ比の可変範囲（上下限）をさらに広げることができる。
【００１５】
あるいは好ましくは、制御回路は、少なくとも電源配線の電圧に基づいてデューティ比を制御するように構成されたデューティ制御部をさらに含む。そして、モード選択部は、第１および第２のメインスイッチング素子のデューティ比の両方が第１の判定値より低い場合には第１の動作モードを選択する一方で、第１または第２のメインスイッチング素子のデューティ比が第１の判定値より高い場合には、第２の動作モードを選択する。あるいは、モード選択部は、第１および第２のメインスイッチング素子のデューティ比の両方が第１の判定値より低い場合には第１の動作モードを選択するとともに、第１または第２のメインスイッチング素子のデューティ比が、第１の判定値よりも高く設定された第２の判定値よりも高い場合には第３の動作モードを選択し、かつ、第１または第２のメインスイッチング素子のデューティ比が、第１の判定値および第２の判定値の間であるときには第２の動作モードを選択するように構成される。
【００１６】
このようにすると、出力電圧のフィードバック制御が反映されたデューティ比に従って動作モードを選択することによって、力行および回生を自動的に切換えつつ動作モード間の遷移を円滑に行うことができる。
【００１７】
さらに好ましくは、制御回路は、第２の動作モードの選択時において、第１のメインスイッチング素子のデューティ比が第１の判定値以上である場合には、第２の補助スイッチング素子をオフに固定した上で第２のメインスイッチング素子をデューティ比に従ってオンオフさせるとともに、第１の補助スイッチングのオンオフを伴って第１のメインスイッチング素子をデューティ比に従って周期的にオンオフさせる一方で、第２のメインスイッチング素子のデューティ比が第１の判定値以上である場合には、第１の補助スイッチング素子をオフに固定した上で第１のメインスイッチング素子をデューティ比に従ってオンオフさせるとともに、第２の補助スイッチングのオンオフを伴って第２のメインスイッチング素子をデューティ比に従って周期的にオンオフさせるように構成される。あるいは、制御回路は、第３の動作モードの選択時において、第１のメインスイッチング素子のデューティ比が第２の判定値より高い場合には、第２のメインスイッチング素子および第２の補助スイッチング素子をオフに固定した上で、第１の補助スイッチング素子のオンオフを伴って第１のメインスイッチング素子をデューティ比に従って周期的にオンオフさせる一方で、第２のメインスイッチング素子のデューティ比が第２の判定値より高い場合には、第１のメインスイッチング素子および第１の補助スイッチング素子をオフに固定した上で、第２の補助スイッチング素子のオンオフを伴って第２のメインスイッチング素子をデューティ比に従って周期的にオンオフさせる。
【００１８】
このようにすると、メインスイッチング素子のデューティ比が低い側のアームにおいて、メインスイッチング素子および／または補助スイッチング素子をオフ固定することによって、適切にデューティ比の可変範囲（上下限）を広げることができる。
【発明の効果】
【００１９】
本発明によれば、直流電圧変換直接寄与しない補助電流を発生する補助的なスイッチング素子を備えた直流電圧コンバータにおいて、直流電圧変換のためのメインスイッチング素子のデューティ比の可変範囲を拡大することによって、出力電圧の制御範囲を確保することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施の形態によるＤＣ−ＤＣコンバータ１００の回路構成を示す回路図である。
【図２】補助共振回路が作動する通常動作モードにおける回路動作を説明する動作波形図である。
【図３】片側アームの補助スイッチング素子をオフ固定する動作モードにおける動作波形図である。
【図４】片側アームのメインスイッチング素子および補助スイッチング素子をオフ固定する動作モードにおける動作波形図である。
【図５】デューティ比に応じた動作モードの選択を説明するための概念図である。
【図６】デューティ比と動作モードとの対応関係を説明する図表である。
【発明を実施するための形態】
【００２１】
以下に、本発明の実施の形態について図面を参照して詳細に説明する。なお以下図中の同一または相当部分には同一符号を付してその説明は原則的に繰返さないものとする。
【００２２】
図１は、本発明の実施の形態によるＤＣ−ＤＣコンバータ１００の回路構成を示す回路図である。
【００２３】
図１を参照して、実施の形態１によるＤＣ−ＤＣコンバータ１００は、メインコンバータ回路１１０と、補助共振回路１２０とを含む。
【００２４】
メインコンバータ回路１１０は、「低圧電源」であるバッテリＢＡＴの出力電圧に相当する電圧Ｖｉを昇圧した電圧Ｖｏを、負荷２００と接続された電源配線ＰＬおよび基準電圧配線ＧＬ間に出力するとともに、電源配線ＰＬおよび基準電圧配線ＧＬの間の電圧Ｖｏを電圧Ｖｉへ降圧して低圧電源を充電することも可能である、いわゆる非絶縁型の電流双方向（昇降圧）コンバータの構成を有する。
【００２５】
負荷２００としては、たとえばインバータ回路を介して駆動される交流電動機が適用される。そして、エンジン出力および／または電動機出力によって走行するハイブリッド自動車や電動機出力のみによって走行する電気自動車等への適用が、本発明の実施の形態によるＤＣ−ＤＣコンバータの代表的な適用例として挙げられる。この場合には、たとえば、低圧電源（バッテリＢＡＴ）の出力電圧（電圧Ｖｉ）が２００Ｖ程度とされる一方で、負荷２００へ供給すべき電圧Ｖｏが５００Ｖ程度とされる。
【００２６】
メインコンバータ回路１１０は、キャパシタＣ０と、「メインインダクタ」としてのインダクタＬ１と、「メインスイッチング素子」としての電力用半導体スイッチング素子Ｑ１，Ｑ２と、「メイン整流素子」としてのダイオードＤ１，Ｄ２とを含む。
【００２７】
キャパシタＣ０は、バッテリＢＡＴの正極端子および負極端子の間に接続されて、電圧Ｖｉを平滑化する。インダクタＬ１はバッテリＢＡＴの正極端子とノードＮ１（第１のノード）との間に接続される。
【００２８】
電力用スイッチング素子（以下、単に「スイッチング素子」とも称する）Ｑ１，Ｑ２としては、本実施の形態ではＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）を例示するが、制御電極（ゲートあるいはベース）の駆動制御により、ターンオンおよびターンオフを制御可能なスイッチング素子であれば、電圧駆動型のスイッチング素子（ＭＯＳ−ＦＥＴ、ＩＧＢＴ等）や電流駆動型のスイッチング素子（バイポーラトランジスタ等）、各種のスイッチング素子を適用可能である。
【００２９】
メインスイッチング素子Ｑ１は、電源配線ＰＬおよびノードＮ１の間に接続される。そして、ＩＧＢＴであるメインスイッチング素子Ｑ１のコレクタが電源配線ＰＬと接続される一方で、エミッタがノードＮ１と接続される。また、メインスイッチング素子Ｑ２は、基準電圧配線ＧＬおよびノードＮ１の間に接続される。そして、メインスイッチング素子Ｑ２のコレクタがノードＮ１と接続される一方で、エミッタが基準電圧配線ＧＬと接続される。さらに、メインスイッチング素子Ｑ１，Ｑ２のオンオフは、制御回路１５０による制御電極（ゲート）の電圧駆動によって制御される。ダイオードＤ１，Ｄ２は、スイッチング素子Ｑ１，Ｑ２に対して逆並列接続される。
【００３０】
補助共振回路１２０は、メインスイッチング素子Ｑ１，Ｑ２にそれぞれ並列接続されるキャパシタＣ１，Ｃ２と、ノードＮ１およびＮ２の間に直列接続されるインダクタＬ２，Ｌ３と、電源配線ＰＬおよびノードＮ２の間に直列接続されるスイッチング素子Ｑ３およびダイオードＤ３と、ノードＮ２および基準電圧配線ＧＬの間に直列接続されるダイオードＤ４およびスイッチング素子Ｑ４とを含む。
【００３１】
スイッチング素子Ｑ３，Ｑ４は、「補助スイッチング素子」として設けられ、そのオンオフは、制御回路１５０による制御電極（ゲート）の電圧駆動によって制御される。「補助整流素子」としてのダイオードＤ３およびＤ４は、補助スイッチング素子Ｑ３およびＱ４のオン時にそれぞれ生じる補助電流Ｉｒｐ♯およびＩｒｐと逆方向の電流を阻止する極性で接続される。
【００３２】
インダクタＬ２は、インダクタＬ１のノードＮ１側の端子と、インダクタＬ２のノードＮ１側の端子とに逆極性で起電力が誘起されるように、インダクタＬ１と電磁的に結合されている。なお、電磁的結合とは、たとえばインダクタＬ１およびインダクタＬ２でトランスを構成することによって実現される。
【００３３】
図１から理解されるように、ＤＣ−ＤＣコンバータ１００を構成するメインコンバータ回路１１０および補助共振回路１２０の構成および動作は、上述の特許文献１，２と同様である。
【００３４】
したがって、メインコンバータ回路１１０では、基本的には、メインスイッチング素子Ｑ１，Ｑ２は、排他的に交互に（すなわち、相補的に）オンオフするように、制御回路１５０によって制御される。
【００３５】
そして、メインコンバータ回路１１０は、バッテリＢＡＴからの電圧Ｖｉを電源配線ＰＬへの電圧Ｖｏに昇圧する昇圧動作時には、メインスイッチング素子Ｑ２の導通によりメインインダクタＬ１に蓄積された電磁エネルギを、メインスイッチング素子Ｑ１および逆並列ダイオードＤ１を介して電源配線ＰＬに供給するように動作する。また、メインコンバータ回路１１０は、電源配線ＰＬの電圧ＶｏをバッテリＢＡＴへの電圧Ｖｉに降圧する降圧動作時には、メインスイッチング素子Ｑ１の導通によりメインインダクタＬ１に蓄積された電磁エネルギを、メインスイッチング素子Ｑ２および逆並列ダイオードＤ２を介して低圧電源ＢＡＴに供給するように動作する。
【００３６】
制御回路１５０は、デューティ制御部１５２と、タイミング制御部１５４と、ドライバ１５６と、動作モード選択部１５８とを含む。制御回路１５０は、ＤＣ−ＤＣコンバータ１００の制御要素を包括的に示すものであり、各制御機能部分に対応する、デューティ制御部１５２、タイミング制御部１５４、および、動作モード選択部１５８については、所定プログラムの実行によるソフトウェア処理、および、専用の電子回路構築によるハードウェア処理のいずれによって実現することも可能である。また、ドライバ１５６は、通常電子回路（ハードウェア）により構築される。
【００３７】
デューティ制御部１５２は、電圧Ｖｏまたは電圧Ｖｉの電圧指令値Ｖｏｒと、電圧Ｖｉおよび電圧Ｖｏの検出値とに基づいて、スイッチング素子Ｑ１，Ｑ２のデューティ比を制御する。デューティ制御部１５２は、少なくとも電圧Ｖｏのフィードバック制御機能を有するものとする。たとえば、電圧指令値Ｖｏｒに従う電圧変換比（Ｖｏ／Ｖｉ）に対応するデューティ比設定と、上記電圧フィードバック制御との組合せによって、デューティ比を決めることができる。デューティ比は、一般的には、所定のスイッチング周期に対するスイッチング素子Ｑ１，Ｑ２のオン期間の比で示される。指令された、スイッチング素子Ｑ１のデューティ比ＤＴＹとスイッチング素子Ｑ２のデューティ比ＤＴＹ♯の和は、１００（％）である。
【００３８】
動作モード選択部１５８は、以下に詳細に説明するように、ＤＣ−ＤＣコンバータ１００の動作モードを、デューティ比ＤＴＹ，ＤＴＹ♯に応じて選択する。動作モードを示す信号ＭＤが、動作モード選択部１５８からタイミング制御部１５４へ与えられる。
【００３９】
タイミング制御部１５４は、動作モード選択部１５８によって選択された動作モード、および、デューティ制御部１５２からの指令デューティに従って、スイッチング素子Ｑ１〜Ｑ４のオンオフをそれぞれ制御するためのパルス信号である制御信号Ｓ１〜Ｓ４を生成する。たとえば、デューティ制御部１５２からの指令デューティに応じた直流電圧と、メインスイッチング素子Ｑ１，Ｑ２のスイッチング周波数に相当する所定周波数の搬送波（三角波またはのこぎり波）との電圧比較に従って、メインスイッチンング素子Ｑ１，Ｑ２のオンオフを決定するパルス信号である制御信号Ｓ１〜Ｓ４を発生することができる。
【００４０】
たとえば、制御信号Ｓ１〜Ｓ４は、スイッチング素子Ｑ１〜Ｑ４のそれぞれのオン期間において論理ハイレベル（以下、Ｈレベルとも称する）に設定される一方で、それぞれのオフ期間では論理ローレベル（以下、Ｌレベルとも称する）に設定される。
【００４１】
ドライバ１５６は、タイミング制御部１５４からの制御信号Ｓ１〜Ｓ４に従って、スイッチング素子Ｑ１〜Ｑ４のゲート電圧Ｖｇ１〜Ｖｇ４を駆動する。
【００４２】
次に、ＤＣ−ＤＣコンバータの動作、特に補助共振回路１２０が作動する通常動作モードにおける動作を説明する。ここでは、ＤＣ−ＤＣコンバータ１００の昇圧動作を一例として説明する。
【００４３】
図２を参照して、メインスイッチング素子のＱ１，Ｑ２は、設定されたデューティ比に従って、相補的にオンオフされる。
【００４４】
図２の例では、時刻ｔ０にメインスイッチング素子Ｑ１がターンオフすると、デッドタイムＴｄの経過後の時刻ｔ１に、メインスイッチング素子Ｑ２がターンオンする。さらに、メインスイッチング素子Ｑ２がターンオフする時刻ｔ２と、メインスイッチング素子Ｑ１がターンオンする時刻ｔ３との間、ならびに、メインスイッチング素子Ｑ１がターンオフする時刻ｔ４と、メインスイッチング素子Ｑ２がターンオンする時刻ｔ５との間にも、同様にデッドタイムＴｄが設けられる。
【００４５】
デッドタイムＴｄを設けることにより、メインスイッチング素子Ｑ１およびＱ２の両方がオン状態となって、電源配線ＰＬおよび基準電圧配線ＧＬの間で短絡が発生しないように保護される。デッドタイムＴｄを挟んだ、メインスイッチング素子Ｑ１，Ｑ２のオンオフによって、メインインダクタＬ１の電流ＩＬが変化する。
【００４６】
ＤＣ−ＤＣコンバータ１００では、補助スイッチング素子Ｑ３，Ｑ４のオンオフによって補助電流Ｉｒｐ，Ｉｒｐ♯を発生させることによって、メインスイッチング素子Ｑ１，Ｑ２のターンオン時におけるスイッチング損失を低減する。具体的には、時刻ｔ１，ｔ５でのメインスイッチング素子Ｑ２のターンオンに先立って、時刻ｔｂ，ｔｆに補助スイッチング素子Ｑ４がターンオンされる。同様に、時刻ｔ３でのメインスイッチング素子Ｑ１のターンオンに先立って、時刻ｔｄに補助スイッチング素子Ｑ３がターンオンされる。
【００４７】
補助スイッチング素子Ｑ３，Ｑ４のターンオンに伴って、補助電流（部分共振電流）Ｉｒｐ，Ｉｒｐ♯が発生する。この補助電流は、インダクタＬ２，Ｌ３およびキャパシタＣ２またはＣ３の間の共振現象により、ピーク値を迎えた後０に向かって減少する。そして、ダイオードＤ３，Ｄ４により逆方向の電流がブロックされていることから、補助電流は反対方向に流れることなく消滅する。
【００４８】
ここで、補助スイッチング素子Ｑ３，Ｑ４を、発生させた補助電流Ｉｒｐ，Ｉｒｐ♯が消滅するまでにターンオフさせると、インダクタＬ３に蓄えられたエネルギによって、当該補助トランジスタの端子間（コレクタ・エミッタ間）電圧が急激に上昇して大きなサージ電圧が発生するおそれがある。この電圧上昇によって端子間電圧が耐圧を超えると、補助スイッチング素子が破損してしまう虞がある。
【００４９】
したがって、補助スイッチング素子Ｑ３，Ｑ４は、自身のターンオンによって発生した補助電流Ｉｒｐ，Ｉｒｐ♯が消滅するまでターンオフすることができない。さらに、メインスイッチング素子Ｑ１は、対応の補助スイッチング素子Ｑ３のターンオフが完了するまでは、ターンオフすることができない。
【００５０】
このため、補助スイッチング素子Ｑ４のターンオン後に、ターンオンしたメインスイッチング素子Ｑ２は、少なくとも、補助電流Ｉｒｐが消滅するまでの待機期間Ｔｒが経過するまでターンオフすることができない。同様に、補助スイッチング素子Ｑ３のターンオン後に、ターンオンしたメインスイッチング素子Ｑ１は、少なくとも、補助電流Ｉｒｐ♯が消滅するまでの待機期間Ｔｒが経過するまでターンオフすることができない。
【００５１】
さらに、待機期間Ｔｒの経過に伴って補助スイッチング素子Ｑ３，Ｑ４のターンオフ指示が発生されても、補助スイッチング素子Ｑ３，Ｑ４が完全にターンオフするまでの待機期間Ｔｆの間は、メインスイッチング素子Ｑ１，Ｑ２をターンオフすることができない。  
【００５２】
ここで図２の状態から、メインスイッチング素子Ｑ２のデューティ比（ＤＴＹ♯）をさらに高くする、すなわち、メインスイッチング素子Ｑ１のデューティ比（ＤＴＹ）をさらに低くするケースを考える。各メインスイッチング素子Ｑ１，Ｑ２について、デューティ比を高くする場合には、反対側アームのメインスイッチング素子をオンオフすることに伴って、１周期に（２×Ｔｄ＋Ｔｆ＋Ｔｒ）のオン不能時間が発生する。反対に、各メインスイッチング素子Ｑ１，Ｑ２について、デューティ比を低くする場合には、反対側アームの補助スイッチング素子をオンオフすることに伴って、（Ｔｄ＋Ｔｒ）のオフ不能期間が発生する。
【００５３】
たとえば、タイミング制御部１５４によって、デューティ比ＤＴＹ（ＤＴＹ♯）に従った理想的なオンオフタイミングに対して、上記デッドタイムＴｄおよび待機期間Ｔｆ，Ｔｒを付加するように、制御信号Ｓ１〜Ｓ４が生成される。
【００５４】
このように、ＤＣ−ＤＣコンバータ１００では、補助スイッチング素子Ｑ３，Ｑ４を動作させることによって、メインスイッチング素子Ｑ１，Ｑ２のスイッチング損失を低減できる一方で、上述のオン不能期間およびオフ不能期間の発生により、指令されたデューティ比ＤＴＹ（ＤＴＹ♯）に対して、実際に実現可能なデューティ比の範囲が狭くなることが懸念される。
【００５５】
具体的には、メインスイッチング素子Ｑ１のデューティ比ＤＴＹが１００（％）に近くなる場合（反対に、メインスイッチング素子Ｑ２のデューティ比ＤＴＹ♯は０（％）に近くなる）および、デューティ比ＤＴＹが０（％）に近くなる場合（反対に、デューティ比ＤＴＹ♯は１００（％）に近くなる）に、出力電圧Ｖｏを目標値と一致させることができなくなり、出力電圧Ｖｏの制御範囲が狭くなることが懸念される。
【００５６】
したがって、本実施の形態によるＤＣ−ＤＣコンバータ１００では、メインスイッチング素子Ｑ１，Ｑ２のデューティ比を高くする、あるいは低くする場合には、反対側アームのスイッチングを制限するような動作モードを設定することによって、実現可能なデューティ比の範囲を確保する。
【００５７】
図３には、補助スイッチング素子Ｑ３をオフ固定した動作モードにおけるスイッチング素子Ｑ１〜Ｑ４のオンオフタイミングが示される。以下では、このような動作モードについて、「補助スイッチング停止モード」とも称する。補助スイッチング停止モードは、「第２の動作モード」に対応する。
【００５８】
図３では、補助スイッチング素子Ｑ３をオフに固定することによって、反対側アームのメインスイッチング素子Ｑ１のオン期間を短くする、すなわち、デューティ比を低くできる例が示される。
【００５９】
図３を参照して、図１と同様に、スイッチング素子Ｑ１は、時刻ｔ０および時刻ｔ４にターンオフされ、時刻ｔ３においてターンオンされる。また、スイッチング素子Ｑ２は、時刻ｔ１およびｔ５にターンオンされ、時刻ｔ２にターンオンされている。
【００６０】
スイッチング素子Ｑ１のターンオフからスイッチング素子Ｑ２のターンオンまでの期間（時刻ｔ０〜ｔ１および時刻ｔ４〜ｔ５）、ならびに、スイッチング素子２のターンオフからメインスイッチング素子Ｑ１のターンオンまでの期間（時刻ｔ２〜ｔ３）には、通常のデッドタイムＴｄが設けられている。
【００６１】
一方で、補助スイッチング素子Ｑ３をオフに固定することによって、メインスイッチング素子Ｑ１，Ｑ２のオンオフに対して制約を加える補助スイッチング素子はＱ４だけとなる。そして、補助スイッチング素子Ｑ４による待機期間Ｔｒは、メインスイッチング素子Ｑ２のターンオンからの経過時間であるため、図３の様な、メインスイッチング素子Ｑ１のデューティ比を低くしたい（メインスイッチング素子Ｑ２のデューティ比を高くしたい）場合には、補助スイッチング素子Ｑ４によって、デューティ比の可変範囲が狭くなることはない。
【００６２】
このように、メインスイッチング素子Ｑ１またはＱ２のデューティ比を低くしたいときには、補助スイッチング停止モードの選択により、反対側アームの補助スイッチング素子Ｑ４またはＱ３の動作を停止させることで、実現可能なデューティ比の範囲を広げることができる。
【００６３】
図４には、図３のケースよりもスイッチング素子Ｑ２のデューティ比をさらに高める場合の動作モードが示される。図４の動作モードを、「メインスイッチング停止モード」とも称する。メインスイッチング停止モードは、「第３の動作モード」に対応する。
【００６４】
メインスイッチング停止モードでは、デューティ比を高めたいメインスイッチング素子とは反対側アームのメインスイッチング素子（図４ではメインスイッチング素子Ｑ１）をオフに固定する。これにより、反対側アームでは、補助スイッチング素子およびメインスイッチング素子の両方がオフに固定される。一方、デューティ比を高めたいメインスイッチング素子については、対応する補助スイッチング素子（図４では、補助スイッチング素子Ｑ４）についても基本的には、オンオフさせる。
【００６５】
なお、メインスイッチング停止モードでは、デューティ比１００（％）についても対応可能となる。デューティ比１００（％）とするときには、メインスイッチング素子でのスイッチング損失は発生しないので、補助スイッチング素子Ｑ３，Ｑ４はいずれもオフに固定することができる。
【００６６】
このように、ＤＣ−ＤＣコンバータ１００では、図２に示した、メインスイッチング素子Ｑ１，Ｑ２および補助スイッチング素子Ｑ３，Ｑ４の各々を動作させる通常動作モード（第１の動作モード）に加えて、図３に示した補助スイッチング停止モード（第２の動作モード）に対応および、図４に示したメインスイッチング停止モード（第３の動作モード）を適用することにより、デューティ比の実際の可変範囲を広げることができる。
【００６７】
但し、図４に示したメインスイッチング停止モードを適用すると、上側アームのメインスイッチング素子Ｑ１がオフ固定される場合には、負荷２００からバッテリＢＡＴへの回生ができなくなる。電圧Ｖｏの制御に伴って、自動に力行および回生を変更することができなくなる。
【００６８】
しかしながら、上側アームのメインスイッチング素子Ｑ１がオフ固定されて回生が制限される場合には、電圧Ｖｏが上昇する方向に電源配線ＰＬの電圧が変化する。したがって、電圧フィードバック制御は、電圧変換比（Ｖｏ／Ｖｉ）を低下させる側、すなわち、メインスイッチング素子Ｑ１のデューティ比を上昇させる側に作用することが期待される。これにより、メインスイッチング素子Ｑ２のデューティ比が低下するので、これに伴って、動作モードを、メインスイッチング停止モードから補助スイッチング停止モード、さらには、通常動作モードへ変化させることとすれば、電圧フィードバック制御の機能によって自動的に再び回生が可能となる。
【００６９】
このように、本実施の形態によるＤＣ−ＤＣコンバータ１００では、電圧フィードバックによって制御されるデューティ比に応じて動作モードを遷移させることにより、回生および力行を自動的に切換えることができる。
【００７０】
図５は、デューティ比に応じた動作モードの選択を説明するための概念図であり、図６は、デューティ比と動作モードとの対応関係を説明する図表である。
【００７１】
図５の横軸には、上アームのメインスイッチング素子Ｑ１のデューティ比ＤＴＹ（％）が示される。下アームのメインスイッチング素子Ｑ２のデューティ比ＤＴＹ♯（％）が示される。上述のように、ＤＴＹ＝１００−ＤＴＹ♯が成立する。
【００７２】
図５を参照して、片側のメインスイッチング素子を高デューティで制御したいケースを層別するための判定値ＤＴ１（％），ＤＴ２（％），ＤＴ１♯（％），ＤＴ２♯（％）が設定される。ＤＴ２＞ＤＴ１であり、かつ、ＤＴ１♯＝１００−ＤＴ１、ＤＴ２♯＝１００−Ｄ２である。
【００７３】
デューティ制御部１５２により設定されたデューティ比ＤＴＹ♯（ＤＴＹ）と上記判定値との比較に基づき、現在のデューティ比が、領域２０１〜２０５のいずれであるかが判定される。メインスイッチング素子Ｑ２のデューティ比が高い領域は、ＤＴＹ♯＞Ｄ２（反対に、ＤＴＹ＜Ｄ２♯）である領域２０１と、Ｄ１≦ＤＴＹ♯≦Ｄ２（反対に、Ｄ２♯≦ＤＴＹ≦Ｄ１♯）である領域２０２とに分けられる。また、中間的なデューティ比の領域２０３は、Ｄ１♯＜ＤＴＹ♯＜Ｄ１（Ｄ１♯＜ＤＴＹ＜Ｄ１）で定義される。同様に、メインスイッチング素子Ｑ２のデューティ比が低い領域は、ＤＴＹ♯＜Ｄ２♯（反対に、ＤＴＹ＞Ｄ２）である領域２０５と、Ｄ２♯≦ＤＴＹ♯≦Ｄ１♯（反対に、Ｄ１≦ＤＴＹ≦Ｄ２）である領域２０４とに分けられる。
【００７４】
すなわち、判定値ＤＴ１が「第１の判定値」に対応し、判定値ＤＴ２が「第２の判定値」に対応する。
【００７５】
図６を参照して、中間的なデューティ比である領域２０３では、メインスイッチング素子Ｑ１，Ｑ２のいずれについても、デッドタイムＴｄ（図２）や待機期間Ｔｆ，Ｔｒ（図２）が問題となるまで、オン期間が短くなることがない。したがって、領域２０３では、通常動作モードが選択される（たとえば、ＭＤ＝１に設定）。すなわち、メインスイッチング素子Ｑ１，Ｑ２は、補助スイッチング素子Ｑ３，Ｑ４のオンオフを伴って、デューティ比ＤＴＹ，ＤＴＹ♯に従ってオンオフされる。
【００７６】
これに対して、メインスイッチング素子Ｑ２のデューティ比が高い領域２０１，２０２では、反対側アームのメインスイッチング素子Ｑ１および／または補助スイッチング素子Ｑ３の動作を制限するように動作モードが選択される。
【００７７】
具体的には、領域２０２では、図３に示した補助スイッチング片側停止モードが選択される（たとえば、ＭＤ＝２に設定）。これにより、補助スイッチング素子Ｑ３をオフ固定した上で、メインスイッチング素子Ｑ１，Ｑ２が、デューティ比ＤＴＹ，ＤＴＹ♯に従ってオンオフされる。メインスイッチング素子Ｑ２は、補助スイッチング素子Ｑ４のオンオフを伴うことによりソフトスイッチングされる。
【００７８】
また、領域２０１では、図４に示したメインスイッチング片側停止モードが選択される（たとえば、ＭＤ＝３に設定）。これにより、補助スイッチング素子Ｑ３に加えてメインスイッチング素子Ｑ１もオフに固定した上で、メインスイッチング素子Ｑ２が、デューティ比ＤＴＹ♯に従ってオンオフされる。補助スイッチング素子Ｑ４は、基本的にはメインスイッチング素子Ｑ２のスイッチング損失低減のためにオンオフされるが、デューティ比ＤＴＹ♯が１００（％）になるとオフ固定してもよい。ただし、ＤＣ−ＤＣコンバータ１００の動作として、ＤＴＹ♯＝１００（％）とされることは通常ない。
【００７９】
一方で、メインスイッチング素子Ｑ１のデューティ比が高い領域２０４，２０５では、反対側アームのメインスイッチング素子Ｑ２および／または補助スイッチング素子Ｑ４の動作を制限するように動作モードが選択される。
【００８０】
具体的には、領域２０４では、補助スイッチング片側停止モードが選択される（たとえば、ＭＤ＝２に設定）。これにより、補助スイッチング素子Ｑ４をオフ固定した上で、メインスイッチング素子Ｑ１，Ｑ２が、デューティ比ＤＴＹ，ＤＴＹ♯に従ってオンオフされる。メインスイッチング素子Ｑ１は、補助スイッチング素子Ｑ３のオンオフを伴うことによりソフトスイッチングされる。
【００８１】
また、領域２０５では、メインスイッチング片側停止モードが選択される（たとえば、ＭＤ＝３に設定）。これにより、補助スイッチング素子Ｑ４に加えてメインスイッチング素子Ｑ２もオフに固定した上で、メインスイッチング素子Ｑ１のみが、デューティ比ＤＴＹに従ってオンオフされる。補助スイッチング素子Ｑ３は、基本的にはメインスイッチング素子Ｑ１のスイッチング損失低減のためにオンオフされる。ただし、デューティ比ＤＴＹが１００（％）になると（昇降圧なし、かつ導通モード）、補助スイッチング素子Ｑ３はオフ固定される。
【００８２】
以上説明したように、本発明の実施の形態によるＤＣ−ＤＣコンバータ１００では、通常動作モードに加えて、補助スイッチング片側停止モードおよびメインスイッチング片側停止モードを選択可能とすることによって、デューティ比の可変範囲（上下限）を広げることができる。また、電圧Ｖｏのフィードバック制御が反映されたデューティ比ＤＴＹ，ＤＴＹ♯に従って動作モードを選択することによって、ＤＣ−ＤＣコンバータ１００および負荷２００の間での力行・回生を自動的に切換えつつ、動作モード間の遷移を円滑に行うことができる。
【００８３】
なお、本実施の形態では、ＤＣ−ＤＣコンバータ１００の負荷２００について、ハイブリッド自動車または電気自動車等に搭載される交流電動機およびインバータ回路を例示したが、本発明の適用はこれに限定されるものではない。すなわち、負荷２００を特に限定することなく本発明の適用が可能である点について、確認的に記載する。
【００８４】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００８５】
この発明は、主たる電力用半導体スイッチング素子のスイッチング損失を低減するために、直流電圧変換に直接的には寄与しない補助電流を発生する補助的な電力用半導体スイッチング素子を備えた直流電圧コンバータのスイッチング制御に適用することができる。
【符号の説明】
【００８６】
１００  ＤＣ−ＤＣコンバータ、１１０  メインコンバータ回路、１２０  補助共振回路、１５０  制御回路、１５２  デューティ制御部、１５４  タイミング御部、１５６  ドライバ、１５８  動作モード選択部、２００  負荷、２０１〜２０５  領域（デューティ比）、ＢＡＴ  低圧電源、Ｃ０，Ｃ１，Ｃ２  キャパシタ、Ｄ１，Ｄ２  逆並列ダイオード、ＤＴ１，ＤＴ１♯，ＤＴ２，ＤＴ２♯  判定値、Ｄ３，Ｄ４  ダイオード、ＤＴＹ，ＤＴＹ♯  デューティ比、ＧＬ  基準電圧配線、Ｉｒｐ，Ｉｒｐ♯  補助電流、Ｌ１  メインインダクタ、Ｌ２，Ｌ３  インダクタ（補助インダクタ）、ＭＤ  信号（動作モード）、Ｎ１，Ｎ２  ノード、ＰＬ  電源配線、Ｑ１，Ｑ２  電力用半導体スイッチング素子（メインスイッチング素子）、Ｑ３，Ｑ４  電力用半導体スイッチング素子（補助スイッチング素子）、Ｓ１〜Ｓ４  制御信号、Ｔｄ  デッドタイム、Ｔｆ，Ｔｒ  待機期間、Ｖｇ１〜Ｖｇ４  ゲート電圧、Ｖｉ，Ｖｏ  電圧、Ｖｏｒ  電圧指令値。
【図１】
2010283931.tif 000003
【図２】
2010283931.tif 000004
【図３】
2010283931.tif 000005
【図４】
2010283931.tif 000006
【図５】
2010283931.tif 000007
【図６】
2010283931.tif 000008