(57)【要約】【課題】  小型化しながらＩｎバンプによる画素ごとの接続に伴う問題を解決し、かつフォトダイオードと読み出し回路の接続部周辺に高い応力を生じない、光検出装置を提供する。【解決手段】  受光素子アレイ型センサーチップ５０には画素ごとに画素電極１１が設けられ、また、読み出し回路７０には、金属突起の読み出し電極７１が設けられ、受光素子アレイ型センサーチップの画素電極と読み出し回路の読み出し電極とを画素ごとに導電接続する異方性導電フィルム６０を備え、異方性導電フィルム６０が、受光素子アレイ型センサーチップと信号読み出し回路との間を充填して、受光素子アレイ型センサーチップと読み出し回路とを接着していることを特徴とする。【選択図】        図１
2010205858.tif 000002
【特許請求の範囲】
【請求項１】
光を電気信号に変換するための、化合物半導体の積層体に複数の画素が形成された受光素子アレイ型センサーチップと、該受光素子アレイ型センサーチップからの電気信号を画素ごとに読み出す、別体の信号読み出し回路と、を備えた光検出装置であって、
前記受光素子アレイ型センサーチップには前記画素ごとに画素電極が設けられ、また、前記信号読み出し回路には、前記受光素子アレイ型センサーチップに面して前記画素ごとに、金属突起の読み出し電極が設けられ、
前記受光素子アレイ型センサーチップの画素電極と信号読み出し回路の読み出し電極とを画素ごとに導電接続する異方性導電フィルムを備え、
前記異方性導電フィルムが、前記受光素子アレイ型センサーチップと前記信号読み出し回路との間を充填して、前記受光素子アレイ型センサーチップと読み出し回路とを接着していることを特徴とする、光検出装置。
【請求項２】
前記化合物半導体の積層体は、化合物半導体の基板、該基板の上に直接またはバッファ層を介在させて位置する受光層、および、該受光層の上に位置するキャップ層により形成され、該キャップ層上には画素ごとに開口をもつ選択拡散マスクパターン兼絶縁分離膜が位置し、前記画素は、画素ごとに分離されて前記受光層に届くように前記キャップ層を介在させて、前記選択拡散マスクパターンの開口部から選択拡散された第１極性の不純物の領域により形成され、前記キャップ層上に該第１極性の不純物領域ごとに前記画素電極が位置し、前記画素に共通に、前記化合物半導体の基板または前記バッファ層に接続された逆極性の接地電極が設けられ、前記画素電極と、前記接地電極とが、前記積層体の同じ側に位置しており、前記画素電極および接地電極の高さが揃っていることを特徴とする、請求項１に記載の光検出装置。
【請求項３】
前記受光素子アレイ型センサーチップはＩｎＰ基板上に形成され、受光層として、ＩｎＧａＡｓ、ＩｎＧａＡｓＮ、ＩｎＧａＡｓ／ＧａＡｓＳｂ多重量子井戸構造、およびＩｎＧａＡｓＮ／ＧａＡｓＳｂ多重量子井戸構造、のいずれかを有し、室温における吸収端波長１．６μｍ以上であることを特徴とする、請求項１または２に記載の光検出装置。
【請求項４】
光を電気信号に変換するための、化合物半導体の積層体に複数の画素が形成された受光素子アレイ型センサーチップと、該受光素子アレイ型センサーチップからの電気信号を画素ごとに読み出す、別体の信号読み出し回路と、を備えた光検出装置の製造方法であって、
前記受光素子アレイ型センサーチップの受光層を、室温における吸収端波長１．６μｍ以上のＩｎＰ系化合物半導体により形成する工程と、
前記画素ごとに画素電極が設けられた前記受光素子アレイ型センサーチップと、前記受光素子アレイ型センサーチップの画素電極に対応する位置に設けられた金属突起の読み出し電極を有する前記読み出し回路との間に、前記画素電極と読み出し電極とを画素ごとに導電接続するための異方性導電フィルムを挟んで、加圧しながら加熱して、前記受光素子アレイ型センサーチップと前記読み出し回路との間を前記異方性導電フィルムにより充填して接着して硬化させる工程とを備えることを特徴とする、光検出装置の製造方法。
【請求項５】
前記異方性導電フィルムの樹脂の主成分をエポキシ樹脂として、前記加圧しながら加熱して、接着して硬化させる工程におけるエポキシ樹脂の硬化度を、当該光検出装置を用いた近赤外吸収スペクトルによって判定することを特徴とする、請求項４に記載の光検出装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のフォトダイオードが化合物半導体の積層体に形成された受光素子アレイ型センサと、その受光素子アレイ型センサからの電気信号を読み出すための読み出し回路と、を備えた光検出装置およびその製造方法に関するものである。
【背景技術】
【０００２】
フォトダイオードが配列された検出装置では、信号読み出し用シリコンＩＣ（ＲＯＩＣ:Read  Out  IC）の読み出し電極と、配列された当該フォトダイオードの電極とが向き合って、画素を形成するフォトダイオード毎に導通がとられる。フォトダイオードは、可視域より長波長側の近赤外域または赤外域では、化合物半導体により形成される。このため、近赤外域または赤外域の光検出装置は、化合物半導体と、読み出し回路を形成するシリコンＩＣとを組み合わせることからハイブリッド構成の装置と呼ばれることがある。上記の化合物半導体の結晶は、機械的力には弱く、とくに赤外線検出装置の場合は、低温冷却が必要なフォトダイオードを用いることが多いため、上記画素ごとの導通部を含めた周辺部に、熱応力が繰り返し発生する。この繰り返し熱応力によって、化合物半導体の接続周辺部は破壊しやすく、これを克服すべく耐久性を持たせるための材料や構造の提案がなされている（特許文献１、２）。
また、赤外線検出装置も含めて、上記のハイブリッド構成を形成するとき、バンプには、融点が低く柔らかいインジウム（Ｉｎ）が用いられることが多い。インジウムのバンプはこの特性に起因して、フォトダイオードの電極またはＲＯＩＣの読み出し電極に設けられる際、形状が乱れて不揃いになりやすい。たとえば円柱状に揃わず、頂部の縁に沿ってバリが突き出したり、片側に崩壊して錐台状にそげたりした形状、になる場合が多い。１つの検出装置には数万個〜数十万個のバンプが設けられるが、その中に形状逸脱が大きいバンプが必ず生成する。形状逸脱が大きいバンプは、圧着、融着などの際、１対１の導通を実現せず、画素領域をはみ出して隣のバンプに接触し、または１対１の導通すら実現しないものも生じる。このような不良画素は、撮像の場合は見苦しく、また物質検出や検査の場合は分解能悪化の原因となり、商品価値を低下させる。
【０００３】
上記の問題を解決するため、多くの提案がなされてきた。上記ハイブリッド構成におけるＩｎバンプの形状を均一に制御するために、（１）合金化して低融点化したＩｎの蒸着膜を用いて、リフトオフの際に加熱溶融させて、Ｉｎバンプの形状を揃えやすくする方法が提案されている（特許文献３）。また、（２）ハイブリッド構成のバンプ同士の接合の際、横ずれを防止するために、化合物半導体基板とシリコン基板とに、凹凸部による嵌め合わせ構造を設ける提案がなされた（特許文献４）。また、（３）バンプ同士の接合の際に、バンプの接合不良防止を目的に、縦方向（厚み方向）の間隔を適切にするための間隔調整部材を装入する方法が提案された（特許文献５）。さらに、（４）絶縁樹脂の格子状部材を用い、格子中の孔に上記のバンプを入れ、非孔部によりバンプを取り囲んで、隣のバンプから隔離する方法が提案された（特許文献６）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平５−１４５０８９号公報
【特許文献２】特開平７−２１８３３５号公報
【特許文献３】特開平５−１３６１４７号公報
【特許文献４】特開平７−３８０７６号公報
【特許文献５】特開２００２−２９９６５０号公報
【特許文献６】特開平７−１５３９０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記の改良方法（１）〜（４）は、つぎの点に問題がある。
（１）（ｉ）用途が限定される。融点１５７℃のＩｎをさらに低融点化するという方法であるため、ＩＣでの発熱、夏季の大気温度などにより、当該低融点化されたバンプがもたない。このため、用途は、ＭＣＴ（ＨｇＣｄＴｅ）のように冷却して用いる赤外線センサなどに限定される。またハイブリッド構成した後、パッケージに搭載する際のダイボンド材、さらにはパッケージにリッドを接合して封止する際の接合材は、画素間のショートなどの原因ともなるバンプの再溶融を防ぐ観点から、さらに低融点の材料を選ぶ必要があり、極めて選択肢が少なくなる。（ｉｉ）Ｉｎ蒸着の場合、蒸着量の位置ばらつきがあるので、Ｉｎバンプの高さを揃えることが難しい。たとえばフォトダイードおよびＲＯＩＣの両方にＩｎバンプを形成してばらつきを吸収しようとしてもＩｎバンプの頂部は平坦ではないので、接合時に滑って、画素間短絡の原因になりかねない。
（２）高コストになる。凹凸の嵌合構造を形成するのに、化合物半導体基板およびシリコン基板の両方に、マスクパターンを形成し、ドライエッチングなどを行う必要がある。このための工数が増大する。
（３）接合の歩留りが低い。高さばらつきや、形状ばらつきがあるＩｎバンプを用いて接合する際、接合初期に、接合むらが発生する。
（４）接合の歩留りが低い。格子の非孔部により横方向ずれに起因する短絡は防止できるが、高さばらつきに起因するオーバーフローによる短絡あるいは高さ不足部分の断線は抑えることができない。
上記の諸問題は、画素間隔を大きくすれば解決することができるが、その結果、光検出装置の高精細化が不可能となり、また画素数を多くすると検出装置は大きなものとなる。
【０００６】
本発明は、小型化しながらＩｎバンプによる接続に伴う不良画素発生等の問題を解決し、かつ受光素子アレイ型センサーチップと信号読み出し回路との接続部周辺に、耐久性を低下させるような高い局所応力を生じない、光検出装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の光検出装置は、光を電気信号に変換するための、化合物半導体の積層体に複数の画素が形成された受光素子アレイ型センサーチップと、該受光素子アレイ型センサーチップからの電気信号を画素ごとに読み出す、別体の信号読み出し回路と、を備える。この光検出装置においては、受光素子アレイ型センサーチップには画素ごとに画素電極が設けられ、また、信号読み出し回路には、受光素子アレイ型センサーチップに面して画素ごとに、金属突起の読み出し電極が設けられており、受光素子アレイ型センサーチップの画素電極と信号読み出し回路の読み出し電極とを画素ごとに導電接続する異方性導電フィルムを備える。この異方性導電フィルムが、受光素子アレイ型センサーチップと信号読み出し回路との間を充填して、受光素子アレイ型センサーチップと読み出し回路とを接着していることを特徴とする。
【０００８】
上記の構成によれば、Ｉｎバンブなどは用いず、隣接画素と短絡のおそれのない異方性導電フィルムを用いるので、受光素子アレイの画素（素子）ピッチを狭くして小型化を推進することができる。また、センサーチップに対して局所的に高い応力を生じさせることもない。非常に大きな利点は、次の点にある。化合物半導体のセンサーチップの表面層（選択拡散マスクパターン側）は、デリケートな取り扱いを要し、湿気などにより暗電流の増大、寿命の短縮を招く。異方性導電フィルムは、センサーチップと読み出し回路との間にできる隙間を充填して大気にさらさない。このため、真空または不活性ガス封止した気密性の高いパッケージングが不要になり、コスト低減、およびパッケージング不良原因の歩留まり低下を防止することができる。異方性導電フィルムを用いて樹脂封止を形成することで、パッケージングを非常に簡便に実現することができる。さらに接着により、フォトダイオードと読み出し回路との接続部周辺に、耐久性を低下させるような高い局所的応力を生じないようにできる。なお、接地電極は、当然、センサーチップおよび読み出し回路に設けられ、導電接続されている。また、受光素子アレイは、一次元アレイでも二次元アレイでもよい。
ここで、受光素子アレイ型センサーチップは、センサーチップまたは受光素子アレイと略記し、また、一つまたは複数の受光素子をフォトダイオードと呼ぶことがある。信号読み出し回路は、読み出し回路またはＲＯＩＣと略記する場合がある。  
【０００９】
化合物半導体の積層体は、（１）化合物半導体の基板、該基板の上に直接またはバッファ層を介在させて位置する受光層、および、該受光層の上に位置するキャップ層により形成：（２）該キャップ層上には画素ごとに開口をもつ選択拡散マスクパターン兼絶縁分離膜が位置し、選択拡散マスクパターンの開口部からキャップ層を介在させて受光層に届くように選択拡散された第１極性の不純物の領域により形成された画素：（３）キャップ層上に該第１極性の不純物領域ごとに位置する画素電極：（４）画素に共通に、化合物半導体の基板またはバッファ層に接続された逆極性の接地電極：（５）積層体の同じ側に位置しており、高さが揃っている画素電極および接地電極：の構造とすることができる。
これによって、センサーチップにおいて、アレイ化された第１極性の画素電極（たとえばｐ側電極）、および第２極性の接地電極（たとえばｎ側電極）の高さを揃えることができる。異方性導電フィルムは、比較的薄いため、センサーチップのすべての電極の高さを揃えることで、信号読み出し回路の各電極との確実な導電接続、および、空隙を残さない樹脂封止を、容易に実現することができる。
【００１０】
センサーチップはＩｎＰ基板上に形成され、受光層として、ＩｎＧａＡｓ、ＩｎＧａＡｓＮ、ＩｎＧａＡｓ／ＧａＡｓＳｂ多重量子井戸構造、およびＩｎＧａＡｓＮ／ＧａＡｓＳｂ多重量子井戸構造、のいずれかを有し、室温における吸収端波長１．６μｍ以上とすることができる。この受光素子アレイ型センサーチップによれば、インジウムアンチモン（ＩｎＳｂ）や、ＭＣＴ（ＨｇＣｄＴｅ）のように、−１００℃以下に冷却して使用する必要がない。このため、画素ごとに読み出し電極を導電接続するのに、非常に好適に異方性導電フィルムを用いることができる。異方性導電フィルムは、樹脂を主成分とするため、冷却の繰り返しで破壊するおそれが高いが、上記の受光素子アレイ型センサーチップは、冷却しなくてもノイズ電流が小さいので、そのような大掛かりな冷却を不要とする。この結果、耐久性に優れた長寿命の光検出装置を得ることができる。
【００１１】
本発明の光検出装置の製造方法は、光を電気信号に変換するための、化合物半導体の積層体に複数の画素が形成されたセンサーチップと、該センサーチップからの電気信号を画素ごとに読み出す、別体の信号読み出し回路と、を備えた光検出装置を製造する方法である。この製造方法では、センサーチップの受光層を、室温における吸収端波長１．６μｍ以上のＩｎＰ系化合物半導体により形成する工程と、センサーチップと、センサーチップの画素電極に対応する位置に設けられた金属突起の読み出し電極を有する読み出し回路との間に、画素電極と読み出し電極とを画素ごとに導電接続するための異方性導電フィルムを挟んで、加圧しながら加熱して、センサーチップと読み出し回路との間を異方性導電フィルムにより充填して接着して硬化させる工程とを備えることを特徴とする。
【００１２】
上記の方法によって、受光素子アレイの画素（素子）ピッチを狭くして小型化を推進することができる。すなわち、小型化しながらＩｎバンプによる接続に伴う不良画素発生等の問題を解決し、かつフォトダイオードと読み出し回路の接続部周辺に、耐久性を低下させるような局所的に高い応力を生じない。また、異方性導電フィルムは、センサーチップと読み出し回路との間にできる隙間を充填して大気にさらさない。このため、真空または不活性ガス封止した気密性の高いパッケージングが不要になり、コスト低減、およびパッケージング不良原因の歩留まり低下を防止することができる。異方性導電フィルムを用いて樹脂封止を形成することで、パッケージングを非常に簡便に実現することができる。なお、画素電極と読み出し電極同士の導電接続と並行して、接地電極同士の導電接続も、電気回路上、当然行われる。
【００１３】
異方性導電フィルムの樹脂の主成分をエポキシ樹脂として、加圧しながら加熱して、接着して硬化させる工程におけるエポキシ樹脂の硬化度を、当該光検出装置を用いた近赤外吸収スペクトルによって判定することができる。上記の加熱によってエポキシ樹脂は、軟化状態、溶融に近い状態、もしくは溶融状態になり、受光素子アレイ型センサーチップと読み出し回路との間を埋める。このとき、異方性導電フィルム内の導電粒子が厚み方向の導通を実現するが、この導電接続状態を安定に長期間維持するにはエポキシ樹脂の硬化度を一定レベル以上にする必要がある。エポキシ樹脂の硬化度は、２．１μｍ〜２．３μｍの波長域にあるエポキシ樹脂の吸収スペクトルを測定することで非破壊的に判定することができる。このため、室温における吸収端波長１．６μｍ以上のＩｎＰ系化合物半導体の受光層を持つ、光検出装置によって、樹脂封止におけるエポキシ樹脂の硬化度を判定することができる。
【発明の効果】
【００１４】
本発明により、小型化しながらＩｎバンプによる接続に伴う不良画素発生等の問題を解決し、かつセンサーチップと読み出し回路の接続部周辺に、耐久性を低下させるような局所的に高い応力を生じない、光検出装置を得ることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施の形態１における光検出装置を示す断面図である。
【図２】図１の検出装置のセンサーチップをマルチプレクサ側から見た平面図である。
【図３】図２における画素の拡大図である。
【図４】図１における隣り合う画素電極１１の部分の異方性導電フィルム６０を示す断面図である。
【図５】本実施の形態のセンサーチップの製造方法を示す図であり、（ａ）は化合物半導体の積層体を形成した状態、（ｂ）はメサエッチングして選択拡散マスクパターンを形成した状態、（ｃ）はＺｎを選択拡散してｐ型領域を形成した状態を示す図である。
【図６】図５（ｃ）に続く製造方法を示し、（ａ）はＳｉＯＮ保護膜を形成し、ｐ型領域にｐ側電極を形成した状態、（ｂ）はｎ側電極を形成し、ガラスに張り付けた状態、（ｃ）は裏面研磨の後、ＡＲ膜を形成した状態と示す図である。
【図７】本発明の実施の形態２における光検出装置を示す断面図である。
【図８】センサーチップの製造方法を示し、（ａ）はＩｎＰ基板上に化合物半導体層をエピタキシャル成長させた状態、（ｂ）はセンサーチップ５０の周縁部のｎ型バッファ層を露出させた状態、（ｃ）は露出されたｎ型バッファ層に隣接する部分のＩｎＰキャップ層を除去した状態、を示す図である。
【図９】図８（ｃ）に続く製造方法を示し、（ａ）は選択拡散マスク層を形成した状態、（ｂ）はパターニングした選択拡散マスクパターンを用いて亜鉛を選択拡散させた状態、（ｃ）は選択拡散マスクパターン上にＳｉＯＮ保護膜を形成した状態、（ｄ）はｎ側電極およびｐ側電極を形成した状態、を示す図である。
【発明を実施するための形態】
【００１６】
（実施の形態１）
図１は、本発明の実施の形態１における光検出装置１００を示す断面図である。受光素子アレイ型センサーチップ（以下、センサーチップと記す）５０は、ＩｎＰ基板１／ｎ型バッファ層２／受光層（光吸収層）３／キャップ層４、の積層体に形成されている。各受光素子では、ｐ型不純物の亜鉛（Ｚｎ）が選択拡散されて導入されてｐ型領域６が形成され、フロントにｐｎ接合１５が形成されている。ｐ型領域６にはｐ側電極１１がオーミック接触しており、異方性導電フィルム６０を経て、読み出し回路（マルチプレクサ）７０の読み出し電極７１に接続されている。読み出し電極７１は金属突起により形成されている。読み出し回路７０のマルチプレクサには、ＣＭＯＳ（Complementary  Metal  Oxide  Semiconductor）が用いられている。ｐ型領域６が、画素に対応する部分である。画素電極であるｐ側電極１１に対して共通の接地電位を与えるｎ側電極１２は、ｎ側バッファ層２にオーミック接触された第２極性の共通電極１２ａと、その共通電極１２ａから連続して、絶縁分離膜を兼ねる選択拡散マスク層３６およびＡＲ(Anti-Reflection)膜を兼ねるＳｉＯＮ保護膜３７上に位置して、ＣＭＯＳ７０の接地電極７２に対面する配線電極部１２ｂと、で構成される。配線電極部１２ｂは、選択拡散マスク層３６およびＡＲ膜３７上において、ＣＭＯＳの接地電極７２に対面する。ｎ側電極１２は、このあと説明するように、複数の全画素を取り囲んで、センサーチップ５０を縁取るように枠状に設けるのがよいが、断続的な点状突起として設けてもよい。ＣＭＯＳ７０の接地電極７２も、読み出し電極７１と同様に金属突起（枠状または断続的な点状突起）により形成されている。接地電極７２は、センサーチップ５０のｎ側電極１２と同様に、ＣＭＯＳ７０の各読み出し電極７１に共通に設けられる。光は、ＩｎＰ基板１の底面に入射されるが、この底面には、反射防止膜３５を設けるのがよい。また、ｐ型領域６の選択拡散に用いられた選択拡散マスクパターン３６は、そのまま残されて、ＡＲ膜を兼ねる保護膜３７とともに画素間の絶縁分離膜を兼ねるようにする。
本実施の形態では、ＩｎＰ基板１上にｎ型バッファ層２を配置して、共通電極１２ａがオーミック接触するようにｎ型不純物濃度をバッファ層２にドープする。この場合、ＩｎＰ基板は半絶縁性基板を用いることができる。またｎ型ＩｎＰ基板を用いることもできる。ｎ型ＩｎＰ基板１を用いるとき、共通電極１２ａがオーミック接触するほどｎ型不純物濃度を含む場合には、ｎ型バッファ層２を省略して、ｎ側共通電極１２ａをｎ型ＩｎＰ基板１に形成することができる。
【００１７】
本実施の形態の光検出装置１００における第１のポイントは、センサーチップ５０とＣＭＯＳ７０との導電接続に、異方性導電フィルム６０を用いる点にある。異方性導電フィルム６０は、絶縁接着剤である樹脂（加熱により硬化を促進する硬化剤を含む）と、その樹脂中に、所定の体積率範囲で分散された導電粒子と、を主成分とする。電気的には、厚み（縦）方向に導電性を有し、平面（横）方向には絶縁体である。このため、センサーチップ５０の画素電極１１およびｎ側電極１２を、ＣＭＯＳ７０の読み出し電極７１および接地電極７２に、個別に接続することができる。
本実施の形態の光検出装置１００における第２のポイントは、ｐ側電極（画素電極）１１の高さと、ｎ側電極（接地電極）１２の高さとを揃えた点にある。また、読み出し回路の電極７１，７２を、高さを揃えた金属突起で形成した点にもポイントがある。センサーチップの電極１１，１２の電極の高さを揃えるために、（１）選択拡散マスクパターン３６の厚み、（２）ＡＲ膜を兼ねるＳｉＯＮ保護膜３７の厚み、および（３）配線電極１２ｂの厚み、の合計を、（４）ｐ側電極１１の厚みと同じになるようにする。ｎ側電極１２の配線電極部１２ｂは、ＣＭＯＳ７０の電極７２に対向する部分において、キャップ層４の上の、選択拡散マスク層３６／ＳｉＯＮ保護膜３７の上にのっている。またｐ側電極１１は、キャップ層４の上にのっている。上記のように、（選択拡散マスク層３６／ＳｉＯＮ保護膜３７／配線電極部１２ｂ）の合計厚みと、ｐ側電極１１の厚みとを同じにすれば、ＣＭＯＳ７０に対する高さを同じにすることができる。ｎ側電極１２の共通電極１２ａは、ｎ型ＩｎＰバッファ層またはＩｎＧａＡｓバッファ層２とオーミック接触するようにＡｕＧｅＮｉで形成するのがよく、ｐ側電極１１は、ＩｎＰキャップ層４とオーミック接触するようにＡｕＺｎで形成するのがよい。
【００１８】
上記の第１および第２のポイントから次の効果（Ｅ１）〜（Ｅ３）を得ることができる。
（Ｅ１）高さの揃った電極１１，１２を持つセンサーチップ５０と、高さの揃った金属突起の電極７１，７２を持つ読み出し回路７０とで、異方性導電フィルム６０を挟むことで、隣接画素との短絡を防止しながら確実な導電接続を容易に実現することができる。すなわち、厚み方向（縦方向）に、画素電極１１と読み出し電極７１との１：１対応の導電接続を実現する。そして、横方向（水平方向）の確実な絶縁性を得て、隣接する画素電極などとの短絡を防止することができる。この作用は、異方性導電フィルム６０の上記電気的特性に由来する。
（Ｅ２）また、上記のように高さの揃った電極は、異方性導電フィルム６０による確実な樹脂封止に対しても有益に作用する。ＩｎＰ系化合物半導体のセンサーチップ５０の表面層（選択拡散マスクパターン３６側）は、デリケートな取り扱いを要し、湿気などにより暗電流の増大、寿命の短縮を招く。異方性導電フィルム６０は、センサーチップ５０とＣＭＯＳ７０との間にできる隙間を充填して大気にさらさない。このため、真空または不活性ガス封止した気密性の高いパッケージングが不要になり、コスト低減、およびパッケージング不良原因の歩留まり低下を防止することができる。異方性導電フィルム６０を用いて樹脂封止を形成することで、パッケージングを非常に簡便に実現することができる。
（Ｅ３）異方性導電フィルムは、さらに、センサーチップ５０の樹脂封止だけでなく、センサーチップ５０とＣＭＯＳ７０との接着を実現する。樹脂による接着なので、局所的に大きな応力を発生せず、従来のインジウムバンプによる導電接続にみられた局所的な大きな応力の発生はない。この接着により、（Ｅ１）の導電接続を維持することができる。また、光検出装置１００の小型化に有効に作用する。
【００１９】
図２は、センサーチップ５０をＣＭＯＳ７０または異方性導電フィルム６０の側から見た図である。たとえば、画素Ｐは３２０×２５６個、ピッチ２５μｍ、全体サイズ１０ｍｍ□とする。センサーチップ５０に共通にｎ側電極１２の第２極性の共通電極１２ａおよび配線電極部１２ｂを、画素配列を取り囲むように設ける。
図３は、画素Ｐを示す図である。破線の円形はｐ型領域６を示し、その内部にｐ側電極１１が位置する。ｐ側電極の周囲は、ＳｉＮからなる選択拡散マスクパターン３６およびＡＲ膜を兼ねるＳｉＯＮ保護膜３７によって被覆される。
【００２０】
図４は、図１における隣り合う画素電極１１の部分の異方性導電フィルム６０を示す概念図である。異方性導電フィルム６０は、主成分として、熱硬化する樹脂（含硬化剤）６２と、導電粒子６１とを備えるものを挙げることができる。熱硬化する樹脂６２としては、エたとえばポキシ樹脂を好適に用いることができる。異方性導電フィルム６０は、センサーチップ５０とＣＭＯＳ７０との間に挟まれて、圧力を受けながら加熱されることで、軟化状態、溶融に近い状態、もしくは溶融状態にされ、センサーチップ５０とＣＭＯＳ７０との間隙を充填する。そして、硬化剤の作用により、硬化してセンサーチップ５０とＣＭＯＳ７０とを接着する。導電粒子６１の体積率、形状等は、図４に示すように、隣り合う画素電極１１が短絡するおそれがないようにされる。異方性導電フィルム６０の樹脂６２には熱硬化性のエポキシ樹脂などを用いるのがよいが、その他に、シリコーン樹脂、または耐熱性に優れたポリイミド樹脂を用いてもよい。エポキシ樹脂を用いる場合、ビスフェノールＡ、またはビスフェノールＦとエピクロルヒドリンを反応させて作る通称ビスフェノール系と呼ばれる樹脂を用いることができる。ノボラック系の樹脂を用いてもよい。異方性導電フィルム６０の導電粒子６１には、各種形状（粒状、針状など）の金属粒子、金属めっき樹脂コア粒子、などを用いることができる。金属粒子としては、粒状または針状ニッケル粒子がよく、金属めっき樹脂コア粒子としては、アクリルまたはポリスチレンを核とした金めっき粒子などを用いるのがよい。
【００２１】
本実施の形態の光検出装置１００の第３のポイントは、センサーチップ５０が、大掛かりな冷却機構を必要とせず、室温で波長１．６μｍ以上の光を受光できることである。大掛かりな冷却機構がないので、繰り返し熱応力が発生せず、耐久性の高い光検出装置を得ることができる。このためにセンサーチップ５０は次の構造を有する。
（１）センサーチップの構造
図１および図２を参照して、各画素の受光素子Ｐは、ＩｎＰ基板１の上に次の構成のＩＩＩ−Ｖ族半導体積層構造（エピタキシャルウエハ）を有する。
（ＩｎＰ基板１／ｎ型ＩｎＰバッファ層２／単層の受光層、またはＩｎＧａＡｓ（Ｎ）とＧａＡｓＳｂとの多重量子井戸構造の受光層３／ＩｎＰキャップ層４）
多重量子井戸構造の受光層を形成する場合には、上記の受光層３とＩｎＰキャップ層４との間に、図示しないＩｎＧａＡｓ拡散濃度分布調整層を挿入してもよい。ここでは、受光層３には、多重量子井戸構造および拡散濃度分布調整層を用いず、単層を用いた場合について説明する。波長１．６μｍ以上に感度を持つ単層の受光層としては、たとえばＩｎＧａＡｓ、ＧａＩｎＮＡｓなどを挙げることができる。ＩｎＰキャップ層４から受光層３にまで届くように位置するｐ型領域６は、ＳｉＮ膜の選択拡散マスクパターン３６の開口部から、ｐ型不純物のＺｎが選択拡散されることで形成される。各画素の周縁部の内側に、平面的に周囲限定されての拡散導入は、上記ＳｉＮ膜の選択拡散マスクパターン３６を用いて拡散することによって実現される。選択拡散マスクパターン３６の上には、通常、ＡＲ膜を兼ねるＳｉＯＮ保護膜３７が積層される。
ＳｉＯＮ保護膜３７を開口して、ｐ型領域６にＡｕＺｎによるｐ側電極１１を、またｎ型ＩｎＰバッファ層２にはＡｕＧｅＮｉの第２極性の共通電極１２ａが、それぞれオーミック接触するように設けられている。この場合、ｎ型ＩｎＰバッファ層２には、ｎ型不純物がドープされ、所定レベルの導電性を確保されている。ＩｎＰ基板１の裏面には、またＳｉＯＮのＡＲ膜３５を設け、ＩｎＰ基板の裏面側からの光の入射を促進するようにしてもよい。
【００２２】
受光層３には、上記のｐ型領域６の境界フロントに対応する位置にｐｎ接合１５が形成され、上記のｐ側電極１１およびｎ側電極１２間に逆バイアス電圧を印加することにより、ｎ型不純物濃度が低い側（ｎ型不純物バックグラウンド）により広く空乏層を生じる。受光層３におけるバックグラウンドは、ｎ型不純物濃度（キャリア濃度）で５×１０１５／ｃｍ３程度またはそれ以下である。そして、ｐｎ接合の位置１５は、受光層３のバックグラウンド（ｎ型キャリア濃度）と、ｐ型不純物のＺｎの濃度プロファイルとの交点で決まる。  
【００２３】
（２）センサーチップの製造方法
図５（ａ）〜（ｃ）、および図６（ａ）〜（ｃ）にセンサーチップの製造方法の概要を示す。図５（ａ）の段階から図６（ｃ）の段階まで、一続きの製造工程である。図５（ａ）において、ＩｎＰ基板１には、半絶縁性ＦｅドープＩｎＰ基板を用いるのがよい。半絶縁性ＦｅドープＩｎＰ基板１上に、ＯＭＶＰＥ（Organo-Metallic  Vapor  Phase Epitaxy）法によって、ＳｉドープＩｎＰバッファ層２（厚み２μｍ、ｎ型、キャリア濃度１ｅ１７ｃｍ−３）と、ノンドープ受光層３（厚み２μｍ〜３μｍ、ｎ型、キャリア濃度１ｅ１５ｃｍ−３）と、ノンドープＩｎＰキャップ層４（厚み０．２μｍ、ｎ型、キャリア濃度２ｅ１５ｃｍ−３）とをエピタキシャル成長する。厚みおよびキャリア濃度等は、一例を示すものである。次いで、センサーチップ５０の周縁部Ｋａをメサエッチングして、ｎ側電極１２を導電接続する箇所のＳｉドープＩｎＰバッファ層２を露出させる。その後、選択拡散マスクパターン３６を形成する（図５（ｂ）参照）。画素Ｐに対応する開口部３６ｈは１つのみ表示しているが、受光素子アレイ型センサーチップでは、複数配列されていることは言うまでもない。次いで、図５（ｃ）に示すように、Ｚｎを拡散導入して、上述のｐ型領域６およびｐｎ接合１５を形成する。ｐ型領域６は画素Ｐに対応する領域であり、図１に示すように、隣接するｐ型領域６とはノンドープＩｎＰキャップ層により分離されている。Ｚｎの選択拡散によって画素ごとにｐ型領域６を形成することで、画素が密にファインピッチで配列されても、クロストークや暗電流を低くすることができる。
次いで、ＳｉＯＮ保護膜３７によって被覆する。その後、そのＳｉＯＮ保護膜３７の画素対応部分を開口して、図６（ａ）に示すように、ｐ側電極１１を形成する。次いで、周縁部Ｋａのｎ側電極を形成する箇所の、ＳｉＮ選択拡散マスク層３６／ＳｉＯＮ保護膜３７を開口する。次いで、ＩｎＰバッファ層２に導電接続するように、第２極性の共通電極１２ａおよび当該共通電極に連続する配線電極部１２ｂを形成する。ここで、ｐ側電極１１と、ｎ側電極１２（共通電極１２ａおよび配線電極部１２ｂ）とは、同じ高さとなる。そして、高さの揃ったｐ側電極１１およびｎ側電極１２を平坦なガラス８１に張り付ける（図６（ｂ）参照）。ガラス８１に張り付けたセンサーチップ５０について、ＩｎＰ基板１の裏面研磨を行い、光入射面となる裏面を平滑化する。裏面研磨の後、ガラスを剥離して、当該裏面にＳｉＯＮのＡＲ膜３５を積層する。
【００２４】
（実施の形態２）
図７は、本発明の実施の形態２における光検出装置１００を示す断面図である。センサーチップ５０は、ＩｎＰ基板１／ｎ型バッファ層２／受光層（光吸収層）３／キャップ層４、の積層体に形成されている。センサーチップ５０は、（１）ｎ側電極１２の配線電極部１２ｂは、受光層３／選択拡散マスク層３６／ＳｉＯＮ保護膜３７、の上にのっており、キャップ層４が除去されていること、（２）キャップ層４の厚みと、選択拡散マスク層３６およびＳｉＯＮ保護膜３７の合計厚みと、を同じにしていること、の２点で、実施の形態１に対して特別な構造となる。その他の部分は、実施の形態１と同じである。実施の形態１における光検出装置の第１〜第３のポイントは、本実施の形態についてもあてはまる。ただし、第２のポイントを実現する構造が、実施の形態１の構造のうち特別なものとなる。すなわち、ｐ側電極（画素電極）１１の高さと、ｎ側電極（接地電極）１２の高さとを揃える構造が、実施の形態１の特殊ケースとなる。
【００２５】
本実施の形態では、センサーチップの電極１１，１２の電極の高さを揃えるために、キャップ層４の厚みと、選択拡散マスク層３６およびＳｉＯＮ保護膜３７の合計厚みと、を同じにする。ｎ側電極１２の配線電極部１２ｂは、ＣＭＯＳ７０の電極７２に対向する部分において、受光層３／選択拡散マスク層３６／ＳｉＯＮ保護膜３７、の上にのっており、キャップ層４はその部分のみ除かれている。またｐ側電極１１は、受光層３／キャップ層４の上にのっている。上記のように、選択拡散マスク層３６およびＳｉＯＮ保護膜３７の合計厚みと、キャップ層４の厚みとを同じにすれば、配線電極部１２ｂおよびｐ側電極１１は、同じ機会に、同じ金属材料で、同じ厚みで、積層することで、同じ高さにすることができる。ｎ側電極１２の共通電極１２ａは、ｎ型バッファ層２とオーミック接触するようにＡｕＧｅＮｉで形成するのがよく、ｐ側電極１１は、ＩｎＰキャップ層４とオーミック接触するようにＡｕＺｎで形成するのがよい。したがって、ｎ側電極１２の配線電極部１２ｂは、ｐ側電極１１と同じＡｕＺｎで形成することができる。金属ＡｕＧｅＮｉと金属ＡｕＺｎとは、それぞれ相手の半導体とオーミック接触を容易に実現することができる。この製造方法では、先にｐ側電極１１を形成するのではなく、先にｎ側電極の共通電極１２ａを形成しておく。その後で、所定の開口処理を行った後、ｐ側電極１１と配線電極部１２ｂを、同時に形成するのがよい。
これによって、製造工程の節減をしながら、センサーチップ５０の電極の高さをすべて揃えることができる。この結果、高さの揃った電極１１，１２を持つセンサーチップ５０と、高さの揃った金属突起の電極７１，７２を持つ信号読み出し回路７０とで、異方性導電フィルム６０を挟むことで、容易に確実な導電接続を実現することができる。なお、実施の形態１における効果（Ｅ１）〜（Ｅ３）は、当然、得ることができる。
【００２６】
次に、図８および図９により、上記のセンサーチップ５０の製造方法について説明する。図８（ａ）の段階から図９（ｄ）の段階まで、一続きの製造工程である。半絶縁性ＦｅドープＩｎＰ基板１上に、ＯＭＶＰＥ法によって、図８（ａ）に示すように、ＳｉドープＩｎＰバッファ層２（厚み２μｍ、ｎ型、キャリア濃度１ｅ１７ｃｍ−３）と、ノンドープ受光層３（厚み３μｍ、ｎ型、キャリア濃度１ｅ１５ｃｍ−３）と、ノンドープＩｎＰキャップ層４（厚み０．２μｍ、ｎ型、キャリア濃度２ｅ１５ｃｍ−３）とをエピタキシャル成長する。厚みおよびキャリア濃度等は、一例を示すものである。次いで、図８（ｂ）に示すように、レジスト膜４１をマスクにして、センサーチップ５０の周縁部Ｋａをメサエッチングして、ｎ側電極１２を導電接続する箇所のＳｉドープＩｎＰバッファ層２を露出させる。次いで、図８（ｃ）に示すように、ｎ側電極１２の配線電極部１２ｂを載せる部分Ｋｂに限ってＩｎＰキャップ層４を希塩酸でエッチングする。受光層３は、上述のＩｎＧａＡｓ，ＧａＩｎＮＡｓなどはＡｓを含むことから塩酸ではエッチングされず、上記の希塩酸エッチングによりＩｎＰキャップ層４の部分Ｋｂのみを除去することができる。
その後、図９（ａ）に示すように、絶縁分離膜を兼ねる選択拡散マスクのＳｉＮ膜３６をプラズマＣＶＤ法にて０．２μｍ厚で形成した。このＳｉＮ膜３６の厚みは、上述のように、ＩｎＰキャップ層４の厚みと同じに合わせてある。次いで、ＳｉＮ膜３６をパターニングして開口部を有する選択拡散マスクパターンとした後、図９（ｂ）に示すように、亜鉛（Ｚｎ）を開口部から画素ごとに隣接画素と分離しながら選択拡散する。この選択拡散によって、ＩｎＧａＡｓ受光層３内に、画素ごとにｐｎ接合が形成される。画素のサイズは、たとえば直径１５μｍの円形とし、２０μｍピッチで２５６行×３２０列（８１，９２０画素）の二次元アレイとする。次いで、図９（ｃ）に示すように、選択拡散マスクパターン３６およびＩｎＰキャップ層４を被覆するようにＳｉＯＮ保護膜３７を形成する。そのあと、図９（ｄ）に示すように、電極を形成する部分の、ＳｉＯＮ保護膜３７および選択拡散マスク３６を除去して開口部を作り、そこにｐ側電極１１およびｎ側電極を形成する。このとき、まず先に、ｎ側の共通電極１２ａを、ｎ型ＩｎＰバッファ層２にオーミック接触するように、ＡｕＧｅＮｉによって形成する。次いで、その共通電極１２ａから、部分Ｋｂの選択拡散マスク３６上にまで、配線電極部１２ｂをＡｕＺｎによって形成する。同じ機会に、上述のように、並行してｐ側電極１１をＡｕＺｎによって形成する。ｐ側電極１１は、ＡｕＺｎによってＩｎＰキャップ層４のＺｎ拡散導入部（ｐ型領域）６とオーミック接触することができる。このため、ｎ側電極１２の配線電極部１２ｂとｐ側電極１１とを、同じ機会に、同じ材料で、同じ厚みに形成することができる。上記したように、選択拡散マスクのＳｉＮ膜３６およびＳｉＯＮ保護膜３７の合計厚みと、ＩｎＰキャップ層４の厚みとは、共に０．２μｍに揃えてあるので、同じ厚みの配線電極部１２ｂとｐ側電極１１とによって、センサーチップ５０の電極の高さをすべて揃えることができる。
【００２７】
上記において、本発明の実施の形態および実施例について説明を行ったが、上記に開示された本発明の実施の形態および実施例は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。
【産業上の利用可能性】
【００２８】
本発明の光検出装置によれば、異方性導電フィルムを画素電極と読み出し電極との導電接続に用いるので、小型化しながらＩｎバンプによる接続に伴う問題を解決し、かつフォトダイオードと読み出し回路の接続部周辺に耐久性を劣化させるほどの高い局所的な応力を生じない。また、異方性導電フィルムは、センサーチップと信号読み出し回路との間の隙間を充填しながら接着するので、気密性の高いパッケージングが不要になる。すなわち異方性導電フィルムによって樹脂封止することでパッケージングを非常に簡便に実現することができる。
【符号の説明】
【００２９】
１  ＩｎＰ基板、２  ｎ型バッファ層、３  受光層（ＩｎＧａＡｓ、多重量子井戸構造）、４  キャップ層、６  ｐ型領域、１１  ｐ側電極、１２  ｎ側電極、１２ａ  ｎ側共通電極、１２ｂ  配線電極部、１５  ｐｎ接合、３５  ＡＲ膜、３６  選択拡散マスク層（マスクパターン）、３６ｈ  マスクパターンの開口部、３７  ＳｉＯＮ保護膜、４１  レジスト膜、５０  センサーチップ（受光素子アレイ）、６０  異方性導電フィルム、６１  導電粒子、６２  樹脂部、７０  読み出し回路（ＣＭＯＳ）、７１  読み出し電極、７２  接地電極、８１  ガラス板、１００  検出装置、Ｋａ  センサーチップの周縁部、Ｋｂ  実施の形態２の配線電極部を載せるキャップ層の部分、Ｐ  画素。
【図１】
2010205858.tif 000003
【図２】
2010205858.tif 000004
【図３】
2010205858.tif 000005
【図４】
2010205858.tif 000006
【図５】
2010205858.tif 000007
【図６】
2010205858.tif 000008
【図７】
2010205858.tif 000009
【図８】
2010205858.tif 000010
【図９】
2010205858.tif 000011