(57)【要約】      （修正有）【課題】出力電流をより精度よく制御することが可能な電流ドライバ回路を提供する。【解決手段】電流ドライバ回路の第１の制御回路は、第１の入力端子４ａの電位が第２の入力端子４ｂの電位よりもオフセット電圧分低くなる場合には、通常動作する通常動作モードにおいて、第１の接点の電圧Ｖｓ１を第１の入力端子に入力させるとともに制御電圧を第２の入力端子に入力させるように極性切換回路５ａを制御し、一方、第１の入力端子の電位が第２の入力端子の電位よりもオフセット電圧分高くなる場合には、通常動作モードにおいて、第１の接点の電圧を第２の入力端子に入力させるとともに制御電圧を第１の入力端子に入力させ、増幅信号の極性を反転させるように極性切換回路５ａを制御する。【選択図】図１
2010130170.tif 000002
【特許請求の範囲】
【請求項１】
電流が出力される電流出力端子と、
前記電流出力端子に一端が接続された第１のトランジスタと、
前記第１のトランジスタの他端と接地との間に接続された第１のセンス抵抗と、
前記第１のトランジスタの第１の制御電極に出力が接続され、第１の入力端子と第２の入力端子とを有し、前記第１の入力端子に入力される電圧と前記第２の入力端子に入力される電圧とに基づいて、前記第１の制御電極に信号を出力するオペアンプと、
前記第１のセンス抵抗と前記第１のトランジスタとの間の第１の接点の電圧が入力される第１の切換端子と、前記電流出力端子から出力される電流を制御するための制御電圧が入力される第２の切換端子と、を有し、前記第１の切換端子に入力された電圧と前記第２の切換端子に入力された電圧とを相互に切り換えて前記第１の入力端子と前記第２の入力端子に出力可能であり、前記オペアンプから出力される増幅信号の極性を反転させることが可能な極性切換回路と、
目標となる出力電流の値に対応して設定された設定電圧に、前記第１の入力端子と前記第２の入力端子との間の前記オペアンプのオフセット電圧を加算することにより得られた前記制御電圧を出力する第１の制御回路と、
電源から出力された電源電圧を設定電圧以下に降圧した降圧電圧を、前記オペアンプを駆動させるための電圧として前記オペアンプに供給する降圧レギュレータと、を備え、
前記第１の制御回路は、
前記第１の入力端子の電位が前記第２の入力端子の電位よりも前記オフセット電圧分低くなる場合には、通常動作する通常動作モードにおいて、前記第１の接点の電圧を前記第１の入力端子に入力させるとともに前記制御電圧を前記第２の入力端子に入力させるように前記極性切換回路を制御し、
一方、前記第１の入力端子の電位が前記第２の入力端子の電位よりも前記オフセット電圧分高くなる場合には、前記通常動作モードにおいて、前記第１の接点の電圧を前記第２の入力端子に入力させるとともに前記制御電圧を前記第１の入力端子に入力させ、前記増幅信号の極性を反転させるように前記極性切換回路を制御する
ことを特徴とする電流ドライバ回路。
【請求項２】
前記降圧レギュレータは、
前記降圧電圧を、前記第１の制御回路を駆動させるための電圧として前記第１の制御回路に供給する
ことを特徴とする請求項１に記載の電流ドライバ回路。
【請求項３】
前記第１のトランジスタのゲートと前記接地との間に接続された第２のトランジスタと、
制御信号が入力される信号入力端子と、
前記電源から出力された電源電圧が、駆動させるための電圧として供給される第２の制御回路と、をさらに備え、
前記電源の立ち上げ前に、前記制御信号に応じて、前記第２のトランジスタがオンされ、且つ、前記降圧レギュレータが非活性化され、
前記電源の立ち上げ後、前記電源電圧のレベルが前記第２の制御回路の駆動可能なレベルまで達するのに同期して、前記第２の制御回路が前記第２のトランジスタを前記制御信号に拘わらず強制的にオン状態を維持させ、
その後、前記制御信号に応じて、前記降圧レギュレータが活性化され、
その後、前記降圧レギュレータが出力する電圧のレベルが前記第１の制御回路が駆動可能なレベルまで達するのに同期して、前記第１の制御回路が前記第２の制御回路に前記第２のトランジスタを前記制御信号に拘わらず強制的にオフ状態にさせる
ことを特徴とする請求項２に記載の電流ドライバ回路。
【請求項４】
前記降圧レギュレータが出力する電圧の立ち上がりに基づいて、前記第１の制御回路に含まれる論理回路のリセットを解除するためのリセット解除信号を前記第１の制御回路に出力するリセット回路を、さらに備えることを特徴とする請求項１ないし３の何れかに記載の電流ドライバ回路。
【請求項５】
前記設定電圧は、前記電源電圧の電圧範囲以下に設定されていることを特徴とする請求項１ないし４の何れかに記載の電流ドライバ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力電流を制御する電流ドライバ回路に関するものである。
【背景技術】
【０００２】
従来、携帯電話、デジカメ等に使用されているＡＦ（オートフォーカス）の方式に、ＶＣＭ（ボイスコイルモータ）を適用するものがある。
【０００３】
このＶＣＭは、電流駆動でレンズの移動をするものである。また、ＶＣＭは、携帯電話等へ応用では、バッテリ動作の観点から電源電圧として、例えば、２．３V〜５．５Vの幅広い電圧範囲が必要である。
【０００４】
また、ＶＣＭは、低消費電力かつ高精度な電流値駆動が求まれている。ＶＣＭの動作特性により、例えば、最大１００mＡ程度の駆動電流が必要である。
【０００５】
そのため、特に、例えば、電源電圧２．３Ｖなどの低電圧動作の場合には、ＶＣＭに供給される電流を制御する電流ドライバ回路の電流駆動端子の電圧は０．１〜０．２V程度になる。
【０００６】
ここで、従来の電流ドライバ回路には、出力電流を検出し、調整する出力電流の電流値（電圧値）を記憶するものがある。この電流ドライバ回路は、偏差アンプの出力ゼロを検出するコンパレータを有し、このコンパレータの検出結果に基づいて該偏差アンプのオフセットを調整する（例えば、特許文献１参照。）。
【０００７】
既述のように、電流出力端子の電圧を低くする必要がある。このため、出力電流を検出するセンス抵抗は、例えば、０．５Ω程度とかなり低い抵抗を有する。
【０００８】
そのため、例えば、センス抵抗による検出値が小さくなり、オペアンプ自体が持つオフセットが無視できなくなる。さらに、オペアンプのオフセットが大きい場合には、出力電流の誤差が生じ、また、小さい出力電流の設定が困難になる問題がある。
【０００９】
また、他の従来技術には、オペアンプの差動入力のオフセット電圧を直接コンパレータで検出し、その結果に基づいてオペアンプの差動入力にオフセット補正電流を加算して補正する方法がある。この場合、オペアンプは、例えば、フォールステッドカスコードタイプのオペアンプが使用され、折り返した差動ペアのトランジスタに外から該オフセット補正電流を流す。
【００１０】
しかしながら、上記他の従来技術では、オペアンプのオフセット電圧を直接検出するために、かなり小さい電圧の差を検出可能な高精度なコンパレータが必要となる。
【００１１】
また、フォールステッドカスコードタイプのオペアンプでは、オフセット調整を電流値で行う。このために、電流型のＤＡＣ（Ｄｉｇｉｔａｌ  ｔｏ  Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ）を内蔵しなければならない。加えて、２．２V〜５．５Vの広い電圧範囲でオペアンプを精度よく動作させるために、オペアンプの電流源等をカスコード構成にする必要がある。
【００１２】
その結果、オペアンプの構造が複雑になり、回路規模が増大し、消費電力が増加する問題につながっていた。
【００１３】
さらに、オペアンプのオフセット電圧を直接検出する方式では、オフセット調整用ＤＡＣの出力値が電源／温度変動によって変化する場合に補正ができない。このため、この変動の影響が出力電流のオフセットとして現れる問題があった。
【特許文献１】特許４０２２０５９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明は、出力電流をより精度よく制御することが可能な電流ドライバ回路を提供することを目的とする。  
【課題を解決するための手段】
【００１５】
本発明の一態様に係る実施例に従った電流ドライバ回路は、
電流が出力される電流出力端子と、
前記電流出力端子に一端が接続された第１のトランジスタと、
前記第１のトランジスタの他端と接地との間に接続された第１のセンス抵抗と、
前記第１のトランジスタの第１の制御電極に出力が接続され、第１の入力端子と第２の入力端子とを有し、前記第１の入力端子に入力される電圧と前記第２の入力端子に入力される電圧とに基づいて、前記第１の制御電極に信号を出力するオペアンプと、
前記第１のセンス抵抗と前記第１のトランジスタとの間の第１の接点の電圧が入力される第１の切換端子と、前記電流出力端子から出力される電流を制御するための制御電圧が入力される第２の切換端子と、を有し、前記第１の切換端子に入力された電圧と前記第２の切換端子に入力された電圧とを相互に切り換えて前記第１の入力端子と前記第２の入力端子に出力可能であり、前記オペアンプから出力される増幅信号の極性を反転させることが可能な極性切換回路と、
目標となる出力電流の値に対応して設定された設定電圧に、前記第１の入力端子と前記第２の入力端子との間の前記オペアンプのオフセット電圧を加算することにより得られた前記制御電圧を出力する第１の制御回路と、
電源から出力された電源電圧を設定電圧以下に降圧した降圧電圧を、前記オペアンプを駆動させるための電圧として前記オペアンプに供給する降圧レギュレータと、を備え、
前記第１の制御回路は、
前記第１の入力端子の電位が前記第２の入力端子の電位よりも前記オフセット電圧分低くなる場合には、通常動作する通常動作モードにおいて、前記第１の接点の電圧を前記第１の入力端子に入力させるとともに前記制御電圧を前記第２の入力端子に入力させるように前記極性切換回路を制御し、
一方、前記第１の入力端子の電位が前記第２の入力端子の電位よりも前記オフセット電圧分高くなる場合には、前記通常動作モードにおいて、前記第１の接点の電圧を前記第２の入力端子に入力させるとともに前記制御電圧を前記第１の入力端子に入力させ、前記増幅信号の極性を反転させるように前記極性切換回路を制御する
ことを特徴とする。
【発明の効果】
【００１６】
本発明の電流ドライバ回路によれば、出力電流をより精度よく制御することができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明に係る各実施例について図面に基づいて説明する。
【実施例１】
【００１８】
図１は、本発明の一態様である実施例１に係る電流ドライバ回路１００の構成の一例を示す回路図である。また、図２は、電流ドライバ回路１００の出力電流と、設定電圧および制御電圧との関係を示す図である。
【００１９】
図１に示すように、電流ドライバ回路１００は、電流出力端子１と、第１のトランジスタ２と、第１のセンス抵抗３と、オペアンプ４と、極性切換回路５と、第１の制御回路７と、降圧レギュレータ９と、を備える。
【００２０】
電流出力端子１は、例えば、１００ｍＡ以下の出力電流が出力されるようになっている。この電流出力端子１には、既述のように、負荷として、例えば、ＶＣＭに接続され、このＶＣＭへ電流が供給される。この電流出力端子１の電圧が、例えば、０．２Ｖ以下（望ましくは、０．１Ｖ〜０．２Ｖ）の電圧範囲で、電流ドライバ回路１００は動作できるようになっている。
【００２１】
第１のトランジスタ２は、電流出力端子１に一端（ドレイン）が接続された駆動用のｎＭＯＳトランジスタである。なお、この第１のトランジスタ２は、必要に応じて、ｐＭＯＳトランジスタでもよく、バイポーラトランジスタでもよい。
【００２２】
第１のセンス抵抗３は、第１のトランジスタ２の他端（ソース）と接地との間に接続されている。この第１のセンス抵抗３の抵抗値は、１Ω以下（例えば、０．５Ω程度）である。
【００２３】
オペアンプ４は、第１のトランジスタ２のゲート電極（制御電極）に、極性切換回路５を介して、出力が接続されている。このオペアンプ４は、第１の入力端子である反転入力端子４ａと第２の入力端子である非反転入力端子４ｂとを有する。このオペアンプ４は、反転入力端子４ａに入力される電圧と非反転入力端子４ｂに入力される電圧とに基づいて、極性切換回路５を介して、第１のトランジスタ２のゲート電極に増幅信号を出力する。
【００２４】
極性切換回路５は、入力極性切換部５ａと、出力極性切換部５ｂと、を含む。
【００２５】
入力極性切換部５ａは、第１のセンス抵抗３と第１のトランジスタ２との間の第１の接点６の電圧が入力される第１の切換端子５ａ１と、第１の制御回路７から出力された制御電圧Ｖｃが入力される第２の切換端子５ａ２と、を有する。
【００２６】
この入力極性切換部５ａは、第１の制御回路７から出力される極性切換信号Ｓａに応じて、第１の切換端子５ａ１に入力された電圧と第２の切換端子５ａ２に入力された電圧とを相互に切り換えて、反転入力端子４ａと非反転入力端子４ｂに出力可能である。
【００２７】
また、出力極性切換部５ｂは、極性切換信号Ｓａに応じて、オペアンプ４から出力される出力信号（増幅信号）の極性を反転させることが可能であり、この反転させた信号を第１のトランジスタ２のゲート電極に出力する。
【００２８】
なお、上記のようにオペアンプ４の極性を反転させる場合には、極性切換回路５は、必要に応じて、オペアンプ４が所望の差動動作ができるように、オペアンプ４の内部回路（図示せず）の接続も切り換える。
【００２９】
第１の制御回路７は、目標となる出力電流の値に対応して設定された設定電圧に、反転入力端子４ａと非反転入力端子４ｂとの間のオペアンプ４のオフセット電圧ΔＶｏｆｆｓｅｔを加算することにより得られた制御電圧Ｖｃを出力するようになっている。後述のように、この制御電圧Ｖｃに応じて、電流出力端子１から出力される電流が制御される。なお、該設定電圧は、第１の制御回路７に外部回路（図示せず）等から入力される。
【００３０】
また、第１の制御回路７は、オフセット電圧Ｖｏｆｆｓｅｔに関するデータを、外部回路（図示せず）から取得し、または、第１の制御回路７の内部の不揮発性メモリ（図示せず）から取得する。
【００３１】
なお、電流ドライバ回路１００のオペアンプ４のオフセット電圧Ｖｏｆｆｓｅｔは、例えば、オペアンプ４に入力される電圧を変化させて、テスト回路（図示せず）により電流出力端子１の電流を測定することにより、得られる。このとき、オペアンプ４の反転入力端子４ａの電位と非反転入力端子４ｂの電位のどちらが高いかも判別される。
【００３２】
降圧レギュレータ９は、電源８から出力された電源電圧ＶＤＤ（２．３V〜５．５V）を設定電圧（例えば、３．０Ｖ）以下に降圧した降圧電圧ＶＲを生成するようになっている。そして、この降圧レギュレータ９は、この降圧電圧ＶＲを、オペアンプ４を駆動させるための電圧（駆動電圧）として、オペアンプ４に供給するようになっている。
【００３３】
すなわち、オペアンプ４は、この降圧電圧ＶＲを駆動電圧として供給される。これにより、電源８から直接電源電圧ＶＤＤを駆動電圧としてオペアンプ４に供給する場合と比較して、動作電源電圧範囲を制限できる。このため、オフセット電圧の電源電圧依存の影響を減らすことができる。
【００３４】
したがって、オペアンプ４のオフセットが低減されるので、電流ドライバ回路１００は、出力電流をより精度よく制御することができる。
【００３５】
また、オペアンプ４のオフセットが低減されるので、オフセットを相殺するための第１の制御回路７の回路構成を削減することができる。すなわち、電流ドライバ回路１００の回路面積を低減することができる。
【００３６】
さらに、降圧レギュレータは、該降圧電圧ＶＲを、第１の制御回路７を駆動させるための電圧（駆動電圧）として、第１の制御回路７に供給するようになっている。
【００３７】
これにより、第１の制御回路７とオペアンプ４の駆動が降圧電圧ＶＲに同期することになる。
【００３８】
ここで、該設定電圧は、例えば、電源電圧ＶＤＤの電圧範囲（２．３V〜５．５V）以下（例えば、２．０Ｖ）に設定されていてもよい。これにより、降圧電圧ＶＲは、電源電圧ＶＤＤの電圧範囲に拘わらず一定になる。
【００３９】
したがって、オペアンプ４のオフセットをより低減することができる。
【００４０】
なお、電源８は、電流ドライバ回路１００以外の回路（図示せず）にも電源電圧ＶＤＤを供給するように構成されている。
【００４１】
ここで、以上のような構成を有する電流ドライバ回路１００の動作の一例について説明する。なお、ここでは、電流ドライバ回路１００が通常動作する通常動作モードについて説明する。
【００４２】
まず、外部回路（図示せず）から第１の制御回路７に設定電圧に関する情報が入力され、出力電流の目標値が設定される。
【００４３】
次に、第１の制御回路７は、該設定電圧にオペアンプ４のオフセット電圧Ｖｏｆｆｓｅｔを加算して制御電圧Ｖｃを得る。
【００４４】
次に、第１の制御回路７は、反転入力端子４ａの電位が非反転入力端子４ｂの電位よりもオフセット電圧Ｖｏｆｆｓｅｔ分低くなる場合には、該通常動作モードにおいて、第１の接点６の電圧Ｖｓ１を反転入力端子４ａに入力させるとともに、制御電圧Ｖｃを非反転入力端子４ｂに入力させるように極性切換回路５を制御する。
【００４５】
一方、第１の制御回路７は、反転入力端子４ａの電位が非反転入力端子４ｂの電位よりもオフセット電圧Ｖｏｆｆｓｅｔ分高くなる場合には、該通常動作モードにおいて、第１の接点６の電圧Ｖｓ１を非反転入力端子４ｂに入力させるとともに、制御電圧Ｖｃを第１の入力端子に入力させ、増幅信号の極性を反転させるように極性切換回路５を制御する。
【００４６】
既述のように、第１の制御回路７は、目標となる出力電流の値に対応して設定された設定電圧に、オペアンプ４のオフセット電圧Ｖｏｆｆｓｅｔを加算することにより、制御電圧Ｖｓを得る。すなわち、第１の制御回路７は、制御電圧Ｖｓを高くする方向に調整する（図２）。このとき、オペアンプ４の極性切り替えを組み合わせることにより、オフセット電圧に対応した調整が可能となる。
【００４７】
このように、電流ドライバ回路１００は、従来技術のようにオペアンプに直接オフセット電流を加算しない。このため、オペアンプの構造を簡単にすることができる。すなわち、電流ドライバ回路１００の消費電力、面積を小さくすることが可能となる。
【００４８】
以上のようにして、オフセット電圧に対する調整を行うことにより、オペアンプ４は、設定電圧（すなわち、制御電圧からオフセット電圧を引いた電圧）と第１の接点６の電圧Ｖｓ１とが等しくなるように、第１のトランジスタ２を制御する。これにより、設定電圧に対応した目標となる出力電流が、電流出力端子１から出力される。すなわち、電流ドライバ回路１００は、出力電流のオフセット電流を低減することができる。
【００４９】
以上のように、本実施例に係る電流ドライバ回路によれば、出力電流をより精度よく制御することができる。
【実施例２】
【００５０】
本実施例２では、特に、消費電流を低減するための電流ドライバ回路の構成および動作の一例について説明する。
【００５１】
図３は、本発明の一態様である実施例２に係る電流ドライバ回路２００の構成の一例を示す回路図である。
【００５２】
図３に示すように、電流ドライバ回路２００は、実施例１の電流ドライバ回路１００と比較して、第２のトランジスタ１０と、信号入力端子１１と、第２の制御回路１２と、リセット回路１３と、をさらに備える。
【００５３】
第２のトランジスタ１０は、第１のトランジスタ２のゲートと接地との間に接続されている。この第２のトランジスタ１０は、ここでは、ｎＭＯＳトランジスタである。なお、この第２のトランジスタ１０は、必要に応じて、ｐＭＯＳトランジスタでもよく、バイポーラトランジスタでもよい。
【００５４】
信号入力端子１１は、外部回路（図示せず）から出力された制御信号Ｓｃが入力されるようになっている。
【００５５】
第２の制御回路１２は、電源８から出力された電源電圧ＶＤＤが、この第２の制御回路１２を駆動させるための電圧（駆動電圧）として、そのまま供給されるようになっている。
【００５６】
リセット回路１３は、降圧レギュレータ９が出力する電圧ＶＲの立ち上がりに基づいて、第１の制御回路７に含まれる論理回路（図示せず）のリセットを解除するためのリセット解除信号Ｓｒを第１の制御回路７に出力するようになっている。
【００５７】
第１の制御回路は、このリセット解除信号Ｓｒを受けると、該論理回路をリセット解除する。
【００５８】
実施例１と同様に、電源８は、電流ドライバ回路２００以外の回路にも電源電圧ＶＤＤを供給するように構成されている。すなわち、電源８は、多くの負荷に対して電源電圧ＶＤＤを供給するようになっている。このため電源８をオンしたときに、電源８から出力される電源電圧ＶＤＤの立ち上がりは、不安定なものになる。
【００５９】
一方、降圧レギュレータ９から出力される電圧ＶＲは、電源電圧ＶＤＤと比較して、より安定して立ち上がる。そして、リセット回路１３は、この安定して立ち上がる電圧ＶＲに基づいて、該リセット解除信号を出力する。
【００６０】
したがって、より安定して第１の制御回路に含まれる該論理回路をリセット解除することができる。
【００６１】
また、該電圧ＶＲがより安定して立ち上がるため、電圧ＶＲの立ち上がりを検知するための回路を簡略化することができる。これにより、リセット回路１３の回路構成をより簡単にすることができる。すなわち、電流ドライバ回路２００の回路面積を削減することができる。
【００６２】
ここで、以上のような構成を有する電流ドライバ回路２００の動作の一例について説明する。
【００６３】
なお、ここでは、電源８が立ち上がる際における、電流ドライバ回路２００の立ち上げ動作について説明する。また、電流ドライバ回路２００が通常動作する通常動作モードは、既述の電流ドライバ回路１００が通常動作する通常動作モードと同様である。
【００６４】
先ず、電源８の立ち上げ前に、信号入力端子１１から入力された制御信号Ｓｃに応じて、第２のトランジスタ１０がオンされ、且つ、降圧レギュレータ９が非活性化される。
【００６５】
これにより、第１のトランジスタ２のゲートが接地されるため、オペアンプ４の出力に拘わらず、この第１のトランジスタ２がオフする。すなわち、出力端子１には電流が流れない。
【００６６】
次に、電源８の立ち上げ後、電源電圧ＶＤＤのレベルが第２の制御回路１２が駆動可能なレベルまで達するのに同期して、第２の制御回路１２が第２のトランジスタ１０を制御信号Ｓｃに拘わらず強制的にオン状態を維持させる。
【００６７】
これにより、第１のトランジスタ２のゲートが継続して接地されるため、オペアンプ４の出力に拘わらず、この第１のトランジスタ２がオフする。すなわち、出力端子１には電流が流れない状態が続く。
【００６８】
その後、制御信号Ｓｃに応じて、降圧レギュレータ９が活性化され、降圧レギュレータ９が電源電圧ＶＤＤの降圧動作を開始する。
【００６９】
このとき、上述のように、第２のトランジスタ１０は、オン状態を維持する。これにより、第１のトランジスタ２のゲートが継続して接地されるため、オペアンプ４の出力に拘わらず、この第１のトランジスタ２がオフする。すなわち、出力端子１には電流が流れない状態が続く。
【００７０】
その後、降圧レギュレータ９が出力する電圧ＶＲのレベルが第１の制御回路７が駆動可能なレベルまで達するのに同期して、第１の制御回路７が第２の制御回路１２に第２のトランジスタ１０を制御信号Ｓｃに拘わらず強制的にオフ状態にさせる。
【００７１】
ここで、降圧レギュレータ９が出力する電圧ＶＲのレベルが第１の制御回路７が駆動可能なレベルまで達するとき、オペアンプ４に供給される電圧ＶＲもオペアンプ４が所望の動作をすることができる状態である。すなわち、オペアンプ４が安定してフィードバック動作をすることが可能な状態である。
【００７２】
そして、上述のように、第１の制御回路７が第２の制御回路１２に第２のトランジスタ１０を制御信号Ｓｃに拘わらず強制的にオフ状態にさせることにより、安定に動作した状態のオペアンプ４の出力に応じて、第１のトランジスタ２が制御される状態になる。すなわち、出力端子１には、第１の制御回路７から出力された制御電圧Ｖｃに応じて、安定して電流が流れるようになる。
【００７３】
以上の電流ドライバ回路２００の動作により、電源８の立ち上げの際にオペアンプ４の動作が安定するまで、出力端子１の電流を制限することができる。そして、電流ドライバ回路２００は、オペアンプ４が安定動作した状態で、出力端子１に流れる電流を制御することができる。
【００７４】
さらに、電流ドライバ回路２００の動作により、電源８の通電状態において降圧レギュレータ９を非活性化することが可能になる。これにより、電源８から直接電源電圧ＶＤＤが駆動電圧として降圧レギュレータ９に供給される場合と比較して、いわゆる待機時消費電力を低減することができる。
【００７５】
以上のように、本実施例に係る電流ドライバ回路によれば、出力電流をより精度よく制御することができる。
【００７６】
特に、本実施例に係る電流ドライバ回路によれば、実施例１と比較して、消費電流を低減することができる。
【図面の簡単な説明】
【００７７】
【図１】本発明の一態様である実施例１に係る電流ドライバ回路１００の構成の一例を示す回路図である。
【図２】電流ドライバ回路１００の出力電流と、設定電圧および制御電圧との関係を示す図である。
【図３】本発明の一態様である実施例２に係る電流ドライバ回路２００の構成の一例を示す回路図である。
【符号の説明】
【００７８】
１  電流出力端子
２  第１のトランジスタ
３  第１のセンス抵抗
４  オペアンプ
４ａ  反転入力端子
４ｂ  非反転入力端子
５  極性切換回路５
５ａ  入力極性切換部
５ａ１  第１の切換端子
５ａ２  第２の切換端子
５ｂ  出力極性切換部
６  第１の接点
７  第１の制御回路
８  電源
９  降圧レギュレータ
１０  第２のトランジスタ
１１  信号入力端子
１２  第２の制御回路
１３  リセット回路
１００、２００  電流ドライバ回路
【図１】
2010130170.tif 000003
【図２】
2010130170.tif 000004
【図３】
2010130170.tif 000005