(57)【要約】【課題】発光効率の低下を抑制することが可能な窒化物半導体発光素子の製造方法を提供する。【解決手段】この窒化物半導体発光素子の製造方法は、Ｙ方向に延びるリッジ部２２を形成する工程と、Ｙ方向と直交するＸ方向においてリッジ部２２に対応する領域を挟むように、Ｙ方向に延びる溝部３３ａおよび３３ｂを形成する工程とを備えている。そして、溝部３３ａおよび３３ｂを形成する工程は、リッジ部２２に対応する領域から所定の距離を隔てた領域に溝部３３ａを形成し、リッジ部２２に対応する領域から所定の距離よりも小さい距離を隔てた領域に溝部３３ｂを形成する工程を含み、溝部３３ａの形成はレーザ光によるスクライブ処理によって行い、溝部３３ｂの形成は機械的なスクライブ処理によって行う。【選択図】図１０
2010141115.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、第１方向に延びるリッジ部を有する半導体素子層を形成する工程と、
前記半導体素子層上に第１電極を形成するとともに、前記基板の前記半導体素子層が形成された面とは反対側の裏面上に第２電極を形成する工程と、
前記第１方向と直交する第２方向において前記リッジ部に対応する領域を挟むように、前記第１方向に延びる素子分離用の第１溝部および第２溝部を形成する工程と、
前記第１溝部および前記第２溝部に沿って素子を分割する工程とを備え、
前記第１溝部および前記第２溝部を形成する工程は、前記リッジ部に対応する領域から所定の距離を隔てた領域に前記第１溝部を形成し、前記リッジ部に対応する領域から前記所定の距離よりも小さい距離を隔てた領域に前記第２溝部を形成する工程を含み、
前記第１溝部の形成はレーザ光によるスクライブ処理によって行い、前記第２溝部の形成は機械的なスクライブ処理によって行うことを特徴とする窒化物半導体発光素子の製造方法。
【請求項２】
前記第２電極側から前記第１溝部および前記第２溝部を形成することを特徴とする請求項１に記載の窒化物半導体発光素子の製造方法。
【請求項３】
前記第１溝部の形成領域に欠陥を集中させておくことを特徴とする請求項１または２に記載の窒化物半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物半導体発光素子の製造方法に関する。
【背景技術】
【０００２】
従来、窒化物半導体発光素子として、所定方向に延びる細長状のリッジ部を有する半導体素子層を少なくとも備えた窒化物半導体レーザ素子が知られている（たとえば、特許文献１参照）。以下に、従来の窒化物半導体レーザ素子の一例について簡単に説明する。
【０００３】
従来の窒化物半導体レーザ素子では、第１方向に延びる細長状のリッジ部を有する半導体素子層が半導体基板上に形成されている。半導体基板上の半導体素子層は、ｎ側半導体層、活性層およびｐ側半導体層がこの順番で半導体基板側から積層された構造となっている。そして、ｐ側半導体層には第１方向に延びる細長状の凸部が設けられており、その凸部によってリッジ部が構成されている。また、ｐ側半導体層上にはｐ側電極が形成されているとともに、半導体基板の裏面上にはｎ側電極が形成されている。
【０００４】
また、上記した従来の窒化物半導体レーザ素子は、たとえば、以下のようなプロセスを経て製造される。
【０００５】
すなわち、まず、有機金属気相成長（ＭＯＣＶＤ）法などを用いて、ウェハ（半導体基板）上に、ｎ側半導体層、活性層およびｐ側半導体層をこの順番でエピタキシャル成長させる。そして、フォトリソグラフィ技術およびエッチング技術などを用いて、ｐ側半導体層の所定部分をエッチング除去する。これにより、第１方向に延びるストライプ状の凸部（リッジ部となる部分）をｐ側半導体層に形成する。また、真空蒸着法などを用いて、ｐ側半導体層上にｐ側電極を形成し、半導体基板の裏面上にｎ側電極を形成する。このようにして、素子部（窒化物半導体レーザ素子となる部分）がマトリクス状に配置された構造体を得る。
【０００６】
次に、リッジ部が延びる方向と直交する第２方向に沿って、素子部がマトリクス状に配置された構造体を劈開する。すなわち、素子部がマトリクス状に配置された構造体をバー状に分割し、素子部が第２方向に一列に配列された構造体を形成する。この後、バー状の構造体にレーザ光を照射することにより、バー状の構造体を素子部毎に分離するための溝部を第１方向に延びるように形成する。そして、素子分離用の溝部に沿って、バー状の構造体を素子部毎に分割する
【特許文献１】特開２００６−２２９１７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、従来では、上記した構成において、リッジ部の形成位置が素子の中心から第２方向（リッジ部が延びる方向と直交する方向）にずれている、すなわち、リッジ部が素子の一方端側に寄せられているものがある。しかしながら、このような窒化物半導体レーザ素子を従来の方法で製造しようとすると、リッジ部が寄せられた側に素子分離用の溝部を形成する際に、リッジ部に対応する領域がレーザ光の熱によって加熱されて劣化してしまう。その結果、発光効率が低下するという問題が生じる。
【０００８】
この発明は、上記のような課題を解決するためになされたものであり、この発明の目的は、発光効率の低下を抑制することが可能な窒化物半導体発光素子の製造方法を提供することである。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明の一の局面による窒化物半導体発光素子の製造方法は、基板上に、第１方向に延びるリッジ部を有する半導体素子層を形成する工程と、その半導体素子層上に第１電極を形成するとともに、基板の半導体素子層が形成された面とは反対側の裏面上に第２電極を形成する工程と、第１方向と直交する第２方向においてリッジ部に対応する領域を挟むように、第１方向に延びる素子分離用の第１溝部および第２溝部を形成する工程と、第１溝部および第２溝部に沿って素子を分割する工程とを備えている。そして、第１溝部および第２溝部を形成する工程は、リッジ部に対応する領域から所定の距離を隔てた領域に第１溝部を形成し、リッジ部に対応する領域から所定の距離よりも小さい距離を隔てた領域に第２溝部を形成する工程を含み、第１溝部の形成はレーザ光によるスクライブ処理によって行い、第２溝部の形成は機械的なスクライブ処理によって行う。
【００１０】
この一の局面による窒化物半導体発光素子の製造方法では、上記のように、素子分離用の第２溝部（リッジ部に対応する領域からの距離が小さい方の溝部）を機械的なスクライブ処理により形成することによって、第２溝部の形成位置がリッジ部に対応する領域から近かったとしても、第２溝部の形成時にリッジ部に対応する領域が加熱されるのを抑制することができる。その結果、リッジ部に対応する領域の熱による劣化が低減されるので、発光効率が低下するのを抑制することが可能となる。また、素子分離用の第１溝部（リッジ部に対応する領域からの距離が大きい方の溝部）をレーザ光によるスクライブ処理により形成することによって、レーザ光によるスクライブ処理は刃物などの摩耗部材を必要としないので、製造コストの削減を図ることができる。なお、レーザ光によるスクライブ処理により第１溝部を形成したとしても、第１溝部の形成位置はリッジ部に対応する領域からの距離が大きいので、第１溝部の形成時に劣化の原因となるほどの熱がリッジ部に対応する領域にまで加わるのを抑制することができる。すなわち、レーザ光によるスクライブ処理により第１溝部を形成することで、発光効率が大きく低下してしまうという不都合が発生することはない。
【００１１】
上記一の局面による窒化物半導体発光素子の製造方法において、好ましくは、第２電極側から第１溝部および第２溝部を形成する。この場合には、第２電極のリッジ部に対応する領域に熱が加わりにくくなり、抵抗が高くなってしまうのを抑制することができる。これにより、発光効率の低下が抑制される。また、第１溝部および第２溝部の形成位置をリッジ部から遠ざけることができるので、リッジ部が損傷するのを抑制することができる。このため、発光効率の低下をより抑制することができる。
【００１２】
上記一の局面による窒化物半導体発光素子の製造方法において、第１溝部の形成領域に欠陥を集中させておくことが好ましい。このようにすれば、欠陥集中領域がリッジ部から遠ざかることになり、リッジ部に欠陥が生じるのを抑制することができる。これにより、発光効率の低下のさらなる抑制を図ることができる。
【発明の効果】
【００１３】
以上のように、本発明によれば、発光効率の低下を抑制することが可能な窒化物半導体発光素子の製造方法を容易に得ることができる。
【発明を実施するための最良の形態】
【００１４】
図１は、本発明の一実施形態による窒化物半導体発光素子の製造方法を用いて製造される窒化物半導体発光素子の断面図であり、図２は、図１に示した窒化物半導体発光素子の活性層の拡大断面図である。以下に、図１および図２を参照して、本発明の一実施形態による窒化物半導体発光素子の製造方法を用いて製造される窒化物半導体発光素子の構成について説明する。
【００１５】
本実施形態の窒化物半導体発光素子の製造方法を用いて製造される窒化物半導体発光素子は窒化物半導体レーザ素子２０であり、図１に示すように、ｎ型ＧａＮ基板１上に形成された半導体素子層２１を少なくとも備えている。なお、ｎ型ＧａＮ基板１は、本発明の「基板」の一例である。
【００１６】
具体的に言うと、ｎ型ＧａＮ基板１上には、アンドープＡｌ0.01Ｇａ0.99Ｎからなるバッファ層２が約０．８μｍの厚みで形成されている。そして、そのバッファ層２上に、Ｇｅがドープされたｎ型Ａｌ0.07Ｇａ0.93Ｎからなるｎ型クラッド層３が約１．８μｍの厚みで形成されている。
【００１７】
ｎ型クラッド層３上には、多重量子井戸（ＭＱＷ）構造の活性層４が形成されている。この活性層４は、図２に示すように、アンドープＩｎ0.02Ｇａ0.98Ｎからなる４つの障壁層４ａと、アンドープＩｎ0.15Ｇａ0.85Ｎからなる３つの井戸層４ｂとを含むものである。障壁層４ａおよび井戸層４ｂは、それぞれが約２０ｎｍの厚みおよび約３．５ｎｍの厚みを有しており、１つずつ交互に積層されている。なお、活性層４は単一量子井戸（ＳＱＷ）構造であってもよい。
【００１８】
活性層４上には、図１に示すように、Ｍｇがドープされたｐ型Ａｌ0.07Ｇａ0.93Ｎからなるｐ型クラッド層５が形成されている。また、ｐ型クラッド層５には凸部が設けられており、その凸部の厚みが約０．４５μｍとなっているとともに、凸部以外の部分である平坦部の厚みが約０．０５μｍとなっている。さらに、ｐ型クラッド層５の凸部上には、アンドープＩｎ0.07Ｇａ0.93Ｎからなるｐ側コンタクト層６が約３ｎｍの厚みで形成されている。そして、ｐ型クラッド層５の凸部とｐ側コンタクト層６とを含む部分がリッジ部２２として機能する。なお、このリッジ部２２は、共振器方向（紙面に対して垂直な方向）に延びる細長形状であり、そのＸ方向（リッジ部２２が延びる方向と直交する方向）の幅が約１．５μｍとなっている。
【００１９】
また、図示しないが、ｎ型クラッド層３と活性層４との間には、アンドープＡｌ0.2Ｇａ0.8Ｎからなるｎ側キャリアブロック層が約２０ｎｍの厚みで形成されており、活性層４とｐ型クラッド層５との間には、ｐ側光ガイド層およびｐ側キャリアブロック層が活性層４側からこの順番で形成されている。ｐ側光ガイド層は、アンドープＩｎ0.01Ｇａ0.99Ｎからなっているとともに、約０．１μｍの厚みを有している。また、ｐ側キャリアブロック層は、アンドープＡｌ0.2Ｇａ0.8Ｎからなっているとともに、約２０ｎｍの厚みを有している。
【００２０】
ＧａＮ基板１上に形成された半導体素子層２１は、上記した種々の窒化物半導体層（２〜６）を含んでいる。そして、そのＸ方向の幅が約２００μｍとなっている。
【００２１】
なお、本実施形態では、素子の一方端側（図１の左側）に欠陥集中領域２３を設けることにより、それ以外の領域に生じる欠陥を低減させている。そして、リッジ部２２の形成位置を素子の一方端側とは反対の他方端側（図１の右側）にずらすことで、リッジ部２２を欠陥集中領域２３から遠ざけるようにしている。
【００２２】
このリッジ部２２上には、約１ｎｍの厚みを有するＰｔ層と、約１０ｎｍの厚みを有するＰｄ層とが順次形成されている。そして、Ｐｔ層とＰｄ層とを含む積層体がｐ側オーミック電極７となっている。なお、ｐ側オーミック電極７は、本発明の「第１電極」の一例である。
【００２３】
また、ｐ型クラッド層５の平坦部上には電流ブロック層８が形成されており、その電流ブロック層８によってリッジ部２２の側面が覆われている。この電流ブロック層８は、ＳｉＯ2からなり、かつ、約０．２μｍの厚みを有している。
【００２４】
電流ブロック層８上には、電流ブロック層８の開口を介してｐ側オーミック電極７と接続するｐ側パッド電極９が形成されている。このｐ側パッド電極９は、約３０ｎｍの厚みを有するＴｉ層と、約１５０ｎｍの厚みを有するＰｄ層と、約３μｍの厚みを有するＡｕ層とを含む積層体からなっており、それらは、Ｔｉ層、Ｐｄ層およびＡｕ層の順番で下層から上層に向かって積層されている。なお、ｐ側パッド電極９は、本発明の「第１電極」の一例である。
【００２５】
また、ｎ型ＧａＮ基板１の半導体素子層２１が形成された面とは反対側の裏面上には、ｎ型ＧａＮ基板１側から順に、約６ｎｍの厚みを有するＡｌ層と、約１０ｎｍの厚みを有するＰｄ層と、約３００ｎｍの厚みを有するＡｕ層とが形成されている。そして、Ａｌ層とＰｄ層とＡｕ層とを含む積層体がｎ側電極（ｎ側オーミック電極およびｎ側パッド電極）１０となっている。なお、ｎ側電極１０は、本発明の「第２電極」の一例である。
【００２６】
本実施形態の窒化物半導体発光素子の製造方法では、上記のような構成の窒化物半導体レーザ素子２０を製造することができる。
【００２７】
ところで、本実施形態の窒化物半導体発光素子の製造方法を用いると、素子のＸ方向の一方端側および他方端側のそれぞれに、ｎ側電極１０からｎ型ＧａＮ基板１の途中の深さにまで達する加工痕（切り込まれた部分）２０ａおよび２０ｂが残る。一方端側の加工痕２０ａは、素子分離工程時にレーザ光によるスクライブ処理が行われることで形成されるものであり、他方端側の加工痕２０ｂは、素子分離工程時に機械的なスクライブ処理が行われることで形成されるものである。なお、一方端側の加工痕２０ａの切り込み深さ（ｎ型Ｇａ基板１の厚み方向の深さ）は約４０μｍであるとともに、他方端側の加工痕２０ｂの切り込み深さは約５μｍである。
【００２８】
図３〜図１１は、本発明の一実施形態による窒化物半導体発光素子の製造方法を説明するための断面図および平面図である。以下に、図１〜図１１を参照して、本発明の一実施形態による窒化物半導体発光素子の製造方法（窒化物半導体レーザ素子の製造プロセス）について説明する。
【００２９】
本実施形態では、まず、図３に示すように、有機金属気相成長（ＭＯＣＶＤ）法を用いて、ｎ型ＧａＮ基板（ウェハ）１上に、種々の窒化物半導体層（２〜６）をエピタキシャル成長させる。
【００３０】
具体的には、欠陥集中領域２３が設けられたｎ型ＧａＮ基板１を準備し、それをＭＯＣＶＤ装置にセットする。そして、基板温度を約１１６０℃に保持するとともに、キャリアガスとしてのＨ2ガスと、原料ガスとしてのＮＨ3ガス、トリメチルガリウム（ＴＭＧａ）ガスおよびトリメチルアルミニウム（ＴＭＡｌ）ガスとを供給し、約１．１μｍ／ｈの速度でエピタキシャル成長を行う。これにより、ｎ型ＧａＮ基板１上に、アンドープＡｌ0.01Ｇａ0.99Ｎからなるバッファ層２（厚み：約０．８μｍ）が形成される。
【００３１】
この後、ｎ型ドーパントであるＧｅを含むモノゲルマン（ＧｅＨ4）ガスを原料ガスとして新たに加えて、約１．１μｍ／ｈの速度でエピタキシャル成長を行うことによって、バッファ層２上に、Ｇｅがドープされたｎ型Ａｌ0.07Ｇａ0.93Ｎからなるｎ型クラッド層３（厚み：約１．８μｍ）を形成する。そして、ＧｅＨ4ガスの供給を止め  約１μｍ／ｈの速度でエピタキシャル成長を行うことにより、ｎ型クラッド層３上に、アンドープＡｌ0.2Ｇａ0.8Ｎからなるｎ側キャリアブロック層（厚み：約２０ｎｍ）を形成する。なお、図面の簡略化のため、ｎ側キャリアブロック層は図示していない。
【００３２】
次に、基板温度を約１１６０℃から約８５０℃に下げる。そして、キャリアガスとしてのＮ2ガスと、原料ガスとしてのＮＨ3ガス、トリエチルガリウム（ＴＥＧａ）ガスおよびトリメチルインジウム（ＴＭＩｎ）ガスとを供給することにより、ｎ側キャリアブロック層（図示せず）上に、アンドープＩｎ0.02Ｇａ0.98Ｎからなる４つの障壁層４ａ（図２参照）と、アンドープＩｎ0.15Ｇａ0.85Ｎからなる３つの井戸層４ｂ（図２参照）とを約０．２５μｍ／ｈの速度で１つずつ交互にエピタキシャル成長させる。これにより、４つの障壁層４ａ（厚み：約２０ｎｍ）と３つの井戸層４ｂ（厚み：約３．５ｎｍ）とを含むＭＱＷ構造の活性層４が形成される。
【００３３】
続いて、同様の条件でエピタキシャル成長を行うことによって、活性層４上に、アンドープＩｎ0.01Ｇａ0.99Ｎからなるｐ側光ガイド層（厚み：約０．１μｍ）を形成する。この後、原料ガスをＮＨ3ガス、ＴＭＧａガスおよびＴＭＡｌガスに変更し、約１．２μｍ／ｈの速度でエピタキシャル成長を行うことにより、ｐ側光ガイド層上に、アンドープＡｌ0.2Ｇａ0.8Ｎからなるｐ側キャリアブロック層（厚み：約２０ｎｍ）を形成する。なお、図面の簡略化のため、ｐ側光ガイド層およびｐ側キャリアブロック層は図示していない。
【００３４】
次に、基板温度を約８５０℃から約１１６０℃に上げる。そして、ｐ型ドーパントであるＭｇを含むシクロペンタジエニルマグネシウム（Ｍｇ（Ｃ5Ｈ5）2）ガスを原料ガスとして新たに加えて、約１．１μｍ／ｈの速度でエピタキシャル成長を行うことにより、ｐ側キャリアブロック層（図示せず）上に、Ｍｇがドープされたｐ型Ａｌ0.07Ｇａ0.93Ｎからなるｐ型クラッド層５（厚み：約０．４５μｍ）を形成する。さらに、基板温度を約１１６０℃から約８５０℃に下げるとともに、Ｍｇ（Ｃ5Ｈ5）2ガスの供給を止め、約０．２５μｍ／ｈの速度でエピタキシャル成長を行うことにより、ｐ型クラッド層５上に、アンドープＩｎ0.07Ｇａ0.93Ｎからなるｐ側コンタクト層６（厚み：約３ｎｍ）を形成する。
【００３５】
上記のようにして、ｎ型ＧａＮ基板１上に、種々の窒化物半導体層（２〜６）からなる半導体素子層２１を形成する。なお、この半導体素子層２１には、ｎ型ＧａＮ基板１の欠陥が伝播する。すなわち、欠陥集中領域２３が半導体素子層２１にも設けられた状態となる。
【００３６】
次に、図４に示すように、ｐ側コンタクト層６上のリッジ部２２に対応する領域にエッチングマスク（ＳｉＯ2膜）３０を形成した後、Ｃｌ2ガスによる反応性イオンエッチング法を用いて、ｐ側コンタクト層６の上面からｐ型クラッド層５の途中の深さ（ｐ型クラッド層５の上面から約０．４μｍの深さ）までをエッチング除去する。続いて、エッチングマスク３０を除去する。これにより、図５に示すように、半導体素子層２１に、Ｙ方向（第１方向）に延びるストライプ状のリッジ部（ｐ型クラッド層５の凸部とｐ側コンタクト層６とを含む部分）２２が形成される。なお、半導体素子層２１にリッジ部２２を形成する際には、そのリッジ部２２が欠陥集中領域２３から遠ざかるようにする。このため、互いに隣り合うリッジ部２２の間隔が大きい部分と小さい部分とが混在することになる。
【００３７】
この後、図６に示すように、プラズマＣＶＤ法を用いて、約０．２μｍの厚みを有するＳｉＯ2膜を全面上に形成した後、そのＳｉＯ2膜のリッジ部２２に対応する領域を除去することによって、リッジ部２２に対応する領域に開口を持ち、かつ、リッジ部２２の側面を覆う電流ブロック層（約０．２μｍの厚みを有するＳｉＯ2膜）８をｐ型クラッド層５の平坦部上に形成する。
【００３８】
そして、電子ビーム蒸着法を用いて、リッジ部２２上に、約１ｎｍの厚みを有するＰｔ層と、約１０ｎｍの厚みを有するＰｄ層とをこの順番で積層する。これにより、Ｐｔ層とＰｄ層とを含む積層体からなるｐ側オーミック電極７が形成される。続いて、電子ビーム蒸着法を用いて、電流ブロック層８上に、約３０ｎｍの厚みを有するＴｉ層と、約１５０ｎｍの厚みを有するＰｄ層と、約３μｍの厚みを有するＡｕ層とをこの順番で積層する。これにより、Ｔｉ層とＰｄ層とＡｕ層とを含む積層体からなるｐ側パッド電極９が形成される。なお、このｐ側パッド電極９を形成する際には、ｐ側パッド電極９が電流ブロック層８の開口を介してｐ側オーミック電極７と接続された状態となるようにする。
【００３９】
さらに、ｎ型ＧａＮ基板１を所定の厚みになるまで裏面側から研磨した後、電子ビーム蒸着法を用いて、ｎ型ＧａＮ基板１の裏面上に、約６ｎｍの厚みを有するＡｌ層と、約１０ｎｍの厚みを有するＰｄ層と、約３００ｎｍの厚みを有するＡｕ層とをこの順番で形成する。このようにして、図７および図８に示すように、Ａｌ層とＰｄ層とＡｕ層とを含む積層体からなるｎ側電極１０を形成し、素子部（窒化物半導体レーザ素子２０となる部分）がマトリクス状に配置された構造体３１を得る。
【００４０】
次に、構造体３１を劈開するための溝部（図示せず）をＸ方向に延びるように形成し、その劈開用の溝部に沿って構造体３１を劈開する。このようにして、図９に示すように、素子部がＸ方向に一列に配列されたバー状の構造体３２を得る。なお、この構造体３２の劈開面３２ａは共振器面となる。この後、図示しないが、構造体３２の劈開面３２ａ上に端面コート膜を形成する。
【００４１】
バー状の構造体３２を得た後、図１０および図１１に示すように、その構造体３２を素子部毎に分離するための溝部３３をＹ方向（第１方向）に延びるように形成する。この素子分離用の溝部３３を形成する際には、ｎ側電極１０を貫通してｎ型ＧａＮ基板１の途中の深さに達するまで切り込みが入るように、構造体３２の裏面側（ｎ側電極１０側）からスクライブ処理を行う。さらに、Ｘ方向（第２方向）に互いに隣り合うリッジ部２２に対応する領域間の中心付近に１つずつ切り込みを入れる。これにより、Ｘ方向（第２方向）において素子分離用の溝部３３がリッジ部２２に対応する領域を挟んだ状態になるとともに、リッジ部２２に対応する領域からの距離が大きい領域に位置する溝部（第１溝部）３３ａと、リッジ部２２に対応する領域からの距離が小さい領域に位置する溝部（第２溝部）３３ｂとが設けられることになる。なお、一方の溝部３３ａの形成領域は、リッジ部２２に対応する領域から約１２５μｍの距離を隔てた領域で、かつ、欠陥が集中している領域である。また、他方の溝部３３ｂの形成領域は、リッジ部２２に対応する領域から約７５μｍの距離を隔てた領域で、かつ、欠陥が少ない領域である。
【００４２】
ここで、本実施形態では、素子分離用の溝部３３（溝部３３ａおよび３３ｂ）を形成する際に、レーザ光によるスクライブ処理と機械的なスクライブ処理とを併用する。具体的には、レーザ光によるスクライブ処理により一方の溝部３３ａを形成し、機械的なスクライブ処理（たとえば、ダイヤモンドカッターを用いたスクライブ処理）により他方の溝部３３ｂを形成する。この場合、レーザ光によるスクライブ処理で得られる一方の溝部３３ａおよび機械的なスクライブ処理で得られる他方の溝部３３ｂのそれぞれの溝深さが互いに異なる。すなわち、レーザ光によるスクライブ処理で得られる一方の溝部３３ａの切り込み深さは約４０μｍとなり、機械的なスクライブ処理で得られる他方の溝部３３ｂの切り込み深さは約５μｍとなる。
【００４３】
なお、図１０では、レーザ光によるスクライブ処理で得られる一方の溝部３３ａが構造体３２の劈開面３２ａに達していないように図示しているが、一方の溝部３３ａが構造体３２の劈開面３２ａにまで達していてもよい。ただし、レーザ光によるスクライブ処理で得られる一方の溝部３３ａが構造体３２の劈開面３２ａに達しないようにすれば、レーザ光を照射することで生成されるデブリ（ｎ型ＧａＮ基板１やｎ側電極１０の構成材料が蒸発して粉状になったもの）の共振器面への付着が抑制され、発光強度の低下を抑制することができる。また、図１０では、機械的なスクライブ処理で得られる他方の溝部３３ｂが構造体３２の劈開面３２ａにまで達しているように図示しているが、他方の溝部３３ｂが構造体３２の劈開面３２ａに達していなくてもよい。
【００４４】
最後に、素子分離用の溝部３３に沿って構造体３２を分割することによって、構造体３３が素子部毎に分離された状態にする。このようにして、図１に示した窒化物半導体レーザ素子２０が製造される。
【００４５】
本実施形態では、上記のように、リッジ部２２に対応する領域からの距離が小さい方の素子分離用の溝部３３ｂを機械的なスクライブ処理により形成することによって、溝部３３ｂの形成位置がリッジ部２２に対応する領域から近かったとしても、溝部３３ｂの形成時にリッジ部２２に対応する領域が加熱されるのを抑制することができ、リッジ部２２に対応する領域の熱による劣化が低減される。具体的には、ｎ側電極１０のリッジ部２２に対応する領域に熱が加わりにくくなり、抵抗が高くなってしまうのを抑制することができる。その結果、発光効率が低下するのを抑制することが可能となる。また、リッジ部２２に対応する領域からの距離が大きい方の素子分離用の溝部３３ａをレーザ光によるスクライブ処理により形成することによって、レーザ光によるスクライブ処理は刃物などの摩耗部材を必要としないので、製造コストの削減を図ることができる。なお、レーザ光によるスクライブ処理により溝部３３ａを形成したとしても、その溝部３３ａの形成位置はリッジ部２２に対応する領域からの距離が大きいので、溝部３３ａの形成時に劣化の原因となるほどの熱がリッジ部２２に対応する領域にまで加わるのを抑制することができる。すなわち、レーザ光によるスクライブ処理により溝部３３ａを形成することで、発光効率が大きく低下してしまうという不都合が発生することはない。
【００４６】
また、本実施形態では、上記のように、ｎ側電極１０側から素子分離用の溝部３３ａおよび３３ｂを形成することによって、溝部３３ａおよび３３ｂの形成位置をリッジ部２２から遠ざけることができるので、リッジ部２２が損傷するのを抑制することができる。これにより、発光効率の低下をより抑制することができる。
【００４７】
また、本実施形態では、上記のように、素子分離用の溝部３３ａの形成領域に欠陥を集中させておくことによって、欠陥集中領域２３がリッジ部２２から遠ざかることになり、リッジ部２２に欠陥が生じるのを抑制することができる。これにより、発光効率の低下のさらなる抑制を図ることができる。
【００４８】
次に、上記した効果を確認するために行った実験の結果について説明する。
【００４９】
この確認実験では、まず、本実施形態の製造方法を用いて窒化物半導体レーザ素子を製造し、しきい値電流、動作電流、動作電圧および発光効率を調べた。この後、その窒化物半導体レーザ素子のリッジ部に対応する領域から近い領域（リッジ部から４０μｍを隔てた領域）にレーザスクライバで傷を入れた状態で、しきい値電流、動作電流、動作電圧および発光効率を調べた。その結果、窒化物半導体レーザ素子のリッジ部に対応する領域から近い領域にレーザスクライバで傷を入れると、傷を入れる前の窒化物半導体レーザ素子に比べて、しきい値電流、動作電流、動作電圧および発光効率がそれぞれ劣化することが判明した。具体的には、しきい値電流が１．７％劣化し、動作電流が１．１％劣化し、動作電圧が１．２％劣化した。また、発光効率が０．５％劣化した。
【００５０】
今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【図面の簡単な説明】
【００５１】
【図１】本発明の一実施形態による窒化物半導体発光素子の製造方法を用いて製造される窒化物半導体発光素子の断面図である。
【図２】図１に示した窒化物半導体発光素子の活性層の拡大断面図である。
【図３】本発明の一実施形態による窒化物半導体発光素子の製造方法を説明するための断面図である。
【図４】本発明の一実施形態による窒化物半導体発光素子の製造方法を説明するための断面図である。
【図５】本発明の一実施形態による窒化物半導体発光素子の製造方法を説明するための平面図である。
【図６】本発明の一実施形態による窒化物半導体発光素子の製造方法を説明するための断面図である。
【図７】本発明の一実施形態による窒化物半導体発光素子の製造方法を説明するための平面図である。
【図８】本発明の一実施形態による窒化物半導体発光素子の製造方法を説明するための断面図である。
【図９】本発明の一実施形態による窒化物半導体発光素子の製造方法を説明するための平面図である。
【図１０】本発明の一実施形態による窒化物半導体発光素子の製造方法を説明するための平面図である。
【図１１】本発明の一実施形態による窒化物半導体発光素子の製造方法を説明するための断面図である。
【符号の説明】
【００５２】
１  ｎ型ＧａＮ基板（基板）
７  ｐ側オーミック電極（第１電極）
９  ｐ側パッド電極（第１電極）
１０  ｎ側電極（第２電極）
２１  半導体素子層
２２  リッジ部
２３  欠陥集中領域
３３  溝部
３３ａ  溝部（第１溝部）
３３ｂ  溝部（第２溝部）
【図１】
2010141115.tif 000003
【図２】
2010141115.tif 000004
【図３】
2010141115.tif 000005
【図４】
2010141115.tif 000006
【図５】
2010141115.tif 000007
【図６】
2010141115.tif 000008
【図７】
2010141115.tif 000009
【図８】
2010141115.tif 000010
【図９】
2010141115.tif 000011
【図１０】
2010141115.tif 000012
【図１１】
2010141115.tif 000013