(57)【要約】【課題】メインメモリ３０と外部デバイス４０ａ及び４０ｂとの間のデータ転送効率を向上させることができ、ひいては、半導体システムの性能を向上させることができる。【解決手段】半導体装置１は、メインメモリ３０と接続可能に構成された第１半導体集積回路１０と、第１半導体集積回路１０に接続され、且つ、所定の外部デバイス４０ａ及び４０ｂと接続可能に構成された第２半導体集積回路２０と、を備えている。また、第１半導体集積回路１０は、メインメモリ３０からのデータの読み出し及びメインメモリ３０へのデータの書き込みを制御するメモリコントローラ１４と、メインメモリ３０から読み出されたデータを第２半導体集積回路２０へ転送するデータ転送部１８と、を有している。また、第２半導体集積回路２０は、データ転送部１８によって転送されたデータを記憶する格納部２４と、格納部２４に記憶されたデータを外部デバイス４０ａ及び４０ｂに転送する通信部２２ａ及び２２ｂと、を有している。【選択図】図１
2010205028.tif 000002
【特許請求の範囲】
【請求項１】
メインメモリと接続可能に構成された第１半導体集積回路と、
前記第１半導体集積回路に接続され、且つ、所定の外部デバイスと接続可能に構成された第２半導体集積回路と、を備え、
前記第１半導体集積回路は、前記メインメモリからのデータの読み出し及び前記メインメモリへのデータの書き込みを制御するメモリコントローラと、前記メインメモリから読み出されたデータを前記第２半導体集積回路へ転送するデータ転送部と、を有し、
前記第２半導体集積回路は、前記データ転送部によって転送されたデータを記憶する格納部と、前記格納部に記憶されたデータを前記外部デバイスに転送する通信部と、
を有することを特徴とする半導体装置。
【請求項２】
前記第１半導体集積回路は、さらに、前記第１及び第２半導体集積回路を制御するプロセッサを有する請求項１に記載の半導体装置。
【請求項３】
前記データ転送部は、前記メインメモリから読み出されたデータのうち、ディスクリプタデータに含まれる記憶アドレスを書き換える請求項１又は２に記載の半導体装置。
【請求項４】
前記データ転送部は、前記通信部のＤＭＡ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ）転送機能を起動する請求項１乃至３の何れか１項に記載の半導体装置。
【請求項５】
メインメモリと、所定の外部デバイスとの間の通信制御を行うように構成された半導体集積回路と、に接続可能な半導体集積回路において、
前記メインメモリからのデータの読み出し及び前記メインメモリへのデータの書き込みを制御するメモリコントローラと、
前記メモリから読み出されたデータを前記外部デバイスとの間の通信制御を行うように構成された半導体集積回路へ転送するデータ転送部と、
を備えることを特徴とする半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体集積回路に関し、特に、メインメモリに接続可能な半導集積回路、並びに、当該半導体集積回路及び外部デバイスに接続可能な半導体集積回路を備えた半導体装置に関する。
【背景技術】
【０００２】
近年、画像データや音声データは、データ量が増大し、且つ、高度化してきている。そのため、それらのデータを処理するためのデータ処理部の回路規模が大規模化している。また、外部デバイスとの間の通信方式も多用化してきている。そのため、多種多様な通信方式（例えば、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）、ＳＡＴＡ（Ｓｅｒｉａｌ−ＡＴ  Ａｔｔａｃｈｍｅｎｔ）など）をサポートすることが求められている。
【０００３】
従来、これらの問題を解決するための半導体装置として、データ処理及びシステム制御を行う半導体集積回路と、外部デバイスとの間の通信制御を行う半導体集積回路と、を備える半導体装置が知られている（特許文献１を参照）。この半導体装置では、２つの半導体集積回路は、インターコネクト（例えば、ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ  Ｃｏｍｐｏｎｅｎｔｓ Ｉｎｔｅｒｃｏｎｎｅｃｔ））によって接続されている。
【０００４】
しかしながら、従来の半導体装置では、データ処理性能を向上させるために、データ処理及びシステム制御を行う半導体集積回路にメインメモリが接続される。このような半導体装置において、外部デバイスとの間の通信制御を行う半導体集積回路がディスクリプタデータや処理済のデータ（例えば、加工された画像データなど）をメインメモリから読み出して、外部デバイスへ送信する場合には、データ処理及びシステム制御を行う半導体集積回路を経由してデータ転送が行われる。従って、データ転送に極めて大きなリードレイテンシが必要となる。その結果、メインメモリと外部デバイスとの間のデータ転送効率が低下し、ひいては、システムの性能が低下してしまう。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特表２００５−５２０２４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、メインメモリと外部デバイスとの間のデータ転送効率を向上させるための半導体装置及び半導体集積回路を提供することである。
【課題を解決するための手段】
【０００７】
本発明の第１態様によれば、メインメモリと接続可能に構成された第１半導体集積回路と、  前記第１半導体集積回路に接続され、且つ、所定の外部デバイスと接続可能に構成された第２半導体集積回路と、を備え、前記第１半導体集積回路は、前記メインメモリからのデータの読み出し及び前記メインメモリへのデータの書き込みを制御するメモリコントローラと、前記メインメモリから読み出されたデータを前記第２半導体集積回路へ転送するデータ転送部と、を有し、前記第２半導体集積回路は、前記データ転送部によって転送されたデータを記憶する格納部と、前記格納部に記憶されたデータを前記外部デバイスに転送する通信部と、を有することを特徴とする半導体装置が提供される。
【０００８】
本発明の第２態様によれば、メインメモリと、所定の外部デバイスとの間の通信制御を行うように構成された半導体集積回路と、に接続可能な半導体集積回路において、前記メインメモリからのデータの読み出し及び前記メインメモリへのデータの書き込みを制御するメモリコントローラと、前記メモリから読み出されたデータを前記外部デバイスとの間の通信制御を行うように構成された半導体集積回路へ転送するデータ転送部と、を備えることを特徴とする半導体集積回路が提供される。
【発明の効果】
【０００９】
本発明によれば、メインメモリと外部デバイスとの間のデータ転送効率を向上させることができ、ひいては、半導体システムの性能を向上させることができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施形態に係る半導体システムの構成を示すブロック図である。
【図２】本発明の実施形態に係るデータ処理の手順を示すフローチャートである。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００１２】
本発明の実施形態に係る半導体システムの構成について説明する。図１は、本発明の実施形態に係る半導体システムの構成を示すブロック図である。
【００１３】
図１に示す本発明の実施形態に係る半導体システムは、半導体装置１と、メインメモリ３０と、外部デバイス４０ａ及び４０ｂと、を備えている。
【００１４】
図１に示す半導体装置１は、第１半導体集積回路１０と、第２半導体集積回路２０と、を備えている。第１半導体集積回路１０は、メインメモリ３０と接続可能であり、且つ、データ処理及びシステム制御を行うように構成されている。第２半導体集積回路２０は、外部デバイス４０ａ及び４０ｂと接続可能であり、且つ、外部デバイス４０ａ及び４０ｂとの間の通信制御を行うように構成されている。
【００１５】
図１に示す第１半導体集積回路１０は、プロセッサ１２と、メモリコントローラ１４と、データ処理部１６と、データ転送部１８と、インターコネクト１９と、を備えている。プロセッサ１２と、メモリコントローラ１４と、データ処理部１６と、データ転送部１８と、インターコネクト１９とは、それぞれ、バスを介して接続されている。
【００１６】
図１に示すプロセッサ１２は、半導体装置１と、メインメモリ３０と、外部デバイス４０ａ及び４０ｂと、を含む半導体システム全体を制御するように構成されている。例えば、プロセッサ１２は、コンピュータに組み込まれるＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）である。
【００１７】
図１に示すメモリコントローラ１４は、メインメモリ３０と接続可能に構成されている。また、メモリコントローラ１４は、メインメモリ３０からのデータの読み出し及びメインメモリ３０へのデータの書き込みを制御するように構成されている。例えば、メモリコントローラ１４は、第１半導体集積回路１０とメインメモリ３０との間のＤＭＡ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ）転送を制御するＤＭＡＣ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌｌｅｒ）である。
【００１８】
図１に示すデータ処理部１６は、所定のデータに対して所定のデータ処理を行うように構成されている。例えば、画像データに対してデータ処理を行うためのデータ処理部１６は、画像データを加工する画像処理モジュールである。特に、半導体システムがテレビに用いられる場合には、データ処理部１６は、テレビ用システムＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）などのように、アンテナを経由して受信した画像データを復号化し、且つ、ノイズ除去処理や色空間拡張処理などの画像処理を行う画像処理回路である。
【００１９】
図１に示すデータ転送部１８は、ディスクリプタデータ書き換え工程（後述する）、ＤＭＡ転送工程（後述する）、及び通信部のＤＭＡ転送機能起動処理（後述する）を行うように構成されている。また、データ転送部１８は、レジスタ（図示せず）を備えている。
【００２０】
図１に示すインターコネクト１９は、第２半導体集積回路２０のインターコネクト２９にも接続されている。すなわち、インターコネクト１９は、第１半導体集積回路１０と第２半導体集積回路２０との間のインタフェースである。
【００２１】
図１に示す第２半導体集積回路２０は、通信部２２ａ及び２２ｂと、格納部２４と、インターコネクト２９と、を備えている。通信部２２ａ及び２２ｂと、格納部２４と、インターコネクト２９とは、それぞれ、バスを介して接続されている。
【００２２】
図１に示す通信部２２ａ及び２２ｂは、それぞれ、外部デバイス４０ａ及び４０ｂと接続可能に構成されている。また、通信部２２ａ及び２２ｂは、それぞれ、所定の通信方式に従って、第２半導体集積回路２０と外部デバイス４０ａ及び４０ｂとの間のデータ転送を制御するように構成されている。また、通信部２２ａ及び２２ｂは、レジスタ（図示せず）を備えている。例えば、通信部２２ａ及び２２ｂは、それぞれ、外部デバイス４０ａ及び４０ｂを半導体装置１に接続するためのＵＳＢインタフェースやＳＡＴＡインタフェースである。
【００２３】
図１に示す格納部２４は、データ転送部１８から転送されたデータを記憶するように構成されている。
【００２４】
図１に示すインターコネクト２９は、第１半導体集積回路１０のインターコネクト１９にも接続されている。すなわち、インターコネクト２９は、第１半導体集積回路１０と第２半導体集積回路２０との間のインタフェースである。
【００２５】
図１に示すメインメモリ３０は、メモリコントローラ１４と接続可能に構成されている。また、メインメモリ３０は、様々なデータを記憶可能に構成されている。例えば、メインメモリ３０は、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）である。
【００２６】
図１に示す外部デバイス４０ａ及び４０ｂは、それぞれ、通信部２２ａ及び２２ｂと接続可能に構成されている。また、外部デバイス４０ａ及び４０ｂは、それぞれ、通信部２２ａ及び２２ｂから送信されたデータを用いて所定の処理を実行するように構成されている。例えば、外部デバイス４０ａ及び４０ｂは、それぞれ、通信部２２ａ及び２２ｂと接続されるＵＳＢインタフェースやＳＡＴＡインタフェースを有するデバイスである。特に、半導体システムがテレビに用いられる場合であって、且つ、テレビの録画機能をサポートしている場合には、外部デバイス４０ａ及び４０ｂは、画像処理回路であるデータ処理部１６が処理した画像データ（通信部２２ａ及び２２ｂから送信されたデータ）を記憶するＵＳＢインタフェースやＳＡＴＡインタフェースを有するハードディスクドライブである。
【００２７】
本発明の実施形態に係る半導体システムの動作について説明する。図２は、本発明の実施形態に係るデータ処理の手順を示すフローチャートである。
【００２８】
図２に示すデータ処理は、第１半導体集積回路１０に入力されたデータを加工し、第２半導体集積回路２０を経由して加工されたデータ（以下、「加工済データ」という）を外部デバイス４０ａ又は４０ｂへ送信するために行われる。
【００２９】
＜データ書き込み工程（Ｓ２０１）＞  データ処理部１６（例えば、画像処理モジュール）が、半導体システムの外部から入力されたデータ（例えば、画像データ）を加工（例えば、画像処理）し、メモリコントローラ１４の制御に従って、加工済データをメインメモリ３０へ書き込む。
【００３０】
＜ディスクリプタデータ作成工程（Ｓ２０２）＞  プロセッサ１２が、メインメモリ３０に記憶されたデータのディスクリプタデータを作成してメインメモリ３０に書き込む。ディスクリプタデータは、メインメモリ３０に記憶された加工済データの関連情報（記憶アドレス、データサイズ、ステータスなど）が通信部２２ａ又は２２ｂ用に定義されたフォーマットに従って構造体化されたデータである。ディスクリプタデータに含まれる記憶アドレスはメインメモリ３０のアドレス空間を示し、データサイズは加工済データのデータサイズを示し、ステータスは加工済データの転送状態を示している。
【００３１】
＜データ転送部のＤＭＡ転送機能起動工程（Ｓ２０３）＞  プロセッサ１２が、データ転送部１８のＤＭＡ転送機能を起動するために、メインメモリ３０に記憶された加工済データの記憶アドレスをデータ転送部１８のレジスタへ書き込む。データ転送部１８のレジスタへ書き込まれる記憶アドレスは、メインメモリ３０のアドレス空間を示している。
【００３２】
＜記憶アドレス書き換え工程（Ｓ２０４）＞  データ転送部１８が、メインメモリ３０からディスクリプタデータを読み出し、メインメモリ３０に記憶された加工済データの記憶アドレスをメインメモリ３０のアドレス空間から格納部２４のアドレス空間に書き換え、書き換えられた加工済データの記憶アドレスをメインメモリ３０に書き戻す。
【００３３】
＜ＤＭＡ転送工程（Ｓ２０５）＞  データ転送部１８が、ＤＭＡ転送機能を用いて、メインメモリ３０に記憶された加工済データを格納部２４へ転送する。
【００３４】
＜通信部のＤＭＡ転送機能起動工程（Ｓ２０６）＞  データ転送部１８が、通信部２２ａ又は２２ｂのＤＭＡ転送機能を起動するために、格納部２４に記憶された加工済データの記憶アドレスを通信部２２ａ又は２２ｂのレジスタへ書き込む。通信部２２ａ又は２２ｂのレジスタへ書き込まれる記憶アドレスは、格納部２４のアドレス空間を示している。
【００３５】
＜ディスクリプタデータ読み出し工程（Ｓ２０７）＞  通信部２２ａ又は２２ｂが、メインメモリ３０からディスクリプタデータを読み出す。その結果、メインメモリ３０から読み出されたディスクリプタデータに含まれる加工済データの記憶アドレスは、記憶アドレス書き換え工程（Ｓ２０４）において格納部２４のアドレス空間に書き換えられているので、通信部２２ａ又は２２ｂは、加工済データが格納部２４に記憶されていることを認識する。
【００３６】
＜データ読み出し工程（Ｓ２０８）＞  通信部２２ａ又は２２ｂが、ＤＭＡ転送機能を用いて、格納部２４から加工済データを読み出す。
【００３７】
＜データ送信工程（Ｓ２０９）＞  通信部２２ａ又は２２ｂが、格納部２４から読み出した加工済データを外部デバイス４０ａ又は４０ｂへ送信する。この後、外部デバイス４０ａ又は４０ｂは、通信部２２ａ又は２２ｂから送信された加工済データを用いて、所定の処理を実行する。
【００３８】
＜ステータス書き換え工程（Ｓ２１０）＞  通信部２２ａ又は２２ｂが、メインメモリ３０に記憶されたディスクリプタデータに含まれるステータスを「完了」に書き換える。
【００３９】
＜ＤＭＡ転送完了通知工程（Ｓ２１１）＞  通信部２２ａ又は２２ｂが、プロセッサ１２に対して割込信号を発行して、転送終了を通知する。
【００４０】
＜ステータス確認工程（Ｓ２１２）＞  プロセッサ１２が、ディスクリプタデータに含まれるステータスが「完了」になっていることを確認した上で、データ処理を完了する。この後、プロセッサ１２は、次のデータ処理の準備を行い、次のデータ処理のリクエストが発生するまで待機する。
【００４１】
なお、本発明の実施形態では、通信部２２ａ及び２２ｂ、並びに外部デバイス４０ａ及び４０ｂが、それぞれ、２つである場合を例示したが、本発明の技術的範囲はこれに限られるものではない。通信部２２ａ及び２２ｂ、並びに外部デバイス４０ａ及び４０ｂは、１つであってもよいし、３つ以上であってもよい。
【００４２】
本発明の実施形態によれば、半導体装置１は、メインメモリ３０と接続可能に構成された第１半導体集積回路１０と、第１半導体集積回路１０に接続され、且つ、所定の外部デバイス４０ａ及び４０ｂと接続可能に構成された第２半導体集積回路２０と、を備えている。また、第１半導体集積回路１０は、メインメモリ３０からのデータの読み出し及びメインメモリ３０へのデータの書き込みを制御するメモリコントローラ１４と、メインメモリ３０から読み出されたデータを第２半導体集積回路２０へ転送するデータ転送部１８と、を有している。また、第２半導体集積回路２０は、データ転送部１８によって転送されたデータを記憶する格納部２４と、格納部２４に記憶されたデータを外部デバイス４０ａ及び４０ｂに転送する通信部２２ａ及び２２ｂと、を有している。すなわち、通信部２２ａ又は２２ｂは、外部デバイス４０ａ又は４０ｂに送信するための加工済データを、メインメモリ３０から読み出すのではなく、格納部２４から読み出す。具体的には、メインメモリ３０に記憶された第２半導体集積回路２０に転送されるときに、従来技術では、第２半導体集積回路２０の読み出し処理が発生するので、第２半導体集積回路２０、第１半導体集積回路１０、メインメモリ３０、第１半導体集積回路１０、第２半導体集積回路２０、外部デバイス４０ａ又は４０ｂというデータ転送経路が用いられていたが、本発明の実施形態では、第１半導体集積回路１０の書き込み処理が発生するので、第１半導体集積回路１０、メインメモリ３０、第１半導体集積回路１０、第２半導体集積回路２０、外部デバイス４０ａ又は４０ｂというデータ転送経路が用いられる。従って、加工済みデータを外部デバイス４０ａ又は４０ｂに送信するときのデータ転送のリードレイテンシが改善する。その結果、メインメモリ３０と外部デバイス４０ａ及び４０ｂとの間のデータ転送効率が向上する。
【００４３】
また、本発明の実施形態によれば、第１半導体集積回路１０は、さらに、第１半導体集積回路１０及び第２半導体集積回路２０を制御するプロセッサ１２を有している。すなわち、データ転送部１８は、プロセッサ１２を有し、且つ、メインメモリ３０と接続可能に構成された第１半導体集積回路１０に設けられている。従って、加工済みデータを外部デバイス４０ａ又は４０ｂに送信するときのデータ転送のリードレイテンシがさらに改善する。その結果、メインメモリ３０と外部デバイス４０ａ及び４０ｂとの間のデータ転送効率がさらに向上する。
【００４４】
また、本発明の実施形態によれば、データ転送部１８は、メインメモリ３０から読み出されたデータのうち、ディスクリプタデータに含まれる記憶アドレスを書き換える。すなわち、加工済データを格納部２４から読み出すために必要なディスクリプタデータに含まれる記憶アドレスの書き換え機能が、プロセッサ１２によって実現されるのではなく、データ転送部１８によって実現される。従って、プロセッサ１２の動作は、従来技術と同様である。その結果、従来の半導体装置に用いられているプロセッサ１２のソフトウェアを流用することができる。
【００４５】
また、本発明の実施形態によれば、データ転送部１８は、通信部２２ａ及び２２ｂのＤＭＡ転送機能を起動する。すなわち、データ転送部１８が、プロセッサ１２の代わりに、通信部２２ａ及び２２ｂのＤＭＡ転送機能を起動する。従って、プロセッサ１２の負担を増やすことなく、本発明の実施形態を実現することができる。
【００４６】
上述した実施形態は、いずれも一例であって限定的なものではないと考えられるべきである。本発明の技術的範囲は、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００４７】
１  半導体装置
１０  第１半導体集積回路
１２  プロセッサ
１４  メモリコントローラ
１６  データ処理部
１８  データ転送部
１９  インターコネクト
２０  第２半導体集積回路
２２ａ，２２ｂ  通信部
２４  格納部
２９  インターコネクト
３０  メインメモリ
４０ａ，４０ｂ  外部デバイス
【図１】
2010205028.tif 000003
【図２】
2010205028.tif 000004