(57)【要約】【課題】半導体装置の製造工程における不良の発生を低減させる、半導体装置の製造方法及び半導体装置製造時に用いるリードフレームを提供する。【解決手段】第１の面２２に、複数の端子２７が形成された第１の領域と、第１の領域と第１の面２２の輪郭との間に設けられた第２の領域とを有する基板１０を用意する工程と、基板の第１の領域に形成された複数の端子２７のうちの第１端子上に半導体素子３０を搭載する工程と、半導体素子３０と複数の端子２７のうちの第２端子とを電気的に接続する工程と、第１の領域及び第２の領域に樹脂を設けることにより、複数の端子２７の少なくとも一部と半導体素子３０とを樹脂を用いて封止する工程と、第１の領域と第２の領域との境界部分に沿って、樹脂を切断する工程とを含み、基板は第２の領域に第１凹部２６ａを有し、封止工程では樹脂を第１凹部２６ａの中に埋め込むことを特徴とする半導体装置の製造方法。【選択図】図１４
2010283055.tif 000002
【特許請求の範囲】
【請求項１】
第１の面に、複数の端子が形成された第１の領域と、前記第１の領域と前記第１の面の輪郭との間に設けられた第２の領域とを有する基板を用意する工程と、
前記基板の第１の領域に形成された前記複数の端子のうちの第１端子上に半導体素子を搭載する工程と、
前記半導体素子を搭載する工程後、前記半導体素子と、前記複数の端子のうちの第２端子と、を電気的に接続する工程と、
前記半導体素子と前記第２端子とを電気的に接続する工程後、前記第１の領域及び前記第２の領域に樹脂を設けることにより、前記複数の端子の少なくとも一部と前記半導体素子とを前記樹脂を用いて封止する工程と、
前記樹脂を用いて封止する工程後、前記第１の領域と前記第２の領域との境界に沿って、少なくとも前記樹脂を切断する工程と、を含み、
前記基板は前記第２の領域に第１凹部を有し、
前記樹脂を用いて封止する工程では、前記樹脂を前記第１凹部の中に埋め込むことを特徴とする半導体装置の製造方法。
【請求項２】
前記基板を形成する工程は、
前記基板の母材となる金属基板に含まれる前記第１の面の少なくとも一部に金属層を形成する工程と、
前記金属層をマスクとして前記金属基板をウェットエッチングすることにより、前記複数の端子を形成する工程とを含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記基板を形成する工程は、
前記基板の母材となる金属基板に含まれる前記第１の面にレジスト膜を部分的に形成する工程と、
前記レジスト膜をマスクとして前記金属基板をウェットエッチングすることにより、前記複数の端子を形成する工程と、
前記ウェットエッチング後に、前記第１のレジスト膜を除去する工程と、
前記第１のレジスト膜を除去する工程の後に、前記ウェットエッチングにより前記複数の端子に隣接して形成された第２凹部に第２のレジスト膜を形成し、
前記第２のレジスト膜を形成した後に、前記第２のレジスト膜から露出している前記金属基板上に前記金属層を形成し、
前記金属層を形成した後に、前記第２のレジスト膜を除去する工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第１凹部は、前記ウェットエッチングにより形成されることを特徴とする請求項３記載の半導体装置の製造方法。
【請求項５】
前記基板を形成する工程は、
前記複数の端子を平面視で縦方向及び横方向に並ぶように形成する工程を含むことを特徴とする請求項１から請求項４の何れか一項に記載の半導体装置の製造方法。
【請求項６】
前記基板を形成する工程は、
前記前記複数の端子を一定の距離を隔てて並ぶように形成する工程を含むことを特徴とする請求項１から請求項５の何れか一項に記載の半導体装置の製造方法。
【請求項７】
前記基板を形成する工程は、
前記複数の端子を同一形状で、同一の大きさに形成する工程を含むことを特徴とする請
求項１から請求項６の何れか一項に記載の半導体装置の製造方法。
【請求項８】
前記第１の面と前記第１凹部の為す角αが０°より大きく９０°より小さいことを特徴とする請求項１から請求項７の何れか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法及び半導体装置を製造する際に用いる基板に関するものである。
【背景技術】
【０００２】
従来技術としては、例えば特許文献１、２に開示されたものがある。即ち、特許文献１、２には、ＩＣ素子を固定してそのパッド端子を外部に引き出すために使用される基板（以下、リードフレームともいう。）が開示されている。この基板は、平面視で縦方向及び横方向に並んだ複数本のポストと、複数本のポストを表面から裏面に至る間の一部分で互いに連結する連結部と、を備える。ここで、複数本のポストは、その全てが同一形状をなしている。
このため、複数本のポストをＩＣ素子を搭載するためのダイパッドとして、又は、ＩＣ素子の外部端子として利用することができる。任意に設定されるＩＣ固定領域の形状及び大きさに応じて、複数本のポストをダイパッド又は外部端子として使い分けることができるため、汎用性が高い。以下に、このような基板を用いた半導体装置の製造方法を説明する。
【０００３】
図２６は、従来例に係る半導体装置２００の製造方法を示す断面図である。
図２６（ａ）に示すように、複数本の凸部２０１（即ち、ポスト２０１）が一定の間隔で並んだリードフレーム２０２（即ち、基板２０２）を用意し、この用意されたリードフレーム２０２の凸部２０１上に一定の間隔で複数の半導体素子２０３（例えば、ＩＣ素子２０３）を取り付ける。次いで、この半導体素子２０３と隣接する凸部２０１とを線材２０４（即ち、金線２０４）を用いて電気的に接続する。そして、図２６（ｂ）に示すように、凸部２０１上の半導体素子２０３および線材２０４を、樹脂２０５（例えば、モールド樹脂）を用いて一括して封止する。
【０００４】
その後、図２６（ｃ）に示すように、リードフレーム２０２の裏側をハーフエッチ処理し、隣り合う凸部２０１の間をそれぞれを電気的に分離する。最後に、図２６（ｄ）に示すように、半導体素子２０３の配置間隔と同じピッチで、リードフレーム２０２及び樹脂２０５をダイシングする。これにより、個々にパッケージ化された半導体装置２００を完成させる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−５５０１５号公報
【特許文献２】特許２００９−５５０１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記製造方法に含まれる、ダイシングブレード２０８を用いたダイシング工程を実施する際、図２７（ａ）に示すように、封止樹脂２０５を接着材２０６（例えば、ダイシングテープ２０６）で固定し、その後ダイシングする場合がある。
しかしながら、このダイシング工程において、リードフレーム外周部２０７と封止樹脂２０５との密着性が十分でない場合には、例えばダイシング中に発生する振動によって、図２７（ｂ）に示すように、リードフレーム外周部２０７と封止樹脂２０５とが剥離する場合があった。さらに、この剥離したリードフレーム外周部２０７（切断片）が飛散し、ＩＣ素子等の半導体素子２０３が実装されている領域Ａ（以下、製品有効エリアＡともい
う。）内のポスト２０１と衝突することで、製品有効エリアＡ内のポスト２０１を傷つけてしまう場合もあった。なお、製品有効エリアＡのポスト２０１が損傷を受けると、製造した半導体装置１０１の歩留まりと信頼性とが低下する場合がある。
【０００７】
そこで、本発明はこのような事情に鑑みてなされたものであって、半導体装置の製造工程における不良（特にダイシング工程中におけるリードフレーム外周部２０７の飛散に起因する製品有効エリアＡのポストの損傷）の発生を低減させて、製品の歩留まりと信頼性とを向上させる、半導体装置の製造方法及び半導体装置を製造する際に用いるリードフレームを提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明の一態様に係る半導体装置の製造方法は、第１の面に、複数の端子が形成された第１の領域と、前記第１の領域と前記第１の面の輪郭との間に設けられた第２の領域とを有する基板を用意する工程と、前記基板の第１の領域に形成された前記複数の端子のうちの第１端子上に半導体素子を搭載する工程と、前記半導体素子を搭載する工程後、前記半導体素子と、前記複数の端子のうちの第２端子と、を電気的に接続する工程と、前記半導体素子と前記第２端子とを電気的に接続する工程後、前記第１の領域及び前記第２の領域に樹脂を設けることにより、前記複数の端子の少なくとも一部と前記半導体素子とを前記樹脂を用いて封止する工程と、前記樹脂を用いて封止する工程後、前記第１の領域と前記第２の領域との境界に沿って、少なくとも前記樹脂を切断する工程と、を含み、前記基板は前記第２の領域に第１凹部を有し、前記樹脂を用いて封止する工程では、前記樹脂を前記第１凹部の中に埋め込むことを特徴とするとするものである。
【０００９】
上記半導体装置の製造方法によれば、第２の領域に第１凹部を有し、この第１凹部に中に樹脂が埋め込まれているので、第１凹部の内壁面と樹脂との密着性（接合力）を高めることができ、またアンカー効果（引っ掛かり効果）を発生させることもできる。これにより、さらに接合力を高めることができる。従って、第１の領域と第２の領域との境界部分に沿って、少なくとも樹脂を切断する際に、基板と樹脂とが剥離する可能性を低減することができる。
これにより、剥離した基板が飛散し、半導体素子が実装された製品有効エリア内のポストに損傷を与える可能性を低減することができるので、歩留まり及び信頼性を高めた半導体装置を提供することができる。なお、上記半導体装置の製造方法において、ワイヤーボンディングの場合には、第１端子と第２端子とは異なる端子となるが、フェースダウンボンディングの場合には、第１端子の中に第２端子が含まれる場合がある。
【００１０】
さらに、上記半導体装置の製造方法において、前記基板を形成する工程は、前記基板の母材となる金属基板に含まれる前記第１の面の少なくとも一部に金属層を形成する工程と、前記金属層をマスクとして前記金属基板をウェットエッチングすることにより、前記複数の端子を形成する工程とを含むことを特徴としても良い。
上記半導体装置の製造方法によれば、金属層をマスクとして金属基板をウェットエッチングすることができるので、第１の領域に複数の端子を一括して形成することができる。
【００１１】
さらに、上記半導体装置の製造方法において、前記基板を形成する工程は、前記基板の母材となる金属基板に含まれる前記第１の面にレジスト膜を部分的に形成する工程と、前記レジスト膜をマスクとして前記金属基板をウェットエッチングすることにより、前記複数の端子を形成する工程と、前記ウェットエッチング後に、前記第１のレジスト膜を除去する工程と、前記第１のレジスト膜を除去する工程の後に、前記ウェットエッチングにより前記複数の端子に隣接して形成された第２凹部に第２のレジスト膜を形成し、前記第２のレジスト膜を形成した後に、前記第２のレジスト膜から露出している前記金属基板上に
前記金属層を形成し、前記金属層を形成した後に、前記第２のレジスト膜を除去する工程を含むことを特徴としても良い。
上記半導体装置の製造方法によれば、第１のレジスト膜をマスクとして金属基板をウェットエッチングすることができるので、第１の領域に複数の端子を一括して形成することができる。
【００１２】
さらに、上記半導体装置の製造方法において、前記第１凹部は、前記ウェットエッチングにより形成されることを特徴としても良い。
さらに、上記半導体装置の製造方法において、前記基板を形成する工程は、前記複数の端子を平面視で縦方向及び横方向に並ぶように形成する工程を含むことを特徴としても良い。
さらに、上記半導体装置の製造方法において、前記基板を形成する工程は、前記前記複数の端子を一定の距離を隔てて並ぶように形成する工程を含むことを特徴としても良い。
さらに、上記半導体装置の製造方法において、前記基板を形成する工程は、前記複数の端子を同一形状で、同一の大きさに形成する工程を含むことを特徴としても良い。
さらに、上記半導体装置の製造方法において、前記第１の面と前記第１凹部の為す角αが０°より大きく９０°より小さいことを特徴としても良い。
【図面の簡単な説明】
【００１３】
【図１】実施の形態に係るリードフレームの全体像を示す図。
【図２】第一の実施形態に係る半導体装置の製造方法を示す図（その１）。
【図３】第一の実施形態に係る半導体装置の製造方法を示す図（その２）。
【図４】第一の実施形態に係る半導体装置の製造方法を示す図（その３）。
【図５】第一の実施形態に係る半導体装置の製造方法を示す図（その４）。
【図６】第一の実施形態に係る半導体装置の製造方法を示す図（その５）。
【図７】第一の実施形態に係る半導体装置の製造方法を示す図（その６）。
【図８】第一の実施形態に係る半導体装置の製造方法を示す図（その７）。
【図９】第一の実施形態に係る半導体装置の製造方法を示す図（その８）。
【図１０】第一の実施形態に係る半導体装置の製造方法を示す図（その９）。
【図１１】第一の実施形態に係る半導体装置の製造方法を示す図（その１０）。
【図１２】第一の実施形態に係る半導体装置の製造方法を示す図（その１１）。
【図１３】第一の実施形態に係る半導体装置の製造方法を示す図（その１２）。
【図１４】第一の実施形態に係る半導体装置の製造方法を示す図（その１３）。
【図１５】第一の実施形態に係る半導体装置の製造方法を示す図（その１４）。
【図１６】第一の実施形態に係る半導体装置の製造方法を示す図（その１５）。
【図１７】第一の実施形態に係る半導体装置の製造方法を示す図（その１６）。
【図１８】第一の実施形態に係る半導体装置の製造方法を示す図（その１７）。
【図１９】第一の実施形態に係る半導体装置の製造方法を示す図（その１８）。
【図２０】第二の実施形態に係る半導体装置の製造方法を示す図。
【図２１】第三の実施形態に係る半導体装置の製造方法を示す図。
【図２２】第四の実施形態に係る半導体装置の製造方法を示す図（その１）。
【図２３】第四の実施形態に係る半導体装置の製造方法を示す図（その１）。
【図２４】第五の実施形態に係る半導体装置の製造方法を示す図（その１）。
【図２５】第五の実施形態に係る半導体装置の製造方法を示す図（その２）。
【図２６】従来の半導体装置の製造工程を示す断面図。
【図２７】課題を示す断面図
【発明を実施するための形態】
【００１４】
以下、本発明の実施の一形態を、添付図面を参照して説明する。
（１）第一の実施形態
図１は、本発明の第一の実施形態において製造された、ダイシング工程前の半導体素子９が実装されたリードフレーム１００の全体像を示す平面図である。ここで、図１に示すように、製品有効エリア１１（即ち、半導体素子９が実装されている領域１１、若しくは後述する複数の凸部２７が形成されている領域）とリードフレーム１０の輪郭との間に設けられた領域１２（以下、リードフレーム外周部１２ともいう。）には、断面視で凹形状をしたスリット１３が形成されている。
【００１５】
以下、このスリット１３を含んだリードフレーム１０の形成方法及びそのリードフレーム１０を使用した半導体装置１０１の製造工程を、添付図を参照して説明する。
図２（ａ）〜図１９（ｂ）は、本発明の第一の実施形態に係る半導体装置１０１の製造方法を示す工程図である。なお、図２（ａ）〜図１３（ｂ）はリードフレーム１０に関する製造工程を図示し、図１４（ａ）〜図１７（ｂ）は半導体素子９の実装に関する製造工程を図示し、図１８（ａ）、（ｂ）及び図１９（ａ）、（ｂ）はダイシングに関する製造工程を図示するものである。
【００１６】
ここで、各図の（ａ）は平面図であり、各図の（ｂ）は断面図である。また、図２（ａ）〜図１９（ｂ）の各図は、図１に示した破線で囲まれた領域に対応している。
以下に、リードフレーム１０に関する製造工程を、図２（ａ）〜図１３（ｂ）を用いて説明する。
まず、図２（ａ）及び（ｂ）に示すように、金属基板２１に含まれる第１の面２２と、第１の面２２とは反対側を向いた第２の面２３とにレジスト膜２４を塗布する。リードフレーム１０の母材（即ち、金属基板２１）としては、例えば銅（Ｃｕ）材が好適である。さらに、Ｃｕ材の場合、その厚みは例えば０．１０ｍｍから０．３０ｍｍの範囲内である。
【００１７】
次に、図３（ａ）及び（ｂ）に示すように、第１の面２２に塗布されたレジスト膜２４を露光し、現像する（即ち、レジスト膜２４をパターニングする）ことで、レジスト膜２４下から金属基板２１の一部分（つまり、第１の面２２の一部分）を露出させる。なお、図３（ａ）において、レジスト膜２４が波線状にパターニングされた領域（つまり、図３（ａ）の左側領域）は、図１に示したリードフレーム外周部１２に対応し、円形状にパターニングされた領域（つまり、図３（ａ）の右側領域）は、図１に示した製品有効エリア１１に対応する。
【００１８】
そして、図４（ａ）及び（ｂ）に示すように、露出させた金属基板２１の表面にメッキ層２５を形成し、その後、図５（ａ）及び（ｂ）に示すように、第１の面２２に残存するレジスト膜２４を除去する。この工程により、リードフレーム外周部１２及び製品有効エリア１１にはメッキ層２５が形成される。このとき、メッキ層２５としては、銀（Ａｇ）、ニッケル（Ｎｉ）、金（Ａｕ）、パラジウム（Ｐｄ）層のいずれかの単層で形成されてもよいし、これらを適宜積層させた複数層で形成されてもよい。例えば、ニッケル（Ｎｉ）層、パラジウム（Ｐｄ）層、金（Ａｕ）層からなる複数の層でメッキ層２５が形成されてもよい。なお、金属基板２１上にメッキ層２５を形成する際、電解メッキを用いて形成してもよい。また、メッキ層２５を形成する際には、例えば「電着」による方法を用いることができる。なお、「電着」とは、電気分解によって電極表面に物質が付着して生成することを指す。
【００１９】
第１の面２２上のレジスト膜２４を除去した後、図６（ａ）及び（ｂ）に示すように、第１の面２２に形成したメッキ層２５をマスクにして、金属基板２１をウェットエッチングする。これにより、金属基板２１に凹部２６が形成される（つまり、エッチングされなかった部分は凸部２７となる。）。
ここで、金属基板２１の深さ方向の途中に連結部２８を設けるようにエッチング（即ち
、ハーフエッチング）を実施する。このハーフエッチングにおけるエッチング深さは、金属基板２１の厚みの１／１０以上１／２以下とすることが好ましい。例えば、Ｃｕ材の厚みが０．１０ｍｍであった場合には、Ｃｕ材表面から０．０１ｍｍ〜０．０５ｍｍ程度のエッチング深さが好ましい。このハーフエッチングで形成された凹部２６のうち、リードフレーム外周部１２に形成された凹部２６を「スリット２６ａ」、また製品有効エリア１１に形成された凹部２６を「第２凹部２６ｂ」とする（図７を参照）。なお、本明細書ではスリット２６ａを第１凹部２６ａともいう。
【００２０】
ハーフエッチング工程後、図７（ａ）及び（ｂ）に示すように、予め第２の面２３に塗布しておいたレジスト膜２４をパターニングして、レジスト膜２４下から金属基板２１の一部分（つまり、第２の面２３の一部分）を露出させる。
最後に、図８（ａ）及び（ｂ）に示すように、露出させた金属基板２１にメッキ層２５を形成し、その後、図９（ａ）及び（ｂ）に示すように、第２の面２３に残存するレジスト膜２４を除去する。なお、図８に示したメッキ層２５を設ける工程及び図９に示したレジスト膜２４を除去する工程は、例えば図４及び図５にそれぞれ示した工程と同様にしてもよい。
【００２１】
また、図示しないが、例えばメッキ層２５を形成する際は、金属基板２１の第１の面２２にレジスト膜を形成して、第１の面２２にメッキ層が形成されないようにしても良い。この図示しないレジスト膜は、例えばメッキ層２５の形成工程の後に金属基板２１から取り除くことができる。
上記の実施形態では、メッキ層２５をマスクとして用いるリードフレーム１０の製造方法（即ち、先メッキによるリードフレーム製造法）について説明したが、本発明はこれに限定されるものではない。つまり、本発明では、先メッキによるリードフレーム製造法に代えて、「レジスト膜２４をマスクとして用いるリードフレーム１０の製造方法（即ち、後メッキによるリードフレーム製造法）」を用いることもできる。
【００２２】
ここで、「後メッキによるリードフレーム製造法」とは、金属基板２１に含まれる第１の面２２に第１のレジスト膜２４を塗布し、第１のレジスト膜２４をマスクとして、金属基板２１をウェットエッチングし、ウェットエッチング後に、第１のレジスト膜２４を除去し、第１のレジスト膜２４を除去した後に、ウェットエッチングで形成された凹部２６に第２のレジスト膜２９を塗布し、第２のレジスト膜２９を塗布した後に、第２のレジスト膜２９から露出している金属基板２１上にメッキ層２５を形成し、メッキ層２５を形成した後に、第２のレジスト膜２９を除去することにより、複数の凸部２７を形成する工程を含むことを特徴とする半導体装置の製造方法を指す。
【００２３】
以下に、「後メッキによるリードフレーム製造法」を添付図を参照して具体的に説明する。
まず、図２（ａ）及び（ｂ）に示すように、金属基板２１に含まれる第１の面２２と、第１の面２２とは反対側を向いた第２の面２３とにレジスト膜２４を塗布する。
次に、図１０（ａ）及び（ｂ）に示すように、第１の面２２に塗布されたレジスト膜２４をパターニングして、レジスト膜２４下から第１の面２２の一部分を露出させる。
そして、図１１（ａ）及び（ｂ）に示すように、パターニングした第１のレジスト膜２４をマスクにして金属基板２１をウェットエッチングする。これにより、金属基板２１の第１の面２２側に凹部２６を形成する。なお、このウェットエッチングで形成された凹部２６のうち、リードフレーム外周部１２に形成された凹部２６を「スリット２６ａ」、また製品有効エリア１１に形成された凹部２６を「第２凹部２６ｂ」とする。
【００２４】
そして、図１２（ａ）及び（ｂ）に示すように、第１の面２２に残存する第１のレジスト膜２４を除去し、その後、エッチングにより形成された凹部２６に第２のレジスト膜２
９を塗布する。
第２のレジスト膜２９の塗布工程後、図１３（ａ）及び（ｂ）に示すように、凸部２７に含まれる第１の面２２上にメッキ層２５を形成する。
最後に、第２のレジスト膜２９を凹部２６から除去すると、図６（ａ）及び（ｂ）に示したリードフレーム１０ａ（つまり、先メッキによるリードフレーム製造法により製造されたリードフレーム）と同様の形態を有するリードフレーム１０ａを製造することができる。
【００２５】
以降の製造工程（即ち、第２の面２３にメッキ層２５を形成する工程）は、例えば図７〜図９に示した工程と同じであっても構わない。こうして、図９（ａ）及び（ｂ）に示すリードフレーム１０と同様に、第２の面２３にメッキ層２５が形成されたリードフレーム１０を形成することができる。  
なお、第一の実施形態では、複数の凸部２７（以下、端子２７ともいう。）を金属基板２１に設けることができる。つまり、先メッキによるリードフレーム製造法においては、第１の面２２に塗布されたレジスト膜２４をパターニングする際に、第１の面２２の一部分を複数箇所露出させることができる。さらに、複数露出させた箇所のそれぞれにメッキ層２５を形成し、形成した複数のメッキ層２５をマスクにしてウェットエッチングすることで、複数の端子２７を形成することができる。
【００２６】
なお、複数の端子２７の形状は、例えば平面視で円形である。
同様に、後メッキによるリードフレーム製造法においては、第１の面２２に塗布されたレジスト膜２４をパターニングする際に、第１の面２２の一部分を複数箇所露出させることができる。そして、複数露出させた箇所をウェットエッチングすることで、複数の端子２７を形成することができる。
さらに、形成した複数の端子２７を、平面視で縦方向及び横方向に並ぶように形成しても良い。
さらに、形成した複数の端子２７を、一定の距離を隔てて並ぶように形成しても良い。
さらに、形成した複数の端子２７を、同一の形状、同一の大きさで形成しても良い。
【００２７】
次に、半導体素子３０の実装に関する製造工程を、図１４（ａ）〜図１７（ｂ）を用いて説明する。
まず初めに、図１４（ａ）及び（ｂ）に示すように、上記製造工程により製造したリードフレーム１０（即ち、先メッキまたは後メッキによるリードフレーム製造法により製造されたリードフレーム）に含まれる端子２７に形成されたメッキ層２５上に、例えばＩＣ素子３０を搭載する（即ち、ダイアタッチ工程）。
ダイアタッチ工程後、ＩＣ素子３０の電極３０ａ（即ち、パット端子３０ａ）と、メッキ層２５が形成された端子２７とを、例えば金線等の線材３１（ボンディングワイヤー３１）を用いて電気的に接続する（即ち、ワイヤーボンディング工程）。なお、本実施形態では、ワイヤーボンディング（Ｗｉｒｅ  ｂｏｎｄｉｎｇ）を用いてパット端子３０ａと端子２７とを電気的に接続する場合について説明するが、本発明はこれに限定されるものではない。
【００２８】
つまり、ＩＣ素子３０とリードフレーム１０とを、ワイヤーボンディングにより、電気的に接続することもできるし、フェースダウンボンディング（ｆａｃｅ  ｄｏｗｎ  ｂｏｎｄｉｎｇ）により、線材３１を用いることなく電気的に接続することもできる。ここで、「フェースダウンボンディング」とは、ＩＣ素子３０をリードフレーム１０に取り付ける方法の一つで、ＩＣ素子３０とリードフレーム１０とを線材３１を用いることなく、ＩＣ素子３０の表面（回路形成面）に設けた接点とリードフレーム１０に設けた端子とを用いて電気的に接続するボンディング方法を指す。
【００２９】
本明細書では、端子２７のうち、ＩＣ素子３０等が搭載された端子２７を「第１端子２７ａ」とし、さらに、ＩＣ素子３０等と電気的に接続する端子２７を「第２端子２７ｂ」とする（図１５を参照）。つまり、ワイヤーボンディングによりＩＣ素子３０と端子２７とを電気的に接続する場合には、第１端子２７ａと第２端子２７ｂとはそれぞれ異なる端子２７となる。一方、フェースダウンボンディングによりＩＣ素子３０と端子２７とを電気的に接続する場合には、第１端子２７ａの中に第２端子２７ｂが含まれる場合がある。
【００３０】
次に、図１５（ａ）及び（ｂ）に示すように、ＩＣ素子３０と、端子２７（第１端子２７ａ及び第２端子２７ｂ）と、例えば金線等の線材３１とを樹脂３２を用いて封止する（即ち、封止工程）。この封止工程の際、図１５（ｂ）に示すように、樹脂３２はリードフレーム外周部１２に設けた凹部２６（即ち、スリット２６ａ）、及び製品有効エリア１１内に設けた凹部２６（即ち、第２凹部２６ｂ）の中に埋め込まれる。なお、この封止工程において用いられる樹脂３２は、例えばエポキシ樹脂、ポリイミド樹脂などである。
【００３１】
スリット２６ａ内に樹脂３２が埋め込まれるので、封止樹脂３２とスリット２６ａとの間にはアンカー効果が発生する。この効果により、リードフレーム外周部１２と封止樹脂３２との剥離の発生頻度が低減される。
そして、図１６（ａ）及び（ｂ）に示すように、第２の面２３の側から連結部２８をエッチングして樹脂３２を露出させる（即ち、裏面貫通エッチング工程）。これにより、図１６（ｂ）に示すように、ワイヤーボンディングされた端子２７ｂは、ワイヤーボンディングされていない端子２７ａ（例えばＩＣ素子が搭載された端子２７ａ）と電気的に分離される。
【００３２】
最後に、図１７（ａ）及び（ｂ）に示すように、接着剤３３（例えば、ダイシングテープ３３）を介して、半導体素子３０が実装されたリードフレーム１０をステージ（図示せず）上に固定する。この際、樹脂３２面で固定（接着）する。その後、図１８（ａ）及び（ｂ）に示すように、半導体素子３０が実装されたリードフレーム１０をダイシングする。このダイシング工程では、図１８（ａ）及び（ｂ）に示すように、半導体装置１０１と電気的に分離された端子２７をダイシングブレード（図示せず）を用いて削り取って、半導体装置１０１とリードフレーム外周部１２とを分離しても構わないし、図１９（ａ）及び（ｂ）に示すように、端子２７とリードフレーム外周部１２との間をダイシングブレードを用いて削り取って、それらを分離しても構わない。
【００３３】
（２）第二の実施形態
図２０（ａ）及び（ｂ）は、本発明の第二の実施形態において製造されたリードフレーム４０を示す図である。第二の実施形態において製造されたリードフレーム４０は、第一の実施形態において製造されたリードフレーム１０（即ち、図９に示したリードフレーム１０）の形状と同じであるが、リードフレーム外周部１２に形成したスリット４１ａの平面視での形状が異なっている。具体的には、第一の実施形態におけるスリット２６ａの形状は平面視でほぼ波型形状であるのに対し、第三の実施形態におけるスリット４１ａの形状は平面視で破線形状である。なお、製品有効エリア１１には第２凹部４１ｂが形成されている。図２０中では、スリット４１ａと第２凹部４１ｂとを凹部４１として示している。
本発明において、リードフレーム外周部１２に形成したスリット４１ａの平面視での形状に関して特別な制限はない。従って、例えば本実施例で示した破線形状であっても構わないし、第一の実施形態で示した波型形状であっても構わない。もちろん、直線形状であっても構わない。
【００３４】
（３）第三の実施形態
図２１（ａ）及び（ｂ）は、本発明の第三の実施形態において製造されたリードフレー
ム５０を示す図である。第三の実施形態において製造されたリードフレーム５０は、第一の実施形態において製造されたリードフレーム１０（即ち、図９に示したリードフレーム１０）と同じであるが、リードフレーム外周部１２に形成したスリット５１ａの断面形状が異なっている。具体的には、第一の実施形態におけるスリット２６ａの断面形状は半楕円形であるのに対し、第三の実施形態におけるスリット５１ａの断面形状はほぼ四角形である。なお、製品有効エリア１１には第２凹部５１ｂが形成されている。図２１中では、スリット５１ａと第２凹部５１ｂとを凹部５１として示している。
以下、第三の実施形態におけるスリット５１ａに関して、添付図を用いて説明する。なお、第一の実施形態において製造されたリードフレーム１０と類似する部分に関しては、その説明を省略する。
【００３５】
第一の実施形態では、スリット２６ａをウェットエッチングで形成したが、第三の実施形態では、スリット５１ａをスプレーエッチングで形成する。ここで、「スプレーエッチング」とは、ノズルが揺動運動をするスプレーを用いてエッチング液を、例えば加工対象材料の上側や下側から吹き付けて行うエッチング方法のことを指す。
このスプレーエッチングは、一般的なウェットエッチングよりも異方性が強いエッチング方法である。つまり、スプレーエッチングは一般的なウェットエッチングよりも、一定方向のエッチング速度が他の方向よりも速くなる。このため、エッチング液の噴霧圧力等を調節することで、スリットの形状やその深さを調節することができる。従って、スプレーエッチングすることで、図２１（ａ）及び（ｂ）に示したように、断面形状がほぼ四角形であるスリット５１ａをリードフレーム外周部１２に形成することができる。
【００３６】
（４）第四の実施形態
図２２（ａ）及び（ｂ）は、本発明の第四の実施形態において製造されたリードフレーム６０を示す図である。第四の実施形態において製造されたリードフレーム６０は、第三の実施形態において製造されたリードフレーム５０（即ち、図２１に示したリードフレーム５０）と同じであるが、リードフレーム外周部１２に形成したスリット６１ａの基板表面に対する入射角度が断面視で異なっている。具体的には、第三の実施形態におけるスリット５１ａの入射角度は断面視でほぼ垂直であるのに対し、第四の実施形態におけるスリット６１ａの入射角度は断面視で一定の角度α（０°＜α＜９０°）を有している。言い換えると、スリット６１ａと第１の面とが角度αを為すように、スリット６１ａが延びている。なお、図２３（ａ）及び（ｂ）に示したように、スリット６１ａの入射角度を「―α」としても良い。
【００３７】
図２２及び図２３に示したスリット６１ａを形成する際には、レーザーを用いることができる。レーザー光をリードフレーム外周部１２の表面に対して一定の角度αで照射することで、入射角度αを有するスリット６１ａをリードフレーム外周部１２に形成することができる。また、リードフレーム６０全体が固定されたステージ（図示せず）を傾けた状態で、ダイシングブレード２０８を用いてリードフレーム外周部１２の一部をハーフカットすることで、入射角度αを有するスリット６１ａを形成しても構わない。
【００３８】
さらに、リードフレーム６０全体が固定されたステージを傾けた状態で、エンドミルを用いてリードフレーム外周部１２の一部を削ることで、入射角度αを有するスリット６１ａを形成しても構わない。ここで、「エンドミル（ｅｎｄｍｉｌｌ）」とは、切削加工に用いる工具（切削工具）であるフライスの一種を指す。この方法は、エンドミルのドリルに備わる側面の刃で基板（即ち、リードフレーム外周部１２）を切削し、ドリルの軸に直交する方向に穴を削り広げる用途に用いることができる。
なお、製品有効エリア１１には第２凹部６１ｂが形成されている。図２２中では、スリット６１ａと第２凹部６１ｂとを凹部６１として示している。
【００３９】
（５）第五の実施形態
図２４（ａ）及び（ｂ）は、本発明の第五の実施形態において製造されたリードフレーム７０を示す図である。第五の実施形態において製造されたリードフレーム７０は、第一の実施形態において製造されたリードフレーム１０（即ち、図９に示したリードフレーム１０）において、リードフレーム外周部１２にスリットが存在しない点、及び第１の面２２に形成したメッキ層２５の厚みが他の実施形態の場合と比較して厚い点が異なっており、他の点は同じである。
【００４０】
図２４（ａ）及び（ｂ）に示したリードフレーム７０を用いて、半導体素子３０を実装した様子を図２５（ａ）及び（ｂ）に示す。この場合、図２５（ｂ）に示すように、リードフレーム外周部１２に形成したメッキ層の隙間７１ａに封止樹脂３２が埋め込まれるため、アンカー効果を発生させることができる。このように、第１の面２２に形成したメッキ層２５の厚みを十分に厚くすることで、リードフレーム外周部１２の第１の面２２にメッキ層の隙間７１ａを設けた場合でも、ダイシングの際に発生するリードフレーム外周部１２と封止樹脂３２との剥離を低減することができる。
【００４１】
なお、第一から第五の実施形態において、リードフレーム外周部１２にスリット２６ａ、４１ａ、５１ａ、６１ａ、及びメッキ層の隙間７１ａを１本のみ設けた場合について説明したが、本発明はこれに限定されるものではない。つまり、リードフレーム外周部１２にスリット２６ａ、４１ａ、５１ａ、６１ａ、及びメッキ層の隙間７１ａを１本だけ設けても構わないし、複数本設けても構わない。これらを複数本設けることで、より効果的なアンカー効果を発生させることができるので、リードフレーム外周部１２と封止樹脂３２との剥離の発生頻度を低減することができる。
【符号の説明】
【００４２】
９  半導体素子，１０  （第一の実施形態に係る）リードフレーム，１０ａ  リードフレーム，１１  製品有効エリア，１２  リードフレーム外周部，１３  スリット，２１  金属基板，２２  第１の面，２３  第２の面，２４  （第１の）レジスト膜，２５  メッキ層（金属層），２６  凹部，２６ａ  スリット（第１凹部），２６ｂ  第２凹部，２７
凸部（端子），２７ａ  第１端子，２７ｂ  第２端子，２８  連結部，２９  第２のレジスト膜，３０  ＩＣ素子（半導体素子），３０ａ  パット端子，３１  線材（ボンディングワイヤー），３２  樹脂，３３  接着剤，４０  （第二の実施形態に係る）リードフレーム，４１  凹部，４１ａ  スリット，４１ｂ  第２凹部，５０  （第三の実施形態に係る）リードフレーム，５１  凹部，５１ａ  スリット，５１ｂ  第２凹部，６０  （第四の実施形態に係る）リードフレーム，６１  凹部，６１ａ  スリット，６１ｂ  第２凹部，７０      （第五の実施形態に係る）リードフレーム，７１  凹部，７１ａ  メッキ層の隙間，７１ｂ  第２凹部，１００  半導体素子が実装されたリードフレーム，１０１
半導体装置，２００  半導体装置，２０１  凸部（端子），２０２  リードフレーム，２０３  半導体素子，２０４  線材（金線），２０５  樹脂，２０６  接着材，２０７  リードフレーム外周部，２０８  ダイシングブレード，Ａ  製品有効エリア
【図１】
2010283055.tif 000003
【図２】
2010283055.tif 000004
【図３】
2010283055.tif 000005
【図４】
2010283055.tif 000006
【図５】
2010283055.tif 000007
【図６】
2010283055.tif 000008
【図７】
2010283055.tif 000009
【図８】
2010283055.tif 000010
【図９】
2010283055.tif 000011
【図１０】
2010283055.tif 000012
【図１１】
2010283055.tif 000013
【図１２】
2010283055.tif 000014
【図１３】
2010283055.tif 000015
【図１４】
2010283055.tif 000016
【図１５】
2010283055.tif 000017
【図１６】
2010283055.tif 000018
【図１７】
2010283055.tif 000019
【図１８】
2010283055.tif 000020
【図１９】
2010283055.tif 000021
【図２０】
2010283055.tif 000022
【図２１】
2010283055.tif 000023
【図２２】
2010283055.tif 000024
【図２３】
2010283055.tif 000025
【図２４】
2010283055.tif 000026
【図２５】
2010283055.tif 000027
【図２６】
2010283055.tif 000028
【図２７】
2010283055.tif 000029