(57)【要約】【課題】省エネルギー状態の待機モード時の効率がより向上した電源装置、画像形成装置を提供する。【解決手段】交流電源より直流電圧を得る電源装置において、前記交流電源に接続して該交流電圧を整流および平滑する整流平滑手段と、前記整流平滑手段からの直流電圧を変換して第一の直流電圧を出力する第一のＤＣＤＣコンバータＡと、前記第一のＤＣＤＣコンバータからの前記第一の直流電圧を受けて、スイッチング手段のスイッチング動作により前記第一の直流電圧よりも低い第二の直流電圧を出力する第二のＤＣＤＣコンバータＢと、前記第一のＤＣＤＣコンバータの出力電圧を前記第一の直流電圧から前記第二の直流電圧よりも低い第三の直流電圧にするとともに、前記第二のＤＣＤＣコンバータの前記スイッチング手段を連続導通状態で駆動する状態に移行する状態移行手段７４６とを有することを特徴とする電源装置により前記課題を解決する。【選択図】図１
2010142071.tif 000002
【特許請求の範囲】
【請求項１】
交流電源より直流電圧を得る電源装置において、
前記交流電源に接続して該交流電圧を整流および平滑する整流平滑手段と、
前記整流平滑手段からの直流電圧を変換して第一の直流電圧を出力する第一のＤＣＤＣコンバータと、
前記第一のＤＣＤＣコンバータからの前記第一の直流電圧を受けて、スイッチング手段のスイッチング動作により前記第一の直流電圧よりも低い第二の直流電圧を出力する第二のＤＣＤＣコンバータと、
前記第一のＤＣＤＣコンバータの出力電圧を前記第一の直流電圧から前記第二の直流電圧よりも低い第三の直流電圧にするとともに、前記第二のＤＣＤＣコンバータの前記スイッチング手段を連続導通状態で駆動する状態に移行する状態移行手段と
を有することを特徴とする電源装置。
【請求項２】
前記状態移行手段は、前記第一のＤＣＤＣコンバータ出力電圧を検出してフィードバックを行う誤差増幅器の基準電圧または検出した電圧を分圧する抵抗を切り替える手段によって、前記第一のＤＣＤＣコンバータの出力電圧を前記第一の直流電圧から前記第三の直流電圧にすることを特徴とする請求項１に記載の電源装置。
【請求項３】
前記状態移行手段は、前記第二のＤＣＤＣコンバータの出力電圧が前記第三の直流電圧となるように前記第一のＤＣＤＣコンバータを制御する手段を有することを特徴とする請求項１に記載の電源装置。
【請求項４】
前記第一のＤＣＤＣコンバータは起動抵抗を有するＲＣＣ方式の電源装置により構成され、
前記第一のＤＣＤＣコンバータの出力電圧を前記第二の直流電圧よりも低い前記第三の直流電圧にするための、前記起動抵抗をスイッチング動作させる手段を有することを特徴とする請求項１ないし３のいずれかに記載の電源装置。
【請求項５】
前記第一のＤＣＤＣコンバータの出力電圧である前記第一の直流電圧を負荷へ供給または停止するロードスイッチを有し、
前記ロードスイッチをオフして前記負荷への前記第一の直流電圧の供給を停止した後に、前記第一のＤＣＤＣコンバータの出力電圧を前記第三の直流電圧に低下させることを特徴とする請求項１ないし４のいずれかに記載の電源装置。
【請求項６】
前記第一のＤＣＤＣコンバータの出力電圧である前記第一の直流電圧を負荷へ供給または停止するロードスイッチを有し、
前記ロードスイッチをオンする際に、前記第一のＤＣＤＣコンバータの出力電圧を前記第一の直流電圧に復帰させた後に前記ロードスイッチをオンすることを特徴とした請求項１ないし５のいずれかに記載の電源装置。
【請求項７】
請求項１ないし６のいずれかに記載の電源装置を備え、前記第一のＤＣＤＣコンバータの出力を駆動系の負荷に供給し、前記第二のＤＣＤＣコンバータの出力を制御系の負荷に供給することを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通常動作モードと省エネルギー状態の待機モードを有する装置の電源に好適な、商用交流電源より安定化直流電圧を得るに関するものである。
【背景技術】
【０００２】
従来から知られている安定化直流電源を得るための電源装置の構成を図１３に示す。
この電源装置が搭載される機器は、例えばモータやソレノイド等を含む比較的動作に必要な電圧が高い駆動系への第一の直流電圧と、ＣＰＵやＡＳＩＣ等の動作に必要な電圧が低い制御系への第二の直流電圧の２系統の電圧を供給する構成である。
【０００３】
また、装置が省エネルギー状態である待機モードにおいて駆動系は動作させないため、駆動系の負荷には電圧を供給しない。このため待機モード時にはロードスイッチ（不図示）等によって駆動系の負荷への電圧供給を遮断する構成となっている。図１３において、Ａが駆動系電源電圧を供給する第一のＤＣＤＣコンバータであり、Ｂが制御系電源電圧を供給する第二のＤＣＤＣコンバータである。
【０００４】
次に、図１３の詳細説明を行う。図１３の各部位の構成は以下のとおりである。
７００は商用交流電源、７０２は整流器、７０３は平滑コンデンサ、７０５は起動抵抗、７０７はスイッチング素子、７１０は電源制御用ＩＣ、７１１はトランス、７１２はダイオード、７１３はコンデンサである。７２０は二次整流ダイオード、７２１は二次平滑コンデンサ、７２２，７２３，７２４は抵抗、７５０はシャントレギュレータである。７１４−ｂはフォトカプラのＬＥＤ側、７２８はコンデンサ、７３２は第一の直流電圧から第二の直流電圧を生成するＤＣＤＣコンバータのスイッチング手段であるＦＥＴである。７３４はゲート抵抗、７３３，７３５はＦＥＴ駆動トランジスタ、７３８は第二のＤＣＤＣコンバータを制御する制御用ＩＣ、７３９はインダクタ、７４０はダイオード、７４１はコンデンサ、７４２，７４３は抵抗である。７３１は第一の直流電圧の負荷（駆動系）であり、７４６は第２の直流電圧の負荷としてのＣＰＵ（制御系）である。
【０００５】
まず、第一のＤＣＤＣコンバータ装置の動作について説明する。
商用交流電源７００から交流電圧（ＡＣ電圧）が印加されると、整流器７０２により整流された電圧によってコンデンサ７０３の充電を行う。この整流器７０２とコンデンサ７０３は交流電源からのＡＣ電圧を整流し平滑する整流平滑回路として機能している。コンデンサ７０３の電圧が上昇すると起動抵抗７０５を介して電源制御用ＩＣ７１０に電源が供給され、電源制御用ＩＣ７１０はＦＥＴ７０７をオンする。ＦＥＴ７０７がオンするとトランス７１１の一次巻線Ｎｐに電流が流れ、トランス７１１のＮｐ巻線に印加された電圧によってＮｓ，Ｎｂ各巻線にも電圧が現れる。Ｎｂ巻線に現れる電圧はダイオード７１２によって電流が流れないよう阻止され、Ｎｓ巻線の電圧も同じくダイオード７２０によって電流が流れないようになっている。電源制御用ＩＣ７１０の内部回路により定められる所定の時間経過後にＦＥＴ７０７はオフする。するとＮｐ巻線のＦＥＴ７０７のドレイン側の電圧が上昇する。またＮｓ巻線にはダイオード７２０を通じてコンデンサ７２１を充電する方向に電流が流れてコンデンサ７２１が充電されコンデンサ７２１の電圧が上昇していく。電源制御用ＩＣ７１０の内部回路により定まる所定の時間経過後、ＦＥＴ７０７はオンとなりコンデンサ７０３から再びトランス７１１に電流が供給される。電源制御用ＩＣ７１０により所定時間経過後にＦＥＴ７０７がオフすると再びＮｓ巻線電圧によりダイオード７２０を通じてコンデンサ７２１が充電される。コンデンサ７２１の電圧は抵抗７２３，７２４により分圧されており、抵抗７２４の電圧がシャントレギュレータ７５０の制御端子に印加される。シャントレギュレータ７５０のカソード電流は、フォトカプラ７１４を介して電源制御用ＩＣ７１０に伝達されている。
【０００６】
シャントレギュレータ７５０の内部の基準電圧と、抵抗７２３、７２４により分圧された抵抗７２４の電圧を比較して、抵抗７２４の電圧が基準電圧よりも高ければＦＥＴ７０７のオン幅またはオンデューティを減少して出力電圧を下げるように動作する。抵抗７２４の電圧がシャントレギュレータ７５０の基準電圧よりも低ければＦＥＴ７０７のオン時間またはオンデューティを増加して出力電圧を上昇するようなフィードバック動作をしている。
【０００７】
次に第二のＤＣＤＣコンバータ装置の動作について説明する。
第二のＤＣＤＣコンバータは、第一のＤＣＤＣコンバータの出力電圧から第二の直流電圧を生成している。通常モード時、第二のＤＣＤＣコンバータ制御用ＩＣ７３８はトランジスタ７３３、７３５、抵抗７３４を介してＦＥＴ７３２を断続的に駆動する。抵抗７４２、７４３は第二のＤＣＤＣコンバータの出力電圧を分圧しており、第二のＤＣＤＣコンバータ制御用ＩＣ７３８に抵抗７４３の電圧を入力している。第二のＤＣＤＣコンバータ制御用ＩＣ７３８は内部に基準電圧Ｖｒｅｆ２を有しており、Ｖｒｅｆ２と抵抗７４３の電圧が等しくなるようにＦＥＴ７３２のオンデューティを制御することにより安定した第二の直流電圧を生成する。この構成において待機モード時の電力を低下させるために駆動系の電源電圧を出力する出力側にロードスイッチを設け、制御系電源により動作しているＣＰＵやＡＳＩＣといった制御回路によって待機モード時にロードスイッチをオフする構成としている。
【０００８】
しかしながら、図１３の構成では負荷低減に伴うＤＣＤＣコンバータの効率の低下は免れ得ない。このような効率の低下を解決する例として特許文献１には、特にＲＣＣ方式のスイッチング電源装置において、待機モード時（軽負荷時）に出力電圧を降下して後続のＤＣＤＣコンバータによって所望の値に昇圧された出力電圧を負荷に供給する構成が開示されている。特許文献１の構成では、ＲＣＣ方式のコンバータ装置において出力電圧を低下させることにより、スイッチ素子がオフしている期間の補助巻線のリンギング電圧をスイッチ素子の閾値以下とする。これによりフライバック電圧によるスイッチ素子のターンオンが阻止されて主スイッチング素子のオフが延長され発振周波数を低下する。この結果、スイッチング損失が減少し回路効率が向上するものである。
【特許文献１】特開２０００−２７８９４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、機器が待機モード時の期間は制御系の負荷電流も低減する。従って機器の待機時には前述した第二のＤＣＤＣコンバータの効率も低下する。特許文献１の構成では、負荷電流の低減に伴う第一のＤＣＤＣコンバータの効率の低下を改善する対策はなされているが、第二のＤＣＤＣコンバータについて効率の低下を改善する対策はなされていない。
【００１０】
本発明は、このような状況のもとでなされたもので、省エネルギー状態の待機モード時の効率がより向上した電源装置および画像形成装置を提供することを課題とするものである。
【課題を解決するための手段】
【００１１】
前記課題を解決するため、本発明では、電源装置を次の（１）のとおりに構成する。
【００１２】
（１）交流電源より直流電圧を得る電源装置において、
前記交流電源に接続して該交流電圧を整流および平滑する整流平滑手段と、
前記整流平滑手段からの直流電圧を変換して第一の直流電圧を出力する第一のＤＣＤＣコンバータと、
前記第一のＤＣＤＣコンバータからの前記第一の直流電圧を受けて、スイッチング手段のスイッチング動作により前記第一の直流電圧よりも低い第二の直流電圧を出力する第二のＤＣＤＣコンバータと、
前記第一のＤＣＤＣコンバータの出力電圧を前記第一の直流電圧から前記第二の直流電圧よりも低い第三の直流電圧にするとともに、前記第二のＤＣＤＣコンバータの前記スイッチング手段を連続導通状態で駆動する状態に移行する状態移行手段と
を有する電源装置。
【発明の効果】
【００１３】
本発明によれば、従来の構成では効率が悪かった省エネルギー状態である待機モード時の電源効率を向上させることができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明を実施するための最良の形態を、電源装置および画像形成装置の実施例により詳しく説明する。
【実施例１】
【００１５】
実施例１である“電源装置”について説明する。
本実施例の電源装置は、第一のＤＣＤＣコンバータにおいて、特に、バーストモードやオフ時間制御等の駆動方式のような、待機モード時（軽負荷時）にスイッチング周波数が低下する制御および制御用のＩＣを用いた構成を前提としている。
【００１６】
図１は、本実施例の電源装置の回路図である。図１において、前述した従来例の構成と重複する部分は同じ符号で示している。従来例と同様である、交流電源からの交流電圧を整流および平滑する整流平滑回路の動作、第一のＤＣＤＣコンバータ、第二のＤＣＤＣコンバータによる電圧を変換する動作等、従来例と重複する部分は説明を省略する。なお、Ａが駆動系電源電圧を供給する第一のＤＣＤＣコンバータであり、Ｂが制御系電源電圧を供給する第二のＤＣＤＣコンバータである。Ｃはロードスイッチである。
図１において、１２５、１２６は抵抗、１２７はトランジスタである。本電源装置は搭載される機器の状態に従って通常モードと待機モードの２つの状態に備えており、この２つの状態を切り換え可能である。
【００１７】
第二のＤＣＤＣコンバータの負荷であるＣＰＵ７４６は、機器の状態を制御するとともに本電源装置の動作モード、即ち通常モードと待機モードの各モード時の動作を制御している。本電源装置を通常モードにする場合、ＣＰＵ７４６はトランジスタ１２７をオンし、待機モードにする場合はトランジスタ１２７をオフする。なお、通常モードとは駆動系の負荷７３１に直流電圧を供給している状態であり、待機モードとは駆動系の負荷７３１に直流電圧を供給していない状態である。
【００１８】
（１）電源装置が通常モード時の動作説明
通常モード時、ＣＰＵ７４６はトランジスタ１２７をオンすると、シャントレギュレータ７５０の制御端子−アノード間には抵抗７２４と抵抗１２５が並列接続される。シャントレギュレータ７５０は制御端子−アノード間の電圧をあらかじめ定められた基準電圧値にするようにカソード−アノード間の電流を流す。このため第一のＤＣＤＣコンバータの出力電圧Ｖｏｕｔは抵抗７２３と制御端子−アノード間の抵抗で分圧した結果が基準電圧値Ｖｒｅｆとなるような電圧になるようにＦＥＴ７０７を制御する。出力電圧Ｖｏｕｔは以下の式によって示される。
Ｖｏｕｔ＝［（抵抗７２３＋Ｒ）／Ｒ］×Ｖｒｅｆ
ここでＲは抵抗７２４と抵抗１２５の並列接続による抵抗値であり、以下の式で示される。
Ｒ＝抵抗７２４×抵抗１２５／（抵抗７２４＋抵抗１２５）
【００１９】
（２）電源装置が待機モード時の動作説明
省エネルギー状態である待機モード時、ＣＰＵ７４６はトランジスタ１２７をオフする。トランジスタ１２７がオフするとシャントレギュレータ７５０の制御端子−アノード間の抵抗は抵抗７２４のみとなる。前述したようにシャントレギュレータ７５０は制御端子−アノード間電圧を予め定められた基準電圧値とするよう動作するため、出力電圧Ｖｏｕｔ３は
Ｖｏｕｔ３＝［（抵抗７２３＋抵抗７２４）／抵抗７２４］×Ｖｒｅｆ
とするように動作する。シャントレギュレータの制御端子−アノード間の抵抗が通常モード時より高くなるため、出力電圧は低下する。
【００２０】
第二のＤＣＤＣコンバータは前述したように第一のＤＣＤＣコンバータの出力電圧から第二の直流電圧を生成している。待機時の動作により第一のＤＣＤＣコンバータの出力電圧が低下するとＦＥＴ７３２のオン時間を長く（オンデューティを大きく）して出力電圧を第二の直流電圧に一定に維持するように動作する。第一のＤＣＤＣコンバータの出力電圧が第二の電源電圧以下になると、第二のＤＣＤＣコンバータのＦＥＴ２３２はオン状態に固定となる（オンデューティ１００％状態）。さらに第一のＤＣＤＣコンバータ電圧は低下し、第三の直流電圧にまで低下する。つまり、第二のＤＣＤＣコンバータは連続導通状態になり、第１のＤＣＤＣコンバータの出力電圧はより低い直流電圧（第三の直流電圧）になる。
【００２１】
第三の直流電圧がＶｏｕｔ３、第二の直流電圧をＶｏｕｔ２とおくと、
Ｖｏｕｔ２＞Ｖｏｕｔ３
という関係になる。
従って抵抗７４２、抵抗７４３、Ｖｒｅｆ２と抵抗７２３、抵抗７２４、Ｖｒｅｆの関係は以下の関係式で示される。
［（抵抗７４２＋抵抗７４３）／抵抗７４３］×Ｖｒｅｆ２＞［（抵抗７２３＋抵抗７２４）／抵抗７２４］×Ｖｒｅｆ
【００２２】
以上のように構成した場合の電源の効率と、従来構成（図１３）の効率を比較した図を図３に示す。図３では、横軸を負荷電流、縦軸を効率として本実施例と従来構成との負荷電流に対する効率を示している。従来構成では第一のＤＣＤＣコンバータとともに第二のＤＣＤＣコンバータの効率も低下していくため効率が良くない。本実施例によれば、第二のＤＣＤＣコンバータでの損失はＦＥＴ７３２のオン抵抗のみとなるため電源の効率が向上する。
【００２３】
また、シャントレギュレータによる制御ではシャントレギュレータの耐圧が不足する場合には、シャントレギュレータを基準電圧源として用い、オペアンプ（誤差増幅器）により制御回路を構成しても良い。また、基準電圧にはシャントレギュレータ内の電圧を使用しているが、ツェナダイオードによって基準電圧を構成しても良い。
【００２４】
（３）モード移行時の動作の説明
次に待機モードから通常モード、また、通常モードから待機モードへの状態移行について説明する。
【００２５】
図４に待機モードから通常モードへの移行時の各部の電圧を示す。図４に示したように待機モードから通常モードへの移行時にはＣ（コンデンサ）７４１の両端電圧、即ち、第二のＤＣＤＣコンバータからの出力電圧は第三の直流電圧から第二の直流電圧へとスムーズに移行している。これは待機モードから通常モードへの移行時に第一のＤＣＤＣコンバータの出力電圧が第二の直流電圧よりも大きくなると第二のＤＣＤＣコンバータが動作して出力電圧の制御を行うためである。図で示されているように、コンデンサ７４１の両端電圧が第三の直流電圧から第二の直流電圧に移行するとともにＦＥＴ７０７、ＦＥＴ７３２が動作し、コンデンサ７２８の両端電圧が第１の直流電圧にスムーズに移行する。
【００２６】
次に図５に通常モードから待機モードに移行する場合の状態を示す。
図では、通常モードから待機モードに移行する際の、第一のＤＣＤＣコンバータ出力電圧と第一のＤＣＤＣコンバータにおけるＦＥＴ７０７および第二のＤＣＤＣコンバータにおけるＦＥＴ７３２のゲート電圧と第二のＤＣＤＣコンバータの出力電圧を示す。
【００２７】
第一のＤＣＤＣコンバータの出力電圧が低下してくるとＦＥＴ７０７のＧＳ間電圧はオフとなり、ＦＥＴ７０７は停止する。第一のＤＣＤＣコンバータのＦＥＴ７０７が停止しているのに負荷電流は流れ出るので第一のＤＣＤＣコンバータの出力電圧は低下する。即ち、第二のＤＣＤＣコンバータの入力電圧が低下してくるため、第二のＤＣＤＣコンバータはＦＥＴ７３２のゲートのオン幅（オンデューティ）を大きくしながら第二のＤＣＤＣコンバータの出力電圧を一定になるよう制御する。第二のＤＣＤＣコンバータの入力電圧が第二の直流電圧以下になると、第二のＤＣＤＣコンバータのＦＥＴ７３２はオン状態のままになる（図のＦＥＴ７３２  ＧＳ間電圧）。
【００２８】
第一のＤＣＤＣコンバータ出力電圧が第三の直流電圧となったところで第一のＤＣＤＣコンバータのＦＥＴ７０７がオン／オフ動作を行うために第二のＤＣＤＣコンバータの出力電圧は第三の直流電圧で制御される（図の点線Ｂで示す状態）。
【００２９】
以上のとおり、本実施例おいて、待機モードと通常モードの移行時（切り替え時）に第二のＤＣＤＣコンバータ出力電圧は急峻な電圧変化を発生しないよう構成している。
【００３０】
このように、本実施例によれば待機モード時における第一および第二のＤＣＤＣコンバータの効率を向上させることができる。また、待機モードから通常モードへ、通常モードから待機モードへの切り替え時にも出力電圧の急峻な電圧変化が発生しないようにできるので、回路の誤動作等の発生が抑制できる。
【実施例２】
【００３１】
実施例２である“電源装置”について説明する。
本実施例の電源装置は、第一のＤＣＤＣコンバータにおいて、特に、ＲＣＣ方式や周波数制御方式のような、待機モード時（軽負荷時）にスイッチング周波数が上昇する制御、および制御用ＩＣを用いた構成を前提としている。なおＲＣＣ（Ｒｉｎｇｉｎｇ  Ｃｈｏｋｅ  Ｃｏｎｖｅｒｔｅｒ）方式とは、フライバック型コンバータの一種で、自励発振によってスイッチング動作を行うコンバータのことである。
【００３２】
図２は本実施例の電源装置の回路図である。本実施例において、従来例の構成と重複する部分は同じ符号で示しており、その説明は省略する。Ａが駆動系電源電圧を供給する第一のＤＣＤＣコンバータであり、Ｂが制御系電源電圧を供給する第二のＤＣＤＣコンバータである。
【００３３】
図２において、７４２、７４３、７４７、２４８、２３７、２５１，２５２は抵抗、２５０はコンパレータ、２４９はシャントレギュレータ、２５３、２５４はトランジスタである。
【００３４】
通常モード時、ＣＰＵ７４６はトランジスタ２５３をオンしている。トランジスタ２５３がオンするとトランジスタ２５４がオフとなるため、第一のＤＣＤＣコンバータはコンパレータ２５０の動作に関わらずシャントレギュレータ７５０の動作によって第一の直流電圧を出力している。また、第二のＤＣＤＣコンバータは第二のＤＣＤＣコンバータ制御用ＩＣ７３８によりＦＥＴ７３２を断続的に駆動して第二の直流電圧を出力している。
【００３５】
待機モードとなってＣＰＵ７４６がトランジスタ２５３をオフすると、トランジスタ２５４はコンパレータ２５０の出力によって動作する。コンパレータ２５０の出力はトランジスタ２５４、フォトカプラ７１４を介して第一のＤＣＤＣコンバータ制御用ＩＣ２１０に接続されており、第一のＤＣＤＣコンバータの出力は、第二のＤＣＤＣコンバータの出力電圧が第三の直流電圧となるように制御する。
【００３６】
第二のＤＣＤＣコンバータの出力電圧は通常モード時に第二の直流電圧となるように定めており、第三の直流電圧は該第二の直流電圧よりも低い電圧に設定しているので、第一のＤＣＤＣコンバータの出力電圧は第一の直流電圧から第三の直流電圧へと低下していく。
【００３７】
第二のＤＣＤＣコンバータは入力電圧が低下しても出力を第二の直流電圧に保つためにＦＥＴ７３２のオンデューティを大きくしながら動作を続け、入力電圧が第二の直流電圧となったときにオンデューティが１００％となり、ＦＥＴ７３２はオンしたままとなる。さらに第一のＤＣＤＣコンバータの出力電圧は第三の直流電圧まで低下させてはじめてコンパレータ２５０が動作してＦＥＴ７０７をスイッチング動作させる。この結果、第一のＤＣＤＣコンバータ出力電圧は第三の直流電圧となる。
【００３８】
本実施例によれば、実施例１と同様に待機モード時における第一および第二のＤＣＤＣコンバータの効率を向上させることができる。
【実施例３】
【００３９】
実施例３である“電源装置”に付いて説明する。
実施例１、２では、第二のＤＣＤＣコンバータの制御用ＩＣとしてオンデューティを１００％にすることができるＩＣを用いることを前提としている。本実施例では、第二のＤＣＤＣコンバータの制御用ＩＣとしてオンデューティを１００％にすることができないようなＩＣを使用した場合の構成を前提としており、第二のＤＣＤＣコンバータのＦＥＴをオンするための外部回路を設けることを特徴としている。
【００４０】
第二のＤＣＤＣコンバータの制御に用いる制御用ＩＣの保護機能として、デューティガード機能や発振器の下限周波数を有している場合（オンデューティ１００％設定できない場合）がある。従って第二のＤＣＤＣコンバータの入力電圧が低くなっても第二のＤＣＤＣコンバータのＦＥＴはオンし続けることができない。このため出力電圧の変動が大きくなったり出力電圧が低下したりしてしまい、実施例１、２のような動作ができなくなってしまう。このような場合には第一のＤＣＤＣコンバータの出力電圧を検出し、検出した電圧が予め定められた電圧となったときに第二のＤＣＤＣコンバータのＦＥＴをオンする外部回路を設けることで待機モード時に第二のＤＣＤＣコンバータのＦＥＴをオン状態とすることができる。
【００４１】
この具体例の回路を図６に示す。本実施例は、実施例１における第１のＤＣＤＣコンバータに、図６に示す第２のＤＣＤＣコンバータを接続した構成の電源装置である。
【００４２】
なお、図６における第二のＤＣＤＣコンバータＢのＦＥＴ５０１を駆動する回路としては、トランジスタ５５８、抵抗５５５、５５６、５５７、５５９、５６０等から構成され、その他、コンデンサ５５１、５７２、５３０、抵抗５３６、５４９、ダイオード５２９、インダクタ５２８から構成される。この回路の基本的な動作は、従来例の構成で説明したものと略同様であるため説明は省略し、本実施例の外部回路Ｄ１の構成、動作のみを説明する。
【００４３】
本実施例における外部回路Ｄ１は、待機モード時に第二のＤＣＤＣコンバータＢのＦＥＴ５０１をオン状態にする回路である。６００は第二のＤＣＤＣコンバータの制御用ＩＣである。ＲＥＦは制御目標とする電圧を入力する端子、Ｃはコレクタ、Ｅはエミッタであり、Ｃ端子の先にＦＥＴ５０１のゲート端子を接続することにより、ＦＥＴ５０１を駆動している。ＧＮＤは制御用ＩＣのＧＮＤ端子である。
【００４４】
また、外部回路Ｄ１は、抵抗６０１，６０４、６０８、６０９、６１１、トランジスタ６０２、６０３、６０６、６１０、ダイオード６０５、６０７から構成される回路である。
【００４５】
通常モード時は、第一のＤＣＤＣコンバータの出力電圧が第一の直流電圧となっており、第二のＤＣＤＣコンバータの出力電圧（第二の直流電圧）よりも高い。このためトランジスタ６０６がオンし、ダイオード６０７から抵抗６０９を通して電流が流れダイオード６０５は逆バイアスとなるためにトランジスタ６０２は動作しない。またトランジスタ６０３、トランジスタ６１０ともにオフとなるため、ＩＣ６００の制御出力がそのままＦＥＴ５０１に印加される。従って第二のＤＣＤＣコンバータはＩＣ６００の制御によるＤＣＤＣコンバータ動作を続ける。
【００４６】
待機モードとなったとき、負荷である不図示の装置は、端子１７４をＬｏｗにするとともに第一のＤＣＤＣコンバータの出力電圧を低下させる。端子１７４がＬｏｗになり、かつ第一のＤＣＤＣコンバータの出力電圧が第二の直流電圧よりも低くなると、トランジスタ６０２および６０３がオンする。これによりトランジスタ６１０はオンとなり、ＦＥＴ５０１のゲートをＬｏｗとするためＦＥＴ５０１はオンし続けることになる。
【００４７】
通常モードに復帰する場合には、負荷である不図示の装置は、第一のＤＣＤＣコンバータを通常モード出力となるようにするとともに端子１７４をＨｉｇｈまたは高インピーダンスとする。するとトランジスタ６０３がオフとなるため、トランジスタ６１０もオフとなり、ＩＣ６００は再びＦＥＴ５０１を駆動できるようになる。同時に第一のＤＣＤＣコンバータの出力電圧は上昇し始めるため、ＩＣ６００はＦＥＴ５０１のオン時間を徐々に短く駆動し始める。この間の電圧変動は、待機モードから通常モードへの切り替え直後にＩＣ６００の最大デューティ範囲と第一のＤＣＤＣコンバータの電圧上昇による変動があるだけなので負荷の装置としては充分に許容できる範囲となる。以上により制御切り替え時の電圧変動の小さい切り替えが可能となる。
【００４８】
なお、図６ではディスクリート部品を用いた例を示した。しかしながら、コンパレータを用いればより簡単に回路を構成することが可能である。そのような回路を図７に示す。
【００４９】
図７は外部回路の構成が図６とは異なっている。図７における外部回路Ｄ２では、通常モード時、装置は端子１７４をＨｉｇｈにする。コンパレータ１４０５の−端子がＬｏｗとなるため、コンパレータ出力端子はＯＰＥＮとなり、ＦＥＴ５０１に影響は及ぼさない。待機モードとなったとき、装置は電源装置の出力電圧を低下させるとともに端子１７４をＬｏｗにする。入力電圧が低下してコンパレータ１４０５の−入力端子電圧が＋入力端子電圧よりも高くなるとコンパレータ出力がＬｏｗとなり、第２のＤＣＤＣコンバータのＦＥＴ５０１をオンする。
【００５０】
なお、図６、図７の回路において、端子１７２、１７３、１７４には実施例１、２で説明した制御系の負荷としてのＣＰＵ７４６が接続されている。
【００５１】
本実施例によれば、第二のＤＣＤＣコンバータの制御用ＩＣとして１００％オンデューティ動作ができない場合でも、待機モード時における第一および第二のＤＣＤＣコンバータの効率を向上させることができる。
【実施例４】
【００５２】
実施例４である“電源装置”に付いて説明する。
【００５３】
本実施例は、第一のＤＣＤＣコンバータがＲＣＣ方式の回路により構成した場合の例を示すものである。本実施例では、第二のＤＣＤＣコンバータとしては、図１に示す第二のＤＣＤＣコンバータＢ部分で、ＣＰＵ７４６によるトランジスタ１２７の制御部分を除いて同様のＤＣＤＣコンバータを想定している。よって、第二のＤＣＤＣコンバータについては、実施例１の説明を援用しここでの説明は省略する。
【００５４】
以下に図８に基づき本実施例における第一のＤＣＤＣコンバータの動作について説明する。図８において、８００は商用交流電源、８０１はフィルタ回路、８０２はダイオードブリッジ、８０３はコンデンサ、８０４はスイッチングトランスである。また、８０５は起動抵抗、８０６−ａは第１のフォトカプラの一端であるフォトトランジスタ、８０７はスイッチング素子、８０８、８０９、８１１、８１３、８１６、８１７は抵抗、８１０はトランジスタである。また、８１２、８１８はコンデンサ、８１４−ａは第二のフォトカプラの一端であるフォトトランジスタ、８１５，８１９はダイオードである。
【００５５】
８２０は二次整流ダイオード、８２１は電解コンデンサ、８２２、８２４、８２５は抵抗、８２３はシャントレギュレータである。また、８３５、８３６、８３９は抵抗、８３３はコンパレータ、８０６−ｂはフォトカプラのＬＥＤ、８３４は抵抗、８３３はコンパレータ、８７６はトランジスタである。また、８３８は基準電圧を生成するツェナダイオードである。
【００５６】
商用交流電源８００よりフィルタ回路８０１を介してダイオードブリッジ８０２にＡＣ電源が印加されると、ブリッジダイオード８０２により両波整流がなされ、コンデンサ８０３に充電が行なわれ、コンデンサ８０３の両端にＤＣ電圧を生成する。
【００５７】
電源起動時に通常モードとなる場合の動作を説明する。通常モード時には端子８７４はＨｉｇｈの信号が入力される。このためトランジスタ８７６はオンとなり、フォトカプラのＬＥＤ８０６−ｂは点灯しない状態となっている。フォトカプラのトランジスタ８０６−ａはインピーダンスが高い状態となっているため、抵抗８５１による電流がトランジスタ８５０のベースエミッタ間に流れトランジスタ８５０はオンとなる。この結果、起動抵抗８０５とゲートソース間に接続された抵抗８０８の分圧によりスイッチング素子８０７のゲート−ソース間に電圧が印加され、スイッチング素子８０７がオンする。スイッチング素子８０７がオンするとトランス８０４の一次巻線Ｎｐに電流が流れ始める。するとトランス１０４の補助巻線Ｎｂにさらにスイッチング素子８０７のゲート電圧を高くする方向に電圧が発生する。この電圧により抵抗８１７を通じてコンデンサ８１８が充電される。コンデンサ８１８の両端電圧はトランジスタ８１０のベース−エミッタ間にも印加されるため、充電が開始され一定時間経過するとトランジスタ８１０に充分なベース電圧が発生し、ベース電流が流れるようになってトランジスタ８１０がオンする。
【００５８】
トランジスタ８１０がオンするとスイッチング素子８０７がオフし、スイッチング素子８０７のドレイン−ソース間電圧が上昇し始める。この結果、補助巻線Ｎｂのダイオード８１５のカソード側の電圧が降下し、逆方向に電圧が発生する。
二次巻線Ｎｓにはダイオード８２０が導通する方向に電流が流れ、コンデンサ８２１の電圧とダイオード８２０の順方向電圧の和以上の電圧となったときにコンデンサ８２１を充電する。同時に補助巻線Ｎｂに現れた電圧はコンデンサ８１８を放電する。ダイオード８１９はトランジスタ８１０のベース−エミッタ間の逆方向耐圧以上に電圧が印加されないよう保護のために接続されている。抵抗８１６、ダイオード８１５はコンデンサ８１８を放電する方向に電流を流し、抵抗８１７による放電よりも高速に放電するために接続している。このようになるとトランジスタ８１０はオフするため、スイッチング素子８０７のゲート電圧はこの後、起動抵抗８０５により供給される電流と、抵抗８１１とコンデンサ８１２を介して供給される補助巻線Ｎｂに流れ込む電流により決まるようになる。スイッチング素子８０７のオフを高速化するために抵抗８４１とダイオード８４２を接続している。
【００５９】
スイッチング素子８０７がオフの期間、トランス８０４に蓄えられたエネルギーは、コンデンサ８２１に移動するため，時間とともにＮｓ巻線の電圧が減少する。Ｎｓ巻線電圧は補助巻線Ｎｂの出力電圧にも反映されるためＮｂ巻線のダイオード８１９アノード端子側の電圧も小さくなる。起動抵抗８０５より流入する電流によりバイアスされてスイッチング素子８０７のゲート電圧が上昇してくる。
【００６０】
スイッチング素子８０７のゲート電圧が閾値よりも高くなると、スイッチング素子８０７はオンし、Ｎｐ巻線にコンデンサ８０３からトランス８０４を介し、スイッチング素子８０７を通ってコンデンサ８０３の−端子の方向に電流が流れる。またＮｂ巻線には，Ｎｂ巻線よりコンデンサ８１２、抵抗８１１、抵抗８０８、Ｎｂ巻線といった方向に電流が流れるためスイッチング素子８０７のゲート電圧がさらに上昇する。そうして前述したようにＮｂ巻線の電圧と抵抗８１７によりコンデンサ８１８が充電され、トランジスタ８１０をオンすることでスイッチング素子８０７がオフする。
【００６１】
以上のような一連の発振動作が継続されてスイッチング素子８０７のオン期間にトランス８０４に蓄えられたエネルギーが、スイッチング素子８０７のオフ期間にコンデンサ８２１に蓄えられ、コンデンサ８２１の両端電圧は上昇していく。
【００６２】
コンデンサ８２１の電圧は抵抗８２４と８２５により分圧され、抵抗８２５の両端電圧がシャントレギュレータ８２３の基準電圧よりも高くなると、シャントレギュレータ８２３はカソード−アノード間に電流を流し始め、フォトカプラのフォトダイオード８１４−ｂが発光する。
フォトカプラの受光側のトランジスタ８１４−ａは、抵抗８１３とトランジスタ８１０のベースに接続されており、フォトカプラ８１４のＬＥＤが発光するとフォトトランジスタ８１４−ａのインピーダンスが低下する。このため、トランジスタ８１０がオンしてスイッチング素子８０７をオフする。このようにして抵抗８２５の両端電圧がシャントレギュレータ８２３の基準電圧となるようにコンデンサ８２１の両端電圧は制御される。
【００６３】
待機モード時は、端子８７４がＬｏｗとされる。端子８７４がＬｏｗとされるとトランジスタ８７５がオフとなる。するとコンパレータ８３３の出力信号によりフォトカプラのフォトダイオード１０６−ｂの点灯を制御できるようになる。
コンパレータ８３３は−入力端子に出力電圧を抵抗８３５、抵抗８３４により分圧した電圧を入力する。また＋入力端子には抵抗８３６によりバイアスされたツェナダイオード８３８の基準電圧を入力する。コンパレータ８３３は入力電圧を基準電圧と比較し、ツェナダイオード８３８の電圧よりも抵抗８３４の電圧が高い場合に出力端子をＬｏｗとする。コンパレータ８３３の出力端子がＬｏｗとなるとフォトカプラのフォトダイオード８０６−ｂが点灯する。するとフォトカプラのトランジスタ８０６−ａのインピーダンスが低下しトランジスタ８５０がオフとなる。抵抗８５１は起動抵抗８０５よりも高い抵抗としているため、起動時のゲート電圧が低下してスイッチング素子８０７はオンできなくなる。抵抗８５１は高抵抗のため、少なくとも２つ以上の複数の抵抗を直列接続している。起動抵抗８０５も同様である。このままではＮｂ巻線の電圧によってスイッチング素子８０７がオンしてしまう場合がある。このためにコンパレータ８３３の出力により、フォトカプラのＬＥＤ８１４−ｂも点灯させて、フォトカプラのトランジスタ８１４−ａのインピーダンスを低下させ、スイッチ素子８０７を確実にオフする構成としても良い。
【００６４】
スイッチング素子８０７がオフとなると、端子８７２と端子８７３の間の電圧である第一のＤＣＤＣコンバータの出力電圧は降下していく。第一のＤＣＤＣコンバータ出力電圧が抵抗８３５と抵抗８３４により分圧された値がツェナダイオード８３８の電圧よりも低くなると、コンパレータ８３３がオフし、フォトカプラのＬＥＤ８０６−ｂ、８１４−ｂが点灯しなくなる。（なお、このときの出力電圧は実施例１で説明した第三の直流電圧となっている。）この結果トランジスタ８５０のインピーダンスが低下し起動電流が流れ始める。またトランジスタ８１０のインピーダンスが上昇してスイッチング素子８０７のゲート端子電圧が上昇可能になる。
【００６５】
第一のＤＣＤＣコンバータが通常モード時に機能する電圧フィードバック用のシャントレギュレータ８２３のカソード−アノード間は第一のＤＣＤＣコンバータ出力電圧が低下しているためハイインピーダンスとなっている。このためフォトカプラのＬＥＤ８１４−ｂは点灯しない。
【００６６】
従ってスイッチング素子８０７は電源起動時と同じく、最大オン時間で駆動される。
実施例１ではシャントレギュレータに入力する抵抗の分圧比を待機／通常モードで切り替える構成であった。しかしながらＲＣＣ方式で同様に構成すると待機モード時の周波数がはるかに高い周波数になってしまう。するとスイッチング損失が大きくなり、かえって効率を低下させていた。
【００６７】
第一のＤＣＤＣコンバータがＲＣＣ回路により構成される場合には、本実施例のようにすることで待機モード時の低電圧出力時、起動抵抗に接続したトランジスタ８５０をスイッチング動作させるので起動抵抗による損失も低減することが可能となる。従って、さらなる電源装置の効率の向上を図ることが可能となる。
【実施例５】
【００６８】
実施例５である“レーザビームプリンタ”について説明する。本実施例は、実施例４で説明したＲＣＣ方式の電源装置をレーザビームプリンタに適用する場合について説明する。実施例４と共通する部分については同一の符号を示して説明は省略し、本実施例の特徴部のみを説明する。
【００６９】
本実施例における第一のＤＣＤＣコンバータの動作を説明する。
図９は、本実施例のレーザビームプリンタにおける、第一のＤＣＤＣコンバータおよび第二のＤＣＤＣコンバータの構成を示す回路図である。図９において、ＦＥＴ９２７より左側が第一のＤＣＤＣコンバータ部分であり、ＦＥＴ９２７を含む右側が第二のＤＣＤＣコンバータ部分である。
図９において、９２７は第二のＤＣＤＣコンバータのメインスイッチングＦＥＴ、９２８はインダクタ、９２９は回生ダイオード、９３０はコンデンサ、９２６、９３４〜９３７は抵抗、９３８はツェナダイオードである。また、９３９は抵抗、９３２および９３３はコンパレータである。
【００７０】
まず、通常時の動作説明を行う。コンパレータ９３２はツェナダイオード９３８の電圧を基準電圧として、抵抗９３４および９３９で分圧された電圧と比較する。ツェナダイオード９３８の電圧よりも抵抗９３９の電圧が低くなると、コンパレータ９３２の出力はＬｏｗとなるため、ＦＥＴ９２７のゲート電圧が低下しＦＥＴ９２７はオンする。このためインダクタ９２８に電流が流れコンデンサ９３０を充電しコンデンサ両端電圧が上昇する。次に電圧が上昇して抵抗９３９の電圧がツェナダイオード９３８の電圧よりも高くなるとコンパレータ９３２の出力がＨｉｇｈとなるためＦＥＴ９２７はゲート電圧が高くなりＦＥＴ９２７はオフとなる。インダクタ９２８はさらに電流を流し続けようとするためダイオード９２９がオンしインダクタ９２８に蓄えられたエネルギーをコンデンサ９３０に充電する。このときダイオード９８０が導通しコンパレータ９３２の＋入力端子の電圧を低くするためコンパレータ９３２は反転動作を行ってＦＥＴ９２７をオンにする。以上のような一連の動作を繰り返すことにより、図示の第一のＤＣＤＣコンバータは発振を継続している。
【００７１】
図１０にレーザプリンタの制御部から電源装置への省エネルギーモード信号ラインの接続図を示す。図１０において、１８８が制御回路の出力トランジスタ、１９０がＣＰＵ、もしくはＡＳＩＣからなる制御回路である。１８５〜１８７、２７１，２７２は抵抗である。ＦＥＴ２７０を用いたロードスイッチで駆動系（＋２４Ｖ）の出力をオンオフしている。ＦＥＴ２７０のドレインは、図９のＤ端すなわち駆動系電源に接続されている。このように構成することで、制御回路１９０出力がＨｉｇｈの時には出力トランジスタ１８８はローインピーダンスとなってロードスイッチであるＦＥＴ２７０がオンする。また、制御回路１９０出力がＬｏｗとなることで出力トランジスタ１８８はハイインピーダンス状態となりロードスイッチであるＦＥＴ２７０がオフする。
【００７２】
省エネルギーモードに入る場合の動作について、図１１のフローチャートに基づき説明する。省エネルギーモード時、制御回路１９０からの信号は、第一の直流電圧の供給を停止するためステップ１１（図ではＳ１１と略記する、以下同様）で出力トランジスタ１８８をオフし抵抗２７２より出力されているゲート端子をＨｉｇｈもしくはハイインピーダンス状態とする。このようになると、ロードスイッチのＦＥＴ２７０がオフするため、第一のＤＣＤＣコンバータは第一の直流電圧を端子１７１から電源外部に出力しなくなる。
【００７３】
然る後にステップ１２で端子１８４がローになり省エネルギーモード信号が端子１７４から図９に示す電源装置に入力されると、トランジスタ１７５がオフしてフォトカプラのＬＥＤ９０６−ｂに電流が流れる状態になり、電源のコンパレータ９３３の動作が有効になる。コンパレータ９３３は、抵抗９３５と９３７の分圧電圧をツェナダイオード９３８の電圧と比較するように構成されている。コンパレータ９３３は、抵抗９３７の電圧がツェナダイオード９３８の電圧よりも高い状態でオン状態となり、フォトカプラ９０６−ｂのＬＥＤに電流を流しＬＥＤを発光させる。フォトカプラ９０６の受光側のトランジスタ９０６−ａは、トランジスタ８５０のベースエミッタ間に接続されており、フォトカプラ９０６のＬＥＤ発光によりトランジスタ８５０をオフ、ＬＥＤ消灯によりトランジスタ８５０をオンとする。このようにして第二のＤＣＤＣコンバータの出力電圧が第三の直流電圧となるように第一のＤＣＤＣコンバータの起動抵抗８０５とスイッチング素子８０７をオン，オフする。このようにすることで、第二のＤＣＤＣコンバータのフィードバック回路は常に出力電圧が目標値以下の値となっているためにＦＥＴ９２７をオンし続けるよう動作する。このようにして第二のＤＣＤＣコンバータのＦＥＴ９２７をオン固定としてスイッチング損失が発生しなくなり、第二のＤＣＤＣコンバータでの損失はＦＥＴ９２７とインダクタ９２８の抵抗分による損失だけとなる。同時に第一のＤＣＤＣコンバータは３．３Ｖの増減にあわせた長い周期での休止が入ることになるためスイッチング損失が減少して電源効率が飛躍的に上昇する。
【００７４】
次に省エネルギーモードからの復帰について図１２に基づき説明する。ステップ２１で端子１８４をＨｉｇｈにすることで、トランジスタ１７５をオンし、コンパレータ９３３による起動抵抗８０５とＦＥＴ９０７の制御が停止し、第一のＤＣＤＣコンバータ出力電圧が第一の直流電圧（＋２４Ｖ）に向かって上昇を始める。ステップ２２で第一のＤＣＤＣコンバータ出力電圧が第一の直流電圧に達する頃まで数ｍｓ待ち合わせた後に、ステップ２３で出力トランジスタ１８８をオンする。すると、ロードスイッチであるＦＥＴ２７０がオンして端子１７１から駆動系の負荷に第一の直流電圧が供給される。なお駆動系の負荷で中途半端な電圧が加わって誤動作するような素子が無ければロードスイッチであるＦＥＴ２７０も無くして第一の直流電圧をオンオフしないようにしても良い。
【００７５】
以上説明したように本実施例によれば、レーザビームプリンタに本発明に係る電源装置を適用した構成において、待機モード時の電源装置の効率を向上することができる。
【図面の簡単な説明】
【００７６】
【図１】実施例１の電源装置の構成を示す回路図
【図２】実施例２の電源装置の構成を示す回路図
【図３】実施例１と従来例の電源の効率を比較した図
【図４】実施例１の電源装置の待機モードから通常モード移行時の各部の波形を示す図
【図５】実施例１の電源装置の通常モードから待機モード移行時の各部の波形を示す図
【図６】実施例３における第二のＤＣＤＣコンバータの構成を示す回路図
【図７】実施例３における第二のＤＣＤＣコンバータの他の構成を示す回路図
【図８】実施例４の電源装置における第一のＤＣＤＣコンバータの構成を示す回路図
【図９】実施例５における電源装置の構成を示す回路図
【図１０】実施例５におけるレーザプリンタの制御部から電源装置への接続構成を示す図
【図１１】実施例５における省エネルギーモード移行時の動作を示すフローチャート
【図１２】実施例５における省エネルギーモードからの復帰時の動作を示すフローチャート
【図１３】従来例の構成を示す回路図
【符号の説明】
【００７７】
７０２    整流ダイオード
７０３    一次平滑コンデンサ
７１１    スイッチングトランス
７２０    二次整流ダイオード
７２８    二次平滑コンデンサ
７３２    スイッチング素子
７４６    ＣＰＵ
【図１】
2010142071.tif 000003
【図２】
2010142071.tif 000004
【図３】
2010142071.tif 000005
【図４】
2010142071.tif 000006
【図５】
2010142071.tif 000007
【図６】
2010142071.tif 000008
【図７】
2010142071.tif 000009
【図８】
2010142071.tif 000010
【図９】
2010142071.tif 000011
【図１０】
2010142071.tif 000012
【図１１】
2010142071.tif 000013
【図１２】
2010142071.tif 000014
【図１３】
2010142071.tif 000015