(57)【要約】【課題】高記録密度及び低消費電力動作を実現することができ、且つ誤スイッチ確率を低くする。【解決手段】電圧印加又は通電によって電気抵抗率が変化する抵抗変化膜６２と、抵抗変化膜６２を膜厚方向から挟んで設けられた電極６１，６４とを備えた不揮発性半導体メモリであって、抵抗変化膜６２は、炭素を主成分とする膜中に、水素，ボロン，窒素，フッ素，シリコン，及びチタンの中から選ばれた少なくとも１種類の添加元素を固溶してなるものである。【選択図】      図６
2010141046.tif 000002
【特許請求の範囲】
【請求項１】
電圧印加又は通電によって電気抵抗率が変化する抵抗変化膜と、前記抵抗変化膜を膜厚方向から挟んで設けられた電極とを備え、
前記抵抗変化膜は、炭素を主成分とする膜中に、水素，ボロン，窒素，フッ素，シリコン，及びチタンの中から選ばれた少なくとも１種類の添加元素を固溶してなるものであることを特徴とする不揮発性半導体メモリ。
【請求項２】
前記添加元素の含有量が０．０１〜２０［at.％］であることを特徴とする請求項１記載の不揮発性半導体メモリ。
【請求項３】
電圧印加又は通電によって電気抵抗率が変化する抵抗変化膜と、前記抵抗変化膜を膜厚方向から挟んで設けられた電極とを備え、
前記抵抗変化膜は、炭素を主成分とする膜中に、ボロン，窒素，フッ素，シリコン，及びチタンの中から選ばれた少なくとも１種類の添加元素を固溶してなり、且つ前記添加元素のうちで水素を除く添加元素の含有量が０．０１〜５［at.％］であることを特徴とする不揮発性半導体メモリ。
【請求項４】
電圧印加又は通電によって電気抵抗率が変化する抵抗変化膜と、前記抵抗変化膜を膜厚方向から挟んで設けられた電極とを備え、
前記抵抗変化膜は、炭素を主成分とする膜中に、Ｍｎ，Ｆｅ，Ｃｏ，Ｃｕ，Ｍｏ，Ｓｒ，Ｂａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｓｍ，Ｅｕ，ＣｒＯ3 ，ＡｌＣｌ3 ，ＣｕＣｌ2 ，ＦｅＣｌ2 ，ＦｅＣｌ3 、ＭｎＣｌ2 ，ＣｒＣｌ3 ，ＺｒＣｌ2 ，ＨｆＣｌ4 ，ＺｎＣｌ2 ，ＺｎＣｌ2 ，ＳｂＣｌ5 ，ＳｂＦ5 ，ＢｉＣｌ4 の中から選ばれた少なくとも１種類の添加物をグラファイトの層間化合物として導入したものであり、且つ該添加物の含有量が０．０１〜２０［at.％］であることを特徴とする不揮発性半導体メモリ。
【請求項５】
平行配置された複数本のワード線と、
前記ワード線と交差するように平行配置された複数本のビット線と、
前記ワード線とビット線の各交差部にそれぞれ設けられ、印加電圧又は通電によって電気抵抗率が変化する抵抗変化膜と、
を備え、
前記抵抗変化膜は、炭素を主成分とする膜中に、水素，ボロン，窒素，フッ素，シリコン，及びチタンの中から選ばれた少なくとも１種類の添加元素を固溶したもの、又はＭｎ，Ｆｅ，Ｃｏ，Ｃｕ，Ｍｏ，Ｓｒ，Ｂａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｓｍ，Ｅｕ，ＣｒＯ3 ，ＡｌＣｌ3 ，ＣｕＣｌ2 ，ＦｅＣｌ2 ，ＦｅＣｌ3 、ＭｎＣｌ2 ，ＣｒＣｌ3 ，ＺｒＣｌ2 ，ＨｆＣｌ4 ，ＺｎＣｌ2 ，ＺｎＣｌ2 ，ＳｂＣｌ5 ，ＳｂＦ5 ，ＢｉＣｌ4 の中から選ばれた少なくとも１種類の添加物をグラファイトの層間化合物として導入したものであり、前記添加元素又は添加物の含有量が０．０１〜２０［at.％］であることを特徴とする半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、抵抗変化材料を用いた不揮発性半導体メモリに係わり、特に抵抗変化膜中に添加元素を導入した不揮発性半導体メモリ及びこのメモリを用いた半導体記憶装置に関する。
【背景技術】
【０００２】
近年、小型大容量の情報記録再生装置（記憶装置）の需要が急速に拡大してきている。その中でも、ＮＡＮＤ型フラッシュメモリ及び小型ＨＤＤ（hard disk drive）は、急速な記録密度の進化を遂げ、大きな市場を形成するに至っている。このような状況の下、記録密度の限界を大幅に超えることを目指した新規メモリのアイデアが幾つか提案されている。その中で、低抵抗状態と高抵抗状態とを有する抵抗変化材料を用いた不揮発性半導体メモリが注目されている（例えば、非特許文献１，２参照）。
【０００３】
この種のメモリにおいては、抵抗変化材料に電圧パルスを印加し、低抵抗状態と高抵抗状態とを繰り返し変化させることができ、この２つの状態を２値データ“０”及び“１”に対応させてデータを記録する。そして、多値記録を可能とし、さらに記録密度を高めることが期待されている。
【０００４】
しかし、多値記憶や記録密度を高めた場合、情報の書き込み又は消去の際に誤った情報が書き込まれる、いわゆる誤スイッチ確率が高くなると云う問題が生じる。また、炭素を主成分とする膜中に添加元素を導入する例もあるが（例えば、特許文献１参照）、この例は、カーボン・ナノ・チューブ内にＴｉを内蔵させるものであり、以下に説明する本発明の構成とは添加元素の導入方法が全く異なっている。
【特許文献１】特開２００８−１６６５９１号公報
【非特許文献１】P. Vettiger, G. Cross, M. Despont, U. Drechsler, U. Durig, B. Gotsmann, W. Haberle, M. A. Lants, H. E. Rothuizen, R. Stutz and G. K. Binnig, IEEE Trans. Nanotechnology 1, 39(2002)
【非特許文献２】P. Vettiger, T. Albrecht, M. Despont, U. Drechsler, U. Durig, B. Gotsmann, D. Jubin, W. Haberle, M. A. Lants, H. E. Rothuizen, R. Stutz, D. Wiesmann and G. K. Binnig, P. Bachtold, G. Cherubini, C. Hagleitner, T. Loeliger, A. Pantazi, H. Pozidis and E. Eleftheriou, in Technical Digest, IEDM03 pp.763-766
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、高密度記録及び低消費電力動作を可能とし、且つ誤スイッチ確率を低くすることのできる不揮発性半導体メモリ及びこのメモリを用いた半導体記憶装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一態様に係わる不揮発性半導体メモリは、電圧印加又は通電によって電気抵抗率が変化する抵抗変化膜と、前記抵抗変化膜を膜厚方向から挟んで設けられた電極とを備え、前記抵抗変化膜は、炭素を主成分とする膜中に、水素，ボロン，窒素，フッ素，シリコン，及びチタンの中から選ばれた少なくとも１種類の添加元素を固溶してなるものであることを特徴とする。
【０００７】
また、本発明の別の一態様に係わる不揮発性半導体メモリは、電圧印加又は通電によって電気抵抗率が変化する抵抗変化膜と、前記抵抗変化膜を膜厚方向から挟んで設けられた電極とを備え、前記抵抗変化膜は、炭素を主成分とする膜中に、ボロン，窒素，フッ素，シリコン，及びチタンの中から選ばれた少なくとも１種類の添加元素を固溶してなり、且つ前記添加元素のうちで水素を除く添加元素の含有量が０．０１〜５［at.％］であることを特徴とする。
【０００８】
また、本発明の別の一態様に係わる不揮発性半導体メモリは、電圧印加又は通電によって電気抵抗率が変化する抵抗変化膜と、前記抵抗変化膜を膜厚方向から挟んで設けられた電極とを備え、前記抵抗変化膜は、炭素を主成分とする膜中に、Ｍｎ，Ｆｅ，Ｃｏ，Ｃｕ，Ｍｏ，Ｓｒ，Ｂａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｓｍ，Ｅｕ，ＣｒＯ3 ，ＡｌＣｌ3 ，ＣｕＣｌ2 ，ＦｅＣｌ2 ，ＦｅＣｌ3 、ＭｎＣｌ2 ，ＣｒＣｌ3 ，ＺｒＣｌ2 ，ＨｆＣｌ4 ，ＺｎＣｌ2 ，ＺｎＣｌ2 ，ＳｂＣｌ5 ，ＳｂＦ5 ，ＢｉＣｌ4 の中から選ばれた少なくとも１種類の添加物をグラファイトの層間化合物として導入したものであり、且つ該添加物の含有量が０．０１〜２０［at.％］であることを特徴とする。
【０００９】
また、本発明の更に別の一態様に係わる半導体記憶装置は、平行配置された複数本のワード線と、前記ワード線と交差するように平行配置された複数本のビット線と、前記ワード線とビット線の各交差部にそれぞれ設けられ、印加電圧又は通電によって電気抵抗率の変化する抵抗変化膜と、を備え、前記抵抗変化膜は、炭素を主成分とする膜中に、水素，ボロン，窒素，フッ素，シリコン，及びチタンの中から選ばれた少なくとも１種類の添加元素を固溶したもの、又はＭｎ，Ｆｅ，Ｃｏ，Ｃｕ，Ｍｏ，Ｓｒ，Ｂａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｓｍ，Ｅｕ，ＣｒＯ3 ，ＡｌＣｌ3 ，ＣｕＣｌ2 ，ＦｅＣｌ2 ，ＦｅＣｌ3 、ＭｎＣｌ2 ，ＣｒＣｌ3 ，ＺｒＣｌ2 ，ＨｆＣｌ4 ，ＺｎＣｌ2 ，ＺｎＣｌ2 ，ＳｂＣｌ5 ，ＳｂＦ5 ，ＢｉＣｌ4 の中から選ばれた少なくとも１種類の添加物をグラファイトの層間化合物として導入したものであり、前記添加元素又は添加物の含有量が０．０１〜２０［at.％］であることを特徴とする。また、複数のビット線、ワード線の中から所望の素子を選択するために、非線形抵抗素子、若しくはダイオード、又はトランジスタ等が用いられる。
【発明の効果】
【００１０】
本発明によれば、炭素を主成分とする膜中に前述した添加元素を導入することによって、高記録密度及び低消費電力動作を実現することができ、且つ誤スイッチ確率を低くすることができる。従って、現在の不揮発性メモリの記録密度の壁を打ち破る次世代技術として産業上のメリットは多大である。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の詳細を図示の実施形態によって説明する。
【００１２】
［構造］
図１は、本発明の一実施形態に係わるクロスポイント型の不揮発性半導体記憶装置の回路構成を示す図である。
【００１３】
複数本のワード線ＷＬ（ＷＬi-1，ＷＬi，ＷＬi+1）と複数本のビット線ＢＬ（ＢＬj-1，ＢＬj，ＢＬj+1）はそれぞれ平行配置され、ワード線ＷＬはＸ方向に延び、ビット線ＢＬはＹ方向に延びている。図では３本のみを示すが、実際には多数のワード線ＷＬ及びビット線ＢＬが配置されている。
【００１４】
ワード線ＷＬの一端はそれぞれ、選択スイッチとしてのＭＯＳトランジスタＲＳＷを経由してワード線ドライバ＆デコーダ１１に接続され、ビット線ＢＬの一端はそれぞれ、選択スイッチとしてのＭＯＳトランジスタＣＳＷを経由してビット線ドライバ＆デコーダ＆読み出し回路１２に接続されている。
【００１５】
ＭＯＳトランジスタＲＳＷのゲートには、１本のワード線（ロウ）を選択するための選択信号Ｒ（Ｒi-1，Ｒi，Ｒi+1）が入力され、ＭＯＳトランジスタＣＳＷのゲートには、１本のビット線（カラム）を選択するための選択信号Ｃ（Ｃj-1，Ｃj，Ｃj+1）が入力される。
【００１６】
メモリセルは、ワード線ＷＬとビット線ＢＬとの各交差部に配置される。即ち、ワード線ＷＬとビット線ＢＬとの交差部にメモリセル１３を配置した、いわゆるクロスポイント型セルアレイ構造となっている。また、メモリセル１３は、抵抗変化材料を用いたものであり、メモリセル１３には記録／再生時における回り込み電流（sneak current）を防止するためのダイオード１４が直列に接続されている。
【００１７】
図２は、図１の半導体記憶装置に用いたメモリセルアレイ部の構造を示している。
【００１８】
半導体基板２０上には、ワード線ＷＬとビット線ＢＬが配置され、これら配線の交差部にメモリセル１３及びダイオード１４が配置される。このようなクロスポイント型セルアレイ構造の特長は、メモリセル１３に個別にＭＯＳトランジスタを接続する必要がないため、高集積化に有利な点にある。例えば、図３及び図４に示すように、メモリセル１３を積み重ねて、メモリセルアレイを３次元構造にすることも可能である。
【００１９】
メモリセル１３は、例えば図５に示すように、記録層１３１，ヒータ層１３２，及び保護層１３３のスタック構造から構成される。１つのメモリセル１３により１ビットデータを記憶する。また、ダイオード１４は、ワード線ＷＬとメモリセル１３との間に配置される。なお、ダイオード１４は、電圧の向きのみによってセット／リセットを変える場合には省略したほうが好ましい。
【００２０】
［書き込み／消去／読み出し動作］
図１乃至図５を用いて、本実施形態の半導体記憶装置の書き込み／消去／読み出し動作を説明する。
【００２１】
ここでは、図１中に点線Ａで囲んだメモリセルを選択し、これについて書き込み／消去／読み出し動作を実行するものとする。
【００２２】
書き込み動作（セット動作）は、選択されたメモリセルに電圧を印加し、そのメモリセル内に電位勾配を発生させて電流パルスを流せばよいため、例えばワード線ＷＬi の電位をビット線ＢＬj の電位よりも相対的に高くする。ビット線ＢＬj を固定電位（例えば、接地電位）とすれば、ワード線ＷＬi に正の電位を与えればよい。
【００２３】
記録膜である炭素（Ｃ）を主成分とする抵抗変化膜は、微小な結晶粒径を有するグラファィト成分と、長距離秩序を持たない結晶構造が乱れた、いわゆる無定形炭素、若しくはアモルファス・カーボンの混合体であり、これらの炭素材料中に所定の添加物が分散、又は炭素の格子間、若しくはグラファイトの層間に挿入された構造を呈する。
【００２４】
具体的には、本実施形態の抵抗変化膜は、炭素を主成分とする膜中に、下記の添加元素群の中から選ばれた少なくとも１種類の添加元素を固溶させたものである。
【００２５】
添加元素群：Ｈ，Ｂ，Ｎ，Ｆ，Ｓｉ，Ｔｉ
構成例：Ｃ−Ｈ，Ｃ−Ｂ，Ｃ−Ｎ，Ｃ−Ｆ，Ｃ−Ｓｉ，Ｃ−Ｔｉ，Ｃ−Ｈ−Ｂ，
Ｃ−Ｈ−Ｎ，ＢＦ3 ，ＳｉＦ4
これらの元素は、炭素を主成分とする膜に一部固溶する元素である。固溶とは、ある金属の結晶構造の中に他の原子が入り込んでも、元の結晶構造の形を保って固体状態で混じり合っている状態である。固溶体として他の元素が入り込める限界の量を固溶限界と呼び、固溶限界は成膜方法や形成後の処理方法等にも依存する。
【００２６】
ここで、添加元素の含有量として望ましい範囲は、０．０１〜２０［at.％］である。さらに、添加元素のうちで水素を除く添加元素の含有量として望ましい範囲は、０．０１〜５［at.％］である。
【００２７】
また、抵抗変化膜は、炭素を主成分とする膜中に、下記の添加物の中から選ばれた少なくとも１種類の添加物をグラファイトの層間化合物として導入したものであっても良い。
【００２８】
添加物：Ｍｎ，Ｆｅ，Ｃｏ，Ｃｕ，Ｍｏ，Ｓｒ，Ｂａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｓｍ，
Ｅｕ，ＣｒＯ3 ，ＡｌＣｌ3 ，ＣｕＣｌ2 ，ＦｅＣｌ2 ，ＦｅＣｌ3 ，
ＭｎＣｌ2 ，ＣｒＣｌ3 ，ＺｒＣｌ2 ，ＨｆＣｌ4 ，ＺｎＣｌ2 ，
ＺｎＣｌ2 ，ＳｂＣｌ5 ，ＳｂＦ5 ，ＢｉＣｌ4 
これらの元素は、固溶せず、グラファイトの層間に入る、いわゆるグラファイト層間化合物（ＧＩＣ）を形成する元素，分子，化合物である。カーボンとＧＩＣを形成する元素，分子，化合物は、インターカーラントと呼ばれる。ＧＩＣは、いわゆるステージ構造を形成することが知られている。グラファイトの１層、いわゆるグラフェンとインターカーラントが交互に積層された構造が第１ステージ、グラフェンが２層とインターカーラントが交互に積層された構造が第２ステージ、グラフェンが３層とインターカーラントが交互に積層された構造が第３ステージと呼ばれ、以下同様に呼ばれる。
【００２９】
第１ステージの場合が最もインターカーラントの濃度が高く、ステージ数が上がるほどインターカーラントの濃度が下がる。濃度はインターカーラントの原子、分子、化合物によって異なるが、０．０１〜２０［at.％］が好適であった。なお、ステージ構造は単一の場合と幾つかのステージが混載する場合がある。ステージ構造の解析は、ＸＲＤ，断面ＴＥＭ等により評価できる。極薄の薄膜のみでは厳密な評価が難しいため、バルクのグラファイトを用いて作製条件を求め、その条件を各薄膜に対して適用した。
【００３０】
グラファィトの成分とアモルファス・カーボンの成分の比を評価する方法は幾つかあるが、例えばラマン分光により評価するやＴＥＭ観察により直接観察する方法、電気抵抗率や電子スピン共鳴（ＥＳＲ）、Ｘ線回折（ＸＲＤ）などから推定する方法などがある。
【００３１】
グラファイト成分は、その一部又は全部が、いわゆるカーボン・ナノ・チューブ（ＣＮＴ）やフラーレンでも良い。逆にアモルファスの一部または全部が、いわゆるカーボン・ナノ・チューブ（ＣＮＴ）やフラーレンでも良い。ＣＮＴは、シングル・ウォール（ＳＷＣＮＴ）、ダブル・ウォール（ＤＷＳＮＴ）、マルチ・ウォール（ＭＷＣＮＴ）等の構造があり、またＣＮＴ中にフラーレンや他の元素を含有している場合もある。グラファイト成分やアモルファス成分がグラフェンでも良い。グラフェンは、いわゆる２次元（２Ｄ）グラファイトとも呼ばれるものである。
【００３２】
なお、アモルファス成分はグラファイトの格子面間、即ちｃ軸方向の格子定数がグラファイトのそれより大きいため、近似的には結晶粒径の小さいグラフェンの集合体とも言えるが、諸特性は異なる場合がある。グラフェン若しくは２Ｄグラファイトは、理想的にはバンドギャップがゼロの半導体、又は半金属であり、フェルミ（Fermi）エネルギー近傍の状態密度が急峻に変化するため、種々の特性が大きく変化しえる。特に本実施形態の添加元素を含む炭素（Ｃ）を主成分とする記録膜では特に顕著であった。なお、グラフェンは結晶格子の終端の形状や周期性により、バンドギャップを有する半導体としての性質を示すこともある。ＣＮＴ、特にシングル・ウォールのＣＮＴ（ＳＷＣＮＴ）では、金属的な性質を示すものと、半導体的な特性を示すものが存在する。
【００３３】
グラファイトの電気抵抗率は、その結晶性に非常に敏感であることが知られている。従って、結晶粒径は重要なファクターの一つになる。グラファイトは、結合が比較的強い六角形の格子が連なっている、いわゆる面内方向（ｘｙ方向）とこれに垂直なｃ軸方向では結晶構造や諸特性に異方性がある。一般的に面内方向の電気抵抗率は、ｃ軸方向のそれと比較すると非常に小さい。また、グラファイトは、ｃ軸方向の結合力が弱く、ｃ軸方向の格子面間にて比較的簡単に劈開する。膜密度はＸ線反射率測定（ＸＲＲ）等により求められる。ＸＲＲでは、膜の膜厚方向の密度分布も測定できる。そのため、膜厚方向の分布も評価できる。以下で示す密度は、基本的には膜中の大部分の領域の密度を示す。例えば、膜と膜との界面、膜の表面等が他の部分と密度が異なることがある。
【００３４】
グラファイト層間化合物（ＧＩＣ）は、グラファイトとは電子状態であるバンド構造の異なる、合成金属や合成導電体とも位置づけられる。特に、低ステージ構造のものは、グラファイトと比較して電気抵抗率が低く、単調にではないがステージ数が上がるほどグラファイトのそれに漸近していく。膜中のステージの割合の変化も膜の電気抵抗率の変化として現れる。
【００３５】
このとき、点線Ａで囲まれた選択されたメモリセルでは、電圧若しくは電流の印加により、添加元素若しくは空孔の移動、又はバンド構造が変化する、若しくはこれらの複合作用が発生する。前二者の場合には、例えばバンド構造はほぼ保持したままフェルミエネルギーが変化することにより、膜の電気抵抗率が変化する。極端な場合には、添加元素の局在又はその逆に均一化が起こる場合にも膜の電気抵抗率が変化する。最後者の場合には、前二者とも関係するが、電圧若しくは電流印加によりバンド構造が変形することかも加わり、膜の電気抵抗率が変化する。これらの結果、メモリセルは、高抵抗状態から低抵抗状態に変化し、セット動作（書き込み）が完了する。
【００３６】
なお、書き込み時には、非選択のワード線ＷＬi-1，ＷＬi+1 及び非選択のビット線ＢＬj-1，ＢＬj+1 については、全て同電位にバイアスしておくことが好ましい。また、書き込み前のスタンバイ時には、全てのワード線ＷＬi-1，ＷＬi，ＷＬi+1 及び全てのビット線ＢＬj-1，ＢＬj，ＢＬj+1 をプリチャージしておくことが好ましい。
【００３７】
消去動作（リセット動作）は、選択されたメモリセルに大電流パルスを流すことにより発生するジュール熱とその残留熱、若しくは印加電圧、若しくは電流のエネルギーそのものを利用するため、例えばワード線ＷＬi の電位をビット線ＢＬj の電位よりも相対的に高くする。ビット線ＢＬj を固定電位（例えば、接地電位）とすれば、ワード線ＷＬi に正の電位を与えればよい。
【００３８】
このとき、点線Ａで囲まれた選択されたメモリセルでは、記録状態とは逆の変化が起こり、再び元の状態に戻る。その結果、メモリセルは、低抵抗状態から高抵抗状態に変化し、リセット動作（消去）が完了する。
【００３９】
読み出し動作は、電流パルスを点線Ａで囲まれた選択されたメモリセルに流し、そのメモリセルの抵抗値を検出することにより行う。但し、電流パルスは、メモリセルを構成する材料が抵抗変化を起こさない程度の微小な値とすることが必要である。
【００４０】
例えば、読み出し回路により発生した読み出し電流（電流パルス）をビット線ＢＬj から点線Ａで囲まれたメモリセルに流し、読み出し回路によりそのメモリセルの抵抗値を測定する。既に説明した新材料を採用すれば、セット／リセット状態の抵抗値の差は、１０3 以上を確保することができる。
【００４１】
［まとめ］
このような不揮発性半導体メモリを用いた半導体記憶装置によれば、現在のハードディスクやフラッシュメモリよりも高記録密度及び低消費電力を実現することができる。
【００４２】
［その他］
なお、本実施形態では、半導体記憶装置についてのみ説明したが、本実施形態で提案する材料及び原理を、現在のハードディスクやＤＶＤなどの記録媒体に適用することも可能である。
【００４３】
［実施例］
次に、幾つかのサンプルを作製し、リセット（消去）状態とセット（書き込み）状態との抵抗差について評価した実施例を説明する。セット・リセットは呼び方であるので、他の定義の仕方をしても良い。
【００４４】
サンプルとしては、図２〜図４に示すピラー型のクロス・ポイント・アレー構造に加えて、例えば図６に示す埋め込みタイプの構造を有する抵抗変化素子（不揮発性半導体メモリ）を用いる。以下ではピラー型のクロス・ポイント・アレー構造、埋め込みタイプの構造等の結果について例示する。
【００４５】
Ｓｉ基板（半導体基板）６０上に下側電極６１が設けられ、電極６１上の一部に炭素を主成分とする抵抗変化膜６２が設けられている。抵抗変化膜６２の側部には絶縁膜６３が埋め込み形成されている。そして、抵抗変化膜６２及び絶縁膜６３上には上側電極６４が設けられ、電極６４上には導電膜６５が設けられている。
【００４６】
評価は、サンプルの１００μｍφ程度の電極パッド部に先端の径が１０ｎｍ以下に先鋭化されたプローブ対を使用する。
【００４７】
プローブ対を素子につながれている電極パッドに接触させ、書き込み／消去は、そのうちの１つを用いて実行する。書き込みは、記録層に、例えば１０ｎｓｅｃ〜１００ｍｓｅｃ幅で、１〜１０Ｖの電圧パルスを印加することにより行う。消去は、記録層に、例えば５０ｎｓｅｃ〜１００μｓｅｃ幅で、０．２〜８Ｖの電圧パルスを印加することにより行った。これらの書き込み、消去のパルス幅はサンプルの材料及び構造により最適な値が異なる。又はスイッチング回数により若干異なる場合にもあり、測定される特性としては、最適化された条件が用いられる。なお、半導体パラメーターアナライザーのようにＤＣ的な評価も可能である。
【００４８】
また、書き込み／消去の合間に、プローブ対の他の１つを用いて読み出しを実行する。読み出しは、記録層に、１０〜１０００ｎｓｅｃ幅、０．１〜０．５Ｖ程度の電圧パルスを印加し、記録層（記録ビット）の抵抗値、電流、電圧等を測定することにより行う。
【００４９】
（第１実施例）
図６に示したような構造の抵抗変化素子において、電圧又は電流を印加するための電極６１，６４としてＴｉＮを用い、絶縁膜６３としてＳｉＯ2 膜を用いた。上下の電極６１，６４は、Ｗ，Ａｌ配線により測定のパッドに接続されている。ＴｉＮ，Ｗ，Ａｌはスパッタ法を用いて成膜し、絶縁膜６３のＳｉＯ2 膜は、ＣＶＤ法を用いて成膜した。
【００５０】
具体的には、図７（ａ）に示すように、Ｓｉ基板６０上にスパッタ法によりＴｉＮ膜６１を形成し、その上にＣＶＤ法によりＳｉＯ2 膜６３を堆積した後、図７（ｂ）に示すように、ＲＩＥ法によりＳｉＯ2 膜６３の一部に円形の開口を設ける。続いて、図７（ｃ）に示すように、ＣＶＤ法やスパッタ法により抵抗変化膜６２を堆積した後、図７（ｄ）に示すようにＣＭＰ法により抵抗変化膜６２を研磨し、ＳｉＯ2 膜６３の開口内のみに残す。その後、抵抗変化膜６２及びＳｉＯ2 膜６３上にスパッタ法によりＴｉＮ膜６４を堆積し、更にその上にＡｌ膜６５を形成することにより、前記図６に示す構造が得られる。
【００５１】
抵抗変化部である炭素を主成分とする抵抗変化膜６２の成膜には、ＣＶＤ法やスパッタ法などを用いることができる。炭素を主成分とする抵抗変化膜６２を成膜する場合、ＣＶＤ法では、炭化水素（ＣＨ）系のガスを反応ガスとして用いることが多いが、この場合、成膜の条件によっては、膜中に水素Ｈが残留することがある。この水素の残留量は、成膜条件により異なるが、０．０１［at.％］から２０［at.％］の範囲で可変させることができた。また、添加する元素を含むガスを反応ガスに混合することにより、膜中に所望の元素を添加することができる。
【００５２】
なお、反応ガスはアセチレン（Ｃ2Ｈ2）、プロピレン（Ｃ3Ｈ6）等の炭化水素系が用いられ、水素，窒素，酸素などを用いて一部反応させて、膜中に添加が可能であり、またキャリアガスであるＨｅ，Ａｒ，窒素等を用いて添加元素の導入も可能である。ＣＶＤ法には幾つかの方法があるが、プラズマＣＶＤ（ＰＥＣＶＤ）法が比較的低温で成膜することができるため、好適である。
【００５３】
ＣＶＤ法により形成された薄膜の電気抵抗率は、成膜条件により、１０-3［Ω・ｃｍ］のオーダーからそれ以上になる。特に成膜温度には敏感で、成膜温度が低い場合には高抵抗な膜が得られる。炭素のみでは薄膜形成後のアニール等により、膜の電気抵抗率を下げることは実質的には難しい。もし行うとすれば少なくとも１０００℃以上の加熱が必要であり、素子の他の部分へのダメージとなる恐れが非常に高い。一方、本実施形態の炭素（Ｃ）に前記のような元素を添加した場合には、成膜時の膜の電気抵抗率を下げ易く、またアニールによる低抵抗化も可能になる。ＣＶＤ法を用いれば、カーボン・ナノ・チューブ（ＣＮＴ）も生成でき、もちろん各種添加物を加えることも容易である。
【００５４】
一方、スパッタ法で成膜する場合には、通常はグラファイト等からなるスパッタリング・ターゲットを不活性ガスによりスパッタする。スパッタガスには通常はＡｒ等の不活性ガスが用いられるため、膜中に水素は残留しない。水素を添加する場合には、反応ガスとして、水素若しくは水素を含むガス、例えば前記の炭化水素系のガス、を反応ガスに混合するなどして実施される。なお、ターゲットに添加したい元素を混合することが可能であり、これらを用いて膜中に添加することができる。スパッタ法も幾つかの方法があるが、マグネトロン・スパッタが量産性に優れる。グラファイトを主成分とするスパッタリング・ターゲットを用いれば、ＤＣ，ＲＦのいずれでも成膜が可能である。添加元素やその量により、電気抵抗が高い材料になることもあるが、このような場合にはＲＦスパッタ法を用いることができる。スパッタ法により形成された薄膜の電気抵抗率は、成膜条件により、１０-1〜１０-2［Ω・ｃｍ］のオーダーからそれ以上になる。やはり成膜温度には敏感で、成膜温度が低い場合には高抵抗な膜が得られる。
【００５５】
電気抵抗率を変化させる抵抗変化部には、炭素（Ｃ）にボロン（Ｂ）を0.0005から20［at.％］まで添加可能であったが、0.01［at.%］から 5.0［at.％］の範囲において良好なＳＷ特性を得た。本実施例では、炭素（Ｃ）にボロン（Ｂ）を 0.1［at.％］添加した。本実施例における抵抗変化部の径は、０．５μｍφ、高さが５０ｎｍｔである。なお、本実施例の抵抗変化部は、ＳｉＯ2 の絶縁体膜中に埋め込んでいるため、上下方向には若干テーパー形状になっている。
【００５６】
なお、電極としては、下記のＡ群の少なくとも１種類以上から選択される窒化物、炭化物または酸化物、若しくは窒化物と酸化物の混合体、窒化物と炭化物の混合体、酸化物と炭化物の混合体、窒化物、炭化物と酸化物の混合体の何れかから構成されるものであればよい。
【００５７】
Ａ群：Ｔｉ−Ｎ，Ｔｉ−Ｓｉ−Ｎ，Ｔａ−Ｎ，Ｔａ−Ｓｉ−Ｎ，Ｓｉ−Ｎ，
Ｔｉ−Ｃ，Ｔａ−Ｃ，Ｓｉ−Ｃ，Ｗ−Ｎ
また、電極として、下記のＢ群の少なく１つ以上からから構成される材料を用いても良い。
【００５８】
Ｂ群：Ｗ，Ｔａ，Ｓｉ，Ｉｒ，Ｒｕ，Ａｕ，Ｐｔ，Ｐｄ，Ｍｏ，Ｎｉ，Ｃｒ，Ｃｏ
さらに、電極としてＡ群少なくとも１種類とＢ群の少なくとも１種類との積層膜であっても良い。
【００５９】
また、抵抗変化膜の膜厚は、５ｎｍ以上、７０ｎｍ以下であるのが望ましい。
【００６０】
この仕様のサンプルにおいて、スイッチング（ＳＷ）特性を評価した。その結果、リセット状態の抵抗値は、１０7［Ω］台、セット状態の抵抗値は、１０4［Ω］台と言う良好な結果が得られた。これは、誤スイッチ確率を低くできることを意味する。また、サイクル寿命は、１万サイクル以上を実現できることを確認した。膜密度は、１．６［g/cm3］であった。
【００６１】
なお、前述のようにＣＶＤ法では、炭化水素（ＣＨ）系のガスを反応ガスとして用いることが多いが、この場合、成膜の条件によっては、膜中に水素（Ｈ）が残留することがある。この水素の残留量は、成膜条件により異なるが、0.01 at.％から 20 at.％の範囲で可変させることができる。以下の実施例でも同様であるが、ホウ素（Ｂ）等の添加元素と共に水素（Ｈ）が上記の範囲にて含まれている。
【００６２】
（第２実施例及び比較例）
第１実施例の構成において、ボロン（Ｂ）の添加量を0.0005，0.01，0.05，0.2，0.5，1.0，5.0，10.0［at.％］と可変させ、かつ抵抗変化部の径を３０，２，０．２，０．１，０．０５μｍφと可変させたサンプルを作製し、ＳＷ特性を評価した。下記の（表１）に示す通り抵抗変化部の径が大きい場合を除いて良好なＳＷ特性を得た。なお、ボロン（Ｂ）の添加量が0.0005［at.％］のサンプルではサンプル間のバラツキが大きいため、即ち、セット・リセット抵抗、セット・リセット電圧等のばらつきが大きいため、発明の効果としては、十分でないと推察される。また、ボロン（Ｂ）の添加量が10.0［at.％］のサンプルでは、Ｂの析出量が多くなり、均一な電気抵抗率の膜、若しくは均一の特性の膜を形成することが難しく、良好なＳＷ特性を得られなかった。
【表１】
2010141046.tif 000003
【００６３】
（表１）において、ＮＧはスイッチされることができなかったことを意味し、良好とは第１実施例と同様に良好なセット・リセット抵抗及び電圧等が得られたことを示す。この結果から更に小さい径の抵抗変化部でも可能であることが分かる。最小の素子サイズを求めると電流、電圧を印加する方向は、２０ｎｍ程度、これに垂直な方向は直径１０ｎｍ程度であった。
【００６４】
ここで、炭素（Ｃ）を主成分とする抵抗変化膜の抵抗変化の原理は、添加元素及びその添加形態などによる種々のメカニズムによって変化する。ここでは、例えば、ボロン（Ｂ）を添加した場合について述べる。図８に、炭素（Ｃ）にボロン（Ｂ）を添加した場合の室温における電気抵抗率のボロン（Ｂ）濃度依存性を示す。この図から分かる通り、ボロン（Ｂ）の濃度に応じて電気抵抗率が増加し、0.07〜1.0［at.％］近傍で極大値を示す。即ち、ドープされたボロン（Ｂ）は、ホールを生成し、キャリアを増大させる寄与と、キャリアの生成によりフェルミレベルを押し下げ、バンドギャップを大きくする寄与とがある。これらの寄与は、当初はバンドギャップを増大させる寄与が勝るため、電気抵抗率が増大する。その後、今度はボロン（Ｂ）の濃度に応じて電気抵抗率が減少し、ほぼ一定値に漸近する。
【００６５】
従って、ボロン（Ｂ）の添加量としては、0.07〜1.0［at.％］の範囲が最も望ましい。なお、本実施例は、ボロン（Ｂ）の例であるが、炭素原子を置換する添加元素については同様な傾向を有する。一方、ｃ軸方向の格子面間に挿入するタイプの原子、若しくは分子の場合には異なる挙動を示す。
【００６６】
従来の抵抗変化素子では、イオンの出入り等により、いわゆるフィラメント・パスを形成し、そのフィラメントの中、若しくは他の層と接する部分で、前記のイオンの移動等により抵抗変化を示す。本実施形態の炭素（Ｃ）を主成分とする抵抗変化膜の場合は、構成元素がイオン化と同様に電荷を帯びた原子等の移動、若しくは原子の移動を伴わない、バンド構造の変化、若しくは両者の複合形が主要因である。前者の場合は、空孔の移動や添加元素と入れ替わることも含まれる。抵抗変化素子が半導体素子の微細化により、当然小さくなる。そのため、添加元素の移動等による電気抵抗率への影響が大きくなる。
【００６７】
なお、ボロン（Ｂ）を添加すると炭素（Ｃ）を主成分とする抵抗変化膜の格子定数は添加する濃度に応じて若干広がる。Ｂの濃度を可変させることにより、接する膜との応力状態を変えることも可能である。この結果、他の膜との密着性を向上させることも可能である。他の添加元素でも類似の挙動を示すため、これを用いて膜の応力状態や他の膜との密着性を改善できる。膜密度は、好適なサンプルは１．３〜３．０［g/cm3］であった。膜の密度が１．３［g/cm2］未満の場合にはプロセス中の加熱等により膜密度の変化が大きく、良好な特性が得られなかった。また、膜密度が３．０［g/cm3］を越えて、それ以上の場合にはグラファイトの成分が少なく、そのため膜の電気抵抗率が高過ぎ、抵抗変化させることができなかった。以下の実施例でも同様であった。
【００６８】
（第３実施例及び比較例）
第１，第２実施例の構成において、含有水素量を可変させて、抵抗変化部の径を０．５μｍφとしたサンプルを作製し、ＳＷ特性を評価した。水素量の含有量は、0.01〜20［at.％］の範囲において良好なＳＷ特性を得た。膜密度は、好適なサンプルは１．４〜２．９［g/cm3］であった。
【００６９】
（第４実施例及び比較例）
第１実施例の構成において、チタン（Ｔｉ）の添加量を0.0005，0.01，0.05，0.5，1.0，5.0［at.％］と可変させて、抵抗変化部の径を０．２μｍφとしたサンプルを作製し、ＳＷ特性を評価した。添加元素量が 0.01［at.％］から 1.0［at.％］の範囲において良好なＳＷ特性を得た。膜密度は、好適なサンプルは１．４〜２．８［g/cm3］であった。
【００７０】
なお、Ｔｉの添加量が 0.0005［at.％］のサンプルではサンプル間のバラツキが大きいため、即ち、セット・リセット抵抗、セット・リセット電圧等のばらつきが大きいため、発明の効果としては、十分でないと判断した。また、Ｔｉの添加量が 5.0［at.％］のサンプルでは、Ｔｉの析出量が多くなり、抵抗が低下するとともに均一な電気抵抗率の膜、若しくは均一の特性の膜を形成することが難しく、良好なＳＷ特性を得られなかった。
【００７１】
（第５実施例及び比較例）
第１実施例の構成において、シリコン（Ｓｉ）の添加量を 0.0005，0.01，0.05，0.2，1.0，5.0［at.％］と可変させて、抵抗変化部の径を０．２μｍφとしたサンプルを作製し、ＳＷ特性を評価した。添加元素量が 0.01［at.％］から 1.0［at.％］の範囲において良好なＳＷ特性を得た。膜密度は、好適なサンプルは１．３〜３．０［g/cm3］であった。
【００７２】
なお、Ｓｉの添加量が 0.0005［at.％］のサンプルではサンプル間のバラツキが大きいため、即ち、セット・リセット抵抗、セット・リセット電圧等のばらつきが大きいため、発明の効果としては、十分でないと判断した。また、Ｓｉの添加量が 5.0［at.％］のサンプルでは、Ｓｉの析出量が多くなり、均一な電気抵抗率の膜、若しくは均一の特性の膜を形成することが難しく、良好なＳＷ特性を得られなかった。
【００７３】
（第６実施例及び比較例）
第１実施例の構成において、窒素（Ｎ）の添加量を 0.0005，0.01，0.05，0.2，1.0，5.0，10.0［at.％］と可変させて、抵抗変化部の径を０．２μｍφとしたサンプルを作製し、ＳＷ特性を評価した。結果は、（表１）と同じだが（表２）に示す通り添加元素量が 0.01［at.%］から 5.0［at.％］の範囲において良好なＳＷ特性を得た。膜密度は、好適なサンプルは１．４〜３．０［g/cm3］であった。
【００７４】
なお、窒素（Ｎ）の添加量が 0.0005［at.％］のサンプルではサンプル間のバラツキが大きいため、即ちセット・リセット抵抗、セット・リセット電圧等のばらつきが大きいため、発明の効果としては、十分でないと判断した。また、窒素（Ｎ）の添加量が 10.0［at.％］のサンプルでは、Ｎの析出量が多くなり、均一な膜、若しくは均一の特性の膜を形成することが難しく、良好なＳＷ特性を得られなかった。
【００７５】
なお、窒素（Ｎ）を添加することにより膜の応力状態や他の膜との密着性を改善する例として、他の膜と接する部分近傍の窒素（Ｎ）の濃度を上げた場合、具体的には他の膜と接する部分近傍の１〜４ｎｍの領域に 5.0［at.％］添加した場合としない場合の膜の密着性を評価した。基板上に均一な膜の積層体を形成し、膜の密着力を測定した。なお、膜全体への添加濃度としては、1.0［at.％］以下になる。その結果、他の膜と接する部分近傍の窒素Ｎの濃度を上げた場合には、そうしない場合と比較して膜の密着力が１０倍以上に向上することが分かった。他の膜と接する部分近傍の窒素（Ｎ）の濃度を上げた部分の膜厚は、膜厚全体の１〜２０［％］の膜厚が好適であった。より好適な領域は、膜厚全体の１〜５［％］の膜厚であった。炭素（Ｃ）を主成分とする膜に接する膜としては、Ｓｉ，ＳｉＯ2 ，ＴｉＮ，Ｗ等を検討し、良好であった。
【表２】
2010141046.tif 000004
【００７６】
（第７実施例及び比較例）
第１実施例の構成において弗素（Ｆ）の添加量を 0.0005，0.01，0.05，0.2，1.0，5.0［at.％］と可変させて、抵抗変化部の径を０．５μｍφとしたサンプルを作製し、ＳＷ特性を評価した。添加元素量が 0.01［at.％］から 1.0［at.％］の範囲において良好なＳＷ特性を得た。膜密度は、好適なサンプルは１．３〜２．９［g/cm3］であった。
【００７７】
なお、弗素（Ｆ）の添加量が 0.0005［at.％］のサンプルではサンプル間のバラツキが大きいため、即ち、セット・リセット抵抗、セット・リセット電圧等のばらつきが大きいため、発明の効果としては、十分でないと判断した。また、弗素（Ｆ）の添加量が 5.0［at.％］のサンプルでは、Ｆの析出量が多くなり、電気抵抗率が高くなり過ぎ、若しくは均一の特性の膜を形成することが難しく、良好なＳＷ特性を得られなかった。
【００７８】
弗素（Ｆ）を添加した場合は、抵抗が増加する方向であり、特に抵抗変化部の中心付近より側壁付近の弗素濃度を増加させることにより、電流が流れる領域を小さくできることから、大きな抵抗変化を得ることができる。これにより、より消費電力の小さい素子が作製できる。側壁付近部分の弗素濃度を増加させる領域は、中心から側壁までの距離を１とすると側壁から３割までならば、他のプロセスによる温度変化を受けても濃度が均一になり難い。
【００７９】
弗素（Ｆ）の添加方法としては、反応ガスに含ませる方法もあるが、ＲＩＥガスにフッ素Ｆ系のガスを用いる場合がある。例えばＣＦ4、ＣＨＦ3 等で、素子の加工時に、加工と同時に側壁から反応させることもできる。この場合にははじめに作製される炭素（Ｃ）を含む抵抗変化部に、弗素（Ｆ）を含ませないこともできる。この場合には、弗素（Ｆ）の濃度は側壁から中心部に向かってなだらかに変化する。
【００８０】
（第８実施例及び比較例）
第１実施例の構成において、インターカーラントとしてＳｂＣｌ5 を用い、ＧＩＣとしての第１ステージ〜第５ステージを形成する条件にて作製した。さらに、ＳｂＣｌ5 の濃度を可変させて、抵抗変化部の径を０．２μｍφとしたサンプルを作製し、ＳＷ特性を評価した。膜密度は、好適なサンプルは１．３〜２．９［g/cm3］であった。ＳｂＣｌ5 の含有量は、0.01〜20［at.％］の範囲において良好なＳＷ特性を得た。
【００８１】
なお、グラファイト層間化合物を作る化合物（インターカーラント）としては、ＳｂＣｌ5 に限らず、ＣｒＯ3 ，ＡｌＣｌ3 ，ＣｕＣｌ2 ，ＦｅＣｌ2 ，ＦｅＣｌ3 、ＭｎＣｌ2 ，ＣｒＣｌ3 ，ＺｒＣｌ2 ，ＨｆＣｌ4 ，ＺｎＣｌ2 ，ＺｎＣｌ2 ，ＳｂＣｌ5 ，ＳｂＦ5 ，ＢｉＣｌ4 などを用いることができる。この場合も、添加物の含有量は、0.01〜20［at.％］の範囲において良好なＳＷ特性を得た。
【００８２】
また、化合物に限らず、Ｍｎ，Ｆｅ，Ｃｏ，Ｃｕ，Ｍｏ，Ｓｒ，Ｂａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｓｍ，Ｅｕなどを添加することも可能である。この場合も、添加元素の含有量は、0.01〜20［at.％］の範囲において良好なＳＷ特性を得た。
【００８３】
以上説明したように、第１〜第８実施例の何れのサンプルにおいても、不揮発性半導体メモリとして、抵抗変化膜の特性を制御することで、情報を記録（書き込み）、再生（読み出し）することができた。また、従来よりも微細化が可能で、低消費電力化を達成でき、かつサイクル特性を見ても格段に優れていた。
【００８４】
このように本実施形態の半導体記憶装置によれば、炭素を主成分とする抵抗変化膜中に前述した添加元素を導入することによって、高記録密度及び低消費電力動作を実現することができ、且つ誤スイッチ確率を低くすることができる。また、ＯＮ状態の抵抗も大幅増大し、ＯＮ電流も大幅低減し、セル当たりで極めて小さな消費電力での動作を可能とする。これは多数セルの同時並行処理を可能とし、チップ当たり極めて高速な動作を実現できることになる。
【００８５】
従って、極めて単純な仕組みであるにも拘わらず、従来技術では到達することのできない記録密度による情報記録を可能とすると同時に高速動作を実現することが可能になる。このため、現在の不揮発性メモリの記録密度の壁を打ち破る次世代技術として産業上のメリットは多大である。
【００８６】
（変形例）
なお、本発明は上述した実施形態及び各実施例に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施の形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施の形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施の形態の構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００８７】
【図１】本発明の一実施形態係わるにクロスポイント型の不揮発性半導体記憶装置の回路構成を示す図。
【図２】図１の半導体記憶装置に用いたメモリセルアレイ部の構造を示す斜視図。
【図３】メモリセルを積み重ねて、メモリセルアレイを３次元配置した例を示す斜視図。
【図４】メモリセルを積み重ねて、メモリセルアレイを３次元配置した例を示す斜視図。
【図５】記録層、保護層及びヒータ層のスタック構造からなるメモリセルの構成を示す断面図。
【図６】本発明の一実施形態に不揮発性半導体メモリのサンプルの構造例を示す断面図。
【図７】図６のサンプル構造例の製造工程を示す断面図。
【図８】添加元素と電気抵抗率の変化量の関係を示す特性図。
【符号の説明】
【００８８】
１１…ワード線ドライバ＆デコーダ
１２…ビット線ドライバ＆デコーダ＆読み出し回路
１３…メモリセル
１４…ダイオード
２０，６０…半導体基板
６１…ＴｉＮ膜（下側電極）
６２…抵抗変化膜
６３…ＳｉＯ2 膜（絶縁膜）
６４…ＴｉＮ膜（上側電極）
６５…Ａｌ膜（導電膜）
１３１…記録層
１３２…ヒータ層
１３３…保護層
ＷＬ（ＷＬi-1，ＷＬi，ＷＬi+1）…ワード線
ＢＬ（ＢＬj-1，ＢＬj，ＢＬj+1）…ビット線
【図１】
2010141046.tif 000005
【図２】
2010141046.tif 000006
【図３】
2010141046.tif 000007
【図４】
2010141046.tif 000008
【図５】
2010141046.tif 000009
【図６】
2010141046.tif 000010
【図７】
2010141046.tif 000011
【図８】
2010141046.tif 000012