(57)【要約】【課題】ノイズ及びスイッチング素子に有する寄生ダイオードの逆回復時間によって発生するスイッチング素子の破壊を防止できるＤＣ／ＡＣコンバータ。【解決手段】トランスTの一次巻線Pと二次巻線Sとの少なくとも一方の巻線にコンデンサC3が接続され、その出力に負荷3が接続された共振回路9と、直流電源Vinの両端に接続され且つ共振回路内のトランスの一次巻線とコンデンサとに電流を流すためのブリッジ構成の複数のスイッチング素子Qp1,Qn1と、一対の駆動信号により複数のスイッチング素子をオン／オフさせて負荷に対して双方向に電流を流すことにより負荷に流れる電流をＰＷＭ制御する制御回路1とを有し、制御回路は、複数のスイッチング素子に対応して設けられ、スイッチング素子を段階的にターンオンさせる複数のステップドライブ回路18a,18bを有する。【選択図】図１
2010074987.tif 000002
【特許請求の範囲】
【請求項１】
直流から正負対称の交流に変換して負荷に電力を供給するＤＣ／ＡＣコンバータであって、
トランスの一次巻線と二次巻線との少なくとも一方の巻線にコンデンサが接続され、その出力に前記負荷が接続された共振回路と、
直流電源の両端に接続され且つ前記共振回路内の前記トランスの一次巻線と前記コンデンサとに電流を流すためのブリッジ構成の複数のスイッチング素子と、
一対の駆動信号により前記複数のスイッチング素子をオン／オフさせて前記負荷に対して双方向に電流を流すことにより前記負荷に流れる電流をＰＷＭ制御する制御回路とを有し、
前記制御回路は、前記複数のスイッチング素子に対応して設けられ、前記スイッチング素子を段階的にターンオンさせる複数のステップドライブ回路を有することを特徴とするＤＣ／ＡＣコンバータ。
【請求項２】
前記ステップドライブ回路は、第１Ｐ型ＭＯＳＦＥＴと第１Ｎ型ＭＯＳＦＥＴとからなる第１ＣＭＯＳインバータに定電流源を直列に接続して前記スイッチング素子のゲート−ソース間しきい値電圧よりも僅かに大きい第１駆動信号を前記スイッチング素子に出力する１段目の駆動回路と、
第２Ｐ型ＭＯＳＦＥＴと第２Ｎ型ＭＯＳＦＥＴとからなる第２ＣＭＯＳインバータの出力に遅延回路を接続して所定値となる第２駆動信号を前記スイッチング素子に出力する２段目の駆動回路と、
を備えることを特徴とする請求項１記載のＤＣ／ＡＣコンバータ。
【請求項３】
前記複数のスイッチング素子は、２つのスイッチング素子から構成されるハーフブリッジ回路であり、この２つのスイッチング素子に対応して設けられた２つのステップドライブ回路の各々は、前記スイッチング素子を段階的にターンオンさせることを特徴とする請求項１又は請求項２記載のＤＣ／ＡＣコンバータ。
【請求項４】
前記複数のスイッチング素子は、直列に接続された第１ローサイドスイッチング素子及び第１ハイサイドスイッチング素子と直列に接続された第２ローサイドスイッチング素子及び第２ハイサイドスイッチング素子とから構成されるフルブリッジ回路であり、前記第１ローサイドスイッチング素子及び前記第２ローサイドスイッチング素子に対応して設けられた２つのステップドライブ回路の各々は、前記スイッチング素子を段階的にターンオンさせることを特徴とする請求項１又は請求項２記載のＤＣ／ＡＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流を交流に変換して負荷に交流電力を供給するＤＣ／ＡＣコンバータに関する。
【背景技術】
【０００２】
ハーフブリッジ回路やフルブリッジ回路でＤＣ／ＡＣコンバータを構成して、負荷に電力を供給するインバータ回路においては、縦方向に直列に接続されているＭＯＳＦＥＴからなるスイッチング素子が同時にオンすると、ブリッジ回路に貫通電流が流れ、スイッチング素子が破壊してしまう。
【０００３】
このスイッチング素子の同時オンを防止するために、通常では、スイッチング素子を駆動するためのゲート駆動信号にデッドタイムを持たせることが知られている。しかし、ゲート駆動信号にノイズが重畳された場合には、スイッチング素子の同時オンを防止することはできない。
【０００４】
特許文献１は、ノイズによるスイッチング素子の同時オンを防止するハーフブリッジ形インバータ回路を開示している。
【０００５】
このインバータ回路は、ハイサイドスイッチング素子とローサイドスイッチング素子とで構成されるハーフブリッジ形のスイッチング回路と、スイッチング回路を駆動するデッドタイム期間を設けた出力信号を出力するドライブ回路と、ドライブ回路を入力信号からデッドタイム期間を作るハイサイド及びローサイドデッドタイムコントロール回路と、ハイサイドデッドタイムコントロール回路の出力からセット出力信号及びリセット出力信号を発生するパルス発生回路と、セット出力信号及びリセット出力信号を昇圧するレベルシフト回路と、セット出力信号及びリセット出力信号のうち一定のパルス幅以上のものを通過させるパルスフィルタ回路と、パルスフィルタ回路からのセット出力信号及びリセット出力信号でハイサイド出力信号を出力する出力回路とローサイドデッドタイムコントロール回路の出力でハイサイド出力信号を出力する出力回路とを備え、ハイサイドデッドタイムコントロール回路の出力のパルス幅が狭く、パルス発生回路のリセット出力信号が出力されないときにパルスフィルタ回路でセット出力信号を通過させないで、両スイッチング素子の同時オンを防止する。
【特許文献１】特開２００１−２５８２６８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に開示されているハーフブリッジ形のインバータ回路は、以下の現象により、スイッチング素子の破壊を防止することができない。
【０００７】
即ち、スイッチング素子として使用されているＭＯＳＦＥＴは、その構造上、寄生ダイオード（ボディダイオード）を有している。共振型インバータ回路において、スイッチング素子を回路共振周波数よりも低い駆動周波数で駆動させた場合、ＭＯＳＦＥＴが同時にオフになったときに、ハイサイドスイッチング素子の寄生ダイオードがオンして、回生電流（逆方向）が流れる。
【０００８】
このとき、回生電流が流れていない方（ローサイド）のＭＯＳＦＥＴがオンすると、スイッチング素子に貫通電流が流れてしまう。即ち、寄生ダイオードが逆回復時間ｔｒｒを有しているため、逆バイアスされたときに瞬時にオフされず逆方向電流が流れることになる。
【０００９】
本発明は、ノイズ及びスイッチング素子に有する寄生ダイオードの逆回復時間によって発生するスイッチング素子の破壊を防止できるＤＣ／ＡＣコンバータを提供する。
【課題を解決するための手段】
【００１０】
前記課題を解決するために、請求項１の発明は、直流から正負対称の交流に変換して負荷に電力を供給するＤＣ／ＡＣコンバータであって、トランスの一次巻線と二次巻線との少なくとも一方の巻線にコンデンサが接続され、その出力に前記負荷が接続された共振回路と、直流電源の両端に接続され且つ前記共振回路内の前記トランスの一次巻線と前記コンデンサとに電流を流すためのブリッジ構成の複数のスイッチング素子と、一対の駆動信号により前記複数のスイッチング素子をオン／オフさせて前記負荷に対して双方向に電流を流すことにより前記負荷に流れる電流をＰＷＭ制御する制御回路とを有し、前記制御回路は、前記複数のスイッチング素子に対応して設けられ、前記スイッチング素子を段階的にターンオンさせる複数のステップドライブ回路を有することを特徴とする。
【００１１】
請求項２の発明は、請求項１記載のＤＣ／ＡＣコンバータにおいて、前記ステップドライブ回路は、第１Ｐ型ＭＯＳＦＥＴと第１Ｎ型ＭＯＳＦＥＴとからなる第１ＣＭＯＳインバータに定電流源を直列に接続して前記スイッチング素子のゲート−ソース間しきい値電圧よりも僅かに大きい第１駆動信号を前記スイッチング素子に出力する１段目の駆動回路と、第２Ｐ型ＭＯＳＦＥＴと第２Ｎ型ＭＯＳＦＥＴとからなる第２ＣＭＯＳインバータの出力に遅延回路を接続して所定値となる第２駆動信号を前記スイッチング素子に出力する２段目の駆動回路とを備えることを特徴とする。
【００１２】
請求項３の発明は、請求項１又は請求項２記載のＤＣ／ＡＣコンバータにおいて、前記複数のスイッチング素子は、２つのスイッチング素子から構成されるハーフブリッジ回路であり、この２つのスイッチング素子に対応して設けられた２つのステップドライブ回路の各々は、前記スイッチング素子を段階的にターンオンさせることを特徴とする。
【００１３】
請求項４の発明は、請求項１又は請求項２記載のＤＣ／ＡＣコンバータにおいて、前記複数のスイッチング素子は、直列に接続された第１ローサイドスイッチング素子及び第１ハイサイドスイッチング素子と直列に接続された第２ローサイドスイッチング素子及び第２ハイサイドスイッチング素子とから構成されるフルブリッジ回路であり、前記第１ローサイドスイッチング素子及び前記第２ローサイドスイッチング素子に対応して設けられた２つのステップドライブ回路の各々は、前記スイッチング素子を段階的にターンオンさせることを特徴とする。
【発明の効果】
【００１４】
本発明によれば、複数のスイッチング素子に対応して設けられた複数のステップドライブ回路の各々は、スイッチング素子を段階的にターンオンさせるので、スイッチング素子に有する寄生ダイオードの逆回復時間により流れる貫通電流を低減できるため、スイッチング素子の破壊を防止できる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態に係るＤＣ／ＡＣコンバータの実施の形態を図面を参照しながら詳細に説明する。
【実施例１】
【００１６】
図１は本発明の実施例１に係るＤＣ／ＡＣコンバータの構成を示す回路図である。図１に示すＤＣ／ＡＣコンバータは、直流を交流に変換して負荷に交流電力を供給する。ここでは、一例として、負荷が放電管であり、ＤＣ／ＡＣコンバータが放電管点灯装置に適用されている。
【００１７】
実施例１のＤＣ／ＡＣコンバータは、スイッチング素子の同時オンを防止するものではなく、貫通電流によるスイッチング素子の破壊を防止するものであり、制御回路内にステップドライバを用いた点を特徴とする。
【００１８】
図１において、直流電源Ｖｉｎとグランドとの間には、ハイサイドのＰ型ＭＯＳＦＥＴＱｐ１（Ｐ型ＦＥＴＱｐ１と称する。）とローサイドのＮ型ＭＯＳＦＥＴＱｎ１（Ｎ型ＦＥＴＱｎ１と称する。）との第１直列回路が接続されている。Ｐ型ＦＥＴＱｐ１とＮ型ＦＥＴＱｎ１との接続点とグランドＧＮＤとの間には、コンデンサＣ３とトランスＴの一次巻線Ｐとの直列回路が接続され、トランスＴの二次巻線Ｓの両端にはリアクトルＬｒとコンデンサＣ４との直列回路が接続されている。
【００１９】
Ｐ型ＦＥＴＱｐ１のソースに直流電源Ｖｉｎが供給され、Ｐ型ＦＥＴＱｐ１のゲートはコントロールＩＣ１のＤＲＶ１端子に接続されている。Ｎ型ＦＥＴＱｎ１のゲートはコントロールＩＣ１のＤＲＶ２端子に接続されている。
【００２０】
なお、リアクトルＬｒと放電管３との間にコンデンサＣ１０が接続されている。この例では、コンデンサＣ３とコンデンサＣ１０との両方を設けているが、例えば、コンデンサＣ３とコンデンサＣ１０との一方のみを設けても良い。
【００２１】
コンデンサＣ１０の一端は放電管３の一方の電極に接続され、放電管３の他方の電極は管電流検出回路５に接続されている。管電流検出回路５は、ダイオードＤ１，Ｄ２及び抵抗Ｒ３，Ｒ４からなり、放電管３に流れる電流を検出し、検出された電流に比例した電圧を、コントロールＩＣ１のフィードバック端子ＦＢを介して誤差増幅器１５の反転入力端子に出力する。
【００２２】
コントロールＩＣ１は、スタート回路１０、定電流決定回路１１ａ、発振器１２ａ、誤差増幅器１５、減算回路１９ａ、ＰＷＭコンパレータ１６ａ，１６ｃ、ナンド回路１７ｃ、論理回路１７ｄ、ステップドライバ１８ａ，１８ｂを有している。定電流決定回路１１ａは、ＲＦ端子を介して定電流決定抵抗Ｒ１の一端に接続されている。発振器１２ａは、ＣＦ端子を介してコンデンサＣ１の一端に接続されている。
【００２３】
定電流決定回路１１ａは、定電流値決定抵抗Ｒ１により任意に設定される定電流を流す。発振器１２ａは、定電流決定回路１１ａの定電流によりコンデンサＣ１の充放電を行い、図４に示すような三角波信号ＣＦ(C1)（端子ＣＦでのコンデンサＣ１の充放電電圧を示す。）を発生させ、三角波信号ＣＦ(C1)に基づいてクロックＣＫを生成して、ナンド回路１７ｃ及び論理回路１７ｄに送る。三角波信号ＣＦ(C1)は、立ち上がり傾斜と立下り傾斜が同じである。立ち上がり傾斜と立下り傾斜は、コンデンサＣ１の値と抵抗Ｒ１の値によって設定される。
【００２４】
誤差増幅器１５は、反転入力端子に入力される管電流検出回路５からの電圧と非反転入力端子に入力される基準電圧Ｅ１との誤差電圧ＦＢＯＵＴを増幅する。誤差増幅器１５の出力端子は、ＰＷＭコンパレータ１６ａ，１６ｃの非反転入力端子に接続されている。減算回路１９ａの反転入力端子と出力端子との間には抵抗Ｒ５が接続されている。
【００２５】
減算回路１９ａは、三角波信号ＣＦ(C1)を、非反転入力端子の基準電圧Ｅ２である三角波信号ＣＦ(C1)の上限値ＶＨと下限値ＶＬとの中点電位で反転させた反転電圧Ｃ１´(図４に示す)をＰＷＭコンパレータ１６ｃの反転入力端子に出力する。基準電圧Ｅ２は、Ｅ２＝（ＶＬ＋ＶＨ）／２であり、三角波信号ＣＦ(C1)の上限値ＶＨと下限値ＶＬとの中点電位である。
【００２６】
ＰＷＭコンパレータ１６ｃは、非反転入力端子に入力される誤差増幅器１５からの誤差電圧ＦＢＯＵＴが反転入力端子に入力される減算回路１９ａからの反転電圧Ｃ１´以上のときにＨレベルで、誤差電圧ＦＢＯＵＴが反転電圧Ｃ１´未満のときにＬレベルとなるパルス信号を生成して、論理回路１７ｄに出力する。論理回路１７ｄは、発振器１２ａからのクロックＣＫを反転した出力とＰＷＭコンパレータ１６ｃからの信号とのアンドをとりその出力を第２ステップドライバ１８ｂを介してＮ型ＦＥＴＱｎ１に出力する。
【００２７】
ＰＷＭコンパレータ１６ａは、非反転入力端子に入力される誤差増幅器１５からの誤差電圧ＦＢＯＵＴが反転入力端子に入力されるＣＦ端子からの三角波信号電圧以上のときにＨレベルで、誤差電圧ＦＢＯＵＴが三角波信号電圧未満のときにＬレベルとなるパルス信号を生成して、ナンド回路１７ｃに出力する。
【００２８】
ナンド回路１７ｃは、発振器１２ａからのクロックＣＫとＰＷＭコンパレータ１６ａからの信号とのナンドをとりその出力を第１ステップドライバ１８ａを介してＰ型ＦＥＴＱｐ１に出力する。
【００２９】
ＰＷＭコンパレータ１６ａ、ナンド回路１７ｃ、第１ステップドライバ１８ａは、三角波信号の半周期未満に、放電管３に流れる電流に応じたパルス幅で放電管３に電流を流すようにＰ型ＦＥＴＱｐ１を駆動する第１駆動信号を発生する。減算回路１９ａ、ＰＷＭコンパレータ１６ｃ、論理回路１７ｄ、第２ステップドライバ１８ｂは、第１駆動信号と略同一パルス幅で略１８０度の位相差を持ち、第１駆動信号の発生時とは逆方向に放電管３に電流を流すようにＮ型ＦＥＴＱｎ１を駆動する第２駆動信号を発生する。
【００３０】
第１ステップドライバ１８ａは、Ｐ型ＦＥＴＱｐ１を２段階でターンオンさせるもので、２段のゲート駆動信号をＰ型ＦＥＴＱｐ１のゲートに出力する。第２ステップドライバ１８ｂは、Ｎ型ＦＥＴＱｎ１を２段階でターンオンさせるもので、２段のゲート駆動信号をＮ型ＦＥＴＱｎ１のゲートに出力する。
【００３１】
図２は図１に示すＤＣ／ＡＣコンバータに設けられた第１ステップドライバの回路図である。第１ステップドライブ１８ａは、Ｐ型ＭＯＳＦＥＴＱ３とＮ型ＭＯＳＦＥＴＱ４とからなる第１ＣＭＯＳインバータに定電流源Ｉ１を直列に接続してＰ型ＭＯＳＦＥＴＱｐ１のゲート−ソース間しきい値電圧よりも僅かに大きい駆動信号をＰ型ＭＯＳＦＥＴＱｐ１のゲートに出力する１段目の駆動回路と、Ｐ型ＭＯＳＦＥＴＱ１とＮ型ＭＯＳＦＥＴＱ２とからなる第２ＣＭＯＳインバータの出力に遅延回路を接続して所定値となる駆動信号をＰ型ＭＯＳＦＥＴＱｐ１のゲートに出力する２段目の駆動回路とを備える。
【００３２】
次に、より具体的な接続構成を説明する。入力端子ＩＮは、Ｐ型ＭＯＳＦＥＴＱ１のゲートとＮ型ＭＯＳＦＥＴＱ２のゲートとに接続されている。Ｐ型ＭＯＳＦＥＴＱ１のソースは電源ＲＥＧに接続され、Ｐ型ＭＯＳＦＥＴＱ１のドレインは抵抗Ｒ１２を介してＮ型ＭＯＳＦＥＴＱ２のドレインに接続されている。Ｎ型ＭＯＳＦＥＴＱ２のソースは接地されている。Ｐ型ＭＯＳＦＥＴＱ１のドレインと抵抗Ｒ１２との接続点にはコンデンサＣ１１の一端とインバータ１８３の入力端が接続され、コンデンサＣ１１の他端は接地され、インバータ１８３の出力端はＮ型ＭＯＳＦＥＴＱ５のゲートに接続されている。
【００３３】
また、入力端子ＩＮはインバータ１８１とインバータ１８２を介してＰ型ＭＯＳＦＥＴＱ３のゲートとＮ型ＭＯＳＦＥＴＱ４のゲートとに接続されている。Ｐ型ＭＯＳＦＥＴＱ３のソースは電源ＲＥＧに接続され、Ｐ型ＭＯＳＦＥＴＱ３のドレインはＮ型ＭＯＳＦＥＴＱ４のドレインに接続されている。Ｎ型ＭＯＳＦＥＴＱ４のソースは電流源Ｉ１介して接地されている。電源ＲＥＧは抵抗Ｒ１１を介してＮ型ＭＯＳＦＥＴＱ５のドレインに接続され、Ｎ型ＭＯＳＦＥＴＱ５のソースは接地されている。Ｐ型ＭＯＳＦＥＴＱ３とＮ型ＭＯＳＦＥＴＱ４との接続点は、抵抗Ｒ１１とＮ型ＭＯＳＦＥＴＱ５との接続点に接続されている。抵抗Ｒ１１とＮ型ＭＯＳＦＥＴＱ５のドレインとの接続点から出力ＯＵＴが取り出される。
【００３４】
図３は図１に示すＤＣ／ＡＣコンバータに設けられた第２ステップドライバの回路図である。第２ステップドライブ１８ｂは、Ｐ型ＭＯＳＦＥＴＱ８とＮ型ＭＯＳＦＥＴＱ９とからなる第３ＣＭＯＳインバータに定電流源Ｉ２を直列に接続してＮ型ＭＯＳＦＥＴＱｎ１のゲート−ソース間しきい値電圧よりも僅かに大きい駆動信号をＮ型ＭＯＳＦＥＴＱｎ１のゲートに出力する１段目の駆動回路と、Ｐ型ＭＯＳＦＥＴＱ６とＮ型ＭＯＳＦＥＴＱ７とからなる第４ＣＭＯＳインバータの出力に遅延回路を接続して所定値となる駆動信号をＮ型ＭＯＳＦＥＴＱｎ１のゲートに出力する２段目の駆動回路とを備える。
【００３５】
次に、より具体的な接続構成を説明する。図３において、入力端子ＩＮは、Ｐ型ＭＯＳＦＥＴＱ６のゲートとＮ型ＭＯＳＦＥＴＱ７のゲートとに接続されている。Ｐ型ＭＯＳＦＥＴＱ６のソースは電源ＲＥＧに接続され、Ｐ型ＭＯＳＦＥＴＱ６のドレインは抵抗Ｒ１４を介してＮ型ＭＯＳＦＥＴＱ７のドレインに接続されている。Ｎ型ＭＯＳＦＥＴＱ７のソースは接地されている。Ｎ型ＭＯＳＦＥＴＱ７のドレインと抵抗Ｒ１４との接続点にはコンデンサＣ１２の一端とインバータ１８７の入力端が接続され、コンデンサＣ１２の他端は接地され、インバータ１８７の出力端はＰ型ＭＯＳＦＥＴＱ１０のゲートに接続されている。
【００３６】
また、入力端子ＩＮは、インバータ１８５とインバータ１８６とを介してＰ型ＭＯＳＦＥＴＱ８のゲートとＮ型ＭＯＳＦＥＴＱ９のゲートとに接続されている。Ｐ型ＭＯＳＦＥＴＱ８のソースは電流源Ｉ２を介して電源ＲＥＧに接続され、Ｐ型ＭＯＳＦＥＴＱ８のドレインはＮ型ＭＯＳＦＥＴＱ９のドレインに接続されている。Ｎ型ＭＯＳＦＥＴＱ９のソースは接地されている。電源ＲＥＧはＰ型ＭＯＳＦＥＴＱ１０のソースに接続され、Ｐ型ＭＯＳＦＥＴＱ１０のドレインは抵抗Ｒ１３を介して接地されている。Ｐ型ＭＯＳＦＥＴＱ８とＮ型ＭＯＳＦＥＴＱ９との接続点は、抵抗Ｒ１３とＮ型ＭＯＳＦＥＴＱ１０との接続点に接続されている。Ｐ型ＭＯＳＦＥＴＱ１０のドレインと抵抗Ｒ１３との接続点から出力ＯＵＴが取り出される。
【００３７】
次にこのように構成された実施例１のＤＣ−ＡＣコンバータの動作を、図４の動作波形を参照しながら説明する。
【００３８】
図４において、ＤＲＶ１は、Ｐ型ＭＯＳＦＥＴＱｐ１のゲートに接続されたＤＲＶ１端子に出力される第１ステップドライバ１８ａの出力、ＤＲＶ２は、Ｎ型ＭＯＳＦＥＴＱｎ１のゲートに接続されたＤＲＶ２端子に出力される第２ステップドライバ１８ｂの出力、ＰｉはトランスＴの一次側電流、Ｑｐ１ｉはＰ型ＭＯＳＦＥＴＱｐ１のドレイン電流、Ｑｎ１ｉはＮ型ＭＯＳＦＥＴＱｎ１のドレイン電流である。
【００３９】
ここでは、図４に示すＳＷネットワークの駆動波形と共振周波数で駆動した時の動作波形を用いて、第１ステップドライバ１８ａ，第２ステップドライバ１８ｂの動作を説明する。共振周波数は、コンデンサＣ３，Ｃ４とリアクトルＬｒとで共振する周波数である。
【００４０】
図２に示す第１ステップドライバ１８ａでは、時刻ｔ１において、入力端子ＩＮに入力されたＨレベルのＰＷＭ信号は、インバータ１８１とインバータ１８２とを介してＮ型ＭＯＳＦＥＴＱ４をオンさせる。すると、電源ＲＥＧ→抵抗Ｒ１１→Ｎ型ＭＯＳＦＥＴＱ４→電流源Ｉ１→グランドの経路で電流が流れる。このため、第１ステップドライバ１８ａは、抵抗Ｒ１１と電流Ｉ１とを乗算した電圧を出力ＯＵＴとして出力する。
【００４１】
この電圧は、Ｐ型ＭＯＳＦＥＴＱｐ１のゲート−ソース間のしきい値電圧Ｖｇｓ（ｔｈ）よりも僅かに大きい。このため、Ｐ型ＭＯＳＦＥＴＱｐ１が１段目のターンオンして、Ｐ型ＭＯＳＦＥＴＱｐ１に僅かな電流が流れる。
【００４２】
一方、時刻ｔ１において、入力端子ＩＮに入力されたＨレベルのＰＷＭ信号は、Ｎ型ＭＯＳＦＥＴＱ２をオンさせる。すると、コンデンサＣ１１に蓄積された電荷は抵抗Ｒ１２とＮ型ＭＯＳＦＥＴＱ２とを介してグランドに放電される。このとき、抵抗Ｒ１２とコンデンサＣ１１との時定数で決まる時間が経過して、時刻ｔ１２になると、インバータ１８３はＨレベルをＮ型ＭＯＳＦＥＴＱ５のゲートに出力する。このため、Ｎ型ＭＯＳＦＥＴＱ５がオンして、電源ＲＥＧ→抵抗Ｒ１１→Ｎ型ＭＯＳＦＥＴＱ５→グランドの経路で電流が流れる。このため、第１ステップドライバ１８ａは、略グランドレベル（Ｌレベル）を出力ＯＵＴとして出力する。
【００４３】
このＬレベルの電圧は、Ｐ型ＭＯＳＦＥＴＱｐ１のゲート−ソース間のしきい値電圧Ｖｇｓ（ｔｈ）よりもかなり大きい。このため、Ｐ型ＭＯＳＦＥＴＱｐ１が２段目のターンオンして、Ｐ型ＭＯＳＦＥＴＱｐ１には１段目のターンオン時の電流よりも大きな電流が流れる。
【００４４】
時刻ｔ２において、入力端子ＩＮに入力されたＬレベルのＰＷＭ信号は、インバータ１８１とインバータ１８２とを介してＮ型ＭＯＳＦＥＴＱ３をオンさせる。すると、電源ＲＥＧからＰ型ＭＯＳＦＥＴＱ３を介して出力ＯＵＴに電源電圧、即ちＨレベルが出力される。また、時刻ｔ２において、入力端子ＩＮに入力されたＬレベルのＰＷＭ信号は、Ｐ型ＭＯＳＦＥＴＱ１をオンさせる。すると、電源ＲＥＧよりコンデンサＣ１１が充電されて、インバータ１８３はＬレベルをＮ型ＭＯＳＦＥＴＱ５のゲートに出力するので、Ｎ型ＭＯＳＦＥＴＱ５はオフである。
【００４５】
次に、図３に示す第２ステップドライバ１８ｂでは、時刻ｔ３において、入力端子ＩＮに入力されたＬレベルのＰＷＭ信号は、インバータ１８５とインバータ１８６とを介してＰ型ＭＯＳＦＥＴＱ８をオンさせる。すると、電源ＲＥＧ→電流源Ｉ２→Ｐ型ＭＯＳＦＥＴＱ８→抵抗Ｒ１３→グランドの経路で電流が流れる。このため、第２ステップドライバ１８ｂは、抵抗Ｒ１３と電流Ｉ２とを乗算した電圧を出力ＯＵＴとして出力する。
【００４６】
この電圧は、Ｎ型ＭＯＳＦＥＴＱｎ１のゲート−ソース間のしきい値電圧Ｖｇｓ（ｔｈ）よりも僅かに大きい。このため、Ｎ型ＭＯＳＦＥＴＱｎ１が１段目のターンオンして、Ｎ型ＭＯＳＦＥＴＱｎ１に僅かな電流が流れる。
【００４７】
一方、時刻ｔ３において、入力端子ＩＮに入力されたＬレベルのＰＷＭ信号は、Ｐ型ＭＯＳＦＥＴＱ６をオンさせる。すると、電源ＲＥＧ→Ｐ型ＭＯＳＦＥＴＱ６→抵抗Ｒ１４→コンデンサＣ１２の経路で電流が流れる。このため、抵抗Ｒ１４とコンデンサＣ１２とで決定される時定数でコンデンサＣ１２が充電される。このとき、抵抗Ｒ１４とコンデンサＣ１２との時定数で決まる時間が経過して、時刻ｔ３４になると、インバータ１８７はＬレベルをＰ型ＭＯＳＦＥＴＱ１０のゲートに出力する。このため、Ｐ型ＭＯＳＦＥＴＱ１０がオンして、電源ＲＥＧ→Ｐ型ＭＯＳＦＥＴＱ１０→抵抗Ｒ１３→グランドの経路で電流が流れる。このため、第２ステップドライバ１８ｂは、Ｈレベルを出力ＯＵＴとして出力する。
【００４８】
このＨレベルの電圧は、Ｎ型ＭＯＳＦＥＴＱｎ１のゲート−ソース間のしきい値電圧Ｖｇｓ（ｔｈ）よりもかなり大きい。このため、Ｎ型ＭＯＳＦＥＴＱｎ１が２段目のターンオンして、Ｎ型ＭＯＳＦＥＴＱｎ１には１段目のターンオン時の電流よりも大きな電流が流れる。
【００４９】
時刻ｔ３´において、入力端子ＩＮに入力されたＨレベルのＰＷＭ信号は、インバータ１８５とインバータ１８６とを介してＮ型ＭＯＳＦＥＴＱ９をオンさせる。すると、グランドレベル（Ｌレベル）が出力ＯＵＴに出力される。また、時刻ｔ３´において、入力端子ＩＮに入力されたＨレベルのＰＷＭ信号は、Ｎ型ＭＯＳＦＥＴＱ７をオンさせる。すると、コンデンサＣ１２が放電されて、インバータ１８７はＨレベルをＰ型ＭＯＳＦＥＴＱ１０のゲートに出力するので、Ｐ型ＭＯＳＦＥＴＱ１０はオフである。
【００５０】
図５は図１に示すＤＣ／ＡＣコンバータに設けられたＳＷネットワークの駆動波形と共振の遅相領域で駆動した時の動作波形を示す図である。図６は図１に示すＤＣ／ＡＣコンバータに設けられたＳＷネットワークの駆動波形と共振の進相領域で駆動した時の動作波形を示す図である。図７は従来のＤＣ／ＡＣコンバータに設けられたＳＷネットワークの駆動波形と共振の進相領域で駆動した時の動作波形を示す図である。
【００５１】
図７に示す従来のＤＣ／ＡＣコンバータでは、共振の進相領域で駆動した時に、Ｐ型ＭＯＳＦＥＴＱｐ１のターンオン時、及びＮ型ＭＯＳＦＥＴＱｎ１のターンオン時に、大きな貫通電流が発生していた。
【００５２】
これに対して、図６に示す実施例１のＤＣ／ＡＣコンバータでは、共振の進相領域で駆動した時に、Ｐ型ＭＯＳＦＥＴＱｐ１のターンオン時、及びＮ型ＭＯＳＦＥＴＱｎ１のターンオン時に、貫通電流が大幅に低減されている。即ち、ステップドライブ回路１８ａは、Ｐ型ＭＯＳＦＥＴＱｐ１を２段階でターンオンさせ、ステップドライブ回路１８ｂは、Ｎ型ＭＯＳＦＥＴＱｎ１を２段階でターンオンさせるので、Ｐ型ＭＯＳＦＥＴＱｐ１，Ｎ型ＭＯＳＦＥＴＱｎ１に有する寄生ダイオードの逆回復時間により流れる貫通電流を低減できるため、Ｐ型ＭＯＳＦＥＴＱｐ１，Ｎ型ＭＯＳＦＥＴＱｎ１の破壊を防止できる。
【００５３】
このため、寄生ダイオードの逆回復時間がより長い高耐圧のＭＯＳＦＥＴを使用する高圧入力電圧、例えば１００Ｖ〜４００Ｖの入力電圧の放電管点灯用インバータを構成するのに適している。
【実施例２】
【００５４】
図８は本発明の実施例２に係るＤＣ／ＡＣコンバータの構成を示す回路図である。図１に実施例１のＤＣ／ＡＣコンバータがＰ型ＭＯＳＦＥＴＱｐ１とＮ型ＭＯＳＦＥＴＱｎ１との直列回路からなるハーフブリッジ回路を用いた。
【００５５】
これに対して、図８に示す実施例２のＤＣ／ＡＣコンバータは、Ｐ型ＭＯＳＦＥＴＱｐ１とＮ型ＭＯＳＦＥＴＱｎ１との直列回路と、Ｐ型ＭＯＳＦＥＴＱｐ２とＮ型ＭＯＳＦＥＴＱｎ２との直列回路とからなるフルブリッジ回路を用いたことを特徴とする。
【００５６】
Ｐ型ＭＯＳＦＥＴＱｐ１とＮ型ＭＯＳＦＥＴＱｎ１との接続点とＰ型ＭＯＳＦＥＴＱｐ２とＮ型ＭＯＳＦＥＴＱｎ２との接続点との間に、コンデンサＣ３とトランスＴの一次巻線Ｐとの直列回路が接続されている。Ｐ型ＭＯＳＦＥＴＱｐ１のゲートはＤＲＶ１端子に接続され、Ｎ型ＭＯＳＦＥＴＱｎ１のゲートはＤＲＶ３端子に接続され、Ｐ型ＭＯＳＦＥＴＱｐ２のゲートはＤＲＶ２端子に接続され、Ｎ型ＭＯＳＦＥＴＱｎ２はＤＲＶ４端子に接続されている。
【００５７】
コントロールＩＣ１ｄは、図１に示すコントロールＩＣ１に対して、さらに、インバータ２０ａ，２０ｂ、デットタイム作成回路２１ａ，２１ｂ、ステップドライバ１８ｃ，１８ｄを設けている。ステップドライバ１８ｃ，１８ｄは、図１に示す第２ステップドライバ１８ｂと同一構成であり、図３に示す回路が用いられている。
【００５８】
デットタイム作成回路２１ａは、ナンド回路１７ｃからのナンド信号をそのままＰ型ＭＯＳＦＥＴＱｐ１に出力するとともに、ナンド信号をインバータ２１ａで反転した反転信号を所定のデットタイムＤＴだけ遅延させてステップドライバ１８ｃに出力する。ステップドライバ１８ｃは、デットタイム作成回路２１ａからの信号に基づき、Ｎ型ＦＥＴＱｎ１を２段階でターンオンさせるもので、２段のゲート駆動信号をＮ型ＦＥＴＱｎ１のゲートに出力する。
【００５９】
デットタイム作成回路２１ｂは、論理回路１７ｅからの論理信号をそのままＰ型ＭＯＳＦＥＴＱｐ２に出力するとともに、論理信号をインバータ２１ｂで反転した反転信号を所定のデットタイムＤＴだけ遅延させてステップドライバ１８ｄに出力する。ステップドライバ１８ｄは、デットタイム作成回路２１ｂからの信号に基づき、Ｎ型ＦＥＴＱｎ２を２段階でターンオンさせるもので、２段のゲート駆動信号をＮ型ＦＥＴＱｎ２のゲートに出力する。
【００６０】
図９は図８に示すＤＣ／ＡＣコンバータに設けられたＳＷネットワークの駆動波形を示す図である。図９において、ＤＴはデッドタイムを示す。
【００６１】
図８において、時刻ｔ１のとき、Ｐ型ＭＯＳＦＥＴＱｐ１とＮ型ＦＥＴＱｎ２とがオンすると、電源Ｖｉｎ→Ｑｐ１→Ｃ３→Ｐ→Ｑｎ２→グランドの経路で電流が流れる。その後、時刻ｔ２のとき、Ｐ型ＭＯＳＦＥＴＱｐ１がオフすると、グランド→Ｑｎ２→Ｐ→Ｃ３→Ｐ型ＭＯＳＦＥＴＱｐ１の寄生ダイオード→電源Ｖｉｎの経路で、Ｐ型ＭＯＳＦＥＴＱｐ１の寄生ダイオードを回生電流が流れる。この回生電流が流れているときに、Ｎ型ＦＥＴＱｎ１とがオンすると、貫通電流が流れてしまう。このため、Ｎ型ＦＥＴＱｎ１の駆動回路として、ステップドライバ１８ｃを用いて、Ｎ型ＦＥＴＱｎ１を２段階でターンオンさせることで、貫通電流の低減を図っている。
【００６２】
次に、時刻ｔ３のとき、Ｐ型ＭＯＳＦＥＴＱｐ２とＮ型ＦＥＴＱｎ１とがオンすると、電源Ｖｉｎ→Ｑｐ２→Ｐ→Ｃ３→Ｑｎ１→グランドの経路で電流が流れる。その後、時刻ｔ３´のとき、Ｐ型ＭＯＳＦＥＴＱｐ２がオフすると、グランド→Ｑｎ１→Ｃ３→Ｐ→Ｐ型ＭＯＳＦＥＴＱｐ２の寄生ダイオード→電源Ｖｉｎの経路で、Ｐ型ＭＯＳＦＥＴＱｐ２の寄生ダイオードを回生電流が流れる。この回生電流が流れているときに、Ｎ型ＦＥＴＱｎ２とがオンすると、貫通電流が流れてしまう。このため、Ｎ型ＦＥＴＱｎ２の駆動回路として、ステップドライバ１８ｄを用いて、Ｎ型ＦＥＴＱｎ２を２段階でターンオンさせることで、貫通電流の低減を図っている。このため、Ｐ型ＭＯＳＦＥＴＱｐ１，Ｑｐ２，Ｎ型ＭＯＳＦＥＴＱｎ１，Ｑｎ２の破壊を防止できる。
【図面の簡単な説明】
【００６３】
【図１】本発明の実施例１に係るＤＣ／ＡＣコンバータの構成を示す回路図である。
【図２】図１に示すＤＣ／ＡＣコンバータに設けられた第１ステップドライバの回路図である。
【図３】図１に示すＤＣ／ＡＣコンバータに設けられた第２ステップドライバの回路図である。
【図４】図１に示すＤＣ／ＡＣコンバータに設けられたＳＷネットワークの駆動波形と共振周波数で駆動した時の動作波形を示す図である。
【図５】図１に示すＤＣ／ＡＣコンバータに設けられたＳＷネットワークの駆動波形と共振の遅相領域で駆動した時の動作波形を示す図である。
【図６】図１に示すＤＣ／ＡＣコンバータに設けられたＳＷネットワークの駆動波形と共振の進相領域で駆動した時の動作波形を示す図である。
【図７】従来のＤＣ／ＡＣコンバータに設けられたＳＷネットワークの駆動波形と共振の進相領域で駆動した時の動作波形を示す図である。
【図８】本発明の実施例２に係るＤＣ／ＡＣコンバータの構成を示す回路図である。
【図９】図８に示すＤＣ／ＡＣコンバータに設けられたＳＷネットワークの駆動波形を示す図である。
【符号の説明】
【００６４】
Ｔ  トランス
１，１ｄ  コントロールＩＣ
３  放電管
５  管電流検出回路
１０  スタート回路
１１ａ  定電流決定回路
１２ａ  発振器
１５  誤差増幅器
１６ａ，１６ｃ  ＰＷＭコンパレータ
１７ｃ  ナンド回路
１７ｄ  論理回路
１８ａ  第１ステップドライバ
１８ｂ  第２ステップドライバ
１８ｃ，１８ｄ  ステップドライバ
１９ａ  減算回路
２０ａ，２０ｂ  インバータ
２１ａ，２１ｂ  デットタイム作成部
Ｑｐ１，Ｑｐ２  Ｐ型ＭＯＳＦＥＴ
Ｑｎ１，Ｑｎ２  Ｎ型ＭＯＳＦＥＴ
Ｒ１  定電流決定抵抗
Ｃ１，Ｃ２  コンデンサ
【図１】
2010074987.tif 000003
【図２】
2010074987.tif 000004
【図３】
2010074987.tif 000005
【図４】
2010074987.tif 000006
【図５】
2010074987.tif 000007
【図６】
2010074987.tif 000008
【図７】
2010074987.tif 000009
【図８】
2010074987.tif 000010
【図９】
2010074987.tif 000011