(57)【要約】【課題】サンプリングされた値を長時間キャパシタに保持し、かつ蓄積された値に対するスイッチ漏れ電流の影響を実質的に減少させるための方法および装置を提供する。【解決手段】サンプルホールド回路は、一局面において、第１および第２のスイッチを含む。第１のスイッチは、入力信号を受けて、第１のキャパシタを用いて入力信号をサンプリングするために結合されることができる。第１の漏れ電流は、第１のスイッチの第１および第２の導電性端子の間を流れ、第１の漏れ電荷として第１のキャパシタに蓄えられる。第２の漏れ電流は、第２のスイッチの第１および第２の導電性端子の間を流れ、第２の漏れ電荷として第２のキャパシタに蓄えられる。オフセット回路は、保持されサンプリングされた信号に応答して発生する信号および第１のスイッチを介して蓄えられた電荷からある量を減算することによって、補償されサンプリングされた値を生成し、ある量は、第２のキャパシタの蓄えられた漏れ電荷に応答して発生する。【選択図】図１
2010074833.tif 000002
【特許請求の範囲】
【請求項１】
サンプルホールド集積回路であって、
バッファに結合され、バッファリングされた入力信号を受けるための第１の導電性端子と、第１の蓄積キャパシタに結合され、前記バッファリングされた入力信号をサンプリングするための第２の導電性端子とを有する第１のスイッチを備え、前記第１のスイッチは、前記バッファリングされた入力信号をサンプリングすることによってサンプリングされた入力信号を生成するために閉じられ、前記サンプリングされた信号が第１のキャパシタによって保持されるように前記第１のキャパシタを前記バッファリングされた入力信号から切り離すために開けられ、第１の漏れ電流は、前記第１のスイッチの前記第１および第２の導電性端子の間を流れて、第１の漏れ電荷が前記第１のキャパシタに蓄えられ、前記サンプルホールド集積回路はさらに、
電圧基準に結合された第１の導電性端子と、第２の蓄積キャパシタに結合されて、第２の漏れ電流を蓄積するための第２の導電性端子とを有する第２のスイッチを備え、前記第２の漏れ電流は、前記第２のスイッチの前記第１および第２の導電性端子の間を流れて、第２の漏れ電荷が前記第２のキャパシタに蓄えられ、前記サンプルホールド集積回路はさらに、
保持されサンプリングされた信号に応答して発生する信号からある量を減算することによって、補償されサンプリングされた値を生成するためのオフセット回路を備え、前記ある量は、前記第２のキャパシタの蓄えられた漏れ電荷に応答して発生する、サンプルホールド集積回路。
【請求項２】
前記第１のキャパシタを第１の初期電圧に予め設定するために結合された第３のスイッチをさらに備える、請求項１に記載の回路。
【請求項３】
前記第２のキャパシタを第２の初期電圧に予め設定するために結合された第４のスイッチをさらに備える、請求項２に記載の回路。
【請求項４】
前記第３および第４のスイッチは、１０ｍｓ（ミリ秒）毎に、前記第１および第２のキャパシタを前記第１および第２の初期電圧に予め設定する、請求項３に記載の回路。
【請求項５】
第１の電流は、前記第１のキャパシタの両端の電圧に応答して発生し、第２の電流は、前記第２のキャパシタの両端の電圧に応答して発生する、請求項１に記載の回路。
【請求項６】
前記補償されサンプリングされた値は、前記第１のキャパシタの両端の電圧に応答して発生した前記第１の電流を、前記第２のキャパシタの両端の電圧に応答して発生した前記第２の電流から減算することによって生成される、請求項５に記載の回路。
【請求項７】
前記第１のキャパシタの両端の電圧に応答して発生した前記第１の電流は、第１のトランジスタの高インピーダンス入力を前記第１のキャパシタの前記第１の端子に結合することによって発生する、請求項５に記載の回路。
【請求項８】
前記第１のキャパシタの両端の電圧に応答して発生した前記第１の電流はさらに、第１のバイポーラ電流ミラーを用いて、前記第１のトランジスタが生成した電流をミラーリングすることによって、発生する、請求項７に記載の回路。
【請求項９】
前記第２のキャパシタの両端の電圧に応答して発生した第２の電流は、第２のトランジスタの高インピーダンス入力を前記第２のキャパシタの前記第１の端子に結合することによって、および第２のバイポーラ電流ミラーを用いて、第２のトランジスタが生成した電流をミラーリングすることによって、発生する、請求項１に記載の回路。
【請求項１０】
前記補償されサンプリングされた値を用いて、前記補償されサンプリングされた値を表わす出力電流を生成する、請求項１に記載の回路。
【請求項１１】
前記補償されサンプリングされた値を用いて、前記第１のスイッチの前記第１の端子に結合される電圧を制御する、請求項１に記載の回路。
【請求項１２】
前記第１のスイッチは、パワーコンバータの周期毎に、開けられたり閉じられたりする、請求項１に記載の回路。
【請求項１３】
サンプルホールド回路において漏れを補償する方法であって、
受取った入力信号をバッファリングするステップと、
バッファリングされた入力信号をサンプリングして、サンプリングされた入力信号を生成するために、第１のスイッチを閉じるステップとを備え、前記第１のスイッチは、前記サンプリングされた入力信号が第１のキャパシタによって保持されるように前記第１のキャパシタを用いて前記サンプリングされた入力信号を生成するために閉じられ、前記方法はさらに、
前記第１のスイッチの第１および第２の導電性端子の間を流れる第１の漏れ電流に応答して、第１の漏れ電荷を前記第１のキャパシタに蓄えるステップと、
第２のスイッチの第１および第２の導電性端子の間を流れる第２の漏れ電流に応答して、第２の漏れ電荷を第２のキャパシタに蓄えるステップと、
保持されサンプリングされた信号に応答して発生する信号および蓄えられた第１の漏れ電荷からある量を減算することによって、補償されサンプリングされた値を生成するステップとを備え、前記ある量は、前記第２のキャパシタの蓄えられた漏れ電荷に応答して発生する、方法。
【請求項１４】
前記第１のキャパシタを第１の初期電圧に予め設定するステップをさらに備える、請求項１３に記載の方法。
【請求項１５】
前記第２のキャパシタを第２の初期電圧に予め設定するステップをさらに備える、請求項１４に記載の方法。
【請求項１６】
前記第１のキャパシタの両端の電圧に応答して第１の電流を発生させ、前記第２のキャパシタの両端の電圧に応答して第２の電流を発生させるステップをさらに備える、請求項１３に記載の方法。
【請求項１７】
前記補償されサンプリングされた値は、前記第１のキャパシタの両端の電圧に応答して発生した前記第１の電流を、前記第２のキャパシタの両端の電圧に応答して発生した前記第２の電流から減算することによって生成される、請求項１６に記載の方法。
【請求項１８】
前記第１のキャパシタの両端の電圧に応答して発生した前記第１の電流はさらに、第１のバイポーラ電流ミラーを用いて、第１のトランジスタが生成する電流をミラーリングすることによって、発生する、請求項１７に記載の方法。
【請求項１９】
集積回路で用いられるサンプリング回路であって、
入力信号を受けるために結合され、かつ、第１の蓄積キャパシタに結合されて前記入力信号をサンプリングするための第１のスイッチを備え、前記第１のスイッチは、サンプリングされた信号が前記第１のキャパシタによって保持されるように前記入力信号に応答して前記第１のキャパシタにおいて電荷を生成するために閉じられ、前記第１のスイッチは、第１の漏れ電流が前記第１のスイッチの第１および第２の導電性端子の間を流れること
ができるようにし、第１の漏れ電荷を前記第１のキャパシタに蓄えることができるようにし、前記サンプリング回路はさらに、
第２の蓄積キャパシタに結合され、第２の漏れ電流を蓄積するための第２のスイッチを備え、前記第２のスイッチは、前記第２の漏れ電流が前記第２のスイッチの前記第１および第２の導電性端子の間を流れることができるようにし、第２の漏れ電荷を前記第２のキャパシタに蓄えることができるようにし、前記サンプリング回路はさらに、
保持されサンプリングされた信号に応答して発生する信号および前記第１のスイッチを介して蓄えられた電荷からある量を減算することによって、補償されサンプリングされた値を生成するためのオフセット回路を備え、前記ある量は、前記第２のキャパシタの蓄えられた漏れ電荷に応答して減算される、サンプリング回路。
【請求項２０】
第３および第４のスイッチは、１０ｍｓ（ミリ秒）毎に、前記第１および第２のキャパシタをそれぞれ第１および第２の初期電圧に予め設定する、請求項１９に記載のスイッチング回路。
【請求項２１】
オフセットされサンプリングされた値は、前記第１のキャパシタの両端の電圧に応答して発生した第１の電流を、前記第２のキャパシタの両端の電圧に応答して発生した第２の電流から減算することによって生成される、請求項２０に記載のスイッチング回路。
【請求項２２】
オフセットされサンプリングされた値を用いて、前記補償されサンプリングされた値を表わす出力電流を生成する、請求項１９に記載のスイッチング回路。
【発明の詳細な説明】
【技術分野】
【０００１】
背景情報
開示の分野
本発明は概して電子的な値のサンプリングに関し、特にサンプル値の蓄積に関する。
【背景技術】
【０００２】
背景
多くの電子システムによって電子的なサンプリングが使用されている。周知の用途には、音声、データ取得、制御などの用途が含まれる。一部の用途においては、サンプリングされた値を比較的長期間保持しなければならない場合がある。たとえば、電源の調整中にアナログピーク入力電圧を検出しなければならない場合がある。サンプリングされた値を比較的長期間（たとえば１０ミリ秒）保持しなければならない場合がある。サンプルホールド回路は、信号値を電流に変換することによって動作することができ、電流は、サンプルを蓄積することができるようにキャパシタを充電するのに用いられる。スイッチを用いて、いつキャパシタを用いてサンプリングするかを選択的に制御することができる。特に、スイッチを閉じてキャパシタを充電し、スイッチを開いてサンプリングされた電荷をキャパシタに維持し得る。サンプリングされた電荷をキャパシタから放出するために再度スイッチを閉じてもよい。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
しかし、この特定のサンプルホールド技術を集積回路において使用する場合、スイッチを流れる漏れ電流が通常存在し、キャパシタに蓄積される電荷量が変化する。たとえば、漏れ電流によって、スイッチが開かれた後でも付加的な電荷が蓄積キャパシタに流れ込み、蓄積キャパシタによって蓄積され得る。値が蓄積されている時間が長くなるほど、付加的な電荷の蓄積によって蓄積された値が増大する。蓄積された電荷が相当な時間保持された場合、蓄積された値は、漏れ電流に起因する付加的な電荷の蓄積によって、最初にサンプリングされた値を正確に表示しなくなるおそれがある。別の例では、継続時間が長くなるほどキャパシタから漏れ電流が流れ、キャパシタから電荷が流出し、したがって、より長い継続時間後ほど、蓄積された値は最初にサンプリングされた値よりも実質的に小さくなり得る。
【０００４】
蓄積された電荷に対する漏れ電流の影響は、蓄積キャパシタのキャパシタンスを増大させることによって減少させることができる。しかし、その結果キャパシタが大型化されることに相応して、大型化されたキャパシタを組込む集積回路に関する費用が増大し得る。蓄積電荷に対する漏れ電流の影響は、蓄積キャパシタの設計を改良することによって減少させることもできる。しかし、設計の改良によって、設計が改良されたキャパシタを組込む集積回路を製造するための設計および加工費用が典型的に増大することになる。以上のように、これらの手法によって回路設計の費用および／または寸法が一般に増大する。
【０００５】
限定的でなくかつ網羅的でない本発明の実施例を添付の図面を参照して説明する。同様の参照符号は、特に明記しない限り、さまざまな図に亘って同様の部分を指す。
【図面の簡単な説明】
【０００６】
【図１】本発明のある実施例に係るサンプルホールド回路を示す概略図である。
【図２】特定の電流および電圧を識別して本発明の一実施例に係る動作を示す、図１のサンプルホールド回路の概略図である。
【図３】本発明の一実施例に係る図１のサンプルホールド回路の動作の例示的な流れを示すフローチャートである。
【発明を実施するための形態】
【０００７】
詳細な説明
サンプリングされた値を長時間キャパシタに保持し、かつ蓄積された値に対するスイッチ漏れ電流の影響を実質的に減少させるための方法および装置を開示する。以下の説明では、本発明を十分に理解できるように多くの具体的な詳細を記載する。しかし、本発明を実施するのにその具体的な詳細を必ずしも採用する必要がないことは当業者にとっては明らかであろう。
【０００８】
本明細書全体に亘る「一実施例」、「ある実施例」、「一例」または「ある例」という言及は、当該実施例または例に関連して記載される特定の特徴、構造または特質が本発明の少なくとも一実施例に含まれることを意味する。したがって、本明細書中のさまざまな箇所に出現する「一実施例において」、「ある実施例において」、「一例」または「ある例」という語句は、すべて同じ実施例または例を指すとは限らない。さらに、特定の特徴、構造または特質は、１つ以上の実施例または例において、いずれかの好適な組合せおよび／または副組合わせで組合せられ得る。また、添付の図は当業者に説明するためのものであり、図面は必ずしも一定の縮尺通りに描かれているとは限らないと認識される。
【０００９】
サンプリングされた値を長時間キャパシタに保持し、かつ蓄積された値に対するスイッチ漏れ電流の影響を実質的に減少させるための例示的な技術について説明する。本発明の例は、モデリングされた漏れ電流を用いてサンプルホールドスイッチの両端の漏れ電流を補償することによる特定の値のサンプリングおよび保持を伴う。別の実施例では、蓄積されるある値を表わす電圧をイネーブルにするようにスイッチが結合され得る。より具体的には、スイッチが導通しているときはスイッチは「イネーブル」にされ、スイッチが実質的に導通していないときはスイッチは「ディスエーブル」にされる。スイッチは、（たとえば）高い電圧（たとえば論理「１」）をスイッチの制御端子に印加することによってイネーブルにすることができる。スイッチは、（たとえば）低い電圧（たとえば論理「０」）をスイッチの制御端子に印加することによってディスエーブルにすることができる。次いでスイッチをディスエーブルにして、サンプリングされた値を保持し得る。限定的な実施例を開示するが、サンプリングされたアナログ値を、ある持続期間中集積回路に維持することが求められる他の用途にも本開示を適用することができる。
【００１０】
一局面におけるサンプルホールド回路は、第１のスイッチおよび第２のスイッチを含む。第１のスイッチは、入力信号を受取り、かつ第１のキャパシタを用いて入力信号をサンプリングするように結合することができる。第１の漏れ電流が第１のスイッチの第１の導通端子と第２の導通端子との間を流れ、第１のキャパシタにおいて第１の漏れ電荷として蓄えられる。第２の漏れ電流が第２のスイッチの第１の導通端子と第２の導通端子との間を流れ、第２のキャパシタにおいて第２の漏れ電荷として蓄えられる。オフセット回路は、保持されているサンプリングされた信号と第１のスイッチを介して蓄えられた電荷とを表わす量から、第２のスイッチに蓄えられた電荷を表わす量を減算することによってオフセットサンプル値を生成する。
【００１１】
図１は、本発明の教示に係る集積サンプルホールド回路１００の一例を示す。サンプルホールド回路１００は、入力回路１２０によって供給される入力信号ＩＮＰＵＴ0をサンプリングする構成においてアナログホールド回路１１０を用いる。一例では、限定はしないが、入力信号ＩＮＰＵＴ0は、整流された時間によって変動する入力電圧のピークを表わし得る。入力信号ＩＮＰＵＴ0はスイッチＳＷ1を用いてサンプリングされ、サンプリン
グされた値はキャパシタＣ1を用いて蓄積される。但し、スイッチＳＷ1は典型的に完全なスイッチではなく、スイッチが開かれているときでも導電性端子間に電流が漏れる。漏れ電流は、たとえば、スイッチの導電性端子と平行に結合された抵抗器によってモデリングすることができる。図示のように、スイッチＳＷ1の第１の導電端子は電圧源ＶDDに結合される。
【００１２】
サンプルホールドコントローラ１３０は、アナログホールド回路１１０を制御するための制御信号を供給するように構成される。たとえば、サンプルホールドコントローラ１３０は、最初にサンプリングされた入力信号ＩＮＰＵＴ0によって表わされる特定の値がサンプルホールドコントローラ１３０によってサンプリングされるように選択されると、スイッチＳＷ1を開閉する制御信号ＳＡＭＰＬＥを供給する。サンプルホールドコントローラ１３０は、スイッチＳＷ3およびＳＷ4を開閉するのに用いられるＲＥＳＥＴ信号も供給する。動作の際、キャパシタＣ1を内部電圧ＶINTに設定するためにスイッチＳＷ3が閉じられる。同様に、キャパシタＣ2を内部電圧ＶINTに設定するためにスイッチＳＷ4が閉じられる。一例では、１個の電圧源を用いてキャパシタＣ1およびＣ2の両方に内部電圧ＶINTを供給してもよい。
【００１３】
一例では、スイッチＳＷ3およびＳＷ4を同時にイネーブルにして、キャパシタＣ1およびＣ2を同じ電圧（ＶINT）に設定する。キャパシタＣ1およびＣ2が同じ電圧、内部電圧ＶINTに設定されると、スイッチＳＷ3およびＳＷ4がディスエーブルになる。動作の際、スイッチＳＷ1をＳＡＭＰＬＥ信号によってある継続時間選択的にイネーブルにして、最初にサンプリングされた値信号ＩＮＰＵＴ0によって表わされる特定の値をキャパシタＣ1に蓄積させ得る。一例では、新たな値がキャパシタＣ1に蓄積される前にスイッチＳＷ3およびＳＷ4をイネーブルおよびディスエーブルにして、キャパシタＣ1およびＣ2を設定する。
【００１４】
図示のように、アナログホールド回路１１０は、開かれたままの状態でスイッチＳＷ1の漏れ電流ＩLEAKAをモデリングする漏れ電流を供給するように構成されるスイッチＳＷ2をさらに含む。スイッチＳＷ2の漏れ電流は、スイッチＳＷ1の漏れ電流にほぼ等しい。なぜなら、スイッチＳＷ2はスイッチＳＷ1の動作特性とほぼ同様の動作特性を有するように設計されているためである。動作の際、最初にサンプリングされた値ＩＮＰＵＴ0に応答してキャパシタＣ1が電圧を蓄積している継続時間中、スイッチＳＷ2は、開かれた状態でキャパシタＣ2の漏れ電流ＩLEAKBを収集する。より具体的には、スイッチＳＷ2は、開かれたままの状態で、ある継続時間に亘ってスイッチＳＷ1の漏れ電流ＩLEAKAをモデリングする漏れ電流ＩLEAKBを供給するように構成される。スイッチＳＷ2の漏れ電流ＩLEAKBは、スイッチＳＷ1の漏れ電流ＩLEAKAとほぼ等しい。なぜならスイッチＳＷ2は、スイッチＳＷ1の動作特性とほぼ同様の動作特性を有するように設計されているためである。別の例では、漏れ電流ＩLEAKAおよびＩLEAKBは互いに直接比例し得る。
【００１５】
図示のように、キャパシタＣ1の第１の端子は、オフセット回路１４５の反転端子に結合される。キャパシタＣ2の第１の端子は、オフセット回路１４５の第１の入力に結合される。オフセット回路１４５は、蓄積された入力信号（ＩＮＰＵＴ）を検知回路１４０に供給するように配列される。より具体的には、オフセット回路１４５は、ある継続時間に亘って、蓄積された入力値が最初にサンプリングされた値ＩＮＰＵＴ0とほぼ等しくなるように、最初のサンプル値ＩＮＰＵＴ0の漏れ電流による変化を減算するように構成される。換言すると、蓄積された入力信号ＩＮＰＵＴは、最初にサンプリングされた入力信号ＩＮＰＵＴ0の値をある継続時間後に表わすように、ある値だけオフセットされる。
【００１６】
動作の際、キャパシタＣ1の両端の電圧は、最初に蓄積される際には、最初にサンプリングされた入力信号ＩＮＰＵＴ0を表わす。継続時間が長くなるほど、スイッチＳＷ1から
の漏れ電流ＩLEAKAによってキャパシタＣ1の両端の電圧が上昇し、したがってキャパシタＣ1に蓄積された元の値が歪む。キャパシタＣ2は、ある期間に亘って電荷キャパシタＣ1が漏れ電流ＩLEAKAから蓄えるのとほぼ同じ電荷を漏れ電流ＩLEAKBから蓄えるので、オフセット回路は次いで、キャパシタＣ1の電圧からキャパシタＣ2に蓄えられた電圧を減算して、蓄積された入力信号ＩＮＰＵＴとして表わされる差が最初にサンプリングされた値ＩＮＰＵＴ0と実質的に同じ値となるようにし得る。
【００１７】
一実施例において、蓄積された入力信号ＩＮＰＵＴは、サンプリングスイッチＳＷ1の両端の漏れを補償することによって最初にサンプリングされた入力信号ＩＮＰＵＴ0に対応する。検知回路１４０は、蓄積された入力信号ＩＮＰＵＴを解読するために設けられる（たとえば、パワーコンバータの１サイクル中のパワーコンバータのピーク入力電圧を表わすことができる）。
【００１８】
動作の際、サンプルホールドコントローラ１３０は（たとえばＲＥＳＥＴ信号を高圧に設定することによって）ＲＥＳＥＴ信号をアサートし、スイッチＳＷ3およびスイッチＳＷ4を閉じる。スイッチＳＷ3およびＳＷ4を閉じることによって、キャパシタＣ1およびキャパシタＣ2の電圧および／または電荷が電圧Ｖintに設定される。図示のように、Ｖintは同じ電圧値を有する２個の別個の内部電圧源であり得るか、または別の実施例においては、２個の保持キャパシタＣ1およびＣ2に結合される１個の電圧源である。
【００１９】
スイッチＳＷ3およびＳＷ4は、（最初にサンプリングされた入力信号ＩＮＰＵＴ0などの）サンプル電圧がキャパシタＣ1によって受取られる前にキャパシタＣ1およびＣ2を同じ電圧にリセットするために含まれる。スイッチＳＷ3およびＳＷ4は、典型的に同じ種類のスイッチである。なぜなら、スイッチＳＷ3およびＳＷ4の両方によって漏れ電流がキャパシタＣ1およびＣ2に流れ込むかまたはキャパシタＣ1およびＣ2から電流が流れ出し、したがってキャパシタＣ1およびＣ2の両端の電圧が変化し得るためである。さまざまな実施例において、（たとえば、モデリングスイッチの尺度に応じて尺度が変えられる電流ミラーを使用することによって）尺度を変えた種類のモデリングされるスイッチを使用することができる。
【００２０】
キャパシタＣ1およびＣ2が共通の電圧ＶINTにリセットされると、サンプルホールドコントローラ１３０は信号ＲＥＳＥＴをディスエーブルにし（ＳＷ3およびＳＷ4を開き）、ＳＡＭＰＬＥ信号を選択的にアサートする。したがって、サンプルホールドコントローラ１３０はＳＡＭＰＬＥ信号のタイミングを制御し、したがってアナログホールド回路１１０が最初にサンプリングされる入力信号ＩＮＰＵＴ0をサンプリングするタイミングを制御する。ＳＡＭＰＬＥ信号がイネーブルになると、入力回路１２０によって供給される電気量（ＩＮＰＵＴ0）がサンプリングされる。一実施例では、電気量の大きさは典型的に入力回路１２０によって決定される（但しさまざまな実施例において、入力回路１２０はサンプルホールドコントローラ１３０または他の回路と組合せることができる）。したがって、サンプルホールドコントローラ１３０は、スイッチＳＷ1がイネーブルになって（たとえば閉じられて）キャパシタＣ1の充電が可能となる継続時間を制御することによって、キャパシタＣ1のサンプリング時間を制御する。
【００２１】
サンプリングされた電気量は電流および／または電圧であり、電流および／または電圧として表わされ得る。一実施例によれば、整流された交流線電圧のピーク電圧は電流に変換され、アナログホールド回路１１０に入力され、そこで典型的に約１０ミリ秒間保持される。
【００２２】
一実施例では、ディスエーブルであるときのＳＷ1の両端の電圧は、ディスエーブルであるときのＳＷ2の両端の電圧と等しくなり得る。別の実施例では、ＳＷ2の両端の電圧は
異なっていてもよく、キャパシタＣ2の両端の電圧は、Ｃ1の両端の値から減算される前に、相応して増減させることができる。
【００２３】
アナログホールド回路１１０は、通常は開かれているスイッチＳＷ2を含む第２のサンプルホールド回路と、キャパシタＣ2とをさらに含む。スイッチＳＷ2は、スイッチＳＷ1の両端の漏れ電流を正確に表わすことができるように、スイッチＳＷ1と典型的に同じ設計である。第２のサンプルホールド回路は、サンプルが保持されている期間中にキャパシタＣ1によって収集される漏れ電流の量を決定するのに利用される。
【００２４】
両方のサンプルホールド回路によって用いられるスイッチが同様である場合（たとえばスイッチＳＷ1およびＳＷ2がほぼ同様の設計を有する場合）、第２のサンプルホールド回路からの電圧変化量を第１のサンプルホールド回路の電圧から減算して、漏れ電流による第１のキャパシタＣ1の電圧における変化を判定することができる。したがって、第１のキャパシタＣ1の両端の電圧（キャパシタＣ1は、蓄積された値と、スイッチ漏れ電流による付加的な電圧とを保持している）から第２のキャパシタＣ2の両端の電圧（キャパシタＣ2はスイッチ漏れ電流からの電圧を保持する）を減算することによって、漏れ電流の影響を打消すことで蓄積された値が導き出される。
【００２５】
図２は、特定の電流および電圧を識別して本発明の一実施例に係る動作を示す、図１のサンプルホールド回路の概略図である。図１に関して上で説明したように、ＲＥＳＥＴ信号は、スイッチＳＷ3およびＳＷ4をイネーブルおよびディスエーブルにしてキャパシタＣ1およびキャパシタＣ2の値をリセットするためのパルス信号である。次いでＳＡＭＰＬＥ信号が印加されて、キャパシタＣ1を用いてトランジスタ２０４のドレインに存在する電圧をサンプリングして蓄積するようにスイッチＳＷ1をイネーブルにする。トランジスタ２０４は、トランジスタ２０２の制御下で（バッファリングのために）電流ミラーの配置で配置される。電圧電源ＶDD２０１からの電圧は、電流ミラーのトランジスタ２０２および２０４に印加される。さまざまな実施例において、電圧電源ＶDD２０１は、電力をトランスレータ回路３０２および３０４に供給するものとして示されている電圧電源ＶCC２０３と同じである可能性もあれば、異なっている可能性もある。以下に記載するように、電流ミラーを通る電流は、電流信号ＩINPUT0に応答して制御される。特に、電流ＩINPUT0は、最初にサンプリングされた入力信号ＩＮＰＵＴ0を表わす。
【００２６】
トランジスタ２０４のドレインで生成された電圧は、スイッチＳＷ1の入力端子およびスイッチＳＷ2の入力端子の両方に印加される。ＳＡＭＰＬＥ信号のアサートに応答してスイッチＳＷ1が閉じられると、キャパシタＣ1は、電流ＩINPUT0に応答して生成される電圧をサンプリングする。ＳＡＭＰＬＥ信号の否定に応答してスイッチＳＷ1が開けられると、キャパシタＣ1は、サンプリングされた電圧を保持し、このサンプリングされた電圧は、開いたスイッチＳＷ1を横切るキャパシタＣ1への電荷の漏れを被ることになる。
【００２７】
サンプリングされた電圧は、トランスレータ回路３０２のトランジスタＴ１（トランジスタＴ１は、キャパシタＣ1からの電流の漏れを防ぐために高インピーダンス入力を有する）のゲートに印加される。トランジスタＴ１は、ゲート電圧と電流源ＩINTによって供給される電流とに応答して、トランジスタＴ１のソースにおいて電圧を発生させる。発生した電圧を用いて、バイポーラトランジスタ２０６および２０８によって形成される電流ミラーを制御する。トランジスタ２０６および２０８によって形成される電流ミラーを流れる電流は、トランジスタ２０８のエミッタに結合された電流源ＩSINKによっても制御される。電流ミラーは、トランジスタ２０６を通ってミラーリングされる電流に応答して、抵抗器Ｒ1の両端の電圧Ｖ1PROPを発生させる。抵抗器Ｒ1の両端で発生した電圧Ｖ1PROPは、キャパシタＣ1の電圧に実質的に比例する。トランジスタ２０７および２０９を利用して形成される電流ミラーは電流Ｉ1を生成し、この電流Ｉ1はキャパシタＣ1の両端の電圧
を表わす。トランジスタ２０７および２０９を用いて形成される電流ミラーは、１：１の電流比を用いて実現されることができるが、他の比率を用いてもよい。
【００２８】
上述のように、トランジスタ２０４のドレインで生成された電圧は、スイッチＳＷ2の入力端子に印加される。（通常は開いている）スイッチＳＷ2の両端の漏れ電流によって、キャパシタＣ2が蓄積する電荷は徐々に上昇する。キャパシタＣ2の蓄積電荷に関連する電圧（Ｖ2）は、トランスレータ回路３０４のトランジスタＴ２（トランジスタＴ２は、漏れを防ぐために高インピーダンス入力を有する）のゲートに印加される。トランジスタＴ２は、ゲート電圧と電流源ＩINTによって供給される電流とに応答して、トランジスタＴ２のソースにおいて電圧を発生させる。発生した電圧を用いて、バイポーラトランジスタ２１０および２１２によって形成される電流ミラーを制御する。トランジスタ２１０および２１２によって形成される電流ミラーを流れる電流は、トランジスタ２１０のエミッタに結合された電流源ＩSINKによっても制御される。電流ミラーは、トランジスタ２１２を通ってミラーリングされる電流に応答して、抵抗器Ｒ2の両端の電圧を発生させる。特に、抵抗器Ｒ2の両端の電圧は、キャパシタＣ2の両端の電圧に実質的に比例する。トランジスタ２１４および２１６を用いて形成される電流ミラーは、ミラーリングされた電流を生成し、このミラーリングされた電流を（次に）用いて、トランジスタ２１７および２１９を用いて形成される別の電流ミラーを流れる電流を制御する。トランジスタ２１７および２１９を用いて形成される電流ミラーは、電流Ｉ2を生成し、この電流Ｉ2はキャパシタＣ2の両端の電圧を表わす。トランジスタ２１７および２１９を用いて形成される電流ミラーは、１：１の電流比を用いて実現されることができるが、他の比率を用いることができる。
【００２９】
トランジスタ２０７および２０９を用いて形成される電流ミラーの比率と、トランジスタ２１７および２１９を用いて形成される電流ミラーの比率とが（たとえば）等しい場合、電流ＩINPUT0を実質的に表わす電流（ＩDIFF）を生成するために電流Ｉ2を電流Ｉ1から減算することができる。抵抗器Ｒ1が抵抗器Ｒ2に等しい場合（Ｒ1＝Ｒ2＝Ｒ）、ＩDIFFはＩ1−Ｉ2に等しくなり、したがって（Ｖ1−Ｖ2）／Ｒに等しくなる。したがって、ＩDIFFは、Ｖ1の両端の電圧とＶ2の両端の電圧との差を表わし、これは、最初にサンプリングされた入力信号ＩＮＰＵＴ0を表わす。
【００３０】
電流ＩDIFFは、トランジスタ２２０、２２２および２２４によって形成される電流ミラーに結合される。トランジスタ２２０のゲートは、トランジスタ２２０が電流ミラーの制御トランジスタとして機能するようにトランジスタ２２０のドレインに直接接続される。したがって、トランジスタ２２２および２２４は、電流ＩDIFFに応答してバイアスをかけられる。スイッチＳＷ1およびＳＷ2の両端の漏れ電流が同じである（または、適切に尺度を変えられる）ので、両方のキャパシタにおける（１０ミリ秒の期間内などの）電圧の経時変化は同じである。初期セットアップ条件のために、電流ＩDIFFは、キャパシタＣ1によってサンプリングされた初期電圧を表わす。
【００３１】
回路を初期化するときには、スイッチＳＷ3およびＳＷ4がキャパシタＣ1およびＣ2を同じ電圧に予め設定する結果、電流ＩDIFFは通常ゼロ（null）値である。キャパシタＣ1およびＣ2が等しいので、トランスレータ３０２および３０４は電流Ｉ1およびＩ2を等しくなるように生成し、電流差を生じさせない。したがって、最終入力電流ＩＮＰＵＴは、ＲＥＳＥＴ信号をアサートすることによりスイッチＳＷ3およびＳＷ4をイネーブルおよびディスエーブルにすることによってキャパシタＣ1およびＣ2がリセットされるまでは、ＳＡＭＰＬＥ信号がアサートされた時点での最初にサンプリングされた入力信号ＩINPUT0を表わす。トランジスタ２２６および２２８によって形成される電流ミラーは、ＩINPUT0信号をバッファリングし、トランジスタ２０２および２０４によって形成される電流ミラーを制御する。したがって、電流ＩINPUT0は、電流ＩINPUT0に応答するミラーリングされた電
流がスイッチＳＷ1をパルス化することによってサンプリングされ得るようにミラーリングされる。ＩINPUT0をサンプリングした後、キャパシタＣ1の電圧は、ミラーリングされた電流に応答して増加する。キャパシタＣ1の増加は、電流Ｉ1を増加させ、したがって、電流Ｉ1の増加に比例して電流ＩDIFFを増加させる。キャパシタＣ1およびＣ2の両端の電圧は、電流ＩDIFFがある期間にわたって実質的に変化しないように、最初にサンプリングされた入力ＩINPUT0がキャパシタＣ1によってサンプリングされた後、同じ割合で変化する。
【００３２】
図３は、本発明の一実施例に係る図１のサンプルホールド回路の動作の例示的な流れを示すフローチャートである。動作３１０において、第１および第２のキャパシタを第１の値に予め設定する。（第１の値は、他のキャパシタにおける値とは異なっている可能性もあれば、同じである可能性もある。）動作３２０において、サンプリングされるべき信号を受け、バッファリングする。動作３３０において、第１のサンプルスイッチを閉じ、次いで開けて、サンプリングされるべきバッファリングされた信号をサンプリングする。動作３４０において、サンプリングされた信号を、ある実質的な期間の間、保持する。実質的な期間とは、サンプリングおよびプリセットスイッチを横切る漏れが、蓄積された値を変化させるのに十分に長い期間であり得る。動作３５０において、サンプルスイッチを横切る漏れを第２の蓄積キャパシタを用いてモデリングし、第１の蓄積キャパシタから導き出された値から減算して、補償値を生成する。動作３６０において、補償値を検知回路によって検知する。
【００３３】
要約書に記載されるものを含む図示される本発明の例の上記の説明は、網羅的であるように意図されるものではなく、または開示される厳密な形態に限定されるように意図されるものではない。本発明の具体的な実施例および例は本明細書において例示の目的で記載されており、本発明のより広い精神および範囲から逸脱することなく、種々の等価の変形が可能である。実際、説明の目的で具体的な電圧、電流、周波数、電力範囲値、時間などが提供されていること、および本発明の教示に従って他の実施例および例では他の値も利用してもよいことが理解される。
【００３４】
これらの変形は、上記の詳細な説明に鑑みて、本発明の例に対してなされることができる。以下の特許請求の範囲の中で用いられる用語は、明細書および特許請求の範囲に開示されている具体的な実施例に本発明を限定するように解釈されるべきではない。むしろ、その範囲は専ら以下の特許請求の範囲によって決まり、特許請求の範囲は、確立されたクレーム解釈の原理に従って解釈される。したがって、本明細書および図面は限定的ではなく例示的であると見なされる。
【符号の説明】
【００３５】
１００  サンプルホールド回路、ＳＷ1  第１のスイッチ、ＳＷ2  第２のスイッチ、Ｃ1  第１のキャパシタ、Ｃ2  第２のキャパシタ、１４５  オフセット回路
【図１】
2010074833.tif 000003
【図２】
2010074833.tif 000004
【図３】
2010074833.tif 000005