(57)【要約】【課題】ＦｅＲＡＭを製造する際、強誘電体キャパシタのパターニングをシリコン酸化膜よりなるハードマスクを使って行い、占有面積を低減するとともに、生産性および歩留まりを向上させる。【解決手段】半導体装置の製造方法は、活性素子が形成された半導体基板上において、第１の導電膜と、強誘電体膜と、第２の導電膜とを順次積層した積層構造体をパターニングし、前記第１の導電膜を下部電極、前記強誘電体膜をキャパシタ絶縁膜、前記第２の導電膜を上部電極とした強誘電体キャパシタを形成する工程を含み、前記積層構造体のパターニングは、前記積層構造の上に形成されたハードマスクパターンをマスクに実行され、前記ハードマスクパターンは、経時的な水分吸収を生じないシリコン酸化膜よりなる。【選択図】図３Ｃ
2010205855.tif 000002
【特許請求の範囲】
【請求項１】
活性素子が形成された半導体基板上において、第１の導電膜と、強誘電体膜と、第２の導電膜とを順次積層した積層構造をパターニングし、前記第１の導電膜を下部電極、前記強誘電体膜をキャパシタ絶縁膜、前記第２の導電膜を上部電極とした強誘電体キャパシタを形成する工程を含み、
前記積層構造のパターニングは、前記積層構造の上に形成されたハードマスクパターンをマスクに実行され、
前記ハードマスクパターンは、経時的な水分吸収を生じないシリコン酸化膜よりなることを特徴とする半導体装置の製造方法。
【請求項２】
前記シリコン酸化膜は平行平板型プラズマＣＶＤ装置を使い、前記シリコン酸化膜が形成される処理容器中において前記積層構造を形成された被処理基板を担持し、３７０℃〜４３０℃の温度において、前記処理容器中に酸素と、シリコン化合物原料と希ガスとを導入し、５．０Ｔｏｒｒ〜１０Ｔｏｒｒの範囲の圧力下でプラズマを励起して形成されることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記シリコン酸化膜は高密度プラズマＣＶＤ装置を使い、前記シリコン酸化膜が形成される処理容器中において前記積層構造を形成された被処理基板を担持し、１７５℃〜４００℃の温度において、前記処理容器中に酸素と、シリコン化合物原料と希ガスとを導入し、１０ｍＴｏｒｒ〜２０ｍＴｏｒｒの範囲の圧力下でプラズマを励起して形成されることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記プラズマ励起工程は、前記積層構造を担持する基板保持台に高周波電力を印加することなく実行されることを特徴とする請求項２または３記載の半導体装置の製造方法。
【請求項５】
さらに、前記強誘電体キャパシタをシリコン酸化膜よりなる層間絶縁膜で覆う工程を含み、前記シリコン酸化膜は、経時的な水分吸収を生じないシリコン酸化膜であることを特徴とする請求項１〜４のうち、いずれか一項記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に半導体装置に係り、特に強誘電体膜を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
強誘電体メモリ装置（ＦｅＲＡＭ）は、電源を切っても記憶した情報を保持することのできる不揮発性半導体記憶装置である。ＦｅＲＡＭでは、情報の記憶を、強誘電体のヒステリシス特性を利用して行う。
【０００３】
典型的なＦｅＲＡＭは強誘電体膜を１対の電極により挟持した強誘電体キャパシタを有し、電極間の印加電圧に応じて前記強誘電体キャパシタ中に分極を誘起することにより、情報を記憶する。このように強誘電体膜中に分極の形で書き込まれた情報は、印加電圧を取り去っても保持される。
【０００４】
かかる強誘電体キャパシタでは、印加電圧の極性を反転すれば自発分極の極性も反転する。そこで、この自発分極を検出することにより、書き込まれた情報を読み出すことが出来る。ＦｅＲＡＭはフラッシュメモリに比べ低電圧で動作し、かつ電圧駆動型の素子であるため、低電力で高速の情報の書き込みが可能である。一般にＦｅＲＡＭでは、前記強誘電体膜として、組成が概略的にＰｂ（Ｚｒ，Ｔｉ）Ｏ3で表されるＰＺＴなどのペロブスカイト膜が使われる。このＰＺＴ膜は、他にＣａやＬａなどを含んでいる場合もあり、また前記の化学量論組成（Ｚｒ，Ｔｉ）Ｏ3からずれた非化学量論組成を有する場合もある。特にＰＺＴにおいて酸素が前記化学量論組成から不足して酸素欠損が生じると、反転電荷量で代表される本来の強誘電性やリーク電流特性が劣化するため、ＦｅＲＡＭの製造プロセスにおいて酸素欠損を補償することが重要である。
【０００５】
このような事情でＦｅＲＡＭの製造工程では、非酸化雰囲気中における処理に伴う強誘電体膜の特性劣化を回復させるため、繰り返し酸素雰囲気中での熱処理を行う必要がある。このため従来、上部電極として、Ｐｔ等の酸素雰囲気中でも酸化しにくい金属や、ＩｒＯｘやＲｕＯｘ等の導電性酸化物が用いられている。特に上部電極を、ＩｒＯｘ（ｘ＜２）で表される組成を有し酸素欠損を多く含む下層と、化学量論組成ＩｒＯ2に近い組成を有する上層との積層により形成することで、ＰＺＴ膜と上部電極との界面を平坦化でき、かつ多層配線工程で使われる水素のＰＺＴ膜への侵入を抑制できることが知られている（特許文献１）。
【０００６】
図１は、いわゆるプレーナ型のＦｅＲＡＭの概略的構造を示す図である。
【０００７】
図１を参照するに、シリコン基板１１上にはＳＴＩ（シャロートレンチアイソレーション）構造の素子分離領域１１Ｉによりメモリセルトランジスタのための素子領域１１Ａが画成されており、前記素子領域１１Ａにおいては前記シリコン基板１１上にゲート絶縁膜１２を介してメモリセルトランジスタのポリシリコンゲート電極１３が形成されており、前記シリコン基板中には、前記ゲート電極１３直下のチャネル領域１1Ｃｈを挟んで、一対のＬＤＤ領域１１ａ，１１ｂが、例えばｎ型拡散領域により形成されている。
【０００８】
また前記ゲート電極１３はその両側壁面上に側壁絶縁膜１３Ｗを担持し、前記素子領域１１Ａでは前記シリコン基板１１中、前記一対の側壁絶縁膜１３Ｗの、前記チャネル領域１１Ｃhから見てそれぞれ外側に、例えばｎ＋型のソース領域１３ｃおよびドレイン領域１３ｄが形成されている。
【０００９】
前記ゲート電極１３は、側壁絶縁膜１３Ｗ共々、シリコン酸化膜などよりなる絶縁膜１４により覆われ、前記絶縁膜１４中には、前記ドレイン領域１３ｄにコンタクトして、例えばＷ（タングステン）よりなるプラグ１４Ａが、Ｔａ／ＴａＮなど、高融点金属膜およびその窒化物膜の積層よりなる密着膜１４Ｂを介して形成されている。
【００１０】
さらに前記絶縁膜１４の上面は、例えばＳｉＯＮなどよりなり、酸素の侵入を素子する酸素バリア膜１５により覆われ、その上に第１の層間絶縁膜１６が、例えばシリコン酸化膜により形成されている。
【００１１】
前記層間絶縁膜１６の一部１６Ａには、Ｐｔなどよりなる下部電極１６Ｂが形成され、前記下部電極１６Ｂ上には例えばＰＺＴなどのペロブスカイト膜よりなる強誘電体膜１６Ｃが、例えばスパッタにより、（１１１）配向で形成されている。さらに前記強誘電体膜１６Ｃ上には、例えばＩｒＯｘなどの導電性酸化物よりなる上部電極１６Ｄが形成されている。前記下部電極１６Ｂ，強誘電体膜１６Ｃおよび上部電極１６Ｄは、強誘電体キャパシタ１６Ｑを構成する。
【００１２】
さらに前記層間絶縁膜１６は、前記強誘電体キャパシタ１６Ｑ共々、酸化アルミニウム（Ａｌ2Ｏ3）よりなり水素の侵入を阻止する水素バリア膜１７により覆われ、さらに例えばシリコン酸化膜よりなる第２の層間絶縁膜１８が、前記水素バリア膜１７を覆って形成される。
【００１３】
前記第２の層間絶縁膜１８は平坦化された上面が、前記水素バリア膜１７と同様な別の水素バリア膜１９により覆われており、さらにその上に前記第１あるいは第２の層間絶縁膜と同様な第３の層間絶縁膜２０が形成される。
【００１４】
さらに前記第３の層間絶縁膜２０および前記水素バリア膜１９を貫通し、前記第２の層間絶縁膜１８中に侵入するビアホールを、前記上部電極１６Ｄを露出するように形成し、前記ビアホールを、ＴｉＮなどの密着膜１８ａを介してＷで埋込み、Ｗプラグ１８Ａが形成される。
【００１５】
同様に前記第３の層間絶縁膜２０および前記水素バリア膜１９を貫通し、さらに前記第２の層間絶縁膜１８，水素バリア膜１７および第１の層間絶縁膜１６を貫通し、前記Ｗプラグ１４Ａを露出するビアホールを形成し、前記ビアホールをＴｉＮなどの密着膜１８ｂを介してＷで埋込み、Ｗプラグ１８Ｂが形成される。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特許３６６１８５０
【特許文献２】特開２００４−８７９７８号公報
【特許文献３】特開平１１−１７１２４号公報
【特許文献４】特開２００３−７９８４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
ところで、近年ではＦｅＲＡＭにおいても微細化に対する厳しい要求が課せられており、これに伴い強誘電体キャパシタの微細化が要求されている。
【００１８】
このため、今日では強誘電体キャパシタをメモリセルトランジスタの直上に形成し、さらにメモリセルトランジスタのドレイン領域と強誘電体キャパシタの下部電極をビアプラグで直結する、いわゆるスタック型のＦｅＲＡＭが使われている。
【００１９】
またこのようなスタック型のＦｅＲＡＭでは、強誘電体キャパシタの占有面積を可能な限り低減するために、強誘電体キャパシタ側壁面が基板面に対してなす角度を、可能な限り９０°に近づけるのが好ましい。しかし、強誘電体キャパシタを構成するＰｔやＰＺＴ，そして特にＩｒＯｘなどの材料は、ドライエッチングに時間がかかり、このためエッチング作業中にマスクとして使っているレジストパターンが消耗して収縮し、強誘電体キャパシタは一般に基板面に対して斜めの角度で拡がった形状の側壁面で画成されていることが多い。
【００２０】
ドライエッチングの際に、マスクの消耗によるパタ―ン形状の変化の問題を回避するため、マスクとしてレジストパタ―ンのかわりに酸化膜や窒化膜、金属膜などの、いわゆるハードマスクを使う技術が知られている。しかし、強誘電体キャパシタを形成するパターニングプロセスでは、還元性のガスを使うとＰＺＴなどの強誘電体膜が還元され、多量の酸素欠損が発生して強誘電体キャパシタの電気特性が失われてしまうため、あるいは剥離してパーティクルとなった場合に短絡などの障害を引き起こすため、窒化膜や金属膜などをハードマスクに使用するのは好ましくない。
【００２１】
一方、ハードマスクとしてＣＶＤ法で形成したシリコン酸化膜を使った場合、シリコン酸化膜中には一般に多量のダングリングボンドが含まれており、これに伴って多量の水（Ｈ2Ｏ）分子が含まれている。そこでこのようなシリコン酸化膜をハードマスクに使った場合には、パターニング工程の際にハードマスク中の水分が強誘電体膜に移動あるいは侵入する恐れがあるが、水分が強誘電体膜中に侵入すると、水の分解により生じる水素（Ｈ2）が強誘電体膜を還元する強力な還元剤として作用してしまう。図１のＦｅＲＡＭでは、強誘電体キャパシタ１６Ｑを覆って水素バリア膜１７が形成されているが、上記ハードマスクパターンの使用は、水素バリア膜１７の形成前であり、強誘電体キャパシタのパターニング時には、ハードマスクとして使われたシリコン酸化膜から水が強誘電体膜に侵入することを防ぐ構成は何ら設けられていない。さらに、このようにして形成された強誘電体キャパシタを覆って、後から水素バリア膜１７が形成されるため、パターニング時に強誘電体膜中に侵入した水は閉じ込められ、後々に至るまで、強誘電体キャパシタの電気特性を劣化させる要因となる。
【課題を解決するための手段】
【００２２】
一の側面によれば半導体装置の製造方法は、活性素子が形成された半導体基板上において、第１の導電膜と、強誘電体膜と、第２の導電膜とを順次積層した積層構造体をパターニングし、前記第１の導電膜を下部電極、前記強誘電体膜をキャパシタ絶縁膜、前記第２の導電膜を上部電極とした強誘電体キャパシタを形成する工程を含み、前記積層構造体のパターニングは、前記積層構造の上に形成されたハードマスクパターンをマスクに実行され、前記ハードマスクパターンは、経時的な水分吸収を生じないシリコン酸化膜よりなることを特徴とする。
【発明の効果】
【００２３】
本発明によれば、前記積層構造体をハードマスクパターンとして機能するシリコン酸化膜をマスクとしてパターニングすることにより、前記積層構造体を、側壁面が基板面に対し略９０°の角度をなすように形成することができ、強誘電体キャパシタの占有面積を低減することができる。その際、前記ハードマスクパターンとして、経時的な水分吸収を生じないシリコン酸化膜を使うことにより、吸湿したシリコン酸化膜から強誘電体キャパシタ中に水分が放出されることがなく、強誘電体キャパシタ中の強誘電体膜の水素による還元などに起因する強誘電体キャパシタの電気特性の劣化の問題を回避することができる。本発明によれば、ハードマスクパタ―ンとしてシリコン酸化膜を使うことにより、金属汚染を抑制でき、またクリーニングプロセスを簡素化できるため、ＦｅＲＡＭの歩留まりが向上し、生産性が向上する。
【図面の簡単な説明】
【００２４】
【図１】従来のプレーナ型ＦｅＲＡＭの構成を示す図である。
【図２】第１の実施形態によるＦｅＲＡＭの構成を示す図である。
【図３Ａ】第１の実施形態によるＦｅｒＡＭの製造方法を説明する図（その１）である。
【図３Ｂ】第１の実施形態によるＦｅｒＡＭの製造方法を説明する図（その２）である。
【図３Ｃ】第１の実施形態によるＦｅｒＡＭの製造方法を説明する図（その３）である。
【図３Ｄ】第１の実施形態によるＦｅｒＡＭの製造方法を説明する図（その４）である。
【図４】第１の実施形態で使われるプラズマＣＶＤ装置の構成を示す図である。
【図５】第１の実施形態でハードマスクに使われるシリコン酸化膜の脱水特性を示す図である。
【図６Ａ】第１の実施形態でハードマスクに使われるシリコン酸化膜の脱水特性を示す図（その１）である。
【図６Ｂ】第１の実施形態でハードマスクに使われるシリコン酸化膜の脱水特性を示す図（その２）である。
【図７Ａ】第１の実施形態でハードマスクに使われるシリコン酸化膜の脱水素特性を示す図（その１）である。
【図７Ｂ】第１の実施形態でハードマスクに使われるシリコン酸化膜の脱水素特性を示す図（その２）である。
【図８】第１の実施形態で使われるプラズマＣＶＤ装置の構成を示す図である。
【図９】第１の実施形態の一変形例によるＦｅＲＡＭの構成を示す図である。
【図１０Ａ】第１の実施形態の別の変形例によるＦｅＲＡＭの製造工程を説明する図（その１）である。
【図１０Ｂ】第１の実施形態の別の変形例によるＦｅＲＡＭの製造工程を説明する図（その２）である。
【発明を実施するための形態】
【００２５】
最初に本発明の一実施形態によるスタック型ＦｅＲＡＭ４０の構成を、図２を参照しながら説明する。
【００２６】
図２を参照するに、シリコン基板４１上にはＳＴＩ（シャロートレンチアイソレーション）構造の素子分離領域４１Ｉによりメモリセルトランジスタのための素子領域４１Ａが画成されており、前記素子領域４１Ａにおいては前記シリコン基板４１上にゲート絶縁膜４２を介してメモリセルトランジスタのポリシリコンゲート電極４３が形成されている。前記シリコン基板４１中には、前記ゲート電極４３直下のチャネル領域４1Ｃｈを挟んで、一対のＬＤＤ領域４１ａ，４１ｂが、例えばｎ型拡散領域により形成されている。
【００２７】
また前記ゲート電極４３はその両側壁面上に側壁絶縁膜４３Ｗを担持し、前記素子領域４１Ａでは前記シリコン基板４１中、前記一対の側壁絶縁膜４３Ｗの、前記チャネル領域４１Ｃhから見てそれぞれ外側に、例えばｎ＋型のソース領域４３ｃおよびドレイン領域４３ｄが形成されている。
【００２８】
前記ゲート電極４３は、側壁絶縁膜４３Ｗ共々、シリコン酸化膜などよりなる絶縁膜４４により覆われ、さらに前記絶縁膜４４の上面は、例えばＳｉＯＮなどよりなり、酸素の侵入を素子する酸素バリア膜４５により覆われ、さらにその上に、第１の層間絶縁膜４６が、例えばシリコン酸化膜により形成されている。
【００２９】
前記絶縁膜４４，４６中には、前記ドレイン領域４３ｄにコンタクトして、例えばＷ（タングステン）よりなるプラグ４４Ａが、Ｔａ／ＴａＮなど、高融点金属膜およびその窒化物膜の積層よりなる密着膜４４ａを介して、前記酸素バリア膜４５を貫通して形成されている。また前記絶縁膜４４中には、前記ソース領域４３ｃにコンタクトして、プラグ４４Ｂが、前記プラグ４４Ａと同様に密着膜４４ｂを介して形成されている。
【００３０】
さらに前記第１の層間絶縁膜４６上には、前記ビアプラグ４４Ａにコンタクトして、（００２）配向を有するＴｉよりなる配向制御膜４７Ａが形成され、前記配向制御膜４７Ａ上にはＴｉＡｌＮよりなる導電性酸素バリア膜４７Ｂが形成されている。
【００３１】
さらに前記導電性酸素バリア膜４７Ｂ上には（１１１）配向したＰｔ膜よりなる下部電極４７Ｃが形成され、前記下部電極４７Ｃ上には（１１１）配向したＰＺＴよりなる強誘電体膜４７Ｄが形成されている。さらに前記強誘電体膜４７Ｄ上には、組成が一般的にＩｒＯｘと表される酸化イリジウム膜が、上部電極４７Ｅとして形成されている。前記上部電極４７Ｅを構成する酸化イリジウム膜は、実際には二層構造、あるいは傾斜組成を有し、前記ＰＺＴ膜４７Ｄに接する下部においては酸化度が低く、酸素欠損が多く、ＩｒＯｘで表される組成を有しており、上部においては酸化度が高く、酸素欠損が少なく、化学量論組成ＩｒＯ2に近い組成を有している。前記下部電極４７Ｃ，強誘電体膜４７Ｄおよび上部電極４７Ｅは、強誘電体キャパシタ４７Ｑを構成し、強誘電体膜４７Ｄはキャパシタ絶縁膜となる。
【００３２】
さらに前記強誘電体キャパシタ４７Ｑは、その側壁面および上面が、前記層間絶縁膜４６上に形成された酸化アルミニウム（Ａｌ2Ｏ3）よりなる水素バリア膜４８により連続的に覆われており、前記水素バリア膜４８上には、前記強誘電体キャパシタ４７Ｑを覆って、例えばシリコン酸化膜よりなる第２の層間絶縁膜５０が形成されている。
【００３３】
前記第２の層間絶縁膜５０は、例えば化学機械研磨（ＣＭＰ）法などにより平坦化された平坦な上面を有しており、前記上面には、酸化アルミニウムよりなる第２の水素バリア膜５１が形成されており、前記第２の水素バリア膜５１上にさらに第３の層間絶縁膜５２が形成されている。
【００３４】
さらに前記層間絶縁膜５２，水素バリア膜５１，層間絶縁膜５０および水素バリア膜４８を貫通して前記強誘電体キャパシタ４７Ｑの上部電極４７Ｅを露出するビアホールが形成され、前記ビアホールには、ＴａＮやＴｉＮなどの導電性窒化膜よりなる密着膜５０ａを介してＷビアプラグ５０Ａが形成される。また前記層間絶縁膜５２，水素バリア膜５１，層間絶縁膜５０，水素バリア膜４８，前記層間絶縁膜４６、および酸素バリア膜４５を貫通して、前記ビアプラグ４４Ｂを露出するビアホールが形成され、前記ビアホールにはＴａＮやＴｉＮなどの導電性窒化膜よりなる密着膜５０ｂを介してＷビアプラグ５０Ｂが形成される。
【００３５】
図２のＦｅＲＡＭ４０において前記ポリシリコンゲート電極４３はワードラインを構成し、前記ビアプラグ５０Ｂをビットラインに接続し、に前記ビアプラグ５０Ａをプレートラインに接続することにより、前記強誘電体キャパシタ４７Ｑの強誘電体膜４７Ｄに情報が自発分極の形で書き込まれ、また書き込まれた情報が読み出される。
【００３６】
図３Ａ〜図３Dは、ハードマスクパターンを使った、前記強誘電体キャパシタ４７Ｑのパターニング工程を説明する図である。
【００３７】
図３Ａを参照するに、前記層間絶縁膜４６上には、前記配向制御膜４７Ａに対応するＴｉ膜４７ａと、前記導電性酸素バリア膜４７Ｂに対応するＴｉＡｌＮ膜４７ｂと、下部電極４７Ｃに対応するＰｔ膜４７ｃと、強誘電体膜４７Ｄに対応するＰＺＴ膜４７ｄと、上部電極４７Ｅに対応する酸化イリジウム膜４７ｅが順次、例えばスパッタ法により積層されており、前記酸化イリジウム膜４７ｅ上には、以下に説明する、膜中の水の量が５．０×１０-3ｇ／ｃｍ3以下の、水分含有量が少なく、また吸湿を生じないシリコン酸化膜４７ｆが、図４に示す平行平板型プラズマＣＶＤ装置６００により形成されている。なお、図３Ａ以前の工程は公知であり、説明を省略する。
【００３８】
図４を参照するに、プラズマＣＶＤ装置６００は真空ポンプ６４によりバルブ６７を介して排気される処理容器６０を備え、前記処理容器６０中には被処理基板Ｗを保持する基板保持台６１が配設されている。基板保持台６１中には、図示はしないがサセプタが設けられている。また前記処理容器６０中には、前記基板保持台６１上の被処理基板Ｗに対向してシャワーヘッド５２が配設されており、前記シャワーヘッド６２には、ＴＥＯＳ（テトラエチルオルソシリケート）ガスが、ヘリウムよりなるキャリアガスとともに、また酸素ガスが、ライン６３を介して供給される。
【００３９】
そこで前記処理容器６０中に、図３Ａの酸化イリジウム膜４７ｅまで形成した基板を前記被処理基板Ｗとして導入し、前記処理容器６０内部の圧力を圧力計６６によりモニタしながら前記シャワーヘッド６２に高周波源６５から高周波電力を印加して、前記処理容器６０中、シャワーヘッド６２と被処理基板Ｗの間にＨｅのプラズマを励起することにより、励起されたプラズマによりＴＥＯＳガスが分解され、前記酸化イリジウム膜４７ｅ上に前記シリコン酸化膜４７ｆの堆積が生じる。
【００４０】
その際、図４のプラズマＣＶＤ装置６００では前記基板保持台６１，従って被処理基板Ｗは接地されており、被処理基板Ｗにバイアス電力が印加されることはない。すなわち前記シリコン酸化膜４７ｆの堆積は、無バイアス条件で実行される。
【００４１】
より具体的には、前記シリコン酸化膜４７ｆの堆積は５．０Ｔｏｒｒ〜１０Ｔｏｒｒ、好ましくは９Ｔｏｒｒ（１１９７Ｐａ）の圧力下、３７０℃〜４３０℃の基板温度において、ＴＥＯＳ原料を５００ｇ／分〜９００ｍｇ／分、好ましくは６９０ｍｇ／分の流量で、酸素ガスを２０００ｓｃｃｍ〜４０００ｓｃｃｍ、好ましくは３０００ｓｃｃｍの流量で流しながら、４００Ｗ〜９００Ｗ、好ましくは約７００Ｗの高周波電力で実行され、このようにして得られたシリコン酸化膜４７ｆは、−２．０〜−０．５Ｐａのわずかに圧縮応力を有する膜となっている。
【００４２】
図５は、このようにして得られたシリコン酸化膜４７ｆのＴＤＳ（昇温脱離ガス分析法）による分析結果を示す。ただし図中、横軸は温度を℃で、縦軸は膜から放出された水分子の量を任意単位で示す。
【００４３】
図５を参照するに、このようなシリコン酸化膜の成膜を５Ｔｏｒｒ（６６５Ｐａ）の圧力で行った場合（「比較例」）には、３００℃〜４００℃の間で多量の水分の放出が生じるのに対し、上記の条件で形成したシリコン酸化膜４７ｆ（「実施例」）では、室温から４００℃までの温度範囲ではほとんど水分の放出が生じることがなく、また４００℃を超えるとわずかに水分の放出が見られるが、その量は、５Ｔｏｒｒの圧力で形成してシリコン酸化膜に比べてはるかに少ないことがわかる。なお図５において、「比較例」と「実施例」は、縦軸横軸とも同一のスケールでプロットしており、直接的な比較が可能である。ただし図５の実験では、前記シリコン酸化膜４７ｆをシリコン基板上に直接に形成した試料を使っている。
【００４４】
図６Ａおよび図６Ｂは、このようにして形成されたシリコン酸化膜４７ｅについて、成膜直後と、大気中１週間放置後におけるＴＤＳ分析結果、および膜からの水分放出量の比較を示す。図６Ａ，図６Ｂの実験でも、シリコン酸化膜４７ｆをシリコン基板上に直接に形成した試料を使っている。
【００４５】
図６Ａを参照するに、「ｂｌａｎｋ」とあるのは成膜のないシリコン基板についてのデータで、対照標準を表す。これに対し「ｒｅｆ」とあるのは成膜直後のシリコン酸化膜４７ｅについての結果、さらに「１週間放置」とあるのは、前記シリコン酸化膜４７ｅを大気中で１週間放置した場合の結果を示す。
【００４６】
図６Ａよりわかるように、室温から約４００℃までの温度範囲では、両者の水分放出量は全く変化していないことがわかる。また約４５０℃あたりでは多少の水分放出が見られるが、この場合には、１週間放置した場合の方が、成膜直後よりも水分放出量が少なくなっているのが見て取れる。しかしこれは、おそらく測定の際のノイズであると考えられる。
【００４７】
図６Ａの結果を反映して、図６Ｂの水分放出量は、成膜直後で８．０×１０15ｃｍ2未満、１週間放置後で７．０×１０15ｃｍ2未満となっており、１週間放置してもシリコン酸化膜４７ｆは、少なくとも吸湿してはいないことが結論される。
【００４８】
図７Ａおよび図７Ｂは、このようにして形成されたシリコン酸化膜４７ｅについて、成膜直後と、大気中１週間放置後におけるＴＤＳ分析結果、および膜からの水素放出量の比較を示す。図７Ａ，図７Ｂの実験でも、シリコン酸化膜４７ｆをシリコン基板上に直接に形成した試料を使っている。
【００４９】
図７Ａを参照するに、「ｂｌａｎｋ」とあるのは成膜のないシリコン基板についてのデータで、対照標準を表す。これに対し「ｒｅｆ」とあるのは成膜直後のシリコン酸化膜４７ｅについての結果、さらに「１週間放置」とあるのは、前記シリコン酸化膜４７ｅを大気中で１週間放置した場合の結果を示す。
【００５０】
図７Ａよりわかるように、室温から約７００℃までの温度範囲では、両者の水素放出量は全く同じであり、変化していないことがわかる。
【００５１】
図７Ａの結果を反映して、図７Ｂの水素放出量は、成膜直後で２．０×１０15ｃｍ2をやや上回る程度、１週間放置後でもほとんど変化がなく、１週間放置してもシリコン酸化膜４７ｆからの水素放出は変化しないことが結論される。
【００５２】
再び図３Ａを参照するに、このようにシリコン酸化膜４７ｆは、水分含有量が５．０×１０-3ｇ／ｃｍ3以下と少なく、かつ一週間放置しても水分および水素の放出のない膜であるため水分源となることがなく、前記強誘電体膜４７ｄに水分が侵入する恐れはない。
【００５３】
そこで図３Ａの工程の後、図３Ｂに示すように前記シリコン酸化膜４７ｆを、レジストパターンＲをマスクにパターニングしてハードマスクパターン４７Ｆを形成し、さらに図３Ｃに示すように前記ハードマスクパターン４７Ｆをマスクに、その下の酸化イリジウム膜４７ｅ，ＰＺＴ膜４７ｄ，Ｐｔ膜４７ｃ，ＴｉＡｌＮ膜４７ｂおよびＴｉ膜４７ａを順次、例えばＣｌ2ＡｒやＢＣｌ3をエッチングガスに使ったドライエッチングによりパターニングし、前記上部電極４７Ｅ，強誘電体膜４７Ｄ，下部電極４７Ｃ，導電性酸素バリア膜４７Ｂおよび配向制御膜４７Ａが形成され、強誘電体キャパシタ４７Ｑが形成される。なお図３Ｃの工程では、ドライエッチングの際、前記レジストパターンＲは消耗し、矢印で示すように収縮しているが、ハードマスクパターン４７Ｆはエッチングを受けない。なお図３Ｃの工程において、前記ドライエッチング工程は、図４のプラズマＣＶＤ装置６００をプラズマエッチング装置として使うことで実行することができる。ただし図４のプラズマＣＶＤ装置６００をエッチング装置として使う場合には、前記基板保持台６１に別の高周波源から高周波を供給してバイアス電圧を発生させる。
【００５４】
さらに図３Ｄの工程で前記ハードマスクパターン４７Ｆが、ＨＦを使ったウェットエッチングにより除去される。
【００５５】
このようにして形成された強誘電体キャパシタ４７Ｑを、酸素雰囲気中で熱処理し、ドライエッチングの際に強誘電体膜４７Ｄに生じた損傷を回復させた後、前記水素バリア膜４８が形成され、さらにその上に前記層間絶縁膜５０が形成される。
【００５６】
本実施形態では、前記層間絶縁膜５０についても、前記シリコン酸化膜４７ｆと同一の、あるいは同様の条件で形成しており、その結果、層間絶縁膜５０も前記シリコン酸化膜４７ｆと同様な、水分含有量が少なく、また経時的に吸湿および水分放出を生じない、また応力状態が経時的に変動しない好ましい特性を有している。これにより、層間絶縁膜５０からの強誘電体キャパシタ４７Ｑへの水分あるいは水素の侵入が抑制される。
【００５７】
以後の工程は公知であり、説明を省略する。
【００５８】
なお前記図３Ａの工程におけるシリコン酸化膜４７ｆの形成は、図４に示す平行平板型プラズマＣＶＤ装置に限定されるものではなく、例えば図８に示す誘導結合型高密度プラズマＣＶＤ装置１００を使って実行することも可能である。
【００５９】
図８を参照するに、誘導結合型高密度プラズマＣＶＤ装置１００は排気ポート１０１ｂにおいて排気される処理容器１０１を有し、前記処理容器１０１中には、被処理基板Ｗを、サセプタ１０３を介して保持する基板保持台１０２が設けられている。さらに前記処理容器１０１には、処理ガスを導入するガス導入ポート１０１ａが形成されている。
【００６０】
前記処理容器１０１には、前記基板保持台１０２上の被処理基板Ｗに対向して、石英ガラスよりなる天板１０４が設けられ、前記天板１０４上にはコイル１０５が巻回されている。
【００６１】
また図８の高密度プラズマＣＶＤ装置１００では、前記基板保持台１０２には、高周波源１０７からの高周波が基板バイアスとして供給されるようになっているが、前記シリコン酸化膜４７ｆの成膜の際には、基板バイアスは使われない。
【００６２】
そこで前記処理容器１０１内部の空間を前記排気ポート１０１ｂを介して排気し、前記ガス導入ポート１０１ａよりＡｒ（アルゴン）などの希ガスとともにシランガスやＴＥＯＳなどのＳｉ化合物よりなる原料ガスを導入し、前記コイル１０５を高周波源１０６により駆動することにより、前記処理容器１０１内部には前記希ガスのプラズマが形成され、形成されたプラズマにより前記シリコン化合物が分解され、前記被処理基板Ｗの表面にシリコン酸化膜４７ｆが堆積する。
【００６３】
例えば前記被処理基板Ｗの温度を１７５℃〜４００℃の間の適当な温度に設定し、前記処理容器１０１内部の圧力を約１５ｍＴｏｒｒ（２Ｐａ）に維持しながら、前記処理ガス導入ポート１０１ａよりシラン（ＳｉＨ4）ガスと酸素ガスとアルゴンガスを、それぞれ７０ｓｃｃｍ，５２５ｓｃｃｍおよび４２０ｓｃｃｍの流量で導入し、前記コイル１０５を前記高周波源１０６からの、例えば周波数が１３．５６ＭＨｚの高周波パワーにより２４００Ｗの電力で駆動し、プラズマを発生させることで、前記シリコン酸化膜４７ｆを形成することができる。
【００６４】
このようにして形成されたシリコン酸化膜４７ｆは、先に図５で説明したものと同様に水分含有量が少なく、かつ図６Ａ，図６Ｂ，図７Ａ，図７Ｂで説明したものと同様に吸湿性を示さない、強誘電体キャパシタ４７Ｑのハードマスクパターンとして優れた特性を有している。
【００６５】
なお本実施形態において、前記ハードマスクパターン４７Fは水分含有量が少なく、また長時間経過しても吸湿も水分の放出もしないシリコン酸化膜であるため、図３Ｄの除去工程を省略し、前記上部電極４７Ｅ上に残しておくことも可能である。この場合には、図９に示すように、前記強誘電体キャパシタ４７Ｑが、前記上部電極４７Ｅ上のシリコン酸化膜４７Ｆ共々、水素バリア膜４８で覆われた構造のＦｅＲＡＭ４０Ａが得られる。このようなシリコン酸化膜４７Ｆは、先にも述べたようにわずかな圧縮応力を有する膜であるが、吸湿や水分放出による経時変化が生じないため、前記圧縮応力が経時的に変化することがなく、強誘電体キャパシタ４７Ｑは安定した電気特性を示す。
【００６６】
このように本実施形態では、ＦｅＲＡＭの強誘電体キャパシタをドライエッチングによりパターニングする際に、シリコン酸化膜よりなるハードマスクを使うことができ、強誘電体キャパシタの電気特性を損なうことなく、ハードマスクに金属あるいは金属窒化物を遣った場合における金属汚染の問題を抑制でき、またかかる金属汚染を抑制するため従来必要であったクリーニングプロセスを省略することが可能となり、ＦｅＲＡＭの製造歩留まりか向上し、また生産性が向上する。
【００６７】
さらに本実施形態においては、前記図３Ａ〜３Ｄの工程において、図３Ｃに対応する図１０Ａに示すように、必要に応じて、シリコン酸化膜よりなるハードマスクパターン４７Ｆと酸化イリジウム膜４７ｅとの間に、ＴｉＮなどの金属あるいは金属化合物よりなる別のハードマスクパターンを介在させることも可能である。この場合、例えば膜４７ｅ〜４７ｂを、ハードマスクパターン４７Ｆをマスクにパターニングした後、前記層間絶縁膜４６の表面がＴｉ膜４７ａで覆われている状態で前記ハードマスクパターン４７Ｆを除去し、前記Ｔｉ膜４７ａをその下のハードマスクパターン４７Ｇをマスクにパターニングすることにより、例えば図３Ｄに対応する図１０Ｂに示すように、層間絶縁膜４６の表面が平坦な構造を得ることが可能となる。ただし図１０Ｂでは、図３Ｄ同様に、前記ハードマスクパターン４７Ｇはエッチングにより除去された状態を示している。
【００６８】
以上、本発明を好ましい実施形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【符号の説明】
【００６９】
４０  ＦｅＲＡＭ
４１  シリコン基板
４１Ａ  素子領域
４１Ｃｈ  チャネル領域
４１Ｉ  素子分離領域
４１ａ，４１ｂ  ＬＤＤ領域
４１ｃ，４１ｄ  ソース／ドレイン拡散領域
４２  ゲート絶縁膜
４３  ゲート電極
４３Ｗ  側壁絶縁膜
４４  絶縁膜
４４Ａ，４４Ｂ，５０Ａ，５０Ｂ  Ｗプラグ
４４ａ，４４ｂ，５０ａ，５０ｂ  密着膜
４５  酸素バリア膜
４６，５０，５２  層間絶縁膜
４７Ａ  配向制御膜
４７Ｂ  導電性酸素バリア膜
４７Ｃ  下部電極
４７Ｄ  強誘電体膜
４７Ｅ  上部電極
４７Ｆ  ハードマスクパターン
４７Ｇ  ハードマスクパターン
４７Ｑ  強誘電体キャパシタ
４７ａ  Ｔｉ膜
４７ｂ  ＴｉＡｌＮ膜
４７ｃ  Ｐｔ膜
４７ｄ  ＰＺＴ膜
４７ｅ  酸化イリジウム膜
４７ｆ  シリコン酸化膜
４８，５１  水素バリア膜
６００  平行平板型プラズマＣＶＤ装置
６１  処理容器
６２  シャワーヘッド
６３  ガスライン
６４  真空ポンプ
６５  高周波源
６６  圧力計
６７  バルブ
１００  ＩＣＰ型プラズマＣＶＤ装置
１０１  処理容器
１０１ａ  ガス導入ポート
１０１ｂ  排気ポート
１０２  基板保持台
１０３  サセプタ
１０４  石英天板
１０５  コイル
１０６，１０７  高周波源
【図１】
2010205855.tif 000003
【図２】
2010205855.tif 000004
【図３Ａ】
2010205855.tif 000005
【図３Ｂ】
2010205855.tif 000006
【図３Ｃ】
2010205855.tif 000007
【図３Ｄ】
2010205855.tif 000008
【図４】
2010205855.tif 000009
【図５】
2010205855.tif 000010
【図６Ａ】
2010205855.tif 000011
【図６Ｂ】
2010205855.tif 000012
【図７Ａ】
2010205855.tif 000013
【図７Ｂ】
2010205855.tif 000014
【図８】
2010205855.tif 000015
【図９】
2010205855.tif 000016
【図１０Ａ】
2010205855.tif 000017
【図１０Ｂ】
2010205855.tif 000018