(57)【要約】【課題】電源異常の場合にキャッシュ内のデータを格納するための方法、デバイス、及び、システムを提供する。【解決手段】方法は、ストレージシステムの電源異常の場合、設定情報を中央演算装置（ＣＰＵ）から受信するステップと、設定情報に従って、キャッシュ内のデータのアドレスと、ストレージデバイス内のアドレスとの間にマッピング関係を確立するステップと、キャッシュにマッピング関係を運ぶシグナリングメッセージを送信し、したがって、シグナリングメッセージに従って、キャッシュがデータをストレージデバイスに移動させるステップとを具備している。【選択図】図２
2010113712.tif 000002
【特許請求の範囲】
【請求項１】
電源異常の場合にキャッシュ内のデータを格納する方法であって、
ストレージシステムの電源異常の場合、中央処理装置（ＣＰＵ）から設定情報を受信するステップと、
キャッシュ内のデータのアドレスと、ストレージデバイス内のアドレスとの間にマッピング関係を確立するステップと、
前記マッピング関係を運ぶシグナリングメッセージを前記キャッシュに送信し、したがって、前記シグナリングメッセージに従って、前記キャッシュが前記格納されたデータを前記ストレージデバイスに移動させるステップと
を具備する方法。
【請求項２】
ＣＰＵから設定情報を受信する前記ステップは、
前記ＣＰＵから、データ転送のソースアドレス及び宛先アドレス、転送されるデータのサイズ、及び、データ転送方向のうちの１又は複数を受信するステップを具備することを特徴とする請求項１に記載の方法。
【請求項３】
キャッシュ内のデータのアドレスと、ストレージデバイス内のアドレスとの間にマッピング関係を確立する前記ステップは、
前記設定情報に従って、前記データ転送の前記ソースアドレス及び宛先アドレスを決定するステップと、
前記データ転送の前記ソースアドレス及び宛先アドレスを決定するステップの結果に従って、前記キャッシュ内のデータの前記アドレスと、前記ストレージデバイス内の前記アドレスとの間に前記マッピング関係を確立するステップと
を具備することを特徴とする請求項２に記載の方法。
【請求項４】
補助論理デバイスであって、
ストレージシステムの電源異常の場合、中央処理装置（ＣＰＵ）から設定情報を受信するように構成された、受信ユニットと、
キャッシュ内のデータのアドレスと、ストレージデバイス内のアドレスとの間にマッピング関係を確立するように構成された、マッピングユニットと、
前記マッピングユニットによって確立された前記マッピング関係を運ぶシグナリングメッセージを送信するように構成され、したがって、前記シグナリングメッセージに従って、前記キャッシュが前記データを前記ストレージデバイスに移動させる、転送ユニットと
を備えることを特徴とする補助論理デバイス。
【請求項５】
前記マッピングユニットは、
前記設定情報に従って、データ転送のソースアドレス及び宛先アドレスを決定するように構成された、決定サブユニットと、
前記データ転送の前記ソースアドレス及び宛先アドレスを決定する結果に従って、前記キャッシュ内のデータの前記アドレスと、前記ストレージデバイス内の前記アドレスとの間に前記マッピング関係を確立するように構成された、確立サブユニットと
を備えることを特徴とする請求項４に記載の補助論理デバイス。
【請求項６】
前記補助論理デバイスは、ＤＭＡコントローラか、又は、ＡＳＩＣシステムロジックであることを特徴とする請求項４に記載の補助論理デバイス。
【請求項７】
ストレージシステムであって、
補助論理デバイスと、
中央処理装置（ＣＰＵ）と、
キャッシュと、
ストレージデバイスと
を備え、
前記ＣＰＵは、設定情報を前記補助論理デバイスに送信するように構成され、
前記補助論理デバイスは、前記設定情報を前記ＣＰＵから受信し、かつ、前記設定情報に従って、前記キャッシュ内のデータのアドレスと、前記ストレージデバイス内のアドレスとの間のマッピング関係を運ぶシグナリングメッセージを送信するように構成され、
前記キャッシュは、データを格納し、前記ストレージシステムの電源異常の場合、前記シグナリングメッセージを前記補助論理デバイスから受信し、かつ、前記シグナリングメッセージに従って、前記データを前記ストレージデバイスに移動させるように構成され、かつ、
前記ストレージデバイスは、前記ストレージシステムの電源異常の場合、前記キャッシュから移動された前記データを格納するように構成されることを特徴とするストレージシステム。
【請求項８】
前記ストレージシステムの電源異常の場合、前記補助論理デバイス、ＣＰＵ、キャッシュ、及び、ストレージデバイスのうちの１又は複数に電力を供給するように構成された、スペアバッテリをさらに備えることを特徴とする請求項７に記載のストレージシステム。
【請求項９】
前記補助論理デバイスは、
ストレージシステムの電源異常の場合、前記ＣＰＵから前記設定情報を受信するように構成された、受信ユニットと、
前記キャッシュ内のデータの前記アドレスと、前記ストレージデバイス内の前記アドレスとの間に前記マッピング関係を確立するように構成された、マッピングユニットと、
前記マッピング関係を運ぶシグナリングメッセージを前記キャッシュに送信するように構成され、したがって、前記シグナリングメッセージに従って、前記キャッシュが前記格納されたデータを前記ストレージデバイスに移動させる、転送ユニットと
を備えることを特徴とする請求項７に記載のストレージシステム。
【請求項１０】
コンピュータプロセッサによって実行されたとき、コンピュータプロセッサに、請求項１乃至３のいずれか１項に従って前記ステップを実行させるためのコンピュータプログラムコードを含む、コンピュータ読み取り可能な記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、中国特許出願公開第200810172111.5号（2008年11月10日に中国特許庁に出願され、発明の名称を「電源異常の場合にキャッシュ内のデータを格納するための方法、デバイス及びシステム」とする）の優先権を主張し、引用することによりその全体を本明細書に組み込む。
【０００２】
本発明はストレージ分野に関し、特に、電源異常の場合にキャッシュ内のデータを格納するための方法、デバイス及びシステムに関する。
【背景技術】
【０００３】
ストレージシステムは、キャッシュを使用して、ホストリクエストにより早く応答する。ホストから書き込みリクエストを受信した後、ストレージシステムは、ホストデータをキャッシュ内に書き込み、かつ、ホストリクエストの完了を示す応答を返す。次いで、ストレージシステムは、キャッシュ内のデータを適した時に磁気ディスク内に書き込んでもよい。キャッシュはストレージシステムがホストリクエストにより早く応答することを可能にさせるが、キャッシュ内のデータは、ストレージシステムの電源異常の場合には失われる。故に、キャッシュを備えたストレージシステムは、電源異常の場合にデータ保護をサポートする。従来技術では、ストレージシステムの電源異常によって、キャッシュはスペアバッテリによってパワーオンされ、したがって、キャッシュはコンスタントにリフレッシュされ、キャッシュ内のデータが失われないことを確実にする。図１に示すように、電源異常の場合、ストレージシステムは全てのサービスを遮断し、かつ、スペアバッテリを通じてキャッシュに電力を供給する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】中国特許出願公開第200810172111.5号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の実施中に、発明者は従来技術が少なくとも次の弱点を有することに気付く。
長期間の電源異常の場合、ストレージシステムのキャッシュは、限定されたバッテリ容量のため、連続的にリフレッシュすることができず、故に、キャッシュ内のデータを失う。
【課題を解決するための手段】
【０００６】
本発明の実施例は、電源異常の場合にキャッシュ内のデータを格納するための方法、デバイス及びシステムを提供して、ストレージデバイスの電源異常の場合にキャッシュ内のデータをバックアップ及び保護する。
【０００７】
本発明の実施例において、キャッシュ内のデータを格納する方法は、
ストレージシステムの電源異常の場合、ＣＰＵ（central processing unit）から設定情報を受信するステップと、
前記キャッシュ内のデータのアドレスと、ストレージデバイス内のアドレスとの間にマッピング関係を確立するステップと、
前記マッピング関係を運ぶシグナリングメッセージを前記キャッシュに送信し、したがって、前記キャッシュが、前記シグナリングメッセージに従って、前記格納されたデータを前記ストレージデバイスに移動させるステップと
を具備している。
【０００８】
本発明の実施例において提供される補助論理デバイス（auxiliary logic device）は、
ストレージシステムの電源異常の場合、ＣＰＵから設定情報を受信するように構成された、受信ユニットと、
前記受信ユニットによって受信した前記設定情報に従って、キャッシュ内のデータのアドレスと、ストレージデバイス内のアドレスとの間にマッピング関係を確立するように構成された、マッピングユニットと、
前記マッピングユニットによって確立された前記マッピング関係を運ぶシグナリングメッセージを送信するように構成され、したがって、前記キャッシュが、前記シグナリングメッセージに従って、前記データを前記ストレージデバイスに移動させる、転送ユニットと
を備えている。
【０００９】
本発明の実施例において提供されるストレージシステムは、
補助論理デバイスと、
ＣＰＵと、
キャッシュと、
ストレージデバイスと
を備え、
前記ＣＰＵは、設定情報を前記補助論理デバイスに送信するように構成され、
前記補助論理デバイスは、前記設定情報を前記ＣＰＵから受信し、かつ、前記設定情報に従って、前記キャッシュ内のデータのアドレスと、前記ストレージデバイス内のアドレスとの間のマッピング関係を運ぶシグナリングメッセージを送信するように構成され、
前記キャッシュは、データを格納し、前記ストレージシステムの電源異常の場合、前記シグナリングメッセージを前記補助論理デバイスから受信し、かつ、前記シグナリングメッセージに従って、前記データを前記ストレージデバイスに移動させるように構成され、
前記ストレージデバイスは、前記ストレージシステムの電源異常の場合、前記キャッシュから移動された前記データを格納するように構成されている。
【発明の効果】
【００１０】
従来技術と比較すると、本発明の実施例は次のメリットを有している。
本発明の実施例では、ストレージシステムの電源異常の場合に、マッピング関係が設定情報に従って確立され、かつ、キャッシュ内のデータが他のストレージデバイスに移動される。故に、キャッシュ内のデータはバックアップモードでストレージデバイスに書き込まれ、キャッシュ内のデータを保護し、かつ、データが失われないことを確実にする。
【図面の簡単な説明】
【００１１】
【図１】従来技術のスペアバッテリによるキャッシュに対する電力の供給を示す概略図である。
【図２】本発明の実施例の方法のフローチャートを示す概略図である。
【図３】本発明の他の実施例の方法のフローチャートを示す概略図である。
【図４】本発明の他の実施例の方法のフローチャートを示す概略図である。
【図５】本発明の実施例のストレージシステムの構成を示す概略図である。
【図６】本発明の実施例の補助論理デバイスの構成を示す概略図である。
【図７】本発明の他の実施例の補助論理デバイスの構成を示す概略図である。
【発明を実施するための形態】
【００１２】
本発明の技術的な解決法が添付の図面を参照して以下に詳細に説明される。実施例はほんの一例であり、かつ、本発明はその実施例に限定されないことは明白である。当業者が本発明の実施例から導出する他の実施例も本発明の保護範囲に含まれる。
【００１３】
図２に示すように、本発明の実施例による電源異常の場合にキャッシュ内のデータを格納する方法は、次のステップを具備している。
【００１４】
ｓ201：
設定情報が、ストレージシステムの電源異常の場合に、ＣＰＵから受信される。
ｓ202：
マッピング関係が、前述の設定情報に従って、キャッシュ内のデータのアドレスと、ストレージデバイス内のアドレスとの間で確立される。
ｓ203：
前述のマッピング関係を運ぶシグナリングメッセージがキャッシュに送信され、したがって、キャッシュは、シグナリングメッセージに従って、データをストレージデバイスに移動させる。
【００１５】
本実施例によって提供された方法によれば、ストレージシステムの電源異常の場合、キャッシュ内のデータは、設定情報に基づくマッピング関係に従って、バックアップ目的のため、他のストレージデバイスに移動される。故に、キャッシュ内のデータはバックアップモードでストレージデバイスに書き込まれ、ストレージシステムの電源異常の場合に、キャッシュ内のデータを保護し、かつ、データが失われないことを確実にする。
【００１６】
他の実施例で提供される方法によれば、キャッシュ内のデータは、ストレージシステムの電源異常の場合に、補助論理デバイスを通じて、バックアップモードで、ストレージデバイスに書き込まれる。ストレージシステムは、電源異常の場合に、データをさらに格納することができ、したがって、以降は非障害（non-failing）デバイスと称してもよい。補助論理デバイスは、ＤＭＡ（direct memory access）コントローラ（一般に、ブリッジチップ内に一体化された）か、又は、ＡＳＩＣ（application specific integrated circuit）システムロジックであってもよい。
【００１７】
図３に示すように、本発明の実施例による電源異常の場合にキャッシュ内のデータを格納する方法は、次のステップを具備している。
【００１８】
ｓ301：
ストレージシステムの電源異常の場合に、スペアバッテリが電力をキャッシュ及び非障害デバイスに供給する。
ｓ302：
スペアバッテリは、プリセットに従って、電力を補助論理デバイスに供給する。
【００１９】
補助論理デバイスは、他の周辺装置が同時に正常に動作するときだけに、構成することができる（例えば、ＤＭＡローディング及びアドレスマッピング）。
【００２０】
ｓ303：
ストレージシステムの電源異常の場合、ＣＰＵは、設定情報を補助論理デバイスに送信して、補助論理デバイスの関連した設定を実行する。
【００２１】
システムの電源異常から短時間内か、又は、スペアバッテリが電力をシステムに供給する以前に、ＣＰＵは、設定情報を、キャパシタに格納されたか、又は、スペアバッテリによって供給された電力を使用することによって、補助論理デバイスに送信し、前記設定情報は、データ転送のソースアドレス及び宛先アドレス、転送されるデータのサイズ、及び、データ転送方向を含んでいる。次いで、ＣＰＵはパワーオフされ、かつ、後続のデータストレージに関与しない。
【００２２】
ｓ304：
補助論理デバイスは、ｓ303の設定情報に従って、キャッシュ内のデータのアドレスと非障害デバイス内のアドレスとの間にマッピング関係を確立する。
ｓ305：
補助論理デバイスは、マッピング関係を運ぶシグナリングメッセージを、キャッシュに送信し、キャッシュにデータを移動させることを通知する。
ｓ306：
キャッシュは、マッピング関係を運ぶシグナリングメッセージを受信し、かつ、データを非障害デバイスに移動させる。
【００２３】
このプロセスでは、データは、全てのキャッシュブロックから、非障害デバイスに移動される。データバックアップを必要とするキャッシュは、バックアップのため、いくつかのブロックに分割してもよい。
【００２４】
本実施例で提供される方法では、補助論理デバイスは、独立デバイスか、又は、他のデバイスに一体化してもよい（例えば、ノースブリッジ（North Bridge）又はサウスブリッジ（South Bridge））。
【００２５】
本実施例で提供される方法によれば、ストレージシステムの電源異常の場合、キャッシュ内のデータは、設定情報に基づくマッピング関係に従って、他のストレージデバイスに移動される。したがって、キャッシュ内のデータは、バックアップモードでストレージデバイスに書き込まれ、キャッシュ内のデータを保護し、かつ、データが失われないことを確実にする。
【００２６】
以下に、特定のシナリオを参照して本発明の実施例が説明され、補助論理デバイスはブリッジチップに一体化されたＤＭＡコントローラである。
【００２７】
図４に示すように、本発明の実施例において、電源異常の場合にキャッシュ内のデータを格納する方法は、次のステップを具備している。
【００２８】
ｓ401：
ストレージシステムの電源異常の場合、ＣＰＵはＤＭＡコントローラを設定する。
【００２９】
システムの電源異常から短時間内か、又は、スペアバッテリが電力をシステムに供給する以前に、ＣＰＵは、キャパシタに格納されたか、又は、スペアバッテリによって供給された電力を使用することによって、補助論理デバイスを設定する（即ち、ＤＭＡコントローラを設定する）。設定は、データ転送のソースアドレス及び宛先アドレスの設定、転送されるデータのサイズ、及び、データ転送方向を含んでいる。加えて、ＣＰＵは、データ転送コマンドをＤＭＡコントローラに送信する。
【００３０】
ｓ402：
スペアバッテリは、電力をＤＭＡコントローラに供給する。
【００３１】
ＤＭＡコントローラを設定した後、ＣＰＵは、パワーオフされ、かつ、後続のデータストレージに関与しない。スペアバッテリは、電力をＤＭＡコントローラ、キャッシュ、及び、非障害デバイスに供給する。
【００３２】
ｓ403：
ＤＭＡコントローラは、キャッシュ内のデータのアドレスと、非障害デバイスのアドレスとの間にマッピングを確立する。
【００３３】
システムの電源異常の場合に、ＣＰＵの設定コマンドに従って、ＤＭＡコントローラによるマッピングを確立するプロセスは、次のとおりである。
【００３４】
ＤＭＡコントローラは、ＣＰＵによって提供されたデータ転送のソースアドレス及び宛先アドレスに従って、アドレス空間を決定し、かつ、データのサイズ（ＣＰＵがＤＭＡコントローラに対して設定する）に従って、非障害デバイスにストレージエリアを生成し、ストレージエリアのサイズは、キャッシュ内の転送されるデータのサイズに等しい。次いで、アドレスマッピングが確立される。
【００３５】
ｓ404：
ＤＭＡコントローラは、マッピング関係を運ぶシグナリングメッセージをキャッシュに送信し、キャッシュにデータを移動させることを通知する。
ｓ405：
キャッシュは、マッピング関係を運ぶシグナリングメッセージを受信し、かつ、データをストレージデバイスに移動させる。
【００３６】
シグナリングメッセージは、マッピング関係、及び、データのサイズ（キャッシュが移動させるために必要とされる）を運ぶ。キャッシュは、マッピング関係に従って、データを非障害デバイスに移動させる。データをキャッシュから非障害デバイス（ＤＭＡコントローラが関与した）に移動させるプロセスは次のとおりである。キャッシュは、ＤＭＡコントローラによって送信されたシグナリングメッセージに従って、ＤＭＡコントローラがストレージデバイス内に生成するストレージエリアにデータを移動させ、ソース又は宛先アドレスレジスタ値は、アドレス空間のサイズが転送されるデータのサイズと等しくなるまで、データ移動ごとに１ずつ増加する。次いで、データ移動は終了する。
【００３７】
本実施例で提供される方法によれば、ストレージシステムの電源異常の場合、キャッシュ内のデータは、設定情報に基づくマッピング関係に従って、他のストレージデバイスに移動される。したがって、キャッシュ内のデータはバックアップモードでストレージデバイスに書き込まれ、キャッシュ内のデータを保護し、かつ、データが失われないことを確実にする。
【００３８】
図５に示すように、本発明の実施例で提供されたストレージシステムは、補助論理デバイス51と、ＣＰＵ52と、キャッシュ53と、ストレージデバイス54とを備えている。
【００３９】
補助論理デバイス51は、設定情報をＣＰＵ52から受信し、かつ、設定情報に従って、キャッシュ53内のデータのアドレスと、ストレージデバイス内のアドレスとの間のマッピング関係を運ぶシグナリングメッセージを、キャッシュ53に送信するように構成され、したがって、キャッシュ53はデータをストレージデバイス54に移動させる。補助論理デバイス51は、ＤＭＡコントローラ又はＡＳＩＣシステムロジックであってもよく、独立デバイスか、又は、他のデバイスに一体化してもよい。ストレージシステムの電源異常によって、補助論理デバイス51は、設定情報をＣＰＵ52から受信し、設定情報は、データ移動のソースアドレス及び宛先アドレスと、移動されるデータのサイズを含んでいる。補助論理デバイス51は、キャッシュ53がストレージデバイス54においてソースアドレス及び宛先アドレスに対するアドレス空間として使用されることを決定し、ストレージデバイス54においてキャッシュ53で移動されるデータのサイズに等しいサイズであるストレージエリアを生成し、データ転送のソースアドレスと宛先アドレスとの間にマッピングを確立し、かつ、シグナリングメッセージをキャッシュ53に送信して、キャッシュ53にデータの移動を通知する。
【００４０】
ＣＰＵ52は、設定情報を補助論理デバイス51に送信して、補助論理デバイス51を設定するように構成されている。ＣＰＵ52は、ストレージシステムの電源異常の場合に、補助論理デバイス51を設定する。設定が完了すると、ＣＰＵ52は、パワーオフされ、かつ、後続のデータ移動に関与せず、電力消費を削減する。
【００４１】
キャッシュ53は、データを格納し、ストレージシステムの電源異常の場合に、シグナリングメッセージを補助論理デバイス51から受信し、かつ、データをストレージデバイス54に移動するように構成されている。特定の実施例では、キャッシュ53は、シグナリングメッセージを補助論理デバイス51から受信し、かつ、データをストレージエリア（補助論理デバイス51がストレージデバイス54に生成する）に移動するように構成され、ソース又は宛先アドレスレジスタ値は、アドレス空間のサイズが転送されるデータのサイズに等しくなるまで、移動毎に１つずつ増加する。次いで、移動は終了する。
【００４２】
ストレージデバイス54は、ストレージシステムの電源異常の場合に、キャッシュ53から移動されたデータを格納するように構成されている。ストレージデバイス54は、電源異常の場合であっても、データを格納することができる。
【００４３】
本発明の他の実施例では、システムはスペアバッテリ55をさらに備え、ストレージシステムの電源異常の場合に、補助論理デバイス51、ＣＰＵ52、キャッシュ53、及び、ストレージデバイス54のうちの１又は複数に電力を供給するように構成されている。スペアバッテリ55は、ストレージシステムに一体化するか、又は、ストレージシステムとは独立であってもよい。
【００４４】
本実施例において提供されるシステムによれば、ストレージシステムの電源異常の場合、キャッシュ内のデータは、設定情報に基づくマッピング関係に従って、他のストレージデバイスに移動される。故に、キャッシュ内のデータは、バックアップモードでストレージデバイスに書き込まれ、キャッシュ内のデータを保護し、かつ、データが失われないことを確実にする。
【００４５】
本発明の本実施例において提供された補助論理デバイスは、ＤＭＡコントローラ又はＡＳＩＣシステムロジックであってもよく、独立デバイスか、又は、他のデバイスに一体化してもよい。ストレージシステムの電源異常の場合、補助論理デバイスは、設定情報をＣＰＵから受信し、キャッシュ内のデータのアドレスと、ストレージデバイス内のアドレスとの間にマッピング関係を確立し、シグナリングメッセージをキャッシュに送信し、かつ、キャッシュにデータの移動を通知する。図６に示すように、補助論理デバイスは、受信ユニット61と、マッピングユニット62と、転送ユニット63とを備えている。
【００４６】
受信ユニット61は、ストレージシステムの電源異常の場合に、設定情報をＣＰＵから受信するように構成されている。
【００４７】
特定の実施例では、設定情報は、データ転送のソースアドレス及び宛先アドレス、転送されるデータのサイズ、及び、データ転送方向を含んでいる。
【００４８】
マッピングユニット62は、受信ユニット61によって受信した設定情報に従って、キャッシュ内のデータのアドレスと、ストレージデバイス内のアドレスとの間にマッピング関係を確立するように構成されている。
【００４９】
特定の実施例では、マッピングユニット62は、設定情報でデータのソースアドレス及び宛先アドレスを決定し、ストレージデバイスにおいて、転送されたデータのサイズに等しいサイズのアドレス空間を生成し、かつ、キャッシュ内のデータのアドレスと、ストレージデバイス内のアドレスとの間にマッピング関係を確立する。
【００５０】
転送ユニット63は、マッピングユニット62によって確立されたマッピング関係を運ぶシグナリングメッセージを、キャッシュに送信するように構成され、したがって、キャッシュは、シグナリングメッセージに従って、データをストレージデバイスに移動させる。
【００５１】
特定の実施例では、転送ユニット63は、シグナリングメッセージをキャッシュに送信して、キャッシュにデータを移動させることを通知し、シグナリングメッセージは、キャッシュによって移動されたデータのサイズ、及び、データ移動に必要なマッピング関係を含み、したがって、キャッシュはデータをストレージデバイスに移動させる。
【００５２】
図７に示すように、本発明の他の実施例で提供されたマッピングユニット62は、
前記受信ユニット61によって受信した前記設定情報に従って、データ転送の前記ソースアドレス及び宛先アドレスを決定するように構成された、決定サブユニット621と、
前記決定サブユニット621の前記決定に従って、前記キャッシュ内の前記アドレスと、前記ストレージデバイス内の前記アドレスとの間にマッピング関係を確立するように構成された、確立サブユニット622と
を備えている。
【００５３】
本実施例で提供されたデバイスによれば、ストレージシステムの電源異常の場合、キャッシュ内のデータは、設定情報に基づくマッピング関係に従って、他のストレージデバイスに移動される。したがって、キャッシュ内のデータは、バックアップモードでストレージデバイスに書き込まれ、キャッシュ内のデータを保護し、かつ、データが失われないことを確実にする。
【００５４】
加えて、ＣＰＵは、電源異常の場合に、データをキャッシュからストレージデバイスに移動させるプロセスに関与しない。さらに、バックアッププロセス中、全デバイスの電力は効果的に削減される。
【００５５】
上記した本発明の実施例を通じて、本発明の実施例はハードウェア又は必要なハードウェアプラットフォームを組み合わせたソフトウェアによって実施してもよいことが当業者には明らかである。したがって、本発明の技術的な解決法はソフトウェアにしてもよい。ソフトウェアは、不揮発性記憶媒体（例えば、ＣＤ−ＲＯＭ、ＵＳＢディスク、及び、モバイルハードディスク）に格納してもよく、かつ、コンピュータデバイス（例えば、パーソナルコンピュータ、サーバ、又は、ネットワークデバイス）に命令して、本発明の各実施において提供された方法を実行させるいくつかの命令を含んでもよい。
【００５６】
本発明はいくつかの例示的な実施例を通じて説明されたが、本発明はその実施例に限定されない。当業者は本発明に対して多様な変形例及びバリエーションを行うことができることは明らかである。本発明は、添付の特許請求の範囲又は均等物によって定義された保護範囲に含まれる変形例及びバリエーションをカバーすることを意図する。
【符号の説明】
【００５７】
51  補助論理デバイス
53  キャッシュ
54  ストレージデバイス
55  スペアバッテリ
61  受信ユニット
62  マッピングユニット
63  転送ユニット
621  決定サブユニット
622  確立サブユニット
【図１】
2010113712.tif 000003
【図２】
2010113712.tif 000004
【図３】
2010113712.tif 000005
【図４】
2010113712.tif 000006
【図５】
2010113712.tif 000007
【図６】
2010113712.tif 000008
【図７】
2010113712.tif 000009