(57)【要約】【課題】簡易な回路構成を有する磁気結合型アイソレータを提供する。【解決手段】磁気結合型アイソレータ１０は、入力信号に応じて第一の磁界を発生させるプライマリコイル４１と、バイアス信号に応じて第二の磁界を発生させるバイアスコイル４２と、第一の磁界により磁気抵抗が増加し且つ第二の磁界により磁気抵抗が減少する磁気抵抗効果素子３１と、第一の磁界により磁気抵抗が減少し且つ第二の磁界により磁気抵抗が増加する磁気抵抗効果素子３２と、磁気抵抗効果素子３１の磁気抵抗と磁気抵抗効果素子３２の磁気抵抗との差分に応じて出力信号を出力するコンパレータＣＯＭＰと、を備える。【選択図】図１
2010130325.tif 000002
【特許請求の範囲】
【請求項１】
入力信号に応じて第一の磁界を発生させる第一の導体と、
バイアス信号に応じて第二の磁界を発生させる第二の導体と、
前記第一の磁界により磁気抵抗が増加し、且つ前記第二の磁界により磁気抵抗が減少する第一の磁気抵抗効果素子と、
前記第一の磁界により磁気抵抗が減少し、且つ前記第二の磁界により磁気抵抗が増加する第二の磁気抵抗効果素子と、
前記第一の磁気抵抗効果素子の磁気抵抗と前記第二の磁気抵抗効果素子の磁気抵抗との差分に応じて出力信号を出力する出力回路と、
を備える信号伝送装置。
【請求項２】
請求項１に記載の信号伝送装置であって、
前記第一の磁気抵抗効果素子に接続する第三の磁気抵抗効果素子と、
前記第二の磁気抵抗効果素子に接続する第四の磁気抵抗効果素子と、
を更に備え、
前記第三の磁気抵抗効果素子は、前記第一の磁界により磁気抵抗が減少し、且つ前記第二の磁界により磁気抵抗が増加し、
前記第四の磁気抵抗効果素子は、前記第一の磁界により磁気抵抗が増加し、且つ前記第二の磁界により磁気抵抗が減少する、信号伝送装置。
【請求項３】
請求項１に記載の信号伝送装置であって、
前記第一の磁気抵抗効果素子に接続する第一の抵抗素子と、
前記第二の磁気抵抗効果素子に接続する第二の抵抗素子と、
を更に備える信号伝送装置。
【請求項４】
請求項１に記載の信号伝送装置であって、
前記第一の磁気抵抗効果素子に接続する第一の定電流源と、
前記第二の磁気抵抗効果素子に接続する第二の定電流源と、
を更に備える信号伝送装置。
【請求項５】
請求項１乃至請求項４のうち何れか１項に記載の信号伝送装置であって、
第一の電位を印加する第一の電位印加手段と、
前記第一の電位よりも低電位の第二の電位を印加する第二の電位印加手段と、
を更に備え、
前記第二の導体は、前記第一の電位又は前記第二の電位に接続し、
前記第二の導体は、前記第一の電位と前記第二の電位との電位差に起因して生じるバイアス電流が流れる電流経路の一部を構成している、信号伝送装置。
【請求項６】
請求項１乃至請求項３のうち何れか１項に記載の信号伝送装置であって、
第一の電位を印加する第一の電位印加手段と、
前記第一の電位よりも低電位の第二の電位を印加する第二の電位印加手段と、
を更に備え、
前記第一の電位と前記第二の電位との電位差に起因して生じるセンス電流を前記第一の磁気抵抗効果素子及び前記第二の磁気抵抗効果素子のそれぞれに供給し、
前記第一の電位印加手段又は前記第二の電位印加手段は、定電流源である、信号伝送装置。
【請求項７】
請求項１乃至請求項６のうち何れか１項に記載の信号伝送装置であって、
前記第一の磁気抵抗効果素子に作用する、前記第一の磁界の向きと前記第二の磁界の向きとが概ね逆であり、
前記第二の磁気抵抗効果素子に作用する、前記第一の磁界の向きと前記第二の磁界の向きとが概ね逆である、信号伝送装置。
【請求項８】
請求項２に記載の信号伝送装置であって、
前記第三の磁気抵抗効果素子に作用する、前記第一の磁界の向きと前記第二の磁界の向きとが概ね逆であり、
前記第四の磁気抵抗効果素子に作用する、前記第一の磁界の向きと前記第二の磁界の向きとが概ね逆である、信号伝送装置。
【請求項９】
請求項１乃至請求項６のうち何れか１項に記載の信号伝送装置であって、
前記第一の磁気抵抗効果素子は、前記第一の磁気抵抗効果素子の長手方向に略垂直な方向に磁化方向が固定されている第一の磁化固定層と、前記第一の磁界及び前記第二の磁界の作用を受けて磁化方向が変化する第一の磁化自由層とを含み、
前記第二の磁気抵抗効果素子は、前記第二の磁気抵抗効果素子の長手方向に略垂直な方向に磁化方向が固定されている第二の磁化固定層と、前記第一の磁界及び前記第二の磁界の作用を受けて磁化方向が変化する第二の磁化自由層とを含む、信号伝送装置。
【請求項１０】
請求項２に記載の信号伝送装置であって、
前記第三の磁気抵抗効果素子は、前記第三の磁気抵抗効果素子の長手方向に略垂直な方向に磁化方向が固定されている第三の磁化固定層と、前記第一の磁界及び前記第二の磁界の作用を受けて磁化方向が変化する第三の磁化自由層とを含み、
前記第四の磁気抵抗効果素子は、前記第四の磁気抵抗効果素子の長手方向に略垂直な方向に磁化方向が固定されている第四の磁化固定層と、前記第一の磁界及び前記第二の磁界の作用を受けて磁化方向が変化する第四の磁化自由層とを含む、信号伝送装置。
【請求項１１】
入力信号に応じて第一の磁界を発生させる第一の導体と、
バイアス信号に応じて第二の磁界を発生させる第二の導体と、
前記第一の磁界により磁気抵抗が増加し、且つ前記第二の磁界により磁気抵抗が減少する、又は前記第一の磁界により磁気抵抗が減少し、且つ前記第二の磁界により磁気抵抗が増加する磁気抵抗効果素子と、
前記磁気抵抗効果素子の磁気抵抗に応じて出力信号を出力する出力回路と、
を備える信号伝送装置。
【請求項１２】
請求項１１に記載の信号伝送装置であって、
前記磁気抵抗効果素子に作用する、前記第一の磁界の向きと前記第二の磁界の向きとが概ね逆である、信号伝送装置。
【請求項１３】
請求項１１又は請求項１２に記載の信号伝送装置であって、
前記磁気抵抗効果素子は、前記磁気抵抗効果素子の長手方向に略垂直な方向に磁化方向が固定されている磁化固定層と、前記第一の磁界及び前記第二の磁界の作用を受けて磁化方向が変化する磁化自由層とを含む、信号伝送装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号の変化により生じる磁界強度の変化を磁気抵抗効果素子の磁気抵抗の変化として検出することにより、入力信号を出力信号に変換する信号伝送装置に関する。
【背景技術】
【０００２】
磁気結合型アイソレータは、デジタル信号又はアナログ信号の伝送を行うためのアイソレータ等に用いられ、例えば、コンピュータとその周辺機器を接続するためのインターフェース、電位の異なる回路間の接続のためのインターフェース、又は通信ネットワーク上の中継伝送装置におけるインターフェース等に適用される。磁気結合型アイソレータは、入出力間を電気的に絶縁するとともに、入力信号の変化により生じる磁界強度の変化を磁気抵抗効果素子の磁気抵抗の変化として検出することにより、入力信号を出力信号に変換する。磁気結合型アイソレータの一例として、特表２００３−５２６０８３号公報には、メモリ効果を有する磁気抵抗効果素子を用いた磁気デジタル信号カプラが開示されている。同公報に開示の磁気デジタル信号カプラでは、入力信号の論理状態が変化するタイミングでパルス信号を生成し、このパルス信号を磁気抵抗効果素子に入力する構成となっている。斯かる構成によれば、入力信号の論理状態が変化しない期間にわたって磁気抵抗を保持することができる。
【特許文献１】特表２００３−５２６０８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、同公報に開示の磁気デジタル信号カプラでは、入力信号の論理状態が変化するタイミングでパルス信号を生成する回路が必要となるため、回路規模が大きくなり、コストが高くなる。また、外部からのノイズによって、誤情報が磁気抵抗効果素子に一旦記憶されてしまうと、ノイズ入力時点から入力信号の論理状態が変化する時点までの期間にわたって、誤情報が磁気抵抗効果素子に保持されたままになるので、ノイズに対する信頼性が低いという点が指摘されている。
【０００４】
そこで、本発明は、上述の課題に鑑み、簡易な回路構成を有する信号伝送装置を提供することを課題とする。
【課題を解決するための手段】
【０００５】
上述の課題を解決するため、本発明に係わる信号伝送装置は、入力信号に応じて第一の磁界を発生させる第一の導体と、バイアス信号に応じて第二の磁界を発生させる第二の導体と、第一の磁界により磁気抵抗が増加し、且つ第二の磁界により磁気抵抗が減少する第一の磁気抵抗効果素子と、第一の磁界により磁気抵抗が減少し、且つ第二の磁界により磁気抵抗が増加する第二の磁気抵抗効果素子と、第一の磁気抵抗効果素子の磁気抵抗と第二の磁気抵抗効果素子の磁気抵抗との差分に応じて出力信号を出力する出力回路と、を備える。ここで、第一の磁気抵抗効果素子は、第一の磁気抵抗効果素子の長手方向に略垂直な方向に磁化方向が固定されている第一の磁化固定層と、第一の磁界及び第二の磁界の作用を受けて磁化方向が変化する第一の磁化自由層とを含み、第二の磁気抵抗効果素子は、第二の磁気抵抗効果素子の長手方向に略垂直な方向に磁化方向が固定されている第二の磁化固定層と、第一の磁界及び第二の磁界の作用を受けて磁化方向が変化する第二の磁化自由層とを含む。
【０００６】
本発明に係わる信号伝送装置によれば、メモリ効果を有しない磁気抵抗効果素子の磁気抵抗に基づいて入力信号を出力信号に変換するので、第一の導体を流れる入力電流の波形をパルス信号等に整形する必要がなく、回路構成を簡易化できる上に、メモリ効果によってノイズが記憶されることがないので、ノイズに対する信頼性が高いという利点を有する。
【０００７】
本発明の他の側面に係わる信号伝送装置は、入力信号に応じて第一の磁界を発生させる第一の導体と、バイアス信号に応じて第二の磁界を発生させる第二の導体と、第一の磁界により磁気抵抗が増加し、且つ第二の磁界により磁気抵抗が減少する、又は第一の磁界により磁気抵抗が減少し、且つ第二の磁界により磁気抵抗が増加する磁気抵抗効果素子と、磁気抵抗効果素子の磁気抵抗に応じて出力信号を出力する出力回路と、を備える。
【発明の効果】
【０００８】
本発明によれば、メモリ効果を有しない磁気抵抗効果素子の磁気抵抗に基づいて入力信号を出力信号に変換するので、第一の導体を流れる入力電流の波形をパルス信号等に整形する必要がなく、回路構成を簡易化できる上に、ノイズに対する信頼性が高いという利点を有する。
【発明を実施するための最良の形態】
【０００９】
以下、各図を参照しながら本発明に係わる実施例について説明する。同一の素子については、同一の符号を付すものとし、重複する説明を省略する。
【実施例１】
【００１０】
図１は実施例１に係わる磁気結合型アイソレータ１０の主要回路図を示す。磁気結合型アイソレータ１０は、入出力間の電気的絶縁と信号カップリングの機能を兼ね備えた絶縁型インターフェースであり、信号絶縁デバイス又は信号伝送装置と称することができる。磁気結型アイソレータ１０は、磁気カプラ素子２０と、コンパレータ（比較器）ＣＯＭＰとを主要構成として備える。
【００１１】
磁気カプラ素子２０は、入力信号としての入力電流を流すための導体から成るプライマリコイル４１と、複数の磁気抵抗効果素子３１，３２，３３，３４がブリッジ接続されてなる検出ブリッジ回路３０と、バイアス信号としてのバイアス電流を流すための導体から成るバイアスコイル４２とを備える。検出ブリッジ回路３０は、直列接続されてなる二つの磁気抵抗効果素子３１，３３と、直列接続されてなる二つの磁気抵抗効果素子３２，３４とが並列接続されてなる回路構成を有しており、入力信号の変化により生じる磁界強度の変化を磁気抵抗効果素子３１，３２の磁気抵抗の変化（又は磁気抵抗効果素子３３，３４の磁気抵抗の変化）として検出する。
【００１２】
プライマリコイル４１の第一の端子（プラス端子）は、抵抗Ｒ１を介して電源電位Ｖｄｄ１に接続し、プライマリコイル４１の第二の端子（マイナス端子）は、エミッタ接地型トランジスタＴｒ１のコレクタ端子に接続している。トランジスタＴｒ１のエミッタ端子は、グランド電位ＧＮＤ１に接続し、そのベース端子には、デジタル信号としての入力信号ＳＩＧが入力される。尚、抵抗Ｒ１はプライマリコイル４１に流す電流を制限するためのものであって、必ずしも必要ない。
【００１３】
コンパレータＣＯＭＰは、非反転入力端子に入力される電圧Ｖ１と、反転入力端子に入力される電圧Ｖ２との差分を演算し、Ｖ１−Ｖ２の値が第一の閾値Ｖｔｈ１以下のときにローレベルの信号を出力し、Ｖ１−Ｖ２の値が第二の閾値Ｖｔｈ２以上のときにハイレベルの信号を出力するように構成されている。但し、第二の閾値Ｖｔｈ２は第一の閾値Ｖｔｈ１より大きい値とする。後述の説明から理解できるように、コンパレータＣＯＭＰは、磁気抵抗効果素子３１の磁気抵抗と磁気抵抗効果素子３２の磁気抵抗との差分（又は磁気抵抗効果素子３３の磁気抵抗と磁気抵抗効果素子３４の磁気抵抗との差分）に応じて出力信号ＯＵＴを出力する出力回路として機能する。
【００１４】
磁気抵抗素子３１と磁気抵抗効果素子３３との接続点は、コンパレータＣＯＭＰの非反転入力端子に接続され、磁気抵抗素子３２と磁気抵抗効果素子３４との接続点は、コンパレータＣＯＭＰの反転入力端子に接続されている。コンパレータＣＯＭＰの電源端子は、電源電位Ｖｄｄ２に接続され、コンパレータＣＯＭＰのグランド端子は、グランド電位ＧＮＤ２に接続されている。コンパレータＣＯＭＰの出力端子は、エミッタ接地型トランジスタＴｒ２のベース端子に接続されている。トランジスタＴｒ２のエミッタ端子は、グランド電位ＧＮＤ２に接続し、そのコレクタ端子は、出力信号ＯＵＴが出力される出力端子となっている。また、トランジスタＴｒ２のコレクタ端子は、抵抗Ｒ２を介して電源電位Ｖｄｄ２に接続している。バイアスコイル４２の一端は、電源電位Ｖｄｄ２に接続し、その他端は磁気抵抗効果素子３３と磁気抵抗効果素子３４との接続点に接続している。磁気抵抗効果素子３１と磁気抵抗効果素子３２との接続点は、グランド電位ＧＮＤ２に接続している。
【００１５】
尚、電源電位Ｖｄｄ２は、所定の電位印加手段（例えば、定電圧源又は定電流源）によって電源端子に印加される電位である。実施例１では、グランド電位ＧＮＤ２に替えて、電源電位Ｖｄｄ２よりも電位の低い所定電位（所定の電位印加手段（例えば、定電圧源又は定電流源）によって印加される電位）を用いてもよい。
【００１６】
次に、図２を参照しながら、磁気抵抗効果素子３１と外部磁界との関係について説明する。説明の便宜上、磁気抵抗効果素子３１の長手方向を±Ｘ方向とするＸＹＺ直交座標系を定義する。磁気抵抗効果素子３１は、磁化方向が一方向に固定された強磁性体から成る磁化固定層（図示せず）と、磁気抵抗を検出するためのセンス電流が流れる非磁性体から成る導電体層（図示せず）と、外部磁界の作用を受けてその磁化方向が変化する強磁性体から成る磁化自由層（図示せず）とが順次積層して成る磁気抵抗効果膜を有するスピンバルブＧＭＲ素子である。ここで、磁化固定層の磁化方向Ｄ１Ｐは、磁気抵抗効果素子３１の長手方向（±Ｘ方向）に対して略垂直な方向（例えば、＋Ｙ方向）に固定されている。また、外部磁界が存在しない場合は、磁化自由層の磁化方向Ｄ１Ｆは、磁気抵抗効果素子３１の長手方向（±Ｘ方向）に対して平行な方向を向くが、外部磁界が存在する場合には、磁化自由層の磁化方向Ｄ１Ｆは、外部磁界（複数の外部磁界が存在する場合には、複数の外部磁界の合成磁界）の作用を受けて変化する。
【００１７】
尚、磁化固定層の磁化方向Ｄ１Ｐを、磁気抵抗効果素子３１の長手方向に対して略垂直な方向に固定すると、磁気抵抗効果素子３１の磁気抵抗値は、外部磁界強度に対してほぼ線形的に変化する特性を有することが知られている。斯かる特性により、図１の回路において、入力信号に対してほぼ比例する信号を差動出力信号として取り出すことが可能となる。又、磁化固定層の磁化方向を、磁気抵抗効果素子３１の長手方向に対して略水平な方向に固定する場合と比較して、外部磁界強度に対してヒステリシスを有しないことが知られている。従って、図１の回路において、入力信号が０に遷移した場合、それ以前の入力信号が保持される（メモリ効果）ことがないので、入力信号に対しほぼ比例する信号を差動出力信号として取り出すことが可能となる。
【００１８】
本実施形態では、磁化固定層の磁化方向Ｄ１Ｐと、プライマリコイル４１が生成する磁界Ｈ１の方向とが平行であり且つ逆方向を向くように調整され、且つ磁化固定層の磁化方向Ｄ１Ｐと、バイアスコイル４２が生成する磁界Ｈ２の方向とが平行であり且つ同一方向を向くように調整されている。また、磁界Ｈ１の強度は、磁界Ｈ２の強度よりも高くなるように調整されている。従って、磁界Ｈ２のみが磁気抵抗効果素子３１に作用している場合には、磁化自由層の磁化方向Ｄ１Ｆは、磁化固定層の磁化方向Ｄ１Ｐに対して平行であり、且つ同一方向を向くので（平行状態）、磁気抵抗の変化率は負となり、低抵抗状態となる。一方、磁界Ｈ１と磁界Ｈ２とが同時に磁気抵抗効果素子３１に作用している場合には、磁界Ｈ１と磁界Ｈ２との合成磁界の方向は、磁界Ｈ１の方向と同じになり、磁化自由層の磁化方向Ｄ１Ｆは、磁化固定層の磁化方向Ｄ１Ｐに対して平行であり、且つ逆方向を向くので（反平行状態）、磁気抵抗の変化率は正となり、高抵抗状態となる。
【００１９】
尚、磁化方向Ｄ１Ｐと外部磁界の向き（磁界Ｈ１及び磁界Ｈ２のそれぞれの向き）との関係が上述の関係を満たしている限り、磁気抵抗効果素子３１、プライマリコイル４１、及びバイアスコイル４２の物理的な位置関係は、例えば、図３及び図４に示すように、様々な位置関係をとり得る。ここで、図３では、紙面表面から裏面に向かって入力電流及びバイアス電流が流れている場合を想定しており、図４では、紙面表面から裏面に向かってバイアス電流が流れ、且つ紙面裏面から表面に向かって入力電流が流れている場合を想定している。但し、図３及び図４に示す物理的な位置関係は、一例を示すものであり、本実施形態は、この例に限られるものではない。
【００２０】
次に、図５を参照しながら、磁気抵抗素子３１，３２，３３，３４と外部磁界との関係について説明する。磁気抵抗効果素子３２，３３，３４のそれぞれは、磁気抵抗効果素子３１と同様に磁化固定層、導電体層、及び磁化自由層が順次積層して成る磁気抵抗効果膜を有するスピンバルブＧＭＲ素子である。磁気抵抗素子３２の磁化固定層の磁化方向Ｄ２Ｐと、プライマリコイル４１が生成する磁界Ｈ１の方向とが平行であり且つ同一方向を向くように調整され、且つ磁気抵抗素子３２の磁化固定層の磁化方向Ｄ２Ｐと、バイアスコイル４２が生成する磁界Ｈ２の方向とが平行であり且つ逆方向を向くように調整されている。磁気抵抗素子３３の磁化固定層の磁化方向Ｄ３Ｐと、プライマリコイル４１が生成する磁界Ｈ１の方向とが平行であり且つ同一方向を向くように調整され、且つ磁気抵抗素子３３の磁化固定層の磁化方向Ｄ３Ｐと、バイアスコイル４２が生成する磁界Ｈ２の方向とが平行であり且つ逆方向を向くように調整されている。磁気抵抗素子３４の磁化固定層の磁化方向Ｄ４Ｐと、プライマリコイル４１が生成する磁界Ｈ１の方向とが平行であり且つ逆方向を向くように調整され、且つ磁気抵抗素子３４の磁化固定層の磁化方向Ｄ４Ｐと、バイアスコイル４２が生成する磁界Ｈ２の方向とが平行であり且つ同一方向を向くように調整されている。
【００２１】
磁気抵抗効果素子３１，３２，３３，３４と外部磁界との関係を上述のように調整すると、磁気抵抗効果素子３１，３４は、磁界Ｈ１の作用により磁気抵抗が増加し、且つ磁界Ｈ２の作用により磁気抵抗が減少する。一方、磁気抵抗効果素子３２，３３は、磁界Ｈ１の作用により磁気抵抗が減少し、且つ磁界Ｈ２の作用により磁気抵抗が増加する。バイアスコイル４２には、入力信号ＳＩＧの論理値に係わらず、電源電位Ｖｄｄ２からバイアス電流が供給されているので、入力信号ＳＩＧの論理値が「０」のときは、磁気抵抗効果素子３１，３２，３３，３４のそれぞれに磁界Ｈ２が作用する。すると、磁気抵抗効果素子３１，３４は低抵抗状態になり、磁気抵抗効果素子３２，３３は高抵抗状態になる。磁気抵抗素子３１と磁気抵抗効果素子３３との接続点の電位とグランド電位ＧＮＤ２との間の電位差をＶ１、磁気抵抗効果素子３２と磁気抵抗効果素子３４との接続点の電位とグランド電位ＧＮＤ２との間の電位差をＶ２とすると、入力信号ＳＩＧの論理値が「０」のときは、Ｖ１−Ｖ２の値は負になる。一方、入力信号ＳＩＧの論理値が「１」のときは、磁気抵抗効果素子３１，３２，３３，３４のそれぞれに磁界Ｈ１と磁界Ｈ２との合成磁界が作用する。すると、磁気抵抗効果素子３１，３４は高抵抗状態になり、磁気抵抗効果素子３２，３３は低抵抗状態になるので、Ｖ１−Ｖ２の値は正になる。
【００２２】
次に、図６を参照しながら、入力電流Ｉと電圧（Ｖ１，Ｖ２，Ｖ１−Ｖ２）との関係について説明する。プライマリコイル４１を流れる入力電流Ｉの増大に伴い、電圧Ｖ１は線形的に増加する一方、電圧Ｖ２は線形的に減少する。入力電流ＩがＩｍのとき、磁界Ｈ１と磁界Ｈ２は同じ磁界強度になるので、電圧Ｖ１と電圧Ｖ２は等しくなり、Ｖ１−Ｖ２はゼロになる。
【００２３】
次に、図７を参照しながら検出ブリッジ回路３０の動作点について説明する。図７の横軸はプライマリコイル４１を流れる入力電流Ｉを示し、その縦軸は検出ブリッジ回路３０の差動出力（Ｖ１−Ｖ２）を示す。実線はバイアスコイル４２にバイアス電流を流しているときのグラフを示し、破線はバイアスコイル４２にバイアス電流を流していないときのグラフを示す。また、図中、Ｖｔｈ１は、コンパレータＣＯＭＰの第一の閾値を示し、Ｖｔｈ２は、コンパレータＣＯＭＰの第二の閾値を示す。
【００２４】
入力電流Ｉがゼロのとき（入力信号ＳＩＧの論理値が「０」のとき）、検出ブリッジ回路３０の動作点はＰ１にあり、このときのＶ１−Ｖ２の値は、コンパレータの第一の閾値Ｖｔｈ１より小さい値を示すように調整されている。入力電流ＩがＩONのとき（入力信号ＳＩＧの論理値が「１」のとき）、検出ブリッジ回路３０の動作点はＰ２にあり、このときのＶ１−Ｖ２の値は、コンパレータの第二の閾値Ｖｔｈ２より大きい値を示すように調整されている。
【００２５】
尚、ＩｍをＩON／２に調整すると、Ｖ１−Ｖ２＝０となるときの動作点が第一の閾値Ｖｔｈ１と第二の閾値Ｖｔｈ２との中間に位置するので、コンパレータＣＯＭＰの誤判定を回避する上で効果的である。
【００２６】
次に、図８を参照しながら、磁気結合型アイソレータ１０の動作について説明する。入力信号ＳＩＧの論理値が「０」のときは、トランジスタＴｒ１のベース電位は、ローレベルとなるので、トランジスタＴｒ１はオフ状態となり、プライマリコイル４１に入力電流Ｉは流れない。検出ブリッジ回路３０に磁界Ｈ２のみが作用しているときには、Ｖ１−Ｖ２の値は、第一の閾値Ｖｔｈ１未満となるように調整されているので、コンパレータＣＯＭＰの出力値はローレベルとなる。すると、トランジスタＴｒ２のベース電位は、ローレベルとなるので、トランジスタＴｒ２はオフ状態となり、そのコレクタ電位はハイレベルとなる。その結果、出力信号ＯＵＴの論理値は、ハイレベルとなる。
【００２７】
一方、入力信号ＳＩＧの論理値が「１」のときは、トランジスタＴｒ１のベース電位は、ハイレベルとなるので、トランジスタＴｒ１はオン状態となり、プライマリコイル４１に入力電流ＩONが流れる。検出ブリッジ回路３０に磁界Ｈ１と磁界Ｈ２とが同時に作用しているときには、Ｖ１−Ｖ２の値は、第二の閾値Ｖｔｈ２以上となるように調整されているので、コンパレータＣＯＭＰの出力値はハイレベルとなる。すると、トランジスタＴｒ２のベース電位は、ハイレベルとなるので、トランジスタＴｒ２はオン状態となり、そのコレクタ電位はローレベルとなる。その結果、出力信号ＯＵＴの論理値は、ローレベルとなる。
【００２８】
尚、上述の説明では、バイアスコイル４２の一端を磁気抵抗効果素子３３と磁気抵抗効果素子３４との接続点に接続し、その他端を電源電位Ｖｄｄ２に接続することにより、電源電位Ｖｄｄ２とグランド電位ＧＮＤ２との電位差によって生じるバイアス電流をバイアスコイル４２に流す第一の回路構成を示したが、バイアスコイル４２の一端を磁気抵抗効果素子３１と磁気抵抗効果素子３２との接続点に接続し、その他端をグランド電位ＧＮＤ２に接続することにより、電源電位Ｖｄｄ２とグランド電位ＧＮＤ２との電位差によって生じるバイアス電流をバイアスコイル４２に流す第二の回路構成を採用してもよい。第一及び第二の回路構成の何れにおいても、センス電流の電流経路と、バイアス電流の電流経路は、同じである（これは、センス電流とバイアス電流が実質的に同じであることを意味する。）。このように、センス電流の電流経路と、バイアス電流の電流経路を同じにすることで、別途バイアス電流用回路が不要となるので、部品点数の削減と低消費電力が可能となる。但し、センス電流の電流経路と、バイアス電流の電流経路を同じにする必要はなく、両者を分離してもよい（この場合、センス電流とバイアス電流は異なる点に留意されたい。）。
【００２９】
また、磁気抵抗効果素子３１，３２，３３，３４は、上述のスピンバルブＧＭＲ素子に限られるものではなく、例えば、ＴＭＲ素子でもよい。
【００３０】
実施例１によれば、磁化固定層の磁化方向を磁気抵抗効果素子の長手方向に対して略垂直な方向に固定して成るメモリ効果を有しない磁気抵抗効果素子３１，３２，３３，３４を用いて検出ブリッジ回路３０を構成しているので、プライマリコイル４１を流れる入力電流の波形をパルス信号等に整形する必要がなく、回路構成を簡易化できる上に、ノイズに対する信頼性が高いという利点を有する。また、ブリッジ回路として使用する場合、ハーフブリッジ回路と比較して、オフセット成分をキャンセルできるので、より安定した動作が可能となる。
【００３１】
また、従来では、バイアスコイル４２がないため、入力電流がゼロのときにおける差動出力（Ｖ１−Ｖ２）はほぼゼロとなり、動作点Ｐ１が第一の閾値Ｖｔｈ１と第二の閾値Ｖｔｈ２との間の不定領域に位置し、コンパレータＣＯＭＰの動作が不安定化するという問題を有していたが、実施例１では、入力信号ＳＩＧの論理値に係わらず、バイアスコイル４２にバイアス電流を流すことより、入力電流がゼロのときにおける差動出力（Ｖ１−Ｖ２）を第一の閾値Ｖｔｈ１未満に調整できるので、コンパレータＣＯＭＰの動作を安定化できるという利点を有する。ところで、入力電流がゼロのときにおける差動出力（Ｖ１−Ｖ２）の動作点Ｐ１が不定領域に存在しないように、第一の閾値Ｖｔｈ１及び第二の閾値Ｖｔｈ２をそれぞれ調整することも可能であるが、コンパレータＣＯＭＰの動作点を変える場合、絶対値で動作点を変えなければならない。ＩＣにおいて絶対値を決定するためには、内部に基準電圧を持つ必要があるので、回路規模が大きくなり、ばらつきも大きくなり、調整コストも嵩む結果となる。このような事情に鑑み、本実施例のように、第一の閾値Ｖｔｈ１と第二の閾値Ｖｔｈ２に電気的なオフセットを印加せずに、バイアスコイル４２にバイアス電流を流すことより、入力電流がゼロのときにおける差動出力（Ｖ１−Ｖ２）を第一の閾値Ｖｔｈ１未満に調整するのが好ましい。
【実施例２】
【００３２】
図９は実施例２に係わる磁気結合型アイソレータ５０の主要回路図を示す。磁気結合型アイソレータ５０の検出ブリッジ回路３０は、直列接続されて成る磁気抵抗効果素子３１及び抵抗素子３５と、直列接続されて成る磁気抵抗効果素子３２及び抵抗素子３６とが並列接続されて成る回路構成を有している点において、実施例１と相違するが、その余の構成は実施例１と同じである。抵抗素子３５の抵抗値と抵抗素子３６の抵抗値とは同一であることが好ましく、両者の温度−抵抗特性も同一であることが更に好ましい。実施例２に係わる磁気結合型アイソレータ５０は、実施例１に係わる磁気結合型アイソレータ１０と同様の機能を有し、且つ同様の作用効果を奏する。
【実施例３】
【００３３】
図１０は実施例３に係わる磁気結合型アイソレータ６０の主要回路図を示す。磁気結合型アイソレータ６０の検出ブリッジ回路３０は、直列接続されて成る磁気抵抗効果素子３１及び定電流源３７と、直列接続されて成る磁気抵抗効果素子３２及び定電流源３８とが並列接続されて成る回路構成を有している点において、実施例１と相違するが、その余の構成は実施例１と同じである。定電流源３７が磁気抵抗効果素子３１に供給する電流値と定電流源３８が磁気抵抗効果素子３２に供給する電流値とは同一であることが好ましい。また、定電流源３７，３８を使用することで、図１の検出ブリッジ回路３０のように磁気抵抗効果素子３１，３２，３３，３４のように４素子も必要とせず、図１０の検出ブリッジ３０内の磁気抵抗効果素子３１，３２の２つで実現できるため、回路規模が小さくなる効果を奏する。実施例３に係わる磁気結合型アイソレータ６０は、実施例１に係わる磁気結合型アイソレータ１０と同様の機能を有し、且つ同様の作用効果を奏する。
【実施例４】
【００３４】
図１１は実施例４に係わる磁気結合型アイソレータ７０の主要回路図を示す。実施例４では、バイアスコイル４２の一端が抵抗素子３５と抵抗素子３６との接続点に接続し、その他端が電位印加手段としての定電流源４３に接続している点において、実施例２と相違するが、その余の構成は実施例２と同じである。実施例４に係わる磁気結合型アイソレータ７０は、実施例２に係わる磁気結合型アイソレータ５０と同様の機能を有し、且つ同様の作用効果を奏する。特に、実施例３に係わる磁気結合型アイソレータ６０では、磁気抵抗効果素子３１，３２の磁気抵抗が急激に変動するような場合に、定電流源３７，３８が供給する電流値がばらつく可能性を有しているが、実施例４に係わる磁気結合型アイソレータ７０によれば、磁気抵抗効果素子３１，３２の磁気抵抗が急激に変動するような場合（例えば、高速信号が入力される場合）であっても、磁気抵抗効果素子３１の磁気抵抗値が低くなれば、磁気抵抗効果素子３２の磁気抵抗値は高くなり、磁気抵抗効果素子３１，３２に流れる電流の総和は一定であるため、抵抗素子３５，３６の抵抗値が定電流源４３より十分小さければ、定電流源４３からの全電流量が変動することなく、磁気抵抗素子３１，３２の磁気抵抗に応じた電流を磁気抵抗素子３１，３２のそれぞれに供給することが可能となり、より安定した出力を得ることが可能となる。
【００３５】
尚、抵抗素子３５と抵抗素子３６との接続点を電源電位Ｖｄｄ２に接続し、磁気抵抗効果素子３１と磁気抵抗効果素子３２との接続点を定電流源４３に接続してもよい。この場合、定電流源４３の一端は、磁気抵抗効果素子３１と磁気抵抗効果素子３２との接続点に接続し、その他端はグランド電位ＧＮＤ２に接続する。
【実施例５】
【００３６】
図１２は実施例５に係わる磁気結合型アイソレータ８０の主要回路図を示す。磁気結合型アイソレータ８０は、磁気カプラ２０と、コンパレータＣＯＭＰとを主要構成として備える。磁気カプラ２０は、入力信号としての入力電流を流すための導体から成るプライマリコイル４１と、バイアス信号としてのバイアス電流を流すための導体から成るバイアスコイル４２と、磁気抵抗効果素子３１を備える。磁気抵抗効果素子３１の一端は、磁気抵抗効果素子３１にセンス電流（定電流）を供給する定電流源４４に接続し、その他端は、電位−Ｖｓに接続している。また、定電流源４４の一端は、電位＋Ｖｓに接続し、その他端は、磁気抵抗効果素子３１の一端に接続している。磁気抵抗効果素子３１は、プライマリコイル４１が生成する磁界により磁気抵抗が増加し、且つバイアスコイル４２が生成する磁界により磁気抵抗が減少する（又はプライマリコイル４１が生成する磁界により磁気抵抗が減少し、且つバイアスコイル４２が生成する磁界により磁気抵抗が増加する）ように、磁気抵抗効果素子３１の長手方向に対して略垂直な方向に磁化固定層の磁化方向が固定されている。
【００３７】
コンパレータＣＯＭＰは、磁気抵抗効果素子３１の電圧Ｖｇｍｒ（＝センス電流×磁気抵抗）と参照電圧Ｖｒｅｆとの差分を演算し、Ｖｇｍｒ−Ｖｒｅｆの値が第一の閾値Ｖｔｈ１以下のときにローレベルの信号を出力し、Ｖｇｍｒ−Ｖｒｅｆの値が第二の閾値Ｖｔｈ２以上のときにハイレベルの信号を出力する。このように、コンパレータＣＯＭＰは、磁気抵抗効果素子３１の磁気抵抗に基づいて出力信号ＯＵＴを出力する出力回路として機能する。
【００３８】
実施例５に係わる磁気結合型アイソレータ８０の磁気カプラ２０は、単一の磁気抵抗効果素子３１、プライマリコイル４１、及びバイアスコイル４２から成るのに対し、実施例１に係わる磁気結合型アイソレータ１０の磁気カプラ２０は、複数の磁気抵抗効果素子３１，３２，３３，３４から成る検出ブリッジ回路３０、プライマリコイル４１、及びバイアスコイル４２から成る点において相違するが、基本的な回路構成は、両者とも同じである点に留意されたい。従って、実施例５に係わる磁気結合型アイソレータ８０は、実施例１に係わる磁気結合型アイソレータ１０と同様の機能を有し、且つ同様の作用効果を奏する。
【００３９】
尚、磁気結合型アイソレータ８０の回路構成は、図１２に示す回路構成に限られるものではなく、例えば、図１３に示すように、定電流源４４を抵抗素子４５に置換した回路構成でもよい。
【図面の簡単な説明】
【００４０】
【図１】実施例１に係わる磁気結合型アイソレータの主要回路図である。
【図２】磁気抵抗素子と外部磁界との関係を示す説明図である。
【図３】磁気抵抗素子と外部磁界との関係を示す説明図である。
【図４】磁気抵抗素子と外部磁界との関係を示す説明図である。
【図５】磁気抵抗素子と外部磁界との関係を示す説明図である。
【図６】入力電流と電圧との関係を示すグラフである。
【図７】検出ブリッジ回路の動作点の説明図である。
【図８】磁気結合型アイソレータの動作を示すタイミングチャートである。
【図９】実施例２に係わる磁気結合型アイソレータの主要回路図である。
【図１０】実施例３に係わる磁気結合型アイソレータの主要回路図である。
【図１１】実施例４に係わる磁気結合型アイソレータの主要回路図である。
【図１２】実施例５に係わる磁気結合型アイソレータの主要回路図である。
【図１３】実施例５に係わる磁気結合型アイソレータの主要回路図である。
【符号の説明】
【００４１】
１０，５０，６０，７０，８０…磁気結合型アイソレータ
２０…磁気カプラ素子
３０…検出ブリッジ回路
３１，３２，３３，３４…磁気抵抗効果素子
３５，３６…抵抗素子
３７，３８…定電流源
４１…プライマリコイル
４２…バイアスコイル
ＣＯＭＰ…コンパレータ
ＳＩＧ…入力信号
ＯＵＴ…出力信号
Ｔｒ１，Ｔｒ２…トランジスタ
Ｖｄｄ１，Ｖｄｄ２…電源電位
ＧＮＤ１，ＧＮＤ２…グランド電位
【図１】
2010130325.tif 000003
【図２】
2010130325.tif 000004
【図３】
2010130325.tif 000005
【図４】
2010130325.tif 000006
【図５】
2010130325.tif 000007
【図６】
2010130325.tif 000008
【図７】
2010130325.tif 000009
【図８】
2010130325.tif 000010
【図９】
2010130325.tif 000011
【図１０】
2010130325.tif 000012
【図１１】
2010130325.tif 000013
【図１２】
2010130325.tif 000014
【図１３】
2010130325.tif 000015