(57)【要約】      （修正有）【課題】表面表域の注入プロファイルのばらつきを抑制する。【解決手段】半導体基板の上に第１の絶縁膜２０２ｉを形成する第１の工程と、前記第１の絶縁膜の上に導電層を形成し、ゲート電極２０３を形成する第２の工程と、前記ゲート電極をマスクとして前記第１の絶縁膜の露出した表面をエッチングする第３の工程と、前記第１の絶縁膜におけるエッチングされた部分を介して第１導電型の不純物イオンを前記半導体基板に注入することにより、光電変換部における電荷蓄積領域となるべき半導体領域２０６ｉを形成する第４の工程と、前記第４の工程の後に、前記薄膜化された部分を除去する第５の工程と、前記半導体基板及び前記ゲート電極を覆うように第２の絶縁膜２０７を形成する第６の工程と、前記第２の絶縁膜を介して第２導電型の不純物イオンを前記半導体基板に注入することにより、前記光電変換部における表面領域２０８を形成する第７の工程とを備える。【選択図】図１
2010283306.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上に第１の絶縁膜を形成する第１の工程と、
前記第１の絶縁膜の上に導電層を形成し、前記導電層をパターニングすることにより、ゲート電極を形成する第２の工程と、
前記ゲート電極をマスクとして前記第１の絶縁膜の露出した表面をエッチングする第３の工程と、
前記第１の絶縁膜における前記エッチングされて薄膜化された部分を介して第１導電型の不純物イオンを前記半導体基板に注入することにより、光電変換部における電荷蓄積領域となるべき半導体領域を形成する第４の工程と、
前記第４の工程の後に、前記薄膜化された部分を除去する第５の工程と、
前記半導体基板及び前記ゲート電極を覆うように第２の絶縁膜を形成する第６の工程と、
前記第２の絶縁膜を介して前記第１導電型と反対導電型である第２導電型の不純物イオンを前記半導体基板に注入することにより、前記光電変換部における表面領域を形成する第７の工程と、
を備えたことを特徴とする光電変換装置の製造方法。
【請求項２】
前記第２の絶縁膜は、前記第１の絶縁膜における前記薄膜化された部分より厚い
ことを特徴とする請求項１に記載の光電変換装置の製造方法。
【請求項３】
前記第５の工程では、化学溶液を用いて前記薄膜化された部分を除去する
ことを特徴とする請求項１又は２に記載の光電変換装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置の製造方法に関する。
【背景技術】
【０００２】
特許文献１には、固体撮像装置の製造方法において、イオン注入を行うことによりフォトダイオードＡ１（特許文献１の図１参照）のＮ型領域（電荷蓄積領域）を形成することが記載されている。具体的には、Ｎ型シリコン基板１０１上に、ゲート酸化膜１０２、多結晶シリコン膜１０３を順次に形成する。多結晶シリコン膜１０３の上に第１のフォトレジストパターン１０５を形成する。第１のレジストパターン１０５をマスクとしてゲート酸化膜１０２及び多結晶シリコン膜１０３のエッチングを行いＮ型シリコン基板１０１を露出させて、特許文献１の図１（ｃ）に示すゲート電極パターンを形成する。次に、第１のレジストパターン１０５を残したまま、特許文献１の図１（ｄ）に示す第２のフォトレジストパターン１０６を形成する。第２のフォトレジストパターン１０６をマスクとしてイオン注入を行うことにより、Ｎ型シリコン基板１０１のウエル内にフォトダイオードＡ１のＮ型領域１０７（特許文献１の図１（ｅ）参照）を形成する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６-７３６１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１には、半導体基板の表面におけるフォトダイオードＡ１を形成すべき領域が露出された状態でイオン注入を行うことにより、フォトダイオードＡ１のＮ型領域（電荷蓄積領域）１０７を形成することが記載されている。しかし、フォトダイオードＡ１を形成すべき領域が露出された状態でイオン注入を行うと、イオン注入によるダメージや金属汚染が生じてしまう。
【０００５】
一方、特許文献１には、半導体基板の表面を覆う絶縁膜を介してイオン注入を行うことにより光電変換部における表面表域を形成することについて開示がない。さらに、絶縁膜を介してイオン注入を行った場合に光電変換部における表面表域の注入プロファイルのばらつきをどのように抑制するのかについて開示がない
本発明の目的は、絶縁膜を介してイオン注入を行った場合に光電変換部における表面表域の注入プロファイルのばらつきを抑制することにある。
【課題を解決するための手段】
【０００６】
本発明の１つの側面に係る光電変換装置の製造方法は、半導体基板の上に第１の絶縁膜を形成する第１の工程と、前記第１の絶縁膜の上に導電層を形成し、前記導電層をパターニングすることにより、ゲート電極を形成する第２の工程と、前記ゲート電極をマスクとして前記第１の絶縁膜の露出した表面をエッチングする第３の工程と、前記第１の絶縁膜における前記エッチングされて薄膜化された部分を介して第１導電型の不純物イオンを前記半導体基板に注入することにより、光電変換部における電荷蓄積領域となるべき半導体領域を形成する第４の工程と、前記第４の工程の後に、前記薄膜化された部分を除去する第５の工程と、前記半導体基板及び前記ゲート電極を覆うように第２の絶縁膜を形成する第６の工程と、前記第２の絶縁膜を介して前記第１導電型と反対導電型である第２導電型の不純物イオンを前記半導体基板に注入することにより、前記光電変換部における表面領域を形成する第７の工程とを備えたことを特徴とする。
【発明の効果】
【０００７】
本発明によれば、絶縁膜を介してイオン注入を行った場合に光電変換部における表面表域の注入プロファイルのばらつきを抑制することができる。
【図面の簡単な説明】
【０００８】
【図１】実施形態に係る光電変換装置２００の製造方法を示す工程断面図。
【図２】実施形態に係る光電変換装置を適用した撮像システムの構成図。
【発明を実施するための形態】
【０００９】
本発明の実施形態に係る光電変換装置２００の製造方法を、図１を用いて説明する。
【００１０】
図１（ａ）に示す工程（第１の工程）では、半導体基板ＳＢを準備する。半導体基板ＳＢには、例えば、第１導電型（例えば、Ｎ型）の不純物を低濃度に含むウエル領域２０１が配されている。半導体基板ＳＢを例えば熱酸化することにより、半導体基板ＳＢの上に第１の絶縁膜２０２ｉを形成するとともに、半導体基板ＳＢに素子分離部ＥＩを形成する。第１の絶縁膜２０２ｉは、例えば、シリコン酸化物で形成する。素子分離部ＥＩは、例えば、シリコン酸化物で形成する。そして（導電層形成工程）、第１の絶縁膜２０２ｉの上に、導電層２０３ｉを形成する。導電層２０３ｉは、例えば、ポリシリコンで形成する。
【００１１】
図１（ｂ）に示す工程では、導電層２０３ｉの上に、ゲート電極２０３が配されるべき領域に選択的に覆ったレジストパターン２０４を形成する。レジストパターン２０４は、例えば、レジストを塗布した後に露光・現像を行ってレジストをパターニングすることにより形成される。
【００１２】
図１（ｃ）に示す工程では、まず（エッチング工程）、レジストパターン２０４をマスクとして導電層２０３ｉをエッチングすることにより、ゲート電極２０３を形成する。すなわち、導電層２０３ｉをパターニングすることにより、ゲート電極２０３を形成する。ここで、ゲート電極２０３は、光電変換部ＰＤで発生した電荷を電荷電圧変換部（図示せず）へ転送するための電極である。電荷電圧変換部は、転送された電荷を電圧に変換する。電荷電圧変換部は、例えば、フローティングディフュージョンである。出力部（図示せず）は、電荷電圧変換部の電圧に応じた信号を信号線へ出力する。出力部は、例えば、増幅トランジスタである。
【００１３】
そして（第３の工程）、ゲート電極２０３をマスクとして第１の絶縁膜２０２ｉの露出した表面をエッチングする。これにより、第１の絶縁膜２０２ｉを、エッチングされて薄膜化した第１の部分２０２１と、エッチングされなかった第２の部分２０２２とを含む第１の絶縁膜２０２にする。第１の部分２０２１は、第１の絶縁膜２０２におけるゲート電極２０３の周辺に配された部分になる。第２の部分２０２２は、第１の絶縁膜２０２におけるゲート電極２０３の下に配された部分になる。第２の部分２０２２の厚さは、エッチングされる前の第１の絶縁膜２０２ｉの厚さに略等しい。第１の部分２０２１は、エッチングされる前の第１の絶縁膜２０２ｉより薄く、第２の部分２０２２より薄い。第１の部分２０２１の厚さは、例えば、数ｎｍ程度である。第１の部分２０２１及び第２の部分２０２２は、第１の絶縁膜２０２ｉと同じ材料、例えばシリコン酸化物で形成されている。
【００１４】
図１（ｄ）に示す工程では、レジストパターン２０４を残したままレジストパターン２０５を形成する。すなわち、光電変換部ＰＤが配されるべき領域に開口２０５ａを有したレジストパターン２０５を半導体基板ＳＢ、第１の部分２０２１、及びレジストパターン２０４を覆うように形成する。レジストパターン２０５は、例えば、レジストを塗布した後に露光・現像を行ってレジストをパターニングすることにより形成される。
【００１５】
図１（ｅ）に示す工程（第４の工程）では、レジストパターン２０５及びレジストパターン２０４をマスクとして、第３の工程を経た第１の絶縁膜２０２における第１の部分２０２１を介して第１導電型（例えば、Ｎ型）の不純物イオンを半導体基板ＳＢに注入する。すなわち、第１の部分２０２１をバッファー膜としてイオン注入を行う。これにより、光電変換部ＰＤを配すべき領域に、光電変換部ＰＤにおける電荷蓄積領域２０６となるべき半導体領域２０６ｉを形成する。半導体領域２０６ｉは、第１導電型（例えば、Ｎ型）の不純物をウエル２０１より高い濃度で含む領域である。
【００１６】
ここで、イオン注入は、リンまたは砒素イオンを飛程０.５μｍ〜１.５μｍとなるエネルギーでおこなう。ドーズ量は１Ｅ１２〜１Ｅ１３（ｃｍ−２）が好適である。光電変換部ＰＤから電荷電圧変換部への電荷の転送を効率よく行なうために、半導体領域２０６ｉは、その一部がゲート電極２０４及び第２の部分２０２２の下に配されるように傾斜させた角度で注入することが好ましい。
【００１７】
図１（ｆ）に示す工程では、レジストパターン２０５及びレジストパターン２０４を除去する。例えば、レジストパターン２０５及びレジストパターン２０４を、硫酸を用いて剥離する。
【００１８】
図１（ｇ）に示す工程（第５の工程）では、第１の部分２０２１を選択的に除去する。第１の部分２０２１は、例えば、異方性ドライエッチングを行うことにより除去される。
【００１９】
なお、第１の部分２０２１は、例えば、化学溶液を用いたウェットエッチングを行うことにより除去してもよい。化学溶液は、例えば、フッ酸（ＨＦ）、バッファードフッ酸（ＨＦ／ＮＨ４Ｆ）、又はフッ化アンモニウム（ＮＨ４Ｆ）を含む。この場合、半導体基板ＳＢの表面、特に光電変換部ＰＤとなるべき半導体領域２０６ｉの表面がプラズマダメージを受けることを回避することができる。
【００２０】
図１（ｈ）に示す工程（第６の工程）では、熱酸化あるいはラジカル酸化法等により、半導体基板ＳＢ及びゲート電極２０３を覆うように第２の絶縁膜２０７を形成する。第２の絶縁膜２０７の厚さは、例えば、数ｎｍ〜数十ｎｍ程度である。具体的には、３〜１０ｎｍが好ましい。第２の絶縁膜２０７は、例えば、シリコン酸化物で形成する。
【００２１】
図１（ｉ）に示す工程では、光電変換部ＰＤが配されるべき領域に開口２０９ａを有したレジストパターン２０９を、半導体基板ＳＢ及び第２の絶縁膜２０７を覆うように形成する。レジストパターン２０９は、例えば、レジストを塗布した後に露光・現像を行ってレジストをパターニングすることにより形成される。
【００２２】
そして（第７の工程）、レジストパターン２０９をマスクとして、第２の絶縁膜２０７を介して第２導電型の不純物イオンを半導体基板ＳＢに注入する。第２導電型は、第１導電型と反対導電型である。すなわち、第２の絶縁膜２０７をバッファー膜としてイオン注入を行う。これにより、光電変換部ＰＤにおける表面領域２０８を形成するとともに、半導体領域２０６ｉにおける表面領域２０８の下に配された領域を光電変換部ＰＤにおける電荷蓄積領域２０６とする。ここで、光電変換部ＰＤは、光に応じた電荷を発生させて蓄積する。表面領域２０８は、電荷蓄積領域２０６の暗電流を抑制するように電荷蓄積領域２０６を保護するための領域である。電荷蓄積領域２０６は、発生した電荷を蓄積するための領域である。
【００２３】
ここで、イオン注入は、ボロンあるいはフッ化ボロンイオンを１Ｅ１３〜１Ｅ１４（ｃｍ−２）のドーズ量で飛程が第２の絶縁膜２０７と半導体基板との界面近傍となるエネルギーで行なう。光電変換部ＰＤから電荷電圧変換部への電荷の転送を効率よく行なうために、表面領域２０８は、ゲート電極２０４の上方から半導体領域２０６ｉへ向かうように傾斜した角度で注入して形成することが好ましい。
【００２４】
図１（ｊ）に示す工程では、第２の絶縁膜２０７における光電変換部ＰＤ及びゲート電極２０３の上に配された部分を覆うように絶縁膜２１０を形成する。絶縁膜２１０は、光電変換部ＰＤにおける光の反射を低減する反射防止膜として機能する。これにより、光電変換部ＰＤの感度を向上させることができる。ここで、絶縁膜２１０は、それぞれ、波長５５０ｎｍのグリーン光の光電変換部ＰＤにおける光の反射が最小となるような膜厚を有していることが好ましい。絶縁膜２１０の厚さは、例えば、４０〜５０ｎｍである。
【００２５】
ここで、光電変換装置２００が低ノイズで動作するためには、光電変換部ＰＤを空乏化させる必要がある。すなわち、ゲート電極２０３とウエル領域２０１との間に電圧を印加して電荷蓄積領域２０６に蓄積された電荷を電荷電圧変換部へ転送する際に、電荷蓄積領域２０６の全領域を空乏化させることが好ましい。電荷蓄積領域２０６の略全領域を空乏化させるために必要なゲート電極２０３とウエル領域２０１と間の電圧を、空乏化電圧と呼ぶことにする。空乏化電圧が印加された時に電荷蓄積領域２０６に蓄積可能な電荷量は、光電変換部の飽和電荷量を決める。空乏化電圧は、表面領域２０８の不純物濃度、注入プロファイルの深さ、面積などで変化するが、特に表面領域２０８の注入プロファイルにより最も大きな影響を受ける。光電変換装置２００内で各光電変換部ＰＤの空乏化電圧が均一になるように形成できれば、光電変換装置２００内における各光電変換部ＰＤの飽和電荷量を向上させることが容易になる。すなわち、光電変換部ＰＤの飽和電荷量を向上させるためには、表面領域２０８の注入プロファイルのばらつきを抑制する必要がある。
【００２６】
仮に、図１（ｆ）に示す工程で第１の部分２０２１を除去せずに残す場合を考える。第１の部分２０２１は、図１（ｃ）に示す工程で第１の絶縁膜２０２ｉの表面をエッチングすることにより形成された部分である。このエッチング量は、エッチング装置の状態により、半導体基板ＳＢの面内でばらつく傾向にある。すなわち、半導体基板ＳＢ上に複数の光電変換装置を形成する場合、複数の光電変換装置の間でエッチング量がばらつく。また、光電変換装置内に複数の光電変換部を形成する場合、複数の光電変換部の間でエッチング量がばらつく。これにより、複数の光電変換部を覆う複数の第１の部分２０２１の厚さが、複数の光電変換部の間でばらつく。この場合、図１（ｉ）に示す工程で、複数の光電変換部の間でばらつきの大きい厚さを有する第１の部分２０２１を介して第２導電型の不純物イオンを半導体基板ＳＢに注入することになる。この結果、表面領域２０８の注入プロファイルが複数の光電変換部の間で大きくばらつくことになる。
【００２７】
また、電荷蓄積領域２０６を形成するためのイオン注入時に混入する金属不純物が第１の部分２０２１に取り込まれる。そのため、表面領域２０８を形成するためのイオン注入時に第１の部分２０２１に取り込まれた金属不純物がノックオン現象により電荷蓄積領域２０６に放出される可能性がある。電荷蓄積領域１２１が金属不純物を含んでいると、光電変換部ＰＤ内に金属不純物に起因した暗電流が発生する。この結果、光電変換部ＰＤで発生した電荷に応じて得られる画像に白傷（ホワイトスポット）欠陥が混入する。少しの出力される信号の異常も白傷となって画像に大きな影響を与えるため、光電変換装置において金属汚染は大きな問題である。
【００２８】
それに対して、本実施形態では、図１（ｆ）に示す工程で第１の部分２０２１を除去した後、図１（ｈ）に示す工程で半導体基板ＳＢ及びゲート電極２０３を覆うように第２の絶縁膜２０７を形成している。形成された第２の絶縁膜２０７の厚さは、半導体基板ＳＢの面内でのばらつきが、第１の部分２０２１に比べて小さい。そして、図１（ｉ）に示す工程で、複数の光電変換部の間でのばらつきの小さい厚さを有する第２の絶縁膜２０７を介して第２導電型の不純物イオンを半導体基板ＳＢに注入する。この結果、光電変換部ＰＤにおける表面表域２０８の注入プロファイルのばらつきを抑制することができる。すなわち、本実施形態によれば、絶縁膜を介してイオン注入を行った場合に光電変換部における表面表域の注入プロファイルのばらつきを抑制することができる。さらに、第２の絶縁膜２０７は、第１の部分２０２１より厚い。これにより、図１（ｉ）に示す工程では、第２の絶縁膜２０７を介してイオン注入を行うことにより、第１の部分２０２１を介してイオン注入を行った場合に比べて、半導体基板ＳＢ内の浅い位置に容易に表面表域２０８を形成することができる。
【００２９】
また、図１（ｆ）に示す工程で第１の部分２０２１を除去するので、図１（ｉ）に示す工程で金属不純物が半導体基板ＳＢに混入することを低減できる。
【００３０】
このように、本実施形態に係る製造方法によれば、表面領域の注入プロファイルが均一で、半導体基板内への金属不純物の混入が低減された光電変換装置を得ることができる。この方法で得られる光電変換装置は、暗電流あるいは欠陥画素が低減され、均一で大きな飽和電荷量を有する。
【００３１】
次に、本発明の光電変換装置を適用した撮像システムの一例を図２に示す。
【００３２】
撮像システム９０は、図２に示すように、主として、光学系、撮像装置８６及び信号処理部を備える。光学系は、主として、シャッター９１、撮影レンズ９２及び絞り９３を備える。撮像装置８６は、光電変換装置２００を含む。信号処理部は、主として、撮像信号処理回路９５、Ａ／Ｄ変換器９６、画像信号処理部９７、メモリ部８７、外部Ｉ／Ｆ部８９、タイミング発生部９８、全体制御・演算部９９、記録媒体８８及び記録媒体制御Ｉ／Ｆ部９４を備える。なお、信号処理部は、記録媒体８８を備えなくても良い。
【００３３】
シャッター９１は、光路上において撮影レンズ９２の手前に設けられ、露出を制御する。
【００３４】
撮影レンズ９２は、入射した光を屈折させて、撮像装置８６の光電変換装置２００の撮像面に被写体の像を形成する。
【００３５】
絞り９３は、光路上において撮影レンズ９２と光電変換装置２００との間に設けられ、撮影レンズ９２を通過後に光電変換装置２００へ導かれる光の量を調節する。
【００３６】
撮像装置８６の光電変換装置２００は、光電変換装置２００の撮像面に形成された被写体の像を画像信号に変換する。撮像装置８６は、その画像信号を光電変換装置２００から読み出して出力する。
【００３７】
撮像信号処理回路９５は、撮像装置８６に接続されており、撮像装置８６から出力された画像信号を処理する。
【００３８】
Ａ／Ｄ変換器９６は、撮像信号処理回路９５に接続されており、撮像信号処理回路９５から出力された処理後の画像信号（アナログ信号）をデジタル信号へ変換する。
【００３９】
画像信号処理部９７は、Ａ／Ｄ変換器９６に接続されており、Ａ／Ｄ変換器９６から出力された画像信号（デジタル信号）に各種の補正等の演算処理を行い、画像データを生成する。この画像データは、メモリ部８７、外部Ｉ／Ｆ部８９、全体制御・演算部９９及び記録媒体制御Ｉ／Ｆ部９４などへ供給される。
【００４０】
メモリ部８７は、画像信号処理部９７に接続されており、画像信号処理部９７から出力された画像データを記憶する。
【００４１】
外部Ｉ／Ｆ部８９は、画像信号処理部９７に接続されている。これにより、画像信号処理部９７から出力された画像データを、外部Ｉ／Ｆ部８９を介して外部の機器（パソコン等）へ転送する。
【００４２】
タイミング発生部９８は、撮像装置８６、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７に接続されている。これにより、撮像装置８６、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７へタイミング信号を供給する。そして、撮像装置８６、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７がタイミング信号に同期して動作する。
【００４３】
全体制御・演算部９９は、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４に接続されており、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４を全体的に制御する。
【００４４】
記録媒体８８は、記録媒体制御Ｉ／Ｆ部９４に取り外し可能に接続されている。これにより、画像信号処理部９７から出力された画像データを、記録媒体制御Ｉ／Ｆ部９４を介して記録媒体８８へ記録する。
【００４５】
以上の構成により、光電変換装置２００において良好な画像信号が得られれば、良好な画像（画像データ）を得ることができる。
【図１】
2010283306.tif 000003
【図２】
2010283306.tif 000004