(57)【要約】【課題】回路構成を小型化し、且つ回路の特性の変動を抑制する。【解決手段】一端にアナログ駆動信号が入力されるインダクタ５０と、静電容量が固定され一方の電極が前記インダクタの他端に接続され他方の電極が接地されたコンデンサ５２とを有するフィルタ３４、及びコンデンサ５２に並列に接続されて任意のものがアナログ駆動信号に応じて駆動する複数の圧電素子１１を備え、デジタル信号処理部３０が、圧電素子１１を駆動させる所定の信号を発生させ、出力端子から出力されアナログ信号からデジタル信号に変換された負荷電圧及びデジタル駆動信号に基づいて圧電素子１１に流れる電流の大きさを示す負荷電流信号を導出し、前記所定の信号を負荷電流信号で減算してデジタル駆動信号として出力し、スイッチング電圧増幅回路３２が出力されたデジタル駆動信号に基づいてスイッチング動作を行ってアナログ駆動信号を生成しインダクタ５０の一端に出力する。【選択図】図４
2010046989.tif 000002
【特許請求の範囲】
【請求項１】
一端にアナログ駆動信号が入力されるインダクタと、静電容量が固定され一方の電極が前記インダクタの他端に接続され他方の電極が接地されたコンデンサと、を有するフィルタと、
前記コンデンサに対してそれぞれ並列に接続され、かつ、任意のものが前記インダクタの一端に入力されたアナログ駆動信号に応じて駆動する複数の容量性負荷と、
前記インダクタの他端から出力された負荷電圧をアナログ信号からデジタル信号に変換する変換手段と、
前記容量性負荷を駆動させるための所定の信号を発生させると共に、前記変換手段でデジタル信号に変換された前記負荷電圧及びデジタル駆動信号に基づいて前記容量性負荷に流れる電流の大きさを示す信号を導出し、前記所定の信号を前記導出した前記電流の大きさを示す信号で減算し、当該減算後の信号を前記デジタル駆動信号として出力する信号処理手段と、
前記信号処理手段から出力された前記デジタル駆動信号に基づいてスイッチング動作を行って前記アナログ駆動信号を生成し、生成した前記アナログ駆動信号を前記インダクタの一端に出力するスイッチング手段と、
を備えた容量性負荷の駆動回路。
【請求項２】
前記信号処理手段は、前記変換手段でデジタル信号に変換された前記負荷電圧及び前記デジタル駆動信号により示される電圧を用いた以下の数式により示される状態方程式から、前記容量性負荷に流れる電流の大きさに比例した値を算出する請求項１記載の容量性負荷の駆動回路。
【数１】
2010046989.tif 000017
ここで、前記負荷電圧をｘ１、前記容量負荷に流れる電流の大きさに比例した値をｘ２とした場合のｘ１，ｘ２とで構成される状態ベクトルをｘとし、ｕを前記デジタル駆動信号により示される電圧とし、係数Ａを前記コンデンサと前記容量性負荷との静電容量及び前記インダクタによって決定されるシステム行列、係数Ｂを前記負荷電圧と前記状態ベクトルとの関係を示す係数で構成されるベクトルとする。
【請求項３】
複数種類の前記係数Ａ及び前記係数Ｂの値を記憶した記憶手段を更に備え、
前記信号処理手段は、前記記憶手段に記憶された複数種類の前記係数Ａ及び前記係数Ｂの値のうち、何れかを用いて前記容量性負荷に流れる電流の大きさに比例した値を算出する請求項２記載の容量性負荷の駆動回路。
【請求項４】
前記所定の信号が入力され、前記所定の信号に対して前記フィルタによって抑制される前記アナログ駆動信号の周波数領域を強調する強調手段を更に備え、
前記信号処理手段は、前記強調手段から出力された信号を前記導出した電流の大きさを示す信号で減算し、当該減算後の信号を前記デジタル駆動信号として前記スイッチング手段に出力する請求項１〜請求項３の何れか１項記載の容量性負荷の駆動回路。
【請求項５】
前記所定の信号と前記変換手段でデジタル信号に変換された前記負荷電圧との偏差が入力され、当該偏差を抑制する値を示す信号を出力するフィードバック補償手段を更に備え、
前記信号処理手段は、前記減算後の信号に前記フィードバック補償手段から出力された信号を加算し、当該加算後の信号を前記デジタル駆動信号として前記スイッチング手段に出力する請求項１〜請求項４の何れか１項記載の容量性負荷の駆動回路。
【請求項６】
前記所定の信号が入力され、予め定められた周波数以下の信号を出力するフィルタ手段を更に備え、
前記フィードバック補償手段は、前記フィルタ手段から出力された信号と前記変換手段でデジタル信号に変換された前記負荷電圧との差が入力される請求項５記載の容量性負荷の駆動回路。
【請求項７】
複数の容量性負荷を有し、各容量性負荷に印加される負荷電圧が変化することで圧力室に収容されている液体が吐出される圧電ヘッドと、
前記圧電ヘッドに設けられた前記容量性負荷を駆動する請求項１〜請求項６の何れか１項記載の容量性負荷の駆動回路と、
を備えた液滴噴射装置。
【請求項８】
複数の容量性負荷を有し、各容量性負荷に印加される負荷電圧が変化することで圧力室に収容されている液体が吐出される圧電ヘッドと、
各々異なるアナログ駆動信号を出力する請求項１〜請求項６の何れか１項記載の複数の容量性負荷の駆動回路と、
前記複数の容量性負荷の駆動回路の各々から出力される複数のアナログ駆動信号のうち、一種類のアナログ駆動信号を前記容量性負荷に出力する出力手段と、
を備えた液滴噴射装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、容量性負荷の駆動回路及び液滴噴射装置に関する。
【背景技術】
【０００２】
従来、インクジェットヘッドの駆動回路は、圧電ヘッド内に設けられた圧電素子にアナログ駆動信号を供給することによって、圧電素子に対応して設けられたノズルからインク滴を吐出する。圧電素子は容量性の素子であるため、同時に駆動する圧電素子の数が多くなるほど駆動回路の負荷である静電容量が大きくなってしまう。そのため、圧電素子に入力される駆動信号の波形が変化し、安定した動作を実現できない問題がある。
【０００３】
そこで、特許文献１では、安定した動作で容量性負荷を駆動することができる容量性負荷の駆動回路が開示されている。
【０００４】
特許文献１では、同文献の図１に示すように、容量性負荷である複数の圧電アクチュエータ１２４1〜１２４nによって第１フィルタ３６の遮断周波数が変動する恐れがある。そこで、第１帰還回路４３によって第１フィルタ３６の出力を演算増幅器３０の反転入力端子に帰還することによって、第１フィルタ３６の遮断周波数の変動が抑制されている。
【０００５】
また、第１フィルタ３６は抵抗Ｒ３を含んでおり、第１フィルタ３６より時定数の小さい第２フィルタ３８を備えた第２帰還回路４１によって、デジタル電力増幅器３４の出力を、第２フィルタ３８を介して演算増幅器３０の反転入力端子に帰還するので、インクジェットヘッド駆動回路１０の動作の安定化を図っている。
【特許文献１】特開２００５−３２９７１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、回路構成を小型化し、且つ回路の特性の変動を抑制することができる容量性負荷の駆動回路、及び容量性負荷の駆動回路を用いて液滴を噴射する液滴噴射装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、請求項１に記載の発明は、一端にアナログ駆動信号が入力されるインダクタと、静電容量が固定され一方の電極が前記インダクタの他端に接続され他方の電極が接地されたコンデンサと、を有するフィルタと、前記コンデンサに対してそれぞれ並列に接続され、かつ、任意のものが前記インダクタの一端に入力されたアナログ駆動信号に応じて駆動する複数の容量性負荷と、前記インダクタの他端から出力された負荷電圧をアナログ信号からデジタル信号に変換する変換手段と、前記容量性負荷を駆動させるための所定の信号を発生させると共に、前記変換手段でデジタル信号に変換された前記負荷電圧及びデジタル駆動信号に基づいて前記容量性負荷に流れる電流の大きさを示す信号を導出し、前記所定の信号を前記導出した前記電流の大きさを示す信号で減算し、当該減算後の信号を前記デジタル駆動信号として出力する信号処理手段と、前記信号処理手段から出力された前記デジタル駆動信号に基づいてスイッチング動作を行って前記アナログ駆動信号を生成し、生成した前記アナログ駆動信号を前記インダクタの一端に出力するスイッチング手段と、を備えている。
【０００８】
また、請求項２に記載の発明は、請求項１に記載の発明において、前記信号処理手段が、前記変換手段でデジタル信号に変換された前記負荷電圧及び前記デジタル駆動信号により示される電圧を用いた以下の数式により示される状態方程式から、前記容量性負荷に流れる電流の大きさに比例した値を算出する。
【０００９】
【数１】
2010046989.tif 000003
ここで、前記負荷電圧をｘ１、前記容量負荷に流れる電流の大きさに比例した値をｘ２とした場合のｘ１，ｘ２とで構成される状態ベクトルをｘとし、ｕを前記デジタル駆動信号により示される電圧とし、係数Ａを前記コンデンサと前記容量性負荷との静電容量及び前記インダクタによって決定されるシステム行列、係数Ｂを前記負荷電圧と前記状態ベクトルとの関係を示す係数で構成されるベクトルとする。
【００１０】
また、請求項３に記載の発明は、請求項２に記載の発明において、複数種類の前記係数Ａ及び前記係数Ｂの値を記憶した記憶手段を更に備え、前記信号処理手段が、前記記憶手段に記憶された複数種類の前記係数Ａ及び前記係数Ｂの値のうち、何れかを用いて前記容量性負荷に流れる電流の大きさに比例した値を算出する。
【００１１】
また、請求項４に記載の発明は、請求項１〜請求項３の何れか１項記載の発明において、前記所定の信号が入力され、前記所定の信号に対して前記フィルタによって抑制される前記アナログ駆動信号の周波数領域を強調する強調手段を更に備え、前記信号処理手段が、前記強調手段から出力された信号を前記導出した電流の大きさを示す信号で減算し、当該減算後の信号を前記デジタル駆動信号として前記スイッチング手段に出力する。
【００１２】
また、請求項５に記載の発明は、請求項１〜請求項４の何れか１項記載の発明において、前記所定の信号と前記変換手段でデジタル信号に変換された前記負荷電圧との偏差が入力され、当該偏差を抑制する値を示す信号を出力するフィードバック補償手段を更に備え、前記信号処理手段が、前記減算後の信号に前記フィードバック補償手段から出力された信号を加算し、当該加算後の信号を前記デジタル駆動信号として前記スイッチング手段に出力する。
【００１３】
また、請求項６に記載の発明は、請求項５に記載の発明において、前記所定の信号が入力され、予め定められた周波数以下の信号を出力するフィルタ手段を更に備え、前記フィードバック補償手段が、前記フィルタ手段から出力された信号と前記変換手段でデジタル信号に変換された前記負荷電圧との差が入力される。
【００１４】
一方、上記目的を達成するために、請求項７に記載の発明は、複数の容量性負荷を有し、各容量性負荷に印加される負荷電圧が変化することで圧力室に収容されている液体が吐出される圧電ヘッドと、前記圧電ヘッドに設けられた前記容量性負荷に、アナログ駆動信号を出力する請求項１〜請求項６の何れか１項記載の容量性負荷の駆動回路と、を備えた液滴噴射装置である。
【００１５】
また、請求項８に記載の発明は、複数の容量性負荷を有し、各容量性負荷に印加される負荷電圧が変化することで圧力室に収容されている液体が吐出される圧電ヘッドと、各々異なるアナログ駆動信号を出力する請求項１〜請求項６の何れか１項記載の複数の容量性負荷の駆動回路と、前記複数の容量性負荷の駆動回路の各々から出力される前記アナログ駆動信号が入力され、入力された複数のアナログ駆動信号のうち、一種類のアナログ駆動信号を前記容量性負荷に出力する出力手段と、を備えた液滴噴射装置である。
【発明の効果】
【００１６】
請求項１、及び請求項７に記載の発明によれば、本発明を適用しない場合に比較して、回路構成を小型化し、且つ回路の特性の変動を抑制することができる、という優れた効果を有する。
【００１７】
また、請求項２に記載の発明によれば、本発明を適用しない場合に比較して、簡易に容量性負荷に流れる電流の大きさに比例した値を算出することができる、という優れた効果を有する。
【００１８】
また、請求項３に記載の発明によれば、本発明を適用しない場合に比較して、容量性負荷に流れる電流の大きさに比例した値を算出するための係数を容易に変更することができる、という優れた効果を有する。
【００１９】
また、請求項４に記載の発明によれば、本発明を適用しない場合に比較して、フィルタを通過する駆動信号の周波数領域を広げることができる、という優れた効果を有する。
【００２０】
また、請求項５に記載の発明によれば、本発明を適用しない場合に比較して、容量性負荷の容量が変化しても、駆動回路の特性の変動を抑制することができる、という優れた効果を有する。
【００２１】
また、請求項６に記載の発明によれば、デジタル駆動信号に含まれるノイズ成分を除去することができる、という優れた効果を有する。
【００２２】
更に、請求項８に記載の発明によれば、複数のアナログ駆動信号のうち、選択された一つのアナログ駆動信号を容量性負荷に入力することができる、という優れた効果を有する。
【発明を実施するための最良の形態】
【００２３】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
［第１の実施の形態］
まず、図１を参照して、本実施の形態に係るインクジェットプリンタ１の全体構成を説明する。
【００２４】
図１は、本発明の実施の形態に係るインクジェットプリンタ１の構成を示すブロック図である。インクジェットプリンタ１は、インクを吐出する圧電ヘッド１０と、インクの吐出を制御する制御ユニット２０と、を備えている。
【００２５】
圧電ヘッド１０は、ｎ（ｎは自然数）個の容量性負荷である圧電素子１１１〜１１ｎをそれぞれ含んだ噴射素子を集積した噴射素子群と、各圧電素子１１１〜１１ｎにそれぞれ直列に接続され、オン又はオフに切り替えられるｎ個の伝送ゲート１２１〜１２ｎと、任意の圧電素子１１１〜１１ｎを選択するために伝送ゲート１２１〜１２ｎのオン又はオフを制御するピエゾ選択回路１３と、を備えている。
【００２６】
なお、符号の下付き数字（１〜ｎ）は各々の圧電素子又は伝送ゲートを区別するときに用いるが、区別する必要がないときは下付き数字を省略する。
【００２７】
図２は、噴射素子の構成を示す図である。圧電ヘッド１０は、図２に示す噴射素子を数１００〜１０００程度集積したものである。各噴射素子では、圧電素子１１に電圧が印加されると、圧電素子１１の変動に応じて振動板１１ａが振動し、インク液が充填された圧力室１１ｂの体積が変化し、これにより液滴がノズル１１ｃから噴射される。
【００２８】
制御ユニット２０は、圧電ヘッド１０を駆動させる駆動回路２１と、画像データを記憶する画像メモリ２２と、制御データを記憶する制御メモリ２３と、全体の制御を司るＣＰＵ（Central Processing Unit）２４と、を備えており、各々バスを介して接続される。
【００２９】
ＣＰＵ２４は、制御メモリ２３に記憶されている制御データを用いて、駆動回路２１に圧電素子１１を駆動させるためのアナログ駆動信号を発生させる。また、ＣＰＵ２４は、画像メモリ２２に記憶されている画像データに基づいて、噴射素子を選択すべく、その噴射素子に対応する伝送ゲート１２がオンになるように、圧電ヘッド１０のピエゾ選択回路１３を制御する。
【００３０】
駆動回路２１は、例えば図３に示すアナログ駆動信号を圧電ヘッド１０に供給する。噴射周波数が高くなるほど、アナログ駆動信号の周波数領域は広くなり、図３の例では数１００ｋＨｚに及ぶ。
【００３１】
図４に、駆動回路２１の構成を示す。
【００３２】
駆動回路２１は、デジタル信号処理部３０、スイッチング電圧増幅回路３２、フィルタ３４、及び電圧検出回路３６を備えている。
【００３３】
デジタル信号処理部３０は、圧電素子１１を駆動させるためのデジタル駆動信号を出力し、スイッチング電圧増幅回路３２に出力する。
【００３４】
スイッチング電圧増幅回路３２は、デジタルパルス幅変調回路（以下、「デジタルＰＷＭ４０」という。）４０、ゲートドライブ回路４２、例えばＭＯＳＦＥＴで構成された第１トランジスタＴＲ１及び第２トランジスタＴＲ２を備え、デジタル信号処理部３０から出力されたデジタル駆動信号に基づいてスイッチング動作を行ってアナログ駆動信号を生成する。
【００３５】
上記デジタルＰＷＭ４０の入力端子は、デジタル信号処理部３０の出力端子に接続されており、デジタル駆動信号が入力され、当該デジタル駆動信号を所定のパルス幅に変調して出力する。
【００３６】
また、デジタルＰＷＭ４０の出力端子は、ゲートドライブ回路４２の入力端子に接続され、ゲートドライブ回路４２の第１出力端子は第１トランジスタＴＲ１のゲートに接続され、その第２出力端子は第２トランジスタＴＲ２のゲートに接続されている。
【００３７】
そして、第１トランジスタＴＲ１のソースには、高電圧電源４４から出力される電圧ＶＤＤが印加され、第１トランジスタＴＲ１のドレインは、第２トランジスタＴＲ２のドレインに接続され、第２トランジスタＴＲ２のソースは接地されている。そして、第１トランジスタＴＲ１のドレイン（第２トランジスタＴＲ２のドレイン）がスイッチング電圧増幅回路３２の出力端子となる。スイッチング電圧増幅回路３２の出力端子は、フィルタ３４の入力端子に接続されている。
【００３８】
ゲートドライブ回路４２は、デジタルＰＷＭ４０から出力されたデジタル駆動信号の振幅を、トランジスタＴＲ１，ＴＲ２が動作可能な電圧に増幅する。そして、ゲートドライブ回路４２は、デジタルＰＷＭ４０からのパルス信号が論理‘１’のときは、トランジスタＴＲ１をオンにする電圧を出力すると共にトランジスタＴＲ２をオフにする電圧を出力する。また、ゲートドライブ回路４２は、パルス信号が論理‘０’のときは、トランジスタＴＲ１をオフにする電圧を出力すると共にトランジスタＴＲ２をオンにする電圧を出力する。これにより、トランジスタＴＲ１，ＴＲ２は、ゲートドライブ回路４２から出力されたパルス信号に従って、相補的にスイッチング動作を行うことができ、スイッチング電圧増幅回路３２の出力端子から出力される電圧Ｖ１はチャネル抵抗による電圧降下を除くと電圧ＶＤＤに等しい。なお、上記電圧Ｖ１の信号がアナログ駆動信号である。
【００３９】
ここで、スイッチング電圧増幅回路３２に、入力可能な最大電圧をＶＴとすると、最大出力電圧は電圧ＶＤＤであるため、スイッチング電圧増幅回路３２の電圧増幅率ｇＶは式２で与えられる
【００４０】
【数２】
2010046989.tif 000004
また、フィルタ３４は、一端にアナログ駆動信号が入力されるインダクタ５０と、静電容量が固定され一方の電極がインダクタ５０の他端に接続され他方の電極が接地されたコンデンサ５２とを有し、入力されたアナログ駆動信号の搬送波成分を除去する。
【００４１】
ところで、圧電素子１１１〜１１ｎは、コンデンサ５２に対してそれぞれ並列に接続される。従ってフィルタ３４の周波数特性は、インダクタ５０のインダクタンスＬ、コンデンサ５２の静電容量Ｃ０、及び駆動される圧電素子１１１〜１１ｎの個数によって容量が変化する静電容量ＣＬによって決まる。
【００４２】
図５は、本実施の形態に係るフィルタ３４の周波数特性を示すグラフの一例である。
【００４３】
同図に示すように、本実施の形態に係るフィルタ３４は、１００ｋＨｚを超えた辺りで共振する特性を有しており、当該共振を生じる周波数の大きさは、静電容量ＣＬの大きさによっても変化する。
【００４４】
ここで、コンデンサ５２の静電容量Ｃ０と駆動させる圧電素子１１の数によって変化する静電容量ＣＬの合計を静電容量Ｃとすると、フィルタ３４の共振周波数ｆ０は式３で表され、フィルタ３４の角周波数ω０は式４で表される。
【００４５】
【数３】
2010046989.tif 000005
【００４６】
【数４】
2010046989.tif 000006
またフィルタ３４の入力Ａから出力Ｂ（図４参照）までの伝達関数Ｆ（ｓ）は式５で表される。
【００４７】
【数５】
2010046989.tif 000007
なお、ｓはラプラス変数であり、周波数ｆとの関係を式６で定義する。
【００４８】
【数６】
2010046989.tif 000008
また、スイッチング電圧増幅回路３２の入力Ｃからフィルタ３４の出力Ｂまでの伝達関数をＰ（ｓ）とすると、式２と式５の積である式７で表される。
【００４９】
【数７】
2010046989.tif 000009
そしてフィルタ３４の出力端子は、電圧検出回路３６に接続されている。
【００５０】
電圧検出回路３６は、フィルタ３４の出力電圧、すなわち圧電素子１１に印加される電圧（以下、「負荷電圧」という。）を抵抗Ｒ１，Ｒ２で分圧した後、バッファアンプ６０を介してアナログデジタル変換器（以下、「ＡＤＣ」という。）６２によって、負荷電圧をアナログ信号からデジタル信号に変換し、デジタル信号に変換された負荷電圧（以下、「デジタル負荷電圧信号」という。）をデジタル信号処理部３０に出力する。
【００５１】
ここで、式７で示されるフィルタ３４の特性は、一例として図５に示したように、共振特性を有している。このため、当該共振特性を抑制（以下、「安定化」という。）するために、本実施の形態に係る駆動回路２１は、デジタル信号処理部３０に安定化補償器を備える。
【００５２】
上記安定化を行うために、例えば、負荷電圧を微分し、微分した負荷電圧を用いてフィードバックすることが考えられる。
【００５３】
この場合、電圧検出回路３６の分圧比をｇｓとし、フィードバックゲインをＴＤとすると、安定化補償器の伝達関数Ｈ（ｓ）は、式８で表され、フィルタ３４と安定化補償器とによる伝達関数Ｑ（ｓ）は、式９で表される。なお、式９で表されるＱ（ｓ）を制御対象という。
【００５４】
【数８】
2010046989.tif 000010
【００５５】
【数９】
2010046989.tif 000011
しかし、微分演算をデジタル信号処理によって行うと、わずかな負荷電圧の変化に対して敏感に応答する可能性がある。
【００５６】
そこで、圧電素子１１に流れる電流は、負荷電圧の微分値に比例するため、当該電流を検出し、検出した電流の値を用いてフィードバックを行うことが考えられる。しかし、圧電素子１１に流れる電流を検出するためには、装置構成が複雑になる可能性がある。
【００５７】
そこで、本実施の形態に係る駆動回路２１では、安定化補償器を、デジタル駆動信号とデジタル負荷電圧信号とから、圧電素子１１に流れる電流の大きさを推定（導出）する状態推定機構として構成する。
【００５８】
次に、図６を参照して、上記状態推定機構として構成された安定化補償器７０を備えたデジタル信号処理部３０の電気系の要部構成を説明する。
【００５９】
デジタル信号処理部３０は、安定化補償器７０の他に、駆動信号発生器７２及び加減算器７４Ａを備えている。
【００６０】
駆動信号発生器７２は、圧電素子１１を駆動させるための所定のデジタル信号Ｄ０を発生させ、駆動信号発生器７２で発生されたデジタル信号Ｄ０はレジスタ７６Ｒに記憶される。
【００６１】
加減算器７４Ａは、安定化補償器７０で導出された圧電素子１１に流れる電流の大きさを示すデジタル信号（以下、「デジタル負荷電流信号」という。）とレジスタ７６Ｒに記憶されたデジタル信号Ｄ０とを減算することで、デジタル駆動信号を導出する。加減算器７４Ａで導出されたデジタル駆動信号はレジスタ７６Ｕｏｕｔ及びレジスタ７６Ｕに記憶される。
【００６２】
一方、安定化補償器７０は、ＡＤＣ６２から出力されたデジタル負荷電圧信号を記憶するレジスタ７６Ｙ、及び加減算器７４Ａから出力されたデジタル駆動信号を記憶するレジスタ７６Ｕと接続され、デジタル負荷電圧信号及びデジタル駆動信号に基づいて、デジタル負荷電流信号を導出する。
【００６３】
本実施の形態に係る安定化補償器７０は、負荷電圧をｘ１、圧電素子１１に流れる電流の大きさに比例した値をｘ２とした場合のｘ１，ｘ２とで構成される状態ベクトルをｘとし、ｕをデジタル駆動信号により示される電圧とし、Ａをコンデンサ５２と圧電素子１１との静電容量Ｃ及びインダクタ５０のインダクタンスＬによって決定されるシステム行列、Ｂを負荷電圧と状態ベクトルｘとの関係を示す係数で構成されるベクトルとし、式１０で表される状態方程式からデジタル負荷電流信号を算出する。
【００６４】
【数１０】
2010046989.tif 000012
さらに、式１０に表される状態方程式は、式４に示すフィルタ３４の伝達関数を用いて式１１のように表される。
【００６５】
【数１１】
2010046989.tif 000013
そして、本実施の形態に係る安定化補償器７０は、式１１により示されるｘ２をデジタル負荷電流信号として導出する。なお、安定化補償器７０で導出したデジタル負荷電流信号は、レジスタ７６Ｖに記憶される。
【００６６】
次に図７を参照して、本実施の形態に係るデジタル信号処理部３０によって実行される処理の順番を説明する。
【００６７】
処理Ａでは、サンプリング信号がデジタル信号処理部３０に供給されると、レジスタ７６Ｙに記憶されたデジタル負荷電圧信号及びレジスタ７６Ｕに記憶されたデジタル駆動信号を安定化補償器に出力し、次の処理Ｂ１に移行する。
【００６８】
処理Ｂ１では、安定化補償器７０でデジタル負荷電流信号を演算により導出し、デジタル負荷電流信号をレジスタ７６Ｖに記憶させ、次の処理Ｂ２に移行する。
【００６９】
処理Ｂ２では、レジスタ７６Ｖに記憶されたデジタル負荷電流信号及びレジスタ７６Ｒに記憶されたデジタル信号Ｄ０を加減算器７４Ａに出力し、加減算器７４Ａでデジタル信号Ｄ０からデジタル負荷電流信号を減算し、当該減算により得られたデジタル駆動信号をレジスタ７６Ｕｏｕｔ及びレジスタ７６Ｕに記憶させ、次の処理Ｃに移行する。
【００７０】
処理Ｃでは、レジスタ７６Ｕｏｕｔに記憶されたデジタル駆動信号をデジタルＰＷＭ４０に出力する。
【００７１】
図８は、本実施の形態に係るフィルタ３４に、上述した安定化補償器７０を用いたフィードバックを行った場合の制御対象であるＱ（ｓ）の周波数特性の一例を示すグラフである。同図によれば、図４に示される周波数特性のグラフに比べて共振が抑制されたことが分かる。これにより、安定化された系は、１００ｋＨｚ辺りを遮断周波数とする低域通過フィルタとして機能する。なお、静電容量ＣＬの大きさが変化すれば、当該周波数特性も変化する。
［第２の実施の形態］
本第２の実施の形態では、フィルタ３４によって抑制されるアナログ駆動信号の周波数領域（１００ｋＨｚ以上の周波数）を強調する場合の形態例について説明する。
【００７２】
図９を参照して、本第２の実施の形態に係るデジタル信号処理部３０’の電気系の要部構成を説明する。なお、図９における図４と同一の構成部分については図４と同一の符号を付して、その説明を省略する。
【００７３】
同図に示すように、デジタル信号処理部３０’は、フィードフォワード補償器８０を備えている。
【００７４】
フィードフォワード補償器８０の入力端子はレジスタ７６Ｒの出力端子に接続され、フィードフォワード補償器８０にデジタル信号Ｄ０が入力される。一方、フィードフォワード補償器８０の出力端子はレジスタ７６Ｗの入力端子に接続され、レジスタ７６Ｗはフィードフォワード補償器８０から出力されたデジタル信号ＤＷを記憶する。
【００７５】
図１０は、本第２の実施の形態に係るフィードフォワード補償器８０の周波数特性の一例を示すグラフである。同図によれば、周波数が１００ｋＨｚを超えた周波数領域（以下、「高周波領域」という。）から徐々にゲインが増加し、１０００ｋＨｚの辺りでピークとなり、それ以上の周波数で徐々にゲインが減少する。なお、図１０に示す周波数特性は、図８に示す周波数特性を持つフィルタ３４によって抑制されるアナログ駆動信号の周波数領域を強調できる特性とされている。
【００７６】
このように、フィードフォワード補償器８０は、図１０に示す周波数特性を有しているため、フィードフォワード補償器８０に入力されたデジタル信号Ｄ０は高周波領域が強調されたデジタル信号ＤＷとして出力される。
【００７７】
また、フィードフォワード補償器８０の伝達関数Ｄ（ｓ）は、例えば、数１００ｋＨｚを遮断周波数とする低域通過フィルタ９０の伝達関数Ｎ（ｓ）と式９の逆数との積である式１２で表される。
【００７８】
【数１２】
2010046989.tif 000014
そして、図１１に示す本第２の実施の形態に係る駆動回路２１’を構成する各回路の伝達関数を示す模式図からも分かるように、フィードフォワード補償器８０の入力Ｒ（ｓ）からフィルタ３４の出力Ｙ（ｓ）までの伝達関数は、伝達関数Ｎ（ｓ）となる。
【００７９】
次に図１２を参照して、本第２の実施の形態に係るデジタル信号処理部３０’によって実行される処理を説明する。なお、図１２における図７と同一の処理については図７と同一の符号を付して、その説明を省略する。
【００８０】
処理Ａ’では、レジスタ７６Ｙに記憶されたデジタル負荷電圧信号及びレジスタ７６Ｕに記憶されたデジタル駆動信号を安定化補償器７０に出力すると共に、レジスタ７６Ｒに記憶されたデジタル信号Ｄ０をフィードフォワード補償器８０に出力し、次の処理Ｂ１’に移行する。
【００８１】
処理Ｂ１’では、安定化補償器７０でデジタル負荷電流信号を演算により導出し、デジタル負荷電流信号をレジスタ７６Ｖに記憶させると共に、フィードフォワード補償器８０でデジタル信号Ｄ０に対して高周波領域を強調する演算を行い、演算により得られたデジタル信号ＤＷをレジスタ７６Ｗに記憶させる。なお、安定化補償器７０による演算とフィードフォワード補償器８０による演算は並列に実行し、両方の演算が終了した後に次の処理Ｂ２’に移行する。
【００８２】
処理Ｂ２’では、レジスタ７６Ｖに記憶されたデジタル負荷電流信号及びレジスタ７６Ｗに記憶されたデジタル信号ＤＷを加減算器７４Ａに出力し、加減算器７４Ａでデジタル信号ＤＷからデジタル負荷電流信号を減算し、当該減算により得られたデジタル駆動信号をレジスタ７６Ｕｏｕｔ及びレジスタ７６Ｕに記憶させ、次の処理Ｃに移行する。
【００８３】
図１３は、図１１により示される系の周波数特性の一例を示すグラフである。同図によれば、図８に示される周波数特性のグラフに比べて、遮断周波数が高くなっていることが分かる。
【００８４】
また、図１４は、図１１により示される系に対して、デジタル信号Ｄ０を入力した場合に出力されるアナログ駆動信号の時間特性である。同図によれば、静電容量ＣＬの大きさが定格の場合に比べて大きくなった場合は、例えば、領域Ａ，Ｂに示されるようにアナログ駆動信号の電圧の大きさが大きくなることが分かる。これは、図１３に示すように、静電容量ＣＬの大きさが変化すれば周波数特性が変化するためである。
［第３の実施の形態］
本第３の実施の形態では、デジタル信号Ｄ０とデジタル負荷電圧信号との差に基づいて、デジタル駆動信号をフィードバックする場合の形態例について説明する。
【００８５】
図１５を参照して、本第３の実施の形態に係るデジタル信号処理部３０”の電気系の要部構成を説明する。なお、図１５における図９と同一の構成部分については図９と同一の符号を付して、その説明を省略する。
【００８６】
同図に示すように、デジタル信号処理部３０”は、低域通過フィルタ９０、誤差検出器９２、フィードバック補償器９４、及び加減算器７４Ｂを備えている。
【００８７】
低域通過フィルタ９０は、レジスタ７６Ｒと接続され、レジスタ７６Ｒからデジタル信号Ｄ０が入力されると、予め定められた周波数以下のデジタル信号ＤＮを出力し、レジスタ７６Ｎに記憶させる。
【００８８】
誤差検出器９２は、レジスタ７６Ｎとレジスタ７６Ｙと接続され、レジスタ７６Ｎから入力されるデジタル信号ＤＮとレジスタ７６Ｙから入力されるデジタル負荷電圧信号との偏差を算出し、当該偏差を示すデジタル信号ＤＥを出力し、レジスタ７６Ｅに記憶させる。
【００８９】
フィードバック補償器９４は、レジスタ７６Ｅに接続され、レジスタ７６Ｅから入力されるデジタル信号ＤＥに対し演算処理を行い、当該デジタル信号ＤＥにより示される偏差を抑制する値を示すデジタル信号ＤＫを出力し、レジスタ７６Ｋに記憶させる。
【００９０】
なお、本実施の形態に係るフィードバック補償器９４は、上記演算処理として、デジタル信号ＤＥにより示される値に比例した値を算出する比例動作（Ｐ動作）を行うが、これに限らず、積分動作（Ｉ動作）、微分動作（Ｄ動作）、Ｐ動作とＩ動作とを組み合わせた動作（ＰＩ動作）、Ｐ動作とＤ動作とを組み合わせた動作（ＰＤ動作）、及びＰ動作とＩ動作とＤ動作組み合わせた動作（ＰＩＤ動作）の何れかを行ってもよい。さらに、位相を進ませる処理、あるいは位相を遅らせる処理等、他の演算処理を組み合わせてもよい。
【００９１】
また、加減算器７４Ｂは、レジスタ７６Ｋ、及び加減算器７４Ａから出力されたデジタル信号ＤＡを記憶するレジスタ７６Ａと接続されており、レジスタ７６Ａから出力されたデジタル信号ＤＡにデジタル信号ＤＫを加算し、加算により得られた信号をレジスタ７６Ｕ、及びレジスタ７６Ｕｏｕｔがデジタル駆動信号として記憶する。
【００９２】
次に、図１６を参照して、本第３の実施の形態における入力Ｒ（ｓ）から出力Ｙ（ｓ）までの伝達関数について説明する。
【００９３】
フィードバック補償器９４の伝達関数をＫ（ｓ）とすると、入力Ｒ（ｓ）から出力Ｙ（ｓ）までの伝達関数は、次の式１３で表される。
【００９４】
【数１３】
2010046989.tif 000015
ここで、上述した式１２を式１３の伝達関数Ｄ（ｓ）に代入すると、式１４に示すように、式１３は低域通過フィルタ９０の伝達関数Ｎ（ｓ）となる。
【００９５】
【数１４】
2010046989.tif 000016
次に、具体的にフィードバック補償器９４を用いた本第３の実施の形態におけるフィードバックについて説明する。
【００９６】
例えば、圧電素子１１の静電容量ＣＬの大きさが変動し、デジタル負荷電圧信号が低域通過フィルタ９０から出力されたデジタル信号Ｄ０よりも大きくなった場合は、誤差検出器９２から出力されるデジタル信号ＤＥは負の値を示す。そして、デジタル信号ＤＥをフィードバック補償器９４で演算処理し、加減算器７４Ａから出力されたデジタル信号ＤＡに加えることで負荷電圧の大きさは小さくなる。この結果、式１４からも分かるように、負荷電圧は低域通過フィルタ９０から出力されるデジタル信号ＤＮに追従する。
【００９７】
次に図１７を参照して、本第３の実施の形態に係るデジタル信号処理部３０”によって実行される処理の順番を説明する。なお、図１７における図７と同一の処理については図７と同一の符号を付して、その説明を省略する。
【００９８】
処理Ａ”では、レジスタ７６Ｙに記憶されたデジタル負荷電圧信号及びレジスタ７６Ｕに記憶されたデジタル駆動信号を安定化補償器７０に出力すると共に、レジスタ７６Ｒに記憶されたデジタル信号ＤＯをフィードフォワード補償器８０、及び低域通過フィルタ９０に出力し、次の処理Ｂ１”に移行する。
【００９９】
処理Ｂ１”では、安定化補償器７０でデジタル負荷電流信号を演算により導出し、デジタル負荷電流信号をレジスタ７６Ｖに記憶させると共に、フィードフォワード補償器８０でデジタル信号Ｄ０に対して高周波領域を強調する演算を行い、演算により得られたデジタル信号ＤＷをレジスタ７６Ｗに記憶させる。また、低域通過フィルタ９０でデジタル信号Ｄ０に対して予め定められた周波数以下の信号を出力するための演算を行い、演算により得られたデジタル信号ＤＮをレジスタ７６Ｎに記憶させる。なお、安定化補償器７０による演算、フィードフォワード補償器８０による演算、及び低域通過フィルタ９０による演算は並列に実行し、両方の演算が終了した後に次の処理Ｂ２”に移行する。
【０１００】
処理Ｂ２”では、レジスタ７６Ｖに記憶されたデジタル負荷電流信号及びレジスタ７６Ｗに記憶されたデジタル信号ＤＷを加減算器７４Ａに出力し、加減算器７４Ａでデジタル信号ＤＷからデジタル負荷電流信号を減算し、当該減算により得られたデジタル信号ＤＡをレジスタ７６Ａに記憶させる。また、レジスタ７６Ｙに記憶されたデジタル負荷電圧信号及びレジスタ７６Ｎに記憶されたデジタル信号ＤＮを誤差検出器９２に出力し、誤差検出器９２でデジタル信号ＤＮとデジタル負荷電圧信号の偏差を算出する演算を行い、当該演算により得られたデジタル信号ＤＥをレジスタ７６Ｅに記憶させ、次の処理Ｂ３に移行する。なお、加減算器７４Ａによる演算、及び誤差検出器９２による演算は並列に実行し、各演算が終了した後に次の処理Ｂ３に移行する。
【０１０１】
処理Ｂ３では、レジスタ７６Ｅに記憶されたデジタル信号ＤＥをフィードバック補償器９４に出力し、フィードバック補償器９４でデジタル信号ＤＥにより示される差分を抑制する演算を行い、当該演算により得られたデジタル信号ＤＫをレジスタ７６Ｋに記憶させ、次の処理Ｂ４に移行する。
【０１０２】
次の処理Ｂ４では、レジスタ７６Ａに記憶されたデジタル信号ＤＡ、及びレジスタ７６Ｋに記憶させたデジタル信号ＤＫを加減算器７４Ｂに出力し、加減算器７４Ｂでデジタル信号ＤＡにデジタル信号ＤＫを加算し、当該加算により得られた信号をデジタル駆動信号としてレジスタ７６Ｕｏｕｔに記憶させ、次の処理Ｃに移行する。
【０１０３】
ここで、図１８に安定化された制御対象Ｑ（ｓ）の位相特性を示す。同図に示すように、制御対象Ｑ（ｓ）は周波数が高くなるに連れて位相が遅れる特性を有している。
【０１０４】
本第３の実施の形態に係る制御対象Ｑ（ｓ）は、フォードバックのループ内に含まれるため、入力される信号の位相の遅れが１８０°に近くなると発振を起こす可能性がある。そのため、フィードバック補償器９４は、高周波領域の信号に対して位相を進める機能を有することが望ましい。なお、フィードバック補償器９４のゲイン特性は高周波領域を強調させる特性であればよい。
【０１０５】
そこで、本実施の形態に係るフィードバック補償器に、高周波領域を強調させる特性を付加する。これにより、図１８にも示されるように、上記高周波領域を強調させる特性を付加した場合（線Ａ）は、上記高周波領域を強調させる特性を付加しない場合（線Ｂ）に比べて、高周波領域における位相の遅れが抑制される。
【０１０６】
なお、本第３の実施の形態に係る駆動回路２１では、低域通過フィルタ９０を備えた場合について説明したが、本発明はこれに限定されるものではなく、低域通過フィルタ９０を備えない形態としてもよい。また、フィードフォワード補償器８０を備えない形態としてもよい。
[第４の実施の形態]
本第４の実施の形態では、インクジェットプリンタ１が複数の圧電ヘッド１０を備えた場合の形態例について説明する。
【０１０７】
図１９に本第４の実施の形態に係る駆動回路２１’の構成を示す。
【０１０８】
同図に示すように、複数の圧電ヘッド１０毎に、スイッチング電圧増幅回路３２、フィルタ３４、及び電圧検出回路３６（以下、総称して「圧電ヘッド駆動部１００」という。）を備えると共に、当該圧電ヘッド駆動部１００毎にデジタル信号処理部３０を備える。
【０１０９】
なお、本実施の形態に係る複数のデジタル信号処理部３０は、単一のデジタル集積回路１０２として形成される。また、スイッチング電圧増幅回路３２に含まれるデジタルＰＷＭ４０を、デジタル集積回路１０２に含む形態としてもよい。
[第５の実施の形態]
本第５の実施の形態では、複数種類のアナログ駆動信号を圧電素子１１に対して出力し、複数種類のアナログ駆動信号のうち、一種類のアナログ駆動信号を圧電素子１１に入力する場合の形態例について説明する。
【０１１０】
図２０に本第５の実施の形態に係る駆動回路２１”の構成を示す。
【０１１１】
同図に示すように、駆動回路２１”は、デジタル信号処理部３０と圧電ヘッド駆動部１００とを２組備えており、各々が圧電素子１１に異なるアナログ駆動信号を出力する。
【０１１２】
駆動信号選択部１１０は、圧電素子１１の入力させるアナログ駆動信号を切り替えるためのスイッチを各圧電素子１１毎に備え、当該スイッチを切り替えることで、複数の駆動回路２１”の各々から出力される複数のアナログ駆動信号のうち、一種類のアナログ駆動信号を圧電素子１１に出力する。
【０１１３】
なお、本実施の形態に係る駆動回路２１”は、デジタル信号処理部３０と圧電ヘッド駆動部１００とを２組備え、２種類のアナログ駆動信号を圧電ヘッド１１に出力しているが、これに限らず、デジタル信号処理部３０と圧電ヘッド駆動部１００とを３組以上備え、３種類以上のアナログ駆動信号を圧電ヘッド１１に出力してもよい。
【０１１４】
また、インクジェットプリンタ１が、２つ以上の圧電ヘッド１０を備え、各圧電ヘッド１０に２種類以上のアナログ駆動信号を出力してもよい。
【０１１５】
以上、本発明を上記各実施の形態を用いて説明したが、本発明の技術的範囲は上記各実施の形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で上記各実施の形態に多様な変更または改良を加えることができ、当該変更または改良を加えた形態も本発明の技術的範囲に含まれる。
【０１１６】
また、上記各実施の形態は、クレーム（請求項）にかかる発明を限定するものではなく、また実施の形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。前述した実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件における組み合わせにより種々の発明を抽出できる。上記各実施の形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。
【０１１７】
また、上記各実施の形態では、デジタル信号処理部３０による処理をハードウェア構成で実現する場合について説明したが、本発明はこれに限定されるものではなく、プログラムを実行することにより、コンピュータを利用したソフトウェア構成により実現する形態としてもよい。
【０１１８】
また、上記各実施の形態では、図２１の模式図に示すように、安定化補償器７０、フィードフォワード補償器８０、フィードバック補償器９４、及び低域通過フィルタ９０毎に各演算で用いる係数を記憶した係数レジスタ１２０を備えている。また、各演算で用いる係数は、制御メモリ２３に複数種類記憶されている。そのため、各演算で用いる係数を設定する場合は、ＣＰＵ２４が制御メモリ２３から係数を読み出し、読み出した係数を係数レジスタ１２０に記憶させる。
【０１１９】
その他、上記各実施の形態で説明したインクジェットプリンタ１の構成（図１、図４、図６、図９、図１５、及び図１９〜図２１参照。）は一例であり、本発明の主旨を逸脱しない範囲内において不要な部分を削除したり、新たな部分を追加したりすることができることは言うまでもない。
【図面の簡単な説明】
【０１２０】
【図１】第１の実施の形態に係るインクジェットプリンタの構成を示すブロック図である。
【図２】第１の実施の形態に係る噴射装置の構成を示す図である。
【図３】第１の実施の形態に係るアナログ駆動信号を示す図である。
【図４】第１の実施の形態に係る駆動回路の構成を示す図である。
【図５】第１の実施の形態に係るフィルタの周波数特性の一例を示すグラフである。
【図６】第１の実施の形態に係るデジタル信号処理部の構成を示す図である。
【図７】第１の実施の形態に係る処理の順番の示す模式図である。
【図８】第１の実施の形態に係る制御対象Ｑ（ｓ）の周波数特性の一例を示すグラフである。
【図９】第２の実施の形態に係るデジタル信号処理部の構成を示す図である。
【図１０】第２の実施の形態に係るフィードフォワード補償器に周波数特性の一例を示すグラフである。
【図１１】第２の実施の形態に係る駆動回路の伝達関数を示す模式図である。
【図１２】第２の実施の形態に係る処理の順番の示す模式図である。
【図１３】第２の実施の形態に係る駆動回路の周波数特性の一例を示すグラフである。
【図１４】第２の実施の形態に係るアナログ駆動信号の一例を示すグラフである。
【図１５】第３の実施の形態に係るデジタル信号処理部の構成を示す図である。
【図１６】第３の実施の形態に係る駆動回路の伝達関数を示す模式図である。
【図１７】第３の実施の形態に係る処理の順番の示す模式図である。
【図１８】第３の実施の形態に係る安定化された制御対象Ｑ（ｓ）の位相特性を示す図である。
【図１９】第４の実施の形態に係る駆動回路の構成を示す図である。
【図２０】第５の実施の形態に係る駆動回路の構成を示す図である。
【図２１】係数レジスタを備えた駆動回路の構成を示す図である。
【符号の説明】
【０１２１】
１      インクジェットプリンタ
１０    圧電ヘッド
１１    圧電素子（容量性負荷）
２１    駆動回路
３０    デジタル信号処理部（信号処理手段）
３２    スイッチング電圧増幅回路（スイッチング手段）
３４    フィルタ
３６    電圧検出回路（変換手段）
５０    インダクタ
５２    コンデンサ
８０    フィードフォワード補償器（強調手段）
９０    低域通過フィルタ（フィルタ手段）
９４    フィードバック補償器（フィードバック補償手段）
１１０    駆動信号選択部（出力手段）
１２０    係数レジスタ（記憶手段）
【図１】
2010046989.tif 000018
【図２】
2010046989.tif 000019
【図３】
2010046989.tif 000020
【図４】
2010046989.tif 000021
【図５】
2010046989.tif 000022
【図６】
2010046989.tif 000023
【図７】
2010046989.tif 000024
【図８】
2010046989.tif 000025
【図９】
2010046989.tif 000026
【図１０】
2010046989.tif 000027
【図１１】
2010046989.tif 000028
【図１２】
2010046989.tif 000029
【図１３】
2010046989.tif 000030
【図１４】
2010046989.tif 000031
【図１５】
2010046989.tif 000032
【図１６】
2010046989.tif 000033
【図１７】
2010046989.tif 000034
【図１８】
2010046989.tif 000035
【図１９】
2010046989.tif 000036
【図２０】
2010046989.tif 000037
【図２１】
2010046989.tif 000038