(57)【要約】【課題】複数の入力交流電圧に対応して、スイッチ素子のドライブ条件を最適化することで、高効率で、デューティ振れによる低周波発振等がない安定した動作を行う。【解決手段】コンパレータ２２は、交流電源１０からの交流電圧を整流、平滑、抵抗分圧して得られた直流電圧と、基準電圧Ｖｒｅｆ３とを比較し、入力交流電圧がＡＣ１００Ｖ系かＡＣ２００Ｖ系かを判別してスイッチＳ１をスイッチング制御する。ＡＣ１００Ｖ系判別時は、スイッチＳ１はオンとされ、抵抗Ｒ１とＲ２０との並列合成抵抗値の駆動抵抗回路を通して制御回路２１からＦＥＱ１をドライブする。他方、ＡＣ２００Ｖ系判別時は、スイッチＳ１はオフとされ、駆動抵抗回路の抵抗値はＲ１のみで定まり、ＡＣ１００Ｖ系のときよりも大となる。これにより、ＡＣ２００Ｖ系の交流電圧入力時でのＦＥＴＱ１のゲートへの過剰電荷供給がなくなる。【選択図】図１
2010074865.tif 000002
【特許請求の範囲】
【請求項１】
異なる複数の振幅の交流電圧のうち、任意に選択された一の振幅の交流電圧を出力する交流電源と、
前記交流電源から出力された交流電圧を整流する第１及び第２の整流回路と、
前記第１の整流回路に並列接続した、チョークコイルと第１のスイッチ素子とからなる第１の直列回路と、
前記第１のスイッチ素子に並列接続した、第１の整流用ダイオードと、第１の平滑用コンデンサとからなる第２の直列回路と、
前記チョークコイルに流れる電流の位相を、前記第１の整流回路から出力される第１の脈流電圧の位相と同期させ、前記チョークコイルに流れる電流の波形を、略正弦波状になるように力率補正すると共に、少なくとも前記第１の平滑用コンデンサにより平滑して得られた直流出力電圧と前記第１の脈流電圧とを用いて、前記直流出力電圧が一定となるよう前記第１のスイッチ素子のオン期間とオフ期間とを制御するための制御信号を生成する第１の制御回路と、
前記第２の整流回路から出力された第２の脈流電圧を平滑化する第２の平滑用コンデンサと、
前記第１の制御回路の出力端子と前記第１のスイッチ素子の制御入力端子との間に接続され、前記第１の制御回路から出力された前記制御信号を前記第１のスイッチ素子の制御入力端子に供給してスイッチング制御させる、抵抗値可変の駆動抵抗回路と、
前記第２の脈流電圧を前記第２の平滑用コンデンサにより平滑して得られた直流電圧と所定の基準電圧とを比較して、前記交流電源から出力される前記交流電圧が、前記複数の振幅の交流電圧のうちのどの振幅の交流電圧かを判別する判別回路と、
前記判別回路の判別結果を示す判別制御信号に基づいて、前記複数の振幅の交流電圧のうち大なる振幅の交流電圧が前記交流電源から出力されるときほど、前記駆動抵抗回路の抵抗値を大なる値に切り替える第２のスイッチ素子と
を有することを特徴とするＡＣ／ＤＣコンバータ。
【請求項２】
前記交流電源は、ＡＣ１００Ｖ系の交流電圧及びＡＣ２００Ｖ系の交流電圧のどちらか一方を出力し、前記駆動抵抗回路は、第１の抵抗に、前記第２のスイッチ素子と第２の抵抗とからなる直列回路が並列に接続された構成であり、
前記判別回路は、前記ＡＣ１００Ｖ系の交流電圧判別時は前記第２のスイッチをオンとして前記駆動抵抗回路の抵抗値を前記第１の抵抗と前記第２の抵抗との並列合成抵抗値とし、前記ＡＣ２００Ｖ系の交流電圧判別時は前記第２のスイッチをオフとして前記駆動抵抗回路の抵抗値を前記第１の抵抗の抵抗値とすることを特徴とする請求項１記載のＡＣ／ＤＣコンバータ。
【請求項３】
前記第２のスイッチ素子は、
コレクタ・エミッタ間に前記第１の抵抗が接続され、コレクタと前記第１のスイッチ素子の制御入力端子との間に前記第２の抵抗が接続された第１のスイッチング用トランジスタと、
前記判別制御信号によりスイッチング制御される第２のスイッチング用トランジスタと、
前記第１のスイッチング用トランジスタのベースと前記第２のトランジスタのコレクタとの間に接続された、電流防止用ダイオードと第３の抵抗とからなる直列回路と
を有することを特徴とする請求項２記載のＡＣ／ＤＣコンバータ。
【請求項４】
前記第１のスイッチ素子は、ドレイン・ソース間定格電圧が４５０Ｖ以上、連続ドレイン電流定格が１５Ａ以上、消費電力が１５０Ｗ以上であって、立ち上がり遅延時間と立ち上がり時間との和であるターンオン時間と、立下り遅延時間と立下り時間との和であるターンオフ時間との合計が５００ｎｓ以下である電界効果トランジスタであることを特徴とする請求項１乃至３のうちいずれか一項記載のＡＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＡＣ／ＤＣコンバータに係り、特に複数の交流電源電圧に対応したハイブリッド電源回路等に用いられ、入力交流電源電圧を直流電源電圧に変換するＡＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
複数の交流電源電圧（例えば、ＡＣ１００Ｖ系とＡＣ２００Ｖ系）に対応したハイブリッド電源回路では、入力交流電源電圧が異なると、その入力交流電源電圧に対応したチョークトランスに交換する必要があり、かつ、高調波歪み改善度合いが低く、無効電力があるため、効率が悪いことと、回路が共通化できず、高コストとなるという問題がある。そこで、上記の問題を解決するため、ハイブリッド電源回路では、力率補正昇圧チョッパ方式のＡＣ／ＤＣコンバータを用いて、入力交流電源電圧を直流電源電圧に変換することが一般的である（例えば、特許文献１参照）。
【０００３】
図５は、特許文献１記載の従来の力率補正昇圧チョッパ方式のＡＣ／ＤＣコンバータの一例の回路図を示す。同図において、交流電源１０は、ブリッジダイオード（ブリッジ全波整流回路）Ｄ０を構成する４個のダイオードのうち、アノードとカソードとが接続されている２個のダイオードの接続点に接続されている。また、ブリッジダイオードＤ０を構成する４個のダイオードのうち、２個のダイオードのカソード同士の接続点は、チョークコイルＬ１を介して整流用ダイオードＤ１に接続されている。また、ブリッジダイオードＤ０を構成する４個のダイオードのうち、２個のダイオードのアノード同士の接続点は、検出抵抗ＲＳに接続されている。また、チョークコイルＬ１と整流用ダイオードＤ１のアノードとの接続点は電界効果トランジスタ（ＦＥＴ）Ｑ１のドレインに接続されている。このＦＥＴＱ１はゲートに印加される制御回路１１からの制御信号によりスイッチングされるスイッチ素子である。ＦＥＴＱ１のドレインとソースとの間には、整流用ダイオードＤ１と平滑用コンデンサＣ１との直列回路が並列接続されている。
【０００４】
このＡＣ／ＤＣコンバータにおいて、交流電源１０は、ＡＣ１００Ｖ系の交流電源電圧又はＡＣ２００Ｖ系の交流電源電圧を出力する。ここで、ＡＣ１００Ｖ系は、実際にはＡＣ１００Ｖ／ＡＣ１２０Ｖ系のことであり、一般に動作保証として周知の下限は１００Ｖの−１５％、上限は１２０Ｖの＋１５％の範囲内の振幅の交流電源電圧で、８５Ｖ〜１３８Ｖをいうものとする。また、ＡＣ２００Ｖ系は、実際にはＡＣ２２０Ｖ／ＡＣ２４０Ｖ系のことであり、同様に動作保証として周知の下限は２２０Ｖの−１５％、上限は２４０Ｖの＋１０％の範囲内の振幅の交流電源電圧で、１８７Ｖ〜２６４Ｖをいうものとする。
【０００５】
ブリッジダイオードＤ０は、交流電源１０から出力されたＡＣ１００Ｖ系又はＡＣ２００Ｖ系の交流電源電圧を全波整流して図６に示す如き脈流電圧ＶＬを出力してチョークコイルＬ１へ出力する。これにより、チョークコイルＬ１に流れる電流は、図６に示すように、脈流電圧ＶＬの位相と同期している。一方、ＦＥＴＱ１に流れるスイッチング電流ＩＱは、制御回路１１によるＦＥＴＱ１のスイッチング制御により、図６に示すように変化する。このスイッチング電流ＩＱの包絡線は、図６に破線で示すように略正弦波状になり、力率補正されている。ここで、力率（パワーファクタ）とは、周知の如く、電力Ｗ／（電圧Ｖ×電流Ａ）で表される値のことである。
【０００６】
整流用ダイオードＤ１及び平滑用コンデンサＣ１は、チョークコイルＬ１を通して入力された脈流電圧ＶＬを整流及び平滑して、直流電圧Ｖ０を生成して出力端子１２へ直流電源電圧として出力する。なお、図６では図示していないが、脈流電圧ＶＬを整流用ダイオードＤ１及び平滑用コンデンサＣ１により整流及び平滑して得られる直流電圧Ｖ０に発生するリップルは、ブリッジ全波整流回路の出力側に平滑用コンデンサのみを接続した構成のコンデンサ・インプット方式の整流回路によって整流平滑して得た直流電圧に発生するリップルに比べて格段に小さい。よって、この力率補正昇圧チョッパ方式のＡＣ／ＤＣコンバータによれば、高調波ノイズの発生を抑えることができる。
【０００７】
この力率補正昇圧チョッパ方式のＡＣ／ＤＣコンバータによれば、入力交流電源電圧がＡＣ１００Ｖ系あるいはＡＣ２００Ｖ系と異なっても、共通の電源回路で対応でき、更に力率が１に近いことから余分な無効電力がない有効電力のみの入力電流になり、大電力機器等で問題となる電源オン時のインラッシュ電流を抑制して小さくすることが可能である。現在、全世界の殆どの地域では、交流電源電圧は、ＡＣ１００Ｖ系又はＡＣ２００Ｖ系であるため、この力率補正昇圧チョッパ方式のＡＣ／ＤＣコンバータは、所謂全世界対応であり、また高調波規制対応のＡＣ／ＤＣコンバータといえる。
【０００８】
【特許文献１】特開２００１−０４５７５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、図５に示した従来のＡＣ／ＤＣコンバータでは、負荷出力が同じ場合、入力交流電源電圧がＡＣ２００Ｖ系では、ブリッジダイオードＤ０に供給される入力電流がＡＣ１００Ｖ系の半分であるので、ＦＥＴＱ１の消費電力もＡＣ１００Ｖ系に比べて少ない。そのため、ＦＥＴＱ１のドライブ条件は、自ずとＡＣ１００Ｖ系での最適ドライブ条件がそのままＡＣ２００Ｖ系にも適用されるのが一般的である。
【００１０】
従って、入力交流電源電圧がＡＣ２００Ｖ系では、ＦＥＴＱ１のドライブ電流がＡＣ１００Ｖ系の半分でも十分である。また、図５の従来のＡＣ／ＤＣコンバータでは、ＦＥＴＱ１のオフ時の印加入力電荷の速やかなる放電にも同一の制御回路１１で済ませている。これらの理由から、制御回路１１は、一般には出力電圧一定と入力交流電源電圧波形と略同一波形の正弦波状入力電流制御を担っているだけで、後段の出力スイッチ素子（ＦＥＴＱ１）に対する最適ドライブ化は考慮していない。
【００１１】
そのため、高効率を目的として近年商品化されている電界効果トランジスタをＦＥＴＱ１として用いた場合、ＡＣ１００Ｖ系で最適に入力電荷を供給した場合、ＡＣ２００Ｖ系では逆に過剰入力電荷を供給することになり、スイッチング損失が増加してしまう。
【００１２】
また、上記の近年商品化されている高効率の電界効果トランジスタ（ＦＥＴ）は、ドレイン・ソース間定格電圧が４５０Ｖ以上、連続ドレイン電流定格が１５Ａ以上、消費電力が１５０Ｗ以上であって、ターンオン時間（＝立ち上がり遅延時間と立ち上がり時間との和）と、ターンオフ時間（＝立下り遅延時間と立下り時間との和）との合計が、従来の７４０ｎｓ程度から５００ｎｓ以下に小さくなっている。このため、この高効率のＦＥＴを上記のスイッチ素子用ＦＥＴＱ１として用いた場合、ターンオン時間tr、ターンオン遅延時間tdlon、ターンオフ時間tf、ターンオフ遅延時間tdloff、トータルゲート容量Ｑｇ等が著しく小さくなり、ＡＣ２００Ｖ系でもＡＣ１００Ｖ系のドライブ条件でＦＥＴＱ１を駆動すると、特に過剰電荷供給によるＱ１のオン期間拡大によって引き起こされる出力直流電圧上昇を抑制する動作と、入力交流電圧波形を検出して入力電流を正弦波近似に制御する動作とが相反して、デューティ振れによる低周波発振という不安定動作が発生し、大きな問題となっている。
【００１３】
このように、従来のＡＣ／ＤＣコンバータでは、最新のＦＥＴの高効率という効果を十分に発揮させることができず、最新のＦＥＴをスイッチ素子として使用した場合、かえって上記の問題を生じさせている。
【００１４】
本発明は以上の点に鑑みなされたもので、複数の入力交流電圧に対応して、スイッチ素子のドライブ条件を最適化することで、高効率で、デューティ振れによる低周波発振等がない安定した交流−直流変換動作を行い得ると共に高調波ノイズ規制を遵守した力率補正対応のＡＣ／ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明は上記の目的を達成するため、異なる複数の振幅の交流電圧のうち、任意に選択された一の振幅の交流電圧を出力する交流電源と、交流電源から出力された交流電圧を整流する第１及び第２の整流回路と、第１の整流回路に並列接続した、チョークコイルと第１のスイッチ素子とからなる第１の直列回路と、第１のスイッチ素子に並列接続した、第１の整流用ダイオードと、第１の平滑用コンデンサとからなる第２の直列回路と、チョークコイルに流れる電流の位相を、第１の整流回路から出力される第１の脈流電圧の位相と同期させ、チョークコイルに流れる電流の波形を、略正弦波状になるように力率補正すると共に、少なくとも第１の平滑用コンデンサにより平滑して得られた直流出力電圧と第１の脈流電圧とを用いて、直流出力電圧が一定となるよう第１のスイッチ素子のオン期間とオフ期間とを制御するための制御信号を生成する第１の制御回路と、第２の整流回路から出力された第２の脈流電圧を平滑化する第２の平滑用コンデンサと、第１の制御回路の出力端子と第１のスイッチ素子の制御入力端子との間に接続され、第１の制御回路から出力された制御信号を第１のスイッチ素子の制御入力端子に供給してスイッチング制御させる、抵抗値可変の駆動抵抗回路と、第２の脈流電圧を第２の平滑用コンデンサにより平滑して得られた直流電圧と所定の基準電圧とを比較して、交流電源から出力される交流電圧が、複数の振幅の交流電圧のうちのどの振幅の交流電圧かを判別する判別回路と、判別回路の判別結果を示す判別制御信号に基づいて、複数の振幅の交流電圧のうち大なる振幅の交流電圧が交流電源から出力されるときほど、駆動抵抗回路の抵抗値を大なる値に切り替える第２のスイッチ素子とを有することを特徴とする。
【００１６】
また、本発明は、上記交流電源は、ＡＣ１００Ｖ系の交流電圧及びＡＣ２００Ｖ系の交流電圧のどちらか一方を出力し、上記駆動抵抗回路は、第１の抵抗に、第２のスイッチ素子と第２の抵抗とからなる直列回路が並列に接続された構成であり、上記判別回路は、ＡＣ１００Ｖ系の交流電圧判別時は第２のスイッチをオンとして駆動抵抗回路の抵抗値を第１の抵抗と第２の抵抗との並列合成抵抗値とし、ＡＣ２００Ｖ系の交流電圧判別時は第２のスイッチをオフとして駆動抵抗回路の抵抗値を第１の抵抗の抵抗値とすることを特徴とする。
【００１７】
また、本発明では、上記第２のスイッチ素子は、コレクタ・エミッタ間に第１の抵抗が接続され、コレクタと第１のスイッチ素子の制御入力端子との間に第２の抵抗が接続された第１のスイッチング用トランジスタと、判別制御信号によりスイッチング制御される第２のスイッチング用トランジスタと、第１のスイッチング用トランジスタのベースと第２のトランジスタのコレクタとの間に接続された、電流防止用ダイオードと第３の抵抗とからなる直列回路とを有する構成であってもよい。
【００１８】
また、本発明は、上記第１のスイッチ素子として、ドレイン・ソース間定格電圧が４５０Ｖ以上、連続ドレイン電流定格が１５Ａ以上、消費電力が１５０Ｗ以上であって、立ち上がり遅延時間と立ち上がり時間との和であるターンオン時間と、立下り遅延時間と立下り時間との和であるターンオフ時間との合計が５００ｎｓ以下である電界効果トランジスタを用いてもよい。
【発明の効果】
【００１９】
本発明によれば、複数の入力交流電圧に対応して、スイッチ素子のドライブ条件を最適化することで、第１のスイッチ素子のオン期間拡大によって引き起こされる出力直流電圧上昇を抑制する動作と、入力交流電圧波形を検出して入力電流を正弦波近似に制御する動作とが相反して発生する、デューティ振れという不安定動作を防止することができ、高効率で安定した交流−直流変換動作を行うことができる。
【発明を実施するための最良の形態】
【００２０】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【００２１】
図１は、本発明になるＡＣ／ＤＣコンバータの一実施の形態の回路図を示す。同図中、図５と同一構成部分には同一符号を付してある。図１に示すＡＣ／ＤＣコンバータ２０は、交流電源１０に整流用ダイオードＤ３、Ｄ４及び平滑用コンデンサＣ２からなる整流回路が接続され、その整流回路の出力側に整流電圧を抵抗分圧する抵抗Ｒ１０及びＲ１１からなる抵抗分圧回路が接続されている。抵抗Ｒ１０及びＲ１１の接続点は、コンパレータ２２の反転入力端子に接続されている。コンパレータ２２は、端子２３から非反転入力端子に入力される基準電圧Ｖｒｅｆ３と、上記の抵抗分圧回路で抵抗分圧された電圧とを電圧比較する。
【００２２】
また、スイッチ素子を構成するＦＥＴＱ１は、ドレイン・ソース間定格電圧が４５０Ｖ以上、連続ドレイン電流定格が１５Ａ以上、消費電力が１５０Ｗ以上であって、ターンオン時間（＝立ち上がり遅延時間と立ち上がり時間との和）と、ターンオフ時間（＝立下り遅延時間と立下り時間との和）との合計が５００ｎｓ以下である、近年商品化されている高効率の電界効果トランジスタである。
【００２３】
このＦＥＴＱ１のゲートには、Ｑ１の駆動抵抗Ｒ１に並列に、抵抗Ｒ２０とスイッチＳ１とからなる直列回路が接続された回路を通して制御回路２１の端子２１ｃが接続されている。また、ＦＥＴＱ１のゲート・ソース間には抵抗Ｒ２とコンデンサＣ３とが並列接続されている。制御回路２１は、このＡＣ／ＤＣコンバータ２０の出力直流電圧Ｖ０が供給されると共に、端子２１ａにはブリッジダイオードＤ０から出力される脈流電圧ＶＬが供給される。また、制御回路２１は、端子２１ｂが、抵抗Ｒ２と検出抵抗ＲＳ１との接続点に接続されており、端子２１ｄはＧＮＤ端子に接続されている。
【００２４】
本実施の形態のＡＣ／ＤＣコンバータ２０は、近年商品化されている高効率の電界効果トランジスタ（ＦＥＴ）をスイッチ素子であるＦＥＴＱ１に用いた場合に発生する、前述したデューティ振れという不安定動作を安定化させるために、入力交流電源電圧がＡＣ１００Ｖ系かＡＣ２００Ｖ系かを判別するコンパレータ２２を用いた判別回路と、この判別回路（コンパレータ２２と基準電圧Ｖｒｅｆ３の電圧源）により制御されるスイッチＳ１と、抵抗Ｒ２０とを設け、ＡＣ１００Ｖ系でのＦＥＴＱ１の最適ドライブ条件をＡＣ２００Ｖ系に対応したドライブ条件に変更するようにスイッチＳ１をスイッチング制御する構成とした点に特徴がある。
【００２５】
図２は、制御回路２１の一例の回路図を示す。同図中、図１と同一構成部分には同一符号を付してある。この制御回路２１は、図５に示した制御回路１１と同様の回路であり、誤差増幅器２１１及び２１２と、コンパレータ２１３及び２１４と、抵抗Ｒ３及びＲ４とから構成される。誤差増幅器２１１は、非反転入力端子に、図１の出力端子１２から出力される直流電圧Ｖ０が入力され、反転入力端子に、基準電圧Ｖｒｅｆ１が入力される。誤差増幅器２１２は、非反転入力端子に、図１のブリッジダイオードＤ０からの脈流電圧ＶＬが端子２１ａを介して抵抗Ｒ３及びＲ４で分圧された電圧が入力され、反転入力端子に、誤差増幅器２１１の出力電圧が入力される。
【００２６】
コンパレータ２１３は、非反転入力端子に、図１の検出抵抗ＲＳ１にて検出されたＦＥＴＱ１のドレイン電流検出電圧が端子２１ｂを介して入力され、反転入力端子に、誤差増幅器２１２の出力電圧Ｖｒｅｆ２が入力される。コンパレータ２１４は、非反転入力端子に、コンパレータ２１３の出力電圧が入力され、反転入力端子に、発振器（図示せず）からの一定周期の鋸波が入力される。この鋸波の最大値と最小値の電圧範囲内において、コンパレータ２１３の出力電圧が変化する。コンパレータ２１４の出力端子は、端子２１ｃを介して図１のスイッチＳ１及び抵抗Ｒ２０の直列回路と抵抗Ｒ１とが並列接続された回路に接続されている。
【００２７】
次に、制御回路２１によるＡＣ／ＤＣコンバータ２０の動作について説明する。ただし、このときスイッチＳ１は常時オンであるものとする。制御回路２１内のコンパレータ２１４からハイレベルの電圧が出力される期間はＦＥＴＱ１がオンとなり、そのときチョークコイルＬ１に流れる電流ＩＬによってエネルギーが蓄えられる。続いて、コンパレータ２１４からローレベルの電圧が出力されると、ＦＥＴＱ１がオフとなり、それと同時にチョークコイルＬ１に逆起電力が発生し、チョークコイルＬ１に蓄えられていたエネルギーがダイオードＤ１を通して放出される。ダイオードＤ１を通して放出されたエネルギーは、コンデンサＣ１によって平滑化されて直流電圧Ｖ０として端子１２へ出力される。
【００２８】
誤差増幅器２１１は、この直流電圧Ｖ０と基準電圧Ｖｒｅｆ１との差分に応じた電圧を誤差増幅器２１２へ出力する。誤差増幅器２１２は、誤差増幅器２１１から出力された電圧と、ブリッジダイオードＤ０からの脈流電圧ＶＬを抵抗Ｒ３及びＲ４で抵抗分圧して得た電圧との差分をとり、その差分電圧を基準電圧Ｖｒｅｆ２としてコンパレータ２１３の反転入力端子に供給する。
【００２９】
ここで、何らかの要因で直流電圧Ｖ０が低下したものとすると、誤差増幅器２１２から出力される基準電圧Ｖｒｅｆ２が増加し、コンパレータ２１３の出力電圧が低下し、コンパレータ２１４から出力される電圧のハイレベル期間が長くなり、ＦＥＴＱ１のオン期間が長くなる。すると、ＦＥＴＱ１のドレイン電流ＩＱが上昇するので、直流電圧Ｖ０が上昇する。上記とは逆に直流電圧Ｖ０が上昇した場合は、上記とは逆の動作によりコンパレータ２１４から出力される電圧のハイレベル期間が短くなり、ＦＥＴＱ１のオン期間が短くなる。すると、ＦＥＴＱ１のドレイン電流ＩＱが低下するので、直流電圧Ｖ０が低下する。
【００３０】
このようにして、制御回路２１は、誤差増幅器２１２の非反転入力端子に入力される脈流電圧ＶＬに応じた誤差増幅器２１２の出力電圧Ｖｒｅｆ２と、コンパレータ２１３の非反転入力端子に入力されるドレイン電流検出電圧Ｖｄとが同電位となるように、ＦＥＴＱ１のオン／オフ期間をパルス幅制御し、それにより直流電圧Ｖ０が一定となるように自動制御する。
【００３１】
この構成では、通常のＡＣ／ＤＣコンバータのように、平滑化された直流電圧を入力源とするのではなく、ブリッジダイオードＤ０からの脈流電圧ＶＬそのものを入力源としてスイッチングするカレントモード方式とし、スイッチ素子であるＦＥＴＱ１に流れるスイッチング電流（ドレイン電流）ＩＱの最大値をパルス・バイ・パルスで（すなわち、１パルス毎に）制御している。従って、脈流電圧ＶＬが小さい領域では、スイッチング電流ＩＱは小さく、脈流電圧ＶＬが大きい領域では、スイッチング電流ＩＱは大きい。その結果、図６に示したように、高周波のスイッチング電流ＩＱの包絡線の電流である、脈流電圧ＶＬに比例した低周波の正弦波状電流ＩＬがダイオードＤ１に入力される。
【００３２】
スイッチＳ１、抵抗Ｒ２０及びコンパレータ２２等の回路部が存在しない力率補正昇圧チョッパ方式のＡＣ／ＤＣコンバータでは、力率が０.９６〜０.９８程度であり、ブリッジ全波整流回路の出力側に平滑用コンデンサのみを接続した構成のコンデンサ・インプット方式の整流回路の力率０.６程度に比べて高効率であるといえる。しかし、上記の力率補正昇圧チョッパ方式のＡＣ／ＤＣコンバータでは、全負荷の元の電力をスイッチングさせる回路部を有しており、効率の重みが違う。実際には、扱う電力絶対量が大きく、僅かなロスが熱ロスとして反映されるので、最近ではスイッチング用のＦＥＴＱ１として、近年商品化されている高効率のＦＥＴを使用することが考えられる。しかし、この場合は、前述したように、ＡＣ２００Ｖ系の交流電圧入力時にデューティ振れという不安定動作が発生する。
【００３３】
そこで、本実施の形態では、入力交流電源電圧がＡＣ１００Ｖ系であるか、ＡＣ２００Ｖ系であるかを判別して、ＡＣ２００Ｖ系であるときには、スイッチＳ１をオフとし、ＦＥＴＱ１の駆動抵抗値をＡＣ１００Ｖ系の場合よりも大きくすることで、制御回路２１からＦＥＴＱ１のゲートへの過剰電荷供給によるオン期間拡大を防止し、もって不安定動作を安定化させるものである。
【００３４】
次に、この不安定動作を防止する本実施の形態の回路部の動作について説明する。図１において、コンパレータ２２は、非反転入力端子に端子２３を介して図示しない基準電圧源から印加される基準電圧Ｖｒｅｆ３と、反転入力端子に入力される交流電源１０に関連した交流電源電圧とを比較することで、交流電源電圧がＡＣ１００Ｖ系かＡＣ２００Ｖ系かを判別して、その判別結果に応じた判別制御信号を出力する。
【００３５】
例えば、コンパレータ２２の電源電圧をＶＣＣ、基準電位を接地０Ｖ、基準電圧Ｖｒｅｆ３を１７０Ｖとすると、コンパレータ２２は、交流電源１０に関連した交流電源電圧が基準電圧Ｖｒｅｆ３より小であるときはＶＣＣ、基準電圧Ｖｒｅｆ３以上であるときは０Ｖを判別制御信号として出力する。この判別制御信号は、ハイレベル（ＶＣＣ）のとき交流電源電圧がＡＣ１００Ｖ系であることを示し、スイッチＳ１をオンとし、ローレベル（０Ｖ）のとき交流電源電圧がＡＣ２００Ｖ系であることを示し、スイッチＳ１をオフとする。
【００３６】
ここで、コンパレータ２２により交流電源１０の交流電源電圧がＡＣ１００Ｖ系であるか、ＡＣ２００Ｖ系であるかを単に判別するだけの場合は、コンパレータ２２の反転入力端子に接続される回路部が図１の構成ではなく、ブリッジダイオードＤ０から出力される脈流電圧ＶＬを抵抗分圧して得た脈流電圧を供給する構成も考えられる。しかし、この構成の場合は、以下の問題点がある。
【００３７】
本実施の形態では、図１に示すようにブリッジダイオードＤ０の直後に平滑用コンデンサを接続する必要がなく、ＦＥＴＱ１の後段に平滑用コンデンサＣ１を接続した構成となっている。従って、高調波ノイズは殆ど発生しない。なお、図１のコンデンサＣ０は平滑用コンデンサではなく、ＦＥＴＱ１のオン／オフ時に回路の高周波インピーダンスを下げて、サージ電圧の発生を防止するための小容量の高周波ノイズ除去用コンデンサである。しかも、図１の構成によれば、平滑用コンデンサＣ１は、前記コンデンサ・インプット方式の整流回路における平滑用コンデンサに比べて格段に小さい容量のものを用いることができる。
【００３８】
以上の理由により、ブリッジダイオードＤ０の脈流電圧出力端子は負荷変動に対して高インピーダンスであり、ブリッジダイオードＤ０のＶＦロスとが合わさって、ブリッジダイオードＤ０の脈流電圧出力端子から出力される脈流電圧ＶＬは、図４（Ａ）に示す特性を示す。図４（Ａ）において、縦軸は脈流電圧ＶＬ（実効値）を示し、横軸はブリッジダイオードＤ０の入力交流電圧を示す。
【００３９】
ブリッジダイオードＤ０の定常負荷時に、図４（Ａ）にIで示すように、コンパレータ２２の基準電圧Ｖｒｅｆ３である閾値を入力交流電圧がＡＣ１７０Ｖのとき最適閾値Ｖｔｈに設定した場合、コンパレータ２２の出力判別制御信号は図４（Ｂ）に示される。一方、無負荷時には図４（Ａ）にIIで示す特性となるため、コンパレータ２２の出力判別制御信号は図４（Ｃ）に示すように大幅にＡＣ１００Ｖ系に食い込んで、ＡＣ１３０Ｖでレベル変化し、ＡＣ１３０ＶのときにＡＣ２００Ｖ系の判別制御信号が出力されてしまう。
【００４０】
逆に、無負荷時に入力交流電圧がＡＣ１７０Ｖのとき最適閾値となるような基準電圧を選択すると、定常負荷時にはコンパレータ２２の出力判別制御信号は大幅にＡＣ２００Ｖ系に食い込んで、入力交流電圧がＡＣ２１０ＶにならないとＡＣ２００Ｖ系の判別制御信号が出力されないことは明らかである。
【００４１】
この問題点を解決するため、本実施の形態では、ブリッジダイオードＤ０から出力される脈流電圧ＶＬを抵抗分圧して得た脈流電圧をコンパレータ２２の反転入力端子に供給する構成ではなく、図１に示すように、交流電源１０からの交流電圧をダイオードＤ３及びＤ４と平滑用コンデンサＣ２からなる両波整流回路により整流して得た直流電圧を抵抗Ｒ１０及びＲ１１からなる抵抗分圧回路を介してコンパレータ２２の反転入力端子に供給する構成としたものである。
【００４２】
この回路構成によれば、ＡＣ／ＤＣコンバータ２０は負荷変動の影響を全く受けずに、基準電圧Ｖｒｅｆ３をＡＣ１７０Ｖに設定することで、正確に入力交流電圧がＡＣ１００Ｖ系かＡＣ２００Ｖ系かを判別した判別制御信号を出力してスイッチＳ１をスイッチング制御することができる。
【００４３】
次に、スイッチＳ１の構成について説明する。図３はスイッチＳ１の一実施の形態の回路図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明を省略する。図３において、スイッチＳ１は、スイッチング用のＮＰＮトランジスタＱ２と、そのコレクタ・エミッタ間に抵抗が接続されたスイッチング用のＰＮＰトランジスタＱ３と、トランジスタＱ２のベースに接続された抵抗Ｒ３１及びＲ３２と、トランジスタＱ２のコレクタとトランジスタＱ３のベースとの間に接続された電流防止用ダイオードＤ３２及び抵抗Ｒ３３からなる直列回路と、トランジスタＱ３のコレクタにアノードが接続され、トランジスタＱ３のエミッタにカソードが接続されたダイオードＤ３１とより構成される。
【００４４】
また、トランジスタＱ２は、ベースが抵抗Ｒ３１を介して端子Ｐ１に接続され、コレクタが電流防止用ダイオードＤ３２のカソードに接続され、エミッタが抵抗Ｒ３２の他端と共にＧＮＤ端子に接続されている。端子Ｐ１は図１のコンパレータ２２の出力端子に接続されている。また、トランジスタＱ３のコレクタは、抵抗Ｒ２０を介してダイオードＤ３１、抵抗Ｒ１、抵抗Ｒ２、コンデンサＣ３、及びＦＥＴＱ１のゲートの共通接続点に接続されている。
【００４５】
次に、上記の構成のスイッチＳ１の動作について説明する。図３において、端子Ｐ１に図１のコンパレータ２２から出力された判別制御信号が入力される。この判別制御信号は抵抗Ｒ３１及びＲ３２からなる回路を介してトランジスタＱ２のベースに印加されて、トランジスタＱ２をスイッチング制御する。ここでは、前述したように、上記の判別制御信号はＡＣ１００Ｖ系を判別している時にはハイレベルであり、ＡＣ２００Ｖ系を判別している時にはローレベルである。
【００４６】
判別制御信号がハイベルのとき（ＡＣ１００Ｖ系判別時）には、トランジスタＱ２がオンとされるため、トランジスタＱ３のベース電位が低下してトランジスタＱ３もオンとされる（スイッチＳ１がオンとなる）。これにより、制御回路２１の端子２１ｃは駆動抵抗Ｒ１と抵抗Ｒ２０との並列回路を介してＦＥＴＱ１のゲートに接続される。駆動抵抗Ｒ１と抵抗Ｒ２０との並列合成抵抗値は、ＡＣ１００Ｖ系での最適ドライブ条件の抵抗値を示す。これにより、ＦＥＴＱ１は、制御回路２１からゲートに電流が流し込まれる時、ＡＣ１００Ｖ系での最適ドライブ条件で駆動される。
【００４７】
一方、判別制御信号がローベルのとき（ＡＣ２００Ｖ系判別時）には、トランジスタＱ２がオフとされるため、トランジスタＱ３もオフとされ、抵抗Ｒ２０の一端が開放される（スイッチＳ１がオフとなる）。これにより、制御回路２１の端子２１ｃは駆動抵抗Ｒ１を介してＦＥＴＱ１のゲートに接続される。従って、ＡＣ２００Ｖ系判別時には、駆動抵抗Ｒ１と抵抗Ｒ２０との並列合成抵抗値であるＡＣ１００Ｖ系での最適ドライブ条件の抵抗値よりも大きな抵抗値の駆動抵抗Ｒ１だけの回路を通して、制御回路２１からＦＥＴＱ１のゲートに電流が流し込まれることになるため、ＦＥＴＱ１のゲートへの過剰電荷供給がなくなる。その結果、本実施の形態によれば、ＡＣ２００Ｖ系の交流電圧入力時に、前述したＱ１のオン期間拡大によって引き起こされる出力直流電圧上昇を抑制する動作と、入力交流電圧波形を検出して入力電流を正弦波近似に制御する動作とが相反して発生する、デューティ振れという不安定動作を防止することができる。
【００４８】
次に、図３に示すスイッチＳ１内に、ダイオードＤ３１及びＤ３２を設けた理由について説明する。図３において、駆動抵抗Ｒ１に並列に接続されているダイオードＤ３１は、ＦＥＴＱ１のスイッチング損失を小さくするために、電荷を素早く引き抜くための電荷引き抜き用ダイオードである。すなわち、制御回路２１の端子２１ｃからＦＥＴＱ１のゲートへ出力される電圧がハイレベルからローレベルに変化する時に、ダイオードＤ３１がオンとなり、ダイオードＤ３１を通してＦＥＴＱ１のゲートの電荷が素早く引き抜かれる。
【００４９】
しかし、この時に、ダイオードＤ３１がオンする例えば約０.７Ｖまでの期間は、放電経路のインピーダンスが大きく、Ｑ１のゲート電位が一瞬負電位となる現象が発生する。この時、ダイオードＤ３２を設けない場合は、以下の現象が発生する。すなわち、ＮＰＮトランジスタＱ２のベース・コレクタ間が順バイアスとなり、かつ、ベース・エミッタ間が逆バイアスとなって、Ｑ２のエミッタからコレクタに向かって電流が流れる期間がある。また、これと同時に、ＰＮＰトランジスタＱ３のベース・コレクタ間が逆バイアスとなり、かつ、ベース・エミッタ間が順バイアスとなって、Ｑ３のコレクタからエミッタに向かって電流が流れる期間がある。このときには、トランジスタＱ２及びＱ３は、本来オフでなければならない時に、オンしてしまう異常動作が発生する。すなわち、ＡＣ２００Ｖ系判別時において、トランジスタＱ２及びＱ３がオンしてＡＣ１００Ｖ系での最適ドライブ条件の抵抗値になってしまう異常動作が発生する。
【００５０】
しかし、電流防止用ダイオードＤ３２を設けることにより、上記のトランジスタＱ２のエミッタからコレクタへ向かって流れる電流が、トランジスタＱ３のベースに供給されることを防止することができるため、トランジスタＱ３のオフを維持することができ、上記の異常動作の発生を防止することができる。このように、スイッチＳ１を、ＰＮＰトランジスタＱ３のベース駆動回路にＮＰＮトランジスタＱ２を用いることで、簡単で安価な構成とすることができると共に、トランジスタＱ３のベース回路に電流防止用のダイオードＤ３２を設けることにより、上記の異常動作の発生を防止することができる。
【００５１】
このように、本実施の形態によれば、交流電源１０の交流電圧がＡＣ１００Ｖ系であるかＡＣ２００Ｖ系であるかを判別して、その判別した入力交流電圧に応じた駆動抵抗値に切り替え（換言すると、ＦＥＴＱ１の入力端子間容量との時定数と入力ピーク電流を切り替え）、ＦＥＴＱ１のドライブ条件を常に最適化するようにしたため、近年商品化されている高効率の電界効果トランジスタをＦＥＴＱ１に用いた場合に発生する、前述したデューティ振れという不安定動作を安定化させることができ、高効率で、高調波ノイズ規制を遵守した力率補正対応の交流−直流変換動作を行うことができる。
【００５２】
なお、本発明は上記の実施の形態に限定されるものではなく、例えばスイッチＳ１の構成は図３に示した回路に限定されるものではなく、トランジスタＱ２をＰＮＰトランジスタ、トランジスタＱ３をＮＰＮトランジスタとすることも可能である。また、整流回路は図１に示した構成以外の公知の整流回路を用いることもできる。
【図面の簡単な説明】
【００５３】
【図１】本発明の一実施の形態の回路図である。
【図２】図１中の制御回路の一例の回路図である。
【図３】図１中のスイッチの一実施の形態の回路図である。
【図４】ブリッジダイオードから出力される脈流電圧を抵抗分圧して得た脈流電圧をコンパレータに供給する構成のＡＣ／ＤＣコンバータの脈流電圧とコンパレータの閾値とを負荷条件毎に示す特性図と、コンパレータの出力電圧波形を示す図である。
【図５】従来のＡＣ／ＤＣコンバータの一例の回路図である。
【図６】図５の脈流電圧、スイッチング電流、チョークコイルに流れる電流を示す波形図である。
【符号の説明】
【００５４】
１０  交流電源
１２  直流電圧出力端子
２０  ＡＣ／ＤＣコンバータ
２１  制御回路
２２、２１３、２１４  コンパレータ
２３  基準電圧入力端子
２１１、２１２  誤差増幅器
Ｑ１  スイッチング用電界効果トランジスタ（ＦＥＴ）
Ｑ２  スイッチング用ＮＰＮトランジスタ
Ｑ３  スイッチング用ＰＮＰトランジスタ
Ｄ０  ブリッジダイオード（ブリッジ全波整流回路）
Ｄ１、Ｄ２、Ｄ３、Ｄ４  整流用ダイオード
Ｄ３１  電荷引き抜き用ダイオード
Ｄ３２  電流防止用ダイオード
Ｌ１  チョークコイル
Ｃ０、Ｃ３  コンデンサ
Ｃ１、Ｃ２  平滑用コンデンサ
Ｒ１  駆動抵抗
Ｒ２、Ｒ３、Ｒ４、Ｒ１０、Ｒ１１、Ｒ２０、Ｒ３１、Ｒ３２、Ｒ３３  抵抗
ＲＳ１  検出抵抗
Ｓ１  スイッチ
【図１】
2010074865.tif 000003
【図２】
2010074865.tif 000004
【図３】
2010074865.tif 000005
【図４】
2010074865.tif 000006
【図５】
2010074865.tif 000007
【図６】
2010074865.tif 000008