(57)【要約】【課題】半導体素子を配線基板にフリップチップ接合する際に、半導体素子に作用するダメージを緩和できる構造の半導体装置を提供することを目的とする。【解決手段】半導体素子（１）は、第一の電極（２）が配置されている面と同一面上で第一の電極（２）とは離れて搭載された部品（４）と、第一の電極（２）が配置されている面と同一面上で第一の電極（２）と部品（４）との間に搭載されたダミー電極（５）とを備えており、半導体素子（１）を配線基板（７）にフリップチップ接合する際の配線基板（７）に対する半導体素子（１）の傾きを補正する支持体（６）がダミー電極（５）と配線基板（７）との間に介装されている。【選択図】図１
2010283245.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子に形成された第一の電極と実装先の配線基板に設けられた第二の電極が対向し、前記第一の電極と前記第二の電極とがバンプを介して接合された半導体装置であって、
前記半導体素子は、
前記第一の電極が配置されている面と同一面上で前記第一の電極とは離れて搭載された部品と、
前記第一の電極が配置されている面と同一面上で前記第一の電極と前記部品との間に搭載されたダミー電極とを備えており、
半導体素子を配線基板にフリップチップ接合する際の前記配線基板に対する前記半導体素子の傾きを補正する支持体が前記ダミー電極と前記配線基板との間に介装されている
半導体装置。
【請求項２】
半導体素子に形成された第一の電極と実装先の配線基板に設けられた第二の電極が対向し、前記第一の電極と前記第二の電極とがバンプを介して接合された半導体装置であって、
前記半導体素子は、
前記第一の電極が配置されている面と同一面上で前記第一の電極とは離れて搭載された部品と、
前記第一の電極が配置されている面と同一面上で前記第一の電極と前記部品との間に搭載されたダミー電極とを備えており、
前記ダミー電極と前記配線基板に設けられた第二の電極との間に支持体が介装されている
半導体装置。
【請求項３】
前記支持体は、前記部品の中心と、前記半導体素子上に前記バンプが配置されている領域の中心を結んだ線分に対して、前記部品が前記半導体素子の中心から片寄っている側の領域に配置されている
請求項２に記載の半導体装置。
【請求項４】
前記半導体素子の平面形状が四辺形であり、前記部品は、前記半導体素子の中心から垂直方向にも水平方向にも片寄って配置されて前記半導体素子の一つの角に近付けて配置されている
請求項３に記載の半導体装置。
【請求項５】
前記支持体は、前記複数のバンプのうちの前記部品に最も近いバンプと前記部品との間に配置されている
請求項２に記載の半導体装置。
【請求項６】
前記支持体は、前記複数のバンプのうちの前記部品に最も近いバンプと前記部品との間に配置されており、前記部品と前記支持体との距離：Ｌ１、前記部品に最も近いバンプと前記支持体との距離：Ｌ２としたときに、Ｌ１＝Ｌ２である
請求項２に記載の半導体装置。
【請求項７】
前記支持体は、前記複数のバンプのうちの前記部品に最も近いバンプと前記部品との間に配置されており、前記部品の中心と前記部品に最も近いバンプの中心を結んだ線分の上に配置されている
請求項２に記載の半導体装置。
【請求項８】
前記支持体の径は、前記バンプの径よりも大きい
請求項１または請求項２に記載の半導体装置。
【請求項９】
前記支持体は、スタッドバンプもしくはめっきバンプである
請求項１または請求項２に記載の半導体装置。
【請求項１０】
前記支持体は、前記配線基板上の前記第二の電極の段差による凸部である
請求項１に記載の半導体装置。
【請求項１１】
前記バンプは、スタッドバンプもしくはめっきバンプである
請求項１または請求項２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フリップチップ接合技術において、接合時に半導体素子へ与えるダメージを緩和する半導体装置に関する。
【背景技術】
【０００２】
近年、電子機器の小型化、高機能化が著しく進展し、高密度化に有利な接合技術として、半導体素子をフェイスダウンし、バンプを介して配線基板に一括接続することで、小型微細化を実現できるフリップチップ接合技術が半導体実装に適用されている。
【０００３】
このフリップチップ接合技術に関する従来技術として、次のような例がある。
これは、半導体素子と配線基板を接続するバンプが半導体素子の外周部に配列されておらず、半導体素子の中心付近に集中して設けられているような場合には、接合時に半導体素子が傾き、特定のバンプが必要以上に変形して信頼性が損なわれる。
【０００４】
このような半導体素子の傾きによる不良を防止する技術として特許文献１には、支持体となるダミーバンプを半導体素子の外周部に少なくとも３つ設け、半導体素子と配線基板を平行に保ち、バンプの変形量の均一化を図るという方法が紹介されている。この方法によれば、半導体素子が傾いても設置されたダミーバンプがスペーサーとしての役割を果たし、半導体素子が傾くことがなくなる。また、バンプの過剰な変形を防止することで、半導体素子へのダメージを緩和させることができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平９−１１５９１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら前記のような従来技術は、バンプが半導体素子の中心付近に配置され、ダミーバンプが半導体素子の外周部に配置されることを前提としている。そのため、半導体素子の上に異種部品が片寄って搭載されているような構造体の場合には、部品が半導体素子の外周部を覆っていたり、部品が搭載されている領域が配線基板からはみ出して実装されたり、またバンプが外周部に配置されたりすると、ダミーバンプを半導体素子の外周部に設けることができず、傾きによる半導体素子へのダメージを緩和できない。
【０００７】
具体的には、接合時のボンディングツールは半導体素子の中心を保持するが、上記のように半導体素子に搭載された部品の中心位置と半導体素子の中心位置がずれている場合には、その重量バランスが悪くなり、接合時に半導体素子が傾く。さらにその状態で接合工法として超音波接合工法を適用すると、超音波振動が印加された際に、配線基板に対して垂直方向にも振動が発生する可能性がある。
【０００８】
このような振動が発生すると重量バランスの悪化が助長され、半導体素子は部品が搭載されている側にさらに傾いて接合される。また、傾いた方向に配置されているバンプほど荷重を受けて必要以上に変形し、半導体素子へダメージを与える。
【０００９】
このような現象に対して、従来技術のように外周部にダミーバンプを配置するためには、半導体素子および配線基板のサイズを拡大する必要があり、対応が困難である。
本発明は、このような課題を鑑みてなされたものであり、部品が搭載された半導体素子であっても、半導体素子を配線基板にフリップチップ接合する際に、半導体素子に作用するダメージを緩和できる構造の半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の請求項１記載の半導体装置は、半導体素子に形成された第一の電極と実装先の配線基板に設けられた第二の電極が対向し、前記第一の電極と前記第二の電極とがバンプを介して接合された半導体装置であって、前記半導体素子は、前記第一の電極が配置されている面と同一面上で前記第一の電極とは離れて搭載された部品と、前記第一の電極が配置されている面と同一面上で前記第一の電極と前記部品との間に搭載されたダミー電極とを備えており、半導体素子を配線基板にフリップチップ接合する際の前記配線基板に対する前記半導体素子の傾きを補正する支持体が前記ダミー電極と前記配線基板との間に介装されていることを特徴とする。
【００１１】
本発明の請求項２記載の半導体装置は、半導体素子に形成された第一の電極と実装先の配線基板に設けられた第二の電極が対向し、前記第一の電極と前記第二の電極とがバンプを介して接合された半導体装置であって、前記半導体素子は、前記第一の電極が配置されている面と同一面上で前記第一の電極とは離れて搭載された部品と、前記第一の電極が配置されている面と同一面上で前記第一の電極と前記部品との間に搭載されたダミー電極とを備えており、前記ダミー電極と前記配線基板に設けられた第二の電極との間に支持体が介装されていることを特徴とする。
【００１２】
本発明の請求項３記載の半導体装置は、請求項２において、前記支持体は、前記部品の中心と、前記半導体素子上に前記バンプが配置されている領域の中心を結んだ線分に対して、前記部品が前記半導体素子の中心から片寄っている側の領域に配置されていることを特徴とする。
【００１３】
本発明の請求項４記載の半導体装置は、請求項３において、前記半導体素子の平面形状が四辺形であり、前記部品は、前記半導体素子の中心から垂直方向にも水平方向にも片寄って配置されて前記半導体素子の一つの角に近付けて配置されていることを特徴とする。
【００１４】
本発明の請求項５記載の半導体装置は、請求項２において、前記支持体は、前記複数のバンプのうちの前記部品に最も近いバンプと前記部品との間に配置されていることを特徴とする。
【００１５】
本発明の請求項６記載の半導体装置は、請求項２において、前記支持体は、前記複数のバンプのうちの前記部品に最も近いバンプと前記部品との間に配置されており、前記部品と前記支持体との距離：Ｌ１、前記部品に最も近いバンプと前記支持体との距離：Ｌ２としたときに、Ｌ１＝Ｌ２であることを特徴とする。
【００１６】
本発明の請求項７記載の半導体装置は、請求項２において、前記支持体は、前記複数のバンプのうちの前記部品に最も近いバンプと前記部品との間に配置されており、前記部品の中心と前記部品に最も近いバンプの中心を結んだ線分の上に配置されていることを特徴とする。
【００１７】
本発明の請求項８記載の半導体装置は、請求項１または請求項２において、前記支持体の径は、前記バンプの径よりも大きいことを特徴とする。
本発明の請求項９記載の半導体装置は、請求項１または請求項２において、前記支持体は、スタッドバンプもしくはめっきバンプであることを特徴とする。
【００１８】
本発明の請求項１０記載の半導体装置は、請求項１において、前記支持体は、前記配線基板上の前記第二の電極の段差による凸部であることを特徴とする。
本発明の請求項１１記載の半導体装置は、請求項１または請求項２において、前記バンプは、スタッドバンプもしくはめっきバンプであることを特徴とする。
【発明の効果】
【００１９】
この構成によると、半導体素子を配線基板にフリップチップ接合する際の前記配線基板に対する前記半導体素子の傾きを補正する支持体が、ダミー電極と配線基板との間に介装されているため、前記半導体素子を前記配線基板にフリップチップ接合する際に、前記半導体素子が傾いた場合、接合時に前記支持体が前記バンプよりも早くに前記配線基板の側に接触し、前記バンプに過剰な荷重が掛かることを抑制することができ、前記半導体素子へのダメージを緩和できる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施の形態１における半導体装置を示す半導体素子の拡大平面図と半導体装置の拡大側面図
【図２】比較例１の半導体装置を示す半導体素子の拡大平面図と半導体装置の拡大側面図
【図３】比較例２の半導体装置を示す半導体素子の拡大平面図と半導体装置の拡大側面図および本発明の実施の形態２における半導体装置を示す半導体素子の拡大平面図
【図４】比較例３の半導体装置を示す半導体素子の拡大平面図と本発明の実施の形態３における半導体装置を示す半導体素子の拡大平面図
【図５】比較例４の半導体装置を示す半導体素子の拡大平面図と本発明の実施の形態４における半導体装置を示す半導体素子の拡大平面図
【図６】比較例５の半導体装置を示す半導体素子の拡大平面図と本発明の実施の形態５における半導体装置を示す半導体素子の拡大平面図
【発明を実施するための形態】
【００２１】
以下、本発明の各実施の形態について、図面を参照しながら説明する。
（実施の形態１）
図１は本発明の実施の形態１の半導体装置を示し、図２は比較例１の半導体装置を示している。
【００２２】
先ず、図２の比較例１を説明する。
図２（ａ）は接合前の半導体素子の平面図、図２（ｂ）は半導体素子のバンプ３が配線基板７の第一の電極としての電極２に当接した状態の側面図である。
【００２３】
図２（ａ）に示すように、半導体素子１の上には複数の電極２と、電極２の上に設けられたバンプ３と、部品４とが設けられている。部品４は、半導体素子１の中心Ｐ１から一方向（図２（ａ）において右側）にずれて搭載されており、半導体素子１の外周部を一部覆うように配置されている。
【００２４】
複数のバンプ３は、ボールボンディング法によるスタッドバンプまたはめっきバンプにより形成されており、半導体素子１の中心Ｐ１に対して部品４が搭載されている領域の対称位置（図２（ａ）において左側）に複数列に均等に配置されており、部品４と同じく半導体素子１の外周部を一部を覆っている。配線基板７には、バンプ３に対応して第二の電極としての電極８が形成されている。
【００２５】
半導体素子１をフェイスダウンして配線基板７の電極８に一括接続するために、半導体素子１の中心Ｐ１を吸着ノズル（図示せず）によって吸着保持して、例えば超音波振動を用いてフリップチップ接合する際には、バンプ３が半導体素子１の一方に片寄って設けられているため、図２（ｂ）に示すようにバンプ３が配線基板７の電極８に当接することによって、前記中心Ｐ１を保持して配線基板７に押し付けられる半導体素子１は、前記中心Ｐ１を通る破線Ｊ１を境に図２（ｂ）に仮想線Ｊ２で示すように半導体素子１の部品４が設けられている方を下方へ向かって回転させるモーメント力が作用することによって、半導体素子１に傾きが発生する。
【００２６】
そのため、この比較例１では超音波振動が発生すると重量バランスの悪化が助長され、半導体素子１は部品４が搭載されている側にさらに傾いて接合される。また、複数のバンプ３の中でも傾いた方向に配置されている（＝前記中心Ｐ１に近い）バンプ３ほど荷重を受けて必要以上に変形し、半導体素子１へダメージを与える。
【００２７】
この比較例１に対して実施の形態１の半導体装置では、図１（ａ）に示すように半導体素子１には、電極２が配置されている面と同一面上で電極２と部品４との間にダミー電極５が設けられ、ダミー電極５に支持体６が設けられている。この実施の形態では、部品４の中心Ｐ２と、半導体素子１上にバンプ３が配置されている領域の中心Ｐ３を結んだ線分Ｊ５の上にダミー電極５と支持体６が設けられている。さらに具体的には、ダミー電極５と支持体６は、前記中心Ｐ１の上に配置されている。その他は比較例１と同じである。
【００２８】
バンプ３と支持体６の形成方法は異なっていても問題ないが、形成方法を同一にした方が工程を簡便化できるため望ましい。さらに支持体６はバンプ３よりも径が大きく設けられている。
【００２９】
このように構成したため、半導体素子１をフェイスダウンして配線基板７の電極８に一括接続するために、半導体素子１の中心Ｐ１を保持して、例えば超音波振動を用いてフリップチップ接合する際には、半導体素子１が傾く方向は部品４の搭載されている側であると特定できるため、上記のような位置に支持体６を配置しておくと、バンプ３よりも先に支持体６が電極８と接触することになる。また支持体６の径はバンプ３の径よりも大きくしているため、半導体素子１の傾きによるバンプ３の過剰な変形を支持体６によって防止することができ、同時に半導体素子１へのダメージを緩和することができる。支持体６の径はバンプ３が接合後に所望の径となるよう設定する。
【００３０】
これによって、図１（ｂ）に示すように、バンプ３および支持体６が配線基板７の電極８に固相拡散接合され、支持体６の接合後の径はバンプ３のそれよりも大きくなる。この時、支持体６によって半導体素子１と配線基板７は電気的に接続されていない。また、部品４は配線基板７よりも厚いために、部品４が搭載されている領域は配線基板７からはみ出して実装されている。
【００３１】
（実施の形態２）
実施の形態１では半導体素子１に実装された部品４が、前記中心Ｐ１を境に図１（ａ）において複数のバンプ３とは反対側に設けられていて、部品４の半導体素子１における位置は、図１（ａ）における紙面の上下方向に片寄っていなかったが、実施の形態２では、図３（ａ）（ｂ）（ｃ）に示すように部品４の半導体素子１における位置が片寄っている。
【００３２】
図３（ｃ）は本発明の実施の形態２の半導体装置に使用する半導体素子を示し、図３（ａ）（ｂ）は比較例２の半導体装置を示している。
先ず、図３（ａ）（ｂ）の比較例２を説明する。
【００３３】
部品４は半導体素子１の中心Ｐ１から、図中において縦方向にも横方向にもずれており、半導体素子１の角Ｃ１に近付けて片寄って配置され、部品４の外側のスペースは少なくそれ以上何も配置できない。それ以外は比較例１と同じである。
【００３４】
半導体素子１をフェイスダウンして配線基板７の電極８に一括接続するために、半導体素子１の中心Ｐ１を保持して、例えば超音波振動を用いてフリップチップ接合する際には、前記中心Ｐ１を保持して配線基板７に押し付けられる半導体素子１は、図３（ｂ）に示すように図３（ａ）に示す破線Ｊ３を境に仮想線Ｊ４で示すように半導体素子１の部品４が設けられている方を下方へ向かって回転させるモーメント力が作用することによって、半導体素子１に傾きが発生する。
【００３５】
そのため、この比較例２では超音波振動が発生すると重量バランスの悪化が助長され、半導体素子１は部品４が搭載されている側にさらに傾いて接合される。また、複数のバンプ３の中でも破線Ｊ３に近いバンプ３ほど荷重を受けて必要以上に変形し、半導体素子１へダメージを与える。
【００３６】
この比較例２に対して実施の形態２の半導体装置では、図３（ｃ）に示すように半導体素子１には、部品４の中心Ｐ２とバンプ３が配置されている領域の中心Ｐ３を結んだ線分Ｊ５に対して、部品４が半導体素子１の中心から片寄っている側（下側）の領域に、ダミー電極５が設けられ、ダミー電極５に支持体６が設けられている。
【００３７】
この領域に支持体６が配置されていれば、バンプ３よりも先に支持体６が電極８と接触することになり、半導体素子１の傾きによるバンプ３の過剰な変形を支持体６によって防止することができる。その他は実施の形態１と同じである。
【００３８】
また、バンプ３の領域は最外周の各バンプ３を頂点とし、四角形を作って全てのバンプ３が収まるように領域を作ると良い。
（実施の形態３）
実施の形態１では複数のパンプ３が、半導体素子１の中心Ｐ１に対して部品４が搭載されている領域の対称位置に均等に複数列が配置されていたが、この実施の形態３では、図４（ａ）（ｂ）に示すようにバンプ３の半導体素子１における位置が均等ではなく片寄っている。
【００３９】
図４（ｂ）は本発明の実施の形態３の半導体装置に使用する半導体素子を示し、図４（ａ）は比較例３の半導体装置に使用する半導体素子を示している。
先ず、図３（ａ）の比較例３を説明する。
【００４０】
複数のバンプ３は、半導体素子１の角Ｃ２に近い位置を配列の折り曲げ点としてＬ字型に配置されている。その他は比較例２と同じである。
半導体素子１をフェイスダウンして配線基板７の電極８に一括接続するために、半導体素子１の中心Ｐ１を保持して、例えば超音波振動を用いてフリップチップ接合する際には、半導体素子１は、前記中心Ｐ１を通る破線Ｊ１を境に図２（ｂ）に仮想線Ｊ２で示すように半導体素子１の部品４が設けられている方を下方へ向かって回転させるモーメント力が作用することによって、半導体素子１に傾きが発生する。
【００４１】
そのため、この比較例３では超音波振動が発生すると重量バランスの悪化が助長され、半導体素子１は部品４が搭載されている側にさらに傾いて接合される。また、複数のバンプ３の中でも傾いた方向に配置されている（＝前記中心Ｐ１に近い）バンプ３ほど荷重を受けて必要以上に変形し、半導体素子１へダメージを与える。
【００４２】
この比較例３に対して実施の形態３の半導体装置では、図４（ｂ）に示すように半導体素子１には、ダミー電極５が、部品４とバンプ３の間で、しかも、部品４からの距離Ｌ１と、部品４に最も近いバンプ３からの距離Ｌ２が等距離となるように配置されている。ダミー電極５に支持体６が設けられている。
【００４３】
この構成によると、部品４は半導体素子１の中心Ｐ１から一方向にしかずれていないため、半導体素子１の傾き方も一方向であり、支持体６が上記のような位置にあれば、バンプ３よりも先に支持体６が電極８と接触することになり、半導体素子１の傾きによるバンプ３の過剰な変形を支持体６によって防止することができる。その他は実施の形態１と同じである。
【００４４】
なお、支持体６の位置は部品４と部品４に最も近いバンプ３から必ずしも等距離である必要はなく、部品４に最も近いバンプ３よりもさらに部品４に近い位置にあれば、バンプ３よりも先に支持体６が電極８と接触することになり、半導体素子１の傾きによるバンプ３の過剰な変形を支持体６によって防止することができる。
【００４５】
（実施の形態４）
実施の形態２では複数のパンプ３が、半導体素子１の中心Ｐ１に対して部品４が搭載されている領域の対称位置に均等に複数列が配置されていたが、この実施の形態４では、図５（ａ）（ｂ）に示すようにバンプ３の半導体素子１における位置が均等ではなく片寄っている。
【００４６】
図５（ｂ）は本発明の実施の形態４の半導体装置に使用する半導体素子を示し、図５（ａ）は比較例４の半導体装置に使用する半導体素子を示している。
先ず、図５（ａ）の比較例４を説明する。
【００４７】
複数のバンプ３は、半導体素子１の角Ｃ２に近い位置を配列の折り曲げ点としてＬ字型に配置されている。部品４は半導体素子１の中心Ｐ１から、図中において縦方向にも横方向にもずれており、半導体素子１の角Ｃ１に近付けて片寄って配置され、部品４の外側のスペースは少なくそれ以上何も配置できない。それ以外は比較例２と同じである。
【００４８】
半導体素子１をフェイスダウンして配線基板７の電極８に一括接続するために、半導体素子１の中心Ｐ１を保持して、例えば超音波振動を用いてフリップチップ接合する際には、図３（ａ）に示す破線Ｊ３を境に半導体素子１の部品４が設けられている方を下方へ向かって回転させるモーメント力が作用することによって、半導体素子１に傾きが発生する。
【００４９】
そのため、この比較例４では超音波振動が発生すると重量バランスの悪化が助長され、半導体素子１は部品４が搭載されている側にさらに傾いて接合される。また、複数のバンプ３の中でも破線Ｊ３に近いバンプ３ほど荷重を受けて必要以上に変形し、半導体素子１へダメージを与える。
【００５０】
この比較例４に対して実施の形態４の半導体装置では、図５（ｂ）に示すように半導体素子１には、部品４の中心Ｐ２と部品４に最も近いバンプ３の中心Ｐ４を結んだ破線Ｊ６の上にダミー電極５が設けられ、ダミー電極５に支持体６が設けられている。
【００５１】
この位置に支持体６が配置されていれば、バンプ３よりも先に支持体６が電極８と接触することになり、半導体素子１の傾きによるバンプ３の過剰な変形を支持体６によって防止することができる。その他は実施の形態２と同じである。
【００５２】
（実施の形態５）
実施の形態１では、半導体素子１のダミー電極５と配線基板７の電極８との間に、スタッドバンプもしくはめっきバンプからなる支持体６を介装して、半導体素子１を配線基板７にフリップチップ接合する際の配線基板７に対する半導体素子１の傾きを補正するように構成したが、図６（ａ）（ｂ）に示す実施の形態５では、配線基板７の上で、ダミー電極５の位置に対応する位置に実施の形態１の電極８よりも高い電極９を配置しておき、半導体素子１を配線基板７にフリップチップ接合する際の配線基板７に対する半導体素子１の傾きを、電極９の段差によって、電極９がダミー電極５に当接して補正するように構成されている。その他は実施の形態１と同じである。
【００５３】
なお、実施の形態２〜実施の形態４のいずれにおいても実施の形態１と同様に、半導体素子１のダミー電極５と配線基板７の電極８との間に、スタッドバンプもしくはめっきバンプからなる支持体６を介装して、半導体素子１を配線基板７にフリップチップ接合する際の配線基板７に対する半導体素子１の傾きを補正するように構成していたが、実施の形態と同様に、配線基板７の上で、ダミー電極５の位置に対応する位置に実施の形態１の電極８よりも高い電極９を配置しておき、半導体素子１を配線基板７にフリップチップ接合する際の配線基板７に対する半導体素子１の傾きを、電極９の段差によって、電極９がダミー電極５に当接して補正するように構成することもできる。
【産業上の利用可能性】
【００５４】
本発明の半導体装置は、半導体素子へのダメージを緩和させる効果を有し、半導体素子上に部品が搭載された構造体をフリップチップ接合する際に有用である。
【符号の説明】
【００５５】
１    半導体素子
２    電極（第一の電極）
３    バンプ
４    部品
５    ダミー電極
６    支持体
７    配線基板
８，９    電極（第二の電極）
Ｐ１    半導体素子１の中心
Ｐ２    部品４の中心
Ｐ３    バンプ３が配置されている領域の中心
Ｃ１，Ｃ２    半導体素子１の角
【図１】
2010283245.tif 000003
【図２】
2010283245.tif 000004
【図３】
2010283245.tif 000005
【図４】
2010283245.tif 000006
【図５】
2010283245.tif 000007
【図６】
2010283245.tif 000008