(57)【要約】【課題】リッジ上電極の形成が容易なリッジ型半導体素子の製造方法及びリッジ型半導体素子を提供する。【解決手段】  平坦部から突出するようにリッジ部を形成する第１の工程と、前記リッジ部上に嵩上げ層（９）を形成する第２の工程と、前記リッジ部の側面、前記平坦部の上面、嵩上げ層（９）の側面、及び嵩上げ層（９）の上面を保護層（１０）で覆う第３の工程と、フォトレジスト（１５）を回転塗布して、前記リッジ部の頭部においてのみフォトレジスト（１５）を開口させる第４の工程とを備えるリッジ型半導体素子の製造方法。【選択図】図６
2010283126.tif 000002
【特許請求の範囲】
【請求項１】
平坦部から突出するようにリッジ部を形成する第１の工程と、
前記リッジ部上に嵩上げ層を形成する第２の工程と、
前記リッジ部の側面、前記平坦部の上面、前記嵩上げ層の側面、及び前記嵩上げ層の上面を保護層で覆う第３の工程と、
フォトレジストを回転塗布して、前記リッジ部の頭部においてのみ前記フォトレジストを開口させる第４の工程とを備えることを特徴とするリッジ型半導体素子の製造方法。
【請求項２】
前記リッジ型半導体素子がリッジ型半導体レーザ素子であり、
前記保護層が電流ブロック層であり、
前記第１の工程において、前記リッジ部とともに、前記平坦部を隔てて前記リッジ部の両側に位置する凸状の支持部を形成し、
前記第２の工程において、前記リッジ部上に前記嵩上げ層を形成するとともに、前記支持部上にも前記嵩上げ層を形成し、
前記第３の工程において、前記リッジ部の側面、前記平坦部の上面、前記嵩上げ層の側面、及び前記嵩上げ層の上面に加えて前記支持部の側面も前記保護層で覆うことを特徴とする請求項１に記載のリッジ型半導体素子の製造方法。
【請求項３】
前記嵩上げ層がＩｎＧａＰからなることを特徴とする請求項１又は請求項２に記載のリッジ型半導体素子の製造方法。
【請求項４】
平坦部から突出するように形成されたリッジ部と、
前記平坦部を隔てて前記リッジ部の両側に位置し、前記リッジ部と同一の高さである凸状の支持部と、
前記支持部上に形成される嵩上げ層と、
前記リッジ部の側面、前記平坦部の上面、前記支持部の側面、前記嵩上げ層の側面、及び前記嵩上げ層の上面を覆う保護層とを備えることを特徴とするリッジ型半導体素子。
【請求項５】
リッジ型半導体レーザ素子であって、
前記保護層が電流ブロック層であることを特徴とする請求項４に記載のリッジ型半導体素子。
【請求項６】
前記嵩上げ層がＩｎＧａＰからなることを特徴とする請求項４又は請求項５に記載のリッジ型半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リッジ型半導体素子の製造方法及びリッジ型半導体素子に関する。
【背景技術】
【０００２】
リッジ型半導体素子（例えば、リッジ形状を有する半導体レーザ等）では、リッジ側面を絶縁するため、或いは、リッジ側面を酸化や汚染から保護するため、リッジ側面保護層が形成されている。リッジ側面保護層及びリッジ上電極の形成方法としては、エッチングにより平坦部から突出するようにリッジを形成した後に、平坦部及びリッジ全体を保護層で覆い、さらにその後、電極形成のためにフォトリソグラフィーによりリッジ上の保護層を除去し、リフトオフによりリッジ上電極を形成するという従来方法が一般的である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平８−３１６５７９号公報（段落０００８〜段落００１３、第５図）
【特許文献２】特開２００２−３３５０４３号公報（段落００２９〜段落００３２、第１図）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記の従来方法では、電極形成時のフォトリソグラフィーにおいてフォトマスクとリッジの位置合わせを高精度に行う必要があった。
【０００５】
なお、特許文献１では、補助半導体層を導入してリッジ高さを稼ぎ、絶縁体によるリッジ側面の埋め込み時にリッジの頭が埋まらなくなるようにする方法が開示されている。特許文献１で開示されている方法は、平坦部及びリッジの側面を覆う保護層以外に、リッジ側面を埋め込む絶縁層も有するリッジ型半導体素子の製造方法にしか適用することができず、リッジ側面を埋め込む絶縁層を有さないリッジ型半導体素子の製造方法に適用することができなかった。
【０００６】
また、特許文献２では、レジストマスクを含めたリッジを保護膜で覆い、その後、前記レジストマスクを用いて前記保護膜のリフトオフを行い前記リッジの頭部を露出させる方法が開示されている。特許文献２で開示されている方法では、保護膜の材質や形状によってはリフトオフが上手く行かない場合がある。
【０００７】
本発明は、上記の状況に鑑み、リッジ上電極の形成が容易なリッジ型半導体素子の製造方法及びリッジ型半導体素子を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために本発明に係るリッジ型半導体素子の製造方法は、平坦部から突出するようにリッジ部を形成する第１の工程と、前記リッジ部上に嵩上げ層を形成する第２の工程と、前記リッジ部の側面、前記平坦部の上面、前記嵩上げ層の側面、及び前記嵩上げ層の上面を保護層で覆う第３の工程と、フォトレジストを回転塗布して、前記リッジ部の頭部においてのみ前記フォトレジストを開口させる第４の工程とを備えている。
【０００９】
第３の工程において嵩上げ層を形成することにより、たとえリッジ部の高さに制約がある場合でも、最終製品の状態ではリッジ部上に残らない嵩上げ層によりリッジ部と嵩上げ層との合計高さの調整が可能であるため、条件出しさえ行えば、第４の工程においてリッジ部の頭部においてのみフォトレジストを開口させることが、露光を行わなくてもフォトレジストの回転塗布のみで安定して精度良く行うことができる。これにより、リッジ上電極の形成が容易になる。
【００１０】
また、上記製造方法において、例えば、前記リッジ型半導体素子がリッジ型半導体レーザ素子であり、前記保護層が電流ブロック層であり、前記第１の工程において、前記リッジ部とともに、前記平坦部を隔てて前記リッジ部の両側に位置する凸状の支持部を形成し、前記第２の工程において、前記リッジ部上に前記嵩上げ層を形成するとともに、前記支持部上にも前記嵩上げ層を形成し、前記第３の工程において、前記リッジ部の側面、前記平坦部の上面、前記嵩上げ層の側面、及び前記嵩上げ層の上面に加えて前記支持部の側面も前記保護層で覆うようにしてもよい。
【００１１】
また、上記いずれかの製造方法において、前記嵩上げ層をＩｎＧａＰによって構成してもよい。
【００１２】
また、上記目的を達成するために本発明に係るリッジ型半導体素子は、平坦部から突出するように形成されたリッジ部と、前記平坦部を隔てて前記リッジ部の両側に位置し、前記リッジ部と同一の高さである凸状の支持部と、前記支持部上に形成される嵩上げ層と、前記リッジ部の側面、前記平坦部の上面、前記支持部の側面、前記嵩上げ層の側面、及び前記嵩上げ層の上面を覆う保護層とを備える構成とする。
【００１３】
このような構成によると、製造過程において、リッジ部上に嵩上げ層を形成することができる。これにより、たとえリッジ部の高さに制約がある場合でも、最終製品の状態ではリッジ部上に残らない嵩上げ層によりリッジ部と嵩上げ層との合計高さの調整が可能である。このため、条件出しさえ行えば、リッジ部の頭部においてのみフォトレジストを開口させることが、露光を行わなくてもフォトレジストの回転塗布のみで安定して精度良く行うことができる。これにより、リッジ上電極の形成が容易になる。
【００１４】
また、上記リッジ型半導体素子において、例えば、リッジ型半導体レーザ素子であって、前記保護層が電流ブロック層であるようにしてもよい。
【００１５】
また、上記いずれかのリッジ型半導体素子において、前記嵩上げ層をＩｎＧａＰによって構成してもよい。
【発明の効果】
【００１６】
本発明によると、たとえリッジ部の高さに制約がある場合でも、最終製品の状態ではリッジ部上に残らない嵩上げ層によりリッジ部と嵩上げ層との合計高さの調整が可能であるため、条件出しさえ行えば、リッジ部の頭部においてのみフォトレジストを開口させることが、露光を行わなくてもフォトレジストの回転塗布のみで安定して精度良く行うことができる。これにより、リッジ上電極の形成が容易になる。
【図面の簡単な説明】
【００１７】
【図１】本発明に係るリッジ型半導体素子の製造方法の一例における製造プロセスを説明するためのリッジ型半導体素子の断面図である。
【図２】本発明に係るリッジ型半導体素子の製造方法の一例における製造プロセスを説明するためのリッジ型半導体素子の断面図である。
【図３】本発明に係るリッジ型半導体素子の製造方法の一例における製造プロセスを説明するためのリッジ型半導体素子の断面図である。
【図４】本発明に係るリッジ型半導体素子の製造方法の一例における製造プロセスを説明するためのリッジ型半導体素子の断面図である。
【図５】本発明に係るリッジ型半導体素子の製造方法の一例における製造プロセスを説明するためのリッジ型半導体素子の断面図である。
【図６】本発明に係るリッジ型半導体素子の製造方法の一例における製造プロセスを説明するためのリッジ型半導体素子の断面図である。
【図７】本発明に係るリッジ型半導体素子の製造方法の一例における製造プロセスを説明するためのリッジ型半導体素子の断面図である。
【図８】本発明に係るリッジ型半導体素子の一構造例を示す図である。
【図９】フォトレジスト粘度とリッジトップレジスト膜厚との関係を示す図である。
【図１０】リッジ高さとリッジトップレジスト膜厚との関係を示す図である。
【発明を実施するための形態】
【００１８】
本発明の実施形態について図面を参照して以下に説明する。
＜本発明に係るリッジ型半導体素子の製造方法の一例＞
本発明に係るリッジ型半導体素子の製造方法としては、ここでは、リッジ型赤色半導体レーザ素子の製造方法を例に挙げ、その製造方法について図１〜図７を参照して説明する。図１〜図７は、本発明に係るリッジ型半導体素子の製造方法の一例であるリッジ型赤色半導体レーザ素子の製造方法における製造プロセスを説明するためのリッジ型赤色半導体レーザ素子の断面図である。
【００１９】
まず、図１に示すように、ｎ型ＧａＡｓ基板１上に、ＭＯＶＰＥ（Metal Organic Vapor Phase Epitaxy：有機金属気相成長）法を用いて、基板温度を約８００℃に保持した状態で、約１μｍの厚みを有するｎ型ＧａＡｓ層からなるバッファ層２、約２μｍの厚みを有するｎ型（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐからなるｎ型クラッド層３、活性層４、約０．２μｍの厚みを有するｐ型（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐからなる第１のｐ型クラッド層５、約１０ｎｍの厚みを有するｐ型（Ａｌ0.5Ｇａ0.5）Ｐからなる第２のｐ型クラッド層６、約１．４μｍの厚みを有するｐ型（ＡｌxＧａ1-x）0.5Ｉｎ0.5Ｐからなる第３のｐ型クラッド層７、及び、約０．１μｍの厚みを有するｐ型Ｉｎ0.5Ｇａ0.5Ｐ層と約０．２μｍの厚みを有するｐ型ＧａＡｓ層とを積層したｐ型コンタクト層８、約１μｍの厚みを有するアンドープＩｎＧａＰからなる嵩上げ層９を順次形成する。
【００２０】
なお、活性層４は、約６ｎｍの厚みを有するアンドープＩｎ0.5Ｇａ0.5Ｐからなる３層の井戸層と、約４ｎｍの厚みを有するアンドープ（Ａｌ0.5Ｇａ0.5）0.5Ｉｎ0.5Ｐからなる２層の障壁層とを交互に成長させることによって形成する。
【００２１】
また、図１に示した嵩上げ層９上の所定領域に、フォトレジスト１３を形成する。そして、フォトレジスト１３をマスクとして、たとえば、シュウ酸系エッチング液を用いて、嵩上げ層９、ｐ型コンタクト層８、及び第３のｐ型クラッド層７を、図２に示すように、第２のｐ型クラッド層６が露出するまでウェットエッチングする。これにより、素子中央部付近に電流注入領域となるリッジ部と、リッジ部と所定の間隔を隔ててリッジ部の両側に位置する凸状の支持部とが形成される。
【００２２】
なお、本実施形態では、第３のｐ型クラッド層７を（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐとしたが、例えば、第３のｐ型クラッド層７を（ＡｌxＧａ1-x）0.5Ｉｎ0.5Ｐとし、下部（底部）でｘ＝０．７、上部でｘ＝０．６になるように、第３のｐ型クラッド層７のＡｌ組成を層内で変化させてもよい。この場合、サイドエッチング速度が上部にいくほど小さくなる。つまり、上部に行くほどサイドエッチングされにくくなり、例えば、高さ約１．４μｍ、上部幅約２μｍ、下部幅（底部幅）約２．４μｍの台形形状の断面形状を有するリッジ部を得ることができる。これにより、ウェットエッチングを行った場合にも、上部が下部に対して小さくなりすぎて電気抵抗が増大するという不都合が発生するのを防止することができるとともに、リッジ部の上部と下部との幅の差を適度に制御して順テーパ形状にすることができる。
【００２３】
リッジ部及びその両側に位置する支持部が形成された後、フォトレジスト１３を除去する。
【００２４】
次に、図３に示すように、プラズマＣＶＤ（Chemical Vapor Deposition：化学気相堆積）法を用いて、ＳｉＮ膜からなる電流ブロック層１０を約０．２μｍの厚みで形成する。
【００２５】
次に、図４に示すように、リッジ部及びリッジ部周辺の平坦部に開口部を有するフォトレジスト１４を形成する。
【００２６】
なお、上述した従来方法では、嵩上げ層を形成せずに、リッジ部に開口部を有するフォトレジストを形成し、そのフォトレジストをマスクとして、ｐ型コンタクト層上の電流ブロック層をエッチングすることにより、ｐ型コンタクト層の上面を露出させている。すなわち、上述した従来方法では、リッジ部に開口部を有するフォトレジストの形成工程において、リッジ部に開口部を有するように高精度に露光作業を行う必要がある。これに対して、本実施形態では、フォトレジスト１４の形成工程において、リッジ部及びリッジ部周辺の平坦部に開口部を有するようにすればよいので、上述した従来方法に比べてフォトレジスト１４の形成工程における露光作業で要求される精度が低くなり、当該露光作業が容易となる。
【００２７】
次に、フォトレジスト１４よりも粘度の低い低粘度フォトレジスト１５をスピナーを用いて回転塗布する。回転塗布の初期時には、図５に示すように、リッジ部の頭部が低粘度フォトレジスト１５で覆われているが、回転塗布の終了時には、図６に示すように、リッジ部の頭部においてのみ低粘度フォトレジスト１５が開口する。そして、この低粘度フォトレジスト１５をマスクとして、リッジ部のｐ型コンタクト層８上の嵩上げ層９及び電流ブロック層１０をエッチングすることにより、図７に示すようにリッジ部のｐ型コンタクト層８の上面を露出させる。この後、フォトレジスト１４及び低粘度フォトレジスト１５を除去する。
【００２８】
次に、真空蒸着法を用いて、Ｃｒ／Ｐｔ／Ａｕ層からなるｐ側電極１１を形成する。それから、ｎ型ＧａＡｓ基板１の裏面を硫酸などを用いてエッチングすることにより、例えば、ｎ型ＧａＡｓ基板１を１００μｍ程度の厚みまで薄くする。そして、そのｎ型ＧａＡｓ基板１の裏面上に、真空蒸着法を用いて、基板側から、０．２μｍの厚みを有するＡｕＧｅ層、約１０ｎｍの厚みを有するＮｉ層および約０．６μｍの厚みを有するＡｕ層からなるｎ側電極１２を形成する。
【００２９】
その後、へき開およびブレーキングを行うことによって、図８に示す赤色半導体レーザ素子が得られる。
＜本発明に係るリッジ型半導体素子の構造例＞
図８に示す赤色半導体レーザ素子が従来の一般的な赤色半導体レーザ素子と構造上異なる点は、支持部上に嵩上げ層９が残っていることである（図８参照）。
【００３０】
上記のような製造方法で製造された図８に示す赤色半導体レーザ素子は、以下のような構造である。
【００３１】
図８に示す半導体レーザ素子では、ｎ型ＧａＡｓ基板１の（１００）面上に、約１μｍの厚みを有するｎ型ＧａＡｓからなるバッファ層２が形成されている。バッファ層２上には、約２μｍの厚みを有するｎ型（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐからなるｎ型クラッド層３が形成されている。
【００３２】
また、ｎ型クラッド層３上には、多重量子井戸構造を有する活性層４が形成されている。
【００３３】
活性層４上には、約０．２μｍの厚みを有するｐ型（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐからなる第１のｐ型クラッド層５が形成され、第１のｐ型クラッド層５上には、約１０ｎｍの厚みを有するとともに、エッチングストップ層として機能するｐ型Ｉｎ0.5Ｇａ0.5Ｐからなる第２のｐ型クラッド層６が形成され、第２のｐ型クラッド層６上の中央部付近には、高さ約１．４μｍ幅約２．４μｍの略長方形の断面形状を有するとともに、ストライプ状の奥行き形状を有する（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐからなる第３のｐ型クラッド層７が形成されている。すなわち、活性層４上には、第１のｐ型クラッド層５、第２のｐ型クラッド層６、及び第３のｐ型クラッド層７によって構成されるｐ型クラッド層が形成されている。
【００３４】
第３のｐ型クラッド層７上には、約０．１μｍの厚みを有するｐ型Ｉｎ0.5Ｇａ0.5Ｐ層と、約０．２μｍの厚みを有するｐ型ＧａＡｓ層とを積層したｐ型コンタクト層８が形成されている。第３のｐ型クラッド層７とｐ型コンタクト層８とによって、約１．７μｍの高さを有する電流注入領域となるリッジ部が構成されている。
【００３５】
また、リッジ部の両側には、第３のｐ型クラッド層７とｐ型コンタクト層８とによって、凸状の支持部が構成されている。その支持部上には、嵩上げ層９が形成されている。
【００３６】
第３のｐ型クラッド層７とｐ型コンタクト層８とにより構成されるリッジ部の側面と、第２のｐ型クラッド層６の上面と、第３のｐ型クラッド層７とｐ型コンタクト層８により構成される支持部の側面と、嵩上げ層９の側面及び上面とを覆うように、約０．２μｍの厚みを有する電流ブロック層１０が形成されている。電流ブロック層１０は、リッジ部のみに電流を供給するための電流阻止層としての機能と、リッジ部に対して屈折率差を設けて光閉じ込めを行う機能との２つの機能を有している。
【００３７】
また、ｐ型コンタクト層８上及び電流ブロック層９上には、Ｃｒ／Ｐｔ／Ａｕ層からなるｐ側電極１１が形成されている。一方、ｎ型ＧａＡｓ基板１の裏面上には、基板側から約０．２μｍの厚みを有するＡｕＧｅ層と約１０ｎｍの厚みを有するＮｉ層と約０．６μｍの厚みを有するＡｕ層とからなるｎ側電極１２が形成されている。なお、図８に示す本発明に係るリッジ型赤色半導体レーザ素子の幅は、約２００μｍであり、奥行きは、約１ｍｍである。
＜リッジ部の頭部の開口条件＞
上記において、フォトレジスト１４よりも粘度の低い低粘度フォトレジスト１５をスピナーを用いて回転塗布することにより、リッジ部の頭部においてのみ低粘度フォトレジスト１５が開口することを説明したが（図６参照）、このようにリッジ部の頭部においてのみ低粘度フォトレジスト１５が開口するための条件について以下に説明する。
【００３８】
第３のｐ型クラッド層７とｐ型コンタクト層８と嵩上げ層９との合計高さが１．１８μｍであり、５０００ｒｐｍ、３０秒の回転条件で低粘度フォトレジスト１５を回転塗布した場合の、回転塗布終了時のリッジ部上での低粘度フォトレジスト１５の膜厚は、図９に示すように、低粘度フォトレジスト１５の粘度により変化し、低粘度フォトレジスト１５の粘度が低いほど、回転塗布終了時のリッジ部上での低粘度フォトレジスト１５の膜厚が薄くなる。なお、図９においては、回転塗布終了時のリッジ部上での低粘度フォトレジスト１５の膜厚をリッジトップレジスト膜厚と称し、低粘度フォトレジスト１５の粘度をレジスト粘度と称している。
【００３９】
そこで、低粘度フォトレジスト１５の粘度を５［ｃｐ］に固定し、５０００ｒｐｍ、３０秒の回転条件で低粘度フォトレジスト１５を回転塗布した場合に、第３のｐ型クラッド層７とｐ型コンタクト層８と嵩上げ層９との合計高さがどの程度必要かを確認する実験を行った。その実験結果を図１０に示す。図１０から、低粘度フォトレジスト１５の粘度を５［ｃｐ］とし、５０００ｒｐｍ、３０秒の回転条件で低粘度フォトレジスト１５を回転塗布した場合では、第３のｐ型クラッド層７とｐ型コンタクト層８と嵩上げ層９との合計高さが２．３μｍ以上であれば、リッジ部の頭部において低粘度フォトレジスト１５が開口することがわかる。なお、図１０においては、回転塗布終了時のリッジ部上での低粘度フォトレジスト１５の膜厚をリッジトップレジスト膜厚と称し、第３のｐ型クラッド層７とｐ型コンタクト層８と嵩上げ層９との合計高さをリッジ高さと称している。
【００４０】
低粘度フォトレジスト１５の粘度を５［ｃｐ］とし、５０００ｒｐｍ、３０秒の回転条件で低粘度フォトレジスト１５を回転塗布した場合、上記のように、第３のｐ型クラッド層７とｐ型コンタクト層８と嵩上げ層９との合計高さが２．３μｍ以上必要となる。しかしながら、たとえ第３のｐ型クラッド層７とｐ型コンタクト層８の高さがレーザ光学特性上制約されていても、最終製品の状態ではリッジ部上に残らない嵩上げ層９により高さの調整が可能であるため、条件出しさえ行えば、リッジ部の頭部における低粘度フォトレジスト１５の開口を露光を行わなくても安定して精度良く行うことができる。これにより、リッジ上電極の形成が容易になる。
＜その他＞
なお、本発明は上述した実施形態に限定されることはなく、本発明の主旨を逸脱しない範囲で種々の変更が可能である。例えば、低粘度フォトレジスト１５の粘度は５［ｃｐ］に限られない。また、嵩上げ層の材料もアンドープＩｎＧａＰに限定されることはなく、保護層（上述した実施形態では電流ブロック層１０）の材料との相性などを考慮し、適宜変更可能である。
【符号の説明】
【００４１】
１  ｎ型ＧａＡｓ基板
２  バッファ層
３  ｎ型クラッド層
４  活性層
５  第１のｐ型クラッド層
６  第２のｐ型クラッド層
７  第３のｐ型クラッド層
８  ｐ型コンタクト層
９  嵩上げ層
１０  電流ブロック層
１１  ｐ側電極
１２  ｎ側電極
１３、１４  フォトレジスト
１５  低粘度フォトレジスト
【図１】
2010283126.tif 000003
【図２】
2010283126.tif 000004
【図３】
2010283126.tif 000005
【図４】
2010283126.tif 000006
【図５】
2010283126.tif 000007
【図６】
2010283126.tif 000008
【図７】
2010283126.tif 000009
【図８】
2010283126.tif 000010
【図９】
2010283126.tif 000011
【図１０】
2010283126.tif 000012