(57)【要約】【課題】ラインフェイルに至らない大量のビットフェイルが存在する場合であっても、リダンダンシ演算を効率良く短時間で行うことができるリダンダンシ演算方法等を提供する。【解決手段】このリダンダンシ演算装置１７は、ＤＵＴ３０に設けられたメモリセルのＸライン又はＹラインのうち、ＤＵＴ３０に設けられたスペアラインの数よりも多くの不良セルを含むＸライン又はＹラインをラインフェイルと判断してスペアラインによる代替を確定するラインフェイル救済演算部２１と、ラインフェイル救済演算部２１で代替が確定されたＸライン又はＹラインを除いたメモリセルのＸライン又はＹラインに残存するフェイルの総数が所定の閾値よりも多い場合に、フェイルが含まれるＸライン又はＹラインをラインフェイルとみなしてスペアラインによる代替を確定する疑似ラインフェイル救済演算部２２とを備える。【選択図】図１
2010113751.tif 000002
【特許請求の範囲】
【請求項１】
二次元配列された複数のメモリセルと、予備セルが複数配列されてなり前記メモリセルの行又は列を単位として代替される複数のスペアラインとを備えるメモリデバイスの不良救済を行う上で必要なデータを作成するリダンダンシ演算方法において、
前記メモリセルの行又は列のうち、前記スペアラインの数よりも多くの不良セルを含む行又は列をラインフェイルと判断して前記スペアラインによる代替を確定する第１ステップと、
前記第１ステップで代替が確定された行又は列を除いた前記メモリセルの行又は列に残存する不良セルの総数が所定の閾値よりも多い場合に、不良セルが含まれる行又は列をラインフェイルとみなして前記スペアラインによる代替を確定する第２ステップと
を含むことを特徴とするリダンダンシ演算方法。
【請求項２】
前記閾値は、前記スペアラインの数及び二次元配列されたメモリセルのブロック数の少なくとも一方を考慮して設定されることを特徴とする請求項１記載のリダンダンシ演算方法。
【請求項３】
前記第２ステップは、不良セルが含まれる行又は列の前記スペアラインによる代替を、不良セルの数が多いものを優先して順に行うことを特徴とする請求項２記載のリダンダンシ演算方法。
【請求項４】
前記第２ステップは、前記メモリセルに残存する不良セルの総数を取得する第３ステップと、
前記メモリセルに残存する不良セルの総数が残存する前記スペアラインで救済し得る不良セルの最大数よりも大である場合には、前記スペアラインによる代替を行わずに前記第２ステップを終了する第４ステップと
を含むことを特徴とする請求項１から請求項３の何れか一項に記載のリダンダンシ演算方法。
【請求項５】
二次元配列された複数のメモリセルと、予備セルが複数配列されてなり前記メモリセルの行又は列を単位として代替される複数のスペアラインとを備えるメモリデバイスの不良救済を行う上で必要なデータを作成するリダンダンシ演算装置において、
前記メモリセルの行又は列のうち、前記スペアラインの数よりも多くの不良セルを含む行又は列をラインフェイルと判断して前記スペアラインによる代替を確定する第１確定処理部と、
前記第１確定処理部で代替が確定された行又は列を除いた前記メモリセルの行又は列に残存する不良セルの総数が所定の閾値よりも多い場合に、不良セルが含まれる行又は列をラインフェイルとみなして前記スペアラインによる代替を確定する第２確定処理部と
を備えることを特徴とするリダンダンシ演算装置。
【請求項６】
メモリデバイスのパス／フェイルを示すフェイル情報を格納するフェイルメモリを有するメモリ試験装置において、
前記フェイルメモリに格納された前記フェイル情報を用いて前記メモリデバイスの不良救済を行う上で必要なデータを作成する請求項５記載のリダンダンシ演算装置を備えることを特徴とするメモリ試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリデバイスの不良救済を行う上で必要なデータを作成するリダンダンシ演算方法及び装置並びに当該装置を備えるメモリ試験装置に関する。
【背景技術】
【０００２】
周知の通り、ＲＡＭ（Random Access Memory）等のメモリデバイスの製造時には、製造歩留まりを高めるために、メモリ試験装置の試験によって不良（フェイル）と判定されたメモリセル（不良セル）を予備セルで代替することでメモリデバイスの不良を救済する不良救済処理が行われる。この不良救済処理では、一般的に二次元配列されたメモリセルの行（Ｙライン）又は列（Ｘライン）を単位として不良セルの代替が行われる。つまり、メモリセルの周囲に形成された複数の予備セルからなるＸスペアラインによって１つのＸラインが代替され、Ｙスペアラインによって１つのＹラインが代替される。
【０００３】
リダンダンシ演算は、メモリデバイスの不良を救済する上で必要なデータを作成するために、上記の不良救済処理に先立って行われる。このリダンダンシ演算は、ラインフェイルを救済するための演算（ラインフェイル救済演算）と、ビットフェイルを救済するのための演算（ビットフェイル救済演算）とに大別される。
【０００４】
ここで、ラインフェイルとは、メモリセルの１つのライン（Ｘライン又はＹライン）上のフェイル群であって、異種のスペアライン（Ｙスペアライン又はＸスペアライン）の数よりも多くのフェイルからなるフェイル群をいい、ＸラインフェイルとＹラインフェイルとが存在する。また、ビットフェイルとは、ラインフェイル以外のフェイルをいう。
【０００５】
Ｘラインフェイルは、Ｙスペアラインを全て用いても救済することはできず、Ｘスペアラインのみによって救済可能であるという性質がある。逆に、Ｙラインフェイルは、Ｘスペアラインを全て用いても救済することはできず、Ｙスペアラインのみによって救済可能であるという性質がある。これに対し、ビットフェイルは、Ｘスペアライン又はＹスペアラインの何れを用いても救済可能であるという性質がある。
【０００６】
リダンダンシ演算が開始されると、まずラインフェイル救済演算が行われ、次いでビットフェイル救済演算が行われる。ラインフェイル救済演算では、メモリ試験装置の試験によって得られたフェイル情報（パス／フェイルを示す情報）からＸラインフェイル及びＹラインフェイルを示す情報が取得され、Ｘラインフェイルの数がＸスペアラインの数よりも多いか、又はＹラインフェイルの数がＹスペアラインの数よりも多いかが判断される。これらの判断結果の少なくとも一方が真である場合には、メモリデバイスの不良を救済することができないため、ビットフェイル救済演算が行われることなくリダンダンシ演算が終了する。これに対し、上記の判断結果が双方とも偽である場合には、救済可能なＸラインフェイル又はＹラインフェイルのＸスペアライン又はＹスペアラインによる救済を確定する確定処理が行われる。
【０００７】
以上の確定処理が終了するとビットフェイル救済演算が行われる。このビットフェイル救済演算では、上記のフェイル情報から上記の確定処理で救済が確定されたＸラインフェイル又はＹラインフェイルが除かれた残りのビットフェイルを、残りのＸスペアライン及びＹスペアラインを用いて救済する処理が行われる。かかるビットフェイル救済演算を行った結果、残りのビットフェイルが存在しない場合にはメモリデバイスの不良を救済することができるが、残りのビットフェイルが存在する場合にはメモリデバイスの不良を救済することはできずリダンダンシ演算が終了する。
【０００８】
尚、従来のリダンダンシ演算方法及び装置の詳細については、例えば以下の特許文献１を参照されたい。
【特許文献１】特開２００８−０６５８９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、上述した通り、１つのＸライン上にＹスペアラインの数よりも多くのフェイルが存在する場合にはＸラインフェイルとなり、１つのＹライン上にＸスペアラインの数よりも多くのフェイルが存在する場合にはＹラインフェイルとなり、ラインフェイル救済演算における救済がそれぞれ行われる。しかしながら、Ｘラインフェイル又はＹラインフェイルに近いフェイルが大量に存在してもＸラインフェイル又はＹラインフェイルに至らない場合には、ラインフェイル救済演算では救済されずにビットフェイル救済演算での救済が行われることになり、ビットフェイル救済演算の処理が複雑になって演算に要する時間が長くなるという問題がある。
【００１０】
例えば、Ｘスペアラインが１２８本形成されている場合について考える。尚、ここでは説明を簡単にするためにＹスペアラインについては考慮しない。かかる場合においては、Ｙライン上に１２９個のフェイルが存在するときにはラインフェイル救済演算にて救済されるため、ビットフェイル救済演算ではこれらのフェイルをまとめて１つのフェイルとみなせば良いことになる。これに対し、Ｙライン上に１２８個のフェイルが存在するときにはラインフェイル救済演算では救済されず、ビットフェイル救済演算ではこれらのフェイルを１２８個の個々のフェイルとして取り扱う必要があるため、ビットフェイル救済演算の処理の複雑化を招いてしまう。
【００１１】
また、フェイル情報に含まれるフェイルの取り込みは、無制限に行うことができる訳ではなく、リダンダンシ演算装置が備えるメモリの容量に制限される。このため、ビットフェイル救済演算にて取り扱うフェイルの数が余りにも増えてしまうと、メモリの容量の制限によってビットフェイル救済演算を行えなくなる可能性もある。すると、多くのフェイル情報の読み込みに要した時間が全くの無駄になり、メモリデバイスの試験効率を更に悪化させ、コスト上昇の一因になる虞があるという問題もある。
【００１２】
本発明は上記事情に鑑みてなされたものであり、ラインフェイルに至らない大量のビットフェイルが存在する場合であっても、リダンダンシ演算を効率良く短時間で行うことができるリダンダンシ演算方法及び装置並びに当該装置を備えるメモリ試験装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記課題を解決するために、本発明のリダンダンシ演算方法は、二次元配列された複数のメモリセル（Ｒ）と、予備セルが複数配列されてなり前記メモリセルの行又は列を単位として代替される複数のスペアライン（ＳＬ１、ＳＬ２）とを備えるメモリデバイス（３０）の不良救済を行う上で必要なデータを作成するリダンダンシ演算方法において、前記メモリセルの行又は列のうち、前記スペアラインの数よりも多くの不良セルを含む行又は列をラインフェイルと判断して前記スペアラインによる代替を確定する第１ステップ（Ｓ１４）と、前記第１ステップで代替が確定された行又は列を除いた前記メモリセルの行又は列に残存する不良セルの総数が所定の閾値よりも多い場合に、不良セルが含まれる行又は列をラインフェイルとみなして前記スペアラインによる代替を確定する第２ステップ（Ｓ１５）とを含むことを特徴としている。
この発明によると、まずスペアラインの数よりも多くの不良セルを含むメモリセルの行又は列がラインフェイルと判断されてスペアラインによる代替が確定され、次いで代替が確定された行又は列を除いたメモリセルの行又は列に残存する不良セルの総数が所定の閾値よりも多い場合に、不良セルが含まれる行又は列がラインフェイルとみなされてスペアラインによる代替が確定される。
また、本発明のリダンダンシ演算方法は、前記閾値が、前記スペアラインの数及び二次元配列されたメモリセルのブロック数の少なくとも一方を考慮して設定されることを特徴としている。
また、本発明のリダンダンシ演算方法は、前記第２ステップが、不良セルが含まれる行又は列の前記スペアラインによる代替を、不良セルの数が多いものを優先して順に行うことを特徴としている。
また、本発明のリダンダンシ演算方法は、前記第２ステップが、前記メモリセルに残存する不良セルの総数を取得する第３ステップと、前記メモリセルに残存する不良セルの総数が残存する前記スペアラインで救済し得る不良セルの最大数よりも大である場合には、前記スペアラインによる代替を行わずに前記第２ステップを終了する第４ステップとを含むことを特徴としている。
上記課題を解決するために、本発明のリダンダンシ演算装置は、二次元配列された複数のメモリセル（Ｒ）と、予備セルが複数配列されてなり前記メモリセルの行又は列を単位として代替される複数のスペアライン（ＳＬ１、ＳＬ２）とを備えるメモリデバイス（３０）の不良救済を行う上で必要なデータを作成するリダンダンシ演算装置（１７）において、前記メモリセルの行又は列のうち、前記スペアラインの数よりも多くの不良セルを含む行又は列をラインフェイルと判断して前記スペアラインによる代替を確定する第１確定処理部（２１）と、前記第１確定処理部で代替が確定された行又は列を除いた前記メモリセルの行又は列に残存する不良セルの総数が所定の閾値よりも多い場合に、不良セルが含まれる行又は列をラインフェイルとみなして前記スペアラインによる代替を確定する第２確定処理部（２２）とを備えることを特徴としている。
本発明のメモリ試験装置は、メモリデバイス（３０）のパス／フェイルを示すフェイル情報を格納するフェイルメモリ（１５）を有するメモリ試験装置（１）において、前記フェイルメモリに格納された前記フェイル情報を用いて前記メモリデバイスの不良救済を行う上で必要なデータを作成する上記のリダンダンシ演算装置を備えることを特徴としている。
【発明の効果】
【００１４】
本発明によれば、スペアラインの数よりも多くの不良セルを含むメモリセルの行又は列をラインフェイルと判断してスペアラインによる代替を確定し、代替が確定された行又は列を除いたメモリセルの行又は列に残存する不良セルの総数が所定の閾値よりも多い場合に、不良セルが含まれる行又は列をラインフェイルとみなしてスペアラインによる代替を確定している。このため、ラインフェイルに至らない大量のビットフェイルが存在する場合であっても、ラインフェイルとみなしてスペアラインによる代替を確定することによりビットフェイルの数を低減してリダンダンシ演算を効率良く短時間で行うことができるという効果がある。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照して本発明の実施形態によるリダンダンシ演算方法及び装置並びにメモリ試験装置について詳細に説明する。
【００１６】
〔第１実施形態〕
図１は、本発明の第１実施形態によるリダンダンシ演算装置及びメモリ試験装置の要部構成を示すブロック図である。図１に示す通り、メモリ試験装置１は、試験パターン発生部１１、アドレス変換部１２、コンパレータ１３、フェイルメモリコントローラ１４、フェイルメモリ１５、バッファメモリ１６、及びリダンダンシ演算装置１７を備えており、複数（例えば、数百個）のメモリデバイス（以下、ＤＵＴ（Device Under Test）という）３０の試験を並列して行う。
【００１７】
ここで、ＤＵＴ３０は、Ｘアドレス（列アドレス）及びＹアドレス（行アドレス）からなる二次元アドレスにより個々のメモリセルが特定される複数のメモリセルと、複数の予備セルからなる少なくとも１本のＸスペアライン及びＹスペアラインとを備える。図２は、本発明の第１実施形態で用いられるＤＵＴの内部構成例及びフェイルの発生状況を概念的に示す図である。図２において、符号Ｒを付した矩形領域は複数のメモリセルが二次元配列されたメモリセル形成領域を表している。このメモリセル形成領域Ｒ内の個々のメモリセルは、ＸアドレスとＹアドレスとによって特定される。
【００１８】
尚、図２おいては、メモリセル形成領域Ｒの内部における斜線を付した領域Ｋ１は不良セルが存在する不良セル領域を表している。ここで、メモリセル形成領域Ｒにおける個々のメモリセルと、これらメモリセルの試験結果であるフェイル情報とは１対１に対応しているため、不良セル領域Ｋ１内における個々の不良セルはフェイル情報に含まれる「フェイル」を表しているということもできる。
【００１９】
図２に示す例では、メモリセル形成領域Ｒの図中左側に１２８本のＸスペアラインＳＬ１（スペアライン）が形成されており、メモリセル形成領域Ｒの図中上側に１２８本のＹスペアラインＳＬ２（スペアライン）が形成されている。ＸスペアラインＳＬ１の各々にはメモリセル形成領域Ｒ内における１つの列（Ｘライン）に形成されているメモリセルの数と同数の予備セルが形成されており、ＹスペアラインＳＬ２にはメモリセル形成領域Ｒ内における１つの行（Ｙライン）に形成されているメモリセルの数と同数の予備セルが形成されている。また、図２に示す例では、連続する１２８本分のＸラインと連続する１００本分のＹラインとが交差する領域が不良セル領域Ｋ１になっている。
【００２０】
試験パターン発生部１１は、ＤＵＴ３０に与える試験パターンＤ１及び二次元のアドレスＡ１並びにパス／フェイル判定時に用いる期待値Ｄ３を発生する。アドレス変換部１２は、所定の変換規則に従って、試験パターン発生部１１で発生した二次元のアドレスＡ１を一次元のアドレスＡ２に変換する。コンパレータ１３は、ＤＵＴ３０から読み出されたデータＤ２と試験パターン発生部１１から出力される期待値Ｄ３とを比較してパス／フェイルを示すフェイルデータＦＤを出力する。フェイルメモリコントローラ１４は、フェイルメモリ１５に対するフェイルデータＦＤの書き込み制御及び読み出し制御、並びにフェイルメモリ１５から読み出したフェイルデータＦＤのバッファメモリ１６に対する書き込み制御を行う。
【００２１】
フェイルメモリ１５は、複数のＤＵＴ３０の試験結果を示すフェイルデータＦＤを記憶するＲＡＭ等のメモリであり、その容量は例えば数百ギガビット程度である。バッファメモリ１６は、フェイルメモリ１５と同様の容量を有するメモリであって、リダンダンシ演算装置１７でリダンダンシ演算を行うために、フェイルメモリ１５に記憶されたフェイルデータＦＤを退避するためのものである。フェイルメモリ１５のフェイルデータＦＤをバッファメモリ１６に退避することで、ＤＵＴ３０に対する試験を行って新たに得られたフェイルデータＦＤのフェイルメモリ１５に対する書き込みと、バッファメモリ１６に退避されたフェイルデータＦＤを用いたリダンダンシ演算とを同時に行うことができ、試験に要する時間を短縮することができる。
【００２２】
リダンダンシ演算装置１７は、処理部２０を備えており、フェイルメモリ１５から退避されてバッファメモリ１６に記憶されたフェイルデータＦＤを用いてＤＵＴ３０の不良救済を行う上で必要なデータを作成する。処理部２０は、ラインフェイル救済演算部２１（第１確定処理部）、疑似ラインフェイル救済演算部２２（第２確定処理部）、及びビットフェイル救済演算部２３を備えており、バッファメモリ１６に記憶されたフェイルデータＦＤの読み出しを行うとともに、読み出したフェイルデータＦＤを用いてＤＵＴ３０の不良救済を行う上で必要なデータを作成する処理を行う。
【００２３】
ラインフェイル救済演算部２１は、バッファメモリ１６から読み出したフェイルデータＦＤを用いて、ラインフェイルを救済するためのラインフェイル救済演算を行う。ここで、ラインフェイルとは、二次元配列されたメモリセルの行（Ｙライン）又は列（Ｘライン）のうちの１つのライン（Ｘライン又はＹライン）上のフェイル群であって、異種のスペアライン（ＹスペアラインＳＬ２又はＸスペアラインＳＬ１）の数よりも多くのフェイルからなるフェイル群をいい、ＸラインフェイルとＹラインフェイルとが存在する。ＸラインフェイルはＸスペアラインＳＬ１のみによって救済可能であり、ＹラインフェイルはＹスペアラインＳＬ２のみによって救済可能であるという性質がある。
【００２４】
疑似ラインフェイル救済演算部２２は、Ｘラインフェイル又はＹラインフェイルに近いフェイルが大量に存在するもののＸラインフェイル又はＹラインフェイルに至らないＸライン又はＹラインをＸラインフェイル又はＹラインフェイルとみなして救済するための疑似ラインフェイル救済演算を行う。具体的には、残存するフェイルの総数（残存フェイル数）が予め設定された所定の閾値よりも多い場合に、フェイルの数が多いＸライン又はＹラインをＸラインフェイル又はＹラインフェイルとみなし、フェイルの数が多いＸライン又はＹラインを優先して順に救済する。
【００２５】
ここで、上記の閾値は、ＸスペアラインＳＬ１の数とＹスペアラインＳＬ２の数との少なくとも一方を考慮して設定される。例えば、図２に示すＸスペアラインＳＬ１の数「１２８」とＹスペアラインＳＬ２の数「１２８」との積である「１６８３４」程度の値に設定される。この閾値の値を小さくすればＸラインフェイル又はＹラインフェイルとみなされるＸライン又はＹラインの数が多くなってＸスペアラインＳＬ１又はＹスペアラインＳＬ２の使用量が多くなるため、ビットフェイルが救済されなくなる可能性が高くなる。これに対し、閾値の値を大きくすればＸラインフェイル又はＹラインフェイルとみなされるＸライン又はＹラインの数が少なくなって、ビットフェイル救済演算部２３で取り扱うビットフェイルの数が増えるため、ビットフェイル救済演算部２３の演算に長時間を要する可能性が高くなる。
【００２６】
このため、上記の閾値は、許容されるＤＵＴ３０の不良率、及びビットフェイル救済演算に要する時間を含めたリダンダンシ演算に要する時間も考慮して設定するのが望ましい。例えば、図２に示す例では、上述の通り、閾値をＸスペアラインＳＬ１の数とＹスペアラインＳＬ２の数との積に設定したが、上記の不良率や上記の演算に要する時間も考慮してＸスペアラインＳＬ１の数とＹスペアラインＳＬ２の数との積の数分の１〜数倍程度の範囲の値に設定しても良い。尚、以下では、説明を簡単にするために、図２に示すＸスペアラインＳＬ１の数「１２８」とＹスペアラインＳＬ２の数「１２８」との積である「１６８３４」の約５分の３の値である「１００００」に閾値が設定されているとする。
【００２７】
ビットフェイル救済演算部２３は、疑似ラインフェイル救済演算部２２の演算結果を用いて、ビットフェイルを救済するのためのビットフェイル救済演算を行う。具体的には、フェイルデータＦＤに含まれるフェイルのうち、ラインフェイル救済演算部２１のラインフェイル救済演算及び疑似ラインフェイル救済演算部２２の疑似ラインフェイル救済演算によってＸスペアラインＳＬ１又はＹスペアラインＳＬ２を用いて救済できると確定されたフェイルを除いた残りのフェイルを、残りのＸスペアラインＳＬ１又はＹスペアラインＳＬ２を用いて救済するための演算を行う。ここで、ビットフェイルとは、上述したラインフェイル以外のフェイルをいい、ＸスペアラインＳＬ１又はＹスペアラインＳＬ２の何れを用いても救済可能であるという性質がある。
【００２８】
次に、上記構成におけるメモリ試験装置１の動作について説明する。メモリ試験装置１は、ユーザによって作成された試験プログラムに従って、ＤＵＴ３０の試験を行ってからメモリデバイスの不良救済を行う上で必要なデータを作成する処理（リダンダンシ演算）を行う。ＤＵＴ３０の試験が開始されると、まず試験パターン発生部１１から試験パターンＤ１とアドレスＡ１とが出力されて、試験パターンＤ１がＤＵＴ３０に書き込まれる。試験パターンＤ１の書き込みが終了すると、試験パターン発生部１１からアドレスＡ１と期待値Ｄ３とが出力される。
【００２９】
試験パターン発生部１１から出力されたアドレスＡ１がＤＵＴ３０に与えられると、ＤＵＴ３０に予め書き込まれた試験パターンがデータＤ２として読み出されてコンパレータ１３に入力され、試験パターン発生部１１から出力された期待値Ｄ３と比較されてパス／フェイルが判定され、パス／フェイルを示すフェイルデータＦＤがフェイルメモリコントローラ１４に入力される。また、試験パターン発生部１１から出力されたアドレスＡ１は、アドレス変換部１２に出力されて一次元のアドレスＡ２に変換されフェイルメモリコントローラ１４に入力される。フェイルメモリコントローラ１４は、アドレスＡ２で示されるフェイルメモリ１５の記憶領域に、コンパレータ１３から出力されたフェイルデータＦＤを書き込む。試験パターン発生部１１からアドレスＡ１及び期待値Ｄ３が出力される度に上記の動作が繰り返し行われ、これによりフェイルデータＦＤがフェイルメモリ１５に順次記憶される。
【００３０】
ＤＵＴ３０の試験が終了すると、フェイルメモリ１５に記憶されたフェイルデータＦＤがフェイルメモリコントローラ１４によって読み出されてバッファメモリ１６に書き込まれる。これにより、フェイルメモリ１５に対して新たなフェイルデータＦＤを書き込むことが可能な状態になり、新たなＤＵＴ３０に対する試験が開始される。また、これと並行して、リダンダンシ演算装置１７の処理部２０は、バッファメモリ１６に記憶されたフェイルデータＦＤを読み出してリダンダンシ演算を行う。
【００３１】
図３は、リダンダンシ演算装置１７で行われる処理を示すフローチャートである。図３に示す通り、リダンダンシ演算処理では、大別すると、まずラインフェイル救済演算が行われ、次いで疑似ラインフェイル救済演算が行われ、最後にビットフェイル救済演算が行われる。ラインフェイル救済演算が開始されると、リダンダンシ演算装置１７の処理部２０に設けられたラインフェイル救済演算部２１によってバッファメモリ１６がサーチされ、Ｘライン又はＹライン毎にラインフェイルであるか否かを示すラインフェイル情報が取得される（ステップＳ１１）。
【００３２】
ラインフェイル情報が取得されると、ラインフェイル救済演算部２１によって、Ｘラインフェイルの数がＸスペアラインＳＬ１の数よりも多いかの判断と、Ｙラインフェイルの数がＹスペアラインＳＬ２の数よりも多いかの判断とが行われる（ステップＳ１２）。この判断結果の少なくとも一方が真である場合（ステップＳ１２の判断結果が「ＹＥＳ」の場合）には、ＸスペアラインＳＬ１及びＹスペアラインＳＬ２では救済しきれないフェイルが存在するため、救済が不可である旨を示す救済不可判定が行われ（ステップＳ１３）、前述した疑似ラインフェイル救済演算及びビットフェイル救済演算が行われずに一連の処理が終了する。
【００３３】
これに対し、上記の判断結果が双方とも偽である場合（ステップＳ１２の判断結果が「ＮＯ」の場合）には、ラインフェイル救済演算部２１によってラインフェイル救済処理が行われる（ステップＳ１４：第１ステップ）。具体的には、上記のステップＳ１１で取得されたラインフェイル情報によってＸラインフェイルであるとされるＸラインのＸスペアラインＳＬ１による救済を確定するとともに、ＹラインフェイルであるとされるＹラインのＹスペアラインＳＬ２による救済を確定する処理が行われる。
【００３４】
図２に示す例では、不良セル領域Ｋ１を通る１２８本分のＸラインの各々には１００個のフェイルが存在するが、何れもＹスペアラインＳＬ２の数である「１２８」よりも少ないためＸラインフェイルの数は「０」である。また、不良セル領域Ｋ１を通る１００本分のＹラインの各々には１２８個のフェイルが存在するが、何れもＸスペアラインＳＬ１の数である「１２８」と同数であるためＹラインフェイルの数は「０」である。このため、ステップＳ１２の判断結果は「ＮＯ」になってステップＳ１４のラインフェイル救済処理Ｓ１４が行われるものの救済が確定されるＸライン及びＹラインは無い。
【００３５】
以上のラインフェイル救済演算が終了すると、疑似ラインフェイル救済演算部２２によって疑似ラインフェイル救済処理が行われる（ステップＳ１５：第２ステップ）。図４は、疑似ラインフェイル救済処理の詳細を示すフローチャートである。疑似ラインフェイル救済処理が開始されると、まずＸライン及びＹライン毎のフェイル数を示すライン毎フェイルカウント（ＬＦＣ）が取得される（ステップＳ２１）。尚、上記のＬＦＣには、Ｘライン毎のフェイル数を示すＸライン毎フェイルカウント（ＸＬＦＣ）とＹライン毎フェイルカウント（ＹＬＦＣ）とが存在する。
【００３６】
ここで、図１においては図示を省略しているが、リダンダンシ演算装置１７にはバッファメモリ１６から読み出されるフェイルデータＦＤ基づいてＸライン毎のフェイル数及びＹライン毎のフェイル数を計数するハードウェア構成のカウンタが設けられている。疑似ラインフェイル救済演算部２２は、このカウンタから上記のＬＦＣ（ＸＬＦＣ及びＹＬＦＣ）を取得する。図２に示す例では、不良セル領域Ｋ１を通る１２８本分のＸラインの各々について値「１００」なるＸＬＦＣが取得され、不良セル領域Ｋ１を通る１００本分のＹラインの各々について値「１２８」なるＹＬＦＣが取得される。
【００３７】
次に、残存フェイル数が算出される（ステップＳ２２）。具体的には、ステップＳ２１で取得されたＸＬＦＣ又はＹＬＦＣが合算され、この値から図３に示すステップＳ１４の処理で救済が確定されたＸライン又はＹライン上のフェイルの数が差し引かれることにより、上記の残存フェイル数が算出される。図２に示す例では、１２８本分のＸラインの各々について値「１００」なるＸＬＦＣが取得されており（１００本分のＹラインの各々について値「１２８」なるＹＬＦＣが取得されており）、図３中のステップＳ１４で救済が確定されたＸライン及びＹラインが無いため、「１２８００」なる残存フェイル数が算出される。
【００３８】
次いで、ステップＳ１４の処理で救済が確定されたＸライン及びＹラインを除いた残りのＸライン及びＹラインについて、ＬＦＣが大きい順に並び替える処理（ソート）が行われる（ステップＳ２３）。図２に示す例では、値「１２８」なるＹＬＦＣが取得された１００本分のＹラインが先に配置され、値「１００」なるＸＬＦＣが取得された１２８本分のＸラインが後に配置される並び替えが行われる。
【００３９】
並び替えが終了すると、ステップＳ２２で算出された残存フェイル数が予め設定された閾値よりも大きいか否かが判断される（ステップＳ２４）。図２に示すフェイルが生じている場合には、ステップＳ２２において「１２８００」なる残存フェイル数が求められており、この残存フェイル数は前述した閾値「１００００」よりも大きいため、ステップＳ２４の判断結果は「ＹＥＳ」になる。
【００４０】
すると、ステップＳ２３で並び替えを行ったＸライン及びＹラインのうち、最もＬＦＣが大きなラインを疑似ラインフェイルとして（ラインフェイルとみなして）スペアラインによる救済を確定する処理が行われる（ステップＳ２５）。つまり、最もＬＦＣが大きなラインがＸラインである場合にはＸスペアラインＳＬ１による救済が確定され、最もＬＦＣが大きなラインがＹラインである場合にはＹスペアラインＳＬ２による救済が確定される。図２に示す例では、最もＬＦＣが大きなラインはＹＬＦＣが「１２８」である１００本のＹラインであるため、この１００本のＹラインについて一括してＹスペアラインＳＬ２による救済が確定される。
【００４１】
次に、ステップＳ２５で救済が確定されたＸライン又はＹラインに存在するフェイル数が元の残存フェイル数から差し引かれ、残存フェイル数の更新が行われる（ステップＳ２６）。ここでは、上記のステップＳ２５において、ＹＬＦＣが「１２８」である１００本のＹラインの救済が確定されたため、救済が確定されたＹライン上に存在するフェイル数「１２８００」が元の残存フェイル数「１２８００」から差し引かれ、残存フェイル数が「０」に更新される。次いで、残存フェイル数が零であるか否かが判断される（ステップＳ２７）。ここでは、上記のステップＳ２６の処理にて残存フェイル数が「０」に更新されているため、判断結果は「ＹＥＳ」になり、正常終了判定（ステップＳ２９）が行われた後に図４に示す一連の疑似ラインフェイル救済処理が終了する。
【００４２】
これに対し、ステップＳ２７の判断結果が「ＮＯ」である場合には、残存するスペアラインの数（残存スペアライン数）が零であるか否かが判断される（ステップＳ２８）。ステップＳ２８の判断結果が「ＮＯ」である場合には、残存フェイル数（ステップＳ２６で更新された残存フェイル数）が閾値よりも大きいか否かが判断される（ステップＳ２４）。尚、残存フェイル数が閾値よりも大きく（ステップＳ２４の判断結果が「ＹＥＳ」であり）、残存フェイル数が零ではなく（ステップＳ２７の判断結果が「ＮＯ」であり）、且つ残存スペアライン数が零でない場合（ステップＳ２８の判断結果が「ＮＯ」の場合）には、ステップＳ２５，Ｓ２６の処理が繰り返され、ステップＳ２３で並び替えが行われたＸライン又はＹラインのＸスペアラインＳＬ１又はＹスペアラインＳＬ２による救済確定が順次行われる。
【００４３】
かかる処理が行われている間に、残存フェイル数が閾値以下であると判断された場合（ステップＳ２４の判断結果が「ＮＯ」の場合）、又は残存フェイル数が零であると判断された場合（ステップＳ２７の判断結果が「ＹＥＳ」の場合）には、正常終了判定（ステップＳ２９）が行われた後に図４に示す一連の疑似ラインフェイル救済処理が終了する。これに対し、残存スペアライン数が零であると判断された場合（ステップＳ２８の判断結果が「ＹＥＳ」の場合）には、異常終了判定（ステップＳ３０）が行われた後に図４に示す一連の疑似ラインフェイル救済処理が終了する。
【００４４】
疑似ラインフェイル救済処理が終了すると、疑似ラインフェイル救済処理の終了判定が異常終了判定であるか否かが処理部２０によって判断される（ステップＳ１６）。処理部２０によって異常終了判定であると判断された場合（ステップＳ１６の判断結果が「ＹＥＳ」の場合）には、救済が不可である旨を示す救済不可判定が行われ（ステップＳ１３）、前述したビットフェイル救済演算が行われずに一連の処理が終了する。これは、疑似ラインフェイル救済処理で異常終了判定がされた場合には残存スペアライン数が零であり、ビットフェイル救済演算を行うことができないためである。
【００４５】
これに対し、正常終了判定であると判断された場合（ステップＳ１６の判断結果が「ＮＯ」の場合）には、ビットフェイル救済演算が行われる。ビットフェイル救済演算が開始されると、リダンダンシ演算装置１７の処理部２０に設けられたビットフェイル救済演算部２３によって、以上のラインフェイル救済演算及び疑似ラインフェイル救済演算で救済されなかったビットフェイルを示すビットフェイル情報が取得される（ステップＳ１７）。
【００４６】
ビットフェイル情報が取得されると、ビットフェイル情報で示されるビットフェイルを、残りのＸスペアラインＳＬ１及びＹスペアラインＳＬ２を用いて救済する処理がビットフェイル救済演算部２３によって行われる（ステップＳ１８）。このビットフェイル救済演算が終了すると、残りのビットフェイル（残ビットフェイル）の有無がビットフェイル救済演算部２３によって判断される（ステップＳ１９）。
【００４７】
残ビットフェイルが有ると判断された場合（ステップＳ１９の判断結果が「ＹＥＳ」の場合）には、救済が不可である旨を示す救済不可判定が行われ（ステップＳ１３）、一連の処理が終了する。これに対し、残ビットフェイルが無いと判断された場合（ステップＳ１９の判断結果が「ＮＯ」の場合）には、救済が可能である旨を示す救済可判定が行われ（ステップＳ２０）、一連の処理が終了する。
【００４８】
以上の通り、本実施形態では、ステップＳ１４の処理でＸラインフェイル及びＹラインフェイルの救済確定を行った後に、救済が確定されたＸライン及びＹラインを除いた残りのＸライン及びＹラインに存在する残存フェイルの総数が所定の閾値よりも大きい場合に、フェイルの数が多いＸライン又はＹラインを優先して疑似ラインフェイルとして（ラインフェイルとみなして）救済する処理をステップＳ１５で行っている。これにより、ラインフェイルに至らない大量のビットフェイルが存在する場合であっても、擬似的にラインフェイルとみなすことによってビットフェイルを低減することができるため、リダンダンシ演算を効率良く短時間で行うことができる。
【００４９】
〔第２実施形態〕
前述した第１実施形態では、図４に示す疑似ラインフェイル救済処理にて使用する閾値がＸスペアラインＳＬ１及びＹスペアラインＳＬ２の数を考慮して設定され、しかもこの閾値が固定して用いられていた。しかしながら、ＤＵＴの状況に応じて閾値が自動的に調整されることが望ましい。例えば、バッファメモリ１６から処理部２０が備えるメモリ（図示量略）に取り込み可能なフェイルの数、ＤＵＴの残存フェイル数、及びＤＵＴ２０の内部構成に応じて閾値を調整することが考えられる。本実施形態は疑似ラインフェイル救済処理で用いられる閾値の自動調整を可能とするものである。
【００５０】
図５は、本発明の第２実施形態で用いられるＤＵＴの内部構成例及びフェイルの発生状況を概念的に示す図である。図５に示す例では、メモリセル形成領域Ｒ１、ＸスペアラインＳＬ１１、及びＹスペアラインＳＬ２１からなる第１ブロックＢ１と、メモリセル形成領域Ｒ２、ＸスペアラインＳＬ１２、及びＹスペアラインＳＬ２２からなる第２ブロックＢ２との２つのブロックがＤＵＴ内に形成されている。また、メモリセル形成領域Ｒ１，Ｒ２の各々には、図示の通りの不良セル領域Ｋ１，Ｋ２がそれぞれ存在するとする。尚、ＸスペアラインＳＬ１１，ＳＬ１２及びＹスペアラインＳＬ２１，ＳＬ２２はそれぞれ１２８本であるとする。
【００５１】
ここで、処理部２０に設けられた不図示のメモリに取り込み可能なフェイル数が「２００００」であり、第１，第２ブロックＢ１，Ｂ２毎の閾値が「１６３８４」（Ｘスペアラインの数「１２８」とＹスペアラインの数「１２８」との積）であるとする。図５に示すフェイルが生じている場合において、第１，第２ブロックＢ１，Ｂ２で取得されるフェイル数はそれぞれ「１２８００」であり、上記の閾値「１６３８４」よりも小さいため、疑似ラインフェイル救済処理は行われない。また、処理部２０に設けられた不図示のメモリに取り込まれるべきフェイルの総数は「２５６００」であり、処理部２０に設けられた不図示のメモリに取り込み可能なフェイル数「２００００」を超えるため、ビットフェイル救済処理を行うことができない。
【００５２】
このため、疑似ラインフェイル救済処理において、まず図４に示すステップＳ２２の処理で残存フェイル数を算出した後に、算出された残存フェイル数が処理部２０に設けられた不図示のメモリに取り込み可能な数であるか否かを判断し、取り込み不可能である場合には、閾値を自動的に調整するのが望ましい。例えば、処理部２０に設けられた不図示のメモリに取り込み可能なフェイル数「２００００」をＤＵＴのブロック数「２」で除算した値「１００００」を閾値として自動的に設定すれば、疑似ラインフェイル救済処理が行われることになる。また、疑似ラインフェイル救済処理によってビットフェイルの数が低減されるため、ビットフェイル救済処理も行われることになる。このように、疑似ラインフェイル救済処理で用いられる閾値を自動的に調整することにより、より効率的にリダンダンシ演算を行うことができる。
【００５３】
〔第３実施形態〕
図３に示すラインフェイル救済処理と同様に、疑似ラインフェイル救済処理においても、残存するＸスペアラインＳＬ１及びＹスペアラインＳＬ２では救済しきれないフェイルが存在する場合には、早期に救済不可判定を行って処理を終了するのが望ましい。本実施形態は、明らかに救済できないフェイルが存在する場合における、早期の救済不可判定を実現するものである。
【００５４】
本実施形態では、早期の救済不可判定を実現するために、疑似ラインフェイル救済処理において、図４に示すステップＳ２４〜Ｓ２８の処理を行う前（ステップＳ２３とステップＳ２４との間）に、救済が不可であるか否かを判定する救済不可判定処理が行われる。かかる処理において救済不可と判定された場合には、図４に示すステップＳ２４以降の処理及びビットフェイル救済処理を省略することができ、更なる効率化を図ることができる。
【００５５】
上記の救済不可判定処理では、ステップＳ２２（第３ステップ）で算出された残存フェイル数が、残存しているＸスペアライン及びＹスペアラインで救済し得るフェイルの最大数よりも多いかが判定される。この判定結果が真である場合には、残存するＸスペアライン及びＹスペアラインを用いた残存フェイルの全ての救済は不可であることが明らかであるため、残りの疑似ラインフェイル救済処理及びビットフェイル救済処理を省略してリダンダンシ演算を終了する（第４ステップ）。
【００５６】
以下、以上の救済不可判定処理について具体的に説明する。図６は、本発明の第３実施形態で用いられるＤＵＴの内部構成例及びフェイルの発生状況を概念的に示す図である。図６に示すＤＵＴは、図２に示すＤＵＴ３０と同様の構成であり、メモリセル形成領域Ｒ、ＸスペアラインＳＬ１、及びＹスペアラインＳＬ２が形成されている。尚、ＸスペアラインＳＬ１及びＹスペアラインＳＬ２の数は、ぞれぞれ１２８本であるとする。また、メモリセル形成領域Ｒには、図示の通りの不良セル領域Ｋ１１，Ｋ１２，Ｋ１３がそれぞれ存在するとする。
【００５７】
不良セル領域Ｋ１１を通る１２８本分のＸライン及び１２８本分のＹライン、並びに、不良セル領域Ｋ１２を通る１２８本分のＸライン及び１２８本分のＹライン上に存在するフェイルの数はそれぞれ「１２８」であり、ＸスペアラインＳＬ１又はＹスペアラインＳＬ２の数と同数である。また、不良セル領域Ｋ１３を通る１本分のＸライン及び１本分Ｙライン上に存在するフェイルの数はそれぞれ「１」であり、ＸスペアラインＳＬ１又はＹスペアラインＳＬ２の数よりも少ない。このため、これらのＸライン及びＹラインは、ラインフェイル救済処理では救済が確定されることはなく、疑似ラインフェイル救済演算において残存するＸスペアラインＳＬ１又はＹスペアラインＳＬ２の数はそれぞれ１２８本である。
【００５８】
疑似ラインフェイル救済処理において、残存する１２８本のＸスペアラインＳＬ１を用いて救済可能なフェイルの最大数は「１６３８４」である。これは、ＸラインフェイルとはならないＸラインに存在し得るフェイルの最大数「１２８」とＸスペアラインＳＬ１の数「１２８」との積である。同様に、疑似ラインフェイル救済処理において、残存する１２８本のＹスペアラインＳＬ２を用いて救済可能なフェイルの最大数は「１６３８４」である。これは、ＹラインフェイルとはならないＹラインに存在し得るフェイルの最大数「１２８」とＹスペアラインＳＬ２の数「１２８」との積である。すると、残存するＸスペアラインＳＬ１又はＹスペアラインＳＬ２を全て用いて救済可能なフェイルの最大数は「３２７６８」（「１６３８４」＋「１６３８４」）である。
【００５９】
これに対し、図６に示す不良セル領域Ｋ１１，Ｋ１２内に含まれるフェイルの数はそれぞれ「１６３８４」であり、不良セル領域Ｋ１３内に含まれるフェイルの数は「１」である。すると、図６に示すフェイルが生じている場合に、図４に示すステップＳ２２の処理で算出される残存フェイルの総数は「３２７６９」になり、救済可能なフェイルの最大数「３２７６８」よりも多くなる。
【００６０】
これは、図６に示す例において、例えば残存する１２８本のＸスペアラインＳＬ１を用れば不良セル領域Ｋ１１に存在する「３２７６８」個のフェイルの全てが救済可能であり、残存する１２８本のＹスペアラインＳＬ２を用れば不良セル領域Ｋ１２に存在するフェイルの全てが救済可能であるものの、不良セル領域Ｋ１３に存在するフェイルは救済することができないことを意味する。このため、以上の救済不可判定処理において救済不可であると判定された場合には、残りの疑似ラインフェイル救済処理及びビットフェイル救済処理を省略してリダンダンシ演算を終了する。このように、疑似ラインフェイル救済処理においても救済不可判定を行えば無駄な処理を省くことができるため、リダンダンシ演算の更なる効率化を図ることができる。
【００６１】
以上、本発明の実施形態によるリダンダンシ演算方法及び装置並びにメモリ試験装置について説明したが、本発明は上述した実施形態に制限されることなく、本発明の範囲内で自由に変更が可能である。例えば、上記実施形態では、図４に示すステップＳ２３において、Ｘライン及びＹラインを区別することなく並び替えを行う場合を例に挙げて説明したが、勿論ＸラインとＹラインとを区別して別々に並び替えを行っても良い。また、Ｘライン及びＹラインの救済を確定する場合（例えば、図４のステップＳ２５の処理で行う場合）にＸライン及びＹラインの何れか一方を優先しても良い。例えば、ＸＬＦＣとＹＬＦＣが等しいＸライン及びＹラインが存在する場合に、ＸスペアラインＳＬ１を用いたＸラインの救済を確定した後に、ＹスペアラインＳＬ２を用いたＹラインの救済を確定するといった具合である。
【図面の簡単な説明】
【００６２】
【図１】本発明の第１実施形態によるリダンダンシ演算装置及びメモリ試験装置の要部構成を示すブロック図である。
【図２】本発明の第１実施形態で用いられるＤＵＴの内部構成例及びフェイルの発生状況を概念的に示す図である。
【図３】リダンダンシ演算装置１７で行われる処理を示すフローチャートである。
【図４】疑似ラインフェイル救済処理の詳細を示すフローチャートである。
【図５】本発明の第２実施形態で用いられるＤＵＴの内部構成例及びフェイルの発生状況を概念的に示す図である。
【図６】本発明の第３実施形態で用いられるＤＵＴの内部構成例及びフェイルの発生状況を概念的に示す図である。
【符号の説明】
【００６３】
１        メモリ試験装置
１５      フェイルメモリ
１７      リダンダンシ演算装置
２１      ラインフェイル救済演算部
２２      疑似ラインフェイル救済演算部
３０      ＤＵＴ
Ｒ        メモリセル形成領域
ＳＬ１    Ｘスペアライン
ＳＬ２    Ｙスペアライン
【図１】
2010113751.tif 000003
【図２】
2010113751.tif 000004
【図３】
2010113751.tif 000005
【図４】
2010113751.tif 000006
【図５】
2010113751.tif 000007
【図６】
2010113751.tif 000008