(57)【要約】【課題】デバイスの薄厚化によっても、充分なゲッタリング能を有するとともに、注入原子がデバイス活性層に影響を及ぼしてデバイス特性が低下することを防止可能とする。【解決手段】注入工程と、注入した注入元素の濃度がウェーハ厚さ方向においてピークとなるピーク位置を含み、かつ、注入元素の５０％以上９８％以下を含有するピーク層までウェーハ表面から除去する注入ピーク層除去工程と、を有し、前記注入元素濃度ピーク位置よりも深い深さ位置に対応してゲッタリング能のピークを有するゲッタリング層を形成する。【選択図】図１
2010283022.tif 000002
【特許請求の範囲】
【請求項１】
シリコンウェーハに加速エネルギー５０ｋｅＶ以上８００ｋｅＶ以下で注入元素を５×１０１９ｃｍ−３以下のピーク濃度で注入する注入工程と、
前記注入工程で注入した注入元素の濃度がウェーハ厚さ方向においてピークとなるピーク位置を含み、かつ、注入元素の５０％以上９８％以下を含有するピーク層までウェーハ表面から除去する注入ピーク層除去工程と、
を有し、前記注入元素濃度ピーク位置よりも深い深さ位置に対応してゲッタリング能のピークを有するゲッタリング層を形成することを特徴とするシリコンウェーハの製造方法。
【請求項２】
注入元素が、Ｃ，Ｂ，Ｏ，Ｎ，Ａｓ，Ｐ，Ｓｂ，Ｓｉ，Ｇｅ，Ｈ，Ａｒ，Ｈｅから選択される１以上であることを特徴とする請求項１記載のシリコンウェーハの製造方法。
【請求項３】
前記注入工程後に、残存する注入元素を外方拡散する外方拡散熱処理を有する外方拡散熱処理工程を有することを特徴とする請求項１または２記載のシリコンウェーハの製造方法。
【請求項４】
前記注入工程後に、注入ダメージを回復するためのダメージ回復熱処理工程を有することを特徴とする請求項１から３のいずれか記載のシリコンウェーハの製造方法。
【請求項５】
前記ウェーハ表面にエピタキシャル層を形成するエピタキシャル工程を有することを特徴とする請求項１から４のいずれか記載のシリコンウェーハの製造方法。
【請求項６】
前記注入工程とは異なる第２注入元素を前記ピーク位置よりも深い第２ピーク位置に濃度ピークを有するように注入する第２注入工程を有することを特徴とする請求項１から５のいずれか記載のシリコンウェーハの製造方法。
【請求項７】
前記ウェーハに他のシリコンウェーハを貼り着ける貼り合わせ工程を有することを特徴とする請求項１から６のいずれか記載のシリコンウェーハの製造方法。
【請求項８】
前記注入ピーク層除去工程は、研削処理、研磨処理、または、エッチング処理とされることを特徴とする請求項１から７のいずれか記載のシリコンウェーハの製造方法。
【請求項９】
請求項１から９のいずれか記載の製造方法により製造されたことを特徴とするシリコンウェーハ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコンウェーハおよびその製造方法に係り、特に、ゲッタリング能を向上し、薄厚のデバイス製造に供されるシリコンウェーハに用いて好適な技術に関する。
【背景技術】
【０００２】
シリコンからなる薄厚の半導体デバイスは、ＣＺ（チョクラルスキー）法等により引き上げられたシリコン単結晶からスライスしたシリコンウェーハに回路を形成することにより製造されるものである。シリコンウェーハに重金属が不純物混入した場合、デバイス特性が著しく劣化することになる。
【０００３】
シリコンウェーハに重金属が不純物混入する要因としては、第一に、単結晶引き上げ、スライス、面取り、および、研磨、研削、エッチング等の表面処理からなるシリコンウェーハの製造工程における金属汚染、第二にシリコンウェーハに回路を形成する、回路形成後にウェーハ裏面を削って５０μｍ程度まで薄厚化する等の工程であるデバイスの製造工程における重金属汚染があげられる。
【０００４】
従来からシリコンウェーハに酸素析出物を形成するＩＧ（イントリンシックゲッタリング）法、シリコンウェーハの裏面にバックサイドダメージなどのゲッタリングサイトを形成するＥＧ（エキシントリックゲッタリング）法が利用されている。
特許文献１には、ＩＧ処理する技術が提案されている。
特許文献２には、０００５段にＥＧ法の例が、また、炭素イオン注入に関する技術が記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平６−３３８５０７号公報
【特許文献２】特開２００６−３１３９２２号公報
【０００６】
このように、デバイス製造に用いられるシリコンウェーハとして、エピタキシャル成長前に酸素析出熱処理を実施し酸素析出物を形成するイントリンシックゲッタリング法あるいはシリコンウェーハに炭素イオンなどのイオンをイオン注入するイオン注入法が用いられている。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、最近デバイスの薄厚化が進み、素子となるシリコンウェーハの厚みとして５０μｍから４０μｍ以下、３０μｍ程度が要求されすとともに、重金属汚染の発生は、特に、デバイス製造最終工程の薄厚化工程において最も発生するため、上記のような従来のＩＧ（イントリンシックゲッタリング）法の場合は、デバイスの薄厚化がこの程度になると、その薄厚化工程でＩＧ効果を奏するＩＧ層の大部分が除去されてしまうため、充分なゲッタリング能を呈さなくなって、デバイスの不良要因を形成するという問題があった。
【０００８】
また、上記のような従来のＥＧ（エキシントリックゲッタリング）法の場合は、上述した薄厚化にともなって、シリコンウェーハが割れや欠けが発生しやすくなるうえ、この薄厚化工程は機械研磨等の加工であるため、ハンドリングが悪くなり作業性が低下して製造時間が増大するとともに、結果的にデバイスの収率（歩留まり）が低下するという問題があった。このように最終工程で発生する収率の悪化は、多大な工程、時間およびコストをかけた最終段階での発生であるため、デバイス製造効率への影響が最も大きく、なんとしても防止したいという要求があった。
【０００９】
また、近年、小型化が進むモバイル機器に対応するため、ＭＣＰ（Multi Chip Package）やＳｉＰ（System in Package）などの需要が高まっている。半導体チップを積層する構造のため、その厚みは年々減少しており、２０１０年以降には１０μｍ以下、数μｍ程度（１〜１０μｍ）になると予想される。
この程度まで薄厚化した半導体チップでは、汚染によって導入される不純物金属に対して、さらに、ゲッタリング能力が不足することが懸念されている。そのため、従来よりも強力なゲッタリング層をデバイス活性層直下に形成する必要がある。
【００１０】
この手段として、デバイス活性層直下にイオン注入を行い、その注入層に不純物金属をゲッタリングさせた場合には、注入した原子とデバイス領域との厚さ方向距離がさらに近接しているために、デバイスプロセスなどにおける熱処理などによって注入した原子がデバイス活性層に拡散してしまい、デバイス特性に悪影響を与える可能性があるという問題が生じてきた。
【００１１】
本発明は、上記の事情に鑑みてなされたもので、デバイスの薄厚化によっても、充分なゲッタリング能を有するとともに、注入原子がデバイス活性層に影響を及ぼしてデバイス特性が低下することを防止可能なシリコンウェーハおよびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の本発明のシリコンウェーハの製造方法は、シリコンウェーハに加速エネルギー５０ｋｅＶ以上８００ｋｅＶ以下で注入元素を５×１０１９ｃｍ−３以下のピーク濃度で注入する注入工程と、
前記注入工程で注入した注入元素の濃度がウェーハ厚さ方向においてピークとなるピーク位置を含み、かつ、注入元素の５０％以上９８％以下を含有するピーク層までウェーハ表面から除去する注入ピーク層除去工程と、
を有し、前記注入元素濃度ピーク位置よりも深い深さ位置に対応してゲッタリング能のピークを有するゲッタリング層を形成することにより上記課題を解決した。
本発明本発明において、注入元素が、Ｃ，Ｂ，Ｏ，Ｎ，Ａｓ，Ｐ，Ｓｂ，Ｓｉ，Ｇｅ，Ｈ，Ａｒ，Ｈｅから選択される１以上であることができる。
本発明本発明の前記注入工程後に、残存する注入元素を外方拡散する外方拡散熱処理を有する外方拡散熱処理工程を有することができる。
また、また、本発明において、前記注入工程後に、注入ダメージを回復するためのダメージ回復熱処理工程を有することができる。
また、また、前記ウェーハ表面にエピタキシャル層を形成するエピタキシャル工程を有することができる。
本発明本発明においては、前記注入工程とは異なる第２注入元素を前記ピーク位置よりも深い第２ピーク位置に濃度ピークを有するように注入する第２注入工程を有することができる。
さらにさらに、前記ウェーハに他のシリコンウェーハを貼り着ける貼り合わせ工程を有することができる。
また、また、前記注入ピーク層除去工程は、研削処理、研磨処理、または、エッチング処理とされることができる。
本発明本発明のシリコンウェーハにおいては、上記のいずれか記載の製造方法により製造されたシリコンウェーハことであることができる。
【００１３】
本発明の本発明のシリコンウェーハの製造方法は、シリコンウェーハに加速エネルギー５０ｋｅＶ以上８００ｋｅＶ以下で注入元素を５×１０１９ｃｍ−３以下のピーク濃度で注入する注入工程と、
前記注入工程で注入した注入元素の濃度がウェーハ厚さ方向においてピークとなるピーク位置を含み、かつ、注入元素の５０％以上９８％以下を含有するピーク層までウェーハ表面から除去する注入ピーク層除去工程と、
を有し、前記注入元素濃度ピーク位置よりも深い深さ位置に対応してゲッタリング能のピークを有するゲッタリング層となる欠陥層をイオン注入に伴うダメージ発生によって形成することにより、イオン注入・原子注入によりこのようなゲッタリング層を最も効果の高いデバイス領域に近接したすぐ下側付近に形成し、１０μｍ程度まで薄厚化した場合でも、充分なゲッタリング能を有することを可能とするとともに、ピーク層に含まれる注入元素をピーク位置を含むようにその大部分を除去することで、ウェーハに残留する注入元素を低減しこのような注入元素が後工程における熱処理でデバイス領域側に拡散してデバイス特性に悪影響を及ぼしてしまうことを低減することができる。
【００１４】
ここで、注入速エネルギーは、加速エネルギー５０ｋｅＶ以上８００ｋｅＶ以下、５０〜２００ｋｅＶ、２００〜４００ｋｅＶとすることができ、上記の範囲とは異なった範囲とされると、所定の深さ位置に注入することができず好ましくない。また、ピーク濃度が上記の範囲から異なった範囲とされると、必要なゲッタリング能を有するＥＯＲ欠陥層を形成することができないか、注入ダメージが大きくなり過ぎて好ましくない。
【００１５】
本発明本発明において、注入元素が、Ｃ，Ｂ，Ｏ，Ｎ，Ａｓ，Ｐ，Ｓｂ，Ｓｉ，Ｇｅ，Ｈ，Ａｒ，Ｈｅから選択される１以上であることができ、Ｃ，Ｂは、イオン注入、それ以外は、原子注入とすることができる。これらの元素を注入することにより、ゲッタリング層となるイオン注入によって発生したダメージ欠陥層を形成することができる。
この注入処理条件は、注入元素の種類によってその条件が異なり、各元素に対して、それぞれ、加速エネルギー、ピーク濃度は、次のように設定することが好ましい。
Ｃ；５０〜２００ｋｅＶ、1×１０１８〜1×１０２０ｃｍ−３
Ｂ；５０〜２００ｋｅＶ、1×１０１６〜５×１０１９ｃｍ−３
Ｏ；５０〜２００ｋｅＶ、1×１０1６〜1×１０２１ｃｍ−３
Ｎ；５０〜２００ｋｅＶ、1×１０１６〜1×１０２１ｃｍ−３
Ａｓ；５０〜２００ｋｅＶ、1×１０１６〜５×１０１９ｃｍ−３
Ｐ；５０〜２００ｋｅＶ、1×１０１６〜５×１０１９ｃｍ−３
Ｓｂ；５０〜２００ｋｅＶ、1×１０１６〜５×１０１９ｃｍ−３
Ｓｉ；５０〜２００ｋｅＶ、1×１０１６〜５×１０１９ｃｍ−３
Ｇｅ；５０〜２００ｋｅＶ、1×１０1６〜1×１０２１ｃｍ−３
Ｈ；５０〜２００ｋｅＶ、1×１０1６〜1×１０２１ｃｍ−３
Ａｒ；５０〜２００ｋｅＶ、1×１０１６〜５×１０１９ｃｍ−３
Ｈｅ；５０〜２００ｋｅＶ、1×１０1６〜1×１０２１ｃｍ−３
【００１６】
本発明本発明の前記注入工程後に、残存する注入元素を外方拡散する外方拡散熱処理を有する外方拡散熱処理工程を有することにより、前記注入ピーク層除去工程で除去されずに残留している注入元素を外方拡散して低減し、デバイスプロセスにおいて、デバイス領域に影響を与える注入元素を低減して、デバイス特性に悪影響を与える可能性を低減することが可能となる。
この外方拡散熱処理工程における処理条件は、注入元素の種類によってその条件が異なり、各元素に対して、それぞれ、処理温度、処理時間、昇降温速度、処理雰囲気は、次のように設定することが好ましい。
Ｃ；８００〜１２００℃、１０〜１２０ｍｉｎ、昇温速度０．１〜０．２℃／秒、降温速度０．０２〜０．１℃／秒、処理雰囲気；Ｎ２ガス
Ｂ；８００〜１２００℃、１０〜１２０ｍｉｎ、昇温速度０．１〜０．２℃／秒、降温速度０．０２〜０．１℃／秒、処理雰囲気；Ｎ２ガス、
Ｏ；８００〜１２００℃、１０〜１２０ｍｉｎ、昇温速度０．１〜０．２℃／秒、降温速度０．０２〜０．１℃／秒、処理雰囲気；Ｎ２ガス
Ｎ；８００〜１２００℃、１０〜１２０ｍｉｎ、昇温速度０．１〜０．２℃／秒、降温速度０．０２〜０．１℃／秒、処理雰囲気；Ｎ２ガス
Ａｓ；８００〜１２００℃、１０〜１２０ｍｉｎ、昇温速度０．１〜０．２℃／秒、降温速度０．０２〜０．１℃／秒、処理雰囲気；Ｎ２ガス
Ｐ；８００〜１２００℃、１０〜１２０ｍｉｎ、昇温速度０．１〜０．２℃／秒、降温速度０．０２〜０．１℃／秒、処理雰囲気；Ｎ２ガス
Ｓｂ；８００〜１２００℃、１０〜１２０ｍｉｎ、昇温速度０．１〜０．２℃／秒、降温速度０．０２〜０．１℃／秒、処理雰囲気；Ｎ２ガス
Ｓｉ；８００〜１２００℃、１０〜１２０ｍｉｎ、昇温速度０．１〜０．２℃／秒、降温速度０．０２〜０．１℃／秒、処理雰囲気；Ｎ２ガス
Ｇｅ；８００〜１２００℃、１０〜１２０ｍｉｎ、昇温速度０．１〜０．２℃／秒、降温速度０．０２〜０．１℃／秒、処理雰囲気；Ｎ２ガス
Ｈ；８００〜１２００℃、１０〜１２０ｍｉｎ、昇温速度０．１〜０．２℃／秒、降温速度０．０２〜０．１℃／秒、処理雰囲気；Ｎ２ガス
Ａｒ；８００〜１２００℃、１０〜１２０ｍｉｎ、昇温速度０．１〜０．２℃／秒、降温速度０．０２〜０．１℃／秒、処理雰囲気；Ｎ２ガス
Ｈｅ；８００〜１２００℃、１０〜１２０ｍｉｎ、昇温速度０．１〜０．２℃／秒、降温速度０．０２〜０．１℃／秒、処理雰囲気；Ｎ２ガス
【００１７】
また、また、本発明において、前記注入工程後に、注入ダメージを回復するためのダメージ回復熱処理工程を有することにより、注入ダメージによってデバイス領域に影響を及ぼしてデバイス特性に悪影響を与える可能性を低減することができる。
このダメージ回復熱処理工程における処理条件は、注入元素の種類によってその条件が異なり、各元素に対して、それぞれ、処理温度、処理時間、昇降温速度、処理雰囲気は、次のように設定することが好ましい。
Ｃ；５００〜１２００℃、０．１〜６０ｍｉｎ、昇温速度０．１〜２０℃／秒、降温速度０．０２〜１０℃／秒、処理雰囲気；Ｎ２ガス、
Ｂ；５００〜１２００℃、０．１〜６０ｍｉｎ、昇温速度０．１〜２０℃／秒、降温速度０．０２〜１０℃／秒、処理雰囲気；Ｎ２ガス、
Ｏ；５００〜１２００℃、０．１〜６０ｍｉｎ、昇温速度０．１〜２０℃／秒、降温速度０．０２〜１０℃／秒、処理雰囲気；Ｎ２ガス、
Ｎ；５００〜１２００℃、０．１〜６０ｍｉｎ、昇温速度０．１〜２０℃／秒、降温速度０．０２〜１０℃／秒、処理雰囲気；Ｎ２ガス、
Ａｓ；５００〜１２００℃、０．１〜６０ｍｉｎ、昇温速度０．１〜２０℃／秒、降温速度０．０２〜１０℃／秒、処理雰囲気；Ｎ２ガス、
Ｐ；５００〜１２００℃、０．１〜６０ｍｉｎ、昇温速度０．１〜２０℃／秒、降温速度０．０２〜１０℃／秒、処理雰囲気；Ｎ２ガス、
Ｓｂ；５００〜１２００℃、０．１〜６０ｍｉｎ、昇温速度０．１〜２０℃／秒、降温速度０．０２〜１０℃／秒、処理雰囲気；Ｎ２ガス、
Ｓｉ；５００〜１２００℃、０．１〜６０ｍｉｎ、昇温速度０．１〜２０℃／秒、降温速度０．０２〜１０℃／秒、処理雰囲気；Ｎ２ガス、
Ｇｅ；５００〜１２００℃、０．１〜６０ｍｉｎ、昇温速度０．１〜２０℃／秒、降温速度０．０２〜１０℃／秒、処理雰囲気；Ｎ２ガス、
Ｈ；５００〜１２００℃、０．１〜６０ｍｉｎ、昇温速度０．１〜２０℃／秒、降温速度０．０２〜１０℃／秒、処理雰囲気；Ｎ２ガス、
Ａｒ；５００〜１２００℃、０．１〜６０ｍｉｎ、昇温速度０．１〜２０℃／秒、降温速度０．０２〜１０℃／秒、処理雰囲気；Ｎ２ガス、
Ｈｅ；５００〜１２００℃、０．１〜６０ｍｉｎ、昇温速度０．１〜２０℃／秒、降温速度０．０２〜１０℃／秒、処理雰囲気；Ｎ２ガス
【００１８】
また、また、前記ウェーハ表面にエピタキシャル層を形成するエピタキシャル工程を有することにより、注入元素を低減したウェーハ表面に良好なデバイス領域となるエピタキシャル層を成膜してＤＺ層とし、よりいそうデバイス特性を向上したウェーハを提供することが可能となる。
この場合の、エピタキシャル層の膜厚は、注入ピーク層除去工程における除去量によって適宜設定することが可能であり、注入元素の除去量Ｊが全注入量の０．５〜０．９８であって、この除去量Ｊと、ＤＺ層に追加するエピタキシャル層の膜厚Ｔ（μｍ）との積が
Ｊ・Ｔ≧１．３
を満たすように設定することが好ましい。
【００１９】
本発明本発明においては、前記注入工程とは異なる第２注入元素を前記ピーク位置よりも深い第２ピーク位置に濃度ピークを有するように注入する第２注入工程を有することにより、前記注入工程とは別の原子として、特定の不純物原子のゲッタリングに有効なもの、例えば、不純物銅原子に対してはボロン等を選択して注入し、特定の不純物原子に対するゲッタリング能力を強化するように、第２ゲッタリング層を有するシリコンウェーハを製造することができる。
ここで、第２注入元素が、Ｃ，Ｂ，Ｏ，Ｎ，Ａｓ，Ｐ，Ｓｂ，Ｓｉ，Ｇｅ，Ｈ，Ａｒ，Ｈｅから選択される１以上であることができ、Ｃ，Ｂは、イオン注入、それ以外は、原子注入とすることができる。これらの元素を注入することにより、ゲッタリング層となるイオン注入によって発生したダメージ欠陥層を形成することができる。
この注入処理条件は、前述の第１の注入元素に対する第２注入元素の種類によってその条件が異なり、各元素に対して、それぞれ、第２／第１注入元素、第２注入元素加速エネルギー、ピーク濃度、第１注入元素加速エネルギー、ピーク濃度は、次のように設定することが好ましい。
Ｂ／Ｃ；１００〜４００ｋｅＶ、1×１０１６〜５×１０１９ｃｍ−３、５０〜２００ｋｅＶ、1×１０１６〜1×１０２０ｃｍ−３
【００２０】
さらにさらに、前記ウェーハに他のシリコンウェーハを貼り着ける貼り合わせ工程を有することができ、具体的には、次のようにおこなうことができる。
図７ は、貼り合わせ工程を示すフローシートである。
上記のように、ＣＺ法により引き上げられた単結晶シリコンインゴットに、ブロック切断、ノッチ加工、スライスを施してシリコンウェーハを形成し、さらに得られたウェーハを面取りし、ラッピング、研磨して、鏡面に仕上げられた２枚のノッチｎ付きのシリコンウェーハ１０１，１０２を用意する（図７（ａ））。このうち、活性層用ウェーハ１０１には、熱酸化処理により、その露出面の全体に絶縁性のシリコン酸化膜１０１ａを形成しておく。
次いで、それぞれのノッチｎを位置合わせ用のガイドにして、活性層用ウェーハ１０１と、支持基板用ウェーハ１０２とを常温で重ね合わせ、貼り合わせウェーハ１０３を作製する。これにより、２枚のウェーハ１０１，１０２の間に埋め込み酸化膜１０１ｂが現出される。その後、この貼り合わせウェーハ１０３に所定の貼り合わせ熱処理を施す（図７（ｂ））。これにより、貼り合わせウェーハ１０３の露出面全体にシリコン酸化膜１０３ａが形成される。
次に、面取りされた両ウェーハ１０１，１０２の外周部形状に起因した貼り合わせ不良部分を除去するため、活性層用ウェーハ１０１の外周部が研削される（図７（ｃ））。この外周研削は、貼り合わせ界面に達しない程度に止められる。その結果、活性層用ウェーハ１０１の外周部に若干量の削り残し部１０１ｃが現出する。
続いて、貼り合わせウェーハ１０３が、ＫＯＨなどのアルカリ性エッチング液と接触し、その削り残し部１０１ｃが溶かされる（図７（ｄ））。この結果、支持基板用ウェーハ１０２の外周部上の、埋め込み酸化膜１０１ｂの外周部が露出される。この露出領域をテラス部という。
次に、活性層用ウェーハ１０１を表面研削し、さらに表面研磨することで、薄いＳＯＩ層１０１Ａがその裏面側から支持基板用ウェーハ１０２により支持された貼り合わせＳＯＩ
基板が作製される（図７（ｅ））。
【００２１】
また、また、前記注入ピーク層除去工程は、研削処理、研磨処理、または、エッチング処理とされることができ、研削処理、または、エッチング処理の後には研磨工程を有することが好ましい。
これらの工程の条件としては、以下のようにすることができる。
研削工程；＃２０００番以上のレジノイド研削砥石を採用した研削装置によって、１０００ｒｐｍ以下の回転数、０．２μｍ／秒以下の下降速度（研削速度）として研削をおこなう。
エッチング工程；酸エッチング、アルカリエッチングもしくは酸とアルカリの複合エッチングの何れでもよい。エッチング液としては、例えば酸エッチングの場合、ＨＦ／ＨＮＯ３系の混酸などの酸性エッチング液を採用することができる。一例として、濃度１〜１０％のフッ酸と、濃度２０〜６０％の硝酸を含む溶液により、７０〜９０℃で、ピーク層を除去するのに適当な時間処理する。また、アルカリエッチングの場合には、ＫＯＨ，ＮａＯＨなどのアルカリ性エッチング液を採用することができる。さらに、枚葉エッチングとして、片面のみ、つまり、裏面は処理せず表面のみ処理することができる。
研磨工程；研磨工程で用いられる研磨布の種類は、例えば硬質研磨布でよく、また、軟質研磨布でもよい。硬質研磨布の場合、例えば硬質発泡ウレタンフォームパッド、不織布に高濃度のウレタン樹脂を含浸・硬化させたパッドなどがある。硬質研磨布としては、例えばＳＵＢＡ１２００（ローデルニッタ株式会社製）などがある。研磨装置は、上面に研磨布が展張された研磨定盤と、この研磨定盤の上方に配置され、下面に半導体ウェーハがワックス貼着された研磨ヘッドとを有している。装置は、半導体ウェーハを１枚ずつ研磨する枚葉式研磨装置でよく。また、複数枚の半導体ウェーハを同時に研磨するバッチ式研磨装置でもよい。例えば枚葉式の場合、研磨定盤を２０ｒｐｍ以上で高速回転させる。一方、研磨ヘッドを所定の回転速度で回転する。この状態を保ちながら、研磨液を所定の流量で研磨布上に供給し、半導体ウェーハの表面を研磨布に押し付け、研磨する。
【００２２】
本発明本発明のシリコンウェーハにおいては、上記のいずれか記載の製造方法により製造されることができる。
【発明の効果】
【００２３】
本発明によれば、注入原子の濃度がピークとなる層を除去することで、注入原子の大半を除去することができるため、注入原子がデバイス特性に影響を与えることがないとともに、ゲッタリングとしては、濃度ピーク層直下に残存するイオン注入によって発生したダメージ欠陥層にておこなうことを可能とするので、デバイス工程におけるウェーハ薄厚化に対応して、充分なゲッタリング能を有するとともに、注入元素による影響を低減することができるという効果を奏することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明に係るシリコンウェーハの製造方法における第１実施形態を示すフローチャートである。
【図２】本発明に係るシリコンウェーハの製造方法における第１実施形態を示す工程図である。
【図３】本発明に係るシリコンウェーハの製造方法における第２実施形態を示すフローチャートである。
【図４】本発明に係るシリコンウェーハの製造方法における第２実施形態を示す工程図である。
【図５】本発明の実施例を示すグラフである。
【図６】本発明の実施例を示すグラフである。
【図７】貼り合わせ工程を示す図である。
【発明を実施するための形態】
【００２５】
以下、本発明に係るシリコンウェーハの製造方法の第１実施形態を、図面に基づいて説明する。
図１は、本実施形態におけるシリコンウェーハの製造方法を示すフローチャートであり、図において、図２は、本実施形態におけるシリコンウェーハの製造方法を示す工程図であり、符号Ｗ０は、シリコンウェーハである。
【００２６】
本実施形態においては、図１に示すように、ウェーハ準備工程Ｓ０と、イオン注入工程Ｓ１、注入ピーク層除去工程Ｓ２と、ダメージ回復熱処理工程Ｓ３と、外方拡散熱処理工程Ｓ４と、エピタキシャル層成膜工程Ｓ５とを有するものとされる。
【００２７】
図１に示すウェーハ準備工程Ｓ０においては、図２（ａ）に示すように、シリコンウェーハＷ０を準備する。このシリコンウェーハＷ０は、ＣＺ（チョクラルスキー）法による引き上げあるいは、ＦＺ法によって得られたシリコン単結晶からスライス、面取り、ラッピング、エッチング、研削、研磨、等の各処理を施すことによって準備されたものとされる。
【００２８】
図１に示すイオン注入工程（注入工程）Ｓ１においては、図２（ｂ）に示すように、加速エネルギ５０ｋｅＶ以上８００ｋｅＶ以下で炭素とされる注入元素を５×１０１９ｃｍ−３以下のピーク濃度で注入する炭素注入層Ｗｃを形成されたシリコンウェーハＷ１とする。同時にこのイオン注入により、炭素注入層Ｗｃの下側（奥側）に、欠陥層Ｗｇ０に対応する層を形成する。このＥＯＲ欠陥層Ｗｇ０においては、イオン注入により、点欠陥である格子間原子、または、それに起因した欠陥が生じていると考えられる。
【００２９】
図１に示す注入ピーク層除去工程Ｓ２においては、研削処理あるいは研磨処理あるいはエッチング処理により、図２（ｃ）に示すように、注入工程Ｓ１で注入した炭素注入層Ｗｃにおける炭素の濃度がウェーハ厚さ方向においてピークとなるピーク位置Ｃｐを含み、かつ、炭素注入層Ｗｃにおけるカーボンの５０％以上９８％以下を含有するピーク層Ｗｐまでウェーハ表面から除去してシリコンウェーハＷ２とする。
具体的には、０．１〜２μｍ程度の表面研削処理をおこなうことができる。
【００３０】
図１に示すダメージ回復熱処理工程Ｓ３においては、処理条件が、
１０００℃、１時間、窒素ガス雰囲気とされる熱処理をおこない注入ダメージを回復するとともに、図１に示す外方拡散熱処理工程Ｓ４においては、処理条件が、１１００℃、６０〜１２０ｍｉｎ、処理雰囲気；Ｎ２ガスとされる熱処理をおこない、図２（ｄ）に示すように、注入ピーク層除去工程Ｓ２において除去されなかった炭素を外方拡散させて低減した低炭素層Ｗｃ２を有するシリコンウェーハＷ３とする。
なお、処理条件が、１１００℃、６０〜１２０ｍｉｎ、処理雰囲気；Ｎ２ガスとされる熱処理をおこない、ダメージ回復熱処理工程Ｓ３および外方拡散熱処理工程Ｓ４を同時におこなうことも可能である。
この際、欠陥層Ｗｇ０においても、これらの熱処理により微小析出物が析出して、ゲッタリング層Ｗｇ１となる。
【００３１】
図１に示すエピタキシャル層成膜工程Ｓ５においては、図２（ｅ）に示すように、エピタキシャル層Ｗｅを成膜して、デバイス領域となる部分を形成ＤＺ層とする。
この際、エピタキシャル層Ｗｅとしては、１〜８μｍの厚さで成膜することができる。
これにより、本実施形態におけるシリコンウェーハＷ４を製造することが可能となる。
【００３２】
さらに、本実施形態におけるシリコンウェーハＷ４は、図２（ｆ）に示すように、デバイス製造工程に供されて、その裏面を研削等により１０μｍ程度にまで薄厚化されることができる。この場合においても、ゲッタリング層Ｗｇ１を有していることにより、充分なゲッタリング能を有することが可能となる。
【００３３】
以下、本発明に係るシリコンウェーハの製造方法の第２実施形態を、図面に基づいて説明する。
図３は、本実施形態におけるシリコンウェーハの製造方法を示すフローチャートであり、図において、本実施形態において前述の第１実施形態と異なる点は第２注入工程に関する点であり、対応する構成要素には同一の符号を付してその説明を省略する。
【００３４】
図３に示す第２イオン注入工程（第２注入工程）Ｓ１２は、図３に示すイオン注入工程（第１注入工程）Ｓ１の前におこなわれ、図４に示すように、第１注入工程よりも高い加速エネルギー１００ｋｅＶ以上８００ｋｅＶ以下でボロンとされる注入元素を１×１０１９ｃｍ−３以下のピーク濃度で注入するボロン注入層Ｗｂを形成されたシリコンウェーハＷ１０とする。同時にこの第２イオン注入により、ＥＯＲ欠陥層Ｗｇ０となる位置に対応する部分の下側に、ボロン注入層Ｗｂを形成することになる。
このボロン注入層Ｗｂにおいては、注入されたボロンに起因する欠陥が特にＣｕに対するゲッタリング能を呈すると考えられる。
【００３５】
これにより、Ｃｕに対するゲッタリング能を特に向上しつつ、ボロン自体のデバイス領域への拡散は低減したシリコンウェーハを提供することが可能となる。
【００３６】
なお、本発明において、図７に示すように、貼り合わせウェーハとすることができる。
【実施例】
【００３７】
以下本発明に係る実施例を説明する。
【００３８】
＜実施例１＞
ＣＺ法で成長させたシリコンウェーハであるＣＺウェーハを準備する。このＣＺウェーハでは、＜１００＞面を鏡面研磨面（ミラー表面）としてあり、抵抗率が１〜１０Ωｃｍであり、酸素濃度が１．１×１０１８原子ａｔｏｍｓ／ｃｍ３ である。そして、このＣＺウェーハを、まずＮＨ４ＯＨ／Ｈ２Ｏ２水溶液で洗浄し、更にＨＣｌ／Ｈ２Ｏ２水溶液で洗浄する。
【００３９】
次に、ミラー表面から、１００ｋｅＶの加速エネルギ及び１×１０１５ａｔｏｍｓ／ｃｍ２ のドーズ量で、炭素をウェーハにイオン注入する。
【００４０】
次に、Ｎ２雰囲気中で１０００℃、１時間のアニールを施した後、ＨＦ水溶液でＳｉＯ２膜を除去する。そして、ＳｉＨＣｌ３ガスを用いて、１１３０℃程度の温度で、抵抗率が２０〜３０Ωｃｍ程度のＳｉエピタキシャル層を、ミラー表面上に６μｍの厚さに成長させて、シリコンエピタキシャルウェーハを得た。
【００４１】
この後、得られたウェーハ表面に１×１０１３ａｔｏｍｓ／ｃｍ２ の濃度でＮｉ汚染を強制的におこない、９００℃、３０分のドライブインをおこなった。
【００４２】
このウェーハをＳＩＭＳ(Secondary Ion Mass Spectroscopy) によって、これらの炭素濃度、Ｎｉ濃度、および酸素濃度のウェーハ表面からの深さ方向による濃度分布を測定した。その結果を図５に示す。この結果から、Ｃのピーク位置よりも、数１００ｎｍ深い位置にＮｉのピークが存在し、カーボンではなく、注入で発生した欠陥が、ゲッタリングに関与していることがわかる。なお図５には、注入で発生した欠陥のＴＥＭ画像を記載しておく。
【００４３】
＜実施例２＞
ＦＺ法により得られたＦＺウェーハを準備し、それ以降の処理は実施例１と同様にして、炭素濃度、Ｎｉ濃度、および酸素濃度のウェーハ表面からの深さ方向による濃度分布を測定した。その結果を図６に示す。この結果から、Ｃのピーク位置よりも、数１００ｎｍ深い位置にＮｉのピークが存在し、カーボンではなく、注入で発生した欠陥が、ゲッタリングに関与していることがわかる。
【符号の説明】
【００４４】
Ｗ…シリコンウェーハ、Ｗｇ１…ゲッタリング層
【図１】
2010283022.tif 000003
【図２】
2010283022.tif 000004
【図３】
2010283022.tif 000005
【図４】
2010283022.tif 000006
【図５】
2010283022.tif 000007
【図６】
2010283022.tif 000008
【図７】
2010283022.tif 000009