(57)【要約】【課題】本発明は、ＤＰＤを利用する歪補償装置において、収束速度と安定動作の両立を図ることを目的とする。【解決手段】本発明に係る歪補償装置は、ＤＰＤを用いてＰＡ１１の非線形歪を補償する歪補償装置において、ＰＡ１１からのフィードバック信号の遅延補正回路２１及び位相補正回路２２とともに、遅延誤差又は位相誤差が正常範囲内であるか否かを判定する誤差判定回路２３を備え、誤差判定回路２３が正常範囲内であると判定すると、参照するルックアップテーブルを更新し、誤差判定回路が正常範囲内でないと判定するとルックアップテーブルを更新しないことを特徴とする。【選択図】図１
2010141725.tif 000002
【特許請求の範囲】
【請求項１】
増幅回路の非線形歪を補償する歪補償装置において、
前記増幅回路の前段に接続され、入力信号電力に応じて歪補償値が規定された参照テーブルに基づき歪補償を行う歪補償回路と、
前記増幅回路からのフィードバック信号の前記入力信号に対する遅延誤差を検出して、当該遅延誤差を補正する遅延補正回路と、
前記遅延補正回路からの信号の前記入力信号に対する位相誤差を検出して、当該位相誤差を補正する位相補正回路と、
前記遅延補正回路の検出する遅延誤差又は前記位相補正回路の検出する位相誤差が予め定められた正常範囲内であるか否かを判定する誤差判定回路と、
前記位相補正回路によって補正されたフィードバック信号の前記入力信号に対する歪を検出し、当該歪を減少させる歪補償値に改めた更新テーブルを作成して、前記参照テーブルを当該更新テーブルに置換する歪補償値更新回路と、
を備え、
前記歪補償値更新回路は、
前記誤差判定回路が前記正常範囲内であると判定すると、前記参照テーブルを前記更新テーブルに置換し、
前記誤差判定回路が前記正常範囲内でないと判定すると、前記参照テーブルを前記更新テーブルに置換しないことを特徴とする歪補償装置。
【請求項２】
前記入力信号を直交変調する変調回路、前記増幅回路からのフィードバック信号を直交復調する復調回路、アナログ信号をデジタル信号に変換するＡＤ変換回路及びデジタル信号をアナログ信号に変換するＤＡ変換回路を含むアナログ信号処理部と、
前記増幅回路からのフィードバック信号に含まれる誤差のうちの前記アナログ信号処理部で発生するアナログ系誤差を検出して、当該アナログ系誤差を補正するアナログ系誤差補正回路をさらに備え、
前記誤差判定回路は、さらに、前記アナログ系誤差補正回路の検出するアナログ系誤差が予め定められた正常範囲内であるか否かを判定することを特徴とする請求項１に記載の歪補償装置。
【請求項３】
前記アナログ系誤差補正回路は、前記アナログ系誤差として、
前記変調回路が直交変調する搬送波の位相差又は前記復調回路が直交復調する搬送波の位相差に起因する直交誤差、
前記変調回路が直交変調するＩ成分（Ｉｎ−ｐｈａｓｅ  ｃｏｍｐｏｎｅｎｔ）とＱ成分（Ｑｕａｄｒａｔｕｒｅ  ｐｈａｓｅ  ｃｏｍｐｏｎｅｎｔ）とのアンバランス又は前記復調回路が直交復調するＩ成分とＱ成分とのアンバランスに起因するＩＱアンバランス誤差、或いは
前記ＡＤ変換回路若しくは前記ＤＡ変換回路でのＤＣ（Ｄｉｒｅｃｔ  Ｃｕｒｒｅｎｔ）オフセット処理に起因するＤＣオフセット誤差を、検出することを特徴とする請求項２に記載の歪補償装置。
【請求項４】
前記誤差判定回路は、さらに、前記遅延誤差又は前記位相誤差が予め定められた異常範囲内であるか否かを判定し、
前記歪補償値更新回路は、前記誤差判定回路が前記異常範囲内であると判定すると、前記参照テーブルを予め定められた予備テーブルに置換することを特徴とする請求項１、２又は３に記載の歪補償装置。
【請求項５】
前記誤差判定回路は、さらに、前記遅延誤差若しくは前記位相誤差及び前記アナログ系誤差が予め定められた異常範囲内であるか否かを判定し、
前記歪補償値更新回路は、前記誤差判定回路が前記異常範囲内であると判定すると、前記参照テーブルを前記予備テーブルに置換することを特徴とする請求項４に記載の歪補償装置。
【請求項６】
前記歪補償値更新回路は、前記更新テーブルに置換される前の状態の前記参照テーブルを、一定期間、前記予備テーブルとして記憶することを特徴とする請求項４又は５に記載の歪補償装置。
【請求項７】
前記予備テーブルは、前記歪補償値更新回路によって置換されていない初期状態の前記参照テーブルであることを特徴とする請求項４又は５に記載の歪補償装置。
【請求項８】
前記予備テーブルは、入力信号波形を維持する歪補償値が規定されていることを特徴とする請求項４又は５に記載の歪補償装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線送信装置に利用される歪補償装置に係り、特に、増幅回路で発生する歪みを補償するためのＤＰＤ（Ｄｉｇｉｔａｌ  ＰｒｅＤｉｓｔｏｒｔｉｏｎ）を利用する歪補償装置に関する。
【背景技術】
【０００２】
図３は、従来の歪補償装置の一例を示す概略構成図である。ＰＡ１１１からのフィードバック信号１０７をＦＦＴ（Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）１２２にて高速フーリエ変換した後、ＡＣＬＲ（Ａｄｊａｃｅｎｔ  Ｃｈａｎｎｅｌ  Ｌｅａｋａｇｅ  Ｒａｔｉｏ）算出部１２３にて隣接チャンネル・リーク比を算出することでＡＣＬＲ値から引き込み状態を推定し、μ調整部１２４にて最適ステップサイズμを選択する。
【特許文献１】特許第３８７６４０８号
【発明の開示】
【発明が解決しようとする課題】
【０００３】
フィードバック信号と歪補償装置への入力信号との誤差を非線形歪量として歪逆特性を求め適応的に動作させる歪補償装置において、収束速度と安定動作はトレードオフの関係にある。
【０００４】
そこで、本発明は、ＤＰＤを利用する歪補償装置において、収束速度と安定動作の両立を図ることを目的とする。
【課題を解決するための手段】
【０００５】
発明者らは、非線形歪以外の誤差が残留した状態で非線形歪みの逆特性を算出したときに、ＤＰＤ収束過程の安定動作を妨げることを発見した。
【０００６】
そこで、上記課題を解決するために、本発明に係る歪補償装置は、ＤＰＤを利用する歪補償装置において、非線形歪以外の誤差を検出する誤差検出手段と、当該誤差検出手段が予め定められた閾値よりも大きな誤差を検出したときには、ＤＰＤで利用する参照テーブルの更新を行わない、或いは、歪補償そのものを行わないことを特徴とする。
【０００７】
具体的には、本発明に係る歪補償装置は、ＤＰＤを用いて増幅回路の非線形歪を補償する歪補償装置において、前記増幅回路からのフィードバック信号の遅延補正回路及び位相補正回路とともに、遅延誤差又は位相誤差が正常範囲内であるか否かを判定する誤差判定回路を備え、誤差判定回路が正常範囲内であると判定すると参照テーブルを更新し、誤差判定回路が正常範囲内でないと判定すると参照テーブルを更新しないことを特徴とする。
【０００８】
フィードバック信号の遅延誤差及び位相誤差が大きい場合には参照テーブルを更新しないので、歪補償装置の安定動作を維持することができる。また、参照テーブルの更新係数を大きくしても安定動作を維持させることができるので、参照テーブルの更新係数を大きくして、適応歪補償の収束速度を高めることができる。したがって、収束速度と安定動作の両立を図ることができる。
【０００９】
本発明に係る歪補償装置では、さらに、アナログ信号処理部で発生するアナログ系誤差を検出して補正するアナログ系誤差補正回路をさらに備え、前記誤差判定回路は、アナログ系誤差が正常範囲内であるか否かを判定することが好ましい。
本発明により、アナログ系誤差が大きい場合には参照テーブルを更新しないので、歪補償装置の安定動作を維持することができる。歪補償値更新回路は非線形歪を正確に検出することができるので、適応歪補償の収束速度を高めることができる。
【００１０】
本発明に係る歪補償装置では、さらに、遅延誤差若しくは位相誤差及びアナログ系誤差が異常範囲内であるか否かを前記誤差判定回路が判定し、異常範囲内である場合には、歪補償値更新回路は、参照テーブルを予め定められた予備テーブルに置換することが好ましい。
ここで、前記歪補償値更新回路は、前記更新テーブルに置換される前の状態の前記参照テーブルを、一定期間、前記予備テーブルとして記憶することが好ましい。また、前記予備テーブルは、前記歪補償値更新回路によって置換されていない初期状態の前記参照テーブルであることが好ましい。また、前記予備テーブルは、入力信号波形を維持する歪補償値が規定されていることが好ましい。
本発明により、異常な誤差が検出された場合には、歪補償装置が安定動作していた参照テーブルに戻すことができる。したがって、歪補償装置を安定動作させることができる。
【発明の効果】
【００１１】
本発明によれば、ＤＰＤを利用する歪補償装置において、収束速度と安定動作の両立を図ることができる。
【発明を実施するための最良の形態】
【００１２】
添付の図面を参照して本発明の実施の形態を説明する。以下に説明する実施の形態は本発明の構成の例であり、本発明は、以下の実施の形態に制限されるものではない。
【００１３】
図１は、本実施形態に係る歪補償装置の構成概略図である。本実施形態に係る歪補償装置は、Ｄ／Ａ１３と、Ｑ−ＭＯＤ１４と、ＨＹＢ１６と、発振器１５と、増幅回路としてのＰＡ１１と、を備え、入力信号を直交変調する。Ｄ／Ａ１３は、歪補償回路１２からのデジタル信号をアナログ信号に変換するＤＡ変換回路として機能する。Ｑ−ＭＯＤ１４、ＨＹＢ１６及び発振器１５は、ＤＡ変換回路からの入力信号を直交変調する変調回路として機能する。
【００１４】
また、本実施形態に係る歪補償装置は、ＨＹＢ１６と、発振器１５と、Ｑ−ＤＥＭ１７と、Ａ／Ｄ１８と、を備え、ＰＡ１１からのフィードバック信号を直交復調する。Ｑ−ＤＥＭ１７、ＨＹＢ１６及び発振器１５は、ＰＡ１１からのフィードバック信号を直交復調する復調回路として機能する。Ａ／Ｄ１８は、復調回路からのアナログ信号をデジタル信号に変換するＡＤ変換回路として機能する。
【００１５】
Ｄ／Ａ１３、Ｑ−ＭＯＤ１４、ＨＹＢ１６、発振器１５、ＰＡ１１、Ｑ−ＤＥＭ１７、及びＡ／Ｄ１８は、デジタル信号処理部１０１及びアナログ信号処理部１０２のうち、アナログ信号処理部１０２に含まれる。
【００１６】
本実施形態に係る歪補償装置は、歪補償回路１２と、遅延補正回路２１と、位相補正回路２２と、歪補償値更新回路２４と、を備え、ＰＡ１１の非線形歪の適応歪補償を行う。歪補償回路１２は、ＰＡ１１の前段に接続され、入力信号電力に応じて歪補償値が規定された参照テーブルに基づき歪補償を行う。遅延補正回路２１は、ＰＡ１１からのフィードバック信号の入力信号に対する遅延誤差を検出して、当該遅延誤差を補正する。位相補正回路２２は、遅延補正回路２１からの信号の入力信号に対する位相誤差を検出して、当該位相誤差を補正する。歪補償値更新回路２４は、位相補正回路２２によって補正されたフィードバック信号の入力信号に対する歪を検出し、当該歪を減少させる歪補償値に改めた更新テーブルを作成して、参照テーブルを当該更新テーブルに置換する。
【００１７】
本実施形態に係る歪補償装置は、アナログ系誤差補正回路２５をさらに備えることが好ましい。アナログ系誤差補正回路２５は、ＰＡ１１からのフィードバック信号に含まれる誤差のうちのアナログ信号処理部１０２で発生するアナログ系誤差を検出して、当該アナログ系誤差を補正する。そして、アナログ系誤差補正回路２５は、アナログ系誤差を補正した後のフィードバック信号を遅延補正回路２１に出力するとともに、検出したアナログ系誤差を誤差判定回路２３に出力する。また、アナログ系誤差補正回路２５をさらに備えることで、歪補償値更新回路２４において、入力信号とフィードバック信号から非線形歪の逆特性を抽出して歪補償を行うことができる。
【００１８】
アナログ系誤差補正回路２５は、アナログ系誤差として、例えば、直交誤差、ＩＱアンバランス誤差又はＤＣオフセット誤差を検出する。例えば、アナログ系誤差補正回路２５は、ＡＤＣ２５ａ、ＡＬＣ２５ｂ及びＡＱＣ２５ｃを備える。ＡＤＣ２５ａは、ＡＤ変換回路又はＤＡ変換回路でのＤＣ（Ｄｉｒｅｃｔ  Ｃｕｒｒｅｎｔ）オフセット処理に起因するＤＣオフセット誤差を検出して補正する。ＡＬＣ２５ｂは、変調回路が直交変調するＩ成分（Ｉｎ−ｐｈａｓｅ  ｃｏｍｐｏｎｅｎｔ）とＱ成分（Ｑｕａｄｒａｔｕｒｅ  ｐｈａｓｅ  ｃｏｍｐｏｎｅｎｔ）とのアンバランス又は復調回路が直交復調するＩ成分とＱ成分とのアンバランスに起因するＩＱバランス誤差を検出して補正する。ＡＱＣ２５ｃは、変調回路が直交変調する搬送波の位相差又は復調回路が直交復調する搬送波の位相差に起因する直交誤差を検出して補正する。なお、アナログ系誤差補正回路２５の検出する誤差は、ＤＣオフセット誤差、ＩＱバランス誤差または直交誤差のいずれかのみであってもよいが、ＰＡ１１の非線形歪をより正確に検出するため、ＤＣオフセット誤差、ＩＱバランス誤差及び直交誤差のすべてを検出して補正することが好ましい。
【００１９】
誤差判定回路２３は、遅延補正回路２１の検出する遅延誤差又は位相補正回路２２の検出する位相誤差が予め定められた正常範囲内であるか否かを判定する。ここで、正常範囲は、ＰＡ１１の非線形歪が減少していく過程で検出されうる遅延誤差又は位相誤差の範囲であることが好ましい。そして、誤差判定回路２３が正常範囲内であると判定すると、歪補償値更新回路２４は、参照テーブルを更新テーブルに置換する。一方、誤差判定回路２３が正常範囲内でないと判定すると、歪補償値更新回路２４は、参照テーブルを更新テーブルに置換しない。このように、誤差が大きいときはＤＰＤ更新を行わない構成とすることで、歪補償装置の安定動作を維持することができる。さらに、更新係数を大きくした場合であっても、安定動作が保証される。
【００２０】
誤差判定回路２３は、さらに、アナログ系誤差補正回路２５の検出するアナログ系誤差が予め定められた正常範囲内であるか否かを判定することが好ましい。例えば、遅延誤差若しくは位相誤差及びアナログ系誤差が予め定められた正常範囲内であるか否かを判定する。これにより、ＡＱＣ２５ｃ、ＡＬＣ２５ｂ及びＡＤＣ２５ａでの補正が、設計補償以上の過制御状態となったか否かを判定することができる。このように、非線形歪以外の誤差を検出する回路を具備し、当該誤差が大きいときはＤＰＤ更新を行わない構成とすることで、歪補償装置の安定動作を維持することができる。
【００２１】
誤差判定回路２３は、遅延補正回路２１からの遅延誤差又は位相補正回路２２からの位相誤差が予め定められた異常範囲内であるか否かを判定することが好ましい。また、誤差判定回路２３は、アナログ系誤差が予め定められた異常範囲内であるか否かを判定することが好ましい。ここで、異常範囲は、正常範囲以外としてもよいし、正常範囲とは独立した範囲としてもよい。正常範囲とは独立した範囲としては、明らかに異常と考えられる誤差の範囲がある。異常範囲の検出は、誤差の補正を行うすべての対象について行うことが好ましい。例えば、遅延誤差、位相誤差、直交誤差、ＩＱアンバランス誤差及びＤＣオフセット誤差の補正を行う場合は、これらすべてについての異常範囲を設定し、当該異常範囲内であるか否かを判定することが好ましい。
【００２２】
誤差判定回路２３が異常範囲内であると判定すると、歪補償値更新回路２４は、参照テーブルを予め定められた予備テーブルに置換することが好ましい。ＤＰＤ更新において異常が発生した場合に用いる予備テーブルを予め用意しておくことで、歪補償装置の安定動作を維持することができる。
【００２３】
予備テーブルは、例えば更新テーブルに置換される前の状態の参照テーブルである。この場合、歪補償値更新回路２４は、更新テーブルに置換される前の状態の参照テーブルを、一定期間、予備テーブルとして記憶することが好ましい。一定期間は、予め定められた時間が例示できる。
【００２４】
また、予備テーブルは、参照テーブルに規定されている歪補償値や誤差に応じて選択可能になっていることが好ましい。例えば、歪補償値更新回路２４によって置換されていない初期状態の参照テーブルを選択できることが好ましい。初期状態は、例えば歪補償装置の出荷時の状態である。また、入力信号波形を維持する歪補償値が規定されている参照テーブルを選択できることが好ましい。この場合の歪補償値は、例えば１＋ｊ０となる。
【００２５】
図２は、位相補正回路の一例を示すピックアップ図である。図２に示す位相補正回路では、加算回路３１と、平均化回路３２と、等化回路３３と、乗算回路３４と、を備える。平均化回路３２以外の部分がＬＭＳアルゴリズム回路を構成する。加算回路３１は、入力信号ｒｅｆ（ｎ）と位相を補正後の信号−ｙ（ｎ）とを加算して、信号ε（ｎ）を出力する。平均化回路３２は、信号ε（ｎ）を平均化して、残留誤差として誤差判定回路（図１に示す符号２３）に出力する。等化回路３３は、遅延補正回路（図１に示す符号２１）からの信号ｘ（ｎ）の位相を補正する信号ε（ｎ）の係数ｗ（ｎ）を算出する。乗算回路３４は、係数ｗ（ｎ）を、信号ｘ（ｎ）に乗算して、信号ｘ（ｎ）の位相を補正した信号ｙ（ｎ）を歪補償修正回路（図１に示す符号２４）に出力する。
【産業上の利用可能性】
【００２６】
本発明は、無線送信装置に利用される歪補償装置に用いることができる。
【図面の簡単な説明】
【００２７】
【図１】本実施形態に係る歪補償装置の構成概略図である。
【図２】位相補正回路の一例を示すピックアップ図である。
【図３】従来の歪補償装置の一例を示す概略構成図である。
【符号の説明】
【００２８】
１１  ＰＡ
１２  歪補償回路
１３  Ｄ／Ａ
１４  Ｑ−ＭＯＤ
１５  発振器
１６  ＨＹＢ
１７  Ｑ−ＤＥＭ
１８  Ａ／Ｄ
２１  遅延補正回路
２２  位相補正回路
２３  誤差判定回路
２４  歪補償値更新回路
２５  アナログ系誤差補正回路
２５ａ  ＡＤＣ
２５ｂ  ＡＬＣ
２５ｃ  ＡＱＣ
３１  加算回路
３２  平均化回路
３３  等化回路
３４  乗算回路
１０１  デジタル信号処理部
１０２  アナログ信号処理部
１１１  ＰＡ
１０７  フィードバック信号
１２２  ＦＦＴ
１２３  ＡＣＬＲ算出部
１２４  μ調整部
【図１】
2010141725.tif 000003
【図２】
2010141725.tif 000004
【図３】
2010141725.tif 000005