(57)【要約】【課題】  半導体集積回路の消費電流を削減する。【解決手段】  直列に接続された第１、第２および第３インバータは、第１および第２電源線の間に接続される。第１インバータは入力信号を受ける。第１トランジスタは、第１および第２インバータとの間に配置され、ゲートに第１電源電圧が供給される。第２トランジスタは、第２および第３インバータとの間に配置され、ゲートに第２電源電圧が供給される。第１スイッチは、スタンバイ信号に基づいて第１または第３電源電圧を供給する。第２スイッチは、スタンバイ信号に基づいて第２または第４電源電圧を供給する。第３トランジスタは、第２インバータの入力と第１スイッチとの間に配置され、ゲートに第２インバータの出力が供給される。第４トランジスタは、第３インバータの入力と第２スイッチとの間に配置され、ゲートに第３インバータの出力が供給される。【選択図】    図１
2010283414.tif 000002
【特許請求の範囲】
【請求項１】
第１電源電圧を供給する第１電源線と第２電源電圧を供給する第２電源線との間に接続され、入力信号が供給される第１インバータと、
前記第１電源線と前記第２電源線との間に接続され、前記第１インバータの出力が供給される第２インバータと、
前記第１電源線と前記第２電源線との間に接続され、前記第２インバータの出力が供給される第３インバータと、
前記第１インバータと前記第２インバータとの間に配置され、ゲートに前記第１電源電圧が供給される第１トランジスタと、
前記第２インバータと前記第３インバータとの間に配置され、ゲートに前記第２電源電圧が供給される第２トランジスタと、
スタンバイ信号に基づいて第１電源電圧または第３電源電圧を供給する第１スイッチと、
前記スタンバイ信号に基づいて第２電源電圧または第４電源電圧を供給する第２スイッチと、
前記第２インバータの入力と前記第１スイッチとの間に配置され、ゲートに前記第２インバータの出力が供給される第３トランジスタと、
前記第３インバータの入力と前記第２スイッチとの間に配置され、ゲートに前記第３インバータの出力が供給される第４トランジスタと、
を備えることを特徴とする半導体集積回路。
【請求項２】
前記第１インバータと前記第２インバータと前記第３インバータとは、バックバイアスとして前記第１電源電圧が供給される第５トランジスタと、バックバイアスとして前記第２電源電圧が供給される第６トランジスタとを含むこと
を特徴とする請求項１に記載の半導体集積回路。
【請求項３】
前記第１スイッチは、前記スタンバイ信号が活性化された場合に前記第３電源電圧を供給し、
前記第２スイッチは、前記スタンバイ信号が活性化された場合には前記第４電源電圧を供給すること
を特徴とする請求項１または請求項２に記載の半導体集積回路。
【請求項４】
第１スタンバイ信号に基づいて第１電源電圧または第３電源電圧を供給する第１スイッチと、
第２スタンバイ信号に基づいて第１電源電圧または第３電源電圧を供給する第２スイッチと、
前記第１スタンバイ信号に基づいて第２電源電圧または第４電源電圧を供給する第３スイッチと、
前記第２スタンバイ信号に基づいて第２電源電圧または第４電源電圧を供給する第４スイッチと、
前記第１スイッチと前記第３スイッチとの間に配置され、入力信号が供給される第１インバータと、
前記第２スイッチと前記第４スイッチとの間に配置され、前記第１インバータの出力が供給される第２インバータと、
前記第１電源電圧を供給する第１電源線と前記第２電源電圧を供給する第２電源線との間に接続され、前記第２インバータの出力信号に基づく信号を出力する第３インバータと、
を備えることを特徴とする半導体集積回路。
【請求項５】
前記入力信号とスタンバイ信号とに基づいて、前記第１スタンバイ信号と前記第２スタンバイ信号とを生成する生成回路を備えること
を特徴とする請求項４に記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタを有する半導体集積回路に関する。
【背景技術】
【０００２】
半導体集積回路のスタンバイ時の消費電力を減らすためには、トランジスタのオフ電流を減らすことが重要である。例えば、オフ電流を減らすために、オフさせるｐＭＯＳトランジスタのゲートに印加する高レベル電圧は、ソース電圧より高く設定される。同様に、オフさせるｎＭＯＳトランジスタのゲートに印加する低レベル電圧は、ソース電圧より低く設定される。また、トランジスタのオフ電流は、バックバイアスをトランジスタの閾値電圧を高くする方向に設定することで削減される（例えば、特許文献１−３参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−４９６７１号公報
【特許文献２】特開２００６−４２３０４号公報
【特許文献３】特開２００４−２４７０３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
トランジスタのバックバイアスをスタンバイ時とアクティブ時とで切り替える場合、切り替え動作時にトランジスタのバックゲートに充放電電流が流れ、消費電流が増加する。
【０００５】
本発明の目的は、半導体集積回路の消費電流を削減することである。
【課題を解決するための手段】
【０００６】
第１インバータは、第１電源電圧を供給する第１電源線と第２電源電圧を供給する第２電源線との間に接続され、入力信号が供給される。第２インバータは、第１電源線と第２電源線との間に接続され、第１インバータの出力が供給される。第３インバータは、第１電源線と第２電源線との間に接続され、第２インバータの出力が供給される。第１トランジスタは、第１インバータと第２インバータとの間に配置され、ゲートに第１電源電圧が供給される。第２トランジスタは、第２インバータと第３インバータとの間に配置され、ゲートに第２電源電圧が供給される。第１スイッチは、スタンバイ信号に基づいて第１電源電圧または第３電源電圧を供給する。第２スイッチは、スタンバイ信号に基づいて第２電源電圧または第４電源電圧を供給する。第３トランジスタは、第２インバータの入力と第１スイッチとの間に配置され、ゲートに第２インバータの出力が供給される。第４トランジスタは、第３インバータの入力と第２スイッチとの間に配置され、ゲートに第３インバータの出力が供給される。
【発明の効果】
【０００７】
第２インバータの入力に第１スイッチを介して第３電源電圧が供給されるときに、第１トランジスタにより第３電源電圧が第１インバータの出力に伝達されることを防止できる。同様に、第３インバータの入力に第２スイッチを介して第４電源電圧が供給されるときに、第２トランジスタにより第４電源電圧が第２インバータの出力に伝達されることを防止できる。したがって、スタンバイ信号に基づいて第２インバータの入力に第３電源電圧が供給されるときに、第１インバータのバックバイアスを第１電源電圧から第３電源電圧に切り替える必要はない。同様に、スタンバイ信号に基づいて第３インバータの入力に第４電源電圧が供給されるときに、第２インバータのバックバイアスを第２電源電圧から第４電源電圧に切り替える必要はない。第２および第３インバータのゲートに供給される電源電圧を切り替えるときに、バックバイアスの切り替えが不要になるため、消費電力を削減できる。
【図面の簡単な説明】
【０００８】
【図１】一実施形態における半導体集積回路の例を示している。
【図２】図１に示した半導体集積回路の動作の例を示している。
【図３】別の実施形態における半導体集積回路の例を示している。
【図４】別の実施形態における半導体集積回路の例を示している。
【図５】図４に示した半導体集積回路の動作の例を示している。
【図６】別の実施形態における半導体集積回路の例を示している。
【図７】図６に示したスタンバイ信号を生成する信号生成回路の例を示している。
【図８】図６に示した半導体集積回路の動作の例を示している。
【図９】別の実施形態における半導体集積回路の例を示している。
【発明を実施するための形態】
【０００９】
以下、本発明の実施形態を図面を用いて説明する。信号が伝達される信号線には、信号名と同じ符号を使用する。末尾に”Ｚ”の付いている信号は、正論理を示している。末尾に”Ｘ”の付いている信号は、負論理を示している。符号”ＴＰ”で示すトランジスタは、ｐチャネルＭＯＳＦＥＴを示している。ｐチャネルＭＯＳＦＥＴのゲートには、丸印を付けている。ｐチャネルＭＯＳＦＥＴの矢印は、バックゲート（ｎウエル、バックバイアス）を示している。符号”ＴＮ”で示すトランジスタは、ｎチャネルＭＯＳＦＥＴを示している。ｎチャネルＭＯＳＦＥＴの矢印は、バックゲート（ｐウエル、バックバイアス）を示している。バックゲートは、トランジスタの基板である。
【００１０】
図１は、一実施形態における半導体集積回路の例を示している。半導体集積回路は、例えば、ＣＭＯＳプロセスを使用して形成される。半導体集積回路は、直列に接続された３つのＣＭＯＳインバータＩＶ１−３、スイッチＳＷ１−２およびトランジスタＴＮ４、ＴＰ４、ＴＰ７、ＴＮ７を有している。
【００１１】
インバータＩＶ１は、入力端子であるトランジスタＴＰ１、ＴＮ１のゲートで入力信号ＩＮを受ける。トランジスタＴＰ１は、ソースおよびバックゲートで電源電圧ＶＤＤを受け、ドレインがノードＮ１に接続されている。トランジスタＴＮ１は、ソースおよびバックゲートで電源電圧ＶＳＳを受け、ドレインがノードＮ１に接続されている。トランジスタＴＮ４は、インバータＩＶ１の出力ノードＮ１とインバータＩＶ２の入力ノードＮ２の間に配置されている。すなわち、トランジスタＴＮ４のソース、ドレインの一方は、ノードＮ１に接続され、トランジスタＴＮ４のソース、ドレインの他方は、ノードＮ２に接続されている。トランジスタＴＮ４は、ゲートで電源電圧ＶＤＤを受け、バックゲートで電源電圧ＶＳＳを受けている。
【００１２】
インバータＩＶ２は、入力ノードＮ２であるトランジスタＴＰ２、ＴＮ２のゲートで、トランジスタＴＮ４を介してインバータＩＶ１の出力信号を受ける。トランジスタＴＰ２は、ソースおよびバックゲートで電源電圧ＶＤＤを受け、ドレインがノードＮ３に接続されている。トランジスタＴＮ２は、ソースおよびバックゲートで電源電圧ＶＳＳを受け、ドレインがノードＮ３に接続されている。ノードＮ２は、トランジスタＴＰ７を介してスイッチＳＷ１の出力ノードＶＧＰに接続されている。
【００１３】
スイッチＳＷ１は、トランジスタＴＰ５−６を有している。トランジスタＴＰ５は、ソースおよびバックゲートを電源線ＶＰＰに接続し、ドレインをノードＶＧＰに接続し、ゲートでスタンバイ信号ＳＴＢＹＸを受けている。トランジスタＴＰ６は、ソースを電源線ＶＤＤに接続し、ドレインをノードＶＧＰに接続し、ゲートでスタンバイ信号ＳＴＢＹＺを受け、バックゲートを電源線ＶＰＰに接続している。
【００１４】
スタンバイ信号ＳＴＢＹＺ、ＳＴＢＹＸは、入力信号ＩＮの論理が繰り返し変化するアクティブモード中に、低レベルおよび高レベルにそれぞれ設定される。スタンバイ信号ＳＴＢＹＺ、ＳＴＢＹＸは、電源電圧ＶＤＤが供給された状態で半導体集積回路の動作が停止され、入力信号ＩＮが低レベルに固定されるスタンバイモード中に、高レベルおよび低レベルに設定される。したがって、スイッチＳＷ１は、トランジスタＴＰ６をアクティブモード中にオンし、ノードＶＧＰに電源電圧ＶＤＤを出力する。スイッチＳＷ１は、スタンバイモード中にトランジスタＴＰ５をオンし、ノードＶＧＰに電源電圧ＶＰＰを出力する。
【００１５】
ここで、電源電圧ＶＰＰは、電源電圧ＶＤＤより高い。例えば、電源電圧ＶＤＤは半導体集積回路の外部から供給され、電源電圧ＶＰＰは、半導体集積回路内で生成される。特に限定されないが、電源電圧ＶＤＤは１．８Ｖであり、電源電圧ＶＰＰは２．７Ｖである。
【００１６】
トランジスタＴＰ７は、ソースをスイッチＳＷ１の出力ノードＶＧＰに接続し、ドレインをノードＮ２に接続し、ゲートをノードＮ３に接続し、バックゲートを電源線ＶＰＰに接続している。スイッチＳＷ１およびトランジスタＴＰ７により、ノードＮ２の高レベル電圧は、アクティブモード中に電源電圧ＶＤＤに設定され、スタンバイモード中に電源電圧ＶＰＰに設定される。
【００１７】
トランジスタＴＮ４のゲートは、電源電圧ＶＰＰより低い電源電圧ＶＤＤを受けている。このため、入力信号ＩＮが低レベルに設定され、ノードＮ２が電源電圧ＶＰＰに設定されるスタンバイモード中に、ノードＮ１の電圧は、ノードＮ２の電圧の影響を受けることはなく、電源電圧ＶＤＤを超えることはない。したがって、スタンバイモード中に、トランジスタＴＰ１のバックゲートを電源電圧ＶＰＰに設定する必要はない。換言すれば、トランジスタＴＰ１のドレインノードＮ１の電圧は、トランジスタＴＰ１のバックゲートの電圧と同じ電源電圧ＶＤＤであるため、ドレイン（ｐ形拡散層）からバックゲート（ｎ形ウエル）にｐｎジャンクションの順方向電流（リーク電流）は流れない。リーク電流を防止するためにトランジスタＴＰ１のバックバイアスをスタンバイモード時とアクティブモード時とで切り替える必要がないため、切り替え動作時にトランジスタＴＰ１のバックゲートに充放電電流が流れ、消費電流が増加することを防止できる。
【００１８】
トランジスタＴＰ４は、インバータＩＶ２の出力ノードＮ３とインバータＩＶ３の入力ノードＮ４の間に配置されている。すなわち、トランジスタＴＰ４のソース、ドレインの一方は、ノードＮ３に接続され、トランジスタＴＰ４のソース、ドレインの他方は、ノードＮ４に接続されている。トランジスタＴＰ４は、ゲートで電源電圧ＶＳＳを受け、バックゲートで電源電圧ＶＤＤを受けている。
【００１９】
インバータＩＶ３は、入力ノードＮ４であるトランジスタＴＰ３、ＴＮ３のゲートで、トランジスタＴＰ４を介してインバータＩＶ２の出力信号を受ける。トランジスタＴＰ３は、ソースおよびバックゲートで電源電圧ＶＤＤを受け、ドレインがノードＮ５に接続されている。ノードＮ５は、出力信号ＯＵＴの出力ノードである。トランジスタＴＮ３は、ソースおよびバックゲートで電源電圧ＶＳＳを受け、ドレインがノードＮ５に接続されている。ノードＮ４は、トランジスタＴＮ７を介してスイッチＳＷ２の出力ノードＶＧＮに接続されている。
【００２０】
スイッチＳＷ２は、トランジスタＴＮ５−６を有している。トランジスタＴＮ５は、ソースおよびバックゲートを電源線ＶＮＮに接続し、ドレインをノードＶＧＮに接続し、ゲートでスタンバイ信号ＳＴＢＹＺを受けている。トランジスタＴＮ６は、ソースを電源線ＶＳＳに接続し、ドレインをノードＶＧＮに接続し、ゲートでスタンバイ信号ＳＴＢＹＸを受け、バックゲートを電源線ＶＮＮに接続している。スイッチＳＷ２は、アクティブモード中にトランジスタＴＮ６をオンし、ノードＶＧＮを電源電圧ＶＳＳに設定する。スイッチＳＷ２は、スタンバイモード中にトランジスタＴＮ５をオンし、ノードＶＧＮを電源電圧ＶＮＮに設定する。
【００２１】
ここで、電源電圧ＶＮＮは、電源電圧ＶＳＳ（接地電圧；０Ｖ）より低い。例えば、電源電圧ＶＳＳは半導体集積回路の外部から供給され、電源電圧ＶＮＮは、半導体集積回路内で生成される。特に限定されないが、電源電圧ＶＮＮは、−０．５Ｖである。
【００２２】
トランジスタＴＮ７は、ソースをスイッチＳＷ２の出力ノードＶＧＮに接続し、ドレインをノードＮ４に接続し、ゲートをノードＮ５に接続し、バックゲートを電源線ＶＮＮに接続している。スイッチＳＷ２およびトランジスタＴＮ７により、ノードＮ４の低レベル電圧は、アクティブモード中に電源電圧ＶＳＳに設定され、スタンバイモード中に電源電圧ＶＮＮに設定される。
【００２３】
トランジスタＴＰ４のゲートは、電源電圧ＶＮＮより高い電源電圧ＶＳＳを受けている。このため、入力信号ＩＮが低レベルに設定され、ノードＮ４が電源電圧ＶＮＮに設定されるスタンバイモード中に、ノードＮ３の電圧は、ノードＮ４の電圧の影響を受けることはなく、電源電圧ＶＳＳより下がることはない。したがって、スタンバイモード中に、トランジスタＴＮ２のバックゲートを電源電圧ＶＮＮに設定する必要はない。換言すれば、トランジスタＴＮ２のドレインノードＮ３の電圧は、トランジスタＴＮ２のバックゲートの電圧と同じ電源電圧ＶＳＳであるため、バックゲート（ｐ形ウエル）からドレイン（ｎ形拡散層）にｐｎジャンクションの順方向電流（リーク電流）は流れない。リーク電流を防止するためにトランジスタＴＮ２のバックバイアスをスタンバイモード時とアクティブモード時とで切り替える必要がないため、切り替え動作時にトランジスタＴＮ２のバックゲートに充放電電流が流れ、消費電流が増加することを防止できる。
【００２４】
図２は、図１に示した半導体集積回路の動作の例を示している。この例では、半導体集積回路は、スタンバイモードＳＴＢＹからアクティブモードＡＣＴに切り替えられ、再びスタンバイモードＳＴＢＹに戻る。スタンバイモードＳＴＢＹでは、入力信号ＩＮは低レベルに保持される。アクティブモードＡＣＴでは、入力信号ＩＮは、低レベルまたは高レベルに設定される。
【００２５】
特に限定されないが、スタンバイモードＳＴＢＹは、低消費電力モードである。例えば、半導体集積回路がＣＰＵやＡＳＩＣ等のロジック回路の場合、スタンバイモードＳＴＢＹでは、クロック信号が停止する。例えば、半導体集積回路が半導体メモリの場合、スタンバイモードＳＴＢＹでは、チップイネーブル信号またはチップセレクト信号が非活性化される。あるいは、半導体集積回路が半導体メモリの場合、スタンバイモードＳＴＢＹでは、クロックイネーブル信号が非活性化され、またはクロック信号が停止する。
【００２６】
スタンバイモードＳＴＢＹ中、スイッチＳＷ１は、電源電圧ＶＰＰをインバータＩＶ２の入力ノードＮ２に供給し、スイッチＳＷ２は、電源電圧ＶＮＮをインバータＩＶ３の入力ノードＮ４に供給する。トランジスタＴＰ２をオフさせるためのゲート電圧Ｎ２をソース電圧ＶＤＤより高くすることで、トランジスタＴＰ２のオフ電流を少なくできる。同様に、トランジスタＴＮ３をオフさせるためのゲート電圧Ｎ４をソース電圧ＶＳＳより低くすることで、トランジスタＴＮ３のオフ電流を少なくできる。これにより、スタンバイ電流を削減できる。
【００２７】
アクティブモードＡＣＴ中、インバータＩＶ１−３に供給される信号の高レベルおよび低レベルは、それぞれ電源電圧ＶＤＤおよびＶＳＳに設定される。また、インバータＩＶ１−３のトランジスタＴＰ１−３のバックバイアスは、電源電圧ＶＰＰより低い電源電圧ＶＤＤに設定される。インバータＩＶ１−３のトランジスタＴＮ１−３のバックバイアスは、電源電圧ＶＮＮより高い電源電圧ＶＳＳに設定される。これにより、トランジスタＴＰ１−３、ＴＮ１−３の閾値電圧を相対的に低くでき、半導体集積回路を高速に動作できる。
【００２８】
この実施形態では、スタンバイモードＳＴＢＹおよびアクティブモードＡＣＴにおいて、ｐチャネルＭＯＳＦＥＴのバックバイアスは、常に電源電圧ＶＤＤであり、ｎチャネルＭＯＳＦＥＴのバックバイアスは、常に電源電圧ＶＳＳである。バックバイアスの切り替えが不要なため、動作モードの切り替わり時に消費電流が増加することを防止できる。
【００２９】
なお、アクティブモードＡＣＴ中に、入力信号ＩＮが高レベルから低レベルに変化するとき、ノードＮ１は、電源電圧ＶＳＳから電源電圧ＶＤＤに変化する。このとき、トランジスタＴＮ４によりノードＮ２の電圧は、電源電圧ＶＤＤに比べてトランジスタＴＮ４の閾値電圧だけ低い値になる。しかし、ノードＮ２の電圧がトランジスタＴＮ２の閾値電圧より高くなると、トランジスタＴＮ２がオンし、ノードＮ３は電源電圧ＶＳＳに変化する。これにより、トランジスタＴＰ７がオンし、ノードＮ２は、トランジスタＴＰ７を介して電源電圧ＶＤＤに設定される。
【００３０】
同様に、アクティブモードＡＣＴ中に、入力信号ＩＮが高レベルから低レベルに変化するとき、ノードＮ３は、電源電圧ＶＤＤから電源電圧ＶＳＳに変化する。このとき、トランジスタＴＰ４によりノードＮ４の電圧は、電源電圧ＶＳＳに比べてトランジスタＴＰ４の閾値電圧（絶対値）だけ高い値になる。しかし、ノードＮ４の電圧がトランジスタＴＰ３の閾値電圧（絶対値）より低くなると、トランジスタＴＰ３がオンし、ノードＮ５は電源電圧ＶＤＤに変化する。これにより、トランジスタＴＮ７がオンし、ノードＮ４は、トランジスタＴＮ７を介して電源電圧ＶＳＳに設定される。したがって、トランジスタＴＮ４、ＴＰ４が付加される場合にもインバータＩＶ２、ＩＶ３は安定して動作する。
【００３１】
以上、この実施形態では、トランジスタＴＰ２のオフ電流を削減するためにトランジスタＴＰ２のゲートに供給される電源電圧ＶＰＰが、トランジスタＴＰ１のドレインに伝達されることを防止できる。スタンバイモードＳＴＢＹ中にトランジスタＴＰ１のドレインを電源電圧ＶＤＤに維持できるため、トランジスタＴＰ１のバックバイアスをスタンバイモードＳＴＢＹ中に電源電圧ＶＰＰに変更する必要はない。同様に、トランジスタＴＮ３のオフ電流を削減するためにトランジスタＴＮ３のゲートに供給される電源電圧ＶＮＮが、トランジスタＴＮ２のドレインに伝達されることを防止できる。スタンバイモードＳＴＢＹ中にトランジスタＴＮ２のドレインを電源電圧ＶＳＳに維持できるため、トランジスタＴＮ２のバックバイアスをスタンバイモードＳＴＢＹ中に電源電圧ＶＮＮに変更する必要はない。したがって、動作モードの切り替わり時に消費電流が増加することを防止できる。この結果、半導体集積回路の消費電力を削減できる。
【００３２】
図３は、別の実施形態における半導体集積回路の例を示している。図１で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。この実施形態では、半導体集積回路は、図１にさらに直列に接続されたインバータＩＶ４−５、トランジスタＴＮ１０−１１、ＴＰ１０−１１を有している。インバータＩＶ１−３、スイッチＳＷ１−２、トランジスタＴＮ４、ＴＮ７、ＴＰ４、ＴＰ７は、回路構成および接続関係とも図１と同じである。但し、出力信号ＯＵＴは、インバータＩＶ５から出力される。
【００３３】
インバータＩＶ４は、入力ノードＮ６であるトランジスタＴＰ８、ＴＮ８のゲートで、トランジスタＴＮ１０を介してインバータＩＶ３の出力信号を受ける。トランジスタＴＰ８は、ソースおよびバックゲートで電源電圧ＶＤＤを受け、ドレインがノードＮ７に接続されている。トランジスタＴＮ８は、ソースおよびバックゲートで電源電圧ＶＳＳを受け、ドレインがノードＮ７に接続されている。ノードＮ６は、トランジスタＴＰ１１を介してスイッチＳＷ１の出力ノードＶＧＰに接続されている。
【００３４】
トランジスタＴＰ１１は、ソースをスイッチＳＷ１の出力ノードＶＧＰに接続し、ドレインをノードＮ６に接続し、ゲートをノードＮ７に接続し、バックゲートを電源線ＶＰＰに接続している。スイッチＳＷ１およびトランジスタＴＰ１１により、ノードＮ６の高レベル電圧は、アクティブモード中に電源電圧ＶＤＤに設定され、スタンバイモード中に電源電圧ＶＰＰに設定される。
【００３５】
トランジスタＴＮ１０は、ゲートで電源電圧ＶＰＰより低い電源電圧ＶＤＤを受け、バックゲートで電源電圧ＶＳＳを受けている。このため、入力信号ＩＮが低レベルに設定され、ノードＮ６が電源電圧ＶＰＰに設定されるスタンバイモード中に、ノードＮ５の電圧は、ノードＮ６の電圧の影響を受けることはなく、電源電圧ＶＤＤを超えることはない。したがって、スタンバイモード中に、トランジスタＴＰ３のバックゲートを電源電圧ＶＰＰに設定する必要はない。トランジスタＴＰ３のバックバイアスをスタンバイモード時とアクティブモード時とで切り替える必要がないため、切り替え動作時にトランジスタＴＰ３のバックゲートに充放電電流が流れ、消費電流が増加することを防止できる。
【００３６】
インバータＩＶ５は、入力ノードＮ８であるトランジスタＴＰ９、ＴＮ９のゲートで、トランジスタＴＰ１０を介してインバータＩＶ４の出力信号を受ける。トランジスタＴＰ９は、ソースおよびバックゲートで電源電圧ＶＤＤを受け、ドレインが出力ノードＯＵＴに接続されている。トランジスタＴＮ９は、ソースおよびバックゲートで電源電圧ＶＳＳを受け、ドレインが出力ノードＯＵＴに接続されている。ノードＮ８は、トランジスタＴＮ１１を介してスイッチＳＷ２に接続されている。
【００３７】
トランジスタＴＮ１１は、ソースをスイッチＳＷ２の出力ノードＶＧＮに接続し、ドレインをノードＮ８に接続し、ゲートを出力ノードＯＵＴに接続し、バックゲートを電源線ＶＮＮに接続している。スイッチＳＷ２およびトランジスタＴＮ７により、ノードＮ８の低レベル電圧は、アクティブモード中に電源電圧ＶＳＳに設定され、スタンバイモード中に電源電圧ＶＮＮに設定される。
【００３８】
トランジスタＴＰ１０は、ゲートで電源電圧ＶＮＮより高い電源電圧ＶＳＳを受け、バックゲートで電源電圧ＶＤＤを受けている。このため、入力信号ＩＮが低レベルに設定され、ノードＮ８が電源電圧ＶＮＮに設定されるスタンバイモード中に、ノードＮ７の電圧は、ノードＮ８の電圧の影響を受けることはなく、電源電圧ＶＳＳより下がることはない。したがって、スタンバイモード中に、トランジスタＴＮ８のバックゲートを電源電圧ＶＮＮに設定する必要はない。トランジスタＴＮ８のバックバイアスをスタンバイモード時とアクティブモード時とで切り替える必要がないため、切り替え動作時にトランジスタＴＮ８のバックゲートに充放電電流が流れ、消費電流が増加することを防止できる。
【００３９】
なお、半導体集積回路は、直列に接続されたさらに多くのＣＭＯＳインバータを有していてもよい。このとき、スタンバイモードＳＴＢＹ中に入力が高レベルに固定されるインバータは、トランジスタＴＰ７と同様のｐチャネルＭＯＳＦＥＴを介してスイッチＳＷ１の出力ノードＶＧＰに接続され、ゲートで電源電圧ＶＤＤを受けるｎチャネルＭＯＳＦＥＴを介して入力が前段のインバータの出力に接続される。スタンバイモードＳＴＢＹ中に入力が低レベルに固定されるインバータは、トランジスタＴＮ７と同様のｎチャネルＭＯＳＦＥＴを介してスイッチＳＷ２の出力ノードＶＧＮに接続され、ゲートで電源電圧ＶＳＳを受けるｐチャネルＭＯＳＦＥＴを介して入力が前段のインバータの出力に接続される。
【００４０】
図３に示した半導体集積回路の動作は、図２と同じである。ノードＮ６の波形は、ノードＮ２と同じである。ノードＮ８の波形は、ノードＮ４と同じである。以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。
【００４１】
図４は、別の実施形態における半導体集積回路の例を示している。図１および図３で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。この実施形態の半導体集積回路は、図３に示した回路からインバータＩＶ１、ＩＶ５、トランジスタＴＰ７、ＴＮ１１を削除している。入力信号ＩＮは、インバータＩＶ２の入力に供給され、出力信号ＯＵＴは、インバータＩＶ４から出力される。スタンバイモードＳＴＢＹ中、入力信号ＩＮは、高レベルに固定される。その他の構成は、図３と同じである。
【００４２】
図５は、図４に示した半導体集積回路の動作の例を示している。図２と同じ動作については、詳細な説明は省略する。スタンバイモードＳＴＢＹ中、入力信号ＩＮは、高レベルに固定される。図２と同様に、インバータＩＶ３の入力ノードＮ４は低レベル（ＶＮＮ）に設定され、インバータＩＶ４の入力ノードＮ６は高レベル（ＶＰＰ）に保持される。これにより、トランジスタＴＮ３、ＴＰ８のオフ電流を少なくでき、スタンバイ電流を削減できる。
【００４３】
アクティブモードＡＣＴ中、インバータＩＶ２−４に供給される信号の高レベルおよび低レベルは、それぞれ電源電圧ＶＤＤおよびＶＳＳに設定される。また、インバータＩＶ２−４のトランジスタＴＰ２、３、８のバックバイアスは、電源電圧ＶＰＰより低い電源電圧ＶＤＤに設定される。インバータＩＶ２−４のトランジスタＴＮ２、３、８のバックバイアスは、電源電圧ＶＮＮより高い電源電圧ＶＳＳに設定される。これにより、トランジスタＴＰ２−４、ＴＮ２−４の閾値電圧を相対的に低くでき、半導体集積回路を高速に動作できる。この実施形態においても、バックバイアスの切り替えが不要なため、動作モードの切り替わり時に消費電流が増加することを防止できる。以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。
【００４４】
図６は、別の実施形態における半導体集積回路の例を示している。図１で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。この実施形態の半導体集積回路は、直列に接続された３つのＣＭＯＳインバータＩＶ１−３およびスイッチＳＷ１−４を有している。この実施形態では、トランジスタのバックゲートは、自身のソースに接続されている。
【００４５】
インバータＩＶ１は、入力信号ＩＮを受け、インバータＩＶ３は、出力信号ＯＵＴを出力する。インバータＩＶ１のトランジスタＴＰ１のソースは、スイッチＳＷ１に接続されている。インバータＩＶ１のトランジスタＴＮ１のソースは、スイッチＳＷ３に接続されている。インバータＩＶ２のトランジスタＴＰ２のソースは、スイッチＳＷ２に接続されている。インバータＩＶ２のトランジスタＴＮ２のソースは、スイッチＳＷ４に接続されている。インバータＩＶ３のトランジスタＴＰ３のソースは、電源線ＶＤＤに接続されている。インバータＩＶ３のトランジスタＴＮ３のソースは、電源線ＶＳＳに接続されている。
【００４６】
スイッチＳＷ１は、トランジスタＴＰ６−７を有している。トランジスタＴＰ６は、ゲートでスタンバイ信号ＧＣＴＬＡＸを受け、ソースおよびバックゲートで電源電圧ＶＰＰを受け、ドレインがトランジスタＴＰ１のソースに接続されている。トランジスタＴＰ７は、ゲートでスタンバイ信号ＧＣＴＬＡＺを受け、ソースで電源電圧ＶＤＤを受け、バックゲートで電源電圧ＶＰＰを受け、ドレインはトランジスタＴＰ１のソースに接続されている。
【００４７】
スイッチＳＷ２は、トランジスタＴＰ８−９を有している。トランジスタＴＰ８は、ゲートでスタンバイ信号ＧＣＴＬＢＸを受け、ソースおよびバックゲートで電源電圧ＶＰＰを受け、ドレインがトランジスタＴＰ２のソースに接続されている。トランジスタＴＰ９は、ゲートでスタンバイ信号ＧＣＴＬＢＺを受け、ソースで電源電圧ＶＤＤを受け、バックゲートで電源電圧ＶＰＰを受け、ドレインはトランジスタＴＰ２のソースに接続されている。
【００４８】
スイッチＳＷ３は、トランジスタＴＮ６−７を有している。トランジスタＴＮ６は、ゲートでスタンバイ信号ＧＣＴＬＢＺを受け、ソースおよびバックゲートで電源電圧ＶＮＮを受け、ドレインがトランジスタＴＮ１のソースに接続されている。トランジスタＴＮ７は、ゲートでスタンバイ信号ＧＣＴＬＢＸを受け、ソースで電源電圧ＶＳＳを受け、バックゲートで電源電圧ＶＮＮを受け、ドレインはトランジスタＴＮ１のソースに接続されている。
【００４９】
スイッチＳＷ４は、トランジスタＴＮ８−９を有している。トランジスタＴＮ８は、ゲートでスタンバイ信号ＧＣＴＬＡＺを受け、ソースおよびバックゲートで電源電圧ＶＮＮを受け、ドレインがトランジスタＴＮ２のソースに接続されている。トランジスタＴＮ９は、ゲートでスタンバイ信号ＧＣＴＬＡＸを受け、ソースで電源電圧ＶＳＳを受け、バックゲートで電源電圧ＶＮＮを受け、ドレインはトランジスタＴＮ２のソースに接続されている。
【００５０】
図７は、図６に示したスタンバイ信号を生成する信号生成回路ＳＧＥＮの例を示している。信号生成回路ＳＧＥＮは、論理回路ＬＧ、レベルシフタＬＶＬＳＦＴ１−２およびＣＭＯＳインバータＩＶＡ、ＩＶＢを有している。論理回路ＬＧは、スタンバイ信号ＳＴＢＹＺが高レベルのときに、入力信号ＩＮのレベルをレベルシフタＬＶＬＳＦＴ１に供給し、入力信号ＩＮのレベルと反対のレベルをレベルシフタＬＶＬＳＦＴ２に供給する。
【００５１】
レベルシフタＬＶＬＳＦＴ１−２は、互いに同じ回路である。レベルシフタＬＶＬＳＦＴ１−２は、論理回路ＬＧからの高レベル電圧（電源電圧ＶＤＤ）を高レベル電圧（電源電圧ＶＰＰ）に変換し、論理回路ＬＧからの低レベル電圧（電源電圧ＶＳＳ）を低レベル電圧（電源電圧ＶＮＮ）に変換する。レベルシフタＬＶＬＳＦＴ１は、スタンバイ信号ＧＣＴＬＡＸを出力する。インバータＩＶＡは、スタンバイ信号ＧＣＴＬＡＸの論理を反転したスタンバイ信号ＧＣＴＬＡＺを出力する。レベルシフタＬＶＬＳＦＴ２は、スタンバイ信号ＧＣＴＬＢＸを出力する。インバータＩＶＢは、スタンバイ信号ＧＣＴＬＢＸの論理を反転したスタンバイ信号ＧＣＴＬＢＺを出力する。
【００５２】
信号生成回路ＳＧＥＮは、アクティブモードＡＣＴ中に、入力信号ＩＮがレベルに拘わりなく、スタンバイ信号ＧＣＴＬＡＺ、ＧＣＴＬＢＺを電源電圧ＶＮＮに設定し、スタンバイ信号ＧＣＴＬＡＸ、ＧＣＴＬＢＸを電源電圧ＶＮＮに設定する。信号生成回路ＳＧＥＮは、スタンバイモードＳＴＢＹ中に、入力信号ＩＮが低レベルＬのときに、スタンバイ信号ＧＣＴＬＡＺ、ＧＣＴＬＢＸを電源電圧ＶＰＰに設定し、スタンバイ信号ＧＣＴＬＡＸ、ＧＣＴＬＢＺを電源電圧ＶＮＮに設定する。信号生成回路ＳＧＥＮは、スタンバイモードＳＴＢＹ中に、入力信号ＩＮが高レベルＨのときに、スタンバイ信号ＧＣＴＬＡＺ、ＧＣＴＬＢＸを電源電圧ＶＮＮに設定し、スタンバイ信号ＧＣＴＬＡＸ、ＧＣＴＬＢＺを電源電圧ＶＰＰに設定する。スタンバイ信号ＧＣＴＬＡＺ、ＧＣＴＬＡＸ、ＧＣＴＬＢＺ、ＧＣＴＬＢＸの電圧レベルを、信号生成回路ＳＧＥＮによりスタンバイモードＳＴＢＹ中に入力信号ＩＮのレベルに応じて切り替えることで、後述するようにトランジスタＴＰ１−２、ＴＮ１−２のオフ電流を、入力信号ＩＮのレベルに拘わりなく削減できる。
【００５３】
図８は、図６に示した半導体集積回路の動作の例を示している。入力信号ＩＮが高レベルのときにアクティブモードＡＣＴからスタンバイモードＳＴＢＹに切り替わったとき（図８（ａ））、スタンバイ信号ＧＣＴＬＡＺは低レベルＶＮＮに設定され、スタンバイ信号ＧＣＴＬＢＺは高レベルＶＰＰに設定される（図８（ｂ、ｃ））。スタンバイ信号ＧＣＴＬＡＸは、スタンバイ信号ＧＣＴＬＡＺの逆レベルである。スタンバイ信号ＧＣＴＬＢＸは、スタンバイ信号ＧＣＴＬＢＺの逆レベルである。このとき、図６に示したスイッチＳＷ１−４において、トランジスタＴＰ７、ＴＰ８、ＴＮ６、ＴＮ９がオンする。
【００５４】
トランジスタＴＰ１、ＴＮ１のソースは、電源線ＶＤＤおよび電源線ＶＮＮにそれぞれ接続される。これにより、インバータＩＶ１の出力ノードＮ１は、電源電圧ＶＮＮに設定される（図８（ｄ））。オフするトランジスタＴＮ２のゲートは、ソース電圧ＶＳＳより低い電圧ＶＮＮを受けているため、オフ電流を少なくできる。トランジスタＴＰ２、ＴＮ２のソースは、電源線ＶＰＰおよび電源線ＶＳＳにそれぞれ接続される。これにより、インバータＩＶ２の出力ノードＮ２は、電源電圧ＶＰＰに設定される（図８（ｅ））。オフするトランジスタＴＰ３のゲートは、ソース電圧ＶＤＤより高い電圧ＶＰＰを受けているため、オフ電流を少なくできる。
【００５５】
一方、入力信号ＩＮが低レベルのときにアクティブモードＡＣＴからスタンバイモードＳＴＢＹに切り替わったとき（図８（ｆ））、スタンバイ信号ＧＣＴＬＡＺは高レベルＶＰＰに設定され、スタンバイ信号ＧＣＴＬＢＺは低レベルＶＮＮに設定される（図８（ｇ、ｈ））。このとき、スイッチＳＷ１−４において、トランジスタＴＰ６、ＴＰ９、ＴＮ７、ＴＮ８がオンする。
【００５６】
トランジスタＴＰ１、ＴＮ１のソースは、電源線ＶＰＰおよび電源線ＶＳＳにそれぞれ接続される。これにより、ノードＮ１は、電源電圧ＶＰＰに設定される（図８（ｉ））。オフするトランジスタＴＰ２のゲートは、ソース電圧ＶＤＤより高い電圧ＶＰＰを受けているため、オフ電流を少なくできる。スタンバイモードＳＴＢＹ中に、オフ電流を少なくできるため、スタンバイ電流を削減できる。トランジスタＴＰ２、ＴＮ２のソースは、電源線ＶＤＤおよび電源線ＶＮＮにそれぞれ接続される。これにより、ノードＮ２は、電源電圧ＶＮＮに設定される（図８（ｊ））。オフするトランジスタＴＮ３のゲートは、ソース電圧ＶＳＳより低い電圧ＶＮＮを受けているため、オフ電流を少なくできる。
【００５７】
このように、この実施形態では、入力信号ＩＮのレベルによらず、常にトランジスタのオフ電流を削減でき、スタンバイ電流を削減できる。アクティブモードＡＣＴおよびスタンバイモードＳＴＢＹの切り替え時に、入力信号ＩＮを所定のレベルに設定する動作は不要である。したがって、動作モードの切り替え時に発生する消費電流を削減できる。特に、アクティブモードＡＣＴからスタンバイモードＳＴＢＹに切り替わったときに、切り替え動作に伴い消費電流の増加することを防止できる。すなわち、スタンバイ電流を削減できる。
【００５８】
アクティブモードＡＣＴ中、スタンバイ信号ＧＣＴＬＡＺ、ＧＣＴＬＢＺは低レベルＶＮＮに設定される（図８（ｋ、ｌ））。これにより、トランジスタＴＰ１−２のソースは電源線ＶＤＤに接続され、トランジスタＴＮ１−２のソースは電源線ＶＳＳに接続される。ノードＮ１、Ｎ２のレベルは、入力信号ＩＮのレベルに応じて電源電圧ＶＤＤまたはＶＳＳに変化する（図８（ｍ、ｎ））。インバータＩＶ１−２のトランジスタＴＰ１−２のバックバイアスは、電源電圧ＶＰＰより低い電源電圧ＶＤＤに設定される。インバータＩＶ１−２のトランジスタＴＮ１−２のバックバイアスは、電源電圧ＶＮＮより高い電源電圧ＶＳＳに設定される。これにより、トランジスタＴＰ１−２、ＴＮ１−２の閾値電圧を相対的に低くでき、半導体集積回路を高速に動作できる。
【００５９】
以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、この実施形態では、動作モードを切り替えるときに、入力信号ＩＮを所定のレベルに固定する必要がないため、動作モードの切り替わり時に消費電流が増加することを防止できる。また、入力信号ＩＮのレベルに拘わりなく、スタンバイモードＳＴＢＹ中のトランジスタＴＰ１−２、ＴＮ１−２のオフ電流を削減でき、スタンバイ電流を削減できる。例えば、入力信号ＩＮが半導体集積回路の外部端子を介して供給され、スタンバイモードＳＴＢＹ中の入力信号ＩＮのレベルが、半導体集積回路が搭載されるシステムの仕様に応じて異なる場合にも、入力信号ＩＮのレベルに拘わらずトランジスタＴＰ１−２、ＴＮ１−２のオフ電流を削減できる。この結果、半導体集積回路の消費電力を削減できる。
【００６０】
図９は、別の実施形態における半導体集積回路の例を示している。図１および図６で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。この実施形態の半導体集積回路は、図６のインバータＩＶ１とＩＶ２の間に直列に接続されたインバータＩＶ４−５を有している。インバータＩＶ１−３、スイッチＳＷ１−４は、回路構成および接続関係とも図６と同じである。
【００６１】
インバータＩＶ４の入力はノードＮ１に接続されている。インバータＩＶ５の入力は、ノードＮ４を介してインバータＩＶ４の出力に接続されている。インバータＩＶ５の出力は、ノードＮ５を介してインバータＩＶ２の入力に接続されている。インバータＩＶ４のトランジスタＴＰ４のソースは、スイッチＳＷ２に接続されている。インバータＩＶ５のトランジスタＴＰ５のソースは、スイッチＳＷ１に接続されている。インバータＩＶ４のトランジスタＴＮ４のソースは、スイッチＳＷ４に接続されている。インバータＩＶ５のトランジスタＴＮ５のソースは、スイッチＳＷ３に接続されている。
【００６２】
なお、半導体集積回路は、直列に接続されたさらに多くのＣＭＯＳインバータを有していてもよい。このとき、出力信号ＯＵＴを出力するインバータを除き、ゲートで低レベルを受けるｐチャネルＭＯＳＦＥＴのソースは、電源線ＶＰＰに接続される。ゲートで高レベルを受けるｎチャネルＭＯＳＦＥＴのソースは、電源線ＶＮＮに接続される。ゲートで高レベルを受けるｐチャネルＭＯＳＦＥＴのソースは、電源線ＶＤＤに接続される。ゲートで低レベルを受けるｎチャネルＭＯＳＦＥＴのソースは、電源線ＶＳＳに接続される。
【００６３】
図９に示した半導体集積回路の動作は、図８と同じである。ノードＮ４の波形は、ノードＮ２と同じである。ノードＮ５の波形は、ノードＮ１と同じである。以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。
【００６４】
以上の実施形態において説明した発明を整理して、付記として開示する。
（付記１）
第１電源電圧を供給する第１電源線と第２電源電圧を供給する第２電源線との間に接続され、入力信号が供給される第１インバータと、
前記第１電源線と前記第２電源線との間に接続され、前記第１インバータの出力が供給される第２インバータと、
前記第１電源線と前記第２電源線との間に接続され、前記第２インバータの出力が供給される第３インバータと、
前記第１インバータと前記第２インバータとの間に配置され、ゲートに前記第１電源電圧が供給される第１トランジスタと、
前記第２インバータと前記第３インバータとの間に配置され、ゲートに前記第２電源電圧が供給される第２トランジスタと、
スタンバイ信号に基づいて第１電源電圧または第３電源電圧を供給する第１スイッチと、
前記スタンバイ信号に基づいて第２電源電圧または第４電源電圧を供給する第２スイッチと、
前記第２インバータの入力と前記第１スイッチとの間に配置され、ゲートに前記第２インバータの出力が供給される第３トランジスタと、
前記第３インバータの入力と前記第２スイッチとの間に配置され、ゲートに前記第３インバータの出力が供給される第４トランジスタと、
を備えることを特徴とする半導体集積回路。
（付記２）
前記第１インバータと前記第２インバータと前記第３インバータとは、バックバイアスとして前記第１電源電圧が供給される第５トランジスタと、バックバイアスとして前記第２電源電圧が供給される第６トランジスタとを含むこと
を特徴とする付記１に記載の半導体集積回路。
（付記３）
前記第１スイッチは、前記スタンバイ信号が活性化された場合に前記第３電源電圧を供給し、
前記第２スイッチは、前記スタンバイ信号が活性化された場合には前記第４電源電圧を供給すること
を特徴とする付記１または付記２に記載の半導体集積回路。
（付記４）
前記第３電源電圧は前記第１電源電圧よりも大きく、前記第４電源電圧は前記第２電源電圧よりも小さいこと
を特徴とする付記１、付記２または付記３に記載の半導体集積回路。
（付記５）
前記第３電源電圧は前記第１電源電圧よりも小さく、前記第４電源電圧は前記第２電源電圧よりも大きいこと
を特徴とする付記１、付記２または付記３に記載の半導体集積回路。
（付記６）
第１スタンバイ信号に基づいて第１電源電圧または第３電源電圧を供給する第１スイッチと、
第２スタンバイ信号に基づいて第１電源電圧または第３電源電圧を供給する第２スイッチと、
前記第１スタンバイ信号に基づいて第２電源電圧または第４電源電圧を供給する第３スイッチと、
前記第２スタンバイ信号に基づいて第２電源電圧または第４電源電圧を供給する第４スイッチと、
前記第１スイッチと前記第３スイッチとの間に配置され、入力信号が供給される第１インバータと、
前記第２スイッチと前記第４スイッチとの間に配置され、前記第１インバータの出力が供給される第２インバータと、
前記第１電源電圧を供給する第１電源線と前記第２電源電圧を供給する第２電源線との間に接続され、前記第２インバータの出力信号に基づく信号を出力する第３インバータと、
を備えることを特徴とする半導体集積回路。
（付記７）
前記入力信号とスタンバイ信号とに基づいて、前記第１スタンバイ信号と前記第２スタンバイ信号とを生成する生成回路を備えること
を特徴とする付記６に記載の半導体集積回路。
（付記８）
前記第３電源電圧は前記第１電源電圧よりも大きく、前記第４電源電圧は前記第２電源電圧よりも小さいこと
を特徴とする付記６または付記７に記載の半導体集積回路。
【００６５】
以上の詳細な説明により、実施形態の特徴点および利点は明らかになるであろう。これは、特許請求の範囲がその精神および権利範囲を逸脱しない範囲で前述のような実施形態の特徴点および利点にまで及ぶことを意図するものである。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良および変更に容易に想到できるはずであり、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物および均等物に拠ることも可能である。
【符号の説明】
【００６６】
ＡＣＴ‥アクティブモード；ＧＣＴＬＡＺ、ＧＣＴＬＡＸ‥スタンバイ信号；ＧＣＴＬＢＺ、ＧＣＴＬＢＸ‥スタンバイ信号；ＩＶ１−５‥インバータ；ＩＶＡ、ＩＶＢ‥インバータ；ＬＧ‥論理回路；ＬＶＬＳＦＴ１−２‥レベルシフタ；ＳＧＥＮ‥信号生成回路；ＳＴＢＹ‥スタンバイモード；ＳＴＢＹＺ、ＳＴＢＹＸ‥スタンバイ信号；ＳＷ１−４‥スイッチ；ＴＮ１−１１、ＴＰ１−１１‥トランジスタ；ＶＤＤ‥電源電圧；ＶＮＮ‥電源電圧；ＶＰＰ‥電源電圧；ＶＳＳ‥電源電圧
【図１】
2010283414.tif 000003
【図２】
2010283414.tif 000004
【図３】
2010283414.tif 000005
【図４】
2010283414.tif 000006
【図５】
2010283414.tif 000007
【図６】
2010283414.tif 000008
【図７】
2010283414.tif 000009
【図８】
2010283414.tif 000010
【図９】
2010283414.tif 000011