(57)【要約】【課題】面発光素子の閾値電流の温度特性に追随したバイアス電流を生成し、面発光素子にこのバイアス電流を供給する。【解決手段】発光素子駆動回路５０には、第１のバイアス電流発生部１、第２のバイアス電流発生部２、端子Ｐｄｉｎｎ、端子Ｐｄｉｎｐ、及び端子Ｐｏｕｔが設けられる。第１のバイアス電流発生部１には、回路ブロック１１乃至１７が設けられる。面発光素子ＶＣＳＥＬ１の閾値電流Ｉｔｈは、Ａ×(Ｔｋ−Ｔｏ)２＋Ｂで表される。第１のバイアス電流発生部１は、回路ブロック１１乃至１７を用いて、面発光素子ＶＣＳＥＬ１の閾値電流Ｉｔｈの温度の２乗に比例する第１項に相当するバイアス電流Ｉｂｉａｓ１を生成する。第２のバイアス電流発生部２は、温度依存性がなく一定な値を有する面発光素子ＶＣＳＥＬ１の閾値電流Ｉｔｈの第２項に相当するバイアス電流Ｉｂｉａｓ２を生成する。【選択図】図１
2010141122.tif 000002
【特許請求の範囲】
【請求項１】
面発光素子の閾値温度よりも低温度の領域では負の温度係数を有し、前記閾値温度よりも高温度の領域では正の温度係数を有する第１の電流を生成する第１の電流発生回路と、
前記第１の電流が入力され、前記第１の電流の実質的に２乗に比例した第２の電流を生成する第２の電流発生回路と、
を具備し、前記第２の電流を前記面発光素子に供給することを特徴とする発光素子駆動回路。
【請求項２】
面発光素子の閾値温度よりも低温度の領域では負の温度係数を有し、前記閾値温度よりも高温度の領域では正の温度係数を有する第１の電流を生成する第１の電流発生回路と、
前記第１の電流が入力され、前記第１の電流の実質的に２乗に比例した第２の電流を生成する第２の電流発生回路と、
温度依存性のない実質的に一定な値を有する第３の電流を生成する第３の電流発生回路と、
を具備し、前記第２の電流と前記第３の電流を前記面発光素子に供給することを特徴とする発光素子駆動回路。
【請求項３】
前記閾値温度よりも低温度の領域では負の温度係数を有し、前記閾値温度よりも高温度の領域では値が略ゼロ或いは温度依存性のない実質的に一定な値を有する第４の電流を生成する第４の電流発生回路と、
前記閾値温度よりも低温度の領域では値が略ゼロ或いは温度依存性のない実質的に一定な値を有し、前記閾値温度よりも高温度の領域では正の温度係数を有する第５の電流を生成する第５の電流発生回路と、
を具備し、前記第４及び第５の電流が前記第１の電流発生回路に入力され、前記第４及び第５の電流に基づいて前記第１の電流が生成されることを特徴とする請求項１又は２に記載の発光素子駆動回路。
【請求項４】
負の温度係数を有する第６の電流を生成する第６の電流発生回路と、
正の温度係数を有する第７の電流を生成する第７の電流発生回路と、
温度依存性のない実質的に一定な値を有する第８の電流を生成する第８の電流発生回路と、
を具備し、前記第６乃至８の電流が前記第４の電流発生回路に入力され、前記第６乃至８の電流に基づいて前記第４の電流が生成され、前記第６乃至８の電流が前記第５の電流発生回路に入力され、前記第６乃至８の電流に基づいて前記第５の電流が生成されることを特徴とする請求項３に記載の発光素子駆動回路。
【請求項５】
前記第８の電流発生回路は、前記第６の電流と前記第７の電流が入力され、前記第６の電流と前記第７の電流を加算処理して第８の電流を生成することを特徴とする請求項４に記載の発光素子駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子駆動回路に関する。
【背景技術】
【０００２】
情報通信機器の高速・大容量化の進展に伴い、Ｇｂｐｓ級以上の光伝送技術が多用される。光伝送の送信部分には、レーザダイオード（ＬＤ  Laser  Diode）が使用される。レーザダイオードは駆動電流対光出力特性に発振を開始する閾値電流（Ｉｔｈ）が存在する。この閾値電流の制御方式には、温度と共に電流が上昇する方式が知られている（例えば、特許文献１参照。）。
【０００３】
光伝送の送信部分に使用されるレーザダイオード（ＬＤ  Laser  Diode）には、発振閾値電流（Ｉｔｈ）が低く低消費電力動作が可能で、アレー集積でき、高速直接変調でき、容易な製作及び試験ができ、端面発光レーザダイオードよりもコストを低減できる垂直共振器型面発光レーザダイオード（ＶＣＳＥＬ  Vertical  Cavity  Surface  Emitting  Laser  Diode）が開発されている。面発光素子としての面発光レーザダイオード（ＶＣＳＥＬ）は、光通信、光センシングなどを含む種々のフォトニックシステムに利用され始めている。
【０００４】
面発光レーザダイオードの閾値電流（Ｉｔｈ）の温度特性は、以下の式で表される（例えば、非特許文献１参照。）。
【０００５】
Ｉｔｈ＝Ａ×（Ｔｋ−Ｔｏ）２＋Ｂ  ここで、Ｔｋは環境温度、Ｔｏは閾値温度、Ａ及びＢは定数である。このため、面発光レーザダイオード（ＶＣＳＥＬ）では温度に対して２乗の特性を有するバイアス電流が必要となる。
【０００６】
ところが、特許文献１などに記載される閾値電流の制御方式では、Ａ、Ｂ、及Ｔｏを独立に制御することができないので、閾値電流の調整が困難となる問題点がある。閾値電流の調整が不十分な場合、アイパターンに劣化が発生して通信特性が劣化する。
【特許文献１】特開２００３−１３１７４８号公報
【非特許文献１】アプリケーションノート（Ｍｏｄｕｌａｔｉｎｇ  ＶＣＳＥＬｓ、００６７０３−１−ＥＮ）、Ｈｏｎｅｙｗｅｌｌ社、頁２、３、９
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、面発光素子の閾値電流の温度特性に追随したバイアス電流を生成し、面発光素子にこのバイアス電流を供給することができる発光素子駆動回路を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の一態様の発光素子駆動回路は、面発光素子の閾値温度よりも低温度の領域では負の温度係数を有し、前記閾値温度よりも高温度の領域では正の温度係数を有する第１の電流を生成する第１の電流発生回路と、前記第１の電流が入力され、前記第１の電流の実質的に２乗に比例した第２の電流を生成する第２の電流発生回路とを具備し、前記第２の電流を前記面発光素子に供給することを特徴とする。
【０００９】
更に、本発明の他態様の発光素子駆動回路は、面発光素子の閾値温度よりも低温度の領域では負の温度係数を有し、前記閾値温度よりも高温度の領域では正の温度係数を有する第１の電流を生成する第１の電流発生回路と、前記第１の電流が入力され、前記第１の電流の実質的に２乗に比例した第２の電流を生成する第２の電流発生回路と、温度依存性のない実質的に一定な値を有する第３の電流を生成する第３の電流発生回路とを具備し、前記第２の電流と前記第３の電流を前記面発光素子に供給することを特徴とする。
【発明の効果】
【００１０】
本発明によれば、面発光素子の閾値電流の温度特性に追随したバイアス電流を生成し、面発光素子にこのバイアス電流を供給することができる発光素子駆動回路を提供することができる。
【発明を実施するための最良の形態】
【００１１】
以下本発明の実施例について図面を参照しながら説明する。
【実施例１】
【００１２】
まず、本発明の実施例１に係る発光素子駆動回路について、図面を参照して説明する。図１は発光素子駆動回路の構成を示す図、図２はバイアス電流と閾値電流の関係を示す図である。本実施例では、閾値温度を中心として温度変化の絶対値の２乗に変化する第１のバイアス電流と温度変化によらず一定な第２のバイアス電流を発生している。
【００１３】
図１に示すように、発光素子駆動回路５０には、第１のバイアス電流発生部１、第２のバイアス電流発生部２、端子Ｐｄｉｎｎ、端子Ｐｄｉｎｐ、及び端子Ｐｏｕｔが設けられる。
【００１４】
発光素子駆動回路５０は、高電位側電源ＶＤＤＡと低電位側電源（接地電位）ＶＳＳの間に設けられ、バイアス電流Ｉｂｉａｓを生成し、この電流を出力端子としての端子Ｐｏｕｔを介して垂直共振器型面発光レーザダイオード（ＶＣＳＥＬ  Vertical  Cavity  Surface  Emitting  Laser  Diode）としての面発光レーザダイオードＶＣＳＥＬ１に供給する。なお、面発光レーザダイオードは、面発光素子とも呼称される。
【００１５】
入力端子としての端子Ｐｄｉｎｐには、入力信号Ｄｉｎｐが入力され、入力端子としての端子Ｐｄｉｎｎには、入力信号Ｄｉｎｐとは逆位相の入力信号Ｄｉｎｎが入力される。入力信号Ｄｉｎｐ及び入力信号Ｄｉｎｐは、図示しないバッファ回路や電流スイッチ回路などに入力される。
【００１６】
第１のバイアス電流発生部１は、バイアス電流Ｉｂｉａｓ１を生成し、第２のバイアス電流発生部２は、バイアス電流Ｉｂｉａｓ２を生成する。バイアス電流Ｉｂｉａｓ１とバイアス電流Ｉｂｉａｓ２がバイアス電流Ｉｂｉａｓとして面発光レーザダイオードＶＣＳＥＬ１に供給される。
【００１７】
面発光レーザダイオードＶＣＳＥＬ１は、高電位側電源ＶＤＤと端子Ｐｏｕｔの間に設けられ、発光素子駆動回路５０で生成されるバイアス電流Ｉｂｉａｓに基づいて光出力信号を発生する。ここでは、高電位側電源ＶＤＤの電圧Ｖｄｄは、高電位側電源ＶＤＤＡの電圧Ｖｄｄａよりも高く設定される。
【００１８】
図２に示すように、面発光レーザダイオードＶＣＳＥＬ１の閾値電流Ｉｔｈは温度の２乗特性を有する。具体的には、
Ｉｔｈ＝Ａ×(Ｔｋ−Ｔｏ)２＋Ｂ・・・・・・・・・式（１）
で表される。つまり、温度の２乗に比例する第１項と一定な値Ｂの第２項の和で表される。なお、Ｔｋは環境温度、Ｔｏは閾値温度、Ａ及びＢは定数である。
【００１９】
ここで、第１のバイアス電流発生部１は、閾値電流Ｉｔｈの第１項に相当するバイアス電流Ｉｂｉａｓ１を生成し、第２のバイアス電流発生部２は、閾値電流Ｉｔｈの第２項に相当するバイアス電流Ｉｂｉａｓ２を生成する。第１のバイアス電流発生部１、バイアス電流Ｉｂｉａｓ１、第２のバイアス電流発生部２、及びバイアス電流Ｉｂｉａｓ２についての詳細は後述する。
【００２０】
次に、第１のバイアス電流発生部と第２のバイアス電流発生部について図３乃至図１０を参照して説明する。図３は第１のバイアス電流発生部の構成を示すブロック図、図４は第１の回路ブロックを示す回路図、図５は第２の回路ブロックを示す回路図、図６は第４の回路ブロックを示す回路図、図７は第５の回路ブロックを示す回路図、図８は第６の回路ブロックを示す回路図、図９は第７の回路ブロックを示す回路図、図１０は第２のバイアス電流発生部を示す回路図である。
【００２１】
図３に示すように、第１のバイアス電流発生部１には、電流発生回路としての回路ブロック１１乃至１７が設けられる。
【００２２】
回路ブロック１１は、温度に対して正の温度係数を有する電流Ｉｐｔａｔを生成する。回路ブロック１２は、回路ブロック１１と電気的に接続され、温度に対して負の温度係数を有するＩｃｔａｔを生成する。
【００２３】
回路ブロック１３は、回路ブロック１１及び１２と電気的に接続され、温度依存性のない略一定な値（実質的に一定な値）を有する電流Ｉｆｌｔを生成する。ここで、電流Ｉｆｌｔは、回路ブロック１３で電流ＩｐｔａｔとＩｃｔａｔを加算処理することにより生成される。ここで、温度依存性のないとは温度変化に対して電流の増減が非常に小さく、この電流の増減が発光素子駆動回路５０の設計において無視できるレベルの減範囲内であるということである。
【００２４】
回路ブロック１４は、回路ブロック１１乃至１３と電気的に接続され、閾値温度Ｔｏよりも低温度の領域では負の温度係数を有し、閾値温度Ｔｏよりも高温度の領域では値が略ゼロ或いは温度依存性のない略一定な小さな値（実質的に一定な小さな値）を有する電流Ｉｎｔｏを生成する。
【００２５】
回路ブロック１５は、回路ブロック１１乃至１３と電気的に接続され、閾値温度Ｔｏよりも低温度の領域では値が略ゼロ或いは温度依存性のない略一定な小さな値を有し、閾値温度Ｔｏよりも高温度の領域では正の温度係数を有する電流Ｉｐｔｏを生成する。
【００２６】
回路ブロック１６は、回路ブロック１４及び１５と電気的に接続され、閾値温度Ｔｏよりも低温度の領域では負の温度係数を有し、閾値温度Ｔｏよりも高温度の領域では正の温度係数を有する電流Ｉｖｔｏを生成する。
【００２７】
回路ブロック１７は、回路ブロック１６と端子Ｐｏｕｔの間に設けられ、回路ブロック１６から出力される電流Ｉｖｔｏが入力され、電流Ｉｖｔｏに基づいて閾値温度Ｔｏで最小値を有し、環境温度Ｔと閾値温度Ｔｏの差の２乗に比例した電流Ｉ２ｖｔｏを生成し、電流Ｉ２ｖｔｏをバイアス電流Ｉｂｉａｓ１として端子Ｐｏｕｔに出力する。
【００２８】
図４に示すように、電流発生回路としての回路ブロック１１には、ＮＰＮトランジスタＮＴ１乃至ＮＴ４、抵抗Ｒ１、及び抵抗Ｒ２が設けられる。
【００２９】
抵抗Ｒ１は、一端が高電位側電源ＶＤＤＡに接続され、他端がノードＮ１に接続される。ＮＰＮトランジスタＮＴ１は、コレクタがノードＮ１（抵抗Ｒ１の他端）に接続され、ベースがコレクタに接続され、エミッタがノードＮ２に接続される。
【００３０】
ＮＰＮトランジスタＮＴ３は、ベースがＮＰＮトランジスタＮＴ１のベースに接続され、エミッタがノードＮ３に接続され、コレクタ側に電流Ｉｐｔａｔが流れる。ＮＰＮトランジスタＮＴ１とＮＰＮトランジスタＮＴ３は、カレントミラー回路を構成する。
【００３１】
ＮＰＮトランジスタＮＴ２は、コレクタがノードＮ２に接続され、ベースがノードＮ３に接続され、エミッタが低電位側電源（接地電位）ＶＳＳに接続される。ＮＰＮトランジスタＮＴ４は、コレクタがノードＮ３に接続され、ベースがノードＮ２に接続され、エミッタがノードＮ４に接続される。ＮＰＮトランジスタＮＴ４のエミッタ面積は、ＮＰＮトランジスタＮＴ１のエミッタ面積のＮ倍に設定される。抵抗Ｒ２は、一端がノードＮ４に接続され、他端が低電位側電源（接地電位）ＶＳＳに接続される。
【００３２】
回路ブロック１１は、バイポーラトランジスタ（ＮＰＮトランジスタ）のコレクタ電流（Ｉｃ）対ベース−エミッタ間電圧（Ｖｂｅ）の特性を用いることにより電流Ｉｐｔａｔを生成する。
【００３３】
ここで、バイポーラトランジスタ（ＮＰＮトランジスタ）のベース−エミッタ間電圧（Ｖｂｅ）は、
Vbe＝Vt×ln(Ic／Is)・・・・・・・・・・・・式（２）
で表され、閾値電圧Ｖｔは、
Vt＝kT／q・・・・・・・・・・・・・・・・式（３）
で表される。なお、Ｉｃはバイポーラトランジスタ（ＮＰＮトランジスタ）のコレクタ電流、Ｉｓは飽和電流、ｋはボルツマン定数、Ｔは絶対温度、ｑは素電荷である。
【００３４】
式（２）を用いることにより、回路ブロック１１で生成される電流Ｉｐｔａｔは、ＮＰＮトランジスタＮＴ１とＮＰＮトランジスタＮＴ４のエミッタを１：Ｎとし、抵抗Ｒ２の抵抗値をｒ２とすると、
Iptat＝{Vt×ln(N)}／r2・・・・・・・・・・式（４）
と表される。このため、電流Ｉｐｔａｔは、絶対温度Ｔで表される境温度Ｔｋに比例した正の温度係数を有することとなる。
【００３５】
図５に示すように、電流発生回路としての回路ブロック１２には、電流源２１、演算増幅器ＯＰ１、ＮＰＮトランジスタＮＴ５、Ｐｃｈ  ＭＯＳトランジスタＰＭＴ１、Ｐｃｈ  ＭＯＳトランジスタＰＭＴ２、及び抵抗Ｒ３が設けられる。
【００３６】
電流源２１は、一端が回路ブロック１１に電気的に接続され、他端（ノードＮ１１）側に電流Ｉｐｔａｔを出力する。ＮＰＮトランジスタＮＴ５は、コレクタがノードＮ１１に接続され、ベースがコレクタに接続され、エミッタが低電位側電源（接地電位）ＶＳＳに接続される。ＮＰＮトランジスタＮＴ５は、ダイオード接続されるトランジスタであり、電流を流すことによりベースーエミッタ間電圧（Ｖｂｅ）が発生する。
【００３７】
演算増幅器ＯＰ１は、入力のマイナス側がノードＮ１１に接続され、入力側のプラス側がノード１２に接続され、増幅信号をＰｃｈ  ＭＯＳトランジスタＰＭＴ１及びＰＭＴ２のゲートに出力する。演算増幅器ＯＰ１では、入力のマイナス側の電圧と入力のプラス側の電圧が同じになるようにフィードバックループが形成される。
【００３８】
Ｐｃｈ  ＭＯＳトランジスタＰＭＴ１は、ソースが高電位側電源ＶＤＤＡに接続され、ゲートに演算増幅器ＯＰ１の出力信号が入力され、ドレインがノードＮ１２に接続される。抵抗Ｒ３は、一端がノードＮ１２に接続され、他端が低電位側電源（接地電位）ＶＳＳに接続される。
【００３９】
Ｐｃｈ  ＭＯＳトランジスタＰＭＴ２は、ソースが高電位側電源ＶＤＤＡに接続され、ゲートに演算増幅器ＯＰ１の出力信号が入力され、ドレイン側に電流Ｉｃｔａｔを流す。
【００４０】
ここで、ＮＰＮトランジスタＮＴ５のエミッタ面積は、電流Ｉｐｔａｔの温度係数と相補的な温度係数になるようにＮＰＮトランジスタＮＴ１のエミッタ面積のＭ倍に設定される。Ｐｃｈ  ＭＯＳトランジスタＰＭＴ１のβ比（Ｗｇ（ゲート幅寸法）／Ｌｇ（ゲート長寸法））は、Ｐｃｈ  ＭＯＳトランジスタＰＭＴ２のβ比（Ｗｇ（ゲート幅寸法）／Ｌｇ（ゲート長寸法））と同じ値に設定される。
【００４１】
この設定により、抵抗値Ｒ３の抵抗値ｒ３に反比例し、且つベースーエミッタ間電圧（Ｖｂｅ）に比例した電流がＰｃｈ  ＭＯＳトランジスタＰＭＴ１に流れる。同様に、Ｐｃｈ  ＭＯＳトランジスタＰＭＴ２にもＰｃｈ  ＭＯＳトランジスタＰＭＴ１に流れる電流と同じ値の電流が電流Ｉｃｔａｔとして流れる。
【００４２】
この結果、ベースーエミッタ間電圧（Ｖｂｅ）に比例し、負の温度係数を有し、電流Ｉｐｔａｔの温度係数とは相補的な温度係数を有する電流Ｉｃｔａｔが回路ブロック１２で生成されることとなる。
【００４３】
回路ブロック１３では、電流ＩｐｔａｔとＩｃｔａｔを加算処理することにより電流Ｉｆｌｔが生成される。ここで、電流Ｉｐｔａｔと電流Ｉｃｔａｔは、使用される温度（通常の場合、室温）で同じ値になるように設定される。
【００４４】
同じ値に設定する方法として、例えば、抵抗Ｒ３の抵抗値ｒ３、Ｐｃｈ  ＭＯＳトランジスタＰＭＴ１のβ比（Ｗｇ（ゲート幅寸法）／Ｌｇ（ゲート長寸法））とＰｃｈ  ＭＯＳトランジスタＰＭＴ２のβ比（Ｗｇ（ゲート幅寸法）／Ｌｇ（ゲート長寸法））の比を調整することなどにより可能となる。電流Ｉｐｔａｔと電流Ｉｃｔａｔの温度係数を相補関係になるように設定することにより、加算処理された電流Ｉｆｌｔは温度依存性のない値が一定な電流となる。
【００４５】
図６に示すように、電流発生回路としての回路ブロック１４には、電流源２１乃至２４、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１乃至ＮＭＴ４が設けられる。回路ブロック１４は、電流Ｉｐｔａｔ、電流Ｉｃｔａｔ、及び電流Ｉｆｌｔを加減算処理して電流Ｉｎｔｏを生成する。
【００４６】
電流源２１は、一端が回路ブロック１１に電気的に接続され、他端（ノードＮ２１）側に電流Ｉｐｔａｔを出力する。電流源２２は、一端が回路ブロック１３に電気的に接続され、他端（ノードＮ２１）側に電流Ｉｆｌｔをａ倍した電流を出力する。電流源２３は、一端が回路ブロック１２に電気的に接続され、他端（ノードＮ２２とＮｃｈ  ＭＯＳトランジスタＮＭＴ３のドレイン）側に電流Ｉｃｔａｔを出力する。電流源２４は、一端が回路ブロック１３に電気的に接続され、他端（Ｎｃｈ  ＭＯＳトランジスタＮＭＴ３のドレインとノードＮ２２）側に電流Ｉｆｌｔをｂ倍した電流を出力する。
【００４７】
Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１は、ドレインがノードＮ２１に接続され、ゲートがドレインに接続され、ソースが低電位側電源（接地電位）ＶＳＳに接続され、ドレイン側からソース側に電流Ｉｐｔａｔと電流（ａ×Ｉｆｌｔ）の和が流れる。
【００４８】
Ｎｃｈ  ＭＯＳトランジスタＮＭＴ２は、ドレインがノードＮ２２に接続され、ゲートがＮｃｈ  ＭＯＳトランジスタＮＭＴ１のゲートに接続され、ソースが低電位側電源（接地電位）ＶＳＳに接続される。Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１とＮｃｈ  ＭＯＳトランジスタＮＭＴ２は、カレントミラー回路を構成する。
【００４９】
Ｎｃｈ  ＭＯＳトランジスタＮＭＴ３は、ドレインが電流源２４の他端とノードＮ２２に接続され、ゲートがドレインに接続され、ソースが低電位側電源（接地電位）ＶＳＳに接続される。Ｎｃｈ  ＭＯＳトランジスタＮＭＴ４は、ドレインに電流Ｉｎｔｏが流れ、ゲートがＮｃｈ  ＭＯＳトランジスタＮＭＴ３のゲートに接続され、ソースが低電位側電源（接地電位）ＶＳＳに接続される。Ｎｃｈ  ＭＯＳトランジスタＮＭＴ３とＮｃｈ  ＭＯＳトランジスタＮＭＴ４は、カレントミラー回路を構成する。
【００５０】
回路ブロック１４で生成される電流Ｉｎｔｏは、電流Ｉｐｔａｔと電流（ａ×Ｉｆｌｔ）を加えた電流を電流Ｉｃｔａｔと電流（ｂ×Ｉｆｌｔ）を加えた電流から減算処理を行うことで得られる。この結果、電流Ｉｎｔｏは、閾値温度Ｔｏよりも低温領域では負の温度係数を有し、閾値温度Ｔｏよりも高温領域では値が略ゼロ或いは温度依存性がなく小さな値を有することとなる。ここで、閾値温度Ｔｏは、上述した値ａ及びｂを調整することにより、任意に設定することができる。
【００５１】
図７に示すように、電流発生回路としての回路ブロック１５には、電流源２１乃至２４、Ｎｃｈ  ＭＯＳトランジスタＮＭＴ１乃至ＮＭＴ４が設けられる。回路ブロック１５は、電流Ｉｐｔａｔ、電流Ｉｃｔａｔ、及び電流Ｉｆｌｔを加減算処理して電流Ｉｐｔｏを生成する。回路ブロック１５は、回路ブロック１４の電流源２１を電流源２３に入れ替え、回路ブロック１４の電流源２２を電流源２４に入れ替え、回路ブロック１４の電流源２３を電流源２１に入れ替え、回路ブロック１４の電流源２４を電流源２２に入れ替えたものである。
【００５２】
回路ブロック１５で生成される電流Ｉｐｔｏは、電流Ｉｃｔａｔと電流（ｂ×Ｉｆｌｔ）を加えた電流を電流Ｉｐｔａｔと電流（ａ×Ｉｆｌｔ）を加えた電流から減算処理を行うことで得られる。この結果、電流Ｉｐｔｏは、閾値温度Ｔｏよりも低温領域では略ゼロ或いは温度依存性がなく小さな値を有し、閾値温度Ｔｏよりも高温領域では正の温度係数値を有することとなる。ここで、閾値温度Ｔｏは、上述した値ａ及びｂを調整することにより、任意に設定することができる。
【００５３】
図８に示すように、電流発生回路としての回路ブロック１６には、電流源２５乃至２８、電源２９、及びＮＰＮトランジスタＮＴ６乃至ＮＴ１１が設けられる。回路ブロック１６は、閾値温度Ｔｏよりも低温領域では負の温度係数を有し、閾値温度Ｔｏよりも高温領域では正の温度係数値を有する電流Ｉｖｔｏを生成する。
【００５４】
ＮＰＮトランジスタＮＴ７は、コレクタが高電位側電源ＶＤＤＡに接続され、ベースがノードＮ３３に接続され、エミッタがノードＮ３１に接続される。電流源２５は、一端がノードＮ３１に接続され、他端が低電位側電源（接地電位）ＶＳＳに接続され、低電位側電源（接地電位）ＶＳＳ側に電流Ｉａを流す。
【００５５】
ＮＰＮトランジスタＮＴ６は、コレクタに電流Ｉｖｔｏが流れ、ベースがノードＮ３１に接続され、エミッタがノードＮ３２に接続される。ＮＰＮトランジスタＮＴ８は、コレクタが高電位側電源ＶＤＤＡに接続され、ベースに電圧Ｖｂが印加され、エミッタがノードＮ３３に接続される。ＮＰＮトランジスタＮＴ９は、コレクタがノードＮ３３に接続され、ベースがノードＮ３４に接続され、エミッタがノードＮ３２に接続される。電流源２６は、一端がノードＮ３２に接続され、他端が低電位側電源（接地電位）ＶＳＳに接続され、低電位側電源（接地電位）ＶＳＳ側に電流Ｉｂを流す。
【００５６】
ＮＰＮトランジスタＮＴ１０は、コレクタが高電位側電源ＶＤＤＡに接続され、ベースがノードＮ３５に接続され、エミッタがノードＮ３４に接続される。電流源２７は、一端がノードＮ３４に接続され、他端が低電位側電源（接地電位）ＶＳＳに接続され、低電位側電源（接地電位）ＶＳＳ側に電流Ｉｃを流す。
【００５７】
ＮＰＮトランジスタＮＴ１１は、コレクタが高電位側電源ＶＤＤＡに接続され、ベースに電圧Ｖｂが印加され、エミッタがノードＮ３５に接続される。電流源２８は、一端がノードＮ３５に接続され、他端が低電位側電源（接地電位）ＶＳＳに接続され、低電位側電源（接地電位）ＶＳＳ側に電流Ｉｄを流す。電源２９は、プラス側がＮＰＮトランジスタＮＴＮＴ８及びＮＴ１１のベースに接続され、マイナス側が低電位側電源（接地電位）ＶＳＳに接続され、電圧Ｖｂを発生する。
【００５８】
ここで、ＮＰＮトランジスタＮＴ６乃至ＮＴ１１のエミッタ面積は同じ大きさに設定される。ＮＰＮトランジスタＮＴ６とＮＰＮトランジスタＮＴ９は、エミッタが結合される。この設定により、ＮＰＮトランジスタＮＴ６のベース−エミッタ間電圧Ｖｂｅ６、ＮＰＮトランジスタＮＴ７のベース−エミッタ間電圧Ｖｂｅ７、ＮＰＮトランジスタＮＴ８のベース−エミッタ間電圧Ｖｂｅ８、ＮＰＮトランジスタＮＴ９のベース−エミッタ間電圧Ｖｂｅ９、ＮＰＮトランジスタＮＴ１０のベース−エミッタ間電圧Ｖｂｅ１０、ＮＰＮトランジスタＮＴ１１のベース−エミッタ間電圧Ｖｂｅ１１の関係は、
Vbe6＋Vbe7＋Vbe8＝Vbe9＋Vbe10＋Vbe11・・・・・・・・・式（５）
と表される。式（２）と式（５）から、
Ivto＝(Ic×Id)／Ia・・・・・・・・・・・・・・・・・・式（６）
と表される。電流Ｉｄを電流Ｉｎｔｏと電流Ｉｐｔｏの和に設定すると、電流Ｉｖｔｏは電流Ｉｃと電流Ｉａの比の倍率であるｄ倍となる。このｄ倍を調整することにより、電流Ｉｎｔｏと電流Ｉｐｔｏの和の温度係数を調整することが可能となる。つまり、温度係数の調整を回路ブロック１６で行うことができる。閾値温度Ｔｏでは、電流Ｉｎｔｏと電流Ｉｐｔｏの和が略ゼロ或いは一定で小さな値なので温度係数のみを調整することが可能となる。
【００５９】
図９に示すように、電流発生回路としての回路ブロック１７には、電流源３０、電流源３１、及びＮＰＮトランジスタＮＴ１２乃至ＮＴ１８が設けられる。
【００６０】
電流源３０は、一端が回路ブロック１６と電気的に接続され、他端がノードＮ４１に接続され、ノードＮ４１側に電流Ｉｖｔｏを流す。ＮＰＮトランジスタＮＴ１２は、コレクタがノードＮ４１に接続され、ベースがコレクタに接続され、エミッタがノードＮ４２に接続され、ダイオード接続されるトランジスタである。ＮＰＮトランジスタＮＴ１３は、コレクタがノードＮ４２に接続され、ベースがコレクタに接続され、エミッタが低電位側電源（接地電位）ＶＳＳに接続され、ダイオード接続されるトランジスタである。
【００６１】
電流源３１は、ノードＮ４３側に電流Ｉｅを流す。ＮＰＮトランジスタＮＴ１４は、コレクタがノードＮ４３に接続され、ベースがノードＮ４１に接続され、エミッタがノードＮ４４に接続される。ＮＰＮトランジスタＮＴ１５は、コレクタがノードＮ４４に接続され、ベースがＮＰＮトランジスタＮＴ１６のベースに接続され、エミッタが低電位側電源（接地電位）ＶＳＳに接続される。
【００６２】
ＮＰＮトランジスタＮＴ１７は、コレクタが高電位側電源ＶＤＤＡに接続され、ベースがノードＮ４３に接続され、エミッタがノードＮ４５に接続される。ＮＰＮトランジスタＮＴ１６は、コレクタがノードＮ４５に接続され、ベースがコレクタ及びＮＰＮトランジスタＮＴ１のベースに接続され、エミッタが低電位側電源（接地電位）ＶＳＳに接続される。ＮＰＮトランジスタＮＴ１５とＮＰＮトランジスタＮＴ１６は、カレントミラー回路を構成する。ＮＰＮトランジスタＮＴ１８は、コレクタに電流Ｉ２ｖｔｏが流れ、ベースがノードＮ４４に接続され、エミッタが低電位側電源（接地電位）ＶＳＳに接続される。
【００６３】
ここで、ＮＰＮトランジスタＮＴ１２乃至ＮＴ１８のエミッタ面積は同じ大きさに設定される。この設定により、ＮＰＮトランジスタＮＴ１２のベース−エミッタ間電圧Ｖｂｅ１２、ＮＰＮトランジスタＮＴ１３のベース−エミッタ間電圧Ｖｂｅ１３、ＮＰＮトランジスタＮＴ１４のベース−エミッタ間電圧Ｖｂｅ１４、ＮＰＮトランジスタＮＴ１６のベース−エミッタ間電圧Ｖｂｅ１６の関係は、
Vbe12＋Vbe13＝Vbe14＋Vbe16・・・・・・・・・・・式（７）
と表される。式（２）と式（７）から、
I2vto＝(Ivto)2／Ie・・・・・・・・・・・・・・・式（８）
Ibias1＝(Ivto)2／Ie・・・・・・・・・・・・・・・式（９）
と表される。
【００６４】
この結果、回路ブロック１７は、閾値温度Ｔｏのときに値が略ゼロ或いは最小値となり、（環境温度Ｔｋ−閾値温度Ｔｏ）の差の２乗に比例した電流Ｉ２ｖｔｏを生成することとなる。電流Ｉ２ｖｔｏは、式（１）の第１項に相当する。
【００６５】
図１０に示すように、第２のバイアス電流発生部２には、電流源３２とバンドギャップリファレンス回路３３が設けられる。バンドギャップリファレンス回路３３は、温度係数及び電圧係数が非常に小さく、温度依存性が非常に小さく、一定な電圧である基準電圧Ｖｒｅｆを生成して、基準電圧Ｖｒｅｆを電流源３２に供給する。電流源３２は、バンドギャップリファレンス回路３３から出力される基準電圧Ｖｒｅｆが入力され、基準電圧Ｖｒｅｆに基づいて温度依存性のない一定な値を有するバイアス電流Ｉｂｉａｓ２を低電位側電源（接地電位）ＶＳＳ側に流す。
【００６６】
ここでは、バンドギャップリファレンス回路３３を回路ブロック２に設けているが外部に設けてもよい。電流源３２の代わりに回路ブロック１３の電流Ｉｆｌｔを用いて、バイアス電流Ｉｂｉａｓ２を生成してもよい。
【００６７】
上述したように、本実施例の発光素子駆動回路では、第１のバイアス電流発生部１、第２のバイアス電流発生部２、端子Ｐｄｉｎｎ、端子Ｐｄｉｎｐ、及び端子Ｐｏｕｔが設けられる。第１のバイアス電流発生部１には、電流発生回路としての回路ブロック１１乃至１７が設けられる。面発光レーザダイオードＶＣＳＥＬ１の閾値電流Ｉｔｈは、Ｉｔｈ＝Ａ×(Ｔｋ−Ｔｏ)２＋Ｂで表される。第１のバイアス電流発生部１は、回路ブロック１１乃至１７を用いて、面発光レーザダイオードＶＣＳＥＬ１の閾値電流Ｉｔｈの温度の２乗に比例する第１項に相当するバイアス電流Ｉｂｉａｓ１を生成する。第２のバイアス電流発生部２は、温度依存性がなく一定な値を有する面発光レーザダイオードＶＣＳＥＬ１の閾値電流Ｉｔｈの第２項に相当するバイアス電流Ｉｂｉａｓ２を生成する。
【００６８】
このため、面発光レーザダイオードＶＣＳＥＬ１の閾値電流Ｉｔｈの第１項（Ａ×(Ｔｋ−Ｔｏ)２）と面発光レーザダイオードＶＣＳＥＬ１の閾値電流Ｉｔｈの第２項（Ｂ）をそれぞれ独立に調整することができる。したがって、面発光レーザダイオードＶＣＳＥＬ１の閾値電流Ｉｔｈを容易に調整することができる。また、回路ブロック１３から出力される電流Ｉｆｌｔを用いて、電流Ｉｆｌｔを変化させることにより、面発光レーザダイオード毎に閾値温度が異なる場合でも、それぞれの面発光レーザダイオードにあった閾値温度を任意に調整することができる。
【００６９】
なお、本実施例では、回路ブロック１２、回路ブロック１４、及び回路ブロック１５にはＭＯＳトランジスタを用いているが、代わりにＭＩＳトランジスタを用いてもよい。
【実施例２】
【００７０】
次に、本発明の実施例２に係る発光素子駆動回路について、図面を参照して説明する。図１１は第１のバイアス電流発生部の構成を示すブロック図、図１２は第３の回路ブロックを示す回路図である。本実施例では、第１のバイアス電流発生部の構成を変更している。
【００７１】
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００７２】
図１１に示すように、第１のバイアス電流発生部１ａには、電流発生回路としての回路ブロック１１、回路ブロック１２、回路ブロック１３ａ、及び回路ブロック１４乃至１７が設けられる。第１のバイアス電流発生部１ａは、実施例１の回路ブロック１３を回路ブロック１３ａに変更したものである。
【００７３】
回路ブロック１３ａは、回路ブロック１１と回路ブロック１２とは電気的に接続されていない。回路ブロック１３ａは、回路ブロック１４と回路ブロック１５と電気的に接続され、生成した電流Ｉｆｌｔを回路ブロック１４及び１５に供給する。
【００７４】
図１２に示すように、電流発生回路としての回路ブロック１３ａには、電流源４１とバンドギャップリファレンス回路４２が設けられる。バンドギャップリファレンス回路４２は、温度係数及び電圧係数が非常に小さく、温度依存性が非常に小さく、一定な電圧である基準電圧Ｖｒｅｆを生成して、基準電圧Ｖｒｅｆを電流源４１に供給する。電流源４１は、バンドギャップリファレンス回路４２から出力される基準電圧Ｖｒｅｆが入力され、基準電圧Ｖｒｅｆに基づいて温度依存性のない一定な値を有する電流Ｉｆｌｔを低電位側電源（接地電位）ＶＳＳ側に流す。
【００７５】
上述したように、本実施例の発光素子駆動回路では、第１のバイアス電流発生部１ａには、回路ブロック１１、回路ブロック１２、回路ブロック１３ａ、及び回路ブロック１４乃至１７が設けられる。回路ブロック１３ａには、電流源４１とバンドギャップリファレンス回路４２が設けられ、温度依存性がなく、値が一定な電流Ｉｆｌｔを生成する。面発光レーザダイオードＶＣＳＥＬ１の閾値電流Ｉｔｈは、Ｉｔｈ＝Ａ×(Ｔｋ−Ｔｏ)２＋Ｂで表される。第１のバイアス電流発生部１ａは、回路ブロック１１、回路ブロック１２、回路ブロック１３ａ、及び回路ブロック１４乃至１７を用いて、面発光レーザダイオードＶＣＳＥＬ１の閾値電流Ｉｔｈの温度の２乗に比例する第１項に相当するバイアス電流Ｉｂｉａｓ１を生成する。第２のバイアス電流発生部２は、温度依存性がなく一定な値を有する面発光レーザダイオードＶＣＳＥＬ１の閾値電流Ｉｔｈの第２項に相当するバイアス電流Ｉｂｉａｓ２を生成する。
【００７６】
このため、実施例１と同様に面発光レーザダイオードＶＣＳＥＬ１の閾値電流Ｉｔｈを容易に調整することができる。
【００７７】
本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。
【００７８】
例えば、実施例１では、第１のバイアス電流発生部１と第２のバイアス電流発生部２を設けているが、第１のバイアス電流発生部１の回路ブロック１４の閾値温度Ｔｏよりも高温領域の電流を温度依存性のない一定な値の第１の電流とし、第１のバイアス電流発生部１の回路ブロック１５の閾値温度Ｔｏよりも低温領域の電流を温度依存性のない一定な値の第２の電流とし、第１の電流と第２の電流を用いてバイアス電流Ｉｂｉａｓ２に相当する電流を第１のバイアス電流発生部１で生成してもよい。このような構成にすることにより、第２のバイアス電流発生部２を省略することができる。
【００７９】
本発明は、以下の付記に記載されているような構成が考えられる。  
（付記１）  閾値電流（Ｉｔｈ）がＡ（Ｔｋ−Ｔｏ）２＋Ｂ（ただし、Ｔｋは環境温度、Ｔｏは閾値温度、Ａ及びＢは定数）で表される特性を有する面発光素子に電流を供給する発光素子駆動回路であって、前記面発光素子の前記閾値温度よりも低温度の領域では負の温度係数を有し、前記閾値温度よりも高温度の領域では正の温度係数を有する第１の電流を生成する第１の電流発生回路と、前記第１の電流が入力され、前記第１の電流の実質的に２乗に比例した第２の電流を生成する第２の電流発生回路と、温度依存性のない実質的に一定な値を有する第３の電流を生成する第３の電流発生回路とを具備し、前記第２の電流がＡ（Ｔｋ−Ｔｏ）２に対応し、前記第３の電流がＢに対応する発光素子駆動回路。
【００８０】
（付記２）  前記第３の電流発生回路は、バンドギャップリファレンス回路から供給される基準電圧に基づいて、前記第３の電流を生成する電流源を有する付記１に記載の発光素子駆動回路。
【図面の簡単な説明】
【００８１】
【図１】本発明の実施例１に係る発光素子駆動回路の構成を示す図。
【図２】本発明の実施例１に係るバイアス電流と閾値電流の関係を示す図。
【図３】本発明の実施例１に係る第１のバイアス電流発生部の構成を示すブロック図。
【図４】本発明の実施例１に係る第１の回路ブロックを示す回路図。
【図５】本発明の実施例１に係る第２の回路ブロックを示す回路図。
【図６】本発明の実施例１に係る第４の回路ブロックを示す回路図。
【図７】本発明の実施例１に係る第５の回路ブロックを示す回路図。
【図８】本発明の実施例１に係る第６の回路ブロックを示す回路図。
【図９】本発明の実施例１に係る第７の回路ブロックを示す回路図。
【図１０】本発明の実施例１に係る第２のバイアス電流発生部の構成を示す回路図。
【図１１】本発明の実施例２に係る第１のバイアス電流発生部の構成を示すブロック図。
【図１２】本発明の実施例２に係る第３の回路ブロックを示す回路図。
【符号の説明】
【００８２】
１、１ａ  第１のバイアス電流発生部
２  第２のバイアス電流発生部
１１〜１７、１３ａ  回路ブロック
２１〜２８、３０〜３２、４１  電流源
２９  電源
３３、４２  バンドギャップリファレンス回路
５０  発光素子駆動回路
Ｄｉｎｐ、Ｄｉｎｎ  入力信号
Ｉａ、Ｉｂ、Ｉｃ、Ｉｄ、Ｉｅ、Ｉ２ｖｔｏ、Ｉｃｔａｔ、Ｉｆｌｔ、Ｉｎｔｏ、Ｉｐｔａｔ、Ｉｐｔｏ、Ｉｖｔｏ  電流
Ｉｂｉａｓ１、Ｉｂｉａｓ２  バイアス電流
Ｉｔｈ  閾値電流
Ｎ１〜Ｎ４、Ｎ１１、Ｎ１２、Ｎ２１、Ｎ２２、Ｎ３１〜Ｎ３５、Ｎ４１〜Ｎ４５  ノード
ＮＭＴ１〜ＮＭＴ４  Ｎｃｈ  ＭＯＳトランジスタ
ＮＴ１〜ＮＴ１８  ＮＰＮトランジスタ
ＯＰ１  演算増幅器
Ｒ１〜Ｒ３  抵抗
Ｐｄｉｎｎ、Ｐｄｉｎｐ、Ｐｏｕｔ  端子
ＰＭＴ１、ＰＭＴ２  Ｐｃｈ  ＭＯＳトランジスタ
Ｔｏ  閾値温度
ＶＣＳＥＬ１  面発光レーザダイオード
Ｖｂ  電圧
ＶＤＤ、ＶＤＤＡ  高電位側電源
Ｖｒｅｆ  基準電圧
ＶＳＳ  低電位側電源（接地電位）
【図１】
2010141122.tif 000003
【図２】
2010141122.tif 000004
【図３】
2010141122.tif 000005
【図４】
2010141122.tif 000006
【図５】
2010141122.tif 000007
【図６】
2010141122.tif 000008
【図７】
2010141122.tif 000009
【図８】
2010141122.tif 000010
【図９】
2010141122.tif 000011
【図１０】
2010141122.tif 000012
【図１１】
2010141122.tif 000013
【図１２】
2010141122.tif 000014