(57)【要約】【課題】本発明は、ターンオン時間を犠牲にすることなく、駆動電流を低減することができるフォトＭＯＳリレー駆動回路およびそれを用いた半導体試験装置を提供することを目的とする。【解決手段】フォトＭＯＳリレー内の発光ダイオードが流れる経路に、両端電圧を可変できる電位差可変手段と電流制限用抵抗と電流を制御するスイッチを設け、フォトＭＯＳリレーをオンするときに電位差可変手段の両端電圧を小さくして発光ダイオードに流れる電流を大きくし、オンになると電位差可変手段の両端電圧を大きくして、発光ダイオードに流れる電流を小さくするようにした。平均的な駆動電流を低減することができる。【選択図】図１
2010283740.tif 000002
【特許請求の範囲】
【請求項１】
発光ダイオードと、この発光ダイオードの出力光によってそのオンオフが制御されるＭＯＳＦＥＴで構成されるフォトＭＯＳリレーの発光ダイオードに定電圧を印加し、前記発光ダイオードに流れる電流を制御することにより、前記フォトＭＯＳリレーのオンオフを制御するフォトＭＯＳリレー駆動回路において、
前記発光ダイオードに流れる電流の経路に配置され、その両端の電位差を可変することができる電位差可変手段と、
前記発光ダイオードに流れる電流を制限する第１の抵抗と、
前記発光ダイオードに流れる電流を制御する第１のスイッチと、
を具備したことを特徴とするフォトＭＯＳリレー駆動回路。
【請求項２】
前記フォトＭＯＳリレーよりも遅いターンオン時間を有し、前記フォトＭＯＳリレー内の発光ダイオードに流れる電流の経路に、その内部の発光ダイオードが配置されるフォトカプラを具備し、このフォトカプラの出力によって、前記電位差可変手段の両端の電位差を可変するようにしたことを特徴とする請求項１記載のフォトＭＯＳリレー駆動回路。
【請求項３】
前記電位差可変手段は、
トランジスタと、
その両端が前記トランジスタのコレクタとベースに接続される第２の抵抗と、
その両端が前記トランジスタのベースとエミッタに接続され、抵抗値を可変できる第３の抵抗と、
で構成されることを特徴とする請求項１若しくは請求項２記載のフォトＭＯＳリレー駆動回路。
【請求項４】
前記第３の抵抗は、
直列接続された第４および第５の抵抗と、
前記第４の抵抗の両端に接続され、この第４の抵抗を短絡する第２のスイッチと、
で構成されることを特徴とする請求項３記載のフォトＭＯＳリレー駆動回路。
【請求項５】
前記第２のスイッチとして、前記フォトカプラの出力を用いたことを特徴とする請求項４記載のフォトＭＯＳリレー駆動回路。
【請求項６】
被試験半導体に所定の電圧を印加して、そのときの前記被試験半導体の出力に基づいて前記被試験半導体を試験する半導体試験装置において、
前記前記被試験半導体に電圧を印加し、また電圧の印加を停止するフォトＭＯＳリレーと、
前記フォトＭＯＳリレーを制御する、請求項１乃至請求項５いずれかに記載のフォトＭＯＳリレー駆動回路と、
を具備したことを特徴とする半導体試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高速動作が可能であり、かつ消費電力を低減することができるフォトＭＯＳリレー駆動回路、およびそれを用いた半導体試験装置に関するものである。
【背景技術】
【０００２】
図４に、フォトＭＯＳリレーとその駆動回路を示す。図４において、フォトＭＯＳリレー１０はＭＯＳＦＥＴ１０ａおよび発光ダイオード１０ｂで構成される。発光ダイオード１０ｂのアノードは定電圧である正電源ＶＤＤに接続され、カソードは抵抗１１、スイッチ１２を介して共通電位点に接続される。スイッチ１２には制御信号Ｆが入力される。抵抗１１は、発光ダイオード１０ｂに流れる電流を制限するために用いられる。
【０００３】
このような構成において、スイッチ１２がオンになると発光ダイオード１０ｂに電流が流れ、発光ダイオード１０ｂは発光する。この光はＭＯＳＦＥＴ１０ａで受光され、ＭＯＳＦＥＴ１０ａはオンになる。スイッチ１２がオフになると発光ダイオード１０ｂには電流が流れない。このため、発光ダイオード１０ｂは発光せず、ＭＯＳＦＥＴ１０ａはオフになる。
【０００４】
正電源ＶＤＤの電圧をＶＤＤ、発光ダイオード１０ｂの順方向降下電圧をＶｋａ、抵抗１１の抵抗値をＲ１１とすると、発光ダイオード１０ｂに流れる電流Ｉｏは下記（１）式になる。
Ｉｏ＝（ＶＤＤ−Ｖｋａ）／Ｒ１１  ・・・・・・  （１）
【０００５】
図５に、フォトＭＯＳリレーを用い、被試験半導体の直流特性を試験する半導体試験装置の構成を示す。図５において、２０ａ〜２０ｎは同じ構成を有する電源モジュール、２１ａ〜２１ｎは、それぞれ電源モジュール２０ａ〜２０ｎから電源あるいは直流信号が供給され、直流特性が試験される被試験半導体である。
【０００６】
電源モジュール２０ａ〜２０ｎは、出力アンプ２３、フォトＭＯＳリレー２４および２６、スイッチ２５および２７、バッファ２８で構成される。スイッチ２５は信号Ｆ１ａ〜Ｆ１ｎで制御され、スイッチ２７は信号Ｆ２ａ〜Ｆ２ｎで制御される。
【０００７】
以下、電源モジュール２０ａの動作を説明する。出力アンプ２３には、抵抗を介してＤＡ変換器２２ａの出力が入力される。この出力アンプ２３の出力はフォトＭＯＳリレー２４を介して被試験半導体２１ａに印加される。フォトＭＯＳリレー２４のオンオフは、スイッチ２５で制御される。
【０００８】
被試験半導体２１ａの電圧はフォトＭＯＳリレー２６を介してバッファ２８に入力され、このバッファ２８の出力は抵抗を介して出力アンプ２３に帰還される。フォトＭＯＳリレー２６のオンオフは、スイッチ２７で制御される。
【０００９】
このような構成により、被試験半導体２１ａに正確な電圧を印加することができる。また、フォトＭＯＳリレー２４、２６を操作することにより、被試験半導体２１ａに電源等を供給し、また電源モジュール２０ａから切り離すことができる。なお、電源モジュール２０ｂ〜２０ｎの動作も同じなので、説明を省略する。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００６−０６０３２４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、図４に示すようなフォトＭＯＳリレー駆動回路には、次のような課題があった。フォトＭＯＳリレーのターンオン時間を短くするためには、内部の発光ダイオードにできるだけ多くの電流を流す必要がある。半導体試験装置は一度に多くの半導体を試験し、また個々の被試験半導体のピン数も多いので、多数のフォトＭＯＳリレーを使用する。従って、フォトＭＯＳリレー内の発光ダイオードに流す電流（駆動電流）が増加してしまうという課題があった。
【００１２】
特に、被試験半導体に動作電源を供給する電源モジュールでは、試験の間フォトＭＯＳリレーをオンにしておかなければならない。このため、定常的に大きな駆動電流が流れるという課題もあった。
【００１３】
本発明の目的は、フォトＭＯＳリレーがオンになった後にその駆動電流を低減させることにより、高速動作が可能であり、かつ駆動電流を低減することができるフォトＭＯＳリレー駆動回路およびそれを用いた半導体試験装置を実現することにある。
【課題を解決するための手段】
【００１４】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
発光ダイオードと、この発光ダイオードの出力光によってそのオンオフが制御されるＭＯＳＦＥＴで構成されるフォトＭＯＳリレーの発光ダイオードに定電圧を印加し、前記発光ダイオードに流れる電流を制御することにより、前記フォトＭＯＳリレーのオンオフを制御するフォトＭＯＳリレー駆動回路において、
前記発光ダイオードに流れる電流の経路に配置され、その両端の電位差を可変することができる電位差可変手段と、
前記発光ダイオードに流れる電流を制限する第１の抵抗と、
前記発光ダイオードに流れる電流を制御する第１のスイッチと、
を具備したものである。フォトＭＯＳリレーの駆動電流を低減できる。
【００１５】
請求項２記載の発明は、請求項１記載の発明において、
前記フォトＭＯＳリレーよりも遅いターンオン時間を有し、前記フォトＭＯＳリレー内の発光ダイオードに流れる電流の経路に、その内部の発光ダイオードが配置されるフォトカプラを具備し、このフォトカプラの出力によって、前記電位差可変手段の両端の電位差を可変するようにしたものである。自動的に電位差を可変できる。
【００１６】
請求項３記載の発明は、請求項１若しくは請求項２記載の発明において、
前記電位差可変手段を、
トランジスタと、
その両端が前記トランジスタのコレクタとベースに接続される第２の抵抗と、
その両端が前記トランジスタのベースとエミッタに接続され、抵抗値を可変できる第３の抵抗と、
で構成したものである。電位差可変手段の構成を簡単にできる。
【００１７】
請求項４記載の発明は、請求項３記載の発明において、
前記第３の抵抗を、
直列接続された第４および第５の抵抗と、
前記第４の抵抗の両端に接続され、この第４の抵抗を短絡する第２のスイッチと、
で構成したものである。第２の抵抗の構成および制御を簡単にできる。
【００１８】
請求項５記載の発明は、請求項４記載の発明において、
前記第２のスイッチとして、前記フォトカプラの出力を用いたものである。自動的に電位差を可変できる。
【００１９】
請求項６記載の発明は、
被試験半導体に所定の電圧を印加して、そのときの前記被試験半導体の出力に基づいて前記被試験半導体を試験する半導体試験装置において、
前記前記被試験半導体に電圧を印加し、また電圧の印加を停止するフォトＭＯＳリレーと、
前記フォトＭＯＳリレーを制御する、請求項１乃至請求項５いずれかに記載のフォトＭＯＳリレー駆動回路と、
を具備したものである。試験装置の消費電力を低減できる。
【発明の効果】
【００２０】
本発明によれば以下のような効果がある。
請求項１、２、３、４、５および６の発明によれば、フォトＭＯＳリレー内の発光ダイオードに流れる電流の経路に、その両端の電位差を可変できる電位差可変手段を配置し、フォトＭＯＳリレーがオンになってからこの電位差可変手段の両端電位差を大きくすることによって、フォトＭＯＳリレーの駆動電流を低減するようにした。
【００２１】
フォトＭＯＳリレーがオンになるときは大きな駆動電流を流してターンオン時間を短くし、完全にオンになった後は駆動電流を低減してオン状態を維持することができる。このため、ターンオン時間を犠牲にすることなく、消費電力を低減できるという効果がある。半導体試験装置では多数のフォトＭＯＳリレーを用いるので、特に効果が大きい。
【００２２】
また、フォトＭＯＳリレー内の発光ダイオードに流れる電流の経路に、このフォトＭＯＳリレーよりターンオン時間が遅いフォトカプラを配置し、このフォトカプラの出力を用いて電位差可変手段の両端電圧を大きくすることにより、自動的に駆動電流を低減するこつぉができる。電位差可変手段を制御する必要がなくなるので、制御が簡単になるという効果がある。
【００２３】
また、第１の抵抗の抵抗値を変えることでフォトＭＯＳリレー内の発光ダイオードに流す電流を調整することができ、電位差可変手段の両端電圧を調整することによって、フォトＭＯＳリレーをオンにするときに発光ダイオードに流す電流およびオンになってから流す電流を調整することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の一実施例を示した構成図である。
【図２】本発明の他の実施例を示した構成図である。
【図３】本発明の他の実施例を示した構成図である。
【図４】従来のフォトＭＯＳリレーおよびその駆動回路の構成図である。
【図５】従来の半導体試験装置の構成図である。
【発明を実施するための形態】
【００２５】
以下本発明を、図面を用いて詳細に説明する。図１は本発明に係るフォトＭＯＳリレー駆動回路の一実施例を示した構成図である。なお、図４と同じ要素には同一符号を付し、説明を省略する。
【００２６】
図１において、３０は電位差可変手段であり、抵抗３１〜３３、スイッチ３４、およびトランジスタ３５で構成される。抵抗３１は第２の抵抗に相当し、抵抗３２および３３とスイッチ３４で第３の抵抗を構成している。また、抵抗３２、３３はそれぞれ第４、第５の抵抗に相当する。さらに、スイッチ１２、３４はそれぞれ第１、第２のスイッチに相当し、抵抗１１は第１の抵抗に相当する。
【００２７】
抵抗３１〜３３はこの順に直列接続される。抵抗３１の、抵抗３２が接続されていない側はトランジスタ３５のコレクタに接続される。抵抗３３の、抵抗３２が接続されていない側はトランジスタ３５のエミッタに接続される。トランジスタ３５のベースは、抵抗３１と３２の接続点に接続される。抵抗３２の両端には、スイッチ３４が接続される。このスイッチ３４は、信号Ｓによってそのオンオフが制御される。
【００２８】
抵抗３１とトランジスタ３０のコレクタとの接続点は電位差可変手段３０の一方の端子であり、発光ダイオード１０ｂのカソードに接続される。また、抵抗３３とトランジスタ３５のエミッタとの接続点はこの電位差可変手段３０の他方の端子であり、抵抗１１のスイッチ１２が接続されていない側に接続される。電位差可変手段３０と抵抗１１とスイッチ１２でフォトＭＯＳリレー駆動回路を構成している。抵抗１１は、発光ダイオード１０ｂに流れる電流を制限するために用いられる。
【００２９】
次に、この実施例の動作を説明する。なお、電位差可変手段３０の両端子間の電圧をΔＶ、発光ダイオード１０ａの順方向降下電圧をＶｋａ、抵抗１１の抵抗値をＲ１１、定電圧である正電源ＶＤＤの電圧を同じ符号のＶＤＤとする。
【００３０】
フォトＭＯＳリレー１０をオフにするときは、スイッチ１２と３４の両方をオフにする。フォトＭＯＳリレー１０をオンにするときは、先ずスイッチ１２をオンにし、フォトＭＯＳリレー１０がオンになると、スイッチ３４をオンにする。発光ダイオード１０ａに流れる電流Ｉｏは、下記（２）式になる。
Ｉｏ＝（ＶＤＤ−ΔＶ−Ｖｋａ）／Ｒ１１  ・・・・・・  （２）
【００３１】
抵抗Ｒ３１〜Ｒ３３の抵抗値が抵抗１１の抵抗値より充分大きいと、電位差可変手段３０の両端電圧ΔＶは下記（３）式で表される。なお、抵抗３１〜３３の抵抗値をそれぞれＲ３１〜Ｒ３３とし、トランジスタ３５のベースエミッタ間電圧をＶＢＥとする。
ΔＶ＝ＶＢＥ×（Ｒ３１＋Ｒ３２＋Ｒ３３）／（Ｒ３２＋Ｒ３３）  ・・・  （３）
【００３２】
Ｒ３１＝Ｒ３２＝Ｒ３３＝Ｒとすると、スイッチ３４がオフのときのΔＶの値は下記（４）式になる。スイッチ３４をオンすると抵抗３２は短絡されるので、ΔＶは下記（５）式になる。
ΔＶ＝ＶＢＥ×３Ｒ／２Ｒ＝１．５ＶＢＥ  ・・・・・・・  （４）
ΔＶ＝ＶＢＥ×２Ｒ／Ｒ＝２．０ＶＢＥ  ・・・・・・・・  （５）
【００３３】
前記（４）、（５）式を前記（２）式に代入し、かつスイッチ３４をオンオフしたときに発光ダイオード１０ｂの順方向降下電圧Ｖｋａが変化しないとすると、スイッチ３４をオンにすることにより、発光ダイオード１０ａに流れる電流Ｉｏを０．５ＶＢＥ／Ｒ１１だけ小さくすることができる。
【００３４】
フォトＭＯＳリレー１０がオンするまではスイッチ３４をオフにして比較的大きな電流を発光ダイオード１０ｂに流し、オンになるとスイッチ３４をオンにして発光ダイオード１０ｂに流れる電流を小さくすることにより、ターンオン時間を短くし、かつ平均的な駆動電流を小さくすることができる。フォトＭＯＳリレー１０がオンしている時間が長い場合、平均的な駆動電流を大きく削減することができる。
【００３５】
なお、ターンオン時間とは、フォトＭＯＳリレーをオンにする信号が入力されてからフォトＭＯＳリレーが完全にオンになるまでの時間を言う。
【００３６】
図２に、本発明に係るフォトＭＯＳリレー駆動回路の他の実施例を示す。図１実施例ではスイッチ１１とは別にスイッチ３４のオンオフを制御しなければならず、制御が煩雑になるという欠点がある。この実施例は自動的に抵抗３２を短絡して駆動電流を下げるようにしたものである。なお、図１実施例と同じ要素には同一符号を付し、説明を省略する。
【００３７】
図２において、４０は電位差可変手段であり、抵抗Ｒ３１〜Ｒ３２、およびトランジスタ３５で構成される。電位差可変手段４０は、電位差可変手段３０からスイッチ３４を除いたものである。
【００３８】
４１はフォトカプラであり、発光ダイオード４１ｂとフォトトランジスタ４１ａで構成される。フォトカプラ４１は、フォトＭＯＳリレー１０よりもターンオン時間が長いものを用いる。
【００３９】
発光ダイオード４１ｂのアノードは発光ダイオード１０ｂのカソードに接続され、カソードは電位差可変手段４０に接続される。すなわち、発光ダイオード４１ｂは、フォトＭＯＳリレー１０の駆動電流が流れる経路に配置される。また、フォトトランジスタ４１ａのコレクタとエミッタは、抵抗３２の両端に接続される。フォトトランジスタ４１はスイッチ３４の代わりに用いられる。
【００４０】
次に、この実施例の動作を説明する。スイッチ１２がオンになると発光ダイオード１０ｂに電流が流れて発光し、ＭＯＳＦＥＴ１０ａはオンになる。発光ダイオード４１ｂにも電流が流れて発光するが、フォトカプラ４１のターンオン時間はフォトＭＯＳリレー１０のそれより長いので、この段階ではフォトトランジスタ４１ａはオンにならず、電位差可変手段４０の両端の電位差ΔＶは上記（４）式の値になる。
【００４１】
ＭＯＳＦＥＴ１０ａが完全にオンになるとフォトトランジスタ４１ａがオンになり、抵抗Ｒ３２を短絡する。電位差可変手段４０の両端の電位差ΔＶは上記（５）式の値になる。このため、駆動電流Ｉｏは小さくなるが、フォトＭＯＳリレー１０はオン状態を維持する。なお、この実施例の場合、前記（２）式のＶｋａは、発光ダイオード１０ｂと４１ｂの順方向降下電圧を加算した値である。
【００４２】
図３に、図１のフォトＭＯＳリレー駆動回路を用いた半導体試験装置を示す。なお、実際には電源モジュールは多数個用いられるが、煩雑さを避けるために図３では１個のみ記載している。また、図５と同じ要素には同一符号を付し、説明を省略する。
【００４３】
図３において、５０は電源モジュールであり、被試験半導体２１ａに電源あるいは直流信号を印加する。５１、５２はフォトＭＯＳリレー１０と電位差可変手段３０で構成された回路であり、被試験半導体２１ａへの電源あるいは直流信号の供給あるいは停止を制御する。
【００４４】
動作は図１実施例と同じである。最初にスイッチ２５および２７をオンにし、フォトＭＯＳリレー１０がオンになった後に信号Ｓによってスイッチ３４をオンにする。定常オン時の駆動電流を小さくすることができるので、平均的な駆動電流を削減することができる。
【００４５】
図３において、図１実施例のフォトＭＯＳリレー駆動回路の代わりに、図２のフォトＭＯＳリレー駆動回路を使用することもできる。この場合は、回路５１、５２はフォトＭＯＳリレー１０、フォトカプラ４１と電位差可変手段４０で構成される。また、信号Ｓは不要になる。動作は図２と同じなので、説明を省略する。
【００４６】
なお、図１では抵抗３１〜３３、スイッチ３４、トランジスタ３５で電位差可変手段３０を構成したが、この構成に限られることはない。外部からの信号によって両端の電位差を可変できる構成であればよい。
【００４７】
また、図１実施例では電位差可変手段３０、抵抗１１、スイッチ１２をこの順に接続したが、順番は異なっていてもよい。要は、電位差可変手段３０は発光ダイオード１０ｂに流れる電流が流れる経路中に配置されておればよい。また、抵抗１１は発光ダイオード１０ｂに流れる電流を制限する機能があればよく、スイッチ１２は発光ダイオード１０ｂに流れる電流を制御する機能があればよい。
【００４８】
図２実施例でも同じである。フォトカプラ４１、電位差可変手段３０、抵抗１１、スイッチ１２をこの順に接続したが、順番は異なっていてもよい。要は、電位差可変手段４０とフォトカプラ４１は発光ダイオード１０ｂに流れる電流が流れる経路中に配置されておればよい。また、抵抗１１は発光ダイオード１０ｂに流れる電流を制限する機能があればよく、スイッチ１２は発光ダイオード１０ｂに流れる電流を制御する機能があればよい。
【符号の説明】
【００４９】
１０  フォトＭＯＳリレー
１０ａ  ＭＯＳＦＥＴ
１０ｂ、４１ｂ  発光ダイオード
１２、２５、２７、３４  スイッチ
２１ａ  被試験半導体
２２ａ  ＤＡ変換器
２３  出力アンプ
２８  バッファ
３０、４０  電位差可変手段
１１、３１〜３３  抵抗
３５  トランジスタ
４１  フォトカプラ
４１ａ  フォトトランジスタ
５０  電源モジュール
５１、５２  回路
【図１】
2010283740.tif 000003
【図２】
2010283740.tif 000004
【図３】
2010283740.tif 000005
【図４】
2010283740.tif 000006
【図５】
2010283740.tif 000007