(57)【要約】【課題】昇圧回路におけるクロックの立ち上がりエッジ、立ち下がりエッジにより表示ノイズが現れてしまう場合があった。【解決手段】表示パネル駆動装置は、１水平期間中に時分割駆動される液晶表示パネル駆動装置であって、時分割クロックに応じて各単位ドットを駆動するソースドライバと、時分割クロックのオフ期間に立ち上がりエッジおよび立ち下がりエッジを有するクロックに基づいてソースドライバに供給する電源電圧を生成する昇圧回路とを有する。【選択図】図３
2010091698.tif 000002
【特許請求の範囲】
【請求項１】
１水平期間中に時分割駆動される表示パネル駆動装置であって、
時分割クロックに応じて各単位ドットを駆動するソースドライバと、
前記時分割クロックのオフ期間に立ち上がりエッジおよび立ち下がりエッジを有するクロックに基づいて前記ソースドライバに供給する電源電圧を生成する昇圧回路とを有することを特徴とする表示パネル駆動装置。
【請求項２】
前記昇圧回路は、前記時分割クロックのオフ期間に立ち上がりエッジおよび立ち下がりエッジを有するクロックが複数入力され当該昇圧回路の出力する電源電圧に基づいて、複数入力されたクロックの任意のクロックを選択して昇圧動作を行うことを特徴とする請求項１記載の表示パネル駆動装置。
【請求項３】
前記昇圧回路は、前記昇圧回路の生成する電源電圧と基準電圧とを比較するコンパレータを有し、前記コンパレータの比較結果に応じて前記複数入力されたクロックの任意のクロックを選択することを特徴とする請求項２記載の表示パネル駆動装置。
【請求項４】
前記昇圧回路は、前記時分割クロックのオフ期間に立ち上がりエッジおよび立ち下がりエッジを有するクロックが複数入力され、当該昇圧回路の出力する電源電圧に基づいて、複数入力されたクロックの任意のクロックを選択して昇圧動作を行い、当該任意のクロックの選択は１水平期間と他の１水平期間の間に行われることを特徴とする請求項１記載の表示パネル駆動装置。
【請求項５】
１水平期間中に時分割駆動を行う表示パネル駆動方法であって、
時分割クロックに応じて各単位ドットを駆動し、
前記時分割クロックのオフ期間に立ち上がりエッジおよび立ち下がりエッジを有するクロックに基づいて前記各単位ドットを駆動するソースドライバに供給する電源電圧を生成することを特徴とする表示パネル駆動方法。
【請求項６】
前記時分割クロックのオフ期間に立ち上がりエッジおよび立ち下がりエッジを有するクロックが複数入力され前記ソースドライバに供給される電源電圧に基づいて、複数入力されたクロックの任意のクロックを選択することを特徴とする請求項５記載の表示パネル駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶駆動装置に関し、特に時分割駆動方式による液晶駆動装置に関する。
【背景技術】
【０００２】
携帯電話向けＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ：液晶表示装置
）コントローラドライバＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）は、通常、複数のソースドライブ回路（ソースドライバ）を有している。
【０００３】
この、複数のソースドライバを動作させるための電源を生成する回路としては、通常、昇圧回路が利用される。しかしながら昇圧回路に入力されるクロックの動作に基づいた、昇圧回路の出力のリップルがソースドライバの出力に影響を及ぼす場合があった。
【０００４】
このソースドライバへの昇圧回路の出力電圧のリップルの影響を低減する手段として例えば特許文献１に示される技術が提案されている。特許文献１に示す技術では、昇圧回路に対するスイッチング素子が１画面に対する水平ドライブ信号の空白期間に動作することで昇圧回路のスイッチングに起因するノイズが画面上に現れることを防止している。
【０００５】
一方、近年では液晶による表示パネルを駆動する方法として、１水平期間にＲＧＢを時分割で駆動する方法なども提案さえている。
【特許文献１】特開平３−５３７７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に示したような技術では、１水平期間を経過しなければスイッチング素子のオン・オフが切り替えられない。したがって、スイッチング素子のオン・オフの周波数は１水平期間に基づいて限定され、リップルが大きくなってしまうという問題があった。
【課題を解決するための手段】
【０００７】
本発明の実施の形態による表示パネル駆動装置は、１水平期間中に時分割駆動される液晶表示パネル駆動装置であって、時分割クロックに応じて各単位ドットを駆動するソースドライバと、時分割クロックのオフ期間に立ち上がりエッジおよび立ち下がりエッジを有するクロックに基づいてソースドライバに供給する電源電圧を生成する昇圧回路とを有する。
【０００８】
また、実施の形態による表示パネル駆動方法は、１水平期間中に時分割駆動を行う液晶表示パネル駆動方法であって、時分割クロックに応じて各単位ドットを駆動し、時分割クロックのオフ期間に立ち上がりエッジおよび立ち下がりエッジを有するクロックに基づいて各単位ドットを駆動するソースドライバに供給する電源電圧を生成する。
【０００９】
この構成により、昇圧回路に対する立ち上がりエッジ、立ち下がりエッジの影響によって、表示パネルに対する表示ノイズを低減させることが可能である。
【発明の効果】
【００１０】
ＲＧＢを時分割制御する場合でも、リップルを低減し表示ノイズを低減することが可能である。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
図１は、本発明の実施の形態１に係る液晶表示装置の全体構成を示すブロック図である。液晶表示装置１００は、液晶表示パネル１０１、データ側駆動回路１０２、走査側駆動回路１０３、電源回路１０４、制御回路１０５を有している。
【００１２】
液晶表示パネル１０１は、画像を表示するための表示パネルである。データ側駆動回路１０２は、デジタル画像信号（以下データと称する）に基づいて生成されるアナログ信号電圧（階調電圧）を出力し、データ線１０６を駆動する。走査側駆動回路１０３は、ＴＦＴ１０８の選択／非選択電圧を出力し、走査線１０７を駆動する。電源回路１０４は、アナログ信号電圧を出力するデータ側駆動回路１０２や選択／非選択電圧を出力する走査側駆動回路１０３に電源電圧を供給する。制御回路１０５は、データ線１０６および走査線１０７を駆動するタイミング信号（スイッチング信号）と電源回路１０４の昇圧動作を制御するタイミング信号、制御信号などを生成し、走査側駆動回路１０３、データ側駆動回路１０２および電源回路１０４を制御する。
【００１３】
液晶表示パネル１０１は、図１の横方向に配列され、縦方向に延びるデータ線１０６
と、縦方向に配列され、横方向に延びる走査線１０７とを有する。データ線１０６と走査
線１０７との交点に画素が形成され、各画素は、図１に示されるように、ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）１０８、画素容量１０９、液晶素子１１０とを備える。以下、この画素容量と液晶素子とを併せてパネル容量と呼ぶ。ＴＦＴ１０８のゲートは走査線１０７に接続され、ソース（ドレイン）はデータ線１０６に接続されている。また、ＴＦＴ１０８のドレイン（ソース）は、画素容量１０９及び液晶素子１１０に接続され、画素容量１０９及び液晶素子１１０の他端はコモン電極ＣＯＭに接続されている。液晶素子１１０は、容量性の素子である。多色の液晶表示パネルでは、各画素はＲ、Ｇ、Ｂのドットの集合になり、各ドットに対してＴＦＴ１０８、画素容量１０９、液晶素子１１０とを備える。本実施の形態の液晶表示パネルは、時分割駆動される多色表示の液晶表示パネルである。そのため、データ側駆動回路１０２に含まれる１つのソースドライバ（ソースドライバについては後述する）からＲ、Ｇ、Ｂの各ドット（単位ドット）にデータに基づいて生成された階調電圧が与えられる。
【００１４】
実施の形態１
図２は、本発明の実施の形態１に係る液晶パネル駆動装置の回路図を示す。液晶パネル駆動装置は、昇圧回路１、ソースドライブ回路（ソースドライバ）２を有している。図２に示される回路は、上述の電源回路１０４とデータ側駆動回路１０２に含まれている。実際にはデータ側駆動回路１０２には複数のソースドライバ２が含まれ、複数のソースドライバ２に昇圧回路１が共通接続されるがここでは、１つのソースドライバ２について注目して説明する。
【００１５】
昇圧回路１は、電源電圧ＶＤＣを昇圧し、昇圧された電圧ＶＤＣ２として出力する。ソースドライバ２は、昇圧回路の出力電圧ＶＤＣ２を電源として動作する。ソースドライバはデータに対応するアナログ電圧を生成し、パネル容量を駆動する。本実施の形態では時分割方式の駆動を行うために、１つのソースドライバ２が１画素に対応する３つのドット（Ｒ、Ｇ、Ｂ）に対応するパネル容量ＣＬＲ、ＣＬＧ、ＣＬＢを駆動する。
【００１６】
昇圧回路１は、チャージポンプ回路１１、分圧抵抗Ｒ１〜Ｒ３、平滑化容量Ｃ３、コンパレータＣＭＰ１、ＣＭＰ２、セレクタ回路１３、レベルシフト回路１２、インバータＩＮＶ１、ＩＮＶ２を有している。
【００１７】
チャージポンプ回路１１は、トランジスタＴ１１〜Ｔ１４と昇圧容量Ｃ１とを備え、チャージポンプ方式により２倍昇圧を行う。トランジスタＴ１１は、ＮチャネルＭＯＳトランジスタであり、そのソースは接地され、ドレインはトランジスタＴ１２のドレインおよび昇圧容量Ｃ１に接続される。トランジスタＴ１２は、ＰチャネルＭＯＳトランジスタであり、そのソースは電源電圧ＶＤＣに接続される。昇圧容量Ｃ１の他方の電極に接続されるノードは、トランジスタＴ１３のドレインに接続され、ＰチャネルＭＯＳトランジスタＴ１４を介してチャージポンプ回路１１の出力（出力電源電圧ＶＤＣ２）に接続される。トランジスタＴ１３は、ＰチャネルＭＯＳトランジスタであり、そのソースは電源電圧ＶＤＣに接続される。トランジスタＴ１１、Ｔ１２、Ｔ１４のゲートは、インバータＩＮＶ１の出力に接続され、駆動される。インバータＩＮＶ１の出力は、さらにインバータＩＮＶ２を介してトランジスタＴ１３のゲートに接続される。
【００１８】
チャージポンプ１１の出力と接地電位の間には分圧抵抗Ｒ１〜Ｒ３が直列に接続される。分圧抵抗Ｒ１〜Ｒ３は、チャージポンプ１１の出力ＶＤＣ２を分圧している。また、分圧抵抗Ｒ１〜Ｒ３に対して並列に平滑化容量Ｃ３が接続される。この平滑化容量Ｃ３は、チャージポンプ１１の出力と接地電位間に接続されている。この平滑化容量Ｃ３は、チャージポンプ１１の出力ＶＤＣ２を平滑化している。分圧抵抗Ｒ１とＲ２との間の分圧点はコンパレータＣＭＰ１の反転入力端子に入力される。分圧抵抗Ｒ２とＲ３との間の分圧点はコンパレータＣＭＰ２の反転入力端子に入力される。コンパレータＣＭＰ１、ＣＭＰ２の非反転入力端子には、基準電圧Ｖｒｅｆが入力されている。
【００１９】
コンパレータＣＭＰ１は、基準電圧Ｖｒｅｆと、ＶＤＣ２に基づいて生成される分圧抵抗Ｒ１とＲ２との間の分圧点の電圧を比較し、ＶＤＣ２が第１の電圧値以下であった場合に"Ｈ"レベルを出力する。ここでは、コンパレータＣＭＰ１は、ＶＤＣ２＜５．４Ｖであった場合に"Ｈ"レベルを出力するものとする。
【００２０】
コンパレータＣＭＰ２は、基準電圧Ｖｒｅｆと、ＶＤＣ２に基づいて生成される分圧抵抗Ｒ２とＲ３との間の分圧点の電圧を比較し、ＶＤＣ２が第２の電圧値以下であった場合に"Ｈ"レベルを出力する。ここでは、コンパレータＣＭＰ２は、ＶＤＣ２＜５．６Ｖであった場合に"Ｈ"レベルを出力するものとする。コンパレータＣＭＰ１、ＣＭＰ２の出力はセレクタ回路１３に入力される。
【００２１】
セレクタ回路１３には、複数のクロックＣＬ１、ＣＬ２、ＣＬ３及びフラグ信号ＦＬＧが入力されている。セレクタ回路１３は、コンパレータＣＭＰ１、ＣＭＰ２より入力される信号およびフラグ信号に基づいて、複数のクロックのうち任意のクロックを選択して出力する。
【００２２】
レベルシフト回路１２は、セレクタ回路１３から出力されたＶＤＣレベルの振幅の信号をＶＤＣ２レベルの振幅の信号にレベル変換し、インバータＩＮＶ１へと入力する。インバータＩＮＶ１は、レベルシフト回路から出力された信号を反転し、トランジスタＴ１１、Ｔ１２、Ｔ１４のゲート、及びインバータＩＮＶ２へと入力する。インバータＩＮＶ２は、インバータＩＮＶ１より入力された信号を反転しトランジスタＴ１３のゲートへと入力する。
【００２３】
ソースドライバ２は、ガンマ抵抗２１、デコーダ２２、ソースアンプ２３、スイッチ部２４を備えている。
【００２４】
ガンマ抵抗２１は、ガンマ補正するための基準電圧を生成する。デコーダ２２は、この基準電圧から表示データにより指示される電圧を選択して所望の階調電圧を生成する。この階調電圧は、ボルテージフォロア接続されているソースアンプ２３により電流増幅されて液晶表示パネルに出力される。スイッチ部２４は、時分割信号に基づいてソースアンプ２４の出力と、ＲＧＢそれぞれのドットに対応するパネル容量との接続を切り替える。上記したように本実施の形態の液晶表示パネルは、時分割駆動される液晶表示パネルであるため１水平同期期間にＲ要素に対応するドット（パネル容量ＣＬＲ）、Ｇ要素に対応するドット（パネル容量ＣＬＧ）、Ｂ要素に対応するドット（パネル容量ＣＬＢ）、に対して時分割で出力を行う。そのため、液晶パネル表示装置には、１水平同期期間に、時分割動作を行うための時分割クロックという信号が入力されている。スイッチ部２４は、この時分割クロックに基づいたスイッチング動作を行い、パネル容量ＣＬＲ、ＣＬＧ、ＣＬＢに対する駆動を行う。
【００２５】
このように構成された本発明の液晶パネル駆動装置の動作について以下に詳細に説明する。まず、本実施の形態における液晶パネル駆動装置の基本的な動作について説明する。
【００２６】
上記したように本実施の形態の液晶パネル駆動装置は、コンパレータＣＭＰ１、ＣＭＰ２を有している。また、セレクタ回路１３には、複数種類のクロックＣＬ１〜ＣＬ３が入力されている。ＣＬ１〜ＣＬ３のクロックの周期は、任意であるが、本実施の形態では、時分割クロックの偶数倍の周期を持ち、デューティー５０％のクロックがＣＬ１〜ＣＬ３として入力されているものとする。本実施の形態の液晶パネル駆動装置では、チャージポンプ１１の出力電圧ＶＤＣ２をコンパレータＣＭＰ１およびＣＭＰ２が判定する。その判定結果に基づいてセレクタ回路１３がチャージポンプ１１に対する入力クロックを選択する。
【００２７】
ここで、図３を用いて本実施の形態の時分割クロックと、チャージポンプ１１に入力されるクロックおよびその切り替えのタイミングについて説明する。図３に示すように本実施の形態の液晶パネル駆動装置では１水平同期期間内に時分割駆動を行うための時分割クロック（図３（ａ）参照）が入力されている。この時分割クロックは、例えばＲＧＢ各要素に対応するドットを１水平期間内で駆動する場合、各ドットに対応するために１水平期間内に３クロック入力される（図３（ａ）参照）。
【００２８】
また、各水平同期期間の間にはソースドライバ２の出力がハイインピーダンス（Ｈｉ−Ｚ）となる期間が存在する。
【００２９】
ここで、本実施の形態においては、チャージポンプ１１を駆動するためのクロックＣＬ１〜ＣＬ３の立ち上がりエッジ及び立ち下がりエッジは、時分割クロックが"Ｌ"レベル、つまり、どのドットに対しても充放電を行わない区間に設定している（図３（ｂ）乃至（ｄ）参照）。このようにチャージポンプに入力するクロックのエッジを設定することで、時分割駆動する液晶表示パネルであっても１水平期間内で、どの色要素（ＲＧＢ）に対するパネル容量の駆動を行っている場合でも、その間にチャージポンプ１１に入力されるクロックの立ち上がり、立下りが起こらない。したがって、チャージポンプに対するクロックの立ち上がり、立下りによる駆動ノイズが出力電圧ＶＤＣ２に反映されず、表示パネルにおける表示ノイズを低減することが可能となる。
【００３０】
さらに、本実施の形態の液晶表示パネル駆動装置の基本的動作の部分で説明したように、本実施の形態ではチャージポンプ１１に対する入力クロックの切り替えが可能である。この動作は、ソースドライバ２のＨｉ−Ｚ期間に同期しているフラグ信号ＦＬＧに基づいて行う（図３（ｅ）参照）。つまり、フラグ信号ＦＬＧがＨレベルとなった場合に、セレクタ回路１３は、コンパレータＣＭＰ１、ＣＭＰ２の出力を読み込み、次の水平同期期間においてチャージポンプ１１に供給するクロックを選択する。この動作により、１水平期間内ではチャージポンプ１１に入力されるクロックの周波数が変化してしまうことはなく、１水平期間内でソースドライバに供給される電源が変化してしまうことによる表示ノイズなども防止することが可能である。
【００３１】
実施の形態２
図４は、本発明の実施の形態２に係る液晶パネル表示装置を示す回路図である。図４において図２と共通する構成については同一の符号を付し、その詳細な説明を省略する。
【００３２】
本実施の形態の液晶パネル表示装置は時分割出力をＲＧＢ３×２の６分割出力とした液晶パネル表示装置に適用した例である。つまり、本実施の形態では、１水平期間内にＲＧＢ３×２に対応する６ドット（ＣＬＲ１〜ＣＬＢ２）を駆動する。
【００３３】
以下、主に実施の形態１と異なる点についてのみ説明する。実施の形態１においてはチャージポンプ１１の出力に接続される分圧抵抗がＲ１〜Ｒ３よりなる３つの抵抗で構成されている。それに対し、本実施の形態では分圧抵抗が１つ追加されＲ１〜Ｒ４からなる分圧抵抗とされている。分圧抵抗Ｒ１とＲ２との間の分圧点はコンパレータＣＭＰ１の反転入力端子に入力され、分圧抵抗Ｒ２とＲ３との間の分圧点はコンパレータＣＭＰ２の反転入力端子に入力される点は実施の形態１と同様である。本実施の形態では、さらにコンパレータＣＭＰ３が追加され、分圧抵抗Ｒ３とＲ４との間の分圧点がコンパレータＣＭＰ３の反転入力端子に入力される。コンパレータＣＭＰ３の非反転入力端子にはＣＭＰ１、ＣＭＰ２と同様に基準電圧ＶＲＥＦが入力される。
【００３４】
コンパレータＣＭＰ３は、基準電圧Ｖｒｅｆと、ＶＤＣ２に基づいて生成される分圧抵抗Ｒ３とＲ４との間の分圧点の電圧を比較し、ＶＤＣ２が第３の電圧値以下であった場合に"Ｈ"レベルを出力する。ここでは、コンパレータＣＭＰ３は、ＶＤＣ２＜５．７Ｖであった場合に"Ｈ"レベルを出力するものとする。
【００３５】
またセレクタ回路１３に入力されるクロック信号が追加され、クロックＣＬ４がセレクタ回路に入力されている。つまりセレクタ回路１３は、コンパレータＣＭＰ１〜ＣＭＰ３の出力に基づいてＣＬ１〜ＣＬ４のうち任意のクロックを選択して出力する。
【００３６】
１水平期間に６ドットを駆動する場合はソースドライバに対する負荷も重くなってくる。そのため、ソースドライバに対する電源電圧を監視するコンパレータ、チャージポンプに入力するクロックを多くすることでよりきめ細かな昇圧電圧の制御が可能となる。
【００３７】
この場合の時分割クロックおよびセレクタに入力されるクロック信号、フラグ信号の関係を図５に示す。なお、増加したクロックＣＬ４も、時分割クロックが"Ｌ"レベルである期間に同期した立ち上がりエッジ、立ち下がりエッジを持っており、実施の形態１で示した効果と同様の効果を奏する（図５（ｅ）参照）。本実施の形態においては１水平同期期間に対応する時分割クロックが６つとなった点以外では、実施の形態１と同様の動作を行うため、その詳細な説明は割愛する。
【００３８】
以上本発明の実施の形態に基づいて詳細に説明したが、本発明は、上記説明した実施の形態にとらわれず、当業者において適宜変更が可能である。
【図面の簡単な説明】
【００３９】
【図１】本実施の形態の液晶表示パネルの全体構成を示すブロック図である。
【図２】実施の形態１に関わる液晶表示パネル駆動装置を示す回路図である。
【図３】実施の形態１の動作を説明するタイミングチャートである。
【図４】実施の形態１に関わる液晶表示パネル駆動装置を示す回路図である。
【図５】実施の形態１の動作を説明するタイミングチャートである。
【符号の説明】
【００４０】
１    昇圧回路
２    ソースドライバ
１１    チャージポンプ
１２    レベルシフト回路
１３    セレクタ回路
Ｔ１１〜Ｔ１４    トランジスタ
Ｒ１〜Ｒ４    分圧抵抗
Ｃ１    昇圧容量
Ｃ３    平滑化容量
ＩＮＶ１、ＩＮＶ２    インバータ
ＣＭＰ１〜ＣＭＰ３    コンパレータ
ＶＲＥＦ    基準電圧
ＶＤＣ    電源電圧
ＶＤＣ２    昇圧された電圧
２１    ガンマ抵抗
２２    デコーダ
２３    ソースアンプ
２４    スイッチ部
ＣＬ１〜ＣＬ４    クロック
ＣＬＲ、ＣＬＧ、ＣＬＢ    パネル容量
【図１】
2010091698.tif 000003
【図２】
2010091698.tif 000004
【図３】
2010091698.tif 000005
【図４】
2010091698.tif 000006
【図５】
2010091698.tif 000007