(57)【要約】【課題】複数のレート変換率を切り替えることが可能であり切り替えたレート変換率でデジタル信号のサンプリング・レートを変換するレート変換処理部を有し、ＯＦＤＭ方式により送信を行うＯＦＤＭ送信機で、フィルタの回路規模を大幅に縮小してコストを低減する。【解決手段】レート変換処理部では、ポリフェーズ・フィルタ１がデジタル信号をフィルタリング処理してデジタル信号のサンプリング・レートを変換し、制御手段２が、ポリフェーズ・フィルタの各フェーズと各タップとの組み合わせ毎にポリフェーズ・フィルタに設定するフィルタ係数を記憶するとともに、複数のレート変換率のそれぞれについてポリフェーズ・フィルタに対して行う制御のパターンを記憶し、記憶されたフィルタ係数を用いて、使用されるレート変換率に対応した制御のパターンでポリフェーズ・フィルタを制御する。【選択図】  図１
2010074252.tif 000002
【特許請求の範囲】
【請求項１】
複数のレート変換率を切り替えることが可能であり切り替えたレート変換率でデジタル信号のサンプリング・レートを変換するレート変換処理部を有し、ＯＦＤＭ方式により送信を行うＯＦＤＭ送信機において、
前記レート変換処理部は、
前記デジタル信号をフィルタリング処理して前記デジタル信号のサンプリング・レートを変換するポリフェーズ・フィルタと、
前記ポリフェーズ・フィルタの各フェーズと各タップとの組み合わせ毎に前記ポリフェーズ・フィルタに設定するフィルタ係数を記憶するとともに、前記複数のレート変換率のそれぞれについて前記ポリフェーズ・フィルタに対して行う制御のパターンを記憶し、記憶されたフィルタ係数を用いて、使用されるレート変換率に対応した制御のパターンで前記ポリフェーズ・フィルタを制御する制御手段と、を備えた、
ことを特徴とするＯＦＤＭ送信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直交周波数分割多重（ＯＦＤＭ：Ｏｒｔｈｏｇｏｎａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ）方式の移動体通信システムの送信機（ＯＦＤＭ送信機）に関し、特に、デジタル信号のサンプリング・レートを希望のサンプリング・レートへ変換するレート変換機能について、ポリフェーズ・フィルタを使用することで複数のレート変換率に対応することができるレート変換機能を実現したＯＦＤＭ送信機に関する。
【背景技術】
【０００２】
図６には、従来技術に係るレート変換処理部の構成例を示してある。
一例として、サンプリング・レートが５．６ＭＨｚである５ＭＨｚ帯域信号、サンプリング・レートが１１．２ＭＨｚである１０ＭＨｚ帯域信号、サンプリング・レートが２２．４ＭＨｚである２０ＭＨｚ帯域信号、の３種類の入力信号をいずれもサンプリング・レート１１２ＭＨｚまでレート変換を行うレート変換処理部を説明する。
【０００３】
第１のレート変換部１０１は２０倍のレート変換を行い、第２のレート変換部１０２は１０倍のレート変換を行い、第３のレート変換部１０３は５倍のレート変換を行う。スイッチ部１０４は、信号の帯域情報若しくは入力のサンプリング・レート情報をもとに、スイッチ回路を切り替えて、３つのレート変換部１０１〜１０３の出力信号の中から適切なものを１つ選択して出力する。
【０００４】
図７には、従来技術に係るレート変換部１１１（図６に示されるレート変換部１０１〜１０３）の内部構造の構成例を示してある。
本例のレート変換部１１１は、０データの内挿部（０内挿部）１２１と、０データ内挿により発生する折り返しイメージを除去するためのロー・パス・フィルタ（ＬＰＦ）１２２から構成されている。
【０００５】
０内挿部１２１は、入力データに対して、入力１サンプルおきに変換倍率に応じた数の０データを挿入して、データのレートを変換する。例えば、サンプリング・レートを５倍に変換する場合には入力１サンプルおきに４個の０データを挿入し、サンプリング・レートを１０倍に変換する場合には入力１サンプルおきに９個の０データを挿入し、サンプリング・レートを２０倍に変換する場合には入力１サンプルおきに１９個の０データを挿入する。
ＬＰＦ１２２は、０データ挿入により発生する折り返しのイメージを除去する。折り返しイメージを除去するためのＬＰＦ１２２のフィルタ係数は、信号の帯域によって異なるものとなる。ＬＰＦ１２２を構成するフィルタ回路としては、信号帯域毎に用意してもよいが、信号帯域によってフィルタ係数を切り替えることで１つのフィルタ回路を共用することも可能である。
【０００６】
【特許文献１】特開平１１−２５１９６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、ＯＦＤＭ方式の通信装置では複数の帯域信号に対応する場合があり、信号の帯域によってベースバンド信号のサンプリング・レートは異なる。例えば、ＯＦＤＭ信号であるＭｏｂｉｌｅ  ＷｉＭＡＸでは、上述したように、５ＭＨｚ帯域信号のサンプリング・レートは５．６ＭＨｚとし、１０ＭＨｚ帯域信号のサンプリング・レートは１１．２ＭＨｚとし、２０ＭＨｚ帯域信号のサンプリング・レートは２２．４ＭＨｚとすることが規定されている。
【０００８】
送信信号を電力増幅器により電力増幅して送信する場合、デジタル・プリディストーションやピーク電力抑圧などの信号処理を施して電力効率を高めることが為されるが、そのためにはデジタルＩＱ信号のサンプリング・レートを持ち上げる必要がある。
ここで、従来技術に係るレート変換処理部では、レート変換率が異なる信号に対してはそれぞれ個別にレート変換部（図６では、レート変換部１０１〜１０３）を用意しており、回路規模の増大によるコストアップが問題となっていた。
【０００９】
本発明は、このような従来の事情に鑑み為されたもので、ポリフェーズ・フィルタを用いることで、分数倍を含めた複数のレート変換率に対応することができ、更に、フィルタの回路規模を大幅に縮小してレート変換機能を実現し、これにより、通信装置（送信増幅器）のコストを低減することが可能なＯＦＤＭ送信機を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、本発明では、複数のレート変換率を切り替えることが可能であり切り替えたレート変換率でデジタル信号のサンプリング・レートを変換するレート変換処理部を有し、ＯＦＤＭ方式により送信を行うＯＦＤＭ送信機において、次のような構成とした。
すなわち、前記レート変換処理部では、ポリフェーズ・フィルタが、前記デジタル信号をフィルタリング処理して前記デジタル信号のサンプリング・レートを変換する。この場合に、制御手段が、前記ポリフェーズ・フィルタの各フェーズと各タップとの組み合わせ毎に前記ポリフェーズ・フィルタに設定するフィルタ係数を記憶するとともに、前記複数のレート変換率のそれぞれについて前記ポリフェーズ・フィルタに対して行う制御のパターンを記憶し、記憶されたフィルタ係数を用いて、使用されるレート変換率に対応した制御のパターンで前記ポリフェーズ・フィルタを制御する。
【００１１】
従って、ポリフェーズ・フィルタを用いることで、分数倍を含めた複数のレート変換率に対応することができ、更に、フィルタの回路規模を大幅に縮小してレート変換機能を実現し、これにより、通信装置（送信増幅器）のコストを低減することが可能なＯＦＤＭ送信機を実現することができる。
【００１２】
ここで、複数のレート変換率の数や、各レート変換率としては、それぞれ、種々な態様が用いられてもよい。
また、ポリフェーズ・フィルタのタップ数などの構成としては、種々なものが用いられてもよい。
また、ポリフェーズ・フィルタに対して行う制御のパターンとしては、種々なものが用いられてもよく、例えば、ポリフェーズ・フィルタへの入力データをシフトさせる処理や、所定のフェーズのフィルタ係数をポリフェーズ・フィルタの各タップに設定する処理や、ポリフェーズ・フィルタから１サンプル分の出力を得る処理などに関する制御のパターンが用いられる。
【発明の効果】
【００１３】
以上説明したように、本発明に係るＯＦＤＭ送信機によると、ポリフェーズ・フィルタを用いることで、分数倍を含めた複数のレート変換率に対応することができ、更に、フィルタの回路規模を大幅に縮小してレート変換機能を実現し、これにより、通信装置（送信増幅器）のコストを低減することが可能である。
【発明を実施するための最良の形態】
【００１４】
本発明に係る実施例を図面を参照して説明する。
図１には、本発明の一実施例に係るレート変換処理部の構成例を示してある。
本例のレート変換処理部は、ポリフェーズ・フィルタ１と、フェーズ制御部（制御手段の機能を有する処理部）２を備えている。
ポリフェーズ・フィルタ１は、入力信号のサンプリング・レートを希望のサンプリング・レートまで変換して出力する。
フェーズ制御部２は、与えられた帯域情報に従って、ポリフェーズ・フィルタ１のフェーズ切り替え処理を制御する。
【００１５】
ここで、ポリフェーズ・フィルタ１の内部構造とフェーズ制御について説明する。
ポリフェーズ・フィルタ１は、従来技術に係る０内挿方式のレート変換部に対して、ＬＰＦ回路における無駄な処理である０データとフィルタ係数の乗算処理を省いた形をとっている。ポリフェーズ・フィルタ１に設定されるフィルタ係数は、従来技術に係るＬＰＦのフィルタ係数を複数フェーズに分解したものである。
【００１６】
一例として、５倍のレート変換の場合について説明する。
図８には、ＬＰＦのインパルス応答（フィルタ係数）の一例を示してある。
図３には、ポリフェーズ・フィルタのインパルス応答（フィルタ係数）の一例を示してある。
図２には、ポリフェーズ・フィルタ１の構成例や、フェーズ制御部２を示してある。
【００１７】
従来技術に係るＬＰＦが図８に示されるようなインパルス応答曲線を持つ３５タップのフィルタ係数で構成されている場合、本例のポリフェーズ・フィルタ１では、図３に示されるように、この３５タップのフィルタ係数を５タップおきに抜き出した７タップ×５組（フェーズ）のフィルタ係数を使えばよい。
従ってポリフェーズ・フィルタ１としては、図２に示されるように、回路上は７タップのフィルタ回路を組めばよく、３５タップのフィルタ回路を組む必要がある従来技術に対して、大幅な回路規模の縮小となっている。
【００１８】
ここで、図２に示されるポリフェーズ・フィルタ１では、直列に接続された７個のレジスタＡ１〜Ａ７と、これら７個のレジスタＡ１〜Ａ７のそれぞれに対応した７個の乗算器Ｂ１〜Ｂ７と、１個の加算器１１を備えている。
入力信号（入力データ）は、第１のレジスタＡ１に入力された後に、第２のレジスタＡ２から第７のレジスタＡ７へ順次移動していく。また、７個のレジスタＡ１〜Ａ７からはそれぞれに対応した乗算器Ｂ１〜Ｂ７へ信号（データ）が出力され、各乗算器Ｂ１〜Ｂ７では各レジスタＡ１〜Ａ７からのデータとフェーズ制御部２からのフィルタ係数とが乗算される。そして、７個の乗算器Ｂ１〜Ｂ７からの乗算結果が加算器１１により加算（総和）されて、当該加算結果の信号が出力される。
【００１９】
また、図２に示されるフェーズ制御部２は、フィルタ係数を格納するためのＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）２１を備えている。
フィルタ係数格納ＲＡＭ２１には、本例では、２０個のフェーズ（Ｐｈａｓｅ）のそれぞれと７個のタップ（ｔａｐ）のそれぞれとの組み合わせ（１４０個の組み合わせ）に対応して、フィルタ係数ｔ（１、１）〜ｔ（２０、７）が格納されている。そして、フェーズ制御部２は、フェーズ数とタップ数（本例では、７個の乗算器Ｂ１〜Ｂ７の順にタップ１〜７とする）に対応したフィルタ係数をフィルタ係数格納ＲＡＭ２１から読み出して各乗算器Ｂ１〜Ｂ７へ出力する。
【００２０】
次に、フェーズ制御について説明する。
ポリフェーズ・フィルタ１の入力信号が１サンプルシフトされたら、フェーズ制御部２は、予め決められた順序で各フェーズのフィルタ係数を、変換後のレートにおける１クロック毎に設定して、切り替えていく。これにより、ポリフェーズ・フィルタ１からの出力は、従来技術に係るＬＰＦからの出力と等価となる。
【００２１】
フェーズ制御の具体的な手順を以下のレート変換の場合について説明する。対応するレート変換は以下の３パターンとする。
（パターン１−１）５ＭＨｚ帯域信号：５．６ＭＨｚから１１２ＭＨｚ（×２０）
（パターン１−２）１０ＭＨｚ帯域信号：１１．２ＭＨｚから１１２ＭＨｚ（×１０）
（パターン１−３）２０ＭＨｚ帯域信号：２２．４ＭＨｚから１１２ＭＨｚ（×５）
【００２２】
なお、ポリフェーズ・フィルタ１に設定する各フェーズのフィルタ係数としては、５ＭＨｚ帯域信号のサンプリング・レートを５．６ＭＨｚから１１２ＭＨｚへ変換する場合のものを、１０ＭＨｚ帯域信号や２０ＭＨｚ帯域信号についても共通して用いることができる。これは、５ＭＨｚ帯域信号用のフィルタ係数が、１０ＭＨｚ帯域信号のサンプリング・レートを１１．２ＭＨｚから２２４ＭＨｚへ変換する場合と、２０ＭＨｚ帯域信号のサンプリング・レートを２２．４ＭＨｚから４４８ＭＨｚへ変換する場合のフィルタ係数と同じ周波数特性とすることができるためである。つまり、信号の帯域とサンプリング・レートの比であるサンプリング・ファクタが同じ値であれば、フィルタ係数を共通化することができる。
【００２３】
ポリフェーズ・フィルタ１はフェーズ１〜フェーズ２０までの全部で２０フェーズのフィルタ係数の組みを使い、フェーズ制御部２が各フェーズのフィルタ係数をポリフェーズ・フィルタ１に設定する。フェーズ切り替えの順序は信号帯域毎に異なり、下記の順序でフェーズ切り替えを行う。
【００２４】
（制御１−１）５ＭＨｚ帯域信号に対するフェーズ制御
５ＭＨｚ帯域信号の場合には、フェーズ制御部２は以下の通りにフェーズ制御を行う。
まず、ポリフェーズ・フィルタ１の入力データを１サンプルシフトする。
次に、フェーズ１の係数（フィルタ係数）を設定し、１サンプルの出力を得る。
次に、フェーズ２の係数を設定し、１サンプルの出力を得る。
（以降、フェーズ３からフェーズ１８まで同様な処理を行う。）
次に、フェーズ１９の係数を設定し、１サンプルの出力を得る。
次に、フェーズ２０の係数を設定し、１サンプルの出力を得る。
次いで、ポリフェーズ・フィルタ１の入力データを１サンプルシフトする。
次に、フェーズ１の係数を設定し、１サンプルの出力を得る。
次に、フェーズ２の係数を設定し、１サンプルの出力を得る。
（以降、フェーズ３からフェーズ１８まで同様の処理を行う。）
次に、フェーズ１９の係数を設定し、１サンプルの出力を得る。
次に、フェーズ２０の係数を設定し、１サンプルの出力を得る。
以降も、同様な処理を繰り返して行う。
【００２５】
（制御１−２）１０ＭＨｚ帯域信号に対するフェーズ制御
１０ＭＨｚ帯域信号の場合には、フェーズ制御部２は以下の通りにフェーズ制御を行う。
まず、ポリフェーズ・フィルタ１の入力データを１サンプルシフトする。
次に、フェーズ１の係数（フィルタ係数）を設定し、１サンプルの出力を得る。
次に、フェーズ３の係数を設定し、１サンプルの出力を得る。
（以降、フェーズ５からフェーズ１５まで、同様な処理を行う。）
次に、フェーズ１７の係数を設定し、１サンプルの出力を得る。
次に、フェーズ１９の係数を設定し、１サンプルの出力を得る。
次いで、ポリフェーズ・フィルタ１の入力データを１サンプルシフトする。
次に、フェーズ１の係数を設定し、１サンプルの出力を得る。
次に、フェーズ３の係数を設定し、１サンプルの出力を得る。
（以降、フェーズ５からフェーズ１５まで、同様な処理を行う。）
次に、フェーズ１７の係数を設定し、１サンプルの出力を得る。
次に、フェーズ１９の係数を設定し、１サンプルの出力を得る。
以降も、同様な処理を繰り返して行う。
このように、２０倍のレート変換用に用意したフィルタ係数を２フェーズおきに設定することにより、１０倍のレート変換を実現することができる。
【００２６】
（制御１−３）２０ＭＨｚ帯域信号に対するフェーズ制御
２０ＭＨｚ帯域信号の場合には、フェーズ制御部２は以下の通りにフェーズ制御を行う。
まず、ポリフェーズ・フィルタ１の入力データを１サンプルシフトする。
次に、フェーズ１の係数（フィルタ係数）を設定し、１サンプルの出力を得る。
次に、フェーズ５の係数を設定し、１サンプルの出力を得る。
次に、フェーズ９の係数を設定し、１サンプルの出力を得る。
次に、フェーズ１３の係数を設定し、１サンプルの出力を得る。
次に、フェーズ１７の係数を設定し、１サンプルの出力を得る。
次いで、ポリフェーズ・フィルタ１の入力データを１サンプルシフトする。
次に、フェーズ１の係数を設定し、１サンプルの出力を得る。
次に、フェーズ５の係数を設定し、１サンプルの出力を得る。
次に、フェーズ９の係数を設定し、１サンプルの出力を得る。
次に、フェーズ１３の係数を設定し、１サンプルの出力を得る。
次に、フェーズ１７の係数を設定し、１サンプルの出力を得る。
以降も、同様な処理を繰り返して行う。
このように、２０倍のレート変換用に用意したフィルタ係数を４フェーズおきに設定することにより、５倍のレート変換を実現することができる。
【００２７】
ここで、図４には、サンプリング・レートを１１．２ＭＨｚから１１２ＭＨｚへレート変換したときにおけるレート変換処理部の入出力信号の時間波形の一例を示してある。入力データのサンプル間が補間され、１０倍のサンプリング・レートの信号が生成されていることが分かる。
【００２８】
次に、フェーズ制御の他の例を示す。
本例では、レート変換率が分数倍となるケースについて、フェーズ制御の手順を説明する。対応するレート変換は以下の３パターンとする。
（パターン２−１）５ＭＨｚ帯域信号：５．６ＭＨｚから２８ＭＨｚ（×５）
（パターン２−２）１０ＭＨｚ帯域信号：１１．２ＭＨｚから２８ＭＨｚ（×５／２）
（パターン２−３）２０ＭＨｚ帯域信号：２２．４ＭＨｚから２８ＭＨｚ（×５／４）
【００２９】
本例の場合、ポリフェーズ・フィルタ１はフェーズ１〜フェーズ５までの全部で５フェーズのフィルタ係数の組みを使い、フェーズ制御部２が各フェーズのフィルタ係数をポリフェーズ・フィルタ１に設定する。フェーズ切り替えの順序は信号帯域毎に異なり、下記の順序でフェーズ切り替えを行う。
【００３０】
（制御２−１）５ＭＨｚ帯域信号に対するフェーズ制御
５ＭＨｚ帯域信号の場合には、フェーズ制御部２は以下の通りにフェーズ制御を行う。
まず、ポリフェーズ・フィルタ１の入力データを１サンプルシフトする。
次に、フェーズ１の係数（フィルタ係数）を設定し、１サンプルの出力を得る。
次に、フェーズ２の係数を設定し、１サンプルの出力を得る。
次に、フェーズ３の係数を設定し、１サンプルの出力を得る。
次に、フェーズ４の係数を設定し、１サンプルの出力を得る。
次に、フェーズ５の係数を設定し、１サンプルの出力を得る。
次いで、ポリフェーズ・フィルタの入力データを１サンプルシフトする。
次に、フェーズ１の係数を設定し、１サンプルの出力を得る。
次に、フェーズ２の係数を設定し、１サンプルの出力を得る。
次に、フェーズ３の係数を設定し、１サンプルの出力を得る。
次に、フェーズ４の係数を設定し、１サンプルの出力を得る。
次に、フェーズ５の係数を設定し、１サンプルの出力を得る。
以降も、同様な処理を繰り返して行う。
【００３１】
（制御２−２）１０ＭＨｚ帯域信号に対するフェーズ制御
１０ＭＨｚ帯域信号の場合には、フェーズ制御部２は以下の通りにフェーズ制御を行う。
まず、ポリフェーズ・フィルタ１の入力データを１サンプルシフトする。
次に、フェーズ１の係数（フィルタ係数）を設定し、１サンプルの出力を得る。
次に、フェーズ３の係数を設定し、１サンプルの出力を得る。
次に、フェーズ５の係数を設定し、１サンプルの出力を得る。
次いで、ポリフェーズ・フィルタ１の入力データを１サンプルシフトする。
次に、フェーズ２の係数を設定し、１サンプルの出力を得る。
次に、フェーズ４の係数を設定し、１サンプルの出力を得る。
次いで、ポリフェーズ・フィルタの入力データを１サンプルシフトする。
次に、フェーズ１の係数を設定し、１サンプルの出力を得る。
次に、フェーズ３の係数を設定し、１サンプルの出力を得る。
次に、フェーズ５の係数を設定し、１サンプルの出力を得る。
次いで、ポリフェーズ・フィルタ１の入力データを１サンプルシフトする。
次に、フェーズ２の係数を設定し、１サンプルの出力を得る。
次に、フェーズ４の係数を設定し、１サンプルの出力を得る。
以降も、同様な処理を繰り返して行う。
【００３２】
（制御２−３）２０ＭＨｚ帯域信号に対するフェーズ制御
２０ＭＨｚ帯域信号の場合には、フェーズ制御部２は以下の通りにフェーズ制御を行う。
まず、ポリフェーズ・フィルタ１の入力データを１サンプルシフトする。
次に、フェーズ１の係数（フィルタ係数）を設定し、１サンプルの出力を得る。
次に、フェーズ５の係数を設定し、１サンプルの出力を得る。
次いで、ポリフェーズ・フィルタ１の入力データを１サンプルシフトする。
次に、フェーズ４の係数を設定し、１サンプルの出力を得る。
次いで、ポリフェーズ・フィルタ１の入力データを１サンプルシフトする。
次に、フェーズ３の係数を設定し、１サンプルの出力を得る。
次いで、ポリフェーズ・フィルタ１の入力データを１サンプルシフトする。
次に、フェーズ２の係数を設定し、１サンプルの出力を得る。
次いで、ポリフェーズ・フィルタ１の入力データを１サンプルシフトする。
次に、フェーズ１の係数を設定し、１サンプルの出力を得る。
次に、フェーズ５の係数を設定し、１サンプルの出力を得る。
次いで、ポリフェーズ・フィルタ１の入力データを１サンプルシフトする。
次に、フェーズ４の係数を設定し、１サンプルの出力を得る。
次いで、ポリフェーズ・フィルタ１の入力データを１サンプルシフトする。
次に、フェーズ３の係数を設定し、１サンプルの出力を得る。
次いで、ポリフェーズ・フィルタ１の入力データを１サンプルシフトする。
次に、フェーズ２の係数を設定し、１サンプルの出力を得る。
以降も、同様な処理を繰り返して行う。
【００３３】
図５には、サンプリング・レートを１１．２ＭＨｚから２８ＭＨｚへレート変換したときにおけるレート変換処理部の入出力信号の時間波形の一例を示してある。入力データのサンプル間が補間され、５／２倍のサンプリング・レートの信号が生成されていることが分かる。
【００３４】
以上のように、本例のレート変換処理部では、デジタル信号のサンプリング・レートを変換するに際して、内部にフィルタを持ち、フィルタ係数を切り替えることで複数のレート変換率に対応することができる。
また、本例のレート変換処理部では、デジタル信号のサンプリング・レートを変換するに際して、内部にフィルタを持ち、フィルタ係数を切り替えることで複数のサンプリング・レートの信号を予め決められた固定のサンプリング・レートの信号へ変換することができる。
【００３５】
また、本例のレート変換処理部では、前記したフィルタはポリフェーズ・フィルタ１により実現され、フェーズ制御部２がレート変換率に応じてポリフェーズ・フィルタ１のフェーズ制御を行う。
また、本例では、上記のようなレート変換処理部を有するＯＦＤＭ方式の送信機やＯＦＤＭ方式の送信増幅器を実現することができ、マルチレート変換に対応することができる。
なお、本例のようなレート変換処理部の構成や動作は、例えば、ＯＦＤＭ方式以外の通信方式を使用する装置に適用されてもよい。
【００３６】
従って、本例のようなレート変換処理部を搭載することにより、複数のサンプリング・レートの入力信号がある場合、或いは、複数のレート変換率でレート変換を行う場合に、回路規模を削減した１つのフィルタ回路でレート変換を実現することが可能となり、レート変換部の回路規模を大きく削減することができる。特に、ＯＦＤＭ方式の送信増幅器では、サンプリング・レートが異なる複数の帯域の信号を処理する場合があり、本例のレート変換処理部を用いることで、装置コストを削減した送信増幅器を実現することができる。
【００３７】
ここで、本発明に係るシステムや装置などの構成としては、必ずしも以上に示したものに限られず、種々な構成が用いられてもよい。また、本発明は、例えば、本発明に係る処理を実行する方法或いは方式や、このような方法や方式を実現するためのプログラムや当該プログラムを記録する記録媒体などとして提供することも可能であり、また、種々なシステムや装置として提供することも可能である。
また、本発明の適用分野としては、必ずしも以上に示したものに限られず、本発明は、種々な分野に適用することが可能なものである。
また、本発明に係るシステムや装置などにおいて行われる各種の処理としては、例えばプロセッサやメモリ等を備えたハードウエア資源においてプロセッサがＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）に格納された制御プログラムを実行することにより制御される構成が用いられてもよく、また、例えば当該処理を実行するための各機能手段が独立したハードウエア回路として構成されてもよい。
また、本発明は上記の制御プログラムを格納したフロッピー（登録商標）ディスクやＣＤ（Ｃｏｍｐａｃｔ  Ｄｉｓｃ）−ＲＯＭ等のコンピュータにより読み取り可能な記録媒体や当該プログラム（自体）として把握することもでき、当該制御プログラムを当該記録媒体からコンピュータに入力してプロセッサに実行させることにより、本発明に係る処理を遂行させることができる。
【図面の簡単な説明】
【００３８】
【図１】本発明の一実施例に係るレート変換処理部の構成例を示す図である。
【図２】ポリフェーズ・フィルタの内部構造の一例やフェーズ制御部を示す図である。
【図３】ポリフェーズ・フィルタのインパルス応答（フィルタ係数）の一例を示す図である。
【図４】サンプリングレートを１１．２ＭＨｚから１１２ＭＨｚへレート変換したときにおけるレート変換部の入出力信号の時間波形の一例を示す図である。
【図５】サンプリングレートを１１．２ＭＨｚから２８ＭＨｚへレート変換したときにおけるレート変換部の入出力信号の時間波形の一例を示す図である。
【図６】従来技術に係るレート変換処理部の構成例を示す図である。
【図７】従来技術に係るレート変換部の内部構造の一例を示す図である。
【図８】ＬＰＦのインパルス応答（フィルタ係数）の一例を示す図である。
【符号の説明】
【００３９】
１・・ポリフェーズ・フィルタ、  ２・・フェーズ制御部、  Ａ１〜Ａ７・・レジスタ、  Ｂ１〜Ｂ７・・乗算器、  １１・・加算器、  ２１・・フィルタ係数格納ＲＡＭ、  １０１〜１０３、１１１・・レート変換部、  １０４・・スイッチ部、  １２１・・０内挿部、  １２２・・ＬＰＦ、
【図１】
2010074252.tif 000003
【図２】
2010074252.tif 000004
【図３】
2010074252.tif 000005
【図４】
2010074252.tif 000006
【図５】
2010074252.tif 000007
【図６】
2010074252.tif 000008
【図７】
2010074252.tif 000009
【図８】
2010074252.tif 000010