(57)【要約】【課題】高温においても安定して動作し、素子本体のクラックなどを有効に防止することができるサーミスタ素子を提供すること。【解決手段】サーミスタ層６を挟むように二以上の内部電極層８ａ〜８ｃが内蔵してある素子本体４を有するサーミスタ素子２である。素子本体４には、内部電極層８ａ，８ｂの少なくとも一つにそれぞれ到達して当該内部電極層８ａ，８ｂの平面に対して交差する方向に延びる接続孔１０ａ，１０ｂが一対形成してある。各接続孔１０ａ，１０ｂの内壁には、緩衝電極膜１４が形成してある。各接続孔１０ａ，１０ｂには、それぞれリード端子１２ａ，１２ｂの一端が挿入してある。各接続孔１０ａ，１０ｂに挿入してあるリード端子１２ａ，１２ｂは、緩衝電極膜１４を介して、それぞれ異なる内部電極層８ａ，８ｂに接続してある。【選択図】図１
2010205842.tif 000002
【特許請求の範囲】
【請求項１】
サーミスタ層を挟むように二以上の内部電極層が内蔵してある素子本体を有するサーミスタ素子であって、
前記素子本体には、前記内部電極層の少なくとも一つにそれぞれ到達して当該内部電極層の平面に対して交差する方向に延びる接続孔が一対形成してあり、
各接続孔の内壁には、緩衝電極膜が形成してあり、
各接続孔には、それぞれリード端子の一端が挿入してあり、
各接続孔に挿入してあるリード端子は、前記緩衝電極膜を介して、それぞれ異なる前記内部電極層に接続してあることを特徴とするサーミスタ素子。
【請求項２】
前記内部電極層には、当該内部電極層の平面に対して垂直方向に前記接続孔が形成してある請求項１に記載のサーミスタ素子。
【請求項３】
前記緩衝電極膜の厚みは、０より大きく２００μｍ以下である請求項１または２に記載のサーミスタ素子。
【請求項４】
前記緩衝電極膜は、内部に空孔を有する請求項１〜３のいずれかに記載のサーミスタ素子。
【請求項５】
第１金属がプラチナであり、第２金属がパラジウム、ロジウム、イリジウムの内の少なくとも一つであり、
前記内部電極層と前記緩衝電極膜とのいずれか一方は、第１金属および第２金属を含み、いずれか他方は、第１金属および第２金属を含むが第２金属の含有量が相対的に低いか、第１金属を含み第２金属を含まないことを特徴とする請求項１〜４のいずれかに記載のサーミスタ素子。
【請求項６】
前記接続孔は、前記素子本体を貫通しない孔、あるいは貫通孔である請求項１〜５のいずれかに記載のサーミスタ素子。
【請求項７】
前記素子本体の内部には、前記リード端子にそれぞれ接続される内部電極層の間に、前記リード端子に接続されないフロート電極が前記サーミスタ層を介して積層してある請求項１〜６のいずれかに記載のサーミスタ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サーミスタ素子に係り、さらに詳しくは、比較的に高い温度を検出することができるサーミスタ素子に関する。
【背景技術】
【０００２】
自動車の排ガスなどの温度を測定するサーミスタ素子としては、従来、８００℃までの温度を検出することができるものが主流であった。しかしながら、最近では、よりエンジンに近い側で排ガスなどの温度を測定したいと言う要求が高まり、１０００℃までの高温を測定することができるサーミスタ素子の開発が望まれている。
【０００３】
高温耐熱型のサーミスタ素子として、たとえば特許文献１に示すように、素子本体の周囲を被覆する被覆材の材質を工夫することで、耐熱性を向上させたサーミスタ素子が開発されている。ところが、この特許文献１に示すサーミスタ素子は、内部電極層を有さない単板型のサーミスタ素子であり、センサ部を構成する素子本体の表面が、高熱により劣化し、センサ特性が悪くなるという課題を有している。
【０００４】
そこで、素子本体の表面がセンサ部を構成しない内部電極層とサーミスタ層とを積層するタイプの積層型サーミスタ素子が高熱用途に用いられることが提案されている。ところが、従来の積層型サーミスタ素子では、特許文献２にも示すように、積層してある内部導体層の面積をできる限り大きくするためなどの理由により、素子本体において一番長い辺の両端にリード端子が接続され、リード端子の間の距離が大きくなっている。
【０００５】
このような従来の積層型サーミスタ素子を、そのまま１０００℃程度の高熱用途のサーミスタ素子に用いると、熱膨張により、リード端子間の素子本体の変位が大きくなり、リード端子間の中央に位置する素子本体部分（あるいは絶縁被覆部分）にクラックが生じやすいなどの課題を有する。
【０００６】
なお、特許文献３に示すように、素子本体の内部にサーミスタ層を介して積層してある内部電極層の平面に対して平行な方向にリード端子を引き出しているサーミスタ素子が知られている。このようなサーミスタ素子では、リード端子は、内部電極層と直接に接続され、セラミック製の素子本体とも直接に接触している。
【０００７】
そのため、このようなサーミスタ素子を高温の用途に用いると、センサ特性を示すサーミスタ層を挟むように配置してある内部電極層に直接に接続するリード端子を通して熱が外部に逃げやすく、温度測定の精度が低下すると言う課題を有している。また、リード端子が直接にセラミック製の素子本体に接合してあることから、リード端子に外力が作用した場合に、リード端子の動きにより素子本体にクラックが入りやすいという課題もある。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００６−５４２５８号公報
【特許文献２】特開２００７−１８０５２３号公報
【特許文献３】特開平６−２５１９０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、このような実状に鑑みてなされ、その目的は、高温においても安定して動作し、素子本体のクラックなどを有効に防止することができるサーミスタ素子を提供することである。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明に係るサーミスタ素子は、
サーミスタ層を挟むように二以上の内部電極層が内蔵してある素子本体を有するサーミスタ素子であって、
前記素子本体には、前記内部電極層の少なくとも一つにそれぞれ到達して当該内部電極層の平面に対して交差する方向に延びる接続孔が一対形成してあり、
各接続孔の内壁には、緩衝電極膜が形成してあり、
各接続孔には、それぞれリード端子の一端が挿入してあり、
各接続孔に挿入してあるリード端子は、前記緩衝電極膜を介して、それぞれ異なる前記内部電極層に接続してあることを特徴とする。
【００１１】
本発明に係るサーミスタ素子では、素子本体の内部において、サーミスタ層を挟むように内部電極層が積層してあることから、センサ特性に影響するセンサ部が素子本体の内部にある。そのため高熱により素子本体の表面が影響を受けても、素子本体の内部に存在するセンサ部までは影響せず、センサ特性が良好である。すなわち、本発明のサーミスタ素子は、温度や雰囲気等の環境の影響を受けにくい構造である。
【００１２】
また、本発明に係るサーミスタ素子では、内部電極層に交差する方向に配置してある接続孔にリード端子の一端が挿入されることから、内部電極層とリード端子との交差接続面積は小さく、内部電極層からリード端子を通して外部に伝達される熱が小さい。そのため、温度測定の精度が向上する。
【００１３】
さらに、本発明に係るサーミスタ素子では、素子本体における接続孔の出口において、リード端子が直接にセラミック製の素子本体に接触せず、緩衝電極膜を介して接合してある。そのため、リード端子に外力が作用した場合であっても、その外力は、緩衝電極膜で緩和され、リード端子の動きにより素子本体にクラックが入ることを有効に防止することができる。
【００１４】
さらにまた、本発明のサーミスタ素子では、素子本体の外面にリード端子を接続せず、接続孔にリード端子が差し込まれるために、サーミスタ素子を収容するためのケースとリード端子との絶縁が容易であると共に、ケースを細くすることができる。
【００１５】
好ましくは前記内部電極層には、当該内部電極層の平面に対して垂直方向に前記接続孔が形成してある。接続孔には、リード端子の端部が挿入され、リード端子と内部電極層との交差角度を垂直とすることで、内部電極層からリード端子を通して外部に伝達される熱を最小にすることができ、温度測定の精度が特に向上する。また、サーミスタ素子の設計も容易である。
【００１６】
好ましくは、前記緩衝電極膜の厚みは、０より大きく２００μｍ以下、さらに好ましくは１０〜１００μｍである。緩衝電極膜を、このような厚み範囲にすることで、応力緩和効果による素子本体のクラック防止機能が向上する。
【００１７】
好ましくは、前記緩衝電極膜は、内部に空孔を有する。緩衝電極膜は、たとえばペースト膜焼き付け法により形成され、導電性は要求されるが、接続孔の内部に成膜されるために、機械的強度は要求されない。むしろ緩衝電極膜は、緩衝膜としての機能を果たすためには、内部に空孔などができる程度に柔らかいことが好ましい。
【００１８】
ペースト膜は金属と有機物からなり、ペースト膜を焼き付けることにより有機物が飛散して内部に小さい空孔ができるため、得られる緩衝電極膜はクッション性を持つ。また、リード端子は製造過程上欠陥の少ない金属で構成されるが、ペースト膜が焼結した電極膜は金属自体（結晶や粒界）に微視的な欠陥が多く存在しているため硬度や剛性が小さく柔らかいと考えられる。したがってペースト膜焼き付け法により形成される緩衝電極膜は、内部に空孔などの欠陥が生じやすく、応力緩和効果による素子本体のクラック防止機能が向上する。
【００１９】
好ましくは、第１金属がプラチナ（Ｐｔ）であり、第２金属がパラジウム（Ｐｄ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）の内の少なくとも一つであり、前記内部電極層と前記緩衝電極膜とのいずれか一方は、第１金属および第２金属を含み、いずれか他方は、第１金属および第２金属を含むが第２金属の含有量が相対的に低いか、第１金属を含み第２金属を含まない。
【００２０】
素子本体に形成してある接続孔の内壁に露出する内部電極層の縁部は、接続孔の内壁から凹みがちであり、緩衝電極膜との接続が不十分になりやすい。パラジウム、ロジウム、イリジウムなどの第２金属は、内部電極層と緩衝電極膜との接続部において、拡散しやすく、濃度が高い方から低い側に拡散する。そのため、内部電極層と緩衝電極膜との接続が良好になる。
【００２１】
前記接続孔は、前記素子本体を貫通しない孔であっても、あるいは貫通孔であっても良いが、好ましくは素子本体を貫通しない孔（非貫通孔）である。非貫通孔に対してリード端子の端部を装着することで、そのリード端子の端部は、素子本体の内部に埋め込まれ、素子本体の外部に露出しないので、素子本体をケース内部に装着しても、リード端子とケースとの絶縁確保が容易である。また、貫通孔に装着されたリード端子に比較して、リード端子を通しての放熱も小さく抑制され、温度測定の精度が向上する。なお、貫通タイプの接続孔が形成されたサーミスタ素子では、製造が容易であるという利点がある。
【００２２】
好ましくは、前記素子本体の内部には、前記リード端子にそれぞれ接続される内部電極層の間に、前記リード端子に接続されないフロート電極が前記サーミスタ層を介して積層してある。フロート電極を形成することで、内部電極層のパターンにズレが生じても、内部電極層間の重なり面積を略一定にすることができ、サーミスタ特性のバラツキを低減することができる。
【図面の簡単な説明】
【００２３】
【図１】図１は本発明の一実施形態に係るサーミスタ素子の要部縦断面図である。
【図２】図２は図１に示すII−II線に沿うサーミスタ素子の横断面図である。
【図３】図３は図１に示すサーミスタ素子の要部断面図である。
【図４】図４は本発明の他の実施形態に係るサーミスタ素子の縦断面図である。
【図５】図５は本発明のさらに他の実施形態に係るサーミスタ素子の縦断面図である。
【発明を実施するための形態】
【００２４】
第１実施形態
【００２５】
以下、本発明を、図面に示す実施形態に基づき説明する。
図１〜図３に示すように、本発明の一実施形態に係る積層型のサーミスタ素子２は、素子本体４と、一対のリード端子１２ａ，１２ｂとを有する。素子本体４は、相互に垂直なＸ軸，Ｙ軸およびＺ軸に平行な辺を持つ直方体形状である。
【００２６】
図１および図２に示すように、素子本体４の内部には、ＮＴＣ特性のサーミスタ層６を挟むように、内部電極層８ａ〜８ｃが積層してある。この実施形態では、内部電極層８ａ〜８ｃの平面は、Ｙ軸およびＺ軸を含む平面に平行な方向である。サーミスタ層６を挟む一方の内部電極層８ａおよび８ｂは、Ｙ軸およびＺ軸に平行な同一平面に存在するように矩形状に形成してあり、Ｚ軸方向に分離されて絶縁されている。
【００２７】
同一平面に存在する一方の内部電極層８ａは、素子本体４に形成してある一対の接続孔１０ａ，１０ｂのうちの一方の接続孔１０ａにＸ軸方向の先端が挿入してあるリード端子１２ａに対して、緩衝電極膜１４を介して接続してある。同一平面に存在する他方の内部電極層８ｂは、他方の接続孔１０ｂにＸ軸方向の先端が挿入してあるリード端子１２ｂに対して、緩衝電極膜１４を介して接続してある。
【００２８】
素子本体４に形成してある一対の接続孔１０ａ，１０ｂは、それぞれ素子本体４をＸ軸方向には貫通しない非貫通孔であり、図示する例では、Ｘ軸方向に積層される一方の内部電極層８ａの全てと、他方の内部電極層８ｂの全てとをそれぞれ貫通するように形成される。Ｘ軸方向に沿って内部電極層８ａ，８ａ相互間で、内部電極層８ｂ，８ｂ相互間には、いずれのリード端子１２ａ，１２ｂにも接続されないフロート電極となる内部電極層８ｃが、これらの内部電極層８ａ,８ｂとＸ軸方向から見て（図２参照）重複するように配置してある。
【００２９】
内部電極層８ｃと内部電極層８ａ，８ｂとの重複部分に位置するサーミスタ層６が、センサ部となる。素子本体４における内部電極層８ａ，８ｂの積層方向（Ｙ軸）の両端部には、センサ部としては機能しないサーミスタ層６ａが積層される。
【００３０】
ＮＴＣ特性のサーミスタ層６（サーミスタ層６ａも含む）の材質は、半導体セラミックであれば、特に制限されず、たとえば、マンガン（Ｍｎ）、カルシウム（Ｃａ）、チタン（Ｔｉ）などの元素の酸化物を主成分として含む材料で構成される。また、特性向上等のために副成分が含有されていてもよい。主成分および副成分の組成および含有量は、所望の特性に応じて適宜決定すればよい。
【００３１】
サーミスタ層６の厚みは、特に制限されないが、本実施形態では、好ましくは１０〜１００μｍ程度である。また、外側に積層されるサーミスタ層６ａの厚みは、特に限定されないが、好ましくは４０〜６００μｍである。
【００３２】
内部電極層８ａ〜８ｃを構成する導電材としては、特に制限されないが、たとえば、Ａｇ、Ｐｄ、Ａｕ、Ｐｔ等の貴金属およびこれらの合金（Ｐｔ−Ｐｄ合金など）、あるいはＣｕ、Ｎｉ等の卑金属およびこれらの合金などで構成される。本実施形態では、内部電極層８ａ〜８ｃは、好ましくはＰｔ，Ｐｔ−Ｐｄ合金，Ｐｔ−Ｒｈ合金，Ｐｔ−Ｉｒ合金のいずれかで構成される。内部電極層８ａ〜８ｃの厚みは、好ましくは０．５〜２．０μｍである。
【００３３】
緩衝電極膜１４は、図３に示すように、接続孔１０ａおよび１０ｂの内壁面と各リード端子１２ａ，１２ｂとの隙間に形成してあり、たとえばペースト焼き付け法により形成される。緩衝電極膜１４の厚みｃ１は、接続孔１０ａ，１０ｂの内径ｄ１からリード端子１２ａ，１２ｂの外径ｄ２を引いて１／２にした隙間に対応し、好ましくは０より大きく２００μｍ以下、さらに好ましくは１０〜１００μｍである。緩衝電極膜１４を、このような厚み範囲にすることで、後述する応力緩和効果による素子本体４のクラック防止機能が向上する。なお、図３では、内部電極層の図示を省略してある。
【００３４】
緩衝電極膜１４の材質も特に限定されず、内部電極層８ａ〜８ｃを構成する導電材と同様の材料を用いることができる。ただし、本実施形態では、第１金属をプラチナ（Ｐｔ）とし、第２金属をパラジウム（Ｐｄ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）の内の少なくとも一つとした場合に、内部電極層８ａ，８ｂと緩衝電極膜１４とのいずれか一方は、第１金属および第２金属を含み、いずれか他方は、第１金属および第２金属を含むが第２金属の含有量が相対的に低いか、第１金属を含み第２金属を含まない。たとえば内部電極層８ａ，８ｂと緩衝電極膜１４とのいずれか一方を、Ｐｔ−Ｐｄ合金（Ｐｔ：Ｐｄ＝８０：２０重量比）とし、他方をＰｔ−Ｐｄ合金（Ｐｔ：Ｐｄ＝９０：１０重量比）またはＰｔ金属で構成する。
【００３５】
緩衝電極膜１４は、たとえばペースト塗布および焼き付け処理などで形成される。具体的には、緩衝電極膜１４を形成するための電極ペーストを接続孔１０ａ，１０ｂの内部に流し込み、その後にリード端子１２ａ，１２ｂの先端を接続孔１０ａ，１０ｂに差し込み、焼き付け処理を行えばよい。
【００３６】
リード端子１２ａ，１２ｂは、本実施形態では、断面円形の線材で構成してあり、線材の外径ｄ２（図３参照）は、好ましくは２００〜５００μｍである。本実施形態では、リード端子１２ａ，１２ｂは、緩衝電極膜１４と同様な材質で構成してあり、耐熱性を有し、たとえばＰｔ，Ｐｔ−Ｐｄ合金，Ｐｔ−Ｒｈ合金，Ｐｔ−Ｉｒ合金のいずれかで構成される。
【００３７】
図３に示すように、各接続孔１０ａ，１０ｂには、緩衝電極膜１４が接続孔１０ａ，１０ｂとリード端子１２ａ、１２ｂとの隙間を完全に充填することなく、各接続孔１０ａ，１０の開口出口１０ｃから隙間ｃ２で各接続孔１０ａ，１０の内部に凹んで充填されていることが好ましい。
【００３８】
この隙間ｃ２は、好ましくは０より大きく３００μｍ以下である。このような隙間ｃ２を設けることで、後述するように、リード端子１２ａ，１２ｂの動きにより発生する応力を緩和しやすく、素子本体４のクラック発生防止に寄与する。ただし、緩衝電極膜１４は、各接続孔１０ａ，１０の開口出口１０ｃから多少はみ出して設けられていても良い。その場合においても、リード端子１２ａ，１２ｂの動きにより発生する応力を緩和する効果は十分である。
次に、本実施形態に係る積層型のサーミスタ２の製造方法の一例を説明する。本実施形態に係るサーミスタを製造する方法としては、特に制限されず、公知の方法を用いればよいが、以下の説明では、シート法を用いる場合を例示する。
【００３９】
まず、表面に内部電極層８ａ〜８ｃを形成することとなる所定パターンの内部電極層ペースト膜が形成されたグリーンシートと、内部電極層８ａ〜８ｃを持たないグリーンシートとを用意する。グリーンシートは、上述したＮＴＣのサーミスタ層を構成する材料によって形成される。なお、この種の材料には、Ｓｉ、Ｋ、Ｎａ、Ｎｉなどの不可避的不純物が０．１重量％程度以下、含まれていてもよい。  
【００４０】
そして、このような材料を用い、公知の技術によってグリーンシートを製造する。具体的には、たとえば、まずサーミスタ層を構成する材料の原料（たとえば市販の四三酸化マンガン、炭酸カルシウム、酸化チタンなど）を湿式混合等の手段によって均一に混合した後、乾燥させる。次に、適切に選定された焼成条件で仮焼成（好ましくは１０００〜１２００℃）し、仮焼粉を湿式粉砕する。そして、粉砕された仮焼粉末にバインダや有機溶剤などを加えてスラリー化する。次に、スラリーをドクターブレード法またはスクリーン印刷法等の手段によってシート化し、その後に乾燥させてグリーンシートを得る。
【００４１】
内部電極層ペーストは、上述した各種金属を含む。この内部電極層ペーストを印刷法等の手段によって、グリーンシートの上に塗布することで、所定パターンの内部電極層ペースト膜が形成されたグリーンシートが得られる。
【００４２】
次に、これらのグリーンシートを重ね合せ、圧力を加えて圧着して積層体を形成し、その積層体に対して、乾燥工程等の必要な工程を経た後に、積層体における各素子に対応する部分に、それぞれ一対の接続孔１０ａ，１０ｂを形成する。接続孔１０ａ，１０ｂは、たとえばレーザ、ドリル、パンチなどを用いて形成される。その後に、積層体を切断し、グリーンチップ状態の素子本体４を取出す。切断は、ダイシングソー等を用いて行なうことができる。
【００４３】
なお、サーミスタ層および内部電極層の双方を印刷法により形成する場合には、その印刷時に、接続孔１０ａ，１０ｂに対応するパターン印刷法により形成しても良い。いずれにしても、グリーンチップ状態の素子本体４に形成してある接続孔１０ａ，１０ｂには、焼成後に緩衝電極膜１４となる電極ペーストをディスペンサなどにより注入する。電極ペーストとしては、たとえばＰｔ、Ｐｔ／Ｐｄ、Ｐｔ／Ｒｈ、Ｐｔ／Ｉｒ等のＰｔを主成分とする電極ペーストが用いられる。
【００４４】
その後に、リード端子１２ａ，１２ｂの先端部を各接続孔１０ａ，１０ｂに挿入する。その後、リード端子１２ａ，１２ｂが取り付けられたグリーンチップ状態の素子本体４を乾燥して脱バインダー処理し、その後に適切に選定された焼成条件、好ましくは１２５０〜１４５０℃で焼成し、目的のサーミスタ素子２が得られる。
【００４５】
本実施形態に係るサーミスタ素子２によれば、素子本体４の内部において、サーミスタ層６を挟むように内部電極層８ａ〜８ｃが積層してあることから、センサ特性に影響するセンサ部が素子本体４の内部にある。そのため高熱により素子本体４の表面が影響を受けても、素子本体４の内部に存在するセンサ部までは影響せず、センサ特性が良好である。すなわち、本実施形態のサーミスタ素子２は、温度や雰囲気等の環境の影響を受けにくい構造である。
【００４６】
また、本実施形態に係るサーミスタ素子２では、内部電極層８ａおよび８ｂに対して略垂直に交差する方向に配置してある接続孔１０ａ，１０ｂにリード端子１２ａ，１２ｂの一端が挿入される。このため、内部電極層８ａ，８ｂとリード端子１２ａ，１２ｂとの交差接続面積は小さく、内部電極層８ａ，８ｂからリード端子１２ａ，１２ｂを通して外部に伝達される熱が小さい。そのため、温度測定の精度が向上する。
【００４７】
さらに、本実施形態に係るサーミスタ素子２では、素子本体４における接続孔１０ａ，１０ｂの出口において、リード端子１２ａ，１２ｂが直接にはセラミック製の素子本体４に接触せず、緩衝電極膜１４を介して接合してある。そのため、リード端子１２ａ，１２ｂに外力が作用した場合であっても、その外力は、緩衝電極膜１４で緩和され、リード端子１２ａ，１２ｂの動きにより素子本体４にクラックが入ることを有効に防止することができる。
【００４８】
さらにまた、本実施形態のサーミスタ素子２では、素子本体４の外面にリード端子１２ａ，１２ｂを接続せず、接続孔１０ａ，１０ｂにリード端子１２ａ，１２ｂが差し込まれるために、サーミスタ素子２を収容するためのケース１６とリード端子１２ａ，１２ｂとの絶縁が容易であると共に、ケース１６を細くすることができる。なお、ケース１６は、たとえばステンレスなどの耐熱性金属で構成される。
【００４９】
また、本実施形態では、緩衝電極膜１４の厚みは、０より大きく２００μｍ以下、さらに好ましくは１０〜１００μｍであることから、応力緩和効果による素子本体４のクラック防止機能が向上する。しかも、緩衝電極膜１４は、たとえばペースト膜焼き付け法により形成され、内部に空孔などが生じ、リード端子１２ａ，１２ｂに比べて柔らかい。
【００５０】
ペースト膜は金属と有機物からなり、ペースト膜を焼き付けることにより有機物が飛散して内部に小さい空孔ができるため、得られる緩衝電極膜１４はクッション性を持つ。また、リード端子１２ａ，１２ｂは製造過程上欠陥の少ない金属で構成されるが、ペースト膜が焼結した緩衝電極膜１４は金属自体（結晶や粒界）に微視的な欠陥が多く存在しているため硬度や剛性が小さく柔らかいと考えられる。したがってペースト膜焼き付け法により形成される緩衝電極膜１４は、内部に空孔などの欠陥が生じやすく、応力緩和効果による素子本体４のクラック防止機能が向上する。
【００５１】
本実施形態では、第１金属をプラチナ（Ｐｔ）とし、第２金属をパラジウム（Ｐｄ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）の内の少なくとも一つとした場合に、内部電極層８ａ，８ｂと緩衝電極膜４とのいずれか一方は、第１金属および第２金属を含み、いずれか他方は、第１金属および第２金属を含むが第２金属の含有量が相対的に低いか、第１金属を含み第２金属を含まない。
【００５２】
素子本体４に形成してある接続孔１０ａ，１０ｂの内壁に露出する内部電極層８ａ，８ｂの縁部は、接続孔の内壁から凹みがちであり、緩衝電極膜１４との接続が不十分になりやすい。しかしながら、パラジウム、ロジウム、イリジウムなどの第２金属は、内部電極層８ａ，８ｂと緩衝電極膜１４との接続部において、拡散しやすく、濃度が高い方から低い側に拡散する。そのため、本実施形態では、内部電極層８ａ，８ｂと緩衝電極膜１４との接続が良好になる。
【００５３】
さらに本実施形態では、接続孔１０ａ，１０ｂが素子本体４を貫通しない孔（非貫通孔）であり、非貫通孔である接続孔１０ａ，１０ｂに対してリード端子１２ａ，１２ｂの端部を装着することで、リード端子１２ａ，１２ｂの端部は、素子本体４の内部に埋め込まれ、素子本体４の外部に露出しない。このため、素子本体４をケース１６内部に装着しても、リード端子１２ａ，１２ｂとケース１６との絶縁確保が容易である。また、貫通孔に装着されたリード端子に比較して、リード端子１２ａ，１２ｂを通しての放熱も小さく抑制され、温度測定の精度が向上する。
【００５４】
さらに本実施形態では、素子本体４の内部には、リード端子１２ａ，１２ｂにそれぞれ接続される内部電極層８ａ，８ｂの間に、リード端子１２ａ，１２ｂに接続されないフロート電極となる内部電極層８ｃがサーミスタ層６を介して積層してある。フロート電極となる内部電極層８ｃを形成することで、たとえば内部電極層８ａ，８ｂと内部電極層８ｃとのパターンにＺ軸方向のズレが生じても、内部電極層８ａ，８ｂと内部電極層８ｃとのトータルでの重なり面積は変化せず略一定にすることができる。そのため、サーミスタ素子２のサーミスタ特性のバラツキを低減することができる。
第２実施形態
【００５５】
本実施形態に係るサーミスタ素子２Ａは、図４に示すように、接続孔１０Ａ，１０Ｂが素子本体４をＸ軸方向に貫通する孔であり、その接続孔１０Ａ，１０Ｂに対してリード端子１２ａ，１２ｂの先端が素子本体４からそれぞれ露出するように挿入される以外は、第１実施形態に係るサーミスタ素子２と同様であり、重複する説明は省略する。本実施形態に係るサーミスタ素子２Ａにおいても、第１実施形態に係るサーミスタ素子２と同様な作用効果を奏する。しかも本実施形態では、貫通タイプの接続孔１０Ａ，１０Ｂが形成されることから、サーミスタ素子の製造が容易であるという利点がある。
第３実施形態
【００５６】
本実施形態に係るサーミスタ素子２Ｂは、図５に示すように、サーミスタ層６を挟んで積層される内部電極層８Ａ，８Ｂを、緩衝電極膜１４を介してそれぞれ交互にリード端子１２ａ，１２ｂに接続してある以外は、第１実施形態に係るサーミスタ素子２と同様であり、重複する説明は省略する。
【００５７】
この第３実施形態に係るサーミスタ素子２Ｂでは、フロート電極となる内部電極層を形成しない以外は、第１実施形態に係るサーミスタ素子２と同様な作用効果を奏する。
【００５８】
なお、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。
【符号の説明】
【００５９】
２，２Ａ，２Ｂ…  サーミスタ素子
４…  素子本体
６…  サーミスタ層
８ａ，８ｂ，８ｃ，８Ａ,８Ｂ…  内部電極層
１０ａ，１０ｂ，１０Ａ，１０Ｂ…  接続孔
１２ａ，１２ｂ…  リード端子
１４…  緩衝電極膜
１６…  ケース
【図１】
2010205842.tif 000003
【図２】
2010205842.tif 000004
【図３】
2010205842.tif 000005
【図４】
2010205842.tif 000006
【図５】
2010205842.tif 000007