(57)【要約】【課題】高い精度でソフトエラーの発生率を計算するソフトエラー発生率計算方法を提供すること。【解決手段】ソフトエラー発生率計算方法は、半導体集積回路におけるソフトエラーの発生率を計算する方法であって、ファネリング現象が発生した拡散層を起点とし、寄生バイポーラ効果が発生し得るウェルに沿った距離を限界距離として算出する距離算出工程と、荷電粒子の通過によってファネリング現象が発生した拡散層からウェルに沿った前記限界距離以内にオフ状態のトランジスタが存在する場合には、該トランジスタを含むセルにおいてソフトエラーが発生したものと判定する工程と、を含む。【選択図】図１
2010205048.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路におけるソフトエラーの発生率を計算する方法であって、
ファネリング現象が発生した拡散層を起点とし、寄生バイポーラ効果が発生し得るウェルに沿った距離を限界距離として算出する距離算出工程と、
荷電粒子の通過によってファネリング現象が発生した拡散層からウェルに沿った前記限界距離以内にオフ状態のトランジスタが存在する場合には、該トランジスタを含むセルにおいてソフトエラーが発生したものと判定する工程と、を含むことを特徴とするソフトエラー発生率計算方法。
【請求項２】
前記距離算出工程において、荷電粒子の軌道に沿った単位長さあたりに生成される電荷量、荷電粒子の通過によってファネリング現象を起こす拡散層の空乏層内部に生成される電荷量、寄生バイポーラ効果が発生する位置とウェルタップとの距離、ファネリング現象を起こす拡散層とウェルタップとの距離、及び、ファネリング現象を起こす拡散層の大きさのうちの少なくともいずれかに対する前記限界距離の依存性を表したデータベースを参照することを特徴とする、請求項１に記載のソフトエラー発生率計算方法。
【請求項３】
複数のセルにおいてソフトエラーが起きたか否かを判定する工程をさらに含むことを特徴とする、請求項１又は２に記載のソフトエラー発生率計算方法。
【請求項４】
モンテカルロ法により前記荷電粒子のエネルギー及び軌道を決定する工程をさらに含むことを特徴とする、請求項１乃至３のいずれか１項に記載のソフトエラー発生率計算方法。
【請求項５】
半導体集積回路におけるソフトエラーの発生率を計算するためのプログラムであって、
ファネリング現象が発生した拡散層を起点とし、寄生バイポーラ効果が発生し得るウェルに沿った距離を限界距離として算出する距離算出処理と、
荷電粒子の通過によってファネリング現象が発生した拡散層からウェルに沿った前記限界距離以内にオフ状態のトランジスタが存在する場合には、該トランジスタを含むセルにおいてソフトエラーが発生したものと判定する処理と、をコンピュータに実行させることを特徴とするプログラム。
【請求項６】
前記距離算出処理において、荷電粒子の軌道に沿った単位長さあたりに生成される電荷量、荷電粒子の通過によってファネリング現象を起こす拡散層の空乏層内部に生成される電荷量、寄生バイポーラ効果が発生する位置とウェルタップとの距離、ファネリング現象を起こす拡散層とウェルタップとの距離、及び、ファネリング現象を起こす拡散層の大きさのうちの少なくともいずれかに対する前記限界距離の依存性を表したデータベースを記録した記憶装置を参照することを特徴とする、請求項５に記載のプログラム。
【請求項７】
複数のセルにおいてソフトエラーが起きたか否かを判定する処理をさらにコンピュータに実行させることを特徴とする、請求項５又は６に記載のプログラム。
【請求項８】
モンテカルロ法により前記荷電粒子のエネルギー及び軌道を決定する処理をさらにコンピュータに実行させることを特徴とする、請求項５乃至７のいずれか１項に記載のプログラム。
【請求項９】
半導体集積回路におけるソフトエラーの発生率を計算するソフトエラー発生率計算装置であって、
ファネリング現象が発生した拡散層を起点とし、寄生バイポーラ効果が発生し得るウェルに沿った距離を限界距離として算出する距離算出部と、
荷電粒子の通過によってファネリング現象が発生した拡散層からウェルに沿った前記限界距離以内にオフ状態のトランジスタが存在する場合には、該トランジスタを含むセルにおいてソフトエラーが発生したものと判定する判定部と、を備えることを特徴とするソフトエラー発生率計算装置。
【請求項１０】
前記距離算出部は、荷電粒子の軌道に沿った単位長さあたりに生成される電荷量、荷電粒子の通過によってファネリング現象を起こす拡散層の空乏層内部に生成される電荷量、寄生バイポーラ効果が発生する位置とウェルタップとの距離、ファネリング現象を起こす拡散層とウェルタップとの距離、及び、ファネリング現象を起こす拡散層の大きさのうちの少なくともいずれかに対する前記限界距離の依存性を表したデータベースを参照することを特徴とする、請求項９に記載のソフトエラー発生率計算装置。
【請求項１１】
前記判定部は、複数のセルにおいてソフトエラーが起きたか否かをさらに判定することを特徴とする、請求項９又は１０に記載のソフトエラー発生率計算装置。
【請求項１２】
モンテカルロ法により前記荷電粒子のエネルギー及び軌道を決定するエネルギー等決定部をさらに備えることを特徴とする、請求項９乃至１１のいずれか１項に記載のソフトエラー発生率計算装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子および半導体集積回路におけるソフトエラーの発生率を計算するソフトエラー発生率計算装置および計算方法に関する。
【背景技術】
【０００２】
半導体素子や半導体集積回路（ＬＳＩ）におけるソフトエラーの原因となる荷電粒子として、パッケージ充填材に含まれる放射性元素の崩壊により発生するα線、宇宙から地上に降り注ぐ中性子と半導体基板中の原子（例えば、シリコン）との衝突により発生するイオン化した２次粒子が挙げられる。荷電粒子が半導体基板内を走行した場合には、荷電粒子の軌道に沿って電子正孔対が発生し、これらの電子または正孔が拡散層に収集されて回路内でビット反転（すなわち、“１”から“０”または“０”から“１”への変化）を引き起こし、ソフトエラーが生じる。
【０００３】
通常の環境下におけるソフトエラーの発生率は低いため、標高の高い場所において、または、中性子線を照射しつつソフトエラーの発生率を測定する必要があり、信頼性の高いソフトエラーの発生率を実測によって求めることは困難を伴う。そこで、ソフトエラー発生率をコンピュータシミュレーションによって予測する方法が広く用いられている。
【０００４】
ソフトエラー発生率の計算方法として、一般に次の方法が用いられる。すなわち、荷電粒子が予め設定された有感度領域（ｓｅｎｓｉｔｉｖｅ  ｖｏｌｕｍｅ）を横切った場合に、有感度領域内で発生した電荷は拡散層に収集され、所定の閾値以上の電荷が収集されたときにはソフトエラーが発生したものと判定し、モンテカルロ法を用いて、多数の荷電粒子について試行計算を行ってソフトエラーとなるイベントの発生率を求める方法が用いられる。例えば、非特許文献１において、拡散層領域の下部におけるファネリング長と呼ばれる距離の深さを有する領域を有感度領域とする方法が記載されている。
【０００５】
ここで、荷電粒子の通過によって発生するファネリング現象について説明する。図８は、ファネリング現象について説明するための模式図である。図８を参照すると、ファネリング現象とは、荷電粒子の軌道３が拡散層２の周辺に形成された空乏層領域を通過した場合、発生した電子正孔対が空乏層内の電界のために分極し、等電位線４がじょうご状に歪み、広い範囲の電荷が電界に引かれて収集される現象をいう。なお、非特許文献１に記載された方法においても、ファネリング現象が考慮されている。ただし、非特許文献１においては、電荷収集のモデルとして、荷電粒子の軌道に沿って発生させた電荷の収集をモデル化したものを採用している。
【０００６】
ところで、ソフトエラー発生率の予測においては、シングルイベントアップセット（Ｓｉｎｇｌｅ  Ｅｖｅｎｔ  Ｕｐｓｅｔ、ＳＥＵ）の発生率のみならず、同時に複数のセルにおいてエラーが生じるマルチセルアップセット（Ｍｕｌｔｉ−Ｃｅｌｌ  Ｕｐｓｅｔ、ＭＣＵ）の発生率の予測も重要となってきている。
【０００７】
ＤＲＡＭ、ＳＲＡＭなどのメモリ回路においては、ＭＣＵが同一ワード内にある複数のビットで発生するマルチビットエラー（Ｍｕｌｔｉ−Ｂｉｔ  Ｅｒｒｏｒ、ＭＢＥ）が起きた場合には、誤り訂正符号（Ｅｒｒｏｒ−Ｃｏｒｒｅｃｔｉｎｇ  Ｃｏｄｅ、ＥＣＣ）技術によってもエラーを修復することができず、ＥＣＣを利用した場合には、ＭＢＥの発生率が実質的にソフトエラーの発生率となる。
【０００８】
ＭＢＥの発生率を予測するためにはＭＣＵの発生率が正確に予測されている必要があることは言うまでもない。一例として、特許文献１に記載された電荷収集のモデルを用いてＭＣＵの発生を検知することもできる。図６は、ＳＥＵおよびＭＣＵを検出する従来の方法を示すフローチャートである。一方、図７は、収集電荷量に基づいてＳＥＵを検出する従来の方法を示すフローチャートである。
【０００９】
図６を参照すると、まず、荷電粒子の軌道とエネルギーを設定する（ステップＳ３１）。次に、荷電粒子が通過する各セルにおいてＳＥＵが発生したか否かを検出する（ステップＳ３２）。２以上のセルにおいてエラーが発生した場合には（ステップＳ３３のＹｅｓ）、ＭＣＵの発生を記録する（ステップＳ３４）。
【００１０】
一方、ＳＥＵが発生したか否かは、図７のフローチャートに従って決定される。まず、セル内の拡散層において電荷収集が発生するか否かを判定する（ステップＳ４１）。予め有感度領域と呼ばれる領域を拡散層の周辺に設定しておいて、有感度領域を荷電粒子が通過したか否かにより、電荷収集が発生したか否かが判定される。電荷収集が発生した場合には（ステップＳ４１のＹｅｓ）、その有感度領域内に生成された電荷が拡散層に収集されるものとして収集電荷量を計算する（ステップＳ４２）。所定の閾値以上の電荷が収集された場合には（ステップＳ４３のＹｅｓ）、ＳＥＵの発生を記録する（ステップＳ４４）。
【００１１】
図６および図７のフローチャートに従った場合にＭＣＵとして検知されるのは、荷電粒子が複数のセルの有感度領域内を通過し、それぞれの有感度領域内で所定の閾値以上の電荷を発生させた場合、および、中性子に起因したソフトエラーにおいて基板原子との衝突によって生成された複数の荷電粒子が異なるセルの有感度領域を通過してエラーを引き起こす場合である。
【００１２】
しかしながら、これらの場合以外にもＭＣＵが発生し得ることが非特許文献２に示されている。図９は、荷電粒子の通過により、離れた位置のトランジスタにおいて発生する寄生バイポーラ効果を説明するための模式図である。図９を参照すると、荷電粒子が拡散層２の周辺に形成された空乏層を通過し、ファネリング現象が発生して電位分布が歪む。このとき、拡散層２を含むウェル層の電位が広範囲にわたって変動する。すると、そのウェル層に含まれるオフ状態のトランジスタのソースとドレインとの間の電位障壁が低下するため、ソースとドレインとの間に電位差がある場合には、寄生バイポーラ効果による電流が流れる。
【００１３】
例えば、ゲート５がオフ電位であるトランジスタにおいて、拡散層７が低電位であり、拡散層８が高電位である場合において、ｐウェル層の電位が上昇したときには、拡散層７から供給された電子が矢印６で示すように拡散層８へ収集される。このように、荷電粒子が有感度領域を通過していない拡散層８においても、寄生バイポーラ効果によって電荷収集が発生し、ソフトエラーが起きることがある。
【００１４】
また、特許文献２において、宇宙線中性子によるソフトエラー解析であって、ＭＢＥを考慮したものが記載されている。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００４−１３８５２９号公報
【特許文献２】特開２００４−２５１８１３号公報
【非特許文献】
【００１６】
【非特許文献１】Ｙ．Ｔｏｓａｋａ  ｅｔ  ａｌ．、ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｎｕｃｌｅａｒ  Ｓｃｉｅｎｃｅ、Ｖｏｌ．４６、Ｎｏ．３、ｐｐ．７７４−７８０
【非特許文献２】長田他、電子情報通信学会論文誌Ｃ、Ｖｏｌ．Ｊ９０−Ｃ、Ｎｏ．６、ｐｐ．４５７−４６４
【発明の概要】
【発明が解決しようとする課題】
【００１７】
以下の分析は、本発明者によってなされたものである。ソフトエラーの発生を検知するための有感度領域を用いた従来の方法によると、荷電粒子が有感度領域を通過しない拡散層におけるソフトエラーの発生を検出することができない。すなわち、寄生バイポーラ効果に起因するＳＥＵが含まれず、ＭＣＵ発生率やＭＣＵが起きたときのセルの位置パターンの発生頻度などが正確に計算されていないおそれがある。
【００１８】
また、特許文献２に記載された方法において考慮されるＭＢＥは、一つの核反応で生じた荷電粒子によって生成された電荷が複数の拡散層へ収集されることによって発生するものであり、上述のような寄生バイポーラ効果によって発生するＭＢＥは考慮されていない。
【００１９】
そこで、高い精度でソフトエラーの発生率を計算するソフトエラー発生率計算装置および計算方法を提供することが課題となる。
【課題を解決するための手段】
【００２０】
本発明の第１の視点に係るソフトエラー発生率計算方法は、半導体集積回路におけるソフトエラーの発生率を計算する方法であって、ファネリング現象が発生した拡散層を起点とし、寄生バイポーラ効果が発生し得るウェルに沿った距離を限界距離として算出する距離算出工程と、荷電粒子の通過によってファネリング現象が発生した拡散層からウェルに沿った限界距離以内にオフ状態のトランジスタが存在する場合には、該トランジスタを含むセルにおいてソフトエラーが発生したものと判定する工程と、を含む。
【００２１】
本発明の第２の視点に係るプログラムは、半導体集積回路におけるソフトエラーの発生率を計算するためのプログラムであって、ファネリング現象が発生した拡散層を起点とし、寄生バイポーラ効果が発生し得るウェルに沿った距離を限界距離として算出する距離算出処理と、荷電粒子の通過によってファネリング現象が発生した拡散層からウェルに沿った限界距離以内にオフ状態のトランジスタが存在する場合には、該トランジスタを含むセルにおいてソフトエラーが発生したものと判定する処理と、をコンピュータに実行させる。
【００２２】
本発明の第３の視点に係るソフトエラー発生率計算装置は、半導体集積回路におけるソフトエラーの発生率を計算するソフトエラー発生率計算装置であって、ファネリング現象が発生した拡散層を起点とし、寄生バイポーラ効果が発生し得るウェルに沿った距離を限界距離として算出する距離算出部と、荷電粒子の通過によってファネリング現象が発生した拡散層からウェルに沿った前記限界距離以内にオフ状態のトランジスタが存在する場合には、該トランジスタを含むセルにおいてソフトエラーが発生したものと判定する判定部と、を備える。
【発明の効果】
【００２３】
本発明に係るソフトエラー発生率計算装置および計算方法、ならびにプログラムによると、寄生バイポーラ効果によってソフトエラーが発生し得る限界距離を算出し、ファネリング現象が発生した拡散層からウェルに沿った限界距離以内にオフ状態のトランジスタが存在するかどうかを判定することによって、ソフトエラー発生率の計算において、寄生バイポーラ効果に起因するＳＥＵを考慮することができる。したがって、本発明に係るソフトエラー発生率計算装置および計算方法、ならびにプログラムによると、高い精度でソフトエラーの発生率を計算することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施形態に係るソフトエラー発生率計算方法を示すフローチャートである。
【図２】本発明の実施例に係るソフトエラー発生率計算装置の構成を示すブロック図である。
【図３】本発明の実施例に係るソフトエラー発生率計算方法により、ＳＥＵおよびＭＣＵの検出を行うためのフローチャートである。
【図４】本発明の実施例に係るソフトエラー発生率計算方法により、ＳＥＵの検出を行うためのフローチャートである。
【図５】ＬＥＴおよびｄｔａｐに依存する限界距離のデータベースの一例を示す図である。
【図６】ＳＥＵおよびＭＣＵを検出する従来の方法を示すフローチャートである。
【図７】収集電荷量に基づいてＳＥＵを検出する従来の方法を示すフローチャートである。
【図８】ファネリング現象について説明するための模式図である。
【図９】荷電粒子の通過によって離れた位置のトランジスタにおいて発生する、寄生バイポーラ効果を説明するための模式図である。
【発明を実施するための形態】
【００２５】
本発明の実施形態にソフトエラー発生率計算方法について、図面を参照して説明する。図１は、本実施形態に係るソフトエラー発生率計算方法を示すフローチャートである。
【００２６】
図１を参照すると、ソフトエラー発生率計算方法は、ファネリング現象が発生した拡散層を起点とし、寄生バイポーラ効果が発生し得るウェルに沿った距離を限界距離として算出する距離算出工程（ステップＳ１）と、荷電粒子の通過によってファネリング現象が発生した拡散層からウェルに沿った限界距離以内にオフ状態のトランジスタが存在する場合には、該トランジスタを含むセルにおいてソフトエラーが発生したものと判定する工程（ステップＳ２）と、を含む。これにより、ソフトエラーの発生率の計算において、寄生バイポーラ効果に起因するＳＥＵを考慮することができる。したがって、本実施形態に係るソフトエラー発生率計算方法によると、高い精度でソフトエラーの発生率を計算することができる。
【００２７】
また、上記の距離算出工程（ステップＳ１）において、荷電粒子の軌道に沿った単位長さあたりに生成される電荷量、荷電粒子の通過によってファネリング現象を起こす拡散層の空乏層内部に生成される電荷量、寄生バイポーラ効果が発生する位置とウェルタップとの距離、ファネリング現象を起こす拡散層とウェルタップとの距離、及び、ファネリング現象を起こす拡散層の大きさのうちの少なくともいずれかに対する前記限界距離の依存性を表したデータベースを参照するようにしてもよい。
【００２８】
さらに、ソフトエラー発生率計算方法は、複数のセルにおいてソフトエラーが起きたか否かを判定する工程を含むようにしてもよい。このとき、ＭＣＵの発生率、および、ＭＣＵが起きたときのセルの位置パターンの分布について正確な予測が可能となる。
【００２９】
また、ソフトエラー発生率計算方法は、モンテカルロ法により上記の荷電粒子のエネルギー及び軌道を決定する工程を含むようにしてもよい。
【実施例】
【００３０】
本発明の実施例に係るソフトエラー発生率計算装置について、図面を参照して説明する。図２は、本実施例に係るソフトエラー発生率計算装置１００の構成を示すブロック図である。
【００３１】
図２を参照すると、ソフトエラー発生率計算装置１００は、演算装置１０１および記憶装置１０２を備える。演算装置１０１は、ソフトエラー率計算部２０１、荷電粒子軌道・エネルギー計算部２０２、電荷収集発生検知部２０３、収集電荷量計算部２０４、ファネリング現象発生検知部２０５、および限界距離計算部２０６を備える。記憶装置１０２は、レイアウトデータ３０１、荷電粒子データ３０２、有感度領域データ３０３および３０４、ならびに限界距離データベース３０５を記憶する。
【００３２】
ソフトエラー率計算部２０１は、荷電粒子軌道・エネルギー計算部２０２、電荷収集発生検知部２０３、収集電荷量計算部２０４、ファネリング現象発生検知部２０５、および限界距離計算部２０６を用いて、ソフトエラー発生率を算出する。荷電粒子軌道・エネルギー計算部２０２は、モンテカルロ法のような統計的計算手法を用いて、様々な軌道およびエネルギーを有する多数の荷電粒子を発生させる。ソフトエラー率計算部２０１は、発生した荷電粒子のうちのＳＥＵおよびＭＣＵを発生させるイベントを検出し、各荷電粒子の発生確率によって重み付けしてカウントし、ＳＥＵおよびＭＣＵの発生率を算出する。
【００３３】
図３は、本実施例に係るソフトエラー発生率計算方法により、ＳＥＵおよびＭＣＵの検出を行うためのフローチャートである。図３を参照すると、荷電粒子の軌道およびエネルギーの設定（ステップＳ１１）、ならびに、収集電荷量によるＳＥＵの検出（ステップＳ１２）は、従来と同様の手順（図６）を用いれば十分である。電荷収集発生検知部２０３は、有感度領域データ３０３を参照し、有感度領域内を荷電粒子が通過したか否かを検知する。また、収集電荷量計算部２０４は、有感度領域内で発生した電荷量を求める。なお、電荷量を求める方法は、拡散層への収集電荷量を求めるものであればどのような方法であっても良い。
【００３４】
次に、寄生バイポーラ効果が発生する限界距離を用いたＳＥＵの検出を行う（ステップＳ１３）。ステップＳ１３における処理の詳細は図４に示されている。図４は、本実施例に係るソフトエラー発生率計算方法により、ＳＥＵの検出を行うためのフローチャートである。
【００３５】
図４を参照すると、ファネリング現象発生検知部２０５は、荷電粒子が通過したセルについて、ファネリング現象が発生したか否かを判定する（ステップＳ２１）。図２を参照すると、ファネリング現象発生検知部２０５は、有感度領域データ３０４を参照し、有感度領域内を荷電粒子が通過するか否かを検知する。ファネリング現象は、拡散層周辺に形成される空乏層内に電荷が生成され、その電子と正孔が電界によって逆方向に移動して分極が起きることによって発生する。したがって、有感度領域データ３０４は、空乏層領域とその周辺領域を有感度領域として定義したものであることが好ましい。周辺領域を設ける理由は、電子正孔対が荷電粒子の軌道の周りに空間的な広がりを持って発生することから、荷電粒子が空乏層を少し離れて通過した場合であっても空乏層内に電荷が発生することを考慮するためである。ここでは、有感度領域を通過するか否かによりファネリング現象の発生を検知するものとしたが、空乏層内に発生する電荷量を算出して所定の電荷量以上である場合にはファネリング現象が起きるものと判定してもよい。
【００３６】
次に、限界距離計算部２０６は、ファネリング現象を起こした拡散層を起点として、どの距離まで寄生バイポーラ効果が発生するかを表す限界距離を算出する（ステップＳ２２）。図２を参照すると、限界距離計算部２０６は、限界距離データベース３０５を参照して限界距離を算出する。
【００３７】
ところで、限界距離はトランジスタの構造によって一意に定まるものではない。例えば、荷電粒子の軌道に沿って単位長さあたりに生成される電荷量は線エネルギー付与（Ｌｉｎｅａｒ  Ｅｎｅｒｇｙ  Ｔｒａｎｓｆｅｒ、ＬＥＴ）に依存する。すなわち、ＬＥＴによって空乏層内に生成される電荷量が変わり、分極の度合いも変化するからである。
【００３８】
また、限界距離は、寄生バイポーラ効果が発生する位置とウェルタップ（ウェル電位を固定するために設ける電極）との距離（以下、「ｄｔａｐ」とする。）にも依存する。寄生バイポーラ効果はウェル電位が変動することによって生じるが、ウェルタップが近くにある場合には電位変動が抑制されるため、寄生バイポーラ効果が生じにくくなるからである。
【００３９】
図５は、ＬＥＴおよびｄｔａｐに依存する限界距離データベース３０５の一例を示す図である。図５においては、限界距離をＬｂｉｐと表記している。予めデバイスシミュレーションによって、ｉ番目のＬＥＴ値であるＬＥＴ（ｉ）とｊ番目のｄｔａｐ値であるｄｔａｐ（ｊ）に対応する限界距離Ｌｂｉｐ（ｉ、ｊ）を求めておいて、限界距離の算出（ステップＳ２２）においては、補間によって限界距離を求めるようにしてもよい。
【００４０】
デバイスシミュレーションによって限界距離データベース３０５を作成する方法として、例えば、ＬＥＴおよびｄｔａｐを固定し、ファネリング現象を発生させる拡散層からの距離を変えつつトランジスタを配置した構造に対するシミュレーションを行い、エラーが起きる限界の位置を求めるようにしてもよい。エラーが起きるか否かの判定方法として、トランジスタの電荷収集拡散層に収集される電荷量が一定以上となったか否かに基づいて判定してもよいし、トランジスタの周辺の回路を含めたｍｉｘｅｄ−ｍｏｄｅのデバイスシミュレーションを実行して状態の反転が発生したか否かに基づいて判定するようにしてもよい。
【００４１】
次に、ファネリング現象が発生したセルの周囲のセルについて、電荷収集拡散層を含むトランジスタ、すなわち寄生バイポーラ効果を起こす可能性があるトランジスタが、ファネリング現象が発生した拡散層からウェルに沿った限界距離以内に存在するか否かを判定する（ステップＳ２３）。かかるトランジスタが存在する場合には（ステップＳ２３のＹｅｓ）、周囲のセルにおけるＳＥＵの発生を記録する（ステップＳ２４）。なお、寄生バイポーラ効果を起こす可能性があるトランジスタごとにｄｔａｐの値は異なることから、限界距離がｄｔａｐに依存するモデルを用いる場合には、個々のトランジスタ毎に限界距離を算出する。
【００４２】
上述のように、限界距離のｄｔａｐに対する依存性は、ウェルタップに寄生バイポーラ効果を抑える効能があることを反映したものである。一方、ウェルタップはウェルに沿った電位歪みの伝播を抑えることから、ｄｔａｐの代わりに、ファネリングが起きた拡散層とウェルタップとの距離に対する限界距離の依存性を考慮してもよい。また、限界距離のＬＥＴに対する依存性の代わりに、ファネリング現象が生じる拡散層の空乏層内に発生した電荷量に対する限界距離の依存性を考慮してもよい。
【００４３】
ＬＥＴおよびｄｔａｐ以外に限界距離に影響を及ぼし得るパラメータとして、ファネリング現象を起こす拡散層の大きさが挙げられる。このパラメータも考慮して、限界距離データベース３０５を３次元以上のテーブルとしてもよい。しかし、ＬＥＴおよびｄｔａｐに対する限界距離の依存性と比較すると、かかるパラメータに対する限界距離の依存性は小さいものと考えられることから、ＬＥＴおよびｄｔａｐに対する依存性から導出された限界距離に対し、拡散層の大きさに依存した補正係数を乗じることによって限界距離を算出するようにしてもよい。距離限界データベース３０５を構築する手間が削減され、距離限界データベース３０５の容量も少なくなるからである。
【００４４】
図２のステップＳ１３において、図３のフローチャートに従った場合には、ファネリング現象が発生した周辺のセルにおいて、寄生バイポーラ効果によって生じたＳＥＵも検出される。
【００４５】
次に、２以上のセルにおいてＳＥＵが検出されたか否かを判定し（ステップＳ１４）、２以上のセルでＳＥＵが検出された場合には（ステップＳ１４のＹｅｓ）、ＭＣＵの発生を記録する（ステップＳ１５）。ここで、ＭＣＵが起きた場合には、これらのセルの位置関係を記録しておくこともできる。
【００４６】
図３のフローチャートにおいては、ＭＣＵの検出（ステップＳ１５）の工程までを示している。一方、ＤＲＡＭやＳＲＡＭなどのメモリ回路においてエラーを起こしたセルが同一ワード内であるか否かを検出する工程をさらに追加することによって、いわゆるマルチビットエラーのエラーイベントを検出することもできる。すなわち、本実施例に係る方法は、マルチビットエラーの発生率の算出にも容易に適用することができる。
【００４７】
本実施例に係るソフトエラー発生率計算装置によると、寄生バイポーラ効果によってウェル沿いの周辺セルでエラーが発生するイベントを考慮したＭＣＵの発生率およびセルの位置パターンの発生頻度を算出することができ、従来よりも精度の高い発生率の算出が可能となる。また、ファネリング現象が生じた周囲のセルにおいて、寄生バイポーラ効果によるＳＥＵの発生を検知するという本実施例の方法は、限界距離という特性量に基づく簡便なものであり、計算の負荷が軽いことから、数十万ないし数百万回に及ぶ試行を繰り返すモンテカルロ法によってソフトエラーの発生率を計算する際にも適用することができる。
【００４８】
以上の記載は実施例に基づいて行ったが、本発明は、上記実施例に限定されるものではない。
【符号の説明】
【００４９】
１  半導体基板
２、７、８  拡散層
３  軌道
４  等電位線
５  ゲート
６  矢印
１００  ソフトエラー発生率計算装置
１０１  演算装置
１０２  記憶装置
２０１  ソフトエラー率計算部
２０２  荷電粒子軌道・エネルギー計算部
２０３  電荷収集発生検知部
２０４  収集電荷量計算部
２０５  ファネリング現象発生検知部
２０６  限界距離計算部
３０１  レイアウトデータ
３０２  荷電粒子データ
３０３、３０４  有感度領域データ
３０５  限界距離データベース
【図１】
2010205048.tif 000003
【図２】
2010205048.tif 000004
【図３】
2010205048.tif 000005
【図４】
2010205048.tif 000006
【図５】
2010205048.tif 000007
【図６】
2010205048.tif 000008
【図７】
2010205048.tif 000009
【図８】
2010205048.tif 000010
【図９】
2010205048.tif 000011