(57)【要約】      （修正有）【課題】デポジッション膜を形成することなく、ゲートとコンタクトのショートを抑制する不揮発性半導体記憶装置を提供する。【解決手段】不揮発性半導体記憶装置１のコントロールゲート１４を、フローティングゲート１３側に位置する第１側面と、第１側面の反対に位置する第２側面と、コントロールゲート１４の第１側面側の上部に形成されたシリサイド領域２２と、コントロールゲート１４の第２側面側の上部に形成された突出部８とを含むように構成する。そのサイドウォール絶縁膜２１は、シリサイド領域２２を覆うことなく突出部８の少なくとも一部を被覆する第１部分と、第１部分から連続的に設けられ、第２側面に接触して第２側面を被覆する第２部分とを含むものとする。【選択図】図３
2010283187.tif 000002
【特許請求の範囲】
【請求項１】
ゲート絶縁膜を介して基板の上に設けられるフローティングゲートと、
前記基板の上に設けられ、トンネル絶縁膜を介して前記フローティングゲートの隣に配置されるコントロールゲートと、
前記コントロールゲートの側面を覆うように設けられるサイドウォール絶縁膜と、
を具備し、
前記コントロールゲートは、
前記フローティングゲート側に位置する第１側面と、
前記第１側面の反対に位置する第２側面と、
前記コントロールゲートの前記第１側面側の上部に形成されたシリサイド領域と、
前記コントロールゲートの前記第２側面側の上部に形成された突出部と
を含み、
前記サイドウォール絶縁膜は、
前記シリサイド領域を覆うことなく前記突出部の少なくとも一部を被覆する第１部分と、
前記第１部分から連続的に設けられ、前記第２側面に接触して前記第２側面を被覆する第２部分と
を含む
不揮発性半導体記憶装置。
【請求項２】
請求項１に記載の不揮発性半導体記憶装置において、
前記突出部は、
前記突出部の前記フローティングゲート側の側面として構成される第１領域と、
前記第１領域の反対に位置し、前記第２側面と一体的な面として構成される第２領域と
を含み、
前記サイドウォール絶縁膜の前記第１部分は、
前記第１領域を被覆し、
前記サイドウォール絶縁膜の前記第２部分は、
前記第２領域と前記第２側面とを被覆する
不揮発性半導体記憶装置。
【請求項３】
請求項２に記載の不揮発性半導体記憶装置において、
前記基板と前記第１側面とに直角な面で前記コントロールゲートを切断したときに、
前記突出部の断面は、
前記第１領域に対応する第１辺と、
前記第２領域に対応する第２辺と、
前記第１辺と前記第２辺との間の頂点と
を含み、
前記サイドウォール絶縁膜は、
前記頂点を露出すること無く前記突出部を覆う
不揮発性半導体記憶装置。
【請求項４】
請求項３に記載の不揮発性半導体記憶装置において、
前記サイドウォール絶縁膜は、
前記第１部分の表面と前記コントロールゲートの表面とが交差する位置に対応する第１端部を含み、
前記シリサイド領域は、
前記第１端部から前記第１側面までの前記コントロールゲートの上面に設けられる
不揮発性半導体記憶装置。
【請求項５】
請求項４に記載の不揮発性半導体記憶装置において、
前記サイドウォール絶縁膜は、
前記第２部分の表面と前記基板の表面とが交差する位置に対応する第２端部を含み、前記辺を露出することなく、前記第１端部から前記第２端部まで構成される
不揮発性半導体記憶装置。
【請求項６】
（ａ）基板の上に、ゲート絶縁膜とフローティングゲート用導電体膜とを順に形成し、前記フローティングゲート用導電体膜の上に、サイドウォール形状のスペーサー絶縁膜を向かい合わせて形成する工程と、
（ｂ）前記スペーサー絶縁膜をマスクとして作用させて、前記スペーサー絶縁膜の間のフローティングゲート用導電体膜と前記ゲート絶縁膜とを除去し、前記スペーサー絶縁膜の間の前記基板の表面付近に拡散層を形成した後、前記スペーサー絶縁膜の間を導電物質で埋める工程と、
（ｃ）前記スペーサー絶縁膜をマスクとして作用させて、前記スペーサー絶縁膜の外側の前記フローティングゲート用導電体膜を、選択的に除去してフローティングゲートを形成し、前記フローティングゲート、前記スペーサー絶縁膜および前記導電物質を覆うトンネル絶縁膜を形成する工程と、
（ｄ）前記トンネル絶縁膜の上にコントロールゲート用導電体膜を形成した後、前記コントロールゲート用導電体膜を覆う第１絶縁膜を形成し、前記フローティングゲート、前記スペーサー絶縁膜および前記導電物質の上の前記第１絶縁膜を除去して前記コントロールゲート用導電体膜の表面を部分的に露出する工程と、
（ｅ）前記コントロールゲート用導電体膜と前記第１絶縁膜との境界付近を残留させるように、前記コントロールゲート用導電体膜をエッチングして前記コントロールゲート用導電体膜に突出部を形成する工程と、
（ｆ）前記第１絶縁膜を除去した後、前記突出部の形状を維持したまま、前記コントロールゲート用導電体膜をエッチバックしてコントロールゲートを形成する工程と、
（ｇ）前記トンネル絶縁膜を選択的に除去した後、前記突出部を含む前記コントロールゲートを第２絶縁膜で覆い、前記第２絶縁膜をエッチバックして、前記コントロールゲートの側面と前記突出部とを被覆するサイドウォール絶縁膜を形成する工程と
を具備する
不揮発性半導体記憶装置の製造方法。
【請求項７】
請求項６に記載の不揮発性半導体記憶装置の製造方法において、さらに、
（ｈ）前記サイドウォール絶縁膜の側方の前記基板に不純物を注入して拡散層を形成する工程と、
（ｉ）前記スペーサー絶縁膜の間の前記導電物質の表面と、前記コントロールゲートの表面と、前記拡散層の表面とにシリサイドを形成する工程と
を具備する
不揮発性半導体装置の製造方法。
【請求項８】
請求項６または７に記載の不揮発性半導体記憶装置の製造方法において、
前記（ｅ）の工程は、
前記コントロールゲート用導電体膜と前記第１絶縁膜との境界付近に傾斜を形成するスロープエッチを行う工程と、
前記スロープエッチによって、前記突出部の頂点を鋭角に形成する工程と
を含む
不揮発性半導体装置の製造方法。
【請求項９】
請求項６から８の何れか１項に記載の不揮発性半導体記憶装置の製造方法において、
前記（ｆ）の工程は、
前記コントロールゲート用導電体膜をエッチバックして、前記コントロールゲートの上部に谷を形成する工程
を含む
不揮発性半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性半導体記憶装置に関し、特にサイドウォール絶縁膜を有する不揮発性半導体記憶装置に関する。
【背景技術】
【０００２】
電源を切った場合においても記憶内容が消えないという特性を有する不揮発性半導体記憶装置として、スプリットゲート型のメモリセルを有する不揮発性半導体記憶装置（以下、スプリットゲート型不揮発性半導体記憶装置と記載する）が知られている（例えば、特許文献１参照。）。
【０００３】
特許文献１に記載されているように、スプリットゲート型不揮発性半導体記憶装置には、複数のメモリセルが配置されている。スプリットゲート型不揮発性半導体記憶装置の面積を増加させること無く、記憶容量を増大することが要求されている。例えば、接続コンタクトとメモリセルとの間隔を縮小することで、記憶装置を微細化する技術が知られている。
【０００４】
接続コンタクトとメモリセルとの間隔が狭いと、コンタクトホールの形成において、ミスアライメントが生じたときに、ゲートとコンタクトとが接触してしまうことがある。ゲートとコンタクトとがショートしないようにする技術が知られている（例えば、特許文献２参照。）。
【０００５】
特許文献２に記載の技術は、ゲートの周りに形成され、そのゲートの表面よりも高いデポジッション膜または絶縁膜と、そのデポジッション膜または絶縁膜を覆うようなサイドウォールとを備えている。そのサイドウォールは、そのサイドウォールを覆う層間絶縁膜よりもエッチングレートが遅い。従来の技術では、コンタクトホールのミスアライメントが生じた場合であっても、サイドウォールがエッチングされることなく残り、これによってゲートとコンタクトのショートを抑制している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−１７９７３６号公報
【特許文献２】特開平１１−３４０３２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１に記載のスプリットゲート型の不揮発性半導体記憶装置に、特許文献２に記載の技術を適用した場合、コントロールゲートの側面にデポジッション膜を形成し、さらに、そのデポジッション膜を覆うサイドウォールを形成することになる。
【０００８】
そのデポジッション膜には、カーボンが含まれている。そのサイドウォール絶縁膜の形成には、数百度の熱が加わる。そのため、サイドウォールの形成時に、デポジッション膜に含まれたカーボンが、絶縁膜形成装置を汚染してしまうことがある。
【０００９】
本発明が解決しようとする課題は、デポジッション膜を形成することなく、ゲートとコンタクトのショートを抑制する技術を提供することにある。
【課題を解決するための手段】
【００１０】
以下に、［発明を実施するための形態］で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、［特許請求の範囲］の記載と［発明を実施するための形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１１】
上記の課題を解決するために、ゲート絶縁膜（１５）を介して基板（６）（７）の上に設けられるフローティングゲート（１３）と、前記基板（６）（７）の上に設けられ、トンネル絶縁膜（１６）を介して前記フローティングゲート（１３）の隣に配置されるコントロールゲート（１４）と、前記コントロールゲート（１４）の側面を覆うように設けられるサイドウォール絶縁膜（２１）とを具備する不揮発性半導体記憶装置を構成する。
【００１２】
ここで、前記コントロールゲート（１４）は、前記フローティングゲート（１３）側に位置する第１側面と、前記第１側面の反対に位置する第２側面と、前記コントロールゲート（１４）の前記第１側面側の上部に形成されたシリサイド領域（２２）と、前記コントロールゲート（１４）の前記第２側面側の上部に形成された突出部（８）とを含むことが好ましい。その上で、前記サイドウォール絶縁膜（２１）は、前記シリサイド領域（２２）を覆うことなく前記突出部（８）の少なくとも一部を被覆する第１部分と、前記第１部分から連続的に設けられ、前記第２側面に接触して前記第２側面を被覆する第２部分とを含むものとする。その突出部（８）を被覆する第１部分は、コントロールゲート（１４）上のシリサイドが異常成長したときであっても、そのシリサイドがサイドウォール絶縁膜（２１）の上まで大きくはみ出すことが無いような形状である。
【発明の効果】
【００１３】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、デポジッション膜がカーボンを含むため、サイドウォールの形成時に、絶縁膜形成装置を汚染してしまうという不具合を抑制することができる。
【００１４】
また、ＬＤＤ領域の形成において、デポジッション膜が干渉することが無い。そのため、ＬＤＤ領域を適切に形成することができる。
【図面の簡単な説明】
【００１５】
【図１】図１は、本実施形態のスプリットゲート型不揮発性半導体記憶装置１の構成を例示する斜視図である。
【図２】図２は、本実施形態のスプリットゲート型不揮発性半導体記憶装置１を上方から見たときの構成を例示する平面図である。
【図３】図３は、上述の図２におけるＡ−Ａ’断面の構成を例示する断面図である。
【図４】図４は、コントロールゲートシリサイド２２が形成される前のコントロールゲート１４における、突出領域８の構成を例示する断面図である。
【図５】図５は、本実施形態のスプリットゲート型不揮発性半導体記憶装置１を製造するための第１工程を例示する断面図である。
【図６】図６は、スプリットゲート型不揮発性半導体記憶装置１を製造するための第２工程を例示する断面図である。
【図７】図７は、スプリットゲート型不揮発性半導体記憶装置１を形成するための第３工程を例示する断面図である。
【図８】図８は、スプリットゲート型不揮発性半導体記憶装置１を形成するための第４工程を例示する断面図である。
【図９】図９は、スプリットゲート型不揮発性半導体記憶装置１を形成するための第５工程を例示する断面図である。
【図１０】図１０は、スプリットゲート型不揮発性半導体記憶装置１を形成するための第６工程を例示する断面図である。
【図１１】図１１は、スプリットゲート型不揮発性半導体記憶装置１を形成するための第７工程を例示する断面図である。
【図１２】図１２は、スプリットゲート型不揮発性半導体記憶装置１を形成するための第８工程を例示する断面図である。
【図１３】図１３は、スプリットゲート型不揮発性半導体記憶装置１を形成するための第９工程を例示する断面図である。
【図１４】図１４は、スプリットゲート型不揮発性半導体記憶装置１を形成するための第１０工程を例示する断面図である。
【図１５】図１５は、スプリットゲート型不揮発性半導体記憶装置１を形成するための第１１工程を例示する断面図である。
【図１６】図１６は、スプリットゲート型不揮発性半導体記憶装置１を形成するための第１２工程を例示する断面図である。
【図１７】図１７は、スプリットゲート型不揮発性半導体記憶装置１を形成するための第１３工程を例示する断面図である。
【図１８】図１８は、スプリットゲート型不揮発性半導体記憶装置１を形成するための第１４工程を例示する断面図である。
【図１９】図１９は、スプリットゲート型不揮発性半導体記憶装置１を形成するための第１５工程を例示する断面図である。
【図２０】図２０は、スプリットゲート型不揮発性半導体記憶装置１を形成するための第１６工程を例示する断面図である。
【図２１】図２１は、本比較例におけるスプリットゲート型不揮発性半導体記憶装置１の構成を例示する平面図である。
【図２２】図２２は、本比較例におけるスプリットゲート型不揮発性半導体記憶装置１の構成を例示する断面図である。
【図２３】図２３は、本比較例におけるスプリットゲート型不揮発性半導体記憶装置１の構成を例示する斜視図である。
【図２４】図２４は、突出領域８を備えていない不揮発性半導体記憶素子１０１の構成を例示する平面図である。
【図２５】図２５は、不揮発性半導体記憶素子１０１の構成を例示する断面図である。
【図２６】図２６は、不揮発性半導体記憶素子１０１の構成を例示する斜視図である。
【図２７】図２７は、第２実施形態のスプリットゲート型不揮発性半導体記憶装置１の構成を例示する断面図である。
【図２８】図２８は、第２実施形態における記憶素子２の突出領域８の構成を例示する断面図である。
【図２９】図２９は、第２実施形態のスプリットゲート型不揮発性半導体記憶装置１を製造するための、第１追加工程を例示する断面図である。
【図３０】図３０は、その第１追加工程における突出領域８の状態を例示する断面図である。
【図３１】図３１は、第２実施形態の記憶素子２を形成するための第２追加工程を例示する断面図である。
【図３２】図３２は、第２実施形態の記憶素子２を形成するための第３追加工程を例示する断面図である。
【図３３】図３３は、第３実施形態のスプリットゲート型不揮発性半導体記憶装置１における、第１変更工程を例示する断面図である。
【図３４】図３４は、第３実施形態のスプリットゲート型不揮発性半導体記憶装置１における、第２変更工程を例示する断面図である。
【発明を実施するための形態】
【００１６】
［第１実施形態］
以下、本発明の実施の形態を図面に基づいて説明する。なお、実施の形態を説明するための図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１７】
図１は、本実施形態のスプリットゲート型不揮発性半導体記憶装置１の構成を例示する斜視図である。スプリットゲート型不揮発性半導体記憶装置１は、基板の上に形成された複数の記憶素子２を備えている。それら複数の記憶素子２は、素子分離３によって分離されている。記憶素子２は、１ビット記憶セル２ａと１ビット記憶セル２ｂとを含んでいる。１ビット記憶セル２ａと１ビット記憶セル２ｂとは、同時的に形成され、対称な構造を有している。また、記憶素子２は、接続コンタクト４を介して配線５に接続されている。
【００１８】
図２は、本実施形態のスプリットゲート型不揮発性半導体記憶装置１を上方から見たときの構成を例示する平面図である。図２には、本実施形態のスプリットゲート型不揮発性半導体記憶装置１に対する理解を容易にするために、層間絶縁膜を省略している。図２を参照すると、スプリットゲート型不揮発性半導体記憶装置１は、基板に形成された素子分離３によって分離された複数の記憶素子２を備えている。記憶素子２は、１ビット記憶セル２ａと１ビット記憶セル２ｂとを含み、その間には、各々に共通の第１ソース／ドレイン拡散層１１（図示されず）が設けられている。スプリットゲート型不揮発性半導体記憶装置１は、ソース／ドレイン拡散層シリサイド２４と、コントロールゲートサイドウォール２１と、コントロールゲートシリサイド２２と、トンネル絶縁膜１６と、スペーサー絶縁膜１７と、ソースプラグシリサイド２３とを含んでいる。また、記憶素子２の上層には、配線５が設けられている。その配線５は、接続コンタクト４を介してソース／ドレイン拡散層シリサイド２４に接続されている。
【００１９】
図３は、上述の図２におけるＡ−Ａ’断面の構成を例示する断面図である。図３に示されているように、記憶素子２は、半導体基板６に形成されたウェル７に設けられている。ウェル７には、第１ソース／ドレイン拡散層１１と第２ソース／ドレイン拡散層１２とが設けされている。第１ソース／ドレイン拡散層１１は、１ビット記憶セル２ａと１ビット記憶セル２ｂに共通に設けられている。第２ソース／ドレイン拡散層１２の上には、ソース／ドレイン拡散層シリサイド２４が、形成されている。そのソース／ドレイン拡散層シリサイド２４は、接続コンタクト４を介して配線５に接続されている。
【００２０】
記憶素子２は、フローティングゲート１３と、コントロールゲート１４とを備えている。フローティングゲート１３とウェル７との間には、ゲート絶縁膜１５が設けられている。コントロールゲート１４とウェル７との間には、トンネル絶縁膜１６が設けられている。また、そのトンネル絶縁膜１６は、フローティングゲート１３とコントロールゲート１４との間に、ウェル７の面に対して垂直な方向に形成されている。そのトンネル絶縁膜１６は、コントロールゲート１４の側面に沿って、コントロールゲート１４の上部まで形成されている。
【００２１】
フローティングゲート１３の上には、スペーサー絶縁膜１７が設けられている。第１ソース／ドレイン拡散層１１の上には、ソースプラグ１８が設けられ、そのソースプラグ１８の上には、ソースプラグシリサイド２３が形成されている。そのソースプラグ１８とフローティングゲート１３との間には、フローティングゲートサイドウォール１９が設けられている。
【００２２】
記憶素子２のコントロールゲート１４の上には、コントロールゲートシリサイド２２が形成されている。また、コントロールゲート１４の、接続コンタクト４側の側面には、コントロールゲートサイドウォール２１が設けられている。ここにおいて、図３に示されているように、コントロールゲート１４は、突出領域８を含んでいる。また、コントロールゲートサイドウォール２１は、突出領域８の上部と、コントロールゲートシリサイド２２側の側面とを覆うように設けられている。
【００２３】
図４は、コントロールゲートシリサイド２２が形成される前のコントロールゲート１４における、突出領域８の構成を例示する断面図である。図４を参照すると、本実施形態の記憶素子２において、コントロールゲート１４の突出領域８は、第１側面８ａと第２側面８ｂとを含んでいる。コントロールゲートサイドウォール２１は、その第１側面８ａと第２側面８ｂとの両方を覆い、かつ、その突出領域８の頂点を覆っている。これによって、本実施形態のコントロールゲートサイドウォール２１は、コントロールゲート１４の上にコントロールゲートシリサイド２２を形成したときに、そのコントロールゲートシリサイド２２がコントロールゲートサイドウォール２１を超えて接続コンタクト４側に成長することを抑制している。
【００２４】
以下に、図面を参照して、本実施形態のスプリットゲート型不揮発性半導体記憶装置１を製造する製造工程について説明を行う。以下の説明において用いる断面図は、スプリットゲート型不揮発性半導体記憶装置１の製造過程の半導体材料における、上述のＡ−Ａ’断面に対応する位置を表しているものとする。
【００２５】
図５は、本実施形態のスプリットゲート型不揮発性半導体記憶装置１を製造するための第１工程を例示する断面図である。図５を参照すると、その第１工程において、半導体基板６にウェル７を形成した後、そのウェル７の上に、第１絶縁膜３１と第１ポリシリコン膜３２を順に成膜する。そして、その、第１ポリシリコン膜３２の上に、開口部３４を有する窒化膜３３を形成する。
【００２６】
図６は、スプリットゲート型不揮発性半導体記憶装置１を製造するための第２工程を例示する断面図である。図６を参照すると、その第２工程において、開口部３４によって露出している第１ポリシリコン膜３２の表面をエッチングして、スロープ部３５を形成する。そのスロープ部３５は、窒化膜３３の側面付近を斜めに削るようなエッチング（スロープエッチング）によって形成される。
【００２７】
図７は、スプリットゲート型不揮発性半導体記憶装置１を形成するための第３工程を例示する断面図である。図７を参照すると、その第７工程では、スペーサー絶縁膜１７が構成される。まあ、そのスペーサー絶縁膜１７によって、開口部３４の幅が狭くなり、開口部３４ａとなる。その第３工程においては、窒化膜３３の上面と側面とを覆い、かつ、開口部３４によって露出している第１ポリシリコン膜３２とを覆うような絶縁膜（例えば、酸化膜）を、形成する。その後、その絶縁膜をエッチバックすることによって、スペーサー絶縁膜１７を形成する。図７に示されているように、スペーサー絶縁膜１７は、窒化膜３３の側面にサイドウォール状に形成される。その後、その第３工程において、スペーサー絶縁膜１７をマスクとして作用させて第１ポリシリコン膜３２を除去する。第１絶縁膜３１の表面を露出する。
【００２８】
図８は、スプリットゲート型不揮発性半導体記憶装置１を形成するための第４工程を例示する断面図である。図８を参照すると、その第４工程では、フローティングゲートサイドウォール１９と第１ソース／ドレイン拡散層１１とが構成される。その第４工程において、フローティングゲートサイドウォール１９を形成するために、窒化膜３３の上面と、スペーサー絶縁膜１７の表面と、第１ポリシリコン膜３２の側面と、第１絶縁膜３１の表面とを覆うように絶縁膜（例えば、酸化膜）を形成する。その酸化膜をエッチバックすることによって、フローティングゲートサイドウォール１９を形成する。このときのエッチバックによって、その酸化膜と同時的に第１絶縁膜３１を部分的に除去し、ウェル７の表面を露出する。そして、そのウェル７に不純物を注入して第１ソース／ドレイン拡散層１１を形成する。
【００２９】
図９は、スプリットゲート型不揮発性半導体記憶装置１を形成するための第５工程を例示する断面図である。図９を参照すると、その第５工程では、スプリットゲート型不揮発性半導体記憶装置１と、酸化ポリシリコン膜３６とが構成される。その第５工程において、開口部３４ａを埋めるようにソースプラグ１８を形成する。その後、そのソースプラグ１８の表面を保護する保護膜（例えば、熱酸化膜）となる酸化ポリシリコン膜３６を形成する。
【００３０】
図１０は、スプリットゲート型不揮発性半導体記憶装置１を形成するための第６工程を例示する断面図である。図１０を参照すると、その第６工程では、フローティングゲート１３と、１５」とが構成される。その第６工程において、窒化膜３３を、除去する。その窒化膜３３が除去されことによって、第１ポリシリコン膜３２の表面が露出する。その後、スペーサー絶縁膜１７をマスクとして作用させてエッチングを行い、第１ポリシリコン膜３２を選択的に除去し、第１絶縁膜３１の表面を露出する。図１０に示されているように、このときのエッチングによって、フローティングゲート１３の鋭角部が形成される。さらに、そのスペーサー絶縁膜１７をマスクとして作用させてエッチングを行い、第１絶縁膜３１を選択的に除去する。このときのエッチングによって、スペーサー絶縁膜１７は、第１絶縁膜３１の膜厚と同程度の量だけ削られる。
【００３１】
図１１は、スプリットゲート型不揮発性半導体記憶装置１を形成するための第７工程を例示する断面図である。図１１を参照すると、その第７工程では、第２絶縁膜３７が構成される。その第７工程において、露出しているウェル７の表面と、ゲート絶縁膜１５の側面と、フローティングゲート１３の側面と、スペーサー絶縁膜１７の側面および上面と、酸化ポリシリコン膜３６の表面とを覆うように絶縁膜（例えば、酸化膜）を形成する。その第２絶縁膜３７は、後の工程において、トンネル絶縁膜１６となる。
【００３２】
図１２は、スプリットゲート型不揮発性半導体記憶装置１を形成するための第８工程を例示する断面図である。図１２を参照すると、その第８工程では、第２ポリシリコン膜３８が構成される。その第８工程おいて、第２ポリシリコン膜３８は、上述の第２絶縁膜３７の表面を覆うように形成される。本実施形態においては、第２ポリシリコン膜３８が、概ね１５００Å〜２０００Å程度の厚さであることが好ましい。
【００３３】
図１３は、スプリットゲート型不揮発性半導体記憶装置１を形成するための第９工程を例示する断面図である。図１３を参照すると、その第９工程では、第３絶縁膜３９が構成される。その第９工程において、第２ポリシリコン膜３８の表面を全体的の覆う絶縁膜（例えば、窒化膜）を形成した後、ＣＭＰ（Chemical Mechanical Polishing：科学的機械的研磨）を行う。第２ポリシリコン膜３８の上面が露出するまで、そのＣＭＰを行い、それによって、第２ポリシリコン膜３８の表面との高さと第３絶縁膜３９の表面の高さを同じにする。
【００３４】
図１４は、スプリットゲート型不揮発性半導体記憶装置１を形成するための第１０工程を例示する断面図である。図１４を参照すると、その第１０工程では、第２ポリシリコン膜３８を維持したまま、第３絶縁膜３９の高さを低くしている。その第１０工程において、上述の突出領域８を構成するため、第２ポリシリコン膜３８の湾曲部分の一部を覆うような第３絶縁膜３９を形成する。本実施形態においては、第１０工程における第３絶縁膜３９の高さ（膜厚）が、概ね１０００Å程度の厚さであることが好ましい。
【００３５】
図１５は、スプリットゲート型不揮発性半導体記憶装置１を形成するための第１１工程を例示する断面図である。図１５を参照すると、その第１１工程では、スロープ部４１を構成される。その第１１工程において、第３絶縁膜３９をマスクとして作用させてエッチングを行い、露出している第２ポリシリコン膜３８を削っていく。このとき、第３絶縁膜３９の側面に近い部分に、傾斜ができるようなエッチング（スロープエッチング）を行い、スロープ部４１を形成する。
【００３６】
図１６は、スプリットゲート型不揮発性半導体記憶装置１を形成するための第１２工程を例示する断面図である。図１６を参照すると、その第１２工程では、初期突出領域８ｃが構成される。その第１２工程において、第２ポリシリコン膜３８を維持したまま、第３絶縁膜３９の除去が行われる。このとき、スロープ部４１の傾斜も維持されたまま、第３絶縁膜３９が除去される。また、上述の第１０工程で、第３絶縁膜３９が覆っていた第２ポリシリコン膜３８の湾曲部分が露出する。これによって、後の工程によって、突出領域８となるための、初期突出領域８ｃが構成される。
【００３７】
図１７は、スプリットゲート型不揮発性半導体記憶装置１を形成するための第１３工程を例示する断面図である。図１７を参照すると、その第１３工程では、コントロールゲート１４とトンネル絶縁膜１６とが構成される。その第１３工程において、第２ポリシリコン膜３８をエッチバックして、コントロールゲート１４を形成する。そのコントロールゲート１４は、フローティングゲート１３、ゲート絶縁膜１５およびスペーサー絶縁膜１７の側面に形成されている第２絶縁膜３７に接するように形成される。換言すると、そのコントロールゲート１４は、垂直方向の第２絶縁膜３７の側面に、サイドウォール状に形成される。また、このとき、コントロールゲート１４が形成される領域以外の第２ポリシリコン膜３８が除去され、その領域の第２絶縁膜３７の表面を露出する。その後、露出している第２絶縁膜３７を除去し、ウェル７の表面と、スペーサー絶縁膜１７の上面の一部と、酸化ポリシリコン膜３６の表面とを露出する。この処理によって、トンネル絶縁膜１６が形成される。
【００３８】
図１７に示されているように、題１３工程において、上述の初期突出領域８ｃの形状に起因する突出領域８がコントロールゲート１４に形成される。換言すると、第１３工程において、コントロールゲート１４の上部に凹んだ部分が形成される。
【００３９】
図１８は、スプリットゲート型不揮発性半導体記憶装置１を形成するための第１４工程を例示する断面図である。図１８を参照すると、その第１４工程では、酸化膜４２が構成される。その第１４工程において、酸化膜４２は、露出していたウェル７の表面と、コントロールゲート１４と、スペーサー絶縁膜１７と、酸化ポリシリコン膜３６とを覆うように形成される。本実施形態において、酸化膜４２は、概ね１０００Å程度の厚さであることが好ましい。
【００４０】
図１９は、スプリットゲート型不揮発性半導体記憶装置１を形成するための第１５工程を例示する断面図である。図１９を参照すると、その第１５工程では、コントロールゲートサイドウォール２１が構成される。その第１５工程において、酸化膜４２をエッチバックして、コントロールゲート１４の側面にコントロールゲートサイドウォール２１を形成する。図１９に示されているように、コントロールゲートサイドウォール２１は、第２側面８ｂを覆い、かつ、第１側面８ａを覆うように形成される。換言すると、コントロールゲートサイドウォール２１
は、第１側面８ａに対するサイドウォールとして機能する部分と、第２側面８ｂに対するサイドウォールとして機能する部分とを含んでいる。
【００４１】
また、その第１５工程において、コントロールゲート１４の上面と、ウェル７の表面とが、部分的に露出する。さらに、酸化膜４２がエッチバックされるときに、同時的に酸化ポリシリコン膜３６が除去され、ソースプラグ１８の表面が露出する。
【００４２】
図２０は、スプリットゲート型不揮発性半導体記憶装置１を形成するための第１６工程を例示する断面図である。図２０を参照すると、その第１６工程では、第２ソース／ドレイン拡散層１２が形成された後、コントロールゲートシリサイド２２、ソースプラグシリサイド２３およびソース／ドレイン拡散層シリサイド２４が構成される。その第１６工程において、コントロールゲートサイドウォール２１をマスクとして作用させ、ウェル７に不純物を注入して、第２ソース／ドレイン拡散層１２を形成する。その後、第２ソース／ドレイン拡散層１２、コントロールゲート１４およびソースプラグ１８の表面をシリサイド化して、コントロールゲートシリサイド２２、ソースプラグシリサイド２３およびソース／ドレイン拡散層シリサイド２４を形成する。
【００４３】
図２０に示されているように、コントロールゲートサイドウォール２１は、第１側面８ａを覆うように形成されている。そのため、コントロールゲートシリサイド２２が異常成長した場合でも、突出領域８の近傍でその成長が停止させることができる。
【００４４】
［比較例］
以下に、本実施形態のスプリットゲート型不揮発性半導体記憶装置１の作用効果を明確にするための比較例について説明を行う。なお、以下の説明に用いる図２１から図２６は、本実施形態のスプリットゲート型不揮発性半導体記憶装置１に対する理解を容易にするために、層間絶縁膜を省略している。
【００４５】
図２１は、本比較例におけるスプリットゲート型不揮発性半導体記憶装置１の構成を例示する平面図である。図２１は、本実施形態のスプリットゲート型不揮発性半導体記憶装置１の製造工程において、コントロールゲートシリサイド２２の異常成長が発生し、かつ、接続コンタクト４の形成位置に若干のずれ（目ズレ）が生じた場合のスプリットゲート型不揮発性半導体記憶装置１の構成を例示している。
【００４６】
図２１に示されているように、コントロールゲートシリサイド２２は、異常領域４５において、外側に異常成長している。また、複数の接続コンタクト４の各々は、本来形成されるべき位置から、距離Ｌ１だけ位置がずれた状態で形成されている。
【００４７】
図２２は、本比較例におけるスプリットゲート型不揮発性半導体記憶装置１の構成を例示する断面図である。図２２は、上述の図２１に示すＢ−Ｂ’断面を例示している。図２２を参照すると、１ビット記憶セル２ａのコントロールゲートシリサイド２２が異常成長し、かつ、１ビット記憶セル２ａに対応する接続コンタクト４が、コントロールゲートサイドウォール２１側にずれた状態で形成されている。このとき、コントロールゲートサイドウォール２１は、突出領域８の作用によって、コントロールゲートシリサイド２２がコントロールゲートサイドウォール２１を超えて形成されることを抑制している。そのため、接続コンタクト４とコントロールゲートシリサイド２２とが短絡するという不具合が生じることがなくなっている。
【００４８】
図２３は、本比較例におけるスプリットゲート型不揮発性半導体記憶装置１の構成を例示する斜視図である。接続コンタクト４の形成される位置は、その位置がずれた場合であっても、不具合が生じない許容範囲（以下、目ずれマージンと記載する）をもっている。図２３に示されているスプリットゲート型不揮発性半導体記憶装置１において、接続コンタクト４は、その目ずれマージンにおさまるように形成されている。ここにおいて、図２３を参照すると、コントロールゲートシリサイド２２の異常成長が、コントロールゲートサイドウォール２１の突出領域８で抑制されている。そのため、コントロールゲートシリサイド２２の形状に不具合が合っても、接続コンタクト４を、コントロールゲートシリサイド２２と短絡させることなく構成することができる。
【００４９】
図２４は、突出領域８を備えていない不揮発性半導体記憶素子１０１の構成を例示する平面図である。図２４は、その不揮発性半導体記憶素子１０１の製造工程において、コントロールゲートシリサイド２２の異常成長が発生し、かつ、接続コンタクト４の形成位置に若干のずれ（目ズレ）が生じた場合の不揮発性半導体記憶素子１０１の構成を例示している。
【００５０】
図２４に示されているように、異常領域４５において、外側に異常成長している。また、複数の接続コンタクト４の各々は、本来形成されるべき位置から、距離Ｌ１だけ位置がずれた状態で形成されている。
【００５１】
図２５は、上述の不揮発性半導体記憶素子１０１の構成を例示する断面図である。図２５は、上述の図２４に示すＣ−Ｃ’断面を例示している。図２５を参照すると、１ビット記憶セル２ａのコントロールゲートシリサイド２２が異常成長し、かつ、１ビット記憶セル２ａに対応する接続コンタクト４が、コントロールゲートサイドウォール２１側にずれた状態で形成されている。このとき、コントロールゲートシリサイド２２は、コントロールゲートサイドウォール２１を超え、そのコントロールゲートサイドウォール２１の上を覆うように形成されてしまっている。そのため、不揮発性半導体記憶素子１０１における接続コンタクト４とコントロールゲートシリサイド２２とが短絡している。
【００５２】
図２６は、上述の不揮発性半導体記憶素子１０１の構成を例示する斜視図である。不揮発性半導体記憶素子１０１において、接続コンタクト４の形成される位置は、スプリットゲート型不揮発性半導体記憶装置１と同様に、その位置がずれた場合であっても、不具合が生じない許容範囲（以下、目ずれマージンと記載する）をもっている。図２６に示されている不揮発性半導体記憶素子１０１において、接続コンタクト４は、その目ずれマージンにおさまるように形成されている。しかしながら、不揮発性半導体記憶素子１０１では、コントロールゲートシリサイド２２が異常成長し、コントロールゲートサイドウォール２１の上を越えて外側まで形成されてしまっている。そのため、そのコントロールゲートシリサイド２２の形状に起因して、接続コンタクト４がその目ずれマージンにおさまっているにも関わらず、コントロールゲートシリサイド２２と短絡してしまっている。
【００５３】
上述のように、本実施位形態のスプリットゲート型不揮発性半導体記憶装置１は、図２４〜図２６に示す不揮発性半導体記憶素子１０１と異なり、サイドウォールの形成時に、絶縁膜形成装置を汚染してしまうという不具合を抑制しつつ、ゲートと接続コンタクトとの短絡を抑制することができる。
【００５４】
また、特許文献２に記載の技術では、ゲート上に形成された酸化膜の除去を行う工程において、ＳＴＩの膜厚が減少してしまうことがあり、適切な素子分離を行うことができなくなってしまう。しかしながら、本実施形態のスプリットゲート型不揮発性半導体記憶装置１は、ゲート上に形成された酸化膜の除去を行う工程に依存していない、そのため、適切な素子分離を行うことができる。
【００５５】
また、特許文献２に記載の技術では、ＬＤＤ領域の形成において、デポジッション膜が干渉することある、本実施形態のスプリットゲート型不揮発性半導体記憶装置１は、デポジッション膜そのものが形成されていないので、ＬＤＤ領域を適切に形成することができる。
【００５６】
［第２実施形態］
以下に、図面を参照して、本発明の第２実施形態について説明を行う。図２７は、第２実施形態のスプリットゲート型不揮発性半導体記憶装置１の構成を例示する断面図である。図２７に示されているように、第２実施形態のスプリットゲート型不揮発性半導体記憶装置１は、酸化膜４３を備えている。酸化膜４３は、コントロールゲート１４とコントロールゲートサイドウォール２１との間に設けられている。
【００５７】
図２８は、第２実施形態における記憶素子２の突出領域８の構成を例示する断面図である。図２８に示されているように、第２実施形態の記憶素子２において、突出領域８のコントロールゲート１４の頂点を基準に、酸化膜４３が１００Å〜２００Å程度の高さを有するように形成されている。そして、突出領域８における酸化膜４３頂点を基準に、コントロールゲートサイドウォール２１が、２００Å程度の高さを有するように形成されている。
【００５８】
以下に、第２実施形態のスプリットゲート型不揮発性半導体記憶装置１を製造するための製造工程について説明を行う。第２実施形態のスプリットゲート型不揮発性半導体記憶装置１は、上述の第１工程〜第１３工程までは、第１実施形態と同様に製造される。図２９は、第２実施形態のスプリットゲート型不揮発性半導体記憶装置１を製造するための、第１追加工程を例示する断面図である。図２９を参照すると、その第１追加工程において、露出しているコントロールゲート１４の表面に、酸化膜４３を形成する。その酸化膜４３は、例えば、コントロールゲート１４に対して、熱酸化を行うことによって、形成される。また、絶縁膜（例えば、酸化膜）と全体的に覆うように形成し、コントロールゲート１４の表面だけ残留するように、その絶縁膜を除去することによって酸化膜４３を形成しても良い。
【００５９】
図３０は、その第１追加工程における突出領域８の状態を例示する断面図である。図３０に示されているように、突出領域８のコントロールゲート１４の頂点部分からの高さが、１００Å〜２００Å程度になるように酸化膜４３を形成する。このとき、例えば、コントロールゲート１４側面に対する酸化膜４３の膜厚は、必ずしも、１００Å〜２００Å程度まで厚くする必要はない。
【００６０】
図３１は、第２実施形態の記憶素子２を形成するための第２追加工程を例示する断面図である。図３１を参照すると、その第２追加工程では、酸化膜４３を覆う酸化膜４２が構成される。その第２追加工程において、酸化膜４２は、露出していたウェル７の表面と、酸化膜４３と、スペーサー絶縁膜１７と、酸化ポリシリコン膜３６とを覆うように形成される。本実施形態において、酸化膜４２は、概ね１０００Å程度の厚さであることが好ましい。
【００６１】
図３２は、第２実施形態の記憶素子２を形成するための第３追加工程を例示する断面図である。図３２を参照すると、その第２追加工程では、酸化膜４３を覆うように、コントロールゲートサイドウォール２１が構成される。その第３追加工程において、上述の酸化膜４２をエッチバックして、酸化膜４３を介してコントロールゲート１４の側面にコントロールゲートサイドウォール２１を形成する。第１実施形態と同様に、第２実施形態の記憶素子２におけるコントロールゲートサイドウォール２１も、第２側面８ｂを覆い、かつ、第１側面８ａを覆うように形成される。以降、第１実施形態と同様の工程を実行して、第２実施形態のスプリットゲート型不揮発性半導体記憶装置１を形成する。
【００６２】
第２実施形態の記憶素子２は、第３追加工程において、コントロールゲートサイドウォール２１を形成するためのエッチングに不具合が生じ、酸化膜４２が余分に除去されてしまっても、酸化膜４３の作用のよって、コントロールゲート１４が露出することを抑制することができる。
【００６３】
［第３実施形態］
以下に、図面を参照して、第３実施形態のスプリットゲート型不揮発性半導体記憶装置１を製造するための製造工程について説明を行う。第３実施形態のスプリットゲート型不揮発性半導体記憶装置１は、初期突出領域８ｃを製造する工程が、第１実施形態または第２実施形態と異なっている。第３実施形態のスプリットゲート型不揮発性半導体記憶装置１は、上述の第１工程〜第９工程までは、第１実施形態と同様に製造される。
【００６４】
図３３は、第３実施形態のスプリットゲート型不揮発性半導体記憶装置１における、第１変更工程を例示する断面図である。その第１変更工程において、第３絶縁膜３９を形成した後、ＣＭＰなどによって、第２ポリシリコン膜３８を、その第３絶縁膜３９の表面を同程度の高さまで平坦化する。
【００６５】
図３４は、第３実施形態のスプリットゲート型不揮発性半導体記憶装置１における、第２変更工程を例示する断面図である。その第２変更工程において、露出している第２ポリシリコン膜３８の表面を、熱酸化することによって、酸化膜４４を形成する。その酸化膜４４を、後の工程で除去することで、初期突出領域８ｃを形成する。
【００６６】
以上、本願発明の実施の形態を具体的に説明した。本願発明は上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。また、上述してきた複数の実施形態は、その構成・動作に矛盾が生じない範囲において、組み合わせて時視することが可能である。
【符号の説明】
【００６７】
１…スプリットゲート型不揮発性半導体記憶装置
２…記憶素子
２ａ…１ビット記憶セル
２ｂ…１ビット記憶セル
３…素子分離
４…接続コンタクト
５…配線
６…半導体基板
７…ウェル
８…突出領域
８ａ…第１側面
８ｂ…第２側面
８ｃ…初期突出領域
１１…第１ソース／ドレイン拡散層
１２…第２ソース／ドレイン拡散層
１３…フローティングゲート
１４…コントロールゲート
１５…ゲート絶縁膜
１６…トンネル絶縁膜
１７…スペーサー絶縁膜
１８…ソースプラグ
１９…フローティングゲートサイドウォール
２１…コントロールゲートサイドウォール
２２…コントロールゲートシリサイド
２３…ソースプラグシリサイド
２４…ソース／ドレイン拡散層シリサイド
３１…第１絶縁膜
３２…第１ポリシリコン膜
３３…窒化膜
３４…開口部
３４ａ…開口部
３５…スロープ部
３６…酸化ポリシリコン膜
３７…第２絶縁膜
３８…第２ポリシリコン膜
３９…第３絶縁膜
４１…スロープ部
４２…酸化膜
４３…酸化膜
４４…酸化膜
４５…異常領域
Ｌ１…距離
１０１…不揮発性半導体記憶素子
【図１】
2010283187.tif 000003
【図２】
2010283187.tif 000004
【図３】
2010283187.tif 000005
【図４】
2010283187.tif 000006
【図５】
2010283187.tif 000007
【図６】
2010283187.tif 000008
【図７】
2010283187.tif 000009
【図８】
2010283187.tif 000010
【図９】
2010283187.tif 000011
【図１０】
2010283187.tif 000012
【図１１】
2010283187.tif 000013
【図１２】
2010283187.tif 000014
【図１３】
2010283187.tif 000015
【図１４】
2010283187.tif 000016
【図１５】
2010283187.tif 000017
【図１６】
2010283187.tif 000018
【図１７】
2010283187.tif 000019
【図１８】
2010283187.tif 000020
【図１９】
2010283187.tif 000021
【図２０】
2010283187.tif 000022
【図２１】
2010283187.tif 000023
【図２２】
2010283187.tif 000024
【図２３】
2010283187.tif 000025
【図２４】
2010283187.tif 000026
【図２５】
2010283187.tif 000027
【図２６】
2010283187.tif 000028
【図２７】
2010283187.tif 000029
【図２８】
2010283187.tif 000030
【図２９】
2010283187.tif 000031
【図３０】
2010283187.tif 000032
【図３１】
2010283187.tif 000033
【図３２】
2010283187.tif 000034
【図３３】
2010283187.tif 000035
【図３４】
2010283187.tif 000036